[ { "path": ".gitignore", "content": ".DS_Store\n" }, { "path": "Production Modules/2OPFM/2OPFM_REV5_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[33 0 R 32 0 R 34 0 R 35 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n 2OPFM_2022_PANEL\n \n \n 2022-09-28T12:46:35-05:00\n 2022-09-28T12:46:35-05:00\n 2022-09-28T12:46:34-05:00\n Adobe Illustrator 26.0 (Macintosh)\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVfSv5af8AOMXk3zF5 J0vXdW1W/a71KIXBSxkgSJFb7MfxxTMWX9rfrtTbArDPz6/JXQfy9t9KvdG1C4uIL95IXtr0xtMG jAbmjRpECu9COOxpvvsq8z0XRUu0lv7+U2uj2pAubkCru53WGFT9uV+w6AbnbIylWw5sox+Sq+ta Bzb0/L8AjqeAe4umanbkVkUE+NAMHCe9eIdzX6a0T/qX7b/kfd/9VseE9/3LxDud+mtE/wCpftv+ R93/ANVseE9/3LxDuVfqWnf4o9H6sPqXD1vqvN+NPq/q8OVedK+9cbPCmhaGNhpEFlZTXc1x6t5E 03GJEKqBNJDSrMD/ALqrhsklFBNdJ8432j2v1TSPMWuada8i/wBXtJ2gj5HqeEcyipx3RshtV123 1m6juNb1XVtUljAQSXTiaQJWvFXlkcgY+pOyX61rT6i8UccQtdOtQUsbFDVIkPUk/tu/V3O5PtQB jGveiUrS3JodirsVZJ/01X/Rv/2J5V/D+O9n1S/V/wDjn6J/zBP/ANRtzko8z7/0BB5BK8mxdirs VdirsVdirJP+mq/6N/8AsTyr+H8d7Pql+r/8c/RP+YJ/+o25yUeZ9/6Ag8gleTYuxV2Kq1naT3l1 FawLymmYIi+5NMjKQAss8cDOQiOZekwfkF5rnhWaOWMowqpKlSfkGIOURzyIsRLmT0cImjkjfx/U wjzR5Y1Dy7qP1K8+IlQySAEA9iKHoQcsxZRMdzRqdMcUgCQQRYI5FGf9NV/0b/8AYnj/AA/jvauq X6v/AMc/RP8AmCf/AKjbnJR5n3/oCDyCZ+SNK0S/uZf0pV0Qp+6VuLcCTyZdxuMxtVllGqdn2Zps eXi4tyOQSfXoNPt9ZvIdOdpLFJWFuz0LcOwJG1R0zIxSJiCXA1MIxyER5IDLGl6N+R1jpVz5vhe8 YGVGAijbpQg1b33AX6ffMbPziOhLn6MAQySH1iO3x5lKfzL8/wDn6Dz9fRLez2f1aVVtbaPZSooU PAg8+Xv8syHXs/8AzejhvvJWjalqqiDWXgDyD9r1KqOJHXepG/hXMeW2QV15uxxAS08uL+Ejh955 h5p/01X/AEb/APYnln8P473C6pfq/wDxz9E/5gn/AOo25yUeZ9/6Ag8gleTYuxV2Ko3RtVudK1KC /tmKywMGBU0NO+QnDiFNuDKcchL8EdXrH/K7NAnKT6josV7qMX93eMnBgR+0VBoTXfamVDxK6OVM aYysGYHdQ/WwLz552u/NOorPIxEEYpHHTiq+yqCaBRsMljgRZlzLXqc0JARxioD5k95U/wDpqv8A o3/7E8P8P473H6pfq/8Axz9E/wCYJ/8AqNuclHmff+gIPIJXk2LsVdiqvZfVfrtv9b5fVPUT6xw+ 16fIc6e/HAeWyh6PLcflharLcXlpaXUsZfhaWDTmN4PrCCGjPIjCUxepyJOw4kgtmLWQ8i33Bgut tpLrp7adGsNbRfrcasz0nEjhiS3cqFO2ZEb3tqlXRMP+mq/6N/8AsTyP8P4709UFqUUk1poMUSl5 JLRlRBuSzX1wAB88lHmff+gIPIPVbP8AJLynbaTa3Gv6pcWdzKimYiWFI/UPUIDE5p2rXfJsWP8A 5kflTZeXtIh1bRp57q0DcboysklFbZHUxom1djXxGKvM8VTLy7od1rms2ul2w/eXDhWelQiDdnP+ qMVexy/kj+X8E0dvc6vdQ3Uv93btPBzb/kjirz38zPII8panCtq0kum3KVhllKs4dftKxUKp8VNO nyxVAf8ATVf9G/8A2J5V/D+O9n1TDy3e6fZax5Xnvk5Ri0kWNiaKkjXlyEY18Pw69slHmff+gIPI J/8A85AeW/NOrazp2oabbTX+ktbKkSW6mTjJX4m4LU7rxFadskwZH5fhn8t/k4LfzWpJcScLSQ1c RPWkfzIIA8OnbFLwo0qabDsMKvSfyM1LSbTzO0d2oFxOFEUrdOAqWQfM0P0YqkX5meSPPtx5/vJV srm8N1KGtLqIMyBNuAMn2Up7keOBD0b82LmCy8h6bpWrt9Y1f0Y1O/xCdTUyVp2WtfnTFLzD/pqv +jf/ALE8r/h/Hez6pfq//HP0T/mCf/qNuclHmff+gIPIMssPzX86aHZwWdOIMUciGTcujCqP8Vft A12yQNsaSPzX581vzMEF+2yNyIBPxHoNum3thVjeKq1pdTWlzFcwNxliYOje4xVn1v8Anh5vt4li iZQiCig/EQPmQTirEfMfmTUNfvhd3rVYLxVakgeJ38cVR3/TVf8ARv8A9ieVfw/jvZ9Uv1f/AI5+ if8AME//AFG3OSjzPv8A0BB5Blkl/ouoWGnwanqWkyW8FnbxRQTrqK3VuUjUOqz21rIm7AnixdQS dq1yiiCaB+z9bZYI3I+1IPMun+Vbe2il0W+W5kZyssKyzTcV415Vms7DqfDlluOUjzH4+ZYSA6fj 7GPZawTbyprkmheZNN1dWlVLO5ilmWFijvErgyR1qNnSqkHY13yvJDiiQyhKiCy5PzTSTRINNvor i5kiDO11JK8jtM91cTMSryGP+7nUcwoeooWK0GU/l6lY/GwbPF2pK/Ovm3R9c0+zitIriOeCR3Mc vH0YI3VQLeCjueCldtl9xWpM8WMxJtjOYIQf/TVf9G//AGJ5L+H8d6OqhNp9zqI8uWNqvKe4tWjj Hapvbnc+w6nJR5n3/oCDyD1/UtM/KPyXp9haeZIbc3jxgcmhMsrkCrOwUOwqTXpTJMUn/MLyX5Y1 LydB5l8owxCCGsjm3XiJIv2+Sj9pKV+VR1xV43hVP/I/liXzJ5ittOAP1evO6cdolO+/i32Rir1/ Wbn8jtD1X9EanDZx3y8RIqwF1Qt05MAVXY/tEfdgVh35w+RrHSpLTWtGiRNLu1CSJCKRq9PhdR4M Nj7j3wqxb/pqv+jf/sTyr+H8d7PqitH1xdFv/Ld86hohZSRykipVXvbkFh7j+zJR5n3/AKAg8gzr 81Py01Pz3e2XmHy7cRTf6OtvNbSMRx4ktUcQ29XP0UyTFG8Ivy1/LMaVdTx3WqyOztEp5J6khJVR /k7/AEgeO2KvCyamuFWe/k95qg0PzIkVyqiG7Zf3lNw61ABPWh5H6cVTLzr+RfmTWvNVxqmkXNvN pmoOJfWkchkBABqFBB9t/wCuBCc/mtrllo3lWw8q28i3VxHAttK5oQFjIJb/AFqgD5/LCl51/wBN V/0b/wDYnlX8P472fVL9X/45+if8wT/9Rtzko8z7/wBAQeQTjyf5k1xb+OyW7dbaO2uSqAKCPStp HT4gOXwso74zJAWIspFqeuarqnD69cGb0ySlQq7t1PwgV6ZNigMVXKzKwZSVZTVSNiCMVZot3+aE cJ4euI2iW4ZFSI/un4cXZQK0b1VpUd8h4ke9lwFjGuSau2pzR6vzF/ATDNG4CshQ0K8RQChyQNiw xIpNf+mq/wCjf/sTyv8Ah/Hez6pfq/8Axz9E/wCYJ/8AqNuclHmff+gIPIIjybHJJroWNS7fVb08 VBJ/3kl8MGXl8vvWHNI8sYuxV2Ks40v8yfN1vdy6rb263FvaWkFm8bo8ttDEiRQqWFSoMjQqfi2L dMx5YIkV5toyS5sT1fUp9U1O61GcATXcjSyBa05OanqScujGhTWTZtOP+mq/6N/+xPIfw/jvZdVP 6rFct5djnhuJ7UWjvdpZqHn9BL25aVowarVUBNTsO+N1f46Ba5KnlTzhpFt5jsz5iFxceXtOtry2 tIIfgmUTJKY6tE0LH99Jyb4um3TbJCA+bHiKX6XqM2sWq6XfC6u5LC1lXRILSOM8XMnrSerRebRh S7E9R8sBFGx15pBvZK8sYo/Tra0e3vrm9huntreBuE1qoKpcPtD67MKCNiDXv4ZCRO1JAR8XnG0v dH80vrpmuNf1SOyXS54hwiV7edDL6qRtGhHoJxWqNv4HfGMAOSmRKGnvZNbsLrVLpbm41iKWIXVw kaC1S2EYiQvwUcX5BVHY/PABwmuiSb36o/8A6ar/AKN/+xPB/D+O9PVTN0lt/h2WWe4t7c2bpcyW jcZ/Re8uVlCVKirISKE0PfGrv8dAt8kh1XQr20WG79Jlsr3m9k7MhZkU/tBSaHcdcmJXsxITHS9P uNHtl1S8a6s3vraU6NPaOgLsH9GQSEMGWMjmrU3PyORJvb5pArdLMsYo7T7m2S3vrW7nuo7a5gPG G2YBJJ03h9ZWIBRST7jtkZDlSQUu1XQtT0u/lsL2L07mHj6iclanJQw3UkfZYd8YyBFhSKTiaxm0 OwutLu3urXV5ZIvrVorJ9We2aMTJ6hRiWcMUZRSn05EHiNjkkitkf/01X/Rv/wBieD+H8d6eqX6v /wAc/RP+YJ/+o25yUeZ9/wCgIPIJ7dfljr0EULNNC8lxZfpC0hBar2/CJyQxAQENPx4k1qCenEms Z4n50yOIpZ5m8maz5ddvroie3+sz2kVxFLG4eS2bjJ8Ab1Fof51HbJY8olyRKBikOWsGSeUfI2pe Z4b2Wznih+pvDGwlEhq06yspqiuFUegeTNQDKcmYQq2cMZkiv+VdahHZ2N5f3sFlFqNnJfQGRZmP CFPUdW4I9G9Iq48QwweOLIA5FPhnqsv/AMvb2ytpZZL+2a4S3e8itF9X1JIIwhd1PDgKczsWr8J9 qkZgTyU46UP+mq/6N/8AsTw/w/jvR1S/V/8Ajn6J/wAwT/8AUbc5KPM+/wDQEHkHS+aPMEtq9rLf yvbyKEeJjUcRGkQA8BwhRdv5R4YjHHnS8RW6t5j1zV1jXU7yS7ETO8fqUJDSMXc1p+0zEn3xjAR5 BTInmluTYo2w1jVNPUrZXLwK0kczBDsZIgwjY+6iRvvyJiDzSCQiLjzT5iuYvRuNRnlhAZVjdyVV Wj9JlUHZQY/hoO2AY4jokyK6Xzb5jmsZbGW/le1mHGVDSpX4fg5U5BT6a1UGhpg8ON3S8ZRv/TVf 9G//AGJ4P4fx3p6pfq//ABz9E/5gn/6jbnJR5n3/AKAg8glZIHU0ybF2KuxV2KuLAGhO56Yq7FWS f9NV/wBG/wD2J5V/D+O9n1S/V/8Ajn6J/wAwT/8AUbc5KPM+/wDQEHkEmuPsj55JiqL9kfIYVbxV 2KqMv98v0frwKrYVZJ/01X/Rv/2J5V/D+O9n1S/V/wDjn6J/zBP/ANRtzko8z7/0BB5BJrj7I+eS Yqi/ZHyGFW8VdirK9E0PTLnSo5p4Q8svLk5JqKMQKeHTArFMKsk/6ar/AKN/+xPKv4fx3s+qX6v/ AMc/RP8AmCf/AKjbnJR5n3/oCDyCTXH2R88kxVF+yPkMKt4q7FWW6FrGm2+kxRTXCxyR8uSMfi3Y kUHfrgViWFWSf9NV/wBG/wD2J5V/D+O9n1S/V/8Ajn6J/wAwT/8AUbc5KPM+/wDQEHkEmuPsj55J iqL9kfIYVbxV2KqMv98v0frwKrYVZJ/01X/Rv/2J5V/D+O9n1S/V/wDjn6J/zBP/ANRtzko8z7/0 BB5BBW2kX2o8haoGEe7sSABXoN8kxU5YJbeQwzLwkj+Fl8DhVZirsVUZf75fo/XgVWwqyT/pqv8A o3/7E8q/h/Hez6pfq/8Axz9E/wCYJ/8AqNuclHmff+gIPIJr5N/urr/WT9RyTFJ/MH/HYuf9Yf8A ERiqXYVdiqjL/fL9H68Cq2FWSf8ATVf9G/8A2J5V/D+O9n1S/V/+Ofon/ME//Ubc5KPM+/8AQEHk FHTdXu9P5+hxKyU5K4JFR0OxGSYoa5uZbmd55TWSQ1YjbCq0RsRXp4VwKtKkGhwq0VBNSNx0OKux Vkn/AE1X/Rv/ANieVfw/jvZ9Uv1f/jn6J/zBP/1G3OSjzPv/AEBB5BM7/wAk3bQWc2i8tSea0huL uzi+O5heSISN+5ADtHQ1DKCB0JqMgMo3vZJh3Mdntbm3bjPC8TA0IdSpr9OWgsKU7qKeRo2jf4QR tTp74qvlr8IJ5MBuemKsi/5V15rKBktkcm3S89NJY2cQyenwYqGrv66be+VeNFn4ZSPVNNvNL1G5 068QR3dpI0M6AhgHQ0YVFQd/DLIyBFhiRRpOv+mq/wCjf/sTyH8P472XVL9X/wCOfon/ADBP/wBR tzko8z7/ANAQeQVl8zyhIFOn2TtBGkSyvEWciNQoYsW67YODzK8TWs+adR1a0itbpYxHA5ePhzBB IoR8TMKfRjHGAbUyJScMR0JGWMXYqyWz/MbzbZ3630N4RMlvHaRKRySOKONIwEQ/CpKxLyp1OUnB EiqZjIQkOoX1xf3s97cEGe4cySECg5NuaDLQKFMSbTz/AKar/o3/AOxPK/4fx3suqX6v/wAc/RP+ YJ/+o25yUeZ9/wCgIPIJXk2LsVdirsVdirsVZJ/01X/Rv/2J5V/D+O9n1Q0eo+X5rCyh1C1u2ns4 mhD280aIytNJMDxeKQ1/e064eGVmkWOqcaT5RXWLX63pHlfzDqNryKfWLRfXj5DqOcdqwqMfV5L6 UJq+j6To1wtvrGh63ptw680hu3SByviFktlNMal5L6UD63k3/lk1H/pJg/6oY1LyX0q8Vv5al9L0 tM1aT124QcZom5t4JS3+I/LBcu8fj4p27iuey8voZQ+k6upgPGYGWMcDStGrb/D9ONy7x+PitDuL pLHQI1LSaTq6KKVLSxgfEaDrb9ztjcu8fj4rQ7iofpGL/E/1n6pP6VfR+p8h6/H0vR48uFOdP8n6 MNelF7pHljF9Kfln/wA5O+TvLvkrTNC1bSb5LrTYhb87FIZIpFX/AHYfUlhZWatWFDvvXArDfz6/ OvQvzCttLstG06e3gsHkmkub1Y1mLOoXgixvKAm1T8W5pttirx3Cr0LSPzE0vT/LlhpQF8ZUWaO8 mDJVBLDNCjWp5fB6Xrk8aDlVqt0piywEyJ2bhkAFOvPzSEdmLbTYJCwVYGurs85XhFmto7HiwXmw DfaDACnfEafff8b2py9yY235x2i6nrtxcWDy2up3UVxbQ/D8ItzNLF6oLEEid4mNNiFOROlNDfkE jNuWLf4us/8AlZP+K/Qk+qfpL6/9X+H1OHq+px68a098t8I+Hw+VMOP1X5v/2Q==\n \n \n \n uuid:591fa095-383a-1c4f-a354-3f1d14514891\n xmp.did:27d1e5f2-afdf-4ff9-86ba-2f173e57ed0f\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n xmp.iid:e7cbd5b8-7cd9-4976-99c8-86f54650e30c\n xmp.did:e7cbd5b8-7cd9-4976-99c8-86f54650e30c\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n \n \n \n saved\n xmp.iid:ac9a98af-b05b-4cae-bce9-d1299bbc531e\n 2020-01-30T12:41:26-06:00\n Adobe Illustrator CC 23.1 (Macintosh)\n /\n \n \n saved\n xmp.iid:27d1e5f2-afdf-4ff9-86ba-2f173e57ed0f\n 2022-09-28T12:46:18-05:00\n Adobe Illustrator 26.0 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n False\n False\n \n 30.000000\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 43 0 R/TrimBox[0.0 0.0 85.0394 364.252]/Type/Page>>\rendobj\r37 0 obj\r<>stream\r\nHWn$\u0011W\u000fL2}\u0015%D\u000b\u000b\u001e\u0001%\u001fv\u0005H<\u0019ݳ\u0000_]\u0010\u0018NLU;~yޞ^Ï[r+VFS}?q5mo[ڻLl?\u001f궽ٖmo?6ْɦuW\u001duUv\u0015ۗ|>sowI{)~.75\u000b@enoʶ\u000e=uJi\u0004o>t\u0006\u001c%\u0007\u0012\\=k)/OD<\u001fti^ܰҮ\u0017W9]z\u000eEiG\u0003?\u001dp;~EtX|LCUӸ6Z? tϽ\u001bt{8~eC!>U\"\u0013ELa0a~]\u0005={[[\u0015X=լ.,F8Y2V N\u0010iVb-4p/\u0006\"\u000fjk\fO%ܪ̤\u001a\u0017@|\u000e?ƪCQ\u00001\r\u0017\r\u000e-b+|\u0012*_{\u000bK犟<\u000fRK\u0017ݧj\u001aai\u001b?.wt>\u0011c;2dT\u001cv1kL)}\u001c\u0011\u0013G\u0007f\n!r\u0007<\u0010/\u000flNn\u001fcq؋\u001d\u0007|rx\"'\u0007\u001dt\u0011\u001d~ُP;\u000f.Y\u0010\u0002{\t9M<\u001e!9C\u0006[}܃C(U\u00128X-\u000eXjsb,k5gfJSs2֪_\u0007jEr,˿7oTչ'I\"8ů;2=\u0002rs~X((\u001bn\u001eQ\u001e3V+-\u0004f[ڛ\u0002\u001alL\u0004[\u001e4$\u0001=}\u0001]\u0001\u0013;dR߇\u000e\n+V\u0013\u0017r+_\u001f(\\\u0010\u0006?Ư髱\u000bxAowr4|9JĘ\u0003+\u0010\"A?)zJ4\u0001Y{HIF\"z\u0006RO\u0014H\u0001qT\\,vŮ\u0004Kl5j]DlѶ5m½e\u0004%G\u001e=\u001c`!O*!\u0018MF%\u0001\u0004\u000bU?jyInsD\u0006uʾ'[\u000f\r\u001a\u0001u\u0011\"^\u001eUZcspW|L(\u0002]F0R\u00181e߬N=\u00051&L.p֛\t;\u0013D:\u0013uU\u0007˨vK'\u0006>UgG_\u0013hC@Wn'LCD=-\u0017r\u0002\r\u000b 6\u0010PoOIYf\u0018\u001a\u001c\bB\u0000\u0018\t`9ZQ兖\u0019N9\u0002\u000b\n;\u0004fȑ251kP\u001aܚ9hKGTuF\t~\u0016^O:/DG'2\u0014ޅr`4\u001fC\u0005Y^ZCEߏ>\u001bFQ_x@%> X+38$k*7nXĈ\u0016‘\u0012zA=<5*)~D$\\3\u0002ߵk!&3˽NHeш^p'J7)wyց3,SZ6`d\u0001y\u0000)H\u0010\b\u0006GLؑ2c5*$ŘCAf)8\reNqilI4&'F٢&\u0003Ӄ\u0018\bѝe\u000edTb\u0019\\xe\u0016qs2d\u001f<ր\"cJ3^/\nͨ\u0010-\u0019aӵձZ\"(=Ǽ\u0006\u0013˴\u0016\"zFhlXm\u001f\r)}Z˫\r,F\u0019>N懡3)A0Y]\t\u001a 2̱Hb@kf\u001c4\u000bb0\bGE\u0005(׵jZA\u0010HhϧE̹k\u0010Q8m=_\u0016=\t\u0010K˓6\u001e\u0016s=ab5CGoW\u0003G(U\u0006<8\u0019%Ξ%\r\u000f3s\u001fL\u001f \u001c\u000fG\ns>ElT)񨉻GGy4VS`<\u001a\u001f4rʭ*!ɽ1CMQ(i&Iyy߸\u0018z\u000fTR\u00043\u0011_'3\u0002&\u0013\u0002&#epP[dx\n/!*(\f8\rh\tE\u001c\n\u0004\u001a?_\u0001\u0013tn$\u001cR&\u0018\u0010\bX=R:4\u0003k\u0012紭Hٯ$\u000bWT\u000fEO\u001bHT\u0007[\u001e\\i\te43\u001bv\u0019\u0001k6\u000e|\fg>\u001dzkfH2\u0013nX%\u0012Bc\u000e4\f\u001a6;[vJHlm$\u001eW0\f'\u001a\u0006\t\u0017iSQ\u0016-=G \u0017f\u0015א\u0007[(|9vOF&C\u0012,M_2\u0006v{\u001f2oE\u0012Z͋!v|W#\tuf9ѐ62\u001b.48<,E`VS\"Zpy%x5յ^VEG\u001c~L\\\u001f#!\\/Ꚍ\u0017jx&\u0001i5!\u0017%Y\t\u0010\u000f\u000338\u0002ɦ\u001e\u0012|YQq\u0019j.͝w>\u001cKʱ\u001cMG0gؓ߼]\u0019xj\tKpS4\u0017\u0003Z\u0001HPڅ\"\tZ8\u000b]:J2q\u001f]\f3z:|q34=d\u0005=\fC\u0019B.C2ʫe~R\u0016\u0015G:a-+?qή5Z\u0002_A\u000e\u0000\u0015t@\u0014W(|$p\u0017{co8'\u001d!\u0016qe\u0005\u0017\u0003\foM)\b\tR]\u0014m\u0015\u0017x.woIeCR\u0007д1[\rdzKBӥ\u001a#P$ b'\u000f:ETMV,a&Yp\u0001\f̼t޽eYE-i²2\u001cfm&3xcY%^Qx-hT[\u001fc\u000fBF2OPZLFZ\u0015o\u0016@\u0015dwWV\"mzH\u0001;\u0019ޗ[E=yl\u0016\f)I\u0014(^bw\u001cC,nu\u0006ͭA}\u0014\u0018y8ƛ\u00156#Iš\u0005m\u0004i4\u0017M o֦\tuЪ8=tt\u000eAL\u0012q#\u0001\\\u000f\u00077ߩzИB\u0014yp=}/_}&?Cw\u000b\u001b|w܉g.L-Gޣ{ė\u001dg|Mԯ\u0015sx_\u0001c_V\u0011SS\u0006@\u0002 1Fc,\u0018\u0011\u001f[\u0017;r)rQ\u001d˽)o\u0004_\u000fwrfXz\u0018;:zB`'\rpXɆȒ/Jvy\\r3h6EC\u001eJ9S6\u0013CQšI1Ěwz\u0011HgUN[\u0001*\u0010w\u001alťm\u0014jӤSJIQ6<.֫s\f\\*><1TŰ72ž\u0013z\u001ad͒y{5<ղ=ygzDx#UH3x眠ڌ!0Ro\u000f..\u00077T-=a\u0013u5C˰N!lM|?Kyp\u0003\u000b᪔g\u0013\\mb=^'H=\u0016 @\bt\u0005DXxkei\u001bCeL+AS\u0016O\u0002t0mY\u0002q=ӯ\r爄\u000e\u0011 xY\u001a5=b.\u001e\u001115os3vEht\u0016;DVZẎv\u0016\u000f=΋pek<ۘHWtbsQ'\u0014P\u0013?\u0010͕şRSJO)~g4*{KY0V\u0014,ۤb7\n\u0004SY1c\u0012GMj([9\u0019Q0c1tfZa\t=İ\u0013zRWG/Ӗ\u0019%@-yFQ3(T+\u001ehjz=bĚ5բrH1a)ό\r%<\u000f|zagDgFH虑H6p^\"$frI(&13O\u0010\u00131\u0011]J?\f.^\u0001vdIPt\u000e\b\u0001bG\u001eZO\r((&\u0004\u0001B\u0013HHO\u000e\n<.Vw\u0019l\fz?.S\u001bhhZqjC0KCH<>\u0013HKO4*\u0011?G\u0015Xw#\u0012;/X-#I+\t9r'W֪\u0001\u0012eφڛ?}lE׶\u0018Lgk=fʱM6@m\u0018YwRZJd8m\u0019NQo[_Э\u0012#֜66<>S\u0002g:.T/H77%oJ\u0015O\u001aߠc\u0017y\b2hF֙kpZ>\u0010\u001a5\u001dtƈ⮄Cb\f\u0012z\u001dRh\u0006cƎMANod腱DP;\u00183:\u001d@\u0007nv҄\u000eCZhL|\u0005\u00139\u0013̄\u001aNM\u001ff2\f\u001a\b\th.\u0004=\u0011\u0001\u000eK\u001bXQ\u000b9Ns5i*x6ZՌ\n\u001cְE#,~vdA\u0013\u001f=ȻV\u001c9\u0018%ϓj\u0006{$Ug.@.\u001b+bBAԗNiTh\u0001\u001ez\u001c1$\u001e\rj\u0014\b\u0001Fd=ڎ|`7]\u001e0Yw\u000bx\u0015\t,\u001e\u001a\n\u0012nm\u001b!n+$Ա讃ǂӏҍ\\O#(5NK]<؞ѐLx?Gݺ\u001cl\\;\u0012~Xiac\u001d\u0002\f%\u001e\u000ed&\u001cF\u001a0Zd-3<;h#̞$pQ\u0012Dv^,FV4\u0002!B\bs[\u000b\"j]a\u001eD\\?t\u001dP\u0010£`Su\u0011\u000f4?L~qcD2t@\b\u001etmI}1z|-Ga?\u0018-T\n4\u0013SVb*hM\n)u\u0017M~t\u000f\u001d_\u001d_Ӧ\u000f2\u0007\u0007DfAqK8Z\u0016zE}T!z!\u0015¨L\u000f]j#\u0018\u00106TJJsf\u001fVAw\"j-b+䊨uVT~lņ\u0016Ce\u0002*\u00054w\u0011V\\T#Y/42by:k#,;n\rPI\u001f\u001cejÍ4б\u0005'eP޾=iD\u00154.d %y9e\b:e|&y:оx2Zh#\nN9\u0015gQMh+|Fy\u001fl阹)\u0013Sf$;C$o\u000euk瑾LКЦ>V(4s\u001fr}[\u0012Q/ǭYJ9-\u001cmgݯ\u0017u}i?4\u0016_uZ`FOޮ\u0017̬)W~\u000e9r{/gζׇq1\u0014\u000b\fe}|x/\u000f//GVaz*\u0015J+.\u000b\u0019*8Ϭ\n·\b~#=\u001f\u001c`$\u0003)ϸ\u0000WN~zH>4\u0017n3D\u001bRV^\u0014Oњ\"\u001fzwc~^*>7v\u001c\u001fn|\u00183{-F+\u0004Ě$v\u0015TVx\r$\u000eIsP|Ң6\t<;Ha߬et\u000f3\u0012}LJy\u000fw|2q,yܾS?\u001fn\n{KZy6\u0007\u001eOxIڅK\u0015ThSHR8!(\"z\f;%\u000bԒֹ\"Xv!yIp%\u000fuSI\u0013\u000emc*Iu$\u0014Jo\u0011\bK?Q``ě\u000b-Dyi4*TuZ\n~t\"\u000eK\b\u0014.$\u001aIj>\nOMb{ \u0001ڗV$\u001aа LvEIUdUSZ\\\u0010i$iV\\fD#4;T/xַ\t\u001b<\u000b\u0005o\u001a!Ҡ\"X_&3hYt\b%\u001eʛBJ(siaNny~ԋǴ² `{qVnוc}x_y\u0016ewdvr:\\hhAYFE1\u0019\u0001lt(\u001a\u000fy\b\u0010-v\u001c\u0002G\r4̹d՟\u0018Teߛ\u001a/\\Ŧ*E;\u0017{Bow\u001eI5泃&LlƽV5\u00199Ƹ\u0003ָ]؎qoP\u000bVomXZ\u001e]]\u001d~\u000e{ʞA8{<#bdMbl0$ڛ,kYi2\bF}+\u001dE/9h-L\u000fϥNҵlv9`DQ4u`pL\u0000 K`N\u0007D\u0013(vC\\7@(\u0017>\u0017D*\u0014#XW]\u001ct{K#\u0003\u0019.\b>\u0013?\ra(\u001bAwht6u}z=\u0002Oܺ!$\"NH\\k=/bn7\u00073{6#\u0002;\twsF?lD=d13sc_\u0019Xr\u0006]\u001e])%-GW\u0016J;7Cy۟\u0005հb=\b[@wTBH\b\u0005\u0007|^\u0010\f~A-?LO\u001ak\u0004cf~ۉI\u0019}FEa?\u0004ג2'\u001a%VR 3\u000f-ԫk|\u001dy0wq\u001f\u0019L{\u0005>\u0017>\u00077\u0004\u0018}bK\u001f/y^f{(!xUo}2o\u001b\u0019\u000fJi%MͅX\u001f)rSȊT}dVfPmF\u0015\u001b+`\u0018q4q z\bG\u001bS9\u000f\u0006H8̖}3R\rsjPe>\u001cLo:\u001aϮwFW\u0010ģ[˃Jx(q'\u0003\u0002\u0015FC=D1k4\b\u0018dQͅi\u0004TqAkgA=\u000e5gݱ}9YVviHD\\S[_f\u000ebL#\u00124\r\u001f\u001d>\b6j\rLq\u0016-yDpj(,\u0014/6\u001693\u0000\u000fvN0>EpM\"e\u00125RL;\u000f?~:9\nٺN m\u001b\u001dlvPdоp%aI\\r,Q\u001a\\ʢO\u000fwE\u0005q\u0007==\u001dք\nNSLǸM\u001eF3w.!w\b•ION\u001a\u0006L;sD|\t(s\u000e*(\u0017\u0010\u0013\u0004xD`y߻kGA>ｹOWd=c@ }[t̳^Z\t&ؔ;\u001bԱB:ɲ\u001d讑\u0006\n<%\u000f.`~\b^cMS\u0018\r@8o'\u0004[Yϯ\u001dp~$\u001dy!(8˨\u0016JR\u0017]7\u0017\u001a\r4\u00115wl6Y$-љ\rk\u0019\u000fh2\u0006A\u0000!CcCd0\u0013\u0015)\tx\u0018˓^Iazk+n\u001bb?\u0000mT\u0014iё\u0002)iO5G\u0003;l\u000e)ݣ)(feD=\u0019\u0007I\u001dV|,\u0002\"R~s!J#ZE\u001b562\"DjnuM-qb4\r.n\u000e[/b忺&0#z.hڝ3Y7y\u0016y!Ǩ1\u000f\"3*ibIXZ;\u0018'el>*|la\u0010\u0012_\u001dz9HV,0+\u0007\u0007E7\u0000b\u0007\"TR!G6\u0018sjQPM\u001d<\u0019\u001d}t+4eX٠}W\\ɪs\u000e\u0011rw5}fv\u0015gJV;3t֘u/\u001fS0{1:\u0007\u000fԡ\u0018\u000fʨ\u0017JnFh\u0005\u000b/\u00041<(kdeom&Ӷdnc_\u0016\u0000bǘNkfWRnTWa>p3iCD|ܰܰIߦF\f\u001fX\u0014%~N˞ku\u0012Fxd=tW4@` (\u00128\u001b\u0014&\u0005\\f\fP-mQ~6%Ծ\u0006\u0000\u0002Ɇ>D\"u'BJ\tX\u0000Eb\u001am`j\u0014\u0017FRȀ\u00130m\u0013>ܧضii/mٹLeV&xěNCԘ鈏]Ao\u0002T\nF\u0011 I@\u000e\u001aȘC8yÉ\u0007,fm.(iްg\u0007\u001a\u000b\u000f\u001cx_r`~\u0017Z\u000fl/,/|WhJn\u000fŷ\u000f>\u001deo\u0010@._iTƑΎ9}ב<<\u0004x\rFX$\u0015ݫ4Eũ[;01J!4\u0006[yG%̽>0(Y{v`Fd<\u0002c>=N,{k\u0019kq]Rb6(Ү\u0013BU\u0018Fl>Z]\u0006Yaj(J6X\u0019\\M k\u0013fYYT`\u0019RM/yvas+ҹ\\,Co5\u0000Kus[V\u0018l\u000b|-ȶTMh\u0006#}WB !1Xӝ\fvh^q֋\u00117q䓙T]p9-f\u0006MxfZT\u0004\\\u0006cd%\u001dnޕY\\\ftWKz1@{G=6B]IIʊ\u001f?\u0006\fGJ\u0011<\n>\u0007\u0005wiZ\u0016es\u000bږ2\th\u001c\"^㷩`$vr\u0007\u0004$Xu¦\u0005\u001f0@jи\u0011^{bo\"\b\u0017v?\u0002%7,m\u0013\"ON0XًyGڃ5Iڋi>N\u0012|ϷC~=y、˯a\t\u0002\u0018\u0018+_|e\u001fu\u00074 :XMW\u0019(\"'\rFX=3v\n)A\u0005\u0001\u001cǙ*w,4\u001b$8iPEyQL5\u00158D\rI+?DZ\u001bLG\\\u000bЇC\u0015\u0016:r\u00119GRS\u0018k?\\\u0011dA\u000b [3R\u00176&%!ݪq\tqe\u0018;.}>XK>/<­/\\),\u001cow›m(I6(ZU5[kzU\u001aUknm\n\u000fZv<\u0018\u0017\u000bQh\u000b__^إ`PR\u0017dϤYz]LzH^5\f_\u0012\bc:\u0014~%ֳ\u001fgu^ئp}S\u000b'=9!)#IѭaBOdh\u0019\u0000?\u001aP\u000bD\u0000@*\u0001zy2\u0001\\wS\u001f^F:rJbLiq^c\u000b\u000faf\u000eFJEIpҺ{7\u001cHﯝhj;\b\u00027^)f]\u000fZ]y]9A\u0007n\u0016$\u0011y] F{ϤzW\u0013GKHBx\u0016%\ty\u0017qфBB(!5Yq=\u000f\u001d!±\u000b[Z\\γXKv?/e\u0010\u0017r\u0018i0\u0012adp–gJ|@\t'ś\"^Qg\u000e-}Fr\u0012pÿO\u001b\u000bq4J漢9%:6;']ٶ{lOoYƎ`}{Ojܿ٘FJrk1nkz/oY\nd;piyC듽\u0003U\u0006O~Y=͋\n2\u0001!\u000eMxuIٹ;{\rW52?\u0019V]\u0014yҿ- /QMhq쀊\t>\u001e\u0007B-:>hig\u001bYs,\"Z~SJa\rX4n>\u0010T6ѡ\")\u000b7\u001a\u0015)\u0002FƒtF7rku\fQ\u0014dˠe0cH\u0003\u00199E\u0002і.\u001fzC©ØY\u0004*B-x\u000eP)$\u00169\u001c( I'\u001e\u001aY9y(\u0005UpDJ\u0003ֆϪu\r*}`?U\b`w(V7{(h^'u#`Y?\"j\u0016dudeZe=&D>~/(}a\u0014gT\u0003фn\n\u001bFxu\u0018h!P\u000e\u0006\u001eV\u0006)siw;\u0012e=+\u000b\u001bבM\u001aWz\u0018]\\\r]kޛeevv)kϪew:T?k\u001b!\u0019\u000b5}\fVZ3\f<Ĝs_$\u0007ό\"hL\u001c\rmqHV0\u0012׏,o\u0005o8|9y+$_\u001d#\u0016OO\n&u\"\u000f\u001b*Bӕc=xvֶ\fJ85I\u0011\rY$)~:W|ږwn}wj\fNj\u001aүMֺA)_A\u000e\u001c\u0017[)\u001a\u0002;zZFμnw)\u000eLz\u001aqa@?\u0011ZDlT7T\u001f\u001dٓ\u0018\u001d\u001bGFꔕ:\"R\u0004]9TܕSA\u0010\b|l\u000f<\u0019\r$mE\u000e\u001br@\u001c\u0006C\u0004|\\#5G&\u0012}\nc\fu|2ݶ\u0007gӎZ>w鲁6ӧh((Ó\u0002\u001asxE.\u0015a\u0011c\u001a'j\"\u0007\u001b\u00062XڃGc{DA挅&VVM\n\"$=NRv\u000eVT\u000bvrz\u0007w+M\tq6\u001fd,-\u0000\u001ap9Z\u0017R\"0&m\\ E0ӼCd_I)&g\u0006z(wÛ>+KԒ37Ǿj=\tj3ݍ]5\u0018_dZ?\u0006f=K0Q\n\nAc\u0014N\u001dXyΩ{ppQ\u000e(d'\n:^Fجu,{\r\r\u0007\u0006φ\u0006s\\šx`jH0\u0013\u0012>\b>!܏0'4\u0018c\t\u001dŀ}Be1`\fu2\u000fr/s$O.n\u000e2Epi.32/S5urz\bH\u000fƽS\u0016v|\u0016Ȩ\u0019>7w,(CCy!fqݡ\u000e1TЀ\u0005O\u0014kT`B\u0006\u0017\u001c\u0013\u00007\u001f96i\u0014\u0014 f\u0013A\u00002t,6,Qݼt\b\b\"鼫&|\n\u0017\u0010\u0014=9\u000e0WNm.\u0016\u0018?\u0017(\u0002i\u0012HW\u000bj.K)/\u001a^\bB\u000fBеK\fJ)\u000bXH`U\fSFlb\u0013\nT\u0003>䒩\r1jiy\u001dv +/o0\u001dj?\u001cj1\u0019\u0010Sn4\u0014o?#ұ? Ώ4G\u0016qd4=S\u0004[gS2gx\u0019tw>\u001b\"\u001f)_\u001ccT1t>y\u0010qG\u000e˂8Vk&yÉz+({քM[lS\\f\u0014=r:\nk^,G\u0013\u0014>\t\u001b.62\f\u0007Q,7L\ru\u0005P\\\u0006U\u001e\u0017yob{\u0004a~WڵJ3YC-[5\u0015~}zUO\u0017]eǒ60T\u0011 x #\u001f\ttC?'\u0007> TS\u001fK[\u0013\u0012\u001b:T7rf2?!9?o{W\u0014taW(^?aV3[PڨV$ªz\u0018u;_'-\"w(\u001dN(&.SwgWB\u000f4K\u0012\t\u001b\u0002oQ͑*D+#S?hf\nRFA8=\u0007ٟ\bPRp@GVN\u0015\u0003\f\u0012@\be\u0007&lۖY9gp\u0003XK~Zr\nT7I\t=՘\u0000I&(`m\u00183ɩ\u0015r[P\\\u001b0-\u0001+HLdqLB\u0002Ba\u0013a7nW}Zf\u001dN;t7\t8T\u0013bUP+>;\u000ez]\u0015ֽCHv\u0010\u0016cY+\u000ey㖂\nүxϯX\u000e}=q\u0012\u001f[R\u0006lX_\u0010mOd\u001fi\u0001\u0004kx'e_6WtFߵGCktmG##\t֔Z`Y[9(R\t[)m$hI$\u0001w\u000b\u0015\u0001Q\u0004\u0001>\u0016\\o6>x\u001a`Gtuq=z^]qz\f\u0002\rWm3FrQOAsS)@\u0006\u00154@Rg|;\\i;JܓEo\u0005Zm-᪞zDQc[*m0\u001dG\u0001\u0012hC\b\u000eKA\u0010a[T3Lu\u0018$Ij\u001dH@\u00029:\u0010PmE\u0010j@O\u000766K_ދ\u00068&7\\\u001aٖLxvB\u0007\u001d~\u0018Εlo(9\r\u0003X\u000b}\u0015UPH:92|ާ_҅I\b\u0014:uTԪ\u000785aD8欞}ѐ\t\u001cn\u0007B˫Cq!2dhs\u001f#IrF4VX`!\u001fPNpg+p'\u0012\u001apw`s\u000e7\u0001b\bcTb!=C\n\t/V1TCi|?\u001b\nQs\u0002\u0003\u0006w\u000bWb;qv\u001dOĚH\u001c:dj+{\u0017o|q`\u001a\u0011\u000e(v-C\u000b&\u0019\u0006?5W+?{nZ@\tp.u\u0012Nj\u0017|_<0>~kuZ\u0006\u0019d盠^I0!=>(\u0017>l\u000f(3AV.̌5q,::Np!\u0011&7̊a\u0011k\u0015+i\u0002\u001a\u0000\u0000m6P<\u001e!X\u0001>\u0010I\u000b7=jz?E\u000f%/Zʋj\tgl'1ˏ0<\u001cxY\u0006_\u000e\u0015\t\u000f\\\u0018*)$b\u0013{\u0015Z\u0012StATw\f`%\u0007&\u0003RǴ\u0006\u00021T\u0019ϬT\u001egz{6tPWωܣ҅oдTM\u0010\u000fVʏH\u0014P\f]\u001c`)OQ\u001c,SaDX3|\u000fc{>N\u0017݅Ui1\u001eYEcA\u001e\u000fɾU8W\u001a\u001d-ArT\u0007b\u0006A\"\u001bR93i \u0003+yuauFqY\\\u000f43G`U[\u0014$_P\fO\u0003DCv2\u0000h\u0018rv^\u001f)IOJί}ϖ?'9}.D'?U)O\rz4}Yz\u001an-\u0002\u0000=M\\hlhn\u001fکG`W\rjS*\u0012XE\b<*9VbLsCѷ;BҟC\u0018†\u0002u\ntNer`Y5+\u0012ߌ\u00043AOnK\u0007\u001aWW\u001c\u0019\r\u0011.\u0007z);+Q'\u0005/a7\u0016n;\u0019\u000f\u0001sp|9h]JdiՄ5Zm~Ά\b|/+\u0015=\u0007IA\u001c}}°j%w?_e|跴k;,#._A,v8\u0018k\u0018Pr\u001f˼\n$[$\r*Xi<5RE\u0015tl\u0014J\"EZ|Wɬ2乲*Y}hkU5\u0000[z*:tcW\u0007\u0015P=WE\\y/hh\u000f.}<]5ף˯Ϗͥ:\u0014\u000b;v?,'MLbQ_M,5_\u000019C\u0019+Rc/\u0014״\r\u0016(7\u0007\u001f\u0007uO[=\u0017k\u001b/k%ύGEȸ2Ex]\u0011ty!\u001c\\ķ\\\u0017\u001b29\u0005u^x*$㞌j6y\b\u001aAΆp\"\u000eʧ;h) \u0002<`\u001d\u0006$\u0000R.,ˎm\u0002\u001d`)r|N\b銦4Xx׼)T7\u001f\u001b\"Y\tDY-{,=å\f\r],6!^\u0016CJ<\u0002&_/ecqDQ~ir_\\hR0?H1!\u001a}\u001bKf֛\u0019\u0006\bN~Y[č\u001b4E\u0014H,8*4kKTz[t](7~ֵu-Ԕ`'+\u0014nddƅjVг`DFf)\u0000]8l%\u000595\u001d\u0018Eϣ{C\u001bY\\ǟZEdƙ1>ݳ8xaP5IR`\u0016^j\u0019Nw⥹VA\f{\r*|LP;\u001eQ9ʴ\u000b\u001dTdxN&Z3J2K`AkBҮ/D\u0019zM\u0019R՛v>?f\u001f\u0015uɫ<%I}x\u0012;\u0018kT)KΚËN\u0013\u001eݾo5+\r\tev\u0005:ՇZ\b\u0013eB/\u000bd.O'/[T__5WaW/%_NRN>\u00189j\u0012mz!S\u001a||?t0pVf)$ꈽy\"'cS׃1.M~v}Ur\u0004Sl\u0004-{M* \u0003xexf\u001cib.\nЄXU\u0002(ۚ:8\u001eE\t}wU'*AT5[+\u0019aoy/\u00008S\u000b̡\u0019o34w\\ȱ¶>Pa\u001dG7η\u000b\u001clo\u0014rb\u000eD\u0003[\u001e'\u0019h\n^7E\u000e*-SM:(e\u000f61P1/\nyݏ\u001du\u000f[^\u0001AJ+ZHq\u0012i\u0019` i\\|d^\u0010A\u0011IsI\u0013)ײS)c\u001b^CM~C@^@91tbNĢƱVKa8yS\f]1\u0015]O\\lT\\\\Õ\\\\^\u000ej9\u001eD϶?[\u0007\u000fOtg^hxF͸&[jj\u0010r\u001b$\u0014\u0007飼N'v\u000f%\u0002Vy)hR#)a\buW)\u000fnOt\u0013>5\u000fj}\u0013ޏ\\Oj\u0016dST8\u001dIĖmS\u001f\u000b4\f\nݤ\u0019PAҨ'if*7Qn*q\u001et|\u0004s<\u0012B6q8m\u0003)r)qmQ\tAɴW)yP\u001dnJ4k.rԲ\u001e.\u001fT99A\\gq\u000f)|\n0\u0004\u0019`H:]\rn\u0000M\u0013\u001d\u001fƏn\u001b\u0006>n\u001b\u0006R'&|\u0003\u001fG?\u000f|\u001f`̉R@t\u0016\fjtt6\u0019+ͯV(R^\u000bpрnBP\u001e߯\u000b\u0011D&v\u0013\u001fK3²,APj&F*KRR\u000ep4A\u0007\u001ai-2D!\"\u0017C\fQ,Z]\u0015k'6d츘A\"vB:^\\% FC99\u0004FWozDjGOv\"tQذz\r\u0019%%;$JJb/%AÃ/O\tji9f'\u0012V,S:G\u0019\u0004\r\u000edeb\u001bUMSa߮\u0013/il5^8f}6\u0004)M\\5Vql\u0005xPa\u001bE~R\f\u0014`\u0004]Qa\u0015\u001a^y`\"Qi(C:\u0005,\u001c2S<(klRu2\u0006P\u00102ۦ\nWӃD,2cey, ĹW91)md\u0002#}mwW42_{]e[MJԧ$m\u0006!.bk,`P\u0000$?,a\u0018\u0003_\u0000A\u0017R*,7\\!j\u001bQ\u00193{4SD?\u00144dP\n\u0018H\u0013$nKB3\u0018OJT4,aH%mވP\u0014%C!G\u000ej,A]IW\tx%m5\u0004Z/Y\u0010\nԋNf2xZ\u0011kkQk0Me\u0013iSIܘ!E{`\u0007b7ckHi\u001fv\u0013kB$\u0013$\u0007\u0018_qM>BP\u0011b1\u0014UYޚHH}\u0011nlXa\n`7˾4JŮ61xEz\u001cc\u0001쩍\u0005qNN-X\u001bcaJbqSie>ǟޯO}>\u001f\f]u].*e=]o[D\bVk<~&]\u0003`HeYj\u000e\u001c>4\u0003,>ѣjm'ʐ=2Ž1oߦ4\u00069uI8nZ?.\rJݭR3\u0013\u0004z\rdw7D\u001a*4\u0012\u0011\u0016X4̺P2\u0003\u0003_\u0018kF:\u000f\u0016'\u0014+~\u0002\u001aq͕~\b֍(7G.m\u001f/\u0015,旫_\u001f\n\u0011q΂\u001d]\u0007\"Zh#(a{ϭꔊ޸mM|\u0017?`2_VhV2Fΐb0AmK\u0013=:\u001e}\u0012\r\u001f>j\n&\u0016_\u001cL:\u0018\u0005`}\u0016d6|!#/\u0014#\u0003yy\u000f˦c]m.v8Ss;ͦy*ӧzL\u001f\u0012xs\"ƥ^KKU\u0017\u0017\u0018EX#Tg\u0004=^&%a3h\u0019q8,*Ug\u001b&oy%>\u0006\u001b\u0011~Yhk'\u000bPYei=~\u0012!O}tڿxߩg\u0001\bQ\u001e*<=e\u0013F#/ǟ^\u0010W>!Ffw\u0002Z\u0011N>n\r\u001d2\u0014Upm{\u0001\u0018$\u001bqK\n|}\f+\n9%'?#ݕh\t\u0014ٮ^\u0012\u000eu\u0016NlG\u0018\u0013aԷ\u001eqb>y۞\u0017VkFc\f\ba(z\u0015_] u*˜b:K4Ne\u0019S.oV7\u0012\bӃ6z㰴\u0018\u0011\u001dAִ@ؕ9L\u0019}\u0004\u001c\u001cݥ6\\FJȸ`W#y\u000e8P[ZI𪶭`7Xm*[C=Xͼu\u00034|iuo\u0017֥yLQ\\4_\u001e-Xh% an8\u000b^D(rȇt덤N_=LK/6\u001c!C3]sxόxv=\u0013HCQA8J\n KQ\t6\bq[Ǡn\u0000Q6%\tn2^\n1`Ǽa9\u000f\u0015=S.^Mx;\u0005G/1u\u001fO):}|Q~U҂YrJ%ǹr\u0006PJm\u001cĬbPbm~w.0j\u000ez/u\u0005t!\u0006si\\\u00174\u0017\u001e'\u0014s&ܷ\u0011s!\u001b1'\t[a+|XI̍\u0017]\rޢ\u00021<)W#<$?\u0017\u001eX\u0011Orj.\u001c\\vq\u0003b`\rZ/Υ\u001c<\u0019~')V\u000f97܇9X9'\u0017\u001e\"\u001eO9ȹu{C\n{vl\u0002\u0007\n\u001c쒊‘-u\u0015G\u0016Fe%\u000fGm0me\n7Y_f~eլ[׋SL_\u000bt۪\u000fVYoDM~|v,gɿL\u0001Grd,\txcM[QRNkiJѿ|{@3z35Dk҈=-{8\u0012\u0012\u0016:lO\u001d\\\u000b)\u001bt20\tɽ\u0013y.\b\f}Qc\u001b&}L{\u0005\u0000@dTgDU|HQjYKᙇeS`qWLNh\u001chJԢSc(L\u0013'\bx\u0014\u000279Οs^(\u0019s\"r\nᘯc\u001dJ\u00005W^R7Dvm\u000eꕏ/T\u000e||j~q\u0000\u0003\u0000I\r\rendstream\rendobj\r43 0 obj\r<>stream\r\n8;V.Y_%FR-$tCCHj1[QC-L`/&Y:m5??6&91L60TT!R:tAKIoHIN5buT.YA]@J[K`s\naaJ]1i\"r=QJPFpSZF;::FroN2X8TmHls\nQc%eM(3:DILc1GF6dI3.([g;9qbX,tY`0][-=*LnHI);LpVN=Mc@C*$mTs+ffcPDF\nF,D_n>ipD0O)*'SWdb*NdtaiP~>\rendstream\rendobj\r44 0 obj\r[/Indexed/DeviceRGB 255 45 0 R]\rendobj\r45 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r41 0 obj\r<>\rendobj\r42 0 obj\r<>\rendobj\r39 0 obj\r[/DeviceN[/Black]38 0 R 48 0 R 49 0 R]\rendobj\r47 0 obj\r<>\rendobj\r50 0 obj\r<>\rendobj\r38 0 obj\r[/ICCBased 51 0 R]\rendobj\r48 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r49 0 obj\r<>\rendobj\r52 0 obj\r<>\rendobj\r51 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r46 0 obj\r<>\rendobj\r53 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r60 0 obj\r[/View/Design]\rendobj\r61 0 obj\r<>>>\rendobj\r58 0 obj\r[/View/Design]\rendobj\r59 0 obj\r<>>>\rendobj\r56 0 obj\r[/View/Design]\rendobj\r57 0 obj\r<>>>\rendobj\r54 0 obj\r[/View/Design]\rendobj\r55 0 obj\r<>>>\rendobj\r40 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (2OPFM_2022_PANEL.ai)\r%%CreationDate: 9/28/22 12:46 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -365 86 1\r%%HiResBoundingBox: 0 -364.251968503901 85.0391235351526 0.000045656255679\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 -364.251968503901 85.0393700787008 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -245.48031496065 -538.12598425195 330.519685039351 195.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 4\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -217 19 1.94981427717988 0 8273.82625345481 8192.06929849859 1484 907 18 1 0 6 53 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -217 19 1.94981427717988 1484 907 18 1 0 6 53 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 7767\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000XL\u0003nVE?\u000b+PRl+\u0015p\n\u0019lU o%VTZ\u001b\u0012M\u0000ߎ\u0003fP%C\u000em\n5\nCVGJǍ˴\u001a\u001ePZ:Kt8t{OKA뙶t C#\u0013دXRAy\u001c\u000fI\u001dWu:;\u000egi2ɝ\u001d[}J\u000e,8I$\"r.Yv\u0019f\u001c%Vwl\u001b#;oS):`A\u0004\u0004\u0004\b\t8LpLP\u00011\u0010\u001c\u0018\u0015\u001c$\u0010B\u0005\t\u0017,`0\u0000\b\u000e\f\n\u0010\u001c\u0018\f`\u0000\u0003\u000e\b\u000e\f\u000e\b\u000e\b\\c4\u0001\u0010\u0003\u001c\n \u0005948\u001c\u0005\u0001\u0004\u0007FA\u0004\u00178\u001c\u0003\u001bIqhձ$|ŷ\u00031%ۣt74\u001e\u0006\u0005\r\u0018D0\u0002\u0004G\u0005\u0018a\u0018\n\u0002\u00014\\\u0001\u000bXR!\u0013OF֓Ѷ;HŜ\u001c/1\u0016\nP\u0018\tD!\u0007q@<\u0015zPT*\u0006/l@2Fqf\u0002\u0017\u0002\u0013Z\u00185f\u0011ɠzVDoTZ$\u000e5\u001bg,,/D\nÉA\u0018W\u0019d\u00181,\u0014\tD\u001a6\u001880\u0010\u0017Zqndʩ>l\u0019\u001aB@$^A\u0006X \u0002a$A\"FF\n\u0014\t\fE\u0002qxHG\fh\f\tl\"8\u001cT\u0005j-3;\"\u001bm86T5Z)sT\u000b_2Gma_\u0003^\u0001\u0002\u0018\u00060\n`l:2D6D&)Hj3F\"\u0019jb\u000e3@:b*9ȡQ\u0000Q\u0000cl&29юLB15\u0011oQH\u001che2̰hÎƫF\u0019\r;LcJeQ%ba{*\u0003+\u0018n\u0014\u0000a$\u0016\u001dуA?\u0018\tE\rD(\u0016C\u0012ws\u001e\u0012]\u0019F8،$8<,\u0012e*p#xF\f\u0006\u0000=()O(V\u001c?C-v1/\u000ea7\u001ak0\f,7\u0017o\u0014C\u001ae,\u0014\tf\u0018R{ah/#k\u0018iae2(0@A\u001b-c\n'W\u0017^\u0018|\u0018\fa0\u0010\u0015SYa\u0005u\u0016EB8$\u000ey\t3*2 \u0016\t\u0004\u0002q0j\u00160lja\u0011b \u0005!\u0016MJ.&1ɹ9(;a92\u0007nNꎚ.u\u001cu$6́u9nc-qG\rX$0\u0011Q2ʰP \u000ep\u0017\u0004ij3,\fca\u0018\"@\u0018C\u00180\n\u001bgD+\u001b\u001bg$&a0,\u0014\tgXX:\u000bEK4`-\u001233g \u0005\u001aĠAAUh&{9Ef2\u0007:\rzD#O#QDD,1εXvnY3\u00198\u0012\bc`(C\f3^H(\u0016\f5\n`\u0018q8 \u000eb\u0010E\u0010ˆB\u0018\u0010H\u0013\u001a\u0005CC\u0011.JEG( 6\u0018\u0015^S-*W\u0015VPJ\u0016Pc52Vfvv;\u0018\u00121\\Wgw;\u001c\u00121`Xhxx<\u0004*p\f8٤tVZ^bf>\u000fD*r\f#\u0016g\u001cz\u000fߍ\u0001PS:\u0018.;\u001f\u0010\tŁ`0\u001c\u0018\u000eSra@ \u0010\b\u0003P D\"\\J}aE\u0013W\u001d'\u001cd\fd|0(hp\u0002\u0006\u0012*p\\@\u0005\t\u001c\u0016\u001a@\u0004K14@1\u0010\u0018,a-խZ{(*(CKD\"#Ӂ\u0010 \u0005-5ٶ/P \f\r\u0010!ı#\u0019C\u0003\u0004\u0004\u0007\u0004qW\u000fu\u0001\u0002\u0002c\f\u0003\u0018u\u000e=́+8yn}z?gE*2<3\u0013ҲIٜd\u0005*0\b<1\u0011HX\u001cd).q\u0006\u000eû\u0018la\nK\u0018\u000evKC;3+\u0018jQJ\u0014\u000eº2\n`d\u0000q1A\u0001ҁqAC\u0006\u0011(P\u0004G\u0005\u0017(4H \u0003P@\u001cdvR @\u0003@@{pA\u0005\u0014$` \u0003\u001a0\u0000\u0001\u0007x\"hP\u0001\u0001\u0005\u0014\u0016\"x\u0002\u000e\u000e\u000b\u0011(Xh0\u0000\u0001k;.{\u001e|7Bo\u001eͲQ#XD=ਠAB\u0005*LB\u0003\b\u001e\u0000a*\u0001\u0010@\u0004\b\u0017(4\\P!\u0001\u0004\f\u001a\u0010\u0010\t880@\u0003\u000b\r$\f6p@^`B\u0005\r\u001a\"p\u0001\u0003\u000b\u0011&c9\"L`\t\r\u0017Th\u001b&D@\u0002\r\u0018X\u0000\bE\t880zT\u0005\t\u0014(`a\u0006\u0011\u0005\u000b\u0006\n\u0015\u001cpT \u0006\t!h,NaG2aQ*i{pͽ\u0012+z0A\u0004L(0q5\\0\u0001\u0004\u00194L\u0000\u0019\u0006\u001f\u0010!\u0003\u0010T@\u0006(T \u0001\bd`\u001e\u0015,\u0000\u0003\rH8p`Q\u0006\u0018PpB\u0004\u001a0A\u0002 `\u0002\u000e\u000e\u0006\f\"h@\u0001\bNG\u0005\u0016\u001a6\u0006\u000e`\r\u0010\u0010\t8\u0010!\u0003\u000b\u0015\u0018\u001a&H``\t880>`A\tC\u0004\u0015&Lh\u0011\u0002\u0006\f\"4\u0010\u0004\u0002\r,TP!\u0006\r\u0016T\u0000\u000b\u0014\u001a2\n\n\u0007\u000eY\u001cGVzX\u001e{,5Ҡ!\u0002\u0012\u0010c\nFP\u0001\u0001\u0005\t\u0017Pؠ\u0002\u0003QAC\t$hA\u0010Pph\u0000\u0004\n\u0007\u0000\u0006𣂆\u000b\u0011\u0014\u0014*H@B\u0004a\u0001\u0007\b@ \u001a\u0000\u0006\b<&8*hpA\u0004\u001c80(`„\u0006\u0011TPXЀC\u0003\t\u0016:B\u0005\u0006\u0007\u000e\fQ\u0001\n\u00124P\u0001\b\u0003\u0007HAA\u0004&PB\u0004\u000b\u00174`„\u0004\u001cG\u0005\u0016*\\`!qA\u0006*\\px \u0001\b\u0000Ay'4OՉw[jөI\u000efL:ɟQae~%&9uy\u00108iCAu#ԐP{gHhȒ^f-[=3B%ZPӫB:x\"JwR/yqh֩[\tm%gv&56'u\u001b\"z\u001csR>իN\fa]=\u001fۅS8ג~JwlwbQ#ԐݲRCg%;\u001a۩bٷϛTYO3\u001b,]}sr\u0015nثcmA6F\u001bڈel`eOtn\u001b%\u000f\u0011=J9Ui\u001dYge3NJ#B;,\u001eyS\fTۻmB\u0016f/c齬F5O^$\bsI'c^]˚:wo_R^d)z'a2׫/fY%\u000bI=nU{},+\u0017ȫSۯAw;\u0014cݡXꅾ\u00186Gl5;\u0015GZBױ\u0004JL{;(t5\u001d\\82Ϊw*G={Q\u0012\r}lPZԽZ\u000bUk'T=Ly{\u0012]~擤$ܠGꞾ_k\bxWLq\u0017ޓ$I>bM\\ak\u000fQ\u001d3dVUĩ\u001d+K2딮͗1\feƎ\u0011\u0019O7Lt\n>XT%*\u0019lJ\u001fayy\u0016ٖ'KAf\u0010:œvf+{M؏|\tӝ9*\u0014j\u000f˻z\u0004)-Fr5Sj河-ov^̦XXd\u001fL'S%/s/]K8ɊYIQ}Y\u001a+OUa\u0012\b0W^\u001e+_\u000e\u0012ɕ$˩B9scfO/\u001dikJ1|/-\r3\u0013-ʄ~?ўELo\\͎ʓֳ\u0011Ͳ)vX,KG\f-di\u0011JK{\u000eݗ7Cfn,?3Córg^\u0014\u0012]/˜\u0015F~f5K\tU{i\nX_ePt٢*\b͹˘fwSh9f%uf}Ҭ&.+]^el4L|6$T+G>k`V\b\u0010_\u001aLQ\\\u0019\\-bZ]2!J11,&\u001e\u0015Q5DzHֻ=26*%>MزaZr3re7wc/&M6\u0011*KʙKؚB]-Y\u0013\u000eYZZՍ\u0011f>\u001b$\bD\u001eZ͑,+\t6˾J\b\u001f\u0017]-eX:τnYVHtsC\u001bmKݲLʲ|x\f+).SG_٣\u00148;[2u\u0018\u0003$H9μ;L=,8\t8$}}G(3)1O#T]\rܾE:9)w`\u001dDs%(S\u0007R;ʤJ.;Nu$\u0019Y^G\u001dnOjGA\u001dvUI;Z&\u0012õ\u001bZ\u001d3-Mw~Bv2]yw4_Sj^ʎCleV\u001cIeG~æt侣x\u0013QeRmUs\u0004{h\f^]tڵJW\u001bq*w(yИSԜ\rX%A7Uwh\u001f&;\u000eH<#D[\u0019݉U\u001d&\u001c<,?\u0010rM^|2t\u0007^Y\u0007%MQa:\u00129krJ;hEW+\u0014yǍge#p3}\u001dOᔳ)w1aH_!\u001a\u0016nL¼ȳUٳN2٣\u000etox(x=Fx#]10\fƎnT'c=^JܔM}ϫ'*<~J\u0011CvQ5\u0001hWBD76\u0012jH\fgyn^O\u0006ʷeN|-\u001fІ}7v\u001bI1j\u001c_R)QɜV\u000b,nn61\n\u0012.DP!\u0002\u0019l`\u0005\u0007\u0004b\u0003\u0003\n\u0012,\\\u0000\u000e\n\u0007\u0013\u0010\u0015I\u001aG|PLRJ5k\u001b1\u001b\u0001֍vS+X2Q=|zAs}Q4w\u000eMs}'\u001e,\u0013}q\u000e]J*VrZ\u001a\u0010\u0019zb^L4A{lYz\u0013\"J]4hLV)D#s]-w~I\u001aV66+9[3igKIW7\u001cֽշVZ^+ٳbkkY¤9_ݬ\u001f]S̵vVG\u0019\u0019\u0011Bp`dp `\u0013ŪH\u0016DV[)/WtEL,hA\"\u0019Sz\u0011U\u001f 800`7O';F\u0010\u001c\u0018!\u001fMQ\r\u0011\u001egye2GEekD-\u0014\r\u001e]݊P\u0014'\r\u0003\u0003\u0003\u0018`*\u0005\u0011V*\u00105Uڣ\tΑeR6\u001eiEYR\u0012;1+ eK\nHH)uKO2VEӒ3#K̫i#Fދ֞\u001bx%\u0019j֕3X+\u001d+->L\u001c|͙Xm#{%}\u0013>f^g\"\u0012–[{|5o*\u0012&Y\u0019iD!ˆU\u0015\u0011uxb%3F\u000e\u000bA\u001dѤDEe\u001f[I3bأ\u0017{=M&\u001ebP=!\b\u000eĵ\\v#'&L:\u000eEJK֫ZnY*:4[\u0013{D$:5In\b{jc7?WjlY\tEX!Ĭ*Q[hĞhtX\u001c=C!֛sOK\u001185&fkL#[/ΙM\u0007Gey$,=8.B{\u0015f\u001eObk\u001es6j>jϑ\r\tUv\u0004\u000eLYhfәEǛG5POw\n_LLvVMUPKl:egK˱]e\u0017kw7_=ď=\rB8?4[:V\u001cZώ멦˜Le`3uIC\u0014\b@glc\u0013\u000f&չnv\u0000a\u0014Z$u73.\u001cHfc^w#*Fh\u000eoNMţMsF&fiW|=+ԃڣV5\u000e޷\u0014k\u001a\u0012\u0015_\u0014f64O3+Elh2C`\u000e\r,mnOҐ\\XӜdBi(/eXLD3ӤeBW4٘\u0019}ɬ\u001f\u001dzYÌ>h\u0003+إ{dVRhBB10\u0015V+Q!H\u0016V͸PQ)n\u001c4,\u0014Bc\u0013]C33ʙBg#\u001aM朞6N2\u001c39mU*?\nYS<\u0016R,V9W=u:ԏJ[ӅFc\u000fJd\u0013t]myV͙0sZ\u001a̱ê\u0019O뜜6z|SubTv&ΰrNڮ,\u0007ɿq\u0003e\u001ehŲ飢a\u000e_TZ(+1kF??3f֭t$w\u000fz7t-󩈒\bONGd\u0012=Gߊ-*FIW\u001fy\u001cUШWuGEe\u001e:^!O?QO?['%N2D+R&tlHGgWyάi,j\u001e~_\u0007\u000bݷ,H2L.N۪ɈFl\"\u0012]\\ԡ(q\\xyQ^gCʙRfUZ-te6ײ\\Ti9\"\u0013Qt|XsdJ[5-Q\u000e\u000e\u000f{t\\m$W֕NeKifP\u001en\u0016a5|\\G6U\u0017Qǡ>ncz؝C4&\u0011\u00117#4?\t\u0019bGFBx,9Cc,?\\\u001bI\u0007˄YJQ\u000e%ݾ\u001e-i?4\u000f/ϲ\u0011]H)\u000e:픳y<\u0019DEî\u001bDq|/F:cZ\u000bC3\"49u5 hEqA%ô9a'\u0011Y\u0007\u0012f^bNkHtn^\u001f\u001e&N\u00126V\rLϮ\u000etИ\f\u0016\u001dYWUijT̹c\u000f'3=s\r[CD+6/Y[Mz\u000e)yITvCI:&2<\u000eeXG;ˏ\u001fF2}$h\u0004ͷn\u0014eNqx?fo?g}W6BGӼ5?OI\u001bϝIh9e\u0012ܘqg>ng?\n\u0003#\u0003*S\u0012q(.f\td5Q\u001eP]BIF(WG>i\u001c\\{5y\u0018z;'\u000eݪ!Sjjey?lSi>y?獵\u000eާ?zgc]uz\";13\u0004\u0007Fysx:}\u000frW)n܎ξ2_>;\u001c\u000e6{Ʀ)l^X}\u000ee{;\u001byV5\"5S\u0015]2|5\ts|g+\u0015f*Q7ź\u0018RvlS\u001cD=;4};sLJcK#ty~iL#܌\u0010qnZR\u0015|xvɞ\u0011qj\u001ddͩ0qW\u001b\u0011\u000eb\u001f\u001eT\tt24\u0006\u0006mzT~r\\#\u0012;SLTѧ\tk:oL>\u0016x;E2\u0014bm۽f-Vm!ξ\u000ea|\u001eH\u001a޺\u0019zri;krk~>gFv\u001fspjݜˆ(i45\u0018<[{\u001cϾӖhxsˏ|%ڼi>\u001c1\"F\fX3|Lu~ݢޏw{-M\u001e͏jb1Ҥ+]\u001d\u001a4|қ7tt\u0002_w\u0012:a\u0012\u001c\u0013pR\u001fӰl2=u!\f/\"9r\u001e[-4m\u001cG\u0011D\u0014z^!&:-udZKzUfu<+\u0014z\u0012*1rXh]U_fuHD<2[YC&]sIrfYSJ]Ye3|u8vYW4W~a3>W֑_MjfCWLVY#KZaӬd&嫨lU>]JV\u001dγ1+\u001c~XEdiUttM<,)E&Ue,D̬Os93ҪW3OT\u001d[EzgR\u0011\"2Ukh&55{NkNfOS\u0013\u000e\r)H7)|ba-{Qf*nU˧kNeGq9D\u0015s}ny$Xj>=%7uО>VeJ<<ϲyJ#\u001ea^f*E=|vjw\u0012Ȩ3w3~b`sNk\u000eMM\r\u0006q㡺K\u0006\u001e34cN9ֶER2\u001cMo37*NTIfvRGlدWlᥐNGSޓ72ygr5^OϒK\t\u000b왙u\u0013,9姷u$Ѧ~SbNMIO7w?zфc\b\t[\u000eny\u001boIJFaщ.\u0005O\u001f\u0016=ʂ+2\u0017{^$\u001d\u001fb\u0011)7&*\"\u001c\u0013ᘜ<*}엩ɬզ75qL~j\u000bX'%8t\u001bמ7xYe\u000eSqlh]I*,'j\u001f]ʘ\u0004eÒߗ͈8osٶý9urZ\t͎g$X>(?g6&ϿK6jؙ]l\u0017*cMoff##[o\u0015XxTWMJЊ~jh|7ŹP\\Tf>iFZvK\u0014,X]\u0012\".=\u0007+뼫iK!D\"e;mr\u00196o>('V\u0016\u0018\u0014O|\u0006:?P\u00172Y4X*m\u000bs]W\u0012h\u001c3U\u001ebN=\u0014\u001a\\nmԮYN\u001az-xA\u0002D2w\f4ņ\f}!\f\tV\u0017J>-'X0\"vW\u0016)\u0016D\t\u000eZXbxp(\u001e7bW5]u?\u0017\u0015V'L-!݀*\u0005đpӹr\u001d''g\u0017\u0004|F\u0015\u001b;BLR\u0013s,7Ͽ\f>trnRU\u001b\u0003q\u0005+E\u0018JM8:rZ9r\nWOŖ;d=\u000ek\n]an]\b>\n;A֡#D\rq\u000f'\u001e9^ضHODA[>\rr\u0013Z^WXwmy\u000e\u0017L\u001a\u000e\t1$&gšGD\u001ẻ\u0005tGj\u0001Cj4zfx>Uu!)\tI\u001a\u0001YSB[-F{7-|\u0017{m\u0004JoRi\u0000\"Ȧj{ЅY(\u0007\tUM~w\u000e\u0002m\u0013@}q0ft\u0013fLS\tM?4*za\r(m\u001b\u0013VQ;(bGZPCFV>\njl]:l]e;j2D\u001a8\"J2\u0013\u001f\u001bP\u001ay۵Bq\u000f\u000e\u0003\u0003'+KrZj=?t.xb-}jY{]|o>S\u0012\u00045bv?*۩q4s1cf\nq\u0006}D\u0003'4\u0007C\"33\u00143*\u000fnX7}Ð)\biQ=TѶ-P`\n'zfMX\u0000N\nk\u001c6{bߋ+K\u0000fR\u0015RŹ3\u0013\u000e\u0005\u000e8٭ںI{^\u0015N\u0016w\u000e.[\u0015JeTDȣ\u0014\u0016\u0018f*\"\u0000S\u0001\u001c\n\u0006ML=\u000e;\r\tk\u0006\u0010mhj\u0010DĿ\r{T\u000bL\u0012ž_lrt*LzӨ8l\u0018\u000fc\t\u0014J\u0003\u0010Duy+\u00139\f1\u0001$ĩY\u0001\u0001H\u001c\u0000>?e,\u0002]\u0001 \u000f\\^(\u001fY\u0006>\u0000X\u001eEDS{\u0000%<슒#\u0011SÜ\b\u0018݌t*\u001d3$T\u0016\u0016d\u00008 ,\u0010\u0010nOc6̟\u0013(Ak\u0004\u0012\u001c'\u0014\u000fV-i)-siP0_ޜFn\u001ag׌=J\r\f\u000faDl~.\u0003\n\u000fAKEO\u001fd3EV\u0000}=\bO\u00163UL\u0007&\u001aQ\u001f,D*>`\u000efmx,\u000bj\u0018\u0005\u0019sIǪ/A$4\t*\u000b|'{A%\u000fnn\u000bՓ\u0003\u000e\u0012i\u000b\rD0,YCT\u0007\u001f?+z\u0010\"QxMwL\u0002J\u0010l yD\u0010\\\u0005\u0019BxpE@\b\r\u0005qۺv\nN\u0013 \u0010Z\u0017\u0011\u001acʂW!Dq\u0016/\u0012_\u0007\u000f|\f/Dsu9,\u0000\u0000\u0005 tlL;agI*/S\u0001\u000eZ\u0010 c) 8Cqy]\u000b\u0015U\u0007*\u0018ps3\u0018:s\u001358\u0005\u001d|3:\u000f\u0006\u000ep\u0003;}\u00073k\"\u0002~H\u0011Q܁kB@Ag$\u0000پF0৅f\u001fi\u00060Qv#\u0014'Sp\u0001-\u001bݿ\u001c\\O),\u0003$\u001cDm2E]\u001b\r.lz/ (c>\u0007\nPbI\u0006\u000f_o\u000bh?զ,\u0003lE\rA\u001c\u0017UO>\n+\u000e}`/>ib9h@t\u0015\fZ\bR?Kqpl\u0006hp9\u0007L5\u00057u*4nMV\nM\u000f&B8hh\u0011\u0018\u0007uj\u001cהDA]S\rflTLcPgƨ$Ƌ7YoPD\\` u(689Ke\u00023\u001eW\u0012\u0018\u0010?\u001a\u0012}\u0005Ǟ+?WϦONTva\r\"f\r\tҽL\u0013?^P\u0018p֢s\u0006B5*b$BF6P\u0019@C\\#VEM~I \u001a\\BnC^\u0014\u0014cHK\u001d5b\u001a0”\u0019S\u0004\rM\u0000\u0006 ں\u001d\fNߌUjx7\u0013QNB\fN\u0004\u001c\u0006T\"\u0014/\u0019m\t\u0007n%f\u0006'\tbY Nfp\u0016\u0015`79`昪kU\u001a\fO\\\u000b\r\u0005\u0019E\u0018\u0001(:iI9\u0000\u0001\u0006J1h\u0017P\f\u0016\u001bIw\u0016A\u0007BkGrVLI\rwGv\b\n\ri^vg8h\u00055\nv\u0019bXQR^\u001cf i[l\"ImAA\u0006\u0015%&5.`\t`$x\u0006\u0015\u0003H[x\u001ag!{xt\u001f\n`mv)Q\u0003c`\u0019\u000eB,\f6g;J\\|\be&rJaΔɅm?rK\r\u0016\u000bA{w\\5VD>\\9_҂N\f>g\u0000t$@i2a3[>e`ć\u000b^/7\bep_h0D\u0018L<\t^P$\u001b\u0010\u0016N#p\f\u0001<{u\u001c@ǽr6LxS\u000f\u001f5fldcb7^e\t\f\u0002n0\\;O\u000b\"t\u001d;8apc%8a\u0010D\u0012#\u001444\u0018\u0002\u001f'\nNs\nǑaҾ:\u001d?\u0016E9\u0013\u001faؗ9f\"G*c|\u001bWr\u0013ow@O\u000fYMGF--ޥL\u0018\u0014(KvTu\u0014|]i#\u000f !]5\u001aۡc_-+b3\u000fi#\u0016^ׄl;e\u000e8m\u0017L\f0\ṛDU.p~`7c#E\\lׁm\u0010)鈮EG.B޸:_d2\u0002K\u001c&\u0014\u0016eo\b2\u0005\nԺpV߶`Ϙ\u0003\u0015\u0005̦\u001c>l>1񾉎X\u0001\u000bpUM\u001aZ,.rM\t\u0018p\u000e1!d?*b3\u0003\f~\u001fiXin\u0010+-oreL+Ԝ@Zጭ&UMi\u0014WHT~\u001fr>$8\u0004Q^sQ\u0003u(]ނ\u001a/\u00077\u00058\u000fP\t\rqZ6er1p2\u001b!/\u000b\u000e}\rå#\u0012\u0005D\u0004̇\u001d\t[\u001fJȽ\"(\u0018NI5y\u0006\u000f\u0014rTNmL\u000fan\u0003xSy\u0015}ޠ}Y\nc\u0019K\u001e(@JԘ\ryfbS\u001f/_I\u0013uW\",[Y\u0001\u001bKcv\u00006\u001bYQ\u0012omxB(~\u000f`MJMx \u001e+/w[\u001dr>W\u0017W@\u0006\u000fL?3N\u0003Y&6o\u000f\u000b<\u001eia\u0002JRnIW$~\u0002L绵GfdGHpwШJc|z?io\rkO\u0003G?vw݇\u001c_\u0000xfn*Rˣ,Wa7X~pgDevC\u0018IEfU\u0006\u0005䒢.\u001ene\u001am(c.̬UjXD&@\u0015a\u0003ڛ/3\u0017p!4\u0007>\u0010~M\"\u0016\u001e_\b>B8\\\u0018B\t+Z!9\u0011\u001e9@ހU\u0010!\u0018з\u0001!B+LV\u0017BТz\u0016f>U\u0011R#\u0018iF(}|>L\u0017xk\u00110x\u001cd5\u0019H\u0011\u0006HZ\u0006\u0016)}\u0000CM\u0011\f/ExzP$9$DDz\bm\u0004\b\u00048\u0015!3Z\u0006(DGkt\u0018\"\\\u0002];D8\u001fe<\u000eTð)gyVqԏ܃@ՇkT\u0007\u0016B64rz%eRH%AD̐\u00045r`/`ihzg#A\u0007+Q(r\u0014E\u0011[\u000fnVK\u0015\tθDwTa\u0017|\u0006H\u0004\u0011\tD\u0006?\bn8PYʵv92__ޱ\u0005f%l7E@ܠzcOj C_\u001bNdw1V\u0017T8I.+\u0002_(VEI6m\u001fxj\u0011bӂTa&b9`#<\u000bRffR*°1F3\u000f[\u0000y\f{\u0013\u0006E\\p63\u0005X\\l\u0017\r%\u0004nXc-m\u0016k+h\u0007\t\u000bQF$\u001e\u001dG\u0003\u001eWO#VAF_z\u0005&X.igF6/o+mg͡׊I+S_*a@6!mZ'öl\u0013f\u001d\\i\u0000L`\u0011Zl\u0010lC\"\u000fK\f0\u0017ikn9\u000eH\u001b\u00008\u000ey\by~\u0017-\\A[1-X\u0012\u0014\u0000,pB\u000fSlܙ\tk-\r큿.})\u0015,F\u000b \u0012Z\u0005f§~\"\u0018\u00056*a.LF\u0016.q!\u000f\u0004e‹媃\u0000w`A\u0005\u000e\u0018\tD`p4r\u0001`D8Go\r%sЅ\u0003x/6ƩrHיg\"\u001f\u001e\u001c\u000f[L\u0013\f(b\u0018;\u000bg8\u0006}M\u001b0&\u001b\\\u0018\rű ]{;\bl^e\u001a.DN\u001f\u0013#\u000em\u000b)8@~l'coH\u000fpS,p\"S2UEѦ7XP\u0017<ňېS!]C^2\u001aPg\u0016bh|p\r_8i\\\u0002aK\u001bH\nL` dt\u0017B+x,\u0003n^l2\u001fc0ajO\u0003E&g\u0005\u0018wV(\u0016y*166\u0014W\u0011֨סv˧\f=\bߕ_\u0006\u0018YWwwF#^\bSt~C՟ȡ=EZ\u0005Haj\u000bLBp\u0012^nW\u0000\u00105'qB\u0018ў\u0013\u0011Cà3ɃA\u0004\u0005\u001a@\u0002\u0005ٓsX\u001bH\u0002\u000b\u001f\b\u0016lF\\|\u00188Y(ArV\u000frzv#1[\u0010$OP~#\u0011vص$O\u0019H\u001e\bwT5o,Fܡ`6=Pl\u0015L>\t[*\u0018\u0002ĉ\u0011\u0001$Qzl%n).\u001d3\u0018w4\n{\u0005/]\u0019G\u001fш%D\u000e,\r\u0017G\u000eT\fRq\b \u0017/J\u0001;\rh>Oi\u0010<{/~J+\b\u001c#r\u0000Xm`a\"<`4\u0001\u0006z\u0006%f\u0001\u0010cA\u0013p6抄+CUd\u0018\u0016\"m%$ՒѮ8\u000e(\u0003KX\u0003$x%M\u001a:xHe%ճ0١ݮGuiiL`v*bT\u0014Q\u001a$\"A>\u0004\u0012\u0010LwR#C-F\t18)zC%p\u001d@\u000f䜚vd88\u0001 \rmg\u0016J-;\u0012dASh\u0004 \u0005\u0017\u000bRK5\"R+\u0010)s\u0002\u0011\u0014iyE%'\u001b\u001c\u001a1l-h\u0007=~\r¶8A0&\u0011?'DՉ(\u001d[]?7\u00048D'0xTn<-!.1g\u0005SM|\u0004gj;\u000b\u001c\\\u0019E\r\u0010\u001eI\u000bqV\u0005Ry\u001f\u0015Rk\u0014\u0013\u0014).uCAK\u001f'y\u0014Ro3ͫqk|TFӞ9b؄[!mڅ]EQ'\b6\u0002xp߰\u000eT\u001e\u001dMgB\u0001N\u0011'\\,G2+GM\"NgS\u000e։?\u000b\bP\t=\u0003WZ6Q񌶰҈\fh\u001bjY\u0005X5}\u0012[$uT\u0007&I\u0003fW\u001f!\u001d<\u0000\u0014{з@<^p\u001e] .\u001f\u0013ve\u0007\u0016j98z\u001d\u000f@ӽZgF%2t[h\u0012Wo+\u0004\u001cG\u0007rN\u0006V[\u001366):iK\u000fV3\u0001:mn4\u0017\u000efvM[O\u0017Tg\u001e{-\u0004Ğ\u0000\u0016\u0014\u001deI\u0004v\rk5)H_4e2V׺@\u0004#DžpUo)F):‚nC% DBm\u0005Sb\u0014k\u0005yz?ݪ\u0014`'p3͘v+2WRq\u001e[h\r)\u0015U))\u0019q\"-3\ba\n\u0012i\u0014g\u0004+uB'#¢\u00131KR\u0019\f\" \u0010H\u0013ia\fa2/i\u000f|\"%x#+y\u001d%V\u000e\u001d\u0000sUN\u0018>\u001cF\u0019\u001b_JU㚟)M4D\u0005AnfE\u0019\u00183(MaU_85\u001eI\u0012?\b.'c\u001bi\t綹++\u0002UZT`MA)ʩ+?BDa?\u0006A\u0003*\u0016\u0010F\u001dO-TŅ(d z1/\u001dL\u001bhG\u0004<{\u0011#\u0001Rx@鑅V\u0016\u001a/#l\u0005!Fxݹ=`>Z\\r8*\t\u0015%e\u0019Ra\f5Xǚ\u001cߤJ\u0002\"\fdz\u001fOJH\u0012\u0011k\u001d/Et\u0014͔zS/Ϣ\u0014\t\u0018R_6$f\u0010;\bKL\u0019JXЫ\u0002\u0015@.GOS(o*\bm\u0019ui\u001er&B<)|U\u0012PY\u0001ÿx6ib(c\u0010\u001a\u0018̷$/\u001b[\u001757\u0014K\f&Z\b[b\u0003Qƙ\b#q\\J\u0002\u001c㺑G\u0011g\u0007\u0010%Hk\u0001f+=\u0011jVU^[\u0006V[\u0002GP[0eVR\u0017\f1\t'D}3Q>\u0007s\u000f]\u001cs˲w5\u0005rp'2g\u0004g!\u0004zyJ鮳H`zP9}\u0017Lii褎5ty!\u001ezW\u0011 X|\u001d IhZ+Ӎ>s';`2]\n`G\u0014.\u0007X3oLd#V\b:C\tKp_\"=z>xra4N\f\u000b\u0001E3ܟ\u0001`HT\u0014A3\u0006XX\nhsO\u000b卍}c`i\"W4~\f4mWBM9.(6b\u0019PBj\u0004ֹ)Bjvs-,\u0011vLc4qEhh$輽(м3CB\u00149oZ$3:?רo)ſF3$`Ù@\u0016\u000e\u001aMHۨ\u0012\u0019P}\u0005Tmifyz43_|\u000e\u0007*,~\t-{W8\"\u0000le<\u001eҠ\u0012 ۆ3\u000b7&@\u0001\u001c\u0014qvy\u000ffWz3,jw>@[G6bؕڃ\\ç\u0007Ȼ'gWuj41\r\\6m\u0014}\u0002\u0006-_isgr-\u0012\u0013\\L`Y\u0003L?8V^:\u0002\n:3-ҙY>\u0011T\u0005vp+?\u001f7a\fEfjZ\u000bVd6ʀ>\"\u001e5 /\u001d&י6\u000b_AW֦\u0016\u0011zҙb\u001c̎A2cy\u0018,\\p4U#}8l&K3\u0004s\u000fnMyua\r*\u0015f\u0012\b6/5\u0013\u0014\nw\u0015>Q9?\tˑ. a\\r\u0005`\u001fI\u0002՛\u0001iO43\u001f\u0005[ pե]<\u001aD\u001eʹF,t\u001f\u0000!/O:И\u0017c\u001c3\u0011zs\u0014Yf^;\u0011Gz\u0017\f6+\u0019ʵփ?i\t\u0002\u0017fbw֚2=€`Y!LO+\u0014<\tRLt1\u00111\u0011O:Sr\u0006c\tHǡ;ty\u00113\u000f\u0007.=2Q\u000bnc}{\\\u0005m=j\r\u001f!GDYhIrQ@\u001fcb)\u001c3]C>b\u0007ԯ\u000bw9s}T\u001ab\u000b4W\u0012KSFX*=\u0015K\u0007QD1cXV}\u0014\u000fo\u001f\t ~\u0014\u0004GԐ\u001fy@C\u0003Ώp7m\f\u0012\u0013F˰*m\u0013\u0000?%Z:B\u001fHݢ?\u00004paZOySg\r\"9@8su'9_F\\<2DF\t(\u0013\u0013\u001bSW\u001a$s#\u0018&\u0000Ka`s< ;es\u00055q\u00078IȆčSYUʮC8E&qbj\u0004qX8Pcg?t\tSsQSq6HtKho\u0019'w\u0019\u0019=!9U\u000b,\\r_\b \u0013*8hDem{F\n\u001d\u0000~\u0010 -v~m>:[0c{4lD\u0011΀Ȁ1H\u000b\u0016+>ɐUٌE9[^\u0019+ЅdwH:E2C3v\n$ܨW$S\u0002ZpLj\u0003UBv\u0007*I\u0019&\u000b\u001a\u0016='ec\b\u0018v\t[k%cۖ\u0011$*\u0002QP߬\u0010s&\\StR2܀=\"\u001e@\u0013|$NΆ\u001d\rM3$\b--\u001bCKUH\u000fxR\u0017Y39$\n&k\u001a\u0005?0D2SP;q!B̶Z+D\tT`@}u\u0011Y&\u001f`Te\"?s4Q)ҏ\r6\u0015'\u0005\b#\u0000p8o!/\\1ظy#>dY;ѢGx%B'\u001dJ9\f(kG\u0006kAof,Ʀ%P-\u0002ecJ\u00196븍7\u0017 iq;J[d2c\u001d\u001e\u001f?\"Ŕ,\u0004>VCkf!/\u0000Hqߛ\u001bEߩ\u0000gQZ\u0004ϬҪ\u0011`X\u001fVO\tNff9du\r'е\u0004b\u0011\u000e)c1\u001a%\u001c\u0016\u0013.j\rcD\u001c\u0000L0 .\nQ\u0004\rc[\u0015O7\u0005-ޢ?\t)m)\u000e¢ǥ㤝X\u0007K\u0016s\u0015:\f\u000b\u001e2\u000b\u0014+\u0018ڐޡ׀\u000f7n)9\u0004\u0012=(R\nم\u001ef\u0005\"=h D#W^7s%\u0003$Ff+\u0015\tΛR˜:̄ط\u000fI\u0006朅~\u0013|\u0002\r\u0006\u001f7JbS!\u001fx5|#W_\u0004\u000bY40\u0015\u001c$Jx\u0014\t\u0000)5W\u001cK\u001akv~\u0000FH}O銔KrX\u0017\b\u0013J\u0014,\u0016sEcr\t݃[x9D@]QEyO\u0019;_\u0007\rV>i'C\u001eT]\u001e\u00024\u0000`\fP[9\u0001?rdXCp[&r#gJ\u001f͏\u0006=^@\u001cլT1wև6P+`\"KD\u000b,Oc(GT%ыcW~bЦJ\bD85;*,I\u000eP\u000b\u0003CU\r\u0000\f^};.}-vK\u0019ٺo\u0013ϔn~\bpГ۝@6{Q#\u0018ݺkL\u000bfX\u001bqΪ\f2obsSdRls\u0018\u001c)n^\u0015ʛ$\u0010^**\u001f\u0013q*\u001c-ot;z\u001dj>NgJ\u0004lD4I\r\u000b\u0018Q0%&(@\b\u0004hɾ\"\u0017{AJ\u0004'wa\u0018#bwE4eCv2*GQ1\\re[cmJ%\u0012ϨI@t$HkME|PVf\u0002g,PCš#\u0006_y0]\u0012Fl)\u0005\u0000e\u000e]u$)*BBX\u001cB#\u00150\u001eO\b@\u0000&(P[*\u001dBRKsM\u0018I\u001fK[\u0011Ue\u0011ҝ?\u0005~{pRGNU\"7bj\u0014}f\u0006\u0013\u0013kKbŵ\u0016nP\u0002cʼwr 8'\u0013K\"iW=*b0+\u0005Qh/2/\u0000W\u001dhi(eeaDK\u0000`X\u0011\u0013\u0016Q&`TQ\t>)\u0004~'\u0015\u0003׾N~\u0004\u0016\u000eU\u0001w=NY\u0000C}l\u00148_\\kY=y.\u0005\u001d8:3|(\\¦$\u001fāC\u00163din\bOתfYcH34\u0001?#\u000b\u0000G\u0018\u000e~\u0003\u000b\u0001w\u001c(EE9l\u001a$a[ʌHF/HhL'Av$DS\u0013}f2a7lMz~\u00173OA\u0002\u000bz6i\u0016\tJ2VL$M\fr>\u0005Q];%=.\u0015\u0012a\u0004\r\u0003$[\u001a\u000eR+WS\bͫQZ1-K\u000bjԓ[JׂW֕%6A(J\u001b\u001b\u001d>yƴyX94|Q]iユ*J>\u0013HCٮޛa\u001dfSF_,3rIrӬZ\u0012,\u0005ۯ\u0005<9CiB0\u000e#\u0000:.\f0\u0005n,\u0000\u001cik\";\u0000\u0014\u0017\u0016\u0015;m\u0003`]2HF߱&~I\u00048s@L&znvrIq@$n43+A,e\u0007FXy5\u0003sq)=\u0007v:l\u001c\u0016\u00186b )\u000f\nE0~=8KXNFm\u0011\u0017⟴D\tۼZZ\u0010+lXPA=PR\u000bE\u00037\u00015cP@W?)y{s\f=\u0010ʸ\fNS\rE҂?\u0007[ [{.xquʻ0so\u0012[#j+N]jk\u0013\u0005\u0007\rCfי\f{xv\u001d(e@߾۞\u0001;eP@VgG*ґ[/k+U}\n^X'lQ*]7\u001bo>|(\u001eB%9uYC\u0014+qf\n\u0015\u0007\f2b\u0007\u0001\u000b\u001e̢$ӷVS|\u0002cgYӅb!\u0014\u001cV)i}\u0002t\u001dQ&\u0007\u001bX_&C<8J>\\8\u0011q\u001bק=q\u001f\\\u001c3\r\u001b1Ȝ`K\u0018\u0001|\u0010\u001f\u0016fD'\u001cv\u00037\u0018N]x MďPػ{q(\u00195\u0011rT%4\u001a`\u0006LF~\u0002p\u0012\u0001)kH$$E.sw&\u0019=&2\u0004\u0001(N+x:\u000b\u001fRhiF\u0014^\u0006\u0002v\u001436O'\u0018ɦ\u000f\u0018웴y\n\u0019aN|-\u000b\u0000\t\u000e\n&,`HqmZZ:\\'J=;&\u0018\u0012^gV,8ވ\u001a^BLoxkTF\u0018Xio\u001c\u0006@ԩaqh4PT,ތ-yo_0ͤ,\u0002\u0007U*\u000evI}\u0002̨\t\u000b'h\no\u0012M\tNǸ]F (XDn;\u00079|\\`Мn:cG&RRQu`,O\u0017SA\u0002#5FD^\u0004VE\u001e\u0005\b˺c^ws\u0012bȓIu\\\u001aMtl\u0007\u000e\u0007Ч\u0010ۃls|\u001fܛ?A\rq\u0003\u0012^T-[\u0017\u00162\u00118E-x+!c\tEH,(g\u0012&?gu{;ʼn4\u0002]\u000bX,%J&R_*B~MBᤧ+oe=Ls\u0006\u0018YB,de\"/{\u0012\n\r-\u0012r\"zWn)r}\u001b\u00124[,Kp?WU\u0013\u000eO'sB(Hp4˪\u0015ǧ\u0017rܠ]_\u001c;i*)Tłw_\n贶\u0010HkSi:\ne)&1\u001fRX\u0014̟\u001anrW\u000b\u0012#̱14\r&?q/4!\u0006'\bP\fUO(\u0000!\"@\u000et\n y[M>\u0005\u0004==Q0$Z%yUG\u000fLF\f}a7Z\u0000ڪ`\u0019Plja\tHw\u0004Dc\u001c\u0003U~@2\f2\u0013\u0018\u001c,\u0012\"IsmV®~\f_\rwsqS݂[J\u001495%(V^AZ(%\u0013_+\u0002\u0011TQ:&\u0017\u0000AϼeδuK\u0014)QP)_Jݤu@V0뺣wm*UVʹIUOtV?I01WNTx%\u000ezے!*(\u001d|\u0007Ukrˣs1H\u001b\u001cbY\u0001Z'\u0019\u0015) [aЍa\u0007!1*\u0015f;'mYVx0)\u0011+\u0018R*>Ny\u0012O2z'\u000bJp\u000f\u0001Ŗ8-\u0018Zvur2k\u0007\u0001\u0003\r8<&\u0000+5L@\rmrF΃\u0019uչR\u0019PZ\u001c@P|\u0006i˩~\u0011To\u001a`\f\u0007ps\f7=K$k\u000bm\u0012N\u00036VX\u0001\u000fJO\u0015\u0011Vj>\u0013ˍ+[DKb\u0019\u0011\u001aS\u000e\u0000\r\u000bd\u0006PPRU\u0001\fջ?,I9$\u0013\u001b\u001d,\u0014לo\u0017`UǵiBj\\\u000e;?C\u0018\u0006Fq!%\u0003\\,)un\u0001C\u0006eM\u0015`I\u0017\u000fl@cYG&PS^\u0019-\u001cDL\u0000pb @uҠUM7\takN0QR\u0018@KrQ=sZZ!(f\u0019F$\"\r\u00130[&]\u001e78\u0000\u0006\tF\f]\u001a\u0018z-\b\u0012hA.DS\u001eb9ȣM8\u0015PJtұr:{aZ\u0006Pm,Y\u0010*!\u0011,\u001cA,\u001f.b?B&\"\u0013daD_ ǎ\u0001qq1'\u0000\u0018$z9Sՠ\u001f+\u0013\u001e[\u001d\u0015\u001e\u0011\"7#P(AэغnS-P`젣\u0006$[?WMgi=\u0003Y֍L=m'j<\u0013ص۠\t)/\u0017\u000eYj\u00114&B,\rOqzh(syu,C\u0003{&}@N5yHf\u0015|\u0011A\u0002\u000e\u001ag\u0002^T(\u0005\u0001FX\u000e\tq1\"\u000b\u001c̋8S#uEyf`,\u00100B\u001c\u0002w݅Ep\t0\fj\u001d\u000fiM)M\u000e;\u001eۇ(@ZCG+3q%+5E/w\f$\b25#2u\u0019)b]1I\u0018ؤj..B?_\u0001A4:X;#\u0000\u000fL\u0015˓:\u00032;<'I\u00198\u0005Sw1m\u0012ӓع֭*S$}\bY3F%\u0010jMrL\u001f\u0012ڈlUZBuN>3\u0013)`vV\u001f\\@QH\u0015\r5\t2X\u0013V,]0e\\wVb*cC~Yj\u000b\u001e\u0011\u0019\"bO\u001f\u001aLB}_i\\LK֋t\bY\u000e\u001cd\npi~\u0003<\u0003y\u001cr\u001b\u000f(\u001cot\u001eNAjq088CO8BޮR\u0010443h2t\u000f\u001e)L\t|Ʈ9\b\u0005$\u0019v\u000b\u0010m[W\u0006[41Ċc\u0016\u0005`ݼ;ĝJ\u001a~`\u000f\"9A\u0018g?g֬(\"|Ĥ\u000f\u001fx\f\u0010jr,M~Yq+\u000f%v*%\u0004.ѻ=G$=2)fi[\u0015Qk'18CRWՂң1ӰkZ2f\u0000S\u001era\u0002;۪J@D\u0002&s`\u0006\u001e\u001407*hak\u00025@\n!\u000f]\u001cg.F'\u001bz\u001f\u0010\t\u0016 \u000b\u0015s,M\u0015j\u0006\u0012fZS6\u0000bwq\n\u000f\u0002C\t\u00017eu\u0010,5\u0006gC\u0012K]\"\u0015h@#\u001ce\u0005i\\oɦf\u0017{~ʔ\u0014.u\"h;}6iD\"\"=(8O聕o#K\u0003#CÜ(x4l\u001dmI]M7\nTˀ[1(l\u0003=qcPѲ#&V\u0012kÍfm\u00166J/\u0001\tx4A\u0000\u0010CwF\u0002\u0006m!ERݎ\u00153\u0004SVxdFd\u000b\u0001\u00072\u001f11Wcx\u001d1a#o\u001eK`\u0016/'>\u001e\r\u000fҩ\u00014#9,QR+0bdC\u0018}c).MFa9g5cHA޿eŀ0\u0007\u0010\u000f\u0006\bZ\u0005l\u0019\fܔ9\fYȃ*\f\u0011\u000f\u0005q\t\u001eex|\u001e;4\u001d\u001d6^t\u0007Y#[RQǚ#j\u00198\u0019=)C`m[ \u0005>\tǥP\u000f\u0014\u0019\u0012l%g\fYh\u001d?\u0015{܊wj\u0005ݬ*\"r*=\u0019-ғXhBש`\u0015JE@rQ!Ue\f)\u0011\u0015VҢ!\u0015 [@\u0012҈vވ\u0015u\nw.MvSv\u001dQahYX\\/Z\u000bYa->c%Bsw0\u0007f\u0005^\u0013\\N\u00065c7Us绊\bJAy\u0010\u000b<ꄀ\n!pmkHAP@p; \u0003S>\u000f\u0001\u0014>`a\u000f\\,{S9iPeN\u0014\u0003}W\u0012\u0007\u001aԛ!\u001fPϡ\u0010 \tC2$RLmX\fH\u0016\rI\u0018k\u0014.)\u0013Ba\u001ef-\n\u0017\u00135\u0018$\n1\u0007\u001e\u0016\u0012:@YI\nGҰNF\u0014$\u0010%\u001b'bF\"զK<\u0005wS\u001c\n:@Ԥ\u001d<\u0019C7^܄Xȗh\u0019>\u0015l\u0006\u0018%$\u001f\u0007\u0019N\"W\tB̟\u001d\f\u0018I20\u0002?Jy,~(2\u001d6\u0019eZj\u001b\u0003\\w\u0007y\u0007w#&Պ\t\u0001>O\u0000߅ɣ(1w2\u001eDRP\u0015>'S4dGj,J\u0001y\u000f2(\\1\u000b\u001cF\u001a\u000eF\n`ci\u0012s\u0002V\u0018zWXINIj\r:\u0000\"!n~ķDU\u00150vU\u0018\\H.4PK@\u0019?G\u0013:uΕ\u000fm\u0016\u001cr)]說I0\u001cC\"`OoPE3z=Co\u0017;\u0005Z\u0012ݭuyCաTmyt^mވy/WU슎OTc%\u00010\fs$T\u0017\u000fQr\u000eH\u000eվ5Uey槻L5V׫\u000bKeKwzWf;\u0013\u0004\u0006\u001c\b\u0000oO&\u001d˥DvpI4\bk\u0012ZQyppԻAEp=)\"\\\u0006ȣRq{YTĜP}3\u001a\u001cQuo%h\u001e\u001cqX\r#a0,ti=1\u0004uv\t29G^\u001eughta\u0012id:\u0000{\u0010\u000bV·W\u001e/S(ӳǹ,6)\u0015\u0018\u0010TK\u0000:FT6Q\u001elB\u0011\r:,I]:\"|!C7fOKiR:\b; K٢RRp\u000ez\u001cn\u0015J\u0005\u0019)=\t\u001d>\t\u0014P\u001a\u0011\u0010\u0000\u0007ɬٗbi\u0015 y~\u0005\u0019.'\u000emP0a\u000eC6\n\t;%9~4\\\u001bpv\n\u0000ap>\bN\u0001pn-¤첷J֖+Y\u0005Q2դ\u0019@1\u001c\"$\u0000RnL)QWpYm\u0007]ʠ&D\u0013[Ɵ?\u0002\u001a>\bs\u001f\\ڠp\u0013[\u001a& dߋaդ5\u0006\bI\u0000\u0013X\u001d\u0015\u0012}\u0002#܎?\u000e\u0015*\u0019\u0016^\n\u0015\u000brE_ (\u0001Zۆ\u001a_\u00132#pT#|K\u0000\u0018\u0016Q4t~[\u001dX>\bH\u001cFcp\u001dݴV\u0000\u0005{\n\u0019!J8Fp}ta\u000bپg/v\u0000I\u0004\nHc\nzz\u000f\u0013-4b\u0003cfx\"\\\u0005\t Of,L<,@^G=Hr\u001a[\u0011X\u001c\u0006s>P>Çup\u001e\u0004mIbZ\u00052\u0006c\u0006C,#US0|LKñ\u001b.W\u00174\u000e\r\u000fO;(t_M7Ώ\u000e|m[6A((5\u0015ԃ\u0005pA$ \\\u0006A[,XS7Vn\"M'\u0019v0zko\u0002L.ϟ.'q2 ʤ,g19\u001b]J\u0017<\u0006\u000b\u00019W<5Bo\n]50*lr'd|kJ{\u0000i#}\u0012.RXe=\u001dq\u001b\u001d*~ͪ4H=P\f)Ҹs)#髎Hqo)um\"1ґ\r\u0010\faa80\u0007~^\u001d\u000012\rjjخ܋15~ʴN\u001c\fc\n=\f,6Ɩ^FkʐNψ#6Z\\fqd1L\u0013lyQ&)DF\u0016\ttD\u001b\u000e<\u0000\u0012HvH\u0019\u000e\u0003\u000fȏ/PDpf\u0013\f_}zG0zU癬kj\u0006!V8qGKN\u00119UQ\u0014\u0004\u001a#PР0!@P\u0002\u0017\u0002\"lΆ#R\u0012\u0013\u0016Qb̦j\u001d@6+7\u0006*c+ҕꥎzj\u001b$\u0015\u0010\u0011<߫\u000eh\nXQ(]x̓@?#\u0015\u0000@}L\n\b<)Q\u0015%j߯`b\b6\fYxG\u0001na[+Nř7M{`N;V~s'LD\fYq\u0012\fwìM>\fQl\u0013׊$\u0004fH$\u001684'NW\u0017\u000b\u0002%\bwM :3A;\u00184@\bkR8~UЇ81Nt\u001ay韁\u0017!n3;A^q)\bԶHWJz\u00178\u0010䳆s'Kw\u0015(ރ闾u%Q^1<\u001b4ʂUqwZ;*6\",eN\u0004.=MI\u0004$˂v!\u000b_\f3YDL/f~$X{}?s\u001a,e:ؓ\u0001$Lz|R:?وÃ%\u0013\tr?0XY-Ε\u0012JYi\u000be;W=~]%I'ҽ!\u001a0cQ}5E>\u0001n〘\u0019ۀ4I\u001cY\\@UM\u0003wȫ:\u0006\u0005dhv\u0015WO5\u000bb\u001f\u0004\b\"\u0000y\u0001V*\u0016\u001a\u0017\u0000*\u0002%^!%)eJIy'S\u0003%(\u0001\u0010\t\b\b\u0012*ֿ +\u0001F\u0013TupW\u0005\u00073enPُXA\u001aП\u0005;{ؕ\nBS*\u0015c> vq=Є?䝱\u001fLJ&Hq)\u001fdhUxE(N\u001c\u0011ھ*-D\tk\u0013eJ\u0019ǡMg\rߢN[\u001f?M\b䅆3Ԡ(z9\u0015\u001c\u0013g\u0018EN\u0016e\fjR\u00184$OD?>4pƚzJ殔J\u001e9\"tl>ͣhkH< \\\u000b\u001a\u0006\u0012U\u0012$@%< C܈d\rnjzB?Uf6ފ\u001a_x\u0015\u0015X\u001bM^1\u00061\nsdl)7Cva\u0016\u000e눑4X\u0016Nqe!7ښe ED&&HSH 8#%}&_By\\(\\E^jBQ;\u0012\\\\Y\u0018\u0004\u0000\u0000)VZ4UJҵiLD\\\u0015ƛ#\u001e_yM4+\u0017>5ȡ0^vO*P.f!yeE2!/yǩ[{U/\nLGr (^T#%4!=\tܞ\b%\n=\u00147qRp\fU}!\t)JE!1s,L~ey\u001fB\u0016bh\b哣TD!!\rI\b\u0019!djZwl-6T\u000f#IvE\u001d;>\u00117\u000fNK\u0017J>ʬ,g\u001fh'q!p\u0011SR\u0013%C^> z:\u0007]е\u0010!\u0011\\\u0007\r\u0018T\u00077\u001c\u000eh7\u001a.\u00149\u001a\u0014\bo`Z\u0011O9\u0013GNa\u0003\u0010EU4!\u0017J\u0007&A\u0007\u0014,;hQv46:?T@t\u0018\u000f+b03!*^k\u0012\u001es@>8A3\"!8\u0007%X\"oQKfA\u00103\u0007 '\n!OC(Q1E,G54\u000b\\\u0004\u0003'D##C&\u001d&KZ-GT<\u000eAC4P$eiU5\u000bS\u0011I`\u0017j4\u0003jMD\u0010)\u0004\u000fE!%X\u000fb\u001au\u0005\u0011;\u000frL(\u001e\u0014\"Ȱ3\u00103a4!3.\tUB\u001eVBQ\u0019yRRG\u0016<b!W%NW\\N\u000es\u0003=a\u001e'z@ՙMq\u0004wQhe )`9A\u0011>,6\r9\u001as#vDe\r\u001eȷ=bu\u000eF\"Hˆݵ1HՄn\n\u000b)\u000eDS\u0018M\u0010sPUUBSeд0\"L\u000fV\rӃN\u001d\u0010;Z=;\naD+\u0016\n\"T\fmЩEþi\u0010ݷ)\u0016[\u001c5\u00101<\b?0'\u0007UrN\u001e\u0012M`rCT\u0007+R\u0012d\u0007~-\u0014BF\u0012ʒSj)xz\u0007a֔aS\u00155lV\u0003rud:H4\u000bt^(X4OFC_,4/,Z))q9C!¼5\u00182!\u0006IjF#U#&S-*:XDꌥUy\\UuDB\u0015o̴ew#S\b8\u0010B\u0012%FCVԌW]\n0X&b[]N&/TYejƢÍtj\u0003e\u001aQ|f$\r*Uġ%>VRR?}5C휏ˁ\u0013J\u001cnU%\"ٽtsE֐\u0014YyE\tS}6Vć켶z\u0014<$\u001caS\u0013I;EsS_\u0011)FG#SzJ減\t¯Oʸ-lN:Z\u001fEd\u0012G8\u0011-\u001ee8'gX\u0016\u001c!M\u001eRWIhgB\u001a\"FWiHtP\u0012\u000bY3\u0015;jhO:۾L:Ya܈-:GI$neȏ\u000f3-+V\u0014#s!sԆ\u000b%7T\nNeϑŋ\u001c}4sF蛉9Bj%\u0012W7bb\tLyRЌl \u0011ɚE,̚~\u000b/U\u0018\u0015U4R2*E\t\u000bOQ8/E#/HZZ-\u0019\u0013#SzKRJQ\\#TƑwH-\u0017Fd\n\u0012\"^dD\b\u001d3RAEU*K^h?Qxw#)FSK\u000e\nйK+Jy)KT\u0011!39cGBi:1h\u0016\":ehSc:\u0019\u0011#ũD}xY\n\rg(3g\\vbė&j/TWK&N)ysƐS\u0010TAAg,d$jL\u0012J-S\u0019*Ӂ\u0019Ra@Ff0L31a怆;\u0014\r؛UnA{ml'\u0004YF;?\u0003c\n_7!\u001bf!\u001eъ\u0004KL\u001f\bI9(aՄkJTH\u001dlZq)3:Ɵ1Iesd\\T\u0014 \u0005@\u001cl\u0007gnVwZ:T\u001d\tU)Z\u0015Mt\\%:U\u0013Tt6\u001b\u0012\u001e\\ĵq\u0011\f\u0003\u001aM\u001d\u001e\u0014\u0013U\u0013\u0013\"i\u0019JCzi>30sP\u00134TDPk\u0012d4[yN6ōR\\QY\u0018:Mcc\u0016\n}B\u001b!\u0011\u0015/\u0010\u0003xzT\u000e,P-U?,{׫\u001cT_ \u0000\u0000@\b2*2A5a\u0003\u0013\u000175whrF}u\"7@bAYUs@N8\u0014C\u0011}ϐ1Bd_dP,\u0018;ጔ\u000bIqV8&%RkZ\"S\u001c,D*32t\u0017G#%\u0017́Pb\"ןȊ\u0012\u001a\u001b\u0012\u00154[H}Z\u001a*<\u0010'6HO#svh\u001c\u0019\"XCȞ64‡Td5I\"TGHڏ#C\u001e)!,aCQU*\rӰD\u0013^2Pu.gRؒ\u0018?4\u0013샢ڂ83\u001f\u000f\u001a>xr\" U+X\u0014\u0018*\u0018U\u001dq0H\u00141%\u0016H0MZH8\u001coޭ^\u000e\u0019!S|\u0014^ԫĩU(q(E\u0012V'5|~Mu^-\"\"G\"ZB\u001cі&he\u001bUO\u001e,\u0007%V\u0004YFh\u00187\u001a\u0003\u0012:!\u0007\u000e\u0011VT\u001dJWQH\u0019mx\"⮞\b(I%8\u001bSw!\u0003\nID/|~n9\u0014B\u0010/C\u0007R7\u001e\u0014\u001bwq-$(fG\tv(~ħ(a#H\u0017o%=\u0011y\f-ҝ\u0014%I>I$r޼Y$H!\u001d.ȆvKPy\u0007w\u0007'X\u000e/\u0016|x|^֘LɖƑsFa\rrcL^Uʉ*;5!LH>+x0\u0005*fWuy,o\u0013*!\u0012MxF*\u0018\u001b̊~zk/IDmUy\u0017o4s)2*zjhn*3Ә\u0019v\nwb!'z\u0016\u0012wbpc̘T!TMڹFS\u0012rV6%YlV4JK/_H\u000b*f2[kxw%S]IE&)\u0011\r\u00101+iH5[Uհk\u0015O\u001dIy&EִҶmU'!T;y~o-GmOr>W&\u0017ʹ#7#VQ;\u0019k\u001a#r!(IyӬ\u0017ys\\\u0017Wїkʄ{\u001f='ՉJ?J:~TVF\u001a\rwJBq;ͨ\u0014$|bk\u000b߫\u0016\u001eAq䪐ЯǫpD?\u0012\u0010\niSKX#4i9\u000eG|+k𫱞rHANoϻ7/xs5WlR4)¯&¯\bji\u0011O.\u0004-:5|gA\"\nO\u001bA=qSCLJm\u001e.\rOb7yU+1H710:'\u0013E{Q)\u0018\"@\u0016Wm}8\u0004=:}\u001d{G\u0019\"0&28k85MeRT\u0011Bpd\u0013S$*V\u001fg6_ѩ`Х,스V}\u0012\u001a\u0010wGP2;}\rNٿVf\u0017]ȏVh5\n\u001fAAT\u0012ڍZ\u0011/\u00167ї6D\u0019N臫Զ٢U+mBHFH@3D\\0յ{gSNA\nF\u0014}\n\\Kƍ|dDI|$ck\u0001(\u0012v\u0013;!\u0017ku\u0016;#/<8\u0013EgEnB\u0017K7d\u000bu$,әRjЦ,3\u00139\u001d.1u)!22ȄU\\v&\b#F6\u0012h\u0010U\u001fı:\u000e]I66:^G5&櫫\u001a>j|i\u0006U/\u001b\u001fΑ\u0000\u0005\u001b`\u0001\u001d\u0000\u0015 \u0003\u0010\u0000%3TSqCGto&\n\u001f\u0016:\u0018ݶ`\u0019w\u0018M$7n!r`\u001cOhS\u0012㟩\u001e\t\u0001C*44LҐ#w6)MÐ\\HKhc%,Li\u000e˙˅ʩ gDc\u0014u\t(\u0007&\u0017p64\u0007\"8Y%T\u0013nU\u000eJH]ZWULAK\"\fHU\u0007x\u0004\u0003f.g)|\u0015\u0005ſ\u0004Q\u0003[l\t&\u0000N\u0001gga`[g/SP\fKj-*/GD\u0014g`[\u0013N+ׂ770ƉٞT*\bi\u001c)\ttn\u0013L\b`Nvv| t\n\u0005J\u000e3\t\u001eU\tw4\u0011J݂WA\u0011ִ3\u0011^-{\bt*˱<;&,a\u000eWkbTr\u0001\u0019;hHVŝՔ<\u0005~\r\u0003t饽 \u0011Et#qr$q>J\u0005T\u0007w\u0007\u0016@twwSNP[sp\u0017\u000fxIȈdn\u001bɅ \u0012[D:#UN~\u0002\u001cTGU^W\u000e{2N}\u0014\u0011(\u0017ii)\u0014\u0001\u0016Y\bYr~SOT:\u0012ߪxt*\t\u001e?X\b\u0014?\u0016Y\u0001N\r\tte;\u0013<{\u0007ڶKNm)s1.aHS*aHb*Y\u0014\u001c&2S|K\u0005U;,R\u000eO\b2?1h;U42%޾Ne:\u001f4k;R!҄'|S\u0007%`9\u0016\u0016@\fne;:Me\f/r\u00068G\u0007k۩n2$\u0003ĉT\f@\u0005μvn]\u0014W\u001d\u0007n;uzyD\u0013-\u000bSX`Y\u001d1ov\u0002\u000fFigиI;Z^\bN\u001dLrWvd|^4)9Ԃ\u0015>\u001a'۩\u0000Fg\u0002\u0016TK|,S,@N\\eM|;OsaƉ8$.F\\B%w*;-YqJJ͝j\u001bYQ\u0001sX\u0013\u00181\u0006U\u000bT2:G͔ܩ\u0004bW\u0016\u001aUt!Tm\u0006S\u001eiL#w\u001cwaǞ;|\n*:\u0019Hª\u0016E7\u001cS\u0004)6\u0013#%0ԨS'uF#vq\u000bI&e\u0017\u0019ԝhNչxzwG\u0012\u001bX;0;eʠ]e&69wAz\rp>;\\=p\rGEpZ~.`\u001d띲2\b\u0004g\u0019:y6;{\u0005J7pk\b142\u001eK8\u0017ԃծ\u000faFؽS\u0002\u000fp\u000byn}\u000ev\u001eGw\fPfiN\u0015y_j\u001aw.D!fubH\u001brNQtpo[S*1\r)-7SЂ6d|T9~;*ĸ!t\u0004Nmt*杺h;\"՝jt\tiH\u00100_)L\u0005\u0016e6]Swj\u0004\u001d5e\u001ffT\u001el(4\u0011)0*ܝJOrvo\u00122SAˋtS\u000b\u000ey\u0004LN]Dt,-j\\־5Ϳinyt~\u0004\t;J\u0017\u0016\u0011\u0003뿟<\u00168\u0011D\b@\u0010sɄ\u001bg/{5%蔟'<\u0014\u0017&'*\u0019\u0004@t\u001eKhxʝ߉U\u0005x.NqO%N=?\u0012ڎx8\nN<5jTxꃺ_\u0012rZ\u000b\u001c4[)H)]=%nD\u0014LPLѺR\u0012\u001fC)k_!ET}\n,L&y\nӭb\t=\u000eڏ8!\u001cOS-\u0014hQ\u0012?\u0012\u0001\u000fX;$?x\nWb\u0017\u0013PKS\u0005K'΅\u0018%)}\u0019a\nǵ֒\u0000sy1g\u000esqԟ\u001eHZdT\u0011=\u0010\u000b'\u0003\u0003eg\u001cޥ\nW8\u0012>%]8\u001eQ8S\u0006z?\u0017f\rh]\u000e\u0013p\r-\"TV\u001c\r(b+\btҩG\u0014⻧®;\u0016pO\u0002$\u0011{j\b\u001bL۞rA|~ԨK_{\u000f8ݞү3\u0002j\u0011^JȬR$B\r\u0004\u000f6p&\u001c\fZ(,.\u0017Ğ\u0015w6瑍ƞh̨mPmx\u0002\u000f4pG7{4=Q\u001fdSPΞ\u0002\f!J/5Ϟ⯷|!oO\u0011\u0002VF:A!=)K\\z{J2Y\u0007\u0019>~M]\u00065dS|~ӞBP\u0010DmOV\r6Z&=\u000b\u0019*eP)8\u00183xfHQ\u0005\u000fV\\\u0003>eWZC\u000eZ۰p\u000eco\u00003d§X2P1SR?7'qϨ\u0004Z=1f)\u001bb\u0011Qy\u0017h\u0002\u0012(s$[K1t\u0011S\u0012\u0016\u000e1|ʠ\nS%\u0007bԌ;\"ujHçsT\u0019>pZx\u0013xZS>+,\u0003g1&鴦\\Q\u0006\u0000J%+F,W\u001fҕ)^(%\f5|\u00191v~;[Y4iTo?+\u0002>\u0005D򍦢$KM\\Р#F\u0011§pE\u000eso\u001f7L\u001e\u001cC\"[|JI1j\u0006!DO\u0003\u0016QaS\tT{{Oa)z&\u0001#y\u001d-§\bP\u0012QjSx\u0002<\u001c\u0010?}\u0019枂+\u0013pWv䙓(j|l|ܰUa\u0007/%#wO\u001ezQ1\u0019w\u001f\u0014w\"ks6~KOiE\u001aTeOaT{aOe\u001c\u001em\u001a7B.R/|*r5?]\u0012c)ƱY\u0007<\u0000>\u0003W\u0004b0,>eIz8,NU],_|.Dm\u0019.\\NНeZʧҰ-)T\u0001]|\n\f\bu*>x.9ɧBJkʭ.{#)\f'Š%Mdj+S x*wGOy\u000f눜Or+g)\u0005iVœ\u0001eZ>EQV#cShԅ|w\nSDQ#$.|*Xusq/\u0019kZ\u000e71$>\u0014e\u0015$+\u0004:#촥5\u001cx<(\u0010\u0001*\"$! V\"vCPgBT,h$ nO\u0014\u0003լ)xd\u001cx%|kq^[<<>ʩ\u0011ôcOINѷe\u0001\u00141\u0012C2\u0003q\u00031Wb-ug{\u0019$ǧXZ7d\u0002?Zŧ|WU:=>E`AN]\u0012Aħԣ\bԇ\u0019\u0010\u0006fUOX\u0004eI|*i]B\u000e{ر\u0010Yڙ)\u001dO\u000baZsgx\u0013\u0000\u0016\u001f\u0003ǂT0\u001dҧI{\u0002LP٧TT\bVR*\u0012(~8)h\u001f>žgn٧,n/\n>hD/S\u0003\u0001wZ\u0012VrOm?Ek1(O\u000f[\u0014]c.b\u001ew\u000f`\u000e8\t0d\u000f\u0003x{)\u000b\u001f\u0018}\u0010CEr2\u0015᧒zB]\u0007\u0014\u001d?E\u00006g9TD5\u00156\u0002\u000b?e|ƻ\u0015 i!ĉ{\u001dS@̴E}\ncA\u0019\u001e\n?>\u0013\n\u0007\u0007>]ܸO)bIg~T\u0012\u0005PU\u0019T\\o\u0004\u0000*H+\u0004\u0000g~^~ݶ&\u001cp者c\u0000*\u001c\u0017\u0006r8\u0013\u000e\u0000*ۑk_\u0015\u0001>\u0002<&IjAP0x`\u001d\u000330&*]Jf.\u0000ʪK?\u001a\u0007`S1O1վlx\u001eL3.*\u0000T#,=b=\u0005Piv\u001a4ʲ)YtO\bG/h3O*\"\tP-\u0015Oz\nN]\"$8QI&z\u0004u}\tqϢ\t*\u0011rHPuK9\u00102\u0019\u001d\tC\u0017Oشϋ&A\u0003s\"\u0010zĤCPI\u000e890xEd@P\u0019\u0006\u0006\u0010P)KPmW˺\u000bm-OJͩ\u0003m\u0002\t*ˊOm\bK\u0004U̮aݎ\u001d]Xj\u0005\t*,[\u0005Ui\bi[AU$1<\u00113d+\u000b::\u000e$\\UPU#\r׽@\n2]P<+a,''U']ZaWPQkn>j\u0014<\u000b*1J\u0003OI.\u0011 \u001f\u0006i1WP\u0004\t5#AEjZ\u000f-69\u0000cC\u0012T\"{O\u001c\u0013\u0006UIt+vd5ml\u0018\u0006\u0015##\u001dT+Q\u0006ƒwzBAusovoh\u0002[:NJw oE\u001c\u000eQ0yLk]\u0003l$\u0002XD?Etpnq@MZ\u0007s\u0015\"ܑ0\u001dTo\u0019\r\u0016P?Kڵ$Gk8DIs\u001dT\u000f*4\bhs*F:cN0;J5\u0005+UI\u0007ʸUK<8\u000b+\u000b냪&Aj\u001d6cZ\u000eٝāDA5.Ѝ߬Z4ujy\u0004A5J.V}\u0015\u001e\b>\u000fӗ\nDJ\u0012+:]<<+\f\u001b$lD[\u0016a8p\u0018Yw'A!X\u0013t]\u001eTOL)\u001fTn·;\u0010P|~_}P-r\u001bV\u0014e냪ivQ4J\\\\\t`j\u0006Be7܁U T\u0007o78*\u0019|U3ny\u0013I\fGs&-cA'rjv/_$Ti\u0010\t\u0015+nJӀ.S(D f\u0001\u0007\u00171l\t%O1\n?\u0014*Z\r\u0013c\n\u0015*\u0004,ʠ0@(}P\u00045\bl\u0014*i0#\u0007P1\u0018M\"ftAR&Ta%_J&\u001a*\u0019ɻp)\\Mx:D\\#e56\u001e\":윪9\u0003G\u0010u$sC\u00133/P+Rv\u0004-\u00064\f!@o\u0014*K#x\fh\t\u001b\u00052q7)T\u001adm\t\u001fE\u0001*^5=(\u0014*c6<\u0010;V\u0005_y܍3+T\bhb+Ê-٘U0ɴ\u000b\u0015@+\u0014\r\\\u001a.T|)\fPH;Y\\м2n\u000b\u00159x\u000bXzWr.˚`\u0012\n\u0015;\u001d G:<9WZ:\nB-C\nU{I\n[P1\u000fB\">-rNhz}#;ީR\nQ.\"vC\u0015Wq(TXIZP%M)z'R\u0019LJJ.\u0007AǙ:MPjT\u0012\u0003q\u0011\nՙHV0g^4?\nؙ=!\r\u0006(Tߦ\u0010Ïq;\u0016\u0014)\"B,{\u0016Q\u0012M5w\u0014*=^AE[E`G/4?\u0004\b`BT^\u000el\u000fpaB\u0005yt\u001a\u0015\u001b.CtVn\u0015=\u0001\u001elKen;FK}#~s\u0006d]1aP-C\u0002\u0011L_gCjJ*c]\u0017$P\u0019\tq\\\u001e*21yv\u000euGO\u000e\u0015x-C\u0006\u0012vg1ũln}\u0006z\u000e|Žv~i:T\u0010\u0013iuu2O\u00025P\u000fQ%\u0000|yJk\\|4&ϣ\u0001\u0015^Cc}Ƀi\u000f\u0011_\"\u0001N_VdhDK\u0013`X8b\r1>;Pɥ#z\u0002 #\u001eBظzL)bl6_\u00127T\u0013inw\r\u000eUH~\u0014@=\u000eUodԶi9+C{Z!\u0000՗>\f!7X\u001d\u0002h\u001c\f9dG\u0006GHe!_XFUӨ:\u0017Bn\u000baam\t\u0003XJ\u001e\u0015YQy\u0011zz>AROg2r{tZ(/)5TXU^2T͓\u000e_jfA\u0003.ޮdPgEJK6\u001a9#+;e,Z2T\u0016\u001f\rp2Tݕ\u0004Kf\t?Sjڻ:\u0014pKC\u000b\u0000<\u001dDEjH6\\Pͯn\u0014F3e\u0014\fU!\u000b[ڇv@̝3TkI\u0018Ag>\u0000P㇁_&8e\u0018\u000e{:ʁ6\u0006ڒ\u0018*2^Uz-T|ˇ\u0012:\u0006<\u0002ZQ#\u0019\u000b\u000b{ä,w\u0003V62Uָ4P%\u0019B55\\db\u0005Ӝg;0|Pty8cz\u0019\u000f\u0002):\u000f\fՆX\f`PCˊU}`\u0010PA yt\u0002\u0012Bc_\u001a\u0000!lJNL\fUޤ_z<װ\u0004\u0001\u0003-/)[$\u000eT5\u001c3\u0000:2s'a㩍]f\u0002̼'Pա\r=\r,CE%w\u0005F.P\t+\u0014ط٘\u001a\u0019ƒ\u0018Z*Th\u0010\f1Ah\u001b^\u001bi\u00175#e$)@\u0010d\u0018&B\fUosH@u!\u001f]\\Jz*seFJ@/8[\u0001C\u0005\u0007\u00029@/ԁס~\u0018S\u001dd;@\u0006.\u0018d6C\u0015/(Co&^Iil\u0002XX\\?\\O,\u0001yU\u0006%~\u0013q)?1FoKGP(VZuG٣TCe$\u001e\u0017BHI\u00043\f\u0015U\u0014d-e\t#'C/S\r7;tΕ;%FJ҂C!\rUG\nCUJ(+8TMeϘl\u0018\u0007*MPA\u0004\u0016TQ\u000b4\u001545)-]\u0000\u00131\u001aN$\u0002\u0019*\u001d\u001bqP\u001acMP\u001c\u000fDR\u0001\u0012+\u001ezPA\u001feu\u0006e\u0000f8\r2TH\u0006GƴkPAؔcJfڥ\t2Tj\u0003\u0017+\u001ef\u0012lx\u000eeV_OW>CEx_+U;V\u001f%7i?\u0012?hJ\u0019\u0013O:X!|)#q\r!2d^qBHP\u001f#Jy$nZ\"\"r:N\u0015q.ڢ\u001c\ne\u0005'eʺ[>\u0013yU%r\u0017A*\u001cg#\u0004fxᣪ\u001a\u0003Qs\"\u0004mGI\t\u00052\u0013|\u001eQ}PPQ\"Y\u001f\rcV\u0012?\u00100⩧ʚx>2O{\u0005y*\n꥛\u0004sҮ\u0010p4=%zTh\b*$W\u0016`\u001e\u000f;\u001c&5+,\u00162\u000eT\u001dQ\u000fTR|`\u001e Tߧ8*!cVQN\u0018B\u0005\u0003CƭLa>\u0003qt\u0002\u0005F\u0004ʫϽ٢\u001c]U\u0010*\u001aRA\u0004B\u0014@\u0010p,hI6IB\u0015ڎ\u000fa TJ?\u001bId\u001dBEۻ\u001f-BPATm\u0012Q!T<\u000b\u001f=f\n\u000fy\bէtx!Tpb\u0011Ju\nB\"PM\u001cz/}Q\u0016Q\u000bBEJ)7\u0011\u0010 \u001dBUqKԇ/ T\u0004CD\u000e08:w\u0005)\b\u0015T\u0012\u0007B\u0015&D\u0002\u000e\u0014jk\u001cQ\u0016BHt)+\u0006F\u001d\"׫\b֘`h^w!G-\u0003!0f1F8fk6^uqj{\u000ep&v0\u0014\u0018gDzn\u0016d\\O0:\ba3t\u000f|y\u0017Y\u001d\u001fydٜFF^j5_=@w%\u0004F)N\u0016)ul\u000f\u001eTbUřH\u0006%\f&e\r$\u000eKRme\u0002l\u001ao;/\u00144\u001efq\u000bEC(!`p=j,JL$pTGR\u0003/\u0005㠽w:좊XOuN{Fe=\u0007Xʋ\u000f [ Cwr\r\u001elA~n\tW{\u0012$\u0013K叄ʯUtdFe:NW>-O.uxsw\tF'5x\u0007Ta-v5Dw\u0001e\u0006\u00184)\\\u0010\u000b.HLN[^Jش\bWn\u0015\u000f<&E(]f\u000eX(\b2Mua\u0012*\u0015UY\u0019l{L\u00012;.\u0013<~\u0019.\u0019\u0015\u0015O\u0016O\u001cuL\u0015Yc\u0012\u0004 -\u0004\u0014S_:&Gh'\u000bC\u0004\u0005\u0001M\u001e-Y0}\u0019i'dVg\u001e͍*\u0013'ٰK'>\tV$\n0 \u0014\\\ruL(Af\u0018f\u001a\"~P\"O\u0017Bp/ ]/((\u00059@\u0004\u0012qxRdz\f{\r\u000b~yEo\"u\u0001Gqf\u0006nݻ\u000eܯ\u0006\u0010\u0000b\u0002II\u000fY;\u0016qnvy\u0015|y\"%3\u0000\u0018Tu\r\u000eT\u000f);{BG\u0014Pf{(~^W\n\n>|)\u0018v\rQ=+Fu\u0001Xr\tGlP\\uT\u001cZ`c(H}\u0007W/XTLe|\u00139?<\b2\u0011׹\u0016X\bI8_\u0003[0\\ܖ\u0003w8\u001c\u0017m\u000bIyMIZ޼\u001c.\f\f>9H& \u0010p\u0003o\u00114uΫʻZ&vU1fk\u0019\u0010ۧ\u0018Q\u0006\u00026ܷo^^ļst\u0004lB\u0004!_*s\u001eT!\\2\u0006\fZ6S\u0017^cEff\u001dMZ\u0011\u00070mC\u0013xL!!\u00032\u000e|Wug=\u001d\rna\u001c\u001c\u0014\u0013'R4\u0016L׶痖\"}\u0002_\u0018h\u0000۸\u000f#{\u0012\u0005_]j\ncZ@\\ϐ3KǦx豬#\tsJ\u0001RJv\u0001j#\u0003\u0004%o5rDim\u0003JM(ûg\t#\u000eBOY8\u0010gq\u0005~\u00043a\f\u0014(,`ߡs\u0012S60(o\u0017A\u0006Ǭermaw\u0015•I2O=8\u0000>g\u0019$\u0013\u0004\u001e-c\u001c;\u0000wt\u0017T)cj`\rQ8\u000b\u0002&kC\u0002Fyk\u001a\u0011/zDSFC\u000bʗ^Q)\u0010\t{>\u000fop݄R>\u0001ں̐\u001b\u0011F$=]'D\u0013\f\bea\u00126X\u00019A^\u000fPOۡd\u0017M\u0013=kECjqH\u0004 hgSI\u0011!\u000fjP#攦I3;\u0002w\bx&\u00135Ɓ\u001a\rY\b\\,PwS\u0017IeB\u0012\u0016l\u0010\"A&M|82\u001e[q=\t{I7uS\u0005ہZ\u0016\u001fۚ\u0016s٧rJe߆\bjD'0/bs\u0014ĵ\\\u001c[6G6x\u0002\u0001|J1A-W:\tM:5ωf(\t\u0002eQE_b)1KJ6r^|\u0011f(q\u0017I\u0012[\b!1L&]$<%78K\u00122BѠ^Ǐm!bA=Ё\u001c2\u0004F\u001aэʱ9<\u0012\u0013Ġ\u0007<\u0004]\u0017()-Qa˾F\u0001\u001a\u001c.Gȧɟ\u0007]K1\u0000\u000ebMyC/\u0001}\n$<'\b\u001cľ@\u0015h!g=EO|P\u001dK.{iٲA\u0010^߬K\u000fu\u0018U\u0000NۅN2f\u000bn>F\u0014\u000bcH\u0012\u000eZȜ2\u0001żŀ{\u0018;+\u0014wo厁Q\"\u0006\u0007:|\u0001UM8:˘+_Z\u0000Nߴ왫x&\u001cWaWM\u0015\u0016jas\u0016ba$q9Nm.ϟX\u001fO\\8NY\u00012&W\rKr0Sd\u0013\u0015*\u0001o2M}a&uY\b\u00043_tH֚\"\u0015\u0011F,㸦\u000bq\u0018\u0002\u0005b,\"v]\u0004r,Ǫ\u001axnə~AyY ZS\u0019'\rџ\u0007Tv\u000f\r\u0015\tog.\bPc1%nuUsV2&9]N2yC޳\u001c;\u0004\u0007@2|\u0005( x'm-\f2ɖ^\u0017ܺ7orY\u0006[-CFH*&dV[>oE#,\u0018R\r\u0000rU\u0011ǹ|G|\nT08$/C\u0015s}\u0000Z\bf8wG\u000efE~+]\u001fX\u001d8^}9pOv/;pkxZMO.\u0005Jg\u0007\n\u0003I\u0017ğ}^vs\u0019\rDrl=e\u00156\t\u0016\u0013ڽ\ra\u001f4xtυ9\u001bNiKD҂5,\u0015]s\u0015\u00054\r\u0006ʆPi˹\u0004Y\u0010쪍)zqb\f\u001e_b*.l\u000e8\u001a\u001a>\bGY3=p\u0013\u0001Y*6weٱ\\\r\u0012\tPGxr$6\u0018P\u00060Ѹ\u0010\u001cO\r\u0012\u0015g8\u0014\u001erщ\u0003RM/ \u0004c^)q1ev]8m.7Tv\u0012\u0002I\u0018l\u0013\u000e|d\"\u0007\u0010;L5['(|Y\u000fif\u0004\u0015rn԰\u0002NH\u001f_\u00050;M#\u0019(1[\b%oҴ\b(6t~5\rY\u001eiG~\u0012\u0001ϻ쟉\u0000ʮ\u001a2\u0017&DQ:\u0017vWz\u0010ݧh\rI[FRZҶ\u0017h lJty|\u0001\"B\u0015|X>Edz\u001f$сJM\u0014^\u0013SM`\u00061.(\u0011$q\\t /9r\u00044>\u000e;\u000eܠ\t\u000bsgy]s([gH;\u001cQ\u00105E?\u0017`b_\u0019q>{-\u0007i!t\nl\u000b\u001cMč2HLpJ~\br\u0007o.\rà6@,9磝)w\u0016\u0007XVg| kL[ >IA͖\u000b\u00158|\f$5]7i%\"\"\u0004$2\fVGHcs3x@;\r(Xf'4w>^\u0001;e\u0018\u001c\u001fZ*j§e(Ɔ\u0017˟Sl\u001dX'!vܾ5J\u0018yy[\u0013E]Jy\u0010\u00079kЯz/,V\\;#UW72lD䲾ϥ\r\u0011%\u001eh;I#f\u0015(\bٚ{\u0011j\u0015$$\u0010Z]#.j/SE\u0010\t\u0010oY=\b|42YoZJ\u001cqA)3D\u000bxNo\u0004\u0003\u0004U\u0019Y\u0012VKo?x~o\u00108\nQB\u001b䒽nvV\b\u001fiKĪN[:WQ$\u0015$ΈL\u0004.e\u000e\u0012D\u0017OOo\u001eW\u001e\fZ\u0007Xy>\u001fb\u00178-3~3.t|3lg\u0019ܡqBY4%\rf\u0015f1\fw\u0018\u001cWN\u001c^:<4ۉp:jD4`\u0007}7\u0005>ӫ-Nwx (\u0011Z\u0018fHh0Fۜ]Y'A\ru5O4m|Ō\f(Tz,Jβ\u000eAH\u0002\b\u0002R\u001dt&#\u001f5^bGdtt\u0004t\r(2\"\"Q\u0004O\u000erōFՈ!6e\u0006q';KQy\u0000oxQB$`Z\u0015\\.D*۩ٷ-8*߳J aͪ$\u0013\u0014TQ\nJ\u0012.9AsF\u001cMhiSz*kB\u0019tk{\u0001JdoT/,y\bL1;\u000bNi{mے\"\u0018\u0007W\u0017L\u001c\u001d\u0010ԀB78yXBˢA!\tc\u0007+\u001cP\u0019DޞgH]*Q(;\u001b޹j2kė\r[9\u000e\u000fsTV\u001a\"-FC\u0015ոd!8$xzjRD\t(\"WTV0ǝ}\u0006}v\u0010YaUZ!\u000e-q=\u0016\u0016\u0015' nQַ|Fo82\u000e~/죙El~#o2;\u0002OyJ#%%Eg\\Kv΀ɣǝ\u0002I6\u00175pk:2(:\u001c\u0014x4Q1?\u0006!ڙ\"\u0006^U>.\u0011$o|1Օ\r| ')e/C yJ\u001bV(0{N:'JHt\u0018\"K\u0004\ni\u001e,\u001d#7K~\u000b˲o\u0019WŔ)+{y)7m?P\u001b\tU~\"Ӆ\u0013}\u0018\u0007ܑYRBu_\u0005(;\u0000$\f`\u0012?=lfNcMzHD\\nqkņ\u0014ŊyX\u0007iIGQ\u0013*(\u0017{\u0019Yy\u001a}pODW\n$,FF#='X6Q\u0015ZO\u001dT{\u00141]^\bC{\b[t\u0016D\u0015A\u001dN;_%)(&l]pg\u0016\u0010CS3q;\u00025=\u001cz\u0004PpbV|\u00075.)ԙ\u0000AeLFOy2*h\u0004\u000eh_b*?\u0001K>Ufʂ\u001c=k:\\Qv;Q\u001e\u0001/xT9m|tCƊ\b\u0011*\u0006˒?\u0019={A\u0018V昪YI\u001bш[\u001caA\u000e\r\u0012B$1\u0015E6 $\b*\u00158㨁eN^U,kqZ19ȥE!r\\M\u0013bXOLT\u00008kPTOdToeC\u0019\u0018|\u000b\u000eu\u001f1,\u0016X\u0005l\u0007TWE\rl'\u0014\u0002ICT\u0001JKyH5Q߁rz\u0016Efl{1\u001aAЅQS.h@\u0018\u0019\u000e_|O\u001bj~\u001e\u0004\u001f4Ʃ\fI\u0018cC;V藗a,K\u0015FM\u000f\u0017;ǰ\u0000jя<Ϧ\u00124p\u00133Ӣ*6HjmcI\u001dbuDR2cr\u0006xӸ\"i\u001ev0ݫb>\u0015&~\\j\"~w\u001b\u0017ѩc\u000b`%\n`\u0015\u0010b\u0002qNhQe3#@هK\u001d XV\u0002K<[otB9<\u0017R0E\u0015u\u0000sxI)&,M\u0018¦k\u0001F3+nEE\\:SB&Ǚ1I\u0015.\u0006\u001d{lf|`\u001avk\u0010$7{wf\u0018Z@p-\u000bĸ0baҧ+\u001d,$\u001eT\u00035O\u001c|wSۅ/w>H\u0013k\u0003X\\\"x%y`! e?\u0004YuEE_7u!v[\u0015NWF*\u0005[t\u0015-'1˥WZFoA<[B\u0002\u0004~%\u00199޲\u0015NA$#M\u0010ӗ~#\u001c]Y%X\u001dqA.qs\n\u0005bQ0BX\u0016\u0012\u00039\u0007^\u000fvne\\%g\"\r\u0003\u0007:2\\P>\u0005&8X?\u0002,/\u0004{\u00190\u000e{\n1\u0019d\u0013dʝJ.8\u000bՑ\u0014W\nu6\u0015isȄ\u0007F|y5-૚p4\u0011ߢژ\u00166d\u001b.*u'X\n\r;`*兙\u001f\u000e;-k#׆ ֳI.4^\u0000\u001d}\fr\u0017X\u0002\tgixw0\u0001\rJE]\u000bSdITs\u0016\u0018tS\u0017.\u000f\u001b\u00007hK\u0010K@(\u0014 )=+\u0013z\u0017/P\u0013X(]q\b4\u000bOǑNU4\u0003N@tB^\u000b\t(\u001e}\u000b&IO\u000eKo0\f\u0007;~\u0000\u000e\f\u0019zi#8c4d\u0014#7-\u001a\u001d\u0018s\u0007\u0013q1r\u0000G/(+'s\f\u000e\u0001l|\u001d\u001f4ŇU\u001c_{Yi&<*\"zֺШ8b?lGh+\u0005%\u0013\u0016l?\u0014nlD\u0018JTլ\\ʴe;7)S\u0001\b&\n!\u0005ֽf\u0019:@Q\u0018\n.\u001c.ESY)R^\u0017j\u00025BIb5\u0014A,gR\"W*\u0005RlÍv:`(\u0003={q\u0003B\u001a?\bD7| F(u2\u0000z\u0013Q\fyAg\u001a\u0001zLd\u00078\u000b.\t\u0006 ^*`$\bGcpӢj-9Ɔ@\u0013IAj%\u0006n\"{BS,HWd(\u0004\u001a\u00130fZ+Th\fw2\u0016E45Ī\u0015ӌ\u0015ӱ}(\t,W|^\u0006}$B\u0014PR(X%$7)\tN)y3ljRegM\u0014V\u0005ٓ6ʉ\u001bTIэr@Ǡ\u000f\u001f\u001d\u0003迂O=\u0005zwR\u001csgNt0\u0018k\u0016mtm~e\u0005$CO&dFÜ$?Ju1B(\u00102\u0002\u00017\u0004aA=B\n\tD0:S\u0011\u0007\u0003K\rR{T\n\bN6B\u001cݻi>\u001a\u0005VJN-N\u0003G\u0002J~cY\u00182MCX\u0010\u0007P\rBj'vMbГY8'UOO\u0004(-Mn\u0011XA\u0013MaK F\u0003\u0004\fЍ!\u0005\u0012\"TgAn^_a\\@\fFSQ7\u001e(\u0012NTh\u0010%Ä\u0016\n\u0001?[`'UrAd\u0019\u0018Wi挪z\u0018քL\u0011aK0<\u0016\u0018-zNc{\u001cN>H\u0007%<\u0003Q\u0006xupyq%c!\np\u0013\u0005x\u001a@wEe;4lL\u00153)\fu\u001ah\u0014\n\u001f \"3Ds\u000bʒR;\u0010e\b\u001cm\u0019:v*v\u0014nFׄQexI\b}M?\u001e\u0000\u001a\u001a_O@\b\u0013\u001d\u0012\u0006ףY\u0011\n5\u0016j\u0018\u0000~DTfd\u0004MF\rWRiM 4\u000fuz\"\u0011<<\u0010o\n\u0000\u00173{6\u0019@fnnzEqu\"1c7z@S\u001e**\u0006!\u0018)1ԁ>U\u001e}\u0017\u0005\u0011:Z\u000f&IGJs-o==g*1|q\"t\u0017t\bv\u001d\u001a\u0014;jt^r\u0000\bv\u000f1/!\"W'\u0000\u0003A\b(^n$\u0017\u000eZ@%Ç?/-*Z)e Q3c1SP|\tuB {*3|\u000e\u0017\u000foI]\u000er\u0002,9\u0012~k1\u0001\u00159'>\u001du#t9\"\\k'a57^\u000e@A()t\u000ejЬh\u001c(W\u0016\u0000\tB\u0006\u00064iy+\u000b^\b}KL\u0000\u0019` dj\u0019\u0015\u0002c@\u0018w\u0016\u001b\u0014z#ۃ}$f\u0001\u0015>Q-}4\u0016_\u0000-p/yuYH\u0007oW0ހ\u000e\u0016\"\u0004\u0010CA>\u00027:\n(\u0010=UFj@\u0005;8ՉHނ Z4D1:Q00F)H\u0003V>؜\u0018`T\u0006Y+4\n\u0011NE?j%a\u001cth1\u0011\u001d'#q3ekU+ dkrj\u0013|m԰\nEvE;\u0000p.m+M˓+s@ق:\u0016I\u001a\u0003qI\u0019$s\u0003\u0014cnpss|T\u001a;Z\u0000\\H&\u000fk=&u\u001dL/lPUEseZ}¹F!`\r:j}1F\u001eSw\u001f/XK%lJY;6^@\u0001?wR{\u0010Eyv'oSə&42\fAeRpg^\u0012,\u001c±{#\u001fX&ec\u0016u(rR\bI\u001b^nX|Z\u001e-s>l\u0010@-l(\u0014\u0005\u0001\"DR<(JAL\"(YR\u00144Fk˶iv!WDa?iu\u0003k#\rL\u001f&415}7pb#H\u0014\u0000\u000fkv޿&k\u00007C(J( iv\u0007ZSJVo#duml'\u000eί3\u0010[a\u0006Yj) WlBo9\u0005ðQV=\u001dꀪI6\u0016E]t\u0014o>eP͠E|2ϡ͈C\t7\u0007|K#=Jb.@థHg\u001d\u0018jD-zKT\n!\u001c%\"e58m\u0018H&f#a\u0010uG4C논SfN,\")$\r&E(M+\f\u0000\u000e\u001fPpr4\u0005\u001d/>GtD\u001bw׏\u0004e\u000b\u0004?9:\u001b|\u00152\"!8\u001dPkЊ13y+)Js0\u0005Z\"\f RU\u0004OYz٢\rPЋ\\\u000b\u0012Tn\u0012cX7v-)>6/X\u001d^/w/_0r-8U\r-$a\u0005A]Ux\u0015CfC蕢}':t]@}١\u0006:h\u0019T_b\u0016XD[F\u0000\tε\f /.GvK\u0003K>['F\u0005w\u000edk\u0014\u0011@%5-S25}\u0015\u0000\u0014\u0003<\u0001-zd\u0005~\u001bn@q6\u0011mE\u001f::<}\u001bU6C)\u0019\u0014.\u0016MZe(\u0007ٔ:\u001e*XOo+.\u0013dV\u001e\u001d@II=ێ\u0000ZpC–\u0010\u0016(\f\u001c[t2\u001c/V \u001aQ\u001dw\u001e\u000b\u0012Dޏfsd}w\\>E\u0013@\u0012FȸKl%ǽ0JwĨL~Kt\u001fcSb+fYN5\u0001\u0005]a\b'\r[sT1\u001eT\u0015cI\u0018R,K\u0005#I\u001f\u0007jF<`\u0001\u000b,AMBsxR`\u0002LV̋òoR+Xn\u001e\u0002~c\tkGm\u0003̝\u001f\u0013\n؎\\sd\u0007@z\u0001L|bWcťXS\u0002p\u001d\fXdp1ߩ\u0000B_\u001b\b-\nv-\u000fs&؊ _d7Ɣ\t%5ȱs\"\u0000$\u000bMįLg\u0014I`W5\u0002<)X\u001cXO\u001dy-\u0013\u00172`wHJ 0/G޳8\u0019ݵ\u0011#\u0007w(-٣mZlɦOНs5 \u0014,dE\u0019:\u0001w\u0005;\n\u000en^Hz\u00187\u0016MG%\u0001Nk\u0006=$j\u0004Y%e^\u0017R\u0000#SǛ?&\\Z'y\u0006\u001d\u0015\u001bz\u0001<#~:r`H\u001ez\u001ftȁp6=8uW\u001f\u000fK\u001a$y)\u0001)\u001aG;\u001bžÒ!1\u001c~\u000e.X҈\u000eL\u0007˩@\u0006%\u0017\u001bc\u000fAE\u0010fx4\r5k=4|?Xd2M6V\u001bL-t]6\b\u001e^\f2`TdhBy\u0018>d,UG1\u0011TgVG\u001b5JwM^!-b\u0000#*'\u001aK,\r\u000f\u0002P\u0015qN\u0011NYZeo\r(\u0011m,`\nqa\u0004\u0018\u0019\u0004x\u0011+\u001doAoϰN)N\u0010F\u0017n\u000e._1tN\u0012\u0016d.De\u001cr&)*\u0000?\u000fPfECg\n\u0013Ȗ\u001bUa3\u000e\b˰\u000e-\u0005J%x\n\f\u0015kvmQޒT;\u0011\u001fA(\u0001\u0000%vwLZS\u0003\u0000e3W`w\\7a3\u000feW\u001c^#+\u0002n,q\f\u0001Ҭ\u0010\u001d{ZMǢ+|\u001d^\tC\u000eb\u0018\u001a\fNQ˝s%3\u0012a0-6isA\f\u001d&\u0003I`Xex&\u001bcR}\u0019\u001b%D,yI~\f1$(ZF\u001c+kɷ\\D\u001a\b*\u0019\u0016\u0002tӣxr-DѸͷ,\u0014HVUg\b/\u0003\u000bg\\wc\u001cS\u000f-N\u0002\u0014\u001e8\f,Vٻ\u0006ƼSE\r\u00055LDsu\u0019d\u0004Anߓ\u000b\u001a\u0005Q\ffQ\u0000Fy11J\n\u0018f\u001b>\u000be\u0005\u0019\u0012PcԖ0,\u000bί\u000f\u0004b\rPݒ=Qh#@'̃\u001dH.OU\u001c@d\u0003\"gg?\\\u0001&]V\u0006!@\u00100\u0016x@H3os\u0015/\u0000n\u0011T6\fu$\u000euO6b͆;!'VC&*\u0003<=KDkެ\u001a)\u0010ssXr\u0018eKБ1`4p`(Xp.r\f\u0002\u0015Ă7خY\u00151\u000b7zL֜\u001b&x1iϛ2voxvF\u001d#4\u0013\u0019b\u0011\u0015ݫ\u000f&!\u0019{\u0019P\u000bY,_ESD 3ULg戣-\u0007\"yc\u000b_NʙkWnH4:.\u000bw&:V\u0016\u0014_\u0010\u0000 Ž\rXsi\u0004'AGUI\u00101h*!\\ۜWw\u000fUtʂ>꨷<\u0017à\u0011Đ\u0001QXM\u0002\u0007\u001cLn\u000eEW\u0013u4-HO\u0000\nџ͏\\!K\u000fCjv\u0018[ư\u0016O*\u0014\u0016M\u001cMTg\\d~06]v;n\u0019wy\u001foWԘ\fXV\u0003Z_և1/;\u0011ocuFsQYH\u0014aSVdpݯUW$>L_\f\u001d'\u000eB\u0004dI\u0011?1\u0015x4<\u0002K\n\u0017㎢0DڢRA)a\"\u0001\u0016uZa\u0012\u0015J\u0001w2W\r%\u0005\u000f\bE|v\u0016mJmcE+\u0014ETR\u0000Cxd(Zۡ\u000fL\u0010V@=\u0018g\t\u0004\f/D[\u0000}p`\u0016\\&6R@_P$\u0004`2*\u0003`\u0003\f$\u00022\u0001-[L]Z\u0015v}Li(\u0015аb\u001b\u0011Co}w{}Z\b.1\u001fbk-Z>*\u0006o5Tx/74dWqތ\u001fs\fSOJ\u0017[\u0016\u001c[\u0002s2\u0007rI\u0001A%\u0000 \"A\u0001\u00100+FX%\u0000\u001c['g\u0016ƒ\u0002&l3\u0002lU\u0002\u001a&ۗC\nE\u0005Y*\n܁\u0002\u0016s4val\u0018\u0010\u0018,[k\u0005:q*g\u0001T\u0002Z\u0000׼QM\u0013B\u0002\u001f8dOcɧ\u0015P\u0012&3TUw\u001b1p>`\u0005CU\u0015N\u0013:T\bZप*cV\u0015cyU'B`$'ij+vU'yt\u00010A\u0001F.eU9X>T̪|\u001a>WUmI)'X\u0005\\'V.CAt-\u0006Y,੾R\u00010A<@>HܟK.Y\u001ct%\u001a9\u0014\u0010ʟе]\"j_e_j)\t]Hc\u0007\u000b$\u0004Eߥ\u00188R}\u0012ۺ#*XKò%\u0006\u000f\u0015\u0001\u0018I2\u001d|AFx\u000fn.15W\f\\&|\\J=̞;$$?.\nyӄW3׶*\u0018zL/\u0001*\u0001 \bO\tp\\%IeR0^R](\u0004\b/WsT\r\u0010n]Lܳ뵚]:X\u0013klhцVu5].\u0001S\\oaDĦ=,\b~|\u0005o\u0002W΁(Wh{T\u0019i?O\nO\\\fׅ\u000eGoϏ*23\u000bkB\u000fɐ×ֹOSb暯JC\t\u0000\u0001\u0014\u0013=\u000bUe\u0012?1CI\u00180f^\tHH\"qo$R`{I\nD\u0003y\t\u001f \u000f8\"^qa6NZd\u001c\u0003\u0007Cqq\u00142p\u0014տ:%\\=\u0007P]t\n5Na\u001a`\u0010pru8*_qE\u000b,}\r\u0001xpb\to_\u000f'- \u001a\u0017L\u0002בƕk\u001daH=mD1SK^sJTpTݼd?g\\If\b]ĬWBEuyA\fHY~6\u000f0\u0004\u0007x\u000f{\u0015>&^C:\u0015{\u0012.r\\DQ=8+\u0014D\u0003*_Q27.ׇ\u0006,h\bPu\bDK\tԷF>~\u000fxn@Iv&\u001eWq\u000eQEcOqQ-NS)>\u0004_=܌\u000bP92CA\u001d/ЎЬ\u001e6\u0006Fq\u0015[L\u0005ay!aǞX\ta4˗UjrHL\\BX\u001cW^M߯RqYP\u0001NQdB)xka\u001d&(}\u0017/,ټ`2m\u000e\u0012jԾٞ*\u00022\u001bVM&a+.ӯ;k\u001c&r!.˱, P'@\u0002ԎToQF>IMWn2-6}\u000b\u000fY\u0005yt\f:L<\u0012-Lg=Z\"A\u0000\u001eX\u0011\u0017}\r\u00151\u00056(38F jQO3\u000eW\u001b,R?\\a\u0018b\u0013P1k\"\u001aD\u0006py0Q\u0012q<+\u0004c,k~Cޟ!JLG?\u001b;\u0003I\u0018l{~\u001b82\u000b3Y\n<֏{kN`\u001a\t\u001c+oˇ\u00060>і\u000b$\u000e3>JNO*\\\fV\u0013LT\u0015Z\u0002:/hz3Mq\\V@Ddy{\u0015\u0001YmJ@*\u0002Woٵ1g]pcK+H\u0005X\u0001'X~ues=ߚ4I«Cf8uOL{>\u0018l\u0006V1\u000b\u0000T@\u001e6yDao\rendstream\rendobj\r19 0 obj\r<>stream\r\n\u0017\n1TI @Ufh\t9~A,|8F<\u0015\u0011Q!L\u0001\">\u000e\u001f{C\tȕI#F0^K\"38D=Δ!Ԉ*|\\p\u0006-\u001dԚe\u001a/\u001fAG\ruF\u0000Zq\u001eo\u0013)e5V10a{\":5\u0007DnL:QlAqy}Ҿ\u0013pB!V\u0006Y@\u0014*\\\u001a,!i!JC;\u0015FD\u001a0J`Q+Ѥ-M-Z>\\0M@2K\rYTR\u0013\\\u001c؂rTv8Rs\"xAu\u0011ĦPSJXT*\f:\u0011\\\rVIrZ oOB{aN\u0017vfN&F^P\u0014T#G\u0011`\u0005[2}\u0000zuZ\u0016\u0004\u0014y\\>;5,W[4/y+hCr\u0000\u001c[vC\"M#v~.L\u0007\u0004\\ec\u001d\u0014Q\u000e;6c\u000f]fQz\na영:vJ\u001dB\"g\u000bI4i0\u0001\u000b\f(V\fSPd\u0006Q\u0012\u001a\u0005\u0016 TTDrc`\u0011X%^i\u0019ΆZa'V5X\u0015m,\u0006\u0016v\u000fpb\u0017\r8g^y%O\u001b%\b-\u0011\u0002\rkaWeAgr'e\u0011/\b<]V(\u0010zciC\u0013\u0001\"k\u0001Xb\u0001v\u0018\u0001\u0019^:-`$:`7ln\u0006{\u0001N\u0003;\u0001;݀`?hf\u000f\u00121[\u0000i@\u00048ru4Kj\u0011yw\b\u0006\rVu]}:\u0013A\u0011f_o\u001a_wX\u0018_\u000f[\u000b:(|=(gH#\u0017t%=\u001d_\u00199iN.\\\u0012\u0000ab[mgNV\u0004\u0017&ldY*L>^\u0015v\u0016O`^7\r.^o\u0016\u0013;^'#\u000f9:\u0011y\u001d\u0014jnd3^?p\u0019#\b&\u0000e*DHe\tx\u0001V{侹>|\u001c>k\u000bvY\u0001)#wdX\u0001\u0005?\u0000\t\u00148\u001cSu=Iu=ʻ\u0018󮳋W׷F\"4\u0000|\u001f\u001c@]\u0012\t\u001aÞ3\u001048FX\u0002\u0002\ngMZh\u0004\u0014F]>Z\u0001\u0016ׅ&b6\t\u0001ϡ\bM\u001eK&\u001e\f|zm]3\u0002\u0013:=`\u001e\u0010:]\u001d\u0005@\u001dI\u0001\u001aE\u000f\u0011B´~*{\u0005>/gmkŪne\u0012Xy\u0012Ж|V\u0004,#\u001bzDad\u001f!$\u001b-E(j38@r\u0002k\\-\u000e2P\"\u0003WT\u0000+\u0001b\u0006v\u0006|Jr\u0002\bE8hK\u0005\bX\u001d\u0017B!CjX\u0000\u000fn\u0018\u0006\u0019\u0011C\f5w\u0003\u00149ֻy\u0006\u0000KDZA\u000f%`h\u0011i\u0012J\u000bgl尡\u0003kR*\u0005\r\u0000rZh\u001d\u0000N:NN\u0015\u000eP\u0012(!\u0003R{\u0016Jn\u00197EE8OĽ\u0018+0j\u0013^cHFy?\ri Lv1\u0006E}\u001c(l\u000b\u0000I\u0006\u0004\u001bR\bKHxV\u001f\u0005XY'-1\u0002ґ\u0001;%A1ɁCȕR8(\u0005\r НckQ\u0019>C.F\u00004<|)cXB\u00073\u0007T€)x3\u0000Qh\u0001\u0000f*\"\u0013\u0018BΗK\u0014\u0000Уq\u00199n8\b\u0000,aٹg-\u0011\u001ahjg0L )\u000fv,!\u0005\n\\QY\u0000> S%Iz(\u0013\f)6(9>0)\u001a+*\u001bY\u0002\u0005`\u0013\u0004…)`=(\u0013 >\f+\u001b+V$>K9>05ӕPc:ݐnCJ\bbU@, ˑu\u0006\u000f_,SQgr>0-&\u0005ȌT0x|D\u001c\u001c\u0001tbgH)\n.i\b*9\u0005\u0014\u0004a\tXZ\t*$K\u001fJ\u000b\u000f\u0003I銘\u001d`8N\u000b\u0002PijT}Z9\u0011p\u0011\u001bt\u00041z\u001ce*%3Jre!*܍ʏ$n@&˖g)OQ\rjҠ\u001e)$EySCl\u0011\u0002\u0010;WהU(6m g̺GI\u0010g4H.uvM\u0003=\u0015\u001cΥ\na9\u000byX\u0006\u001a\\^+Ϭ ΄)1\u0002}\u0006}\\ozK3FĪ7٪\u0005~qURZT\\W\u0002k>טvdihg\r[Z)\u0010}\u0002BA\u0013\u000b\u0015!L\u0001\u001c\u0019ӂ#*,Šsj\fg\bEN\u0004(NN✧P\fiA\u0019ěޖfeUf\u0018\bVG%(iݔ:V.h8h\u0012ːE{93L=n+\fWK\u0015\bp^\u0006\u000bB@a@G# +H\u0010.gJ[Ւ✂%-\u0019\n!\u000b,)8R֨h>[DP`Ue\u001aj\u0006P 3\n]QP[Zȝ\u000b\"\u0007W\u0013\u001d\u0012J\n$ڼ\f<\u000f\"\r\u0006(k~`<^+P\b\u0006E\u0012σLZ\u0000o,TxlJl$\u000ek\r\u0011㱊&iQod;\u0003\f\u0002`{I@jQq.xt\u0004Nƛ\u0017I:I\u0005#=N;@\u0002\u0005\u0004)\tEc,\u0005\u0003\u00015\u0015\u0006\u0010s8\fK@щ=\u0007\u0005*:$ȉ\f\u0011֐\u001d_\f#O\u000ernɛ\u000b9e\u0015?\u000ez:\u001a\bD\"\u0011]?a䵃\u0007\u0001\u0017\u0010P\u0013ZfEH0\u001d\u000b*t9YtRPPG^@ph4b\r\u0012\u0004ॸ\u0010=J\u000fy.z|Q0\u0017h؁\u0002\u000el\u0007\u0003\u001el\u000f8M' CM{EY бˠbo\u001dud\n'H\raE\"2p\u000f'\u0007\"\fK+1\u0007\u0015,\u0010\u0016A|P\u000f'2%as\\]@\u0004)=7c!Q\u0003P\u0004 >;\tDDÍТ\u0012\u000b\r$)\u0015:\u0016\u001aZ%Xht hak<ӄ\f\neA\u0007%iYUh\u0010\r\u0014C\f6`sNY\u0002r\u0015᪭\u0017^-4\u00045\u001c\u0015XY\u001e%\u0006\t\"΍OC9ng{dH\u0006r\u0017Tˀu\u00159b\u001e\f\u0006\u0000\u0011N\fnb\b\u0012\u0012\t\u0011BqI0\u001cKV\u0001b\n\u0002\u0016w\"%^VOuΚ\u00045W@\u0011%\u0003C΍E!j &`\u00113\u0014\u001f\u001ab94xp/F>Z\u0011$yDNV9 aHu)\u0014A-Z\ru0G+l\u000eܠI\u0010Q\u0018\u0013\u001cm\u000f}9~ۣApJA\u0003II:L \u0006-r6r/(xDHk:IÁiɢ4iX\u000e\"\u0001\u0012H0!\u0002{WJª\u0012:|'J\u0004XQ+K!\u0018'\u0006ap\u0006v/x\u0014[k:k:Q5B$\u001dB\n\nfx1|l\u0001ȕX=+>OPݒbM\u001b\u0013u\u0013\u001b̪PH>}4>9^\"'AsӜ|F9@o2\u00023]bS\\T痢2\u0013iAW<'O6\r9.!^vU\u0006S\u00105'HD$ \u0016;<|\u001c\u001fs\u001dL\u0010Bi!\u001f-!\u0018gI~Js&\u0003NjN\n\u0012M\"\u0019O}\u001fVm̹\u0002|`NE:!pT\u0007.R*^iF,\u0014\rH^\u0014^`;lm\u00044g2\u0018Y{!y\u0015^s(r=I3¢\u001aKn\"ѷ7>^4rZ\u001e<ܮb}ՈN\u0013\u0001/-4?u0Hgq̬~\u0014l7`k훏Cc[.j\u001dg\u0013\\N\u000b}\u001b\u001eR)W\u0007߀1MZGj\u0004\f\u0001.iU-Վʄ\u001e9$3\u0001\u0004v\u0000\u0011P;v]K\u000f&%!]S\u0012F\u0010Bҩ\u0014e\u0017EleU\u0006$\u0004W\u0014uh\u0017'\u000e\\}!Ѯ\thg(Fï\u0000͆^X9\u0000%Fii\u000eFh\u0019\u001a<\u0003Gix\u0019Ubq[g U;\u001d\u0010\u0013o؈\u000exUeϰ6/{@>fteHhT\u000b9Ze\u001e+\u0011즺P`,_L&\u0001BN?D@\u0004ZĬ\u0007\u00162\u00048#zF4M_Xr\r\r\u0004!j\u0005\u001f{˰=\u0002d\u00170\u0004dETl\u0013J8\u0007dw/0C\u0011&{Ls]zd\u000fTc7_\u000eO\u001d $\u0000\nX\u0018\u0007恅F=?3\u000bZ\u0010\u001b |\u0002c\u001e\u0006QYsD\"v\u0011t\u0011{E [Ď*b\u000e\u001d\u0016;ib:3e\u0010;m!XlbGy\t)\u0013v8L7\u0005T|\u000f\t#(HM\bū!T\u0019)g(=ΰJ3\u0006\u0015\u001bvo3t\u0016.Ia'\ba\u001fSB{h\u0010`\u0010v\u000b\u000e%\u0003~Q\u0014\u0003{|j wlP\u0001pnc||Vrؼ\u0004,\u0003\u0003\u0000[0C\bU4\u0007\u0018!E\u00140\u0001\u00056`\u000f.!\u0005\\\u0005;\u0018b]\u0016&\nvNc\u0005;\\X\t~E\u000fb\u0011\u000b\u0000qV\u000f\bV$>jByԲ\u0002>!Ct(\u0004è>D\u001aC\f\u00058S\u0019R\u0004,/}\u0017m_o-'^|QQ|}%!\u0012_\u0001>n\"\u00158';\u0000\u000b\u0002\u000eh\u0011\u0012k>\\\u001d4\n\u001cs%>WsjKIX[%*\u000b\u0007\u001c\u0014\u0006\u0016RU±烔\u000b\b4\u0018T\r9\u000ei}XA\u0004\fاj\u001anQc\u0003p\u0006hQOi\u0006\b9\u001b\u0010%VHb9@ T^\u0002I#fF\u0005\u0019\u001e\u0002%AmWۀOn\bd\u0013d^\u000es\\\u0011Vpa|\u0007qZL51EЁ9\u0005HN\\:\u0012+\u0010Ȗ@aA3z\u0005Pz\u0003A\bW}2\u0002ud)ɥ*.\u0003\u0015*'.\u0003n\n\u001b# u\tK\b\fC\u001bP\\O m@a!\u000b*&(e;%΄Rf͌\u0000#g\"\t\u001eH닗\u0003 gr1{`:zn\n\"ݾ\u0013T0w\u0016~Zхר\u0003\u0013\n@\u001e\tug|&B\u0001l\rzXA0򮨪X]\u0014F\b\u0019\u0005\u0019MXXu LZlG\u001b\n\u000f\u001eKK8b\f\u0005{n\u000f&.\u0007oQ\u0018\u000f#b F#Ef@\u000bM2\u0017\u00189k5BVl\u0011Imr\u0012|rg&H]bJ=9#xP\u001ba+|\n\u0013\u0001\u0005?Y\u001e>8\u001fF*NQ`rt&\u0003\u001c4>\u0018O~F\u0006\u0016kWO}'}V푖\u0005H'\u0012VH\fPde\u001eI`Id\u0002S\u0000NVåE(p0~@*\u0007\u0014c(\\C1{H\u0004bP0fӖZ\u001cV =+y\"!\u00031\b-P4\"&Q!!\u0015r=AbYv\u0004Y&P\u0007Ft8ǟ\tI/(\u0017G/}S*}\u0007\u000baМ\u0019\u00056\u0018G(=JL\t'\u0004\u001a+\u0019QXF\u0016WlP\"drx:\u0004\u001a\u001b\u0016\u0005I@\u0018x\u0003=\u0013\u0018?>X\u001fCQ/\u0007?Bߧ\u001d\u0003fq8\u0018=unF\u0019H\u0010\u000eҒ\bJ\u001a8u2U.j3R\u000f\u000eJV1\u0018&\u0010|^Pz\u0011;\ng\u001bI.\rM\u0005\f8Y}?$@uW\fѣ\u001d\bd\u00030M(3NU\tDaL\bEa'\u0015$nT;K\t-̶p7\fy3X\u0010\u0002\u0011?i\u0011_R_a\u0010TL۞\u0011\\`\u0001y,0\"O\"T\u0014(RCtHq\u001a\u0016X&\u001cD\u0013V\u000fٶ\u0012>\u000b\u0017|{\u0017~U\u0007\t\n!$\u0010ŏ\nx73W*i$>!oBFu\"U:5* \u0005)D#gژ\u0011^e\u000bK [>dqr\rP 1G=\u0011~Ӏ_\t=o,v'\u0016~CߍY|gUB(DT\u0014\bب>\u0005\u0000l\u00019VDh(&Uӿ\u001b\u0006B\u0017Uд܍'0R\bQF\u0002\tdrGK2\u0011\u0005k\u000eˤ}|3֊'R\u0003B\u0015:\u0005_q*)\u0017g\u001cnNK\u001a\u0010C09n\u0010F\u0017b \u000bpS>\b_bȀ\u001f\u000eaJeGg\n\u0011;\u0001\u0016Tk9\u001a/m\bGеڴe;n<40\u0011jU1ʬ\u0003\bv\nQ\u0005%xA.r]Aui\u0019::gVLc}wA*\u0005;\u0005\u0016\u000e\u001a\u0015-J`n\"!C\u0019S1@P\u0013\u0017`seֱ^JimE̒ˆl)D{J+Yq\u00020L\b_{BP:\u0016\u0014\"\u0019\u0011\u0010#R\u0017>\u001bՍ(\u000f&6Y1\u0016JoJ\u0019\u0007W:\u0010h\u001a,}!쮋v}v\u001aD;\"\u0010{=WS=\ftì\u0014\u00071W\t:Q*ԣvxXsF\u0012\b\u0017\u00142\u001aK\u0019\u001awx;\u0018\u000f\u0003\u0012@)\u0017#LBޏO<\f\u0017xr0d\u0000h\u0007\u0000\u000f\u000eW\t^\u0011؁\u0004\u0015\u0003Q\u0010\u001fij\u001d\u001b P\u0004W<щC3T\tB\f\u0010\\>\u0004I܄w>\r\u0010(yhv-OqA\u0007)VJ%\"|JǛ\"\u000b\u0016\u0014\u001ar\rg;$\u0006\u00018@A\b\u0002\rk\u0004֏m\nt6gԁ^.a\u0015Y4n!_.\u0001\f4|0֡<>C1pF\u0016\u00117Ȟ9p>7yWE2j0\u0014\u001da{\f6gN2P\u0014&9]^\nN\u001f\u0005\b\u0006K[\u001c\u0011X(\\aP\u0010׃\u0000\u001a;\t]e-XIgX!YNU@J#\u000bI\fMSxYM\"DI\u0018ԑSy\u000b4S>Z4Õ/\u000f\u0010DYwS#\u0003`-\u0012\u001a1\u001f{\u0011\u0002\u000e.\u0011dh]$3ĢȬ\b\"\u001c1\u001dM\u0005[\u001ei&A[w(Apd6\u000b9ˏ\n?SS@\u0007mhD\u000fJJ$x\u0012D\b\"_qXi9$a+\u0001S|UE,rR=UM22oF(p}&\u001c6 D\u000f9/\u0002RD1\u0013~M\"P|\u0016q\u0003ĄqbEzJ?ކί\u00030\u0011?\u0007\u000b\u0017Ga0XFdU`\u0014T.`|Fb\u0006]zR3k\u0006o)\u001f_?c\u00117f,RD̘U{^\u0011\u000f`͆ˡb\bDO\b\u0019kBl\u0000\fr\u0019!)\t]J\u00070H!OM5;T\u001f\u0019[\rFye-\u00013F\u0010:L\u00197\u0018&#o8\u001e\u001f!+8\u0007)K\rD\u0011F;IP}\"R\u0017j8\u0000~H\u000f:\u0015b\u0001T'\r\u0007!QNR~H!\rB?\\ï`TE\u0007z0\u0014\u001fg K\u000e#_xW.5S.#`U\t`Ĩ\u001fߨ`v\u000b^\u0002\u0007\rP\u0012\u0010\u0017\u0002uAe*-\u001bo\u0003+\u0007>[Zf|\u0004\u0012\u0000$\u00184>c7\u000e*<*\u000fw\t:zL\u001ab`Sh\u0012p_\u0000WFOT\u000f)\u0002\u0002\u0016I\u001a yľ\u0011\u0003Cȴ-\u0011\u0012GO0bt`\u0010\u0001z߂Fr\r*_W\u0005\u0001\u001eog\u000eYR~B\"\n\u001aM9L\u0016\u0017\u001bO\u001c\u0018r8dXb\u0013R\\\u0004:Hj]Zs_dPȏx_sBo\u001cV@Ά\u0014T\f) v257\u0010R8nOqXgL>!(\u0017CZLL\bj!Vִ`\u001f\njgN+X0?\"w \b_\t>p\"t%J\u000b͗`J-o<0\fdfuWV@J\u0010$I-^T$yC\u001c)Tq\fa7ab8\u0013)\u000e}\u0006\u001bMw\u0012Bl\f#8_&\n/NF@\r\nt|\"\u000f@!2\u0011Y_!٤_bN\u0017*\u001d\u0017'=\u000bS\u0011\u001dO\u001aF\u0019,S.T\nw SFa\byB&'<˜zDqFF\u0014̀!T>\u001dloňy*_\u00133Ͽ7\tIN\u0005\u0019?\t\\f5g6\u0019ZSpD\u0007b\r\u001e\u0019\u0011i\u0010\u000eG\u0019\u0006'UZ\u00195tX>0\u0012t\"Hb5\r;~\u0000\u001a;;\u0006?y-Tf\u0013\u0018\u001e\u0011%\\&e\b\nIQ$%mJi`!*B\u0018%R\u0017Mq%-\n\"DWH\u0003E$\u0018\u0011eH\u0000N\u0006A\b\u00052\u000e̋*ՠpPm\u0005ic \u0014\u001b2\u001f\u0016\u000eRɮR/~\t ~3\u001f@\nYFh|3g!V5ZyxJI\u0004]AxU's*2\r`ePJ\u0002b+H]Xk\u0012.M\u0017b2zvS\u0003~\u0018xg\u0013* \"\u0010\f\u0010\u0010\bq\u0001\u0019\u0019\u0017\u0012,ZW\n*S֍\u0015\u000f:MZڇM&څM\\Y\u0003^s^\n\u000eʓubH!2|W9{&^-ixA\u0003\\\u001c\u0005v㰯hSiIҴ`(nͷ\u001bD\u001b\u0003x\u000egV'N\u0001\u0018\u000e4951:J\u000e$\n\u000250~bb%QE8\u001e%\"©\u001cb#T\u001fU/~''>\r\u0017\u0002\u001f:N\u000e\u0000@;xa=X\u0001_%^\u0011NS\u000eBJ\u0012(c'\u0016\u0015>d\u0010%e\u0013 kP;Ƙ[!\r<89J\u0001ځH)\f>JS\u0019gl$X2\u001d\u0005\u0007\u0014\u001a\u0014}Ɇ\u001d^yA5*Hϝ`\u00105^b\u001dN\u0019UV\\&\u0019n\u0004\u0002y$\"f(\u0018\u0012^´\u00185O1iCh\u0014B.4|Փ\u0016\u000e>\r\rq\u0004\u0001Y-\u001cO0\fNl5$КŃSYҡ*?Vϡ\u0007[@\tf'\u0018os5j\n\u001dd\u0014FP8\u0002\u001f\f䈬\nQ(2g\u0011\u0000\u0014jxX\u0001\rhI$P :Nc@\u001cA4\u001cΆT@˘ \f ꋿĴAN6g\u00146V\u0013Qhw\bV'X-ZNh\u0000\r*I\u001d\u000b໗4OV\u0015hsze\u0013Hl4}@\u0019A\u0019J\u0006^`\"\u0004ZQ.\u0000c\u0001\u00190\u000f7_x.5\u0000F%0\fTE\u0019M&\u0006t\u000e\u0002yCB$j䠼\\5%}vlHqKcEG6\u0003\u00132`\u0005lT\u0001(T\u001b7ZtZE\u0013D\\,1i @P\u0002B|F\u001eL\u0013Tf\u0019Z\u0012g\bA~\u0011\u0018_=\u0005E#\u0011\u001c\u0011˒G\u0014|\u0016j\ncK0ه:\u0014\u0016aQ\n^mq\fT -3҃\u0006BC2JkA!B\u001e\u0000\u0012^䈔1ƯRsT>W\u0015#g\n )\u00062p\u000f\u0003dEJ\u001d\u0003i&8Iq/*j$7gM.\n8\tx\u0014G\u0014M*Shv$\u0000UƟ^ZdP>x\u0004aw\u0000A\u0019M5bn-܇`њ\u0011u@^\u00110\u001ev*G\u00119u\u000fUe\u0006V\u0001\u001424\"\te|\u000f\u0015,[؂}\u001a\u001bhP~f$,Q\u001f9V}(\u0014\u0006=Q9$V\u001cd0y\u000e\u0013U\u000e#)D+X\u001c-ʧɿ@d\u001e\u0004\u000b(rg(L\u0011\u0017+\u0004-6$C$gJ\u001f\u0016,w.CBU~h8_A)()>(\u0010\b@ uuL\u0010xqzP&%H\n}\u0018\f/\u0017GC?n3\n\u001cw\n#NMg\u0017\u0002#t\n\u0003FMJ\u0011ᠼ6DBڬ\u001d\tN\u000bG\u001c8h \u0012{CX\u0013\u0007܈G\u0015XIkrrQ~K!DžDn+\u0007ID4u$\u0014..>@\u0016A`N\r\u000bSϤM\u0012#բOR\u0000&\u0007\u0016:\u0001a8,FHs\bVA@-?4N\u0011Gx\th{'5b&\u0014R@д|qٸh\b\u0001\u0006\rQ\u001c\u000baPw,\n\b\u0004?Ҍ`#U\u0002\u000b-AsI*hBYw%;Ǐ4񛱡\f.(1Vm[\u000b]\t\u001e\u001fd\"\u000bP'\f6YܛAҹaj('\u0010J'\u0006\f]\rÂ1%4\bnjvLj,@6~Յ6(\u00170\bdIU\r\u0019Xtk]Ds׭\"w1\u0014RkZ*\u001fV-3Η\np\u00198,\u0007c$B8< ~6\u0012\u0007\b)\nKl\nL64JET\u0015\u0018P\t36b ޱ?s\n_\u00165_d@#\u0017xg4\fVF3OA4\u0002cP\u000f$y NB\u0019E\b3ܡV$P'IʕP1bA0\u001a$\"%\u0004l\u0007y\u00051G\"…\r) 3/q\u0003/$7I#6<)\t\u0003\u0012Y0dk͸0\u001f٨WSĆ)3\"\u0016ky8H\u001f%䗌Hn>~\u0017\u001cB\u0010Lo/-Z7g\u001e\u0011y,'T2\" \u0010\u0013\u0014+xX\u0012fI\u0015EM\u0012;S\"hz!B#\u0002ˀ\u001cgO#`e>+e\u0012\u0005?NO~9\u00015#Z ;Z\u0016g#!)y\u0004ӄAA\u0010SeSQ(:\\ó\u001dT\u0002lJ5XqK@Z\u001f / w\f`\u0016XV\u000f\u00044K1|3\u0004kmB\u0000TAR\u0012i\b,'VK'\tʜQ4;I\u001c$\u0015&@?\u0016*W\u000fl/|wO9ov\u0007h\u0002$\u0002? 5?2Rh\u0001\"ǧ<,,5QB+t{/\u000e\u0017\u0003/$\u0018;`H֚\u00008JX\u000e0b\u0015(1T\u001231\u0011W]\u0004S\u0016؝x!4^ð{*\\ہI\u0018\"NJ+T\u0000Bi{)u1!^Z\u00028&>SpN\u0004\u000bᘚ7; \u0007E\r\u001dp0\u0003{|`cښ + \u0015\u001b\u001b\t*NTTdy\n,2\u001d\u000f\u0010#\u0018g\u00150H,9PyM\u0006Bi24b\u0016ڔhN\u0014\u000e\u0001Qvg&\"!:_E@nHL\u001aiX\n5\no\n0p\u0004\u001bO̟@9\u001a\"j/\u0006\u0001ZutG\u001a\bXʄ\rFz/In 6\u0018\u0011/\r}W\u0014Xe\u0002Xh:,\u0014\u0006TdՑI \u001b0\u0004HR\u0014\u001f\u0004\u00042wVI\f\u0012р:\"J\\\b/TL46886AIċ\u0013W\u000eק3~P\u0004;5\u00189\t\u000b\u0019\\\u0016&B[\u0019bUU+T1(_Pa\u001e0H*Ou\b62T2\f8>\rr`<\u0010Y֛ˆkVȏ\fu\u0004F\u001c\u0018<\u0014\u001e\u000f\u0014OCh-\u001c੊\u0006&眆!\u001a\u0010\u0002 \u0001S3eJ2\u0012L\nB\n\u000ek\u0013P1кT\u0011/\u001cH.\u0011@\r&\nZF\r\u001d\u0016Cwm\u0004>\u0016\u0002\u0005bp8)\t+\u001cg\u0012\u000bå\u001aE\u0011\u001fKk\u0010)`\u001e\bq*&\u0000g\u0006ae]y,AB1Xbx\n[Ns\fW\u001aDA+[4\u000era)\rMX^ڴq\u0006I\u0001\b&$JHWB\u0018g~LgB~«\u0012\u0005~\u000f\u00053\n\u0018B\u001b\u001eފS9tGƭ\b0\u0017 \u0016\u0006R\u0001\u0018L\u0005\u0011:\u001a\u001aÈ\u0012\bRIo2'P\u0002aƾ^\u001fL+3#~r\u0005\u0012\u000e>!/\u001b6L{p[\u0010 \u000e:\u0019\u000b\u0001\u0006a})\"ۄ2W`4p='\\*Pa5\u0013Y\u0014B\u0019\u001ct\u00059-?\b%Xˆ?ΨDB%,[* *.\u0018\r4/\u0002榱\u0010y\\9\">k8\rBH\u0003\tZ\u000f\u0004e\u0001GʢLXPE\b+;\u00162~x[̒\u0005|\u0017G&m\t=a$\u0002\u0014S$\n\u0010\"\u0012ER\u0010Z>S\"쪵W\u0002UW\"\u0014\u0000bF\u0010\u0005e-\u0014\u0018>AR!\u000eI\u001e49+{udQ$sDzLZ\u0003ƶSKJ\u0006O^2V&|+b_f1?eʿ\n4_LM\u0006oT\\7&\u000fb\u0012g\u0013s0#hXgtQV(o$Xz]\u0005B%ϯ(\u0017/!ucQg\bY?*\f~t~\n\u0005x\u0017F7՘@\u0018)iF\u000f:\u0013܅S}&\u00117SiS\u0012Jo\u0015⧌\u0006$mc\u0006$}sEg(ךE3PT}Yш%#p̦\u0002p:=\u001e\u0013>\u0019\u0014A\r7/#('\u0012\u00123/\u0017\u0011\u0011p\u0004+\u0011\u0002\u001bωܡXA|\u0016j\u0011i\u0003EP\u0003c-\"\tQCjUILk$#w\u0005ƾB\u0011@\u0006@\u0013ly\u0011\u0012\u0011\r郢S(\u0014\u001f*?\u0012lȏœ\u000fiH@\u000e&'K_V@LAu\u0017hL,#\u001ax\u000fh;\u0011hR(S\u0016\u0015h):23CpxO/\u0016>F\u0002;Y6'7Vɼ`\u0018fV]ByZ\u001c{D=\u001d\u0011\u0007y|QGFq+=X/]5\u0004\u0006K\n!\u0006_\u0014@Y \u0016\r[*Y<\r3q\u0005\b\u0012\u000f.N\u0013'GJu6ojp\u0014/DhcQ慚0v\"TIZ\u0010Mt.~uM\u001fI\u0019_Xp` L\u0007!\u0004Nů<̭l\u0010\b4*PߣVv|!CRC\ffb\u0010anɅT@\u0017'\nοTX~R8Ô$?i=85񻢖Bh@\u00152߰4\u0002Tt{\u000eO\b⧣\u000e>&ss\n)0\u0001\u0010lT\u000fx\u0002\u001cq9|\u0016|P9)?\u0004ȿ`q\u0001P\u00171;Rۛ\u0014\u0006\u0010*'HzR\u0004\u0007\u001a-\u000f)\u0010\u0005D\u0015Gl\u0019&*\u0003rzė\u0000\u000b\u0010_xH_;\u000e':\u0006w-E\u0000}ֈQ\u0019 g>|3J3R[PD.ֈ4\t0\u0018FK4ѨR\bk\nb(\rKF\u0013:\u001fK\u001f\"\u001b\u0010b D!\u0013On 4\u0004\u0014E%[J<\f\u0005\u0006%\u001c\u0016\u001c\u0010\u001e\u0005\u001f\u001elM@)Zg\fzBf\u0013d\u001b5\b\u001aU֋ǩ'\u001c>\u0011awBOx\u001f\tc`\u000f$=0Jh0ښ`+\u0002BA A>c\u0015N@\u0010\u001fy3m4KDJ\"3i08BhG@gg* \u0016\u0013o\u0002\u000b\r>iJ>K+u\u0015B;\u001d\u0005Ny\n\r\u0018q\r6::l\u0007\u0010\u0013\u0013Z\b(\u0010\u0001\\#U@lL.8\u0004X!\u0000uAʏ\u0014o}*܌\u0002\u0000\r&\u00192L,\u001a\u0000\u001f\u0000h\u0010MQܞ\u00155c\nZ!\t\u0017\u001aAΚX?6;lr\u0013J\u0004¹\u0001 ⊻\t}`\u0005X\u0003\u000b.J\u0019\u0013Y-\n.Ak$RG\u0017>CyH\u0001J'\u0016ڴKOu1\b\rA<#\u0000qH\u001e\u000f\t3?\t)$g\u0001,h\u0011\u0010\u000em\u0006 /\u0005P\u0012.ŸR>4[Av11;\u001d'݀Xĺx6\u0015q3\u0010+\u0001g_#R.I\u001a]\u0006W2\"1\u0001~\u0005O$\n\u0000-\u001b|\u0016b\u001a9F3!\u0016\u0005b\u0011Qto˜5Xil\u0002 \"\u000e\u0005B;C\u0014V\u0003\u0010\u0011LiꝄ.;FO\u0016R\u0019U\u0001Q&k\u000b5&k\u000e*LiV\u001f*1R\u001e\u0012\u001e\u0006Za\b!\td\u001aREʏ$q^'ֵ~\u000e^\"AZ\u00188g'0\nȞ\u000e\\&:O\u0014\u001e\b\u0014E8[\n\u0014@hU<\u000eY K*Ǥ\u001a\u0006'0\u001f$/2Y;][o`/D\u0013F\u0018_\u001e͑]h8k\u0007_+f;\u0012ߨG\u0013QD#98X*s-\u000f*\u0007T ҍen8jq\u0002\u0004|\u0004\b\u0016\u0007\u0012*\u0017\u000ea\\}\u0010^\u00119>\u00029rf\u0002\f\t]6IS\u0015@C \u0016\u0007c\u0001U16RS\u0019ɯ|\u0016ڬz\u0005\u0014C\t\u0017\u001b\b>\u0016(4E7H4W8\u001a+f{F\u0006NG∩:$TjKbC(`\u0000f\u0004g7~τ\u0019!P`r\u000e\u0003¼J,R!>x\u0003G2\u0006JC0ң\u0002N6ۓJarkK\b`Hr\u0003ݙ_{\u0000\u0017\u000b7\u001fU\u00149MU|Bj\u001c>Lk\u001br\u001f\u000e:\u000b m&\u000b1\u0010\u0015\u001di|X\u001fʟ3M-/\u000fD\u0016\u0012>\u0016Ä<\u000ff\u00151\u0013ۜ\u0010\u0012ܞ\u0012\u001b\blN\u0010䳍sM\b0\u0011t90.\u001f%8\u0016o7\u001c:[2\u0012g\u0015hH\u0005ԻQ\t\u001e=cXJOg\u0003\rD\u0006A\u001aE0\\0d32\u000f\u0014e\u000b7\"%m\u0017\u001b\u0010˟\u0002_#\r*[,\u000b#ԅ|3g>|V\u0002(U|X'[nHg\u00174!y\u001cѥu$eԦI\u0004&\"8R$\u0012J]WP%?\u001eAn?\u00049F>C\u0003{pH1 6J\u0018mMpM{EXMÚ(\u0003Sh\f/!eo4)o\u0010ED2:~; Y \u0018x0N)qtIt|qȂ2\u001d(\u0015>\u0006\u00077䅘ȇ!\bPc\u0002Dls#]\u0004Hl\u0003/wUkNC@L\u0010\u0011F\u0004\u0001?aF\n#0dy~;\u001d\u0010\u001a Ȑx\u0018\u0019\u0012>ЮkA\u0006+hߜ\u0016)t\u001c\nɤTI`}3\f-P\u0005\u0019TJU@:Ă`\u0010&A˕(ݎtQB\u0018\f@\u001eć-(hXXe\u001bS8\u000f:Tr\t֗0\"\t\rj\u0001\u000fCsDqR\u0015-\u0017L/Zdf$t᪸\\t~@\u0014^.%\u001aS\u0015:/CZ\u0011`:,Ckb3 \u0018w\f\u0004b#Dw!`E\u0019̿\u001e\u0018\u0006\u00052:`ph6; N|\\\u0019r^\u0003\tymCc K\u000b\"ph2 #ɽ-?:}r\u0011Јyp\u0002\"@F5gšUPԼ',@hDBwd(\u001a;Vb%\ng]NfdT-\u0013P\u0013HC\u0014\bzeh做T5x:X^U\fbo\u0005\b3A.\t\u0005\u0010p\u0012tδ^ZQy\u001aA\u001aʒr\u0010\u0004\u0011B\u0004\"\u001bi!vJ\u000fü`\u000e~7_npS_:\u0016p@8T0V)}0\u0005\u0006=7L*Ԉ4\u0006\u0013\u0016\u0017p\f\u000e\u001c+lH\u0010u`?\"0\u0014V\t\u0000\fasl(uVɕPyJnEP\u000bQ\u001c\u0012o\u0019\u0019\u0015H'^t(\\ɛ^ף\u0010\bb9L\u001eZ*b62]Z.Z7$7PQA\b3\u0006\t#)\u0010l@0ƛa`ع\u00031OhznH\u001a¢`lU($\u0004\u0011\u0001⛄VLU*vXv'\u0010}I6.)ɴf*Et40\u001a,݉N͐vX\u000f\u000bp$\u0015\u0007l;\u0003b\tl\\\u0016,?_\u00147FS_X\u001c>0R\"H \u0016\r\u001aJ.l:\r`\u0013z\u0001w\u000b~\u0003\u0003RCe߇\u0000~D\u0019W9]r?6g*\u0013.\u0007m\u0006!I\u0012(\u0011WP\"\u0003ƥQ\u001e&EO+m\n\\4\u0001_bc>;\u0018\u0001\u0014\u00066p\u000f!\u001bR\u0016(\u001frm㐗\u001f6>\u0013+-\u001eGTWL|\t.~\u0004jَ\u0001B}T x\u0018V\u001f\u0014tjW\u0010\u001e;h\u0012G\nLMf7BOF%ρɣ`8%pnuJ1\u00012Xg#{29y\u0014Ukbk-̿b!w̡\f\u000eE\u0005\bAr\u0018L1e\u0016]\u0006\u00184%Y\u0014ېH@\u0016uu#?\u0018\u0012F\u001a)dPf,t,\u0011\u000b*5#\u001f|3geZ\u0015Rߔ@o@bx>\u0018>q!3\u0003\u0007QG4-\u0003\u000ek\u001e\u0019oBﳅKYs\u0010O7A\u001d\"\u001b\u001f\u001b\t*vLGa\u001e=J\u0005\u0004\u0014\u001a,2\u0010z#(GCr{Ipcpn\u00114Ǥ\u0005\"M\u000bil\u0006%x\u0006G&,\u0011\u00138-\f\u001c\u001b\u0018\u001aGn8\\.\u001c\r3{߄qE2\"\u00191=VyO昌FqFS2`<\u0003\u0001Az峓dSԑIp q\u0001\"\u001a`\b&*@[,YH,\u0012ÃQ\u0019\u001eJ\"&,Rc14񙧱1L\u000eG\u0013FE\u0003\fW\u0003\u000b\u001cVn}A0\u001e;\n,a<}\u0015QxP\u0015ay\u0010=\u000b羐\u0018xsuH\u001d-Mj{!G\u0016WeZ<=\u0014/\fL\u001f^x\r7\u001e>A\u0010\tG,뢉miC\u0006FP\u0011枾-\u0003T~\bgxD\u0017)\u0005`%`\u0001\b5z\u0000<8BT\t\blI\u001f\u001bƆ\fG0OjlBI`RMy3_JZ/\b\u001f\u0012\u0019_#(\bi˩\b\u0014\u0005W\tƇhi\u001c; #efcZ\u0018\u0012Y[\b4)$oihB~aB~Q\u0002D\u0007ƅ>5\u0007*G\"-JQ\nzقt8\u000f\u0007\r\u0001\u00148R\u0003\u0014,BM`_\u001a\u000bT~\u000e@ƀA~\u0018b&;o}\r~;Em8}bᑩ#L2\u001f\tbl&Jc܀zr@GQ~q*+\u0019k\rѼ@8h\u0002\u0019`\f\u0006\n#s-\u0013\u0001Ɉ)1ۧݮ\u0004\u0017W0\u0001\u0013\u00190WX>4\r{]>\"q&\u000e\u001aVjSBf6CV^C䳑\"!|3g>|3\u0005\u00181/R\u0000U\u0017og<)7\n\\AY@R/ņR2\u0006wߺ&O4\u00055~g>|3g>|3g>|v\u0007Tl7r۵v\u0004u\u0004qY\u000034c\rZm\u0000yQ{؆.9A#\u0014A7U}XuZ&:JL9]r1HJ:\rB\u0015R\t\u0007vvS{7;3 \u000f&a\"+,\u000eYhfY\t\u0013'\u0002`88d\u000f-#\u0004_ٷ\u0001!F\u0010fvUp\u00151{1fOH;_\u0001U%\u0013ujĔX׊(@.Ƌ}#b_a\u0018`(SBrp\u001bcwj\u001bj\u0011O0\r\"\u000f\tUNW\u001c\u0016ϋe\f$KV*}v?R8\u0002#\u0003^ZI\u001av\u0011\b{Œ8\u0010d\u0001(\u0013:\b1\u0000\u0000^l@*έn\u0015\u00178߆L$\u0019\u0016&e񺇚\u0011\u0017@\u001d\u0001zz&|g\u000eM\u0005w:zrQ\u0006u\be\u0003*>\u001bmT\u001d凌&u81\u0004A7ǥon\u001eױ\u0003\u000b\u0000>׹\u0017؄V:\u0015wgLcpCڶb\fnr\u0019@EӬi;\u0007\u0013*/OM\u0000^3\u0011\u0006ڠ\u0018uJϴz\u00056s]K2\\c\u0010\u001f#\u0014\u0007+u\u000e:,}q\u001d\u0007T\u001e2\\ÎUj\u0015\u0004\u0006l.ICJ}\u0016K\u0018@\t$7#\u0012\u001cۅ:\u000eui7/\u000fH\u0013\n$K\u0017\u00050h[\u000eeD|F*M4BF\u001dh\u000ej|5ꏹQ>.T\u000e\u0000^-3]6\u0017!AF!K9%EǪ$IBDkD.D&D?&g3\"\u0016Mg69qm$0s3P\r\u001dLc5nAJ\u0001\u0011\u0019U/\bJT\u0011u+J^>9\u0012.\u0011blFu\u0014Ѻ\n\u0002:Di[_Z\u001f\r\\Z%\u00071@rK\u0015K(\u0007K럒u\fk\":$ĺ\u0003\u0001>cP\\c>\u0000#ОQNцCA!(\tNr›&us\u0010%J-<ʠ\u001d,\u0003YՄJSCuTN\"\u0007Z/^l\u001d\u001e\u000eZ\u0018\u001cZ?\reCfh\u00043\u0011g\u001b\u0014}\u00180u\\chI78\u0019\u001fFn\u000e\u001a\t\u00181\u001c\u0005\u0007jFt\u00112a*!0i\u000e%\f}\u001bjL6%FD\u00150wp8w\u0016{J,@\u001f`b\u001e\b\u0000\u001d 9\u0010dz\fc}X\u0000>\u0013%\u00176(E$4\n4~nF/!QѪ\u0001KH\u001b#a.8\u0007\u0001_\u0014\u001b@Uᄁ\n3P\b*@!\rM\u0001c\u0002B\u0003Z&\u0004\u0016GuB>\u0000J\u001a\u0002h\u0018>4\u0000DT\u0001M\"\n\u0002\u001a=nRklvA\u001an͉Ck|fO\u0007\u0012\u001cOb0d>\u000bcC\u0012C\u0016XN\u0011\u0000D\u0010VP;j8w\u001b\u0018\u001b\u0017cq\u0001\u001b[\u0000>#\u000b0\t&̺-MH໨\u0000았^\u001e^TNs͒m\u0012ߌ\u0007\u00009G\u001cRp\fqu5JGĒZ\u0003ԙ\u0005\u0002$\u001ad\u0015G\u0011@\u001a:h\u000bMh h \u000e\u0000ҀWHD\u0002''\u0015t\u0011\u0005?Q7nƁh(G[\\&(%\u0003&6\"{ \u000eA.N:㎽(6c\f\u0014ҟ\u00187V\u001dJ\"I\u001a?[+4\u0018 wesw$\u0003,\u001aOEyż\u0011b?;|\u001b\u0017\u0012mA;mp\u0012pP8\u0018!\r>)6n`XDuD*2>\u0018\u0012$sDJNJ^HlH\u0005=1[㡓[y@#\u001aG]˗`j\u000b\rr\u0014\u000e\u0014 \u0019:0eV!\u000bQ\u0011\u0004Xb\u0007\u0006B\u0017W\u0013W\u0015\u000fW\u0013\u0018#4JT\u0004<^0St\u00130Wdl\u0018XYf\u0012I\u001d\"> \u00040\\8\b DT\u0010\b\u000e=*#*\":\u0016ݎ\b%\u000f\u001c\u00011zS\u001ac\u0017I׏gW\\o$,2\u0004|J}@T^a6>YyLn\u0013c5gG>:\"\u000b\u0004\u0002\u0002\b\u0010N(\u000fJ4(RiQi<\f<\u0004\u001bHlug6\"ִ\\|\u0006|J6ڷ)vv\u001a.ќ=`h;.hkUQ'M)GGvئDئya\u001fM'PG\u001eʒ`ʮ(\u000f\u000b\u0007Jds\u000ess\u0005\u0014k'g\n\u0006;H\u001eiG,FRܮi0w\u001e\u0017\na\u0015Z\\\u0012%!\u0006\u0012ׄ\nB\"L\u0016/\u001dӋ\u0017Yh,&\u0002B\n6)\u0015U]*s6% PIg\u00057r\u0019h+*a2( (NС:+‰\fq&,\u0005BR*#<4\u001bāb(f/FfO\fA\u000b\u0004hsuI\"֋g,FP\u001d\u0004t!*\u000e}Z4DBdh\u0010eă\u0013pI&V\u0019hpEmѽ9'\u0000@\u001d\f\u0018\n\u001bo\u001a\u0007\u0013\u0003m7\u00124-\u0005*9bl\u0004وhڑƬ%\u001cӍM\u0002ŭD0P#\u0002\u0007!\u001f>#-hM\fj<-UDV닧DNТ4\u0002Q\u0005\u0012vweRb\u0016\u00041Yژb1拤f:\u000eXg|Fc@ pP&.k\u0015tI\"jD\u00169\u0019\u001eIg\u0011\u00059|l!+j|b\u0015\u0004Ljxѩ\u0016\u0004\u0011e\u001fU~P\u001a2faȑ\u0005!G\u0016q(\u0014t؊*ρҐ3\u0005:P\u0003(mHA3f\f8#bUXqP}\"V!-D\u000e\u0004\\\u001a5<-D=\u0013]PI\u0001O!R9dU$agp+~T\u0014\u0019\\]1\u0014NZ0\u0001\u0003kc\n1G8v!\u0017\u0003S/\"^P‹Z^֢\u0015xi\u000f\u0007$u\u0000\u0011^\u001c{ũ*~\u001e+Xl.W}valT䶏\u0019NMv\b~}E\u0011n[C\u0015\u001a \u0014┅r~8\u0000be\u001d# \tF\u001dR;.*}-A\u000f4е^?pwrY'\r.@KX6\u0002HDD\u0019/\"ٿzݠ\u001e9Jh7\u0000iA\u0013 :N{ȉ9`>F#\\|\u0002\u001aW\b=\u0006P>A%ʞ@[?|\u001es]>EwuS=z\u0005s=Qζ^r]1njt\\\u000f11\u001fm::\u0001\u0000(,al\u00124\u0018-A\u0019\rޜ\u0017¸$n>\u0018&bgغ,:Д6\u0002\u0015n\u001e`\u0019>*\u001b[Y`l][O\u001b=oz,:غ]l\u001d\u0014K~cvB\u0006ZSh\u0013d\u0012ho*a8Dw\u0007\u001c:7ja\u0010Xv\rN\u0000E7\b -*\u00181|H\u0016w؁]||\u0007<ӣز}ns{*}\u00178P|\rmb0\u0000Q&%\t+ )h_珲@\u000eC2ȟ\u0003\u0006K%\nY45z\u001c\f\u001bÈ)}FpO\u0017@x\b=\u0006w\u001e\u000fU;v(\u001cH\u0012\u0017lA\r\tXDCEuyH\u001cEm&ˡМ,֦+u\nP\u0019rfU\ryJ eB\u0019\u0014lJ)X@pL\ffGeéu_/JJWB8\u0018\u001dP\u0001\n!\u0015#Br𵼲ES&BpAI\u0006OC\u0005َ6v\u0018nm<\u0011\u001bd\u0016-\u001489\u001d/\u0014\n\u000elk\u0012\u000e\n%\u001c$\u0016E\u001d\"^*\\\r\u0015Û\u0012\u00011v&O\u0006+E\u000bfވmf )\u000b*\u0014\u0005\u0000'W\u0010'0۪5Ap\u0011\u001d\u0005\\P\u000e>s}fu\u0001o= Xm-\u0015\nIɅf0$\"\"ar&Le)\u0003*N\u0016МQyM\u0001'\u000eRr(Aץ#v#'nr\u0001$UC=eK0\u0004\u0003C<\u0018AR'H\u0004`i\u0014(t/i\u001cM,DbXe\u0001mΏ%k-HT\u0014JG!Qv\n\u0007l\\C:\u0002\u000e\bO\u0005.\u0015ɤ%/\u00001\u0001\"99rl\u001c\u0001HGTl\u0019\"Ȱ1O'+I/+55 wXB/H/T\nB$t\n\u0012l\"bAD\u0014i\u0003`eÁ\u0011\u001ab)G|zE\t\u00037\f\u0012b.\u0005fh\u0015\u0001F\u0007\u0006ϼGͲ\u000101cԃf\u0006Q\u0002B\u0012m\bX\u001b!؏ \u001b\u0002\u0013F\"\tdXQ؎\u0006U\u0000љ`\f!\u0019\u000f\n\u0015\u0002#N_\u0010sB\b\u000b\u001e\r\u0002\u00110CR>2\u0006\b\u0012M,#~\u001a\u0013w*1(B\u00049\\\u001d\u000ec?Y\u000f\u001eɱfQ@8\u0017׆aX0t(\t\u001b+$\u001bLW\t>tq\u001a*\"84|\u0011\u0007.D\u0012g\"\u0011C)[4[\u0000_Z\u0016S\u001e2)qV\u000bj\u0004\t\u0000\u000fd\u001c`\\.,~Vw3=b\u0000m\u0000Z5XBzV\n[\u00122\r\u0012\u0012a\b\u0010\u0005\u0003 \u0007Ȱ\u0002d9\bJ6\u001d\u001cލ[H\u000eKIC9\nC\u0003{jvG\u00196\u0014i8[y|ƾ\u0014\u0007\u000b*N\f\u0015'@/wUq\b^N\be}\u001b].l\u0014jL\u001fTB$\\bD,9NA\u0014\u001e\"\nR*~+8\u001fN1RV+\u000f@\b\u001b\u0005d\u0001\\*uHrb\u000e\u0014B\u0013S\u0010\u001bN|\u0002OЫ?I\u0011o\u0001|g-]\u0010w\u0004\u0016&\u0018\u001c\u000e\u0004.\u0013\bSŔ\u0013JNK@Y\u001dD)\u0002\u0015\b+\u0014E\u0002%! \u0014\u0019\u0012![\u001e1\u0002nP*\u0002F\u001b)H\u0003@)L\nn\ru\u0019\rGӟ>K\u0012y=\u0018&US\u0015\n\\_\u0001\u00151DW\u000f*\u000b\u0017*^s(MF'D#4\u000e!\u000f\u001a\t\u001a#4u\u0014\u0019ԉX`\r\t̠\u001c\bEb?ШK(\u0013'R%4.V^S\bG\u001ee\u00100$Ruzt\b\n˄\u0002\u001a\u0014-\u0002\u0014J>oth\bu?2u/S,\u0013V(\u0004+;Q$\u001c\t\u001cKZ\u0014SJl\fl\u0017\u0002;}\u000bn[&h4r:v4\u0013Caܞs\u001dvU+4uQ6?v{OJ_iQ\u0003lھ`qE\u0018j{\u0015\u0006\u001f߬:Y,\nmXGLv%\fI\u0007Lh9h+o\\EU\"\fCz5g1\te8K\u0012i:!T\u0003\u001cc\t\u001a\u001cY|V\u001fõe\u00135%g9`a}(\b#\u0006\u001a|k\\\u001bt}8Sp\u0000\u000207V\u001e\u0003b\u0011ihI\u00128Y P\u0002\b(8AC\u0017\u0002>\u000b1S(y\u0019%\rex1z!Uݨ\u0006ܵ\u0011?\rצs\r\u0001Gз%(;\u000e\u00144u\u000eejl\u0000k \u001d@&.\u0011yB5\u0003aJܗ\u0014\u001b:B͐\u0000:~B\u001fw\u0014\u000b\u0018>r7\u001bˊ),\u0003ǩhZ>#\u0013.\u0010\u001f$ա/=<9v\u0003ۯ\u0004\u0002ۧS\u0013\u0018ub*\u0006\bm\u001cJC}C q\u001fI\u001fI&>ԏ+zFuV+:T-¼8\u0006\u001bp\u001dV.kP\\P\u001f\u0010_y\u0011]_#_5F%\t[жO\u0001tb\u001c\u0013\u0006\t֐o?VlhT\u001c= @),-_̮hsULᵕ\bjɛ\r<\u001e9)]\u001eZ\u0003^>UR\u000fJރ\u0012O@9z\nc;Mid`!ITDdj\u0010$JpʦgO\u0019K\u0019\u00137?\u0018U[\n\u00003\u0010㟂\u001b:V!b)'\u0004\u0000\u001d\"\\%(*|Hq\u001a\u0012i\u000eh\u0002c$z\u0003M&\u0006\"MY\b\u0002لim]r\u0000P\u0019CszR쬸\u0014\u0017\u0001\u0014dV:qi\u0018qWY\u0006\u001a\u0013\u0013\"5\u00186!*@:%̨\u0012CҒ}D\u000f\np k\u00153'nifiiliM`i\u0001s\u0017וS3\bBڗ:Y\u0018ZYf7A5c.v2y\rjX\u0018X \u001c8\f\"$\u0002MX{\u001c\u0005{G\tf9K\u0018=\u0014!\u0010NJ-!ف)X\u0012=\u000fA!~\u0004gg0V\u000f@]['7nen`Ǭ\tf\r\u001bV>CzT\bFG$M$XᩢAZx\u0003n\u0004\u0011\u0013}\u0013Ay+hLy`|\u0011s\u0013I\u0006UJ7bXb-V3{:\\*\\\bV4\u0000~\u001csC77\u001fG\u001dP\u0004\u001fBx8$a!כ<`\u001b\u0003)\np(̀\u001d\f¦A\u000bJ\b)\u001dg\u0006R\tu\u0003\u0012+P)\u000e6P\u001ahKA!Њ_\u0002\"\u0003{W\u0003P\r:,\u000bq\u000bvwc>S&\u0001,\u001aF0\u0011*#RQfA5\r?pG8Y_I\u0004_3p\u001a\u0016rY\u0016\n1dNϑ;#G:O$\u001cDy<3\u00103p\u0013[\\\u0012nUʴ\u0016)&N@\u0015.\u0016\u0017)7HUHC\rH\"ft@lE\u0013b\u0010\u0012\f\u0015ү?ڲFXWL`\u0007\"r)bB͚`0\u0018 WaR!&KPfh[W(3X0y3\r\"DU\u0013(\u0014\u0006V9r \u0012Pl\"\t\n\u0006d\u000ek!.yRLJ\u0001<2E#c)S\u001d\u0011E1+ܗ榠\"㳺}M :C\u0004J>\u0018\u001a\u0006~_\u0003O!\u0002\u0000X\u00106%$\u0018c!\u0007(8Q_ȁ\u0000eKx\u0002p5\u0006B^{\u0018\u0015L\nN\u0018M\u001b8j\u00058$Q\u0000lcpBZh\nݤah\u001cF-(&_w\u0001~}\u0014b})h0Q\u0000Ğ8\u0013!nt1[x,e! \br\u0010P\u000e?\u0013B\u0019.F,wc|lؼ\u001ab\u0001YQ2\u0000g\f-\u0014\u0011#\u0003\u0013g\u0005>\u0016\u0007\u000f\f5d\u0001\u0012 \rC2Lm\u0003P<3\u000en\nZ\ro,C.\\r0\u0012NX\u001eg>\u00061*\u0001T\u0007R7\"CdXSno \n(n&Vwcy9$\u0018M0c}\u0006S!\u0007\u0001}\u0018\u0011\u0005iD\u001f\u0001(\"[GR\u0007A-Y\u001dNG\u0005\u0000/P\u0011G\u0005l`\f:H\u0017փLt\u0003đ`2s\u0001l8O?\"D\u0005\u0012A|L\u000b)}\b\nd\u001fKJ㤻3۱PjB\u000fm\br V'\u0004\u001dzd\"\u0016uH\t\u0001\u0016#nsr\u001aبS@&ZQm3mGR\u0013\b\u000506$rTP,Q\nVG\bw\u001fW\u0015JU\u0001\u0003W\u0011J\u00192:,\u0012l\u0000076@\t\b\u0013lYR\u0016OdF:éxQ\u0018l\u0015S\u001apr\u001eZ\u0006\u0013#q\bW`$;1b1\u0002\bcx\bcÀq\u0001\u0003lQ9>\u000b\u0015r*S<1W\u0015\u0005\u001d'\tbX\b\u0002QT+ V}Y]$\u0011?,g_o(w+ra94rl\u001c}h&\b˱aj{\u000f\u0010࣮tI٨MS\u00040\u000f&\u0012dPPg\u0011e)!\\\n2\u0005Ǟl\u001aTh\fh\u001a(\r5\u0004V$\u0007C&'R4'\u000fD\u001amJ\u0010՛w\u00135\u0011!T\u0012D0\"ij;\t8\u0004R\u0015\u0000ĸoEdZ8@INAgo\u0011t¨2IHN\\\n\u000bӂu+~?|g\u0014h&\"u\u0013\u0011$+%7ߒS\u001dh\u0003c\u0001]\u00138^\u001fg\u001d\u0000\u001e\u0006fxPJ!?v\t([t\u0013\n\"puVƅ\u000fHC\u0012\u0017m\u0001A>E~\u0013sg^ԞԡNFLЄ2\"K鄢\u0016e?$6\u0003!\u0015CniX7\u0015]Vʽe̗\u001bkD\u00067\u001d܁y\u000eXwA32\u0013}Rg9\u0017\u001f\n\u0017}E\u0001S\u0002\u0000\n>\u0019Y\u0011D4Y(E2!2tR\u000fA\f3\u001a{lXL\u0002\u001fXt/\u000b\u0005R`\tĤ*|s#\u0001m[lᵎ4\u0005Posg\f;\u00134,eY,(-.\u0002uQ!Sv4LZ0\u001aQJn2k31-ÅnE8u\n3\f(\r\u00023D\u0017\bpĤ\u001e`\n\u0018\f+Q\u001b0rs\u000e~τ\u0000?\u0000dOԯ3~\u00142>;QiÏl14`,\u001b+#7Xk\u000ekˈ\u001e\u0011.<|\u0001Tk\u00175*tJm:\u0019'Z(P\n\u0004\b\u001a\u0001\u0005`\b\"\u0014>a\u001a\u0011\nE_Z}߻Q\u001bΥ|`#b6ŧ\u000ehN<\brQ>Hr<\"M!:m/z-IwJ4*W\u0015hb,[-8UOW/Ӈ}~\"~Z\u0001\\/%cl\u001fv.-\"%OMX\"\u000e\r\t\u0004)EP\rHe56|\b#*\\iX-РE\u001aFtM\"Ũd\u0018B*T\u0006|$p1yg~#{\u0004\u0000u?c`q_r?˕!N\u001e\u0005łMW\t\u0013y@E`~#p %v݇ɢ>>\t0\u0015Np1$\u0005ؾy\u0010\nj\u00181\u0015\u0007\u00168V}1Q8\u0004UD\t='l\u001fl_\u0011m_DǶ=}\u0005}\nC9*Ǵ>`\fu_`\u001a\u0007\u001feXl#!qE{ؾ\f\u001aYVԗ\u0018%|\u0006I\u00166I\u0017\u001dB\u00074l_\u000b\u0004VMzf\u0017hj\u0007S}~\u001e7\n\u0019vU\u0007!i}X\u000f- \u0005n j pHZ\u000b\u0007\u0001;Jn 7ףm_nۏ=r=n_C\u0012ld)}\u0006KB'}\u0006v_Zo\u0014\u000e/^\u0014\u0019\u0012;\u0016i};>ʌ\f\t\u0015˴+D\u0007A2B/G€pwR~R`Z>\u0015/\u0004_\b\u001fT\u00167]}\u0016\u0000cR\n\u0012}}.lpY!Oۯhܭ4_]PD8yA3\u0005^\u001f\u001fx\u000f\u000b=D&;\n\u001fq\u0011\u001dm#>i\u0007\u001471\"ۿ#,g}{ ̳\u0012\u0015b1{w\u0007\u0013*%\u001aęӸ\u00166hquvuV!cZYr\\\u0004.\u0011QRD|ʘ.i{\tN\u0016T=SRR![Bk>:\f\u0002\u0019OȚ\t/R\u00184\u0007\u0003\u0018(>p@AXC\u0014u`A08T\u0014\u001c8\u0006qQl\u0011KD6$yf\"g\u0002\u0018*ŴQHA\u0015>stD;؋q\b\u0019\u0002\u0010I]|5G@{䙀3r\u00017W\u0002\u0014l\\\u0005D)2M>6\u001bT6%\u00076\u0017+\u0019\u0014;Y'k\u0010ӮˬTwi\u0017\u0005\u0005CD,1Ǡy=k\u000f6\u0012\b*΀\\B\\oB4Lh\u00033\u0019S^bֲF\u0018u#š(Gkӟw\u0014%ksK\u00054\"9fd\u0016ojBq,k^ڃ:cX\u0004\r8\u0010\u000f+PC\u0011\n\f\u000f\u0016J#&eA/%H.gyU-$*\bpԉ\u0004\n\u0014/\u0006%pc9(Ji68\u0005kQ\u0006ӂ\bbT\u0015Y\u000b/N\r;( \u0015%\u001e\u0003ٱ\ty|΁\\9DҘ\f\nx\u0017\u0012м\u0011)T\\Qk\u000b+\b\u001bɣ \u0015\u0012\u0003>cl\u001d\\H\u0015\u00122\u0011Tػ\"/d\u0010[\u001b0c۲a\u0014\u001e'\u000f\t@\f:Bж#\f'\u0007\u0002M\"/\u001d'\u0011/\t*\u0018 qHSPmڎ\u000e'Zh\u0007Jnp\t \u0013 \u0013lR\u0012l\u001e}X !\u0007Ks\u0014+&Tn#\u0012\u000e+\u000e%BM)و?ɵ\u0005\b\b\u0006B/\u0010h5\b\u001e\u0003\bZ Z\u0002*,\tvKE1J{\n\fV'\u00185i5u\u0004MK//O\u0010l*V\u0000\u0017\u0001\u000ba\\ԩ#I3\u001a|\u0011ÈY33\u0018p\u0000AHk֧Ex\u001at,C\u0010'\u0005YYXQ\u0019N8/Nݞ\u000fP!6\u000f8\nOǾݵ^ܿ*/.d]\u0019\u0005\n\n\u001e_\u0011I \u0005Q\f\u001bm\u0005!%:\u0005\u0012\u0016#76\u0002\u0002\u001f\u0005\u001b\u00168Z\u00172\u001bpI۞Mp\u0002eH3pb\b*U~8B\u0001iBR0j\"RՅ&GNR1XW@joW1\u00008$4\u0012Rpk\u0018h\u0000&R\fdJ,Р\b\u0000y\u0014\u000ewFV\u00077\u00014K5Y\u0012x1\u0012\b* \u00121wi\u0000\u00113P/^mU.x\u000f\u0013146/0ZPu(fT:\u0011dT0bӾ3@YLJ|M\u001cF$zo8Z'НzKs\u0004(!\\h\u0001\u0002N\u000e$,@\fSA/$> Xr:\u0014\u0018\u0019}\u00006\t$Rg4\u0005*H\u001cMhg6\u000f>\u0019gPchI\b\u000f\u0014D\u0011J,\u00132+wͨG0ȵPq|&J\u0004]\u0004IL>sQ\u0017\u0016#oF\u0001]#J\u0007\u0019T-\u0014 \u0002%*3|\u0002tGTo\u001d4[B\u001cYQ\"Y(\u001e\u00078\u0018{b\u0018qJ\u0018%Y%.\n-2/\u000eqN\u0007܌\u001bMDih/\u0019x+ď>\u001d\u0005\u0013\u0004}m\u0003gF\u000f\fV\u001eY,Y%\u0000\u0002c\u000e$\u0005/uR~bL\u0006&\b\u0015U\u0002R\rWR(\bKr']0\u001dG\u0013C7q\u001b\u001eǪ4|\u0016X1b\u0006^\ta\u00194(3q8FO tŸ\"W:@\u0019\u00196qxK\u001fbk<\u0010y1\u0010m\"Ɉ^rN3TmjERܓԲ\u0005\u0010e9+#/3:2\u0006kǃD#w{rV7V\u0014\u001fgF^K\tJ\rKZ\\&!.\u00194\r\u00037vq\n+QՁC\u0010v[\u0004ܘm\f25H\u0015\"3\u0014+Hbi{V܃JZ\u0006\u0005\u0018x\u0001=%g,<4d>lN6G\"kh\u0007L\u0005T\fk \u001a)[b!\u00033R\u0011T\u0000\u001bP\u0012\u00059-Ϩ\r\u000f`\u0010/MkL88.\u001c\u0005\u0014><\u000fV(\u0014upX*珗<\u0007?i)\u000f\u000b?\u001aKc\b,K\u0011\u000f>z\u0014\u000fi\u0000\u0007P{t\u0011E>]#iRpM\b`DtlvP6E\u0002u\u000f6\u001aehY\n7\"h 7i]\t=\u0000!kk|Bœ\u000b\u0015{W'ܾ$p\u0003%#u~쪿/\u000e\u0011Sm~$\u0007k@K\u0013\u000ea\u0000\u000f\u0019X12\u001dYم!\u000e\u0012pk>E\u0005.\u001c\u0016\u001b*\u00157ݯ}\u0019\u001fP>\u00039\u0001&}W\u0017~C\u0016ܵ}z5s_b\t8T%c^V\u0016\u0011W[}F\u0011K¦/`\u000b\u0004+\t5v_SݧI\u000b%@Oއ:w\u000b\u000fw\u0014}d\nʴ}E*/j2Tv\u0007,Jy-J}@ܛ_K\u0013\u0001\nY\u0004c\u001e}}>'ch\u0006:v\u001f Q_Cx11ϚL,@}}ʴ}\u001a\u0015sg>WSX\u0018jD\u0012\u000e_3G䏗\u0004ھ'E`P\b{.\u0010W\u0012\u001e/\u0013[S$>jIY\n\u0003u[(j{ԑRgڒЄ\u0013.8|\u0007;\f/X}V8\u0017F\u000fi\u0001}V\u001e>q_0\u0002~wpq\t,0\u0017WC\u0017*ᾇ|mVO֨N8H.D\u001c` \u00188\u001b\u001flAz}\u00189ھ\n_m_tǶqxDpr\u001f\u0011\u0017`\u001e\u000eU=}#>Sf\u0007\u0016S\u0019\u0006;\u0007\u00113v\u001e[\u00140l+?A\b:sR\u0016M^ҥ4zPLrV-OYKٜxb|J\b\u000bX\u0014O\u0002 )UL1y\t0\u0012|fF!]\r\u00026-(9\u000e\u0005\u0012qҁ٠4^XH-w&+c Qf\rmL\\-FS[$.h\u0004RO\u001b\u001b%\u0010T!\u0011\u0019v\u0017jMb\n@ȔQ'.\u001f8[0\u0007\n.Q\t3\u00145,X\u000e\tӔbj\u000eaT\u0004rTumJ\tt\t\u0018eVj\fri\u000brkjZl:yG3/ri\u0018;xVg\u001a\u0001h\b\u0006.Hx&\u0004H \u0012\u001bc[[\u000fLK\u0004\u001e\u0006C\u001a2\bz\u000eٿ\u0011s9rguA76\u001c@0\u0003\bbAl9$PU=5q\u001dkhKGF\"b\u000f\u00103Ѻ\u0006暬Gz=Ou\u001cF\u0017|1)+M\u0005I%ɍ\u0010:\u0015\u00042`/~ZxWHTaTPR,6\u0012ԸVh\u0010bB:\u0005\u000b\u0010\u001b@\u00046\u0005# ;.\fHxc5«Z\u0007$9i\r\u0017e?包\u0015\r\u0019F\u001bU\t܄l[ZD7Ԙ\u0001e\u0006\"4fƑ\u0007r\u0019Ѧ\f=!q8O|\"wN `\u000fj@e`r4\u0018/%:\nR*ѓˉm2J\u001c;96`\u0001\u0013#\u0007J\u001e׫退I!\u0004.\u001c,%c4\u0013\\U\u00019ina$p\u0003\u0012\tU\u001a\n\u0003\u001bஇDi EF s:\u0016)8\u000f}6P^⡼\u0005o_72~7VwkŐL\u0001\f\u0000A8\b\u0003\u0000\u0015Tt\u001bJr\u0000c\u0000c`_c\t\u000f`J\u0016‘x \u0019z\u0010~8\u0011\"li?\u0019Y3S\u001b k\u0003\u0018樂W*}\u0003D\t,d́uO\u0007\u001b\bP >\u0000\u0005\u0017\u0003Y\u0012<\bPEhδqHEG^Y\u0014\u0006\u0004\u001eN}G\u001d\r0uڸ}\u001dnF\u0003ek\u00050j&䜅H\u00100\u0011\u0012\u00131ċ\u0005\u0005a\u0003˱:#jΎBDlVP\u0002z۔\u0014߱(bHzdh\u001a*{=nQ\u000b\u0014ט1\u0017]\u0016s+T\u0013D\u0019Cd;YU\u001c\n+\u000fz쇚\u001e\u0011\u0013\u0013\u001f&#T\u000e$31nL\u0002\u0014\\2i\u0012k\u000f,^41\u0010\u0003\u0017\u0001P h/9\u0016]gWT5gr\nh\u0018\nf\u0004h\u0010D}Z\u0001E4Q.\u000bla\u001c\nGJRH\u0004\\L\u0016I$Ȉ0~߶\u0002'5:\u001ceB2\u0011.(\u0002%\u0019S\u0012\u001c)hϗg\r\u001a\t\u0010>\fĤ}\u0016tH\u0002\u000f\u0002E[E̙s귷iOnyF)DEݾXQ\u0006ub\f\n_nG\t\u0006BE\b(\u000b0\"MUޢ3b\u0018>\u000bB~O36*+\u0011!Lg\u0007ILIeQx\f/\bC\"#h\u0012\u0010\u0018I@`@\u0015\bI7gv\u0019\u0018\u001c3f\u001d\u0016IS\u001f$`dI\"jmJY\npayö \u0005HT\u0014ii*3_*Wsɇɼ\f\u001fīArWd!^\r5uZ\u001dg\u0001j@Ցh҇'1!\u0011ڠ)I$X<\f2w\u0001Vg\u0000\u001co\nnvzs\u0004'&\u000eD\u0004\u0005-hUr\u001f\u0017|Y?\u000eOQc\tH))h\u001e25!y@\u0002i\u0001\\:\u000b\u0003\u00039<`\u0011O!\u001fxRR=,,\u000e\u0001۵ƿtO?\u0000j\u000bE\n\u0016}1hU#赾[\u0013@/$/H|M\u001dTH@UbΤdO&ixPugv\fA}pFI^HHURE4`\u0019\b\u000e%cN}\t8\u0019ֲDnA\u001a\u0005ĬD\u0013\u0016\u001f\u0012&K\u0007t}X6#~Lb\u0012\u001c\u001f‰\u0018U2t\u0001RjȂ*'$ט\u0011D#y|'>S-#\u0013Ҕ\u001fМ'Ƀ\u001b\u0014BՒ\u0005\u0016\u0001K5\u0012#PwqSGѡD1*\u0012,#d\nu!\n\u001c\bF0+rYb0\u0010b綅vJs0\u0006)\u0001^.\u0012\u0007p\ts\u0018=\u0019\u0017ʥ\r\u0000G\u0017̎Oh_\u001c&@\u0005\u0014ڀ51)>wB\u0011\u0000.U\\$_^,bB\u0018\u0002\u0007_\u0015)i\u0010?1\u001a\u0010\u001a\u0006Z}g(~5ߡ|\u0011Zӎ*\r] \u001cӝTGAë\r\u000b#hY:Wn\u0006\u0005`\u0006\u00077hH\nȔmn|[j\n\u0003\u0003f}*\u0013w\u0002\nL\u001a胺ӗ<`x\t,\u0004LB'G|I\b(e\u000f~YsVq5>(D\f2n|ϩ7gp響\u0003$(w}K#}L\u001aR\u00182ȩ\nZ\u0017B\u0012B|IbD@Oh\u0004@d~H7ɜV=}ɝ~x?\u00145})x_p\u0019Ju\u0003aqT\u0017Wβ.\u0002Bݲ\u001d\u0014n<5/ox\u0003#b4\u0016sge~`\u000f#4(F\u0016>/gi^޿|'#*\u0015}@\u0003S{1L|e%Uq4N\u0005\u000e&1U\u0013@/<}\u0018p_ p_seo\f׈&ẉz_x\u0012x8x߄qHO\r}1l_1G \b\u0012\u001c\u001bfJ\u001a3Yj\u0015\u0011\tW(\u0001(f!S6qI;UYs̤`t\u0007;@P\u001dkec\t\bÃbH\u001d&VP>wHS\u000b9'F\u0004ⳕ橧a3!s2ih\u0003DAqA\r\u0005MUS\tsͬuiw\u00108V8g\u0016FUhj#\\^\u0011|F\u0002\u0010\u001a\b\bPM\u000b\u00128\u001e\"ӇjT\u000fki\u000eH\u0003\u0010v^\u0010vJ&SS%Xʱs\u0010\u0002P`|_IZM\u0002\u000f\u000f\n'@\u001bE]ׄ8\u0016\u0001:,x䢩2)i\"P\u001eD1\u0004d\u0005:C>(\b\u001c\u000fd\u001b\u0012\u0015\u0010P\u0017\r(iX1hE\r2G\u001ad~B`HZD6\u0015?Ձge\u001a\u00144X0h\u0000@\u0010\u0014 \t!һ7@1e\fyt!ҧBjE8\n)؊\u0013\u0013@\u001314\u0000A\u0006u\u0005p<\u0004q\u0014dfp\u0004-?Jx\u001f\u0016ۄdR}}ޗ\u0013\u001bO\u00151\"h\"VAj\u0010jX\u0002\u00076@[\u0011h*\u001c\"E1\u0002X>-\b\"jA\u0007Cc\u0004\u00117hӽD\u0001\u0010,U\u0002$+Non01\"P\u0000W\u0019\bOc@.hY3\u001aA(2C\b]@ӡl\u00109\u00024\ry\u0012@\u001ci8J\u0018@QdD-\u00134\u0003;'W\u0012E](X&C%:\u0001\u001f\u0000%*\":LeX}\"`:\b\fKJK\n\u0003Ir1\u0013Ь\u0002|q2\rB\u001f\u0006H\"\u0015y\u0002ѤJO\u0018-d\b#\u000e\u000fp9X\u001e$^*.?:\u001f5\u0018\u0001\u0010FBhV\bR\u0017i\to\u0003\u001f\u0011\u0015\u0016XJgLySK0\u0000U\u0013f#\u001a~ȧ\u001b,L\u0012\u000e40U\t@*DV\u0017 C\u0013~\u0016`\u0018+1\u001bc.\tal\u0016htHN\u001eMŔ\t=@>\u0000\u001cR\u00018S(бj]k\u0005J_i\b?k\u000f\u0010r,ᖜ\u0003vmZ\u000e\u0011:(f\u0012RElyS[#+2\u001cU'p2KPOTÏi\u0001*U\n5!x>\n3~Ǒ_\u0016\u0007=ﳱ„1\u0001!\t\u0012\u0007\u0013eq\u0018iuA,##€bcv|$(MǬL:ts?\u0017ʵ!?\b\u0016~VC>\u0017q/\u0017!\\$Ha\u000eq\u0012C0x(5\u001cу\u0010Jl()䖒>˔\u001a\u0019cW{\u0005\u0016L\u001c \u0006c\u0002y\u001d\t!\u0002uM}g)]\u0014RloE)-c\\~D\u0004¼Pi2\u0016NXuN\f\u001a(\u0004RHN\u0019*G[8]ʒT_\u0012RE¿,\n{\u001f\b\u000f76\t\u0001DpJYٌL\u0004U)H\u001c%!\u0011]FHNg@\u00130I\u0006Rg1\u000ej\bj-ZV\u0002\u0013髌)nG(o^\\@_Ɉp+/S}\u0011Zdm\u0017^2\u0016GZ#0IA\n8Y\u0015|cb08Gjѫ\u001b\u0004ꀕ#*J\t/P\u001c#ƭnBjТ_\u0007g{9\u0004\u0019?i\u001fi\u0010ֆ\u0007~\u0014~A\u0001#Yd\u001b^\u0016\u0019y^\u0000M\r,\u001bYJ!p\u001c cnx܋eIs\u0003*\r&\na\u0001ijڼ\u000b\t\u0005뇏J3z놔\\x\u001bU/ؤ9E\u0000!&5\u001f8R8\u0006\u000f\u0001$\u0004'h)0(\n\u001ezt>-\u0001T!\n\u0006%\u0002\u0010\u001d87LD\u0000,ih\u0013K\"gIR+UXi3R\n\u001bp$+2߶b\u0016\"N\u0004?;\u0002\u0001\n> {߳3\u0006`̟k\u0003Lb0<\u001a\u0012|\u0000:h0&\rb&w@=4\b\" \fcWbXe{\u0002\u0001J\u000bgAnzrHK 2g13\u0016ߑ\u001b¯r4\u0001'\u0010G~tjҪ\\FP ٨ڑJ͌N>C^F\n\u0003PdV\u0012P~Y\u000eFm%F\u00009\u001au0'hbBCn\u0019NUD@&8?9O\u0007\u0018\u000b>jzߓ\u0019=6@I@EF%RcHU@\u0015rIU\"X\u0016JiEF78R$P+b3uՎ_!?\u0003\t_a0oɂo\u001ao/{g\u001aKnR#ꮐqa\u0004`Nbr8\n5)w7(O\u001d^Cl}I}‡}\u0001_\u0015\u000e_q_H'S_\u0003PK|3\u000ehS*NsYmB\b*(Nc\u000eW}3F/\u000f!'4G\u0007(J\u0005\u001fR\u001b~\u001exexg{?\u001fh(`Qy\u0007-o_\u0018\t/_k&0\u001bz\u001e3J\u0002Di$\u0018mbz`\f%.x\u000b\u0019t#\u0001\u0004*Y\u000242\\`\u000fØ\u001eH\u001e_%0\u0014\u0004\u0015\u000f&RAE\u0011\u000e[\u0000\u0013C^\tP<\u00074G\u001eȽ-(uGj,2p-\u001do[}@-U/\u001e\n\u001e\u0005x\u0017#\u001c\u0016(\u0005UXv\fTB\nĭ\bT7L`*\u000b\u0003ȋA@2'ؒ{\n5I&@|A\u001b1=\u001bX.9i\\YV3\u0005R)N\u0003\t=\u001f#D/\u0017W\u00103Fv[\f4\u0010!\u0011R\u0007@*@\u0011\u000bȂA%f`Вlؾd6'\u0005\u0006$;VmǍeT?\u0000RarI>#_]I-\u001f})(\u0016\u0004j]EǀK2\u0018\u0005#\r\tQD\u0001ru\u000e>\fRGy\u001e5\u0002jEc\u001f&\u0013^\u0002w@,\u000b\u0002K\"8\u0014\u000613j\u0010|\u0006D\u0000y(\u0007̀h\u001a9Խ$ذ.\u0019(E~\u0011c\u001e(\u0014\u00186*Ph\u0010\frzBP؄)@R.0v-{t%{/]P\\_#P\u0012zW\u00005S4ƀ˨Cf\u0018D\u000f\u0005NC8|v+l\t}.DӱʥMڜ\u0007\u0006j\u0001\t攺5Z0ck.H\u001el\u001a\u0007!*\u0002~\u0000.Wn\u0016*f`O\u0010\n\u0017Y1\u000b`gbb \u0018\u0012\u0000\u0002p(\u0014\n\u0003EA8\u00023\u0012`\u0000d\u0014\u0001\u0012\u001f\u0014\u0000\u0002bLB\u0012,\u0006aP)\u0010\u0006\u0007@\u0000\u0001A\u0000\u0002 \u0000\b\u0000,9G\u0003v+\f/Ukt@E\tB\u001c\u0019\r\b\"Q_W\u001c\u0011X\b\u000fx\f8M2H\u0015}ưEEo{\u0002gӷԌ4UULLb\u0005v\u0002~L-\b,\u0007X\u001e:r\u0007\u0019:\u00107\f\t5u@\u001e0\n:0dk\u0007|6r#C\u001c[UU8\u0012\r\u0007z6\n1\u000b\u0015FOfT`t^oC?\b&\u0007֐ Ea\u001d}>\u0005\u0001C5`\u0003!\u001d2\t^[e\u0000Zꢁ\u001cH\u0017cL\n\u0013y;b\u0006\u0013uFU%\u001e\u0019!vfj7_\u00153Au\u001c;\u0001Q\u0012%:S;\u000e\u0006Q7\u001a\u0019:;v5$/𣰭=\u0000ȁ r\u0012\u0002]\u0007d\u001a;c&!⬇\u000f_KSB*-\u0000%&ی\u0004\\f\\\u0002&KIԺ`Dc?\u0003\u0014H6t!\u0005.2\u001c~\u000esL>\u0011\u0004wgȸ35zB}\u0017͠3hoٙZ9'_\u0000hU\u0004\t\\.T[\u0016{S}cMz#\u0001 ,a\u0001\u0010Oy\u0004W0\u001e\u0003\u0011\u0012n@!\fRD\u0017-V:\u000evgu&[!ޕ,d[OU0?Lk$5h\u0000\u0010d\t\u001fTFt'l*|t\u0011ΛU%,\nJ0\u0002\rRB@\u0012Li5\u0002\u0006\u0015\t\u0001΋\nCx\u0014@\u0016T\nҫ\u0014v\"<_a\u000e\u0000\u001d\u0019ʸ\u001e6x\\LK3<#uv{ʅ5Ap(\u00184P/AUT\u000fɘq@&}\u001dO\u0019xr;ԃ\u001b\u0015j}\u0000$ԙ\u001acL0oHWgjr}Dw\u0007jg\f\u0016v\u0016\u00196Ss\u0013\u001aK8XY\u0012礀0n>-d5:S\u0018sE*K?#v;B.zX}e솰xҧwH;W\r|^\r\u00189\u000f\bѩy\n:1\u0001Z\u0013\u0003\\Cuj<\u0003rURκ6\u001c\u001a'S}A=$?,2+\"\u0006\u0013~\u000f\t5LMXfnA$1(\u00105\u0005~F\u0012?~%\fLLMH\u0002XEOr\n\u0003v\r\u001e\u0001ҙڑ\u001b3f[b\u000e)\u0013Sgj.J\u000f+i\u0004fuֻOz#+5N,B1>Yr.$B\u001bbp-)G6\u0004~SoZ/\u001a?z33?sa\u001fZwj*;/Rj8\u0017I`;\u0017­YCZ*'X\n:x0\u0004̰1\u0005\u000e6\u0015\u00134\u0017|\r̛N1'*ЊUw`\u001eom\u001a@~H!n?M:DUhQU\"oL\n+!\u0006\u000e;SsLѲ<-\b\t~*<\"jd\u0015\u0006l\u0006\u0007kL͡(~\b*-&\u0012\u000eN2s`p:H.Uz-J&8\u001282T\u0019W\u0013R\\MO^}$˻FY7\u00116S0\u0014LO9訶bYeR*BS\rʭmN\\بf\rՖ\u0015yg\u001bRi\ba]8؎WcB9\u001a,x \f\u0013!eV*\u001a\u001bZ#L-UaL\u000fz5VF\b%k.//_q5\f\u0004W4xi2t)aP\u0016\\\u001c\u0006\u000e`W\u0015li\\tSeXRq\u000e\bLnc5\r`.$dχ\u00101\u0013Aj\r]\bg\u0012Oğ>\u0014\u000b\t\u001fUteT\u001f%O;2+Q\u0000:b\u001fz\n֗ƨZ\u0016\u000fTo\u0012O3T++\u0001⨨\u000e{=)\u001c%zjtvM0\u000b\u001eG$-n9N-)x͘\u001ap\n'8*\rZx\u0005}J-Kmv)w-<(\u0004N\n45S\b@S\u0001\u0002M\rҙ\u001ak\u00165Q\u001aǚHXCbAS۩T\u0002M4\u0011hjE@S+E\u0001smfx5h|י!\u001e+;id'\u0012&@S\u000b45ʥ@S+_:\u0012hkE[txJ\u0005\u0004GmyKZ\u0000C\u001b1O\u0016n%ݭe$\u000eP@\u001a\u0004E\u001e\u0000'۲\\+B-4\r0uG-Յj+\u001c:\u0012ܛ\u001an<ئ.o\u00000\"=on]Aʾj\u0016P#}]\u0018CmSxٶb\u0006R\b\u0012·+\u0014\f\"70 \u0012p?en\u0002C:\u0010\fbdT\bdZ{tů\u0014O\u0019r\u001bQ-\\s\u0013h\u000b6ԲZY²q\u0018·ob'^~j,\u000b1+EX/ޛ&>\u0003M\r̟\u0013P\u0018[6kvBݣː\u0003BS3kO\u0015\\m1\fgjFyoݍߤ%\u0000_ r\u000b!N\u001cJS&t&W'\u0006uckq\u000eZz@ji~0P\u001e*U%\u0005v[stUVfYN!\u0002\u001eZٿ\u0006KVSc;\u0003ـ\u0002/ŗr1΄הzQ\f\u001a<\u001eFU\u0017Q\r}E84Q\"DjJ\u00025\f̣\r\u001bansւb\u000b\u0006\u001d\\\"\u0001Q-@P\u001ex^\u0015R\u0016U3\"\u0007D\u0006^/D\u000eΠ0\\̡w|J:\u0003t\nTk$r\u001781jc[\u0003\u00191\u000evE(ƃ\u0012\u001b%\u0007+\"㖒[jr)\u001b\u000e\bwA%p@L\t\b\u0000W2\u0017`Zr-}\u0005)\u0001e߀/;\u001b(aM3 pw\u000b`\u0015D\n)\u0019햖\u00155\u0001}KD\t8h\u0003׸:\u001apbL\u0015\u0013Ɓ>Ҡ#_b[K!)Yw>P,e\f}\u000e>[(㧋p`\t6ȖY\u001fFv\u0013\u0011\u000f<90>hT)\u0018`~/枯bR7\u000f$z`D-7(\n]Fob=\u0019\u0019;E[\u001e\nW׽\u001bn\u0000Em[,d߹{\u001e~7ʕz\fAe`8+ZNŬLq{$\u001c#\u0016\u001aВH\u0018E4L-2UMMU\"-\u0004\u0005l\u00056\"*\u001d\u000f\u0006\u0013mb\u001bI֫BuDT\u0015>俣{\u001až^_+\u0010hzQ4?\u000euDD.\u0010U`<+f/\nn\u001c\u0010uTF8bK*8s\u0001\u00108D\u0017KTTD܉t]$\u00038~DP8TϠ\u0002SU(G\u0010[ˮ\u0019eW-j(\u0004MA\u0017\u0018%~MnaWd}[.\u000e'\nc \f20DJ)AnH\u0016ju/*S,KӀ\u000f\u001b*rB\u0006e\ts6\u0000\u0012T|}%/Uڄ!|\u000bEjuF)A\u001ep7%Ns\u0015yz\u0014OTC=\u001bֱ+M!]ʛ\u0000\u0012My/\u0004\u0006\u0002f,6\u000e45{[[pA2\u0011t9\tڄa\u00067;<‰fD~\u0006|\u0002\bi=65:y\u001f\u000bo\fQ\u0003,Q\u001d_\f\\\u001f\r\bZ/5~\"Miآ\u0013!\fZ8`ґW\u0015\u0011\\\u001aISK+&\u000fy\u00032\u0015˿(\u0000\u0000k$x\u001bE1г\u0015 :\u001cZɱ\u0005\u001f_\u000b3l/8\u0014\u00197BH\u0014k*\rW\u001bAˉ\u0011\u00141\nA53KwǭⓠcP\u0002\u0013\u001eGSh\b\u0013\u0003\u0018\t5\u0012\u0013P\n@^\u001fK\u0012\u0019P`T\u0016MYMC\r/!-\u000e0)g\b`JV0D\u0004\u0005\u0011O0)U\u0002\u0003\u0005-EE`fR뾨\u001f*kfq\u0011\u0005\\R\rL\n>^t̞:室(ȴl;+\u000bM\r\u000eP\u000e\u0010EF00RCSXe%\t}s7誡7/Դ\u0007\u0018~;R\u001f55QM\u001dN\u0001\\e!Q\u0005}Jan\u0007\"\"D)nP\tơ\u0012F8\u001co@le\u0010\u0000\bJ)25I%jL\u001d@\u001aVvޫ2{<\nXR\tUC\u0004Q\u001dV5RwE\u0007(\r'\tS?ZP\u0012/\u0000r*\rF+)2 BjԜXˇ$Q]\u001arK\u0015\f9\u0004vhU\u001dN[DtaO8 \u00118\u0006\bvg\tm[\u0002~\u0004>\u0000Ja'\u0003z#]\u0010t3QLe[\u0010\u0015\u001e\u0003\b\f\u001eT\u001fV\u0002{\u001f\u0018g͝\u000f\u0006_%-\\å\u001bX/,):5\u0005E%<_l,*`L^ܓ郻!o\u0002m*=_(ۯ<\u0017\u0013\u0005t\u0000:4ek\u001eU2chj\u0003HWM\f\u001fqIY\u0005\u0012:_l!|ZҺ)+L\u0005p\u000b\u0001V+]2$_#_\u0000/Ad\u0004 \u0003\u0010\u001cj\u0001zVJ\u000b\u0001ؚΜLƊ\no-𼴓\u0017X*\u001a8\u0000뺆!Vܐ硋Z \u001b_\u0015g[x\u001c(Zv\u000bP\u0015'9!T%\u0017}dʯ&s\u001bsne\u0001\u0010J:2:O\u0005VdLfqߪLP(;8\u0019N\u001d`\u001c \u0010Co\u0001\u0017*|\u00178+\bI\u0006\f\u0013L]qx]Ĕ-\u0017$\t\u0015͆\u0019=_\u0010\u000bJYTa/\u0018ߺrX\u0004|C\t^Dr\u0013P\rd\u0004{UECQj|o\u001eOJ7'[ Gb]5\u0005]ʚB\u000e@\u001fOW;\u0000@S\u0005\u000eMLxꞯvCOޞ/[<]~3o%1vjs@F\u001b߮&2_|\u000fx$W:|\f\tP~(\u0003zWw\u0004QI\bC\u000f\u001dJ\u00065TASK5T\u0011%\u0014\t\u0010\u0007Z=H\\khJN\u0000\u000f\u0000SY^<\u0012ZZ\b\u001b\u0001\u0005\u0003\u001b|oPTf\u001d? (*.\u0019AvbI\u0000\u0000\u0013DuT\u0010TK\u0012_\u0014\u0002:a1O\u000b\u0014_\u0011}\u0004I\u0015\u0002M \u0003\u0002\u0007\n<9-&J*\u0017~l\u0001\b\u000e*\u0016v{\u0014W/\t\u0014\f\u0004ȥ0忢\u00120\u0005aȘڰ>qGI\u000fWWؖO\u0011+nblˁ|\u000eBN\u001460e\u000eofn\u0013`\u001e\bPGž\u0001=\u001d>NY\u00054\u0017`\bw\u0000U\u0007ڌeiT\u0004Aef|\u0016ZZ\u0011\u001eU)\u001aS\u0006WE=\u0015\u0014Vvʏ\r\u0010\rUb\u0017Tx`\u0006^LL:-d_r7e$\u0010e$4@\u001f\u000ep@ꗫVZR M\r$j3j+\u000e]\u0014N.Z<\u000bg\u0003\u0011]X\ruYE\"2U\r,|\u0015Ti$e\u0006\"nDL)RZ.B뚦\u0001jZ[BJ\u0012\u0007\u000f\u0013p;S#w8\u0003\u0015^\u000e,7e7\rI*\"\u0003{!45\u0005\t\"=_w\u001e\u0005O\u0004\u00184\u0014ؘZO=)O4\ryZ呎nc-އwrW\u0000ս\rc\u0000(\b\u000fr u:Y3\u0001\u001aMY\u0006|ղ\u0014\u0012'T\tԈ\u0002vrU\u000eV4o_\u0015`EP]\u0003pf\u00175_P\u0017U #̵\u0003\u0016{b\tW\u0003j\u001c\u0014{%\n0eh\u000fFsӵ\u00180b 8\u0003k3nղ-\u0006U\u001eښFWd1\u001fyC%W5<ςNp\u0002O><\u0015\u001c\u0016HS!YWp\u001c{V0<ባ%RiPN6rבVo\u001d\u0000y)\u001dxt\f\u0011\u000e:?O1\u0013|.\u0014\u0006շ\b\u0004Tʶ\u0007\u0010+Ȩ\u0012V8􀅪\u0004rO/m\u0011\u0013\u0014!d\u0018pE[\r%\u001ak\u0001-:+mVl(bV\u001cY\u0014H\r)b,\u0014lC[\u001c\tMm\u0000\u00172\u0000Wnm%e_K\u0018j\nnLj(%\"\u0001/@\";L0*ipefF[o\u0014B\u0005\u0003h3\u0016Y[ѭV67֯($ʫ\u0006X\u000eщkA]\u0004\u0017X\u001drF\u0019T:\u0001,?iqŪx\u0015rQ\u0014\ntv\"H\u00020PPqf\u000b7UUL)\u0019_E{֏`Edν\u000b\u000b8\u0019a\u001ce?\u0002}a\u001aG4\u001e\u0010:c?ml2`A\u001bF*~SQo9e\u0012Fm\u0005$Z\"\rw\u000el\n\nNWsM\u001f\u0002PCgԁl,\u000eDDDDux}c\u0015MMQMmcӵN\u0012\tۿvA,f\u001f E\u0018Nz\u0018tp\tvV\nO>\u0004k-G!?3B\u000f\b\u0014#[EB\u0000\u000f)\u0005ҋfSM\u0017G&?1ʁ*t\u0014\rg*J1*a\u0012~M+\u0017A\u0004Zܚfrky0-\u001f-\u00125數\nvmU\u000bv}\u0010#\u0016!Ii-K#(?*46\u0003B7q\f\u000f{\u001c{U\tä(TJ,\u001fc%F,\u000ekZu2-\u0015ab:6b\u001dtŗuOKsOBKg4>\u001evZLK冷\u0004bԉ*J\rp2ot\u000b3'7\u0019!\u000b\u0000K\u001dKGץҹO\\2\u0018\\3tͧ!s]cQȥ\u000bKKwi*/KM\u000elX?@4:v\u0002\f\n\u0016h\t\u0010Ю.hM\u000e[^quUyuʴ뙇i!i\u0011Ү`\fY .}\\Bt\u0014J3XJ?Q]\u000bv[ κ\u0013r\u001f1\u0003uWNR\u0015gw=]xQ\u0003d\u0006\u0007]szۖa\u0002w)xu駅'\r$_\u000f:NFZ{-\u0015^@a_0Qؿ\ts¾=\u000fl˧bk;3N_U\u0017\u0010\u0000咹A`T\u000eM75C*Ͱ^<\u0004GBiI\u0014ЛO\\a/2Tػ\u0014D\n{\f\u001e\u0014X\u0007\"\u0017\u001a^\\)\"\f5\u00033l/\u0001~d+9?Pzjݷ%&ym\u0011\u001a\u001a9D\\!Q\u0019F\u000bz=z|F]\u0006{P\u00009zl`\u0002q\u0007Be6f)@8\u001b.\nbe\u000e%nL?P*~\u0010Ed\"\u000b\u0018(-]0\u0002\u000bl\u000e\u0016a\t\u0005e\u0007>\u001egD\u0006;Ng\n,\u000f\u0002ԙ.!A+GX\"P;%U\u0019Ĕd8\u000e!\u0000\f@b\rp\u001cdjl;ʕ\u001aJ9\u0002-@\u001f6\u0005PCu.[\u001cnCwn4̎\u000ed\u000b.#NB8z\u0005\bJ<\u0012A;g\f\u000e\u000b\t\u0001'FP#[J_j\\_PT\u0001\u000fFWC\u001fV(\u0015\u0002Y!)\u001bkDZ-LznY\u001enY\u001e\u0002`塿Xǧ^|q\u00105D Ȧ\"?2\u0019\u001ayj\u0014\u0007\u0014tRĒ\u001c(+S\u0014[jۥ\\d\rha;UI3\u001e0\u0000هQ\u0016jӥV\u001dO-\u0012d\b\u000br\u0011l\u0001/G$\u0016f\\R1rH\u000bI\u000eML)_y\u0004\n\u0019XHA=Zʍ`-4b\u0000r\u000f_|D*\rm\u0001DP\u0002\u0018%rUn4\u0019\n.P;ο\u0003Hc\u001fgC!GB!GH\u0003]U\u0001Sp~NX\u0017R1\"\nOa8`_jZ$Hc\"щ\r@KlЙ|\u00121,\u001f{sF\u0000\nK\u001c{(:*\\\u0000;j5\u000f3w\u0003@>15'lOr*\u0003TT\"S\f2)%XX+FH=<8u8-(t~\u0014\u0013\u000bLyQm\u001c4\nu\u001c\u0003\u000fL!\f\u0005L\"Vb?\u001d\u000e;\u000bUZU\u0001@pAŅ\u0000v\u001d%d{K@\u001f\n\u0016\r\u0006I\u001dGԈ4,a\u000e`\u001eWDX\u000f\u000b\u0015H\u0011\u0000b-T<\u0015U>\\ґE+&\u0007M\t5!\\L?\u00000)'MHBM\\z\u0010H61b7av \tE0ٮk~\u000bY$\u0003f\u0011kL\u0005\n\u0018\u000f\u001f ]v#\too\u000e\u0018R\u0004&Mt2ɧyrb9\f\"(m9^RI\u0018\b:&OL73*%l\rc\u001c?\u0000rl\u0017?OK\u0010C1\u0011\u0003iMz'L)\r\u0019\u0003\u0013U@P\u00006H]TTP-X\u0001\u001aN\n\b`V\u000e\b\u0016\n\\KL$\f-.A\u0013Wa\u0014즍\u0015\u001c`\u0013\u0018X=\u0013>Wvb\u001e]X\u0004\u000f:EE\u000bGəJ5;%jJ\u001e\u000eVG5-\u0007%\"\u001cAF\u001eQr[\u001e\u000f0\u0007c\u0006\r?8O&߇,\"\"_`w}N}X\u0004H\u0005*JT\n\u0000\\gZ\u0010\u0001ZF~LSM\u0003ˋ,^:\u0007\\t\tH\u0019#NK'xKw\u0001\u0012/t$^&^e~\u0015\u00153,>ǥՎ\u0010%?/XTliJK'ߓKD\u001e~=.G\u0013^ǥ\u0017L\u001c\u0003S\u0003ǥ\"ǥsKaF.4\u0018NK#KOK_nja_G*9W=kž)[\u0013Xӝ\u0019e)e\u0010\faP[l( \u001eE:\u001bmB\u000br7!bDײ\bэ֐.\u0005?&\u0005\u001a6G\"\u0013]A\u0004\u0006GkFU\u0007L\u0003\"cn¶Sxf&׾3\u000b#ru藝6\u0002^Ko+q$p\u001f;z\n\u0006=nE-6‘!\u0001?ڥlQ\u0013\u001a[\u00006,\u0002cH\f<\u0010AS\u0006L!\fD[u\u000b8a6r\rBC\fwq)\u0007\u0016֠\u001b\tW:a+QB\u0000\u000ed\u0010G!fV$H}#x\u0001M\u0017HL̵\u0004ҁ#\u0004\u00176?\u0017JK֐d)T\u00078M\u0000\u0018\u00120\fJĚJHLO w\nQ\u0014L(Kr`\u0000dZ\u0004kBeLp\u0000ufA\u001aO<\u0012\\\u001e\u0000iڼ@a\u0003=6E\"\u0019B~xFZbdp_J[r-]\u001c}RzR^b\u0002Ěr3٤\u000fT\u0018\u0017\u0013eo\t5(uT~X?1Zxf\f]3\u0007\u0002Cz\u0015\u0018\u0007'}q!5cS\u0012\r\"\b4)%\f\u0003%\u0016h8|t݅uxv\u000eq\u001e<(If\nB\u0011Zb؉TC8 T\\jg\t&hjMr\u0004z\u0000\u0018ʁ8tO\u0010r\u0005\u0018\b\u000b࡮A\u0001\n\u0014\u0013\u0017;\u0001I)\u0016Rf5&ش}4Z\u0000Jn\u001fpi:\u0005ٞ҉\u0003(=UN\u001erG=y_f'F.\n7\u001el':ŀ\u0018\u0003\u0000ud)95(\u0005O\u0007\fyiK\u001d\u0012\u0002PP0\u000f@\fSr\f8{r\u0010\u000e+#{R-\u0006'r٤d\u0013f}(\u0015v\b+\u0010Vte֌\fUqǬ\u000fX\u000e>P\t+\u0006b`Hu\fK\u0018\u001cY5\u0004oa&Md\"f29ؐF*`PH%+L0MDe\\$xDC\n\u0011\u001e\u000f(H?qXu=\u001bd\u0002/[lY[\u001aA-6T%7o\u0012pp;\u001d3\u0006AF$8\u0002+X\u0005T8\u000e?\u0010^b\u0011OZL\u0002`ʇE\u00187\u001a@0(\u0017.X:Ju_шn\u0003-?]6\nx\r#\\ŲO\u0001G4M.`)x#:4y\u0018ps\"\u0005\u001b\u0006t`o K+^\nkaĎƣ&\u001c8\u001bpb?I\u0013\u000b\nHj.\u001cь0\u0011\u0017ЅP/Cg,`t!X!!\u0000 \u0006`}sU|ٴ:\u0004\u0004\b?`!XZs\u0012\u0006\u0006i\u001e\u0010YDA\u0006Bl \u0010#VƊl\u001c)d\u0012\f\u0013\u000f\u000fraB\u0012!泚)\nRV?uнZ\u001a\u0018YMlZԛF 6Kd2ؘ1@\u0010Pd\u0006%\u001eBJ\u000e>lǨ+wd\u0003hl\"vpXr\u0012\\@\\r\u0001\u0001Ja\u0018 hD&BC*^VFř>O\\Q\u000b\u001e;`_\u0004\u0000\u0013~!)1TٌP6Mah\u0004DElEa\u0011\u001aמA\u0000mD\u0006*\u0018}\u000f4^H%\u001e`f_:\u0000;mD\u001exL2\u000fH\u001e‰sMD%7\u0011\f`]\r݋*TZ쟴@ px\u001b\t@?pKd#T\u0000\r\u000f\u0011-|\t(p\u0016`<\b\u0001$3P\n\u0004h@?\\5N5\u001df\u001e \r\u001e@A@`؊Cj@#\u001du8ٵ\u001e.b!?PJHW0\u0013>\u0000q\u0006ѕP*E{H4\b\u0003NqhbO갵 Œ{@N\u001e\u000e\u0011Q8\u000fԤn@#ȯC\f1\tkY\u001a$A\u0002-\"\u0003_\u0003G\u0013sH\u000e\u000e@\u0011R$֒\f\u0000\u00017mB\u0019&\u0007J\u0014.\u000f\u001e\u0019\u0004\u001e۞\u0005m\u0004eiG\u000e``\u000b^U`{^P`/r\u001e.Cز\u000fDF\u0005jD1\u0018+\u001a?X؃#WU2\f_఑¶\u0012\u0017/C\n\u0014,ZU0+ܐ\u0000>@ۇ\u0004k^ iX\nIm\u001f?\u0010P\"\u001c}*\u0011\u0014%$\u0002Ql*L_<(NBՌH\u0006#ƿL\u0000\u001a\t\u0001q8\u0001\u0010\u001eo\u0019A8D*\u0013UL\t-cI5\u000fqu>\u000f\\M\u0018\bek^\u0014JT\u001f24J5n{8Qaf\u0011ヴ#\u0006\u000b\u0018\u0016n\u0000N\u001a/K\u0014\u001c8\u001ew&+\u0000HlHdc\"rJ& I\"\u0015(mK!W\u0019l)8ߡ?:\u0014\t\u001d!jʹ*7\u0003\u000fek&},K0A-#Ր4h\u001ca84\u001eL~4\u0005\u0017oBHg\u0005\\\f<\";gm0)\u0001\b'\u0000\u0005G\\0Cb`,v1vj\b\u0003SI1\u0014\u000bY-\u0000OkR\bP\"GR'K\u0003\u0012\u0001mւkl!?`Bֹ!\u0010\u001eW\u0011\b\u0011+6\u0013v\u00005\u001cI7R\u001d(\u0002>WtlYN e\t\u001d\b-fc)ᙉj`\u0004\u001cHy\u0003|\u0000HJC\\䚾Jtܾs?t\u00144FI\u0014\u0012s\u0014k$mk\u0014\r\u000fG\u0006\u000e\u0007p-+\u0011XbaE{)E+M\"c\u001e{\u001a\u0014RlD\t\u00034$\u0006\u0004u4\u001e\u001f\u00050ݶ%>\u0018n:6m\\&Yf{pl\u001da*t\t\u0010,c8a\u0018O?mЂ\u0005\u0007hR\u0007B.|!ڴ\u001ahB\u0012=҃\u0012s+\u00192\u0004g2i\ryY'tRSPhwO+yAN{\u001bI\u0014w\u001fl]&$\b8@\u0001A\u0001\u001c\u0000;TgBd=\"x\u0003ITMo\u0018/SJ\u001e'\u0000O\u0019\u000fbQ\u0013azFiJ1QȼU?0ƕV\u0002bMKdE_`M;<\u0007-{\u0002vnv=\u0003\u000fNS\u0018s\t\u0019eJug)cu\u0014 \n\u001aˢX~:Mc*?\u0016F,\tHŵ\u001e_7,Ym\f\u0010vmbF``;eױ\u0007\u00161gĜ音]c'؞\\\u001d*}DCH)&)\b\u0018GX\u0019E*X\u00160\u000fZ`\u000fMJK>\u0001KXݦ}[Ά`\u000f\u0001X.`(\u0004ɋ\bN*%s\u0001Ov2`;6]\u0003MlP\u0016\u00035i\u0001[\"!@A[PN2}ANZp>N{\u001dRr};~\u001d~\u001fx\u000e\tpcP\u001d\u0000H~$`Q`G.͠\u0004;9\u0004΍\u001d#1M*\u000fҴ\u0010b?P\u0007YO$\u000b;K\u000eά^zh^\fz\u0012߷׭ϛꥳ\u0000^B75z\u0010{E\u0010\u000e\nH7\u0003C\u0011\u000e\u001d\u0002\u000e(\u001cBrytgs\u001bPxR.PԜpu\u0019҅}]؇u\u000b{ C\u001fhh+@\\J+A++pl<\u0011wm\u001b_zFUD{\u0001\u0011\u0005N*\u000e\u0003&(^%O\u00128\b\u0007wx\"р\u0015>\u0000BSDi\u00002\u0012pA\u0007c\u0002B\u000f\f\u0003K\u0011}\u0011}\u0011\u0014`5mmTJ齍tٲ\u0016vr(\u001f\u0010#!\u001a\"\u0005\u001c\u001d\u00196Bə\u0012i\u0016;F@l+\u000eA\u0000)5\u0016v\fd\u0002\u001c\u0006!2\u000e#g\u0011?`A1\u0011ل\u001a~(ވ\u001b'pA\nv\u000bnS2:͢6zg<\t\u0000\u0004bA\"Gm\u0015m\u0007MǨ9:,\u0000-\u000e&*\u0019V+4TmH:\u0010{ĐN=\u0000حl\r@ŦD!`R\u000bk,\u001b\u0004\u0017%&X ,Z\u0003EB\u0019)gXr^\u001f\u001b\u0005\u001d;V\u001b\u001aTJ\u0006t\u0007\u001eoe\b \u000e>\f \u0015;@:jA*:9r\u0001&4<,&D4m+xIdV):P1\u0007IE4ރ\u001dAx€\u0004\"9\u001ed&\u001el =ŖG؞+4f.TJVs^~\u0017+l0\u0014\u001e\u001fП$2l1!\nZ\u001c&1+48:>\u0019|!\\tC\u0019\u0012M\"7Զ\u001b' 1(U+\u0003a$CpUa\f*O\u000bUo\u0018#\u0016\t58\u0005hI\\\fG@/DyiOmHk4X\u0012Q\u0005#o\u0019tsҖ]^\u0001\u000fp\u000eu=\u0014%mr/^fm\u001f%\u0006C֨\rL\t\u001b\f)\u00191<-DAű(q%bI0\u0018\r)6\u000e\nƀs\u0000\u001a)y\bpN%q\u0003hAZ\u00056M\u0017OC\u0012\u0002/ e3t*\u00134\bj\f&vXTA\u0012\u0018\u0013Ԇ4\u0007t܄Q܇U\u0003q\u0017(\u0007čn>\u0002C7GD7\u0004b\u001e\u0006[.\u0004u5\"&h4 RS{b\u0002՚Rj|\u0003\u0000_uT6\fN$'zl\\jCoK\u0005\u0018S\u0006d\u001dF_v3\u0005n{Hش!\u0007\r:8:<\u0003}z<\u0003Pp\u0011wܒGGlSgMJZ\u0016;^\r0\tOїME\u0000Z\u0005շM0%\tj:\u001b\u0007TJ\u000bġ\u0001i9i\u001f(XE.\u0016E\\Q p\"\u001fܬH\u001f((dz\u0017R\u001a\u0006t0=VO\u0007/j-\u0012\u001bP/d\u000f Q\u0012~(\u000bV4RHh\u001dJJ\u00150,\u000e)^(S<2\bF\u0011R=2\f\\q/C\u000eDA(\u0005`wx\u000f\u000e \u0016\u0000\tH#\u000e\u0000`\u0019\u0017JdBIs;!\u0007m$vPHBĚ\\\u001a\u0000e\u0011\u000f!\n͌Qq6IS:I\u001f\u001f\u000e$e\u001e:\fV{\u0010\u0000\u0010<ʱ\u000e2Q\u001a\u00021}\u001cGZ;#;dM}V\u000bNJc\u0001\u000e\u001fiyBGwPvŢ\u0011!i\u001a\u0013qX>\u0006\u00196\u0011\tQԹ\u0013\u000f,\u0006\u001f\u0002t}NG\u0002\u0002x\u0019+&\rU\u0000?@aQ\u0010DD\b\u001c\u001a\u001cŇ4 U8\tt9/\nR\u0015\u000bH1uNMvɘFӱiX\"\u000e \u00037\u00028\u0012\u0013p*\u001fɦ*,\u0000\u0016\b\u0007\u0000J\u0014\u0002\u00131\u0004ɻ*[I5\fG:\u001ac\u0000S\u000eO\fES$Hj\n$x\u001bp\u0011Fk/;h\u0011=c\fD\u0013D\u001eaGҌC~S[']LOesVS.-P(/\"JʃR\u000bHXJZh\n\u0000,C\\(;N.πNخ\u001fYY~\u001fUl\u0007\u001f$lL(\u0017ӅL\b4'\u0005\u0011`-\"pje\u0010rR\u000f#\u00056a8\nm4\u0007Dw\"F(P\u0000Qn(}lZCz!(-4KN|_WU?\"Go>`{e-Q\u001f%*u!0L5*aPm$T^\u0005]Fx~\u001a]\u0017El7Bl\u0007YBl\u001cBlM\u0015\u0015\u0014\tyZcƪ`\u000fr\u0013d2)[!\u0017\u0000LTdI\u0012]p3_\u0002\u0001}\u0015LW,\u0000\u000f\u000bp-7sZs!;E\u0000q\u000bv\u0010읢!]_CH\f\u000e\u0010a\bvN-\u0011\u0015S\"\u001d\\#\\ðF{Hg\u0015\u0001`\u0014;\u001eO`T\u001c.}'*Y[B\u0015F`O30`/\f<:ŝ`g\\~/e89p\u001dcr\u0007r}\u0013&\rM\u001e)C(=a\u0016%\u001f\u0011\u0019\f`\u0011\u001e\u001f>\u0018\u0007\u0006\t\u0003q\u001ff\u000b~ \u0001\u001eIa`n'0~?OX]y=tx}3>NY9w*~O,*~ϊW\u0013\u001f+]\u0007.\t`E`7P\u001d&خf^l7\u001b&&Hz*]*\u0016\u0007\u000b\rAYa?+ϊ\n)\u0013H+\u000fd\u0000\u0014fj;\u0013{ԌoځYڽ(J&\t$\u0010\"\u001atAǡR\n\u001b\u001e!(I+\u000f\u0007C\\\f2\u000b5\"\u0017\u0017S\n9#wCg\u001f\u0000P XxfO,J‘ߎ7\u001f(\u000bH\u001bQ\u0002WܽNW\u0000tyV\u000f\u0006\u0019\u0010Q\u00141X\b˜4I%4e{^f\u0004FPF\u0002\rW\b|x9UȦUm\u0003gAG\u001d<{\t6\\:\u000fລͶKL\u00168#p3;\r\"\u0005[`;@8\u0015%\u0019K)T1\u0013hz 1\u001c\u001d\"̲|Y\u0017OQ\u0007HId\u001bݚC\u001d\u0001n?a^\\\tVBf\rv\u0013\u00137b`*\u0018Q\rp0;P*ϥP\n\u0016\u000f\u0000t\u0015pļ\u0014\u001d\u000eyLY؜E{%\u0003+Xr/_:צB!+\u0000DKm\b\u001a\r\u0006CxeR8>%o\u0001ԡ\u000f$\u00131*d\u00181ٍ\u0018G\"G\u0019##\u000fӆLG\u0003@\u001aL[,\u0015TyG\u0012R=6WJ0\u0003l:{dn\u0017ׅr\u0012\u0018f}\bԆnkQbOD\",D\u0011T(L\u001b_M2\u0011f^\u0007bG1꥘\u001dɈ=^@L[\u0016|TI\u000fSv\u001e\"hD\u000eh\u0016a\u0019߲Q\u0003MiīCcAuD\u00032rZKhMK\u00100v*q\u0018ĉ6*\u0013U@0'J\u0018x\u000ek\u000e(\u001d(\u001b\u0001TR\u0012W\u0010\u000fxU`QoKnC\u0007?p3޾y\u0004On\u001a\u0018ZeBn6$\u0014v\u0013]16\na\u0014-\u0001\\\u000b\u0013`8R'3\u0012d\u001a% d\fbO\u0001FS\u001b\u0007U§\u0003m*Ej\u0004\u0017}T\u000f+\u0019fvu[`}Ml\u0001\u0014_i,@9:\u0005\n\u0010\u0017~`v:\u0012\u000e Y\u000b\u0019d.\u0010”ƥ\u0003Ź\u0014 ,\u0003b%gL\u0011\u000e\u001aLj;2\u0010\u0019P52\u0010\u0007>\u0019V\u0010^ج\u0011o%Tŷ'Rm:ae\fTf\u0006 \u001e\u001bG>%\\C\u000e=\u0017Xp\u0013\u0007v\u00185\u0010\u001fS\"p\f&>7S&\u0019\u0017& \u0014q\u001b\u00046>m7o\u0000g\bĦ]0$E&-\u0002?>-@pRpAb\fr\u0015Ǯ\u001fI @}\u000eWp\t\u0012r.?/cI\u0007\u001aFo\u000172_6j&P\u001a})\u0000M04\f8vpA\n\t?qi|J\rf\u000fkZՃK\u000f&\u0017D\u00030\u0004ZCMC\u000f0:\t\bHI^\u0016>*=wV\rwI%\u001bi\u0006\u001bȎvi̠r\nK\rdG\tz4{q\u0001\u0001gr\u001f\u0010yn8xVacJ!\u0000}I5dt9P.aLC\u0005F95 5~ Z_\u0003q]\r+\u0001WI\u0011\f8\u001f\u0007\f2Hm~`qЉzO\bZ^\b\u000e\u0003#\u0018,%U2\f$&\u00180\u0002yd(\u0003xb$\u0003\u001b\u0001!\u001b$k.Tje!\be:\u0017N7\u0005mH\u0016B\u0000I \u0019\"@&\u00042w\u0004\u0012\u0017zԈ.S\u0011s\u001cƐX@ib\\\u001ee\\\u0005R\b\u0016B\u001d\u001a\\~\u0014&\u0013}SM8\u001cLvua@%CG\u001eь0q\u0014v%!\u0005ż-n{Z!B\"\u00187`H~\u0000\ff\u0018\u001bI\u0014\u001cH\u001cDC4e5\n)BT:\u000flX(%'ZLCR3u\u0019alޝuL|\u0005ruIJ\"~ tૐ\u0004\u000bw{ֹpym{\u001de~M\u00056\u0015ȥt@\\f'\u0012ۋE\u001e˨B藌C\u001fXADiT9fSdF fu\u0010\t>\"}|8ZH\u0001Y7\u0007(\u0000P\u001f`2ax%\u00183٘LTAqAL]l\u0018;\u0003|&nDnnOP\u001eᶳ\u0000+MbTs<\u0010\u0001I\u0003\n~6\u0018\u000e\u0019E\\-cN@클\u0002/D\u0005)$#$FD&\u0001@CI\u0003M\u0012\u0016*>1H\u0005\u0005e7V\bv\u0010pJNnԶ\u0017yLSTe \u0005b\u0002\nݕ\u0016t!#\u0000(\u0006\r@\u001fa\u0001$ɕh))`\u0001r˜dp<\u0004Ix\u0013\tTZS\u0000*YN\bVfX٣2յ=mG\u0012Ω\u0013\u000em\u000b#m\u001fHm_\u0013DhBH%\u000e\u0006ABr݆RKٔT\u001cc\n\u0010\u0013a\u0014\u0007K*%\u001cRCE`@5c%\u0010\"ő$X<\ng\u0007ekX]ihh\u0006$i\"Vj\n~l/!'\u0014ԢVRhV#9\u001ay^JI,\u0007ZD^Wb\u0010@A\u000f9F\"w\u0004JH+]\u0007s\u0018wi\u000f\u0014Ll??$l7e[u0\n\u0015z*EU(V;\u0004bnO)\u001a\u001dg\u0010d{+\n\u0007ȓv.\u001flW^Zfk&fC7!ً$;x\u0017w\u0000Pw\n]]\u00176_B(U\u0001f?P23u3]+E\u0011ЭU+L\u00023\u0002\u001f)\u0005Ǯ\u0002V\u0002\f\u0004\rv`c;sv\u000e\u0010?P\u0000]l<7WE{lM(\u0013#U\u0017 lWE\u0016\n\u0013G\u0017Ǭ@n*\u0019\"\u0007J\"\u0012=\u000b\u0012+$팍a{5Dl+O\u001cET\u0005*v<\u001fM\u001elG-vlߐdCRs\u0015EPdٞ~&\u0000!$C\u0014`ϴ\u001e\u001dt\u0004;\rendstream\rendobj\r20 0 obj\r<>stream\r\n}\u001c\u0003\bSh#C`#k#\u0000\u0004{Lc^f c\u0001`\u0007g\u000e\u001b\u001dmǘ`؞f\u000e^\u001d@\u0014T&BYJ\u0005\\cl;3R\u001a\\\u0005LIgKj3Ŧܑ\u0014\"&^T3\u000e8K),p\räɍ\t\u00003/[rr(%F2\u0003\u0016p\u000f\u0001T\u0011\u0014&\u0013<ݴ\u0011}\u0002#D\u000b5ϝmM\u001f\u0011l\r\u0000\u0001i?P\u0011az[-CRX'K\u0014\u0014/%}g6\u0015\u001cv\u001am8i\u0012(4Ky\u0017֢wJQ[~Xb@D\u000eʵ\u00016J>t\u0012\u0014{ܪ֛ELȥdRfO؛Q\r.HybD\u0007\u001fp0\u0013p:8.\bh:wte)eeF?Ϋ\u0019GJjX@\u000b}4wh\u0001\u000b9!\u0000tK8:\n\u0010Ң&?\u0000wwRQN)\u0004dBU.p|\u001f=/#Jkh\u0013FhS)=@Z#$]KHf\u0010^\u000f,v5*_C\u000e\u0019R} $RH`P\u001bD\tX\u000f\u0017\r[2ֿ6!\u0016\"':!\u0001PA;ҕ!PG\u0003r\u0006$,\u0016w0sp\u0003˫\u0006\u0003r5Ӏ\n3\n\f\u0014\u0002:\tU4Z\u0002\u0000\u000fC\u001c\u0007\u0004nx\u0007h\\4>֙\b\u0015\u001dA(8jY3]\u0000J̡\u0017jj\u0015|\b<\u0016{Zۂ0\u0007H\u0012~;\u0000v\u000eOL\u001c\u0006\u000bSz\u0017l(\u0017\u001c \u0013B\u001f3\u0005E+\u001a\u0007_\u0018G+\\STNP\u0005F\u0003łv\u00169#\u001aFjoTԛ\u0018)E53$\u0001X\rm`TAhK1p7v/\u0007\u0002$i b\u0012rCps~\b\fn\u001d`T\u0000qTv\u0019l\u0014X5|ոϠfhLA\u001a?\u0019m2\u0002\u0007?&SN\u001f\">t~bЍd\nxldd\u00063vH\nN\u001e^QBԤ\u0013\u001f\u0004R?\u0007i*E\u000eg,@:l#gㇾ\u0018~ɰ_mH'I9\f u\u001b\rRA\u0001tN͎N\u00194\u00070B@\f\u00079\u0018\u0001b^\u0004߇n\b\u0011q|z# $Pt+W1E.:\u0004xYY!͋T\u0005Ȣؗ\u0001H9?0\bQH%@7ClR72tT\u0016e\u0000\b\u0001C\u0000E\n4\"\u0019:%՚CvIUЪ!#\u0003\u000bЧF Ff\nMN'X\u0013]an\u001d^\u001eָ\u00074$%d,\u0019Ȇ&h\u0014yM?\u0001Zb\u0000^\u00015Z4he?B.kLn\u0001\b\u001d\u0011\u0001dTAk0bЈ\u001c\u0006sar\u0018\\%d u>a!Ct,(F[;U[A$2\u0007<\u000b+\u0005\bX\u0007wFā\u001d=\n\u0000PrA?{vv\u000eG1!PwB\u0007\u00038\u0001Q\u00101\u0006Ql0\u00157\u000719b\bx\u001ay\u0001*zD\u0006>\u0016!ϭB\u0004!IKD?Pá\u0012)oQT|x;\u001d=/A£H3\u0007\t\u001dc\u001cm6\u0014M\u0013fF]lQݢ$4\u000fd\u0014\u000f8\\;Hv>`V!d\u0006w)\u001bQ\u000f,\u0019\"J\u0015+3\r[v4\u0000!ȒA'\fU\u0014#_s@\u0007:/\u001c0bt\u000b(WPv\u0018L<@Ik `|ieJ\f\u000bw\u00125\"\u0003s4$\b\f~Xn$UUN\"9P;\u000f:\u000eIsiPf>\u000e:)Q;Q蛑\u0010\u0001tXJ%\u00063\rRM)12da\u0015=\u0016d`2\u0004Vb\b\u00112{#h\n\u0000\t!\u00000\n<\u0018R\u0019M}*k吹li\u0006\u001a\u000e\b\u0001D\u0015\"\u0015Z\u0003\u001a\u001fP\u001bV\u0007nlA9J8\u00103FIߝ\u000eqFa_\u0002\u001c _Hu\u001f\u0018CJ-a^H?2!n*I\u0006-YN<\u001e\u0003z\u0001&\u0012z\u0005ԉUHY\u0018o\r\"m?\u00101.1n€,x!8@H#y\f\u0000\u00177\u000b*l\u000b\u0005HIC>rAhFRhB\u0002\tfBd\\.\b\u0000R!حcӾ\u0003Wg@\u001aIG.թ6$+jmRku~qSpAm%\u001eHtfT\u0014,H\u0015\u0019B\u0012DTE0M*\u00034&;r\"%\u0019I|NLVu\u0003A)M0\n(T\"X6\\lT\u0010\u0016\u0006\u0002H5Q\u001cP'P't2P\n\t[!B*J+(ꋬ\\\"/-q{!l*h;\u0004\u0012%&UQZG\u0001m\"\u001e?\u000f%t\n\u0015337#\u0005;K\u0011K0(\f\u0003tNܦ\u0003?\u001cOcr^@k\u0015LX:W\u0004F`W\\r o\u0017aRo\u0014ݞhnmy]MO\u000f\b\u0003'\u00032O}rBˆn(T3\u0003ʜƭ\u0001\u00193(T<$l}\"\u0014$\u001dBW)/\u0003\"~YU̹Mֺj+7,\u001dTݞ+nn5\u0000!h+q];6O\u0005OPh<\u001cD\u00150Tev\u0004$\u001aT\u00009t\n%\\\u0011IT\u0018Bו$ԕhh\u001f \u0004\u0005\\N(]EAR\u0006+U;t y$j]N΅vnW\u0011L!܎\u0011w]@+\u001f\u0002\nx\u001a\u000e\u0015\u0002A-`B?\u001cV\u0011 ->ٔT8&WӲ)B#UiOxiEjqD8Țo\nm\u000f\u0001vG}\u0013Xێ(l]6޺l\u001eC\u0012\u0001g3\u0019E$/H\u0007\u0000\bIU0Az1V5#\b\u001cQr?eZYN\u0017XT\u001c\u001d@h\u0006hUm{9R¶\u001a#\u001fhKEw\u0003q?AyB\u0006Ț\u001a\u001d*%:(\u000e\u00150V/ۑ`\u0005\u001e\u0006\u001d22mŦh\u001fH /.\f˩Kk{h\u0017}thi{emv:;}\u001b\u0007\u0001xec&(\u001d+d\u0005\u0016\u0011@\"l\"l3\u0011ӌ\u0010ë\nV\nL\n۱C\n[vI8kf{f;`d\u000f7n҈\u000766\u0004`\tnpD=.l_]?\u0005V}gV}g\u0017\u000eGGmXBM\u0006/ ^z;A4\u0007\u0006\u0002/’YzJ%Vw BS\n\u001fȈ\u0010D%\fE\u001d\u000eS\fX/&j![\u0013L1|bYý\u0014\n:@$\u0012L`\"7|\u0003h+\u0010\u0017$heELd\u0019[\b!ߚ(veu\u000e\u0017\u0013!AF$V*\\\u0013J~]\u0006\u0003\u0005VAF\u001eCH(\u0004\f\u0004rd@RyӑFf$Kj%W4zL\f8\u0004\u0019é ¡Q.\nn<\u0002\r?6\u0010viA\u0002:\u001a\u001aEz\b\u001dNB-\u0019ze?\u001e,*\u0011X}\u0018\u0004ˎ\u001b/Y82r((,`H\u0013r \u00052\u001f 5R-ͦL>\u00164JQ(ȟAhРY$\u001c\u0014\u0004\u0015'C!B8-\u0018\u000b\u0002oEV=\"\u0011{giB0\u0012?0\",\u001a\n\u001a+\u0016\u0014a߈R8\b974r)q9(ejS\fTu^휜L\u0002p8\u0006BIfr\u0001=\r\u0010\u000eiA\u000bٰI*mKvM`hE\u0004>JŸ$E'n\u0012/\u001fõ<4F\u001e\u0000soLCbVa u(\u0001\u0019a\u0003\u0017ezQ׋V\u001c\tCT\nB*ΪG\u000e\u0005\u0005\u001fX1ؑ\u0016Hu\"C\u0001BE%\u0012\u000bGa1v0~` [\u0003McJ]\b\u0001|ű(\u0019Y\u0015\bqBDl.\u001fP\u001e„i\u0015\u0006I,\u0004Ɂ\u0001(\n\r+\u0002t4\u0012\u0004p\u00166\u0015A\u001fXm.EJE\nV=\u0006\u0006aȪ\u0000مr}mT^w簿\nG\u0007\nz\u001cP\u001bǠ܄U\u0003R\u001ecD\r`\u0019(\u0001o8\u0012c\u0014Q}O* @U\"\u0003q>\u001a\u000bqB%\u0004\u0014K\u001bҩܩ![-\rr\"u_^w|;\u0001\b\u000f\u0007\u000fr·ـ\u000e\u0018!_\u0011/O\u000e\t58I#r$6\u000701dh\u0001e\u0010+\u0014\u0011q+gıZF\u0001ƃi%F\u0000\u0012dp*\\'(c'\u000f\u000e\u0019Ey5$%JQN\u001fX{\u0006I\u0010\u0001\u0016#%\u0011J'Pb\u0004N$tlIFx\n+L+Rvj+}`6\u001a\u0003\u0013L}a@\u0018$v#̌\u0019815*\"Qؐ΅9EJ\u0002C%6L.Kn:\u0011H,N\u0018X盺5bq?\u0014)t\nek;E\u0010m\u0002XUr3Z\b\u0006r}B\u0011e\bΠP\u001f>o4\bƱ\u000b'ގC;\u000bPԫ\tR\u0000 J\u0005F\n\u0015\u00065^*5zj'+)GN\u0013֔XrG\u001b^\u0007j\u0015sb\u0015!!3$Y\u0012+6`1M\u000eLiG\u0004\u001b\u0018%^KaM\u0011R\u0014@Y*J\u0005,^Jڮf\u0006\t\u0017\u0004C\tye\u000b\u001cC\u0011%Vyd(\u0018I.Bo\u0007T\u0011B/-7\"Mz@1ꔉ\u0012JE2AQH6\u0019O\u001f6\bq\u000fHTL煄PKo)\u0005H%&蠟J\u0005.\"\u0012]\u0019\b[\u0011\b\n&,4\u001a\u0016~\u001fS.?4\u000e\u0012zE)FU\u0017ޭ~Q\u001b\u001akf\u0016I\u00135,\u0000\r nqW>E;s[A\u0004j`]o5ϏŮ z\u001eک\u0010^Z\u001boZ\u0004G_WAG\u0006=\u0000$G_0\u0015auޛ \u0003?\u0018.T!F[v7r}hTp=\bC\f$/t\bL\u0014\u0018af;vM/\u0015%֯,$_P\u001b'\rJNвeW\u001fjqVy4V?a?0s\u000e\u001fqZ(O\u0001̞U\u0019H7*_1W\u0017yJ\u0018\u0012ۍ\u0002cŠZ\fZ(\u0000B\u0019P}Ӫ\u0001y<޳\u0019'Q\u0016Y\n\u0017\\MNBIPi\u0012cfV+dQ\u000f&\u0003ӻ#&\u0017`Kb{`ND\u0003\u0016\rc'\u0001Z0Uy,\u0010\u0018x5N\u00020(\u0011\u001aB\r\u0006)\u0007\tBL\u0012A}AĠ>~\\P/,),\u0001\u0012fA&w>:Po\u0017$4a\u0003\u0016\n@~ٺٛbe_\u001f\u000e!G'3,BGŮp\r\t. \u0004\u0003I;ieS\u0004;E\u0017~\u0005Nڻ{\\HyzwEޓ#J54b!IH`i!f6\u0006;2 x:\u000f#Pάom\b\u000f!\u0013\t\u0019\ntsZ\r\u0011.a֋\u00119\u000f#!Yb\f(Fn%hm\u00169\u0019K@2dXer\u001f\u0012CF2l2/!7E\u001e6b_Y\u0016-3\\ڢ0r7\u0003\u0019N6ۭM5}V\u0000\u0018*B0μ\u0006(0#\u0019!H75\u00021La\u0000\\\u000b \u000fvH>o7UI7n>*Rr.%V2Ź!مa&~@,\u0002M-\u000e0*MLހBY\u0000?JB+s\u0013cY?EO*\u0015˶\u0010Ԙ\u000fLB\b\u0014jV)\u0014\u001abcAE\u001f*!d~ TmhLhNw4S\u001dל+LPI\u00152%\u000bG}$١/+AM\u000fbN\rc\u0011\rS[ktV޲ēGX\u0003L\u001f8\u0018>-݆\"އ\f ث5e2>q-CJ\u0016\fB\\rR#\u00069sSph%\u0001P69T\f\u000f4R4\u001aB(\u0002UV9n\u001bw\rMd\u0000,+Ҹ*VKЖPO\u0007K\u0012v$\u0017k\u0003\u001f,KP\u001e$\b|ys\u0017BO\u001f\u0018!{jF\u0015!1{\u001e\u0019QѕUTʍIF\u0003fWM\u0007ZP]m\\\fu]K\u001dv[t@R\u0019n\n_L\u0000\u0014\u0007o\u0007U6`,6x\u0016\u0013Ǥ%\f.8E\u001fzM0\\\\,Rާ[\u0007I\"\u0006\u0006MX~ TF!&l%Œw\"=bɧΒ!\u0017%\u001bq%|\u0017 EH:tH8Yb 0\n\u000b\u00113*\u0014\u0004pZAUA<\u001f\u0000I\rͩ\"\u0018'e\"]4\u0002D:\u0015\u0013GX80- \u0017\u0018ǥƬ\u0010\u001b%KCQ\u0012N\u0004͚JH@}1\\϶i\u0001lfտJj!\u000bp\u001d\u0015:\u0000Ehh\u0015B!\u0014\"Åy\u000eʼѶCDEFk\u0002&ڡe\u001b'<\u0001u+V0i\u0018\u001e!\\\u001cͱE')LZ^x\"\u000eMʰ(A}D\u0012 Ї9zY\u0002CC\u000bPF:\u0005\u0003\u001ekJa7]Va{ k\nCJs7\u0017\u000b1\u001bm\u0002\u001a/TGU+\u0000\u0010EH!\u0017H_T\bz2`LE\u0007\u00151=܌\"??\u0000w\\\u001dR\u0005\u000bK[\u0003TP-4k7\u0010!M\u001a\u001e\u0018t:IAyA\u0014\u000b\u0007\u0004\u0019]3\u000ekȗ\u0010\u0003\u00051ߩ\u0010;F\nrp_0\u001e\u0013Rs2Q\u0011(\u0018~-#8Xh)!\t\u001c`Ab$VR>4\u000fLR\u0003)l(N4H\\< nh\u0016\u001fC\u001fF6\f\u0015q\u001apsHAX\u0006\u000eQ\u001c\fH@χN3\u0001Qg\f#2w\"G{F)\u0003\u001crb6(3n!h-\u0013TM;R|U(\u0019Z\\\u0007[ãYC#\u0006HQewD`\u000bV\u001c\u0007\u0013dw\tOЎ\u000b\\\u001fj9!ip\u00127\u0019 Q$'ܱ~\u0000\u0002ВC\u0017&f\u0014UJ[&.\u0016eFCϫC\u001a!gD\u0010ЇQ.`۫\u001f7\u0004\u0018k\bAUq\u0005p\u0010\u0016E\u001a\u000f\u000fd\u0017! F`G1y\r\u0018$KbʧU_LI\u0015s\"\u001fhlDžN&\u0015L+\u001f\ri\t8\f:0NJ Mj%U\u00113! )\u0005wRd&*\u0003jH2ڤRǙ|bn]%C\f~H\u0018\u0014[IdFii<ȣtaCѸρtP{砉\u0007(&z\u0010VJ?@V\u0010\u000eY9I|Vj[p|x(İZR\u0006bA%\u0012%ݰR;.Eb\\0)`\u0010,;p՞qu4CRؔq~\u0000<.\u001c-n\u001dǡtX\u001f8>\u0005|\rp\u0005\u0000ԀB\u0010\u0003C3Z @/AY\u000et\u0019\u000e\"k\u00198]3Ko\u001fKOڥK/KŠiof.*\u0018,\u0017Vo\u0007$d#s\u0014J?\u0007\u000f\u0002\u0019T\u001bJ4#\tE\u0000$\u0005@\u0011q\u001e.\\]zF\u0000\u0003-\u0000~%e6\u000f@!\u0014k#\u000f\tՌ.!B9zIar\u00130L#O@dL\u0007\b\u0013zcg\u001a \u00161\u0003]gWڶA\u0004\u000e`\u000btD=\u0003k1Q(yPB]9\u0001U\u0014ѭ tX5RdgeDټ:\tQy^=\u0017^v\u0016.\u0007D\u0004X\u0010X\n҂tM\u001dV嫡8a\"\tzx\u0017QyuOQBiQGâ\u0019\n_\u001fWx8N\u0010Gǩ\u0012F\u0001A#2]W4Z؇On\u001c\u0016Pż\u001e\u001bɯg&zRq-./x(2)h\u001f\u0004\u001d6JjEyR}\u0010I*}5\r\u0000n\u0018WhY\u001d\u0010VYb\u001cpṋ՛X\u001d.q)\u001eՃ.\f\\= X}yS\u0001\u001e\u0017_F\\?\u0000)ժo\\jv‚q\u000b\u0010\u0018\r83kS> \u0012Yl#~\u0014j*!B=w\u0012O=H݊\u0007j`S\u0003\u001fǦ^XSxԧvfzOHMS?\u001cR?SR(moy\t\u00184\u0005vP`\u0006y3Jhakq\f3~ وy\u0019JOe_br\u0003\u0019|\u000b(C\u000b!+\u000e6t\u0004|.Hy*H\u001a\f\u0001\fڂ\f\u0001q\u0004!L`\u0011\u0002\u0000\u0003!25D{2l%jo|4\b_1\t4jn\u00199l\fSo1rXH;\u0017DP\u0004\u0010\u0001@ixN\u0014vy\u0015\n$<#&*hP\u0010!a\u0016vS\u00180\u000b\u0013\t\u0004qU\u0014l~qFln A߈\t&m\u0004\"=\u0007,=z޸\u0019^Y%\u0012_\u0004>\u000ei\u0004>\u0017\u0018!\u0010MQ\u0014$M\u0003#j\u0018$?8\u0018\u0019?Q\u0019\u0011\u001cE\"0$Ne\rmNzK\u0000u5)\n\u0002Q!\u0018O1\rr\u000fhhh!$B\u0012\u0004\u000b\u0010[\u0012Q%\u0002\u001fPƙZm5+0\u0000Pt\u000eTZ)j\u0017%S\u0013\u0011,\u0005\u0002M\f\rm'\u0002\u0006勰R#8A,'ڹGʆHT\u0006JM2\u00058CAX?pK{9\u000fJ\u0002PX\u0004҆\u0019\u0006k\"lB\u0013)\u0007d=*2\u000b\u0018$qC\u0006\u001c\u0010\u0006hbعHF3ͤ\u0014FSXS\u0003&u62a*\u001aD\u0019v\u0018&<1\fp޺Fi\u0014ƥKį޽VVN,+=%l\t,-G!$ǜ.p\\\u001a\u0000`\t?!AA\u00151Z\u0007c$1ۃ5]y嘋I<0\t.\u0006hѡf-tIFN\u0007ԡkԡ#tPT+\u001b\u0005\u0007S!)yx%8ڮ\b9{ڂ\"\nJ\"R\u00175E+GI@\u000f\u0014V\u001372k>[X'N\f\"\u0013QCTi\u0019O;\u0017[\u000eC\u0019+\t\u0007\u000evpp\u0018\u001bw\u0004ײ\u0004\n3)dR71{oR\\j'\u0002dXRTujpӎ\u001cQ\u0013^{02}\u001f`\u0016\u0001ii`yʰ\u000bj\u0011\u0012\u000f̩01\u0019\u000e\b+\u0017ـ\u001d!Ť\n\f\u0018\u0019\u0014p\u0012ێ()rC!\u000f\u0000ƍ\\P>!'\u001f\bő\u0016Zr)jɋ\u001ce\tNG\b\"16Y\u001dR!2\u0015\u0006G\u0000\u001e\u00100{\n\u0007`\u001aMqX]6:d&\u000fh^[%ZIA*)\u0014\fNiJg\u000fCF\u001c#p\u0014RN:+̊ԜYCF\u0000\u001a\u0003r\n\u0005i\u001e4\u00024{iNi_yY\u0001^1\n\u0010\r\u0002\u0013\u00192w`O\u0006Mp\u0012&8)>AZ\b\nbO\u001bʂGY!͉J\u0003\u00078\u0010e)?\u0011Sz^c.\fQ#ZF\u00020.\u001dZ\u000e;\u00030c6s@k2*C\u0006\u00061AYz1]\u0007\u001e\u001a\u0012ft D-\u001dB-\u0017\u0015*2\u00155W@pZaR% e$Vx\u0004C\u0006G\u0007HxH&U?@z\fQV24d\u0004YɈW\bb\u0010\u0007N7ڟm\u000fDj2\u0012Vl\u0014\u000erA9ED\u0019w\u001a4\f\rus\u000f\u0013P\u001bb\u0003fῡ#+D!0\u0002\u00153VL\fMm\fu@\u0000Pbjx.Z٨,\u0003\u0012\u001f\u0015g\u000b3\u0010-Ii3\\Q@!\b |\u0007}\u0011Eّ\u0000/)\u000f88\"pH\u0016H*>D7s\rR)kb4\u0002\u001fy\u0001j\u0001p8uT\u0016AƊijF\b\u001at\u0014h4$b\r&Ln+p\u0018\u0013ˡ=U\u001c\u0011|)\u0007<\u00031f\"\u001c7B\"HԆ3\u0019^\nJL,bv\u0014\u0019Ұ\u0003#\u0000\u001d;ՔO=\u0010MŦzT8\u0010b4p\u0000`\r\u001cl$8ڌrnx}-\bq\u0014\u0010}\u001c97H\u0011Ŝ^\u0000\u0013dUby$&\u0011n@p4$\frI\f*\u000bZ\u001ay\u0014\u0003\u00030\u0005\u00135e8[Wq+4d\u0014\u001dZ'I\u001d\u0002î$ͮϙծ\u0002ۥ+\u0006(~;\u00031QJ\u0005Z*ѭ@,\u0018,I!԰\u001e2(n-ë2\u0001\u0018\f\u0007\u001f2.Х3\\ܥ?\u0018 \u000erDevV\u000bWifQ\u0012;\u0005]Z\u0010j2W?E4\n#'Z]oK\u0001\u001cat\u0011QtKvuz0>\n?s\u0010\n/Z9\u00103\b\u0016\"\u0005\u000b{\u0007\\\n{\rU)\u0001==\u0012zd~eGfunJf\u0001\u0013@?}Umf 'I\nȜ\u0001dC>g\u0018>G\u001f{Ty޵Y#(1'hZGO0\\]ׯ6$\u001d2XFi\u001c\u001ep!t|\u00160\u001a{\u0003v]T6\u0013M)\u001d+~`\"\u0006zn\u001eZV_2z\u0003ե\u0005\u0018o=[ϭ`])AM\u0010\u0001\f7.\b'\u000f\u0011$|'\u0004FxJu.\u001b\t&fla>\u0003(8jpzZ\u0015\b:\u001cK&h\u0015ʛ\u0001V?wX\u00177?)\u0015_\u001fH]\r=\u001figWYfWBՋH5\ns\u0014\\=dl@]#\u0011x>ι64V]D m\tH\u0014>/Z߬?ݗ[>ڍ2\u0000\u0000m4\f\rOS=hT\u001fBNT\u000bcCP\u001eg} \u0004)\tFb?B\u000b\fUFD\u0018\u00023\f紳\u0002\u001e\u0019լ1Bk\u00117*_Y1\u0006\u00152+\u000foVl\u001b李|r\r-m\u0018ٕ\u0010xp\u0007Z\u0015.U}m~\u00069\u0019>Ű\u001b>r>E:\b\u0006ef4\u0010lA`\u0003\u0007e\u0013\bTצ<\\N8I8[XG2y?pB`r\u0013wsDȶE;Vn\u0018TԓB\n\u0019CXӹ\u000bzR\b\u001d!\u000f25'+Xql\u0001օW;.;\u000erI\u0007\nս\u0001\"FlD=KXp׳ѼX\u0005y6\b1B6`\u00147T\u0016w+Q5\\AdKG\u0015,\u0012<ʅDCM\u0007:/\u0001Eq\u0019D--\u000fBqI\u0015̬\u001aB\u0003l9eU-ˊՄ\u0007ejGBj\"\u0018#\f\u0005\b0\u0002T4\u000eYdG`E\u0014\u0003H\u0012\u0013B\u0000Ѥ*\u0000+j\u0003p\r\t#DB'\u0003\u00028ρ@=KɃꆈ!\u0015\u000eH\u001a\u0011*+Cpbm@vU\u001cIb/HRI \u0002J*\u001b|g/c0\u001e\\\u0002\u0005!:\u000b$\n\u0016\u0018\u0012WNǬ?j^XJ9J:.MzovM:XsY\rCJ84X\u0006MYlΝQnp-\u0015\u0000^Q\u0018\"e/#H\u0007&\u0000ǡgGt\u001b\u0000P\u0007J'MOm$VP!5Z\u0016\u001fF\\b>kڎ\u001ae%APw@\u001a\u0002.g\u0000hQ\u0007a(Ax\u0001\b\u0015\u0004N7\r &xMl\u001aB/3xtլfOD\u0006ٴGDl+h\u0004\u0007oS~`=s\u0000EԲѶі+mui;;$XU\u0016HB/@E\u000b\r \tgp`21\u0001\u000f\u0010\u001cK~%\u0002n,J4wX\u001a\u0006VA8ZЇؘL-\u0010-Ce[\u0002\u000b\"[\u0018K\"h\u0012\u000fiA|_Fr)\u0005\u001e\u0000.\u0017%\u0000ލ \u0018\u0006cgb\t\u00063o\fm\"\u001cF_d\u001eG9bMD/\u0003Y3\u000fq\u0000͆B2GH\"\u0015\u0013XDd,sE55(SD\fԪNU\u001bzx\u0006E\u0018\u0011Yg\u001bo\u0018x\u0006,\u00012iCleihdpC\u0014!W\u000e\u0011\u0018,#I\u0014]\u0000X@\u0000\rOP-8h\u000f\u001e[[\u0007lį119r̒6r65zD\u0013\u0012\u0001ˠD\u0005\u0010UN@\u0015~ h:\u0001^hL}v2uvU񲤎\u0005ʲ\t\u001b!U\u0005\u0001s$I\u001fSy\\=HI#\u0016@b\fN[ \u0001\u0004M\u000f_J9֦\u001dˌ\u0012\u0006fE(\u0018n\u0016V\u001aM A\t6n\u001e\"mbNBB\u001c\u0003\u0015\u0001/t`\u0007(h\u0004:U(j#$\r.\n\u001e\u001b\u0005j~\r\u001a>\u0000\u001c\u00155?:,̝T@\u0017#km\u0003\u0004\u001dL\u0018@0\u0006A;k3n׬fg\u001fN8\u00179\u000b\u000e\u0017#z<4G~$\u0001QB\u0005up&M5ۅ\t~@⭐ &lAfB\u0011\f\u00132H,@ϡ\u0003\u001dvZ\u001f!!\u0019J\u0001蠻jOؙF%<\n\u0002\u000f4> `c\u0016\u000e7+4k^2\u0014NfY\u0011owͭ Ha\u001f0\u001bC\u0007fT)\u000ecËQ\nIm\u001c\u0005\u0019\u000b\u001d`Ҙc2DiKNiHga\u001d\u001a\n^*\u0011E^\u0014\u000b\n#+\u0012\"\r\u001a\t͝\u0015\u001f8\u0019\u001cԪ\u001d2(\u0016ey>\u0001\u001d!Qx-Q\tEp[򀰈֌7\u0000(BWZ\u001a(?n\bI\\W8\u001fPvJP4媸>IJ\u0012ȅ$6\u001e\u0018\u0010\nid.e'\u0010*\u001c=-\u0001\u0002@@\u001aBMSDVN\u0004l\u0012E\u0001$\u0005\n!YGp\f\u0013@\u00141\u0007\u0015\u0015-*\u001dp-\u0012ϋe+\u0013\u0005h.2\u0001̠Ȉ(j8.\u0004>g{\r\u0007N\u0005\tɨ\u0014(Bk\t\u0011CK7熠&\u001e\u0000\u001d5x\u0004{\u0004\b<\u0010\u0013| \u0019\u0018b4@Okq\u0005\u0005`K=[N\u000fh)i.fS\rnGp\u00124u\u000eͥ#2q9I\u0001=Q\u0005iw\u0002s^X3IL\u0011N.\u0001q+wI4s\u00070\u0014`ܟ`w*\u0013@>\u0001n\u0013qA\u001858xuB~t1\u0013Zp\npJ'Ţh\u0000D\u001e1\u0003w\u0012\n)\"G<8#BInc$(\r$68-\u00137R\u0014F\nR{T״JK,4[`99ݱ~O)\u0006\u0004LR3am\u000f%3>\u00155{$0\u0001 (\u0004gͨc\u0010\b]\u0012*TJuML2aRzJ\u0013>R8P\fL!6Qj,\u0012*\u0017S#V?z6\u001bh\u0004Z]:NtR!;*)~M?Lo'w،:)#qROF\u001bQ侔J\u0011\u0007\b2\u0006?aK-BVԨUN8pceP(\rRj-\u001c$z}\u0001\u0007u$PH\u0004T\u001dVn[\t\nfgע:\u0000-Ӂ~~@t(zuͺ\u000e\u0001guL']\u0007a] $(G0.=yI}闍~?pJ\u000e+h4\"\u0003R*BqKm|8{^{MY\u0001\u000e\u0014\u000bI\b\n#\u0011|t\rKT..bzt^襻H\f\u001es\u0006]G9\u0005]\u0007낮3\"I\u0003][GѮ@P]:\u0005I\u000bo`,\r*\u0007MaȠwW'Ʌ1\u000fl9UP_/:\u000fdV\u0002\u000b\u000b<\u0013N'C:P6\u0006\u001dc\u0014\u0012\u001aǮ',\u00172W\u0007\u0003\tE=\u0005aOZS\u000e1\u0019\u0001T[\u00006\u00178$g\u0006חX\u001f\t\u0007\"B\t@\u001e\u0007!Զ\u001f(aKYP#e`n3u[\u001eҀ`\"\f\n\bKhT\u0006q=\u0004]Ͼ\u00113v}\rPl\r\\\u0012Qw\"\\?\u0017PGM{G_[g\u0011\u0003mE[ATc\u0019I>\u0006\u0000B@RÖaefHP\u0011wv͠\u0001h`\u001fH\u001cJ\u0016À\u000e|b=\u001b\u001ca3rX\u0012\u001b\u001bl\u0019Ce0\u0004HsLFx6Im\u0011σ8COF\"?\u0001|\u0016,MLYi\b/:\u0018JPLƣ\rZ;l\u0012\u000fkFݲYd\u001bԄ3Nv#n\u0013~\u0000\u0013Sqx<<\u001a<<\u0018E\u0017\u001a'kH!}'`\u0004\u0001pG\bhR\u0001$euiK\u001d1V\u0000pȚ4JP\u001el:@\u0018\u0003R& \u00141ٖ9\u0017+Ǖѷ\u0011B0}\t\u0000 Wjp!xB\u00007\u0016ˣMZ1\u001cxR}\u0001`R\u001c*%\u0000QN$@I\f\\\u0014\u00125\r \u00195W ]اh@ \u0017\b\u0004z\u0012΢QgȳH2\u000fx+WFZldy<\u001be\u0004\t|NRH8R\"!Q!j\nD=3Q-g\u0000W>)k}\u001c\u0012ʘFdVź\u001f\u0018jD+f35l,wj\\\u0011JVWr0f\u0010\u00033\r\u0016i&,RVpX$k\u0011ky\u000fH)H$\u0013\")(kƙJ\u0011\u0001\u0000\u001f~)\u0012\u0013à\u0000_\r\bΕÀe\u0019Ŏ\u00038xuU\u0006\ry\u0012Nu\f\u001b9,a\u001cD\nvk*c>\u0014@\u000eM\u0011\u0007 MpMGD@I)N\u0019Y\u00010\"58S\":\u000bFQǩKIYZPG)Z+[Jg!\u001b%o\u0019\u0019\r=x/\u001fPw\b0\b{7/F+M>lʌ#\u0010AVH$ƻd\u0004J\u001a\u0001QqtZ:&x|:}\u001a9i\u001bC7#å? \u0012\u0014\u0012ʜ0fUul\u0004+ʖե\u001e&ll!Ő+QCQ0\u0004\u0007\u0010\u0005,d\u0011>\"DL\u0012\u001d\u001e\u0006\u0017\u001ej\u0011\u001fp\u0012(Fn$Q&\fX.\u000eDiS(\u0000Ǿ-*\u0004qe=X\u0004\\\u0001\u0006k\u001e*+\\\\Xg8@\u0017Lp(+\u001f\b\bs\n7&\u0000\u0010mbF~ȵU!\u001adV)$H\u0001\u001cWJa\u001cN)!V`A]p\rJQū,\n\u001dq3YKj\u0007\u0011E\u0006*D\u0006$RmO̴bK+Ҋ\u0014\u0012x`Piܮ\bI,^\u0001\faUa\u00063,vM`\u00189-0l9wBA\u000e\u000f8\f@g\u0017ԃhqDZW}]mPvI*\u0014,sy.]4\t śX9{|SSpSWr8505Lznm\u0014Z?Ml\u0017\u0019@z\t\u001aЉ++VZh40F<\u001cFAH\u000f\u0002@YF!W\u000eJ1·\b`^\u00156\u0005Z\u0017E9i\u001e\rl!]JT@!iq\rlFYìa\fH\u0019w\u0018ġǧ_d⎅Ȯ\u0012\u0012P%aX\u0000A\u0010\u001e5fћ\u0010#J'\u0006Õ@h\u0014\u001b$\u0004W@W\u0010\u001bhY(\u0001;\"\u0005\u000bd\u0005\u0003gb\u0005\u0004Cݏc=X=\b}!\u00052 ȩp\t\u001fXg(\u0016\u00191!v>R8\u00040zIcVI&\u001f\u0005g0[\u0006\u0013WI!*NLф0e,F2u \u001a\n\u0017\u0012\"#]\u0002Te+KpȞ:s\t?b\tq3qq\u000bV\"b&$j\u00117HxG\u0006\u0001\u0010񲗒󻊜(X.?@-f\u0006 G\u001aJjMٟh\b1L`+R\f1Ss\u001es\r&H\u0003F\u0006SD\u000f%\u001eto\bUf ~@#܄e=@\u0014\u0010B±`HFAo\u001c\u001b\u001eQ2\u0017\u0011\u0015\u0018!ȷ\u00100q\u000bS\r0\u001fʦ\u00056CаD\u001fhhX\"ÝK\u0016X\u0018\fa$FD\u0006\u000f\u000b\u0005\u0005t ̑\u000eh\u0001\u0001D\\h$\u0010Q\u0019v\u0003\u0007[Af\u000f\u0010Ɏ\t`$\u0019;Pa]EޜR\u0019\u0004:\rE*T3iJcjht5C;\u001fׁFȨ\u0003]&>\u0007\u001a)h\f\u0011?p\u0006X}\bmڵh^|؄71H,\u001f6@\u0019.8&pP\u001a-x{Q$eGӡ/`a\b{ 4\u0007\u001c\u0006*Tٺ\u0014\u0006>,㠲ԏ8d!qR'P\u0018K)WjF-;ؑ\u0002ѥ\n€tRh sdp_)Vէ\u0003z[9)Z3;H'~|@!\u0005Ǭ\u001a+H\u0004S\u0014\u0013hPR\u0019=ʹSIC\b=ck\u001c\f\u0003d\u0016ꁫV\u0007 \u0015Da\u0001\u001fAIP\b2G\u0010#iaQ\u0015\"ξ\u0010\u0003\u0010I\bd8jX\u0016åqZ\u0004PAFl\u0014(XV\ta̕\u001f@pGF\u0015?N\u000eşDl\"&̥cRy\u001eaC\f-\u0000FXƄ~\b!h\u001c>\u0017OKíR2G\u000b\t\u001f>q\u0018\u0007\t]<֠XJi@ eE#\u001e%e>_'AHjm\tŃ\u0006b\u001a\u0006G\u0011\u0016\u0004g`2\u0005\u001fq}\u000eF\u0005p&&uM\u0018Y4v\u000b˔R1ud8)LQAf_H\u0001\u001c?i^\u0004kJ}rH\u0005$ߑ\u001f.H\u001a\u0007!\t'\u0001$\u001cÄuN4\n@5S2\u00008V1^KX)9b/0\b\u0016ǐ\u001cBm,\r:\u0015\u0015\u0007&\u001eMVı!\"\u0003ܪ\rh[\u0018휱J\u001cL,Q2\u0016OlXe2X*ée1;\u0005+)&YN\u001f\u00002\u0001\f\u0005\u0014+4(p\u001cn\u0016Ǒq$1qQJ)D)J$DI\rUcр\u0019\u001f'AME3h\rx*2xR\u0006g&\u0010\u0006Nl8\t\u001d(\u0010xFRtT\"τ ǔ\u0002)8\u000b\u0007\u000f\u001c85#\u00146\u0000q`J[pOÀLO\u0005v#d\tE\u0005G\u00057\\g\u001f\u00009L\u0007DK?\u000b@lU\u0002\u0000!E(c$lN{\b%w:\u0011<\u0017HV2@.MU½nRG~:d\u0012\u001c5PT+c앉+k\u0003\tvV\n\u0018\u000bj 3\u001dToD`>\u000ezQPG1\u0001D\u0000 \u001d\"cԢN\u0006$\u0012+\u0015@5%W\u0004.{\u0001mR\\X/:F*\u0004HNP.\u0007rLX\r\u001dê\r\tZS\u0010\u000bqP)w{\u0006}s\t\u0007N\"hZ;K)E8J\u00045 k\u0004\" \u000ba.S_I\u0006\u001f[\bb%\u001ePű\u000e\u0003\u000bKڿ\u0005@^r!\u0006:H\u001fXH\u000eI^K\u001fPXn\ny!n/cw^,t~NZ^H(\u0003-R\u0013J[u6VJLv`\u001d&ػ~~{PZ\u0017uXu\u0010DZ뗃cα\bͽLr+|W\u0003!\u00125>7Vpi\u0016]\u0016X,+Vpah\u0007]\u0018>\f]WI\u000b]\u0017\u001f\u000b]\u0001nu݃T\u0011]7e\"\u000e:\u0005zu\u0003uv\u0007麸v\u001d3\n'\u0001\u0018f$tM\u0003\u0007נ뭪d]\\u\f\u0014)f]ߘOV\u0004]FNuÈUzsuOŰ\u001bO5)ܥsB{Z󥛖VW\f<\u0013U؏\u0018)+r~RJ\tR\"v\\i\"\f+]\\\u0000J\u0011U\\\u0006\u0007ĥ28&xJ\u00028)+Q\b//9@c\u0004\u0018Qz\u0018z\u000f7E\u0019\tzK\u001eSuV4TZd&i)Pqz(\\yF\u0013\u0001Rra\n\u0018v\tL\u0014#\n\u00158@<\u001br9\u0007Fa\u000e\u001e'/MS=er9\u001et\\\"\\\t\\\u001fKuzNi{\u0011\u000f\fL[lD\u0013O\u0003'0~;D>}\u001bDfH\u001ev\u0007(C\u0011\u001fNU~hJ7\u0004O+tC}F,pAc3S\u001fh\u0011\u0013jV\u0007y\"|Q8k)\u0004\u001d\u0002}M\u001eКKCi$\u0005\u001c\tީq\u0019یuZ\u001dKre+(\u0015c*\u001fK\bdE9\u001c\u0015\u001cD,\fA@$\u0006R\u0018\u0007edU|ZAnF\u0016a0 ˈ\u0001\\\u0015n.\u0007`tqvܭttV'\u001a ;L}T&%=3]!%{t\u0010A\u000f\nEJ\"\u0014\nݢ\u0011v2I\u001fT&WpR/Yqo^\u0001PCM̝\u001f\u0003T?XH0L\r\u0016+tva)@\u0004\u0013D\u0006A@o\u0011Эc49jƖ \u0013*\u0003?:}j\u001ejWRD\u001bNH\n\u001br\"B\u0006F\t\u000b\u0013\u0005i\u0013= :V\u0003[B\u0018S\u0015~-\u0010-IUv\u0016 Ii; 9fe\u0013%z\u001aP#tS]\nn@\u000eJ\n\n:\u0010p\tǮ\u0015*\bhx\u001e?\u001eh\u0004\u0011%3,\n&\u0016O%%\u0015K\u001eP\u0004M!\u0001jNzؖt\u000eZk2p>Htia*Za@)\u0004\u000fT@◈foTfcb}[\u0013]/:rْD\f-KP\u0005#Y(\u0004aN\u001f'sryK!iM\u0005L\n0R8L0\u0011bdrdbLyJD/i\u001c\u0011\u000b/\u001dCjQuM0'pYNb7Vҍut㭵\u0001\"8\u0018m;4\nO\u0003T\u001a%\n\b\u001dy!\u001e\u001a\u000bQ!d)+TfՎ\b:cـ^zـ^:a@h\u0012\u0000\u0003@K)\u001bSP l=ٳY\u001fn\u0010\u0014\u0017t\b\u0019p\n\u0007w4\u0007H fዲ\u001f|\f$Ao~P\u0019\u0007˪{0 7\u0012]D\u00072\b*\u001e7^-#CZ6\u001cR \u001c-SFPzF5,bD)ڸ%Φ'jAE\u001fK>\"4g@\u0007:\u0016 W>􅀓\u0014Y2\n\u0004\u0015x\u001ĕt\"6\b}\u0011,\u0001[.\u0006iT\u0002YJ\u0015L%T8\u001b\n\u0012\u0000rIk\u0003\u0015Lb\u0013.\ruMhՠJ\u0015[('I;i\bh3x\u001dCzt\\ʈ1\u0001t'sƥ\u0014&dWu\u000fkF\u001f\u0000\u001e?6N@XD\u0016/s\u000fDD\u001aYLƒ\u0003USq1\u000e&HP_B\u0017kr\u0017vu5\u001aT|`w\u000b\u0000{ǞAis3݀ʈ|\"k!bQC\u00070\u000eD\u0018qǁ\u0013\u0018/c\u000f +BLhH\\3<<4\u0007gTD\u0000\u0003 a3(=n\" 1hɲ@Hm3A\u0004\fjMZ\u0007\t\u001a\b\u001f\u0018$\u001e\"#y\u0015\t\u000b'no!Q\u0014'XY)1\tc`H\"\b̘0TV(m&o`\"%Q\u0000\u0000\u00170\u0019\u0017094\u0006\u000f<*\u0016\u0017gsJ-\u0006ţL<\u0001XNʗ,BQq\"4\"Thj4劇8\u0019B8j2vv\u0000#a17fY/\u0005<4\"|6$$B\u00160\u0004-dVjވ\\9B>9^\u0011\u001d:9\u001e~ D&\u0003D\u000btp8P\u001bV/Ô\f\u0004,r,&E24\u000fq&\u001c@\u0005ԱQ\u0012)!2qjdĩaB\u0018\u0006Θ`\u0018&yV\u001a~PM\u00052\fcd|2qB\u001e 6\u0004o\u0010,ɂɏ;=&WKbg0L:\u0000iyu\u0001?\u0016V<\u001el\u0000/\u0013\u0002pP\u000e\u000b74&;虈5\u0011\rAs\"\u001a4t`G^\u0007p\u0000\rM<$,\u0005du>]\u0001\u0018\u0012\"\u0019\rW\t\u001408F3,;o\u0002Ghe\u001b9\u0018p]谡,D\u0014\u00030\bf`\u0012y@\u00074-\\oZ\u000e\u001cr9!\u001as\u0010d5jcʵ\u000b&QؙQ& \u001b*\u0000\u00143\u0017.%\u0019h\u00106ƽݞgo\u000ed\u000f]\u0007\u000fH!\u0016\u00043\u001cym$&86T\u0010\bG2\u0003R\u0019D\u000104\u0003\t\u0015\u0010f_ؤ\u000fV8\u00069Ot\fr\u0018<\u0001\u001ay<<\u0003i\u0001]%2V@Q\u0014³@KlR0\u001cm\u000e66\u00065f.\u0015\u001c\u000fx\u0007[#-4%˞x\u001f\u0014x7@E\u0001\u0000Z\u001f(}8\u0005봞\u000fl/l'2dDDB%\u0016\n \u0019e&ݜהO߯\f憐'v\u0013g?PJؗ\t\u0002zUR\u000e\u0000\u000e\u0014K\n^<\f\u0014(;\u0003G\bL\u00193)űJ\u00058|Nɐ\"gB\u001a\\\u001bi\n;G\u0014Vt\u0017\\\u0002SAW(\u0018#K\u000e\u000eꥑ\bzZ\u001ff_ Ck\u0019S4P\u0001JΏ\u0012\u0015|hG]@SX\ryrz>\u001bOϟ&9fy[m\"\u0017\u00043°~e[/\u0005W;,Ů@bȠ\u001d!q\u00010W@j\u0013uA&k£`i}l{Lc!:\u001d\u00107i+\b?\u001f\u0015.s;o5\u0007?\u0001\u0010t̂\u001f@O,iu$VB$0$Ě-\u0015$\u0007\u0017HxJ~higQpo}W@\u001cơP)k\u0005k\u0018\u00032\u0010e0>I!\u001a9D\u000fI>nF8\\\u0018\u001e:-ؘ\u0016LbL!d\tg\u001ei\u0016U\u0011\u0013rhCȡ1\u0000C\u001bA06\u0015\u0014Iptk4\u0000\r;Q\u001b\tᕦn3VӁ\t\u0018adXÎڰѱ|\u0001HKPMCT\u00017J} |@\u0002>ҡ\u001f\u001cؘ4\"\u001d26\u0012Z6\u0013rS\u0001{LrK+3\u001bcS[ӑU\u0012ʣA@c8gFٵTrG5h<@!q}\tt\n!\u001e\u0015k}\b9}a\u0015Zl\u0018ظBn.EiyPhk=/\u0010\u0003:b]j\u0013n\u001e \u0017Tl-a)I.$4\u0014i̎Q,(\"D\u0011B!\n@2\u001a%\rWv8_UY/\u0015d\u0004D\u001dˑ5\u0010[{N\u0001\u0001Lr\b3`\u00108=+\u0005\u001bbO\b\u0007p\u0011Z~&\nA1TF\u0011#\u0012(\u0010@/o\t`A\u0013\u001e8\\ŕe\f\u0000\u0002kP`Qx!<2\u0017HF\u0012 \u000egps\u0002͛\n\u0002ǦSm`\u0014\u000ep9x`\u0002p\u0011Tm$DD@,H,0}C\tbVڤ^ݹ\u0005\b VS\u0010\u0018Y[\u000e[F|\u0003g\u0004^\u00102\"\"H={\u001e@Nᑎ\u0005C\u0002\fa\u0007˓\u000fy\u001d\\}**&j#DԞ])Gՙ(m\u0017\\$TVZBT\nF\bb\u001d?P*@Nߩ\u0018\t-'GҎ\f\nac\u00067'Eʪ494r\u0016\f1\u001c2Q>\u0018\u001dLo\u0011&e\u0000xٴL\u0007$qGjL4\u001c(H@\u0005P\u0014s\u0017Gcq&K#L+B2׊\u0016AآI\\!5\t\u00051z#8{\u0016\t\u0010r\u0019\u000f\u0018*_]]\u0002^\u0012/Ӷ|$%;\u0011\u0004?D\u0000):JH/\u00021Xq\bKÓzް1r@X\u0007\u0003q\u0005\u0017\u0001#7u~5&$In\u0019(۱\bp\t\rAXE1\\\u001a?!3,mWAEL\u001c4J8\u000bV&D\u0010숋t9\u001ce4\t\u001bh$\u0000d{lKe^!na}A\u0004\u0011ƀ\u001d\u000f̯ŋs\u0010P\f&Ts$\u0001[1\u00174\u0002#\u0018k\"\u0016GPVT&\u0017lPz)\u0018S~ 6Sl5UeMGb\ne\u001c\u0002\u0002\u001a0#`-f7\r9\"Hp\u0012c\bnSQY^\u001ftyM\u0006S(,W`fȪB};hĴ@\u0007\u0011Dv\u0006c:f\u0001w4\u0015[7\u001d8\u000f\u001bp\u001a\u000bI,\u0016z^g9\u0003\u0003Jv+\u0002HA6\u001aMQL[2\u0010\u0006je\u001aA*yhp8\u0000Cr\u001d`=\u001f \u0017J%X\u0000X\u00150$H\u0015\u0014($ŤOx6'.2I\u0001X\u0014]T\u0004ytX*hf\u0005«\u0003 nsGSX\\qJ\u0017\u0012\u001bIKwMuf\n\u0016\u0019u\u001b\u0017\u0013\u0003-*Ju,\u0004T}\u0004^h\u001axVռzu!f\u0001\u0017%nOUHf\b\r[jj\u0019O㭔\u0014=\u0002޽>u\u0017?r=\u0000q\u0007pTZ\u0006\u00066Bd\u0015-JR\b@\"iKO\u0001JOY(݄\u001cg~y\u0002`}u^\u000f`\u0007'B(\u0001@Y=}W(TlJZO\rx3D>\u0012%4ZłJ5tNʑH}S\u0003mI\nw>ܩ\u001f\u001aFO!\u0017P!L}\u0001@G\u0014)\u000fO\u0007q\u001f|\u0005w\u0011cy7w\u0015Q|\bb\u0019!y@5Œ\u001c`ϔ5p\u0010E\u0002O\u001f:\u000b=yzQ<}c>\u0015\n?@\u000fӷe\u001d^Fw4-KzD1o\"6J\u0016\u001e]4:%\u000e\u001d7\tjE\"^\u0007^iIWנ,і\u0017SҫBB5\u000eK/7қX\\z3(FKhUWzR+\u000f\u0000t҃.^?/=\u0000JK\bPuo\u000eSDP\u000esAJ0J/\u0004լ\"\u001d>G\u0013\r\u001d=iGṚ\u0001\u0013>D~©N=o;чpg\u0019*$OF\u000fpNF&Ǥ$\u0013f\u00180ϫ\u0012\u0005\u0014X-E4=&Q*xP=\f-\u0015ȩ\u0005\u00160gB?ǙП(Г@3FЫ\u001c'3\u0019EF\u0013lQ\u001e\u00076*֩JE賓 RST\u00111\u0015-EH\u001c&\tǀu\u00032Մp;\u000bhy*N.%m\f\"H\u0011&\u0010\u000bN\u000br\u0016X\u0000k\u0000\u001769\u0003\u0005\u0000\u0017\n\u0002\n\u0004p\u0002o@r@)MJpt\u000f\u001dY\u0007\u000f,T)\b&\u001d)Fċ\u000bj1S\u001fifBU:\u000b\u0011k\u001636A\u001ex\u001c'L(N4\t\u001c\u00004OWOA\u0016\t\u0006wL\u0004\tV;\b`O\u000eh\nM\"\u0013\u0011E£ѬL\u0003%i\u0004y\u00198TNj]\u001e\u000b$mT7G\u001b\u0003Cx}x~Cx~\u0002x\u0017@\u001f8M``\u0006jd]2\u001a>c\u0005g\u001f7d\u0017gy~Ff|$ШL2%\u001cA6s拻.P\u0012\".J@a1\u000e*2I>6\u0007V^fA:Od\u0014™hc0'r@LTaP$=Sbݑ\u0010qY}J\u0014@k Dk$\u001c-\u0012\u001d2*;\u0003$\r\nj%ZHmh\u0014\u0014+>\u001e8\u0016A񡈇|4\"\u001a\n\u0000\u0000\u001a\"Ja'4B>/Vs\u0018,Ph\u0010\r\th&\u000f\u0003.\u001e\u0011.seAP\u0003\u001et)R')5\u001e>\u001c\u0018Q+$`\u0005qp\\\u0018T\u0012\\geqPy Iڹx\u001fzٰ6\u000b&B\u001f \u001c2\u001a\u0017vbyxDM|*`JZZY4m\u001bH\u001ej*49h\\&(1h#XvҸї|/\u0005\u0003W)\"E\"\u0006XrM]Z\fT`c&|vʂ)]'\f6t\u0001J(y\u0012\baLÀ\rjЙ\u000b\u001e˼Np\u001a\u00121\u0002\u001f\b\u0015\u001eŇwX\u0007`\u0011dq1G\u000fіƔ)25 \u0017\u001c/\"\u0019\u0006K\u0014\u0003>%Bܿ\u000f$4&ds~D/\u001c1_S0\u0011x\u0014\u0016Qy\u0013+S>\u0000$P-#IQ\"g\u00041ĂvC\ns!\u0004KpSʳ|\u001f@vμ?y0\r?Z0\"fNmu\u000bPW3@S\r͂\u000e\u000b\u00117͌h+&k\u000bt]ӪG\u0016\u0018̰\u0007syUڋYd\bV\u000fܰ\u0006\u001elP3\u0011\u0014Cr\u00018\u0003\u0019:\u001cy93#c\u0001\nA<\u0006(;UP7PSQpS]lLW\u0007\u0016\u0002B*lhL+2XI}\n[\u0000h\u001b\u0011:\f`\u0003\"<\b\u0004\u00198P1ǩ0\u001fhi!aOSd3h(亩?P\u000eF\u0015\u0014\u0014G\u0015j*he*h\tv\u000524\u0004sXdR\u0004B1g9V1V!!Y`w\u0003\u001e\u0012d#\u001e\u0001v/'u{?h~T9\u0003$68\u000fI\u001a}b^\u0013QxvDy\r/*4\"\n\u0007Q\u00176ȹfg^I\u0014oZ\u0000\u0003S\u0016lD\u0012\u0006\u0018\u0001\u0003jQ{˹H+ w\u001f\u0001`0Jex\u0004`\u000f\f,\u0010\u001bGJ*GFqƬFT\u0012\u0006\b\frB\u0013+R3b\u0011 v@pHdVt\fղ(11M\u0018\u0011K\u0002`DlKCu\u0002[\u0016h:75\u000eu\b_{3Gb\u0005PY`\u0014x\u00073\u0019(16#NTq*|\u001a,\u0012g!\u000b\u0012c\u001a\u000f\bC>UI\bT#\u000f|NwbX3\u0005f\u001d\u001b\u0003a4e\u0007x\\`\u000et\u000f*W2\u000fZ\u0010.NQd\u00037\u00060wf\u0013\u0000l\u00007\u0010+h. H:\u0005\u0015(\u0018?\u0018M,\u001fH\fY\u0019\u0014\"-\u0002\u0015!xVIPA\u000f*ԘpC\"~H$\u0001tCw\u0016\u001a+\u000e\u0015\u001ew\u0018$*P\f\u0010@\u000e\u001b*V\u0003EK\u000fpQGh\u0006\bNe/\u0005 \u0011)\u0001W&)<\u0005ʲ\u0010R\u0011c\u0010\r\"mɠ\f[\u001d)XbN玔\u000eF@<-I\u0000\u000b \u00020\u0011/'z^׻ePB\"\u000bi \u001a1\f\u0005BΐL:\u0015mV\u0001Vc\u0015sL\t\u001dJJs\u0018\u001e^y,\u000eH\u000e\u001c\u0013\u001f\b%PC\u0001\u0000\u0016\u001fAT\u0016\u0018iԺ6T]Sj5PhU\u0002gfV\tFLJf+_\u001c\u0012T枔6J?\u0015F}\u0016`{աuk\u001dDgGwc$\u001b/lOH갦\u001fHTb)Թ%\u0014ûJ`4\"\b*b\u0017\u0015\u0003\"\rH)a(\u0000k*\u000e+SS1Q\u0010\u0004\\B-VʘB(5\u0011P5P\u00158\u0015* ;\u0015Y^\u000bj\\)*9\t~a\u001eº~$P-\u0000\u001cz|n%\u001f\n\u001454֫&ͬԛZ\u000e n@G>Eh\u0006/A8^߁ף\u0014ymצ͉}}Gۖ3tqun\u001f$yucpBM\u0007a\u0016pO5ڵ>TZpl?'ZU\u001f\u0011CWDO볞27VX\r<\u0015X\u0015dÏK\u0001E)\u0002\u0012mΧҩ\u001d\u0013qwd72O\u001eÝ'7T\u0007&UHW?1~TgD_\u001bXl\u00071?\u001aHF\u0002!憫\u0006o@'-NAFMQ>XP\ne9~LIAuP:=K[P\u001eS? 09ѐ}1\"c0 95:/z\f\u0011տ\u001aqB>\u0016]\b|R\u0015e\u0005\u0001+[r\u000b))}D.H?GU\\`z\u0007Ng\u000b3=L/g\\OcW\u001aTz{J\u001f1&#\u0013^\f\u001e4g'KzϽ\u0007H\u0018H\nG\u001c\noc>^kgһ?ꬤ/+\u0001@z\r\u0012yKe%K\bk\u0001s\u0006}##\u0016g\u001d5R\u001a/\u0007\b'pnl\t6eN\u0010\u0001\u0010}'\u001eOD\u0000؈Fg\u0011DdBM\t6%z΄\u0012F\u001e8\u0000'c*'W6ڜmPj\u0010\u0000P>5\u0010Gԩ4].jmwP7'RE\r<\u0018`cU\u001az$^ŠC\u001fu\u0003\"&\u001dJw\u0007\u0011z7k>0B/(\u0019O\u0016\u0017Io\u0006y)\\\u001ez{\u0005e\u0011?s ٞ\u0001bׅN!F.u\u0007\u0001\u0000KNऐ\u0001%غ\u0001\u0000_\bԾ\rȂ\u0005\u0013^]\u0016d\u0006}\">4\u0012@/\u0001u _Ӝ~G@.3\u0013\f:M,+F}F#K\u0003J$\f\u000f\u0003hM\" 4&2׀#\u0007;(\u0003\u001e\u0006_T\u0016!߮\u0004A\u0006$X\u0006e=ۂN%KE ;5 \u0001\f6I0XS,\u0012X2\u0017\u0000܀e\u0016XVSJl\nD<\u0005\u0015\u0012Ut$\u0010хY)x\nkǘxLc2ȃ \u001fn\u0007DP(i9xdti\u001akG}$\\Ud\f6\u000b]\u0010@ۢD#jd`Ƌ\b\u001c,4b$+eq\u0019\u0018|! L]\u0011I\u0018!\u0001\u000b@p1HϿ#r쒓\u0000%R{&b@|H8dDzZ|Vj\nOV\u0013\u0017T\u001f\u0004wYX)\u0005H\u0002??\u0011b4\u00129XSz&c_0<.h\u001emo7\u0003e:?p\u0001g\u0001L\u0001K\n.\u00051Ms\b\u000e.Zo9Y\u0003n\u000br <\t\u001aH\u0012Z,B\u001aUu2(<\u0000Aa\u0001+58Bry\\hR,W\u000fYS9L*i\u0010\u00008c\\\u0011,Q`\u0007n.(8dg8L4\u001cd\u000e\\ƴ\\^Zkj\u0014)\u0013%\"`Ѹ.\u000eر8)\u0010\u0012#F3\u000bbbZ(7\n@h\u0018Z!\u0012\b\u0019Cjf[uMɟ\u0002@\u0019\f/\u0018PD8R`@\u0003\u0002y]t\u0004Ғ \u001aZ\u0004\u0000H} Ш\u001d^\b#\u0003H(_@,a][ V\tI9\r!eH|B\u0013z5ĥ\u001a\"\u0010\u000e\u00019p\u0013N@s\"퀾;N\u0000\u0013\u0010B\u0017*t(ELtv+[AS\u0000\u0005Ћ5l\fdi\u0018\u0010ti\u000bn/@=2\u0016\b(s/f#A\t\u0003,+\\\u00195\u0004+(R\u0000\u0015'\u0017\u0011|ڟx6l\t|.\u0012t\u0002\u0015n\u0000)UH/\u000eHcx\ny5~)77fs\u0007Vz@\u0014\u0012\u0005\u00040\"A\u0015FYR\u0013j)`\u001fQ\u0006\u000b\u0000'\u0004\u001b\u000e\u0001HJ\u0018X,0\u001aX`a:\u0000h7\u0006e)wb\u001d\u0007H:@86J\u000b&&D\u0010ّ=t*;)\u0014\u0014$s'sR~=tJNRK\u000b\u0002ƀ\u0019\u0003%m\b\u0018&\u001f\u000ey\u001e^B\u0001h\u0005_-Hzt6.\u0000HP\u000f\bB(؋\\@P\u001fЎrlx\u0015$M\u001aD:ƪBD\u0002j}0ψ\u0011h\u001a0\rbL蝉៉)\u0007Cq\"9JjȯV&$'YL((K\u0019x\u0012\u0012bҼ%Ne2P\u0016\u0012\u0019ޗ\u000f-0\u0003f(ۙt\u001fpxYx}>q\u000e!*1Ad\u0000V\u001d\u0012ܥyx^\u0018K8\b\u0017\u001f\u0010\u0011\b\u0013::;Nc!\u001dM}r͛7\"8\u0003qIh1Z=B;&%Ph\u0015,\u0000>\u000eq\u001ciGQ\u0005~ \u0000\u0007\u0003\f\u0013&=\u001d\u0000(&Dԉ1ժSk,Kgrb\u001a\u0004iC\t\u0004\u0012D\u0000\u0014\r\u0006~Z\u000bRL\u001a\u0014/\u0012+(%TaM2\"\f?q\"@\u0019\u001cT2n\u0000,LHH\u0015l\f\tf&5!r\u00144\u0019\u0013E:\u0007%\u0014g)K\u0015rV\u001b\u0014RlL\u0015bX?0KD3\u000bf\u001a֚-\u0013ax@BF\u0019B|jFH)@\tÂT\u001bCc)Z\n\u0000n.Tצ=\u000f$\u0007q\u001f;I_\bIIHr)\u0013_\u001d\u001bio9\u0006_$\u0002$@5\u001c*\u0013\u00018#zLf\u00017u\u001b6#\u001a֗IW+I+5o\u0016GZ\u000f\u0013/r]VrdX3-zȡq\u0003\u0005٢;d\r!\u001e9{lhO\u0019=\u0014,m]ѦǛ]\rO\u000f1&Տ6%7>\u001cէH?F\"\u0017\b\u0019Փ\u001c\u000fQ=V\u0004\u0005X\u001eAjRO`ERV\u0014O\u00110yd\u0007W\u0007r[*9\u001cA-\u0000T>~/t@=h~b,P\u000f\u0014/e\u0011%\u0004\u0001G}\u0007z>5>P8P\u0006\u0001\u0004D}LP~\u001e\nuzpՠko\tP:\u001b%E[\u00131LHY1C!LV\u0017[<\u0007eTt\u001fHIPP)\n?\u0005s^\n\u0013R\tg-\u001fbEl1J\u001e;'\u0015:8g\u00188]\u0012ӯ\u0011ɘaz3^\u000bY@Ugqb@\u0000_\u0013,\\RO\u001d\u0018BC9cq@\u0017N,iU\u0016Y\u0006!ʂ]Ԑl\u0000]\u0010DzL:I/N$Y#\\Vz\u0004+b/Q{\u0014\n\u0013$\u001f\"\u000fKXoaMl\fɃ$\u001fpn\n{\u0012\"8\u0004\u001b^7\u0015Ē\u0000!A(Gѳv<\u001e٣J|c\u0019c1\u0002V\u0019SF\u0003J\u0019\u0018\no|0KCuk)7>3\u0019\bDq\u001aLx5|/q9ۿE\u000bOr\n\u001f \u001c\u0004/Q^#Q'{/Eߢ\u0015Ċ~²O \t\u001fSO7B#a{€@\u0000\u001b̔{?\u00034!ؚk4\u0015\u0003\u0017eJ\"vvZ褳I\u000bWw<\f05L\u0004\u0002\u000e\fhYh\u0013l\u000b07\fv\\4\u000fxTBr4+{DR\u001f\u0007\"\u0007\u00176l׸ȵ*D\u001dq\u0016\u0002ua\t\u0003\u0016p\u0002_gx\ni!\u0019\u000eAV!SS\u001fd2AP.D#\u001d#Iab\u0003'v\u0005\u0014`.}P.9\u000bfap\u0006x\u001fq\u0015;\u0002\u00004= \u0004P`%\u000flZ\u0015\u001394\u000e}\u001dP5\u000b\u001e\b8DxxH\u0003\u0012Hң\u001c0*gD\nߡ)|1a>/ؾLmo\u001f)|(m\u001f<\u001a\u0019$\u000b\u0001@}@8\u0010n{\u0018\u000b\n28N\u0004,;S\u0007>\t5\\|2%B\u0013Ji}Sg\u0001\u00110A\n3\u000f\u0012^\u0001!ERBzo)aaamp9}8L\u0004J\u0017=\u0015Q9c%nQ:FL >&\u001c1j, \\\r-\u0012\u00031 I(\f(*wD\fRϪj)m\u000b\u0003t\u0004Dё\u0014^G\u0002}s9F$I1\u0000B¨\u0019\u0005)\baZ\u001fjzBnVܰ|x\u001b\u0002$̫\u001d1B.B@R5SND`3Z\n#\b$&A\"E\u0010X:H\u001cP\tj(\u0003-SG\u0015;-7|\u001e=QhB@Qϕ<쪩TF\u0010\n&v\n?\u000b\u0011i\u0014\f\u0010V;\u0000LUF\u000fTP5\u001ew&@'wڗLtT71M)nj.wʍ\u001c1t)\u0004\u001f%\u0015\fA> UJZ2{\n\u00009%Yj\u0018!`H-s&r_#\u0018K\u0000 {\u0003\\J\u0010=P,=\u000bQ\u0012rPŔI,&\b\u000f(^#\u0001m\u000b#\u0001U\"\u0001\u0018d\fZ Y|Z'8\u0015JzjZ\u00036IԾ(\u000bM-@-\u0006@hex'\u0019ܘ<0\fOR9,\u0004*DpP.xOa`O[8\u0014LU\u0011\")WHR?(\u000f>'˓}-_4X%\u0000_\u00038沎x\nI!\u0003I(6\u0010c\b\u001e\u001dF~`4\u001a!&^|I8U\u001c\f8\u0018u*KϠ֋Ϡڐ2YVpXN\u0019[\u0016\u0017m\u0003Uہ\u0006\u0003o\u00074Gen\u0003_\u0003A1+UF͏Uõ\u001b\u000eE“4$zlT)\"2\u0006J \u0018A7t~\u0010\u0014(EZ\u0005ݗ^W>%y;u-\u0006\u0000\"\u0006x/\u0018iũFdQ/\r)\u0017\"\u0016V'\u0011\u0003+\u0007$Cw,.X$ZԞ;sDV\u001b\u0016qBȟ\n\u001b2|y\u0018.6>{x\rz%zJ\u000fߧ\u0000˞6\u0003\u0004`>\u0007Tk JXSx\"X2D\u0000d\t\u0012\u0010D99c~#ь6>\u0000`@\u0018\u001a\u000e{zJkܶ6\u0014k94\u0010#\u0016~@^\u0019|\u000b=\u0001x\u00017\"\u001a&*$]\u00030%qbņ[\u0014\u0000\u0004$ R\u000f\u0013\u0001\u0018s\u0006b\u0018\u0015H(\u0004\u0015 h\u000f؃v(~\u0018F9\n\u0000]Z\u0014~1TFX\u0003\u0007\u0006w5*1|*\u001c\u001bIXT\\7\u0007R\u0015i\"T\nrlΰ\u0016n0ng\u0000\u0004ڠSv(g\u0000\u00000zC2m2/:\u0006\u0014#:Rj׳7\u0012gEPx\u0010ga\u0003\u000e4cB^\u0010sǨL.+> \u0014Y\t'\u0001:y:\u001aڡ\u0007\r\t\u001c#gdNE7#~@pl\u0002O\u001a1\u001ev\b9ٝRHdJ.QQ)IB\n\\\u0013֋\u0005\u00051\u000e7^:!M:\u001b\u001c&AΖ|i&\rֳW,\t\u0000P,\u001b\u000e&\u001f6d~|/\"\u0019L\u0010B\u0014Z2RB\u0006C\u0018%y\u0015*\u0012#!O\bB}H\u0011:ݳx\u0012\u0006Ɗ\u0004aH41\"i\u0013T\u001fdPAФ\u001eDB\b,\u0011Q&IU[\u000b)\u0019\u0017hq\u00014Jm\nˣPL\u0014\u001c\u0000\u0005\u0002[\u0011\u001fYƸ\rQ\r{(w\r#$irI\u00079\u001e\rU$\u0017\u0011$0\bbh\u0012HB'\u000b\u0006J\u0018\u0018Ue1.?08oPf~\r\n:Sl\u000e\u0014\u0015RY}\ni[a\u0011\u0004\u000eGH\u001ey\u00104B\u0014B\u00041\u001dh\u0012q5s\u0013m&MPv+)P-#л/q\u0016a,fl4\u001e!\u0010dL\u0014ۡNLbHD\"u} $\u0004F4\u0002\u0014Ql\u0000t\u001d:96\u0005I&!\u0014L4R(N[g^aJV)P/\u0004g\b0;\u0003guЌܪty`B2C\n\u001bUP}\u0017FaIO!4HZc\tFNȪ\u0002R\u000f$\u0006}\u0011[W72*L@kH:EۀJو\"\u0018\"B/\u001cʊt\"+\u0011qg2>5\u0019\u0001\f1\u000b\n\r\u001dV\u0014 hf5Pò\f;w1+w\u0003Y]{\u0003i\u0007cX\u0013ʧ\u001dP԰ \u0005z'%W\u001bE[ڂ\fY33@5s9jw\\Vا\u0010{\n`o׫w\u001e~7/\u0014R\u0007\f3e\nmJ?\u0006\u0012\u000b3\u0016@|9\u0011b]ߦBt=&t}#\u0005l\t\\\u0012ZaSGܠ\u0000\u001e\u0013֟ փ\f/\u001f\u0002!\u0007\u0002\u0019m\u0004[C|9<\n,ڈ\f8 z3ov\t6)ճd\u0018$_=\u0011YX\u0007W?Zիǽx1bzs%z\u0007=@h\u001dXEz\tL)pOqg\u001dlLm\u001e#m#fF\n:n|\u0011jmE\u001b?9\"=I\u00172u\u0002qMt_j\u0001O5ԨwI\u0019\u0000 \u0012]z\u000e.ûK/$7}KfM'ҧ^)\u0007])hI%\u0018W\u0014hK@e%O&_$U2דNUz0%\u0000\u0002dՈ0\n3l\u001ajyPL\u001ed\u0005I\u000fp@I︜=L}I<>\u0005\u001f\u0002Y\u0014Kz\u0012Y\u000eGC\u00050(dPZZm\u000bcBv\u0001\u0002\u0000B\u0017Ga?BH!!8%4($\t\bG\u0012T x\u00050s\u0018.?\u0017ւ\u0005k\u0007T}\u001b?\u000289@8*Kid\u001f\u0010Hb\t0lm[\bږaݫ8ܫ&v$DO2\u00076Gk,Ax\u000e\f\u000f'w/\u000bjXq4\u001acj\u0014a\u000bX_+t+?\u0007-D\u0016+v:B^n\t\u0010\u0006*K3\u0018\u0013\u001bm1<~%RBO\"ީDlj7biHS\u001cS50X]x+pgEL*'8\tc\u0014-H\u0012GHٖƶݜK(\u000fʖQ\u001ex;觱+an\tX\u001a+-0ې1ȓxcxgH,4]E3r\u0006\fU\b,J\u001c\u0012\u0010+R\u0007Z\u0012\u0001Z\\\u0000:\b\u0014m\u0015.\u000fhl\u001b;,\b\n~A\fc2|;|X\u0012YNg\u000fn\u00065\u0001U؏\u000fE?PqW8͉\u001a-٬c\u000b\"iU^P\u0012s\u001cbee&Kd\"\u001bFXt\"\bИ]H>\u0012L\u0002r:(%?\\\n\u000e!\u0004CcWB\bzR\t5\n\u000e늭\u0019\\GKCFQdFDpy1\f9E4y2ߣr\u001dB\u0010\u0000\u001f\u0012\u0018\u0004sR\u0001UuJ6\f\u0003\u0012\b\u0001X\u001aJeBr\u0002@p\u001c\u0002قh'|؇/hZjcj4-|\f,|\u0001\u000e$M\r$f\"C@.`T\u000e;Ȥw>@\nL9˂\r}A\u0001E\u0006\rYf\u0015%\u000fVW j}\u001dW\u0011\u0013#5>\f&*H-3XyL랤\"]\u0014\u0003`\"1BT\u0007E<\u0018@S> <|cnD@\u0013%Q)\\K68,V\u0012TB[jEuk@\u0015T8X#ebKY\u001f4j`o\u000b\u0001NP6\b5\u0004fu\u0012\u000bRJJV4\u00143Q9UHr\u0012p\u0012G\t\u0013\",>P\u0004͊2\u0003գ,ele࡬C:v(\u0002\r\u000eM¯u6,=+8i\t7%\u0001\\\u0011d\u00012q)\u000f(\u0007'Ff\u000f\bk,rss8\u0000\u0013u GZ]<\u0014X\u00162`GXGmKn\u0006\u001f`\u001c\u001br-\u001dλ\r\u001e\u0005{4p\t`\u0006\u001fɄ1>8} \u0014amGT<\u0003*7x:t^\u0017Q,\u000br'\u000fR{\u0019|\u001b\u001bh\u0012T\\G^?\r+9p\u0004@F\u0011pϫ1+$pp\u0002 \u0003J9an5wJ*z\u001akhH)2J\u001ceUBH.\u0002\u0007؀h\u0001\u00030\f0gx\u0019P2(\u0010\u0000+o\f&q>z\u0000a\"K,zpJ։_DsF\u0000Yd{ccwB\u0005\r=\u0006\n\u000e\u001c\u0016$9Ӆ=#@25ѬvqJ٭>ɎGGB2P(\u0011/hC\u0002h\bcO27G%_lJMYJT\u0013ْ\u001a\u000f0\u0002i_D\u0001·0!\f}\f1\u001cR`ѫBAVРD\u0015\u0004ET5ZuJل\u0005ȔXV08c1K\"\u0011܁\u00029FL~ Eթ\u000b\r\u0016/OY\b%\rD\u0000=~\u0018TvЬ816\u0007%$|\b\u0013|\u000f\b\f4jc\u001fXq:]\u001cR6HѺ\u0013Gj(pϳǰStkcA;P\t\u0000(I,P0qd\u0016\u0001`Ҫ䴉-2\u0003G9BC@\tX[pGA[\u0003씼TFn\u0018B(\u0005gUQJrR\u001a\u0015C!Rh^\u0003\u0002`qZs!BSMSrRf\u0014\u0007Q\u000f؂Մ.N(ҖD^\u0018aVJ=\u0018\u0000;6pF2/RCz=<\u0017e>LTBb)Q\u00001\n֚1\u000b\u000eu\u001fdꁡ0~c\u00182\u0016\u0011'A:8ќ8>\\^B`\t/e:\u0003\u0002T\bo\u001cBNi*\u0014\u0003IJY\b}0\".ER\rh\u0003{~rPSY:\u0016c70B\ba\u0016\u0018ܢ}8Fȼn#/(\u0015\u000e\u0012\u0012\u0017*#\ba\u0004Us\u000f!ȽIgH\\4B\u0019i\u0004VE:H\t@Y葎1Q}FGW⹑VBJ\\)Tj\u0014%y#3+χ\u001fp8D\u0001C/\u001cQ\\@\u0010V@1Q@HmE\u0002LzXR캫i/\u001f(y'ֳ\u0017+\u000f\u001e'q7hfiF\u0000xB\u0007FwjFWIx\\5@Mz:\u0016\u0013%bYT'6A\tH:~\u0001,/-wҺb/\u0018\u001a!=tGvD\u000bD\u001b\u0018\u001c#m\u0002BJIFo\td\u0001IIO\u000f:)\u0004\u0018\u0013\u0010NKK\u001fa\u0014} BŶ]4>*QeL\u001d\"%\u0012ah\u0015Z\u0011\u001b\u0014\u001cRȜW\u0001\u001a&zԆ~\u0007&EEQt1N?0\u0018X\u0001/-çXfEOź\u001eBT\\\u0003]Ol)\f\u0004~YS\u0013Luz\u001f(e\u0012#`\u001c#aDDLL#1X\u001fX\"?p\"\u000fW\u0010׫L\b\u0001pq^t]\u000f\u0001a\u0013lz/>Z\u0007\u0018\bZ\u0011 \nB\u0003D`G%j05\u0004ɵ0-\u0006\u0016ބU֗Ԕ\u0001e\u001b9Y/蘬\u0001^qr!\u001b=Ui^=(c¾T\u001fPot,G؏xKa\b\u0003#\u000e\u001e\tGk\u0003ODS;z2\u000e4̦K\bWV+I=\n\t+C\u0017\r\u0000RoԗSY\u001aS-R鲔z4BJ}ڤt~/RlSOc\t\u001e-CKMTG}'\u0016̕M&h\u0016W\f!`e.#fNVv\u0000~@\u000fYN7ئ{\u0012&S\u0012pP?0ԿX\f?X\u0010.W'rpr9G\u0012G?`\u001e\u0017SiGO5h\u0013J1s\u0013ZdV\u000e^\u001d\u0014?AKO-N2\u001b4=$MA'VlPiQצ\u00010G:Lߢܦ\u0007)\u0017`vb0}\u0019\u001bL\u0007-\u001aT;T\bTM\u0003e0*Rt_9('\nM1+\u0005\u00103<\u0006 K~6HZ](v7_[ \n@\u0003 )ڇ\u0007d\u0002.=!\u0019M\u0003\u0004Wje\fY 9]˾})\u0013;AE\u001cT8Myr\u001c\u0014РtQ)K\u0000\u0011^9x\u0015ef6\u001aH\t\u0018\u001d\u0003\u0007,\u0001D+\r(BlB9:SJRE(\u0001tC`BEC\u0016\u001bϋ0\u000e.?\u0002\u000enq\u0003\u0003A$\u001d\tZ\u0007K\u0006iw\u000b\u0000\r`\u0019D\"U$J醽EIpL\u0007&l\u0012/\tG!|@9h3 |/\u0001D%\u000fPLg\u0011x\u0001\u0001\u001cD|> \u0000ԁx~\b\bP\u0002r[\u0016>\u0004'\u0001|\u000fx)\u0005\u001aPj[@A\t\tn\u00122x\u0001YG*\u0002\u0001\u0019yCN\u0019\u001d&eB|\f\"]%\fxtߠ\u0016y}IL0u\u0017y\u001fЂ\b|8O|\u0014 \u001fȱ!>{\u001f>g\u0002\u001f\u001967\u0017P^4se\u000ek\f*H\u000b\n\u001f\u0018F$eY/\u0002A\tb=*\u0004\u0019Bm\u0016\u001cLo͊e`r'\u000e\\q\u0001q0\u001ac%%Pa}B{\u001f\u0015q7\u001d.ε\u0017^\u001e\u0006\u0018a\";)W\tA\u000f\\$5JCKٙ\\\"=\u000fG)\u0004,\u000fШ\u001da(\u0015ғSg\u00037`9?\u0003S\u000f\u000f\u000f\u000f \u001e\u0003~FaăC\u00060?\u0003¤~\u0007[(~\u0007~\u0007~\u0007~@wuz\u0007r2]}[~9\u001fTXFYW}B\u0017,\u001a\u0013\u001ftpIF!҉\u0002d\rE}8bQ\u000fYAQz\u0012J6x?]\u001d\u001a4.\u0012\u0002\u0006G:f\u0007\u001e/m3\u0015Ȧ;S\u0002Sz\r\u0006TZ)}~J5ҳbOH\u0004@ش- =F\u001fʃR3d\u0013JZ3!D^Uw\u0014\b7\r 8F\u001fѷ.ч1&\u000f\u001e\u0016h:\b7qs $Hʆ\u00193Nu#Dؒ\\\u0004\u0011*ӎ\u0018ѭ0A;\u000bJ#*K\u0012zlф\u001ejB2Cm8d\u000eP\u0011\u0013H?\u0012.\u0012!dsoƋCIVY<'\u001aA>2/F\u0016uB\u0001ԟ\u000f\u001c\u0015Ͽ\u001ac(\u001bFϏ:C\u0000O˃>=\u0013\u0007B\u0003ҁ\u0015?\u0007XJ\u000f@AP:\u0000\u0004NrlKՒR\u0010K\f;)|o7砣Sy(|Bx\u0007\u0006<4|x\u0006I\u001129_\\ηR\u001eMxX\u00013s]g·'\u00025K^\u000b\u0001|\u0005\tMq>E:\u0003+}\"y\u001a\u0018\u001d=r\\9$\bT@hr\u0010\f?\u0015\u0012\u0019A\t!Y\u0007WTVky<ψ\ryp\u0011o\u0007R\"1$b\ny7~\u000e\u000eͿW*Q!M\u001fGC\u0019AJyF\u0016\"$r?:\u001bEļ&\u000f8\u0000\u000bwD[r\u00106\u001bBJ(v31\u00178j~N%'\u0016eBk$G4O@4_\u0010ͻ\u001c\\k>\u001fgM\u001e|h\u001ehc4\u0001]p:0\u00156>yiu5opYb?f\u000fq\u0002)W%j\u000f1\fV'\u001bD\u001d\u000f8\u0004\u0004E\"{\u0016}O*iwpg^BjKZ\u0005[Ve\u001e$\u0006۸pq\"\u000ebK\u000b9qN\u0019\u0000Ė4\b\u0007Kbo\\Բe*\u000e\u0004\u0011\u0018|̏\u0016FC<\nJ$\bd~Cd~ayd\u001e\u0006\u001f\u0017)c#(\u0010yMg\u001e\u0013™C\u0019SR\u0012\u001d\rd\u0003R!\\yJ\f\u0015]3nwKra\u0007ׅy\u000fe\u001e\u0001k'\u001d?Qy\f\u0017fޞ̷%A?D\u0003`szx\np\u001f\u0005\u000fұ 9v~\tK\bt*MI\u0002@\u0006ڔ\u0018e\u0018x\u001aAE\r\f$2P*ZXbBs\u00075`^\u001cL0rH0_\t嘧\u0005`bɃaWp\u0002\u0000+X,#g\"\u0014GNc\u0011Z$\u00058x$f{̕>*btTڌ:\u0006%ǒi\u0016Y6;c!cab\u0007@\u001f1\u001d\u000f\u0004\u000e`و}\n\u0015\u0002\u0012Xbe\u0011\u0002f+0~d!m(S\n\u0000~6`P/M>*1Ҭl&J*Π\\˶\u0007T\u0012Zw\txB}S\u0010\u0003˱6-\u0006\u001a&\u001f茅n3-\u0001),\bIЬq\n\u001f\\ۧ|Yʿi\\ߊK/\fQ袄`!mB\r[\u0010\u0003wy6$r?L~#\u001c\u0015?\u0005S;ڞ\u0019Z7{\n\u0013\b\u0003\u0019vE%д>(|ʾˑ>.G\u0010,\u0016\u0010{0\u0000(aQ+|&\t\u0007C\u000b@0\u0004(gSE^\u001bG_\u0003I\u001b\u001b.\u0003\u00110\u0004\u0003o2vrB`&\"+[g\u0016l\u0004m/.Y\u0004PΧ=\u001c~\u00159Z\u000e\u0004w\t/j\u0016+\u00144\u0003@\u0012< џ;FIaG`\u000fuJQQnO?h%8Ì(!M\u0000}S\u001aZ\u0002`V\fn\u0018\u0016B\u0001\u0018#i\u0017Z5G\u0012\u000b;anc\u001d\u0010WR)pc(p\u0001]~r4܊gYb\u0013ѮW7at/vK\u000bU\nj\u0005\u000e*\u0019\u001c\u001d\u001c\u001c)\u0012\u0018bdq\\@3\u001e\u0016DS?O?2\u0018k(Iqr_0\u0000\nWL\u0018V\u001c,\"\u0004{=-_\u0005moVDODV_kqЃ\"-aB\u0005(?0{BlS\u001cx\b\u0018b04A(\u001d򅳅hJՍ\t7L\u0014\nlQx\u0001S$7];ր+\u0012\u0001Ҟ\u001dC'\" P\u0000\u0002S\u0007\u0004{\u00005\u0001(ORhRޥR(ER!Bt[\u001f\\8Z\u001ay`\u001e9-\u001d6Bx嚒Je\u0005=.\n*0(\t[\u0007<\u001aSSA\u0012\n\u001dd\u0005n=gcn\u0007)Hv\u0005\u0005QC(6L…@\r)\u0004r:$MʶRc[\u0003ˠPYES\u0010V65.r1U\u0013>\u0001\u001c%\u0018\u00149*AC+!\"TmJ\u000b\nZ\u0018\u000eZvUU͚Uג\u001fbI^1p\u000f$\u0006h\u0005\u0012p*\u0016H\tf\u001bE\u001e\u001c8rM!mI(:r\u0014jh )-TS޸J\u0016S\u0000E@Pɽ\u0004tS\u000b\\^*UFꁙB\u0013\u000b΃\u000f|Båc0\u0013.ᢒpԣs7F#d\u0007\b\u0017\u0015\u0000\b\u0000\u000ehr\u0000\u000f{\u0000|A\u0001`K*HL(\u0017b\u0003\u000bL\u0001A\u001f)y\u0013c!C0&hbƅ+P\u001e\u0000\u001d\u0001-.W}N9\u001ad'59+2\u0018Sl\u0007^UPp-\u00182/(]4ccP5p;AlRƋC\u0000\u001e\u0000V\u0004q2\u0002`0;\"NH\b\t/\u0016d^XQ\u0017o\u000eѻL1a\u0015m)M\u0006^8\u0013@D\u000bsܳ(}ҏ2>*A2\u0002\fuhpph#\u0002^HiÚH\u0001:y\\dLeVaZc\u001aZ\\\u00016܃٣\u0003\u0014F}jݠ\u0001+\u0016\u00012^R@O\u0014\u0017\u000e[\"\u0007N[nj\u0015PJv\"t!K.Tx\u0003\u001fPj&:\u000e\u0002+\\?=_d<_8\u0000x({p\u0013Kϖ\u0000>6g\u0006WD\r\u001cI\u0018)>\u0007 V\n\u0003ҜbX9wyX$\u000f M1{\u0005.ya_Aװ}\u000by\u0004<\u000bBwދYm\u0010=3K\u0019\u0016\u0016\u0004\u000e-\nYPb\u0015Eu#')\u00026e\u0017\u001ay\u001cod6?\u0000lq\u0002mPhG}s߼£o>\u001e?[{\u0005qk;9*Eίĕ#p_'7X/T#W\u00107(Y\f\\\u001d>ZZ$ۮ~s\u0013\u0002嗎!M=F\u001d+\u0011\u0005CQ0i\u001b-Bm.\u00076\u001f\u00016OSyQm\u0013yۼiRn\u0014q7/l\nj\u0015l]R6j\u0007\u000f\u0010Pqc\u0003\u0016RR\u000e,6\u0016hX\\\u0013zX\nqr\\\u0005\u0003tOk*S󚓫yj\u000bg7,o\u0002AJ|5\u0003\u001d\u000eEcyP\u0017k\u001ah\u001e_\u0002Q\u0019Ye'\t|\u0011\u00050c\u0018\u0015%c^\f*\u001fv'i\u001dk\u0014ܿ\u000f.褈\u001d{K}AS>Sj\u000b\u0004VH'5&./a=\u001dK9Zi\u0011x\u001a5\u0001O\u000bs$\u000f&\\Sc#\u000f]\u00068\"\u0015\u0018I@%o\u001e5%F\u000f~Ւ\u0011:\u001ad\u0005bb\u001fD\u0014c`Q67-߷\u0014^xߗRp߷+ag׭\"\n\r\u0015Z(\u00064ف[i]_\bIVlLՃ\u0017`\u001fF)TgSu\u000e`\u0006)f*)F\rP\u0004=aʲ\tQf#+RW5)mnĬ\ti%m|֛?\u000fT\u001c+q\u0003\u00108ܦ\u000e83\u001dƢ\u000fZA>iYOӁRb\u001a\fy1W+.qrowk\u001bbe\u0019#H!?PQ6بD*QӐPLVҌD!z=\u000e;\u0010L\u0006\u0015\u0017+U!BM\u0004N\fax'ty#T$>\u001f:\u0007\u0002r\u0006\f4\u0001\u0000OSR)_?\nBۭY\t0|A䐢(0\u0000\u0019z\u001bq+D 儱qCN~6%?\u001b9>`\f\u001c*zm8\u0001b\u001eu\u001dx2m\u000e\r\u000fP\u0016>f}\u0012!\u0005:\u00163\u0014&EY\u0010?1 1Nt4MNDs4\u0003̆7Gءdث[t\f\u000b(\u0000G2 rRL\n|g!4H[\u0004\r\u0018<Ѹkڰ\u0014ǁ\u0015\u000bZp\u0014K\u0017D-0r\u0003f\u0006\\fgiV,!\u0018\u0007\\\u0017\u001b(N%.~A:Q*\u001d5RyK$R2\u001c3\u001eƦ\u001cQcW4V:jzJ\rc0\u001fB\tD\u0005@\u001e!`u\u0010=$άXVև',0Ps2$ \u0017@LG;#\u001b\u001b7͌KB\u0011[!d\fO+\u001e2\u000e\u0005'\t!@\u0003\u001a\u0010r D>42\u00135L^ӻo\u0019\u0013c2}Ҩ\u0016e)\r٫J6p\u0001IS\u001cWuRM\rMzU R!}\u0003!}\t!=ʴ!\u000fP\u0011\rf)DL\u000e~\u0002 =I!}Q\u0013\u001eH(v\u0001\u0001H)#=5Xl+!\r#tf zE^7D_HDυ4\u0007hD!xJߎ\u0012}lN8N\b\u0011=\t\u0019\u0007c;\by\u0007\u0012˱8cZ\u0017J\u00020\u0006\u0000\u0001>O@;\u0014\u0005jyTRڔk\u0012l\u0002)A\n\"EX\n\u0001R˳ܤ\u0010\u0011\u00174pCt:7f\u0003•;ohOԢ罂\u0011\u001e{ޱ\u0019x\u0015 <ŴS9q\u0010\u0014dix\u0004\u0010y\u001eĬ<}\u001exA\u0006+UC$<\u0012\u00070>Q}1E+>禓Z0A`1\u001e2xe{8?@\\1\u0000\u001eք\u000bDrI|C;_\u0011o+Η\u0004D}g\u0002O_R7L)c$N\u000f\u0015%T+nDɨTu6ʱeM)B`[h\u0014β!;\u000e\u000f8I9\u0007Ώz\u000fD\u000bK\u0005\u0013)\u0005c\u0006xJp~@8E \u000f\f\u0004\u0000]{HaQ+d\u0010\u00196\u0017xԸΩc=D\u001e(\u0015\u0007\b(`sv86ޖlJQ\u0001v\u0003R*l\u001e\u0016W\u0012p\u0013X|\u001f\u001d&\u0000%ټ\bV\n!\\j]!P\u0005͞BDt(hn %U\u001a60%.xij07^p3h4ob4\u000f4?WȕMJ=yF\"yOi\u001e4 \u000bYO\u0011ML\u0016Ў0\u000ebd\u0011\u000e\u0000\u0014m9sie\u0018]\u0007\u0001\t,.r&\u001aud@\u0015?\u001bpj^$w̮ۼ|fb5/\"YO$DͿP\u0002\u0012\bnb\u0011T,\t_\u00010HJCCydRHB\u0015e\u0016(\u0019\u0013\u0017ǩZC9pwJ\u0010{\"\u0001<@XMAcG7x0ߓ\u001c{\u0002|\u0005\u0015EdD lR\u0003@\u0004X\u001aZ[\u0018Y\u0002@2T\u0019u@\u000f8/C!!n|cĻؓ:fB\u00038A\tlfK]Pa~쏆\u0004\u0006\u0013=\u0010(=\u0010\u0000@\u0013\b\u001aa h)KeYIR8\t\u0012n\u000b\u0016|\nh{?=B\u0005/T}j\r+uK\u000b\u0001+\u0006\u000b!\u0012\u0003C\bb{cd\r*\u0013@72d}#m9#{\u0012E<\u0012vh\u0013\u001e\u0005\u0014Jр\u0018\u0017.\u000f0&\u0007#?\tڢZix*کz`niEn\r\u0011~csC\u0000M\u0000,\u0012\u001c8\u0011\u0019\u0018<\r\u0005)QΪ\u001a\u001ca\u0003\nW&\u0015gxesV/Ӡin\u001c\u001b\u0016]\u0015\u001a2}jxPi\u0005SUCSRoGX\u0013\bh=\f\\ A\u001fh\t(M\t\rk&\u0012ttjyT \u0000#\u0007\f)uM3G\u0011#XxןMՉl\u0014.\u0012\u0000\tTl\u0005HqAz\u0003\u00131 Aø\rXQï6\u00135w?x$- ^\u0000EE\u000f44E\u000f֔,:\u000b+0p\u0007k\u001c¥\u0006쬣+⏝q2\u0014qa4BF\b[\u0004\u0001HtvC8\"\u0018§J\u0017$?\u00001PP\u0014ab+\u0005(\f*\u0017F\u001b\\wi2\"0\u0003\u0006ErsJI\nX#5x‚X/%'@Y^\u0013\u001cmI}\u0004v\u0014\u000f\u001aq6\u001cTD/H\f\u0019\u0013Vu\u0007(\u001dEd\\gnLtB3C\u0016\r`d^V\u000bt\u0019\u0007\u0011~;S!1&\u0012\u001d\u0007\u0014^\u0004 2U1l\u0017GHJ\u0007&Ӷ\u001cI\u0006W\u0004 nm\u0006lj倌\u0013[yvi\u0007NuPb=XyF\u0001\u0002N\rzy2#@kT\u0001C(\u0016׍瑽GՌ2Uy!\u0010!\u0003\u000fĚ\u001c*T2$?dԩU\u001aT1\u0019Sd\\Y\u0011A\u001c4F7-\u0007Cm3'Z_rIHzGzЪ\u0007_kD\u0011\u001c,<1e:UﰘO; !U{XճU\u001e\u0013UI3\u0017L4)J꘱pS\u001fG\b\u0007!+\u000eԌl\f\bt\u001bd\u0002iR^8N%(\u00071&G($\u000f(Q\u0015/rzD\u0002rzօ\u0007ƈ|?:GCL\f\t\\r\"\u0001\t\u0002\u0016R.æ\u0000rB,ȪWa\u001e0\u0005\bYz-.>gDA\u0000v\u001f]XQ|!J-\u0006ohM\u001f\u00140\u001c\u001b҃!\u0016UntA5\u0005\u0002\u0004{ŮZ\fĉG.5_ԍ%zx􎣿u?&ѳ\u001c1$\u001115GmYyc1zOv\u0018}d\u0018=\u0005\u0013q\u0018F\u000fI7!(؀\u0006\u0001\u0004y5\u001e℞\u0000sB?n6(%\u0000Q`c\u0010\"B\u000fqB8BȄBBw\u0011\u001f\u0007)@6^\u0011\u0014\u0019\u0012g[>*k}\u0011(*4\u001c\u0000\u0007\u0013\u0019\nAPUл\u0014 \u0005=1\u0000=\u001bAa'L\u001aF\u001aw5\r06\u0005\u0000WvRfy'rW\u0019I\u0013\u0004aYu!&0+\u0018\u001d25l]x^rc֌\u0017\u000fd\n.#$Q>oRky?ɟ\u001f1\bqdh}Tt\u00166%\bC\fƃ\u0001\u0017v⠡[Wt\u0003D\t&`VBI\f\tA|nt7OSLϜ{~?:\u001f_7nW@l/!G\u0007y0z@l!p\"&\u0011Gu\u0004\u0000},j)ܸ@Ʋb\u0002p*+gj`ot\u0004\u0001Om\u00034>'\u0010\u0011o7q~8\u000ftÑ\u0016;=j:AaAQ\u0014t_絓y8~p/\u0007-\u0015>(mOw<;dPIc@ߠkBؑ\u0001\\\u0010I\b\u0003\u0000 N7)yHt$|q>8A>΃0\u001eo\u001f`M.9oIgl\u000eOr \u00199ﮙB`}@5\u000f0`Xf2Oڸ\u00151Xǘ?HayX\u0015+@\u001bYn\u000b\u0016`\u0002\u0007\u0005j\u0012qdL%za\u0007y8o3Hl^\u00117޼\bGl!6t\n~&\u001aߢ\u0011Y\u0003W]\u0004F*QWE۱}3\u001785\u000f\t\u000fxk\u000b#\t%9'я1ʊ೬@UԷ\u0015\u0011\u0003\u0014V8ŤyBf+E|F@<\"\u001di\u001a/P9Y0\u0014.Kab-``Ȗg(/O?E\u001eAQjK~\u0011\u00078\r\u0005DCL\bTI9`MZY|&b\u0016@\u001fB^H\u000e\u0002/{ґ$\u0005M0f؁N_E_\u0002\u000e|\t\u0018$\u0004cǯc?qNKi4e\u001fj~:Ux|9{42[\u000b`Sl,v\na~\u001eG c\n8\"Qy_˕@HԲDpȱB,5\tF\u000bDq6\u0001\u0000DTS:ImJ,\u0006CVo!I\u001bxbqK\u001d\u0003\"\u0005qeq8p{\u0016r]\u0003m=\fHxW5g|\u0004QZ<3ǵd\u0010\u001550p\u0012c\u001c\u0011\rrF~\u00120{LZ88h\u001f\u001aV\u0018\u001a\u001c)%JHl\u0005`//S-+3t$U\u0003a\u001a\u000bR\u0004?\u0017\u0014J\u001eg\u0000͞5\f^\u0006'Ύ\"d\\;\u0000پ\fHx\u00104ŕ)tǼu*=V.<\n,r7F\n\u001212(]^\u0004{`\u001e;:\u000b7kX?`4vN1EIo.Td\u001c]&Nq\r%\u0000w0ũex-ƤvϾ\u001c°k-ӲoQK0+\u0007?\u0010Qy^\u0017/\u0005@uq`i&\u0007@Uמdv+\u0006\u0003\u0000h!\u0018Q\u0007$P#Ӑ2PW`\u001c\"`VӰ\u001eM\u001eaꊦCvC\u0014%U$4>,aM&\u00144 \u001cݡ\\SX`+5cv(V\rשh$\u0017iUۍvi\u000b\u0004\u001eDXa\u000b9c\u00042\u001f85M\u0018A{n#\u0000U\u0018\ndzqje\u0012GIB\u0012F$\u001cS\u0002\"4&\u001dA~\u0004C>d(I\u0018Sv\u001c\u001dY\u0019h\u0019sU\u0013:]\u000f\u0010B\u001cyMˈ@C89c\r\u0007$D+\u0001\\xy0\u00195!\u00056bNðm\u0012\u001bT*\u001f{\u001ec(1P\u0000=\u0018,mmJ\"&\u0004\u0003ay\t2TάUB9ޅQJQP\u001bڤڌ\u000f\u001a\u0010h\u0007u\u0007*\u0000 -\u0007{\u0002\u0007Tk\rG$4F\u0019R61t\u0016xB+F\u0014bPAd\u0016\u000b\u0000բ\u001aE푧E\"B\u001a\u0000O\u000fzJ{r\u001d*?Zًt\u0001VY΢յ\u0016y[܇z\u0016\\\u0006yk\\\u001c\u0010^\u001c\"({\u0016AK[PI\u001c\u001a \nT9TEȨpi^Z\u0003|-\u000f`\u0014Ʌ8<ƌ(uTӋ\u0015ҋ\u0015\u001c\u0016+\tو֕\t\u000b YGk4]i.=4I?˫0L\u001484Aa\u0007?idj\\i\\Pq2e5\u0012\u0016\u00148דRWI_@\u0019L'ZWf(\u00010\u0019\u0018-Muwڄ֑2&bQXæŐh\\O+׸?PX;\u001d7E)^M8c\u00044\u0007AS͠\u0011\u001drUJ\u0005GD\u0004ݧPJt!\u0012i\u00182,`0:-Q|vDA@0@zYہs(V\bL\"@\u0015\u0012φe#\u0018S7O0%y\u0017;\u0011\u0011(j7\n\u0015~\u0000it\nF,\u0018\u000b\u0000v`/pׁg\n\r\u0016-\u00069\u0002[izL{xS!J8n\u0001\"h\u0018 wo1\u001fGօ\u0000HP:F:҅t\n!\u0019 0،8/\u0007/`4\bsY!2\u0017%\t~\u0010f\u0010Rc&ܢ-\n\u0000)~`0E;h\f-h\u0018 4>K5;zD\u0002\u0018kPj\u0019\u0019\u00170^\u000bgF\u001cr\u0004\u0001\u0000Exo;\u0004\u0004gY8\u001c!b\tƇ1a}1uAI#+G΢L|.J8E5\"+w`\u001f0\u001fnFlX\"!̨aM'SrNB\u0000\u001a\b}i%Ϋ\u0012ɔ{#X\u0007MV\u000e\u0004?y*4B~`L$D\u0010\u000fّ?A\u0011?|3d\n\nS[&L\u0000\n)¡˼rCܒ}o\bP:\r\u0002j6=!JmK\u001brV<\u00045`\u0013\u000f\u0007_&S=dF\"G؉gĜm!\u001f\u001a0\u0003i:d\u0019Uy\u001a/*\u0005zJ@Y\\\u0002q`\u0015\u0014`߅I48E)\u0004\u001cF(]f[`Lfg8\\@k\\sE۠V\t\u001e/\u000eF+)\u001d6b=\u0011^y\u001e]\u0018\u001d\u0004\u001d\u0004MX\u0004`P\u000e\"9HnЖ2\u0002\u0014)HT.Ӱ*2|: y\rlfhd\u0007>K<\u000b-:T\u000ek2IT\u0012'7PU>,\u0018VY5F\u001ak!{vB)eyEv\u0013hD@,\u0012\u0004eL-\f(E\u000fTJ.Q-MʑURhiX\u0013~\u0000#64|uޱ?]Q-\bj=LZ\u0003z\u0014\u001aN\u001e\u0016'%2\u0004?L5\u0018\u0012M\u001e'tvlaMm\u0018h\b1nILRY,\u000e\fU1&zGV\bcO\u0017{ͅCIOeGW\bɳx(H\u0001\u000bœ\fX%\u0001Y\u001eHԯ\u0011yeUgwz\u000ez ?k1y\u0004X\u0016h Fvmڄ\ba\"LfozGR&@R*}H*\u0002L_\u0002ӳl\u001a?\u0010;ӿ\u0011*JRxJb=ط(g\n!\u0007l-y@MfQ#k\u001e\u0004!cK6f\u0019&\u001a=\u001aI\fyh#%IjFoHz\u0016ބҋO\u000eѲgh~\u0000XP\u0016e\u0003GZn~H\u0015\u0010\n\n\f\u0010\\\u000e\u001dU\u0017E\u000f:A݊3aEx\u0011D\u000f\u0017\b\u000fM_-zSf޳EaԢ\u0010jk-z\u0007W^B,\\\u000e㕋\u0001\u0001\u0002u}O\frp)H\u0003fAf$a\u001b܄H\u0017c{\u0000\ng^/\fY\u0019\u0000[P #T\u0014U\t?}'Я6;A\u000eKo4t/\u0014ZX\u000b}abm\f=\u001d*\u0014C\u0012=N\u0004Bd\u0016&D-LH\u0006À G&\ty\u000ft|\tk|>%'HϏ\u0011|~|>1ghӢ\u000b\u001d AoS\u0018y\u0017Cg`\u0001o'\u0012-?j\u0013\u001a_!K5\u001e\"p{TSnI\u0001\u001fAS<Ȯ= \u001c18txt\nH=2g<\b>RV\rOE-_W '2<ē\u0013L\u0017\u0019+&%H?@\u0002a \\й\u0000\nK@/'E#\u001b|\u001a\u0011\u0011zX,(\u001fN\\'<>\\'\\\"8MN}\u001c@n\u001cq.Fd\u000e$8\u0011^.\u0016m!%\t\u000b%bKFY\u000b<}<1T\u001b.\u001a\u001b\u0010)Gtt9O\u0010b\t`sDȒ\u001c D\u0011\b\u0000dQegVZ#\u0012+\u0017X'd\u0001\u001c-6ZJH\u0019-\u0012NxF8\t\\pD\u0002쟈LcW>\u0010+\u000fLr\u0005\u000f^\u0005\u000e\u00005\u0007\tU\u0000S\f9ZAE\u0018\u0011$ȑ\u0011,F%\u001a\fI7nd^I\t\u0014c`\u001fԣhR\u000ff\u0018j!\fG\u0006Z\u0011\u0007VET0,\\6f@wd©̔ͦQAC\bddCT\u0004L\u0017>źPugɑK(\u0016\u001eD\b$Gr\u001f\u0018J](5΍ife&Ss*sg{\\f}\u0010NKm\u001c\u0017\u0014bp2\rIAyܢ˘K>d\\\u0001QE4@8\u0006\u0011%bF<\u0002IE\u0007Wt%h2\u001dJ\u000f)h&&ȯ2ffb\u0007d{\nDEfhʦ-?2UOnh\nnc\fĘ\u000b1T.\u00013&%\u001bh7\u0012xd\u0001Gɘ2HR-u/\u0002\u0019&h\tߴ\u000fFLIBU<3\u001f*cߔ+b5\u0019\"\r+hխ\f\u0014\u0003$T\u0013 RI0\u000fXe\u0017c!5v\u0018L\u0007$w}R\u0017UhJqu\u0000Z*\u0017\u001d!\u001c-TB!CP5'5[2;\u0004\"\u0003\u0000/L௽nD_JqQ\u0018\\\u0005./}W0o\\ \u0007\f7\u0011%4Kp}>\u0000\u0013rPlH\u0011\n\"iE@\u001cYn-\u0011ɃF\u0005\nYEMkϹ^g\\ng(\u000eyGß\u0002kjw+(\u001fDb[\u001b\u000b\u0015\u0000kܲM\bG\u0015\u0012\u0015p\\\t:\tU\u0000-8\u001c9!rjEK\u0012'D\\OovGiA\u001eJz;\n\u0018a\u0003\u000eF\u001aЏY\r\f\u0001_\u000e\f*n9[F!(%`\u0017\u0004\u0000\n9\u0003Ԟ1\u0006.H\u0006\"̀'8pWd\n}gZG^ #\u0011\u0005EJ\u0007>N\u001e&\t\u0003^(5(j`\"\u000e%\u001d\bc;Pb;|b;X;;\u001fh\u0014NO\u00017\"#$+\nPPY\f8hV3TW0F\u0003!k\u0019:1|V'\u001f^\u0012}N|\u0018(+\u0004Keڜ\\$2\rRd>\u0018!\u001bcR\fIDHט'\u0000z\u001b#FL \u0017\u001f䋈`Y!iyV]8:\u0005k\f\u00182-sPcl4DO!ڊы\u001f\u0010D\u0002\u0005\u0011\r(og\u000fM )-X=4\u0018RX!4O`^\u000bA\u001c<:\u00009m3+\u0007x\u0003v\u001a\u0013!JlVh\u0005HQiAz!?\u001aqr\u0005FC`*_\u001az\u0019nW\u001cj{\u001e%(_\u0003F8J7lL~\u0003i\u00186=F ZB)\n킑@šڊ\u000f\u0000)>^@А@h\rhrTd^\ro\u001ePnYǎ+\nM\t=\u000fAhtJ[\u0004ɔ\u001d.\u0018M@)ؤF#J[ٌu\u000f\u000bt\u0010-r:(\u001fȸX\u0001!\u001deC{t^7\bK!0 @\u0011ý9Lk4Z5\u0012`\u0013u/\u0013e\u0014T)\u0014b+XUXo\u0002e9t\"g\u0011\u0007:uX\u000e(N1Ǒ-fL#u:\u0000BH\tOuu'\u0017(\u0001ș3\u0005rV7\u001c\u0000@\rKX˅|\n1Zeb \u0010l\"\u0016rŸ޲^X\\=\u001cDhם^r'U~@N#h˃ a\f\u0018\u0015!FcҮ:\u001fD,E^\u0017Z9bV\u001a/\u0001X;@?ՓT+l\u0016\u0007<\u0015x{\tC'\u001esM7\u001cbIa!1N[,$ԇ\u0004-\u001a\u00117\u0010=\u0014k\u000b$xP\u001eϒ\u001b\nN0>XW\u0016\r-\rO\u0019\u0018'%=#\u0018U\u0007t\u0004\"Jo\u0006bz\u001dB^^ULm\u0015ӗ)\u0000\u001c(mFbe\f\u0017Zӷ\u001a\u000fލUT^\u000eJE*YF\u0010\r\u0004th0zqJoHuń\u00041bB\u0002\u001d\u001b)&}) D!;\u0017!'!C%\"gaKbkbm\u0003+\u0018\u0007^!8[4ŷ\u0015\t[\u0000X˭UMfd\u0005\u0019j\u0016rb&??\u0017~A-'\u0007~?H:A\u001e7{f\u0006޴\u000fJ\u000eߞ?\u0005,O?O4\b\u001fd8՛m{\u0015[&+\u0002x\u001dP\b4%/HHA\u001f%羚>ojЕrs=\u00133ܦ\u0015Lgj޴Ժ+Ծu+1yKWv:S`Ǝ^ә7\u0006M;S3\u0016?|\u00056l`\u0004t\\\u0002kݿUBܴjW1M\u0006KsX?JԊ\rK=\u001d[\u0006Dsʻw!\u0006\u0006\u0015\u0003׼\u0002tBӗV\u001dN,i\u0012;-Ëy\u00134)\u00023\u0012X3t\u0010[\u0010Y\u0002k9\u0018\"7-Dl\u001dZݩi?f\u0000\u0006vjȭj>\r\u001b`/^RY\n6\u0006\u000es*eUC\u0019¦U\u0011JT\u0006\u0011ac`u\u000e\u0004!Qdu x\u00075Zgj[S2tժ\u0001z۬\t7\u0000ɔ=l\u0007\r>\r\u0000yKQ\u001dVi\u0003\u000fO:}$/\u0018.n\u0006ۑ\u0016\u0018&t3\u0019(8hj\u0003\u0010ZG\u0016;\u0007lE\u0010Jlі6vN(}E78\u000e\u0003ҋ\u0006 h4\u0018k,\"\r\r@Wd\u0000V\u0003>ϩ*\u00164\u0000Vm\b\u0012\f\\O@\u0006H\b/`\u000bX>_^\u0006W8D\u0006\u0001sQ3\u0014E\b\u00126+\u0015\u0014\rPĽb\u0000\"^e$\f\u0015gq\f7_\u0015#:7ѵR6z;=\u000b^jkn4v\nUG0\u0003\\gx\u001b8+Ү#\u0018~4q]w2`\u0012p\u0013\u000eRo`(\u001blHn\u0011g\u0001\u0011̀qR./=%8τqY\u000e\u00000/8\u0012דGT\u0011l`|IH,_ \u0005gKg \u0005}{`\u0011\u0004!I\u0004\u0006q\u000f\u0017XʎV\u0005֡\u0004.YB1E\\\u0006Չ\u0002={m%0&Jlv08Ihj\u0012y2Z\u0002mN^`|\u0018\u0007\u00035池r0Ԓb\f@J~FH\u0007mn\u00030\u001aZۀ=\u001dl\u0007~@*\"2&p\u0017W8Uy\u0005S>UE߀uE?\u0003(VW\u001f7RTW\u0015u-)\u0006\f\"\t\u0016\u001bCuC\u0000Sz\u0015d1{\u0006~VOخbjB\r%@|쀂\u0011̵W]\u0010D\tZj\u0016//pDq7@\u0011\u0006H/LL\\5\b\\[Y`r\u0017\u0019`RRc\u0003i\b\u0018A|*/{\\d\b%\u0007``oiRc`+)\u0011,\u001dX?&\u0012{I;\u000baD#&)آ\u0001˵5\fC\t\u001aD^\u0017kG`%҄\u0003\u000b\u00124{$h\u0002Q#0q0GiA\u0007\u0004)\fT'w]R\u0005$l\u001c\"\u0015\u0001o0]\u000b;SX&F'0\u0002H^xK43ľ_\u0007\u0013(\b\u0001Йx@u(IpyUa`&t^ѣZ~W\u0006Gj\b\u0012_A:}HbUZ\nYQCR\u0018F!Љ\u0015XifSqD\t\u0013\u0002j\u0007V՚)&\u001d!L!!jS!DUۋruX\u001aE׺t@<\u0015^\"\f.\u0017H\u0000\u0017\u0014/5Ҟv{j\f^-^7 ek\u0014J?Rj\u0006.p\u001a\u001c>stream\r\n\u0002dD*p3)\n8:\u0005.\u0004\f\nL\u0018\u0002PǼ\u0016S`\nI`\u0006\u0010\u0015.\u0004^ɉ\r}jI`\u001bO?q\u0015o@y\ts\bLS6\u0003E\u0003Y@ҡk]HMql?\u0016\u000fSj\u0005_'5\r*\u0003&!J\r*eU\u0012uc`\u00159j\u0000\u001avʓ*WW9dtW\u0015*KU\b\u0006hWYZZ\u00144WAy}廔[%>)t|zqmO*\u0015/\u0007=\u0006i\b܆p1b$\u0004#O\u0010\u00040HaY%\u0017\u001c`܍\u0000Q0\u0001/\u001c -e[O`b]g߼\bhm\"=L\u0007m9TiH2TYm\u0000 \u0015p\u001fRÇsH\u000f\u0006X\u0013\u0015u)ϫ\u0006`\u0005\u0015Y{jq\b\u001e{b\u0013?#6M\u0014\u000fG$\fϼ\n#Oҫѱ(4\u0018\u0005\\\rg\u001ceu-3\u00123*Eܪ*^\u0012\u0001u}\u000e_5\"lTymEU\u0018//z\u000e#\t0ij<#-%)_EXTge\u001c(6_$P\u000b\\0*\tJd1 &X\u0004\u0007\u001c\rvK*0\b\u0011㩄^\u00028\u0003R0\u0000?\u001c.\u001df.bK>q0,{\u000b\u0007\tMu/}bb'\u00113]Ɖޙ\u001a\u001cDvnfj+!Bgj\u000e2I9\u001e\r\u0017h75\u000e,|\u0002X3*@}2C8\u001b\u0007%\bE*\u001a\u000e`XA)eAKB\fY\u0019\u001bFSiې\u0010\u0003X%\u0005ν֑y\u000077AU_; \u0018xP&n!&#aJI\u0017yURD,F\u001d$\u0011KUh'\u0016[\u00065+\u001f=Skq\u0018\f\fX\u001dP~H X,$\u0016\u001b>J)GO빡nl\b΃\u0003F4\"T\u0002Ӓr\u000bh~!\rx4\u001e*,\u0013K3Y=02oLʚ%@Jaٕ\u0018o\u0006t%_/FeyG2갰캠'\u001d.0LZ`Bk\u0015c#~\u000bL\u0012؛84F|\u001eK\u001e)\u0002`sh\fF\u0011P\\\u0003uz\u001b?\u0005Ա6ԲKÅ37S\u000bĥ35:8ٙ@\u001eLMԶ:Sk\f9L\u0005x\u0004İL&\u001f\bY׊aX\b2T\u000bf\u0002\u0005sT62\u001a!_\u0000ڄD\u0003\u0005)\u0004v:\u000b}\f5T-\u001b\u0007\u0007b»\b]\u0011\u0015\u001a;\u0000\\PUrU/=lī*F(!Z\u0013V*8-\u0019.N҄q`\u0016,P/\u0018J\u0004\u0016^d&\tq,fx5kȶ:%f\u001boT!\u001c=9\u0000;1\u0005=\"1xQnȶ[\t`-7V\u0019\u001325\u0007\u001d,A\u0018a\u0018U1\u0011>\u001d~3ۓ\u0001h?,mU{²7 /ɣ99i\u0012rӀC\u0001 \r;j'3\u000bLhe*,E<\u0005\\\u0013LAgj\u0001q_6S\u00064T#;S[V\u0000l\u00172ʦ3{\u0017bK:mA\u0005b\u00190\u0019\u001a\u000e\u0007a|\u0003;k~:kC\u001aVD\u0015\u001f ?FnQ\u0003b\u0012\u0002´Y,\u0014l\bz0b;\u0014\u001a\u001cvv\u0013@K\u0004Z\u0007\b \u001a\r\u001amXVw}Vh|0Mgj\u0011t(#\u0010vZs\u00050\u0010\bu\u001e\\Q\u001eCʹj\r4ح*B&_AunS\u0002єU\u0005B\u0010a1\u0010T\u0003\u0000wg8L*^؋\u000f\u0012&%{^UO\u0012 \u0011\u001e,\u0001KX\u0014LW)\u001a\u0001Z\u00014^7\u001bh6+\u0014֒m\u0015BE}LM@u_tHh(\\ \u0011pe\u00031~~\u0012E-n)3\u0006\u000bm\u0010.Xr(\u001ez\u001e\u001cr\u0003A(̱P3e Ȱ`\"wxQ\\\u0019PH>\rSa@\u000fo(F\u001dHo~Y'b6+gʾS|))'٥!~]\u0015\u000eۋ]\u000e@aIg\u001bM`,T\u0013:|ŚY\n\u0006\u0011\u0011hj\u001f\u0013c怄l@S\u001bt\u0017\u001d=OS\rKi~Ɓ\bG,\bLI,3n\u0000y]@r`\u0002.I\f&8tpC7\u0016e3*zcpPK\u000f\u0002Xὁx\u0000$\u001e)ÓB\n(\u001d6ޙG\f\u001aX'@\u0000_e\u001c\u0001z\u0019Ut\u00194\"J>P;g\u001c`b\u001e`nͻej\u0013\u0000:Va\u000f\f\t'V腨/~\u0004@GIB^N\u0002$}Nˤ4\u0015\u0002\u0018Kὕ\to:Sڐ=\u001bLmBK?\u00016RlV\fT*x\u0007P\u0003*͗Զv>EƠ dJHu?\fw]V!}dQ\u0015\u001ā\u000fΏղp3NY\u0005{%w|ugٹ\u00191˿`B;ɸ\u00164Je3BT7T\u0006FnZ\u0001)\u0014\u0011y^T0(?R\u0017Df\u0016\\a\u0005O\u001c\u0012\tEK#\r\u0001\u0006\\ǀ4ǙԊ'?&ʚq7S\u000b\u0014L\r$\u0007{jY\fԺ>\u0007v\u0011Vf\nr\u001a҅m\u001b\u0000խYa\u0004\u0006\u0007&7L@CsSgs\u00014S\t\t!#\t[5>H)t:j\u0016*\b:I\u0012x2K8WB\u0003![7J\u001bk`q\u00162\u0003\u001a\b!\u0016\u001c\u0000'Ԃ\rk\bN\u0005\u0000o\u001aaP(|bԙ\u001a\u0005\u0001{wә\u0005\u00024fj85^:SCu-\u0003x'\n\u001dL@&t\u0000T\u0018\u0014\u00125OYn\u0006ab:\u0001ZvAR9\u0001VA,j\n\u0016\u0016\u001d\u0013\tFAF\u0016Z\n\u00134Y@\taPKR'/f\u0007\u0001\u001avC\u0005j\u0018\\nf!8`(r\u001b\u00166\\-\u0015pAA\u0018&\u0012\u0018\u0014\u0019E'\"ѡ\u00186\nZ* \u00005\u000b' ⣐\u000b@M\u0015Pàm 0-V\u0003\u0000B\r\u0002cf1\u0004l9\u001a\u000bspT\u0002*\u0014]r\u0018\u000b\u001a.&A\u0001\u0000۩fA1ʘa(L\u0002,l6\u000f&g\u0019H u\u0001\u000b+\u0003!NJa.6\u000bP:7\u0003,\u0018w!J\u001cT\u0001=GUzJ\u0004fjllb\u0003}M*QָրcH\u0012j(#YY\"e\u0005죱\u0010f\u0017\u0005\u00176\u0015/\u000b\u00023 \u000b\u001a\u0014\u00008,x\u0010=t\u0016<ϣ\"6(,H\u0004\u000b[\u0005lblp`\u0010&a7P@*xb\u000e\u000b\u0018K\f:0\u0015V\u0005)\u0018\u0002ۘ\\KIn\u0012ɰeD@6+`$@\u0016\u0000\u0002@6\u0007\n“BN\u0000%lժ,Lb\u001b)O\u0000@j\u0019\r\u0019C*N<\u0007WLJyJ *j!\u0015P0e\u001d\u0012Q\u0011\u001dW\t\u0005lehHRH\u0005~\u001c\u0007Iz@mL4\u0002D\u001eK:d\u0010y\u0006\tN\r\u0000-\u0000+dtF\ba08\u0010\u0003\u0001\\5:E\u001ea\u0018j\u001e\u0003\tD܇\u00050tV\u000eg!TG\fA!\nuD\u0011O7ca\u0004\u0001MBCÇTY@(`h\u0004\bBeE83AZ:υMV\u00166U|6T\u0014\b8\u000b\u0015Wl+9V`B\u0017\b\\ x\b\u0005:y\b\u0019\u0012\u000fcn\u0003%KeX>\u0014\u0018,\u0019ߨHL\u0016\u0016F0\u0002ˬ@`P3Ggu@\\]\n\r\u0002X&\u0000\tX\u0006\u0014(JR D|P؂'<0\u0004\"V|Nc\u001aAec\u0014\\@B\u0003\bf&\u0003$\f\u0005YX,\u0010)r\u0012j+Sʡ%\u0016-!T[h\u0014Q\u0004%Z?̃aRAg\u0001\"I\u0018H39ROr'VĆ\n\u001e2d4R\u001bj80($4L\u0013)&D\u0013y\u001e\u000b3U\\<\u0012~]8X\ne\u001d_X\\`'$a\u0000[yg `d$\u0003\u0002\u0016(\u001b e#\u0010T)\u000fAu8UX \u0002\t\u0012\n\u0006)ۨ\u0016?sp\"4\f\u0013F\u001d\u00120\t2,\b\u00148SFE(p}K\u00018x\u00044,\u0000+e\u00021*F`qb4T\u0015\u0002!\u0012!\t\u001fUM8dB\u000b\u0015MG\u0003\u000e\u001c\u001c\u0018OF[込K+2\u001e8ai\"B)<Rc!a\u0018FdX\u0015\u0005I,\u0017\u0012\"\r\u0004{\u0000[\u0016WE\u0004D2i\u0019KAJ\u0000\u0006*\fÌ\u000b h\u001a$$\bylD\u00184AXcx$\u0011\t\u0002ux&A\u001a !!J8ɻb+:G80$`i\u0012vaqsT%\u00042P䣰h$d3U\u000fM\u001c\u0004pD\u000e\u0014T\u0003\u0017B:0&Q\u0012b5\u0018\\@\u0011\u0011\u000fUׄ\u0006b\r\u0007\u0000\u0019pAH\"~9<\u0018Wl[\u0018\u0003\u0003j}&NB\u0007*a\u0018Bf\u001fkV\u0015\u000eċX.\u0005\u0017ׅ\u0010\u001bL\tC6ût4\n\u0017_\u000e\u0006)E\u001c\u0003S.rM\u001b2d\u000b\u0002B.\u0005i3)\u0004yb,K(y\u001eȮ*\fx8<\u000f^\u0007a@\bЄaXs\u0006\n`PHA|\u0003\u0002A{\u0012\u0016Ȩ\n08V!Aq1@>Qqlha\u0018\u001a\u0010\u001eU(z$\b>\nb\u00117\u0019\"8,n%>:ʋ2A\u0004pU(aPl\u0004\u0015\u0007L\u0011R=\u0006\u0015DD(@\u0010V_W*\u001a(ir}\u001d,`:\u0000\u001d,&\u0004\u0018\u0013>M![-O\u0004NPf}|\"δ`i\bðbB\u0001>\u000fA1 X$\u0014&l*\fQوNq\u0002އ׃ r\tL\u0005b\u0017e<\f\u0004,^1\t\u0019td\n\u0001z_NbpBxa\u0018&V\u0016<ϓ\u0019T.\u0013\u0006yhHV\u0015\u0002\u0012*Pd\b\"܊\b<\u0013\u0015\u0015h84\u0003MR!@ɡVae\n\u0004*0\n.y?\\ę\u0014h$\u001c\u001d\u0012\u0004lqsYXZ6c0j\na\b\u000e\u0011wY\u0018d\u0018!,-\u0001<+PLȓN\u0013\u0012\u001els\u00060\fC\t\u0002\u0016q\u0017&a\u0018RBy\u000b\u0003u\u001a!\u0006D0\fCf\"\"\r\u0014P6\u00123=fFbqҀ\u0014`G\u0019`6h\b\r\u001b\u0004#ph\u00074`P009T\u0003]Z\u000fl\ny*\u0002KU`\tME@\u001b\u0018\u0006ˋ\r,\u000b\u0015y\\U`\u0016D\u0005\u0018,\u001c7a\u0010|<\u0002Ut\u0018\u000e\u0019QN\u0016\r\u0011\b7%2Mc&\b\u00198Bb\f*\u0000t!xb5b\u001c\u0018Z+HG\u0018\n!)x٤W\r\u0015zÂ1\u001d@6#yީ(c\"\u0001\u0010%\fCL\u0001Y0\t\u0007\b\u0002Hl\u0012\u001el\u001b[w9,\u0018\u001e5օ&,\tFn \fÏI>ťòP\u000bCG\tA:lZ0\t@W\r\u0002/L\u0004\u0004L@bt\"(\f\rF\u0018\":R $px}\b:O\nL0,-Ϝx\u001cQ/\fC\u0004b\u0010a8a\u0018n\u001b\u0014`*\u0011\nI\u0007\u0014N\u0018-\u0007\u0017\u0015\u001c}\fRʒɀx^H|b\u0007)\u000fS%=(\u001bl\"\nJ*K\"!RxXU\tq\u0015xn\u000fR(\u0010bX\nd0԰\u001e\u0004*\f/\u000e.\f/ \u001adD8\t \u0017!C:G@%\n\u0006\fk#\u0000[5P{a\u0018\\,%lB\u0014tx^\u00186\"9[\u000bCLjP 62a\u0018\u0010KЪ\u0019,\u000bdq1\u001c̰֛\n\u0015e\u0011oDjS\u0003.N-‚iȨ2,W\u0018^ \u0003\u0018\u0014hg\u001aT\n\u001c\bya(@\u000fYZvSP|]\u0018,K¬Ⴊ\"\u0012\u0007\u0003ȁć煡F:9\u000bC\u0013!\",\u001a҄aX\u0002[4Dya(Q*=&c.$/L0\u001d^\u0003NSDz;\u0006^\u001a\u001d^\u00032\u0002%\"k ,\u0016(\u0012\u0014,-B\u0017^\nH\u0005H.P\\\u000bY]\u0016^\u0003\u000bД׀w5 A\u0003r5k@'\u0001_wiA\rh^\u0003ړD\u00126\u001c\\֪׀-( \u001b\n\u001d\t0AP\u0010\u0012(u\u0001\u0011\f@\b\bT\"\u0011-<)\u0001Ά\u0017k˼P\u001cr\u0003\u001f2\u0012?\u0006\u001e\u001aP&\u0006\u0004׀\bJ\u0003b\u0012^\u00036\u0005='&S!\u0010mIx\r\u0018AOmH\u0007\u0001Bj@H\u001diSr0Y*\u0007\u0001+\u001a'1HcHLN%dBcVˠCrB53\tp$8\b6`D\u0001p\u000e\u0017cX#E q0\u0018q\u001aBMa#:V\u001b\u0019\u001f2\u0012_&p\u000e\u000e\u0001&0\u0017\u0019-4R/\u0015.\f_\n\u0010F\r\u0001ÍQ|\u00062PJh㳀CFIk\t/\u001e\u0005\u000e\u001fZ\nrE\u001b:\u0007U\u0004i8$\u000fy0\u000fJ\u000eaixZHFR7\u001bQ\nCH\bD'\u0012\u000f0\u0007\b|\tipN\u0005\u00128(*:kb\"\u00100\u001c\u0010'D\u0018f8\u0004`HC#\u0000z$\u00012o\\6n_\u0007^\u000en7\nl@\u001a\u001bI\u0018&bP3\u0017\u0001BX\bx&\u0001&,\u001eN\"j\u0003ހ},u\"\u001c\u001d(hۤPt8^\tM0wZkQրa\u0004\bqNbxx\u0003=p&Wv\"t\u0005\u0010\u0011\"\u0018xD̑\u0001!\u001e\u0007\u0006FZi2\u0006dxLlPJ%&\u0012\"\u001c;\u0018ۧQc\u001a\u0018M\u001aT\u0018T\u000e\u0001@iA\"j\u0013\u001fT\u0013-zRmV\u0015)lLݢAtN\u0016bƯ\f\nOi \"$\u0001\u001fGYG=\u001b\u001a\u001cHأP..*:XhD\u0005\u0013793\u0018 0\u001eƄc\tr\u0000z\u0005\u0013\u0016b\"\n(>\t\u001cj$}K\u000e0_h@KL\u001eN\u0014\u001dTF\u0001\u0001He6k('d\u001fQC=\f0>8b#W\u0005Ŀ\u0004?\u000f\u0004\u0012F+\u0002$\u0016\u0011\u0011\u001a\r#GC\u0012aѐDȌ\u0017H\u001b+\"Y\u0006P\tP\u00005\u0004\u0005jt@4\n\u001cğ\u000f3e$f5VpMx\tM\u001a}^B !\u0001mS\u001ad\u0018$d6޷\u001c*\u0002\u000br7\u0005\u0017\u0005\u001a\u0017\";\u0003\u0006\u0005\u0017\fD\u0016x)\u0007R\u000e4Hás(yI1$\u0011#څ\u000bir_ɍ\u001e\tVhː_\u0017°V\b\r\u0014 \u0006\u0001\u0004\u0001QJK$\b\np\u0011A]\u0014|\u0015G=\u0010h\u001b\u0007+K;n1R$rX\u0015}4x\u0002\t-ã\u0003\u000bS\u001cD\u0012\"\u0007\u0019\u00162\u0007+\u000b\u00010I\u000e\u0000m4zo\u0004{=(\u0002\u0002\u00139\u001a(\"\u0005yL\r\u0018x\u0003\u00156\u0002Mpa>f,\u001e*\u0016x\n0k@\u0016\u0005\f*^ΚdT<\u0007[*ci+Zp\u001e\fM\u001c\u0011\u000f0'/f\u0017(ב\u0018I#\u0012\u0013ehDp׹\\z<8f\u001ds\bn(bPC\b\u0003j\b}@\rH\"8%3^\u0019/$+\u001a\bvL\u0014t\u00158\u001b\u001a\\_p@\u0019o\u0006\u0019\u0006j#3$d6\u0006\u0019\u0007H\u0003Ω6`j\\FA\u0017\\\u0014L\f \u00123\u0010Ao\ndE4`I#A69E\u0003$A ID1˰4!X\b\u0010jay\u001c\fBaX^\u001a\u001b\b\b\ndn\u001fPˏKTd\u001bs\fAevh\u0015\n1^\u000b\u0011\u001c1\u0019`~\u000f\u001ag\"\u0003eZ0l&GY\u001c\u001b\u000f%j1\u0019\"\u00075os*A;#۸(/OFĆ}!#1MB\r2\u001bJ\u0001܀\u0014\nj\u000fP\u0000t\u0005HE\u0010#B&O\u000eQ`\u0016@_W#\u0018\"*5(\bj^H:\u000f\u0004\u000bz\u0015@5|8aNpH6DOPPN8\u0007\u0017=|9?\n?/\u00100`._^.KEo\u0016I\u0016_hh\u0018X,kt5\b\r\tkH\"2^\u0019PE#Щg(t*\u0015Z\u0005Ƙ\n5t*|\u0012̧RT.JHlL(2\u0012.P#KH\fLE(Mdf R\u0016\\\u0014L2\u0010YpQ(MJ~\u0002sv*\t@&\u0000\u0016I$@N\u00027d3c.]Ū\tP#ID6o8I$aެ\n\u0010\"wG5\u0002W`\u0004\u0012\n\u001fF\u0016\u0014OqDc\u001bar\u000f!\u0018!2\n\"P`\u0010,ů˨\u000fp6\u000f\u0011AeT\"(\r\u0006ȱ\u0010iQij\u0002\u0019ϒy$\u0004$\u0006dG\f\u0007!W&jȃT6\u0011\u0005k6lPGB`\u0000-۸MN480ȁN\u0014\b߃&xT\"D\u000e\\y\u0003_eO\b\u0010\u0002Le\u0006HPx\r\b\u001a`<\u000fD|Dp@h\u0001z\u0016@Q>\u001c\u0013BiT\"\u0018\u0007rE\r\u0003\u0014,F\t\u0016\u0002D@\u0004pd.9|]J\\J\u0014נ0&\u000ea]F!(&2f\fu\u0010XY~{AL*Uȳ`kg@={kg{\u0017\u0001T-k얗\u0000ok)?:;\u0001Umli_yk6~HkG\u0005\rcFfL1P\u0001”Øh\u0004\u0019E\u0002ԯr\n5\n\u0014\r#T@n\u001cFB\u0002arԄ\u0004ET}\"Gh\u0016G1@\u0005p\u0019\u0014\u0016\u0016Lb :z˧]+5]).9AԞM-}V-!RiRƾ}\tUVxi=֋\u0000yv)Q\u000ezOlg\u001d\fW>Rv\u000eʏi;\bm}J\u001a sΖF\u0000)mm/e\u0019\u0007ݖo\u0017\u0001~+޳Z\u0011יLv~ukzӦ^|i){^r%}ץm?iڑ9/|]{~l)Fo~ogw3{VޱJ+gOO\u001dNmW\u0019-7F>S6ֿ\\z쳯4,';[6V'u:}ƧOZ:[zw?VtN+]Fzd\u001d/ҩ\u001eJrFJt\u001b?+[_eY/?)[޴v\\KJmn:.^딩/t5'us~K9WlߑN:㬳9/S2Rj%͓ޙ\u0002_eϾ\u0004;o2֧Y%S}\tnen[>\u00120kx3\u0005^JY#Ͼ\u0004+T^\u0004ܾʾ\u0004|7^)ʯQzOѽMyZ't2ޞr}#; $?Ͽ鶲_f;-O;\u000bw{vjm|\u000f~j\u0011`m{gKo8emyHi=6RG]/_\u0004|znz\u0012w)s8ir\u0005pG\u000b`\u0007S\f\u0018 =A\u0000meܥl\tn\u0000Wj\u00166\f`\\h\u0018![UzV7[<)u{%r;2n|m\u001ce*i\u00130gi=\u001ee\u0007'{//\u0001s~sO_U^jkݙYm}=.ڥT^\u0002&w:~\u001e;\\'v\u0011ԙ\u0002{T^\u0002\b;}9rW\u0011UN;~3\u0003ڮ;\u0000@\u0001:\u0001ۨtN\u0000w\u0003\u0002\u0004p\u0017Jܭ\u0013L\u00002\\e\u0002\u0004pa(r\u0010\u0014ܭ}]\u0013\u001d)bQØ&݃)\u0003\u00038ր\u000f5\u0003:\u00038[M\u00003ӗ:_G\b}_G\bź;\u0000l3\u0001u$\u0004 0p >\u0012ըFh\\M'\u0019fR2#|4 \u0006ÔY&\u0019\u001a\u0003F\u0016\u0004 \u0012X(0\u0002c\b\u0007#q\t\bjH\"(׀`M\u001aKHyјe(T^\u0004H*.\u0017(\"r0Ҁ\u001a.tm\u00068*\u0017\u0001:\u000b\u0002\u0012X\u0010T\u001aÐ\u001b0$Zm/LYť\u0010K\u001cK<\u00066\u001cEdhHr㖇嘵\u0005\u0010 *\u0017\u0004a\u0015\u000659n0:NA\u0004\"'C:L\u0015\u0011^\u0018:D\b%b6҅\u0007s\na@фƥ\u0004~Pľ\u001aa\u0018N\u0019ad\u001aa\u0018&\u001aa\u0018u gDɌؤ:\u0007\u000bIu|}]\u0016߅0 4 \u0011E#s~:\u0012M<\"F\u001cźHu\u0016.-O%.6!aB\u0018$>&\u0017{\r\u0018'9e@i@Y\f\u0004{\u0011`&\u001aIN+x\\\u0000\r\u0014\f0\u001c\u0007s@-.\u0001[58\u001b\u000e%Tǀz\u001d8aX\u0012\u0018%A([G@,7\u0002\u000eat\u0012N2σ\u0000,\u0011S](,p\u001a\u001c\u000f\u0007U\u0001Z\u0003р\u001cD`;ar\r'\u0014G\u0003&x\n\t8\u0015\f5\">\u0017w7P#|#N\u0018%9\u000b\u0007_W`\u00137\bq\u0005ȼrMda\u0004:K\u0000\u0006\u0004\rVHa\u0002.\rm\u0019\u0000\u000e\u001cvQ\u001fF\r\u001eT\bF\u0002\r\u0014ai׀_)i&85\u0018P\u001dF.cB\u0010\u00180\u001aCz\r^\u0003.DبƅH\u000e5 \\\u001eo^\u0003j\u0004:>.Ns\u0017\u0017\"#(\u0007\u0005&:*0\fV06\u0014!#v*\u0007:\r.HaZ\u0010PE\u000eyH4n\u0016\u0014ĆqF\u000e\u001fWM\u0000|TC\r`tp\u0002.\u001dȐ]nB\u0004SNOeur[[딵R{^eʒi{lwZ:eMmL,|:/+JI(ur+3趫4:SNow=zszWh697\u001f--|IF[}R{-J+slo{ezKYrvy,)miZm:mNwwަsؖ%_.d)K^;eoRٲvJ/|\b\u001d~^Ud~䷱-Ҧe}ֺq:љo[[VTFOk[RRٵFme/F*vwNtNRz_o=k8_ZvN|={Nwjo|mKK?듾O\u001c%wVf?+z͕%QVRZ忕VZֻ2}_涵3~O6fil}^~I-N-ƧS^[{FHTVӟ:r;m~+}z}ZfYؗٙmWrشmۛNuKƷ])_:_f:[3:YIJ|SRYSJgzc_-;e9Ƿ2WLogcW~*'*ǖJ,oVr7V~Y:o)\u0019NjmTN:'\u0019߶rl猳\u000bKcOJ*;dZT^gv5\\=_on*Vѯ+?߯Q2Z,FtJ)k[ʒ(^w.mo_ʿ?r)gKFIlz}vۓZҺssJ2ΖRoK:Swuw\u001aLRyoNkkztْ^9z_SK%۲ߝ35,K2vk=mm[#kr-*e\u001bNV\\mzV{;zX|yYc2mrRسmW3?kmeek-z+\u001e[[oRk96yoS9?j-+^ʏmJ+罱V촾e]^\u001fk6eZ팵N:?iTN{_v\u0019kӺO齒%>cn+;+c_ի]^\u001ekYc:ksG^k{^gKgY9֦V^IJz_}֫d\u001bis쿓R\u001bu^\u001aimiM}{Rֶs^S*Ծz~kצҷMkOZ۫l_+}emN~y#}/?^j}s^\u001bnU|KVVIצ͓WZe~_畓ou3~U֗WJTƯuv9#7};]Ư\\WGO?'o[-_JN_emoֶ]'\u001eNϖfݒVV+}_\u00120=/65DnKm_R;|Ou|͓{H/J+dƖkXSLo\u001aw|W}JINկٴZVyc:r'|mVvѩtX-[YR֥^izKַj'}[_^/վɗSg?%w{e9k|vV.;6Go|gow.-\u001fmۧj'KmkS6vחJ\\6u9m7ڞ픷Ͽo}SMcu,Fk.eylZzO;hvRi-+߿[Ʈl+[kZewgOURڱge_;_Or>gvsgem+K)׺e*;n-m\u001c֞{җ}JVJF,m\u001c.oWrί}a[nI#R\u001bKʏܲҮv}.s+Fk)e䦷R{%K\u001b[z}>e\u001eۻJ~kWJv[[ڏtj%;JܴdZZ]S{3Sg\u001bdIk~/u-+yk}TJZ*7u3֦\u001bog\nr+绽ӿZcrFj;=KZZ:הּ~~iwO\u00194Dd@\u0012Ա\u001ai\u0000\u0003s\u0013\u0000 \u0018 \u0018\rE8v\"\u0000\u0014\u0000\u0006VH,B6<(&\"\u0012\u0012i4\u0012$9\u0010(\bcA\f)Ð\u0015\u0011\u0004\u001a\u000e\u0015T:T:I5@J.\u0006u>+\fe/)~WaN;\u0013\u0018*lQ\u0000[\u0004D\u001bsú\u0004aIqn8db=K'LpR+!`I(A\u0002\u00131KA~3\r^01yk\u0015`\u0017%9Y)\u0003@&`\u001cs\u00026l#R2Ӆ\n\u001e\u0016_\t7Rc|՗J`\ndȖ\u0000NB!s]\u001a`\"U\u001a==ydT^\b\u0005y[\n/Ȇ]E\u0017t\rhl+CHlr0lW-\u0010Ivvft7x7D\u0007ӣ\bHNf‚i\u00046x\\i|\u001aǠQEG+XRw~zIN3}X\fE\u0012\u00133z\u0016o[\rL\u0006+Ĝ?:_G_b6u!S=\u001f\u001e*@\u0011.`I3DXwTS}mluQ^@C^aޘPz\u000fAaa^Zb\u0012ڷm\u0005Kczv\u0016Ɨ\u001e.kVא4HTO!6]$cF^\f\u0019Z*\u0001V!D`z@\u0010_~=\u0014\u0018s\u0016tNaSH>\u0015#Ph0\"Qހ'n\u0001$jKGxz\u0002LKV\")\u000eO\bҴE)Hq@TԴXBOݕ8xy\u000fg;\u000eqXP\u0004u/gx<\u001c\rK\u0016OXXu( [[(k\u001b{;`hX/,0V%Үǵ\u000e\u001c>\u0003Ąo~XsP^\u000f\u0006\u000b`%\u0011\u0018ueЭv|wT\u0016T&OX}\u0010\u0015`\u0006\u0014hIdCؤ|P\u000eZs߾RU\u0006qocj\u0017׆\u0007#0\u0003}B\u000563\f?\u000f\"p\f6\u001fJ-㫲!\u0012\u001f\u000fj\t 1p\u001b]Mօ'\u0019u\u001bk\"\u000e*2W&\u001c6Z\u001fF\"HcD\u0007\u001eD\u001c88;\u0003VAHՀDiZ\u001cM\u0013\u0000\u0007R{שC<~εesR3\b\u0015p\u000e\u000f5-\u000b!P{keyxEZ\u001e\u0002\u0003$\u0003M2YkC:F>\u00176l{\u0018´\u0003\u0004\tTM̈h\u001e5X0\u00000\f '0\f\u0014t\u000e\u001c>[Mo\u001e\u000b;΢\u00198\u0019̚UMX= \u0019{uꑹ:\u001eU1&\u000f& WH\u0016\tQv\n3e)WM<\u0006\u0002\u0018$E\"coS\f2 RDě7\t4\fɑA\u0013kfFz*\u000b?\u0018>!t\fe\u001a@_`U\bRwFm˻MK\u001e\np5[\u001ee\u0004\u000bݪp\n \u001aڌ\u0005 ܕr@\u001e\"FXh`mp)\u0013?\u0011\u000eCɁߊTI[s\f'Q\u000e *A2kaLAjH=a떰\u0016z:Aj\n`-ff\u0018\re^B=\u0001\u0005{\u0016\u000fЃb>pqa\u0016y\"\u001ce&GvGΰ\u000f$X'9T\u0013\u0011\u0000ST\u0015\u0002\n5\f^\u00053@|]m\u0012?p!4\u001bn\b{i\u000f0䕻U\u0018vJË٧\t\u0007\u0011Mh\u000f♎\u001d\u0018kZ\u0013\u0002/(\r5f~ձMlg1\b'Wk\u000e\u0013(!#bav:\u0007\u0010\nXv;\u0000@Eu7\u0004q\"M8b+Wګp$kR_קN]ϛ$H\u0007S\u0001m\u0000\t\u0016\u0007mw\u0014c̓օԧ֒CϮ:|\u0012l,$NF\\:uPV\"Xe\u0000P`[؀DZ\t^Ny}qjrMX(?\u0007\u0006ٛ\u0013`\u0010S#\u0005L :<\u0001Iy\u0002\nԽ:T-Ͱ:BAչN:9\\x1\u0014~\u0014r.\f\u000erl\u0011NШ3\u0003jD Iհ\u0003#t\u0004\tةbh\u0013\u0011\u00111\u0005H_\tKoTp|\nƀ\u000f-NKS|\u0002evyvn:'e`w\u0001Sd҉R7\u0000)F\u000brJ3c\u0014Tʐ3E4RO\u001eQ\u00002ҩlPO4^2Z\u001fKa6ɱ9UIp\u001aG'a\u0000;Ț&\u0018UŁ7G\u0016R\u000fjb_\u0004¦N Ț{|s@2Mr\u00173o|GL]Ir\u0019\u0017\b\u0015l4AeH\u001di1O&\u001dx&#\u0012\u0006\tdf?\u0018J\u0016\\vZ܃\u0004e_\"=HRO\u001c}ڸ\"ӒkD'/V#r\u000f\u001a4\u001fI3_ˈ;`Lى8e9f\rPi:3pa'H]3\u0010h\u001c\u001f~L6k\u0001tt\u0007F7\te{\u0004\u0016\u0019)\u0012)S&j\u0000yeB\u001d\\T\u001eE~Zs\u00052\\/l\u001aX1=6/RϸtиT\u0004m9ҵtȧ\u000fz|q49W\u0016c[7k4BW̡F\u0005\u00055\u001a64\u00118iPVo8]j~\u0015q\u0001Z\u000e$6@\u001bq\u0000J\u0015oj+> \"\u0011Mw#P\u0000%`-#;\u0011uF)Y\"0W\u00180\n\".Ere*\u000fMo\u0001\u0011s\n\\m\rҒGJ\u0002\b%S.6֛2⪽K\bl\rp;7Sd\u001dq \u0000R\u0010\u0003\u001b$@Vd\u0002Sb\u0012%.p\u0019#I3~Vi\u001803\"\r1:\u000fk>\u0003/[V~ Y^1=\u001b\u000eZ\u0017\u0001@fst8F,'\u0002+Aҍ)\u001c.7\u001dJw@>e nZpku\u000eWL\u0017F/إ74̰g0^\rR~\u0000IGyuSz\u0006ԫg>Al\u0000d\u001a$\u0019b\\\u0005\nh'\u0017.3\\w>g6ḷ\u000b.N-]'i=udiKC\u00157&h\u0004r2.\fd7G.5\u0014R_hM8t3\u001br2ʫ\u000e>j$V\u0010:[g6ڂ5.τ\u0011\u001bÌ\u0013pWߏ.0\u0019p\u001f7ęl\u001eTs]1\u001f\u0003]{%Nd\u001c!;sE<L.v4Cmlô&\u0000HY{\u0005i辮\u0005\u0016Q僕{#f۸`\u0006Q\u0003j\f!&97h-u\u001f=<\u0018+\u0018\u000b\u0013\u000f14dd\u0002d\u001c\u0013f%M(/`3s\bBN'\u0017\u0007y?\u001cn\u0010>1h\u0005\u000b9\u0006F\u0003:pA\u000eb\u001d@ОE\u0002\u0005e\u000eNBTX0G%\u0003\n1: +=R@Γ+Z\u001fFAa=\u001fo>W-Tg\\,0hȉ\u0015ZL\u0004\u0018ߧ^UL<;\fc:FWJ^*@\u001eFZ)\"*7>GG\"\u0016\u0017Q\u0010)B]C\u0011\t+9Z5wÌ<^IΑ Eھ>\u0010B\u0007{Qxr\u001aa\u0004\u0000=2Oߏ_NUp\u0002튒\u0001?:\\_XTt:\u0007,Z\u0006t̤\f\u001e(}%6xV~SE\\&2΋*L`Z\u0005\u0012\u000b?5U闔!e\u000fƃ\u0017\u0010PM\u0017X \u001ei3&LVu\u0017xay,LK#A!9ɘ\u001f\u0004\u0017άH#\u001a\b|\u00033\u0007O\b\r\u0007\r4\u0004#g\u0002-Wƺ&\u001d;Hɰ#1*4\u0014;Ьp\u001a5qF\u00068(6cH\\&o\u00159wc\u0000('pCv\"J\u0012&\u0018t\u0018\u0014E\u0011H@bg\"$\u0002gh3|T\u000bB6(.b\u0019y\u0010_\u001b@D#'s\t_hq\u000fo9_S\b3m+\\m00n\u0002\u001a Z?`4@t#EݷGzbjԱ*Xf]΀\"z\u0014\u0001\u001d\u0002TK}\u001cԬn>;a1lղ={F\n&f\u0010\u0016vF\tu{ʴOIe\u0001)[\u0010:\u001a\u0002#`ߚr8x\r\u0003\u001bP\u001en_U_z\u0013U\u0012y'B.\u000fSm7ٟ\u001fİ`\u0015\u0001miT]\u001ds\u0006a^ӊ)%`/i&D7X0`o\u0003ud/\u0005><-To\u0018u0L\u000fl\u0018Тt/\u0006gT\u001ap|Qߘ\u001d{\u001d`\u000fy.yI8IAb\u001a@\r\t-\u0014Yq&)\u0019e/@Ǎ'/&H2s\u000b\rnJ}$h\u0005In\u0011\u001c&{i̟u\u0006DtJ\u0012{ywIA!/[\u0010|\u0006_\u0019\u0007%Eu@?,/Bb-΍RP\u0002?&\rI]\u000b3xXk*\u000fS~\u001fQ:{\u0018\u0005~d\u0000\u0018XpĤu\u0002`%Z$zubQ$HR\u000eoƶxļ\u0018)\\q$\u001ftCH0;MKkYsf<~yp#\u000b\u001eK\u001c\u001d\r\n\u000b6D\u001dL\r\u0017g4\u0011\u0006E0\u001a+>J00\u001f\u0012il)baTJԊ\u0000JJŖ3)x?egOveJ\u0014\u0016X=`b\u0001|-y6{]']R-9P}\u0018D!υUa4\u000e7jKo<-Эi[Sa\b\u001a[\u00148;O@\u000e*kzCSə5yv#1f[\u0006x\u0014VՐc+^w\u001fAS齙_\u0004=`ԈhbLd\u0012 ?o\u0006s\u001b`D\u0018#@ .\rg5a\u000f\u0013p4R5Qᘵ!,2~\u0016\tv/\u00141+)M]U.)Ƃ\u001e\u001a|\u000b\u0017\bki觮E#1\fW&\n8\u0011\\\tQ.݊RI'`\u001cq^Cr7\u0011ͥ#^I+.'Zycty\u001d&;Hy\n۬:\u0019j\u001d\u0013\u001fМW:&xN\\\u001aɿgԉ\u001e\u001eG\r4:*qNZg\u0000.i3[Y\u000bK*4\t\u001a\u0010\fߠ\u0005i\u0011{?nrҵ]\u001fd\u0000A![F`2.ȴ4\u0005D\rZK!\r}\u001c\u0017\u0010P\u0002\u0017Q\u001cSϖ z\u001cB\fu\u0003.TzJܞ\u0007)X&`&Ŀ\u0002@M['\u00108TSU:3y{? crykP\u0000,k.ĆTͲ[Y\u001d(sl>y+\u001atT~*#\u0000h(_$\u0010&am*ZBT\u0006a͒Nk!9M(\u0015\u0017\u0016\u0001q<\u0017IArbbrDZbT$Ǘ \u001a\u000fz˜u-&0YhRvI{m<'\u0010uC\u0012\u0017wԮ{]AhT̓uP\u0010;,'E[\u0017.\u000evkc\u0010r ^Cy\f\u001b[6o:\u0018B\u0016lQy\u0016\f|]\u0004m{C\u0015UtSӬaЧiOQ\u0003\u0005_me^8/DeoPM\rXNi4\u001eיX\u001d[!M{\\Կ\u000bV;W.%YŔ08\f\u0017S_\u00120{x\"$>A΃JuO(¿\u0015*]o{jiN?zMdib[\"\u0003ފP\u0016%\u000b3\u001e(zQCg'lHT\u0017}P/&\u001e`3[g5NKQ\u00105\u0016#PDm1A\u001a(+QNG!R ٖT\u0007\u0011Mܸ=}\b^̀:4C\\%k\u0005e|y\rvO<\f\u0015Ҹ]H$\t\u000fN6KeJ>K2sC\u0014󵼐؏!sXjX\u0006\u001fW:Y6^\u001cuZd-\u0017\\l vA2.\u0012\n[0dBb,\u000e_\\2j\u0019Τ\u001a\t\\:cQ~O\u0018 \u0013lNq\u00151ą\u000e'g/\u000b\u0011\u000b)ii\u000250?.f\\\u0012zL\u0011W(\u0011Ӕ\u0002L$b(:\u0003\u0000?\u0007b\u001fuc\bh[\u0001Eֈ\n\u001e\u0018|K6nuR\u0019K[{E\u0016EʨA\u0006Ճ$/~N\u0010\u001d\u0014\u0016v!J\u0002\u001e\\S7j~ad;iTG\u0019B0\u001d=G=\u00069tI\u0015\u001fݳ\u001c`d֊WJ`\u0001ld\u0002[Ԏ\u001cs\u001aDez)zw\u0010tTlD~[]i K1IUՋ3Q3\u0006K\u0003<\u001e|\u0015-\u0015$\u0000{.\n\fWr=O\\Uؠ3kU]5[VD\u000f$4!yt$(\r15>V^f\u000e≋\u0005,\u001aCb[\b13;0CGp\\\u0001a)D%[;e\t_\u0018]ǼB94\u0017\u0006MzL&x{lR10ǏO\u001a\u0000>R|\u0019\u0016*\u0017\u00060tntK\u001cΩ.Zcz\u001f\tS\u0003\u0018B\u0001E/ \u0007|\b<5rY?w5j,3UrF\u001a6xכ3\u0001\u001b\u0017$qQ\u0011yhmpC=\f3\fi.\u0018\u0010w\u001be/^{wU\u0003$d\u0015\u001a\u001fZsj\u0005\u0002\fS&ϵTjExW]fѻ6:W\n\nXS\u0006M\u001b4?S`݋{tx!\u0005\\9\u000f⤁KgU@o\u000b\u0011,hW\\\u001a\n3[[\u0003Z8Zƌ5ť8\u0006\u0002m\t&II\u001bo\u000f\u001a\u00016}<˯o9m\";\u0016G\\Ա.\u0011\u0011\"\u0012aNd\u001dnG\u000ed15φ=c%ٻw*\u001d\u000f=2050ưpXa-\tEkI2>r9\u001aDE.3t#\u000e@H<\u0010?`Ѥ_\fW'\u0012M6|t\u00068}Ȭ\u001e5\u001cOw\u00048yʐe\u0000(\u00138*?(9mn\u0018\u0004[27,\u0015b(\u0016XMJ^\u000f\u0000h\u001c\fx\rqu\rE݈OL.-~\u00052mpbJsz}(biL3*0tCiy]\u00029\u0014Z_\u001eJ֎] \u0014S\u001f\u0015\u001ai4>|-=Eۗ\u001fB\u001eS\u0010\u001a'\u0015W\u0005DA8-SI\\$qAǚLPҤ%\u001b|q_!āJ̖1n3MƏL\u000f\u0015@\u0011$<\u0016!I֓\t\u001e[4\b9\u0004Ek(\nhThcg\u0000\u000eCϑ᭴xcDmy&_\rD\u0014\u0010̎q^Z7kЭ\u001ft\u000f\u001f\u001dYpe.P sh\u0007\"N\u000f$|>\u0003:0\u0014ݺ\rQu5юJ}\u0015]=&\u001c1lbU/\nzn9G7cW{t>\u0002\u0014Up\u001b'6ut2\f\u0014Ņ\u0005Jևd\u001f\u000e)7\u0000 ꑔ2^\u0003q)6\u0016ɊCJba:]#ubyOn\u0006j0cNK}\u0015Q[\u0017im6[#3\u0007[EqN\bG\u0011\u000b\u000fŁ\\ԅmDϴ.BCq\u001d@H\u00165̯]'\\9J\rՆ%ݣ~\u0000I@7AtEij*)H\f9~bn(\u0012d&-T}_\t)7\u0000TR\rS\u000fF\u000eB=_0e4\fOz\r\u00072\u001f|aTPEXu7V\u0007rVdYl\u0013;@V\u0005\r\fө%M88h\nH\u0004?h%b7\u0002+暮U\"\u0014hLr\u0006E~r?cC,!np&\u001f)\u00159|o\tI)mdwv5\u001dxY\u0012\u0005{vҽ1s%;:k\u001a.\r,65I.M\bҥet\u0002\u0011zp>e\u00116\u0013\u0018tѳ\u000e\u0001ceɥ\u001aܵp]zZaF\u0001\u0000\u0011\\\r\u001b\u0011J\u001f\fʨFN\r]+=z蒖#\u0005\f+ʀS>\u001b*\u0003\u0018r [xE?R\u001d\u001dtP?N\u0003\\eّk!5&\u0001yݚCaEX`\u001c{\u0019\u0014\u001f%[X\u0012I$t{Rb\u0019d\tn\u0018!z7\u0016\u001c\u000b\u000bk\u001b?vq%\u0006*8ǭS\u0000%C ľT\b\u0007̝S+&\u001ft\u0011\u0000rY.~:eYwRs\u0012\b/;\bP\u0002\u0004\u001dr[\u0006\u0004~]vt|6\u001c\u0013?Q\u0012\u0004f\u001b`|VSDbˮ.\u001b\u0000bU\u0004?\tKyˢJ\u0018]g\u001e&pjqWv!xJ\u0017bD\u0003GՒ\u0002\u0004\u0006:%ݽ51l\tn佴R\u00191TgT\u0019.\u0012E/\u00105xW؁1Ԁr:7ξL\b`3.;\u0012%x\u0018O\u0019\u001e\u0005.F\u0003\tr}߁\\\u001fp;Ҍ:v(_\tϵ@/\u001dXSǮ-\u000ft-9@\u001bj \u000f\"\u001a8-j[yJy\u000eµ\u0018O\u0016r+\u001c\u00155\u001d\u0003lU\u0004\n4\u0013D\u0003Cr\u001c\f\tnܖ@\u0011L+\n\u0001nQ[^\u0011˺5Q\u0004c5\u000bؕF\u001cy&*\u000e\u0002Co՟\u0017&:d\u001ce\u000f-\u0012R\u0016u\u0014]1J^\u0010~2\u00129E=,Cv@x\u0014Z\u0010\u0011\u0013\u0018\u000bS\u001e\u00160u\u00101!5ց\u0019G@\u0002PD@F\u0018؛[\u00199oU|ig\u0006\u0013Pu0zS?\u0004\u001eݲm'\r\u001cO\u0015[y Ӿ\u000e,yE9\u0019ZdMoA@9\u001bfC\u001c31l\f%}\u000f\u001fV\u001e^\"\b\u0016pX*OAL1\u0004\u0004*5D<ο%pޅ}ļa1r\u0003\u001e^~d`y\u000fP^\u001c\u0019_*cVSIJ%,`\"*m\u0003f&K\bB\u001c_\u0016Z\u0019^39>WÈ2\u001b\u0018W~\u000f\rG\u0004-\bC1#7|XBh~b65\bXi\u0015\tŇ\u001dL/\u0003c<0\u0014]?r\u000fr> \u0018k6waD\u0005Iz˸\u0013忊H_TD\u0012y\u0001jg\u001fgj(\u0013S8݇f.r)\u001b<}h9eqq_\u0019Ws\u001dAjy'-j\u0012vQauSFus\u0016 YF\u000bnw[Q+Xw\u0002SS_Ksb\u001bE%sڇ~ѱ&sOߗnNqƹL-\u00125]}!5Pu1ž̟%XxV6ICV[xܰPzF\u0001\u001bA4*,p=$+3\u0015}V?\u001a捨Dٲx\u0002cq\u0006m/#ubǡ\fOh5gN$\tFyTjՌ\u001dy*\u0017`yU~k*₝7A\u001e\u0016c\t]gϛ\tu\u0016\u0000\u001f\f=vF@C-S6\"b\b7\u001cj\u0007\u0019W\\ \u0000G5̈́.;\u0002\u0010;r>:\t\u0000\u0018\r<\\Cڃ6Ikg\u001f\u001a2\ra'{=[\u0016\u001c8YyZ\u000eO\r\u0004\u00198(TP\u001f{E=׆tgf1,2O4&x\u001e\u0014\u00014͡\u001e?\u001dRfL\f\u001a\u0005\u0011!U\t53XFV#\u0001XLo;55І!3\n/O\u0017oQ\u001baشqp~ >I`\bv\u0019F,b8ݯ&c.\u001c\n\u001c⣎Bv4N#U'Ve8TU3>r\u0018<+u3q\u0001߆竆֨pv\u0012+ FdY\u0007UUs\u0011j'\u0013\u00039|wC\u001fC\bp)\u0004\u0007\f@$8I\u001c\r\u0016o\u0015\u0004|54\nB\n:\u0010x\bj\u0012'\u001bR,K\u00031\u0011\u0014\u000f\u0014\u0013\u0013}w\bQZ\u001aR\u0017D~͡զ\u0007\f<\u0007\u000f\u000134r-9/\brI14\tX*^F(SB\u0004D\u000b\b?\u0006}Ow-Y\f0ޓ2\u00157ʱN\u0005S9hɠ#trW~\u000bP\"\u001cDl*3\u0014d\u0015@\u0017㘊ܱ1k$\u00167'\u0003|ZչId=lcoh;J<\u000eҦAkI\fO\u00181 `\u0004\u0013f[n7}\u001cD:&\u0017n\u001cQ\u0003E*1Q\u0016Zn\u0005-D\u0011\u001d\u0007\u001c\u0013֌;!Bc\u0003\\zV\u0018D$D\u001b\u0000_\u000b\u0002\"wHJ*\u0016j\"\u0002E\u0019;eI$eLڻh\u001c?@t\u0000f\u00009]2\u0000ޕ@:^&\u000b\u001eѿT;LŷH'.\u000eѺqerxeJ:\u000b>BBL^#sg\td:\u0019i#r^oL\u0014e3\ri\u0004\u0001\u000e2njvb߶;\u0005-hJ\u0011\u001d&~Q\u0019%%e_E\u0017\u000f>}`\u0006cJ1\u001dG\u001c*/fT`\u0006]4~5sT\u0006VR\u0000b&2\\H\n\u001e7\\\u001er΂Qб_JVah5i#\u0017i\u001e\r'wFz\\C\u0012b\u0002tRH+-\u001eu&O\u0005WH}eA!\u0016ž@]O\u0000|\u0003I{Azy\u0012\u000eC\u001b\u0016C\u0003E\\i$\"}8$鳱\u001d{$\u001c\u001a%Vqaʃ礟@ފ\n\u0004ó\u000eV_`\u000fE\u0005&cO) \u000e%\u001b\u001c20F-x$2W&y\u0016\u0002פ1z9\u0005S\\\u001b*6\u0012==MK\u0015vp:-\u0004z4\\0`p\u0016?7,J\n Nڿmc?a2LgKNoDT .ܐGm\u001e0_~\u0012ɜ\u0002i\r5\u001aꔼ\u0005?eNAanu\u0017?-XT~߬\u0004\bk`\"=d\u001cT|}״o*;Q\\\u0006F\"\bp\f*Ѭ! \b\u0002'\u001aYWK}\u0005LC\u0001T\u001d7(\u001f2a#5],L3M@\u0016w$\u001e\u0017;*\u000b+ˀ\u0006>5Zz_hW\u0002]Im\u0003g\f$\u0012&DU\t\u001d\rVW>&r=\u0014b\u0007\u00143\u0002tW0I\u001f#G{*_5},k\bY^\u0016!0u(7}i\u001eIU*#ýO`\u0010a\u0019~,D\u001c\u001b\nz\u0006\u0004\u0005X:.\u000eނeZ8mR8\u0002R\u0006ՔDz<$|c\u001b\fy\u001abMw2\u0019Fy@+\r,b\u001fdx|\u0016\u001d\u0004\u0015lϊ7\u0016)@bnq)\u0010MfO\u0011}>\u000es[UƠ\u000b\t)τz{.,(>9o\u0012\u000e6\neL_\u0010S\u00075î'\u001e\u001cl,PU\b~ꦣ\u0010vu\u0016߇#jeZvP|\\\u001a ԯ\u0006w(sPu)V\bcAJ/Sz\u0011\u0000\u0003^\u0005.\u001460*j<,Q\u001eMIQ2e ]g\tFZ\u0003e\u0007怤t\"\bU\u00064*ll8j\u001b@؊\u0007cCCF`\u001di\u0004LB4k\u000bǕl\u0018(\f\b\u001dpW驶%b\u0002ڢŪ+>؍p~|n\u000f'm\r\u0000WFkG'T\u0005d8\u000bL|~},\u0000-\u00011t-,\u0014\u000b@={\\I7tBԎmFB\u0002\u0013\u0004\u0012j\u0011\u0019]w\u001d|\u001c/ō^\fP?U8xUB\t\u001d\u0017-\u0011wBC6[W.MM\u0014\u001c\u001d\rw>\u0011.1|\u0007\u0015pnJ\\Ci@\u0002q*\nP\u0007h~z*n+ȃP\u0014u$J\u001f\u0013!}\u000e?]CU6\u0014g\u001c0x:ΒG$o\u001cwLf\u001dN\u0012\b'\"n4J O(ػ3\u0007%y J\u0012ߡ!\ff?j[\n8\b\u0017\u0002\u000f2\u001feP/\u0000%\u0000?rs*6E$˨3\u0013$d^\u0002g\u001e\u0018B\r\u0012q+G4I*Ot9]\u001cVD,e\u000f^CHk*:KknXbD4s\u0013ϣ\u0005\u00167\u0010wXϊ=\u00104!u\u0010\u001eKH\u001cU%\u0002#m\tgaVB\u0013\u0006b\u0004nN5kQ׆h\u000et2@\u0004t]@ӱ\u0000;W6NgY3\u000bK.I.׸\u001b\u00046:\u000f{k1v\u0016zz\ty<=\u0003\b<\u001fA.\u0000\nZ\u0007\u0016U;=\u000f_\u0002ͮ\u0004R\u0013UVt\ri\u001f\u0014\u001e\u0017o\u000b>;\u0014t,Y\u000e*\r?/96DǤ>dΒ5/gI`ur~2\u0005.nK@'(x\u0017c\n\u001a<}s0̾\u0003m\u001a\u000e\n[\u0005NR\u0019k\u0016Yymt6\bzUpΖD\u0015(^,`#07ӧ\b\u0010-8o\u0006p FAR#iw\u001b\u0011ʮB\tڷ\u0010p\u0014G*TҊbC_\u0015g\u000f9\u0013\u001b]yJ\u0002y\"u\u00008b\u0012Q_\u001femjw\u0015]\u001d\u0014g\f^/T\u0018ňT^\u0017bi\u0012\u001aP(qoP-שּׁ>r;r/[6 \u0017\u001f\r0\n;\u001fZJ8=\u001f*i\"ۏ\nr\u00043\u0006\"\u001bk^_H%X\u00103\f0!S\u0014o95B[z\u0004BTFCt\u0016[:\u001c\u001f;\u00147\u000f韸59zwTAQ\u0004!5R\u0002̣=J\u001f5\t\u0001/Ax\u0006M17Gyq5}t\u0004\u0004\u0004\t\u0017%I\u0003skHRI[\\\u0003\b\u000e\t\u0004\tS4)Jn[9V\u001efCrپqFUP\u0014v(L!\t\u0015)Mr\u001fڊU2kO\u0014#s\u0003$\rV\"!sBbL\u0019H\b5❩\fݡBaڍ,p+P$!n95\u000bZFyBp>\u0014qX%Ͷm6 Til.w{M\u000e\u00067-bLEXU>\u0019Ww\bChhC!d]IU:\u0000PL\u001a(Vq\u0011\u001dh*\u0007\u001a\u0007\u0005̷@\u0017*UT\r\u0017\u0017JL48PO\b%eD(yLIQے\n$\u0015=\u0005>\u0012T\u0013j\"`qTC2\u0012jjb\u0005Ҩ\u0014hH=\u0015bmS\n%{|#\u0005H\u0005\u0005Okb8!\u001d*\n\u001dTaDȄ\u000eK\u0013Pq#nUMkxC1Bj\rU=\r%|Q\u001bP2CUT*\u001c$(7-T\u0004\u0005\r^CE&0*\u000b\u001c\n)b\u0002)@_HNDpr'p\u0014u蓯HѸ\u0014x¤vy!|h\u001fX!c_qb\u0012\"s\u00163\":]\u001a8\u0006\bWlMȬgS'ӒpjJ\u001e`Lb,\u0012#2V9)\"9f\u0017=PgS,X4\fjĂMɑe(,h\u000f\u0003\\\u0003\u0007@,x\u0015\u0019Gh0#\u0005y4Y+B:\nЍ0*9\u001eH[1\"Q\u000b\u0013\t1@3Q\b7jx}n\t\u001b)+x%TQyg\u0016\u001880d\n*X\u000fghs\u0011Z.\u0019\u0011\tIC\fDԟPCFL -к5T\u0007K\u00183\u0016v&\u001c\t\u001e՟y\u000b\r͊\u001d\u001a\u0012:Riz\u000b)P60sa&\u0017NX\u0019W-\t\u0013EY\"\t0\tADi\u0018Wl,\u000e\u0013~a*2̩\u0018\t9\u0002\u0001\b\u0006(0JJ\u0013HdT\"ajZrÌ_\u0014.TQa(\u0018\u000e\u000fFB_UpYH\u0015Ջp<\u0012;\u00059\u0014\u0015^sUY}:)MThq\u001ajLff.^Rry\tu6n\u001fWuv.D`ɓ&qvTg2Ki\u0018\\\u0004\u0013\u000bB\u0015-ty$\u001dzF*Z$\t^.uXa\u0014\u0011\\j\u001a\fn0R\u000b\u0007Wј㑝R\u0013NiǎE\u0016llpCO\u001b\u0011蓰i\u001476ʸL$1\u001eͤ>4i\u0011$ຈp\u0019\u0017ê̷LU\u0003IB\"U\t\fE.\u001c\u0013jD5\u0015d3DŽ\u0000\u0001.Q ȗ9݇L\u0002ߍ31pw4X\u00118'9f\u0012,21\u0015RZ)\u001a^P\u000e\u00123=t$\"\u0011F6\u0013Q\u00041ŒA\u001ea^ 3:E\t\u0006i\u001e\u000b\u000f\u001du,´*f\rǔ \u0011=\r\b\tEq_\u0016&Q\"o]\"\u0005&쯎Lh1Bc|ckU,TH)4aVZQ\f\u0011\u001f2n\\V\u0011vPÔ\u001c]*\"J\u0014A2~E/d6\t5\b\u0004I\u0014J,*N\bSO,uCb5\u000bP)r\u000f[P\nݧ\u0017)_Ѱj8\u0005Se{H0G\u0014`S]\u0014Q\u0004\u000be\u0016a\u0017Eש\u0004 E$<\tr (%XA>UZA>oxPϦyf3SӦI\u001cA\n\u0002O\u0011\f\r\rY#;޾\u001aJ\u0015%]\u001aJVb\u0012\u0015\u0015\u001dΐ\u0018D]%.̎S^\u0014\u0012UB\b%MYQ;o)E\u001cE$.\u0013J\u00021\u0013\u0015U4jZ#=1AK\u0006\u0006\u0011\u0013\u0001\u0000\u0004`B;6!̋)\u0010XH\bw!,C!]\u0014ʯ\\RBL\u0014(D\u0015\u00031Hf\u0004zɉ\u001b.+b礜#\u001a8\u001e \fL7WL\u0004@9(݇&)i`[\u001c:XU\u0014Bc^ʘ\u0019Ir\u000e$zU_wu3H\u0006R6\u0004\u0014)F5ַ\t\"#tv\nPo\u0004ЏLi+u\u0015\u0016pp\u0003\nv\u0002b?4L(\tZA%.q,\u000bb̷Bg\u0014#-ոdxU\u0013@\u000f\u0005N#LY\\\u0018ֈ\u001e:\u000bM*ȸ \u0013d\u0018l\u0007\b\u000f\u0017\u0003%\u0019*h\u000e\n4\u0007\u0004r`@\n\tdWV\u000bQGi[MM\u0016F\u001cS\u00170j*Z\u0014\u001dNp\u0013\u0015qij\u00175(}Qi\\\u0006\u000ey\u0002'\t\tt\u001d8\u00171$LɇX\n#Ce\u0019d\u0011$\f=a\\m\u0019Gd\r\u0015nF#ZMh1iJXv\u000bfE[\u00127\u0010\u0010O#s\u001f\u00142Q\u0012db\\$>gf~PiFᚒ)Ky\u0005{\u000f2L\u0015\u00071BžZR0/X\r7\u0015X&\u001b\u0017\t'D%A\u0004ֱ[\u0018T\b !TCP7c8\u0004\r$S\u001dD2VCJ\u0015ӢPB\u001c(Tg*\n%\u0011\u0015\u0011d;hB\u000f\u0015nb(&V\u0013F!\u0007z\u0006&Z\u0006\u0002-*!\u0007ňù\u0012GÁf\u000fGMK\u0019u\u0012\tg/@m#IPt&\u0004*ӏˠ\u0018#ʔt>\u0011{mQ\u0015\u0005Z&h5UL\u0016L\b/L9UHRtA'\u000fUr9=0wEi=cp\u0010\u0005\u001b\u001eh&t$#vsHg*\u0018R\u000b0?\u0004|d\u0015aj5$j\u0004\u0012~\nՌLT^k\u0010Z+\u001e\n>GXD\u0015rHϘ$V;\u0001\t\u000b\u0004 0i\u0019OUBX9/*?%j\u001epT+ԡff\"P0\u001c*~?\u0002EZ&\u001e\"*ȟ\bMaoPp\"'\u0017\u0005D4\u0011HJ\u0007y$\t#\u001aSUP$\u00135y\u0017N\u0015\u0007,\u001d\f\u000b@ey5Ɨ PH\u0002\n\u001fZ\u001cYR\t\u0002<5\u00172?0$Bdvi-L\t\u000f4/ᥠ@sǑ|HՃ$P]Ъ\u0015j\u0018D\u0004\u001b=A2:އwB\u000f=j\b/6Q!\bCN41Cˑ:盆\u0018ij+\u0004ycLaV*)6FBR\u000b\"F86*FHX=rې(iF\u0016<.}5끥i<\u000e|BAT\u0014[z($ĐU\u001a3$f\tFAz\u000e;,k.2D %-3Z\u0016cL =\u001514cQXI\b!T#\ta8Ԑ_IɁ\u001dYYT:\f55\n\u001cJQ\"DP3\u0019I1JBP#\u0011Nm-L\t5FM\u0015\tU\"Pc'o:ɐ\u0019F9\u0004fNs\u001d{*\"M\u000bC\u0017~,T+%AB\fԊ\u0003\u001f&l+\u0016,\u0004\u0003@ZF\u001d\u0006\u0011}C<58S\u0017g\u0005\u0013\tg+>\u000fI9\\\u001ajX\u0014D/DF2\tTDbj/a[FQ\u0016S am=v&H.bX$O\u00062\u0011\u000e+^Ft)\\aط,H?B\u0002k\u0012\u0004 \u00115\r\"/)JU\"LRC\rR%Z,aJ\u0013]+\u001af\u0014%a\u001a#t\u001c0Ux|:si*tlIj\u001aJ13HhD[QbcK\u000e--S#X+h\u001eB=\u0019\\aNim\u0013eL2\u000e^\u0018kr\\<\u001a[\u0015\\F)DjҺ(АpL{B`L\u0004z\u0005\u0019:}\u0019\u0005T\f-Pd$e\u001aQ@q+\b l\u0007\u0006 ԲhhWD\u0014D\u001d\u001b#P6\u000f\b=,:1\u0014U1\b7ߊ1\t\u0013\u0015Fľn\u00064̃(\b\b\\;˺\u0005\u0007=2\u0018IN\b56*\u0002&0\"!\u0016&j(s\u0007\u0018Ȁ `]]\u001013\u001e\u0000\u0001+\u0018\u0010\u0004\b1\u0012\u0019(l9\u001eL1E\u0019\u0001\u0002\u0016\\?\b\u0010j\u0006ͣ3\u001c\u0017+l&:RR\u0017d0N0Dwš4jf&l+850dAXU\u00064ȃE\u0002ώ*0$X\u001c'r\u00180\u0006F=Bc\u00188)%\u000f\f|4DypQE\".45\u0014U3*QㅾVO!4i\u0013L\u0007\u0000\u0000\u0002B\u0010Ζgp\nw7:\u001d\u0012a0Q\u0004o^Khk.\u000b\b\u0015YdBV\u00055U\t\r\bI$0#\t\\g\u0012\u0005q^S \u0012vtCFC\"WO!DU?\u001bT:\u0011O!B&\bC\\PP\u000e\u0015,\u000e\u001d\u001cl{5\u001b{°ʟ\t\u001cNH \u0005z$\\h\n:\u001cRÍ5\u0012%\u000f}\u001dF\u0012,W\u0010\u000b+С\u0011\u001cL)TBWLF7\u0004=&!l\tao\u0010(TD\u001a&T+\u0000\u0002VJv@\u0010,T\u001eā\f\u0011HAL \u000eb\u001c\u0015f\na\f3S\u000fakj!\\$\u001ctՋ\nZ\f\r\u0017\\YpI7t#(V@\u0006\n\u0005*Oxxp@\u000fEa}k\u0016zhAD\u0005,8T\n0-\u0003Ô$\t0L\u0019\"\t\u0003CaZrq20\u0015)'\u0006M< ]OANvt\u0006YYB8\n%BbS\nk;\u0011?,d5S5SV\u0016'q4gc^\f\u0005t\u0014\u0014bɉJ\u0018\u00129\f\u0000\u0001!y\u0018q,&Vi\u0015\u000b\n0\u0004\t\tr>\u0013\"L[\u0013B(r~\u001a=\u0010gX\u0016\u001a.#\u001a\"DJ\u0010o֨Q!B\b\u001fڐ\"\u000f٠Z\u0011Rk܌*\u0016}aiJ\t\u000b\u0019pA!3l,\u0018\u0012m\\ƍ҂\u001a\u00162=EaƄjP(l[e\u0013$\u0016\\2c4`\u001b^\r*;H\u0015ԃ&2~`\u0018\u0014\n\u0014i Oe\u0010\t\u001fDp\u0018J$X\u0015YE\u0017RJ$.\u0017\t)$Nuj(1ٕ$򆉝0T\u001aO\u0004w\t\"2qB(҉K|{')$\u001a\u0015JJ\b2exN+#^*`\"\u0013\\1suXN5u+BY\u0019\rnui2?\u0006W\\2\u000ffjc\u0004#\u0014\u0010\u00129,\u001e\u0006\t\u001bw\u0016\u0015\u0012:\u000b(8G\u000f\u000eBX1\u000b\u000e\u000bmR\u0011!^?92Y\u0011o.-\b]pHLł=(B\b&zRSn\u0015\u001abR>\u0010\"\fNh\b7\u001aGh_\t2\u0011'\u0016\u0014&d.ZCڥ0ZE[Ô#_уʏ07L\u001cquIRUeM\u0004+®'D4 xZ\u0012Y1\n`ˆ\u001f\u0016\u0000Cd=zBP\u000e\u001fJS\u0014!X{TSBI{(U4\u000f%Sz*PxPJP?N81?G^jSPgL\u0010`\u0006}VY\f\b\u0002O~XhF\u0011ƅ1\u0016\fA0-%\u00140z^a\u0014YMiʉ 0RSadc.7\u0018\u0014FH\u000e#1\tcrp\u0016%#dh-sG\b#\nAAm\u00102I\u0018F`m*\tt@\n\u0007IDiBy/l#Bo(KY(!#j!#z5Eg\u0011jV\u0018_!v\r\u0007\u0000\u0002\u0002!\u0013-\u0015i)\b\u0016\n\u0016?\u0019BR!^>\u0019;x\\\u001aUդ$!^k2#Eb\\TzHTMN(\u0017\u0012CYT\bM|\"fB3\u001c;sZ]ա@ej\u0018\u0010c\"2z;\u001ep\u001c?\nw\u0012\u001dG\u0004Q\u0003Y2Qq)tOd>O\u001d-JDOc,ZBlX\u0011\rN\u000f9Ȧ\u0015K*\u0011v\n\u0018Ԅ8/\u0014񾈈a\"Ndқ\u0018G\u0010c!NӺ2Q(\u0014oP(WP\u000e>-BBƝLP\u0007YO(P\u0010K(rCBVr\u0004\be\u000f\u0011aD,,\u0019<|GdF&?(T<ʥ/CĨJT \rhE(GUo;\b函vyU.a42\fńm۶۰\u001c&IH2QPOW,*$HF\u0010كAD+\u00199M>a\u0014d0D\u0017&;7~gN\u000e!>^}\u001a\tM<}\t!mLQWՏ\u001a^B|؞\u0015Z0\u001c=\u0014U_ydĜBY\"DmwFA\u001e2\u0004ˡLHB\bspXa~>\u00126c\u001ez5\u001f\u0004\n\u0011@|EɄ\u0010KޟC\u000b4TB,ۊ@S7QJ\u0010d1+hL#\bHq$u7h!R\u0014ģ'3\u0003\u0007j5jy\u0003udϥ\u000ë́v\u001c-ƒ-ĮzQhB\b\u001fjBMJNB=\u0012\u0013.\u000botv+hT-\u0016\u001e)x'{\u0016Gz^xT0p\u001ed&4\u0011\t\u001f_RiI=i\u0018+\u001c\nPk\u000e!\u001cVZ.Y\u0010a\u0018\u001bB\u0016Rb\u000b&x\u0012@Oˆ\u0015&3rB\rKThH\u0011\u001fӽх\u0010R\u0005Q]Jd\u0014\\:Y#%:PePV\fI՗o~\u0004\r/hQJ½4$t4\t\u0005Z*Y\\STR1LU1d1\f\r8ؿ3rҢTrNP\u0015\u0005EAjTDCܚ\u0007j\r\u0003To\u0013&P?VmAu\u001e\"ox\u0005U:\u0012T\u0014-b\"'VO2Dʕ\u001f)xȤv(2,%4+0HU$!\u0018f!8(U\\\u001a$\t\u0011J2\u0005 \b J\b*q\f?фUU<.I\u0011bVgG\u0011<$T%VV*U`%>Uq\bo15\u0013D\u000b\u000ek.D~\fm0\t>+|.e`5l`k\u0006\u001fb]?L\nӎ\u000bw\u000eӁ VD\u0012U>L)L:\"3:\u0010\thd6Rm4\u000enE*Wx+14-YSD\fwZ\bM\u001d+xXB#\u000b+\u001ez\u0003M~\u0002\u0007\"P\u0002\u001bnh#\bS:IT\u0010\u0013|xD`;ń1'Ҹp\u001aM\u0014T\u0002KEJ1caJ\b\u0005j\"AX [EH]g&pRUY)\u0002YQ2a\u0003\u0019\u0007{aɐԴ@)\u0013O\f(\t'\u0002#$ӧ%e\u0014ɽ]\u0005e\u001agP|Ze\u0007U.S\"S2\u0017}l\u001c\u001b\n WL\u0013U)\u0010IIW\t/\u0012\b~WL&\"\u0016:VBC&š\u00077،iV\u000f\u0013\u001a$\u0016haWg\u0019o=6_R9x`ژ\")i\u000fUa\u000fM*G\"7]Q&t\u0002g>1\fPX\u0013Q\u0012?\u00164\u0014e\u0015BB\u0007\u00142ıL\u0011Qq\u0000\u0011\b\u0000h \u000e\tGd2|T\u0000\u0014\u0000\u0004d6b2\u000f\u0004h0$\u001dMBH\u0004\u0000\u0000 \u0000q\u0006~nd\u0013OJ\u001f!\r9S\rkA=l7NlJ\u00046!\u0015#W \u001e\u001dhD-Ҍf(ȯb\u0015iiN\u0015(v3 ;D\rx\u001e@X=ه<ƄJx-\u0002Pt{\u0005FD\u0006 T7L\u00062rѝ\u000bm@WJ\u000bLj\u0010U;W\u0011uڠj\u0002\u0005B\f\u001er19l\u0016\u001bF3On:Lɭu\u001d\u0004~Mu\u0017OsAoԄz%GW)ˎ\u00159\u0014$\u0007\u0015j\u000e\u000bH5B\u0004 Y\\w1F*{lls^̤:|-\u0000\u0010~=CX%\u0018g=j`-tD\u001dG\f\u001e.t\u001f.az<^hsvBH9>$3P\u0014\r]懦\u001c@nm\u0018\u000eޠIy-U\u0014V+T5eL\u0012L\u0010\\\u00105*oF\u0010mS=ѰPmoWY^\u001c\r%d1j~MWOMjLx\u0011TqPx\u0010GinP\r\u0010h#dd\".\u0000u\fe3Ug%P6-\u0018\u0018\u0004Y7O\u001d5\fQNgC\u0013,?v\u001fz\u000b.Vf\u001d \u000bKu[$\bq\u001bj)DF>\u0007a{ιJԵrx$5\u001b\t\u0005\u000bн\u0011'KpX\u000e]G\tr\u000e-OzwMȌ=\u000eB?[\u000f0\u001b\u0012VӠ+}Mwy m!|xH\u0011\u001d\u001b\u0014\u0004\u0010&.'a@Gk\u001a^jp\u0007xv\u001fO1?ghlfڀET5c\u0011f\u000f޳ʧ7Ouz4I$H\u000fdQcK}Fa+\r\u001dw\u0019J\u00124,\u0012]\u001e:y\tt8^Yɟ\u0007\u0012Ej\u00119b\u001c\u0001qk\u0001L32L&\u001a\u0017K\u000eoړtnPe~\u0013\u0003=\u0005IâB:TC,\"}u\u001d\u0003̨y\fdm>\u0017\u001eˀԲ\bZ\u0006oӅݧMӁDN}~m9\u0017Ζ|]\u0013w\u001a\u001dӓAi\u001bWVbzBdPݠE$v-\u0014\u001ǎJHθ\f%jx\u0010 +N\u000b;D\u0001I(摘@#}axk\u00180U5)̭\u0015鋗CZk,g:Xived\u0012F/XT'g\u0010|Ƥ ǂXR:ӎhot,b\f\u001e,$\r\u00121\u0004ׂgϰ\b7\u0013RDM\u0003ˢ~i077v(*\u001d\nCӮ\u0013%\u0001\u0004\u0015\u001c{\blQ86ot<\u001f۩-V:pJGe|\u0016\u001a\u001c#XO:O)6\u001b]\u001fODUK\u0000ttX\n(̙\u000f<ڈuѯ@\u000bN\u0010\u0019k\u0011W\u0015BSm<\u0019?\u00152pG\u0017^ϋxȞ%J\b\u0015\u0001Gb\u0013GY\u0012!Eqzց\u0010\u0002-{\u0015MMWW\u0012[Bm\u000fzwywȧ\u001eH02\\\u0015n\u0017\u0013A\u0015Te$\u0000;>b͡j5AӒ^@\u0013 d\u0012QT*\u0000]A;gCS\u0012*\u0015nXG\u0013*zmJa}r^k\u0014:n\u0005ۅ\u0018\u000b?k\u0006&O꧂\u001eBby%9F\u0013ֿ\u0001P.h%BZi߫\u000ei^\t}\bSs4Ѳ`)w=\u001c]GK/İ9\u0012k\u0007Q#y\r:Gn3~DkCl9:\u0012#ވ9 PssR\u0016[C\u001c8G/3f\"%/v;GcjstRK\u0004P&<9M2\u001cbFoY\u0019MG{uw^R\u0005M4GF+9\u001ad\u0019$1Ϭgu'u&d\u00170G\u0017re!'$\u001fl\u0004R]Din_Jquѵ\u00187Ga(\u000b>Wj.G\u0006Nrstbm;`蚁\fJ\f!i2`\u001c@j\u0016Gh0_1\r>}\u001aq\u001ae\u001c\u001d)вw\u001bƄ$\u0001|>d\u0014\u0011A2-&'}Ε\u000e3kkj͍e@%|.lFv$%$4CUgu$XN\f\u0003Eq懾gxkK\u001dJd\u0004\u0001^}*#T5}2b\u0007)o\u000fLQ\u0017\u001c?)4\u001bw\u001cV\u00042L56ɒLx](0\u001c\u0012\u001f(g!ՒJTڇ_\u0015\nV\u0010e<&'Q\u0015H݅_WJTaOaQ±\\D\u0018\u0003\u001a\u00155s4J-Q\t\b\u0004K\nI(M\u001d0\u000en?z\u001dIzi|Lk\u0007يE0N4\u0013\u001bϜ\u0006m\u0016}%\u0003u\u001b\u0003\u0005+h\u0007M<\u0012(ݥa\u0015AOV$'(N4t\u0010Zӻ¨\u001al|v#ӱ;ʥK;yUBw9\u0019\u0015)ܨh*3[\nM$[6'\u0015\u0016\u0013\u00029mYwW5*\u0017L\u000f:8.\u0017\u0000n7o_\t1\fA[1Џ@qQigŨWeom\u0011$\u0004є:j\rΠ26VI\u0000p\u0001Ar[/\"\u0004b@!^=8\u0018\u0014\\̳z0:\u001e8ֵ\u001c\u000fA|j\u0005?4m\u0002t1rLz!\u000bze\u001dg\u0019hZiga\u0002>\n\u0004b&\u0015t\u001eQ\u0015oqNV\u0006u\u000fbH\b\u0013Vֆw\u0000L%0}h\u0000\b\u0015\u000e\r\u001dM~A}G{R9: \u000ev8z\u0007\\hdubHUWq16L4ʵ$\u0006DH\f\u000f\n\u0004\"0E\u0005>w\r\u0003\"Caf2D^(z|\u001e/J9\b1cPtH=ղ9n.豈X\u0011,&yD*\u000eFgVrͷ\bk8?\u0019\u000b&Y-\b\u0001e-\u001epF\u0019 8=\u001d>`-8dyEz\u000529Ul'\\\u001203yyޓS:\u001b0<'sF?\u0011\u001e'PD@{0\u0007&\u0006,\bR\n\u0016]gcf\u000e?Nd\u0004\u001aԁIEk\u001e5\u00071p\u001eހYRA\u0012U\n\u0002 *\u0000aG#iG\u001ch@ex%\u0007&a\u001aZ\u001e9\u0001\u000b\"=\u0003\u0017 \u0001\u0006@E=e\u0016@\u001cQ\u000f̨oN\u0014)4B+t{b,81T9\u0006\u0019\t\n6Ȩ>\u001e&F/9M\u0003ZnHDb&c\u00039c\u0012KO\u001f>>\u0013LR\"\nWRU8-G]!c\u0014\u0003\u0014Ak%\f\u001c\u0014](Wfîl8O\u0006\u0005g]*(8d\u001czi?,k\u000bEX_$\u0015\u0013\u0017\u0019HT]\u0013\u000b.H\u001eV7L[ÜP\u0016\reRLId,\u001f\u0017%kfb^sևE1\fq\u00118\u0010t\u000b+`ZG},\u0012Xq\u0007p!fvF6\\lD*Ws90쇩ޓц|\t\u0005366,Cz_\u0018_g\u001dp=CEl\u00122\u0015&0f\u000b2\u0005E\u001b\t\u0017*ihv;w1\u0010zd8X*ˍ\u0010\u0019\u000e\u0019|!\u0000\u001bE\u0007Y-\u0004Ǻ>X<꥽\u001d\u0018%([\u0001\u0016CJ\f~\u000fđʼnG'wg\u001eќ%\u0015?\u0019jU̅+\twŴj q5#,ĘicskP\f\u0001ufK&|/:TX\u001bO]q!Yį\u0013'#8\t1\u001e}\u0017[\f'@}ë㑭g\u0007B򃍅~)P8\u0006\u0017q\u001fU,BE8#\u0004\u0006\u0010HI,Ҭ\nd\u001c\u0004ۂC&\u001ak֭yt+o\u0007t('\fuS\u0019\u0011+2sx\rwEH7\u0001rJA\u0019d\u001ahL*|玁\u0006:ͦp\u0016f;B-Oqd\u00015x5\u001f\u001c̏V0z\u000f\u0010f\u0005\fOf\u000b\rFUHn1%W8-H\u0005pV\u0007֫^\u0000$&C0 V\u0015|.oL6ﰊ3\\\u001eݰy,\ff^\u0012\\\u00142\n\"\f0V\u001d!tQ]\"?*U\u0017'l'e[QAxhop\u0017th/2\"> x!!\u000b\bƮ+\u0007:mP\u001aD\u001e^\u000f#D1\t\u0002\u000f\u0002nA1凶JVC\u0001x\u0017\u0014\u0005\u0007o[\u0006m\u0010x2\u0017Gh-fZqtI`\u0015zb\u0013\u000fz-\rRZOp{ThP\bF\u0004\t.t-\ntXp0.Ħl1K\u0016\u000eX_\\\u0007wJ0ZTn'rgjżU/U\u0005\nIuSD\u0017˽,Ӯ+\t\u001c\u001c^[ڪM]$\u0015ܔ!\u000b3q|#\u0007/#PV#Rph\u0003bH}\u0014#\u0011[2mZ\u0000g~ʆζ;P\u001b\u00172\u00027\nX+\u0013Qe\rz?Q0Ա%S{ۼsO8pĨnM\u001c\u001c\u001bޒ(\u001d\u0001w+%uR)wb&A-=3j;J\u000eG.M\u0006OG2kTdŅ]\\R\u0000?/87kN\f'3+2\\x\fh\u001d7]s\u0013\u0013\fF/XݕءV>V)^t'\u001eM(\n$Wpزr~\u000e2\u0018\tQ0NZǶu2.6S'?\u00172 7.\u000bO\u0019\u0019H]\u001e%\rBnl7D&5MI\u0002S8H,E\\@A#f\u0015\u000ef\u001c%Hʅm~\u0018ڮ\\\u001bvULWܸo6z0DBV\u0010~_:7pe\u001az\u0015i6`M\u001e|C\u0016a\u0002W\nXA\u00142LuyX\"\u001fJX|ƴK\r~\n%T\u001fsCU\u00106ߵF\u0018\u0003\u0012kx,.['4!3\t\u00193\u0001ri-֥d\u00149\r\u0004x\f0G1suQ\u0003\u0004 Ş\t\u0001LUbv\u0015\u0001Qeh\u001a(uٳQ\u000b.qQ\u001a8qaH/ܧvOe@؉K\u001c\u0017\u000b6$\b\ff\b\n0B`i~n=hhrY\t4S\r+H\u001c[l\u0012OtSq\u0014'QH\u0014\u0011\u0002\u0001iS?$0ġ*+'\u0019\u0012dw\u0001!\u001a,\u000bCqX\u000f@u7N\f58/erF\u0014\u0018A=\u001dyߧIR\u000b\u0000I6NS`\u0018WI{2~\u0014\nx`s0B\\y\u001e\u0016\u001c|\u0011ob\u0013\u0000t\"콠ƚ3\u000f[HHP:W\u0015*$e\u0019M`?^E\f\u0002\b\u001e*QH'K`Ď-?~\\m$B:Dʹyԃ'\u0007\u001cκ=R\u0005\u000bdm1O@9T\f@L5\\\u0017DX\u0005\u0003Yg7nJ\u0005r\u0004\u000ed'†-\u0007neSKgChNNheB\u0002\u0013cm\u0002\u0019.\u0016\u000ba\u0015U\t\u0014A䄚zr /18N*]|\u0019\u0012HW`<Һ-1N˖C\u0002f\u0016{3\u0001Uxpni5#ZFUxܷ2\u00101\u0011t^RGMd\u000e\u001aھu( *ӱ1ʅS^\u0015ZI8fj\u0001\u0016|׊R\u0002=$b6S@>uؤn_D4c1\u0015\u0006\u0019Ngj-m\u001bj*\b\u001b\u0017,{\u000f$\u001bDŽ\u001d\u0016.^e<6k?Ǡ5\fJ?\rȚ-ѨҏoFTqln%6\u0012훪g4Uly9\u0000>1<*\u0000u\"C\u0004:r4J>!O9ӚYWn*W\u0011O\r745ek9r\u0015\u0013x\u0019\b\u0016uH]y{]r\u0019cmfXֻ.\u00176_N77=tLL،\u001e\u0010/\fCeYXKeOp\u0014(K;@pTE\u001a\bF6Zc?[\u0006Vr1.$REeAC7\t\bÖ`\to\u0004\u0011?\u0004(;A5p@+7l sR#+E2/}”ͱ\u0006<\u000bvۼ\u0016\b'!\u0013'_U1\u000f\u001an\u001a\u000f#H\u001f^uՁ;z7ϡTQ۲EU 84S\u0019V\fU\u000fkZ\u000bʠ.q%ype⻬\r\b2\u0017RZ\u0005fq8\u00182m\u001ey䣸[\t)TU(:wt[9!e{r]{hks\u0017p#1ο[f~/E}KC!Qv[)F\u0005%/UQIAG@;|\"\u0016ؾϵr)nka\u000b<\u000eAv3ZRS^\u0005o44|\u0019fL \u0001_|S\rO&:Bsa\n\f)6\u001e~TtkkCV&|)V9|+\"V\u0002\f\u0014Řۚ\u0005-L>ջ,֮'S\u001cԂ\u000f,(X\u000fPSw%\b)0Ͱkɋ\u000ev4hh΢kf\u001a\u0015OALgz{\u0015W9hW\u0018mڝ2GJh\u001e~JÐ\u001dH_\u0007좣\u001asb\u0012I5TA!Lؗ!n:\bWNo{`\u0000\nRY\u0001\u0006.\u0019\u0003\u0014ଶ_S\u001c_\u0000pQ\u0015Oa\u0001J/O<\b\u0005L酤|pa6\u0005\u001c8I뻻\\\u0004Mr\u00159ĕ}\u001d&\u001cs&\u0002>x\u0013#9q\u001bR ܮ;\u001f\u0003\u000bdY_s\u000en\u0002se[׻yf\u0005\bFj9\u0013\u000e\u00197\u0006ۨ'nSfJ\\rpbr+\u0000}\u0005\u00103\\Aw\u001aބ\"z;H%\u0014-pl\u001e\u001b3e5#b\u0011/@\u0003n<&R\u001f&|q6\u0000M\u000b\u001a2(\u00156G!@\u000e\"I\u000eyL.OK(l\u0018\u0006RΓʉ)k08\u001d[\u00138eh\u000f!s{ttL\u001a-6X\u0013;i@6]\u001afp\u0003\u0011\u0016x+mK!w|ͿwP|=PN\u001c[H\u000f\u000778\u0005\"\u001dlC\u001bT2EȻ1*.+m\u001aV\u0005JZ\u0012ΠL;+\u0018o?Ŋ7Rė&u-|7K{/zOy\u001eiN\u0014\u001e\u0007QQ)LxA큰Y9\u0019\u0003\u0001\u001dHAP8P<\u0012ƒR\u0003\u000et\u00041<&C6W,\u0012(\u0012߸M\rF/\u0017\u0014\u0011N#f.Q6UeE(bn>S\u0004\u001d\u0015JH3Znp'J]`\u0002\u0003f{6ez\r]UaAMz1\n%@rmmcj\u0002Lf\u000e+ȦȌdf\nCkKS\u001f?=\u000ft<\r\u0017\"=TlN\u000f%.!%\u001cBzFbx1)BN.:\u001c\b\u000b\u0013b\u0006\u0006F7z\nP>vC2\u0015K\u0010\u001cza\u0019R4A4\u0018&ÌS=o:o3Q\u0011'2\u001b5(!V\u001b\\4!\u0018\bp4~{#\u001c5\u0018qu\niKĩ~hG]^'!\u0014T jK.,f)뽝nj\u0016\u0000t7Z>!\u0002\u0004\u0006\b\u001cI8W(\t~\u001ee\u0001\u0002''82\u0011\u0010\u001b\u0011b%W3w\u0019\u0015agޗޝQ\u000b\bJhX&{\u001d͗4y!\u0014C\u0013O\u000fæVR&`F\u0012\nZ\u001bC_!\f+iD\u0019_\u000e͘2DARTcfZGkBLK;\u001a(MkGA\t8AA\nhfInC[6\u0003A\u0007#v \u001e\u0004\nu2Z\u0011\u0010rKXP凄fٮB\u000ex<5XtfL4JS;̠nL\u0004_`Rne[m`]aC𵝯lLK9\u0001?-^b\u0000KT9\u0007g\u0006*\u000f?&[\u0013yTu\u000bI\u0005&6\u00151\b×X3DYx2\u0016L\u0014F\n\u001ay\u0015\u0010PCU\f\u0015\u001bd\u0001\u0019\\>\u0013ޚ\u001c^\u001dmNމIq/\n315I!T)5%Iϑ䗳\u001fg\n#\u0003jؾn2o[O7GHg\f(\rU\u001a%U\u001fwxe1t\b߁6\u0019Χ\b1\u000e\u0003 fM,cs\u0015AV\"f\n@\u0006)(\u001bZ&MG@va,3*\bA/k\u0002@ٱo\u0007uސ`](1hx~ H&6\u0015\u001b\u001bybq\r]\u0006_Q;((\u000bDd\u000fwb\u0004\u00036\u0019W4g\u0007!,/\u0004<\u001c\u0016ҙt\u001690X\r \u000eet\u0012d\u001e[\u0014\u0006\\\u0013;.|\u0004\r\u0007eFUa[>\u0004\u0016\u0019\u0014\u0007\u001eutoi\u0003s8\u000f&ʘpDJŊ8BR\n\u0017-)ш\b\u001eC\u0016C\u000f-栟D\u00002x;KP$B~\u00038u(q3\u0004.I!8-ck\u0012\u0011o!v\u0006@)\u001cs$b\u001b$^om\u0001}孯`\u0006\u0006eDq\r\"&)vX`y9\bg~g†<\u00176b\u0013\u0002[(9x\n$\u0011\u001eMe>Q *4N\u001f\u0017\u001c:\u001f\u0001x`\u0004z\u0003\u0000r=`!8ڕ)\u0010eJ.\u0003QD:\u0010ĂI%H7X\tQPH<{saJ\u0010e\u0013\u0013\"r\u0018\u0004\u001a\u0010/YrJF\u0000eαUzO\u0012\u0007NRA\u0012Y#d\u0004eBg \u0003ox\u001d\rH\b9UDs\u001a}DٚJ\u000eQc#^z/b\u0006l\u0005ɮ22\u001de\u0010uO5Ɋ/\u001c_\u0011@a\u000b3[\bt\u0016\u0017:{}Q_a@N&\u001fiɜ΁\u0004>Hn\u0017v3%]ԟ4)\u001c\fbd0QEA\u001b\u0007\u0010o~}ה\u001b\u00158ܬ$1\u001e\b$##\nbt\u0001\u0013Y5ğqKHTp*^7zNb\u0015l\u0000G(WRg\u0001\u0016%\u0014.0\u000f\u0014)rh'6UÜ\b\u0005s,\u001dN\b>lAr(o\u0014AG\u0017\u0011\"\u001f\t$UԒR_q\u000em2\u001eT/n\u0011\u000f[\u001f[\u0019\u000e\u0007R`\u0007c~\u0005\u0014\u0013\u000f\rD(\u0014#&dC@\u0003\u0011A#]$p˴C=D3.\u0004؉8l @q9j\u000f!\\\u0002ᨑX\u0011T$`\u001brVucVC4})>0'z\u0002\fr=,\u000f\u000fR\u0012|\u001b\u0016\u0019\u0016\u001c\u0001`UT\u0011hz\u0000\fY\u0016؝V=J_@\u001b3,\\f\u0014|\u001d.@yV\u000e?\bQ\u000fh\u000b\rrk\u001b6NV[Diփ0Bdm\u0011&@\t[8\r\u0013KaJ\u0003ӎ\u000bͤ\u001czo@(wo|\u0002<\u00016\u0016E@\u001f\u0010\u0017\u0012HA\fd\u0007Zbˠ)f6TIzR\u001d׶e\u00190?=:_O2GJĩCې\f@~\u0019\u000b\b\tюiLSБ\u000e&{5>\u001c8$ceVgN!^b]4շf\tUzNNf\u000f_T汙Y{8\u000f\u0001\u00004bWer\u0000 Sz`\r|q[R\u000f\u0004&܇|\u0005ʟkAgaGUsj/hG\u001d\n\u00022\u0019*oV@$\u0002\\$\u00002:zu<0\u0014|U@J^a|K\u001bQk1@̜l\u0011mrŗ\u0007!@>\u0010庍n}\u0005?\u0017t_\u0011\u0015\u0003\u0016(X\u000f~Ai\u0012%,\u0011\u00055[7N?hs#x!$<\u0000\u0015q\u0003\b\f~h}j\u0011\u0000\u0001t\u0000@”V֛\rgRÓb\u000fK\nh:\u0007Σ\u0004TSQm\t\"tL;y7|x>oxR%ʕ˼v\rP'>GqF8;!r\u0000Ռ\u0004jWPU.y=l|\u0010gg\u0017,#\u0010\na1\u0006\u0003GF#f.\bQˆy:oP\u001fëA\u0011J!Vm\u000bX32Z>M\fR\bJk[a%~|n\u0001\u0006G\u0014Г֘4\u0004{,5!{\u0002J5@~7|\u0012_\u0000,\u0001fU\u0005Rq,TVXTȆʐ7\u0006ěNIegY)o!پ>)r$wb\bA\u001bc\u001ee&\u0010c9RE)_B\f\u0018\u001d*\\\u0005ʠ΀ƑO\u001d\u0001pi8sB1\u000f%\u0005\u0004nA\u0006\u0017\u0012JM}αPT2J`EGCEA.t@P\u001dr8匑-\rzϨAX^d=\u0005BI\n9Ip}ERj_\u001bHx/r\u0001lG.ȭ+iF`?ADmg8\bE\u0018\"j+]]im\"\u00182U\u0012\u0001N4eA\\f$\u0014'p\u0018\u000b\u00192հ\r\u0000\re\u0013F\u000bx\\9QU>\u0003\u000e)\u0017m@7XM~e(9`-JJP\u0015cZ|>?\u0002^D\u001b\u0010\u0017pH}P)\u0011\u0000O&\u0015s_.\u0014O\u0012\bh#X\u001a8k@ӊ륚7\u0002\u0016\u001c:BQIm\u0003\u0015\\=I`aM=,D`68G\u001a\u001a\u0016վ6\u0004Թ)\u001f؝5:r{2)I\u0010^-\u001f}u\u0018@p廤\u001aZ\">\b\u0018\u0016\u0001TLx>\u001f\u0015hbLZMB\u000f[d\u0019\u00104y}r_\u0006_qfP}Xyf֤>d#\u001fV+T\u0001\"\u001fs\u0002B&\u000f\u000b\t5F\u000fkvAP|a\u000bHJ3>Bs}(5\u0019f \u000f\u000elF|h|X]uczcb)~>,Bx/#ے\u000f[尮o\u00021>,73\u001a%J\u0011~H\t*oo7´r)\u001fy\u0006C\u001f֡a/\u001df?g\u001fV̗u>a\u001dԇ8`IJ\u001f,\u0013b}&L\u001fz!a`{\u0016vl\u0006>âXs<}-Z\u0001!-\f\u0015aGȜa?BLКaCm^AC}Ozm\u0016\r#\u0003f@Q\t]{̤^IW}*'\u0011\u0017\u001ez\u0006b\u0007pvȨq,\t=~\u0013t\u0001\u0018\u0018\u0010,\u001d\u000f>ugװx\rN${P&\u001e\u00176\u0018>oVF\u001d\"yG7^γMM\u0017Lf\u0015\u000eP\u0010⽫\u0003R(G\u001b\u001a1b\u0003^v\fw\u0005\u0010<\u0016\u0007HK\\~#SZ\u0010p.H^+QO\"H’\u001fB꧉\u0002}f\u001d*Wu|kf^w~s\u00033\u0014\u0006\u000f1ju!\u0018y!??~\u0019Y9M@2\u0004b845DlςDD\u0004Bط)݂uo\u0017E>*i\u0017\u0010skQ\u001c\u001fy\u0010\u0006xBt2S\u0014;L~+\u0002uY\u001b\u0018\u0010 \u000eOMBݧk\u0019}\u0001Y!e_G\u001b݃*vr4\u000b\u0003A5&O\rt\u0016ߝȋ4\"p\b=C\u000bk沘QrnN旦\u0013$_\u0005m:\u00072E( \u00060\u0015Bi\u0004\u0010\r\"\tO%cM\u0003-C\r<\nyT\u0013]\u0006ݑ\u001dp%5}/3\u000b}\u000bv\n,=NNj~]:zȣ[_rt}V3OQK\u001aH7A;Ƿ6b=\bvu\u001eh>\"bEK fU\u0012y-Q0}3f\u0000@jTl\u0018\u001e\u0003i\u000fl\u001eI^\u00141Ifdl…\n~\")''ښ+ME#],\u0007D\u0013q(\u0001\u0005fH%YGC\u000b$Br\u001b6\u0002T\u0007J\u0011VK%L(cc2gf\u0014uDv\u0016CQ\u00144R\u001d\u0010}ɹv8\u0018\u0005;mf\u0017P\u0015~^*cZ!\u001dIqO\u000f\u0010@\u000e\u0007Wx\u0018S3pa}\u0018,\u0010 E~\u001bx\ns (\u000e\f5Hf0$z\u0013KT\u001e\u0003)\u0013(\u0002BQ\u0000byEfc9ytNT0\u0013Z)\u0003\u0017Y|\u0004yg#柝$\u0017\u0018b\u0019\"ѝ\u00015~\u0010Aݘ!]\u001a\rP\u001f,\u0017Wא\u001e\u000f`E9C\"\u0016b~\u001d\fVv/],ujb\r4cq\"\u001d -I:)~\u0000&@Zdw*e$%u6XHt\u000eM\u0016/!r-)\u0010vxT\"\u001a\u0003(ýAY˽O3\u000e4G8\u0018З[\u0001n2\u0000!T43H]-,[Hb>lA\u0018[\u000f\"IEU;\"mdu3jlxS1P\u0014l\r\u0000ٗY#j\"\u0005\u001eEx%\u0002\u000eCy\re~)\u0012k\u001a\u0006Z 6]]\u0005\"\u001aN嵴DM\u0014h@(j0{})_בBRj,f\u001a\u001bL7S?;M\u0000IJx\u0018C\u0017|=7@\u0019D&}-~\u00107D%A3xuV3K\u001f\b‘D\u001f;;rJ\rU\ry;ċ\u0013\u0003MF.qκ\u0007.\u00047\u001a/rc>\u00060T)pls\u0003*\"}\u0017d@l\u001e!ܼvo2q6Q)\u000f0˛\u0005H?dr=ό4\u00002\u0018\u0003\u001doYR,Ŭ8~\u0004Xts\u0010}]\u0014͎ҦwnM^[\b%Id\u001f*c1i;=T196ئ`V'2QKvxzNo\u0016mB1Dʹ4Bx\u001a9;\u0015C㴻̢\u000e\u0004,~E\u0012.\u001f4H'WԔ\u0003e3~YY9\u0012[|\\\u000bT8\u0002\u000b3fL\u0000'88:\u001a1`Eܘv#\u001c\u0002j(IB_\u0005uK\u0001,'\u0011xȬG~OD\b\u0012킴h\u0010HR\u0011-Y\fOE\u001a7vDk\u0007(st#\u0017\u001bKq(\u0006U;X\u0018\u0002\\g@\u0001M\u0002?\u001e[\u000fW \u0012\u00029.aK?Q=\u001a2uBb\\|:ʧS+GN\r\b\u001b\t\u000e6\u0012\u0019\u00003f\f}K|K\u0010\u0013!U-(\u001bFKP\u001eyOSXiCKkĠU8hZo`\u00055^٤\u0019\u000f\u0012:(ߪ\n\u0013\u0003㾛$WCWnp\u0012t\u001c+\u00116w\u001fDC\\q1\r?E\u00025qOXa1},82^taqHȊq\n`n\u0014M\fJA\u0010 .\u0017<$x\u0019\u001az\"s\u001fG\u0013G\r)5iEE]Csgzt\n̔1\u001fK)Œ\n{0kP&oe\u0001\u0019f bktVQ0%,u:i98k\u0001ӐHQ0k\u000e\tI|7\u0003K_~('\u00024I\b5Џ\u001a0\u0017^\u0000ycr\u0002J&~#gO+7Y\u001e4a!\u0019T5b[\u000376\u0010\u0004$H\b5!\u0014:s%أZd\u00014i-BfA@Lj'a\u000b\fh\u0006G5\u0013?ݴ3a(4V8G@\u0006)\u0002\u0010.3\u0018󻏰kin_yFf\u000e7nvD$8T\u001b9$\u0013Mf'\u0011A\u0013ܾV\u0016?~=\u0018c.\u0016E\u0006\u0018\u001a\u0011\u0015N\u0002Nٵ(+i7A&ӆ'\u00138Fzo\u0018B'f):\u000b#<=J'E\u0018\u001eސg7Zڵ0e|a\u00145F!\u0019r\b.\u00167ޘ-q-l\"\u001f*\u001aN[}=k\u0011r\u0016J̠\u0003\u000b8h}ހiSzJ:{?K\u0003\u0002Q\u0013\u001f;\u0000Z&r\u0011JP&0\f~u\bd\u0016Kbo\bb\u000ep\f\u001b!hV\u001e\u0016~@KS\u0012w\u001d\u001da%\u0000b->4R!\u0018aY$\u0018n^:N:5}4yѸ\u0012:̋%\"DzB~\u001e\u0003XBf4[Npm\"hȿ&-H,oKf-\u0011\u001b譌mZHi\rZ\u000f?p#\u0005\u0013OF\u001a\u0018_\u0006E\u001dG-n\u001bjOIe\u000e\u001e\u0002\u0000-\u000b\u0013pcnU67\u001ekY\u001b\tE\b\u001b涩>@4\u0016,\u0004H~'%\u0018\\~ۺ\n\u001cGFn1@1ڣXJ>\u0011ctvoC\n\u0005'Y7t%¥<\u0013:RmN\nHJ%ك]+JaA֫I\u0003\u0000:\u00018\u0005\u0005D\"CA0’~큦\u0002(O,`A\u0014\u00135*9r3\u001a\u001bHG֊>yu~]A\u0018pRH3\u0013Kⱈ\b\u000b\u001c\u000f4Ȭis֫\t\u0001!]\u0014ll1\u000f}]\u0015u\u00003\u001dF\u0003>)}%\r Av\u001f13J6KΒ^y\u000eJ.D2B&¯Xd+ֺ\u0010\bmnA\u001c\u0003Z\u000f4qCtWc$cuϲ4K^E]\u0019C\u000bf\u001b_Fx\b,eF\u000f8F?: mGbL2R\u001c\u0005N\u0005\u001b\u001a2+aό&\tVx JSt?\u000e\\\"\u0003\u001dwaBlɝ\b~Cl\nb0PJ,hQ\r5C5i\u0005-h'|;ь\r\u000eV\u0015ү%g(jJ֑e/.LyHA *p\u00058\rbKk${3i&ދ-=_u*xyq&@\"\".$*\u001f\u0004%zp\u0017v8*\r\u0011=V서BpWR1|0\u0003N7*l$\u0011pKZd\u001drECIqFq\u0016\u0005\u000f>hb';9A>ٔ#\t񡥴.\u0007p~ʟ@SN[,-{-w]J\u0001Hw?z'\u0007LE[%\u000e{U{*[\u000bSF\u000b\u0013t{zʻ@44'\u000e+XH\u0001\"33{c,C\\\r='P\u0004~@K_\u001d*N\u0017iNLN!C\u0000.yu\u0014e4~eX\u0018(aң\\q\u0010Z\f^\u000f`<ޡu:Klp[W9E{(\u000b`z\b\\\rT+A,\fZ4@B׉G}\u0004;p/e\u0003#\u00068w\u0004$b\u0018\u001f0\"!Gz[\u0015\u0001MTVM\u0006m\u001e7dWۡ\rendstream\rendobj\r22 0 obj\r<>stream\r\n+\u0012\u0013L`+Qf7DxwBо~sBb\rY\nT|_CL\u0010Ϩ\fS\u001b-\u001e\b#^JT\u001a<ޯ`\u000b?\u0010\u0006K Qv<ߝUJyD{u\u0005f!A&Sk>7xWTQogL\u000eUf7 s\u000b'UC h}.gvco#x*A\t|MI8\u001e\bK6p\u001b\u0002!u].ᰋ\u0006\u0003\u0000u`\u0013sc7Z[\u0012?$Q'\u0006\u0003\u0003(Iw\b qH\u0003X\u0017ZhТ\u000b\u000f4fK@.Y #t\u0000\u0019\u0003d\u0007\u001b)K\u000e\u0007;\u001ccxFh_AuFHT$xފ^7%p:;'\u0013\u001e\u00188zIbFBKo;GMgovӌ'ƒa\u0011\u0003(]ɽ@tLG|D\n\f[fN\\\u0011s^ϊ\u001e+[\u001c\u000b̳Vm++,3\u0017X\u001c̱\u0011O9% ^:\u001f\bfJŒV`Zw3Z\"Fʊ\"ջfZT\u0005L;Kjg\u001d/َU~h\u0006h(\u0010ϼp|IKh50\nD'՗\u0000\r\u001a\u0018\u0003\f\u000f㠌Oj\u000fC\u0000A-!\"_XoJ)\u0007)7:\u0005\u0005\u0004KG[@+igx\u001a\u0016ÜA\tPӨLoOF5d^+L\bs\u0002˺X\u0014\u0016=p䝪P\u0019~ߡ̣UCnƊQU:#'_\u001fD+06\u001al%/3G<\u001es/|\u0010\u0007[\u0001\u0010FIA0-\u0011\u000f-9l0,2,\u0010)P骒|y [<sG`0)ǵ\u0007A\u0017#s\u0013Rh\u0003sa&DmBM\u001c|InQYaG\u0013y=͒!.ew\u0017a\u0018\u001c\u00142PH2-ćSXARʓ5\u00110'Xt\u0012rd~:^\u001d\u000b\f,Vڋh\u0013tcsD@k[\u0012\u000b}.1f\u0000ǡmm$>s\u0001?jHja\u0014\u001a\u0004|0X\nz\u001ewu\u001bJ(=[Y}+\u0001\f\u001e\rNW:<\u0004Ɉ)Rwm\u0002\u0007zg\n\f&h`Ң5Gd\u000b(i#6JQY'\u0010u#\u001f!/\u0005.gl0A/\u0011\"I\u000bˢtM\u0017\u0001i0T%;\u00137?\u0017xH\u001e}q6,\u0001_\u0019\u00069\"'Նb`]2(\u000b{PS3̹<\u001b\u0006\u0000E\u0017PgI4\u001a\u00079a)\u000exmf'yh\u000f]E#{\u0006g&\t\u001aBb?3Zo\fKf\f\u0002P{B`\u0010}N㢳6GD-VW\u0005uC1H5S/43*aF;8\f:놻G{w\u0015ŏ3UV$\u0001:\u001eM\u0019XA$1\"CK83\u001a\u0017\u0012ީ3+\u0006uQ\u0018ں'*(\u0006ZF\u0004sbhF\u00030v\b\u0010\\.7\u0006\u0007|\u0007n4\u0000E.\t\u0010\u001e͜d#\bU\u0014F\u0018`X4\u0001%]\u0015N!wك\u001a:C\u000f\u000b\u0002\u0000.%a\u001f\u0019q9l\u0017W\u0015UWLkJ\u0007E\u0017/\u0010\rc~3uв\u0000_`?8\"x^Ո=H9\u0006\u000e\np-Aijfu\u0006ŧ7ׄ\u000e\"\u0017m\u000e}#-Rb.9\u0004L3\u0003ǩ`\u0006\u0002g\u001fW\u000ejRU\u001d42h|\u0012Ag\u001dt\\h\u0001bz$M^Ff/\u001blsHj\u0014bb\u001b\u000f,Psf\u001fب˵NGI8}ڧa=Klʞ:^Y’!\u001e=é\u001a\f\u001eMRI LE΁2F\u0001BA\u0011+l\u0014M\u001d\u001a\u00110_V(\u0016*\t+E蒨\u001c\u0002\u001bk\")(ʹ,e\u0002\u0001\u0013\u0014$:sK3hL\b\tjR\u001b_zAЕ4\u0003-\u001druTed/\u0002F#h\r]/O\u0010Aa~ћN\t9aK\b* \u0016*\u0010\"WK'55\u001e\fH\n:l9݌cd9~Z7C I\u0003͔:ZZ'Ѳ\u0012\u0016%iUq'\u0007*PP\u001dYʲp(8~\u0015t\t\\5W\u001fS]V\u0012yN#䕶}\"grD\u0014\u0002?bHHLJ㜭o)U\u0004\u001e\u001cw%6^\u0001?RV摎4Wdֽ̔Wd\u001d \u000fx\u0015\u0014ںumQ3SV:}Xa\u0015\u001a\u00181rs\u001cTY|\u001b\"\n A1g\u001dB\u0016Ԝ惐izV-OcM\u0003\u0013WD\u0000YSB>ֈ8@x\tk\u0004\u0001/\u000bCD/\u0001ǝ\u0019-ʄD5U}\u001a<>x43YJ1ȋ\\5o\rNX~Kwc)\u0002\u0014ju\u000b\f\u00104\u001bM\u001c\u000b*E7ylC\u001c0\u0016͏C\u0011v2{*U\u0013#m&?9q\u00194\f\r߫Ul\u0017:\u0016st\"\u00147`\u0013Vůx@FGoiԩsQ,W;<<*\u001fȿZ/TBG(zѥ,\u000eU1B⇢ĊLϙD\u0002\u0015eո\u001cF6\u0006\u0002/r0\u000e9\u0017HSUܼV#\u001bys\u0016\u0017H\u0006w*0L#S\u0003ZJ/ņq`\u0006?s(I\u0017l1r/\u0010q\b/1+6\u0006A\u000e\fi\u0010i%0iE9}\u0014\u0001,\u0004E\u0007\u000e2zȊ8MP@\bM&б\u0013w\u000bmCqv˘;ZEpY._\u0000(\"\u000bvV\r\u0018\u0019T\u0002a0*p,?c|\u0018#\u0001\u000e][_L\u0011ZLL\nETy\u0000\u0004\u0012\nw{r'A;wu<\r\u0017哊H1ȡ\u001b\u0005o\u000e`\u0000,!v\u001cp8\n\u0003\u0000G\u0000\u0018ۨL3\bHJđ_ʋ\u0011N\u001b\u0017Q\u0013A\u001a:5d~LUBQeh+H\u0003\\ò\n\u0006v\t\u000b**Ʌ\u0015N\u0002\u0010B2(.n\u0004\u0000g8 C\u00126\u0000f\\6\u0014Ɣ\\M¯w\u0013f1\u000f_J6\u0001Ly⛦(&\u0001($c#Bͨ\u0013\u000b\"\u0012dhq\u00142yQ\u000eQx\u001fVz\u0014\u001eE16\nA{\u0014ʂ\u00048CSr‡`ˣP\u001a\u001a\u001ct\u0014\u001e&XJz\u0014O}8A:قNb^9\nO(+%\b\u0014.J'\"\u0018裰R\u0011|5\u001bq@\fW\u0014>a\u0001k~D\\A3\u001b\f\u000bp]A\u0014J\u0012L\"V_M\tt{lr^QAT\u0007\u0019h|\u0017\u0016dw\"\n\u0004A)\u0005\u00073}o='ȼr\u0019H\u001d|ɻL8@|=+P:0qdG'\u0012kw}_J~\u0018\u0015@Q΋f_mٗ\u0011Ȃ'-\u0003˩hV\u0019tdTbT\u001c\u0016\u0012Rw`c'\u0014A&$h\u001czMmS@\r\f\u0004]Ui#U>&S&\u0014F)%EDt\u0001bK]\u0005\u0007\"+acCP\u0007V=G\u001d\"xq0q:\f\"AT!\"\u0014\u0012\u0003A@E\u00016TCe\u001b\r],_'p7\u0007Git)qhmi\f\u0000,L.dҬ'r)cļ\u0005*Qg#h\u001b:޸\nЛ\u0001\u001dV\u001c }ro5NhN\u0019\u0006:\u0000$\t\u0012\u0004ROIt\u0004rY~3S\bElæJ\u001e\u0018 -\\7CJ-\u0019\u0015\fnR\u0003|\u0010NYY\u0005ۑ(\bGҁ\u0002H\u0005Y\u001chp8\\J\bcpbcN\u001c\u000bB:j\u0011\u0002\\EL\\Zr7D!\bHsN\u0001(y0>[<-W\u0017SYx(N6vlFۚ*4\u0004E0vLx\u0015;ˮD\u0011E#,2\u0001\u00132liP\u00148\u001b\u000e\u000e&)\t({\u0019B\u0001$E+\u0004ۓ\rQX\u0018}4F^\u0014H\u0007\u0012<(D\u0002fej\r:@v,HF\u0010\bAdQG˴\u0014`\u0010*?yᲢ\u0005Y$\u0013Pj[ZmP; \ra\u000e\u001eik\u001f$Z\u000fK\u0016*M\u0004q\u0007Rc9\u0002f`́\u0010\nUw:aʎd\u0012t*!y\u000fj\u0010\u001a)\f}Q'\u0005@?Цb\u000f<8D\u000btÌ=UYmKDGpjkc˽-![X1A3mp3WLv]8?DGhK\u0011)q8\b-i8\u00005/N8I\u0000\u0001\u0015_[\u000e\u0003K׵\u001a5\u0011e\u0018qm9Kd\u0003[\u0018\u0003$*g@gֿ\u001c\u001bBս]\u0019w bR,\u000b9i\u0001=)بL\u0014Z.i_iޜF_4;kE)\u0005D\u001cM\u001c\"\t\tc016-\u0011ݰ\u0015\u0014H0\u000fUW;,kPHxGi\u001f HB\u0007i'sWk\u0005zs\u001d5z(2V.r?-\u001dV-ݤ}lwU\b\u0017\u0007\u0002Z7P`=y./\"&Ghzr\u0010\te\u0010\u001d;.:\u0019\\\u001dOM&\u000b\u0014i$;\u0014@#B(\u0014y\u0001G%\u001asHCO:\b\r\"hldfQ\u0014\u0013WCD\u001b\u0018\bQ\u0011MW(\u0015.\u001et\u0003\u0015!1\u0007\u0010\u000em'w.9MǥѢ5|kh\f9Q%bn^'C%L(9(,PǧײSz#\u0013\u0013\u0017J,\u0014X,l)\nBK\u00152%O1Ɖ\u0015\u0019O%k\nwE5E\u000e\u001f@t\rh\u0012j%\u001cMdD<~\u000b++\u0005\t!\u0015:b-\u001f+\u0000\\\\8zŰU$I#=\b\"sӬ⎆2\u0011\t\u0006]N\u0011ae\u0017i\u0004$P\u0003^\u0011\u0002\u001cyf%%r;.ޞ.锑\u00196O_PD+pK+'5#3p_hK_\u001dY\u0005\u000bm~\u000f\u0011Z8W\u0013!sdDst\u0000|\u0004\u0012R(9H\u000eqM~\"28N2Gr{X\u001f'DğgL\u0006̝\u0000(Qw\u0017\u0003\u001aRmRC\u0015srZq\u00013j?4iԦfw8NI. *-붂\r3JI\u0019\\;{\u001e3~R\u0007Ψ3\u0003yi\u0016gM>\u0007`b\u0017?\\\u00038!r\u0004_@?\u0016-rԫћ&caPbfTJ\\Q]Xb)\u0007co;\u0002`\u0011Yۮ)\u0002m{P\u0014]$/Y\u0007\u001bW/x-<#Xヰ.\f{1;M\u0018@{Oˠ\u0013\u0011fPh΁竰с-\u0006g\t*Jx_߱\"}\u0003pu@\u0010(-wt\u0005hw\u0010\u0014*\u0013\u000f\fc\u0006ĮQ<43F\u0015Jluٮ\u000b8\u0000\"\u001eC=aINx\u0006i\u0016BreM\u0006~WiG\\d|\u0015p?3HӾ\n\u0000\u00133Gz\bIq\u0010z\u0015#\u00125䩝;vǪ@$4\u001bF^e+\u0014Y!⸖\bU\u0017fD´\u0013WN-\u0010~U\u0006\u0001\nc`g@\u001d)jM\u0013Y\u001f*sk}ץ9\t)tK^\u0002oK\u0001Q\"=Z@\u0001dAh\"oI\u0014'tQ,\u0011Z-\rɰs\f\u0010H*{6\u0003\u000e\u0006}(\u0001\u001a(\u001f%\u0010o\u0001\u000f\u0015_.t\u0002\u000f\u0012-w\u0016\u0007\u0001\u0000(\u0000\u0005\u0002\u0001\u0001\u000b\u0002#\u0019}HX4ɺB'R!@yNta(ӊ\bjrccZ%le\u001dՈ!bxq\u000fE\u001bxc'uM#\u0011Mѹ3\tᘌ)mHf\u00161óiUlCʺw8#|IStj\u0014Tꩦ\f}w\u0019\u0012(85ѡ_\u001f^Z\u0013\u000f6h,ѫ.sŜ\"k0\u000b_nh:`L\u0013\t]șeCϾz~;c2t}\u0012Ъj5jžW\u001c\u0019hh.μ,}\u0012NbLZgdk7;FE5\u0012\r*]$\u0016\u0015i\b|'\u001f}~S\u0011(iu):55B:_i.qˉi[rhFA)I1\u00132ttdi|թqIs<򼛥\u0016KG+L ^mC;Ғ̕U\u0007eʢԔ&J;\rv#/K^s\u000b\u0016\n^gyxoV\u00020!\u0017\u000e\u0004hFٕDGTڥ5\u000b<2v5n\"\u0006IjF\u0019+ \f˹\u0014\u0010\u0005age7\u001c*\u001b\b+w\n#*H$\u0002XX8)\u0003\u0007E(#!E\u000f\u000f}\"Q\u0012<]R1x2mTJ\u0014Ә6\t]M\u0015BWgI2+}x\u001c;딼&S2\u001a\u001f\u0015fh\u001d\u0012XnG[\u000b!߆^l:.e57\u001d&I\\q5\u001d\u0016\f)5(j}W\u001b9*\f˳d\u0012pXL\u0018\u0013˶\u0018TV=^t6ùgr:wI*,\u001ak\r!ywQΝ\\\nݒ\u0017\u0011%kN'Yiؑg\u0002g^3atbvc\b\n\u0007EHOf\tV^]|\u0015\u0006CA\u001ba,`T\u0001a\f\u0017\b\u0010D\bh\u0011!H8$\u0014\tUV\"QI\u00131!\u0010`CCC\u0002\u0003=- o-{Qz.\b(\u0018.*Z\u001bd@\u001c\u0019E#\bP\r{\n\u0010F+#c\u0015 ):k!02G2*Й\rɂw\n\u0018\u0003s/\"\u0016\u0018+\u0006Qe9OQȣZS\u0018-Iɸc)\"yn,Ehߨn\rək\u0012J1'6V\u001e]Px2²IA%\u0013?\u0015Uz-T^\b\u0015kz:*uۛ_TVT\u0017Fd\u001aLҭu|ޥ \u0015k37eΏgf3v685Ma`j\bs귲\u000e>'cS$^L\u000e{ҜPlL\u0019\u001d񝗽#̓4Nby<\u0012{\u0011tH(\u0012YR<\u0014g 'D\u0001\b:\u0012\b\u0000((\u0011B\u0002)M\u0002\u0014\u0004@(@(\u001a\u001e\u0014\u0014\t&!]\u0000\u0000\u0000\u0001\u0000!\b\u0000a\u0000$KP\u0004\u0019nBv\u0006\u0013%/*b\u001d&r6(^vp\u0003kȏ\u0012\u0010E\u001cL銽\u0003i|ܯxΑHcLD2T+/qK\u0001x\u0001ZOG\u0007q(3;ap}\\qƤwagY\tVVr\u0000d$\\&\u0014d/b:Hz\u001avJUNi)RjV{\u0007\b!4wڪ\rXd+ SU7z\u0005m7!)3\u0018ZEA/(\\h >B\u0019ohi\u001c=*-*Y;g3aFgs\t\u001a\u0003a'(\\N\u0005ݰ\nDn͖\u001d^x\u0004vyqpue\fӏ`jҜ\u0011\u0005[_]Ԑm:c^a\flJ\u0016gT\u0004o\u0001ķl\u0015\\z1}\u001aX{CLǪ\u0013\u001ey\u0015{T\u0002&Ĝ(I\u001ch6GTW'#wq\u001cȆ\u000fG$}\u0001LY\u0007֗/Őg*ޚ\bZ2\t\u0011\u00174\u00047[2@\u0010\t9bo-LCdZ\"\u001eDLb)n\rn\u0011Ω4s!\u0004n\u0001e\u0007VO5]2K\u001b^\u001dh\u001d\r\rL)\r\u0018ߴK?_BA&M^@Jd[UK;CҸ\r.\u001d0\u0012ΖĴFnk#\t\u0011&D۸\t\nڸ੃g>V\"I#?ʩ=\u0007\u001935[mbE'r=\u0006ζ\u0001!d\u0014H\u001c{X@Cx\u001ePk2N\u0012&\u0002\rB04\u0011mzTQ\u0015h5<ޠ\u0016NN\u0018/TCPk{퉵pDu胊I\u0010(Z\u0012=K\u0006_(C6܈_O\u0002x#ؒ\u0006:\u0003yɝ\tJ3xW\u0007]n2<\f:ne\u0012\u001f?̬]]~*8Ƞ?ɖ{e(1\u000b69Lv\b>\u0010\u0018zAoVPHNHX\u001f\u00009hxM\u0010J!Ź\u000f\n:n@jmq\u001bR\u00140=r;\u001fGa9\u0010usfVQi\u0003F S#irB07̇\u0007\r!r\u001bC\bqs\u0002\u000b\u000f<\bi\t7ȒйCnY\u0003k黴Gt\u000bj*wVw}\u0002OYˋ OO7ppR믈B)ˡ{\u0001\fHn\"sO)7s\f[x\u0010Z\\[!l\u0013\n%'g\r!k\fk@џ\u0004\u001b'X1\bڟ\"9\na1\u0006[U\u0002R!2\f_ēs\u0016\u001bS9;\u000f\u0000s\u0013`\rY\u0016\u000f9\u001c\u0016\u0014SX[9d\fS7e\bJ%|\u0007|Q6C\u0013EL}JZ\u0017܃VKkgs|142\u0003R\u0004\u0004¹IL.ݯ\u0007F\f\u0006\u0005*\u0000By\u001dKV\n`\n$\u001e\u0017\u000fЊaFw'[6\u001dl+[U!\u0002e-͏Ѝ^XVNh\u0019Ĩٸkj7\u0011AĠDwo\u0019yԜ\u0010,O\t!E\u0018\f\u00132%,\u0004(C\u0004n\rC0-\b*hNWڕ55QQ[I\u001el\u001b\f\b^\u0003G\u0013DA㷁9n5¹d0\u0006\u0011'HBJf\u000e\u0004]Nɒ5\u0002Vr˽`\u001d,*l\\1+C*DEAwLBD\u000e\u0019 zS\u0016ѮZ\u001b;$hn\u001cIv&\\B\u000fp\u0001=9Fޢ8t\u000eA\u0012d\"\u0018e$\u001d@.N+U\u0016ˋ|G\r~A\u001d\u0001U\u0003gHӜ0ڜ\u0012\u0006\"E\u0013\u0004Cڱj)Z&?`W\u001fU(ﳦ\u0014\u0002C\u001a\u000e4#r\u0002QGy*[\"͵&a^\u0018FtBvL1XJ\n8u\u001d2\u001bZ5FHc\"7gl\u001fA^\u001d ?{\u0010ʊT\u0000?iȴ\u0004z\u001bS\u0017\"\n2d\bԿ\u0017\u0006+W\u0004g0!̊\u0019\r\u0001J虏ӈ\u0017/ַsxUBl,m\u001b#>@$4\u001b\u000f\fC;@\u001a@Oɠ\u0018-O\"\u001c6^\t\u0018Z`Is\u000f:N\u0019jʂ~7Zq\u001b\b΋\u0005X\u0018*-\u001f]\u0004n\u0007d7gT*Y\u0016\u0017\u001c1#6Cs/\\\u0018bˊk\u0002\b=W3fڛ\u0014K'#\u00118\u0001\u0019ȿ*z*\u001f]ӏsF\u0007%a1\u0016J_.)%\u001c)46Y\u001a~\u000bI\\°!vO\bs=\tḭ*1\u0000U}\ry;!V\u0011^\bH\u0007Ц\u0005^\u0006\u0014<\u001eHcBFmZga\u0002rVs\u0004j8\u001b\u0003bcΗw(FFLB^\u0007x3yF\u0017j\u001c5a\u001d*T\u00197:LK\b;k\u0007_H~\tUd\u0011V!3fP47gYuX1\bw\r\u0005\u001c\u000eC8®rc\fɮl63\r\u001cr\u0002!\u00033MXeM:⤝QFDRpG8*\tAOx\"\u000bpeTߨ=ٻJj\fe\u0006\u0000e\n*Y\u0006U\">z\u0001YihLG`i}GёHv\r\u0004RyuqzcTHMʼnC\u0003NXYĥa^\u0012ƥ\\E\u0011d1o榈\u0001eW3\u0001qj%\u00177:97C%@\u000fl`D\u0010\u0006y\u001b_{I\u0016]r~{[K!HFf擿~Y\u0005O\u0018I\u0002D\u0006r\u0016\u0001\bܜWY \u0011_ԅ\\ɢ\u0006\u0011Ý\f\"\b-y\u001a5?\u0011E0ʇ\"_\u0006\r\u0016Ă\u001b5\u0015\u001f40\u0006X_s`Ьڐ\u001f\u0018\u0010K A\u001e\"H>xM\u0010\u00178Nͯ\u000b?\u0006S(%1(*\u0011\rB}n|59ض pbCDr&(p!mw,\u0013\u000fu\u0018<9\u000bBmsErpH\u0018,K\u0010K##tb\u000b6\u000f\u0005\u001fh?/ٻJfצ\u0017.y4~FI\r\u0002-5f6\u001e%dXmT\u0019\u001e\u0013zi'$V\u001b\u0003?nm\u0017L#U.\u0003ǀ)tEFi*\u0017xľd^\r@>Cn\u0017HEv\u0018\u00041w\u0013\u0011\n\u001f=Gu\u0018\u0017)\u001b'.*WT\u0007\u0011hN\tT,\u001c#މ:;V4\u00124pQ.k \bd#_\u0002\u000b\u0019?h\u0016j`IH?\u0010?G`>\u001a\u0018WH\n\fK`)U\\\u0007(K /\fA>Ԛ[\ndD\u001bT\u001d9]NZ\b\u0013\u00038\"Z0\u000br7\u0011/\\tq\u0006>!*cسXv/\u0016/x\u00182\u0016\u0002Nj)ǖL*b\u0010Ch\u00129ovSw{ST#G\u0012v\u0019ũ(8\tp/:\u0000\r\rD;nP\u0011:Q\u0019SU\u0010\u000f%m\u001cb^[D)f\b1m!}-P;t!?RXy^d\u0016P5D \u0019\rH.;\b1f\u0006Ϋ\"\u0004FS;~٣ɘkHC\u0000\u001a\u001c\u000ec\u0002<ʲ2\u0016CY\u0000~5l\u0019\u000bB\b\u000blS\\!n\u001b-\u000ee>{F\td1E[cb1\u0014kˬai,R41K1`˸,{\u001eyۅd\tĘȪ\u000eTH;1 jšD7[\rTYgM\u00079\u0010\u0003\":E*O4D Jy~UA4T7\r0ъv\u0016mF'228c::2h*>DfS~Nm(\u001d\u0013\u0010\u0002)\bl/?8.\u001f)cW8ui]\u0011U\u0011\u000fydUQ9\u0017\u0004k\u001a\u0004٦'S=)+W\u001f\u000fF^\u0011eP3~\u0005\u000frH~\thGT\u0012\u0010.H\fe\u0011Cy9RHX3ԟ[}'E3\f#@\u0012\u001e5\u0002L'$J{\u001cYJGPh\u0010Vep\u0019\u0000\u0016(j#\u0005\u0007מ*\u001a=0\u001c\u000f!\u0004VuuiQ$\u001c/Ÿ\u0014FIk7f(\u0000\u001b:ǣ\u000e,\u00134\"1_8\u0003~$*\u0001HB޶Kژ\u000e]\faE\u0010%f/\u0000sƲ\u0001OO\u001e3wBh+\u001a\u0019J\rL\u0013S\u000e\u0015Z!\u0002J檝!\t!07\u001ahHۤsN\u001aT\t: \u0001Hb<\u0000\u00032#\u001e\fttnr\u00118{\t-\u0000i\u0001Ԛb\u0010\u001fC]\u0017毱~C\u0003OvD`1nN\u0014\u0000\u0006Jz+Q\u0018A~O/\"\u000f%r￯#~Y0';&\u0006\u0002$z,NbYw[ைT\u000e5*m\u001a\u001e\u0012!\u00051c\u001ex\u0013`Y\";NO\b\u0002\rF\u001e'<\u00137\u001f\u0005<0Z\u001c+PBKALu]cꥲh7ђA\u0015s<rmjl\u0018h\u0007ӥaUD.\u001f/\t;@< 6\u0000ka9P2q/]\u0015sUl:u\u001aR07\u001eehg__\u0007eiQY,8\u0001~<شmf\r,B\u001c~RZf|@0\u001fDlͩ\u0005MGW`\u001b0#BV$rz;Nij\u0016\u001d\nTK\riWX?\nQR侢\u0002\u0001!\u0002\u000e\u000eϽ+1!P3sl\u0019w-T\u0016ʅ<.LdD1d@tGͱýn\u001aZ]J)i,p#@\u0000X@\u0006\u001d\"^ocl٪A\u0016[R\bCl\u0012*Q\u0012JxMV,\u001dMploZݱ<\u0001$iy9Oz7Z_aH\u0001<\u0000O\u000fJ~cYpgH\b\u0015{R\u0016hP%\u001da\u0019ͯ6H\u0017SNjG#̬=Ш]\u001f1Z#\rendstream\rendobj\r23 0 obj\r<>stream\r\n\"RM\u00024|\u0012*lV)…uU\u0001Ҩw@ U;\u001c8\u0002ARE+\u0018O9*C\u000b*Zx\u001eP\u0012t`ȴ-@131ᴕG-\u001f*I\u000bp\u0003ӄ h\u001b\u00158\u000b\u001cjnA9\u0002\u0010z-̵\tak[k\u001ci#\ne!@C]<(Pbp:\u0016k`a\u0013\u0006\u0004\r\u0004c%\u0018,e\r\u001bZj\u0006FQ+H\u0016@u2\u0019Nm\"\rj/u\u0004\u0010$7ՇWtzaJ\u0006\u0012\u0004#\u000b1j\u001d\u0018\u0016@\u001eT:M)t;)*`\u00127ǟb\u0010@%m\u0012B\u001aev]!I\u00005:R}T5m~4\u0005\u001b@\u001ds\u0016a&;J\u0005y\u0004FC_G\f9)\u000e6\u0002%P\u001e\u0000~gFb\u0006áߋƈղ\u0019+JʬUVr\u0011)kX\"X\u00021C~\u0002+96\u000flP\u0003\u0016B\u0002\u0001kʫ\bnnB\u0012 %\u0012U\u0010\u0000\u0000w\u0019KL\u0018˵\u0012_rbl+JI\u0001X$x\u001fIhF\u0010\u000bV%\u000fӃ\u0012CfXp!ɺ\fKTXp\b\u0016=o\u00028h\u000eyvl\u0002xD\u001bx\u0010k\u0013,qz\u0006\u000f,x(njb-\u0005]N*}5t\u00029wVxb\u0004\u001e6!LN1W!t\u0005/Ns\u000f\u0007}*{3Hkv+n4Y+C\u0002Ku\u0012ܕ\u000eyv\t׆B]c\u0005Y#N[k\n&8W|\u0011f+N{'G#>\u0013x7g,\tE\u0001\u0002/8\u0015U(w\u0015CnTxfpN=๴\u0015(ي[\u0006:rk\u0010a!*'@\u0015+&b\u0002^\"\u0016].j.\u0011\u0005pV.\u0006\u000b\u0017\u001f{\r_\"_C:`֮9\u001c-ڭy,/k,\bzxW5K\u0003:\u001as\u0002ۢFWe\rX\u0019{\u001ckaPRJ\u0014:Ev\tJQ⍣#J\u0013\u0005p}*\u0007HV*#9\f\u001a\n5\u000f\u0003Y/ɻ\u000f\u0003@AB\u000b堁K\u0018\u0000jr\u0004WT(Ym7\u0003\u0015F\u0013ROFO\u001421:-N\n+λe`t\t-m\u0005M\b5>\u001cw\u00008\u001dFP,-yхἋh(is\u001b\u0014\u0007\u001aOz-\t\u0014o^\"|\u0014\u001f1\np8D٣oS^\u0013\u000e{\u0007\u0019\u00023D\u001f\u001d\\Ȱ$ֶ\u000fJ'&xt\u0005\u0014\ns(4\\޹yo\nvw\rpH1~\u0001r@i\u0016-A;\u0003#b~`c7\u0000\u0012a4ƛu_\u0014`>,&4$57A-YH\b\\\u0018^[3\u0011\u000fP.\u000b!\\ɇz\u000bJ\u0007E\u0015\u001f$6>\u000e\u000ehRMZ\u0016۫h6\u0002a9\u0010<)\tȩJiDY8nl\u0014!ʓ%CIc{YɁ3\u001bA\u0003\u0007ͬލvVRl.1K=7jyU#J\u0016emF$\u001foX\f.%!{#k\r<*)\u001a9?]̎\u000fxY\u0017jܤ5\u0011#'2]^|\u0015nˊ+3\u0005|\"jDX_9fI\u0014ɘ\u0011\u001bыеt\u0001JYHt\u0004wcfuo|o\\c!J_Fm\fa\fg@\u0006x\u0017i\fD\u0012m\u0018WR\u0005NܩX\u0014x2x_FsuNf\tkR\nqKϐckf=oo\u001d]52H\u001a|h`Y\u0018 #BI$\"}E۳L\u00146Հ4Ȣ-\\\u0018קt8zoRF26Ueˈ<\"򽜣U=K1h;c$\fE D\u0015ngo}qF={>\u001e0Y9}$hv\u0000\u001b\u0005\\F\u001a\u001e~\u0010fA46(.4G4\\5Mu.%YIh)=v\u001e4j(菡;c/kfG\" c5e[SSC2FǑR\r7gP9ӿ3\rԇ$\u001d<[\u0011L\u0002\u00136\u0002}gig\u0002%%=<; ,E8\r\u001ec\u000e\u0002{{\u0012z0}/ZzN\u0006\u0010AA5N\u0003KQ&\u000b,it7I=K{)\u0002\u0003I=8'^N\u001aަy*\r\u0004v\u0007RM8{\u000bS\u0016/x)9\r\u0013\u0015;f)`\u001f{J/Wg\u001a\u0011c(\u001c~\bSX61\"dt_ɩ\u000eu+|ik\u0005j\u0006\u0001s\"\u0015!\u0016080y9h\u0005^2I8SIGw\u0015)g>M\f\u001d \u0005\"\u0018_NTZR&Ў=\u0000{=1}JE OkS{y\t>`[ى\u001c#jŕAN~85NjR\u00013EH\u00020GTȒ2-Z\u001e3C-ҝQ)O\u0019sTќ>M\u000e\u0011\nI\u00067\u0017Vmׅ\u000fRZ\u0019:yF7{0-$}CgЍL\u001aY\u0005xN͒D\u0003c\u0004IG[4=q/eOw4\u001dPq\u0013H[s\u0005zqȪW躿\u001f\u0013>7\"0.~M˚\t\u001fA.U@`i1\u0018l\bBb˳\u0000@#\u001a}$gߘ2=\u0014\u001d[$bym5B]\u001d+\u00189\u000b+>N\u0000\u0000<\u0003NAt9mF\u0000\u001cC2E\bO%\u001bѴ\"[/\u001c-\u000eyA\u0006ާygQ\td:lY~Z%n.\"FKB.\"P&Qr \u00116>z\u0019ઝ\u0017\u001c\u0018´g+\u0011\u0011\u0015V8:jw(\u001d_#\u0007\u0013\u0017Y3\u001bڡ\u0010)\bm\u0002?4u\fwv|í$M\u0011 9E\u0002}V踻q]c*<\u0015H\u0003$\u001d5\u000f\u0012#;?R㝾Cކ@RiQ)pJU<\u0002Eo\u0016\u0007Vm\u001a5R\u0013'~ɤZ\n\u0003>®Ǵ.\n\r&\"\nfSF`\r\u0007!8b)\r\u0001@/\u001cgΦ`\u000b\u0019\u000bIt`D@dEMF4K%Z\u0017ַv\u0011\u000e׎|3 \u001aD\"\u0013\t&o|@W(|XQvzrx4:O\\&Є\u000ez\rD\"\u001a٭K+l\\ҋKGx\u0006؜u\b\u000b\u0014)\"'\u0017GP\u001bޛx\u0018\u001f/%rk3f;*V9E5^\u0002q>ND;AM6 рMO\u001d\u0001,\u0017^\u0007=;0W>7zK\u0018倕\"y\u0000C]\u000eKMOn34Y\u0010ub˂fBw\u001dbl0TK]DҒJ\\/)\ñjN(1\r^\u0005'T>z\\GjѠ\u0010sE\u0004={V?\u0011puGzpm7G\u001dK^6\u0004vB<}|^b7_eۦg*TDWg\u0004=\"Bys34\u0001\u000f\u0011\u001f\n?M,!\u00134D&\u0005\u001d\u0007\u0001;\n\u001bG\u001cI_[M}q\b$-2|eM\u001fīkQQ@\u0003J\u0007M2Zc\u001cfe3\u001e\u0013@b4LFx1Lm]R\rR[\u0001\u001ceԘ+~ĈD\u0010L;\u0018!Nцm&1oVe=gFquAI\u0003\np4)c04&;\u0017h&l`P|' MM\u0013]\u001c'i\u000f\u0005kjKa\u000b/ow\\\u0007\u0006\t\u0006[B\u0019,p0q\u0001`\\CqrB\u00125/\u001b\"e\u001a.\u0001\u0004}\n&u&OAW_,\u0000\u000b\u001aM9wJ\u001d\bT9\u001fWO3/>]ˇS0YƯX_\u0007\u001e*ysׅd'iې-cb\bI\u001e>fԦ\u0013[X_k^.[\u0013\u0019^YT餁\"^\t{hG\u0004爬;H:ށD\u001c\nM@\u0005xm\f^(8\rdPtk'\u0001Ϭ\u000e?\b\u001cYW0+p3(\u0014Mx/]\u001d\u0006\u0007G룜hyz#\u0001@S@@|\t\t9ɉS\u0011;Ii^\u0019/\n\u001c{GtԎ+\u0005\u000f\u0016KE\u001e\u000e\u0005F-MLqP\r T|\u0010˸\u0014[}lV\u0001sI&+\u001ex\u000e`\n`(rlV\u001b #q,H쌠\u0001сo\f\"N\u0004%Oh\rT \u0007\\W~ĦXoͱ\u000f҆)/Q\\$fz\u000fo\u0000I\u0015!>k|syQM5-k\u001c;6id#\u0010H\u000eX*z_\u0001,\\\u001c\u000f;2\rPFu9p)0*+\t\u0001ꤧ\tvƨiIw\u0013_O's`]^G\u0019\u0000×K\u0002!\u000e3S\u0014\u0000g\u0013^aqɴR!֚.ޥ/Tĭ\u0004v\u0006(OP\u0019R\u0013\u001d\u00180\u0013P5d@e:z-L\fS8\f\u0019W.U}\"}ܟ\tŤ\b\\\u0004z:\u001fI/r'S\u000e߻f\u0004U&cy+C\t_H!Tj\u0019\u0013K\u00101xJ]&=u_Q\u0002\u0005}\ttA\rL\u0011sB1n\u0010_(-vxa̠\u0010Hby\u0018\u001cbgiinVHho?U1\u001a\u0005+zydii)\u0000ӓЗ×'҇!y\u001fUwP7B\u001d[7eXH\n\\30\u0015l6](\u0001B\u0012X>,-&WH\u001e\r9\u0010~E#B!H\u0000\u00123\u0019N\u0011\u0012̯ICcI0IJU'q\u0000nhI\u0019\u0006\u0004`\u0018JC\u00003g],r:$v(^\u0003\u0005i\u0015\u0001VE{=S\u000eTІ$\u001a7߃T-t\u001bN^w5@d\u001bx\u001bP2O\u00064hO)\r=>\u000f~\u0007aC-sH@ـl\u0005\u000fL\u0013\u0017\u0018pVM\u000b\u0004$o~W*w'a=S`L_9?\u001eQ`\u0002-.c 8\\qg˶w\f<9VL&zy\f\u0000I?0\u0014\r\u001bB;$>?a)E\u0000nȢ/\u0004 i\u0001pt\u00146\u0015\u001e\u0001f\u0001b-\u0019z\u000ex\u0004\ry^\u0000X\u000bˉc./g(-Ʌi\u0019139{\n;PNcwQ\u001b\u0011.\t{\u0000[|n>(hz፼wbI9?vR?Isơ\u000ffy\u0003,p\u0014e'\u0000e*!\u0005u28b}ziOEJ\u0003[\u0012\u0016fYV~\u0003\u001cU\u0016RQ\u001a p\u0016\u0018V;\u0004N1]U\rldUIN\u0002`}\u0006\u0005@\nG\u0005JU\u0018\u0005'3F|lgXo,ئ\u001a_%6qd.މ{iB&\u001duuC+\u0001rvsɰ\"VM6qfAj8={\u0000 Zm0VX\f\u0000;7\u0011h\u0002%4\t7@.Ae˟H2Dƶz\u0000D\u0015\u0016\u0000$\r\u0007$w-^\u001esJQ\u001aj\rdz\u0003zK\u000bӥ\u0017/k\u0019ox:R\u0000W~\u0007D\u0015\u0010F\u0006\u00029+\u0015G2ꪵ}AǬY\fհ\bBV\u0005,gua&9\u000b@}\u0015+\u001b)\u000fe>\u0006\u0001G?6稌2\\>\u00194P8Jjco02(lڎF\u0014~@\u00118ѿ\u0003\u0016p\bxLx)E`|GK()Hҝ]孌Y\u0003\u0015/\u000f\u0001Ma\u0004-zߗWS\u0012n\u001b\u000f$8\u0007z\"%߲4R#E \u0019iZ\u0003/\u001ceV1\u00047#\u001fH\u001cٽ\fuQ\u0006\u000ed'\u001c9\u001a\u0013ɥH_ۦ:Pjk\u001f%Wy3\r\u0003G2D\\$N !KKa'[9\u000e9/ww\r\u001b㮤N\u0002ԤVy^A+XN9.\u0000P*ƿ\u00078eg\u000eḜ~B\npH\u001bׇJ&q;đ\u0015ٌp-qe0VS8*\r\u000f $\u000e\u0014i0~_j;\u0014q\u000f\u0001jhȭS%:Hmrnq^,\u000f\\W]\u0000Kޗ\u000f\u0016\f'L6ѣ+9z!mWq\u001c4\u0003\u001fn+\u001d),c\u0014~i\u0014.PLCq\u000b\u0013s5kU\u0019Qiu@}ێnC0\f\u0017xyiz'y5{\\\u0018aBs\u0002\u001e\u0004H\u0017 \u000e܈+L2$-(\u0003\u0003\u0004\u0004\u0004sة\"B\u0015IMbnCoLT:T)v۩y\bw6%]NQb$zjM*D,~z\u001etH7ՃU\u0015\u0005)\u000eR(CV\t\u0004\b\u0002\u0004?R~ }iyx3ɋ:\u001c_%+fH\u000b-Z:PN\u0010Wg\u00124\u0013B!!ƪê\u0007\u0019TF\u0004!FCv?/5.*!WDA\nr\u0004H_͌OIQ,\"Y$SR/L#-\bj]DDLJ`\u0014)$|)%p,\u00154WZ\u0007\u0019Mح`Ԝ\u001c<\rՃg0wBE#\u0014\u001e\"؜\u0019\u0014ϝ]U\u0014gI5($@Y>l))[G\u001a\u0003)AP\u001bC#TF\u0002\u0002\u0010`,@`ळ\u0012:d8ps\fD\u0004\u0007Y\u000eiTC'a\n %ða0\nS-G\nT\u001b3\u0019:񃏱\u0018d3IiɩTv\u0014\u001b.V,Z\u001fҋ0\u00065f&*>D\u001d\u0013w}\u0018Gm:%\u0014Txb(F.\u000e\u0012.Ê**j4.j;)i\\Vf\u0003JNWZ*\"S[brf]Z^}WnJ$Sl:Qb]~aǢw\u001aU]\u0016}LZ\u0003>x5yέHU\u0013Z\u0005W\u0015N\u0015\u0006\u001fn5&j,ވa+QHG[URJ߿\u0013:QSQvENK]\fǧ\"j\u0000~QfQ<#\u000fO#m͹YEfM\u0010*ZOM5I4\u0019֌3WR$\"+.]eHk٬\u0015/ɷ(4\n\u0013pC.U^\u0015ߚÑ_aber֊DDZADn8-2ɲ⧋'\u001a%&\u0017t\fxF\u001e:=t7cH+ؑڼ%=ƻlYJ4vi1J,FW\u0013\u001aPW\u0012\u000f9&jKT;Fef޿yܝ\u0010!^Q#I)ޞ[ɦN\u0012*~ʢ?\u001eyW,Gy2kt^2\u0005Z\u0019$]VL6/\u0016QafHZK|H\u001aá;X7\u0012~j\u001d]\u001aRu]jc\"Q\u0017> *K:y\u0005lFHQ\u0015FaN\u000b\u0010ԉU\f̮Xs\u000e>\nT6\"E+ٟR\u0015s^y+b,QJi\u0019!\u0015HHZl0T-\t:\u0015̴Us{>\"xD^\u0017,I\u0019Y\u0014A=\f3I5d1;\u001bw\u0019L9B\"\u001c\u0007\fъ6y+8}7^\u0011g7](3\u0011iSL\u0016n\\4w|j\u0006&ȤKj\u0005c\\\u0012wuHu6XfisdU\u0006\u001cǴ\u0018-f@Q,+/K],NU\u001a\u001dr캼ұ\u0016Q1%Yl܏;d*%zJnKgA%R\u000ea,\u0011qrdF$\u001d}\u001eǰc!.\u000e\"h$^nM'/\u000bR\u0010FuB'\u0017'3د+I\n%\u0012\u0010H\u0011(Z\tAL!U\bH6{lk8:0\\DLzQ^\u0016RJ\u0010.T\u000eUtrBשxl&MvTȡ0Ӫ\u001cFq&\"2%P\u0013M]]r\u001c1a\u000bASRb3X`Zl\u0018M\u0013\\sX\u0012Hm\u00188Cb脏D\"Z \u0005\tu\u001e&\u0003P\u0019{yL\u0010P\u0018\n?{fD!7\u0019OB5oS\u001f|J*=\u0015\u0015 \u0016ׂ\u0015jB‡KJ«J«Xc(ZC\u001c\tEh2,\u0011Et\u001e#=cuOEȪ\u0012!b5O\tWʃ\u0013p\u000eId'D7a}j!Q\u0004!\u0007I:e-u#uҬ{rѦ\u0015P%\u0006\u0019G\u0014vC\t\u0010'PX/\u0017qh\\BlxU41rf\b\u0019c\u0018e\t4k!!RtZg4PxF1h\u0015KI!3^Jf/]f8sK\u0005^&\n\u0000\u001a\u0000>&~L\u001f~ħq\tZ0j9\u0015;Uq\u0014ٶl*L/MD;ƻa5)\"^\u0015*WBH2xuk%vC\u0012:P,ff!=u\ns\u00159\u0006ɣ?Vd\u001eU0H \u000b\u0017R9W\u000b\u001a]K\u0014mN\u0013G۬5m𳢓xi!D\u0014\u0015J1*<:\nȈzȟ|)\u0017\rRxƇQߥo/\u0014}$Z}:=\u0019c\u0016Քߙfu#\u00143,Jf\u0017~\u001c۔B\n\rRU\u0016N\"'h#C?\u0019\u000e)QNr\u0012{cf\u0016\u001c.bPF-d$A%tPɉW09뚬\b\\R:y\u001cc\u001c3!\u0005̩*bT[iO]/r\u0016MI\u0010EHm\u001b5ȇ&A(F\fJq#\u0010\u001eO\u0012\u001d/!z\f55ʌQy(B\u0007Q\u000e\u0017h\u0010_\u0017Ii\u001azyhJqs 0\u0015\u0003P.5lE=tZu,B\"%r6\u000fǐ^\u0018+V׭Wj_\\.픈!N\u001e\u0017Nt(d]6:+\u001d N\u0015o\u0019GmZZ\u0011DL+r)ڬ^~fvf3agHXNtbsPM\u0012Me%\u00172U\u0012\u0006nXc3U\u000e2I\u0005\u0002\u0004\u0003n0ZJ&Xf?5kAqc*KqZ\u0004R*?\u0012\u0016$CJ낈\u001eWq|ғDI5~rl\u001dYӈ駦T/n.^+*+pZC=諪l/\u0010>\u0014Ο\rTĶy+O\u0014,\u0014_fhw6$}\u000fˌ&IuPO4+Bǎ?iأD:UNIY.{qTY͡4\"1O$察\b)#\u001fI$RZQj6}#v6H\u001ds_\u0018>\u0013b\ns\u0011O\u0011\u0005X$g\u001cCߛŒ6hD\u0011\\\tQAn`\t\u0004\b\u0006+L$D\u0014LEŢljU9\u0012xKI(P2\n%%PB22$$Dn2\u0014痣'\u0019$\u0014Ye6\tki4ڃ\n\u001e\u0012F\u0004\u0014%\u0019Uz)2ߊvb:EbJ%6c\u0013=r潑R\nM l\u0013q\u000fD,|:\u0014\u0013\"|JuqGcU)m2g%ٝ\b7\\W6,eGT1\u001f0\u001d_c\u0010?aI9U\"[Wp*HQ\f\\5cX?~u3z1B\rt\nhdz\u00117\u0012f\b\u001b(|W[\"`$RⰔC`ǐҩp\bnQr\u001c'+U\f=\f\u000f\u0018s}]vC\u0011$KUF4\u001bX\u001a5tHp&':YB#\u001bD\u001d\u001aZ\u0019ȭ\\\tE(<\u001c7\"UƚGfY\u0006;{\nzbo\bdC\fq\u001abpqx*$\u001c?\td5\u0017bd&\u0000\u0000\u0000\u0003\u0014\u0018\f\u0004n\u0014\u0000\u000f\\ :\u001e\u0006A1hh\u0012J\u0004\u0000\"@\u0000\u0001\u0000\u0000\t\u0010J4 n#I\u0003@8|k+k\u0003 \u001c^\u0007hZ\u001fd5k>L\u001fa\u001ft~>[`ox\u0003~`\u000fs{| WSm\u001c,?`\u0007\u0007ʵ\u001bQ\u001f\u0003C\ro| \u0000\t\u001ft\u0019g+\u0003?_Iƽr\u000fo\u001d\u000eA{B]|\f\u001f@UI|S\u0003ğ\u0018\u001eP;!@\u0016\u0016X܄BDž݃1{>]!AIVU'|1p\u0012\u0007w8}\u0014O'/A{PUTSzlS9@!\u0007_\u001e0Q\u0003\u00032Dc\u0007}\u0007AA_,Qc0=>S\b}0CC!@\u0007.LCDA9\u000flz\u0003{9=f|Y\u001e\u0018_\u000f\u000fhz0\u0000&z y\u001e>3\u000fa*\u000f$4A{\u0002\u0000v\u0001qx\n\u001e\u000b}_~\u00078Oy\u0007 )Lc[w D\u001d>@B\u001dd\u0003wd\u0007m\u001dȭ\u000eԁ\u0003t\u0002tt\u00104Y>?\u0007jB_W9 'aE\u0000L5\u001d\u001c\u0003]\u001eH\u0001r%Mo\u001c[+q -\u000eF$\u0003bÁMK8\t\u000e|D\u0007p\r\u0014ҽAZހǎ\u0016_p\u001bM7`GBA%7D\u0006\u0006Gk)m-\u0017l6\u001bxdsb\u00033\u00045skb\u001aL\u0006*\u0006\u0011\u0001\u001a(4>S\u0006\u000e(\u0001Ҡsz\u0013̥EWGߨV6\f\rj@\u0003Gd}\u00067\u0001ׁg\u0000Þ3?~3N\f\f\u00180\u0003\u0007o}e\u0000MeA\u0019%\u0003Q8G\u0006S\u0000:1@\u0018\u001d}Fk\fG_\u0018\u0003qH߅,\u0006\u0004\u0019\u0005~b}ˆ\u0001u\"\u0006^A'0U\u0018to\b\u00037\f\u0006\r\u0018H\u000bFc\u0002\u0017̾\u0017_QFS\u000b\u0014\u001bW˖l\u0005jK/\u0017e?_E\u000f\u0015hM\u0004\"\u0017$}ˆZ\"҇2I=H_\u0001\u000b\u0019/R]\u0017ϏCj\u000bTYT^+iR&IFL\u000bR Y\u000b`oR F$}-ԉ.3\u000bc|\u0001E0ҷIP'}\u0017Lۉ,\u0018d|\u0001\u001a\u00171b*`^`NT\u000b\u000bNv[j] I.\u0006\u000bHNrA\u0001\u0017!}jw\u000bH\u0005l\u0013ZPU.1aK\u000b>@h\u00008gAtY'\u000bP_L\u0016~\u0002\u001f㬋L\u001e\u0012UYa`H\u001fbE\u0005Ă\u001a׎>sC \u001a\u0002-TP8$x \u0016,җH@e\u0006*o\u001bbAH8M:ZAg|\u000fXPjF\u0002\u0019ӗ)\u00042X1XP,o6_w\u0012\u000b\u0018C}\u0015c|F\u0013\u000bz@\rP_\u0017Y\u0011kK `+\u0005\u001eQDdՇp\u0002/4 X\u0000g\u000b@^P\u0002\u0016\u0019\nf:x\u0005z\n>\u000b\u0014=U\nԒyq=,F\u0015QէJ\u0000`\u0000\u0015B.\u00155>K đ&@\u0011\u0013\u0014U}\u0000XՇN\u0010/\n/\u0012MB\f\nfع\u0002 \u001c\u0006\u001d\u0015@:_PW\u001d\n\u0006\u0015H{Ey>cϐ\fXc}pp\baa}\u0010U\u0006s\u0005&\b]A%]\u0001zg.=O]\u0001i\\Т\n_}EP.\u0004qj\u0014/椭+BH/1)4\u0018\bW\u0000 6e}\u001dfwV1{ri}>\t1T&=}\u0015\u0000b\u0002\u000bX\u0015\\sj}\nl}\\i`*-fU\u0010&2!)\b\u000b\tUbյ\u0014 N\u0005\u00120\rQC\u00074F{c0\nX(5qEWPyP\u0013\u001612\u0002\u0007\u0014\nT\u0000\bPAVS\u000b1w#sIm}\u001a7\u0005U`[\u0014N@0T\n\n`I\u0002\" s\u0014\u00008( (x>\u0010\u0005g\f\u0005\u0014߃7PU\t\u000e8\u0013f\u0013||\u0002浾nz\u0002\u0004,'8;^'P#KP\u0016'h.\u0004\u0004Z$`\b46\u0012\u001a6ApyM\u0000;MM\tN#/Z_1\u0001\r&\b\\F\\QpZ\u001f28\u0001K4]%\u0007\u0004Ǣ\u0004 w\u0004ǚ\u0004*&CM\u0002\u0013M\u00196S#\u0010p\u0004GB\u0002\u000e\rGp\u001d\u0001K;\u0002\u000b9\b\u00177y\fl*mTI yE\u0000\"N\u0004_C`]TD \f\"l!P8\u0004\f^\b0FɬB 0!!\u0004\u0006 .>\u0012G\u0004\u001fX\u0013\u0004\u0007\u0002\u001b@u1ᴝ\u0002{}\u0007L\u001d\u0001P\u0006\u0001\u001d\u0003QX˛\u00172\u001f\u0010\u001f8\u000b'Z\u001e\u0017\u001f=Y\u0007vf\u0007Lh\u0017<\u0002\u001e\u001e\by}~\u0007$`\u0001\u00018ہx\u0019;Z\u0007PΨ\u0003#[obΊz}s|\u0003*\u0019&\u0007ܓ\u00008`\u0002tO>::\u0002s\u0014\u001bpw}\u0001yYY\"@\u00171\u0001O_[fԀ\u0002?\u001bH;9\u001bb\u0003D>/Z\u0003\u000f\u0003\u0001r\u001d5j\u001aH\u0003ȃh\u0000ֵ3 6\u0003ot})2\u0003Fe\u0010\u0012I\u0006+\u0001v1p10,&\u0006^\u0000%\u0019?A\u001e\"b\u0002\u0006F\u0002n|\u0001G/p%\u000bȬ[\u0017\u00056DU\u0002\u0010\u0002{\u0000q\u0016@|B\u000bs}~\u0002X\u0017߰\u0000\u0015(?\u0002ߵ\u0002\\.\u0002G%d\u00136R\nm\n\\KOI\u0016f(\u0012\n,a\u0000\u0005|@u'+\u0013>X\tq}0\u0004ڲ\u0004έ0\u0001\u000fP\b)\t\tL\u0013®\u0004\u00157%(\u0004\u0018\rN\u0002\n'.CD`\b\u0002\u0011_7\u0002C\u0019\u0001\\`\u0017\"\u0000zDU׷\u001f\"0!\u0010\u0014\u0002\tB@ \u001d\b\u0002\u0002\u0017O\u0017\u001f\t\u0003\u0004\u000fh\u0003D]\u001f\u0010\u0000?$\u001b\u000f\u0003ew}Mf\u0000\r\u0001\u0019bL# .ק\u001co(\u0003\u001a\u001e}m\"YS\u001a\n!\u000fX\u001b!b\u001bfl\u0007k\u0000t}ܮ\u0000bWW\u0018k\u0003LV&M]_CF\u0007\u0018^þ]#\u0000E\u0007ľ\n\n\u001ds\u0003bd}\u0001T\u0000/Y i2:@8J: 2gk=S)\u001d\u0010vL\u0007Hbejb\u0005T_t=F\u0007_\"\rElʓ\\ׅPc\u00013$t\u0003\u0003\u0001\u0007:\u0000\u001cpn[dUChj_r\u0003\u000ea}y*t@\u0002*:\u0005\u001a: 0\u0007\u0000G_\u0017b}^\u001f6\u0014AG=#LILtw?;\b\u001aj8\u0013u*3;\u000fY\u0004P\u0004\u001ch\u000e\u0004H>1\u001b\u001d\u0014k\u0003DY\u000bk:\rxQ\u00156k\u0000BF\u001aP\u000beğ\u001f\f\u0004.\u0006\u001e\u0006\u0001tI\f\u0018\u001e?|Y\f\fP˥e\u001eN\\4\u0019\fCuCMVǀ\rZƳ ]i%fc\u001dl_ma5\u0012\u0013ңo*0(O\u0000\f3i/ \u0018TB\bO\u000f0\u0013$\u0004|@ME\u0005Fu\u0000$9\u0000n҅\u001aq\u000f9\u0018\u0007\u0019\u0001R\u0007-\u001ch\u00035gLW\u0003lv\u0001 ^,5\u00005{vɧ@\u0003Bt2ˀ}f\u0001\u0007/Q\u001e[o\u0018ba\u001c\u0014\u0006\u0016Hm\u0018\u0005(p\u0004\u0010\u0005;ȧ\u0017L\u0016s:q\u0002mX\u0000\u001f+\u00004x!IO\u0001e:~\u0002\u001dn#|5@\u0013 \u0011[%XG\u001d\u0006\u000b\u0014\u0012\u0000._kFI FF\u001b\u0005e=\b\u0001(x^\u001e\u0000l\tg\f\u0005\u0001`g Ƣ(d*XP\u0000G\n_\u0000\u0018׺\fv;=mO!R\u0001la\u0000\u0007ʊ^\u0001ur\u0012mei\r\u0000#'6\u0015}@3\r\u001fq\u0018\u0000tG\u001dcv\u0001(\u000e#ouI0`b.IJ\u0000u\u0003ìX\u0000\u0012\u0005*\u0000>5x\t=O\t Ղ'#X)ÜCT\u0002(\b+VU\tY\u0014\u000f_,])˃\u0011I\u0007\u0000u\b%=kA<%\u0007\"\u0015䩳t\u001e8\u0000s\u001dB/e\u0017J\u00105\u0001,f\u0000I*D4,$Q\u0013\u0003w]waS\u0016\u001ep\u0002\u0000\u0000sgP\u0002\u0010\u0001x꘳\u001awLf\u0001B/\u0000$tb&&\u0000zE\"ew\u0000dm#1;֖OD\u001bô\u000eK\rSFx߇iR^\u0005\u00009WK@\u000e \u00008@቞\t6_\t\u001a*\u0000\u0015)T\u0005\u0017wڥAr\u0014r߄T{1}t\rV]-K\bd\fne~EN6iU!\u0002a&JO \u0017G\u0003!\u0016gN{\u000ft}l\u000b|\u000bL\b\u0007}8\u0018\u0005\u0004Pb1\u0005.fퟓm\u0019E6FYxXҒu\u0003P'c֎-\u0003h]\u001f\u001f8ۢ\u001fj\u001d`n7\u001a2XOkj4\u0001_4/\u0016/%\u0005@cR;퇻\u0006]\u001a^ճ̥\u001fB\u0000񳙮qU]l1\u0019W\u0001\u000bà\u000fAQ>\u0007j)\u0018\u00058`Z\u001f\u001dBH;\\j\u0003u1\u001d V\u00059'\u0012\u001fi\nw4vg\u0016\u0019\u0014\u00124Ie濵S0*\u0018Ja\b+q\u0001C8^\u0001ۍ|'\u0013\u001eg3occu呭~7O}d\f,\u0006x)\nؖ\fHɗ\u0003DMX8$\u0010 =\u0012\rAXYB4\u0003L\f@\t\u0015f^\bD(B “Aoc=\u0007ݗ!n\u0001m\u0010~\u0000m?-\u000fg&&%?GI\u0000gb[Pc]\u0003A\u001fɲ\u0013\u000ff3j!^p\"\u0003JPRF!Ju\u0015m\u0016\u0003~\u000fj!WH&E塕VgQ\u0006Vi\np\u0004}\u0011?+\u0011ٽU\u00062:\u001a\u0006\u001b%\u000e`ET\u0010\u001fG,\u0016!%u(k]vԦ-2?J8EB(l?\u0013]h6|FR\u0000;\u0004(±\u0006\u000e?[\u0019؟Wφ\u001f-襠ΗC:\">BM\t_e\u0011UhՉ\u0003OT{7d\t?C\b\t.7mF3Ro\u0017\u001dR){2)\u000e\u001f\u0015^<\u0012W\t\t@7fIsHt3#\"\u0006V`,\u0016*\u0003dl V*˖a_2[&2!҉:\u0017\u0002\u000b(l'\u0012x$\u0004\u0001\fEd0\u001b_(ǣU\u0014\u0000*'{f\u0017\tc[\u0019D#=~+,Bh\u001bhM۟K1h\u0019t4Y(Y\u000f\u001f=Ck\nk\\\u0019u=[ҰW͚\u0013m\u001dB_E`47P;\u000ewjM\u000f\u0005?kَD^\u0003\u0007?&r?A\rLw͟*腍2?ߎ\u0010\u001aNs7O\u0016߽\"3\u001dF\"edPm\u0013\u0014qLge\u0017\u0003\u0006\n\b;\u00057\u001ft+\u000e\u0006mD+\fɓ\u0011a/r&\u0001\u0003\u0001\u001bQ\u0005ş\u0000BAF\\|eK,Ӥ7\bBcd/\\KɬUZY\u0002\u0003k_[6A\u00034hk6oߟC\u000365qT~\u0010TإMۨmՖUMm>_)pkc[D\u0006\u0005\u001e6Y0~M\u0002_\u0015o\u0017aI\u0018H`D|5WޚKn\u00066MY?\u0012\u0001\bV~bb@F#C\u001a·覡\u000fU8ɮ$d5m\u001d\tРL\u001fK\r\u001a*mWvO8Uo `{\u000bbQ\tT*G$\u0003\";u譹OT/;QTG,\"\u001b,\u0011J?\"\rǥ/}C\u001egsщ\u000fUa ؃b\t#I \u000b%~yU\rDZъ\u0004d8\u0010\u001eR\u0005`8d}ҜU$S\u0015b\u001a\u0019R\u0017-¡g̟u=,[թ?\u0002kgXA1*\u0007q;E\tCUn_nj~-NV2A7\nU^\b$PQT.$>\u0017\u0015X\u0016M~l\u0016_hp\u0003f\fe5y#`V\u0013dcl/\\S[\u0004a\u0003C(~ta\u0000v\u0005Y\u0019/p+Yj\u0012%ʊ/D,F\u001a0\u0012~r 9'ZxW:`8-1\u0007s\u0000$\u001dqy1dz?c\u000e\u001a%IJr;!5\"}\u0010MU}V*\u0014>\u0002-\u000f7fD\u0015@NߋK\u0012Vؑ\u0005,!nC(\u000f\u001fާGٳ]y\u001cq\b \\+(c\"u\u0002\u0012qr\u001f\u000bwr݇k\u001b\u0014o??o\u0010@\u0001c˾f\"\u0019\u0004+z\u000f\u000fEy\n,Qqu娷\u000120\u0000>~a\u001b\u0006\u0002N\u0019}\u0000\u001bύ\tC?\u000eap\u001a-_\u0016ie\br\u0006\u0000#`t\t{Ԑ5]=2s\u001c\u0019p|\u0017'(#\u0005w\u0018>2\\йigu>p{)_5\u0010%)H{qay\u00149ƙӮ}\nCz@o?w(M\u0007\u001d~\u0006v\b]\"W8f\u001d`Z|\u0005\u0000lWJrMU\b;y`y`!jG'\u0006#h\u000e\"B\r\u000fZ0\u001fa\u0016AU\thyV,֫$Toݦ=3\u0016$?\u00172q@GC\u0004hݴ.)u\u0013I(\u0003ڇ쨖\u001bX\u001c\u001b\nM>-ǰs\u0015\u0002\u001eLG߈\u0002;օ\u0018~q\u001dڿ˸SV\u001b[d\u0007FpxU;GJӐuf?x\u0012\fAk\u0017yu\u0018l>$*U#j\u001e\u0014[uΔi\u001dUtg%{e\u0003\u0003\u001c*gHQ]}%B\u0005kE\u0017Gޭ쁉&2%3(|XnW φ,&b[!\u0012}B)|뭍Je\u0004tw%\u0012W,b>}a3^X||r#La1@\u001fb?~\u0004\"ڃ};ʱ\b}cbl@BRfHegAbg\b\u0003k\\\n+\u0010U\u0010\u0007,.q\b֟a\u0017e\\?Mq[\u000e\u0017]ت\r̴\u0012P\u0001Ghbe\u0017$q\\_uW\u0013p>rgbt\u0000\u0011\u001aOW{\\&Q3\u0004^S/\u000bP\"\u00126ןvЂN􋹾o\u000b*NAAE=g\u000f4*XҹGjȍPY\u0000\u001doJLKBi\n3]ߨs8}wAA\bX%aj}mZ1\u0005\u000eL#jz\u0013!X\t\u0016[ֹZJ\u0003\u00040\u0004\u0010>(֟֜l\t\u0006\u001bj^X[2VWr)rHjd{+\u001c\u0018d~zQqsXW[\u001bܰ \tS;Z\u0004\t\u0011NiZNh\u001d%Hv{R\u0012\u0013tJ |\u0011\u0000\u0011\nS\u00145\u001ck\u0018\u0005M#/iu>y\u0015lZ\ri|sȆ~.,\u0019oNۿ)uȔcm_aF{a\u0011B2Q\u0000t\u0007\u0007sh{=\u0005iO)bSwS(jPE0/8[b\r|oEv\u0016ɗ\f\u0013A\u00011.=h\t\u0000T\u001d\u001c^\u0006\r|?oa(3B/w\u0018a;|D򥢫څmotBK{E\u000bIμ/\"\u001e\u0014p,B39ML>Y\u0006\t\rq\u0000B\to\r_̊}+Xϴ~%*X3͵`\u0014蠊\u001b}!P`y\\SÞg\u0005!*'pwcX4x|\u0000\u0004ΩWH>\u001fs_F\u001a5>p;\t)U\u0010܌O]߿SZ\u0011\u0014^|#e%f*0d7:\u0004Mf\u0015plO@\u0014ĭ3\u00161MD;B\u0002fD)5H\u0015\u001a\u0000L\u0013\u000e=\u0005 gbuVݾ{FA^M`Gf?\u0013wjQf%!=\u0018\"Td\u0004&\u0010*o\u0007u\rU뜨1\u001fLE.\"-Eu<ز0D1\u0010\u0013C*׽W\u000b,\u0007\u00075\n2\u0011\u00106=ٺE#\tK%?\u0005G)JnBz\u000618=\u0001\u0006W.T?T\u0010@Ca\u0018B\u0003\nl'fH7\u0010'}5JCw Ub\nLs>=鼔&Gz}s3ZmCh\u001a^?6N\u0000xx5t\u000f\u001a\u0005|J|3;t\u001f9H\u0002hR\u0016\u0019׿k\u00150/\tO% pOXjD[B0rSg\u0007`YK\b\rHyrlv4\u0005\u000eӎ#)WI\f:̣O-:tu\bKAۿRȞg6誱A\u0004t\u0013*\t뗦ш^l*˒z\bq\u0017wOto7\tbS'v\fIB7LQtKS\u001ez(L懙,D\u0010\u0001W\n\\\u001b\u000f[?U3\u0005⬡{\u000en1=q\u0012.\u000eSf\u001aI!)tۆJx\u0018m'\u001cH#\u0002$'f\u0012V\f'€\u001e}K\u00195<[d \u0006mEN{\u001a)`Ns{\u0007%\u001eZ\u0013Ma\u000fH;~̶Ƣg#Ŏ,_mT^H\u0016`iOE\f\u0019T!Lw)\u001d\f\f6\tG_4QjگԆ5~\nWܤ\u000b\u0012P\u0000UƴOdJ[\u001f\u000f\\RCMhf]\u001b^+ٳN\\<^DCE>kC~ $\u001br\u001a\u001c\u0004\u0017I*\u001elj#kkÕ~km\u000eq!EH$Ξr͉O\u0003'D\u001eSMGa#1ni\u0010\nZ7lGN7F7g/(wA͙O̷i\u0017՛}\u0007o\u00127 Չ|-E=\f)H\u00153OΓ\u00018B7lŽ؛}?ʺYQ٫UϬ\u001af@\u001a4\u0004g_\u001dc\u0004L[d8{s[|g\u0003]\u0011\u0003T\u0011,! G&~W=8{Ke\u000bC$'3\u0018xj\n^l?[p&Yj?2\r7\u0006H2\nPܾ\u0017\u0014]>٣\u0012\u000083[R)PZ\u0007\u0007z)f\"\u0013Hٻ_V6\u0016T\u0012c\u0003~>:\u0018gt+\u0018\u0013Z\u0000鰬pBuY9̰#\u0001=\u001f\u00051gl8I9{5\u000er\u0010ӝX<ً*N@'!?/f,?4g_JM\u0019.z`>XlatAg\u0014\u001dg9U\u0000\u0018H\u001dG9{\\fT2s\n\u0016\u0014w@\n5ִub9Jl,À\u00123Af֋\"}3ճ\u0005=mg ˓&N\u00154\u0005m쭰\u0002R,J\u0002*B|Ud\u001b^&\u0010ُs!k\u0018K9!{jx'\u000b\f{\\ƮQAOA|J\u0019\u001f\u000e-\u0013~G\u0007\u0005fIzr}CF\u000et\u0015\u000bq>3B58B?,\fa~˴.V\u0000\u0000ku쵮Z;Md\u001f4ORj#$@Rd?'D-!=ЂK\u0013#{Mc^bQԚEsVfof\u001a\u001d>@GB$ގH#\n\u0013,#Z.:ao\u001f{?C}Z\u001e!0=\u001b\u0017\ts7MssrCFEdG\n1md3HK\u0017Ap\u0018Y\u001b=+{Q\u0003}\u00147JUbT=|؃y\u0005\r$+\"1Ӯ\u0011b_'1.\"\u00019U0%{zP\u0017a9\u0018SWY\u001aw3[\\Bs监W\bb.-0*s(\u0017\u001b(v.\\\u0013LX\u0001{\u0011H` \u0018F1b\u0001+\u0014\t\u0007Qu\u0001ʵ\u001bGHV*sc\u001a\u0007\")P_\u0001\u0006*\u0003y.\fnRq~=؟>~\u0014gfȧ\u0014\u001c\u000e3k*u\u000bN(ϙx|j\t[Ki\u0005[by\u001c\u0005}?i.\u001b\u001eV\u001et:F^&\f\t6;\u00107GAX'*a'*ƶb/\u0018vJ]O\u0018\u001a\u0010`y\u001bt%\u001c)^\n1̂7\u00165kX\u0004`\u0001lb\u0012\t7J֞\u0014bD\u0004\u0001[\u001e\u0010@6ZTZA `c\rm1ym@z\u000bc!K+^r\u0007@'\"\u0004;ŠBr\\\u0005vuv\u0017pRK쓡\u0003b{i\u0005^?mЂ'#\u0002PҶ{‡`u`^q+\n^ݮy\u0012\u000b㙕Ob:חwr{]q+9z$ctD\u0016+G?-\t\"9#\u0004Q\b,w\u000br6SA\\_BӋ\u00045z\u001bq\u0000cֻsm\u0018\u001eR*\u001b5zF\u0012\u001c\u0004\u00021\u0010N:zw:\u0010]\u0017\u0012\u001a^'?4+2\u0016a9’ӽdEPlԌaX<^h2TUo\b\u0003Il3\u0000$U\u001eh\u0010ǭD\u0007Cs\tL%FH`TlR\u0010IL\u0007'`6sܴ\u001d\f\u001f`'hIv݆޵D3\fn'\u0007$4:NqW\u000f3\u0011\u001d\u0002!D=O\u0000zC\u001egm)^=n.2.VR\u0013\u0017]ȶ\\\u0004PMqCtdVQ\u0002:}\u0014p~\u0012πl2|s!R\u0010x%Ro)\u001ai\u0003ZA\\ʥ*+=Rzi~;p0\u00026M\u000fjW(Jҋf6@$=\r\u0011,KI/ע\u0018J-3\u0017D,Mo\u0017Kd\u001bD\u0005q^,\b\u001e}\u00102Iw.7?æ\u00046*\u001eh&ܰ6/j*{Ⱜ#>D,?\u0005Z\u0017L\u0012\fKLk\u0001\u001c\u0007&\u001fP:unWhW^CHM7-y>O[UM\rB_o#lkR\u0003=V\u0005\u0000\t.\u0014IJ_n<9xS.K\t6HB<ƋyUU5' oč}h8=lNdڡ1ɔ.\u0005{y[[\u0016Ɯy.L;OtVA\u000b(\u001b*ËCȚx{(ljΥN&ȋ\\\u0010+ar\u0014zsb (0|EVmM~;d\u0007\u000eԯ#R\u000bؙ\u000b\fkģ\fc\fW\u0012>0|\u000b&!>\b|8\u0004\u0000K\u000e5(\nL𹇏\u001eِh<}&%,c-qÓ弉\u00161\u0018@[Y2!\u0018?\u001fv8KUd]\u001a\u001a1\nv\u0017ňHGO\u0014\u0004\u0019Jȕ\u0016\u0015&#Ts\u0016#)/Dm\u000eW}\rPĪ\u0002,@}P8^\u0016X\u0015}\u0002);-,\u0016\u0014wrCk;ewr\f#\u0018\u0016޶\u0013,\b;H>C.7$x#iiK`)`0y~H^լ\t\u0014\u0002\u0016ek(\u0018!G$Rpd25\u001d\u0015hr#\">\u0007\\\u0019睩vU{_ށJ@`zj^TI|$\"Q[l/yo\u0000a\u0013'Ƶ>\u0000G\u0005n&w\u001d`d`7\u001d.[\u0019\u0013w\u001f\u0017f_Bs\u001by˺/ßߒ\u000bj\b&1os($mh-t7+ܭ\u0003\u0017Oާ[\u00028˓E\n\u0019\u0000)#D'q3Ó\u0016cbHqg9q*&\u0015\\G3\u001e\u0001\u0018mX\u0003H]ҥ\u001e\u0013a@z}\u0001g\u0000^\u0007%Ti<^O|w˿\u0014x\r\tqIZ#W\u00117\u0002o(7u\u00034\bO\u0011\u0005-젾/\u001enwMY? {\u0004x\u000f\u000f$3̺JewY\u0004:Y\u000bxM\u0011,\u0005&DF5i$\u0014\u00066P]Kt-;\u000eN\u0019x_+Vu\u0000\u0004\u001d>\u0003k\u00044-x_#\u001c_6\u000eG U\u001b6\u000e3H\u0019w\u0012~\u001axȸK\u0015\rlG\u0002?\u0014\u0017\u0002\u000eg\u0007(mB=9)G\u0002ȗ.†\u0002ރ+jƓ\bl\f\u00002}\r\u00176\u0016\u000b\u0003,R\u001c_\u0012$GBTP'Gu\u0018i\f\u0013ϿX\u0013\u001eK\u0018\u001ez}oV\u0017\u0013fmI1wϸz&2gb\u0000DbG``\u0013\u0016\u0014ˠ\u0006x׃+[/c\u0003`ΆO\u0000\u0015]r\u0002\u001dFy轻E{\u000ek,\u0006a\u0013e#?\u0003E[f SAO\u000eo\u0017sp\u001d.(\u0000}\r@z\u0011\u0004Z7CH\u0002R\u0014bᚢX꼵>E=%\\Q6M\f)u\u0013.U#͑YA\f~)lM\u0014\u001aޒV9GRG\\\u000faQt⤃7\u0018\u0013TIAMh[\u0007M\u0018Ox%E*9>o\u0001o(o$EK\u0005=\u0007o<\nD\u0006\u0012'^\u001a\u001c\u0016AWSR&xc:Hu\u001f{\u0016P\u0019\u0014\u0000px?7\u0003\u0016ex\u001bS:\u0016-@P4Nq*u \u00057ƒЏ_\u0007LJE{dzc\u0012\u001b\u001crww\bk*\u00121\"ꌋ!\u0016tmyyՄ\u001fG\u0016aYK7\u0011ʊBQ毻\u0019Lsy׏\u0001ʈɢHF0\u001cq,\u0012z\u001b\";\u000e\u001f!]fw\u0011\"R7\u0002X\u0011\u0007GG\u0003\u000b #zU\nQN\u001adG\r\r\u0007G\u001c6Yx\u0015yu*[^u \"pr\u000b(ɝ_\u0011\u000fzsD \u0011ȟ\u0015e2L\u0012\r#\"u#\bm@\u0018,ަ%\u0000mG֖ꑖ\u0004I%̈bã\u0012=k\u001d\u0016Z;q˼\u0018yY\u0001~GQh(\u0013\u0006|5\rX\u000e41$<\u00067\u0005Cl(4סƟ\nPA\u000b.6 I'M|؀D@D>gN\n{\u000fkH\u0012c\u0018$I\u001d?\u0011={w`:P\rn9Ѽ\nz4E=!k\u00068\u000eܑ\\O|C>dE\u000fix\u0015ygGDb.`=pc+\u0012G-\u0013k=bbmN\u0011\u0006N%0\u0012*}+~߭+\"\tK\u0015ɩ&0DV\u0005\u001d\u0014oR3\u001a\u0016TX$:\u0012D\u001e\u0002>>DG\u0019k\r\"?\\ٞmN+Pȶ)DpbL\"Uױ!\u0004,p04%F\u0014HYe|\u0013\u0012m\u001d8Vֽ\u0007K\u0012Iߜ+B\u000b眾\u0004\u001e8&_Y\u000e\u0015ą1$:S\u001e\"shj8ZS_o\u0014\u0018\u0010I/\u0012\u001ek:\u000f\u00179\u0012?\u001e8\u001f\u0012-\u001b(.\u0015#)\tdp>=\u0007F\u001fx\u000fA\u000b\u0005,4=Vj\u0013IO\u000bz\u0017ED`$'Ehk\u001e\u0007=.g^H\u0000D\f?=@\u001eu^q\u0001x=gH\u0016~\u000f\u0004ܑB߶\u0004/aHC\u000f%0\n\u0017CCZ\"Q\u00142x]e~\u001853::Q&l{\u001c'1\b\u000f\u0003[INp2\u0012yy\u0013~e1\nGR{,+,֥?\u0016\u0006\u0015D|=,yῡ\u001b=\u001d\u0018\r〽>\u000fBq\u000fFJ M\u0001FR\\ƸZ޲\u001eȅ|XT#kU\"nj\u0002\u0002#6\u001e\u0002\u0018|\u0013D\u0004\u0002\u001f\u0002|\u0013\u0018IF\u001d\"D\u0002A`\u0011oGE[ݞ)\u0007_0kiC\u0015\u0000S\f.tg3ɟGT||%>ӊ\"FM L)FҢ\u001ehD_pΗ\u0016;\t\u0010H9vtEm\u001dŸ] N\u0011>+(ڍ\u000f\u0005vR\u0007\u001c\u0010j\u001bA;%%/}\u001a@ܯ2Nn\b*D\u0013=\u0004'㰘\u001d\rH\"cV\tC\u001b\t}\f\t4>\fi\n5㓓L\nB)\u001cbK6\u0002\\\f\u0011שC*c|4F\u000eK$} 7RghCRK+I\u0001+{4Zf$_xpJwņťUfǑ6:.ҿ%ⓢ>\u0006 UxX\u001f%Vg~L4Q8\u000fl\u001fJ\u001e^WyVw\t#Myx\u000bh^ 7Qu-WGJGA/jߩ։\u000fh/tl\u0017t5jxW&>\u0001\rjCQ(b/l좾&O\u0000?O\u001c#.\bG\u0012󩖫o\u0004k\r\u0001\u0002T7_B}Ju\u00141\u0012yع10&\u0007޶\u000f#m\u0007`bX7gm;pk\u001c6\u0019P#\u0002bK9\u0006OW\u001coih}&:$,1z<#V|p҉(h\u0001\rBK?i40\u0011\u001bש\n\u00019>:&z|y\bh\n\nCBO%B\u0000G\u001d$vt\fj8>}3u\"d\\\u0016%b+H\u0004b\u000bc2ll|\u00062\"`n|i\u0013z$9ED`^\\d[\u0012\u0001\fCԃiM@`al+UŁ\u0001Tτ\rX\u001b\u001f1F\tF\"\u001b+N\u001f~GH\u001f\u0016Z=RvN(A\u0000\t*#ѧ3:\u001b\u001f}#ܒNI\u00186[$#aJi\u001ba_W\u0011\u001fA5a\u0001Ɏğ'6e\u001c)݅FRY\u0000N\fUMHXU\u001cC\u001b\r3\b\u0006D|,OZ9q\u0011݈$..fP#RZJ|\b-y*?'>:\u0017\u00010U͚%ܑdy\u0011\u0006?pqeո:N|$oZ0w>\u0013Mct\u0013ouGbCI\u0007Nk_kHAcN\u000e\u0005wqx\u001c;\u00127ƛ\u0000qO޴#q*HmH\u001cPvÎ\u000fNzb\\\u0006\u0015\u0004[\u001e\tFI\u0014\u001e)f-D=FLkgU(oO\u0006^Q|N@B)\fGa#{\u0014O\u0001(>\t\u001f\u0016\t\u001dg:8yq)>5FʱH\u0007S\u000b\u0005v$>z 9v$ڒ8Wl)>;K\u00184T֑t\u001c}a:\u0012Ga>΄cc\nR\u0011_ySJ\b&\u001fFgΫ\u0006\n\u001bNۨ[\rP\u0001:{qt)\u0004K\u000fq\u001c\r\u001f#[H\u001e-\tҘFQ~#\u0011TR>\u0007DGڙx?pv$T1\u0004\u0005C\u0019oGT[\u001f\u0019\u0014ۑL}9\u0019\u0013Rpȱ\u00126ّnG\u0014\u0007:|NE\u0000ZG\u0002_\u0014\u0017u$EE@w\u0007f\u001dI[=;h\u00101\u000e\u0016':%8y\u001fC\f ?S3AijR!s\u000f%/N7\u001d~\u000e3|\u0016XT>^\u0004;\u0005wU}آ0ܠE}W\u0017D\u0002\u0015}pTIşb\u00070> \u0017&Auj-H)\u000e\u0000rL/\bdm\u001e)|\u001dmM^~\u001evd\u0013q$\n\u0007&X\b\u0013 CQ+->\u000e㱮ztO\u0010DRg?>\u001bn䁳G?>amD7mI#a4\u0000I^%-•\"\tIEzq\u0011\u000b@>Rb\u001ag\u0002H*_c9P\u0013\u001b \u001fUmM\u0007iXm\u0000@;NI \u0001 `ih\tCT\u001cN\u0004gʈ֍$Z\"\nH:}9է\n\u0007S_ZX\u0014\u0001{\u001fע($'e0b3K*(}~\u0006i\u0010\"\u0004y?D]\u0007Ͻ*W*4hMrYJpJw\u001fLh\u0018\u001fպz?X8s5\u0012)\u001b@Gք\u0018t'\u0014\u001c\u000b\u0013GPz\t\u0006\u0004\u000eΜtBB%l,l\u0002X\u0002Q\u0012PB\u0005\n\u0013{=m>@\r\u0012\u0017I@\u0012J\f-;\u0010޿O]W4%{.g\u000b)wbJf)1\u000eE5o BKbJ_S\u001aS\u0014pIߡ\u0012\nR!g*A?MoAmqUgx4Ǡ\u0010?4JqlMQ\u0014k%f\u001d\b\u001f,\r=([?fb15\b)P=\u0013#tיgX-U%T\u0018^p%zdx?($\":gB)\u00168W!&\\\u0006\u0016R\u0003>9ނRB?3r\u0003Һlo'e-D :wPB#\t\u001a\f0'+\u0002P\n/\u001cOZ\n#D\u0016&-E\u001aҙ9ODWU(-6\u001az \u0016$(xL扇ҜShLJL\u0011r\b\u001aQ\u000ba\u000b\u0001\u0014B\u001b\u0012\u0018hu4\tk\u0002U/ka7\u000e\u0005\u0007C\u0018E(\f\b!I\u0001\u001e)\u001a%{{\u001f[RS\u0005\f\u001c:Ktr\u000eJN\u001cC\u0011P%%(_{\u0011\f$\u000f\u001fP-\u000f\u0001At2\u0012F!+X-g\n1\b(BR\u001bΛ\u001e9\u000bRž\u001d@G\u000el\u000e\u0011:FL\u0005\u0002\u0012\u0013mS\u0002\u0013t\"\tW#'\nPD\u000e\fH5(޵)9T@QQz&dB{p\tƃJ \u0010L2yXdty\\$1\u0013}J\u0007ᛙ21(2mZX\u0018lV9h\u0017#ث<\u001fC5\u0013Q\t\u0000D\u0000ST3\u0014gQ{O6\u0007>.G\"\u0018\u0015'.rOAՅ}x%\u000b \u001e<ԣʙ\u0012bf\n=\u0019\u000e3q\u0012{'8k\u0011hm՝↙ss\u001d\"˴\u000fTm\u000ft$ќ\u0007h\fuf\u0011hDSк\u0002,0(@`qh\u0001\u0017\u0016*`$j\u000f*]&瑩}:}u̗vR\u0019˵ěE\u000e\u0010\u0019^2X\u0005\u0012\u0013fFu9\u0004\u0007\u0007/3\u0011qȁdSorjsHlLo\u001c\u0000F#4NLAr\u001aY@\u0013,\f\u0012*44\f\u001b2bM⺗4T\t?\u0019QC#\nGޢ\u0004PF߂1RSM?Fy\u0005\nZM܌5G^zpٚ\u0017+5\u001c\u0015/\u000e7dhhLs\u0013dt9\u0005@>ԩW\n\u001fGJ'j&N:\u0015c(jLN#\u0014}\u000eys!Zu\u0011q\u0004|;|:-p\\|W\u0013q$q5;%6VT\u00179뚒\fR,R M\f8\u001a&:}GAoes\u0015\r9\u000ewC,ȃI\u0000r\b9,\f\u0015\u0005V@]\u001d75qdD8`T\ru8@\u0007J̡Q\u0003\u0001\n\u0006\rAhĔk0u\\\u0011$,\u001e*\u0007\u0011u9ZIrSF3G!F\u0012R>dO#B\u0018T9\bвN1bCef_\u000eZ\u0007&l?\u00032\u00159J#\u0002tMLdö.lEl\u000be`S\n\u0001跎\u0004\u0016\r6Y\u0006.\r3ctig+K@Ϗ\u001c5PLT)lH6\u000f\u00012\u0005o#:\u001c$DƦM; \u00053cӖ\rIAk0/Hk;A4t\bZq\u00005tG}ʦ?f2\u0001\\\u0015Бt\u0002\u0004eJ\u000f\u001cyZk\u00115\b-P6\u001bUQM e}^\u0002ucGنk\u0013%ɥkS&-;\u0019\u0010,a\u001c+aha[\u0019.2ٵhԾmYR\u0012\u0011ehh1߉\u00142xyMaB3r\n\u0014,Bk\u001f\u00056Q\u0018pbڄ\u001fR\u001f&B'o#ˎD\u0019fl\u001f[Pk\u0013\u0005Xm{HvDm|v}o{r#:p:\u001b\u0002\u0000\u001drjG\u0006_WvC~\u0013^4@[Me\u0015uKv/\u001b^Q\u000fH#\u0010ZNGߝ=f)3\f\u001d#\u0012b\u001f{&fU;*GD\u0000vdH:i1`GȘ+R\u000e1\u0016HC\u0010\u001e6\u0016k\u0019OC\u0000,&\u001dB@Ċ2#Yņ;\b\u0015\u0014\u000e\u001c\u00055@:ʫ\u001et>^Q'Ո:-\u001dk\tA\u001d\u0003\u000e O*8;\u001d=ӬP\u0017\u0010$rC8\u00057g\"hS\u000fK\"4\u000fjW6\u0018,M6}s\u0017I\u000e;Gi\u001cm\u0012^Is?GVr&\u0016'^\u001f\f\u0013-#WGG/X2tȳ~\u000e\u0003©$Sjj.2|Mms\u00145Zό\u001dy\u0004HVօGxpunB)OoXP\u0006\u0001ݣ̓Gxz\"\u000bJ\u0002R:\u001a\u000fLb\rN~\u001aNP!}&<\u001dq=o\n \u0005\u0016D8@J$$\u0019\t)E8\u0016hH9i\u0000FH;~\u0001 )N\u0011'`%uN?d\fS[8&\r4>LSQ\naoTQ(\u0018\u0001if{i4wBff@zX\u001d3Z(Ҝ v\u0005b]JZ\u0014ai\u0018\n?\u0003\tL`\u0019\u0015\u0018\"ER+`.Z0JDd\r-Fii\n2c0\u001eQ\nmE\t\u000e\u0014h.\u0003]\u001b]Ļ(q.RL\n'\u0014l=ʋ\u0012.\u001d4\u0013vwc\u0017\u000bcMSoQL\u000f\u0000(D\u0012i5r=^:rۅ̏\u0019RV{R֋\u000f%9\nw,5\u0003S\u0002\"\tEt\u0019NBG\u001a֜^ԴcЈw\u00128@͝\u001bl\u0003-'2&ʨ\u0014)ҽP:,ydigp<\rjy\b\u0016\u001bI/\\\u001f鄻\u0017JAy6F\u0016J\u0004P\u0017\u001eU7v:['\\6\u0016U\u0000~Gh9T'i3ZQ(a(\u0000Sr\u0019}\u000e7\u001eExp\n;$6\u0010uI\u001d}\"R-\u0011\u000fb{l֍\u0004]\u0003HǑ;Jr\t,C\t\bZIx\u0001o[m\u0004C%lN \u0003pbv>WD\r;a\u0007kH_Sy'~e\u0005伫\u0013\u0003'qQiB4Z:\u0014\u000f\nX6lR\n/\u0012dM玙YIwjK M%\u001c\u00124?\u0016}q\u001d\u0007\bA\b'ͅ/<-\b'\u00137\u0012;\u001c9YMoU(ϝ+MJ\u001a%\n+IB+~'!J'\u001cI0#~)֖\u0017!'QU4@-\u0003hhLUq\t:%5NS=e\fDzޓ{eNU*~{r|\u0011\u0000\u0011[\tQ6+[)+]F+!f\u0003K#J,Ic*d\t,}jUG^mё{ζ\u0014\u000bBT+VQE.Q@˧X'\u001bNٶ\u0005\u0018{\nz?=!\u0003MƟu\"E9ӒOLѥE䩇otiy\u0003Ee?9\u001bs\r\u001b`Z\u0013kJ@t8f7%]b!wR'\u0019OJc,8\fY\u0011@r\u0006m{\u001d]\"\u0015\u00154\u0004#tik'}\u0019\u000b\b(+\u0017\u0012&+L0OB\u001dT\u0013y\u0018A$O\n\u0015V6]1tF\u0002t\u00048\u0000ɟ\u001e0xwV\u001b%~\u001a-\u0019َcm+=\u000e\u0015~I'0\u0019pf\u0014RC4tA1J-9xbgf\u0015sk?Y^Ds\u000fA?b:M%hE\\UEԹ\b2T\u0000c\u0018D~`%\r\u0006E\\\\gۛ\f\u001e钘.tN\u001dk\u0002.'\u001dFΤ\u0016t\u00176M\\\u001f\u0001(ӥU~\u001eE\reoVdp+1\u0006~\u0018ݥ\u0019_ibP\u0000?_a#\u001fxԉ\\9S`\u000f\\~ܣSk<]\u001feh>^jx\u001c̻a%d.\u0011r%\rp߱IT{\u0017XԞ&ic\u001f\u001e\u0003\u0012jo8X@YStsD.!H\u0018%\n\u0012\u0019Fѩ/$D<р\u001a\u0002i3\rs\u0003] 1\u000e\u0015L1/\u0003!ړ\u0014-5@iA`Y ڐ *NTbX\n7(\u000f[\u0012\u0017h,aOE\u0019_dU]O\r\u001eү\u0004-xi2{\b#\u001a\u0003n\t.TEqďOGQHձF러]v )B\u001bb\u001ey)\u0000Vٟ>9LK1xwu;KQ\u001bߥf\u0001A/b!`&ỔwZ\u001a5`Ğ\nb承xO\u0016\u001c=Ƒ4Ou\u0002t\u001aoIs(h\u0012=†\u0012TE\b%\u0011\u000etL4{.\u0018*G*\\\u0002nx\u001f\\*&eX7^Qɇ?Z^6mkBU?\u00100ᡱ[AAf\u0013\u0012T`sv\t>>wWb\u0003k\u0017\"ri\u0001g`S[=|\nn:|lL`7lsIl.Wm߂0eS6NbRvd\u0011i7%]kzD1.\fHХ\u0018\u001b\u0002,P?\u0013\b\u00166\u0007FEǭDK|\tR\u0013E\u0010u2\u0007oxir\u0014\u0014vqbL9k\u001d\u00192iLuG/\u0006u \u0006\\-Y$\u0002\u0002I4\u0013`\u001a\bq&\\)5\b%gj[\tub\u001c\u0013-&R\b\"M7Vr\u0011qP~R\u0014\nr\u0000NL\u0004\u000fҙ%M\u001b\tJC\u001bԵ\u0012\\\u0003nraH\bAt&I\rf\tNY\u0002rl6zS5v4W{\u000e\u001d'w\u000f\u00058Jrt\u0006\f\"R،0\"ʩ\u0017ЀF6.\u001b\u0014[Š\u0014\u0006Q9M\u0001$FMO2\u0019\u0007\t\u0014p\u0005Wt9եGVq4DQÙsO\u0014h$ll1\fB\t(4_\b\t[\u001f9\u0011_\u0013Ѧ2-8>p0\fIEpAo]JQ\b5i5s┉\u001a\u0003\u0018FE-Y]x\u0014Aa.D>&:\u0011\u000bhK}\u001fN\fTIN)]OG\u0012\u0014\u0018\u0017D\\\u0003\u0000m٭N :т /\u0012RF \u0015%,wӉ\u0014(JLܚNd`\u0019b\u0006\nT.M\t;\n,\u0004\"s\u00168j:N\t)j'Ȣ&wb>\u0017\u0004#7H\bF5\u0006(ZiQ\u0019\u000bz\",%\nӎ){fkG\u0015yLɈOݣb%rI\u0007G\u0011t>ʖˆZO~?!ҹl\u0005(\u0005\"s\u0019^o\u000e\u00055Mx#÷v\u0014\u000f\u0006[\u001d\u001cϥT+,TW@eRQΛap\t\u001fxR<ٕ̳\u0011cZ?\u00171\u0015\u000el!55\u001b\bf\u0014L1)2\u001f\u001c\u001d窡\u0014e켓Jl*Snt=:\"'xeS|WO\u0006fm\nTa\u001eJAEUspԔhaj\u001f|WsJ\u0012a7z\u0003T9&\u0006\u0013̛K\u0010h5a(SԨ\u0005a\u0007J)0WޜKB(2l\u0012SbD7>g \u001a0?!5o[*$gO\u0013xSe\u0012T\u0016VMgse`-x!A᳡y\u0013\u0011\u0014fƬHƴ/{SCI\u000f(B(@\u000eo\u000e'\u0002\u001c;^FB7~VD@w\nS=\r'*ʛ\u0003dЅϛ:a8V͌iY+e>_\u0014r\nC\u0018:t!M\u0005;[o\n@^\u0004S،ғ\u0003Na\u00154\u0012Q,D鉨\b\u0001\u0018#vrR\u0012w\"0Z\u0001@KNa\u0003\u000b=\u0004INAѱn.Ip<`w$bT&T\u0018\u0014\u0014ȕ؜%JN9]\u0017\\\u0003\u0012\u000fy0%\u0000)\u000e?ع>9\u001dn\u0017XSV5{h.frJAř5R\r4\u0011w\u000fERr*Dž,\u0011#H\u0012\u0006*G_R)Hj+HL\rj\u0014>K \u0002Woc᳕v\u00079~\u001bkYȩ(\rqjwq\u0014\u001ePϙ:zB#!Sq+\u0011\u0007TS\u0012\u0015'\u0001eL跮T-\u000eJ$#\u0003>T^q(TcMs&p\n(»/Xp5U4\u0015Qy\n&scߧ\u0014hZ\u0004\"Niփ\u0004z\f_X\u0011qjD6j\u001dqj?)_)q$pj}\u0010\u001d\u001eNuzJP{3S;m\u001d]^:/-S5ݎ\u001c\u0019@O!\bz7\u0011S\u000f_r\u0011I\r8]@!\u00038\u0010Щ\u0010\u0001\u000e\u001c\u00188\u0015\u0000ٟi;0n\u0004rӪ\b\u0015\u0007\u0014၀ESk<`\u0004&*\u0011)\u0005\"،o\u001eJ\u0004:fo.<wS\nTjs\u0019ޔ-Ω\u0000$Nq\u0004xSFK\u001a\u0006\u0017Od\u0012gGީ\t\u0005yMwҥ\"VA.-26t6Y.<|7E7 %ySٖ7E-hM\u0001WS#+7)KP\u0014,ěZ,W\u001f\u000e?+fqhr7rDПInjSe3؆jvSEᲐ\bLQ\u0011;䢃\u001a6Ga|/ѥG\u0005p\u001a2\u0003l\u000e{+PxST\u0012!G\u001dsɛ:Q\u0000\u00182QJ=J2pT\u0012Q\u0019ʗxoJS/\u0007\u001aM0\b_{\u0013\u0003%I)߈~nh\u0014P\u0007ҫx\r\u0012\"@x\u001dX\u0012!Εp\u000f\u0003>[\ts\"8JUE\t85vh\u001b\u0006,\u0002\u0019e\u001e\u0011%\u0001U}\u000b$+RҔ#\u0001\u0001\u0001},\bc\u0010\u0019\u0005a\u001f!\u0007a\f]h\u0017\u001bEH8\u0011\u0018\u0012䂱\u0005\r\u0014A\u0015\u001ddQV#zN\u000b}f0\u000fG \r\u0007A΂`\u001ba8T\rGQT\u0014b\u0012\u0017I-b4\u0012t\u0014(==\u0017g?$4ޏ\u00143GHnBmISB<*)\tO̼cC\u000f\u000b5e6DF+d/QB/\n\u0004\u00111>Ťm>\u0010L*\u00054\u001a\u000e'M4qB\bgx[\u001e\u0015>4\u000e\u000b@F\u000fNP\u0011(\u00045^\u0018\u0002'\u0014\u0013\u0004OX7ag޳0\u0014\u0014\"Έp۵\u000f\u000fA\f\rsхy\u0017qwl\\?\\H/\u001a}C袋NU\u001bD\u000fJx(\u0015/>BA6\u0004\f[\u000fP$/3:p֟saj\u001c\fAKPm\u001fq?gA*\u0011\u0012\n:L\u0010~\bǫWRE0$\u0012!/Bʔ\u000e6D'\\<\u001f\u001a\u0004ϰ]\u0011\b\"!\u0011[\t1I\n\f\u0010\u0017 V7b`ye(5}\r/ DFs=%\u0002E\t/pj\u0013Nq7]>m\u001f\u001bu\u001eyT\u0011\u0018ǔY/j7#\u001a\u0012N\u0015\"('#FElE\u0004\u0019i\u0010F\u001b*\u0014*T\u001enġSO *II\u001d\\USdR{6\u0013\u0018Gma,U-\\X\u0007^\u001bdE=ͲT|0\\)\u001arFCkD<>D~D5T\u0018ق\u001f(\u001bg\u0003@!\u001a!\u001aBVm\b0L\u0016N˶\u0007\ti?!5EdhTᢪ7O\nو|oijaY\u0006Jp\u001ds\u0005\tE$Q|\u0007Њ\u0013N1e1!~\u0018\u0015}?\u0016/}\u0014QLqnwX_Ӈ\u001c\u00126e_-@S\u0010ˏߵA9~p\fcD8\u000f\u0007!d5\u0018|\u0014|B\u0010A{C/\u0018\u0011({{#GQ(/#\u001b\u001f3BO\u0016\u000e\u0011lMIi޼lAaM*=ѣ\u001438e\u0010ed\u0011|f\f\f\n5\u0019XQ2 \u0007\u0017\u0014!O\u0016נE\fyՈ&}M!jDԥD\u0010\u0017BB6^LADi޵޽\u000b8*mް5aꐙ{6C/r!\u00047q\u001b%L\u001b)u\u0012\u0010[xX\u0019X\u0019+S\u0014$dhf{N\u0017M\r\t)\u0015ɒ-}\\Ho]\u0006EBCErV\u0018\u0019\u0017\u0019\u0016ʰ\fu!4PC(ߨN\u0010}\u0010 \u0012\u0018\u0014f\n\u0017N0y4yW\u001b\u0000C\u0016p\u0018\b\u0000\u0002\u0001p8l\u0016\u0007\u0014\u0000\tx,\u0016`\u000e\u0006\u0006\u0010\n\u0006\u0018@Z#Y\t\u0000 B\u0002\u0010\u0010\u0001\u0000\u0000\u0017[*,V\u001a\u001f}\u0001ﾩ,Ԙϗ>E+oo\u0010҇\u0004L+\u000bwYYdIn\r\u0002h|ʂY4\u0005S\ra]\u0013Q\rE!\u0018\u0005/a\u001bY߻L?`)\u0011Y|EEXOm}%Q\tn%\u000f-e(-eRy:hC\u001b\u0013\t\u001cStQ\u0016䛔_3:D~{R\u0016\u000f'1E[>\rn}z*MY08eі#:6vy\"U)\u000b6\u0004\u0002m},IʂEBZMp\u0019e\u0001Y\u0019\u0017֧\u001e/ҫ,>^>T$WWX!q\u0005$e!Mt4\u0014BJY\u0010AOd\u001b\u001aBe{\b\u0011?eFT\u0016\u0007\u0017z7*,I`\u001fޓ@!9_ͅ3#(Ořޢ,|}b4P\u0016O\u0016$xM\u0003'\u000bjE\u0001lmiO8Y7x9q\nD\u0000_\u001fb\u0001J@|&\u000b:&\u000b#ܒ6\u001c&پ,*sVdѱ\\,Y _%\u000b\u0006àhԺw}:)l&\u000bf\u0019\u0007>b85\u0005eW\u0014ʚ,ҭ\u000f,^:\u0006ə,q}\u0005\u00115Y@@ק2Y\u0010BD\u000fBet}&\u000b&s\u0005dy\u0000_KN+]_d>Z@JOd,?Y0\u0016Q'CA@Y\fet\u001e)cQ\u0016>\"e(\u000b҅\u0005,x\u001e`y}\t!\"\u0003@]\u001f1E\u0011һ6\biy}vO\u000bQ\u00164xX\u001b\t,&\u0005U,\u0003rʣ ʢ{zJ\u0005`W>\u0012SX\u0012\u0015)\u000bNƔ\b.\u0018Y\u0002\n\u0000Yd4pcW,0\u001eKN\u0010_̯sj\u000e\t=z\u0006!%T]\u0002ˠ\u000bzF\u0002:WDYLʙQ\u0014ijԺ(\u000b\u0005_k\"%}+3m\u0006:E\u00022)Qcciy,*\n\fnh\u0017pQ\u0016Nɺ٢#X\u0018,C\u0011B\u0002\u0007ۿ,͚K\u001fG(g~bDY\u0012Z} P\u0019\t),r0I\u000f4\\\u000bLM\u0004\u0005\u0012\u000e+!>(\u0017\u0004\u0006є\u001e@ \u0011uHb(e1WX\u0017-r/zA\u000f\u0013Eq\u0018$(9=7\u0016tf\f̍Q-P$c)\u000b]\u0003\fwLc/\u0006|y)Σ\u000232\u001e\u001e+\b,{\u001fR\u00167ԊT㘚cLCJқ\u000fUՂ6vY\b91T-=\u001bC\u0018KD@\u0002\u001bdq\u001eRTPX\u001a%1\u000e,&\nyPCYQ\"\u001c\u001f=e>\u001a5V=,z\u0018uㄔ\u0017\u000b\u0017§(\u001bf6Y1H\u000bfD\u0017SLY`\n3e5e\u000fB`~0)*\r$k\f0eߧi3*bzS\u0016s\u000bSܳ\u0010\u0004\u001ayBJ$Xf=~\u000f\fFeIW.*\u0007eDTjYm]\u0012kn*\u001e\u001bCvrD\u0002\u0002Ltk\u000fX\u00150B=X\u0016J\u0006\u000bĝ\u0001)\u000b֡̂*\u00031\u0007@uU\u0016\u0006Ifr\td!$rAk\u0001C=/\u001aQB+$YY\u0010I+\u0011V\u0016i;i\u0016.2\\eMr+\u0005eI!\u0015w]I~\"ӸH\u000ed^\\YS\rZ|,Е\u0005yp\u0016V,ʢD'S\u0004@d@\u0007:d[Y\u0010|HO\u0016:X8ʹv&C\b%o\nBT!\u001c\r+\u0019F0,H\u0013C\u00076}V\u0016Q\u001e\b\u0004\u0000 Fge꫹\u0014 X!aeAY\u001bz\rjEG|\u001dF<\r\u0015}qIb*=#}|eeYBcb{@ݖ@l.T\u0018i\u0019\rb\u0003ۊKNn]-\u0011,\u001c,5bbF\u0004KaeAe^\u001d\u000fwe_\u0001Q+\u000by\u00120\u0001oBJ_\u0011%jV\u0016}\u0007H&\u0012L\u0012˕V=u^@մG=,i,@\u0006u\u001eBveaWcЮ,a\u000bm?{{\u0005һ@oɑW\u0016tuiI\u000f*\u0002Q6G~l~\u0015;_\u000el\u001aA8\u001dXD?ń/:\u001f#SgWvj{\u001d)\u00108ϵB!\u0002Vye\u0011!\u001a\u001f\u0014`!,\u0016e4Q*^YRܟyS\u0006E!n\u001f\u0016\u0000W\u0016:rQ5m_c(*\u0014aI+h\u00167W|y*\u0007+\u000bຌK\u0015*Z~\u0010\u000e\u0016=\u0006~to0\u0011k\u0005'0I\u000e<\u000fF}\u0002niQ\u0001_Yi0t\u0004Њ܊Tڸv[+\u0010H\u0011Ʉ|+P^!\u001ax\u000e\nBb.\u001d\"7{aDʢ@\u0002\u00105~W\u0016*\u000fOgl*0,\u000b\u0010\u0014\u00079yX\u0016[܀:I(\u0014@7\"\nr\u0014}cYL\u0011\u001e3I\bԃ {a\u0011&\u0019\u0000\b,Taˤ\r1\u0011.!d$X\u0016&JjR(-\u000etйcY8r\u0000aн{\u0004W iTMa\u001dNǠ\ffY\u001b\u001aPD\u0006\nv`$S-IVwx6ߣ\u0018\u0017!rC Y2\u0015\u0015\u000f-,\u001b\u0001e.k\u0005n+⬌OF)-,P SWh~\u0014dYdY\u0010nܣeO \u0001\u001bK_,MmA1\u0005(W\u0002Ȫ\u0011k^Y@\u0002_A\u0011\\r\u0013\u0016«`⋯\u0000A\u000b\u001a5HI{~\n\u0002P\u0012\u0000\tNQdY|\u0002|\u0007\u001d%(z0q8gY\u0016;E4R[V!Bb>)^\r\u0007n\u001c:%ٔ5ɲ젃d0^\n\u0014Ut\u0014\u001exD1MAӺ\u001d,\t\b\u0015\u0012[0)1\u0002R\u001f\u0019#[N3CpiL-w\u0010e\u0000D\u0015tdYLw\u000e`Ʋ\u0002+lk6e@.]m\u0010A\r,GO,\u0012ش\u0005#MP@pi_LeDd,4|ea4F\u000fsN\u0007?I\u001a+6dgq#b\u0010%”sas]эC\u001b3G4vɲ0AO ߩB\u0005s\u0004^w\f\u0007\\GC\t\u000598dW&ӲA~i#\tYN\u0005e![Eo\r\u000eU\u0006dqE\u000ee\u0015̖1\u001b%\u001f,:\nF%\u0002\"- Ծj\u0004wW\u0005&䳫+,\u000b`GݥZn3Ht|\t\u0002b,\u000bM\u001f\"fbY2j{,*}04@p؋\u00187S(\u0011\n=me⯇ʲ\u0010FJ@(dǼ+\u0010O?JŕG>dY e\t\u0000+,\\\bB\u0004 ][؋\u0006~\bi\u0012Dw\u0011˂A ʟAJ@j\u00107\f\u0015B\u001f\u0001X\u001be!d]@$$=\u00194\u0015k?彂ܹ\n'4\u0016\u00180V|ǻ\t\u0011zL^E;j,\u0003$[Y,oZ,\u001c\u0016Fq\u0004,_@\u0001DzGkY\th`X\u0016Q&\u0001Z\u0002\u0004_\u000bIJ8{\u000bƲ\u0019U]asa\u0003\u0000NLWFMƲ0W5Nf072Xq@2]\u0001jm\u0000\"d\u000e\u001d(jv!M:5RBq\u0012\\_\u0005]5\u0001֘pW\u0016\u001a\u0001\r׿\nM(_~T\u000f\u00152VW\u0016\u0004N\u0000|weA@`\u0002\u001e\u001eJYY$HW\u0004pT\u0002>l\u0003t\u0005*B$OR+`Z]x\u000b(\u001b:B\nr\u0012\u0014,#H\u0017(cɟJDc#\u0000:B#6sBw\b\fw0\u0001O\u0019l^#\u00124\u0018E/X/\u0005y\u0016w\u001ex\u00022V\u0016JPkeq0\u0007V\u001e܇Y\rB,FPh\u0007\u0001\u0004\rB.D!IpR(^)Cӭ,Iӥċ盗X~\u000fL\u001c,gL(\\Y\u0000z\u001fz \u0019\f+h\u001fA+;f=P?,@v.\u0014R~j^\n<٬O&QP\u0013oW!_7cƚ\"AU1\",\u000e\u001eN^e\u0018,\u001c\u0004zA\u001f\u0006B\u0003U,f\u0004)\"+!s\b\u0016\"O\u0010Nc^`\u000e(&\u0006V/\u0015\u0012+\u000b*=\u0012t\u0002\u0014%\u001dʢ4 \",w ΰG*`Ar4F:Zy\u0015MN(0x_%i\"VĔI\f²yАqL4+tݼ!)\bˢCX\\, Դu\\ap:*\u00026K>[\u0010!\u0004`Yg@h3\\h[UH\"x\u0002\\IslP\u0005ɹeq\t!\u001b?\u0010G,\u0017>6U/dX\u0016(Va:NvX\fr{aPT@X\u0012\u0001Gŷ\u001f\b,Dž85\u000bU\u0003\u0017\u001a{\t9\u001d_Qtge(\u001ch]\u0005ud)\u0000MdY\u0001\u001e'a*\bvte\u00182F,\u000e\u000e}АJr Le\u0003p_e1%a,\nTPI[Od\u0000eRQ\u0010L)'\u0005gOzҲ\\\u0005OWq\u0019W\u0016\u0002\u001a\u0011!tb'ðwCBU@\u001cc.oƒze\u0001;%(Z4G!\u0001@]X\u0000z_4ii,.9\baY(`L~z0\u0005(rT\u0001\u001c\u0005^;طQ\u0011(dR\u0012bSpt\u0019\t\u001e[SٟX\u0016@,y\u001a\u0002cjg~Y\u0016~ŲHmg{\r1\u001aaTX\u00165e\r3HM\u0018*NY,6E\u001a%~\u00123v\u0006v\"\u000e\t\b+K\n\nA4#)9OW\u0016\b/h8J+\u000b\u000eAJ)\rB[L1RWaY#{4JAA!\u0011\u0010ה\u0012<\u000e,ӕX\u0016^$p3\u000f\u0005\u0016/:\tJ+\u0005f\u0012\ra\u0001V \n\nՈ)Iad0X\u0016DxȾCAjSQFAA\u0017_\u0002WKAp>bYq(A\rX\u0016z$ùh*\u0014ӇtgW\f%(RP0n\u001dՏ4òE=\u001b\u000f\f\u0002\u0006!'&V\\4\u000e(`2\\)z)(\u001d7_,7\u0015\u0014RP8\u0003\u001fbkTX\u0016FȐ~XeBzʦ\u001bkŲjk9_\u0019g+&\t'E\u000e݄\u0015޷E*=\u0014DAᄳ0J\u0012\u001cFᴊR\t\n|\u0010xUf\u000782\u000bbDzshLOۼc^,\b[!9хZ]%\n,\u000bĸt\f^aT_4\u0018OPPvUg`%tl7\u000f\u000f\u0002k c\u00032\u0004VE`~Ȫ\n\u0014d?82R\u0015\u000ei@\u0001jI\u000eҳ\u001a\"\u0012[͆y\u0003\n0\u000eFgy\u001fB<\u0000\u001cΝ9V\u0007(f\u0003\n:@f\u001aPv\fb\u0003:\n\u0005\u001aP\b1R-\f\"k\u0004\f(\u0004P yX\u001fzXa\u001c\u0011X\u0016˘ObGE\\\u0002,\u0017>D\u0001\u0014\bK\u000b{òv;wO\u001d\u0015{e\u0011#\u001dʓ\u0007xmV[73\u0010+/3lgAV8;խi!\u0013\f\u0001\u000b>avA(\u000f\u0001b3We\u0006IM_`Q\"\n3W\u00167`\u001f\u0017CU\u0018OxN\u001af̗'\u0014\u0018'\u001d\feaDw=CòЇ,^\u001c\u0019|˵&[t\u0013c6iO(/\u0016_Bxg\u0004;\u0006\u001diHv{\u0011W\u0004f\u00137zjT\n\u001cv8,,޳zoCO\u001f.\u0001z<\u0001˒g\"k\u0003/(\u0004\u0001*6R\u0013\u000eI\u0005c,\n;\u0004,+\tC\\\u0004CǃԎ%\"+NdI\b|!,\u0002TH\u0005RbU_\u001eO@\u0018aEg'\u0013#m.TKx\u0004W'\u0014\t\u001bK]\u001e񄦽@LAV\u0016|jJx*|E,B&`\f\u001c\u0000IN``\"G\u0002h\rlL\u0015kQ\"\\\u0000Գb .\u0003GOɣ\u000f\u0003HXu[e\f̅$ҀN85'Mk$UY0*tSY9\u001fæ\u0004];QwŎf9\u000eND\u00111ݐރ\u0014:}'x\u0013_qC4{\\/m\u0006i\t%R8eE?\u001b\u0018؞\u0000\u0018Ɍ;!d!$JͲR¼.~\toޙ\bQY,DBpɋ~Ow•%d~N\tKQ\u000b\t\"k,\u0000\\H'Teʂ\u0004\u0013\u001bG\u0013\u0004?%c,\nr\u0005fX,BPIA\fK~޹\u00143\u0006DePD&`\u0002>LN\u0007I{bcFQdɛF\u0004:T\u0016,\u000b$*(WLg=Aٝ\u0011&ʂ\t\u000e?E\rI#L\u0015TBMj;\u001c\u0013\u0013\u000f}%\u0004ڄ)H^hm\u0015/NȎ]r\u001a,>\u001aoJ\fSY21\nN,,䂊\u001eyV\u0013F^y\t⟱V2\u001cwH\u0002\u001e8m\u0004h4 \b4+RB\f\n&:ٓB\u0001| *\u000b%IvUY<[.#=\f&b\u0007k7³GEΨQ\u001ahc%\u0005L\u0017cVr\tАX.^I\u000b#yoRY\u0004ctOyX,1\u001c&cQ\u001bQ17\t\rx\u0012µ>v}#*\n~\u00010T\u001fOv.jUDւ$*!fEWW[Ax1\u0013\u001ctOi\u0004)\u0012\u00153REWY豻zrWY(JE\u0006XeQN\faH]e!\r]eAa\u000fEQ,\t\bǿ\"d^\u001ezc1ҿжH\u0015,{`,!t(haVY,B,X\"C]P/%uR=M\u0000leq\u001f\u0005ѣ\u000bd*+}\u000er\\;\u0006\u00174@?\u0014+*W\u0016\u0010.-\u0006u#G*fp^YTB_oW\u0016a/\u000e+\u000b\u001azڤb\u0001\u001c\u001a\u0019%r\u00145H줼\u0012Pv^;+\u000b[BK\u001aYteoQ,B;Ndԭ,&.\u000b\nGT¼1\u0002/\u0003Wge-\u001fV\u0012:U+sU\u0005\u0010+\u000b@\u001aQ܀/T闕E0)\u0018\u0011++9\u0017щx+\u000b\u0018X)7k۞\u0016\u000fZ\u0000+ވ.oFHƓ\u0013\u0007]\u0012\u000e0\u0011ک\u0012:?\u0003J[\fY\fv[\u00052&R \u0017\u0002З8\u0005v\u0001x\u0000$PPA\u001e% \u000f\u0010)۱x#ī,p\u0006\u0007_\u0005(\u0016.Ga<\u0002^eak\u0004\u000eU\u0016L#ȳ$!:g\u0016o\f5?Y\u0001\u0007r#x'a\\\u001e\t}@y\t⃴\u0004\u0011|\u0010O,eB hWY\u0017R\u0017\tTծ\u0010?\u0016К\u001e\u0018<,^=h*wP,NUa)˪\u000fꐠ򰴲x֡FV\u0016/X1h)Pne`\u0006\u001fJ+8Iz@؝\u001cP\r0 \u0007\tHXbE\u000b\u001dF;BXծ%\u000f;p\u0005lV\u0016@Yb\u000f\u0005\u000e\bO\u0011\u001ah\u0003>SG\u001fКn̉_sFdъ\b.O¥A`Bl+\"\f\u0018V\u0016\u001eTJ\u001c‰[\u001f!\u000fM4(Fh'#\u0014hHWYHFJ/v1B\r\u0018e\u0005U3hP\u0005y&JK\u0018\u0018?\u00049\f:\u001d>b\\e!?&\u001a*\u000bG\"\\ea\u0004Jၞp=\u0016dl(P=\u00019WYH|-[JBr; 1\bgeu+\\q\\\u001faF30\u000e\u00140TYH\t5\bMexS\u001b5\u001dG &I\u001aF\u0012TY(E'\u001e{pZ\u001f\u0003GϪ,:U\rP\u001f;\u001e\u0010lzS*\u000b\u0000,>_6(zG\u0000ݗı\u0011Ą>lL<#T\u0017+2HwaVbGS\u0007\u001fd\u0001NG'L\u0017!g#P{\u000b*\u000b\"%\\\u0014p\u0011}z/ԩ\u0003\u0017Bh\u0011!\u001b\u0000R\u001f$I\bæ\u0010o\u0000\u0001\bec7IEY6.qX,\u0016SVxJJp\u001az\nal,\u001c2\u001c\u00005\u0006z2(\u000b \u001eX_|\u0004 d(֡B27\u0011n\u0010na$W\f\u001f.:ʢ\u0016s:\u000b\t%^\u0002.MR\u0016(?/\r`\u0002yi!\u0006*\u001d)\u0003\u001cA\u0015\u0016\u0003\u0003]\n\u0011sM5*F,\u0006>u\r\u0015\u000eWԔ\u0005\u001ak=A\u001ag\u0011\u001ca.+\u0011zX\u0010QkB]g\u0007\fWtu\u0002,vE\nlj:#g\u0005\u0012f&\u0004۔`ʢ\u0017\u0011C.r)\u000b4mk\u00150\u0007w-JY\bɳ\u0019d\\4\u000fSk~ih븋\u00114רD,T>7$\u001b\u000f r\u0002^1Bnr\u0017m\u0002\u0011ܠC#\u001f\u0018HʂwبJ\u0016Xe᩻Կ|U\u0016O e5q\u001a|\u0000 +(zqV\u0016q8u1s\u0017c߶\u0002&Je+\"4x%)\u0011vA\u0005'\u001b\u001aa\u0014u1Mp\u0000\u0005h$-bcb\u0004Orr,`%#gX\u0000i:\u000b\u0004<++FR\u0016T\nRR@\bk}-(M{ݷTS\u0016^U\u0018q@p\u0003dš=(:\u00137za\u0018|5\u0014Si&Øx\u001f\u0007\u0012S\u0016ư\u0014&\u0014\u0004\u0011\u0004P66vS\u0016.\u001e\u0012K'bNY\u0019\"\u0000_5_Mpʂ\u001a\u0007y\"\fb3HOSRS\u0016\u001f8d'Y*Qb\"\u0019O0\u0010\u0011P]i\u0018P\rn\u0000URRNYF\u0016+/Eޛ)\u0013\"JsS\u0016\u0003\u0017UI!\u0002ڒ=͋>2+뮺Nى}@e4.|T\u0016.?1P\"]\u0007C\u0016\b6:o'\u0013K\u0015+\u000bکvZxV(ܮ[\"?Yʢ=\u001aHSt>(\u0019 MIg'5\f\u0007,&\u0004VDPpfR[\fTY\u0016\u000bS]ٱpG\tf_qF[R\u0004u\u0011vlNV㲰B>ʕ4\\UYd\fꋽbUY\u0000\u000fcYFʢMJҩ\u0010%F\u001bb 5.B\u001a\u000bf%HeX\u0010\u0006E!j~W(\u0017@2+\f^\\/UH0\u0016)>e0eq+ȥږ|ɖȔδ\u0005\u0011S7,\u0000$M%3KYV|pA\u0019R\u0016 NS\u00165\u0007\"9eaw׿ɮ\\\u0001}]EfMվ.O\b[\u000bbY5~{U\u0012\u0000e0\u001b/\u000f3n7,A_>6&Et\u0000P2YK\u0010̜\u0012g`N>`1Oۼe,w5\u0000I%EPU3CLRX\u0017a)d!\t\bߪUSp\u0013|_d_CR%\f,*g\u0006;ƶR\u0016Yܒ6)վM\u0011)ݐu\u001b\u0004ȹ-[\u0017aJ\u0013[&*Mf/D`#F\t|ErZ& L[8\u001a`]\u0004W9L\n.•WBX\u0017t\rrLB\\)\u000b\rkckE\b=S'eֳ \u0019Ɛ0B\u0017\u0019m\u000bʨT\u0014\u0005\b\u0007\u0019O̪I\"7\u001e/݈\t\bηݵQ:\u0002\u0014\n\u0012+~ǁu;\u001eҊЊ\u0006;AԪ\bEf%F(mT,2\u0000\"\u0007tU\u0011r\u001ce\u00151]\u0015o\tHqU\u0011.DE c9]rߪ\bR?\u0006}ԫ\"yG\nŗ\u0010\nIu\u0012T|@\u0013c\u001bnN\u00162EP\u00166\tZD@U\u0011\u0016%z\tSAY\u001c(|Y\u001boGS\u001d\u0015DL.+\u000bUev\u0014\u0012\u0011In6b>j\u000eq\u001cE\u0011hu>\u001cQ\u0016`\u0019D\u001a\u001a(B[I2IV\f670)\u000bf\u0001G\u0005SRكRʂ'e=E\rD(e\u0017Tf-\bt)\u000bl=\u0010\u0006Y\u0019&3Pô{\u0005\u0006,>#p0\u0003+Z\u001c\u0016H$Q\u0016f\u0019v\u001bRp\u0012e\u0001\"\b\u0010ȷ|w+Çp\u0003AH1(\u000b/q\f\fd9\u001dC\u0005,\u0016\u0016e1ظn*ڭ\b,Qt.1\u0006\n;\u001a\u0012x\u0007lZ\u0010\u0006\u0007\u001aB(k\bz:Ilj!C\"_\u0006\u0012TY\u0017e!>͊j`,\u0016MվKT\u0006f'\u000e\u0014C/jX-\u0012s\u0015e`\u000e0LHe\u0016!O0SX#V+\u0019e[k^$\u001e\u0010\u001an3\u0013+J7a,\t)\u001d`\u0001T)Á|Ў\u0016\u0002)gPuE'c\u0016\u001as8\bYE\u0007za\"ۛ:MB2}\u0019m_aG e\u000298@\bZA(F\u000f\u0002rv:*o6]m\u000b\u0017\u0007\u001d\b\u0018\u0010۴Eh\t&Gn\u0006@ߧ)\u00017raHH\t`;Tt9\u0013ACPd\u0006d7Qi9\u001f#\bg\u001ebA\u0002EL̉q@`$zJIY`\u001a/]g\u001b\u001a\bO\u0010\u00003\u0010|C Bڃ2b{\u0013吲\bC\faJÂjcH蓊\u0003 \nHY\u0018*`\u0002Е*@Rt@\u0001+z[oc\n fD+=\u0005łDQ\u0016\u0002e!4DV8\u0004=Y\u0004ڨv\u0018@\u001eN\u0012\u000f\u00061UCWѷb@;ZdX\u0007\u000e_ZAAE^\u0011e*\u000fcj`\u000e\f$M\u0016\\O81d$\u0015'\u0013d;*I,izS>m\u0000WjB8MsP\"N}\",qMUc$m;ѻ&9\u0005:U{\u0006jkKK&\u000b(\u0001ŴًQMC\u000fY\u0007Vch߹\u0007oAh\u000f%\u0001|䒙a\u0017\r\u0011\u0005x{xt>#\u0007\u0012(wR6\";\u0018?,x|53YE\rE|Ii;(\u0003ך\u0003\u0000gPI3Xk4\u0002i\u000bc5|/޲)x;K\u000f!\u000f\u0013\u001dlU\u0014dUJ\f`\u000fn\u001chlJq\"TyYM$/Y3N\u001f/H,6GѸON\u000f\u0005\u001aBETR\u0012彘\nIBdG`aP\u0015s(3\tmq\b&\u000biF\t\n\u0007`l{vF\u0001q0Yۈ\u001a71YNjr\u00160\";EO1>\u0015?c\u0002&߮\u00021Y\u001c>Q%\u0012Py:\u0011\u000fn\nӳ6*:k*f\u0015Pc\u001bt! ux\u0018=˧\u001b\u001fQ\u0016Hm\u0017e\bSE]R\u0006cRnHL4AIOI\u0014t,Kv!@(\u001b\u0017=\u0004s,4v\u0006nOdwT=ʢlD\u0001n\u001bn\n\r \u0016\u0013\u001f,\u000f#k{[\u0000|\r?(\u000b`c)Q\u0018yI\u0006݈\\\u0018\u0015|D\u0016e!oʈ--#\u001a\u0016F\"6\u0017e1=A_kE4\u001bCcxH\u0006e\u0001\u0010DS,-.\u00067̝0\u00158F\u0001\u0001*\u0002;\u0003ea?u\u0005\u0006 \f﫺\u0011/zh\u0004nP\u0006#y\u0017b7\\^\u0017d~{\u0002\u0013!;=n5,\u000fneieoo\u0004= iRpsw2\u0000\u000fp\u0017]~լ\u0013ȡf\n\u000e9o'7\u0002w\"|\u0000\u0012.\n܀gTIƘQ=7\u0000R{\u0002\u001f,&,.\u000e\u001bCQ\u0016\rhS(\u000bEݗP\u0006\u000bss[!€әEY\u0003[-Qq~ї\tN\u001bkcޗ\u0000eQ^\u001b\u0018\u001c\u0015%\u000b\u001f>G\u0016\u0013\u0017\u0018/d>\u0016[XR`/:.,\u0017\u0005\u0005\u0003\u0018\u0010DbAXnXwҷ\b,:\u001f`\u001c,V$\u001d\u0018,\u0002\u0001\u000b$\rY\u0005^!3~\u0005FW8^6zE\u001d%+\u0012*eN-xQ\u0014p[!N`exh&0bq\u0002[\u0015<\u0018­P:[q6^+vU+|\u00054t-T\u0016\u0011PƬc\u0001(+W~ \u0002\u0015\u0015\u0003+\"I`9}\u0015\u0003\u0016UC0j2\u0003\u0002[E\u000fm(Y1XxXEj]\u0015W*|PUBXK\u0015\u0003\u0007*\u0010_`F螊\u0004T\u0013!o\n0\u0015~\u0002ǡ\tlaPH.TpU6;*`/2*j\tl(\u0017Tι\u001b\u001a\n3=T\u0010[ɠx:b\u0003kSB0|X)\u001c\u0018V\u0002#\bs\n\u000e)I\u0017N\u000fϡ\u0014]U>n\n\u0006{JFu`\u0006UTiL\u0007t\u0018R%V(\u000e\u0006]\u0000\u0011\f)\u0000[\nL\u00020\u0005cՍRH{9Жb,\u0005]\u0006mYt6z\u0010OJmRnR\u0007aQ\u0003ֹI%)*JY`09RL\u001b^!\u001d\u0002RQ\u001c\f\u0018|GXs\u0014n\u0014.\u0004(\u0002\u0017Fa8\u0017\u0005(S\u00143\bl{t\u0001˖(B\\\"5\u001f\u0012t\u001b0dX\u0015-\f\u0004ހ0\u0014NPX\u0014'\u0012\u0005Q?0\u0018lO\u0019\"nO(\u0000N'\u0014D2\u0019}BA|\u0006%\u0007P\u0018\u0001i`،פ]M\u000f|ZƤR\u0006>0rT\u0004Ss\u0014,\u001e\u001950X%\u0007\u0007/0k5)Oi\u001f/\u0016f.,hB1=\f\u0014dŹ\u001a׀Va U\u000ePD0n\t.\u0010Kh!F)bwĄ5Lb_\tz\u0003@\u0018\u000bBO@\u0019J9\"zܙo\u0015Ÿ\\,z\u000588LB\u0001\u0019}*=Uc9\fn⣣1\u001cupxH+=VfFJ(\u001a\\j&\u0014C\ndA\u0016c\u0010\u0013/\u001eSM((k%\u001f\u00001`d>G65\bɒ_;\u001dnI\u0019_W%k̩\u0007/܇\u0000!)}1z\u00074M[\f\n(RPPf\u0002*A:eʜ`O0\n\u0013\u0014\u0014z7\u001f,;\u001fxNYf:jY\u0018-lλLd\u001f0 aQPA\u0013\u0014{c\u001eHfݘef6i\u0007iFYf?6m,A!@wUA\u0002GD\u0015Ŀ\u0019Lf_B6%&(t\u0000\u0005lk\\c1.5Q]sVD-Iu\u000bc1*W\u0000\u00183DeRw!7'I`+)e)I\u0014V|[r\u0019-\u001ay$T΄D\u0012Gb\u001b\u000fG\fG\u0002UHПF\nF+\u0012N$r=^\u0006rT+\"A8\u001b\u000eǛ9M\"\u0012)m\u001a\u000e7kṔT,\u00047\u0006]\u0019@b.2\u0003\u0012#D\u0018B\u0011S4#\b4r?\"sp9\u0013#z:%\u0012r&l35\u0000\u0012 R\u0003Hh⏰SDRoi\u001f{\u0005r\b\u001cp7˙u\u001fQsq`\u0019\u0001ά\u0013l j g>D\"#\u0002Ȃ2\u00072pf\u001bYʏX˄].#\u0014gc\u001f5\bnǙ\u0005\u001fg:\bg\b\u0016w3l9ScEgЏ\u001f!V}R9\u0001,̙sEgv\b,ch\u0010G\u0017\u001f_Z;B\u000e=K#왃u\u0004\u0013>)\r3g\u0000#\u0001-\u001d@\u000f4\u0003v7\u001b|T΁mxYyޗ\\#\u000f\u001a\u001d\nJ#+|s@DY3\u00115Zi2\u0002\u001d#H\u001fS7Ņ\u00118C4\"sπ\u0011K\u001a\u001a-.Hs\u0011#YZ-\u0002ݥI\"/\b\u0006折ִ\u0004V\u0004B޴*\"t@|\"T\"s\t+\t$\u0013A\u00133\u0011xZ%\u0002ҧ*\u0011@e\u00121hVpI\u0004B\"\b95G\u0004IMˆ `j̉e\u0005\u0002u\u0015N*4aTt&x:%n\u0017\u0005\"rڞ?x\u0010M=vt\u0017\blzkqhƹۛro-@\u001bC~] T\u001b:.\u0010\u0013\u0017DkcP.([S\u0002(\bX\u0012ph\u0002b\f\u000b;@0S\u0002p\u0018\u0017@\fd(\u000b\u0001\u0010IG>.\u0014\u001f\u001fWݛ?\u001b\u0002\u000f|~`H~Xs\u0002\u000e??\u0004-?L\\A\u000f\u0001*(?md\u0006$Jx\u00162~`\u0012pH\u0002V\u0002nj@blP92\u0001$~D\u0015psG \u001c\u000fŎzs[1p\u0007`֩$Gӌ\u001f*fpY(Tk\u00069yiphhY\u000b+eD\u0015~\b!\b6~T\u0005g+\u000f\"\u0005Wj\u001fApB\u000f\u001fg`\u000bއ|\b\u0007P\u001eϫ\u000fi\b>U\u0004*\u001e\u00047 \u001f\u0001.!L[|>\u001c\u0016\u000b\tk9>s]\u0001\u0013\\\u0003\\\u001f\u0004)\u0006.3v|zV?\u0011N#\u0002u/\u0015@kp;\"3ĩO\u0013Q\\st,N=]\u001cm\u001eƽ]\u001f\u0014qqRrnt y28.\u000fUq+\u0000\u001aHd6){)\u001f>L\t`/\nptI-y>$]r2Y3PBrzC\u0007<\u0010\u0000[؇2\u0018\u0004\u001eX?a\u0003O\u0017}b*؇1\u001f\u0016\u0015\u000bWΡ\r O\u0007\\1_9\"\u0002:\\T>`5&?2Ǿ1wGd\u00182wC\u000f<|\u001e2#72'\u0007|&\u0007_19\u001b\u0012X0Ca.)an\"\u0016^0v!\u0004w\u0007+[M[\u000f\u0016\u0006s6M>4\u0007(%\u001f,%8%D9/˅w\u00011WW.;z|(O\u0007x\u0011\u000f\u000f\u0013s\"\u0012\u0007+\u0000V`UrG|Į\u0007t\u001eXYrN|\u000fIj9\u000f\u0000rڰ\u000701\u00170sf\u0007\u001a#=Tsm\u0003f6;Λn\u0016\bQ\u000fvsngz`IxfD\u000fsYp\u001at9\u0003\fs\u0003K?\u0007y\u0002\u0001\u0011@\u0014:HP\u001eMt\u0007\u0003>\u001e&\u001c]R\u0001 A(h2To\u0007j;ܔt%\u0018[;d!&۸vxaSPPX`U^Ip\u001dD-\u0012:\u0000T:\u000e\u0004:ԁ\u00079P1G'\u0001(\u001ds\u0010b!mp\\\u0018:\u000etP0?\u00079\u001c\u001cs \u000b9K@I3O%\u001cĀqP\u0005L:bU\u000eK8\b\r`'&E\u001a\u001cl\u001cm˷I\u000f\u0007\u0000\u001d\u0004\u001b\u0007V* .yq@C\u0001C/\u001f8\u0000A\u001e\u000e\u0000m\u000b\u0007\r\t\u0007#lpJpx%p\u0018\u0013_$~B\u00187\fNk\u0006Gyҍ{C4\u00197a\u0002qr\u0002S@ xìG24'tI\u001bva|nX\r|\u001b.Vip\u0005~\u0001HY ^uvʃ%A׋m\u00003p@Ee\u0001u\u0001T2jhgq͆OteÔ.X*96\u0014OlcX\u0001\u001bY:\u0011\u0006\u001e\u00035ka-\u0006s\"yᶬ!\u0013PSjhj\u00187T\rO\r,5j!԰!=\r\u0013i9\n7Ԃ:\u001eY;ˠxu`\u0006b;2W\\q\u0001'\\xe u\u001d*>^\u00172 ׹D\u0019d8\byǬ\u0015vhȠ\u0003k'\u0019\u0018&ש\f,5;\n}v<2N8f\u001a5\u0018Y\u0018\u0018v]yUEOޒjo\u00071\nw\u0019j\u0011cx8 /w\u001dBa+V1`,\u000b21-\\H\fYnC\fxPNu\u0018;y6\f1\f\u0010]ja!;$\f\u0013]n0ݩ:\u0018Qw\u001f\f\u00007;v\u001730!0,fw!X#ޫi\u0005ܻ3\u0007}w)&G\fwW\u0019ƻ \fm @HD\u0017\fk`\u0000NZq.V x\u000e\fy\u0019<\u000b\u0011^ӓ-Á\u0001\u001b\u0006\u000fOBxv\u0003\u0003@V/,\u001e\u0016A^g\u0014\u000f^(O]|ujyQ˓s`hp\u0019ͳ{`i>0:j܁6\u0004x㠥y2\u0007\u0006 \u001b*}ޑ\u001e\u000b`\n=\u001f\r\f:\u0010T/#le\u0006\u0006`\\\r\f-]G7M3\u001e\u0007\u0018\u0018\r{>1fϯ:_=MC\u001e=i>\u001c ދP߳2050f\u00066x\u001a@T\u0018߅\u0002\u0018 `\u0012Ei`'!\u0007.*}!~\u000e\u0002G3'\u0016\u001d<\u0006S^\t%2zaQ腡\u0017.\u000fz͞R0\u000b/4\u0002r.P`]>\u001av7\u0018)h\u0003/O\u0017.pя\u001aFo\\P^\u000b>5b \u0019\u000b\t\u0017P\u000bp!ڽ\u0005\u00020-\u00166\u000e#z\u000b5T\u000bp-@|j\u0001\u0016$Z(i|\u0002Fт\u0018\u0007Zl>ga'o\u0016[Xa3\u000bN\u0012\u001fuY(af,4dO͇I\u0017\u0018\u001fË\u0005͚XtX\u0010‚\u0017,4\u001f\bXx#BV$|\u0005.\u0007W(-%닓|\\_\u000bW\u0000\u00179BO\u0001-K\u0018Wᦴ\u001e\u0015&&+*Vph`\u0005\u00154_}W\u0001U'q\nTx\u0001YY\u0013W\u0012S\u0015JU&U\u0007TaF\u0012đԭlnZ*dTQ[ª\n/|\b\u0015\u001e\b%\u0015\u0007\u00159h\u0014\"6=\u0005\u000e怩LABS\b/1IgNE<5_J\u000b6Gs\u0002Q(DR0\"\u0002Y;\n\u00114_h0E6q\nJ7آ\u0010M}$\n@\u0014ظBf\t\u0005|U\u0007\u0005\u0015\u0014\u0018(0@?\u0001'~\b\u0013\u000f{.|ހY|$(|Ie>kVs\t\u0005Q\u0004|\u0018#R\u00198'4P+#u_=!3v\u0002\u0014C\u0018ȟOTdrmc>\u00036T\u000e;\t*Ǯ\u0013f\tjPN$\fC\t6O\u0002S9Up\u0006oM\t.Z'x`\u0011k\u001d#\u0015y:AB5\u0013re\u0010<\tu\n1&vS\tyE홓\u0018;!ˇe&!f'OT&<.@\u0004|\u001ad\u0002\u0007q\tž\u0004wy\u0004>EB\u000f\u0002H0b>B\u001d$\u000b$8G1GXdP>\u0002*\u0011\u0019>{\u0000\u0012\u001eFXt9=\b\u0011v\u00114B3+VF\u001f\u0012\u0019\u0011\u001a\u0011\u001c3\u001fS0oȋ\u00000,D\b\bL\u0011 D\u0011Pv\" \u0013!JLU\b\b\u0006@j\"0}\b<\u0004Ҽ|!N5\u001d\u0002t\u0004H_\u000bO\u001a/g\b؋!؎!^\bCt>,\u0004R!p\u0010\u0014…\t\u0007 ! <\u0007av\u0010h |C\u0006\u000bB\u001a-\bEABs2\u0006f[ T\u001cOT\u000e|\r\bTzCw:O%[SK\u000b\u001d\u0010քtM\u0003BBVV%`\u0003\u0002q\u0001AhUjI_Vw\u0003\u0002\u0017I@@\t}>]\u000e_\u0003L\u0004E\u0012\u0015M \nA\u0003m\u000eڋnPPT?\u0006?\u000f\u001fP2PC\u000f.C.7%%`\"m.Q]4\u001d\u000bJ\u0013,\u0015\u0014X\u001cjDZ%[*\f7\u001bO\u0018j9hElS\u0010ym~ӽ\u0004HnIK\nnRBT\u0007[Q\u0015O\r\u001ebZfA\u000e8I]\u001b\u001bsu(\u001b€\t\n\u0010$!3?n#2&kqFK\u001f\"Koc\u0014t£3̆\u001cQ\"<\u001fWG+c\u000f3\u001aR\u0015R!*qvQn԰Kn\u001a\u001e9fzհ\u0011_hYP\n\u0019B4)/BfjY2hxeG\u0015|A:@,:qGb~KX#jͫ\u0011x7-لԮmX0\u001b?ܱ\u001er-uBmDn5xG\u0015_#v\u0013V.{J\u000f!\u0019.\t\u001f1//3aGA4vLAu42H\u0016h;\u0005%/n?ŎvbD^*('Nc%w\\rK\u0002AC\t<ШwLA2;b\u0011bQ*\u0011a1\u001a!bp*\u0011$T\u0007Gnn%S1\"A[ّ-02\u0005\u0006;&!r]7b5Z\u0001F4Ln\u0017;L\u0011\u0004b\u0015\u001d\u001f\u0016\\FdTj7X\u0004\u0005ӛ$i&Ԥ!\r)\u000b8@nR\bu\u0018\u0018\tNX@7h\u0001\t\u0003$`d9Xa\u0005_`q\u0001'T\",Қ!}|5r\u000f@\u0006lpc~X[DY7Dgw5@hxV\u0015=\t\u001auWe'8)\u000f\u0003uHdV} \u001e;Jw\u001ba4l#(;.$px\u0015\u001e\u0003*Ժ\u0019:\u0017d;(`\u0002eӃ\u001b$.C\u0002\bt1pPM\u0014\u00027$DwzC،8\u0011\u0018a=\u001d“)Xm6zK,OK\"e\u0000\u0017dTNѱ}CH\u0004#z^xRsCnJG\rY2\u0011-\u0013տ&6+/4r^\u0011;\u0016q+Z\u0002\u0002%1\u001arZ\\\u000bH=\u0014\u0001N\u000f\u001c[\u00115g*\rVfUdtH\r+UpM)ΐ줾mhm@\u0017\f\u0001\u001c3Z{,,8\rY\u000ewLzElm\n\r\u0017>=\u0007Po%ۂ[X.vdèXCN\u0013\u000bCҕ5\u000b^\u001b@ٲ\f*9'\fh>̞`\u001cvrˎMpV\u001eE\u0007\u0005\u0000bڰ\u0007q\u0006\u0005\u001dȰ\r9Qq\tn>_4O,I$WtU,[\"a8a\u0017\u001a~x\u0015[xt!_asw{t~\u0010isŪ#^\u001cᔯ\rc\u0011%-Q\u0014>Mu̲.>C\u0012)g8'Hy1v+Zw\u001b*\rϒUTVQ\u0004ِ>7;̚\u0006Y`F\u0004@`\u0014eտ\u0006xK0ـ\r>@J]\u00115%\u0006\u0019Ү\n\bS\u0016\u0018\u0001L*\u000e2)l;ȊD\u000f\u0016\u0011e\u0001(+gP\u001ewkzyȨ\u0018#SYxĎe|U\u001fWG؜b\u001eT\\+NqR^w8#u\u0019=\rpꋠA\rae\u0001\u0011:(\u001ci\b\u0012x\u0003\u0018\u0016V\u0005pP\n`a\u0017%\u0014j9\r\u000f\f`jDY\u00196%5,\u0003ln薴Jrp\u0007'!\u0007WY\u0002fRzKZ::ӝ3\u0015\u0000\n9\u0004:Ȓ\u001efJ\u001aTCJ}Yɛ\u0019m]\u0011V\u001djDB,Ȁ\b15|E\u0016rY3|8Ljw \u0001cC\u000eLo'w\u000e9//\u0013(FhEV\u001ehJ]\u00123)VIh\u000f$Dv3b\u0014\u000e\\ppKnIU!5,,r\\\u0010^\u000f4$,\u0012`\u0003Q\b\u001b\r\u001fSbt\u0007\u001ec\u0011U\u001bN&nRf!D\u0003\u0014!(\rendstream\rendobj\r24 0 obj\r<>stream\r\nO9%vIZ*M{koR\u0016kE'\u0015\u0000a&`EV$RVOb.0IeCS쒼87+\nS\u0019ںF\rC\u0004\u0018\u001bB,P\bIيQ_Vl)=%>\u0011\u0000I\r\r䠲orL\b:I\f\u0015h\u0019*s'?\u001bfexDu\u0015Y\u0000\u0011Pq̯\u0019\tN}\u0012K\u001dS#pJ^\u0011\u00128e\u0014\u001e\u0007HOrN1\u0007\u0019\u00128\u0005gIȐ\u001d\u0010!p\u0015Kx;p!\f\u0011i'+\nc9llQq%B\u0007\u0004+fxedFZ\u0000EA'\u001aQWI5w\u000f#p\u0007\u0007\u0007\u0019\bO$:\u001fS-\"\u0011m=/@'f\u0004\u001d\u0018mNHK(KÌʥ=7\u0005= dH^\u00119]\u0005[vQpN\t+g\u0002Dڪ\u001dct9\b\u0010\u0012A\u001c&B\r\u0004K\u0012h\u001a\u0004Z-!\u0006gZK\u0011\u0016\t$ZJpȹ\ts:t\u0010\u0001\u0004ZB\u0006\u0018D\u00005&\u0014j\u0006\tt\u0004]L\u0017yt[uIqABm1:vxW^\u001c8^Lp\u001cӰ\tt=\rAa0\u0016bL\"-\u0012W\u0012b:\r AuLǽt\u001a\u0006/\u001dÒ\u001bV5b\t1|cM\u001dt؋o$W~ӹ:\u0016Ӈ\u0012@BB\fg$\b\u000e\u0012r7MPB\u0002.ahPK\u0018!@B+V7\u001dDt\u0017\ri\u001cVK\u0000֔Hy`A\b\b\u001c^~v^\u000b\u0006[c5l\u001dc5縍۰\u0019Fhx7\u001e鰹b\u001ds]9y~ϯXl^~5Ӹ]r\u001bvvζ_5\rm:f1_\u001c`u\u001du\rq\u001dgE05tLM]6ڦS4 uӷ7\u001es]0:v۱L:,|\b\u001d$k}\u001cv\r{i\u001cyn=M8mڮW,[q\u001cm\u001c<\u0006\u000b=p\u001c㹎sṎ90\\tn15Ka38=1~]۰g\u001bVcmu~\u001b68os|Œ9<峞[g=5߯Y_3,Xn\u0019Uts;<_/'\u000b_x\f_0\u001b\u001aq\u001bʹ5s\u001cv۰\u001a\u0006\u001bui뜾Xl~0[u_\\6q\u001aP뻦uܞo뛮_\u0005q;f0ھ;f8\u0007ڎL7L\u0018]tz;a}k0[c\u000b6v,F`8=h4m:^ϰ\u001cVa^ھg:\u001bi\u0018l\u001b6]/z\u001d;Ѷ=/\\yN\u0019\u001du陾c5M|6=tlcv:\f4=v̦kث~\u0018Lc0LӺ=ӱ\u0017>3=7u]uLic>״mj_rg\u001b5xu\u001cF;Vx\f'ꚾ_Xm뺮/\u0018>a~z_}|f\u001b\u001a屙cmrm؍Ocv>:m۴\u001du=\u000bia6>a\u001cq_tY\u001cff\u0019FsnwU0=\u0016<\u0019cx]Zq\\a0|Bq\u001c1s8k\u001a6KXl\\[cz\u0013םۯu߯\u001a'\u0011\u001a\"ԱW\f\u0019׌Kgl8o9f1\u001eNlXMڦX\rszs=1]:Vl\u000eu,g;V߼ۮk]iݾW\u000eW\u000ec1\u001bi\u001a\u0016o\u000e1ھm=\u0016q:fӯ\u0018}\u001eg=V8϶\rmm\\\u000btٶ_y-a>hܶ_0\u001c69c`uM]е\u000e{3,yڎ\u001cX\u001d[al׳m㴍5~۳\u001dA\u0016C\feyMϷMn5X=l\u001bc5/Zj}~^a/:6^tMu\u0015{X>^8̞\u0018l}~vu\u001bW]l{_7\u0019fױ\u001cazLcvYm|q؝z\u001eA\u0016\fzo}\u0018Wnz׺\u001dg\u0018\f\"\"p<+Vs׹^+sL0\u0018=u;9\u001e\u000bX^;3,f3\fv`׫g\u0018̶qz_y,f\u001e؜^_m7}b9la}gZ_:>۰\u0018mbwLo\u001aZk|\u0018\u001dc1z[3~m\u000b9fpX\u001d\u0015+6W]zw:v|n4,u|瘭׷~t܆||\f\f`x\u000e\u001c^3;z=ӷmw}1\u001aFs\u001d\u001a6׺]=l|\u00020ۆs\r\u0013,\u0002]u0\tmzaz`Kb\fz>n8>i\u001c\u0013d\u0011D^4>+sO;,\u0002\u0007\t;v8l7AB\u001e9f\u0004\\q\t-\u0002o\u0011|B\u0004\\B>纍O`\"#t@Gi\u0007#\fY$\u00114H#d@\u0005}\u001b`qXm˶_M\r^]\u0001ߑ\\+{zqC,r\u0007I\u0001\u0013\"\u00117\u00102\u001fZ\u0012|J0\u0002jg53T\nbܰ\u001f}\u0010\u0015ˈ5$8\u0001zYaǀ\u0003*\u0003̧ CdxS\u0005*12X\u0006\u0015hNvM/oӀ^XA8\u0002Q\u000b\u001d\f\r5<\r!\u0015xkFؔ&rN0(eå^1USb5w\t%1\u0018a\u0005~!:Mó \u0019cdR5Ba\u0005A|\u0006mJ\u0011U;rA3@\u0017'H\u00053\u001d\u0005\u000fA\u0007\u0010\b\u001c#!\"4-\u000bPl4-}sFiĎ{t\u0016;L]0;!+\u000bX3)i\f1\u001a\t*\\@?J\b\u0006U\u000742\"kge\u0007T.S45\u000bb\u001dQK\u001e\u0016G!:u,\u0003B+^}\u00103{\u0006\u0010\u0014\u00133^Hv\b\u0011\r4\t26NvH[\u001dЈUx\b)=3\u001c;\u0014}g\u0016\u001dU\u001aH\u0001[;\u0005(3*@\u0001\u00158@+W:\u000e1Ca\u001d\u0001\u0015\"\u0007*J\u0011u#\\\"&Qi/LNNN!\u0007 /ixMQV\u0005&tD=\u0010I\u001d#V0Io)/#4xL!Я\te#Vy6\u001f&0)˷\\2W@#\u0015QyI|>|xV@ҕZT\tE4bB*ݢ\u0017O\u001e-\u0013>OoLj7|vJ,ydw%#l~yGj܎u\u0000m2|d ̲\u001bl\u0000[7Bhl\"`Buin\u0003~H,d^\u001aAȅ\u001f\u001a\u001feSمSY\u0016k~D8q\u001dR?\u0016c52v+TjJ$S\u0017o%ޥ'ݺ\u0011ݤ\u00160RiczN49\u0006\taXl\u0012\u0016l~]h*fh$*&*qabe?&}R\u001d\u0016T,\u001bR_R`к0>в+d*V_7ԎI.\u0014:ܲRyG*#VR;Vt\r5<&r.=o%,2R*vP\n\tNU\f+v\u000f\u0015^\t\u001bb[\u0013Z\u0017_T{z;؈HܔFrͮK\u000f*>s\u0015\u000b2 Z\u001flEWc{);>K\n2>2pA%\f;\u0006\u0011Lo\u001af*d\u0016\u001e4\u001cû2\u001f\"dLDR\u0016jxL1=pX&&pvA\u0002gb\u0004@&K>\u0019a{mK_4=\u0014 \u0011I\u0003%<<̖2bTl#J}\u0003Ĥ7̌cא㪎!dDWD%S<º-=?}W\u00040+\r\u0018A4̒:̖VxRq/9;ҝ43TndR&\u0018\u0005@aReD8RHÿcYfC)ye\"\u0014`#a*v\u000f &\u0015;r\u0004B\bbnTmCXgBv<,6uN\u001d%BKѩ\"UD2G2\r:'.\u001a=M\u001a>qO\u001e\u001bRy\f6JY\u001apJj/M\u001eU#ZRD)}\u0011I\u0005ܚV71?1l?m*x?+J'<'\u0015puzIؠ^\u001eu\tdۯk%WK䔲Nv.\u001d'Le_Q;\u0006\"R;\r>.*q'5'2\u000eT\u0006ᄶ\u001c'Kn%a*`6G.9\u0005\u0015Q\u0014d`\t.U1ֿ\r`䑩'\u0012~P*N%yGؐd@A\u0015a\n2\u001fAFnO,0\u001bLC&\u000eԄ^6|9D(?#>w1Ϟ\u0016\u001eA*\u0014U\u0013\u001d7k*=}=%}G䈰IxƧ_Vr\u0016ԖwD_\u0013N{\u0017\u0012x\u0004\u000eik'Fl-o\u001er&\u0018oũ6t\u0005\fSI2E:\u0007\u0005PH).\u0010\"\u0011)w̎\u0015R_SA؀l\u0011iu2K\fG\u000f\nf3$m벫3\u001f\u0003.;\u00067$y1`\u0001\u0005ӛ\u001eI\"\u0019\bB\u001c¢)\u0016}IrG`\f8EX2a !Ă\u0017\u0019WҔM\r>/\t\fF塖%\u0002{nٞ7\u0004`\u0015[F\n)w\\`\u001eTR$nJY'8w7-P\u0019>EOvDb$jO,_;\u0013Vy;;!O\u001er\u001bXLvb\u001e,n}0ς\u001fw}FlԎGl\u001bZIgYw\\u\u0001\u001fK\u000f9.\u0007/?:̜W*D\u000e]E#Ub'ɎI,YHt\u001ar\u001abs*Ue\u0017\u0015W\u0012Q6\u001bZy\u0015\u000bj\u0012۴`\u0013IjSWi+r?:X\u000e\u0005GȠ_=&iFDĎa|K`\u001dG(\b.œl\u0011Y:\u0016AzEnϮX)ه7'҃,WOIA\u000b#tU쨚\u0000\t\u0016VZǔ\u000f*\u001d\bH\u0004\u0017\rI\u000e* +ª3t5\u0002\u001d-uUz/K\u000fʓQ\u00156[ņ\u0005Hb\"$ĞAu{~k~֟\u0016m\u001d\u0004\b+W5 u+@!eA\u000e!\u001d*=^Q\u0018\u001cS\u001a aQ5\u001b\u0012\u0003\u0001\u0002&<\bFP\u0002\u0001\u00138Lp\u0018g?|UAr)oS\n.CYRW\u0003#,\u000eXl\u001eQ\u001f+\n+\"\u001a\\\u001cjBV\u001aR\bAjD%)ya0\u0006,*\u0014PZ\u0011\"IX\u0015j(0bFS\u0006J-=/=\u001eӫ,(N\u0005-=#\u0015^\u0013\fӃ?,׭\u0018%r;n\u001d'\u0007\u0005薼':Xe'\u0015V\u001fG(-\u0018]E(:*eW\rYx>K.g%(?I\u001ffI4:K$ӘXl\u001a~MЩ<:H\b\u0019A\u0016\u0011\u0007)\u0015B\bŅ\u0013f\u0019=\u001eh\u0007\u0003ߥ'\r׆V>d\"+Ld;\u001e\u001a?-+N] \tԅ dO-\u0012tk\u0004\u0007\na[jIcugTA==\u000faj4E\u0017\u000e$\bVX\u0005+ٱ\rp\u0000?M/{oʛ䐺\u001cfF\u0011S\\#N%v\b\u0005\u0018\u0015\bzmEnCG\u0016\u0005'66pAa5k~OxKߛ01\n\r=#J롆@;\u0002aS*Ew릗\u001d\u0010@\u000bhD\b\u0019€!\t0cUjm{\u001b^\u0013!g+Rkc7CY\u001ejG\u000f#\u001b.\u001c\u0016M(|I\u0011\u0000,E\u0006RXP'Ȁ\u0000\fY褻M-}=\u0011;MP\t\f(\tL\b4\u001dp\u0010\u0018e\u0017\u0015߈D芄WDu\u0013f\u0014x\u0000F\u0007\u0007ܐ\u0016Q\u0005\u0014a\u0012]\u0017\u0001Ƀ\rk\r(mH\u0005(>6`\"$U!f{1h?\u0003(\u00068\r1PRj\u0016.M\u001dYfCѩ5\u0010Y\u00058ad{\u001cU좫Kآ`\u000f\u0006w\u0017_|^E'\u0015\u0013[\u00162 vQr)\\ڐ\u001a\u0001F\"g\f2\u0004\u0007v'π\u0003OK~Mc\u0011k\u0007T^Dv\u001dX_\u0004ܚABuPknb\u0011'BRd\u0007\rφ=ɤxڐUWQt0-y¦qT\u000ebr??\u000bcyūO\u000bb{`;\u0016\u0012@b\u0013\u000eiH\u0012EDf],ϒ\u0011Nk|XKzWvS0QYO\\y\u0016=XgǺ\u001bq\u001d\u0000ʮs9\u0019%Dw\u0017\u0010#iHNv\u000eՆ$+v|c*NCPpXGe)So/=)߲9?Oq9>m9-J\u0001NQ[\tHataer$x'K)\u0007[\n\u00045&\u0005\u001c\u001fP\u0016dBV\u00198\u0001\u0001\u0013\u001aP\u0013؀eX`_ob\u000f;@l\u0019 \u0017r\u0015n\u0016pXv>ǧ\u0005\\8l\u0006ُ*\u0012O\u001a\u0006Q-Jy%[a\u0006*6a2 Q<'\u0015mYb\t\u0003\u001dA\u001fT\u0017p#rF`1I\u001c\nW\u0000\u00014\u00114<\u001al?.~T9\u001fh-\u0011\u001bk\u0003::׮\u001aaR\u0001\u0001\u0002UNʏ_\u00107D=)yg)3Ny\u0019\u001f@I\f\u0007Z\b(\u0010\u0018emY\nYZ\u0019Uy%aʎI\n4H\u000ew$\f]%PVi+b&AvAL,O}o(t\u000fS۳a*߄\fH\u0015*w&nTGcv\u001b2q\u001dL]*x\u000e\u001fA{Dm_':i\u0018WiŨ\u0018Wa|P0n\u001a&\u0016\u001cMC~E-\u0005\u001b[TPڏ-50ReaʇɒIn2OJ\u0011doI9Ak_ӻvTfE\u0019c3\u0013-=W-)˂Q\u0005)=H0#\u00075HXF$B\u0007e3\\\u001d\t\t\"\u0018WzJ\u000b|m\u0006\u0014\u000bTl\u0004\u0011\tu9xL\u0001e:4],X0tLx2H928Hĵ\u0013fdz\u001fv\u000b\u0006\tA(@\b\u0005t*Z_yBS\u0007,`\tll\\]~O/n%\u000fP\\=Iq\u0011r;\u0006ɪ3Z{\\+6\u0005\nE!]̀XƗyvaZ\u0010[ir-97#\u0013&*Tb.>+j㵼s(\u000e&jO1\r8cJY#> Q0)\u0018\u000b\u0001\u001eS\u00198d\u0002\u001eec\u0012;6.b\u001d\u0015ޒv\u00111n{\fE}ȑf{0*\u00062L%o\tȊ&|vi\u000fӣ/\u001eT4\r\u000e(\u000b\u001fR8bU̒}j{v+Ԗ*\u0004b\u001a>\u001e|$\u0014T\u0006\u0016Ϙ{*+bςW&*=F\u0004N/@wGs|2ujF(\r\bQ\u0000=I'.%_\"Sŷgݡ-{\u001eO\u0013b`q[a\u001adEX\u0019rHnn\u001ae˽!7\u0004\u0014&\u000e\u00001]\u001dhHW5;-Knu2\u0014V|Rц{p.^ \u001dlX\u0007R:\r\u0001~\u000b&TمSO\u001f/\u0014]L*@#!-;ׂHn)k\u0002@;Y\n\u0003\u001aѩyZhv_&⢲\nV.a\u0017>p\u000f\u0015U\u0013R^TeLfû\u0015{f{\rM>\u0010 O\t%xO0wB/$>q1PCt@2/\be\u000bnp\u001aA\u0003\u00123b1K>\u001a/x~\u001a?ھ\u000fwSsPqK\u000f\u001aQbe2;N5$,\u0012#\u00108#+\u001aߵ\r=՗\u0005\u0012ajJvHT0?\u0015\r‹b̈́U\b\u0002\u001eYк O`\tj\u0004\b쐒\u0001F5!G\"\u001bATp\u000b\u001eOӳ-k\u000b:qT,DZ\u0017>ײ\r l\u0019FlLV\u000f$`1;V*e\u001dfƔ\u0004\u00136,\u001cemq[r-\u000fVƨd\u0015T>V`}vL\u00032q@!7<\u0003Z\u00128$\u0010,vz\\4BP8iW\u0017IL\u001bF8E%-2)[2PHJf\u001fakWr}fGg~}WB$ѱO`6~d\u0017;2m(iCiGT\u0011eP\u0003}h;'򋝦q\u0013T\u001ex6+_\u000bj\"r\u000f\u0013[V=:uarHmY6zeCOdF\u0005`+6{D-bG\u0005c\u000f\u001a[QMR\u0015\t.]!H@P\u0014B.-cސe\u001bn`/\u0017Z~IlX\u001a+A8x>q\"`6qDP0-o\u0015I$6Ħ~L\foX\u00155RpY?TgA:WQ'[p\u001dmX\u0007/%E\bQ:#u'qixz{x_\u001diC:>\brn\f\u0004\u0005H\rϩ+\u0018η%\u001dwWtTTDNc\rׄW\bERn~Č-qf\u0005gEd\frZ7a\\^y\u001c\u001aYy\u001aߵ]\u001c\u001f˅\u000eS\u000b\u001f\u00124z\u0011\u001eYUB͑\u0006-=\u001a\"+{bZ\u0011\u0014\u001dD}\u0017_\u0013viBhV\u0005\u001c\"&4\u000bG\u0018\u0002\u0016\u00147\\\nK\u0003A\n\u001a-8WEhča\u000efP\u001d\u0000\u0016eFd\u001bN\u0015\u0003-\n\u0007X\u0015ςվxԖ? \ne\u0000\"\u0006\u0017\u001c,b?Ȗ5j;V\u001f\u001d\u000f3f\u0018\u0018\r\u0003M]++\u0002Α\u0017JMIkE\u0007MpE`\u0013\u001e\u0019\"\u0017T~\u0010\f\u0011]u5FlЭ{Df\"\u0013GĕDr@cG&=Sy\\2nXq\u0016bɗTvɭS\u0006wвbv\rNi*ׄWqT\u001a\u0016-iY\u0011r-7YpW\u0003 \u001cQrl|WXt\r~N݁D*\u001a'H9Q\u0016\\B(\u000b1*l8'P];H&2-XQvRnyX_G67A\u001eh\u001fd\u0007\u0010\u0001\rVB\u00145 ]n-\u0018{LZ0~\u0018@T&lvGh,\u0013\u001c$ai\u0006\nNCç\u0010my.v\u001e(2pTYw\u001a\u0015|\u000bn}\u0011;^\"e\u0011\u00054b˥\u0011dݓ)x&zuM]@bS\fʿ|Knˀ־VIj\u001bV;\b\f֊N*\u0011\u001dq\u0001\nQ#\u001a&{ ic<*5&\u001e\r}\u000b.KPcKtH^bwfxԝ\u0011|\t\u0015#~.U\u0003rhvLClxL]2=OvQ0,(\r-u[xN͏\u0013Y\f\b=\f]\u0011\u000e\u001bR\u0007R\u0016+\\f(+E'oXŶ(=,0\u0003WB\u0001g\t\u0010e1):D \u0012\f]ՈR1O\u000ftG4zF\tFZ\"d\u0011\u000b7IZ jIW)VriK돂\u001biv@фU\u0005$ \u0003$\u0002\u0011;6H9`&*~U{N\\Ac'Av]tW1Ny\u001d\u001b\u001fX UÇ\u000beu\tN\\!\u001ckG\u001dמtiw%`6?a\"DV0\u000e?}ݍRl$\t\u001fv@K`sT5b{SrGi~UN9b֯a{\u001f!Eg\u0005\u0007W-\u001ce\u0015'X\u00074JW+)x\u0016)\u000e\u0015Mh\u001f)%Qn>Fx)\u001aS~@hMp2yw۟G\u001d\u0003ױ\u000boȑ;P\u0017Q2el\u0010uEI%La)\u000f)Қ@\u0004\u001bc*?Ib\u001ftG9w\u0015ݴ]ޓǖ\u0004#401\u0002\ba\u001a`\u0013LsKrM1S)s\u001eU\u001b\bMy)uMvHV,\"\u0012ʓ蒪nUrK>&\\48\u0005lH\u0015\u000bS6C'x\fXnLY@\u0004\u0004\rHPY+9,WoۆT_f\u001d\rUՊP/\u000f\u0019\r䔲8\u001cU{\r}\u00109\r\u0003\u001dg\u0018\u0005(|\t\fKhU0\u000e\u000fNe\u001f%\u0013g\u001d,\u000fx<+Y'bg\u0017T&QR1N~CȠZ3U\u001bf}ߐ;I>q\u0012˄]W\"\r\bQ8m\u0006d\te\u0012HIfU\f\u001d|\u0006'IY!rMo[\\/\u0003!6Lg۳𱆁zޠ2\r[7\u0003MĮ\bK_\\\u0018?\u0006\n+\u0006\nx&QnC\u0016L4\u000b\u0010\u0011,Q\u0018mFhG*\u001d_\u0017^5L\u0013Z\u00117g\tF\t\u0006X\rX{\u001d+\u001b-*)^qYb{\f2\u0017U\u000fp5\u001d܀e~T\u0004\u001aAԽ\u0007n#OH\u001d\u0011K\\3SW.uDj43BGfOSa0?h\"\u0012\u0001SLb&:%0N\tdVJ\u001d*\u0019x\u0019]\u0012Ҁ\f)\u000bZb0U\u0001R\u0015D$kg*o\fc\u00012)uOzHY2@.sG\u001fտwB\u0015\u0014\u0002\rWp\u0001\u0002Dz\u0001.}MV|/\u000b0{ U!\u0019 T\\bw5C\u001b*%m͊=\u0004\u0013pP\t\u0005԰l\u0018[~K\f4\u001fZ\u001d\b9䖬fŨvtvyG4F\u001a;G ;Y5@j&(\u001eY-r\tegƧ!Kc_\u000f3~\tVLn/x<ј\u001d\u0000\t.\n&i{\u001a\u0016Ja\u0005G]dw\u0019>WCNT\fy#(Ш\u001dV?G>˦\u000f\u001f'\u001fq\u0012\u001d~\u0004A\u0011\u0002\u0019`\u001fqKF\"~r+\u001e\u001a>2\u001cqp8蔴h~ԯx\u0005,a\u001e@L~\rm?TJ\u0019j=rϭ\r\u001fADpHS*JY#ZI%\u0005}n*aV*,\f4\")\u000f4M\u0015\u001f`3|o%첾(mN\tޒ7GC&\u001e%\u0013\u000fs\u0007'_\u0014W\u000e n\u0019\u0013\u0014P\bl\u00100\u00044fP;Y\u001bu\t~\u000ep*^\u0011\u0011kX|\u00013V\\/\u0018\u0005Qo\u0012ֽV\\\u0002g툊5D'ԕLb\u001aRB\r\u0011tȡ-\u0007d`ҳcj4iJ_\u0011xFX-3Kꊰ)aŤ\u0003\u001c!!#6hHkp03\u001fx78lvLH\rZހ*\u0018M\u0016݂+He|SNb-L0\u00040%y\nH\u000e\u000bӃ3gk\r\u000eQ\u0016rY.ѵ\u0011]:.q#N`Df̉~oTqШ%\u0011\u0000\r\u001b\f\bᖟқUzO.F\",\u000e\b1\u0004\"CjF5%0(ogzqH\u0017\u0005#ʪU\u0019\n\u0012zsEvqK[8j'|\u001a$R0HzGV0V(\r\u0013>\u001d'ڿxܒaxT[e7AԌ`x.%a\"#,\u001d\u0013)\u0014\u0003\u0005;\"\u0004\u0001\tgi!)tc\u001b?\u001f\u0006\u000fw*\u0011X\u001f`=:Ib\f6\u0014{ВGn\u0019it*$>L[4Y?%\b$fLaj\u0016U<\u0003bݐ䶽\u0011cd{\u0019?؟&5E6H&\u001d%Lb{ۄpΙu\u0013f\u0007[\u0014M/\u0015,nit*ۄSmHk~֞G̎yz\u000b:\u001bL\" :b\u0015,LVw\u0015<^It*a*8\u0011u%1GlR\u0005\u001a藆HoG\u00009Np-\u0014_\f7R-Ned\u0010\\ Kg\u001bj8:.1kK΄T^gt\u000f~*3:7D%-arڗܐ\u0015mA8\u0015*\u0005Ft\rLmrTq\u0011y7؀d\u0011mQ\u0010\u0001#H\u0005[m\u0004H;\u0010f\u0003\u0001\u001fj8\u00100\u0007\u0002+<\f5\u001eV$tG^Z\u0006\u0006\u0017\u0002\u000f4\u0018\u001ap\tB`DY\u0001i\u0004,K\u0003JJ\u0013`t\u0004\u0001As~sClO#F^FU8G$\r6\u001eS\u0012\u0018a:\u001cS\u001366f8b\u001cX#t?\u0018f Pe0kԐe8:\u0011UA\n\u0004\u001a\u001aN\u001cj>dJߟ\u0019mM`\u0002\u0006\u0013\u0005DD-@\u0012D\u0005\u0006\u0003\u0018\u001bP\r\u000f\u001cG\u0010\n9>,̄HtCX\u0012\u0000\u001c\bO\u0002*'\u0015X9a\u0000\u0003\r;\u001cR+H\u001dS4\u001fX\u001av <\u0000yP|`E rZ\u0015\t54^99<\u0012\u0005\u0013\u001cHb\u000b85\\񠢀%\b\u001b\u0013S\u00030+\u001a؈@\u0014\u000726,a\u0001e\u0006\u001aȑ\u0002\u0017\u0019N\u0010`! >@d\nk\u000633L\u0000}T!{9H Z\u0012ZRd\u001c\u0010l\u0019U\u0013`ET\u0006^7-\u0006\u0013\u0005\r(\u0011\u001c]\r\u0010\u0010!wcB\r\bPv\u0014H9AonHj5J?V@L|?\u0019\u0016M\u000b\u0000\u0010Ţ\nd\u001d`@M\u0010\"\u0001 \u0005\u001b\bRy΋&\bDn6\u001e \u0002c\u0000\u001b \u0000l\u0003\u0002\u0011'\u0012p Thg';-\u000eZXP\u001a\u001eT\u0010\bZ\u000b'\fZrLUQ_Q\u00123 Y0\u0010,E\u00161u\u0001\u0014+\u0004%\u000b^b<546yACJFĒ\u0011ޝ%vk/h\u0011\u0005\u0001\u0011;\nTfl;\u0011c:hRrY\u0011$\u000e\u0019\u000b\u0004,*\ba\u0007\u0001#J\u001apa`\u0011x\u0019\u0012a84\u001f[\u001bffpc~\rHW \u0004-)\u0018f;3p\u0002ҍS\t\u0003,(\u00148j\u0010S邌(\u0002\u0005PK\u0019~5\u0017PR,|Pj8b\u001cU\u001an=,̄@L\u0012@!b4\u0000\r\u0002F\u0014\u00052(\u001009>#@r|f@%\u0001\r)\fbdb4[\u0012ײ\u0001ڰs\u0011>}\u0015\u0002mGS\u0006\u001d\u000f\bK\u000674 jML\u000fKv]ɯ\u001a\u001dB&r\bR\u0001G\u0003h#DN\t+e'<\r[tU>'r\u0005)BA\u001e\u0010I9Xx}\u0006\b\u0015ֲLh-CZxSD\u0007\u0015a\u0013'D-snZ9T,\u001bF:#+^5\"u\u000f\u001eL\u00109@\u0018DM[AÊ\u0003\u000eUL\u0019\u0019>w\u0019b\u0016k%3\u001dT\u0016h>F#o)|\u001bR\u001dZf&eR¬U~Ê\u0017ek,x\rI莺%%o\bQ\u0005Z)\u001dGHJ\u0004b\u0019e!ye&\b\rhtq}%rJ`\u0011Rxe\u0017m-\u0019%\u0004h%Y\u0011ձJI\u001c],<)_IԠ^\u000e2=ӣj1\u0015a\u0005#D\b8g?CT\u0012\u0010\u001bn>J!jK\u000e$\nw\u001d-X15\u0001F\u0014L\u0010\tLԀ`\u001b:5\u0012go\u0001\fmf\u0017p$'O#|\"r?6\u0000AփG\u0007\u001cQ\b\u0019\u0016Qs~Gn\u0003dj\u0016Gܒ¯\u001c\u001dT\u001ch\u0000&\u0006\u0013mcj\u0003h$\u0014w\ri95:~T\u0015l9Dz@4|TqR)}IrO.ʃ\u0019yu\u001bOS\u0005\u0004s\u0019u/p!\u0002'+\u0018؀P\u0013:\u0019u7Јy\u000e! pDZ\u00055,\u0019jDZ\u001chHߓܔeG.\"R0\r9Ȍ\u001dAp\u001b\u001eQ8͏*\u0013:wF5\"/\"\u001a^\u000eSBi|#|0\u0016EТ\u0007Q7'HlyK~@\b\u001bʇ\u0011aܖ4?+\u0013n0rxHx0P4,B7\u0014%\u0013lZц-\u000b\u001c>p\u00032mAq\n&G\u000bWR(~/*nY\u0014Տe{щ<>q\u001fhA:YNun\u001a&\u001aA:\\r\u0007ю_n{\r+㊃\u0007\b\u00150\n\u001d.W.4\u0004Y\nS9{\r\u00018d\u0002\u001acbPߤW\u0004F\u0010\\\u0006\nO\\(ؐ#:Hn\tVuK\ba`Ұ̸U!}kӟ\u0017Itp\t\u0013#0(›$6_J\f`p\bmvLe\u0015ie\u0019yCܐ#;.\u0011CH,G!afˎmA-97ģgDfsmD'\u0016\u000b\u000f墫.kYvս-\u000bL\\.A>|P@qdɻKۖs|\\U}\r?{F*#j@J\u000fl\u001bJ57i$Fq`Bq\u000eMxkBw\u001dkqbmzatܲ\u000e4f\u0019\u0015`\u0017^G]\u0018_u\t)\u0004Q;\u0015+w\u000f!\u0015d_\u000b\u0000\u0018ؕS|TZ\u001f?&=o*.Y{7qMpOL0?\u000e\u0014X\u0006+\u0005\u0014\u000eA;JAwa+>S\u0000<\b\u0001\u0011\u0003D\u0007Kv0\tHĎD\u0017\rC!(N\u001cP.\\CB,\u001fT\u0016 F%rݙ\u0014<[ڂ\bEqx%D䌬NtέR\u0016=ԌBz\b\u0019\u0003\"e[ª\u0001J(C\rIk\u0007\u0005\u0004(w3Rw[Q\u0011_\u000bM]8@k҃WzO,hm«/4nAKGօZ+\u0012!\u001a!\u000f;PCE`T\\+F(=%/\u001cֈ.;i[pK\u0011=\u0012[S0~ &\u001b}aZk~/ݹی(qR2$S%\u0017SSߵƿ!VIA㗒<\"6Cղa,BZyi\u0012S/E7iɘ[ỳ\t(8\u0005jSBH(\u0000[>`B\u001bB\u0011L\u0004d\u0016V\u001b`r,3VL7,ZBzlX.\u0015ͪ\u0017(LoD\u00195ǝs\u000b 1E\t\u001a\u0015bB!+Y?\u0010\u000eDX\u00188PK\tT,\u0010'\u001b\u001exXq\u0018\u0010ؙ\u0018\f8^/\u0015\u0004^;sƻ(\u0019YӪ2\u0003WX+\u001aSuQ?/Q\"\u0001\u0007L{Ź\u0010^P1襋zbrVx)$B|F*\b\u000e\u001aݏ+Q՜,]e)\u001d\u0013=\u000b\u0004`;\u000e\u0000\u0001\u0000Z\u0004C5\u0010{\rj\u0000@\u001fzF\u0001^@6<\u0002H#,7\u0010Y\u0002!60\u0007Mv\u0012\rm=T\u0014XBu9]\u000bڷ@\u001c\u000etfJ1^F\u0003\u0018yKp0hD—\u001cjտ)(hYBeL<\u0016g(}CG\u0017|͸\u0011]̆<\u0005j)|_$u:t^֞&\u0004\u001d\u0006\u001f#X\u0015f~8+S80z\u0001A\u001381\u000eӂoΏ\u0010*بH݀\u0002\u001fY\u001bvR3\u00129Ft\u0003\u00061#V Ÿ௛\u0003z{VIA\r\u001c>P\u0017\u0013Mmq\t7\u0004QNQ\u001e-+\u0001\u001e\r[d\u0001w9W\u0016\u0017~\u0016\u001bpIX\u0004 &M\u0010$E\bռ\u0003:\u0018k\"7 5э ASH\u0010@(2rkDyu\u0014chѤD2Z\u0018opPc7\u0003t\nȝ(k<Ӧ3ډIv\u0018 뢤\u0018K~ǝ\rv,%\u001254\\U#*FPh\u0002oP9>h<\u0014~P_[(H#ժUy&\u001e<=\u0010pWq\n3\r\u0003.cVL\u0007\nd\u001c^\u0016fEs,#ȍ\u001b(Y$u\u0006=$P[\n$zg\u000f\u0010\u0014xu0M8FNn0iꍧRQ;Zm*\u001f\u0010_:h*\u0007,\u0003y\n)(^\nͺ\u001b\u0004\re᷀H\u0012+-T?\u0001/꺺\u0016*Zj\t\u001aZ\u001b)ɵH*[K$vF\u001a\t\u001d00\u0004^\u0015I+ggP\u0003[0\u0017Zf-lvf\u000e\u0007faz0T\u0013Ua\\&\t1pAf\u0006R\u001cDg\u0011RԚVo/Gި8dE̹MYr\u0000\\\u000e\u00072\t\n#A\u001eRZ\u0002N^R\u0003?8c\t-\u0002/\bD\u0016pZ\u001eՊF4Խ\u0004jl\u001eG\u0016\\t'E\u0012\u000b\u00138Ys\"\u000b\f\u00177B\u001bX3\u0005ι\u00155\r^؈\t\u000f>+s3\u0000QFdߠ4$1\u0012+d:ʋ8\u001eY\u0018~\u0007'IQ\u0017䘸؝4N4\u0010y\u001fbs\u001f*G\"Jss+Zɹ:\u0019@[%H\u0005\u0003}XynmXŘhl\u0018\u001b\u001e{M6\u0012;\u001d=Xs;\u000b\u0018cW6{,y\u001b\u0001|\u0007.]z1%T\u0017|NV)[GBfA\u001cVAJY\u0005~`~7$8Em}2\nt%XM~\n=lH$4yɢ)aǼAw2KSֺ:{e΋e\u001f\bP8$\u0015,R\flOѯ6̨1X\u0011\u000b4g\u0012BM'\u0000a4 a\n[8DL\u001dZ\u0015\u0015\u0007!-V\b+v@X8y\u0005E#\n{T\u0001yu\u0004\u000e\u0007x\u0012Wt\bZm\u001e\u0012>DY pm\nX\f+W9\bDB\u000b?cf\u0017㎯׶\u0001Dn\u001dīc[M%ҳV*DY0q(^aG?,LiO{T\u00028\u0005Uzlz l\f\fAo|`Dԣ\u0002x\u0017C\u0015\u001c\u001e\u00072N\u000f4\n\u0013\u001aRbFKaЭ\u000e\u0013\u000e`\fq\u0011\\?\u001a&\"!(R&\u0006ԓ 1r\u0003~\u0007\u0004*tA\nk{W\u0001߾Q\u0006|/\u001bE/Z\u0011\u0003ff\u0001\u0005zAwBS+9\u0016 *|N\rY'zjd%\u0007!R^J&E ՘\u0002٣Y\rJn\b뮳r\u0003\u0014Asfk\\\u0010\u0006:\u0003uX\u0010MAr\u000b5\u00065e8rZ{\u000e+n\u000btN6\u0018CD\u0015 !~P\u000bHpO,`qϼqJv\u0011[ؗU\u00047FeCZ,|e*;2\u0014R/\t\u0010L{\u0005,\fpVG\n[}6(`!ę~ژd*\u0001kT$\u001c-_t\u000fu}t5\t3J\u001b`R\u0003.SE5HϗpRnvDQ|\rX[$\u0000K*\u0014l\u000f\u001eM\u0000u[Ap/V?J\u001f;A$[H{|\u001a7Z`1rp1-~\u001ečw>?u;\u0015<\u0002M\u0010\tCw'Sw\nhXJ\u0013R\u0007jv\u00062ӏy4w\u001f\u0001[\u0004\u001fT\u0003`XŵƋ11/\u001c=l>+(mVl\u0002NP8wM\u0015ʂ] \u00149n\nU0JZoy~Zab\u0007\u001eS&¢\u0005\u001f0b7\u001cTՈoq0MT Ɏ/(H*\u001cEV i%MIX؂r9\\гaBˆn\u0006asNC\u000bo:]\u0012.멼\u0015l\f\u001b\u0018\"\u001ah\u0002\u001cӅ\b,9(\u000bU\u0006D\n,}\u0002\u0015DcN)2\u001c!3_'\n';۝\u001f\f\u0000tF$.P\u0019d#\u0016\u0016F媁!=gF\u0010r`VZ\u0017Z[\u0019\\+i\u0013*\"(k\u0003t\u001fkCQ貦\u001bW\u0012\u0016\u0011TҢ |Ȧh0Tf\bܹ\u000ez\u0002f\u000ec\bAvv\u0016QiG^e*0䯣ی?\u001b5q\u0016)y)nLK\u001a(\u0004/޿8(O\\3-̭`řL\u0011<@ĆE@\"v)\u0015K-F\u0004[g\u0002`g'p/\u0003'({\u0017\u0002ǀb㍡\rwt\u0003J4K\u0005;FU.Q\u001bc(h\u001a K\u00033?\u0019DX\u001cx\nDA\u0017\u000bn\u00001jb\u001e@b\r\u0011ii\u000ex,w=M\u000e&bf@j\b[qt8\u0012OkQ\u0006\u0001\\N3\u000b\u0004[!\n0n\r\u001f\u000e@\tĭ¹\u001a\u00035P8\u0001\u0016Poc8\u0007\u001a^ʹg>B\u00152\u0014hpwFh`qA\\\u0002\u000f_eN~\u001e\u001c*^f\u000bA[Cr\u001fZEV_&\u0006GR̛yyIo*c,}o|o8\u0012Ynk{t9\u000fy:\u0012915{,w\u000fP}\u0013\u0015\u0013!2AJS\u0017ݜuefɜ3Zk{F?y#\u0017|\u0005jt傢R\b\"fF0x\u0010\bUK^Pa\r\u00068X\u0017֕\u0013\u0011_8~\u0001qz&(L\u0005D0\u0018\u0011Ww\u00138v7Zf\u0014EY<Ј\tw\u0016.j\u0003\u000b\u0012ki=/\u0000\u0005\n|~8\u0006\u001851bNMIXj\u001b\u001a1ճ\u0004\u0004Z^\"\u000b7xϡkMml\u0018\bZHi@a\u0012G\u001eT\u0001YnkbYY\u0015ȉfvן\u001dwƹ\u0011{\u0005X\u001b6>p=\n|@}-c\"ǎl!RĂ\u0005Am@?\u000e찗\u000bߘ\u0017\u0019aʢ.T_\u0006N~roQ4\u0007LWg@җg\u001c\u0000\\Gq\u0000\u0014K!H\u0006=8)ZFf}\u001aL\u0016|\u0003.z/]Tĭ\u00146;Z<@馫|zPFa1\u0014n\n#\u0012FMpGd8\u0005)lP\u00019@i\b’`omBtECK}z*tG?9q\u001c\u0012\u001a|I\u000e}b_\u0003\b\r\u0004\t巻i[>\fL\u0005:\u001aA:cU9\u00052n%\u0017\\D\u0015?\u001c@+g+\"\u0007\\~S\u0018^J\u0011\u0019\u000e\b\u001dS_#S\u0018\u0006g5Q|\u0007!%de\u0007]KPx\u0016!PHCbݤ y\u000bsvʆ%\u0004#/S`Ws\u0015=F䔳p\u0014WBbE8\u0003p10{^yh.nr,ſ\u0018g\u0013򤂿>,E\tPU\u001d93e\u001e¸\u0005g\u001b%r\u0019C\u0004<%sV\u001f5%\u0007$K菃Ʀɹ\u00023\u000e\u001f[=EZ\\\u0016ǞZ{\u0019\u000e\fFȲ{\u001f\n\u001a#\f}D\u0006\u0004!\u001b)5-Er:$\u0017{p\u0019\u001a1>\u0013ټ{\u0012yKr\u0002\u001fN+\r\\[䶯8%\u001duiVo\u001a̱\u001bSC@\u000fY\u0015xXzYx.r_,_th\r\u000e\u0006;~&$\tL4\u000f3XNl嵴t,\bV>\f\u0013y\u0019EnGtݪz+Y\u0001v?9,\"-\f̊\u000b|\u001e&\u001bؐC\u0016N\u0011SD9Z:+.\u0007Z@i$mBU\u001cD~\tHzOfV\u0014\b/ᢗ\u0018/*NQS2}\u000e~sb\u000b\u0014\u0014\u001d\u0018\u0007b\u0014u\u000eLp\u0011w7\\@\u0004 $Զܘ[h\u0015\u001dR?\u0003G\u0006\u000e2b\\\b\u0012f\u0019PUn\u0003OkYZ@P#`0Cu\u0003\u001fntfK\u0005\u0014\fP\fi6#}EY`9a J\u0013b);@Bq}(s\n4\u001d\u00062\\\r벤@c)x=,\u0005)Rx\rm1k\u0016@ռRk^)\u001aUz5\u0018X$a\u0013`KM\u001d٤u(\u0017܍\u000f\u0015yIP\u00111=M}]f.ۚ\u0006|ń?!܁GC.\u0014pөKA&{\u0014L)=Tey[aO\u0002?\u0015\u0004i\u0014a%\u0016`\u001f8Z}\u001dh\u00134\u001bqÄ́fo 5\u0013\u001d$rI\u000fK}̂\u001d/\n\t\u000b0\u0005QNG\u00141'QCʻ\u000e\u0010Kri\u0017\rH\u0015B\u0016\r>S/pEʳd-6\u0006'2\u0004يͱ\r}`߬a\u00112MΑ-1?v+לH\u001e\u0006\u000exQt\u001bt\u0016&\u0013\u0006\u0002\f'\u0012ܜ\"O\u001aGZ\u001a}\u001a`\u000ey\u000bΌ\u0005u\u001f,d._p6\u001dD\u001d\u000f\u001bޠc[\u0004\u0010\u0007yhdtQ+\u0000ð_[T1zL\u0015mШ\f%D\u0014m`Ke!WqT$}_W0m\u001e#E :BM\u001d3B>&09\bm#NS`P\u001b,9'teՍ38B-EW\u0010\u0014'\u0014&~\u0017\n\u0019\u0011\u001f\u0015ChQ%@Т8\u0002[\u0016a\u001fG&UF\\Ni\u000eZ\u0004j\u001aUH\u00172\bH<$ٴL[FsӉT4@:\u0017\u0003\u0016O:S\u000ftD\u0019~h@D\u0010\u001cP%|\u0005Xo$ܕ\u0018Ok=D2W\u001bC0\t\u0016>}\u001eclD6f·\u0014\u001d2cJ%Y$mrJ\t'@ΝfFG#\u0000.>˰\u0014)4\u000e\u0005\u0012F\u0003#l\u0001i(2gϦ -;y}jq%1l\u0010\u0003:\u0006\r7u(\u00110~\bNB\fV\u001d\u0000\u001f\u000f\u0016\u001a4d\u0015\u0017\u001b}IvK|3)F}f\u0003Y#o9\f̳\u0004\r%|C#(\u0011%P||4\u000e.Q\t^nU8s\r]\u0004\u001fm,#\u0011X\b, D!`Yd\u000bH_\u0017u\u0017\u00118PuCJ\"c޹֧U:U w$e|Lb{!0|\u0011=0W)\u0015\t(hbN\u0012\u0010B:,-YEBQ\u0002$KxҚ\u000021K\u001e\u0011%q\u000b\u001b\u0014W(=ʒ\u0003QkO\u0013C!I\u0005\t\bWSy\u0011>F]V[,*\u0006N\u0011CA$\u0001 \u0002g.>cڬ4\u000f|\u0000n\u0000qw}pQz<|u\u0016/\u0014\u001c.?(!\u001c,OSŌ\nQkQ'*sI\u0000F \n|S\t&tg$\u0003I&Z#E\u000bj\u0014?:'\r1}R ؜\fځ|05\u0018\u001e'V\u000eͧX`vl \u0005s3F\u001ao\u0013jΪ/,|\tr61km~?\u0001o[9\u0002t(aIu]\u0000+n=҆b\"\b;%\u000e\u0019DpB\"]F|t\u0017\u001aVq]S=+~@߿p\u0012E\u0014J\u00124\u000f\u00158:l}iP\u001a;8a+X(\u0000S_\u0013`$\n\u0001\u0010q\bcE[|>j 9\u00155Y_\u0001\"\u0015>1^'r\u0018ώ]\u001e⧨&u\t^\\\u001a\u0014\u001eM>\u0013eP8\u0013(*'ezq*\u0007ْJ\nE\u0003R6c\u0001\u0003\n;Ȼ;(jj^ɉߺ\"_\u0014\b6\u0012\u000f\rM\u0001`>\\EPQuiky\u000e\u0002s\u0010le\u0012_\u0006m\u0019?\u0000Lf02\u0011\"[\u0002fr7vG!d|ý\u0011V4\u001fgPXq\u000580܍%)Tπ\bşv\u0006dn\\b\rv\\ނenA\u0018\u0016\u0015?D#\u000658\u0000Η5\u0018{=-j.v$\u0018+d¶i^\tv\u001a0Y\u00022'\u0010]\u0018Ղ\u0017C]\u0004~HU<̧ɤS.Imw\u0018\u0012-'Du筗FPۡKc\u0010\nEUUr釭g\f\u0016\u00105E\n}=\u001e SƻT\r\n@\u001cB*t 2mJ\u001fo(*v\tCEY\u000fQEQe}\\&V|@o_Ք\u0002\u0012MT:\u0007L^\u001a\u0000\n)sRgԻR\u0006g'܌+.q\f5+v#\u0015\u0010\u0016\u001f5#V4\u0000[\u0004\u000b|\n\u000fU[\u000e2FqQ\u0017\u0012k\u0013%8.%4\u000e\u0001\u001b\u0016\u0010\u001aB\"\u000f-\u001cSl%N\u0012bSeƕZI/\u000fy~N!4Z\u0015r>\u001de8h݄=\u001a6y\"\t(C!\u0011O1}a*B\u0017F9шZ\u001dTKs\u0010jxR!#Db\u001a,s\u0019$q\u001f\u0001~$X\u0011b\u0016}dL7\u001f\f\u000e\u0013-yQ\"\u0019Z\u0005`\t\\p\u0013ս\u000fJV\u000bd!\u001c!\u001a\u0011O)KK\u001e=E\u0015\u0000\tʩΡPM9\t #z\u0014]W?c\u0000\u0005ZS\u0014\u000f x&w\u0011u:*,\u0013`ft\u001c px.@,+x\u001c\teҳ`~:-`#y\u0011u斸\bʉ\u0014\u0019\u001f?\u0018'Ʀa=\f@CY4\u0006U\\P%3\t\u0003\u0014gkPf\u0011u\u0005\u0003\u0018\nt#N\u001duK<\u001f)\u001622T(n2gCc\u0000+\u0011\u0017RZ\u001drc(\u0014\u0015l\řq2X#B]$\r\u0004u[ޭx|w\u0007\u0007\u000bS,#\u0014c`#P{,~a*\u001e*%&\u0003Ӈ:\u0010@9y\u0005m\\QyP\u0014x瞰:%\u0004R@_\u0015˹\\j\u0002|e\n\u0000g\nN/øP#ErZ\"\u0019V3&IEE56\u0015=b-֪\u000eɬ?Km\r\u000e\b\u0015ml\u0017#\u001c!>\u001e#\u0012pK\u0016:kY\u00039q>c7T\bm\rS\u000flg\u0016\u0015bRj\u0017Z}M\u0004Q>\u0006K\u0016\r\nc0%md0m0\u0019Yp٭`]E`-$XO83\b\u0016'hD$8A Y\u001c\u0019\u0012\u0004+Y\u0014_.\u000b5`Lϒ`TfuӰY`k\u0016\u00033 \u0004+(?鈂\u0005m(7`\u000e8-\u0018Q\u0018\u0005\rv,Sl\u0016\u0003iݾm\u0005\u001bf\u0011Q@\u0019@\\vDl\u0016؃w2 \u0019N\u000bֆ\u0019Q2:[`Ϊ\u001b.n \u000bAp\"5\u000e6\u001eL\u0003fOT\u0012\u0016MXYR\u0018Ʒ2ž\u0019\f2b4,saa7\tff?,\u001a\u0011,Z-\u0012kX\u0012\u0013@\u0013\u0013˞XF1*<Š+Hհ\u0018r1\bjܹX\u001dD\u001b̀ML6و1[2\u0006er\nW\u001f\\\b(U\u0015tx\u0018\u00120u\u001f\u0000,\u0004Y\u00122!7!*\u0015Y$\\d[#dH¯f \u0003Yh1q(-YZb^!j\u000e(3@\nådݔf\u00188\u000bÜ5c\u0019ܔ–uY%\\&5>uYg\u00167~Y\u001a0.NΪ\u0014\n,\u00123\u001bK4\u0003PL\u0005VJ}z6k3\u0018f\u001f\u0019uYV8\b,BH)%V$\u0012ő\r:+~\u0005n9\u000bYٯB\u001b3\n5fQ,,\u000e&fL^Ց!q{$LM.vn6Kqpl.;n6\u000b:\u0019`ග\u0007\tg3`\u001bD3KsY3M%؃ŚJHh2Y+\u0010rV笛μ*k\u0016o+$Yx͢y\u0018l\u0014C笰YL7\u0005kL8\u0019nY~pӤ\u00179[\u001cfQktV\u0017E\u0002c\\*Ø\u0019YsXYβ\u0018\u0002r-;;\u0013Uٍ3DE\u0011˗wVD5\u0005sóRܝ}\u0018\u0019\r 廳Qའh&fQ/;ӂp*}zgoR;\u000b},^lge6\u000bDa9RkT7\u0005\tݾ\"$z36\u000b*`\u0012,\f>,y3~m\u0016v\u000b]3\n\u0006r͂}Y\u0006\"m\u0016ga\u001euj7zfiZI.B^ 9ٔ(wx,ifї=\u0013'e 9#f\u0001n\u0001]\"v6k֙l5Tg6\u001fK-Lq\u0018U,\u0012\u0014Ϊw\\YL3\u0010{\u0016\"FzgY<8weYl@6wO\u0014Dյ\bU~8\u0019\u0001d@̑,R,UE\u00119.\u0019TA,RζF;S͢\tI.|i;2Y\u0016Y᧡I\u001b3\u0001ςk\u00163J \u000b\r;Nv\u0016nb\u0014hd;[t\fV3#k\u0016<#,\u0003ɳ\u001bĥ<˳\"\u000b2\u0011#Gf2\u001858H\u0011 쬰wf=2cV,nr;$%fug\u0011b,\"Y-;v34fM\u0005V\u00169\u0019<\u00070,\u0004@\u0005%٠rg\nςY!zVfݳݟPܙ4\u0007E͟9+@#\b\u0005Z\u0007NAv\u001chBᅖfACS\b.\u0007_%\u0003&Eۋ\u0019\r\u0011Vh\t\u0018,bl'Ͱ)fW44j\u0016?\u0000LR֧mZeii9c`O\u001bO\t\u000fjc\u0010,Q+\u000f\u000bŗ֨\u0015C\"j)Svn&fQR\u0013ԄY4(wT\u0013Y\u000bUCfAU#\fqZr5WғcP}֒l\u0016$@nl\u0016bXZr͂fw,xh%`;S^\u00184 Y \u0017lpb\t؂k\u0016Kk\u0013n\u0002I!^KfAt׈7\u000b\u00016\u0012\u0005[Ӛ\u0005z\u0006\f-%Zl\u001eS\u001f8\u0013Bنe\u0013$fyT,Mg\u0013gAC[G\u001b<6\fu,PU\u001b\u000ehm)qoMg[К.m6z6}[\tnk\u0016l\r7̚EaOPen޹Fpӭ9n\u0012݊,BD\u0002\u0011VTw#\f\u0015U\u0017o+>,8@R[\u0012j\u0016\u0004hi\u0002\f\rQ\u0016\fn]z,&07y\u000fozi\u0016\fA\u001fY0fhUvE\u0002]ڛT͢|{\rF3ifA\u00198\u0016\u001fo\u0004&ր˘Yв\u0019lzJ#Xb7Y4>\u0005w*85ŵ#\n.\"\n\u0002\";\u0003C>7\u0005.\u0000\u0011e)epA!\u0002{rDcSp$\u0013ti\u0016S),\u000e\ft4.SE\u0019f2i\u0016Y?+,h\f:2k';$\\\u000f}U\tW\u0014\u000e,.ܗӲpu.\u0016\u0013(ŭ\u0018.\\Q™Kkhp?\u0015+C@Đ%,\u000b7 8,:Kh\u0016>;4\u000b\u001d\u0002\u0010,v[\u001a\u0011vU\u0019,p6J\bE@'FQ$܀Ȣ\bffYûεi\u00168\u001c\\Spr\u0014UWJ\u001dH+Xђ\u0017J\n\u001fppp-R\u0014\u0019!ⲉV\u0002z\u001c\u0013˓\u0013\u001bkwW̸\rO\u001b\u000743s8\u0004\u001eA.C\u000e\f3r#\u000b0Q\bf\t4\u000b\u001f\u0007>\u0018\u0014ݺU\u0011Xrǐ!k\u000619\u00019\u0003+:h_1'!f)W@&R\ror\f^\u000e\u001c\\0ts~S#ss\u000f#ss\r\\\u0000w憜!2\u0017wf\u000e;SЅ,6g,Y\nM;8Jƚ{er,g\"P#S(‹\u0014_9G\u0007Y\u001f\u00051`,Y[)\u0014.̥\u0014Q,,an̢tfx/E/\u001bR`.4<>50wb\u000e\u000f\"d4$g!Ti\u000eb'\u001c\u0013\b9ss55\u001b.wNzfsb\u0003d+5%Gݎе\u001a:$FW|Θ\"'ݴX:t:[MƜ/AYc5,4hd\u0017t;,B\u0016{!JX,zjsH&CVwșE\u00072Q\u0014?\u001b\u0005\u0007NB.B8hY5'914'CyK-4p35\u001bt:åV\u0006{k$\u0012\"\u0005g\u0016O䍲E}:`f)4e\u0016F'Bf'(\u001dp\u0018!Z@\u00168Iۘ\u001f\tX\u0002k%51\u000b(›\u0014\u000f/\u0005TMBT9j\u001cHpCa\u0016\u0013f-E\u001e\u001cIә֫ZȦ0pt\u000f@ؼ\u0016xYV@N\u000efA\u0001,\u0004NH@@`\u0016c\u0003uj.t':d;Գ,^0\u000ffQ\fY<(\u001dfQW(ؓ6h=fL\u0013Y=4W\u0006\u001e`M{,k \u001e.{iW=^Q6~o/\u0003e3\b8,‹O\u001f\u0003=RLM-g*._\"\u001b.\"\u001c\\f4\"7)(BY(ȗoD(̹}($>D@֤Rȯ\u0012eO\u001fT,r}(!%_fd0.\u0016{\u00104P/TLb>;ɼ'\"!|2\u000f1\u001f\n|I=6o\u0017#D\u001cvi\u001f(+J||\u0005EY\fp\u001e^\u0015,\"\u001agU\u0015q\u0003e\u001b)\u000b,u\\\u000er\u0017~B[\u0011MW\u0019F:[%\rD\rIkf<Ҧ6eS\u0017\u0013J\u0015u)CNY4!ǧ4\u0010X`S\u0000SR/bJole\u0001DeJ ,jt,|]YA@jf/je1\u001b|\u0015\u001cL[3Y3\fS\u000b\u0016\u0010\b>j`.ryqjA \u0010\u001c\u000eA\u001e]W0̷2$L{.\u001da\u0004\u001c5#d\u0006ˡ\u001c74W0\r_(\u0015O2X\u0016\u001dȊ\u00174>1_\u0016}y\u0000\u0003\u0010\b\u001bC5wZȲ\u0018b>KV.Ġ3!!wJ\u000fcd<\u0016(\u000f\u001dV4+,\u001aCUy0/gYL\u001cbu,\u0016ˢ.ˢve\u0007C8\nL̗:c>]|\u0018q\u000faz$\u001e5|\u0018(fY,\u001cK\u000e|+ 7Z\u0016S)\u000f,\u000b\u0010\u0002]\u0019X\u0003曀eah>\u0017w=\"K\u0019X\u0016`Y\u0000@k\u001cˢo`YTe\u0011?$1hW\nˢK\u0013}\u0012\u0004d,bfX~,\u000e\u0007A&,\u0012\rß/H\u001d,\rCr?_\u0000W\u0016\u001b\u00020(\u0016E0\u000ei\bm+\u0001\u0013G#wʨwo\u0014^E6)V\u0016R+>oϡ\r+Y|HU\u0016\u0013@gEAYY\\\u0019\u0014s\u001b>ŁRDY,8+ݩ\u001e{B_Ax!S+y\u0010\u001e\u0010*-B;~?\u0004BZV\u0016tnm{W\u0016cS躕\u000f)7G\u001c+\u000bie\u0011a%ы2V\u0016Ǥ3\u0000\u0007\u000f\u000b\"}\u0010<+`ΆGqb\u0012UYHA3\fGݸV_I4MjJL3\u001a2ksHeP\u0006/Se!ޤ\u001eqE4ae\u0011Q\u0016?EB҇)z+}\u0003\u0004wE8HYw\u00111\u0005TJ߂d)\u000boobZ$ۼoסf/~B%}!NYD‰)\u0019N\u001eEPLBSY\u001fvr:G\f\u001a$\u0007\u0017P=M@0\u0001}\u0007w}\u00078WJ)Tͨ2D\u001e2333333sݧdfff*믿?b3aff\u0001j>=C>w>T\u0017\u0005Yp\u00114LodYN@(t\fXq`X\u0002 ̒\u001ch]\u0010\u0015X!\u0013-~L\u0010TW\f2PK\u0003;Wl I`'qVq\u0019Y^p5S1^Oj\r\u0013Z\u0006\u000e=Q\"2!eDQScy,Sg*Sf\nȈrQxi2{!P{[ou\t:\u001ck\rzOr߂t@ȒC\u0014HQ\u0013\u001d}.m\u0002YuZ\u001bfz\u0012>Qi\u0015l\u0014l\u001cx\u0014n\u0018tL\\oKn\u000f\u0000\u0012/V\u000b6].\u0011&Z_\u001c2\u00135\u0017ǫ6\u0015h۵K#\u001d\u0000&W\\h^o\u001e\u0013a%\u000eU=7#%c;EYA3h\u0001!\u0004;[q!p*\u0018[^\u0013R\u001c\u0001\u00113\b,\\/\u000f:K\u000f;I\u0019ʯSz!2;p\u0010\\{o\u0003=OK|OQK,Nە蘄萈o-MB\u001c]ڶKfvj二\\rK15\u001e\u0007@ɹ,\u0019E2G\u0011=t\f/Nt\t'D\u0015>]q$I2\u0018֏БJCZ:\\VH_Jj\r!w(hWȭ:\u0005Z6\u001d;r#!zߘ5CQh p0Wn&N.})Ɨ,FWjBn\u0018߲\u001avR?)*kBPrTs9ݑ\u0010O\u0014q8!w\u0017]gBmXG\rSQ|B[1|zDP\u0014\u001f@\u001b\u0004IHaɑE`v2ѯ\ts˾nc\u0015\u001dȚTvӯN\bIw*mO(\u0019Mt,w7u6\u0015\u0007\u0014u=h{,ZS+w7\u0014\u0004n\u0010;Qs\u0014@Zl)F6_(A\rA\u0011偅#!zE\u0019s\u0001PslZ\u001f'Y\u001e\frlY.MK\u0002@\u0018F\u001c\u0018쪣qZ0NɁ)a@r>ձ8hs\f}v>#%ah7\rݍ%4 L̦\\w\u0005\f㑢E۟C5Ubs7~\u0019ƃ \u001fűz!\u0018!^RdTy[4tvCh!9ad{2˶[r~W~'ĖC+{EBo=%X\u0001x\u0002\rae{\u0010.\nIN\u0007\u001ez];Wqz[c\u001b8\u001f7\u000fUrvA\u001a3\u001d1\u0013;Vi>e6\u0019g9\u0005*\rE)\u0013;\u0005_:^\u000bVx0q#=P+n2cEaZPm\u0017\u0017ۆ\u001e\b\u0013\f.I@\u001a'Z\u000f4E@x/tM߯|\u0016Z{VRLUm;DT6?˝\u001dg4\bC\\\u0018sԪMy\u000ex\rA \u001a\u0018A3bRL-[v\t`\u0011h\u0016p\u0017t!Kf+R/J2^AFO7d\u0010Cf0#;\u0002k-n~KeVEv$}s\nXdŅة\"\u001bѳ6gkMq:_z\tLt!(F\u001chcW^\u0004\u001b3O#\rYs\u001dhWt:k1tr?9\\ڶ#b~v'*jLt\u0016_ﾔP\r\u001c/&޻\u001cz\u00183\n2+3\u0018\u0010DTAi\u000e-v[m灪k3\u001b#fzo\u000e+^u 8Es:\u0006Xp{\fA`r%F~Y\f\u001a`\u0011^!ŭ;ꦡk\f׃u޹m%\u0015ZJt;\u001f\"t\u0011aPP;\u00051NXƟ\u0018s-tG'\u0015頌x=,\t$I$\u000fV\u0019Lq8ޘm~k\u0019\u000fҔ\u000b.\u0004\u0019\u0006Q\f=i:e;Gu\u0019\u0015醈y\u0017ztDCo^\u001cs{h\u000bJm1u:ղ\u001dU1߇+6WZ+Y~Hر\u000eT-Z\u0014\u0018nPRa\u0019X\u001e\u0015WP})X>\u0007\u0005\u0017\u0004{ř,r>ΓM\u0017d]Kl?Zn\u001a\rojUnCW=\u0006P\u0019\u001fl8yn{*۩~#xq\u0013u\u0004;\u0001\u0014F\u0006B\u0013\u001b\u001d\u000f/4.\u001c$,Xs=ɻ&\u0000'\u0000W\nT\nV\u001b>=e)'3;`\u0007V/۞м._\u000bv۩\nVuOH\u0011Y\n (ws?\u0003\u0016\u0017bjͣ\u0018fH(ND~\u0019+2jiɉ\u0010u\u0015%:Dei{ka\u0016bӄ\u0018\fW*:\f}s\u001eHKKr.\u0018bz \u001ay:r]0+Xq7T^5癎uNDe4HYl)07_uͿ6Q\u001c׭̺錂j7r\u001a;QމRg\u0001܂kArCi%N\u0015L\u0004PI&(m\u0002x\u0006#\u0015'\u001c˳0t֮<\t}srR\u001dg\u000ey}\u0015hX\rUwMmfzC2jI%RGqҙ\u001d\f\u000fL\u000fP\u0010޲*[)>]\u0019Ni\u0014V\u0001{LȲHg6+4Ӻ\rJv4?\u0019DAez/ʳ~D\u000f\u001bJM\u001aXNi}緎+3gL5\u001frv\u0017Xt,w\fc;y\u0005 $\u001c\u0018l72b4~;_}\u001f\u0017\u001c\u001b9!Of+%\u001d)$4qAj:7of_m#7d\u0011Zi̭42J#yfD41|vh\u0016qҋxIi\u0007bw\u00189\u000e8}Du_}P<\u000fv\u001c[Cay lV-wDDV'\u0014\u001b{ׅ}d7'nw#\"\u001f]q9\u0019o\u0014Ca1бiw_r\u0005!\u0015@\nT\fFZOrBF\u0017\u0019]ؒ\u001fHJ\"vS\u0018\u001aID}\u0011d\u0005}bY\"0\u001cf\u001dQ`FQ\u0012DsL-F:UtmY܏Rz㙎!!>heeηK\re&uRjRb$i*,I8NPa8OO^&BL]1JZ2.3FBr$\u001a40\n#U\u001au\f5ۓ޳Zd^\u0013*iKTpW0IL\u001a&u\u000b\u00067H|DNqJ\u001ai20Qe?C[f!7mךIt.sJ\nYɅuk'-EKskmfHh\u0001tb\u0013\u001aZD\\¤WWoV\u0017\u001bJ\rL2\tRsZ=nX\u001b\u0013\\nCJJ$~\r{9P[?t3ru*լaR\u0016qiK\u00056\u00164%vzdF%.2f=\u00195'8-'ܖu}HGC\\u\r-z茯\u001aS&/V)\nm\u000fJ\u0005btrXʜHbi$q\u0016Ԅ\u0003oyGvq -\ba,Z F'i\u0000\u0017\t\u001cP\u001c\u0010\u0003\u0006J\u0000ZNx8Nfp0AR\u0000\u0014&\t,\u001f\u001cF!W(6dԮ?9:%\u0005}\b x.Jj\u0016m\u001b\u0001z@ˊ\u0002\u0015\u0017\u0007:,8\u0001\u0018a\u0005G\u0006\u000e(\u0016 昀\bɍ\u0002,`,2k\u001atQ#qJJ~\u0002\u0001:T|\u001a4i\\\u0001X.03+\u0000\u000b\u0003L>Z\f\u0000\t\u0007\t\u0010/\u0012b\u0006\u0003\u0018ႚ\u001ae\u000487Q\u0007@T[B@Gmڍi\u000eNLɬnqe;\u0011{cVR)\t\u0018%\u0000XDd8L\\\u0000\u0001\u0002\f8\u001a<\u0010\u0003\u000e\u001c0P|\u0018p\u0011sɎ \u0010\u0013CbZJ3 06bwl/vu\u001fW\u0015sCR*ۭGXg\u001fWJ\u0004SH09\u001e\u0010\"A\u0003\u0011p0c\n\u0012\u000e\u0015#F\u0000E\b\u000366?\u0017O0R\u00165Rˁ]\u0011]ܚN\u0015JCQe'.\rV\u0001\u001e\u0017\u00012#3\u0006x 1\t\u0010\u000e\u0013\u001bZp8`P\u0003\r\u001c$<\b\u0000\u000b\u0004%\u0010u5Z4\"jq\u0005Xr\u0018Xu\u001b\u001cz[dXn\u0019DlPTe4`6&\u0012B\u000f\u0015.\u001c\u0013$\u0011\u0007\b\"|01\u00016#\u0005rZ\u000e:\u000eHj(Ž\u00011Ֆ.}=ԬDgPNrC!Jcyn`*ɩ\n11\u0005-/\u000564N\u0007tR|\u0011\u0000U\u0015:U\u0011\\\u0012eѨH⚭:A-FpK!sNd\u000f\rO!2\u001cvIm*e5'^\u0019UZ\u0011\fu\u0011`\r\u0000A If\u001a>hS\u0014(\u0011ڨ\b\bŕ\b̄+Fp N?\u0018\u0018L\u000bX!\u0001\u0006\u000e\n\u0016@pLP\u0001\u0007(p p@\u0003\u001c\u0018.Pq\u0002\u0003E\u0002HP\u0001\u0000\nQ\u0001ߗC\u0004ӌqQ!rS^^Rˍ\u0001\u0016\u0015\u0000\\|E\u0006p\\ \u0005\u0013\u001c\u001f2x\u0006\u001c\f,C\u0006\u001d8\u00180\u0002\r8$XPcC\u0006\u0016\u001c\u0012(PB$\u0000$/\t)\u0014\bMBḦxpӘ\u001c\r7+\r\u0006\u0014i\u0000\u0005H\u000eG\n\"8&Xs[>@A\t\u0004\b\u001a8$8\u0001\u0005\u000e\t\u0016L\u0003\r28\u001eH@\u0011\u0004\u001b8&Hq\u0002\u0005\u000156\u0007!\u0007~C\u000b\b*\u001cU/Ea:`,K6Km&D\u0019252!\f\u000e\u0006\u000eTX\u0000\u00078$\u0002\u0003\b!8\u00188\u0010\u0002\u000e8\u001c4\u000b\u000e\u0012\"<8LX`g',pt.]\u0018bcHE`\u0006L3\u0000\"$B\u0011'\\8\u0010P@\u0002\u000e\u0000\u0000@\u0001\u000e\t\u001c!\u0001\b.p8\u0010\u0013+Z\u0000` wDh@~}(\u001aEVr\u001c-\u0018\u000e6F\u0004>\u0013PVu2Yl\u001cv\u001b|a\b|\u00149\u001e8\u0018\u0001\u000ep@h#\u0002\u0006\u00188\u000e8\u0000\u0002\u0006\u001aA\u0007G\u0005\u000b-8\u001cD !bI\u0001\"&\u00008\u0019\u0014*Z J+ؚk\u000b2J牠|.6\u0017M$\u0004'6V\u000e\u0013)`8\u0018D`\u0003\u0000\u0006\u0004\u0006\u001cpD \u0002\f\u001c\u00110\u0003\t\u0007\u0006\f\u001e\u001c\u00124\b\t\u000e\u0016*l\f@)Y\"P|C2h*IZi3Q\u001c1S\u0017\n]:\u0018<3\u0000&@ဠ\t\u000e\u0004\u001ea@\u0000\u0014h\u0001\t8\u0018D#\u0006\"8\"\u0003G\u0003\t&8>P8\u0002c$\u0018\u0015\u0003=C\u0006BiU\u0007cX\u0007s,EQ\n9&\u0002\b6\u0014˅az; \u0019\"\u001dP!\b\u0003\f,p8Ѐ\u0003G\u0000\u0012`\u0002\u0011p@P\u0001\u0013\u001c\u0018Dp\u00189r\u0010)\u0016\u0000bR\f@\u000bM\u0014\u0002`Ri\bfzq?UtB\u000eS<\u0005Y\u000bm/AP\u0018\bp9Txp<\u0010\u0006\u000e\u0000\u0000\u0000\u0001\u0005\u000b\u001epU\u0005vA\u0012P\u001fC^=ڱ-\u0000j4dYj\u0018je\b.V1\t(>`\u0007PY \u0003E\u0000\u0003'3X\f.Q'Z㹆\u0015h(H\u0004Z śf)FB\u0018&C\u001d;QY_#\u0005a|wފp\u001f1\u0014\u001dG\u001d/XU\u0000]\u0001]~X5]Mm`s2Xu\u000b8`T\u001a͔\u000b\b硧\t#\u001dρz.\u0006N\u0014CDO\u0014a\u0017\u001c2|\u0007\u0007v71{\u00064ʌM]]N\u0013+N\u0005\u0010\u0006\u001f2\u0012A$9՛+Afu\fD`rk\u000ejޣ$dN]u\u0011̳籚m=W0K Z\bb)m\n|Gv\u0007\u000bnE\u000f\u001a2nܞO/z/hU棚u$\u0019K\u001dk!ZZ3I0~f\u0019vwQnŭ\u0010:P q\u0005r\u000bdvF1zá\u0003-\u0019\fQZGZH\u0013?Nd\u0016l\u0018p)WoCyC\u0019&I17!\u0016~uC-ڟ\fD*M\b.G얨\u0015O^\u0019ŭ\u0017+e,葂1bCYV\\A\u0018w\u001618 O̪~Wtkn%\u0015Ga%\u001b~p\u0002R!;\u0010\u001d\u00029\u0005\u0001\u0005+r\r;`\u0012\u0015#䖡ze!wwqª\\% S&*M%9@x=иޑc\u0003V7pB\\z<\u0012D\u001cPZ% CI@%+^\u0001DV\f\u000fg\u001f'IfJ\u0010^Hy9K\u001d{\u0015\b6yamV\u0018V\u0004(L\u000eT\u001cpŒw\r\u0007ˆUwqrKqlx\\]n8ֱ\u001d}D亮\r\u0017\\\b\u001d\u0016­\n`[N|/\u001asc\u0017C7\u00158\u001f).:a{吗0\u000eaӉ)nCiA]u\u0017\u0018]\u0011\ry+||P7\u0016Q\u001b\u0005lY\r\u0018?aw\u0010`y\u0000Rw+n5s\t\u001by\u0015sL\u001c?S7/;k\u0006>%U\n\u0001B27m(W-C\u000eU\u001aK\u000e$\t&\fvI,\u0002\u0011';G(X\u0005\u0017XEj\r\u0005\u0010*{u4+6\u0010x^r\u001c÷\br\b~Jk\u0010-7\u0000\"HU{\u0016Xa\u001d\t20dƉ\u0003\u001cD\u0005G\tCUKx\u0011x\f'̭5\u001a?(r@ul\b7\u001d\u0001&̃\u000f\u0014[\u0015Ɠ\u0005\u001b\u0004RYsa\u0015mW\u0007\nmCvNڃSY\u0002#T\f2Fm#VM'\u0016rzcYg\u00071nD\u00076r\u000f\u0017\u001b/b\u00100ֱny'\u001bwv͹\u0010vM\u0012=Zn\u0016l#,6e7W1b\u0006A@\b&(!B\u0006~g\u0016^]t\u001dN+Ig\r!&{n]i\"[y=0IТ%L;V}a\u001a\u001b\u000bZ1,F:\u0016\rrV8\u0017^~*S=a\u0010&\b\u0010J\u001d\u0010c\u0004#VvV#Ȫ\u001ej.B׍ƻ@UQz\u0003m0έ$3\u000f9Un,zZ>]r%ͯ\u0013'\u0004Ш́\u0016qJtKŰ*\rO\u0013\u000bb܆\u001c2\u000f(M\u00179U\u0002\u0015ۡl|/FQNaH\u0001GɌpknU/r\u0014%\u000bE1废,\u0018U\u0017QtMk\u0012.J\u0005dhee=\t\u001dxf\u0017\u0002\u001fŮ\u0007-(7\n3Fe\"/ٵ@\f/\u001d4\t\u0010W\\\u0006\u0018ŒW`ƻ\u0000&H݂%G\u001c\u0003j;\u0011\u0014\u0003#T0\u0018;M}{Xd\u0001T\u0015g&\bΡ%\u001bf\u0004k\u001br*Do!첋U\u0018f\th~\u000eߡ<ʬ\u00136ڱ\u0011B\u0004V\\I12Ұ5ס5\u0000\u0011464]9z7ZY\u0005\u0000FУ4?yzqAzHm[Í\u001a\u00032\u001cbbgƃr{6H\u0006Fp?\bc\u001c\u001ct\u000fx\u0019h\u0016|\nx4<\u00181?\u0004\u000falL\u000eei(|\u0016&O\u0014@}%!\u001b!>Jg\u000e`\u0004Akz~^s!-;HN캿@J 6L\u001fn\u0013j*Ok\u0013r\u00077޵\f$К\u0012OHpQ3/|ۃ/̒rs@r \u0006\u001dB\fß,\u001dE;\u000bRLJ\u0004CL\b\"A)\u0003:D\u001fh\u001bt$\u0014QbUi\u0011jG@r,\u0017=Yq\u000b\\H\u000e#H\tz7H\u0011GX\u0001acw\u0012\u001e\u0001\u001a`4\u0000\u0003'Z\u0003-SLexY:҄!gJD)@|խ\u0017ad\b@G\u0003)T\"*\t\u001bW\u0006\u0019\u0017\u0004˕\u0000\u001aE82<:Lf\u0010R\u0014?Qg.Vm+Xm/Xn)T,7!7g#uFI\u001c4\u0019ʬ\u0019˭\u0011(7\t.\u0003.1\u0013B\"\u0013*M\u00111\u00104Ji/b\u001c;(I0C\u0015Kіe$P\u0014ʄYxMi:\u0011\u001c@\u0015\u0004s\u0002\u001c!G6\u001aiW\u001ddX\u0005@E?Ok\u000e`g\u0011>Sh2]v\u0018E-;\nT\u001b2뭧\u001a6w;0\"?$WCg\u000f\"N\u000610zieQ\u0010ƌkB\tu\u000bN՚\u0003i\u0001\u0017G\b3Dn\u000f>Qj\u001e|Rl\u0012p\u001cz1Ѯbӂ\u0010*‹v-\u0001|fȍAg.&I^\u0001Ɍ\u0005Qf\u00197p\"\u0007@\u00060\u000b#\bVw S,\u0001\u0018'\u0005H]\tX\u0001\u0005\u0002hRk\rJ\u0000\t%L T6\u000fd\u0011A\u0016F*7\u0012@*6\u0017A0+R<\"{K\u0010!EQ\u0004\u001b\u0005\u001b\u0007X\u000e=Kh\u0016p\u0018x=ձ\u001eŒ\u0002\u001f@D\u001d|E\u0018*8\u0010@Mj\u0017l$()(QWk[4\u001eN2C\ftkï[֐\u001d[\u0019Zsa\"bYZMd\u0013\\2͵^T[\u0004,Dd\u0010h\u0014p%Vl\u001eɮ7׌/n}\u001e\u0018_Ԛ*1\u0002XLم\f\\ɕ0j\u0001i*J$\u0003\u0013\u001f.\u0006RG*-\u0012/ہw\u0003\u0014\u0017@a<3]7\u0003%_a\b/P\u0004R(;0D(\u000bPBM\u0007\u0001KUl(H\u0002DGvIPA:MPi6Upю\u0003BhkC\u000eZ\u001c'\u0018H8m8:Pg,~Pf)Tl\u001cz88u\u0014:X\u0006*]I>#zS\u000b\u0003P$i \u0019X\t,\u001apy~}-0R`x/G+e9wTřhC \u0019<2 \u001d\b\u001d _b{\u000f,P\u0004D43|/Un/Wq$B\u00005@V\\?.ؽ\u000b\nEkQPf>܊͉(V\fF0\u001db@\fd\u001f\u0013Yb\u0016\u000b\\\t\u0014\u000b\u0014\u001bK\u00019\u0015$\u0001e6o*\u0000\u001dH.\bVi\f9Ng&T\u0004D\\r(/{\u0005(\u0007ֆ\u0002@\u0004\u0002h\u0019,\u000b5B\u000f8Bo\f6Ai\u0012$W\\\b\u001a\u0000 >x$d\"t\u0007\u001c )\u001cA`\f7~#\u0005\u001f\u0000\"而\u001fWŏۂ\u00191\u0007J\u0005/`8\u0003(W\u0001$1\u00062X2T,o\u0017\u0005J\u0000q)2)5p\u0002\r/@-# cKFcKvq:\u000bj~\u0016.q\u0001\u0015:r.xX$B\u00048D\f\u001eΤ\u0013B\u0014-\u001ch܁\u0010\u0002Nќ\u0003\u0013[Ȳ+η\u0015\\z*}\u0017V,}!\u0003ti\t&9h+\rh:4xXoӁi{QDf{H\u0016\u0013\u001ay\u000e\u0012yţL]r#\u001djHΪ\b\r\u000fh%\t緪#~h]\u001fvl*,zTfJ3p\u001d\u0007:\u0016GRU#9V}ю|ͯ:\u000e}\u001dhEߋUfZOp>\u000b\u00039ך\tT\u000b'\u001b\u000fa\u0018\u001bVIEsI]s2\u00167-\u0013[eu\u0016cjCZlܜBc{\u000bc\u001b\u0005]\rRg|\u0012,.&:ղBl{\u0016\fy%}\b\u0016i{,ψmٲ/+\u0016߆ް\u0010\u001c\u001dZ\t:u\fU]6\u001f*\b^4s'ͯ\u0018I,)7n\u0007D}c繟hX-[^u̫[BY\u001aU{\rZ=c\u0014N\u0007V\u0013g7\t8\u0004\u000f\u000b=ϩA\u001d\fW\u0000ey*àC~\"K\u0016Ž\\^0î&\u0016C\r{倮o\bvW\u0014vw:Ffl;cr>29_6<˚\u0011VX(vVbg%M1\u0019g~\\Mz\u000ba\u0019Kf\u0013Uyi\u00064׮2`7.Dt?\u0014\u001a\t\ff\u0015ۊ\u0001Q\u0003\u000bf\u0014\u0000+r0#~ҒD+\u0010Li\u001dw\u0016jan-ϱz\b\u0012\rXeZu/hD\u0019<\u0018-9\u0016B94\fM*{~uV,W#\r{Kaz@nnY\u001e4˦kj\u0004Ma2\\,3*ًdһ\u0003,A\u001a\u0006'\t\u001cB`1SlhVZ5&\u001d\u0003ʎV\u0018hSv݋3\\\"\f7,\";b:am0V.\u001atcRw\u0000\u0004J\u0004>TɊs\u0005!\foWh\u0001p%ǍʴCO[%I,j,iHM/j\bFX\u00136\u0015PZDq=S\u000b4^ І[}zΧ\u0000j0D\u000er\u0014\\$=\u0007&Af\u001d8\u0012rcqbePBLn_u\r9Ace\rfcQ,n\bLB\u001a\u001fҴ4EB=\u0017\u0017i=2L.:Q\u0001PŰʬ\u0019T<^@,׬\u0010[2\n7Lt\u000f>2\u0015)\u0017\u001c\u0017%B{\\n0X*ǃQrsqbKAR\u001b{Js1ZQvG`\tf4xay\u0011\u0018\u0015\u0007\u0014ˏp~- C\u0007\u000b3Rk )\u0016\u0013?'\u0007^\u001c2Ā'|Kf:T35\u001d@an4 h\u0010^^\u0014Z`ro\u001cKad\u0018\u0015\u0010(K\u0014;g\n&\u0017&H=\u0001\u0005@\b*i\u0018\u0004!P\u0007Np)T\u001c\u0000\u0001;P\u0002ìcRI`b#@h\u0002,J\u00058\u0016r5`\r8BD*EsR$F9\t\u0002>A`.DX\u0000L\u00044MT \u001aES\u0013YN\u0016s\rS_\u0014'U\u001a\u0007<\"xԮu\u001c<[i\u001fȮkXE\u0005xĆQ[\u0014\u000f\\Z3J\u0019\u0006\u0000pI\u0001S\u0005\u001c0%\"j]\u0013e\u0018'mU\u001di%M\u001d]>Ms]}`_\u0005P*ng\f%Y,,Xp |Sl-Xk:گ\u0012+\u0019\\\u0007|&B$\u0007\u0014W\u0011J;r3\u0011Zs|XZ$$S'3N\u00143`FT+Q\rQxX.Yw^9S23\u001bGqQs]YhlfuNAm4v\u0019$\u0012c\u001c\u0006:\u0006ݦ1r喚\rU\\~PVz\f`W\\\u0006\u0014#\t*\u0018h\\R+g\u0012K\r\u001c\u0014\u001f9\u0018\\[rКƏ\u0018ތ;\u00196Z1\t&'\u0018\u001a5\bOv}4NXm&O\u0016\u001b\u0010mZ\u0014\u0017`u\u001e\u001b\bn\u0002r0fu\u00106T\u0012HX_w#gIra9b,[Ts;\"u\u001cmRW\u0007YŸJS1*ķ\u001d\b)\b<\n'qq2\\<.W+\u0000-M`GZn8R>FR',g6S2c\u0003ұS4E\u0000\u0015ةz7U;#k:\u0018;Hq\r,TZI\u0011\u0000\n%\u0001\u001fx\u001c\u0000z]Ij\u0013T\u0006G\u0000\u0012$F\u00038pA@\u0017d\u0000\u0006\u0015=\u001c\u000e>pTH\u0017섚\u0005\u001c\u000fQ{\u0005lA\u0001\u0017L`^q9b\u001fB8ua\u0007'3\u0014?-8\u0011>Wk@X\u0001\u00191\u0005:f/I\u0011SZ!|\u000ex`*^P`*FD\u0016\u0003d\u0016\f_\u0018Frn|\u0001\u0017\u00181B\u0019\u0002\b\u0000e\u00011N\u0019nb\r2I\u0005Pn\u0012<\u001cP*\fK,T;KVuQ-YݓP\u0016C+5f8\u00175ۧX\u0010[92%w`r I4\tNZ\u0015``.Qd**cіu\t\fg;&\u0007BC;`0na\u00149Vl\"|+~/ZIF\u0001Ҭ2Kr(:\u000fr\u0004{a\u0004xg}\u0011S\u0018$G8`}a4\u001d+\u001cRבxi>6M7>xVL_r\"Og\rTb\b` -\u0000dyx\u0004O\u0000\u0016-\u0005Ol\tHi^\u001b(\u0012H\u0013HSB\f\u001bL\u0012X\u0000l\u0010fy3\u001dsU;P18\u0000r4\u0015^\u0007prՂ\"9儆vPn\u000e\u0006Y\n \u0005\u0011.Y\u00143U,gc\u0014Q\u0000>雮'#Nw.ص>\u0018\u0015O\u0001L2Pq3O7^\u0014Ó0zA'&f}4: 9@\u0005$M\u0010?Jd:[/9\u0014E\u0004\u001d\u0018\u000btkm$96G\bJU\u0001|B\beFc\u0016Ǯ.cV\u0013-W7KS_\u0006!P\u00124\u0006׭Fw\ro)hzqkB\u0014˩jQ\u001af(\f \"tG$RLp>\\\u0012OѻB\u0016\u000b\b/԰(V\u001aQzu&`Xp3O:LTl7YrQ\u0019j$ִ_x]\u0000bsKAYnW\u0006w[V%HU\u000634vf\u0018?Ko\t1`5\u0004׊t0\u000bn$eyHY?\"\u0006ZŢFUD/t$l Dz\rTvzn\u001eWm\u0002\u0016*ݱ\t.v,ڮ.|Ti\u000fd\u0018%@! v\t|Sf\u0014Bx*x\\}\u0003/\\\u0006d@y*Pf@%KƠt\u0006'\u0019+y\u00130Ϫ\u0006dXS=QK2~ׂ0xٞ3Kk3Dn XㄈuȬ\u00186\u0017CXB$3&\u0001\u0014UF?\u0004\u001c@Q\u0013ى\u001c5\u001d\b\u0013\u0019X\u0005\u001a.yhrR\u001b!T\u0000\u001aB\u0000JzH^XCkջT^v\u0013Ajq*0\u0005'ƫ0\nt\u001eyu\\6]\n,\u0002\u0014\u0018‹\u0010:\u0018nZ/ԞVao//8\u001cX\u000fr`\u0003nGj#Gh\u0001\tɁ!ԉ\u001fwlX$\u0017\u0011L\\61wUY:!9\u000bnuNDfy^/\u0019\u001eOSn\u0002Ǭ7!u\u0007\u0011c\u0014 3.9Y\\u\u0007BL\n \u0006\bZM\u001130\u0019^`ҫ\u0001\u0013e\u0002\u0017*YÎ[Ia&;\u0002xNb1j?\u000b\u001d)6\u0019>Vo\"@\u0018+旽D6GaK\u0001쒓Q3 rR[\u001e\u0017Y]\u0011s[Ο(ؒq\u0002\bJb\u0018Z\u0007qˌY#N}\u000fa+\r9\r5\u0000b$H\b/zB\b\u0010ɁȰ\u0001\u0019H-\bR\u0006N\u0003@W\r,&,\u0016\u0000#\u000bh\u0004\u0011\u0017ƫ\n/Bn\u0011$ؽ'\u001cޢtmS%WbnLmΈ@\u0010>b,G9l4\u000b\t!H\"qTBYm\u0016LW\u000ef\u0018\u001a|\u0018p3Zo+\u000eȚ\b\u001207*7^ԲPDe4UƷ$\u001fTEMb\u0015C+6\u0013C'\u0012%3\u0014\u001aS{\u0001 P\u001f>M\u001e\u0001f]!\b\t\u0004\u0015[ϵ<-2ﱜvˮYb*\u0000zh_BqPE='W\u001f\u000e\u0004'Iz0\u001aE:ф2kl*KR\u0015`\u00071Э\t2̦\u0010£s\u0013\u0007r\u000b\u000e9@\u001b\u0014ף*X1z3\u0018Q>\u0015j~\n\u001f6\b0Gi\u0015@Ue;Ovr\u000f\u0011Hm7BT\u001c\u0000Q\u0013\u0012IzME2\"cf4{j=1W(!.I0mr,\u0012p$E\fZ :ҀXr\u001dГIm\u000fHkJd\u0017W^yNftSl\u00034k$J\u0015$w\u0018y\u001cY\u0011K\u000e\u000btkwd\u0019H1j\u0013\"\u0014iRY\u001dd]q)rr{\u0011rI\u0019J;n\u0014yh0XfJZ?\u0002+x+\u0011ܠ\\\u0010\u001b^r\\<\u000fu\u0010=G{Yj\u0010bH\u001e9OWr~/,n\u0005^-Pl\u0004\u0015gP~\u0010 (5\n*l2DR\u00000$\u0016\u0019b\u0010jr\u001dG\u0011j\u0000><>`(,\\am.G:\u001fVێTm*xb6fe~\u000eTM!\u001c[Q۸\u001e\u000bV~\u0018}\u0010H`uMv\u00039\u0005pl\b\u0006\u0007rR[YzɱJS\u0001t&\u0005G\bBDnɁ\u0000n\u0014d\u0012GY4+5c=aLd\u000eBv*BW516\"vrvB_3,%z]yc1%\u0004.\u0014UXi\u0010Բ>|\u001f6\u0010@Qh\u0012p\u0014d'˯8\u00130ҭ\u0000\u0018ER &1$\b:@bŭD:ر;vHg`K\u0013P\n^#ETx5\u000bt[v7EVTv%1ݐ5\rscvяڵ\u001cSs|\u00174dF74@J\u001dd/H/8^̲#?ar1|r!1Ls\u001c\u0005]2\u0013\u001c0\u0000H\u00181\u0012A\u0019TQ\u0007\u0006d01(Is\ruw\u0019JI=4\u0004\u000f˭[cM}r\u001f\u0011GEj/\n X'j4 ˫5\u001aj8\u000e\u0016B\u0003yRp[\u0013\u0011Ѽ?T\u000bg8Ynm\\y-M\u0011MDt1\u00035}\u000e%sjv̫܎8C i^(Dx\u001d`\u000e=Nh\u0016TX\u0012`T(Ehk\u0019mq^lTד;\\v^}덂M-\u0005\\!~f\u0006%\u0011:Q7&Y0Hr6\u0005*\u0003 \u0006&L)\u0014=Eͧ /\u0014>+'\u001a4D\u001b3q\u001dU\b9.mV0hLy\u0019\u0006rJkq|tHB*vc\\\u0006+M)\u0013ĥ6\u000b4L.DRX\u0015\u0016l\u0018\u001b\"t\u0004+N-\bRK&(3\r9F\f3L\u0013eؽf:P*P#vQsJ-ED~\u0015ҜM5W\b~$\u0014K\n*kft*.heӑnt\u0019PV+40\u0016\u001d/Mg\"Nex΃Ԛ\u001b'4\u0019F:+d\f#\r”`4\u001f\rsb\u0014?\u0014$D!U@eTF\u0001l\u000fUOW\u0017\u0017ϖ\u001b\u0003-^\tz1g;g,\u000f\u000b,/%M-L4\r8?côuV!)\u001e!%\u001e\u001bJC5I\u001aqqkͅ0j\rFʭ%c5۴*I\u0007R>Op6}﹎ܴ]څg;\u000eU\u001cSM߯\\2\u000f.֬\u000e8ޯ\u0017g(V!v\f^,[Xj2N\u001d3o\fcՙ\u000bT\u001cGԦO=+Vs2Qr\u001dg'\u0005Y\u0005[\u001c[\b5Q&@(:/ɫ/b!\u000b\u0006t\u0015?Xk\u0016l\u0018t@Yq=W3ݍ4M7ĪC;\b+ϫ\u000b1]▚\u000fU}'\u0012t[HfwTChzY\u001eu+\u0017p\u0013U\u0011^RrL]\bD^n ʭ5\u0013(\u000bTje*e!\u0006\u0015\u0006l\u0015q:3\u0001\\\"sYZepajq8\u0018b\u0000\u000f\u000f>B\u0019,7\u0014Cm=s\u001c(h\u0017ޠ86\b^7Z^q\u0007!B\u001eHu!\rA\u0018\t\u0005ڥF\u0013%K_n-N=\u0018@iP?T㉖\u000fĘb9X6XfceW~\u0004\u000eY\u001b#'{^r*\u0015 @\\HSp v]?^|nw\\\u000bU!vߩUx\u001f\u0007ֳ(u܎8-ۃjz *\u0004b82\u0004KVo-Xu\u0011:Nk\u0019b\u0011\u0013B$3\r#xG\u001eUoA6NDyw\u001f\u0012\u001d\r_!7\t\u000e+Q-7\u0018,c,oIe z5]Ynhݟz~Ģ&\rendstream\rendobj\r25 0 obj\r<>stream\r\n-\u000e+5\u0010\u001aSF6v\u00035$\u0019IsJ޷\n:x\u0014\u0010\u0003F\u0004Nw\r\u0015ϬWNnxD9\u001ax\bTr\u0001\u0004%g\u00029ug)\u0003\u0015Զ[7\u001b\u0004\u001ac\u0019)庱(\u0013Cxw\bP\\oP!r^G ɤW$1\u0010!@\u0016\" )B9`2Rô\u0010c_n.YC\rGOlqѭΈh~G4\u000e7\u001d<5!xIdjMt,\u0012Bcfv\u001c\u0007\u0003;3n\u0013u^=E]m\u0012LV\u001blN-ӬxT^*.\u0019\u0000'r\fPѳ\u0004j~nT\u0014bV3Y\u001cۮ\u0003_J\u0003h)!\u0011vCA:/MĚ\tez(]o'\u0018&\fOUeHpxXՖafL.\u001aLY\u0005%\u0014A4X%\f\u000bVuA.%#l\nSkpL\u0006\u0012kjΏ!Y!\"!]!G˭\n&LNIJ펄x_Igz$dQ,lZ휎&\"\u0014͆+CM\u0013\u00196\u000f8Yl\u001eB67n'0D:S\u0001b;b\u0015}Dz\u001cә\u00182l\"la\u0005;U7\u0010_uDaev,\u001c'\u0004aZk-zO!EE%\u000bc\\G̮\\\u001fg\u001a\u000bQ:ťܯZƫ\bf0v]\u0015|\niNʅߑ\u001c$D\\\u00107mϻ-!Gh\u0002xe\u0006,ۅ]6ݴK\u0001ƠD\tu:\u00031^Iˆ%e)!GKMEpkMUQ;tp;Pg|%\u000eS-%{nvZpn\u00196jybt<\u00128\\r\u0019b$rb\u0018d+Rf8U0\u000b_\f\ntΒ:\u0004\u000eQZ\u0002X\u0004S~]2+B\tb7v,R\u0013E/AE*==Զ[v_U6?i\fO9&<{p\nca-Oqqo}ly*nzz\u0014^gg\u000bMFqkM\u0005\"jq܂CXmA\"\u000f\u0013Y\n\"U\nK\u000fT\u0004 \u0007\u0019\t!SUJ\u0013m+\u0003]vznH%sjt`p\u001ekFC\b\\T4\u001bkU)lTEa9\u0011e\u0018\\JS,N)\u0006p]n\u001e~;Q=F)@\u0013!-\u0005\nx\u0006z\u0013bz`ua\u0005N\fA(Yfy\u0014(J>'WfwEBe\\G\"ri5>~&lL>Pum[x^\u0014\u0011]O\u001a\u0007\rbMt>\u0019\r\b+O\n+N\u00159`r3xNSWiD\u001di8\u001e83\u0014<圼o\u0002X9\u0019l\tH\n\u0010V-`4GjeY~$\u001c-ϱ8\u001cx p\u001dpA.)(\u0006R\u0010Y^\u0011\\p 8]KFůpCea''U\u0001b;^t@б8\b1z1Yh(B\u0004\u0010b\u00031p `\u001c|>Jbr 6T9\r5\u0000=s?$u7s\u0015Gr\fYx]Y}Cϒ{hEj6[\u001bBn%ۓrx\"E,7\u0013>YnΪ\u0019\r\u001c\"\u000f\u0001좇\rE\b6g2\u001c\u0011Ӄb[\u0001\u0014\u0007QS`c\"r\u0018/È3\u001duo+p_LK-&\u001a\u0016bh\u0004@P\u0010B]r.rD\u0019<\u0017f\u001dF\u0011+Mj\u0007\u00054J[q\u0017b.z$ijFz#eQk4^\u0014؂=\u000f`\u001b\u0004%U\u0003&\u0003\u0016\"\u0003\u001e0\u0006>\\$|ɮ\u0018Ir\u0001\u0017\n\n\u000e\u0007v;p'\u0014Aab\u0015tzr߁\u0004G(8\u0013;ϋ9Vq;{/\u0012t_\rtgr|\u001e\u0018\u000e*fۙ\"0/,uoi/O1\fe\u0015\u001cIӫ>ĦT\u0004 zHazx\u001b\u000bmй1m6^SeXݷfCf˶uV\u0007\u0004}c\bڀoL0dVa\u0006JLPrjĖ藚\tz=߯j\u0004\u00118Kq\u0015#yΦkbi+^\u0001\u001djZ׬o;\u0003d:\u0000\t\u00174\u0005NS?ز=mcꗽnx)|NtYjKUfwbJg6h[i'/^;Q d,/~\\q%n辐\u0010%ͮ\u0000Fp\u0019\u0000Vőiɝ .ʭ:2lG#\t`~iB\u0017鼔\u000bSR{\u001e+\u00105G\bN럵~\u0010\u001d0:\u0001\u0018@K#v/ʪ\u0016מ\u0005*O;V0{JmGOP\n\u001eGrJM\u0003Dꍦ9LtO#e\\]Ye]v\u0003-Yw;Rl*|[\u0018eN] \u000bv\u0005\u0015]>\u0006r,FѪl:vɂy\u000b3g!\u0018vokt\u001bj;a~Lw\u001eh\"xR\u0000^\f\u0014j\u0014h&\u0018\u001c4]ǀ\u0005KN\u0011r+Qefo+.F\u000by4x$0&ZSc\u00043tޱ;42m!\u0014U\u0000uY\u0000 \\\u001a+r\u0013AnD\u0016B7\u0014?C\u0016?Jh*|Nj$| \bOXk//#y\b\u0013Y\nsda|\u0018ǫT쏉$1\u001b#\tZAX٢!@%81z\u0018zS\fz\n4\\/b\"m\n< _\n9\n1Ld.[n&Pg,̲~\u0005yA\u0014A|NUD3:v\u000f>t\u0013Z`hAg{*Y\u000fr㩞?St\u0005\u0010\u0019\n $G*\r%)8z8s9Rt\u001d\u0003$̮\u000e9L\u0016瘜#˪\u0018rYbw\u0015[\u0004*ʨ܉2,\u001eb\u0007eQyh\u000b\u0013M'JYn\u001eΨo\u001b\u000fQzI佊LGB\u0014gh>_fx&Ph*-8hxOEVPʁ\u0019\u0010\\\u0003ҙ\t \u001cxԂ4oL\u001by\u0004\u0013c4/Y~e\u001c&Jr~\u001b99PB\u0015a\u0010*2]\ns@e\u001cN\b\\bu\u0007\n\u0014Z\u0006\u000fa\u0018~H{\u0001?I/Xl>kZS5U_w\u0014*7\u0019i\r+M\u0004͔CY\bPM7C Ңݐ\nR\u0001\u000e\u0011%\u000e +m'\u0007E)$\b-\u00024VZnp\u0015\b\"XH\\h^<\t\u0014s\u001dJX\u0017fHNT}\u001cRa\u001f\u001c\u00075\n+H%5{0D]JQ}\fOy.J6]\u0010Muwqc\u0006\u0002\u00046g\u001cLd\u0018\u0015#\u00073K2[i*Vj\u0019r\u001c\u001c7D\u0013_t\f@*\u0013/\u001cdW6ͳ\u001eDΓ\u0004 x\"\t-Dd\u001bfX\u000f%V.\u0007:\u0011\"\u00157\b)X xԲ.A6M6\u001eka\u001530Z@bxb\u0005\u000f\u0015[$\t1q\r.Rm3L\u000fSz\r[Su6c\u0018\u0010jɹb\u00031\u0016\"+N繾\u0015\u001bxY>}\u0000\u001a\u0012\b\u001a;Ph@m\u001dRD)Xk/|\u001b\u0004ۑ&|Ui\u000fRb\f@U(tEZ\u001b\u0014yX\bNeR,M\u0017mAGk`\u0003V\fs7Pv]\u000fum;ђOWeN0\u001a\u0018\\\u0011H&t\u001eHe0P(4(\u0007\u0011jɱ\u0000뙲Lc\u0019H\u001e*6\n2F\u0014+\u0018,,\u000f%\"TFC\u0005{Cny*Ng$|&|Mpbכ\f$W\\\fq\u0019l\"n0/}ԋ\u001fUAS%\u0010}3Uc\u0002M\u0011<$u@zͥ, \u0016\u00026\u0002hɌ5ׁ\u0018\u000fFn\u0007$Em\u000f;Wk\u001c|2$0[t݌[M5P\u0014-\f\"J?q캕\u0018C\u00151̂kI\u0019j:|_r&])5ADѷޛQbw\bA`q\rF\u0016Z3H5<1U`U՘I%D\u0017[\u0015\u0011B+\u0013Eo!sPB\u0004/!6\u001eW+br[\u0010ܺ5Dx\u0013\u0018\u0003\u0006$\u00116Z\u0011d8Ժ]9\u000bD\u0007R)EЫ~)L\u0011ل\u0016$\u000f8Vu\u0017e\"$[r0v\u0014dy\u001f,W\u0004nxd5\u0002(\u0011Z j=Ar\u0010kNhm,v&?Xn&­8\u0017>*\u000b+T\u0013@%x!S\u0003%Ǩ\u0011Ԋ\u0014\u0007c j}\u0014\u001eK5\u0018\u0014?xɎq}HQ\n.+\u0017N/\u0007:Y\fJb\u000e@\"]`p&G4\t1Bd\u00171kqW\u0000 \u0004!\u0004]\u0018|\u0012\\o\u0005\u0010U\\\u00062\u0010Xf:0nqA\u0000z2\u00039~DڀrdU71Z\u0003u\"\u0014s:mCES;PuM'T]}S\u000b\u00038Lhj\u0011Ͻ\u00198{֬Z\u00058N#(&'F5\u001b;x݇P<'>Rd{;*08\t.[\u0019b\u0002\u00158ay\r/D\r.`x\u0005 \u0004$喤QУx_C恳\u0004'!M_g0ڔ5~$+'\u0011\u0000ʺ\u0000ºAJ[\u0000jb\r!bUu\u0015>M\u000fx\bN\bWV\b^\u0010:|G\t)ͪ\bX\\.O0!w\u00012T\u0001ŋ\u0016As\u0014/95O\u001d0M\u0002\u0018>#\u0005dK`p)|\u001c\u0014\u001bU3@)7`)cA*ԪHt\u001bv0\u0010cdQ}\u0007†Bwa爎\u0001G\b^\u0007\t#\u0005ka=p2\u001dJy6Ot^ϖ]\u0001\f340\u0014(\u00143,[av\u0019Į\u000f\u0018_\u00180| \u000e\f\u0016\u0004+l2K\u0018:\u0004\f$z\u0014(\u0015;_{\u000f6V\u000e:Hi#*;\u0012\u00031K#v\"\n\nn\u001b\u0003M[\b)\u000f4J򛨘3>\u0005Mw\u0004\u001dB\u0014;`Ma2 4w!\u000b1~uj;XA\fЂw\nE m' \u0004K\u0000d\u0015\u0000\u0017\u0003b\u0000J Q\\o\u0015`^\u0013^X\"ʮ5\u0016>2\t +\u0006 ?D\u0014`_\u001ap\rf6V1}\u000b_\u0002\u001eP\f2L\u0019H0\t\u0005\b3Hf%~Ul1Uj!r ƭ6\u000e;Je\u0010h\r\\\u00123 _\u001ctbz&mנZp\u00053j\u0010:9\u0013X^-\u0010̒@\u0004ZɆZ\u0000\u0012rU+07\u0016X%\u0010f`n0|Qf\u0011P\u0007Hc\b2Č\nT9v_IvI\u0000Rl\"\u0013E?1a\fr{aziKtLz0D\u00104g\u00031ʛ(ҨH]\u000b;_\fTZ4m\u0003e!|\u000b\\\u0000 0baaJ;3\u0006\u0003\u0018wcDF7ѣe\u001f3v-GZ;\u0011Fez,>_\u000e8Wn 1\n>#\u0015ӧ(&ů\u0015=Sl\rD\\ h`+6\u0002\u001f'\u0007L\\\u0016h\u0017`\u000eTg\u000e9I\u000e\u001aX\u0019\u0017\nTY\u0004+V\u0001'v\u001ap3HL\u0012M\u0007+o\u00014\u0004_ DI\"h%\u0017Ib\u001bt\f\\\rx\u0004\u001b4u\f-а\u00196\u0017H.ů\u0001\fӇ\u0014~\u0019I\f&\u001c\u000bS\u0010\u0003f)J86\u0014I EG3؀$~Rg\u001dI[\u0007\u0003-$#֙\u0003-U\u0006 B5A0cf4gl;\u001bN/~N\u0001\u0013:[t~\u0017b%(\b%\bB\f4Xn3M\bLS+H\u0011R!hc-Y:Gk\u0002\u0018\tH\u0016;Wp.x\u0019`B|bWvcE\rqbKhw*\u00170[Ѽ)\r\u0005\u0007-ۣR\u0006\u0002ƉW!\fehp\bQ\u0000MؙJ\u0003qCfs$[Xo\u0001hAe21\u0014V\u000b\"\\z\u00172\u0019?[k5M?B\tKJR\\gL\u000fCg˞B\nŏ+':\u0018U=\bpA\nvAJ@\nW\u0004\u0014(\u0017}\u0014}\rZ)ZOɆ<\u0010P\nX^= C{Pd\u0016fKȾ{^(A-JqJ\u0014\u0000)n%\u0007\u0014\u0003$Q\u000f'}ߥ\t*\u0007CL\u0014\u0019\u0000\u0012R\u0018`rEp\u0001\u001e\u0000,\u001coې `\u00062\u0003N\u0013\u001dŎW\\L9u\u0010/Hro})iǂCNTZ\u000b-\u00121Mh\u0011Pm\u0012>[vQ`EhA{!?p\u0011r#\u0002\bv\fceR\\\u001d\u00189gy߷Uln\u0003N\u0010{\fx7\u0005i\u000e\u0003\u0018ױ>L\u0005(\u0011Z^HJqzk)nU\u0010^<41}\u0010J\u0019Ũ\u00070S,\u0015\u001f\u0012,\u0018ñ<\u000bV\\\nU\u001b\n\u001d*Y_F[`k6\u0006\u0013G|Sf$*а6\tR\u0012 =Xy\u001c\u001eȮ:\t (4\u00073^6y֡b\u0000D\u0003VW\u0019jg1(>8\u0018\u0010\u001b\u0014Mp[&Kqyֿ0}\f2Pi+Ls_\u0006zLvN\\yuii23qS6l84hj?ϒa|m;\"<\u0014\u0014\nj\u0013\u0003\u0014#\u0007*1\u0011\r!\u0005YozCF,Ì\u0004\u0015%\u00070ib>X6\u0001sZF\u000eه\u001d8p33\u0000Iv@r\u0001\tug\u0013׀^\u0004b&\u0014.\r^h?cv\u0004L\u00148\u001ce\b%G1i5@E L]x}ĮALt-@yzS9l\u0016%NyyxARs\u000fa_+obg~!hŦ#U׷sΠwe#u<4PlCP\u0000jc\u0011ܪ$xf\u0010M\u0002\u0016\"*\u0011.E\bB\u0005)߶\b,\u0006\u001b7\f6Oi#*!~Ag\fCZ\t\u0018,\u00106ar$Ĵ>iQe\u0002 \u0019J,p܂~y\u0011 <\bIb{\nr\u001fc\u0015a^a\u0006v$x\u001f\u0019t랢glNY\u000bGKd\u0005Qz\u0013Ynͅ\b2Db \u001c\u0014AxI2#%7cai<6v;\t^W-:>Ys@${>@\u0005+\u00120\u0003\n\r\\\u0007TMM$Lj\u000f5\u0018dFKk.0}\u000fU\u001cr{Z\u0013\u0016{\"a+\u0001%e'qvX&Qk%KL\u000bςXv!'-A\t\u0002h\f\u001fFD@t;Pt\u0013?AMaoO-\u000b1Qd} {A[6\u0002%푙HAgy?x^jq>/PT!z+V,׌\u0014\u0017t\u0000rӁ7O7݊_bIk]g\u000e\u001e-8\u001e\u001a+B-ć˞&jM\u0005)\u0018f(\u0015%E\u000fUۏ4]7@a\u0014;_V}\u0006k.GJ\u000bz/CNUΒm'\t\u0000(\nT8v0|+vb2\r:Qe\u0019p8Lzて*Or\u0014sAj\u000bIj19֌\u0004٪\u0019D9S`}\"x6a+65Ot]\t)6\f2J\u0014>Xr-~+ɳ]OulcݪB3sfdۥ0(:*3\u000b.:\fm~3md\u0012@$\u0018ETi A-\u0015.d8#\u0015a\f\u000f}kː\u0001\u0012P\u00038L{P\u0006;WQt*;!\\D\\\u0018H\u0000aZ+!J1T=6L\u001av ư\u00040j\u001er\u0004\b鉶q\u0013\u001c\u0014>Zv\u0014?Xr&|Wn*Xk=V2Y(lIz\u000f4]]N3ofzlw\u0017i\u0015X\u00122[nv\u0011Y\u000b\f 1<\u0011*ny%\u001fR#ECe\u0014])N\u0014\u001d\u001cHϣIBirbKIV7V\u0007\u001a6\u00104Pk*n@8(v>Tސ:]t?E\u0005\u0007F=\u001b\u0002xq$Gq>[\u000115γM׼T\u0000Dcu$\u0019DMIR|\u000f!wg>R\u0017\u0015 3\u001awj\u0013\f\tLe?I2lI\u001bMײ\fs\u0003^x.e\tV\u000fF}'Np\u0000\u001cd\u001cp2]q>Qt\u0015'\u0004cvyVG\u0001.r&K/$<\rB`u𺦻\\#F>W\fu ߔ\u001a\b\u000b\u0017,h\u0005硢&1˓ߑN;\u0012ۮ{6ұ\u0003&̫\u00060`\u0015rGY@^w\u0016ª]If̚$@\u0007Tg \u00074\n5Lj\u0010bZ\f&̰;aG\"HUV\u0013%e H\bX\u0004P\u001e3]\u0011;\u0014GMFKD\u000eV\u001b\u000b\u001e\u000bSב3Os\u0004\t\u0006S\rץߵ?MQd\t\u001e\t.Un!l:N\u001e+@Ō\u0016}\u0000\n\t+D\u0017?\\r2Mu3m\u0007\u0014(6@\\>\u001dSɊ]\f@Zm%,\u0017uAL2,d[m+Я\u0007\u001e63\u0012\u001e\u000fԍD);Uĺ\u00185%赥%[[fEF2\u0003^y\bo^Js!t=\u001afv\u0016FJF\u0017brqՆs\u0014!y\u0015Pj%1{ՐZ\u001e\rvkNc\u001d#jO+\r\u001a/#—\u0001FɝbDش='vn7#\u00190~m*q!ë\u0014&\u0017[Nu,ٲ:\u0016>P\u0015@2ՌOb}\u001f~nؚ\u000b\u00127ԥ:դYk`/\rr>\u0006\u0010\u001bqojxWHt(#2ϴOYD\u001b>^Lq\u0011Z-T!M'4aJ2Mgm\u0004:X\\_j-Hr~·F‡\u0011\fS*%]8bfEbl<ݯ7\u0010>Ls\u000e7Jo\u0019,5\u001e,\u0018˭y\u0004P\u0015\u0000R\u0013iOp)m\t}\"z\u000bu!\"/bXYZqW\u0015+Ǥ\u0015f\\\u00023ooX>:|HInR{3mft/OGg\u0015\u0015\u0011BoYEMo\u0014\u000b\u001d*?a0JYC4\u0014LS=\u0004f,>Y\u001au\u001dcIj{Lkۏ\"1rq~h\u001akx]ק^x=kNB-i8r[N\u0016̲/%Zۋx\"T>#\"g1R4([Q:3nI\r%\u0005Xz];Dg\u0003\u0012KVc\u0018Ԧ\u0010Tx\u0005˥\u001e\u0006ɠmV\u0018\u0001ʏ\u0015\u000f\u0015\u001b\u0006/sŎ`\u0002FRkrw>*Z3Mm^mةyu\u000b쳢Z!dT.0\u00168\u0016S_kMuTTO!퐝e),g\u0015\u0016\u0012܁bp\u001eB~ɮ\nc+4\u0014f+vg`\"TYƨj\fbԅHšĥ\u0013*ɤEd\u0019-Wy\u0014|R[g/S\u000e;Mt\u000f8Re6M5\u001f\u001cD\nաZ\u001e߄gI.5+}CU.!ZZr\"rea!GJa(٦M\u001aG+fޯSjsj\u0011|\u0011?#MYf;QS \u0017T\b\u0013\u0014u\u0013Trt\u0015Hˇ\t,lR,aͥ09RȋnC͂Ho\u001bd\\-l*Q-i|vJm1y\ba*?0\u001f4$\u0014zdNFuQ5Ʃh~U][LVb4-t2\"\u000b,W砞kaszu\u0014\u00144#+\"6!QSc2gF\u0015z\u001eIŽ3[TK DN\u0016~(\u0012k\bLEB}r[w\u001dH2s\u001c*hX4|Q_\\V\u00145\u0005e\u0013몊\"aIUI@EM(=]05i@UueŒ°T`e\u0019엜諆}ծIsL7FyjvN\u0013RW'\u0007E֔^ʪt5\u0011\\%\u0019xI%\u0001jNLsT響E)g\b\f,*lrb\u0017F\u0016V\u000e85\u00152iAhǦ扌\u0002\u001e,8f6T(E\u0003\u0004\u0006\u0016\u0018\"ԡtVBuؚQ2&\u0015,\u0012}2\u000e\f̮D!8\f\u001dCAPO\u0012`\t_\u0016\u001c$`d3\u0000\u00001`1\u001b\tGH\u0003B\u0016\u0015\fNB\u0016q\u001bnN.TMNO, 0w\u0015\u000eREqTRi1T^~KD\u00112\bͰ<|@9p\u0004\u001aLB=B[r\u0010ιI'Lj\n$\u0015n\u0002KGl9t!e\"I`L0\u0000B\u0004σ\u0005\u000e\u0014\t\u001a(@x\u0002V=/\u0010K\u001e\ro(\u00105nR]d\u0005rK\raZMHb__%1=h}^\\_fWZނ\u0011s!4!W\u001d\f\u0004S:#\u0011,ٌ \u0000\u0015QQ\u0000\b\n\u000b\\axhqa\n\bfx\u0014ŕvl\u0015y{ĨnPj]\u0015\u0017]f:&s\u0005;*הN_mdG\u000bD(#]~D\u0018mRC\u0017Dž\u0003Fe\u0011Oˇ ·\u0012EVJj\u0001Xz\u0012ѹk$vS\u0019`\\{^32*\u00133vEW'Ł\r\t\u0002B2&\u0005$CZ(\u0000!\u0007%×s(C\tfD\u0018\u0007$͋/QkҔ.\\bx8u\u0015v\u0001U\nxaj8KS\u0017[ՠ\u0006lh\u000e(zQ)`\u0019\u0005Nj\u0005\b\u001c>\u001f.p\u0018Q0F\u0003\u0005lV\u0016\tw\u001c=&Ҳ(\u0019U\u001dE\f~U\u0018#M.\u0011SȬ5\u0006sZ=7\tsF8JNpF@\b-YQ\u0000\u0014d\u0005\u0007\r\n\u0005alA\u0000(\u0012\ttKXPฆ0heF\u0001L\u0018(\n\u0000\u0001\u0000M\u000f\u0016\u0000 b11he\u0000g\u0011\tH=F\u0017De(@B\u0003\u000eg\u0007\b\u000e\u00168\\<\u0000G˅\u0005\u0005\u0010\u0004`2À\n\u0013\u001c=$@\u001c\u0004\u0001ۑ\u0016\nTxxK\u001fkօvBI;ԅ\nC#3\u0013\u0014\u00070dҁ\u000b\u00041F\u0018PdҢ!\u000e\u000ee\r\u001cE\u0012\u001681J\u0014%\tc'\u0004\u001cW\u0010\u0012\u00078͌)i\u0007*!%Z1\u000f\u001dMݞrPMӒ2.\u0004KEy\u0016;vqCJgpsl)\u0002rx<ӱ\u0001\u0001\u001d\u00178,p|\u0010vcpM2°_\u0019!\"6mh{\u0002}zޘ\u0012\u000eՎ\u0011x\u001a^\u000eR2L\u0019\u0012\b(\u0000lÄ\u0003\fpF\\@Q3F\n\u000e\u0018\u000e\u0016\nHH@T\u0003Z<:\u000bpj\u00188y0>@.;Լ\u001e4(\u0010+K\nl4\u0017ʜrVacs\u001c\u0002\u0019i\f\u0003f\u0006\u0014\u001f\u0014pa\u0010u\u0003a\tG\u0007\u0014\u0010PBU!LI\u0000b\u0000;:EM9_aK.VIN.-\u0018\u001a\u000bk\\l(-}u\u0000;\r4[n\u0014xa\u0000\u0006\n\u001c\u0017 \u0016ʑq\u0000\u0012ÀQ$\u0001芌\u0004QA+R\u0002V1m}ڒkVLu\u0015S\u0018XHvD/;W0\nJbT%&A*Bi*zUu\u0001>Q9WMW-3i\u0004#?Mhh\rH\rr׵.u\nkH(KTe(S\"#\"\nSs\u0014q\u0001\u001a'KR\fiw[\u0013frrRrњ҆}}\u0011]\\C﹞mYΕ[Gi|R\u001a?ʈlN+ln:U\u0006!=\u001a?Q׈iJp\u0019;VK\u0006~C_rm\u001b$VH:CQh8g(jc8 \f\fBa9(#2\u0011nE1jGCbzX.#)EG~rIIi{RͨvAz\u001aC.FblGH;Ñߖظ^a-銊\u0014U&ܚ\\=]ߝ^\u001d\u001d7\u0000!UWeY\u001b\u001bVvч2ܯ\u0003lPdb]lnڎ磒tm?1|n/M3.h\n,$6\u0017ers1RJ?W_a 0v\u000bmd).i^i,-j$~zёJ^+\u0014\u0018\u0019АVT,\u0007䎽Xo+K1\u0012?5\u0015*ct\u0015\u0015icm٠>\u000bAn=T\u0012zyX\u001d1\u0019})^'6L*n\u0005+\u000eĜ{\u0014\u0019\u001d\u0014\u001b\u001f0EO\u0004\u0014VVZZi9d\u001e\u0013\u0015׃Zq\u001d]Cs@ΐf\u001c$2cbы_1\u0017Ӝ.D#;몔u2b\u001aj}ׁW̔ۤ#2QМ\u000f\u0016r߹A9\u001djّ\u001bvvs\u001c2ogw#7=%~W=EP̣%\u001a)\u001f,\rm=9 옍ڕ\t\t|[h=Y0\u0010[\u000f,Xg\u001f|Jj\u0015C9H˭XFS\u0015D\u001c\\hW-iuB\u0011j+!:NwS+\u0013{r뗎$=$dFEFcmە_˞[jmv\nn$20)Fb'R,ڮ{d6_zl\u0011:{\u000b\u001d\u0018\u0004e\":~v+=7\u00144\u0003Zs7U4\u0012iռ\t~\u0012tZd/L\u0010Ǣ/t蜷Jl@C\\f+)\u000b>]\u0012g=㴜)%6\bF[ :_[l_Aנv\t\\*ߊ]1\u001cIŒ]Bi4z=vP\u0018Ψr럎-\u000e\u001ejEZj-N\u0010\u0014=\u0004\u001cJ2kJRDal׬)]\fw\u0007\u0017\u0014W5ߡw\u0018\u0005/9RXJR\f\u0005PV\t\t\b\u0011\u0010iM\u0004l:Sd0Ӱ[CnR\u000bRcq}\u001b\u001b\u0011CDKf\u000bnmë~̲A\u0014*1\u0001-\\\u0013X\\im˱,p\u001eðg%)i\u0017-7]v=m\u001eߦD6\u001e+\u000e†\f\u0002\u0011:O>S\r>!H\u0001\u0002K&`G\u000ed\u001d]Wo #\u000fF\\ʊk¦)\\V-2)e6\"#7>\rfjkn+&Kjm`m0R\u000eg\u0014\u0005s3rG09I\u0014^s\nlmC-\u001au#<\u001c\u0018y~I-RSIP3\u001a4H\u0015+dȀq\"\u001a\u0003\u0006\n\u0015\u001d2`h!\u0003\u0006\n\u00192bXEQX\u0011ta\u001cPqh\f\u0006O\f_pqC\t\u0015/^p!\u0005\u0007'H\r\\5A$IR<\u0006,\u001a\\`!)\u0012ä\u0013'\u001111V\u0014/^\u0018C\u0019'\u00181NtpDBx\u0005\u00160*\\\f`BE\u0003AjD\u0001\r1|\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u0003O\u0003S(9#b\u001ajMi-qDM\u0004^TncIEk\u001f@QKraTZ {\u0005nAJ\u0014ى]\u0017sn\bݒ@\t[\f<^oI<\u0017ߵ\bO|aR\u0000o\u0007njH$h rI\tMk\u0000\u0005%Th\u0018\\)tv'E\u001e\u0011bFi\t:\u0015.Ə7u_`\u0002~B\\\t\u0017R+\u001aAo\u0018B2cXHvF_6\u001bKAl{So_\u0005/\u0019\u001e\u0014k\u0007\u0000s* Njɂ0s7oq=3]Js|oY*܏ݚr&8^y*ۏ,ӹ\u001evk6u[6Mtͧq`q=hƏSML\u0014gxG\n=(AM!\u000bNDO\u000b]\u0003)s\u001aG\u000e\u00061\u001cǢLڲ\n]:\u0005@8+.\u0015S\u0007N6.$\u0013X!\u0005C#6\u0001p+\u0006X\u001b7\u0000m\u0002\u0019&\u0011@\u0018-`ŏ؞\u0001\u0011\u0017\u0007*\u00192pZVcV\u0001:#ZyG_5\n8\u0019E2_C\u0016\b\u001d1\u001aK\u0012BDTfD*̆s\u000b`PU cvr4X\u001aZ\u0005+x\t)bq&j{cYc-\u0001Ai\u0000H]r2_m*Mr]XY\u001a=\u001d\t.9\bF$0b;AV7^\u0017L!,=q',3S@3%\u0006R78}XA6\r\n,;\u0002\u0007NS`yRc!,\u001c\u0005֫\u0000L\t\u001fw\u0002\u001eW)3zM`i51\u001c<.m\u0000_\u0000w\u001e\u001b)4\b^@$t-ZoۯV\u00040P\u0000z\u0001ϵ\u0003,*\u0018Nz.L\u000f+m\u00049\u0016\u0007C\u0018\u0014~dTlv\u0000>\rtm\u0000`-\u001c\u0001]\t\u0015\u001a*Kfx&\u0007ORyK_\tl\u00138<\u0019߲Dڸݓڍ%V'LAc\u0003(5\u000b,\\u\u0015=e*kaT-\u001d\u000fd7Ktzk\u0001$&\u0013\u0015>Vg$G\u0012KvlTq\u001a,Sl\u000e\\b\u0016ti\u0018H-,\u0018NcU۽8ﬢQ`Ų\u0015 I5\u0000\u00059WY0]k017d\u0017_~Ņ$Jl\u0001\u0000z==mL\u0000/Fv\u001e\b\u0015ڮhءrT\u0006fc)j\u0006Т$׭y_:]Q{(Otn'͞@M 5FN'9.~bx#\u0015\u0017$\u0014+Zy1M\u0006CjtX4\u001d;0n%Typ[9X\u001aR\r&\\,qݚ(Vy\"0\u000e\u0003$A\u0012\u0002$\u000fg\u0013\u0000=l84Vi\r4Kd#GWmu\u000fچ-\u0019CI5LFMhU\u001dk\u0014vu96\n 9\u00113\\r\u0011>$IJGjT`Vj,096gruȬH֟\u0010i;7Le>H2쾼Ѡb*(Nj0u(\\/dx\u0015Wƛֱn\\+[i@Qx_5cVjHi6X4\u001b\\\u000f&:\u0016\rzYn<\u001d+\u001e̞0v&f2]N4ܗV\u0018\u00123,ŗY*CI&`i\u001aדn4ܹ\u001eNt_a#Hq^\u0018>F?A/N>M{̆/:rt\u0011#T\u0019\u0003޳\u001bIk\u0019N\u0003\u000b\u0013\u0002\u0015_*7\u0017%.EHx/̴\r\u0014m'\u00144=&A\u0000)\u0000r[\u001b\u000bsM4T(`T~\u0004iӁ8\r.\r\u0015c0Z\u0001Y\u001a_S\u001fi.{VÉ۽,\u0014b*V\u0006c$u2afd\u0000>cr?N\u001dVc'텯_)ze}qlgQ@Q2\u001b18\r\u00127Qm\u000eHb\bN\u000e%3\u0016E܍U|3c<\f_Rl0x!/\u0013?bD@wH\\Ę\u0000*~s5εƋ\u0001e\u0012\u001b\u001bR#!;!2~B'L.O}\u0007ʶzxO.jPB:o\u0004T,Z\u00051|\u000e`IMsi2;I޴]\u000euy-Ͱɮ\u0001\u0014McN]8^T?Y\"zDlO^ڶv{n\u0004:M:!\r\u0013\u001a$Yk\u0001̲ȡj+\u0013q^\u0010\u0014w\u0018J&HJ\u0006\u0000+GD\u0000N[\fxKkLy+0&Yl\u0002\u0018\u0018b`cFI~LyN\u0004͕Z\u0004!\\\u0012#Oo\u0003ULzjYhn6ض\tѴ\u001b0J&9qHZyQBl7V\u000b\u001d\u0006:MD\u0001\u0002dӁ\u0000\u0016?;\f 2\u0005\u0013}h<\u0011)s<\u001bdN&\u00183R7|캢\u0015Ng%\u0004WA\u001f\"\u00155\b\u001f2Z]br&^,lHax47hk>\u0013]\u001fCb\u0001\u0015v#I-C!$F1\u001efID|]ĖDwP,Y\u00118FԺfC֣\u0014\u00101\u0005P0zW[o\u000e킾g4޳\u001a?*\u001co x3<\u0015?=\u0014N>3\u001d$y\u001fgU:\r\u0017;[s\u000e+0\bx]7TԦ;rt;R_fIη\u001c#O}\u0005ϖ\u001a/Z5>~\u0003\u0015x\u0006/\u001b\f\u0019\u000bD\u0006BSTݧid\u0000\u0019\\$<\f|f\u00064N#yփ\u0014w\u0019%\u001c\u000fFٶkY$.\u0015>Wl&F2~Eq6?UMcr&Ar^\u0006P\b.D3EN[lor|!;\u001e: c\u0005\u0016}\u0002\r%\u0019SQ>Sl2\tF{9X\u001d\r\u000bIQBJ\u001b!D{E[Q3s}EptKF%ᳪ*˳^\u00059_!d5ڵ\nX\nln;\u0012dY%bǫ§av<ԝ\u0017il\u0014lk\u0015$g\u0014PPyRk $\u001d\n\u0003ϕ~lde\u0013\u001cs\u001b2J7I\u0011r4{\u000eF\u0018b>cy]g\u0003]_\bN9\u0012iT<\u0014@y\t*4%lJ(5{F\u0013m㉂vJD2\u000b\u0001\u0003!s!Gk\u001bq*A\u001cGp$w?M3\u001bi\u001a\u0005BY\u0019f,ooqZղQ#eD!uԍ\u001b\u0000WfۍaWw^wF۹ѷ\u0001↩,\u00058Gk\u0014\bql\\\u0011\u0000S5Xep<\tx\nj8K٦[f{?*\u0014\u001fVvOBj\u00144\tM\u0000f4۳\t״\n|Mz\r\u0014#:o\u0014ۑ7\u001d^\u0014;әx\u0010\u0015V\u0017%ãq!/\nqꮓfu+Tg'Ͱ_\u0015]3%q_g W\u001c\u001a,6\u0018iX}-K\\p.O;\u000fm\u00074]>\u0010\u0017\u0012]qP]VZ\r\u0015^GTim\u0018?dM\u0013\u0007^]њD~nLωlTQ@i*d\u0016'63m5׳]hm㟄߲\u0019皯d*\r\u0005یL\ri5籞瘌vKDe7yЌ\u0001Tλ\u0018w?\\Hm5:%]\u0007ǭZ_ľ;Su\u00062\r2Me*ȵN\u0014\u0007^u-P1>G%Nx\u0018Fp;\u0018eNEn\u0019y_k0|\u000e9Mo\u0019E53u\u0011iY\u000fLyo;(Ho<\u001d7}Hu,\u0006֛-Lt\u001f9#J*hV\u0004Ո#p>(\u0014~8ޏԍGr$c:f3u\u001d=\r1E\u000f*ЂGI\t}¦XVlhQ@ӹͳ]'LI|8D;\\{J{\u0002\u0000R|\u0015ޗ\tt\u0018Z#2~p\u0002~+1\u001dwRyC߳\u001a49ZVut'DrwIktYl\u0017<:zlEd\u0018~\u0014gֵ]\u0014kv\u0003=ȋ6R\u0010\u001a\r#=b57\\(vByeg{m\u001a\u0011X)t;jy2Jw?\u0006٦K1\u001e:\u0010]Rzs\u0010CdFiu89\u0000izIr\u001dsB+!2E7\u001fnz\u0018W\t\u0013=\rߕM\u0015Z\t\u0019':\n|vtIDt#\"_ӱ8rNo5V\u0001J6\u0019ǰ\u0019Ka=P:'\u00041|\u0019´^'Ñ逦;bu\u0013}ۅ\b\u000f8_q'ƶ]s\u0015\u0003.P?@Tv~;l\u0000*Z\u0005?(\u000f\u001b\u0016r5fC%)pD\u000fQ\u0003E)U+ڞwf#zEAm5fvI\\\u0000PD%pA\t)6\u00134Rj+Fx}M\r(RjzOBfx;JqǯARq;\u000f_nƏ9՞\u0019p˲|G\n:~y8p~ŏV܈pmגlp\u001aGAf{NBev8u^Xg4ز\u001bEɮK1\u001eưzrHYl66FA\u0015FJV\u0003\u0001<`\u0002͔Y?M9\bY\u0001W\u0004ҤZyuK#\u001dt\u001f%\u0019&W\u0002\b+-M{h!\u0006\u0016M\u0013\u001fzkHKrsV~1\u001b\u0005+\u0006ȱ#=wo=\u0019=\f\"?%<\u001b)O\u0001Ắ\u0005\u0010yC\r՚\f\\Yv2^q/oڶ3I)˲E\u000bNyLw]gfgWt0v)\\\u0014_id\u001cn[vgԶ;s\u0015\\Ys>j#nԀ8z+h|\u0014}?A4|&\u000eZ$7\n\"TܦJ|W4&j{R \u00140bD\u0019ܮJ0ntuB܎'\n#\u0011OLL*xnfNGQ23ǚ#ZyǪYfu\\G6\u0001̆R'Bg̔0\\>WG߽$v)v%Ĵ\u0006ʮ#9Y\u001asf4T#Ⱦ#)čW\u0002̔\u001aqZF<\u0017Ʈ\u0017'Z<[f\u00142Ptxafz?\u000f\u0002xe\fs˙W7WUMcu&\u001e/\u0019\u0016&?JPˍD\tVϙVg~\u000b W\t\u001fVKy\u001eǰz\na\u0016[\t<$\u0001ey-ǡ-Z\u0004NpO\u0013Mokau'MI(g^#,#ϡf\u000b\f\n\u001av\\\u000eܡ5]\u0014g\u0012L\u000eE\u0010kx{nyٍ߯L\u0000@k\u000eԭ\u0017|p\u0014cᣦ{J\u0004@L%j\u001fF\u001a#Jh4t1J܌2nhxdzLCf4Qu~q썤A6\u001bD[9\n6\u001bk7I\u0004p%$G\u0000\u0019&:_JO]\u0016V\u0001Wv\u0003\u0013@簓^0F{%rY ~#Ί]\u0014vw$nw-\u001d(l4\u000eX[X\u001b\u0007Fy!Yp\u0018-\u001c\u0005TBn\u0014|gzF|RLCh?\u000b`\u001cԫS;Y\tzo\u001a,GȶS\u0019(< \u0000\u001e\u00011v\u0013>Uj\u001bjXi\u00156\u0001q\\iٮk^3\u001a$ű\u0017cۿM0\r t$\u000eeIVM\u0007܎uH,O4\u001d)\u000f\u0014MMLbrBAs=\u0016Gqa BbNLl۹8\u0016x`ӥr;vB\\۽\u00106Bt4L7Nm\u0017V3\r@z#v&|]q\"s\u0003\t;|\u0012;Cq-q}P\u001e3\u001b).x\u0017@d<\b\u001a\u0007-6)[_Ķ4ҲǪD\u0012#\u001f\"nᅫn%+.\u0002?bx94fj޻<\u00180\fl׵0{eVn7[Uϱ$ˮ\b \rQh1_o;U3>h}Lu7T\u001eMuM'>\u0000ZZTaq'-\u0018j\u001cՌױ|tIt\u001d:\u000fdmy>rW>14~4'\u0000Tn\u000b[[\u00057LzJ1IS8\u0002|m\u0013L:_A^\u001b\u0005ª\u001c\u000fhmV?-cZv)\u001eӊV#(\u001cy\u001c\u0017'%FC\u00184z\u0019f_loH\r\u0000Za긨\u0015\u0006ZvC\bP\ri2\u001aA2\nXg\t\u001c-\u000e\u001e:wYx껧v^\u0003gjT6n\u0004F[bu,~Rxɑ\u0010ymh5ظ2\u001brj\\]FrE\u0015˓|~yJD\n\n\u0010k\u0000\u0012=f\u0016?\u0007\u001aϣYm\u0004(,z,Jsݯk\u0001[1bPz\u0018Nm\f\u0018{/\u0007\n?V6͔gՋZu]*7\u0005D\u0005)[\t 7\u0010cxn0v,_e}%\u001aV5װ;\t\u0013\u001er\u0014[ʍ,V~\u001c\u0011\u001f)z\u001a+m\u001cu+FTw\u0000\u0000BfT4eMU\u001aQ`\u0001(UqO\u0018o\u000b\u000e\u0004\u0019f!J/{ʒy+]G]L.Pg3[n6܇rOLKǺ+~+lTYk#,\u0019K.7\u001a)\u0019s5ص\u001fXmIRhvË\b\u0002/܍\b+`1WUQJ\u0003Qb\u0006LK>(^&\u0002\rݦp#\u001eIRI\n-C$\n\u0005O\u001f|Mč#7Əu,N\u0004p=\fM\u0005Uժq,~_p\u001dB8B`:^\\'rqBBsm\u0000.ƴ]/\u001elIqi~9\u001al\u0019LKMב~C3\u0006\u0004ϕ\u0019r\u0014\u0002zs*ۑy{eyjOڮ\u001bA?Sw\u000f_a!3~dx\u0013Rw>4_-B}]煄vBlz,%X w;P7k'br[Yّh0񼕢e\r\u0003L\u001b\t\u001d:\t\u001f,5!\u000bW\u0004(\\\u0019Zb\u0010lĦ1Yh:R\u001bj*@\u0001\u001a)t\u001c<|$z\\\u0010D:\u001bN\u001cSg}*둲T~/Q8P7\u001fGs\u0010b\u0015Ё2Ӂ뀤n;5NŨs#6gr\u0014ߗ%[\u0001\u0011P\u0011\\$F>f\u0003B4ӷ\u001eUAt)\"i\bqPBƠTv,ە𱪋 7V1\u001e\n\u0006\u0017oaXU@AJ78[p\u0011\u00191lɵ\b}[1&ems>6\u001d\t\u001c7\t+Gt\u0006%\u0002\u001f۲\u0005\u001a&KTL%*V\u0007Aɽ4x\u0002\t\r\u0003M\u0017}A\u0007CDg;U\u0017Zz3ε]v{F\u0003yM5ο$|'o\u00020\u001aKDq\n U<帮sk43i0~Yq\u001blDdɱ\u001cs(Z__T1\tӹތRGA\u0016b04\u0000V\tfgڮi:W\u0006\u0014mlO\u0018y\u001c̔W2<\u00127Ul3v\u001e򭷒Lal\u0005\u0000B4b\u0004$ɊL|YϪ\u000f_Wݥ\u0003F4f\u0015\u0000E}\u0013@Md1Xk.Y\u000f]B\u0015gNJ\r\u0005O\u0016\bWI?R]\u0016mX\u0004'O\u001b'>͢Ր\u00014v_ -S0EbMw9=\t\u001d\"Q\f=Qmz5r\fYn;L\u000f\u0005\u0005NYi%|O\"\u001a\u000f]#E\u0004L\b=x\u000ffl\u000e:My\u0003\u0005\u0003\u0003U$m\u001c\rSܧYf!Z/0j}wmLӝ\u0011 9J\u0000SbѺ3Y݅VfZ,b$Pbr\u001e.\u0015\u0019_!i5<9j%\u001922~XA탌\u0015[K?bt)3ϗ\u001c̓|~vˬܰK֧聢oYB\u0019SSN\u0006\u0017@ODOڌZ*m=%<\b<\u0013JNt͡\u0000Kar3^o/Q1ީйrcEּ\u0000\b\u0002,V\u0018jV\u0000+O}\u001a\u000b\t\u0004`'b\b|OI}j{\u0019\u0007:u6Mw8%3Rt2Yh\u001bv-\\\u0001l_q z|0{D\u001b\u0003煀{\u0000%a\n\u0012$9\u001fjz\u001f\\\u0007\u0012MEP˞\u0002X5w\u0002(*N\u0013=D\u0005\u0017)܎F_l\u001b1\u000e'\f'^7qrvd17gX\bi\u000f\tr#\u0000\u0011xPιӠ\u001euץ\u0018~\u0006\u001b\u0013\u0015 \u0004r&\u0001&\u001c{vz+J>]D8\u0010 DrF\u0011MD]\b**ӫyAiJ2J1=Ӌf&;\u000fc\\ԳeZo%\u001bwN\u001aUez)\u0010:fh,;VX\u0000Hj<\u0004pYEjR}|_$Gf>\f\u0013]WdUk7N9\u0011#\u0017зLM\u0013D#ynp\u0002h-HAod\u0017\u001a\f,\b\fny1ɱ<2%VZ1JZc\u00122ri;Ry@N3\nLh\u0013ퟁG\u0001s9}\u0017\u001c\u001040fB'+.X8tlYH\u0011m\nM8\fX\u001cI\u0010?\u0016T(v\u001dZEcl/5~=i\u0018}\u0018>Xm)z<4yȑ2y4S}w\fG-br3)Q$r`x3Ѐ!DM4|\u0010-\b#@^\u0016>Xs /~S?A%k2:Ù\u001dh0(za|;)nO\u001e!^jmJ#u?RyQk\u000455\n+e\u0005\u0007\u0006Z\u001bh?\u0006kB\nӜEx76\u0007C\u0018Vi\u001dí8\u0018F,4egZ \u0001f'\u0000\bR6QlN=]\\l\u001fI/7\u0019'ΣR]\u001f\u00028\u0005a%(Ԋ#yrŕHRXe.Y,2P\u0016\u001c׃A\u001e\\\rD\u000e^#Pg&.7W\u001cGdv#b\u001aT(A\u0016:Lf.\\bؽ\u0006LuC^5\nv\u001e\u000b!\u0015܇%2\u00113Rf\u001dA;qϑ\\d\fd\u0018C}Dx0\u001b7\u0017@c\u001cz/#\r۷Z7\u001aI`6<ޗ\u001d{㱖Z6\u001a;I8]ɯm\u0017\u0016<#F|g[S}bŠnh\u0011vxYq(~[o2`r\u001cbVeAlj˔ƫ6Q~M\u001c! $@qjU1z\u0000z\"sq~-n\u000faX^\u0002\u0015:\u0002L:D\u000fZ\t \u0015[bʒlyv8΀ڱLW(*P᪇\u0014\u0017:op=K4.̢(ɲ\u0003H#3\u001fuO\u0001{Aۉ;7SM$k潎m\u00040J^pS\u0019^\u000fԝ_a\"I+\u0007J|\u0012>-6\u0012=Wj6Jw?H\u000bWFJq=\u000e;B\u0015=Mn\\Eẉ\u001c3\u0011`8\u0003eH|]0\u000e:\u000e&\u0005Al\u0004#3u\u00067vOI+Έ%υ4?m%SVw*rDO[\u001a#\u0005)|.Xdž6]\t\u0014\t )2\u001ch.\b%`\u0007ƛq.NޥYL\"\u0017[!2;YMd{ǩKoq1Re!F\u001ajXg`v\u0010D'\u0006B\u0014\u001dSI\u000eb\u0015(\r40\u0006HS%|Xk)G4\u001d\r\u0013je\u000b9Kh$Ά5\b_\u0004#\u0013;E\u000bb\u0010DX\u001dX\u0007+`|\b4Aj\u000e;Fi֛r~\"XB\u0018V7&\n\ba܂i{\u001c+x콚gNeP#JM\u0014\u00072fw\u001fAg\u0010d\u00061}'b\f=]w\u0019X\"\rr\rb|\u0001\nU\u0004)Ld%|b\u0018d\f֔^\t|'%f\u0005P\u0016[\u001d\u001aoͪ\bV\u0017A5\t1Bk\u00109Og&F9i5\u0006Ѷ.\u0000YN\u0005/g55\nS:\u00102`\u0004\u0018\u000fQ;i\"RvbihB)r>R:I2LxSx'x,̰\u001bto!\u0011\u0014o>\u0010: \u0006KUgI\u0018p%,z#eۡeB\u0010vű(\u001f?Ԋu]o(MW[\u001b3\u0018D06\u00158.'d]GDb=Ja\u0019\u0004\rW\u000b\u0004\u0019Y1\u0018\u000ei-\u0005聒\fJP3L%6\"\u001cWpř\f`L\u001b9Wm\u0017\r{G9Yp\u0019fL\u0000Z\u0014\\/K3']'\f;_q3^\u0018\u0004مgiz݁X2߂uDΖ\nx\u001d;aC\u0004𨒨k(Uh\u0003A\u0007\"<\u0001\u00120 \fC\b\u0010$\u0004'\u0004\u0010(\u0002\"\f+vQ\u0005XEn9\u000f\"\u001fEh\"\u0003(Q|>F+~rsEɧ\u0016\u0004`J`J=Pd\u0007\u0017Šԃ?\u000f\u001b8\u0005cܩVuW^eӪ\t!V1GZ5e\u001d5\u0007\n\b\u0013WB\"\u001d^\u000er؎0Ox;\fG:^\u001dt\u001ca\u001c͎tX\u001c䰎oh;Np\u000et\u001dq\u001d\u000e:\u001c0mx:\fr؎p\u001da8N:\u001d츎Oq\u001dN\u000evXt<\u001d\rp9L8\u001d0\u001ca\u001d\u000ev܎ฎ.x;\fG\u0012\u0015\u0002`\u0003\u0015\u0006\u0000\u00055e964689-aaaa-4092-9c61-bc38c46d975b9ea411a8-2d7c-42ac-99bc-ec5e0e34301d-80795l1637h\rW\rn\rQ4\" 9c!\u0001\bA\r\tOx\u001b\u00100ZTt\u001e@\nk\u0017\u0005\u0002NY3\u000fȞ\u0012`\u0019\u001e!JRn(%q][h\u00130Z*Ux\f\u001d8\u001c\rk\u001f_?漞ͩA\u0001-E\u0005~\u0015D\u0005\u0000$\u0005197a41f33-b793-4ae6-a8fd-5451d3c5c267863fa724-dcb0-4c43-a67f-28812dc8008.435577632\u0017\u0000\u000feˣ:\u0007p`\u001e\tVƹ\"1ϣz[c:\b.ηF\u0014 \u000eE5\u0002H%\u0000\u001a\u000590;tQEHpbQ\u0005\u0001\u0004N\u0015\u001c\u0001\u0017\n\u001c\u001e\u0000D\u001bc1f870ea-d810-4b7b-af51-bec3fed0a6a0e22ad292-a2d9-4e1e-bc60-7aa028fee17e11.384088.6897355035305023549664382977884811456d3-d355-4ffa-96e8-7d409cc42c829ecc3065-2352-4aca-9923-1416c4bc9ff20088ml10SVGFilter\r/ :\r/XMLNode :\r(fxmlnode-nodenamvalu1 /Intt/ArrayeTurbulenc;children/result(tur2attribute; ,baseFrequency0.05numOctaveststitchTilnoS,feCompositinopeinSourceGraphicinheigh100%yid)AI__1dobjectxw/Def ;4fractalNois4GaussianBlur1bstdDevi1$I!\u0001D \"\ni\u0001\u0012(B)8\u0018\n!F\u00118C0d\u0004c\u00120\u001amvsMr\u0005L\u0004S+%a\f˴u\u0000\u0003\u0019/ \u0018\u0016^=lpHtA0.\bpgl[`\u000b\u0018i\u0003A\u0011ze\u0007\u0007'\u0007Z\u0018Ze8rƩŶVXzTVT!\u0014}\b|?U'*\u0006wLYD\u0005\u001cxwf\u0005\"n\u000fF}r=|VW`q\u001aT\nYӠ!F& rt硊էNN`/!\u0013J/FI݇fS:A*f) \u0010\u001bʡU\u0006W\u0018)]\u001fM\f(4Z\u0005(\u000bà6F8}$&\u0006>=7%lrRu!Ѭ\u0011 o#\u000bO*+Q\u000f!\u0016\u0001r\u0014{\u000ej\u001d7!\nb\u001b\"\u001a=ιh\u001c\u0019@D@\f\u0006\u000bt.\u0001D$SaQc8\u0016QV\u0019!5VpzAM\u0007ٹsxoN.GJb'o7E׶6z#Q\u0006F>\"R\u00017\u0016^$cdC+\u001eb\u0001z\b\u001d)l\u0001,=3PG2mHOlqf \u000bw-HAE\f\u0001OK\u0002\u0001\u0001yvh)\u0018:G~ژ[\u000e3\u000713ճ?>sW\u001d߂9ͳΚG׫\u0006K{;y\t^Eda\u0010Y\u000e@ֻţ\bR\u0011\u0018\u0000\u0000PD\u001a, \u0007\u0007X\"\f\u0003\"\u000b\u0003\u0004J@\u0001\u0001a*\u0007\u0001\f\u000f\u000fE\u0001cy\u0003\u0011\u0006\u0001\u000e\u000e\u0011\n>PD\u000e@ȇ \u0003\t#)\u001c А\u0014\r\u0006\u000b\b@\u001a\u0006< 3\"\u001fG!y`bvĺ9fD\u001eD\u0003`L00\u0014C\u0011$,Hdi@\u0018\u0004H\u0003HX \u001a\f\u0012\u001e\u0012i \u0001X\u001e,\u000f\u0010\f\f\f\u0005\t@XD0\u0016x\u0007aY<\u0018\b\n$Ł\u0001e4\u001c\u001e&\u0010\u001215M5WK\\\u0004WMPGY@\"\u0005D\u0016c\"P\u0011~\u00044 \u0010\u001fNJ)%MpO\u0017h ,H\rEZ\"\u0013X< \u000f\u0004\b\u0007DJ\n\u0007$2D\u0018\u001a\r\u0006\u0003D\u0002&D\"l%~%zt$QC^qc6^\t5НY\u0013\u0010UT2\u001dmNFc{̛ZPv\u0000Z\f&Yƣ`m[!G~\u0014vGD^4įdfW5_ɨ\u0016C)n/>Qk\u0005FT\u000f\"5ZQtc\u0010ZpT-m9kzKc\u0014\\T\u0011.ӫP\u0015)\u0019Fg\u0016wm80m\u0007\u001979\u001evQ#v5\u00182˚HJĿ>E>m4\u0012ɗhO\u0006A]\t{5n|\u000e_S)s%̸W\u0002!#r۷\u001aL\u0019aV2)UTWy+5*m)o7)iMW*UZv[RJ+UtN\u001a:Awpkb\u001eM3o9&\u0014c\\\u0012\u001aok66Sv1\u0014;\u0017=\u001b}*UBU='J%Ԩ_٘AhJ1\u001c_\fԤKQ㣕\u0012BzJAdl0Hp&nr7DL'#s;hDz\u001a^&)g&\u001e3֟vu33|v?މ1B}8!|?nwāܜT@\u001aܳ($^l~f.9M3\u001aw=76l_\r?Ղ5alnkl\u00102iv̕b\t\u0010\u000be=eD\u0002A\u0011\u0000\u0010\b@(\u0010\u001e\t\u00053(\u0000\u0000\u0003\u0014\u0003r*2\u001c\u0006DX@\"\fCa\u0010\u0006\u0000\u0018A \b\u0002\u0000\b0\u0001 \u0004;\u0000\u001e\u0015(٬\u0019hz\u0004?`\u0018C\u0002#\u000b\u001bfߒ\u0018\u001fML\u001d#lHJ^iؕб\u0012~x\u001a\u0010-$N%HJKS*\u0014&ݗ^\u0016W0v+ۜ&?LbB9Z\u0007ؖs)7\u001dʭ\u0003\bJ\u0016=\rox2;\u001b}ߢ+$\u0001#l@\u001b+IX\u0011?1\\\u0002'2\t\u0010\u0007Oj\u001f\u001cK\u0014 ('`źLS\u0004!TfRz>2\u0000`Nc\u0000*\u0001\u001b\bT^,]\u0005u\r7\u0010n;P@\u0019Q .l\n>[+/tCI!c)0w_:)\u00000Tf2B\bh6\u001fjHV\u0002Gښade`JcU\u0017g)\u001au\t\u001e.)yB\u0011#\u0001|.\u0010;R!I\u0011)(Z>Sf\u000b\u000eu\u0002ڈz\u001d2\b\u0017c!X61b,=G\u0004\u0006grѱ*u=*4+s:j\u001b{\u0016Q\rV\u0012\u001f\u0001\u001d1yx=O\bά*yOG\r\u001f}!\u0007\u0000{\u00157\u00066S֧fQ@\u0007aG ظePzb\u0017ٔ\u0012\u001ddk\u001a.f*Rg\u0004j^n#akj󖰲SlӍmsqI$\u0016\u0001N\u000eHڹ7ku2UH)͵ˬ\u0018nHO5&\"\rH\u0019V\u000f\u0005gWtε7\u0001q|+^tnᐧKX\u0005GyoH'>zzB 'p\u000ep:\u0004#\u0018.4$OSe6Bgs\t\u000450\u001cP\u0004{0+\u0003(^C6\b'kC*QMȆiF\u0018O?w\"Q0T\u0000uJ\n2.7i\u0010\u001fmP\u000f]%\u0010\u0010\bHCXȞ\u001fa$_#\f)#\u00071\u0006\u000bg\nHi{GΎ\u001f\ty\u0000}GeZ*\u001aT\u0001\u0005\u000b=<\u000fcd\u000e;o|s\u001e\u00059\u0013\u0004\u0002ߛ\u00031Q\u0014ZD\u0012\u0001JǷP(+\u0014^\u000b'$\u0015=\u0015)&BU\u0018FhS@l\u0000\u0003Jck>fWROgkG1c\b\u00168.kRyH(\b\u0018=JK\f+֨\u001a\u0000D\u0015,RnN\u0012_Br6\u001dގ\u0015Yց\u0004D61ut\b\u001e%\"R\u0013An'叁\u001fN1_pslSB=S\u0001C鑅?HZ@[4FQ\u0013\u0012P#cRc\\Dّ$F\fK\u0015H\"\u0006\b,{LWa$si%8\u001a\u001a)pؤ\u0006:ƧpA?\u0006539tuy|U\u001agC\u0004\u001cF\t>_l?g\u0017I\u0005S^I\u0014RKOT%+\u000f\u000e\fB#U\u0004\u001f\u0007cm^`G>\u001a9\ff/lh=̢DC\u0010\u000b\u0019dk3.\u0002FK\u0007\f\u001a\t\rDU\u0017,97h\fD`\u000eFgQH:~\u0012H\u0000-:fO!\u0003\u0014I\u0002#\b\\5OaN:`{\u001d`hIM}3=Y*M{\bPYB2\u001dv3oTt\u0017*J\u0004m,\"81D%\b'oҁ\u0015K\u0015^x\u001d\u0000DW\u0011aq*f=A\u001f\u0012)\t0՘\u0010F\u0017@d\n\r\u000bʘVwӬ*\u0010\u000b\u0017\u001b2\u001bULThR@(p8\u0005QDH.!\u0001QPs`\u0018)S\u000eO\u001f-oŪsZ4=g\u00021靃4m\u001e\u001e_Q\rV|\u0001bx\u0017)\u0016x-3+)dh\u0016\u0005$Wn6\u0002\bؽ\u001fA#\u001ey_\u00142$\u0017\u001e\u0000\n\u001e0\u0018y\u0001k,q\u0014oa$\u0005w\u0017TG*\t)Yl)8=0mS!fA\u000eLSgug\u001eq&~{ƝnYH\n:@釄\u0017q\\yA=CiU\\6G.XP|h>\u0003\u000f%Ek\u0018b=qx)c\u0011\u001f^\rtT~\u000bzH~;v1+@Gk\u0001{.m~I˽\n\u001b?H\n\u0004\u001f\u0003B\u0005\u0010\"T8\u00000QI\u0000-M?\u0019\u0001 (\u0003e?ޠT\u0002v5\u0002Ϥ\f\u000b\u0003T\u0006\b.\t/\u0006œ@\u00143\u0019LQ\"`'\u0007`)M\u0003&\u0014\u000e\u0006\u001a{h\u000bT\nY\u000ey+e\u00026}$dÛ5Mm\u0016ч\u001b@h>\u000b;ٸ\t3A\u0019hYC0aq\u00068N\u0006Α\u000f<=\u0010pܱTIMcAJ*%c\"@B\u0000eB*gˮU|IicmSgx=\u0004Z\u0010C\"F\u0002\u0002sFi\u001aX Jgu\bQ\u001dQc&t\t.w1\u0000+\\ULH\u00144i0h(]Ɠ\u0000qD\u001e\r\t*6}$L*:f\u0018.\b\u0012R\u0013IJ\u0018\u001f=lfHr0Ol\u001f\u000ep\"P\b=l/Sz F);,'̗5\u0001eP\u001b\u0002*X\u0004-늻JbA-\t=R%\u0013J\u0010z\u001a%S߅ܙ+>0_4\u0015.WNvLILƚ\u0019ykQnw%\t A{\u001dŗv\f*\u0005a[@Qj/Zj\u0002t\u001c'\u001f&\u001dtAN_\u001b\u0016~(A\u0015ٔB03u\u000f+_f6\u0017J\u0010\u001c\u0010~\u001a~h}l+\u000b5\u0004>ڤ\fSOuQ&;)j$*|\u00065\"6\u0010iIvDʾ}`\u001drg\"mE;VC9\u000f*tT`G^)\t[\u0007\"Q\u001a\u000e\u000b\u000466<2\u0016\u0005\u001a[/\"]$DN8(\u0007LB;\u0007\u0005\u0014O\u001d\u0017U\u001agT#E\u001cTFZ>\u0018͓D'A2\u0019\u0003I%,zDw\u001cPHbY,=RI,?قc\"e^\u000bl\u001d5`\u0007mI^)(Ȭų2\u0013\u001b䢪\u0014&sL!M,;>ȘLaEOܮg)NMj_:\u001b\b\u0007i+b]<@tP\u001c(ad`@\n9\u0005tՕ\u000e\r#\rR\u001c\u001a!*صjh79\b{B\u001a\u000fC\u001d:PȖUR+.ב\u0004\u0012O^J+SCKM=5W7\\\u0006+\u0005\u0014Jt`@p$/$ZhRjl*N^\\爎\u00107\u001cQm qbtyK,@Y8_7Bbt8J\n]\u0018s5\t9D\u0011\u0017Ml\u001bQ-:]vn\"\bj8;};B\u0010OZnN^\\7\u0003\u001f<\u0012#p\u0014q\fQ\u0014OA\u0015ј4bExDxҞBAߑQ␌KIK¤/\u001ccfLrN\u0015U\u000b֒\u0010+֘\"[<跗@!t*$y\u0013[eJ\u001aN\\N\"{{!\u000fCٮqtgQ2\u0002\u00057$\u0016mqLVP:ruW\u0017udy`V\fD\u001e8W5^ޛ?_Tʀ[:\u0002&(`\u000f\n\u0016*rݲ\u0001Cz=.Mō\u0000R'\rJqUpB͞`S<\u001d1]]lU\u0014\u0019/ZqM\u000e\u001bj[\u0015۞T\u001a^ϼ\u000bdo,FC9}\u000f'4Cyfo-ںK(a82:\u000f:fӓ\u0013\u0017Pk8\u0010b\u0003uY \u001a\u00032\u0013%ɾ\"\u0011T]c*`o\u001f3\r9\u00154/XDY7\u0012NE\u0000\u000bE\u0003\u0011ДTLD\u001e5\u001b\u0001^%}|JmΏ߉Iz\\\u0003@?)6\u001a\"J@a\u001cYCCTkt\u0000cSAᔾtl\u0002Sr\u0019d\u0012\u000f.:T'WLRoI^\u0017྿>wC+So\u001a\u0002I=C&)Hʗ\u0017Ĺ߬\u001aHLwt\u001e\u0010\u0013\u000e\u0015R⅊\u000fROP8ƝmRBQXg\"\u001f\u000eND,H*\u0016\u0006=@D%\u0007v\b.Qvl4'U\f޵<۩&gzf4[_*)X\u0003)qq4oFy\u00002\u001d>GJi[\u0012\u001a5+H\\G\u0014*aj\nJ\"\u001f\u0015\u000fT \u0006z$o1\u001fI]^\u0001YYF_AWI%pt_&'D\u0011G[\u0005\n,\u001fW浚+v5J6Yު_\rH]\nsXd\u000eFi\u0014r祛\u000e9b\u000eD\u00004\\JqW_ا:ڄx\u0019aSTISztDK-tV@\b>\u001aa\"\u001d'c0K\u0001BH=f\u001a\u001c$2\u000eJ#\u001dg\u000f:h\u001e)8r\nw\u001fSm&͓0vuA\u001dKT@D\u0001\u0004WG[\u0012Gm֛LM\n~d\u000fjQ7n\u0000['?HZ.XUZ\u0019;ȣ|\u0007Z\u0003ȝ\b\u0013=\u000ff\u0001(\u000f6\r>'My+(\u0005Pې\u001a+h@|M,З{WJ\u0015?gd\u000bi\fDf\u0005]mMIQVL\u0015>M\u0014O&\tD\u0017CQvKkDFǓ#5I\u0002K\u000b%\u0017\b\nY!dfBD\u0013;\"F.O)\u0001!\rA\u0003m`,o\t>E ]Hv\u001eH\u0007@\u000fhp7<\u0006աU\u0004pg#\u001b\f\rG¢zI;?ܣ\u000b]?\u000bǴ\"\u0018/)B$à\u0012ul_r]8.<\u0016)`\u001c@\u0006.`xN@\fEɒLI'g(\u00154[;\u0000v\fdZ\u001c0x~lu \u0007*S҂\u001d,]Z\u0011nՉ\u0013C\u001b.\u001a\u001c0$IHI\u0012/\u0006(HFVE\u0004\u001c2A\u001b\u0003\u0001Qά?$\n \u0007|\u0016Vko\u000fQĀ[ɯyڣ\u001bLV*B\u001bQR\u0003jYB\u00193mV\u0016\u001bsU\u0001\u000enAn\u0001\u0001ɰ\u0011ע^%\u0019\u0000\u000bk;Qi\u001eO\u0018qj?q\fj\u001b.ij=r\u001eQ.?lʅn\n$\u0010v^B$lH7;5\u001a=\u001a]a\n9q|!W\b\u001a\u0016\fQ9r&ZZ]gl].#f% \u0001\u0005lʹj(ѭ[Gp6\u001a\u001dhPD&\\\rGGB\u0013(&Eer\u001f!\u0011@_f\nŐ%\u0001\u0012dQ\u001d\u001b\u0017\bv'/y\u001aQm|\u0003>Hni-\u0004\u0010-4 \u0006\u0003cENZtya\u0002\\R w,\u0016=ܧ;-v=Z\n2y6YwZsv\u0002wGD \u0004\u0010\u0011WX\u000bx9\u0016u)4zt\u0013kw)yI\bZv\u0001˂_3ʒ\u0019Y\u0000pR㱳PWwx>\u000eQAY\u001e\u0014$\u001aւg9?iDE5W\u00007\n\tP)=De0\"\u0005z }%s\u0000-V\r\u001eJ\u0001!,x\u0004h6y>\u0000\u001amd&.(Ļ-\u0011'\f\f$\u0001Tb\u001bh6F\u0019.\u0011\u0014C\u0016۽\fY\u00129\\J\u001b(\u0016D\u0001KqE~\u001cLKHSU\n702ƻMg\u001bi7ޝYْ\u0003pzI+/\u0010F\u0015\u0017\u001d\u00102$ЂH\u0019RH\u0019-s*%\u00040wRԩ0c:J\u001djӻ˼pz\n?\u0015\u0015\u0017=\u0003@\n\u0010\t)t\u000e;m\u000f4.\u001e\u0014\u0015#K@\u001604<\u0013\u0015ǹt\u001a\u001fY<@o5$b\u001cS )\u0017Lݩ{\tFQK\u000b3'X\rb]!\u0011K63b#NJWx\u0015~*S@M\u0000ztA\u0017Zpi5v\u0016YvNDvL}qȈc\u0015\u0011\u0015+Ixѻ\u0000D}_>\n>,M\u001cw.Dj!KXBO[{ue#\"܉\u0015\u0018,\u0001T%\u0002\f8\\\u0010Z70\u000bǐD\u001a N\rG2DG8m,?\u0001LjZ \u0016wo\u00039Hؾ:\u0016؉C\u0010x2e4\u0014Q\u001a?;CǙR#L&\u0011>Pj:[\f@B\u001d>\u0005\u001c\\*/\"\t\u0000=j?\u0006Њׇ064\">/\u0015:yz\u0002\"0 \u0004m\u0016c&ʉoI\u0015XJ8hR!֑Fį\u0019T\u0001\u0007`#a\r饡&de\u001d`\u0019}/\u0016n[\"\u0006288\bz\u0014a8pîcS4y@\u0000~\u0017\u000e]\u000f0gil>a\u001d0\u0014\u0016\u0014\u001a\u0016kgȪeh\u0007du\u0002c/\u0003_O\u0012'ZV\u001d0etݜBpgi\rfC\u0011\u0001etQ@%/\u0004 \u0013\u0003\fB3O\f|87Q*@?*F\u0004Θ\u0010\b/\u0015|J\t`\u0017S8ޟo\u0004\u001c6]@kUGbT\u0015\u0002R;\"pw2rP\u0000\u001bBGuO\u0014،r1tJJJ\u0017>\u0006{\taT9\tP\u0006e@]R\n,H\u0002JEbIaG\u001e-Q<\u0010\u0004HNp\u0002\u001fVT\u0016\u0004FkH\u000b8 *Lv;\u0007\u0001:a\rYgd1\u001f\"֐r\u000eѼVb *\u0005k\u00137\u0017[\u0002u\u0005\u0002U~\u0003p/@n%\u0012\r=\b8B\u0006I6kj\\]1j!\u0016/^+h_GZ,\nVn/o\u0004\u0002\u0015pk3*U\u000b\u0015\nGyUӱSʿW˧F\f\u00050\u00078mthB\u00020\r'g`\rQ%d'}a\u0007\n~\u0017>n\u001b \f\u0014d[\bOee0If\u000e^\t\u000b9xMf@0ΐ]TsԾW?/)DѵQۜ\u0005F\u0015$D\u0002q>\u000ff\b\u0017tyV\u001dm)o\r\u001b\b\u0000L\u0004\u0000\u0000\u0010\u001a\u0014#\u0016\u001b\u0016\u001c6V0Ff\u000e\u0016`Zb\u0002̵́\u0018\u000b3q5\u00137״\u0015\u000eT`3\u000b\u0000\\m\u0005mq34\u00137fV|X&3bZ))\u000534|fEb\u0012}N8VU\u0005;QV`tL\u0005;O1Z]jSl\u0000fZ]P.>hW\rqTj4m3շ\u0017]h$ʰƥhڊ\u0013\u0000\u0005i&\u0019W\u0013O+\u001a9\u0013W\u0013\u0016fq^ʞkZ\u0015lfb\u0015ŭf2L9qLtmh\u001b$b+\u001b\u0000鍧hs\u0000-j3M&i\u0003UN\u0000\u001b]n/ѰV\u0013Z,Vc`\u0001hZ5լzOrd]ϕ>\u0002pfY4u}Ü\u0013W\b\u0007լ~[L\"2Q&\u000flf\u0018]n16pQ\u001cy-s}2&TLYNlf2YhLJѴi\u00169\u0000hsmDS3\u0005\u00003U\u0000TlS\u0000\u0002 \u000037\u0000T5Nf\u0017*Vo4kh\u0000\u0002hh\u0000\u0002hp+fP\u001apկ\u0000l&\\^Z#]͚>h)m3LU\u0006@R\u0003SͪÑk&y}$oML61Qy7?n\u001aM_'z\u0012M\u0003\u001c~!\u001ea!9\u000eY$C*\u0007\u000eBV%Y!GBR\u0010\u000f\u0017\u000b!C\t\u001bra\tpa!+7r\bL6ؼ2|)$@%3-=\u0019>P9\u0007\u001b\b:\\xrgmMn\nv!a-{\u001aT\u0005\u0014m2s5\f*\u0016aC0\u0013on\u0014P!+\u0013]0a;\u001f\u001f;Y\u001fM~\u000f\u001eɒ\u000en?!L\u0003yff\u000e \t&6-FiY:6\\fZ9+fC00Z\t\u0000+h/ZڭF7\u001cd\u0001p\"$\u0011Dj\u0003gI'\u0017͔\nm6\u00070\u0000-⁅qڭs\u0018\u0012\u0015Xp\b\r֪b,eL.\u0007LfZ9\u0001\u0006\u0018\u0019K%\u000f9bЦiz\u000e`p^n0$G?\u0012n),Fn9\u0000\u0017F jas\u0000&\u0007\u0016\u001cBxDi5I暂\u0010\u0003\tn\u001b\u001d38\r5T\u0017n\u000eV\\\u0018\u0006&ps܁\u000bpk0hmgWfh&\u0005\u001c6PtDqL6M}k\u0006In9\u0000چ0\u0002\u000bn~XF\u0000\u0010@\f;9o\u000f\u0001\u000eG.!q\u001c\u0011r!\u00109\u0006\u000f\u0001!0\u0014\u0016I?侦B\u0012f:\\j4B:'}ps\\x\b d\u0010@x΅s_}sf1?6lj\\>\u0004\u0010\u0000b\u000e\u0010ip/\u001a6[l&\u0017b+H\u0001\u0016̲f\fq)X\u0015Bb1ǰj̊M\u0001\u001chq}\u001f\u0002\u001f``\u0018́6\u00199\u0006)Z\tfZ9VF\u000b$C/`/E_,3j\\\nv°P\f?un\f!yQ\u0014qc\u0019x%89rҢڣ\u0017\u0007*O[\u0004y=}\u0002vwɽ9\u001f{\u0000˽AR\u001fG/\\w9r/bKq{|wrܽ\u001b7Ywn>P?\u0019p#w\u001fv\u001c\u001frb\n7{/^=P^\f=\u0006*u\u000er܋ȍ#Œ\u0014}•\u001f\u001e\u0013IN\u0006*G2P\te8w8{O\u001c\u0014H$ò|\u001b9r']\u0006*dI,8P\u001cG$E\u000e(rȍ~$R\u0004(=rr/ɏ+?'bINn\u000bT¾Dq9{d?E\u0011\u001c^'y)\u001bI\u0004=u\u001e\u001fw_\u0006ϓ$E#\u0010$?\u001b\u000fAq?q>r߽o;$\u0007*'vq/'o;wr𓛋?7d\u001f%?X\u0006wGzK\fɏ_\b\u001foғKsr\u0004G9߿\u001f?@e\"8~/?ߟۛ\u0017\u001fMn\u000fw/9Hr^\fHN^|\u00041|{0$91\"G/P\u0019ű(!ɑ}\fTΑ\u00177\u0017x\u0013_~Hz/{\u0004ȕc=ыwϕ\u001d\u001c?O\u0014GoQ~I$\u001f\u000fIʑ}\u001fqǑ}#׹/\u0007ő#{\u0017|\u00147\u0018rR\u001cC~\fE1\u001d\u0017/~ND\u0011\u0014y_2zn\u001faGHq\u0005*`KqcYp\u000f#9\u0006*\u00149\u000f1*AEɱݏ\bߏ/\u0003\u0015n(rܗs#K񗁊}.~{\u001fqC\u0013_\u001f$Kq(~\\/\u0003\u0015.r#\u0007K1*Q,E+{\u0003Q$-=~Ώ\u001c\u000fOzr\u001f?;ǯ\u0017M_X\u00049}\u0012$+\u001c\\I~\\HǏ\u00138#)zR\u0014?\u001b>~ŏ\u0003EJ?$\u000e\u0012/6.\u001bjV柢i\u0015M(M9\u000e?0{ɿEo\u0014G\u001ezQ\f?\u00170\u0001\u0014X{\u0000\u0003W \f\u001f{\u000f;ۇwYa\u0018tU\u000eú|s\u000ery]CQ5'9\u00079(77{齸9\u0019pEq\u0016w߾\t߷(vQ\u0014\u0017w\u0006o#Kȷ(.vo}޷\b.߿\u001cK{?ss9s9s=s9s9?s9?޽{ߜs_DZ\"\u0017>A^N/\u001e\u001f\u0004b$\u0007ؽQλ\u000fc\u0007=I\u0011_)w\u001f{Ino\u001cNvq$Q';{';99wI.\u001f'Eלsη\u000fE_җ7G'Iҗ$AOzЏ\u001fq/}\tҋ,/=e/}rޗ!K_z\u0018\u0007;Yv#ߟoQ--^rq.k/zу$\u000fP\u0014Gq?/=\tz_8{=/}ݿ\u0007\u0018~eF|soǯ\\\u001ce9eaG>_[>zs^ݹ8u\u001f?\u0014Ǖ/Q`\u000fO~oϹ';H\rv|\f2\u0007=I~r\"9K98#>~,?DZ$'y)d}\u0017=~s/\u0000\u0000n^t8\u000b{9~\u001c\u0005\\*8-w\u001c@Å܆\u0005TU-0܈ЌkWr,\u001b\rCh{Ѵ\u0018\u0000޴٦$'Ccȍa\u001e\u0018K+&K#I>\\\"G\u0014y\u001fn//__\u001c,AJ.r=?r{Ⱦ9.d(~`HaI$(n$}\br\u0011\u0014w\u001f?Hv{y}\u000f\u0007Gn\rͿ\u0017{ٿ0\u001cIr\u0004?\u001c7ܷ;1ܞ\u001bɿ7'\"\u000f8ܢ\u0018xa\u0007y\b.\u001d\u0013nb˒s9\u0012}ܠ7G\u001b,yHn·sr\u001fw$9\u0017Hr#H~$I=\u001aG\u001eE\u001cAqs`AroX Y=F?X|>c/\u0018~w.\u001ee\b{\"y1\u001c1s\u001e@0$Aq`\u0018.W\u0011\u001d\u001cG\u001f?\"G\u0012\u001b\u0005;\u0004ˏ+9W^r0\u0002(w!/Ec\u0018\u0007P%/=\u0004?;Mrra\u0007QA}{\u0012`\u001f\u000fnK0\u0014\u0000\u0014?7r;H\b{G1\u0004B$7\u0019xqZ\u0000qopO\u001d\u0014=8\u001fɏ\u001c7߻7n΍\u0017\tv\u001en>8\u0000jܢ\b\u001d,9\u0013I\u001d8\u00179ůƐ\u0014ǽEPfLnzT3%\u0016P6Ӫ\u0013L,\r\u000f\u0000_8Kv\"8r\u001d\u0017ER,q;\u0007P\\\u001cHnr\u0000,=H\u001b\u001faӉ9G\u0002\u0016.O--\u0011\fE`&}H;$Dz\u001e\u0014w`E>\u0018ES8I\u0010,wHRr\u001ecIsn8﷪\u0006*=\fK{wdX`&\u001bj\u0014}\u0004c1\n\u000bm,\u0000\t,\u0006\u001c\"y\"ɓ\u0003\u001c\u00008r!\u0018\u001e\"j\"+\tT\u0002\u0015K;r\fwHNr2윇\u0001\u0014\u001f\u000fINq!\u001fy'w9P(\u000f7\b<$H$/\u000fܦ!\u0019\u0017\u001c9‰{$(\u001f?n(%\u0017r;pbA1'EP\u0002tl3׭\u001b&?\u0018~!\u000fIUU\u0012\u001c=ܜ\u0013ɐڻ\u000f9\\\u001f*U\u0005^\\?^\u000e]{1rnU\u000ev2,@\u0005\u0003/U\u0000ſ\u0001\\\u0005b.\u0002F\u0003\u001eƣr\"ܱ\u00170{.fj\\\u000b2\u0004kA\u00068Z\u001ft\\7\t\rJރ+DkR%\u0001Džq%`T\u0000jq\u0014\u0015݉f\u0010}\u0010f\u000bx\\\u0003[2lT'\u0012\u0011p*H_Bc\u0016b2\rȑ)7CRPmMAVҜH%^\u000b\u001aBgUxz\u0002^0#\u000euZ`:+d;d\\/.t\u0000w\f\u001djhCgyb(C\u001e\b6\u001c*2+v;$Ejj\nT\u0013(Ѱڮ6K'\u0017\u001cTE3Z8y+&\u0003\u0018̩ DŌb6\fP{l\u0010\u0001)Z\u00120\u000f<\u0003y\u000b2\u0016.R#0(,$],D\u001aV\u0001\u0016;x\u0001\u0015`ɂ\u0001|]I\u0013(t:\u0018I\u0007M-i8\u0010\na=YxW50B%\u0018f0g\u001aEs=\u0007Džz~I\u001d\u0004h2cM\u0006\t-%1NjU}G4U\u0017\t\u001eH\u001bT\rz\u0002SrK\u001a[Gh\u001amG\u0001mTQc ,%\u000bP\u001bQG?E4\u000bK('\u0019hbpd/R|`E?&m\u00165\u001br\u001c|NX\u001eM\rÐU+\u0014x2&AW5J\u001ae>\u0019ɩ\u0004\u0002Qeos\u0018Q\u00177\u0007\u0003nY)]k9\u0015y$k(\u0011*M7Kx0`\u00190m.4\u0004\u0019\u0016K^l\r\u0017xb\u0002n_Wﰌ˲-6\u0017e1m\u0000{\u0015a6.0\fǬV\u0011\u001a(r\u0013t\u001f\u001dJ<\u001f6A^4A\u001b0\u0012hkWFqG_ٸҘE\u0002\u0000K-\u0000kn\u0015\u0012Td\u000fZn!bT\u001b\u0005\u0016\u0006J^aP}2V\u0012f\u001fqZ>{~Y\bZFb\u00132\u0017t\u0003@@\t%\tZE3\u000byjJ3Y0l(&H8yMt9@ϙ\n\u0006պq2+CD[˛\u001eӌ0O30\u001f\r{-s-bz\u0012\u0005J/U2H4\u0001\u0001I/=Y6y,0\u001b`a\u00136v|P*SQ\b\u0012%\fC:\tx\u001dwVa R$/\u001b1M᙭^\u0000^i?\u000be!ڔ\u0007\\0\u0019tC\u000bK\u000e^:\u00154\u0003V\u001b\trYF\t\u0016P1Bybߘ*\bQY\u000bz\t}\u0005߁i@³\u000eX\u0016\u0001zY3\u0007<*fW\f+\f,`IZPq!p\r*.\u0017,\u000e\u0001Rc~\u0012beӤ3jJl\u0016\u001b\u0002C\u0012E)\u0002\u001c\u0000UJ@%D}R6\u000f{or2v\u001a\u001c\u0014l\u001d\u0019\u0016$\u0010H|di,hd\u00185KmQ;wMY+\u000574Y\t5D\n\u000brQMÐA\tUiG J+DzH 9Mڰ|\u00169h,J\u0000$B\u000beb2\nd\u000bP\u0006_T<\t`r|\u0001.SAh8z(m8luY\u0007\u0014\fd\u001f^j\rՔ+IԍBu+&( X\\1o'T\u0017`!Gh\u001a\nlejĵ\u0010\u0002Mm>\u001fL\u0019\u001ft@@\u000e؀dUH#F׻~>HB\u001cd\u0014lJ\tfUYS!j\"0^f(/z\u001fj\u0019R*Q\u000fH@*#ѧ,<\u0001T\")(DM%+.Ԅ\u0003mJ%[xʲo6\u0004;\u001c/yM\u000f(\u0019>\u0012\u001a\u000b\"P\r4*\u0011Mjj5|[M㋶1\u0002dY{صa\u001a촑Sb\te\u0016\u0017\u001al!\u0002h(C0\nA]\u0011eX\u0014\u0000,RB8\u0004iU\u0019@gj-a?]\u0016(uL]1L2݄\u0000v69\\\u0017h>7Ϥq4E8\u0019-\u0019h\u0014jC!80H'H\u0010JH\u0003s\fEsF\u0016\u0001\u0006\u0016餐U]+A5\nAH\ngDSMI\"\u0016V*\u0006\u001a>\u000f\u0017H9{“q\u0016W\u0014\u0002չ 2\u001f\u0003\b!V\u0005է  Ɍ<@/Dn,mQwg\u0006BC_qP\u0011!tc\u0016ό\rKZ\"ϬB:ZzRz\u0006Z[YwRBCƣa|Uj!%(nP\bb\u0011\u001c\u001b*\u0001\u0015\\Xh\u0003͚=hW\u0017\u0017J:~\f\"\u0002NJ\u000fIL\u0016œ\u0016\u00142\u001dbYޔӰ_U^_\\/D\nEd\u0001|%\u0014l \u000fÒ\u001a\n\u0003҄,%+\u0003\nl?rW\f8\ny\u0005\u0001S+\u001dCt\u0014zG\u0007b^>2\u0014 \u0003H!M\u000bMAV4$9\f\u001d\\ j\t*5knff4TL\n$\u0012\u001d2`1f\u001fZaFbF7\u0019\u0005K\u0002\u001fSռz!\u001c5\u0015VD\"\u0019\u000612I&o)}V6c`46\"K1\u0019P\u0012VS\u001f-ɏG2dt\u0002TLz)W\u00196\u0010b\u0005-fRT\u0007%\\\u0011霴\u0010JH\u0014\t0g+\u00101/e\u0013\u001bύZG\u0015\u0014(\u0013\r}O&Ýy_P~ш⁃Sm\u00146(\tgLxAkM\u0011O\u001eiU\"4ZT朵\u0014@Z|Pޥ~第\u001fX4_\u0001]w\u0002\u001c i\u000e]B\u0015D9/\u0006!-Ph\u0017\\4)P\u0013ӟ\u0006E\u0011,\u000exp`٫ӐWf:\u0004\u0016J:U,/\u0010\u0005\u0014XiuU\u0015C=&\u00121{$B<\u001d\u0014C0LOgj\u001c!*7SQj\bP\u0017iJ#F\u0018F\u0011\u0014\u0019!4Ө, tx\u0001/>:zb\u001f(J5ߩ\u001f؉\rk\u0005\u0019|oL\u00105l'`a%%\u0005yBxCt\u0003ț]?F;b#\u000b@\u0004\u0005?\u0003^+4[7:\u0013\"\\\u0017:\u0006\u0010)5\n=xN4ӄ\u0012'&EJejW31`hy%\u0016ɴ,*(΂C\u000bL>\bJ\t-l=}HZ$k:Hz\fE#ɫ\u0003X&\u0003‰\u0003\r\u0002Ă:e\u001eE@;\u0017;\u000exP]\u0003q\u0010QJeE\t\u001a 9\u001dU:\u0013B4+P|5T=c\u0013`}5\u001b}\u0015LB\\4\b. #Y\u0015n\\Fh\b\u0012\f0X\u0002}]:CۣUZ\r+\u0004^\u00026Ү$h:#0F=fGA\u0006\u001bW\u0005٧\u0002jfx\u0012<\u0010\u0010Z)4\\A>[\u000e@\u00115 FA\fq\u00035sX\u0017 ~-&\u0010b\u0011\"iⅥ\"\u000bKfY\u001d/\bj\u0011CT M]\u000f\u0007jO¥!AҴjIuq=*u\t\u0015\u000f(sӟ\u0017\u0018-\u0013\u001a@=V'\u000fNo\u0006\u0011(u%9\"\u0007#\u0019MDB6\u0003DDn,襂\u001e=;\u0001Μf|;7^ &bT2I\u001e\u00192g\\טy!U\u001c\u0006\"0x|w`\\?\u000bԶ/VU$K.2\u000e67\u0017\u0015QwZ^t1N/1B&\u0000\u0017Ld,ČY\u0004\u0003ueCjKz편r\\\u001ae\u00119(䙀`\rf\u0012I,\u001aEL!\tK@F6QB]@\u000fu\u0007\"\u001d\u000br&\u0011+\u000f\"DY2hDl,\u001e\u0002\u0012uKQĘ\u001cS\u001bJ\u001a.b,F?G\u001fpp΍Mbc\"\u000b|\t\u0004Y\u0005\u0001\fе\u001aM4~S^\u0014<ԸHCp!2\u0003\"Q\u0012paB\u0001!\bE\u0001Z#\u0010\r]\u0010 \u0017<<ƄR!hN\u001bx7F\b\u0007-T\u0005\u0007Cu$e=8\n-Qf\u0019E1*Ft\f\u0003XwTW|KEK\u0004\u0006|g\u0017T.J[\u0001\u0003M\u000fPMpey\u0001\u0017ZqYdZ^\u0017V5\u00197>3\u0015\u0019\u0002\u0015vy\u001aP٠\u0018BY>Z\u0006N\u001cX:\bZI\u0016\u0011\u0018m\u001b@/\u0010L3 /`#\u000fb<\u000fB%RGAE옔3\u0010\r?DAxd\ngwZ9-R:p)\u0014`D\u001a`SrW\u001bs봂k@f0YX,[k$3\u0019ׯsz\u0018-\u001cLÐA!{OK\u001f\u00143\u000eN\u0001\u0002f25\u0018A\u001e\u0005:\u0001X\u0014aYTLJD\u0002P(\u0011s2!*\t\u0015\fɬBR#M@+`i<\u0000S.\u0001˰@\u000f\u0011\u0012;\u0002Xʬ18ajm=il䄳\u0010r\u00141\rRj6^\u0019\u001c~odЂT.\u0012v\u0016$\u000e]\u0010Mf\b@C*\u0016@\u001a)t\u0016żN,Y[*5%f\u00191\r\"/\u0017@a1\"K\u0006N\u0015\u0006\u0016\u0005Y,C{]\u0017^k\u0004\u001b[\u0003\u0010\u0003؁b\bJ\nP$C%u4;͕>\u0013\u0019$\u0013t\u0001lq嘉\r1/`(+laWGZ^#3Sס\u0005*v삄5TD-\u000f$\u0000ly\u0017LCh/5a:Mk5@rkU|}2!s;\\IjSYP^`k|$n):0Ff\u0010-/C\u001a\u0010Μ(@\"\u0002\"[\u0003\u0010\\\u000e'W\u001c\u0000{\u001bGC\u001e\u00176I BWp-PI:T\u001dƀ.>; ]\r҄\\\u001dH'\"\u0011M(%ˀ@ѡ\\\u0006'e.\u001b[>\u0018r3[PdS<28$ր\u0006\u0004!A\u0007t\rWry2\u0007H\u0014Z\u0014u\u001a\u0006J'Bu\u0005$@8R\u0001nCKaj\u000380h8@\tn'R2Ueu3x\t!\u0018P֒$|\u0011\tD\u0010c6fO\u001dʅ\u000bS\t\b=\"KZu&nn\u0016&\u0006fqx\rK\u00139񊋧^\u001cV46\nۑ2!ڕ\u0018R]kll:z\u000ba|\u0002d\"#讄cL0\u0011)(|@\u0003\u0010A^fV\u0014fRF&ŵ@G%L\t@0z\u001bEfCp\"4\tC1Qh2\u0004C\"\u0010\u0002*^ԃh%\u0005%T\f\u000fO\u001eBaR\u0005^\u001bA^\u001b\u0018RGJJ)̊*78k?{q ϋa\\\u000bUn:p!hN}thLy+8^2r9rNuЬ@tFW1\u0014UcK)U`80,\u001e\u0011?Q%~\u001cLI\u0011\\\u001b/ yEO\u0007\nO'\u0002\u0005\u000e&F\u000b-6F2\b`ݎv\u000elN\u0013K'\u0018,UT&4\\|ଌ\tHU\u0002\u0003\u0018}м'f\u001f4دE)\u0011ce\raB\u0013$'\u0005wSX<ٵ@\u001fu̐Ҽ)ġvXqC\\\u0018yCrMUV/\u000b\u00063y9Z\u001dEUqrVR9\u0016K\n};U\b\u001e zQTř@\u0001NB\u000f\u0010:3\u0010h*NL0Rw_byݏZ0u\"c/&yD\u001e\f\nK&}A\u0005 ?צ[mDk\u0014oY˅z,\u0010mssZ\u000bafJ6VnQR|\u000e\u0007h\u0019\r=p0\r\r4\u0002*D;\b\n,\u0000S:>ִ\u001c\u0010kzfE\t\u00165O\u001fSԬ(\b\u0004zuL>P\u0010p^\t\u001dD457'iF\b\u0013\u0010^\u001e\u000e\b\u0015\u001bnK8ȢC\u001a\r\u001d}Xn&\u001d칲{\týWŴĆ\u0005Z`y]\u0007\n}\n?LsoJM?EEMa\u0016\u0002$\u000b\u0002q& K(3Ω\u0006yԙ\rZ\u001b1wQšQo\u001b\u0005G\u000e.0uA\u0006J@V)\u0005BȦ\u0017\u0004vu%\u0016I\u0018C\u0013[gC\u0018z~\\^yQM2s[M®$\u0013u}(H|84l\u0004<\u001cC<@\u0011PFd\u000eQ¦t\u001d'\u0001(5L&>q}/;|T\u0004D!O\u0013éH\\:R7nFc\u00035jgdomF@O2d\u0015nL\u001e\u000b M\u0018c\u001el:\u001azk\u0007\u0000\u001aai\\#\u0007$\rJ⠛y`i|\u0011\u0005\u0005 9\u0019VF>+\u0013\u0005*Wd\u001a\f%.\u0004?Zx\u0015[f)'LX*(th\u0018\u001dpI\f2P8\"s\u0010\u0003\t?H\u000b\u0010\u0006\u00185\u000eP!`RDžpE\u0004S*@F2\u0019ԑ 6P\n\u0016,it\u001a:1٬7T\u0019C\u0015N@a`v\u0003V\u001c\u001b\t6,\u0010L\u0006\u0005@\u0018B\u0016\u0014Z\u0004BKA4\\ЕB\u000e\u0003vQ!\r\u0006Ԁf4qkhr\u0003F\u0005BQd\f+\ffok\u0004q\u0005H\u0015\u0019ZY\tū\t\u0013Z?\t\r&,Z:\bc ܖ}(\u0016\u001a`E\u001d)t39jR\t\u0006ҡn\u001b&\u001a\u0002\fX.ʋ\"+<\u0006\u0005Bq]ZeF\u0019\u0004Aek!\u0019;1oƨ]\u00057ù2\u000bP25DjQ,\u0000\r\u001c]pLzP\bU\u000e\u000b\u001c$\u0014Ii\u0016\u0007M\u001e\u0002ѩul2]9+oBFd+d37L)\u001b(٥\u0003+\u000ep\u0012D\u0004.*kS\u00132\u000e+!2\u000fFxO\u001d\"\u0006\u0000\u000e\u000fi̕\u000bМ\u0017D\fB\u0005b\u0016DFlPSoj$@3OH\u0013! $\tb\u001b8)^\u001c>>OΈ\u0001\u0014j\fͫAg=hjZ\u0005L\u0007$\u0001\"&zni*\rj\u0017B/\u001bQ.+\u0002Ce\u0005Ł\u001a(Ԏt$}\u000b\n%G\u001e\u0016TNwLB\u0005Ì\u0003+3P-Fq츂Q\u00115d\u0010mhc8d4\u0017\u0014Iz\"@5~A}\u0012\u0011R\u000f51`ΐ{Z\u00129hp*\u00190㤔\u0019\"I\u000btgZ\u0013ǵ\u0019SeMC\u001b\u0018\u000b+Lj\r EIT3/B,P0ԍ)D4)\u0010C\tTx\u0012PE\u0010O\u0000t\u001a'\u0017oF\"OZ\u0010\u0006\u0018؄אBZj#LYt\fw.\u0002je$T֎C\u00106I/!&0\fՁ\u0006\u0016i#zYc?ѫ\"޵3\"V\u0004\"T\b\";_ AT;{\u0015;E\u000bXm3Tzk@\u001dw&>\u0016\u0014t#b\t\u001bV\u0010-1I϶^ rJ0s\b&ÖHMj\tR\u0014\tgRɤ⦪û\u0003185ձk瘩\u0012\u0004,|9.mjF#m)6\u0003\\@ 9C\u00113_-/&y\u0000 sVs\tyjn^\u0005Bz\u001e\u000b\u001bf]fә\u001axO\r90LA ,`\bV8^EC䬌j!U:\u0002|\u00103^\u0003\u0016%\u0017\u0018'\u0003Ơ9k鈧LP\u0019\u0019†S1A8=XVpDm>\u0015LmAi\u0006˺\u0019ʚv FUVر\u0001QJ\n&Z\u001aE_%\u000e\u0005t1f]~{B\u001bʟ\u0018$؆.\u0016)\u000bU\rp55\n1\u0003]^(59(U]z&^5e\n4\tz?ݑ\"X4F-,KF\u0005e&~!opOa,\u00122;8#/0j\u001c\u001e\u001a!iQCȄ,*%pY\u0001tƍgC\u0007d 1\tyN\u001a\fc)AJ\"\u0006Ժa1\u0014M^ߕ7E;G%xGsi-B⢞*kz^^׍YDۺBB\u0012?\u0001lv\u0011cUEkT~\nPH5yG]T2\r\u000bX1Mg\u000bfP\u000bVG)DI]t\u000el\u001bn\u0016\u0014zI R\u000f<1H,\u0013&6;¨^\u000f\u0001U\u0005\u001a+\u0014\u0016\rX\u0014dE\u000bUR>^@u\u001ai,Q\u001c0\u0004$\u00150&MEQ-aM)d@\u0017\u001594$\u0013\nIU2\u0019Z,4O驲\u0014\u000b$J\u0003\u0012\u0005^yXyJ\u001a\u0005ۄ eeXt4r\u00132\u0012}\u0001(2\u001deb\rNAten\tJ'ՙڊ\n\"ڪaŶ\u0002m\u0016Gq !W\u0019NH[\n<\u0010Ap#FG@Y\u0003\u001a}6\u0005ʡy]\u00114Nll\t\u0019@çو\u0012DIƔ8Q\u0004\\R-\u0005h\u0004xH]$\u0003V\u0004>kbG3駈hV\u0016?\b\u001c\u0010WP\u001dRD& Z`\\(e`\u001bQ:\u0005y]77\u0015o&\"@/0T%\u0002^G-\u001bi|yF\u0003+P\u001d\u0002a\u001fb\u001d\u0007\u0004luEk\"&6X\u001dڐBzYj;\t\u0011#նb\u0015)\u0014(\u0006\u0012\u0017`E\u0007:\u001a%\u000fZ\ru\u001d\u0016\u0019|1`\r\f\u0010.\f\u0007UQ&c6LbI:\u0016R]XZ\fDI{\u0002j때\\\u0017\u0005miiQaa\u001551.ôf)\u00187\u000539N\u001ele.2F\u0016(l|b\u001db0%Cɵ@!B׹\u0014\u0018AӁ*g\u0005:\fV\u0011C\nYh!hv7\n,tp02$\u0002N0j!vX\u000e.P¡\t\u0010&O\u0007-2\u001e*\bD0\u0011\u0005\u0010\u0013z`^R$\f\u001b\u0005\u001a\u0014\u00024D,ԬZ@\bB.q^k\u001a\u0017AlBǙe$$\u0019\u00153j\u001ez\u0001;\u0001]Д_bb=\u0004ѦN.\u0005*ୣq9u\u000e\\T2U0+(JXH\u0019&lE(\tDH\u000b\u0015\u000ef\u0017,Vq!mX\"ew\u0018!O*\u0001\u0004\u0002um\u00015D\b#\u0006~ ܊&f \tmȐzW\u0017#R:̵\u0013b\u0015\u0014\r\u0018x\u0018ңL\u0001\u0010\u000bԀ(t\u001d\u000bT0c/\u0001\t>)JY\u000e#4p dpX\f:B3TWG\u0013IO\u0014\u0016Y#AeP>\u00143\u0016l3J[j(\u0002\u0014\u0015+B\u0015/jE'2!LPZQ\u0019'\t\n=v@ïu2ƚD؞A,&\u000f.t4$LYS\u0005\u0014P0 \tB2\f^Xyd0^L9zil\u001fs\u001d¶`CnDʖ6\u0017SC\u0006J\u000bk\\\u000b\u001dG0;,0h[f_\u001f3()G\u0018仉,V9E\u0012S¢n՝.h\\>^tD&\u0012\u0005N\u0001cr\u0010s\fJ0\u0010N$\\hD%\u0014f8\u001a\"8/2)D\u0012\b\u0003\u0018'4h-c\u0002**\u001a\u0019T,T\u001b\u0012VBn\b^`\u0005%\u0006R,\"\u0011oXFm45\u0000[f\u000fD\u001c%\u001bw\u0015l\u0010:\u001b\u0019\u00150oЩ_O@K\u0015vNt|I/\u0017\"o\u0004D\fD+\u0012b\b\u001e)T̏EgDD:\u001eU5<^\u00100.WmnP\u0015\u0004\\`\u0003\u0003\\\u001ffZDшm\u0005\fb\n\u00170\u0004zR\u0018/Wd%\u001dbrH\t̔=jR\u0012BMu\u001a\u000f1_'[\u0010G\bJ60\u0002N\u001e`K\u0018\b\u001d\nhL\u001e\u0004rNjF\u00178\\RןZIud\u0006\\a$s\u000b##Su\n\u0014|sY]R\bjq_1eT1\u00190}bkQU1XؗWI#-Rbz\u0001G\u0014l\u0016Vi\u001c=8cb0_\u0000S#\u001bضB+\u0011x\u001e\u0002\u000f\u0018eGkF\u0000Z@Te\u00151둂xJsN9eD\t\u0003C@\"\u0015\u0002Qx\u0001K\\Z\u0004\u00181\u0007FD\t.,\u0002))hK\u0002UYR\u001cP%nyBJ\bmu6'\u0006ho\u0007٨ˠQE$F^N\u001bR[nH'\u0005\f9\u0017/ H\u0016he\u0003\u001fWI}Ϟ6S\u0001/wZ%@C\u0000ҠqJ\f \u0016z]\u0007RZ,{\u0015]2@<&͇d^\u001bZɕ煐_n6\t!\u0015⛁\u0002Fn\"H\u0016\t\u001aCl:~\bpd\u0003\u001adi@\u0001\u000b\u0012Z\bx\u0004h\u0011mр\u001b\r,\u0016z]YT\r\u0010U\u0004\u001dJ\u0018u\\\u0015\nC%\u0014zwdP\r\u0007\"*t^ u\u0011$\\\u000bTu!M\u0001t\u001e\u0004tu?\u001a^@\u00120=LA-7C`\u0002\u0019\n!\u0013*1g\rendstream\rendobj\r26 0 obj\r<>stream\r\n\u0004l\u000fRi-P,d\u001bK@57C\r7\u0015\u0001RkV\b\u0007U\u001d\u000eJadl\b|4w^&\u000b|vź\b\u0012\u0005(\f\u0011t3zH\rXÄ\u001d\u0001\u0013J\u0003w\f\u0010\"\u001aNBL$D#JhBy_ɴi-P\u0001Һ\u000eZ\u0007j`\u00067Cy@L˞T\u00114\u001a\\\u0007\u0004TF\u0002\u0013Vy3Ep-PJ\u0013$30)`Tt*ˁ/ܥ\f\u0007ԧ\\P&q<@\u001e\u000b\bG\\\u000bTei(\u0006\u0016%խ\u0007MTh<3/bE\u001b\u0015A_V\u0012cb̏*D)H\u0016(\u001a#K\u000e\u0018 \u001c\u001f0\u0016T\u0002m\t!؇Y\u0019Ӂx!8h\"BX\\\u0002jZw\u0007\u001fۇ\u0016\u0016z]7V6͉Ұ\f\u001beN\u001b\u0019;QuPpκpq!T%x\u0002~\n=OAµ@9\u0002B~ 9N\u0018_l\u00197)B+srdb֧\u000e\nc*\u0005\u0001-Z*u3{\u001dS\u0001Ndh/)j\u0010\u0015p6\u0014$\\\u000bj 07Պ%\u0018dJy\u0005\u001c\u001eF`([JMK\u0002^P`?f\u0006⃒\u001fE\u0002Q\u0017*B\u0001\u0007\u0002UY@CR4\u0000X\u00185\u0011`I\\264dq9\u0000W/\u0010\u001b{$Odd k\u001cg\rAzkhj^C\u00000;[7\u0015#\r\u0005døbMU'\u000eZ*u\bpчz\u001ad6?@G\t\u001bd\u00100<׮\"M\u0006e|1\u0002 Zj=\u0012\u0014G숲\u0015-sh&ȧ%\u001cp^\u0005:Ar*,\u001a\u001fq\u001ekX\u0016i\f\u001eoF̕\u0004%#)Ùmc90X@\u001f{ڔ#N:rR\u000e\u001aEJ\u0007D\u000b#\u000b\u0007rN.Z\u0017}\u0006\u0013Ks\u0018qLn++uKb\\#J]\u000b\u0014z]瑹VfN؟i>[@Ѽ_59M2V^l˖\u0015]91Q-i\fp*\u0013P>\u0005\u0003\u0011\u0006|]w$*G( \u001a2\u0011=41bN2\b^+D榪o\u000fZu#\u0013{z`6~Ḧ\tyx^ߨV3\u0002AIY\bP3/\u0016\u0011\u000bxl#\u000b9P1,Bҹ\u0018*rh\u001f{dMR3k\nd\u000b\u0014#RقbC\u0007)\u0001g\u0015\u0003\u0005\u0005\u001a\u001e\u001a3Sem4;S\ffhꦁ+\u0005\u0017\u00123\u001bY/]X\\h*mU6ʷ\u0004\u0014kdDH@xe+U\u001e:\u000b\u0005X2%,r\u0019K)f\r\u001c8ezz.F^M$l\u0005wpL\u0015\u001e88\bQuy+9Қ\u0016}o\u000f4.0mN44a\u0005P0ç\u001c\rWڢ\\@\u0010YzCLR\u001cA6@\u00155@.*\tp[\u0016ϰ)rF5\u000b\u000bT(8\u0013p@o,p0]\u0017\u0015\u00175\u0004nY*Έ*\bA5!bvʢ+l$\"lSa\u00155I\u0018g~B`a\u0016jsZe<-#L^P\u00036ʔ&F\u0002{Ց>\u001b3Z0A;\f\u0017\u001b'\u0004sp\\\u0001\\f.cQO\u0016\u0001DpseF7BTLUO]WrXçpx\u0001PRI-ZqBO\n⹷&kF\u0005Թ,ڔ){Ӵ&\u000f\u0019}=x\u001bC\u0015((\u0007\u000b\u0005LxxQ\tc15D0\u0018RQGD\u0005-N\u001b1\u001bdLZ$T\r\u001cbY?!e.+(\u0005T\u0016$4b)d\u0017\u0010cL\u0012\u0011\u0007QY>\rk Y%4Ō%쟹\u0015\u0000[)ǹ@-\u001c[D> \u000f\u0003dTNk\u0015Nd\u001a\u001a#yE[\u0005St`3AMM\u001b*²8\u0011/Lubb\u0010(+?IXER\u0006l?9d9\u0007a񒱨OFN\u001c^|^\rVVzOA>\f\u0018V\u0006tF<4z\u0017j򜑬Y\u0019*6\u001c-ĺ\u0016\u0018'92c\b\u000b\u0010b\u0003\u0018Zb\u0013RQUJCӇ\u0016F\u0017X-h\f\n/ʚEL$r\u001c\u001arN\u0005~\u0010Tinc#PT0\f\u001a\u001e\u001fׅEX6\n\u001556\u0004Iqs\u0012$\u0006y^X\nich(\u0017\u001e\u000f{N\u000e\u0018c\f1\"c\u0012:9eN\u0016\u00030\u0012%:Xw\u0013:U\u0006x\u0001\u001e\u0019\\#R^m\u0005Q7jtݳ8\\/`}\u0000\u0003\u00167:\u001eŽ\u0001&ݘ\u0017L@\u0013E9`:\bXGAs\u0013Đ\u0010i|v\u001bfӮ\u0006ܠi\b0/΅ϑ)Y*f\u0006C\u0006^Iz*6( c\u0004Z\u0015m`젶\u0011AQ\u0002BO\u0019?54GSN,\u0006\u00168#϶-/\u001cG3Z\u0003L\"vz䂍\u001a\r\u0002\u0017\u000fBY7`\u0001]WN$Wi\u0002y\u000bƃ[B\u000b(Y\u0014\u001f\u0002VY$CӐSe)\u0010\f\u0016@9çb\u0006Shҧƒz4!F\u0006-\u0006CY3\u00148+zO7\u000b956m_$R*NAbT\" P0Ņ\u00072_F\u0013]\u0014KJG\\ى)@(R/`YRS\u0006S\u0007\u0014c\u001aa\u0019\u0007z0!)\u0015EB$3)x\t\tP:Ҭ2f`&:e~`ıifT`e\\B#Nm(?Œ\u0005DJy\u001dӭ(]r\t\u0014\t\u0004FLIf\u0013(5ه/3\"Q[^ 0=\r+VSYTL+x=8\fŁpR9C@4\u001f/8y$9\u00132kSF,ۅ>yi.ʰ\fW\u0012*1\tƚH=L'`6Mk\b\u0011-˕\be:K\u0001\u001fOHu#\u0019Х#\f&Dkz\u0001a\f\b\u000eKb0AF\u0004\u0016Qa&0E\u000bl8K[eHls:.(Ǥѝ \u001b!B!jDfbt\u0005ZPe\\U#5^4&f\u0010Qa\faWD\u0001\u0019TR\n\u0013p\u0019⯩t[7unI&dS1Clw@\u0006\u0019RoZ{\"1`NB\u0000\f\u001dzq\u0012\u0002Z_\nl\u000b=\u000fM=/ \u00103\u00150֧\u0016\"(\u0003\u0002\u0016&\u0003{kxΉϋ\rsi\u001f{B`9*+\u000bx<;A;T8\u001d4|U\u001aǜ\u001e\u0004'tԂ2Y\u00011\u0011\u0001K0QL\u0011\u0005\u001dbh\u0013bF\u001bCrj/\u001d -P\u0002\u001c\u0003e%]y\u0001R͋1\u001c€A<63R`\nX*\t*CH\u0015\u0002JGUG\u0016A\u0012Xq\u000f\u0007cA\"\b8+\u00051\b\b\u0005ޤ\u0001R\u000b2\u0017a\u0002V\u001aK\u0004D#.2ZhFErj\u00185\u0002\u001c\u0010*y2yb\u0006ӆ.\u001dtʴ+yسwJ\u0006zO2QC\u000b\u0004t\u001a\u001d\u0018~lk3VPW\u0011?\u0018z\u0017{`\b@0\u001eo\"ePWib?\u0012Y3l36#\u00050u=\u0018\u0011'\u000231jh\u0018~2Oz\u0001\u001cHe̢4R&\u0004e3n\\Ԭ\f\u0005RҬ,Z\u0014\u001dX\t\b3$@\u001a\u001c\u0013\b\u0018nhӃJ/:J^܃}\u000b5EbJ\u0000(\u000fՊfb%D\u001f\u0017(lO,(\f\u0017j\u0017\f@y\u001e\fFf\u001a\u000f>la0ǫdFz\nJGnBڌ\u001c5)gl򚆦߈\u0006\u0003Oʱ\u0006qjb8,d*^H\u00195j5\u0015uDX\u0014\u0016v\u0016h.x6hl\u0007\u001fmQˁy\u0018,\\\\`Y#k;zH\u001dz\u0003%6+KG5\u00158sB\u0006%yWŬ\u00178e\u001a\bV\nb\u001658\u001cs\u0011-\u0016\\\u0019R\u0013Yi0k-P\u0018:\u000fg^q(r\nKI{!ƊA\bbRj;R\u0010\u000e!\u0006ĴU\u0015eF\u000eNI^E\u0018?&\u00145Q\"n\u0002Hx@4ZC8ĉ}B,@\u0019.lnpn7nF\u0019ʓ )d1\u0006\u0010\u0002\u0000F\u0000@Dd\u00064\u0001ƈ\u00111,*eB\u0011x\u0015V)7DL\u0015?\u000fn}\u0013}Cn<\u00007(g\u0002դ@6=s؏b+Q\r\u001f}su\u0018iM9jb\u001bv(\u0003!V,HD©\u0004xA\u00147Ym(G{i\u0011\u0011\u0011wOg\u0015M\u00120@l y\u001coƇ,9Y<\u0010MYfv^1\u000ezO\u001c\u0015Ѕ64\n\u00005\u0013\u0011\nƼ7Y2/Jy\u000b\u0015\u000b\u000b:\u0007Rk&\u0004\u0013M%n.vB\u001c(e\u0003/=Gx\u0000|X\u001b߿ߌ{`Kѩ\u0005cƾt@9|\u0011\u001b\u0016Vk規XawBt%+\u001d`(Ebn9O5\u0003XDnۉ\\Vf vPAԆ&V\u0011+\u0005\u0016Y=\u00145K\u0018v8tu;H̞\u0002nlG~Fʸ\u0016\u0010HZPI妾ڞCe?Q=:,$1u^n)\f\u001dT\u0002GHYJ\u0000v!\f\u0017PMO\u0013\u0010/\u0010*j\u0006} 4V^яq%z_Z?O\",fu\u000em\u001c\u0018d[y1]LeYH`\"\u0016L`00b(iG]\u0012\u0017+駾8\t=znUu\n\u0002Vdq?Rގ\u0002g\u001bOCbD'\u001c\u0007l{n\u0019y|_8j5\u0013w1jiJIs\u0006g EUQ\u0007tCT7WdQ@[ZX[\u001c;s\u000e\u000e{q\u0010h0>B6X'k9\u000bz',\u000e'wB\u0016!N\u0004}A\rvŔh>>w\u0012)Y=i#N\n3~3ŮS^^lu(\u001dUg}\b+R\u0003Omn\u0000Q/\u0007g\u001f^8\u0013^=#}j53M\u00042\u0007#\u0007krvwh+\u001c;:,ȃ+c|Y\u001a\u0013SgQf5,$\u001eD `\u000e\u0010O0\u0000_ӬѴۃ\u0005뭇[\t4\u001d&\u0013H{\tW\u001dRKU\u0018\u000eb?|\bi5RDZ3k9Ϫ¡XVB\u001e`jz2ũ\b!ͳY7D>7zjv{EFhU'\r8W\u0001(\u00109\u000bq<8\u0018u\f&\u0013\"ʙN\u0012sٔ\u0014DaÅ0G\f5}Y;k3ֵ`h\bG\f\u000f12D@\fs\u0013\u0014\u0002\u0011d:tkw\u0019}\tmO52\u0017cJf/\bd\u0019rM\"Ñ\u00172'!\\Y+DzL\u00051$Cp\u0001t6I+p~18\u000b5qI\u0010#RZ\r?\u001cnD\u0011\u0003QݐŰ3\u001f[y,&\u000b+AP9JD\u0013x'Q\u001f)ip#j#\bG&#j;l#Iȷ6\u001f&R|\u0015_?\u000f\u001f\u000e \u0005?\r\u0005AW󂠦_޾:\u00006\n\u000fKu\u0000ܣfn\u0018p0V']/C\f~!cV5_@\\ܐ(/P%H\u0017-\u0019x\"4}GgNc\u0019c[\u0019\u000b^{]\bt-Y\\Q\u0007yP\u0007\u001fFw'+\u0014\u000fG(F\u0019V/\u0013jϋ-Ps>\nΧ\u0016=\b\u0014\u001bIҋ$M\u0010\u000b\u001d}s\u0003Z]9D\u001b8$4G\u0001\u0001䌣fA\u0005h\u0011-A4\u0005؁\u0018WKC\u000er\u0004XU~\u0013RC\u0005PNR\u0012n&Fgȇܩչ.ϧE\\\u0016~&\u0000M,cQ<5iyKY\u0019$V-\u001f\u001f_\b8Sd.uNGj|\u0017l>B)0\u0011\u001c힖\\c|7ZB2är,j\u0018f|\u0002r vsi\f(݁\u0019o$|3=Є\u001b\u000bƽo̳W\u0016/{ɚ4#kQ(&\u0010O(ҿ\t+6AP\u0002W\u0012Jg\t}\"\u0015XlKD-\u0012\u0007_uX19[Nc,\"ՌlՏ`J\u0018з-8\u0014\u000eŁ`DhH\u001aG&FbR£\u000fBXg\u0011<\u0001w\u000fB\u0014>ށ.l5Ly \u000f7$h\u0002ި\u001aGD\u0017TфY&&D\u0002\u0011Y\b`]l\u000fO|ªA<\u001en\u0006ۓ3A\\^f4Q]ТV\u001aZ\u0011\u0011y3]\rێB\u0016\u0006°{RPhGJ\u0017-\u0015@_sUX-4lTFnszZ`^\u001fh%96\u001bLa%0t\u0014\be^[]2\u0011&-\u0015T\u001b\r\u001e`)\u0001M\"\n\u001d1X\u0002Ǣ}8d\u0015V,\u0015JK(T\u0015;-O2E\u001b&\u001b+\u0004oГIdяR\u000fa\u0011О@\u001d\u0003=^U\\*w-\u0018-U\u001c\u0006p)=ks)\u0000\u0017\u0010\u001e1AF:\u001bQ%~00ƻH'&g5(ӳ\rʇ!S$\u0003R\\F;\u0010\b\u0018m\"S\u0000@hbBY*d0},c\u0014$\u001a7$ȉ5gay4Ԗ\"}4o(9Jsq((:oE,jW+47\u000f\u0006Jv\u001dP<.R1o\"1(53I\u00022؁\"f\u0001=0\\kA-\tk\u0014\u0005,\u0017hX;*zP3ū~_,\u000eH7퐋F\n$\u000079\u0013e\u001b\u0019\u0005\u0013.b\u0018\u001e>c&G_}1PY51L\rWY\u0018:zW&8Ёγ\u000f\u0006Z\u0014V\t@uf\"ѐ}TS!K\u0018uz@f[\u0003Z\f]]1\u001eu5=\u0017\u000bxi4?uZ\u00071zP/z\u001b{7]wI/G`.lc16gtwQ7%\u001f'|@1DdiD\u001bos([P/#e;O\u0016\t\u0007\u0016K\"Q\u0013\u001eq\u00007M\u001f\u001fJϴ\u001b\nx'\u001b\u0006:b_~M\u000b\\1\u0012ƄeV ma\r6=\u00038vyL\u0010G\u00078'&c\ts\u0004!\u00137Ksѻj5ٳ٫2Ă-SL8.\u0017&ƮqD)9z\f~\u0006\t(Elc`鄥\u0010r/8%\"T6o}^\u0016\u001byh\f@0\u0007ˁn\ra\u000f\u000ecꕶ\u0016\u0018!D?`#c\u0014 \u001bIr\u001f׆L!)tfd惡\u001b@\u0001}:;Vl\u0004Ev54%|\u0017\u001d:\u0018ꝲ\u0018[~P(%\u0007\u0015+8\u0010w\u0019z#\u0018-G\\в(ꛗhI=Z\u0010:\u0007\u0005\\\u0013\u0015\r*L`H\u00038jիȭɫ\u001a\u001eip>%Gq@\"&\u001f|*O;߭v{MM+zp\rF\r,Fs@43\u0005\u0007?6`bٴR*\u001aE\nvFPˡQw5xa(6BN\u0004'-^9ɝ\u0015\u0000b\u0002S7\u001d=(\u0017`er4R1C`p\u0004\u0005\u001e\b\u0013P|\u0010S\u0010eg2k\u001c6B1*؈E\u0012:\u001a|ۑI1\u001eY\u0007{\rb*C1\t~\u0006|kU\u0004ұ\u00134\u0007r\u001d2\u001bN\\{\u0015\u001a\u0016\u0014Q43Ј3$\u0003V\u0015\u0011\u001d\u0001a\u0005dP|r}&e\u0016mE0\u0011[!\u0005\u0011\u0000@9g\\eL$Wȧ@;\n\u001d7d\u001dM76Zlm̏\"P\t\f\u000b\u0003\u0016,\u0001S\u0013\u0012\t~\u0001\u0001\u000f\t\nZ{16\u000b]t3e}F\u0016\u001fQ̤eyf\u0014\u0012\u001d\u0011\u0013-\u0016UAI7wJ\u00065@EŹz^)$\u001c5):*1\u0000DŽr\u0013%6i31\u0002z3\u001ejF\u001a\u001a\u0006\bh\u0019BaM¨a?`\fgCr-—VN(M{\u0003\\|%,T\u000f%0q\t-^Y/ˣCd\u0012'%8OUa\u0017\fY'zQcfBt b?<@r\\\u0001I>(\u001d*6U\u0013靱+])D(B\bĿ@nw\u0011Q \u001dOո#\u0013,+~%\u000f7F]Ѫ*\u0007\u0015\u0015U0iTV݃<\u0016zkx5נQ\u0019̐O\u00032[t5N\b֊:\u001d\u0010,uz|C=[\u001c\u0007!cwA\f\u001e\u001bA<]݊ȧ\u0010O'\u001a>9C_zJ NB|/zS \u0015\u0000\u0018j\u0001\u001eJL\u00147I\u0003\u001f }\u0018\t/'\u00073LWI?9\trK~ƿl\u0002L=G}J\u000eh\r9_>\nkS`c\u001a^03x&p ҿn\u000bx\bd@7;S8UZ^DlE\u0014 8֟߰h=\t[P\u0019rV:͔I\\\u0010\n.~h-\u001e\u0007\u0011U\u0012\u001d\u0010\u0005+cHX\u0000\u0019gZoa\u001d7f\r\u0015F\u0010142Y>ytK1<Ȗ\u00109fc6F~\\Y0\bJ.X\u0003!M=\u0001.Fڜ[C/=\r\u0007_\u0005\u0003h>o\u000fӱJo\u0001Ȟȗo iqM\u0019!匒O\u0017%\u000e>dU\u0002\u0013Ev{\fsօ.7莀V\u0015#z\u0005>Iqb83a`V1?4\u0001C\t\f4tI؆h\u000f\u0003OuKB^*/\u001bv\u0000x\u001d \u0013F/@R\\9\u0015s\f.vāh\u0003}_^x~)-%*1Dynl2\b\u0004M\u0006wixc#E\u0000,L\u001f/\u0010\u000e\u001f$\u001d&\u0007\u0013;*\u0003)\r\n3j\u0014P\u0002NVv%f:\u0006\u0017S3z\u001e\bb\u0014Ú\u0010\u0015߇\u0001CP^t,.{Qy_g95\"ˬ\u0015Ƞ\u0015x\u0003-ayό\nakS6lC8V\u0002ӀNTF'0n7BwAV\u0001RG}%K\u001euB]\u0011B#<\u000b]yj\u0005ؘZ\\t)2\u0006\r\u000fLMflJ܅ߒ,Z#O\u0001\\+]\u000fޚ\u0005\u0010ES-\u001eumV/\u001b\\UPgBߺ\u0007)'F ,X0`Xh@uRQ \u001d$aVl*PlЫ\u001b8D%\u0011&Ʊ4\f\u001a\u0018\u0018u't\u001d#L\u0005&36D8M\u0006J𗄾\u0002)ßdr\u001eD\u0019\tQGBM\tWݪ9Yފt\u001c\u000b?\u0004u@wŹ}0.?L+\u0004w\u001d\u0001,'ׇ*7\u0019ei\u0011Y5<\u0018\u0010wX\u0012r]fEL{&^L֬GLat\u0002\u0004*&Ȑ[Mnk\u000f\u0016\u001e\u0005 LI7\u001d)\u0003ϋ\r‚kM>\u0015I5b}3l%BNfC4.W\u000ba[f\u0002X\u0007ΰ\u0019ÕFuo@#\r?[la9\u0002\"k=F\br\u000eX-N6mB\u001d\"[i21lN!\u001fEtDXQ\u0000++cP=Y\u000f@Ut|wc\u0017v3I*\u0006\u001bKtmN/`\u0014s\u0014\u0002B嚐\n$90兠u͒}$nX\u00054\u0000P\u0014i\u001cqeF\u0012*el3o\u0003\u0012gpǭwdG\\g\rG\u0001\u000blťār\u0017F48\u001b+\r\u0003~K\u0019\u0000:$\bӉ]0AD\u0006\fdYv\f,X.p_lᙓ\u001b1]s\u0013kb\u0014}\f2r\u001cdIf6i\u0012B\u000b&F\u0006wR.:£\"*<=\u0013\r)!lNec\u0004\f\u0005\u001f\f>\u0013?I\bc\u0014o\tN\"Pm\u000b1Y=m:8j}bH\u0013/&\u0000@esJe\u0016M)\u0000]%;a$\u0019\n̂8 \u0007Aa8r:oL@i\r\u000fSΟC$a9(o8Hݞ\u0016y\u0002\u0014H$#I;W\u0003S@+`\u0018˔k\u0007g\u001c\u0003w\u0017z\u001f'\u0012ў(i\u001b-_ ɖ,v}\u001aBf\"יMNGKN ߾\u0001d\u00133D\u001a|ߥfH\b\u0005#tI_zO}b+ݏ\u001ar@ƶ8\\\u000f{łvO\u0016\u001b-[޴yYwvYf\u001cFXכ\u000fdKf]5E\rh\u0004*&yL?\u0016\bQQ\u0005\u0016O\u0010hEI\u0013\u000f\u000b(K\u000fo\u0016\u000bAUgݭ_ZS.c\u000b~IV+\u0018EK\u001f\u0005(7\t\u0012v*~\\\\;\u00193cTdفWlA챊#\u000f琪lvZ$E\bC;\bj{)\u0002\u0000޶c\u001fE\rW<\u001bgJZj猿VOK-#\u0002h\u000bᆜ\f^c\u0001\u0006dq$ؽzoݛ$%\u0017\u0011\u001f\u0002t~\u000e9{hZY@XO1\nЯl\u0016\u000f7lZuUf|m\u0005v\u0011\u0018\u0006\u001aT\u0019]5xR_Tl99NkH%ȶ\u0004`%\u0018\tњSWC1C\u0018~k$aB\u001fi+\u0004\rR{\u000fNn\u0006\u001e\u0018RDG~߅#J0hr\tUx\u0000R_\"nP[s*e\u0007\u0016r#\r\"\u0004 \u0003\u000e\th%\u0003;\u0018\u0015Y\u0015/`'dx)#\u0016\u0010\u000f8\u0003\u0016cI@\u000b-+\u001e\u001da4xa\th\u0004e\u000b\r3\r:\u0000\nk}\u000bs7֍\u0015[\u001b\u0004(\"r\r3̖\u001f\u0005AU\u0014rק,Lc\u0011@\r&I\u0016.I^]r=Xo\u001dK.\u0015U^\u0004(Q+\u0014fv\u001c\u0014\u0004azA.ۮdI8BB0`-I\u000fr\u0004/\u0007m88@\u001e:\")\u0001pxs\u0005\"(8\u001fG\u0018Y:y6Ą7OЉZn\u00053\\t\fe\u000163\rr\u000e5ro7PK,5\u00041\u0016T*Thil]/j]uw\u000f[-Ք|z)\"vÎm;\t\u0002ɈFDo}b\u001a8\u0010\u0013\u0017\u0002Ŗ\u0003%R4\u000ev(\u0000[^\u0003G\u00019Ay\t|^\u0012 a\u001aB\n}9aZ`e\u0005m!\u0002e-w꽱4sSiڻ\u0003iݸKiu'y\f\u00022[ƫق\n\u0010q\u001b͆\u0019_\bDw.\u0010T|5 7o|;1tHX2Aژ'z#ȱ/\u0012c\u0004\u001bgh:M\u001bHƞf\u001bWY\u0007&q\u001d\u0019ᄴ%x\u000f:;ش\u0000\u0011Vn:\u0011\u00062C),$\u0000'om8\u0011\u0012@7C\u0007-(Dx+9%\u0014LK\u001dډ\u0010zSf\tq\u000fTFG |\u0015^k\u0005\u0005J\u0017Q!\u0015\u0014feB\u0006Y\u0002\u0006*b\u0015\u0011aap`6\u001fxRD\u0018k\u000e2Ifv'J\u0002\"W֧ynAX{cňkr;\u001c\u000e2'$4i\n\u0017͢%=jz\"0,J\u000bN(ƩDp\u0013i!3DkuDn\u0012X8\u00031>\u000e\u0004BL~o4\u001e!l\u001c- LL6\u0010<7(ˬ\u001cCܬ\u0007#ρed\u0000t\fD\u0000SYQ\u0013G]\u0001Y\u0017l\u001ex79J8FY\b7\\90\u0002ɠ^\u0004\u0001n\u0001f\u0005Ѓ]L\u0000-0sD\u0019܈Sn\u0002&\rل+F;mBB\\\u0001Lv\t+I\u0019\\q\u00015\u000e\u0000XΛ W\u0002\u0001 pڹ\u0014IDkK|F\u0001ݛ\u0000ː\u0005\u0001M\fv\u00104= 0n\u001f&wb\u0000Ƴ3uJ;씧-\u0002&!\u0001B\f\u0007rq“\u00150k\u001bt<\u001dz\u001a\u001d \u001a\u0015z\u000bkO2V\u0018Q!|\u000b=8@O*\u0012UH:\u0003ċܝ>g\u001b@\u0000~\u0018>?h\u000e1\u000bRJPQ-\u0006\u0015\b\u0001lK\fJĘ)rDd8M\u0001\fL{\u0001<\tu\u001aj\u0013\u001d i;\u001dY]w\u0006VY\n(ش[INg\u0001\u0011\bbU\u001213\u0019%bv,X7scD&_kt\u000b@׎\u0003RdIl,^\u0003>\u00077̫=GMWbrx:h~Zd\u0012+'/\u0017F\u0002Ys3{Wx\"\u0000=P\t)g\"(\u001cIeh6&8o\\KY\u0004W7\u0016ֆ\u0004*\u0003\u0002Y\u0007l\u001c\u001fy>oY`;\u0017t\u0019݋2o\u0011VEk),nf\u0017ҪQ|8b7;BeH=\rh\u0001WVA?s\u0003B=hgұѐ\u0004/[V+H\u001dbV\u000e\rS\u0004b!8ჹY\u0016\u000bD|zR\u000eY<{\n\"\u001a\u0016\\fXK☢uBR4⎴\n6\u0019W\tu\u001f\u0004'$\u0010c2\u0010n\u00127Oa\u0005ɸj\u001dSV/\u0003S7Ԏ\f\u0005\u0005ذV\u0000RiY\u0014SF\u000b\u00190~hI\u0014\u0002ԢM\u00198ኘsU\n6?eD\u0012\u001a\bc}D\u0004\u0006q~㐛[$STz+<Їeh~\bL}wWG\u0016\u0015\u0011#ЄЕ@W\u0016ա6k\u0016k;\u0019V!\u0001߯Ym\u0014dGUlR{Uؘ\u0007%^>~Oћ$)\u0006N8v?Muӊi8[vmRǨ>èw`+:\u0016MbuV3\u000116q}\u001f\u0017aq\u0001\u0002^:[arȒ9|=*3ǛFD\"Wi7\u0018+i3Ҳ(鿑\u0013,NB~2>H\u0019kt}\roٷ8ޑq\u0018/\u001f/Ŵܘ\u00150\u0007)\u0014)^k\u0004R\u001b+\u0011`xT%Xrìπ\u0015tצ\n>ilNZg%Ux\u001dK(\u001a\u0015ߘo'T;\u0011`Guu\u0019\u001b>\u0012`LfA\\M)\rV_3es\u000f\u001eACb\u000f7Fy\u001a˃\"NN\u0012XUMjM4j\u0017E'dL\u000bDvQ#V85E_\u001a\u000bh2\u001d\u0005i>@\u001f\u0012[N\u0019S\r\u0011G!t\u001b>qs\u0016\u0001Qr>;(\r©\u000eR\\%vK\u0001NF\nZŒrn\u0002%X0dṞ8+T\t\b.?,ӥ\ba\u001c{\u0005R`8<>\u0017]=3ęm\u0018\u0014Ab\u001d2~#V*~qzIO\u0015hJu\bƤz6V]q6>x塁m^L4!N\u0019.\u001eJ.\u0002~T^zj],v\u0019c\u0014LGĐ\u0005}-֘E\u001eVe1yrZ?Axu\u0001CcX̊2)4\u0016B&ہ\u001bi\u0001:f\u0002y?[\u0015[0LJ\u0003} f\r\u0007.v:\u001d3\u000bG0ԑzx\u000f\u0012#dQ{yzC+ʹA>*d\u0013\u000ekL\u001a\u0003\f_9:(pcr_txY-!at0.b\u0006!n\u001dd&UV(u;ef+\u0014\u0015\f\u000f\u0005_igG!t}\u0016x5^$\u0000XG[\u0005=ށݻzKҊ\u0018YpЊz\u0000,S\u0017d\u0011B\u000bx\u001dׅ.2\u0013u\u000eia%\u0011c^ri\"fd\u001d4\u001fN)I-˲0ZZis\u0010n͹kϛߑ\u001dY\t\u0005\u0010&\bk\u001cl.a^UeEE$\u0012YM9pz{Y\u00003,S4I\u001cYhN0a\u0014V@\u0014yv{̦]Mt\\m)WX9Z\u000b%\t`v%cj̆AZR\u000bH\u0017Jo7\u0000O\u0016*sr\u0007Q$<9I(W/4\u0000C]^Y£6Vw\u0013h\"\f&mGwF_W0\u00147@\u0016̷{:\\ӑoPlOۻ޾2>y򽛪^3W%k\u0019-S]){I-$?&v5B7LX)z'*@8 p|kÏ[Yzů{2\u0018{GɀAJ\u0010Eߎ{;+H.\u0002\u0003p\u0006i\u001cQj!\u001a廅\\h\u0006\u0018\b\u0000\u0015QHH^J\u0017`J;x||#\u0007i\u0001D:AܧZY\tu3& c\u001fj|5\u0012$e\\\u00003kIxQ{+2MX@\u0018D񠷫]x\u001b*]lA\u00135hUQ\u0017gcl\u00024\u0018Y\u0000A\u0013)vl\u000f0kS,sʔ8\u001aXIx5L\u0015\u0005\u00116i^2\u0016QW\u000e\u000eJ\u001b\f=\txE\u001f\u0001\u001af!.F2=\u001aQd!ֶXT\u0004\\@ei\u0018\u0014\u000bz3\t?A `u\n# :Ypr%d\u001bDV;Q,CH\u001fCuٶYc5a\u001a\u0006-Mc\r& \u0006\nb\u001f]sc!v\tMP\bvl*W'\u000e|\u0007G.Yl@6\u0018\u0012\u000eŖ%YkYJnʅ\u001e\u00010i\u0011{\u0019\u0016I2\u0011LqfR\nї\u0019~ȃ\u0005\u001a@D!\u0011\n\u000bhAd>I\u00145M}\u0002Qi@0(wFM48\u0004ٱZj9J+fd3L\u001b%!?*5\u001c\u0001y\n{;$.^cj\u0015%1#+H3L(2S306D܁\u00102J[\u0004g|?]RL\u0014RYCd(\u0015\u001b\u001b\u0001sQ @'\u00004^.KW\u0006n\b\u0013\u0011#8|\fשf\\\u001b\r\u0007Qhg\u0005-rkY@ƨE\r/ȑA#{9/\u001bf\ra;z\u0016R)P\n*[z1P%a\u0005xt]y~\u0017fneeUVc\u0018F3\u0010rm\u0019\u0003z%>{97cY\u0019\"\u0001._C\u000f64:\u0010{d,SWTG$U^0\u0011m-s(*uND\u0017\u001bY@L9Q,\u0006n_oڵ\u0015n\u0011O\tg\bm.r\u0013<\t5F\u0005Kpfr\u000fӞ\u0018\u0006BC\u001aAT1\";(\u000f\n#ܫ\u000e\u000b\u001d2ܞLȜ%иD8qZ\u000e;r\u0003\u0011ܚν‚*42ij5ڑ7)wzY֎x'*axg\u000e{}{\u000b\u0005vz皑`7wW\u001drwR[u<'Ocrcs=\rH\u0019\nG\nN4'̍ \u001c\u0017w\rYĝaT%\u001b$;d\u0016'y@r'j\u0007hm\u0018WN,\u001a?[,am~ż>,鲬;2ݙl,\roKfi\u0018D\u0019K\u0015p؝Z}M,*N\rWRO\u0011),\u001d>\u0006w6D\u0001vV:2Bc\"\u0004\u0015/ZˈĹ\nCˠ=N^8\u0003\u000fM(RLt>.Jl\u0007rt*G|\u0016)E:DZY>\u0001ۏд\u000fO26E\rpK\u0001/[f# D\to\f]'imcB2JP=\u0012\u000b!hJ'H?\u000e\\\u001e<\u0003n\u0019]\f\u0016ĉ)VƘig\u000er1ĐKeuE\u0001\u0017\u0005\u0016\u0000h®\u0012\u000fgo\u0000~&|ëƉ\u001a_=jb\u001cD@\u000foخ'\u0019\u0011\bQk,]\u0003RN\u001amELeA%-\u0018,)ʘVXU!PSQxgp\u0016?s*zijr-D\u000e\u0002$g\u0016\u0007Qw\u0005/3\t49G\u0015^\u0013vw\u0005yG\u0017'{\r}2?\u0005B\u0012`>O@EvV`oyp9!B\u001b EE\\Qh\u00191H\u000bWvΣ$7\u0014g7c+Z^q2\u001ajeQ9EF邔\u0012\u001b\u0010r#fDc\rd\u000f\u0007wY\bU\u001d}\u001byI\u0013\u0017\u001bQ#u֍e'\u0016:p71E8\u0013,mߘh,WE\u0017B\u0004\u0010r1_|+[_p\u00107g\u001f`\u000eH(\u0015ķ\u0007\tPg\u0003\tV…ͯOĜ\u0018Q>6\u001ev8U\"A\u0007@W6@@-u]\u000f\u001dSzͲQ+.\u0005\u001aF7~$HWdћDAJɬS9:\r8B\u0010JB%%nF>\u0007Mj܉ \u0010\u001f7j[MrmiO1\u001dS\u0010e\u001fƥ-\u0006%=KyKL\u0013a\u0000C#\u0018VT>݈ҊNѱ\\\u0012HЩ'_\u0002_ycca#_EϦpaoT[kG.֣sOs,Jݼ[Vl'DY\u001c)'Z9M\rX\u0003G\u0015*Jp]\"=ڋqI\u001a,\f;\u0016k\u0000)\u001c=첐KbLe}gDVaAJ>(ӊvnr4\\yjw\u0015D­+u|}B?\u001c.\u000fKna\u000b\u0011uᨣe-\u0004h$d6\fo6zWl%P\\O\u0011\u000f\n j[nI\u001f/\u001c,_\u000fW\u0019F95Қ\u0018\u001cmsE0\n`M\u001ee\u000b\u0015R?]R/{hmy1.O(Y\u000b=\u0015딁\u0005p\u0005.5O\u00188ǡ94\nKߌ{Y9]\r-%Ͻۤ\t0;t\u0006cuQ՝;\u0003\"X\rg5嬱BK&sbHn(\f(`@c\u0001^-裗4glvG)\u00032?=\u000bV]5\u001c\u0010D6\u0011\u0016\u0016=4f\u001d#İ)#Ws\u0006&ba\u0010\u0007͉'b\u0015UX\u001e=(\u0001;D̒E$\u0011YMQ'b4n*\nUj>B\u00112*0\u0005\u0006Ul0\u001b[ƒ%\u0004\u000eмBxi ?V4aMP\u0013p\n_?0\u0018+y])'\rr~`q\u0004*\u001cgṓ2g\r4B\u0013|\u001f\u0006ٟxk\u0001`Ƈ)k\u00145[{׈\u000b\u0013˿H\u000b)Lgh0H\u0016d`dbm*{IX\u000eоt;\u0014\t%\u0016t'*]*C\u0011٤H\u001by_+\u0018+\u001fb\u0019!fFT!\u00136\u000f۵_\u0017ϱ_\bB/\r*EاmU&e[ߗ\u0007\u0004\n-P\u001cе\n+lNe(\u0004/zje}У\b\u001cdyeg/fX\u001fh\u001fTe\u0004M:EۧU\u001a\r$^+5$\u001ce'K\r\b\u0017R\u000fT_\r\u0015\b+ehC\u001bDaR$肾r_\u000b\u0010\u000f/3,\u0002'aT\u0014E+3^\n\u001aT]\\1\"\u0005\u0007\t֚\t\u0019w\bpmN[~V|\u0011\u000b]\\S7&._N\u0000\u0018\u0017\u0012g\"j<}\u001ffoH5dx5\u001d\u001b\u0013>m\u001dҴ\u0001MY,\u000ef\u0005U!pPUUal2\u001bDy;r7\u0005\u000e'RHx\u001d\r;S\"G`涡 \u001f\u0014<%\u0016\rٻ\u000bpXUi?\u0010G\u0010*\b\u0007N_57P\u0015< \t9\u0007v=\u0004\u001dC\u0005W9L\u001e\raI\rꀃ띤RFz9[\u00146^p{$U,~\u001ei]$z0%[>~m\u0016eB3GEf|x\u0006݅H'dǴ\bVIg\u0019\u000ecdo\u001e\u0014F\u0016\u0016qQȹ\u0010YIY\t$\u0002*9@\u0018`yk\u0001q3u\u001ex\u0014S6Y/BAYz2K|>'z\u0002~\u0010ш4)0oF\u000e,\u0012^䃲V5\u0019\u001b\u001aUI\b\u001ft\u00127\r4m|\u001aƊ\u000fwꢇ2CQIC($\rhji>[b\u001aT+R,]e\u001d(IUh\u00182L1\u0006b_\u00033g՝\rQau*\u0005=\u0012\u001f=GbΌS%\\ӭ.6\u001a\u0002;+\u0019Zz̻/S8m\u0004ԑ4\u0012Ҕ&O\u000e0~C\u00151P*n\u000f&\u001bmMMQJ.0Ͳ(\u0017g\u000e\u000f)lqgK)RO͝nWr\u001a;7@K\"\u00186++\u0019p\u0005FVܫl\u0015\u0015=\u001dͨH޻Oʾ_z\"g]\u000eXF>\u001a\u0010X5M1\u0017\u001bE?3-˰R?y\u001e\u001479nԠ\u001big\t>\f9E\u001amk,z\u0016æZX/\u001f|/%p(/hE$\u0002S\u0007\u0012쑾EiZSE;f~Bk\b҆,KlӢA0Z\u001eغ,ɣ]d\u000bk`ӭ\u00141^9_jĀZvT5[ԌW\u000ec\u0007x$_8p\u0016;\u000e§_a-Mk\b|#\u00178Ÿ\"L?\\Z~_,ݲN1ʏXs.ePl\u001a|:h\u000fv6S>5\baR=t8pH\u0003/'iҬi\fGdg궿ޱ|WhZ\t\u0012\u0012IHVXj@0W\u000b-{FIIA0TB\u0007Nn\u00105>Z\n\u000eUr\u0003\u001f#\u0013\u000fw]E$/\u000eo,G-`AEc(^n'\u0000f\u0014!ee>\u0018V׶m0ʮF\u001cw\u001a0\u0016yA\u001fwb'ϲ\tݗS$Z\u0001<{(\u0007I]C<0,>QE]jt\u001dƔǣu*\u0001)n%h@EU\u0000^UnB\u0001\u001e\u001cphAdyTQ[\b/\u0000\u0019\n_j\u0010ƆNW>įҀ\u0002M+DKԋ>88\u0004%\u0015/\u0000!~\bޓ\no:#4\u0005%\n\u001bT\u0012֞ρťڶ~sRb{\u0012*{=lŽ2gUd ;hG \u000bek\t~XY[D\\B\u000ew^;fy\u0006vys37a\u0016;\u0019A\u0014VD\u000eX$\u00026󬜌6u+\u000bT`%{w)z\u0006x\u0007 f*qqU%נV\u0016\u0001ӼB\u0015\f\u0005=(>n{1y/s֑\u000e\u0011H\u0003e\u0004ĕrzUu,#OcOEf\u001c\u0003vOcͬ\u0016\\uuK\\~s\u0019Zne.p\u0015n#\u000f\u001b\n\n|X7f\u000bd\"vU@jG\u0017\u001a\u0003%lYF\u0003\u0013ctC\r!~\u000b\u0010\"]#S=P\u0017xaƯ \u0004\rW+e\u000f`e\u0005wv/\t\u0017OC%<֊\u00078\u0014u@d7\u001d,\u0013\u0013\n\u0014Z\t\u0004\bU\tb\u0018\u001a\u000e짗\u0016j;:>4/׻\u000elWԐ\u0016\f\u0011Ía~\u000b*z\u0012\f\u0006V;\u0011|\b{@^Q>գyV/>-]ql\u0018[%.xw\u0019\b$kS->\n\u0007emF\u001eN@\u001dx1>YC\t0M{\u000b*\u000b\u0010bA\u0012\u0016B1hr),wQs]\u001fL\u000b~\u0014SJB\u0000?WE\u0000`ҤMYn\u0004;3ڡ30Y+Q\u001evɨN.r\u0018짩|ADU]ӤNȡS{A\u001bWCG\u0004r\u0018tT<|rE=e,;\nǪN\u0015p&祾zwd?m3e\u0006%8\u001c6~;Pl4\u000f5S#d\u000fĐ(^¥B\f^>C\t@\"g\u0002\u0019I\u001d;\u00116\u0017k\u00175#\u0017d2q\u0019n:Tc(NSw.2\nB$cP|Iy}89\u0018a\ra\u0018\u0014U׀#2U:,\u001b*\u0019jXu\u0018pw\u000b\u0004\\\u0007C\u0007\u0002\u0016%Ѣ顢Ҽf#\u001a\u0019ydIQHec!1ܪ(\u001a%\"'K$Zc%ģcZv^\u0018=:&J&\u000ev#\nE\u0010\u0004\u0010EEc; iQG\u0002`\u001dZPwd\u00106)%z\u0015\u000flWWm\u0019kY-\u0004\u0001<\u0000oȏ=YQrF,A=]\tt\u0006\u001cGI\u0002\u001f\u0000\r\u0013'\u0005Vy+5(}\u000eE4r۷\u001a)9H&5ʵ#֝KCҜ~\u001e m]>ʋu:\u0006\u0011|2G(YUME\u0012M}Cjzy\u0016\u000b\u0001n״&&v\u001cT\u0002-|']UUT\f@\f{i_)\u000715*\u001d\bςI\u000e%\u0014%g[X\u0018\\i,=螐4j\u001aH`\u0003+Ғ\u0002c=j\u0000\u0018=kw\b*@ңTS+QqRFcjYN\u001f\u001eWDYR\rR0e8\t\u0006b\u0017IEz%̠z\"no\u0006r\u0013ru} T\u00175s9?\rȢu\"Mg-\u001fp\nc:)E{\u0005\u0003H@:\u0010Y\u001eI\u0011T]l\u0005\u0012؀ \u0016\u0006\u0004>\u0015\u0004S$\f\t\u0003\u0012[\u000b`LHf\u0004\u001aJF\u0016Фfq;B3\u000b]C0$\u000frtHdWN\u001e\u0018=jq8E\u001fwdrӢ\rMv0'9\u0017D|.sHp0&]N\u0013\nw)h.0}\u0002F21X\rN\u0002\t\u00180\u0010;ąE\u0002^4\u0006\u00021:aòvhH^V$5¸Q3Z\u0005Qq\u000f\u0001\u0011sS\u0003ɻ)<<\u0015얹ɖA\u0004QӡoR@\u001e\u001f1\u0003)yKhR\u0019\u0012U^\u0010%\u00173d7sIp.+dx3C\u001fM>:HҪ:Z֘\u001a\\4}9\u0018LUkFAm5\u0013ě\u0007vun=DO$\u001aAL$c4>*[\u0011D\u00144\u0010<\u000fRğTIN 6\u0012ehDH\u000eɴC\u0002չYA\u0007&T)Z-\u0010s\u0017y;\t'\u0019K\u001fyYG%\nT\u001dm({\u0013wd\f\n\u0001'XrE0卍Y3#aT\"NF H \u001e8\tp#\u001bW3h\u0001Ӭ\u0012\u0019\u0010Z?L\u0018A =Oj҄9Ǝ\u0011܎N!c)\u0013<\u000b\fV{n+\nEC\u0007IkX̜:9\u001c\bU\u00011tyY\u001b*P_TO\u0004{z\u001d&P~C\u001d\u0010,v\b\u000eD\\QGX\"\u000eNߥ\u00111\u0015\u0000Ě\u001f\u0014we5\u000b\u0001g&\u0006ˠ\u000bR\u00183\u0001 \u000eh\u0004\u0017a彟|\u001d\nxWp@r\u0012J!xNj5`9sg\u0001\u001ctwZ\\݂5\u001c2i\u00024iaB\u0007]jQ\u0010\u001aea&YͦH#\rk?o\u0006\rL\tUWrWF\u0002c}ؘaD5<\u0018ZQͨk昂8+'p\u0014^\u0013\u0007.rUIPiIJcTw\\Ȏ\u000649Y;\tʠa\u0005Y`Lv Q}B\u0005A\u0010z`f\u0004@E\u0004P2<,=\u000b\n[\ns?\u0012-/72]S\u0019\u001d9&\u001bu@\u0011P\r\r\b|=`v%n\u0010VRvc\u000f;\u001fD%\t\u0005\u0017D{Ul8\nU\u001cr\u0001Bdw@\b΃\u00052\u0018)\u0012&\n=,VpY40]hA,n.\u000f6\r\u0018@aƄa7{\u0019<>\u0014\b^0\u0007FIi5W^![\n$\u0011o\u001dX}x-h5+\u0010W[(ݰ\u0014o\u0011$VR*\u0006\u001a\u0001RJij\u000e\u000euǢ\u0007qBQ`\u0019t\u0010Ͼ,= [P\u001e\u001f\u0011(\u001ee,H\u0017OƆ\u0007}\u0005ͨ`.FW v=_IQA8Vc@٨ڦ\u001b@]P.\u0001\u0003ڥjf6\u0005?px]\u0000/\\lR\u0013_\u0014\u0001S3@\u0014\tA0q^\u0017\n K({#\u000e\u0002!\u0010(?A#gbc#cM\n\u0012;8\u0013\u0004:/:\u0004\r\u000fRrd6\u0018\u0005^\u001fTll@\u0006Q.әK(R{W\b\u0012\u0002L]@a\u0014eW7!K\u0001ŔH\u000eS]\u001b\fmF\u000f\u0014DeJ'\u000fl,O\u0018Q72\u0018\u0006H{!\u0007\u0015\u0017MMMasDl0A\\o\u0002#\u001bE]L\u001f0xHZ(,.\u001e埶J\u0017rA\\9x41\u000b*Ĕ˽YRv6\u001dȺs,2q\u0015\u0015CV 6Q\u0005L\t$_³(yK\u0001g;Ay0\u0001\u001c;n\r-\u001b7\u001d蛠\b%\u0007\u0011ΐ/\u001erLtT \u0017<\u0015\"N̮\u000b7U\u0015ũE>\u0000\u001b\u000e)1s9C\u0004Mi2D*\r\t\\ \"!\f=J@\u0001嵠`ƈCm{3JV\u000e2#\u0011ӬH\u001b(ڥ\u001e\u001aތB \u0017v\rp6G&Ec\u0014dvO1hFi\u001b/!@D2lߑ/[/XEhj2w#\u0017E`çd\u001b&\u001e.\nDqs+w91:4\\6a}\u0006ub#dJ\u0011\u0018W֒3Hp\u001a\u001d\u0004}Z\u0007\bĩ\u0002B\u001b\u0001puq%t(?\u0016\u001c3\fv4_^\bUߋ+6\u0017YB\u0001\u0000\u000f\u0004\u0011q 2\u0000r\u0005G΢Q6\u001c7jND= r\u001e\u0014^Ff\u0018\u0010x_U66;\u001eFhr2U,0k\u0002VP1Y, \u0000ԫ1=]յ9x1జQke\u0000r\u0003\f\"yR/tu\\x0gjY\u0011UGUHU\u000b\u00038ġ\u0005\u000fW\u0004qC٫vf^\u0016ߪ\u0007]r=1\u0007QRqJ)Y!$\u000b+y\u0018T%Ϡ\"\u0017K%^Nٴk截I\u001c\b\u0001\\\u0011n9Ge\u000e#E\u001fRn9\u0015^\r\u0000О$č\u001e9DM/cZнiE~\r\u0014Y7еfk\n;J&Mx\u0000F\u0002IS.\u0018\u000beef\u0013,!\u0019Y\u0005\u001a\u001cP(P\u000e{ͨ{Y,|X\rc:-p,v1.KZq*D]4b:q\u0004ҘD5bqeBk1\nee1n!|QT͚\u0001T]>r40\u0014*KR\nalqW\u0001\u001a\u0012)\u0003P\u0018)z8.̶Ћ8\u001asF\u001dr({\u0003O\u0012HOM[*U\bT ${LFx@+ƀ.\u0019\u0002\u000bE9G\u0002ݾ\u0002\u0001\u00069\u0018\u001f2sSH^^w#Y~\u001c[kN#>\u001a\u0000re\u0004j[<,C'N6L\u0017\u0013$H\u001c|Y\u0001\u0011\u0011\u001b\u000f\u001aF\u0012\u00006\u0018\b\u0014*a\u000fp(R\u0001/(|hM\"\u001cTe\u0011M\u0018!\u0018RS fء+\u0000\u0002\u0005^LYGuk\u0012Zi1s\u0015\u0004U\u0015Cw3@r\u000fT\u0005\u0019! *<=04\u0013,R~>\u0018 ,\u001a\u0015َ\u0018}1XR^!\u0014~\u000b\u001d9\u0003\u0018`2\u0004P\u0004ނD*b\u001c\u0006$xWt\u0013^c\u0016NȎ\n:Dꉣ1Z13P\u0015^)? ipx\u0005Q95/+Ღ\u001e@=ÙW\u0000\u0010\u000bs^\u0017+?\u000b\u000eWOe\u0002bb\u0018d6Ϧ\u00044!\rH\u0014_J\u0004Њ\u0016@.\f){\u001de}5D+\u001f\u0007)Iz}\u001fta\u0003\u0003UiNzc\u0006\u0003\u001a\u0017\u0013FиflL \u0000mg|K482\b˫\u0000\u0010\fj{Y\u001e\b{SdYK\u0006\u0017}\nЯϦJ\u0005\u0015\rl`\r\r\u0006+\u0015-~\rR߿KH̞\u0010\u0014\u0000~[\u001b_\u0016\u0006\u000b\u001b\u001a1M\tPR>LRe]괧\nT\u0015eX/'*įm&8yWӟWzXGz˻h@\u0014xYL Tʙ\u0011AƤ\b\"\\\u001c!\u001aS6\u0002P}I?Y\n^\u0019>X\\#ܣ\u0006.\u00138hv\u0005\u0004뤶˂|\u0007\u0011xu\"\u0003\u0015\u0013-C\u0005,\u0010\u0012׼|B\u001b\u0003I\f\u001dLhDZR\u00003<ޠC;|%)\u0013\be5}\u0017*\r]R\f8}\\)D<\"\u0015t4\u0001Odة'Sv\u0015\u0010\u0004fT\"\u0012+fT\u0013h9\u000feo*gIBB\u0006@e\u000e3K\fрp^\u0000\u0011=Hx`\r3\b:$!J\rg\u0012\u0001\u0012Ջ%\u000eJ\u0001(m\u0003P{\u0001\u0014\u0002_y(\u0000\u0004m|G뾨\u0004\u001b\u0015eO\u0019.U@Xi9d\u001bgp\u001cq\u0007%\u0011֥\u001b\u0013\u0004svC\u0005\"\u001d!ėUBMLO'Wl\to\u000bEDЏkLd=\u000bn\u0002|3\u0016H-@WxջPPEl%{\u00028$a1\\8M\u001c겲\u001dGCà1f\u0012 ?x?n<_\"\"rc\u0007\u0014w\u0002ަ\u0004jO!\u0010\"|lմx\"U\u0013R\u0010\u0013\u0016\u0011\u0016T({tYiB\u000fEn^$-c+\r\u0010\u0000]]MC\u000b܀44:hL5\u00027\u0015R\u001e++\u00100JiB\u001e\u00145Ĥ&\u000fg2'iNjq0}\u0019`LjC\u0011\rN\u0002\u0018ƷȇWbztR9\u0007<}OH\u0014EǪNS|y|\u0010iфʱ\"H\u0000`3eA2UL\n\u0004D$^\u0016(p9%,؄F-2\u0019\r?1\u00151q\u000fa\u001aJ\u0007\u0004;~Bc\u001b5{TR `\u0010m\u0004\u0002z !D\u0019oOw\u0006\u0000>s\u0016yG\u0003`^\u0015\u0004*c\"b'!V>\u0015j\u001d@\u001a+\u0003\t*:ol\"f \u0000o0\n\r'_Šr\u0018v7|\u001a!6ȋP \u0006|4;a?\u000fC~fT\u001adRE|^N\u001d\u0004G('\"?\u0005tUR%ƛu$ىp\u0011||10Zs~ctX@\u0014IR>.Kg;AbѥY\t\n\u0004p\u000eW`E\n\u0018\t`rKJd!DB0P\u0002'WX\u0019JJ]F\u0003g\u0018~p\nV%5C)\b&k%f=\u00189TX\rw\u001aOC\u0018L/kN\u0019\u001a\u001d\u00112\u000fUg7<\u001c,h\u0007V5'\u0000O\f\u001f\u001a,WɋM\"\u0014\u0019\u0016\u0002P\u000f!\u0001&\u0018I:T‘\u0018lUi~]^\u0016\u0006\u0014!Q}E\fP\u0013&`pC\bLߣdz\u0012s\n\u0001\u0019\u001c.K\u0017\u000es9\u001a1X1T\u001ap4a@*|\t\nblP\"\u0006\b\u0007rƊ\u000e$ܐ\u000bjGj\u0006nLWB+T'5Y\u0011;'cI+k@CP\u0019\bwd۽\u001cam\u0013Q\fF~`x\n\u0004d]a/\u0010C/\u000bAу\bߙ}\u0012k.îRcVD-,\u0002p\u0001\u00147Q1Q\fA\u0017vW\u000b\u001c(\u0014a;Vt_V٘F\u0002p\u0016\u001aK\u0015\b\u0014\u0005nJ\u001b\u0012]5o)ٽk@xEX\u0019E\bAR.溬\u0014!IiD\u001a$\u001c[\r:3YJ\u00024 \"F$\u00002$(}0H9r0vjCUS]\b\u0007DG|YxZ1\u0004a\u0004|)=FWF\u0005\u0002\u0005Q!h%\u000e\u001by\u0007\"4\u001e$VR8r\u0001\u0018eQ@,\"+\u0001g,\u000eN+\u0018\u0012㢥\u0011\u001c \u0004\u0002e\\~5\u0003FeK\u001fFX\u0014+\u0002 >Z\u0003Ajc\u0013.E`|X\u001c$BdX~\u0005\u0002wڞd\u0005Q3pf K%SB{\u0011HltL\u001dlơ$<\u0010z\bP.\u001c\r\u000bN_ \u0017\":]z2惃${;\u0019%RhO̟:\u001d\u001c9\u0003i*\\]h^0n\\)]J`4c>;\u0000MO\u001b%\u001bҗšxD\u0013O\u0000KK7.\u0012^\u001fk3\u001cZ%e\"\u0014u\u000b\rqvFKms\b\u0017I\u0003q\u001eœ?Ay\t\u0013c\u0016%n\u0018۵\u0010+m΁ZR{e\u0016\u001d@O\u0012v\u00032{\\n\u00009\r\u000f#*\u0012b~G\u0013B\n.\u0006i\u0002\u0012ivFNH{I7F>'0υ@\u0001\b\u0013)\u0013m-]rC7$١L8\u0013B\u0019OBF4O\u001f?\u000eHI,\u001e'K\u0013\u0000PQf\u001a\u001bD\\#~(S\u0019OUt\"Y<\u0013^%U\u0015n\u0004kb4\u0002\u000fY\u000fcWiQ~4;\u0019e:J*\u0012l3B2aXI\re\u00048˚3tZw;\u0002뽉4\u0016H\u0017\u001e\u0001\u0007vMI#J\u0014U\u0018q(8\u0019N\r=\u0018\u0018m1c#LGrkԐV@\u0000e\u0001x\u000eb<(\u001cIDك䒄Ζ\u000eme7%E&ɉ7\"S\u000f\u001b\u0011ϩpMq`\u0014&\u001f\u000bf`/\u000b\u0004RqKc0NiB\u0000եVMg?Q)Z|(\u000b[R7\u0019\u000f>*K\u0018\u0014*\te/)\u0014wF\f\u0013˲#UPHBA\u001b9\u0014T\u000bfЈ\tP\u0019\u001eKx\u0002\u0014ٍJS&7rnXQQ/\u0004\u001fR!C9s/\u000b%wqQ`\u000e6ar\u0000]hr&\"`}RZ;Ad4NrW;ӜC\u000bQf\u0017@*5D\u0015}Y5sPIi\u001a*ɨ&\u0014+c\u00008\u0007ONjX\u0015q\u0003$w44~A4O7\b1\u00073EpBz\u000b4,\u0014Ma\u0014ąn/ƣx\u0004޳2w'[*ĵNrK1=\u0001=tA\u0017>cQt\u000e,%U\r$+>N35\u0007@p\u00190ۣ!P/s_JB}H>\u0000:.r6-0Qr\u0007I\u0002nc<#\u0005\b_=pZ\ff\u0005\u0018\u0013\u001e x p\u0001%ÕS#mV9ڭQi\u0005pL6stc\u0015'H#KtO)1uDs&jD\\veĉ\fJ^\u0019\u0007UzY7`P\rLO5N\b$\u0019{@\u0017\u000f\u00140x\u001c_:BL\u0013<+սM\u001f\u000279\n!A\n鯍L8\";ȔA9\u0014\u001f\u0013ʮHl\t0n\fX0\u0019\u0002\u0000\u000eȉo\u001f\u0004\u0004g\u001e\u0000fw@1I:W5`e*SyH\u0018\u0015C%їf\u000eX\u0003\u0006K2d5\u0017kߛ[Z\u0010z\u0011:GD_\u000b!0MAP\u0004\u0000\u0000Q\u0002\u0014\u001c\u001cghqc0EI0L:\u0007:^\u0016AԜ\u0004Qv\u0003ORЗ\u0007E#F0T\f\u000e:3h-!8&\u001d򽐯\u0019|6Q\u001aĿUu0<Ɣ\u001fsr\u0004\u0003(h\"uf6\u0013\u0018oL\b)_-\u0019\u0003l\u0007Z$\u0011\u0014pOop݄>O+h\n\u001a'ىD\u0014P T#e\u001d4\u0019\rO*\fQk<@#ECd΂4%@:\u0003\u0012 \"VL\u0018fC\u0012*S\u0000V\u001dE0\u0007A*f[j0G\u0015\u0018\u0002zYQ\u0017\u0011\u0000[9B\u0005]|%-\u0003\u0012Iu\u001c5D(;\u0016{\u00192EVfg\u0014G%H\u000f\fl\u0003o\\hE@1VuBe@d:\bzYO=H\\\u0019T0\u0011)aǛ\f+\u0010)\u001d_>w\u0019H\u0006M!W$?^!\u001b;t%;\u00138/\bo &\u0015Q\u0004`\u0019x\u0003\"\n(4\u0007\b^Ya\u001bF\n\u001cv3pB{\u0002\fn=C\u0018B\u001d嗵@\u0006un?-Y|Z\u0016?\u0012\u0017P\u0012|\n!\u000fƔd٥\b\\p\u0016\u0012z M\u00014LG슇\u000b0Q|\u0018\u001co-\u0000\\%\u0015^\u0016dr\u0005\u0002\u0001D$\u0002`0|<,`\u0012\u0006h=y`\u0007 P\u000e\u0014\u000fG@ٻv\u0007\u0006Kz*+H\"\u001ce\u0017zY\\j|v]\u0017U!иH\t\u001f:&%f'+\u0010pDgKI\b4\u0005]\u001e-7z<\u0007\bD\t(pRX\u0017\u0002\u00148Ŏk)yKAF\tG}E%\u000f\u001bT\u0011\u0014\rx5\u0004I_ƽ(pY\u000bv^e/\u0014k+{J!ŌrH\u0005 -a7\"b\u0011q@\bP+QYs\u0017v*T\u001bKfh\u0001\u0004\u0000bZ\u0010#,S+\u0010P\u0000 u\u001b\t\u001b7\u0019vq_{\u0004\u0000yu٢\u0000G6(\u0002\u0007\u0014fO\u0003\u0000`\u0005\u001b-\u0002N\u0006~P\u0018\u000bF:!\u0010P\u0016kSP\u0019J\u001d\r\u0000@VjXŗtI\\64l\u0005=\u0011R\n61{=\u0016Q\u0000.\u001d\u0014ń\u000ee샓\u0004SGD2\u001dN\u0001\u0000B9ݧhwUݸC\u0002\u0015l\u0012\u0013\u00025^B,eRcD:-\bt\u0005\u0002owe$\u0005c=Wd8>\u0013'vd:\u0015Cq!L'H94d\u0003q}J_V'\u0012zh\t\u0013\u0013c$\u0015O] 8(ufw0\f8DDΧ\b\u00100VRɯ}:b*Dm \u0007aZ]O\u0000.k\u001c\u0002\u000fDWB3̹AOU5Z\\__1z\nc8_n3Tנe$ rMNua#4\u0013ePQkG?\u000e(\u0003yJ\rW\u001fӸ\rb\fJX\u0012s\\J7\u0005Ode\u0014!\"NH 1Ӡh\u0018Ct!jԨ\u0019B6%_GF\t\u0003H]2H\u0001x&E\u0000Z^`Ĭ\u0000\u0006u%?|ruuT Ōm4\u0007\u0001&<\u001e^\u0016e\"ä\u001e\u0000MC\u0006ӂ\u0001TV\u0006~\u0016ᬂfQcB\u0010؁\u001d4\u00144-3a\u0018yUІ\r{\nĒXW\u000b?I\u001dױ\u0013`Pޕ*f\u001b9IQ+ViC6C\u000fOԗYPp2F\";C;Cmӂ\u0002\u0000z\u0011&1FK,wa >=\u0018ƀ\u0017\u0007\u0011h*8\u0019\n}\u001c)\be\f'\u0016*i^͖{:*̜;\u0002ҕIN^\u0014Ib\u0003NC\t7\u000btz\t/=oɮ$\u001b\u0014#\u0011`Ax\u0004n/\u0010\u0000YF\u0005\u000b?\\v긆I0?L\u0016դ+\u0003؝Bm\u0015\u0001\u0010|QV-\u0018(5VB^d5wY0\t|e\u0013V-X\rqYq\u000el\n\u0018#;\u001b1jIZs\u0000\u0018\\ \u000b|r\u000b\u0004(\u0014\u0012\u000b.\u0012,\u0000_㌃Aöv&a Њ+1^\u0007!5xn%'a\u0014rߨW'/ƞ]\t[ce}\u0014\n`G~lN vşD\u0018=qMЬI|\u0013\t\u0016d\fW2)-r\n#B^Vo\u0005\bT\u0006lk\u00182j>w\u0007B2}\u0005NZ~SN*\u0015ƌ\u0001\u0011_Jq\u001fDً>\u0005\u0019 \u0001\f\u0002\b\u001f\u0013\rsQQ3XgRN;p͡\rZj {8rG.µsGqg`#q\u000bTJ\u0015=̏Im\u0004\u0002\u0017%y\u0000\u0019E4\u001f\\\u001bMYaL\u000fk@$B◕{e.\\'2m\u0002wdH-Ƶ\u001a-&\u0012lHm-HWC\u0002aWy\n{۴\u0002S ̽9\u0019|X(\u0007&)N5@r}?\t|[\u0012t@\u0018\u001fPmeaa\u001b:u7P4iZ\u00051;n\u0000\u0015jĒS\u0000\\VR21'x!\u001a7GL6\tD,j ޼z\\!-d|i\u0017\u0015.r\u0005f<.\u001c(Z^\u000eZ\u001dڗe\u0018H,k#\u0010(2\u0014:\u0018)*olffASX\u0010\u000bMC\u0006XdN\u0015\u0016\u0005\nȄJ\u0012\\Hr:\u00186\bMFI\u001db\u0004!.[_ATXQ({\u000f%E=-8\u001bB\u0019 \u0006\u001e\u0002\u001fy\u00141A_@ScG:`yn \u0002\n\u0011X\u000f\u001c\nv.a\u0007XU4,~YJboK a+G\u0000>\u001c4\u0006\u0016¨Q6C\f,ekts\f.*f\u0014vVWp=\u000f\r1o+>q\u0006pզ\u0016\u0018V\u0017H\u000eY@q\u000bד\u0004[\u001a\u001b$K892-ۋ\u0002k\u0005\u00018[.\u0018*\n\u001fV\neX*,d\u00064s^\\\u0006eũU\u001c*#k\u0000&'p:\\\u0002HwIɗ{6\nwa\u0000\u0007B#\u0000ȯtI49E\u0003\u0015N!3Ƨn77\u000b>$\u0003\u001f!e\u000b\u001a\u0014\u001b\u0006%\u0014-~YGz\u001b\\\n@NBA\u000b+1i\"BGm\u0005\t\u0002b)\u0016uz\u0018WAT\f%G=\u0018I0δ<\u001eZ\u0014R\tzY\u0013!\u001cdP9R tS\b[EYF7}tɥ\u0012Wm*\u0013qq\u0001~C}7Rp\u0019[%(Ol\u0016\u0002e|Q\u0006٬᩽T\u0007\u0002g)0\u001cf\u0010h(r\u0001B3p\r\u0010a$Te\b=Gⵅ%\u001b\u0002*EA\rM\u0015}2\u001d.\u000f\f\t4\u0015\b@\u001a\u001dxTj~!\u0016\u000e\u001c/zHw\u0015GB?IV9\u0014^\u0013,^2b{$RF\u0005dY/\u0013C1Z]\u0001㲂nX:[E|{X\u0012kפ\f(\n2t+\u0010x$&[\u001b/jNhXPAJi䃢/\u000b\u0002yg\u0016BJ\u000fetz\u0010E\nD\r\u0000𑯶\u0018\u0000y8Wg]\u0001|lʉ\u000fZF4$ҾŃ[@b0\u0007te˲OfC'\b\u0010Sҋ\u0002$-K\u001fH\u0012;T\u0016Ύ)ϙdxC\f\u000e\u001069\f2\u0017r}o=Dwou\u0006lQ/eupD'\u0013zGF[N\u001a]\u0014x\t\u001aLCYH\u0005=q6XTB~\t\u0010d\u001b\u000bj\u001dEåğYnQ\u0015A),\u0004\u001f)Ulp\u0004`JO3Hr\n4鐩9N\u001575\u0012\u0004\u00020IC\u0001\tzg.U; 瘠\u0011WKe\b\u0012G^w\u0000'\u0014Lz>:`G\u000b8\u000b.(\u0001r\u0007Z|O\t]N\b:[FQ\fP\u0018q\u0002V\u0004&\u001eeR/Kpg>l\nE;d3\u0017%K,\u000f8+ϺY:ƈc\u0015=\u0012\u001385*Xd\u0001- \u0006U(ЋaIHT*JG'\u0004r?&GF\t\u0003\u0006-уQMQpA$˩>>:(f՜8\u0000k |(HQ^sT;7::u\u00075\u0002:_\u0012+!+$qܗɞDk\n9;4%/:e\u0000D#:\tL\u0016Uf~\u0016\u0007\u0002Cpx \u001ca(Jǜ\b\u0011_#$\u0019?<,/K\u0000w\u00171:&c\u001bT<\u0019/$M(ye\u0005@uf\u00179\u000bfp\u00101OM\u001eqZ6(\b\u0013U\u000b\u0015\u001bIaU\u0007\u000f|wpYIE:%硖Ww\b\fI\"|!%\u0001\u0004\t{˕\u0019Y?I l\u000fFDV$D,{.F*8Zt\u0000qTN.Ν:\u0005:\u0017q\u0007\u0000߬F>#KX\u0006g6B{a/)1`PաtWq3\u0001!\u0011^\u00018vE2u\u001ao\n\u0017:S4\u000e\u0002rZĂ\u0007\u001d=!7$g\u00062ML\u0001m\"gDdip.jC\u000f\u0000%dd\f!S\nWU4\nYJ/b\u0007MS\u0005PrG/e['\fBZwSP3&r=)cQI\u0017͏b\u0005FR;\u001f\bzV&\u0000\u0018\f7-:eK\u001eD`\u0019HI{YIY\u0000\u0001\u001ac\tP1&g`Þ͉a\u0019f3؋fRy_|UW ]MZFŢ\u0011QV\n.d\u000b\u0013ƣ\u0007Tа\u000eB~J\"\u000f\u0018Zs<\fFlH\rF:\u001erNqƍ7\u0007\u0001~N\u001a\u001cH\u001b\u001e~\u00149c \u0001!\u0010C\u000eY`G\b)Hl\u0001\n\u00038mj7h&\bL\u000ep\u0010lN\u0005^q\u0012\u001apѲ\u0001P\u001d\u001e?{Ys\u0000l%<(\u000e4\u001f~浑H`pEFEf\u0004{2\u0010\u0002\u000e={m\r5#b\u0004\u0001\u0000\u0011\u0010xc5\u001d\u00104P\u001f!ae艘JrY\nժ\f~bn&\u0000ܐ\u0017uBښ\u001a\u0017gG\u0007JΏQ\tV_n]D+)dW\u001c!\u0010+ H (\u0014\u0012?e\u001en \tR\u0017\f\u0014,tS;Ej\tB\b$ku0΍^'\u0003Nz\nT3)\u0007տ\u0011pu9fȣ‰^r\f\u0012\b3 @106¶(\u0001*kz܅\u0000\u0007sȏceS'ǒ.7\u00193N mc\t\u0000F}YЄ\nbUXVT\u0003wRւ-@\nZdʰ;@\u0000eQ*͒:\u0012B;@\u001e(7m\r\u0007ŜT3T8\u0000UㆡQ\u0001'G\u0000M)GNU|D,CkBH\u0004n\u000f\u000eo6\twF\u001e\u001a\u0013I,>#%\u0004\u0002;\u0014\u001f>(\\;/L9;+\u0012\u0001bxH\u0002eAx\u001e.o\u000fDҋڿ6r\u000f\u0004C\u0014h\u0000݊`dֳ\u0013\u0003\u0006\t?\u0016Q\u0013qT\u000f_F\u0010HMgP\u000b2\t}Շe\u001dOlGGz\u0014\u001a\u0007_B$\u0006#x0!C@(`\u0016azYKjj\u0003\u000fFFc#\u000bY\u001bQ۫0h9V@&\u0014\\C|{\u0014\u000e5Seu3\u0007\u0014@\u001dy\u001f\u001e<$\n\u0016)\\1\u0004In\t\u0000磦9!DqJ\u0002\u0010\nC&B07_)\u001a|\u0012gK5~\u001a\n@$ژT\u001e\u0005rr|h\u00063^\u001eݢk\u000680:h|YzkR\u00013^S3\u0013*xP0\"S\u0018{Cw2\u0003\u0007\u000b9\u0000̺\u001f7>Ge\u000b@!B=\u0003q(\rʘE&eZ9\u00163]\u0019Ra/<'.\u0005\u0001*\u0013 @F\u001cTOCn\u0000\u0018\"r'F'\"s\u0003h̏D9^Vc\u0000$B\u0017^p\u0006<\u0017Tj \u0006b’)f\u0006Kkg\u001631h.i2vr\u001d\\\u0002\u0017\u0011=\u0011^/V*\u0001\u0003 L4\"u\u0012}`\u0011\u000bAWQ\u00002\u001bO\u0013j.j@Bk\u0015\u0011\"zߕXBb60N;e\b\u0016\u0010S\u0006YJ2J\u0011\"\u001a\u0010o:8\u001bUA!SII5e1\u0004Dg.\r?\u0007,\u001c\u0012ZrA\"ŠG\u0018\u0015(Z$IFe#\u00144\u0002-\u0006?\u0018\\P.\u0011e,^o\u0018l}\u000e\n?TS*w\u0004؞U\u001cP4v\u0014\u000ft,@ЊJ\u0016\u001fMIF-71($PEnԘQK\u0004p\u0005@`s\u0012F`\u0017yB{B\tB\u001a\"S[\u0002+\u0005sŚe @\u0007T]H\u001cuzF)'h\\ob1s\u0010Tt|n@ʧ\u0019'#'a8\u0000\u0013\u0011*3J\b.YUh\u001b/&(Tы\u001bay78g8n8e\u0019#`BNpIum?V\u000ezcʣ\u000ec\rFzӁ]Pf\u0016\u0014TEϔ#wC\t&X|Y\u001a\u001c.w*R\u0018\nk\n+\u0002C`D\u000f\u0017db5D͡',\u0005$BΚn\u000ba\u0013cB#\u001a\u001c\u000fVFhJXm`}Y@&9V\u0017d/\n~\tōG\nv\fِIA]\u0006C-\u0010\u001a\u0000'HR\u001a]ab13V!\u0000H̖WI\u0001]ʃrA/kC0խ>$g4;G2\f技9kO\rR1m\u0011(+\u001fSw5=2p?b\u0010p_b5sQ/C*idء\u0007qL\u0004\u001b> uveS㔦]\u00034/\u0011X\\B7k\u0012}7 B\u0005\u001538-X:eXB\re|\u0015\"\u00007\u0005;o1ĵv\u001e]`92\u0011\u0019~IA]\u0017*UI\u0011\u0006\\\u0019?:\u000fE@:~5a~X\\[g~.z5.\u0001\u0002N\"=_4]|2\u0018[ͰvzY\b\u0004;+T\u0013QwYTe\u0019H\u001e`kvW8!/aX\u0004L]=V\u0001Da@~HoЍb!$OPFL\tizY\t(%Q+IM\u000bQ\u001aW\u0007F\u00028Ukso퍱\u001296u5\"\u0017\r\bF*\b/\u0001z\u0004>\u0014O]V\u001f\rlɎp6\"dJ\u0015=\u0015a\u0012[\u0018\\%Û\u0017N#\u000f\u0018x\u0019GBH sN\u001d\u0003y\u0010`V/}]ڠf\u0006\u0004K}Y\"\u0002\u0014#]/'|φ\f D\u0010+\"\u0016fc›m\u0012DhfL\u0000*wL\\(?RN桹0qk[ݔb\u0003Fh\\u\u001e;^\r\u0004m\u0013{\u0018%+\u0011\"8\u0010[k\b\u0010\\,+\u000eVRV܀ڛ\u001f6d\u0002\u0000vv\bg\n8Z6E\u0014Z\u0016\u0017e]6H6\u0007Â=C\u000007\u0018\u000bP\"B\u000bwj5\u001b#7\u0016 uCHu\u0002\u001e\u0006G\u0004\u0017ۦ7\u0007Y\u0007\u001f'\u001729xbc[*!\u0018})\u001d9rZ\\V\nw\t\nd3\u001b\u001eS7*9\u0018\n.NSG\u00021\u0000]_\u0005[\u0015&BDW@t^у=\u0013\u000b`\r\u0006{c+e\u001c\u0012r0ENⴇV\u0012$ld\u000fl \u0016i\u0017}Q\u0011DTuI\"gO.\u0000[$jcj\t7O[Z,\u0019\u000e\u001d\u0000\u0010\u000e$ \u0018\u0017AH\u0004$Ϋ\rbLDu\\v|r\r-N|Sk\u0011T\u0019\nR8EOQR{1#u\u0001\u0012W:1\u0018\"\u001aJ>@\u0000+K\u0013O\n|\u0019,[N8?ݘ]5JFl\u0012\u0002\u001bb6\u0013JC\tN;\u001e\"Q\u0003\u0012k\u0000Z\u001a\u0016\tL/\u001etqڏ\u001fC\u0014`Kl&9 \u0018\u0003aF\b>\u001d˒ŏGtڢ׭R\u0011`\f#L`)0l-\u0012nQ-}PĐ\u001b5Ns:\u0014T)\u0002TjRC2\u0016J\u001c3x6mP/ZSC*̃\u000f\u0005ƚƅΞnS׮+\tM;=\u00000\u0004\n\">M/Uѡ *GUPD\u0015yYS\b\u0016\u0000WNX%zes\u0004*\u000f\u0007\"fp\r\u001c;FP/\u000b\u0000Qm\u001b179PEF\u0010DhL\u00160\u0013\u0007pY\r셤\u0016Գc\u001c<Ҡﺄ֐Nf.9cOm\u000b\u0014/\u000e'\u00000fI\u001d_$T\u0005]=H\u0015{F1yl\u0001\\\u0006F3;kp\t\u0000V\"<\u0006\"/E\u001b[!d9\\^\u00141$ו\u0007L\u000f\\V\u0007W^\u000fR\u001aO\u001f O&!\u0019\u0010bD\u001f'P j3:C4GjY\u0010\bx6cQBc/\u0000\u00155roF\u0016\u0003\u0001\u001b\u0007Ҍa@J@j_la)@s@\u000b\\\u001cA%Bғ@\u0013\flJ\u001f\u000b\b͛k\u0013b*s,5\u0010\"brִ\u001b̼*!43n\u0002\u0007=\nxE t\t\u0016EL\u0018K\u000e]Ok\u0004jWҟ鼦\"\u0013\u0010h'=ɗQ-\u001cܜ\"P[W\u001a\u001e#0P6\u0017H{\u001c\u001bוw\u000eo#\"q\u001d|/\b5&Q}c\u00197ƭ\"u򓕾*nt\u0002F2\u0012\u0007‡r1\u000b=\u000bJ**\\\u0007Rb6[v[`9W#.DϘ 0\u0014#agI\nj~\u000fEɢL=~\u001f{c\u000bʎe1/\u001f t \\a]\n:\u0003{,\u0002.\u001fQ\u0007\u00062TЮ7\u0012\u0012hQ\u0018\u001bk6!N\f\u0010jmbRU\u0019CCo\u0001Ojj˗Up\u0011\f\fyV,B\u001fRq\r\u0011{̝lnhT\u0002\u0002A\t}\u0003B\tOX\tg0BN\u0010\u001b@10I!(LY+~L~N\u0001\u00159Ecxx\u0012bKV#64\u001cl$HjcA\u0002rĩ\u000bj\nEt\u0017y2=&Q͋b,i2KD!\bW\u0014Eo\u0010RMV}M,CJ,˗\u0002ݳ4\fa+S燌\u001dw\u001b3BSE\u0000\u0014ՈH\u0006Gg%\u001bH+_D҅&&\u0019 썹\u001a>xJiW\u001c\u0001CdJѨ\u0003 hv3\u0011boLiM\\}\u0010\u0010\u001bimtȾӴ\u001d\u0012'-\"=8?\u0018~1>9l|Y\u0018Whc3%ka)DHH\u0012@U\n\nDR\u0001ȝݢ\u000eAZH-t\u0015#]UU-1\u001aB0\u0010>\u0014\r\u001eif\u001dH@b?+\u0016˩dɐL\u001c//ۖ'̭\u001e\u0006!\u001e\u0011>\u0018\u0000M\u0001uU\rlE\tz2R֑F/䬴#PB}@\u0013u\u00038\f\u0012k:>y\u0012*UxI\u0012\u0000F=K\r\u001b\u0005lu\u001d$O@R,\u001b}'\tO.\t\u000ec\u00063c'\u0005>1$'\u0003V\u0000}_a\u001d8q\u001a9c3ՃJIHcr7\u0016\u0006ǓCQ8*;\u0001L>;Ҽ3\u001bYTe Tw\u0010kC\u0015%0\u000bb>eӠ\u000b]~LzAp1,8^NUɐqʲ\b!\u0018eek\u0014/\u0003`⥏sp\rf0eAjO孃A[L+\u001c?.n@?KHbc\b\u000e\u0004!<\u0003\u0014\u000bbV`C\u0018\u0010J\r\f q\u001c܉E7\u0003L✣n]\u000ek涹'\u0003\u000bT/ຍ!й\f)ݕ\u001b\fZ9 '3iUugk;Q`G*D=)~\u0005\u0002y'\bgc\u000e_\u00132]*UW\b\u0013М:RM>n z\u0005\u0019`\u0019\ff9Jm\u001b\u0000,\u0011JwN\u0003\"B3dUTMId,(YB\u0016Ϙ\n\u0013+\u0010pwǕ%\u000eR~_4]a0\u0000.ü'i7н\bh4iHF'@I\u0004\u0002({ikK\u0011\fyx'\u001f\u0013_6C.#—\f=e&'0oi\u001e\u0015\u001b6! ؎7@@>0]zzL\n̜6$;C\u0012(Jp9eJ\u001fVd˂\u001d\b~?KH:n\u001a\u0001S\b5ڼ\u0003\u001bL\nJ\u0017IhF銲S\u001bLN=<]\u0007\nƣ%W \u0017aXmM\u000f4Le܊+\"/g̳'TP\u000bAo<\u001f9R|\u0000\u001e\b\u001e\u001c\u000e\u001e\u001c\u0004\tDž\u0018\ncJ7\u0000\u0012\u0006\u000f,\u0018~G,D\t`u\r\u0015\b\u0002tg;lv\u0016N\u0000\\,\u00180$ܙ'}.T+N P\u000fwC\u001dXB8\u00005\u0000 0D>&a+)\u0012\u000b\\\u0011ቐ)\u0010Ep@ aP\u0017aE\f#\u001aXS\f3\\Z͕ÕX,\u001b\u0011j\u0003t,Q\f13I\u000e\u0012 ܇V\u0012\u0017H}$d\u0011iV!\u000fP2\u000bN@W}0\u001eE@z\u001ec\f*nNJ\u0011@&sa@֯3?\u0018`\u000f\u001auj,ڒ6H\n\u0017F姀+(y*q!Rk§\b1\u0014w[;8L򣻳\u001fB\u0014iF,NQ\u001d\u0003-b2L\u0004C!j-\u0003\u0006@uJ%\u0016q\u001a\u000f\r\rX,#{\u001d\u001a…}R\u0017؟DŽ\u0003\u001b*\u0000r$x\u001a7(#O#[\u0013jCJH=\n^ޣ,ՊCB\u000f.\u000ff\u001f\u000bېO`z\r\u0000)K\u0016\u001egNTw\u000f\f\u001aB#MDwaV\u001b]T\u0017%\u0005 iԅD*{4$n\u001c\u0001h܍EyU}q\\cq#iQ\u0000\u001f7\u001dO-tYШd\u0017\u0015Tlt`-\u000fSAxEЀ\u0011+VTJۣx\u001b\u0011ZލBUsy\u0013\u0012\b\u0015xҘ&))pÌDF^\"\u0004C\u0000Sxr%\u0003W`BvME+nσScuk욂]W\r`*PDRL\u0016\\\t'\u0010mU\u0017yh(p%Z\bv\u0002@\n\u000fh|+<\u0017mw9\bq\u0017`ǣ\u0011cyd\u0005,\u0002\u00115@u\u001e\u0010Jx8\rosI\u0004\u001d=*#q\u0006'̨<%sIN/+ \u000b8hɨƅ\u001dF/\u0006C\u001dAƴ\u0006ْc\u000bYQqhd|l\u0014ݯ\u001d+\u0016.AO\"eTAڝ྆d\u0006\u00007\u0011߱G%P\b;躯$㬈>t\rƳ|\u000e\u0004W^/L̅\u0015Œ$\u001f\t'\u001f\u0014eQǘ\"/@\u001aT\u0016>Zbw\u0007\u000b.F\fOu\u0017~\u0007\u000f\u001f;\u0005ڞ\u001dDkBM\u0010\u0017\u001eK\u001e\u0016ꛪ\u0010CGpN7~\u001fg{Y\n<@\u000b\"gF)_iA\u0005\f&Z&`4Ƣ\u0010F-/OSme/8oÈ\u0007}Ω\u001bφ|;\u0000m\u0016i7b07TEkUC;\u0001˲>\u0015%HU1\u0000\u0018`Bio\u0013oj:zu\u001c\u0014[q1\u0014$\u001bSHj\tRC00Q\r^o s.~ޞ\u001b\u0002\u00051\bynd$6\u0011ڰsE\u001a̓e[\u0013#R?@;鱊\u0005l\"\\\u000e\u000bfn7*tǭ\u00047\u001b\u001aĎ!u#ZH~\"@\b5rY]+|\u0007E1V\\ś\fq, i`\u000b:`\\UF\u0019D\u00184ύaf-C\u0018\u0001&\blFټ\fcceEcjOA][}q\ri'\\\"៤D?R\u001bX\u0010]†+2hxEdWЙnVk0Mw\u000eg޼,w*V1 \u0011-!rb7\u001aRa\u0015dI^\fQKK\u0007\u0007\u001f}n)I@\u0007\u0014g~󒣢e,qQM\u0015\u0011^\u0016!z~V`Јb\u0014*\u001f\u0017\u000e\u0019zC.\u0003\u0012-J\u0012_\u001a?%\u0014\t`\u00049\u000bAf\u001d\fMB~P!,9\u0013#_g\u0007w\u0017q:\t;d^H6aѭ ox7\u001f%|gp\u000e\u0011]\u0004\u000b_\u0006\f{*LZUޢm\u0000%\u0019:Kˮ=F\u0019\u0004m\u001bYM\u0001[k\u0002bZƤ\b\u0012E\u0010 |(!ZHRG\u0000^WG\u000e:VARՌj\u00193'\u0001\u00069#\t@R\u00065.]CqO/\u00153,\ff\u001fy\u0014ſ\u0011\u0006W\\Sr\fN]4\b1s\u001a\u000b\u0005]:=(\u0001\u000e\u0019udi/\u0013G!OM\u001b *T=0wl!\u0005,q\u000b\u0016\u0016#G\tʯ\u0005P_V'\u001cY_\u0013\u0006$oK0g\u001f|l0(J:Swp#\u0014t:\u0006WI$\t1\u0013\u000f\u0019#\u0001C]%\tb\u0015\u0014|1\u0012@.K0;傫/zE\u0004=yGS@\u0005贚^\u0018{LQJLG9x\u0006jQ2FWy\u000bts鑻:2.1\u000f\t,\u001c\fcf0\u000e$+Tp\u0013(Ti\u0000ٕ\u000f\u0016Ps\u0001\f_+dkg\u0012D\u0005aQc\u001d!6D\u0017\u0010\u001d)\u001c(sQ\u0004\u0014\u0012.O\f\u001e:eqRy%cئ\u0007gYJ8u8\u0006G\u001b]?x\fHr&*U%\u000e l~Bv\u000bM~q<\u0014vEГe)s!he@j\n4\u0015*+<˦Hp(4\u001c\u0006\u000e2\r\"\u0011B\u0018`\u000ew#JNI\nFZ<\neSyGp\u0019\t#B)I6D4kp\"*TrH\"7퉩դLy09y׭\r|o:\u0014TϪ\tcQ!\nUwJi\bf\u0006\u001d\u0007#j4¹i܊9\u0006+\u0000\u0001\u0001|4$\u001a3\u0001/CZ낢.C\\C*H\u0015G`I\u000eEvY\u0004y3?u(\fWDE\u000f\u0005[xC\u0002P Pa\t\u000fya\nf,\u001a\u001fx3hH8Oqb{wMnJӣ:фH\u0018b@L.$J{Yp#]r] ԳJMGd\u0015DdλΧQM\u0012h\u0001` \u0017la\r#\u000fe;SMj݌#˺~0n'(ʳ\u0006^G2\u0013`\u001c@\r\n\u0014$u(YTsw\\UJՑ\u001a\u0011P\u001aV\u001d`(iZ|زa(L\u001b\u0007~\u0001\u001eT%\u0003\u0012%z<`\u0004‹\u0013&/DrgdpO2\u000f\tȏ\u00139nҤ\"\bI\bH\u0010\u000fR9Q7N\u001f\nr\u0019.!V\u0013c\\ReBpZ\u0013\u0016\u0006+c^{68͢\u0002\u0019x\u0011/|۶\u0004C(H@p\u0010\u0000r*\u0000~`R*Ρ8\u0006\u0019\u001e+@%\u0001h\u0012e\u0004L@W!C\u001fۂ \u00116ЊؑS&\u001c\u001bf%la\t#\u0018\u0002㻇\u000f~\u00184X\nH<\u001eOIF\u0004B\u0010\u0019=9sKc\u0005\u0005\u0012ІCB;˸ǃ1w\u0007R\n\u000b\u001caA],$\u0012~3\u0012נjYKSP+ʍ\"\u0003\n}\n\u0016rv뵰\u0003\b#_lK4.L\u0006y!@F\u0012$\u000e\u0001]\rH\u001a\u0006h\u001fVMfiД4~W?H\u000bE,Y\u0018ꐡ墳y\u0007y?kyw+u-\u0011b\u0016!\u0006|d\u0002hp\u0000t@g\rM^/u&cؓ0\bq\fwa\b[=c\u001ex\\֚\u0016\u0010\u0013ФG/\u0013(\t\u0001DjU\u0015!q\u0001HC[\u0003T\u0007ʬ\n>\u0002F\u0016ruCzV,3DsL#AE֝X/J'y$\u0003\u0016qLxqRf\u0003>\u000eq,G7:\u0003\u001cP(`[\u0002\bO\\\u0006E\u0005^<{\u001d9\u0001$B=6!.d5'+&$Y\u0004\u000f\u0015#\r\u00154#^OX\u001a`듄~w:]/\u001d~ݥ3'63\"\u0010T\u001bwPüV:\bZ1@\u0014e\u000en'B-\u0005=4\u001a:\u0007(J(\\)\u0014boQM-a\u0019Y\t9ئB\u000fʕ-\n\u0005\u0010=qV\u0007\u0003 {Y򄁄)I\u001fB~J:\u0000a.|\n\u0006;\u0019\u0003\nZq8xhK\u000f\u0015dd(\u001c>_Y\u0002\u0004\u0010Ȣ\u0006E}\u0002,!6\u001f\u001ez\u0001׭l\u001bce\f\u00123a.îqhJaV\f\u0000}5Y\u0000\u0014\f%p$͊\"\u0016Kcƴ\u0010͸,\u0014|,*$Ncu8\u001e\u00018Zg&\u0013\u0005\u0003_A\u0017e\bDJ$.\u0001\r\nO|i\u000fJޡ\u0003\u0003ȑ@\u0007_\u0016y\u000f3LXh\u0018\u0004g\u000b\t\u001bô)Vn贏\u0003#Mw+(xC\"rg;(tRnj>JR/K&3P`\n@Ed2o}\u0017\u00137H͆\u000f9c$\u0011\u0003D\u0016t!|\u0000Lb)\r\u0007\\\u0001#e\fNtIO\u001es\u000bX8\u0001ߴ7(2\u0017\u0004&\u0015OD\u0005ԄR\rsQ\f\u0012e_Vp\u0010\u0016Y'f6.˟\u000e\u000baT ѩv[$>ϔ%\u001f\u0014\u001d\\]FPH\u0005\u001a^\u001b̥i\u0014\n@n\u0007\u0007Iؤ\u001b&p9+F!찋+lԩ\u0015\u001bd\u0015Pymӂ\nꯏdB\\K\u001bh\u0007\u000fka\u001c\u001f\u0001\u0012ʔB%d\u0017\u0007j\u000e\u0018sY_=ʼn!\u001d$='^\u0002B'S!@V\u001a\u00161Je5\f LM:}6\u0010|\u0011?}\u0002\u00195\"=\u001fDVD%^\u001f\u000eg},72\\hI\u001f<\u0010\u0006&7&i{\u0006\u0007ʁ\u0018\u0004zӃ!!4HL\u0017h$\n\u001eDe\u0018Mi\f\u001d\u001d*=ˮ\u0011e-\u000eAP)#) gPk\u000bAbBܩ 9$\u001bEE!\u000e@5Z\u0000ԵzDO#@\u000b\u0012[\u00124_ \u0007\u0014%n~Qubl\t&\u0013b\u0017\u0004~w؂\u001c2\rڽG\u001fr\u0007Q\u0005)\u0006sQH5l i\u0001(n \u0007\u0014),J^\u0006o(\\%8\u0003*m\\lZ\u0006\u0010o\u001c\u0002/T:\u001cLj[x9l8؜bi\u000bCu\u001a\u0015D\u001f\u0017T$\u000b߳@IŲyw1hs)I``\u001d\u001aO N\\\u0004.caYR\u0018\u000b%*d\u0003\fd;\r;\u001c\u001e\u000e3*\u0018J*1#\u001eY0\u001d۶Ȧ\u001dP̭j\u000bˆ,\u0002\\\u0013m\u0016p; \u0004\u0003\"\\pAǽ,`\u001ebc\b廽_b\\OUtx\u001d\u0000\t\u0017_A8\u000f\u0013w#><\u001fe-\u0004װx\f*\"~\u0003|\u000b_-\u001fW.K\u0014\u0019?>,\\Y\u001c\u0018Ә^Wv\u0013\u0006ah\u0010Fi.ry[Fֽ\u0002^^\u00011\u0019L\u0003Z\u0002\u0013\b\u0000e#`\u0019\u001a\u0015?&-DU=H[U.\nmڗ\u0003fZ\u0004ݖ@UƇ;[\u001a~\u0003j:\u0016znV/^kG/nS\u0004!eT\t^S\u001975\\\u0012\u001d\n36ծ\\ps\u0013\u001a2D8v&w\u0004\u00000)5L\u001e;0\u0004ܙvb\u0002\u0019g\u0003@6\rȼ:3\u0016R!lϹxWrxp\b$h\u0007\u0001C$%6\u0014OQ$K\u0006)hBmr\f\u0003[\u001e\u001b\n\u000f\r .Nx1\u0000=e%l@5\u0018o>\u0005C\u0002@Z\u0002eNƤCM):c8ސf8FĭMy\u0015%!8\u001b\u0000$#O\u0002Fxßk\u0011j?Q2\u0003/G(IzU\u0002gYS\n\u001d{R2R\u0004X~x\u001dct꺱l|\u001d'\u000f\u001aI.i\u0002ؽ\"\u001eS}=\u001d\n\u0013\\V_0]_$ʑY!.L2zei3Z.TmI5ޔĶ'\u00057B}ވCu)vpA;\u0015\n\bxLA؏M\"F%I,>Rɖ\u0007@\u0013\u0003\n\u001cI\u0003\u001eňO|\u000e˨$ƺ\t1DшR1TRs0\u00000&$7\u0016.\u00179>ۃ)Ep\u0019\u001f5<\u0013t jF\u000bWq\u001b\u0000\u00181g-*F\u0006V\u0004wy33̅V\u00156/㘓bW8hNq@З1`,\u001d&p\u001d\u0000}\u001dwt,g/\u001e\u0001>\u0003\u001dKdX?5(Ym5rd3Mc<\u0019/bj~e\u000f#\"\u001d\u001b:vPDq\u0014`H\u001a$}\u001e%\"6*ep'm$l\u0014A}]8TU7<\\\u0012}\u0007\u0017\b@\u0006J\u0002\\<#y-S8\u0014\\\u0001GIrƗ0\u001aI%\u001c_BfaNd\u0004!ز~C!@ﾇMx߂ٿ\fӍtN=h5;'\u0001\"{0W*l+_`k\\y1l)݂B8{*jn`$Ex\\QL\u001fAIJ%C4\u0017\u001a[}x^A\u001e;,:8|e!P\u000bO5G%\u00128\u00139\nӧ\u001b\u0006\u0018\u0000U!搱qBvM%ģO%Nܷ\n*D\t{20 جi\n<̞]`QM\u0015.1.\u0015}3\u000e\bOf\u0014JA\u0014\"ag4&=I]\u0019\f(\u0002\u001c\"Secw\u001dk\u0010 \u000f$\u0016ܷG=1\u001c{ڱiLTՋ]s*#\b#uسG\u0002cu\u0014ƑQR|\u001a\bN*%GÈ\u0017\"k|\u0006n\u000b\n+*ӟP~;\rfqm\u0010zY\u0002NoB03*\tہ}U\u0016s\u0004j\u0014~ZE\u0004\t\\!$GH5:/\u0012\u000f\\tRcȻiI\u0011'\b@R++w\u0001Íxp9D\u000b,\u001b,-\u0018U`ΛHY\u0014T\u001d-Y%\u000f\u0019^lA\u0012\u001c[Y\u001d\u0006Z@\u001a2\bא\u0011]A,$\u0001۷ux˒-sM\u0015$y~Q&g[2`ö[KU\u0003y\u0010r6\"\u0016\"甽\u0005\"\u0012K&X\u0002VŖZk\na\tJ^V;oz\u0016;iC\u0015\u0019\u0006D`\u0019\u0000!\\ϫ%\u0013.l\u000e\t#43D*H\f~1\u0005z\u0006kĥ\u0005%evQϰCz\u000bl\u0001$ӳ(b_Dwڙ\u001d@K\u001c`xD/\\\f\b\b1\t)l3 q;\u001fxhNey@\u0000:n\u0018 }.\u0018\u0003\u0004d\u000b\u001a*4_(\u001bkSjF ln\b|آXFn 7]a\fb!I\u0010\u0004%l\u001c_\u0015>4 Ԑz)%\u00047>Y<;\u0003\u0017\u0004gPk?;\u0012eBzu\u0002i\u0010\"XI_!}\t3jEJ4Ϧ\u000b\u0007\u0015\u0018=߽\u0016\u000f,Ud1[\u000fq;\u0004^{$D >\u000f䮺\u0001 +_HsǍw\u001d+Pm(H2~fU\\\u0012\u0010Ķ|\u0012%NN`;d\u0006\u0005WZ5\u0019Vst\u0007qɿ)\u0007G\u0001\u00053<؋S/\t\b\u001e0JZB\\\u0007\t3Ī\u0012Ib6|\r\u0016\u0013M'\u0002\u001fø\u001d 1\f\u00126Q`B/\u0010F}yv6\bŁ\rҼa\u001f^\"\u0000%\n\u001a\u001c\u000bo&\u0010\\Y<ô1{>ʔ+9;L\u0002Od*p|Y'`LzuO\nz1a\u0005#\u001fcH\u001e;b\u00039#*\u0012Rh\"7\"y7Y\rgD\u0005}@3%\u001b6-3J};\u0002\u0004x$\u0012\u0006WX\u0002\u000e\brhVZ}\u0014=\u000bfހfVpT:]%vAjWI\u0014\u0005\u001f{1UI1\u0018\br|ko\u000fn̙\u0002+x0\u00190\u001f(&X\u0003\u001eaxy^m@J}?\u001e&\n\tˢ2:\u00135\u000bMj?J}A_\u0010ASfq45H\b7x5dpTj-;0'\u0013\u0011?$~@ۍak6\u0002\u000b ]n\u0001QX\u001f\u0005熿+H\u0014S\\\u0018}p/\u00199-\u0019*Q)\u001c}C\u001ax\u000ez\u0016݃R\u0014r\u0003\u0018S#\"9\u00058ņDL)\u000ff^*fNj#y\u0010\u0013pVp8qi\b#BkXJ\u0014/bQ\u001f᷂,Y22bS\u0000yü\u001c\u0007Oh54s\u000bցd\u0010\u0017Ш66\u0013\u0014_\u0016c\u0005\u001f@I\u001bI9Ke%|bh<1\u0004\u000es\bHH 4r'/e\u0013\u0004m>.|\n\u0019דH836,y\u0004\u001e\bƻ~$\u0015%\u001f\u001aZEٖ|xu\u0002/\u0003xwՓ/4\n\u001e`I0\u000e)gf\u000e\"@Vxm-|].\nM\u000bA|\u000e\u000eƎ\u001aw0=cXl\u0013*@\u001dF]\u0006ՏPHe\f\u0004,{\u001cJqaf2*Ol\ryx\u0019\u0016P&)`FBM6A.\u000bط|J8Ȍ\u001e^GxƋ\u00125C.8\u0002\u0002ҫ\u0000\u00135TW\u0010N}\u0003GTz~1+\u0002yǣV^\u0015r.\u0001rQ\u0007\t*P.|E,\u0012xofe\u0019L\n%$B\u0018\u0010\u0003FU\u0002G\u0007.\t\u0013(?q\u0018]Z\u0005\u001b\u0015n>\u001e2&Mn1Ip.N;X\u001d!!r0|\u001d~zY\u00158qp\u0015\u0006p\u0004{\u0010\nT=\u000fU!}t\\\u001fEh\bR42\r\u0014mŌ4l3\u0000%#\u0000`{\u0005ff\u001b+U\u001dB(&{Y\u001a6c\u0000aj?i\u00196\u0007 \t7բT ~o}\u0014\u0004>;H!\b8o}FM)oRAx\u001eU&q\u000fxT\u001b-/v`A\u000b8@┯Z\u0014êJ'De6a%`Y,\u0003`TC/:t}\u0005b\\-J[\f)[k!|\u0007\u000ecL,Zٜ\u0000]d\u001f:\u0006Y6\u0010aPxP´[\bf(\u001cd\u0005i;>E܁\u0015I`\u0017ŸsMʷ3!v<|\"\u0004\fx\u0003ΓdZM?9*m^а\u0007\u0014z-FR0th#\u0007\u0010Jip`u\u0013\u0000tTBT͸\u000b+G߮\u0010[RrY@q݋\u0004YbtSs0rqhwSs\u001b|`CuG,@pA\r0ftG \u0014{\bk\n\nr\u001aa\u0002W\u0003e]\u0005~.\u001e\u001bi'g\b\\m>n$m\u0011/gXTw)qxfiW`\u0017F\u0005Aԫ#th' \u0011HrSzYϘ|U9Fq6x\tR\u0007#\u001a@\u0018`?9\rXN,!5L\u000f\f\u001b\"\u0007b\u0005\u0012ށVd\u0016Cei2Ja\"Ӟ?.RW9`,A\u0002\t\\ń\"\f\u001f\u0000ig\\ȟ\u001cm\u000e\u0016\u000f\u0007N~H\u0016ʌ\bF\u000b_֫\f\bT\u0000٣R(X$P0kрC|e )\u0004!E8+\f\u0016BZ2\u001aǤZ#*\u001f4\u0014\u0002}QpyӁW\u0000xlL+@\u0010]?\u001d@c\rζ;\\h\rH\u001a\na\u0010cN]gi#dN;W\u0010!\u0003\nb\u0019t#\u0018'\u001b:<\u00150\u000brY1H\u0015ΨM \u0011Ly\u0013G1qG}ynIJv\u0006*ɇru'p[\u000fڛ-T84S\u0002qJ\u001b\u0005\u001c˪8G(Et\u000b!\u0015BVğyC*V?\"kl\u001c\u00153,\u000f2lDw-*e\u000e\u0001\u0012t8Q\u001dD6>a\n\u0000-7b'K.+9\u0010\u0000k{\u0017K\u0016X83#\u001bz'5Dԇ9\u001eȰF\u0011\u001cC2d\u0016<\u0018\u0007\rAfЗu9'R\"D\u001a*\u001cX\u0013\u0016\u0005'\b9\u0011Sҋ٠GATJh\u0001-\u0004\u0004`P\u001a9ջa/`uyMʛ\u001cMח5cԫ (\nP\u0001U@?\u0007N\u0001K$Ξ\u0011\u0017y\u0005̦rR!;HE ¼c\u0011\u001d 8\r^\r1x_\u0002 \u0012w\u001cAX\u001d.\u000e8\u000e\u0002)\u000b|\u0012\u0015h\u0011q.yE8zT\u000f\u0000[\u0002\u0012\u000b9%A[9\u0014Qϻ;_,6L槽1!\u0016\u0007\u000fgaU6<ן\u0018QZ3njGP0W\u0005]C!]3\\(@|} C4GUi\u0006\"C?{0\u000b/S\u0002]M\u0005\u0004UWL\u0011\u001fIޡ\u00126țw\u0014U\u001d\bJte\r\u000f\u0003&%?W#4)\u000b3*n*umLheѠWߌ\u0014JoX|L\u0001Bg\u001e\niSTG\nSK(! \u0014nBh2%,2Ѵؔj\u000e@~aHdqcc\u0018\u0018j:\u0006q17=(TOHN:\u0019FQ\f&I@L#³\u0010[P-b1:\u0007*\u001eT\u0005ydpxkH2+WJ\b\u00045dJlz\fS\u000ey%c{\nNi4\u000e>\u0015\fUQ9\u000e+lbʸ_v㔈\u0000#d+\u00062a-\u0010A',[$MhiDID\u0004\u0007ɆZbnd+:+\u0019K$#pI|@\u0004_\u0015P\u0000y\u001b\u0015ԅJx;kU^_7h\u0001* i\u0003\u001ajdKEd&\u0012^p39p\u0006\n\u0001s\u000b\tqdK/$\u000e\u0014g{ŏ\u0017l~~_fBy\u00182)Dr|\n&\u0015\nn֭`\u0011s\u0019I9p:[3@ߎ-.E\u001c\u0004眃H]m$xz|Kx?NR&S\u000bTc6\u0004F>z\u00147T\u0005,ݡ\u0010bxOJ>CE\u0003)\u000fM+ʬ}%Q<'ORfd.!N\u0012\u0000V\u001de\u001f!:\u0016_O\u001aF0̓'V\u0000\u0003y\u001c\u001f/SXHUL`g@ 8\u00043f\u001bSy[޾i:1-7X]NAZ\u001e Uj\fin\nw\u0000\bU0\u0014\u000f\tHBB\u0003\t\u0005\u00128\u0010\u0013#\u000b0\u001c\u001cVTF<^e0=M-29\u001a^\u001c\u0011S\u000evG ը>\u0019\u0003|~\u0001WV\t8HQ\u0001lhnr0]\u0007\u000e0ΌE'\u0002̪uL$LOk\u0018cTkHuS{YW*D\u0007\u00041!.iw\u0002)E\u001aV\u0000\u0010{֞#5$O\u000bZ2\u000eFwqV(1!\"V>\u0010Dy:Sc͛,A\u0013\u0010\u0014n\f6(\u001a\u0003<\u0006Fq[\u0004\u0000\u0000\nw*t*\u0004\u0015GMD\u0019\u0014L\bL\bN\u001dI-'p!\u00000\u0006Z3V\u0000v\u0007\t^>m_?~~@\u0000\u000ewprT&~!\u0005pgpҶU \u0004q)\u0013;M%EV*Fșw\u0016R/K\u0004b\f!a\u00029#ka S\\\r\u0002w&k\f!\f \b\r8jďu\u001cI6\\;M7,p\u0006-yˢ#~E$)m\bsU8nG\u001003$}\nmK.{\u0014Hqg\u0006\u0010\f\u0002\u001bi ;W* \u0014s\\ן{Qn\u001fO=a\u001e\u0015\u0000\u0017U\u0007MFb_\b,\u00079q1n+l\u0005\u0016\\PB`?.!( -\u0000pI̓\\c\u0004^VGvhvxݝ4Ձ[fmcUS\u001c\u0014ͰՔ<\btŝ,\f:\u0001\u001e\u0007J'j\u0019U*\u0007\u001b,\u001cH#M\u0015A_\u0012!$n2\u001b|\u0003Բ@Fx\u000b\u00020p\u0012j\u0017C\u0013co\u00135R\"\f5A\u000f«_3!x\r(\bEg}Ke]ٵ7RWH$\t\u0014B\u0005`<\u0002 ^1\\\u001ez}VĘJ6$\u000eDa_PE\r\u0018\\\u001bq@\rD'AӺy|\u001a\u001cGyd6A%7$Eތ7G@F/;F\u0012yĒ\u001f?\f$\u000eTP\u001cD\u0016\\H&U\u001a;\u0015\u0004H\u0004\u0015\r\u0012X#\u0007`_xH\rl\u0014\u0004!C\u0018\\C\n\u0000Njd3\u001c\f*؞\u0007\bV]frbGi4ڧג\u001c\u0013>Aw_:&}\nd_M0&\bʛ\t|6\"\u00126k(5\u0005DX:\u0000|\u0013J&ю\u0017uo\u001a\u0005B\u001dD/\u0001/ċ\nf>W.uh\u00152\u000eHH$y\u0004VD \u0012t\t|~:Kw^H\nvL췝S\u0006\u0002k\u0003?\u0012Sl}Ȃ)>\n$ЊL\u001e\u000e\u001d]Ny&>=p\u001a\u0014k]0c\u0002&RN\"\u0003+YkȜ=\u0019b\u0012\u0012`\u0000\u0016)(3p\u000bq/$W+\u0011W\u0014\u000b\u0010\u001c/Ku9!Bb1Ҧw6Cjp6aJ_&\u001fFc1f;?\u0002\u001eٵH\u001e=!b὘7\u0006p:.?\u0015D\u0001ӄ(_g\u00176H]\u0006#%B.S\u0010\u00013zqE>\u000fڃ\u0004O\"r\u0003U&eneCe5I^ZuE,*ɗ\"UOF4ZCweCi2̠,\"\u0007\u001eױJ\u0011~\b\u001c'\u0017\u0002$S@!\u001eqP]qSP\u0000@D;rBFL\u000b5\r\u0004Qg\f8ʢ\nvvϊ!\u0006P\u001b:N\n4\fMW8:h\u001998!~\r\u0019xCqWI6ۍ*1s&'^֨D46=\u0011\f$@\u001aTs.c\u0019\u0018\u0012^N\u001cQ6n\u0011LUC9#KS[hartSvh\u000504\u001dE=ˍ^D\u0015r\u0017p\u001bk\u0015/\u0018M\u0017I#N\u001e\u0016M\u0000YWbZf\u001dr$ƀA\u000b\u001eG\u0002YG3&.1G@o\"Vݹ\t-o.\rа'\u0000`C\u0019:3\t9}?!e\u001a\u0014\u0003f/*ėb@\u0018ה\u001f\u001b+\fkf\u0001v\u0015N\rY-\u00195Q~\u001d/p@\u0018:\u0012X^BA\u001b\rê |fU\u001cPnebS\\?'\u00195P[4Z\u0013ۘ\u0007;uv\u0002\u000e\n\u0017aT&ɡ\u0002q0h\"\nx\u0001HS3\u001evsY\u00023\u000f\u0012\fN\u0000oȚ\u000bc4A1:\u0012mĉ\u0006MbǚGz7VI%3&\u00152Dž3F\"*2\u0019ē6D{B#yxc\nF>|kr3\u0013&\u0016V10례AljG{B`_\u001axI|b}ﱷ7B\b#d\t2m[H\u00062_ihȷmP],m8\u0003\u0003\u0011sA\u0013r\fb·ٮ\u0015!y+_sIϣ5CwTq\f\u001b94O\u001c]McRŌI/+e:4W>q{4\u00175Sw\u0018пJ\u0017Q{~.%GR\r\b\"Ĥwt+\u0012p\bE\u0005\u000bx\u0014%_I\"x҈&\u0002\u0000\u001eJ*ar\u0019\u0014af\tE]0͉y- gQ\u0003\u00100\u000b\u0001>\u001375K\\st:Bɏ\\s\u0004\u0015\u001eX\u0013y\rw=̝\u001f\u0006*aS@\u0012MRŋu\u0017N\u0010*}\u001ck\u001d*n)\t4H8\tAQͳ>sYx_\u0012u\tG;^\u0007R\u0013H_H,LiȘ!\r9Y\u0006[9h>۷߃uʅ!b_\u001euR%w\u001d4|\u000boG%\f`L\u0012^-.Dj\u00001o\u00126o\tPQ\\jhC$0k]f\bb\u0015j\u0003,Ni^z@\f\u0011ij_$?f\u001f\u0011\u0019hO\u0014gLgiE%\u0007Ϗ2hhd}t\\ևg\u001cyF;U(ds\u001e-\u00063'}*a\u000bEН:*&\u0006\"\bN2JCOȦ|\u000731GzrHY\u001ej%ZPqyG623\u00184\u000e\u001axrY쬙Ք[\"Oc[剗dZ\u0012JOh)\u000f\u0012!aTq\u0014&\"\u0006\nJRT\ne_1\u001cHJ7SC+\u000e\u0001IŦR!Ԩtb}ʪv\u0003\u0000̀gWuE\u0019{(ө\u000f\u0001+c\u0014~xS0\u0018\rJr:8孙V\u0004^c~h@\u0013KBs\u0014e\u001a\t?\u0011!#'Ľ0\u0014.\r\u0015\u0019W^TߊThB~M)V\fr\u0000m\u0000$aԝ\u000eHؓ)x$\u0015ׅ]CYPP\u0015\u0012\u0001F\u0014`qU\\Gh\rc\u0002M\u0012jx\u0011\"fnL\fWvWҮt\u001fh\u0015n=ޣ\u001b O\u0006$]\"\u0016P\u0000i\u0003:l\u0010@^fĀG#])@'#,L\nM\u000741:ҳ(\u0014Ϣih!#T]V\u0003\\\u0004Nc\u001a\u0002ѠlHYRrZ'.c\baI&!\u0006_87\\S\u0002\tI\u0012I0X\u0001TxM\u0000\u001aQ*o\u001c2\u0011ϱ׮G\u0012\u0019O\u00150\u000f\u0016\u0005aI\u001cKIJ!.ȜMg4a\n}p\ti\n\u0012\u000e~\u0007\u000f,T51kDisgLr4ŵ}yc$JM]\u00037\u0001\u0003bL\t9tRLW$s\u000e\u00175&A\u000euDB\u0015JϖFV1&FTݪf%Q\u0001t\u0017\u0017${ү\u0005\u0004:YM\u0004K@\u0001㝼\u0019n.▍\b>^\ndaQ&Lhn\u0010GѸ̎;P\\\trN&EՌ8\u001e\u001bj˒\fM\u001c%o4\u0002x:J\u00166ItpF's5 T\u0018\u001c|!ձd4=yux\u0003M\u0014d\u0017BBQn#ؾ\"Jo\u0017lt\u0002\u001b\u0017Bv!h\u001cH{ŝli9\rPX\u0002Bꓦ\u0010\f`;4͠O\u0015]'}\u0005dh=5>I.+rQ\u001af44#dN{#T̲Um]$\u0015c?\t뻹SR\u0001\u0006P=jqc^TeaK%o\u0014.hf\u0010A՞\"\u0013\u0005N,:\u0012G8\u001e\u001a:ҝ08\u0001`\u001a\u0001\u00155Å@R\u0000\u0014|7+-\u0016)\u000bR\u0011e̓]9\u0015FJAqF\u001f[\u0005p\n\u0014nڀ<3t-\u000eUU{J:yWX\u0001\u001bhQqH\u0002\u001eA0\u0011~Y\u0013§$\u000f&fZ\bn%1b\u001c3\u001e\u000bqf].\u0007^.ZA\u0001\t\u0010wN\u0000e_GB‡\u0015ߥMr\n)}\u000686\ry+q0ƫc3[\u0019\u0005T\u0012\u0011o`\u000e\u0018S.}V}0\"\u0012PyK1qJ7\u0017<8?4F@e'!,v3.\u001b\tW\nN8M^@dHiC\bbZ7\u0002~3\u001f쬙\u0016Íx\\\u0007'v9\u0001°'rf0\u0019LJ*te(YJ͋(B\u00102p\u0000-J{⧢+nm\u0017z%Ƿ9'KG,>\u0012\u00168\u0016\u0018?\n5\u000e\u000e,zebҡ\u001eC\f\u001f7F2\u001c+\u0010\u0003\u00051\u001fD\u0003\u0003.XN\u001b6\u001f I\u0014/&\t-;\u001dtg@'70\u0011d~\u0003\u0007v\b\"\u0017HsŻLѩ`\"{=.h\u000bp7f\r;Zz5\u0005h\u0018eEF5\u00064qj/khZL\rendstream\rendobj\r27 0 obj\r<>stream\r\n7F\\apEnwA$nZ\u000e?r4}V\u0012F\u00138Q~!!\u0006jb[>\u000e1b=z_\u0005UC*/+#\u0006O\u0016\u0005\u0014\u0014ta#ft9\u0016_@g\u0000Ld$i\f\u0000n+\u0018l\u0012pwH\u0004\u00022'q5\u001eq\u00037\\\u0013}Y\"Gg\u0003I\t.\u0005Hi\u0004ޠ3PT^\u000bop`\"\r\u001e%#\u001ejR\u0012\u0000Y}˕\u0013.\u001aco\u001eI/5CMx}Yɔ53E՘ժ\u0003\fMƙ+*\u00132Ow\b`\bLhMݩBöAx<(xX(0Q15Ħ\u0017աGy\u001d\u0017H\u0000_1Mj\u0019S;``\u000f脹O\u0004\u000f\u0005*@!\u0000\u0004\u0018\u0019\u000eȡs'\u0013 \u0017cd;<\u001f_V\nhwC\u0011\u0012>+(L]\n\u0010Yx<>PR\u0015?3.iG!aj\u0016\f㏣\u0000@\nɭ#\u0010\u0007[\u0018\u000f\u000e\u000e|YvG\\}iG?E_Й1&j\u001bV\u001fYۤ\\\u0010dU[mp}.]B{\u001b$e$\u001a&}6Ҋ\u0000FZ\f\u001adz}Do}(4\u0001\u0015l\u001a\nfa\u0003t+ϲBE\u0016bEآzǛpK\td\fL\t+ \u0016Y2\u0006@6\u0000|'\u000ev\u0003\u0001{f\u0006L\u0015\u0015)\u0007\u001dۇ(81}\ro \u0012y\u001di#69\u0011λ\\\u0000\u0017&\u0010\u0004\u001c\u0000l\u0002\u0000Vateg|Y8cfQ\nE\u000fBd\tgyTi/\n$*ʓw\"\u0002\u001d.DK4$^(\"+UD\u0018*Psl$0\u001b\u0000\\\u0016@&q(D\u0002\u001dC\u0016ċScRJ?9\u001c\u0018cn˛Md\b\u00131\u0000\u0003cGu\u001cvxP\u001ew\u0002\u0003Z>q\nv_Aa&ׂn3:+\u0002`j\u001dύ\u0016[D`v8-r7-àyw\u000f;q$\u0011SF\"1^\u0016\u0000qr\u0016Pۋ\u001b\u0015VNjP.]\fT\u0010^&=mB#\n#˸Baj˺˺˺,..........+P\u001flwr\u0011v_r%T\u0003\u0000:ijtdew\nY1[!3\u0012r\\\u0001!\u0013\u00003%fp:6bsӡ2)nw\u0017n\u0003vP̨,>@D\u0002LTi]Wi`L\t:\u0016\u0019\u0011=d\\4\u0002\u0011\u0001a\u0004iNԙo2`\u0007m\u0013ґ-\rQ\u0013`\\:c$?:LD\u0003\u000e|r\u0015\u0014\t7QrQ\u0000\b^?UF9f8\u001f\u001c^GP!{\u0015\bl!Q@\u000b^\u0016!`9\u0011PO9l,~*\n'¡\u0000?)\u000b\u0001p2\\q_Cs\u0001\u0004j\u0002Wz$׺8$\u0001g\u00174\u0000\u00173M\u0000j\u00159eH{\u001cq\neoD\bl\r\u0000as-DRU\u0019x4\u0016}h\u0010m\u0018N2`;rE\u0018:IaC\u0010]9)V\u0012Z\\\u0016NF\nŭCٻ8&@9\u0000*КX\u001e:!\u0010I\u0010yc,\u0006(4P\u0014\u001dѸ\u0002e\u0014N\u0000{\u000e\u001bt\u0012'\u0015\rE\f`\u0015II\u0000\u001fv`Ս\u00026'+CH\u001d\u0000\u0017Gzj6LU7>u{ckLʔ0BRx({3(4+\u0015\b\u00138o\u0016\u001c\u001e#P\u001fe_\bD.\u0014#3@}\u0011@&$\u0013J\n\u0014KPe^Zp}N\u0002!D\t\u000e;\u000f*w\u001c\"!E\u0006Dgй\u0000o\nRN\u0017\u0006gȇE\u0015l])Xr\rK!@\u0000^\u000bAI5z広\b}$gdJ04\u000e!e[T]\u0003Oc)+\u00143\u0013$8H?XV }({\u0015i!j\u0005\\$qO\nv5\n𹮊Ő\u0000\u0012@$h^%6v\t\u0015SJI/\rL\u0007\u0003#\u001faG\u0015x?\u0013\u0003J\t\u0002:J[\u0017^\u0001dr\u0017*\u0018\u0015:&<\u00173\u000eaQ\u000e\u0019\"\u0003\u00101\t;\u001084D.\\+*\"8\u0019q\u0017\u0006c<@;&\u000f\u000e_˶\u001dη\"1\u001f{\u0000+p>D\rͼØ\u0002\u0013\b\u0012\u001c0\u0007\u001e{\u0010\u001a7&͔j\u0017\u0012-G\u0010R\u0010\u00004S\u0011ZX,A=Mi;X\u0003j=4\u0011\u001dWi@،?\u0000KX\u0000tg(\u0005SŁ\u001e3Pl8CIRNoDJz\rW%ɧ\u000b{I&Qrp\"\u0018\u0002\\\u00180\fHv)X+ \fV%Cja\u0014#z@\u0013\u0000\u0006 \u0005̰I\u000f\t\\k\u0004ٛR{/T\u0004,fyFb\r&H@eԷ\u0016MM:Dh\"dU488n.WD%&5\u0018\u0000$\u001eM#^\u0010Hx5\u001fwcl\u0013\u0010\fpp\u001f!OHe!\u0015^N7/+q\u0012_qF-},\u0000\n<ܛ\u001f\u0019\u001a\u001fH\fP&0\u0000\u0019cI$ҲhI-j7E9\u0013\u00021E{,\"%\u0002Ӗ\u000f.c\u0000\u0000\u0014IDGv4\u001d;O\u0019|\u0001\f6C\u000fW\u001atjLk/\u0001V,H^1hĜ\t4#pnf1QqB\u0007_iJ|(t\u0012-\r\u001a\u0004\n''47mt$3\u001c\u0001\u0001'v\u0000sGLncBa\u00116I9UdK\u0002G\u0012'ݭ?-Τo\nI 9A\u0018X\u000fܧ\f\u0006ޖ<\u0002J4{!\u0001\u00079\u0002\u0006ͥS\r@mQ\u000b<<\u0014\u001d~\u001a@=k\u0012J\r*+\u001cϯ\u001cqK'*u\u0010ժ@\u0014!0\u001f@O˪\u001b\"}\u0007YҒ\u0019HL\u001b2N\n\f\u0014m5^H%S)o\u0001\u0017uGBvb\u0015q^SAn\u0007\u001bxS&Z\u0019Fﾌq\u0012\t\u0006Y\r\u00007JT\u001e0j:\fŬxY`FB\u0000WB5!\bd\u0010i,AקG3\u001a\u001eu*'$Ǎ^\u0011&\f\u001e-OVYT@\u001evP&\u0018(sz$?DώbH\\֩ST/\u0002 N&\\J2\"i\u0010R[\u0015\u0005y@r^7\u00124F{K\u000b/\u0011&8\u0002e!Hjru2\bN\u0010\u0004\t/]k^BKO-Y^Dbm'P\u0013A*dFl%\u001d\u0016\u0000\nu2#1\u00012GE5\t\u001d\u001aO\u001e\u0006Z\u0005̖ixY]\u0004V\\\u001c\\ku^t溊GM!\u0012m)#\u001d&[\\J7\n\u0013 A\u0016QVlJ\u001cf\t-懜D0\u0005̘;{\u0015>\u0003\u0010m\u0016ԩ\u0000\u00120FYl2Y}\u001eL8CF`|\u0016\u0001R+Dl\u001e.)\u001e\u0017x\u0003{Yq&)DǤ$Q\u0004C\u0018-\feu˲\u001eODmn\u0001'n)(\u001a\u0014\u0004q\u0018JT\bR\u0000\bh\u0003\u0014\u0018\u0011\u001esJZ\u0014\u0006J\u0014\bG\u0005>>~R#\\*\u0011ڑ\u001aT\u0010*\nDaBJ\u001cH\nW:8N\u000e֋F\u0004\u000e\u0019UFm\u0018RDŽ@/.6ڐ5\u001d^3p\u001d*QdwPCZ\nQ@ L\u0000xzY+h\r?\u0016\u0000\u0015\u001dCbsx\u0019ÐҬbƮR\u0004Wђc4\u0010\u001f&\u0018.z\u001c\u0010x58A\u0004d \bKzd\u001e\u0002͗1\u0019&GGt\u001e\u001bb}\"\u0002[\tP?[Ra2\u0004d\u0001`fB10\u0000\r\u001aPۭ\u0012F\u0013xOF|\u0003S]~niKd.I.mCSc\u0016hω\u000b\t=j\u0016N{}7!0㚕\u0006ls\u0000\u0015ׅ#Ua\u0010N铅{Y\n\u001cw\"\t\u0001\n~V\u0000\\1s\b\u001a\u0017302H2cPy\u001c#FD ,\u0001\u0017xm\n:uvht\r{Y@le6&rǢz\u001aW؏w\u0005\u001ftt\u0017?<@PE\u0000*D9t,qh/PZ_Z\u000e|\u001d\u000f{W\u0017蛊'\u0004$b.gЉXAL\u0014rW\u0018i\u0014\u0011\u001cGJmWl@=.\u001a\u0013A\u001aw\u001f\u0000&w\u001cFX\u0003#\u0004egĐQ\u0004\bۦBv\u001cuaAH2V\u0015\u0016(-\r\u0004eh\u0002w9a!Hq\u0003W\u0018Jæ0ؓ/Df\u0005)2\u001aB#O\u000exE/\u001bZ\nMAt5\u0015BU{z\u0017a 'sc\rNz]08Ɂ\u001a\u000b\u000b i\u0000HY[8\r\u0006 :12)Ҹ\u0002GP??W\u0005\u00108DĬ6\u0016\u001b\u0016Į\u0001bc/:3UBq;,XͶgpx1 O\f^'CG\r\u001e\u001e,V\u0014CCx\u0005ȅZ\u0010?rIe\u001eppN(Fs\u000f\u0015\u001d]op+\b\u0002\u0002X-L\fYuX\r;)\u0015\u001b/.>J.qjt%o&fLiņ8ɩ\u001bqCq$\u0014Vߊ$բ|<|\u0016HMŘ^E\u001bM\u001bK}ؓ{О>?\u0004P:tRfQ̭!\nװ%\u001bs`8jnI\u001dܥBs/=T”\u001a\u0019S\u0019\u0006RȐ\u0013ȫÝbт@\u0016UvH,\u0007%x`P\b )\u0015}|\u0006\u0015\u0019\u0016\u0010r\u000b촭>7/f\u001f\u0019\u0000}8\u0005''81+I!0\u000b7.rq+\u000fDR<\n\u000e\\b\u000f2&\u0013]ʋ\u0006d6\u0019wmQX\u0001MF/l\u0010hf`(PfaMp(\u0000L$~\u0014/.\u0015\u0019iuV0Nl{M\u0018\u0016jܐ{\u000f\u000f]\u0007#K\\NwF\u0010;X?\u000b)\u000b8͑uppB\u0014\u0005#ڷ\u0013E@?'lq\u001e5)GŊj8d\\DeI\\\u0006A\u001f4`\u001f\u0004\u0012H\u0019[%Ax\u001cIf\"Q\u0001\u0002\u0005=\u0003w7~\u001b`vbN[=(;\u0002R$=-K \u0015B\u000f4!Ngf)-I0<|գ>I$LVH\u000e2Σ*]F0)jzi͂Wv\r%1\u0002dm/K;X\u001f$>d\u0017}Uym$T\u001a(\u001a=\nW\u0014\u0011\u00070\u0016\u001a\u0017\fi\u0018\u001b5})2|VsI\"\u0005\u0012\u001bu,6\\D\u0007\r\"b\u001c\u0014\u0000<Ɇ4&\u0016\u0018R7W!&M=V8>^C\u0012S}LY\u0014󆩙GT\u0016%09(\u0006Wd> \u0005\u0017W\\t#؄S\b91yR=\n\u000e\u0005\u0006J9ϵ(\u001c|Aյs?ҩ\u0000\u0011z\u00103m\bx~\u001f툚ymZWI(\u0013Q>\u0002RF|ZkF}#Z\nCoj]<}|!)Mx_OL U\u00008֢V\u0012\b{>\u0014QK;wY\u0018AR \u001b\u000e8\u0018\"\u001e`\u0004؉V6:ƅ\u0002A0s\\\u00111m\u0018I$g/Zvu\u0017\u0002ʸ.\u0011ՠ\u0012T>Nh\u0000I/ˤyzSQ4I><Ѓ\u000bf\u0015<=x\u0015\u0001\u001b'j\u0013z%@G\u00014/9\u001b~3/\u0003\\}ͺ*]Oai\f\u000e\"\u001bui<6iJ?e4 *\u0019hsԀ$\u0003Tn3(B8P8.#F==C\u0012\u0010 #QZP_\u0005232\u0006wH=b\u0017>IKr_̟\u0003eTa[^Hs,NZ8;*CNZ\u0018\u000b9\u0007@^V\u0002CD*HwÅ \u000b)Ã~\u001dݑ\u0017Q\u000erG5E<#?\u0017\u001dܤD\f/\u0018.F˲T\u0017c\u0000Z2u`GZɢvY^)p(#\u0001]\\8~s\"^v\u001c9(Y=ZOç\"\"~0\u0007jZ.g\n֖,\u0001\u00150O.~\u0018h:Q\u0000+\u0018\u001cU8\u0012!?L:u$N\u0005(P\u001bh5ߍB\u0013p@V\u0000,:\u0019UC\u0003?\u001cV;ɌUʥ\u0011A5\bgj³k3.O5#\u0010~3k\u000b\u001d0\u0018\rDDy;@\u000f'{\u001f!qI\u0010Pg\u0012\u0004/ǣq\u0017Gm]Z/T'׀\u0013`R߸\u001d#%(#6~-Z噼.(\u0003ecDƹ\u0004$I>!vl\u001d\u001eM<\u0019\u0015iZ؞\u001d\fչXR%\u0000\u0010-\f\u0006\u0012\u0004\u000e\u0004NͶ\\jekTb NR\u001c`l{N$=ecJ]a5C\u0019T\\Ei=\u001e/㱨It{*gT\u0003Ο\u0001&\u000fYP-c\n]Ә\u001c8~ZJ%vsAMq/\t\u0019LA8ӠD?\u000e<.226h6(%ASB^wY6N`#J\u0005 \u000b\u0013)+>콘!U:\u0016\u0016d+Ӄ-\u0010yX\u000f\b0\u0004Tdxwz\"-\t\u0002\u0001sc\u0007Be\"a\u001cm\bv;8\u0019\u001eL^(\u0013<\\Txp^'\u0003J#\u001cfz6`lJe6/>\u0014\u0002N'yY$O(CpK>M\u0017]t)9d\u0014FԄ\":\u000fEAh 09\u0015oZ*HotDBٰ\u0015Tnh\u001f\u001d/\u001b\u0007e&\u001c7\u0002[zq7{dK\u001arjðp\u0000 *R@}mE4\u0011P4\u0001eXN܍Jd\u000f^rG\u0016+~u\u0001HEq\u0018\u001f\u0004'#Reї\u0015ҳ\u000e@R\"F6\u0012ʂ\u0006<'*IZ騦y\"Gf\u0005Rcj6AJ/l[=F;;|s$/\u0012j\u0018@r.j֝u\u0004/k2E'=!*\u0002E\u0016t\u0018k0=\f?r_œC^:' \u00075&~n\\*\u0004[&6\u0012̖q#%U\u0017Lm\"|t\u0016JX*R?\u00106aY;DW\u0018`\u000fJ\u0011*q+Wc\u0013\u0003\u001b~ˌw\u001cq6csA*\u0010l,H\u0011F\u001c4\u0007|Y5\u0006q۝Ex\u0019\u001fM\u0007*\n\u0018WDژ4uqS(@a\nUR\u0012\u0014W\r\u0006J4#]h9\u0003@\u0000g0\u000ek*x[6N.#rIcQ,AYB\u001e];8oƊd.\u0000U\u0014\u001e}ݾ=\u0004md\u000fbo]J9\u0010$\u0005'\u001ek_C(0Q&DLa\u001eH\u001bP|Ml\u0015\u0006'\u0001wf9\u0000|',|}z3¦PƄOb%\u0005}-N\u0011\u0011x\u0011fy\u0015{\u0012@\u0007\u0002)l@N\u001aדN\r.\u0007>;F\u0001s{YVPq7\u001d<\u0000\u000f;t;8dỷ\u000e\u000b\u001c>{\u0002$\u001b\u00101#Uڂz/Kwv^\u0000Aca2pp\u001a6\u001dvU`Ȱ9Ǎ\u0017ۨQ\u00036H\u0012~{\u0001DŽh'r\u0003\u0016\u0012C\u000byhÿ\u0003{|Y{y?y\u0000=#Ƣ\u0016X@\u0014~A&S\u0018I֛{\f\b^֊YL$'\t\u0013ܻ60)4\u0004z\u000fC=\bĶYQ\u0013- \u0014\u001a$\u0005\u001czZyP\u0013TvK_->_˗AsЗ\u0016\bK#r)\u0010\u0001`6_'V4b\u0015j\bh\u0002\u0015@jjt\u000eGA\u001etS\u0004B\u0019!JPG}q\u0011R\u0006Tj!u;T\u0013\u0013Y9\u0002\u000b_VQav9\u000f\b9iT5ژ]\u000eJ\u0004\u0015AMp\u0000!p.\u0016\u000eFELFj\u0003:bPΔ@\u000fc\"O2b\u000e{^LJmT,\u0016\u001aK4b2mN\u0001bKpが(1\u0016]zBB^\u0017A\u0013*D\u0019\u00051\u000e Ӱ\u0004P\u0007nږ(˅Lv)xBB\u001d0\bVBs%\u001f݄+{!s\u0015\u0003+^͖̚kX*HE\"c\u0007\u0007\u0011KQͺ_f>VܛքzYy'x9ex\"(s1iL\u001fc$kj}S^\u001dY\u0014.z4\u0019\\9k\u0011\u0010lhr\u001b7@qpOL\u00175_\u0002\\;8JZ\n%k7v\t\u001a\u0012H+\u000e\u0012\u0017rsӝG1&7ab1\"^1\u0004g\u0006z\u0012\u001c%]UP6j@KМYvȏ;\u0019\n꒏S\rMSRhD1u&H:+\u0003\u0006a|0*QT,\u001bGp\u0018ma\u001av4xrK+G\u0019m\u001f ڪLF\u0014ZȪpe)\u00190L\bv\t{\u0004\u0003\u001e&U##t6H-\u0018\\,WaD\u0014䪼\u000b*j+RlS|x\u001d\u0001+OűD܎GKM2ks2\u0017 gCi\u001fOjYG0\u0001\u001e%֐l\u0003Ѣ\u0000wheP\t׌&H\u0002\u00045&)%\r4R}r\u0012\u001bUÛo+FwY;\"\u0005|]o?K@siH0\u0003\u000b\"9:\u000f&6,\u001f)\u0006TO\\\u000fKe]\b[Z\u001a,\n\u0000V \u000e\u00159,DEGP#\ns\u0002d9tV\\=ҽmJ9\u0017l:ؼLu$UDJ'\u0001.'^HC\rS\u0019ڒ+ULCjB(\u0003W/-\u0016ח!J9#k\u0001Zf,25('\u0013RjiK\"R9`\u000eV5|%ďd\u0011Z58S\u00063/+0iJZf$I\u0005-d701\"ҟT\u000bUEuh\u000f#k\u0012Ul5K\u0004\u001b&\u0012\u001cRWge\")-Z}z#q\u0005D]p9\f5nE&\u0018\u0001{8Mvp\u0018\u0003L\"ZY8MHc1\u0014^\u0003FM\u0018QE^QB\u00111P\u0000ea?oEمшQY\u001d\rpX\n!\u0016\u0004JX\u0018Xn\\B2F\bEK<睃\u001c2 4ɪʧ%4\u0018\u001b\u001c\u0016\u0006]@ү\u001b{/\u001d\f\u0000\u000e5f\u0000q1E,y/ʬ\u0004TƼ\u001aw7r+{\u0015\u00058DZ\f2F8VN@\u001bҵ/{p2\u000bY\u00115É`O5Azf)-\bZhy\f\u00040I\u001f\u0002ջlTi)okz^:ɿB \u000eS@Ve(VP\n0\u0018u#V\u0001\tO20V\u0016l:,\u001cV\u001e\u001cHr;אSt9TCiN\u0012P̙x\u001f'\u0006jBEY~\u0016\u0000i(6/+\u0004 $DEGCI/\u000bGBa6u6\u001a5ކ@xLІA\u001b\bN^\u0015\u001aKO5,j)\u000b\"1\u0014^kr\u001dQ\u000f@Q5\f\u0005J;h]V\u0011z\u0002\b\u0003uyYlGh*L\u001eEy#\u001c\u001c\u0002\r\nP7<\u001bR0z@k\u000e[4Icj\u0013\u00155,1^xwxyq\u001bn@U!$8\nd\u0001<\u0014e@\u0006B\u0007s,E\u0000wB&\u001es\fn+\u001eQZh,0*cVX#TqȽp!\u001e\u0002\\H%9Ϩ\u0011A\u0004\b\u0005*3\n\u001c-\u000f\u0007./ƨ5+QXڜ0\u0006.lG5SZ\u0015i\u0015ȓzIawN\u0018\u0003?`jE\u0001(1X}\u0005Mq\u0004U\bv:\u0011\u0000@+۞c\u0014\u0000- \u0001\u000f\u00172kij\u0011Q\u001b9r3ЄN#)20jJ'1JmV?.z@\u001cچG#Q\\:\u0001a®c66\"0k\u0006XPa\rۀ5\u000e\u001eIr\u0007ʼn9\u0019|ǁ5Q9ذa\u000eM\tO\u0004\tإ\u0006#7\"!|@6\u0015eqBH\u000f$g.1W/\u001aރ:M\n\u001f2\u0013\"\u0000)\f\u000ft/+\rxw\u0002\u000b\u001cg\u000fURF_TT)\u001ef0\u0006OaRp\f\u001d(( B♀?@\u000e\u001d1%z\u001b518/b\u0013C\r\u0010zlJ\u0006R)\"\u0014ZV\u0016:ԅH@;[0(Y̭}/P[XRC%ՠ]D6ٹğ\t:7\u001cz$n/\u0014B\u0003@\u0013^i\t w=|1\rv\u001dA2l_)-^K\u000e\u0014+\u0007M\u0018I3椟4\u001an\u000b࣑\u0002~h~x;5ؐL<~62.%x\fP<ʪCr\u001e%T Z\\\u001btn\u0014\u001cI2sж`YbXTƍd\u001b0tU_L\u0013KU\u0011T\u001dXNT#\\\"fʬ!xU)-\u0019܋5߫;<8h|x)ba\u000bƁ o\u0007bKu\u0000\u0003?\f\u0019\u001cKՂ{>VarZ k\u0014+Js\u0001;vr6j$@\u0013_j\u0014DUp\u001e)(p0.\u0005_\u0017J\u0007k\"\u0000>9\u0014[W\u0001̀ZΙ{8M`VbT\\ĦL1&\bwK\u0012\r|10q\u0011Ijx{j2\fr!\u0018\u001aј\bi\u0007\u0013m\u0000Fal\u000eۂ$\f4\u0016%\u0015\u0007Q>6^\u0016\u0000D7ވw\u001a\u0019s\u0000[QS4S\u000f!oÓ^>\u000fb\u000flK\u001d\u0003@|\r(}lt\u0013\b4\f3hdv\u0002㾬JW#gx(YZ\u001d\u0011\u0018eE*n&wuR\nʱzՀcdNx\r~Dp:r\u0004X=\u0015V]vY\u0000Dʍ.%\u0018?aϯG=y5@1\u0000w.\u0015G\u0007K\u0005\u001d\u001fJaW0@Tb&ǷIpQIJ\tf%~,3r(@>\u000ewG\b.vB\u001au4M˛a\u0018\u0017JS\u001a\u0015)\r\u0010X%1auqcQ\u0015Qɪ\u000f\u0011\u000f o5o&xZe\"/^XW\t7b1H\b\u0015\u00136\u0001\u001b A\u0000VAE$1,c\rӥ\u0006W&\u0003x\u0006\u000e\\\u001foJ\tU*vawEe\u00058\u0001vV\\\nz$z-Ӳri+[\u0005v;n¡\u001b\u0014oXp\u0016`\b\"6(r\u0000VNIo\u001c:m䗛w;a!:5LYu,d^ED\" \"9Nv\"B\u001b)@QVFk\u0005 kpQ\n6`N\u00117R\fKi\t mtڕ\fѼ\u0001З\u000e:k\u0013\fyLb]BG\nL\f\bB(R4*$\u000fZC\u0019n'a[E&?s\u0004\"\u0001\u001f@\t֍u\u0013%\u001em\n\rh7\tȻ\u0018\u0000x\u0006\f\u000eG\u0004%f=d*cz\u00019U)QU\\$\u0015%Db\u0000:Rc#d\u0017\u0006ܫO\u000fe^Cg\u001ef/v]FJ|Ʊ@\u0011!=`\bG\\L)\u000f\u0016\u001d\u0016['OTɩ\u00112\tX\"3ȂIEګ;p1ʴsh\"I˺\u0010,w픯{)h*0E~t\"`\rFBji|\u00003)P\u0011\u001f|\u0013\u0005\u001e:Iyw3\u0005>c0i\u0010ޏ\"\u0004p\\\u0016w\u0014\u001e\\|\u0018_0\u0006y\u0014~\u0007\u0004[M\u0000\u001byg\u001a|/\u0018\u000e'obn\u001585+.˵9}mJN@ŚK\u0005\b\u001d\u0003b\u0007&\u001c^\u000fh\u0005\u001a2FϮdH\u0010\u001a\b9u\u0002\u0002\u0005\u0014\tx\u001a\u0004Piە/Y\u000f\u0000p(9,kV\u0000o|\u001dȁD!T\u0019=45sfl;:ӁS\u001f9\nl7<\u0006=JR'H!\u0014V]\t]n\u001c5M}~\fg$,S\u0004?Q\u0015\u0014b\u000b\\v1\u0014HL\ryA$:\u0010\u0018!;C\u00107{\u0006\u001a@\u0006\u0006\u0006tyM\r#=Wŭ`0\u000eLɮ4H:qj\u001e]\\\b\u0017ɢJ+JT!3'x\u0013'K\bn\rF5|b\u0001c\u0016]f\\\u0016s\u000b\n>5\u00040Q\u000b*H?\u001e\u0002KRuڋB)޳;\n#[7N\r&ײr\u0006djJ*Dk\u0012\u0000\\}ce\u0006Wd\u0013$\u001e\u0011r\bV\u0012ȫ\"R;\u0011=\u000el[lHOТܯH;\u0003^`\u0001\"\u001e1PM\u0015>\u000bŝѹ\u0001*C\u0006Zy!XQЩ\u0004B\u0017wSE\u001f\"u@4!MzJG[e\b`\nW$\u0018\u0012\u0018\u001d1\u00000\u0016-\u0014\u000bӉŎ)^a3p6$c>#U*##EE\u0019*p\u0017i\u0007iC\u0010A\u0018\b\u0015\u0005*ƹrkj\t\u000bi\u0002U\u0013k=&7N0Je`/1&T<\u0004.$34'ek$\b:@\f\u001f2iSl\u00054d㦴\t\u0010AI\",B8g&K[=\u0015O\tIV\u0013\u000f9w,\u001bl7\u0004<\u001foq0ݍ00\u001dC\\G\t[M#ſc\u001c\u0010yRK\f\u0017-֖4}8kF+iU̽\f\u0001wRМ0̵wY\"Ҧ\u0018I^ʻ)Hqg\u001d*\u0000k&+~'ĽF>ƈPæ\u0015Hv5a\u0010C)W X,SeE\u0004\u0004R1\u001b\u0012'>ː0\u0000\u000bMyE6\u001fLK٤\u0006spt֋\u0016A\u00019\u001c(}@lf\u0016D\u0003\u0002\u000e7?mWJ\u001c{Rp\\Bb+;\"\u0004^J-q\u0012i\b]k\u000e\\V\u001a!GA̟\u0013sƠ؄WU\u001e}w\u001by\"ܭ\u0015\u001aYY\u0015hX .\t4\u0016e%\"k:\u001d\"\r\fs\u000bw\u0003R'\u001de\u0016(Ǎrsr7\u001a\u0002\rWJۆf\\\tѳbfj0I/+\u0011MoȓggpV\r=|H\t\u001c~\u001b\u001fèМefooT\u001am\u0013\n\u0006>8X\u000b\u000bJ]wL\u0017^\b!%\u0007KhHu\u0015`Cϰ%v\u0001數\u00018\u000b\u0010ϵi\u001a]4DR\u0000\u001cK`C-R\u000f\rf\u0015I6|+\u0003\u0006(\u001cFebǦ\u0014#&z\u0002IJ9W*\u0019\u0002lLLB<\n\u000fx;GC|a\u00010\u0006iܼ/P\n\u0018$\u0007K0\u00179\u0003FE$\u001b,~,Bi$}`L'gIAm\u000b\u0012q;>k\u0001bU\u000bpR\u0000\u001dVx4\b֨Cp+\\}y+^J7KuI\"\u001bi/\u0015s\u0011Xx6c@}6\u0000F\ncW+k\n\u0007a(\rVrRA+\bNi\u0000[BB\u0016A\u0000$0Ln\u001bB2>\u0005b^\t9V\n輬ZM\u0010\u0000$-wKZ\u0002Y\u0011Ѻ\u0006Q\u001e}̈ה!HGy{uGYzTSډu,↱dT\rԧ3m0ȡE&XB;^הY=S\u000e_gBm\u0006&Iү[e\u0005\t-^@K\fT&*׼Y[bQ9@HLe}̹-(\u000eo\u0001(\u001d\u001eP)\u000e K=\u0001\b5۵zD1zAz\u0003,.+!3<\u001d\u0012+oh*Υ0\u0014Z\u0002<Nj\u0006v?pz&s\n S\u0000\rP*7O@Z\u00139\u000b\\#\tFsJ#% G\r1@8\u001af\u0012\u0016JHHL%ѫ֡`!\u0010`:n\u001aa3z\u0019Ұ\u0017\u0012\u0019,f2e\u00135RB\u0017zd\u000fMH\"\u001bvۙ+ţL>R\\쎬\u0004-4:o2\f4-\u001c(\u000e[\u00024R\u0011y-*P'gK\u0000\u0004)WݔH\u00060\u0000]Ȇp#lp+\u0001\u0002fdq\u000e\u000b~n+ݰDCU/X\n,Ĩ#J.k\"..*\u001fDFۤLu?\u0011Eb(eh\u0001\u000frB6\u0014Fs!kVG2O\rNck7]l^\u000e\u001a:`_l\u0007S-\u0000\"A+Cd-YR5y!}\bss\n\u0006\f&\u0019Wzcc%gD\u000e\u00065`/\u000f\".IrSd[]3\u00146\b\u00024;F\n/ܰK/՘PQl,i5\u0006\u001d=@cX\u0006*\\VtI\u0016 $2щ5\u001eK\"~\u0014\u0017Oq'S\u0004Y%\\H\u000bh3\u00010*,\f\u0011\u001bf<\u001eq\u0001\u0015(=pe$P\u001d\"뱵Rh@\"\u0011`mx\u0015(-{.n\u000f׏\u0000\u0012}g{Z\u0016L\u001a1eJێ|G'\u0012)5k3E=!{j3h\u000b>lY)!Y`\u00079\\Qd,\\+L.\u0017\u0005\u001c{`ey=\u00100Z\u0016Eo'\u000bPla-|3A\u0011R[wdttra\u0011\u0000QI\u001eh}Ѡc,گ\u0003dfXk5{!\u0017\u001fRX\u0011zYL~\n\n\u0003!pa\u00073u%:bIGL>af7\rV}DڭPX\u0005\u0003-M T\u001d?_ْEdK\f0Ϝ||B\u0014X\u001aa\u001d\b\b\u0006CX\u001c;E\u0000jHL\u0005\u001d\u000e&(p\u0014d%cAINOh@o\u001e2\u0004w\u0003!khS\u0017\">.+\\ff;pA'e27=%W\u0001:@\u0019L*q\u0002+\n\u001a<;\u0017\u0003a\u000f(Kɸ)옐\u0000d\u0005`C\u001d\u000f\ry/WX\u0019\nW\u0004.4\tIjI^\u0006fWɐW?)A\u0000s_;S%ʌqS7bS\u0017N+)\u001dΗ#%\u0007Qw\f+›+~\u0000f9\fQ\u0002\u00131\\+\f\fx(c-\u0016\u0013\u0007x2*MvD\u0014,<\u0000Bn\u0018$<`e\u0011B+U\u0000Xg.^z\tt\r\u0013vO\u001dq\u0005N\u0001as0ĐÈ\u0015\u001f\u001f?8,<@#\u00130\tҁQP1g\u0005$5J-L2T\u0006\u001eMt\u0002hRA\u000225\u0016ƨ\u0015\u0007\u001f(f\u0003HQH\u0000|;\u0005\u001e‰\u000eT\u0002`\u001bd\u0018\u000fnΣ^颣'lLh`j\tUt2eW\tKDx\u0014j\u0003w\rb|#c\u0002\u000e0\u001cr\u000bITT : Y,e\u000f,TKHd\u0005a0*q.--\u000b#C\u0002>2Wj\u001b'\u00106MB\u0006mx\bF\u0003\r\u0006\u0011.Al6k\u0001;\u0002lMflMy\b\u001bg[7[TGp\u0007Hd\u000btf\u001b\u000f\f>\u0001z\u000b\u000fC)B]Md`\u000e\u0007\t\u000e\u001e/K\u0006\u0014̮\u0000o\u000b*\u0004ZFJ\u001dc\u0017{\u00199\u0015G\u000eA<\u000bk\"=j̑\u0015\u0003!p\\`2I\"c:\u0001#\"\u000b.\u0013?z/\u000bR(w.@L\u001d\u0003J\u001c5^Z\" 9\u0010D$|E|\u0006e\u00102\u0000FN ;[,>yk\u0006Pq$^tE\u0006p\"Z\u001a*\u001a+jG(V9{$&^:B\u0002f\u001cuE_w\u0002w\u0001n)v\u001e`Z\u0016Xp\u0019(n5w6\u001d\u000e\u0000\u001cр.e\u000f\u0015\bu\u0007GBdI\b>.\u001c\u001e\u0002\u0015\u001c\u00187J\u000b~IEY$&W\u0010ΰoJ\u0018(@is8LNB/Kb\u001bp$y\u001b@*^\u001aܒ=\u001b\u0000\u001126rh;h-D\u0019\u000fC]CcB\u0005&Ԣ\u001duT\u001a]\\'.t_[XQyg\u001f\u0010&+\u001fBq:\u001409A\"\u0016 ,lJ\u0007^\u0014k\u00061\u0019b\\ɽhՑ\r=dUXҗ\u0005$qf#i}TTqMRi\u0014v3Z\u0017\"\u000fܖ\u0004x2-iH\u0011\t/bM\u001fF\u0013>C:¨P:i\n\u0007\u0006lH+ε_-\u0015eaz}u:\u001a\u00061ɒ\u001cXe^\t\u0003pߡ^x ]?-\u0004r_\t$>ܺ@8\u0002!iCHӒ8JzY\u001c6Z\u0000u[-xdL\u0010t\u001c!\u0000\nzB/IA5)*\u000bB\"pu\u001eb\u0013\u001c/kzӾ\u001258[\u001aA{\u0017F7v\u000fzȚfwR$M$\u000e>ʂ8R+\bfπY*\bE*UKB\u0003\u0017%\bn\u001d3}>V|x\nb\u000bwNvY\u001d}5aS\n00:;QBc-\u0015!H難9B*<\b*,ռ=(U&'\u0015}!H։\"t\u0007\u0017\u0011h\u0005FJX\u0014^#fIa_(Mh'`^7W=\f\u0013!!T;\u000eMY\u0005\u0014&b\nƮn$g%\u0003_%}f>c\u001cU{Y\u000fw\u0014\u000b7uoB\u000e}1CX\u000el#l8*PkYRƣq\u001fvm?\u0011\u0005a)H`l@?{4Zw]ÔpO*s\u0017Q\u0013~\\Wpu\u0015\u0005\u001eFk\">J<\u001a\f󀵜\u000fR|1psc\n&ʟ2^H\u001bf6ehIjH4\u001e\u001a1Eՙ`ˬwI\u0016iyviM:g\u0017ktUd-A\u0013{\u0019KI:\u0004,\u001dON΢\u0000-\u0013b\u0007b\f*\u000f\u0015\u0000#ڴ/s3JF\u001eCpbc\tŏ\u001f*GDo|\u001e\t\n͠MYEn^\u0017ϗ\u0001!]\u001f;\u0019\u00028;\u0001@H\u0012ڪ~j8T`\n6>CAuZ\\\\\u000bd\u0007\tğ\\#\"\n\f\"J|Xpěs\u001cq+ /=\u0014pW]śG\u0014&e+[%QnF)\u0014Ko\"\u0007@\u0002-[\u0005\u0003@Z@`ӳ\u0018/RR\u0019\u0018\u001fNjΨ03O:\f\fT\u0000\u000b\u001bҵs1\u001d-\r\\ISV[T (U΂sN\u0007ab?Q`Š\b\\\u0006[(\u001bΦF]kHC\"-jD\"+\u0003\u0013\re\t\u0016̿͘Y$V#c[\u0014\u0005\u0012iF$$2\f=_,|Q\u001bRz\u001fA1:eyG6\"65ʄ\u0015FgU@6#\u001fOTN\u001eu\t\f3\"\\*O$fciV:%ΰ_0n\u0014i(\u000f->\ttU\r\b\u0012k]\u0007\u0002\u0000^z;Wk>\u0000.`\u000b\rw*b턧\u001eX6(A)%D0&T\\\u000b$c\u001182r\"/Ǜa(\ncC\u0011^\f@`\nS\u0005C\u0004\u0006l\bzp2\u0000+~^7'/\u0003xRr5.2c\\`pr\u000f\"\u0003/Bs:`|\u0007LXxQ\u0018oU7\u001bod\u0014*4\u0015U)j\u0019\u0012X}HX>\f\u001el\u0019'Cm\n<\u001bCUR\u001a\u0002,>\u0003\u00121\u0007N,ؼ\u001e\u0015UeYxT\u001cUrX\u0018D(I\u0013#\u0005y~5F\tH^d}^AezY?n\u0014\u0013\u0001\f54|{2f?C(\u0017\u0010LLc\"\u001bKYH\u0002`5&a\u0011\u001e9\u0014\u000f\u001aU\u001fٝ\u0013?\u0003Bb[\u0018^yaݝ_SM-\u001cF\u0000B+\u0016\u001a\bؽݓBS;9Wі\u0018*<]ѱL1i˹hBJ*;ĉ\u001d\u0004|Y_⺙,AuHG8p\u0019#O)&\"\n'pdv'we\\\b{\u0016C208\u0016(j(\"ؼ \u001b_˺\u0003<\u000339W\u0016nh\u000f7,Q \fP\u000b*\n\u001fP' \u0003'u1n+h<ϝ@\u0002Paۼ<ޫ\u0018ɢBĦ熸xj\u001b\u001b\u0006`=)H\r'\u0013\u001d\u0003=\u001b(\u0003BPN(Pv;>\u0010\bxݟ\u001b\u0004L\u0018+vnt*(Y/OYhڄF^\u0007prihϪXz8BvLʄN\u0003:4Ju8\u001dk\u001cKB\"\f^xR\u0003#B\u001cã\nr\u0013\u000f&$x\u0010۔J 0\u000fVӗ8 \u000e)3Bܦ@7RI^\r9wqwyb!^\u0004>MR\u0014P\u001aq8G9\u0015LEfR_xLohx\u001bbV'\u000fN'\u0002\u0013˱o\u0006`\u0013-gF$s\u0000\u0019nk~)\u001cqήd<8:bL)cu7@ע+5J2\u0010\bW\u001cv6 L\u0018\u0015:Oxle\u0000uF\u0010m\u001b tzL\u0010O\u0017`\fM\u00189\u00023}\u0017[Jlr,:yrz\u001elLi\\\u0003ejo\u0002'L\u00039\"y\u001d\u000e1HB\u0006ō\u001f(+7RD\\֭\u0010v\u0007a\u0019\u0011܃s}0\\DNM\u0002B\u000b%&ㆶ}.kT]\u0012-\u0006\u0017SeB0RI<\f\u0018K\u0010#K\u00185)\u0010B\u0003Э\n'7?@)\u0006E\u0013[\u0016 'QY/+II EC\u0010s=&N\t\u0000\u0011n\tԦ)b\u001a#\u0016Nl\u0002؊SjQ\u0001|xv\nz?dPtMRq\u0015C\u0015|Y`\u001b\u001d\u001b?C\u0011\u0012Ȯڿy\u0000RE#\r ,Q!ŅS>\u000e ܔȦJ\u0015\u000e\t>y\\SDCd+\u0003\u0000,d%ei4BV\u0005+כ\u0000\u0003UK^3;OC%\u0007콉\u0012̵c\u001bp'\u0006-.H;*i\u001b$r6ߎԖ\"V{x\u001f٣\u0005\u000ez/kqgu.\u0006a\"+H\u0014\u001adMk\\5\u0019k\u001a,d|Sa*\u001d&{|$lix \u000f\u000e\u0007<91]DFAp\u0005D,B\u0018!L\"\u001aF\u0014UA[KpKdl۱ˊtrnlu\f\u0000o#\u001cjT\u001b8\u0018yEtlP\u000bB\u0002J(8\u0002k5\f\u0018\u001b\u000b\u0005\b\u0017\u0017\u0005ozۙ6\u0019D▱ջ}\u0000ԥ;>T69\u00174veB2\n]4`U6\fQfTC:\te\u001d)|R*Y|\u0010j‘k8pA\u000bB:nIy앴\\\"wZIj*cK\u0018l\u0016i&+\u0010ͻz]#$>'n-\u001a\u001f\nԋ\u0002=iTj>L؇\f\u0006?S\fÌ]0{a7y\u000e`\u0012W\b\u000eE'\u000bC4qGs\u000bqYjYcFvfi\\cqX,a'p\u001eeq(`\bdȬe^y7\n\n\f\u000br}\u0004s[)fy_\u0016͂\u0018@!VRYt*RX\\%ex8\u0013\n\u001aw\u0000\\IIņV\u0005Fvs2.M׃:\u0019a\u00162\n\u0016K\u0012Ǘ\u0019\u0019T\u0010\u00102\u0017\"$d77rwN\u001eqfd-wZ,\u0002R\u0011㡳B\n7lQ\u0016G3\u0000\"<*\u0017\u0004Z\u0005aw-ˢs~'F\u0017k\u001e W\u0006X`'\u0005&w\t\n܉&8B<ȀRuYJk:o-')W\u0004\u000eQX\fΔgB1\beM\u0002(Q¼bɂ4Q\u000eLYsøx\u000eH-\u001eY%\u0000\t\u0019P~Cr@1\u0006reXWe\u0014\u0018#b֗$R[A_W\u0005\bM_r>#sY \u0012\u00130JH+\u0007_ށ\u001fvp\u001bZ.todb)8\u001d:*hÇ89yQ!/m1͆~Sj\f-ZǙna$8p~^fZ\u001eG\u0010\fԱoj\u0005`.\u000ej\t~/K[,&z\bn\u0010\u0018SSc\u0003՜Q1\u0002O\u001f&;\u001c\u001f\u001cLB]Z\u0011CB\u00194P\u001bG96\u001d\u001d\u0018i\tW˗S[潬ˮߘ+6x\u000b,Z~\u0017\u000f\u0005\u001e:o.I\u001c.#Cw\u001eZ\u001a5t^\nC0z7<02=\u0012\r\u0010\u0005@\u001eFw\u0005.\u0000\u000e\fR毽ߐ\u0015$\u0017~7]ې\u0010\u0018!X\\)9p6y.N*TM40\rA+i݂PĬ˹|\u0016B#|@\bJ\u0018\fKܠb\u0019%MMcÒ\u0001SjIW0\u001b>\u001dmEv1\u001bgF;S0S;M|eʘw\u0012\u0016z\u0000,*;Kz9\u0002lB#\u0004O\u001b̥\u0015\f\"A3\u0014Ԡ\u0019\u0019aʒ%:0v7Ӄj\u001an'X4\fe5\u0013Sg:?\u0005tK;(\u000e.Du7b˞\"-\u001dl4-\u001eBn؅,V\u001a\tJ\u0003R]F,:\u0004۝ڀ@uJ\u0003\"\u0011]q^\u0011\nu\u0015q\u001ff\\$a00Jk\u000b$[<*:zY\u0010H̻\u0019uġ$tq50/xGr@\u0007z\u000f+~%iA*w\u0011J\u0014\t/_L\u0006Rq^\u0003\u001cfcCbgGL\u0012;!>\u0002\u0010oU:\n`\u000bg\u001aZt\u0003\u0010_@=\u0002((Lk>\u001aypz\"p:b\u0015\u0006LUK*2R6M\u0016}#ڣfcFD\u0014\u0004;#\u000b@I+E\u0010sQc5\u001d\u0007\u0007)\u0007\u001d _\f߬\u000fb\u0010 u\u00071jLMgn]n[Q\u0019r\u001axK]&\ta.\u000b#vG\u0015\r\u0006\fA\u0015\u001de=\u0006y4\u001a\n\u001a\u001d‡5W8Q\t(I>9(Xh\u00109\u0018\u0013\u0003z\u0014eYP\u0003JV5fl\u0018\u0010~\u0007\n\u0014],0\u0011\u001b8aᱽבyCBe\r}\u0010\u0000i\u0005pd\u0004A\u0007\f\u001bCT(ј\u0005<\u0012!*|[œfy\u0012[\u0002i\u000f\nw`\u0014\u0004\u001bd\u00174SF;:\u0000{\u0000xq1G\f\u0010LE!\u001bR|E@U5a%\t\u001a\n\u001a3\u00138{\\\u0019LK|ګs]`@\u001e\u0015ޑi%\f\u001d\u0016\u0016\u001a/3r\u000f\u0004\u000e\u001f3\u0015xB\u0003[<\u0010b\u0001\u0013\u0012\t\u0016(_\u0006\bBv6D8cڮ:XUqItNjG\u000bA'*U\u0010Qh~]£:dN\u001a\u0006X4\u0018m\u0005l\u001eKF\n;Ag5oj\r۠iLJvSUX)m؁hBrhP\u0012\u0010N\u0000\t\nK>\"\u0017[.,pkT:mxy\bm:U63s\f\u0018gKZ\u0012\u001ew\u0013\u0010I\u0005f=$3u҈\u001e\u0000\u0001P.ބu:\b\u001fPl\"\u0006'Q\u0005h.GKDE2+h\naeb冋UM{=#\u001c\u0016&\n\u0003;\u0006\u0017ܔs#RiJvW,2t] S\u0011䣇\u0005R\u0005EB\r\f +%X\u0012,w\t&I\tf|E|\u0010̢x\u0015?r+dtHԗax[#+BEr\u0011\u0016P$\u00002㲏l\u0003lߑ\u0015D(\u0002)\u0014RNJsAR\tn2\u001f\u001aIX.G6\u0001mB\u0014w\u0005F\u0003\u0010CW4M\u001a\u001bxq}mY\u0000˕+\u0015rH(\u0016Y|7>\u0001D<\u0000(m:=\u001c\u000f?p.o\u0012\u0015Ϗ\u0003\u000f\u0011*\b7\u0006\u0018]z\u0003>H,T\u0015\u0015jD-\u0000P\u0007x\u000b:WS2.,)Ԑ)\u0017\fVME@p&s;A0en\u0011K\u0010\u001fAߴAS\u0001\u000f3R\u0012\u001dN7VGV\t3\u0004`\u0013\bRn~&\u0006eT#,\tW\u0018KR:\u000e(y3\\'D\u0003gS\b\t_Mk/\u0007˪i\u0005or \u0019D(9~{\u0013%\u000b4E>٩\u0004P:S*n\u0011k~Lgeݯ'R'=\no\u0001_\r_0\u0010rc`27C#\"b-!z#\u0002\u0010\u001d\u0014DTvH(\u001cQ#@e)^Q8&J\u0004\u001eT~K~Kdd\u0017_F܈jd\u0019 ʄ4fu\u001f=P\u0017B\u0006\u0010M\u0018+R\u000f\u000eHN\u0013Qk:\u0005F\u0014Gcjԏ\u001a5\u0018NJ4^4t\u0019t:\u0003\u001e\u0007A\u0014u*EnB؟\u0019\u0007upNf.> U4:\u000e\u0003ܱ$d5aQO\u001b,'m##\u00191Jzpn`\u000ej\u001c&\u000eqw\u0011I̛\u0007\u001d ʋFk\n$H>\bg\u000695\t2h:\u000f\b\u000f\u0012d\u000b{\u0012ȓ^UIs\\\u0016\u001db8\u001b\u001d\u0007\u001br\u0007\n\u0007\t7T#1\u0005_B\f@\rF%'\u0010\u0000\u0003b`uF%G1'HMj-E\u0014PN٠pe)Fn\u000fUEFև|h\u001e\u0011b!Bzdg~-S>\u001dGܰ\u0002Ɋg\u000f\u0010\u001d12Fl&\u0013NfnD\u000fW\u0005CS%\u0015\u0001|<3.I8[|J@Q~ә:!Ӵ@8\r\n򫄡\u0000C \"\u0003\u0015X\u001a=!y$T4Vɚ⇢\"\"O贠iB\\X\u000fڴ:7\"paմM\u00074#~ȏྒH\"\u0004??\u0005j\u0013\u0012V\u001a)C-\u001b|ӑ-\u0018ʘk@A\tȱes\fbOpiC\bp&U\u001b\u0000|/_V f#vEt~O\u0006`\u0010lL^\u0010J\u000e\u00028\u0016)Bx(*@La\u001bG\"\u0006G\nLe\u0012-T ccDo\\\"c’hƄ\u0019f\u0005\u00036|VLNP\u0016K\u0007W_V?(Pr\u0014(NJ0\u001c\u0001Ka\u0000E\u0013\"S.\u0018fˉA8ABm^\\7\u001c:#g\f~Y_yEN\b'>l\u0018\u0016n3G@OU&\u00079v~Fs\fRx#mz`\u001cO8aH\u0014)x1!\u0003\u0002's#P.\u0000`Gճ~BJ\u0001\u0006\u0003N\u0001z\u000f;\u0001\u0011\u001f\u0012YL\u0003]YU(<+~\u0002uoY&LPZ2R}&U\rg!zA5I\u001fۃ\r}KH2\u0018QZ0ÀD\u0018XwzF >}٘-\u0000цҸW)H_;\u0002y3$\u0005t\u001f]D0\"K\u001b6P\u0014\\\u0004?. .\u0013\u001d!]m̮Vc\u0019Hhh\u0007)ԗ\u0000\u0000)z ~\u0018\fݠ\u0019q\f+x%7tܖERS\n!]7-~\u0012\u001eUg\u0005|?q@Fwe1\u0010Kd:;9E\u0018\u0016-$\b\u0011\u0000M!$BU\u001bfCNZ:~eq\u0000 쿬Z^r;\\e|\t$\u0014 %\u0002'/PVM+'\bY|h@p\u001d\u0013ã90貰R\u0011\u00114QPRq4\u0013U?\u000b~_(_37/;? [\u0004e\u0018!D(\u0000DG\u0013b@3z/ʱ\f\u001aQ559WMUE{Dn~A\u000eQA\u0015uN2MW\nL\n~2J9\u00069P\u000b\u0013\ffT:rs\b\u0018\"\u0005\u001b^6e;\u0007gQ煰G\u0000lr|hB\u001f\n6G\n\"idLq\bur\u0004?!\u00167߁Xce?iH\f8Du#8\u00177ihz\u0010DO~ݡn\u001eE\u0003y\r}5UtYZ`M\u0004fFgT\u001b9\u001b?qwFH3O\u0007Ųa\u0019ڰ{\u0001%L\u0014Q8\fj-nݹP\u0007z#ImK\u000b\"W55Z$\bIL\u001e\u001cx*_#j?\u0001@/\u000b(dدd쯤Tuߋ\u0007/\u0019%HlL<{\u0002\nOee\u00000i\u001bl\rL)2\u0015\\#\u0011Ix\b\u0002\u0000C!\u001fe\u001bϭ:9\u001f>U\u0014/+\u00072\fGХ\u00196(\u0013u\u001do\u001f\u001b }d-|^\b#\u0003a\u0003B%\u0000jh\u001c\b\"\b\u0004\u0018yH\u0012\nT\n\n7tR%wٓ)ÒZ\u0005N!_e]e]\u0016(lD)a\u0004\u001fO\u0015|<\u0017r>\u0012>z;9\u001fa@nȲTi@Uڞ4$\u000exɑ\"$5:\u0000,\u001aNʃٿzYY^~N\u0005m~DJLMvP\u0003Q;`\u0007;\u000e\t){\u0004&^PI\u0003%\u0001\u001d ͋@}L\u00019XV F!I\u0015a\u0011\u0014\u0007b˪\u0007#\u0016Ԏ2O\u0013A\u0017~>Lܐ=V}ya\u0000THx\u0018\u0007gh絚\u0001Q\t\u0000axHR!b\u0002n1\u000fpJn\r\"\u0010ú!?\u0015pL\"\u0015\u0005\u0003sY=@򐾾:o\u000e!\u000f&+\u0002U\u0011TO6\u0002v\u0002\f\\C\u0012C>Dq2\u0014t=W2PTA!\u0018z\u001b5m=!ޜ%}\u000f$@ȯsY~c\r\u0019H(\u0004+\u0010H\u000fJ\u001a\u000f\u0017Q\u000f\u0010e5En,ƶ\nj)Hcyҳ,15!i\u0005S\u0007Ҟ\u0010_-/3܂A~EQ$HTcrTN.\bC\u0014v\u001aF[,KC3\u0012'd<\u0011ёzӖs\t[Wp7/XVBnJ\t1\u0018o9͑\"\u0016_9J;\tN\u0018-D\u0003tJp\u0010`\u0017_8keq\b|\u001c9\u0001:\u0006ްEIM\thB8w#ѻe.ckH(0cֱh\u001b5By\u0000ǎQ,v)ǜ#ձQ9b@רx/Ѵax\u0010@\u0012@UB%M\u0000\u0006\u000eI44%H=&RN \u0013A/rFPhI}꣫kQD?\ft\u001d\u0001\fN8\u0004sY$\bueupL1l?8\u0010rܮK\u001a\u0004\u0011D)LyYö29C\u0012RzC9\u001c֥1\u0003}B!S\u0013.Z\u0004%$s\bfٰ~\u001bС\u0013DH7gZ{2q\u000eu6Yv6\u0003\u0010e'`ʃ >MQ᫁\u0015mQB5kXV\u001f/ݣa3n\u0007Åp\u001fɅѴ\tk8\t\u001br\u0013\u001c\u001ed9S\u001dO\"\"K)ᅑN:\f\u0001ANsah1!\u0003v@[`l\u0011eؐs\f\u0014(x\u0013\"ÙQ˗UFʍ๎8`\u001dM(\u0007HN\"\u0002'\u00101@x\u0019YzRo\u000bu.\u001b\u000bbR\t5qل\u001bx\u000bѿ{\u0019I˝in^VPɼ6r0̿>K&_\u0006k'\u0006f\u0002\u0014\u0012#`N'~Ĺl!=l'iJȴ\u0010옶\u0018e:o\u0018cϕ2þ\u0007jC3rb+Fяwۼػ\u0010 $\"HIt\"q\u0002&π`xE2-K\u001c?e$\u001eAe\u000fJ/T3\u0000$+hg\u000f5x\u0015yqib܂g`kPep %S4\ba#C\u000e@X8:\u001e}G#\u0003\u001a\t\u0004K\u001eVKkNO~>\u0011PjO!@2hC}K\u001cl,(Ӹ\u00186]x\u001f}\b9G\u0007VEځ{\r=\f9&nX*\\OsH[?*ٟyob,\t\u001dUB׹\f\f@M\u0010\u001b\u0014T\fjc+KTʿuRΙO݁Ú Aߗ\rAP0aş\u0015НS`8%]ck6\u001f󀳿\u000f\fS\u0018\u0004>6h6զYjON[Z\u000f8 u^2\u0012\u0018\u0007596\u0004:(+\u0001Qh\u0002\u001d\u001dNyD{CSV~\u0003\u000f⼬˺\u001a\t4sYR%ؐh\r;e\u00033d)\u000bE˃ccݙ\u0001`6ؐgh\u001b|\u0010\u0004WC7V\u0014\u0014Ny>\rqMOE\u000bo OfagA牁pjA\u001c-[.\u0001k\u0006\u0012-+P|\u0000HX91A䯳\u001b\b(\u0015b\u001736\n\u001fiFkJs\u0016JD&iU,;(\u001c\u00020>M\"\b°ă\nM\u0010Ψ$\u001e\u0007G&\u001du)\u001dA=/CIڝ\t0i\u001d}@\u0004\u0010vMwLiR\u000f\u0002I\u0001u4\u0016ˢ@:odz)CQC\u0016휤ǘ߄Fw#$;R\u00053j\u000bMu\u000fT91b\u0003&{9\u0019RWϨ?\u0004B+\"R@h\u00125\u0006i#\u0003(L00\u0006đ\u0013\u0011{W.2\u001fݪY\u001fS\u0013XI b[\u0006{ѽP\u001fϨ1R?䩵zF+6^II5Z\u00011U\u0018?cȑ\u0017s\u0010䄕֔\u001cue05bjF$YY#:13>5\u0016fޝ\u0005B _֋:\u0018뇼q>՘|̚\u0016;ѥ\u0010ޱqve.i0h\u0010e\u0001\u0018\u0012k\u0019H\n5P\u0014\u0000R{#-\u0011\u001eɡ^5\u000eF&c\u001c\u0001Y\u0017&5Eoĥr2F\u0019^\u000fN\u001f5.\"R\u0019\nY*\u0001\u0000΂c$9\u0001=D\u0003q|JS\nI\u001e\u00182]\u0016|\nb`\u0014{ٲ\u0019*\rHΜ4.[$fi O\u001d?1Yhi\u0002\u001d&9\u0013X:G5Ch\u0005|^\u0001N\r6\b7b\u00174g\u0018)\u000eY3\u0015hL˵3o{\u001dvL\u000eUtY䞐\b80'\u0010O_6/.\u001fjY\bŴ\u0002 U.K?Z\f)5[\f-m0Qc4uHX(p&CQ&H\rA> Gx\u0018\u001e\u0001\u0002} \u0013!b\u0014I*4*'06\u0017iCW\u0002R/%2Li\u001c2txUd^Z\\B&SNMZ4\bx\u001bY\u00153\u0003R2P\u0002IA۔D\u0010@˺˺˺,.`H8CE5C̅r\u00164L\r.\rNOD¹shL\n~\u0013J2I:tɤ\u0012\u0001)\u000eJvq~\u00159;jeɧI\u0004a\u0011\u0001߶V\u001aQk5G0-\u0010h\u000fH\u00141\u001cD#8b A3]\b(\r(ܼAk&f\t`GTS\r\fd~\u001a7>̖\u001e+6A8(rY\u001c\u0004&pq1hʉ\u0017颓yN,`a\u0003\u0002\u0014s\u000fj/\u0011=:R\u000f\u001az\u0015!?l4Y\u00170>;Bپ|t=%gU:l\u0003\u001b_V\u0002kHN.!Y\u0003Ql !v0\u001a*!\u001a\u0000\u0000y\u001d\"\r`HMm\u001b3%|Yƾ\u0013\u0006c%$ђG8\"fҒ5\u0000MjcB\bt]\u0002\"9%j/\u000btP'QJ\"*e728\u0000Ca|*N2(k\u000eJ8s\u0003'\u0019\u0000체\u000e$Ɛal|tY8gU\u0014,'zYZTF^\u0016\u00120ae=Bu`lep\u0004\t3\u0018a)\fa>Qfd0\u0006O\u0003QM%P(H\u001f/\u0011/YǑXaݑXכY\t扲dA\u0011>x\u0000`1e\u001d\nR٪Q懛Bȇ25\fb\u001d~N}?4ܿw}/l$-˲\u0013\u0010]MC|Q̨S\u0016R)\u0014h\u001498]ETg\u000eԅSEhCO\u0012\u0014Mc_\n\"J\u000fڮ=#Zւ\u0017\\C'ok\\\rD4H4Z{jZ\u0014U_K1[Sp \u0001\u0007u H~œK\nsb9t/\u0012_X63t4.I\u001b6PN\u0000.jL\u001e=\u0017\u001e\u0013|=Z+wq\u001d\u0000\u0011\u0019Th\u001b5xŗ>ҽ,}_ڊ-\u001ecLw\u001b)~\u0007XGˆp]i<\u0015Pen\u0002\u0007^\u001f/\u0004\u0007҆\u0015~EG~,|Z2 -\u000e\u0001\u00143\f\n5[X%9\\,{hv=l\u001dBs6\u0011\u0004,\u001c\u001d\u001ct\ru\u0011O,x#\u00042G\u0003CF\u00044G\u0004\u001dwN;,$%b:\u0017\u0005N\u0001>,\u0003}Ej\u0012\u0014p^sܿoW5`/fY⋳|Y\u0018fʹiiwdj;'w\u0002@\t>S\u001e*\u00133\u0016FAf\rbW\u001dG\u0011l\u000bISx\u0000O)R\u001f\u001d\u0003mzO\u001cό4\u001a\u001bN[%w\u0004\u00179=\bE.\t(U\t}\u0018\u0017L#6\u0017yp\u0015CV\u001c9\\ e/4\ty\u0002\u000f\r\u001aE'\u0001ne\u001axdZ[Tд}E\u000f\u00176sU{Bi{ĶH.^40\u0010fO_I<}\faF\u0019F*]\u0011Qr~ҞH\\}Y\u000b[\u001bk\\\u0010k\u001a)\u001c\b=e \u0017\u000e\u001a1YqⅡ1C\u0017r \u0016\b\u0019R2P\"\u0011\u0003,eݻ~\u000e˚T\u001c?\\\u0015Jy,9\u0007\u0019\"\u0000kJ<\rHm鸊\u0018VLsY\n{I\u0003kJH\u0010\u000f#\u001dHJ\u0003B@Gy*\u0003ё_\u0014Bg?e@\b*TRFQBT\u0014\u00171\u001a3\u0012\bnM,)!K\u0010\u0005q4\"\r\u0002%\u0001S:]\u0016\u0004mRߥ0i%kڳ{2?,S9QBxR#ӊ\u0007:L&\u0019Ih62A`\u0011Zi +\u0000B@' ~7~.\u001digSlemP{\u0016e'$e{\u001aMޕdEtVWm鼴|*\u001c&\u001dd2Q5{&7S\u001c$H\u000b\u0014 7৒c~J.\u001di?pО%2\"_9\u0015\u0012O*!ʳx:2mpxIE\u001cFd]\u001c\u0000\u0002ssN\u00068P\u0003NH'%i֎)\u0011neUTwq\r)\u001b\u0015Tj4[H\u0003m\t<\u0004.q08îρ_f\f%T\u0006~|xιJI\u001e\u0007\u0005↴H\u0000\u0001t\u0010_\u0011[̍w_e]e]e$qrY*?[L+E\"J!\u000b.\u001d\u0002p\u0014碡@^\f`\u0019\u000bJ5Gld2sДD\nnh+?\u0000L'ē6\u000fsF/s?\r[O$\u001b㍶ݠG:Ce͒UGƝC-[n\\AO\u0015zzĴ\u0000E\f|]\u0012\f\u001d}W\u001cVBEE`em 1G%3jC^TCZZIVVC[NtSJ*\u0019\u0019\u0018s\u001f癃0\u0011\u0015LZe-\u0014\u001eE\u001ap&\u0014ViN-\u0018$4&F\u000e@S^\tB\u001aL\u0012AMy!XNP*ϏN`D;\n(=\u0006j1\u0004f6r\u000b4\u0002f\u0005Ҡ\u0018}}މ\u0004\u0019,͡͏VP\u0001\u0014`z4p?}HoSZ=nPlD%6n\u0011_[&./ӚSgóMGRsI74pe(\u0003GQ\u0017\u0012B@~Խqee~vY`m\u000b4miP=KJl\u0001\\r\u00040\u001eC\u0005f\u00064\u0002je4GG~ubTƥdtE\u001f)]o|.G\u0017_!-!m\u0014\u0016\u0001x[\u0013Y\u0003\u0001\u00158S\u000e,DŽ\u001bpcgI\u00130M\u0013LhI<&S>\u0015qLN8\u000f\\l\u000bFm\f!$ŽX3LnX\u0006ɧx\u001e\u0005\u00161n#F--\tI^a:ee'f Fe$|6~Xל\u001e$~=O&u$x\u000b\u0014\u0013ԙ\u001b\fۢ2t=1F%\f*3C\u0001OOhd#`e!\u0019\u0014oJŏ9\u0011\u001fo\u0007#}/+\u0013*`à1'Y\u0014\u0014|/:\"5 s\u001c3Q\u0016n<`#\r:&Z\u0002ɐ𦔈Q|U\u0014pS!ړ/HC3HFc\u0014!Ծ,\f\n9Y@|hmB\u0011)<4\u00148]|LX\u001e\u0012ǡ\u0005\tɌ\u000e/4p?\u0002wYS1\u0001\u0014A9Iְ\u0000I\u000e\u000fa9dtJ!\u0016ӻdD:|q\"_&\\\u0016zNC \u000fѫ#YT\to8Rۏ,\u000bB\u0018=`\u001e\u0000|:\u0003[ֈH#S\u0003\u001f]Ll-#\u0018zgDG3#!\u0010#ɐR*I,@۟]R~Kcuٗ\u00104ƏܥJDǏ\n,\"rYAXNP\u000br*\u0010F\u0017K'r[]ꌘ\u0014\u0011\u0019\u001aR5l.,L\u0019ɭ?\u000eWqãN4\u001bĤ sXHtN\u0007S\u0006|\u0004U`es\\\u0014+:tXR}4\u0006ۯ\u0014\u001fF\u0014Y\u00197НH\u0013\u0012)Iu*d\u0014\"\u0013钢.e5\u0016\u0017}1\u0013!{ٰ\u001dI3}i&2AI\u0001`<ؼ BGSHlPO0d\u00140D& \\\u0016]4,\"]oa(f4lX$r\u0014c|\u0014׆\u0013:@jK\u000fnYi?_Gh\\dr{<\r!n$R}\n\u00195\u001b\u0007vYuYuYuYuYuY\u0013'4ND\u0011\u00027wS\u0001K\u0015bX<&6|4|`\u000esV\u001de:\"y\u000b/;\n-'%)jSBl?hW\u001fUY\u001a!1\u0017{Ŗ\u001cܔ\u0014\u001bܔ\u0013`N@.M$¹\u001fʉ\u001d\tztj\u001c)!ؖӅ\u0013d_\b;MI$\u001653>\\Y̑\n^her$\u0000lH\"\u0019\u0011C(\u000ff\u000fu%1s-;{\u0007\u000b\u0019j\u001e-Ν\u0014/GJLO)/*\u0015o?z7$\u001d<\u0015dS\rU5\"ܪԣ\u000e(aMWA\u0005;;\u0014n\u0011[ŠTjh(m<\u0006ρ\u0002\u0014\u0013U&|v!\u000er?α\\7v\r\r71.vT^Q0K4Ǚ1k۞N˂3&QFxJ(U(O±VKk\u001b\u0016FM\u001bB\f{Y\u0010cS^0\u00050\b`ܨQ*&9=3MA\u0011}A<98a<\u001b\u0007Ţ\u000b/E\u0016wD\u0000JꓗI\u0011f;\u0007\u0015r\u001c*nEIN#z\u000e)\u0015Ѭ(\u0019@!l\"ށ88c\u0017zs\u0011:療!͖O\fB$\u001cZBx\u001f;)$2\u001dk\u0019pը\u0001Ԑ\u0015q7\u000f:\u000f*\u001b֯p4BS\u001c<^t2h\u001c\u001fZW\u000e\u0018\u00020\r\u0019gxNպjkz\u0003W]'M\u00020|Ax/{\"\u0007'%\u0018\u0012\u000b>\u0012n\u000eQhbN<\u001dE0\u00062@:2 fLWA'!Ґ>\u0006CR\bh\u0012aqeE\u0000Fb5c\u0018\fQ\u0015̟\u0018~\u0017}CB\u0015\u0003i.+nu_3v.\u0000ě7>\u0006ވT\u001a4.U,Kc\rr ǽF6\u0005]U\u001aS6P)*4b3\f0j\u001a\u0012T|\u0005#d\u0018\u0015\u0006UIT,qu(b(/+߾PIEIJ`A-\"\u000f#]*\u0000!\u0010N,\u0004;Ǡ3jURHU\u0005Wh.\u0014O\u0001*z:\u0012JP\\i\"\"9K\u001214y3e\u0005f1<<\b\u0015\u0002D*\u0014,JuY\u0000\u000feu{{NP\t~\u0010kd.\u0012\u0000L.JEW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BfD\u0012mTڷ\\߽_V޽w{{޽w{{޽w{{޽w{;A%A\u0001»H\u00002KRQUKU@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0019)D88\u0017w{{޽w{{޽_V޽w{{޽w{{NP\t~\u0010kd.\u0012\u0000L.JEW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}x.\u000b+%2Q dFJ$&N}={{޽w{{޽w{{޽w{{޽_V޽\u0013T\u001f\u001a\u0019 \u0004)KRQUKU@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0019)D88\u0017w{eu{{޽w{{޽w{{޽w{{NP\t~\u0010kd.\u0012\u0000L.JER\u0015\u00102.\u0016T`h\u0011ePi܇\u0007+%2Q dFJ$&N}={{޽w{{޽w{eu{{޽w{{޽\u0013T\u001f\u001a\u0019 \u0004)KRQUKU@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0015\b\u0012ISj~sq޽w{{޽w{{޽w{{޽w{eu\u0004`\u0007F\u0006\b\"\u0001_RTR\u0015\u00102.\u0016T`h\u0011ePi܇\u0007+%2Q dFJ$&N}={{޽_V޽w{{޽w{{޽w{{޽\u0013T\u001f\u001a\u0019 \u0004)KRQUKU.\u000bD.\u0015\u0018ZDp3l\u001a JL\u0014\b\u0012ISj~sq޽w{{޽w{{޽_V޽w{{޽w\u0004`\u0007F\u0006\b\"\u0001_RTR\u0015\u00102.\u0016T`h\u0011ePi܇\u0007+%2Q dFJE\u0012mTڷ\\߽w{{޽w{{޽w{{޽w{{޽_\u0016A%A\u0001»H\u00002\u0014*\u0015_T\u0005D.\u0015\u0018ZDp3l\u001a JL\u0014\b\u0012ISj~sq޽w{eu{{޽w{{޽w{{޽w\u0004`\u0007F\u0006\b\"\u0001_RTR\u0015\u00102.eK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BfD\u0012mTڷ\\߽w{{޽w{{޽w{eu{{޽w{;A%A\u0001»H\u00002\u0014*\u0015_T\u0005D.\u0015\u0018ZDp3l\u001a JL\u0014\b\u0012IS8\u0017w{{޽w{{޽w{{޽w{{޽w\u0004`/k\u0010kd.\u0012\u0000L.JEW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BfD\u0012mTڷ\\߽w{{޽_V޽w{{޽w{{޽w{;A%A\u0001»H\u00002\u0014*\u0015_T\u0005D.\u0015ˢE\u00049C˦\u0001r\u001f\u001eD\u0019)D88\u0017:=\u0015:\u0001V\f0zwA9ѨbZ_$\u0018kia>\t\u0011XxFэF\u0013mb\u001dA\u0019H}ЎGyxݏ\u0013@\n\u001cgAZ6s\u0002ʌl\fHr.TIb\u00113Y?D4)\u0016\f\u001b\u0015n/+\u0005\u0016\\\n;\u000e\u0011T527K\u0014\u0003r\u0017P\rB\n\u0019\b\u0003`\u0011\u0018{D(o\u0005@b\u000b)>vz#\u001es\u0004AL\u0003e-\fမ\u00108w@2i8\b\u0012\u0012է\u0001Z4 eUcXq \u0002mN\u000b\b\u0004Rў\n\u0000+TT\u0018Qhu1`\u0012WOtY3\nĎn4\rh\u00133P_J\f>hǣ,\u0000\b=G\u0007\u0007,&w\tP#q:s!px)\u001a*k|.p9x'tͅ?;CN?`r<@yb26$W6.3 -K3\rؙ\u0017؝p\u0001z'~}T6\u0003y\t> ߀+\u0010c4ﺴ\u000emM@/@O\u0017\u0015pg:;\u0003\u0007v܁.3R_d3n8\u0001\u001c\u0001\u0006ru]\u001c\u00009\u0013\u0019\u0018\u0014+\u00007A\u0001|\u000b\u000e!\\\u001d\u000f\ndff\u0014@\bk8\b\u0000\u0000\u0000L\u0004\u0000\u0000\u0010\\\\\t\\(3v!p>=\u0014l#EFH^\u000e\u0005\u0000#\u0019FuH4>P'H2C#lR-\t5\"G3H\"iϐ\"=I،H\u0001 \u0011\r\u001fe\u001czBk}2ޱѴɃ4\u0013X&\u0017\u0014|\u0002\u0015*(\u000fݰx y88KA8`2@\u0011ԐH=y|!=\u0010x6F`\u0004Z\u0019\u0010\u001e862aZ)F\n8^\\o\u0018[/ UZ:6/K43@D\u0012>*\u0012\rD:;jtHKLi\u001f8}\u0019\tdg\u001bϮY6G\\\u0018,c'#\u001d%z\u0014~Π\u0000\u0010J\u001bhG\u0001\u000fH#a\\d/\u0010#D7F*\u0010y<\u0007[\u000f\u0011Z\u0012&YO\u0006>X?/Ci\u0014\nd*\\8,@\u0002{e\u0001\u0014_\fP\tk\u00130\rϪ\u0013R9!0\" -7zWf(9\u0003RB\u0002%XaRʞBϨ0ʨZ\u001dL\u001d/jd[yŭMg\u0000[h=;!eYO\fXoȴ#t4$l\u0012ҤC\f!\u0003,oDŌIH&aBN9)e\u0000Kp*[Ee7qJ`#CA\u0012\bQ\"{I\f+L\u0007WZ\to\u0004'`_\rGK\u0014֏\f3@gtB\u001f\u0013\u0016}Z\u0018c\u000e葆0\u001dia\nZS\u0003\u001cYQ\u0011ɱf䫢 2\bd\u0013\u0015\u0015e@OZ\fR\u001aTSN!R8O\u0010É\u0004B\u0010 ye(6\u0017\u0000;E\u001c\u0005L\u0014y'#`\u0011\u0017\u0014\u0007f\u001c!hhIK:\u001dV\u0002sĝ\u001d\u0002k\u000b<(\u0003MQ\u0006\u0019 ֬DEfƩ{Il\u0010\u0004DTcvݞfq[\u0011ߝ\n\u000e\fɡs<\u001e\u0005\tr2ɼ\f*\u0005\\]JԔms2@y(2S\u0018Fǧa\u0007B\t\nt\u000fD\u0013L\u0006僃&\u0013}m\u0006!ߴɂ\u001ez,]\u0005\u0000Ż-.<\u0010\u0001Nj*xU\u0004-N\u001dV\bՐݡF>\\\tB>m;AØXܮfdyqЃ+\r9E\u0005yk3\u0000jj3!jG\u000b\u0012.;$DP?\u0005\u0011MK2^0!m) \r\u0010\u0003Q*Y\u0010gPA\u0019\b\u0016\fPKI#ȕ\u001b\f\u0018]\t7ms鰨MYN!Zp\u000e!\u000f㝭\u0018\u0006vA'\fa%ۅSu\u0005~nh\n\u0019\"i\u0003E\u000b&7Ě\"q&JŖPg\u0019\bLJާeq*)\u001a\u0004I0dFEbAԝEf\u0016\u001a\u000eq\u0007\u001e썐T2@\u001eH`\\C0\u000bT\u0016\u0017X\u0017\u0017R21;*\n\u001eP1_0\u0007!M\bB\u0018%G\u000f.\u000f12Eg8+#(dUZD\tsu\u0014XJ1O\u0016n/uy\b.\u000f%Ll|ЪQBuiU\u0000vG\u001e\u000fe\u000fi?\u000eO\"0\u0011O\t\u0011D\t\u0005Q؜\u0018dpȕ\f\u000fvk&E(\u000b\n\t3-G3ZY2\u000e)2\fUs\f\u0004Q茛\u0004T\u0014@T/\u0019nv\u001b\u001d\u0001)!EL8P+\"}PQ\u00025 \u0019\u0014\u0019S߂58cd\r\u0013Ċ\u0015w_Ou\u0014\u0016\u0010qA\u0011\u000e|ؓ\u0000E\u0016Rw50OH\nU\u0014=x:Sڹ\tC5qc_D\u00004zwSi>>\n_\u000bK+RXHF\u0002EA&d\u0002ƈ44}K6Uq&^\u0012\"#C$\u0003M޷WZ}nAɴ\fB>\u0019u.8a\u0006jR^^%w?F+/\nkdK\u000e\u001a&\u0017W;[:r >I$D\"Iƅ RdP?\u0002K!<, bb4\u0012\f5CsJ\u0010R\u0000E%!h7\u0011eT$zIvdSРSQ\u0018I\u0015;\u000220\u0012UH\u00068չ-6\u000329x\u0015N\u0000\u001422\u0013ҥT\u0019^8O9X|xXI\nRM\n)B\t$~\u0016N\"\u0012\u0018V>\u0003\u001eR5\u0005t6^\u0018$;I%&\nC2YQN(\u0001x\t\b^\u0001\u0011@Ւ!L\u001a]\u001e\u000e\u0002L\u0006F3Wi/\u0010A\u00075\u0013~(a*\u001dU7v\u0013\nթ)yJw}2z\u0003Ti}[!e}L͓\u000fΉ)\u0019 \u0013Z\u0014\u0011H\u00157@$pz\u0014\u0017tӍ.\u001d#sp\u0003I!N#B\u001aMG\u000fЛdsq$T๾cH\u001dȐ`UyDg͐\u0013A1m#,\u0000-w\u001eW\u0004\u0000!7\u001dz\u0001zPkTFd!\u001dfťd\t\u0018ѧ2\u0018i\u001arZ(1A7\u0001{;\u001eZuxK,o\u0011*\n\u0010#\u001dB\u0016EBi\u0014\u0010&դRzϾ=\u0012\t%\u000bqQ&\\oB\u0019\\\\\u0018=[o*R\u0002\u0019T|\u0019@hP`\u0001Ή4`q<${ձ E 2R8QE\u0018\u0005893ZmL*y@\u0013V(\fpiG\u0011\u0013\u000eD(B4J\u0007_ksI_\u0013΄\u000b6g\u000f֣H\"R\u0019\u000eO#\u0018\f2\t\u0010\u000bT\u0018BԳ\u0011q\u0011f\u0018@\u0005%\u0001%c]\u0013\u0019\u0006V&o+'\fP'?(\u0015P֦H]Fz{8x\u001a>5Z_cڼ\u0019`\u0014Yb[`8\u001dg\u0003ַ\u0013\u0013=:\u000bF2_R}\u0014Z!Tʇs\u0016\u0007\u0002\tE01d*\u0003\u0017H;\"SA\u0012\u001eUfR\u000boV&NM;5'\u000fG'S\u000b@OT\u0012z\u001bz)zi!l6b}\u0006Z\u0007\u0014ݤݬI\u0010SN'~/P\n\u0014\u001c!.!0n<1K\\qb}\u0018X0ֳX5֗8\n\u0000F\u0006#s\u0006pz8gx1e}suZ\u001fYY(YOcЬ\u0007֯c\r餕\u0011Jc&ˆT\u0006\u0004F+#\u001f\u0013)\u0005>t\u000er\f7E\u0019cА-2y\u0006V{]\bd3\u0005\u0019cg\u001aKFat1\\\bSI0\u0016<\u001d@\u000b7XnmU\u0003ޱR#\tqN\u0005\u001fa\u00042(<0B\u0000\u0007G\u001aFu,34#.esZfy*$n\u0016^(b\u000eI\u0000b3\r@\f.\u0007S\u001c\u0016O#?2\u0016\bU\u0001U\u0010$sp\u000fpL\u001cӋ0.RR\u00135->2M(%D\u0012\u0012\u0013\test\td-&XbX\tnf\u0000Ѯ#RlI!bGgQ(uVB\u0018\u0007+t1%\f\u0003\u001c\u0011\u00078=^\u0019G#+LMfEj%Ad죎MZvd\t\u0016\u000f\u0014E84R3͠\u0017J!\u0010\u0006Wlq\r$\u000bX\u0001%xTBNPaUE8!R2\u0007գXd\u0000^\tV#٤/7w\u000b\u00160Y,011ISoVP=\u0019$dV\u0007RNFZ6F=>og\u0000DaE\u0014n e={\u000bU.@$<7\b\u0015#HR>/o>\r`\u000e|XVs|ѦdADa2gR'Bd\u0001j66&`BY\u001b~֑\"\fx h}XjvT0涋\u001b47\u0015\n=`Qߙ\u0004\u0019o\u001eeHs\u0006EBϗN\u0000f\u0016:\u0016\u0010_/8ǵ \u0010ͱ)\u001fF.e{~A\u001eH-\u001cJ\u0019OS3HQ3\u0000%\n\"\u0004I\u001e5GRz&Hd\bx\b\u001eK*0$䜞0uN=\u0006DMS\u0001Ը\u0001{|YF#8\u0017M2G%\u0003\u001eҐ\u0014\u0016\u001cՓpT@Vtt_2+H35\nqPZ\u0002zQfE\u001ec\rr\u0006(\nm^}tIv\u001b(LG\u0007WpR\u00191p]f\u0011rm֒wv<Ȍg\u0001`N\bX\u0013<\rT7%\u0016U\u0016\u0004Q!i8CƂ tTL\u0017\u0000\u0002ϥ=J\f*\u00119\u0019eV1M%1_gs.\u001dT8\u0015ʷ\u0016ʀo\u001buWu/R\"\u001b\u0017\u00157\u0019 \u000f\u0011lP=`<ۣ-\u0012eק7\u0013:}\u0019\boS] >.*\u0015`@+\bkI=m\"\u00004iFyV0\u0000\u001cY\u001d\u0011\\—Yz\u0014.,^\u0002)Q`2\b\u001eʉ\u000f!m\u0017\u0005\u0011\u0016\u000bE8\u0016Q\u0000A5\u001b>\u0011\u0007\"W\u0004n\u0001M\b\u001a\u0013Y+7{kvUxJ\u0019WdpUADã7\u001dsP\u000f;\u0000\u0018\u0011\u0000-+\u001e\u0018#D;vf5\u0007\u0000'\u001elJ\f\u0005\u0017y\u0017\u0017DA\u0007\bzt,xܯo>]o^\u0018G($u \u001b\u001e\u0005jE_\u001b(^ψ]O;[!A-\u0003\nA-!\u0003\u000f6\u000fXb4\toX\u001cC\u0003\f2JL\u0012H\u0010\u001eC\u0001\u0011\r\u0017*y݇RQ\u001by\"L*ڈ_V\u0013\u001e\u0011!rLG\"\u001c!jK\u0019@_R\u0015|N>Qk]OA\u0013R\u000f\u000eI\u0011\u0012\"d\u000e@6J\u0004 H\u0019%!k\u0018\u0019`\u0011]c\u0013\u000e\u0005\r\u001fp\tĨIa:y7M\"3:\u0019e(H..R+~=\u0005\u0005\u001e񎸞F[\u0001F\\\u0010rEbԪ\u000f\n\u000b>([z/Y3*kT@Z+\f\u0011/\u0018\u000bH<\"cOh40IdU2*I\u0018A\u001al\u000e\nP*P㤓cnTyA=)b\rg:w\u0017x,Nc\u0014h\u0019\u0019Y#\u00030thO@\u000eV`V\u001eph\u0011GJ\u001eхlQX4!\"G[\u001e\u001a%^}en'˫բ5ǫ\u0007 F*jJ<\teS+D\u0019\u0013xz\u0006s=\r+\u0014\r,4U:@(19$\u001c\u0019\u0004\u000e&$ 4\u0014#$ÀdeQ0\u0019\u0018\u0012}+$<)tP#ߞ\r-w7I{Z\t%\nny}\u0007z}Dv=jm=b>\u0003֎ʡ\u001at냇NE\u0010S\u000eA0.G\u000e-y6!\u00113FLi=\u0004~'%X\u0012,>Rb&0z<4)&fN]aO\u0006\u0018\u0011b%$3\u0003Әks\u0006^^)^\u001e[O\t\u0010W!H=5i\u0013>/1\u000e\u0001t\u0015\u0004DZHetefq\u0006'\u0004%aƔ<\rHo\u001bM\u000f8at\u001e,0B(T-|ɘZԹ6H{}J\u0005z\u0006>\u0003໼3Vj=+p\u0018\u0005\u000bWx\u0016T\u0005ܒe3n\b\u00123ŦӸ4ј2Ho>tq2\u001as2@ёtR!qǓ\u0013K#\b<$\b\u0011ÊE\r\u0002r!\u000e\t0GU\u0004zo\u0005\u0019 z\u0017ʖ\n,._3\u001fe5Gdޔ\nC\t,N\"#\u001dyxȨY3(\u0005,\u0010\u0002\"ku#\u0016)ҌN!v7YR{\u0017\u0000P\u0004ͻD\\O/\u0019\u0019|\u0005\u0019\u0003\u000f#3l1|zތ팎ͪa\u0002aD\f0꼷Bb[э}4c\u001a\u000b=eW\tO'i\u00105RRS2:\u0007d<걦6\u0006~}X_\u0010yX/SNg\u000f0֓z^\u0010%\u001edd}\u0000~6>\u0003beNSУY_3\u001eX\u001f\u000b\u000eX\u001axPjuX\u001a\u000b¡_=Տkէgss\u0000m~\u001c=Z/֯25փ\u001a\u0019,\u0013 ԞnizNz\u001dp\nd}m>vg\u0000$#m@`o-L`o\u0013q\u001dU\u001c=\fV( $!q럝Tf`L`\u0017\u000bibYz:ud\u0006HC.K\u0015\u0011'HNPJzTFtMD*\u0013fM'\t(M')\u0013=ȼxq{\u00196x\u000f\u0018=oS\u001c;\fM]\u0014?\u0004$fZ,>VZt%|KHT̵4\u001c\u0006:jS$.5\u0012\u001d5\u0017\r\u0012x\u001b8\u00039\u000e*\"F\u000f-`q\u00110zE`FȀ\"\u0011DXt58+.e\u0006bQ6ڃOOT’BG)`4@+\u000fu~\u0017\u0007`8\u0001J1M52\\De7ױq}P9\"I\u0006}G\u0016&CCv\tV.?$e\u0010v7\u0019\u0005{\u0016\\\u0006+BY76%ZR\u001b:\u001as-*Ӧz330\u0007tӘvDn\u001d\bqm\u0018ȏ7|pOP\u0019\u001b\u001bG\u0011%'\rXL3F1;f2\u0013tef\u0000׳qOOEN+\u001a(0R\u0007.\u0003!\u0016WzP~69`Z\u0005ތq\u0016\u0010FBB\u000e)œ\u0011\u0003\u0002!6a\"qs\u000ec'2W\u0011\u0004oS$#B,\f4x7^\u001c\u001eH\r\u001bd\u0005(\u0002 *\u00131Z)6%\u00007\\y[Zt|U\u0000\u001e\u0018J|;\u001e`Iq)\u0004c\u0006\t \\\u0018Q- !奋*\u0005CB\"ZƞRFEdO\u0006\bT@QM\r\nB\b\u001fe\u001d,u\u001c\u001b\nY>X\u0001uQ$4}䑴!\\\u0011\u0010>{\u0019ޢ{Cܰ\u0012@-M5䬷T\u001a\u0012t'7f:-\u00058\u001c8d\u0018\u0002\u001c^y,լ!Fc\u001f%Ic3\u001bk4\u0006\u0017o|\rZf\u0014B\u0014m\u000e#\u0014BP@@k\b`tzB(g';3!3BAD~\u0010EE\r\u00058\bCΣ!i/f\u0000b_bټ\u00054>Pb%>]1@\u000br\u0019a\bZwZ~|[*~\u0004Cd6F{,=%I*\u0012ua|Y\u000e'!ÔO\u0006|V\u0017S|=C%`\u0013PB,a\u0005X\u0000ÅXT6%q`dӅsG\u0013`\u0017- DfEi;>\u0001\u0014(X㆐\u001c\u001fl\u0018h\u0006P;77׿}>EZ\t_,xj <.yt\u001ceS~1w}\u0006 w.֠\u0011A\u00001\u0003r\u000bH$3Jcii;\u00112\tawC\u0002\b\f(C\u0002[\t|ߔ\u000bލ$\u0019R\u0010&\u0019\u0000.\u0015Va6Hȩ\u001b̔GȔ\u000e(\u001fxֺ$0SBmhkz\u0017J\t\u0017\u0006K-3A\r')(ΝٷŲ\u000f:&W\u0013@R R׸)c&\u0011\u0017\n> \u000bMF7\u000fh]s),\rN,V\u0010\";\u001b^x5\\\u000fqv1\u0010զ7PYW\u0016\\\u001dl\u0016\u001b\u0005\u001dܟȿ\f\u0000(r\u00180i\"rR\u0014\u0019 \u000b8Cѵ.$\u001fE#r>&[*!Ma\u0002\tD#ic&(\u0018\bPI\tz}\"]p}\u0006(y$B\tc\u0017\n͢P\bίͯК0\u0002(\t%Q\fp\u001541XYKh2E\nJ\u0019\u0010\rhZ\u001f\n\u000eBn\u0015\u001e#\u0006ao)\nN\u000fK\u0017iWX\u0005Ca\u0012.\t\u0010z/%-%\u001aࢍ\u0005\u001b\u000b޳81d\u0000uj\u000f:\u0010\u0001\u0000ATq9e\n\n=Ir<\u001a\u00104F\u0011D\b{\u0014[#T*ǁAUau>\u0016O\u0011DʘpqX\u0001z!+Kgq=*%sAEt\u0012ڃ.hA\u000e灑#[_$P0gAA\u0019,G\u001ez\u000643`\t\u0003?\\vU{\u00002kq8\"K@\"IrN\u0006\u001eR\u001f\u0011iU\u00179GdUg7!QL$&3a\"q\u000f0db\fԝ\u00194\f\u0016)4R\u001d#>:3\u000fTHzS绠UA4\u001cS'p\"\u0007(\u0003\u0004Fd~E\u0012\u000f\u0017w0\rPƮG_i\u001fG\u001e\u0005\rt\u00161\u0010*E͈!@\u001dg\u0000\u0010¶r\"\u001d=\u000fJ[/ #\u000fE\u0011\u001e~E_)\\^%\\[\u001fh]q~9+\u0000XE\u001ccE=TW\"u\tI\b2h\b{i\nrD\u0011&`͔L{˓x+-$=pb<\u001d\u0016hJf\u0002\u0003\u001eȈMC\n\f\u001a\u0019\u0006\u0001Tc&6\u0001dUd3\u001d\u0006\u001dL!r<6\u0001ջ\u0015\\B@\u0013\t|qA\u0002^0\n*T(\n13\u0000ˊ݊ի\u0005\\\u001decJLT8dV)є2\u0019\u0010\u0010g#WN-\u0019F:K)1&[tW%,῞ף>zGq\u0001h}\u0006M|'\u0011+mbkvUU$\u0005\u000f\u00123p\b\bO&=ゆ\u0013wiU8Xgaux\u0003~2@J6B!\u0003\u001fi\u0014\u0018Tq?SQ\u000fL_/bL^\\^o)\\w7\t\u0007C%fBbr.\u0016m%\u0003]|^1l\u0017gF\u0014Fcamkes\u00003;6\u001dp'~%U|OZ\u0019lBjIp@%ayr*B\u001c~\u0004&RMF-\u0004\u0004F\u001a+\b\u001crΕ'T\u000ff\u0002.@\u0011Gi\fe\u0002E\u0011\u00116\n{\u0014*4&XiTS\u0010:\r\u0004*A+\f,z=#\u001cx\u001c\u001eDU]Or\u001eg\u0000v\u0011\u0018\u00174\u001fz\u0006xF\u0001r/6(\u001a%zԏ\u0002$J\u0016RK=\u001ckJttT\u0018IN*\u0005\u001dg|G*\u0003l\nT\\0\u0002?º|E/B\u0013Vt׋\tO3$\u0018CVַv\b*C{ョ\u0013(\u0003\u0014\u001aL\u0012(ʸ*)\u001b)% N!\u000e@i(\u0012jD\u0014#\u001b\u0012\u000fAUHytVa_\tMjC+\u0012+\u0018eh\u001c\u0019^[X\u0010JY/T(\u000f]()X%\\YO*AQn(S j!\u0002Ƿ:1P\u0015 2@fx\u0000\u001dn*\u000f\"\u0003@UD̶=\u000f\u0001\u0014B\bj,Nќ\u00170Ng\u0000n}3A̸F@!TPI\u001eUA\u0014Vh&eY\u001fڴYIY?\u0011Yz\u001b\u0002EO-w\ngՠn=$l!\u0000r=K\u0002Q[ϙW§d}\u001d\u0001-&FQ\u000b26\u0016tb\u00008\u001c\u0012`}\u001a`}新\u001eu\"a=c=ưe}\u0004ݲY欏3?\u0015jTU%C;YzBim6H3@j}»O\u00041ᆏ:%0P(1\u001bϸX9aWz\u0014i\u001e\u0004-\rg\u0000Hz\u0005ze fyxdƢ\u001eZAIᵾn[ַ8oC\u0016O`i*Fg\u0000p:\f9B\u001coXe/2Ǜ'&z\u0014*`}'Qz`}\u00022c}\u0019YGNY\u00014\u001cX\u001d\u000f38n}˲Lz\b*NܤrUJHH<\u001d_\u0006ȝԇi\u001c\f!me\u0014:`\u0018!2p\u0016\u001f\u0013\bTG\u000bwĥS92\u0019pHeQ\u000eM=\u0012\u001e^r!fӭ\u00031deJ)2Μqh(ԇ|*ׅ\u001cT\u001b\u0013Hhig؂,\u0004M@i\u0011S\u001d┴RI\\\u0012'M\u0011\fɴ\u0016Ո\u00015N\f)buL\u0012\u001dvh\u0017\u0006`\u0018פy\\0\r\u0012\\\bjB\u0015\u0011cWDc\f#\u0001o\u0010ů\u0002\u0012\u0003\u00168\u0018/>zHgM,V\u001aX˜K݄WTQZ٥aF1\b\u0019\u0004,\\Ե}qK\u0005àZ\u0019h\u001cd\u0000t\u0002i\u0012cv\u0007Q)O\u001c\u0004_#Z\n(\u0010=%a\\J@M\u0007g\u00066iQ]Rh]\"V;q6&Gu=\u0011z\u0015A.̩>\u0010y\u00146#h\f\"]-,\\<+Hi3=\u0003lc_g&\fZ:\u0013ȢhB9\u0001\u000bM{UU#\f\u0017\u001b6z\bgD8ZQ\f \nv;n)NA3\u0018#qktt9\u0002mCRl\nğ\u0015#gV{)EC0U74F̗mQ\u000fN\b~y2Rb;\f7H1)\u0001&ru\u000eC\u001dvݏ)兽\u0005S~2+M/\u0004\u001d#\u001c@O\t\u000bk\u0003\tAm=q\u00068ݔm \u0012y#.RiQ{B\r\u0019i\b\u0006\u0005B\u001c\bscQ&NtK'˓9\tZ2\u0002E\u0018IgsS\u0002_r\u0012\u0010*\u0000A3\u0000|q|q G\u0001\u0018\u0005\u0018\u00059\br\u001f@\u000b^\u0006;њIW'xik*`x[u3P4p?I\u0001\u0018\u0018a\f\u0002 BAER޷D8I\u0013ZNgUA?'a\u001fW_\u001f.g*y\u0018l\u0004A\u0000*\u0016ɑ\u001a\u0010\u0014d\u0003Q\bL\"4Q\u0004SiU\"w\u0003N\fE\\X7WP1l8N\u0017ơhITB`\u0015)4#\u0013Y_GE2@\u0019\u0000;\u0011l\u0013ڔ<)>zt=v-\u000b̖n\tL?Ob\u0002.L3\tST\u0002\b\u0019u\b\u0019 \u0015\u0010\u0014n\u001310\u0001ѠP\u001f\u0018AAsDWe!1fIU1MbqA\u0010ш(\u0012,žoUs\u001ea>\u0003Y\u0018\u0006n\u0015\u0012DRhC\u0007\u0012c\"4\u000bY\u0002]60@%\u0004(E\n-83\fA\u001a\u0000\u0001)\nA\u0010\u0010#\u001e#\u0016f74`XZMHJaϏ\u0006`p^\\\n\u0002,\b|?\u001c\fDb\u000f>stream\r\n!\u0018\"Ȇ\u0014(U'`ѱD9h(\u0019\u000e\u0018\u0014{\u001cIw4\u0004aZd>SHq/>\u0003\bR`\bpo8moF\u0006A:\u0014M(LBgqMwHYVa*\\L9\b'왕\\2\u0004\u0015ELj:C\n\u0011\u0004X\"\u0006\u0014TMľ\u0004>e+\u001e#\u0011\\9d\u0001cȪC\u0006U\u0004*\"\u0003P\b\u001cq\u0012gb\u0010I\u0005E…z\u0005x`\u001aO\b\u001c\u0001DzB\u0003p\u000ebn\bl\u0014>'̎x?\u001b?\n\u001c\u0019h3\u001d@$U+8a_\u0016\u0000)zx\u0007q=\"֯F\t\u0017IEd@(2\u0002R0 /\u0013̀\u001d6PC=/=Bg\u0000-u\"A\u00025 akMI,q.MdL\u000eBgRfl\u0007Rc7\rN?\u000e\u0012?=ly%Ctc܈+?l۞\u001b(q0$H|\u0005\u0011\u0001#J.\tpJ9xEf\u001e3n'\u0003`\u001cgID99\u0012\u0004T\u000bPNZ\u00154Kx\u0004z\u000b\\l='F'IY\u001aeb8P\r}d\u0000˕?\u001eQ\\\u0001/!⎨[6\u0010I\u001d\u001cIrya1\nD\u000e)PC\r\u001f2t\u0002ch,$%aok 'כNgJI뾮A}\u001d+Z9F\u00050K\u0012r),bij?\u0011\t/H\u0018@=1șBxE[a\u0019n\u0000\u0006\u0018\u0011\u0011Bd:-l\u0015ha`\u0016VDzإO~ԆNI\n{;u\u0000W|}ɓ-|3H99\u001bz\u0014\u0013M\u0019\"+&!\u0003\u001fPN*.g .t \u0015CZ\f\nz1Rq/aG#\u00113xl\u0005mX$b\t8)\u0003@\u0002)H\u0004?u/tF\u0017=׏ P\u0016\\H[o C\\O$܄\u0001E\u0018ʺON+D.\u0019\u0004\u0012\u0018N\n3\u00138:FRa6Y8\u0001bETp\u0004򡭔=\u0005cV(Ś݂#^h>tt>4@t8>\u00034L֫d\u0017tPU\b#5c6-N\"sHw8?XV#\u0013RQ\b@\u000bO-2\u0005ь#jR\u000b*/ᓇbPڤER^ׇG@'׃\u0004A(\fPT2\u001fT\u0015yd-.L\u0007\u000f઴ħD\u00191\u001d\u0019\n\u00142PJ6\"G\u001cļ,9!A$۠\u0018\u0002\u0013\u000ef|\u001fR7x}ϟ>\u0003LC\u0016y'zJzF\u0007zyN\u0002\u000bajn\u0018&HN)\u001ai5W)\u0003|z\u00055f49RKC ʙbRug\u0012G\u0019fw\u0013Q=\u000b[\t\u000fnE\u0019PjۦvgzhIGL\u0000G\u0010qm\u00127ɟA:\u001f\tŽ\n(Z-\u0016@*ڃ+\u000b2\u0000$m\u0004#s6x^%gf^džPg=\u0012^eZIT'\u0003,R1\u001f.H\"0&\nRB9B\u0013Q\n\u001f\u0015,Y\u001ceo@\u0019^>\u001eh=zz\u0019l}Ʌ\\e;ף65}3@\u0003\u0003{c# /#:\bh\u000eF#\u0019AЬUx\u0014Uݏ\n\u0002B53 \u0004\fP\u0016 Yϕo?mRY\u000fZIZp\u001bZo\u0010KZ/ܭ'Q> כ<\u0014`W\u0018ʮw\u0003,^\u0001ou!\n\u001d\u0019n\u0011C#\u0007\u0017\"\u0010qx(/B*Yh߬7\u001f\tDHK֛60RY_!ZXc\u0000U\u0000\u0005I\u0004\u0015\u0012׷\t_c3JzE\u000ezƇb!5P@\tS\u0006`2U\u0013ߊ0caf\u001dYBܬ\u000f\u0005ǸD֯Hz֓*$@Y\u000bRY@Sdz[FI\u000eBj+\u0013e3\u0000\u0011p}@l}˸kr\b\u0006\u0011\u001a(\n\\2(K\u000bzff(Cݬ\u0000?@T\b\u001b%).(sz<\u001e.MZ=\u001f\r.[\u0017\u001f\u0002)׫\u0000a1\u000bV+\u0010\t\u00005x,=5yz*av\u000ebۼ\bYZ\u0014S\u0004$\u0016\u001fC]#=cCCnĥġl\u000e>'>Dpf\u0000FTٻn\u0005`\u001bf=|6V-(\u0015\u0019<\u0012\u0003,>*mgЋ\f/RL,p_HgS&פ˓\u0015]\u001av\u0013mɹZf0}XSÖ\u0010\u001eL\u0001\u0018ޤ4XD \u001a:ry\u0002\u0010\f@f\u00191~\u0002\u0006\u0010.\fr–0>\u0001Ig8dM\u001c\u001ad8i0LఛAAr2\u0004[\u001e\bfBbJg\u0006dƕ\u001c'QצG}i\u0005]\u0018Xf}\t4JoЌ\u0001\u000fx)XL[b*sIvl\u0000\u0018q)\u001dm2\u000b*R6\nb7O\u0006\b\u001eß\u0001VS2Ս\u001a׋|\u0002\t>Z}ha<\\P8L:\u0006\u0019\u0000.`4=x\u0004#O\rB嘼\u0004-\u001at\u00140I\u0004\t̂Ը\u0019S\\\u0006hv\u0016}Э\u0007\u0001Pq\u001fRt+T\u000fg ʽ\u001dI4h\b<\u0001;(\u001e(d\u0006\r\u0004L1QGǀΧ%q6+ä*EBYeN2\u0000m2\u0001qj\n\u0019\u0004݇)TW\u0017\\\u001a\":LH-xdN\u0002k&D[%<\u000bGf\u0000\n8 \u0011WL8\u001c$\u001b(I\b\u001b\\̞`Y\"L\u001eG\u001e\u0004\u0003i\u0018%A82G{v\u0017\u001d2`?qV\u0001hѱ#l)lvU`Ls;\u0017]lwCK^M`\u00160\u0004tC|7}\u0011*\u0002_nq7dZsD\u0001\u0006ɨq2D,|\u0004t(;̹XV}d ݁ԉ\u0004:}[V+X[\u0014D*\u0007-\u0005%T\f@]\u0002WPz7}@ToH1\u0002M&bF\u0006)E\u001dU@\u000fd\u0011?#C\"i\u0012AI\u001d\u0005$\u0019@d\u00148.t\u0019,l\u0011dw(\u0019ȆH5M\u000b.\u0003+R\b!Y(İ3\u0002s\u0016\u0000ClD\u0002\u001aMYm4bS\u000ee\u001e!Dr\u001c>\u0019\u0005\u0019dDm~\u001f`/:q\"⹾J\u0003<\u0003x\u001fk{\u0019'?\u0016#sMق3(\u0002 \"{[F\n\u0014\u0019&Bq|o: \t\u0016'׈[[_PFn@\u0006\u0013ɀ('ў)\u0003H2}$5\u0019d\u001eop~g\u000fy\u001a^_ o\u0010\f d\u00192&{\u001c\u00118\u0010+%2\u0000a\u0010\u0017ra-aSr$kMJ\u0013piE`\u0004e\u0015\u0001C\n\u0019`ЧE IY0,]w#s\u0004{\u0011&=\fDN\u00129!FLHp&8)!I!,5hT\u0005\u000bp\u000fJWE(R&\fhX%\u0003Md3\u001dIH\b,\u0014jceA_8Í\u0010\u0004z\nE⸡\u0010\f0n_HQ\u001b|\u0011\b~،\nnby[\"C\u001eE!\u0006)yOTdQ\u0019˙Bǹ0\u00109Jukg\"E>,ԨJ\u0019\u0000#vb`؃}AT\u0016\t׏1H\u0019anx8'&P\u001cM,qP4\u0004\\\u0000\tP#AGKĎ`w[ੁA2܈\u0001,#A\u0003zJTXLW/,N\u0017.\u0010؃$׃\n\fP^K4<\u0014\\M\u0007\u0003}ԃE4Pm0!z1F$\u0007(yH{(;\u0017\n\u0018\na!A'\u0014G2r\u0001Ν?d#oڔ2z!@2\u0017]\b|/\u001eg\u0012Yp=:\"4v\u000faz\u0006xW\u000f\u0005$vY 8\u0012 ' Q0.v\u0013!\u000fka\u0017p!B=64e8\u0002}?.DyH$\t>\fImS\u001eac#]Oi\\fF%]\u001d\u0014\u0010x|\"1\u0003M\b\"\u0001k\u0004?RI\u0012eh\u0015\fPC&re\u001dM~k4\"+\u001d\u001cB>vG/E&6aE*AIxأXiWj\u00109`z\u000fgW$p\u001e<*?\rW'\u0011\u0017\u0004COMnC\u00139-\f\u0002\u0002\u0019rm8R\rH\u0006\f ;\u0017’T^%:\u0015؟2 G\u001aiY\u001b*{=\u0007%z\u0002\f(S\"[U\fft\u0000(^\"\u0014\t\u001b=t>^-C\u0016EG\u0011&MRR)\f\"\bA'\u001cU:JU\u0005{CIA$89\u001c)\u0002)b\u0004f\u00117\u001a=\u0004;\u0013I\u0002\u0019\u0016\u0016\\\u0002oT=Ty\u0014\u00011Q)^\\`\u0002=D)S:Y\u0004M5R\f\bf=I\u000frS}ۢz\u0013}d_|}LxVһ~\u0013\\?=\u0000\"1\u0006Jg,P\u0014Uפ`24\u0012a4axyU\u0013-TTi\u000eTI@*P\"\u00150\u001bgcp\u001b<3>׏xu\u0018{}i^sl$\\`lBa6\u001d\n\u000f!L2@0bO\u0014B G!mWQ-\bUəT`\tUe%l\u0019\u0005>\u0012{x:y}\u001eN`^5z\u0000ٰIs\ro=I.\u0016fAOiAM(rP) 7\u0007{ng\u000793u4|[ORA>C¸ކޭ(^d^1\u0006\u0007!\u001c^\u0006^\u000f\u000f0]\u0013ă\u0000Jy \b7R{ֽSFՋR/+ÄY\u0003ZDǛ(fkLli}[?R%^\u0013\nmQ\\&\u0000#$-DVz\n\u0017%tO\u0005\\a׭`DhrHu\nr2\t\t{ʐ\u0004f>\f85Սq;^`|bj\\U\r\u0007֫T,\u0017ܭl [N\\\u000e:\\\u001f\u0012ޮgə7o3q=&\u0015>\u0003DO\u001e=Qd\u0011|)4P\u001cU;)߫xB%QCS\u0000zN̵\u0007v\u0000SIC\u001en1\u0015?\u0018/\u0014BgWN\u0006,'\u0003PDs^@F\u0013愚)̉&Y!H\\\u0018Lw\u001d֟\u0004UUõg֣H\u001c`XZ[H@.`\\Ϣ2b3@]Q\u0011(\u0015Mle̶\u001e\u0002:^F᡻HQ@Ճ;cjJud\u0006(M\r\r\tJZٙ\u00122K\u0019huZf\u001f%窜u\u0014%\u0010)\u0010\u000eLniJ\u0000\u001aE\u0013 \"U\\\u0018~@˱0\u0019)J4\u001d\u000e\u0006!CQǑX\u000fH\u0006!\u001d8!72\u0001w8*\u0004\u0019g`\u0017KV\f\u0001\u0015ہ,W2\u0010Aޅqa\bA@\u0014Ka@:?f\u0011\u0016>GK*\u0000'\n2>\u000e\u0016$E&\u001aZYj\u001d\u001eP@p\bb_Bd`~\u0011;H7\u0003\u0001}U\u0002Y7(JX\u0012&8aG#\u0002exu\u0003uM]tQPBa\u001e<+d'*K?G\t> FFD$oA3.\u0000OO\u0011D؋I؏F\b!H#*-Hp\u001a0J`I\bt ƉS[\fbH@g\u0000k\b(U\u0016Hp^\bS\narC7$T\tWV\"\u0005<,Q\u0007;\u001d\f\u0005g+\u0017/C$gȩ\"a*1MZz2\u0005ȊB|\u0003C_\u0011C\u0016Ԋťr0gǪ\u0010\u0005\u001c\"o*\u0001Z<ʔ\u0004\u0004q~(\u0011aG\nS2 _\u0000{P%^M\u000415A\u0006X5\bcb,iQ(3x\u001a50B\u001dN\u001c=>x\u0004Ä\u0004\u0007\t!/\u0012)XT\f7|4\u0013cY\b\"\nܦIT u3MX8@'\u0015P\u001e\u0015}\u0006-K{ؖՉT#\u000e\u001fCJ\u0011p!Ƈ\f\u00104[hіP;WO\nXG;!\u0019~w:\u001cT\u00034wZ\u000ej a\u0012TV&O!ľPS¾Sޓ>\u0003\u0007.),iѢ\u000eDZ\u0010IeB6pn\u0013\u001c\r&hX\f\u0005!\u0010\u0013%?iD}ߐb:\u00054\u001dPM\u0006V,h>O\u0014H\u0018}ay\"_)d,1,\u0015:\u0005B\u0006($ݽX4\\ǗK\u000e\t@MN.jIka\u0018\u0010.{m\f4)K9މM\u0007A-@P\u001a\u0002T\b[(\u0005ž\u0000\\606*`@K2x\u0005W\tX,Y\u0004 j$rf\\(lV[&\u00006I\u0011\u0019\\\"\u0010-b\u001b\u001a\fzC\u0013nH\u001byBwaNHcW\t<\n7\u001e\u00023ixW4Q\u000e^\u001dF^\u001dX\u0018̊\u00101v4adJ~Z|\u0016\u001a|9\u0012\u001c>\u0004)*᤾̬2%%f(\u0003x\u0013^ƎMcN\t#\u000bkק\u001e\u0007#N\u001a:KU\tE\u00068aa\n\u0005EMa\u001aKHGѰl\u001a\u0010\u0006I\u000e0x\u0003t\u0004_CR`UڳppBZlh\u0001Vr\u0006;.ݹW\\x!GM\u0000\u000bIW\u001078gN\bR!VHhj4\u0006V\"G\u0015^p\u001aaO3gk\u0001XD5ܜB7K\u0014\u001d\"8\u0002>R>!\u0007\n\u0011|*oOV\u0018\u0004n)G'z\\\u0018,(~sVQL8V)\fpRƪ(>5B~\u0018\u001e\u0013ez׿&Ȟ\u000b@!^\u0015cq`\u0001\u0018\u0000\fR7\u0011F`V!'}bPc!\u0006B\u0017ݳ(eN!|\u00032\b\u000bGv\u0012`$ŊL\t˼brMa_Qa/ˣDz9(3@\u001ccrBG\u0002J\u0000%\u0003\u0014'e((z[{j;\u0015\u00175t\u0014AR\u0001(}\u0017{&f(\r=@h9\ta\u00010N\u0017e=h=_a_S`?h%_R]\u0011\u0000s\t\u0010>'R0䠊X(\u000bdU\u001e\u0014z<}\ṱ9Q`f$X\u0007D{\u000f\u0007a00\bgU\nH\u001et\u0014_\u0005䰧:ˤWz qKnO+\u001cș34\u00029(̝V\n\u001aM\u0006(GYfN\u000bgAp?m\u0013(\u0005b DxH\tSLnI\"Wü\u0017DF\u000e}sj>_\u001cDo3-\u0014\u0004r+\f^C-f,\u00042@\u001c)!GN0(C&d!\u001bm$&i.Xݔ\u0001D\u0004D\u0018G\"\u0015\u0000{B\u0005\u0018\u000b{\u0011>\u0015d ^]\u000bJ\u0006hj[V\fee\u001c\u000e-\u001fIF\u000eM\u0019E 9\u0007+:RB5$DcQ\u0016\u001bzB\b\u000bէ抿>ҕ`\u0012\u001e `t\u0000\u0005{Ep\u0005Vb\u0016cX0X\u001fL\u0006=ɐ5\u0003J/H2JFMў2@! 'N|pNE\u0001M\u0014P\u001c\u001d ?Z]-^\u0004_oH5`IH?C\u0016׻[53C$~\u001a\u001cp,\u000bx::\u0014\neT\u0017G\u0013$SOI?3:@2\u001b\fF\n JU∫\u0014A>\u0003pI_u\tK}\u001eN z\u0016\u0015\u0010\u0002\tTV\u0000\u001cmK<\u0007f\u0014`dPU'VQa|B\nԙ*#\u001bR\tUVj>\\}Hޢja\u001fF\u0004\u0005_ߩ'\u001eg\u0015`\u0019Ԉ'}`@0\t9P\u0011ࠟ$OE-D\u001cU&N\f6\u001egJ\bH)2B\"U\u0007\u0014Ra(aՓ͓`-y>m\u0003_yד4slH:zH\u0019\frZ8w:\"\f+}\u0011o\u0014\u00049J6&1xej-\u001f)R\u0018jl\t'J,`xOTG3\u0000&A0\u0005\n?I\n,6)Il(\u001d\u001aP;P!MԸD)F@;\u0000\u0015GÒtN\u001aLZBvD\u0010\u0014&Y\u0014\u0019Og\u0005A\u0001\n?NJLy\u001e#|,{~\u0011H'\u0019\u0000d\u0016\u0018,~b\u001a#Jk(\u001a\u001f\u000fK\u0011NJMZ Z^Z\u0016T\u0005#Ӈ\f\u001fNM\u0007Q\u001eu\u001e'jHu*\u0003 B&u@&qy5$|hy><_Fp\"/d\u001bj\u0007\u001a.LMJh*P*46hkw}\u0005*3\tX\fx\u000exU<_BdP3@\u0013z>\u001bI_\u001d\te?f\u001c3\u001b\fXzh\u0000zxo\u00113ܟM o\tBЦ1ڟ!lo)\u000bퟠ~'I\u001aLJ\u001f\fR3fN!0U\u0016d\u0012#\u0018Fh Y\u0012\u0002t\u0006\u0018 \u0000\f.\u0006L5;~Ɔ\u001d\u001e\u0002J)~å74ڟwW$%~\u0010!~b?a\u0006X*w\u001c\u0006K⊠BFrc@\u0014\n@7,Ɠ`5\tN^:G\u000e\u000eEa\fr$4\tGs\u0013M3wҲ,I_\u0016~)h Vf\u0019Kd[~U\u0011W\u0018\u0001Fd4`i\u0000D%\u001efG᠐\u0019dh`\u0018n22r\fXi\u0005&3\u0014\u0014\u0005\"I?O$k\u00055\u0005\u0011\u0016F\u0019\u001dR?HrQ?\u0004,\u00179gL8\u0003u\b\u0002\u001a)\u0011\rȫB H㇮e2Ep\u0018*\u0018(2\t5\"Gh#H\rbdxzAs\r/K\u0011^Dipv$\fn72@\u001b>׺>I}զ\u001f.={\u001c.y>}.11^qI2\u0007י;̅p2YY ̚\u0016pg\u0016-Zg\u0005\u0005J\u0006\u001b\u0004Ul\u0019B8\u0006A\u001e*&;X\u001e$*2\u000b)5wܱ`.] M\b~ p\u0015wG+gq\u001a߀e4)a.Fr.L\u0012\u0000gJ\u001a6n\fК\u0002ja\u0001\rj\u0001ø\u0004A\u0001]~K\bKHU@zIEbMd܊-\u00040vQ\rt%72;v\u0003OCD\u001bA\u0006\u0018\u0019*8\u00039R>\u0004Ҟh)\u0002\u0019\t8\t\u000eJ\u0004J\n'f4{Wtj־z99L58hYeˮf\u0000#מkHp\u000bz-\u0004%.\u0003\rI.^v\u0010/\u0001U\u0014=z\u001b+-\u0003?8~Щ\u0004TŃX\u0010vmN-\u0012\u0004\u001b\u0019 \u0005\u0013&\u001d\u000e<졬[s68,\u001eXv\u000e,+jl_\u0013\u0006˾n6Ŷ&FKJPL7#pG ކuÇA\u0013dZ0\bb\u0002|ۂ&˧!\u0000\u000fD@Oͫ6!\u000f2֛s\u00151\u001d3f\u000f*\u0006\u000b.\u0018\u001f#XPfUq[\u0003ߛ\u0000p(-(~66ŏZ*S\u0015U*\t\u0003\u001cz\u0015[\u000b\u001eU\u0016'\u0018\u0015K|3X+;'\u0001~VzLn.\u0013mX\"BK\u000f}\f`ʻk̄\u0012bAkFC=-nHCǒ򼂇nx[7\u0015\u0010?\u0010\\\u0018y\f}\rwyRYUbH\"\u0017\u0018;0xՀ\t<5hVu)\b'\u001dj\u0010n\u001b[Bj$ZQK\u001a6]\u0003Ex\"Ao@_CW\u001f+$\u0003\"EM\u0000g8@\u0004\r\\J\u000b\u001bXGh6\u0001k\u0004A\n\u0019`\u0004]\u001br\b'r@Ҩ\u0006\r1\u001fN\u001fJgV\u0001\u0016\n\u0011^V\n|fwg\u001f\u0004xk@\f7u:\u000eP\"\u0004\u0006]ǷD4b\u0018PDdi^,XO(\u001eg\u0000\u0001\n\"d\rC!\u0005\u00182ZW\u0019{3P$3ԙ\u0016l\u0004\b8zjܲm\u0019\u0011\n\u000fn2OpP3Q\u00190MDdTK$J\u0018\r\n?o!j#\u0004$x\u001d\u000bAG\u001cF9F\u001d\f\u0013/\u000f\u0013/\u001f\u0013/+\u000e/ \u000ep\u0007yI\r\u001fs\u0006HIˈ1ɹ,0:qNHjp_D&Ώ˚\u001aX\u001eQ@t\u0019JĊ@# At\u0011\bUHxuI*Ҵ\u0015\u0018\u0013\u0002a2`fhrZ>\u0007,-j\u000fI\u000b$6Ё9X٩I;C+TxRVh9Zw\u0006H\u0013\u001eK@\u001c!~d\"UtBT4\u000bL1\u001ad&U\u0003\u0002jGnI{\u0010`ܓL\u0018\u0007B\u0006`\u0013\u0003A\u0013-\u000eL)!,\fg©[߾\n\u0001b)\u000ep|nukjK\u0004\u0005\u0000!\"S\u0010H\u0005%Q,0Ye7g\u001e)x\u0000F2\u001a'wl.M2o\u0015\rAe\"pX\u0004\u0015mtն73\n\u000ehP(D\u000eۭ?M\u001b\u0017\u0000[GpV\u0006>\f'\u0006=Xa\u0002\u0015J$&$S䟃P.\u0004lZ\r\u0010\u0010*=D\u0003iF$\u0016E%E\u0015\u0010L\fX\u0011eھ&\u0010Y.>v\b>qT\u0001M8\fr D\u000f*D:D\u0002YB1OL)a~\n\u0010cQp&'R\f\u0018\u0019`\u0003\rFj(H*\u0007}?S)&\"\u001f&&pwA-c&0bVH'\f\u0016Apm$\u0003m\u0003ݑC\u00068%\u0007!5\tĥCqx\nxrn\u0014gbD/>Y`Gf*7P*9iT{`*1eCG\t]W<\u0010[qWgT&\u001eC\fpcg\u0003 \u0004M\u000fn`*\u0000\"%pPWJX^yޑ:ݘA eѬvIq\u001d22\u0014\t3\u001fx,ThUN\u0001PO\u00037t0L2!\u0006\u0012F\bL/L͚2BQE\u0015tJ\u0016\u001aO\u0011\u0016U#^H\u0015͇L,\\i-r\f\u001c-i\u0013\u0000x}\u0014htrO\u0015l\u0002}n\u0017\u0002\u0002=\u0003$fF0\u0017d2y/\u000f\b%\u000b\u000bkN\u0006\u0019\u0015I U\u0018\u0018\u001c>)d4\u001a.raW͖\u0019'4&M&p1UDdx0#\u0003t\tlGVHI\u0002\u0014\u0005zKG\u0010%9\u001a\u001b\u0010\f\u001fRxai\u0015G,>\u0018dE\u001aLO/\u0019\rʚɥ5V\bo\u0014#\\A]!\\j#3\u0015S'G'\u0003tB\u0007@/qȔyxRH1>*\n\u0002i\n<~#,\u0018{9^wO\r\u0006BXh\bCd\u001e\u0010K\tw\u0001h\u000f4\\R\u0003hG\u0013O5|$\u0019\u0003zdj\u001dZ\u001a\u0001U\"\u001b\u0015\nd\u0011N\u0019%-\"/5utq\u000f[\u0019jdxѮi\u0019@\u0012->?Z_xƷx/\u001f\u0013/P\u0010ڡX#[\tϢ\u0015\u0019>\u0013Be0\u0010e\f/0Z`T:5\bDZ $\r\u0016X28JJӌ\u0018@t M\u0012ӊ(9~)\u0016Sڤ̐B\u0010\u000e\u0016iO,\u001e\u0013->rz[axGH%g\u0000( h\t&Ɂ\u0015>\rڴ$U\u000e\u001cg-LNL4t\u001a,\u001c!^jcR)KGݤ&\u001d\u0013zh\u0014؊Y++|?|\u0006Eϯg/Qp9S*r#a';\"NEpX)\u0012SKK8d+\\2@'%N\u0010Q+mR(֤H`F@`ZuFx_eF-#\u0019\n\u0017\nǧQR=[j&\r\u0006\u0013C3@cXwU{Y?)ai\u001bȬ\u001d\u0014<:ɛ\u0007\u0012*LcV,T\u0016˟23g\u0000QcyN\u001a\u0006l\u001f)\t\u0010\n?a\f rl\u001a\u0001Є6/\r$\u001d\nU*00'vFDFD4_qH?@i; \u0012\u0017F8>(DLMy\u0019\u001c40@bK}W.MlT؍\u00180`)\u0011~\u0017\f,Dl2%hMX,2\u0012\u0012\u0001vW\u001b3\u0000)#YO\fA+jlB\u001a\fMpI\n\u0006D\u0007E\nGk0(\u0000m\u0005iP\\45S][H孔5-\u0003\\\u001e`7S/\u000f[\u0011(\u0013O_HuFz$\u0004>4\u000b\u0007<~,41\u0012M\u0012<\u001e\u0010J4&dp{F\u0012\u0019\u0000vFY\u001dN]q:A}\u001eh^gA=Ʃ5\u0018(?\u0011=%\u0016I!\u0000^J\u0003B2O!LpZn\b\u0011v\"\u0001@S.\u000fTW\u0011\n\r[Q\u001e\u0014\u001aBMZfY n\u000fA`O\u001fA5\u0004q.\u000f#\u001c\u000e$\u001cL\u0017\u001aD.\u001b.\u0000ۡhlء iB'7\u0011|.~؈Ria\u0002\tN\u0010BЧJ#US\u000eLST\b\u0016gNFk\u0011(i\u0001\u0017WR_y\u0019;F#k\u0006EyV?\u001fxX{\u0017\u0001u@1pZ (#\u001d1)#fX\r\u0002\u001ake\"\u0001(yJ\f RMJD+N\u001a\u0007A\u0013\u0013NoS\u0007\u0013B\u0017P{R:\n¤}2\u000eV~\u0012h~x\u0015~x\u0007x|A^0\u0016<\u0010\\rxs\u0006\u001dxhjA6x\u0017.9\u0003vr=\u001aP2tJn!Un]\r]\u0019\u000ek\u0005E\u0010\u0006\"!plH3\fQ$\u001e&\"n\u0000PPa%#OtR\u001e\nYSJ\f/\u0019ȽT>\u001b<|fET>S>k\"iv\u0005mk\u0006\u0010z\r,\u00022b\n\fJ9\u001e1\u0019\u001a(e\u001etX8FD\u00061\u0018R\u0018z\"\br7v\u0016\u0012\u0010}&D`\\ч4X\u0002DiɱH \b.I\u0002\",IkH\bB'\b\u0019\u0000\u001a%:~\u001f\u001a;M\u0005tƺ~\"EJBk\u0010\tp\u0019%\u0010$T8T\"\u0011&0Z\u0004VT\u000eS>to{\u0012\u0016\u0007W\u0000RU2\rB$9\u000eW\u0000vG\u001c\u000fw\";[pjt6j\u001bd 5D\u0004\u0005Ūp\u0004ζdQ+\u0012\fOL&YP\u0002JpzMGq!\u0011iK/L\u001cWc\u0016z\u00110I5P\u000bž`B\u000e3#M\u001ex\u0019@u!i|\u0010dܦ}q$\u0011s\u001ap\teKE㠊\u0010\bѕ'q[nai!Z4Fg\u001a\u0016 d\u00196\u0018w\fIzp{ʲ,\u0004\u0003\u0010\u0016\u0006L\u001f}s\u0007J\u001e\u000eȣ_\r\u0012K0@\u001eP\u0010(\u001a\u0007\u0006.\u001d8Dd\u0000NJ\u0010\tɐIOnX\"\u0004ꅈdnC[\u00184T(me\u001d\u0011N\u001ft6J9@I\u0010\u00142\u0019PDe\u0015p \u001aM\r\"E:\u0019`\u0011@}R4\u0007\f'b'BPWLHWL$J*O}\"s6Pq\u000bY8.qYA# Ƌ<[Dd\u001c\f-\f\u0003ңeaEz#@D%\u0013dlbLq\u001a[]Ry\u0013%'\u0013e3#צ\u0002 \u0003RƤx\u000b}cc\u0016\u0019`\fˉ\u00190d\u00037\u001bL@S\u001ao8,A\u0003\t\u001dN\u0005!}e7\u0003L/^cMD\u0013\u0018I\u000e&*GdB\u0011A*\u0013QK\u0006Ѕ;NcSK6'\u000fΚB &\"t4BЬT~A\u0003Cr\u0007DV\u001c\u0019=F\u0002\u0001>\u0016BD\u0014d\u0000\rE(\u0005&\u0018P\u0017D.WI\r`\"jO^\tee\u000b)\u000f\u0019^c\u001bfv\u0016Z\u0002\u0001NTTA$\u0012b}\u0006όc:\t\bɘ\rć.B1?uDqmf\txē\rC[\u0013վx)S2S/;M\bIS@\n˼%\u0003^\t[Ɛ[e0i\u0014osH\u00072tD;q?1\u0003GL'Hu\u0007/\u001aw\u001a\u00133\u001c)]X\f\b%#]\u000fJ1E\u000b\u001d.V\u0001#\\fOWL$ud\u001aFw\u001ah\u000e\";\u0019h(Ӷ\u0016+\u000e騎O0ЏxQ\u0006X[B!L*nUCQýz]=\u0004z\r_\b\u0010G9,\u001fpx$<@Jɦ\fJ\u0010Ψp\u001b;:\u0019uzv\u0017B@V5i\u0010tXE^08m`\\\u0002P\u0003D\fd0Ot\u0012au(>\u0004zQ\tV!c@h\u0000N Ѓ\u0010]\u0013ݿ\t] FR\rө8fpz\b\u0002Q\u0003\u000e\n{\u000be$&_XZt\u001f\u0017(G\u0007g#\rIKH\u0019\u0000\u0002mR%\u001a2\bit5LV\u001b,5&|)(|O(,2z^zG=\u001a\u0017_\u0001?\u000e\u00169=,\u001e\u0016\u0017-~CKZ|\u0007x\f\u001aP}{\u0019P=\u001d{PR\u0019\u0004GƱU?`\u0013~N=ϖrϗL\"\u001f=ϣwϛ\u0002w8(\n=\u001fI\u000b=0=O/_EχL\u0007\u0018\u00003c\u001aR/kHoZwd{s\u000bllʰǘ,\u0013\n[U*)3h\n]p@O(3˟Gw\u000fƒ8'3u!\u0004N\f\"034\u001a-57Z\u001c+\u000fLуTyix+,:/3\u0000x`_f}ݻ/]J~ؾϰ_m^|?,\u0011ߟd\u0003c>B\u0005Bɡq\u0002GT2hQdhN1kթD\u0004bL0&U\b:*\u0018oLPon'\u0010\\=\u001eغ?Q\u001aݟjY~\f\u001fܟ\u0001NԀv\u0004:)@\b\u0018WA\";&\u0013!l\u001d=ŒQx'\u0010\u001b[3]<&1GJ]wtb\u000f\u0018\u0018yz~[O\fO%ܩ\u0004~/P(x`\u0014_I\u0019\u0005\u0003\u00013\u0000\u0006\ḃg\u0019\u00104Zֶ2Sk)\u000f8*IV%\u001ee\u0000\u0002\u001bϛbX6C\np\u001c\tp\u0017pvL\u0016'NN\\~n$[ѾrW\u0005urPC\fP!='ټ=C\u0014=7:Lur\u0013C\rdꕧa\f\u0000NҷC\u0016$\u000b4\bi!p ZÐ8pO0G\u001e%f\\S%\u0003djt\u001e1\u0014^G' 44=:ut\u001arb\u0016\u0017ZbI{t@BI_S.Mo\u0006Nl\u0004Uq^Fh4}\n<\u001c\u0003\t@\fVѦ&Ho\u0011({^*\t\u0012yZ\u001c=y\u0013:q.VDl#G*s}D\fh\u0006K]\u001a1\u0006,+k\bؓm(WuQ.%U1^=n%`E2\bjTVbg\u0006\u001aH37s\"\u000f\u000b@)Q(54\rF\u0019C>\u0012H7\n*\u0012\u000bX\u0018V\u00182NGN[\u000fN;FB.\u0003Z5 #p\u0019 \ff$\u0001ؐJp+<߂פ{h1\u001b\u0007$5\u0012\n\\c RW\u001dߠ\u0006IB\u000bD\u00048\u001aY2\u0013`2\u0019@2\u0011qD\u001c\u0010O݁3 g\u000b\u001c)\u0016\u0017.%~R]\u0007m4P\u0016;ѩ$\u0011Hn#=\u0005WLZ=QU!'i\u000e)'\u000b\u0013\f+qw\fX\u001d\u0003r{6$%\u0006؋0!h\u0010Fj78C\u0016/Z\u001c\u0016,9%]\"\u001b;\u0000H\u0007kMbj5\u001b\u0017@!\u0015\nɐ\u0014@rkN7F?}&\u0012z\u0018Ryf\u0017[ӫz\f>\u001e\u0014U3ݒǩO3\u0019T\f\u0001\r\"\u000e4Β+Β\u0011\t\"\"%w\u001efd W0\u001d\u0006\u0006ݎ@j\r\u0017\n\u0013D\f0Re^C'\u0003M\b\"\u00149ڌBsփw#Ƅ\fO7)'.(\u00116{c8/1m8c 89\u0003,Bu>K:Pc\u0006\u0006(S~f(4\tB=b\rׅ>gc4S\u000e|d\nR\u0011\u000e\"Dk&6;堨\u0018K\u0003\u0011o\u0012<\u001az\u0006`\u0015Od@̔\"%\u0011a\u001cĀcPI\u0014鴰\u0019a%\u0011BHHEA\u0013\u0011\b\u0011,P\"g\u001fV\u0000rF\u0014X\u0011r\"\u0000Pkоz\u0003EI ]\nq\f+4$\nP4R\u0007\u0011AXOfNq:K/\n\ri\u001e%|ҹ=*q\u0000Nzz\rxzj]7=5!xal46@\u000b\u0011\tTx]v\u0013\u0015E!E=\u001cNDGx\u0010\u0018d\u0013JF\u0000)0B`oit(\u001fQ)!P\u000f\u0007T@nV B`7/N\t̂\t\u001bU\u001e^>\u001fR\u0000Q>Ga\u0014$R\u00004|naʷ\u0014n\nM\u001a\u001a\u0015QʀO\u001ca0Y,\u0010n%\u0013iH\u0010*DQxY`au':B\u0001)\u0004DR\u0014$a@':\u0001-¸\u00184#Oq T8\u0013\fe$kTZϬ\u0007\u0012<\u0014p%8(q\u0001v\u0000\u001d\u0017:i\u0004\"咍,\u001dN\u0004\t\u0014GJ\u0019\u0006P&B7QdEV›w\u0007ճ՗\"ՋjV'͔@-`I$\u0010\u000eU\u001c8:@1eGՅP\u0006`Pd[\u0005(D4B\u00013uzR( %E\\M%d4l\u0018K\u0006E/\u0010\".Yy9@o*y\u000e+gQL\t\u0011Ii\u001a;\u000bO\u000eyn\u0013>\r-Ҿ\u0019\u001b@C[$\n nr\u0013-Y\u0016'\u0013 \u0004\u0002#=\b\u00016E\u001b\u0002T'\u001a4\nW\u0019wHY^@\t@Or@qOi\u001f`'`/߃\u0005\u0001@B\u0002\u0019\u0013\u0014nZMTG&\bnj()\nD\u000bZ\u0012pmyUe\u0005~wWfh\rC\u0005[8?D\u0016\u0001\u000eR\u001fAZ\\~otvB}Cq\u00027y\u0003wdzkeΫ\fg#\u0005\u000b<\"\u0016:D,\u001cX\u0003`\u0019\u0006ŗPsP-4Z\u0016`i\u0016_\u000e,ޕXX\bX<}->[\ti{Iķ.n\u0012uf\u0016f\u001f\u0019*[_\"|P#\u0014(k\u0016ܡM\r3^1]-\u00053֌JJ\u000b\t\u0002\u0012R|\u0018O\u001e@J2@;1ėj\u0011\u0003\"hDЈЈG\u001b5b2\u001fM&mE@R\u001d57Ө'=Q\fE\u0005i\\4\u000ei\u0006H((ͭQ\u0016XQB\u0014Z\u0001\u0015\u0012up$rBN*\u000e˥8#\u001c\u0014jONbB4\t,RU\u0016\u0001Jᖽ\u0004)=\u0001rUF,\u001fi\u000b)dTYP#ǐj\u001dSY̭(YCȀ͠@+)6@9\u001eڝN/ɢ˜u\u00150=hSc!\u0003y\u001d\u0016_\n&;\u0014\u0015ih:&#,\b,7O\u0012dvd:Ty+<\u00198E\u001f\u0005\u0004i<%,\u001941\u0015|;;5uO\u0003X}C1\u0005\u0001)\f0>pN,6\u001a9z`28\b<\u0012\rF]hDdT\u0015!|и\u0011t\fJ\u0018\f:\u001d\u0003Z\u001fs\u001fT$>(A|\f\u0004}iSग{՜\u0005emr\u0002lXV*\u001enW;\u001auX(q\u0010&;l@\u00199\u0003XN5;`d\u0014\tT\u001965kT0R8\u0005b\u0010U!\u0015\u0003m~N\u0005b}<\u00038BZ)\u0001T\u0014\u001fA\u0005#d\u0011\u0007\u0005{\"l>E\u0011%yYA]\bm9j#f\nS]u\"7]qA\u0006Hg؎GL\u001eg\u000f.\u0014H2M?:\u001b-\u001a}?4 \u0006w\b|\u0018tj5A[PL>\u0011%Eb.2`\u0006n\u0013P\u0006HpH\rV*\"ԕ-!\u001ewԥ\u0001f-(k\u001d5<ˬb\u0007&\u0007\u001bgj\u0010`0S\u0006,F\u0005͝\u00016](\u001b&c?(3Oi\u0000#+BZJw7lR)\u0016\fĻpD-Ea\u00068pIF%t\nplp\u0006?\u0010\u000f\u001cj\u0005Aenmq>g^`0+F\u0019(Vhc. T:\bk\u0016q\u0011A}\u0016%Ө\u0003Xl\":\u0004J\u0006\u0002\u00122\u001a\u0012zF\u0005+V\u001drM\bF$\u001a\u00019[[9\u001d2&&g,\u001f?\u0019$\"\u001ad-?$\u0001UM4ⱿAeS*cZ!\u0015+\"\u0018\u0012\u001aYH27H8\u0002(\u0001\u0013G*@/\u00151m:0\u0000\u001aĔ\u0001x-o+>e\u0014(͙e\\e3r5.ZJ\u0006ҩϒ\u0012ӋO$إc\u0016\u0018gz\u0005t0\u0011qON\fR\u0011}$CJV\u000b\"\u0003x\u0006\u000fpAXWf̉\b\u0003W\t\u0014;\u00054X\u0006Ȣh*\u00167{fgUWg\u0005f\u0007ie\u0011H\u0019 N\u001aMc8PaǞQSSx\u0007V\u001d\u000fo\u0000IWEhxghq\f\u0002U[#|\u0007\u0006\u0013Q=\u001e\u0018\u0004A\u0018ބw\u001d\u0016\u000b\u0005\u00015\u0019XP:[\u0018]\"\u001bߎ\u0012ώ\u0012\u001dJ%%-\u0012݉6\u0005\u001aD?؏Z\u0017\u0010wm \u001a2\u0000\u001b:d5\u0010-\u0012E\u0004.na\b\u000f!\u0018\u000f̉c\u00102\f_b\u001dm\th\r\u001biT\u0019V\u0017T~\u0010\u0005B#\u0004B\t\u0015\u000e\r@͢R`\u0018\u0019`6-[&W\u000e\u0013\u001b:GHkp$VB速X\u000e\u001b\u0011p4\u0015t``H(ǣy7#mh\u0000U\u000fC\u001f:t0؉h;\u0011\u0002Yc\"@c\u001dǬE5Ќ{b\rxi\u001ac\u000b#\u0003VaB-Z\u0015;$>}8\u0011iA\u0018\u0019@lOҒPlC\b\u0012\u0018i\u0018\u0017~\u001a`;\u001cϸ~<*\f:ft}* \u0015ƑZ\u0001X37R113=32\u00120nܘRFЈ+\u000f,`'ң4(tD\u001e!\u0019O\rF(!\u0013yN$\u0003$z~S\u0006\b\u0015Zp5Ӱ*-S6gjhRo\u0011|\u0011R\u001e\u0001\u0017J-\u000ewr/?\fIlƣWJ=\"]E\u00069\u0011?\u0010\u0010r*DĂ\b6#1-\u0002\u0004o\u0002\u0014MP*Fd\\\\hu\u001a\u0002+.\u0006̰FCr\rP\u0001\u0002?\u0011m\u001aEb\"\u0005pENt\u0004\u000b,B\u00051\u0015!!0@CE06V\u0014DJ}\n\fjL(f^)\u0019\u0000!=Ckh*Ca\u0011)\u0006兣DJd`\"\u001f\u0001'X!2[l\u00058r\u0013鰧\tB\u0011nDƽt:fj%!L\tY\u00003@X2\u0013eV&#\u001d'o8-\u000f%Yj\bqq)cRP8&|0\f\u0017i77*\u0011c4%\u00067|&\u00012\u001bD\u0015~\u0014l~+Y\"8VW_zb\u0010\u000bC#%\u0003g\u0017b0/2Kk& (ohR\u0011\u0014\u0012\u0011\u001cb;\u001fT=Yed.GA R:Z\u0011]X\u0007Fc\u001e.)\u001e\u001b^H\u0002DSXe\u0000TzQ0\u001e{TŠiTg֨)YMAMƘ8HX8O& \u0005@s2;;f\u001aQ\rQy\u0017\tŝ\u0007PIY'pGX\"\u00033T9<#H\u000f!\u001f_\u000f\u001c\u00036>\u0010\u0000k\u0014\u0016a9nrӺ\u0001T\u0012\u001eP22\u0007\u0005HB\u0010&,m#[W9ZM@\u0003ebY=z:WzqR%*PD\f\na>)\u0006U *lx$Wo`>^5GQ\u0014W*Wp\u0002\u0007\u0011'4\u001bɿ1\u0018^2τ\u0001-d^M8uh\u0013鴟\u0004ꁉB()\u0014S\u00077\bS\u0018EABD\u001b0\u0010V0*\r\bM%S/\u000bVg^6WM@p\u0002=\u0011\u0007z8b\u001bWEG5ŒaG^\f\u0013!\u001f*\u001bU&5W\u0013͈Y9\u0003g\u0000\u0005#8Ux-\nGCC=K~ߙd~O!~@_@6@/{F@5@/wg\u001d@\u0001bH\u0001[\u000e\u0004JP \u0014\faJ6O%\u0002\n\u001b\u0017_jZL\ts\t#lTOT1ToC\u0016_:N-sO-gR5\u0011=^MURW.`\u000fio)@ߪ/\u001f'*fZ\u0015Ǜ\u0012ܺbgNhn!/~ᐡū\u0010C\u001f\t\u0016}\u0016{\u0016/*-\u001e-^\u0017qZ<~(x4r\u0019 ~\u001fS\b[1\u0017UbYK\u00157\r\u0004*S\nP\"&Q\u0001\u000b#T/IctHfe|2@d\nG\u0005\u001d 0\u0013\n!'ƅ\u001b\u0013l9\u0004.04Wt`2h\u0011\u0019>uAT@X0\"\u0003\u0004\r_\u0007HC\u000fh)\u0015\u0010 U\u0013k\b\u001bq\u001ai\u0005\u0018R\u001aF@Tݰ\u001b\u001cb \n\u001bnw\f!\bz-^\u001fh_kA\n0[H\u0007er_)\u000ftv\u0018\u0002\u0014CXWj\u000b~\nVIf]\u0005\u000f\u000b[\u0012\u00186\u0003t\u0002u\u0003\u0003}Q0 YV\bv%\u000bRM0( ڵN\u0006\u000fw\u00041\u0003ҹ\b\u001e\u001c\u0014\t.\n)J\u0018\u001f\f\u0007\u0012-'\u0004~\u0002}\u0016\u0002\u0005Q0\u001d'\u0005\tLZqW\u000e=oaD\u0006\u0006\t60n̂l\u0002A\u0007dWfӊ\u0005CE\u0000\u000b\u0015\u0016GCrb\u0019#3\u000e'۔\u0010#-|დf؇.g:|%J\u0005Q\u0011˝\u0005ő0\u0015oo#P``Y\u0011ŋ\u001eVW3\u001d\u0007XInAq\u0006Yx0PuVeLHEx\u0004\u001b?`\nR$\u0005\b\u001bx\u0018?s$GEHFw\u0000c/ã!,g)\u0003- \u0000OHAкП ?A!0\u000259\u0002\u0010b\u001e=d\be\u0004\u0006Ug\rv\u0003k\u001d\u000e,%$B\u001e=\u0000_83\u0001V25#6\u0011PLQ5\\3$\u000f\ba\\EGٰ&\u0007b0 qP7\niه\nEIC9@O\f\tcLlp'~xY\u0014?I?(\u0015.#D\"@6PW8$]\u0005M\u0018}\u0017\u000fə(\u0014 ڹ\u0019gSR\rc I\u0006P,g\u001a|;[\u0003Gቲ\u0007\u0007W\u0018\fB8D2@\u0018tv\u001eK}j2Na8\u000b\u0002h\u0013B\u0019\u0000\u00132D\u000b9)\b\u001aQ\u000b\u0017Vo\u0003\u0001\u001f\u000e\"Eџ8Pd\u001a\u001bg9xE9J2YS2\"\u0006!\f\f(\u001e\u0015%PJ#`$S^Ng'INJ7T\\N\u0004.?lAX\u0010h+l6^)d\u0000\u001f\r\u000bI=\u0018x́\u0011-\u0002\"\u0003\"NhmUv\u001e\u0003Τ9\u0004*/^>H(\u0013\"\u000bRM V6õ؎u9ćر6]#\u0011!\u00038Hq\t~MA\u0007ڜ+v\u0016|jwI-w\u0007\u000e$$\u000f\tbB$LT\u0014\u0014\u000f|A\u000eJl\u0003l)\fHv>T\t\u0010GX>mDwN98\u0014-U\u001b\u0001\u001fxs-\u0011]\u0015'\u0014ԍ#\tlLS{!b\u0010u\u0010C\u0006ؘ\u001a\rނ(\u00129(\u0018\n86Z{>\u0018NJ'CX\u0002G\u0011\n:1\n׌B\u0006)%:h\u0006g\u0013\u0015a;T*wJU]\u0003\u00038(\bpXxI+9C\u0018\bJ$>ovPdn^\u0014f<>(UȰ\u001a\f7\"v{_e\u000fD8\u0005\u00152CRn\u001c\u0013\u0002@\u0019\u0003D\u0004֣i\u0018U\r1\u0004\u000e\u0019!\u0013Q\fT!֔N\u0004CH/C5(TAaA,\b\f\u000f1hd> !`Bu*w{9D\u0006\u0017H7Yѵh,\bë\u0016F%\u0001:\u00112|D PJt뻕\u0011` ։8\u000b(\te\f2Y5#3\b\u0015u=֔\u000b\u00127Fg\u00167JC妓<\u0003\f\u0004\bG&\u0014aI@\u001cp$4e=G\u0005\u0011\u0001_A\u0001\u000bvG+i\u0006u8GQGQ)\u00156m=鹶+_[dm[l/@\fEH%͘\u0014\u0010\u0017\u0003册ڴ\u001a\n#;>\u0002GK'\u001bt`'Y 6\tQr!\u000fê\u0001\u0000ti\u000b\")O(\u000bgS[\u000f85)5+UUz[?N.Z}wuo\u001dG\u0001,Zϱ\u0017ė\u0003fC0J\u001aD:\u0007Ȅp\"\nM[Kj=Mb9!\u000bEtSd\u0000f2RBˇH\fF3\u0011Lm\u0018wn\t~`\u0010ū{PC\teL[/q$e&>\u0003ـ\u0013\u0019\u0015N2(O\u0004+.2\u0004(\u0004̢h2\u001ejGDR7$EИK\u0016).f$bh\u001c\n'\u0010j\u001bP̢g=^2@;ÊJAu:ؔpeK\u0017֟\u0015Z=[ƃ&$\u0013\td7jCb9BH\r\fp-/\u0002qdh\u0006zq'YV<\u0013XYm3:~~Tl.\u0002([Y\u001ai/\u0004DR'\u0007L#T\fJ\u000bxHߟz@\f\u001a\u0003DBZ={Dٙxi٥\rM8 v.\u0005@R\u0013ճ\u0018't1>v\u0000-L\u0018\u0000.D(؈Dւ\u0019eB\tI L\u001b@YAE\u0019Z]R]\f)GQ]!z\fp0jH8\bm;=:\u001a}²V\u001b\u0013\u001c\u0016(3\bl#;\u001eb\u0016e'K4Ǒ\u0004_52{:ii>T\u0016*\u0003t:iSF/`J'Fֳ\u0006Aփ\n{\u00158rsQ`\u0016#\u001aAF\bCD8F2_̼#\fpw\u0004ߔIsFӾ\u001a'0Q\u0017(ė!R\u0007TQ\u0012U\u0016*8?iZ,t O(!(OE\u000bև\u0015뽃3\u0000WKB\u0001\u0003Ƥ\\\u0013Ƥub\u001e\u0010\u001d*ڗؔf:=0zVpHSViL\u000fj\u0015dGUg|\u00060\u0013[\u0018zW\u001f\u0014O>C^WiXoX\u001f,֛Շ\u000fwo}f\n/2=\u0007z\u0000\u000f\u0005qzX\u0004S\"'Pv\u0004`\u0005Q&Ya>U\u001cV'E@ߙ@o\u0019@\u001f@\u0000с\u001e@?\u0011^\u0010\u001eX\u0002=\u000b\u0004z\u0011\u0019\fW\u000f$W\"W_>\u0014W\u000fwfw\u001b\b\u000eK\u001f\u001eML=\u001c%ڐzRdFg\u0011*.\u0015~;Zg\u0000T{,~o~~I/\u0005^{\u0005z.\u0005^e\u0003}7\u0004ʤ\u0012\u0017'\u0013\u0002YKw]}ȶ\u0002}u\u00026J\u0003}\u0006p\u0001ur|}[=\b/f(\u0015F\r\u0017ߋ1Iqޓ޿\nt\no\u001b\f\u0016/!o\u0002U_{Oe{\nA\f\tn\u0010\u0007\u0019<Ыu\u001e˸\u0013Ap\u000f]\u000e\u001c\njZ\u0017)X[:\u0016\u0019`\u001f\u000eW\u001e\bUN\u0002cu42Ci,lt\u0011Gt7̞8\u000btu;\u001fju{\u0010S\u001e\u00046(L2K\u0019\u001eyP\u0006u\f(d\\3<&ׯJJq2\u0007rǥ#aXhAV\u0002:\u0007Qx\u0011\nQ\u0004%Ta:2\u00112/\u001ci\f\bQXn~Dw1تGtL\u0005\u0001Z\u0005V.Ls9\u0003\u000fpBuu\u000f9s^orB\u001e\u0003\u0003=a5\u00011C\u0010´9\u0005ǏvVJ,e\u0006H\u000f)R\u000b\u000fA\u00188q_F>\nq9\u001a\u0014\u0001:tGY(H\r\u0014D\u001b\u0014԰x\u0006\u0012\u0001`\fAٓ\bYW\u0014Az Vd\u001b\u001dg3\"<@\u0012\u0015V\nNJI4*\u000f\u0019\u0014NJI)HN!\f\\WEba\u0011r2t Cn\u0015&d\u0000D\u0010 6L2>q\u001e?Hߤ\u0004U=\u0002U=\u0019\u0012E3bXF\u001aLFÅdU`/C#5-7uħ\u0019\u0000AoRi\u0013\n)E*z\tpNWgE픚Nu\n7\u0011.?^\f&HX\u001eQ)U\u000e|$->lxqX^#\u00100{\u0006\u0010\u0004I8}YJ\f}6VٸZה\u0011\u000fYz^<\u0007\u0006\u0003e:PmG5ȍ:\t\f5Nvp_\u001dp\u0006 u)\\\f$kp92^B\u0004U\u0011\u0015*\u0017\u0003B4H@AN\u0010ʆ\"8ޜ9\u0010\u0013-\u001dhXL4\u0003g`'ɘn\u0010\u0016hԭdR^`Bj\u0019t8λIa1\u0005%HCĝIБ{\"N)-\nK|2@1\u0001s~<\u0003(^\u0012膉*0cHK3\bz\u0012YKX?\u0018\f@\u001cVC+K2\u0014pQ\u0007.(pX'\u0015BFsш߈.H!\t*\u0004*V4a\u0006+5\u0001bM\u0000\u001d\u0001>[\b_\b[0\u0011F\u0002\u0010,g\u001b.0?.P\u001b-T\t}\u00164\u000eL\u0003B\u0001\f5H,l|\u0006n>l\u0006r\u0013;\u0003̬PC+ťݗr/>׈8ke80u$\tqiQ_ \tMu\f\u0011@78$Ӟ_O.\u0014P\fDK\u0011(\u0003TK1\u0019\u0000TKߦM\u000eYݏ\u0017\u0010\"\u000e)Ttm]`hX8a a,*¯Q\u001a6u\u00181\u0001.\u0014P0\u0010\u0000OBL(D\u0002Qp\u0003y2Z\u001a\u001aǥ\u0001γrZ\u001e(I\u0018&$\u0003@\u001c\u00144\u0006ހZ\u000b~H(lRP34!70fSHUw#w֛\u0018]o\\ń\u0012\u0006\u0019\u0013\u0015V\u0015*2ܧ\u00068=\nSe+,.ȹ\u0018\u0003ܠ1s g3SJ\b\u0007\u001e1ؒ\u001e mHR}BtD_\n\u001c\u0002I=ly-\u0013(\u0003\u0015V2!S\n+=7'\u001b.q\u0000h\u0006\u0002$\u0019Qa\u0010\u0001H\u0011\n8|$xֱ(Ga\u001e\u0019`@IzK\u0012HH\u0005FI\u0011\u0019PR\u0004 kp\u0013C-&o4\u0010Y\u001f E\u0011Cs[_\u001a6O=gb|qh[\u0007C\u001d\u0019r-AIcc.(\u0002\u0002{0@HAh$N'E('x\u001d}3'o%\u0003P\u0011ڭɘ3y\fxO>(*\u001a8\u0015\u0017\u0001Ф\u0006\u0002\"\u0003~̀\u0005€B\u0002 ?(>??h?-\f\u00165\u0005C:Iu\u0001\u000f$\u0003\u0019\u0000chh\u0002BI_Ar=\u0012-\u00125\u0019\u0012tKxc\rst@\b15*q\u00172c07\u0015$j)-Z޲`BhŦ\n\u001drGfu \u0003@a\u001dx@\\`F=8:У$&+\u001fU/N\u0001%\u0018\u0013O\n\nMD,7\u001byuzǂ@݉q{i\u0011)K!\u0007G\u001df\u001f$5\u001f\u0006!\tlG7\u0003IV=vzld7B\t$*\u0000]5xpheph[sXn&fl UC4VrӚ\u001e\u001bGkxNC \u001bv\u0010aHL\u00113@SjerZ\u001d2[Rg\u0019bJ}Ҝ.LB-\u0012tl,6O#874;iZ\u001b\t-6\u0017Zl\u0007H\u0012,\u0007ɣ\u001eĥy\u001bv \u001d:jy^R\fYl4^޶OB S\u0017\b\u001d4\u0010><,LӨH9\u000ee^\t)q\u0002bV\u0010]e`n`1\u0010֑ȺoX\u001fx穇Ӆ2꾀].[\u000e|>ӡ\u001cpkPTWzFX8Dj%AĈ\u0010y_pT\u0011\n/Ir\b/-*S2\u0012gf\u0000\u001b&\"iL4Cng@Ч\u0016_.g0\u0014Bet\"·K\u0006ħ\u000f'\u00197_\u0017|\u0006t!\u0010Tbp|\u0017|ƃ.J\u001cAcb 7d\u001b\\\u00169(\u0001!\t1_\u000f6YL62aC|Mјј\u0019OG(q9qFB\u00155wt4ZhG)i$%i\u00068=]7\\V2du}\u0018\u00027\u0012\"/Af\u00184\u0017L\u0004lRc\u000ebWQKR\bt`;i\b })r5\u0017E&*\u001emX(\u0004NA \u0015\u001a\f\u0010A]XxBWY\u000fk\u0007u\u0002Z\nh\u000b]HX1QZ~)ИJ\u0011*b\u001d\u001ea\u000bJBm\\ dy5\b=3@\u000bT`\u001d\u000b\u0004\"\u000b8d\u0002\u0012cT!K\fiP+y\u001fa\u0014x35ݛV!\tE\u0011D\tr\u0003\u0013-rg\u0013eXU>\u0018m\u0006Y=\u0015&O]\u001anĪ퍴@»ܘdxF\u0015\u0018!_DPx/\u0000\u000e\u0012kVŭ\u0014Q\u001cv4Hlx\u001ek\u0005B\u0006<(\u001a\u0004\u0005p^|\tՒ\u0002\u0017 #a\u0019t\f`\r`e\u0012A\u0002\u0003ikcw1z\u0016\u0011*0\u001bW\f(%v4pd>Y\u0011@34ukB2\u0004mu\u0006\bx:[-D%{JaoP\t\u000f\u0011؅\u0001@\u0014 \f\b\u0003H)\u001a\u00047\u0004hl\u000eVE1Șr@\u0001D\f\u0010\b4@>7:58t\u0004\u0003\u0014\u00026׺ \u000f\f$\u0011e\u0017>[?ê\u0000:뭖^=rV\f\u0012O\u0018\u000e\tj(mHg\u0012\u0019@hY\u0014\u0018]\u0019A1r\bTKȔ\bM\u001du9tA8B\u0000\u0011\bF CppV\u0012R\u00183\u0016R\b\r \u000fǝ\u0001.$Ⓧ,\r\f՜0 T\u0001`{\u0004`{\u0016 LFI|\t.6YXi\u001cFM\\3qćYDO(\u00074#%\u0013e\u0000J\u0007lt\u000bre\u0000)\u0015R\bq\u0000i\u001b\u001f\r@\u000bܔܤ)\bCkt)\u000f\"\u0013!8F`.,-A]:\u0011.EPeE\u0002\u0014]K\u0016\u0019`ЮX{:R\\\u001a`x\u0018ڹ\u0001\u001f\"(DC\f%Fuجa$$V\u0012\u0003G\tA\u0006ZM\u0007\u0002\u000fЉ\u001f.Qhp\u0007\r\"\u0003\u001c\u001f%ޚyWd`\u0000^\tPxq\n)\bJ\u001b\u0015ؔHf~)!FD\u0004\"\u001c\u000f\u0007|$,~`.S\u000bd}{Ĵ,x\t&J\u0006\u0010\t2.\u00044}r\u0006IFKMJw\u0005iZ\u000b\r\u0019v6\u0014ԨI&3\u0017l\u0014|\b0\u001c!\u001f\u00193؝l=P5zo\u0007hHJ\u0016\\ $#VoE4pPR80\u001cn\u0013\u00012#Xe\u0006C\u0006\u0017'g2ҼPa\u00012't\u000ey\u001a\u001d\u0011pТ\u0002\u000e!3\b}8[P0\u001aD/nő\u0003\u0011;]\u0001J$NX'i7J)&x0QcU\u0018YG*\u0019\u001d\u000b*/!VjdP8s\u0006^\u0003\u0011&$;t1QT+B:\bg\t%e('d\u0000\u001e.sJ\fG{f\u0010\u0015\u0000@T\u0018nU{wQZph[^0\u0004)ȪE+~\u0004Q;)C}`h\u000e\"w*_S)\u0003T.\u0002o(\b\u0011\u0015A\u0015U\u0003Z$\u001cc\u0015ⲱRv\u0019+>\t^C\u0006S\ft9Gɘ\u001dg0PD\u001fቬR\r&.\u0011IF6c\"\t\f\u0012ؑidnw.\u0000Khb05nz7\u0016\u001cr\u0018m\u0014mщCzbİOR5PeCJq2(\u0016\u0005N$#UJÒN%-:i\u00012c\u000e(NgV&^]@«D$.g\u0011t\u0005i\\ZK@h$\"\u0016,/\r\u001e\u0004?Z\n\u0013xG:̇\u0003DӍ\u000e.5\u000ee.TbW\u0012a\u0007RKuF\u001f\u0014@wES\u0019Y=~Q\u0001~M`$hA2@AՈRA>\f^D*`xDȅl\u000f\u0013\u0014;%\r(Wֱ\f\u0010XH#T`\\\tR?&0O)b'\u0019\u001d'9\rR-\u0005\u000f#'\u000f`\u0002y\u00160ŵ&LȘ0񆥦1GiE2Mj!H?\u0005\u00032_f[2K$џ\u0001\u0014\u0006\u0002v\u0006N9i;ޜ\u0002\u0017:\u001dXʁ'S,k*\u0000Y\u0003\u0019LhRQ\"?\u0006\tp*|~M˞\u0011Z\u000f\u000bV*󧑐\u0019c~o_k!\u0000\u0006m~ݚn7)C UJ\u0010\u0015\u0005Z8\u0012 ϣ\u0011(R\u000fEENZ[@X&ab/ʿ\u0016_WE\u0003\rH9\u001f\u0019`\u0001^ҖkJI^\u0015^ŷ4ϾB]P7򧺯/fq\"?xWhL`R\u001c*1x\u0019`A+Jf\u001d^UZv\u0002TZgE<\u000bjU5~s\t}7'ӍI\u0014JGP$\r7IX#ɟ\u0001NF~\u000f\u001fUI\b?h\u001d\u0000}\\Q!4\u001a!u\u000e-\u0006\u0007Zy<ވc#/\u0019\u0011W\u0013s]\u0015K]O@y\b\u0000\n&\u0014\fC\u0003C8\u0011)Ո?bgO_*7%\u001d1J$\u0016?N0\u001dMr3\u0005:\u0013 $\u0019\u00010E{,eqJ\u000b\u0011ܼHwE|5zswʹtE\bV\ff\u0012\fH8\u0016Ng\u0016\u0004 \bĂ8ܳ\u0002fJ!$J\b\u0014\f`I_f,cջN3=4cM\u0007\u0002f4f\u001d0LEs\u0018-Z\nY\u0019RJ2ʪgGhԵJ\f@j.-|o.6m#~br\u001192\u001dEZ\fRj+b\u0002\u001c\u0006)\u0006ӯ\u0018t\u0001+0 \\Mip*\bB\u00117ͭ\u00187&P\u0006Q\u001aF[K:\u001b.J#*@Tp9\u000b\u0017q\u0005JG\u0004uwRt!\u000f<*xRDq8f\u0019\u00003*\u0004pFK\u0006\tM\rP\u000f\u0016*0_qH3˝]B\u000f\u0003\"?,\u0014QjP\u001bФRIZ\u0016\u0014SDFW}/\u0004b\u0006#ipr).\u001c\t7C\u0000\u0010EZua4\u0001bE\u0011ˉ\u0015\t׉\u0015υ\u0012G\u000bL:ZB,\u001f\u001d4\u001a \u0014\u0007%\u0005<\u0003\u0004?Cebl9(\u001a8Mg\u0006^V3N)n\u0002nKю:\u000f\u0001^\u0004Xc0\u0004[p\u001c\u0006Ec\u0016\u0019.\u0015oV\u00053I\u001b6MRŔJ#OKdŗ̚d\n2(\f\u001e\u0011i2ucYԇ2f>eB\u001aަsLUN\u000bԙB\u0006(Q-b\u0012\u001fFJ7uV&\u000bKRIE:\u0000[Ɋ\u0004ST\nr&E:,ol\be!rϼSڈSS\u0012;\u00157xD)Yp\u00178rLN\u0013p.ȟ9\u000fg \u0014\u0019\u0019u*Y\u0010\u0003)\u001a\u0004V~VT+\u001a\u0018\u001cd3\u0011j3j{9\u0012\u0015\u0003C\u001f\n2c\bh6zr7$6TT\u0000\tg\u0006;6\u0005\u0012&wb\u001c\t‰@!\b{0\nd(\u0010\fP\u00108fSb\u0014\u0006ufSX]\u0015\u0010Ud,Tj\u0018\u001d58\u0019`&G\u0019 t꡻Q9A`\u0018+x\u0010mTcP\u0017\u0014H;>)EWPA>WP.4\u001a\\A\u0017SA\u0005bZN\f ttZ\u0015]\u0010\u00152\u0012DPW&kLnuUi`\bѪѪ9iՎhFBLTBV\u000bd)M]#,X2b=5\"E\u0019\u0000\u001bvK%CB<~3l>^`\u0014\u0011IbNkAĜO\u000e\u0012>_O*H\u001a\"\u0019Z\u000b!|b$\u0014\u0018Ӛ\u0001\u0011cZEbZ?Ŵ>Bdi\u0001`ObjhlQ\fz22\u001ct츉޻yi^\u0018p,0+b\u0010[\u0002Db\tr\u00060l:\f,ʤ>4J\u0010@I\u000b \u0019Ik\f\t;\u001bHFt\u0012\u001cӡ%ܦC[vJv\u0004\"A\u0003@mAW\u0015-}\u0000|aQ!Ny3L'\u0019\u0005\u001b\u00001{Nm`N7~9\u0012Wɖ\u0004%s1O98.}@L\u0002pwh{\u0014\u0007i\u0014\u00195RD[$(2_\t[\u001a+\u001bVm2\u00168,P\u0002AQ\u0004ƍ-_\u000f%\n\u0011\u000f%gBf\u0018̑4x\u001bĜ\u001eb\u0016㒇DBwLZ#\u00154L\nWwI\fF\u0003\u0013nI\u0019\u001c\u0012=(RNq6k\u0016@ps\u0013 \u0003\u000f~\"PQV`\u001f,\u00018Z\t\u0018:\u0010ybƀas%Q&\b!\u0011Ah\u0015G׮@V܊SIO\u000bYf\u00172@˳Pr\u001aX4W\u001eAם-`tˁX YrRx\rc:dq]\u0016$9\u001ac\u0018\u0001!?!f5B3t\u0006UN\u000e\u0010:=\u001a\u0002i.\u0004et\u0005Ch\u00170$ab\u0001bd\u0006\u0014\u0010C]ZDYn#0\u0012D\u0017\bL2\u0000o<\u0017rzM\fi\u0007i\u0005fiwQ\b\u0015i\u0013\u0010n-5\u0005Ԥm[6x\u000b\u0014\u0017D\u001d\u0006{{:dte3@D(\fy\u0007\r9\u001c\bj\b\"\u0012\u0014ŋ#\u001c-C-x\\s\u0015\r5!\u0007>^\u00109\u0010\u0004/в3oAd#;AQ\u001f7}PM\u0015%\\LaJ\u0006Ea\u0015y?SdU@n\u001eB\u0002\u0013{\u0004\f\u0014:;\u0007\u0016WZ\u0014:\u0012\u0011,Iy\u0006 ;\b\u001b\u000e\u000e9B/<,%\u0006\u000b\u001d\u001e5\bbQ-.\r%\n\u0019Rm+\u001e40|\u001fn6A\u0012\u0012Id\u0000҂\u000e\u0014ݡPQ`&X\u0004d\u0012\\.ô\u0010F,N850b%tH0pO)\u0006Q)=\u0006^R\u001c<6KK4YmF@\u0001Z4(t?-QA}B\"91\t<0\u00121J\u0015\u001bURD~.Y$6\\˨!\u0014\u0015FX\u0014\\Dp?u\u0007Tw\u001e\u0019tl\u001dth\u0010M\b@*$v!T\"Q\u0010IM!*/q3\tr4)\u0003\u001329\u000eԤG\u001fsJ)na\bvqgt\r\u0004B\rARJ}\u00022I4\f^0 tHFWА\u0012M\u0004\f\u0018qR͘\b}t6&!s\u0006ww$-\u00131MGQ\tZ}3R\u0003\u0005sT4\fo͘\f\u000f\"W=\u0003L&(x͘&Χh\u000b#0!R5\bDjhND\u0019\u0012UH\rKP{\toSI&\u000e*\u0003mgV0c!\u001d\f<\u0010v68cvBf=PF\u0018“wZYՠzwh!Yr^Bd\u00142*9DIFc^GNrIK$60\u001ed J\u0011)ȻvrJ@o\u0006䧸\u0016-ޑ\u000fI\u0017B\"I\u0004Y^r\u0015Ӥ(d(%i\u001e Jn\u0014:;5S꠩2.Ϻ$5\u001ah:+CwS\u0011&\u0010\u000eP\u0011\biO\u0010!z\u0007H\u001bw\u0016y#H\u0010u~:?W\rρdW0&NП\u0001P-7\u000busäru\r\u0018Ο\u0011୞_K+<+>\u0018tVXM#\u001bJ\u001d)\u001b0հ~t9\tf\u0017y\u00184Ԡ1\u0002\u000e2@av\u000639qLH\u0005k2\u00156(\u0006\u0018˂\f0ԧͰݼ\f0\\\u0012`kX\bd\u001aD#LF2\u0001+\u000b\u0015W;|'6 \u001a0WY+KE-\u0003`Wxr(HL@d\u0003I\u0006,ANt\u0016dRKjeA\nB|Qa\u0010\u000bc#\u001aOck\u0014E\u0003C\r\u0011*-&x*-\u0003ؤkF\u0010'D\u0016\\\b$\u001aG}B~\b+yC\u0006Ao\u00017\u0004@&\u001c:N\u0003u\u0002d>t{\u001dv<\u0016wH_\u0006\u0004\r7\f&H)\u000bXO+\u0014\u0018\u001aq\u001cJ8r\\+V+~\u001e\u0011W\u001dO\u0015.%A\u0018\\TBs=q*3[\u0004N\u0010\u0012\t\u0005Z\f\rx\u0017\u000fQz\u0004l7C8KC!\u0019PC\u00155\u0006993\u0000\u0006;54agT\u0010X])\u0016\u0014h}\u0003\u0012Q!qh.Ɛ]\u000b3Z`S\u001dRbE\u0011B\bV,+g\u0019\u0018\"\u0015jv$\u0012\b\u000eZ\u0018\u001dBC@P%%JJ*at`\tR)TӲqҁ&ʌZCRW\u0003񱆲\u0001j\u0000\u0019ю\u0013JYb\u000flkPhk h7e^\u0010r0&`\u000f\u000212bN\u000b%\n\t#\u0016ح[G4i|*B$wH\f A\r:A\r*ĕ(+u\u0010+5Ц+#akJh5EgJ\u0015\u0006'N$4X$Z8\n;*\u0013]30z5w}^z^l^\u001d\tp\u0006P\u000f&\u0018BEi$\u0014\"ib\u0010梛I'C!1((VHN9F\u0012ԡd2\u0019\u0003\u0019,\u001d\u0019l\u0013\u0018\u0007D3\f:I(e\u0019P\u000b\"\u001c\u0018\u0002\u0017W168_h8Q1A!c\u0005\u0003ĨBoP\u0007ZM8\u0011t#z B\u0006(L7t=6f\u0011aOCDJ>V\u001d\u0004r\b]J\u0011:\r5\u0011\\*\u000f\u0010n$.\u0012%]W,4/&\u001b\u000b,l \u0003l\u001c,0\u001fK\n1\u001c;\b,>Fe+_(%\u0019\u000fZ\u0016weI5_\u0004\u00124h\u0001qr\u0015-ͽ\u001b`\u001d&\f\raI\u0003\u0017Jd\u0000\niywFF<\u001b{\u001b\u001aK:4xo4\u000b\u001cKp\b`Z\u0002\u0016Jә1\b3FEHɕ\u0010&\u001dDI!CCci\u0013ypv\u0001\u000ef@\u001aI\u0019[\u001d\u0005f16XVđ\u0013+z0LK&Ѩ*Jq\u0012l8h\u0013aҋcL_\u0014̞qbk/\u0005.\\ R\u0000ho\u001bU3PqOxOC7F+\u001d\u0003\u000b\u000e\u000b\u0011oA8NdV(MH!B\u000b%0\u0006DRL\n)\u001a \u001ena6^c\"\u0019 \u0010\nG\u000b\u0018rtAuR7ҩ\rFL8xLCJ\u0016\u000eL\u0019\u000f\u0012\u0015pXl\u0010 f\\\u001d\u0004]\"\u0015K\u0018(5\u0017\bY\u0014\u0019@C\"P\u0016|}\u0019'j\u0010mGc31|wdÑP\u0018o]\u001e0˸b\tܻ-kR\u0014\u001d]\u000b\u001a\u001bdׄ>6O\u001d9d\u0000\u000f\u0003\u0011uA$,#.a\u0006ķ\u0010E\u0004n`-\u0012me$b_6~E5IY?&*'\u0016c\u000b>\u001c䓃Y$\u0003\\\u0010\\@۪;9ȑ\u0013Pe\u0018,HHH_K#z|\u000fV]9Uo\bDi\u0018&k9\u0011\\FR1\u00076sj,\u0014:)\u0000\u0017L8\u000e9\u0012\u001e&gM\u0005\u0006Ys\u000e\r9s\u0002\u0016\u0011q\u001cpK0$f>Aŕ1\u00172Z@\u0015}$K\"-\u0019ŧk7\r\bd\u0006\u0001Jn>#6>$&/\u001aA\rΆ\u000fj?ZypWhG\\FC6w+YDV\u00109\u0013[qY1J)\u0019\u0000ǜ\u001fsOh'\rQ\u0001\u000f\u0017n\u000e*f`k2ı6(`5J͈4z\u001b<\u001f>#\f`j[\u0011v%\u0012Ii&)<\u001e2w\u001a.\u0019+\u001a\u0006U,d[$۠cyl߾0> >?c2he䍔h\\NmP`d\u0000QG\u000f;:P@E|$a\u001d6c0g/1ڵ\u0015b* nPpK^KŚgL\u0006RLEWʔ\u0012\r)\u0013b7 Jo8NXj\u0013b\u0016\u001d\t#<\u000f\u00114\u0012n\n\u001fɄJZR\u0007D:H7\n\nq75<\u0012o>f\u0011vo(\f˄z5k\u001aQܘO\u0019@\n&\u00164q\u0019=e\"\u0006y\u0004x\u0010U\r&\u0016&%\u0001Z(\u0016vCKt=ht$04-}\u001ayO¨ѓ\u0001\u00193A\u0003\u001a做C\u0006)\u00161\u000e\u00107?cN'\tXB*5eS\u0004w\u0014ԙ+脍\u001bBGu*~fU\u0006ؠ\u0016\u0002RyhpXINN>}4eNȔ\u0001(\u001bx'Ԙ<@TQx\u0002l\u0006N\r\n&\u0005\u0017@-$pJ,`\u0015)y!=y^@/0\r{\u000fAt\u001f`XXM(\u0014(~5|1X_}JIB=\u0004,G\u001c\u0019 ejDꀮ\u00015k\f9$kHUE~\u0003\t6\rU\u001a\u0016K9|ҳ?fR\u0019@T\u000fфO0?\r:1\u0011R9ZƢX$~ׯ\u0015#o~͑øݠ\u001a7FhS\u0000\r\u0003Fl\u000eLZR\u0004BUå7\naK,i\u0010d'Q?ވ?\u001d%\u0012\b+*\u0007Aa~\u001e3c꯴R\u0000\u001d\u0004}IMCa̜t\"b\r⊊&_\u0013-\\\b\u001e\fxl\t,\u0004R*\u0006yHt\u000b;\u0003\bI\\\u0004\u0019~z?b\u0017d\u000b-\nqԎu(G\rw@\fO\u0002\u0017_BDpE=\u0012ա{Ο\u0001\u000f_$\u0003Ag&Tv.|rD\u0000u*\rX-a!\u0016\u0001@\u0002 d\u0012E5U\b\f:e\u000e2Ą2`\u000bsM\u0014\u0016w\f`Ov~_ҵgH';2?T?\u001b!sa3\u0006ø\u0000ɒu(\u001b\fڕ^\u0016Fh\u0006{\fe=t,S:2!\u001d4Hcl7/\u0018\u000e\u0018.%_.OO\u00142Xz!R~r;<\u0017mcH?\u0012\u00111pXW@\u0006 Y•~L5R\u0014\u001c\u0006Z\fQN[FwܒuV\u000b[%K'Up(hQ:\u000b\u001308Y?(3\"vb3h\fX4W>ؗ?\u000bdeZwPXbh\\\u0018kc,[&rY{VQۯ=0\u001d\u000e\u0007цD{ݯkan7ç6l%Xt\u0019 /,a+)Jy6$t\u0015Y:+Pe@o/y:M4eԅy\u001c02\u001adi@JX \"\u001a[_\u000fU\"ZFD4ţ\f \u00183M`rʑxJ\\X%NBf \u0013\u000e!QGs!C\u0019\u000b\u0007u\u0010\u0007\u0006\u0006%\f`j\u0014i~p7\u000b)-\\xCe\u0004\u0019nV\u0003\u0005\u0017k\t\"Q.J`ȼuĊP0n\u0000'\u0012G\u0011HTIgV!P]0c$HuWdY\u0019m6n—k\u001bdl[>BGC6\n,}#ȽCؽs\u001e3\u0003XDc\u001en`\b`@\u000byiGީ\bS&\u00186y\u0004\u0013\u0018U\u00060 \u0017\u0019\u0014\u0014Nҫ]\u0013\u001fj#\u001e\u0015MѢ\u001d\u0003f.v\u0013%İ\\@mZ|\u0010\u001cao\u0013\u0018ӣqd.eQ'AHѕhf\rRz3\f\u0012Ư~G\u0006V^B\u001a}\u0015M4պ)*k!L,\u0004Eϖ1\u0016-Hw\u0011nKAl:8\\@{_\u001foD\u000bV?\fk\t\u0000-~HWSp6N\u0018_JyJ9U\u001dp+Q\u000bX]\tbXI,\u0011&\u0016m\"\u0018\u0017dt3$т\\@\u0007_\u0004\nv԰ @\u0004)*Ub?\u0006`a4\u0012+:f\u000fm t\u001a\u0007Ȯ\u000bJ^E\u0017϶Ny\u001bf\u0007aXZX[chajq$lIhB:,qpO[~~5$\u0010L\u000e!\f`\u00007\u0002<)q\u0011\\\u0007A\u0006\b\u0007\u000e+\u000f \u001f\n\u0011\u0000Ɉ\u0010\u0012ba\u0018B\u0016\rˤs^f;,%֍TJjmh~\u0015Ĕ\u0010\u0006<$\u0002/<\u0019Tqp\u001bp`8XEc5\u001c\n\fy&|\"!A88\u0011\"ɬ\u0003\u0001ākeKLC\u0018?`{fr\u000f,4ʀ\bU>d\u001a!Lyd\u0000LZ+\u001fi@K\u0006#\fnD21kdp3sq+&:;_\u000eV\u0015\u0006\u0006\t\"/f .!jA\f3V+\u00109\u0003Tڿ#1h,:\u001fH\t!)\u0012}\u001a\u0004T;^[5̨D(\raA\u0007q\u0002@\u0006c\u001c`\u001cL!1\u000e\u0000`N! &\u0004\u0003_\u000e#LƁ6y~ .mM\u001fs\u0017iQ*\u000eJi\u00102\u0019=Hs%hd\u0013\u0012\u0016\u000bC\u0011\u0004Vp\u000e|g\u0000S_Ux\u0003\u0001x\u0012\u000bRa\r\u0018}3`:q\t\u0013J\u0015A\u00057+;'B88\tLb1iu9tu\u0001Pw\u001az᜷|#ͭ&i|hL\t!lL]zgb\u0004\u001f\u000bu߂\u001ak3:\u0006`,(}Rzt0`\u0017d\u0000QJ=\u0011k˨ˉd5\u0001I\u0003 d\u001aHP9',LP\be! \u001cU\u0000^yJ\u000eB\u0012mtB\u0006\bq꽰dGN,8,Rᶘ\u0007¡? \u0003I(ռ(X“\u0003S\bjQ+mң9H\u0014z4o^z434\u0000t?zhQH\u0001\u0012,Cp\u0003_S˥l.\u001b\u00006VA\u000e\u001a\u0003\u0003?\t\u0004!%F\u0015\u00078 \u001a,N\u0001S91fd\u0000\u001aj8\u001c\u0002k\u0018\u0004&ӝZ-:\u001a/hj/N\u0017Me,VQ l\u001e\u00129*;5\u001dC%rd\u0000\u001c\u000f<|\u001e\u0003u9pt\u0017:HU2eΑ%ƒ\u0013Պ}PBBiǬҏ%­YF\u001fH\u0002ɊlD7U\u001ay\u0018nTEų£\u0001Z\u0006n\u001b\u0002\u000e\tB r\fBQ\u0012\u000eqޫl\u000eR\u0018Hf\u0001UD/ q$m,\t] \u0013BZM\u0000AiW-g\u0013\u0005\u0010ʼn%\u0017.IND\u001aggs1=\u001f\\ LnG\u0019A[2-6)T]\"\u0007\u0001\u0001r☰\u000evHC$\u0003=\bx\u0004\u0018,}!*etrJ'\u001du\u0016D\u0015]\u0002U\u001a$5$H\u000e)\u000b\u00117[\u001bC\u0011լѡR2@HuPZ\u000fT\"o\u0002|9^,'[䓚\\J9r,L\u0014\\\u001b\u0017\u00153A\u0015p\u000b&[\u000b?\u0006\u000bjh\u0011^0\u0019sWFs{梕^̈́'%\u001a\u0007I9\b-cv\n]e,\b\u001a%F8()'`(sy\u001cE&~hF'\u0019yt\u001fi.ĕbN7d<\u001a\u001b9Ԥ̪anY/\u000f|\u00068wE\u0004FK=?*kG ~%M7тK&p\u0000~k\u0000C~ťr{#\u001euh~y2B\u0018\bD\u0001\u0016Sm~\u0007Z<:\u001c\u0000<\\thBE( !K7z3X5\f}Cj)O\t\u0019\u0000;2F\"\u001f\u0014_oMk\u0004E!;t\u0004:FΏ?S\u0019g\u0000+\f:Pņ-;O]SU8\u0003\u000ekq䒆P[\f=#R\u0015\u0002N辳\u000eE\u0019\fG:\u0006i9\u0004(\u0000pKڷ00c\u001aZƹ9A,KX,١-/%b\r&!bm\\-$\u0011\u001e\"oM1\b{q\u0016f\u0006((\u0014<\bKJ\"kԜA(\u001d\u0010*IN\bT2rU\u0005\u001aJ\u0004c\u001aEdTަ\u0005f3\u000b4\u0006jh\u0003\u0011nf-l[ǫ\f֕\u001b5\u001c\u000en\u0013N\u001cΑ\u0019\u001dB!u\u0004Ċ`xMx\t>l!_$Z+L%mnt\u0010(\u0018KUm1d \u0006yl\rX\fj\u001cr\u001ff\u001aX}N?TL\\J&{\u0003ɘQ\u0007\t]g\u000bbf,\u000b--aTe\u0003E\u00065\u000646Z9D%\u0000E\u0018\n##ij4TPW,\u001c\u001d\u001e8qw\u0000I#\u0002\u0006QR)\"4jn}\f-\u0007\u00184\u0007\u0004\b\u000e,\u001c<\u001c\u0001ӫ^g@\n\u0003\u0006C\u0007D|)bVE厨\u001a\u0019C|5jDJNP܃t0h`rR隝+y>F~7\u0001\b\u001155\u00185sTt&P\u0015\nT)IDԆ%\u0011G\u0010n\"b9\u0011\u0005c;\u00115$\u0017-\b\u00182.6j\u001clV\u0007\u0016\u001c'\u0012tOF\u0001rD\u001f\u0013)d\b'\u000ec\bFI\u0000'j\"Q*DH\u0010r\u00139qNzDuY^tvQ6Zhҧ\u0013a\u001b\u001e\t}̯s\u0019 ^\u0019\u0015:\u000e\u001auU\u0001-5=\u0013KmX\u001c\u0017#w5ɔ\nRKl\u0007;eTF[0Jw`\b[?\u0018Md\u0019\u00017\u0013ynHt\u0006#=\n!\u000eU&([T\u0016A5\u0013\u0006K;\u0001\u001d\u0016\u0006\u0015nv4 %J\u0014*8]ztfSr-M\u0002mQzюrt9t'ZZ|\u001fX&\u0000\u0013<\u001d'\u0010lVXzܶc\u001ehNe,>'ZьV.:u\u0011\u00144G\f\u0013Uap5j@mq\nz^X튐@TV\u001dښv\f_Fm+ҽ0GM5\u0014<\u0018\u0018l`\t\f8\u0017X|/\u000fM O\u0017\u0001Ǵ}\u0007z3A\u0000f5\u0012`S\u0006*\u0019:?dt\u0014\"BFD+)!5b\u0015=ٲ%vb&hM^\u0013\b|m \u0004\u0019@狠ZX\nd\u0001u^h>\\e>7ZG\u0003n-\u0000yKx#De5\bJ\u001fX\u000b&a԰β\u0001f\u001c/5\u0013\\\u0017\\\u0003A.()ܯ3w0n\n4\u0016:bx(q'A[\"r@\u0002L\rD\u0007Nc\u0004H\u0000z5\u0014;5|/nr㐫\u0002Pq3qtb)t-/\u0014qP\\TLfQH2\u001a\u00060~kX@pk\u0019X5He\f\u001a\u0016A$C\n\b\u0005\u00123xGd\u0001ӏ9UU&J$Pd\u0014zb1dE\u0013\u000f\u0019Ӣ\u000bz\u000b\u00111zT\"y\u0006(\u0001w\u000f#\u0003\u0002E9\u0004y\u0004bT\bĕ!\u0010\u000f<\u001dA\f~\u001dA\u0010X1qe\nŧ\u000e\n\u0019\u00175#*Ƭji.kS\u0000߬\u0010\t,~\bW}*`'!+|R䆈\n_\u0004p\u0010@:i\u0004\u001a\u00048\u0015ND\u0003ɏ(7%ITrVr\u0006\b6\u0010Y@\fثdBȫd\u0016fp\fD\u000e1\fivYI\u001bJ\u0003\"\u001eZ\u001a\u0014jR9\u001b\u0014I0a\u0007(\u0010yRߥ\u000e9a\u0000\ttp8LaB1l\u0014\b0 W\u0006oTBO`Z\f˘\r|tB?\u0017qiܤ7$}\u001eAc\u000e6D`\u0014N\u0000z\b\u0012Ȯ\u0017f߆\u000fm\u000f\b\u0005\u000eJA\u001d\\$\u001d\u000e8\b\t0ɠR_at!&=$\u000bJ\u0002/d>\u0019\u000fN\"Ǣdm\u001cE\fv\u0013\u0015^FXf!|՟Ո\u0011k6hj.ti{/vHO\u0002.\n\u0016\u001bujxIܐ\u0001V\u0012v\u001eSgt\bI5\u0002\u0006x\"pmjҋ\u00194$\u001d.w0LQpP\u001dd':-[n2Ð{\u0014~K\u001aDž\f}}\\(a\u000ecyo%wy;X=pSjH\r\u001c0<<4谸T\u000e; \u0004A\tY;E\u00074\nt1\u0017#\u0018\u001d\"m1]ԍ\f# \u0004r[2J\u0019'\f1\\D7wC@Oۤ¹M\u001a6L\u001aP0dxbŁb\u000e$\":\u0016ANdQFIp\"=AQiBS\u0005#n\u0004\u0018$`f\u0018a\u00015WG\u0005*\u001fAi\u000714\bg\u0006&\u0017T^KElTF\u0012yfM\"\f. \u0001Rl\f\u0007K\n\tr\nƒQ H`ẑbV\u0001#\u0013ѹ\r!jpl/hG:LBr$V+\u0001# N.\u0010<*l\u00113$\u001c'\u0005OX\u0015\u000eB!U:Jt\\8e˔5iף\u0013VfN^l`\u0006h&E\f.H47<׷SN#F\u000ep@<\u0004\u0019\u0016 \u001fېLk\u0011H(uI\u001aT\u001c f\u0010$\u0013!\u0014;0*[/\u0019_LHRZmF9>e&\u0012Ð^r\u0015ŋs=r \u001f\u0019\u000ePW\u000e2W\u0019\b\b,1Y\"]ǒZ\fpa;yjb\u0002,%\u0011(\u001b=KwK^)\u0012\u0015-\u0011U\u00144{\u0014\fƴt#!a\u0010\"Fl@\u0019*\u0003!}\u0018!i\u0015aRV[gĵ-\u0011\u0004$&\u0012HƵ\u0004Xj!(\nS@Zv\u0013\u0015SK*`ah#AEE\u0001m.GL\u000e\u0014\fsp\u0007\fpU_#&k\u0006\u0011\u000f\u001c\u001c:q,Z!һ\u00075Ȁ,>,޵PX|z,\u001epXwH;ye#J\u0006 \u0003sʽC\\\n,w\"\u0005Zp9SF\u0001\u001f\u0019f;d:TM?Mj 9\u0001{v>g\b6 ep|&\u000e\u000e9 .:@2)\u0003\u0014F\u001dM{\u0001LX{X:_,~ Yqʴz\u001fgL3\u001bz5$\u001dh(!0T|9gl;G\fN.P8q;\u001fpj@42\u00124.R]<Ѱ$Pǒ2iS)褛\u0006Mg\u0004<ߌF\u001b=\u000f\u001f@=?s@\u0016\u0001jıK\u001eS`y\\G\u001d\u0019=[!<$?\u001a\u0005_&C\u000b=j%Z.:̠wdd4\u001c$09ԚvX^\"4eO{G&Z\u001dNF\u0002:EZ73y^\u0012 y\u0013\u0016s6\u0003Q\u0007\u0006Ĵ$[\u0001ńDD+Zh2h~4\u0001\bO\u0015i,\u0018e0M` CT}.V\u0010V\u0017A-PX\u0001YwB\u0018ìU\u0006xR\r\b16(صz\\q^QOMXpiS`j,J,)Lo+GuBg\u0006A ,In\u0010Ȕ\u001bx,\u000e8!\u0014qg&aX\u0019.B>#;\u0003AԠpp/\u0019Abwbl\u001bAr6\u000b\u0007\u0001TAV0\"\u0007\u0019[B\u000e\u0012\u0004C\u0014g\u001ahٙR)B\t\u00131œp\u0013C\u0005\u0014E\u001cT;Lgf̢F`HL\u0015B.8W*\u000e?f\u001aS]bXi*\n8\u0018z\fR(q-\u0011\u0010tLGL^\u000fL\fɃ0gT\u00172Ŵ\u000b-T\b?AsR̎f\u0014bRA#k\u0011'+x, lkԶdy\u001e<%\u0017:p}!\u00187M G\u0011b,Ȃi Z[) 5\u001b 3HWKAӠ-\u0010A7[_j^5h@;ͩ(b^R˽ՆhvJųl;R:64L\u001b\u001dFn\u0006hQ>z\u0014@op\u0018@o}\u001ar/u\"\u0003\u0016S:'=ZD\u0017`qnv!.`\u0010\u0018U)'\u0014X\u0000\u0016{b\u0015\u0014\u001535,մ2DVLóZ\u001d`\r阶3)oWPiG度>ow7N.\u0019A\u00131Q\nȔ\u001bÒ8_\r\u000eu֠332ԹnL\nE\u001dH⨰&a\u001dG\u0012SweEYlhQC\\j鰲ZqB\u001e\u0000\u0013xcx\u00051\u0017%!\bŚYbַ\u000bd\u0017q\u0007 \u001a\\D\u001djp\u0012@-\fuB\t4H\f_H+q\u00063Y?Pn\u0000]6!C@j5Ԓ:*M`RF~\rRQH\u001a B'\u0000\n_Jy\u0019\u0016\u0000\u0017\u001eM +nm\u0018U,\u001eݝ;\u0000-R\rx4VAoJ6A\u0005O $>Fas\u001eũ\tr-\u0014$ V(+z/.\u0003<\"/_Mפ\u0001\u001aX\u001dp\u0001 *yY؃C\u0002\u0006|\u0010ZR,6X{\u0002髮M\u0018nIvmG)\rFk\u001e$&cWX\u0006)\u0000XsK9qj\u00148kxqX[9^Կ٬\u001eaM\r\u0016Sc݅I\u0002vD.@P]\u0006X\u0005CB3@p/@BmJp0LdE\u000e\u0003\u0015\u0016Y쯈\u0000\u001f\u0001\"}#\u001ezR\u0014\u0018]~%\u0014\u001amT\f6\u000e*\u0010L\u001e\u0012|s\u0014\"\u001616qGiX(0\u0011pD:+j\u00153c}\u0019@:gL@\u0000)\u0018\bd0\u0010C|W#غP\u001d̦\u0016msب\u001d\u0014>&տ-|rG:74+\u00158\u001c\u0003YÓ\u000epǒ@!\u0001Jӥx\u0016f\u0011\u0018*\fvsPtrd>PʉƛBRIb!\u0006[^Y҉bh\t.Xa4AɅ\u00142\u001eyi\u0003UZ*tsC綜\u0007\u001b`\u001c\"D/\u001dB$ːY Ԙm!eb\n݃I]f͟d\u0000\u0000BɌ~uA(Dbk5\u00119A^^e\u0015MH\u0018\tC&82\t\f$\u000b\u0002\u00073@\\Ax\u0010\u0003!1)\"u\u0004O6\u001bZr\u0016iA8\u001b[k\u0001Αs˃p7J2\b=@\r4\u001f1%퐫y1{æaAt`U\u001c\f@f,G3\nQ\tDB3[vCa\u001e\"\u0013I*ڨ\u0019ūG;\u001fo\u0002J\u0019\u001beD\u0006\u0019.d]pZ!\tx\u0019@\u0005^1S\b{Ȋ&b\u0001Z\u0018y#Ԩ\"\n\u0011\u0010\t4%YQ,H0*)`\u0002;h;h#jRG\u0010yXZ\u0001\u0007\u0000\u0011p/\u001c)\u00176\u000bSD\"呖Cl\u000e!\u000f^+NKD*\"u\u0019S\fnzr\t\u001b\u001a^\u000bg\u0005usRUih\\iq:\u0014JCRY\u0004PdO\\Ld`u\u0003B\u0018\"\u0019\u0000QV.\u0019\u0012\u0004R.eNO.\u001c/StYd\u001c)2Z&<\u0013RH\u0005GğAG'\nOMu֘NuL\u0019 B/I@+\te+\u0001n\u0003\u0010n\u0005\r\f2\u0014ǦkHD/dR\n冎\u0010\u0006慎f\u0014\n\u001dMB)C5\u0005UwfV1&P;!fZ\\#\u0018\u0018\nhM@X 3\\\r\u000eK3T\ru\t&EK撟IwXB\u0006>[\u0002gY\u0017d\u0000M\u0004):3\\j˚b\u0019\u0006NR5bM7\u0018К\\@B\u0016A\u0011;N:\bV<4-?4d\u0018\u0017wk\u000f\u0001&O녌>\u0018;\u0005\tlxu-\u0004}I\t^Rc\f<\u001eC)$d$\tS%\u0019xW$\u001a1f\u0000\u0013Au9u)_\u0005\u001b^Caյ\u0002QI\t6JƁH\u0014ʨ\u0002I\u0003H\u00068,b\u0011\u001fADy:\u0011 ut\u0006@pF\u001d]6M\u001c4thj\u0001m\u0002d\b\u001c\u00012x;ѹ2-N\u0006\u000b\u0019Gf|\u0011H\u0005\u0019<ۦvUӦS\u0011HO\t f\u0010sةʴj~T2z!dӛa`\u001b\u0002Q&h\u0019#4#*ԛA~g7\u0019`)\u001cdh[%~\b/\u000e\u0011q\r\u0002vt\"՗\u0004Gd媴Z\u0011~HXFH\u001d4\u00174(\u001b_Lgvlc]bΥ WV$\u000f\u0002\u001crPAPX\u001a@4f\"xqrS\u0003<\u0003\u000e\u0011\b\r\u001e\u0011#j:og\u00034Ԇd\u0015ЩDK\b\u0014[\u0000Ta\\>nuIw!2w\u0018WF6;0hA\fk4?\u0004֑R^\u00055z'hiP\"\u001bQҊDPDȜɝ\u0019r0Qȷ[f\rQ1#\u0017В\u0001FJܱ\u0016V}D\u0019Lq&\u0013G\u0006cl9X\u0007ϊW;\u001fT>x\ty;<(i)TX(\u0014əIC\u0001F.b\u0017\u000fQA;\u001anlKw߉\u0019t鞹DC1C}\u00031;)\u0011gNc\u001e:\u000b\u0005\f$(l@1\u000bŢ[IF\u0004 E\u001a`x)\u0003\bҍRN\u001ePBEAkB`U\u000bLƨԟ }W?t\u001b^?T#4\f:\u000ew9\f7\u0016f`8\u001a[\u0006tZÌ?y3#\u0002\u0003cE~CA I\u0017$$7Y&d\u0000PDi\u000b{\u0002\u0013\u001aP7\"P\u0013e~3\u0000FU?!P\u001f$O\u0010g#\fwvP[PZ\b\u0015\u0004KNP\u0017Ht4h<\u0005\u00138_q\u0001\u0014/\u0005J;\b}6xC\u0017](o6o&\u000fm}|Wy@b\u0018g\u0000zs7g_\u001auH*?\u0015\u0016|\u0004|Zh!r]#3qz8R\u0016#i\u0014l\u000bSfKlrwBD\u0011GGPwOq@pO8w=I}. r\b'\nC+\u0019@YxL.\u0013N*ĩTxX}}\u0017\u000e 6j\u0013\u0016Z\u0018]2\u0007]~>p\"g\u001d0\u0000\u001dӅ\u0010}Co~p?]-\u000fY\u0015o\u0019\u0007\u0003\n\u0003u~\u0013_Za\u0007eTJ\u0000T\u0015\u001a\u0004Tћhs\u0019p(|0{|j2@\u0000AA۵r>\u0005ƪwZ\u0006H7+ke}+m_ mI/8FKhC\u0000~\u0006X\u0005\"?\u0012'Y\b\u000fE \u0007:{WeЎ[h\u0013\b3\tq\u0012|+~^ZK\u0016`唨!$@E⑚{q\fnx&+KP\u0011~Gico}\u0002m\u0015u\u0017Ҿ.i? \\>\u0001\u0010+b\u001b 4S)\u0000\u001bq\":}0\u001cia8͕DM\u0018\u0013Ș$wSYӇXCQ\t=}s\u0000k\u001f\u0004#Z\u001fо\t?hr2h?\u0003(\u0006\u0006+\\-k\u0003e_XGM.\u0000\u0011\u0002 NkuuJYe>Rv\u0011}϶!\\ٸ\u0003OD:&_\t\u0014\u0014Ę\u0001.!jR9U¡#\u001e8F/!싙'\u001f\u0016'[ʾ@'e#_RU\u0011(r&z\u000f@ ^J\u0002(ʽ2FPƴb\u0002m8b)d*\t\r\u001bF7pc\u0006?RΫa2C\u0015Z:L#L\u0015c\u0019\fۛ\u0018\u000e\u001c\u000f\u0000O}\u0006H\u0019|Y@d[\u0004\u0001L)\u0001d\u0005jq^nI\u0004ʈxb8UQX\tYH\u0014ade,Vmh<.\u0003h\u0012\\넰\u0007\n?\u0004,IS\u00029;Wn\u0003;5\u0019HsbX\f\u0004\u001bͽDQ\u0007D\u000f<\u001a{\rL{\rVڨۊفe\u0000\u0003r\u0004\"PȮ&e|!\u0013%4g85i8\u001e|dlQY[2\t\u0002uNx\u000bN[\rKB\\nSn@\u0000 WՖ-]g_ظy\u0013f2\u0002\u000e\u000eL\"j;'@άuA\f\u0016$LI\u0019\u0002S Ah)KB\u000e\u000f2\u0018n\u0001Ne\u0000Q\u00168\u000f\u000b\u000ek\u001d&t{\u0000=\u0012`7\u0010=@Y!JA]$A{-Nz.\u0005\rlС3JaBE\u0001*h\nQHjW#4Q\u0003(-\u000b\u0014\u0016h\u0007\u0002PǑes]I~u*\u0002CFf@(}y\u001e=΀~\u0004\u001aO'\r3@g[\u0010\u0018&\u0007Ik@gi۔tdF+IioY4\u0002\u0002\u0002n\u0005i|ςJ94Q\u00017!6J%:΢\u001aAZ\u0001\u0013e^Gҝ\u0010{\u0019BX\u0014CM+UJ/\u0004)YS\t\r$LCLT\n7_\u0010?c\u001cG\tH@LW6/6\u0000\u001eRrc\u0000\u00194.^&ak}k:\u0019=kw]\f;F\u0019G.327\u001c\b\u00053\rAcC+'\u0015\n\u0003\u0004\n\u0014:Eh\u0001V\u0014dJ\u0014.JҾ!!IO(CKffҘ[̔OV\u0013A\u0006Z,z+0\u0007l\u0017ܛm'+(%+m\u0015+\u0007ب(PFs4\f#\u001cF؋\\)\u0004qR\u001cR!17Sq\u0000x`\u0018g3(\u0016ȱ7wS\u001b2q0om\u0003\u0007C\\DI\u001a[t\u0010JTY?RU\u0013݊\u00154\f\u0016S\u00018ᆜ\u0001\f\u00135Cyi@|\u001a!Q\u001b!QC0BbG\b6\n\u0001C4c\u0019[GM^>\u001f!L!A\u00193kM\u0016TMTS\u0013!ə\u00014\u001bπ,(Th)c8tJU(\u001bU,\u0017%\u0016Z#^URF\u0004C\u0013D`W,\"ϡ\u000e.t\u0019j2].\u001fRf9$@iM\u001327\tl!9?\u0011\u0019EAG\u0007\u0007O\nkOMZcJX;U\u0017*hZF\u0005\u0004w=\u0006\u000bζ\f\u0000\fY@i?\u0007噲V0\u001au9B#g8\f\u00146ş\tş\u0012şlQLmhS(&t4\fRhqIR\u000fƝD/\f \\ĈU᠀VC\u0005vy\u0000\u0002Wյl-v\f4[ˡ\u0012\u00177[燹\b-\b\u001dCeXw\u0013\u000f-\u000f\u000f\u0019a\u0018#W\u0019\u000b3RÕ3RM\\)%\\\rXT\u0005;,+ڒдIs3v+ōu,Fe \u000e@|0\u0001n \tg\u0015\u000bLRSL\u000bye`M\u000f6-sط\u000f*cC\u0014KApi74W5w 574W䭴\u0001&\u001aD\nJ=\u001fݸ\u0004\u000e\u000f_\nPZ\u0017LA+9;\u0014gD-Spޅ,ò\"\u0006\u00034c\u0007h@'p\u0013_s\u0019`e?\u001alr-;o\u0018\u001foF'X\u0015\u001c?\u000f`\u0017\u0018t\u0001\u000b\u0000CpR\u0002\u0011qEr1\u000b:\u001aӏ\u0014\u0006#\u0005\u00193%J\u001d}\u0015Jf\t\rjC\u001at4av\u0013vr\t3r´\u0006D\tL-\u0014&T\u0001\u000f\u0019#\\aI\u001a\u0019W\u001dm\"yrA;ʥ:z{6}\u0018\u001az#\u001ai$5nZ5=n\u001d\u0017n--^85Vz6Ke\u001c.\fZ%@'\u0004\u001eD\u0010?l\u0010?\\N\u000f\u0019-\u0011|Y14R\f\u0010!\u001c!*\u0003A\u0016P\u0011I-,L^\u0010\u0001\u0000b\u000fw›\tpO\"\f\u0017\u00012L6\u0012?zDЩ\u0001uO,o\u00172dt\ni)\u0003\u0006ؾ>\f\u0013edt@\u000b9p\u001dK\u001eh\u0018\u0012t/R\fkUJ4O݄DAeN\u00065\u0018u2%\u0013<;\u001f Հ$\u0012@]tQC5H\u0010=l*gpD\u0011Y\u001aAk\u0005t-R?\tR?\u0003p6]\u0010D{\u0019b\u000e[S\\'cB\"t\u0012j=Et{pmu\u000fɁ~DA?ʚzI\u001e5G\u0006p\u0007\u000b\u000e3\u0017\u0018`\u000e\u0010\fe\u0004i\u00186\u000bH\u001d)%\u0004nj~TA5?s\u0019‰G\u0012O2c~ւ1?h&̏HfR\u00061jQ\u0006\u001cY\u0017-jD2(Bex\u0007XŇ1x3g'3Jzjg\u0004\t+2:aP'(y.+?j\u0018,3Ȅ`1N5r\u000b${\u001b\u001cc\u0013Z7;\u0004-;\\=|+_\u0016\u0013=)/Z2Z\u0010v\u0016?-1\f\u001d y\u0006lnT,\u0015~\u0005\u0012p\b?%r}6\u0007˼\u0003X\u001d-J\u0000-~MT\u000fT*B\u0000\u0004u\u0016w\n\u0015x\u0007\u0003~\u000f!# \u001a?h`\u0017[gۿ?!)\n\u0017s\u0013\n\u001d\u0015ƾӳp1\u001b\"[Oy\u0000Ap\f}<\u001fg~\u001f\u000fOEXcY\u0011<}:W\u000fM}T\u0005xcVz\u001fXK@ۨ2i[\b.SW\u001eDm\u00066=\f=w>Jl?\u0003\u000e˪\u0004j\u0004zޯ]~+\u001fjޯ\u0019\u0017\u0019@\u0017`w?\u001cߕgI[EW\u0018>{,\u0016FPQY`c\u001b\u001d<܆0H`EC̶\u00190\u0017\u000e\u001d\u0017iqv\u0017C'\u00042v.\u000fǵ|D\u0007\u001f'ڸJ}w\")@\u000fr_e9qp?\u0003\u0010I\u0016P\u0002kq+lEbN\u0019/$gp\"\u000b!.k\u0011R8GɁ擖|x#\u0016R̰UwR{\u001b\u0001E*js?\u0003ć(T\"\u000e܏\r3Sq澈\u001ap\f\u001fW}\u001e\u0004xarB\f\u0015v:\fa$-ն@\u0007m/\u0003`͆ܵ*acq O1L(\t\u0004݈\n\u0012&}\u0004Z߾6xl\u0003l?G\u0017w\u000bM1fJ\u0002Cl?\u0003Fd\u001b\u001dXe8+\u001eM.\u0015Sa&\fɔ\u001dTHR(p\u0010D۪lL\u000fGؿ%xTѦ\fKV:\u0014ђ{\u0019*\r!\u0003슑\u001d\f\u0005J\u0005&@#9&\\\u0002{F*U.֠CVpq\u0013(M.\u0003$\u0003ݹ \u0007.%\u001c%+Z{\u0003IZ|\n\u0017\u0005\u0005k{HeIïy\u0012S\fxJ=ƑQИ\u0001P&M\u001a+W\\SJ(iN\u0005B./XG؈:)c|I[W\u000f^s\u00039%\u0016\u0000`(IC\u000b%\b\u001d1h\n\u000fmi\u0010aM/\u0012WI;8\r\u00067\\W~\u001a)8LlH}-ֺZcã_\u0016j9\u0011\fN;H#;l@/&\u0019sF\n\u000bS\u0000@N4B\u0019*㷚\nqvD\u000f\u0003#8Ipe\u0006\u0010]]])\u0016&3Ŕj1;P\u001e8I9\u0003\b9ً\n\r\f6,zkXM\u0007lYE{\u0007*\u0011\u001c\nq\u0002)| \u0002sZn\fP \"Q\u001b\"\u00114\u0011\"A\u000f#\u0001+|ƓH\r9d*\u000fD(-\u0002;3!f`.X4\u00068\u0004gL9YgXhz\u0018AP>\u0017\u001ciW\u0017P5\u0003d3wk\u00182W.`\u0012 aamS\u00124eʉCOC\u001b:Ȝ\u0005lW+9J\u0003C(%\u001a)\u000b43W10=\f\u001983@\u000fӂs]&熄^a@PAR\n8J;ZҘ:7 *De\t\u0011ZE\u0014h`A\u0016zي`i\"p*\u0000j%\u0000A1Xl\\dܓ3ƓP\u0011LΎ\u0002ONR@ҟêET\bA[\u001cWմԄ'Nգ\u0016\u0005H\u0014\u0002\nL\u0019\u00190Il\buXyv--˗vɁ$īdQy\u0018I/5՝\u0012\u0014\u0004.n\u0016Y\r>\u0004r:5>stream\r\n=(&~յ Cn:'͵'J} F˰G=\u000fi aoZA\u0006@KJ`w\u001e{ӎ̐t\u0018+F6x\rT$@T\u0014<{\u0019\u001e'.[\u0011J`Y`/\f-xVC4ĠCҮҸ]o\u0006b`\b=\u0012G\u001c\u0015|,\u0004]`RK\u0003ScJc7ŐC˔\u001b\u0011ld$j\u001c\f:\u0007h N쎣V͇3\u000bN$žx\u0006<\reF\"\u0001q!G\u0013\u0004np\u0012\u0012 $'A<\u001c|`\u0016t\u0001I\tʜmbρ`!d$o\\?\u000eO\u0007\rZX\nW=\u0019tbtfO\b7!&T M\u0018\u000b!\\5B@k|vx\u001drL\"\fA3B\u0018#\u0007چ|\f`\u0001rP*` I@\u0003RfK\u000fIkH\u0013p!\u000bU%BӪC[N%F\u0007B\u0000\u00164\u001dti\u000b<\u0003XF\u0011>\u0019\b\u0003\u0007hHRh*e0\u0001[;VƵrRH4R-&Qа(Ӫm\n \u0017.=U\u0000\r4b\u00131\ti4\u0002d\u0010d#rA\r|:\u0019(h\u0010!K\u0013r)Z\u0013˥H9\u0004߅b\u0019\u001dO7D\u000b\rP\u0005q\n&\nNNFx\u001cl\u0015\u0019\u0015j4\u001c\u001cd/\u0013x 5A[6gq\r4vt\u0002\u0004f.d%%\n\nz\u0017+Y4~H\u00050%\u001aD\u0002Z1\u0004jT2n-v\u0007K+%\rhV\u00048ȩ\u0012k\u001bgҨ\u0011N/į{\u0002\u001b㍿Tcn(\u001b/2B;\n\u0011=?ޑ\bo'/\rr3Atd\u001chLw\u0018b\u0004h\u001dKG\u0003\u0015i]9-h6\u000b\b\u0011\u001f\u0000ßr\u0002_R;\u0006\u001b'?\u0003x\u0005B\u000e?A\"ᇔ/\u001a<\r\b6(\u0001 \u0000{\"^r\u0007~4}JM\tr\u0005\\gea̋sƞ\\\u0002c\b\u0002=\\\u0000mP8W$$$6\u0018uzx_Sx?\u0003q^񾾕/\u000bH\u00173#БC\u0019-V=Yx _{\u0007\u0011B{#0\u0004¯g\u0019\u0016#\u0010;\u0015\u0000\\\u0003*Ұa;q~)\u0002Q\u0010\u001dPk\u0017\u0006L\u0005&L-\u000f\f~>Au\u001fF8g\u0000kTbQ}\u001f\u0018RKæ;7h5p\"X\u001fٶ-J\u001a\u001eDl7\u000f\f\u0012F\u001aJSΰrfHRG=Y\n`\u001bTC\u0000f~o_Z݇\u0015v?u`!>\u001d\nte\u0004\u0019\u0000\u0014s+M\bMG\u0016H\u001a5گu]׃c\u0012SQ\u0007'1\u0007'\u0016j#p\"݃\\Vdg\f\u0005@`'X5Y&!p\u0011\u0019]\u001fYY@\u0001*\u0001+\u0003WB\b.\u0003\\\u0004d]!v1\u0001qdd'iߓ\t]&.^\u0006v\u0010\u0006tc\u0004\u001evJ\u0013ρySuMk\u001d\u0002ol@ξk\u0000K`\u0001NH\u001b\u0004\u0018\\\t\b(\u0017\\\\zb\u0019\u0002\u0010U\u0001Uجv:G8G60M0MT\u0016@[g^1.ݿ\rz\u001fk01T@M^76b3@.d^BG,9\"*I2\u0015\u001d#riB-E\"M\u0011MY.Вg#4yjyj\tbՈHHS^Fl\u0019䠍\u000b82kNz\u0017A\u0011P\u0003H.Q\u0001+;B˗i/\u001aCi@*3!lLmL\u0010ۦS<\u0000=dj\u001edj\u0005\u0002PηаT0L\"ɸm\u0014a#h[\u0006;\u0017õ4uh+;13]G\u0002ۄ@D\u0004\f#Fr\u0000l\u0011\u00154\to(YTLq\u001f\u0018\u0004K\u0018\"m2x\u0001l\u0016T?l\u0007\u0005;n \u001f6\u001fQlj\u00049@\\p8'u\u0019ruḶAlR\u0011H\u0019%@:䂙|YLAſ(Ky\fw8%q\u0006g\nY{j\u000f[\u0011@W?8\u0003h#*ڊB,Bw)PN!*pcs\u0013_s\n\u0003\t;vU3]id\u001e_(\rL>VEꂙ\f\u0012\u0011G\u0005.\u001a,5\u0011f\u0014)!&\n9&74~\n'T׵L->`|4\u0003MU¡ˆBM\u0000BFH\u0003΃%+\f\u001dD0\f\u000199?Lo\u0005BPgB\u0013&r\u001dj!f\u0014I#` G\u0004gG\u0005J\u000b4ʷ\u0019n4\u0015uH4ez鱚(\u001b\t\n\u0006 mZ\u001a:n\u0007*IC[5U\fZH,+!`B\u0006K)zd\u0014U\u001e\u0016U\u001eVz\n;}\u000ef!F\u0012M\u000fK\u0018U\u000746?$1\f\u0018'#C6.\u000f٬)kTE3ϧM\u0002_\f>FYF\u000es̠\u0012ؔ4D\\5+ź_\u0015t@k?\n`\\\u000ey\"=7Kc\n\u0012h\u0002\u001aA\u00044F0\u0001bt3\u00181\u0006\u00171~\"\u0010И\u0001t-\u0004u\u000ed\u001aRuۤ\u001cyfvbVuORU6\u0000\u001eSo\u000b\u0013\u0011̍3\u0015k:\u001a䧧!X4¡Z-PYj&^j\u0001WjHjJuaUR3@Q\u0012+!B\n+Klx]{&$H\u0000\u0001BC?\u0004 MX>.\u0018l׎-\u001c)TK\u00198\u0011 FA$>:q\n,dE\u0006H#\u0002\u0003\"c',#)F)J\u001b@HfA\u0002u\u001c\u0012\u0007|+L'X\u0006?\u0019\u0012[\"W,xI\u0014 *\u0019\u0019W\u0004Ne\u000b6\u0012\u00017onjbgL\"%с\u000f \u0007~\nGm>f\u000e\u00024d\u000b\t.\f8C\u001eGW25xT\u0013\u0011\u001f\u000fh\f8*+[򔤻\u001cL\u000f\rc`\u0013\fɤс.s\"Lz9\u001a\u0001T5\u0002\\\u000bD^H)\bȑJҊ\u001c+\f\u001eRJ\"C(x\u0006.:㌕\u0001kCT\u0004\u0001\fhq3.ao`3k2\u0000fؤ\u001cV~-:\u0005\u0011]\u000e\u000e(DtsT]T^\\p\\h\n 8\u0014@\u0015\u0016b.BdUϘ\u0012_\u0019Xz51k&co\u000eOmr91cv\u0012oe\u0018j\t3\u0006d@Fk~$3`Si%\n(@\u001dN\u001d젶\ngVeޗ\u0019\u001d\u000bJ\u001aN%n\u001c\u0018\"1_\u0011LE\u00075\\FϘ\u001f\u0001@\u001a$B\u0001y\t(\u0016$(\u0003vO2\"]4,I4\u000f?1M\u000b2.^J1ϭUm\u0006$!\f%m\u0000e\"?\u001bW\u0005~\u001bh]AZ\u001d\u0007`)~ʸ\u0004\fy֓%$*-={\u000e%H?Qdҏ0\u000fŘO@\u001bH:\f\n4\u001fYQP\u001a\u0019\t(.T4X\"aRc\u0006P\f,LJh\u00057+Y\u001f>?f_\u0013\u0017uS/\u000bj8\t\u001f*o\u001d-\u000ebmʟ\u00016\u0013/\u0001\t\u001d\u001ce\u0018eQp}t186ŋ.|RI;s4,?qObĈ\u000b\u0019@\u0018\u001fR\f\u0017>qHPʿP/*\u0007\u000ek\u0001+zR?_$Ɵ\u0013+>\u0011\u0019\u0019nej9I29uY%%\u0007QҞJ,\u000e\u001e\u001f\u000eOȎ|2LF\u0019_5/q/\u0019JW?\u0003w\u001b\u00157J\f\u001c;V\u0015YC\u0007TA8\u0007\u0015!\u0012\u0010?4B@ޱ{U\u0001M.]\u001cPg\u000f'IYSSR\u0019`\u0015;4yW`SD)\u000f)Ll؟ET5\u0006P)%#\f!\u0007\u0005\u001b~\u001d?c3\u0000Z5e|\r\u0010\u000b\u001bp8Fk\u000eXi\u0007\u0013z+\u001d'\\wl\u0002ϫ_\u0012L\u0010K\u000fs\u0003\u0002\f\u000e~@\u0001?ƚĘSN_AIx,xm\u001d\f~B\u0004\"ZWs\u0011\u0017XGjG9vh\u0005Brwz\u001e\b`\u0006(x\"*FŖHUx\u0003-,|}cQ\f/_\\\u001d*\u001c?\n\u001c\u0018\u000fy\r\u0000\u000bF߇e~kB x>vj4m^\\[cZ\u0004%{\u0003\bi\u0015a$\u000f#c6\u001a u`P\u001bju0pN\f\"$f38\u0006 -0nx?Qax&\u001a\u0012A\u000f+\u000eS\u0007=}\u001aNx\u001f\u0012g7lY.V‱Sг\f@l-ȡoӭ\u0016s\u0018\tjS\u001aR#\f]\u001c(}\nAO'{n+Jy8f1Z\bzDt_I#7\u0011.cK\u000fO3\u0000t\u001b=_}:\u001e\u0019-py3:_%H5K\u0014E^E\tꞞ\bMC\u000bh\u001bSݙ/}E4\u0001ٯ\u0010\u0005;D13=*T`Aç?`ץ'pmև%[\u001c\u0000seX\u0002P\u001b_Sb]\u001a}1\u0013Lj`\u001dh폑rvd\fp\u000e=,Tkw,˦Ѝ]}l\n@PڒFx4}D\u0018\u0007 dYPЋ\u0019\u0013lr?\u0013k\u0001F'ĚMv#\u000f2|]a\"Sf3_3¤Nȶ\u000f\u0002R\u0002\u0004}2\u0010Cp\u0002%Mo\b-\nʭ\u0000N\u0012۠Ň7u0pNЍ)\u0004\u0000Wzx~ \u0010\t \u001a\u0013\u0007o]`P\\^Il\n :sqf\"svq\fm\bZׁ\u0019\u001aI\u0019\u0004\u0011!i\u00052J\b\u0013\u001b\u0002\u0013ۊq6\t9\f9IIEnp\u0010\u00148~}\n!\"Y\u0002{cC\u000e}9\bABE\u0004\u001bbw*DV>)\u0012'FF c\u0016\f\u0018<\fa~%\u0001e\u0014J\u0019%9EA\u0018]i\u0004\u0001z&d7]U\u0011\u001ahiG=p\"뀐\u0014A%\u001a\u000fj޻P8A\u0007'ʱpKHsKb\u0006h=C\u0005h?O~\u0000ޥ\"A}TzT\u0015c\u001aj\u0006\\\u001c&Ցu/FMF-`;@\u0014:mk^5-X\f_pIH{\n\u001bh tI,\u001c،ŢZg?֙\u0001:D\t&\u0015-A/\u000b*V(6#TT\u0005[|CR\u000fs)\u001fzR|u\u001cN؋قH1jٴ`.Xйc8\u0003-B\u000bDp$z b{p:3SdOiDy@=詚QT]\tTP\u001e*/\f:\r5\u0005Jk>H(\u0017\u000fl\u00068#n7Ĺ,1TgQ\u001eky3\u0019H\u0000jM$\u0017L*\u0012\u0000\u0019\u0019j\u0011U\u001e-{\u000fl_)\u000f&+\u000f\r\">H[w\u000baN;$\u00196T\u0006o~{\u0012\u0001\fV\u0013X,[\fx+aq\u0006\u0010\u00194#P\u0005}0䈈\u0006G\n\r\u0012\"3bGD\u0011\u001aէS\u0014(5\u001dm\u0010x\f8{[$\u001ebޏ\u0000gRy/\n2/\u0012R\u000f-\nn\u0012Ğ\u001a\u0015)6\u0019S\u0004\u001bC\u0006\u0017rpWboihp\u0019\u0019l$\u0015^|zG\bwR\b~\rqQر\u0016:\u0015rYd\u0000`J͋\u001d3C:\u0011\bI\u0001r\u0010f\u0000\u00159\u0016F(0\u001a`\u000b0H\rFZz%n+%jN̑OF(| 1l gfP3(Tf'˯\f&he$,d*u(&\u0019}Я\u0012\tJ\u0014%b'q\u0013TJ)\u0017$aH|k\u000eQٱ\fhAǒ\u0001\u001a(TrW\u0018g\u0006\u0018\u0018״ڤ-옋\u0017\t/\u001a9|(U`0>Neq.ٗ\ta0\u0005{\u0011U)５^SR\u0011ECjs34fi&\u001e\f'\u0000y,hT\u00038\u0012(\u0003\u0013%j`j~Px{\u0014tbUd\u0007U\nl_u0\\\u0019\u0002E91;\u0016\u001d\f\u0019=\u0019 !;\u001fzj@⼄VQ'ۗԿW^Z,HCѥ6\u0019Ϭ|}\u0004$&<-^\u001cC_ζwPb\u000f.>'a7h5\u0003[N\u001eJU+\u0013i\u0002V6\u001c\\1=P[~,Ǖ\\xZu\\?\u0003\u001d{UkoˇbIDg\u00126\u0014G\u001eC?0i\u0001XI\u0011W*0du\u0013\r~\"M/_R7\u0004?,o M}~/x1sR*\u001d\u000e?\u0003$B\u001f\u0003jɋ_\u0007d\u0015E78ͤKi_~5X8(&>\u0006T+a\u0006P'\u001385U\ff\u000e2¼̯ڟ[\u0012Qo8\u0007VŋSL(._5/^33t\u0018A~\u000b9T 㧨UQJf1-3GBoY\\@PLP+4Q/0b\u00045_W}>gJ@\u001f\u001d/Q\u001e\u0016%ђ?Z;KM\u001dߏV79ad>1I\u001d#Ꮏ!ƿ(K_/И0,\u0003'q=IE.7\u0019|>1L9{\u0007,\u001esA\u0010?I[F/C0>\u0017񋲋#EQE\\\u0011\u0006\u0000U?c\u0017!8bS\u0006!%(\u0006+ ( ~\n?Bl\u0001wPYbsjl\u001c{\"\u0003#\u0004\"\r\tv\u00004C-\u0016?\u000e<\u000b\u0007a\u00154,J\u0010k\u0014Soh\u000f7\u0010~muï\"\u000f1k6\u0013\u0018ܢ_Ÿ\u0001\f3\u000fB⿎E\u0010-LVW\u0015C\r>\fZǾLi\\W\f\u0012\t\u0003#\u0001x\u0004?_ëW*\u0005\u0014#?\u0011Pw2\u0014\u0015\t?az/\u000fusahJHc\u0006\u0010iW\u0015\u000be\u0000\t\n4l\u00014%,\u0005Tg}ߦ\u001fMU~u\u001f(\f`ZQ.\u0018E4\u0004\"jD>p\u0002X.\b0ppI[n&G0Z})\u0011\u0011Dz1ә3)X\u0005#AYO^~\f\u0010LaV&%vZ%\tЁ\u0003a\u0002\u001b]\fu/yگ\u00001NTI\u0018\thh+cE2\u0007j\u0003j\u0019/&+\u001ax\u0007\u0007\u0016'\u0013P\u0014pƐh\\\u0006P\u0013m<\nN;2\u0017[gXiREǁ\u0013\"\tX0\r-B\\\u00044p*CҼ\b\u0004'n\u0005_\u000f{\u001e\u0003\u0017\u001e;\u0010_W/\u000e1\np:-<ӛ\u0010<.c\u001e1f_=\f>|\u000f\r,\u0000sd\u0002* \u001bf\u0002\u0000\tkF!ʌ1\u00100AƧS`;\u000b$I\u0019\u001cB\b<\t\u001a\u0006s+\u000en\u001bN@ǪAؗ<0p`pe¾\frM؇poa\u0012*\f|0/\u0001y\u0004\f\u0018=7m\u00187HiiUo**T.2NsibG\r)'f\u0000Fi\u001f\u0011\b{1*\u000bB \u001f\u000eQW\"\u001c̼\u0000A\u0007%\u00017\t\f\u0012B\u0012\u0018\u001cK^\u0002\u00079\r\u001d\u001ec\n\u0011A\u0015E\u0004$\u0017\u0010\u0019`e\u0002D\u0005%L\u0000}\\\u0006\u0014T!ojHViA@sQZk\u0010#\u0007y \u0019`a-&h\fF&\u000e{'d\u0007u%\u000b\u001cE\u001a\u001c}DDhBT7.3\u0006S>3+6\u0013\u0019\"cΙOvs`>\u000eZj\u0011@3@O\bГBzf\u001bᦖ\u0011]\u0012ykDև\u001e:N/-ܭ{\u0010e\u0005\tM'P%Q }\tEP\f6ă(ٙ\u0001Hh%N1\u0015\u00171Y9'48Mmh9/82\u0006\u0014\u0001J`&!Yhynڙ:$\r\\)Uʳ\u0018\u000eٜT\u0010eCW\u000eBZ-d#7%fF\\\u001aD\u001cܻ6mo!(\u0010\b\u001e\u0014$\u0011t1{\u0003]ZE}MܒJ\u0005!\f?H9X(b&&h*\u00012AgY(jai\u0006x\nH`z\u000fT*~8*f\buS@H6P\u0010jUCi5m3=\u0006EJ\t۸Ny)\"È\u00058ʛ\b\u0014\u0016\u0012?TĜ\u0001:M\u0006UH8\u000fۨ\u0010)\u0019C5!C\r\u000bC]Jl\u000e5\nI[Ax5${D\u0010,Xöu\rx{N\u001bff\r\u0015ѸJ{{\u001c\u000b\u0006\u0015<\u0019\u00104-\"%\u0002Dq.SL2\u0003Y\f \u001a+#GP\u000e0t\u0002H:D2mDa/mD\u0006PɄ\u0006RAZ\"\u0013*\\\u0012\u000f&+\u0015q\u0017ji/DJ2b\\T`\u0019\u001aP2[.r 4:\u001aP=\u0000Q\u0014$'c\u0015t^ksD{i\u00142hl\fG\f&͡d뼫}\u0015ΰ\"[*V09bϓ5®|!E\u0000F\u0016\u0018Tq\u0002\u0013@U$\u0007\u00032ڃ\u0005V0^ MP_\u0010ٷ\\K*5\rv\u000b[\u0006\u001c}\u000e\u0015$V*@kA\f1\u0001\rb\u0016G\u001fR(}ԡVS55\u000e\"\u001b/\u001e7`\u0005\u0006(1GjM\u0019\u001c?\u001aB\b\u0016.\u0004\u0006\u0016v`}S6i2t.mr1'T!,\b\u001d\u0005V@\u0018}\rё4\u000e\u0006ul{&$7\u0017FLc xަy2%\u0001DS='\u0007>Z4O\u0005V\u0003\u000eAbKȫb 6ez\u0001d\n/\r\u0018\u000b2_FT1\u0001\u0004S\rߕ,va/\bX+\u0016Vm\u0011\u0018\u0004\u0006>e\u001b\u0012\u0019WmUkߺ\u0015Bp\"d\u001c\u0001\u0017<ᴁꦸxs@\u001c?LOq\u000f_n\u0011WQB\u0018C\u0011rN3N哹yJ\u0007\u0000..\u001cpAwtM0\u0007\u0003\\2 \u0018L\"ȱ\bno&s\u0000|\u000b\tUZwL\u0003\u0011wdM)c6e8 \u0006>}o:U\u0007T7UKUa'\nDi#0U9\"\u000e\b(\u0014Us\u0001;\u0015v^\u0012\tܨRm/=?=Zb/\u0018N`cd/OK\u0014)_\u000eP\u0011\u0003\u0012}U؀6<[\u0001b\u00059\b)\u0002OBg4\u0015R#\u0015\u0013?x: m>>(:؁V#rڄWrX\u000e880\b$1)*[\u0002c\u0012\f\u0018 +\u0017~4b}zDI\u0007UzX躾\u0001\u001a9\u001f\u0003$$\u0001^\u0003 n?K\"ټ\u0007\u0003\u0013I1bK\u001d`%aWA\tbf*V?\f\u0019)\u0004\u0019hk\u0007\u0014x\u0019\u001a8\u001a1 ieĬ~\u0004\u000e!guȄ\fP3ݜoTbpY,0\tL!WſV\u0007\u0003\\`@\u0004\u001dZ0M\u0019ڊej:|/BA\u0001)3M~\u0017e\u001fXO\u001atlI44 [%8b\u0007AF( \u000bê/n0UBQ%jPF7k'jV\u001dBDU\u0002\u001d.4q[+\u0007'H$\u0004\u000f\u0015\u0015ꌋgQzS\"\u0015\tT}ꎒd\f\u001a)ܣ{, $\u0000\u001ba%4\u0014\u001ej\u001d\u0010Gm\fd\u001cķ8\u0000S#XH*\nJq\rK\u0007-H Nvy!\u0012pL\u0019T&$sV}\u0001\f\u0012]w_,H\u001d\u001f\u001caT>r \u0016\u001c%\u0006G\u001d\u0001>%|rTH\u0006-$-a~\b)\bШAܪuX\u0005\u001f\u001f\u000b!'{>KD\u0012\u000e`F\u001b%9E;(Y\u001d\u0000j\u0007j9w\u000f\rdHg+\u001a}e(Bd\u001a\u00074AI\u001fj\u0004\u00119\u0000\u0015`SS\r\u0010U\u001a\nR+vn\r\u0019]pk\u001dɊ\u0016>PD\u0004c\u001e\u000b\u0001>\u000f \u00189>*Dvǧ*SYb\\5&\f\u0004EJ<\rLb\u001a^\u001as\u0002\u0002C\u0006`p^\u0018-\u001cL4\u0016\u0000U\u0010S:\u0004*,~IGd~\u001d4yS\t~{:'\u0007`>c節L=\u0016x\u001eED{IM\u0001J\t+\u0018}Pd9\u000f\u0015^\u0004@85\u000b\u0003 '\u001du\u0000-bVn\u001dp\u00104֭qP\u0001\fvG\nl˦#mCf}\u001b6P\u000fv|\t\u0002^1&8\u0003?!jo2-\tG'G`t\u00121\t7d5\"\r0`nİόᰨ\\\u0017uI\u0002B\u000ezqG`\r\r so=M\u0002\u0003\u0006\u001eӒFsS\u000e\u001c{MԐ*4#\u0004&\u001c*%+F)o\u0000$\u000fj\n=YZd!\u0001\u0003\u001e0>b*\u00058\u000e\u00134Xρ.%j\u001b~Gr>\u0016\u0002Xb\t]䊉bcXJ\u0006q4\u0006Ii@\u0013Y3zbSS霪ڱ!\u000eb|%%\b6\u0010dc:\u0015\u00030)Q\"Mû_Yab)?pr\"\u0003Aa\n4\u0000I=}T%\u0007G\u000eάa\u001c\u0018ʇ\tP˩flNDLf^\u0011;\u0010ߒ҇k\u0006\u0014N t:W$\u00135D8_nKqiDžMƱuv!\u001d\u0019\"#\b\f9<; k\u0000sBt\u0000tw\u0018B<\u001dk1'b|\u0001Gb\nכ\u0003\u0002̩\u000568\u0010!h Cȃ\u0007DĂp\u001bjro3!\u0000\u0019J\u00068\u0012\u0017/\u0013 6SH^DMAۢ(c\u0002v8qE-w\u0001\u001dbg\b\u0000\u0003\u0013+\f\u0001\u0002 Җ\u001c\u0014AB\u0019$F\u0012 \nV\u0004o\u0004{\u0014\"',D.`LdOsyO-BG\u0013J/Dk\u0005|\u0004BA}b\fC\u0000zvI\u0016D%#?\b\u0014\u001bN\u0000#\u0007.\u0004\u0000C\u001fXHUO\u0000x\b>\tz\b\u000fK2\u001e`\u001a\u0010\u0014\b\b\b\u0007@y*\tk>i\u0015\u00061\u001b-\f\u0001\u0016\u0001\u0018@+V3k[O>\t\n2\u0017\bK\u001fh,HLQ8a\u001f'\"\u000e\u0010JJJ)ϼbL]\\X$B\u000fO)\u0015\u0015\\\u0012Si\u001cL׈F/K \u0002\u001eď7\u001c,#:,\u0001]18/\b!*8(\u0000eFe\u00026q!|{,XsIy\u001cZ/ 5sL\u0004 5pT5\u00198\u001a3ŕ\u0002\u0013\u0013d\"\u0004\u0015}\u0001{s\u0001Wc+@\u0000m).C\u0002 \rom*?WM\u0016\u001e\n]\u000f\u0003P%9#\u000f&\u0003\u0004\u0017<}0\u0007\u0011X+0K\u0004\u000f\u0001Kx0zm\u00077r<Ӌ4\u0016y|0>]2$]&\u001b\u000f\tV}Le\u001cƝJŬG\u0010\u001dQ3\u001e\u000b\t\u0018hnW\\\u001e~)\u001f_\u0004Bd(-.($ϫN\u0010+]_a/\t^߯\u0000(=։\u0013\u000bi\u0007<\u001c4>s铗5˂;+zP#3\u001a\u0003*.O%\\Qީ\u001e=P\u0004E\u0011ʹ\u0010 \u0005\u0019d1B+,\u0012^8\u0000?x0..N\u001b㱯٫gBL\u0014%\\ߜ@M\u0004'Y\u000b$h\u0017I^ZZn\u000bju\u0002\u0011>WL\u0004S\"=,s\rQ\u001aE.v\u0001Oq\u00017y\\\n\u0014'\u00100Т(\u0016X\u00059=y$\u0007x4ykS,(\u0002!WY\u0006F}_\u0011|\u0014пO\u0019A\u0007X@1gGSiH\r\u0010YQQ\u001cU08\t1!c\u0013=\u001d\bR\u0015\u0010\u0001':';ѡu\u0005xGg1\u001c*\rr\u0015lVHf~\",PD\u00162y{\u001f\u0013\u0006܅<5_RE\u0013B(\u0007˧#\u00040z]v@\fHm\u0005e!&G盨OɕF.RU*X~䢿/\t7==fDNjzR_=/\u001d=\u0017a\b\u000fhnĶ\u000esTscmfE\\ِ.c~\u001e.G}Ҹ\nU\n!\u0015>b\b~as{,ge&P|GJ?\u000e$K\u0001'\u000e\u0014\n\u0016nPl:\r\"l#k'\u001e\"\u001b\u0013H#\u0017\u001e(\u0003\u0002SWD*S~\b|?Ez<1yLʅ\u0012\u001f'3\u0001P\r\u0002\f7\b\u0017~F1\u001a(e!A%CnEC\u0012=i\t'd>˵H\u001aWGN}^|?+b\ncf%\u0018?G+61\u001a*WH\u001ah#$FA8<ժ;䉁֙N!!C\u0016\u0002$\u0001L2Nv\u0015\u0000\u0001xJ\ri]\u0003teGP\b\u0003âjc=\tS\bu#\n!]\u001fU7\u0017\u0007@*Dž^\r\u0012uلL\u0016ul\fu^c\bNيhQb\u001dʹ\u0014ޮRw\t\u0010\fjoن\u0010OcO\u0014\bu9@\u001e;$\u0014~qUcGE/Ǔ.t(\u000ba8ְh+PqG$/\u0000&9yi#\rU5|\b\u0002e*T$SL q\u0016bzKź\u001fÏ7ㆿ\u0017Qme>\u001f0C\fp8raY\u0007E\\\u0019\f1}κҮ`\u0010A,\u000eE\fPA+JV W\n+\u0000`?G\u0012_,e\rI4\u001e[5P̀H*/C\u0003KƅȜMW> :\u000e\u00191W~\u0018h1Bԇ2ea\u0002@TOh<ˊ7\u000b\u0000F݆&\u000fT&\u001e]|\u001c\u000b?k[yG#\u0013M\u000by#g1X)\u00146'19JJi\n\u0014\u001c=E\u00115\u0018\u001fq\"\u001a&[$c(\u0005#\u0015T\t\u0011\tT8Zh\t9\t\u001fh\u001e\n\u0001Nv\u0003\u001e\u0013e#!/}v&ٚ:\u0011XIAa=}\b4\u0011\u0019B%\u0002'Ae\tLR\u0005Ȕ\u0006WJc2IJi*\u001fQޤ~Z\u00107-1\u00004:5ҺUD\u0015Z꒪o\u00168\bZ-\u000f\rHrbqH\u0003\u001fh\u0015J߸p\t&\n\u0007\u0003mH/\u0018XpO\u0017JXi}Lj=\fBו,V}6-Ϯ{7k \u001eAdYO~*J7X>J𴅸[Ţc_\u0011ɃG\u0007\u0002[\u001e\fH\u0018}:/sT[\u0019JZʹZ;Y\u0013ߨcypW[ X<\u0004Ood\u0010/\u0011\u0016L͵LTp\u0000&R\f\u001e\u001awt{L\u00167oC\u001adʷ\u001eiuYC\u0010}a\u0000HYR\n\u0003\u0005񭒴+O\u000eQQ`_4\u000e\u0010Hddh\u00118AUZ \u0011\u0015f%iv\u001d\u0004qo9_'`W\u0013Q\u0006RVqa,N)sPxLpr\rDGB` WǪ\u0003 1SźC\\[o\u0000\u001eDžCrL\u0001_SR{,\u0015b\u0003I^i/T|i)\u0002I\u0001\u0011\u0013.\u00074?\u000f\u0019\u0001\u0004R\b\u0011\u0007Swxj\u001fAn+\u0004\u00070x\u000bW\u001c\u0001磨g\u0010@\u000fj\f*4'K\u001bwLZ\bߨ '|v\tc!4\u0000\u0001\"Bh\u0001T#<)v[\"땖\u0012|\u0019\u0016;!\u001eMH\u001aViH6\u001d]dS\u0019ۥ0փ\np\u0012xHPpzB\u000e@IbO%O\u0010{R\u0000\u000b\u0012R߯L{\f!'Χ!Ţ\u0000>OBBgf\u0003s*\u001cd{4S:/)\t%&pN|Ӱ- \"Ʈ9\b\u0004Փ\u0002\b\u0017\u0015\\/N\u0012=\u0006B>YtTQQl\u0000,$m*Ɲ{HyJ(ʊҐwV\u001b4o\u001f\u0005gIQ8\nѓ\u0012\u0005\u0015B7A#_\u00180\u0005~\u0001/sMxhNvQ\u0000Nmw\n֪$Th\u0014+<$D\u0007!\u0017\u0004N\u0002\u0019V|$\fDžAsWb F\"\u0005JIe\u001fmJ+\u001d\u00043\u0006\u0016\u0007TEQIfHZ|S+QpFuW3U#JXF&\n\u0004>\u0002&$\f9\u000e\n7UqȢs\u0018L\u0005\u0000ԝ\n|\u0015B߯\u001e_\u0015\u0015\u0004~E\u0003~2JfȍGn附G\tIXOI\u001fY\u000fUByBa瀋0\u0017\u0015\u000fѝ\t\u001f\u0001s2\u001fx\u001ePtL\u0002<6j\u0004\u0006;\rඥ\u001d\u000f\u0019F\u0005?qʍSXKK*,؇!#\"i\u001aKLK\u0010\u0003±\u001c\\ȋrT\u0014\u0011-H#\u000e\"\u001e \b\"\t\u0005#&\u0014کLH2Iad4\u00197s)H+AF@h*o; \f\u0011Djd\u0010\"!1\rK\u0010I:˜\u00188Z\u0017$%E\u0018&\u0006-!s)\u0019\"\rD#p\u0001Zb\u0000uo=\u0005_>$(\u0006\u001fk@&LX{&.Q<Ƣ\u0012jJ\n@*(=\u0001P1;$>6\u0010^IA\u0003'DqK%60t;\nXqb,D\u0014\u0014?&\\\u001f\u0019yLx\u0015$vP#a\u001bZX@%\u000b!\u0011A1\u0003x9c\u0011pXn(J\u0001@Jʋ5j!'\u0010$\u00061Ȗ+\u0003\u0015A-r\u0015+q]-ַH\u001e3Y;P8$xr\rfr\u00102sɔY\u0001)\u0013)y4\u001aqq:nW5U5XI,'YG^&\bDz+@Sc+Uq:ia[fwIϬ)diOh\u0001\u0018[bʎVچJuU Jʞ \u0016ċ\u0012{T?zk\u000b\u001bN+>+H\u0002ƀ\b'ßI\u001a{\fȖ̆c3}R4j})Pj};h[]Z\f*\u001e#]\u001a\b\u001c,\"#~~\u001f\u001dB!\u000b\bסˊl\u001e \u0003r٤;Y֨<ՖDY\u0006C\u001d\u0010\u0003Kz\u001b_4۫VHT\u0019\u000eCUw'4@|Lra\"`\u001ekjbGet`l Dq\u0003ciG\u001d\u0016D\u001ad}eU\u00118\u001cs)dĺ\u0012?ڬKa@̭\"\u0011\u001c=?\b(\f\u0018~ \rcӀN2ӕp*ܭٸ&E\u0006Q\"\u0011Ö1P\u0018zx\u0006']2W\u0006er+\u0004ZW\u000bvO\b\u0010\fc_*\u00129c͠ʡv\u001aj'1o:(#\u000bC'1;rU#A8o'\u000e'!Z\r\"P(ME\u0003MOMKǛz>U1\u0013x{\\GAe,:\u0012\u001c軸xrrŁ~<&V.N\u00070)\u000b4j|V0\t\u0007\n\u0019\u0018~\tfoUgU=\u001b*'$zN*D\u001aj\u001fwWM6$\u0005Z\u0010bn{_=A\u0006>*D6,lt@\u0002*q\u0007b\u0012&/<&9d\u000e\u0019xF,?\u0016\"Bl\b\b\u0002ݗdp\u001e\u0013&\u0016 HK6&]FH\u0010yR\u001e!p\u0018\u0010XVJA(BZ\b\nv3/\t{\u001ex0mt#F\u0019\u0006)/wCY>t z{c)\"7Zy\u0003UO\b\u000bc\u0006Ru\u0001B&\u0002G\u000b(;Cqg;B$X͂\u0014\u0003EiQ^8\u0007.)ڕC0Q\u0006+\u0013\u0000:kԉ\u000e Tˬ|+\u001bTc\u001d촸#.(\u0001܏ja\u0002*\u000f$S\f]>M\u0000|K`\u0002\u0004\nߔ8iNqy\u0004PDF\\L_Pcr}\u0018B\rͪ/\u0011ﱻ\u0006i7\u001f\u001e\u001bpidT|(ů,W\u0013QyRȯdm\b\u000fDV\u001ep\u0017\t\u001a\u00145X\u0017o.(j\t\u000bN.\u00185\u0005Ŋ\u001cVsa\u001a\u0016\u000e\u0003'߸̬Kծ*S\u001f\b6l\u0012)z1J\u001be\u0006ZwԹ\u001e\u0014)<Оp\b\u00003\u0002\u0005\u0010\u0014.(TzK\u0010\bK\u001e)\t\u00162\u001eCmӀHF!)W}2\t\f\t?sW\"\u0003rֈ@\u0007v\"Io\u001d\u000eH\u0002Q\u0017CN\"v\u0019\u0000N\u0013<:'\u0003!\u0019H\u000equHޤ\u0017ȺKOy<:l,\u000e!K 4\u001c\u000fQ\f\u0012\u0013Z\u0002\u000f$\\O\u001b~uY-\u0011iD\u0001\u0012V'%zZR,Mj_==\u001c\u000b\u000f)\u0012h=&PO\u0002Ҋ낌!K4D\fD\u0000m\u0014|(\\\u001e{\u0003&Fq\u001b~\r!huZ\u0019\u000fN$ƍdc$vXݣTI\u0019y3\u0010R\u001e\u0012}B\u0000Ʉ\u0001!E\u00184OӶnI\u0003\u001cӥZgʺ^\u0000\u001c\u001f>\th1yc\u001eXKΗ[Z7Fe>>{Z]u&1\bWxDd\u0019\u0014\u0010x\t6:@w\\QGTT@().w\u0015\u001f\u0004ǽ&\u001e\u001b%n\u0016\u0019\u0012\u000b\fGĴ\u0010i!JA\u0014\u001a3)\u0002\u0019C\bRɚFz\u0004s<\u0014LC\u0002`z\fl0\r5Pׁ\u0015QoV_lВe.\u0006k1r\u0000)=\u0004gbx\b\u0012\u0014D\u000f#1QZdDI\t&6' s1\u001aMS-\u001cIbVX,\u001e\u0014O'%2,d\u0011m\t\u001d\u001cc'\u0004\t\u000eYedEK\\XɯdsH4\u0001\u0004g\fK5q-q^R'Ŝ\b\u0016Q\u0006$\u00114ogFU)SȈ`\u0011\u0007B\u0017wh\u0014\u0000\u0001\u0018PO=Ƹh6\u0005B)\u0018x4\u0018Arb>1VbV\u0006\u0004诏jfIC=_VqY\u001f\u001b\u0018~g\u00044\u001c\u0013;B\u0003w\u0012qLކu\t}rRO\u0000_\u00050\u0018iukϖ\u0001ԧJdtVaٟ\"Ԡ-qϧ-L\r\u0005\u0001_\u0017;@=R`\u0005ǖ(\u0001\u0014^<ƙP4'ydt}u f\rw{+~\u0017`\u0000\u0000N^cb?o>P*{]n\u001c\u0011j/&Na[΄x)\u0010p&48\u0016IvNɭRHV\u0013E\u0017R{,ȜƭՈ\"'^^gJB>Q}\bїe0\u0016\u00018\fz+`>,\u0002@L:2\u001b>\u0003\u001d~(3\u001ce\u000ec6O4dh^\u001b9]uaGA9Eޢě\u0019T|::!!\nſ\u001d\u0002L\u001fyu/\\\f8\u0019(\u000e\rÙDNY'\\Q^X\u001b!A^\u000bZ=pKF!䔦A)԰D0\u0004\u0002wqo*3y(\f\u0018qM\u0012\u0003\u0013&\u0006\u001dM\u0018Q]W)ݽ\u000ek\nqn\u0019Ն.<^=\u0002?Cw(\u0004ч!^}\u000b)\r\u0000r\u0013JO%gMoav\u0011D\u0015g}9?@$iyjW\u0006ix~\n!\f-mIݤ1\nE\n-@@SR4F͊Nm\"\u0002#ѶLeRIE:\u0012}ZВE(C\u000fR\u0018\u0010\r@0|b\ni\u001e;ZYuPuy\t\u0004l\b'\u0007bH$C\u000b.sb{\u0007\u0015\u0011w\n0<*\u0005\"!\u001a\u001fHpF\"U\u0019 `\u0010i\u000biǠB]{E\"@\u00143ۦ\u0001`>ңC*3q\u0004{{*9nCĺQ\u000e\u0004\u001e\u0012dNx\u0002@sS>A3z\u0019l?*&\u0012i\u0019I=1yc\u001e<\n\u000fo2зQ1uGd q:\u0016wH)ݣ&\\m\u001aW\u000b)[OJI\"Ayk\u0014\bU'Q\u0018(k$*\u000eUMk*\t\r*\u0017\t@WH\f`ⱖV&+2器N&P1H\"*Pb_\"03ʨe9'+I\u0015#\u001d[[\np\u0016*ޓ{,{\u0005|{嫸\u001c&Ҁ͂k\u0001'cX<\bH%\"\u0006̶_cYJ\u001fhZI\u0004\u001d\u0014JX\u001dTx\u0006dY8R\u001a29\u001fcxl\u0012p\"Ly:\tHKtɔ\u0002|\u001b\u0006\u0000h \u0016?u\u0010\u0016\">\u001d\u0000\u0015OŞ~\u0011vO\u0006ET\u0007b4\r`qWcF!\u0000+v\\\r\u0002TW6+Z~c\u001bJ[s\u0016I/LbQ\u001aMYfsSb\u0001oI-Mb.Z>\u0011M$Nu#@vgy\u0011kʔBɴVd\u0011\u0000w6\u001e}!\u0010Mдʫ\u000eM\u0018\u0017:\u001e\"LIu-\u001d\u0005#BJ\u0007\u001be\"A~RiY\bvÁ`\u0002T<$\u0002݉Y\u000bL-\u000eqxp\u0010[S:-\u0016[s[هYfw`ղI|C\u0015\u0016W\u0005\u000f؏!\u0015\u00139\u000er\u0000iC\u001e*\u0005\u0005/\u00058|\u0012gOZX$ي˥;\u001e+՞Ҟtݶ\nsr&ZA3d7K3\u0001\u001d\u0003ZQ)>\u0007)\u0005CN3c\"0زHỺ7t;Xuz\u0014s\f\frG2-\u0003\riu+[s+p\u0018U9䓷\u0004?\u0001X^DغT\u0006Yt=V-*tR1\u000b\u000epCu GK\u0012ff0]C2[Qb{LE 5<\u001f_S\u0012h(̌ز@N{선p*-8;^QB̫ѫ`WYSvӶ]\tD%4<@W\u0012h(ytp\"9\u0019\fߒO\u0018\u0014G\u0001\u001db\u0000\u0011ɿ\\\u001awZ^Ԭ2߹N[\u0005\\NYzl(c)P[O$gB {VUNF\u0001>}I\u001ap4\u001bik[Ŋj\u001dD3^6f\u001f\r,J[\u0017;6\u001dX\u00022SUQJR\u001b~\rc0\\\u0015ʢpE1K⓫\u0017\u00043]\u0010\u0018\u0012B&TX(Ha\b\u001e[/Q-\u0019\u00143\u0000~f\u0006\u0001\u0000\u000e94Yģ9?vj\u0012\u0002ɩ\u0011+24~\u00104#3IT4T*VJlج\u000b\u0015ެ\u001afZqƲE*B\u0012JgE`ܜ66T}C\f\u000e\u0016GW\u0015SFRww›X9GYZP6\n\u0013h@AxK\u001b=}C\rvlF:\b\u0014\u001fUHA\u001c5\u0002\\\u0007\u001dGF7e)J;nUw$V\u000113llieH\nǝE\\\u00191eKɗ\u0019i#\u001f,˲,˲,\u000e61m\f\u00192R9d0ٯZ2ry?\u0017\nY\u0015&\u001d\u000eB=\rgE\u0011}8\u000fyFtBw>8uB}Q5rLi9\u0005\u001bXx\f\u0007G\fl\u000fۢ9\u0019]䡠o\u0002\u0002{]6\b\tVz\u0014\u0012&cctC\u001dە-ǔʁʬ\fel:H~\u001e|K\u0003\u0019Y6mAIBZ\f.50\u0004cxf\u001e\u0016+*%.z4w;7#\u000b5&M*ÒwKascFf\u0004[\u00132,\u0018{Lr\u0019\u0005{B\u0016@C ]6)q\u0012\u000e멅{\u001aI\u001e'\u0017\u001aF4tJSJC\".\u0018\u0013o&Hxr<߂Uf!\u000eS+#\b\u0018BP{\u0002\"\u001e#W\u0000\"jdY|R\u0000vq\u001e\f|\",J{d;uѼ\u000eKMf3\u0015nyZ3 T`R\u001e,J%'+2ژl*\"(\u0016q\u0018.g^\u0005\u0005^\u0000\u001cǴVY\u0012:\u0015PZ4㰧~-n\u0001eS^XY2PI(\u0011OcWg5%!cR.\u001f\n(bC,S%M\u0016\u001d$J\u0001^CFř\u001e0WTy9\u0010\u0019Hc\u0007\n\u0000\u0000\u001d\u00149<\u001d0[\u0000\u0018%]\u0016\u0005\u0018U +<\u000e,PSa*{,PZ}s! Й6\u0000\u0006:Z\u0001\u0005I\u001d>>\u001b<\u0007܀Ra@yIi:GWJ\u0000P\u0002`y\f`+8\u001e2YDFe\u0000\n\u0012\u0001\u0012\u000b\rn\u001aK=\u0003\u001d\r!\u0018o\u0014asx\u001aqc\u001e<1yc\u001e\u0016\u0003̼+Vzp\u001e&r\t9\"}Z\nKN|K \u0014܂q\u0000z)72\u001dT2Tr\u001b.\u0005hՂ!ftyJzL%=$R\u0019]ZL|lnaRrZah\u0011\u0015HJY\u001fj\u001d_\u0003sρ\u0019\r7uxLm}s\u001dTHt5xdtcɈ\u0006Zi\u0016D:跱\u001fO1W0~ڌԹNq\u0001)V>\u001e\u000e>\u0000<\f֊{l\r}^')2\u001a>1ݔ:+ueUaf]i֨Š֜~ʚ\u0012Ä\u0003\u0011߷P\u001fX\u001b7b\u0014\u001fvheX\\\nU972@Y{\u0003\u001b\u000fa\u0013I\u000f?\u0002\u001cN\u0004b3@^ܓ\u000e\u0010qs\u000fh;\u00164\u0004mQ4zאڨLI]gdkl<\"s~M\t\u0014,t\u001b{lVBQIATlۻ\u0007q\f ρU*{\f7dFX]i=Y%c6S[]GޒDzëuM:$ۺGO\u001ftl\u0013FY%AcPuXUr\u0011x\fwx\u0004[#\u000e\u0016*&\u0019٣\u0019wt,9am/?<\u001d1EA\tLx\tU'\u0012\u000f{\u001eX\u000bRm\u0006\u000e{lCM%y\u0017{bI\u0007ytfEd\u001f3Few!.5Zf\u0005JQ\u0011}T\u0017\b;<\u0003Di-\r\u00111ɂV\u0014&.ITA\u0013,RVe-\u0016V\u0007D:h3߄RH\u000b1\u0004m\u0004jh|\u0014@\"az\u0000ڈ\nwK/\n\u0000Z\u000fc+\rrm_#%.| \u0000S\u0000O\u000fyأG#s<6jˆdF\u0002o\nyFq&E\fvjN6_A(Nd7\\\u001e}\u0012\tE4j6\bIdH3\u0012y\tl#E-F\u001c\u0000ޖoB8/Չ3\b]\u0005y\u0000\u0002\u0000?N+\u0004嘕6|w\u000e\u000f8[.';-8P:\u000fmh\u0012*\u0010=`zpN-\u001e~\u001cd\u00131\u001dF\u0016\u000btRJ)c\u001a\u0003\u001bL(O1'(d\u0002P@\u000bȄW{hb$WGѴDsb`hyլ\u0007/-iyX蔇[\u0003\"\u00058;)SF(Jb^#yc\u001e<1yc\u001eǾI(\u0011\u0013b\u0014{8w\u0005\u0001\u0016I\b\u0011p.\u0007챮\u0001^&kՙؙ oG)?h`\r\u0004}{\u001a&!\u0003Ic\u0011\u001bv.\u0006q\u000b\u0013\u0014h\u0011O\u001cH4x\f|C5L\u0002!\u0002<\bg&MՃ\u0012\r\u0014\b)(1S@\"N@V\u0007^BqTZ\u000204K$\u0006u3?\u0018dYKΌʗFX\u00156\u0005)2+\u0003\u0019-N9K\u0013B\u000ed^\b:etW\u000b\r !\u0011ϋ\u0007N?zHq$p˺1^DY\u0006RXY3q\u0019k~\u001d(q\u0005۵*\u0016Jg΀BP!\u0013\nV.>h@y˸\u0000B)02\u0016ȆfRBQHnȸ!~\u0014\u0016N\u0012(m\u001b \u0016\\\u0010Ę@N\u0013\rSJ]\u0012\u001bd<1yc\u001e>OvUf{JҺDc\u0007v<\u0004\nˤ\u001acI\u0012IF/R\t}@짧~\u001co\u001f=!ew6e\u0007jIy\u0001\u000eFnעrLmҤz\u001e\u0016)rʴ2M]\u0011Q0E\u001c\f\nSe\u001fx\u000b\r`H4,OV.N/\u0005dӁ\u000fUFl\u001c\u000es143\u0016\bJIlD~\u0018Bhl\u00034T౷\u0012\u0005\u001ea\u00044\u0018Ppl\n C&la0#xݧGy̅D;|[]RG;q5f/|\u0014\u000fJ!K`BƊB&RLҽ\n\u0019\u001elW\u0019,t\u0011l/ۀ&_\u0019B\u0016I-<5\u0014\u001fʽZL\u0002[Vm%+=\u001cv?GX\u0000\u0004W6g\u000e\u0007i\u001adL@<8\u0018\b8\b\t@BSCV%df\u00122Ғ!d#dg48\b+=J2@XtL\u001c)\u0001\tR\u00147@عs\fN:\"L=,d@|^8m/\"@7.\fe\t2q\u0001^\u001eZ\u001a|Rk.\u000b\u001e-poF}\u001e(A \n\u001d|k︟\u0002rz\b\u0007'\u0007:#Mu.AnB]Q} S S;XI\u0002@Hq \u0003h\u0004\u0019\u000bl\bj\u0013de{Q\u000e]F|2\u0018pY̺]\u001am\nO\u0003g,\u000eo@ 0ee\u001b\u0018vY\u0007ltYe,ltN9erv#\u001b˸Ie_\u0010w\u0019\t.C\u0000.\u000f7e\nᲖBMdmk\u0003i8Q\u001f8gh\"<0@\u000fHK\u0001>8\u0010J'R\\6\u0015.P.:FemsIA\\FX\\h.[4y4L\u000f7\\\u0010.o\u0002k\\Ru\fVv\u0007XXkl\u001b\u001d-qI\u001c\u0007\u0018\bhIƦ\u001c>-C\u0014\n\u0004/\u001e\u0012\\gp\u0019L>[%(\u0014cg\u0014g;fS8\u0012̓|FY;pLUy(\u000bx\u001fH)7cS[L§f^A֓d:\u0018悹^GA\u0003\u0010\u0014\u000b%\u000bY&b$V-KX[y\u0005|`\u0010|\u0016\f|\u0011>\u0018\u001b@,b\u001e|vY\u0005Hg&9q\f_2\u0013odt\u001a\u0010\u0019\u001bJRY.V\u0002[GB\u0016lON,c3J\rnɁ$N-\\paJc.\u0002\u0003|+[Fz)[5eݲRo\n\f,-\u000b$-K-\u000bu\u0018y-kI斩eg\u0001uSZņ&v2XO3SacM$L)Lk\\\u0007\tkj\u0005\u001aGAp\u0001^\u0018>!.Di\u0019Lc,1-o4\u0016ej k\u0012kѲ\u000ee2=\u0015ĎRH\u0013u\u0006\"-1895\u0000Ufņn\u001f\u001fK>-#'f@\".+.?O\u0016\u0012\u000em0{TL2X\u0005\u0010\u0013\u001d>J\b\u0000h\u0018\u0004-QT\b-\u000b\u001b҇uVp$;#,:#YW\u0016\u0018оO\u001c`\u00136WJ\u00191#,6vl6u\u0007~pɣ\t\u0016ȡFġ\u0019\u0000B\u001cPj\\q\u001d};`\u0016\bv7_a*dp\b\u0000\u001f\u0015\u001ehE=fc\u0004U6\u0013@vH\u001bc8?R\u0000\u000b:84ɘZ\"u4A-lӋEmEmtqy:S=ԣ\u0003\u0018Єvri\u0011q(\u0005D<)C\u0014Zbm\"ad)1V\u0005\u0007\u0000E\u0005cH-\u000e\u0002py\u0017D\u0010\u0017+\u0001\u0001p\u001aڍ(څBxj]i\u0001źBb{\u0005f\u00191Ǣ>D\u001f\u0002^8HKA\u000e74\u001ah\"%5\u0011\u0011BZ@N]\u000f.mS \u0019@_\u0012O=;\u0000\u00037\nu|yƅF\u0017\u001cVJ'a\u00104\u0018܈6\u0019\u000f>W\u001f\u0007)\u0007(\u0007]QGP9AcV&ȉXÁ\u0005W\u000bԤ\u0010|\\|\\:D::@'xGE\u001c\u001dmۤ2\u0012e\u0012`-\u0006#z\u0010^u\u0011d:3B\u0005?\u0006\u0011@\u001a\u001eڸ\u001eFS\u001bG\u000b%!nb8Hc00!n\u00107N\u000e#8?݃;\u0001;(\u0002W\u0007\u0011TuDfpD\u0002h{2\u0006`\u001e^b\u001e\b\u000fH Ƀ1wCp\u0011ژm\u00148\u0001!\u0001I.M[fĵk5x\u0017\bq\u0019\f!Lj$\u0001\u000f[J[@l=[P\"\u000b'.i\\J\\1De\u0003o2!\u0007Yؑ\u0007j\u001fD\t\u00100!eQw\u0016~߶\u0010c޶ \u0004U!\u0012\u001fgEa?8:}NA5!>\b\f P\t\\\u001f \u001c\b&\\(\u0007ޅ\u0007\u001d,\u000f*\u0011Y\u001ek\u001f^}g\u0018\"Z`Q,@\b\u0007`\u0014\u0012\u0016(UBS]0gLF\u0010\u0001\u00045*(+<#Vl_X\u0013/\te&\u001f/=%c(gb\u0000B)\u0012ĈE\tUlf\u0001:<\r)\u0019\u0013p+Q\u0000pװR\u0005\u0014#*xmRkH|\\*L|ȹ~v*du`\u0000-\f\u000b\nY>\u0002\u0017$-Ʉ\u001ekv\u0006WIZ\f;)\u0015c\u000e'r }}\bm}Q4SD۩FxDJO\"\rw\u0002\bs~rDw\u000b\u0002!fɄ\u0005\t;%\u0013^R3\u0013&V\u001e=\"@BE,\u0006[sC\u0000\u000e\u001e˼Da2X4b]CfS#>\n\u0003TN\u0004OT'*VɄ\u0015\u0011\u0002\u0002\u0016P2P>j$\\\bXapH\bR%\"%B\u001aKJ}\bX\u0016KdkDY\u0010\u0000?A&JUNx =\u0011\u0013BQ4\"\u0003\n\u0014\u0015zXH:yj1\\LV\u0014g0\u0001C\u0010./\u0000y\u0002\u0005\u0007\u000e_XĖ@yd\u0001Iz9\u0015<^gq`,>]xLҴ#Z`\fse\u0004N\u001e\u0013CnF,ц*8qY;V\u0013\u0013\"bBm.V<)Q\bʃK刨\b6r\u001c\u0010r\u00185\u0018\u0003\u0014Nrl\u0005IJ\u001e%\"(e\u000b\n\u001dNGwdd[w\u0004$/O\u0004\u000f!prQ\u0012\"\u001fld(Gb\u001eOo$E'F&\th';@̋\n\fǍ\u0011q\u0017e\u001bY:\u00159q-\u000fc*\u000fV(Qh\\ʤ2\u0017H\u000e\u0007U&i'h'_\b\u000b\f\u0019\u001d#r!M\b\t$JECI\u0007$\u0004[d&lORG)\f\u0016<'f֧JmJmJmj\u001a4AK83s`9\n\t4ȯ¤\tq\u001c\u0004GBA\u0011N\\\u0006wň4\u001c/Y)|^fģ\u0016-\u0007̺\u0010Xp\nәX̖ژ2/\u0001ոP™*eSf\u0013dc\u001dӳ4#l\\La<\u001bj\f\f\u0004\u0018p\u0011W2'Tj@p\fT?=\u0019<\u001d`rT@\\zv;d\u001eMle~d6ʫ8h,#h7\tij?(t\u000f.@\u001e\n])/!HMG%2ĥ\u0015SN[(HSi\u0012V5\u0015\\I\u0001\u0006\b]Zl^&ii\u000ekҐBɌPE/x-pYp=\u0012jW\u00015BKSlL&9\u0016gOh'a0V\u0013d&1;\u0005Z\u0016TKґ뱗˼\u0002\u0013\u000fI\u0011\u0016WIVk\u0019v\u000f#\u0004<҂\u001e4)Z\u001add\u0003\u0004LE\u00000Ճq{T6(N[\u0013XuѤh\u0012byPN\"sT&P\u0017Q-Hh\u0006{]})2y-{E\u0017\u00069\u0005sA\u000b9 t^!'\u0017DG\u0011|\u0014)=P\u0002Pd-JqyC\u0015xa\u000b\u000ebWdZ*&>V\u0006\u0016#FFj,F\u0019Fff@\u001ec\u0014Y\u0013-\u0012o\u001aH+\fy\"Dv\u0018,O6,?l8)2UH\"sGu\u0012]@!;\u0011]\u0011.W.S.#a\u0000,4,h.X.S\nУ곤6\u001e8xV@G\u0010|4\u001b\u0017\"y2\u001c<:G9\u0018\u001ax19%L\u0000\u001cee\t\u000b2<;,\fylPpY6p\u0019k2S\u0004e\u00172vN^Ƹ$XB]ÝkP fBILp\n\u0018<&8;[pi[5G\u0016>Ĵ0\fZ\u0014nOg*XYI|@|&0|1P\u00103\ny\f<%|\u001a$|fkFg\u0006g~5̅0d|9pjX\u0001\t\u0007dMO7Z(\u0016\u001a_\u0007O\u0006\u0003,P<ل\t\rU\u001f +\u0012\u0011\u0010%i9[r[-\u0004eB9+RN\u0017衲\u00001\u0016 :@҃=L9\u0016*\u000fdȄ\u0005b \bA\u000b\u0012:\f\u0004\n2\u0015\u001e\u0013U \u0002ga\u0013\u000e\u001d2EVԣ\u0006\u000eȅuXJĢO K|yY\u0002x\u0017#\u0006Szn\u000bMw<\u0006\u0010Ӧ!G2z8ɾg\u0018H\t!M\u001aՈ^\b\u0013\u0015X8.\u0000\be\rG\u001d)=>~\u0001ho-i\n3\u001b1vn\u001d\u00191d\u0014En\u000bz߮&\u0002D|4\u0003'\u0011\u0005At\f -t\u001aa~1\u0011#Wc\u0000\u0006̫\u0018͢\u000e-T\u0006\u001a\u0017O\tr@H,\u001e݀t-P\u0002T\u0004՘%\u000f\u0007űЛir\"@)HJ\u0000+\t4\u001d*\u0018\u001fVC1\nJZt(\"=\"ĉ\u0005\u000bҍ\u0016ÁpB\u0011\u0000ynݢj#Ѣ\n$u*\u0012$,舎''t*\t̨u\r\u001bt?p\r\u00061&oBd-u_OcztyL\u000em4A#}%BCf0\r˅\u00065\u000e(\bąxb+Nk\bۍ\r\u0004m`i\u0000\ti\u001a#Dd~-\u0011f^CK(V\u0010L\u0018i=\u0006HJ؁r\u000b9~\u000650ʷ\u0010@\"\u00016Y@8\u00007\u0013w\u0011t\u000e\u0011u;*1a\u0013\rO-z,Ku%2H\u00101\u0001\nz<\fz\u0004,\"\u0005ڠ%\b\b?`ʚL`{+jⅲ`X9&1I\rM\u0016J~\u0000\u0006*V\fK$\u0006:\u0003yve\u0005BK\u0013%ۙ(i5*DZ\b!\u001d,\u0010í\u0004mPiՎz\u001a\u000f\"w\"7勰&O)zICpp*Ka-.\t\u00122u\u000b\u0000U\u0013,tU\n+Nu爾\u0013\u001a~N\u000fPϝ5\u000e2\u0007 rQ\ty6@\tsO\u0005rJP;\u0001\u000e\u001b\u0011DD'ҚD\u0010Dwb\"8Z\u000e\u0014=1ѯ\u0002\"\u0010VmotZʳuq_6g:Ji;rami\u0000\u0015UQ\u001e\u0014\u0010[tmϹ\u001eX\u001a\u001f\u0000Y!9+ֽ8(}UK\u0012/*\u0000\u0015\u0013\\ yr8J\u0016R(\u001f\tSk=J|0&\u0016\u0004HsQZ;ơU5\u0015[DA-zN=X5lr}>:Ib\tO\u001eK\u0016tۅXri}VeXDU\u0016\u0000d \u001aj%$Gh1:ұ\\.1ҬT\fFZB_ê;2M`!oݩ+˱D\tZJ\u0006\u001e{\u0006ml\u0004\u001a*7\rSnV\u0006{0`Y$\u0000\u0003@\nA\u0017\u000fo\u0003tp\nfQx\u0003„\u0012\u001bX?Y6\u0017P:bp<\u0016\u0015I\u0007^{Lt⻒QMQB\u0003(\rlMG\t\u0012\t\u0017+#\u0015/Q\\\u0004ԑ\u000b\tgOH@\u001a\u0000\u0011Լ\u0012LL4\u0001\u0005@\t\u0006F\u0018\u001a\u0001\u0004pJ;\u001fҬ\u0019`nZ2\\\u0003\u0018\u001e S\fw\u000b]%'\u0005]\fHp^\"\u00050\u0010\u0003o\u0002\t>Q\"&$\u0004\t~3s\u00193i\u0019fZc\u000bT(N){$UPYo\u0016mǸ3ؿpAQcT\u0007H6\u001e\u0019xcMB\u0014eQ|\u0011ry`)H)Q7\u0012\u0002)ǾBY\\LeqS\u0007\u0013T\u0012:Xus\u0016!x\u0012ZD\u0003\u00048Np7G\u0000Y)`\"\u001c\u001d\u0010\f;c.yR2_˓*R\b\u0007\u0018\u000fP\u0003~\u0005etUp@-¬zlv9뱁i.\u001d\f\u0012K\u000e\u0013\u001eƇŬ\u0005\u001c$\u0000qJ>\u0007MLD\u001fS=).4\"W&+_]S\u001f\t_71\u0018wxLݧX\u0007Pdm\u001cl\u0004{$\u0012B膯z\u001f8y\u0006\u0016#\u0013d\fF$#8\u001d\u0001ī\u0018rt\n\"֒\u0003H\u0014\u0002J4\u0010錤HĒ9aSҠAb]$<}Juc^]A\u0007h\u00051v\u0007\u0018}A|$$\u0011\u001cr>ON\u0000Yms6zz.\u001bi:\u0012y \u0011uEV\u0001\"?\u0019Ci0',<徢_\tKr\u0014\"\u0013+\u000f>\u0018y5W_+\u001d\u0006o\u001e*`B)A\u0002ƉY \u001d\u00018bUq\u001b<~\u000fք>''(}I|v\u001a\u001a\u0013A2tk\u0001\u0007-vj\r\b\u000f\u000ew\"\f,\u0013~#\b#O![\u001f9|\rT\u0013.\u0013-F7Phੀ'\bt_\u0002_'AV(D2\u0010BSX\u0013}L\u0012\u000bQ\u0010I}^&|ҲvFkpL\u0001c\u0018\u0019#zWmI[/Lr\"\u0006usl\u001c̵c2:\u00115򘕕\u0006Bep\u001d7)\u0011DHn_\u001cT24\u00145~{SfY\u000b\u0010\u001a\u0010/e,J\u0006*\u0007\u0000\u0006?u\u0011_oH\u0001&q$͵\"\u000f[;\"uBjrC:h(]JuJ`\\+\u00157+ X&0r\fḿS\nF\u000b8|G}g\b/FsN\u001cSR?\u0000MY1M> &\u0006\u000e\u0017!fŸU!`}&Ϩ,$1N\n`5\u000b|\u0000T\r:\u000f\u001am͂\u001e407\u0005 7\\{\"+&9\u0011|W\u0012\u0012;\u000b>\tm}\u0007࿤p\u0001sA@\rt7\b\u0012\u000b `\u0003OoZ\b}'[A\u0015i`俤Dྡྷr|\u001eb;}5\tE@E2\"C_f\u000fO\u0016\u000f1 XPI\u00154%ؕ\f{>.ַ=F@\u00174PwGn\u0007b\u0015kVN\u0019p\u001fEpFq?;74\u001f\u000f\t˟/\u001eILDܔ&\u0000*-K\u0001\u0018޼~l2l_ao\u001f\u0010Gg2xڷ\u0011{l|'@aiL`Lg\u0014vkw >\u0007EeOf@}Fj]O<Ây(*~6m_<9W$R/\u0003cF\u000b\u0017}\u0005V\t\u000eeZm<]eI\u00002/\u0003*V({\n3lۗ|\u0017=b\u001eK}\u0014\u0007i ۧ\u0015o\\g@ˍ}Ĵ}BW\rG\u001d$eG\u001e\u0001Ɨ\u001ey?X:\u001e(4\tS\u0016F\u0004NLf۾hi,\u001ffm^md\u0013W\u0014ۏ\t+r\u0017ܲn_13m/yCoj!\u000f^х}n$AN~`]3V3x\u0004&qp\u0018uHw\u000fG\"X,TwXENy0\u0010D@\u0018-\u0012\u0006\u0019A\u0019\u0000(!?/˫Y\n51\\`\"Z\u00187CR=S*\u0000\u001eb\u0000bL\u0003\u0018\u000b\u0011K1D,H|N[`l*T\u001e*\fLhC\u0002FciK|\nAK\u0017Ba\u0019Jr aLp=vF\u0019ybx8,a͌$\u0005\u0018T\u0002b\u0002\u0011njr\u0007N㱴zy\u0015pA\u000ePA\u000eJ*\u000ffD(\u0012Α\u0006&@`K[8d&'@P\u0015\u00113!k\u0018L\u0003 35\"M9al\"\u0016|\u0004ÕlF\r\"f/G\u000e\bŔY(\u0007Ct\u001bf\u0002\u0003v\u001dr$\u001e\u000e\u0005\u0006\n\n ]Rs<\u001ez(\u0007^#jyNqI\u0007,\u0011bg@&\u0014\t\u0000Wv!\u0010pLM8UjR&\u0003|^Zց>S1\u0016\u0018\u000ei4ףS\u0011\u0000Ѧ\u001edhFD\u0017}`8\\\u0001aP\u0000x\u0006\"Z\f\u0012{\u001d\u0006{\u001f2DT\u00179(\"&ѩV+lhDAI\bArt\u0000\u001c\u0010C(\u000b8!3\u0004|)\u00150N9ڐz_{P#\u0010}4\u0003\u00117x\u001a)3\u0010CSb\u00111󆂢&jD\"4\u0010G&T\u0013\u0000+@k\u0017\u0001w41T[pmn;p?^\u0013:*\\D0/\u0019J&\u0004\u0010N\u0019=hb@d\b{K0 -K\u0004\u0015)\u0019i\u0017v8L40\u0018P2&pi,>x~Đ\u001d1\u0019Oc^m\u00166\u0005ZhVb<:1mDf\u001dz6V\"\u0019D>,L8\bG\u0010wDD*2%/\u001b\nW\u0004dR%'\u0005\bʪB\u0019Vߜ\u0000`RU'qacaCarT\u001e̓\u0014:\u0004k;ZIa=9!n\rFø`71\ta%\u0012,#\u001bcx+d!\u0016^\u0013V\u0005\u0003MkgɅQyG\u0001\u001ce\\a[\u0014-tm\u00072IbcTs\u0017\r7,\u001e,\u001c\u0016\u0001m13\fF\u0012DʬeZEJ\u0011m%Y\u001aN11:B\u0015R\"c\u0001v\u0001\u0015\u0002\u001eY@vވ\u0014yj^H>\u001cG=jPd\u0004Y\r\u0007\u0001QvW'&\u0000\u0002&c]`bJ\u0011D@4)\\\u0006~Zl2;&Z0P&\nJf,aȓZTA\u0014la1񮠡`4=:\u001b\u001cO\u000e w0\u0007F\u001au2yN\"\u0002m\\\u0001l)|I@t\u0005;\u001c\u0002\u001aA\u0011\b@A'\tP@\u0000 \u0010\u0000X\u001c#\u0010]L\u0007*<\u001aZ\u0015XRZfo7 ::º!H݅h9(/=J'zqi\u0017\u001dgV#{Lp\u001ea|+TR1\u0011XX\"\u0017ʯµHĆ%4{lSVov\n \u0007F d\u0017kng\u0018\u0000z\u0005cPcP\u0011>\n-J\u0012)\u0018\u0002pҜRT=\u0014\u000124\u0017r~P\u001cQR̋RlÄ\u0003+\u0001B./JS@P[u\u0013>^)\f>\\\u0005\u001fE?\u0012J\u0012ZD\n~\u0004j`̙\u0015A\u0011\u0007\u0002\u001d,@j7 \u0014[ɭ\u001b֫5\u0018H\u001aW|}!!K\u001eM\u001eǭ\u0010L8R? Dģ*ZLՃCPVgL\u001f,cB*\u001e#g}-\u0019\u001aV8g\u0011rQ\u0000\"cN\u001fYiH\u001cqeRӣ\"mӂiܒ\\\u001f\u000f\u0007¢D\u0006T\u0012\u0005\u0015 V-\u0012\u0003bw\u001e{@\u0018\r-\u001f\u001aeɬ0h\u0010C.\u0010^v\u001b\u0001%\u0001V%N\u0002\u0000\u0006_\u0011ӡq[\u001dm5;-Y=\"\u0017\u0017[\u0001IZ%\u0010\u0019\u0012S\u0018J7`upX\u0001Ǘ$~h]>Xdz\u001b\u001e\n\"\u001c.Ԍ\u00104hQL9՞P\u0014.NUn\u001bi@/\u0012)\u0016Dh@'H%\u001aLd&vum\bEM\u0001.F\"'|\u0016j\u0017\u0017%\u0004cWz\u0011`\u00013P\u001c\u0010\u0018V@$\u001btvXT3\u0016ʧA\th\u001e\u000bWH\u0014ʠF8%:5NFe\\!D1iFJp!vJk&E\u0018\u0011W\n\u0015W\u001fm;UB\u0013\u0004a\u001c3vTP\u0017l1hkKꨥ \u0013\u001e'1\u0006\u0012#J<0\u0005Hzu\u001ee\u0007wcLVjEha:\u000bU\n73&'׽\u0013JY\u001f|4MB]<\u0004\u0018jyf\u001b\u0004\trlK)pV~ݣb,&_\u0016\u000byjn5T=6\\CaKR\u0010c|'w7ms>uOyN\u0006\u0013\u000b,F\u0002\u0000J\bR5e\u000fcQ\t\u001bj\u0005y\t\u001av\u0007\u001c|\u0016\u0019t\u0007\u001fs*\u0007?$xӡ\u001bV}I~Ɂ\u0012Q9\u0016F.j\u0011iu|P]\t4TQRVPYvuq͵*\u00108\u001aKo#}`}}\u0003\u0017v\u001ft\u0002\u001fEF?\u0007cpi\u0019غ\u0019ᦍ`&NšpɃUueQ\u0019c_hP>&\u0000'\u001e\u0010(ߔMwq\u001f\u001f\u0001\u001f\u0002\u0000\"L՜؀\u0019m}\\\u001el\b\u0011ק\nf\\s??Fo\b,-.\u0002\u001d\u001d\b\t}W\u001cJ\u0017\u0017\\59澧\u0000+\u001e_\u00159\u00049^\u0003\"H[{\u0014gsN/\u000ffQy\u0005p \u0016VB\u0012_M\u001fi#c\"CFk\ro!BR@&\npRxkb\b& \b|9~\"rM}@\u001eΤ(h:3f\u001ea1y= L K!Xo`i\u000b>vy\u0004XL\bbw\u001dJ\u00013i<\u0001cz&:\u0003s@egbS~/VL \u0018>\u0007%\u000eۂ\u001b{''T>p\u0011~\u000f \u001f\u001et\u0016[DT\u000bh;ު\u0006ܐwbUÒ|\f\u0004. ֆҫUI`ח'0e9IĬޜi)\u000e.MnCk=F{Fiڳ(4=\u0007#\u0003K2VP8a8 u\u001e\\Jj\u000fR\u0016\u001e2󻁔-,\u0017b\ts4=E`\u0002<\u0014灶\u001f{ŒM\u0013LI\u0005\"<\u0004\u00121\u0001rH\u000ej\n\u0001\u0018|\u0019O 0-(\u000fKN* k̴$tq\f)b\u0006\u0015\u0001Ed\u000bà\u0012\u001b0 rzѥzs#j=j;4\"Rs\rF\u001aqG[AlXЃ\u0000\u001fX?\u0017\u0019p·S\u0013309`\u0010\u0013b\u0018oG\u001e8#L@Ɇ\u0010:\u0004m\u001e*\u0004޼\b\"'\u0013\u0004\u0014WƁI42(\u0014\u0006Q\r)\u0003f)m8avV=:َ)1ɂ\nBz<1\b\u000bT|_?\t\bl\u0006?ܨ\u0018r(\u00010QA3\u0011\u0004\u001c$K\u00196I;X,d c>RP]ܝk\u001cC\u0016ṔϠ\t\u0014%\u0010RAH5.BѨ\u000f9ip6OC01<4X\fo\b:O\tuШ,TAi^xvKFc̣먰x`hR%c$:9\u0007\u001a|\u0002\u001dbBž4g\r׏ɱUD[ӻR-dlԊ&$\u0000~QKab\r. \\\u0017(\u0005K\u0016%6j26[RR2bc\u00068LjkSs\u000bR$ZJp\u0019OSD\br\u0019\u001dOH`\bQcmۇ\u000f?\u0000}c;\\\"\u001cB\u001c4\u0006\\B}߱\u0018Ϸ6N\tJh}%-\u000f[\u0007f6$u\rֻ\u0013\u0004Br\u000bLj\\C\u001d\u0000\\\u001f[z=FL6S\u0010G򘢤\\\u0002\u0014\u000e~Te\u0004?'|Aq\u0014n\u0001}\u000ekÊhی58e[̝\t\u0007CcˆlSRV!mhܣ>$\u0013t,)+S5.(Դ\u0006VF\f~\u000f7j\u000fc\u0016o0v_\n{=\u0006:ޯ-Dkn\u0018oehj\u000ecTScӵ6.n-kM=B*\u0005tPG,\u001aFS\u001a\u0006tC9,\r\u001dv䁟y}_E\"FdW#w\u0000\u001cއQ=F.ݍD\u0012+QM\u000b\"\n\u000bx\u0018Ũ\u0007ѭ\u0017$]\u000eo\u001a\u0013JBMD\u00165O@K\u0015ߏ=V0J﷯\u0015'\u0004Rw@\u0006.E\"S!ridMh,:l>Y߰+29\u0003i\fB\u0014xNMP\u001bשS.\u000eK\\\u0018\u0015KJ;\u0014پ\u001f0_(|?\\+XH+\u0002\u0002S؊a\u000f7{8\u0007a\u0010\rR\r\u0003\u0010e\u0010|\u0005UwO7\u000f\u0004O1XKP0[c)\u0002v\u0002=:,\u000b`iW\u0019ܔZII%̆1-\u000bq\u0018}J}1\u0001[2 1\u001ep\u0007t1B\u001e\u0004+J-\r\u00158`U\raS+\u0016\u0014W\u00055YY\u001e\"\u0013C\f-#\b\"s\u0015&]O]C=-,%\u0012{aƽʸg1\u0007\u0018뱪\"\u001b3\u0017|\u001eJǥ\u0010\u001fpA9$\u0002͐ԊXhc\u0014(\u0005\"\u0003pu˰B3.o\\ާ,>oڼ{*\u0005_[hR\u001f^F\n\u0004_Xu_CݧUex\u0010ZQ\u001dӹc9hP NgO\u0006\u0013eYgK#Z\u0013\u0005\u0012=R\u0004\u001e\u0019\u0017\bp.A c5p~kS/:y_6W9V\u000b66\u0007@+\u0001{\u000fRϘo&/\u000bJՅt\u0003\"\u000fB*޾h`;AQs\u0013ً\u001fϣ2}i*&BQ6FGDΪ~t?75ݗ#\u000eO2H()H`0B,B8\u00180\n\u001eQ\u0016#XNrBZxQ\ne'HT\u0007e\"Ul\u001a^ԟ\u0010\u0006\u0012憃_q\u0007\u000f\u001cVnX\"FY҉Wr\u0014$V4QڈcTirq}\u0011$#2m*1?!d&\u00151TbRqz`\u0015Q!\u0006\u0006bȨjXL}@\\e\u001c('\u0010 Bp\u0018\u001fH@{c+\u0010\u0015\u0007$e\u001e/\u0004UƉtG\u0010e\u001d8z}Hrp-\"(m\n%F%P2l@\u00061!st+\u00199\u0005\u00058\u0014L\u001a\u001e3\t\u000e/@b\u0019d\"5EL\t!\u0018+F\fa8y1\u001e\u0003\u0012\u001e(\u0011V*DIz\n\u0013U\u0015V4GՋw*q?\r\u0007+C^\u0000\u001c`4*{\u0003\r\u001dV\u0007\u001aj\u0011Tӈ\u0012`xU\u0006\t%E\ra\u001c\u001cR$\u0010WrE\f<$+\u001e{IgZD\u0010\u0018T\u0012D\u0018}\"dC]>s\\VDX\u001631Ѽ22nj@4kK\u0017t@\u001e\u001d<\\oA\u0011OSP|cN*3:IIO\"Oڹz\b|<\u001fB;2\u001e 4I\nÀb\u0010b\\U†+ \u0018>\u0003\u000ewgDAJ\u0011x| jDh&\b2\u0019hY0F\\\b\u0011TyyLْs%d<\u001a.lC\u0000Ӛ2+\"\r\rŘ\t\u0013:؉u?\u0016\u0001|QJiU\b_2/:a%\u000ej\u001chEO\"qD֚\u0010Ǹ\u0003$4|qe\u0001\u0002\tu\u0015\u0002;c$իO餺6\u0015\t\u0019pZ\u000f7`$K\f80\b\u001f!\b??=\bcӊJ)\u0015$\u0019\u001f\u0019^B9*ńL41E\u0010\u0010mn6\u0019&\u0017?\u0015Ǜ˦|7NΚfo\u00174 -#9!rymuv\u0014\u0016vg\r9P#5PI\u00104ŨDY9\t2;TcکPP?V\u0002Rb\n\u0000n\u0002\ngT\u0013\u0015R$P\u000eF\u001ewRzyh\u0013Oh\u0013uy\b\u000f\b\u0013)\u0005Qk'%\u0006BnE`L\u001e-\u0004\u001bP/\n\\\u0015\u001e+.u\u0015-\u0000\u00168-Z\u0014~&B*\u0003\u000b.\u0014\u0013P\r~x\f:{l\bjvVz1\u001eDr\u0011\u0007\u0004WՔfJ\u001b\u0006J0\u0016\ftY\u001f橬\u0019\u001cZj*\u0010qV\u001e\u0015}?4\bcP\u0017Q\u0015\u0012~\u000fJ\u0017q\u0016oW0\u0003X{\u001e͒F%@9\u0004tT+#)\u0017\u0013g\u001d}L+\u001a\u00112(r\u001e\u000eJv:(d'bV[õXEZe\u000eDDe&R> \r`\f-\flId9W11w\u0002\u0017\u0007\tQ\u0003\u0013#u:6rrBet9\u0012$:(r\")5BǨ:`XNJ\u0016MQ2Vmuja]A\u0016B\u0004Iph5\t6\u0018|%Ӯ\f{ґ\r\n%\\Ic}%E8;hC\u0004\u0019qlT\u0005R\u0012-S\u000fn\u0005H-\u0010X\u0015\u001a\n)VP\n]*T\f~\u0006c%%PJ\u0006\u001fzO \u001f_+\n_1xPB>\u0003\u0013*펔d2\u001f\u001f(lT=\"l\\s\n\r\u0000RbsTQX`y\u0005ӕ~S_C\fw!\f~/)\u0003O\u000e_\u001f}:!\u001ed 0\u0000\u0016S\tT(ɔldj3sJSh)`T\r\u001e*ұT\rǤJ`\u0014\nnD\u000bJ\"\u0017b~m\u001ad38\ryI\u0001\u00075<1pE{\"P`[\u0018B\u0016\u001ace\\Vؠ\u0011\t<ѡ\nqER!\nx\u0014̋>ٷ6W3X)~\u0007(F6cP\u001bEEr(\u001513DXE\u0001)\b>,d\u000bm2\u0010$$\u0014aN@Pr;ќA\u001e%tЌ:tQ\u0000$j[s\r\u000be\bMɶc4\u0015a1>G>G\tK6^QEa$\"'&ԥGC$E\f\u0004MSv\u0001@\u0002}\t+\u0014R\u0014\u0000\u000b\u0019;\u001c^\u001a*Rc'^n^z%?z[ժ7\u0005=\u0011\u0004ˉ*T$f\u0006\u0017\u0006Q\u0011H\f\u0007e\"\u00003%%J~en\u0005`d]AרI\u0003ǐ\u00131\nr~V4B\n\be\u0002+\u000e+M}L05+\u0002:;!M#'\u000fBE\u0018\u0014\u0003e\u001cHTNVfT\t@Ԗ\f\u0017G߬nIJ\u000fkB>\t\u0017q\u001b=y\u0004\fG$2\nabz\rY\u0019H\u000b\n`P-*gcn\u0004\u0018\u0002\u001fF\u0019%l:\u00104\u000e/W%ȈW\u0016:Q}\u001a\u0001_tGT6Cr V+\n\u0004\u0014'ž\u00103\u001b!`\u000b2MCbeX\u0003ɜ\u0017%\u0007\u0012J\u0002%K+xL4)\u00155\rl(\u0014t\u001c\u0000-@sCx^0T5{\u0016\u0011+칥2ylMEet\u001a.\u001a~rßU\u000f*+\r;S֬\u0012WY\u0015c%\r_0a3YPԝ2GTIp.(\u0015%/4dCt@\u0014\n\u0017?z\u0019\u001aTTj\u0001\u001a{FW\u0010\u0013\u001cL\u0006}PBQ6\u0001lQM(\t禢η⽆\u0015 L\tʁSڍ8#y\u0016-\u0018%R;L\u0003W̰#hL\u0014dF(GY}\u0006,=]\f\u001f脟z 1\u0017\u000fS]\u001eSU'B]O'B]CTz6e?an}\u001c\u0019F9\u0017QI\u0011Tsِ+F\fp9!!\u0011DC.z\u0013g\u0002U˓\u0001F{\u0003?Q\u0007;8]H`F\n~B\"\\ٯ\bCc\n\u00120ZSr7\u0016_JdJxvls[!\njP\tIZrUZ~\b5\u0018=\n2\\O0|\u000e\t\u0010@AC~\n\u001fUﱄ\u0000î\u0006\u0001݈\u0015\u0010\u001el憓i};8ą\u0011\u000bOƶ'\b\u0004ؙn`D4'HTĵ\u0000lONc#\u0015\u0012\u000f\b~\u0000~`\u0015>h\u0011\u0015>J\u0014X\u000b٠\u001fqo]>\u00068U][[O\u001c\thy\u00136 <Ƕ\u0010\u0004\u0010jb\fJDGeFĎ8?7vW\f~\u001fg)uuD}G&<\u001b{/͏\nA4X\rQn}\\}y\u0002ZP;JőFu\u0012hN\rR\u0003O6|q4&נ\f\u0004L}G\u0015)N=jwax9\bQG\u000bӯr<\u0000'\u0010NɂVgu\u001c΃\rb[\u0015\bf\u0017i8U1\thNXIӼTb=,x\u0012\u0019\u0007~Ʃ߅\n/oFÑ@\u0003\u0018'p96\b\u001fMI\u0006\u0006<>ڧ6= !vQʤH\u0014U421A\f`R\f\t\f{agm__o\u0013\u0012g,`s޿rd\u0011l@m8s;tӣ۪mD\u0001cΉ\u0003RY{\u000em>%JM[TpɱsTي+5\t.icR~\u0014:\u000bM\nߔ\u0001\u000bc/?y\u0006S|`G*ChOqDTL@\u001fxբcpBnj0rGA,c~<62TZ\rDF6)e\u001bSӤ\u0007\u0003G(Kܠ\u001eûϫ\u0006YX\u000eAxX\u0014\u0007M\u0017yND\u0000\u0014j\u0016/#?q3HnH\u0003R%\\E&RtQW\u0004_>3A}v}y\nc)GW(|o\u000b\u000bD\bVee}\u0006\u0018VgTp\u001es\u0011Mۄz\fy,n{h`ц#X\u0012fJ\u0012Nc|Q\tRy_^\u0000:ѮwZϞ_(B|G\u0005\u0017Q\"|y\u000e!s*u\u0001\b+O&\u000eL\u001cH^0\u001dWzEhGj+L4\fd=IY.G|)\u001d\u001a@%8֋>v\u0014H\u000b?qw*\bT.\u001f%pwA \\%\br$\u000eȵ\u001a\"jrw|Et|EƵ\u0012fd\u0004\t`\u0013\t%Bf\u001c*D2\u0010NJUǀD|\u0014>\u001d\n~\b\tcD\u001cD/&|\u0010Fs\"\fM\u0012L\u0007\u0019WHe\u0015#+F\u0010\u0019\u001f\u00175z\u0010jԪd1&ВD\u0015L\u001b ^NA1N\u0002\u0003-g!r`D;@\u0011u\"\u0010\u0012>&\u0013>\u0017\t?ԩ17\u001fR%\u0001:+j\u00038\u000f$|{\u000fZe\u001fH@%_.υ%\u00120\fLTa\u0010 |B\u0017L۬\u0012~h3=1y4 )qwR\t\u000eH 2P\"u\u0018\u0017$\u000fX\u000e~\u0014QIe\b\f#1Y2\u00074i=)bJMPb\u0018)9˪k`(1\u0014k5N \nJ \u001aN\u0012\\\t_sM9Y#^$\u000b\u0010D\u0013\u001e#ٝ\u0000q(,E͉إS\u000bw~nӎ\u001a\u000f\"dg.>`P4\u0004e\u000e\u000bҽTS@Iy줇=&!=,\u0005.ۅS\u000bBB0:͸2\u00156\u00002\rѲ\nMd\u001c䉣5\u001eo\u0002偛r_\u001aIƈ\u0011qb-@!3pj4Iu\u0011M[8b\u0006\u000eΠ|\u0017c1%?\u001b.%\u001c5R,82\n㰐\u00101))F(\\\u001cQ*(G\u0003y_^ \u0015 B\u000b:N죥\u0014\u0010\u0019\u001893UDuTvC\tn\r\b\u0012*\u001d!!GM~GL\u001a\u0002Z\u0006\n\u0019Y\u0002`LQ\u0000\u000eY+.\"/bBl\"D-#&{JFOLr\\\ffD?KE'3ȋ\u001cV\u0014\u0004\u0018\u0013\u001b0o9{M\u001a=G\u001d)!:i!\u001e\u0012\u0016\u001aP²G*ۑ+#I_eӄ=SPM\ri\\/D\u0010\u001aK\u0005\u0010sD{-aW~2ēR\nz\u0002\n\u0012\u000fŊ\u0004\u0015\u0002\t>\u000b<\u0005\u0005\u0001\u0018\u0014Hˀ\u0002˔\u0011&JPϛnxvR\bU+q3Fsj\u0005#\u0000uv@i9V\u0015ֆ^9\b#$4z١\u0003,!\u0014\u0003݆2H\u0002%Cʔ\u0006\"Tz\u0000@#X\u0000*Oz\u0012J\u000bueT\u0001TP\u0005a)m\u000e\u000f̭!蚸ko}D. 13(j\\[\u0013_\u001a^Ck]\u0017\bFV阕\u0013v\u001ah\u0017\u0005X\n\\L~x@K\u0016-S&PG864)p\u0006TjNh,\n_\u000e'3`\u001cP9\u0000~EDa'MI@NUٚu\f(\u0016b3\u0010S\u000fڸ\u0000c\u0013pDz^F\rk@K\u001e\u001bE\u0001*YgÏ5W\u0002a\u000f\t\u0004\u0001;\u001fG6H=\u0006;\u000bpL0*ڶ韟\tr槉v-Uiz?zA\u0004\u0002QbA4\u0001pacCX\u001bR$ӕ7\u0016\u0000\u0017\u0013\u001bS\u0004\u0006JU_U`Ua\brH+*\u0002\tRidzjS\u0012YQ\u0000m}?XאXA\u0012l<\u0011?s#\u0019|cgIi]\u0010wu/\n9t;A\u0002\u001e\u0013\u0014GjY\u0002PTGLp\u0000\u000f\u0013¹ꄙq\u0018\u001e/e\u0000P|Z\u0003\u001a\u0015bx7S \u0014mQ\u0015\u000b\u0017q.\f\u001fW\\\u000b%*%A\u0018T=tjډ\u0006-}\u0014\u001bjT\u0019^`){\u0001C\u001aJ\ri0Y\u0000dINm\u0003Ex\u001cZ\u000bp;\u00031vQ!&|J,vG \u0014E@?\r\u0018,Шkh+sn\u0010\\_P\u0003ѦGIa\u0003\u0012\u0007fy\u0019\fHWk\r_~k\rDeu\u00154/7\r8(A!N\f\u0012\nBKDbRjQj\u0002@ \u0012::\u0015\u0016\u0016\u00021Ho5\u000eZ9\u0006^r\u0004\n.\b\u001acÚ\u001ai\"ce\u00049Q\\&2b^<8.$\u0001\\\u0014\u0015`(/fD(iemt9&ũ\u001d2N ѽt˲@}`T\"5X2eQB\"Z}\u0016$0\b,i\u0006\u00148\u000fᵍG\u0018Ɗs\u0007U5U\u001aDF\u001c\u0011/9ґ\u001c\u000ebCཕ\u0010 sx\u001a\"\u0001ѵ\u0001}`3B%\u0012\u001buCecEeC*\u0006ƔN\u0013d\u000eT|ˎ#\"\u001e *%$FXBI\u0018@\n\u0012h\u0004$բ\u0004\u0018\u0015;!u{I\u0016\u0012$X\u0011%#Rt\u00185[gQrݒVY0n[FbJYr\u0003EZV$_qUزX^\u0011\u000f!\u001cbI?\u001cVl\u001e\u0018_G\u0019\u001aYL̐\u0019\u0011OӤDt\u0014P\u0012k\u0016c;'L\u0013,9L\u0018`3rSkHq\u0013Q\u0007#T\u0004iϾCW)99jW\u001fZ;q1WG8\u0014Qy\u0018\t\\-!u$@f)Ɨ\u0004@c@/%\u0014Ԩ(\u0000g\\T\nLj^pDc\u0017TYE:cU}d\u00101\u000bA\u0012i+-МEәQ(Lg\u0018Ũdv*\r]d\u001cr\u001f\u000bDd`\u0007_\u0007\u0010Q@Rpu+m$\u001ekiK2@\"AuʃI#X\ni\u0006xRGٹ\u00031\u0006c\\Tbs\n\u0010;.\u0016\u0001\"Y\u0015\u001cp ̛\u001aaI4s P)6c\u0017UU.[,,W,GV\u0012V\u001e6|\u0011Wy\nv\t\u000e`bM`*EA\u0001R\u0011l$\u00130\u0007`\u000e$\u0019\f@_\u0000%㢫N=%Ĭ̅{a_R2Z\u0014z3߆1p\r\u0015D\u000fjwW\u0010c;T䇈]ⱓ~%\u001ba,Vc\u0004$R\u0014P`̍d\u001f\f݂Ejn12.\"\u0005Ӣ^V\rEV\u0012All\u0002'sU\u0000\u0001\u0000x'ž\ff\u00147jqs\r&\u0015\n$%e_Cu\u000e\u0015Fu0.1.\\\u0014\u0005N(:T\u0012Zi\u0003R\f1w;\u00184\u00143\u0015)@6{6J\n\rW=T\u0005)W_\u0001\u000e\u0014\u0006U\u0011dnz׽+\"qd\ttw\rO#\u001fO\u0006:D\u0005ZiV=\u0012q\"8\u0012q\"se\u001as]!s\u0019\u0004@X\u0000\u0006.υtj%\u0018*dLа\u0006{f\u0006P\u001ej:޺H]\u001a\u001eK\bcډy+\u000f\u0003~\u0013r8\u001e yBc\u0006hfq-$V%x.\u001fx.\u0000sB]<\u0017uR~{\t?v4IY&\u001cn,4MkF\nK\u0015t60\u001d(}?U\u000e)\u0001)ȵl\u001bmM:*K.y+e\u0015V\b%\u001b\n19\u0002 U\u0003*d\u000eANq\u0003PՑ\u0005م\u0006_\u00164ܾD8(P=d'\nO\u0001-%Ѐ#kB5\u0018\u000fM\u001b\u0012f\rHaEqtoגb\\\u000b[\u00047\u001e/6G\u0018Hhg>lQH*nQ|ܷb8\nu:^\"a*\u0005!W\u0001\u0018Q*ق\u001aМ0rm\u001ek+\u000e\u001b\u0011\u0012^\u001bn:ScrAG!\n\u0015\u000f)-6i!=+CV\u0017\u0017lgm(\\\u0011o|S\rFފl+y\f_c\rvO*/~vtX-\"\u001b?0M\u00016\u0002ҏKS5\\\\m^E?Y\u0003xrX[\u0010>@X>xq\u001e@&Dh܌uem\u000eb\u001f.,Xr\u0017A\"M֊F/7\u001f4鹯Q+$j*\u0016QW\u0001p\u0019%\u001e\u000bu#\u000e\nX\u0003q}\tNg#?\u0015l\"i_+Ѓx[\u0000XbE\tv?\u0000=s\u0012I<\u0003N1m鸉L:j=t\u0007\n%\u0007x) ~p\u0010!C\f:%.aWV4v\u000fB\t!SA6qR\u001fQb}nEb3=\u0012hrmOu*\u0000J;\tB \u0001M@Z)kZ7qt\u000fnѹ\\;xД y \u0011\r\"u\u0018\u0019#\"(dN!-(/z\u0018'XâS\u00127w#OPB}{Q);N.NnjL'Q\u000e`\u000f\u0010`H\u001a}U\u0000{˴v־vfj粿\u001aɯ[2@ʿ3|P\u0014F\u001eD\u0012DN\u0002A~\u001a\u0017=lXu}o5\u0000;\u001ev\u0016Wjo\u001cdv\u000e2\r2;p\u0018d\u0006\u0017d\u0016,Lv),ݘ\u000e\u0005\u00041\u0004!\u0004+%Af\u0003^\n\bi\u000bz\u0007\u0016y\u0001\u0006\u0007\u000e'\u0003:ՈМ1E'\u0016I;\u0016\u0016YR\u001esF2\u0019#E\u0004\u000f2\n\"}F\u0007h\u0016\u001f\u0006i\u0004\u00068\u000b2\u001c\u0016d\u0006.\u001b\u0018\u0005&\u0001\t\u0012[d\u0019<$`\u0000\u0012.\u0019J\rN\u0011.\u001b&BȒ!\br\u001cE\f\u0012'{\u00126̼&\r\u0015M%5H2##M\u000e\u000f2\u0016dc^9[u՞\n\u0007\u0016д ܴ,\u0013\u001f$ul\u0007\u001dmnAp(u\u0003B \f\u0002\u000b\u000bzbH7!A㌘΢KsihUR=aj[-\u001bW\f\b#OPX\nI\u0013cXD\u0002q&b\u001e1;/\u0002\u0016@m\u0011/\u0000x[\u0010\u000f \u0016Ɗp\u0011u\u0010\u00108 AD\u000e\u0007qfK\u001a--^#Ui%\u0013\u001eVA!f\u000b.c\u0001\u0019%F\u0015R)e{K򱜽G&1p\u0006\"{\u001aUK00PS!`r/uF\u0018|\u001a3*cO\u000b\u000f\r0߰X8\u0014\u0007Z-HS5z\u0012MMqUMh%\u00021\u000ehs:\u0007\u001eyt@\u00072)Ra\u001b9C4cH\u0017}\u0013\u0000\u0001t)\b?#A>\"x8q$\u0006\u0006\u0006\u000eS\u000fE\u0004\u00028q\u0010s!8\u000eJ#1nDW\u0004c\u0015I\u000b\u0006D.ȉ\u0012H.\u0013\u0010c.y3X\u000fk\u0001\u001d$4\u0019F.%>\t\u0015N5Îڰl1ȃF\u0007Bb!CMD\u0000\u0004\t\u0016Ͱ b\u0013:57,\rQ:8hr;P+\"J0Z|Г\u0005\t`9\u0015~\u0018\u0016y1\t\u00116,\u0006<\u00021\t'oe\u0007hf\u0007\ngMf`A}bbxB&bs(\bʬ0=9R\u00006\f\u0004{l\nr/\u0017'J1\fLd|ҶΚ)N,E.\u00021~E\u0001\u001a!1\u0014\u0002h\u001f\u001eS%\u001d\\\u001dL\u0005HDH)\u0014TKP'2*e\t9Z\\eb5堺P#]\u0007ⳁ\u0019\u0014\u0011_P;\u00051ݣ\u0019|PV%\bj@>B@>!\"ò\"\"\u0007$M\fIf|x7D\bL CV,UĈs\u0013&\nx\u0014\u0003R\u000bud\u0014,;\u0007o\u0002jjy2\u001dBtj^.g\u0005!bAz\u0007\u0004Q<\b1uQ\u0013V.=\fV\u001a\u0013)e%D*\u0011\u0001DDѾ8\u0010\u000e@1\rgN\u0015ZJw0\u0011YTINFRg\fYh\u0012Mo:Xc\u001a_\u0017\u001c9(̶\u0019NjҸ?i)\u0018\u001cZ\n\u001a7\t7(N\nk#K\u000eKkLJX9.LJHK<\u0016\f&Z(`Y<_x̖كiB@a2+\u0014bKjPbXL=?7T\u000b\u0002̑8m\n\u0000#`lRٌ<*QTa'S\u0014P(+R\u0010\u001c\u0018L\u0019T\u000b\u000f-)\nBњ*\u001d\u0018\u0006\u0017\u00130 -35\f7%\u001eS\u001dDy'*m\\L~\u0015\u0006(\u0005TAi\u0004<\u0010ƻƍ?\u0010$\u001ct5\ru,\u0000U\u0002\u0002=\u0001\u000e4\u0011\u000bJh&\u0010\u00048B3.Ӭ\u0010\u0005\u000bu,4//1*ʌtxxv\u0005*/4kn>\u0016hakf.3[)VϹg\u001dϭN\u0007`q\u0017?\f8Zp -t?[\u0018Zp\tUxQKE\t.\n\u0015$hR{b1\u001e#ns 0\u000124hu\n/\u0014\nHB\u00130+g\u0005@\u000b\u001bn\f8A҆˽\u0002eZ\u00035Z=x\u0003\u000fyD\u0016b\u00045dR)\u0006+\u0007<+FtRXs)7\u001eC\u001dt\"@:eT)O0 \"qH\u001bT5\u001b'e/P\u000bg@p1\u0010\u0014\u001ayE'\u0019%G]X\u000fv\u000eb\u0006kcXֆ\u0007FAr\u0013 ƶ{\u001fRu\\J\bPqMG,=3\nf-2))s!lc&~%I=#t\r\u0019еb%r^\u0017\tʫuK\u0015=Pk(&\r#֑J^c\u0005e>\u0016Z\u0015\n82\u0010g2'P\\)3\u0018\u000bn\u000eɇFwV/\fBW\u0006l:Vdԍ\u000f% zD=q1ǜ\u00183Wv\u0010bq;\u0018h(P6#!s89\u0015\u0010\r\u0013`f\u0006K2\u000e!\b\u0001\u0000f\u0003\f5lE\"nD\u001cN\u0018QBKS(*O=t>XRC\u0019H(7ED\u00182\u0005a\u0015!3Z#,%\u001f3_\rp\u001ek6P,\nT\u001e\u0019r\u0002t9wfzr-L\u001b'N-\u0000A\u001e4'u_JŊрV]@_\u0012ϕ?Fpfjq#yܲ_\u001f\u000b \fAC'\u000f\u0015BHW\u0005oy\t\u0015\u0012q<&1k'\rJ}:\u000f\u001a\u0004\"2\f\bĔ\"1T\u0005\u0017(\u0002.jՑ_k\u0010Y\\\u001e\u000b}\u001bm?\n\u000fq\t#\bs}ll?\u0010\u000f\u0002{1\u000e<4\u00104\u0001RC,mebvzd\u0011UHo527\u0011T\u0011+9aV d].bU\t5B\u0016.sNv\u0001\u0010ȋ;Gg׾\t/ pĥmk?\u000fl\u0018o:|RM\u000bf#rZ#REF\nBh\u000bB+\r\u0002\u0017\u001cy\\:\u000b|\u0002\u0002\u001f0\u0004>B\u0015\u0006~:\u0002\u0004~\u0006\t\u0005>ȴ?\u0011qԾǺCh_c\u0002?\u0017a\u0012t\u0002!RT=eXiG\fP\u0011e:\u0004\u001e7uDK~\u000b\u0000\u0015\u000f|Қ0%mIO췡\\\u0016\nL5\u001d\u0001\\FS&Jx\u0013\u0012\u0004\u001cm5\u0000mbJi\n\u0002xftn6)g\u0019Hn\u0000-'\u0000\u0016TD^\u001cxlD\u000fD\u0002\b\u0018\u001b\u0014H|t`b\u0015Bp\u000b\f\u000fy:\u0016,@7lw2E>e]3\r5\u001eh\u0010x<@yKnށ:*0\u0000'\b;-pYF ׺\u001c\\\u001e> \b\u0000\u0002\b0R\u0014\t\f(\u0019H\u001a7n9\u00170p\u00071!Qǐ1uskMBqК?=ziɳ\u0007\u0019\u0004\u0006x\b\fHE\u0000XEeEAb*O\u001cV^r\u0012\u0001pW\n\u001aU\t'bh\u0010j\fA\u0019\u0013!'qD\f\u0005!U\n\u000bK\u0017\u001a\u0003\u0005d\u00135ݨ\u001b,\u0019y4aRA\u001agD\"ԏ\u000e\u0000\u000b\u0006$=\u0000\b$\u0015\u0015/\\4<|ٛjiS1݌\u001b\u0012A̩ЖuV\n\u000fSJ= 5}HMK6\u001c¢9Dq99\u001b\bX=\u000e\u0000!j\u0002\u001b\u00101נuJ\u0013/A 2SgLy\u0011vb\u0004\u001d`3dvtkiRIC\u0016g\u00059\u0018\u001e,|J\u0001:{vM\u0001]\u001e\u001b1\n\u0010HIjCI)]GYGYG7ZGV\u00128\u0013#\n@\b\tҮ\u0014RʸBʹF\u0005@'ƴ\b2e\u00049=69\u001a)PW\"b6\u0011O\u0005xCt\u0014 \u000f:e\tc\u0010d ˈR{f Uc \u001eS5\u0006bJ0\u0010C\"B#\r.C%$.\u0007eT\"\u0018,_<\u001d\u000f'\u00002\u0018\u001cֱe/0,s`RG(S\u001eKm³ZOk\u0001D\n\u0006vaK\"sL\tDRA8\u0002\"씍$)Q%IR\u001fL@r\bhCqM\fxE\faze\u0012,ÔT|V+\u001a#?ð`#IJWhp`nrb\u0016D\fͧT٨Ubt\u001f-\u0002GJR(\u000fb9䂹p&hj1?59?R\f@K^. 1H&I$9R\u0018\u0016)\u0001(ٍ\\U\n\u0015iy\u0007T!wV\u001dQYX‡BL[覃\u0013;⾄\ff\u0005/\u0018\u000bH;U0VHĽV<*tJN\u0015uGg!Kct\u0018\u0003\u0003Uf\u0004rּ:ֹ\u0002 \u0015R(/AMqLZX#ůFm8\u0010\u0000Qa6\u001c>J\u001d\u0000AJ\u001bkUyK\u001fy@\u001e#\u001a(8p(_РܗLV\u0007b\u0002>stream\r\nI!M9ue\\޴D\u0001\u001a\u00019\b\u0014(?\tH˥C:<&O\u001e@8\u0010?R\u000eNU\u001c\n\u0014ax{h?[8C6B\u001c\u0011}!2j'#u+*'p@V3\n\\\u001e\u0003qF\u000b4H*\u0011m\bJ \u0011\t\"~\bV|\b|R\u0010w\b9%\u0006>\u000bo))/nh\u00177)\n|\u0016Ih?Xүwp': L\u0005~o\u0002\u000ep4\u000e\u0011Z\\vf\u001fǮ}f\u0004\nm=ݛ\"&\u000b?9lξγALge\\\u001c0߆$3\u0001;!T7bO\b\u0015}p|\u0005~k\u0003ca\u0002cv\u001ao{g\u00064?`Ǹ쓛-]~j/\u0015@6}\fd\u0005\u000f\t\r1Ce'\u000f5-'\u0016}rS\u0006~\u0003\u001f1\u0003?\\ԁ_x-\u0002gSqvm௝=įc\u00104v\nvǘv\t},\u0007Ea}핓E}}OI\u0015\u0000מƂW4㤕}5&e#\u001c\u00072\t&VT$\u0013Hf\u0001N$3 3Af\u0014C\u000e.4\u0001R@\u0005\u0007Ԟɒy\fxmMʱG\u001e\fw\u001c.\u0015\u0014Aޅ\u0007\u0015g\u00110\u001cdҗU\b)rb>X;`k\u0018attJ=6dy<,Cv\u001f'\u0019c\u0000[G4\u001btnt\u0019T\"\u0012\u0000 !\"\u0004\u0010a\u0011\u0004;U\u0002\u0010\f\b\\3\u0012\u0016J\f)R#H':f8\u001f\u0011c3#\u000f\u0013Ո]H\t\u0000:@\r\n@T\u0010\u0016\"\"\t\u0005I`p(n\u0010E\"C\u0011Gz$POo(L.V,\"*e0BN\u0000C@?<\t\u00188\u001a\u0007)#\n\u0003+8C1 \u000b^=cX$gwP6\fg\u00186p;H2QyC\u001a@`\u001f0'D8C+ǞVA£(\u0003h2ӴX\u001csyz=³ \u001eSi!+pKD> \u0001H\u0001褏$M;(\u0010|=\u0018\u0010\u0012@w@s֧`\u000by9\bp!2'*\u0001\u0012LH\u0017(&\\@\u001e`mbc\u0014$<\"\u0007X׈\u0002\u0014\b@(MxQ,$ >\u0019!\f\u0011&D\u0001#(%:~e\u0011\u0001^\u0003*ʳ.Hcz()R*8\u0002\u001c%\u001abXA\u0005\tC\u001a-\u001da``XA4G1+\u0012\nF#.\u00011` {\u0002qEr0\f˫׋PeLMZQqٹ+E\u0000*\u0010\u000exǭ\u0019ϴ\u001fnʮ0.\fy^\u0018\u00031\u000e/az*\r;2b\u001a\u0010\u001f\f\u0018\u001aJc\f6n%ȩcz '\nV+2h.\u0005|\u0016S\u0004\b\u0003/45.P\nv.rpvR䜳t\u0010h\u001dʄ{\r:T\u0010\f\u0014\u0018]b;z\bc^C~Sc5ҡ[\u0003%\u00172q@xnQ~jTl\u001a\u0003`0e\"Z$.žxthp*=a-uW`ضT\u0010\u0000m,R*\u0012+Y'i&%xD\fFx\u001aIK>\u0018H\u0006;\u00111o\\\u0007p\fpb+\u000b-QAsHPj'\u0005\u0014\u0016c2#/f!f@f5Kv2\u000e@GJvN\u000f\rqXN\u001c\u000fL\u0012C)ȴ\n!+AmI5vu^ki\u0010ʷq\u001cA[ez󬐎\u0004ε)\u0013\u0014\u0005aHS,-W7\u0010* wRα#fh\u0019\u0017iQ\u0018H!(b\u0012L+'e¨42y02\u0017h2gvs]>N\n\rN{DgC\u0015Ղot\u0006$t\u0016(rW DQiLo0(J\u0002\fdT\u0017Oh\u0007@y!\u0011I\u0011\t\u001c\u00121N8\u001b頠ΦB)2\u000f\u0006\f\u0006S\u0010Zh#9\u0005k!2\u0012f!.\u0010\\ɘ\u0004\"!\u001d\u0015(\u0000s\fwL\u0017.\u0017t(.\t>cPvS#(ي?E\u0016l+b~6(\u0001UȥМ\u0014QjzEE\u0002\u0002Ld\u001cx\u001ep\u0003\u000b-\u0011\n\"~\u0013\nr=\\o*\u001b\u0002\u001fLR\u001bdd\ft4BPf7ۭNF\u001c𓷀>CeUK\u000bP<\u0016+\"\u0013)?mDjg7\t+\u001er3\u0015VH6g\u0005>;\r\u001e\u000e\u001b/JV(`P-\u001e8\u001eu\f\u0018\"\u0015-o@!\u0000h3R\u0006?\u0001i@HDq$OJt9uWݒ9}\u0014\u0013z?\u0002ZOTf=V#^\u000f{\n&OYߖ\u0014)\u000b:\txi\r\u001c~ q]g\"T\u0017e\u0003\tM\u001c\r8v*)W\u001dsv\u001d:Y\u000fo`#\u001a\u0010;[\u0014i\t>m'=Xip\u001c\u00145\r\u0004^hR\u0016.q\u00044<\u001ah\u0006|*J@8\u0000=*HtkR*Z ȕ7P.\u001e\b'\u00193l\u0003\u0011`\u001bR294T\u001e\u0002e^\\\n\u0019l)צ\t-fB\u0018\\^_r@)\u0006u\u0010_eԕ@HH\u0012y\u0002ӁAS^yW\u0000\nGJ\u0006{\\&wMؑpO#\u0004{\f\\\u00061\n,\u001f/\u001a\u0015\u000eX\u000e\u0011y\u0000\u001e\u001e\u0010nj\u00164\" F(t0\fB\\a݈^Uit#\u0012]%ܮ䦸P%S\u00148,Cָ\"(\"7\u00106T=T\u0014/*\u0017\u000f+EĢSRҽ:x\u0004yF\nlNWC/wܾ+hS\u0018>K\"V\u001es}R\"֋.a\u0003\\\u0002//o.-ςlGf{4_q\u001aH\u001a\t|t\u0007\u0002_дo8)\u0017{/r}K~\u0004ܵ@O\u000f7W\u0011r%:~wQ.2\u0010\u0002\u001f\u001a\u0004\u0002\u001fT\u0018]Qe_\u0005Heļo^n&\u00007M]s`Ck\u0018'[7(uU}~zYo*dG}\u0007>j?I\u0005BU~;b(\u00024\b\u0004Heg_4\"9n㆛\u0013f1Rk&,\u0007kξ:>dٳO&\u000fWB*\u0006گ\bHCV\u001d+\u0013\u001e ~\u0011Ɍ+d 3 ljAf\u0005\t̶\u0007B\fRj+eJ$g:\u0019yd;#Z:\u001b^P\u0004v*\u0010\u0007rc\u0014\u0017~\u0012<\u0002]\u0001bAmD\fz\u0004f aHϢ1y#v\u001dV{ RJ\\_bsU2떯@U+,{hy,zX:pgP\u0004\u0003-Qz\u000bA\u0000A\u0010\t\u0000Qpcy8#PJy\u0006S\u0017R\u000e%\u0018\u0011X\u0001b\u0010\fI'8h\u001c?è\u001c)OsЕ*nc\u00111J\u0012Ky\u0012K'suQ(\u0000p\u0012)LҼQN\u000b\u0007.\t\u0003\u0013NQ|'!BT\nSX\f@9x@bjćzB3&@uǿ\b({q\u0011ɏR<\"I\"u=*P^U\u0005j;M2R`@\u0004E\u0014&\u00110\b\u0002fI\u0015\u0018\t\u0001_\bK\u0018g`P>I\u001a/\u0004\u0004g\u0005X\u0019f \u0015EdTpmb<\u0002(\u0005\u000b\rK\u001c#4\u0011\u0011B\u0002>H)ɜ0\u0012x$)7M\"^\u0012hxP9\u0017R_\u0010XQ̰YuNT\u001f\u001dJ\u001f\u001fYA␣\u0005ꯆ\u0005A!-\u0001\u001db0pRx\tAC5\u0006Ǵx\u001cI'{x,\u001eBdA\u001d\"\u001c*Y3!\u0000~Fd+˪B̤\td\u0004X؂i=<\\%e_aq0\u0012(C\u000b۴<\u0003^PT;H\n8]L漆p\u000eFHr\u0017&8F\u001b\u0011g\u0014?TO\u001a'\u0005\u0014\u0001yQI\u0001a\u0015\u0004\\M4Ym@1(\u0019T\u00128\u0007\b\u0004=ʃL\u001fjx@o\u001d\u0012\u0004\u000fQLV\u0007BQ\n\u001e$\u0000@\u001d^Y\\UL\u001a@FYG}{\u0005\u0014ry\u0011\b%dAH\u001ak\u0018ާR\u00042Y\tZ\u0000(ȶ7E\nQO^F'\u00199a\u0000!\u001c\u0019o\u0019<\u0015)7:p\u0013\u0002TQ\u0006\u0012*>\b%)F@zد\u0010b\fxv,Jp\u0010yRjR'mJS l\\6\u001fe\u0015>z2ܗsg\u0002\u001aqZ6|\b0F\u0017#η\u0017\n/Eʈb\u0018\brKA)CU\u001e\u0019:\t\u0001BD>FvJ\u00039QJ\b^\"\u0010z4G\u0005\u0001\u0011\u0016Q3iY0\u001c2\u001aj_b@YhZ\u000f15bF\u0003iU12C7;\b B\rNpl\u0002_\b\u0007\t8Dq\"\"T^\u0012Q\u0000 \"!.\u0012/]1b.=\u001d\u0012\u001d>\rn-x\u0007&\b\u0018ˁh$\u0003}d.\u001b5\u0018\u000b\u0002\bkov\u001cfF\u0014;=8Ml\n/=*\u0001G\u0017+^K%rz?\u000fI^lE芊Q(\u0003A!xЗDҞ/ɠ5',)#\ta^=ĦƂaQoy!e0aՈ\n\u000e\u0001a媼Zi\u001a\ft\u001cF\nJ*- \u0000\re\u0011z\u001fRf\u0010AKHS\"#חLD=$肗b\u00020\u0002bK\nOchZh^\u0010@P1\"c';Ғ\"\u0015\u001c\u0012\u001b{\u0014\u0011\u0007OxLz\u0017xlh\u000b И2=(R\u0004\u0007\u00120o)\u0004\u001f\"2?:ȓ].r\u0019ͪ4B\u0016XIx\u0000\u000b\b\u0017\t0*SdD\u001d\u0012@sŋƕ\rnZ\u00020^\u0006r\u001a7#ZnS\u0002TmstFkJRuB\u0015߸\bʮ\n>?\f[F-C-c([洡[rx0n2\f/Tf\u0011Nj\\\u0001,\tX\u0014!T\u0014_X\u000e9cl\n\u0005\u0007*=\u0011\\9w\u0004Wm\u00023\u0003>(|{\u0016\u0010>+\u0012yLOv\u001eH\u0018I\u001a\u00135(\njפ(\u0000fy\u001a\u0011wXg,\u0018Tɬ#mD@\nVQo)إGKKm7&*Sh\u000f\u0000JB\u001e3\u0011EiH|P\u0016b\u0018%¯S}Qמ\u0005j=\u000b\u0014uo-\u0014\u001aՈzTCu\"F\u000e\u0001\u001dv\u001e kB }]\u0013\u001c6}+y\b\u0001\u001aiL}wcJ*׫82TW\u0005Hm'f̀dždIg\f\"-a\u000eG7a߷})Xe]\u000f\u001b\nn3{4\fSq\tA@~\ng-Ăzu}%|(\f0\t$H긟U59AZ\u001boHlB\u0006=\u000e.w}7\u0002X\u0018R\u0007#DqvK@r+=ml\"Ǔ:q7bx\u001a۟EAB;\"%F\u001ds\\rD1/lZj\u0012~(D\u000f~\f~[\u0005batRٴ\\@r\u0016@>\u0006w_\u001a\u001c85Hȗ8f=NF\u001bSV{\u000e8\u000ek0&TTX7&7 \u0005\u001e`2\u0016TRi]TB1j\n!] 1,O%bZ\u0017D\u0005pq\u001b@'+:ML\b(3d]ZUn[\u0019F17N&I\u001eBK4ȵ\u000e\"\u0004d\u0012\u0000>\r\u0015u\f\u0004.\u0019T%p\u001e\u0002=bA$\u0017]p?BUY b(\u0018gcyЕjڠN\u0003\b=\u0000\u0000\u001b\u001d#<_1_\u0012Dj\rR_\u001619^)ѫ35\u0014e\u00002F\tF|T\u000bҰV`po\u000bm=a\u001b\u0007)xpf\u0000-2k-NM\u000b(\u0003\u0006z+P)3WH\u00025ȫ\u0013D\u001dR$$yl3\u000bF$4!r:\r%hY@*ԙqWxǣX\u0003\u0015ȥx\u001f\u0005V_P/\u0016,auL'q\u0018y\f\u0000#\u000e4\bCa\u0014@B\n_1զN\u0004(XCjuK\u0013{hc_]\u000b}>\b>iYO\u001e\"꾪3o&*܏\u0017\u001f\u0000\u000b\u0012z\u0002ut<\u0007\u001b/\r\u0018Q%'\t\u0000bچjٕJX 0״\u0017R\tK\u0002̽\u0001ZOP\t\u000bG\u0013e}+~Xu\u00145\u001e[:\u0000!iGE&2;0A\u0004N\u00140(\"j!hHvE9$h_B-|w;Hotlc}k~\u0004O\u000e\u0005K _G\r\u0016fB_9O\u0003M\u0015?\u0004n!!1AhĊ\n\u0011$\u001dXbf\b\u0019+\u0001 w~\u0018*l\u001fQ>C~Pl_\r@O\u00171\u000ey\u000b߾\n\u0018\u0019m'\\}>ir?g\u001d\u0000\u001f\u000e\u001fw@\u0002\u0013D\u0004\u0016(\t\u0011\u000b8#qZ\u001b(wyl4p?`\u000f\\X\u0000>y\u0012:ψBڏ!/\u001c*\u0017l/۾I5qW5D/2-~E\u001eӨ\bWNc\u0002\u0016S`'e\u00108A,}ʠ\u0004~hwN̠}O%>\u00021K\u0018h\u001fi/0oј>!폨g\u0004?+UCw\u0007hc$\u0018n\u0010mcUf]\n\u000b:pDK1HP\u0019\u000fڧ\u00079'\u0014?L_?OE^\u0005}po[R!D8\u0005Ҿ2`\"ؾq\txm~3\u0017\u001eB\u000bd;\u001dT\u0019_O1O\u0006>W\u0003ߵ́/ȁ!䁏LJ(\u00020j\u0005~\u0000޴|\u0007q\fsF\u001b_P\u001d\fa(T~݉߄\u001cϰ=F9'\t\u0019w\u0002\u0004,g+3=3\u000e+!\u0006VTʽO\u0016(\u001eS\u0017k?8\u000f@Z$Á ٠x9T\u0000\u0016X\\k함\u001c<\\\u0004\u0002FA\u0001nx idB$\u0010ȉXx,\u001bF\u0018y⟷rd͈\u0017r\n.[v@^AGx,G}Ȓ\u0002d9VHT\"4r5r#A#\u001a\u000bZz\u0010>\u000e2n2I\u000eeӷ\u0001DJ3i52\u0003C\u001aV1R\u0012^B\u0013Y\u000fBe\b\u0006d0HB|\u001c8\tc\u0019Q/İVx\u001e\u001bc\u0015%Xw\u000fJ0P\u0002SQX)y\u000b\u0007\u000b#\u001at^@pH\fad \u0007a\u0012\u00148;h\u0016Z\u0017,?M>Fv>U\\+\n=\u0014\":\b\u001e\b\u0000n\u001e\u0010a߅k`'\u001b\u0012Hc\u000fV<\u001d@BtmjQ\u0010k\u000fLÁWNA\t\u001eh\u0005x\u000f@J2\u0006\u0000pkI_w*O3\u0012SQ2oe\u0003DlAD\u00137C~l[\u001aOSK̘u8zE\u0013|7ԉ[\n@\u001em8\u0007mc.U#-\u0004Op\u001f\u0001\u0006|JT\u0018ֈ\u0012v\u0000.\u001e{\u0015\b;1.M\u00006+\u0004i{.e\u0004)z\u0003\u0001\u0003H$\b.{iH\u0012K@V\t\u001f\t\u00002\u0005`ř\u0015۠\u0015?u= b\u0019{t7feSvNC%$\u0001$J1l\u0007\u0001/\u0005\u0010\r\u0001gw\u001e@Hb\u0013d\u0018_9˞g=p\u0015àIbMu8obF3sT8Mj^T\u0003^L/\u0004NASS)FܩR8Bv\"݄V\u0006\u0017\u0018\fNwYYf\u0001N`Юʜq\tQg\n6/t\u0004Ȁf\u0015 }#`\r\u0018ΊS\u00069oY׶\u0013\u001cQ\u0016(RnB\rN\u0015\u000f|P\u001ba\u0016\u0000v)I~\u0013H63?\bV\u0017N9$M\u0002@A\u000bP9BJ\u0013\u000e\u0010\nVh.R'\u001bԄ$\u001a\"%|\u0010\u001aMuO\u001e{\u0019\u0014DSj2\u0014V\u000f1õ\u001a#$#}W\u0014C^\r``+\u0010:\"b1;\u0010heD\u001e\u001d9r\u0017\t\t-Z\u0019҄\u001bEM\rqJ(\u0013Zg\u0011m01RD\b}5*i\u0007d\\pql@>#*\u0018X[XB_y̢a=DÐ`4!]&ﯬ1rp%*=7v#TBYZ[Z\u0011nB\nq\u000b,/W=fi2}\u0018$npuIdL\u001aɲIQr.u\u000e\u0012=yx:)8sRdiQdf(WdTVdegBDq\u0001&\u0007\u001a\u0012mՄj\u001b\u001fK8eSw&\u0005\fk\u0005'mP&2\rIdMd+&mLs\"\u000bm9Nq\"\u0005q\"L8É,\u0013\u0019ʴZ3\t\r[G\nXHOp:\u0019m\f},ۂmb\u0010C^\u0011\u0003\u0003\u0004*T\n\u0010jB\u001d\n`$2\u0010Һɓ]d(\\Tt\u0002Xf\u0013\u001fx\u0007\u0013щ\u000f\u0019sP\nDrcnG|'\u0013\u001f\u0011:>\u001c\u0007\u001afS8́\u00168ͬ\u0016\u0000\u0019cɴq\u0017ڸ\u0013;!XB\u001c\u0003H!FLf\u000e%N\u0002q9a,\u000b\u001dȎW}d]tJ<* eg\n3FN\u0010ĥ\u001crCٓ!\u0000\f0\u0004\u0019H\u0010\u001eZhh\u0006ض\rJ\u0015\u0000\u0018`\u0001\u0012\u0000ix\u0002]\u001br\u001dibq\u001e\u001e\u0014\u0018\u000b'ͨP\u0002\tj\u0005\u0010\n$KQ|d\u0005:QLCJ;r\u0000(YÑ`X\u001bw\"[\u0007S\u0019{Ğ\u0012xzX\u0005<^\u0001\u001b\u0016FQ\u000fhQHS\u0012\u0006\b\u0001*\u001fcҀU/^%`O\u0015\u0016}aC4\\\\T \u000e\fjx0IH!AJ&Gr\n\u0004[\u0004x,\u0005\u001d]he \u0007aZ\u0015h駚$ZY1L\\f<\u000e#O\t\u001bV!84zl\u0006}x̷.Z\u0017}l\u0014ᡷa40葩pf,\u001d\u0016\u0003\u0013\u0000V\u0004S \u0019ЦP@ؒ\b^W;\tnz\fN\u0014#U蕛1=Ҥb\"\rs\u00010\u0019h',-ɥg\u000394\u0007x@8{}GrE\u001f=lG\bf!\u0012x\fVn\b\bL_\u0011\u0019\u0010PE^,\u0004~\u0015\"\f3\u0019H9\u00122JxP}5B=\u0006bEcN\u001a:cu N ]@LU\u0007T\u001d\bU#\u0011\u000e\u0004_IKV\u001d9\u0005Y\u0012V\u0012L2\u0015AR]&R\u0012F\u0000/\u001b\u0014&p=\bz,\u001es\fg\u0016]8tzn\f\\C[:s#'\u0013lX\u0003\u000fM\b\u001cJ\u0000gdzЄ2(P\r;G'\u001ap`\nV\u0002\u0000nSQ\u0011n;dmƢof/vܔ'b߈'j\r\u000e{v\bSm\u0001\bPɁǶh!\u0013#9f<\u0006?\u001fFI]\u0016kLC\u000eeM# GnB\u00138A6,i\u0005X{5h\u0000\u0019{(< \n\u001c鳮\u000eY5)+~\u000b\u001c\nQb$\u0004\u001f¹Ç3\u0011%vUMF?\u0000l$y\u001e5H'.j[\u000b\u001a\u0013\u000e\u001e\u0019\fZ1Q]?%G\u0005\u0002\u0000\u0018D\u0005j3-tSHJrqp%\\ia..\u0004\b4\u0007=z\u00037HsEF#\u0015p)\"\u00172챍\u0011\u001a#\u0019Ŋ\u001dtH\u0007Y46f͘J6J9NE`{\u000e\u0006\u0014$羶\u0001j!BP\u000b@ZSe\"l_zĬ\u000b\u0012\u0018_D\u0011v!aPxqYD\u0005\u000b\u0002;\u000558n\u0001>[[:\u001e1@`N \u0010u\u000b_ܪ\u000e!\u0002Ί\u00041\fH18[\u001fB!\t)\u001dɰ*\tq2G\"q1®j4A\u0000\u0000\t\u0001\u001dT_`\u0006Kj;\u0018d\u000fnҗo\u001aS#\u0019\u0006DLRםR\u0011dK\u0013JZH\u0003PS\u001e1RŅrθc&}󾓣w\u0002#2{/\u0000\u0005=vV(\u0010\u0005Q2\"5D{#I\u0005\u001c%քٍV\u001a)\u000eu# &\u0019\u0000\\\u0000>+\u0002\u0011m-\u0002\u0011\bRSb\u001c*\u0018@UYyLLV@\u0015MZ'*}W_Hw҄>5\u001d\u0013`\u0000읱\u0000<*hM\fq\bZ0&J\n`hkʷPł2pag\u0016Sn<֜@,8r-v@.\u0016(⊜*/#{~\u001ewh\t\u001al:^%W&k~(r\u0016\u0006r-\u0018ޭ\\iPRќII}%~)\u0007rwUdG\u001aT\u001dwr#Ͼ_pc?ϼ\\\u0000&}ʓwjNQ\u00140cw0=q\"!D!~@}\u0012^\u000b;~HfQ@ئ\u0003f\u0006dИvVy\u001eHv4\u0005tN+\u0001xؠƁ#!`T$GY-#3٥\u00010f\u0003\u001f3h\u001aR\u001a3f.\u001e\u001d\u00131\u0019Ǭ<@>2WLy,ל\u0003ŬsW^e\u001c&fuwDZV\u000f~\u00151&hS\u001f5):c\u0001͆G\u0018\u001e\\\u0019L푩$)\\+1syy&!1CZ\u001eYF\nZ\u00011C\"G\u0016:Ҭ\b\u0017P\u00194\u0016\u0017Y\u0003\u0016\u000eT\u0003Ku\u0010`~,eaUJ43eU5t52s5\u0006D\u0019i\u0000BP\b52֨72\u001a\u001b29\u001el#\u0013d#s\u001d\u0012l\u0018m\u0018\u0019K12\u0004bd\u0019\u0018L8M\u00040\u001cs5\u0015:\n#\b5ʪ@\b:c\b\u0002 uT<8TkAZ-2\u001b`d(7cd\u0017k\u0016E\"O\"(EK+\u0016\u0019+,³j\u0013\\C(\"\u001d:\u000f#\u0007̏$!X\u000fz\u001f\u0004ذ\u0003\u0012@1ېUs$\u00002i\u001c2$PQa\u0011KA\u0015\u0006\u0002\u001a\b^\u0012TLuA4/PUI\f\u0000q-\u0015\u0010cH?!ѹ?}V\u0006f\u001a\u0006&:\rf2\u000bI8\u001c֧G4ep0\u001eCB&\b;!DƐXh4!\u0001FZ<|\n#L\u0018im\u001dm\u0004U\u001a=6+vI\u00113J4\b0u\u001a\f\u000b;q.Lt m`\u0018^Á\u0014_\u0003By\r\u0006\n\u001aX554PЙ!\u0015 \u0010gBx\f~(q6FA\u0019Io1:|&\u001cRu\u0018ڝ\u001a,\u001ai\u0010ܫA\u001a\u0007\u000eOԃx.\u0010YBxL>(YPo\u0004P\u001e2yٖ\u0000!C{L4\u000e\fK\u001c,\u001b\u0012\"$!\u0003\"!'!63WBIxj&J@\u0001b.һЫQ!nD\u0003q\\q0.V2\u000f>T+ap:Ƌ\u0002H\u00055v~A\u000e⩁̚\u0018)ė\\0zؖd\u0011GY$n\u0006e[BQo\"Qc](^\u0012[@\b3e\u0001⎍%A\u0002gp]CSXA\u0007\u0004E\u001bFA\u001aC!\u001d@\u0005@\u0012\u0018[vL–4j\\#\u0019BJm\u0014\\%\u0005\u00006>\u001e0cCRdžbx1\u0018\b\f!o1u\u001b\u001dh!\r\u0010\u001eCG\fː\u0013A\u001e\u0002M\u000eQ\u0010,w\u0010RCٯr5DV6A\tMG]>\u001a˥I\u001d,n\u0017c{\u000f\tԑ\u0010X(DEA\u0010\u0015ڹr0w`\u001a×1먰\u0000\n1\u001f\u001bы4c\u0001\u0000G]\u0011\u0006n4!'s\u0011fJNT\u0014K\fc1BYPTRajh@\u0006\u0010lP\u0015>\\EȢB:~qiX'ңӇ1\u000f\u000f+>.hTj\tF\u0002:m \u0014zy K\"+\t\u0002Pbf.PBw2z>\n\"4:T>\u001bS\u0004҇L\u001f^\u000b\u00052*\u0003T=Yɦ\u001bX8a<\u00181:A>Ju)\u000f8Y\u0016.c]HQ\u001d\r\u0001K4 s=4 5B3A\b\u0010\u0007\u0006i ~z;$?\t\u0015\ne;\u001c*?\"U\u001c]*d\u001a}sq屍\tY$s.זf\u0015'4\u00042?+έ8\tUcӎF$qK(o\u0004?yl\u000bHCt\"b\u0007uC\n!޿!),#*TGy%K-=ET$zN:\"kpDPY\u0019\u000fR\u0005#2B&|Y,c\\\u0012xl0\u0019\u0000#jL)S{\t[WCƶi\rj@Fl\u00165\u000f3XW\u001f,\u0012\u0000`ȥC\u0012|6\fύ,IgD.=^\bK\u000e\u0019k1Hsj‚ŕB#hų\u0002\u0014Lyf\u000b׹%MRKJD\u0019>\u00115\ra\u001bjHfH\u0011q\"\".2^a\rr2\u001f\u0015EΧ\u0014ӭ\u0010C+p@D|u19D\u0015(m&nKM*9H,,%Q\u00051&JMp\u0017,\\XcWhh4vT8\u00199LD(&t\u000b+xH;q;woCxJkOR\u001d\u001f˨jHgK\u001c\nx!+2s ,*\u0012%yAh@L˗Ek5\u001cD0\t\u0000\"W6WN\fsU\u0017\b\u0014AP\t$J\u001d\u001e\u0003'c\u0003 9W;l\u0000G;.{;c\u000f(Eyd!\rlδڐ%~by$dT,[2_jɾxL\t\u0003\u0018\u0014͘Â}d\u0004!@aI\u00013B\u000f(ZP\u0019ҤtQSW+X-.ճ&IG\"ei\f\u0007xC\u001cSgW\u0017\u0006\u0002x\fA\u0001i20C*D(\u00193\u0016sDVc\u001e\u0016tլT\u0010>d@\u0006WHF\u0003դ1?t\rXYKhcf7gz\u0015\ru\u001d\u0014\u0003\u0002YT\u0017l.\fT菔!`X)X\u0004>1.gd׳h\u0001-\u0011*s=}\r@\\\u001dm\u001e]cKf\u0003@a}1\rD\u0007Z;u\u0001g}ٌa3DT%Xrg'd\u00056j\u001fw C\u001e\u0002\b>\bm@<զ\u0004>\u0004j)y\u000f:JA}z\u0011V\u001bk\u001b7JP\u0001u\u001b\u001auf\u0019«KzY\u0017]x̑݉kd6NLgU\"\u0018\u0000&\t,\fO/B+ylq8R\b|\u000b\u0004~)X]\u001bJco\u0015mTp\u0019}/\b{\\*\r+1C\u0010\u0007\u0012\u00118|\u0012ӹ\u001c;c-\u001a\u00020\u00131h`0\n\u001b<\u000e\u001d\u0014S?\u0005sϻ0\r\u001a\u0006Phd\u0004$\u0007`\u0010Zeg\u0012BC*рSɾ\u000bǒл\u001cm6ag#+lѦf\u0010^i\u000ed{v\u0002\u0018i=̍\u0016\u000e\u000e:\u0003:\u0005\u0018d<\u0016\u0001@C\u0011\u0003\u001c\t\u0017\u0015\t9jtЕ)Ax\\\u0018$}%ɾl3$Lg}Q\u000f\u001cvTp(A=\u000e \u0007;1O\u0004x\bZ`/p\u0000@\u0002\u001fMQp\u000f\u0002:\u000eJ?\u0014\u0006h\u0014\\YRT*\u0005\u0005\u0019_{:ǯ\u001dÖ^䁿v]kgO~A\bQ3f\u0005tkX\u0004w`ydUdId?dknq*ӔyقȾ1&\u0002g\u0015\u001bV>ɨL+N\u0006*~\be\u0003\u001ee]ɾɾ0} \u000erw\u0015eyU\u0000\u0014Af\u001cdFI4l `@4AfܗG\u00151f'CyE\u0019\u0001\u0011U$Yt\u001d\u0003v\u00178\u0000YH\u0013ޠ=ٜd(yL5{|dfJ52A1p52\u00152#8G#;eG\u0006\u001a` f\u000bKp\u0007?% \u0018:\u0005A\u0002?2\u0000\u0014\u000bQ\u0010\u0017y#\u0015\"9}2#=#C\u0003#dw,#+.LE<$\u001f&\u001eKǡc\u0001\u0010#f\u0010DH\u001a}\u0014\u00011Q*G؎SZ7\u0001Y\u0010mR:\u0005\b&\u001ayHp\bq52\\ZE\u0012ٺR\u0018hg=Xrdrd!Ewdrdɑܑ^ܑ&Mqd\u0005e4\u0011ፌ>F1]nM$E\u0005.cSv\tgy7Bh5C\n$^\u0018;\"bJ'y؉֜-3k\u0001h3\n\u0005*\u0019\u0014#;N\f';bɠX\u0000`l]˝\n/rBx/BHpaՓ`B$#XP\u0014DT\u0014.z\f\bج\u0001h?t4hoΐˈcWD\bO7B$%NJ\u0013y69\u000b9xK%GkN$#QM\u001eMEAFвۂ²\\\u0006ފ-|F\u0013\u0006z-{\u000e'ftdc\u0016lf\u0014nT]Y-`Z15\u00048c\t}+\u0013όWj^sQ\bKAA\u0015L\u0011\u0016ワra\fxES{`-3A\u0001O\u0016wF^}iT\u0002^\u001d\u001atv\u001a\"7WApjXi\u0018U\u001e,\n+\u00145;\tWn>\u0005AlBToe] \u0005Ob`ӝ4z\u001aя4\u0012+rsziN\u0004r6\\-\u000e\u0013k\u0011ǵz=\u0016.\"M>\u0012{Co'\f,%j\r 4&Ф-A\r.A\r4P1\"\"gmѭ \u00186\u001bP\u0006\u001dC?NQN1DܯmGU\u0006\u0018IJ}C;bfm9@htSr\bƳɅ< Fkn-\u0013נV6b*X;5~l\u0003l\u0013I=\n}@\f\f7{E)tMoۙ\r|9Xx1a\u0011\\R\u0000-UN{L~\u0010n\u000b\u000fg\u0004)4M\u001a$D\u0011\u0013Nr}r\rr|\u0002%S\u000bs,$L\b7=6)%^ܱ)mLdfY5c.xLK\u001a~Ń\b\u0002\u000b\u0004.es`\u0001V\rX \tZ~ƫ\thdj8dN\u0006#cfgH,b\u0007?ː\u001crXId\u0003s\u0000e\u0011q\u0006\u001dV?\u001c6)u9tnv\u0002lF\u0013\u001eˈ\u0011\u0000xƏS\u0017\u001d\u0005>]3\u0000W\u000bbP3hF\u001dGS;/t;N/loHE\u0014Bp \u0012(a{,.\u0012\u00126\rN};=\u0003ψ\nQp |r\b䒟\u0019?i\u0011A\b\u0002c+*G)(F\"\u0004B0 \u0011\u0010\fJcBM.Eh?.T7\u0019\u0016wߑWٗ3ݛ}\u000e>myOێ\u001bC٢=A\u0006U\u001f\f\u001cΑ@J\u0000\u0011\u0006o\n{\u0004\u0000 F\u0001\u0004$\u0002xN5Pi]S\u000e`P}ɾ/>{L(E=s l'T\u0002\u0016\"0ǂZ8\t22\t2\u001853f\u000f?G|d&zPy\u0016P\n^A\n\u001e\u001bApn)F\u0014\u0007\u0013c!@SЇ0-Hf!8:\u001dd™gj*\\g\u001af\nƘu-Ƙ\u0005<ߘoY;\u001dig\u001b\u0003&}\u001e/6dUv4\u0000\u0002\u0012q{r\u0010\"\u0016Č-bYp1EY.}ST uBy,m\u0019bV~\u00198K|hV6`\u000fm\u0002̃JI[\u00188'Y\u0004A\f@֣#\u000f\u00014)\u0006\fHL\u0003\u0001$qQZ=\u0006w\u0010^[P87\t\u0010n*<7\u00116!\t\u0014`]|}.>\b /\u0007 H\u0002nЊ+Ϩ\u0015\u000e(y8\u0013}r \u001a\u001cD\tZ· \u0001\u0011|NbUH GXLVfAW\u0006͍WLi\u0003QQBJY1\fF\u0016\u0004,M\u0017\\>%X\u0017\u0002\u0001\u0015#i<&99!!\b\u000f[\t\u0006=b\"p(\u001d\u0016X&,vè{/\u001fuPq8ū\u0015e`}\f*\"i9x\u0006\u0012V骉M0L{*\u0012b\u0012=$(\b\u0001\u0016GHS\u0016/Mx\n\f\u0013>2\u0000}Щ\u0002d\u001e#u$U\u0001gᄜfD`\u000000Pt8_\u000e\"F\u001eCR2td\u001a=\u0000V\u001e[\u0004\u00148\u0017\u0001XX6 _\\\tey1\u001e\u0003\u00077*\u00127ZJ\u001cexP5eHu\u0004aB\u0006V\u0007` Zr+\u0018e5)\u0011\u0006E(\u0014,LR/1<\u0006*Ԝ\u0011@\u0006Sk`>\u0000\u0011\u0013\u0011\u0007 \u000bf6ц\u0003\n\u001dc~ntC\f\u0011Y\u0013x\u000f\u001beuW\u0007/\u00103 0\u0010\rq)Q\\#0\u000bըa2B7\u0014ppv+a\u0014M%>\f\u0001V1*6c\u0002\u0010HȖt\u0003k\u001eҀ'12wR\boP7\"\u00178۱3Jȏ(1K(6\f\u0004\u0019w>\u0005˴?E'5\u0014),\"\fc\u001c:ykt]'sxlgpD]\u000e`G\u000e\u001dT{}\u001aD\u001cu\u0013!^|yROdҽ~9|$h\bJ!f3\n\u0016 1Y0Kd˜!\u001aǠ+\u0005D8F\u0019\u001c㫦\t\u0003O7ECDGbp\u000e€eY\u001epc\u001aM\u000eΈ\u000e8{'F%\u001eLD$]`h+\u001f4\u0016\u000e/u2\u000fB\u0005o.\rU\u0003N;TH^[Df\u0011iUfqi%\u000f$\u00004<\u0003\u000fb\rB(\u001e\u000fs\u0018\r\b$\u0012E\u0000LHLr\u0002\u001c^pPX\u0014dQ`\u001ci&\u000f%0>Klj`5\u0002̮0\u0010]j\r\u001dw|f[_\u001f&\u001eN\u0012\u0019\r \f\u0010Vzl_d=T\u001a&!pE\b0\u0007 i,\u0004\u0001\u0004c\u0012.D@#\u0010I\u001e'\u0007R\u0014aIT6%kɚQ֪)x,}ج\u0019`O\u0002i\ndGc㣑3ݣ4F2$\u000f.2Aw\u0001{uY%xBZJ *Cd\u0015B^\u00055vc9\u001ae@_SNBgV!H)rLb5';\\\u000fũpDl\u0006;؟t\u0015\u000e@\u000e\u001cl\u0013\u0015^8cE:\u000bVڋ.}%݃'\b-l)bl\u000b\u00115wH$cAi*Ko}\u00023\r;\u0015T($\u001aT\u0003'Y=R$L\u0017\u000071ŵ\u0005'9\u0010\u0003)g+\u0005\u0006(mRK\u000fB\u001eF\u0017)S)U\u0006(s%DN2\u0002\t9DE 7\u001a\n\u0016q»\u0007Y}H*OesB*y@U\n{+M6^ 8\u0010zs3LF\bj\u0003'T/嚈Z5ȝxs w[Lcª.\u0001diL\\\u0007n5\u0001l‰-\n9yYAÂ\u000b\u0002=ƣ\u001f\u001d̶\u00012{griPb\u0019XMm\u0018@zm\u001eΦAIn\u0012X.!\u0007ȄhI\u0010߬];\u0007չ=8e#Ή&8'2T>{!U<6j\u00184\f \u001aXVשX\u0000X\u001b\\6f\u0011\fH\bq4䞙dŢV,&f1\u0007ړ.i(`D\n\u0005c\u0010+5#%FblьLۃ;,\u0003K\u000e\n\u0007!\u0003X,\u0001\u0000Vn)q6rJL\u000bad\fd\u0019s4\u000e=\u000fE=F(t\u001augџ\u0015(+͕54cPe}l\u0000vgӲ\u000e+\n|{:\u000b \u0007X-u%\u0018*8%\nt\u001dT \u001b\\\u0007\u001dBg``W彲Cz\u0014\u000f{,\u0000reGW\u0011\\W>\u0011\u000529\u000f\u0007N;VKVk?-q;-?\u0004T)A\u0006~bvAxd*gv3b3]z\u001ca\u0007\u001aDa;\u0002\u0015&_\u001cHSܓe\u0006\b\u0001+\u000f\u0002\f*Me:\u0002Ō{L(9\u0006]^ѡK\"$\u001cU&\u0010i@LL\u001a\u00043~T\u001eMr8W<\u001f=@ \u0004@&O\u0002ިSIs\u0018\u0006ѽʌ.\u001eV\u0011঻s!\u001fKW\u0016\u0002\r {LSsBME\u0019]H \u001dAPr)6Yg>Aͅj\u0018pVe 0\u0015\u0017避\u0000\u0002t\u0002\u0004@\u0005~с\u000f6\u00141ի\u0015\u001fV\u0018\u0012A\u0005r\u001ahs>Rb)M\u0004\u0014TB\u0000\u001c\u001eB\"\u0014X(݋THf6\u0010+wD\u0007@}w\u0012Nڼ/wUI&A]թO{,o\u0000ǐv\u0010IE+,\u000e2$IΕ}/\t}_(}\u0018;\u0000dWɾ6}8&N$ʒ}}\u0017O\u0013$UdM3Pi\u0003?\u000b\u0012k\u0019ً\u001ed\u000f23\"J\u000e2_\u001eAfyAf_P\u0010\n2\u0013S\\\"\u0012d汕l\u0002.O\u0001=Bp\u0001${j\u0015~\u0006\u0012B;4FtQva9QW\u0015ɝ#y\u0012#+Zs 3\u0011*.HAf\u0019SAf\u001c\u0004%*g^-b\u0005MiJ7U*\u0011.\t^\u0000\fx\u0002 \u0007D.ȎL>@\nE\b\n\u0010=R\u0000&\fEcTR9#\u0016\u0011\u0002@iA#\r\u001dA1Ҡl\u0004J\u001fÕ\u0012\u0019Wֲ7-U`\u00126\u001a(Mpmj6n5^~!萯Ї\u000b7b\u000f\b=]y\fO\nQM<\u001c\u0016\nQ*x\f@zB\u0018[G0\u0014 \u0019l\u00136kEG\u0004\u000ek1y\tpO%+i|( o\u001d{\bu&t\u0003ġo|JC`\t*\u0019\u0006S9>DWwFP\u0003B4zI;{';[\f\u0018d\u0014\u0010P\rB-D5ȧ\u0004A\u001dPXB'Ұ\u0010@}\"\u0016TJ*\u001cOi_&tz\u0000\u0003Ҍ\u000b=(]Hܔ!`!\u0001\f\r\u0001Jx\u000f5\n\u0017?\u0014\u001b\b\u0018\u00195qF#% s\u0003ԕ3PH\\{$\u001cԙ\"\b\u0002wH\"h!\u0001 \u001c\np \u001c\fC'\u0000\u0014Ȗ@\b\u0018-Z\u0002\u001e\u0014\u0000\u000euLF6\u0010h\u000e\u0002T\u0018\b\u0000\u001d\u0000\u0000\u0002,\u0010d\t\u0000\u0010\u0001%Az\u0007\"\u00033)KN\u0014I\\\u0018:\t耵\u001a\u00142x\u001d4\tMWR\u0018|ˡ9f\u001bI\tꛜ_G\u0007\"O\u0019\u0007e\u0007\u0002H\u0019\tIj?%\u001d*»G˪uob8ѭ*\u00136*ЅK\u000e\u0018*~ն||Cr|\u001c7`E\u001c \rE\u0007pi$k2/`-UmP s@`[#-LRb\u0011,\u001aTGد\u0014*u\u0004uĉ%\u000bmZ\u0007.d\t`\u0017t\u0015W;wnR4:_\u0012Z|jI\u0002d͌7c\n\"u$E\u0001.%E',NM\u0012c+|\u0018d\u0015Hej'?3\bΓ\u00115F;H\u0007x\u0015H@̥Y\u0001unp@&4\u0011^g\u0012\u001a1\u000f󏇁pK\r\fj\u0005\nҳꎅ\u000bJ\u00078\u0003ZD!ZxraQ./DZT\u0000\u00008\u0014\t`L:\u000e;\u0006yעIW\u000b&1BdF\u001d\"oネw:ڭM7A4A:\u0012\u0004y;_8\u000fY|~\u00108hZ\b̄\u0006\u001e+1{R;z\u0007n΄A8g\nƿGSTC\u001e!V+z;W6\u001f\u0007qFQӑa\u0014'\u0015\u0001^W|m\u0018`i5\b4\u000ee\u001aP\u0014,2\f%YU:1\u0003X\u00180.7`\u0015D>,X\u001c5>\n25T:BF\t\\,D\nA\u000b&mqKK\u0006\rEv&\u001d)4j\u0015\u0001\u0000\u0018̇m%9%nĭQR}z\u0016ӎ\r 9G/R<\b:\r8_UF|H\u0011EA \r0\u0016\u0010\u001c\u0002M;z)9Sk\u0017@38v9Yx\u0003\u001f& PJ\u0012\u0013\nF?\u0011C33=Ic\u0010hZ#ОOS+,A\u0004\\\u0001V\u0014aA`VYU1p\u0018<\u001c\u0010471Y֦&H`tH«6sd\u0000_W\u0002\u001co댰0[..*\u0005k.\r&H\ry\r!\u0006NE=kD#ՁS=4\u00018\u0001\u0006бKM!(\u000f'ҊMb䧑ð7I~\r\u001af\u0001/\u0019\u001a:f\u00035(2\u001dBP\u0012_F5\u000b\u000f\u0017c\bH:DMP\u0004pcOP'O:\u0018-E9(\u0006\u0015@[a\t\u001dy2ҤU&~*]\u0015E\t\u0000\n\u0001\u000f57&\rќ0\"\u0001\u001a=4D\u0011\u0001 -?,[m\u0010\u0017RTr*Bdbp\u0012\u001a\u0002^\no) \u0000.0\tv]Zn¨=\u001c8TL&\u0015\u001dT\u0010VH\u001f-sr8$mxjS\u0005`\u0000ȱ:\u0002\u0004\b䤼\u0016J%tNF\u0013\u0018\r6pIʛ\u0003(\u0007[S8ikbK\b\u001b\u0007\u0007r\u0010\\!8AA8wAPv@\\#j\n0!\u001ff\u000b.\\rcd \u0006L~-CQ'-x՚\u0006y\u00167yǡ2kרL_֥v`\u0019\u00133#\u0010\u0012^\u0017Q.wBJ_R\u0017\u0000WU?`%!\u0018Y\u0007\u0014\u00034\u000e\u0015beO\u0016TbEBک<,yJ: *D䥳.n}2Tӳ\u0002n\b]DG,.\u001d\u0011\"Ң.宪Wt%\u0011\u001b\"닦wuH\"\u0019m{\u0017␃*C9u c\rl[^\u0002pu\u0014\u000fj\u001f\u0014\u0005\ng\u0002kH1,_%[T\u0014)[\u001d$H\tN\u001c<*\u0002 [\u001bStߧ2%\u0000{)M΂E:nzr\u001dg&YC\u0017]MQztd\u0017d\u0004Z\u00170@|)56UAX<\u0001\b5\u000bE \u0016Uef}tdP!E\f\u0006BF_s\u0015G^\u0001k\u001e&\nD<\u000e\b\u0011ͦ\\P?\u0001UMwx -A\u0010\f/4\u0010\u0015RQCk\u0012#l\u0012\u000b/\u0006ʀ\fIn)M^\u0002^r\u0013:\u0000V\u000fg\u00189׍\u0000$)[ߟԴG\u0019aЁuK:X`\b\u001a4$)W:`\t\u001du\u0015I3nYԤST\u001d\\\u001aa\r;KRB\u00168I\nV6ZF\u0005%|OmYpUfG\"p\u001fdh_ݞ\u0010\b$wd英f\u0005̥X$\u001f\u001e*,X?Խ$g\u000ea[v\u0007GL4P\u0001^\t\t\tPe\u0007h$\t,pרn\"y_%c\u0014\u0012Ry5\u0012\u001fߠx\u0007,)D\u0005\u0007L6sK\u0013#Y7,C3ЂRa\u0019K\u0005:PM\u0000y\fe\u0010\u00020E\u0019&dc@;r\u001bt'\u0013dX\u0002\u0013ʨaf\u0015\u0000sPuԐ\u0005q*Xa\u0001$7\bdT\u000fR_hY}Wd10\u0005\u0000K,\u0015[\u0012\u0002%r(պ*C\u0001\r\u0005'/hPZ巬t=$5\u001c| \b-@\u000ez[4\u0002a$B\u001e\u000byV}5\u0003'M0\u0017\u0000a\u0006\u000b\u0000TK^`\u0004\u0006cz\u001eo*\bEj\u0010\u0000HdiGM\u0005E\u0004\u000e|\u0013\nLW?x\u0012\t\u0019a\u0002a5:65D\u0006/*F\u0005zRGE\u0015+\u001bW-\u0002gqNRQY^\u0003=n\u000fMJ6|\u0005(~#d̋_ \u0002{ۢ\n6sX\bQ\u0015aEp2\u0012\u0012\u0006?ǘ!BA“V\r\u0007>6_\nM_\u0004\u0016q(EVMi\u001d/B;\u0007<\u0003C>\u00126m8EH\u0001^_)m砗lg-5QS\u00115,ό<})\u0001*Y'\u0005\fqq\n-.\bg\u001a\u0004\u0015n'ǂ\fz>\u0016M%AX|}2`9'nNMUYLɶ2r\u001fKaTY\\p:\u00155<\u0013hE;Ķ*ݩ\u001c*\u001ays]fSadJ\u0017H\u000eBz\u0011\u000b\u0002\\\r|jaB>_1\u001a\u0016U4\bWllD\u0015Xm(\u0017XSR}Ɯߨ b,y|\u000e\u000eT\u0016\u0016o/\u0018A\u001c.M*X\u00173,;4Q_U\u0005ek*\nS\u0016#!\u0007O\u0014nY;q\nߟ%SHՕ,\u0002 H\u000eDa\u0017r?U}K*p\u0015{T\u0001\u001a~'T\u0000WeC_}S9qSsVGu\u000fKtMk\u0005\u0013˙\u001d\u0015\u0013J (\u0006U.W5\u0015V.Er\rgi\u001e%\u0018/U\u0003-L^I}\u0014\nOs\u001b_7nČ6m~VIj,ȉ|_Q* Ž۝\u0019(\u001c\u0003Y>o\u0012\u0019&\b\u000bK0Nd$\u00067\b[A(2[d\u000b\"w\u0001\u001bwWA]d\u0014̂[a-\u000b]k\u0007J>]\t,nQ\u0016n\u001b$*ÿQ@r| ^S?\u0002.p8TNEH P0flXi\u0005|)1\u001c`\u0007pɜ\u0000ǍxT\u0002^Բ6!gkZ](dd\nCC\u0007)HX\u0014'\t&\u0017).\u00014e/,7ىWP\u001d\u001c.V2ˢ\u001bX~aݚ\u001b\nȝlu-\u0006(~[\u001evN\u0014\u0019{\u001cB\u0003\u0018dD7){w؂\u001bK\rFoFqB6\u0014-\u000b\t\u001bQVcY\u0012\u0011['w\u001dCS ]\tQ\u0012\u000eCῐ}XdUn\u00018Y\u0001'\b\u0017E')-^\u0001DƧ\u0012^g̺#'DU:$JIkg}f`: 9(\u001a@\u0019&\u001b!鵰\u001d\rz!m KI8\u0001(\u0013b92_GjuP2FݍF\fc\u0011:`&*[5z\u0002KdWqpqp\t^`FwK2LK)\u0018\u0013%cxV0[\u0000\u0013j\u0005\u0015,LUp'z\u0002qq+dSfa.[!s\u0005Fʠ\u0000q2bp`MB\u0018LKnT[?\u0005=\u001dN\u0010(,&o>\t?߂̊o\u0011\u0007ɦ7\tN'^og\u0007\u0001t\tLG\u001d\u000fɖ\u0007J4C̬\u0003\u0019\u0011\u0000\u0000\u0000\u0019\b \rH|GG\u0000pJ\u0017\u001d\u0000}\u0005\u0015aJ@P\u0007`BN\naesiE\tu\fEC0\u001e\\R=\u0012\u0001JcY@\u0013M\u0013wƂ\u001eU\u00158 Oj6\u0018$\u0010\bšx%ܝ\u001bJqC!x\u0017t\u001e\"\u0006\u0018H\u0003u\u000b>Ka<\u000fbOpu)\u0005cI#W$$GP$Ĕ\"K\u0005tr\u000e͗}\u0016⠅9XD\u001d4wƱ\u0001\u0000\u0018|&:PQpZuo7\u0004\u001b\u0002`G\fdH\rXV\rx\u00187\u0004\u001eyX\u0013D[ܞ\u0001\b\u000e\n-TQT.Gʺޗ\nǔtY1Y+6Zӽ\u001b\u001529kA\u0007(\u0003$[zڧcd\u0017ڡ\u001a\u0005\nIjĉ4)FY9r`)LXgg~:_Q@)\u0006\fHU \u001d(LډRbj}ڠUHX\u0002BZ\u000b+\u0007U,b 9\u0005\u0002]-ژ\u0006 b$e\f;@$!8K`\u0015\u0001\u0003\u001fZ\r\u001a\u0004M@&j\u0003vgf\u0005uN-\u0006eo:HE/I=*,d,\nǥ\f- d\u0004>ۜ)txrj(%;R\u0013kSs;\u0010\u0012naWA9\u00058\u0018\f쟙Ĝ\u0012:ʧ\u0003\u0014}x4E\\,usy\u001b\u0001Գl!9;9}\u0006u\u0000\u000e\u0018U}I4Ӫ*kq\b\u0004T\u000bw0DG*`IR@B 2Va8M۫ \u001d*\r6\u001e\rũc\u0006E?H\t\u001d\u0003\u0002`|\u000f4j\u0016i3\u001e\u0002ӍS!rIA\u0019T\u0012fߪ(V\u001cS\u0005[\u000b\\\u0013ZWd}\u000e%6t7\u00046V=5\u0010.\nDl\b1@mL!\r/\u0006ύkP 0XLl\fu\fHǐ\u0013\u00011!Uav\"+ZZ\b@8WyuaV`C\u00176\u000bh\u0019\u0018aq\u0005#˿eGs^O\u0001S!\u0003\u0006\u0006&\u001d\u0018k3Z\t\"P<@\u0012C\u0000Ga\u0006أ\u0001\u0001H\u0003C\u0001#\u0019\"_ /\u001fÍd\u0002ac1ye؛>\u00167(Zn-Z$\u000e\n¢s}f~8\u001b;eP\u0000Ϋ1\u0003.?\u0006Nt\u001d\u001bReV\u0014+d&O!q`#1LS1I\u001e\u0013\u000bd*@-àLC\u0004\t \u001c\u0018#\u001a#Q\u00013\t\u0011\u0012\rRh\u0001s2a\u001820E v\u0000w\u001d\n\u0006>\u0018\u0018X?|ge\u0000<\\\u0003+N\b\u001b\u0014E0:Vf*K3\u0006q\u0004\u0013\u0019Z_r;>\u0004g|\u0018\"mĤöb\u0002SE\u0011a-*+5o,A\u000b5Z%bU\b\u000ecs)\u0003*BU\u001b\u0015?\u000e.\u0002桡ZgCd&dCmEq\u001f\fx/F'8\rN6'Ox\u000e@\u000e\f\u0019\f֋\u0016\u0001?\u0013+A!Qbܪ874\baLg w:\u0015Üb!\u0017&\u0010\u000b\u001e\u0010ݜVC*\u001f\u0015}\u001fnIC(1FLP5\bċu$L@\u000f\fb^9#u:\u0018\u00146\u0004/a\u0003<}\u000f\u0019\u0007\f4@X)jGL}fJ$J\u0016*7g1?ywM\u00118!YP/\u00009g8.=d\u00055(\u0018gI\u0011\u00103j\u0015&\u001cRh{swCsw4H\u000eĐE\u0013ЗB7./6'xpW\u0012&\u001aI\u0004\u0015\t7ߞ\u001d\f\u0007hM\u001a`?x.Q\b\u00119Gx]\fD\"w\frX\t\u001706blE\u001cU#nR\u000b7t:*\u0015s9\u0004}F*C\u0006\u0017[|l\\e/\u001av1p[0e֙Xm:5+yFiDp>Oȱ\u0004\n\"N{\u0019_\u000ew'[\u0004\u001cgĂ@H\r\u0005,U\bp\u000fĀZ3ѢVt-\t[ńy\\\u0018AyT%ց<\\BD`ز7S*h'0GD\t\u0017\u0012bS\tKGU\u0011\u0016Z\"4*5Uix5Xa\u0012:\u0003*j\u0005\f(\u0004\u001eS\f.^棃|\u000e\r\u0004O+F\u001cd[buQ jD\u0012\u000f\u000f]\u000fM\u0006We$i^Vܖ_\u0013\u0019\u000ev\u00195\u0014a\u0011\u0000c\tT\u001cL4\u0015vu\fb\u001fUݪhvݵ=RnBr .f\u0006ٞ\u001a\u00183ij:D\u001dH\u0000ע\rKC\u000b'v\u0001\u0016&}ֆz\t-t\u001eŒ`Rh\t!\u0004݋wDN\u0011fvrR;1\u001em'z\u0001fS|es\u0010\bp\u0001bt|\u0001\u000b0!\rcӯ0v\u000e\u0013=o㱟X?p\u0019W\u001b;bHbgdHbWR\t\fq1x/\u0001bI8\u001bD.2nT\fuTyTfx{\u0015\r\u0002\u0010mn-&\u001b\u0002Hq\u001by\t\u0006\u0015EQI\b>i\u0014\u000bSe\u0006E\u001c*TK\u001a\u0010c\u0007\u0002X̓\u0010\u0018m\b\u001f\u0000D\u0005\u0014\u0004P\u0012NGO\u0014-\u001a\n:!Soȳ6Q@9L<2\u0018LFу(\u00188\u000b\f\u001b+&\u0000>2jϩl9d\u0006jF2<'msNU;8Mev\u0004~ 3@a8p&W/s\u0006}\r|޼FR\u000f2\u0006\u0018V\u001bؑ;DJ\u001c׺\u0000>_)1O1s\tBEʄ>GWSwkL\b7%]\u0004HL\u0014)Fq|b)@F\u001e\u0015'Q\u0013W\n&~D\rgv=\t\r\f$;W<\u0001e1P\u001d\u0012Z3iE\u0000axP8`¹xN\u0000AK\u001cErh1)B#$\u0001H\u0002(G`*F4a\u001el(DIP\u0013nS\u0013\u001a8\u0012cݨ\"1:N\u0015(\u0003Ξ\n\u001a\u0006^)~.\u0000E\u0001\n0К@\u0002\u000f>\u0013MS\bRf>,-XR68B6̂AQu(\u0015n5(K\u0002(\u001fc+\u0007XKd\u0019;ͅ\"q\u0006C\u0003,9rSKKI4N;\u0010P,\u00108XU;W\u0019\u0002\u0017̬Z\u001dl'.+r3ݽTȁ2t?\u00139\u001b\u000b\"\u0016\u000fp)Iy4U4U,I(tu9YBP.\\ѺTz*4U܌\u0019Q\u0010>g\"\u0019P\u0018ި\th\t5ϸ\"vBU[\u001d̢|\u0015H%@YM\u0007\u0001a\u0019>TKy\u001b\\\u0001\b_8\nKr\u001fFQ~>\rab``L\u001fz\t\u0013T4r\u0001\"Sr\u0016uCYڀzSK))S&]0\u00024\u001eh,*;^\tsYyP\u0004\u0001?2K@ZK\u000baoZNFZ\u0015S\f\u000e{! \u0000S0\u001caW/B(LO<\u0004\u0016f\t=\u000e,jYWt]\u000ez.\u0007E\u000b\u0007\u000e\u0016\u000e\u001c\u00149h0pW\t'3\u000brUբV>*p\u0010-\\{5\u001dlLV\u0004Y\u000f'6\u0006B-XA\u0017T`܌8.\u000f\r\u0018\u000f\u0003\bٓ\u0016B,אW7$|MT)$3F|LF\u0006h**:TT42*\u001a]\u0016Z!*@^hs&\u000eU#E&M\u00165\u001elc;vk>Xm\\\u0007\u0006w\u0004ц\u0007\u0007\u001eX\u0018\u00109.B\u0012Nb{#2\u0019D\u0010C\"(LY⩁\"L\"\u0002UnVq\u0017)\u001fYQ\u0007]}N\u000bcdŘqj- 2%K5l5y܊ϭi\u000eέ̽\u0006\u0011_\u0001Xu4\u0000U[\u0002J\f\u0004oX\n(\u0010i:%C%2'Ƃ\u000ea2E\u0013\u001dOEDZbD)7[ns\u0011s\u000f!1ឯh{5T'EE}!\u0005\u001a^IbC]\u0006\b!\u001f\u0010\u0012\u0001\u0002p~\u001a[[p\u0016`Th]ꆡ4{܉_\u0001\u0003\u0015ӂB֕EYXilta͂ޏB\u001a\u0006$52\u0012;\u0012Hx\u0000!t\u000es\u0007\u0010\u0007c\u0018`O\u0002&z\bV%\u0002!\u0016*IE\rQl,\u0014B|Np\u0006\u0002\u000e\u0004\u0004|=$\n̽^ڽp<)/\u0005_\t@!1VB&b\u001fQBû1݇pcD P\u0013\u0013Ns0\u000b\u0018h\u0015\nG\u000b.\u0016j!\\L ըͬHF\u0018#e\u001b\u001dd9z=p\u0005G\u0014\u0018Ą\bC\u0004\bG5\u001e\\\n\u001f\u000e3\u000b׉X\rK\u0015\u0006X]K\u000f\u001b\u000f\u001b\u000e]b(d\u0017$rT\neS\u0012Vb-jʼn%exx\u001b\u0019\\\u000bCxOk'@5w\u0004b_H9GVA͹Zx\u0018\u0001y5h%\u0016b-Zp2B`|Ɲ\u0014ګ85.)2\tѦWR\\–*עz\u0013\u000f\u0015\u0002\u0007Gi'+k\u0011\u0011^\u001b\u0011{ն!v!\u0015C\u000bDҙ\u001d~qp\u000fx\u001cA\u0006z;\u0007>JC\f\u0017۹T/v!\u001c*\\\u0002\u0015c)<\u0012|Tآ\u00138\u0006,h`\u001bvi\u0010\u0006\u0012\rZi{maYhB\u0016m0@K+v\tiX\f<`\u0000hFWpؘ\f\u0004F\u001ab\u0003\u0011c\u0004\u001da\u0004=B\b)\bJd\u000bE\u0011t\u0018\b:\u0003CUX9@#5\u0005z=N5Ծ>X\u0012p\tH\n^`{mStn,DT\u0013mыTv\u0016ֱu࢈\fK;˟i_|ڴ CIB\u001b\u0018AM蓦.Ӵ/0=9BA;i38R'\u0007q\bF\u0016\u0011J\u0001V\b:\u0007f:\u0010[s8kb\u000b&t T,wv?{\u0004g\bgG\u0006g\u001f\u0005t\u001d\u0017=A]5tg\u000f57Q\u0006\u001a1;*0;\u00044\u0019Q(\u0003$CN'[)R\n%B0cO)ӈJf\"j\u0018=\fbpk1Bew.;ފ\u0012\u001e\u000b.e\u000e6U>K첿]v(\u0017\u0018ʞkUٗ\u001dȾ/[@\u001dgJ64\t9_>*ՉH\u0004h*h}\\\u0005\u0018\u0011DK31Tb-ĈsT\u0014PBcQd>HFD\u0003Lľ)Lbq&6=[Uct\u0005\u0001.U\u001cGtg#*mh$\u0002V\rICXːeHd(2\u0003R\u0016U\u0000Nj:{\u0016=\u0014X>B+aOwG\u0002'/UB=-\u00016泃em\u0015&\u0006rB 0Z5W=\u0005NI,\u0000Xװ΋<\u0016\u00011T\u000e9ғ$2\u001dh@\u0018ȕ\u0000\u000e&\u0013ȩ)\u0000g_\u000b\b\u001d\u001f\u0018\ngkl:\u000eL%hvʰ@\u001a#3\u0001ז\u000f\u0002k\u0010`W\r,30כk\u0016\u0010_(l\u001cim\u001eJK\t\u0018T昝>2\u0000e)\u0017\u0011\u001d\u0018M]\u0010BQ\u0006\u0010\u000fh\u0012SMV\u0011A8U\u0003k^bvgA2v\u0001[D\bX\fP+&Dlpŧ\\\u0007#\\Iq\u001b ;\u0010\u0004\fWTѝ!:\u001c\u0003x\u000eAI\u0002VabDA\u0015\n7>t\"Ca%դQZ\u0016{pU0B0@\u00065>\\P-ޓF佤y|L\u0015=˝^\u001cHPA~>߇q eܠ\u000fqf\tEH吋\u0018#re\u0019۱d(\u000225I\t\r\u0012\n\u00143B2'J} -I^\u0018\u0000 n\u0006qghP\u001all\u0010·#\u0010\u001eY-\u0006;\u0000nT\u0006\u000fB\u000biB,BR.e2EHSF\u0004㫢d\u0001W(Qf\u0000AJɡJ^,iBٱቁ`BDRi\u0005\u001b\u0018\u0012xң-\u0004\u001d̢4\u0006\u0004@F\u00131Kb𽉌0\u001d\u0005>\u0011.D^@y\"'\"CXDE\u0012Sx\u0001V( !9\\,k\u0010\u0001R\u0011h\u0016\u0006fd\u00074_%<\fd2\u001d3`\u00074\u001eT\u0004\n\r\u00012a—>󠙑[WAĀǀXP\f,x\\`m]\u0018C\u000e0x$t4\u0015Iؔ\"$i\u0011\u0012bEH\u0006Usz8G0?3\u0002<+Gq\f\u000b\u001dz\u0007\u0014~::8}:By\u000fP*\u001eJQM\u0015|\n\u001e\u0000cRHL\"&\u0012\u0005\u0013Z-nR\bxP'fA8Gr\u0013Zg\b.wd\u0012X\u001dÌ0\t)h\u0007hVn4\u001f\u0012tc\u001d<=\u0007\r:q\ršA1F\u0004M\b|Z`\u0018LNX\u0000\u001c|\u0015A`L\u0004>6YS0#L.\u0012in\u001eG\u001c\u000fLlq02\u0004F\u0000\baңk.\u000f\u0012\u0014%eG\r\u001bŕCσN#\u0013f>I \u0019U%NŠ\r\u0003\u001c\u0014h\u0005\r\u0019t\t\u000eB\u000e8P|\u001b\u0016e\b\t\u0002X\u0012SjM\\;\u001f\u0017{/#\u0006kD\u0013a@rLA]p\rb\u00170/\u00150`i\u0011\u0015V\f'\u0018&-h\u001dSկh\u001at\"d\u0018G\u0005\u0005\u001dP\u0015\u0014f4p8Pl\fȶ-CGr\rYz{sxQ0aE\r2Nfc/gUP\u000b'K2\u0014\u0016\u000fMwq>C^%~,{:>\u0013\u0014\u0006+0\\(@9`9%ذ F\u0011\u0018T\u0015u=\u001bժiɪ2\u001d\u0010\u000ed9\u0003V\u0012#.\u0003\nA@*e\u001b\u001b.Ps`uI\u0018\u000elP\u0005\u0016(12J\n0r2T!\u00078\tnv/\u001e\u0007\u0010R_T\u0017~\u0018P)-|\"P¨Vy\u0005R;YؽleS>ClSh7\ttq\b#{5R^\u001f\u0000/\t`\u0010DA{{\u0001j[\\BxU\b\u0001\u0001c_[o'*p4C\u000e\u0019n\u0001!>᳜)?\u001b\u0001\u0004ם9[285\u0000ɡ\u0000t\rk${\u0001R\u0004Č|\u001f*\u001el`vïg\u0003@`p&\u0004I$t |\\\u0004k\u0004ÊW-\u0014HQ\"Ua5(2(Cm9DG\r;QI\u0006ZX=3,H`e\u0013yE6x(w|&\u0013 \u0001\u0004`a\u0016lMb\u0007\f\u0017\u0019\f\u000f\u000e\tM\"\u0018:\u00062Zt7]\u0000\u0002\u0014q\u0018\u0016T`ȳ\"nj0\r3\u001fo+\u0014j\u0012)+B\u001e^\u0000,|4P\u0006\u0011\u001d\u0015Y\u0000U+pt~*\u0007m\u0002\"\t\u0006\u0007'|K?\u001f,\u000f\u0002ɨ@*(\u0019ZȤM';\u000ep)<ɠ6 \u001e抃Pt\bBd\u0012I*Ό\b3\u0002`\u000b\u0018(=*ޣ,7gֱ%\u00024ێ\u0019\u0018O\u0018\u0017\r\u0001̐\f]ȣE#$8\u0018dsPR\u0013@\u0002F\u0006\t\u0015%FfQt8KL\u0000@YLLhk\u0001\u0001}\"󢲩fC`tl\u0012t=\u0000*\u0000\u00051^\t<\u0018/7\u0002S-85(0KE@2C\"(&\u000e(*͝\u00060Dbs\u0002\u0012f$L\u0000O؋EEujbL\u001c(\u0017مJF\n%\u0018!\u0016\u001b\u001d[\u001d5.sP\u000e䀠.PpQ\u0018ҲL9\n\u000eR%}3u@\tl\u0018Q\u0004M\u001e\\b\u0007ԅI\u0001\u0002S\u0010\u0018-G\fFgėBc+\u0019'`X^@D\r\u0011\fcn[y\u0003A܏\u0017\u0010բ\u0010\u001dA/|7g#Gl6%:9tz\"/\u0005\\#\r\u001aM\u001b) ƓLXn\n\u0004^q?&\u00060D\u001aw\u0006R;1H&\u0010_hz\u0004c#J\u0005\nA-Iz%\u0019Ǔ;\u0000\u0004Uk01Oͥ\tf*lSA.W8`t(1\u000bEf\n\f&伎\u0014^\u00069\u0018vHHBJ\u0014Xg!+\u0011\u0001]\u0013T*r҄E\ngJH\u0012l\f%lI*spW\ffEƲj*1\u000b\u0011\\.fb1f3\u001een(+\u0019o1\"Pyϛw2\u0011\u0015Q+B_!wI8p\u000f\u0017-Q\u0014\u001b\u0001qP\bwL\u000b\u0000Cz)O\u001e\u0018og\u001d\u0015b\u0006,NNz/\u0010oo2G\u00108\u0000\u0013k\u000e\u001f-$jt$\nN\u0000nOXmDm\u0005\u0011\t%g\u001c\u0015U\u0010\u000e`Gm<\u0010.ၕǦ\u0011#)ؘj,7\rmhq3\\:P\u001fNw\"\ru\u001dckoҵ\u001e\\fk?V!kAhTAgȚ\u001f3U\tPF\u001cG\u0003#HDΈ8\f\"g\u0002\n\"s\b\u00134\tQ+\u0019+l\u0002Ow3\r]&>n\u0010VSZLgS\"1\u0003N{iO\u0001_\nB\u001a@,4O9\u001b5\u000b\u0007r\u0006tD\u0001\u001bSM\u0018,=\u0015!֖&@\u0003MȨ;,^ytt\f:\u0019h_Ubgx`g\u001f8{-eC;'.wT^\u001a*g\u0007=;,Ӟe(Ͼz譐\u0005\\\u001dcsEnsݻc,\u0006\u0011LȔT\u000b`z\u0002f-u NaeJjkfnvP\u001e|f\u0003Ðiv\u00125{d\n\ff\u001e\u0005R/\u0013\u0003jvTSi@\u0003b_^쬜UfT\u00075\u0003|VbCwD\t\u001bt\u001c0h|b\u001e-h\u0018± \u0005;K\u0010\f6#\u0016)J\u000eoP&\u000fS&\u000fۘ\nBvHdg,\fM*L\u0015'\u0014\u0013g\bEQF=?d\u001ed\u000bII\u001a>%P{Av\u0013\nr'd\u001e-9yjrǠ#\u001b\u00144E Lp,鐃\u0019!\u000bO:'\u001dL\u001a@Q\u0013%ƾ!cG*c'\u0001=7%ĖR\u0000\u000f\u0019\u0002s|G\u0007Z\u001086N`$\f}c*\u001b'F:\u000f4!\u000eK\u0007I>\u0002#SDgv/\u0007\t𬮆ٳ\u000br1R.\u0013U,3\u001b\u0005fS\t,:\u000e\u0004B \u0000{Gsğ8v&\u0010\u0000\u000bݛ\"\u001agCBn,7\u0012\u001bwQ]\u001b̰\u0010p+2Ts%cqܦM\b\u0011}>!\u001d4Q\u001fJ(y Q^hA\u0004l2Fp0Z[`G\fR\u000en'rêrêr7l(fo\u0000\u000fr>\u001ecq`X>ФP\r/\u000eJ\nG\u00126#苵N\u000fdq \b$9yd\t9\u00192~LSU*yBI\u0001\u0013\\k,Mn\t\u0003]Eh˼\u0002\u001fO({!o\u001e#o\u0006m$us\u0002xFfcWdo\u0014/v\u0007Z\u0003f\\\u0011\u001f\u0013P!T(dHHk\u0019$0D1vHUFȽ\u0013xOHDJ+2N$&\u0018t\u0011ЊP\u001eq\\\r\u00045V\u0006\u0018!\u0012Hm\b&.e`p\u000egO\u0015\f.\u0013\b\t\u001dP \u0015T pB\u0018\u0010x\u0003QC=_L\u00025\u0004\u0013\u0012\u0001zĄ\u0002E*US9L4C3$0\u0004\u0015z2~+\u0000T\u0000\u0000OD()%(V!m>\\7:޺AQ\u0018#Ffh9oq>V,\u0019$\fM^x@\t\u0001;s! P\u0000i\u001aR\u0015\u0007\u0007!$j^\u0015Lx+pd Qؕp!PV,icJ٭\u001fTGivuKFgxM1Q\u0007N\u0019\u0001!\b\n^8\tX\u0014H!q\u0000\tiSQX\u0000w\u001f^S\b\u000e\n\t9\u000fI\u000fJ\u0007\u001dq\u0013J\u0014BZ\u0000@\u0000\u00113(\u0014\u000b\u0013Ԫ\u0014r:R⭴>\u001b\t%8x7,7}I\u0001:[]..jq+3\u000b>K\u001c(C\u0014\u0007\u0007p\tе\u0017\rD7\u0010ޡKQRN\u00064(\u0011LPMB,\u000bp\u000b\u0014ݖ]g\u0000\u00186\u0000\u000e.M07\u0019Auh\u0006\u0013\u0014\u001b8Z\u0000Par€bcAÁ\"Յ@\u0018ri*\n\u001d\\\u000fA\u0000\u0014A\u0011\b{^ٻHtX\u00021\u0015J%\b7\u0014\u0001|$\u001djcp#]p]*rqB\u001a\n:\u0006\u000fR%\u0003\\N\u0016\u000f:\u0000-PG\t\u001c\u0012W\u0014\u001d\u001eG܃Z\u0019t\n\u0006z\u001aZRd09\u0015-!V\u001d\u0010IFBc,ʓBT\bv9aK+K\u0006D\u0011\u0017\u0014R\u0003\\\u001f\u0006\u0006gЅ\u0003J\u0018\u001b#3\" \u0016 ,\u0004\u0007ظĔ8戥\u0005\u0016\fQ\u0015J4x\b1dRQtb\f\u0019R\u00078\u0010B\u0010O-&\u00118\u0005B\u0016>eؚ\u0003\u001859pU1!2\u0015\b%ә2\u0018\u001cqx6QTzS\u0010& B05Iil8\u0002B\u00045\u001f#Gg?\u001a.M\u0007\u000f(\u00078C\u0002@B{!p]\u0000\"1\u0017\u0003,Gզ\u0019}*5`kvl\"xH~Z74ޢ‰XZ\u0016d4\u0000S4\u0002?&\u0001Ki|`a8`\u0004&\u0016R2ɛ#B\u0013\u0005\u000e0\u0011\f$\u0011'`\u0015\u0000V+@]ܟ\u0012К`dά5iF\f8\u001ak`p,籱͸]/\u000eK䁸VEI\\6lɈ\bO@M\u0010\u0004\u0006`y\u0015\u000f W\u0014\u0010\"B<|\u0001*9\u0011O!#\u001b&\u0002\u0000/9'!Ge\u0010H!\u0004@\u0013>\t\u0018j(DTkۜV\t\u001ds1BKB\u0006D4\u001f\u0013gN\nׅEs)Ϊ1\u0019-?\u0018\u001e\u0013el\u0005\u0012\u0006\u0003V \u0007jaBH\bR\u00068\u0000n\f=nJ\"=\u001e5\u000b$`v@B\\B\u001f@~`T\u0005_>\nw\b%[b\u001d\u0014\u0019o\u001b3\u0001gm T*\u001byV\u0019Ϩr\t*\u0014676,WC\u001c\u00032#yeNv=.8n\u0019lq;&Q}\u001dp^vN\u0011j;R\u0000~\u0003H\u00117ҭ]3>]\u0000A7s\u0018P\u001c\u0006\u0001EWn\u0004>>U9P\u0018\u000b '`&\"}p\u000b؎*\u0002u؎Uk?@k7A}\u0016Sk/εkޘO?4\u0012AG\u0004\u0005ER\f\u0005\u0019\n᯽T\bBJ9'l\"G\u0003m#YyPn\u001e(jm6jUG8vQ{\u001d\u001d\u000eA\u0010㒇?y\n]\u001fF\u000f\"%>+\u0001t\u0017T7Gئ#j\",N\u0018\u000f\u0014bo4k^i@(^\u0000\ne3D\u0002pA(bAA\u001a\u001b\u0012\u00077A4AB@;\u000bhWC\u0002\u0010\u0011\u001b@\u0005Iw\u0015\u0011j>\u0004\u001b<ٰ\rt\"JT)2gnF\u001c͒U\rGg=>N\u001b0eO\te\u0004e\tC³0xn\u0012,\u0000cf7`f_\r*\bdv\r2{ :t8@\u001c\u0000\u0010mBP0$*2\u0005A\u001f\npfx.\r\t \u0004\u0011\u000be\u0004\u0018e?\u0014\u0000I5'ĥ%Sy.t^ϔ\u001b]\u001c\u001dԤ\fI\u001c\u001f\n\u0001\u0016)з\u0015\u00009W$Ey\u0007PlS3\u0003.k\u001bѠ\\.o\u0002SQ\u001dݨKKxh/\u0010|CX\ba[O5\u001c&(\u0007[ P\u0018\u0002)1\u0004nЪ0!\u0005Ah\fD\u0002ݼlԱlSMPqX\u0013\u000b]s04\tV\u0019\u0010Hfg\u0006k\u0004e(%iَ\u0006ria)@`\u001faVp\u0003\u0002¤\u0016\u0012G\\[%\n|J7TP\u0007>&O\fmq8K\u0000 +@\\d\u0011G'uk\f\u0013\u0000W\fj,K˺`@lX-ߊ&_\f\u0003l,\u0018M(y\u0016͢Y>g\t\u000e/X8#qCXE6\u0018o0\\#Kp(e,*5^5^5^Oeye$8etk`2+0\u0016r\u0014\ru\"'g#Nqr\u001a!\u0005>\u0002M>\b\u001d\\.UR'\u0015\u0005W=٨y\b^J8\r\u0007\rd\u0003!\u0014)hx\u001a\u001ciFJv{㳋DQ\u0018K414Uf(Ty(RDJŒ*=aҏd\u0012q$Ӈn\u0019V\u0011@D'\u0005:\u0001\u0015qRw\u0003\u0005\u0007\b\u0005>;?.{\u001c\u0002ת\u001e}!XM\u001e\u0011j`\u001d\u0010qȤ$`@9@IL;ȜJ\u001e8DgdN\u0016\u0019UIt\"H\\tv\u0017Kt샢\u001f*\u0019>`i}\u0001;y4*l@\\\u0004AǼ\u0005k$4\nؙ¨YCCەVO˭6sh\u000f0\u001a\u001b\u001b\u000eD\u0019{\u0011\tZ0\b!\"0Eh0Aˀ\u000b\u0000V]jȐj!U `Է흎jR\u0002-1u-\u0017\u0001\b\u0015J˴լL\u0015Ê\rM\u0000t9\fPbH\u0001C5܄\u0011xOB^\b1\u0003\bнq3\n)B:(\bGD1[\u0004=\u001aT@h@Bf`3\u0018_}\u0012\u001cMx\u0005\u0012\"-.\\\u0014VR%\u0015_n\riG\u001a.Uog#/\u000eQ\u000b\u00000J\u0001\u0004Qf\b~YbeN\r[2\u0012ր-\u0014\u0007q\u001f\u0002'BJ@#R6|6\u000fr&p\u0013(uR\u000fhД>\u000b\u0015\u0010\u0016vɧh\rd7&V:Tr\u0019؝\u0003\u0000\u00042+\u0011NTWeRNsĠ,&\u001b\nj6U\f)\u000e\u001eƣ0dRX[\u0013ဪ@G5[Hj0[\u001f|\n\u0010Ǝ\u0015\u0017pC4\u0016\r\bb!ur\n:\u0000n1!\"N|?\u0018bJ&5%m\nV7\u001c\u001c\u000e|\u0001+O:aDQ\fa'\u0012㫑pIAM\"\rRʐ\u00124\u0007e>Ő\u001fr\u001fX\u0001U@?\u0001[TŀF(x\u001bd|\u001cu\u0002$q-x`\rO\\a`\u0014\u00054\u0003\u0000\u0013|6a9\u0017B\u001b+)u[B\u0000І\\-Ky9\u001cr)\u0006\u0010\u000f`>`4)\u000fQ׎\u000fb\u0001krP\b\ne/\u0015a\u0018V:\u001c\u0004X\u0003i,ifha*L\u0017%d瘥C{\u0017>/\u0004\r\t\u0016\u0013\\hDZ\u0002G]H-X8@\u0010C|JHYS\ry,9\u0003\tEd!|t\u001f\u0004uHuq\u0012\u001co&(*.x*)3;CT\fsތ\u000eFT] i\"[O6\u001e]Z\t\t\u0018\u0018Da\u001b\u0007Q\u0015|G\u0002H\u0003O\u0003F\u0018\nFʁАM$ksqL\u001d\u0002=!򉓀$@\u0003Pm(`hN3fM\u0015all,`H\u0013zRrL*\u0001V\u001dclg@&\u0002rÉJ\u0012#X%f\t\"2 Y,\ri\u001c4$\fi\\]ƻS\t\u0001V\u0004\u001cK\u0004@01d3ݪJ)&\n\b%~>期\f\u001a',\u000bٽ\\\u0004.|\u0018\t\fδ`ө)}\"\u0004Df\u0011\u0007f\u00148\u000fS\fq/F#ֻC0\u001aO\"/\u001fԥA`J^\u0002\f9\u0019E?D\u0011;|Lr\u0015c\u0016qE8\u0010\u001d05\u001b\u0018kQڀ\naPd\u0011g` |\u0019:V<>b\u0013k\u000f\u001e8(\"\riC*KHt\u00041\u001fi1.xv-\\UHKQB\u0004|<\u001b~>\u0004\u0017\u0001bA^6m\u0010RRCv\n1\u0016\u001dc\u0004LHb\u0003\u0016~Dr\u0000xA,}Tk\u0013y\u0015aOQr\u001f}KƽU֜@m?gC\u0012x?Zle0,ɐZ\u0011N`\nZ\u0018Ӌ\u001a=DlS@){\bXX\u00180͹J^\u0000{5Xi-\u0013k:I!w$v\u0001H\u0002i y\u0006,)\n\"_@0X`\u0012]\nD-\\[!\u0013>\u000bL\u0006׭\u0011oׅ$!\"\u0004\"[ϛ#ڴânG|,nG\u0003oi{1h:#X#\u001e@\u001fP\u0000=\u000f9q\u001a2ZO\u0013s9dj])m9\u0006eHeTKh\u0018Xl/\u0015A\u0014\u001dbWn6Uf;l\u0003ArkW\u0005t1@\u000f&,\u001eh܎\u001ex\u001e\u0005\u000e\u000b&P\u0006uF$oG\u001f\t^\u000eG\u0010\u0001G\u0010tP1\u0010\r\b\u000b`{\u0005ݣV}ުFAQ[H-[tVBt]v\u0019bXsp,\rD;H$\u000e1Q\u001eӢ\u0019B:>jM% \rVp`^a\u0004\u0005\u0001Coڵƛ\u000evV \u001d\u0016\u001b~G\ni_ⴧ^\u0000MHJ#vip`\u0019/>+\u001cz]=}>zVhH/\u0007`\u001c>\u0012\u0013[Zzc?$\t\u000e\u0010\u0015?\u001eLj6yֱυŴ\u0002\u000e\u0018`Ho\u0005\u001a.}v8[\u001bsv\u0001ftvFtvKuĩ:HPg?%Pg#\u000f\u0013ssQ9HpAzZB7߁\u0016b\u000eg䇎\u0002\u0005F\u0017r8Mi[\b\u0015\u0018\u001fA\u001d9'Ba\\;\tG\u0000S`\u0000J1va\f%䝀kޟI*ooN:f\u0006ÒrfK\u0001@_\u0013/\b\u0002n*m{\u001cygr\u001d*P\u0011\u0011h_!r\\u\u0012t\n|ռ\u001fP%\u001aYa3\u0005mx\u000f',Euu\u0016\u0011/JZ\u0000uWE\u001b/tE\u0002\u0006y\u0001y<\u0002\u0003,\nA\u000b7(\u001c1ӕ$$\u001eL\u0006϶P\b\u001f\u0006y͠† ׻\u0012KsANc+dzA\u0011^m\u0018TH&=@(\u0003(vx\u0001?\u0000\u0001j\u0012ǵ\u0003G#\tl%T\u0001q{O\u001f\u0010= >ψZ̍Mt΍4-\u000b\u00128J:\t.@t=\t\t\u001b\u001a\u0012>\u0003}A#VEP@F\u0005([\u0006\u0000\u0001DQC\u0018|\u0007\u001bדkDHX!\u001c\u0001ES]\u00068h4Q\u0005leEx8s\u001a7066nc[p\u0010\"ę$\u0003!^g7b;*x\u0017\u0002\u0006|\u0013\u0002(\rCP\u0000/XQ^`f5BD\u0012CeAn3q%j\u0010D VX\"\u001e᮴\u0016\u0011bzѹ-?ߤ'o\"fm6\u001b 7x}!$C\u000esyJKX\u001bDB\u0001'\u0018|7g}\u00053\u001eR\u0005dZ\u0015\u0019@ZCY\u0015j\u0014JA(E)X\u0000G!\u0004\u001aF\u001b\n\u001aF[>()6\u0015\\ \u0000q&\u0018:(=t\fF*\r,}Y\u0000O[\f0_b\u001a\u000b\u0000e\u0005\f\u001a.\u0002'\rB\"|D؉\u0014\u00111\u001c7\u0018Hz\u0002\u0014\u001c`\u0000`.Y\u0003@1\u0006RQ#9\r\u0017N=\u0010{(h\u0013u.\u001f\u0003/VdlP\u001da8(ZA\u00188?Ju\bQ\u0011.hPBY\u0018U\u001a,\u001cFl&5Aj0\u0011y&\u0012\u0004c\u000ef\t\u0002UIa\\й\u0005B!K4ed>\\^8(\u0016\u001b\u0014|\u0016\u001b\u001cul\u001b\"C2gE\u0005\u0003IbDǠŁI\u0012ӉW\u0001\u0018S\u001a\u0001\u0017/nD$Tu8Q\\O)\u001aY>%h\u000eh;5O\u0004NyZp4\u0000=J\n\\6*#bDK憣p\rCY\n,GN$˱\u0002\u0012q\u0000[8F\u0010**\u000f'+dsDB\u0003J QLT(ڷ\u0005p?ΊhΏ00\u001d\u0017d;..g\u000esQ(֩UԂE\u000b4.2XmdY\u0015 I)G(Χt\u0004\u0000)(,r_\u0013iV!9a4a\\X=2T\u0010>:\u00103PP\u0017hA\u0014hAN)\u0002U\tr))\u000f;,&|b`k\u0007b\"\u000b)sTjhe8M\u0015\u0001\u0013\u0006&@]Z\u0015\u000e\u0015lF2-+7J@3rm025Qug\u00166+\"M\u0005V\u001dO[*v'Sv)0I{}\u0006\u001b\u0002G](C눐p\u0005\u000exMd\u0013̪Evu0\u0003ӪlQګ)[\u001bb/Q\\k\u0007\u0007\t\b\t\b+:\u00062+BXVP1K\u0005\u0014?ycj\u000e\u001e۽_jm}H\u0018ވ\u000b̘rx&\tT\tZf\"\nLǭ\u0005\u0015\u001ePRPJ\u0005\u0011#\rBDdP&dK\u001d$i(\u001f\u001aP>(^ @\u001a\u0002&\u001aDlj6!\u0003n\u0003\n\u0002=P\u0016 33\u001c$\u0019i;\u0018D!p\t\u0003[\u0013_]|\b~8EE2V\u001cS\u0010\u0012=Jf\n\u001b|!jb13Q/H:.' (h[`љ.R:\u0018w\n\u001b^\rI\\$p)>\u000fDJ\u001f\u0016C\u0006L\fvKN_`G\u0000ZKBkbjzDNRmZ2\u0017\u0011\"G<\u0002\u0007>4t èUHV?1\u00151\u0013c.MH\u000fo\"\u001eD\n\u001fJfj,>H~\u0004\u001e8&zf\u0010(M<:40+.m\u0004؂\u001cU\u001a%ҥ!$*_xr{l*\u0016Ydh\u001cc4V\u0002Қ596h2t֊:\t\u00148\bvgQl2T\u001aD\u0014\n\u00158ͦ^\u000e!\u0003`{bM\u000b\u0014\n9\u0002\u0016fxGu\u0012mЈ䳮\u00150\nT\b'\nȻ_S47X\u001aM\u0016)j\u001d4\"kjo\u001e«\u001f\u0016-6Wn\u00074>SHa\u0001A\u0007WI\u001a\u00057B#v_!6\buTU!9Q$l\u0014T$(\u0004%\u0005(Ǥ*BIKB\u0005ıW\u000fy,f嶷\u00008lJ>O{\u001b/>ۀ\u0003GB+F\u0018Va]X\u001d[\u0018\u0013'\u001c|\u0010\u0005h\tHBw,OwYA0\u001fġ:܄#C\u0005g-\u0013\u0002S\u0007(\u0015i8\u0006iH%GӾ\u00194\u0016Pg),\u0000\u0000.LqɠU2:\u0012`\u001d=ei~7olȨ1@\u0012\n\u0007f\u000fլwIdm\u0014ma8\u0000~,Ng\"F|@\u0012\u0011aF\u001aZ-1d[\u0019{-hP^\nPwKT e\b\u001d\u0002X\u0007\n\fR<Љ\u0017\u0016 w6 \u001d)\u0018ɩ|n#>#;\u0012\u000b:\u0013\nScbU\u001b<\u0012W=^5Ix=w\u0000\u001a=\u00021l\u00011\u000f\u0001Kɤ\u001eH\u0011_\u00030z}S`G`Z*\u0016k\u0000{(\u0000{eg\fv=EE\u001f*\u0018h\u0014\u0015?\u00174d8Q\u0015\fM>[\u0015\u0019\u0005=NSx$\u0015:xngX$\u0013`,w'*J-uyv_wY:b\u0012^!\u0007ېZ\u0000\u0018\r$ۊӄ.l_pC=$(\u001b: NBK*c\u0011@Su\u0011it=1]E麻t=p^L]8J]opx\tVS\u0010l\u001eS0Z\u000b]WĐ:\u0000BS̖I\u0014di\u0014\"V\t L\r)GL\u0007\t\u0012r5rls}p~n+T\u0015Cu@\bJ҉\\XzR\u001e\\/A\\\b&=o\u001dI<\u001e\u000f\u001b\n\u0007\n\u0016r\u0006GH:\u000f%z׺QjK\f\\\u000f2!S\u0001\u0014`\u0006u:\u0004zѸ\u0000\\\b@K6\u001fe\u0013zhm=Ŷ\"^\"\u001e\"3[\u0007\u000f\r3Ϣ~b\u0004nOA;\u000fy\u0014\u0003\u0015pP7t;\u0013\f0'\t\u0018Xc\u0019zZS݈**M$\u0006@\u000b\u0018Ezt3\u0013n\r[YC\u0006\u0017TEϋ\u001e[o-ԭNu\u0018u{ \u0000B\u000by$/%xpF\u0019[E9,:N˶\u001aJX3Sd\nX\u001e hb0M|/O(\u0002@ڏw>t|?Ɏ]g1f,W5\u0000\b\u000f\u0018 d\u0010-\u001a\b\u0012\u0004:\u0012Og\u0016a$,۴6Ew}\u001e\u001bD\fhBp0\"ŤnH\b>`Bb\n\u000er\u0002s\u0016\u001a]4\u0002{(8#\u0002\u0000)a\u001e\u0000Ӄ\u0001\u0002'Kcy\u0004kD'\u0001\u0011d\n(4^3̂a0\u00194-\u0003qF5y\u0018f\u0007E)\u0007M--\u0010W\u0016=\b\\z\"յ\u0004M} P6@w=$лE%1\u001d膘\u0013 \u0017Xߥ\u00038\u0015\u0003\fXhֆNia\u0002\u001ebzE<ފ>(c)g5m7!rF\u001fq\fi\u0000Z\u0019T.ȥCSDr\u001b\u0004\u0006\u0015X X[EpP,Al.\u0000,\u000e\"v@F\r;`.sڷA\u0006\n(\u0004\u0001\u0002sz\u00186}zB\rЎg\u0001\u0004&r+o9k#Du\u001f\u00156'R.$e\u0000\u0004\u0019\u0017S\t)aG։Ķ+;;>.Qcʜs\u0010>;\u001f50xи H-1vcM\u0017<1\u0016\u0016pt\b@PcCΠ\n9\f*\u0015D\u00108j\u001b$yAu\u001fg֨AЭ\nH\f#l]\u0019\u0015a]\u001c8\ti\u0003\u0012f\u0016VJ0@H[\u0012\u0017G\u0010tn#w\u0017b`\u0006\u001fq3\u001aqX\u0010X@qh\r\u0001G\thQ%\u0015O&J$js\fb cd9 I\u000eŢD\u001c\b4\u0014\u0006 YRNE8҄z^\b\u00185 \u0013ܚ\u000e]Y\u000f\u001d)\u0002t)=\u0014.\u00003_geq\tsX80\u000b&\u0013\u0011W^c\f<\u0017L0Ȕ`\u0003K(}6B9\u0012T\u0014(-{̔7sNr\u0014ԂUV\u001a7@Gh$Xx-TЈذQXh~\u0006ӈ\u0006\u0000\frt#\u0003_aP$l\u0006\\9#\u0013u\ng\"\u0017N\u0007ߜ'M3@W\bZ\u001fE\u0005@J곯P\b(fž\n\u000f\u000eIt<{d\u0016ߛEdbBVX߻p\u00104~\u0010L-\"\u001d%W\u001e4O\t;f\nV6KԾM\"\\@\u0000QqAWRVjN+M\u0019UmyzKlRx\u0005\u001fӄ`xE\u0014L\u0016 \u001aD$J\tJ5HW(+=!Q2XO3\u0003W6S6=5>+ZsB ة 0Z8!\u0017N9z\f;E\u0011'PܳRdzRƣo)\u0002(\u001be\u001dʓV׈l)Ze\u0005^S\u0001\u0002\u0010o\u0010\u0016\u001b~ZI4\\\u000bNycg㊝\u0016\\Q\\вQ@a>S\u0012:@T@+P\u0001ĕil(ʵ\u0000fJ\u000bjgs!)wX&b\u00142hH\u001bQA\u0016Q\bd*hDA\t\n1_X+gؐfM\u001czi/\tN`Tv}F(m\bU\r+ \f\u000f8\u0005^S\u000b>9\\v\u0000v8KaV\u0000\u0007\u0015-3i}OX]>m\u0000\u0017n]oנRiмks9@+U\u000eN\u000e>\u0010\u0002\u0002\u0013ׄ\r'v\u0018\u0005\u0015S,/\u0010LJ0)\u0015\u000e,+4,> \u001b\u001f9a\u0016\u0015g#e%6\f{\"|\u0000pt\u0002BI\b\u0015\f4}\u0016w쨳\u0001HD\u0006nb&d\u0000ش\u001dpy\u000f\u0017#N\tO\f!\u000bD\t[\u0005\n\u0006k\u0017@Jϴh!jT \u001bg\r\b\u0004\u000e\"iM`~ـ/O\u0006?kBGv\u000fе\u001cu(iO ,*\u000eN@8wXX\bAí\u0017Z\b\u0001=DHƸ\u0018!jp/,p\r6\u001a\rq4\b\u001bh ПYKD7\u0013\f\u0004J1\u0004\u0001/\u0003\u000b\u0016>Zsx*\u0010\n\u001c\n\u001b\u00105^pb\u0011\u000f\n\u0010\fJ\u0013بBKD~V;(TID$U\u0003U\u000frEiz\u001d>q-a\f\u0010>vl\u0015E#\u001c1O2\u0002po# ۂGr͉|0J\u0013͔@05Ec-/cByQ\bF\u0001f\u000e%vn(G\u000bTБKW}1VH\";\u0012\"\u000e01E/N\u0004l&UfX4B(\u000ec(h{Px?w[x\u0019:E,ޏ! q\u0004RC \u0017D(lEu\u001cZ\u001cZ2\u0004+U_\u000e\tg'\u0010N\u0002@O'a \"\n\u000e\u0006$\u0006GD,6}9u\u0006<\u0007+nQ-\t[4ʄ\u0019ZB{\u001d<ΛA_ncDZW\fYZghxԩt\b\"R\f<5'TeQ\u001a\u0017$\\d\u0000`K,\u0017Z\u000bl{\bK\u001c\u001f\u0011ܓ>$d]$mO\u001c\u001cm\f{\u0016+X\u0011\u001fN&I\u0003\u0012\u001d}cpt0r3AA\u0010\u001e*\t:p]y\u0017F\u0011̻\tD\\]ML \u0019ģ\u0013oI޸`1Ph\u0015>텆 ܅Jv=1]4>HAqh\u0001Dl\u000b\fj=\u000e,R^@iތ\u0013Aهf;]u(N<{Af_m\u0003NY\fP:vDj\u0011@%\u0006\u0002N\u00001{+r\u0002=݁)\u0003\u0019;\u001a{iǮ#;JvQG ;gpBcC\u0001$D8ʸ\u000bYgB\u0018\u0015S\u0018MVt\n;j)\u0003b\u001fxU1?\u0010&L\u001d\u0011#~\u001eb\u0007\u00156;[VC\u000f\t)ĉ\n\b+KY\u001bq\b9@r\u000fM\u001b8SN\\\u0019\u0006<\u001aZ]\u00112a\u001dndz9\u0011\u0016\u0004u\b`l\u0014`\u0017\u0017X\u000f)\tp\u0004\u0002{k\u0002\u0002{\b{[\u0002)\r \u0006:}\u0006`<,Hn>8Nqxz0m%PM\u0003\u0005Atcgm_xd-&|(.P%\u001e`\fš?'\u0014ԂuA^*5r|\u0005b\u001a>\u0000h[\u0003,\u001c\u001d=>F҇Z1U*\u0005LPz,4{t^\u000b7\u0004\u000b\u0017X\n\u0013uu\u000fygԽ-\u0006IS\u0000XUZ_kz\u0005pvp^\u0013^\u0017S\u0004p3\tk\u000fNM^!\f<\f]*6+B\u001auu\u0001tlt\u001d$\u0015\u001e]c]*Ml\u0000\u0002\r\"\nOuJt\u0015:\u0016\f|Ӷ\u0001M\u001f;:HR\u0003\u0005'jb9u@J&p\u001dp=3\\o\u0018wb\f}&I]P\\\u000bK~Zz=z\u0005:e][\u001d\fmt\u0018Ծ\u0000۩Sjp\nuWC5~\u0004᳖%,=rSͰ\u001b+D\u0019`Q+\tiAꢆt=•TJ.B9\u0004\u000e8\u0001\fU|_\"k6;AtP\u0010\u0012\u0000\b\u0004\u0003\u0012E\u001a\u001bY4\u0004\fVJK4 WYH}W4HBv\u0017D\u0000\u0001XB\u001d󥕚\u001ab+@,RC\u0011O\u0007sCFpv\u000eԑ\u000bM\tۼjL\u001c\fȊ5:ԑtP+|\u000b\u0006O-Z\tWw%\"5EG,\u0003[\u0002d~\u0006}\u001d MP\r<\u0000rE\u0013B}䖰\u00021N\u0002>\u0004|\u0001/B=\u0012D< *7\u0013n>a\"\u0012}\u001eq\u0003\u0013,ѩ\u0015\u0017ԍ\n}\nA9O\u0014x|nAKQ\u001fIFբ&ѣ\\i\"a3\u0003!J>\u0010\bN\u0012u9j\u0015!e0FQ\u0016b\u001cYU\u001c\u001b-r\r!w) \u0003C͙cKn\u0002\u0017̡8:y>cȧ+ckFX\u000b7/\fn\u000f\u0005ŧ\u001ce\u001d\u0004\u001b<ѧ}k\u0001\u0007޵`CN$C%n(!d,B#35\u0004\u0001\u0001+JJ^thw\u001e\u000f\u0000\u0019b\u00002\u0006芍\rP\u0016\u0002A_McU7OI\"\b\u000b\u0006\u0012X\u0006K`0Ph\u001dYsED\u001bf\"\u0003Ҷ&[!\u001eEDS1\u0018V4\"\u001a\u0006yZ_*r\u0012t&D2\u001fEl@\u0014NXlNꨙ\u000b\u0006>3N乩&R\u0000Θh!D\u0001\nh*\u0001\u0007鞫&T\u0002\u001c7\u00121=\u0007Bc2XW%b9@Fd=\u0019\u0003v\u0018RNI\fP>+`PI\u0017쭵c\"Č\u001f\u0018<\u0006ex֏\u001e(6%4Xvʾ+MOdRE\u0005^k\u0004(׀A6mZ0SGb}\u001d&KHˢL+An\u0001\u001a\u0006\u001a2[J՘Es^@p|\u00118>\u001b+IEsZPxD*\u0005MYa#\u0010\tO9\u0015EV\u0014곈ˡz\u0004Q+WCGp0\fSZYX;i\u0016c\bڏ&ZΣ\\O:+\u001dܽ\u0006\tD9L>\u0000\u001d\u0002\u0004\u0006Q%lJZܦ@uRrFN%\u0004-(c\u000fJ࿂cu4dB6D[D,G~yE&Z|Z\b\\\u0006Gn\u001ag.yU(\u0005&1\u001c*\u0006{a\u0000\u0002(8\u0002\u000es**9j\u0002ZRqDaf;\u0004̶Fv\u00180\u0019&ژoy\u0001\u0003\u0019\u0010\u0010\"fEhx3F.\u001dǨ\n*~E.R\u0001EAD\u00065l|d\u0019.FP\u001c\u0016݀c=\n1*FkTK\u0018v\u001a\u0017\u0003rX\u0013v[0\u0004s\b`7cb\u0017(LR\u0005j\u0006\u0014(\"20)O\u0006m\u001c\u001f\t屸\u000fuq\u001f\u001ck\u0017#f\u0013C\u001c8T^b\u0016#9\ny\u00001!A>c9nT<\"`G!BH2\u0011\u0019,$˓\u001f9##J|\u0018\\\u0018\u0018:\u0012\u001aDIop\u0002L\u0018.n\u0006\n-\u001e\n\u0018᫋\u0002?g\u0010\u0012LRU$\u000e&(1.,j\u001e.1gR%b1\u0007Ll#r\u001fZJJ{I\u000e\rl84J!\u0014\u0007'R'O+\nb7\"4z\u0006:g{2A͑\b`4\u0014tPsCV<\u000fqk\u0010A@Ȉ{B%b##,%rke)>BU\u001eI҇TfXp\u0003zK\fj\u0016UP#\u001b\u001fG!\u000f g@b\u000eӭ%Q$֎B-UⳌǁ+1=B:Pi\u0002d55YV\u000f뽴Hj\u0006\u000e(\rz!*p\u0012\u0001Vj6]B\t\r\fV\u0019\"\u0013#\u001d\u0013\b)\t\u001ap,lUɕ\u0011,\u0012tr\t+\u0016a\b\b*$P\u001aPڠB\u0018\"x0G3!V!pŐN#\u0004,r_ej\u001cÁ\u001e\\ҔdK\u0013l\u001d\u0007ޝL5\u001eDz?2\\bA\u0004xa\u0015j/\u001ar$X\"`Q\"RUN\u001e\u001a1\nVYQ+\u0017\u000e[>{9:\u0017y]]41*\u000f\u000esg[g@\u0000!3h7j\"\u0012,7+\u0001N+\u0007#vYQfD\u001f@\u0002-JsB^l\u000eP@I\u0006Je\u0019\nl1>I\u0005\u0012t&\"\u001fA\t\u0016A\u000f.A\rt\u0007^KDpBAV\u00070\t\u0013hbbR\u0007TP\u0003\u0015?\u0010\u0018\u0005bv\u0016Ǧg\u0010Xv4Ӟ\u001b2i|@iEP\u000bK\u0005 vвBkQ\"\u0007v@\u0000\u0007:;[\u001a\u000bgB\"\u0004KZi[\u0013n\n<;^\u0012ѳS\u001ep\u000eA@fWm\u000fa\u0011\u0000\u000e\u0013(\u0018,\u000eܚv@0%gjkKFz { rovDdTd\u0000`d\r\\Y\u0014Yv\u000f&˞Ʋ\u0012'\u0002\u0010g:.\u0001l\u001003\u00165:\\BT(W0K+:4\u001eHis->tw;\b\u001bb\u0007\u0013?@!}:bhcُ}\u001c\u0005\u001eűR;\fm6\u0016;i}^b?a^ !ƺ`l4Tg\u0016\u001cK\u0011r\u0007\u0014\u0019M@.KJɁ\u00020.hf\u0005у97tU\u0012\bV5s\u0010r \u0013udz^½}&\u0014\u0010e\u0005\u0001ye}\u0011E\u0017u\u000fx}\u0003D\u000em\u001eC3\u0019+*ѤfzMn\u0013>\u0001P$\u001f\f(*\b\"\\TI\rq𩡨\u000b)ueu\f:\u000b]D6\u001e/\u0016g\fNz\u0001xg\u0002\u0004xk\u001e\u001eh}<\u0000\u0000\u0019\r>Vc1`亏\nRdz9U٠. u\u001bD\u001c6)vjQ.\u0014\u0013:lxiܮ6띺z]Wtخ\u000f\u000elӎ:[P\u000f|\t4ڭ>GM{>0U\u0004خjܴX\u00122d#\u0012hd)gȝll9[$|X涱\u0012_1xտs@-z\rF!\u000b;\u0014bl>bӦ\r\u000eb:Cxqxl|߉O,)\u0000\u000b\u0006\u00140y%tUl&2\u0002nB\u00144A\u000bp\tHW\u0016b\u0015,A\u000fv:/% z@P.\fJ\u00052zl-zl/i@i\u0012\u0013\u0014`\u0011Pj\u0019:O\u0001x\"R$gj5B\u0000<$\f3\u0003\u0002{匩_r\u001c예\u001dEfRGdch\u0000\u0011.$j8ε\u0004%:\n*h\rAJQ'\u0003\u0002.\u0011O\nq\u001d\u0012oH\"lAZ׀$bhD́\u000f9Id`,JVj\u0014*G\u00040>\u001er0\u0018ΈI\f\u0002\b@$-\u0014\fe9ۛ\u0019+\u0015%)E$!8U\u0000Ŗ\b\u0012\u0005\u0004jE7m]DE\u001a0\u0016!aFvHH\u0002G!6`m&6\u0012!\u00046J\u000e\u00075\u001d\u0017N\r@S\u00025\u0002\u0012\u0018aq\u0002_)\u001dWu>\u0013\u0015q\u0002ª\bVߩ\u0004'XI\u001f\u0007\u000b15Xϴ\u00113\n=[e HY&ri\"\u001e\\kPD]8EOCDV\u0000t2a5\u0011\u0017TX]U]\n:9\"|\u0012x\u001f+U1>G.+\"%TD_2^P2^kF\u0018\u001dW|:.8[2!\u0003\u001cj@l\u001aj^g\u0006!S!i\u0010W:Jt\u0014\u0012٩@\u0015JO]CZ Z]\tT^< \u000bڹceN-i 3O\"V($\n\u0011\u0000*\u0000J{\r1~\u0011C\n@\u001f\fO\u000e\\\u001e\u0014d\\\u0003\u00046Ә !O\u0005t84\u0000\u001a\u0003\u0017B\u0017s|JipNi}4\u0014\b3K0\"h\u0013-ٟSYDn\u0017o7ph^\u0012\u0014{?j\bÛpq/a\u000e&\u001eZ@@`p\u0010eV,\b>uBZ\tY\u001e\u001fC~r\u000fƨ\u0013\u000eh\u001a\u001dAW\\{Z] qf46\u001c^\u0001_; U\u001e|q\u0000\u0014jt4n)`:F\r.T`\u001d\u0005VJpl\u0011aҕ\tj|\u0005ʇ\u0004\f!\nN\fQpc\u0002Y\u0005ľK\f\u000b@L\bU\u0003\u001bP<+\u0002W\b+CLǝ<(,J\u0010Њ+OF~\u000e\u001fK\u000fi\u000f\u0000\u0017#\u001bAn\u000f'R&O*:\u000bgl+WYȇ&\u0000\u0012kBG~\u0015\u0000\u0002\u001e\u0015)i\bҺ 6\u0013\u0013|IZ\"\u0015\u0006\tL]\f$բmY\u0000QX\f\u0011\u0001)1\u0006C\b,#_\u0013\u001fG\u001bh\u001ch \u001e\u0010t֩AD\u0019\u000fqg\f\n8`-x\"/BȬ\u0016?SQ\u000ek\n\u001b!j.aq,>\u000f \u0012G<\u0012\u0018dN\u0017g\tz#\u0006J\u001au\u0002G\u0003U0t4\t\u0012#\u0010>\b4\u0016B\u0007CMQ)P+\u0006!|D\u001ag8ŐͿcDŽp\u000b.GĖZK6c\u0007~uDdUK\u0013\u0014ƛ)$dzCl\\рrbj\rendstream\rendobj\r36 0 obj\r[35 0 R 34 0 R 32 0 R 33 0 R]\rendobj\r62 0 obj\r<>\rendobj\rxref\r\n0 63\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000194 00000 n\r\n0000046999 00000 n\r\n0000000000 00000 f\r\n0000047050 00000 n\r\n0000000000 00000 f\r\n0000460901 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000460974 00000 n\r\n0000461395 00000 n\r\n0000462927 00000 n\r\n0000528515 00000 n\r\n0000594103 00000 n\r\n0000659691 00000 n\r\n0000725279 00000 n\r\n0000741267 00000 n\r\n0000806855 00000 n\r\n0000872443 00000 n\r\n0000938031 00000 n\r\n0001003619 00000 n\r\n0001069207 00000 n\r\n0001134795 00000 n\r\n0001200383 00000 n\r\n0000000000 00000 f\r\n0000460111 00000 n\r\n0000460042 00000 n\r\n0000460180 00000 n\r\n0000460252 00000 n\r\n0001265971 00000 n\r\n0000047527 00000 n\r\n0000069425 00000 n\r\n0000069191 00000 n\r\n0000460788 00000 n\r\n0000068905 00000 n\r\n0000069048 00000 n\r\n0000067978 00000 n\r\n0000068344 00000 n\r\n0000068392 00000 n\r\n0000459811 00000 n\r\n0000069246 00000 n\r\n0000069460 00000 n\r\n0000069847 00000 n\r\n0000069341 00000 n\r\n0000069978 00000 n\r\n0000069900 00000 n\r\n0000459906 00000 n\r\n0000460672 00000 n\r\n0000460703 00000 n\r\n0000460556 00000 n\r\n0000460587 00000 n\r\n0000460440 00000 n\r\n0000460471 00000 n\r\n0000460324 00000 n\r\n0000460355 00000 n\r\n0001266017 00000 n\r\ntrailer\r<]>>\rstartxref\r1266213\r%%EOF\r" }, { "path": "Production Modules/2OPFM/diptrace/_archive/2OPFM_2022_PANEL.dxf", "content": " 0\r\nSECTION\r\n 2\r\nHEADER\r\n 9\r\n$ACADVER\r\n 1\r\nAC1024\r\n 9\r\n$ACADMAINTVER\r\n 70\r\n 6\r\n 9\r\n$DWGCODEPAGE\r\n 3\r\nUNDEFINED\r\n 9\r\n$INSBASE\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$EXTMIN\r\n 10\r\n1.000000000000000E+20\r\n 20\r\n1.000000000000000E+20\r\n 30\r\n1.000000000000000E+20\r\n 9\r\n$EXTMAX\r\n 10\r\n-1.000000000000000E+20\r\n 20\r\n-1.000000000000000E+20\r\n 30\r\n-1.000000000000000E+20\r\n 9\r\n$LIMMIN\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 9\r\n$LIMMAX\r\n 10\r\n12.0\r\n 20\r\n9.0\r\n 9\r\n$ORTHOMODE\r\n 70\r\n 0\r\n 9\r\n$REGENMODE\r\n 70\r\n 1\r\n 9\r\n$FILLMODE\r\n 70\r\n 1\r\n 9\r\n$QTEXTMODE\r\n 70\r\n 0\r\n 9\r\n$MIRRTEXT\r\n 70\r\n 1\r\n 9\r\n$LTSCALE\r\n 40\r\n1.0\r\n 9\r\n$ATTMODE\r\n 70\r\n 1\r\n 9\r\n$TEXTSIZE\r\n 40\r\n0.2\r\n 9\r\n$TRACEWID\r\n 40\r\n0.05\r\n 9\r\n$TEXTSTYLE\r\n 7\r\nStandard\r\n 9\r\n$CLAYER\r\n 8\r\n0\r\n 9\r\n$CELTYPE\r\n 6\r\nByLayer\r\n 9\r\n$CECOLOR\r\n 62\r\n 256\r\n 9\r\n$CELTSCALE\r\n 40\r\n1.0\r\n 9\r\n$DISPSILH\r\n 70\r\n 0\r\n 9\r\n$DIMSCALE\r\n 40\r\n1.0\r\n 9\r\n$DIMASZ\r\n 40\r\n0.18\r\n 9\r\n$DIMEXO\r\n 40\r\n0.0625\r\n 9\r\n$DIMDLI\r\n 40\r\n0.38\r\n 9\r\n$DIMRND\r\n 40\r\n0.0\r\n 9\r\n$DIMDLE\r\n 40\r\n0.0\r\n 9\r\n$DIMEXE\r\n 40\r\n0.18\r\n 9\r\n$DIMTP\r\n 40\r\n0.0\r\n 9\r\n$DIMTM\r\n 40\r\n0.0\r\n 9\r\n$DIMTXT\r\n 40\r\n0.18\r\n 9\r\n$DIMCEN\r\n 40\r\n0.09\r\n 9\r\n$DIMTSZ\r\n 40\r\n0.0\r\n 9\r\n$DIMTOL\r\n 70\r\n 0\r\n 9\r\n$DIMLIM\r\n 70\r\n 0\r\n 9\r\n$DIMTIH\r\n 70\r\n 1\r\n 9\r\n$DIMTOH\r\n 70\r\n 1\r\n 9\r\n$DIMSE1\r\n 70\r\n 0\r\n 9\r\n$DIMSE2\r\n 70\r\n 0\r\n 9\r\n$DIMTAD\r\n 70\r\n 0\r\n 9\r\n$DIMZIN\r\n 70\r\n 0\r\n 9\r\n$DIMBLK\r\n 1\r\n\r\n 9\r\n$DIMASO\r\n 70\r\n 1\r\n 9\r\n$DIMSHO\r\n 70\r\n 1\r\n 9\r\n$DIMPOST\r\n 1\r\n\r\n 9\r\n$DIMAPOST\r\n 1\r\n\r\n 9\r\n$DIMALT\r\n 70\r\n 0\r\n 9\r\n$DIMALTD\r\n 70\r\n 2\r\n 9\r\n$DIMALTF\r\n 40\r\n25.4\r\n 9\r\n$DIMLFAC\r\n 40\r\n1.0\r\n 9\r\n$DIMTOFL\r\n 70\r\n 0\r\n 9\r\n$DIMTVP\r\n 40\r\n0.0\r\n 9\r\n$DIMTIX\r\n 70\r\n 0\r\n 9\r\n$DIMSOXD\r\n 70\r\n 0\r\n 9\r\n$DIMSAH\r\n 70\r\n 0\r\n 9\r\n$DIMBLK1\r\n 1\r\n\r\n 9\r\n$DIMBLK2\r\n 1\r\n\r\n 9\r\n$DIMSTYLE\r\n 2\r\nStandard\r\n 9\r\n$DIMCLRD\r\n 70\r\n 0\r\n 9\r\n$DIMCLRE\r\n 70\r\n 0\r\n 9\r\n$DIMCLRT\r\n 70\r\n 0\r\n 9\r\n$DIMTFAC\r\n 40\r\n1.0\r\n 9\r\n$DIMGAP\r\n 40\r\n0.09\r\n 9\r\n$DIMJUST\r\n 70\r\n 0\r\n 9\r\n$DIMSD1\r\n 70\r\n 0\r\n 9\r\n$DIMSD2\r\n 70\r\n 0\r\n 9\r\n$DIMTOLJ\r\n 70\r\n 1\r\n 9\r\n$DIMTZIN\r\n 70\r\n 0\r\n 9\r\n$DIMALTZ\r\n 70\r\n 0\r\n 9\r\n$DIMALTTZ\r\n 70\r\n 0\r\n 9\r\n$DIMUPT\r\n 70\r\n 0\r\n 9\r\n$DIMDEC\r\n 70\r\n 4\r\n 9\r\n$DIMTDEC\r\n 70\r\n 4\r\n 9\r\n$DIMALTU\r\n 70\r\n 2\r\n 9\r\n$DIMALTTD\r\n 70\r\n 2\r\n 9\r\n$DIMTXSTY\r\n 7\r\nStandard\r\n 9\r\n$DIMAUNIT\r\n 70\r\n 0\r\n 9\r\n$DIMADEC\r\n 70\r\n 0\r\n 9\r\n$DIMALTRND\r\n 40\r\n0.0\r\n 9\r\n$DIMAZIN\r\n 70\r\n 0\r\n 9\r\n$DIMDSEP\r\n 70\r\n 46\r\n 9\r\n$DIMATFIT\r\n 70\r\n 3\r\n 9\r\n$DIMFRAC\r\n 70\r\n 0\r\n 9\r\n$DIMLDRBLK\r\n 1\r\n\r\n 9\r\n$DIMLUNIT\r\n 70\r\n 2\r\n 9\r\n$DIMLWD\r\n 70\r\n -2\r\n 9\r\n$DIMLWE\r\n 70\r\n -2\r\n 9\r\n$DIMTMOVE\r\n 70\r\n 0\r\n 9\r\n$DIMFXL\r\n 40\r\n1.0\r\n 9\r\n$DIMFXLON\r\n 70\r\n 0\r\n 9\r\n$DIMJOGANG\r\n 40\r\n0.7853981633974483\r\n 9\r\n$DIMTFILL\r\n 70\r\n 0\r\n 9\r\n$DIMTFILLCLR\r\n 70\r\n 0\r\n 9\r\n$DIMARCSYM\r\n 70\r\n 0\r\n 9\r\n$DIMLTYPE\r\n 6\r\n\r\n 9\r\n$DIMLTEX1\r\n 6\r\n\r\n 9\r\n$DIMLTEX2\r\n 6\r\n\r\n 9\r\n$DIMTXTDIRECTION\r\n 70\r\n 0\r\n 9\r\n$LUNITS\r\n 70\r\n 2\r\n 9\r\n$LUPREC\r\n 70\r\n 4\r\n 9\r\n$SKETCHINC\r\n 40\r\n0.1\r\n 9\r\n$FILLETRAD\r\n 40\r\n0.5\r\n 9\r\n$AUNITS\r\n 70\r\n 0\r\n 9\r\n$AUPREC\r\n 70\r\n 0\r\n 9\r\n$MENU\r\n 1\r\n.\r\n 9\r\n$ELEVATION\r\n 40\r\n0.0\r\n 9\r\n$PELEVATION\r\n 40\r\n0.0\r\n 9\r\n$THICKNESS\r\n 40\r\n0.0\r\n 9\r\n$LIMCHECK\r\n 70\r\n 0\r\n 9\r\n$CHAMFERA\r\n 40\r\n0.5\r\n 9\r\n$CHAMFERB\r\n 40\r\n0.5\r\n 9\r\n$CHAMFERC\r\n 40\r\n1.0\r\n 9\r\n$CHAMFERD\r\n 40\r\n0.0\r\n 9\r\n$SKPOLY\r\n 70\r\n 0\r\n 9\r\n$TDCREATE\r\n 40\r\n2459698.743634259\r\n 9\r\n$TDUCREATE\r\n 40\r\n2459698.993634259\r\n 9\r\n$TDUPDATE\r\n 40\r\n2459698.743634259\r\n 9\r\n$TDUUPDATE\r\n 40\r\n2459698.993634259\r\n 9\r\n$TDINDWG\r\n 40\r\n0.0000000116\r\n 9\r\n$TDUSRTIMER\r\n 40\r\n0.0000000116\r\n 9\r\n$USRTIMER\r\n 70\r\n 1\r\n 9\r\n$ANGBASE\r\n 50\r\n0.0\r\n 9\r\n$ANGDIR\r\n 70\r\n 0\r\n 9\r\n$PDMODE\r\n 70\r\n 0\r\n 9\r\n$PDSIZE\r\n 40\r\n0.0\r\n 9\r\n$PLINEWID\r\n 40\r\n0.0\r\n 9\r\n$SPLFRAME\r\n 70\r\n 0\r\n 9\r\n$SPLINETYPE\r\n 70\r\n 6\r\n 9\r\n$SPLINESEGS\r\n 70\r\n 8\r\n 9\r\n$HANDSEED\r\n 5\r\n121A\r\n 9\r\n$SURFTAB1\r\n 70\r\n 6\r\n 9\r\n$SURFTAB2\r\n 70\r\n 6\r\n 9\r\n$SURFTYPE\r\n 70\r\n 6\r\n 9\r\n$SURFU\r\n 70\r\n 6\r\n 9\r\n$SURFV\r\n 70\r\n 6\r\n 9\r\n$UCSBASE\r\n 2\r\n\r\n 9\r\n$UCSNAME\r\n 2\r\n\r\n 9\r\n$UCSORG\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSXDIR\r\n 10\r\n1.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSYDIR\r\n 10\r\n0.0\r\n 20\r\n1.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORTHOREF\r\n 2\r\n\r\n 9\r\n$UCSORTHOVIEW\r\n 70\r\n 0\r\n 9\r\n$UCSORGTOP\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORGBOTTOM\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORGLEFT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORGRIGHT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORGFRONT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$UCSORGBACK\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSBASE\r\n 2\r\n\r\n 9\r\n$PUCSNAME\r\n 2\r\n\r\n 9\r\n$PUCSORG\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSXDIR\r\n 10\r\n1.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSYDIR\r\n 10\r\n0.0\r\n 20\r\n1.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORTHOREF\r\n 2\r\n\r\n 9\r\n$PUCSORTHOVIEW\r\n 70\r\n 0\r\n 9\r\n$PUCSORGTOP\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORGBOTTOM\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORGLEFT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORGRIGHT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORGFRONT\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PUCSORGBACK\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$USERI1\r\n 70\r\n 0\r\n 9\r\n$USERI2\r\n 70\r\n 0\r\n 9\r\n$USERI3\r\n 70\r\n 0\r\n 9\r\n$USERI4\r\n 70\r\n 0\r\n 9\r\n$USERI5\r\n 70\r\n 0\r\n 9\r\n$USERR1\r\n 40\r\n0.0\r\n 9\r\n$USERR2\r\n 40\r\n0.0\r\n 9\r\n$USERR3\r\n 40\r\n0.0\r\n 9\r\n$USERR4\r\n 40\r\n0.0\r\n 9\r\n$USERR5\r\n 40\r\n0.0\r\n 9\r\n$WORLDVIEW\r\n 70\r\n 1\r\n 9\r\n$SHADEDGE\r\n 70\r\n 3\r\n 9\r\n$SHADEDIF\r\n 70\r\n 70\r\n 9\r\n$TILEMODE\r\n 70\r\n 1\r\n 9\r\n$MAXACTVP\r\n 70\r\n 64\r\n 9\r\n$PINSBASE\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 9\r\n$PLIMCHECK\r\n 70\r\n 0\r\n 9\r\n$PEXTMIN\r\n 10\r\n1.000000000000000E+20\r\n 20\r\n1.000000000000000E+20\r\n 30\r\n1.000000000000000E+20\r\n 9\r\n$PEXTMAX\r\n 10\r\n-1.000000000000000E+20\r\n 20\r\n-1.000000000000000E+20\r\n 30\r\n-1.000000000000000E+20\r\n 9\r\n$PLIMMIN\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 9\r\n$PLIMMAX\r\n 10\r\n12.0\r\n 20\r\n9.0\r\n 9\r\n$UNITMODE\r\n 70\r\n 0\r\n 9\r\n$VISRETAIN\r\n 70\r\n 1\r\n 9\r\n$PLINEGEN\r\n 70\r\n 0\r\n 9\r\n$PSLTSCALE\r\n 70\r\n 1\r\n 9\r\n$TREEDEPTH\r\n 70\r\n 3020\r\n 9\r\n$CMLSTYLE\r\n 2\r\nStandard\r\n 9\r\n$CMLJUST\r\n 70\r\n 0\r\n 9\r\n$CMLSCALE\r\n 40\r\n1.0\r\n 9\r\n$PROXYGRAPHICS\r\n 70\r\n 1\r\n 9\r\n$MEASUREMENT\r\n 70\r\n 0\r\n 9\r\n$CELWEIGHT\r\n370\r\n -1\r\n 9\r\n$ENDCAPS\r\n280\r\n 0\r\n 9\r\n$JOINSTYLE\r\n280\r\n 0\r\n 9\r\n$LWDISPLAY\r\n290\r\n 1\r\n 9\r\n$INSUNITS\r\n 70\r\n 4\r\n 9\r\n$HYPERLINKBASE\r\n 1\r\n\r\n 9\r\n$STYLESHEET\r\n 1\r\n\r\n 9\r\n$XEDIT\r\n290\r\n 1\r\n 9\r\n$CEPSNTYPE\r\n380\r\n 0\r\n 9\r\n$PSTYLEMODE\r\n290\r\n 1\r\n 9\r\n$FINGERPRINTGUID\r\n 2\r\n{B24D42C5-1104-D64E-3009-0008848BA9CF}\r\n 9\r\n$VERSIONGUID\r\n 2\r\n{FAEB1C32-E019-11D5-929B-00C0DF256EC4}\r\n 9\r\n$EXTNAMES\r\n290\r\n 1\r\n 9\r\n$PSVPSCALE\r\n 40\r\n0.0\r\n 9\r\n$OLESTARTUP\r\n290\r\n 0\r\n 9\r\n$SORTENTS\r\n280\r\n 127\r\n 9\r\n$INDEXCTL\r\n280\r\n 0\r\n 9\r\n$HIDETEXT\r\n280\r\n 1\r\n 9\r\n$XCLIPFRAME\r\n280\r\n 2\r\n 9\r\n$HALOGAP\r\n280\r\n 0\r\n 9\r\n$OBSCOLOR\r\n 70\r\n 257\r\n 9\r\n$OBSLTYPE\r\n280\r\n 0\r\n 9\r\n$INTERSECTIONDISPLAY\r\n280\r\n 0\r\n 9\r\n$INTERSECTIONCOLOR\r\n 70\r\n 257\r\n 9\r\n$DIMASSOC\r\n280\r\n 2\r\n 9\r\n$PROJECTNAME\r\n 1\r\n\r\n 9\r\n$CAMERADISPLAY\r\n290\r\n 0\r\n 9\r\n$LENSLENGTH\r\n 40\r\n50.0\r\n 9\r\n$CAMERAHEIGHT\r\n 40\r\n0.0\r\n 9\r\n$STEPSPERSEC\r\n 40\r\n2.0\r\n 9\r\n$STEPSIZE\r\n 40\r\n6.0\r\n 9\r\n$3DDWFPREC\r\n 40\r\n2.0\r\n 9\r\n$PSOLWIDTH\r\n 40\r\n0.25\r\n 9\r\n$PSOLHEIGHT\r\n 40\r\n4.0\r\n 9\r\n$LOFTANG1\r\n 40\r\n1.570796326794897\r\n 9\r\n$LOFTANG2\r\n 40\r\n1.570796326794897\r\n 9\r\n$LOFTMAG1\r\n 40\r\n0.0\r\n 9\r\n$LOFTMAG2\r\n 40\r\n0.0\r\n 9\r\n$LOFTPARAM\r\n 70\r\n 7\r\n 9\r\n$LOFTNORMALS\r\n280\r\n 1\r\n 9\r\n$LATITUDE\r\n 40\r\n37.795\r\n 9\r\n$LONGITUDE\r\n 40\r\n-122.394\r\n 9\r\n$NORTHDIRECTION\r\n 40\r\n0.0\r\n 9\r\n$TIMEZONE\r\n 70\r\n -8000\r\n 9\r\n$LIGHTGLYPHDISPLAY\r\n280\r\n 1\r\n 9\r\n$TILEMODELIGHTSYNCH\r\n280\r\n 1\r\n 9\r\n$CMATERIAL\r\n347\r\n3C\r\n 9\r\n$SOLIDHIST\r\n280\r\n 1\r\n 9\r\n$SHOWHIST\r\n280\r\n 1\r\n 9\r\n$DWFFRAME\r\n280\r\n 2\r\n 9\r\n$DGNFRAME\r\n280\r\n 2\r\n 9\r\n$REALWORLDSCALE\r\n290\r\n 1\r\n 9\r\n$INTERFERECOLOR\r\n 62\r\n 256\r\n 9\r\n$CSHADOW\r\n280\r\n 0\r\n 9\r\n$SHADOWPLANELOCATION\r\n 40\r\n0.0\r\n 0\r\nENDSEC\r\n 0\r\nSECTION\r\n 2\r\nCLASSES\r\n 0\r\nCLASS\r\n 1\r\nACDBDICTIONARYWDFLT\r\n 2\r\nAcDbDictionaryWithDefault\r\n 3\r\nObjectDBX Classes\r\n 90\r\n 0\r\n 91\r\n 4\r\n280\r\n 0\r\n281\r\n 0\r\n 0\r\nCLASS\r\n 1\r\nVISUALSTYLE\r\n 2\r\nAcDbVisualStyle\r\n 3\r\nObjectDBX Classes\r\n 90\r\n 4095\r\n 91\r\n 4\r\n280\r\n 0\r\n281\r\n 0\r\n 0\r\nCLASS\r\n 1\r\nMATERIAL\r\n 2\r\nAcDbMaterial\r\n 3\r\nObjectDBX Classes\r\n 90\r\n 1153\r\n 91\r\n 4\r\n280\r\n 0\r\n281\r\n 0\r\n 0\r\nCLASS\r\n 1\r\nSUN\r\n 2\r\nAcDbSun\r\n 3\r\nSCENEOE\r\n 90\r\n 1024\r\n 91\r\n 4\r\n280\r\n 0\r\n281\r\n 0\r\n 0\r\nENDSEC\r\n 0\r\nSECTION\r\n 2\r\nTABLES\r\n 0\r\nTABLE\r\n 2\r\nVPORT\r\n 5\r\n8\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 1\r\n 0\r\nVPORT\r\n 5\r\n29\r\n330\r\n8\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbViewportTableRecord\r\n 2\r\n*Active\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 11\r\n1.0\r\n 21\r\n1.0\r\n 12\r\n0.0\r\n 22\r\n0.0\r\n 13\r\n0.0\r\n 23\r\n0.0\r\n 14\r\n0.5\r\n 24\r\n0.5\r\n 15\r\n0.5\r\n 25\r\n0.5\r\n 16\r\n0.0\r\n 26\r\n0.0\r\n 36\r\n1.0\r\n 17\r\n14.99999999624306\r\n 27\r\n-64.24999998393108\r\n 37\r\n0.0\r\n 40\r\n128.4999999678622\r\n 41\r\n0.2334630350193706\r\n 42\r\n50.0\r\n 43\r\n0.0\r\n 44\r\n0.0\r\n 50\r\n0.0\r\n 51\r\n0.0\r\n 71\r\n 0\r\n 72\r\n 100\r\n 73\r\n 1\r\n 74\r\n 3\r\n 75\r\n 0\r\n 76\r\n 0\r\n 77\r\n 0\r\n 78\r\n 0\r\n281\r\n 0\r\n 65\r\n 1\r\n110\r\n0.0\r\n120\r\n0.0\r\n130\r\n0.0\r\n111\r\n1.0\r\n121\r\n0.0\r\n131\r\n0.0\r\n112\r\n0.0\r\n122\r\n1.0\r\n132\r\n0.0\r\n 79\r\n 0\r\n146\r\n0.0\r\n 60\r\n 3\r\n 61\r\n 5\r\n292\r\n 1\r\n282\r\n 1\r\n141\r\n0.0\r\n142\r\n0.0\r\n 63\r\n 250\r\n361\r\n3F\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nLTYPE\r\n 5\r\n5\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 1\r\n 0\r\nLTYPE\r\n 5\r\n14\r\n330\r\n5\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLinetypeTableRecord\r\n 2\r\nByBlock\r\n 70\r\n 0\r\n 3\r\n\r\n 72\r\n 65\r\n 73\r\n 0\r\n 40\r\n0.0\r\n 0\r\nLTYPE\r\n 5\r\n15\r\n330\r\n5\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLinetypeTableRecord\r\n 2\r\nByLayer\r\n 70\r\n 0\r\n 3\r\n\r\n 72\r\n 65\r\n 73\r\n 0\r\n 40\r\n0.0\r\n 0\r\nLTYPE\r\n 5\r\n16\r\n330\r\n5\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLinetypeTableRecord\r\n 2\r\nContinuous\r\n 70\r\n 0\r\n 3\r\nSolid line\r\n 72\r\n 65\r\n 73\r\n 0\r\n 40\r\n0.0\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nLAYER\r\n 5\r\n2\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 5\r\n 0\r\nLAYER\r\n 5\r\n10\r\n330\r\n2\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLayerTableRecord\r\n 2\r\n0\r\n 70\r\n 0\r\n 62\r\n 7\r\n 6\r\nContinuous\r\n370\r\n -3\r\n390\r\nF\r\n347\r\n3E\r\n 0\r\nLAYER\r\n 5\r\n40\r\n330\r\n2\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLayerTableRecord\r\n 2\r\nPanel\r\n 70\r\n 0\r\n 62\r\n 7\r\n 6\r\nContinuous\r\n370\r\n -3\r\n390\r\nF\r\n347\r\n3E\r\n 0\r\nLAYER\r\n 5\r\n4B\r\n330\r\n2\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLayerTableRecord\r\n 2\r\nHoles\r\n 70\r\n 0\r\n 62\r\n 7\r\n 6\r\nContinuous\r\n370\r\n -3\r\n390\r\nF\r\n347\r\n3E\r\n 0\r\nLAYER\r\n 5\r\n106\r\n330\r\n2\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLayerTableRecord\r\n 2\r\nGraphics\r\n 70\r\n 0\r\n 62\r\n 7\r\n 6\r\nContinuous\r\n370\r\n -3\r\n390\r\nF\r\n347\r\n3E\r\n 0\r\nLAYER\r\n 5\r\n1217\r\n330\r\n2\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbLayerTableRecord\r\n 2\r\nElements\r\n 70\r\n 1\r\n 62\r\n 7\r\n 6\r\nContinuous\r\n370\r\n -3\r\n390\r\nF\r\n347\r\n3E\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nSTYLE\r\n 5\r\n3\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 1\r\n 0\r\nSTYLE\r\n 5\r\n11\r\n330\r\n3\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbTextStyleTableRecord\r\n 2\r\nStandard\r\n 70\r\n 0\r\n 40\r\n0.0\r\n 41\r\n1.0\r\n 50\r\n0.0\r\n 71\r\n 0\r\n 42\r\n0.2\r\n 3\r\ntxt\r\n 4\r\n\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nVIEW\r\n 5\r\n6\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 0\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nUCS\r\n 5\r\n7\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 0\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nAPPID\r\n 5\r\n9\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 1\r\n 0\r\nAPPID\r\n 5\r\n12\r\n330\r\n9\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbRegAppTableRecord\r\n 2\r\nACAD\r\n 70\r\n 0\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nDIMSTYLE\r\n 5\r\nA\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 1\r\n100\r\nAcDbDimStyleTable\r\n 0\r\nDIMSTYLE\r\n105\r\n27\r\n330\r\nA\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbDimStyleTableRecord\r\n 2\r\nStandard\r\n 70\r\n 0\r\n178\r\n 0\r\n340\r\n11\r\n 0\r\nENDTAB\r\n 0\r\nTABLE\r\n 2\r\nBLOCK_RECORD\r\n 5\r\n1\r\n330\r\n0\r\n100\r\nAcDbSymbolTable\r\n 70\r\n 8\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n1F\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\n*Model_Space\r\n340\r\n22\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n1B\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\n*Paper_Space\r\n340\r\n1E\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n23\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\n*Paper_Space0\r\n340\r\n26\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n48A\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 2\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n48B\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n5B1\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 3\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n5B2\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n9E4\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 4\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n9E5\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\nC5A\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 5\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\nC5B\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n102E\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 6\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n102F\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n1114\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 7\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n1115\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nBLOCK_RECORD\r\n 5\r\n11FA\r\n330\r\n1\r\n100\r\nAcDbSymbolTableRecord\r\n100\r\nAcDbBlockTableRecord\r\n 2\r\nblock 8\r\n340\r\n0\r\n102\r\n{BLKREFS\r\n331\r\n11FB\r\n102\r\n}\r\n 70\r\n 0\r\n280\r\n 1\r\n281\r\n 0\r\n 0\r\nENDTAB\r\n 0\r\nENDSEC\r\n 0\r\nSECTION\r\n 2\r\nBLOCKS\r\n 0\r\nBLOCK\r\n 5\r\n20\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\n*Model_Space\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\n*Model_Space\r\n 1\r\n\r\n 0\r\nENDBLK\r\n 5\r\n21\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n1C\r\n330\r\n1B\r\n100\r\nAcDbEntity\r\n 67\r\n 1\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\n*Paper_Space\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\n*Paper_Space\r\n 1\r\n\r\n 0\r\nENDBLK\r\n 5\r\n1D\r\n330\r\n1B\r\n100\r\nAcDbEntity\r\n 67\r\n 1\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n24\r\n330\r\n23\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\n*Paper_Space0\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\n*Paper_Space0\r\n 1\r\n\r\n 0\r\nENDBLK\r\n 5\r\n25\r\n330\r\n23\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n48C\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 2\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 2\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n48E\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n48F\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n490\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.324021739746705\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n491\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.717383488487775\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n492\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.110745237228842\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n493\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.504106985970554\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n494\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.897468734711623\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n495\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.290830483452693\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n496\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.684192232193761\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n497\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n498\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.72123496787672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n499\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.69117650976791\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49A\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.66111805165911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49B\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.6310595935503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49C\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.6010011354415\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49D\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.5709426773327\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49E\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.54088421922389\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n49F\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.033456758723633\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A1\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.989359536512436\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.945262314301237\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A3\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A4\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.857067869878842\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A5\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.812970647667644\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A6\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.768873425456445\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A7\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A8\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.61506143139067\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4A9\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.71929710166626\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AA\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.82353277194186\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AB\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.92776844221744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AC\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.03200411249303\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AD\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.13623978276863\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AE\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.24047545304422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4AF\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.768873425456445\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B1\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.812970647667644\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.857067869878842\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B3\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B4\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.945262314301237\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B5\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.989359536512436\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B6\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.033456758723633\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B7\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B8\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.31463113336422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4B9\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.28455114340863\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BA\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.25447115345305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BB\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.22439116349746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BC\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.19431117354187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BD\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.16423118358628\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BE\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.13415119363069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4BF\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.684192232193761\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C1\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.290830483452693\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.897468734711623\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C3\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.504106985970554\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C4\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.110745237228842\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C5\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.717383488487775\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C6\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.324021739746705\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C7\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.1040712036751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C8\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.13415119363069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4C9\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.16423118358628\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CA\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.19431117354187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CB\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.22439116349746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CC\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.25447115345305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CD\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.28455114340863\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CE\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.31463113336422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4CF\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.974757213216833\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D1\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01885443542803\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.06295165763923\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D3\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D4\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.15114610206163\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D5\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.19524332427282\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D6\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23934054648402\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D7\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.3447111233198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D8\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.24047545304422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4D9\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.13623978276863\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DA\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.03200411249303\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DB\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.92776844221744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DC\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.82353277194186\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DD\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.71929710166626\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DE\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.61506143139067\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4DF\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23934054648402\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E1\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.19524332427282\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.15114610206163\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E3\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E4\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.06295165763923\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E5\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01885443542803\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E6\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.974757213216833\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E7\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.51082576111509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E8\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.54088421922389\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4E9\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.5709426773327\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4EA\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.6010011354415\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4EB\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.6310595935503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4EC\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.66111805165911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4ED\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.69117650976791\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4EE\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.72123496787672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4EF\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F0\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.75129342598552\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n4F2\r\n330\r\n48E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n4F1\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 96\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.75129342598552\r\n 11\r\n9.324021739746705\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n9.324021739746705\r\n 20\r\n-42.75129342598552\r\n 11\r\n8.717383488487775\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n8.717383488487775\r\n 20\r\n-42.75129342598552\r\n 11\r\n8.110745237228842\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n8.110745237228842\r\n 20\r\n-42.75129342598552\r\n 11\r\n7.504106985970554\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n7.504106985970554\r\n 20\r\n-42.75129342598552\r\n 11\r\n6.897468734711623\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n6.897468734711623\r\n 20\r\n-42.75129342598552\r\n 11\r\n6.290830483452693\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n6.290830483452693\r\n 20\r\n-42.75129342598552\r\n 11\r\n5.684192232193761\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n5.684192232193761\r\n 20\r\n-42.75129342598552\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.75129342598552\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.75129342598552\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.72123496787672\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.72123496787672\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.69117650976791\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.69117650976791\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.66111805165911\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.66111805165911\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.6310595935503\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.6310595935503\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.6010011354415\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.6010011354415\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.5709426773327\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.5709426773327\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.54088421922389\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.54088421922389\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.51082576111509\r\n 11\r\n5.033456758723633\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n5.033456758723633\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.989359536512436\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.989359536512436\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.945262314301237\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.945262314301237\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.901165092090039\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.857067869878842\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.857067869878842\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.812970647667644\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.812970647667644\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.768873425456445\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.768873425456445\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.51082576111509\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.61506143139067\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.61506143139067\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.71929710166626\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.71929710166626\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.82353277194186\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.82353277194186\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.92776844221744\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.92776844221744\r\n 11\r\n4.724776203245248\r\n 21\r\n-43.03200411249303\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.03200411249303\r\n 11\r\n4.724776203245248\r\n 21\r\n-43.13623978276863\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.13623978276863\r\n 11\r\n4.724776203245248\r\n 21\r\n-43.24047545304422\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.24047545304422\r\n 11\r\n4.724776203245248\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.768873425456445\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.768873425456445\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.812970647667644\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.812970647667644\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.857067869878842\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.857067869878842\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.901165092090039\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.945262314301237\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.945262314301237\r\n 20\r\n-43.3447111233198\r\n 11\r\n4.989359536512436\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n4.989359536512436\r\n 20\r\n-43.3447111233198\r\n 11\r\n5.033456758723633\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n5.033456758723633\r\n 20\r\n-43.3447111233198\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.3447111233198\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.31463113336422\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.31463113336422\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.28455114340863\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.28455114340863\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.25447115345305\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.25447115345305\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.22439116349746\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.22439116349746\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.19431117354187\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.19431117354187\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.16423118358628\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.16423118358628\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.13415119363069\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.13415119363069\r\n 11\r\n5.077553980934831\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-43.1040712036751\r\n 11\r\n5.684192232193761\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n5.684192232193761\r\n 20\r\n-43.1040712036751\r\n 11\r\n6.290830483452693\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n6.290830483452693\r\n 20\r\n-43.1040712036751\r\n 11\r\n6.897468734711623\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n6.897468734711623\r\n 20\r\n-43.1040712036751\r\n 11\r\n7.504106985970554\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n7.504106985970554\r\n 20\r\n-43.1040712036751\r\n 11\r\n8.110745237228842\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n8.110745237228842\r\n 20\r\n-43.1040712036751\r\n 11\r\n8.717383488487775\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n8.717383488487775\r\n 20\r\n-43.1040712036751\r\n 11\r\n9.324021739746705\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n9.324021739746705\r\n 20\r\n-43.1040712036751\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.1040712036751\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.1040712036751\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.13415119363069\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.13415119363069\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.16423118358628\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.16423118358628\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.19431117354187\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.19431117354187\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.22439116349746\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.22439116349746\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.25447115345305\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.25447115345305\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.28455114340863\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.28455114340863\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.31463113336422\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.31463113336422\r\n 11\r\n9.930659991005635\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-43.3447111233198\r\n 11\r\n9.974757213216833\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n9.974757213216833\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.01885443542803\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.01885443542803\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.06295165763923\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.06295165763923\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.10704887985043\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.15114610206163\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.15114610206163\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.19524332427282\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.19524332427282\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.23934054648402\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.23934054648402\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.28343776869522\r\n 21\r\n-43.3447111233198\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.3447111233198\r\n 11\r\n10.28343776869522\r\n 21\r\n-43.24047545304422\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.24047545304422\r\n 11\r\n10.28343776869522\r\n 21\r\n-43.13623978276863\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.13623978276863\r\n 11\r\n10.28343776869522\r\n 21\r\n-43.03200411249303\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-43.03200411249303\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.92776844221744\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.92776844221744\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.82353277194186\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.82353277194186\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.71929710166626\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.71929710166626\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.61506143139067\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.61506143139067\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.23934054648402\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.23934054648402\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.19524332427282\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.19524332427282\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.15114610206163\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.15114610206163\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.10704887985043\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.06295165763923\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.06295165763923\r\n 20\r\n-42.51082576111509\r\n 11\r\n10.01885443542803\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n10.01885443542803\r\n 20\r\n-42.51082576111509\r\n 11\r\n9.974757213216833\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n9.974757213216833\r\n 20\r\n-42.51082576111509\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.51082576111509\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.51082576111509\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.54088421922389\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.54088421922389\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.5709426773327\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.5709426773327\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.6010011354415\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.6010011354415\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.6310595935503\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.6310595935503\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.66111805165911\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.66111805165911\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.69117650976791\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.69117650976791\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.72123496787672\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-42.72123496787672\r\n 11\r\n9.930659991005635\r\n 21\r\n-42.75129342598552\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n4F3\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F4\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-41.83386449826349\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F5\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.108198282824512\r\n 20\r\n-41.78769719084487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F6\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.171042482663259\r\n 20\r\n-41.65569654057827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F7\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.317614614458035\r\n 20\r\n-41.44761445544471\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F8\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.569947813298278\r\n 20\r\n-41.17320284342649\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F9\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.950075214275356\r\n 20\r\n-40.84221361250557\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FA\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.480029952479991\r\n 20\r\n-40.46439867066396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FB\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.181845163002908\r\n 20\r\n-40.04950992588362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FC\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-39.60729928614652\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FD\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.073973638536977\r\n 20\r\n-39.5717280023911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FE\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.063703620491788\r\n 20\r\n-39.53860731194766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4FF\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.047450440521825\r\n 20\r\n-39.50864372853874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n500\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.025920612349649\r\n 20\r\n-39.48254376588691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n501\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.999820649697821\r\n 20\r\n-39.46101393771473\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n502\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.969857066288903\r\n 20\r\n-39.44476075774477\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n503\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.936736375845456\r\n 20\r\n-39.4344907396999\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n504\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-39.43091039730173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n505\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.865593808334623\r\n 20\r\n-39.4344907396999\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n506\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.832473117891175\r\n 20\r\n-39.44476075774477\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n507\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.802509534482257\r\n 20\r\n-39.46101393771473\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n508\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.776409571830429\r\n 20\r\n-39.48254376588691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n509\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.754879743658254\r\n 20\r\n-39.50864372853874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50A\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.738626563688292\r\n 20\r\n-39.53860731194766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50B\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.728356545643102\r\n 20\r\n-39.5717280023911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50C\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-39.60729928614652\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50D\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-39.90766854876674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50E\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.20803781138696\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50F\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.50840707400718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n510\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.8087763366274\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n511\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.10914559924762\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n512\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.40951486186784\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n513\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.70988412448806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n514\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.01025338710829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n515\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.728356545643102\r\n 20\r\n-42.0458246708637\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n516\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.738626563688292\r\n 20\r\n-42.07894536130715\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n517\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.754879743658254\r\n 20\r\n-42.10890894471606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n518\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.776409571830429\r\n 20\r\n-42.13500890736789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n519\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.802509534482257\r\n 20\r\n-42.15653873554007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51A\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.832473117891175\r\n 20\r\n-42.17279191551035\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51B\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.865593808334623\r\n 20\r\n-42.18306193355522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51C\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-42.18664227595308\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51D\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.936736375845456\r\n 20\r\n-42.18306193355522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51E\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.969857066288903\r\n 20\r\n-42.17279191551035\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51F\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.999820649697821\r\n 20\r\n-42.15653873554007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n520\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.025920612349649\r\n 20\r\n-42.13500890736789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n521\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.047450440521825\r\n 20\r\n-42.10890894471606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n522\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.063703620491788\r\n 20\r\n-42.07894536130715\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n523\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.073973638536977\r\n 20\r\n-42.0458246708637\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n524\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.01025338710829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n525\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.82590309791554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n526\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.64155280872281\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n527\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.45720251953007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n528\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.27285223033734\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n529\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.0885019411446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52A\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.90415165195186\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52B\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.71980136275913\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52C\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.53545107356639\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52D\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.417112466331416\r\n 20\r\n-40.88606797062464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52E\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.857496011116704\r\n 20\r\n-41.20438936844533\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52F\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.389596139448908\r\n 20\r\n-41.48596044568232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n530\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.004304375486238\r\n 20\r\n-41.72632638098759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n531\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.692512243386908\r\n 20\r\n-41.92103235301438\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n532\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.445111267308487\r\n 20\r\n-42.0656235404156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n533\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.25299297141047\r\n 20\r\n-42.15564512184419\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n534\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-42.18664227595308\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n535\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.14262016360584\r\n 20\r\n-42.18306193355522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n536\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.17574085404929\r\n 20\r\n-42.17279191551035\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n537\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.20570443745821\r\n 20\r\n-42.15653873554007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n538\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23180440011004\r\n 20\r\n-42.13500890736789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n539\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25333422828221\r\n 20\r\n-42.10890894471606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53A\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.26958740825217\r\n 20\r\n-42.07894536130715\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53B\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.27985742629737\r\n 20\r\n-42.0458246708637\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53C\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.01025338710829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53D\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.27985742629737\r\n 20\r\n-41.97468210335287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53E\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.26958740825217\r\n 20\r\n-41.94156141290942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53F\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25333422828221\r\n 20\r\n-41.9115978295005\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n540\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23180440011004\r\n 20\r\n-41.88549786684867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n541\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.20570443745821\r\n 20\r\n-41.8639680386765\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n542\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.17574085404929\r\n 20\r\n-41.84771485870653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n543\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.14262016360584\r\n 20\r\n-41.83744484066167\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n544\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-41.83386449826349\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n545\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-41.83386449826349\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n547\r\n330\r\n4F3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n546\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-41.83386449826349\r\n 11\r\n9.108198282824512\r\n 21\r\n-41.78769719084487\r\n 72\r\n 1\r\n 10\r\n9.108198282824512\r\n 20\r\n-41.78769719084487\r\n 11\r\n8.171042482663259\r\n 21\r\n-41.65569654057827\r\n 72\r\n 1\r\n 10\r\n8.171042482663259\r\n 20\r\n-41.65569654057827\r\n 11\r\n7.317614614458035\r\n 21\r\n-41.44761445544471\r\n 72\r\n 1\r\n 10\r\n7.317614614458035\r\n 20\r\n-41.44761445544471\r\n 11\r\n6.569947813298278\r\n 21\r\n-41.17320284342649\r\n 72\r\n 1\r\n 10\r\n6.569947813298278\r\n 20\r\n-41.17320284342649\r\n 11\r\n5.950075214275356\r\n 21\r\n-40.84221361250557\r\n 72\r\n 1\r\n 10\r\n5.950075214275356\r\n 20\r\n-40.84221361250557\r\n 11\r\n5.480029952479991\r\n 21\r\n-40.46439867066396\r\n 72\r\n 1\r\n 10\r\n5.480029952479991\r\n 20\r\n-40.46439867066396\r\n 11\r\n5.181845163002908\r\n 21\r\n-40.04950992588362\r\n 72\r\n 1\r\n 10\r\n5.181845163002908\r\n 20\r\n-40.04950992588362\r\n 11\r\n5.077553980934831\r\n 21\r\n-39.60729928614652\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-39.60729928614652\r\n 11\r\n5.073973638536977\r\n 21\r\n-39.5717280023911\r\n 72\r\n 1\r\n 10\r\n5.073973638536977\r\n 20\r\n-39.5717280023911\r\n 11\r\n5.063703620491788\r\n 21\r\n-39.53860731194766\r\n 72\r\n 1\r\n 10\r\n5.063703620491788\r\n 20\r\n-39.53860731194766\r\n 11\r\n5.047450440521825\r\n 21\r\n-39.50864372853874\r\n 72\r\n 1\r\n 10\r\n5.047450440521825\r\n 20\r\n-39.50864372853874\r\n 11\r\n5.025920612349649\r\n 21\r\n-39.48254376588691\r\n 72\r\n 1\r\n 10\r\n5.025920612349649\r\n 20\r\n-39.48254376588691\r\n 11\r\n4.999820649697821\r\n 21\r\n-39.46101393771473\r\n 72\r\n 1\r\n 10\r\n4.999820649697821\r\n 20\r\n-39.46101393771473\r\n 11\r\n4.969857066288903\r\n 21\r\n-39.44476075774477\r\n 72\r\n 1\r\n 10\r\n4.969857066288903\r\n 20\r\n-39.44476075774477\r\n 11\r\n4.936736375845456\r\n 21\r\n-39.4344907396999\r\n 72\r\n 1\r\n 10\r\n4.936736375845456\r\n 20\r\n-39.4344907396999\r\n 11\r\n4.901165092090039\r\n 21\r\n-39.43091039730173\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-39.43091039730173\r\n 11\r\n4.865593808334623\r\n 21\r\n-39.4344907396999\r\n 72\r\n 1\r\n 10\r\n4.865593808334623\r\n 20\r\n-39.4344907396999\r\n 11\r\n4.832473117891175\r\n 21\r\n-39.44476075774477\r\n 72\r\n 1\r\n 10\r\n4.832473117891175\r\n 20\r\n-39.44476075774477\r\n 11\r\n4.802509534482257\r\n 21\r\n-39.46101393771473\r\n 72\r\n 1\r\n 10\r\n4.802509534482257\r\n 20\r\n-39.46101393771473\r\n 11\r\n4.776409571830429\r\n 21\r\n-39.48254376588691\r\n 72\r\n 1\r\n 10\r\n4.776409571830429\r\n 20\r\n-39.48254376588691\r\n 11\r\n4.754879743658254\r\n 21\r\n-39.50864372853874\r\n 72\r\n 1\r\n 10\r\n4.754879743658254\r\n 20\r\n-39.50864372853874\r\n 11\r\n4.738626563688292\r\n 21\r\n-39.53860731194766\r\n 72\r\n 1\r\n 10\r\n4.738626563688292\r\n 20\r\n-39.53860731194766\r\n 11\r\n4.728356545643102\r\n 21\r\n-39.5717280023911\r\n 72\r\n 1\r\n 10\r\n4.728356545643102\r\n 20\r\n-39.5717280023911\r\n 11\r\n4.724776203245248\r\n 21\r\n-39.60729928614652\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-39.60729928614652\r\n 11\r\n4.724776203245248\r\n 21\r\n-39.90766854876674\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-39.90766854876674\r\n 11\r\n4.724776203245248\r\n 21\r\n-40.20803781138696\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.20803781138696\r\n 11\r\n4.724776203245248\r\n 21\r\n-40.50840707400718\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.50840707400718\r\n 11\r\n4.724776203245248\r\n 21\r\n-40.8087763366274\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-40.8087763366274\r\n 11\r\n4.724776203245248\r\n 21\r\n-41.10914559924762\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.10914559924762\r\n 11\r\n4.724776203245248\r\n 21\r\n-41.40951486186784\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.40951486186784\r\n 11\r\n4.724776203245248\r\n 21\r\n-41.70988412448806\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-41.70988412448806\r\n 11\r\n4.724776203245248\r\n 21\r\n-42.01025338710829\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-42.01025338710829\r\n 11\r\n4.728356545643102\r\n 21\r\n-42.0458246708637\r\n 72\r\n 1\r\n 10\r\n4.728356545643102\r\n 20\r\n-42.0458246708637\r\n 11\r\n4.738626563688292\r\n 21\r\n-42.07894536130715\r\n 72\r\n 1\r\n 10\r\n4.738626563688292\r\n 20\r\n-42.07894536130715\r\n 11\r\n4.754879743658254\r\n 21\r\n-42.10890894471606\r\n 72\r\n 1\r\n 10\r\n4.754879743658254\r\n 20\r\n-42.10890894471606\r\n 11\r\n4.776409571830429\r\n 21\r\n-42.13500890736789\r\n 72\r\n 1\r\n 10\r\n4.776409571830429\r\n 20\r\n-42.13500890736789\r\n 11\r\n4.802509534482257\r\n 21\r\n-42.15653873554007\r\n 72\r\n 1\r\n 10\r\n4.802509534482257\r\n 20\r\n-42.15653873554007\r\n 11\r\n4.832473117891175\r\n 21\r\n-42.17279191551035\r\n 72\r\n 1\r\n 10\r\n4.832473117891175\r\n 20\r\n-42.17279191551035\r\n 11\r\n4.865593808334623\r\n 21\r\n-42.18306193355522\r\n 72\r\n 1\r\n 10\r\n4.865593808334623\r\n 20\r\n-42.18306193355522\r\n 11\r\n4.901165092090039\r\n 21\r\n-42.18664227595308\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-42.18664227595308\r\n 11\r\n4.936736375845456\r\n 21\r\n-42.18306193355522\r\n 72\r\n 1\r\n 10\r\n4.936736375845456\r\n 20\r\n-42.18306193355522\r\n 11\r\n4.969857066288903\r\n 21\r\n-42.17279191551035\r\n 72\r\n 1\r\n 10\r\n4.969857066288903\r\n 20\r\n-42.17279191551035\r\n 11\r\n4.999820649697821\r\n 21\r\n-42.15653873554007\r\n 72\r\n 1\r\n 10\r\n4.999820649697821\r\n 20\r\n-42.15653873554007\r\n 11\r\n5.025920612349649\r\n 21\r\n-42.13500890736789\r\n 72\r\n 1\r\n 10\r\n5.025920612349649\r\n 20\r\n-42.13500890736789\r\n 11\r\n5.047450440521825\r\n 21\r\n-42.10890894471606\r\n 72\r\n 1\r\n 10\r\n5.047450440521825\r\n 20\r\n-42.10890894471606\r\n 11\r\n5.063703620491788\r\n 21\r\n-42.07894536130715\r\n 72\r\n 1\r\n 10\r\n5.063703620491788\r\n 20\r\n-42.07894536130715\r\n 11\r\n5.073973638536977\r\n 21\r\n-42.0458246708637\r\n 72\r\n 1\r\n 10\r\n5.073973638536977\r\n 20\r\n-42.0458246708637\r\n 11\r\n5.077553980934831\r\n 21\r\n-42.01025338710829\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-42.01025338710829\r\n 11\r\n5.077553980934831\r\n 21\r\n-41.82590309791554\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.82590309791554\r\n 11\r\n5.077553980934831\r\n 21\r\n-41.64155280872281\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.64155280872281\r\n 11\r\n5.077553980934831\r\n 21\r\n-41.45720251953007\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.45720251953007\r\n 11\r\n5.077553980934831\r\n 21\r\n-41.27285223033734\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.27285223033734\r\n 11\r\n5.077553980934831\r\n 21\r\n-41.0885019411446\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-41.0885019411446\r\n 11\r\n5.077553980934831\r\n 21\r\n-40.90415165195186\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.90415165195186\r\n 11\r\n5.077553980934831\r\n 21\r\n-40.71980136275913\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.71980136275913\r\n 11\r\n5.077553980934831\r\n 21\r\n-40.53545107356639\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-40.53545107356639\r\n 11\r\n5.417112466331416\r\n 21\r\n-40.88606797062464\r\n 72\r\n 1\r\n 10\r\n5.417112466331416\r\n 20\r\n-40.88606797062464\r\n 11\r\n5.857496011116704\r\n 21\r\n-41.20438936844533\r\n 72\r\n 1\r\n 10\r\n5.857496011116704\r\n 20\r\n-41.20438936844533\r\n 11\r\n6.389596139448908\r\n 21\r\n-41.48596044568232\r\n 72\r\n 1\r\n 10\r\n6.389596139448908\r\n 20\r\n-41.48596044568232\r\n 11\r\n7.004304375486238\r\n 21\r\n-41.72632638098759\r\n 72\r\n 1\r\n 10\r\n7.004304375486238\r\n 20\r\n-41.72632638098759\r\n 11\r\n7.692512243386908\r\n 21\r\n-41.92103235301438\r\n 72\r\n 1\r\n 10\r\n7.692512243386908\r\n 20\r\n-41.92103235301438\r\n 11\r\n8.445111267308487\r\n 21\r\n-42.0656235404156\r\n 72\r\n 1\r\n 10\r\n8.445111267308487\r\n 20\r\n-42.0656235404156\r\n 11\r\n9.25299297141047\r\n 21\r\n-42.15564512184419\r\n 72\r\n 1\r\n 10\r\n9.25299297141047\r\n 20\r\n-42.15564512184419\r\n 11\r\n10.10704887985043\r\n 21\r\n-42.18664227595308\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-42.18664227595308\r\n 11\r\n10.14262016360584\r\n 21\r\n-42.18306193355522\r\n 72\r\n 1\r\n 10\r\n10.14262016360584\r\n 20\r\n-42.18306193355522\r\n 11\r\n10.17574085404929\r\n 21\r\n-42.17279191551035\r\n 72\r\n 1\r\n 10\r\n10.17574085404929\r\n 20\r\n-42.17279191551035\r\n 11\r\n10.20570443745821\r\n 21\r\n-42.15653873554007\r\n 72\r\n 1\r\n 10\r\n10.20570443745821\r\n 20\r\n-42.15653873554007\r\n 11\r\n10.23180440011004\r\n 21\r\n-42.13500890736789\r\n 72\r\n 1\r\n 10\r\n10.23180440011004\r\n 20\r\n-42.13500890736789\r\n 11\r\n10.25333422828221\r\n 21\r\n-42.10890894471606\r\n 72\r\n 1\r\n 10\r\n10.25333422828221\r\n 20\r\n-42.10890894471606\r\n 11\r\n10.26958740825217\r\n 21\r\n-42.07894536130715\r\n 72\r\n 1\r\n 10\r\n10.26958740825217\r\n 20\r\n-42.07894536130715\r\n 11\r\n10.27985742629737\r\n 21\r\n-42.0458246708637\r\n 72\r\n 1\r\n 10\r\n10.27985742629737\r\n 20\r\n-42.0458246708637\r\n 11\r\n10.28343776869522\r\n 21\r\n-42.01025338710829\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-42.01025338710829\r\n 11\r\n10.27985742629737\r\n 21\r\n-41.97468210335287\r\n 72\r\n 1\r\n 10\r\n10.27985742629737\r\n 20\r\n-41.97468210335287\r\n 11\r\n10.26958740825217\r\n 21\r\n-41.94156141290942\r\n 72\r\n 1\r\n 10\r\n10.26958740825217\r\n 20\r\n-41.94156141290942\r\n 11\r\n10.25333422828221\r\n 21\r\n-41.9115978295005\r\n 72\r\n 1\r\n 10\r\n10.25333422828221\r\n 20\r\n-41.9115978295005\r\n 11\r\n10.23180440011004\r\n 21\r\n-41.88549786684867\r\n 72\r\n 1\r\n 10\r\n10.23180440011004\r\n 20\r\n-41.88549786684867\r\n 11\r\n10.20570443745821\r\n 21\r\n-41.8639680386765\r\n 72\r\n 1\r\n 10\r\n10.20570443745821\r\n 20\r\n-41.8639680386765\r\n 11\r\n10.17574085404929\r\n 21\r\n-41.84771485870653\r\n 72\r\n 1\r\n 10\r\n10.17574085404929\r\n 20\r\n-41.84771485870653\r\n 11\r\n10.14262016360584\r\n 21\r\n-41.83744484066167\r\n 72\r\n 1\r\n 10\r\n10.14262016360584\r\n 20\r\n-41.83744484066167\r\n 11\r\n10.10704887985043\r\n 21\r\n-41.83386449826349\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n48D\r\n330\r\n48A\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n5B3\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 3\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 3\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n5B5\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5B6\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.59296145529015\r\n 20\r\n-126.2045262314565\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5B7\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.61177490641663\r\n 20\r\n-126.1887400234137\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5B8\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.6342380055728\r\n 20\r\n-126.1707050831224\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5B9\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.66035075275865\r\n 20\r\n-126.1504173733615\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BA\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.69011314797419\r\n 20\r\n-126.1278728569097\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BB\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.72352519121942\r\n 20\r\n-126.1030674965457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BC\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.76058688249433\r\n 20\r\n-126.0759972550482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BD\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.80129822179893\r\n 20\r\n-126.046658095196\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BE\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.84565920913322\r\n 20\r\n-126.0150459797678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5BF\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.87024857815919\r\n 20\r\n-125.9976051838737\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C0\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.89483794718516\r\n 20\r\n-125.9801643879796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C1\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.91942731621113\r\n 20\r\n-125.9627235920856\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C2\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.94401668523711\r\n 20\r\n-125.9452827961915\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C3\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.96860605426308\r\n 20\r\n-125.9278420002974\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C4\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.99319542328905\r\n 20\r\n-125.9104012044033\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C5\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.01778479231502\r\n 20\r\n-125.8929604085093\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C6\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.04237416134099\r\n 20\r\n-125.8755196126152\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C7\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.10232723366198\r\n 20\r\n-125.8321036714936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C8\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.15790597673501\r\n 20\r\n-125.7897071287431\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C9\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.2091124091707\r\n 20\r\n-125.7483320029744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CA\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.2559485495797\r\n 20\r\n-125.7079803127981\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CB\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.29841641657262\r\n 20\r\n-125.6686540768249\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CC\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.33651802876013\r\n 20\r\n-125.6303553136652\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CD\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.37025540475284\r\n 20\r\n-125.5930860419299\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CE\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.3996305631614\r\n 20\r\n-125.5568482802296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5CF\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.4384521464757\r\n 20\r\n-125.5020638604418\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D0\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.47210406795149\r\n 20\r\n-125.4453294627797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D1\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.50058430897814\r\n 20\r\n-125.3866491244646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D2\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.523890850945\r\n 20\r\n-125.3260268827178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D3\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.54202167524145\r\n 20\r\n-125.2634667747606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D4\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55497476325684\r\n 20\r\n-125.1989728378142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D5\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56274809638054\r\n 20\r\n-125.1325491090998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D6\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56533965600191\r\n 20\r\n-125.0641996258388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D7\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56167419552225\r\n 20\r\n-124.9759863410505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D8\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55067915982367\r\n 20\r\n-124.8922139996611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D9\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.53235656751681\r\n 20\r\n-124.8128826016707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DA\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.50670843721232\r\n 20\r\n-124.7379921470793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DB\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.47373678752082\r\n 20\r\n-124.6675426358867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DC\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.43344363705295\r\n 20\r\n-124.6015340680932\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DD\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.38583100441936\r\n 20\r\n-124.5399664436986\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DE\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.33090090823066\r\n 20\r\n-124.4828397627029\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5DF\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.26972052064304\r\n 20\r\n-124.4313651914878\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E0\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.20348351341253\r\n 20\r\n-124.3867538964346\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E1\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.13218786792847\r\n 20\r\n-124.3490058775435\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E2\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.05583156558025\r\n 20\r\n-124.3181211348144\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E3\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.97441258775721\r\n 20\r\n-124.2940996682474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E4\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.88792891584873\r\n 20\r\n-124.2769414778423\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E5\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.79637853124417\r\n 20\r\n-124.2666465635993\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E6\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.69975941533289\r\n 20\r\n-124.2632149255183\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E7\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.57907946994714\r\n 20\r\n-124.2690530839124\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E8\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.46793140398406\r\n 20\r\n-124.2865689048351\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E9\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.36631925466491\r\n 20\r\n-124.315764406897\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5EA\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.27424705921097\r\n 20\r\n-124.3566416087089\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5EB\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.19171885484351\r\n 20\r\n-124.4092025288813\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5EC\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.11873867878381\r\n 20\r\n-124.4734491860248\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5ED\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.05531056825313\r\n 20\r\n-124.5493835987501\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5EE\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.00143856047275\r\n 20\r\n-124.6370077856679\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5EF\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.97697232669557\r\n 20\r\n-124.6880137027804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F0\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.95537655724262\r\n 20\r\n-124.7428448870479\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F1\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.93664721489263\r\n 20\r\n-124.8014993198598\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F2\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.92078026242434\r\n 20\r\n-124.8639749826055\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F3\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.90777166261646\r\n 20\r\n-124.9302698566742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F4\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.89761737824773\r\n 20\r\n-125.0003819234554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F5\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.89031337209687\r\n 20\r\n-125.0743091643385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F6\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.88585560694262\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F7\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.94549882253101\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F8\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.00514203811939\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F9\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.06478525370778\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FA\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.12442846929617\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FB\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.18407168488456\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FC\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.24371490047294\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FD\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.30335811606133\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FE\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.36300133164972\r\n 20\r\n-125.1520495607127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5FF\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.36573015679433\r\n 20\r\n-125.1013023621967\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n600\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.36965198082476\r\n 20\r\n-125.054095806736\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n601\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.37476478513036\r\n 20\r\n-125.0104339315519\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n602\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.3810665511005\r\n 20\r\n-124.9703207738658\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n603\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.38855526012454\r\n 20\r\n-124.9337603708988\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n604\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.39722889359185\r\n 20\r\n-124.9007567598722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n605\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.40708543289179\r\n 20\r\n-124.8713139780074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n606\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.41812285941372\r\n 20\r\n-124.8454360625255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n607\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.44057788412734\r\n 20\r\n-124.806258530869\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n608\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.4675061500101\r\n 20\r\n-124.7723112193702\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n609\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.49890765706198\r\n 20\r\n-124.7435921094183\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.53478240528299\r\n 20\r\n-124.7200991824027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.57513039467313\r\n 20\r\n-124.7018304197128\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.6199516252324\r\n 20\r\n-124.688783802738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.6692460969608\r\n 20\r\n-124.6809573128675\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.72301380985833\r\n 20\r\n-124.6783489314909\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.76272358185242\r\n 20\r\n-124.6799883797623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n610\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.80007359801316\r\n 20\r\n-124.6849080703171\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n611\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.83506183972991\r\n 20\r\n-124.6931100217658\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n612\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.86768628839204\r\n 20\r\n-124.7045962527191\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n613\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.8979449253889\r\n 20\r\n-124.7193687817877\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n614\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.92583573210987\r\n 20\r\n-124.737429627582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n615\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.9513566899443\r\n 20\r\n-124.7587808087129\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n616\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.97450578028157\r\n 20\r\n-124.783424343791\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n617\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.99509560876763\r\n 20\r\n-124.8105463962948\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n618\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.01294012678888\r\n 20\r\n-124.8393317839625\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n619\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.02803933434533\r\n 20\r\n-124.8697805067943\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.04039323143697\r\n 20\r\n-124.90189256479\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.0500018180638\r\n 20\r\n-124.9356679579497\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.05686509422582\r\n 20\r\n-124.9711066862734\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.06098305992303\r\n 20\r\n-125.008208749761\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.06235571515544\r\n 20\r\n-125.0469741484126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.05995794215511\r\n 20\r\n-125.0951375253147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n620\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.05276596889454\r\n 20\r\n-125.1423440807754\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n621\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.04078181398438\r\n 20\r\n-125.1885897775734\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n622\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.02400749603525\r\n 20\r\n-125.2338705784874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n623\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.00244503365779\r\n 20\r\n-125.2781824462962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n624\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.97609644546265\r\n 20\r\n-125.3215213437785\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n625\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.94496375006044\r\n 20\r\n-125.3638832337131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n626\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.90904896606182\r\n 20\r\n-125.4052640788786\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n627\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.88031202504931\r\n 20\r\n-125.4337026019521\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n628\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.84409815024147\r\n 20\r\n-125.4664387470694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n629\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.8004073416383\r\n 20\r\n-125.5034745328411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.74923959923979\r\n 20\r\n-125.544811977878\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.69059492304596\r\n 20\r\n-125.5904531007905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.62447331305679\r\n 20\r\n-125.6403999201894\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.55087476927229\r\n 20\r\n-125.6946544546853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.46979929169246\r\n 20\r\n-125.7532187228888\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.37653140587187\r\n 20\r\n-125.8225219996752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n630\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.29219385350444\r\n 20\r\n-125.8909068086223\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n631\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.21678663459019\r\n 20\r\n-125.9583751683408\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n632\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.15030974912911\r\n 20\r\n-126.0249290974411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n633\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.0927631971212\r\n 20\r\n-126.090570614534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n634\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.04414697856646\r\n 20\r\n-126.1553017382302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n635\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.00446109346489\r\n 20\r\n-126.2191244871402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n636\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.97370554181649\r\n 20\r\n-126.2820408798747\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n637\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.94816574361612\r\n 20\r\n-126.3383197444032\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n638\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.92580525716728\r\n 20\r\n-126.3960520085896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n639\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.90662206385932\r\n 20\r\n-126.4552376724339\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.89061414508162\r\n 20\r\n-126.515876735936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.87777948222353\r\n 20\r\n-126.5779691990959\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.86811605667443\r\n 20\r\n-126.6415150619137\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.86162184982367\r\n 20\r\n-126.7065143243893\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.85829484306062\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.07210608161394\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n640\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.28591732016725\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n641\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.49972855872057\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n642\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.71353979727389\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n643\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.92735103582721\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n644\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.14116227438053\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n645\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.35497351293385\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n646\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n647\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.7189220510979\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n648\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.6648771156731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n649\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.6108321802482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.5567872448233\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.5027423093985\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.4486973739736\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.3946524385488\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.43248816135197\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n650\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.29619157121677\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n651\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.15989498108157\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n652\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.02359839094638\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n653\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.88730180081118\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n654\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.75100521067598\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n655\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.61470862054079\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n656\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.47841203040559\r\n 20\r\n-126.3406075031239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n657\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.49037801782003\r\n 20\r\n-126.3215272589584\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n658\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.5030202397975\r\n 20\r\n-126.3030425049304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n659\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.51633667772735\r\n 20\r\n-126.2851512224295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65A\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.53032531299895\r\n 20\r\n-126.2678513928448\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65B\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.54498412700167\r\n 20\r\n-126.2511409975658\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65C\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.56031110112486\r\n 20\r\n-126.2350180179818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65D\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.5763042167579\r\n 20\r\n-126.2194804354823\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65E\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.59296145529015\r\n 20\r\n-126.2045262314565\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65F\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n17.59296145529015\r\n 20\r\n-126.2045262314565\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n661\r\n330\r\n5B5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n660\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 168\r\n 72\r\n 1\r\n 10\r\n17.59296145529015\r\n 20\r\n-126.2045262314565\r\n 11\r\n17.61177490641663\r\n 21\r\n-126.1887400234137\r\n 72\r\n 1\r\n 10\r\n17.61177490641663\r\n 20\r\n-126.1887400234137\r\n 11\r\n17.6342380055728\r\n 21\r\n-126.1707050831224\r\n 72\r\n 1\r\n 10\r\n17.6342380055728\r\n 20\r\n-126.1707050831224\r\n 11\r\n17.66035075275865\r\n 21\r\n-126.1504173733615\r\n 72\r\n 1\r\n 10\r\n17.66035075275865\r\n 20\r\n-126.1504173733615\r\n 11\r\n17.69011314797419\r\n 21\r\n-126.1278728569097\r\n 72\r\n 1\r\n 10\r\n17.69011314797419\r\n 20\r\n-126.1278728569097\r\n 11\r\n17.72352519121942\r\n 21\r\n-126.1030674965457\r\n 72\r\n 1\r\n 10\r\n17.72352519121942\r\n 20\r\n-126.1030674965457\r\n 11\r\n17.76058688249433\r\n 21\r\n-126.0759972550482\r\n 72\r\n 1\r\n 10\r\n17.76058688249433\r\n 20\r\n-126.0759972550482\r\n 11\r\n17.80129822179893\r\n 21\r\n-126.046658095196\r\n 72\r\n 1\r\n 10\r\n17.80129822179893\r\n 20\r\n-126.046658095196\r\n 11\r\n17.84565920913322\r\n 21\r\n-126.0150459797678\r\n 72\r\n 1\r\n 10\r\n17.84565920913322\r\n 20\r\n-126.0150459797678\r\n 11\r\n17.87024857815919\r\n 21\r\n-125.9976051838737\r\n 72\r\n 1\r\n 10\r\n17.87024857815919\r\n 20\r\n-125.9976051838737\r\n 11\r\n17.89483794718516\r\n 21\r\n-125.9801643879796\r\n 72\r\n 1\r\n 10\r\n17.89483794718516\r\n 20\r\n-125.9801643879796\r\n 11\r\n17.91942731621113\r\n 21\r\n-125.9627235920856\r\n 72\r\n 1\r\n 10\r\n17.91942731621113\r\n 20\r\n-125.9627235920856\r\n 11\r\n17.94401668523711\r\n 21\r\n-125.9452827961915\r\n 72\r\n 1\r\n 10\r\n17.94401668523711\r\n 20\r\n-125.9452827961915\r\n 11\r\n17.96860605426308\r\n 21\r\n-125.9278420002974\r\n 72\r\n 1\r\n 10\r\n17.96860605426308\r\n 20\r\n-125.9278420002974\r\n 11\r\n17.99319542328905\r\n 21\r\n-125.9104012044033\r\n 72\r\n 1\r\n 10\r\n17.99319542328905\r\n 20\r\n-125.9104012044033\r\n 11\r\n18.01778479231502\r\n 21\r\n-125.8929604085093\r\n 72\r\n 1\r\n 10\r\n18.01778479231502\r\n 20\r\n-125.8929604085093\r\n 11\r\n18.04237416134099\r\n 21\r\n-125.8755196126152\r\n 72\r\n 1\r\n 10\r\n18.04237416134099\r\n 20\r\n-125.8755196126152\r\n 11\r\n18.10232723366198\r\n 21\r\n-125.8321036714936\r\n 72\r\n 1\r\n 10\r\n18.10232723366198\r\n 20\r\n-125.8321036714936\r\n 11\r\n18.15790597673501\r\n 21\r\n-125.7897071287431\r\n 72\r\n 1\r\n 10\r\n18.15790597673501\r\n 20\r\n-125.7897071287431\r\n 11\r\n18.2091124091707\r\n 21\r\n-125.7483320029744\r\n 72\r\n 1\r\n 10\r\n18.2091124091707\r\n 20\r\n-125.7483320029744\r\n 11\r\n18.2559485495797\r\n 21\r\n-125.7079803127981\r\n 72\r\n 1\r\n 10\r\n18.2559485495797\r\n 20\r\n-125.7079803127981\r\n 11\r\n18.29841641657262\r\n 21\r\n-125.6686540768249\r\n 72\r\n 1\r\n 10\r\n18.29841641657262\r\n 20\r\n-125.6686540768249\r\n 11\r\n18.33651802876013\r\n 21\r\n-125.6303553136652\r\n 72\r\n 1\r\n 10\r\n18.33651802876013\r\n 20\r\n-125.6303553136652\r\n 11\r\n18.37025540475284\r\n 21\r\n-125.5930860419299\r\n 72\r\n 1\r\n 10\r\n18.37025540475284\r\n 20\r\n-125.5930860419299\r\n 11\r\n18.3996305631614\r\n 21\r\n-125.5568482802296\r\n 72\r\n 1\r\n 10\r\n18.3996305631614\r\n 20\r\n-125.5568482802296\r\n 11\r\n18.4384521464757\r\n 21\r\n-125.5020638604418\r\n 72\r\n 1\r\n 10\r\n18.4384521464757\r\n 20\r\n-125.5020638604418\r\n 11\r\n18.47210406795149\r\n 21\r\n-125.4453294627797\r\n 72\r\n 1\r\n 10\r\n18.47210406795149\r\n 20\r\n-125.4453294627797\r\n 11\r\n18.50058430897814\r\n 21\r\n-125.3866491244646\r\n 72\r\n 1\r\n 10\r\n18.50058430897814\r\n 20\r\n-125.3866491244646\r\n 11\r\n18.523890850945\r\n 21\r\n-125.3260268827178\r\n 72\r\n 1\r\n 10\r\n18.523890850945\r\n 20\r\n-125.3260268827178\r\n 11\r\n18.54202167524145\r\n 21\r\n-125.2634667747606\r\n 72\r\n 1\r\n 10\r\n18.54202167524145\r\n 20\r\n-125.2634667747606\r\n 11\r\n18.55497476325684\r\n 21\r\n-125.1989728378142\r\n 72\r\n 1\r\n 10\r\n18.55497476325684\r\n 20\r\n-125.1989728378142\r\n 11\r\n18.56274809638054\r\n 21\r\n-125.1325491090998\r\n 72\r\n 1\r\n 10\r\n18.56274809638054\r\n 20\r\n-125.1325491090998\r\n 11\r\n18.56533965600191\r\n 21\r\n-125.0641996258388\r\n 72\r\n 1\r\n 10\r\n18.56533965600191\r\n 20\r\n-125.0641996258388\r\n 11\r\n18.56167419552225\r\n 21\r\n-124.9759863410505\r\n 72\r\n 1\r\n 10\r\n18.56167419552225\r\n 20\r\n-124.9759863410505\r\n 11\r\n18.55067915982367\r\n 21\r\n-124.8922139996611\r\n 72\r\n 1\r\n 10\r\n18.55067915982367\r\n 20\r\n-124.8922139996611\r\n 11\r\n18.53235656751681\r\n 21\r\n-124.8128826016707\r\n 72\r\n 1\r\n 10\r\n18.53235656751681\r\n 20\r\n-124.8128826016707\r\n 11\r\n18.50670843721232\r\n 21\r\n-124.7379921470793\r\n 72\r\n 1\r\n 10\r\n18.50670843721232\r\n 20\r\n-124.7379921470793\r\n 11\r\n18.47373678752082\r\n 21\r\n-124.6675426358867\r\n 72\r\n 1\r\n 10\r\n18.47373678752082\r\n 20\r\n-124.6675426358867\r\n 11\r\n18.43344363705295\r\n 21\r\n-124.6015340680932\r\n 72\r\n 1\r\n 10\r\n18.43344363705295\r\n 20\r\n-124.6015340680932\r\n 11\r\n18.38583100441936\r\n 21\r\n-124.5399664436986\r\n 72\r\n 1\r\n 10\r\n18.38583100441936\r\n 20\r\n-124.5399664436986\r\n 11\r\n18.33090090823066\r\n 21\r\n-124.4828397627029\r\n 72\r\n 1\r\n 10\r\n18.33090090823066\r\n 20\r\n-124.4828397627029\r\n 11\r\n18.26972052064304\r\n 21\r\n-124.4313651914878\r\n 72\r\n 1\r\n 10\r\n18.26972052064304\r\n 20\r\n-124.4313651914878\r\n 11\r\n18.20348351341253\r\n 21\r\n-124.3867538964346\r\n 72\r\n 1\r\n 10\r\n18.20348351341253\r\n 20\r\n-124.3867538964346\r\n 11\r\n18.13218786792847\r\n 21\r\n-124.3490058775435\r\n 72\r\n 1\r\n 10\r\n18.13218786792847\r\n 20\r\n-124.3490058775435\r\n 11\r\n18.05583156558025\r\n 21\r\n-124.3181211348144\r\n 72\r\n 1\r\n 10\r\n18.05583156558025\r\n 20\r\n-124.3181211348144\r\n 11\r\n17.97441258775721\r\n 21\r\n-124.2940996682474\r\n 72\r\n 1\r\n 10\r\n17.97441258775721\r\n 20\r\n-124.2940996682474\r\n 11\r\n17.88792891584873\r\n 21\r\n-124.2769414778423\r\n 72\r\n 1\r\n 10\r\n17.88792891584873\r\n 20\r\n-124.2769414778423\r\n 11\r\n17.79637853124417\r\n 21\r\n-124.2666465635993\r\n 72\r\n 1\r\n 10\r\n17.79637853124417\r\n 20\r\n-124.2666465635993\r\n 11\r\n17.69975941533289\r\n 21\r\n-124.2632149255183\r\n 72\r\n 1\r\n 10\r\n17.69975941533289\r\n 20\r\n-124.2632149255183\r\n 11\r\n17.57907946994714\r\n 21\r\n-124.2690530839124\r\n 72\r\n 1\r\n 10\r\n17.57907946994714\r\n 20\r\n-124.2690530839124\r\n 11\r\n17.46793140398406\r\n 21\r\n-124.2865689048351\r\n 72\r\n 1\r\n 10\r\n17.46793140398406\r\n 20\r\n-124.2865689048351\r\n 11\r\n17.36631925466491\r\n 21\r\n-124.315764406897\r\n 72\r\n 1\r\n 10\r\n17.36631925466491\r\n 20\r\n-124.315764406897\r\n 11\r\n17.27424705921097\r\n 21\r\n-124.3566416087089\r\n 72\r\n 1\r\n 10\r\n17.27424705921097\r\n 20\r\n-124.3566416087089\r\n 11\r\n17.19171885484351\r\n 21\r\n-124.4092025288813\r\n 72\r\n 1\r\n 10\r\n17.19171885484351\r\n 20\r\n-124.4092025288813\r\n 11\r\n17.11873867878381\r\n 21\r\n-124.4734491860248\r\n 72\r\n 1\r\n 10\r\n17.11873867878381\r\n 20\r\n-124.4734491860248\r\n 11\r\n17.05531056825313\r\n 21\r\n-124.5493835987501\r\n 72\r\n 1\r\n 10\r\n17.05531056825313\r\n 20\r\n-124.5493835987501\r\n 11\r\n17.00143856047275\r\n 21\r\n-124.6370077856679\r\n 72\r\n 1\r\n 10\r\n17.00143856047275\r\n 20\r\n-124.6370077856679\r\n 11\r\n16.97697232669557\r\n 21\r\n-124.6880137027804\r\n 72\r\n 1\r\n 10\r\n16.97697232669557\r\n 20\r\n-124.6880137027804\r\n 11\r\n16.95537655724262\r\n 21\r\n-124.7428448870479\r\n 72\r\n 1\r\n 10\r\n16.95537655724262\r\n 20\r\n-124.7428448870479\r\n 11\r\n16.93664721489263\r\n 21\r\n-124.8014993198598\r\n 72\r\n 1\r\n 10\r\n16.93664721489263\r\n 20\r\n-124.8014993198598\r\n 11\r\n16.92078026242434\r\n 21\r\n-124.8639749826055\r\n 72\r\n 1\r\n 10\r\n16.92078026242434\r\n 20\r\n-124.8639749826055\r\n 11\r\n16.90777166261646\r\n 21\r\n-124.9302698566742\r\n 72\r\n 1\r\n 10\r\n16.90777166261646\r\n 20\r\n-124.9302698566742\r\n 11\r\n16.89761737824773\r\n 21\r\n-125.0003819234554\r\n 72\r\n 1\r\n 10\r\n16.89761737824773\r\n 20\r\n-125.0003819234554\r\n 11\r\n16.89031337209687\r\n 21\r\n-125.0743091643385\r\n 72\r\n 1\r\n 10\r\n16.89031337209687\r\n 20\r\n-125.0743091643385\r\n 11\r\n16.88585560694262\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n16.88585560694262\r\n 20\r\n-125.1520495607127\r\n 11\r\n16.94549882253101\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n16.94549882253101\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.00514203811939\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.00514203811939\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.06478525370778\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.06478525370778\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.12442846929617\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.12442846929617\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.18407168488456\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.18407168488456\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.24371490047294\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.24371490047294\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.30335811606133\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.30335811606133\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.36300133164972\r\n 21\r\n-125.1520495607127\r\n 72\r\n 1\r\n 10\r\n17.36300133164972\r\n 20\r\n-125.1520495607127\r\n 11\r\n17.36573015679433\r\n 21\r\n-125.1013023621967\r\n 72\r\n 1\r\n 10\r\n17.36573015679433\r\n 20\r\n-125.1013023621967\r\n 11\r\n17.36965198082476\r\n 21\r\n-125.054095806736\r\n 72\r\n 1\r\n 10\r\n17.36965198082476\r\n 20\r\n-125.054095806736\r\n 11\r\n17.37476478513036\r\n 21\r\n-125.0104339315519\r\n 72\r\n 1\r\n 10\r\n17.37476478513036\r\n 20\r\n-125.0104339315519\r\n 11\r\n17.3810665511005\r\n 21\r\n-124.9703207738658\r\n 72\r\n 1\r\n 10\r\n17.3810665511005\r\n 20\r\n-124.9703207738658\r\n 11\r\n17.38855526012454\r\n 21\r\n-124.9337603708988\r\n 72\r\n 1\r\n 10\r\n17.38855526012454\r\n 20\r\n-124.9337603708988\r\n 11\r\n17.39722889359185\r\n 21\r\n-124.9007567598722\r\n 72\r\n 1\r\n 10\r\n17.39722889359185\r\n 20\r\n-124.9007567598722\r\n 11\r\n17.40708543289179\r\n 21\r\n-124.8713139780074\r\n 72\r\n 1\r\n 10\r\n17.40708543289179\r\n 20\r\n-124.8713139780074\r\n 11\r\n17.41812285941372\r\n 21\r\n-124.8454360625255\r\n 72\r\n 1\r\n 10\r\n17.41812285941372\r\n 20\r\n-124.8454360625255\r\n 11\r\n17.44057788412734\r\n 21\r\n-124.806258530869\r\n 72\r\n 1\r\n 10\r\n17.44057788412734\r\n 20\r\n-124.806258530869\r\n 11\r\n17.4675061500101\r\n 21\r\n-124.7723112193702\r\n 72\r\n 1\r\n 10\r\n17.4675061500101\r\n 20\r\n-124.7723112193702\r\n 11\r\n17.49890765706198\r\n 21\r\n-124.7435921094183\r\n 72\r\n 1\r\n 10\r\n17.49890765706198\r\n 20\r\n-124.7435921094183\r\n 11\r\n17.53478240528299\r\n 21\r\n-124.7200991824027\r\n 72\r\n 1\r\n 10\r\n17.53478240528299\r\n 20\r\n-124.7200991824027\r\n 11\r\n17.57513039467313\r\n 21\r\n-124.7018304197128\r\n 72\r\n 1\r\n 10\r\n17.57513039467313\r\n 20\r\n-124.7018304197128\r\n 11\r\n17.6199516252324\r\n 21\r\n-124.688783802738\r\n 72\r\n 1\r\n 10\r\n17.6199516252324\r\n 20\r\n-124.688783802738\r\n 11\r\n17.6692460969608\r\n 21\r\n-124.6809573128675\r\n 72\r\n 1\r\n 10\r\n17.6692460969608\r\n 20\r\n-124.6809573128675\r\n 11\r\n17.72301380985833\r\n 21\r\n-124.6783489314909\r\n 72\r\n 1\r\n 10\r\n17.72301380985833\r\n 20\r\n-124.6783489314909\r\n 11\r\n17.76272358185242\r\n 21\r\n-124.6799883797623\r\n 72\r\n 1\r\n 10\r\n17.76272358185242\r\n 20\r\n-124.6799883797623\r\n 11\r\n17.80007359801316\r\n 21\r\n-124.6849080703171\r\n 72\r\n 1\r\n 10\r\n17.80007359801316\r\n 20\r\n-124.6849080703171\r\n 11\r\n17.83506183972991\r\n 21\r\n-124.6931100217658\r\n 72\r\n 1\r\n 10\r\n17.83506183972991\r\n 20\r\n-124.6931100217658\r\n 11\r\n17.86768628839204\r\n 21\r\n-124.7045962527191\r\n 72\r\n 1\r\n 10\r\n17.86768628839204\r\n 20\r\n-124.7045962527191\r\n 11\r\n17.8979449253889\r\n 21\r\n-124.7193687817877\r\n 72\r\n 1\r\n 10\r\n17.8979449253889\r\n 20\r\n-124.7193687817877\r\n 11\r\n17.92583573210987\r\n 21\r\n-124.737429627582\r\n 72\r\n 1\r\n 10\r\n17.92583573210987\r\n 20\r\n-124.737429627582\r\n 11\r\n17.9513566899443\r\n 21\r\n-124.7587808087129\r\n 72\r\n 1\r\n 10\r\n17.9513566899443\r\n 20\r\n-124.7587808087129\r\n 11\r\n17.97450578028157\r\n 21\r\n-124.783424343791\r\n 72\r\n 1\r\n 10\r\n17.97450578028157\r\n 20\r\n-124.783424343791\r\n 11\r\n17.99509560876763\r\n 21\r\n-124.8105463962948\r\n 72\r\n 1\r\n 10\r\n17.99509560876763\r\n 20\r\n-124.8105463962948\r\n 11\r\n18.01294012678888\r\n 21\r\n-124.8393317839625\r\n 72\r\n 1\r\n 10\r\n18.01294012678888\r\n 20\r\n-124.8393317839625\r\n 11\r\n18.02803933434533\r\n 21\r\n-124.8697805067943\r\n 72\r\n 1\r\n 10\r\n18.02803933434533\r\n 20\r\n-124.8697805067943\r\n 11\r\n18.04039323143697\r\n 21\r\n-124.90189256479\r\n 72\r\n 1\r\n 10\r\n18.04039323143697\r\n 20\r\n-124.90189256479\r\n 11\r\n18.0500018180638\r\n 21\r\n-124.9356679579497\r\n 72\r\n 1\r\n 10\r\n18.0500018180638\r\n 20\r\n-124.9356679579497\r\n 11\r\n18.05686509422582\r\n 21\r\n-124.9711066862734\r\n 72\r\n 1\r\n 10\r\n18.05686509422582\r\n 20\r\n-124.9711066862734\r\n 11\r\n18.06098305992303\r\n 21\r\n-125.008208749761\r\n 72\r\n 1\r\n 10\r\n18.06098305992303\r\n 20\r\n-125.008208749761\r\n 11\r\n18.06235571515544\r\n 21\r\n-125.0469741484126\r\n 72\r\n 1\r\n 10\r\n18.06235571515544\r\n 20\r\n-125.0469741484126\r\n 11\r\n18.05995794215511\r\n 21\r\n-125.0951375253147\r\n 72\r\n 1\r\n 10\r\n18.05995794215511\r\n 20\r\n-125.0951375253147\r\n 11\r\n18.05276596889454\r\n 21\r\n-125.1423440807754\r\n 72\r\n 1\r\n 10\r\n18.05276596889454\r\n 20\r\n-125.1423440807754\r\n 11\r\n18.04078181398438\r\n 21\r\n-125.1885897775734\r\n 72\r\n 1\r\n 10\r\n18.04078181398438\r\n 20\r\n-125.1885897775734\r\n 11\r\n18.02400749603525\r\n 21\r\n-125.2338705784874\r\n 72\r\n 1\r\n 10\r\n18.02400749603525\r\n 20\r\n-125.2338705784874\r\n 11\r\n18.00244503365779\r\n 21\r\n-125.2781824462962\r\n 72\r\n 1\r\n 10\r\n18.00244503365779\r\n 20\r\n-125.2781824462962\r\n 11\r\n17.97609644546265\r\n 21\r\n-125.3215213437785\r\n 72\r\n 1\r\n 10\r\n17.97609644546265\r\n 20\r\n-125.3215213437785\r\n 11\r\n17.94496375006044\r\n 21\r\n-125.3638832337131\r\n 72\r\n 1\r\n 10\r\n17.94496375006044\r\n 20\r\n-125.3638832337131\r\n 11\r\n17.90904896606182\r\n 21\r\n-125.4052640788786\r\n 72\r\n 1\r\n 10\r\n17.90904896606182\r\n 20\r\n-125.4052640788786\r\n 11\r\n17.88031202504931\r\n 21\r\n-125.4337026019521\r\n 72\r\n 1\r\n 10\r\n17.88031202504931\r\n 20\r\n-125.4337026019521\r\n 11\r\n17.84409815024147\r\n 21\r\n-125.4664387470694\r\n 72\r\n 1\r\n 10\r\n17.84409815024147\r\n 20\r\n-125.4664387470694\r\n 11\r\n17.8004073416383\r\n 21\r\n-125.5034745328411\r\n 72\r\n 1\r\n 10\r\n17.8004073416383\r\n 20\r\n-125.5034745328411\r\n 11\r\n17.74923959923979\r\n 21\r\n-125.544811977878\r\n 72\r\n 1\r\n 10\r\n17.74923959923979\r\n 20\r\n-125.544811977878\r\n 11\r\n17.69059492304596\r\n 21\r\n-125.5904531007905\r\n 72\r\n 1\r\n 10\r\n17.69059492304596\r\n 20\r\n-125.5904531007905\r\n 11\r\n17.62447331305679\r\n 21\r\n-125.6403999201894\r\n 72\r\n 1\r\n 10\r\n17.62447331305679\r\n 20\r\n-125.6403999201894\r\n 11\r\n17.55087476927229\r\n 21\r\n-125.6946544546853\r\n 72\r\n 1\r\n 10\r\n17.55087476927229\r\n 20\r\n-125.6946544546853\r\n 11\r\n17.46979929169246\r\n 21\r\n-125.7532187228888\r\n 72\r\n 1\r\n 10\r\n17.46979929169246\r\n 20\r\n-125.7532187228888\r\n 11\r\n17.37653140587187\r\n 21\r\n-125.8225219996752\r\n 72\r\n 1\r\n 10\r\n17.37653140587187\r\n 20\r\n-125.8225219996752\r\n 11\r\n17.29219385350444\r\n 21\r\n-125.8909068086223\r\n 72\r\n 1\r\n 10\r\n17.29219385350444\r\n 20\r\n-125.8909068086223\r\n 11\r\n17.21678663459019\r\n 21\r\n-125.9583751683408\r\n 72\r\n 1\r\n 10\r\n17.21678663459019\r\n 20\r\n-125.9583751683408\r\n 11\r\n17.15030974912911\r\n 21\r\n-126.0249290974411\r\n 72\r\n 1\r\n 10\r\n17.15030974912911\r\n 20\r\n-126.0249290974411\r\n 11\r\n17.0927631971212\r\n 21\r\n-126.090570614534\r\n 72\r\n 1\r\n 10\r\n17.0927631971212\r\n 20\r\n-126.090570614534\r\n 11\r\n17.04414697856646\r\n 21\r\n-126.1553017382302\r\n 72\r\n 1\r\n 10\r\n17.04414697856646\r\n 20\r\n-126.1553017382302\r\n 11\r\n17.00446109346489\r\n 21\r\n-126.2191244871402\r\n 72\r\n 1\r\n 10\r\n17.00446109346489\r\n 20\r\n-126.2191244871402\r\n 11\r\n16.97370554181649\r\n 21\r\n-126.2820408798747\r\n 72\r\n 1\r\n 10\r\n16.97370554181649\r\n 20\r\n-126.2820408798747\r\n 11\r\n16.94816574361612\r\n 21\r\n-126.3383197444032\r\n 72\r\n 1\r\n 10\r\n16.94816574361612\r\n 20\r\n-126.3383197444032\r\n 11\r\n16.92580525716728\r\n 21\r\n-126.3960520085896\r\n 72\r\n 1\r\n 10\r\n16.92580525716728\r\n 20\r\n-126.3960520085896\r\n 11\r\n16.90662206385932\r\n 21\r\n-126.4552376724339\r\n 72\r\n 1\r\n 10\r\n16.90662206385932\r\n 20\r\n-126.4552376724339\r\n 11\r\n16.89061414508162\r\n 21\r\n-126.515876735936\r\n 72\r\n 1\r\n 10\r\n16.89061414508162\r\n 20\r\n-126.515876735936\r\n 11\r\n16.87777948222353\r\n 21\r\n-126.5779691990959\r\n 72\r\n 1\r\n 10\r\n16.87777948222353\r\n 20\r\n-126.5779691990959\r\n 11\r\n16.86811605667443\r\n 21\r\n-126.6415150619137\r\n 72\r\n 1\r\n 10\r\n16.86811605667443\r\n 20\r\n-126.6415150619137\r\n 11\r\n16.86162184982367\r\n 21\r\n-126.7065143243893\r\n 72\r\n 1\r\n 10\r\n16.86162184982367\r\n 20\r\n-126.7065143243893\r\n 11\r\n16.85829484306062\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n16.85829484306062\r\n 20\r\n-126.7729669865228\r\n 11\r\n17.07210608161394\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n17.07210608161394\r\n 20\r\n-126.7729669865228\r\n 11\r\n17.28591732016725\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n17.28591732016725\r\n 20\r\n-126.7729669865228\r\n 11\r\n17.49972855872057\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n17.49972855872057\r\n 20\r\n-126.7729669865228\r\n 11\r\n17.71353979727389\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n17.71353979727389\r\n 20\r\n-126.7729669865228\r\n 11\r\n17.92735103582721\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n17.92735103582721\r\n 20\r\n-126.7729669865228\r\n 11\r\n18.14116227438053\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n18.14116227438053\r\n 20\r\n-126.7729669865228\r\n 11\r\n18.35497351293385\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n18.35497351293385\r\n 20\r\n-126.7729669865228\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.7729669865228\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.7189220510979\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.7189220510979\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.6648771156731\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.6648771156731\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.6108321802482\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.6108321802482\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.5567872448233\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.5567872448233\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.5027423093985\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.5027423093985\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.4486973739736\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.4486973739736\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.3946524385488\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.3946524385488\r\n 11\r\n18.56878475148716\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n18.56878475148716\r\n 20\r\n-126.3406075031239\r\n 11\r\n18.43248816135197\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n18.43248816135197\r\n 20\r\n-126.3406075031239\r\n 11\r\n18.29619157121677\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n18.29619157121677\r\n 20\r\n-126.3406075031239\r\n 11\r\n18.15989498108157\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n18.15989498108157\r\n 20\r\n-126.3406075031239\r\n 11\r\n18.02359839094638\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n18.02359839094638\r\n 20\r\n-126.3406075031239\r\n 11\r\n17.88730180081118\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n17.88730180081118\r\n 20\r\n-126.3406075031239\r\n 11\r\n17.75100521067598\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n17.75100521067598\r\n 20\r\n-126.3406075031239\r\n 11\r\n17.61470862054079\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n17.61470862054079\r\n 20\r\n-126.3406075031239\r\n 11\r\n17.47841203040559\r\n 21\r\n-126.3406075031239\r\n 72\r\n 1\r\n 10\r\n17.47841203040559\r\n 20\r\n-126.3406075031239\r\n 11\r\n17.49037801782003\r\n 21\r\n-126.3215272589584\r\n 72\r\n 1\r\n 10\r\n17.49037801782003\r\n 20\r\n-126.3215272589584\r\n 11\r\n17.5030202397975\r\n 21\r\n-126.3030425049304\r\n 72\r\n 1\r\n 10\r\n17.5030202397975\r\n 20\r\n-126.3030425049304\r\n 11\r\n17.51633667772735\r\n 21\r\n-126.2851512224295\r\n 72\r\n 1\r\n 10\r\n17.51633667772735\r\n 20\r\n-126.2851512224295\r\n 11\r\n17.53032531299895\r\n 21\r\n-126.2678513928448\r\n 72\r\n 1\r\n 10\r\n17.53032531299895\r\n 20\r\n-126.2678513928448\r\n 11\r\n17.54498412700167\r\n 21\r\n-126.2511409975658\r\n 72\r\n 1\r\n 10\r\n17.54498412700167\r\n 20\r\n-126.2511409975658\r\n 11\r\n17.56031110112486\r\n 21\r\n-126.2350180179818\r\n 72\r\n 1\r\n 10\r\n17.56031110112486\r\n 20\r\n-126.2350180179818\r\n 11\r\n17.5763042167579\r\n 21\r\n-126.2194804354823\r\n 72\r\n 1\r\n 10\r\n17.5763042167579\r\n 20\r\n-126.2194804354823\r\n 11\r\n17.59296145529015\r\n 21\r\n-126.2045262314565\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n662\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n663\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.45626982956043\r\n 20\r\n-126.2303644475959\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n664\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.39849988464215\r\n 20\r\n-125.9808103433831\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n665\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.34072993972386\r\n 20\r\n-125.7312562391703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n666\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.28295999480558\r\n 20\r\n-125.4817021349576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n667\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.2251900498873\r\n 20\r\n-125.2321480307448\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n668\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.16742010496901\r\n 20\r\n-124.982593926532\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n669\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.10965016005073\r\n 20\r\n-124.7330398223192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66A\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.05188021513245\r\n 20\r\n-124.4834857181064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66B\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.99411027021416\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66C\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.89760453293361\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66D\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.80109879565304\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66E\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.70459305837248\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66F\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.60808732109192\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n670\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.51158158381136\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n671\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.4150758465308\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n672\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.31857010925024\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n673\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n674\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.5513110354723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n675\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.8686904570509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n676\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.1860698786296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n677\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.5034493002082\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n678\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.8208287217868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n679\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.1382081433655\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67A\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.4555875649441\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67B\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67C\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.28386077223634\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67D\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.34565717250301\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67E\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.40745357276968\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67F\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.46924997303635\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n680\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.53104637330302\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n681\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.59284277356969\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n682\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.65463917383636\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n683\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n684\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.5582944740981\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n685\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.3436219616735\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n686\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.1289494492489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n687\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.9142769368242\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n688\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.6996044243996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n689\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.484931911975\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68A\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.2702593995504\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68B\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.0555868871257\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68C\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71641101434029\r\n 20\r\n-125.0361268077255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68D\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71633598931166\r\n 20\r\n-125.0148217182042\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68E\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71620848040649\r\n 20\r\n-124.9916675813403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68F\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71602646901416\r\n 20\r\n-124.9666603599127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n690\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71578793652402\r\n 20\r\n-124.9397960167001\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n691\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71549086432543\r\n 20\r\n-124.9110705144812\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n692\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71513323380778\r\n 20\r\n-124.8804798160347\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n693\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.7147130263604\r\n 20\r\n-124.8480198841394\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n694\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71429281891303\r\n 20\r\n-124.8155845120069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n695\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71393518839538\r\n 20\r\n-124.785068838589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n696\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71363811619679\r\n 20\r\n-124.7564708452753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n697\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71339958370665\r\n 20\r\n-124.729788513455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n698\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71321757231432\r\n 20\r\n-124.7050198245175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n699\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71309006340915\r\n 20\r\n-124.6821627598523\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69A\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71301503838052\r\n 20\r\n-124.6612153008485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69B\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.71299047861778\r\n 20\r\n-124.6421754288957\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69C\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.77269828974651\r\n 20\r\n-124.9085243735991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69D\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.83240610087525\r\n 20\r\n-125.1748733183025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69E\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.89211391200399\r\n 20\r\n-125.4412222630059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69F\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.95182172313272\r\n 20\r\n-125.7075712077093\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A0\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.01152953426146\r\n 20\r\n-125.9739201524126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A1\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.0712373453902\r\n 20\r\n-126.240269097116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A2\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.13094515651893\r\n 20\r\n-126.5066180418194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A3\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.19065296764767\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A4\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.25511931691541\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A5\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.31958566618314\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A6\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.38405201545088\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A7\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.44851836471862\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A8\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.51298471398636\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A9\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.5774510632541\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AA\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.64191741252183\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AB\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.70638376178957\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AC\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.76652220985396\r\n 20\r\n-126.5066180418194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AD\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.82666065791835\r\n 20\r\n-126.240269097116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AE\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.88679910598275\r\n 20\r\n-125.9739201524126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6AF\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.94693755404714\r\n 20\r\n-125.7075712077093\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B0\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.00707600211153\r\n 20\r\n-125.4412222630059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B1\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.06721445017592\r\n 20\r\n-125.1748733183025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B2\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.12735289824032\r\n 20\r\n-124.9085243735991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B3\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18749134630471\r\n 20\r\n-124.6421754288957\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B4\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18746678654197\r\n 20\r\n-124.6612153008485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B5\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18739176151334\r\n 20\r\n-124.6821627598523\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B6\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18726425260817\r\n 20\r\n-124.7050198245175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B7\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18708224121584\r\n 20\r\n-124.729788513455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B8\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.1868437087257\r\n 20\r\n-124.7564708452753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B9\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18654663652712\r\n 20\r\n-124.785068838589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BA\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18618900600946\r\n 20\r\n-124.8155845120069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BB\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18576879856208\r\n 20\r\n-124.8480198841394\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BC\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18534859111471\r\n 20\r\n-124.8804798160347\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BD\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18499096059706\r\n 20\r\n-124.9110705144812\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BE\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18469388839847\r\n 20\r\n-124.9397960167001\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6BF\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18445535590833\r\n 20\r\n-124.9666603599127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C0\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.184273344516\r\n 20\r\n-124.9916675813403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C1\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18414583561083\r\n 20\r\n-125.0148217182042\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C2\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.1840708105822\r\n 20\r\n-125.0361268077255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C3\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.0555868871257\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C4\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.2702593995504\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C5\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.484931911975\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C6\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.6996044243996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C7\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.9142769368242\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C8\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.1289494492489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C9\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.3436219616735\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CA\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.5582944740981\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CB\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CC\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.24584265108613\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CD\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.3076390513528\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CE\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.36943545161947\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6CF\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.43123185188614\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D0\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.4930282521528\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D1\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.55482465241947\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D2\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.61662105268614\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D3\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D4\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.4555875649441\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D5\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.1382081433655\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D6\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.8208287217868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D7\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.5034493002082\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D8\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.1860698786296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D9\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.8686904570509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DA\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.5513110354723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DB\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DC\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.58298830801139\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DD\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.48755916306997\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DE\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.39213001812855\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6DF\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.29670087318713\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E0\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.20127172824571\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E1\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.10584258330429\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E2\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.01041343836287\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E3\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.91498429342145\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E4\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.85764498543882\r\n 20\r\n-124.4834857181064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E5\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.80030567745619\r\n 20\r\n-124.7330398223192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E6\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.74296636947357\r\n 20\r\n-124.982593926532\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E7\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.68562706149094\r\n 20\r\n-125.2321480307448\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E8\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.62828775350831\r\n 20\r\n-125.4817021349576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E9\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.57094844552569\r\n 20\r\n-125.7312562391703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6EA\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.51360913754306\r\n 20\r\n-125.9808103433831\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6EB\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.45626982956043\r\n 20\r\n-126.2303644475959\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6EC\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.45626982956043\r\n 20\r\n-126.2303644475959\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n6EE\r\n330\r\n662\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n6ED\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 136\r\n 72\r\n 1\r\n 10\r\n27.45626982956043\r\n 20\r\n-126.2303644475959\r\n 11\r\n27.39849988464215\r\n 21\r\n-125.9808103433831\r\n 72\r\n 1\r\n 10\r\n27.39849988464215\r\n 20\r\n-125.9808103433831\r\n 11\r\n27.34072993972386\r\n 21\r\n-125.7312562391703\r\n 72\r\n 1\r\n 10\r\n27.34072993972386\r\n 20\r\n-125.7312562391703\r\n 11\r\n27.28295999480558\r\n 21\r\n-125.4817021349576\r\n 72\r\n 1\r\n 10\r\n27.28295999480558\r\n 20\r\n-125.4817021349576\r\n 11\r\n27.2251900498873\r\n 21\r\n-125.2321480307448\r\n 72\r\n 1\r\n 10\r\n27.2251900498873\r\n 20\r\n-125.2321480307448\r\n 11\r\n27.16742010496901\r\n 21\r\n-124.982593926532\r\n 72\r\n 1\r\n 10\r\n27.16742010496901\r\n 20\r\n-124.982593926532\r\n 11\r\n27.10965016005073\r\n 21\r\n-124.7330398223192\r\n 72\r\n 1\r\n 10\r\n27.10965016005073\r\n 20\r\n-124.7330398223192\r\n 11\r\n27.05188021513245\r\n 21\r\n-124.4834857181064\r\n 72\r\n 1\r\n 10\r\n27.05188021513245\r\n 20\r\n-124.4834857181064\r\n 11\r\n26.99411027021416\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.99411027021416\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.89760453293361\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.89760453293361\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.80109879565304\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.80109879565304\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.70459305837248\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.70459305837248\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.60808732109192\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.60808732109192\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.51158158381136\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.51158158381136\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.4150758465308\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.4150758465308\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.31857010925024\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.31857010925024\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.22206437196968\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.2339316138936\r\n 11\r\n26.22206437196968\r\n 21\r\n-124.5513110354723\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.5513110354723\r\n 11\r\n26.22206437196968\r\n 21\r\n-124.8686904570509\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-124.8686904570509\r\n 11\r\n26.22206437196968\r\n 21\r\n-125.1860698786296\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.1860698786296\r\n 11\r\n26.22206437196968\r\n 21\r\n-125.5034493002082\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.5034493002082\r\n 11\r\n26.22206437196968\r\n 21\r\n-125.8208287217868\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-125.8208287217868\r\n 11\r\n26.22206437196968\r\n 21\r\n-126.1382081433655\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.1382081433655\r\n 11\r\n26.22206437196968\r\n 21\r\n-126.4555875649441\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.4555875649441\r\n 11\r\n26.22206437196968\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.22206437196968\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.28386077223634\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.28386077223634\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.34565717250301\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.34565717250301\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.40745357276968\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.40745357276968\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.46924997303635\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.46924997303635\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.53104637330302\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.53104637330302\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.59284277356969\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.59284277356969\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.65463917383636\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.65463917383636\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.71643557410303\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.7729669865228\r\n 11\r\n26.71643557410303\r\n 21\r\n-126.5582944740981\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.5582944740981\r\n 11\r\n26.71643557410303\r\n 21\r\n-126.3436219616735\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.3436219616735\r\n 11\r\n26.71643557410303\r\n 21\r\n-126.1289494492489\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-126.1289494492489\r\n 11\r\n26.71643557410303\r\n 21\r\n-125.9142769368242\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.9142769368242\r\n 11\r\n26.71643557410303\r\n 21\r\n-125.6996044243996\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.6996044243996\r\n 11\r\n26.71643557410303\r\n 21\r\n-125.484931911975\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.484931911975\r\n 11\r\n26.71643557410303\r\n 21\r\n-125.2702593995504\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.2702593995504\r\n 11\r\n26.71643557410303\r\n 21\r\n-125.0555868871257\r\n 72\r\n 1\r\n 10\r\n26.71643557410303\r\n 20\r\n-125.0555868871257\r\n 11\r\n26.71641101434029\r\n 21\r\n-125.0361268077255\r\n 72\r\n 1\r\n 10\r\n26.71641101434029\r\n 20\r\n-125.0361268077255\r\n 11\r\n26.71633598931166\r\n 21\r\n-125.0148217182042\r\n 72\r\n 1\r\n 10\r\n26.71633598931166\r\n 20\r\n-125.0148217182042\r\n 11\r\n26.71620848040649\r\n 21\r\n-124.9916675813403\r\n 72\r\n 1\r\n 10\r\n26.71620848040649\r\n 20\r\n-124.9916675813403\r\n 11\r\n26.71602646901416\r\n 21\r\n-124.9666603599127\r\n 72\r\n 1\r\n 10\r\n26.71602646901416\r\n 20\r\n-124.9666603599127\r\n 11\r\n26.71578793652402\r\n 21\r\n-124.9397960167001\r\n 72\r\n 1\r\n 10\r\n26.71578793652402\r\n 20\r\n-124.9397960167001\r\n 11\r\n26.71549086432543\r\n 21\r\n-124.9110705144812\r\n 72\r\n 1\r\n 10\r\n26.71549086432543\r\n 20\r\n-124.9110705144812\r\n 11\r\n26.71513323380778\r\n 21\r\n-124.8804798160347\r\n 72\r\n 1\r\n 10\r\n26.71513323380778\r\n 20\r\n-124.8804798160347\r\n 11\r\n26.7147130263604\r\n 21\r\n-124.8480198841394\r\n 72\r\n 1\r\n 10\r\n26.7147130263604\r\n 20\r\n-124.8480198841394\r\n 11\r\n26.71429281891303\r\n 21\r\n-124.8155845120069\r\n 72\r\n 1\r\n 10\r\n26.71429281891303\r\n 20\r\n-124.8155845120069\r\n 11\r\n26.71393518839538\r\n 21\r\n-124.785068838589\r\n 72\r\n 1\r\n 10\r\n26.71393518839538\r\n 20\r\n-124.785068838589\r\n 11\r\n26.71363811619679\r\n 21\r\n-124.7564708452753\r\n 72\r\n 1\r\n 10\r\n26.71363811619679\r\n 20\r\n-124.7564708452753\r\n 11\r\n26.71339958370665\r\n 21\r\n-124.729788513455\r\n 72\r\n 1\r\n 10\r\n26.71339958370665\r\n 20\r\n-124.729788513455\r\n 11\r\n26.71321757231432\r\n 21\r\n-124.7050198245175\r\n 72\r\n 1\r\n 10\r\n26.71321757231432\r\n 20\r\n-124.7050198245175\r\n 11\r\n26.71309006340915\r\n 21\r\n-124.6821627598523\r\n 72\r\n 1\r\n 10\r\n26.71309006340915\r\n 20\r\n-124.6821627598523\r\n 11\r\n26.71301503838052\r\n 21\r\n-124.6612153008485\r\n 72\r\n 1\r\n 10\r\n26.71301503838052\r\n 20\r\n-124.6612153008485\r\n 11\r\n26.71299047861778\r\n 21\r\n-124.6421754288957\r\n 72\r\n 1\r\n 10\r\n26.71299047861778\r\n 20\r\n-124.6421754288957\r\n 11\r\n26.77269828974651\r\n 21\r\n-124.9085243735991\r\n 72\r\n 1\r\n 10\r\n26.77269828974651\r\n 20\r\n-124.9085243735991\r\n 11\r\n26.83240610087525\r\n 21\r\n-125.1748733183025\r\n 72\r\n 1\r\n 10\r\n26.83240610087525\r\n 20\r\n-125.1748733183025\r\n 11\r\n26.89211391200399\r\n 21\r\n-125.4412222630059\r\n 72\r\n 1\r\n 10\r\n26.89211391200399\r\n 20\r\n-125.4412222630059\r\n 11\r\n26.95182172313272\r\n 21\r\n-125.7075712077093\r\n 72\r\n 1\r\n 10\r\n26.95182172313272\r\n 20\r\n-125.7075712077093\r\n 11\r\n27.01152953426146\r\n 21\r\n-125.9739201524126\r\n 72\r\n 1\r\n 10\r\n27.01152953426146\r\n 20\r\n-125.9739201524126\r\n 11\r\n27.0712373453902\r\n 21\r\n-126.240269097116\r\n 72\r\n 1\r\n 10\r\n27.0712373453902\r\n 20\r\n-126.240269097116\r\n 11\r\n27.13094515651893\r\n 21\r\n-126.5066180418194\r\n 72\r\n 1\r\n 10\r\n27.13094515651893\r\n 20\r\n-126.5066180418194\r\n 11\r\n27.19065296764767\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.19065296764767\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.25511931691541\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.25511931691541\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.31958566618314\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.31958566618314\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.38405201545088\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.38405201545088\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.44851836471862\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.44851836471862\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.51298471398636\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.51298471398636\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.5774510632541\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.5774510632541\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.64191741252183\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.64191741252183\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.70638376178957\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n27.70638376178957\r\n 20\r\n-126.7729669865228\r\n 11\r\n27.76652220985396\r\n 21\r\n-126.5066180418194\r\n 72\r\n 1\r\n 10\r\n27.76652220985396\r\n 20\r\n-126.5066180418194\r\n 11\r\n27.82666065791835\r\n 21\r\n-126.240269097116\r\n 72\r\n 1\r\n 10\r\n27.82666065791835\r\n 20\r\n-126.240269097116\r\n 11\r\n27.88679910598275\r\n 21\r\n-125.9739201524126\r\n 72\r\n 1\r\n 10\r\n27.88679910598275\r\n 20\r\n-125.9739201524126\r\n 11\r\n27.94693755404714\r\n 21\r\n-125.7075712077093\r\n 72\r\n 1\r\n 10\r\n27.94693755404714\r\n 20\r\n-125.7075712077093\r\n 11\r\n28.00707600211153\r\n 21\r\n-125.4412222630059\r\n 72\r\n 1\r\n 10\r\n28.00707600211153\r\n 20\r\n-125.4412222630059\r\n 11\r\n28.06721445017592\r\n 21\r\n-125.1748733183025\r\n 72\r\n 1\r\n 10\r\n28.06721445017592\r\n 20\r\n-125.1748733183025\r\n 11\r\n28.12735289824032\r\n 21\r\n-124.9085243735991\r\n 72\r\n 1\r\n 10\r\n28.12735289824032\r\n 20\r\n-124.9085243735991\r\n 11\r\n28.18749134630471\r\n 21\r\n-124.6421754288957\r\n 72\r\n 1\r\n 10\r\n28.18749134630471\r\n 20\r\n-124.6421754288957\r\n 11\r\n28.18746678654197\r\n 21\r\n-124.6612153008485\r\n 72\r\n 1\r\n 10\r\n28.18746678654197\r\n 20\r\n-124.6612153008485\r\n 11\r\n28.18739176151334\r\n 21\r\n-124.6821627598523\r\n 72\r\n 1\r\n 10\r\n28.18739176151334\r\n 20\r\n-124.6821627598523\r\n 11\r\n28.18726425260817\r\n 21\r\n-124.7050198245175\r\n 72\r\n 1\r\n 10\r\n28.18726425260817\r\n 20\r\n-124.7050198245175\r\n 11\r\n28.18708224121584\r\n 21\r\n-124.729788513455\r\n 72\r\n 1\r\n 10\r\n28.18708224121584\r\n 20\r\n-124.729788513455\r\n 11\r\n28.1868437087257\r\n 21\r\n-124.7564708452753\r\n 72\r\n 1\r\n 10\r\n28.1868437087257\r\n 20\r\n-124.7564708452753\r\n 11\r\n28.18654663652712\r\n 21\r\n-124.785068838589\r\n 72\r\n 1\r\n 10\r\n28.18654663652712\r\n 20\r\n-124.785068838589\r\n 11\r\n28.18618900600946\r\n 21\r\n-124.8155845120069\r\n 72\r\n 1\r\n 10\r\n28.18618900600946\r\n 20\r\n-124.8155845120069\r\n 11\r\n28.18576879856208\r\n 21\r\n-124.8480198841394\r\n 72\r\n 1\r\n 10\r\n28.18576879856208\r\n 20\r\n-124.8480198841394\r\n 11\r\n28.18534859111471\r\n 21\r\n-124.8804798160347\r\n 72\r\n 1\r\n 10\r\n28.18534859111471\r\n 20\r\n-124.8804798160347\r\n 11\r\n28.18499096059706\r\n 21\r\n-124.9110705144812\r\n 72\r\n 1\r\n 10\r\n28.18499096059706\r\n 20\r\n-124.9110705144812\r\n 11\r\n28.18469388839847\r\n 21\r\n-124.9397960167001\r\n 72\r\n 1\r\n 10\r\n28.18469388839847\r\n 20\r\n-124.9397960167001\r\n 11\r\n28.18445535590833\r\n 21\r\n-124.9666603599127\r\n 72\r\n 1\r\n 10\r\n28.18445535590833\r\n 20\r\n-124.9666603599127\r\n 11\r\n28.184273344516\r\n 21\r\n-124.9916675813403\r\n 72\r\n 1\r\n 10\r\n28.184273344516\r\n 20\r\n-124.9916675813403\r\n 11\r\n28.18414583561083\r\n 21\r\n-125.0148217182042\r\n 72\r\n 1\r\n 10\r\n28.18414583561083\r\n 20\r\n-125.0148217182042\r\n 11\r\n28.1840708105822\r\n 21\r\n-125.0361268077255\r\n 72\r\n 1\r\n 10\r\n28.1840708105822\r\n 20\r\n-125.0361268077255\r\n 11\r\n28.18404625081946\r\n 21\r\n-125.0555868871257\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.0555868871257\r\n 11\r\n28.18404625081946\r\n 21\r\n-125.2702593995504\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.2702593995504\r\n 11\r\n28.18404625081946\r\n 21\r\n-125.484931911975\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.484931911975\r\n 11\r\n28.18404625081946\r\n 21\r\n-125.6996044243996\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.6996044243996\r\n 11\r\n28.18404625081946\r\n 21\r\n-125.9142769368242\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-125.9142769368242\r\n 11\r\n28.18404625081946\r\n 21\r\n-126.1289494492489\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.1289494492489\r\n 11\r\n28.18404625081946\r\n 21\r\n-126.3436219616735\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.3436219616735\r\n 11\r\n28.18404625081946\r\n 21\r\n-126.5582944740981\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.5582944740981\r\n 11\r\n28.18404625081946\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.18404625081946\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.24584265108613\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.24584265108613\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.3076390513528\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.3076390513528\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.36943545161947\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.36943545161947\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.43123185188614\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.43123185188614\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.4930282521528\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.4930282521528\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.55482465241947\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.55482465241947\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.61662105268614\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.61662105268614\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.67841745295281\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.7729669865228\r\n 11\r\n28.67841745295281\r\n 21\r\n-126.4555875649441\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.4555875649441\r\n 11\r\n28.67841745295281\r\n 21\r\n-126.1382081433655\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-126.1382081433655\r\n 11\r\n28.67841745295281\r\n 21\r\n-125.8208287217868\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.8208287217868\r\n 11\r\n28.67841745295281\r\n 21\r\n-125.5034493002082\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.5034493002082\r\n 11\r\n28.67841745295281\r\n 21\r\n-125.1860698786296\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-125.1860698786296\r\n 11\r\n28.67841745295281\r\n 21\r\n-124.8686904570509\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.8686904570509\r\n 11\r\n28.67841745295281\r\n 21\r\n-124.5513110354723\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.5513110354723\r\n 11\r\n28.67841745295281\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.67841745295281\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.58298830801139\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.58298830801139\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.48755916306997\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.48755916306997\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.39213001812855\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.39213001812855\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.29670087318713\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.29670087318713\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.20127172824571\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.20127172824571\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.10584258330429\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.10584258330429\r\n 20\r\n-124.2339316138936\r\n 11\r\n28.01041343836287\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n28.01041343836287\r\n 20\r\n-124.2339316138936\r\n 11\r\n27.91498429342145\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n27.91498429342145\r\n 20\r\n-124.2339316138936\r\n 11\r\n27.85764498543882\r\n 21\r\n-124.4834857181064\r\n 72\r\n 1\r\n 10\r\n27.85764498543882\r\n 20\r\n-124.4834857181064\r\n 11\r\n27.80030567745619\r\n 21\r\n-124.7330398223192\r\n 72\r\n 1\r\n 10\r\n27.80030567745619\r\n 20\r\n-124.7330398223192\r\n 11\r\n27.74296636947357\r\n 21\r\n-124.982593926532\r\n 72\r\n 1\r\n 10\r\n27.74296636947357\r\n 20\r\n-124.982593926532\r\n 11\r\n27.68562706149094\r\n 21\r\n-125.2321480307448\r\n 72\r\n 1\r\n 10\r\n27.68562706149094\r\n 20\r\n-125.2321480307448\r\n 11\r\n27.62828775350831\r\n 21\r\n-125.4817021349576\r\n 72\r\n 1\r\n 10\r\n27.62828775350831\r\n 20\r\n-125.4817021349576\r\n 11\r\n27.57094844552569\r\n 21\r\n-125.7312562391703\r\n 72\r\n 1\r\n 10\r\n27.57094844552569\r\n 20\r\n-125.7312562391703\r\n 11\r\n27.51360913754306\r\n 21\r\n-125.9808103433831\r\n 72\r\n 1\r\n 10\r\n27.51360913754306\r\n 20\r\n-125.9808103433831\r\n 11\r\n27.45626982956043\r\n 21\r\n-126.2303644475959\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n6EF\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F0\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82502796873908\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F1\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.68875291045066\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F2\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.55247785216225\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F3\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.41620279387383\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F4\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.27992773558542\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F5\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.14365267729701\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F6\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.00737761900859\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F7\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.87110256072018\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F8\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F9\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.5513110354723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FA\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.8686904570509\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FB\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.1860698786296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FC\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.5034493002082\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FD\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.8208287217868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FE\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.1382081433655\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6FF\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.4555875649441\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n700\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n701\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.80071495358717\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n702\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.86660240474257\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n703\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.93248985589797\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n704\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.99837730705338\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n705\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.06426475820878\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n706\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.13015220936418\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n707\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.19603966051958\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n708\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n709\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.6588481985739\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70A\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.544729410625\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70B\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.4306106226761\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70C\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.3164918347272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70D\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.2023730467783\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70E\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.0882542588294\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70F\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.9741354708805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n710\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n711\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.32800834945144\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n712\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.39408958722789\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n713\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.46017082500433\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n714\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.52625206278078\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n715\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.59233330055723\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n716\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.65841453833368\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n717\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.72449577611013\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n718\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.79057701388658\r\n 20\r\n-125.8600166829316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n719\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.89107186221876\r\n 20\r\n-125.8571098836159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71A\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98559364167935\r\n 20\r\n-125.8483894856688\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71B\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.07414437087898\r\n 20\r\n-125.8338554890904\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71C\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.15672606842829\r\n 20\r\n-125.8135078938807\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71D\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.23334075293791\r\n 20\r\n-125.7873467000396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71E\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.30399044301848\r\n 20\r\n-125.7553719075671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n71F\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.36867715728063\r\n 20\r\n-125.7175835164633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n720\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.42740291433501\r\n 20\r\n-125.6739815267281\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n721\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.47961158695142\r\n 20\r\n-125.62335477198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n722\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.5248722017591\r\n 20\r\n-125.5644920858375\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n723\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.56318072153678\r\n 20\r\n-125.4973934683005\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n724\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59453310906319\r\n 20\r\n-125.4220589193692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n725\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61892532711706\r\n 20\r\n-125.3384884390434\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n726\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.63635333847711\r\n 20\r\n-125.2466820273232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n727\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.64681310592207\r\n 20\r\n-125.1466396842085\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n728\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.65030059223067\r\n 20\r\n-125.0383614096995\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n729\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.64679662060188\r\n 20\r\n-124.9388200184576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72A\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.63628605145591\r\n 20\r\n-124.8459985820227\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72B\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61877090340341\r\n 20\r\n-124.7598991190052\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72C\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59425319505501\r\n 20\r\n-124.6805236480159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72D\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.56273494502136\r\n 20\r\n-124.6078741876654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72E\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.52421817191307\r\n 20\r\n-124.5419527565643\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n72F\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.4787048943408\r\n 20\r\n-124.4827613733232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n730\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.42619713091517\r\n 20\r\n-124.4303020565529\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n731\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.36774590490728\r\n 20\r\n-124.3842777340546\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n732\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.30452873918805\r\n 20\r\n-124.3443899878895\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n733\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.23654361514685\r\n 20\r\n-124.3106388180574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n734\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.16378851417305\r\n 20\r\n-124.2830242245584\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n735\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.086261417656\r\n 20\r\n-124.2615462073926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n736\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.00396030698509\r\n 20\r\n-124.2462047665598\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n737\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.91688316354966\r\n 20\r\n-124.2369999020602\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n738\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82502796873908\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n739\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82502796873908\r\n 20\r\n-124.2339316138936\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n73A\r\n330\r\n6EF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n73B\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n73C\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02243194004389\r\n 20\r\n-125.3311945259457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n73D\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.99597266469888\r\n 20\r\n-125.3525753133659\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n73E\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.96698205161645\r\n 20\r\n-125.3711118784002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n73F\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9354641380179\r\n 20\r\n-125.3868022024378\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n740\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.90142296112449\r\n 20\r\n-125.3996442668683\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n741\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.86486255815749\r\n 20\r\n-125.4096360530808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n742\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82578696633817\r\n 20\r\n-125.4167755424648\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n743\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.7842002228878\r\n 20\r\n-125.4210607164097\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n744\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.74010636502767\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n745\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.68033395835858\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n746\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6205615516895\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n747\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.56078914502041\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n748\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.50101673835133\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n749\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.44124433168224\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74A\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.38147192501316\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74B\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.32169951834407\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74C\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.4224895563048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74D\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.3290413412674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74E\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.23559312623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74F\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.1421449111926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n750\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.0486966961552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n751\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.9552484811178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n752\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.8618002660804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n753\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.768352051043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n754\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n755\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.32169951834407\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n756\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.38147192501316\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n757\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.44124433168224\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n758\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.50101673835133\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n759\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.56078914502041\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75A\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6205615516895\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75B\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.68033395835858\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75C\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.74010636502767\r\n 20\r\n-124.6749038360056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75D\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.7842002228878\r\n 20\r\n-124.6762203065753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75E\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82578696633817\r\n 20\r\n-124.6801710640249\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75F\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.86486255815749\r\n 20\r\n-124.6867581269649\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n760\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.90142296112449\r\n 20\r\n-124.695983514006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n761\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9354641380179\r\n 20\r\n-124.7078492437588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n762\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.96698205161645\r\n 20\r\n-124.7223573348341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n763\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.99597266469888\r\n 20\r\n-124.7395098058423\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n764\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02243194004389\r\n 20\r\n-124.7593086753942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n765\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.04604968448379\r\n 20\r\n-124.7822003928754\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n766\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.0665183963317\r\n 20\r\n-124.808632753412\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n767\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08383807558762\r\n 20\r\n-124.8386097942251\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n768\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.09800872225156\r\n 20\r\n-124.8721355525362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n769\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.10903033632351\r\n 20\r\n-124.9092140655664\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76A\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.11690291780348\r\n 20\r\n-124.949849370537\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76B\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.12162646669146\r\n 20\r\n-124.9940455046694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76C\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.12320098298745\r\n 20\r\n-125.0418065051847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76D\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.12162646669146\r\n 20\r\n-125.0896798750255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76E\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.11690291780348\r\n 20\r\n-125.1342104256532\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76F\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.10903033632351\r\n 20\r\n-125.1753981570678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n770\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.09800872225156\r\n 20\r\n-125.2132430692695\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n771\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08383807558762\r\n 20\r\n-125.2477451622581\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n772\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.0665183963317\r\n 20\r\n-125.2789044360336\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n773\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.04604968448379\r\n 20\r\n-125.3067208905962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n774\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02243194004389\r\n 20\r\n-125.3311945259457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n775\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02243194004389\r\n 20\r\n-125.3311945259457\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n776\r\n330\r\n73B\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n777\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n22.82502796873908\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.68875291045066\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.68875291045066\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.55247785216225\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.55247785216225\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.41620279387383\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.41620279387383\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.27992773558542\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.27992773558542\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.14365267729701\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.14365267729701\r\n 20\r\n-124.2339316138936\r\n 11\r\n22.00737761900859\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n22.00737761900859\r\n 20\r\n-124.2339316138936\r\n 11\r\n21.87110256072018\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n21.87110256072018\r\n 20\r\n-124.2339316138936\r\n 11\r\n21.73482750243176\r\n 21\r\n-124.2339316138936\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.2339316138936\r\n 11\r\n21.73482750243176\r\n 21\r\n-124.5513110354723\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.5513110354723\r\n 11\r\n21.73482750243176\r\n 21\r\n-124.8686904570509\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-124.8686904570509\r\n 11\r\n21.73482750243176\r\n 21\r\n-125.1860698786296\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.1860698786296\r\n 11\r\n21.73482750243176\r\n 21\r\n-125.5034493002082\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.5034493002082\r\n 11\r\n21.73482750243176\r\n 21\r\n-125.8208287217868\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-125.8208287217868\r\n 11\r\n21.73482750243176\r\n 21\r\n-126.1382081433655\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.1382081433655\r\n 11\r\n21.73482750243176\r\n 21\r\n-126.4555875649441\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.4555875649441\r\n 11\r\n21.73482750243176\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n21.73482750243176\r\n 20\r\n-126.7729669865228\r\n 11\r\n21.80071495358717\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n21.80071495358717\r\n 20\r\n-126.7729669865228\r\n 11\r\n21.86660240474257\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n21.86660240474257\r\n 20\r\n-126.7729669865228\r\n 11\r\n21.93248985589797\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n21.93248985589797\r\n 20\r\n-126.7729669865228\r\n 11\r\n21.99837730705338\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n21.99837730705338\r\n 20\r\n-126.7729669865228\r\n 11\r\n22.06426475820878\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n22.06426475820878\r\n 20\r\n-126.7729669865228\r\n 11\r\n22.13015220936418\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n22.13015220936418\r\n 20\r\n-126.7729669865228\r\n 11\r\n22.19603966051958\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n22.19603966051958\r\n 20\r\n-126.7729669865228\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.7729669865228\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.6588481985739\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.6588481985739\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.544729410625\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.544729410625\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.4306106226761\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.4306106226761\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.3164918347272\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.3164918347272\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.2023730467783\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.2023730467783\r\n 11\r\n22.26192711167499\r\n 21\r\n-126.0882542588294\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-126.0882542588294\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.9741354708805\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.9741354708805\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.32800834945144\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.32800834945144\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.39408958722789\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.39408958722789\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.46017082500433\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.46017082500433\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.52625206278078\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.52625206278078\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.59233330055723\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.59233330055723\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.65841453833368\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.65841453833368\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.72449577611013\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.72449577611013\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.79057701388658\r\n 21\r\n-125.8600166829316\r\n 72\r\n 1\r\n 10\r\n22.79057701388658\r\n 20\r\n-125.8600166829316\r\n 11\r\n22.89107186221876\r\n 21\r\n-125.8571098836159\r\n 72\r\n 1\r\n 10\r\n22.89107186221876\r\n 20\r\n-125.8571098836159\r\n 11\r\n22.98559364167935\r\n 21\r\n-125.8483894856688\r\n 72\r\n 1\r\n 10\r\n22.98559364167935\r\n 20\r\n-125.8483894856688\r\n 11\r\n23.07414437087898\r\n 21\r\n-125.8338554890904\r\n 72\r\n 1\r\n 10\r\n23.07414437087898\r\n 20\r\n-125.8338554890904\r\n 11\r\n23.15672606842829\r\n 21\r\n-125.8135078938807\r\n 72\r\n 1\r\n 10\r\n23.15672606842829\r\n 20\r\n-125.8135078938807\r\n 11\r\n23.23334075293791\r\n 21\r\n-125.7873467000396\r\n 72\r\n 1\r\n 10\r\n23.23334075293791\r\n 20\r\n-125.7873467000396\r\n 11\r\n23.30399044301848\r\n 21\r\n-125.7553719075671\r\n 72\r\n 1\r\n 10\r\n23.30399044301848\r\n 20\r\n-125.7553719075671\r\n 11\r\n23.36867715728063\r\n 21\r\n-125.7175835164633\r\n 72\r\n 1\r\n 10\r\n23.36867715728063\r\n 20\r\n-125.7175835164633\r\n 11\r\n23.42740291433501\r\n 21\r\n-125.6739815267281\r\n 72\r\n 1\r\n 10\r\n23.42740291433501\r\n 20\r\n-125.6739815267281\r\n 11\r\n23.47961158695142\r\n 21\r\n-125.62335477198\r\n 72\r\n 1\r\n 10\r\n23.47961158695142\r\n 20\r\n-125.62335477198\r\n 11\r\n23.5248722017591\r\n 21\r\n-125.5644920858375\r\n 72\r\n 1\r\n 10\r\n23.5248722017591\r\n 20\r\n-125.5644920858375\r\n 11\r\n23.56318072153678\r\n 21\r\n-125.4973934683005\r\n 72\r\n 1\r\n 10\r\n23.56318072153678\r\n 20\r\n-125.4973934683005\r\n 11\r\n23.59453310906319\r\n 21\r\n-125.4220589193692\r\n 72\r\n 1\r\n 10\r\n23.59453310906319\r\n 20\r\n-125.4220589193692\r\n 11\r\n23.61892532711706\r\n 21\r\n-125.3384884390434\r\n 72\r\n 1\r\n 10\r\n23.61892532711706\r\n 20\r\n-125.3384884390434\r\n 11\r\n23.63635333847711\r\n 21\r\n-125.2466820273232\r\n 72\r\n 1\r\n 10\r\n23.63635333847711\r\n 20\r\n-125.2466820273232\r\n 11\r\n23.64681310592207\r\n 21\r\n-125.1466396842085\r\n 72\r\n 1\r\n 10\r\n23.64681310592207\r\n 20\r\n-125.1466396842085\r\n 11\r\n23.65030059223067\r\n 21\r\n-125.0383614096995\r\n 72\r\n 1\r\n 10\r\n23.65030059223067\r\n 20\r\n-125.0383614096995\r\n 11\r\n23.64679662060188\r\n 21\r\n-124.9388200184576\r\n 72\r\n 1\r\n 10\r\n23.64679662060188\r\n 20\r\n-124.9388200184576\r\n 11\r\n23.63628605145591\r\n 21\r\n-124.8459985820227\r\n 72\r\n 1\r\n 10\r\n23.63628605145591\r\n 20\r\n-124.8459985820227\r\n 11\r\n23.61877090340341\r\n 21\r\n-124.7598991190052\r\n 72\r\n 1\r\n 10\r\n23.61877090340341\r\n 20\r\n-124.7598991190052\r\n 11\r\n23.59425319505501\r\n 21\r\n-124.6805236480159\r\n 72\r\n 1\r\n 10\r\n23.59425319505501\r\n 20\r\n-124.6805236480159\r\n 11\r\n23.56273494502136\r\n 21\r\n-124.6078741876654\r\n 72\r\n 1\r\n 10\r\n23.56273494502136\r\n 20\r\n-124.6078741876654\r\n 11\r\n23.52421817191307\r\n 21\r\n-124.5419527565643\r\n 72\r\n 1\r\n 10\r\n23.52421817191307\r\n 20\r\n-124.5419527565643\r\n 11\r\n23.4787048943408\r\n 21\r\n-124.4827613733232\r\n 72\r\n 1\r\n 10\r\n23.4787048943408\r\n 20\r\n-124.4827613733232\r\n 11\r\n23.42619713091517\r\n 21\r\n-124.4303020565529\r\n 72\r\n 1\r\n 10\r\n23.42619713091517\r\n 20\r\n-124.4303020565529\r\n 11\r\n23.36774590490728\r\n 21\r\n-124.3842777340546\r\n 72\r\n 1\r\n 10\r\n23.36774590490728\r\n 20\r\n-124.3842777340546\r\n 11\r\n23.30452873918805\r\n 21\r\n-124.3443899878895\r\n 72\r\n 1\r\n 10\r\n23.30452873918805\r\n 20\r\n-124.3443899878895\r\n 11\r\n23.23654361514685\r\n 21\r\n-124.3106388180574\r\n 72\r\n 1\r\n 10\r\n23.23654361514685\r\n 20\r\n-124.3106388180574\r\n 11\r\n23.16378851417305\r\n 21\r\n-124.2830242245584\r\n 72\r\n 1\r\n 10\r\n23.16378851417305\r\n 20\r\n-124.2830242245584\r\n 11\r\n23.086261417656\r\n 21\r\n-124.2615462073926\r\n 72\r\n 1\r\n 10\r\n23.086261417656\r\n 20\r\n-124.2615462073926\r\n 11\r\n23.00396030698509\r\n 21\r\n-124.2462047665598\r\n 72\r\n 1\r\n 10\r\n23.00396030698509\r\n 20\r\n-124.2462047665598\r\n 11\r\n22.91688316354966\r\n 21\r\n-124.2369999020602\r\n 72\r\n 1\r\n 10\r\n22.91688316354966\r\n 20\r\n-124.2369999020602\r\n 11\r\n22.82502796873908\r\n 21\r\n-124.2339316138936\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n23.02243194004389\r\n 20\r\n-125.3311945259457\r\n 11\r\n22.99597266469888\r\n 21\r\n-125.3525753133659\r\n 72\r\n 1\r\n 10\r\n22.99597266469888\r\n 20\r\n-125.3525753133659\r\n 11\r\n22.96698205161645\r\n 21\r\n-125.3711118784002\r\n 72\r\n 1\r\n 10\r\n22.96698205161645\r\n 20\r\n-125.3711118784002\r\n 11\r\n22.9354641380179\r\n 21\r\n-125.3868022024378\r\n 72\r\n 1\r\n 10\r\n22.9354641380179\r\n 20\r\n-125.3868022024378\r\n 11\r\n22.90142296112449\r\n 21\r\n-125.3996442668683\r\n 72\r\n 1\r\n 10\r\n22.90142296112449\r\n 20\r\n-125.3996442668683\r\n 11\r\n22.86486255815749\r\n 21\r\n-125.4096360530808\r\n 72\r\n 1\r\n 10\r\n22.86486255815749\r\n 20\r\n-125.4096360530808\r\n 11\r\n22.82578696633817\r\n 21\r\n-125.4167755424648\r\n 72\r\n 1\r\n 10\r\n22.82578696633817\r\n 20\r\n-125.4167755424648\r\n 11\r\n22.7842002228878\r\n 21\r\n-125.4210607164097\r\n 72\r\n 1\r\n 10\r\n22.7842002228878\r\n 20\r\n-125.4210607164097\r\n 11\r\n22.74010636502767\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.74010636502767\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.68033395835858\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.68033395835858\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.6205615516895\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.6205615516895\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.56078914502041\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.56078914502041\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.50101673835133\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.50101673835133\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.44124433168224\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.44124433168224\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.38147192501316\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.38147192501316\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.32169951834407\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.32169951834407\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.4224895563048\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.4224895563048\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.3290413412674\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.3290413412674\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.23559312623\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.23559312623\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.1421449111926\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.1421449111926\r\n 11\r\n22.26192711167499\r\n 21\r\n-125.0486966961552\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-125.0486966961552\r\n 11\r\n22.26192711167499\r\n 21\r\n-124.9552484811178\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.9552484811178\r\n 11\r\n22.26192711167499\r\n 21\r\n-124.8618002660804\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.8618002660804\r\n 11\r\n22.26192711167499\r\n 21\r\n-124.768352051043\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.768352051043\r\n 11\r\n22.26192711167499\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.26192711167499\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.32169951834407\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.32169951834407\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.38147192501316\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.38147192501316\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.44124433168224\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.44124433168224\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.50101673835133\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.50101673835133\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.56078914502041\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.56078914502041\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.6205615516895\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.6205615516895\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.68033395835858\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.68033395835858\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.74010636502767\r\n 21\r\n-124.6749038360056\r\n 72\r\n 1\r\n 10\r\n22.74010636502767\r\n 20\r\n-124.6749038360056\r\n 11\r\n22.7842002228878\r\n 21\r\n-124.6762203065753\r\n 72\r\n 1\r\n 10\r\n22.7842002228878\r\n 20\r\n-124.6762203065753\r\n 11\r\n22.82578696633817\r\n 21\r\n-124.6801710640249\r\n 72\r\n 1\r\n 10\r\n22.82578696633817\r\n 20\r\n-124.6801710640249\r\n 11\r\n22.86486255815749\r\n 21\r\n-124.6867581269649\r\n 72\r\n 1\r\n 10\r\n22.86486255815749\r\n 20\r\n-124.6867581269649\r\n 11\r\n22.90142296112449\r\n 21\r\n-124.695983514006\r\n 72\r\n 1\r\n 10\r\n22.90142296112449\r\n 20\r\n-124.695983514006\r\n 11\r\n22.9354641380179\r\n 21\r\n-124.7078492437588\r\n 72\r\n 1\r\n 10\r\n22.9354641380179\r\n 20\r\n-124.7078492437588\r\n 11\r\n22.96698205161645\r\n 21\r\n-124.7223573348341\r\n 72\r\n 1\r\n 10\r\n22.96698205161645\r\n 20\r\n-124.7223573348341\r\n 11\r\n22.99597266469888\r\n 21\r\n-124.7395098058423\r\n 72\r\n 1\r\n 10\r\n22.99597266469888\r\n 20\r\n-124.7395098058423\r\n 11\r\n23.02243194004389\r\n 21\r\n-124.7593086753942\r\n 72\r\n 1\r\n 10\r\n23.02243194004389\r\n 20\r\n-124.7593086753942\r\n 11\r\n23.04604968448379\r\n 21\r\n-124.7822003928754\r\n 72\r\n 1\r\n 10\r\n23.04604968448379\r\n 20\r\n-124.7822003928754\r\n 11\r\n23.0665183963317\r\n 21\r\n-124.808632753412\r\n 72\r\n 1\r\n 10\r\n23.0665183963317\r\n 20\r\n-124.808632753412\r\n 11\r\n23.08383807558762\r\n 21\r\n-124.8386097942251\r\n 72\r\n 1\r\n 10\r\n23.08383807558762\r\n 20\r\n-124.8386097942251\r\n 11\r\n23.09800872225156\r\n 21\r\n-124.8721355525362\r\n 72\r\n 1\r\n 10\r\n23.09800872225156\r\n 20\r\n-124.8721355525362\r\n 11\r\n23.10903033632351\r\n 21\r\n-124.9092140655664\r\n 72\r\n 1\r\n 10\r\n23.10903033632351\r\n 20\r\n-124.9092140655664\r\n 11\r\n23.11690291780348\r\n 21\r\n-124.949849370537\r\n 72\r\n 1\r\n 10\r\n23.11690291780348\r\n 20\r\n-124.949849370537\r\n 11\r\n23.12162646669146\r\n 21\r\n-124.9940455046694\r\n 72\r\n 1\r\n 10\r\n23.12162646669146\r\n 20\r\n-124.9940455046694\r\n 11\r\n23.12320098298745\r\n 21\r\n-125.0418065051847\r\n 72\r\n 1\r\n 10\r\n23.12320098298745\r\n 20\r\n-125.0418065051847\r\n 11\r\n23.12162646669146\r\n 21\r\n-125.0896798750255\r\n 72\r\n 1\r\n 10\r\n23.12162646669146\r\n 20\r\n-125.0896798750255\r\n 11\r\n23.11690291780348\r\n 21\r\n-125.1342104256532\r\n 72\r\n 1\r\n 10\r\n23.11690291780348\r\n 20\r\n-125.1342104256532\r\n 11\r\n23.10903033632351\r\n 21\r\n-125.1753981570678\r\n 72\r\n 1\r\n 10\r\n23.10903033632351\r\n 20\r\n-125.1753981570678\r\n 11\r\n23.09800872225156\r\n 21\r\n-125.2132430692695\r\n 72\r\n 1\r\n 10\r\n23.09800872225156\r\n 20\r\n-125.2132430692695\r\n 11\r\n23.08383807558762\r\n 21\r\n-125.2477451622581\r\n 72\r\n 1\r\n 10\r\n23.08383807558762\r\n 20\r\n-125.2477451622581\r\n 11\r\n23.0665183963317\r\n 21\r\n-125.2789044360336\r\n 72\r\n 1\r\n 10\r\n23.0665183963317\r\n 20\r\n-125.2789044360336\r\n 11\r\n23.04604968448379\r\n 21\r\n-125.3067208905962\r\n 72\r\n 1\r\n 10\r\n23.04604968448379\r\n 20\r\n-125.3067208905962\r\n 11\r\n23.02243194004389\r\n 21\r\n-125.3311945259457\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n778\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n779\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77A\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14165733581443\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77B\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.20754478696983\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77C\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.27343223812524\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77D\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.33931968928064\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77E\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.40520714043604\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77F\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.47109459159145\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n780\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.53698204274685\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n781\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n782\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.639900173405\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n783\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.5068333602872\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n784\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.3737665471694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n785\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.2406997340517\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n786\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.1076329209339\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n787\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.9745661078161\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n788\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.8414992946983\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n789\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78A\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74347245339401\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78B\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.88407541288577\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78C\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.02467837237753\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78D\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.16528133186929\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78E\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.30588429136105\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78F\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.44648725085281\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n790\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.58709021034457\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n791\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.7084324815806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n792\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.6533109538166\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n793\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.5981894260526\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n794\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.5430678982886\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n795\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.4879463705246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n796\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.4328248427606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n797\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.3777033149966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n798\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.3225817872326\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n799\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79A\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.58709021034457\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79B\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.44648725085281\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79C\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.30588429136105\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79D\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.16528133186929\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79E\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.02467837237753\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79F\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.88407541288577\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A0\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74347245339401\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A1\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.2674602594686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A2\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.1944672988749\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A3\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.1214743382811\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A4\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.0484813776874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A5\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.9754884170937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A6\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.9024954564999\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A7\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.8295024959062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A8\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.7565095353125\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A9\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AA\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7632817524342\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AB\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.92369401096614\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AC\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.08410626949809\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AD\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.24451852803004\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AE\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.40493078656198\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7AF\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.56534304509393\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B0\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72575530362587\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B1\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.6835165747187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B2\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.6277490915513\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B3\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.5719816083838\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B4\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.5162141252163\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B5\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.4604466420488\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B6\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.4046791588813\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B7\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.3489116757139\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B8\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.2931441925464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B9\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BA\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.65986785247047\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BB\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43356814278312\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BC\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.20726843309577\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BD\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98096872340842\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BE\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.75466901372107\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7BF\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52836930403373\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C0\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30206959434638\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C1\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.2373767093789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C2\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.5543254940219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C3\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.8712742786649\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C4\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.1882230633078\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C5\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.5051718479508\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C6\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.8221206325938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C7\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.1390694172368\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C8\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.4560182018798\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C9\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7CA\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.7729669865228\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n7CC\r\n330\r\n778\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n7CB\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.14165733581443\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.14165733581443\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.20754478696983\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.20754478696983\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.27343223812524\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.27343223812524\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.33931968928064\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.33931968928064\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.40520714043604\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.40520714043604\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.47109459159145\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.47109459159145\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.53698204274685\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.53698204274685\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.7729669865228\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.7729669865228\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.639900173405\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.639900173405\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.5068333602872\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.5068333602872\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.3737665471694\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.3737665471694\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.2406997340517\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.2406997340517\r\n 11\r\n24.60286949390225\r\n 21\r\n-126.1076329209339\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-126.1076329209339\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.9745661078161\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.9745661078161\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.8414992946983\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.8414992946983\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.7084324815806\r\n 11\r\n24.74347245339401\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n24.74347245339401\r\n 20\r\n-125.7084324815806\r\n 11\r\n24.88407541288577\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n24.88407541288577\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.02467837237753\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.02467837237753\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.16528133186929\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.16528133186929\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.30588429136105\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.30588429136105\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.44648725085281\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.44648725085281\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.58709021034457\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.58709021034457\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.7084324815806\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.7084324815806\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.6533109538166\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.6533109538166\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.5981894260526\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.5981894260526\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.5430678982886\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.5430678982886\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.4879463705246\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.4879463705246\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.4328248427606\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.4328248427606\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.3777033149966\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.3777033149966\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.3225817872326\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.3225817872326\r\n 11\r\n25.72769316983632\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.72769316983632\r\n 20\r\n-125.2674602594686\r\n 11\r\n25.58709021034457\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.58709021034457\r\n 20\r\n-125.2674602594686\r\n 11\r\n25.44648725085281\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.44648725085281\r\n 20\r\n-125.2674602594686\r\n 11\r\n25.30588429136105\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.30588429136105\r\n 20\r\n-125.2674602594686\r\n 11\r\n25.16528133186929\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.16528133186929\r\n 20\r\n-125.2674602594686\r\n 11\r\n25.02467837237753\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n25.02467837237753\r\n 20\r\n-125.2674602594686\r\n 11\r\n24.88407541288577\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n24.88407541288577\r\n 20\r\n-125.2674602594686\r\n 11\r\n24.74347245339401\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n24.74347245339401\r\n 20\r\n-125.2674602594686\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.2674602594686\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.2674602594686\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.1944672988749\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.1944672988749\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.1214743382811\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.1214743382811\r\n 11\r\n24.60286949390225\r\n 21\r\n-125.0484813776874\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-125.0484813776874\r\n 11\r\n24.60286949390225\r\n 21\r\n-124.9754884170937\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.9754884170937\r\n 11\r\n24.60286949390225\r\n 21\r\n-124.9024954564999\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.9024954564999\r\n 11\r\n24.60286949390225\r\n 21\r\n-124.8295024959062\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.8295024959062\r\n 11\r\n24.60286949390225\r\n 21\r\n-124.7565095353125\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.7565095353125\r\n 11\r\n24.60286949390225\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n24.60286949390225\r\n 20\r\n-124.6835165747187\r\n 11\r\n24.7632817524342\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n24.7632817524342\r\n 20\r\n-124.6835165747187\r\n 11\r\n24.92369401096614\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n24.92369401096614\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.08410626949809\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.08410626949809\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.24451852803004\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.24451852803004\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.40493078656198\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.40493078656198\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.56534304509393\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.56534304509393\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.72575530362587\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.72575530362587\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.6835165747187\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.6835165747187\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.6277490915513\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.6277490915513\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.5719816083838\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.5719816083838\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.5162141252163\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.5162141252163\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.4604466420488\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.4604466420488\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.4046791588813\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.4046791588813\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.3489116757139\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.3489116757139\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.2931441925464\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.2931441925464\r\n 11\r\n25.88616756215782\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n25.88616756215782\r\n 20\r\n-124.2373767093789\r\n 11\r\n25.65986785247047\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n25.65986785247047\r\n 20\r\n-124.2373767093789\r\n 11\r\n25.43356814278312\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n25.43356814278312\r\n 20\r\n-124.2373767093789\r\n 11\r\n25.20726843309577\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n25.20726843309577\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.98096872340842\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n24.98096872340842\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.75466901372107\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n24.75466901372107\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.52836930403373\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n24.52836930403373\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.30206959434638\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n24.30206959434638\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.07576988465903\r\n 21\r\n-124.2373767093789\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.2373767093789\r\n 11\r\n24.07576988465903\r\n 21\r\n-124.5543254940219\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.5543254940219\r\n 11\r\n24.07576988465903\r\n 21\r\n-124.8712742786649\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-124.8712742786649\r\n 11\r\n24.07576988465903\r\n 21\r\n-125.1882230633078\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.1882230633078\r\n 11\r\n24.07576988465903\r\n 21\r\n-125.5051718479508\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.5051718479508\r\n 11\r\n24.07576988465903\r\n 21\r\n-125.8221206325938\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-125.8221206325938\r\n 11\r\n24.07576988465903\r\n 21\r\n-126.1390694172368\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.1390694172368\r\n 11\r\n24.07576988465903\r\n 21\r\n-126.4560182018798\r\n 72\r\n 1\r\n 10\r\n24.07576988465903\r\n 20\r\n-126.4560182018798\r\n 11\r\n24.07576988465903\r\n 21\r\n-126.7729669865228\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n7CD\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7CE\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.1564169654755\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7CF\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96976243685334\r\n 20\r\n-124.1610439574881\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D0\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.84569862717163\r\n 20\r\n-124.1749262792662\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D1\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.72966081337821\r\n 20\r\n-124.1980659494205\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D2\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.62164899547308\r\n 20\r\n-124.2304649865616\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D3\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.52166317345625\r\n 20\r\n-124.2721254093002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D4\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42970334732771\r\n 20\r\n-124.3230492362468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D5\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.34576951708746\r\n 20\r\n-124.3832384860122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D6\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.26986168273551\r\n 20\r\n-124.452695177207\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D7\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.17944441156789\r\n 20\r\n-124.5455347811377\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D8\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.10107622728589\r\n 20\r\n-124.6492567150064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D9\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.03475914850015\r\n 20\r\n-124.7638589602026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DA\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.9804951938213\r\n 20\r\n-124.8893394981156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DB\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.93828638185998\r\n 20\r\n-125.0256963101348\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DC\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.90813473122682\r\n 20\r\n-125.1729273776495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DD\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89004226053245\r\n 20\r\n-125.3310306820491\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DE\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.88401098838752\r\n 20\r\n-125.5000042047229\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7DF\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89004226053245\r\n 20\r\n-125.6659750440759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E0\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.90813473122682\r\n 20\r\n-125.8219214630111\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E1\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.93828638185998\r\n 20\r\n-125.9678474987497\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E2\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.9804951938213\r\n 20\r\n-126.103757188513\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E3\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.03475914850015\r\n 20\r\n-126.2296545695223\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E4\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.10107622728589\r\n 20\r\n-126.3455436789989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E5\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.17944441156789\r\n 20\r\n-126.451428554164\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E6\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.26986168273551\r\n 20\r\n-126.5473132322389\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E7\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.34576951708746\r\n 20\r\n-126.6167699234337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E8\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42970334732771\r\n 20\r\n-126.6769591731991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E9\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.52166317345625\r\n 20\r\n-126.7278830001457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7EA\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.62164899547308\r\n 20\r\n-126.7695434228843\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7EB\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.72966081337821\r\n 20\r\n-126.8019424600254\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7EC\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.84569862717163\r\n 20\r\n-126.8250821301797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7ED\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96976243685334\r\n 20\r\n-126.8389644519578\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7EE\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-126.8435914439704\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7EF\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.23394204799335\r\n 20\r\n-126.8389644519578\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F0\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.35800585767506\r\n 20\r\n-126.8250821301797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F1\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.47404367146848\r\n 20\r\n-126.8019424600254\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F2\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.5820554893736\r\n 20\r\n-126.7695434228843\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F3\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68204131139044\r\n 20\r\n-126.7278830001457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F4\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.77400113751898\r\n 20\r\n-126.6769591731991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F5\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.85793496775922\r\n 20\r\n-126.6167699234337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F6\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.93384280211118\r\n 20\r\n-126.5473132322389\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F7\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.023889321792\r\n 20\r\n-126.451428554164\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F8\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.10192308957865\r\n 20\r\n-126.3455436789989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F9\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.16794612408177\r\n 20\r\n-126.2296545695223\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FA\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.22196044391198\r\n 20\r\n-126.103757188513\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FB\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.26396806767993\r\n 20\r\n-125.9678474987497\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FC\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.29397101399624\r\n 20\r\n-125.8219214630111\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FD\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31197130147157\r\n 20\r\n-125.6659750440759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FE\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31797094871654\r\n 20\r\n-125.5000042047229\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7FF\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31197130147157\r\n 20\r\n-125.3310306820491\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n800\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.29397101399624\r\n 20\r\n-125.1729273776495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n801\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.26396806767993\r\n 20\r\n-125.0256963101348\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n802\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.22196044391198\r\n 20\r\n-124.8893394981156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n803\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.16794612408177\r\n 20\r\n-124.7638589602026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n804\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.10192308957865\r\n 20\r\n-124.6492567150064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n805\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.023889321792\r\n 20\r\n-124.5455347811377\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n806\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.93384280211118\r\n 20\r\n-124.452695177207\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n807\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.85793496775922\r\n 20\r\n-124.3832384860122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n808\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.77400113751898\r\n 20\r\n-124.3230492362468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n809\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68204131139044\r\n 20\r\n-124.2721254093002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80A\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.5820554893736\r\n 20\r\n-124.2304649865616\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80B\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.47404367146848\r\n 20\r\n-124.1980659494205\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80C\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.35800585767506\r\n 20\r\n-124.1749262792662\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80D\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.23394204799335\r\n 20\r\n-124.1610439574881\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80E\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.1564169654755\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80F\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.1564169654755\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n810\r\n330\r\n7CD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n811\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n812\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60225236165588\r\n 20\r\n-126.1614625378909\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n813\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.55391033771252\r\n 20\r\n-126.2159650250599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n814\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.50151292500165\r\n 20\r\n-126.2632005139397\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n815\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44505810491265\r\n 20\r\n-126.3031690045303\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n816\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.38454385883487\r\n 20\r\n-126.3358704968317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n817\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31996816815769\r\n 20\r\n-126.3613049908439\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n818\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.25132901427047\r\n 20\r\n-126.3794724865669\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n819\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.17862437856256\r\n 20\r\n-126.3903729840007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81A\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-126.3940064831453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81B\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.0250397340714\r\n 20\r\n-126.3903729840007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81C\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.95221398172535\r\n 20\r\n-126.3794724865669\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81D\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.88337296677453\r\n 20\r\n-126.3613049908439\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81E\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.81851467060833\r\n 20\r\n-126.3358704968317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81F\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.75763707461609\r\n 20\r\n-126.3031690045303\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n820\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.70073816018719\r\n 20\r\n-126.2632005139397\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n821\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.647815908711\r\n 20\r\n-126.2159650250599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n822\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.59886830157686\r\n 20\r\n-126.1614625378909\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n823\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5548461043943\r\n 20\r\n-126.1002582634108\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n824\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.51670008277281\r\n 20\r\n-126.0329174125975\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n825\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48442821810175\r\n 20\r\n-125.9594399854512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n826\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4580284917705\r\n 20\r\n-125.8798259819717\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n827\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4374988851684\r\n 20\r\n-125.7940754021592\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n828\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42283737968484\r\n 20\r\n-125.7021882460135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n829\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41404195670917\r\n 20\r\n-125.6041645135348\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82A\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41111059763075\r\n 20\r\n-125.5000042047229\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82B\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41404195670917\r\n 20\r\n-125.3958438959111\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82C\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42283737968484\r\n 20\r\n-125.2978201634323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82D\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4374988851684\r\n 20\r\n-125.2059330072867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82E\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4580284917705\r\n 20\r\n-125.1201824274741\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82F\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48442821810175\r\n 20\r\n-125.0405684239947\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n830\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.51670008277281\r\n 20\r\n-124.9670909968484\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n831\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5548461043943\r\n 20\r\n-124.8997501460351\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n832\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.59886830157686\r\n 20\r\n-124.838545871555\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n833\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.647815908711\r\n 20\r\n-124.784043384386\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n834\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.70073816018719\r\n 20\r\n-124.7368078955062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n835\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.75763707461609\r\n 20\r\n-124.6968394049156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n836\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.81851467060833\r\n 20\r\n-124.6641379126142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n837\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.88337296677453\r\n 20\r\n-124.638703418602\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n838\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.95221398172535\r\n 20\r\n-124.620535922879\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n839\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.0250397340714\r\n 20\r\n-124.6096354254452\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83A\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.6060019263006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83B\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.17862437856256\r\n 20\r\n-124.6096512378952\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83C\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.25132901427047\r\n 20\r\n-124.6205978269385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83D\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31996816815769\r\n 20\r\n-124.6388396748199\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83E\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.38454385883487\r\n 20\r\n-124.6643747629288\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83F\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44505810491265\r\n 20\r\n-124.6972010726545\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n840\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.50151292500165\r\n 20\r\n-124.7373165853864\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n841\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.55391033771252\r\n 20\r\n-124.7847192825139\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n842\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60225236165588\r\n 20\r\n-124.8394071454263\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n843\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64566897564768\r\n 20\r\n-124.9007722358871\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n844\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68329015850384\r\n 20\r\n-124.9682052699194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n845\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.715117928835\r\n 20\r\n-125.0417022103019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n846\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7411543052518\r\n 20\r\n-125.1212590198133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n847\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76140130636487\r\n 20\r\n-125.2068716612324\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n848\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.77586095078484\r\n 20\r\n-125.2985360973379\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n849\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78453525712236\r\n 20\r\n-125.3962482909085\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84A\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78742624398806\r\n 20\r\n-125.5000042047229\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84B\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78453525712236\r\n 20\r\n-125.6041645135348\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84C\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.77586095078484\r\n 20\r\n-125.7021882460135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84D\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76140130636487\r\n 20\r\n-125.7940754021592\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84E\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7411543052518\r\n 20\r\n-125.8798259819717\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84F\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.715117928835\r\n 20\r\n-125.9594399854512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n850\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68329015850384\r\n 20\r\n-126.0329174125975\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n851\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64566897564768\r\n 20\r\n-126.1002582634108\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n852\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60225236165588\r\n 20\r\n-126.1614625378909\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n853\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60225236165588\r\n 20\r\n-126.1614625378909\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n854\r\n330\r\n811\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n855\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.1564169654755\r\n 11\r\n19.96976243685334\r\n 21\r\n-124.1610439574881\r\n 72\r\n 1\r\n 10\r\n19.96976243685334\r\n 20\r\n-124.1610439574881\r\n 11\r\n19.84569862717163\r\n 21\r\n-124.1749262792662\r\n 72\r\n 1\r\n 10\r\n19.84569862717163\r\n 20\r\n-124.1749262792662\r\n 11\r\n19.72966081337821\r\n 21\r\n-124.1980659494205\r\n 72\r\n 1\r\n 10\r\n19.72966081337821\r\n 20\r\n-124.1980659494205\r\n 11\r\n19.62164899547308\r\n 21\r\n-124.2304649865616\r\n 72\r\n 1\r\n 10\r\n19.62164899547308\r\n 20\r\n-124.2304649865616\r\n 11\r\n19.52166317345625\r\n 21\r\n-124.2721254093002\r\n 72\r\n 1\r\n 10\r\n19.52166317345625\r\n 20\r\n-124.2721254093002\r\n 11\r\n19.42970334732771\r\n 21\r\n-124.3230492362468\r\n 72\r\n 1\r\n 10\r\n19.42970334732771\r\n 20\r\n-124.3230492362468\r\n 11\r\n19.34576951708746\r\n 21\r\n-124.3832384860122\r\n 72\r\n 1\r\n 10\r\n19.34576951708746\r\n 20\r\n-124.3832384860122\r\n 11\r\n19.26986168273551\r\n 21\r\n-124.452695177207\r\n 72\r\n 1\r\n 10\r\n19.26986168273551\r\n 20\r\n-124.452695177207\r\n 11\r\n19.17944441156789\r\n 21\r\n-124.5455347811377\r\n 72\r\n 1\r\n 10\r\n19.17944441156789\r\n 20\r\n-124.5455347811377\r\n 11\r\n19.10107622728589\r\n 21\r\n-124.6492567150064\r\n 72\r\n 1\r\n 10\r\n19.10107622728589\r\n 20\r\n-124.6492567150064\r\n 11\r\n19.03475914850015\r\n 21\r\n-124.7638589602026\r\n 72\r\n 1\r\n 10\r\n19.03475914850015\r\n 20\r\n-124.7638589602026\r\n 11\r\n18.9804951938213\r\n 21\r\n-124.8893394981156\r\n 72\r\n 1\r\n 10\r\n18.9804951938213\r\n 20\r\n-124.8893394981156\r\n 11\r\n18.93828638185998\r\n 21\r\n-125.0256963101348\r\n 72\r\n 1\r\n 10\r\n18.93828638185998\r\n 20\r\n-125.0256963101348\r\n 11\r\n18.90813473122682\r\n 21\r\n-125.1729273776495\r\n 72\r\n 1\r\n 10\r\n18.90813473122682\r\n 20\r\n-125.1729273776495\r\n 11\r\n18.89004226053245\r\n 21\r\n-125.3310306820491\r\n 72\r\n 1\r\n 10\r\n18.89004226053245\r\n 20\r\n-125.3310306820491\r\n 11\r\n18.88401098838752\r\n 21\r\n-125.5000042047229\r\n 72\r\n 1\r\n 10\r\n18.88401098838752\r\n 20\r\n-125.5000042047229\r\n 11\r\n18.89004226053245\r\n 21\r\n-125.6659750440759\r\n 72\r\n 1\r\n 10\r\n18.89004226053245\r\n 20\r\n-125.6659750440759\r\n 11\r\n18.90813473122682\r\n 21\r\n-125.8219214630111\r\n 72\r\n 1\r\n 10\r\n18.90813473122682\r\n 20\r\n-125.8219214630111\r\n 11\r\n18.93828638185998\r\n 21\r\n-125.9678474987497\r\n 72\r\n 1\r\n 10\r\n18.93828638185998\r\n 20\r\n-125.9678474987497\r\n 11\r\n18.9804951938213\r\n 21\r\n-126.103757188513\r\n 72\r\n 1\r\n 10\r\n18.9804951938213\r\n 20\r\n-126.103757188513\r\n 11\r\n19.03475914850015\r\n 21\r\n-126.2296545695223\r\n 72\r\n 1\r\n 10\r\n19.03475914850015\r\n 20\r\n-126.2296545695223\r\n 11\r\n19.10107622728589\r\n 21\r\n-126.3455436789989\r\n 72\r\n 1\r\n 10\r\n19.10107622728589\r\n 20\r\n-126.3455436789989\r\n 11\r\n19.17944441156789\r\n 21\r\n-126.451428554164\r\n 72\r\n 1\r\n 10\r\n19.17944441156789\r\n 20\r\n-126.451428554164\r\n 11\r\n19.26986168273551\r\n 21\r\n-126.5473132322389\r\n 72\r\n 1\r\n 10\r\n19.26986168273551\r\n 20\r\n-126.5473132322389\r\n 11\r\n19.34576951708746\r\n 21\r\n-126.6167699234337\r\n 72\r\n 1\r\n 10\r\n19.34576951708746\r\n 20\r\n-126.6167699234337\r\n 11\r\n19.42970334732771\r\n 21\r\n-126.6769591731991\r\n 72\r\n 1\r\n 10\r\n19.42970334732771\r\n 20\r\n-126.6769591731991\r\n 11\r\n19.52166317345625\r\n 21\r\n-126.7278830001457\r\n 72\r\n 1\r\n 10\r\n19.52166317345625\r\n 20\r\n-126.7278830001457\r\n 11\r\n19.62164899547308\r\n 21\r\n-126.7695434228843\r\n 72\r\n 1\r\n 10\r\n19.62164899547308\r\n 20\r\n-126.7695434228843\r\n 11\r\n19.72966081337821\r\n 21\r\n-126.8019424600254\r\n 72\r\n 1\r\n 10\r\n19.72966081337821\r\n 20\r\n-126.8019424600254\r\n 11\r\n19.84569862717163\r\n 21\r\n-126.8250821301797\r\n 72\r\n 1\r\n 10\r\n19.84569862717163\r\n 20\r\n-126.8250821301797\r\n 11\r\n19.96976243685334\r\n 21\r\n-126.8389644519578\r\n 72\r\n 1\r\n 10\r\n19.96976243685334\r\n 20\r\n-126.8389644519578\r\n 11\r\n20.10185224242334\r\n 21\r\n-126.8435914439704\r\n 72\r\n 1\r\n 10\r\n20.10185224242334\r\n 20\r\n-126.8435914439704\r\n 11\r\n20.23394204799335\r\n 21\r\n-126.8389644519578\r\n 72\r\n 1\r\n 10\r\n20.23394204799335\r\n 20\r\n-126.8389644519578\r\n 11\r\n20.35800585767506\r\n 21\r\n-126.8250821301797\r\n 72\r\n 1\r\n 10\r\n20.35800585767506\r\n 20\r\n-126.8250821301797\r\n 11\r\n20.47404367146848\r\n 21\r\n-126.8019424600254\r\n 72\r\n 1\r\n 10\r\n20.47404367146848\r\n 20\r\n-126.8019424600254\r\n 11\r\n20.5820554893736\r\n 21\r\n-126.7695434228843\r\n 72\r\n 1\r\n 10\r\n20.5820554893736\r\n 20\r\n-126.7695434228843\r\n 11\r\n20.68204131139044\r\n 21\r\n-126.7278830001457\r\n 72\r\n 1\r\n 10\r\n20.68204131139044\r\n 20\r\n-126.7278830001457\r\n 11\r\n20.77400113751898\r\n 21\r\n-126.6769591731991\r\n 72\r\n 1\r\n 10\r\n20.77400113751898\r\n 20\r\n-126.6769591731991\r\n 11\r\n20.85793496775922\r\n 21\r\n-126.6167699234337\r\n 72\r\n 1\r\n 10\r\n20.85793496775922\r\n 20\r\n-126.6167699234337\r\n 11\r\n20.93384280211118\r\n 21\r\n-126.5473132322389\r\n 72\r\n 1\r\n 10\r\n20.93384280211118\r\n 20\r\n-126.5473132322389\r\n 11\r\n21.023889321792\r\n 21\r\n-126.451428554164\r\n 72\r\n 1\r\n 10\r\n21.023889321792\r\n 20\r\n-126.451428554164\r\n 11\r\n21.10192308957865\r\n 21\r\n-126.3455436789989\r\n 72\r\n 1\r\n 10\r\n21.10192308957865\r\n 20\r\n-126.3455436789989\r\n 11\r\n21.16794612408177\r\n 21\r\n-126.2296545695223\r\n 72\r\n 1\r\n 10\r\n21.16794612408177\r\n 20\r\n-126.2296545695223\r\n 11\r\n21.22196044391198\r\n 21\r\n-126.103757188513\r\n 72\r\n 1\r\n 10\r\n21.22196044391198\r\n 20\r\n-126.103757188513\r\n 11\r\n21.26396806767993\r\n 21\r\n-125.9678474987497\r\n 72\r\n 1\r\n 10\r\n21.26396806767993\r\n 20\r\n-125.9678474987497\r\n 11\r\n21.29397101399624\r\n 21\r\n-125.8219214630111\r\n 72\r\n 1\r\n 10\r\n21.29397101399624\r\n 20\r\n-125.8219214630111\r\n 11\r\n21.31197130147157\r\n 21\r\n-125.6659750440759\r\n 72\r\n 1\r\n 10\r\n21.31197130147157\r\n 20\r\n-125.6659750440759\r\n 11\r\n21.31797094871654\r\n 21\r\n-125.5000042047229\r\n 72\r\n 1\r\n 10\r\n21.31797094871654\r\n 20\r\n-125.5000042047229\r\n 11\r\n21.31197130147157\r\n 21\r\n-125.3310306820491\r\n 72\r\n 1\r\n 10\r\n21.31197130147157\r\n 20\r\n-125.3310306820491\r\n 11\r\n21.29397101399624\r\n 21\r\n-125.1729273776495\r\n 72\r\n 1\r\n 10\r\n21.29397101399624\r\n 20\r\n-125.1729273776495\r\n 11\r\n21.26396806767993\r\n 21\r\n-125.0256963101348\r\n 72\r\n 1\r\n 10\r\n21.26396806767993\r\n 20\r\n-125.0256963101348\r\n 11\r\n21.22196044391198\r\n 21\r\n-124.8893394981156\r\n 72\r\n 1\r\n 10\r\n21.22196044391198\r\n 20\r\n-124.8893394981156\r\n 11\r\n21.16794612408177\r\n 21\r\n-124.7638589602026\r\n 72\r\n 1\r\n 10\r\n21.16794612408177\r\n 20\r\n-124.7638589602026\r\n 11\r\n21.10192308957865\r\n 21\r\n-124.6492567150064\r\n 72\r\n 1\r\n 10\r\n21.10192308957865\r\n 20\r\n-124.6492567150064\r\n 11\r\n21.023889321792\r\n 21\r\n-124.5455347811377\r\n 72\r\n 1\r\n 10\r\n21.023889321792\r\n 20\r\n-124.5455347811377\r\n 11\r\n20.93384280211118\r\n 21\r\n-124.452695177207\r\n 72\r\n 1\r\n 10\r\n20.93384280211118\r\n 20\r\n-124.452695177207\r\n 11\r\n20.85793496775922\r\n 21\r\n-124.3832384860122\r\n 72\r\n 1\r\n 10\r\n20.85793496775922\r\n 20\r\n-124.3832384860122\r\n 11\r\n20.77400113751898\r\n 21\r\n-124.3230492362468\r\n 72\r\n 1\r\n 10\r\n20.77400113751898\r\n 20\r\n-124.3230492362468\r\n 11\r\n20.68204131139044\r\n 21\r\n-124.2721254093002\r\n 72\r\n 1\r\n 10\r\n20.68204131139044\r\n 20\r\n-124.2721254093002\r\n 11\r\n20.5820554893736\r\n 21\r\n-124.2304649865616\r\n 72\r\n 1\r\n 10\r\n20.5820554893736\r\n 20\r\n-124.2304649865616\r\n 11\r\n20.47404367146848\r\n 21\r\n-124.1980659494205\r\n 72\r\n 1\r\n 10\r\n20.47404367146848\r\n 20\r\n-124.1980659494205\r\n 11\r\n20.35800585767506\r\n 21\r\n-124.1749262792662\r\n 72\r\n 1\r\n 10\r\n20.35800585767506\r\n 20\r\n-124.1749262792662\r\n 11\r\n20.23394204799335\r\n 21\r\n-124.1610439574881\r\n 72\r\n 1\r\n 10\r\n20.23394204799335\r\n 20\r\n-124.1610439574881\r\n 11\r\n20.10185224242334\r\n 21\r\n-124.1564169654755\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.60225236165588\r\n 20\r\n-126.1614625378909\r\n 11\r\n20.55391033771252\r\n 21\r\n-126.2159650250599\r\n 72\r\n 1\r\n 10\r\n20.55391033771252\r\n 20\r\n-126.2159650250599\r\n 11\r\n20.50151292500165\r\n 21\r\n-126.2632005139397\r\n 72\r\n 1\r\n 10\r\n20.50151292500165\r\n 20\r\n-126.2632005139397\r\n 11\r\n20.44505810491265\r\n 21\r\n-126.3031690045303\r\n 72\r\n 1\r\n 10\r\n20.44505810491265\r\n 20\r\n-126.3031690045303\r\n 11\r\n20.38454385883487\r\n 21\r\n-126.3358704968317\r\n 72\r\n 1\r\n 10\r\n20.38454385883487\r\n 20\r\n-126.3358704968317\r\n 11\r\n20.31996816815769\r\n 21\r\n-126.3613049908439\r\n 72\r\n 1\r\n 10\r\n20.31996816815769\r\n 20\r\n-126.3613049908439\r\n 11\r\n20.25132901427047\r\n 21\r\n-126.3794724865669\r\n 72\r\n 1\r\n 10\r\n20.25132901427047\r\n 20\r\n-126.3794724865669\r\n 11\r\n20.17862437856256\r\n 21\r\n-126.3903729840007\r\n 72\r\n 1\r\n 10\r\n20.17862437856256\r\n 20\r\n-126.3903729840007\r\n 11\r\n20.10185224242334\r\n 21\r\n-126.3940064831453\r\n 72\r\n 1\r\n 10\r\n20.10185224242334\r\n 20\r\n-126.3940064831453\r\n 11\r\n20.0250397340714\r\n 21\r\n-126.3903729840007\r\n 72\r\n 1\r\n 10\r\n20.0250397340714\r\n 20\r\n-126.3903729840007\r\n 11\r\n19.95221398172535\r\n 21\r\n-126.3794724865669\r\n 72\r\n 1\r\n 10\r\n19.95221398172535\r\n 20\r\n-126.3794724865669\r\n 11\r\n19.88337296677453\r\n 21\r\n-126.3613049908439\r\n 72\r\n 1\r\n 10\r\n19.88337296677453\r\n 20\r\n-126.3613049908439\r\n 11\r\n19.81851467060833\r\n 21\r\n-126.3358704968317\r\n 72\r\n 1\r\n 10\r\n19.81851467060833\r\n 20\r\n-126.3358704968317\r\n 11\r\n19.75763707461609\r\n 21\r\n-126.3031690045303\r\n 72\r\n 1\r\n 10\r\n19.75763707461609\r\n 20\r\n-126.3031690045303\r\n 11\r\n19.70073816018719\r\n 21\r\n-126.2632005139397\r\n 72\r\n 1\r\n 10\r\n19.70073816018719\r\n 20\r\n-126.2632005139397\r\n 11\r\n19.647815908711\r\n 21\r\n-126.2159650250599\r\n 72\r\n 1\r\n 10\r\n19.647815908711\r\n 20\r\n-126.2159650250599\r\n 11\r\n19.59886830157686\r\n 21\r\n-126.1614625378909\r\n 72\r\n 1\r\n 10\r\n19.59886830157686\r\n 20\r\n-126.1614625378909\r\n 11\r\n19.5548461043943\r\n 21\r\n-126.1002582634108\r\n 72\r\n 1\r\n 10\r\n19.5548461043943\r\n 20\r\n-126.1002582634108\r\n 11\r\n19.51670008277281\r\n 21\r\n-126.0329174125975\r\n 72\r\n 1\r\n 10\r\n19.51670008277281\r\n 20\r\n-126.0329174125975\r\n 11\r\n19.48442821810175\r\n 21\r\n-125.9594399854512\r\n 72\r\n 1\r\n 10\r\n19.48442821810175\r\n 20\r\n-125.9594399854512\r\n 11\r\n19.4580284917705\r\n 21\r\n-125.8798259819717\r\n 72\r\n 1\r\n 10\r\n19.4580284917705\r\n 20\r\n-125.8798259819717\r\n 11\r\n19.4374988851684\r\n 21\r\n-125.7940754021592\r\n 72\r\n 1\r\n 10\r\n19.4374988851684\r\n 20\r\n-125.7940754021592\r\n 11\r\n19.42283737968484\r\n 21\r\n-125.7021882460135\r\n 72\r\n 1\r\n 10\r\n19.42283737968484\r\n 20\r\n-125.7021882460135\r\n 11\r\n19.41404195670917\r\n 21\r\n-125.6041645135348\r\n 72\r\n 1\r\n 10\r\n19.41404195670917\r\n 20\r\n-125.6041645135348\r\n 11\r\n19.41111059763075\r\n 21\r\n-125.5000042047229\r\n 72\r\n 1\r\n 10\r\n19.41111059763075\r\n 20\r\n-125.5000042047229\r\n 11\r\n19.41404195670917\r\n 21\r\n-125.3958438959111\r\n 72\r\n 1\r\n 10\r\n19.41404195670917\r\n 20\r\n-125.3958438959111\r\n 11\r\n19.42283737968484\r\n 21\r\n-125.2978201634323\r\n 72\r\n 1\r\n 10\r\n19.42283737968484\r\n 20\r\n-125.2978201634323\r\n 11\r\n19.4374988851684\r\n 21\r\n-125.2059330072867\r\n 72\r\n 1\r\n 10\r\n19.4374988851684\r\n 20\r\n-125.2059330072867\r\n 11\r\n19.4580284917705\r\n 21\r\n-125.1201824274741\r\n 72\r\n 1\r\n 10\r\n19.4580284917705\r\n 20\r\n-125.1201824274741\r\n 11\r\n19.48442821810175\r\n 21\r\n-125.0405684239947\r\n 72\r\n 1\r\n 10\r\n19.48442821810175\r\n 20\r\n-125.0405684239947\r\n 11\r\n19.51670008277281\r\n 21\r\n-124.9670909968484\r\n 72\r\n 1\r\n 10\r\n19.51670008277281\r\n 20\r\n-124.9670909968484\r\n 11\r\n19.5548461043943\r\n 21\r\n-124.8997501460351\r\n 72\r\n 1\r\n 10\r\n19.5548461043943\r\n 20\r\n-124.8997501460351\r\n 11\r\n19.59886830157686\r\n 21\r\n-124.838545871555\r\n 72\r\n 1\r\n 10\r\n19.59886830157686\r\n 20\r\n-124.838545871555\r\n 11\r\n19.647815908711\r\n 21\r\n-124.784043384386\r\n 72\r\n 1\r\n 10\r\n19.647815908711\r\n 20\r\n-124.784043384386\r\n 11\r\n19.70073816018719\r\n 21\r\n-124.7368078955062\r\n 72\r\n 1\r\n 10\r\n19.70073816018719\r\n 20\r\n-124.7368078955062\r\n 11\r\n19.75763707461609\r\n 21\r\n-124.6968394049156\r\n 72\r\n 1\r\n 10\r\n19.75763707461609\r\n 20\r\n-124.6968394049156\r\n 11\r\n19.81851467060833\r\n 21\r\n-124.6641379126142\r\n 72\r\n 1\r\n 10\r\n19.81851467060833\r\n 20\r\n-124.6641379126142\r\n 11\r\n19.88337296677453\r\n 21\r\n-124.638703418602\r\n 72\r\n 1\r\n 10\r\n19.88337296677453\r\n 20\r\n-124.638703418602\r\n 11\r\n19.95221398172535\r\n 21\r\n-124.620535922879\r\n 72\r\n 1\r\n 10\r\n19.95221398172535\r\n 20\r\n-124.620535922879\r\n 11\r\n20.0250397340714\r\n 21\r\n-124.6096354254452\r\n 72\r\n 1\r\n 10\r\n20.0250397340714\r\n 20\r\n-124.6096354254452\r\n 11\r\n20.10185224242334\r\n 21\r\n-124.6060019263006\r\n 72\r\n 1\r\n 10\r\n20.10185224242334\r\n 20\r\n-124.6060019263006\r\n 11\r\n20.17862437856256\r\n 21\r\n-124.6096512378952\r\n 72\r\n 1\r\n 10\r\n20.17862437856256\r\n 20\r\n-124.6096512378952\r\n 11\r\n20.25132901427047\r\n 21\r\n-124.6205978269385\r\n 72\r\n 1\r\n 10\r\n20.25132901427047\r\n 20\r\n-124.6205978269385\r\n 11\r\n20.31996816815769\r\n 21\r\n-124.6388396748199\r\n 72\r\n 1\r\n 10\r\n20.31996816815769\r\n 20\r\n-124.6388396748199\r\n 11\r\n20.38454385883487\r\n 21\r\n-124.6643747629288\r\n 72\r\n 1\r\n 10\r\n20.38454385883487\r\n 20\r\n-124.6643747629288\r\n 11\r\n20.44505810491265\r\n 21\r\n-124.6972010726545\r\n 72\r\n 1\r\n 10\r\n20.44505810491265\r\n 20\r\n-124.6972010726545\r\n 11\r\n20.50151292500165\r\n 21\r\n-124.7373165853864\r\n 72\r\n 1\r\n 10\r\n20.50151292500165\r\n 20\r\n-124.7373165853864\r\n 11\r\n20.55391033771252\r\n 21\r\n-124.7847192825139\r\n 72\r\n 1\r\n 10\r\n20.55391033771252\r\n 20\r\n-124.7847192825139\r\n 11\r\n20.60225236165588\r\n 21\r\n-124.8394071454263\r\n 72\r\n 1\r\n 10\r\n20.60225236165588\r\n 20\r\n-124.8394071454263\r\n 11\r\n20.64566897564768\r\n 21\r\n-124.9007722358871\r\n 72\r\n 1\r\n 10\r\n20.64566897564768\r\n 20\r\n-124.9007722358871\r\n 11\r\n20.68329015850384\r\n 21\r\n-124.9682052699194\r\n 72\r\n 1\r\n 10\r\n20.68329015850384\r\n 20\r\n-124.9682052699194\r\n 11\r\n20.715117928835\r\n 21\r\n-125.0417022103019\r\n 72\r\n 1\r\n 10\r\n20.715117928835\r\n 20\r\n-125.0417022103019\r\n 11\r\n20.7411543052518\r\n 21\r\n-125.1212590198133\r\n 72\r\n 1\r\n 10\r\n20.7411543052518\r\n 20\r\n-125.1212590198133\r\n 11\r\n20.76140130636487\r\n 21\r\n-125.2068716612324\r\n 72\r\n 1\r\n 10\r\n20.76140130636487\r\n 20\r\n-125.2068716612324\r\n 11\r\n20.77586095078484\r\n 21\r\n-125.2985360973379\r\n 72\r\n 1\r\n 10\r\n20.77586095078484\r\n 20\r\n-125.2985360973379\r\n 11\r\n20.78453525712236\r\n 21\r\n-125.3962482909085\r\n 72\r\n 1\r\n 10\r\n20.78453525712236\r\n 20\r\n-125.3962482909085\r\n 11\r\n20.78742624398806\r\n 21\r\n-125.5000042047229\r\n 72\r\n 1\r\n 10\r\n20.78742624398806\r\n 20\r\n-125.5000042047229\r\n 11\r\n20.78453525712236\r\n 21\r\n-125.6041645135348\r\n 72\r\n 1\r\n 10\r\n20.78453525712236\r\n 20\r\n-125.6041645135348\r\n 11\r\n20.77586095078484\r\n 21\r\n-125.7021882460135\r\n 72\r\n 1\r\n 10\r\n20.77586095078484\r\n 20\r\n-125.7021882460135\r\n 11\r\n20.76140130636487\r\n 21\r\n-125.7940754021592\r\n 72\r\n 1\r\n 10\r\n20.76140130636487\r\n 20\r\n-125.7940754021592\r\n 11\r\n20.7411543052518\r\n 21\r\n-125.8798259819717\r\n 72\r\n 1\r\n 10\r\n20.7411543052518\r\n 20\r\n-125.8798259819717\r\n 11\r\n20.715117928835\r\n 21\r\n-125.9594399854512\r\n 72\r\n 1\r\n 10\r\n20.715117928835\r\n 20\r\n-125.9594399854512\r\n 11\r\n20.68329015850384\r\n 21\r\n-126.0329174125975\r\n 72\r\n 1\r\n 10\r\n20.68329015850384\r\n 20\r\n-126.0329174125975\r\n 11\r\n20.64566897564768\r\n 21\r\n-126.1002582634108\r\n 72\r\n 1\r\n 10\r\n20.64566897564768\r\n 20\r\n-126.1002582634108\r\n 11\r\n20.60225236165588\r\n 21\r\n-126.1614625378909\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n5B4\r\n330\r\n5B1\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n9E6\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 4\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 4\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n9E8\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9E9\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9EA\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.67187923388326\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9EB\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.73016594312434\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9EC\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.78845265236541\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9ED\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.84673936160648\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9EE\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.90502607084755\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9EF\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.96331278008862\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F0\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.02159948932969\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F1\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.07988619857076\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F2\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.12777538086148\r\n 20\r\n-72.11844737050056\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F3\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.17170606769521\r\n 20\r\n-72.12186285969648\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F4\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.21167624046134\r\n 20\r\n-72.12755534168969\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F5\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.24768388054921\r\n 20\r\n-72.13552481648017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F6\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.2797269693482\r\n 20\r\n-72.14577128406795\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F7\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.30780348824767\r\n 20\r\n-72.158294744453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F8\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.33191141863698\r\n 20\r\n-72.17309519763533\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F9\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.3520487419055\r\n 20\r\n-72.19017264361496\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FA\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.36911003900003\r\n 20\r\n-72.2106655787905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FB\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.3839912366078\r\n 20\r\n-72.2357124995606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FC\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.39669233472881\r\n 20\r\n-72.26531340592527\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FD\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.40721333336306\r\n 20\r\n-72.2994682978845\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FE\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41555423251055\r\n 20\r\n-72.3381771754383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9FF\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42171503217129\r\n 20\r\n-72.38144003858666\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA00\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42569573234526\r\n 20\r\n-72.4292568873296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA01\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42749633303247\r\n 20\r\n-72.4816277216671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA02\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42788390627456\r\n 20\r\n-72.5081764887503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA03\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42827147951665\r\n 20\r\n-72.53472525583351\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA04\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42865905275874\r\n 20\r\n-72.5612740229167\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA05\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42904662600083\r\n 20\r\n-72.58782278999992\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA06\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42943419924292\r\n 20\r\n-72.61437155708312\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA07\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42982177248501\r\n 20\r\n-72.64092032416633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA08\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4302093457271\r\n 20\r\n-72.66746909124953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA09\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43059691896919\r\n 20\r\n-72.69401785833274\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43125094881522\r\n 20\r\n-72.71913744908574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43243789186912\r\n 20\r\n-72.74411169987296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4341577481309\r\n 20\r\n-72.76894061069439\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43641051760055\r\n 20\r\n-72.79362418155003\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43919620027808\r\n 20\r\n-72.81816241243989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44251479616348\r\n 20\r\n-72.84255530336397\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA10\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44636630525676\r\n 20\r\n-72.86680285432226\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA11\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45075072755791\r\n 20\r\n-72.89090506531477\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA12\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45326995363149\r\n 20\r\n-72.90299250580247\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA13\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45617675294717\r\n 20\r\n-72.91600043274013\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA14\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45947112550494\r\n 20\r\n-72.92992884612777\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA15\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.46315307130481\r\n 20\r\n-72.94477774596537\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA16\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.46722259034675\r\n 20\r\n-72.96054713225293\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA17\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4716796826308\r\n 20\r\n-72.97723700499046\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA18\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47652434815693\r\n 20\r\n-72.99484736417794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA19\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48175658692515\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.54764403808056\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.61353148923596\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.67941894039136\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.74530639154677\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.81119384270217\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.87708129385757\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA20\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.94296874501298\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA21\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA22\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-73.00620810483673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA23\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.99903799985805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA24\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.99186789487938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA25\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.9846977899007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA26\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.97752768492202\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA27\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.97035757994334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA28\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.96318747496467\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA29\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.95601736998599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.99232814871683\r\n 20\r\n-72.94482619262062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.97736856172936\r\n 20\r\n-72.93218161559741\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96397945381662\r\n 20\r\n-72.91808363891637\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.95216284358924\r\n 20\r\n-72.9025322625775\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.94192074965784\r\n 20\r\n-72.88552748658076\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.93325519063308\r\n 20\r\n-72.8670693109262\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA30\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.92616818512558\r\n 20\r\n-72.84715773561379\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA31\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.92066175174598\r\n 20\r\n-72.82579276064355\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA32\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.91769809489739\r\n 20\r\n-72.81026560763229\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA33\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.91513614156534\r\n 20\r\n-72.79158942202905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA34\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.9129738731392\r\n 20\r\n-72.76976420383383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA35\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.91120927100833\r\n 20\r\n-72.7447899530466\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA36\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90984031656209\r\n 20\r\n-72.71666666966742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA37\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90886499118985\r\n 20\r\n-72.68539435369622\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA38\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90828127628097\r\n 20\r\n-72.65097300513305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA39\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.61340262397789\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.59421774849442\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.57503287301093\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.55584799752744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.53666312204396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.51747824656047\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.49829337107698\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA40\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.4791084955935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA41\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.45992362011002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA42\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90705396101435\r\n 20\r\n-72.40177888648367\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA43\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90395573012337\r\n 20\r\n-72.34748969917187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA44\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.89879447916251\r\n 20\r\n-72.29705202095334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA45\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.8915722267424\r\n 20\r\n-72.25046181460682\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA46\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.8822909914737\r\n 20\r\n-72.20771504291103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA47\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.87095279196701\r\n 20\r\n-72.1688076686447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA48\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.857559646833\r\n 20\r\n-72.13373565458657\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA49\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.84211357468229\r\n 20\r\n-72.10249496351534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.82420412468558\r\n 20\r\n-72.07412204528751\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.80341815453273\r\n 20\r\n-72.04740035055983\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.7797536456131\r\n 20\r\n-72.02233391655358\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.75320857931606\r\n 20\r\n-71.99892678049002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.72378093703097\r\n 20\r\n-71.97718297959044\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.69146870014719\r\n 20\r\n-71.95710655107611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA50\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.6562698500541\r\n 20\r\n-71.93870153216828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA51\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.61818236814105\r\n 20\r\n-71.92197196008826\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA52\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.66379489406959\r\n 20\r\n-71.90425596027748\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA53\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.70606460078509\r\n 20\r\n-71.88366142169994\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA54\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.74499148828757\r\n 20\r\n-71.86018430713435\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA55\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.78057555657701\r\n 20\r\n-71.83382057935943\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA56\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.81281680565342\r\n 20\r\n-71.80456620115392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA57\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.8417152355168\r\n 20\r\n-71.77241713529654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA58\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.86727084616716\r\n 20\r\n-71.73736934456603\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA59\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.88948363760447\r\n 20\r\n-71.69941879174111\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90874118307085\r\n 20\r\n-71.66004848276896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.92543105580837\r\n 20\r\n-71.62048842439702\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.93955325581705\r\n 20\r\n-71.58074265384658\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.95110778309688\r\n 20\r\n-71.54081520833893\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96009463764785\r\n 20\r\n-71.5007101250953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96651381946998\r\n 20\r\n-71.460431441337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA60\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.97036532856325\r\n 20\r\n-71.41998319428527\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA61\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.97164916492768\r\n 20\r\n-71.3793694211614\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA62\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.97098706063911\r\n 20\r\n-71.34611079232451\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA63\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96900074777339\r\n 20\r\n-71.31377264993756\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA64\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96569022633054\r\n 20\r\n-71.2823549940006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA65\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.96105549631054\r\n 20\r\n-71.25185782451359\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA66\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.95509655771339\r\n 20\r\n-71.22228114147656\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA67\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.94781341053911\r\n 20\r\n-71.19362494488948\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA68\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.93920605478768\r\n 20\r\n-71.16588923475237\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA69\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.92927449045911\r\n 20\r\n-71.13907401106523\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.91821216773933\r\n 20\r\n-71.11300971053464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.90621119107387\r\n 20\r\n-71.08752676986718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.89326954185208\r\n 20\r\n-71.06262518906286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.87938520146333\r\n 20\r\n-71.03830496812166\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.86455615129699\r\n 20\r\n-71.01456610704362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.84878037274241\r\n 20\r\n-70.99140860582871\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA70\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.83205584718897\r\n 20\r\n-70.96883246447693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA71\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.81438055602603\r\n 20\r\n-70.94683768298829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA72\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.79187708465714\r\n 20\r\n-70.92128207233793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA73\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.76816244690672\r\n 20\r\n-70.89732520131122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA74\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.74323664277477\r\n 20\r\n-70.87496706990811\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA75\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.71709967226128\r\n 20\r\n-70.85420767812863\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA76\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.68975153536626\r\n 20\r\n-70.83504702597278\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA77\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.66119223208971\r\n 20\r\n-70.81748511344054\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA78\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.63142176243163\r\n 20\r\n-70.80152194053194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA79\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.60044012639201\r\n 20\r\n-70.78715750724696\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.56722220620293\r\n 20\r\n-70.77436759025797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5306150387562\r\n 20\r\n-70.76312796623733\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49062064266245\r\n 20\r\n-70.75343863518508\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44724103653231\r\n 20\r\n-70.74529959710117\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.40047823897642\r\n 20\r\n-70.73871085198563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.35033426860542\r\n 20\r\n-70.73367239983845\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA80\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.29681114402993\r\n 20\r\n-70.73018424065964\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA81\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.23991088386061\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA82\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.10329131602368\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA83\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.96667174818674\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA84\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.8300521803498\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA85\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69343261251286\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA86\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55681304467592\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA87\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.42019347683898\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA88\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.28357390900204\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA89\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.01388785386996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.29952933329074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.58517081271151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.8708122921323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.15645377155307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.44209525097385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA90\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.72773673039462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA91\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1469543411651\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA92\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.20528411409974\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA93\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.26361388703438\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA94\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.32194365996901\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA95\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.38027343290365\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA96\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.43860320583828\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA97\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.49693297877292\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA98\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55526275170756\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA99\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9A\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.90136954285121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9B\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.78936087588703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9C\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.67735220892284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9D\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.56534354195865\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9E\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.45333487499448\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9F\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.3413262080303\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA0\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.22931754106611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA1\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA2\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.11730887410192\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nAA3\r\n330\r\n9E8\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nAA4\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA5\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA6\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.6794799757976\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA7\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.745367426953\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA8\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.8112548781084\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA9\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.87714232926381\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAA\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.94302978041921\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAB\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.00891723157461\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAC\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.07480468273002\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAD\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.14069213388542\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAE\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.1763572830354\r\n 20\r\n-71.12575118086836\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAAF\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20971516022857\r\n 20\r\n-71.12764060042356\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB0\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.24076778407555\r\n 20\r\n-71.13078963301554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB1\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.26951717318698\r\n 20\r\n-71.13519827864432\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB2\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.2959653461735\r\n 20\r\n-71.14086653730989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB3\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.32011432164574\r\n 20\r\n-71.14779440901226\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB4\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.34196611821434\r\n 20\r\n-71.15598189375143\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB5\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.36152275448993\r\n 20\r\n-71.16542899152739\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB6\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.39222952304797\r\n 20\r\n-71.18538901349505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB7\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41884860506832\r\n 20\r\n-71.20961234112572\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB8\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44137798194037\r\n 20\r\n-71.23809897441937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB9\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45981563505347\r\n 20\r\n-71.27084891337603\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABA\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47415954579699\r\n 20\r\n-71.30786215799569\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABB\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48440769556029\r\n 20\r\n-71.34913870827833\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABC\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49055806573273\r\n 20\r\n-71.39467856422398\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABD\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49260863770369\r\n 20\r\n-71.44448172583263\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABE\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49049313375728\r\n 20\r\n-71.49055449498614\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nABF\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48414662191805\r\n 20\r\n-71.53265463840823\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC0\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47356910218599\r\n 20\r\n-71.5707821560989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC1\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45876057456111\r\n 20\r\n-71.60493704805813\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC2\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.43972103904341\r\n 20\r\n-71.63511931428594\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC3\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.41645049563289\r\n 20\r\n-71.66132895478232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC4\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.38894894432954\r\n 20\r\n-71.68356596954727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC5\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.35721638513337\r\n 20\r\n-71.70183035858079\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC6\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.33684389372577\r\n 20\r\n-71.71055075652782\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC7\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.3140934789891\r\n 20\r\n-71.7181084347486\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC8\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.28896110370207\r\n 20\r\n-71.72450339324308\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC9\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.26144273064343\r\n 20\r\n-71.72973563201131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACA\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.23153432259189\r\n 20\r\n-71.73380515105326\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACB\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.19923184232619\r\n 20\r\n-71.73671195036894\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACC\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.16453125262505\r\n 20\r\n-71.73845602995836\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACD\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.12742851626721\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACE\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.06319901731408\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nACF\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.99896951836095\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD0\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.93474001940783\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD1\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.8705105204547\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD2\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.80628102150158\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD3\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.74205152254845\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD4\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.67782202359532\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD5\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.73903738982149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD6\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.66229788788755\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD7\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.5855583859536\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD8\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.50881888401966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD9\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.43207938208573\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nADA\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.35533988015179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nADB\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.27860037821785\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nADC\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.2018608762839\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nADD\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nADE\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.12512137434996\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nADF\r\n330\r\nAA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nAE0\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 184\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.67187923388326\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.67187923388326\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.73016594312434\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.73016594312434\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.78845265236541\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.78845265236541\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.84673936160648\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.84673936160648\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.90502607084755\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.90502607084755\r\n 20\r\n-72.11730887410192\r\n 11\r\n18.96331278008862\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n18.96331278008862\r\n 20\r\n-72.11730887410192\r\n 11\r\n19.02159948932969\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n19.02159948932969\r\n 20\r\n-72.11730887410192\r\n 11\r\n19.07988619857076\r\n 21\r\n-72.11730887410192\r\n 72\r\n 1\r\n 10\r\n19.07988619857076\r\n 20\r\n-72.11730887410192\r\n 11\r\n19.12777538086148\r\n 21\r\n-72.11844737050056\r\n 72\r\n 1\r\n 10\r\n19.12777538086148\r\n 20\r\n-72.11844737050056\r\n 11\r\n19.17170606769521\r\n 21\r\n-72.12186285969648\r\n 72\r\n 1\r\n 10\r\n19.17170606769521\r\n 20\r\n-72.12186285969648\r\n 11\r\n19.21167624046134\r\n 21\r\n-72.12755534168969\r\n 72\r\n 1\r\n 10\r\n19.21167624046134\r\n 20\r\n-72.12755534168969\r\n 11\r\n19.24768388054921\r\n 21\r\n-72.13552481648017\r\n 72\r\n 1\r\n 10\r\n19.24768388054921\r\n 20\r\n-72.13552481648017\r\n 11\r\n19.2797269693482\r\n 21\r\n-72.14577128406795\r\n 72\r\n 1\r\n 10\r\n19.2797269693482\r\n 20\r\n-72.14577128406795\r\n 11\r\n19.30780348824767\r\n 21\r\n-72.158294744453\r\n 72\r\n 1\r\n 10\r\n19.30780348824767\r\n 20\r\n-72.158294744453\r\n 11\r\n19.33191141863698\r\n 21\r\n-72.17309519763533\r\n 72\r\n 1\r\n 10\r\n19.33191141863698\r\n 20\r\n-72.17309519763533\r\n 11\r\n19.3520487419055\r\n 21\r\n-72.19017264361496\r\n 72\r\n 1\r\n 10\r\n19.3520487419055\r\n 20\r\n-72.19017264361496\r\n 11\r\n19.36911003900003\r\n 21\r\n-72.2106655787905\r\n 72\r\n 1\r\n 10\r\n19.36911003900003\r\n 20\r\n-72.2106655787905\r\n 11\r\n19.3839912366078\r\n 21\r\n-72.2357124995606\r\n 72\r\n 1\r\n 10\r\n19.3839912366078\r\n 20\r\n-72.2357124995606\r\n 11\r\n19.39669233472881\r\n 21\r\n-72.26531340592527\r\n 72\r\n 1\r\n 10\r\n19.39669233472881\r\n 20\r\n-72.26531340592527\r\n 11\r\n19.40721333336306\r\n 21\r\n-72.2994682978845\r\n 72\r\n 1\r\n 10\r\n19.40721333336306\r\n 20\r\n-72.2994682978845\r\n 11\r\n19.41555423251055\r\n 21\r\n-72.3381771754383\r\n 72\r\n 1\r\n 10\r\n19.41555423251055\r\n 20\r\n-72.3381771754383\r\n 11\r\n19.42171503217129\r\n 21\r\n-72.38144003858666\r\n 72\r\n 1\r\n 10\r\n19.42171503217129\r\n 20\r\n-72.38144003858666\r\n 11\r\n19.42569573234526\r\n 21\r\n-72.4292568873296\r\n 72\r\n 1\r\n 10\r\n19.42569573234526\r\n 20\r\n-72.4292568873296\r\n 11\r\n19.42749633303247\r\n 21\r\n-72.4816277216671\r\n 72\r\n 1\r\n 10\r\n19.42749633303247\r\n 20\r\n-72.4816277216671\r\n 11\r\n19.42788390627456\r\n 21\r\n-72.5081764887503\r\n 72\r\n 1\r\n 10\r\n19.42788390627456\r\n 20\r\n-72.5081764887503\r\n 11\r\n19.42827147951665\r\n 21\r\n-72.53472525583351\r\n 72\r\n 1\r\n 10\r\n19.42827147951665\r\n 20\r\n-72.53472525583351\r\n 11\r\n19.42865905275874\r\n 21\r\n-72.5612740229167\r\n 72\r\n 1\r\n 10\r\n19.42865905275874\r\n 20\r\n-72.5612740229167\r\n 11\r\n19.42904662600083\r\n 21\r\n-72.58782278999992\r\n 72\r\n 1\r\n 10\r\n19.42904662600083\r\n 20\r\n-72.58782278999992\r\n 11\r\n19.42943419924292\r\n 21\r\n-72.61437155708312\r\n 72\r\n 1\r\n 10\r\n19.42943419924292\r\n 20\r\n-72.61437155708312\r\n 11\r\n19.42982177248501\r\n 21\r\n-72.64092032416633\r\n 72\r\n 1\r\n 10\r\n19.42982177248501\r\n 20\r\n-72.64092032416633\r\n 11\r\n19.4302093457271\r\n 21\r\n-72.66746909124953\r\n 72\r\n 1\r\n 10\r\n19.4302093457271\r\n 20\r\n-72.66746909124953\r\n 11\r\n19.43059691896919\r\n 21\r\n-72.69401785833274\r\n 72\r\n 1\r\n 10\r\n19.43059691896919\r\n 20\r\n-72.69401785833274\r\n 11\r\n19.43125094881522\r\n 21\r\n-72.71913744908574\r\n 72\r\n 1\r\n 10\r\n19.43125094881522\r\n 20\r\n-72.71913744908574\r\n 11\r\n19.43243789186912\r\n 21\r\n-72.74411169987296\r\n 72\r\n 1\r\n 10\r\n19.43243789186912\r\n 20\r\n-72.74411169987296\r\n 11\r\n19.4341577481309\r\n 21\r\n-72.76894061069439\r\n 72\r\n 1\r\n 10\r\n19.4341577481309\r\n 20\r\n-72.76894061069439\r\n 11\r\n19.43641051760055\r\n 21\r\n-72.79362418155003\r\n 72\r\n 1\r\n 10\r\n19.43641051760055\r\n 20\r\n-72.79362418155003\r\n 11\r\n19.43919620027808\r\n 21\r\n-72.81816241243989\r\n 72\r\n 1\r\n 10\r\n19.43919620027808\r\n 20\r\n-72.81816241243989\r\n 11\r\n19.44251479616348\r\n 21\r\n-72.84255530336397\r\n 72\r\n 1\r\n 10\r\n19.44251479616348\r\n 20\r\n-72.84255530336397\r\n 11\r\n19.44636630525676\r\n 21\r\n-72.86680285432226\r\n 72\r\n 1\r\n 10\r\n19.44636630525676\r\n 20\r\n-72.86680285432226\r\n 11\r\n19.45075072755791\r\n 21\r\n-72.89090506531477\r\n 72\r\n 1\r\n 10\r\n19.45075072755791\r\n 20\r\n-72.89090506531477\r\n 11\r\n19.45326995363149\r\n 21\r\n-72.90299250580247\r\n 72\r\n 1\r\n 10\r\n19.45326995363149\r\n 20\r\n-72.90299250580247\r\n 11\r\n19.45617675294717\r\n 21\r\n-72.91600043274013\r\n 72\r\n 1\r\n 10\r\n19.45617675294717\r\n 20\r\n-72.91600043274013\r\n 11\r\n19.45947112550494\r\n 21\r\n-72.92992884612777\r\n 72\r\n 1\r\n 10\r\n19.45947112550494\r\n 20\r\n-72.92992884612777\r\n 11\r\n19.46315307130481\r\n 21\r\n-72.94477774596537\r\n 72\r\n 1\r\n 10\r\n19.46315307130481\r\n 20\r\n-72.94477774596537\r\n 11\r\n19.46722259034675\r\n 21\r\n-72.96054713225293\r\n 72\r\n 1\r\n 10\r\n19.46722259034675\r\n 20\r\n-72.96054713225293\r\n 11\r\n19.4716796826308\r\n 21\r\n-72.97723700499046\r\n 72\r\n 1\r\n 10\r\n19.4716796826308\r\n 20\r\n-72.97723700499046\r\n 11\r\n19.47652434815693\r\n 21\r\n-72.99484736417794\r\n 72\r\n 1\r\n 10\r\n19.47652434815693\r\n 20\r\n-72.99484736417794\r\n 11\r\n19.48175658692515\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.48175658692515\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.54764403808056\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.54764403808056\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.61353148923596\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.61353148923596\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.67941894039136\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.67941894039136\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.74530639154677\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.74530639154677\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.81119384270217\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.81119384270217\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.87708129385757\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.87708129385757\r\n 20\r\n-73.0133782098154\r\n 11\r\n19.94296874501298\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n19.94296874501298\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.00885619616838\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.00885619616838\r\n 21\r\n-73.00620810483673\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-73.00620810483673\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.99903799985805\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.99903799985805\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.99186789487938\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.99186789487938\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.9846977899007\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.9846977899007\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.97752768492202\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.97752768492202\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.97035757994334\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.97035757994334\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.96318747496467\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.96318747496467\r\n 11\r\n20.00885619616838\r\n 21\r\n-72.95601736998599\r\n 72\r\n 1\r\n 10\r\n20.00885619616838\r\n 20\r\n-72.95601736998599\r\n 11\r\n19.99232814871683\r\n 21\r\n-72.94482619262062\r\n 72\r\n 1\r\n 10\r\n19.99232814871683\r\n 20\r\n-72.94482619262062\r\n 11\r\n19.97736856172936\r\n 21\r\n-72.93218161559741\r\n 72\r\n 1\r\n 10\r\n19.97736856172936\r\n 20\r\n-72.93218161559741\r\n 11\r\n19.96397945381662\r\n 21\r\n-72.91808363891637\r\n 72\r\n 1\r\n 10\r\n19.96397945381662\r\n 20\r\n-72.91808363891637\r\n 11\r\n19.95216284358924\r\n 21\r\n-72.9025322625775\r\n 72\r\n 1\r\n 10\r\n19.95216284358924\r\n 20\r\n-72.9025322625775\r\n 11\r\n19.94192074965784\r\n 21\r\n-72.88552748658076\r\n 72\r\n 1\r\n 10\r\n19.94192074965784\r\n 20\r\n-72.88552748658076\r\n 11\r\n19.93325519063308\r\n 21\r\n-72.8670693109262\r\n 72\r\n 1\r\n 10\r\n19.93325519063308\r\n 20\r\n-72.8670693109262\r\n 11\r\n19.92616818512558\r\n 21\r\n-72.84715773561379\r\n 72\r\n 1\r\n 10\r\n19.92616818512558\r\n 20\r\n-72.84715773561379\r\n 11\r\n19.92066175174598\r\n 21\r\n-72.82579276064355\r\n 72\r\n 1\r\n 10\r\n19.92066175174598\r\n 20\r\n-72.82579276064355\r\n 11\r\n19.91769809489739\r\n 21\r\n-72.81026560763229\r\n 72\r\n 1\r\n 10\r\n19.91769809489739\r\n 20\r\n-72.81026560763229\r\n 11\r\n19.91513614156534\r\n 21\r\n-72.79158942202905\r\n 72\r\n 1\r\n 10\r\n19.91513614156534\r\n 20\r\n-72.79158942202905\r\n 11\r\n19.9129738731392\r\n 21\r\n-72.76976420383383\r\n 72\r\n 1\r\n 10\r\n19.9129738731392\r\n 20\r\n-72.76976420383383\r\n 11\r\n19.91120927100833\r\n 21\r\n-72.7447899530466\r\n 72\r\n 1\r\n 10\r\n19.91120927100833\r\n 20\r\n-72.7447899530466\r\n 11\r\n19.90984031656209\r\n 21\r\n-72.71666666966742\r\n 72\r\n 1\r\n 10\r\n19.90984031656209\r\n 20\r\n-72.71666666966742\r\n 11\r\n19.90886499118985\r\n 21\r\n-72.68539435369622\r\n 72\r\n 1\r\n 10\r\n19.90886499118985\r\n 20\r\n-72.68539435369622\r\n 11\r\n19.90828127628097\r\n 21\r\n-72.65097300513305\r\n 72\r\n 1\r\n 10\r\n19.90828127628097\r\n 20\r\n-72.65097300513305\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.61340262397789\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.61340262397789\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.59421774849442\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.59421774849442\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.57503287301093\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.57503287301093\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.55584799752744\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.55584799752744\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.53666312204396\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.53666312204396\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.51747824656047\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.51747824656047\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.49829337107698\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.49829337107698\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.4791084955935\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.4791084955935\r\n 11\r\n19.90808715322482\r\n 21\r\n-72.45992362011002\r\n 72\r\n 1\r\n 10\r\n19.90808715322482\r\n 20\r\n-72.45992362011002\r\n 11\r\n19.90705396101435\r\n 21\r\n-72.40177888648367\r\n 72\r\n 1\r\n 10\r\n19.90705396101435\r\n 20\r\n-72.40177888648367\r\n 11\r\n19.90395573012337\r\n 21\r\n-72.34748969917187\r\n 72\r\n 1\r\n 10\r\n19.90395573012337\r\n 20\r\n-72.34748969917187\r\n 11\r\n19.89879447916251\r\n 21\r\n-72.29705202095334\r\n 72\r\n 1\r\n 10\r\n19.89879447916251\r\n 20\r\n-72.29705202095334\r\n 11\r\n19.8915722267424\r\n 21\r\n-72.25046181460682\r\n 72\r\n 1\r\n 10\r\n19.8915722267424\r\n 20\r\n-72.25046181460682\r\n 11\r\n19.8822909914737\r\n 21\r\n-72.20771504291103\r\n 72\r\n 1\r\n 10\r\n19.8822909914737\r\n 20\r\n-72.20771504291103\r\n 11\r\n19.87095279196701\r\n 21\r\n-72.1688076686447\r\n 72\r\n 1\r\n 10\r\n19.87095279196701\r\n 20\r\n-72.1688076686447\r\n 11\r\n19.857559646833\r\n 21\r\n-72.13373565458657\r\n 72\r\n 1\r\n 10\r\n19.857559646833\r\n 20\r\n-72.13373565458657\r\n 11\r\n19.84211357468229\r\n 21\r\n-72.10249496351534\r\n 72\r\n 1\r\n 10\r\n19.84211357468229\r\n 20\r\n-72.10249496351534\r\n 11\r\n19.82420412468558\r\n 21\r\n-72.07412204528751\r\n 72\r\n 1\r\n 10\r\n19.82420412468558\r\n 20\r\n-72.07412204528751\r\n 11\r\n19.80341815453273\r\n 21\r\n-72.04740035055983\r\n 72\r\n 1\r\n 10\r\n19.80341815453273\r\n 20\r\n-72.04740035055983\r\n 11\r\n19.7797536456131\r\n 21\r\n-72.02233391655358\r\n 72\r\n 1\r\n 10\r\n19.7797536456131\r\n 20\r\n-72.02233391655358\r\n 11\r\n19.75320857931606\r\n 21\r\n-71.99892678049002\r\n 72\r\n 1\r\n 10\r\n19.75320857931606\r\n 20\r\n-71.99892678049002\r\n 11\r\n19.72378093703097\r\n 21\r\n-71.97718297959044\r\n 72\r\n 1\r\n 10\r\n19.72378093703097\r\n 20\r\n-71.97718297959044\r\n 11\r\n19.69146870014719\r\n 21\r\n-71.95710655107611\r\n 72\r\n 1\r\n 10\r\n19.69146870014719\r\n 20\r\n-71.95710655107611\r\n 11\r\n19.6562698500541\r\n 21\r\n-71.93870153216828\r\n 72\r\n 1\r\n 10\r\n19.6562698500541\r\n 20\r\n-71.93870153216828\r\n 11\r\n19.61818236814105\r\n 21\r\n-71.92197196008826\r\n 72\r\n 1\r\n 10\r\n19.61818236814105\r\n 20\r\n-71.92197196008826\r\n 11\r\n19.66379489406959\r\n 21\r\n-71.90425596027748\r\n 72\r\n 1\r\n 10\r\n19.66379489406959\r\n 20\r\n-71.90425596027748\r\n 11\r\n19.70606460078509\r\n 21\r\n-71.88366142169994\r\n 72\r\n 1\r\n 10\r\n19.70606460078509\r\n 20\r\n-71.88366142169994\r\n 11\r\n19.74499148828757\r\n 21\r\n-71.86018430713435\r\n 72\r\n 1\r\n 10\r\n19.74499148828757\r\n 20\r\n-71.86018430713435\r\n 11\r\n19.78057555657701\r\n 21\r\n-71.83382057935943\r\n 72\r\n 1\r\n 10\r\n19.78057555657701\r\n 20\r\n-71.83382057935943\r\n 11\r\n19.81281680565342\r\n 21\r\n-71.80456620115392\r\n 72\r\n 1\r\n 10\r\n19.81281680565342\r\n 20\r\n-71.80456620115392\r\n 11\r\n19.8417152355168\r\n 21\r\n-71.77241713529654\r\n 72\r\n 1\r\n 10\r\n19.8417152355168\r\n 20\r\n-71.77241713529654\r\n 11\r\n19.86727084616716\r\n 21\r\n-71.73736934456603\r\n 72\r\n 1\r\n 10\r\n19.86727084616716\r\n 20\r\n-71.73736934456603\r\n 11\r\n19.88948363760447\r\n 21\r\n-71.69941879174111\r\n 72\r\n 1\r\n 10\r\n19.88948363760447\r\n 20\r\n-71.69941879174111\r\n 11\r\n19.90874118307085\r\n 21\r\n-71.66004848276896\r\n 72\r\n 1\r\n 10\r\n19.90874118307085\r\n 20\r\n-71.66004848276896\r\n 11\r\n19.92543105580837\r\n 21\r\n-71.62048842439702\r\n 72\r\n 1\r\n 10\r\n19.92543105580837\r\n 20\r\n-71.62048842439702\r\n 11\r\n19.93955325581705\r\n 21\r\n-71.58074265384658\r\n 72\r\n 1\r\n 10\r\n19.93955325581705\r\n 20\r\n-71.58074265384658\r\n 11\r\n19.95110778309688\r\n 21\r\n-71.54081520833893\r\n 72\r\n 1\r\n 10\r\n19.95110778309688\r\n 20\r\n-71.54081520833893\r\n 11\r\n19.96009463764785\r\n 21\r\n-71.5007101250953\r\n 72\r\n 1\r\n 10\r\n19.96009463764785\r\n 20\r\n-71.5007101250953\r\n 11\r\n19.96651381946998\r\n 21\r\n-71.460431441337\r\n 72\r\n 1\r\n 10\r\n19.96651381946998\r\n 20\r\n-71.460431441337\r\n 11\r\n19.97036532856325\r\n 21\r\n-71.41998319428527\r\n 72\r\n 1\r\n 10\r\n19.97036532856325\r\n 20\r\n-71.41998319428527\r\n 11\r\n19.97164916492768\r\n 21\r\n-71.3793694211614\r\n 72\r\n 1\r\n 10\r\n19.97164916492768\r\n 20\r\n-71.3793694211614\r\n 11\r\n19.97098706063911\r\n 21\r\n-71.34611079232451\r\n 72\r\n 1\r\n 10\r\n19.97098706063911\r\n 20\r\n-71.34611079232451\r\n 11\r\n19.96900074777339\r\n 21\r\n-71.31377264993756\r\n 72\r\n 1\r\n 10\r\n19.96900074777339\r\n 20\r\n-71.31377264993756\r\n 11\r\n19.96569022633054\r\n 21\r\n-71.2823549940006\r\n 72\r\n 1\r\n 10\r\n19.96569022633054\r\n 20\r\n-71.2823549940006\r\n 11\r\n19.96105549631054\r\n 21\r\n-71.25185782451359\r\n 72\r\n 1\r\n 10\r\n19.96105549631054\r\n 20\r\n-71.25185782451359\r\n 11\r\n19.95509655771339\r\n 21\r\n-71.22228114147656\r\n 72\r\n 1\r\n 10\r\n19.95509655771339\r\n 20\r\n-71.22228114147656\r\n 11\r\n19.94781341053911\r\n 21\r\n-71.19362494488948\r\n 72\r\n 1\r\n 10\r\n19.94781341053911\r\n 20\r\n-71.19362494488948\r\n 11\r\n19.93920605478768\r\n 21\r\n-71.16588923475237\r\n 72\r\n 1\r\n 10\r\n19.93920605478768\r\n 20\r\n-71.16588923475237\r\n 11\r\n19.92927449045911\r\n 21\r\n-71.13907401106523\r\n 72\r\n 1\r\n 10\r\n19.92927449045911\r\n 20\r\n-71.13907401106523\r\n 11\r\n19.91821216773933\r\n 21\r\n-71.11300971053464\r\n 72\r\n 1\r\n 10\r\n19.91821216773933\r\n 20\r\n-71.11300971053464\r\n 11\r\n19.90621119107387\r\n 21\r\n-71.08752676986718\r\n 72\r\n 1\r\n 10\r\n19.90621119107387\r\n 20\r\n-71.08752676986718\r\n 11\r\n19.89326954185208\r\n 21\r\n-71.06262518906286\r\n 72\r\n 1\r\n 10\r\n19.89326954185208\r\n 20\r\n-71.06262518906286\r\n 11\r\n19.87938520146333\r\n 21\r\n-71.03830496812166\r\n 72\r\n 1\r\n 10\r\n19.87938520146333\r\n 20\r\n-71.03830496812166\r\n 11\r\n19.86455615129699\r\n 21\r\n-71.01456610704362\r\n 72\r\n 1\r\n 10\r\n19.86455615129699\r\n 20\r\n-71.01456610704362\r\n 11\r\n19.84878037274241\r\n 21\r\n-70.99140860582871\r\n 72\r\n 1\r\n 10\r\n19.84878037274241\r\n 20\r\n-70.99140860582871\r\n 11\r\n19.83205584718897\r\n 21\r\n-70.96883246447693\r\n 72\r\n 1\r\n 10\r\n19.83205584718897\r\n 20\r\n-70.96883246447693\r\n 11\r\n19.81438055602603\r\n 21\r\n-70.94683768298829\r\n 72\r\n 1\r\n 10\r\n19.81438055602603\r\n 20\r\n-70.94683768298829\r\n 11\r\n19.79187708465714\r\n 21\r\n-70.92128207233793\r\n 72\r\n 1\r\n 10\r\n19.79187708465714\r\n 20\r\n-70.92128207233793\r\n 11\r\n19.76816244690672\r\n 21\r\n-70.89732520131122\r\n 72\r\n 1\r\n 10\r\n19.76816244690672\r\n 20\r\n-70.89732520131122\r\n 11\r\n19.74323664277477\r\n 21\r\n-70.87496706990811\r\n 72\r\n 1\r\n 10\r\n19.74323664277477\r\n 20\r\n-70.87496706990811\r\n 11\r\n19.71709967226128\r\n 21\r\n-70.85420767812863\r\n 72\r\n 1\r\n 10\r\n19.71709967226128\r\n 20\r\n-70.85420767812863\r\n 11\r\n19.68975153536626\r\n 21\r\n-70.83504702597278\r\n 72\r\n 1\r\n 10\r\n19.68975153536626\r\n 20\r\n-70.83504702597278\r\n 11\r\n19.66119223208971\r\n 21\r\n-70.81748511344054\r\n 72\r\n 1\r\n 10\r\n19.66119223208971\r\n 20\r\n-70.81748511344054\r\n 11\r\n19.63142176243163\r\n 21\r\n-70.80152194053194\r\n 72\r\n 1\r\n 10\r\n19.63142176243163\r\n 20\r\n-70.80152194053194\r\n 11\r\n19.60044012639201\r\n 21\r\n-70.78715750724696\r\n 72\r\n 1\r\n 10\r\n19.60044012639201\r\n 20\r\n-70.78715750724696\r\n 11\r\n19.56722220620293\r\n 21\r\n-70.77436759025797\r\n 72\r\n 1\r\n 10\r\n19.56722220620293\r\n 20\r\n-70.77436759025797\r\n 11\r\n19.5306150387562\r\n 21\r\n-70.76312796623733\r\n 72\r\n 1\r\n 10\r\n19.5306150387562\r\n 20\r\n-70.76312796623733\r\n 11\r\n19.49062064266245\r\n 21\r\n-70.75343863518508\r\n 72\r\n 1\r\n 10\r\n19.49062064266245\r\n 20\r\n-70.75343863518508\r\n 11\r\n19.44724103653231\r\n 21\r\n-70.74529959710117\r\n 72\r\n 1\r\n 10\r\n19.44724103653231\r\n 20\r\n-70.74529959710117\r\n 11\r\n19.40047823897642\r\n 21\r\n-70.73871085198563\r\n 72\r\n 1\r\n 10\r\n19.40047823897642\r\n 20\r\n-70.73871085198563\r\n 11\r\n19.35033426860542\r\n 21\r\n-70.73367239983845\r\n 72\r\n 1\r\n 10\r\n19.35033426860542\r\n 20\r\n-70.73367239983845\r\n 11\r\n19.29681114402993\r\n 21\r\n-70.73018424065964\r\n 72\r\n 1\r\n 10\r\n19.29681114402993\r\n 20\r\n-70.73018424065964\r\n 11\r\n19.23991088386061\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n19.23991088386061\r\n 20\r\n-70.72824637444918\r\n 11\r\n19.10329131602368\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n19.10329131602368\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.96667174818674\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.96667174818674\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.8300521803498\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.8300521803498\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.69343261251286\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.69343261251286\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.55681304467592\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.55681304467592\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.42019347683898\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.42019347683898\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.28357390900204\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.28357390900204\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.1469543411651\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-70.72824637444918\r\n 11\r\n18.1469543411651\r\n 21\r\n-71.01388785386996\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.01388785386996\r\n 11\r\n18.1469543411651\r\n 21\r\n-71.29952933329074\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.29952933329074\r\n 11\r\n18.1469543411651\r\n 21\r\n-71.58517081271151\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.58517081271151\r\n 11\r\n18.1469543411651\r\n 21\r\n-71.8708122921323\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-71.8708122921323\r\n 11\r\n18.1469543411651\r\n 21\r\n-72.15645377155307\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.15645377155307\r\n 11\r\n18.1469543411651\r\n 21\r\n-72.44209525097385\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.44209525097385\r\n 11\r\n18.1469543411651\r\n 21\r\n-72.72773673039462\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-72.72773673039462\r\n 11\r\n18.1469543411651\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.1469543411651\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.20528411409974\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.20528411409974\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.26361388703438\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.26361388703438\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.32194365996901\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.32194365996901\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.38027343290365\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.38027343290365\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.43860320583828\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.43860320583828\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.49693297877292\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.49693297877292\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.55526275170756\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.55526275170756\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.61359252464219\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-73.0133782098154\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.90136954285121\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.90136954285121\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.78936087588703\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.78936087588703\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.67735220892284\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.67735220892284\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.56534354195865\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.56534354195865\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.45333487499448\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.45333487499448\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.3413262080303\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.3413262080303\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.22931754106611\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-72.22931754106611\r\n 11\r\n18.61359252464219\r\n 21\r\n-72.11730887410192\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.12512137434996\r\n 11\r\n18.6794799757976\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n18.6794799757976\r\n 20\r\n-71.12512137434996\r\n 11\r\n18.745367426953\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n18.745367426953\r\n 20\r\n-71.12512137434996\r\n 11\r\n18.8112548781084\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n18.8112548781084\r\n 20\r\n-71.12512137434996\r\n 11\r\n18.87714232926381\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n18.87714232926381\r\n 20\r\n-71.12512137434996\r\n 11\r\n18.94302978041921\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n18.94302978041921\r\n 20\r\n-71.12512137434996\r\n 11\r\n19.00891723157461\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n19.00891723157461\r\n 20\r\n-71.12512137434996\r\n 11\r\n19.07480468273002\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n19.07480468273002\r\n 20\r\n-71.12512137434996\r\n 11\r\n19.14069213388542\r\n 21\r\n-71.12512137434996\r\n 72\r\n 1\r\n 10\r\n19.14069213388542\r\n 20\r\n-71.12512137434996\r\n 11\r\n19.1763572830354\r\n 21\r\n-71.12575118086836\r\n 72\r\n 1\r\n 10\r\n19.1763572830354\r\n 20\r\n-71.12575118086836\r\n 11\r\n19.20971516022857\r\n 21\r\n-71.12764060042356\r\n 72\r\n 1\r\n 10\r\n19.20971516022857\r\n 20\r\n-71.12764060042356\r\n 11\r\n19.24076778407555\r\n 21\r\n-71.13078963301554\r\n 72\r\n 1\r\n 10\r\n19.24076778407555\r\n 20\r\n-71.13078963301554\r\n 11\r\n19.26951717318698\r\n 21\r\n-71.13519827864432\r\n 72\r\n 1\r\n 10\r\n19.26951717318698\r\n 20\r\n-71.13519827864432\r\n 11\r\n19.2959653461735\r\n 21\r\n-71.14086653730989\r\n 72\r\n 1\r\n 10\r\n19.2959653461735\r\n 20\r\n-71.14086653730989\r\n 11\r\n19.32011432164574\r\n 21\r\n-71.14779440901226\r\n 72\r\n 1\r\n 10\r\n19.32011432164574\r\n 20\r\n-71.14779440901226\r\n 11\r\n19.34196611821434\r\n 21\r\n-71.15598189375143\r\n 72\r\n 1\r\n 10\r\n19.34196611821434\r\n 20\r\n-71.15598189375143\r\n 11\r\n19.36152275448993\r\n 21\r\n-71.16542899152739\r\n 72\r\n 1\r\n 10\r\n19.36152275448993\r\n 20\r\n-71.16542899152739\r\n 11\r\n19.39222952304797\r\n 21\r\n-71.18538901349505\r\n 72\r\n 1\r\n 10\r\n19.39222952304797\r\n 20\r\n-71.18538901349505\r\n 11\r\n19.41884860506832\r\n 21\r\n-71.20961234112572\r\n 72\r\n 1\r\n 10\r\n19.41884860506832\r\n 20\r\n-71.20961234112572\r\n 11\r\n19.44137798194037\r\n 21\r\n-71.23809897441937\r\n 72\r\n 1\r\n 10\r\n19.44137798194037\r\n 20\r\n-71.23809897441937\r\n 11\r\n19.45981563505347\r\n 21\r\n-71.27084891337603\r\n 72\r\n 1\r\n 10\r\n19.45981563505347\r\n 20\r\n-71.27084891337603\r\n 11\r\n19.47415954579699\r\n 21\r\n-71.30786215799569\r\n 72\r\n 1\r\n 10\r\n19.47415954579699\r\n 20\r\n-71.30786215799569\r\n 11\r\n19.48440769556029\r\n 21\r\n-71.34913870827833\r\n 72\r\n 1\r\n 10\r\n19.48440769556029\r\n 20\r\n-71.34913870827833\r\n 11\r\n19.49055806573273\r\n 21\r\n-71.39467856422398\r\n 72\r\n 1\r\n 10\r\n19.49055806573273\r\n 20\r\n-71.39467856422398\r\n 11\r\n19.49260863770369\r\n 21\r\n-71.44448172583263\r\n 72\r\n 1\r\n 10\r\n19.49260863770369\r\n 20\r\n-71.44448172583263\r\n 11\r\n19.49049313375728\r\n 21\r\n-71.49055449498614\r\n 72\r\n 1\r\n 10\r\n19.49049313375728\r\n 20\r\n-71.49055449498614\r\n 11\r\n19.48414662191805\r\n 21\r\n-71.53265463840823\r\n 72\r\n 1\r\n 10\r\n19.48414662191805\r\n 20\r\n-71.53265463840823\r\n 11\r\n19.47356910218599\r\n 21\r\n-71.5707821560989\r\n 72\r\n 1\r\n 10\r\n19.47356910218599\r\n 20\r\n-71.5707821560989\r\n 11\r\n19.45876057456111\r\n 21\r\n-71.60493704805813\r\n 72\r\n 1\r\n 10\r\n19.45876057456111\r\n 20\r\n-71.60493704805813\r\n 11\r\n19.43972103904341\r\n 21\r\n-71.63511931428594\r\n 72\r\n 1\r\n 10\r\n19.43972103904341\r\n 20\r\n-71.63511931428594\r\n 11\r\n19.41645049563289\r\n 21\r\n-71.66132895478232\r\n 72\r\n 1\r\n 10\r\n19.41645049563289\r\n 20\r\n-71.66132895478232\r\n 11\r\n19.38894894432954\r\n 21\r\n-71.68356596954727\r\n 72\r\n 1\r\n 10\r\n19.38894894432954\r\n 20\r\n-71.68356596954727\r\n 11\r\n19.35721638513337\r\n 21\r\n-71.70183035858079\r\n 72\r\n 1\r\n 10\r\n19.35721638513337\r\n 20\r\n-71.70183035858079\r\n 11\r\n19.33684389372577\r\n 21\r\n-71.71055075652782\r\n 72\r\n 1\r\n 10\r\n19.33684389372577\r\n 20\r\n-71.71055075652782\r\n 11\r\n19.3140934789891\r\n 21\r\n-71.7181084347486\r\n 72\r\n 1\r\n 10\r\n19.3140934789891\r\n 20\r\n-71.7181084347486\r\n 11\r\n19.28896110370207\r\n 21\r\n-71.72450339324308\r\n 72\r\n 1\r\n 10\r\n19.28896110370207\r\n 20\r\n-71.72450339324308\r\n 11\r\n19.26144273064343\r\n 21\r\n-71.72973563201131\r\n 72\r\n 1\r\n 10\r\n19.26144273064343\r\n 20\r\n-71.72973563201131\r\n 11\r\n19.23153432259189\r\n 21\r\n-71.73380515105326\r\n 72\r\n 1\r\n 10\r\n19.23153432259189\r\n 20\r\n-71.73380515105326\r\n 11\r\n19.19923184232619\r\n 21\r\n-71.73671195036894\r\n 72\r\n 1\r\n 10\r\n19.19923184232619\r\n 20\r\n-71.73671195036894\r\n 11\r\n19.16453125262505\r\n 21\r\n-71.73845602995836\r\n 72\r\n 1\r\n 10\r\n19.16453125262505\r\n 20\r\n-71.73845602995836\r\n 11\r\n19.12742851626721\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n19.12742851626721\r\n 20\r\n-71.73903738982149\r\n 11\r\n19.06319901731408\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n19.06319901731408\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.99896951836095\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.99896951836095\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.93474001940783\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.93474001940783\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.8705105204547\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.8705105204547\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.80628102150158\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.80628102150158\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.74205152254845\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.74205152254845\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.67782202359532\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.67782202359532\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.73903738982149\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.73903738982149\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.66229788788755\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.66229788788755\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.5855583859536\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.5855583859536\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.50881888401966\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.50881888401966\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.43207938208573\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.43207938208573\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.35533988015179\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.35533988015179\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.27860037821785\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.27860037821785\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.2018608762839\r\n 72\r\n 1\r\n 10\r\n18.61359252464219\r\n 20\r\n-71.2018608762839\r\n 11\r\n18.61359252464219\r\n 21\r\n-71.12512137434996\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nAE1\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE2\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08252020414649\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE3\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.98054537778309\r\n 20\r\n-71.01388785386996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE4\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8785705514197\r\n 20\r\n-71.29952933329074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE5\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7765957250563\r\n 20\r\n-71.58517081271151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE6\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.67462089869291\r\n 20\r\n-71.8708122921323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE7\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.57264607232952\r\n 20\r\n-72.15645377155307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE8\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.47067124596612\r\n 20\r\n-72.44209525097385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE9\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.36869641960272\r\n 20\r\n-72.72773673039462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAEA\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.26672159323933\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAEB\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.32916394890948\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAEC\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.39160630457964\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAED\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.45404866024979\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAEE\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.51649101591994\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAEF\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.5789333715901\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF0\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64137572726025\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF1\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7038180829304\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF2\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76626043860055\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF3\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7856175688583\r\n 20\r\n-72.95466086363868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF4\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.80497469911605\r\n 20\r\n-72.89594351746194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF5\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8243318293738\r\n 20\r\n-72.83722617128522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF6\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.84368895963155\r\n 20\r\n-72.77850882510849\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF7\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.86304608988929\r\n 20\r\n-72.71979147893177\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF8\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.88240322014704\r\n 20\r\n-72.66107413275505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF9\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.90176035040479\r\n 20\r\n-72.60235678657831\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFA\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.92111748066253\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFB\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02630055219657\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFC\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.1314836237306\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFD\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.23666669526464\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFE\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.34184976679867\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAFF\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.44703283833271\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB00\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.55221590986674\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB01\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.65739898140077\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB02\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.76258205293481\r\n 20\r\n-72.54363944040159\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB03\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.78144395071655\r\n 20\r\n-72.60235678657831\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB04\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.80030584849829\r\n 20\r\n-72.66107413275505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB05\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.81916774628004\r\n 20\r\n-72.71979147893177\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB06\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.83802964406178\r\n 20\r\n-72.77850882510849\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB07\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.85689154184352\r\n 20\r\n-72.83722617128522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB08\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.87575343962526\r\n 20\r\n-72.89594351746194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB09\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.89461533740701\r\n 20\r\n-72.95466086363868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0A\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.91347723518875\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0B\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.97820196661788\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0C\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.04292669804702\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0D\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.10765142947615\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0E\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17237616090528\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0F\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.23710089233441\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB10\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.30182562376354\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB11\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36655035519267\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB12\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.4312750866218\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB13\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.33020459782329\r\n 20\r\n-72.72773673039462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB14\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.22913410902477\r\n 20\r\n-72.44209525097385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB15\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.12806362022625\r\n 20\r\n-72.15645377155307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB16\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.02699313142773\r\n 20\r\n-71.8708122921323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB17\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.92592264262922\r\n 20\r\n-71.58517081271151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB18\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.8248521538307\r\n 20\r\n-71.29952933329074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB19\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.72378166503218\r\n 20\r\n-71.01388785386996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1A\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.62271117623366\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1B\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.55518730472277\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1C\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.48766343321187\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1D\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.42013956170097\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1E\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.35261569019008\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1F\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.28509181867918\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB20\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.21756794716828\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB21\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.15004407565739\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB22\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08252020414649\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB23\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08252020414649\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nB24\r\n330\r\nAE1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nB25\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB26\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.05099758045645\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB27\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08805388876967\r\n 20\r\n-72.03746878623126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB28\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.12511019708289\r\n 20\r\n-71.92507254602498\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB29\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.16216650539611\r\n 20\r\n-71.8126763058187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2A\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.19922281370933\r\n 20\r\n-71.70028006561243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2B\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.23627912202255\r\n 20\r\n-71.58788382540615\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2C\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27333543033577\r\n 20\r\n-71.47548758519987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2D\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31039173864898\r\n 20\r\n-71.36309134499359\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2E\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.3474480469622\r\n 20\r\n-71.25069510478733\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2F\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38353542217019\r\n 20\r\n-71.36309134499359\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB30\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.41962279737819\r\n 20\r\n-71.47548758519987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB31\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.45571017258618\r\n 20\r\n-71.58788382540615\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB32\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.49179754779417\r\n 20\r\n-71.70028006561243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB33\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.52788492300216\r\n 20\r\n-71.8126763058187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB34\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.56397229821016\r\n 20\r\n-71.92507254602498\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB35\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.60005967341815\r\n 20\r\n-72.03746878623126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB36\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.63614704862614\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB37\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.56300336510493\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB38\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.48985968158372\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB39\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.41671599806251\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3A\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.3435723145413\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3B\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27042863102008\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3C\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.19728494749888\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3D\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.12414126397767\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3E\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.05099758045645\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3F\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.05099758045645\r\n 20\r\n-72.14986502643752\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nB40\r\n330\r\nB25\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nB41\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n21.08252020414649\r\n 20\r\n-70.72824637444918\r\n 11\r\n20.98054537778309\r\n 21\r\n-71.01388785386996\r\n 72\r\n 1\r\n 10\r\n20.98054537778309\r\n 20\r\n-71.01388785386996\r\n 11\r\n20.8785705514197\r\n 21\r\n-71.29952933329074\r\n 72\r\n 1\r\n 10\r\n20.8785705514197\r\n 20\r\n-71.29952933329074\r\n 11\r\n20.7765957250563\r\n 21\r\n-71.58517081271151\r\n 72\r\n 1\r\n 10\r\n20.7765957250563\r\n 20\r\n-71.58517081271151\r\n 11\r\n20.67462089869291\r\n 21\r\n-71.8708122921323\r\n 72\r\n 1\r\n 10\r\n20.67462089869291\r\n 20\r\n-71.8708122921323\r\n 11\r\n20.57264607232952\r\n 21\r\n-72.15645377155307\r\n 72\r\n 1\r\n 10\r\n20.57264607232952\r\n 20\r\n-72.15645377155307\r\n 11\r\n20.47067124596612\r\n 21\r\n-72.44209525097385\r\n 72\r\n 1\r\n 10\r\n20.47067124596612\r\n 20\r\n-72.44209525097385\r\n 11\r\n20.36869641960272\r\n 21\r\n-72.72773673039462\r\n 72\r\n 1\r\n 10\r\n20.36869641960272\r\n 20\r\n-72.72773673039462\r\n 11\r\n20.26672159323933\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.26672159323933\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.32916394890948\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.32916394890948\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.39160630457964\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.39160630457964\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.45404866024979\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.45404866024979\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.51649101591994\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.51649101591994\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.5789333715901\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.5789333715901\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.64137572726025\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.64137572726025\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.7038180829304\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.7038180829304\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.76626043860055\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n20.76626043860055\r\n 20\r\n-73.0133782098154\r\n 11\r\n20.7856175688583\r\n 21\r\n-72.95466086363868\r\n 72\r\n 1\r\n 10\r\n20.7856175688583\r\n 20\r\n-72.95466086363868\r\n 11\r\n20.80497469911605\r\n 21\r\n-72.89594351746194\r\n 72\r\n 1\r\n 10\r\n20.80497469911605\r\n 20\r\n-72.89594351746194\r\n 11\r\n20.8243318293738\r\n 21\r\n-72.83722617128522\r\n 72\r\n 1\r\n 10\r\n20.8243318293738\r\n 20\r\n-72.83722617128522\r\n 11\r\n20.84368895963155\r\n 21\r\n-72.77850882510849\r\n 72\r\n 1\r\n 10\r\n20.84368895963155\r\n 20\r\n-72.77850882510849\r\n 11\r\n20.86304608988929\r\n 21\r\n-72.71979147893177\r\n 72\r\n 1\r\n 10\r\n20.86304608988929\r\n 20\r\n-72.71979147893177\r\n 11\r\n20.88240322014704\r\n 21\r\n-72.66107413275505\r\n 72\r\n 1\r\n 10\r\n20.88240322014704\r\n 20\r\n-72.66107413275505\r\n 11\r\n20.90176035040479\r\n 21\r\n-72.60235678657831\r\n 72\r\n 1\r\n 10\r\n20.90176035040479\r\n 20\r\n-72.60235678657831\r\n 11\r\n20.92111748066253\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n20.92111748066253\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.02630055219657\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.02630055219657\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.1314836237306\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.1314836237306\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.23666669526464\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.23666669526464\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.34184976679867\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.34184976679867\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.44703283833271\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.44703283833271\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.55221590986674\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.55221590986674\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.65739898140077\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.65739898140077\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.76258205293481\r\n 21\r\n-72.54363944040159\r\n 72\r\n 1\r\n 10\r\n21.76258205293481\r\n 20\r\n-72.54363944040159\r\n 11\r\n21.78144395071655\r\n 21\r\n-72.60235678657831\r\n 72\r\n 1\r\n 10\r\n21.78144395071655\r\n 20\r\n-72.60235678657831\r\n 11\r\n21.80030584849829\r\n 21\r\n-72.66107413275505\r\n 72\r\n 1\r\n 10\r\n21.80030584849829\r\n 20\r\n-72.66107413275505\r\n 11\r\n21.81916774628004\r\n 21\r\n-72.71979147893177\r\n 72\r\n 1\r\n 10\r\n21.81916774628004\r\n 20\r\n-72.71979147893177\r\n 11\r\n21.83802964406178\r\n 21\r\n-72.77850882510849\r\n 72\r\n 1\r\n 10\r\n21.83802964406178\r\n 20\r\n-72.77850882510849\r\n 11\r\n21.85689154184352\r\n 21\r\n-72.83722617128522\r\n 72\r\n 1\r\n 10\r\n21.85689154184352\r\n 20\r\n-72.83722617128522\r\n 11\r\n21.87575343962526\r\n 21\r\n-72.89594351746194\r\n 72\r\n 1\r\n 10\r\n21.87575343962526\r\n 20\r\n-72.89594351746194\r\n 11\r\n21.89461533740701\r\n 21\r\n-72.95466086363868\r\n 72\r\n 1\r\n 10\r\n21.89461533740701\r\n 20\r\n-72.95466086363868\r\n 11\r\n21.91347723518875\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n21.91347723518875\r\n 20\r\n-73.0133782098154\r\n 11\r\n21.97820196661788\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n21.97820196661788\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.04292669804702\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.04292669804702\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.10765142947615\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.10765142947615\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.17237616090528\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.17237616090528\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.23710089233441\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.23710089233441\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.30182562376354\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.30182562376354\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.36655035519267\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.36655035519267\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.4312750866218\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.4312750866218\r\n 20\r\n-73.0133782098154\r\n 11\r\n22.33020459782329\r\n 21\r\n-72.72773673039462\r\n 72\r\n 1\r\n 10\r\n22.33020459782329\r\n 20\r\n-72.72773673039462\r\n 11\r\n22.22913410902477\r\n 21\r\n-72.44209525097385\r\n 72\r\n 1\r\n 10\r\n22.22913410902477\r\n 20\r\n-72.44209525097385\r\n 11\r\n22.12806362022625\r\n 21\r\n-72.15645377155307\r\n 72\r\n 1\r\n 10\r\n22.12806362022625\r\n 20\r\n-72.15645377155307\r\n 11\r\n22.02699313142773\r\n 21\r\n-71.8708122921323\r\n 72\r\n 1\r\n 10\r\n22.02699313142773\r\n 20\r\n-71.8708122921323\r\n 11\r\n21.92592264262922\r\n 21\r\n-71.58517081271151\r\n 72\r\n 1\r\n 10\r\n21.92592264262922\r\n 20\r\n-71.58517081271151\r\n 11\r\n21.8248521538307\r\n 21\r\n-71.29952933329074\r\n 72\r\n 1\r\n 10\r\n21.8248521538307\r\n 20\r\n-71.29952933329074\r\n 11\r\n21.72378166503218\r\n 21\r\n-71.01388785386996\r\n 72\r\n 1\r\n 10\r\n21.72378166503218\r\n 20\r\n-71.01388785386996\r\n 11\r\n21.62271117623366\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.62271117623366\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.55518730472277\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.55518730472277\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.48766343321187\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.48766343321187\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.42013956170097\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.42013956170097\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.35261569019008\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.35261569019008\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.28509181867918\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.28509181867918\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.21756794716828\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.21756794716828\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.15004407565739\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n21.15004407565739\r\n 20\r\n-70.72824637444918\r\n 11\r\n21.08252020414649\r\n 21\r\n-70.72824637444918\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 24\r\n 72\r\n 1\r\n 10\r\n21.05099758045645\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.08805388876967\r\n 21\r\n-72.03746878623126\r\n 72\r\n 1\r\n 10\r\n21.08805388876967\r\n 20\r\n-72.03746878623126\r\n 11\r\n21.12511019708289\r\n 21\r\n-71.92507254602498\r\n 72\r\n 1\r\n 10\r\n21.12511019708289\r\n 20\r\n-71.92507254602498\r\n 11\r\n21.16216650539611\r\n 21\r\n-71.8126763058187\r\n 72\r\n 1\r\n 10\r\n21.16216650539611\r\n 20\r\n-71.8126763058187\r\n 11\r\n21.19922281370933\r\n 21\r\n-71.70028006561243\r\n 72\r\n 1\r\n 10\r\n21.19922281370933\r\n 20\r\n-71.70028006561243\r\n 11\r\n21.23627912202255\r\n 21\r\n-71.58788382540615\r\n 72\r\n 1\r\n 10\r\n21.23627912202255\r\n 20\r\n-71.58788382540615\r\n 11\r\n21.27333543033577\r\n 21\r\n-71.47548758519987\r\n 72\r\n 1\r\n 10\r\n21.27333543033577\r\n 20\r\n-71.47548758519987\r\n 11\r\n21.31039173864898\r\n 21\r\n-71.36309134499359\r\n 72\r\n 1\r\n 10\r\n21.31039173864898\r\n 20\r\n-71.36309134499359\r\n 11\r\n21.3474480469622\r\n 21\r\n-71.25069510478733\r\n 72\r\n 1\r\n 10\r\n21.3474480469622\r\n 20\r\n-71.25069510478733\r\n 11\r\n21.38353542217019\r\n 21\r\n-71.36309134499359\r\n 72\r\n 1\r\n 10\r\n21.38353542217019\r\n 20\r\n-71.36309134499359\r\n 11\r\n21.41962279737819\r\n 21\r\n-71.47548758519987\r\n 72\r\n 1\r\n 10\r\n21.41962279737819\r\n 20\r\n-71.47548758519987\r\n 11\r\n21.45571017258618\r\n 21\r\n-71.58788382540615\r\n 72\r\n 1\r\n 10\r\n21.45571017258618\r\n 20\r\n-71.58788382540615\r\n 11\r\n21.49179754779417\r\n 21\r\n-71.70028006561243\r\n 72\r\n 1\r\n 10\r\n21.49179754779417\r\n 20\r\n-71.70028006561243\r\n 11\r\n21.52788492300216\r\n 21\r\n-71.8126763058187\r\n 72\r\n 1\r\n 10\r\n21.52788492300216\r\n 20\r\n-71.8126763058187\r\n 11\r\n21.56397229821016\r\n 21\r\n-71.92507254602498\r\n 72\r\n 1\r\n 10\r\n21.56397229821016\r\n 20\r\n-71.92507254602498\r\n 11\r\n21.60005967341815\r\n 21\r\n-72.03746878623126\r\n 72\r\n 1\r\n 10\r\n21.60005967341815\r\n 20\r\n-72.03746878623126\r\n 11\r\n21.63614704862614\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.63614704862614\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.56300336510493\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.56300336510493\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.48985968158372\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.48985968158372\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.41671599806251\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.41671599806251\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.3435723145413\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.3435723145413\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.27042863102008\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.27042863102008\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.19728494749888\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.19728494749888\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.12414126397767\r\n 21\r\n-72.14986502643752\r\n 72\r\n 1\r\n 10\r\n21.12414126397767\r\n 20\r\n-72.14986502643752\r\n 11\r\n21.05099758045645\r\n 21\r\n-72.14986502643752\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nB42\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB43\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB44\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.77831503848745\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB45\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.5432518671595\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB46\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.30818869583155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB47\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.0731255245036\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB48\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.83806235317563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB49\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.60299918184768\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4A\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.36793601051973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4B\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4C\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.54991912252921\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4D\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.63537902241018\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4E\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.72083892229116\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4F\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.80629882217214\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB50\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.89175872205312\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB51\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.9772186219341\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB52\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.06267852181508\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB53\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB54\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.08229453109895\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB55\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.03171622300613\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB56\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.9811379149133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB57\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.93055960682048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB58\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.87998129872766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB59\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.82940299063483\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5A\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.77882468254201\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5B\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5C\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.91675719616796\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5D\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.68537597063987\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5E\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.45399474511178\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5F\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22261351958369\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB60\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9912322940556\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB61\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.75985106852751\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB62\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.52846984299941\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB63\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB64\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.77882468254201\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB65\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.82940299063483\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB66\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.87998129872766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB67\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.93055960682048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB68\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.9811379149133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB69\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.03171622300613\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6A\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.08229453109895\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6B\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6C\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.38293609059439\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6D\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.46878356371746\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6E\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.55463103684053\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6F\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6404785099636\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB70\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.72632598308667\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB71\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.81217345620974\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB72\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.89802092933281\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB73\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.13287283919178\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB74\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.36793601051973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB75\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.60299918184768\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB76\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.83806235317563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB77\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.0731255245036\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB78\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.30818869583155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB79\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.5432518671595\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7A\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.77831503848745\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7B\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.98386840245588\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7C\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.04394225497992\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7D\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.10401610750396\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7E\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.16408996002801\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7F\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22416381255205\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB80\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.28423766507609\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB81\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.34431151760014\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB82\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.40438537012419\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB83\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB84\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46445922264823\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nB86\r\n330\r\nB42\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nB85\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.46445922264823\r\n 21\r\n-72.77831503848745\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.77831503848745\r\n 11\r\n23.46445922264823\r\n 21\r\n-72.5432518671595\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.5432518671595\r\n 11\r\n23.46445922264823\r\n 21\r\n-72.30818869583155\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.30818869583155\r\n 11\r\n23.46445922264823\r\n 21\r\n-72.0731255245036\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-72.0731255245036\r\n 11\r\n23.46445922264823\r\n 21\r\n-71.83806235317563\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.83806235317563\r\n 11\r\n23.46445922264823\r\n 21\r\n-71.60299918184768\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.60299918184768\r\n 11\r\n23.46445922264823\r\n 21\r\n-71.36793601051973\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.36793601051973\r\n 11\r\n23.46445922264823\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.46445922264823\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.54991912252921\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.54991912252921\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.63537902241018\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.63537902241018\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.72083892229116\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.72083892229116\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.80629882217214\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.80629882217214\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.89175872205312\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.89175872205312\r\n 20\r\n-71.13287283919178\r\n 11\r\n23.9772186219341\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n23.9772186219341\r\n 20\r\n-71.13287283919178\r\n 11\r\n24.06267852181508\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n24.06267852181508\r\n 20\r\n-71.13287283919178\r\n 11\r\n24.14813842169606\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.13287283919178\r\n 11\r\n24.14813842169606\r\n 21\r\n-71.08229453109895\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.08229453109895\r\n 11\r\n24.14813842169606\r\n 21\r\n-71.03171622300613\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-71.03171622300613\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.9811379149133\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.9811379149133\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.93055960682048\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.93055960682048\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.87998129872766\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.87998129872766\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.82940299063483\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.82940299063483\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.77882468254201\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.77882468254201\r\n 11\r\n24.14813842169606\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.14813842169606\r\n 20\r\n-70.72824637444918\r\n 11\r\n23.91675719616796\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n23.91675719616796\r\n 20\r\n-70.72824637444918\r\n 11\r\n23.68537597063987\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n23.68537597063987\r\n 20\r\n-70.72824637444918\r\n 11\r\n23.45399474511178\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n23.45399474511178\r\n 20\r\n-70.72824637444918\r\n 11\r\n23.22261351958369\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n23.22261351958369\r\n 20\r\n-70.72824637444918\r\n 11\r\n22.9912322940556\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n22.9912322940556\r\n 20\r\n-70.72824637444918\r\n 11\r\n22.75985106852751\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n22.75985106852751\r\n 20\r\n-70.72824637444918\r\n 11\r\n22.52846984299941\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n22.52846984299941\r\n 20\r\n-70.72824637444918\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.72824637444918\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.77882468254201\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.77882468254201\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.82940299063483\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.82940299063483\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.87998129872766\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.87998129872766\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.93055960682048\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.93055960682048\r\n 11\r\n22.29708861747132\r\n 21\r\n-70.9811379149133\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-70.9811379149133\r\n 11\r\n22.29708861747132\r\n 21\r\n-71.03171622300613\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.03171622300613\r\n 11\r\n22.29708861747132\r\n 21\r\n-71.08229453109895\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.08229453109895\r\n 11\r\n22.29708861747132\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.29708861747132\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.38293609059439\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.38293609059439\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.46878356371746\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.46878356371746\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.55463103684053\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.55463103684053\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.6404785099636\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.6404785099636\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.72632598308667\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.72632598308667\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.81217345620974\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.81217345620974\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.89802092933281\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.89802092933281\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.98386840245588\r\n 21\r\n-71.13287283919178\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.13287283919178\r\n 11\r\n22.98386840245588\r\n 21\r\n-71.36793601051973\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.36793601051973\r\n 11\r\n22.98386840245588\r\n 21\r\n-71.60299918184768\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.60299918184768\r\n 11\r\n22.98386840245588\r\n 21\r\n-71.83806235317563\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-71.83806235317563\r\n 11\r\n22.98386840245588\r\n 21\r\n-72.0731255245036\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.0731255245036\r\n 11\r\n22.98386840245588\r\n 21\r\n-72.30818869583155\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.30818869583155\r\n 11\r\n22.98386840245588\r\n 21\r\n-72.5432518671595\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.5432518671595\r\n 11\r\n22.98386840245588\r\n 21\r\n-72.77831503848745\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-72.77831503848745\r\n 11\r\n22.98386840245588\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n22.98386840245588\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.04394225497992\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.04394225497992\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.10401610750396\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.10401610750396\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.16408996002801\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.16408996002801\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.22416381255205\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.22416381255205\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.28423766507609\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.28423766507609\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.34431151760014\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.34431151760014\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.40438537012419\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n23.40438537012419\r\n 20\r\n-73.0133782098154\r\n 11\r\n23.46445922264823\r\n 21\r\n-73.0133782098154\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nB87\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB88\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB89\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.4477325378321\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8A\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.50703124387196\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8B\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.56632994991182\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8C\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.62562865595169\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8D\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.68492736199155\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8E\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74422606803141\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8F\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.80352477407127\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB90\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB91\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.72773673039462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB92\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.44209525097385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB93\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.15645377155307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB94\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.8708122921323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB95\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.58517081271151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB96\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.29952933329074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB97\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.01388785386996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB98\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86282348011114\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB99\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.80352477407127\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9A\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74422606803141\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9B\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.68492736199155\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9C\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.62562865595169\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9D\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.56632994991182\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9E\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.50703124387196\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB9F\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.4477325378321\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA0\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-70.72824637444918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA1\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.01388785386996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA2\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.29952933329074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA3\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.58517081271151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA4\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.8708122921323\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA5\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.15645377155307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA6\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.44209525097385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA7\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.72773673039462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA8\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBA9\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38843383179223\r\n 20\r\n-73.0133782098154\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nBAB\r\n330\r\nB87\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nBAA\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.4477325378321\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.4477325378321\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.50703124387196\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.50703124387196\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.56632994991182\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.56632994991182\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.62562865595169\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.62562865595169\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.68492736199155\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.68492736199155\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.74422606803141\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.74422606803141\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.80352477407127\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.80352477407127\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.86282348011114\r\n 21\r\n-73.0133782098154\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-73.0133782098154\r\n 11\r\n24.86282348011114\r\n 21\r\n-72.72773673039462\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.72773673039462\r\n 11\r\n24.86282348011114\r\n 21\r\n-72.44209525097385\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.44209525097385\r\n 11\r\n24.86282348011114\r\n 21\r\n-72.15645377155307\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-72.15645377155307\r\n 11\r\n24.86282348011114\r\n 21\r\n-71.8708122921323\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.8708122921323\r\n 11\r\n24.86282348011114\r\n 21\r\n-71.58517081271151\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.58517081271151\r\n 11\r\n24.86282348011114\r\n 21\r\n-71.29952933329074\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.29952933329074\r\n 11\r\n24.86282348011114\r\n 21\r\n-71.01388785386996\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-71.01388785386996\r\n 11\r\n24.86282348011114\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.86282348011114\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.80352477407127\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.80352477407127\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.74422606803141\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.74422606803141\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.68492736199155\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.68492736199155\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.62562865595169\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.62562865595169\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.56632994991182\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.56632994991182\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.50703124387196\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.50703124387196\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.4477325378321\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.4477325378321\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.38843383179223\r\n 21\r\n-70.72824637444918\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-70.72824637444918\r\n 11\r\n24.38843383179223\r\n 21\r\n-71.01388785386996\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.01388785386996\r\n 11\r\n24.38843383179223\r\n 21\r\n-71.29952933329074\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.29952933329074\r\n 11\r\n24.38843383179223\r\n 21\r\n-71.58517081271151\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.58517081271151\r\n 11\r\n24.38843383179223\r\n 21\r\n-71.8708122921323\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-71.8708122921323\r\n 11\r\n24.38843383179223\r\n 21\r\n-72.15645377155307\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.15645377155307\r\n 11\r\n24.38843383179223\r\n 21\r\n-72.44209525097385\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.44209525097385\r\n 11\r\n24.38843383179223\r\n 21\r\n-72.72773673039462\r\n 72\r\n 1\r\n 10\r\n24.38843383179223\r\n 20\r\n-72.72773673039462\r\n 11\r\n24.38843383179223\r\n 21\r\n-73.0133782098154\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nBAC\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBAD\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-70.65848319087287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBAE\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.20123500168815\r\n 20\r\n-70.66264960322535\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBAF\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.08958968463843\r\n 20\r\n-70.67514884028277\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB0\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.98516291922264\r\n 20\r\n-70.69598090204514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB1\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88795470544079\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB2\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79796504329288\r\n 20\r\n-70.76264349968473\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB3\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.7151939327789\r\n 20\r\n-70.80847403556194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB4\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.63964137389886\r\n 20\r\n-70.86263739614411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB5\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.57130736665276\r\n 20\r\n-70.92513358143121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB6\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.48991698581374\r\n 20\r\n-71.008704061757\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB7\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.41937865575325\r\n 20\r\n-71.10206076644558\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB8\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.35969237647129\r\n 20\r\n-71.20520369549693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB9\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.31085814796788\r\n 20\r\n-71.31813284891109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBA\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.272875970243\r\n 20\r\n-71.44084822668803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBB\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.24574584329666\r\n 20\r\n-71.57334982882776\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBC\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.22946776712885\r\n 20\r\n-71.71563765533027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBD\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.22404174173958\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBE\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.22946776712885\r\n 20\r\n-72.01707274436623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBBF\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.24574584329666\r\n 20\r\n-72.1574227046583\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC0\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.272875970243\r\n 20\r\n-72.28876158707175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC1\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.31085814796788\r\n 20\r\n-72.4110893916066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC2\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.35969237647129\r\n 20\r\n-72.52440611826285\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC3\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.41937865575325\r\n 20\r\n-72.62871176704047\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC4\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.48991698581374\r\n 20\r\n-72.7240063379395\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC5\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.57130736665276\r\n 20\r\n-72.81028983095992\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC6\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.63964137389886\r\n 20\r\n-72.87278601624703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC7\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.7151939327789\r\n 20\r\n-72.9269493768292\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC8\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79796504329288\r\n 20\r\n-72.97277991270641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC9\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.88795470544079\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCA\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.98516291922264\r\n 20\r\n-73.03944251034599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCB\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.08958968463843\r\n 20\r\n-73.06027457210837\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCC\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.20123500168815\r\n 20\r\n-73.07277380916578\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCD\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-73.07694022151826\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCE\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.43896273905548\r\n 20\r\n-73.07277380916578\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBCF\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.55060805610521\r\n 20\r\n-73.06027457210837\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD0\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.655034821521\r\n 20\r\n-73.03944251034599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD1\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.75224303530284\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD2\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.84223269745076\r\n 20\r\n-72.97277991270641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD3\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.92500380796473\r\n 20\r\n-72.9269493768292\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD4\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.00055636684477\r\n 20\r\n-72.87278601624703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD5\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.06889037409087\r\n 20\r\n-72.81028983095992\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD6\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.14991740501544\r\n 20\r\n-72.7240063379395\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD7\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.22014083181673\r\n 20\r\n-72.62871176704047\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD8\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.27956065449474\r\n 20\r\n-72.52440611826285\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD9\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.32817687304949\r\n 20\r\n-72.4110893916066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDA\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.36598948748095\r\n 20\r\n-72.28876158707175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDB\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.39299849778914\r\n 20\r\n-72.1574227046583\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDC\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.40920390397405\r\n 20\r\n-72.01707274436623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDD\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.41460570603569\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDE\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.40920390397405\r\n 20\r\n-71.71563765533027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBDF\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.39299849778914\r\n 20\r\n-71.57334982882776\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE0\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.36598948748095\r\n 20\r\n-71.44084822668803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE1\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.32817687304949\r\n 20\r\n-71.31813284891109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE2\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.27956065449474\r\n 20\r\n-71.20520369549693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE3\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.22014083181673\r\n 20\r\n-71.10206076644558\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE4\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.14991740501544\r\n 20\r\n-71.008704061757\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE5\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.06889037409087\r\n 20\r\n-70.92513358143121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE6\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.00055636684477\r\n 20\r\n-70.86263739614411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE7\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.92500380796473\r\n 20\r\n-70.80847403556194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE8\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.84223269745076\r\n 20\r\n-70.76264349968473\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE9\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.75224303530284\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBEA\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.655034821521\r\n 20\r\n-70.69598090204514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBEB\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.55060805610521\r\n 20\r\n-70.67514884028277\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBEC\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.43896273905548\r\n 20\r\n-70.66264960322535\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBED\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-70.65848319087287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBEE\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-70.65848319087287\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nBEF\r\n330\r\nBAC\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nBF0\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF1\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.77037285029397\r\n 20\r\n-72.46302420604674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF2\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.72688356631928\r\n 20\r\n-72.51207644449883\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF3\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.67974261570427\r\n 20\r\n-72.55458838449064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF4\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.6289479798383\r\n 20\r\n-72.59056002602217\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF5\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.57449764011074\r\n 20\r\n-72.61999136909344\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF6\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.51638957791094\r\n 20\r\n-72.64288241370441\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF7\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.45462177462828\r\n 20\r\n-72.6592331598551\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF8\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.38919221165212\r\n 20\r\n-72.66904360754553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF9\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-72.67231375677567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFA\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.25096549331391\r\n 20\r\n-72.66904360754553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFB\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.18541716874533\r\n 20\r\n-72.6592331598551\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFC\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.1234538966661\r\n 20\r\n-72.64288241370441\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFD\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.0650756770762\r\n 20\r\n-72.61999136909344\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFE\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.01028250997564\r\n 20\r\n-72.59056002602217\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBFF\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.95907439536442\r\n 20\r\n-72.55458838449064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC00\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.91145133324254\r\n 20\r\n-72.51207644449883\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC01\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.86741332360999\r\n 20\r\n-72.46302420604674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC02\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.82780818293385\r\n 20\r\n-72.40794035901462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC03\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79348372768121\r\n 20\r\n-72.3473335932827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC04\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76443995785204\r\n 20\r\n-72.28120390885098\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC05\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.74067687344636\r\n 20\r\n-72.20955130571949\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC06\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72219447446416\r\n 20\r\n-72.1323757838882\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC07\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70899276090545\r\n 20\r\n-72.0496773433571\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC08\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70107173277023\r\n 20\r\n-71.96145598412623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC09\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.69843139005848\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0A\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70107173277023\r\n 20\r\n-71.7739674282649\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0B\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70899276090545\r\n 20\r\n-71.68574606903402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0C\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.72219447446416\r\n 20\r\n-71.60304762850295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0D\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.74067687344636\r\n 20\r\n-71.52587210667166\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0E\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76443995785204\r\n 20\r\n-71.45421950354016\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0F\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79348372768121\r\n 20\r\n-71.38808981910844\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC10\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.82780818293385\r\n 20\r\n-71.32748305337653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC11\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.86741332360999\r\n 20\r\n-71.2723992063444\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC12\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.91145133324254\r\n 20\r\n-71.2233469678923\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC13\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.95907439536442\r\n 20\r\n-71.18083502790049\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC14\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.01028250997564\r\n 20\r\n-71.14486338636895\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC15\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.0650756770762\r\n 20\r\n-71.1154320432977\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC16\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.1234538966661\r\n 20\r\n-71.09254099868673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC17\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.18541716874533\r\n 20\r\n-71.07619025253602\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC18\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.25096549331391\r\n 20\r\n-71.06637980484561\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC19\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.32009887037182\r\n 20\r\n-71.06310965561546\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1A\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.38919221165212\r\n 20\r\n-71.06639561729558\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1B\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.45462177462828\r\n 20\r\n-71.07625215659553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1C\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.51638957791094\r\n 20\r\n-71.09267725490464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1D\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.57449764011074\r\n 20\r\n-71.11566889361231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1E\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.6289479798383\r\n 20\r\n-71.14522505410788\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1F\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.67974261570427\r\n 20\r\n-71.18134371778073\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC20\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.72688356631928\r\n 20\r\n-71.22402286602022\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC21\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.77037285029397\r\n 20\r\n-71.27326048021571\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC22\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.80943666688458\r\n 20\r\n-71.32849807809127\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC23\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.8432985238665\r\n 20\r\n-71.38917986885183\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC24\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.87195640262911\r\n 20\r\n-71.455307871108\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC25\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.89540828456176\r\n 20\r\n-71.52688410347045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC26\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.91365215105381\r\n 20\r\n-71.6039105845498\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC27\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.92668598349464\r\n 20\r\n-71.68638933295667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC28\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.9345077632736\r\n 20\r\n-71.7743223673017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC29\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.93711547178006\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2A\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.9345077632736\r\n 20\r\n-71.96145598412623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2B\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.92668598349464\r\n 20\r\n-72.0496773433571\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2C\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.91365215105381\r\n 20\r\n-72.1323757838882\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2D\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.89540828456176\r\n 20\r\n-72.20955130571949\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2E\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.87195640262911\r\n 20\r\n-72.28120390885098\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2F\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.8432985238665\r\n 20\r\n-72.3473335932827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC30\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.80943666688458\r\n 20\r\n-72.40794035901462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC31\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.77037285029397\r\n 20\r\n-72.46302420604674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC32\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.77037285029397\r\n 20\r\n-72.46302420604674\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nC33\r\n330\r\nBF0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nC34\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n26.32009887037182\r\n 20\r\n-70.65848319087287\r\n 11\r\n26.20123500168815\r\n 21\r\n-70.66264960322535\r\n 72\r\n 1\r\n 10\r\n26.20123500168815\r\n 20\r\n-70.66264960322535\r\n 11\r\n26.08958968463843\r\n 21\r\n-70.67514884028277\r\n 72\r\n 1\r\n 10\r\n26.08958968463843\r\n 20\r\n-70.67514884028277\r\n 11\r\n25.98516291922264\r\n 21\r\n-70.69598090204514\r\n 72\r\n 1\r\n 10\r\n25.98516291922264\r\n 20\r\n-70.69598090204514\r\n 11\r\n25.88795470544079\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n25.88795470544079\r\n 20\r\n-70.72514578851246\r\n 11\r\n25.79796504329288\r\n 21\r\n-70.76264349968473\r\n 72\r\n 1\r\n 10\r\n25.79796504329288\r\n 20\r\n-70.76264349968473\r\n 11\r\n25.7151939327789\r\n 21\r\n-70.80847403556194\r\n 72\r\n 1\r\n 10\r\n25.7151939327789\r\n 20\r\n-70.80847403556194\r\n 11\r\n25.63964137389886\r\n 21\r\n-70.86263739614411\r\n 72\r\n 1\r\n 10\r\n25.63964137389886\r\n 20\r\n-70.86263739614411\r\n 11\r\n25.57130736665276\r\n 21\r\n-70.92513358143121\r\n 72\r\n 1\r\n 10\r\n25.57130736665276\r\n 20\r\n-70.92513358143121\r\n 11\r\n25.48991698581374\r\n 21\r\n-71.008704061757\r\n 72\r\n 1\r\n 10\r\n25.48991698581374\r\n 20\r\n-71.008704061757\r\n 11\r\n25.41937865575325\r\n 21\r\n-71.10206076644558\r\n 72\r\n 1\r\n 10\r\n25.41937865575325\r\n 20\r\n-71.10206076644558\r\n 11\r\n25.35969237647129\r\n 21\r\n-71.20520369549693\r\n 72\r\n 1\r\n 10\r\n25.35969237647129\r\n 20\r\n-71.20520369549693\r\n 11\r\n25.31085814796788\r\n 21\r\n-71.31813284891109\r\n 72\r\n 1\r\n 10\r\n25.31085814796788\r\n 20\r\n-71.31813284891109\r\n 11\r\n25.272875970243\r\n 21\r\n-71.44084822668803\r\n 72\r\n 1\r\n 10\r\n25.272875970243\r\n 20\r\n-71.44084822668803\r\n 11\r\n25.24574584329666\r\n 21\r\n-71.57334982882776\r\n 72\r\n 1\r\n 10\r\n25.24574584329666\r\n 20\r\n-71.57334982882776\r\n 11\r\n25.22946776712885\r\n 21\r\n-71.71563765533027\r\n 72\r\n 1\r\n 10\r\n25.22946776712885\r\n 20\r\n-71.71563765533027\r\n 11\r\n25.22404174173958\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n25.22404174173958\r\n 20\r\n-71.86771170619556\r\n 11\r\n25.22946776712885\r\n 21\r\n-72.01707274436623\r\n 72\r\n 1\r\n 10\r\n25.22946776712885\r\n 20\r\n-72.01707274436623\r\n 11\r\n25.24574584329666\r\n 21\r\n-72.1574227046583\r\n 72\r\n 1\r\n 10\r\n25.24574584329666\r\n 20\r\n-72.1574227046583\r\n 11\r\n25.272875970243\r\n 21\r\n-72.28876158707175\r\n 72\r\n 1\r\n 10\r\n25.272875970243\r\n 20\r\n-72.28876158707175\r\n 11\r\n25.31085814796788\r\n 21\r\n-72.4110893916066\r\n 72\r\n 1\r\n 10\r\n25.31085814796788\r\n 20\r\n-72.4110893916066\r\n 11\r\n25.35969237647129\r\n 21\r\n-72.52440611826285\r\n 72\r\n 1\r\n 10\r\n25.35969237647129\r\n 20\r\n-72.52440611826285\r\n 11\r\n25.41937865575325\r\n 21\r\n-72.62871176704047\r\n 72\r\n 1\r\n 10\r\n25.41937865575325\r\n 20\r\n-72.62871176704047\r\n 11\r\n25.48991698581374\r\n 21\r\n-72.7240063379395\r\n 72\r\n 1\r\n 10\r\n25.48991698581374\r\n 20\r\n-72.7240063379395\r\n 11\r\n25.57130736665276\r\n 21\r\n-72.81028983095992\r\n 72\r\n 1\r\n 10\r\n25.57130736665276\r\n 20\r\n-72.81028983095992\r\n 11\r\n25.63964137389886\r\n 21\r\n-72.87278601624703\r\n 72\r\n 1\r\n 10\r\n25.63964137389886\r\n 20\r\n-72.87278601624703\r\n 11\r\n25.7151939327789\r\n 21\r\n-72.9269493768292\r\n 72\r\n 1\r\n 10\r\n25.7151939327789\r\n 20\r\n-72.9269493768292\r\n 11\r\n25.79796504329288\r\n 21\r\n-72.97277991270641\r\n 72\r\n 1\r\n 10\r\n25.79796504329288\r\n 20\r\n-72.97277991270641\r\n 11\r\n25.88795470544079\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n25.88795470544079\r\n 20\r\n-73.01027762387868\r\n 11\r\n25.98516291922264\r\n 21\r\n-73.03944251034599\r\n 72\r\n 1\r\n 10\r\n25.98516291922264\r\n 20\r\n-73.03944251034599\r\n 11\r\n26.08958968463843\r\n 21\r\n-73.06027457210837\r\n 72\r\n 1\r\n 10\r\n26.08958968463843\r\n 20\r\n-73.06027457210837\r\n 11\r\n26.20123500168815\r\n 21\r\n-73.07277380916578\r\n 72\r\n 1\r\n 10\r\n26.20123500168815\r\n 20\r\n-73.07277380916578\r\n 11\r\n26.32009887037182\r\n 21\r\n-73.07694022151826\r\n 72\r\n 1\r\n 10\r\n26.32009887037182\r\n 20\r\n-73.07694022151826\r\n 11\r\n26.43896273905548\r\n 21\r\n-73.07277380916578\r\n 72\r\n 1\r\n 10\r\n26.43896273905548\r\n 20\r\n-73.07277380916578\r\n 11\r\n26.55060805610521\r\n 21\r\n-73.06027457210837\r\n 72\r\n 1\r\n 10\r\n26.55060805610521\r\n 20\r\n-73.06027457210837\r\n 11\r\n26.655034821521\r\n 21\r\n-73.03944251034599\r\n 72\r\n 1\r\n 10\r\n26.655034821521\r\n 20\r\n-73.03944251034599\r\n 11\r\n26.75224303530284\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n26.75224303530284\r\n 20\r\n-73.01027762387868\r\n 11\r\n26.84223269745076\r\n 21\r\n-72.97277991270641\r\n 72\r\n 1\r\n 10\r\n26.84223269745076\r\n 20\r\n-72.97277991270641\r\n 11\r\n26.92500380796473\r\n 21\r\n-72.9269493768292\r\n 72\r\n 1\r\n 10\r\n26.92500380796473\r\n 20\r\n-72.9269493768292\r\n 11\r\n27.00055636684477\r\n 21\r\n-72.87278601624703\r\n 72\r\n 1\r\n 10\r\n27.00055636684477\r\n 20\r\n-72.87278601624703\r\n 11\r\n27.06889037409087\r\n 21\r\n-72.81028983095992\r\n 72\r\n 1\r\n 10\r\n27.06889037409087\r\n 20\r\n-72.81028983095992\r\n 11\r\n27.14991740501544\r\n 21\r\n-72.7240063379395\r\n 72\r\n 1\r\n 10\r\n27.14991740501544\r\n 20\r\n-72.7240063379395\r\n 11\r\n27.22014083181673\r\n 21\r\n-72.62871176704047\r\n 72\r\n 1\r\n 10\r\n27.22014083181673\r\n 20\r\n-72.62871176704047\r\n 11\r\n27.27956065449474\r\n 21\r\n-72.52440611826285\r\n 72\r\n 1\r\n 10\r\n27.27956065449474\r\n 20\r\n-72.52440611826285\r\n 11\r\n27.32817687304949\r\n 21\r\n-72.4110893916066\r\n 72\r\n 1\r\n 10\r\n27.32817687304949\r\n 20\r\n-72.4110893916066\r\n 11\r\n27.36598948748095\r\n 21\r\n-72.28876158707175\r\n 72\r\n 1\r\n 10\r\n27.36598948748095\r\n 20\r\n-72.28876158707175\r\n 11\r\n27.39299849778914\r\n 21\r\n-72.1574227046583\r\n 72\r\n 1\r\n 10\r\n27.39299849778914\r\n 20\r\n-72.1574227046583\r\n 11\r\n27.40920390397405\r\n 21\r\n-72.01707274436623\r\n 72\r\n 1\r\n 10\r\n27.40920390397405\r\n 20\r\n-72.01707274436623\r\n 11\r\n27.41460570603569\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n27.41460570603569\r\n 20\r\n-71.86771170619556\r\n 11\r\n27.40920390397405\r\n 21\r\n-71.71563765533027\r\n 72\r\n 1\r\n 10\r\n27.40920390397405\r\n 20\r\n-71.71563765533027\r\n 11\r\n27.39299849778914\r\n 21\r\n-71.57334982882776\r\n 72\r\n 1\r\n 10\r\n27.39299849778914\r\n 20\r\n-71.57334982882776\r\n 11\r\n27.36598948748095\r\n 21\r\n-71.44084822668803\r\n 72\r\n 1\r\n 10\r\n27.36598948748095\r\n 20\r\n-71.44084822668803\r\n 11\r\n27.32817687304949\r\n 21\r\n-71.31813284891109\r\n 72\r\n 1\r\n 10\r\n27.32817687304949\r\n 20\r\n-71.31813284891109\r\n 11\r\n27.27956065449474\r\n 21\r\n-71.20520369549693\r\n 72\r\n 1\r\n 10\r\n27.27956065449474\r\n 20\r\n-71.20520369549693\r\n 11\r\n27.22014083181673\r\n 21\r\n-71.10206076644558\r\n 72\r\n 1\r\n 10\r\n27.22014083181673\r\n 20\r\n-71.10206076644558\r\n 11\r\n27.14991740501544\r\n 21\r\n-71.008704061757\r\n 72\r\n 1\r\n 10\r\n27.14991740501544\r\n 20\r\n-71.008704061757\r\n 11\r\n27.06889037409087\r\n 21\r\n-70.92513358143121\r\n 72\r\n 1\r\n 10\r\n27.06889037409087\r\n 20\r\n-70.92513358143121\r\n 11\r\n27.00055636684477\r\n 21\r\n-70.86263739614411\r\n 72\r\n 1\r\n 10\r\n27.00055636684477\r\n 20\r\n-70.86263739614411\r\n 11\r\n26.92500380796473\r\n 21\r\n-70.80847403556194\r\n 72\r\n 1\r\n 10\r\n26.92500380796473\r\n 20\r\n-70.80847403556194\r\n 11\r\n26.84223269745076\r\n 21\r\n-70.76264349968473\r\n 72\r\n 1\r\n 10\r\n26.84223269745076\r\n 20\r\n-70.76264349968473\r\n 11\r\n26.75224303530284\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n26.75224303530284\r\n 20\r\n-70.72514578851246\r\n 11\r\n26.655034821521\r\n 21\r\n-70.69598090204514\r\n 72\r\n 1\r\n 10\r\n26.655034821521\r\n 20\r\n-70.69598090204514\r\n 11\r\n26.55060805610521\r\n 21\r\n-70.67514884028277\r\n 72\r\n 1\r\n 10\r\n26.55060805610521\r\n 20\r\n-70.67514884028277\r\n 11\r\n26.43896273905548\r\n 21\r\n-70.66264960322535\r\n 72\r\n 1\r\n 10\r\n26.43896273905548\r\n 20\r\n-70.66264960322535\r\n 11\r\n26.32009887037182\r\n 21\r\n-70.65848319087287\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n26.77037285029397\r\n 20\r\n-72.46302420604674\r\n 11\r\n26.72688356631928\r\n 21\r\n-72.51207644449883\r\n 72\r\n 1\r\n 10\r\n26.72688356631928\r\n 20\r\n-72.51207644449883\r\n 11\r\n26.67974261570427\r\n 21\r\n-72.55458838449064\r\n 72\r\n 1\r\n 10\r\n26.67974261570427\r\n 20\r\n-72.55458838449064\r\n 11\r\n26.6289479798383\r\n 21\r\n-72.59056002602217\r\n 72\r\n 1\r\n 10\r\n26.6289479798383\r\n 20\r\n-72.59056002602217\r\n 11\r\n26.57449764011074\r\n 21\r\n-72.61999136909344\r\n 72\r\n 1\r\n 10\r\n26.57449764011074\r\n 20\r\n-72.61999136909344\r\n 11\r\n26.51638957791094\r\n 21\r\n-72.64288241370441\r\n 72\r\n 1\r\n 10\r\n26.51638957791094\r\n 20\r\n-72.64288241370441\r\n 11\r\n26.45462177462828\r\n 21\r\n-72.6592331598551\r\n 72\r\n 1\r\n 10\r\n26.45462177462828\r\n 20\r\n-72.6592331598551\r\n 11\r\n26.38919221165212\r\n 21\r\n-72.66904360754553\r\n 72\r\n 1\r\n 10\r\n26.38919221165212\r\n 20\r\n-72.66904360754553\r\n 11\r\n26.32009887037182\r\n 21\r\n-72.67231375677567\r\n 72\r\n 1\r\n 10\r\n26.32009887037182\r\n 20\r\n-72.67231375677567\r\n 11\r\n26.25096549331391\r\n 21\r\n-72.66904360754553\r\n 72\r\n 1\r\n 10\r\n26.25096549331391\r\n 20\r\n-72.66904360754553\r\n 11\r\n26.18541716874533\r\n 21\r\n-72.6592331598551\r\n 72\r\n 1\r\n 10\r\n26.18541716874533\r\n 20\r\n-72.6592331598551\r\n 11\r\n26.1234538966661\r\n 21\r\n-72.64288241370441\r\n 72\r\n 1\r\n 10\r\n26.1234538966661\r\n 20\r\n-72.64288241370441\r\n 11\r\n26.0650756770762\r\n 21\r\n-72.61999136909344\r\n 72\r\n 1\r\n 10\r\n26.0650756770762\r\n 20\r\n-72.61999136909344\r\n 11\r\n26.01028250997564\r\n 21\r\n-72.59056002602217\r\n 72\r\n 1\r\n 10\r\n26.01028250997564\r\n 20\r\n-72.59056002602217\r\n 11\r\n25.95907439536442\r\n 21\r\n-72.55458838449064\r\n 72\r\n 1\r\n 10\r\n25.95907439536442\r\n 20\r\n-72.55458838449064\r\n 11\r\n25.91145133324254\r\n 21\r\n-72.51207644449883\r\n 72\r\n 1\r\n 10\r\n25.91145133324254\r\n 20\r\n-72.51207644449883\r\n 11\r\n25.86741332360999\r\n 21\r\n-72.46302420604674\r\n 72\r\n 1\r\n 10\r\n25.86741332360999\r\n 20\r\n-72.46302420604674\r\n 11\r\n25.82780818293385\r\n 21\r\n-72.40794035901462\r\n 72\r\n 1\r\n 10\r\n25.82780818293385\r\n 20\r\n-72.40794035901462\r\n 11\r\n25.79348372768121\r\n 21\r\n-72.3473335932827\r\n 72\r\n 1\r\n 10\r\n25.79348372768121\r\n 20\r\n-72.3473335932827\r\n 11\r\n25.76443995785204\r\n 21\r\n-72.28120390885098\r\n 72\r\n 1\r\n 10\r\n25.76443995785204\r\n 20\r\n-72.28120390885098\r\n 11\r\n25.74067687344636\r\n 21\r\n-72.20955130571949\r\n 72\r\n 1\r\n 10\r\n25.74067687344636\r\n 20\r\n-72.20955130571949\r\n 11\r\n25.72219447446416\r\n 21\r\n-72.1323757838882\r\n 72\r\n 1\r\n 10\r\n25.72219447446416\r\n 20\r\n-72.1323757838882\r\n 11\r\n25.70899276090545\r\n 21\r\n-72.0496773433571\r\n 72\r\n 1\r\n 10\r\n25.70899276090545\r\n 20\r\n-72.0496773433571\r\n 11\r\n25.70107173277023\r\n 21\r\n-71.96145598412623\r\n 72\r\n 1\r\n 10\r\n25.70107173277023\r\n 20\r\n-71.96145598412623\r\n 11\r\n25.69843139005848\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n25.69843139005848\r\n 20\r\n-71.86771170619556\r\n 11\r\n25.70107173277023\r\n 21\r\n-71.7739674282649\r\n 72\r\n 1\r\n 10\r\n25.70107173277023\r\n 20\r\n-71.7739674282649\r\n 11\r\n25.70899276090545\r\n 21\r\n-71.68574606903402\r\n 72\r\n 1\r\n 10\r\n25.70899276090545\r\n 20\r\n-71.68574606903402\r\n 11\r\n25.72219447446416\r\n 21\r\n-71.60304762850295\r\n 72\r\n 1\r\n 10\r\n25.72219447446416\r\n 20\r\n-71.60304762850295\r\n 11\r\n25.74067687344636\r\n 21\r\n-71.52587210667166\r\n 72\r\n 1\r\n 10\r\n25.74067687344636\r\n 20\r\n-71.52587210667166\r\n 11\r\n25.76443995785204\r\n 21\r\n-71.45421950354016\r\n 72\r\n 1\r\n 10\r\n25.76443995785204\r\n 20\r\n-71.45421950354016\r\n 11\r\n25.79348372768121\r\n 21\r\n-71.38808981910844\r\n 72\r\n 1\r\n 10\r\n25.79348372768121\r\n 20\r\n-71.38808981910844\r\n 11\r\n25.82780818293385\r\n 21\r\n-71.32748305337653\r\n 72\r\n 1\r\n 10\r\n25.82780818293385\r\n 20\r\n-71.32748305337653\r\n 11\r\n25.86741332360999\r\n 21\r\n-71.2723992063444\r\n 72\r\n 1\r\n 10\r\n25.86741332360999\r\n 20\r\n-71.2723992063444\r\n 11\r\n25.91145133324254\r\n 21\r\n-71.2233469678923\r\n 72\r\n 1\r\n 10\r\n25.91145133324254\r\n 20\r\n-71.2233469678923\r\n 11\r\n25.95907439536442\r\n 21\r\n-71.18083502790049\r\n 72\r\n 1\r\n 10\r\n25.95907439536442\r\n 20\r\n-71.18083502790049\r\n 11\r\n26.01028250997564\r\n 21\r\n-71.14486338636895\r\n 72\r\n 1\r\n 10\r\n26.01028250997564\r\n 20\r\n-71.14486338636895\r\n 11\r\n26.0650756770762\r\n 21\r\n-71.1154320432977\r\n 72\r\n 1\r\n 10\r\n26.0650756770762\r\n 20\r\n-71.1154320432977\r\n 11\r\n26.1234538966661\r\n 21\r\n-71.09254099868673\r\n 72\r\n 1\r\n 10\r\n26.1234538966661\r\n 20\r\n-71.09254099868673\r\n 11\r\n26.18541716874533\r\n 21\r\n-71.07619025253602\r\n 72\r\n 1\r\n 10\r\n26.18541716874533\r\n 20\r\n-71.07619025253602\r\n 11\r\n26.25096549331391\r\n 21\r\n-71.06637980484561\r\n 72\r\n 1\r\n 10\r\n26.25096549331391\r\n 20\r\n-71.06637980484561\r\n 11\r\n26.32009887037182\r\n 21\r\n-71.06310965561546\r\n 72\r\n 1\r\n 10\r\n26.32009887037182\r\n 20\r\n-71.06310965561546\r\n 11\r\n26.38919221165212\r\n 21\r\n-71.06639561729558\r\n 72\r\n 1\r\n 10\r\n26.38919221165212\r\n 20\r\n-71.06639561729558\r\n 11\r\n26.45462177462828\r\n 21\r\n-71.07625215659553\r\n 72\r\n 1\r\n 10\r\n26.45462177462828\r\n 20\r\n-71.07625215659553\r\n 11\r\n26.51638957791094\r\n 21\r\n-71.09267725490464\r\n 72\r\n 1\r\n 10\r\n26.51638957791094\r\n 20\r\n-71.09267725490464\r\n 11\r\n26.57449764011074\r\n 21\r\n-71.11566889361231\r\n 72\r\n 1\r\n 10\r\n26.57449764011074\r\n 20\r\n-71.11566889361231\r\n 11\r\n26.6289479798383\r\n 21\r\n-71.14522505410788\r\n 72\r\n 1\r\n 10\r\n26.6289479798383\r\n 20\r\n-71.14522505410788\r\n 11\r\n26.67974261570427\r\n 21\r\n-71.18134371778073\r\n 72\r\n 1\r\n 10\r\n26.67974261570427\r\n 20\r\n-71.18134371778073\r\n 11\r\n26.72688356631928\r\n 21\r\n-71.22402286602022\r\n 72\r\n 1\r\n 10\r\n26.72688356631928\r\n 20\r\n-71.22402286602022\r\n 11\r\n26.77037285029397\r\n 21\r\n-71.27326048021571\r\n 72\r\n 1\r\n 10\r\n26.77037285029397\r\n 20\r\n-71.27326048021571\r\n 11\r\n26.80943666688458\r\n 21\r\n-71.32849807809127\r\n 72\r\n 1\r\n 10\r\n26.80943666688458\r\n 20\r\n-71.32849807809127\r\n 11\r\n26.8432985238665\r\n 21\r\n-71.38917986885183\r\n 72\r\n 1\r\n 10\r\n26.8432985238665\r\n 20\r\n-71.38917986885183\r\n 11\r\n26.87195640262911\r\n 21\r\n-71.455307871108\r\n 72\r\n 1\r\n 10\r\n26.87195640262911\r\n 20\r\n-71.455307871108\r\n 11\r\n26.89540828456176\r\n 21\r\n-71.52688410347045\r\n 72\r\n 1\r\n 10\r\n26.89540828456176\r\n 20\r\n-71.52688410347045\r\n 11\r\n26.91365215105381\r\n 21\r\n-71.6039105845498\r\n 72\r\n 1\r\n 10\r\n26.91365215105381\r\n 20\r\n-71.6039105845498\r\n 11\r\n26.92668598349464\r\n 21\r\n-71.68638933295667\r\n 72\r\n 1\r\n 10\r\n26.92668598349464\r\n 20\r\n-71.68638933295667\r\n 11\r\n26.9345077632736\r\n 21\r\n-71.7743223673017\r\n 72\r\n 1\r\n 10\r\n26.9345077632736\r\n 20\r\n-71.7743223673017\r\n 11\r\n26.93711547178006\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n26.93711547178006\r\n 20\r\n-71.86771170619556\r\n 11\r\n26.9345077632736\r\n 21\r\n-71.96145598412623\r\n 72\r\n 1\r\n 10\r\n26.9345077632736\r\n 20\r\n-71.96145598412623\r\n 11\r\n26.92668598349464\r\n 21\r\n-72.0496773433571\r\n 72\r\n 1\r\n 10\r\n26.92668598349464\r\n 20\r\n-72.0496773433571\r\n 11\r\n26.91365215105381\r\n 21\r\n-72.1323757838882\r\n 72\r\n 1\r\n 10\r\n26.91365215105381\r\n 20\r\n-72.1323757838882\r\n 11\r\n26.89540828456176\r\n 21\r\n-72.20955130571949\r\n 72\r\n 1\r\n 10\r\n26.89540828456176\r\n 20\r\n-72.20955130571949\r\n 11\r\n26.87195640262911\r\n 21\r\n-72.28120390885098\r\n 72\r\n 1\r\n 10\r\n26.87195640262911\r\n 20\r\n-72.28120390885098\r\n 11\r\n26.8432985238665\r\n 21\r\n-72.3473335932827\r\n 72\r\n 1\r\n 10\r\n26.8432985238665\r\n 20\r\n-72.3473335932827\r\n 11\r\n26.80943666688458\r\n 21\r\n-72.40794035901462\r\n 72\r\n 1\r\n 10\r\n26.80943666688458\r\n 20\r\n-72.40794035901462\r\n 11\r\n26.77037285029397\r\n 21\r\n-72.46302420604674\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n9E7\r\n330\r\n9E4\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\nC5C\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 5\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 5\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\nC5E\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC5F\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC60\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.03998751544011\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC61\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.09657320878534\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC62\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.15315890213057\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC63\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.2097445954758\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC64\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.26633028882102\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC65\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.32291598216625\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC66\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.37950167551148\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC67\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC68\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-27.01223895246981\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC69\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.73124835195412\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6A\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.45025775143843\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6B\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.16926715092274\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6C\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.88827655040705\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6D\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.60728594989136\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6E\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.32629534937567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6F\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC70\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.38996615304793\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC71\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.34384493723914\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC72\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.29772372143036\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC73\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.25160250562158\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC74\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.2054812898128\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC75\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.15936007400402\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC76\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.11323885819523\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC77\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.06711764238645\r\n 20\r\n-25.04530474885998\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC78\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.06685118578251\r\n 20\r\n-25.05315310701231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC79\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.0660518159707\r\n 20\r\n-25.06197039826987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7A\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.06471953295102\r\n 20\r\n-25.07175662263266\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7B\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.06285433672345\r\n 20\r\n-25.08251178010068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7C\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.06045622728802\r\n 20\r\n-25.09423587067392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7D\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05752520464471\r\n 20\r\n-25.10692889435239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7E\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05406126879353\r\n 20\r\n-25.12059085113608\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7F\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05006441973446\r\n 20\r\n-25.135221741025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC80\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.04232170220541\r\n 20\r\n-25.15978419524249\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC81\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.03369483321783\r\n 20\r\n-25.18308703642319\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC82\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.02418784999301\r\n 20\r\n-25.20513026456709\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC83\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.01380478975221\r\n 20\r\n-25.2259138796742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC84\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.00254968971671\r\n 20\r\n-25.24543788174451\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC85\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.99042658710777\r\n 20\r\n-25.26370227077803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC86\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.97743951914668\r\n 20\r\n-25.28070704677476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC87\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.96359252305469\r\n 20\r\n-25.29645220973469\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC88\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.94189649594016\r\n 20\r\n-25.31762339808389\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC89\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.91866632474236\r\n 20\r\n-25.33695361353316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8A\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.89390200946128\r\n 20\r\n-25.3544428560825\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8B\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86760355009692\r\n 20\r\n-25.37009112573191\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8C\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.83977094664929\r\n 20\r\n-25.38389842248138\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8D\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.81040419911838\r\n 20\r\n-25.39586474633093\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8E\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7795033075042\r\n 20\r\n-25.40599009728055\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8F\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74706827180674\r\n 20\r\n-25.41427447533023\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC90\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.72419270321064\r\n 20\r\n-25.41878001426954\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC91\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69742121608727\r\n 20\r\n-25.42299487327728\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC92\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.66674977321537\r\n 20\r\n-25.42691905235344\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC93\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.63217433737366\r\n 20\r\n-25.43055255149804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC94\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.59369087134087\r\n 20\r\n-25.43389537071107\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC95\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.55129533789572\r\n 20\r\n-25.43694750999254\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC96\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.50498369981696\r\n 20\r\n-25.43970896934243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC97\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.44217974876076\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC98\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.47977435324355\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC99\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.51736895772634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9A\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.55496356220912\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9B\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.59255816669192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9C\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.6301527711747\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9D\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.66774737565749\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9E\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.70534198014028\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9F\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA0\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52083315765974\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA1\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.58691439543619\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA2\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.65299563321264\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA3\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.71907687098909\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA4\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.78515810876554\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA5\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.85123934654198\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA6\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.91732058431843\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA7\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-25.74293658462307\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA8\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-25.93672320566837\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA9\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.13050982671368\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAA\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.32429644775898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAB\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.51808306880428\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAC\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.71186968984959\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAD\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.90565631089489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAE\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.09944293194019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCAF\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB0\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nCB2\r\n330\r\nC5E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nCB1\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.03998751544011\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.03998751544011\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.09657320878534\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.09657320878534\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.15315890213057\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.15315890213057\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.2097445954758\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.2097445954758\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.26633028882102\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.26633028882102\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.32291598216625\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.32291598216625\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.37950167551148\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.37950167551148\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.43608736885671\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-27.2932295529855\r\n 11\r\n25.43608736885671\r\n 21\r\n-27.01223895246981\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-27.01223895246981\r\n 11\r\n25.43608736885671\r\n 21\r\n-26.73124835195412\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.73124835195412\r\n 11\r\n25.43608736885671\r\n 21\r\n-26.45025775143843\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.45025775143843\r\n 11\r\n25.43608736885671\r\n 21\r\n-26.16926715092274\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-26.16926715092274\r\n 11\r\n25.43608736885671\r\n 21\r\n-25.88827655040705\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.88827655040705\r\n 11\r\n25.43608736885671\r\n 21\r\n-25.60728594989136\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.60728594989136\r\n 11\r\n25.43608736885671\r\n 21\r\n-25.32629534937567\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.32629534937567\r\n 11\r\n25.43608736885671\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.43608736885671\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.38996615304793\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.38996615304793\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.34384493723914\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.34384493723914\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.29772372143036\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.29772372143036\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.25160250562158\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.25160250562158\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.2054812898128\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.2054812898128\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.15936007400402\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.15936007400402\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.11323885819523\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.11323885819523\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.06711764238645\r\n 21\r\n-25.04530474885998\r\n 72\r\n 1\r\n 10\r\n25.06711764238645\r\n 20\r\n-25.04530474885998\r\n 11\r\n25.06685118578251\r\n 21\r\n-25.05315310701231\r\n 72\r\n 1\r\n 10\r\n25.06685118578251\r\n 20\r\n-25.05315310701231\r\n 11\r\n25.0660518159707\r\n 21\r\n-25.06197039826987\r\n 72\r\n 1\r\n 10\r\n25.0660518159707\r\n 20\r\n-25.06197039826987\r\n 11\r\n25.06471953295102\r\n 21\r\n-25.07175662263266\r\n 72\r\n 1\r\n 10\r\n25.06471953295102\r\n 20\r\n-25.07175662263266\r\n 11\r\n25.06285433672345\r\n 21\r\n-25.08251178010068\r\n 72\r\n 1\r\n 10\r\n25.06285433672345\r\n 20\r\n-25.08251178010068\r\n 11\r\n25.06045622728802\r\n 21\r\n-25.09423587067392\r\n 72\r\n 1\r\n 10\r\n25.06045622728802\r\n 20\r\n-25.09423587067392\r\n 11\r\n25.05752520464471\r\n 21\r\n-25.10692889435239\r\n 72\r\n 1\r\n 10\r\n25.05752520464471\r\n 20\r\n-25.10692889435239\r\n 11\r\n25.05406126879353\r\n 21\r\n-25.12059085113608\r\n 72\r\n 1\r\n 10\r\n25.05406126879353\r\n 20\r\n-25.12059085113608\r\n 11\r\n25.05006441973446\r\n 21\r\n-25.135221741025\r\n 72\r\n 1\r\n 10\r\n25.05006441973446\r\n 20\r\n-25.135221741025\r\n 11\r\n25.04232170220541\r\n 21\r\n-25.15978419524249\r\n 72\r\n 1\r\n 10\r\n25.04232170220541\r\n 20\r\n-25.15978419524249\r\n 11\r\n25.03369483321783\r\n 21\r\n-25.18308703642319\r\n 72\r\n 1\r\n 10\r\n25.03369483321783\r\n 20\r\n-25.18308703642319\r\n 11\r\n25.02418784999301\r\n 21\r\n-25.20513026456709\r\n 72\r\n 1\r\n 10\r\n25.02418784999301\r\n 20\r\n-25.20513026456709\r\n 11\r\n25.01380478975221\r\n 21\r\n-25.2259138796742\r\n 72\r\n 1\r\n 10\r\n25.01380478975221\r\n 20\r\n-25.2259138796742\r\n 11\r\n25.00254968971671\r\n 21\r\n-25.24543788174451\r\n 72\r\n 1\r\n 10\r\n25.00254968971671\r\n 20\r\n-25.24543788174451\r\n 11\r\n24.99042658710777\r\n 21\r\n-25.26370227077803\r\n 72\r\n 1\r\n 10\r\n24.99042658710777\r\n 20\r\n-25.26370227077803\r\n 11\r\n24.97743951914668\r\n 21\r\n-25.28070704677476\r\n 72\r\n 1\r\n 10\r\n24.97743951914668\r\n 20\r\n-25.28070704677476\r\n 11\r\n24.96359252305469\r\n 21\r\n-25.29645220973469\r\n 72\r\n 1\r\n 10\r\n24.96359252305469\r\n 20\r\n-25.29645220973469\r\n 11\r\n24.94189649594016\r\n 21\r\n-25.31762339808389\r\n 72\r\n 1\r\n 10\r\n24.94189649594016\r\n 20\r\n-25.31762339808389\r\n 11\r\n24.91866632474236\r\n 21\r\n-25.33695361353316\r\n 72\r\n 1\r\n 10\r\n24.91866632474236\r\n 20\r\n-25.33695361353316\r\n 11\r\n24.89390200946128\r\n 21\r\n-25.3544428560825\r\n 72\r\n 1\r\n 10\r\n24.89390200946128\r\n 20\r\n-25.3544428560825\r\n 11\r\n24.86760355009692\r\n 21\r\n-25.37009112573191\r\n 72\r\n 1\r\n 10\r\n24.86760355009692\r\n 20\r\n-25.37009112573191\r\n 11\r\n24.83977094664929\r\n 21\r\n-25.38389842248138\r\n 72\r\n 1\r\n 10\r\n24.83977094664929\r\n 20\r\n-25.38389842248138\r\n 11\r\n24.81040419911838\r\n 21\r\n-25.39586474633093\r\n 72\r\n 1\r\n 10\r\n24.81040419911838\r\n 20\r\n-25.39586474633093\r\n 11\r\n24.7795033075042\r\n 21\r\n-25.40599009728055\r\n 72\r\n 1\r\n 10\r\n24.7795033075042\r\n 20\r\n-25.40599009728055\r\n 11\r\n24.74706827180674\r\n 21\r\n-25.41427447533023\r\n 72\r\n 1\r\n 10\r\n24.74706827180674\r\n 20\r\n-25.41427447533023\r\n 11\r\n24.72419270321064\r\n 21\r\n-25.41878001426954\r\n 72\r\n 1\r\n 10\r\n24.72419270321064\r\n 20\r\n-25.41878001426954\r\n 11\r\n24.69742121608727\r\n 21\r\n-25.42299487327728\r\n 72\r\n 1\r\n 10\r\n24.69742121608727\r\n 20\r\n-25.42299487327728\r\n 11\r\n24.66674977321537\r\n 21\r\n-25.42691905235344\r\n 72\r\n 1\r\n 10\r\n24.66674977321537\r\n 20\r\n-25.42691905235344\r\n 11\r\n24.63217433737366\r\n 21\r\n-25.43055255149804\r\n 72\r\n 1\r\n 10\r\n24.63217433737366\r\n 20\r\n-25.43055255149804\r\n 11\r\n24.59369087134087\r\n 21\r\n-25.43389537071107\r\n 72\r\n 1\r\n 10\r\n24.59369087134087\r\n 20\r\n-25.43389537071107\r\n 11\r\n24.55129533789572\r\n 21\r\n-25.43694750999254\r\n 72\r\n 1\r\n 10\r\n24.55129533789572\r\n 20\r\n-25.43694750999254\r\n 11\r\n24.50498369981696\r\n 21\r\n-25.43970896934243\r\n 72\r\n 1\r\n 10\r\n24.50498369981696\r\n 20\r\n-25.43970896934243\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.44217974876076\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.44217974876076\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.47977435324355\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.47977435324355\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.51736895772634\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.51736895772634\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.55496356220912\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.55496356220912\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.59255816669192\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.59255816669192\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.6301527711747\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.6301527711747\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.66774737565749\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.66774737565749\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.70534198014028\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.70534198014028\r\n 11\r\n24.45475191988329\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.45475191988329\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.52083315765974\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.52083315765974\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.58691439543619\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.58691439543619\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.65299563321264\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.65299563321264\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.71907687098909\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.71907687098909\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.78515810876554\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.78515810876554\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.85123934654198\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.85123934654198\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.91732058431843\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.91732058431843\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.98340182209488\r\n 21\r\n-25.74293658462307\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-25.74293658462307\r\n 11\r\n24.98340182209488\r\n 21\r\n-25.93672320566837\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-25.93672320566837\r\n 11\r\n24.98340182209488\r\n 21\r\n-26.13050982671368\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.13050982671368\r\n 11\r\n24.98340182209488\r\n 21\r\n-26.32429644775898\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.32429644775898\r\n 11\r\n24.98340182209488\r\n 21\r\n-26.51808306880428\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.51808306880428\r\n 11\r\n24.98340182209488\r\n 21\r\n-26.71186968984959\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.71186968984959\r\n 11\r\n24.98340182209488\r\n 21\r\n-26.90565631089489\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-26.90565631089489\r\n 11\r\n24.98340182209488\r\n 21\r\n-27.09944293194019\r\n 72\r\n 1\r\n 10\r\n24.98340182209488\r\n 20\r\n-27.09944293194019\r\n 11\r\n24.98340182209488\r\n 21\r\n-27.2932295529855\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nCB3\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB4\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-27.35679156468836\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB5\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.01879401211191\r\n 20\r\n-27.35262515233588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB6\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.13043932916164\r\n 20\r\n-27.34012591527846\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB7\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.23486609457742\r\n 20\r\n-27.31929385351609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB8\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.33207430835927\r\n 20\r\n-27.29012896704877\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB9\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.42206397050719\r\n 20\r\n-27.2526312558765\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBA\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.50483508102116\r\n 20\r\n-27.20680071999929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBB\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.5803876399012\r\n 20\r\n-27.15263735941713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBC\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.6487216471473\r\n 20\r\n-27.09014117413002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBD\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.72974867807187\r\n 20\r\n-27.0038576811096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBE\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.79997210487316\r\n 20\r\n-26.90856311021057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCBF\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.85939192755118\r\n 20\r\n-26.80425746143294\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC0\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90800814610592\r\n 20\r\n-26.69094073477669\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC1\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.94582076053738\r\n 20\r\n-26.56861293024184\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC2\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.97282977084557\r\n 20\r\n-26.43727404782839\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC3\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98903517703048\r\n 20\r\n-26.29692408753633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC4\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.99443697909212\r\n 20\r\n-26.14756304936566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC5\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98903517703048\r\n 20\r\n-25.99548899850036\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC6\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.97282977084557\r\n 20\r\n-25.85320117199785\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC7\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.94582076053738\r\n 20\r\n-25.72069956985812\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC8\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90800814610592\r\n 20\r\n-25.59798419208118\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC9\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.85939192755118\r\n 20\r\n-25.48505503866703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCA\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.79997210487316\r\n 20\r\n-25.38191210961567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCB\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.72974867807187\r\n 20\r\n-25.2885554049271\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCC\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.6487216471473\r\n 20\r\n-25.20498492460131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCD\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.5803876399012\r\n 20\r\n-25.1424887393142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCE\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.50483508102116\r\n 20\r\n-25.08832537873203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCCF\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.42206397050719\r\n 20\r\n-25.04249484285482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD0\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.33207430835927\r\n 20\r\n-25.00499713168255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD1\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.23486609457742\r\n 20\r\n-24.97583224521524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD2\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.13043932916164\r\n 20\r\n-24.95500018345287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD3\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.01879401211191\r\n 20\r\n-24.94250094639544\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD4\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-24.93833453404297\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD5\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78106627474459\r\n 20\r\n-24.94250094639544\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD6\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.66942095769486\r\n 20\r\n-24.95500018345287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD7\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.56499419227907\r\n 20\r\n-24.97583224521524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD8\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.46778597849722\r\n 20\r\n-25.00499713168255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD9\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37779631634931\r\n 20\r\n-25.04249484285482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDA\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.29502520583533\r\n 20\r\n-25.08832537873203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDB\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.2194726469553\r\n 20\r\n-25.1424887393142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDC\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.1511386397092\r\n 20\r\n-25.20498492460131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDD\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.06974825887017\r\n 20\r\n-25.2885554049271\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDE\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.99920992880968\r\n 20\r\n-25.38191210961567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCDF\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.93952364952773\r\n 20\r\n-25.48505503866703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE0\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.89068942102431\r\n 20\r\n-25.59798419208118\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE1\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.85270724329943\r\n 20\r\n-25.72069956985812\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE2\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.82557711635309\r\n 20\r\n-25.85320117199785\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE3\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.80929904018528\r\n 20\r\n-25.99548899850036\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE4\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.80387301479601\r\n 20\r\n-26.14756304936566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE5\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.80929904018528\r\n 20\r\n-26.29692408753633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE6\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.82557711635309\r\n 20\r\n-26.43727404782839\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE7\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.85270724329943\r\n 20\r\n-26.56861293024184\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE8\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.89068942102431\r\n 20\r\n-26.69094073477669\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE9\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.93952364952773\r\n 20\r\n-26.80425746143294\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCEA\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.99920992880968\r\n 20\r\n-26.90856311021057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCEB\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.06974825887017\r\n 20\r\n-27.0038576811096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCEC\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.1511386397092\r\n 20\r\n-27.09014117413002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCED\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.2194726469553\r\n 20\r\n-27.15263735941713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCEE\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.29502520583533\r\n 20\r\n-27.20680071999929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCEF\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37779631634931\r\n 20\r\n-27.2526312558765\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF0\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.46778597849722\r\n 20\r\n-27.29012896704877\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF1\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.56499419227907\r\n 20\r\n-27.31929385351609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF2\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.66942095769486\r\n 20\r\n-27.34012591527846\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF3\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78106627474459\r\n 20\r\n-27.35262515233588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF4\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-27.35679156468836\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF5\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-27.35679156468836\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nCF6\r\n330\r\nCB3\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nCF7\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF8\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44724459666642\r\n 20\r\n-25.55225054951449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF9\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.49128260629897\r\n 20\r\n-25.5031983110624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFA\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.53890566842085\r\n 20\r\n-25.46068637107059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFB\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.59011378303207\r\n 20\r\n-25.42471472953905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFC\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64490695013263\r\n 20\r\n-25.3952833864678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFD\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.70328516972253\r\n 20\r\n-25.37239234185682\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFE\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76524844180176\r\n 20\r\n-25.35604159570612\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCFF\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83079676637034\r\n 20\r\n-25.3462311480157\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD00\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-25.34296099878556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD01\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.96902348470855\r\n 20\r\n-25.34624696046568\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD02\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.03445304768471\r\n 20\r\n-25.35610349976562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD03\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.09622085096737\r\n 20\r\n-25.37252859807474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD04\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.15432891316717\r\n 20\r\n-25.39552023678241\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD05\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.20877925289473\r\n 20\r\n-25.42507639727798\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD06\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.2595738887607\r\n 20\r\n-25.46119506095083\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD07\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.30671483937571\r\n 20\r\n-25.50387420919031\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD08\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.3502041233504\r\n 20\r\n-25.55311182338581\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD09\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38926793994101\r\n 20\r\n-25.60834942126137\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0A\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.42312979692294\r\n 20\r\n-25.66903121202192\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0B\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.45178767568554\r\n 20\r\n-25.7351592142781\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0C\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.47523955761819\r\n 20\r\n-25.80673544664054\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0D\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.49348342411025\r\n 20\r\n-25.88376192771988\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0E\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.50651725655107\r\n 20\r\n-25.96624067612676\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0F\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.51433903633003\r\n 20\r\n-26.05417371047181\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD10\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.5169467448365\r\n 20\r\n-26.14756304936566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD11\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.51433903633003\r\n 20\r\n-26.24130732729633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD12\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.50651725655107\r\n 20\r\n-26.3295286865272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD13\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.49348342411025\r\n 20\r\n-26.41222712705829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD14\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.47523955761819\r\n 20\r\n-26.48940264888958\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD15\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.45178767568554\r\n 20\r\n-26.56105525202108\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD16\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.42312979692294\r\n 20\r\n-26.62718493645279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD17\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38926793994101\r\n 20\r\n-26.68779170218471\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD18\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.3502041233504\r\n 20\r\n-26.74287554921683\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD19\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.30671483937571\r\n 20\r\n-26.79192778766893\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1A\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.2595738887607\r\n 20\r\n-26.83443972766074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1B\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.20877925289473\r\n 20\r\n-26.87041136919228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1C\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.15432891316717\r\n 20\r\n-26.89984271226353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1D\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.09622085096737\r\n 20\r\n-26.92273375687451\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1E\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.03445304768471\r\n 20\r\n-26.9390845030252\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1F\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.96902348470855\r\n 20\r\n-26.94889495071562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD20\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89993014342825\r\n 20\r\n-26.95216509994576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD21\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83079676637034\r\n 20\r\n-26.94889495071562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD22\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76524844180176\r\n 20\r\n-26.9390845030252\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD23\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.70328516972253\r\n 20\r\n-26.92273375687451\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD24\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64490695013263\r\n 20\r\n-26.89984271226353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD25\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.59011378303207\r\n 20\r\n-26.87041136919228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD26\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.53890566842085\r\n 20\r\n-26.83443972766074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD27\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.49128260629897\r\n 20\r\n-26.79192778766893\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD28\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44724459666642\r\n 20\r\n-26.74287554921683\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD29\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.40763945599029\r\n 20\r\n-26.68779170218471\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2A\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37331500073764\r\n 20\r\n-26.62718493645279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2B\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.34427123090847\r\n 20\r\n-26.56105525202108\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2C\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.32050814650279\r\n 20\r\n-26.48940264888958\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2D\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3020257475206\r\n 20\r\n-26.41222712705829\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2E\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28882403396188\r\n 20\r\n-26.3295286865272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2F\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28090300582666\r\n 20\r\n-26.24130732729633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD30\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.27826266311492\r\n 20\r\n-26.14756304936566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD31\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28090300582666\r\n 20\r\n-26.053818771435\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD32\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28882403396188\r\n 20\r\n-25.96559741220412\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD33\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3020257475206\r\n 20\r\n-25.88289897167304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD34\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.32050814650279\r\n 20\r\n-25.80572344984175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD35\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.34427123090847\r\n 20\r\n-25.73407084671025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD36\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37331500073764\r\n 20\r\n-25.66794116227854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD37\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.40763945599029\r\n 20\r\n-25.60733439654662\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD38\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44724459666642\r\n 20\r\n-25.55225054951449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD39\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44724459666642\r\n 20\r\n-25.55225054951449\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nD3A\r\n330\r\nCF7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nD3B\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.89993014342825\r\n 20\r\n-27.35679156468836\r\n 11\r\n21.01879401211191\r\n 21\r\n-27.35262515233588\r\n 72\r\n 1\r\n 10\r\n21.01879401211191\r\n 20\r\n-27.35262515233588\r\n 11\r\n21.13043932916164\r\n 21\r\n-27.34012591527846\r\n 72\r\n 1\r\n 10\r\n21.13043932916164\r\n 20\r\n-27.34012591527846\r\n 11\r\n21.23486609457742\r\n 21\r\n-27.31929385351609\r\n 72\r\n 1\r\n 10\r\n21.23486609457742\r\n 20\r\n-27.31929385351609\r\n 11\r\n21.33207430835927\r\n 21\r\n-27.29012896704877\r\n 72\r\n 1\r\n 10\r\n21.33207430835927\r\n 20\r\n-27.29012896704877\r\n 11\r\n21.42206397050719\r\n 21\r\n-27.2526312558765\r\n 72\r\n 1\r\n 10\r\n21.42206397050719\r\n 20\r\n-27.2526312558765\r\n 11\r\n21.50483508102116\r\n 21\r\n-27.20680071999929\r\n 72\r\n 1\r\n 10\r\n21.50483508102116\r\n 20\r\n-27.20680071999929\r\n 11\r\n21.5803876399012\r\n 21\r\n-27.15263735941713\r\n 72\r\n 1\r\n 10\r\n21.5803876399012\r\n 20\r\n-27.15263735941713\r\n 11\r\n21.6487216471473\r\n 21\r\n-27.09014117413002\r\n 72\r\n 1\r\n 10\r\n21.6487216471473\r\n 20\r\n-27.09014117413002\r\n 11\r\n21.72974867807187\r\n 21\r\n-27.0038576811096\r\n 72\r\n 1\r\n 10\r\n21.72974867807187\r\n 20\r\n-27.0038576811096\r\n 11\r\n21.79997210487316\r\n 21\r\n-26.90856311021057\r\n 72\r\n 1\r\n 10\r\n21.79997210487316\r\n 20\r\n-26.90856311021057\r\n 11\r\n21.85939192755118\r\n 21\r\n-26.80425746143294\r\n 72\r\n 1\r\n 10\r\n21.85939192755118\r\n 20\r\n-26.80425746143294\r\n 11\r\n21.90800814610592\r\n 21\r\n-26.69094073477669\r\n 72\r\n 1\r\n 10\r\n21.90800814610592\r\n 20\r\n-26.69094073477669\r\n 11\r\n21.94582076053738\r\n 21\r\n-26.56861293024184\r\n 72\r\n 1\r\n 10\r\n21.94582076053738\r\n 20\r\n-26.56861293024184\r\n 11\r\n21.97282977084557\r\n 21\r\n-26.43727404782839\r\n 72\r\n 1\r\n 10\r\n21.97282977084557\r\n 20\r\n-26.43727404782839\r\n 11\r\n21.98903517703048\r\n 21\r\n-26.29692408753633\r\n 72\r\n 1\r\n 10\r\n21.98903517703048\r\n 20\r\n-26.29692408753633\r\n 11\r\n21.99443697909212\r\n 21\r\n-26.14756304936566\r\n 72\r\n 1\r\n 10\r\n21.99443697909212\r\n 20\r\n-26.14756304936566\r\n 11\r\n21.98903517703048\r\n 21\r\n-25.99548899850036\r\n 72\r\n 1\r\n 10\r\n21.98903517703048\r\n 20\r\n-25.99548899850036\r\n 11\r\n21.97282977084557\r\n 21\r\n-25.85320117199785\r\n 72\r\n 1\r\n 10\r\n21.97282977084557\r\n 20\r\n-25.85320117199785\r\n 11\r\n21.94582076053738\r\n 21\r\n-25.72069956985812\r\n 72\r\n 1\r\n 10\r\n21.94582076053738\r\n 20\r\n-25.72069956985812\r\n 11\r\n21.90800814610592\r\n 21\r\n-25.59798419208118\r\n 72\r\n 1\r\n 10\r\n21.90800814610592\r\n 20\r\n-25.59798419208118\r\n 11\r\n21.85939192755118\r\n 21\r\n-25.48505503866703\r\n 72\r\n 1\r\n 10\r\n21.85939192755118\r\n 20\r\n-25.48505503866703\r\n 11\r\n21.79997210487316\r\n 21\r\n-25.38191210961567\r\n 72\r\n 1\r\n 10\r\n21.79997210487316\r\n 20\r\n-25.38191210961567\r\n 11\r\n21.72974867807187\r\n 21\r\n-25.2885554049271\r\n 72\r\n 1\r\n 10\r\n21.72974867807187\r\n 20\r\n-25.2885554049271\r\n 11\r\n21.6487216471473\r\n 21\r\n-25.20498492460131\r\n 72\r\n 1\r\n 10\r\n21.6487216471473\r\n 20\r\n-25.20498492460131\r\n 11\r\n21.5803876399012\r\n 21\r\n-25.1424887393142\r\n 72\r\n 1\r\n 10\r\n21.5803876399012\r\n 20\r\n-25.1424887393142\r\n 11\r\n21.50483508102116\r\n 21\r\n-25.08832537873203\r\n 72\r\n 1\r\n 10\r\n21.50483508102116\r\n 20\r\n-25.08832537873203\r\n 11\r\n21.42206397050719\r\n 21\r\n-25.04249484285482\r\n 72\r\n 1\r\n 10\r\n21.42206397050719\r\n 20\r\n-25.04249484285482\r\n 11\r\n21.33207430835927\r\n 21\r\n-25.00499713168255\r\n 72\r\n 1\r\n 10\r\n21.33207430835927\r\n 20\r\n-25.00499713168255\r\n 11\r\n21.23486609457742\r\n 21\r\n-24.97583224521524\r\n 72\r\n 1\r\n 10\r\n21.23486609457742\r\n 20\r\n-24.97583224521524\r\n 11\r\n21.13043932916164\r\n 21\r\n-24.95500018345287\r\n 72\r\n 1\r\n 10\r\n21.13043932916164\r\n 20\r\n-24.95500018345287\r\n 11\r\n21.01879401211191\r\n 21\r\n-24.94250094639544\r\n 72\r\n 1\r\n 10\r\n21.01879401211191\r\n 20\r\n-24.94250094639544\r\n 11\r\n20.89993014342825\r\n 21\r\n-24.93833453404297\r\n 72\r\n 1\r\n 10\r\n20.89993014342825\r\n 20\r\n-24.93833453404297\r\n 11\r\n20.78106627474459\r\n 21\r\n-24.94250094639544\r\n 72\r\n 1\r\n 10\r\n20.78106627474459\r\n 20\r\n-24.94250094639544\r\n 11\r\n20.66942095769486\r\n 21\r\n-24.95500018345287\r\n 72\r\n 1\r\n 10\r\n20.66942095769486\r\n 20\r\n-24.95500018345287\r\n 11\r\n20.56499419227907\r\n 21\r\n-24.97583224521524\r\n 72\r\n 1\r\n 10\r\n20.56499419227907\r\n 20\r\n-24.97583224521524\r\n 11\r\n20.46778597849722\r\n 21\r\n-25.00499713168255\r\n 72\r\n 1\r\n 10\r\n20.46778597849722\r\n 20\r\n-25.00499713168255\r\n 11\r\n20.37779631634931\r\n 21\r\n-25.04249484285482\r\n 72\r\n 1\r\n 10\r\n20.37779631634931\r\n 20\r\n-25.04249484285482\r\n 11\r\n20.29502520583533\r\n 21\r\n-25.08832537873203\r\n 72\r\n 1\r\n 10\r\n20.29502520583533\r\n 20\r\n-25.08832537873203\r\n 11\r\n20.2194726469553\r\n 21\r\n-25.1424887393142\r\n 72\r\n 1\r\n 10\r\n20.2194726469553\r\n 20\r\n-25.1424887393142\r\n 11\r\n20.1511386397092\r\n 21\r\n-25.20498492460131\r\n 72\r\n 1\r\n 10\r\n20.1511386397092\r\n 20\r\n-25.20498492460131\r\n 11\r\n20.06974825887017\r\n 21\r\n-25.2885554049271\r\n 72\r\n 1\r\n 10\r\n20.06974825887017\r\n 20\r\n-25.2885554049271\r\n 11\r\n19.99920992880968\r\n 21\r\n-25.38191210961567\r\n 72\r\n 1\r\n 10\r\n19.99920992880968\r\n 20\r\n-25.38191210961567\r\n 11\r\n19.93952364952773\r\n 21\r\n-25.48505503866703\r\n 72\r\n 1\r\n 10\r\n19.93952364952773\r\n 20\r\n-25.48505503866703\r\n 11\r\n19.89068942102431\r\n 21\r\n-25.59798419208118\r\n 72\r\n 1\r\n 10\r\n19.89068942102431\r\n 20\r\n-25.59798419208118\r\n 11\r\n19.85270724329943\r\n 21\r\n-25.72069956985812\r\n 72\r\n 1\r\n 10\r\n19.85270724329943\r\n 20\r\n-25.72069956985812\r\n 11\r\n19.82557711635309\r\n 21\r\n-25.85320117199785\r\n 72\r\n 1\r\n 10\r\n19.82557711635309\r\n 20\r\n-25.85320117199785\r\n 11\r\n19.80929904018528\r\n 21\r\n-25.99548899850036\r\n 72\r\n 1\r\n 10\r\n19.80929904018528\r\n 20\r\n-25.99548899850036\r\n 11\r\n19.80387301479601\r\n 21\r\n-26.14756304936566\r\n 72\r\n 1\r\n 10\r\n19.80387301479601\r\n 20\r\n-26.14756304936566\r\n 11\r\n19.80929904018528\r\n 21\r\n-26.29692408753633\r\n 72\r\n 1\r\n 10\r\n19.80929904018528\r\n 20\r\n-26.29692408753633\r\n 11\r\n19.82557711635309\r\n 21\r\n-26.43727404782839\r\n 72\r\n 1\r\n 10\r\n19.82557711635309\r\n 20\r\n-26.43727404782839\r\n 11\r\n19.85270724329943\r\n 21\r\n-26.56861293024184\r\n 72\r\n 1\r\n 10\r\n19.85270724329943\r\n 20\r\n-26.56861293024184\r\n 11\r\n19.89068942102431\r\n 21\r\n-26.69094073477669\r\n 72\r\n 1\r\n 10\r\n19.89068942102431\r\n 20\r\n-26.69094073477669\r\n 11\r\n19.93952364952773\r\n 21\r\n-26.80425746143294\r\n 72\r\n 1\r\n 10\r\n19.93952364952773\r\n 20\r\n-26.80425746143294\r\n 11\r\n19.99920992880968\r\n 21\r\n-26.90856311021057\r\n 72\r\n 1\r\n 10\r\n19.99920992880968\r\n 20\r\n-26.90856311021057\r\n 11\r\n20.06974825887017\r\n 21\r\n-27.0038576811096\r\n 72\r\n 1\r\n 10\r\n20.06974825887017\r\n 20\r\n-27.0038576811096\r\n 11\r\n20.1511386397092\r\n 21\r\n-27.09014117413002\r\n 72\r\n 1\r\n 10\r\n20.1511386397092\r\n 20\r\n-27.09014117413002\r\n 11\r\n20.2194726469553\r\n 21\r\n-27.15263735941713\r\n 72\r\n 1\r\n 10\r\n20.2194726469553\r\n 20\r\n-27.15263735941713\r\n 11\r\n20.29502520583533\r\n 21\r\n-27.20680071999929\r\n 72\r\n 1\r\n 10\r\n20.29502520583533\r\n 20\r\n-27.20680071999929\r\n 11\r\n20.37779631634931\r\n 21\r\n-27.2526312558765\r\n 72\r\n 1\r\n 10\r\n20.37779631634931\r\n 20\r\n-27.2526312558765\r\n 11\r\n20.46778597849722\r\n 21\r\n-27.29012896704877\r\n 72\r\n 1\r\n 10\r\n20.46778597849722\r\n 20\r\n-27.29012896704877\r\n 11\r\n20.56499419227907\r\n 21\r\n-27.31929385351609\r\n 72\r\n 1\r\n 10\r\n20.56499419227907\r\n 20\r\n-27.31929385351609\r\n 11\r\n20.66942095769486\r\n 21\r\n-27.34012591527846\r\n 72\r\n 1\r\n 10\r\n20.66942095769486\r\n 20\r\n-27.34012591527846\r\n 11\r\n20.78106627474459\r\n 21\r\n-27.35262515233588\r\n 72\r\n 1\r\n 10\r\n20.78106627474459\r\n 20\r\n-27.35262515233588\r\n 11\r\n20.89993014342825\r\n 21\r\n-27.35679156468836\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.44724459666642\r\n 20\r\n-25.55225054951449\r\n 11\r\n20.49128260629897\r\n 21\r\n-25.5031983110624\r\n 72\r\n 1\r\n 10\r\n20.49128260629897\r\n 20\r\n-25.5031983110624\r\n 11\r\n20.53890566842085\r\n 21\r\n-25.46068637107059\r\n 72\r\n 1\r\n 10\r\n20.53890566842085\r\n 20\r\n-25.46068637107059\r\n 11\r\n20.59011378303207\r\n 21\r\n-25.42471472953905\r\n 72\r\n 1\r\n 10\r\n20.59011378303207\r\n 20\r\n-25.42471472953905\r\n 11\r\n20.64490695013263\r\n 21\r\n-25.3952833864678\r\n 72\r\n 1\r\n 10\r\n20.64490695013263\r\n 20\r\n-25.3952833864678\r\n 11\r\n20.70328516972253\r\n 21\r\n-25.37239234185682\r\n 72\r\n 1\r\n 10\r\n20.70328516972253\r\n 20\r\n-25.37239234185682\r\n 11\r\n20.76524844180176\r\n 21\r\n-25.35604159570612\r\n 72\r\n 1\r\n 10\r\n20.76524844180176\r\n 20\r\n-25.35604159570612\r\n 11\r\n20.83079676637034\r\n 21\r\n-25.3462311480157\r\n 72\r\n 1\r\n 10\r\n20.83079676637034\r\n 20\r\n-25.3462311480157\r\n 11\r\n20.89993014342825\r\n 21\r\n-25.34296099878556\r\n 72\r\n 1\r\n 10\r\n20.89993014342825\r\n 20\r\n-25.34296099878556\r\n 11\r\n20.96902348470855\r\n 21\r\n-25.34624696046568\r\n 72\r\n 1\r\n 10\r\n20.96902348470855\r\n 20\r\n-25.34624696046568\r\n 11\r\n21.03445304768471\r\n 21\r\n-25.35610349976562\r\n 72\r\n 1\r\n 10\r\n21.03445304768471\r\n 20\r\n-25.35610349976562\r\n 11\r\n21.09622085096737\r\n 21\r\n-25.37252859807474\r\n 72\r\n 1\r\n 10\r\n21.09622085096737\r\n 20\r\n-25.37252859807474\r\n 11\r\n21.15432891316717\r\n 21\r\n-25.39552023678241\r\n 72\r\n 1\r\n 10\r\n21.15432891316717\r\n 20\r\n-25.39552023678241\r\n 11\r\n21.20877925289473\r\n 21\r\n-25.42507639727798\r\n 72\r\n 1\r\n 10\r\n21.20877925289473\r\n 20\r\n-25.42507639727798\r\n 11\r\n21.2595738887607\r\n 21\r\n-25.46119506095083\r\n 72\r\n 1\r\n 10\r\n21.2595738887607\r\n 20\r\n-25.46119506095083\r\n 11\r\n21.30671483937571\r\n 21\r\n-25.50387420919031\r\n 72\r\n 1\r\n 10\r\n21.30671483937571\r\n 20\r\n-25.50387420919031\r\n 11\r\n21.3502041233504\r\n 21\r\n-25.55311182338581\r\n 72\r\n 1\r\n 10\r\n21.3502041233504\r\n 20\r\n-25.55311182338581\r\n 11\r\n21.38926793994101\r\n 21\r\n-25.60834942126137\r\n 72\r\n 1\r\n 10\r\n21.38926793994101\r\n 20\r\n-25.60834942126137\r\n 11\r\n21.42312979692294\r\n 21\r\n-25.66903121202192\r\n 72\r\n 1\r\n 10\r\n21.42312979692294\r\n 20\r\n-25.66903121202192\r\n 11\r\n21.45178767568554\r\n 21\r\n-25.7351592142781\r\n 72\r\n 1\r\n 10\r\n21.45178767568554\r\n 20\r\n-25.7351592142781\r\n 11\r\n21.47523955761819\r\n 21\r\n-25.80673544664054\r\n 72\r\n 1\r\n 10\r\n21.47523955761819\r\n 20\r\n-25.80673544664054\r\n 11\r\n21.49348342411025\r\n 21\r\n-25.88376192771988\r\n 72\r\n 1\r\n 10\r\n21.49348342411025\r\n 20\r\n-25.88376192771988\r\n 11\r\n21.50651725655107\r\n 21\r\n-25.96624067612676\r\n 72\r\n 1\r\n 10\r\n21.50651725655107\r\n 20\r\n-25.96624067612676\r\n 11\r\n21.51433903633003\r\n 21\r\n-26.05417371047181\r\n 72\r\n 1\r\n 10\r\n21.51433903633003\r\n 20\r\n-26.05417371047181\r\n 11\r\n21.5169467448365\r\n 21\r\n-26.14756304936566\r\n 72\r\n 1\r\n 10\r\n21.5169467448365\r\n 20\r\n-26.14756304936566\r\n 11\r\n21.51433903633003\r\n 21\r\n-26.24130732729633\r\n 72\r\n 1\r\n 10\r\n21.51433903633003\r\n 20\r\n-26.24130732729633\r\n 11\r\n21.50651725655107\r\n 21\r\n-26.3295286865272\r\n 72\r\n 1\r\n 10\r\n21.50651725655107\r\n 20\r\n-26.3295286865272\r\n 11\r\n21.49348342411025\r\n 21\r\n-26.41222712705829\r\n 72\r\n 1\r\n 10\r\n21.49348342411025\r\n 20\r\n-26.41222712705829\r\n 11\r\n21.47523955761819\r\n 21\r\n-26.48940264888958\r\n 72\r\n 1\r\n 10\r\n21.47523955761819\r\n 20\r\n-26.48940264888958\r\n 11\r\n21.45178767568554\r\n 21\r\n-26.56105525202108\r\n 72\r\n 1\r\n 10\r\n21.45178767568554\r\n 20\r\n-26.56105525202108\r\n 11\r\n21.42312979692294\r\n 21\r\n-26.62718493645279\r\n 72\r\n 1\r\n 10\r\n21.42312979692294\r\n 20\r\n-26.62718493645279\r\n 11\r\n21.38926793994101\r\n 21\r\n-26.68779170218471\r\n 72\r\n 1\r\n 10\r\n21.38926793994101\r\n 20\r\n-26.68779170218471\r\n 11\r\n21.3502041233504\r\n 21\r\n-26.74287554921683\r\n 72\r\n 1\r\n 10\r\n21.3502041233504\r\n 20\r\n-26.74287554921683\r\n 11\r\n21.30671483937571\r\n 21\r\n-26.79192778766893\r\n 72\r\n 1\r\n 10\r\n21.30671483937571\r\n 20\r\n-26.79192778766893\r\n 11\r\n21.2595738887607\r\n 21\r\n-26.83443972766074\r\n 72\r\n 1\r\n 10\r\n21.2595738887607\r\n 20\r\n-26.83443972766074\r\n 11\r\n21.20877925289473\r\n 21\r\n-26.87041136919228\r\n 72\r\n 1\r\n 10\r\n21.20877925289473\r\n 20\r\n-26.87041136919228\r\n 11\r\n21.15432891316717\r\n 21\r\n-26.89984271226353\r\n 72\r\n 1\r\n 10\r\n21.15432891316717\r\n 20\r\n-26.89984271226353\r\n 11\r\n21.09622085096737\r\n 21\r\n-26.92273375687451\r\n 72\r\n 1\r\n 10\r\n21.09622085096737\r\n 20\r\n-26.92273375687451\r\n 11\r\n21.03445304768471\r\n 21\r\n-26.9390845030252\r\n 72\r\n 1\r\n 10\r\n21.03445304768471\r\n 20\r\n-26.9390845030252\r\n 11\r\n20.96902348470855\r\n 21\r\n-26.94889495071562\r\n 72\r\n 1\r\n 10\r\n20.96902348470855\r\n 20\r\n-26.94889495071562\r\n 11\r\n20.89993014342825\r\n 21\r\n-26.95216509994576\r\n 72\r\n 1\r\n 10\r\n20.89993014342825\r\n 20\r\n-26.95216509994576\r\n 11\r\n20.83079676637034\r\n 21\r\n-26.94889495071562\r\n 72\r\n 1\r\n 10\r\n20.83079676637034\r\n 20\r\n-26.94889495071562\r\n 11\r\n20.76524844180176\r\n 21\r\n-26.9390845030252\r\n 72\r\n 1\r\n 10\r\n20.76524844180176\r\n 20\r\n-26.9390845030252\r\n 11\r\n20.70328516972253\r\n 21\r\n-26.92273375687451\r\n 72\r\n 1\r\n 10\r\n20.70328516972253\r\n 20\r\n-26.92273375687451\r\n 11\r\n20.64490695013263\r\n 21\r\n-26.89984271226353\r\n 72\r\n 1\r\n 10\r\n20.64490695013263\r\n 20\r\n-26.89984271226353\r\n 11\r\n20.59011378303207\r\n 21\r\n-26.87041136919228\r\n 72\r\n 1\r\n 10\r\n20.59011378303207\r\n 20\r\n-26.87041136919228\r\n 11\r\n20.53890566842085\r\n 21\r\n-26.83443972766074\r\n 72\r\n 1\r\n 10\r\n20.53890566842085\r\n 20\r\n-26.83443972766074\r\n 11\r\n20.49128260629897\r\n 21\r\n-26.79192778766893\r\n 72\r\n 1\r\n 10\r\n20.49128260629897\r\n 20\r\n-26.79192778766893\r\n 11\r\n20.44724459666642\r\n 21\r\n-26.74287554921683\r\n 72\r\n 1\r\n 10\r\n20.44724459666642\r\n 20\r\n-26.74287554921683\r\n 11\r\n20.40763945599029\r\n 21\r\n-26.68779170218471\r\n 72\r\n 1\r\n 10\r\n20.40763945599029\r\n 20\r\n-26.68779170218471\r\n 11\r\n20.37331500073764\r\n 21\r\n-26.62718493645279\r\n 72\r\n 1\r\n 10\r\n20.37331500073764\r\n 20\r\n-26.62718493645279\r\n 11\r\n20.34427123090847\r\n 21\r\n-26.56105525202108\r\n 72\r\n 1\r\n 10\r\n20.34427123090847\r\n 20\r\n-26.56105525202108\r\n 11\r\n20.32050814650279\r\n 21\r\n-26.48940264888958\r\n 72\r\n 1\r\n 10\r\n20.32050814650279\r\n 20\r\n-26.48940264888958\r\n 11\r\n20.3020257475206\r\n 21\r\n-26.41222712705829\r\n 72\r\n 1\r\n 10\r\n20.3020257475206\r\n 20\r\n-26.41222712705829\r\n 11\r\n20.28882403396188\r\n 21\r\n-26.3295286865272\r\n 72\r\n 1\r\n 10\r\n20.28882403396188\r\n 20\r\n-26.3295286865272\r\n 11\r\n20.28090300582666\r\n 21\r\n-26.24130732729633\r\n 72\r\n 1\r\n 10\r\n20.28090300582666\r\n 20\r\n-26.24130732729633\r\n 11\r\n20.27826266311492\r\n 21\r\n-26.14756304936566\r\n 72\r\n 1\r\n 10\r\n20.27826266311492\r\n 20\r\n-26.14756304936566\r\n 11\r\n20.28090300582666\r\n 21\r\n-26.053818771435\r\n 72\r\n 1\r\n 10\r\n20.28090300582666\r\n 20\r\n-26.053818771435\r\n 11\r\n20.28882403396188\r\n 21\r\n-25.96559741220412\r\n 72\r\n 1\r\n 10\r\n20.28882403396188\r\n 20\r\n-25.96559741220412\r\n 11\r\n20.3020257475206\r\n 21\r\n-25.88289897167304\r\n 72\r\n 1\r\n 10\r\n20.3020257475206\r\n 20\r\n-25.88289897167304\r\n 11\r\n20.32050814650279\r\n 21\r\n-25.80572344984175\r\n 72\r\n 1\r\n 10\r\n20.32050814650279\r\n 20\r\n-25.80572344984175\r\n 11\r\n20.34427123090847\r\n 21\r\n-25.73407084671025\r\n 72\r\n 1\r\n 10\r\n20.34427123090847\r\n 20\r\n-25.73407084671025\r\n 11\r\n20.37331500073764\r\n 21\r\n-25.66794116227854\r\n 72\r\n 1\r\n 10\r\n20.37331500073764\r\n 20\r\n-25.66794116227854\r\n 11\r\n20.40763945599029\r\n 21\r\n-25.60733439654662\r\n 72\r\n 1\r\n 10\r\n20.40763945599029\r\n 20\r\n-25.60733439654662\r\n 11\r\n20.44724459666642\r\n 21\r\n-25.55225054951449\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nD3C\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD3D\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD3E\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.90346848656886\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD3F\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.96293944738298\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD40\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02241040819711\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD41\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08188136901123\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD42\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.14135232982536\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD43\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.20082329063948\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD44\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.26029425145361\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD45\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.31976521226774\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD46\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.41022319208317\r\n 20\r\n-26.4689581603693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD47\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.49530359316461\r\n 20\r\n-26.46110980221696\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD48\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.57500641551203\r\n 20\r\n-26.44802920529641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD49\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.64933165912545\r\n 20\r\n-26.42971636960763\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4A\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.71827932400486\r\n 20\r\n-26.40617129515062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4B\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.78184941015026\r\n 20\r\n-26.37739398192539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4C\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.84004191756166\r\n 20\r\n-26.34338442993194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4D\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.89285684623905\r\n 20\r\n-26.30414263917027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4E\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.93990695937544\r\n 20\r\n-26.25857855989699\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4F\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.98067717482359\r\n 20\r\n-26.20560214236873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD50\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.01516951119412\r\n 20\r\n-26.14521338658549\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD51\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.04338598709768\r\n 20\r\n-26.07741229254726\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD52\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.0653286211449\r\n 20\r\n-26.00219886025405\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD53\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.0809994319464\r\n 20\r\n-25.91957308970586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD54\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.09040043811284\r\n 20\r\n-25.82953498090269\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD55\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.09353365825485\r\n 20\r\n-25.73208453384453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD56\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.09038428922776\r\n 20\r\n-25.64248244493871\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD57\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.08093483640605\r\n 20\r\n-25.55893618794055\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD58\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.06518328117911\r\n 20\r\n-25.48144576285006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD59\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.04312760493629\r\n 20\r\n-25.41001116966724\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5A\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.01476578906695\r\n 20\r\n-25.34463240839208\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5B\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.98009581496045\r\n 20\r\n-25.28530947902459\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5C\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.93911566400617\r\n 20\r\n-25.23204238156476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5D\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.89182331759347\r\n 20\r\n-25.1848311160126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5E\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.83922639886476\r\n 20\r\n-25.14340922576416\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5F\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.78233387670288\r\n 20\r\n-25.10751025421552\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD60\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.72114575110782\r\n 20\r\n-25.07713420136667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD61\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.65566202207959\r\n 20\r\n-25.05228106721761\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD62\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.5858826896182\r\n 20\r\n-25.03295085176834\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD63\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.51180775372363\r\n 20\r\n-25.01914355501886\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD64\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.43343721439589\r\n 20\r\n-25.01085917696917\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD65\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.35077107163498\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD66\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22812567236009\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD67\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.1054802730852\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD68\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9828348738103\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD69\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.86018947453541\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6A\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.73754407526051\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6B\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61489867598562\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6C\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.49225327671072\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6D\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.00809771761928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6E\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.29373919704006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6F\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.57938067646083\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD70\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.86502215588161\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD71\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.15066363530239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD72\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.43630511472317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD73\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.72194659414394\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD74\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-27.00758807356472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD75\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.36960787743583\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD76\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.42890658347569\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD77\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48820528951556\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD78\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.54750399555542\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD79\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.60680270159528\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7A\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.66610140763514\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7B\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.72540011367501\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7C\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.78469881971487\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7D\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.2932295529855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7E\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.19052264383149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7F\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.08781573467747\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD80\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.98510882552347\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD81\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.88240191636945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD82\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.77969500721544\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD83\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.67698809806143\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD84\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.57428118890742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD85\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD86\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.47157427975341\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nD87\r\n330\r\nD3C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nD88\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD89\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8A\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.89778407901819\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8B\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.95157063228166\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8C\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.00535718554512\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8D\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.05914373880858\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8E\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.11293029207205\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8F\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.16671684533551\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD90\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22050339859898\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD91\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.27428995186244\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD92\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.31403303093202\r\n 20\r\n-25.40615966057396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD93\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.35148700554051\r\n 20\r\n-25.40972048973567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD94\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.38665591290917\r\n 20\r\n-25.41565520500518\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD95\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.41954379025928\r\n 20\r\n-25.4239638063825\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD96\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.45015467481211\r\n 20\r\n-25.43464629386762\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD97\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.47849260378893\r\n 20\r\n-25.44770266746055\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD98\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.504561614411\r\n 20\r\n-25.46313292716128\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD99\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.52836574389961\r\n 20\r\n-25.48093707296982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9A\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.54962541468169\r\n 20\r\n-25.50152690145588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9B\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.56805701196288\r\n 20\r\n-25.52531420918919\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9C\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.58365851713256\r\n 20\r\n-25.55229899616975\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9D\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59642791158008\r\n 20\r\n-25.58248126239756\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9E\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.60636317669482\r\n 20\r\n-25.61586100787261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9F\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61346229386613\r\n 20\r\n-25.65243823259491\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA0\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61772324448339\r\n 20\r\n-25.69221293656446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA1\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61914400993594\r\n 20\r\n-25.73518511978126\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA2\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61772324448339\r\n 20\r\n-25.77825419630858\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA3\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.61346229386613\r\n 20\r\n-25.81831958020969\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA4\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.60636317669482\r\n 20\r\n-25.85538127148461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA5\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59642791158008\r\n 20\r\n-25.88943927013332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA6\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.58365851713256\r\n 20\r\n-25.92049357615583\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA7\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.56805701196288\r\n 20\r\n-25.94854418955214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA8\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.54962541468169\r\n 20\r\n-25.97359111032224\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA9\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.52836574389961\r\n 20\r\n-25.99563433846615\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAA\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.504561614411\r\n 20\r\n-26.01489188393252\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAB\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.47849260378893\r\n 20\r\n-26.03158175667005\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAC\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.45015467481211\r\n 20\r\n-26.04570395667873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAD\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.41954379025928\r\n 20\r\n-26.05725848395855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAE\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.38665591290917\r\n 20\r\n-26.06624533850953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDAF\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.35148700554051\r\n 20\r\n-26.07266452033165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB0\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.31403303093202\r\n 20\r\n-26.07651602942493\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB1\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.27428995186244\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB2\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22050339859898\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB3\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.16671684533551\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB4\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.11293029207205\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB5\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.05914373880858\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB6\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.00535718554512\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB7\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.95157063228166\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB8\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.89778407901819\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB9\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.07779986578936\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBA\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.99369647225569\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBB\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.90959307872203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBC\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.82548968518837\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBD\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.74138629165471\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBE\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.65728289812105\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDBF\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.57317950458738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC0\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.48907611105372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC1\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC2\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.40497271752006\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nDC3\r\n330\r\nD88\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nDC4\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.47157427975341\r\n 11\r\n22.90346848656886\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n22.90346848656886\r\n 20\r\n-26.47157427975341\r\n 11\r\n22.96293944738298\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n22.96293944738298\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.02241040819711\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.02241040819711\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.08188136901123\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.08188136901123\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.14135232982536\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.14135232982536\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.20082329063948\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.20082329063948\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.26029425145361\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.26029425145361\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.31976521226774\r\n 21\r\n-26.47157427975341\r\n 72\r\n 1\r\n 10\r\n23.31976521226774\r\n 20\r\n-26.47157427975341\r\n 11\r\n23.41022319208317\r\n 21\r\n-26.4689581603693\r\n 72\r\n 1\r\n 10\r\n23.41022319208317\r\n 20\r\n-26.4689581603693\r\n 11\r\n23.49530359316461\r\n 21\r\n-26.46110980221696\r\n 72\r\n 1\r\n 10\r\n23.49530359316461\r\n 20\r\n-26.46110980221696\r\n 11\r\n23.57500641551203\r\n 21\r\n-26.44802920529641\r\n 72\r\n 1\r\n 10\r\n23.57500641551203\r\n 20\r\n-26.44802920529641\r\n 11\r\n23.64933165912545\r\n 21\r\n-26.42971636960763\r\n 72\r\n 1\r\n 10\r\n23.64933165912545\r\n 20\r\n-26.42971636960763\r\n 11\r\n23.71827932400486\r\n 21\r\n-26.40617129515062\r\n 72\r\n 1\r\n 10\r\n23.71827932400486\r\n 20\r\n-26.40617129515062\r\n 11\r\n23.78184941015026\r\n 21\r\n-26.37739398192539\r\n 72\r\n 1\r\n 10\r\n23.78184941015026\r\n 20\r\n-26.37739398192539\r\n 11\r\n23.84004191756166\r\n 21\r\n-26.34338442993194\r\n 72\r\n 1\r\n 10\r\n23.84004191756166\r\n 20\r\n-26.34338442993194\r\n 11\r\n23.89285684623905\r\n 21\r\n-26.30414263917027\r\n 72\r\n 1\r\n 10\r\n23.89285684623905\r\n 20\r\n-26.30414263917027\r\n 11\r\n23.93990695937544\r\n 21\r\n-26.25857855989699\r\n 72\r\n 1\r\n 10\r\n23.93990695937544\r\n 20\r\n-26.25857855989699\r\n 11\r\n23.98067717482359\r\n 21\r\n-26.20560214236873\r\n 72\r\n 1\r\n 10\r\n23.98067717482359\r\n 20\r\n-26.20560214236873\r\n 11\r\n24.01516951119412\r\n 21\r\n-26.14521338658549\r\n 72\r\n 1\r\n 10\r\n24.01516951119412\r\n 20\r\n-26.14521338658549\r\n 11\r\n24.04338598709768\r\n 21\r\n-26.07741229254726\r\n 72\r\n 1\r\n 10\r\n24.04338598709768\r\n 20\r\n-26.07741229254726\r\n 11\r\n24.0653286211449\r\n 21\r\n-26.00219886025405\r\n 72\r\n 1\r\n 10\r\n24.0653286211449\r\n 20\r\n-26.00219886025405\r\n 11\r\n24.0809994319464\r\n 21\r\n-25.91957308970586\r\n 72\r\n 1\r\n 10\r\n24.0809994319464\r\n 20\r\n-25.91957308970586\r\n 11\r\n24.09040043811284\r\n 21\r\n-25.82953498090269\r\n 72\r\n 1\r\n 10\r\n24.09040043811284\r\n 20\r\n-25.82953498090269\r\n 11\r\n24.09353365825485\r\n 21\r\n-25.73208453384453\r\n 72\r\n 1\r\n 10\r\n24.09353365825485\r\n 20\r\n-25.73208453384453\r\n 11\r\n24.09038428922776\r\n 21\r\n-25.64248244493871\r\n 72\r\n 1\r\n 10\r\n24.09038428922776\r\n 20\r\n-25.64248244493871\r\n 11\r\n24.08093483640605\r\n 21\r\n-25.55893618794055\r\n 72\r\n 1\r\n 10\r\n24.08093483640605\r\n 20\r\n-25.55893618794055\r\n 11\r\n24.06518328117911\r\n 21\r\n-25.48144576285006\r\n 72\r\n 1\r\n 10\r\n24.06518328117911\r\n 20\r\n-25.48144576285006\r\n 11\r\n24.04312760493629\r\n 21\r\n-25.41001116966724\r\n 72\r\n 1\r\n 10\r\n24.04312760493629\r\n 20\r\n-25.41001116966724\r\n 11\r\n24.01476578906695\r\n 21\r\n-25.34463240839208\r\n 72\r\n 1\r\n 10\r\n24.01476578906695\r\n 20\r\n-25.34463240839208\r\n 11\r\n23.98009581496045\r\n 21\r\n-25.28530947902459\r\n 72\r\n 1\r\n 10\r\n23.98009581496045\r\n 20\r\n-25.28530947902459\r\n 11\r\n23.93911566400617\r\n 21\r\n-25.23204238156476\r\n 72\r\n 1\r\n 10\r\n23.93911566400617\r\n 20\r\n-25.23204238156476\r\n 11\r\n23.89182331759347\r\n 21\r\n-25.1848311160126\r\n 72\r\n 1\r\n 10\r\n23.89182331759347\r\n 20\r\n-25.1848311160126\r\n 11\r\n23.83922639886476\r\n 21\r\n-25.14340922576416\r\n 72\r\n 1\r\n 10\r\n23.83922639886476\r\n 20\r\n-25.14340922576416\r\n 11\r\n23.78233387670288\r\n 21\r\n-25.10751025421552\r\n 72\r\n 1\r\n 10\r\n23.78233387670288\r\n 20\r\n-25.10751025421552\r\n 11\r\n23.72114575110782\r\n 21\r\n-25.07713420136667\r\n 72\r\n 1\r\n 10\r\n23.72114575110782\r\n 20\r\n-25.07713420136667\r\n 11\r\n23.65566202207959\r\n 21\r\n-25.05228106721761\r\n 72\r\n 1\r\n 10\r\n23.65566202207959\r\n 20\r\n-25.05228106721761\r\n 11\r\n23.5858826896182\r\n 21\r\n-25.03295085176834\r\n 72\r\n 1\r\n 10\r\n23.5858826896182\r\n 20\r\n-25.03295085176834\r\n 11\r\n23.51180775372363\r\n 21\r\n-25.01914355501886\r\n 72\r\n 1\r\n 10\r\n23.51180775372363\r\n 20\r\n-25.01914355501886\r\n 11\r\n23.43343721439589\r\n 21\r\n-25.01085917696917\r\n 72\r\n 1\r\n 10\r\n23.43343721439589\r\n 20\r\n-25.01085917696917\r\n 11\r\n23.35077107163498\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n23.35077107163498\r\n 20\r\n-25.00809771761928\r\n 11\r\n23.22812567236009\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n23.22812567236009\r\n 20\r\n-25.00809771761928\r\n 11\r\n23.1054802730852\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n23.1054802730852\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.9828348738103\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.9828348738103\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.86018947453541\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.86018947453541\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.73754407526051\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.73754407526051\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.61489867598562\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.61489867598562\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.49225327671072\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.49225327671072\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.36960787743583\r\n 21\r\n-25.00809771761928\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.00809771761928\r\n 11\r\n22.36960787743583\r\n 21\r\n-25.29373919704006\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.29373919704006\r\n 11\r\n22.36960787743583\r\n 21\r\n-25.57938067646083\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.57938067646083\r\n 11\r\n22.36960787743583\r\n 21\r\n-25.86502215588161\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-25.86502215588161\r\n 11\r\n22.36960787743583\r\n 21\r\n-26.15066363530239\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.15066363530239\r\n 11\r\n22.36960787743583\r\n 21\r\n-26.43630511472317\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.43630511472317\r\n 11\r\n22.36960787743583\r\n 21\r\n-26.72194659414394\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-26.72194659414394\r\n 11\r\n22.36960787743583\r\n 21\r\n-27.00758807356472\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-27.00758807356472\r\n 11\r\n22.36960787743583\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.36960787743583\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.42890658347569\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.42890658347569\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.48820528951556\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.48820528951556\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.54750399555542\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.54750399555542\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.60680270159528\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.60680270159528\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.66610140763514\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.66610140763514\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.72540011367501\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.72540011367501\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.78469881971487\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.78469881971487\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.84399752575473\r\n 21\r\n-27.2932295529855\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.2932295529855\r\n 11\r\n22.84399752575473\r\n 21\r\n-27.19052264383149\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.19052264383149\r\n 11\r\n22.84399752575473\r\n 21\r\n-27.08781573467747\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-27.08781573467747\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.98510882552347\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.98510882552347\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.88240191636945\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.88240191636945\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.77969500721544\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.77969500721544\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.67698809806143\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.67698809806143\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.57428118890742\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.57428118890742\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.47157427975341\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.40497271752006\r\n 11\r\n22.89778407901819\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n22.89778407901819\r\n 20\r\n-25.40497271752006\r\n 11\r\n22.95157063228166\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n22.95157063228166\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.00535718554512\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.00535718554512\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.05914373880858\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.05914373880858\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.11293029207205\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.11293029207205\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.16671684533551\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.16671684533551\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.22050339859898\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.22050339859898\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.27428995186244\r\n 21\r\n-25.40497271752006\r\n 72\r\n 1\r\n 10\r\n23.27428995186244\r\n 20\r\n-25.40497271752006\r\n 11\r\n23.31403303093202\r\n 21\r\n-25.40615966057396\r\n 72\r\n 1\r\n 10\r\n23.31403303093202\r\n 20\r\n-25.40615966057396\r\n 11\r\n23.35148700554051\r\n 21\r\n-25.40972048973567\r\n 72\r\n 1\r\n 10\r\n23.35148700554051\r\n 20\r\n-25.40972048973567\r\n 11\r\n23.38665591290917\r\n 21\r\n-25.41565520500518\r\n 72\r\n 1\r\n 10\r\n23.38665591290917\r\n 20\r\n-25.41565520500518\r\n 11\r\n23.41954379025928\r\n 21\r\n-25.4239638063825\r\n 72\r\n 1\r\n 10\r\n23.41954379025928\r\n 20\r\n-25.4239638063825\r\n 11\r\n23.45015467481211\r\n 21\r\n-25.43464629386762\r\n 72\r\n 1\r\n 10\r\n23.45015467481211\r\n 20\r\n-25.43464629386762\r\n 11\r\n23.47849260378893\r\n 21\r\n-25.44770266746055\r\n 72\r\n 1\r\n 10\r\n23.47849260378893\r\n 20\r\n-25.44770266746055\r\n 11\r\n23.504561614411\r\n 21\r\n-25.46313292716128\r\n 72\r\n 1\r\n 10\r\n23.504561614411\r\n 20\r\n-25.46313292716128\r\n 11\r\n23.52836574389961\r\n 21\r\n-25.48093707296982\r\n 72\r\n 1\r\n 10\r\n23.52836574389961\r\n 20\r\n-25.48093707296982\r\n 11\r\n23.54962541468169\r\n 21\r\n-25.50152690145588\r\n 72\r\n 1\r\n 10\r\n23.54962541468169\r\n 20\r\n-25.50152690145588\r\n 11\r\n23.56805701196288\r\n 21\r\n-25.52531420918919\r\n 72\r\n 1\r\n 10\r\n23.56805701196288\r\n 20\r\n-25.52531420918919\r\n 11\r\n23.58365851713256\r\n 21\r\n-25.55229899616975\r\n 72\r\n 1\r\n 10\r\n23.58365851713256\r\n 20\r\n-25.55229899616975\r\n 11\r\n23.59642791158008\r\n 21\r\n-25.58248126239756\r\n 72\r\n 1\r\n 10\r\n23.59642791158008\r\n 20\r\n-25.58248126239756\r\n 11\r\n23.60636317669482\r\n 21\r\n-25.61586100787261\r\n 72\r\n 1\r\n 10\r\n23.60636317669482\r\n 20\r\n-25.61586100787261\r\n 11\r\n23.61346229386613\r\n 21\r\n-25.65243823259491\r\n 72\r\n 1\r\n 10\r\n23.61346229386613\r\n 20\r\n-25.65243823259491\r\n 11\r\n23.61772324448339\r\n 21\r\n-25.69221293656446\r\n 72\r\n 1\r\n 10\r\n23.61772324448339\r\n 20\r\n-25.69221293656446\r\n 11\r\n23.61914400993594\r\n 21\r\n-25.73518511978126\r\n 72\r\n 1\r\n 10\r\n23.61914400993594\r\n 20\r\n-25.73518511978126\r\n 11\r\n23.61772324448339\r\n 21\r\n-25.77825419630858\r\n 72\r\n 1\r\n 10\r\n23.61772324448339\r\n 20\r\n-25.77825419630858\r\n 11\r\n23.61346229386613\r\n 21\r\n-25.81831958020969\r\n 72\r\n 1\r\n 10\r\n23.61346229386613\r\n 20\r\n-25.81831958020969\r\n 11\r\n23.60636317669482\r\n 21\r\n-25.85538127148461\r\n 72\r\n 1\r\n 10\r\n23.60636317669482\r\n 20\r\n-25.85538127148461\r\n 11\r\n23.59642791158008\r\n 21\r\n-25.88943927013332\r\n 72\r\n 1\r\n 10\r\n23.59642791158008\r\n 20\r\n-25.88943927013332\r\n 11\r\n23.58365851713256\r\n 21\r\n-25.92049357615583\r\n 72\r\n 1\r\n 10\r\n23.58365851713256\r\n 20\r\n-25.92049357615583\r\n 11\r\n23.56805701196288\r\n 21\r\n-25.94854418955214\r\n 72\r\n 1\r\n 10\r\n23.56805701196288\r\n 20\r\n-25.94854418955214\r\n 11\r\n23.54962541468169\r\n 21\r\n-25.97359111032224\r\n 72\r\n 1\r\n 10\r\n23.54962541468169\r\n 20\r\n-25.97359111032224\r\n 11\r\n23.52836574389961\r\n 21\r\n-25.99563433846615\r\n 72\r\n 1\r\n 10\r\n23.52836574389961\r\n 20\r\n-25.99563433846615\r\n 11\r\n23.504561614411\r\n 21\r\n-26.01489188393252\r\n 72\r\n 1\r\n 10\r\n23.504561614411\r\n 20\r\n-26.01489188393252\r\n 11\r\n23.47849260378893\r\n 21\r\n-26.03158175667005\r\n 72\r\n 1\r\n 10\r\n23.47849260378893\r\n 20\r\n-26.03158175667005\r\n 11\r\n23.45015467481211\r\n 21\r\n-26.04570395667873\r\n 72\r\n 1\r\n 10\r\n23.45015467481211\r\n 20\r\n-26.04570395667873\r\n 11\r\n23.41954379025928\r\n 21\r\n-26.05725848395855\r\n 72\r\n 1\r\n 10\r\n23.41954379025928\r\n 20\r\n-26.05725848395855\r\n 11\r\n23.38665591290917\r\n 21\r\n-26.06624533850953\r\n 72\r\n 1\r\n 10\r\n23.38665591290917\r\n 20\r\n-26.06624533850953\r\n 11\r\n23.35148700554051\r\n 21\r\n-26.07266452033165\r\n 72\r\n 1\r\n 10\r\n23.35148700554051\r\n 20\r\n-26.07266452033165\r\n 11\r\n23.31403303093202\r\n 21\r\n-26.07651602942493\r\n 72\r\n 1\r\n 10\r\n23.31403303093202\r\n 20\r\n-26.07651602942493\r\n 11\r\n23.27428995186244\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.27428995186244\r\n 20\r\n-26.07779986578936\r\n 11\r\n23.22050339859898\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.22050339859898\r\n 20\r\n-26.07779986578936\r\n 11\r\n23.16671684533551\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.16671684533551\r\n 20\r\n-26.07779986578936\r\n 11\r\n23.11293029207205\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.11293029207205\r\n 20\r\n-26.07779986578936\r\n 11\r\n23.05914373880858\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.05914373880858\r\n 20\r\n-26.07779986578936\r\n 11\r\n23.00535718554512\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n23.00535718554512\r\n 20\r\n-26.07779986578936\r\n 11\r\n22.95157063228166\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n22.95157063228166\r\n 20\r\n-26.07779986578936\r\n 11\r\n22.89778407901819\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n22.89778407901819\r\n 20\r\n-26.07779986578936\r\n 11\r\n22.84399752575473\r\n 21\r\n-26.07779986578936\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-26.07779986578936\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.99369647225569\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.99369647225569\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.90959307872203\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.90959307872203\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.82548968518837\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.82548968518837\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.74138629165471\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.74138629165471\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.65728289812105\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.65728289812105\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.57317950458738\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.57317950458738\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.48907611105372\r\n 72\r\n 1\r\n 10\r\n22.84399752575473\r\n 20\r\n-25.48907611105372\r\n 11\r\n22.84399752575473\r\n 21\r\n-25.40497271752006\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\nC5D\r\n330\r\nC5A\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n1030\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 6\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 6\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n1032\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1033\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-113.1621764853685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1034\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.53930392206528\r\n 20\r\n-112.937577791577\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1035\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.48730451208479\r\n 20\r\n-112.7129790977855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1036\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.4353051021043\r\n 20\r\n-112.488380403994\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1037\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.38330569212381\r\n 20\r\n-112.2637817102025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1038\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.33130628214332\r\n 20\r\n-112.0391830164109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1039\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.27930687216283\r\n 20\r\n-111.8145843226194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22730746218234\r\n 20\r\n-111.5899856288279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.17530805220185\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08844858227999\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.00158911235813\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.91472964243627\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n103F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82787017251441\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1040\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.74101070259254\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1041\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.65415123267068\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1042\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.56729176274882\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1043\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1044\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.6510284144572\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1045\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.936669893878\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1046\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.2223113732988\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1047\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.5079528527195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1048\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.7935943321403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1049\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.0792358115611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.3648772909819\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.53604905306696\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.59166581330696\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.64728257354697\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n104F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.70289933378697\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1050\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.75851609402697\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1051\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.81413285426697\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1052\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.86974961450698\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1053\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1054\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.4573135092205\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1055\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.2641082480383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1056\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.0709029868561\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1057\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.877697725674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1058\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.6844924644918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1059\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.4912872033096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.2980819421275\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.1048766809453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92534215141935\r\n 20\r\n-112.0873786910832\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92526948143646\r\n 20\r\n-112.0682133288359\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9251483647983\r\n 20\r\n-112.047376556982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n105F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92497880150488\r\n 20\r\n-112.0248643383004\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1060\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92476079155621\r\n 20\r\n-112.0006726355697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1061\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92449433495227\r\n 20\r\n-111.9747974115686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1062\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92417943169307\r\n 20\r\n-111.947234629076\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1063\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92381608177861\r\n 20\r\n-111.9179802508705\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1064\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92345273186416\r\n 20\r\n-111.8888564094861\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1065\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92313782860495\r\n 20\r\n-111.8614322382571\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1066\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92287137200102\r\n 20\r\n-111.8357117744049\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1067\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92265336205234\r\n 20\r\n-111.8116990551505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1068\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92248379875893\r\n 20\r\n-111.7893981177155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1069\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92236268212077\r\n 20\r\n-111.7688129993209\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92229001213788\r\n 20\r\n-111.7499477371881\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92226578881025\r\n 20\r\n-111.7328063685383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.97600927838015\r\n 20\r\n-111.9725204187714\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02975276795005\r\n 20\r\n-112.2122344690044\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08349625751994\r\n 20\r\n-112.4519485192374\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n106F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.13723974708984\r\n 20\r\n-112.6916625694705\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1070\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.19098323665974\r\n 20\r\n-112.9313766197035\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1071\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.24472672622964\r\n 20\r\n-113.1710906699366\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1072\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.29847021579953\r\n 20\r\n-113.4108047201696\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1073\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.35221370536943\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1074\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.41022050060232\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1075\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46822729583522\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1076\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.52623409106812\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1077\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.58424088630101\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1078\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.6422476815339\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1079\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.7002544767668\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.75826127199969\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.81626806723258\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.87039913004457\r\n 20\r\n-113.4108047201696\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.92453019285656\r\n 20\r\n-113.1710906699366\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.97866125566855\r\n 20\r\n-112.9313766197035\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n107F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.03279231848054\r\n 20\r\n-112.6916625694705\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1080\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.08692338129253\r\n 20\r\n-112.4519485192374\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1081\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14105444410451\r\n 20\r\n-112.2122344690044\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1082\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.1951855069165\r\n 20\r\n-111.9725204187714\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1083\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24931656972849\r\n 20\r\n-111.7328063685383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1084\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24929234640086\r\n 20\r\n-111.7499477371881\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1085\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24921967641797\r\n 20\r\n-111.7688129993209\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1086\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24909855977981\r\n 20\r\n-111.7893981177155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1087\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2489289964864\r\n 20\r\n-111.8116990551505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1088\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24871098653772\r\n 20\r\n-111.8357117744049\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1089\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24844452993378\r\n 20\r\n-111.8614322382571\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24812962667459\r\n 20\r\n-111.8888564094861\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24776627676013\r\n 20\r\n-111.9179802508705\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24740292684567\r\n 20\r\n-111.947234629076\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24708802358647\r\n 20\r\n-111.9747974115686\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24682156698253\r\n 20\r\n-112.0006726355697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24660355703385\r\n 20\r\n-112.0248643383004\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1090\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24643399374044\r\n 20\r\n-112.047376556982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1091\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24631287710229\r\n 20\r\n-112.0682133288359\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1092\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2462402071194\r\n 20\r\n-112.0873786910832\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1093\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.1048766809453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1094\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.2980819421275\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1095\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.4912872033096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1096\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.6844924644918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1097\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.877697725674\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1098\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.0709029868561\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1099\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.2641082480383\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109A\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.4573135092205\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109B\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109C\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30183274403177\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109D\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.35744950427177\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109E\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.41306626451177\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109F\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.46868302475177\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A0\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52429978499178\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A1\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.57991654523178\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A2\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.63553330547178\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A3\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A4\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.3648772909819\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A5\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.0792358115611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A6\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.7935943321403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A7\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.5079528527195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A8\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.2223113732988\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A9\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.936669893878\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AA\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.6510284144572\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AB\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AC\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60525952889515\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AD\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.51936899207851\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AE\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.43347845526188\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10AF\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.34758791844524\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B0\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2616973816286\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B1\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.17580684481197\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B2\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.08991630799533\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B3\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.0040257711787\r\n 20\r\n-111.3653869350364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B4\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.95243546628708\r\n 20\r\n-111.5899856288279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B5\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.90084516139547\r\n 20\r\n-111.8145843226194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B6\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.84925485650385\r\n 20\r\n-112.0391830164109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B7\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.79766455161224\r\n 20\r\n-112.2637817102025\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B8\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.74607424672062\r\n 20\r\n-112.488380403994\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B9\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.694483941829\r\n 20\r\n-112.7129790977855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10BA\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.64289363693739\r\n 20\r\n-112.937577791577\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10BB\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-113.1621764853685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10BC\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-113.1621764853685\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n10BE\r\n330\r\n1032\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n10BD\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 136\r\n 72\r\n 1\r\n 10\r\n23.59130333204577\r\n 20\r\n-113.1621764853685\r\n 11\r\n23.53930392206528\r\n 21\r\n-112.937577791577\r\n 72\r\n 1\r\n 10\r\n23.53930392206528\r\n 20\r\n-112.937577791577\r\n 11\r\n23.48730451208479\r\n 21\r\n-112.7129790977855\r\n 72\r\n 1\r\n 10\r\n23.48730451208479\r\n 20\r\n-112.7129790977855\r\n 11\r\n23.4353051021043\r\n 21\r\n-112.488380403994\r\n 72\r\n 1\r\n 10\r\n23.4353051021043\r\n 20\r\n-112.488380403994\r\n 11\r\n23.38330569212381\r\n 21\r\n-112.2637817102025\r\n 72\r\n 1\r\n 10\r\n23.38330569212381\r\n 20\r\n-112.2637817102025\r\n 11\r\n23.33130628214332\r\n 21\r\n-112.0391830164109\r\n 72\r\n 1\r\n 10\r\n23.33130628214332\r\n 20\r\n-112.0391830164109\r\n 11\r\n23.27930687216283\r\n 21\r\n-111.8145843226194\r\n 72\r\n 1\r\n 10\r\n23.27930687216283\r\n 20\r\n-111.8145843226194\r\n 11\r\n23.22730746218234\r\n 21\r\n-111.5899856288279\r\n 72\r\n 1\r\n 10\r\n23.22730746218234\r\n 20\r\n-111.5899856288279\r\n 11\r\n23.17530805220185\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n23.17530805220185\r\n 20\r\n-111.3653869350364\r\n 11\r\n23.08844858227999\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n23.08844858227999\r\n 20\r\n-111.3653869350364\r\n 11\r\n23.00158911235813\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n23.00158911235813\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.91472964243627\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.91472964243627\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.82787017251441\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.82787017251441\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.74101070259254\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.74101070259254\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.65415123267068\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.65415123267068\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.56729176274882\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.56729176274882\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.48043229282696\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.3653869350364\r\n 11\r\n22.48043229282696\r\n 21\r\n-111.6510284144572\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.6510284144572\r\n 11\r\n22.48043229282696\r\n 21\r\n-111.936669893878\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-111.936669893878\r\n 11\r\n22.48043229282696\r\n 21\r\n-112.2223113732988\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.2223113732988\r\n 11\r\n22.48043229282696\r\n 21\r\n-112.5079528527195\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.5079528527195\r\n 11\r\n22.48043229282696\r\n 21\r\n-112.7935943321403\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-112.7935943321403\r\n 11\r\n22.48043229282696\r\n 21\r\n-113.0792358115611\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.0792358115611\r\n 11\r\n22.48043229282696\r\n 21\r\n-113.3648772909819\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.3648772909819\r\n 11\r\n22.48043229282696\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.53604905306696\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.53604905306696\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.59166581330696\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.59166581330696\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.64728257354697\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.64728257354697\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.70289933378697\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.70289933378697\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.75851609402697\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.75851609402697\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.81413285426697\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.81413285426697\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.86974961450698\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.86974961450698\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.92536637474698\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.6505187704026\r\n 11\r\n22.92536637474698\r\n 21\r\n-113.4573135092205\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.4573135092205\r\n 11\r\n22.92536637474698\r\n 21\r\n-113.2641082480383\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.2641082480383\r\n 11\r\n22.92536637474698\r\n 21\r\n-113.0709029868561\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-113.0709029868561\r\n 11\r\n22.92536637474698\r\n 21\r\n-112.877697725674\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.877697725674\r\n 11\r\n22.92536637474698\r\n 21\r\n-112.6844924644918\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.6844924644918\r\n 11\r\n22.92536637474698\r\n 21\r\n-112.4912872033096\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.4912872033096\r\n 11\r\n22.92536637474698\r\n 21\r\n-112.2980819421275\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.2980819421275\r\n 11\r\n22.92536637474698\r\n 21\r\n-112.1048766809453\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-112.1048766809453\r\n 11\r\n22.92534215141935\r\n 21\r\n-112.0873786910832\r\n 72\r\n 1\r\n 10\r\n22.92534215141935\r\n 20\r\n-112.0873786910832\r\n 11\r\n22.92526948143646\r\n 21\r\n-112.0682133288359\r\n 72\r\n 1\r\n 10\r\n22.92526948143646\r\n 20\r\n-112.0682133288359\r\n 11\r\n22.9251483647983\r\n 21\r\n-112.047376556982\r\n 72\r\n 1\r\n 10\r\n22.9251483647983\r\n 20\r\n-112.047376556982\r\n 11\r\n22.92497880150488\r\n 21\r\n-112.0248643383004\r\n 72\r\n 1\r\n 10\r\n22.92497880150488\r\n 20\r\n-112.0248643383004\r\n 11\r\n22.92476079155621\r\n 21\r\n-112.0006726355697\r\n 72\r\n 1\r\n 10\r\n22.92476079155621\r\n 20\r\n-112.0006726355697\r\n 11\r\n22.92449433495227\r\n 21\r\n-111.9747974115686\r\n 72\r\n 1\r\n 10\r\n22.92449433495227\r\n 20\r\n-111.9747974115686\r\n 11\r\n22.92417943169307\r\n 21\r\n-111.947234629076\r\n 72\r\n 1\r\n 10\r\n22.92417943169307\r\n 20\r\n-111.947234629076\r\n 11\r\n22.92381608177861\r\n 21\r\n-111.9179802508705\r\n 72\r\n 1\r\n 10\r\n22.92381608177861\r\n 20\r\n-111.9179802508705\r\n 11\r\n22.92345273186416\r\n 21\r\n-111.8888564094861\r\n 72\r\n 1\r\n 10\r\n22.92345273186416\r\n 20\r\n-111.8888564094861\r\n 11\r\n22.92313782860495\r\n 21\r\n-111.8614322382571\r\n 72\r\n 1\r\n 10\r\n22.92313782860495\r\n 20\r\n-111.8614322382571\r\n 11\r\n22.92287137200102\r\n 21\r\n-111.8357117744049\r\n 72\r\n 1\r\n 10\r\n22.92287137200102\r\n 20\r\n-111.8357117744049\r\n 11\r\n22.92265336205234\r\n 21\r\n-111.8116990551505\r\n 72\r\n 1\r\n 10\r\n22.92265336205234\r\n 20\r\n-111.8116990551505\r\n 11\r\n22.92248379875893\r\n 21\r\n-111.7893981177155\r\n 72\r\n 1\r\n 10\r\n22.92248379875893\r\n 20\r\n-111.7893981177155\r\n 11\r\n22.92236268212077\r\n 21\r\n-111.7688129993209\r\n 72\r\n 1\r\n 10\r\n22.92236268212077\r\n 20\r\n-111.7688129993209\r\n 11\r\n22.92229001213788\r\n 21\r\n-111.7499477371881\r\n 72\r\n 1\r\n 10\r\n22.92229001213788\r\n 20\r\n-111.7499477371881\r\n 11\r\n22.92226578881025\r\n 21\r\n-111.7328063685383\r\n 72\r\n 1\r\n 10\r\n22.92226578881025\r\n 20\r\n-111.7328063685383\r\n 11\r\n22.97600927838015\r\n 21\r\n-111.9725204187714\r\n 72\r\n 1\r\n 10\r\n22.97600927838015\r\n 20\r\n-111.9725204187714\r\n 11\r\n23.02975276795005\r\n 21\r\n-112.2122344690044\r\n 72\r\n 1\r\n 10\r\n23.02975276795005\r\n 20\r\n-112.2122344690044\r\n 11\r\n23.08349625751994\r\n 21\r\n-112.4519485192374\r\n 72\r\n 1\r\n 10\r\n23.08349625751994\r\n 20\r\n-112.4519485192374\r\n 11\r\n23.13723974708984\r\n 21\r\n-112.6916625694705\r\n 72\r\n 1\r\n 10\r\n23.13723974708984\r\n 20\r\n-112.6916625694705\r\n 11\r\n23.19098323665974\r\n 21\r\n-112.9313766197035\r\n 72\r\n 1\r\n 10\r\n23.19098323665974\r\n 20\r\n-112.9313766197035\r\n 11\r\n23.24472672622964\r\n 21\r\n-113.1710906699366\r\n 72\r\n 1\r\n 10\r\n23.24472672622964\r\n 20\r\n-113.1710906699366\r\n 11\r\n23.29847021579953\r\n 21\r\n-113.4108047201696\r\n 72\r\n 1\r\n 10\r\n23.29847021579953\r\n 20\r\n-113.4108047201696\r\n 11\r\n23.35221370536943\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.35221370536943\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.41022050060232\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.41022050060232\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.46822729583522\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.46822729583522\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.52623409106812\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.52623409106812\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.58424088630101\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.58424088630101\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.6422476815339\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.6422476815339\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.7002544767668\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.7002544767668\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.75826127199969\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.75826127199969\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.81626806723258\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n23.81626806723258\r\n 20\r\n-113.6505187704026\r\n 11\r\n23.87039913004457\r\n 21\r\n-113.4108047201696\r\n 72\r\n 1\r\n 10\r\n23.87039913004457\r\n 20\r\n-113.4108047201696\r\n 11\r\n23.92453019285656\r\n 21\r\n-113.1710906699366\r\n 72\r\n 1\r\n 10\r\n23.92453019285656\r\n 20\r\n-113.1710906699366\r\n 11\r\n23.97866125566855\r\n 21\r\n-112.9313766197035\r\n 72\r\n 1\r\n 10\r\n23.97866125566855\r\n 20\r\n-112.9313766197035\r\n 11\r\n24.03279231848054\r\n 21\r\n-112.6916625694705\r\n 72\r\n 1\r\n 10\r\n24.03279231848054\r\n 20\r\n-112.6916625694705\r\n 11\r\n24.08692338129253\r\n 21\r\n-112.4519485192374\r\n 72\r\n 1\r\n 10\r\n24.08692338129253\r\n 20\r\n-112.4519485192374\r\n 11\r\n24.14105444410451\r\n 21\r\n-112.2122344690044\r\n 72\r\n 1\r\n 10\r\n24.14105444410451\r\n 20\r\n-112.2122344690044\r\n 11\r\n24.1951855069165\r\n 21\r\n-111.9725204187714\r\n 72\r\n 1\r\n 10\r\n24.1951855069165\r\n 20\r\n-111.9725204187714\r\n 11\r\n24.24931656972849\r\n 21\r\n-111.7328063685383\r\n 72\r\n 1\r\n 10\r\n24.24931656972849\r\n 20\r\n-111.7328063685383\r\n 11\r\n24.24929234640086\r\n 21\r\n-111.7499477371881\r\n 72\r\n 1\r\n 10\r\n24.24929234640086\r\n 20\r\n-111.7499477371881\r\n 11\r\n24.24921967641797\r\n 21\r\n-111.7688129993209\r\n 72\r\n 1\r\n 10\r\n24.24921967641797\r\n 20\r\n-111.7688129993209\r\n 11\r\n24.24909855977981\r\n 21\r\n-111.7893981177155\r\n 72\r\n 1\r\n 10\r\n24.24909855977981\r\n 20\r\n-111.7893981177155\r\n 11\r\n24.2489289964864\r\n 21\r\n-111.8116990551505\r\n 72\r\n 1\r\n 10\r\n24.2489289964864\r\n 20\r\n-111.8116990551505\r\n 11\r\n24.24871098653772\r\n 21\r\n-111.8357117744049\r\n 72\r\n 1\r\n 10\r\n24.24871098653772\r\n 20\r\n-111.8357117744049\r\n 11\r\n24.24844452993378\r\n 21\r\n-111.8614322382571\r\n 72\r\n 1\r\n 10\r\n24.24844452993378\r\n 20\r\n-111.8614322382571\r\n 11\r\n24.24812962667459\r\n 21\r\n-111.8888564094861\r\n 72\r\n 1\r\n 10\r\n24.24812962667459\r\n 20\r\n-111.8888564094861\r\n 11\r\n24.24776627676013\r\n 21\r\n-111.9179802508705\r\n 72\r\n 1\r\n 10\r\n24.24776627676013\r\n 20\r\n-111.9179802508705\r\n 11\r\n24.24740292684567\r\n 21\r\n-111.947234629076\r\n 72\r\n 1\r\n 10\r\n24.24740292684567\r\n 20\r\n-111.947234629076\r\n 11\r\n24.24708802358647\r\n 21\r\n-111.9747974115686\r\n 72\r\n 1\r\n 10\r\n24.24708802358647\r\n 20\r\n-111.9747974115686\r\n 11\r\n24.24682156698253\r\n 21\r\n-112.0006726355697\r\n 72\r\n 1\r\n 10\r\n24.24682156698253\r\n 20\r\n-112.0006726355697\r\n 11\r\n24.24660355703385\r\n 21\r\n-112.0248643383004\r\n 72\r\n 1\r\n 10\r\n24.24660355703385\r\n 20\r\n-112.0248643383004\r\n 11\r\n24.24643399374044\r\n 21\r\n-112.047376556982\r\n 72\r\n 1\r\n 10\r\n24.24643399374044\r\n 20\r\n-112.047376556982\r\n 11\r\n24.24631287710229\r\n 21\r\n-112.0682133288359\r\n 72\r\n 1\r\n 10\r\n24.24631287710229\r\n 20\r\n-112.0682133288359\r\n 11\r\n24.2462402071194\r\n 21\r\n-112.0873786910832\r\n 72\r\n 1\r\n 10\r\n24.2462402071194\r\n 20\r\n-112.0873786910832\r\n 11\r\n24.24621598379176\r\n 21\r\n-112.1048766809453\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.1048766809453\r\n 11\r\n24.24621598379176\r\n 21\r\n-112.2980819421275\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.2980819421275\r\n 11\r\n24.24621598379176\r\n 21\r\n-112.4912872033096\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.4912872033096\r\n 11\r\n24.24621598379176\r\n 21\r\n-112.6844924644918\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.6844924644918\r\n 11\r\n24.24621598379176\r\n 21\r\n-112.877697725674\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-112.877697725674\r\n 11\r\n24.24621598379176\r\n 21\r\n-113.0709029868561\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.0709029868561\r\n 11\r\n24.24621598379176\r\n 21\r\n-113.2641082480383\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.2641082480383\r\n 11\r\n24.24621598379176\r\n 21\r\n-113.4573135092205\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.4573135092205\r\n 11\r\n24.24621598379176\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.30183274403177\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.30183274403177\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.35744950427177\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.35744950427177\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.41306626451177\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.41306626451177\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.46868302475177\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.46868302475177\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.52429978499178\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.52429978499178\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.57991654523178\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.57991654523178\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.63553330547178\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.63553330547178\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.69115006571178\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.6505187704026\r\n 11\r\n24.69115006571178\r\n 21\r\n-113.3648772909819\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.3648772909819\r\n 11\r\n24.69115006571178\r\n 21\r\n-113.0792358115611\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-113.0792358115611\r\n 11\r\n24.69115006571178\r\n 21\r\n-112.7935943321403\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.7935943321403\r\n 11\r\n24.69115006571178\r\n 21\r\n-112.5079528527195\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.5079528527195\r\n 11\r\n24.69115006571178\r\n 21\r\n-112.2223113732988\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-112.2223113732988\r\n 11\r\n24.69115006571178\r\n 21\r\n-111.936669893878\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.936669893878\r\n 11\r\n24.69115006571178\r\n 21\r\n-111.6510284144572\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.6510284144572\r\n 11\r\n24.69115006571178\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.60525952889515\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.60525952889515\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.51936899207851\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.51936899207851\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.43347845526188\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.43347845526188\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.34758791844524\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.34758791844524\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.2616973816286\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.2616973816286\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.17580684481197\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.17580684481197\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.08991630799533\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.08991630799533\r\n 20\r\n-111.3653869350364\r\n 11\r\n24.0040257711787\r\n 21\r\n-111.3653869350364\r\n 72\r\n 1\r\n 10\r\n24.0040257711787\r\n 20\r\n-111.3653869350364\r\n 11\r\n23.95243546628708\r\n 21\r\n-111.5899856288279\r\n 72\r\n 1\r\n 10\r\n23.95243546628708\r\n 20\r\n-111.5899856288279\r\n 11\r\n23.90084516139547\r\n 21\r\n-111.8145843226194\r\n 72\r\n 1\r\n 10\r\n23.90084516139547\r\n 20\r\n-111.8145843226194\r\n 11\r\n23.84925485650385\r\n 21\r\n-112.0391830164109\r\n 72\r\n 1\r\n 10\r\n23.84925485650385\r\n 20\r\n-112.0391830164109\r\n 11\r\n23.79766455161224\r\n 21\r\n-112.2637817102025\r\n 72\r\n 1\r\n 10\r\n23.79766455161224\r\n 20\r\n-112.2637817102025\r\n 11\r\n23.74607424672062\r\n 21\r\n-112.488380403994\r\n 72\r\n 1\r\n 10\r\n23.74607424672062\r\n 20\r\n-112.488380403994\r\n 11\r\n23.694483941829\r\n 21\r\n-112.7129790977855\r\n 72\r\n 1\r\n 10\r\n23.694483941829\r\n 20\r\n-112.7129790977855\r\n 11\r\n23.64289363693739\r\n 21\r\n-112.937577791577\r\n 72\r\n 1\r\n 10\r\n23.64289363693739\r\n 20\r\n-112.937577791577\r\n 11\r\n23.59130333204577\r\n 21\r\n-113.1621764853685\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n10BF\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C0\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C1\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60806596028724\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C2\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.6673646663271\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C3\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.72666337236696\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C4\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78596207840683\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C5\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.84526078444669\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C6\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.90455949048655\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C7\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.96385819652642\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C8\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C9\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.5307586385967\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CA\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.4109985067906\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CB\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.2912383749847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CC\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.1714782431787\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CD\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.0517181113727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CE\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.9319579795667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10CF\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.8121978477607\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D0\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D1\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.14969956610886\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D2\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27624222965144\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D3\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.40278489319403\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D4\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.52932755673661\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D5\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.65587022027919\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D6\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.78241288382178\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D7\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90895554736436\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D8\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.6924377159547\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D9\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.6428283409671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DA\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.5932189659795\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DB\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.5436095909919\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DC\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.4940002160043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DD\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.4443908410167\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DE\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.3947814660291\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10DF\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.3451720910415\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E0\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E1\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90895554736436\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E2\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.78241288382178\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E3\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.65587022027919\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E4\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.52932755673661\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E5\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.40278489319403\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E6\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27624222965144\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E7\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.14969956610886\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E8\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.2955627160539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E9\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.2298690515195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10EA\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.1641753869852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10EB\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.0984817224508\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10EC\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.0327880579164\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10ED\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.9670943933821\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10EE\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.9014007288477\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10EF\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.8357070643134\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F0\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F1\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.16752793524503\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F2\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31189896792378\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F3\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.45627000060253\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F4\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.60064103328128\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F5\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.74501206596003\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F6\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.88938309863878\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F7\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03375413131754\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F8\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.770013399779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F9\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.7198226649283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FA\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.6696319300776\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FB\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.6194411952268\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FC\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.5692504603761\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FD\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.5190597255254\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FE\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.4688689906746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10FF\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.4186782558239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1100\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1101\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.97445542527767\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1102\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.77078568655906\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1103\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.56711594784045\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1104\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.36344620912183\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1105\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.15977647040322\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1106\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.9561067316846\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1107\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.75243699296599\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1108\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.3684875209731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1109\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.6537414271518\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110A\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.9389953333305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110B\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.2242492395092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110C\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.5095031456879\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110D\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.7947570518666\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110E\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.0800109580453\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110F\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.365264864224\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1110\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1111\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.6505187704026\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n1113\r\n330\r\n10BF\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n1112\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.60806596028724\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.60806596028724\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.6673646663271\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.6673646663271\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.72666337236696\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.72666337236696\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.78596207840683\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.78596207840683\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.84526078444669\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.84526078444669\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.90455949048655\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.90455949048655\r\n 20\r\n-113.6505187704026\r\n 11\r\n20.96385819652642\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n20.96385819652642\r\n 20\r\n-113.6505187704026\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.6505187704026\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.6505187704026\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.5307586385967\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.5307586385967\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.4109985067906\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.4109985067906\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.2912383749847\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.2912383749847\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.1714782431787\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.1714782431787\r\n 11\r\n21.02315690256628\r\n 21\r\n-113.0517181113727\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-113.0517181113727\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.9319579795667\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.9319579795667\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.8121978477607\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.8121978477607\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.14969956610886\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.14969956610886\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.27624222965144\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.27624222965144\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.40278489319403\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.40278489319403\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.52932755673661\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.52932755673661\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.65587022027919\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.65587022027919\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.78241288382178\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.78241288382178\r\n 20\r\n-112.6924377159547\r\n 11\r\n21.90895554736436\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n21.90895554736436\r\n 20\r\n-112.6924377159547\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.6924377159547\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.6924377159547\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.6428283409671\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.6428283409671\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.5932189659795\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.5932189659795\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.5436095909919\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.5436095909919\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.4940002160043\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.4940002160043\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.4443908410167\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.4443908410167\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.3947814660291\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.3947814660291\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.3451720910415\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.3451720910415\r\n 11\r\n22.03549821090694\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.90895554736436\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.90895554736436\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.78241288382178\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.78241288382178\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.65587022027919\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.65587022027919\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.52932755673661\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.52932755673661\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.40278489319403\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.40278489319403\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.27624222965144\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.27624222965144\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.14969956610886\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.14969956610886\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.2955627160539\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.2955627160539\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.2298690515195\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.2298690515195\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.1641753869852\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.1641753869852\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.0984817224508\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.0984817224508\r\n 11\r\n21.02315690256628\r\n 21\r\n-112.0327880579164\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-112.0327880579164\r\n 11\r\n21.02315690256628\r\n 21\r\n-111.9670943933821\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.9670943933821\r\n 11\r\n21.02315690256628\r\n 21\r\n-111.9014007288477\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.9014007288477\r\n 11\r\n21.02315690256628\r\n 21\r\n-111.8357070643134\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.8357070643134\r\n 11\r\n21.02315690256628\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-111.770013399779\r\n 11\r\n21.16752793524503\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.16752793524503\r\n 20\r\n-111.770013399779\r\n 11\r\n21.31189896792378\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.31189896792378\r\n 20\r\n-111.770013399779\r\n 11\r\n21.45627000060253\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.45627000060253\r\n 20\r\n-111.770013399779\r\n 11\r\n21.60064103328128\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.60064103328128\r\n 20\r\n-111.770013399779\r\n 11\r\n21.74501206596003\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.74501206596003\r\n 20\r\n-111.770013399779\r\n 11\r\n21.88938309863878\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n21.88938309863878\r\n 20\r\n-111.770013399779\r\n 11\r\n22.03375413131754\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n22.03375413131754\r\n 20\r\n-111.770013399779\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.770013399779\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.770013399779\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.7198226649283\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.7198226649283\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.6696319300776\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.6696319300776\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.6194411952268\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.6194411952268\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.5692504603761\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.5692504603761\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.5190597255254\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.5190597255254\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.4688689906746\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.4688689906746\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.4186782558239\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.4186782558239\r\n 11\r\n22.17812516399629\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-111.3684875209731\r\n 11\r\n21.97445542527767\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n21.97445542527767\r\n 20\r\n-111.3684875209731\r\n 11\r\n21.77078568655906\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n21.77078568655906\r\n 20\r\n-111.3684875209731\r\n 11\r\n21.56711594784045\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n21.56711594784045\r\n 20\r\n-111.3684875209731\r\n 11\r\n21.36344620912183\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n21.36344620912183\r\n 20\r\n-111.3684875209731\r\n 11\r\n21.15977647040322\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n21.15977647040322\r\n 20\r\n-111.3684875209731\r\n 11\r\n20.9561067316846\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n20.9561067316846\r\n 20\r\n-111.3684875209731\r\n 11\r\n20.75243699296599\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n20.75243699296599\r\n 20\r\n-111.3684875209731\r\n 11\r\n20.54876725424738\r\n 21\r\n-111.3684875209731\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.3684875209731\r\n 11\r\n20.54876725424738\r\n 21\r\n-111.6537414271518\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.6537414271518\r\n 11\r\n20.54876725424738\r\n 21\r\n-111.9389953333305\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-111.9389953333305\r\n 11\r\n20.54876725424738\r\n 21\r\n-112.2242492395092\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.2242492395092\r\n 11\r\n20.54876725424738\r\n 21\r\n-112.5095031456879\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.5095031456879\r\n 11\r\n20.54876725424738\r\n 21\r\n-112.7947570518666\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-112.7947570518666\r\n 11\r\n20.54876725424738\r\n 21\r\n-113.0800109580453\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.0800109580453\r\n 11\r\n20.54876725424738\r\n 21\r\n-113.365264864224\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-113.365264864224\r\n 11\r\n20.54876725424738\r\n 21\r\n-113.6505187704026\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n1031\r\n330\r\n102E\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n1116\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 7\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 7\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n1118\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1119\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-57.28192701551256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.53930392206528\r\n 20\r\n-57.05732832172105\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.48730451208479\r\n 20\r\n-56.83272962792955\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.4353051021043\r\n 20\r\n-56.60813093413803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.38330569212381\r\n 20\r\n-56.38353224034653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.33130628214332\r\n 20\r\n-56.15893354655502\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.27930687216283\r\n 20\r\n-55.93433485276351\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1120\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.22730746218234\r\n 20\r\n-55.70973615897201\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1121\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.17530805220185\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1122\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08844858227999\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1123\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.00158911235813\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1124\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.91472964243627\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1125\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.82787017251441\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1126\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.74101070259254\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1127\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.65415123267068\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1128\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.56729176274882\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1129\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-55.77077894460128\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.05642042402206\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.34206190344283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.62770338286361\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.91334486228439\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.19898634170517\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1130\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.48462782112594\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1131\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1132\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.53604905306696\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1133\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.59166581330696\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1134\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.64728257354697\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1135\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.70289933378697\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1136\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.75851609402697\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1137\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.81413285426697\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1138\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.86974961450698\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1139\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.57706403936455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.38385877818239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.19065351700021\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.99744825581805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.80424299463589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.61103773345371\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1140\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.41783247227155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1141\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.22462721108938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1142\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92534215141935\r\n 20\r\n-56.20712922122728\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1143\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92526948143646\r\n 20\r\n-56.18796385897995\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1144\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9251483647983\r\n 20\r\n-56.1671270871261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1145\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92497880150488\r\n 20\r\n-56.14461486844445\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1146\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92476079155621\r\n 20\r\n-56.12042316571375\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1147\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92449433495227\r\n 20\r\n-56.09454794171272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1148\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92417943169307\r\n 20\r\n-56.06698515922009\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1149\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92381608177861\r\n 20\r\n-56.03773078101457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92345273186416\r\n 20\r\n-56.00860693963019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92313782860495\r\n 20\r\n-55.98118276840122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92287137200102\r\n 20\r\n-55.95546230454894\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92265336205234\r\n 20\r\n-55.93144958529462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92248379875893\r\n 20\r\n-55.90914864785953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92236268212077\r\n 20\r\n-55.88856352946495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1150\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92229001213788\r\n 20\r\n-55.86969826733215\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1151\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.92226578881025\r\n 20\r\n-55.85255689868239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1152\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.97600927838015\r\n 20\r\n-56.09227094891543\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1153\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02975276795005\r\n 20\r\n-56.33198499914847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1154\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.08349625751994\r\n 20\r\n-56.57169904938151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1155\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.13723974708984\r\n 20\r\n-56.81141309961456\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1156\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.19098323665974\r\n 20\r\n-57.0511271498476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1157\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.24472672622964\r\n 20\r\n-57.29084120008064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1158\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.29847021579953\r\n 20\r\n-57.53055525031368\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1159\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.35221370536943\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.41022050060232\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.46822729583522\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.52623409106812\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.58424088630101\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.6422476815339\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.7002544767668\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1160\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.75826127199969\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1161\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.81626806723258\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1162\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.87039913004457\r\n 20\r\n-57.53055525031368\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1163\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.92453019285656\r\n 20\r\n-57.29084120008064\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1164\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.97866125566855\r\n 20\r\n-57.0511271498476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1165\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.03279231848054\r\n 20\r\n-56.81141309961456\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1166\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.08692338129253\r\n 20\r\n-56.57169904938151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1167\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.14105444410451\r\n 20\r\n-56.33198499914847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1168\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.1951855069165\r\n 20\r\n-56.09227094891543\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1169\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24931656972849\r\n 20\r\n-55.85255689868239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24929234640086\r\n 20\r\n-55.86969826733215\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24921967641797\r\n 20\r\n-55.88856352946495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24909855977981\r\n 20\r\n-55.90914864785953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2489289964864\r\n 20\r\n-55.93144958529462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24871098653772\r\n 20\r\n-55.95546230454894\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24844452993378\r\n 20\r\n-55.98118276840122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1170\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24812962667459\r\n 20\r\n-56.00860693963019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1171\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24776627676013\r\n 20\r\n-56.03773078101457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1172\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24740292684567\r\n 20\r\n-56.06698515922009\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1173\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24708802358647\r\n 20\r\n-56.09454794171272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1174\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24682156698253\r\n 20\r\n-56.12042316571375\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1175\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24660355703385\r\n 20\r\n-56.14461486844445\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1176\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24643399374044\r\n 20\r\n-56.1671270871261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1177\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24631287710229\r\n 20\r\n-56.18796385897995\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1178\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2462402071194\r\n 20\r\n-56.20712922122728\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1179\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.22462721108938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.41783247227155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.61103773345371\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.80424299463589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.99744825581805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.19065351700021\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.38385877818239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1180\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.57706403936455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1181\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1182\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30183274403177\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1183\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.35744950427177\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1184\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.41306626451177\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1185\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.46868302475177\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1186\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52429978499178\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1187\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.57991654523178\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1188\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.63553330547178\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1189\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.48462782112594\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.19898634170517\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.91334486228439\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.62770338286361\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.34206190344283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.05642042402206\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1190\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-55.77077894460128\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1191\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69115006571178\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1192\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60525952889515\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1193\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.51936899207851\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1194\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.43347845526188\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1195\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.34758791844524\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1196\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2616973816286\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1197\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.17580684481197\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1198\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.08991630799533\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1199\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.0040257711787\r\n 20\r\n-55.4851374651805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119A\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.95243546628708\r\n 20\r\n-55.70973615897201\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119B\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.90084516139547\r\n 20\r\n-55.93433485276351\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119C\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.84925485650385\r\n 20\r\n-56.15893354655502\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119D\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.79766455161224\r\n 20\r\n-56.38353224034653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119E\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.74607424672062\r\n 20\r\n-56.60813093413803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119F\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.694483941829\r\n 20\r\n-56.83272962792955\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A0\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.64289363693739\r\n 20\r\n-57.05732832172105\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A1\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-57.28192701551256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A2\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.59130333204577\r\n 20\r\n-57.28192701551256\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n11A4\r\n330\r\n1118\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n11A3\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 136\r\n 72\r\n 1\r\n 10\r\n23.59130333204577\r\n 20\r\n-57.28192701551256\r\n 11\r\n23.53930392206528\r\n 21\r\n-57.05732832172105\r\n 72\r\n 1\r\n 10\r\n23.53930392206528\r\n 20\r\n-57.05732832172105\r\n 11\r\n23.48730451208479\r\n 21\r\n-56.83272962792955\r\n 72\r\n 1\r\n 10\r\n23.48730451208479\r\n 20\r\n-56.83272962792955\r\n 11\r\n23.4353051021043\r\n 21\r\n-56.60813093413803\r\n 72\r\n 1\r\n 10\r\n23.4353051021043\r\n 20\r\n-56.60813093413803\r\n 11\r\n23.38330569212381\r\n 21\r\n-56.38353224034653\r\n 72\r\n 1\r\n 10\r\n23.38330569212381\r\n 20\r\n-56.38353224034653\r\n 11\r\n23.33130628214332\r\n 21\r\n-56.15893354655502\r\n 72\r\n 1\r\n 10\r\n23.33130628214332\r\n 20\r\n-56.15893354655502\r\n 11\r\n23.27930687216283\r\n 21\r\n-55.93433485276351\r\n 72\r\n 1\r\n 10\r\n23.27930687216283\r\n 20\r\n-55.93433485276351\r\n 11\r\n23.22730746218234\r\n 21\r\n-55.70973615897201\r\n 72\r\n 1\r\n 10\r\n23.22730746218234\r\n 20\r\n-55.70973615897201\r\n 11\r\n23.17530805220185\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n23.17530805220185\r\n 20\r\n-55.4851374651805\r\n 11\r\n23.08844858227999\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n23.08844858227999\r\n 20\r\n-55.4851374651805\r\n 11\r\n23.00158911235813\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n23.00158911235813\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.91472964243627\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.91472964243627\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.82787017251441\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.82787017251441\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.74101070259254\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.74101070259254\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.65415123267068\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.65415123267068\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.56729176274882\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.56729176274882\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.48043229282696\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-55.4851374651805\r\n 11\r\n22.48043229282696\r\n 21\r\n-55.77077894460128\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-55.77077894460128\r\n 11\r\n22.48043229282696\r\n 21\r\n-56.05642042402206\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.05642042402206\r\n 11\r\n22.48043229282696\r\n 21\r\n-56.34206190344283\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.34206190344283\r\n 11\r\n22.48043229282696\r\n 21\r\n-56.62770338286361\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.62770338286361\r\n 11\r\n22.48043229282696\r\n 21\r\n-56.91334486228439\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-56.91334486228439\r\n 11\r\n22.48043229282696\r\n 21\r\n-57.19898634170517\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.19898634170517\r\n 11\r\n22.48043229282696\r\n 21\r\n-57.48462782112594\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.48462782112594\r\n 11\r\n22.48043229282696\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.48043229282696\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.53604905306696\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.53604905306696\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.59166581330696\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.59166581330696\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.64728257354697\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.64728257354697\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.70289933378697\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.70289933378697\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.75851609402697\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.75851609402697\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.81413285426697\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.81413285426697\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.86974961450698\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.86974961450698\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.92536637474698\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.77026930054672\r\n 11\r\n22.92536637474698\r\n 21\r\n-57.57706403936455\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.57706403936455\r\n 11\r\n22.92536637474698\r\n 21\r\n-57.38385877818239\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.38385877818239\r\n 11\r\n22.92536637474698\r\n 21\r\n-57.19065351700021\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-57.19065351700021\r\n 11\r\n22.92536637474698\r\n 21\r\n-56.99744825581805\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.99744825581805\r\n 11\r\n22.92536637474698\r\n 21\r\n-56.80424299463589\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.80424299463589\r\n 11\r\n22.92536637474698\r\n 21\r\n-56.61103773345371\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.61103773345371\r\n 11\r\n22.92536637474698\r\n 21\r\n-56.41783247227155\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.41783247227155\r\n 11\r\n22.92536637474698\r\n 21\r\n-56.22462721108938\r\n 72\r\n 1\r\n 10\r\n22.92536637474698\r\n 20\r\n-56.22462721108938\r\n 11\r\n22.92534215141935\r\n 21\r\n-56.20712922122728\r\n 72\r\n 1\r\n 10\r\n22.92534215141935\r\n 20\r\n-56.20712922122728\r\n 11\r\n22.92526948143646\r\n 21\r\n-56.18796385897995\r\n 72\r\n 1\r\n 10\r\n22.92526948143646\r\n 20\r\n-56.18796385897995\r\n 11\r\n22.9251483647983\r\n 21\r\n-56.1671270871261\r\n 72\r\n 1\r\n 10\r\n22.9251483647983\r\n 20\r\n-56.1671270871261\r\n 11\r\n22.92497880150488\r\n 21\r\n-56.14461486844445\r\n 72\r\n 1\r\n 10\r\n22.92497880150488\r\n 20\r\n-56.14461486844445\r\n 11\r\n22.92476079155621\r\n 21\r\n-56.12042316571375\r\n 72\r\n 1\r\n 10\r\n22.92476079155621\r\n 20\r\n-56.12042316571375\r\n 11\r\n22.92449433495227\r\n 21\r\n-56.09454794171272\r\n 72\r\n 1\r\n 10\r\n22.92449433495227\r\n 20\r\n-56.09454794171272\r\n 11\r\n22.92417943169307\r\n 21\r\n-56.06698515922009\r\n 72\r\n 1\r\n 10\r\n22.92417943169307\r\n 20\r\n-56.06698515922009\r\n 11\r\n22.92381608177861\r\n 21\r\n-56.03773078101457\r\n 72\r\n 1\r\n 10\r\n22.92381608177861\r\n 20\r\n-56.03773078101457\r\n 11\r\n22.92345273186416\r\n 21\r\n-56.00860693963019\r\n 72\r\n 1\r\n 10\r\n22.92345273186416\r\n 20\r\n-56.00860693963019\r\n 11\r\n22.92313782860495\r\n 21\r\n-55.98118276840122\r\n 72\r\n 1\r\n 10\r\n22.92313782860495\r\n 20\r\n-55.98118276840122\r\n 11\r\n22.92287137200102\r\n 21\r\n-55.95546230454894\r\n 72\r\n 1\r\n 10\r\n22.92287137200102\r\n 20\r\n-55.95546230454894\r\n 11\r\n22.92265336205234\r\n 21\r\n-55.93144958529462\r\n 72\r\n 1\r\n 10\r\n22.92265336205234\r\n 20\r\n-55.93144958529462\r\n 11\r\n22.92248379875893\r\n 21\r\n-55.90914864785953\r\n 72\r\n 1\r\n 10\r\n22.92248379875893\r\n 20\r\n-55.90914864785953\r\n 11\r\n22.92236268212077\r\n 21\r\n-55.88856352946495\r\n 72\r\n 1\r\n 10\r\n22.92236268212077\r\n 20\r\n-55.88856352946495\r\n 11\r\n22.92229001213788\r\n 21\r\n-55.86969826733215\r\n 72\r\n 1\r\n 10\r\n22.92229001213788\r\n 20\r\n-55.86969826733215\r\n 11\r\n22.92226578881025\r\n 21\r\n-55.85255689868239\r\n 72\r\n 1\r\n 10\r\n22.92226578881025\r\n 20\r\n-55.85255689868239\r\n 11\r\n22.97600927838015\r\n 21\r\n-56.09227094891543\r\n 72\r\n 1\r\n 10\r\n22.97600927838015\r\n 20\r\n-56.09227094891543\r\n 11\r\n23.02975276795005\r\n 21\r\n-56.33198499914847\r\n 72\r\n 1\r\n 10\r\n23.02975276795005\r\n 20\r\n-56.33198499914847\r\n 11\r\n23.08349625751994\r\n 21\r\n-56.57169904938151\r\n 72\r\n 1\r\n 10\r\n23.08349625751994\r\n 20\r\n-56.57169904938151\r\n 11\r\n23.13723974708984\r\n 21\r\n-56.81141309961456\r\n 72\r\n 1\r\n 10\r\n23.13723974708984\r\n 20\r\n-56.81141309961456\r\n 11\r\n23.19098323665974\r\n 21\r\n-57.0511271498476\r\n 72\r\n 1\r\n 10\r\n23.19098323665974\r\n 20\r\n-57.0511271498476\r\n 11\r\n23.24472672622964\r\n 21\r\n-57.29084120008064\r\n 72\r\n 1\r\n 10\r\n23.24472672622964\r\n 20\r\n-57.29084120008064\r\n 11\r\n23.29847021579953\r\n 21\r\n-57.53055525031368\r\n 72\r\n 1\r\n 10\r\n23.29847021579953\r\n 20\r\n-57.53055525031368\r\n 11\r\n23.35221370536943\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.35221370536943\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.41022050060232\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.41022050060232\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.46822729583522\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.46822729583522\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.52623409106812\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.52623409106812\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.58424088630101\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.58424088630101\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.6422476815339\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.6422476815339\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.7002544767668\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.7002544767668\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.75826127199969\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.75826127199969\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.81626806723258\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n23.81626806723258\r\n 20\r\n-57.77026930054672\r\n 11\r\n23.87039913004457\r\n 21\r\n-57.53055525031368\r\n 72\r\n 1\r\n 10\r\n23.87039913004457\r\n 20\r\n-57.53055525031368\r\n 11\r\n23.92453019285656\r\n 21\r\n-57.29084120008064\r\n 72\r\n 1\r\n 10\r\n23.92453019285656\r\n 20\r\n-57.29084120008064\r\n 11\r\n23.97866125566855\r\n 21\r\n-57.0511271498476\r\n 72\r\n 1\r\n 10\r\n23.97866125566855\r\n 20\r\n-57.0511271498476\r\n 11\r\n24.03279231848054\r\n 21\r\n-56.81141309961456\r\n 72\r\n 1\r\n 10\r\n24.03279231848054\r\n 20\r\n-56.81141309961456\r\n 11\r\n24.08692338129253\r\n 21\r\n-56.57169904938151\r\n 72\r\n 1\r\n 10\r\n24.08692338129253\r\n 20\r\n-56.57169904938151\r\n 11\r\n24.14105444410451\r\n 21\r\n-56.33198499914847\r\n 72\r\n 1\r\n 10\r\n24.14105444410451\r\n 20\r\n-56.33198499914847\r\n 11\r\n24.1951855069165\r\n 21\r\n-56.09227094891543\r\n 72\r\n 1\r\n 10\r\n24.1951855069165\r\n 20\r\n-56.09227094891543\r\n 11\r\n24.24931656972849\r\n 21\r\n-55.85255689868239\r\n 72\r\n 1\r\n 10\r\n24.24931656972849\r\n 20\r\n-55.85255689868239\r\n 11\r\n24.24929234640086\r\n 21\r\n-55.86969826733215\r\n 72\r\n 1\r\n 10\r\n24.24929234640086\r\n 20\r\n-55.86969826733215\r\n 11\r\n24.24921967641797\r\n 21\r\n-55.88856352946495\r\n 72\r\n 1\r\n 10\r\n24.24921967641797\r\n 20\r\n-55.88856352946495\r\n 11\r\n24.24909855977981\r\n 21\r\n-55.90914864785953\r\n 72\r\n 1\r\n 10\r\n24.24909855977981\r\n 20\r\n-55.90914864785953\r\n 11\r\n24.2489289964864\r\n 21\r\n-55.93144958529462\r\n 72\r\n 1\r\n 10\r\n24.2489289964864\r\n 20\r\n-55.93144958529462\r\n 11\r\n24.24871098653772\r\n 21\r\n-55.95546230454894\r\n 72\r\n 1\r\n 10\r\n24.24871098653772\r\n 20\r\n-55.95546230454894\r\n 11\r\n24.24844452993378\r\n 21\r\n-55.98118276840122\r\n 72\r\n 1\r\n 10\r\n24.24844452993378\r\n 20\r\n-55.98118276840122\r\n 11\r\n24.24812962667459\r\n 21\r\n-56.00860693963019\r\n 72\r\n 1\r\n 10\r\n24.24812962667459\r\n 20\r\n-56.00860693963019\r\n 11\r\n24.24776627676013\r\n 21\r\n-56.03773078101457\r\n 72\r\n 1\r\n 10\r\n24.24776627676013\r\n 20\r\n-56.03773078101457\r\n 11\r\n24.24740292684567\r\n 21\r\n-56.06698515922009\r\n 72\r\n 1\r\n 10\r\n24.24740292684567\r\n 20\r\n-56.06698515922009\r\n 11\r\n24.24708802358647\r\n 21\r\n-56.09454794171272\r\n 72\r\n 1\r\n 10\r\n24.24708802358647\r\n 20\r\n-56.09454794171272\r\n 11\r\n24.24682156698253\r\n 21\r\n-56.12042316571375\r\n 72\r\n 1\r\n 10\r\n24.24682156698253\r\n 20\r\n-56.12042316571375\r\n 11\r\n24.24660355703385\r\n 21\r\n-56.14461486844445\r\n 72\r\n 1\r\n 10\r\n24.24660355703385\r\n 20\r\n-56.14461486844445\r\n 11\r\n24.24643399374044\r\n 21\r\n-56.1671270871261\r\n 72\r\n 1\r\n 10\r\n24.24643399374044\r\n 20\r\n-56.1671270871261\r\n 11\r\n24.24631287710229\r\n 21\r\n-56.18796385897995\r\n 72\r\n 1\r\n 10\r\n24.24631287710229\r\n 20\r\n-56.18796385897995\r\n 11\r\n24.2462402071194\r\n 21\r\n-56.20712922122728\r\n 72\r\n 1\r\n 10\r\n24.2462402071194\r\n 20\r\n-56.20712922122728\r\n 11\r\n24.24621598379176\r\n 21\r\n-56.22462721108938\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.22462721108938\r\n 11\r\n24.24621598379176\r\n 21\r\n-56.41783247227155\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.41783247227155\r\n 11\r\n24.24621598379176\r\n 21\r\n-56.61103773345371\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.61103773345371\r\n 11\r\n24.24621598379176\r\n 21\r\n-56.80424299463589\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.80424299463589\r\n 11\r\n24.24621598379176\r\n 21\r\n-56.99744825581805\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-56.99744825581805\r\n 11\r\n24.24621598379176\r\n 21\r\n-57.19065351700021\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.19065351700021\r\n 11\r\n24.24621598379176\r\n 21\r\n-57.38385877818239\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.38385877818239\r\n 11\r\n24.24621598379176\r\n 21\r\n-57.57706403936455\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.57706403936455\r\n 11\r\n24.24621598379176\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.24621598379176\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.30183274403177\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.30183274403177\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.35744950427177\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.35744950427177\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.41306626451177\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.41306626451177\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.46868302475177\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.46868302475177\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.52429978499178\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.52429978499178\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.57991654523178\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.57991654523178\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.63553330547178\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.63553330547178\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.69115006571178\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.77026930054672\r\n 11\r\n24.69115006571178\r\n 21\r\n-57.48462782112594\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.48462782112594\r\n 11\r\n24.69115006571178\r\n 21\r\n-57.19898634170517\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-57.19898634170517\r\n 11\r\n24.69115006571178\r\n 21\r\n-56.91334486228439\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.91334486228439\r\n 11\r\n24.69115006571178\r\n 21\r\n-56.62770338286361\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.62770338286361\r\n 11\r\n24.69115006571178\r\n 21\r\n-56.34206190344283\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.34206190344283\r\n 11\r\n24.69115006571178\r\n 21\r\n-56.05642042402206\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-56.05642042402206\r\n 11\r\n24.69115006571178\r\n 21\r\n-55.77077894460128\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-55.77077894460128\r\n 11\r\n24.69115006571178\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.69115006571178\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.60525952889515\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.60525952889515\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.51936899207851\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.51936899207851\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.43347845526188\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.43347845526188\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.34758791844524\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.34758791844524\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.2616973816286\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.2616973816286\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.17580684481197\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.17580684481197\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.08991630799533\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.08991630799533\r\n 20\r\n-55.4851374651805\r\n 11\r\n24.0040257711787\r\n 21\r\n-55.4851374651805\r\n 72\r\n 1\r\n 10\r\n24.0040257711787\r\n 20\r\n-55.4851374651805\r\n 11\r\n23.95243546628708\r\n 21\r\n-55.70973615897201\r\n 72\r\n 1\r\n 10\r\n23.95243546628708\r\n 20\r\n-55.70973615897201\r\n 11\r\n23.90084516139547\r\n 21\r\n-55.93433485276351\r\n 72\r\n 1\r\n 10\r\n23.90084516139547\r\n 20\r\n-55.93433485276351\r\n 11\r\n23.84925485650385\r\n 21\r\n-56.15893354655502\r\n 72\r\n 1\r\n 10\r\n23.84925485650385\r\n 20\r\n-56.15893354655502\r\n 11\r\n23.79766455161224\r\n 21\r\n-56.38353224034653\r\n 72\r\n 1\r\n 10\r\n23.79766455161224\r\n 20\r\n-56.38353224034653\r\n 11\r\n23.74607424672062\r\n 21\r\n-56.60813093413803\r\n 72\r\n 1\r\n 10\r\n23.74607424672062\r\n 20\r\n-56.60813093413803\r\n 11\r\n23.694483941829\r\n 21\r\n-56.83272962792955\r\n 72\r\n 1\r\n 10\r\n23.694483941829\r\n 20\r\n-56.83272962792955\r\n 11\r\n23.64289363693739\r\n 21\r\n-57.05732832172105\r\n 72\r\n 1\r\n 10\r\n23.64289363693739\r\n 20\r\n-57.05732832172105\r\n 11\r\n23.59130333204577\r\n 21\r\n-57.28192701551256\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n11A5\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.60806596028724\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A8\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.6673646663271\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.72666337236696\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AA\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.78596207840683\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AB\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.84526078444669\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AC\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.90455949048655\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AD\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.96385819652642\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AE\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11AF\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.65050916874072\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B0\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.53074903693472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B1\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.41098890512873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B2\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.29122877332273\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B3\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.17146864151673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B4\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.05170850971074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B5\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.93194837790474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.14969956610886\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B8\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27624222965144\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.40278489319403\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BA\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.52932755673661\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BB\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.65587022027919\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BC\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.78241288382178\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BD\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90895554736436\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BE\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.81218824609874\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11BF\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.76257887111115\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C0\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.71296949612354\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C1\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.66336012113594\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C2\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.61375074614835\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C3\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.56414137116075\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C4\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.51453199617315\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C5\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.46492262118556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.90895554736436\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C8\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.78241288382178\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.65587022027919\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CA\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.52932755673661\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CB\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.40278489319403\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CC\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.27624222965144\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CD\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.14969956610886\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CE\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.41531324619796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11CF\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.3496195816636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D0\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.28392591712925\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D1\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.21823225259489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D2\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.15253858806053\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D3\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.08684492352617\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D4\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.02115125899181\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D5\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-55.95545759445746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.02315690256628\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.16752793524503\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D8\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.31189896792378\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.45627000060253\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DA\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.60064103328128\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DB\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.74501206596003\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DC\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.88938309863878\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DD\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.03375413131754\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DE\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.8897639299231\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11DF\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.83957319507236\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E0\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.78938246022163\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E1\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.73919172537089\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E2\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.68900099052016\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E3\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.63881025566943\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E4\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.5886195208187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E5\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.53842878596796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.97445542527767\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E8\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.77078568655906\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.56711594784045\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11EA\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.36344620912183\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11EB\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.15977647040322\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11EC\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.9561067316846\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11ED\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.75243699296599\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11EE\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-55.48823805111723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11EF\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-55.77349195729592\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F0\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.0587458634746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F1\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.34399976965329\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F2\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.62925367583198\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F3\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.91450758201066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F4\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.19976148818935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F5\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.48501539436803\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F6\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F7\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.77026930054672\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n11F9\r\n330\r\n11A5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n11F8\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.60806596028724\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.60806596028724\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.6673646663271\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.6673646663271\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.72666337236696\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.72666337236696\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.78596207840683\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.78596207840683\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.84526078444669\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.84526078444669\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.90455949048655\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.90455949048655\r\n 20\r\n-57.77026930054672\r\n 11\r\n20.96385819652642\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n20.96385819652642\r\n 20\r\n-57.77026930054672\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.77026930054672\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.77026930054672\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.65050916874072\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.65050916874072\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.53074903693472\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.53074903693472\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.41098890512873\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.41098890512873\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.29122877332273\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.29122877332273\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.17146864151673\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.17146864151673\r\n 11\r\n21.02315690256628\r\n 21\r\n-57.05170850971074\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-57.05170850971074\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.93194837790474\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.93194837790474\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.14969956610886\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.14969956610886\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.27624222965144\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.27624222965144\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.40278489319403\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.40278489319403\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.52932755673661\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.52932755673661\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.65587022027919\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.65587022027919\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.78241288382178\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.78241288382178\r\n 20\r\n-56.81218824609874\r\n 11\r\n21.90895554736436\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n21.90895554736436\r\n 20\r\n-56.81218824609874\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.81218824609874\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.81218824609874\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.76257887111115\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.76257887111115\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.71296949612354\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.71296949612354\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.66336012113594\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.66336012113594\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.61375074614835\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.61375074614835\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.56414137116075\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.56414137116075\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.51453199617315\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.51453199617315\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.46492262118556\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.46492262118556\r\n 11\r\n22.03549821090694\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n22.03549821090694\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.90895554736436\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.90895554736436\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.78241288382178\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.78241288382178\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.65587022027919\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.65587022027919\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.52932755673661\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.52932755673661\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.40278489319403\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.40278489319403\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.27624222965144\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.27624222965144\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.14969956610886\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.14969956610886\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.41531324619796\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.41531324619796\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.3496195816636\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.3496195816636\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.28392591712925\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.28392591712925\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.21823225259489\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.21823225259489\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.15253858806053\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.15253858806053\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.08684492352617\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.08684492352617\r\n 11\r\n21.02315690256628\r\n 21\r\n-56.02115125899181\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-56.02115125899181\r\n 11\r\n21.02315690256628\r\n 21\r\n-55.95545759445746\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-55.95545759445746\r\n 11\r\n21.02315690256628\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.02315690256628\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.16752793524503\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.16752793524503\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.31189896792378\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.31189896792378\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.45627000060253\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.45627000060253\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.60064103328128\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.60064103328128\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.74501206596003\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.74501206596003\r\n 20\r\n-55.8897639299231\r\n 11\r\n21.88938309863878\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n21.88938309863878\r\n 20\r\n-55.8897639299231\r\n 11\r\n22.03375413131754\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n22.03375413131754\r\n 20\r\n-55.8897639299231\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.8897639299231\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.8897639299231\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.83957319507236\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.83957319507236\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.78938246022163\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.78938246022163\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.73919172537089\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.73919172537089\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.68900099052016\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.68900099052016\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.63881025566943\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.63881025566943\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.5886195208187\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.5886195208187\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.53842878596796\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.53842878596796\r\n 11\r\n22.17812516399629\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n22.17812516399629\r\n 20\r\n-55.48823805111723\r\n 11\r\n21.97445542527767\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n21.97445542527767\r\n 20\r\n-55.48823805111723\r\n 11\r\n21.77078568655906\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n21.77078568655906\r\n 20\r\n-55.48823805111723\r\n 11\r\n21.56711594784045\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n21.56711594784045\r\n 20\r\n-55.48823805111723\r\n 11\r\n21.36344620912183\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n21.36344620912183\r\n 20\r\n-55.48823805111723\r\n 11\r\n21.15977647040322\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n21.15977647040322\r\n 20\r\n-55.48823805111723\r\n 11\r\n20.9561067316846\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n20.9561067316846\r\n 20\r\n-55.48823805111723\r\n 11\r\n20.75243699296599\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n20.75243699296599\r\n 20\r\n-55.48823805111723\r\n 11\r\n20.54876725424738\r\n 21\r\n-55.48823805111723\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-55.48823805111723\r\n 11\r\n20.54876725424738\r\n 21\r\n-55.77349195729592\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-55.77349195729592\r\n 11\r\n20.54876725424738\r\n 21\r\n-56.0587458634746\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.0587458634746\r\n 11\r\n20.54876725424738\r\n 21\r\n-56.34399976965329\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.34399976965329\r\n 11\r\n20.54876725424738\r\n 21\r\n-56.62925367583198\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.62925367583198\r\n 11\r\n20.54876725424738\r\n 21\r\n-56.91450758201066\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-56.91450758201066\r\n 11\r\n20.54876725424738\r\n 21\r\n-57.19976148818935\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.19976148818935\r\n 11\r\n20.54876725424738\r\n 21\r\n-57.48501539436803\r\n 72\r\n 1\r\n 10\r\n20.54876725424738\r\n 20\r\n-57.48501539436803\r\n 11\r\n20.54876725424738\r\n 21\r\n-57.77026930054672\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n1117\r\n330\r\n1114\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nBLOCK\r\n 5\r\n11FC\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockBegin\r\n 2\r\nblock 8\r\n 70\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 3\r\nblock 8\r\n 1\r\n\r\n 0\r\nPOLYLINE\r\n 5\r\n11FE\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11FF\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.81155122813832\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1200\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.81155122813832\r\n 20\r\n-40.64976393373284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1201\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.12787202909049\r\n 20\r\n-40.64976393373284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1202\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.12787202909049\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1203\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.64728120889813\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1204\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.64728120889813\r\n 20\r\n-40.64976393373284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1205\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.96050142391358\r\n 20\r\n-40.64976393373284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1206\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.96050142391358\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1207\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.81155122813832\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n1208\r\n330\r\n11FE\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n1209\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 8\r\n 72\r\n 1\r\n 10\r\n20.81155122813832\r\n 20\r\n-40.24513746899024\r\n 11\r\n20.81155122813832\r\n 21\r\n-40.64976393373284\r\n 72\r\n 1\r\n 10\r\n20.81155122813832\r\n 20\r\n-40.64976393373284\r\n 11\r\n20.12787202909049\r\n 21\r\n-40.64976393373284\r\n 72\r\n 1\r\n 10\r\n20.12787202909049\r\n 20\r\n-40.64976393373284\r\n 11\r\n20.12787202909049\r\n 21\r\n-42.53026930435646\r\n 72\r\n 1\r\n 10\r\n20.12787202909049\r\n 20\r\n-42.53026930435646\r\n 11\r\n19.64728120889813\r\n 21\r\n-42.53026930435646\r\n 72\r\n 1\r\n 10\r\n19.64728120889813\r\n 20\r\n-42.53026930435646\r\n 11\r\n19.64728120889813\r\n 21\r\n-40.64976393373284\r\n 72\r\n 1\r\n 10\r\n19.64728120889813\r\n 20\r\n-40.64976393373284\r\n 11\r\n18.96050142391358\r\n 21\r\n-40.64976393373284\r\n 72\r\n 1\r\n 10\r\n18.96050142391358\r\n 20\r\n-40.64976393373284\r\n 11\r\n18.96050142391358\r\n 21\r\n-40.24513746899024\r\n 72\r\n 1\r\n 10\r\n18.96050142391358\r\n 20\r\n-40.24513746899024\r\n 11\r\n20.81155122813832\r\n 21\r\n-40.24513746899024\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nSPLINE\r\n 5\r\n120A\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 74\r\n 73\r\n 70\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 10\r\n22.554941798449\r\n 20\r\n-40.30404860178802\r\n 30\r\n0.0\r\n 10\r\n22.63917438306335\r\n 20\r\n-40.34022210438314\r\n 30\r\n0.0\r\n 10\r\n22.71048785960803\r\n 20\r\n-40.39344882963025\r\n 30\r\n0.0\r\n 10\r\n22.76888222808301\r\n 20\r\n-40.46372877752935\r\n 30\r\n0.0\r\n 10\r\n22.81728581965077\r\n 20\r\n-40.52160638168154\r\n 30\r\n0.0\r\n 10\r\n22.85552637953704\r\n 20\r\n-40.58568515770719\r\n 30\r\n0.0\r\n 10\r\n22.88377616251609\r\n 20\r\n-40.65596510560628\r\n 30\r\n0.0\r\n 10\r\n22.91202594549514\r\n 20\r\n-40.72624505350539\r\n 30\r\n0.0\r\n 10\r\n22.92615083698466\r\n 20\r\n-40.80634352353744\r\n 30\r\n0.0\r\n 10\r\n22.92615083698466\r\n 20\r\n-40.89626051570247\r\n 30\r\n0.0\r\n 10\r\n22.92615083698466\r\n 20\r\n-41.00478102348784\r\n 30\r\n0.0\r\n 10\r\n22.89876232787693\r\n 20\r\n-41.11157898353058\r\n 30\r\n0.0\r\n 10\r\n22.84398530966146\r\n 20\r\n-41.21630988628218\r\n 30\r\n0.0\r\n 10\r\n22.78920829144598\r\n 20\r\n-41.32138529858229\r\n 30\r\n0.0\r\n 10\r\n22.69877453495818\r\n 20\r\n-41.39545485151517\r\n 30\r\n0.0\r\n 10\r\n22.57268404019803\r\n 20\r\n-41.43886305462932\r\n 30\r\n0.0\r\n 10\r\n22.67810396204668\r\n 20\r\n-41.48123772909788\r\n 30\r\n0.0\r\n 10\r\n22.75269027930234\r\n 20\r\n-41.54152690008976\r\n 30\r\n0.0\r\n 10\r\n22.79661524673927\r\n 20\r\n-41.61938605805641\r\n 30\r\n0.0\r\n 10\r\n22.84054021417621\r\n 20\r\n-41.69758972557158\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.81661777458696\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.97681471465108\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.97681471465108\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.13029371851896\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.13029371851896\r\n 30\r\n0.0\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.23468011172203\r\n 30\r\n0.0\r\n 10\r\n22.8667229398641\r\n 20\r\n-42.30547682394391\r\n 30\r\n0.0\r\n 10\r\n22.87516342380297\r\n 20\r\n-42.34268385518461\r\n 30\r\n0.0\r\n 10\r\n22.88773802232413\r\n 20\r\n-42.40159498798238\r\n 30\r\n0.0\r\n 10\r\n22.91719358872302\r\n 20\r\n-42.44500319109653\r\n 30\r\n0.0\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.47290846452705\r\n 30\r\n0.0\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.47290846452705\r\n 30\r\n0.0\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n22.43625825898214\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n22.43625825898214\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n22.42178885794409\r\n 20\r\n-42.47962640072329\r\n 30\r\n0.0\r\n 10\r\n22.41145357148834\r\n 20\r\n-42.43880201922308\r\n 30\r\n0.0\r\n 10\r\n22.40525239961489\r\n 20\r\n-42.40779615985583\r\n 30\r\n0.0\r\n 10\r\n22.39285005586799\r\n 20\r\n-42.34371738383018\r\n 30\r\n0.0\r\n 10\r\n22.38613211967175\r\n 20\r\n-42.27808831483618\r\n 30\r\n0.0\r\n 10\r\n22.38509859102618\r\n 20\r\n-42.2109089528738\r\n 30\r\n0.0\r\n 10\r\n22.38509859102618\r\n 20\r\n-42.2109089528738\r\n 30\r\n0.0\r\n 10\r\n22.38199800508945\r\n 20\r\n-41.99851881620815\r\n 30\r\n0.0\r\n 10\r\n22.38199800508945\r\n 20\r\n-41.99851881620815\r\n 30\r\n0.0\r\n 10\r\n22.38010320257257\r\n 20\r\n-41.85279127718208\r\n 30\r\n0.0\r\n 10\r\n22.35495400553024\r\n 20\r\n-41.75563958449803\r\n 30\r\n0.0\r\n 10\r\n22.30655041396248\r\n 20\r\n-41.70706373815602\r\n 30\r\n0.0\r\n 10\r\n22.25814682239472\r\n 20\r\n-41.65848789181399\r\n 30\r\n0.0\r\n 10\r\n22.16736855635839\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n22.03438787062775\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n22.03438787062775\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 10\r\n22.1944125559176\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 10\r\n22.1944125559176\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 10\r\n22.35064763617368\r\n 20\r\n-40.24823805492697\r\n 30\r\n0.0\r\n 10\r\n22.4708814686089\r\n 20\r\n-40.26787509919289\r\n 30\r\n0.0\r\n 10\r\n22.554941798449\r\n 20\r\n-40.30404860178802\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n120B\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 26\r\n 73\r\n 22\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n22.08193018832419\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n22.08193018832419\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n22.18407726946185\r\n 20\r\n-41.25592848436255\r\n 30\r\n0.0\r\n 10\r\n22.2605583892344\r\n 20\r\n-41.24352614061565\r\n 30\r\n0.0\r\n 10\r\n22.31171805719036\r\n 20\r\n-41.21872145312185\r\n 30\r\n0.0\r\n 10\r\n22.4019795589039\r\n 20\r\n-41.1753132500077\r\n 30\r\n0.0\r\n 10\r\n22.44711030976067\r\n 20\r\n-41.08953037242498\r\n 30\r\n0.0\r\n 10\r\n22.44711030976067\r\n 20\r\n-40.96137282037368\r\n 30\r\n0.0\r\n 10\r\n22.44711030976067\r\n 20\r\n-40.82287998186664\r\n 30\r\n0.0\r\n 10\r\n22.403357597098\r\n 20\r\n-40.7298624037649\r\n 30\r\n0.0\r\n 10\r\n22.31602442654692\r\n 20\r\n-40.68232008606845\r\n 30\r\n0.0\r\n 10\r\n22.26693181588211\r\n 20\r\n-40.6554483412835\r\n 30\r\n0.0\r\n 10\r\n22.19337902727203\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n22.0951938059424\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n22.0951938059424\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 30\r\n0.0\r\n 0\r\nHATCH\r\n 5\r\n120C\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 1\r\n 72\r\n 4\r\n 94\r\n 3\r\n 73\r\n 0\r\n 74\r\n 1\r\n 95\r\n 74\r\n 96\r\n 70\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 10\r\n22.554941798449\r\n 20\r\n-40.30404860178802\r\n 10\r\n22.63917438306335\r\n 20\r\n-40.34022210438314\r\n 10\r\n22.71048785960803\r\n 20\r\n-40.39344882963025\r\n 10\r\n22.76888222808301\r\n 20\r\n-40.46372877752935\r\n 10\r\n22.81728581965077\r\n 20\r\n-40.52160638168154\r\n 10\r\n22.85552637953704\r\n 20\r\n-40.58568515770719\r\n 10\r\n22.88377616251609\r\n 20\r\n-40.65596510560628\r\n 10\r\n22.91202594549514\r\n 20\r\n-40.72624505350539\r\n 10\r\n22.92615083698466\r\n 20\r\n-40.80634352353744\r\n 10\r\n22.92615083698466\r\n 20\r\n-40.89626051570247\r\n 10\r\n22.92615083698466\r\n 20\r\n-41.00478102348784\r\n 10\r\n22.89876232787693\r\n 20\r\n-41.11157898353058\r\n 10\r\n22.84398530966146\r\n 20\r\n-41.21630988628218\r\n 10\r\n22.78920829144598\r\n 20\r\n-41.32138529858229\r\n 10\r\n22.69877453495818\r\n 20\r\n-41.39545485151517\r\n 10\r\n22.57268404019803\r\n 20\r\n-41.43886305462932\r\n 10\r\n22.67810396204668\r\n 20\r\n-41.48123772909788\r\n 10\r\n22.75269027930234\r\n 20\r\n-41.54152690008976\r\n 10\r\n22.79661524673927\r\n 20\r\n-41.61938605805641\r\n 10\r\n22.84054021417621\r\n 20\r\n-41.69758972557158\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.81661777458696\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.97681471465108\r\n 10\r\n22.8625888252818\r\n 20\r\n-41.97681471465108\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.13029371851896\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.13029371851896\r\n 10\r\n22.8625888252818\r\n 20\r\n-42.23468011172203\r\n 10\r\n22.8667229398641\r\n 20\r\n-42.30547682394391\r\n 10\r\n22.87516342380297\r\n 20\r\n-42.34268385518461\r\n 10\r\n22.88773802232413\r\n 20\r\n-42.40159498798238\r\n 10\r\n22.91719358872302\r\n 20\r\n-42.44500319109653\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.47290846452705\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.47290846452705\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 10\r\n22.96335786822536\r\n 20\r\n-42.53026930435646\r\n 10\r\n22.43625825898214\r\n 20\r\n-42.53026930435646\r\n 10\r\n22.43625825898214\r\n 20\r\n-42.53026930435646\r\n 10\r\n22.42178885794409\r\n 20\r\n-42.47962640072329\r\n 10\r\n22.41145357148834\r\n 20\r\n-42.43880201922308\r\n 10\r\n22.40525239961489\r\n 20\r\n-42.40779615985583\r\n 10\r\n22.39285005586799\r\n 20\r\n-42.34371738383018\r\n 10\r\n22.38613211967175\r\n 20\r\n-42.27808831483618\r\n 10\r\n22.38509859102618\r\n 20\r\n-42.2109089528738\r\n 10\r\n22.38509859102618\r\n 20\r\n-42.2109089528738\r\n 10\r\n22.38199800508945\r\n 20\r\n-41.99851881620815\r\n 10\r\n22.38199800508945\r\n 20\r\n-41.99851881620815\r\n 10\r\n22.38010320257257\r\n 20\r\n-41.85279127718208\r\n 10\r\n22.35495400553024\r\n 20\r\n-41.75563958449803\r\n 10\r\n22.30655041396248\r\n 20\r\n-41.70706373815602\r\n 10\r\n22.25814682239472\r\n 20\r\n-41.65848789181399\r\n 10\r\n22.16736855635839\r\n 20\r\n-41.63419996864298\r\n 10\r\n22.03438787062775\r\n 20\r\n-41.63419996864298\r\n 10\r\n22.03438787062775\r\n 20\r\n-41.63419996864298\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.63419996864298\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.56809419669918\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.10145601322209\r\n 20\r\n-42.53026930435646\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 10\r\n21.10145601322209\r\n 20\r\n-40.24513746899024\r\n 10\r\n22.1944125559176\r\n 20\r\n-40.24513746899024\r\n 10\r\n22.1944125559176\r\n 20\r\n-40.24513746899024\r\n 10\r\n22.35064763617368\r\n 20\r\n-40.24823805492697\r\n 10\r\n22.4708814686089\r\n 20\r\n-40.26787509919289\r\n 10\r\n22.554941798449\r\n 20\r\n-40.30404860178802\r\n 97\r\n 0\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 1\r\n 72\r\n 4\r\n 94\r\n 3\r\n 73\r\n 0\r\n 74\r\n 1\r\n 95\r\n 26\r\n 96\r\n 22\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 10\r\n21.56809419669918\r\n 20\r\n-41.25592848436255\r\n 10\r\n22.08193018832419\r\n 20\r\n-41.25592848436255\r\n 10\r\n22.08193018832419\r\n 20\r\n-41.25592848436255\r\n 10\r\n22.18407726946185\r\n 20\r\n-41.25592848436255\r\n 10\r\n22.2605583892344\r\n 20\r\n-41.24352614061565\r\n 10\r\n22.31171805719036\r\n 20\r\n-41.21872145312185\r\n 10\r\n22.4019795589039\r\n 20\r\n-41.1753132500077\r\n 10\r\n22.44711030976067\r\n 20\r\n-41.08953037242498\r\n 10\r\n22.44711030976067\r\n 20\r\n-40.96137282037368\r\n 10\r\n22.44711030976067\r\n 20\r\n-40.82287998186664\r\n 10\r\n22.403357597098\r\n 20\r\n-40.7298624037649\r\n 10\r\n22.31602442654692\r\n 20\r\n-40.68232008606845\r\n 10\r\n22.26693181588211\r\n 20\r\n-40.6554483412835\r\n 10\r\n22.19337902727203\r\n 20\r\n-40.64201246889102\r\n 10\r\n22.0951938059424\r\n 20\r\n-40.64201246889102\r\n 10\r\n22.0951938059424\r\n 20\r\n-40.64201246889102\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 10\r\n21.56809419669918\r\n 20\r\n-40.64201246889102\r\n 97\r\n 0\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n120D\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n120E\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.81911958676142\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n120F\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.34472993844252\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1210\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.34472993844252\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1211\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.81911958676142\r\n 20\r\n-40.24513746899024\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1212\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.81911958676142\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n1213\r\n330\r\n120D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n1214\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 4\r\n 72\r\n 1\r\n 10\r\n23.81911958676142\r\n 20\r\n-42.53026930435646\r\n 11\r\n23.34472993844252\r\n 21\r\n-42.53026930435646\r\n 72\r\n 1\r\n 10\r\n23.34472993844252\r\n 20\r\n-42.53026930435646\r\n 11\r\n23.34472993844252\r\n 21\r\n-40.24513746899024\r\n 72\r\n 1\r\n 10\r\n23.34472993844252\r\n 20\r\n-40.24513746899024\r\n 11\r\n23.81911958676142\r\n 21\r\n-40.24513746899024\r\n 72\r\n 1\r\n 10\r\n23.81911958676142\r\n 20\r\n-40.24513746899024\r\n 11\r\n23.81911958676142\r\n 21\r\n-42.53026930435646\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nSPLINE\r\n 5\r\n1215\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 74\r\n 73\r\n 70\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 30\r\n0.0\r\n 10\r\n25.76577079070184\r\n 20\r\n-40.80220940895514\r\n 30\r\n0.0\r\n 10\r\n25.67740409150518\r\n 20\r\n-40.69317213684699\r\n 30\r\n0.0\r\n 10\r\n25.53684419570699\r\n 20\r\n-40.63116041811249\r\n 30\r\n0.0\r\n 10\r\n25.4582960186433\r\n 20\r\n-40.59705397280852\r\n 30\r\n0.0\r\n 10\r\n25.37096284809221\r\n 20\r\n-40.58000075015653\r\n 30\r\n0.0\r\n 10\r\n25.27484468405374\r\n 20\r\n-40.58000075015653\r\n 30\r\n0.0\r\n 10\r\n25.0908765851414\r\n 20\r\n-40.58000075015653\r\n 30\r\n0.0\r\n 10\r\n24.93963689333893\r\n 20\r\n-40.64941942418432\r\n 30\r\n0.0\r\n 10\r\n24.8212978634206\r\n 20\r\n-40.78808451746562\r\n 30\r\n0.0\r\n 10\r\n24.70295883350227\r\n 20\r\n-40.92692186552119\r\n 30\r\n0.0\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.13552239715307\r\n 30\r\n0.0\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.41405836713552\r\n 30\r\n0.0\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.69466139440912\r\n 30\r\n0.0\r\n 10\r\n24.70795422195588\r\n 20\r\n-41.8930988943595\r\n 30\r\n0.0\r\n 10\r\n24.83611177400718\r\n 20\r\n-42.00971537653521\r\n 30\r\n0.0\r\n 10\r\n24.96426932605847\r\n 20\r\n-42.12633185871092\r\n 30\r\n0.0\r\n 10\r\n25.10999686508454\r\n 20\r\n-42.18455397241164\r\n 30\r\n0.0\r\n 10\r\n25.27329439108538\r\n 20\r\n-42.18455397241164\r\n 30\r\n0.0\r\n 10\r\n25.4334913311495\r\n 20\r\n-42.18455397241164\r\n 30\r\n0.0\r\n 10\r\n25.56474946913752\r\n 20\r\n-42.13856194768356\r\n 30\r\n0.0\r\n 10\r\n25.66706880504944\r\n 20\r\n-42.04675015300165\r\n 30\r\n0.0\r\n 10\r\n25.76938814096136\r\n 20\r\n-41.95476610354547\r\n 30\r\n0.0\r\n 10\r\n25.83243338834143\r\n 20\r\n-41.83436001633599\r\n 30\r\n0.0\r\n 10\r\n25.85620454718965\r\n 20\r\n-41.68535963659894\r\n 30\r\n0.0\r\n 10\r\n25.85620454718965\r\n 20\r\n-41.68535963659894\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 30\r\n0.0\r\n 10\r\n25.91511567998742\r\n 20\r\n-42.24501539817778\r\n 30\r\n0.0\r\n 10\r\n25.91511567998742\r\n 20\r\n-42.24501539817778\r\n 30\r\n0.0\r\n 10\r\n25.82313163053125\r\n 20\r\n-42.35301914164036\r\n 30\r\n0.0\r\n 10\r\n25.74044933888526\r\n 20\r\n-42.42915575186438\r\n 30\r\n0.0\r\n 10\r\n25.66706880504944\r\n 20\r\n-42.47342522884984\r\n 30\r\n0.0\r\n 10\r\n25.54097831028929\r\n 20\r\n-42.55059536771944\r\n 30\r\n0.0\r\n 10\r\n25.38594901345305\r\n 20\r\n-42.58918043715423\r\n 30\r\n0.0\r\n 10\r\n25.20198091454071\r\n 20\r\n-42.58918043715423\r\n 30\r\n0.0\r\n 10\r\n24.89915702138725\r\n 20\r\n-42.58918043715423\r\n 30\r\n0.0\r\n 10\r\n24.65111014644926\r\n 20\r\n-42.48427727962838\r\n 30\r\n0.0\r\n 10\r\n24.45784028972674\r\n 20\r\n-42.27464321935092\r\n 30\r\n0.0\r\n 10\r\n24.25630220383963\r\n 20\r\n-42.0639756304279\r\n 30\r\n0.0\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.77579339308675\r\n 30\r\n0.0\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.41009650732748\r\n 30\r\n0.0\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.04043776176017\r\n 30\r\n0.0\r\n 10\r\n24.2573357324852\r\n 20\r\n-40.74398729525442\r\n 30\r\n0.0\r\n 10\r\n24.46094087566347\r\n 20\r\n-40.52091736258449\r\n 30\r\n0.0\r\n 10\r\n24.66454601884173\r\n 20\r\n-40.29784742991457\r\n 30\r\n0.0\r\n 10\r\n24.93378023101401\r\n 20\r\n-40.18622633619248\r\n 30\r\n0.0\r\n 10\r\n25.26864351218029\r\n 20\r\n-40.18622633619248\r\n 30\r\n0.0\r\n 10\r\n25.55906506158685\r\n 20\r\n-40.18622633619248\r\n 30\r\n0.0\r\n 10\r\n25.79229802593827\r\n 20\r\n-40.25995137957682\r\n 30\r\n0.0\r\n 10\r\n25.9685146600088\r\n 20\r\n-40.40705695679699\r\n 30\r\n0.0\r\n 10\r\n26.14473129407932\r\n 20\r\n-40.55450704356568\r\n 30\r\n0.0\r\n 10\r\n26.24584484657141\r\n 20\r\n-40.7381306329295\r\n 30\r\n0.0\r\n 10\r\n26.27168306271078\r\n 20\r\n-40.95827223443696\r\n 30\r\n0.0\r\n 10\r\n26.27168306271078\r\n 20\r\n-40.95827223443696\r\n 30\r\n0.0\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 30\r\n0.0\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 30\r\n0.0\r\n 0\r\nHATCH\r\n 5\r\n1216\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 1\r\n 72\r\n 4\r\n 94\r\n 3\r\n 73\r\n 0\r\n 74\r\n 1\r\n 95\r\n 74\r\n 96\r\n 70\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n9.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n10.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n11.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n12.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n13.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n14.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n15.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n16.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n17.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n18.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n19.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n20.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n21.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n22.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 40\r\n23.0\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 10\r\n25.76577079070184\r\n 20\r\n-40.80220940895514\r\n 10\r\n25.67740409150518\r\n 20\r\n-40.69317213684699\r\n 10\r\n25.53684419570699\r\n 20\r\n-40.63116041811249\r\n 10\r\n25.4582960186433\r\n 20\r\n-40.59705397280852\r\n 10\r\n25.37096284809221\r\n 20\r\n-40.58000075015653\r\n 10\r\n25.27484468405374\r\n 20\r\n-40.58000075015653\r\n 10\r\n25.0908765851414\r\n 20\r\n-40.58000075015653\r\n 10\r\n24.93963689333893\r\n 20\r\n-40.64941942418432\r\n 10\r\n24.8212978634206\r\n 20\r\n-40.78808451746562\r\n 10\r\n24.70295883350227\r\n 20\r\n-40.92692186552119\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.13552239715307\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.41405836713552\r\n 10\r\n24.64387544593023\r\n 20\r\n-41.69466139440912\r\n 10\r\n24.70795422195588\r\n 20\r\n-41.8930988943595\r\n 10\r\n24.83611177400718\r\n 20\r\n-42.00971537653521\r\n 10\r\n24.96426932605847\r\n 20\r\n-42.12633185871092\r\n 10\r\n25.10999686508454\r\n 20\r\n-42.18455397241164\r\n 10\r\n25.27329439108538\r\n 20\r\n-42.18455397241164\r\n 10\r\n25.4334913311495\r\n 20\r\n-42.18455397241164\r\n 10\r\n25.56474946913752\r\n 20\r\n-42.13856194768356\r\n 10\r\n25.66706880504944\r\n 20\r\n-42.04675015300165\r\n 10\r\n25.76938814096136\r\n 20\r\n-41.95476610354547\r\n 10\r\n25.83243338834143\r\n 20\r\n-41.83436001633599\r\n 10\r\n25.85620454718965\r\n 20\r\n-41.68535963659894\r\n 10\r\n25.85620454718965\r\n 20\r\n-41.68535963659894\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.68535963659894\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 10\r\n25.32755464497806\r\n 20\r\n-41.30398756638179\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 10\r\n26.2794345275526\r\n 20\r\n-41.30398756638179\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 10\r\n26.2794345275526\r\n 20\r\n-42.53026930435646\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 10\r\n25.96317476200666\r\n 20\r\n-42.53026930435646\r\n 10\r\n25.91511567998742\r\n 20\r\n-42.24501539817778\r\n 10\r\n25.91511567998742\r\n 20\r\n-42.24501539817778\r\n 10\r\n25.82313163053125\r\n 20\r\n-42.35301914164036\r\n 10\r\n25.74044933888526\r\n 20\r\n-42.42915575186438\r\n 10\r\n25.66706880504944\r\n 20\r\n-42.47342522884984\r\n 10\r\n25.54097831028929\r\n 20\r\n-42.55059536771944\r\n 10\r\n25.38594901345305\r\n 20\r\n-42.58918043715423\r\n 10\r\n25.20198091454071\r\n 20\r\n-42.58918043715423\r\n 10\r\n24.89915702138725\r\n 20\r\n-42.58918043715423\r\n 10\r\n24.65111014644926\r\n 20\r\n-42.48427727962838\r\n 10\r\n24.45784028972674\r\n 20\r\n-42.27464321935092\r\n 10\r\n24.25630220383963\r\n 20\r\n-42.0639756304279\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.77579339308675\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.41009650732748\r\n 10\r\n24.15553316089607\r\n 20\r\n-41.04043776176017\r\n 10\r\n24.2573357324852\r\n 20\r\n-40.74398729525442\r\n 10\r\n24.46094087566347\r\n 20\r\n-40.52091736258449\r\n 10\r\n24.66454601884173\r\n 20\r\n-40.29784742991457\r\n 10\r\n24.93378023101401\r\n 20\r\n-40.18622633619248\r\n 10\r\n25.26864351218029\r\n 20\r\n-40.18622633619248\r\n 10\r\n25.55906506158685\r\n 20\r\n-40.18622633619248\r\n 10\r\n25.79229802593827\r\n 20\r\n-40.25995137957682\r\n 10\r\n25.9685146600088\r\n 20\r\n-40.40705695679699\r\n 10\r\n26.14473129407932\r\n 20\r\n-40.55450704356568\r\n 10\r\n26.24584484657141\r\n 20\r\n-40.7381306329295\r\n 10\r\n26.27168306271078\r\n 20\r\n-40.95827223443696\r\n 10\r\n26.27168306271078\r\n 20\r\n-40.95827223443696\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 10\r\n25.80194429329697\r\n 20\r\n-40.95827223443696\r\n 97\r\n 0\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nENDBLK\r\n 5\r\n11FD\r\n330\r\n11FA\r\n100\r\nAcDbEntity\r\n 8\r\n0\r\n100\r\nAcDbBlockEnd\r\n 0\r\nENDSEC\r\n 0\r\nSECTION\r\n 2\r\nENTITIES\r\n 0\r\nPOLYLINE\r\n 5\r\n41\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n0.0\r\n 20\r\n0.0000161065124161\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n0.0\r\n 20\r\n-128.4999999678622\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n29.99991301740108\r\n 20\r\n-128.4999999678622\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n29.99991301740108\r\n 20\r\n0.0000161065124161\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n0.0\r\n 20\r\n0.0000161065124161\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n47\r\n330\r\n41\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n 0\r\nSPLINE\r\n 5\r\n48\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 23\r\n 73\r\n 19\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n5.216563583764662\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-126.3836778112732\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-125.5000108193066\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-124.61634382734\r\n 30\r\n0.0\r\n 10\r\n5.216563583764662\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n9.78372666855973\r\n 20\r\n-123.9000869441098\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-124.61634382734\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-125.5000108193066\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-126.3836778112732\r\n 30\r\n0.0\r\n 10\r\n9.78372666855973\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n49\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n370\r\n 0\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 23\r\n 73\r\n 19\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n5.216563583764662\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-3.883467779235463\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-3.000016105736708\r\n 30\r\n0.0\r\n 10\r\n4.500005254679479\r\n 20\r\n-2.116349113770124\r\n 30\r\n0.0\r\n 10\r\n5.216563583764662\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n6.100230575731246\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n9.78372666855973\r\n 20\r\n-1.399919975765638\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-2.116349113770124\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-3.000016105736708\r\n 30\r\n0.0\r\n 10\r\n10.49996201994317\r\n 20\r\n-3.883467779235463\r\n 30\r\n0.0\r\n 10\r\n9.78372666855973\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 30\r\n0.0\r\n 0\r\nHATCH\r\n 5\r\n4A\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nPanel\r\n 62\r\n 7\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 3\r\n 92\r\n 1\r\n 93\r\n 4\r\n 72\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0000161065124161\r\n 11\r\n0.0\r\n 21\r\n-128.4999999678622\r\n 72\r\n 1\r\n 10\r\n0.0\r\n 20\r\n-128.4999999678622\r\n 11\r\n29.99991301740108\r\n 21\r\n-128.4999999678622\r\n 72\r\n 1\r\n 10\r\n29.99991301740108\r\n 20\r\n-128.4999999678622\r\n 11\r\n29.99991301740108\r\n 21\r\n0.0000161065124189\r\n 72\r\n 1\r\n 10\r\n29.99991301740108\r\n 20\r\n0.0000161065124161\r\n 11\r\n0.0\r\n 21\r\n0.0000161065124161\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 1\r\n 72\r\n 4\r\n 94\r\n 3\r\n 73\r\n 0\r\n 74\r\n 1\r\n 95\r\n 23\r\n 96\r\n 19\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 10\r\n6.100230575731246\r\n 20\r\n-127.0999131626566\r\n 10\r\n6.100230575731246\r\n 20\r\n-127.0999131626566\r\n 10\r\n5.216563583764662\r\n 20\r\n-127.0999131626566\r\n 10\r\n4.500005254679479\r\n 20\r\n-126.3836778112732\r\n 10\r\n4.500005254679479\r\n 20\r\n-125.5000108193066\r\n 10\r\n4.500005254679479\r\n 20\r\n-124.61634382734\r\n 10\r\n5.216563583764662\r\n 20\r\n-123.9000869441098\r\n 10\r\n6.100230575731246\r\n 20\r\n-123.9000869441098\r\n 10\r\n6.100230575731246\r\n 20\r\n-123.9000869441098\r\n 10\r\n8.900059676593147\r\n 20\r\n-123.9000869441098\r\n 10\r\n8.900059676593147\r\n 20\r\n-123.9000869441098\r\n 10\r\n9.78372666855973\r\n 20\r\n-123.9000869441098\r\n 10\r\n10.49996201994317\r\n 20\r\n-124.61634382734\r\n 10\r\n10.49996201994317\r\n 20\r\n-125.5000108193066\r\n 10\r\n10.49996201994317\r\n 20\r\n-126.3836778112732\r\n 10\r\n9.78372666855973\r\n 20\r\n-127.0999131626566\r\n 10\r\n8.900059676593147\r\n 20\r\n-127.0999131626566\r\n 97\r\n 0\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 1\r\n 72\r\n 4\r\n 94\r\n 3\r\n 73\r\n 0\r\n 74\r\n 1\r\n 95\r\n 23\r\n 96\r\n 19\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 10\r\n6.100230575731246\r\n 20\r\n-4.59989691723995\r\n 10\r\n6.100230575731246\r\n 20\r\n-4.59989691723995\r\n 10\r\n5.216563583764662\r\n 20\r\n-4.59989691723995\r\n 10\r\n4.500005254679479\r\n 20\r\n-3.883467779235463\r\n 10\r\n4.500005254679479\r\n 20\r\n-3.000016105736708\r\n 10\r\n4.500005254679479\r\n 20\r\n-2.116349113770124\r\n 10\r\n5.216563583764662\r\n 20\r\n-1.399919975765638\r\n 10\r\n6.100230575731246\r\n 20\r\n-1.399919975765638\r\n 10\r\n6.100230575731246\r\n 20\r\n-1.399919975765638\r\n 10\r\n8.900059676593147\r\n 20\r\n-1.399919975765638\r\n 10\r\n8.900059676593147\r\n 20\r\n-1.399919975765638\r\n 10\r\n9.78372666855973\r\n 20\r\n-1.399919975765638\r\n 10\r\n10.49996201994317\r\n 20\r\n-2.116349113770124\r\n 10\r\n10.49996201994317\r\n 20\r\n-3.000016105736708\r\n 10\r\n10.49996201994317\r\n 20\r\n-3.883467779235463\r\n 10\r\n9.78372666855973\r\n 20\r\n-4.59989691723995\r\n 10\r\n8.900059676593147\r\n 20\r\n-4.59989691723995\r\n 97\r\n 0\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nSPLINE\r\n 5\r\n4C\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 29\r\n 73\r\n 25\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 10\r\n22.61979460556333\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n22.61979460556333\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n22.61979260534892\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n22.61979260534892\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n22.06744911409592\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-104.5488762330267\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n21.6196862445949\r\n 20\r\n-80.13570203610072\r\n 30\r\n0.0\r\n 10\r\n22.06744911409592\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n22.61979260534892\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n22.61979260534892\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n22.61979460556333\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n22.61979460556333\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n23.17213809681633\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-80.13570203610072\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n23.61990096631735\r\n 20\r\n-104.5488762330267\r\n 30\r\n0.0\r\n 10\r\n23.17213809681633\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n22.61979460556333\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n4D\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 29\r\n 73\r\n 25\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n5.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n6.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n7.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 40\r\n8.0\r\n 10\r\n7.379741692707754\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n7.379741692707754\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n7.379739692493347\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n7.379739692493347\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n6.827396201240349\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-104.5488762330267\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n6.379633331739329\r\n 20\r\n-80.13570203610072\r\n 30\r\n0.0\r\n 10\r\n6.827396201240349\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n7.379739692492705\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n7.379739692492705\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n7.379741692707754\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n7.379741692707754\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n7.93208518396011\r\n 20\r\n-79.6879391665997\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-80.13570203610072\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-80.68804552735372\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-103.9965327417737\r\n 30\r\n0.0\r\n 10\r\n8.379848053461131\r\n 20\r\n-104.5488762330267\r\n 30\r\n0.0\r\n 10\r\n7.93208518396011\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 10\r\n7.379741692707754\r\n 20\r\n-104.9966391025271\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\n4E\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n4F\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496797874972\r\n 20\r\n-49.00787776551284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n50\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49046524927386\r\n 20\r\n-49.64775797637593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n51\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.30546754912454\r\n 20\r\n-50.24372504511347\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n52\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01274061072111\r\n 20\r\n-50.78301739727624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n53\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.62505016648162\r\n 20\r\n-51.25287345841627\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.155161948825413\r\n 20\r\n-51.64053165408401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.61584169017183\r\n 20\r\n-51.93323040983118\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.01985512293764\r\n 20\r\n-52.11820815120853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n57\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.37996797954347\r\n 20\r\n-52.18270330376749\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.740080836148659\r\n 20\r\n-52.11820815120853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.144094268915111\r\n 20\r\n-51.93323040983118\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.604774010260886\r\n 20\r\n-51.64053165408401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5B\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.13488579260468\r\n 20\r\n-51.25287345841627\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5C\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.747195348365834\r\n 20\r\n-50.78301739727624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5D\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.454468409962403\r\n 20\r\n-50.24372504511347\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5E\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.269470709813085\r\n 20\r\n-49.64775797637593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5F\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.20496798033722\r\n 20\r\n-49.00787776551284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n60\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.269470709813085\r\n 20\r\n-48.36798372191638\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n61\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.454468409962403\r\n 20\r\n-47.77197768629792\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n62\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.747195348365834\r\n 20\r\n-47.23262954840103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n63\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.13488579260468\r\n 20\r\n-46.76270919796991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n64\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.604774010260886\r\n 20\r\n-46.3749865247475\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n65\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.144094268915111\r\n 20\r\n-46.08223141847768\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n66\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.740080836148659\r\n 20\r\n-45.89721376890371\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n67\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.37996797954347\r\n 20\r\n-45.83270346576948\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n68\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.01985512293764\r\n 20\r\n-45.89721376890371\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n69\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.61584169017183\r\n 20\r\n-46.08223141847768\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6A\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.155161948825413\r\n 20\r\n-46.3749865247475\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6B\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.62505016648162\r\n 20\r\n-46.76270919796991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6C\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01274061072111\r\n 20\r\n-47.23262954840103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6D\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.30546754912454\r\n 20\r\n-47.77197768629792\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6E\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49046524927386\r\n 20\r\n-48.36798372191638\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n6F\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496797874972\r\n 20\r\n-49.00787776551284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n70\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496797874972\r\n 20\r\n-49.00787776551284\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n71\r\n330\r\n4E\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n 0\r\nPOLYLINE\r\n 5\r\n72\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n73\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n74\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73046524546347\r\n 20\r\n-34.40768915492396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n75\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.54546754531415\r\n 20\r\n-35.00365572554841\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n76\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.25274060691072\r\n 20\r\n-35.54294772079624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n77\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86505016267188\r\n 20\r\n-36.01280354268489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n78\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.39516194501567\r\n 20\r\n-36.40046159323335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n79\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.85584168636144\r\n 20\r\n-36.69316027445937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7A\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25985511912726\r\n 20\r\n-36.87813798838195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7B\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996797573309\r\n 20\r\n-36.94263313701851\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7C\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98008083233827\r\n 20\r\n-36.87813798838195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7D\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38409426510409\r\n 20\r\n-36.69316027445937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7E\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8447740064505\r\n 20\r\n-36.40046159323335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n7F\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37488578879429\r\n 20\r\n-36.01280354268489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n80\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.98719534455545\r\n 20\r\n-35.54294772079624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n81\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.69446840615202\r\n 20\r\n-35.00365572554841\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n82\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5094707060027\r\n 20\r\n-34.40768915492396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n83\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44496797652684\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n84\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5094707060027\r\n 20\r\n-33.1279149004641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.69446840615202\r\n 20\r\n-32.53190836673286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.98719534455545\r\n 20\r\n-31.99255987192071\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37488578879429\r\n 20\r\n-31.52263928223852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8447740064505\r\n 20\r\n-31.13491646389651\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38409426510409\r\n 20\r\n-30.84216128310586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98008083233827\r\n 20\r\n-30.65714360607712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996797573309\r\n 20\r\n-30.59263329902051\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25985511912726\r\n 20\r\n-30.65714360607712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.85584168636144\r\n 20\r\n-30.84216128310586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.39516194501567\r\n 20\r\n-31.13491646389651\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86505016267188\r\n 20\r\n-31.52263928223852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.25274060691072\r\n 20\r\n-31.99255987192071\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.54546754531415\r\n 20\r\n-32.53190836673286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73046524546347\r\n 20\r\n-33.1279149004641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n93\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n95\r\n330\r\n72\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n 0\r\nPOLYLINE\r\n 5\r\n96\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-18.52773944015492\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73046524546347\r\n 20\r\n-19.16761898817499\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.54546754531415\r\n 20\r\n-19.76358555879943\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.25274060691072\r\n 20\r\n-20.30287755404695\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86505016267188\r\n 20\r\n-20.77273337593591\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.39516194501567\r\n 20\r\n-21.16039142648437\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.85584168636144\r\n 20\r\n-21.45309010771039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9E\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25985511912726\r\n 20\r\n-21.63806782163297\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9F\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996797573309\r\n 20\r\n-21.70256297026954\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA0\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98008083233827\r\n 20\r\n-21.63806782163297\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA1\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38409426510409\r\n 20\r\n-21.45309010771039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA2\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8447740064505\r\n 20\r\n-21.16039142648437\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA3\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37488578879429\r\n 20\r\n-20.77273337593591\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA4\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.98719534455545\r\n 20\r\n-20.30287755404695\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA5\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.69446840615202\r\n 20\r\n-19.76358555879943\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA6\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5094707060027\r\n 20\r\n-19.16761898817499\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA7\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.44496797652684\r\n 20\r\n-18.52773944015492\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA8\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5094707060027\r\n 20\r\n-17.88784473371512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nA9\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.69446840615202\r\n 20\r\n-17.29183819998388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAA\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.98719534455545\r\n 20\r\n-16.75248970517173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAB\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37488578879429\r\n 20\r\n-16.28256911548955\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAC\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.8447740064505\r\n 20\r\n-15.89484629714754\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAD\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.38409426510409\r\n 20\r\n-15.60209111635689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAE\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98008083233827\r\n 20\r\n-15.41707343932815\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nAF\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996797573309\r\n 20\r\n-15.35256313227153\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB0\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25985511912726\r\n 20\r\n-15.41707343932815\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB1\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.85584168636144\r\n 20\r\n-15.60209111635689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB2\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.39516194501567\r\n 20\r\n-15.89484629714754\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB3\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86505016267188\r\n 20\r\n-16.28256911548955\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB4\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.25274060691072\r\n 20\r\n-16.75248970517173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB5\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.54546754531415\r\n 20\r\n-17.29183819998388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB6\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73046524546347\r\n 20\r\n-17.88784473371512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB7\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-18.52773944015492\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nB8\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79496797493934\r\n 20\r\n-18.52773944015492\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nB9\r\n330\r\n96\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n 0\r\nPOLYLINE\r\n 5\r\nBA\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBB\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76996770579784\r\n 20\r\n-49.00787639243604\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBC\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70597287182887\r\n 20\r\n-49.64271817644163\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBD\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.52243184648458\r\n 20\r\n-50.23399259109487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBE\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.23200984460383\r\n 20\r\n-50.76903854678432\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nBF\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.84737208102804\r\n 20\r\n-51.23519495389951\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC0\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38118377059732\r\n 20\r\n-51.61980072282996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC1\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.84611012815309\r\n 20\r\n-51.91019476396455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC2\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25481636853548\r\n 20\r\n-52.09371598769314\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996770658462\r\n 20\r\n-52.15770330440525\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98511904463439\r\n 20\r\n-52.09371598769314\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC5\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.39382528501678\r\n 20\r\n-51.91019476396455\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC6\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.85875164257191\r\n 20\r\n-51.61980072282996\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC7\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.39256333214184\r\n 20\r\n-51.23519495389951\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC8\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00792556856604\r\n 20\r\n-50.76903854678432\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC9\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.71750356668529\r\n 20\r\n-50.23399259109487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCA\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.53396254134037\r\n 20\r\n-49.64271817644163\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCB\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.46996770737267\r\n 20\r\n-49.00787639243604\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCC\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.53396254134037\r\n 20\r\n-48.37302088461586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCD\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.71750356668529\r\n 20\r\n-47.78170780990818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCE\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.00792556856604\r\n 20\r\n-47.24660650774268\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nCF\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.39256333214184\r\n 20\r\n-46.78038631755096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD0\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.85875164257191\r\n 20\r\n-46.39571657876335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD1\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.39382528501678\r\n 20\r\n-46.10526663081018\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD2\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.98511904463439\r\n 20\r\n-45.92170581312308\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD3\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.61996770658462\r\n 20\r\n-45.85770346513139\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD4\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.25481636853548\r\n 20\r\n-45.92170581312308\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD5\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.84611012815309\r\n 20\r\n-46.10526663081018\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD6\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38118377059732\r\n 20\r\n-46.39571657876335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD7\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.84737208102804\r\n 20\r\n-46.78038631755096\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD8\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.23200984460383\r\n 20\r\n-47.24660650774268\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nD9\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.52243184648458\r\n 20\r\n-47.78170780990818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDA\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.70597287182887\r\n 20\r\n-48.37302088461586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDB\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76996770579784\r\n 20\r\n-49.00787639243604\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76996770579784\r\n 20\r\n-49.00787639243604\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nDD\r\n330\r\nBA\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n 0\r\nPOLYLINE\r\n 5\r\nDE\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496770960125\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49046498012539\r\n 20\r\n-34.40768915492396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.30546727997607\r\n 20\r\n-35.00365572554841\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01274034157328\r\n 20\r\n-35.54294772079624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.62504989733379\r\n 20\r\n-36.01280354268489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.155161679677585\r\n 20\r\n-36.40046159323335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.615841421024001\r\n 20\r\n-36.69316027445937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.019854853789813\r\n 20\r\n-36.87813798838195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379967710395642\r\n 20\r\n-36.94263313701851\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.74008056700083\r\n 20\r\n-36.87813798838195\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.144093999766642\r\n 20\r\n-36.69316027445937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.604773741113058\r\n 20\r\n-36.40046159323335\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.134885523456853\r\n 20\r\n-36.01280354268489\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.747195079217364\r\n 20\r\n-35.54294772079624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.454468140814575\r\n 20\r\n-35.00365572554841\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.269470440665257\r\n 20\r\n-34.40768915492396\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.204967711189393\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.269470440665257\r\n 20\r\n-33.1279149004641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.454468140814575\r\n 20\r\n-32.53190836673286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.747195079217364\r\n 20\r\n-31.99255987192071\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.134885523456853\r\n 20\r\n-31.52263928223852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.604773741113058\r\n 20\r\n-31.13491646389651\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.144093999766642\r\n 20\r\n-30.84216128310586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.74008056700083\r\n 20\r\n-30.65714360607712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379967710395642\r\n 20\r\n-30.59263329902051\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.019854853789813\r\n 20\r\n-30.65714360607712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.615841421024001\r\n 20\r\n-30.84216128310586\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.155161679677585\r\n 20\r\n-31.13491646389651\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.62504989733379\r\n 20\r\n-31.52263928223852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01274034157328\r\n 20\r\n-31.99255987192071\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.30546727997607\r\n 20\r\n-32.53190836673286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49046498012539\r\n 20\r\n-33.1279149004641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496770960125\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55496770960125\r\n 20\r\n-33.7678096069039\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n101\r\n330\r\nDE\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n 0\r\nSPLINE\r\n 5\r\n102\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 17\r\n 73\r\n 13\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 10\r\n8.904999997773634\r\n 20\r\n-18.52819725778256\r\n 30\r\n0.0\r\n 10\r\n8.904999997773634\r\n 20\r\n-19.37036435961662\r\n 30\r\n0.0\r\n 10\r\n8.222185054212881\r\n 20\r\n-20.05299995644864\r\n 30\r\n0.0\r\n 10\r\n7.379982065206684\r\n 20\r\n-20.05299995644864\r\n 30\r\n0.0\r\n 10\r\n6.537814942097101\r\n 20\r\n-20.05299995644864\r\n 30\r\n0.0\r\n 10\r\n5.854999998536346\r\n 20\r\n-19.37036435961662\r\n 30\r\n0.0\r\n 10\r\n5.854999998536346\r\n 20\r\n-18.52819725778256\r\n 30\r\n0.0\r\n 10\r\n5.854999998536346\r\n 20\r\n-17.68581231055233\r\n 30\r\n0.0\r\n 10\r\n6.537814942097101\r\n 20\r\n-17.00300003426144\r\n 30\r\n0.0\r\n 10\r\n7.379982065206684\r\n 20\r\n-17.00300003426144\r\n 30\r\n0.0\r\n 10\r\n8.222185054212881\r\n 20\r\n-17.00300003426144\r\n 30\r\n0.0\r\n 10\r\n8.904999997773634\r\n 20\r\n-17.68581231055233\r\n 30\r\n0.0\r\n 10\r\n8.904999997773634\r\n 20\r\n-18.52819725778256\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n103\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 17\r\n 73\r\n 13\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 10\r\n25.86999999353217\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 10\r\n25.86999999353217\r\n 20\r\n-66.04292542032695\r\n 30\r\n0.0\r\n 10\r\n24.41492543074608\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n22.61999999434429\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n20.82507455794378\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n19.36999999515768\r\n 20\r\n-66.04292542032695\r\n 30\r\n0.0\r\n 10\r\n19.36999999515768\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 10\r\n19.36999999515768\r\n 20\r\n-62.45307454752369\r\n 30\r\n0.0\r\n 10\r\n20.82507455794378\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n22.61999999434429\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n24.41492543074608\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n25.86999999353217\r\n 20\r\n-62.45307454752369\r\n 30\r\n0.0\r\n 10\r\n25.86999999353217\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n104\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 17\r\n 73\r\n 13\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 10\r\n10.62999999734255\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 10\r\n10.62999999734255\r\n 20\r\n-66.04292542032695\r\n 30\r\n0.0\r\n 10\r\n9.174925434556462\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n7.379999998154349\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n5.58507456175384\r\n 20\r\n-67.49799998311305\r\n 30\r\n0.0\r\n 10\r\n4.129999998967748\r\n 20\r\n-66.04292542032695\r\n 30\r\n0.0\r\n 10\r\n4.129999998967748\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 10\r\n4.129999998967748\r\n 20\r\n-62.45307454752369\r\n 30\r\n0.0\r\n 10\r\n5.58507456175384\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n7.379999998154349\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n9.174925434556462\r\n 20\r\n-60.99799998473792\r\n 30\r\n0.0\r\n 10\r\n10.62999999734255\r\n 20\r\n-62.45307454752369\r\n 30\r\n0.0\r\n 10\r\n10.62999999734255\r\n 20\r\n-64.24799998392484\r\n 30\r\n0.0\r\n 0\r\nSPLINE\r\n 5\r\n105\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nHoles\r\n 62\r\n 1\r\n370\r\n 9\r\n100\r\nAcDbSpline\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 70\r\n 11\r\n 71\r\n 3\r\n 72\r\n 17\r\n 73\r\n 13\r\n 74\r\n 0\r\n 42\r\n0.0000000001\r\n 43\r\n0.0000000001\r\n 12\r\n1.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 13\r\n1.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n0.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n1.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n2.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n3.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 40\r\n4.0\r\n 10\r\n16.60028805571356\r\n 20\r\n-109.9679675678604\r\n 30\r\n0.0\r\n 10\r\n16.60028805571356\r\n 20\r\n-110.851640623195\r\n 30\r\n0.0\r\n 10\r\n15.88372583367003\r\n 20\r\n-111.5682028452385\r\n 30\r\n0.0\r\n 10\r\n15.00005277833575\r\n 20\r\n-111.5682028452385\r\n 30\r\n0.0\r\n 10\r\n14.11637972300114\r\n 20\r\n-111.5682028452385\r\n 30\r\n0.0\r\n 10\r\n13.39978222318009\r\n 20\r\n-110.851640623195\r\n 30\r\n0.0\r\n 10\r\n13.39978222318009\r\n 20\r\n-109.9679675678604\r\n 30\r\n0.0\r\n 10\r\n13.39978222318009\r\n 20\r\n-109.0842945125258\r\n 30\r\n0.0\r\n 10\r\n14.11637972300114\r\n 20\r\n-108.3676970127048\r\n 30\r\n0.0\r\n 10\r\n15.00005277833575\r\n 20\r\n-108.3676970127048\r\n 30\r\n0.0\r\n 10\r\n15.88372583367003\r\n 20\r\n-108.3676970127048\r\n 30\r\n0.0\r\n 10\r\n16.60028805571356\r\n 20\r\n-109.0842945125258\r\n 30\r\n0.0\r\n 10\r\n16.60028805571356\r\n 20\r\n-109.9679675678604\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\n107\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n108\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.965132648747659\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n109\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.925835682628604\r\n 20\r\n-65.89276720888543\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10A\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.886272259905612\r\n 20\r\n-65.88821288685575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10B\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.846692688297532\r\n 20\r\n-65.88753833446826\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10C\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.807347275523216\r\n 20\r\n-65.8907294214485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10D\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.768486329301513\r\n 20\r\n-65.897772017522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10E\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.730360157351273\r\n 20\r\n-65.90865199241433\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n10F\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.693219067391348\r\n 20\r\n-65.92335521585105\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n110\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.657313367140586\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n111\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.590766839612565\r\n 20\r\n-65.98982705478554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n112\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.536737716637689\r\n 20\r\n-66.04836407174545\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n113\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.495825525574817\r\n 20\r\n-66.11523391341032\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n114\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.468629793782809\r\n 20\r\n-66.18819188475304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n115\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.455750048620521\r\n 20\r\n-66.26499329074647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n116\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.457785817446815\r\n 20\r\n-66.34339343636354\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n117\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.475336627620548\r\n 20\r\n-66.42114762657712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n118\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.50900200650058\r\n 20\r\n-66.4960111663601\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n119\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.530819823123476\r\n 20\r\n-66.52993257235579\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11A\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.555580774053497\r\n 20\r\n-66.56119344953338\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11B\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.58309510989087\r\n 20\r\n-66.58965249514834\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11C\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.613173081235822\r\n 20\r\n-66.61516840645619\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11D\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.645624938688579\r\n 20\r\n-66.63759988071239\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11E\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.680260932849367\r\n 20\r\n-66.65680561517244\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n11F\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.716891314318413\r\n 20\r\n-66.67264430709184\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n120\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.755326333695943\r\n 20\r\n-66.68497465372606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n121\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.768405248440972\r\n 20\r\n-66.6882448029562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n122\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.781538665673169\r\n 20\r\n-66.69107893228899\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n123\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.794716492339355\r\n 20\r\n-66.69347704172442\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n124\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.807928635386352\r\n 20\r\n-66.6954391312625\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n125\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.82116500176098\r\n 20\r\n-66.69696520090324\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n126\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.834415498410058\r\n 20\r\n-66.69805525064662\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n127\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.847670032280408\r\n 20\r\n-66.69870928049265\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n128\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.860918510318851\r\n 20\r\n-66.69892729044132\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n129\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.887213941767254\r\n 20\r\n-66.69806467082958\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12A\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.913345865754149\r\n 20\r\n-66.69548219495607\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12B\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.939247668128553\r\n 20\r\n-66.69118793726332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12C\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.964852734739482\r\n 20\r\n-66.6851899721939\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12D\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.990094451435951\r\n 20\r\n-66.67749637419031\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12E\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.014906204066976\r\n 20\r\n-66.66811521769512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n12F\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.039221378481571\r\n 20\r\n-66.65705457715087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n130\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.062973360528754\r\n 20\r\n-66.64432252700011\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n131\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.096902168096769\r\n 20\r\n-66.62250504681232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n132\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.128182558510499\r\n 20\r\n-66.59774645092804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n133\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.156669191804158\r\n 20\r\n-66.57023850735769\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n134\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.182216728011964\r\n 20\r\n-66.54017298411165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n135\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.204679827168132\r\n 20\r\n-66.50774164920037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n136\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.223913149306878\r\n 20\r\n-66.47313627063421\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n137\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.239771354462419\r\n 20\r\n-66.43654861642364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n138\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.25210910266897\r\n 20\r\n-66.39817045457902\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n139\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.260649171399202\r\n 20\r\n-66.35871805544099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13A\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.265232763283094\r\n 20\r\n-66.31906783246066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13B\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.265892176090818\r\n 20\r\n-66.27945798169304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13C\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.262659707592547\r\n 20\r\n-66.24012669919317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13D\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.255567655558459\r\n 20\r\n-66.20131218101609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13E\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.244648317758726\r\n 20\r\n-66.16325262321685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n13F\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.229933991963522\r\n 20\r\n-66.12618622185045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n140\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.211456975943022\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n141\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.189639159320127\r\n 20\r\n-66.05642236540392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n142\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.164878208390105\r\n 20\r\n-66.02514197499019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n143\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.137363872552732\r\n 20\r\n-65.99665534169654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n144\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.10728590120778\r\n 20\r\n-65.97110780548873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n145\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.074834043755024\r\n 20\r\n-65.94864470633256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n146\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.040198049594236\r\n 20\r\n-65.92941138419381\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n147\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.003567668125189\r\n 20\r\n-65.91355317903827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n148\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.965132648747659\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n149\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.965132648747659\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n14B\r\n330\r\n107\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n14A\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n3.965132648747659\r\n 20\r\n-65.90121543083173\r\n 11\r\n3.925835682628604\r\n 21\r\n-65.89276720888543\r\n 72\r\n 1\r\n 10\r\n3.925835682628604\r\n 20\r\n-65.89276720888543\r\n 11\r\n3.886272259905612\r\n 21\r\n-65.88821288685575\r\n 72\r\n 1\r\n 10\r\n3.886272259905612\r\n 20\r\n-65.88821288685575\r\n 11\r\n3.846692688297532\r\n 21\r\n-65.88753833446826\r\n 72\r\n 1\r\n 10\r\n3.846692688297532\r\n 20\r\n-65.88753833446826\r\n 11\r\n3.807347275523216\r\n 21\r\n-65.8907294214485\r\n 72\r\n 1\r\n 10\r\n3.807347275523216\r\n 20\r\n-65.8907294214485\r\n 11\r\n3.768486329301513\r\n 21\r\n-65.897772017522\r\n 72\r\n 1\r\n 10\r\n3.768486329301513\r\n 20\r\n-65.897772017522\r\n 11\r\n3.730360157351273\r\n 21\r\n-65.90865199241433\r\n 72\r\n 1\r\n 10\r\n3.730360157351273\r\n 20\r\n-65.90865199241433\r\n 11\r\n3.693219067391348\r\n 21\r\n-65.92335521585105\r\n 72\r\n 1\r\n 10\r\n3.693219067391348\r\n 20\r\n-65.92335521585105\r\n 11\r\n3.657313367140586\r\n 21\r\n-65.94186755755767\r\n 72\r\n 1\r\n 10\r\n3.657313367140586\r\n 20\r\n-65.94186755755767\r\n 11\r\n3.590766839612565\r\n 21\r\n-65.98982705478554\r\n 72\r\n 1\r\n 10\r\n3.590766839612565\r\n 20\r\n-65.98982705478554\r\n 11\r\n3.536737716637689\r\n 21\r\n-66.04836407174545\r\n 72\r\n 1\r\n 10\r\n3.536737716637689\r\n 20\r\n-66.04836407174545\r\n 11\r\n3.495825525574817\r\n 21\r\n-66.11523391341032\r\n 72\r\n 1\r\n 10\r\n3.495825525574817\r\n 20\r\n-66.11523391341032\r\n 11\r\n3.468629793782809\r\n 21\r\n-66.18819188475304\r\n 72\r\n 1\r\n 10\r\n3.468629793782809\r\n 20\r\n-66.18819188475304\r\n 11\r\n3.455750048620521\r\n 21\r\n-66.26499329074647\r\n 72\r\n 1\r\n 10\r\n3.455750048620521\r\n 20\r\n-66.26499329074647\r\n 11\r\n3.457785817446815\r\n 21\r\n-66.34339343636354\r\n 72\r\n 1\r\n 10\r\n3.457785817446815\r\n 20\r\n-66.34339343636354\r\n 11\r\n3.475336627620548\r\n 21\r\n-66.42114762657712\r\n 72\r\n 1\r\n 10\r\n3.475336627620548\r\n 20\r\n-66.42114762657712\r\n 11\r\n3.50900200650058\r\n 21\r\n-66.4960111663601\r\n 72\r\n 1\r\n 10\r\n3.50900200650058\r\n 20\r\n-66.4960111663601\r\n 11\r\n3.530819823123476\r\n 21\r\n-66.52993257235579\r\n 72\r\n 1\r\n 10\r\n3.530819823123476\r\n 20\r\n-66.52993257235579\r\n 11\r\n3.555580774053497\r\n 21\r\n-66.56119344953338\r\n 72\r\n 1\r\n 10\r\n3.555580774053497\r\n 20\r\n-66.56119344953338\r\n 11\r\n3.58309510989087\r\n 21\r\n-66.58965249514834\r\n 72\r\n 1\r\n 10\r\n3.58309510989087\r\n 20\r\n-66.58965249514834\r\n 11\r\n3.613173081235822\r\n 21\r\n-66.61516840645619\r\n 72\r\n 1\r\n 10\r\n3.613173081235822\r\n 20\r\n-66.61516840645619\r\n 11\r\n3.645624938688579\r\n 21\r\n-66.63759988071239\r\n 72\r\n 1\r\n 10\r\n3.645624938688579\r\n 20\r\n-66.63759988071239\r\n 11\r\n3.680260932849367\r\n 21\r\n-66.65680561517244\r\n 72\r\n 1\r\n 10\r\n3.680260932849367\r\n 20\r\n-66.65680561517244\r\n 11\r\n3.716891314318413\r\n 21\r\n-66.67264430709184\r\n 72\r\n 1\r\n 10\r\n3.716891314318413\r\n 20\r\n-66.67264430709184\r\n 11\r\n3.755326333695943\r\n 21\r\n-66.68497465372606\r\n 72\r\n 1\r\n 10\r\n3.755326333695943\r\n 20\r\n-66.68497465372606\r\n 11\r\n3.768405248440972\r\n 21\r\n-66.6882448029562\r\n 72\r\n 1\r\n 10\r\n3.768405248440972\r\n 20\r\n-66.6882448029562\r\n 11\r\n3.781538665673169\r\n 21\r\n-66.69107893228899\r\n 72\r\n 1\r\n 10\r\n3.781538665673169\r\n 20\r\n-66.69107893228899\r\n 11\r\n3.794716492339355\r\n 21\r\n-66.69347704172442\r\n 72\r\n 1\r\n 10\r\n3.794716492339355\r\n 20\r\n-66.69347704172442\r\n 11\r\n3.807928635386352\r\n 21\r\n-66.6954391312625\r\n 72\r\n 1\r\n 10\r\n3.807928635386352\r\n 20\r\n-66.6954391312625\r\n 11\r\n3.82116500176098\r\n 21\r\n-66.69696520090324\r\n 72\r\n 1\r\n 10\r\n3.82116500176098\r\n 20\r\n-66.69696520090324\r\n 11\r\n3.834415498410058\r\n 21\r\n-66.69805525064662\r\n 72\r\n 1\r\n 10\r\n3.834415498410058\r\n 20\r\n-66.69805525064662\r\n 11\r\n3.847670032280408\r\n 21\r\n-66.69870928049265\r\n 72\r\n 1\r\n 10\r\n3.847670032280408\r\n 20\r\n-66.69870928049265\r\n 11\r\n3.860918510318851\r\n 21\r\n-66.69892729044132\r\n 72\r\n 1\r\n 10\r\n3.860918510318851\r\n 20\r\n-66.69892729044132\r\n 11\r\n3.887213941767254\r\n 21\r\n-66.69806467082958\r\n 72\r\n 1\r\n 10\r\n3.887213941767254\r\n 20\r\n-66.69806467082958\r\n 11\r\n3.913345865754149\r\n 21\r\n-66.69548219495607\r\n 72\r\n 1\r\n 10\r\n3.913345865754149\r\n 20\r\n-66.69548219495607\r\n 11\r\n3.939247668128553\r\n 21\r\n-66.69118793726332\r\n 72\r\n 1\r\n 10\r\n3.939247668128553\r\n 20\r\n-66.69118793726332\r\n 11\r\n3.964852734739482\r\n 21\r\n-66.6851899721939\r\n 72\r\n 1\r\n 10\r\n3.964852734739482\r\n 20\r\n-66.6851899721939\r\n 11\r\n3.990094451435951\r\n 21\r\n-66.67749637419031\r\n 72\r\n 1\r\n 10\r\n3.990094451435951\r\n 20\r\n-66.67749637419031\r\n 11\r\n4.014906204066976\r\n 21\r\n-66.66811521769512\r\n 72\r\n 1\r\n 10\r\n4.014906204066976\r\n 20\r\n-66.66811521769512\r\n 11\r\n4.039221378481571\r\n 21\r\n-66.65705457715087\r\n 72\r\n 1\r\n 10\r\n4.039221378481571\r\n 20\r\n-66.65705457715087\r\n 11\r\n4.062973360528754\r\n 21\r\n-66.64432252700011\r\n 72\r\n 1\r\n 10\r\n4.062973360528754\r\n 20\r\n-66.64432252700011\r\n 11\r\n4.096902168096769\r\n 21\r\n-66.62250504681232\r\n 72\r\n 1\r\n 10\r\n4.096902168096769\r\n 20\r\n-66.62250504681232\r\n 11\r\n4.128182558510499\r\n 21\r\n-66.59774645092804\r\n 72\r\n 1\r\n 10\r\n4.128182558510499\r\n 20\r\n-66.59774645092804\r\n 11\r\n4.156669191804158\r\n 21\r\n-66.57023850735769\r\n 72\r\n 1\r\n 10\r\n4.156669191804158\r\n 20\r\n-66.57023850735769\r\n 11\r\n4.182216728011964\r\n 21\r\n-66.54017298411165\r\n 72\r\n 1\r\n 10\r\n4.182216728011964\r\n 20\r\n-66.54017298411165\r\n 11\r\n4.204679827168132\r\n 21\r\n-66.50774164920037\r\n 72\r\n 1\r\n 10\r\n4.204679827168132\r\n 20\r\n-66.50774164920037\r\n 11\r\n4.223913149306878\r\n 21\r\n-66.47313627063421\r\n 72\r\n 1\r\n 10\r\n4.223913149306878\r\n 20\r\n-66.47313627063421\r\n 11\r\n4.239771354462419\r\n 21\r\n-66.43654861642364\r\n 72\r\n 1\r\n 10\r\n4.239771354462419\r\n 20\r\n-66.43654861642364\r\n 11\r\n4.25210910266897\r\n 21\r\n-66.39817045457902\r\n 72\r\n 1\r\n 10\r\n4.25210910266897\r\n 20\r\n-66.39817045457902\r\n 11\r\n4.260649171399202\r\n 21\r\n-66.35871805544099\r\n 72\r\n 1\r\n 10\r\n4.260649171399202\r\n 20\r\n-66.35871805544099\r\n 11\r\n4.265232763283094\r\n 21\r\n-66.31906783246066\r\n 72\r\n 1\r\n 10\r\n4.265232763283094\r\n 20\r\n-66.31906783246066\r\n 11\r\n4.265892176090818\r\n 21\r\n-66.27945798169304\r\n 72\r\n 1\r\n 10\r\n4.265892176090818\r\n 20\r\n-66.27945798169304\r\n 11\r\n4.262659707592547\r\n 21\r\n-66.24012669919317\r\n 72\r\n 1\r\n 10\r\n4.262659707592547\r\n 20\r\n-66.24012669919317\r\n 11\r\n4.255567655558459\r\n 21\r\n-66.20131218101609\r\n 72\r\n 1\r\n 10\r\n4.255567655558459\r\n 20\r\n-66.20131218101609\r\n 11\r\n4.244648317758726\r\n 21\r\n-66.16325262321685\r\n 72\r\n 1\r\n 10\r\n4.244648317758726\r\n 20\r\n-66.16325262321685\r\n 11\r\n4.229933991963522\r\n 21\r\n-66.12618622185045\r\n 72\r\n 1\r\n 10\r\n4.229933991963522\r\n 20\r\n-66.12618622185045\r\n 11\r\n4.211456975943022\r\n 21\r\n-66.09035117297194\r\n 72\r\n 1\r\n 10\r\n4.211456975943022\r\n 20\r\n-66.09035117297194\r\n 11\r\n4.189639159320127\r\n 21\r\n-66.05642236540392\r\n 72\r\n 1\r\n 10\r\n4.189639159320127\r\n 20\r\n-66.05642236540392\r\n 11\r\n4.164878208390105\r\n 21\r\n-66.02514197499019\r\n 72\r\n 1\r\n 10\r\n4.164878208390105\r\n 20\r\n-66.02514197499019\r\n 11\r\n4.137363872552732\r\n 21\r\n-65.99665534169654\r\n 72\r\n 1\r\n 10\r\n4.137363872552732\r\n 20\r\n-65.99665534169654\r\n 11\r\n4.10728590120778\r\n 21\r\n-65.97110780548873\r\n 72\r\n 1\r\n 10\r\n4.10728590120778\r\n 20\r\n-65.97110780548873\r\n 11\r\n4.074834043755024\r\n 21\r\n-65.94864470633256\r\n 72\r\n 1\r\n 10\r\n4.074834043755024\r\n 20\r\n-65.94864470633256\r\n 11\r\n4.040198049594236\r\n 21\r\n-65.92941138419381\r\n 72\r\n 1\r\n 10\r\n4.040198049594236\r\n 20\r\n-65.92941138419381\r\n 11\r\n4.003567668125189\r\n 21\r\n-65.91355317903827\r\n 72\r\n 1\r\n 10\r\n4.003567668125189\r\n 20\r\n-65.91355317903827\r\n 11\r\n3.965132648747659\r\n 21\r\n-65.90121543083173\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n14C\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n14D\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.062973360528754\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n14E\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.027025269454638\r\n 20\r\n-61.85929180557827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n14F\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.989878123662805\r\n 20\r\n-61.84454820992885\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n150\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.951770119208288\r\n 20\r\n-61.83364401170888\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n151\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.912939452146124\r\n 20\r\n-61.82659334119283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n152\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.873624318531346\r\n 20\r\n-61.82341032865514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n153\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.834062914418989\r\n 20\r\n-61.82410910437026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n154\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.79449343586409\r\n 20\r\n-61.82870379861265\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n155\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.755154078921681\r\n 20\r\n-61.83720854165675\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n156\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.716775917077062\r\n 20\r\n-61.84954628986331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n157\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.680188262866475\r\n 20\r\n-61.86540449501884\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n158\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.645582884300331\r\n 20\r\n-61.88463781715759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n159\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.613151549389039\r\n 20\r\n-61.90710091631376\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15A\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.583086026143009\r\n 20\r\n-61.93264845252156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15B\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.555578082572649\r\n 20\r\n-61.96113508581522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15C\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.53081948668837\r\n 20\r\n-61.99241547622896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15D\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.50900200650058\r\n 20\r\n-62.02634428379697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15E\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.49052499048008\r\n 20\r\n-62.06217899624037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n15F\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.475810664684876\r\n 20\r\n-62.09924304256103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n160\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.464891326885143\r\n 20\r\n-62.13729620809327\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n161\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.457799274851054\r\n 20\r\n-62.17609827817142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n162\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.454566806352785\r\n 20\r\n-62.21540903812982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n163\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.455226219160509\r\n 20\r\n-62.25498827330279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n164\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.4598098110444\r\n 20\r\n-62.29459576902499\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n165\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.468349879774632\r\n 20\r\n-62.33399131062978\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n166\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.480680226408852\r\n 20\r\n-62.37242633000731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n167\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.496518918328245\r\n 20\r\n-62.40905671147635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n168\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.515724652788301\r\n 20\r\n-62.44369270563715\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n169\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.538156127044507\r\n 20\r\n-62.4761445630899\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16A\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.563672038352351\r\n 20\r\n-62.50622253443485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16B\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.59213108396732\r\n 20\r\n-62.53373687027255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16C\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.623391961144902\r\n 20\r\n-62.55849782120224\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16D\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.657313367140586\r\n 20\r\n-62.58031563782514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16E\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.68147546358196\r\n 20\r\n-62.59323070867388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n16F\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.706109914912132\r\n 20\r\n-62.60434517883476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n170\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.731140013926939\r\n 20\r\n-62.6136832716367\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n171\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.756489053422215\r\n 20\r\n-62.62126921040605\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n172\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.782080326193799\r\n 20\r\n-62.62712721847172\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n173\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.807837125037525\r\n 20\r\n-62.63128151916038\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n174\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.833682742749231\r\n 20\r\n-62.63375633579966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n175\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.859540472124751\r\n 20\r\n-62.63457589171783\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n176\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.911845701616578\r\n 20\r\n-62.63119875612399\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n177\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.963143644401097\r\n 20\r\n-62.62118846598062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n178\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.012749991472741\r\n 20\r\n-62.60472669624495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n179\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.059980433825944\r\n 20\r\n-62.5819951218742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17A\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.104150662455139\r\n 20\r\n-62.55317541782562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17B\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.144576368354762\r\n 20\r\n-62.51844925905643\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17C\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.180573242519245\r\n 20\r\n-62.47799832052386\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17D\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.211456975943022\r\n 20\r\n-62.43200427718514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17E\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.229933991963522\r\n 20\r\n-62.3961127072085\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n17F\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.244648317758726\r\n 20\r\n-62.35900593362971\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n180\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.255567655558459\r\n 20\r\n-62.32092215250282\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n181\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.262659707592547\r\n 20\r\n-62.28209955988321\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n182\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.265892176090818\r\n 20\r\n-62.24277635182588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n183\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.265232763283094\r\n 20\r\n-62.2031907243859\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n184\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.260649171399202\r\n 20\r\n-62.16358087361828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n185\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.25210910266897\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n186\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.239771354462419\r\n 20\r\n-62.08574997620053\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n187\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.223913149306878\r\n 20\r\n-62.04911959473149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n188\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.204679827168132\r\n 20\r\n-62.0144836005707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n189\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.182216728011964\r\n 20\r\n-61.98203174311794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n18A\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.156669191804158\r\n 20\r\n-61.95195377177267\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n18B\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.128182558510499\r\n 20\r\n-61.92443943593562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n18C\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.096902168096769\r\n 20\r\n-61.89967848500559\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n18D\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.062973360528754\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n18E\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.062973360528754\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n190\r\n330\r\n14C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n18F\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n4.062973360528754\r\n 20\r\n-61.8778606683827\r\n 11\r\n4.027025269454638\r\n 21\r\n-61.85929180557827\r\n 72\r\n 1\r\n 10\r\n4.027025269454638\r\n 20\r\n-61.85929180557827\r\n 11\r\n3.989878123662805\r\n 21\r\n-61.84454820992885\r\n 72\r\n 1\r\n 10\r\n3.989878123662805\r\n 20\r\n-61.84454820992885\r\n 11\r\n3.951770119208288\r\n 21\r\n-61.83364401170888\r\n 72\r\n 1\r\n 10\r\n3.951770119208288\r\n 20\r\n-61.83364401170888\r\n 11\r\n3.912939452146124\r\n 21\r\n-61.82659334119283\r\n 72\r\n 1\r\n 10\r\n3.912939452146124\r\n 20\r\n-61.82659334119283\r\n 11\r\n3.873624318531346\r\n 21\r\n-61.82341032865514\r\n 72\r\n 1\r\n 10\r\n3.873624318531346\r\n 20\r\n-61.82341032865514\r\n 11\r\n3.834062914418989\r\n 21\r\n-61.82410910437026\r\n 72\r\n 1\r\n 10\r\n3.834062914418989\r\n 20\r\n-61.82410910437026\r\n 11\r\n3.79449343586409\r\n 21\r\n-61.82870379861265\r\n 72\r\n 1\r\n 10\r\n3.79449343586409\r\n 20\r\n-61.82870379861265\r\n 11\r\n3.755154078921681\r\n 21\r\n-61.83720854165675\r\n 72\r\n 1\r\n 10\r\n3.755154078921681\r\n 20\r\n-61.83720854165675\r\n 11\r\n3.716775917077062\r\n 21\r\n-61.84954628986331\r\n 72\r\n 1\r\n 10\r\n3.716775917077062\r\n 20\r\n-61.84954628986331\r\n 11\r\n3.680188262866475\r\n 21\r\n-61.86540449501884\r\n 72\r\n 1\r\n 10\r\n3.680188262866475\r\n 20\r\n-61.86540449501884\r\n 11\r\n3.645582884300331\r\n 21\r\n-61.88463781715759\r\n 72\r\n 1\r\n 10\r\n3.645582884300331\r\n 20\r\n-61.88463781715759\r\n 11\r\n3.613151549389039\r\n 21\r\n-61.90710091631376\r\n 72\r\n 1\r\n 10\r\n3.613151549389039\r\n 20\r\n-61.90710091631376\r\n 11\r\n3.583086026143009\r\n 21\r\n-61.93264845252156\r\n 72\r\n 1\r\n 10\r\n3.583086026143009\r\n 20\r\n-61.93264845252156\r\n 11\r\n3.555578082572649\r\n 21\r\n-61.96113508581522\r\n 72\r\n 1\r\n 10\r\n3.555578082572649\r\n 20\r\n-61.96113508581522\r\n 11\r\n3.53081948668837\r\n 21\r\n-61.99241547622896\r\n 72\r\n 1\r\n 10\r\n3.53081948668837\r\n 20\r\n-61.99241547622896\r\n 11\r\n3.50900200650058\r\n 21\r\n-62.02634428379697\r\n 72\r\n 1\r\n 10\r\n3.50900200650058\r\n 20\r\n-62.02634428379697\r\n 11\r\n3.49052499048008\r\n 21\r\n-62.06217899624037\r\n 72\r\n 1\r\n 10\r\n3.49052499048008\r\n 20\r\n-62.06217899624037\r\n 11\r\n3.475810664684876\r\n 21\r\n-62.09924304256103\r\n 72\r\n 1\r\n 10\r\n3.475810664684876\r\n 20\r\n-62.09924304256103\r\n 11\r\n3.464891326885143\r\n 21\r\n-62.13729620809327\r\n 72\r\n 1\r\n 10\r\n3.464891326885143\r\n 20\r\n-62.13729620809327\r\n 11\r\n3.457799274851054\r\n 21\r\n-62.17609827817142\r\n 72\r\n 1\r\n 10\r\n3.457799274851054\r\n 20\r\n-62.17609827817142\r\n 11\r\n3.454566806352785\r\n 21\r\n-62.21540903812982\r\n 72\r\n 1\r\n 10\r\n3.454566806352785\r\n 20\r\n-62.21540903812982\r\n 11\r\n3.455226219160509\r\n 21\r\n-62.25498827330279\r\n 72\r\n 1\r\n 10\r\n3.455226219160509\r\n 20\r\n-62.25498827330279\r\n 11\r\n3.4598098110444\r\n 21\r\n-62.29459576902499\r\n 72\r\n 1\r\n 10\r\n3.4598098110444\r\n 20\r\n-62.29459576902499\r\n 11\r\n3.468349879774632\r\n 21\r\n-62.33399131062978\r\n 72\r\n 1\r\n 10\r\n3.468349879774632\r\n 20\r\n-62.33399131062978\r\n 11\r\n3.480680226408852\r\n 21\r\n-62.37242633000731\r\n 72\r\n 1\r\n 10\r\n3.480680226408852\r\n 20\r\n-62.37242633000731\r\n 11\r\n3.496518918328245\r\n 21\r\n-62.40905671147635\r\n 72\r\n 1\r\n 10\r\n3.496518918328245\r\n 20\r\n-62.40905671147635\r\n 11\r\n3.515724652788301\r\n 21\r\n-62.44369270563715\r\n 72\r\n 1\r\n 10\r\n3.515724652788301\r\n 20\r\n-62.44369270563715\r\n 11\r\n3.538156127044507\r\n 21\r\n-62.4761445630899\r\n 72\r\n 1\r\n 10\r\n3.538156127044507\r\n 20\r\n-62.4761445630899\r\n 11\r\n3.563672038352351\r\n 21\r\n-62.50622253443485\r\n 72\r\n 1\r\n 10\r\n3.563672038352351\r\n 20\r\n-62.50622253443485\r\n 11\r\n3.59213108396732\r\n 21\r\n-62.53373687027255\r\n 72\r\n 1\r\n 10\r\n3.59213108396732\r\n 20\r\n-62.53373687027255\r\n 11\r\n3.623391961144902\r\n 21\r\n-62.55849782120224\r\n 72\r\n 1\r\n 10\r\n3.623391961144902\r\n 20\r\n-62.55849782120224\r\n 11\r\n3.657313367140586\r\n 21\r\n-62.58031563782514\r\n 72\r\n 1\r\n 10\r\n3.657313367140586\r\n 20\r\n-62.58031563782514\r\n 11\r\n3.68147546358196\r\n 21\r\n-62.59323070867388\r\n 72\r\n 1\r\n 10\r\n3.68147546358196\r\n 20\r\n-62.59323070867388\r\n 11\r\n3.706109914912132\r\n 21\r\n-62.60434517883476\r\n 72\r\n 1\r\n 10\r\n3.706109914912132\r\n 20\r\n-62.60434517883476\r\n 11\r\n3.731140013926939\r\n 21\r\n-62.6136832716367\r\n 72\r\n 1\r\n 10\r\n3.731140013926939\r\n 20\r\n-62.6136832716367\r\n 11\r\n3.756489053422215\r\n 21\r\n-62.62126921040605\r\n 72\r\n 1\r\n 10\r\n3.756489053422215\r\n 20\r\n-62.62126921040605\r\n 11\r\n3.782080326193799\r\n 21\r\n-62.62712721847172\r\n 72\r\n 1\r\n 10\r\n3.782080326193799\r\n 20\r\n-62.62712721847172\r\n 11\r\n3.807837125037525\r\n 21\r\n-62.63128151916038\r\n 72\r\n 1\r\n 10\r\n3.807837125037525\r\n 20\r\n-62.63128151916038\r\n 11\r\n3.833682742749231\r\n 21\r\n-62.63375633579966\r\n 72\r\n 1\r\n 10\r\n3.833682742749231\r\n 20\r\n-62.63375633579966\r\n 11\r\n3.859540472124751\r\n 21\r\n-62.63457589171783\r\n 72\r\n 1\r\n 10\r\n3.859540472124751\r\n 20\r\n-62.63457589171783\r\n 11\r\n3.911845701616578\r\n 21\r\n-62.63119875612399\r\n 72\r\n 1\r\n 10\r\n3.911845701616578\r\n 20\r\n-62.63119875612399\r\n 11\r\n3.963143644401097\r\n 21\r\n-62.62118846598062\r\n 72\r\n 1\r\n 10\r\n3.963143644401097\r\n 20\r\n-62.62118846598062\r\n 11\r\n4.012749991472741\r\n 21\r\n-62.60472669624495\r\n 72\r\n 1\r\n 10\r\n4.012749991472741\r\n 20\r\n-62.60472669624495\r\n 11\r\n4.059980433825944\r\n 21\r\n-62.5819951218742\r\n 72\r\n 1\r\n 10\r\n4.059980433825944\r\n 20\r\n-62.5819951218742\r\n 11\r\n4.104150662455139\r\n 21\r\n-62.55317541782562\r\n 72\r\n 1\r\n 10\r\n4.104150662455139\r\n 20\r\n-62.55317541782562\r\n 11\r\n4.144576368354762\r\n 21\r\n-62.51844925905643\r\n 72\r\n 1\r\n 10\r\n4.144576368354762\r\n 20\r\n-62.51844925905643\r\n 11\r\n4.180573242519245\r\n 21\r\n-62.47799832052386\r\n 72\r\n 1\r\n 10\r\n4.180573242519245\r\n 20\r\n-62.47799832052386\r\n 11\r\n4.211456975943022\r\n 21\r\n-62.43200427718514\r\n 72\r\n 1\r\n 10\r\n4.211456975943022\r\n 20\r\n-62.43200427718514\r\n 11\r\n4.229933991963522\r\n 21\r\n-62.3961127072085\r\n 72\r\n 1\r\n 10\r\n4.229933991963522\r\n 20\r\n-62.3961127072085\r\n 11\r\n4.244648317758726\r\n 21\r\n-62.35900593362971\r\n 72\r\n 1\r\n 10\r\n4.244648317758726\r\n 20\r\n-62.35900593362971\r\n 11\r\n4.255567655558459\r\n 21\r\n-62.32092215250282\r\n 72\r\n 1\r\n 10\r\n4.255567655558459\r\n 20\r\n-62.32092215250282\r\n 11\r\n4.262659707592547\r\n 21\r\n-62.28209955988321\r\n 72\r\n 1\r\n 10\r\n4.262659707592547\r\n 20\r\n-62.28209955988321\r\n 11\r\n4.265892176090818\r\n 21\r\n-62.24277635182588\r\n 72\r\n 1\r\n 10\r\n4.265892176090818\r\n 20\r\n-62.24277635182588\r\n 11\r\n4.265232763283094\r\n 21\r\n-62.2031907243859\r\n 72\r\n 1\r\n 10\r\n4.265232763283094\r\n 20\r\n-62.2031907243859\r\n 11\r\n4.260649171399202\r\n 21\r\n-62.16358087361828\r\n 72\r\n 1\r\n 10\r\n4.260649171399202\r\n 20\r\n-62.16358087361828\r\n 11\r\n4.25210910266897\r\n 21\r\n-62.12418499557806\r\n 72\r\n 1\r\n 10\r\n4.25210910266897\r\n 20\r\n-62.12418499557806\r\n 11\r\n4.239771354462419\r\n 21\r\n-62.08574997620053\r\n 72\r\n 1\r\n 10\r\n4.239771354462419\r\n 20\r\n-62.08574997620053\r\n 11\r\n4.223913149306878\r\n 21\r\n-62.04911959473149\r\n 72\r\n 1\r\n 10\r\n4.223913149306878\r\n 20\r\n-62.04911959473149\r\n 11\r\n4.204679827168132\r\n 21\r\n-62.0144836005707\r\n 72\r\n 1\r\n 10\r\n4.204679827168132\r\n 20\r\n-62.0144836005707\r\n 11\r\n4.182216728011964\r\n 21\r\n-61.98203174311794\r\n 72\r\n 1\r\n 10\r\n4.182216728011964\r\n 20\r\n-61.98203174311794\r\n 11\r\n4.156669191804158\r\n 21\r\n-61.95195377177267\r\n 72\r\n 1\r\n 10\r\n4.156669191804158\r\n 20\r\n-61.95195377177267\r\n 11\r\n4.128182558510499\r\n 21\r\n-61.92443943593562\r\n 72\r\n 1\r\n 10\r\n4.128182558510499\r\n 20\r\n-61.92443943593562\r\n 11\r\n4.096902168096769\r\n 21\r\n-61.89967848500559\r\n 72\r\n 1\r\n 10\r\n4.096902168096769\r\n 20\r\n-61.89967848500559\r\n 11\r\n4.062973360528754\r\n 21\r\n-61.8778606683827\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n191\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n192\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.870675997045579\r\n 20\r\n-67.90847878346575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n193\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.885676082408925\r\n 20\r\n-67.95524490331832\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n194\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.904962435131252\r\n 20\r\n-67.99982057830461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n195\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.928358174455589\r\n 20\r\n-68.0419754344858\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n196\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.955686419624966\r\n 20\r\n-68.08147909792311\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n197\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.986770289882414\r\n 20\r\n-68.11810119467766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n198\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.021432904470963\r\n 20\r\n-68.15161135081068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n199\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.059497382633643\r\n 20\r\n-68.18177919238332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19A\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.100786843613485\r\n 20\r\n-68.20837434545676\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19B\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.129381640793717\r\n 20\r\n-68.2236574989074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19C\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.158831319578248\r\n 20\r\n-68.23699622566302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19D\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.189027884298059\r\n 20\r\n-68.24836176052206\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19E\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.219863339284128\r\n 20\r\n-68.25772533828297\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n19F\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.251229688867435\r\n 20\r\n-68.26505819374415\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A0\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.283018937378962\r\n 20\r\n-68.27033156170408\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A1\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.315123089149687\r\n 20\r\n-68.2735166769612\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A2\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.34743414851059\r\n 20\r\n-68.27458477431391\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A3\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.412761561377699\r\n 20\r\n-68.27022095866299\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A4\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.476210404721784\r\n 20\r\n-68.25741783659609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A5\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.537030512365283\r\n 20\r\n-68.23660789544194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A6\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.594471718130634\r\n 20\r\n-68.20822362252927\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A7\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.647783855840276\r\n 20\r\n-68.17269750518683\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A8\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.696216759316644\r\n 20\r\n-68.13046203074336\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1A9\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.739020262382179\r\n 20\r\n-68.0819496865276\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AA\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.775444198859317\r\n 20\r\n-68.02759295986827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AB\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.797899938497542\r\n 20\r\n-67.98391468347279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AC\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.8157777215399\r\n 20\r\n-67.93875727013388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AD\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.829039446710642\r\n 20\r\n-67.89240786721446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AE\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.837647012734012\r\n 20\r\n-67.8451536220775\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1AF\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.841562318334258\r\n 20\r\n-67.79728168208598\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B0\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.84074726223563\r\n 20\r\n-67.74907919460281\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B1\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.835163743162374\r\n 20\r\n-67.70083330699099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B2\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.824773659838738\r\n 20\r\n-67.65283116661344\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B3\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.809773574475392\r\n 20\r\n-67.60606504676088\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B4\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.790487221753065\r\n 20\r\n-67.56148937177458\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B5\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.767091482428728\r\n 20\r\n-67.51933451559339\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B6\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.739763237259351\r\n 20\r\n-67.47983085215608\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B7\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.708679367001903\r\n 20\r\n-67.44320875540153\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B8\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.674016752413354\r\n 20\r\n-67.40969859926852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1B9\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.635952274250673\r\n 20\r\n-67.37953075769589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BA\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.594662813270832\r\n 20\r\n-67.35293560462244\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BB\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.5660680160906\r\n 20\r\n-67.33765152597526\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BC\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.536618337306067\r\n 20\r\n-67.32431036006511\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BD\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.506421772586258\r\n 20\r\n-67.31294137674624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BE\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.475586317600189\r\n 20\r\n-67.30357384587285\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1BF\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.444219968016881\r\n 20\r\n-67.29623703729915\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C0\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.412430719505354\r\n 20\r\n-67.29096022087938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C1\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.380326567734629\r\n 20\r\n-67.28777266646777\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C2\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.348015508373726\r\n 20\r\n-67.28670364391851\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C3\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.282688095506617\r\n 20\r\n-67.29107456676104\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C4\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.219239252162533\r\n 20\r\n-67.30388302973525\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C5\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.158419144519033\r\n 20\r\n-67.32469679783873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C6\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.100977938753682\r\n 20\r\n-67.35308363606907\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C7\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.047665801044041\r\n 20\r\n-67.38861130942388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C8\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.999232897567673\r\n 20\r\n-67.43084758290073\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1C9\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.956429394502138\r\n 20\r\n-67.47936022149722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CA\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.920005458025\r\n 20\r\n-67.53371699021092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CB\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.897549718386775\r\n 20\r\n-67.57738908461133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CC\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.879671935344416\r\n 20\r\n-67.62254359619746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CD\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.866410210173675\r\n 20\r\n-67.66889262062737\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CE\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.857802644150305\r\n 20\r\n-67.71614825355914\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1CF\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.853887338550058\r\n 20\r\n-67.76402259065081\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D0\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.854702394648686\r\n 20\r\n-67.81222772756043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D1\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.860285913721942\r\n 20\r\n-67.86047575994606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D2\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.870675997045579\r\n 20\r\n-67.90847878346575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D3\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.870675997045579\r\n 20\r\n-67.90847878346575\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n1D4\r\n330\r\n191\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n1D5\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D6\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.072752379102265\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D7\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.096962627818182\r\n 20\r\n-67.58584104939818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D8\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.12513969875995\r\n 20\r\n-67.55412379799934\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1D9\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.156756986877932\r\n 20\r\n-67.52689997387597\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DA\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.191287887122489\r\n 20\r\n-67.5043098704673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DB\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.228205794443984\r\n 20\r\n-67.4864937812125\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DC\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.266984103792781\r\n 20\r\n-67.47359199955078\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DD\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.307096210119241\r\n 20\r\n-67.46574481892131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DE\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.348015508373726\r\n 20\r\n-67.4630925327633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1DF\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.368240725313682\r\n 20\r\n-67.463739161037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E0\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.388470484127569\r\n 20\r\n-67.46568981178147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E1\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.408642712538334\r\n 20\r\n-67.46896063388184\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E2\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.428695338268921\r\n 20\r\n-67.47356777622313\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E3\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.448566289042279\r\n 20\r\n-67.4795273876905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E4\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.468193492581353\r\n 20\r\n-67.48685561716898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E5\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.487514876609089\r\n 20\r\n-67.4955686135437\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E6\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.506468368848436\r\n 20\r\n-67.5056825256997\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E7\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.55865942067617\r\n 20\r\n-67.54326304196243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E8\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.601023118949411\r\n 20\r\n-67.58908377916718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1E9\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.633092407632279\r\n 20\r\n-67.64140091005088\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1EA\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.654400230688895\r\n 20\r\n-67.69847060735046\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1EB\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.66447953208338\r\n 20\r\n-67.75854904380282\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1EC\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.662863255779857\r\n 20\r\n-67.8198923921449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1ED\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.649084345742446\r\n 20\r\n-67.88075682511361\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1EE\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.622675745935269\r\n 20\r\n-67.93939851544587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1EF\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.598466422415893\r\n 20\r\n-67.97546267663155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F0\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.570291790628643\r\n 20\r\n-68.00717673189689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F1\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.538677950970498\r\n 20\r\n-68.03439937849738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F2\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.504151003838436\r\n 20\r\n-68.0569893136885\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F3\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.467237049629436\r\n 20\r\n-68.07480523472576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F4\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.428462188740475\r\n 20\r\n-68.08770583886461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F5\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.388352521568534\r\n 20\r\n-68.09554982336057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F6\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.34743414851059\r\n 20\r\n-68.09819588546911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F7\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.327208931570635\r\n 20\r\n-68.09755014033756\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F8\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.306979172756748\r\n 20\r\n-68.09560163436689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1F9\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.286806944345983\r\n 20\r\n-68.092333461693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FA\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.266754318615396\r\n 20\r\n-68.08772871645182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FB\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.246883367842038\r\n 20\r\n-68.08177049277927\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FC\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.227256164302964\r\n 20\r\n-68.07444188481129\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FD\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.207934780275226\r\n 20\r\n-68.0657259866838\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FE\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.188981288035881\r\n 20\r\n-68.05560589253271\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1FF\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.136790194153757\r\n 20\r\n-68.01803160031945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n200\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.094426201499799\r\n 20\r\n-67.9722140592482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n201\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.062356113783555\r\n 20\r\n-67.91989810588737\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n202\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.041046734714574\r\n 20\r\n-67.86282857680536\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n203\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.030964868002405\r\n 20\r\n-67.80275030857054\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n204\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.032577317356598\r\n 20\r\n-67.74140813775134\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n205\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.046350886486701\r\n 20\r\n-67.68054690091613\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n206\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.072752379102265\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n207\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.072752379102265\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n208\r\n330\r\n1D5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n209\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n4.870675997045579\r\n 20\r\n-67.90847878346575\r\n 11\r\n4.885676082408925\r\n 21\r\n-67.95524490331832\r\n 72\r\n 1\r\n 10\r\n4.885676082408925\r\n 20\r\n-67.95524490331832\r\n 11\r\n4.904962435131252\r\n 21\r\n-67.99982057830461\r\n 72\r\n 1\r\n 10\r\n4.904962435131252\r\n 20\r\n-67.99982057830461\r\n 11\r\n4.928358174455589\r\n 21\r\n-68.0419754344858\r\n 72\r\n 1\r\n 10\r\n4.928358174455589\r\n 20\r\n-68.0419754344858\r\n 11\r\n4.955686419624966\r\n 21\r\n-68.08147909792311\r\n 72\r\n 1\r\n 10\r\n4.955686419624966\r\n 20\r\n-68.08147909792311\r\n 11\r\n4.986770289882414\r\n 21\r\n-68.11810119467766\r\n 72\r\n 1\r\n 10\r\n4.986770289882414\r\n 20\r\n-68.11810119467766\r\n 11\r\n5.021432904470963\r\n 21\r\n-68.15161135081068\r\n 72\r\n 1\r\n 10\r\n5.021432904470963\r\n 20\r\n-68.15161135081068\r\n 11\r\n5.059497382633643\r\n 21\r\n-68.18177919238332\r\n 72\r\n 1\r\n 10\r\n5.059497382633643\r\n 20\r\n-68.18177919238332\r\n 11\r\n5.100786843613485\r\n 21\r\n-68.20837434545676\r\n 72\r\n 1\r\n 10\r\n5.100786843613485\r\n 20\r\n-68.20837434545676\r\n 11\r\n5.129381640793717\r\n 21\r\n-68.2236574989074\r\n 72\r\n 1\r\n 10\r\n5.129381640793717\r\n 20\r\n-68.2236574989074\r\n 11\r\n5.158831319578248\r\n 21\r\n-68.23699622566302\r\n 72\r\n 1\r\n 10\r\n5.158831319578248\r\n 20\r\n-68.23699622566302\r\n 11\r\n5.189027884298059\r\n 21\r\n-68.24836176052206\r\n 72\r\n 1\r\n 10\r\n5.189027884298059\r\n 20\r\n-68.24836176052206\r\n 11\r\n5.219863339284128\r\n 21\r\n-68.25772533828297\r\n 72\r\n 1\r\n 10\r\n5.219863339284128\r\n 20\r\n-68.25772533828297\r\n 11\r\n5.251229688867435\r\n 21\r\n-68.26505819374415\r\n 72\r\n 1\r\n 10\r\n5.251229688867435\r\n 20\r\n-68.26505819374415\r\n 11\r\n5.283018937378962\r\n 21\r\n-68.27033156170408\r\n 72\r\n 1\r\n 10\r\n5.283018937378962\r\n 20\r\n-68.27033156170408\r\n 11\r\n5.315123089149687\r\n 21\r\n-68.2735166769612\r\n 72\r\n 1\r\n 10\r\n5.315123089149687\r\n 20\r\n-68.2735166769612\r\n 11\r\n5.34743414851059\r\n 21\r\n-68.27458477431391\r\n 72\r\n 1\r\n 10\r\n5.34743414851059\r\n 20\r\n-68.27458477431391\r\n 11\r\n5.412761561377699\r\n 21\r\n-68.27022095866299\r\n 72\r\n 1\r\n 10\r\n5.412761561377699\r\n 20\r\n-68.27022095866299\r\n 11\r\n5.476210404721784\r\n 21\r\n-68.25741783659609\r\n 72\r\n 1\r\n 10\r\n5.476210404721784\r\n 20\r\n-68.25741783659609\r\n 11\r\n5.537030512365283\r\n 21\r\n-68.23660789544194\r\n 72\r\n 1\r\n 10\r\n5.537030512365283\r\n 20\r\n-68.23660789544194\r\n 11\r\n5.594471718130634\r\n 21\r\n-68.20822362252927\r\n 72\r\n 1\r\n 10\r\n5.594471718130634\r\n 20\r\n-68.20822362252927\r\n 11\r\n5.647783855840276\r\n 21\r\n-68.17269750518683\r\n 72\r\n 1\r\n 10\r\n5.647783855840276\r\n 20\r\n-68.17269750518683\r\n 11\r\n5.696216759316644\r\n 21\r\n-68.13046203074336\r\n 72\r\n 1\r\n 10\r\n5.696216759316644\r\n 20\r\n-68.13046203074336\r\n 11\r\n5.739020262382179\r\n 21\r\n-68.0819496865276\r\n 72\r\n 1\r\n 10\r\n5.739020262382179\r\n 20\r\n-68.0819496865276\r\n 11\r\n5.775444198859317\r\n 21\r\n-68.02759295986827\r\n 72\r\n 1\r\n 10\r\n5.775444198859317\r\n 20\r\n-68.02759295986827\r\n 11\r\n5.797899938497542\r\n 21\r\n-67.98391468347279\r\n 72\r\n 1\r\n 10\r\n5.797899938497542\r\n 20\r\n-67.98391468347279\r\n 11\r\n5.8157777215399\r\n 21\r\n-67.93875727013388\r\n 72\r\n 1\r\n 10\r\n5.8157777215399\r\n 20\r\n-67.93875727013388\r\n 11\r\n5.829039446710642\r\n 21\r\n-67.89240786721446\r\n 72\r\n 1\r\n 10\r\n5.829039446710642\r\n 20\r\n-67.89240786721446\r\n 11\r\n5.837647012734012\r\n 21\r\n-67.8451536220775\r\n 72\r\n 1\r\n 10\r\n5.837647012734012\r\n 20\r\n-67.8451536220775\r\n 11\r\n5.841562318334258\r\n 21\r\n-67.79728168208598\r\n 72\r\n 1\r\n 10\r\n5.841562318334258\r\n 20\r\n-67.79728168208598\r\n 11\r\n5.84074726223563\r\n 21\r\n-67.74907919460281\r\n 72\r\n 1\r\n 10\r\n5.84074726223563\r\n 20\r\n-67.74907919460281\r\n 11\r\n5.835163743162374\r\n 21\r\n-67.70083330699099\r\n 72\r\n 1\r\n 10\r\n5.835163743162374\r\n 20\r\n-67.70083330699099\r\n 11\r\n5.824773659838738\r\n 21\r\n-67.65283116661344\r\n 72\r\n 1\r\n 10\r\n5.824773659838738\r\n 20\r\n-67.65283116661344\r\n 11\r\n5.809773574475392\r\n 21\r\n-67.60606504676088\r\n 72\r\n 1\r\n 10\r\n5.809773574475392\r\n 20\r\n-67.60606504676088\r\n 11\r\n5.790487221753065\r\n 21\r\n-67.56148937177458\r\n 72\r\n 1\r\n 10\r\n5.790487221753065\r\n 20\r\n-67.56148937177458\r\n 11\r\n5.767091482428728\r\n 21\r\n-67.51933451559339\r\n 72\r\n 1\r\n 10\r\n5.767091482428728\r\n 20\r\n-67.51933451559339\r\n 11\r\n5.739763237259351\r\n 21\r\n-67.47983085215608\r\n 72\r\n 1\r\n 10\r\n5.739763237259351\r\n 20\r\n-67.47983085215608\r\n 11\r\n5.708679367001903\r\n 21\r\n-67.44320875540153\r\n 72\r\n 1\r\n 10\r\n5.708679367001903\r\n 20\r\n-67.44320875540153\r\n 11\r\n5.674016752413354\r\n 21\r\n-67.40969859926852\r\n 72\r\n 1\r\n 10\r\n5.674016752413354\r\n 20\r\n-67.40969859926852\r\n 11\r\n5.635952274250673\r\n 21\r\n-67.37953075769589\r\n 72\r\n 1\r\n 10\r\n5.635952274250673\r\n 20\r\n-67.37953075769589\r\n 11\r\n5.594662813270832\r\n 21\r\n-67.35293560462244\r\n 72\r\n 1\r\n 10\r\n5.594662813270832\r\n 20\r\n-67.35293560462244\r\n 11\r\n5.5660680160906\r\n 21\r\n-67.33765152597526\r\n 72\r\n 1\r\n 10\r\n5.5660680160906\r\n 20\r\n-67.33765152597526\r\n 11\r\n5.536618337306067\r\n 21\r\n-67.32431036006511\r\n 72\r\n 1\r\n 10\r\n5.536618337306067\r\n 20\r\n-67.32431036006511\r\n 11\r\n5.506421772586258\r\n 21\r\n-67.31294137674624\r\n 72\r\n 1\r\n 10\r\n5.506421772586258\r\n 20\r\n-67.31294137674624\r\n 11\r\n5.475586317600189\r\n 21\r\n-67.30357384587285\r\n 72\r\n 1\r\n 10\r\n5.475586317600189\r\n 20\r\n-67.30357384587285\r\n 11\r\n5.444219968016881\r\n 21\r\n-67.29623703729915\r\n 72\r\n 1\r\n 10\r\n5.444219968016881\r\n 20\r\n-67.29623703729915\r\n 11\r\n5.412430719505354\r\n 21\r\n-67.29096022087938\r\n 72\r\n 1\r\n 10\r\n5.412430719505354\r\n 20\r\n-67.29096022087938\r\n 11\r\n5.380326567734629\r\n 21\r\n-67.28777266646777\r\n 72\r\n 1\r\n 10\r\n5.380326567734629\r\n 20\r\n-67.28777266646777\r\n 11\r\n5.348015508373726\r\n 21\r\n-67.28670364391851\r\n 72\r\n 1\r\n 10\r\n5.348015508373726\r\n 20\r\n-67.28670364391851\r\n 11\r\n5.282688095506617\r\n 21\r\n-67.29107456676104\r\n 72\r\n 1\r\n 10\r\n5.282688095506617\r\n 20\r\n-67.29107456676104\r\n 11\r\n5.219239252162533\r\n 21\r\n-67.30388302973525\r\n 72\r\n 1\r\n 10\r\n5.219239252162533\r\n 20\r\n-67.30388302973525\r\n 11\r\n5.158419144519033\r\n 21\r\n-67.32469679783873\r\n 72\r\n 1\r\n 10\r\n5.158419144519033\r\n 20\r\n-67.32469679783873\r\n 11\r\n5.100977938753682\r\n 21\r\n-67.35308363606907\r\n 72\r\n 1\r\n 10\r\n5.100977938753682\r\n 20\r\n-67.35308363606907\r\n 11\r\n5.047665801044041\r\n 21\r\n-67.38861130942388\r\n 72\r\n 1\r\n 10\r\n5.047665801044041\r\n 20\r\n-67.38861130942388\r\n 11\r\n4.999232897567673\r\n 21\r\n-67.43084758290073\r\n 72\r\n 1\r\n 10\r\n4.999232897567673\r\n 20\r\n-67.43084758290073\r\n 11\r\n4.956429394502138\r\n 21\r\n-67.47936022149722\r\n 72\r\n 1\r\n 10\r\n4.956429394502138\r\n 20\r\n-67.47936022149722\r\n 11\r\n4.920005458025\r\n 21\r\n-67.53371699021092\r\n 72\r\n 1\r\n 10\r\n4.920005458025\r\n 20\r\n-67.53371699021092\r\n 11\r\n4.897549718386775\r\n 21\r\n-67.57738908461133\r\n 72\r\n 1\r\n 10\r\n4.897549718386775\r\n 20\r\n-67.57738908461133\r\n 11\r\n4.879671935344416\r\n 21\r\n-67.62254359619746\r\n 72\r\n 1\r\n 10\r\n4.879671935344416\r\n 20\r\n-67.62254359619746\r\n 11\r\n4.866410210173675\r\n 21\r\n-67.66889262062737\r\n 72\r\n 1\r\n 10\r\n4.866410210173675\r\n 20\r\n-67.66889262062737\r\n 11\r\n4.857802644150305\r\n 21\r\n-67.71614825355914\r\n 72\r\n 1\r\n 10\r\n4.857802644150305\r\n 20\r\n-67.71614825355914\r\n 11\r\n4.853887338550058\r\n 21\r\n-67.76402259065081\r\n 72\r\n 1\r\n 10\r\n4.853887338550058\r\n 20\r\n-67.76402259065081\r\n 11\r\n4.854702394648686\r\n 21\r\n-67.81222772756043\r\n 72\r\n 1\r\n 10\r\n4.854702394648686\r\n 20\r\n-67.81222772756043\r\n 11\r\n4.860285913721942\r\n 21\r\n-67.86047575994606\r\n 72\r\n 1\r\n 10\r\n4.860285913721942\r\n 20\r\n-67.86047575994606\r\n 11\r\n4.870675997045579\r\n 21\r\n-67.90847878346575\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 48\r\n 72\r\n 1\r\n 10\r\n5.072752379102265\r\n 20\r\n-67.62191143463332\r\n 11\r\n5.096962627818182\r\n 21\r\n-67.58584104939818\r\n 72\r\n 1\r\n 10\r\n5.096962627818182\r\n 20\r\n-67.58584104939818\r\n 11\r\n5.12513969875995\r\n 21\r\n-67.55412379799934\r\n 72\r\n 1\r\n 10\r\n5.12513969875995\r\n 20\r\n-67.55412379799934\r\n 11\r\n5.156756986877932\r\n 21\r\n-67.52689997387597\r\n 72\r\n 1\r\n 10\r\n5.156756986877932\r\n 20\r\n-67.52689997387597\r\n 11\r\n5.191287887122489\r\n 21\r\n-67.5043098704673\r\n 72\r\n 1\r\n 10\r\n5.191287887122489\r\n 20\r\n-67.5043098704673\r\n 11\r\n5.228205794443984\r\n 21\r\n-67.4864937812125\r\n 72\r\n 1\r\n 10\r\n5.228205794443984\r\n 20\r\n-67.4864937812125\r\n 11\r\n5.266984103792781\r\n 21\r\n-67.47359199955078\r\n 72\r\n 1\r\n 10\r\n5.266984103792781\r\n 20\r\n-67.47359199955078\r\n 11\r\n5.307096210119241\r\n 21\r\n-67.46574481892131\r\n 72\r\n 1\r\n 10\r\n5.307096210119241\r\n 20\r\n-67.46574481892131\r\n 11\r\n5.348015508373726\r\n 21\r\n-67.4630925327633\r\n 72\r\n 1\r\n 10\r\n5.348015508373726\r\n 20\r\n-67.4630925327633\r\n 11\r\n5.368240725313682\r\n 21\r\n-67.463739161037\r\n 72\r\n 1\r\n 10\r\n5.368240725313682\r\n 20\r\n-67.463739161037\r\n 11\r\n5.388470484127569\r\n 21\r\n-67.46568981178147\r\n 72\r\n 1\r\n 10\r\n5.388470484127569\r\n 20\r\n-67.46568981178147\r\n 11\r\n5.408642712538334\r\n 21\r\n-67.46896063388184\r\n 72\r\n 1\r\n 10\r\n5.408642712538334\r\n 20\r\n-67.46896063388184\r\n 11\r\n5.428695338268921\r\n 21\r\n-67.47356777622313\r\n 72\r\n 1\r\n 10\r\n5.428695338268921\r\n 20\r\n-67.47356777622313\r\n 11\r\n5.448566289042279\r\n 21\r\n-67.4795273876905\r\n 72\r\n 1\r\n 10\r\n5.448566289042279\r\n 20\r\n-67.4795273876905\r\n 11\r\n5.468193492581353\r\n 21\r\n-67.48685561716898\r\n 72\r\n 1\r\n 10\r\n5.468193492581353\r\n 20\r\n-67.48685561716898\r\n 11\r\n5.487514876609089\r\n 21\r\n-67.4955686135437\r\n 72\r\n 1\r\n 10\r\n5.487514876609089\r\n 20\r\n-67.4955686135437\r\n 11\r\n5.506468368848436\r\n 21\r\n-67.5056825256997\r\n 72\r\n 1\r\n 10\r\n5.506468368848436\r\n 20\r\n-67.5056825256997\r\n 11\r\n5.55865942067617\r\n 21\r\n-67.54326304196243\r\n 72\r\n 1\r\n 10\r\n5.55865942067617\r\n 20\r\n-67.54326304196243\r\n 11\r\n5.601023118949411\r\n 21\r\n-67.58908377916718\r\n 72\r\n 1\r\n 10\r\n5.601023118949411\r\n 20\r\n-67.58908377916718\r\n 11\r\n5.633092407632279\r\n 21\r\n-67.64140091005088\r\n 72\r\n 1\r\n 10\r\n5.633092407632279\r\n 20\r\n-67.64140091005088\r\n 11\r\n5.654400230688895\r\n 21\r\n-67.69847060735046\r\n 72\r\n 1\r\n 10\r\n5.654400230688895\r\n 20\r\n-67.69847060735046\r\n 11\r\n5.66447953208338\r\n 21\r\n-67.75854904380282\r\n 72\r\n 1\r\n 10\r\n5.66447953208338\r\n 20\r\n-67.75854904380282\r\n 11\r\n5.662863255779857\r\n 21\r\n-67.8198923921449\r\n 72\r\n 1\r\n 10\r\n5.662863255779857\r\n 20\r\n-67.8198923921449\r\n 11\r\n5.649084345742446\r\n 21\r\n-67.88075682511361\r\n 72\r\n 1\r\n 10\r\n5.649084345742446\r\n 20\r\n-67.88075682511361\r\n 11\r\n5.622675745935269\r\n 21\r\n-67.93939851544587\r\n 72\r\n 1\r\n 10\r\n5.622675745935269\r\n 20\r\n-67.93939851544587\r\n 11\r\n5.598466422415893\r\n 21\r\n-67.97546267663155\r\n 72\r\n 1\r\n 10\r\n5.598466422415893\r\n 20\r\n-67.97546267663155\r\n 11\r\n5.570291790628643\r\n 21\r\n-68.00717673189689\r\n 72\r\n 1\r\n 10\r\n5.570291790628643\r\n 20\r\n-68.00717673189689\r\n 11\r\n5.538677950970498\r\n 21\r\n-68.03439937849738\r\n 72\r\n 1\r\n 10\r\n5.538677950970498\r\n 20\r\n-68.03439937849738\r\n 11\r\n5.504151003838436\r\n 21\r\n-68.0569893136885\r\n 72\r\n 1\r\n 10\r\n5.504151003838436\r\n 20\r\n-68.0569893136885\r\n 11\r\n5.467237049629436\r\n 21\r\n-68.07480523472576\r\n 72\r\n 1\r\n 10\r\n5.467237049629436\r\n 20\r\n-68.07480523472576\r\n 11\r\n5.428462188740475\r\n 21\r\n-68.08770583886461\r\n 72\r\n 1\r\n 10\r\n5.428462188740475\r\n 20\r\n-68.08770583886461\r\n 11\r\n5.388352521568534\r\n 21\r\n-68.09554982336057\r\n 72\r\n 1\r\n 10\r\n5.388352521568534\r\n 20\r\n-68.09554982336057\r\n 11\r\n5.34743414851059\r\n 21\r\n-68.09819588546911\r\n 72\r\n 1\r\n 10\r\n5.34743414851059\r\n 20\r\n-68.09819588546911\r\n 11\r\n5.327208931570635\r\n 21\r\n-68.09755014033756\r\n 72\r\n 1\r\n 10\r\n5.327208931570635\r\n 20\r\n-68.09755014033756\r\n 11\r\n5.306979172756748\r\n 21\r\n-68.09560163436689\r\n 72\r\n 1\r\n 10\r\n5.306979172756748\r\n 20\r\n-68.09560163436689\r\n 11\r\n5.286806944345983\r\n 21\r\n-68.092333461693\r\n 72\r\n 1\r\n 10\r\n5.286806944345983\r\n 20\r\n-68.092333461693\r\n 11\r\n5.266754318615396\r\n 21\r\n-68.08772871645182\r\n 72\r\n 1\r\n 10\r\n5.266754318615396\r\n 20\r\n-68.08772871645182\r\n 11\r\n5.246883367842038\r\n 21\r\n-68.08177049277927\r\n 72\r\n 1\r\n 10\r\n5.246883367842038\r\n 20\r\n-68.08177049277927\r\n 11\r\n5.227256164302964\r\n 21\r\n-68.07444188481129\r\n 72\r\n 1\r\n 10\r\n5.227256164302964\r\n 20\r\n-68.07444188481129\r\n 11\r\n5.207934780275226\r\n 21\r\n-68.0657259866838\r\n 72\r\n 1\r\n 10\r\n5.207934780275226\r\n 20\r\n-68.0657259866838\r\n 11\r\n5.188981288035881\r\n 21\r\n-68.05560589253271\r\n 72\r\n 1\r\n 10\r\n5.188981288035881\r\n 20\r\n-68.05560589253271\r\n 11\r\n5.136790194153757\r\n 21\r\n-68.01803160031945\r\n 72\r\n 1\r\n 10\r\n5.136790194153757\r\n 20\r\n-68.01803160031945\r\n 11\r\n5.094426201499799\r\n 21\r\n-67.9722140592482\r\n 72\r\n 1\r\n 10\r\n5.094426201499799\r\n 20\r\n-67.9722140592482\r\n 11\r\n5.062356113783555\r\n 21\r\n-67.91989810588737\r\n 72\r\n 1\r\n 10\r\n5.062356113783555\r\n 20\r\n-67.91989810588737\r\n 11\r\n5.041046734714574\r\n 21\r\n-67.86282857680536\r\n 72\r\n 1\r\n 10\r\n5.041046734714574\r\n 20\r\n-67.86282857680536\r\n 11\r\n5.030964868002405\r\n 21\r\n-67.80275030857054\r\n 72\r\n 1\r\n 10\r\n5.030964868002405\r\n 20\r\n-67.80275030857054\r\n 11\r\n5.032577317356598\r\n 21\r\n-67.74140813775134\r\n 72\r\n 1\r\n 10\r\n5.032577317356598\r\n 20\r\n-67.74140813775134\r\n 11\r\n5.046350886486701\r\n 21\r\n-67.68054690091613\r\n 72\r\n 1\r\n 10\r\n5.046350886486701\r\n 20\r\n-67.68054690091613\r\n 11\r\n5.072752379102265\r\n 21\r\n-67.62191143463332\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n20A\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n20B\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.721392143166232\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n20C\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.713139053581402\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n20D\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.689473871791562\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n20E\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.652037728243691\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n20F\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.602471753384765\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n210\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.542417077661762\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n211\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.473514831521659\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n212\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.397406145411434\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n213\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.315732149778064\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n214\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.234058154144694\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n215\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.15794946803447\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n216\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.089047221894367\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n217\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.028992546171364\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n218\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.979426571312438\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n219\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.941990427764566\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21A\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.918325245974726\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21B\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.910072156389896\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21C\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.918325245974726\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21D\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.941990427764566\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21E\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.979426571312438\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n21F\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.028992546171364\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n220\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.089047221894367\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n221\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.15794946803447\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n222\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.234058154144694\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n223\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.315732149778064\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n224\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.397406145411434\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n225\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.473514831521659\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n226\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.542417077661762\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n227\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.602471753384765\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n228\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.652037728243691\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n229\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.689473871791562\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n22A\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.713139053581402\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n22B\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.721392143166232\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n22C\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.721392143166232\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n22E\r\n330\r\n20A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n22D\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n3.721392143166232\r\n 20\r\n-64.26117772507854\r\n 11\r\n3.713139053581402\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n3.713139053581402\r\n 20\r\n-64.17949632787284\r\n 11\r\n3.689473871791562\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n3.689473871791562\r\n 20\r\n-64.10336812852647\r\n 11\r\n3.652037728243691\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n3.652037728243691\r\n 20\r\n-64.03443829470767\r\n 11\r\n3.602471753384765\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n3.602471753384765\r\n 20\r\n-63.97435199408503\r\n 11\r\n3.542417077661762\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n3.542417077661762\r\n 20\r\n-63.92475439432582\r\n 11\r\n3.473514831521659\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n3.473514831521659\r\n 20\r\n-63.88729066309926\r\n 11\r\n3.397406145411434\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n3.397406145411434\r\n 20\r\n-63.86360596807295\r\n 11\r\n3.315732149778064\r\n 21\r\n-63.85534547691611\r\n 72\r\n 1\r\n 10\r\n3.315732149778064\r\n 20\r\n-63.85534547691611\r\n 11\r\n3.234058154144694\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n3.234058154144694\r\n 20\r\n-63.86360596807295\r\n 11\r\n3.15794946803447\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n3.15794946803447\r\n 20\r\n-63.88729066309926\r\n 11\r\n3.089047221894367\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n3.089047221894367\r\n 20\r\n-63.92475439432582\r\n 11\r\n3.028992546171364\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n3.028992546171364\r\n 20\r\n-63.97435199408503\r\n 11\r\n2.979426571312438\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n2.979426571312438\r\n 20\r\n-64.03443829470767\r\n 11\r\n2.941990427764566\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n2.941990427764566\r\n 20\r\n-64.10336812852647\r\n 11\r\n2.918325245974726\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n2.918325245974726\r\n 20\r\n-64.17949632787284\r\n 11\r\n2.910072156389896\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n2.910072156389896\r\n 20\r\n-64.26117772507854\r\n 11\r\n2.918325245974726\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n2.918325245974726\r\n 20\r\n-64.3428517207116\r\n 11\r\n2.941990427764566\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n2.941990427764566\r\n 20\r\n-64.41896040682214\r\n 11\r\n2.979426571312438\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n2.979426571312438\r\n 20\r\n-64.48786265296256\r\n 11\r\n3.028992546171364\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n3.028992546171364\r\n 20\r\n-64.54791732868524\r\n 11\r\n3.089047221894367\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n3.089047221894367\r\n 20\r\n-64.59748330354417\r\n 11\r\n3.15794946803447\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n3.15794946803447\r\n 20\r\n-64.63491944709203\r\n 11\r\n3.234058154144694\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n3.234058154144694\r\n 20\r\n-64.65858462888188\r\n 11\r\n3.315732149778064\r\n 21\r\n-64.66683771846671\r\n 72\r\n 1\r\n 10\r\n3.315732149778064\r\n 20\r\n-64.66683771846671\r\n 11\r\n3.397406145411434\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n3.397406145411434\r\n 20\r\n-64.65858462888188\r\n 11\r\n3.473514831521659\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n3.473514831521659\r\n 20\r\n-64.63491944709203\r\n 11\r\n3.542417077661762\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n3.542417077661762\r\n 20\r\n-64.59748330354417\r\n 11\r\n3.602471753384765\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n3.602471753384765\r\n 20\r\n-64.54791732868524\r\n 11\r\n3.652037728243691\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n3.652037728243691\r\n 20\r\n-64.48786265296256\r\n 11\r\n3.689473871791562\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n3.689473871791562\r\n 20\r\n-64.41896040682214\r\n 11\r\n3.713139053581402\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n3.713139053581402\r\n 20\r\n-64.3428517207116\r\n 11\r\n3.721392143166232\r\n 21\r\n-64.26117772507854\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n22F\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n230\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.242746309452561\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n231\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.255825224197589\r\n 20\r\n-61.13681793802461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n232\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.268958641429786\r\n 20\r\n-61.1396520673574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n233\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.282136468095972\r\n 20\r\n-61.14205017679284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n234\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.29534861114297\r\n 20\r\n-61.14401226633092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n235\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.308584977517596\r\n 20\r\n-61.14553833597165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n236\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.321835474166675\r\n 20\r\n-61.14662838571503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n237\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.335090008037025\r\n 20\r\n-61.14728241556106\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n238\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.348338486075469\r\n 20\r\n-61.14750042550973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n239\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.374641319096202\r\n 20\r\n-61.146637805898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23A\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.400792756319245\r\n 20\r\n-61.14405533002449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23B\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.42672214637234\r\n 20\r\n-61.13976107233174\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23C\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.452358837883231\r\n 20\r\n-61.1337631072623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23D\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.477632179479661\r\n 20\r\n-61.12606950925872\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23E\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.502471519789377\r\n 20\r\n-61.11668835276353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n23F\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.526806207440119\r\n 20\r\n-61.10562771221929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n240\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.550565591059634\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n241\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.584494398627649\r\n 20\r\n-61.07107784544563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n242\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.615774789041378\r\n 20\r\n-61.04631689451593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n243\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.644261422335038\r\n 20\r\n-61.01880255867823\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n244\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.669808958542844\r\n 20\r\n-60.98872458733328\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n245\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.692272057699012\r\n 20\r\n-60.95627272988052\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n246\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.711505379837758\r\n 20\r\n-60.92163673571974\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n247\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.727363584993299\r\n 20\r\n-60.88500635425069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n248\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.73970133319985\r\n 20\r\n-60.84657133487316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n249\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.748241401930082\r\n 20\r\n-60.80717545683295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24A\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.752824993813974\r\n 20\r\n-60.76756560606533\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24B\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.753484406621697\r\n 20\r\n-60.72797997862534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24C\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.750251938123427\r\n 20\r\n-60.68865677056802\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24D\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.743159886089339\r\n 20\r\n-60.6498341779484\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24E\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.732240548289606\r\n 20\r\n-60.61175039682151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n24F\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.717526222494402\r\n 20\r\n-60.5746436232424\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n250\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.699049206473902\r\n 20\r\n-60.53875205326609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n251\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.677231389851007\r\n 20\r\n-60.50482324569808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n252\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.652470438920985\r\n 20\r\n-60.47354285528434\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n253\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.624956103083612\r\n 20\r\n-60.44505622199068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n254\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.59487813173866\r\n 20\r\n-60.41950868578288\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n255\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.562426274285903\r\n 20\r\n-60.39704558662671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n256\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.527790280125115\r\n 20\r\n-60.37781226448796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n257\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.491159898656069\r\n 20\r\n-60.36195405933243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n258\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.452724879278539\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n259\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.413279545277746\r\n 20\r\n-60.34118221945403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25A\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.373646480487816\r\n 20\r\n-60.33666221380516\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25B\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.334057825131874\r\n 20\r\n-60.33603005224103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25C\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.294745719433051\r\n 20\r\n-60.33925949282334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25D\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.255942303614471\r\n 20\r\n-60.34632429361385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25E\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.217879717899262\r\n 20\r\n-60.35719821267427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n25F\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.18079010251055\r\n 20\r\n-60.37185500806635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n260\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.144905597671466\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n261\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.11097679010345\r\n 20\r\n-60.41208625447472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n262\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.079696399689721\r\n 20\r\n-60.43684720540474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n263\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.051209766396061\r\n 20\r\n-60.46436154124179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n264\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.025662230188256\r\n 20\r\n-60.49443951258706\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n265\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.003199131032088\r\n 20\r\n-60.52689137003982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n266\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.983965808893341\r\n 20\r\n-60.56152736420061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n267\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.9681076037378\r\n 20\r\n-60.59815774566965\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n268\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.955769855531249\r\n 20\r\n-60.63659276504718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n269\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.947229786801016\r\n 20\r\n-60.6760451641852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26A\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.942646194917126\r\n 20\r\n-60.71569538716554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26B\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.941986782109402\r\n 20\r\n-60.75530523793316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26C\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.945219250607672\r\n 20\r\n-60.79463652043302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26D\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.95231130264176\r\n 20\r\n-60.8334510386101\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26E\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.963230640441494\r\n 20\r\n-60.87151059640935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n26F\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.977944966236698\r\n 20\r\n-60.90857699777575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n270\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.996421982257197\r\n 20\r\n-60.94441204665426\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n271\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.018239798880093\r\n 20\r\n-60.97834085422227\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n272\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.043000749810115\r\n 20\r\n-61.009621244636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n273\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.070515085647488\r\n 20\r\n-61.03810787792966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n274\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.100593056992439\r\n 20\r\n-61.06365541413746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n275\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.133044914445196\r\n 20\r\n-61.08611851329363\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n276\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.167680908605984\r\n 20\r\n-61.10535183543238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n277\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.20431129007503\r\n 20\r\n-61.12121004058793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n278\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.242746309452561\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n279\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.242746309452561\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n27B\r\n330\r\n22F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n27A\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n5.242746309452561\r\n 20\r\n-61.13354778879447\r\n 11\r\n5.255825224197589\r\n 21\r\n-61.13681793802461\r\n 72\r\n 1\r\n 10\r\n5.255825224197589\r\n 20\r\n-61.13681793802461\r\n 11\r\n5.268958641429786\r\n 21\r\n-61.1396520673574\r\n 72\r\n 1\r\n 10\r\n5.268958641429786\r\n 20\r\n-61.1396520673574\r\n 11\r\n5.282136468095972\r\n 21\r\n-61.14205017679284\r\n 72\r\n 1\r\n 10\r\n5.282136468095972\r\n 20\r\n-61.14205017679284\r\n 11\r\n5.29534861114297\r\n 21\r\n-61.14401226633092\r\n 72\r\n 1\r\n 10\r\n5.29534861114297\r\n 20\r\n-61.14401226633092\r\n 11\r\n5.308584977517596\r\n 21\r\n-61.14553833597165\r\n 72\r\n 1\r\n 10\r\n5.308584977517596\r\n 20\r\n-61.14553833597165\r\n 11\r\n5.321835474166675\r\n 21\r\n-61.14662838571503\r\n 72\r\n 1\r\n 10\r\n5.321835474166675\r\n 20\r\n-61.14662838571503\r\n 11\r\n5.335090008037025\r\n 21\r\n-61.14728241556106\r\n 72\r\n 1\r\n 10\r\n5.335090008037025\r\n 20\r\n-61.14728241556106\r\n 11\r\n5.348338486075469\r\n 21\r\n-61.14750042550973\r\n 72\r\n 1\r\n 10\r\n5.348338486075469\r\n 20\r\n-61.14750042550973\r\n 11\r\n5.374641319096202\r\n 21\r\n-61.146637805898\r\n 72\r\n 1\r\n 10\r\n5.374641319096202\r\n 20\r\n-61.146637805898\r\n 11\r\n5.400792756319245\r\n 21\r\n-61.14405533002449\r\n 72\r\n 1\r\n 10\r\n5.400792756319245\r\n 20\r\n-61.14405533002449\r\n 11\r\n5.42672214637234\r\n 21\r\n-61.13976107233174\r\n 72\r\n 1\r\n 10\r\n5.42672214637234\r\n 20\r\n-61.13976107233174\r\n 11\r\n5.452358837883231\r\n 21\r\n-61.1337631072623\r\n 72\r\n 1\r\n 10\r\n5.452358837883231\r\n 20\r\n-61.1337631072623\r\n 11\r\n5.477632179479661\r\n 21\r\n-61.12606950925872\r\n 72\r\n 1\r\n 10\r\n5.477632179479661\r\n 20\r\n-61.12606950925872\r\n 11\r\n5.502471519789377\r\n 21\r\n-61.11668835276353\r\n 72\r\n 1\r\n 10\r\n5.502471519789377\r\n 20\r\n-61.11668835276353\r\n 11\r\n5.526806207440119\r\n 21\r\n-61.10562771221929\r\n 72\r\n 1\r\n 10\r\n5.526806207440119\r\n 20\r\n-61.10562771221929\r\n 11\r\n5.550565591059634\r\n 21\r\n-61.09289566206853\r\n 72\r\n 1\r\n 10\r\n5.550565591059634\r\n 20\r\n-61.09289566206853\r\n 11\r\n5.584494398627649\r\n 21\r\n-61.07107784544563\r\n 72\r\n 1\r\n 10\r\n5.584494398627649\r\n 20\r\n-61.07107784544563\r\n 11\r\n5.615774789041378\r\n 21\r\n-61.04631689451593\r\n 72\r\n 1\r\n 10\r\n5.615774789041378\r\n 20\r\n-61.04631689451593\r\n 11\r\n5.644261422335038\r\n 21\r\n-61.01880255867823\r\n 72\r\n 1\r\n 10\r\n5.644261422335038\r\n 20\r\n-61.01880255867823\r\n 11\r\n5.669808958542844\r\n 21\r\n-60.98872458733328\r\n 72\r\n 1\r\n 10\r\n5.669808958542844\r\n 20\r\n-60.98872458733328\r\n 11\r\n5.692272057699012\r\n 21\r\n-60.95627272988052\r\n 72\r\n 1\r\n 10\r\n5.692272057699012\r\n 20\r\n-60.95627272988052\r\n 11\r\n5.711505379837758\r\n 21\r\n-60.92163673571974\r\n 72\r\n 1\r\n 10\r\n5.711505379837758\r\n 20\r\n-60.92163673571974\r\n 11\r\n5.727363584993299\r\n 21\r\n-60.88500635425069\r\n 72\r\n 1\r\n 10\r\n5.727363584993299\r\n 20\r\n-60.88500635425069\r\n 11\r\n5.73970133319985\r\n 21\r\n-60.84657133487316\r\n 72\r\n 1\r\n 10\r\n5.73970133319985\r\n 20\r\n-60.84657133487316\r\n 11\r\n5.748241401930082\r\n 21\r\n-60.80717545683295\r\n 72\r\n 1\r\n 10\r\n5.748241401930082\r\n 20\r\n-60.80717545683295\r\n 11\r\n5.752824993813974\r\n 21\r\n-60.76756560606533\r\n 72\r\n 1\r\n 10\r\n5.752824993813974\r\n 20\r\n-60.76756560606533\r\n 11\r\n5.753484406621697\r\n 21\r\n-60.72797997862534\r\n 72\r\n 1\r\n 10\r\n5.753484406621697\r\n 20\r\n-60.72797997862534\r\n 11\r\n5.750251938123427\r\n 21\r\n-60.68865677056802\r\n 72\r\n 1\r\n 10\r\n5.750251938123427\r\n 20\r\n-60.68865677056802\r\n 11\r\n5.743159886089339\r\n 21\r\n-60.6498341779484\r\n 72\r\n 1\r\n 10\r\n5.743159886089339\r\n 20\r\n-60.6498341779484\r\n 11\r\n5.732240548289606\r\n 21\r\n-60.61175039682151\r\n 72\r\n 1\r\n 10\r\n5.732240548289606\r\n 20\r\n-60.61175039682151\r\n 11\r\n5.717526222494402\r\n 21\r\n-60.5746436232424\r\n 72\r\n 1\r\n 10\r\n5.717526222494402\r\n 20\r\n-60.5746436232424\r\n 11\r\n5.699049206473902\r\n 21\r\n-60.53875205326609\r\n 72\r\n 1\r\n 10\r\n5.699049206473902\r\n 20\r\n-60.53875205326609\r\n 11\r\n5.677231389851007\r\n 21\r\n-60.50482324569808\r\n 72\r\n 1\r\n 10\r\n5.677231389851007\r\n 20\r\n-60.50482324569808\r\n 11\r\n5.652470438920985\r\n 21\r\n-60.47354285528434\r\n 72\r\n 1\r\n 10\r\n5.652470438920985\r\n 20\r\n-60.47354285528434\r\n 11\r\n5.624956103083612\r\n 21\r\n-60.44505622199068\r\n 72\r\n 1\r\n 10\r\n5.624956103083612\r\n 20\r\n-60.44505622199068\r\n 11\r\n5.59487813173866\r\n 21\r\n-60.41950868578288\r\n 72\r\n 1\r\n 10\r\n5.59487813173866\r\n 20\r\n-60.41950868578288\r\n 11\r\n5.562426274285903\r\n 21\r\n-60.39704558662671\r\n 72\r\n 1\r\n 10\r\n5.562426274285903\r\n 20\r\n-60.39704558662671\r\n 11\r\n5.527790280125115\r\n 21\r\n-60.37781226448796\r\n 72\r\n 1\r\n 10\r\n5.527790280125115\r\n 20\r\n-60.37781226448796\r\n 11\r\n5.491159898656069\r\n 21\r\n-60.36195405933243\r\n 72\r\n 1\r\n 10\r\n5.491159898656069\r\n 20\r\n-60.36195405933243\r\n 11\r\n5.452724879278539\r\n 21\r\n-60.34961631112587\r\n 72\r\n 1\r\n 10\r\n5.452724879278539\r\n 20\r\n-60.34961631112587\r\n 11\r\n5.413279545277746\r\n 21\r\n-60.34118221945403\r\n 72\r\n 1\r\n 10\r\n5.413279545277746\r\n 20\r\n-60.34118221945403\r\n 11\r\n5.373646480487816\r\n 21\r\n-60.33666221380516\r\n 72\r\n 1\r\n 10\r\n5.373646480487816\r\n 20\r\n-60.33666221380516\r\n 11\r\n5.334057825131874\r\n 21\r\n-60.33603005224103\r\n 72\r\n 1\r\n 10\r\n5.334057825131874\r\n 20\r\n-60.33603005224103\r\n 11\r\n5.294745719433051\r\n 21\r\n-60.33925949282334\r\n 72\r\n 1\r\n 10\r\n5.294745719433051\r\n 20\r\n-60.33925949282334\r\n 11\r\n5.255942303614471\r\n 21\r\n-60.34632429361385\r\n 72\r\n 1\r\n 10\r\n5.255942303614471\r\n 20\r\n-60.34632429361385\r\n 11\r\n5.217879717899262\r\n 21\r\n-60.35719821267427\r\n 72\r\n 1\r\n 10\r\n5.217879717899262\r\n 20\r\n-60.35719821267427\r\n 11\r\n5.18079010251055\r\n 21\r\n-60.37185500806635\r\n 72\r\n 1\r\n 10\r\n5.18079010251055\r\n 20\r\n-60.37185500806635\r\n 11\r\n5.144905597671466\r\n 21\r\n-60.39026843785182\r\n 72\r\n 1\r\n 10\r\n5.144905597671466\r\n 20\r\n-60.39026843785182\r\n 11\r\n5.11097679010345\r\n 21\r\n-60.41208625447472\r\n 72\r\n 1\r\n 10\r\n5.11097679010345\r\n 20\r\n-60.41208625447472\r\n 11\r\n5.079696399689721\r\n 21\r\n-60.43684720540474\r\n 72\r\n 1\r\n 10\r\n5.079696399689721\r\n 20\r\n-60.43684720540474\r\n 11\r\n5.051209766396061\r\n 21\r\n-60.46436154124179\r\n 72\r\n 1\r\n 10\r\n5.051209766396061\r\n 20\r\n-60.46436154124179\r\n 11\r\n5.025662230188256\r\n 21\r\n-60.49443951258706\r\n 72\r\n 1\r\n 10\r\n5.025662230188256\r\n 20\r\n-60.49443951258706\r\n 11\r\n5.003199131032088\r\n 21\r\n-60.52689137003982\r\n 72\r\n 1\r\n 10\r\n5.003199131032088\r\n 20\r\n-60.52689137003982\r\n 11\r\n4.983965808893341\r\n 21\r\n-60.56152736420061\r\n 72\r\n 1\r\n 10\r\n4.983965808893341\r\n 20\r\n-60.56152736420061\r\n 11\r\n4.9681076037378\r\n 21\r\n-60.59815774566965\r\n 72\r\n 1\r\n 10\r\n4.9681076037378\r\n 20\r\n-60.59815774566965\r\n 11\r\n4.955769855531249\r\n 21\r\n-60.63659276504718\r\n 72\r\n 1\r\n 10\r\n4.955769855531249\r\n 20\r\n-60.63659276504718\r\n 11\r\n4.947229786801016\r\n 21\r\n-60.6760451641852\r\n 72\r\n 1\r\n 10\r\n4.947229786801016\r\n 20\r\n-60.6760451641852\r\n 11\r\n4.942646194917126\r\n 21\r\n-60.71569538716554\r\n 72\r\n 1\r\n 10\r\n4.942646194917126\r\n 20\r\n-60.71569538716554\r\n 11\r\n4.941986782109402\r\n 21\r\n-60.75530523793316\r\n 72\r\n 1\r\n 10\r\n4.941986782109402\r\n 20\r\n-60.75530523793316\r\n 11\r\n4.945219250607672\r\n 21\r\n-60.79463652043302\r\n 72\r\n 1\r\n 10\r\n4.945219250607672\r\n 20\r\n-60.79463652043302\r\n 11\r\n4.95231130264176\r\n 21\r\n-60.8334510386101\r\n 72\r\n 1\r\n 10\r\n4.95231130264176\r\n 20\r\n-60.8334510386101\r\n 11\r\n4.963230640441494\r\n 21\r\n-60.87151059640935\r\n 72\r\n 1\r\n 10\r\n4.963230640441494\r\n 20\r\n-60.87151059640935\r\n 11\r\n4.977944966236698\r\n 21\r\n-60.90857699777575\r\n 72\r\n 1\r\n 10\r\n4.977944966236698\r\n 20\r\n-60.90857699777575\r\n 11\r\n4.996421982257197\r\n 21\r\n-60.94441204665426\r\n 72\r\n 1\r\n 10\r\n4.996421982257197\r\n 20\r\n-60.94441204665426\r\n 11\r\n5.018239798880093\r\n 21\r\n-60.97834085422227\r\n 72\r\n 1\r\n 10\r\n5.018239798880093\r\n 20\r\n-60.97834085422227\r\n 11\r\n5.043000749810115\r\n 21\r\n-61.009621244636\r\n 72\r\n 1\r\n 10\r\n5.043000749810115\r\n 20\r\n-61.009621244636\r\n 11\r\n5.070515085647488\r\n 21\r\n-61.03810787792966\r\n 72\r\n 1\r\n 10\r\n5.070515085647488\r\n 20\r\n-61.03810787792966\r\n 11\r\n5.100593056992439\r\n 21\r\n-61.06365541413746\r\n 72\r\n 1\r\n 10\r\n5.100593056992439\r\n 20\r\n-61.06365541413746\r\n 11\r\n5.133044914445196\r\n 21\r\n-61.08611851329363\r\n 72\r\n 1\r\n 10\r\n5.133044914445196\r\n 20\r\n-61.08611851329363\r\n 11\r\n5.167680908605984\r\n 21\r\n-61.10535183543238\r\n 72\r\n 1\r\n 10\r\n5.167680908605984\r\n 20\r\n-61.10535183543238\r\n 11\r\n5.20431129007503\r\n 21\r\n-61.12121004058793\r\n 72\r\n 1\r\n 10\r\n5.20431129007503\r\n 20\r\n-61.12121004058793\r\n 11\r\n5.242746309452561\r\n 21\r\n-61.13354778879447\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n27C\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n27D\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.68787772186553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n27E\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.64195029267779\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n27F\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.59602286349005\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n280\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.55009543430232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n281\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.50416800511458\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n282\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.45824057592684\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n283\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.41231314673911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n284\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.36638571755137\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n285\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n286\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.08924204256104\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n287\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.92219797521999\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n288\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.755153907878938\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n289\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.588109840537888\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28A\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.421065773196837\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28B\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.254021705855784\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28C\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.086977638514734\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28D\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.32045828836362\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28E\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.36541678444614\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n28F\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.41037528052865\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n290\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.45533377661117\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n291\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.50029227269367\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n292\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.54525076877619\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n293\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.5902092648587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n294\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.6351677609412\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n295\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n296\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.017279050478772\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n297\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.114624529783862\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n298\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.211970009088954\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n299\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.309315488394045\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29A\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.406660967699136\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29B\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.504006447004226\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29C\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.601351926309317\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29D\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.698697405614407\r\n 20\r\n-71.68012625702372\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29E\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.593988034709595\r\n 20\r\n-71.80337454800853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n29F\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.489278663804782\r\n 20\r\n-71.92662283899334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A0\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.38456929289997\r\n 20\r\n-72.04987112997816\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A1\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.279859921995158\r\n 20\r\n-72.17311942096296\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A2\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.175150551090345\r\n 20\r\n-72.29636771194778\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A3\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.070441180185535\r\n 20\r\n-72.41961600293259\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A4\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.965731809280722\r\n 20\r\n-72.5428642939174\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A5\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.66611258490222\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A6\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.70913321477427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A7\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.75215384464633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A8\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.79517447451839\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2A9\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.83819510439045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AA\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.88121573426251\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AB\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.92423636413456\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AC\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.96725699400662\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AD\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.86102243837591\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AE\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.039112343116543\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2AF\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.217202247857177\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B0\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.395292152597811\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B1\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.573382057338444\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B2\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.751471962079078\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B3\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.929561866819713\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B4\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10765177156035\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B5\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B6\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.96493155455407\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B7\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.91958548522948\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B8\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.87423941590487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2B9\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.82889334658027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BA\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.78354727725568\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BB\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.73820120793107\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BC\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.69285513860648\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BD\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BE\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.17840542008866\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2BF\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.07106916387635\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C0\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.963732907664033\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C1\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.85639665145172\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C2\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.749060395239404\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C3\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.641724139027088\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C4\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.534387882814773\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C5\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.427051626602458\r\n 20\r\n-72.64750906928187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C6\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.530705937014911\r\n 20\r\n-72.52755515085482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C7\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.634360247427367\r\n 20\r\n-72.40760123242778\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C8\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.73801455783982\r\n 20\r\n-72.28764731400074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2C9\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.841668868252276\r\n 20\r\n-72.16769339557369\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2CA\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.94532317866473\r\n 20\r\n-72.04773947714665\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2CB\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.04897748907718\r\n 20\r\n-71.9277855587196\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2CC\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.15263179948964\r\n 20\r\n-71.80783164029258\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2CD\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.68787772186553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2CE\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.68787772186553\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n2D0\r\n330\r\n27C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n2CF\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.68787772186553\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.64195029267779\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.64195029267779\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.59602286349005\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.59602286349005\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.55009543430232\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.55009543430232\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.50416800511458\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.50416800511458\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.45824057592684\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.45824057592684\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.41231314673911\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.41231314673911\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.36638571755137\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.36638571755137\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n10.25628610990209\r\n 20\r\n-71.32045828836362\r\n 11\r\n10.08924204256104\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n10.08924204256104\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.92219797521999\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.92219797521999\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.755153907878938\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.755153907878938\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.588109840537888\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.588109840537888\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.421065773196837\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.421065773196837\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.254021705855784\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.254021705855784\r\n 20\r\n-71.32045828836362\r\n 11\r\n9.086977638514734\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n9.086977638514734\r\n 20\r\n-71.32045828836362\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.32045828836362\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.32045828836362\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.36541678444614\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.36541678444614\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.41037528052865\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.41037528052865\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.45533377661117\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.45533377661117\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.50029227269367\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.50029227269367\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.54525076877619\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.54525076877619\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.5902092648587\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.5902092648587\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.6351677609412\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.6351677609412\r\n 11\r\n8.919933571173681\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n8.919933571173681\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.017279050478772\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.017279050478772\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.114624529783862\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.114624529783862\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.211970009088954\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.211970009088954\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.309315488394045\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.309315488394045\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.406660967699136\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.406660967699136\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.504006447004226\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.504006447004226\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.601351926309317\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.601351926309317\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.698697405614407\r\n 21\r\n-71.68012625702372\r\n 72\r\n 1\r\n 10\r\n9.698697405614407\r\n 20\r\n-71.68012625702372\r\n 11\r\n9.593988034709595\r\n 21\r\n-71.80337454800853\r\n 72\r\n 1\r\n 10\r\n9.593988034709595\r\n 20\r\n-71.80337454800853\r\n 11\r\n9.489278663804782\r\n 21\r\n-71.92662283899334\r\n 72\r\n 1\r\n 10\r\n9.489278663804782\r\n 20\r\n-71.92662283899334\r\n 11\r\n9.38456929289997\r\n 21\r\n-72.04987112997816\r\n 72\r\n 1\r\n 10\r\n9.38456929289997\r\n 20\r\n-72.04987112997816\r\n 11\r\n9.279859921995158\r\n 21\r\n-72.17311942096296\r\n 72\r\n 1\r\n 10\r\n9.279859921995158\r\n 20\r\n-72.17311942096296\r\n 11\r\n9.175150551090345\r\n 21\r\n-72.29636771194778\r\n 72\r\n 1\r\n 10\r\n9.175150551090345\r\n 20\r\n-72.29636771194778\r\n 11\r\n9.070441180185535\r\n 21\r\n-72.41961600293259\r\n 72\r\n 1\r\n 10\r\n9.070441180185535\r\n 20\r\n-72.41961600293259\r\n 11\r\n8.965731809280722\r\n 21\r\n-72.5428642939174\r\n 72\r\n 1\r\n 10\r\n8.965731809280722\r\n 20\r\n-72.5428642939174\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.66611258490222\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.66611258490222\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.70913321477427\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.70913321477427\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.75215384464633\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.75215384464633\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.79517447451839\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.79517447451839\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.83819510439045\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.83819510439045\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.88121573426251\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.88121573426251\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.92423636413456\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.92423636413456\r\n 11\r\n8.86102243837591\r\n 21\r\n-72.96725699400662\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-72.96725699400662\r\n 11\r\n8.86102243837591\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.86102243837591\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.039112343116543\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.039112343116543\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.217202247857177\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.217202247857177\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.395292152597811\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.395292152597811\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.573382057338444\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.573382057338444\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.751471962079078\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.751471962079078\r\n 20\r\n-73.01027762387868\r\n 11\r\n9.929561866819713\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n9.929561866819713\r\n 20\r\n-73.01027762387868\r\n 11\r\n10.10765177156035\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n10.10765177156035\r\n 20\r\n-73.01027762387868\r\n 11\r\n10.28574167630098\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-73.01027762387868\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.96493155455407\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.96493155455407\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.91958548522948\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.91958548522948\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.87423941590487\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.87423941590487\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.82889334658027\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.82889334658027\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.78354727725568\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.78354727725568\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.73820120793107\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.73820120793107\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.69285513860648\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.69285513860648\r\n 11\r\n10.28574167630098\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n10.28574167630098\r\n 20\r\n-72.64750906928187\r\n 11\r\n10.17840542008866\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n10.17840542008866\r\n 20\r\n-72.64750906928187\r\n 11\r\n10.07106916387635\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n10.07106916387635\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.963732907664033\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.963732907664033\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.85639665145172\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.85639665145172\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.749060395239404\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.749060395239404\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.641724139027088\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.641724139027088\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.534387882814773\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.534387882814773\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.427051626602458\r\n 21\r\n-72.64750906928187\r\n 72\r\n 1\r\n 10\r\n9.427051626602458\r\n 20\r\n-72.64750906928187\r\n 11\r\n9.530705937014911\r\n 21\r\n-72.52755515085482\r\n 72\r\n 1\r\n 10\r\n9.530705937014911\r\n 20\r\n-72.52755515085482\r\n 11\r\n9.634360247427367\r\n 21\r\n-72.40760123242778\r\n 72\r\n 1\r\n 10\r\n9.634360247427367\r\n 20\r\n-72.40760123242778\r\n 11\r\n9.73801455783982\r\n 21\r\n-72.28764731400074\r\n 72\r\n 1\r\n 10\r\n9.73801455783982\r\n 20\r\n-72.28764731400074\r\n 11\r\n9.841668868252276\r\n 21\r\n-72.16769339557369\r\n 72\r\n 1\r\n 10\r\n9.841668868252276\r\n 20\r\n-72.16769339557369\r\n 11\r\n9.94532317866473\r\n 21\r\n-72.04773947714665\r\n 72\r\n 1\r\n 10\r\n9.94532317866473\r\n 20\r\n-72.04773947714665\r\n 11\r\n10.04897748907718\r\n 21\r\n-71.9277855587196\r\n 72\r\n 1\r\n 10\r\n10.04897748907718\r\n 20\r\n-71.9277855587196\r\n 11\r\n10.15263179948964\r\n 21\r\n-71.80783164029258\r\n 72\r\n 1\r\n 10\r\n10.15263179948964\r\n 20\r\n-71.80783164029258\r\n 11\r\n10.25628610990209\r\n 21\r\n-71.68787772186553\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n2D1\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D2\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.245983190476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D3\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.972177122779752\r\n 20\r\n-72.21682906993207\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D4\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.000922138234805\r\n 20\r\n-72.18767494938815\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D5\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.029667153689858\r\n 20\r\n-72.15852082884422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D6\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.058412169144912\r\n 20\r\n-72.1293667083003\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D7\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.087157184599965\r\n 20\r\n-72.10021258775636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D8\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.115902200055018\r\n 20\r\n-72.07105846721244\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2D9\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.144647215510072\r\n 20\r\n-72.04190434666852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DA\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.173392230965125\r\n 20\r\n-72.01275022612458\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DB\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.261392888766475\r\n 20\r\n-72.13744115084384\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DC\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.349393546567826\r\n 20\r\n-72.26213207556312\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DD\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.437394204369177\r\n 20\r\n-72.38682300028238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DE\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.525394862170527\r\n 20\r\n-72.51151392500164\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2DF\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.613395519971878\r\n 20\r\n-72.6362048497209\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E0\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.701396177773228\r\n 20\r\n-72.76089577444016\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E1\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.789396835574578\r\n 20\r\n-72.88558669915942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E2\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.87739749337593\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E3\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.954136995309869\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E4\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.03087649724381\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E5\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.107615999177749\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E6\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.18435550111169\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E7\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.26109500304563\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E8\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.33783450497957\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2E9\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.414574006913511\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2EA\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.49131350884745\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2EB\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.368086749709421\r\n 20\r\n-72.84211390050491\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2EC\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.24485999057139\r\n 20\r\n-72.67395017713116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2ED\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.12163323143336\r\n 20\r\n-72.50578645375741\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2EE\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.99840647229533\r\n 20\r\n-72.33762273038364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2EF\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.8751797131573\r\n 20\r\n-72.16945900700989\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F0\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.75195295401927\r\n 20\r\n-72.00129528363613\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F1\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.628726194881239\r\n 20\r\n-71.83313156026237\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F2\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.505499435743209\r\n 20\r\n-71.66496783688862\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F3\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.622718809628835\r\n 20\r\n-71.5474900808416\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F4\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.739938183514461\r\n 20\r\n-71.43001232479457\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F5\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.857157557400087\r\n 20\r\n-71.31253456874755\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F6\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.974376931285712\r\n 20\r\n-71.19505681270054\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F7\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.091596305171338\r\n 20\r\n-71.07757905665352\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F8\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.208815679056964\r\n 20\r\n-70.9601013006065\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2F9\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.326035052942589\r\n 20\r\n-70.84262354455947\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FA\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.443254426828215\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FB\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.366148883498967\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FC\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.289043340169719\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FD\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.211937796840472\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FE\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.134832253511224\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n2FF\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.057726710181975\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n300\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.980621166852727\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n301\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.90351562352348\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n302\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.826410080194232\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n303\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.71603783358554\r\n 20\r\n-70.84283886302731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n304\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.605665586976849\r\n 20\r\n-70.96053193754216\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n305\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.495293340368157\r\n 20\r\n-71.078225012057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n306\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.384921093759465\r\n 20\r\n-71.19591808657185\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n307\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.274548847150774\r\n 20\r\n-71.3136111610867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n308\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.164176600542082\r\n 20\r\n-71.43130423560154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n309\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.05380435393339\r\n 20\r\n-71.54899731011639\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30A\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.66669038463124\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30B\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.54899731011639\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30C\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.43130423560154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30D\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.3136111610867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30E\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.19591808657185\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n30F\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.078225012057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n310\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.96053193754216\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n311\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.84283886302731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n312\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n313\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.884714761147971\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n314\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.825997414971245\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n315\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.767280068794518\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n316\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.708562722617791\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n317\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.649845376441064\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n318\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.591128030264337\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n319\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.53241068408761\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31A\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31B\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.01078726793324\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31C\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.29642874735401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31D\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.58207022677479\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31E\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n31F\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.15335318561634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n320\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.43899466503713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n321\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.7246361444579\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n322\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.473693337910883\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n323\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.53241068408761\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n324\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.591128030264337\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n325\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.649845376441064\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n326\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.708562722617791\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n327\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.767280068794518\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n328\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.825997414971245\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n329\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.884714761147971\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32A\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32B\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.91474081970334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32C\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.819204015528\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32D\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.72366721135268\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32E\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.62813040717734\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n32F\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.532593603002\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n330\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.43705679882667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n331\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.34151999465134\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n332\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.245983190476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n333\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.245983190476\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n335\r\n330\r\n2D1\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n334\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 96\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.245983190476\r\n 11\r\n4.972177122779752\r\n 21\r\n-72.21682906993207\r\n 72\r\n 1\r\n 10\r\n4.972177122779752\r\n 20\r\n-72.21682906993207\r\n 11\r\n5.000922138234805\r\n 21\r\n-72.18767494938815\r\n 72\r\n 1\r\n 10\r\n5.000922138234805\r\n 20\r\n-72.18767494938815\r\n 11\r\n5.029667153689858\r\n 21\r\n-72.15852082884422\r\n 72\r\n 1\r\n 10\r\n5.029667153689858\r\n 20\r\n-72.15852082884422\r\n 11\r\n5.058412169144912\r\n 21\r\n-72.1293667083003\r\n 72\r\n 1\r\n 10\r\n5.058412169144912\r\n 20\r\n-72.1293667083003\r\n 11\r\n5.087157184599965\r\n 21\r\n-72.10021258775636\r\n 72\r\n 1\r\n 10\r\n5.087157184599965\r\n 20\r\n-72.10021258775636\r\n 11\r\n5.115902200055018\r\n 21\r\n-72.07105846721244\r\n 72\r\n 1\r\n 10\r\n5.115902200055018\r\n 20\r\n-72.07105846721244\r\n 11\r\n5.144647215510072\r\n 21\r\n-72.04190434666852\r\n 72\r\n 1\r\n 10\r\n5.144647215510072\r\n 20\r\n-72.04190434666852\r\n 11\r\n5.173392230965125\r\n 21\r\n-72.01275022612458\r\n 72\r\n 1\r\n 10\r\n5.173392230965125\r\n 20\r\n-72.01275022612458\r\n 11\r\n5.261392888766475\r\n 21\r\n-72.13744115084384\r\n 72\r\n 1\r\n 10\r\n5.261392888766475\r\n 20\r\n-72.13744115084384\r\n 11\r\n5.349393546567826\r\n 21\r\n-72.26213207556312\r\n 72\r\n 1\r\n 10\r\n5.349393546567826\r\n 20\r\n-72.26213207556312\r\n 11\r\n5.437394204369177\r\n 21\r\n-72.38682300028238\r\n 72\r\n 1\r\n 10\r\n5.437394204369177\r\n 20\r\n-72.38682300028238\r\n 11\r\n5.525394862170527\r\n 21\r\n-72.51151392500164\r\n 72\r\n 1\r\n 10\r\n5.525394862170527\r\n 20\r\n-72.51151392500164\r\n 11\r\n5.613395519971878\r\n 21\r\n-72.6362048497209\r\n 72\r\n 1\r\n 10\r\n5.613395519971878\r\n 20\r\n-72.6362048497209\r\n 11\r\n5.701396177773228\r\n 21\r\n-72.76089577444016\r\n 72\r\n 1\r\n 10\r\n5.701396177773228\r\n 20\r\n-72.76089577444016\r\n 11\r\n5.789396835574578\r\n 21\r\n-72.88558669915942\r\n 72\r\n 1\r\n 10\r\n5.789396835574578\r\n 20\r\n-72.88558669915942\r\n 11\r\n5.87739749337593\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n5.87739749337593\r\n 20\r\n-73.01027762387868\r\n 11\r\n5.954136995309869\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n5.954136995309869\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.03087649724381\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.03087649724381\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.107615999177749\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.107615999177749\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.18435550111169\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.18435550111169\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.26109500304563\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.26109500304563\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.33783450497957\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.33783450497957\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.414574006913511\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.414574006913511\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.49131350884745\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.49131350884745\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.368086749709421\r\n 21\r\n-72.84211390050491\r\n 72\r\n 1\r\n 10\r\n6.368086749709421\r\n 20\r\n-72.84211390050491\r\n 11\r\n6.24485999057139\r\n 21\r\n-72.67395017713116\r\n 72\r\n 1\r\n 10\r\n6.24485999057139\r\n 20\r\n-72.67395017713116\r\n 11\r\n6.12163323143336\r\n 21\r\n-72.50578645375741\r\n 72\r\n 1\r\n 10\r\n6.12163323143336\r\n 20\r\n-72.50578645375741\r\n 11\r\n5.99840647229533\r\n 21\r\n-72.33762273038364\r\n 72\r\n 1\r\n 10\r\n5.99840647229533\r\n 20\r\n-72.33762273038364\r\n 11\r\n5.8751797131573\r\n 21\r\n-72.16945900700989\r\n 72\r\n 1\r\n 10\r\n5.8751797131573\r\n 20\r\n-72.16945900700989\r\n 11\r\n5.75195295401927\r\n 21\r\n-72.00129528363613\r\n 72\r\n 1\r\n 10\r\n5.75195295401927\r\n 20\r\n-72.00129528363613\r\n 11\r\n5.628726194881239\r\n 21\r\n-71.83313156026237\r\n 72\r\n 1\r\n 10\r\n5.628726194881239\r\n 20\r\n-71.83313156026237\r\n 11\r\n5.505499435743209\r\n 21\r\n-71.66496783688862\r\n 72\r\n 1\r\n 10\r\n5.505499435743209\r\n 20\r\n-71.66496783688862\r\n 11\r\n5.622718809628835\r\n 21\r\n-71.5474900808416\r\n 72\r\n 1\r\n 10\r\n5.622718809628835\r\n 20\r\n-71.5474900808416\r\n 11\r\n5.739938183514461\r\n 21\r\n-71.43001232479457\r\n 72\r\n 1\r\n 10\r\n5.739938183514461\r\n 20\r\n-71.43001232479457\r\n 11\r\n5.857157557400087\r\n 21\r\n-71.31253456874755\r\n 72\r\n 1\r\n 10\r\n5.857157557400087\r\n 20\r\n-71.31253456874755\r\n 11\r\n5.974376931285712\r\n 21\r\n-71.19505681270054\r\n 72\r\n 1\r\n 10\r\n5.974376931285712\r\n 20\r\n-71.19505681270054\r\n 11\r\n6.091596305171338\r\n 21\r\n-71.07757905665352\r\n 72\r\n 1\r\n 10\r\n6.091596305171338\r\n 20\r\n-71.07757905665352\r\n 11\r\n6.208815679056964\r\n 21\r\n-70.9601013006065\r\n 72\r\n 1\r\n 10\r\n6.208815679056964\r\n 20\r\n-70.9601013006065\r\n 11\r\n6.326035052942589\r\n 21\r\n-70.84262354455947\r\n 72\r\n 1\r\n 10\r\n6.326035052942589\r\n 20\r\n-70.84262354455947\r\n 11\r\n6.443254426828215\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.443254426828215\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.366148883498967\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.366148883498967\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.289043340169719\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.289043340169719\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.211937796840472\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.211937796840472\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.134832253511224\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.134832253511224\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.057726710181975\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.057726710181975\r\n 20\r\n-70.72514578851246\r\n 11\r\n5.980621166852727\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n5.980621166852727\r\n 20\r\n-70.72514578851246\r\n 11\r\n5.90351562352348\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n5.90351562352348\r\n 20\r\n-70.72514578851246\r\n 11\r\n5.826410080194232\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n5.826410080194232\r\n 20\r\n-70.72514578851246\r\n 11\r\n5.71603783358554\r\n 21\r\n-70.84283886302731\r\n 72\r\n 1\r\n 10\r\n5.71603783358554\r\n 20\r\n-70.84283886302731\r\n 11\r\n5.605665586976849\r\n 21\r\n-70.96053193754216\r\n 72\r\n 1\r\n 10\r\n5.605665586976849\r\n 20\r\n-70.96053193754216\r\n 11\r\n5.495293340368157\r\n 21\r\n-71.078225012057\r\n 72\r\n 1\r\n 10\r\n5.495293340368157\r\n 20\r\n-71.078225012057\r\n 11\r\n5.384921093759465\r\n 21\r\n-71.19591808657185\r\n 72\r\n 1\r\n 10\r\n5.384921093759465\r\n 20\r\n-71.19591808657185\r\n 11\r\n5.274548847150774\r\n 21\r\n-71.3136111610867\r\n 72\r\n 1\r\n 10\r\n5.274548847150774\r\n 20\r\n-71.3136111610867\r\n 11\r\n5.164176600542082\r\n 21\r\n-71.43130423560154\r\n 72\r\n 1\r\n 10\r\n5.164176600542082\r\n 20\r\n-71.43130423560154\r\n 11\r\n5.05380435393339\r\n 21\r\n-71.54899731011639\r\n 72\r\n 1\r\n 10\r\n5.05380435393339\r\n 20\r\n-71.54899731011639\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.66669038463124\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.66669038463124\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.54899731011639\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.54899731011639\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.43130423560154\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.43130423560154\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.3136111610867\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.3136111610867\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.19591808657185\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.19591808657185\r\n 11\r\n4.943432107324698\r\n 21\r\n-71.078225012057\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-71.078225012057\r\n 11\r\n4.943432107324698\r\n 21\r\n-70.96053193754216\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.96053193754216\r\n 11\r\n4.943432107324698\r\n 21\r\n-70.84283886302731\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.84283886302731\r\n 11\r\n4.943432107324698\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.884714761147971\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.884714761147971\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.825997414971245\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.825997414971245\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.767280068794518\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.767280068794518\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.708562722617791\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.708562722617791\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.649845376441064\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.649845376441064\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.591128030264337\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.591128030264337\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.53241068408761\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.53241068408761\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.473693337910883\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-70.72514578851246\r\n 11\r\n4.473693337910883\r\n 21\r\n-71.01078726793324\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.01078726793324\r\n 11\r\n4.473693337910883\r\n 21\r\n-71.29642874735401\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.29642874735401\r\n 11\r\n4.473693337910883\r\n 21\r\n-71.58207022677479\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.58207022677479\r\n 11\r\n4.473693337910883\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-71.86771170619556\r\n 11\r\n4.473693337910883\r\n 21\r\n-72.15335318561634\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.15335318561634\r\n 11\r\n4.473693337910883\r\n 21\r\n-72.43899466503713\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.43899466503713\r\n 11\r\n4.473693337910883\r\n 21\r\n-72.7246361444579\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-72.7246361444579\r\n 11\r\n4.473693337910883\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.473693337910883\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.53241068408761\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.53241068408761\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.591128030264337\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.591128030264337\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.649845376441064\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.649845376441064\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.708562722617791\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.708562722617791\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.767280068794518\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.767280068794518\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.825997414971245\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.825997414971245\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.884714761147971\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.884714761147971\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.943432107324698\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-73.01027762387868\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.91474081970334\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.91474081970334\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.819204015528\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.819204015528\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.72366721135268\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.72366721135268\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.62813040717734\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.62813040717734\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.532593603002\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.532593603002\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.43705679882667\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.43705679882667\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.34151999465134\r\n 72\r\n 1\r\n 10\r\n4.943432107324698\r\n 20\r\n-72.34151999465134\r\n 11\r\n4.943432107324698\r\n 21\r\n-72.245983190476\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n336\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n337\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.208912486845794\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n338\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.232664468892978\r\n 20\r\n-61.10562771221929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n339\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.256979643307574\r\n 20\r\n-61.11668835276353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33A\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.281791395938598\r\n 20\r\n-61.12606950925872\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33B\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.307033112635066\r\n 20\r\n-61.1337631072623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33C\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.332638179245995\r\n 20\r\n-61.13976107233174\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33D\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.3585399816204\r\n 20\r\n-61.14405533002449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33E\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.384671905607295\r\n 20\r\n-61.146637805898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n33F\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.410967337055697\r\n 20\r\n-61.14750042550973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n340\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.424216151529246\r\n 20\r\n-61.14728241556106\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n341\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.437473040445338\r\n 20\r\n-61.14662838571503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n342\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.450729929361431\r\n 20\r\n-61.14553833597165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n343\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.463978743834979\r\n 20\r\n-61.14401226633092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n344\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.477211409423441\r\n 20\r\n-61.14205017679284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n345\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.490419851684273\r\n 20\r\n-61.1396520673574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n346\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.503595996174928\r\n 20\r\n-61.13681793802461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n347\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.516731768452868\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n348\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.555166787830398\r\n 20\r\n-61.12121004058793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n349\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.591797169299443\r\n 20\r\n-61.10535183543238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34A\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.626433163460232\r\n 20\r\n-61.08611851329363\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34B\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.658885020912988\r\n 20\r\n-61.06365541413746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34C\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.68896299225794\r\n 20\r\n-61.03810787792966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34D\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.716477328095314\r\n 20\r\n-61.009621244636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34E\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.741238279025335\r\n 20\r\n-60.97834085422227\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n34F\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.763056095648231\r\n 20\r\n-60.94441204665426\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n350\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.78153311166873\r\n 20\r\n-60.90857699777575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n351\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.796247437463935\r\n 20\r\n-60.87151059640935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n352\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.807166775263667\r\n 20\r\n-60.8334510386101\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n353\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.814258827297756\r\n 20\r\n-60.79463652043302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n354\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.817491295796026\r\n 20\r\n-60.75530523793316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n355\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.816831882988302\r\n 20\r\n-60.71569538716554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n356\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.812248291104412\r\n 20\r\n-60.6760451641852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n357\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.803708222374178\r\n 20\r\n-60.63659276504718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n358\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.791370474167628\r\n 20\r\n-60.59815774566965\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n359\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.775512269012086\r\n 20\r\n-60.56152736420061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35A\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.75627894687334\r\n 20\r\n-60.52689137003982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35B\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.733815847717173\r\n 20\r\n-60.49443951258706\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35C\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.708268311509366\r\n 20\r\n-60.46436154124179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35D\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.679781678215708\r\n 20\r\n-60.43684720540474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35E\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.648501287801977\r\n 20\r\n-60.41208625447472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n35F\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.614572480233964\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n360\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.57860319374817\r\n 20\r\n-60.37174903100797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n361\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.54140457338512\r\n 20\r\n-60.35702864938086\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n362\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.503232982695575\r\n 20\r\n-60.34612747907685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n363\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.464344785230287\r\n 20\r\n-60.3390657062023\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n364\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.424996344540016\r\n 20\r\n-60.33586351686356\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n365\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.385444024175522\r\n 20\r\n-60.33654109716733\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n366\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.34594418768756\r\n 20\r\n-60.341118633219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n367\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.30675319862689\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n368\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.26831817924936\r\n 20\r\n-60.36195405933243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n369\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.231687797780314\r\n 20\r\n-60.37781226448796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36A\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.197051803619525\r\n 20\r\n-60.39704558662671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36B\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.164599946166769\r\n 20\r\n-60.41950868578288\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36C\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.134521974821817\r\n 20\r\n-60.44505622199068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36D\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.107007638984443\r\n 20\r\n-60.47354285528434\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36E\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.082246688054422\r\n 20\r\n-60.50482324569808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n36F\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.060428871431526\r\n 20\r\n-60.53875205326609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n370\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.041951855411027\r\n 20\r\n-60.5746436232424\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n371\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.027237529615823\r\n 20\r\n-60.61175039682151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n372\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.016318191816088\r\n 20\r\n-60.6498341779484\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n373\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.009226139782001\r\n 20\r\n-60.68865677056802\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n374\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.005993671283731\r\n 20\r\n-60.72797997862534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n375\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.006653084091456\r\n 20\r\n-60.76756560606533\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n376\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.011236675975345\r\n 20\r\n-60.80717545683295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n377\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.01977674470558\r\n 20\r\n-60.84657133487316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n378\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.032114492912129\r\n 20\r\n-60.88500635425069\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n379\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.047972698067671\r\n 20\r\n-60.92163673571974\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37A\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.067206020206417\r\n 20\r\n-60.95627272988052\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37B\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.089669119362584\r\n 20\r\n-60.98872458733328\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37C\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.115216655570391\r\n 20\r\n-61.01880255867823\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37D\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.14370328886405\r\n 20\r\n-61.04631689451593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37E\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.17498367927778\r\n 20\r\n-61.07107784544563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n37F\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.208912486845794\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n380\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.208912486845794\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n382\r\n330\r\n336\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n381\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n9.208912486845794\r\n 20\r\n-61.09289566206853\r\n 11\r\n9.232664468892978\r\n 21\r\n-61.10562771221929\r\n 72\r\n 1\r\n 10\r\n9.232664468892978\r\n 20\r\n-61.10562771221929\r\n 11\r\n9.256979643307574\r\n 21\r\n-61.11668835276353\r\n 72\r\n 1\r\n 10\r\n9.256979643307574\r\n 20\r\n-61.11668835276353\r\n 11\r\n9.281791395938598\r\n 21\r\n-61.12606950925872\r\n 72\r\n 1\r\n 10\r\n9.281791395938598\r\n 20\r\n-61.12606950925872\r\n 11\r\n9.307033112635066\r\n 21\r\n-61.1337631072623\r\n 72\r\n 1\r\n 10\r\n9.307033112635066\r\n 20\r\n-61.1337631072623\r\n 11\r\n9.332638179245995\r\n 21\r\n-61.13976107233174\r\n 72\r\n 1\r\n 10\r\n9.332638179245995\r\n 20\r\n-61.13976107233174\r\n 11\r\n9.3585399816204\r\n 21\r\n-61.14405533002449\r\n 72\r\n 1\r\n 10\r\n9.3585399816204\r\n 20\r\n-61.14405533002449\r\n 11\r\n9.384671905607295\r\n 21\r\n-61.146637805898\r\n 72\r\n 1\r\n 10\r\n9.384671905607295\r\n 20\r\n-61.146637805898\r\n 11\r\n9.410967337055697\r\n 21\r\n-61.14750042550973\r\n 72\r\n 1\r\n 10\r\n9.410967337055697\r\n 20\r\n-61.14750042550973\r\n 11\r\n9.424216151529246\r\n 21\r\n-61.14728241556106\r\n 72\r\n 1\r\n 10\r\n9.424216151529246\r\n 20\r\n-61.14728241556106\r\n 11\r\n9.437473040445338\r\n 21\r\n-61.14662838571503\r\n 72\r\n 1\r\n 10\r\n9.437473040445338\r\n 20\r\n-61.14662838571503\r\n 11\r\n9.450729929361431\r\n 21\r\n-61.14553833597165\r\n 72\r\n 1\r\n 10\r\n9.450729929361431\r\n 20\r\n-61.14553833597165\r\n 11\r\n9.463978743834979\r\n 21\r\n-61.14401226633092\r\n 72\r\n 1\r\n 10\r\n9.463978743834979\r\n 20\r\n-61.14401226633092\r\n 11\r\n9.477211409423441\r\n 21\r\n-61.14205017679284\r\n 72\r\n 1\r\n 10\r\n9.477211409423441\r\n 20\r\n-61.14205017679284\r\n 11\r\n9.490419851684273\r\n 21\r\n-61.1396520673574\r\n 72\r\n 1\r\n 10\r\n9.490419851684273\r\n 20\r\n-61.1396520673574\r\n 11\r\n9.503595996174928\r\n 21\r\n-61.13681793802461\r\n 72\r\n 1\r\n 10\r\n9.503595996174928\r\n 20\r\n-61.13681793802461\r\n 11\r\n9.516731768452868\r\n 21\r\n-61.13354778879447\r\n 72\r\n 1\r\n 10\r\n9.516731768452868\r\n 20\r\n-61.13354778879447\r\n 11\r\n9.555166787830398\r\n 21\r\n-61.12121004058793\r\n 72\r\n 1\r\n 10\r\n9.555166787830398\r\n 20\r\n-61.12121004058793\r\n 11\r\n9.591797169299443\r\n 21\r\n-61.10535183543238\r\n 72\r\n 1\r\n 10\r\n9.591797169299443\r\n 20\r\n-61.10535183543238\r\n 11\r\n9.626433163460232\r\n 21\r\n-61.08611851329363\r\n 72\r\n 1\r\n 10\r\n9.626433163460232\r\n 20\r\n-61.08611851329363\r\n 11\r\n9.658885020912988\r\n 21\r\n-61.06365541413746\r\n 72\r\n 1\r\n 10\r\n9.658885020912988\r\n 20\r\n-61.06365541413746\r\n 11\r\n9.68896299225794\r\n 21\r\n-61.03810787792966\r\n 72\r\n 1\r\n 10\r\n9.68896299225794\r\n 20\r\n-61.03810787792966\r\n 11\r\n9.716477328095314\r\n 21\r\n-61.009621244636\r\n 72\r\n 1\r\n 10\r\n9.716477328095314\r\n 20\r\n-61.009621244636\r\n 11\r\n9.741238279025335\r\n 21\r\n-60.97834085422227\r\n 72\r\n 1\r\n 10\r\n9.741238279025335\r\n 20\r\n-60.97834085422227\r\n 11\r\n9.763056095648231\r\n 21\r\n-60.94441204665426\r\n 72\r\n 1\r\n 10\r\n9.763056095648231\r\n 20\r\n-60.94441204665426\r\n 11\r\n9.78153311166873\r\n 21\r\n-60.90857699777575\r\n 72\r\n 1\r\n 10\r\n9.78153311166873\r\n 20\r\n-60.90857699777575\r\n 11\r\n9.796247437463935\r\n 21\r\n-60.87151059640935\r\n 72\r\n 1\r\n 10\r\n9.796247437463935\r\n 20\r\n-60.87151059640935\r\n 11\r\n9.807166775263667\r\n 21\r\n-60.8334510386101\r\n 72\r\n 1\r\n 10\r\n9.807166775263667\r\n 20\r\n-60.8334510386101\r\n 11\r\n9.814258827297756\r\n 21\r\n-60.79463652043302\r\n 72\r\n 1\r\n 10\r\n9.814258827297756\r\n 20\r\n-60.79463652043302\r\n 11\r\n9.817491295796026\r\n 21\r\n-60.75530523793316\r\n 72\r\n 1\r\n 10\r\n9.817491295796026\r\n 20\r\n-60.75530523793316\r\n 11\r\n9.816831882988302\r\n 21\r\n-60.71569538716554\r\n 72\r\n 1\r\n 10\r\n9.816831882988302\r\n 20\r\n-60.71569538716554\r\n 11\r\n9.812248291104412\r\n 21\r\n-60.6760451641852\r\n 72\r\n 1\r\n 10\r\n9.812248291104412\r\n 20\r\n-60.6760451641852\r\n 11\r\n9.803708222374178\r\n 21\r\n-60.63659276504718\r\n 72\r\n 1\r\n 10\r\n9.803708222374178\r\n 20\r\n-60.63659276504718\r\n 11\r\n9.791370474167628\r\n 21\r\n-60.59815774566965\r\n 72\r\n 1\r\n 10\r\n9.791370474167628\r\n 20\r\n-60.59815774566965\r\n 11\r\n9.775512269012086\r\n 21\r\n-60.56152736420061\r\n 72\r\n 1\r\n 10\r\n9.775512269012086\r\n 20\r\n-60.56152736420061\r\n 11\r\n9.75627894687334\r\n 21\r\n-60.52689137003982\r\n 72\r\n 1\r\n 10\r\n9.75627894687334\r\n 20\r\n-60.52689137003982\r\n 11\r\n9.733815847717173\r\n 21\r\n-60.49443951258706\r\n 72\r\n 1\r\n 10\r\n9.733815847717173\r\n 20\r\n-60.49443951258706\r\n 11\r\n9.708268311509366\r\n 21\r\n-60.46436154124179\r\n 72\r\n 1\r\n 10\r\n9.708268311509366\r\n 20\r\n-60.46436154124179\r\n 11\r\n9.679781678215708\r\n 21\r\n-60.43684720540474\r\n 72\r\n 1\r\n 10\r\n9.679781678215708\r\n 20\r\n-60.43684720540474\r\n 11\r\n9.648501287801977\r\n 21\r\n-60.41208625447472\r\n 72\r\n 1\r\n 10\r\n9.648501287801977\r\n 20\r\n-60.41208625447472\r\n 11\r\n9.614572480233964\r\n 21\r\n-60.39026843785182\r\n 72\r\n 1\r\n 10\r\n9.614572480233964\r\n 20\r\n-60.39026843785182\r\n 11\r\n9.57860319374817\r\n 21\r\n-60.37174903100797\r\n 72\r\n 1\r\n 10\r\n9.57860319374817\r\n 20\r\n-60.37174903100797\r\n 11\r\n9.54140457338512\r\n 21\r\n-60.35702864938086\r\n 72\r\n 1\r\n 10\r\n9.54140457338512\r\n 20\r\n-60.35702864938086\r\n 11\r\n9.503232982695575\r\n 21\r\n-60.34612747907685\r\n 72\r\n 1\r\n 10\r\n9.503232982695575\r\n 20\r\n-60.34612747907685\r\n 11\r\n9.464344785230287\r\n 21\r\n-60.3390657062023\r\n 72\r\n 1\r\n 10\r\n9.464344785230287\r\n 20\r\n-60.3390657062023\r\n 11\r\n9.424996344540016\r\n 21\r\n-60.33586351686356\r\n 72\r\n 1\r\n 10\r\n9.424996344540016\r\n 20\r\n-60.33586351686356\r\n 11\r\n9.385444024175522\r\n 21\r\n-60.33654109716733\r\n 72\r\n 1\r\n 10\r\n9.385444024175522\r\n 20\r\n-60.33654109716733\r\n 11\r\n9.34594418768756\r\n 21\r\n-60.341118633219\r\n 72\r\n 1\r\n 10\r\n9.34594418768756\r\n 20\r\n-60.341118633219\r\n 11\r\n9.30675319862689\r\n 21\r\n-60.34961631112587\r\n 72\r\n 1\r\n 10\r\n9.30675319862689\r\n 20\r\n-60.34961631112587\r\n 11\r\n9.26831817924936\r\n 21\r\n-60.36195405933243\r\n 72\r\n 1\r\n 10\r\n9.26831817924936\r\n 20\r\n-60.36195405933243\r\n 11\r\n9.231687797780314\r\n 21\r\n-60.37781226448796\r\n 72\r\n 1\r\n 10\r\n9.231687797780314\r\n 20\r\n-60.37781226448796\r\n 11\r\n9.197051803619525\r\n 21\r\n-60.39704558662671\r\n 72\r\n 1\r\n 10\r\n9.197051803619525\r\n 20\r\n-60.39704558662671\r\n 11\r\n9.164599946166769\r\n 21\r\n-60.41950868578288\r\n 72\r\n 1\r\n 10\r\n9.164599946166769\r\n 20\r\n-60.41950868578288\r\n 11\r\n9.134521974821817\r\n 21\r\n-60.44505622199068\r\n 72\r\n 1\r\n 10\r\n9.134521974821817\r\n 20\r\n-60.44505622199068\r\n 11\r\n9.107007638984443\r\n 21\r\n-60.47354285528434\r\n 72\r\n 1\r\n 10\r\n9.107007638984443\r\n 20\r\n-60.47354285528434\r\n 11\r\n9.082246688054422\r\n 21\r\n-60.50482324569808\r\n 72\r\n 1\r\n 10\r\n9.082246688054422\r\n 20\r\n-60.50482324569808\r\n 11\r\n9.060428871431526\r\n 21\r\n-60.53875205326609\r\n 72\r\n 1\r\n 10\r\n9.060428871431526\r\n 20\r\n-60.53875205326609\r\n 11\r\n9.041951855411027\r\n 21\r\n-60.5746436232424\r\n 72\r\n 1\r\n 10\r\n9.041951855411027\r\n 20\r\n-60.5746436232424\r\n 11\r\n9.027237529615823\r\n 21\r\n-60.61175039682151\r\n 72\r\n 1\r\n 10\r\n9.027237529615823\r\n 20\r\n-60.61175039682151\r\n 11\r\n9.016318191816088\r\n 21\r\n-60.6498341779484\r\n 72\r\n 1\r\n 10\r\n9.016318191816088\r\n 20\r\n-60.6498341779484\r\n 11\r\n9.009226139782001\r\n 21\r\n-60.68865677056802\r\n 72\r\n 1\r\n 10\r\n9.009226139782001\r\n 20\r\n-60.68865677056802\r\n 11\r\n9.005993671283731\r\n 21\r\n-60.72797997862534\r\n 72\r\n 1\r\n 10\r\n9.005993671283731\r\n 20\r\n-60.72797997862534\r\n 11\r\n9.006653084091456\r\n 21\r\n-60.76756560606533\r\n 72\r\n 1\r\n 10\r\n9.006653084091456\r\n 20\r\n-60.76756560606533\r\n 11\r\n9.011236675975345\r\n 21\r\n-60.80717545683295\r\n 72\r\n 1\r\n 10\r\n9.011236675975345\r\n 20\r\n-60.80717545683295\r\n 11\r\n9.01977674470558\r\n 21\r\n-60.84657133487316\r\n 72\r\n 1\r\n 10\r\n9.01977674470558\r\n 20\r\n-60.84657133487316\r\n 11\r\n9.032114492912129\r\n 21\r\n-60.88500635425069\r\n 72\r\n 1\r\n 10\r\n9.032114492912129\r\n 20\r\n-60.88500635425069\r\n 11\r\n9.047972698067671\r\n 21\r\n-60.92163673571974\r\n 72\r\n 1\r\n 10\r\n9.047972698067671\r\n 20\r\n-60.92163673571974\r\n 11\r\n9.067206020206417\r\n 21\r\n-60.95627272988052\r\n 72\r\n 1\r\n 10\r\n9.067206020206417\r\n 20\r\n-60.95627272988052\r\n 11\r\n9.089669119362584\r\n 21\r\n-60.98872458733328\r\n 72\r\n 1\r\n 10\r\n9.089669119362584\r\n 20\r\n-60.98872458733328\r\n 11\r\n9.115216655570391\r\n 21\r\n-61.01880255867823\r\n 72\r\n 1\r\n 10\r\n9.115216655570391\r\n 20\r\n-61.01880255867823\r\n 11\r\n9.14370328886405\r\n 21\r\n-61.04631689451593\r\n 72\r\n 1\r\n 10\r\n9.14370328886405\r\n 20\r\n-61.04631689451593\r\n 11\r\n9.17498367927778\r\n 21\r\n-61.07107784544563\r\n 72\r\n 1\r\n 10\r\n9.17498367927778\r\n 20\r\n-61.07107784544563\r\n 11\r\n9.208912486845794\r\n 21\r\n-61.09289566206853\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n383\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n384\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.060428871431526\r\n 20\r\n-67.98343114211673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n385\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.082246688054422\r\n 20\r\n-68.01735994968475\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n386\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.107007638984443\r\n 20\r\n-68.04864034009847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n387\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.134521974821817\r\n 20\r\n-68.07712697339213\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n388\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.164599946166769\r\n 20\r\n-68.10267450959994\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n389\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.197051803619525\r\n 20\r\n-68.1251376087561\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38A\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.231687797780314\r\n 20\r\n-68.14437093089485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38B\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.26831817924936\r\n 20\r\n-68.16022913605039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38C\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.30675319862689\r\n 20\r\n-68.17256688425694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38D\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.319832113371918\r\n 20\r\n-68.17583703348708\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38E\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.332965530604115\r\n 20\r\n-68.17867116281987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n38F\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.346143357270302\r\n 20\r\n-68.1810692722553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n390\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.359355500317298\r\n 20\r\n-68.18303136179338\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n391\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.372591866691925\r\n 20\r\n-68.18455743143411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n392\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.385842363341004\r\n 20\r\n-68.1856474811775\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n393\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.399096897211354\r\n 20\r\n-68.18630151102353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n394\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.412345375249798\r\n 20\r\n-68.1865195209722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n395\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.438648208270532\r\n 20\r\n-68.18565690136046\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n396\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.464799645493574\r\n 20\r\n-68.18307442548695\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n397\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.49072903554667\r\n 20\r\n-68.1787801677942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n398\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.51636572705756\r\n 20\r\n-68.17278220272478\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n399\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.541639068653991\r\n 20\r\n-68.16508860472119\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39A\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.566478408963706\r\n 20\r\n-68.155707448226\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39B\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.590813096614449\r\n 20\r\n-68.14464680768175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39C\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.614572480233964\r\n 20\r\n-68.13191475753099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39D\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.648501287801977\r\n 20\r\n-68.1100969409081\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39E\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.679781678215708\r\n 20\r\n-68.08533598997808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n39F\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.708268311509366\r\n 20\r\n-68.0578216541407\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A0\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.733815847717173\r\n 20\r\n-68.02774368279574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A1\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.75627894687334\r\n 20\r\n-67.99529182534299\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A2\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.775512269012086\r\n 20\r\n-67.96065583118221\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A3\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.791370474167628\r\n 20\r\n-67.92402544971316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A4\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.803708222374178\r\n 20\r\n-67.88559043033563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A5\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.812248291104412\r\n 20\r\n-67.84619455229542\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A6\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.816831882988302\r\n 20\r\n-67.8065847015278\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A7\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.817491295796026\r\n 20\r\n-67.7669990740878\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A8\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.814258827297756\r\n 20\r\n-67.7276758660305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3A9\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.807166775263667\r\n 20\r\n-67.68885327341087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AA\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.796247437463935\r\n 20\r\n-67.65076949228398\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AB\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.78153311166873\r\n 20\r\n-67.61366271870487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AC\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.763056095648231\r\n 20\r\n-67.57777114872856\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AD\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.741238279025335\r\n 20\r\n-67.54384974273287\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AE\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.716477328095314\r\n 20\r\n-67.51258886555529\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3AF\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.68896299225794\r\n 20\r\n-67.48412981994032\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B0\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.658885020912988\r\n 20\r\n-67.45861390863247\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B1\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.626433163460232\r\n 20\r\n-67.43618243437628\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B2\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.591797169299443\r\n 20\r\n-67.41697669991622\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B3\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.555166787830398\r\n 20\r\n-67.40113800799682\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B4\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.516731768452868\r\n 20\r\n-67.3888076613626\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B5\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.477074480335306\r\n 20\r\n-67.38021813667179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B6\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.437314243075315\r\n 20\r\n-67.3756113307656\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B7\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.397671085232206\r\n 20\r\n-67.3749488900419\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B8\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.358365035365289\r\n 20\r\n-67.37819246089867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3B9\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.319616122033878\r\n 20\r\n-67.3853036897338\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BA\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.281644373797283\r\n 20\r\n-67.39624422294521\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BB\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.244669819214819\r\n 20\r\n-67.41097570693083\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BC\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.208912486845794\r\n 20\r\n-67.42945978808855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BD\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.17498367927778\r\n 20\r\n-67.45127726827634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BE\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.14370328886405\r\n 20\r\n-67.47603586416062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3BF\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.115216655570391\r\n 20\r\n-67.50354380773098\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C0\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.089669119362584\r\n 20\r\n-67.53360933097701\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C1\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.067206020206417\r\n 20\r\n-67.56604066588831\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C2\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.047972698067671\r\n 20\r\n-67.60064604445445\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C3\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.032114492912129\r\n 20\r\n-67.63723369866503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C4\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.01977674470558\r\n 20\r\n-67.67561186050965\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C5\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.011236675975345\r\n 20\r\n-67.71506425964768\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C6\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.006653084091456\r\n 20\r\n-67.754714482628\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C7\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.005993671283731\r\n 20\r\n-67.79432433339562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C8\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.009226139782001\r\n 20\r\n-67.8336556158955\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3C9\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.016318191816088\r\n 20\r\n-67.87247013407257\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3CA\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.027237529615823\r\n 20\r\n-67.91052969187182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3CB\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.041951855411027\r\n 20\r\n-67.94759609323822\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3CC\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.060428871431526\r\n 20\r\n-67.98343114211673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3CD\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.060428871431526\r\n 20\r\n-67.98343114211673\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n3CF\r\n330\r\n383\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n3CE\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n9.060428871431526\r\n 20\r\n-67.98343114211673\r\n 11\r\n9.082246688054422\r\n 21\r\n-68.01735994968475\r\n 72\r\n 1\r\n 10\r\n9.082246688054422\r\n 20\r\n-68.01735994968475\r\n 11\r\n9.107007638984443\r\n 21\r\n-68.04864034009847\r\n 72\r\n 1\r\n 10\r\n9.107007638984443\r\n 20\r\n-68.04864034009847\r\n 11\r\n9.134521974821817\r\n 21\r\n-68.07712697339213\r\n 72\r\n 1\r\n 10\r\n9.134521974821817\r\n 20\r\n-68.07712697339213\r\n 11\r\n9.164599946166769\r\n 21\r\n-68.10267450959994\r\n 72\r\n 1\r\n 10\r\n9.164599946166769\r\n 20\r\n-68.10267450959994\r\n 11\r\n9.197051803619525\r\n 21\r\n-68.1251376087561\r\n 72\r\n 1\r\n 10\r\n9.197051803619525\r\n 20\r\n-68.1251376087561\r\n 11\r\n9.231687797780314\r\n 21\r\n-68.14437093089485\r\n 72\r\n 1\r\n 10\r\n9.231687797780314\r\n 20\r\n-68.14437093089485\r\n 11\r\n9.26831817924936\r\n 21\r\n-68.16022913605039\r\n 72\r\n 1\r\n 10\r\n9.26831817924936\r\n 20\r\n-68.16022913605039\r\n 11\r\n9.30675319862689\r\n 21\r\n-68.17256688425694\r\n 72\r\n 1\r\n 10\r\n9.30675319862689\r\n 20\r\n-68.17256688425694\r\n 11\r\n9.319832113371918\r\n 21\r\n-68.17583703348708\r\n 72\r\n 1\r\n 10\r\n9.319832113371918\r\n 20\r\n-68.17583703348708\r\n 11\r\n9.332965530604115\r\n 21\r\n-68.17867116281987\r\n 72\r\n 1\r\n 10\r\n9.332965530604115\r\n 20\r\n-68.17867116281987\r\n 11\r\n9.346143357270302\r\n 21\r\n-68.1810692722553\r\n 72\r\n 1\r\n 10\r\n9.346143357270302\r\n 20\r\n-68.1810692722553\r\n 11\r\n9.359355500317298\r\n 21\r\n-68.18303136179338\r\n 72\r\n 1\r\n 10\r\n9.359355500317298\r\n 20\r\n-68.18303136179338\r\n 11\r\n9.372591866691925\r\n 21\r\n-68.18455743143411\r\n 72\r\n 1\r\n 10\r\n9.372591866691925\r\n 20\r\n-68.18455743143411\r\n 11\r\n9.385842363341004\r\n 21\r\n-68.1856474811775\r\n 72\r\n 1\r\n 10\r\n9.385842363341004\r\n 20\r\n-68.1856474811775\r\n 11\r\n9.399096897211354\r\n 21\r\n-68.18630151102353\r\n 72\r\n 1\r\n 10\r\n9.399096897211354\r\n 20\r\n-68.18630151102353\r\n 11\r\n9.412345375249798\r\n 21\r\n-68.1865195209722\r\n 72\r\n 1\r\n 10\r\n9.412345375249798\r\n 20\r\n-68.1865195209722\r\n 11\r\n9.438648208270532\r\n 21\r\n-68.18565690136046\r\n 72\r\n 1\r\n 10\r\n9.438648208270532\r\n 20\r\n-68.18565690136046\r\n 11\r\n9.464799645493574\r\n 21\r\n-68.18307442548695\r\n 72\r\n 1\r\n 10\r\n9.464799645493574\r\n 20\r\n-68.18307442548695\r\n 11\r\n9.49072903554667\r\n 21\r\n-68.1787801677942\r\n 72\r\n 1\r\n 10\r\n9.49072903554667\r\n 20\r\n-68.1787801677942\r\n 11\r\n9.51636572705756\r\n 21\r\n-68.17278220272478\r\n 72\r\n 1\r\n 10\r\n9.51636572705756\r\n 20\r\n-68.17278220272478\r\n 11\r\n9.541639068653991\r\n 21\r\n-68.16508860472119\r\n 72\r\n 1\r\n 10\r\n9.541639068653991\r\n 20\r\n-68.16508860472119\r\n 11\r\n9.566478408963706\r\n 21\r\n-68.155707448226\r\n 72\r\n 1\r\n 10\r\n9.566478408963706\r\n 20\r\n-68.155707448226\r\n 11\r\n9.590813096614449\r\n 21\r\n-68.14464680768175\r\n 72\r\n 1\r\n 10\r\n9.590813096614449\r\n 20\r\n-68.14464680768175\r\n 11\r\n9.614572480233964\r\n 21\r\n-68.13191475753099\r\n 72\r\n 1\r\n 10\r\n9.614572480233964\r\n 20\r\n-68.13191475753099\r\n 11\r\n9.648501287801977\r\n 21\r\n-68.1100969409081\r\n 72\r\n 1\r\n 10\r\n9.648501287801977\r\n 20\r\n-68.1100969409081\r\n 11\r\n9.679781678215708\r\n 21\r\n-68.08533598997808\r\n 72\r\n 1\r\n 10\r\n9.679781678215708\r\n 20\r\n-68.08533598997808\r\n 11\r\n9.708268311509366\r\n 21\r\n-68.0578216541407\r\n 72\r\n 1\r\n 10\r\n9.708268311509366\r\n 20\r\n-68.0578216541407\r\n 11\r\n9.733815847717173\r\n 21\r\n-68.02774368279574\r\n 72\r\n 1\r\n 10\r\n9.733815847717173\r\n 20\r\n-68.02774368279574\r\n 11\r\n9.75627894687334\r\n 21\r\n-67.99529182534299\r\n 72\r\n 1\r\n 10\r\n9.75627894687334\r\n 20\r\n-67.99529182534299\r\n 11\r\n9.775512269012086\r\n 21\r\n-67.96065583118221\r\n 72\r\n 1\r\n 10\r\n9.775512269012086\r\n 20\r\n-67.96065583118221\r\n 11\r\n9.791370474167628\r\n 21\r\n-67.92402544971316\r\n 72\r\n 1\r\n 10\r\n9.791370474167628\r\n 20\r\n-67.92402544971316\r\n 11\r\n9.803708222374178\r\n 21\r\n-67.88559043033563\r\n 72\r\n 1\r\n 10\r\n9.803708222374178\r\n 20\r\n-67.88559043033563\r\n 11\r\n9.812248291104412\r\n 21\r\n-67.84619455229542\r\n 72\r\n 1\r\n 10\r\n9.812248291104412\r\n 20\r\n-67.84619455229542\r\n 11\r\n9.816831882988302\r\n 21\r\n-67.8065847015278\r\n 72\r\n 1\r\n 10\r\n9.816831882988302\r\n 20\r\n-67.8065847015278\r\n 11\r\n9.817491295796026\r\n 21\r\n-67.7669990740878\r\n 72\r\n 1\r\n 10\r\n9.817491295796026\r\n 20\r\n-67.7669990740878\r\n 11\r\n9.814258827297756\r\n 21\r\n-67.7276758660305\r\n 72\r\n 1\r\n 10\r\n9.814258827297756\r\n 20\r\n-67.7276758660305\r\n 11\r\n9.807166775263667\r\n 21\r\n-67.68885327341087\r\n 72\r\n 1\r\n 10\r\n9.807166775263667\r\n 20\r\n-67.68885327341087\r\n 11\r\n9.796247437463935\r\n 21\r\n-67.65076949228398\r\n 72\r\n 1\r\n 10\r\n9.796247437463935\r\n 20\r\n-67.65076949228398\r\n 11\r\n9.78153311166873\r\n 21\r\n-67.61366271870487\r\n 72\r\n 1\r\n 10\r\n9.78153311166873\r\n 20\r\n-67.61366271870487\r\n 11\r\n9.763056095648231\r\n 21\r\n-67.57777114872856\r\n 72\r\n 1\r\n 10\r\n9.763056095648231\r\n 20\r\n-67.57777114872856\r\n 11\r\n9.741238279025335\r\n 21\r\n-67.54384974273287\r\n 72\r\n 1\r\n 10\r\n9.741238279025335\r\n 20\r\n-67.54384974273287\r\n 11\r\n9.716477328095314\r\n 21\r\n-67.51258886555529\r\n 72\r\n 1\r\n 10\r\n9.716477328095314\r\n 20\r\n-67.51258886555529\r\n 11\r\n9.68896299225794\r\n 21\r\n-67.48412981994032\r\n 72\r\n 1\r\n 10\r\n9.68896299225794\r\n 20\r\n-67.48412981994032\r\n 11\r\n9.658885020912988\r\n 21\r\n-67.45861390863247\r\n 72\r\n 1\r\n 10\r\n9.658885020912988\r\n 20\r\n-67.45861390863247\r\n 11\r\n9.626433163460232\r\n 21\r\n-67.43618243437628\r\n 72\r\n 1\r\n 10\r\n9.626433163460232\r\n 20\r\n-67.43618243437628\r\n 11\r\n9.591797169299443\r\n 21\r\n-67.41697669991622\r\n 72\r\n 1\r\n 10\r\n9.591797169299443\r\n 20\r\n-67.41697669991622\r\n 11\r\n9.555166787830398\r\n 21\r\n-67.40113800799682\r\n 72\r\n 1\r\n 10\r\n9.555166787830398\r\n 20\r\n-67.40113800799682\r\n 11\r\n9.516731768452868\r\n 21\r\n-67.3888076613626\r\n 72\r\n 1\r\n 10\r\n9.516731768452868\r\n 20\r\n-67.3888076613626\r\n 11\r\n9.477074480335306\r\n 21\r\n-67.38021813667179\r\n 72\r\n 1\r\n 10\r\n9.477074480335306\r\n 20\r\n-67.38021813667179\r\n 11\r\n9.437314243075315\r\n 21\r\n-67.3756113307656\r\n 72\r\n 1\r\n 10\r\n9.437314243075315\r\n 20\r\n-67.3756113307656\r\n 11\r\n9.397671085232206\r\n 21\r\n-67.3749488900419\r\n 72\r\n 1\r\n 10\r\n9.397671085232206\r\n 20\r\n-67.3749488900419\r\n 11\r\n9.358365035365289\r\n 21\r\n-67.37819246089867\r\n 72\r\n 1\r\n 10\r\n9.358365035365289\r\n 20\r\n-67.37819246089867\r\n 11\r\n9.319616122033878\r\n 21\r\n-67.3853036897338\r\n 72\r\n 1\r\n 10\r\n9.319616122033878\r\n 20\r\n-67.3853036897338\r\n 11\r\n9.281644373797283\r\n 21\r\n-67.39624422294521\r\n 72\r\n 1\r\n 10\r\n9.281644373797283\r\n 20\r\n-67.39624422294521\r\n 11\r\n9.244669819214819\r\n 21\r\n-67.41097570693083\r\n 72\r\n 1\r\n 10\r\n9.244669819214819\r\n 20\r\n-67.41097570693083\r\n 11\r\n9.208912486845794\r\n 21\r\n-67.42945978808855\r\n 72\r\n 1\r\n 10\r\n9.208912486845794\r\n 20\r\n-67.42945978808855\r\n 11\r\n9.17498367927778\r\n 21\r\n-67.45127726827634\r\n 72\r\n 1\r\n 10\r\n9.17498367927778\r\n 20\r\n-67.45127726827634\r\n 11\r\n9.14370328886405\r\n 21\r\n-67.47603586416062\r\n 72\r\n 1\r\n 10\r\n9.14370328886405\r\n 20\r\n-67.47603586416062\r\n 11\r\n9.115216655570391\r\n 21\r\n-67.50354380773098\r\n 72\r\n 1\r\n 10\r\n9.115216655570391\r\n 20\r\n-67.50354380773098\r\n 11\r\n9.089669119362584\r\n 21\r\n-67.53360933097701\r\n 72\r\n 1\r\n 10\r\n9.089669119362584\r\n 20\r\n-67.53360933097701\r\n 11\r\n9.067206020206417\r\n 21\r\n-67.56604066588831\r\n 72\r\n 1\r\n 10\r\n9.067206020206417\r\n 20\r\n-67.56604066588831\r\n 11\r\n9.047972698067671\r\n 21\r\n-67.60064604445445\r\n 72\r\n 1\r\n 10\r\n9.047972698067671\r\n 20\r\n-67.60064604445445\r\n 11\r\n9.032114492912129\r\n 21\r\n-67.63723369866503\r\n 72\r\n 1\r\n 10\r\n9.032114492912129\r\n 20\r\n-67.63723369866503\r\n 11\r\n9.01977674470558\r\n 21\r\n-67.67561186050965\r\n 72\r\n 1\r\n 10\r\n9.01977674470558\r\n 20\r\n-67.67561186050965\r\n 11\r\n9.011236675975345\r\n 21\r\n-67.71506425964768\r\n 72\r\n 1\r\n 10\r\n9.011236675975345\r\n 20\r\n-67.71506425964768\r\n 11\r\n9.006653084091456\r\n 21\r\n-67.754714482628\r\n 72\r\n 1\r\n 10\r\n9.006653084091456\r\n 20\r\n-67.754714482628\r\n 11\r\n9.005993671283731\r\n 21\r\n-67.79432433339562\r\n 72\r\n 1\r\n 10\r\n9.005993671283731\r\n 20\r\n-67.79432433339562\r\n 11\r\n9.009226139782001\r\n 21\r\n-67.8336556158955\r\n 72\r\n 1\r\n 10\r\n9.009226139782001\r\n 20\r\n-67.8336556158955\r\n 11\r\n9.016318191816088\r\n 21\r\n-67.87247013407257\r\n 72\r\n 1\r\n 10\r\n9.016318191816088\r\n 20\r\n-67.87247013407257\r\n 11\r\n9.027237529615823\r\n 21\r\n-67.91052969187182\r\n 72\r\n 1\r\n 10\r\n9.027237529615823\r\n 20\r\n-67.91052969187182\r\n 11\r\n9.041951855411027\r\n 21\r\n-67.94759609323822\r\n 72\r\n 1\r\n 10\r\n9.041951855411027\r\n 20\r\n-67.94759609323822\r\n 11\r\n9.060428871431526\r\n 21\r\n-67.98343114211673\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n3D0\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D1\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D2\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.324021739746705\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D3\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.717383488487775\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D4\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.110745237228842\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D5\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.504106985970554\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D6\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.897468734711623\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D7\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.290830483452693\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D8\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.684192232193761\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3D9\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DA\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2773933975033\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DB\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2473349393945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DC\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2172764812857\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DD\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1872180231769\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DE\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1571595650681\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3DF\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1271011069593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E0\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.0970426488505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E1\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E2\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.033456758723633\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E3\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.989359536512436\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E4\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.945262314301237\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E5\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E6\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.857067869878842\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E7\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.812970647667644\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E8\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.768873425456445\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3E9\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3EA\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.1712198610173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3EB\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.2754555312928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3EC\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.3796912015684\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3ED\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.483926871844\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3EE\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.5881625421196\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3EF\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.6923982123952\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F0\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.7966338826708\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F1\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F2\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.768873425456445\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F3\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.812970647667644\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F4\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.857067869878842\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F5\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F6\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.945262314301237\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F7\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.989359536512436\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F8\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.033456758723633\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3F9\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FA\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8707895629908\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FB\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8407095730352\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FC\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8106295830796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FD\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7805495931241\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FE\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7504696031685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n3FF\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7203896132129\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n400\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.6903096232573\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n401\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n402\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.684192232193761\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n403\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.290830483452693\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n404\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.897468734711623\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n405\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.504106985970554\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n406\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.110745237228842\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n407\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.717383488487775\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n408\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.324021739746705\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n409\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.6602296333017\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40A\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.6903096232573\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40B\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7203896132129\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40C\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7504696031685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40D\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7805495931241\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40E\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8106295830796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n40F\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8407095730352\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n410\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8707895629908\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n411\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n412\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.974757213216833\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n413\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01885443542803\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n414\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.06295165763923\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n415\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n416\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.15114610206163\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n417\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.19524332427282\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n418\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23934054648402\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n419\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.9008695529464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41A\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.7966338826708\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41B\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.6923982123952\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41C\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.5881625421196\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41D\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.483926871844\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41E\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.3796912015684\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n41F\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.2754555312928\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n420\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.1712198610173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n421\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n422\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23934054648402\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n423\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.19524332427282\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n424\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.15114610206163\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n425\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n426\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.06295165763923\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n427\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.01885443542803\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n428\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.974757213216833\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n429\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.0669841907417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42A\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.0970426488505\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42B\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1271011069593\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42C\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1571595650681\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42D\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1872180231769\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42E\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2172764812857\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n42F\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2473349393945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n430\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2773933975033\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n431\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n432\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.3074518556121\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n434\r\n330\r\n3D0\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n433\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 96\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.3074518556121\r\n 11\r\n9.324021739746705\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n9.324021739746705\r\n 20\r\n-113.3074518556121\r\n 11\r\n8.717383488487775\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n8.717383488487775\r\n 20\r\n-113.3074518556121\r\n 11\r\n8.110745237228842\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n8.110745237228842\r\n 20\r\n-113.3074518556121\r\n 11\r\n7.504106985970554\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n7.504106985970554\r\n 20\r\n-113.3074518556121\r\n 11\r\n6.897468734711623\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n6.897468734711623\r\n 20\r\n-113.3074518556121\r\n 11\r\n6.290830483452693\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n6.290830483452693\r\n 20\r\n-113.3074518556121\r\n 11\r\n5.684192232193761\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n5.684192232193761\r\n 20\r\n-113.3074518556121\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.3074518556121\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.3074518556121\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.2773933975033\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2773933975033\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.2473349393945\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2473349393945\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.2172764812857\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.2172764812857\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.1872180231769\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1872180231769\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.1571595650681\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1571595650681\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.1271011069593\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.1271011069593\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.0970426488505\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.0970426488505\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.0669841907417\r\n 11\r\n5.033456758723633\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n5.033456758723633\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.989359536512436\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.989359536512436\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.945262314301237\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.945262314301237\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.901165092090039\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.857067869878842\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.857067869878842\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.812970647667644\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.812970647667644\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.768873425456445\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.768873425456445\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.0669841907417\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.1712198610173\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.1712198610173\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.2754555312928\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.2754555312928\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.3796912015684\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.3796912015684\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.483926871844\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.483926871844\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.5881625421196\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.5881625421196\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.6923982123952\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.6923982123952\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.7966338826708\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.7966338826708\r\n 11\r\n4.724776203245248\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.768873425456445\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.768873425456445\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.812970647667644\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.812970647667644\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.857067869878842\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.857067869878842\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.901165092090039\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.945262314301237\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.945262314301237\r\n 20\r\n-113.9008695529464\r\n 11\r\n4.989359536512436\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n4.989359536512436\r\n 20\r\n-113.9008695529464\r\n 11\r\n5.033456758723633\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n5.033456758723633\r\n 20\r\n-113.9008695529464\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.9008695529464\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.8707895629908\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8707895629908\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.8407095730352\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8407095730352\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.8106295830796\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.8106295830796\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.7805495931241\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7805495931241\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.7504696031685\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7504696031685\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.7203896132129\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.7203896132129\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.6903096232573\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.6903096232573\r\n 11\r\n5.077553980934831\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-113.6602296333017\r\n 11\r\n5.684192232193761\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n5.684192232193761\r\n 20\r\n-113.6602296333017\r\n 11\r\n6.290830483452693\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n6.290830483452693\r\n 20\r\n-113.6602296333017\r\n 11\r\n6.897468734711623\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n6.897468734711623\r\n 20\r\n-113.6602296333017\r\n 11\r\n7.504106985970554\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n7.504106985970554\r\n 20\r\n-113.6602296333017\r\n 11\r\n8.110745237228842\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n8.110745237228842\r\n 20\r\n-113.6602296333017\r\n 11\r\n8.717383488487775\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n8.717383488487775\r\n 20\r\n-113.6602296333017\r\n 11\r\n9.324021739746705\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n9.324021739746705\r\n 20\r\n-113.6602296333017\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.6602296333017\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.6602296333017\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.6903096232573\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.6903096232573\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.7203896132129\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7203896132129\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.7504696031685\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7504696031685\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.7805495931241\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.7805495931241\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.8106295830796\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8106295830796\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.8407095730352\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8407095730352\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.8707895629908\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.8707895629908\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.9008695529464\r\n 11\r\n9.974757213216833\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n9.974757213216833\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.01885443542803\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.01885443542803\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.06295165763923\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.06295165763923\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.10704887985043\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.15114610206163\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.15114610206163\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.19524332427282\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.19524332427282\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.23934054648402\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.23934054648402\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.9008695529464\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.9008695529464\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.7966338826708\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.7966338826708\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.6923982123952\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.6923982123952\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.5881625421196\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.5881625421196\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.483926871844\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.483926871844\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.3796912015684\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.3796912015684\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.2754555312928\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.2754555312928\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.1712198610173\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.1712198610173\r\n 11\r\n10.28343776869522\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.23934054648402\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.23934054648402\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.19524332427282\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.19524332427282\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.15114610206163\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.15114610206163\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.10704887985043\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.06295165763923\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.06295165763923\r\n 20\r\n-113.0669841907417\r\n 11\r\n10.01885443542803\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n10.01885443542803\r\n 20\r\n-113.0669841907417\r\n 11\r\n9.974757213216833\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n9.974757213216833\r\n 20\r\n-113.0669841907417\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.0669841907417\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.0669841907417\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.0970426488505\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.0970426488505\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.1271011069593\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1271011069593\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.1571595650681\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1571595650681\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.1872180231769\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.1872180231769\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.2172764812857\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2172764812857\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.2473349393945\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2473349393945\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.2773933975033\r\n 72\r\n 1\r\n 10\r\n9.930659991005635\r\n 20\r\n-113.2773933975033\r\n 11\r\n9.930659991005635\r\n 21\r\n-113.3074518556121\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n435\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n436\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.3900229278901\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n437\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.108198282824512\r\n 20\r\n-112.3438556204718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n438\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.171042482663259\r\n 20\r\n-112.2118549702049\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n439\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.317614614458035\r\n 20\r\n-112.0037728850713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43A\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.569947813298278\r\n 20\r\n-111.7293612730531\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43B\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.950075214275356\r\n 20\r\n-111.3983720421322\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43C\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.480029952479991\r\n 20\r\n-111.0205571002905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43D\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.181845163002908\r\n 20\r\n-110.6056683555102\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43E\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-110.1634577157731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n43F\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.073973638536977\r\n 20\r\n-110.1278864320177\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n440\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.063703620491788\r\n 20\r\n-110.0947657415742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n441\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.047450440521825\r\n 20\r\n-110.0648021581653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n442\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.025920612349649\r\n 20\r\n-110.0387021955135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n443\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.999820649697821\r\n 20\r\n-110.0171723673413\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n444\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.969857066288903\r\n 20\r\n-110.0009191873714\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n445\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.936736375845456\r\n 20\r\n-109.9906491693262\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n446\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-109.9870688269283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n447\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.865593808334623\r\n 20\r\n-109.9906491693262\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n448\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.832473117891175\r\n 20\r\n-110.0009191873714\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n449\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.802509534482257\r\n 20\r\n-110.0171723673413\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44A\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.776409571830429\r\n 20\r\n-110.0387021955135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44B\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.754879743658254\r\n 20\r\n-110.0648021581653\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44C\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.738626563688292\r\n 20\r\n-110.0947657415742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44D\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.728356545643102\r\n 20\r\n-110.1278864320177\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44E\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.1634577157731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n44F\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.4638269783933\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n450\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.7641962410136\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n451\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.0645655036338\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n452\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.364934766254\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n453\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.6653040288742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n454\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.9656732914944\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n455\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-112.2660425541146\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n456\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.724776203245248\r\n 20\r\n-112.5664118167349\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n457\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.728356545643102\r\n 20\r\n-112.6019831004903\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n458\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.738626563688292\r\n 20\r\n-112.6351037909337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n459\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.754879743658254\r\n 20\r\n-112.6650673743427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45A\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.776409571830429\r\n 20\r\n-112.6911673369945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45B\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.802509534482257\r\n 20\r\n-112.7126971651667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45C\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.832473117891175\r\n 20\r\n-112.7289503451366\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45D\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.865593808334623\r\n 20\r\n-112.7392203631818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45E\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.901165092090039\r\n 20\r\n-112.7428007055797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n45F\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.936736375845456\r\n 20\r\n-112.7392203631818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n460\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.969857066288903\r\n 20\r\n-112.7289503451366\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n461\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.999820649697821\r\n 20\r\n-112.7126971651667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n462\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.025920612349649\r\n 20\r\n-112.6911673369945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n463\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.047450440521825\r\n 20\r\n-112.6650673743427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n464\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.063703620491788\r\n 20\r\n-112.6351037909337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n465\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.073973638536977\r\n 20\r\n-112.6019831004903\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n466\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.5664118167349\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n467\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.3820615275421\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n468\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.1977112383494\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n469\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.0133609491567\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46A\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.8290106599639\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46B\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.6446603707712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46C\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.4603100815785\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46D\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.2759597923857\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46E\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.091609503193\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n46F\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.417112466331416\r\n 20\r\n-111.4422264002512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n470\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.857496011116704\r\n 20\r\n-111.7605477980722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n471\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.389596139448908\r\n 20\r\n-112.0421188753089\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n472\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.004304375486238\r\n 20\r\n-112.2824848106142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n473\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.692512243386908\r\n 20\r\n-112.477190782641\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n474\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.445111267308487\r\n 20\r\n-112.6217819700422\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n475\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.25299297141047\r\n 20\r\n-112.7118035514708\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n476\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.7428007055797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n477\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.14262016360584\r\n 20\r\n-112.7392203631818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n478\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.17574085404929\r\n 20\r\n-112.7289503451366\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n479\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.20570443745821\r\n 20\r\n-112.7126971651667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47A\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23180440011004\r\n 20\r\n-112.6911673369945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47B\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25333422828221\r\n 20\r\n-112.6650673743427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47C\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.26958740825217\r\n 20\r\n-112.6351037909337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47D\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.27985742629737\r\n 20\r\n-112.6019831004903\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47E\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.28343776869522\r\n 20\r\n-112.5664118167349\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n47F\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.27985742629737\r\n 20\r\n-112.5308405329795\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n480\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.26958740825217\r\n 20\r\n-112.497719842536\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n481\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.25333422828221\r\n 20\r\n-112.4677562591271\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n482\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.23180440011004\r\n 20\r\n-112.4416562964753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n483\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.20570443745821\r\n 20\r\n-112.4201264683031\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n484\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.17574085404929\r\n 20\r\n-112.4038732883331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n485\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.14262016360584\r\n 20\r\n-112.3936032702879\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n486\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.3900229278901\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n487\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.3900229278901\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n489\r\n330\r\n435\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n488\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 80\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.3900229278901\r\n 11\r\n9.108198282824512\r\n 21\r\n-112.3438556204718\r\n 72\r\n 1\r\n 10\r\n9.108198282824512\r\n 20\r\n-112.3438556204718\r\n 11\r\n8.171042482663259\r\n 21\r\n-112.2118549702049\r\n 72\r\n 1\r\n 10\r\n8.171042482663259\r\n 20\r\n-112.2118549702049\r\n 11\r\n7.317614614458035\r\n 21\r\n-112.0037728850713\r\n 72\r\n 1\r\n 10\r\n7.317614614458035\r\n 20\r\n-112.0037728850713\r\n 11\r\n6.569947813298278\r\n 21\r\n-111.7293612730531\r\n 72\r\n 1\r\n 10\r\n6.569947813298278\r\n 20\r\n-111.7293612730531\r\n 11\r\n5.950075214275356\r\n 21\r\n-111.3983720421322\r\n 72\r\n 1\r\n 10\r\n5.950075214275356\r\n 20\r\n-111.3983720421322\r\n 11\r\n5.480029952479991\r\n 21\r\n-111.0205571002905\r\n 72\r\n 1\r\n 10\r\n5.480029952479991\r\n 20\r\n-111.0205571002905\r\n 11\r\n5.181845163002908\r\n 21\r\n-110.6056683555102\r\n 72\r\n 1\r\n 10\r\n5.181845163002908\r\n 20\r\n-110.6056683555102\r\n 11\r\n5.077553980934831\r\n 21\r\n-110.1634577157731\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-110.1634577157731\r\n 11\r\n5.073973638536977\r\n 21\r\n-110.1278864320177\r\n 72\r\n 1\r\n 10\r\n5.073973638536977\r\n 20\r\n-110.1278864320177\r\n 11\r\n5.063703620491788\r\n 21\r\n-110.0947657415742\r\n 72\r\n 1\r\n 10\r\n5.063703620491788\r\n 20\r\n-110.0947657415742\r\n 11\r\n5.047450440521825\r\n 21\r\n-110.0648021581653\r\n 72\r\n 1\r\n 10\r\n5.047450440521825\r\n 20\r\n-110.0648021581653\r\n 11\r\n5.025920612349649\r\n 21\r\n-110.0387021955135\r\n 72\r\n 1\r\n 10\r\n5.025920612349649\r\n 20\r\n-110.0387021955135\r\n 11\r\n4.999820649697821\r\n 21\r\n-110.0171723673413\r\n 72\r\n 1\r\n 10\r\n4.999820649697821\r\n 20\r\n-110.0171723673413\r\n 11\r\n4.969857066288903\r\n 21\r\n-110.0009191873714\r\n 72\r\n 1\r\n 10\r\n4.969857066288903\r\n 20\r\n-110.0009191873714\r\n 11\r\n4.936736375845456\r\n 21\r\n-109.9906491693262\r\n 72\r\n 1\r\n 10\r\n4.936736375845456\r\n 20\r\n-109.9906491693262\r\n 11\r\n4.901165092090039\r\n 21\r\n-109.9870688269283\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-109.9870688269283\r\n 11\r\n4.865593808334623\r\n 21\r\n-109.9906491693262\r\n 72\r\n 1\r\n 10\r\n4.865593808334623\r\n 20\r\n-109.9906491693262\r\n 11\r\n4.832473117891175\r\n 21\r\n-110.0009191873714\r\n 72\r\n 1\r\n 10\r\n4.832473117891175\r\n 20\r\n-110.0009191873714\r\n 11\r\n4.802509534482257\r\n 21\r\n-110.0171723673413\r\n 72\r\n 1\r\n 10\r\n4.802509534482257\r\n 20\r\n-110.0171723673413\r\n 11\r\n4.776409571830429\r\n 21\r\n-110.0387021955135\r\n 72\r\n 1\r\n 10\r\n4.776409571830429\r\n 20\r\n-110.0387021955135\r\n 11\r\n4.754879743658254\r\n 21\r\n-110.0648021581653\r\n 72\r\n 1\r\n 10\r\n4.754879743658254\r\n 20\r\n-110.0648021581653\r\n 11\r\n4.738626563688292\r\n 21\r\n-110.0947657415742\r\n 72\r\n 1\r\n 10\r\n4.738626563688292\r\n 20\r\n-110.0947657415742\r\n 11\r\n4.728356545643102\r\n 21\r\n-110.1278864320177\r\n 72\r\n 1\r\n 10\r\n4.728356545643102\r\n 20\r\n-110.1278864320177\r\n 11\r\n4.724776203245248\r\n 21\r\n-110.1634577157731\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.1634577157731\r\n 11\r\n4.724776203245248\r\n 21\r\n-110.4638269783933\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.4638269783933\r\n 11\r\n4.724776203245248\r\n 21\r\n-110.7641962410136\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-110.7641962410136\r\n 11\r\n4.724776203245248\r\n 21\r\n-111.0645655036338\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.0645655036338\r\n 11\r\n4.724776203245248\r\n 21\r\n-111.364934766254\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.364934766254\r\n 11\r\n4.724776203245248\r\n 21\r\n-111.6653040288742\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.6653040288742\r\n 11\r\n4.724776203245248\r\n 21\r\n-111.9656732914944\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-111.9656732914944\r\n 11\r\n4.724776203245248\r\n 21\r\n-112.2660425541146\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-112.2660425541146\r\n 11\r\n4.724776203245248\r\n 21\r\n-112.5664118167349\r\n 72\r\n 1\r\n 10\r\n4.724776203245248\r\n 20\r\n-112.5664118167349\r\n 11\r\n4.728356545643102\r\n 21\r\n-112.6019831004903\r\n 72\r\n 1\r\n 10\r\n4.728356545643102\r\n 20\r\n-112.6019831004903\r\n 11\r\n4.738626563688292\r\n 21\r\n-112.6351037909337\r\n 72\r\n 1\r\n 10\r\n4.738626563688292\r\n 20\r\n-112.6351037909337\r\n 11\r\n4.754879743658254\r\n 21\r\n-112.6650673743427\r\n 72\r\n 1\r\n 10\r\n4.754879743658254\r\n 20\r\n-112.6650673743427\r\n 11\r\n4.776409571830429\r\n 21\r\n-112.6911673369945\r\n 72\r\n 1\r\n 10\r\n4.776409571830429\r\n 20\r\n-112.6911673369945\r\n 11\r\n4.802509534482257\r\n 21\r\n-112.7126971651667\r\n 72\r\n 1\r\n 10\r\n4.802509534482257\r\n 20\r\n-112.7126971651667\r\n 11\r\n4.832473117891175\r\n 21\r\n-112.7289503451366\r\n 72\r\n 1\r\n 10\r\n4.832473117891175\r\n 20\r\n-112.7289503451366\r\n 11\r\n4.865593808334623\r\n 21\r\n-112.7392203631818\r\n 72\r\n 1\r\n 10\r\n4.865593808334623\r\n 20\r\n-112.7392203631818\r\n 11\r\n4.901165092090039\r\n 21\r\n-112.7428007055797\r\n 72\r\n 1\r\n 10\r\n4.901165092090039\r\n 20\r\n-112.7428007055797\r\n 11\r\n4.936736375845456\r\n 21\r\n-112.7392203631818\r\n 72\r\n 1\r\n 10\r\n4.936736375845456\r\n 20\r\n-112.7392203631818\r\n 11\r\n4.969857066288903\r\n 21\r\n-112.7289503451366\r\n 72\r\n 1\r\n 10\r\n4.969857066288903\r\n 20\r\n-112.7289503451366\r\n 11\r\n4.999820649697821\r\n 21\r\n-112.7126971651667\r\n 72\r\n 1\r\n 10\r\n4.999820649697821\r\n 20\r\n-112.7126971651667\r\n 11\r\n5.025920612349649\r\n 21\r\n-112.6911673369945\r\n 72\r\n 1\r\n 10\r\n5.025920612349649\r\n 20\r\n-112.6911673369945\r\n 11\r\n5.047450440521825\r\n 21\r\n-112.6650673743427\r\n 72\r\n 1\r\n 10\r\n5.047450440521825\r\n 20\r\n-112.6650673743427\r\n 11\r\n5.063703620491788\r\n 21\r\n-112.6351037909337\r\n 72\r\n 1\r\n 10\r\n5.063703620491788\r\n 20\r\n-112.6351037909337\r\n 11\r\n5.073973638536977\r\n 21\r\n-112.6019831004903\r\n 72\r\n 1\r\n 10\r\n5.073973638536977\r\n 20\r\n-112.6019831004903\r\n 11\r\n5.077553980934831\r\n 21\r\n-112.5664118167349\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.5664118167349\r\n 11\r\n5.077553980934831\r\n 21\r\n-112.3820615275421\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.3820615275421\r\n 11\r\n5.077553980934831\r\n 21\r\n-112.1977112383494\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.1977112383494\r\n 11\r\n5.077553980934831\r\n 21\r\n-112.0133609491567\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-112.0133609491567\r\n 11\r\n5.077553980934831\r\n 21\r\n-111.8290106599639\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.8290106599639\r\n 11\r\n5.077553980934831\r\n 21\r\n-111.6446603707712\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.6446603707712\r\n 11\r\n5.077553980934831\r\n 21\r\n-111.4603100815785\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.4603100815785\r\n 11\r\n5.077553980934831\r\n 21\r\n-111.2759597923857\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.2759597923857\r\n 11\r\n5.077553980934831\r\n 21\r\n-111.091609503193\r\n 72\r\n 1\r\n 10\r\n5.077553980934831\r\n 20\r\n-111.091609503193\r\n 11\r\n5.417112466331416\r\n 21\r\n-111.4422264002512\r\n 72\r\n 1\r\n 10\r\n5.417112466331416\r\n 20\r\n-111.4422264002512\r\n 11\r\n5.857496011116704\r\n 21\r\n-111.7605477980722\r\n 72\r\n 1\r\n 10\r\n5.857496011116704\r\n 20\r\n-111.7605477980722\r\n 11\r\n6.389596139448908\r\n 21\r\n-112.0421188753089\r\n 72\r\n 1\r\n 10\r\n6.389596139448908\r\n 20\r\n-112.0421188753089\r\n 11\r\n7.004304375486238\r\n 21\r\n-112.2824848106142\r\n 72\r\n 1\r\n 10\r\n7.004304375486238\r\n 20\r\n-112.2824848106142\r\n 11\r\n7.692512243386908\r\n 21\r\n-112.477190782641\r\n 72\r\n 1\r\n 10\r\n7.692512243386908\r\n 20\r\n-112.477190782641\r\n 11\r\n8.445111267308487\r\n 21\r\n-112.6217819700422\r\n 72\r\n 1\r\n 10\r\n8.445111267308487\r\n 20\r\n-112.6217819700422\r\n 11\r\n9.25299297141047\r\n 21\r\n-112.7118035514708\r\n 72\r\n 1\r\n 10\r\n9.25299297141047\r\n 20\r\n-112.7118035514708\r\n 11\r\n10.10704887985043\r\n 21\r\n-112.7428007055797\r\n 72\r\n 1\r\n 10\r\n10.10704887985043\r\n 20\r\n-112.7428007055797\r\n 11\r\n10.14262016360584\r\n 21\r\n-112.7392203631818\r\n 72\r\n 1\r\n 10\r\n10.14262016360584\r\n 20\r\n-112.7392203631818\r\n 11\r\n10.17574085404929\r\n 21\r\n-112.7289503451366\r\n 72\r\n 1\r\n 10\r\n10.17574085404929\r\n 20\r\n-112.7289503451366\r\n 11\r\n10.20570443745821\r\n 21\r\n-112.7126971651667\r\n 72\r\n 1\r\n 10\r\n10.20570443745821\r\n 20\r\n-112.7126971651667\r\n 11\r\n10.23180440011004\r\n 21\r\n-112.6911673369945\r\n 72\r\n 1\r\n 10\r\n10.23180440011004\r\n 20\r\n-112.6911673369945\r\n 11\r\n10.25333422828221\r\n 21\r\n-112.6650673743427\r\n 72\r\n 1\r\n 10\r\n10.25333422828221\r\n 20\r\n-112.6650673743427\r\n 11\r\n10.26958740825217\r\n 21\r\n-112.6351037909337\r\n 72\r\n 1\r\n 10\r\n10.26958740825217\r\n 20\r\n-112.6351037909337\r\n 11\r\n10.27985742629737\r\n 21\r\n-112.6019831004903\r\n 72\r\n 1\r\n 10\r\n10.27985742629737\r\n 20\r\n-112.6019831004903\r\n 11\r\n10.28343776869522\r\n 21\r\n-112.5664118167349\r\n 72\r\n 1\r\n 10\r\n10.28343776869522\r\n 20\r\n-112.5664118167349\r\n 11\r\n10.27985742629737\r\n 21\r\n-112.5308405329795\r\n 72\r\n 1\r\n 10\r\n10.27985742629737\r\n 20\r\n-112.5308405329795\r\n 11\r\n10.26958740825217\r\n 21\r\n-112.497719842536\r\n 72\r\n 1\r\n 10\r\n10.26958740825217\r\n 20\r\n-112.497719842536\r\n 11\r\n10.25333422828221\r\n 21\r\n-112.4677562591271\r\n 72\r\n 1\r\n 10\r\n10.25333422828221\r\n 20\r\n-112.4677562591271\r\n 11\r\n10.23180440011004\r\n 21\r\n-112.4416562964753\r\n 72\r\n 1\r\n 10\r\n10.23180440011004\r\n 20\r\n-112.4416562964753\r\n 11\r\n10.20570443745821\r\n 21\r\n-112.4201264683031\r\n 72\r\n 1\r\n 10\r\n10.20570443745821\r\n 20\r\n-112.4201264683031\r\n 11\r\n10.17574085404929\r\n 21\r\n-112.4038732883331\r\n 72\r\n 1\r\n 10\r\n10.17574085404929\r\n 20\r\n-112.4038732883331\r\n 11\r\n10.14262016360584\r\n 21\r\n-112.3936032702879\r\n 72\r\n 1\r\n 10\r\n10.14262016360584\r\n 20\r\n-112.3936032702879\r\n 11\r\n10.10704887985043\r\n 21\r\n-112.3900229278901\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nINSERT\r\n 5\r\n48B\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 2\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\n548\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n549\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.49081081401837\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54A\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n15.90150569941961\r\n 20\r\n-1.776468912303445\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54B\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n15.31220058482084\r\n 20\r\n-2.365774026902213\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54C\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n14.72289547022207\r\n 20\r\n-2.95507914150098\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54D\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n14.1335903556233\r\n 20\r\n-3.544384256099748\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54E\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n13.54428524102454\r\n 20\r\n-4.133689370698515\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n54F\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n12.95498012642577\r\n 20\r\n-4.722994485297283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n550\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n12.365675011827\r\n 20\r\n-5.31229959989605\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n551\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.77636989722824\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n552\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.44772575964807\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n553\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.119081622067904\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n554\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.790437484488381\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n555\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.461793346908216\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n556\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.13314920932805\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n557\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n3.804505071747885\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n558\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.47586093416772\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n559\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-5.901604714494818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55A\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-20.48574896404974\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55B\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-35.06989321360466\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55C\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-49.65403746315958\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55D\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-64.23818171271449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55E\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-78.82232596226942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n55F\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-93.40647021182433\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n560\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-107.9906144613793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n561\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.147216796587554\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n562\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.610657415296347\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n563\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.074098034004498\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n564\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.53753865271329\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n565\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n15.00097927142208\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n566\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.46441989013088\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n567\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.92786050883967\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n568\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.39130112754846\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n569\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-122.5747587109342\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56A\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-107.4013093467805\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56B\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-92.2278599826268\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56C\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-77.05441061847311\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56D\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-61.88096125431942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56E\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-46.70751189016574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n56F\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-31.53406252601205\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n570\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-16.36061316185836\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n571\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.85474174625725\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n572\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.30925037972739\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n573\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76375901319754\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n574\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.21826764666768\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n575\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.67277628013781\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n576\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.12728491360796\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n577\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.5817935470781\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n578\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.03630218054824\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n579\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.49081081401837\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n57A\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.49081081401837\r\n 20\r\n-1.187163797704678\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n57B\r\n330\r\n548\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n57C\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n57D\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n57E\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.12671779428127\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n57F\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.75147161999488\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n580\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.37622544570848\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n581\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n15.00097927142208\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n582\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.62573309713569\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n583\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.250486922849289\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n584\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.875240748563535\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n585\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n586\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-107.7260311281121\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n587\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-93.23008132297954\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n588\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-78.73413151784702\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n589\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-64.23818171271449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58A\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-49.74223190758197\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58B\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-35.24628210244945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58C\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-20.75033229731692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58D\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n1.499994574277137\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58E\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n2.802800495717929\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n58F\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n4.105606417158721\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n590\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n5.408412338599512\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n591\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.711218260040304\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n592\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.014024181480455\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n593\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n9.316830102921246\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n594\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.61963602436204\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n595\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.92244194580283\r\n 20\r\n-6.254382492184401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n596\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n12.5117470604016\r\n 20\r\n-5.665077377585634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n597\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n13.10105217500036\r\n 20\r\n-5.075772262986866\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n598\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n13.69035728959913\r\n 20\r\n-4.486467148388098\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n599\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n14.2796624041979\r\n 20\r\n-3.897162033789331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59A\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n14.86896751879667\r\n 20\r\n-3.307856919190564\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59B\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n15.45827263339543\r\n 20\r\n-2.718551804591796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59C\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.0475777479942\r\n 20\r\n-2.129246689993029\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59D\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n16.63688286259297\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59E\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.12001800083981\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n59F\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.60315313908664\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A0\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08628827733348\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A1\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.56942341558032\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A2\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.05255855382716\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A3\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.53569369207399\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A4\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.01882883032084\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A5\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-1.539941575394261\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A6\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-16.62519649512555\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A7\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-31.71045141485684\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A8\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-46.79570633458813\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5A9\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-61.88096125431942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5AA\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-76.96621617405071\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5AB\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-92.05147109378201\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5AC\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-107.1367260135133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5AD\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n5AE\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n28.50196396856767\r\n 20\r\n-122.2219809332446\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n5AF\r\n330\r\n57C\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n5B0\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 48\r\n 72\r\n 1\r\n 10\r\n16.49081081401837\r\n 20\r\n-1.187163797704678\r\n 11\r\n15.90150569941961\r\n 21\r\n-1.776468912303445\r\n 72\r\n 1\r\n 10\r\n15.90150569941961\r\n 20\r\n-1.776468912303445\r\n 11\r\n15.31220058482084\r\n 21\r\n-2.365774026902213\r\n 72\r\n 1\r\n 10\r\n15.31220058482084\r\n 20\r\n-2.365774026902213\r\n 11\r\n14.72289547022207\r\n 21\r\n-2.95507914150098\r\n 72\r\n 1\r\n 10\r\n14.72289547022207\r\n 20\r\n-2.95507914150098\r\n 11\r\n14.1335903556233\r\n 21\r\n-3.544384256099748\r\n 72\r\n 1\r\n 10\r\n14.1335903556233\r\n 20\r\n-3.544384256099748\r\n 11\r\n13.54428524102454\r\n 21\r\n-4.133689370698515\r\n 72\r\n 1\r\n 10\r\n13.54428524102454\r\n 20\r\n-4.133689370698515\r\n 11\r\n12.95498012642577\r\n 21\r\n-4.722994485297283\r\n 72\r\n 1\r\n 10\r\n12.95498012642577\r\n 20\r\n-4.722994485297283\r\n 11\r\n12.365675011827\r\n 21\r\n-5.31229959989605\r\n 72\r\n 1\r\n 10\r\n12.365675011827\r\n 20\r\n-5.31229959989605\r\n 11\r\n11.77636989722824\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n11.77636989722824\r\n 20\r\n-5.901604714494818\r\n 11\r\n10.44772575964807\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n10.44772575964807\r\n 20\r\n-5.901604714494818\r\n 11\r\n9.119081622067904\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n9.119081622067904\r\n 20\r\n-5.901604714494818\r\n 11\r\n7.790437484488381\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n7.790437484488381\r\n 20\r\n-5.901604714494818\r\n 11\r\n6.461793346908216\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n6.461793346908216\r\n 20\r\n-5.901604714494818\r\n 11\r\n5.13314920932805\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n5.13314920932805\r\n 20\r\n-5.901604714494818\r\n 11\r\n3.804505071747885\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n3.804505071747885\r\n 20\r\n-5.901604714494818\r\n 11\r\n2.47586093416772\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n2.47586093416772\r\n 20\r\n-5.901604714494818\r\n 11\r\n1.147216796587554\r\n 21\r\n-5.901604714494818\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-5.901604714494818\r\n 11\r\n1.147216796587554\r\n 21\r\n-20.48574896404974\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-20.48574896404974\r\n 11\r\n1.147216796587554\r\n 21\r\n-35.06989321360466\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-35.06989321360466\r\n 11\r\n1.147216796587554\r\n 21\r\n-49.65403746315958\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-49.65403746315958\r\n 11\r\n1.147216796587554\r\n 21\r\n-64.23818171271449\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-64.23818171271449\r\n 11\r\n1.147216796587554\r\n 21\r\n-78.82232596226942\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-78.82232596226942\r\n 11\r\n1.147216796587554\r\n 21\r\n-93.40647021182433\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-93.40647021182433\r\n 11\r\n1.147216796587554\r\n 21\r\n-107.9906144613793\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-107.9906144613793\r\n 11\r\n1.147216796587554\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n1.147216796587554\r\n 20\r\n-122.5747587109342\r\n 11\r\n4.610657415296347\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n4.610657415296347\r\n 20\r\n-122.5747587109342\r\n 11\r\n8.074098034004498\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n8.074098034004498\r\n 20\r\n-122.5747587109342\r\n 11\r\n11.53753865271329\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n11.53753865271329\r\n 20\r\n-122.5747587109342\r\n 11\r\n15.00097927142208\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n15.00097927142208\r\n 20\r\n-122.5747587109342\r\n 11\r\n18.46441989013088\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n18.46441989013088\r\n 20\r\n-122.5747587109342\r\n 11\r\n21.92786050883967\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n21.92786050883967\r\n 20\r\n-122.5747587109342\r\n 11\r\n25.39130112754846\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n25.39130112754846\r\n 20\r\n-122.5747587109342\r\n 11\r\n28.85474174625725\r\n 21\r\n-122.5747587109342\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-122.5747587109342\r\n 11\r\n28.85474174625725\r\n 21\r\n-107.4013093467805\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-107.4013093467805\r\n 11\r\n28.85474174625725\r\n 21\r\n-92.2278599826268\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-92.2278599826268\r\n 11\r\n28.85474174625725\r\n 21\r\n-77.05441061847311\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-77.05441061847311\r\n 11\r\n28.85474174625725\r\n 21\r\n-61.88096125431942\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-61.88096125431942\r\n 11\r\n28.85474174625725\r\n 21\r\n-46.70751189016574\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-46.70751189016574\r\n 11\r\n28.85474174625725\r\n 21\r\n-31.53406252601205\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-31.53406252601205\r\n 11\r\n28.85474174625725\r\n 21\r\n-16.36061316185836\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-16.36061316185836\r\n 11\r\n28.85474174625725\r\n 21\r\n-1.187163797704677\r\n 72\r\n 1\r\n 10\r\n28.85474174625725\r\n 20\r\n-1.187163797704678\r\n 11\r\n27.30925037972739\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n27.30925037972739\r\n 20\r\n-1.187163797704678\r\n 11\r\n25.76375901319754\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n25.76375901319754\r\n 20\r\n-1.187163797704678\r\n 11\r\n24.21826764666768\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n24.21826764666768\r\n 20\r\n-1.187163797704678\r\n 11\r\n22.67277628013781\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n22.67277628013781\r\n 20\r\n-1.187163797704678\r\n 11\r\n21.12728491360796\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n21.12728491360796\r\n 20\r\n-1.187163797704678\r\n 11\r\n19.5817935470781\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n19.5817935470781\r\n 20\r\n-1.187163797704678\r\n 11\r\n18.03630218054824\r\n 21\r\n-1.187163797704678\r\n 72\r\n 1\r\n 10\r\n18.03630218054824\r\n 20\r\n-1.187163797704678\r\n 11\r\n16.49081081401837\r\n 21\r\n-1.187163797704678\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 48\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-122.2219809332446\r\n 11\r\n25.12671779428127\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n25.12671779428127\r\n 20\r\n-122.2219809332446\r\n 11\r\n21.75147161999488\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n21.75147161999488\r\n 20\r\n-122.2219809332446\r\n 11\r\n18.37622544570848\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n18.37622544570848\r\n 20\r\n-122.2219809332446\r\n 11\r\n15.00097927142208\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n15.00097927142208\r\n 20\r\n-122.2219809332446\r\n 11\r\n11.62573309713569\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n11.62573309713569\r\n 20\r\n-122.2219809332446\r\n 11\r\n8.250486922849289\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n8.250486922849289\r\n 20\r\n-122.2219809332446\r\n 11\r\n4.875240748563535\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n4.875240748563535\r\n 20\r\n-122.2219809332446\r\n 11\r\n1.499994574277137\r\n 21\r\n-122.2219809332446\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-122.2219809332446\r\n 11\r\n1.499994574277137\r\n 21\r\n-107.7260311281121\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-107.7260311281121\r\n 11\r\n1.499994574277137\r\n 21\r\n-93.23008132297954\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-93.23008132297954\r\n 11\r\n1.499994574277137\r\n 21\r\n-78.73413151784702\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-78.73413151784702\r\n 11\r\n1.499994574277137\r\n 21\r\n-64.23818171271449\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-64.23818171271449\r\n 11\r\n1.499994574277137\r\n 21\r\n-49.74223190758197\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-49.74223190758197\r\n 11\r\n1.499994574277137\r\n 21\r\n-35.24628210244945\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-35.24628210244945\r\n 11\r\n1.499994574277137\r\n 21\r\n-20.75033229731692\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-20.75033229731692\r\n 11\r\n1.499994574277137\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n1.499994574277137\r\n 20\r\n-6.254382492184401\r\n 11\r\n2.802800495717929\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n2.802800495717929\r\n 20\r\n-6.254382492184401\r\n 11\r\n4.105606417158721\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n4.105606417158721\r\n 20\r\n-6.254382492184401\r\n 11\r\n5.408412338599512\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n5.408412338599512\r\n 20\r\n-6.254382492184401\r\n 11\r\n6.711218260040304\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n6.711218260040304\r\n 20\r\n-6.254382492184401\r\n 11\r\n8.014024181480455\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n8.014024181480455\r\n 20\r\n-6.254382492184401\r\n 11\r\n9.316830102921246\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n9.316830102921246\r\n 20\r\n-6.254382492184401\r\n 11\r\n10.61963602436204\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n10.61963602436204\r\n 20\r\n-6.254382492184401\r\n 11\r\n11.92244194580283\r\n 21\r\n-6.254382492184401\r\n 72\r\n 1\r\n 10\r\n11.92244194580283\r\n 20\r\n-6.254382492184401\r\n 11\r\n12.5117470604016\r\n 21\r\n-5.665077377585634\r\n 72\r\n 1\r\n 10\r\n12.5117470604016\r\n 20\r\n-5.665077377585634\r\n 11\r\n13.10105217500036\r\n 21\r\n-5.075772262986866\r\n 72\r\n 1\r\n 10\r\n13.10105217500036\r\n 20\r\n-5.075772262986866\r\n 11\r\n13.69035728959913\r\n 21\r\n-4.486467148388098\r\n 72\r\n 1\r\n 10\r\n13.69035728959913\r\n 20\r\n-4.486467148388098\r\n 11\r\n14.2796624041979\r\n 21\r\n-3.897162033789331\r\n 72\r\n 1\r\n 10\r\n14.2796624041979\r\n 20\r\n-3.897162033789331\r\n 11\r\n14.86896751879667\r\n 21\r\n-3.307856919190564\r\n 72\r\n 1\r\n 10\r\n14.86896751879667\r\n 20\r\n-3.307856919190564\r\n 11\r\n15.45827263339543\r\n 21\r\n-2.718551804591796\r\n 72\r\n 1\r\n 10\r\n15.45827263339543\r\n 20\r\n-2.718551804591796\r\n 11\r\n16.0475777479942\r\n 21\r\n-2.129246689993029\r\n 72\r\n 1\r\n 10\r\n16.0475777479942\r\n 20\r\n-2.129246689993029\r\n 11\r\n16.63688286259297\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n16.63688286259297\r\n 20\r\n-1.539941575394261\r\n 11\r\n18.12001800083981\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n18.12001800083981\r\n 20\r\n-1.539941575394261\r\n 11\r\n19.60315313908664\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n19.60315313908664\r\n 20\r\n-1.539941575394261\r\n 11\r\n21.08628827733348\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n21.08628827733348\r\n 20\r\n-1.539941575394261\r\n 11\r\n22.56942341558032\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n22.56942341558032\r\n 20\r\n-1.539941575394261\r\n 11\r\n24.05255855382716\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n24.05255855382716\r\n 20\r\n-1.539941575394261\r\n 11\r\n25.53569369207399\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n25.53569369207399\r\n 20\r\n-1.539941575394261\r\n 11\r\n27.01882883032084\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n27.01882883032084\r\n 20\r\n-1.539941575394261\r\n 11\r\n28.50196396856767\r\n 21\r\n-1.539941575394261\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-1.539941575394261\r\n 11\r\n28.50196396856767\r\n 21\r\n-16.62519649512555\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-16.62519649512555\r\n 11\r\n28.50196396856767\r\n 21\r\n-31.71045141485684\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-31.71045141485684\r\n 11\r\n28.50196396856767\r\n 21\r\n-46.79570633458813\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-46.79570633458813\r\n 11\r\n28.50196396856767\r\n 21\r\n-61.88096125431942\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-61.88096125431942\r\n 11\r\n28.50196396856767\r\n 21\r\n-76.96621617405071\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-76.96621617405071\r\n 11\r\n28.50196396856767\r\n 21\r\n-92.05147109378201\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-92.05147109378201\r\n 11\r\n28.50196396856767\r\n 21\r\n-107.1367260135133\r\n 72\r\n 1\r\n 10\r\n28.50196396856767\r\n 20\r\n-107.1367260135133\r\n 11\r\n28.50196396856767\r\n 21\r\n-122.2219809332446\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nINSERT\r\n 5\r\n5B2\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 3\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\n856\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n857\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n858\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.7246361444579\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n859\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.43899466503713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85A\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.15335318561634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85B\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85C\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.58207022677479\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85D\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.29642874735401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85E\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.01078726793324\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n85F\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n860\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.533523048809347\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n861\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.474224342769483\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n862\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.41492563672962\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n863\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.355626930689759\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n864\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.296328224649896\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n865\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.237029518610033\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n866\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.17773081257017\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n867\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n868\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.83405386953991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n869\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.94296195056738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86A\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.05187003159485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86B\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.1607781126223\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86C\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.26968619364976\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86D\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.37859427467723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86E\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.48750235570468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n86F\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n870\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.007392372671347\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n871\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.896352638813031\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n872\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.785312904954072\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n873\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.674273171095114\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n874\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.563233437236154\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n875\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.452193703377196\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n876\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.341153969518237\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n877\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.59641043673214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n878\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.48750235570468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n879\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.37859427467723\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87A\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.26968619364976\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87B\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.1607781126223\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87C\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.05187003159485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87D\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.94296195056738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87E\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.83405386953991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n87F\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n880\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.170815529619415\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n881\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.111516823579552\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n882\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.05221811753969\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n883\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.992919411499827\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n884\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.933620705459964\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n885\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.874321999420101\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n886\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.815023293380238\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n887\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-70.72514578851246\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n888\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.01078726793324\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n889\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.29642874735401\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88A\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.58207022677479\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88B\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.86771170619556\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88C\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.15335318561634\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88D\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.43899466503713\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88E\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.7246361444579\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n88F\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.755724587340375\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n890\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.815023293380238\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n891\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.874321999420101\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n892\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.933620705459964\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n893\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.992919411499827\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n894\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.05221811753969\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n895\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.111516823579552\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n896\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.170815529619415\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n897\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n898\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.88276602723087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n899\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.75525443058305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89A\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.62774283393524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89B\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.50023123728744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89C\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.37271964063963\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89D\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.24520804399182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89E\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.11769644734402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n89F\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A0\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.341153969518237\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A1\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.452193703377196\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A2\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.563233437236154\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A3\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.674273171095114\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A4\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.785312904954072\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A5\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.896352638813031\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A6\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.007392372671347\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A7\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.9901848506962\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A8\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.11769644734402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8A9\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.24520804399182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AA\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.37271964063963\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AB\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.50023123728744\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AC\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.62774283393524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AD\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.75525443058305\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AE\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.88276602723087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8AF\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.118432106530307\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B0\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.17773081257017\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B1\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.237029518610033\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B2\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.296328224649896\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B3\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.355626930689759\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B4\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.41492563672962\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B5\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.474224342769483\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B6\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.533523048809347\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B7\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8B8\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n8.59282175484921\r\n 20\r\n-73.01027762387868\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n8BA\r\n330\r\n856\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n8B9\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 96\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.59282175484921\r\n 21\r\n-72.7246361444579\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.7246361444579\r\n 11\r\n8.59282175484921\r\n 21\r\n-72.43899466503713\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.43899466503713\r\n 11\r\n8.59282175484921\r\n 21\r\n-72.15335318561634\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-72.15335318561634\r\n 11\r\n8.59282175484921\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.86771170619556\r\n 11\r\n8.59282175484921\r\n 21\r\n-71.58207022677479\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.58207022677479\r\n 11\r\n8.59282175484921\r\n 21\r\n-71.29642874735401\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.29642874735401\r\n 11\r\n8.59282175484921\r\n 21\r\n-71.01078726793324\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-71.01078726793324\r\n 11\r\n8.59282175484921\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.59282175484921\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.533523048809347\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.533523048809347\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.474224342769483\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.474224342769483\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.41492563672962\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.41492563672962\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.355626930689759\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.355626930689759\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.296328224649896\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.296328224649896\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.237029518610033\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.237029518610033\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.17773081257017\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.17773081257017\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.118432106530307\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.72514578851246\r\n 11\r\n8.118432106530307\r\n 21\r\n-70.83405386953991\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.83405386953991\r\n 11\r\n8.118432106530307\r\n 21\r\n-70.94296195056738\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-70.94296195056738\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.05187003159485\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.05187003159485\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.1607781126223\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.1607781126223\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.26968619364976\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.26968619364976\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.37859427467723\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.37859427467723\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.48750235570468\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.48750235570468\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.59641043673214\r\n 11\r\n8.007392372671347\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n8.007392372671347\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.896352638813031\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.896352638813031\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.785312904954072\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.785312904954072\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.674273171095114\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.674273171095114\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.563233437236154\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.563233437236154\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.452193703377196\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.452193703377196\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.341153969518237\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.341153969518237\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.59641043673214\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.59641043673214\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.48750235570468\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.48750235570468\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.37859427467723\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.37859427467723\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.26968619364976\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.26968619364976\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.1607781126223\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.1607781126223\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.05187003159485\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.05187003159485\r\n 11\r\n7.230114235659278\r\n 21\r\n-70.94296195056738\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.94296195056738\r\n 11\r\n7.230114235659278\r\n 21\r\n-70.83405386953991\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.83405386953991\r\n 11\r\n7.230114235659278\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-70.72514578851246\r\n 11\r\n7.170815529619415\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n7.170815529619415\r\n 20\r\n-70.72514578851246\r\n 11\r\n7.111516823579552\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n7.111516823579552\r\n 20\r\n-70.72514578851246\r\n 11\r\n7.05221811753969\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n7.05221811753969\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.992919411499827\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.992919411499827\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.933620705459964\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.933620705459964\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.874321999420101\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.874321999420101\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.815023293380238\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.815023293380238\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.755724587340375\r\n 21\r\n-70.72514578851246\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-70.72514578851246\r\n 11\r\n6.755724587340375\r\n 21\r\n-71.01078726793324\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.01078726793324\r\n 11\r\n6.755724587340375\r\n 21\r\n-71.29642874735401\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.29642874735401\r\n 11\r\n6.755724587340375\r\n 21\r\n-71.58207022677479\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.58207022677479\r\n 11\r\n6.755724587340375\r\n 21\r\n-71.86771170619556\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-71.86771170619556\r\n 11\r\n6.755724587340375\r\n 21\r\n-72.15335318561634\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.15335318561634\r\n 11\r\n6.755724587340375\r\n 21\r\n-72.43899466503713\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.43899466503713\r\n 11\r\n6.755724587340375\r\n 21\r\n-72.7246361444579\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-72.7246361444579\r\n 11\r\n6.755724587340375\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.755724587340375\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.815023293380238\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.815023293380238\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.874321999420101\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.874321999420101\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.933620705459964\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.933620705459964\r\n 20\r\n-73.01027762387868\r\n 11\r\n6.992919411499827\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n6.992919411499827\r\n 20\r\n-73.01027762387868\r\n 11\r\n7.05221811753969\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n7.05221811753969\r\n 20\r\n-73.01027762387868\r\n 11\r\n7.111516823579552\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n7.111516823579552\r\n 20\r\n-73.01027762387868\r\n 11\r\n7.170815529619415\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n7.170815529619415\r\n 20\r\n-73.01027762387868\r\n 11\r\n7.230114235659278\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-73.01027762387868\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.88276602723087\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.88276602723087\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.75525443058305\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.75525443058305\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.62774283393524\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.62774283393524\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.50023123728744\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.50023123728744\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.37271964063963\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.37271964063963\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.24520804399182\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.24520804399182\r\n 11\r\n7.230114235659278\r\n 21\r\n-72.11769644734402\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-72.11769644734402\r\n 11\r\n7.230114235659278\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.230114235659278\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.341153969518237\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.341153969518237\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.452193703377196\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.452193703377196\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.563233437236154\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.563233437236154\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.674273171095114\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.674273171095114\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.785312904954072\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.785312904954072\r\n 20\r\n-71.9901848506962\r\n 11\r\n7.896352638813031\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n7.896352638813031\r\n 20\r\n-71.9901848506962\r\n 11\r\n8.007392372671347\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n8.007392372671347\r\n 20\r\n-71.9901848506962\r\n 11\r\n8.118432106530307\r\n 21\r\n-71.9901848506962\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-71.9901848506962\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.11769644734402\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.11769644734402\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.24520804399182\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.24520804399182\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.37271964063963\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.37271964063963\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.50023123728744\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.50023123728744\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.62774283393524\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.62774283393524\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.75525443058305\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.75525443058305\r\n 11\r\n8.118432106530307\r\n 21\r\n-72.88276602723087\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-72.88276602723087\r\n 11\r\n8.118432106530307\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.118432106530307\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.17773081257017\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.17773081257017\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.237029518610033\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.237029518610033\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.296328224649896\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.296328224649896\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.355626930689759\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.355626930689759\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.41492563672962\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.41492563672962\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.474224342769483\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.474224342769483\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.533523048809347\r\n 21\r\n-73.01027762387868\r\n 72\r\n 1\r\n 10\r\n8.533523048809347\r\n 20\r\n-73.01027762387868\r\n 11\r\n8.59282175484921\r\n 21\r\n-73.01027762387868\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n8BB\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8BC\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379739038953035\r\n 20\r\n-52.19318049502262\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8BD\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.344167755197619\r\n 20\r\n-52.1967608374208\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8BE\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.31104706475417\r\n 20\r\n-52.20703085546566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8BF\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.281083481345252\r\n 20\r\n-52.22328403543563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C0\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.254983518693425\r\n 20\r\n-52.2448138636078\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C1\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.23345369052125\r\n 20\r\n-52.27091382625963\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C2\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.217200510551287\r\n 20\r\n-52.30087740966854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C3\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.206930492506098\r\n 20\r\n-52.333998100112\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C4\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-52.36956938386741\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C5\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-53.30286997414922\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C6\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-54.23617056443103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C7\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-55.16947115471284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C8\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-56.10277174499466\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8C9\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-57.03607233527647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CA\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-57.96937292555828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CB\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-58.90267351584009\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CC\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.203350150108244\r\n 20\r\n-59.8359741061219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CD\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.154892098107703\r\n 20\r\n-59.8639271533378\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CE\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.110798534628282\r\n 20\r\n-59.89784317637147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8CF\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.071715667399796\r\n 20\r\n-59.93719733645854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D0\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.038289704152058\r\n 20\r\n-59.98146479483336\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D1\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.011166852614883\r\n 20\r\n-60.03012071273061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D2\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.990993320518083\r\n 20\r\n-60.08264025138494\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D3\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.978415315591473\r\n 20\r\n-60.13849857203104\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D4\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.974079045564866\r\n 20\r\n-60.19717083590357\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D5\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n6.982332135149697\r\n 20\r\n-60.27884483153694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D6\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.005997316939537\r\n 20\r\n-60.35495351764716\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D7\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.043433460487408\r\n 20\r\n-60.42385576378727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D8\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.092999435346335\r\n 20\r\n-60.48391043951027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8D9\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.153054111069338\r\n 20\r\n-60.5334764143692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DA\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.22195635720944\r\n 20\r\n-60.57091255791707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DB\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.298065043319665\r\n 20\r\n-60.59457773970691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DC\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379739038953035\r\n 20\r\n-60.60283082929173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DD\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.461413034586405\r\n 20\r\n-60.59457773970691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DE\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.537521720696629\r\n 20\r\n-60.57091255791707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8DF\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.606423966836733\r\n 20\r\n-60.5334764143692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E0\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.666478642559736\r\n 20\r\n-60.48391043951027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E1\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.716044617418661\r\n 20\r\n-60.42385576378727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E2\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.753480760966533\r\n 20\r\n-60.35495351764716\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E3\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.777145942756372\r\n 20\r\n-60.27884483153694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E4\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.785399032341203\r\n 20\r\n-60.19717083590357\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E5\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.781062762314597\r\n 20\r\n-60.13849857203104\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E6\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.768484757387987\r\n 20\r\n-60.08264025138494\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E7\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.748311225291188\r\n 20\r\n-60.03012071273061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E8\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.721188373754011\r\n 20\r\n-59.98146479483336\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8E9\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.687762410506274\r\n 20\r\n-59.93719733645854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8EA\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.648679543277788\r\n 20\r\n-59.89784317637147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8EB\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.604585979798368\r\n 20\r\n-59.8639271533378\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8EC\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-59.8359741061219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8ED\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-58.90267351584009\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8EE\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-57.96937292555828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8EF\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-57.03607233527647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F0\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-56.10277174499466\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F1\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-55.16947115471284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F2\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-54.23617056443103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F3\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-53.30286997414922\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F4\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.556127927797827\r\n 20\r\n-52.36956938386741\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F5\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.552547585399973\r\n 20\r\n-52.333998100112\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F6\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.542277567354783\r\n 20\r\n-52.30087740966854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F7\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.526024387384821\r\n 20\r\n-52.27091382625963\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F8\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.504494559212644\r\n 20\r\n-52.2448138636078\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8F9\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.478394596560817\r\n 20\r\n-52.22328403543563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8FA\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.448431013151899\r\n 20\r\n-52.20703085546566\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8FB\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.415310322708452\r\n 20\r\n-52.1967608374208\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8FC\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379739038953035\r\n 20\r\n-52.19318049502262\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n8FD\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n7.379739038953035\r\n 20\r\n-52.19318049502262\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n8FF\r\n330\r\n8BB\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n8FE\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n7.379739038953035\r\n 20\r\n-52.19318049502262\r\n 11\r\n7.344167755197619\r\n 21\r\n-52.1967608374208\r\n 72\r\n 1\r\n 10\r\n7.344167755197619\r\n 20\r\n-52.1967608374208\r\n 11\r\n7.31104706475417\r\n 21\r\n-52.20703085546566\r\n 72\r\n 1\r\n 10\r\n7.31104706475417\r\n 20\r\n-52.20703085546566\r\n 11\r\n7.281083481345252\r\n 21\r\n-52.22328403543563\r\n 72\r\n 1\r\n 10\r\n7.281083481345252\r\n 20\r\n-52.22328403543563\r\n 11\r\n7.254983518693425\r\n 21\r\n-52.2448138636078\r\n 72\r\n 1\r\n 10\r\n7.254983518693425\r\n 20\r\n-52.2448138636078\r\n 11\r\n7.23345369052125\r\n 21\r\n-52.27091382625963\r\n 72\r\n 1\r\n 10\r\n7.23345369052125\r\n 20\r\n-52.27091382625963\r\n 11\r\n7.217200510551287\r\n 21\r\n-52.30087740966854\r\n 72\r\n 1\r\n 10\r\n7.217200510551287\r\n 20\r\n-52.30087740966854\r\n 11\r\n7.206930492506098\r\n 21\r\n-52.333998100112\r\n 72\r\n 1\r\n 10\r\n7.206930492506098\r\n 20\r\n-52.333998100112\r\n 11\r\n7.203350150108244\r\n 21\r\n-52.36956938386741\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-52.36956938386741\r\n 11\r\n7.203350150108244\r\n 21\r\n-53.30286997414922\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-53.30286997414922\r\n 11\r\n7.203350150108244\r\n 21\r\n-54.23617056443103\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-54.23617056443103\r\n 11\r\n7.203350150108244\r\n 21\r\n-55.16947115471284\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-55.16947115471284\r\n 11\r\n7.203350150108244\r\n 21\r\n-56.10277174499466\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-56.10277174499466\r\n 11\r\n7.203350150108244\r\n 21\r\n-57.03607233527647\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-57.03607233527647\r\n 11\r\n7.203350150108244\r\n 21\r\n-57.96937292555828\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-57.96937292555828\r\n 11\r\n7.203350150108244\r\n 21\r\n-58.90267351584009\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-58.90267351584009\r\n 11\r\n7.203350150108244\r\n 21\r\n-59.8359741061219\r\n 72\r\n 1\r\n 10\r\n7.203350150108244\r\n 20\r\n-59.8359741061219\r\n 11\r\n7.154892098107703\r\n 21\r\n-59.8639271533378\r\n 72\r\n 1\r\n 10\r\n7.154892098107703\r\n 20\r\n-59.8639271533378\r\n 11\r\n7.110798534628282\r\n 21\r\n-59.89784317637147\r\n 72\r\n 1\r\n 10\r\n7.110798534628282\r\n 20\r\n-59.89784317637147\r\n 11\r\n7.071715667399796\r\n 21\r\n-59.93719733645854\r\n 72\r\n 1\r\n 10\r\n7.071715667399796\r\n 20\r\n-59.93719733645854\r\n 11\r\n7.038289704152058\r\n 21\r\n-59.98146479483336\r\n 72\r\n 1\r\n 10\r\n7.038289704152058\r\n 20\r\n-59.98146479483336\r\n 11\r\n7.011166852614883\r\n 21\r\n-60.03012071273061\r\n 72\r\n 1\r\n 10\r\n7.011166852614883\r\n 20\r\n-60.03012071273061\r\n 11\r\n6.990993320518083\r\n 21\r\n-60.08264025138494\r\n 72\r\n 1\r\n 10\r\n6.990993320518083\r\n 20\r\n-60.08264025138494\r\n 11\r\n6.978415315591473\r\n 21\r\n-60.13849857203104\r\n 72\r\n 1\r\n 10\r\n6.978415315591473\r\n 20\r\n-60.13849857203104\r\n 11\r\n6.974079045564866\r\n 21\r\n-60.19717083590357\r\n 72\r\n 1\r\n 10\r\n6.974079045564866\r\n 20\r\n-60.19717083590357\r\n 11\r\n6.982332135149697\r\n 21\r\n-60.27884483153694\r\n 72\r\n 1\r\n 10\r\n6.982332135149697\r\n 20\r\n-60.27884483153694\r\n 11\r\n7.005997316939537\r\n 21\r\n-60.35495351764716\r\n 72\r\n 1\r\n 10\r\n7.005997316939537\r\n 20\r\n-60.35495351764716\r\n 11\r\n7.043433460487408\r\n 21\r\n-60.42385576378727\r\n 72\r\n 1\r\n 10\r\n7.043433460487408\r\n 20\r\n-60.42385576378727\r\n 11\r\n7.092999435346335\r\n 21\r\n-60.48391043951027\r\n 72\r\n 1\r\n 10\r\n7.092999435346335\r\n 20\r\n-60.48391043951027\r\n 11\r\n7.153054111069338\r\n 21\r\n-60.5334764143692\r\n 72\r\n 1\r\n 10\r\n7.153054111069338\r\n 20\r\n-60.5334764143692\r\n 11\r\n7.22195635720944\r\n 21\r\n-60.57091255791707\r\n 72\r\n 1\r\n 10\r\n7.22195635720944\r\n 20\r\n-60.57091255791707\r\n 11\r\n7.298065043319665\r\n 21\r\n-60.59457773970691\r\n 72\r\n 1\r\n 10\r\n7.298065043319665\r\n 20\r\n-60.59457773970691\r\n 11\r\n7.379739038953035\r\n 21\r\n-60.60283082929173\r\n 72\r\n 1\r\n 10\r\n7.379739038953035\r\n 20\r\n-60.60283082929173\r\n 11\r\n7.461413034586405\r\n 21\r\n-60.59457773970691\r\n 72\r\n 1\r\n 10\r\n7.461413034586405\r\n 20\r\n-60.59457773970691\r\n 11\r\n7.537521720696629\r\n 21\r\n-60.57091255791707\r\n 72\r\n 1\r\n 10\r\n7.537521720696629\r\n 20\r\n-60.57091255791707\r\n 11\r\n7.606423966836733\r\n 21\r\n-60.5334764143692\r\n 72\r\n 1\r\n 10\r\n7.606423966836733\r\n 20\r\n-60.5334764143692\r\n 11\r\n7.666478642559736\r\n 21\r\n-60.48391043951027\r\n 72\r\n 1\r\n 10\r\n7.666478642559736\r\n 20\r\n-60.48391043951027\r\n 11\r\n7.716044617418661\r\n 21\r\n-60.42385576378727\r\n 72\r\n 1\r\n 10\r\n7.716044617418661\r\n 20\r\n-60.42385576378727\r\n 11\r\n7.753480760966533\r\n 21\r\n-60.35495351764716\r\n 72\r\n 1\r\n 10\r\n7.753480760966533\r\n 20\r\n-60.35495351764716\r\n 11\r\n7.777145942756372\r\n 21\r\n-60.27884483153694\r\n 72\r\n 1\r\n 10\r\n7.777145942756372\r\n 20\r\n-60.27884483153694\r\n 11\r\n7.785399032341203\r\n 21\r\n-60.19717083590357\r\n 72\r\n 1\r\n 10\r\n7.785399032341203\r\n 20\r\n-60.19717083590357\r\n 11\r\n7.781062762314597\r\n 21\r\n-60.13849857203104\r\n 72\r\n 1\r\n 10\r\n7.781062762314597\r\n 20\r\n-60.13849857203104\r\n 11\r\n7.768484757387987\r\n 21\r\n-60.08264025138494\r\n 72\r\n 1\r\n 10\r\n7.768484757387987\r\n 20\r\n-60.08264025138494\r\n 11\r\n7.748311225291188\r\n 21\r\n-60.03012071273061\r\n 72\r\n 1\r\n 10\r\n7.748311225291188\r\n 20\r\n-60.03012071273061\r\n 11\r\n7.721188373754011\r\n 21\r\n-59.98146479483336\r\n 72\r\n 1\r\n 10\r\n7.721188373754011\r\n 20\r\n-59.98146479483336\r\n 11\r\n7.687762410506274\r\n 21\r\n-59.93719733645854\r\n 72\r\n 1\r\n 10\r\n7.687762410506274\r\n 20\r\n-59.93719733645854\r\n 11\r\n7.648679543277788\r\n 21\r\n-59.89784317637147\r\n 72\r\n 1\r\n 10\r\n7.648679543277788\r\n 20\r\n-59.89784317637147\r\n 11\r\n7.604585979798368\r\n 21\r\n-59.8639271533378\r\n 72\r\n 1\r\n 10\r\n7.604585979798368\r\n 20\r\n-59.8639271533378\r\n 11\r\n7.556127927797827\r\n 21\r\n-59.8359741061219\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-59.8359741061219\r\n 11\r\n7.556127927797827\r\n 21\r\n-58.90267351584009\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-58.90267351584009\r\n 11\r\n7.556127927797827\r\n 21\r\n-57.96937292555828\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-57.96937292555828\r\n 11\r\n7.556127927797827\r\n 21\r\n-57.03607233527647\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-57.03607233527647\r\n 11\r\n7.556127927797827\r\n 21\r\n-56.10277174499466\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-56.10277174499466\r\n 11\r\n7.556127927797827\r\n 21\r\n-55.16947115471284\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-55.16947115471284\r\n 11\r\n7.556127927797827\r\n 21\r\n-54.23617056443103\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-54.23617056443103\r\n 11\r\n7.556127927797827\r\n 21\r\n-53.30286997414922\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-53.30286997414922\r\n 11\r\n7.556127927797827\r\n 21\r\n-52.36956938386741\r\n 72\r\n 1\r\n 10\r\n7.556127927797827\r\n 20\r\n-52.36956938386741\r\n 11\r\n7.552547585399973\r\n 21\r\n-52.333998100112\r\n 72\r\n 1\r\n 10\r\n7.552547585399973\r\n 20\r\n-52.333998100112\r\n 11\r\n7.542277567354783\r\n 21\r\n-52.30087740966854\r\n 72\r\n 1\r\n 10\r\n7.542277567354783\r\n 20\r\n-52.30087740966854\r\n 11\r\n7.526024387384821\r\n 21\r\n-52.27091382625963\r\n 72\r\n 1\r\n 10\r\n7.526024387384821\r\n 20\r\n-52.27091382625963\r\n 11\r\n7.504494559212644\r\n 21\r\n-52.2448138636078\r\n 72\r\n 1\r\n 10\r\n7.504494559212644\r\n 20\r\n-52.2448138636078\r\n 11\r\n7.478394596560817\r\n 21\r\n-52.22328403543563\r\n 72\r\n 1\r\n 10\r\n7.478394596560817\r\n 20\r\n-52.22328403543563\r\n 11\r\n7.448431013151899\r\n 21\r\n-52.20703085546566\r\n 72\r\n 1\r\n 10\r\n7.448431013151899\r\n 20\r\n-52.20703085546566\r\n 11\r\n7.415310322708452\r\n 21\r\n-52.1967608374208\r\n 72\r\n 1\r\n 10\r\n7.415310322708452\r\n 20\r\n-52.1967608374208\r\n 11\r\n7.379739038953035\r\n 21\r\n-52.19318049502262\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n900\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n901\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.44880913017124\r\n 20\r\n-67.42945978808855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n902\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.41488772417555\r\n 20\r\n-67.45127760471145\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n903\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38362684699797\r\n 20\r\n-67.47603855564147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n904\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.355167801383\r\n 20\r\n-67.50355289147885\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n905\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.32965189007516\r\n 20\r\n-67.5336308628238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n906\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30722041581895\r\n 20\r\n-67.56608272027655\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n907\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2880146813589\r\n 20\r\n-67.60071871443733\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n908\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2721759894395\r\n 20\r\n-67.63734909590639\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n909\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.25984564280528\r\n 20\r\n-67.67578411528392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90A\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.25130557407505\r\n 20\r\n-67.71517965688902\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90B\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24672198219116\r\n 20\r\n-67.7547871526109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90C\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24606256938344\r\n 20\r\n-67.79436638778387\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90D\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2492950378817\r\n 20\r\n-67.83367714774226\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90E\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.25638708991579\r\n 20\r\n-67.87247921782043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n90F\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.26730642771553\r\n 20\r\n-67.91053238335267\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n910\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.28202075351073\r\n 20\r\n-67.94759642967333\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n911\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30049776953123\r\n 20\r\n-67.98343114211673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n912\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.32231558615413\r\n 20\r\n-68.01735994968475\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n913\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.34707653708415\r\n 20\r\n-68.04864034009847\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n914\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.37459087292152\r\n 20\r\n-68.07712697339213\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n915\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.40466884426647\r\n 20\r\n-68.10267450959994\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n916\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.43712070171923\r\n 20\r\n-68.1251376087561\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n917\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.47175669588002\r\n 20\r\n-68.14437093089485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n918\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.50838707734907\r\n 20\r\n-68.16022913605039\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n919\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.5468220967266\r\n 20\r\n-68.17256688425694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91A\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.55990101147162\r\n 20\r\n-68.17583703348708\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91B\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.57303442870382\r\n 20\r\n-68.17867116281987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91C\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.58621225537001\r\n 20\r\n-68.1810692722553\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91D\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.599424398417\r\n 20\r\n-68.18303136179338\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91E\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.61266076479163\r\n 20\r\n-68.18455743143411\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n91F\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.62591126144071\r\n 20\r\n-68.1856474811775\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n920\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.63916579531106\r\n 20\r\n-68.18630151102353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n921\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.6524142733495\r\n 20\r\n-68.1865195209722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n922\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.67871710637024\r\n 20\r\n-68.18565690136046\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n923\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.70486854359328\r\n 20\r\n-68.18307442548695\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n924\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.73079793364638\r\n 20\r\n-68.1787801677942\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n925\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.75643462515727\r\n 20\r\n-68.17278220272478\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n926\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7817079667537\r\n 20\r\n-68.16508860472119\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n927\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.80654730706341\r\n 20\r\n-68.155707448226\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n928\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.83088199471415\r\n 20\r\n-68.14464680768175\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n929\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.85464137833367\r\n 20\r\n-68.13191475753099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92A\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.92118790586169\r\n 20\r\n-68.08395526030313\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92B\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.97521702883656\r\n 20\r\n-68.02541824334321\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92C\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.01612921989944\r\n 20\r\n-67.95854840167834\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92D\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.04332495169145\r\n 20\r\n-67.88559043033563\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92E\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05620469685373\r\n 20\r\n-67.80878902434219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n92F\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05416892802744\r\n 20\r\n-67.73038887872512\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n930\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.03661811785371\r\n 20\r\n-67.65263468851154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n931\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.00295273897368\r\n 20\r\n-67.57777114872856\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n932\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.95498617660859\r\n 20\r\n-67.51125994688667\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n933\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.89643200145826\r\n 20\r\n-67.45721972155329\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n934\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.82954096438171\r\n 20\r\n-67.41626816758301\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n935\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.75656381623796\r\n 20\r\n-67.38902297983043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n936\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.67975130788603\r\n 20\r\n-67.3761018531501\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n937\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.60135419018491\r\n 20\r\n-67.37812248239663\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n938\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52362321399364\r\n 20\r\n-67.39570256242459\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n939\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.44880913017124\r\n 20\r\n-67.42945978808855\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n93A\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.44880913017124\r\n 20\r\n-67.42945978808855\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n93C\r\n330\r\n900\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n93B\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n24.44880913017124\r\n 20\r\n-67.42945978808855\r\n 11\r\n24.41488772417555\r\n 21\r\n-67.45127760471145\r\n 72\r\n 1\r\n 10\r\n24.41488772417555\r\n 20\r\n-67.45127760471145\r\n 11\r\n24.38362684699797\r\n 21\r\n-67.47603855564147\r\n 72\r\n 1\r\n 10\r\n24.38362684699797\r\n 20\r\n-67.47603855564147\r\n 11\r\n24.355167801383\r\n 21\r\n-67.50355289147885\r\n 72\r\n 1\r\n 10\r\n24.355167801383\r\n 20\r\n-67.50355289147885\r\n 11\r\n24.32965189007516\r\n 21\r\n-67.5336308628238\r\n 72\r\n 1\r\n 10\r\n24.32965189007516\r\n 20\r\n-67.5336308628238\r\n 11\r\n24.30722041581895\r\n 21\r\n-67.56608272027655\r\n 72\r\n 1\r\n 10\r\n24.30722041581895\r\n 20\r\n-67.56608272027655\r\n 11\r\n24.2880146813589\r\n 21\r\n-67.60071871443733\r\n 72\r\n 1\r\n 10\r\n24.2880146813589\r\n 20\r\n-67.60071871443733\r\n 11\r\n24.2721759894395\r\n 21\r\n-67.63734909590639\r\n 72\r\n 1\r\n 10\r\n24.2721759894395\r\n 20\r\n-67.63734909590639\r\n 11\r\n24.25984564280528\r\n 21\r\n-67.67578411528392\r\n 72\r\n 1\r\n 10\r\n24.25984564280528\r\n 20\r\n-67.67578411528392\r\n 11\r\n24.25130557407505\r\n 21\r\n-67.71517965688902\r\n 72\r\n 1\r\n 10\r\n24.25130557407505\r\n 20\r\n-67.71517965688902\r\n 11\r\n24.24672198219116\r\n 21\r\n-67.7547871526109\r\n 72\r\n 1\r\n 10\r\n24.24672198219116\r\n 20\r\n-67.7547871526109\r\n 11\r\n24.24606256938344\r\n 21\r\n-67.79436638778387\r\n 72\r\n 1\r\n 10\r\n24.24606256938344\r\n 20\r\n-67.79436638778387\r\n 11\r\n24.2492950378817\r\n 21\r\n-67.83367714774226\r\n 72\r\n 1\r\n 10\r\n24.2492950378817\r\n 20\r\n-67.83367714774226\r\n 11\r\n24.25638708991579\r\n 21\r\n-67.87247921782043\r\n 72\r\n 1\r\n 10\r\n24.25638708991579\r\n 20\r\n-67.87247921782043\r\n 11\r\n24.26730642771553\r\n 21\r\n-67.91053238335267\r\n 72\r\n 1\r\n 10\r\n24.26730642771553\r\n 20\r\n-67.91053238335267\r\n 11\r\n24.28202075351073\r\n 21\r\n-67.94759642967333\r\n 72\r\n 1\r\n 10\r\n24.28202075351073\r\n 20\r\n-67.94759642967333\r\n 11\r\n24.30049776953123\r\n 21\r\n-67.98343114211673\r\n 72\r\n 1\r\n 10\r\n24.30049776953123\r\n 20\r\n-67.98343114211673\r\n 11\r\n24.32231558615413\r\n 21\r\n-68.01735994968475\r\n 72\r\n 1\r\n 10\r\n24.32231558615413\r\n 20\r\n-68.01735994968475\r\n 11\r\n24.34707653708415\r\n 21\r\n-68.04864034009847\r\n 72\r\n 1\r\n 10\r\n24.34707653708415\r\n 20\r\n-68.04864034009847\r\n 11\r\n24.37459087292152\r\n 21\r\n-68.07712697339213\r\n 72\r\n 1\r\n 10\r\n24.37459087292152\r\n 20\r\n-68.07712697339213\r\n 11\r\n24.40466884426647\r\n 21\r\n-68.10267450959994\r\n 72\r\n 1\r\n 10\r\n24.40466884426647\r\n 20\r\n-68.10267450959994\r\n 11\r\n24.43712070171923\r\n 21\r\n-68.1251376087561\r\n 72\r\n 1\r\n 10\r\n24.43712070171923\r\n 20\r\n-68.1251376087561\r\n 11\r\n24.47175669588002\r\n 21\r\n-68.14437093089485\r\n 72\r\n 1\r\n 10\r\n24.47175669588002\r\n 20\r\n-68.14437093089485\r\n 11\r\n24.50838707734907\r\n 21\r\n-68.16022913605039\r\n 72\r\n 1\r\n 10\r\n24.50838707734907\r\n 20\r\n-68.16022913605039\r\n 11\r\n24.5468220967266\r\n 21\r\n-68.17256688425694\r\n 72\r\n 1\r\n 10\r\n24.5468220967266\r\n 20\r\n-68.17256688425694\r\n 11\r\n24.55990101147162\r\n 21\r\n-68.17583703348708\r\n 72\r\n 1\r\n 10\r\n24.55990101147162\r\n 20\r\n-68.17583703348708\r\n 11\r\n24.57303442870382\r\n 21\r\n-68.17867116281987\r\n 72\r\n 1\r\n 10\r\n24.57303442870382\r\n 20\r\n-68.17867116281987\r\n 11\r\n24.58621225537001\r\n 21\r\n-68.1810692722553\r\n 72\r\n 1\r\n 10\r\n24.58621225537001\r\n 20\r\n-68.1810692722553\r\n 11\r\n24.599424398417\r\n 21\r\n-68.18303136179338\r\n 72\r\n 1\r\n 10\r\n24.599424398417\r\n 20\r\n-68.18303136179338\r\n 11\r\n24.61266076479163\r\n 21\r\n-68.18455743143411\r\n 72\r\n 1\r\n 10\r\n24.61266076479163\r\n 20\r\n-68.18455743143411\r\n 11\r\n24.62591126144071\r\n 21\r\n-68.1856474811775\r\n 72\r\n 1\r\n 10\r\n24.62591126144071\r\n 20\r\n-68.1856474811775\r\n 11\r\n24.63916579531106\r\n 21\r\n-68.18630151102353\r\n 72\r\n 1\r\n 10\r\n24.63916579531106\r\n 20\r\n-68.18630151102353\r\n 11\r\n24.6524142733495\r\n 21\r\n-68.1865195209722\r\n 72\r\n 1\r\n 10\r\n24.6524142733495\r\n 20\r\n-68.1865195209722\r\n 11\r\n24.67871710637024\r\n 21\r\n-68.18565690136046\r\n 72\r\n 1\r\n 10\r\n24.67871710637024\r\n 20\r\n-68.18565690136046\r\n 11\r\n24.70486854359328\r\n 21\r\n-68.18307442548695\r\n 72\r\n 1\r\n 10\r\n24.70486854359328\r\n 20\r\n-68.18307442548695\r\n 11\r\n24.73079793364638\r\n 21\r\n-68.1787801677942\r\n 72\r\n 1\r\n 10\r\n24.73079793364638\r\n 20\r\n-68.1787801677942\r\n 11\r\n24.75643462515727\r\n 21\r\n-68.17278220272478\r\n 72\r\n 1\r\n 10\r\n24.75643462515727\r\n 20\r\n-68.17278220272478\r\n 11\r\n24.7817079667537\r\n 21\r\n-68.16508860472119\r\n 72\r\n 1\r\n 10\r\n24.7817079667537\r\n 20\r\n-68.16508860472119\r\n 11\r\n24.80654730706341\r\n 21\r\n-68.155707448226\r\n 72\r\n 1\r\n 10\r\n24.80654730706341\r\n 20\r\n-68.155707448226\r\n 11\r\n24.83088199471415\r\n 21\r\n-68.14464680768175\r\n 72\r\n 1\r\n 10\r\n24.83088199471415\r\n 20\r\n-68.14464680768175\r\n 11\r\n24.85464137833367\r\n 21\r\n-68.13191475753099\r\n 72\r\n 1\r\n 10\r\n24.85464137833367\r\n 20\r\n-68.13191475753099\r\n 11\r\n24.92118790586169\r\n 21\r\n-68.08395526030313\r\n 72\r\n 1\r\n 10\r\n24.92118790586169\r\n 20\r\n-68.08395526030313\r\n 11\r\n24.97521702883656\r\n 21\r\n-68.02541824334321\r\n 72\r\n 1\r\n 10\r\n24.97521702883656\r\n 20\r\n-68.02541824334321\r\n 11\r\n25.01612921989944\r\n 21\r\n-67.95854840167834\r\n 72\r\n 1\r\n 10\r\n25.01612921989944\r\n 20\r\n-67.95854840167834\r\n 11\r\n25.04332495169145\r\n 21\r\n-67.88559043033563\r\n 72\r\n 1\r\n 10\r\n25.04332495169145\r\n 20\r\n-67.88559043033563\r\n 11\r\n25.05620469685373\r\n 21\r\n-67.80878902434219\r\n 72\r\n 1\r\n 10\r\n25.05620469685373\r\n 20\r\n-67.80878902434219\r\n 11\r\n25.05416892802744\r\n 21\r\n-67.73038887872512\r\n 72\r\n 1\r\n 10\r\n25.05416892802744\r\n 20\r\n-67.73038887872512\r\n 11\r\n25.03661811785371\r\n 21\r\n-67.65263468851154\r\n 72\r\n 1\r\n 10\r\n25.03661811785371\r\n 20\r\n-67.65263468851154\r\n 11\r\n25.00295273897368\r\n 21\r\n-67.57777114872856\r\n 72\r\n 1\r\n 10\r\n25.00295273897368\r\n 20\r\n-67.57777114872856\r\n 11\r\n24.95498617660859\r\n 21\r\n-67.51125994688667\r\n 72\r\n 1\r\n 10\r\n24.95498617660859\r\n 20\r\n-67.51125994688667\r\n 11\r\n24.89643200145826\r\n 21\r\n-67.45721972155329\r\n 72\r\n 1\r\n 10\r\n24.89643200145826\r\n 20\r\n-67.45721972155329\r\n 11\r\n24.82954096438171\r\n 21\r\n-67.41626816758301\r\n 72\r\n 1\r\n 10\r\n24.82954096438171\r\n 20\r\n-67.41626816758301\r\n 11\r\n24.75656381623796\r\n 21\r\n-67.38902297983043\r\n 72\r\n 1\r\n 10\r\n24.75656381623796\r\n 20\r\n-67.38902297983043\r\n 11\r\n24.67975130788603\r\n 21\r\n-67.3761018531501\r\n 72\r\n 1\r\n 10\r\n24.67975130788603\r\n 20\r\n-67.3761018531501\r\n 11\r\n24.60135419018491\r\n 21\r\n-67.37812248239663\r\n 72\r\n 1\r\n 10\r\n24.60135419018491\r\n 20\r\n-67.37812248239663\r\n 11\r\n24.52362321399364\r\n 21\r\n-67.39570256242459\r\n 72\r\n 1\r\n 10\r\n24.52362321399364\r\n 20\r\n-67.39570256242459\r\n 11\r\n24.44880913017124\r\n 21\r\n-67.42945978808855\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n93D\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n93E\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.85464137833367\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n93F\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.81861557075007\r\n 20\r\n-60.37174903100797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n940\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7813765781743\r\n 20\r\n-60.35702864938086\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n941\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74318076415713\r\n 20\r\n-60.34612747907685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n942\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7042844922493\r\n 20\r\n-60.3390657062023\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n943\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.66494412600157\r\n 20\r\n-60.33586351686356\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n944\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.6254160289647\r\n 20\r\n-60.33654109716733\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n945\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.58595656468946\r\n 20\r\n-60.341118633219\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n946\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.5468220967266\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n947\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.50838707734907\r\n 20\r\n-60.36195405933243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n948\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.47175669588002\r\n 20\r\n-60.37781226448796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n949\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.43712070171923\r\n 20\r\n-60.39704558662671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94A\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.40466884426647\r\n 20\r\n-60.41950868578288\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94B\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.37459087292152\r\n 20\r\n-60.44505622199068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94C\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.34707653708415\r\n 20\r\n-60.47354285528434\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94D\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.32231558615413\r\n 20\r\n-60.50482324569808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94E\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.30049776953123\r\n 20\r\n-60.53875205326609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n94F\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.2668323906512\r\n 20\r\n-60.61361559304908\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n950\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24928158047747\r\n 20\r\n-60.69136978326266\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n951\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.24724581165117\r\n 20\r\n-60.76976992887972\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n952\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.26012555681346\r\n 20\r\n-60.84657133487316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n953\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.28732128860547\r\n 20\r\n-60.91952930621587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n954\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.32823347966834\r\n 20\r\n-60.98639914788074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n955\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.38226260264322\r\n 20\r\n-61.04493616484066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n956\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.44880913017124\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n957\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.47256851379075\r\n 20\r\n-61.10562771221929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n958\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.49690320144149\r\n 20\r\n-61.11668835276353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n959\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.52174254175121\r\n 20\r\n-61.12606950925872\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95A\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.54701588334764\r\n 20\r\n-61.1337631072623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95B\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.57265257485853\r\n 20\r\n-61.13976107233174\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95C\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.59858196491163\r\n 20\r\n-61.14405533002449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95D\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.62473340213467\r\n 20\r\n-61.146637805898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95E\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.6510362351554\r\n 20\r\n-61.14750042550973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n95F\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.66428471319385\r\n 20\r\n-61.14728241556106\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n960\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.6775392470642\r\n 20\r\n-61.14662838571503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n961\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.69078974371327\r\n 20\r\n-61.14553833597165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n962\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7040261100879\r\n 20\r\n-61.14401226633092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n963\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.7172382531349\r\n 20\r\n-61.14205017679284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n964\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.73041607980108\r\n 20\r\n-61.1396520673574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n965\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.74354949703328\r\n 20\r\n-61.13681793802461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n966\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.75662841177831\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n967\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.79506343115584\r\n 20\r\n-61.12121004058793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n968\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.83169381262489\r\n 20\r\n-61.10535183543238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n969\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.86632980678568\r\n 20\r\n-61.08611851329363\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96A\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.89878166423843\r\n 20\r\n-61.06365541413746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96B\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.92885963558338\r\n 20\r\n-61.03810787792966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96C\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.95637397142076\r\n 20\r\n-61.009621244636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96D\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.98113492235078\r\n 20\r\n-60.97834085422227\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96E\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.00295273897368\r\n 20\r\n-60.94441204665426\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n96F\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.02142975499417\r\n 20\r\n-60.90857699777575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n970\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.03614408078938\r\n 20\r\n-60.87151059640935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n971\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.04706341858911\r\n 20\r\n-60.8334510386101\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n972\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.0541554706232\r\n 20\r\n-60.79463652043302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n973\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05738793912147\r\n 20\r\n-60.75530523793316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n974\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05672852631374\r\n 20\r\n-60.71569538716554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n975\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.05214493442985\r\n 20\r\n-60.6760451641852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n976\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.04360486569962\r\n 20\r\n-60.63659276504718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n977\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.0312745190654\r\n 20\r\n-60.59815774566965\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n978\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.01543582714601\r\n 20\r\n-60.56152736420061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n979\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.99623009268595\r\n 20\r\n-60.52689137003982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97A\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.97379861842975\r\n 20\r\n-60.49443951258706\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97B\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.9482827071219\r\n 20\r\n-60.46436154124179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97C\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.91982366150694\r\n 20\r\n-60.43684720540474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97D\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.88856278432935\r\n 20\r\n-60.41208625447472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97E\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.85464137833367\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n97F\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n24.85464137833367\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n981\r\n330\r\n93D\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n980\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n24.85464137833367\r\n 20\r\n-60.39026843785182\r\n 11\r\n24.81861557075007\r\n 21\r\n-60.37174903100797\r\n 72\r\n 1\r\n 10\r\n24.81861557075007\r\n 20\r\n-60.37174903100797\r\n 11\r\n24.7813765781743\r\n 21\r\n-60.35702864938086\r\n 72\r\n 1\r\n 10\r\n24.7813765781743\r\n 20\r\n-60.35702864938086\r\n 11\r\n24.74318076415713\r\n 21\r\n-60.34612747907685\r\n 72\r\n 1\r\n 10\r\n24.74318076415713\r\n 20\r\n-60.34612747907685\r\n 11\r\n24.7042844922493\r\n 21\r\n-60.3390657062023\r\n 72\r\n 1\r\n 10\r\n24.7042844922493\r\n 20\r\n-60.3390657062023\r\n 11\r\n24.66494412600157\r\n 21\r\n-60.33586351686356\r\n 72\r\n 1\r\n 10\r\n24.66494412600157\r\n 20\r\n-60.33586351686356\r\n 11\r\n24.6254160289647\r\n 21\r\n-60.33654109716733\r\n 72\r\n 1\r\n 10\r\n24.6254160289647\r\n 20\r\n-60.33654109716733\r\n 11\r\n24.58595656468946\r\n 21\r\n-60.341118633219\r\n 72\r\n 1\r\n 10\r\n24.58595656468946\r\n 20\r\n-60.341118633219\r\n 11\r\n24.5468220967266\r\n 21\r\n-60.34961631112587\r\n 72\r\n 1\r\n 10\r\n24.5468220967266\r\n 20\r\n-60.34961631112587\r\n 11\r\n24.50838707734907\r\n 21\r\n-60.36195405933243\r\n 72\r\n 1\r\n 10\r\n24.50838707734907\r\n 20\r\n-60.36195405933243\r\n 11\r\n24.47175669588002\r\n 21\r\n-60.37781226448796\r\n 72\r\n 1\r\n 10\r\n24.47175669588002\r\n 20\r\n-60.37781226448796\r\n 11\r\n24.43712070171923\r\n 21\r\n-60.39704558662671\r\n 72\r\n 1\r\n 10\r\n24.43712070171923\r\n 20\r\n-60.39704558662671\r\n 11\r\n24.40466884426647\r\n 21\r\n-60.41950868578288\r\n 72\r\n 1\r\n 10\r\n24.40466884426647\r\n 20\r\n-60.41950868578288\r\n 11\r\n24.37459087292152\r\n 21\r\n-60.44505622199068\r\n 72\r\n 1\r\n 10\r\n24.37459087292152\r\n 20\r\n-60.44505622199068\r\n 11\r\n24.34707653708415\r\n 21\r\n-60.47354285528434\r\n 72\r\n 1\r\n 10\r\n24.34707653708415\r\n 20\r\n-60.47354285528434\r\n 11\r\n24.32231558615413\r\n 21\r\n-60.50482324569808\r\n 72\r\n 1\r\n 10\r\n24.32231558615413\r\n 20\r\n-60.50482324569808\r\n 11\r\n24.30049776953123\r\n 21\r\n-60.53875205326609\r\n 72\r\n 1\r\n 10\r\n24.30049776953123\r\n 20\r\n-60.53875205326609\r\n 11\r\n24.2668323906512\r\n 21\r\n-60.61361559304908\r\n 72\r\n 1\r\n 10\r\n24.2668323906512\r\n 20\r\n-60.61361559304908\r\n 11\r\n24.24928158047747\r\n 21\r\n-60.69136978326266\r\n 72\r\n 1\r\n 10\r\n24.24928158047747\r\n 20\r\n-60.69136978326266\r\n 11\r\n24.24724581165117\r\n 21\r\n-60.76976992887972\r\n 72\r\n 1\r\n 10\r\n24.24724581165117\r\n 20\r\n-60.76976992887972\r\n 11\r\n24.26012555681346\r\n 21\r\n-60.84657133487316\r\n 72\r\n 1\r\n 10\r\n24.26012555681346\r\n 20\r\n-60.84657133487316\r\n 11\r\n24.28732128860547\r\n 21\r\n-60.91952930621587\r\n 72\r\n 1\r\n 10\r\n24.28732128860547\r\n 20\r\n-60.91952930621587\r\n 11\r\n24.32823347966834\r\n 21\r\n-60.98639914788074\r\n 72\r\n 1\r\n 10\r\n24.32823347966834\r\n 20\r\n-60.98639914788074\r\n 11\r\n24.38226260264322\r\n 21\r\n-61.04493616484066\r\n 72\r\n 1\r\n 10\r\n24.38226260264322\r\n 20\r\n-61.04493616484066\r\n 11\r\n24.44880913017124\r\n 21\r\n-61.09289566206853\r\n 72\r\n 1\r\n 10\r\n24.44880913017124\r\n 20\r\n-61.09289566206853\r\n 11\r\n24.47256851379075\r\n 21\r\n-61.10562771221929\r\n 72\r\n 1\r\n 10\r\n24.47256851379075\r\n 20\r\n-61.10562771221929\r\n 11\r\n24.49690320144149\r\n 21\r\n-61.11668835276353\r\n 72\r\n 1\r\n 10\r\n24.49690320144149\r\n 20\r\n-61.11668835276353\r\n 11\r\n24.52174254175121\r\n 21\r\n-61.12606950925872\r\n 72\r\n 1\r\n 10\r\n24.52174254175121\r\n 20\r\n-61.12606950925872\r\n 11\r\n24.54701588334764\r\n 21\r\n-61.1337631072623\r\n 72\r\n 1\r\n 10\r\n24.54701588334764\r\n 20\r\n-61.1337631072623\r\n 11\r\n24.57265257485853\r\n 21\r\n-61.13976107233174\r\n 72\r\n 1\r\n 10\r\n24.57265257485853\r\n 20\r\n-61.13976107233174\r\n 11\r\n24.59858196491163\r\n 21\r\n-61.14405533002449\r\n 72\r\n 1\r\n 10\r\n24.59858196491163\r\n 20\r\n-61.14405533002449\r\n 11\r\n24.62473340213467\r\n 21\r\n-61.146637805898\r\n 72\r\n 1\r\n 10\r\n24.62473340213467\r\n 20\r\n-61.146637805898\r\n 11\r\n24.6510362351554\r\n 21\r\n-61.14750042550973\r\n 72\r\n 1\r\n 10\r\n24.6510362351554\r\n 20\r\n-61.14750042550973\r\n 11\r\n24.66428471319385\r\n 21\r\n-61.14728241556106\r\n 72\r\n 1\r\n 10\r\n24.66428471319385\r\n 20\r\n-61.14728241556106\r\n 11\r\n24.6775392470642\r\n 21\r\n-61.14662838571503\r\n 72\r\n 1\r\n 10\r\n24.6775392470642\r\n 20\r\n-61.14662838571503\r\n 11\r\n24.69078974371327\r\n 21\r\n-61.14553833597165\r\n 72\r\n 1\r\n 10\r\n24.69078974371327\r\n 20\r\n-61.14553833597165\r\n 11\r\n24.7040261100879\r\n 21\r\n-61.14401226633092\r\n 72\r\n 1\r\n 10\r\n24.7040261100879\r\n 20\r\n-61.14401226633092\r\n 11\r\n24.7172382531349\r\n 21\r\n-61.14205017679284\r\n 72\r\n 1\r\n 10\r\n24.7172382531349\r\n 20\r\n-61.14205017679284\r\n 11\r\n24.73041607980108\r\n 21\r\n-61.1396520673574\r\n 72\r\n 1\r\n 10\r\n24.73041607980108\r\n 20\r\n-61.1396520673574\r\n 11\r\n24.74354949703328\r\n 21\r\n-61.13681793802461\r\n 72\r\n 1\r\n 10\r\n24.74354949703328\r\n 20\r\n-61.13681793802461\r\n 11\r\n24.75662841177831\r\n 21\r\n-61.13354778879447\r\n 72\r\n 1\r\n 10\r\n24.75662841177831\r\n 20\r\n-61.13354778879447\r\n 11\r\n24.79506343115584\r\n 21\r\n-61.12121004058793\r\n 72\r\n 1\r\n 10\r\n24.79506343115584\r\n 20\r\n-61.12121004058793\r\n 11\r\n24.83169381262489\r\n 21\r\n-61.10535183543238\r\n 72\r\n 1\r\n 10\r\n24.83169381262489\r\n 20\r\n-61.10535183543238\r\n 11\r\n24.86632980678568\r\n 21\r\n-61.08611851329363\r\n 72\r\n 1\r\n 10\r\n24.86632980678568\r\n 20\r\n-61.08611851329363\r\n 11\r\n24.89878166423843\r\n 21\r\n-61.06365541413746\r\n 72\r\n 1\r\n 10\r\n24.89878166423843\r\n 20\r\n-61.06365541413746\r\n 11\r\n24.92885963558338\r\n 21\r\n-61.03810787792966\r\n 72\r\n 1\r\n 10\r\n24.92885963558338\r\n 20\r\n-61.03810787792966\r\n 11\r\n24.95637397142076\r\n 21\r\n-61.009621244636\r\n 72\r\n 1\r\n 10\r\n24.95637397142076\r\n 20\r\n-61.009621244636\r\n 11\r\n24.98113492235078\r\n 21\r\n-60.97834085422227\r\n 72\r\n 1\r\n 10\r\n24.98113492235078\r\n 20\r\n-60.97834085422227\r\n 11\r\n25.00295273897368\r\n 21\r\n-60.94441204665426\r\n 72\r\n 1\r\n 10\r\n25.00295273897368\r\n 20\r\n-60.94441204665426\r\n 11\r\n25.02142975499417\r\n 21\r\n-60.90857699777575\r\n 72\r\n 1\r\n 10\r\n25.02142975499417\r\n 20\r\n-60.90857699777575\r\n 11\r\n25.03614408078938\r\n 21\r\n-60.87151059640935\r\n 72\r\n 1\r\n 10\r\n25.03614408078938\r\n 20\r\n-60.87151059640935\r\n 11\r\n25.04706341858911\r\n 21\r\n-60.8334510386101\r\n 72\r\n 1\r\n 10\r\n25.04706341858911\r\n 20\r\n-60.8334510386101\r\n 11\r\n25.0541554706232\r\n 21\r\n-60.79463652043302\r\n 72\r\n 1\r\n 10\r\n25.0541554706232\r\n 20\r\n-60.79463652043302\r\n 11\r\n25.05738793912147\r\n 21\r\n-60.75530523793316\r\n 72\r\n 1\r\n 10\r\n25.05738793912147\r\n 20\r\n-60.75530523793316\r\n 11\r\n25.05672852631374\r\n 21\r\n-60.71569538716554\r\n 72\r\n 1\r\n 10\r\n25.05672852631374\r\n 20\r\n-60.71569538716554\r\n 11\r\n25.05214493442985\r\n 21\r\n-60.6760451641852\r\n 72\r\n 1\r\n 10\r\n25.05214493442985\r\n 20\r\n-60.6760451641852\r\n 11\r\n25.04360486569962\r\n 21\r\n-60.63659276504718\r\n 72\r\n 1\r\n 10\r\n25.04360486569962\r\n 20\r\n-60.63659276504718\r\n 11\r\n25.0312745190654\r\n 21\r\n-60.59815774566965\r\n 72\r\n 1\r\n 10\r\n25.0312745190654\r\n 20\r\n-60.59815774566965\r\n 11\r\n25.01543582714601\r\n 21\r\n-60.56152736420061\r\n 72\r\n 1\r\n 10\r\n25.01543582714601\r\n 20\r\n-60.56152736420061\r\n 11\r\n24.99623009268595\r\n 21\r\n-60.52689137003982\r\n 72\r\n 1\r\n 10\r\n24.99623009268595\r\n 20\r\n-60.52689137003982\r\n 11\r\n24.97379861842975\r\n 21\r\n-60.49443951258706\r\n 72\r\n 1\r\n 10\r\n24.97379861842975\r\n 20\r\n-60.49443951258706\r\n 11\r\n24.9482827071219\r\n 21\r\n-60.46436154124179\r\n 72\r\n 1\r\n 10\r\n24.9482827071219\r\n 20\r\n-60.46436154124179\r\n 11\r\n24.91982366150694\r\n 21\r\n-60.43684720540474\r\n 72\r\n 1\r\n 10\r\n24.91982366150694\r\n 20\r\n-60.43684720540474\r\n 11\r\n24.88856278432935\r\n 21\r\n-60.41208625447472\r\n 72\r\n 1\r\n 10\r\n24.88856278432935\r\n 20\r\n-60.41208625447472\r\n 11\r\n24.85464137833367\r\n 21\r\n-60.39026843785182\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n982\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n983\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6198079370521\r\n 20\r\n-60.60283082929173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n984\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.70148193268547\r\n 20\r\n-60.59457773970691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n985\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.77759061879569\r\n 20\r\n-60.57091255791707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n986\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.8464928649358\r\n 20\r\n-60.5334764143692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n987\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9065475406588\r\n 20\r\n-60.48391043951027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n988\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.95611351551772\r\n 20\r\n-60.42385576378727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n989\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9935496590656\r\n 20\r\n-60.35495351764716\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98A\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.01721484085544\r\n 20\r\n-60.27884483153694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98B\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.02546793044027\r\n 20\r\n-60.19717083590357\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98C\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n23.01721484085544\r\n 20\r\n-60.1154968402702\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98D\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9935496590656\r\n 20\r\n-60.03938815415997\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98E\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.95611351551772\r\n 20\r\n-59.97048590801987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n98F\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.9065475406588\r\n 20\r\n-59.91043123229687\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n990\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.8464928649358\r\n 20\r\n-59.86086525743794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n991\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.77759061879569\r\n 20\r\n-59.82342911389007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n992\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.70148193268547\r\n 20\r\n-59.79976393210023\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n993\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6198079370521\r\n 20\r\n-59.7915108425154\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n994\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.5381265398464\r\n 20\r\n-59.79976393210023\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n995\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.46199834050002\r\n 20\r\n-59.82342911389007\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n996\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.39306850668123\r\n 20\r\n-59.86086525743794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n997\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.33298220605827\r\n 20\r\n-59.91043123229687\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n998\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.28338460629938\r\n 20\r\n-59.97048590801987\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n999\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.24592087507282\r\n 20\r\n-60.03938815415997\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99A\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.22223618004683\r\n 20\r\n-60.1154968402702\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99B\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.21397568888967\r\n 20\r\n-60.19717083590357\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99C\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.22223618004683\r\n 20\r\n-60.27884483153694\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99D\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.24592087507282\r\n 20\r\n-60.35495351764716\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99E\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.28338460629938\r\n 20\r\n-60.42385576378727\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n99F\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.33298220605827\r\n 20\r\n-60.48391043951027\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A0\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.39306850668123\r\n 20\r\n-60.5334764143692\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A1\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.46199834050002\r\n 20\r\n-60.57091255791707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A2\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.5381265398464\r\n 20\r\n-60.59457773970691\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A3\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6198079370521\r\n 20\r\n-60.60283082929173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A4\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n22.6198079370521\r\n 20\r\n-60.60283082929173\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n9A6\r\n330\r\n982\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n9A5\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n22.6198079370521\r\n 20\r\n-60.60283082929173\r\n 11\r\n22.70148193268547\r\n 21\r\n-60.59457773970691\r\n 72\r\n 1\r\n 10\r\n22.70148193268547\r\n 20\r\n-60.59457773970691\r\n 11\r\n22.77759061879569\r\n 21\r\n-60.57091255791707\r\n 72\r\n 1\r\n 10\r\n22.77759061879569\r\n 20\r\n-60.57091255791707\r\n 11\r\n22.8464928649358\r\n 21\r\n-60.5334764143692\r\n 72\r\n 1\r\n 10\r\n22.8464928649358\r\n 20\r\n-60.5334764143692\r\n 11\r\n22.9065475406588\r\n 21\r\n-60.48391043951027\r\n 72\r\n 1\r\n 10\r\n22.9065475406588\r\n 20\r\n-60.48391043951027\r\n 11\r\n22.95611351551772\r\n 21\r\n-60.42385576378727\r\n 72\r\n 1\r\n 10\r\n22.95611351551772\r\n 20\r\n-60.42385576378727\r\n 11\r\n22.9935496590656\r\n 21\r\n-60.35495351764716\r\n 72\r\n 1\r\n 10\r\n22.9935496590656\r\n 20\r\n-60.35495351764716\r\n 11\r\n23.01721484085544\r\n 21\r\n-60.27884483153694\r\n 72\r\n 1\r\n 10\r\n23.01721484085544\r\n 20\r\n-60.27884483153694\r\n 11\r\n23.02546793044027\r\n 21\r\n-60.19717083590357\r\n 72\r\n 1\r\n 10\r\n23.02546793044027\r\n 20\r\n-60.19717083590357\r\n 11\r\n23.01721484085544\r\n 21\r\n-60.1154968402702\r\n 72\r\n 1\r\n 10\r\n23.01721484085544\r\n 20\r\n-60.1154968402702\r\n 11\r\n22.9935496590656\r\n 21\r\n-60.03938815415997\r\n 72\r\n 1\r\n 10\r\n22.9935496590656\r\n 20\r\n-60.03938815415997\r\n 11\r\n22.95611351551772\r\n 21\r\n-59.97048590801987\r\n 72\r\n 1\r\n 10\r\n22.95611351551772\r\n 20\r\n-59.97048590801987\r\n 11\r\n22.9065475406588\r\n 21\r\n-59.91043123229687\r\n 72\r\n 1\r\n 10\r\n22.9065475406588\r\n 20\r\n-59.91043123229687\r\n 11\r\n22.8464928649358\r\n 21\r\n-59.86086525743794\r\n 72\r\n 1\r\n 10\r\n22.8464928649358\r\n 20\r\n-59.86086525743794\r\n 11\r\n22.77759061879569\r\n 21\r\n-59.82342911389007\r\n 72\r\n 1\r\n 10\r\n22.77759061879569\r\n 20\r\n-59.82342911389007\r\n 11\r\n22.70148193268547\r\n 21\r\n-59.79976393210023\r\n 72\r\n 1\r\n 10\r\n22.70148193268547\r\n 20\r\n-59.79976393210023\r\n 11\r\n22.6198079370521\r\n 21\r\n-59.7915108425154\r\n 72\r\n 1\r\n 10\r\n22.6198079370521\r\n 20\r\n-59.7915108425154\r\n 11\r\n22.5381265398464\r\n 21\r\n-59.79976393210023\r\n 72\r\n 1\r\n 10\r\n22.5381265398464\r\n 20\r\n-59.79976393210023\r\n 11\r\n22.46199834050002\r\n 21\r\n-59.82342911389007\r\n 72\r\n 1\r\n 10\r\n22.46199834050002\r\n 20\r\n-59.82342911389007\r\n 11\r\n22.39306850668123\r\n 21\r\n-59.86086525743794\r\n 72\r\n 1\r\n 10\r\n22.39306850668123\r\n 20\r\n-59.86086525743794\r\n 11\r\n22.33298220605827\r\n 21\r\n-59.91043123229687\r\n 72\r\n 1\r\n 10\r\n22.33298220605827\r\n 20\r\n-59.91043123229687\r\n 11\r\n22.28338460629938\r\n 21\r\n-59.97048590801987\r\n 72\r\n 1\r\n 10\r\n22.28338460629938\r\n 20\r\n-59.97048590801987\r\n 11\r\n22.24592087507282\r\n 21\r\n-60.03938815415997\r\n 72\r\n 1\r\n 10\r\n22.24592087507282\r\n 20\r\n-60.03938815415997\r\n 11\r\n22.22223618004683\r\n 21\r\n-60.1154968402702\r\n 72\r\n 1\r\n 10\r\n22.22223618004683\r\n 20\r\n-60.1154968402702\r\n 11\r\n22.21397568888967\r\n 21\r\n-60.19717083590357\r\n 72\r\n 1\r\n 10\r\n22.21397568888967\r\n 20\r\n-60.19717083590357\r\n 11\r\n22.22223618004683\r\n 21\r\n-60.27884483153694\r\n 72\r\n 1\r\n 10\r\n22.22223618004683\r\n 20\r\n-60.27884483153694\r\n 11\r\n22.24592087507282\r\n 21\r\n-60.35495351764716\r\n 72\r\n 1\r\n 10\r\n22.24592087507282\r\n 20\r\n-60.35495351764716\r\n 11\r\n22.28338460629938\r\n 21\r\n-60.42385576378727\r\n 72\r\n 1\r\n 10\r\n22.28338460629938\r\n 20\r\n-60.42385576378727\r\n 11\r\n22.33298220605827\r\n 21\r\n-60.48391043951027\r\n 72\r\n 1\r\n 10\r\n22.33298220605827\r\n 20\r\n-60.48391043951027\r\n 11\r\n22.39306850668123\r\n 21\r\n-60.5334764143692\r\n 72\r\n 1\r\n 10\r\n22.39306850668123\r\n 20\r\n-60.5334764143692\r\n 11\r\n22.46199834050002\r\n 21\r\n-60.57091255791707\r\n 72\r\n 1\r\n 10\r\n22.46199834050002\r\n 20\r\n-60.57091255791707\r\n 11\r\n22.5381265398464\r\n 21\r\n-60.59457773970691\r\n 72\r\n 1\r\n 10\r\n22.5381265398464\r\n 20\r\n-60.59457773970691\r\n 11\r\n22.6198079370521\r\n 21\r\n-60.60283082929173\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\n9A7\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A8\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.89993760578068\r\n 20\r\n-62.63457589171783\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9A9\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.92574587919562\r\n 20\r\n-62.63375633579966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AA\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.95156828288501\r\n 20\r\n-62.63128151916038\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AB\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.97732205381278\r\n 20\r\n-62.62712721847172\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AC\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.00292442894286\r\n 20\r\n-62.62126921040605\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AD\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.02829264523918\r\n 20\r\n-62.6136832716367\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AE\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.05334393966567\r\n 20\r\n-62.60434517883476\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9AF\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.07799554918624\r\n 20\r\n-62.59323070867388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B0\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10216471076484\r\n 20\r\n-62.58031563782514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B1\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.13608611676053\r\n 20\r\n-62.55849782120224\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B2\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.16734699393811\r\n 20\r\n-62.53373687027255\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B3\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.19580603955308\r\n 20\r\n-62.50622253443485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B4\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.22132195086092\r\n 20\r\n-62.4761445630899\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B5\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.24375342511713\r\n 20\r\n-62.44369270563715\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B6\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.26295915957718\r\n 20\r\n-62.40905671147635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B7\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.27879785149658\r\n 20\r\n-62.37242633000731\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B8\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.2911281981308\r\n 20\r\n-62.33399131062978\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9B9\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.29966826686103\r\n 20\r\n-62.29459576902499\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BA\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.30425185874492\r\n 20\r\n-62.25498827330279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BB\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.30491127155264\r\n 20\r\n-62.21540903812982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BC\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.30167880305437\r\n 20\r\n-62.17609827817142\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BD\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.29458675102028\r\n 20\r\n-62.13729620809327\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BE\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.28366741322055\r\n 20\r\n-62.09924304256103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9BF\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.26895308742535\r\n 20\r\n-62.06217899624037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C0\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.25047607140485\r\n 20\r\n-62.02634428379697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C1\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.22865825478195\r\n 20\r\n-61.99241547622896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C2\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.20389730385193\r\n 20\r\n-61.96113508581522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C3\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.17638296801456\r\n 20\r\n-61.93264845252156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C4\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.14630499666961\r\n 20\r\n-61.90710091631376\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C5\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.11385313921685\r\n 20\r\n-61.88463781715759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C6\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.07921714505606\r\n 20\r\n-61.86540449501884\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C7\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.04258676358702\r\n 20\r\n-61.84954628986331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C8\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.00415174420949\r\n 20\r\n-61.83720854165675\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9C9\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.96485477809043\r\n 20\r\n-61.82876031971045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CA\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.92529135536744\r\n 20\r\n-61.82420599768079\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CB\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.88571178375936\r\n 20\r\n-61.82353144529329\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CC\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.84636637098504\r\n 20\r\n-61.82672253227352\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CD\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.80750542476334\r\n 20\r\n-61.83376512834703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CE\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.7693792528131\r\n 20\r\n-61.84464510323937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9CF\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.73223816285317\r\n 20\r\n-61.85934832667607\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D0\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.69633246260241\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D1\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.62978593507439\r\n 20\r\n-61.92582016561057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D2\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.57575681209951\r\n 20\r\n-61.98435718257048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D3\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.53484462103664\r\n 20\r\n-62.05122702423535\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D4\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.50764888924463\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D5\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49476914408235\r\n 20\r\n-62.20098640157151\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D6\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49680491290864\r\n 20\r\n-62.27938654718857\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D7\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.51435572308237\r\n 20\r\n-62.35714073740215\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D8\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.54802110196241\r\n 20\r\n-62.43200427718514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9D9\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.57890483538618\r\n 20\r\n-62.47799832052386\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DA\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.61490170955067\r\n 20\r\n-62.51844925905643\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DB\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.65532741545029\r\n 20\r\n-62.55317541782562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DC\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.69949764407949\r\n 20\r\n-62.5819951218742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DD\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.74672808643269\r\n 20\r\n-62.60472669624495\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DE\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.79633443350433\r\n 20\r\n-62.62118846598062\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9DF\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.84763237628885\r\n 20\r\n-62.63119875612399\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9E0\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.89993760578068\r\n 20\r\n-62.63457589171783\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n9E1\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.89993760578068\r\n 20\r\n-62.63457589171783\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n9E3\r\n330\r\n9A7\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n9E2\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n10.89993760578068\r\n 20\r\n-62.63457589171783\r\n 11\r\n10.92574587919562\r\n 21\r\n-62.63375633579966\r\n 72\r\n 1\r\n 10\r\n10.92574587919562\r\n 20\r\n-62.63375633579966\r\n 11\r\n10.95156828288501\r\n 21\r\n-62.63128151916038\r\n 72\r\n 1\r\n 10\r\n10.95156828288501\r\n 20\r\n-62.63128151916038\r\n 11\r\n10.97732205381278\r\n 21\r\n-62.62712721847172\r\n 72\r\n 1\r\n 10\r\n10.97732205381278\r\n 20\r\n-62.62712721847172\r\n 11\r\n11.00292442894286\r\n 21\r\n-62.62126921040605\r\n 72\r\n 1\r\n 10\r\n11.00292442894286\r\n 20\r\n-62.62126921040605\r\n 11\r\n11.02829264523918\r\n 21\r\n-62.6136832716367\r\n 72\r\n 1\r\n 10\r\n11.02829264523918\r\n 20\r\n-62.6136832716367\r\n 11\r\n11.05334393966567\r\n 21\r\n-62.60434517883476\r\n 72\r\n 1\r\n 10\r\n11.05334393966567\r\n 20\r\n-62.60434517883476\r\n 11\r\n11.07799554918624\r\n 21\r\n-62.59323070867388\r\n 72\r\n 1\r\n 10\r\n11.07799554918624\r\n 20\r\n-62.59323070867388\r\n 11\r\n11.10216471076484\r\n 21\r\n-62.58031563782514\r\n 72\r\n 1\r\n 10\r\n11.10216471076484\r\n 20\r\n-62.58031563782514\r\n 11\r\n11.13608611676053\r\n 21\r\n-62.55849782120224\r\n 72\r\n 1\r\n 10\r\n11.13608611676053\r\n 20\r\n-62.55849782120224\r\n 11\r\n11.16734699393811\r\n 21\r\n-62.53373687027255\r\n 72\r\n 1\r\n 10\r\n11.16734699393811\r\n 20\r\n-62.53373687027255\r\n 11\r\n11.19580603955308\r\n 21\r\n-62.50622253443485\r\n 72\r\n 1\r\n 10\r\n11.19580603955308\r\n 20\r\n-62.50622253443485\r\n 11\r\n11.22132195086092\r\n 21\r\n-62.4761445630899\r\n 72\r\n 1\r\n 10\r\n11.22132195086092\r\n 20\r\n-62.4761445630899\r\n 11\r\n11.24375342511713\r\n 21\r\n-62.44369270563715\r\n 72\r\n 1\r\n 10\r\n11.24375342511713\r\n 20\r\n-62.44369270563715\r\n 11\r\n11.26295915957718\r\n 21\r\n-62.40905671147635\r\n 72\r\n 1\r\n 10\r\n11.26295915957718\r\n 20\r\n-62.40905671147635\r\n 11\r\n11.27879785149658\r\n 21\r\n-62.37242633000731\r\n 72\r\n 1\r\n 10\r\n11.27879785149658\r\n 20\r\n-62.37242633000731\r\n 11\r\n11.2911281981308\r\n 21\r\n-62.33399131062978\r\n 72\r\n 1\r\n 10\r\n11.2911281981308\r\n 20\r\n-62.33399131062978\r\n 11\r\n11.29966826686103\r\n 21\r\n-62.29459576902499\r\n 72\r\n 1\r\n 10\r\n11.29966826686103\r\n 20\r\n-62.29459576902499\r\n 11\r\n11.30425185874492\r\n 21\r\n-62.25498827330279\r\n 72\r\n 1\r\n 10\r\n11.30425185874492\r\n 20\r\n-62.25498827330279\r\n 11\r\n11.30491127155264\r\n 21\r\n-62.21540903812982\r\n 72\r\n 1\r\n 10\r\n11.30491127155264\r\n 20\r\n-62.21540903812982\r\n 11\r\n11.30167880305437\r\n 21\r\n-62.17609827817142\r\n 72\r\n 1\r\n 10\r\n11.30167880305437\r\n 20\r\n-62.17609827817142\r\n 11\r\n11.29458675102028\r\n 21\r\n-62.13729620809327\r\n 72\r\n 1\r\n 10\r\n11.29458675102028\r\n 20\r\n-62.13729620809327\r\n 11\r\n11.28366741322055\r\n 21\r\n-62.09924304256103\r\n 72\r\n 1\r\n 10\r\n11.28366741322055\r\n 20\r\n-62.09924304256103\r\n 11\r\n11.26895308742535\r\n 21\r\n-62.06217899624037\r\n 72\r\n 1\r\n 10\r\n11.26895308742535\r\n 20\r\n-62.06217899624037\r\n 11\r\n11.25047607140485\r\n 21\r\n-62.02634428379697\r\n 72\r\n 1\r\n 10\r\n11.25047607140485\r\n 20\r\n-62.02634428379697\r\n 11\r\n11.22865825478195\r\n 21\r\n-61.99241547622896\r\n 72\r\n 1\r\n 10\r\n11.22865825478195\r\n 20\r\n-61.99241547622896\r\n 11\r\n11.20389730385193\r\n 21\r\n-61.96113508581522\r\n 72\r\n 1\r\n 10\r\n11.20389730385193\r\n 20\r\n-61.96113508581522\r\n 11\r\n11.17638296801456\r\n 21\r\n-61.93264845252156\r\n 72\r\n 1\r\n 10\r\n11.17638296801456\r\n 20\r\n-61.93264845252156\r\n 11\r\n11.14630499666961\r\n 21\r\n-61.90710091631376\r\n 72\r\n 1\r\n 10\r\n11.14630499666961\r\n 20\r\n-61.90710091631376\r\n 11\r\n11.11385313921685\r\n 21\r\n-61.88463781715759\r\n 72\r\n 1\r\n 10\r\n11.11385313921685\r\n 20\r\n-61.88463781715759\r\n 11\r\n11.07921714505606\r\n 21\r\n-61.86540449501884\r\n 72\r\n 1\r\n 10\r\n11.07921714505606\r\n 20\r\n-61.86540449501884\r\n 11\r\n11.04258676358702\r\n 21\r\n-61.84954628986331\r\n 72\r\n 1\r\n 10\r\n11.04258676358702\r\n 20\r\n-61.84954628986331\r\n 11\r\n11.00415174420949\r\n 21\r\n-61.83720854165675\r\n 72\r\n 1\r\n 10\r\n11.00415174420949\r\n 20\r\n-61.83720854165675\r\n 11\r\n10.96485477809043\r\n 21\r\n-61.82876031971045\r\n 72\r\n 1\r\n 10\r\n10.96485477809043\r\n 20\r\n-61.82876031971045\r\n 11\r\n10.92529135536744\r\n 21\r\n-61.82420599768079\r\n 72\r\n 1\r\n 10\r\n10.92529135536744\r\n 20\r\n-61.82420599768079\r\n 11\r\n10.88571178375936\r\n 21\r\n-61.82353144529329\r\n 72\r\n 1\r\n 10\r\n10.88571178375936\r\n 20\r\n-61.82353144529329\r\n 11\r\n10.84636637098504\r\n 21\r\n-61.82672253227352\r\n 72\r\n 1\r\n 10\r\n10.84636637098504\r\n 20\r\n-61.82672253227352\r\n 11\r\n10.80750542476334\r\n 21\r\n-61.83376512834703\r\n 72\r\n 1\r\n 10\r\n10.80750542476334\r\n 20\r\n-61.83376512834703\r\n 11\r\n10.7693792528131\r\n 21\r\n-61.84464510323937\r\n 72\r\n 1\r\n 10\r\n10.7693792528131\r\n 20\r\n-61.84464510323937\r\n 11\r\n10.73223816285317\r\n 21\r\n-61.85934832667607\r\n 72\r\n 1\r\n 10\r\n10.73223816285317\r\n 20\r\n-61.85934832667607\r\n 11\r\n10.69633246260241\r\n 21\r\n-61.8778606683827\r\n 72\r\n 1\r\n 10\r\n10.69633246260241\r\n 20\r\n-61.8778606683827\r\n 11\r\n10.62978593507439\r\n 21\r\n-61.92582016561057\r\n 72\r\n 1\r\n 10\r\n10.62978593507439\r\n 20\r\n-61.92582016561057\r\n 11\r\n10.57575681209951\r\n 21\r\n-61.98435718257048\r\n 72\r\n 1\r\n 10\r\n10.57575681209951\r\n 20\r\n-61.98435718257048\r\n 11\r\n10.53484462103664\r\n 21\r\n-62.05122702423535\r\n 72\r\n 1\r\n 10\r\n10.53484462103664\r\n 20\r\n-62.05122702423535\r\n 11\r\n10.50764888924463\r\n 21\r\n-62.12418499557806\r\n 72\r\n 1\r\n 10\r\n10.50764888924463\r\n 20\r\n-62.12418499557806\r\n 11\r\n10.49476914408235\r\n 21\r\n-62.20098640157151\r\n 72\r\n 1\r\n 10\r\n10.49476914408235\r\n 20\r\n-62.20098640157151\r\n 11\r\n10.49680491290864\r\n 21\r\n-62.27938654718857\r\n 72\r\n 1\r\n 10\r\n10.49680491290864\r\n 20\r\n-62.27938654718857\r\n 11\r\n10.51435572308237\r\n 21\r\n-62.35714073740215\r\n 72\r\n 1\r\n 10\r\n10.51435572308237\r\n 20\r\n-62.35714073740215\r\n 11\r\n10.54802110196241\r\n 21\r\n-62.43200427718514\r\n 72\r\n 1\r\n 10\r\n10.54802110196241\r\n 20\r\n-62.43200427718514\r\n 11\r\n10.57890483538618\r\n 21\r\n-62.47799832052386\r\n 72\r\n 1\r\n 10\r\n10.57890483538618\r\n 20\r\n-62.47799832052386\r\n 11\r\n10.61490170955067\r\n 21\r\n-62.51844925905643\r\n 72\r\n 1\r\n 10\r\n10.61490170955067\r\n 20\r\n-62.51844925905643\r\n 11\r\n10.65532741545029\r\n 21\r\n-62.55317541782562\r\n 72\r\n 1\r\n 10\r\n10.65532741545029\r\n 20\r\n-62.55317541782562\r\n 11\r\n10.69949764407949\r\n 21\r\n-62.5819951218742\r\n 72\r\n 1\r\n 10\r\n10.69949764407949\r\n 20\r\n-62.5819951218742\r\n 11\r\n10.74672808643269\r\n 21\r\n-62.60472669624495\r\n 72\r\n 1\r\n 10\r\n10.74672808643269\r\n 20\r\n-62.60472669624495\r\n 11\r\n10.79633443350433\r\n 21\r\n-62.62118846598062\r\n 72\r\n 1\r\n 10\r\n10.79633443350433\r\n 20\r\n-62.62118846598062\r\n 11\r\n10.84763237628885\r\n 21\r\n-62.63119875612399\r\n 72\r\n 1\r\n 10\r\n10.84763237628885\r\n 20\r\n-62.63119875612399\r\n 11\r\n10.89993760578068\r\n 21\r\n-62.63457589171783\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nINSERT\r\n 5\r\n9E5\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 4\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\nC35\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC36\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.27798257806464\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC37\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.2862430692218\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC38\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.30992776424779\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC39\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.34739149547435\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3A\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.39698909523324\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3B\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.4570753958562\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3C\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.526005229675\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3D\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.60213342902137\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3E\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.68381482622707\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC3F\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.76548882186044\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC40\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.84159750797066\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC41\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.91049975411077\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC42\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.97055442983377\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC43\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.0201204046927\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC44\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.05755654824057\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC45\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.08122173003041\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC46\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.08947481961524\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC47\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.08122173003041\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC48\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.05755654824057\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC49\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n27.0201204046927\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4A\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.97055442983377\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4B\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.91049975411077\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4C\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.84159750797066\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4D\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.76548882186044\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4E\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.68381482622707\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC4F\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.60213342902137\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC50\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.526005229675\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC51\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.4570753958562\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC52\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.39698909523324\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC53\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.34739149547435\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC54\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.30992776424779\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC55\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.2862430692218\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC56\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.27798257806464\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nC57\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.27798257806464\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nC59\r\n330\r\nC35\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nC58\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n26.27798257806464\r\n 20\r\n-64.26117772507854\r\n 11\r\n26.2862430692218\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n26.2862430692218\r\n 20\r\n-64.3428517207116\r\n 11\r\n26.30992776424779\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n26.30992776424779\r\n 20\r\n-64.41896040682214\r\n 11\r\n26.34739149547435\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n26.34739149547435\r\n 20\r\n-64.48786265296256\r\n 11\r\n26.39698909523324\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n26.39698909523324\r\n 20\r\n-64.54791732868524\r\n 11\r\n26.4570753958562\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n26.4570753958562\r\n 20\r\n-64.59748330354417\r\n 11\r\n26.526005229675\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n26.526005229675\r\n 20\r\n-64.63491944709203\r\n 11\r\n26.60213342902137\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n26.60213342902137\r\n 20\r\n-64.65858462888188\r\n 11\r\n26.68381482622707\r\n 21\r\n-64.66683771846671\r\n 72\r\n 1\r\n 10\r\n26.68381482622707\r\n 20\r\n-64.66683771846671\r\n 11\r\n26.76548882186044\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n26.76548882186044\r\n 20\r\n-64.65858462888188\r\n 11\r\n26.84159750797066\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n26.84159750797066\r\n 20\r\n-64.63491944709203\r\n 11\r\n26.91049975411077\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n26.91049975411077\r\n 20\r\n-64.59748330354417\r\n 11\r\n26.97055442983377\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n26.97055442983377\r\n 20\r\n-64.54791732868524\r\n 11\r\n27.0201204046927\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n27.0201204046927\r\n 20\r\n-64.48786265296256\r\n 11\r\n27.05755654824057\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n27.05755654824057\r\n 20\r\n-64.41896040682214\r\n 11\r\n27.08122173003041\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n27.08122173003041\r\n 20\r\n-64.3428517207116\r\n 11\r\n27.08947481961524\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n27.08947481961524\r\n 20\r\n-64.26117772507854\r\n 11\r\n27.08122173003041\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n27.08122173003041\r\n 20\r\n-64.17949632787284\r\n 11\r\n27.05755654824057\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n27.05755654824057\r\n 20\r\n-64.10336812852647\r\n 11\r\n27.0201204046927\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n27.0201204046927\r\n 20\r\n-64.03443829470767\r\n 11\r\n26.97055442983377\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n26.97055442983377\r\n 20\r\n-63.97435199408503\r\n 11\r\n26.91049975411077\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n26.91049975411077\r\n 20\r\n-63.92475439432582\r\n 11\r\n26.84159750797066\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n26.84159750797066\r\n 20\r\n-63.88729066309926\r\n 11\r\n26.76548882186044\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n26.76548882186044\r\n 20\r\n-63.86360596807295\r\n 11\r\n26.68381482622707\r\n 21\r\n-63.85534547691611\r\n 72\r\n 1\r\n 10\r\n26.68381482622707\r\n 20\r\n-63.85534547691611\r\n 11\r\n26.60213342902137\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n26.60213342902137\r\n 20\r\n-63.86360596807295\r\n 11\r\n26.526005229675\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n26.526005229675\r\n 20\r\n-63.88729066309926\r\n 11\r\n26.4570753958562\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n26.4570753958562\r\n 20\r\n-63.92475439432582\r\n 11\r\n26.39698909523324\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n26.39698909523324\r\n 20\r\n-63.97435199408503\r\n 11\r\n26.34739149547435\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n26.34739149547435\r\n 20\r\n-64.03443829470767\r\n 11\r\n26.30992776424779\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n26.30992776424779\r\n 20\r\n-64.10336812852647\r\n 11\r\n26.2862430692218\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n26.2862430692218\r\n 20\r\n-64.17949632787284\r\n 11\r\n26.27798257806464\r\n 21\r\n-64.26117772507854\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nINSERT\r\n 5\r\nC5B\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 5\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nPOLYLINE\r\n 5\r\nDC5\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC6\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20520154684672\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC7\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.16579860366928\r\n 20\r\n-65.89276720888543\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC8\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.12617159471126\r\n 20\r\n-65.88821288685575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDC9\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.0865647718596\r\n 20\r\n-65.88753833446826\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCA\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.04722238700123\r\n 20\r\n-65.8907294214485\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCB\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.00838869202312\r\n 20\r\n-65.897772017522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCC\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.97030793881218\r\n 20\r\n-65.90865199241433\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCD\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.93322437925538\r\n 20\r\n-65.92335521585105\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCE\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89738226523965\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDCF\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.86345345767164\r\n 20\r\n-65.96368537418057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD0\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.83217306725791\r\n 20\r\n-65.98844632511059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD1\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.80368643396424\r\n 20\r\n-66.01596066094797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD2\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.77813889775644\r\n 20\r\n-66.04603863229292\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD3\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.75567579860027\r\n 20\r\n-66.07849048974568\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD4\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.73644247646153\r\n 20\r\n-66.11312648390646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD5\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.72058427130598\r\n 20\r\n-66.14975686537551\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD6\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.70824652309943\r\n 20\r\n-66.18819188475304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD7\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.6997064543692\r\n 20\r\n-66.22758776279325\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD8\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69512286248531\r\n 20\r\n-66.26719761356087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDD9\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69446344967758\r\n 20\r\n-66.30678324100086\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDA\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69769591817586\r\n 20\r\n-66.34610644905817\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDB\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.70478797020995\r\n 20\r\n-66.3849290416778\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDC\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.71570730800968\r\n 20\r\n-66.42301282280468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDD\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.73042163380488\r\n 20\r\n-66.46011959638379\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDE\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.74889864982538\r\n 20\r\n-66.4960111663601\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDDF\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.77978238324916\r\n 20\r\n-66.54201227483605\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE0\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.81577925741364\r\n 20\r\n-66.58248037155903\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE1\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.85620496331326\r\n 20\r\n-66.6172277257399\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE2\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.90037519194246\r\n 20\r\n-66.64606660658953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE3\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.94760563429566\r\n 20\r\n-66.66880928331877\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE4\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.99721198136731\r\n 20\r\n-66.68526802513848\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE5\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.04850992415183\r\n 20\r\n-66.69525510125953\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE6\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.10081515364365\r\n 20\r\n-66.69858278089279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE7\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.12662342705859\r\n 20\r\n-66.69776322497462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE8\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.15244583074799\r\n 20\r\n-66.69528840833503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDE9\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.17819960167576\r\n 20\r\n-66.69113410764636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDEA\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20380197680584\r\n 20\r\n-66.68527609958102\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDEB\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.22917019310216\r\n 20\r\n-66.67769016081135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDEC\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.25422148752864\r\n 20\r\n-66.66835206800972\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDED\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.27887309704922\r\n 20\r\n-66.65723759784854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDEE\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.30304225862782\r\n 20\r\n-66.64432252700011\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDEF\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.33697106619583\r\n 20\r\n-66.62250504681232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF0\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.36825145660956\r\n 20\r\n-66.59774645092804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF1\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.39673808990322\r\n 20\r\n-66.57023850735769\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF2\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42228562611103\r\n 20\r\n-66.54017298411165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF3\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4447487252672\r\n 20\r\n-66.50774164920037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF4\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.46398204740594\r\n 20\r\n-66.47313627063421\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF5\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47984025256148\r\n 20\r\n-66.43654861642364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF6\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49217800076804\r\n 20\r\n-66.39817045457902\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF7\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50071806949827\r\n 20\r\n-66.35871805544099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF8\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50530166138216\r\n 20\r\n-66.31906783246066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDF9\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50596107418988\r\n 20\r\n-66.27945798169304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFA\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50272860569161\r\n 20\r\n-66.24012669919317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFB\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49563655365752\r\n 20\r\n-66.20131218101609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFC\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48471721585779\r\n 20\r\n-66.16325262321685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFD\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47000289006258\r\n 20\r\n-66.12618622185045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFE\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45152587404209\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nDFF\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42970805741919\r\n 20\r\n-66.05642236540392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE00\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.40494710648917\r\n 20\r\n-66.02514197499019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE01\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.3774327706518\r\n 20\r\n-65.99665534169654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE02\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.34735479930685\r\n 20\r\n-65.97110780548873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE03\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.31490294185409\r\n 20\r\n-65.94864470633256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE04\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.2802669476933\r\n 20\r\n-65.92941138419381\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE05\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.24363656622425\r\n 20\r\n-65.91355317903827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE06\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20520154684672\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE07\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20520154684672\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nE09\r\n330\r\nDC5\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nE08\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n19.20520154684672\r\n 20\r\n-65.90121543083173\r\n 11\r\n19.16579860366928\r\n 21\r\n-65.89276720888543\r\n 72\r\n 1\r\n 10\r\n19.16579860366928\r\n 20\r\n-65.89276720888543\r\n 11\r\n19.12617159471126\r\n 21\r\n-65.88821288685575\r\n 72\r\n 1\r\n 10\r\n19.12617159471126\r\n 20\r\n-65.88821288685575\r\n 11\r\n19.0865647718596\r\n 21\r\n-65.88753833446826\r\n 72\r\n 1\r\n 10\r\n19.0865647718596\r\n 20\r\n-65.88753833446826\r\n 11\r\n19.04722238700123\r\n 21\r\n-65.8907294214485\r\n 72\r\n 1\r\n 10\r\n19.04722238700123\r\n 20\r\n-65.8907294214485\r\n 11\r\n19.00838869202312\r\n 21\r\n-65.897772017522\r\n 72\r\n 1\r\n 10\r\n19.00838869202312\r\n 20\r\n-65.897772017522\r\n 11\r\n18.97030793881218\r\n 21\r\n-65.90865199241433\r\n 72\r\n 1\r\n 10\r\n18.97030793881218\r\n 20\r\n-65.90865199241433\r\n 11\r\n18.93322437925538\r\n 21\r\n-65.92335521585105\r\n 72\r\n 1\r\n 10\r\n18.93322437925538\r\n 20\r\n-65.92335521585105\r\n 11\r\n18.89738226523965\r\n 21\r\n-65.94186755755767\r\n 72\r\n 1\r\n 10\r\n18.89738226523965\r\n 20\r\n-65.94186755755767\r\n 11\r\n18.86345345767164\r\n 21\r\n-65.96368537418057\r\n 72\r\n 1\r\n 10\r\n18.86345345767164\r\n 20\r\n-65.96368537418057\r\n 11\r\n18.83217306725791\r\n 21\r\n-65.98844632511059\r\n 72\r\n 1\r\n 10\r\n18.83217306725791\r\n 20\r\n-65.98844632511059\r\n 11\r\n18.80368643396424\r\n 21\r\n-66.01596066094797\r\n 72\r\n 1\r\n 10\r\n18.80368643396424\r\n 20\r\n-66.01596066094797\r\n 11\r\n18.77813889775644\r\n 21\r\n-66.04603863229292\r\n 72\r\n 1\r\n 10\r\n18.77813889775644\r\n 20\r\n-66.04603863229292\r\n 11\r\n18.75567579860027\r\n 21\r\n-66.07849048974568\r\n 72\r\n 1\r\n 10\r\n18.75567579860027\r\n 20\r\n-66.07849048974568\r\n 11\r\n18.73644247646153\r\n 21\r\n-66.11312648390646\r\n 72\r\n 1\r\n 10\r\n18.73644247646153\r\n 20\r\n-66.11312648390646\r\n 11\r\n18.72058427130598\r\n 21\r\n-66.14975686537551\r\n 72\r\n 1\r\n 10\r\n18.72058427130598\r\n 20\r\n-66.14975686537551\r\n 11\r\n18.70824652309943\r\n 21\r\n-66.18819188475304\r\n 72\r\n 1\r\n 10\r\n18.70824652309943\r\n 20\r\n-66.18819188475304\r\n 11\r\n18.6997064543692\r\n 21\r\n-66.22758776279325\r\n 72\r\n 1\r\n 10\r\n18.6997064543692\r\n 20\r\n-66.22758776279325\r\n 11\r\n18.69512286248531\r\n 21\r\n-66.26719761356087\r\n 72\r\n 1\r\n 10\r\n18.69512286248531\r\n 20\r\n-66.26719761356087\r\n 11\r\n18.69446344967758\r\n 21\r\n-66.30678324100086\r\n 72\r\n 1\r\n 10\r\n18.69446344967758\r\n 20\r\n-66.30678324100086\r\n 11\r\n18.69769591817586\r\n 21\r\n-66.34610644905817\r\n 72\r\n 1\r\n 10\r\n18.69769591817586\r\n 20\r\n-66.34610644905817\r\n 11\r\n18.70478797020995\r\n 21\r\n-66.3849290416778\r\n 72\r\n 1\r\n 10\r\n18.70478797020995\r\n 20\r\n-66.3849290416778\r\n 11\r\n18.71570730800968\r\n 21\r\n-66.42301282280468\r\n 72\r\n 1\r\n 10\r\n18.71570730800968\r\n 20\r\n-66.42301282280468\r\n 11\r\n18.73042163380488\r\n 21\r\n-66.46011959638379\r\n 72\r\n 1\r\n 10\r\n18.73042163380488\r\n 20\r\n-66.46011959638379\r\n 11\r\n18.74889864982538\r\n 21\r\n-66.4960111663601\r\n 72\r\n 1\r\n 10\r\n18.74889864982538\r\n 20\r\n-66.4960111663601\r\n 11\r\n18.77978238324916\r\n 21\r\n-66.54201227483605\r\n 72\r\n 1\r\n 10\r\n18.77978238324916\r\n 20\r\n-66.54201227483605\r\n 11\r\n18.81577925741364\r\n 21\r\n-66.58248037155903\r\n 72\r\n 1\r\n 10\r\n18.81577925741364\r\n 20\r\n-66.58248037155903\r\n 11\r\n18.85620496331326\r\n 21\r\n-66.6172277257399\r\n 72\r\n 1\r\n 10\r\n18.85620496331326\r\n 20\r\n-66.6172277257399\r\n 11\r\n18.90037519194246\r\n 21\r\n-66.64606660658953\r\n 72\r\n 1\r\n 10\r\n18.90037519194246\r\n 20\r\n-66.64606660658953\r\n 11\r\n18.94760563429566\r\n 21\r\n-66.66880928331877\r\n 72\r\n 1\r\n 10\r\n18.94760563429566\r\n 20\r\n-66.66880928331877\r\n 11\r\n18.99721198136731\r\n 21\r\n-66.68526802513848\r\n 72\r\n 1\r\n 10\r\n18.99721198136731\r\n 20\r\n-66.68526802513848\r\n 11\r\n19.04850992415183\r\n 21\r\n-66.69525510125953\r\n 72\r\n 1\r\n 10\r\n19.04850992415183\r\n 20\r\n-66.69525510125953\r\n 11\r\n19.10081515364365\r\n 21\r\n-66.69858278089279\r\n 72\r\n 1\r\n 10\r\n19.10081515364365\r\n 20\r\n-66.69858278089279\r\n 11\r\n19.12662342705859\r\n 21\r\n-66.69776322497462\r\n 72\r\n 1\r\n 10\r\n19.12662342705859\r\n 20\r\n-66.69776322497462\r\n 11\r\n19.15244583074799\r\n 21\r\n-66.69528840833503\r\n 72\r\n 1\r\n 10\r\n19.15244583074799\r\n 20\r\n-66.69528840833503\r\n 11\r\n19.17819960167576\r\n 21\r\n-66.69113410764636\r\n 72\r\n 1\r\n 10\r\n19.17819960167576\r\n 20\r\n-66.69113410764636\r\n 11\r\n19.20380197680584\r\n 21\r\n-66.68527609958102\r\n 72\r\n 1\r\n 10\r\n19.20380197680584\r\n 20\r\n-66.68527609958102\r\n 11\r\n19.22917019310216\r\n 21\r\n-66.67769016081135\r\n 72\r\n 1\r\n 10\r\n19.22917019310216\r\n 20\r\n-66.67769016081135\r\n 11\r\n19.25422148752864\r\n 21\r\n-66.66835206800972\r\n 72\r\n 1\r\n 10\r\n19.25422148752864\r\n 20\r\n-66.66835206800972\r\n 11\r\n19.27887309704922\r\n 21\r\n-66.65723759784854\r\n 72\r\n 1\r\n 10\r\n19.27887309704922\r\n 20\r\n-66.65723759784854\r\n 11\r\n19.30304225862782\r\n 21\r\n-66.64432252700011\r\n 72\r\n 1\r\n 10\r\n19.30304225862782\r\n 20\r\n-66.64432252700011\r\n 11\r\n19.33697106619583\r\n 21\r\n-66.62250504681232\r\n 72\r\n 1\r\n 10\r\n19.33697106619583\r\n 20\r\n-66.62250504681232\r\n 11\r\n19.36825145660956\r\n 21\r\n-66.59774645092804\r\n 72\r\n 1\r\n 10\r\n19.36825145660956\r\n 20\r\n-66.59774645092804\r\n 11\r\n19.39673808990322\r\n 21\r\n-66.57023850735769\r\n 72\r\n 1\r\n 10\r\n19.39673808990322\r\n 20\r\n-66.57023850735769\r\n 11\r\n19.42228562611103\r\n 21\r\n-66.54017298411165\r\n 72\r\n 1\r\n 10\r\n19.42228562611103\r\n 20\r\n-66.54017298411165\r\n 11\r\n19.4447487252672\r\n 21\r\n-66.50774164920037\r\n 72\r\n 1\r\n 10\r\n19.4447487252672\r\n 20\r\n-66.50774164920037\r\n 11\r\n19.46398204740594\r\n 21\r\n-66.47313627063421\r\n 72\r\n 1\r\n 10\r\n19.46398204740594\r\n 20\r\n-66.47313627063421\r\n 11\r\n19.47984025256148\r\n 21\r\n-66.43654861642364\r\n 72\r\n 1\r\n 10\r\n19.47984025256148\r\n 20\r\n-66.43654861642364\r\n 11\r\n19.49217800076804\r\n 21\r\n-66.39817045457902\r\n 72\r\n 1\r\n 10\r\n19.49217800076804\r\n 20\r\n-66.39817045457902\r\n 11\r\n19.50071806949827\r\n 21\r\n-66.35871805544099\r\n 72\r\n 1\r\n 10\r\n19.50071806949827\r\n 20\r\n-66.35871805544099\r\n 11\r\n19.50530166138216\r\n 21\r\n-66.31906783246066\r\n 72\r\n 1\r\n 10\r\n19.50530166138216\r\n 20\r\n-66.31906783246066\r\n 11\r\n19.50596107418988\r\n 21\r\n-66.27945798169304\r\n 72\r\n 1\r\n 10\r\n19.50596107418988\r\n 20\r\n-66.27945798169304\r\n 11\r\n19.50272860569161\r\n 21\r\n-66.24012669919317\r\n 72\r\n 1\r\n 10\r\n19.50272860569161\r\n 20\r\n-66.24012669919317\r\n 11\r\n19.49563655365752\r\n 21\r\n-66.20131218101609\r\n 72\r\n 1\r\n 10\r\n19.49563655365752\r\n 20\r\n-66.20131218101609\r\n 11\r\n19.48471721585779\r\n 21\r\n-66.16325262321685\r\n 72\r\n 1\r\n 10\r\n19.48471721585779\r\n 20\r\n-66.16325262321685\r\n 11\r\n19.47000289006258\r\n 21\r\n-66.12618622185045\r\n 72\r\n 1\r\n 10\r\n19.47000289006258\r\n 20\r\n-66.12618622185045\r\n 11\r\n19.45152587404209\r\n 21\r\n-66.09035117297194\r\n 72\r\n 1\r\n 10\r\n19.45152587404209\r\n 20\r\n-66.09035117297194\r\n 11\r\n19.42970805741919\r\n 21\r\n-66.05642236540392\r\n 72\r\n 1\r\n 10\r\n19.42970805741919\r\n 20\r\n-66.05642236540392\r\n 11\r\n19.40494710648917\r\n 21\r\n-66.02514197499019\r\n 72\r\n 1\r\n 10\r\n19.40494710648917\r\n 20\r\n-66.02514197499019\r\n 11\r\n19.3774327706518\r\n 21\r\n-65.99665534169654\r\n 72\r\n 1\r\n 10\r\n19.3774327706518\r\n 20\r\n-65.99665534169654\r\n 11\r\n19.34735479930685\r\n 21\r\n-65.97110780548873\r\n 72\r\n 1\r\n 10\r\n19.34735479930685\r\n 20\r\n-65.97110780548873\r\n 11\r\n19.31490294185409\r\n 21\r\n-65.94864470633256\r\n 72\r\n 1\r\n 10\r\n19.31490294185409\r\n 20\r\n-65.94864470633256\r\n 11\r\n19.2802669476933\r\n 21\r\n-65.92941138419381\r\n 72\r\n 1\r\n 10\r\n19.2802669476933\r\n 20\r\n-65.92941138419381\r\n 11\r\n19.24363656622425\r\n 21\r\n-65.91355317903827\r\n 72\r\n 1\r\n 10\r\n19.24363656622425\r\n 20\r\n-65.91355317903827\r\n 11\r\n19.20520154684672\r\n 21\r\n-65.90121543083173\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nE0A\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0B\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49217800076804\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0C\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47984025256148\r\n 20\r\n-62.08574997620053\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0D\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.46398204740594\r\n 20\r\n-62.04911959473149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0E\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.4447487252672\r\n 20\r\n-62.0144836005707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE0F\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42228562611103\r\n 20\r\n-61.98203174311794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE10\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.39673808990322\r\n 20\r\n-61.95195377177267\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE11\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.36825145660956\r\n 20\r\n-61.92443943593562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE12\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.33697106619583\r\n 20\r\n-61.89967848500559\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE13\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.30304225862782\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE14\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.2670659070048\r\n 20\r\n-61.85929180557827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE15\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.22985012845135\r\n 20\r\n-61.84454820992885\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE16\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.19165734235012\r\n 20\r\n-61.83364401170888\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE17\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.15274996808379\r\n 20\r\n-61.82659334119283\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE18\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.11339042503502\r\n 20\r\n-61.82341032865514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE19\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.07384113258648\r\n 20\r\n-61.82410910437026\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1A\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.03436451012084\r\n 20\r\n-61.82870379861265\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1B\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.99522297702075\r\n 20\r\n-61.83720854165675\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1C\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.95678795764321\r\n 20\r\n-61.84954628986331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1D\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.92015757617417\r\n 20\r\n-61.86540449501884\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1E\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.88552158201338\r\n 20\r\n-61.88463781715759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE1F\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.85306972456062\r\n 20\r\n-61.90710091631376\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE20\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.82299175321567\r\n 20\r\n-61.93264845252156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE21\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.7954774173783\r\n 20\r\n-61.96113508581522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE22\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.77071646644828\r\n 20\r\n-61.99241547622896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE23\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.74889864982538\r\n 20\r\n-62.02634428379697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE24\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.73042163380488\r\n 20\r\n-62.06217933267548\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE25\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.71570730800968\r\n 20\r\n-62.09924573404187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE26\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.70478797020995\r\n 20\r\n-62.13730529184113\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE27\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69769591817586\r\n 20\r\n-62.17611981001821\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE28\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69446344967758\r\n 20\r\n-62.21545109251807\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE29\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.69512286248531\r\n 20\r\n-62.25506094328569\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2A\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.6997064543692\r\n 20\r\n-62.29471116626603\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2B\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.70824652309943\r\n 20\r\n-62.33416356540404\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2C\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.72058427130598\r\n 20\r\n-62.37254172724866\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2D\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.73644247646153\r\n 20\r\n-62.40912938145924\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2E\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.75567579860027\r\n 20\r\n-62.44373476002539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE2F\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.77813889775644\r\n 20\r\n-62.47616609493701\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE30\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.80368643396424\r\n 20\r\n-62.50623161818272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE31\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.83217306725791\r\n 20\r\n-62.53373956175275\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE32\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.86345345767164\r\n 20\r\n-62.55849815763735\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE33\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89738226523965\r\n 20\r\n-62.58031563782514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE34\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.92113458372194\r\n 20\r\n-62.5930476879759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE35\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.94545211318228\r\n 20\r\n-62.60410832852015\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE36\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.97027025808032\r\n 20\r\n-62.61348948501534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE37\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.9955244228757\r\n 20\r\n-62.62118308301892\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE38\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.0211500120281\r\n 20\r\n-62.62718104808835\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE39\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.04708242999715\r\n 20\r\n-62.6314753057811\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3A\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.0732570812425\r\n 20\r\n-62.63405778165429\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3B\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.09960937022381\r\n 20\r\n-62.63492040126635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3C\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.11280132716445\r\n 20\r\n-62.63470239131767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3D\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.12601548882208\r\n 20\r\n-62.63404836147165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3E\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.13924176214353\r\n 20\r\n-62.63295831172795\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE3F\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.15247005407562\r\n 20\r\n-62.63143224208753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE40\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.16569027156516\r\n 20\r\n-62.62947015254945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE41\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.17889232155898\r\n 20\r\n-62.62707204311402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE42\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.19206611100389\r\n 20\r\n-62.62423791378123\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE43\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.20520154684672\r\n 20\r\n-62.62096776455109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE44\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.24363656622425\r\n 20\r\n-62.60863741791687\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE45\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.2802669476933\r\n 20\r\n-62.59279872599748\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE46\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.31490294185409\r\n 20\r\n-62.57359299153742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE47\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.34735479930685\r\n 20\r\n-62.55116151728122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE48\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.3774327706518\r\n 20\r\n-62.52564560597337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE49\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.40494710648917\r\n 20\r\n-62.4971865603584\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4A\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.42970805741919\r\n 20\r\n-62.46592568318082\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4B\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.45152587404209\r\n 20\r\n-62.43200427718514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4C\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.47000289006258\r\n 20\r\n-62.3961127072085\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4D\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.48471721585779\r\n 20\r\n-62.35900593362971\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4E\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49563655365752\r\n 20\r\n-62.32092215250282\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE4F\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50272860569161\r\n 20\r\n-62.28209955988321\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE50\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50596107418988\r\n 20\r\n-62.24277635182588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE51\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50530166138216\r\n 20\r\n-62.2031907243859\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE52\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.50071806949827\r\n 20\r\n-62.16358087361828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE53\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49217800076804\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE54\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n19.49217800076804\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nE56\r\n330\r\nE0A\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nE55\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n19.49217800076804\r\n 20\r\n-62.12418499557806\r\n 11\r\n19.47984025256148\r\n 21\r\n-62.08574997620053\r\n 72\r\n 1\r\n 10\r\n19.47984025256148\r\n 20\r\n-62.08574997620053\r\n 11\r\n19.46398204740594\r\n 21\r\n-62.04911959473149\r\n 72\r\n 1\r\n 10\r\n19.46398204740594\r\n 20\r\n-62.04911959473149\r\n 11\r\n19.4447487252672\r\n 21\r\n-62.0144836005707\r\n 72\r\n 1\r\n 10\r\n19.4447487252672\r\n 20\r\n-62.0144836005707\r\n 11\r\n19.42228562611103\r\n 21\r\n-61.98203174311794\r\n 72\r\n 1\r\n 10\r\n19.42228562611103\r\n 20\r\n-61.98203174311794\r\n 11\r\n19.39673808990322\r\n 21\r\n-61.95195377177267\r\n 72\r\n 1\r\n 10\r\n19.39673808990322\r\n 20\r\n-61.95195377177267\r\n 11\r\n19.36825145660956\r\n 21\r\n-61.92443943593562\r\n 72\r\n 1\r\n 10\r\n19.36825145660956\r\n 20\r\n-61.92443943593562\r\n 11\r\n19.33697106619583\r\n 21\r\n-61.89967848500559\r\n 72\r\n 1\r\n 10\r\n19.33697106619583\r\n 20\r\n-61.89967848500559\r\n 11\r\n19.30304225862782\r\n 21\r\n-61.8778606683827\r\n 72\r\n 1\r\n 10\r\n19.30304225862782\r\n 20\r\n-61.8778606683827\r\n 11\r\n19.2670659070048\r\n 21\r\n-61.85929180557827\r\n 72\r\n 1\r\n 10\r\n19.2670659070048\r\n 20\r\n-61.85929180557827\r\n 11\r\n19.22985012845135\r\n 21\r\n-61.84454820992885\r\n 72\r\n 1\r\n 10\r\n19.22985012845135\r\n 20\r\n-61.84454820992885\r\n 11\r\n19.19165734235012\r\n 21\r\n-61.83364401170888\r\n 72\r\n 1\r\n 10\r\n19.19165734235012\r\n 20\r\n-61.83364401170888\r\n 11\r\n19.15274996808379\r\n 21\r\n-61.82659334119283\r\n 72\r\n 1\r\n 10\r\n19.15274996808379\r\n 20\r\n-61.82659334119283\r\n 11\r\n19.11339042503502\r\n 21\r\n-61.82341032865514\r\n 72\r\n 1\r\n 10\r\n19.11339042503502\r\n 20\r\n-61.82341032865514\r\n 11\r\n19.07384113258648\r\n 21\r\n-61.82410910437026\r\n 72\r\n 1\r\n 10\r\n19.07384113258648\r\n 20\r\n-61.82410910437026\r\n 11\r\n19.03436451012084\r\n 21\r\n-61.82870379861265\r\n 72\r\n 1\r\n 10\r\n19.03436451012084\r\n 20\r\n-61.82870379861265\r\n 11\r\n18.99522297702075\r\n 21\r\n-61.83720854165675\r\n 72\r\n 1\r\n 10\r\n18.99522297702075\r\n 20\r\n-61.83720854165675\r\n 11\r\n18.95678795764321\r\n 21\r\n-61.84954628986331\r\n 72\r\n 1\r\n 10\r\n18.95678795764321\r\n 20\r\n-61.84954628986331\r\n 11\r\n18.92015757617417\r\n 21\r\n-61.86540449501884\r\n 72\r\n 1\r\n 10\r\n18.92015757617417\r\n 20\r\n-61.86540449501884\r\n 11\r\n18.88552158201338\r\n 21\r\n-61.88463781715759\r\n 72\r\n 1\r\n 10\r\n18.88552158201338\r\n 20\r\n-61.88463781715759\r\n 11\r\n18.85306972456062\r\n 21\r\n-61.90710091631376\r\n 72\r\n 1\r\n 10\r\n18.85306972456062\r\n 20\r\n-61.90710091631376\r\n 11\r\n18.82299175321567\r\n 21\r\n-61.93264845252156\r\n 72\r\n 1\r\n 10\r\n18.82299175321567\r\n 20\r\n-61.93264845252156\r\n 11\r\n18.7954774173783\r\n 21\r\n-61.96113508581522\r\n 72\r\n 1\r\n 10\r\n18.7954774173783\r\n 20\r\n-61.96113508581522\r\n 11\r\n18.77071646644828\r\n 21\r\n-61.99241547622896\r\n 72\r\n 1\r\n 10\r\n18.77071646644828\r\n 20\r\n-61.99241547622896\r\n 11\r\n18.74889864982538\r\n 21\r\n-62.02634428379697\r\n 72\r\n 1\r\n 10\r\n18.74889864982538\r\n 20\r\n-62.02634428379697\r\n 11\r\n18.73042163380488\r\n 21\r\n-62.06217933267548\r\n 72\r\n 1\r\n 10\r\n18.73042163380488\r\n 20\r\n-62.06217933267548\r\n 11\r\n18.71570730800968\r\n 21\r\n-62.09924573404187\r\n 72\r\n 1\r\n 10\r\n18.71570730800968\r\n 20\r\n-62.09924573404187\r\n 11\r\n18.70478797020995\r\n 21\r\n-62.13730529184113\r\n 72\r\n 1\r\n 10\r\n18.70478797020995\r\n 20\r\n-62.13730529184113\r\n 11\r\n18.69769591817586\r\n 21\r\n-62.17611981001821\r\n 72\r\n 1\r\n 10\r\n18.69769591817586\r\n 20\r\n-62.17611981001821\r\n 11\r\n18.69446344967758\r\n 21\r\n-62.21545109251807\r\n 72\r\n 1\r\n 10\r\n18.69446344967758\r\n 20\r\n-62.21545109251807\r\n 11\r\n18.69512286248531\r\n 21\r\n-62.25506094328569\r\n 72\r\n 1\r\n 10\r\n18.69512286248531\r\n 20\r\n-62.25506094328569\r\n 11\r\n18.6997064543692\r\n 21\r\n-62.29471116626603\r\n 72\r\n 1\r\n 10\r\n18.6997064543692\r\n 20\r\n-62.29471116626603\r\n 11\r\n18.70824652309943\r\n 21\r\n-62.33416356540404\r\n 72\r\n 1\r\n 10\r\n18.70824652309943\r\n 20\r\n-62.33416356540404\r\n 11\r\n18.72058427130598\r\n 21\r\n-62.37254172724866\r\n 72\r\n 1\r\n 10\r\n18.72058427130598\r\n 20\r\n-62.37254172724866\r\n 11\r\n18.73644247646153\r\n 21\r\n-62.40912938145924\r\n 72\r\n 1\r\n 10\r\n18.73644247646153\r\n 20\r\n-62.40912938145924\r\n 11\r\n18.75567579860027\r\n 21\r\n-62.44373476002539\r\n 72\r\n 1\r\n 10\r\n18.75567579860027\r\n 20\r\n-62.44373476002539\r\n 11\r\n18.77813889775644\r\n 21\r\n-62.47616609493701\r\n 72\r\n 1\r\n 10\r\n18.77813889775644\r\n 20\r\n-62.47616609493701\r\n 11\r\n18.80368643396424\r\n 21\r\n-62.50623161818272\r\n 72\r\n 1\r\n 10\r\n18.80368643396424\r\n 20\r\n-62.50623161818272\r\n 11\r\n18.83217306725791\r\n 21\r\n-62.53373956175275\r\n 72\r\n 1\r\n 10\r\n18.83217306725791\r\n 20\r\n-62.53373956175275\r\n 11\r\n18.86345345767164\r\n 21\r\n-62.55849815763735\r\n 72\r\n 1\r\n 10\r\n18.86345345767164\r\n 20\r\n-62.55849815763735\r\n 11\r\n18.89738226523965\r\n 21\r\n-62.58031563782514\r\n 72\r\n 1\r\n 10\r\n18.89738226523965\r\n 20\r\n-62.58031563782514\r\n 11\r\n18.92113458372194\r\n 21\r\n-62.5930476879759\r\n 72\r\n 1\r\n 10\r\n18.92113458372194\r\n 20\r\n-62.5930476879759\r\n 11\r\n18.94545211318228\r\n 21\r\n-62.60410832852015\r\n 72\r\n 1\r\n 10\r\n18.94545211318228\r\n 20\r\n-62.60410832852015\r\n 11\r\n18.97027025808032\r\n 21\r\n-62.61348948501534\r\n 72\r\n 1\r\n 10\r\n18.97027025808032\r\n 20\r\n-62.61348948501534\r\n 11\r\n18.9955244228757\r\n 21\r\n-62.62118308301892\r\n 72\r\n 1\r\n 10\r\n18.9955244228757\r\n 20\r\n-62.62118308301892\r\n 11\r\n19.0211500120281\r\n 21\r\n-62.62718104808835\r\n 72\r\n 1\r\n 10\r\n19.0211500120281\r\n 20\r\n-62.62718104808835\r\n 11\r\n19.04708242999715\r\n 21\r\n-62.6314753057811\r\n 72\r\n 1\r\n 10\r\n19.04708242999715\r\n 20\r\n-62.6314753057811\r\n 11\r\n19.0732570812425\r\n 21\r\n-62.63405778165429\r\n 72\r\n 1\r\n 10\r\n19.0732570812425\r\n 20\r\n-62.63405778165429\r\n 11\r\n19.09960937022381\r\n 21\r\n-62.63492040126635\r\n 72\r\n 1\r\n 10\r\n19.09960937022381\r\n 20\r\n-62.63492040126635\r\n 11\r\n19.11280132716445\r\n 21\r\n-62.63470239131767\r\n 72\r\n 1\r\n 10\r\n19.11280132716445\r\n 20\r\n-62.63470239131767\r\n 11\r\n19.12601548882208\r\n 21\r\n-62.63404836147165\r\n 72\r\n 1\r\n 10\r\n19.12601548882208\r\n 20\r\n-62.63404836147165\r\n 11\r\n19.13924176214353\r\n 21\r\n-62.63295831172795\r\n 72\r\n 1\r\n 10\r\n19.13924176214353\r\n 20\r\n-62.63295831172795\r\n 11\r\n19.15247005407562\r\n 21\r\n-62.63143224208753\r\n 72\r\n 1\r\n 10\r\n19.15247005407562\r\n 20\r\n-62.63143224208753\r\n 11\r\n19.16569027156516\r\n 21\r\n-62.62947015254945\r\n 72\r\n 1\r\n 10\r\n19.16569027156516\r\n 20\r\n-62.62947015254945\r\n 11\r\n19.17889232155898\r\n 21\r\n-62.62707204311402\r\n 72\r\n 1\r\n 10\r\n19.17889232155898\r\n 20\r\n-62.62707204311402\r\n 11\r\n19.19206611100389\r\n 21\r\n-62.62423791378123\r\n 72\r\n 1\r\n 10\r\n19.19206611100389\r\n 20\r\n-62.62423791378123\r\n 11\r\n19.20520154684672\r\n 21\r\n-62.62096776455109\r\n 72\r\n 1\r\n 10\r\n19.20520154684672\r\n 20\r\n-62.62096776455109\r\n 11\r\n19.24363656622425\r\n 21\r\n-62.60863741791687\r\n 72\r\n 1\r\n 10\r\n19.24363656622425\r\n 20\r\n-62.60863741791687\r\n 11\r\n19.2802669476933\r\n 21\r\n-62.59279872599748\r\n 72\r\n 1\r\n 10\r\n19.2802669476933\r\n 20\r\n-62.59279872599748\r\n 11\r\n19.31490294185409\r\n 21\r\n-62.57359299153742\r\n 72\r\n 1\r\n 10\r\n19.31490294185409\r\n 20\r\n-62.57359299153742\r\n 11\r\n19.34735479930685\r\n 21\r\n-62.55116151728122\r\n 72\r\n 1\r\n 10\r\n19.34735479930685\r\n 20\r\n-62.55116151728122\r\n 11\r\n19.3774327706518\r\n 21\r\n-62.52564560597337\r\n 72\r\n 1\r\n 10\r\n19.3774327706518\r\n 20\r\n-62.52564560597337\r\n 11\r\n19.40494710648917\r\n 21\r\n-62.4971865603584\r\n 72\r\n 1\r\n 10\r\n19.40494710648917\r\n 20\r\n-62.4971865603584\r\n 11\r\n19.42970805741919\r\n 21\r\n-62.46592568318082\r\n 72\r\n 1\r\n 10\r\n19.42970805741919\r\n 20\r\n-62.46592568318082\r\n 11\r\n19.45152587404209\r\n 21\r\n-62.43200427718514\r\n 72\r\n 1\r\n 10\r\n19.45152587404209\r\n 20\r\n-62.43200427718514\r\n 11\r\n19.47000289006258\r\n 21\r\n-62.3961127072085\r\n 72\r\n 1\r\n 10\r\n19.47000289006258\r\n 20\r\n-62.3961127072085\r\n 11\r\n19.48471721585779\r\n 21\r\n-62.35900593362971\r\n 72\r\n 1\r\n 10\r\n19.48471721585779\r\n 20\r\n-62.35900593362971\r\n 11\r\n19.49563655365752\r\n 21\r\n-62.32092215250282\r\n 72\r\n 1\r\n 10\r\n19.49563655365752\r\n 20\r\n-62.32092215250282\r\n 11\r\n19.50272860569161\r\n 21\r\n-62.28209955988321\r\n 72\r\n 1\r\n 10\r\n19.50272860569161\r\n 20\r\n-62.28209955988321\r\n 11\r\n19.50596107418988\r\n 21\r\n-62.24277635182588\r\n 72\r\n 1\r\n 10\r\n19.50596107418988\r\n 20\r\n-62.24277635182588\r\n 11\r\n19.50530166138216\r\n 21\r\n-62.2031907243859\r\n 72\r\n 1\r\n 10\r\n19.50530166138216\r\n 20\r\n-62.2031907243859\r\n 11\r\n19.50071806949827\r\n 21\r\n-62.16358087361828\r\n 72\r\n 1\r\n 10\r\n19.50071806949827\r\n 20\r\n-62.16358087361828\r\n 11\r\n19.49217800076804\r\n 21\r\n-62.12418499557806\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nE57\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE58\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10216471076484\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE59\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.06619542427905\r\n 20\r\n-65.92334815071382\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5A\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.028996803916\r\n 20\r\n-65.9086277690867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5B\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.99082521322645\r\n 20\r\n-65.8977265987827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5C\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.95193701576117\r\n 20\r\n-65.89066482590815\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5D\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.9125885750709\r\n 20\r\n-65.88746263656941\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5E\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.8730362547064\r\n 20\r\n-65.88814021687286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE5F\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.83353641821844\r\n 20\r\n-65.89271775292484\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE60\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.79434542915777\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE61\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.75591040978024\r\n 20\r\n-65.91355317903827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE62\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.71928002831119\r\n 20\r\n-65.92941138419381\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE63\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.68464403415041\r\n 20\r\n-65.94864470633256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE64\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.65219217669765\r\n 20\r\n-65.97110780548873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE65\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.6221142053527\r\n 20\r\n-65.99665534169654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE66\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.59459986951532\r\n 20\r\n-66.02514197499019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE67\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.5698389185853\r\n 20\r\n-66.05642236540392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE68\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.54802110196241\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE69\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.52954408594191\r\n 20\r\n-66.12618588541534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6A\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.5148297601467\r\n 20\r\n-66.16324993173599\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6B\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.50391042234697\r\n 20\r\n-66.20130309726824\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6C\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49681837031288\r\n 20\r\n-66.2401051673464\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6D\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49358590181461\r\n 20\r\n-66.2794159273048\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6E\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49424531462233\r\n 20\r\n-66.31899516247776\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE6F\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.49882890650623\r\n 20\r\n-66.35860265819964\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE70\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.50736897523646\r\n 20\r\n-66.39799819980475\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE71\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.51969932187068\r\n 20\r\n-66.43643321918228\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE72\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.53553801379007\r\n 20\r\n-66.47306360065133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE73\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.55474374825013\r\n 20\r\n-66.50769959481211\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE74\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.57717522250633\r\n 20\r\n-66.54015145226487\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE75\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.60269113381418\r\n 20\r\n-66.57022942360982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE76\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.63115017942915\r\n 20\r\n-66.5977437594472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE77\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.66241105660673\r\n 20\r\n-66.62250471037721\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE78\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.69633246260241\r\n 20\r\n-66.64432252700011\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE79\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.72049455904379\r\n 20\r\n-66.65723759784854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7A\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.74512901037396\r\n 20\r\n-66.66835206800972\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7B\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.77015910938876\r\n 20\r\n-66.67769016081135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7C\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.79550814888404\r\n 20\r\n-66.68527609958102\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7D\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.82109942165562\r\n 20\r\n-66.69113410764636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7E\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.84685622049935\r\n 20\r\n-66.69528840833503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE7F\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.87270183821106\r\n 20\r\n-66.69776322497462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE80\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.89855956758658\r\n 20\r\n-66.69858278089279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE81\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n10.9508647970784\r\n 20\r\n-66.69520564529896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE82\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.00216273986292\r\n 20\r\n-66.68519535515559\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE83\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.05176908693457\r\n 20\r\n-66.66873358541991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE84\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.09899952928777\r\n 20\r\n-66.64600201104918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE85\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.14316975791697\r\n 20\r\n-66.61718230700059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE86\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.18359546381659\r\n 20\r\n-66.5824561482314\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE87\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.21959233798107\r\n 20\r\n-66.54200520969883\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE88\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.25047607140485\r\n 20\r\n-66.4960111663601\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE89\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.28414145028488\r\n 20\r\n-66.42114762657712\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8A\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.30169226045861\r\n 20\r\n-66.34339343636354\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8B\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.30372802928491\r\n 20\r\n-66.26499329074647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8C\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.29084828412262\r\n 20\r\n-66.18819188475304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8D\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.26365255233061\r\n 20\r\n-66.11523391341032\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8E\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.22274036126774\r\n 20\r\n-66.04836407174545\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE8F\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.16871123829286\r\n 20\r\n-65.98982705478554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE90\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10216471076484\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE91\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10216471076484\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nE93\r\n330\r\nE57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nE92\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 56\r\n 72\r\n 1\r\n 10\r\n11.10216471076484\r\n 20\r\n-65.94186755755767\r\n 11\r\n11.06619542427905\r\n 21\r\n-65.92334815071382\r\n 72\r\n 1\r\n 10\r\n11.06619542427905\r\n 20\r\n-65.92334815071382\r\n 11\r\n11.028996803916\r\n 21\r\n-65.9086277690867\r\n 72\r\n 1\r\n 10\r\n11.028996803916\r\n 20\r\n-65.9086277690867\r\n 11\r\n10.99082521322645\r\n 21\r\n-65.8977265987827\r\n 72\r\n 1\r\n 10\r\n10.99082521322645\r\n 20\r\n-65.8977265987827\r\n 11\r\n10.95193701576117\r\n 21\r\n-65.89066482590815\r\n 72\r\n 1\r\n 10\r\n10.95193701576117\r\n 20\r\n-65.89066482590815\r\n 11\r\n10.9125885750709\r\n 21\r\n-65.88746263656941\r\n 72\r\n 1\r\n 10\r\n10.9125885750709\r\n 20\r\n-65.88746263656941\r\n 11\r\n10.8730362547064\r\n 21\r\n-65.88814021687286\r\n 72\r\n 1\r\n 10\r\n10.8730362547064\r\n 20\r\n-65.88814021687286\r\n 11\r\n10.83353641821844\r\n 21\r\n-65.89271775292484\r\n 72\r\n 1\r\n 10\r\n10.83353641821844\r\n 20\r\n-65.89271775292484\r\n 11\r\n10.79434542915777\r\n 21\r\n-65.90121543083173\r\n 72\r\n 1\r\n 10\r\n10.79434542915777\r\n 20\r\n-65.90121543083173\r\n 11\r\n10.75591040978024\r\n 21\r\n-65.91355317903827\r\n 72\r\n 1\r\n 10\r\n10.75591040978024\r\n 20\r\n-65.91355317903827\r\n 11\r\n10.71928002831119\r\n 21\r\n-65.92941138419381\r\n 72\r\n 1\r\n 10\r\n10.71928002831119\r\n 20\r\n-65.92941138419381\r\n 11\r\n10.68464403415041\r\n 21\r\n-65.94864470633256\r\n 72\r\n 1\r\n 10\r\n10.68464403415041\r\n 20\r\n-65.94864470633256\r\n 11\r\n10.65219217669765\r\n 21\r\n-65.97110780548873\r\n 72\r\n 1\r\n 10\r\n10.65219217669765\r\n 20\r\n-65.97110780548873\r\n 11\r\n10.6221142053527\r\n 21\r\n-65.99665534169654\r\n 72\r\n 1\r\n 10\r\n10.6221142053527\r\n 20\r\n-65.99665534169654\r\n 11\r\n10.59459986951532\r\n 21\r\n-66.02514197499019\r\n 72\r\n 1\r\n 10\r\n10.59459986951532\r\n 20\r\n-66.02514197499019\r\n 11\r\n10.5698389185853\r\n 21\r\n-66.05642236540392\r\n 72\r\n 1\r\n 10\r\n10.5698389185853\r\n 20\r\n-66.05642236540392\r\n 11\r\n10.54802110196241\r\n 21\r\n-66.09035117297194\r\n 72\r\n 1\r\n 10\r\n10.54802110196241\r\n 20\r\n-66.09035117297194\r\n 11\r\n10.52954408594191\r\n 21\r\n-66.12618588541534\r\n 72\r\n 1\r\n 10\r\n10.52954408594191\r\n 20\r\n-66.12618588541534\r\n 11\r\n10.5148297601467\r\n 21\r\n-66.16324993173599\r\n 72\r\n 1\r\n 10\r\n10.5148297601467\r\n 20\r\n-66.16324993173599\r\n 11\r\n10.50391042234697\r\n 21\r\n-66.20130309726824\r\n 72\r\n 1\r\n 10\r\n10.50391042234697\r\n 20\r\n-66.20130309726824\r\n 11\r\n10.49681837031288\r\n 21\r\n-66.2401051673464\r\n 72\r\n 1\r\n 10\r\n10.49681837031288\r\n 20\r\n-66.2401051673464\r\n 11\r\n10.49358590181461\r\n 21\r\n-66.2794159273048\r\n 72\r\n 1\r\n 10\r\n10.49358590181461\r\n 20\r\n-66.2794159273048\r\n 11\r\n10.49424531462233\r\n 21\r\n-66.31899516247776\r\n 72\r\n 1\r\n 10\r\n10.49424531462233\r\n 20\r\n-66.31899516247776\r\n 11\r\n10.49882890650623\r\n 21\r\n-66.35860265819964\r\n 72\r\n 1\r\n 10\r\n10.49882890650623\r\n 20\r\n-66.35860265819964\r\n 11\r\n10.50736897523646\r\n 21\r\n-66.39799819980475\r\n 72\r\n 1\r\n 10\r\n10.50736897523646\r\n 20\r\n-66.39799819980475\r\n 11\r\n10.51969932187068\r\n 21\r\n-66.43643321918228\r\n 72\r\n 1\r\n 10\r\n10.51969932187068\r\n 20\r\n-66.43643321918228\r\n 11\r\n10.53553801379007\r\n 21\r\n-66.47306360065133\r\n 72\r\n 1\r\n 10\r\n10.53553801379007\r\n 20\r\n-66.47306360065133\r\n 11\r\n10.55474374825013\r\n 21\r\n-66.50769959481211\r\n 72\r\n 1\r\n 10\r\n10.55474374825013\r\n 20\r\n-66.50769959481211\r\n 11\r\n10.57717522250633\r\n 21\r\n-66.54015145226487\r\n 72\r\n 1\r\n 10\r\n10.57717522250633\r\n 20\r\n-66.54015145226487\r\n 11\r\n10.60269113381418\r\n 21\r\n-66.57022942360982\r\n 72\r\n 1\r\n 10\r\n10.60269113381418\r\n 20\r\n-66.57022942360982\r\n 11\r\n10.63115017942915\r\n 21\r\n-66.5977437594472\r\n 72\r\n 1\r\n 10\r\n10.63115017942915\r\n 20\r\n-66.5977437594472\r\n 11\r\n10.66241105660673\r\n 21\r\n-66.62250471037721\r\n 72\r\n 1\r\n 10\r\n10.66241105660673\r\n 20\r\n-66.62250471037721\r\n 11\r\n10.69633246260241\r\n 21\r\n-66.64432252700011\r\n 72\r\n 1\r\n 10\r\n10.69633246260241\r\n 20\r\n-66.64432252700011\r\n 11\r\n10.72049455904379\r\n 21\r\n-66.65723759784854\r\n 72\r\n 1\r\n 10\r\n10.72049455904379\r\n 20\r\n-66.65723759784854\r\n 11\r\n10.74512901037396\r\n 21\r\n-66.66835206800972\r\n 72\r\n 1\r\n 10\r\n10.74512901037396\r\n 20\r\n-66.66835206800972\r\n 11\r\n10.77015910938876\r\n 21\r\n-66.67769016081135\r\n 72\r\n 1\r\n 10\r\n10.77015910938876\r\n 20\r\n-66.67769016081135\r\n 11\r\n10.79550814888404\r\n 21\r\n-66.68527609958102\r\n 72\r\n 1\r\n 10\r\n10.79550814888404\r\n 20\r\n-66.68527609958102\r\n 11\r\n10.82109942165562\r\n 21\r\n-66.69113410764636\r\n 72\r\n 1\r\n 10\r\n10.82109942165562\r\n 20\r\n-66.69113410764636\r\n 11\r\n10.84685622049935\r\n 21\r\n-66.69528840833503\r\n 72\r\n 1\r\n 10\r\n10.84685622049935\r\n 20\r\n-66.69528840833503\r\n 11\r\n10.87270183821106\r\n 21\r\n-66.69776322497462\r\n 72\r\n 1\r\n 10\r\n10.87270183821106\r\n 20\r\n-66.69776322497462\r\n 11\r\n10.89855956758658\r\n 21\r\n-66.69858278089279\r\n 72\r\n 1\r\n 10\r\n10.89855956758658\r\n 20\r\n-66.69858278089279\r\n 11\r\n10.9508647970784\r\n 21\r\n-66.69520564529896\r\n 72\r\n 1\r\n 10\r\n10.9508647970784\r\n 20\r\n-66.69520564529896\r\n 11\r\n11.00216273986292\r\n 21\r\n-66.68519535515559\r\n 72\r\n 1\r\n 10\r\n11.00216273986292\r\n 20\r\n-66.68519535515559\r\n 11\r\n11.05176908693457\r\n 21\r\n-66.66873358541991\r\n 72\r\n 1\r\n 10\r\n11.05176908693457\r\n 20\r\n-66.66873358541991\r\n 11\r\n11.09899952928777\r\n 21\r\n-66.64600201104918\r\n 72\r\n 1\r\n 10\r\n11.09899952928777\r\n 20\r\n-66.64600201104918\r\n 11\r\n11.14316975791697\r\n 21\r\n-66.61718230700059\r\n 72\r\n 1\r\n 10\r\n11.14316975791697\r\n 20\r\n-66.61718230700059\r\n 11\r\n11.18359546381659\r\n 21\r\n-66.5824561482314\r\n 72\r\n 1\r\n 10\r\n11.18359546381659\r\n 20\r\n-66.5824561482314\r\n 11\r\n11.21959233798107\r\n 21\r\n-66.54200520969883\r\n 72\r\n 1\r\n 10\r\n11.21959233798107\r\n 20\r\n-66.54200520969883\r\n 11\r\n11.25047607140485\r\n 21\r\n-66.4960111663601\r\n 72\r\n 1\r\n 10\r\n11.25047607140485\r\n 20\r\n-66.4960111663601\r\n 11\r\n11.28414145028488\r\n 21\r\n-66.42114762657712\r\n 72\r\n 1\r\n 10\r\n11.28414145028488\r\n 20\r\n-66.42114762657712\r\n 11\r\n11.30169226045861\r\n 21\r\n-66.34339343636354\r\n 72\r\n 1\r\n 10\r\n11.30169226045861\r\n 20\r\n-66.34339343636354\r\n 11\r\n11.30372802928491\r\n 21\r\n-66.26499329074647\r\n 72\r\n 1\r\n 10\r\n11.30372802928491\r\n 20\r\n-66.26499329074647\r\n 11\r\n11.29084828412262\r\n 21\r\n-66.18819188475304\r\n 72\r\n 1\r\n 10\r\n11.29084828412262\r\n 20\r\n-66.18819188475304\r\n 11\r\n11.26365255233061\r\n 21\r\n-66.11523391341032\r\n 72\r\n 1\r\n 10\r\n11.26365255233061\r\n 20\r\n-66.11523391341032\r\n 11\r\n11.22274036126774\r\n 21\r\n-66.04836407174545\r\n 72\r\n 1\r\n 10\r\n11.22274036126774\r\n 20\r\n-66.04836407174545\r\n 11\r\n11.16871123829286\r\n 21\r\n-65.98982705478554\r\n 72\r\n 1\r\n 10\r\n11.16871123829286\r\n 20\r\n-65.98982705478554\r\n 11\r\n11.10216471076484\r\n 21\r\n-65.94186755755767\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nE94\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE95\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.44374592812736\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE96\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.36207193249399\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE97\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.28596324638377\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE98\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.21706100024367\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE99\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.15700632452066\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9A\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10744034966174\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9B\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.07000420611387\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9C\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.04633902432403\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9D\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.0380859347392\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9E\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.04633902432403\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nE9F\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.07000420611387\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA0\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.10744034966174\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA1\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.15700632452066\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA2\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.21706100024367\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA3\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.28596324638377\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA4\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.36207193249399\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA5\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.44374592812736\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA6\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.52541992376073\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA7\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.60152860987096\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA8\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.67043085601106\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEA9\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.73048553173406\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAA\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.78005150659299\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAB\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.81748765014086\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAC\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.8411528319307\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAD\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.84940592151553\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAE\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.8411528319307\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEAF\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.81748765014086\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB0\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.78005150659299\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB1\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.73048553173406\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB2\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.67043085601106\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB3\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.60152860987096\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB4\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.52541992376073\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB5\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.44374592812736\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEB6\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n11.44374592812736\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nEB8\r\n330\r\nE94\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nEB7\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n11.44374592812736\r\n 20\r\n-63.85534547691611\r\n 11\r\n11.36207193249399\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n11.36207193249399\r\n 20\r\n-63.86360596807295\r\n 11\r\n11.28596324638377\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n11.28596324638377\r\n 20\r\n-63.88729066309926\r\n 11\r\n11.21706100024367\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n11.21706100024367\r\n 20\r\n-63.92475439432582\r\n 11\r\n11.15700632452066\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n11.15700632452066\r\n 20\r\n-63.97435199408503\r\n 11\r\n11.10744034966174\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n11.10744034966174\r\n 20\r\n-64.03443829470767\r\n 11\r\n11.07000420611387\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n11.07000420611387\r\n 20\r\n-64.10336812852647\r\n 11\r\n11.04633902432403\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n11.04633902432403\r\n 20\r\n-64.17949632787284\r\n 11\r\n11.0380859347392\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n11.0380859347392\r\n 20\r\n-64.26117772507854\r\n 11\r\n11.04633902432403\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n11.04633902432403\r\n 20\r\n-64.3428517207116\r\n 11\r\n11.07000420611387\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n11.07000420611387\r\n 20\r\n-64.41896040682214\r\n 11\r\n11.10744034966174\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n11.10744034966174\r\n 20\r\n-64.48786265296256\r\n 11\r\n11.15700632452066\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n11.15700632452066\r\n 20\r\n-64.54791732868524\r\n 11\r\n11.21706100024367\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n11.21706100024367\r\n 20\r\n-64.59748330354417\r\n 11\r\n11.28596324638377\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n11.28596324638377\r\n 20\r\n-64.63491944709203\r\n 11\r\n11.36207193249399\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n11.36207193249399\r\n 20\r\n-64.65858462888188\r\n 11\r\n11.44374592812736\r\n 21\r\n-64.66683771846671\r\n 72\r\n 1\r\n 10\r\n11.44374592812736\r\n 20\r\n-64.66683771846671\r\n 11\r\n11.52541992376073\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n11.52541992376073\r\n 20\r\n-64.65858462888188\r\n 11\r\n11.60152860987096\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n11.60152860987096\r\n 20\r\n-64.63491944709203\r\n 11\r\n11.67043085601106\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n11.67043085601106\r\n 20\r\n-64.59748330354417\r\n 11\r\n11.73048553173406\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n11.73048553173406\r\n 20\r\n-64.54791732868524\r\n 11\r\n11.78005150659299\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n11.78005150659299\r\n 20\r\n-64.48786265296256\r\n 11\r\n11.81748765014086\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n11.81748765014086\r\n 20\r\n-64.41896040682214\r\n 11\r\n11.8411528319307\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n11.8411528319307\r\n 20\r\n-64.3428517207116\r\n 11\r\n11.84940592151553\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n11.84940592151553\r\n 20\r\n-64.26117772507854\r\n 11\r\n11.8411528319307\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n11.8411528319307\r\n 20\r\n-64.17949632787284\r\n 11\r\n11.81748765014086\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n11.81748765014086\r\n 20\r\n-64.10336812852647\r\n 11\r\n11.78005150659299\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n11.78005150659299\r\n 20\r\n-64.03443829470767\r\n 11\r\n11.73048553173406\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n11.73048553173406\r\n 20\r\n-63.97435199408503\r\n 11\r\n11.67043085601106\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n11.67043085601106\r\n 20\r\n-63.92475439432582\r\n 11\r\n11.60152860987096\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n11.60152860987096\r\n 20\r\n-63.88729066309926\r\n 11\r\n11.52541992376073\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n11.52541992376073\r\n 20\r\n-63.86360596807295\r\n 11\r\n11.44374592812736\r\n 21\r\n-63.85534547691611\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nEB9\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBA\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.27458477431391\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBB\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.65276586393642\r\n 20\r\n-68.27022095866299\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBC\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7162147072805\r\n 20\r\n-68.25741783659609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBD\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.777034814924\r\n 20\r\n-68.23660789544194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBE\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83447602068935\r\n 20\r\n-68.20822362252927\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEBF\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.88778815839899\r\n 20\r\n-68.17269750518683\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC0\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.93622106187536\r\n 20\r\n-68.13046203074336\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC1\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.97902456494089\r\n 20\r\n-68.0819496865276\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC2\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.01544850141803\r\n 20\r\n-68.02759295986827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC3\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.03790424105626\r\n 20\r\n-67.98391468347279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC4\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.05578202409862\r\n 20\r\n-67.93875727013388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC5\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.06904374926936\r\n 20\r\n-67.89240786721446\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC6\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.07765131529273\r\n 20\r\n-67.8451536220775\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC7\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08156662089297\r\n 20\r\n-67.79728168208598\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC8\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.08075156479435\r\n 20\r\n-67.74907919460281\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEC9\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.07516804572109\r\n 20\r\n-67.70083330699099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECA\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.06477796239745\r\n 20\r\n-67.65283116661344\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECB\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.04977787703411\r\n 20\r\n-67.60606504676088\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECC\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.03049152431178\r\n 20\r\n-67.56148937177458\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECD\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n21.00709578498744\r\n 20\r\n-67.51933451559339\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECE\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.97976753981807\r\n 20\r\n-67.47983085215608\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nECF\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.94868366956062\r\n 20\r\n-67.44320875540153\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED0\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.91402105497207\r\n 20\r\n-67.40969859926852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED1\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.87595657680939\r\n 20\r\n-67.37953075769589\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED2\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83466711582955\r\n 20\r\n-67.35293560462244\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED3\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.80607143550716\r\n 20\r\n-67.33765152597526\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED4\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.77661961194883\r\n 20\r\n-67.32431036006511\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED5\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.74642039780256\r\n 20\r\n-67.31294137674624\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED6\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.71558254571636\r\n 20\r\n-67.30357384587285\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED7\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68421480833824\r\n 20\r\n-67.29623703729915\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED8\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.65242593831621\r\n 20\r\n-67.29096022087938\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nED9\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.62032468829827\r\n 20\r\n-67.28777266646777\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDA\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58801981093244\r\n 20\r\n-67.28670364391851\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDB\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.52269239806533\r\n 20\r\n-67.29107456676104\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDC\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.45924355472125\r\n 20\r\n-67.30388302973525\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDD\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.39842344707775\r\n 20\r\n-67.32469679783873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDE\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3409822413124\r\n 20\r\n-67.35308363606907\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEDF\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28767010360276\r\n 20\r\n-67.38861130942388\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE0\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.23923720012639\r\n 20\r\n-67.43084758290073\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE1\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.19643369706085\r\n 20\r\n-67.47936022149722\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE2\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.16000976058372\r\n 20\r\n-67.53371699021092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE3\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.13754779689603\r\n 20\r\n-67.57738908461133\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE4\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.11966681772016\r\n 20\r\n-67.62254359619746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE5\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10640391502655\r\n 20\r\n-67.66889262062737\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE6\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.09779618078563\r\n 20\r\n-67.71614825355914\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE7\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.09388070696783\r\n 20\r\n-67.76402259065081\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE8\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.09469458554359\r\n 20\r\n-67.81222772756043\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEE9\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.10027490848334\r\n 20\r\n-67.86047575994606\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEEA\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.11065876775751\r\n 20\r\n-67.90847878346575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEEB\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.12566591825808\r\n 20\r\n-67.95524490331832\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEEC\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.144957317507\r\n 20\r\n-67.99982057830461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEED\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.16835608474729\r\n 20\r\n-68.0419754344858\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEEE\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.19568533922198\r\n 20\r\n-68.08147909792311\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEEF\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.22676820017412\r\n 20\r\n-68.11810119467766\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF0\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.26142778684671\r\n 20\r\n-68.15161135081068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF1\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.2994872184828\r\n 20\r\n-68.18177919238332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF2\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.34076961432542\r\n 20\r\n-68.20837434545676\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF3\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.36937151869726\r\n 20\r\n-68.2236574989074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF4\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3988265383891\r\n 20\r\n-68.23699622566302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF5\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.42902693005824\r\n 20\r\n-68.24836176052206\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF6\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.459864950362\r\n 20\r\n-68.25772533828297\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF7\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.49123285595767\r\n 20\r\n-68.26505819374415\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF8\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.52302290350257\r\n 20\r\n-68.27033156170408\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEF9\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.55512734965401\r\n 20\r\n-68.2735166769612\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEFA\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.27458477431391\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEFB\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.27458477431391\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nEFC\r\n330\r\nEB9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nEFD\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEFE\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31275668166098\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nEFF\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3369669303769\r\n 20\r\n-67.58584104939818\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF00\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.36514400131867\r\n 20\r\n-67.55412379799934\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF01\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.39676128943665\r\n 20\r\n-67.52689997387597\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF02\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.4312921896812\r\n 20\r\n-67.5043098704673\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF03\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.4682100970027\r\n 20\r\n-67.4864937812125\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF04\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.5069884063515\r\n 20\r\n-67.47359199955078\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF05\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54710051267796\r\n 20\r\n-67.46574481892131\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF06\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58801981093244\r\n 20\r\n-67.4630925327633\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF07\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.6082450278724\r\n 20\r\n-67.463739161037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF08\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.62847478668628\r\n 20\r\n-67.46568981178147\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF09\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64864701509705\r\n 20\r\n-67.46896063388184\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0A\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.66869964082764\r\n 20\r\n-67.47356777622313\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0B\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.68857059160099\r\n 20\r\n-67.4795273876905\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0C\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.70819779514007\r\n 20\r\n-67.48685561716898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0D\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.72751917916781\r\n 20\r\n-67.4955686135437\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0E\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.74647267140715\r\n 20\r\n-67.5056825256997\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF0F\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.79866372323488\r\n 20\r\n-67.54326304196243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF10\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.84102742150813\r\n 20\r\n-67.58908377916718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF11\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.87309671019099\r\n 20\r\n-67.64140091005088\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF12\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89440453324761\r\n 20\r\n-67.69847060735046\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF13\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.9044838346421\r\n 20\r\n-67.75854904380282\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF14\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.90286755833857\r\n 20\r\n-67.8198923921449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF15\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.88908864830116\r\n 20\r\n-67.88075682511361\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF16\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.86268004849398\r\n 20\r\n-67.93939851544587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF17\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83846984183246\r\n 20\r\n-67.97546267663155\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF18\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.81029306527141\r\n 20\r\n-68.00717673189689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF19\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7786765761868\r\n 20\r\n-68.03439937849738\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1A\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.74414723195461\r\n 20\r\n-68.0569893136885\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1B\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.70723188995079\r\n 20\r\n-68.07480523472576\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1C\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.66845740755133\r\n 20\r\n-68.08770583886461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1D\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.62835064213218\r\n 20\r\n-68.09554982336057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1E\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.09819588546911\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF1F\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.56721319207496\r\n 20\r\n-68.09755014033756\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF20\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54698313888036\r\n 20\r\n-68.09560163436689\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF21\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.52681011143622\r\n 20\r\n-68.092333461693\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF22\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.50675592969326\r\n 20\r\n-68.08772871645182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF23\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.48688241360222\r\n 20\r\n-68.08177049277927\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF24\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.46725138311382\r\n 20\r\n-68.07444188481129\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF25\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44792465817877\r\n 20\r\n-68.0657259866838\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF26\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.42896405874781\r\n 20\r\n-68.05560589253271\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF27\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37677918891515\r\n 20\r\n-68.01803160031945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF28\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3344183923947\r\n 20\r\n-67.9722140592482\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF29\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.30234948220133\r\n 20\r\n-67.91989810588737\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2A\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.2810402713499\r\n 20\r\n-67.86282857680536\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2B\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.27095857285528\r\n 20\r\n-67.80275030857054\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2C\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.27257219973234\r\n 20\r\n-67.74140813775134\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2D\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28634896499596\r\n 20\r\n-67.68054690091613\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2E\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31275668166098\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF2F\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31275668166098\r\n 20\r\n-67.62191143463332\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nF30\r\n330\r\nEFD\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nF31\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 2\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.27458477431391\r\n 11\r\n20.65276586393642\r\n 21\r\n-68.27022095866299\r\n 72\r\n 1\r\n 10\r\n20.65276586393642\r\n 20\r\n-68.27022095866299\r\n 11\r\n20.7162147072805\r\n 21\r\n-68.25741783659609\r\n 72\r\n 1\r\n 10\r\n20.7162147072805\r\n 20\r\n-68.25741783659609\r\n 11\r\n20.777034814924\r\n 21\r\n-68.23660789544194\r\n 72\r\n 1\r\n 10\r\n20.777034814924\r\n 20\r\n-68.23660789544194\r\n 11\r\n20.83447602068935\r\n 21\r\n-68.20822362252927\r\n 72\r\n 1\r\n 10\r\n20.83447602068935\r\n 20\r\n-68.20822362252927\r\n 11\r\n20.88778815839899\r\n 21\r\n-68.17269750518683\r\n 72\r\n 1\r\n 10\r\n20.88778815839899\r\n 20\r\n-68.17269750518683\r\n 11\r\n20.93622106187536\r\n 21\r\n-68.13046203074336\r\n 72\r\n 1\r\n 10\r\n20.93622106187536\r\n 20\r\n-68.13046203074336\r\n 11\r\n20.97902456494089\r\n 21\r\n-68.0819496865276\r\n 72\r\n 1\r\n 10\r\n20.97902456494089\r\n 20\r\n-68.0819496865276\r\n 11\r\n21.01544850141803\r\n 21\r\n-68.02759295986827\r\n 72\r\n 1\r\n 10\r\n21.01544850141803\r\n 20\r\n-68.02759295986827\r\n 11\r\n21.03790424105626\r\n 21\r\n-67.98391468347279\r\n 72\r\n 1\r\n 10\r\n21.03790424105626\r\n 20\r\n-67.98391468347279\r\n 11\r\n21.05578202409862\r\n 21\r\n-67.93875727013388\r\n 72\r\n 1\r\n 10\r\n21.05578202409862\r\n 20\r\n-67.93875727013388\r\n 11\r\n21.06904374926936\r\n 21\r\n-67.89240786721446\r\n 72\r\n 1\r\n 10\r\n21.06904374926936\r\n 20\r\n-67.89240786721446\r\n 11\r\n21.07765131529273\r\n 21\r\n-67.8451536220775\r\n 72\r\n 1\r\n 10\r\n21.07765131529273\r\n 20\r\n-67.8451536220775\r\n 11\r\n21.08156662089297\r\n 21\r\n-67.79728168208598\r\n 72\r\n 1\r\n 10\r\n21.08156662089297\r\n 20\r\n-67.79728168208598\r\n 11\r\n21.08075156479435\r\n 21\r\n-67.74907919460281\r\n 72\r\n 1\r\n 10\r\n21.08075156479435\r\n 20\r\n-67.74907919460281\r\n 11\r\n21.07516804572109\r\n 21\r\n-67.70083330699099\r\n 72\r\n 1\r\n 10\r\n21.07516804572109\r\n 20\r\n-67.70083330699099\r\n 11\r\n21.06477796239745\r\n 21\r\n-67.65283116661344\r\n 72\r\n 1\r\n 10\r\n21.06477796239745\r\n 20\r\n-67.65283116661344\r\n 11\r\n21.04977787703411\r\n 21\r\n-67.60606504676088\r\n 72\r\n 1\r\n 10\r\n21.04977787703411\r\n 20\r\n-67.60606504676088\r\n 11\r\n21.03049152431178\r\n 21\r\n-67.56148937177458\r\n 72\r\n 1\r\n 10\r\n21.03049152431178\r\n 20\r\n-67.56148937177458\r\n 11\r\n21.00709578498744\r\n 21\r\n-67.51933451559339\r\n 72\r\n 1\r\n 10\r\n21.00709578498744\r\n 20\r\n-67.51933451559339\r\n 11\r\n20.97976753981807\r\n 21\r\n-67.47983085215608\r\n 72\r\n 1\r\n 10\r\n20.97976753981807\r\n 20\r\n-67.47983085215608\r\n 11\r\n20.94868366956062\r\n 21\r\n-67.44320875540153\r\n 72\r\n 1\r\n 10\r\n20.94868366956062\r\n 20\r\n-67.44320875540153\r\n 11\r\n20.91402105497207\r\n 21\r\n-67.40969859926852\r\n 72\r\n 1\r\n 10\r\n20.91402105497207\r\n 20\r\n-67.40969859926852\r\n 11\r\n20.87595657680939\r\n 21\r\n-67.37953075769589\r\n 72\r\n 1\r\n 10\r\n20.87595657680939\r\n 20\r\n-67.37953075769589\r\n 11\r\n20.83466711582955\r\n 21\r\n-67.35293560462244\r\n 72\r\n 1\r\n 10\r\n20.83466711582955\r\n 20\r\n-67.35293560462244\r\n 11\r\n20.80607143550716\r\n 21\r\n-67.33765152597526\r\n 72\r\n 1\r\n 10\r\n20.80607143550716\r\n 20\r\n-67.33765152597526\r\n 11\r\n20.77661961194883\r\n 21\r\n-67.32431036006511\r\n 72\r\n 1\r\n 10\r\n20.77661961194883\r\n 20\r\n-67.32431036006511\r\n 11\r\n20.74642039780256\r\n 21\r\n-67.31294137674624\r\n 72\r\n 1\r\n 10\r\n20.74642039780256\r\n 20\r\n-67.31294137674624\r\n 11\r\n20.71558254571636\r\n 21\r\n-67.30357384587285\r\n 72\r\n 1\r\n 10\r\n20.71558254571636\r\n 20\r\n-67.30357384587285\r\n 11\r\n20.68421480833824\r\n 21\r\n-67.29623703729915\r\n 72\r\n 1\r\n 10\r\n20.68421480833824\r\n 20\r\n-67.29623703729915\r\n 11\r\n20.65242593831621\r\n 21\r\n-67.29096022087938\r\n 72\r\n 1\r\n 10\r\n20.65242593831621\r\n 20\r\n-67.29096022087938\r\n 11\r\n20.62032468829827\r\n 21\r\n-67.28777266646777\r\n 72\r\n 1\r\n 10\r\n20.62032468829827\r\n 20\r\n-67.28777266646777\r\n 11\r\n20.58801981093244\r\n 21\r\n-67.28670364391851\r\n 72\r\n 1\r\n 10\r\n20.58801981093244\r\n 20\r\n-67.28670364391851\r\n 11\r\n20.52269239806533\r\n 21\r\n-67.29107456676104\r\n 72\r\n 1\r\n 10\r\n20.52269239806533\r\n 20\r\n-67.29107456676104\r\n 11\r\n20.45924355472125\r\n 21\r\n-67.30388302973525\r\n 72\r\n 1\r\n 10\r\n20.45924355472125\r\n 20\r\n-67.30388302973525\r\n 11\r\n20.39842344707775\r\n 21\r\n-67.32469679783873\r\n 72\r\n 1\r\n 10\r\n20.39842344707775\r\n 20\r\n-67.32469679783873\r\n 11\r\n20.3409822413124\r\n 21\r\n-67.35308363606907\r\n 72\r\n 1\r\n 10\r\n20.3409822413124\r\n 20\r\n-67.35308363606907\r\n 11\r\n20.28767010360276\r\n 21\r\n-67.38861130942388\r\n 72\r\n 1\r\n 10\r\n20.28767010360276\r\n 20\r\n-67.38861130942388\r\n 11\r\n20.23923720012639\r\n 21\r\n-67.43084758290073\r\n 72\r\n 1\r\n 10\r\n20.23923720012639\r\n 20\r\n-67.43084758290073\r\n 11\r\n20.19643369706085\r\n 21\r\n-67.47936022149722\r\n 72\r\n 1\r\n 10\r\n20.19643369706085\r\n 20\r\n-67.47936022149722\r\n 11\r\n20.16000976058372\r\n 21\r\n-67.53371699021092\r\n 72\r\n 1\r\n 10\r\n20.16000976058372\r\n 20\r\n-67.53371699021092\r\n 11\r\n20.13754779689603\r\n 21\r\n-67.57738908461133\r\n 72\r\n 1\r\n 10\r\n20.13754779689603\r\n 20\r\n-67.57738908461133\r\n 11\r\n20.11966681772016\r\n 21\r\n-67.62254359619746\r\n 72\r\n 1\r\n 10\r\n20.11966681772016\r\n 20\r\n-67.62254359619746\r\n 11\r\n20.10640391502655\r\n 21\r\n-67.66889262062737\r\n 72\r\n 1\r\n 10\r\n20.10640391502655\r\n 20\r\n-67.66889262062737\r\n 11\r\n20.09779618078563\r\n 21\r\n-67.71614825355914\r\n 72\r\n 1\r\n 10\r\n20.09779618078563\r\n 20\r\n-67.71614825355914\r\n 11\r\n20.09388070696783\r\n 21\r\n-67.76402259065081\r\n 72\r\n 1\r\n 10\r\n20.09388070696783\r\n 20\r\n-67.76402259065081\r\n 11\r\n20.09469458554359\r\n 21\r\n-67.81222772756043\r\n 72\r\n 1\r\n 10\r\n20.09469458554359\r\n 20\r\n-67.81222772756043\r\n 11\r\n20.10027490848334\r\n 21\r\n-67.86047575994606\r\n 72\r\n 1\r\n 10\r\n20.10027490848334\r\n 20\r\n-67.86047575994606\r\n 11\r\n20.11065876775751\r\n 21\r\n-67.90847878346575\r\n 72\r\n 1\r\n 10\r\n20.11065876775751\r\n 20\r\n-67.90847878346575\r\n 11\r\n20.12566591825808\r\n 21\r\n-67.95524490331832\r\n 72\r\n 1\r\n 10\r\n20.12566591825808\r\n 20\r\n-67.95524490331832\r\n 11\r\n20.144957317507\r\n 21\r\n-67.99982057830461\r\n 72\r\n 1\r\n 10\r\n20.144957317507\r\n 20\r\n-67.99982057830461\r\n 11\r\n20.16835608474729\r\n 21\r\n-68.0419754344858\r\n 72\r\n 1\r\n 10\r\n20.16835608474729\r\n 20\r\n-68.0419754344858\r\n 11\r\n20.19568533922198\r\n 21\r\n-68.08147909792311\r\n 72\r\n 1\r\n 10\r\n20.19568533922198\r\n 20\r\n-68.08147909792311\r\n 11\r\n20.22676820017412\r\n 21\r\n-68.11810119467766\r\n 72\r\n 1\r\n 10\r\n20.22676820017412\r\n 20\r\n-68.11810119467766\r\n 11\r\n20.26142778684671\r\n 21\r\n-68.15161135081068\r\n 72\r\n 1\r\n 10\r\n20.26142778684671\r\n 20\r\n-68.15161135081068\r\n 11\r\n20.2994872184828\r\n 21\r\n-68.18177919238332\r\n 72\r\n 1\r\n 10\r\n20.2994872184828\r\n 20\r\n-68.18177919238332\r\n 11\r\n20.34076961432542\r\n 21\r\n-68.20837434545676\r\n 72\r\n 1\r\n 10\r\n20.34076961432542\r\n 20\r\n-68.20837434545676\r\n 11\r\n20.36937151869726\r\n 21\r\n-68.2236574989074\r\n 72\r\n 1\r\n 10\r\n20.36937151869726\r\n 20\r\n-68.2236574989074\r\n 11\r\n20.3988265383891\r\n 21\r\n-68.23699622566302\r\n 72\r\n 1\r\n 10\r\n20.3988265383891\r\n 20\r\n-68.23699622566302\r\n 11\r\n20.42902693005824\r\n 21\r\n-68.24836176052206\r\n 72\r\n 1\r\n 10\r\n20.42902693005824\r\n 20\r\n-68.24836176052206\r\n 11\r\n20.459864950362\r\n 21\r\n-68.25772533828297\r\n 72\r\n 1\r\n 10\r\n20.459864950362\r\n 20\r\n-68.25772533828297\r\n 11\r\n20.49123285595767\r\n 21\r\n-68.26505819374415\r\n 72\r\n 1\r\n 10\r\n20.49123285595767\r\n 20\r\n-68.26505819374415\r\n 11\r\n20.52302290350257\r\n 21\r\n-68.27033156170408\r\n 72\r\n 1\r\n 10\r\n20.52302290350257\r\n 20\r\n-68.27033156170408\r\n 11\r\n20.55512734965401\r\n 21\r\n-68.2735166769612\r\n 72\r\n 1\r\n 10\r\n20.55512734965401\r\n 20\r\n-68.2735166769612\r\n 11\r\n20.58743845106931\r\n 21\r\n-68.27458477431391\r\n 97\r\n 0\r\n 92\r\n 1\r\n 93\r\n 48\r\n 72\r\n 1\r\n 10\r\n20.31275668166098\r\n 20\r\n-67.62191143463332\r\n 11\r\n20.3369669303769\r\n 21\r\n-67.58584104939818\r\n 72\r\n 1\r\n 10\r\n20.3369669303769\r\n 20\r\n-67.58584104939818\r\n 11\r\n20.36514400131867\r\n 21\r\n-67.55412379799934\r\n 72\r\n 1\r\n 10\r\n20.36514400131867\r\n 20\r\n-67.55412379799934\r\n 11\r\n20.39676128943665\r\n 21\r\n-67.52689997387597\r\n 72\r\n 1\r\n 10\r\n20.39676128943665\r\n 20\r\n-67.52689997387597\r\n 11\r\n20.4312921896812\r\n 21\r\n-67.5043098704673\r\n 72\r\n 1\r\n 10\r\n20.4312921896812\r\n 20\r\n-67.5043098704673\r\n 11\r\n20.4682100970027\r\n 21\r\n-67.4864937812125\r\n 72\r\n 1\r\n 10\r\n20.4682100970027\r\n 20\r\n-67.4864937812125\r\n 11\r\n20.5069884063515\r\n 21\r\n-67.47359199955078\r\n 72\r\n 1\r\n 10\r\n20.5069884063515\r\n 20\r\n-67.47359199955078\r\n 11\r\n20.54710051267796\r\n 21\r\n-67.46574481892131\r\n 72\r\n 1\r\n 10\r\n20.54710051267796\r\n 20\r\n-67.46574481892131\r\n 11\r\n20.58801981093244\r\n 21\r\n-67.4630925327633\r\n 72\r\n 1\r\n 10\r\n20.58801981093244\r\n 20\r\n-67.4630925327633\r\n 11\r\n20.6082450278724\r\n 21\r\n-67.463739161037\r\n 72\r\n 1\r\n 10\r\n20.6082450278724\r\n 20\r\n-67.463739161037\r\n 11\r\n20.62847478668628\r\n 21\r\n-67.46568981178147\r\n 72\r\n 1\r\n 10\r\n20.62847478668628\r\n 20\r\n-67.46568981178147\r\n 11\r\n20.64864701509705\r\n 21\r\n-67.46896063388184\r\n 72\r\n 1\r\n 10\r\n20.64864701509705\r\n 20\r\n-67.46896063388184\r\n 11\r\n20.66869964082764\r\n 21\r\n-67.47356777622313\r\n 72\r\n 1\r\n 10\r\n20.66869964082764\r\n 20\r\n-67.47356777622313\r\n 11\r\n20.68857059160099\r\n 21\r\n-67.4795273876905\r\n 72\r\n 1\r\n 10\r\n20.68857059160099\r\n 20\r\n-67.4795273876905\r\n 11\r\n20.70819779514007\r\n 21\r\n-67.48685561716898\r\n 72\r\n 1\r\n 10\r\n20.70819779514007\r\n 20\r\n-67.48685561716898\r\n 11\r\n20.72751917916781\r\n 21\r\n-67.4955686135437\r\n 72\r\n 1\r\n 10\r\n20.72751917916781\r\n 20\r\n-67.4955686135437\r\n 11\r\n20.74647267140715\r\n 21\r\n-67.5056825256997\r\n 72\r\n 1\r\n 10\r\n20.74647267140715\r\n 20\r\n-67.5056825256997\r\n 11\r\n20.79866372323488\r\n 21\r\n-67.54326304196243\r\n 72\r\n 1\r\n 10\r\n20.79866372323488\r\n 20\r\n-67.54326304196243\r\n 11\r\n20.84102742150813\r\n 21\r\n-67.58908377916718\r\n 72\r\n 1\r\n 10\r\n20.84102742150813\r\n 20\r\n-67.58908377916718\r\n 11\r\n20.87309671019099\r\n 21\r\n-67.64140091005088\r\n 72\r\n 1\r\n 10\r\n20.87309671019099\r\n 20\r\n-67.64140091005088\r\n 11\r\n20.89440453324761\r\n 21\r\n-67.69847060735046\r\n 72\r\n 1\r\n 10\r\n20.89440453324761\r\n 20\r\n-67.69847060735046\r\n 11\r\n20.9044838346421\r\n 21\r\n-67.75854904380282\r\n 72\r\n 1\r\n 10\r\n20.9044838346421\r\n 20\r\n-67.75854904380282\r\n 11\r\n20.90286755833857\r\n 21\r\n-67.8198923921449\r\n 72\r\n 1\r\n 10\r\n20.90286755833857\r\n 20\r\n-67.8198923921449\r\n 11\r\n20.88908864830116\r\n 21\r\n-67.88075682511361\r\n 72\r\n 1\r\n 10\r\n20.88908864830116\r\n 20\r\n-67.88075682511361\r\n 11\r\n20.86268004849398\r\n 21\r\n-67.93939851544587\r\n 72\r\n 1\r\n 10\r\n20.86268004849398\r\n 20\r\n-67.93939851544587\r\n 11\r\n20.83846984183246\r\n 21\r\n-67.97546267663155\r\n 72\r\n 1\r\n 10\r\n20.83846984183246\r\n 20\r\n-67.97546267663155\r\n 11\r\n20.81029306527141\r\n 21\r\n-68.00717673189689\r\n 72\r\n 1\r\n 10\r\n20.81029306527141\r\n 20\r\n-68.00717673189689\r\n 11\r\n20.7786765761868\r\n 21\r\n-68.03439937849738\r\n 72\r\n 1\r\n 10\r\n20.7786765761868\r\n 20\r\n-68.03439937849738\r\n 11\r\n20.74414723195461\r\n 21\r\n-68.0569893136885\r\n 72\r\n 1\r\n 10\r\n20.74414723195461\r\n 20\r\n-68.0569893136885\r\n 11\r\n20.70723188995079\r\n 21\r\n-68.07480523472576\r\n 72\r\n 1\r\n 10\r\n20.70723188995079\r\n 20\r\n-68.07480523472576\r\n 11\r\n20.66845740755133\r\n 21\r\n-68.08770583886461\r\n 72\r\n 1\r\n 10\r\n20.66845740755133\r\n 20\r\n-68.08770583886461\r\n 11\r\n20.62835064213218\r\n 21\r\n-68.09554982336057\r\n 72\r\n 1\r\n 10\r\n20.62835064213218\r\n 20\r\n-68.09554982336057\r\n 11\r\n20.58743845106931\r\n 21\r\n-68.09819588546911\r\n 72\r\n 1\r\n 10\r\n20.58743845106931\r\n 20\r\n-68.09819588546911\r\n 11\r\n20.56721319207496\r\n 21\r\n-68.09755014033756\r\n 72\r\n 1\r\n 10\r\n20.56721319207496\r\n 20\r\n-68.09755014033756\r\n 11\r\n20.54698313888036\r\n 21\r\n-68.09560163436689\r\n 72\r\n 1\r\n 10\r\n20.54698313888036\r\n 20\r\n-68.09560163436689\r\n 11\r\n20.52681011143622\r\n 21\r\n-68.092333461693\r\n 72\r\n 1\r\n 10\r\n20.52681011143622\r\n 20\r\n-68.092333461693\r\n 11\r\n20.50675592969326\r\n 21\r\n-68.08772871645182\r\n 72\r\n 1\r\n 10\r\n20.50675592969326\r\n 20\r\n-68.08772871645182\r\n 11\r\n20.48688241360222\r\n 21\r\n-68.08177049277927\r\n 72\r\n 1\r\n 10\r\n20.48688241360222\r\n 20\r\n-68.08177049277927\r\n 11\r\n20.46725138311382\r\n 21\r\n-68.07444188481129\r\n 72\r\n 1\r\n 10\r\n20.46725138311382\r\n 20\r\n-68.07444188481129\r\n 11\r\n20.44792465817877\r\n 21\r\n-68.0657259866838\r\n 72\r\n 1\r\n 10\r\n20.44792465817877\r\n 20\r\n-68.0657259866838\r\n 11\r\n20.42896405874781\r\n 21\r\n-68.05560589253271\r\n 72\r\n 1\r\n 10\r\n20.42896405874781\r\n 20\r\n-68.05560589253271\r\n 11\r\n20.37677918891515\r\n 21\r\n-68.01803160031945\r\n 72\r\n 1\r\n 10\r\n20.37677918891515\r\n 20\r\n-68.01803160031945\r\n 11\r\n20.3344183923947\r\n 21\r\n-67.9722140592482\r\n 72\r\n 1\r\n 10\r\n20.3344183923947\r\n 20\r\n-67.9722140592482\r\n 11\r\n20.30234948220133\r\n 21\r\n-67.91989810588737\r\n 72\r\n 1\r\n 10\r\n20.30234948220133\r\n 20\r\n-67.91989810588737\r\n 11\r\n20.2810402713499\r\n 21\r\n-67.86282857680536\r\n 72\r\n 1\r\n 10\r\n20.2810402713499\r\n 20\r\n-67.86282857680536\r\n 11\r\n20.27095857285528\r\n 21\r\n-67.80275030857054\r\n 72\r\n 1\r\n 10\r\n20.27095857285528\r\n 20\r\n-67.80275030857054\r\n 11\r\n20.27257219973234\r\n 21\r\n-67.74140813775134\r\n 72\r\n 1\r\n 10\r\n20.27257219973234\r\n 20\r\n-67.74140813775134\r\n 11\r\n20.28634896499596\r\n 21\r\n-67.68054690091613\r\n 72\r\n 1\r\n 10\r\n20.28634896499596\r\n 20\r\n-67.68054690091613\r\n 11\r\n20.31275668166098\r\n 21\r\n-67.62191143463332\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nF32\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF33\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55580104787713\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF34\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.6374750435105\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF35\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.71358372962072\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF36\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.78248597576082\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF37\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.84254065148383\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF38\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89210662634276\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF39\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.92954276989063\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3A\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.95320795168047\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3B\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.9614610412653\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3C\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.95320795168047\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3D\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.92954276989063\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3E\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.89210662634276\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF3F\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.84254065148383\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF40\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.78248597576082\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF41\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.71358372962072\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF42\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.6374750435105\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF43\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55580104787713\r\n 20\r\n-63.85534547691611\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF44\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.47411965067143\r\n 20\r\n-63.86360596807295\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF45\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.39799145132505\r\n 20\r\n-63.88729066309926\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF46\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.32906161750626\r\n 20\r\n-63.92475439432582\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF47\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.2689753168833\r\n 20\r\n-63.97435199408503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF48\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.21937771712441\r\n 20\r\n-64.03443829470767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF49\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.18191398589785\r\n 20\r\n-64.10336812852647\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4A\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.15822929087186\r\n 20\r\n-64.17949632787284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4B\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.1499687997147\r\n 20\r\n-64.26117772507854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4C\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.15822929087186\r\n 20\r\n-64.3428517207116\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4D\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.18191398589785\r\n 20\r\n-64.41896040682214\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4E\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.21937771712441\r\n 20\r\n-64.48786265296256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF4F\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.2689753168833\r\n 20\r\n-64.54791732868524\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF50\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.32906161750626\r\n 20\r\n-64.59748330354417\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF51\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.39799145132505\r\n 20\r\n-64.63491944709203\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF52\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.47411965067143\r\n 20\r\n-64.65858462888188\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF53\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55580104787713\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF54\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n18.55580104787713\r\n 20\r\n-64.66683771846671\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nF56\r\n330\r\nF32\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nF55\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 32\r\n 72\r\n 1\r\n 10\r\n18.55580104787713\r\n 20\r\n-64.66683771846671\r\n 11\r\n18.6374750435105\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n18.6374750435105\r\n 20\r\n-64.65858462888188\r\n 11\r\n18.71358372962072\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n18.71358372962072\r\n 20\r\n-64.63491944709203\r\n 11\r\n18.78248597576082\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n18.78248597576082\r\n 20\r\n-64.59748330354417\r\n 11\r\n18.84254065148383\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n18.84254065148383\r\n 20\r\n-64.54791732868524\r\n 11\r\n18.89210662634276\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n18.89210662634276\r\n 20\r\n-64.48786265296256\r\n 11\r\n18.92954276989063\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n18.92954276989063\r\n 20\r\n-64.41896040682214\r\n 11\r\n18.95320795168047\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n18.95320795168047\r\n 20\r\n-64.3428517207116\r\n 11\r\n18.9614610412653\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n18.9614610412653\r\n 20\r\n-64.26117772507854\r\n 11\r\n18.95320795168047\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n18.95320795168047\r\n 20\r\n-64.17949632787284\r\n 11\r\n18.92954276989063\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n18.92954276989063\r\n 20\r\n-64.10336812852647\r\n 11\r\n18.89210662634276\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n18.89210662634276\r\n 20\r\n-64.03443829470767\r\n 11\r\n18.84254065148383\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n18.84254065148383\r\n 20\r\n-63.97435199408503\r\n 11\r\n18.78248597576082\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n18.78248597576082\r\n 20\r\n-63.92475439432582\r\n 11\r\n18.71358372962072\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n18.71358372962072\r\n 20\r\n-63.88729066309926\r\n 11\r\n18.6374750435105\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n18.6374750435105\r\n 20\r\n-63.86360596807295\r\n 11\r\n18.55580104787713\r\n 21\r\n-63.85534547691611\r\n 72\r\n 1\r\n 10\r\n18.55580104787713\r\n 20\r\n-63.85534547691611\r\n 11\r\n18.47411965067143\r\n 21\r\n-63.86360596807295\r\n 72\r\n 1\r\n 10\r\n18.47411965067143\r\n 20\r\n-63.86360596807295\r\n 11\r\n18.39799145132505\r\n 21\r\n-63.88729066309926\r\n 72\r\n 1\r\n 10\r\n18.39799145132505\r\n 20\r\n-63.88729066309926\r\n 11\r\n18.32906161750626\r\n 21\r\n-63.92475439432582\r\n 72\r\n 1\r\n 10\r\n18.32906161750626\r\n 20\r\n-63.92475439432582\r\n 11\r\n18.2689753168833\r\n 21\r\n-63.97435199408503\r\n 72\r\n 1\r\n 10\r\n18.2689753168833\r\n 20\r\n-63.97435199408503\r\n 11\r\n18.21937771712441\r\n 21\r\n-64.03443829470767\r\n 72\r\n 1\r\n 10\r\n18.21937771712441\r\n 20\r\n-64.03443829470767\r\n 11\r\n18.18191398589785\r\n 21\r\n-64.10336812852647\r\n 72\r\n 1\r\n 10\r\n18.18191398589785\r\n 20\r\n-64.10336812852647\r\n 11\r\n18.15822929087186\r\n 21\r\n-64.17949632787284\r\n 72\r\n 1\r\n 10\r\n18.15822929087186\r\n 20\r\n-64.17949632787284\r\n 11\r\n18.1499687997147\r\n 21\r\n-64.26117772507854\r\n 72\r\n 1\r\n 10\r\n18.1499687997147\r\n 20\r\n-64.26117772507854\r\n 11\r\n18.15822929087186\r\n 21\r\n-64.3428517207116\r\n 72\r\n 1\r\n 10\r\n18.15822929087186\r\n 20\r\n-64.3428517207116\r\n 11\r\n18.18191398589785\r\n 21\r\n-64.41896040682214\r\n 72\r\n 1\r\n 10\r\n18.18191398589785\r\n 20\r\n-64.41896040682214\r\n 11\r\n18.21937771712441\r\n 21\r\n-64.48786265296256\r\n 72\r\n 1\r\n 10\r\n18.21937771712441\r\n 20\r\n-64.48786265296256\r\n 11\r\n18.2689753168833\r\n 21\r\n-64.54791732868524\r\n 72\r\n 1\r\n 10\r\n18.2689753168833\r\n 20\r\n-64.54791732868524\r\n 11\r\n18.32906161750626\r\n 21\r\n-64.59748330354417\r\n 72\r\n 1\r\n 10\r\n18.32906161750626\r\n 20\r\n-64.59748330354417\r\n 11\r\n18.39799145132505\r\n 21\r\n-64.63491944709203\r\n 72\r\n 1\r\n 10\r\n18.39799145132505\r\n 20\r\n-64.63491944709203\r\n 11\r\n18.47411965067143\r\n 21\r\n-64.65858462888188\r\n 72\r\n 1\r\n 10\r\n18.47411965067143\r\n 20\r\n-64.65858462888188\r\n 11\r\n18.55580104787713\r\n 21\r\n-64.66683771846671\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nF57\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF58\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.5311970962305\r\n 20\r\n-62.33416356540404\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF59\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.53973716496073\r\n 20\r\n-62.29471116626603\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5A\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54432075684463\r\n 20\r\n-62.25506094328569\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5B\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54498016965235\r\n 20\r\n-62.21545109251807\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5C\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54174770115408\r\n 20\r\n-62.17611981001821\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5D\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.53465564911999\r\n 20\r\n-62.13730529184113\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5E\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.52373631132026\r\n 20\r\n-62.09924573404187\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF5F\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.50902198552505\r\n 20\r\n-62.06217933267548\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF60\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.49054496950455\r\n 20\r\n-62.02634428379697\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF61\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.46872715288166\r\n 20\r\n-61.99241547622896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF62\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.44396620195164\r\n 20\r\n-61.96113508581522\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF63\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.41645186611427\r\n 20\r\n-61.93264845252156\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF64\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.38637389476931\r\n 20\r\n-61.90710091631376\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF65\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.35392203731655\r\n 20\r\n-61.88463781715759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF66\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.31928604315577\r\n 20\r\n-61.86540449501884\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF67\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.28265566168672\r\n 20\r\n-61.84954628986331\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF68\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.24422064230919\r\n 20\r\n-61.83720854165675\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF69\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.20502965324852\r\n 20\r\n-61.82876031971045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6A\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.16552981676056\r\n 20\r\n-61.82420599768079\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6B\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.12597749639606\r\n 20\r\n-61.82353144529329\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6C\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.08662905570579\r\n 20\r\n-61.82672253227352\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6D\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.04774085824051\r\n 20\r\n-61.83376512834703\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6E\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.00956926755096\r\n 20\r\n-61.84464510323937\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF6F\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.97237064718791\r\n 20\r\n-61.85934832667607\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF70\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.93640136070212\r\n 20\r\n-61.8778606683827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF71\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.9024725531341\r\n 20\r\n-61.89967848500559\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF72\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.87119216272037\r\n 20\r\n-61.92443943593562\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF73\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.84270552942671\r\n 20\r\n-61.95195377177267\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF74\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.81715799321891\r\n 20\r\n-61.98203174311794\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF75\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79469489406274\r\n 20\r\n-62.0144836005707\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF76\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.77546157192399\r\n 20\r\n-62.04911959473149\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF77\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.75960336676845\r\n 20\r\n-62.08574997620053\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF78\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.7472656185619\r\n 20\r\n-62.12418499557806\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF79\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73872554983167\r\n 20\r\n-62.16358087361828\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7A\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73414195794778\r\n 20\r\n-62.2031907243859\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7B\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73348254514005\r\n 20\r\n-62.24277635182588\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7C\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73671501363832\r\n 20\r\n-62.28209955988321\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7D\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.74380706567241\r\n 20\r\n-62.32092215250282\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7E\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.75472640347214\r\n 20\r\n-62.35900593362971\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF7F\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76944072926735\r\n 20\r\n-62.3961127072085\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF80\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.78791774528785\r\n 20\r\n-62.43200427718514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF81\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.80973556191075\r\n 20\r\n-62.46592568318082\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF82\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.83449651284077\r\n 20\r\n-62.4971865603584\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF83\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.86201084867814\r\n 20\r\n-62.52564560597337\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF84\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.89208882002309\r\n 20\r\n-62.55116151728122\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF85\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.92454067747585\r\n 20\r\n-62.57359299153742\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF86\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.95917667163664\r\n 20\r\n-62.59279872599748\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF87\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.99580705310568\r\n 20\r\n-62.60863741791687\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF88\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.03424207248321\r\n 20\r\n-62.62096776455109\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF89\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.04737750832605\r\n 20\r\n-62.62423791378123\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8A\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.06055129777096\r\n 20\r\n-62.62707204311402\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8B\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.07375334776478\r\n 20\r\n-62.62947015254945\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8C\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.08697356525432\r\n 20\r\n-62.63143224208753\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8D\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.1002018571864\r\n 20\r\n-62.63295831172795\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8E\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.11342813050785\r\n 20\r\n-62.63404836147165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF8F\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.12664229216548\r\n 20\r\n-62.63470239131767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF90\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.13983424910612\r\n 20\r\n-62.63492040126635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF91\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.16618653808743\r\n 20\r\n-62.63405778165429\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF92\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.19236118933279\r\n 20\r\n-62.6314753057811\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF93\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.21829360730184\r\n 20\r\n-62.62718104808835\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF94\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.24391919645423\r\n 20\r\n-62.62118308301892\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF95\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.26917336124962\r\n 20\r\n-62.61348948501534\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF96\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.29399150614766\r\n 20\r\n-62.60410832852015\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF97\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.318309035608\r\n 20\r\n-62.5930476879759\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF98\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.34206135409029\r\n 20\r\n-62.58031563782514\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF99\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.3759901616583\r\n 20\r\n-62.55849815763735\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9A\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.40727055207203\r\n 20\r\n-62.53373956175275\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9B\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.43575718536569\r\n 20\r\n-62.50623161818272\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9C\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.46130472157349\r\n 20\r\n-62.47616609493701\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9D\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.48376782072966\r\n 20\r\n-62.44373476002539\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9E\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.50300114286841\r\n 20\r\n-62.40912938145924\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nF9F\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.51885934802395\r\n 20\r\n-62.37254172724866\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA0\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.5311970962305\r\n 20\r\n-62.33416356540404\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA1\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.5311970962305\r\n 20\r\n-62.33416356540404\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nFA3\r\n330\r\nF57\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nFA2\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 72\r\n 72\r\n 1\r\n 10\r\n26.5311970962305\r\n 20\r\n-62.33416356540404\r\n 11\r\n26.53973716496073\r\n 21\r\n-62.29471116626603\r\n 72\r\n 1\r\n 10\r\n26.53973716496073\r\n 20\r\n-62.29471116626603\r\n 11\r\n26.54432075684463\r\n 21\r\n-62.25506094328569\r\n 72\r\n 1\r\n 10\r\n26.54432075684463\r\n 20\r\n-62.25506094328569\r\n 11\r\n26.54498016965235\r\n 21\r\n-62.21545109251807\r\n 72\r\n 1\r\n 10\r\n26.54498016965235\r\n 20\r\n-62.21545109251807\r\n 11\r\n26.54174770115408\r\n 21\r\n-62.17611981001821\r\n 72\r\n 1\r\n 10\r\n26.54174770115408\r\n 20\r\n-62.17611981001821\r\n 11\r\n26.53465564911999\r\n 21\r\n-62.13730529184113\r\n 72\r\n 1\r\n 10\r\n26.53465564911999\r\n 20\r\n-62.13730529184113\r\n 11\r\n26.52373631132026\r\n 21\r\n-62.09924573404187\r\n 72\r\n 1\r\n 10\r\n26.52373631132026\r\n 20\r\n-62.09924573404187\r\n 11\r\n26.50902198552505\r\n 21\r\n-62.06217933267548\r\n 72\r\n 1\r\n 10\r\n26.50902198552505\r\n 20\r\n-62.06217933267548\r\n 11\r\n26.49054496950455\r\n 21\r\n-62.02634428379697\r\n 72\r\n 1\r\n 10\r\n26.49054496950455\r\n 20\r\n-62.02634428379697\r\n 11\r\n26.46872715288166\r\n 21\r\n-61.99241547622896\r\n 72\r\n 1\r\n 10\r\n26.46872715288166\r\n 20\r\n-61.99241547622896\r\n 11\r\n26.44396620195164\r\n 21\r\n-61.96113508581522\r\n 72\r\n 1\r\n 10\r\n26.44396620195164\r\n 20\r\n-61.96113508581522\r\n 11\r\n26.41645186611427\r\n 21\r\n-61.93264845252156\r\n 72\r\n 1\r\n 10\r\n26.41645186611427\r\n 20\r\n-61.93264845252156\r\n 11\r\n26.38637389476931\r\n 21\r\n-61.90710091631376\r\n 72\r\n 1\r\n 10\r\n26.38637389476931\r\n 20\r\n-61.90710091631376\r\n 11\r\n26.35392203731655\r\n 21\r\n-61.88463781715759\r\n 72\r\n 1\r\n 10\r\n26.35392203731655\r\n 20\r\n-61.88463781715759\r\n 11\r\n26.31928604315577\r\n 21\r\n-61.86540449501884\r\n 72\r\n 1\r\n 10\r\n26.31928604315577\r\n 20\r\n-61.86540449501884\r\n 11\r\n26.28265566168672\r\n 21\r\n-61.84954628986331\r\n 72\r\n 1\r\n 10\r\n26.28265566168672\r\n 20\r\n-61.84954628986331\r\n 11\r\n26.24422064230919\r\n 21\r\n-61.83720854165675\r\n 72\r\n 1\r\n 10\r\n26.24422064230919\r\n 20\r\n-61.83720854165675\r\n 11\r\n26.20502965324852\r\n 21\r\n-61.82876031971045\r\n 72\r\n 1\r\n 10\r\n26.20502965324852\r\n 20\r\n-61.82876031971045\r\n 11\r\n26.16552981676056\r\n 21\r\n-61.82420599768079\r\n 72\r\n 1\r\n 10\r\n26.16552981676056\r\n 20\r\n-61.82420599768079\r\n 11\r\n26.12597749639606\r\n 21\r\n-61.82353144529329\r\n 72\r\n 1\r\n 10\r\n26.12597749639606\r\n 20\r\n-61.82353144529329\r\n 11\r\n26.08662905570579\r\n 21\r\n-61.82672253227352\r\n 72\r\n 1\r\n 10\r\n26.08662905570579\r\n 20\r\n-61.82672253227352\r\n 11\r\n26.04774085824051\r\n 21\r\n-61.83376512834703\r\n 72\r\n 1\r\n 10\r\n26.04774085824051\r\n 20\r\n-61.83376512834703\r\n 11\r\n26.00956926755096\r\n 21\r\n-61.84464510323937\r\n 72\r\n 1\r\n 10\r\n26.00956926755096\r\n 20\r\n-61.84464510323937\r\n 11\r\n25.97237064718791\r\n 21\r\n-61.85934832667607\r\n 72\r\n 1\r\n 10\r\n25.97237064718791\r\n 20\r\n-61.85934832667607\r\n 11\r\n25.93640136070212\r\n 21\r\n-61.8778606683827\r\n 72\r\n 1\r\n 10\r\n25.93640136070212\r\n 20\r\n-61.8778606683827\r\n 11\r\n25.9024725531341\r\n 21\r\n-61.89967848500559\r\n 72\r\n 1\r\n 10\r\n25.9024725531341\r\n 20\r\n-61.89967848500559\r\n 11\r\n25.87119216272037\r\n 21\r\n-61.92443943593562\r\n 72\r\n 1\r\n 10\r\n25.87119216272037\r\n 20\r\n-61.92443943593562\r\n 11\r\n25.84270552942671\r\n 21\r\n-61.95195377177267\r\n 72\r\n 1\r\n 10\r\n25.84270552942671\r\n 20\r\n-61.95195377177267\r\n 11\r\n25.81715799321891\r\n 21\r\n-61.98203174311794\r\n 72\r\n 1\r\n 10\r\n25.81715799321891\r\n 20\r\n-61.98203174311794\r\n 11\r\n25.79469489406274\r\n 21\r\n-62.0144836005707\r\n 72\r\n 1\r\n 10\r\n25.79469489406274\r\n 20\r\n-62.0144836005707\r\n 11\r\n25.77546157192399\r\n 21\r\n-62.04911959473149\r\n 72\r\n 1\r\n 10\r\n25.77546157192399\r\n 20\r\n-62.04911959473149\r\n 11\r\n25.75960336676845\r\n 21\r\n-62.08574997620053\r\n 72\r\n 1\r\n 10\r\n25.75960336676845\r\n 20\r\n-62.08574997620053\r\n 11\r\n25.7472656185619\r\n 21\r\n-62.12418499557806\r\n 72\r\n 1\r\n 10\r\n25.7472656185619\r\n 20\r\n-62.12418499557806\r\n 11\r\n25.73872554983167\r\n 21\r\n-62.16358087361828\r\n 72\r\n 1\r\n 10\r\n25.73872554983167\r\n 20\r\n-62.16358087361828\r\n 11\r\n25.73414195794778\r\n 21\r\n-62.2031907243859\r\n 72\r\n 1\r\n 10\r\n25.73414195794778\r\n 20\r\n-62.2031907243859\r\n 11\r\n25.73348254514005\r\n 21\r\n-62.24277635182588\r\n 72\r\n 1\r\n 10\r\n25.73348254514005\r\n 20\r\n-62.24277635182588\r\n 11\r\n25.73671501363832\r\n 21\r\n-62.28209955988321\r\n 72\r\n 1\r\n 10\r\n25.73671501363832\r\n 20\r\n-62.28209955988321\r\n 11\r\n25.74380706567241\r\n 21\r\n-62.32092215250282\r\n 72\r\n 1\r\n 10\r\n25.74380706567241\r\n 20\r\n-62.32092215250282\r\n 11\r\n25.75472640347214\r\n 21\r\n-62.35900593362971\r\n 72\r\n 1\r\n 10\r\n25.75472640347214\r\n 20\r\n-62.35900593362971\r\n 11\r\n25.76944072926735\r\n 21\r\n-62.3961127072085\r\n 72\r\n 1\r\n 10\r\n25.76944072926735\r\n 20\r\n-62.3961127072085\r\n 11\r\n25.78791774528785\r\n 21\r\n-62.43200427718514\r\n 72\r\n 1\r\n 10\r\n25.78791774528785\r\n 20\r\n-62.43200427718514\r\n 11\r\n25.80973556191075\r\n 21\r\n-62.46592568318082\r\n 72\r\n 1\r\n 10\r\n25.80973556191075\r\n 20\r\n-62.46592568318082\r\n 11\r\n25.83449651284077\r\n 21\r\n-62.4971865603584\r\n 72\r\n 1\r\n 10\r\n25.83449651284077\r\n 20\r\n-62.4971865603584\r\n 11\r\n25.86201084867814\r\n 21\r\n-62.52564560597337\r\n 72\r\n 1\r\n 10\r\n25.86201084867814\r\n 20\r\n-62.52564560597337\r\n 11\r\n25.89208882002309\r\n 21\r\n-62.55116151728122\r\n 72\r\n 1\r\n 10\r\n25.89208882002309\r\n 20\r\n-62.55116151728122\r\n 11\r\n25.92454067747585\r\n 21\r\n-62.57359299153742\r\n 72\r\n 1\r\n 10\r\n25.92454067747585\r\n 20\r\n-62.57359299153742\r\n 11\r\n25.95917667163664\r\n 21\r\n-62.59279872599748\r\n 72\r\n 1\r\n 10\r\n25.95917667163664\r\n 20\r\n-62.59279872599748\r\n 11\r\n25.99580705310568\r\n 21\r\n-62.60863741791687\r\n 72\r\n 1\r\n 10\r\n25.99580705310568\r\n 20\r\n-62.60863741791687\r\n 11\r\n26.03424207248321\r\n 21\r\n-62.62096776455109\r\n 72\r\n 1\r\n 10\r\n26.03424207248321\r\n 20\r\n-62.62096776455109\r\n 11\r\n26.04737750832605\r\n 21\r\n-62.62423791378123\r\n 72\r\n 1\r\n 10\r\n26.04737750832605\r\n 20\r\n-62.62423791378123\r\n 11\r\n26.06055129777096\r\n 21\r\n-62.62707204311402\r\n 72\r\n 1\r\n 10\r\n26.06055129777096\r\n 20\r\n-62.62707204311402\r\n 11\r\n26.07375334776478\r\n 21\r\n-62.62947015254945\r\n 72\r\n 1\r\n 10\r\n26.07375334776478\r\n 20\r\n-62.62947015254945\r\n 11\r\n26.08697356525432\r\n 21\r\n-62.63143224208753\r\n 72\r\n 1\r\n 10\r\n26.08697356525432\r\n 20\r\n-62.63143224208753\r\n 11\r\n26.1002018571864\r\n 21\r\n-62.63295831172795\r\n 72\r\n 1\r\n 10\r\n26.1002018571864\r\n 20\r\n-62.63295831172795\r\n 11\r\n26.11342813050785\r\n 21\r\n-62.63404836147165\r\n 72\r\n 1\r\n 10\r\n26.11342813050785\r\n 20\r\n-62.63404836147165\r\n 11\r\n26.12664229216548\r\n 21\r\n-62.63470239131767\r\n 72\r\n 1\r\n 10\r\n26.12664229216548\r\n 20\r\n-62.63470239131767\r\n 11\r\n26.13983424910612\r\n 21\r\n-62.63492040126635\r\n 72\r\n 1\r\n 10\r\n26.13983424910612\r\n 20\r\n-62.63492040126635\r\n 11\r\n26.16618653808743\r\n 21\r\n-62.63405778165429\r\n 72\r\n 1\r\n 10\r\n26.16618653808743\r\n 20\r\n-62.63405778165429\r\n 11\r\n26.19236118933279\r\n 21\r\n-62.6314753057811\r\n 72\r\n 1\r\n 10\r\n26.19236118933279\r\n 20\r\n-62.6314753057811\r\n 11\r\n26.21829360730184\r\n 21\r\n-62.62718104808835\r\n 72\r\n 1\r\n 10\r\n26.21829360730184\r\n 20\r\n-62.62718104808835\r\n 11\r\n26.24391919645423\r\n 21\r\n-62.62118308301892\r\n 72\r\n 1\r\n 10\r\n26.24391919645423\r\n 20\r\n-62.62118308301892\r\n 11\r\n26.26917336124962\r\n 21\r\n-62.61348948501534\r\n 72\r\n 1\r\n 10\r\n26.26917336124962\r\n 20\r\n-62.61348948501534\r\n 11\r\n26.29399150614766\r\n 21\r\n-62.60410832852015\r\n 72\r\n 1\r\n 10\r\n26.29399150614766\r\n 20\r\n-62.60410832852015\r\n 11\r\n26.318309035608\r\n 21\r\n-62.5930476879759\r\n 72\r\n 1\r\n 10\r\n26.318309035608\r\n 20\r\n-62.5930476879759\r\n 11\r\n26.34206135409029\r\n 21\r\n-62.58031563782514\r\n 72\r\n 1\r\n 10\r\n26.34206135409029\r\n 20\r\n-62.58031563782514\r\n 11\r\n26.3759901616583\r\n 21\r\n-62.55849815763735\r\n 72\r\n 1\r\n 10\r\n26.3759901616583\r\n 20\r\n-62.55849815763735\r\n 11\r\n26.40727055207203\r\n 21\r\n-62.53373956175275\r\n 72\r\n 1\r\n 10\r\n26.40727055207203\r\n 20\r\n-62.53373956175275\r\n 11\r\n26.43575718536569\r\n 21\r\n-62.50623161818272\r\n 72\r\n 1\r\n 10\r\n26.43575718536569\r\n 20\r\n-62.50623161818272\r\n 11\r\n26.46130472157349\r\n 21\r\n-62.47616609493701\r\n 72\r\n 1\r\n 10\r\n26.46130472157349\r\n 20\r\n-62.47616609493701\r\n 11\r\n26.48376782072966\r\n 21\r\n-62.44373476002539\r\n 72\r\n 1\r\n 10\r\n26.48376782072966\r\n 20\r\n-62.44373476002539\r\n 11\r\n26.50300114286841\r\n 21\r\n-62.40912938145924\r\n 72\r\n 1\r\n 10\r\n26.50300114286841\r\n 20\r\n-62.40912938145924\r\n 11\r\n26.51885934802395\r\n 21\r\n-62.37254172724866\r\n 72\r\n 1\r\n 10\r\n26.51885934802395\r\n 20\r\n-62.37254172724866\r\n 11\r\n26.5311970962305\r\n 21\r\n-62.33416356540404\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nFA4\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA5\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.78791774528785\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA6\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.76944072926735\r\n 20\r\n-66.12618622185045\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA7\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.75472640347214\r\n 20\r\n-66.16325262321685\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA8\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.74380706567241\r\n 20\r\n-66.20131218101609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFA9\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73671501363832\r\n 20\r\n-66.24012669919317\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAA\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73348254514005\r\n 20\r\n-66.27945798169304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAB\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73414195794778\r\n 20\r\n-66.31906783246066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAC\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.73872554983167\r\n 20\r\n-66.35871805544099\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAD\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.7472656185619\r\n 20\r\n-66.39817045457902\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAE\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.75960336676845\r\n 20\r\n-66.43654861642364\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFAF\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.77546157192399\r\n 20\r\n-66.47313627063421\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB0\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.79469489406274\r\n 20\r\n-66.50774164920037\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB1\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.81715799321891\r\n 20\r\n-66.54017298411165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB2\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.84270552942671\r\n 20\r\n-66.57023850735769\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB3\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.87119216272037\r\n 20\r\n-66.59774645092804\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB4\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.9024725531341\r\n 20\r\n-66.62250504681232\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB5\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.93640136070212\r\n 20\r\n-66.64432252700011\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB6\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.96056345714349\r\n 20\r\n-66.65723759784854\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB7\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.98519790847367\r\n 20\r\n-66.66835206800972\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB8\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.01022800748847\r\n 20\r\n-66.67769016081135\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFB9\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.03557704698375\r\n 20\r\n-66.68527609958102\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBA\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.06116831975533\r\n 20\r\n-66.69113410764636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBB\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.08692511859906\r\n 20\r\n-66.69528840833503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBC\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.11277073631076\r\n 20\r\n-66.69776322497462\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBD\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.13862846568628\r\n 20\r\n-66.69858278089279\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBE\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.19093369517811\r\n 20\r\n-66.69520564529896\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFBF\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.24223163796263\r\n 20\r\n-66.68519535515559\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC0\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.29183798503427\r\n 20\r\n-66.66873358541991\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC1\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.33906842738747\r\n 20\r\n-66.64600201104918\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC2\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.38323865601667\r\n 20\r\n-66.61718230700059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC3\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.42366436191629\r\n 20\r\n-66.5824561482314\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC4\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.45966123608078\r\n 20\r\n-66.54200520969883\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC5\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.49054496950455\r\n 20\r\n-66.4960111663601\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC6\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.50902198552505\r\n 20\r\n-66.46011959638379\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC7\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.52373631132026\r\n 20\r\n-66.42301282280468\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC8\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.53465564911999\r\n 20\r\n-66.3849290416778\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFC9\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54174770115408\r\n 20\r\n-66.34610644905817\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCA\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54498016965235\r\n 20\r\n-66.30678324100086\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCB\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.54432075684463\r\n 20\r\n-66.26719761356087\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCC\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.53973716496073\r\n 20\r\n-66.22758776279325\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCD\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.5311970962305\r\n 20\r\n-66.18819188475304\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCE\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.51885934802395\r\n 20\r\n-66.14975686537551\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFCF\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.50300114286841\r\n 20\r\n-66.11312648390646\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD0\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.48376782072966\r\n 20\r\n-66.07849048974568\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD1\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.46130472157349\r\n 20\r\n-66.04603863229292\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD2\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.43575718536569\r\n 20\r\n-66.01596066094797\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD3\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.40727055207203\r\n 20\r\n-65.98844632511059\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD4\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.3759901616583\r\n 20\r\n-65.96368537418057\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD5\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.34206135409029\r\n 20\r\n-65.94186755755767\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD6\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.30610619787894\r\n 20\r\n-65.92334815071382\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD7\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.26894189389671\r\n 20\r\n-65.9086277690867\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD8\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.23081269403051\r\n 20\r\n-65.8977265987827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFD9\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.19196285016731\r\n 20\r\n-65.89066482590815\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDA\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.15263661419403\r\n 20\r\n-65.88746263656941\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDB\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.11307823799763\r\n 20\r\n-65.88814021687286\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDC\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.07353197346504\r\n 20\r\n-65.89271775292484\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDD\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n26.03424207248321\r\n 20\r\n-65.90121543083173\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDE\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.99580705310568\r\n 20\r\n-65.91355317903827\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFDF\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.95917667163664\r\n 20\r\n-65.92941138419381\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE0\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.92454067747585\r\n 20\r\n-65.94864470633256\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE1\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.89208882002309\r\n 20\r\n-65.97110780548873\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE2\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.86201084867814\r\n 20\r\n-65.99665534169654\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE3\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.83449651284077\r\n 20\r\n-66.02514197499019\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE4\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.80973556191075\r\n 20\r\n-66.05642236540392\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE5\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.78791774528785\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFE6\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n25.78791774528785\r\n 20\r\n-66.09035117297194\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\nFE8\r\n330\r\nFA4\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\nFE7\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n25.78791774528785\r\n 20\r\n-66.09035117297194\r\n 11\r\n25.76944072926735\r\n 21\r\n-66.12618622185045\r\n 72\r\n 1\r\n 10\r\n25.76944072926735\r\n 20\r\n-66.12618622185045\r\n 11\r\n25.75472640347214\r\n 21\r\n-66.16325262321685\r\n 72\r\n 1\r\n 10\r\n25.75472640347214\r\n 20\r\n-66.16325262321685\r\n 11\r\n25.74380706567241\r\n 21\r\n-66.20131218101609\r\n 72\r\n 1\r\n 10\r\n25.74380706567241\r\n 20\r\n-66.20131218101609\r\n 11\r\n25.73671501363832\r\n 21\r\n-66.24012669919317\r\n 72\r\n 1\r\n 10\r\n25.73671501363832\r\n 20\r\n-66.24012669919317\r\n 11\r\n25.73348254514005\r\n 21\r\n-66.27945798169304\r\n 72\r\n 1\r\n 10\r\n25.73348254514005\r\n 20\r\n-66.27945798169304\r\n 11\r\n25.73414195794778\r\n 21\r\n-66.31906783246066\r\n 72\r\n 1\r\n 10\r\n25.73414195794778\r\n 20\r\n-66.31906783246066\r\n 11\r\n25.73872554983167\r\n 21\r\n-66.35871805544099\r\n 72\r\n 1\r\n 10\r\n25.73872554983167\r\n 20\r\n-66.35871805544099\r\n 11\r\n25.7472656185619\r\n 21\r\n-66.39817045457902\r\n 72\r\n 1\r\n 10\r\n25.7472656185619\r\n 20\r\n-66.39817045457902\r\n 11\r\n25.75960336676845\r\n 21\r\n-66.43654861642364\r\n 72\r\n 1\r\n 10\r\n25.75960336676845\r\n 20\r\n-66.43654861642364\r\n 11\r\n25.77546157192399\r\n 21\r\n-66.47313627063421\r\n 72\r\n 1\r\n 10\r\n25.77546157192399\r\n 20\r\n-66.47313627063421\r\n 11\r\n25.79469489406274\r\n 21\r\n-66.50774164920037\r\n 72\r\n 1\r\n 10\r\n25.79469489406274\r\n 20\r\n-66.50774164920037\r\n 11\r\n25.81715799321891\r\n 21\r\n-66.54017298411165\r\n 72\r\n 1\r\n 10\r\n25.81715799321891\r\n 20\r\n-66.54017298411165\r\n 11\r\n25.84270552942671\r\n 21\r\n-66.57023850735769\r\n 72\r\n 1\r\n 10\r\n25.84270552942671\r\n 20\r\n-66.57023850735769\r\n 11\r\n25.87119216272037\r\n 21\r\n-66.59774645092804\r\n 72\r\n 1\r\n 10\r\n25.87119216272037\r\n 20\r\n-66.59774645092804\r\n 11\r\n25.9024725531341\r\n 21\r\n-66.62250504681232\r\n 72\r\n 1\r\n 10\r\n25.9024725531341\r\n 20\r\n-66.62250504681232\r\n 11\r\n25.93640136070212\r\n 21\r\n-66.64432252700011\r\n 72\r\n 1\r\n 10\r\n25.93640136070212\r\n 20\r\n-66.64432252700011\r\n 11\r\n25.96056345714349\r\n 21\r\n-66.65723759784854\r\n 72\r\n 1\r\n 10\r\n25.96056345714349\r\n 20\r\n-66.65723759784854\r\n 11\r\n25.98519790847367\r\n 21\r\n-66.66835206800972\r\n 72\r\n 1\r\n 10\r\n25.98519790847367\r\n 20\r\n-66.66835206800972\r\n 11\r\n26.01022800748847\r\n 21\r\n-66.67769016081135\r\n 72\r\n 1\r\n 10\r\n26.01022800748847\r\n 20\r\n-66.67769016081135\r\n 11\r\n26.03557704698375\r\n 21\r\n-66.68527609958102\r\n 72\r\n 1\r\n 10\r\n26.03557704698375\r\n 20\r\n-66.68527609958102\r\n 11\r\n26.06116831975533\r\n 21\r\n-66.69113410764636\r\n 72\r\n 1\r\n 10\r\n26.06116831975533\r\n 20\r\n-66.69113410764636\r\n 11\r\n26.08692511859906\r\n 21\r\n-66.69528840833503\r\n 72\r\n 1\r\n 10\r\n26.08692511859906\r\n 20\r\n-66.69528840833503\r\n 11\r\n26.11277073631076\r\n 21\r\n-66.69776322497462\r\n 72\r\n 1\r\n 10\r\n26.11277073631076\r\n 20\r\n-66.69776322497462\r\n 11\r\n26.13862846568628\r\n 21\r\n-66.69858278089279\r\n 72\r\n 1\r\n 10\r\n26.13862846568628\r\n 20\r\n-66.69858278089279\r\n 11\r\n26.19093369517811\r\n 21\r\n-66.69520564529896\r\n 72\r\n 1\r\n 10\r\n26.19093369517811\r\n 20\r\n-66.69520564529896\r\n 11\r\n26.24223163796263\r\n 21\r\n-66.68519535515559\r\n 72\r\n 1\r\n 10\r\n26.24223163796263\r\n 20\r\n-66.68519535515559\r\n 11\r\n26.29183798503427\r\n 21\r\n-66.66873358541991\r\n 72\r\n 1\r\n 10\r\n26.29183798503427\r\n 20\r\n-66.66873358541991\r\n 11\r\n26.33906842738747\r\n 21\r\n-66.64600201104918\r\n 72\r\n 1\r\n 10\r\n26.33906842738747\r\n 20\r\n-66.64600201104918\r\n 11\r\n26.38323865601667\r\n 21\r\n-66.61718230700059\r\n 72\r\n 1\r\n 10\r\n26.38323865601667\r\n 20\r\n-66.61718230700059\r\n 11\r\n26.42366436191629\r\n 21\r\n-66.5824561482314\r\n 72\r\n 1\r\n 10\r\n26.42366436191629\r\n 20\r\n-66.5824561482314\r\n 11\r\n26.45966123608078\r\n 21\r\n-66.54200520969883\r\n 72\r\n 1\r\n 10\r\n26.45966123608078\r\n 20\r\n-66.54200520969883\r\n 11\r\n26.49054496950455\r\n 21\r\n-66.4960111663601\r\n 72\r\n 1\r\n 10\r\n26.49054496950455\r\n 20\r\n-66.4960111663601\r\n 11\r\n26.50902198552505\r\n 21\r\n-66.46011959638379\r\n 72\r\n 1\r\n 10\r\n26.50902198552505\r\n 20\r\n-66.46011959638379\r\n 11\r\n26.52373631132026\r\n 21\r\n-66.42301282280468\r\n 72\r\n 1\r\n 10\r\n26.52373631132026\r\n 20\r\n-66.42301282280468\r\n 11\r\n26.53465564911999\r\n 21\r\n-66.3849290416778\r\n 72\r\n 1\r\n 10\r\n26.53465564911999\r\n 20\r\n-66.3849290416778\r\n 11\r\n26.54174770115408\r\n 21\r\n-66.34610644905817\r\n 72\r\n 1\r\n 10\r\n26.54174770115408\r\n 20\r\n-66.34610644905817\r\n 11\r\n26.54498016965235\r\n 21\r\n-66.30678324100086\r\n 72\r\n 1\r\n 10\r\n26.54498016965235\r\n 20\r\n-66.30678324100086\r\n 11\r\n26.54432075684463\r\n 21\r\n-66.26719761356087\r\n 72\r\n 1\r\n 10\r\n26.54432075684463\r\n 20\r\n-66.26719761356087\r\n 11\r\n26.53973716496073\r\n 21\r\n-66.22758776279325\r\n 72\r\n 1\r\n 10\r\n26.53973716496073\r\n 20\r\n-66.22758776279325\r\n 11\r\n26.5311970962305\r\n 21\r\n-66.18819188475304\r\n 72\r\n 1\r\n 10\r\n26.5311970962305\r\n 20\r\n-66.18819188475304\r\n 11\r\n26.51885934802395\r\n 21\r\n-66.14975686537551\r\n 72\r\n 1\r\n 10\r\n26.51885934802395\r\n 20\r\n-66.14975686537551\r\n 11\r\n26.50300114286841\r\n 21\r\n-66.11312648390646\r\n 72\r\n 1\r\n 10\r\n26.50300114286841\r\n 20\r\n-66.11312648390646\r\n 11\r\n26.48376782072966\r\n 21\r\n-66.07849048974568\r\n 72\r\n 1\r\n 10\r\n26.48376782072966\r\n 20\r\n-66.07849048974568\r\n 11\r\n26.46130472157349\r\n 21\r\n-66.04603863229292\r\n 72\r\n 1\r\n 10\r\n26.46130472157349\r\n 20\r\n-66.04603863229292\r\n 11\r\n26.43575718536569\r\n 21\r\n-66.01596066094797\r\n 72\r\n 1\r\n 10\r\n26.43575718536569\r\n 20\r\n-66.01596066094797\r\n 11\r\n26.40727055207203\r\n 21\r\n-65.98844632511059\r\n 72\r\n 1\r\n 10\r\n26.40727055207203\r\n 20\r\n-65.98844632511059\r\n 11\r\n26.3759901616583\r\n 21\r\n-65.96368537418057\r\n 72\r\n 1\r\n 10\r\n26.3759901616583\r\n 20\r\n-65.96368537418057\r\n 11\r\n26.34206135409029\r\n 21\r\n-65.94186755755767\r\n 72\r\n 1\r\n 10\r\n26.34206135409029\r\n 20\r\n-65.94186755755767\r\n 11\r\n26.30610619787894\r\n 21\r\n-65.92334815071382\r\n 72\r\n 1\r\n 10\r\n26.30610619787894\r\n 20\r\n-65.92334815071382\r\n 11\r\n26.26894189389671\r\n 21\r\n-65.9086277690867\r\n 72\r\n 1\r\n 10\r\n26.26894189389671\r\n 20\r\n-65.9086277690867\r\n 11\r\n26.23081269403051\r\n 21\r\n-65.8977265987827\r\n 72\r\n 1\r\n 10\r\n26.23081269403051\r\n 20\r\n-65.8977265987827\r\n 11\r\n26.19196285016731\r\n 21\r\n-65.89066482590815\r\n 72\r\n 1\r\n 10\r\n26.19196285016731\r\n 20\r\n-65.89066482590815\r\n 11\r\n26.15263661419403\r\n 21\r\n-65.88746263656941\r\n 72\r\n 1\r\n 10\r\n26.15263661419403\r\n 20\r\n-65.88746263656941\r\n 11\r\n26.11307823799763\r\n 21\r\n-65.88814021687286\r\n 72\r\n 1\r\n 10\r\n26.11307823799763\r\n 20\r\n-65.88814021687286\r\n 11\r\n26.07353197346504\r\n 21\r\n-65.89271775292484\r\n 72\r\n 1\r\n 10\r\n26.07353197346504\r\n 20\r\n-65.89271775292484\r\n 11\r\n26.03424207248321\r\n 21\r\n-65.90121543083173\r\n 72\r\n 1\r\n 10\r\n26.03424207248321\r\n 20\r\n-65.90121543083173\r\n 11\r\n25.99580705310568\r\n 21\r\n-65.91355317903827\r\n 72\r\n 1\r\n 10\r\n25.99580705310568\r\n 20\r\n-65.91355317903827\r\n 11\r\n25.95917667163664\r\n 21\r\n-65.92941138419381\r\n 72\r\n 1\r\n 10\r\n25.95917667163664\r\n 20\r\n-65.92941138419381\r\n 11\r\n25.92454067747585\r\n 21\r\n-65.94864470633256\r\n 72\r\n 1\r\n 10\r\n25.92454067747585\r\n 20\r\n-65.94864470633256\r\n 11\r\n25.89208882002309\r\n 21\r\n-65.97110780548873\r\n 72\r\n 1\r\n 10\r\n25.89208882002309\r\n 20\r\n-65.97110780548873\r\n 11\r\n25.86201084867814\r\n 21\r\n-65.99665534169654\r\n 72\r\n 1\r\n 10\r\n25.86201084867814\r\n 20\r\n-65.99665534169654\r\n 11\r\n25.83449651284077\r\n 21\r\n-66.02514197499019\r\n 72\r\n 1\r\n 10\r\n25.83449651284077\r\n 20\r\n-66.02514197499019\r\n 11\r\n25.80973556191075\r\n 21\r\n-66.05642236540392\r\n 72\r\n 1\r\n 10\r\n25.80973556191075\r\n 20\r\n-66.05642236540392\r\n 11\r\n25.78791774528785\r\n 21\r\n-66.09035117297194\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nPOLYLINE\r\n 5\r\nFE9\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDb2dPolyline\r\n 66\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFEA\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.69262152260334\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFEB\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.65343053354267\r\n 20\r\n-60.34118221945403\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFEC\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.61393069705471\r\n 20\r\n-60.33666221380516\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFED\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.57437837669021\r\n 20\r\n-60.33603005224103\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFEE\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.53502993599994\r\n 20\r\n-60.33925949282334\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFEF\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.49614173853465\r\n 20\r\n-60.34632429361385\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF0\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.45797014784511\r\n 20\r\n-60.35719821267427\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF1\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.42077152748206\r\n 20\r\n-60.37185500806635\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF2\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.38480224099627\r\n 20\r\n-60.39026843785182\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF3\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.35088083500058\r\n 20\r\n-60.41208625447472\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF4\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.319619957823\r\n 20\r\n-60.43684720540474\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF5\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.29116091220803\r\n 20\r\n-60.46436154124179\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF6\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.26564500090019\r\n 20\r\n-60.49443951258706\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF7\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.24321352664398\r\n 20\r\n-60.52689137003982\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF8\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.22400779218393\r\n 20\r\n-60.56152736420061\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFF9\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.20816910026453\r\n 20\r\n-60.59815774566965\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFA\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.19583875363031\r\n 20\r\n-60.63659276504718\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFB\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.18729868490008\r\n 20\r\n-60.6760451641852\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFC\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.18271509301619\r\n 20\r\n-60.71569538716554\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFD\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.18205568020847\r\n 20\r\n-60.75530523793316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFE\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.18528814870674\r\n 20\r\n-60.79463652043302\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\nFFF\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.19238020074082\r\n 20\r\n-60.8334510386101\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1000\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.20329953854056\r\n 20\r\n-60.87151059640935\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1001\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.21801386433576\r\n 20\r\n-60.90857699777575\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1002\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.23649088035626\r\n 20\r\n-60.94441204665426\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1003\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.25830869697916\r\n 20\r\n-60.97834085422227\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1004\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.28306964790918\r\n 20\r\n-61.009621244636\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1005\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.31058398374655\r\n 20\r\n-61.03810787792966\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1006\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.3406619550915\r\n 20\r\n-61.06365541413746\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1007\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.37311381254426\r\n 20\r\n-61.08611851329363\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1008\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.40774980670505\r\n 20\r\n-61.10535183543238\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1009\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.44438018817409\r\n 20\r\n-61.12121004058793\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100A\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.48281520755162\r\n 20\r\n-61.13354778879447\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100B\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.49589412229665\r\n 20\r\n-61.13681793802461\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100C\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.50902753952885\r\n 20\r\n-61.1396520673574\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100D\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.52220536619504\r\n 20\r\n-61.14205017679284\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100E\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.53541750924203\r\n 20\r\n-61.14401226633092\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n100F\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.54865387561666\r\n 20\r\n-61.14553833597165\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1010\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.56190437226574\r\n 20\r\n-61.14662838571503\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1011\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.57515890613609\r\n 20\r\n-61.14728241556106\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1012\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.58840738417453\r\n 20\r\n-61.14750042550973\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1013\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.61471021719527\r\n 20\r\n-61.146637805898\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1014\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.64086165441831\r\n 20\r\n-61.14405533002449\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1015\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.6667910444714\r\n 20\r\n-61.13976107233174\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1016\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.6924277359823\r\n 20\r\n-61.1337631072623\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1017\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.71770107757873\r\n 20\r\n-61.12606950925872\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1018\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.74254041788844\r\n 20\r\n-61.11668835276353\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1019\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76687510553918\r\n 20\r\n-61.10562771221929\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101A\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.7906344891587\r\n 20\r\n-61.09289566206853\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101B\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.85718101668672\r\n 20\r\n-61.04493616484066\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101C\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.91121013966159\r\n 20\r\n-60.98639914788074\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101D\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.95212233072447\r\n 20\r\n-60.91952930621587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101E\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.97931806251648\r\n 20\r\n-60.84657133487316\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n101F\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.99219780767876\r\n 20\r\n-60.76976992887972\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1020\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.99016203885247\r\n 20\r\n-60.69136978326266\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1021\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.97261122867873\r\n 20\r\n-60.61361559304908\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1022\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.9389458497987\r\n 20\r\n-60.53875205326609\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1023\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.91712803317581\r\n 20\r\n-60.50482324569808\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1024\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.89236708224579\r\n 20\r\n-60.47354285528434\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1025\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.86485274640841\r\n 20\r\n-60.44505622199068\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1026\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.83477477506346\r\n 20\r\n-60.41950868578288\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1027\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.80232291761071\r\n 20\r\n-60.39704558662671\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1028\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.76768692344992\r\n 20\r\n-60.37781226448796\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n1029\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.73105654198087\r\n 20\r\n-60.36195405933243\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n102A\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.69262152260334\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nVERTEX\r\n 5\r\n102B\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n100\r\nAcDbVertex\r\n100\r\nAcDb2dVertex\r\n 10\r\n20.69262152260334\r\n 20\r\n-60.34961631112587\r\n 30\r\n0.0\r\n 0\r\nSEQEND\r\n 5\r\n102D\r\n330\r\nFE9\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n370\r\n 0\r\n 0\r\nHATCH\r\n 5\r\n102C\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n 62\r\n 2\r\n100\r\nAcDbHatch\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n210\r\n0.0\r\n220\r\n0.0\r\n230\r\n1.0\r\n 2\r\nSOLID\r\n 70\r\n 1\r\n 71\r\n 0\r\n 91\r\n 1\r\n 92\r\n 1\r\n 93\r\n 64\r\n 72\r\n 1\r\n 10\r\n20.69262152260334\r\n 20\r\n-60.34961631112587\r\n 11\r\n20.65343053354267\r\n 21\r\n-60.34118221945403\r\n 72\r\n 1\r\n 10\r\n20.65343053354267\r\n 20\r\n-60.34118221945403\r\n 11\r\n20.61393069705471\r\n 21\r\n-60.33666221380516\r\n 72\r\n 1\r\n 10\r\n20.61393069705471\r\n 20\r\n-60.33666221380516\r\n 11\r\n20.57437837669021\r\n 21\r\n-60.33603005224103\r\n 72\r\n 1\r\n 10\r\n20.57437837669021\r\n 20\r\n-60.33603005224103\r\n 11\r\n20.53502993599994\r\n 21\r\n-60.33925949282334\r\n 72\r\n 1\r\n 10\r\n20.53502993599994\r\n 20\r\n-60.33925949282334\r\n 11\r\n20.49614173853465\r\n 21\r\n-60.34632429361385\r\n 72\r\n 1\r\n 10\r\n20.49614173853465\r\n 20\r\n-60.34632429361385\r\n 11\r\n20.45797014784511\r\n 21\r\n-60.35719821267427\r\n 72\r\n 1\r\n 10\r\n20.45797014784511\r\n 20\r\n-60.35719821267427\r\n 11\r\n20.42077152748206\r\n 21\r\n-60.37185500806635\r\n 72\r\n 1\r\n 10\r\n20.42077152748206\r\n 20\r\n-60.37185500806635\r\n 11\r\n20.38480224099627\r\n 21\r\n-60.39026843785182\r\n 72\r\n 1\r\n 10\r\n20.38480224099627\r\n 20\r\n-60.39026843785182\r\n 11\r\n20.35088083500058\r\n 21\r\n-60.41208625447472\r\n 72\r\n 1\r\n 10\r\n20.35088083500058\r\n 20\r\n-60.41208625447472\r\n 11\r\n20.319619957823\r\n 21\r\n-60.43684720540474\r\n 72\r\n 1\r\n 10\r\n20.319619957823\r\n 20\r\n-60.43684720540474\r\n 11\r\n20.29116091220803\r\n 21\r\n-60.46436154124179\r\n 72\r\n 1\r\n 10\r\n20.29116091220803\r\n 20\r\n-60.46436154124179\r\n 11\r\n20.26564500090019\r\n 21\r\n-60.49443951258706\r\n 72\r\n 1\r\n 10\r\n20.26564500090019\r\n 20\r\n-60.49443951258706\r\n 11\r\n20.24321352664398\r\n 21\r\n-60.52689137003982\r\n 72\r\n 1\r\n 10\r\n20.24321352664398\r\n 20\r\n-60.52689137003982\r\n 11\r\n20.22400779218393\r\n 21\r\n-60.56152736420061\r\n 72\r\n 1\r\n 10\r\n20.22400779218393\r\n 20\r\n-60.56152736420061\r\n 11\r\n20.20816910026453\r\n 21\r\n-60.59815774566965\r\n 72\r\n 1\r\n 10\r\n20.20816910026453\r\n 20\r\n-60.59815774566965\r\n 11\r\n20.19583875363031\r\n 21\r\n-60.63659276504718\r\n 72\r\n 1\r\n 10\r\n20.19583875363031\r\n 20\r\n-60.63659276504718\r\n 11\r\n20.18729868490008\r\n 21\r\n-60.6760451641852\r\n 72\r\n 1\r\n 10\r\n20.18729868490008\r\n 20\r\n-60.6760451641852\r\n 11\r\n20.18271509301619\r\n 21\r\n-60.71569538716554\r\n 72\r\n 1\r\n 10\r\n20.18271509301619\r\n 20\r\n-60.71569538716554\r\n 11\r\n20.18205568020847\r\n 21\r\n-60.75530523793316\r\n 72\r\n 1\r\n 10\r\n20.18205568020847\r\n 20\r\n-60.75530523793316\r\n 11\r\n20.18528814870674\r\n 21\r\n-60.79463652043302\r\n 72\r\n 1\r\n 10\r\n20.18528814870674\r\n 20\r\n-60.79463652043302\r\n 11\r\n20.19238020074082\r\n 21\r\n-60.8334510386101\r\n 72\r\n 1\r\n 10\r\n20.19238020074082\r\n 20\r\n-60.8334510386101\r\n 11\r\n20.20329953854056\r\n 21\r\n-60.87151059640935\r\n 72\r\n 1\r\n 10\r\n20.20329953854056\r\n 20\r\n-60.87151059640935\r\n 11\r\n20.21801386433576\r\n 21\r\n-60.90857699777575\r\n 72\r\n 1\r\n 10\r\n20.21801386433576\r\n 20\r\n-60.90857699777575\r\n 11\r\n20.23649088035626\r\n 21\r\n-60.94441204665426\r\n 72\r\n 1\r\n 10\r\n20.23649088035626\r\n 20\r\n-60.94441204665426\r\n 11\r\n20.25830869697916\r\n 21\r\n-60.97834085422227\r\n 72\r\n 1\r\n 10\r\n20.25830869697916\r\n 20\r\n-60.97834085422227\r\n 11\r\n20.28306964790918\r\n 21\r\n-61.009621244636\r\n 72\r\n 1\r\n 10\r\n20.28306964790918\r\n 20\r\n-61.009621244636\r\n 11\r\n20.31058398374655\r\n 21\r\n-61.03810787792966\r\n 72\r\n 1\r\n 10\r\n20.31058398374655\r\n 20\r\n-61.03810787792966\r\n 11\r\n20.3406619550915\r\n 21\r\n-61.06365541413746\r\n 72\r\n 1\r\n 10\r\n20.3406619550915\r\n 20\r\n-61.06365541413746\r\n 11\r\n20.37311381254426\r\n 21\r\n-61.08611851329363\r\n 72\r\n 1\r\n 10\r\n20.37311381254426\r\n 20\r\n-61.08611851329363\r\n 11\r\n20.40774980670505\r\n 21\r\n-61.10535183543238\r\n 72\r\n 1\r\n 10\r\n20.40774980670505\r\n 20\r\n-61.10535183543238\r\n 11\r\n20.44438018817409\r\n 21\r\n-61.12121004058793\r\n 72\r\n 1\r\n 10\r\n20.44438018817409\r\n 20\r\n-61.12121004058793\r\n 11\r\n20.48281520755162\r\n 21\r\n-61.13354778879447\r\n 72\r\n 1\r\n 10\r\n20.48281520755162\r\n 20\r\n-61.13354778879447\r\n 11\r\n20.49589412229665\r\n 21\r\n-61.13681793802461\r\n 72\r\n 1\r\n 10\r\n20.49589412229665\r\n 20\r\n-61.13681793802461\r\n 11\r\n20.50902753952885\r\n 21\r\n-61.1396520673574\r\n 72\r\n 1\r\n 10\r\n20.50902753952885\r\n 20\r\n-61.1396520673574\r\n 11\r\n20.52220536619504\r\n 21\r\n-61.14205017679284\r\n 72\r\n 1\r\n 10\r\n20.52220536619504\r\n 20\r\n-61.14205017679284\r\n 11\r\n20.53541750924203\r\n 21\r\n-61.14401226633092\r\n 72\r\n 1\r\n 10\r\n20.53541750924203\r\n 20\r\n-61.14401226633092\r\n 11\r\n20.54865387561666\r\n 21\r\n-61.14553833597165\r\n 72\r\n 1\r\n 10\r\n20.54865387561666\r\n 20\r\n-61.14553833597165\r\n 11\r\n20.56190437226574\r\n 21\r\n-61.14662838571503\r\n 72\r\n 1\r\n 10\r\n20.56190437226574\r\n 20\r\n-61.14662838571503\r\n 11\r\n20.57515890613609\r\n 21\r\n-61.14728241556106\r\n 72\r\n 1\r\n 10\r\n20.57515890613609\r\n 20\r\n-61.14728241556106\r\n 11\r\n20.58840738417453\r\n 21\r\n-61.14750042550973\r\n 72\r\n 1\r\n 10\r\n20.58840738417453\r\n 20\r\n-61.14750042550973\r\n 11\r\n20.61471021719527\r\n 21\r\n-61.146637805898\r\n 72\r\n 1\r\n 10\r\n20.61471021719527\r\n 20\r\n-61.146637805898\r\n 11\r\n20.64086165441831\r\n 21\r\n-61.14405533002449\r\n 72\r\n 1\r\n 10\r\n20.64086165441831\r\n 20\r\n-61.14405533002449\r\n 11\r\n20.6667910444714\r\n 21\r\n-61.13976107233174\r\n 72\r\n 1\r\n 10\r\n20.6667910444714\r\n 20\r\n-61.13976107233174\r\n 11\r\n20.6924277359823\r\n 21\r\n-61.1337631072623\r\n 72\r\n 1\r\n 10\r\n20.6924277359823\r\n 20\r\n-61.1337631072623\r\n 11\r\n20.71770107757873\r\n 21\r\n-61.12606950925872\r\n 72\r\n 1\r\n 10\r\n20.71770107757873\r\n 20\r\n-61.12606950925872\r\n 11\r\n20.74254041788844\r\n 21\r\n-61.11668835276353\r\n 72\r\n 1\r\n 10\r\n20.74254041788844\r\n 20\r\n-61.11668835276353\r\n 11\r\n20.76687510553918\r\n 21\r\n-61.10562771221929\r\n 72\r\n 1\r\n 10\r\n20.76687510553918\r\n 20\r\n-61.10562771221929\r\n 11\r\n20.7906344891587\r\n 21\r\n-61.09289566206853\r\n 72\r\n 1\r\n 10\r\n20.7906344891587\r\n 20\r\n-61.09289566206853\r\n 11\r\n20.85718101668672\r\n 21\r\n-61.04493616484066\r\n 72\r\n 1\r\n 10\r\n20.85718101668672\r\n 20\r\n-61.04493616484066\r\n 11\r\n20.91121013966159\r\n 21\r\n-60.98639914788074\r\n 72\r\n 1\r\n 10\r\n20.91121013966159\r\n 20\r\n-60.98639914788074\r\n 11\r\n20.95212233072447\r\n 21\r\n-60.91952930621587\r\n 72\r\n 1\r\n 10\r\n20.95212233072447\r\n 20\r\n-60.91952930621587\r\n 11\r\n20.97931806251648\r\n 21\r\n-60.84657133487316\r\n 72\r\n 1\r\n 10\r\n20.97931806251648\r\n 20\r\n-60.84657133487316\r\n 11\r\n20.99219780767876\r\n 21\r\n-60.76976992887972\r\n 72\r\n 1\r\n 10\r\n20.99219780767876\r\n 20\r\n-60.76976992887972\r\n 11\r\n20.99016203885247\r\n 21\r\n-60.69136978326266\r\n 72\r\n 1\r\n 10\r\n20.99016203885247\r\n 20\r\n-60.69136978326266\r\n 11\r\n20.97261122867873\r\n 21\r\n-60.61361559304908\r\n 72\r\n 1\r\n 10\r\n20.97261122867873\r\n 20\r\n-60.61361559304908\r\n 11\r\n20.9389458497987\r\n 21\r\n-60.53875205326609\r\n 72\r\n 1\r\n 10\r\n20.9389458497987\r\n 20\r\n-60.53875205326609\r\n 11\r\n20.91712803317581\r\n 21\r\n-60.50482324569808\r\n 72\r\n 1\r\n 10\r\n20.91712803317581\r\n 20\r\n-60.50482324569808\r\n 11\r\n20.89236708224579\r\n 21\r\n-60.47354285528434\r\n 72\r\n 1\r\n 10\r\n20.89236708224579\r\n 20\r\n-60.47354285528434\r\n 11\r\n20.86485274640841\r\n 21\r\n-60.44505622199068\r\n 72\r\n 1\r\n 10\r\n20.86485274640841\r\n 20\r\n-60.44505622199068\r\n 11\r\n20.83477477506346\r\n 21\r\n-60.41950868578288\r\n 72\r\n 1\r\n 10\r\n20.83477477506346\r\n 20\r\n-60.41950868578288\r\n 11\r\n20.80232291761071\r\n 21\r\n-60.39704558662671\r\n 72\r\n 1\r\n 10\r\n20.80232291761071\r\n 20\r\n-60.39704558662671\r\n 11\r\n20.76768692344992\r\n 21\r\n-60.37781226448796\r\n 72\r\n 1\r\n 10\r\n20.76768692344992\r\n 20\r\n-60.37781226448796\r\n 11\r\n20.73105654198087\r\n 21\r\n-60.36195405933243\r\n 72\r\n 1\r\n 10\r\n20.73105654198087\r\n 20\r\n-60.36195405933243\r\n 11\r\n20.69262152260334\r\n 21\r\n-60.34961631112587\r\n 97\r\n 0\r\n 75\r\n 2\r\n 76\r\n 1\r\n 98\r\n 0\r\n 0\r\nINSERT\r\n 5\r\n102F\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 6\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nINSERT\r\n 5\r\n1115\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 7\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nINSERT\r\n 5\r\n11FB\r\n330\r\n1F\r\n100\r\nAcDbEntity\r\n 8\r\nGraphics\r\n100\r\nAcDbBlockReference\r\n 2\r\nblock 8\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 30\r\n0.0\r\n 0\r\nENDSEC\r\n 0\r\nSECTION\r\n 2\r\nOBJECTS\r\n 0\r\nDICTIONARY\r\n 5\r\nC\r\n330\r\n0\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\nACAD_GROUP\r\n350\r\nD\r\n 3\r\nACAD_LAYOUT\r\n350\r\n1A\r\n 3\r\nACAD_MATERIAL\r\n350\r\n3B\r\n 3\r\nACAD_MLEADERSTYLE\r\n350\r\n1219\r\n 3\r\nACAD_MLINESTYLE\r\n350\r\n17\r\n 3\r\nACAD_PLOTSETTINGS\r\n350\r\n19\r\n 3\r\nACAD_PLOTSTYLENAME\r\n350\r\nE\r\n 3\r\nACAD_TABLESTYLE\r\n350\r\n1218\r\n 3\r\nACAD_VISUALSTYLE\r\n350\r\n2A\r\n 0\r\nSUN\r\n 5\r\n3F\r\n330\r\n29\r\n100\r\nAcDbSun\r\n 90\r\n 1\r\n290\r\n 0\r\n 63\r\n 7\r\n421\r\n 16777215\r\n 40\r\n1.0\r\n291\r\n 1\r\n 91\r\n 2455826\r\n 92\r\n 54000000\r\n292\r\n 0\r\n 70\r\n 2\r\n 71\r\n 256\r\n280\r\n 1\r\n 0\r\nDICTIONARY\r\n 5\r\nD\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 0\r\nDICTIONARY\r\n 5\r\n1A\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\nLayout1\r\n350\r\n1E\r\n 3\r\nLayout2\r\n350\r\n26\r\n 3\r\nModel\r\n350\r\n22\r\n 0\r\nDICTIONARY\r\n 5\r\n3B\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\nByBlock\r\n350\r\n3D\r\n 3\r\nByLayer\r\n350\r\n3C\r\n 3\r\nGlobal\r\n350\r\n3E\r\n 0\r\nDICTIONARY\r\n 5\r\n1219\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 0\r\nDICTIONARY\r\n 5\r\n17\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\nStandard\r\n350\r\n18\r\n 0\r\nDICTIONARY\r\n 5\r\n19\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 0\r\nACDBDICTIONARYWDFLT\r\n 5\r\nE\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\nNormal\r\n350\r\nF\r\n100\r\nAcDbDictionaryWithDefault\r\n340\r\nF\r\n 0\r\nDICTIONARY\r\n 5\r\n1218\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 0\r\nDICTIONARY\r\n 5\r\n2A\r\n102\r\n{ACAD_REACTORS\r\n330\r\nC\r\n102\r\n}\r\n330\r\nC\r\n100\r\nAcDbDictionary\r\n281\r\n 1\r\n 3\r\n2dWireframe\r\n350\r\n2F\r\n 3\r\n3D Hidden\r\n350\r\n31\r\n 3\r\n3dWireframe\r\n350\r\n30\r\n 3\r\nBasic\r\n350\r\n32\r\n 3\r\nBrighten\r\n350\r\n36\r\n 3\r\nColorChange\r\n350\r\n3A\r\n 3\r\nConceptual\r\n350\r\n34\r\n 3\r\nDim\r\n350\r\n35\r\n 3\r\nFacepattern\r\n350\r\n39\r\n 3\r\nFlat\r\n350\r\n2B\r\n 3\r\nFlatWithEdges\r\n350\r\n2C\r\n 3\r\nGouraud\r\n350\r\n2D\r\n 3\r\nGouraudWithEdges\r\n350\r\n2E\r\n 3\r\nLinepattern\r\n350\r\n38\r\n 3\r\nRealistic\r\n350\r\n33\r\n 3\r\nThicken\r\n350\r\n37\r\n 0\r\nLAYOUT\r\n 5\r\n1E\r\n102\r\n{ACAD_REACTORS\r\n330\r\n1A\r\n102\r\n}\r\n330\r\n1A\r\n100\r\nAcDbPlotSettings\r\n 1\r\n\r\n 2\r\nnone_device\r\n 4\r\n\r\n 6\r\n\r\n 40\r\n0.0\r\n 41\r\n0.0\r\n 42\r\n0.0\r\n 43\r\n0.0\r\n 44\r\n0.0\r\n 45\r\n0.0\r\n 46\r\n0.0\r\n 47\r\n0.0\r\n 48\r\n0.0\r\n 49\r\n0.0\r\n140\r\n0.0\r\n141\r\n0.0\r\n142\r\n1.0\r\n143\r\n1.0\r\n 70\r\n 688\r\n 72\r\n 0\r\n 73\r\n 0\r\n 74\r\n 5\r\n 7\r\n\r\n 75\r\n 16\r\n 76\r\n 0\r\n 77\r\n 2\r\n 78\r\n 300\r\n147\r\n1.0\r\n148\r\n0.0\r\n149\r\n0.0\r\n100\r\nAcDbLayout\r\n 1\r\nLayout1\r\n 70\r\n 1\r\n 71\r\n 1\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 11\r\n12.0\r\n 21\r\n9.0\r\n 12\r\n0.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 14\r\n1.000000000000000E+20\r\n 24\r\n1.000000000000000E+20\r\n 34\r\n1.000000000000000E+20\r\n 15\r\n-1.000000000000000E+20\r\n 25\r\n-1.000000000000000E+20\r\n 35\r\n-1.000000000000000E+20\r\n146\r\n0.0\r\n 13\r\n0.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 16\r\n1.0\r\n 26\r\n0.0\r\n 36\r\n0.0\r\n 17\r\n0.0\r\n 27\r\n1.0\r\n 37\r\n0.0\r\n 76\r\n 0\r\n330\r\n1B\r\n 0\r\nLAYOUT\r\n 5\r\n26\r\n102\r\n{ACAD_REACTORS\r\n330\r\n1A\r\n102\r\n}\r\n330\r\n1A\r\n100\r\nAcDbPlotSettings\r\n 1\r\n\r\n 2\r\nnone_device\r\n 4\r\n\r\n 6\r\n\r\n 40\r\n0.0\r\n 41\r\n0.0\r\n 42\r\n0.0\r\n 43\r\n0.0\r\n 44\r\n0.0\r\n 45\r\n0.0\r\n 46\r\n0.0\r\n 47\r\n0.0\r\n 48\r\n0.0\r\n 49\r\n0.0\r\n140\r\n0.0\r\n141\r\n0.0\r\n142\r\n1.0\r\n143\r\n1.0\r\n 70\r\n 688\r\n 72\r\n 0\r\n 73\r\n 0\r\n 74\r\n 5\r\n 7\r\n\r\n 75\r\n 16\r\n 76\r\n 0\r\n 77\r\n 2\r\n 78\r\n 300\r\n147\r\n1.0\r\n148\r\n0.0\r\n149\r\n0.0\r\n100\r\nAcDbLayout\r\n 1\r\nLayout2\r\n 70\r\n 1\r\n 71\r\n 2\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 11\r\n0.0\r\n 21\r\n0.0\r\n 12\r\n0.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 14\r\n0.0\r\n 24\r\n0.0\r\n 34\r\n0.0\r\n 15\r\n0.0\r\n 25\r\n0.0\r\n 35\r\n0.0\r\n146\r\n0.0\r\n 13\r\n0.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 16\r\n1.0\r\n 26\r\n0.0\r\n 36\r\n0.0\r\n 17\r\n0.0\r\n 27\r\n1.0\r\n 37\r\n0.0\r\n 76\r\n 0\r\n330\r\n23\r\n 0\r\nLAYOUT\r\n 5\r\n22\r\n102\r\n{ACAD_REACTORS\r\n330\r\n1A\r\n102\r\n}\r\n330\r\n1A\r\n100\r\nAcDbPlotSettings\r\n 1\r\n\r\n 2\r\nnone_device\r\n 4\r\n\r\n 6\r\n\r\n 40\r\n0.0\r\n 41\r\n0.0\r\n 42\r\n0.0\r\n 43\r\n0.0\r\n 44\r\n0.0\r\n 45\r\n0.0\r\n 46\r\n0.0\r\n 47\r\n0.0\r\n 48\r\n0.0\r\n 49\r\n0.0\r\n140\r\n0.0\r\n141\r\n0.0\r\n142\r\n1.0\r\n143\r\n1.0\r\n 70\r\n 1712\r\n 72\r\n 0\r\n 73\r\n 0\r\n 74\r\n 0\r\n 7\r\n\r\n 75\r\n 0\r\n 76\r\n 0\r\n 77\r\n 2\r\n 78\r\n 300\r\n147\r\n1.0\r\n148\r\n0.0\r\n149\r\n0.0\r\n100\r\nAcDbLayout\r\n 1\r\nModel\r\n 70\r\n 1\r\n 71\r\n 0\r\n 10\r\n0.0\r\n 20\r\n0.0\r\n 11\r\n12.0\r\n 21\r\n9.0\r\n 12\r\n0.0\r\n 22\r\n0.0\r\n 32\r\n0.0\r\n 14\r\n1.000000000000000E+20\r\n 24\r\n1.000000000000000E+20\r\n 34\r\n1.000000000000000E+20\r\n 15\r\n-1.000000000000000E+20\r\n 25\r\n-1.000000000000000E+20\r\n 35\r\n-1.000000000000000E+20\r\n146\r\n0.0\r\n 13\r\n0.0\r\n 23\r\n0.0\r\n 33\r\n0.0\r\n 16\r\n1.0\r\n 26\r\n0.0\r\n 36\r\n0.0\r\n 17\r\n0.0\r\n 27\r\n1.0\r\n 37\r\n0.0\r\n 76\r\n 0\r\n330\r\n1F\r\n331\r\n29\r\n 0\r\nMATERIAL\r\n 5\r\n3D\r\n102\r\n{ACAD_REACTORS\r\n330\r\n3B\r\n102\r\n}\r\n330\r\n3B\r\n100\r\nAcDbMaterial\r\n 1\r\nByBlock\r\n 72\r\n 1\r\n 94\r\n 127\r\n 0\r\nMATERIAL\r\n 5\r\n3C\r\n102\r\n{ACAD_REACTORS\r\n330\r\n3B\r\n102\r\n}\r\n330\r\n3B\r\n100\r\nAcDbMaterial\r\n 1\r\nByLayer\r\n 72\r\n 1\r\n 94\r\n 127\r\n 0\r\nMATERIAL\r\n 5\r\n3E\r\n102\r\n{ACAD_REACTORS\r\n330\r\n3B\r\n102\r\n}\r\n330\r\n3B\r\n100\r\nAcDbMaterial\r\n 1\r\nGlobal\r\n 72\r\n 1\r\n 94\r\n 127\r\n 0\r\nMLINESTYLE\r\n 5\r\n18\r\n102\r\n{ACAD_REACTORS\r\n330\r\n17\r\n102\r\n}\r\n330\r\n17\r\n100\r\nAcDbMlineStyle\r\n 2\r\nStandard\r\n 70\r\n 0\r\n 3\r\n\r\n 62\r\n 256\r\n 51\r\n90.0\r\n 52\r\n90.0\r\n 71\r\n 2\r\n 49\r\n0.5\r\n 62\r\n 256\r\n 6\r\nBYLAYER\r\n 49\r\n-0.5\r\n 62\r\n 256\r\n 6\r\nBYLAYER\r\n 0\r\nACDBPLACEHOLDER\r\n 5\r\nF\r\n102\r\n{ACAD_REACTORS\r\n330\r\nE\r\n102\r\n}\r\n330\r\nE\r\n 0\r\nVISUALSTYLE\r\n 5\r\n2F\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\n2dWireframe\r\n 70\r\n 4\r\n177\r\n 2\r\n291\r\n 0\r\n 71\r\n 0\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 257\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n31\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\n3D Hidden\r\n 70\r\n 6\r\n177\r\n 2\r\n291\r\n 0\r\n 71\r\n 1\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 2\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 2\r\n176\r\n 1\r\n 91\r\n 2\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 2\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n40.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 257\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 3\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n30\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\n3dWireframe\r\n 70\r\n 5\r\n177\r\n 2\r\n291\r\n 0\r\n 71\r\n 0\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 257\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n32\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nBasic\r\n 70\r\n 7\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 1\r\n176\r\n 1\r\n 72\r\n 0\r\n176\r\n 1\r\n 73\r\n 1\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 0\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n36\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nBrighten\r\n 70\r\n 12\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n50.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n3A\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nColorChange\r\n 70\r\n 16\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 3\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 8\r\n421\r\n 8421504\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 8\r\n424\r\n 8421504\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n34\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nConceptual\r\n 70\r\n 9\r\n177\r\n 2\r\n291\r\n 0\r\n 71\r\n 3\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 2\r\n176\r\n 1\r\n 91\r\n 2\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n40.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 3\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n35\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nDim\r\n 70\r\n 11\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n-50.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n39\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nFacepattern\r\n 70\r\n 15\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n2B\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nFlat\r\n 70\r\n 0\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 1\r\n176\r\n 1\r\n 73\r\n 1\r\n176\r\n 1\r\n 90\r\n 2\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 0\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 13\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n2C\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nFlatWithEdges\r\n 70\r\n 1\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 1\r\n176\r\n 1\r\n 73\r\n 1\r\n176\r\n 1\r\n 90\r\n 2\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 257\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 13\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n2D\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nGouraud\r\n 70\r\n 2\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 1\r\n176\r\n 1\r\n 90\r\n 2\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 0\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 13\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n2E\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nGouraudWithEdges\r\n 70\r\n 3\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 1\r\n176\r\n 1\r\n 90\r\n 2\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 0\r\n176\r\n 1\r\n 66\r\n 257\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 13\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n38\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nLinepattern\r\n 70\r\n 14\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 7\r\n176\r\n 1\r\n175\r\n 7\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n33\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nRealistic\r\n 70\r\n 8\r\n177\r\n 2\r\n291\r\n 0\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 0\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 8\r\n176\r\n 1\r\n 66\r\n 8\r\n424\r\n 7895160\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 13\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nVISUALSTYLE\r\n 5\r\n37\r\n102\r\n{ACAD_REACTORS\r\n330\r\n2A\r\n102\r\n}\r\n330\r\n2A\r\n100\r\nAcDbVisualStyle\r\n 2\r\nThicken\r\n 70\r\n 13\r\n177\r\n 2\r\n291\r\n 1\r\n 71\r\n 2\r\n176\r\n 1\r\n 72\r\n 2\r\n176\r\n 1\r\n 73\r\n 0\r\n176\r\n 1\r\n 90\r\n 0\r\n176\r\n 1\r\n 40\r\n-0.6\r\n176\r\n 1\r\n 41\r\n-30.0\r\n176\r\n 1\r\n 62\r\n 5\r\n 63\r\n 7\r\n421\r\n 16777215\r\n176\r\n 1\r\n 74\r\n 1\r\n176\r\n 1\r\n 91\r\n 4\r\n176\r\n 1\r\n 64\r\n 7\r\n176\r\n 1\r\n 65\r\n 257\r\n176\r\n 1\r\n 75\r\n 1\r\n176\r\n 1\r\n175\r\n 1\r\n176\r\n 1\r\n 42\r\n1.0\r\n176\r\n 1\r\n 92\r\n 12\r\n176\r\n 1\r\n 66\r\n 7\r\n176\r\n 1\r\n 43\r\n1.0\r\n176\r\n 1\r\n 76\r\n 1\r\n176\r\n 1\r\n 77\r\n 6\r\n176\r\n 1\r\n 78\r\n 2\r\n176\r\n 1\r\n 67\r\n 7\r\n176\r\n 1\r\n 79\r\n 5\r\n176\r\n 1\r\n170\r\n 0\r\n176\r\n 1\r\n171\r\n 0\r\n176\r\n 1\r\n290\r\n 0\r\n176\r\n 1\r\n 93\r\n 1\r\n176\r\n 1\r\n 44\r\n0.0\r\n176\r\n 1\r\n173\r\n 0\r\n176\r\n 1\r\n 0\r\nENDSEC\r\n 0\r\nEOF\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.cproject", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\n\t\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.mxproject", "content": "[PreviousLibFiles]\r\nLibFiles=Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Drivers/CMSIS/Include/core_cm7.h;Drivers/CMSIS/Include/tz_context.h;Drivers/CMSIS/Include/core_cm3.h;Drivers/CMSIS/Include/cmsis_compiler.h;Drivers/CMSIS/Include/cmsis_armclang.h;Drivers/CMSIS/Include/core_cm35p.h;Drivers/CMSIS/Include/mpu_armv7.h;Drivers/CMSIS/Include/cmsis_armcc.h;Drivers/CMSIS/Include/core_cm4.h;Drivers/CMSIS/Include/core_cm0.h;Drivers/CMSIS/Include/cmsis_iccarm.h;Drivers/CMSIS/Include/core_armv81mml.h;Drivers/CMSIS/Include/core_armv8mml.h;Drivers/CMSIS/Include/core_sc000.h;Drivers/CMSIS/Include/core_cm1.h;Drivers/CMSIS/Include/mpu_armv8.h;Drivers/CMSIS/Include/core_sc300.h;Drivers/CMSIS/Include/cmsis_gcc.h;Drivers/CMSIS/Include/cmsis_version.h;Drivers/CMSIS/Include/core_cm23.h;Drivers/CMSIS/Include/core_cm33.h;Drivers/CMSIS/Include/core_cm0plus.h;Drivers/CMSIS/Include/core_armv8mbl.h;Drivers/CMSIS/Include/cmsis_armclang_ltm.h;\r\n\r\n[PreviousUsedCubeIDEFiles]\r\nSourceFiles=Core/Src/main.c;Core/Src/gpio.c;Core/Src/adc.c;Core/Src/dac.c;Core/Src/dma.c;Core/Src/tim.c;Core/Src/stm32g4xx_it.c;Core/Src/stm32g4xx_hal_msp.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;;;\r\nHeaderPath=Drivers/STM32G4xx_HAL_Driver/Inc;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy;Drivers/CMSIS/Device/ST/STM32G4xx/Include;Drivers/CMSIS/Include;Core/Inc;\r\nCDefines=USE_HAL_DRIVER;STM32G431xx;USE_HAL_DRIVER;USE_HAL_DRIVER;\r\n\r\n[PreviousGenFiles]\r\nAdvancedFolderStructure=true\r\nHeaderFileListSize=8\r\nHeaderFiles#0=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/gpio.h\r\nHeaderFiles#1=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/adc.h\r\nHeaderFiles#2=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/dac.h\r\nHeaderFiles#3=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/dma.h\r\nHeaderFiles#4=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/tim.h\r\nHeaderFiles#5=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/stm32g4xx_it.h\r\nHeaderFiles#6=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/stm32g4xx_hal_conf.h\r\nHeaderFiles#7=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc/main.h\r\nHeaderFolderListSize=1\r\nHeaderPath#0=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Inc\r\nHeaderFiles=;\r\nSourceFileListSize=8\r\nSourceFiles#0=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/gpio.c\r\nSourceFiles#1=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/adc.c\r\nSourceFiles#2=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/dac.c\r\nSourceFiles#3=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/dma.c\r\nSourceFiles#4=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/tim.c\r\nSourceFiles#5=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/stm32g4xx_it.c\r\nSourceFiles#6=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/stm32g4xx_hal_msp.c\r\nSourceFiles#7=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src/main.c\r\nSourceFolderListSize=1\r\nSourcePath#0=/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/Core/Src\r\nSourceFiles=;\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.project", "content": "\n\n\t2OPFM_G431\n\t\n\t\n\t\n\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.genmakebuilder\n\t\t\tclean,full,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigBuilder\n\t\t\tfull,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\tcom.st.stm32cube.ide.mcu.MCUProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeProjectNature\n\t\torg.eclipse.cdt.core.cnature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAev2ProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUAdvancedStructureProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUSingleCpuProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCURootProjectNature\n\t\torg.eclipse.cdt.managedbuilder.core.managedBuildNature\n\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigNature\n\t\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.settings/language.settings.xml", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.settings/org.eclipse.cdt.core.prefs", "content": "doxygen/doxygen_new_line_after_brief=true\ndoxygen/doxygen_use_brief_tag=false\ndoxygen/doxygen_use_javadoc_tags=true\ndoxygen/doxygen_use_pre_tag=false\ndoxygen/doxygen_use_structural_commands=false\neclipse.preferences.version=1\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/.settings/stm32cubeide.project.prefs", "content": "66BE74F758C12D739921AEA421D593D3=5\n8DF89ED150041C4CBC7CB9A9CAA90856=06E11EC06D32D2F937CB0888ADAEEC49\nDC22A860405A8BF2F2C095E5B6529F12=06E11EC06D32D2F937CB0888ADAEEC49\neclipse.preferences.version=1\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/2OPFM_G431.ioc", "content": "#MicroXplorer Configuration settings - do not modify\nADC1.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_1\nADC1.Channel-1\\#ChannelRegularConversion=ADC_CHANNEL_2\nADC1.Channel-2\\#ChannelRegularConversion=ADC_CHANNEL_3\nADC1.Channel-3\\#ChannelRegularConversion=ADC_CHANNEL_4\nADC1.Channel-4\\#ChannelRegularConversion=ADC_CHANNEL_15\nADC1.Channel-5\\#ChannelRegularConversion=ADC_CHANNEL_VREFINT\nADC1.DMAContinuousRequests=ENABLE\nADC1.EOCSelection=ADC_EOC_SEQ_CONV\nADC1.ExternalTrigConv=ADC_EXTERNALTRIG_T3_TRGO\nADC1.IPParameters=Rank-0\\#ChannelRegularConversion,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,NbrOfConversionFlag,master,EOCSelection,Rank-1\\#ChannelRegularConversion,Channel-1\\#ChannelRegularConversion,SamplingTime-1\\#ChannelRegularConversion,OffsetNumber-1\\#ChannelRegularConversion,Rank-2\\#ChannelRegularConversion,Channel-2\\#ChannelRegularConversion,SamplingTime-2\\#ChannelRegularConversion,OffsetNumber-2\\#ChannelRegularConversion,Rank-3\\#ChannelRegularConversion,Channel-3\\#ChannelRegularConversion,SamplingTime-3\\#ChannelRegularConversion,OffsetNumber-3\\#ChannelRegularConversion,Rank-4\\#ChannelRegularConversion,Channel-4\\#ChannelRegularConversion,SamplingTime-4\\#ChannelRegularConversion,OffsetNumber-4\\#ChannelRegularConversion,Rank-5\\#ChannelRegularConversion,Channel-5\\#ChannelRegularConversion,SamplingTime-5\\#ChannelRegularConversion,OffsetNumber-5\\#ChannelRegularConversion,NbrOfConversion,DMAContinuousRequests,ExternalTrigConv\nADC1.NbrOfConversion=6\nADC1.NbrOfConversionFlag=1\nADC1.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-1\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-2\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-3\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-4\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-5\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.Rank-0\\#ChannelRegularConversion=1\nADC1.Rank-1\\#ChannelRegularConversion=2\nADC1.Rank-2\\#ChannelRegularConversion=3\nADC1.Rank-3\\#ChannelRegularConversion=4\nADC1.Rank-4\\#ChannelRegularConversion=5\nADC1.Rank-5\\#ChannelRegularConversion=6\nADC1.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.SamplingTime-1\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.SamplingTime-2\\#ChannelRegularConversion=ADC_SAMPLETIME_92CYCLES_5\nADC1.SamplingTime-3\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.SamplingTime-4\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.SamplingTime-5\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.master=1\nADC2.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_3\nADC2.Channel-1\\#ChannelRegularConversion=ADC_CHANNEL_4\nADC2.DMAContinuousRequests=ENABLE\nADC2.EOCSelection=ADC_EOC_SEQ_CONV\nADC2.ExternalTrigConv=ADC_EXTERNALTRIG_T2_TRGO\nADC2.IPParameters=Rank-0\\#ChannelRegularConversion,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,NbrOfConversionFlag,Rank-1\\#ChannelRegularConversion,Channel-1\\#ChannelRegularConversion,SamplingTime-1\\#ChannelRegularConversion,OffsetNumber-1\\#ChannelRegularConversion,NbrOfConversion,ExternalTrigConv,DMAContinuousRequests,EOCSelection\nADC2.NbrOfConversion=2\nADC2.NbrOfConversionFlag=1\nADC2.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC2.OffsetNumber-1\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC2.Rank-0\\#ChannelRegularConversion=1\nADC2.Rank-1\\#ChannelRegularConversion=2\nADC2.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_24CYCLES_5\nADC2.SamplingTime-1\\#ChannelRegularConversion=ADC_SAMPLETIME_24CYCLES_5\nDAC1.DAC_Channel-DAC_OUT2=DAC_CHANNEL_2\nDAC1.DAC_SignedFormat-DAC_OUT1=DISABLE\nDAC1.DAC_SignedFormat-DAC_OUT2=DISABLE\nDAC1.IPParameters=DAC_Channel-DAC_OUT2,DAC_SignedFormat-DAC_OUT1,DAC_SignedFormat-DAC_OUT2\nDma.ADC1.1.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC1.1.EventEnable=DISABLE\nDma.ADC1.1.Instance=DMA1_Channel2\nDma.ADC1.1.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC1.1.MemInc=DMA_MINC_ENABLE\nDma.ADC1.1.Mode=DMA_CIRCULAR\nDma.ADC1.1.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC1.1.PeriphInc=DMA_PINC_DISABLE\nDma.ADC1.1.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC1.1.Priority=DMA_PRIORITY_MEDIUM\nDma.ADC1.1.RequestNumber=1\nDma.ADC1.1.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC1.1.SignalID=NONE\nDma.ADC1.1.SyncEnable=DISABLE\nDma.ADC1.1.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC1.1.SyncRequestNumber=1\nDma.ADC1.1.SyncSignalID=NONE\nDma.ADC2.0.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC2.0.EventEnable=DISABLE\nDma.ADC2.0.Instance=DMA1_Channel1\nDma.ADC2.0.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC2.0.MemInc=DMA_MINC_ENABLE\nDma.ADC2.0.Mode=DMA_CIRCULAR\nDma.ADC2.0.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC2.0.PeriphInc=DMA_PINC_DISABLE\nDma.ADC2.0.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC2.0.Priority=DMA_PRIORITY_VERY_HIGH\nDma.ADC2.0.RequestNumber=1\nDma.ADC2.0.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC2.0.SignalID=NONE\nDma.ADC2.0.SyncEnable=DISABLE\nDma.ADC2.0.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC2.0.SyncRequestNumber=1\nDma.ADC2.0.SyncSignalID=NONE\nDma.Request0=ADC2\nDma.Request1=ADC1\nDma.RequestsNb=2\nFile.Version=6\nGPIO.groupedBy=Group By Peripherals\nKeepUserPlacement=false\nMcu.Family=STM32G4\nMcu.IP0=ADC1\nMcu.IP1=ADC2\nMcu.IP2=DAC1\nMcu.IP3=DMA\nMcu.IP4=NVIC\nMcu.IP5=RCC\nMcu.IP6=SYS\nMcu.IP7=TIM2\nMcu.IP8=TIM3\nMcu.IPNb=9\nMcu.Name=STM32G431K(6-8-B)Ux\nMcu.Package=UFQFPN32\nMcu.Pin0=PA0\nMcu.Pin1=PA1\nMcu.Pin10=PB7\nMcu.Pin11=VP_ADC1_Vref_Input\nMcu.Pin12=VP_SYS_VS_Systick\nMcu.Pin13=VP_SYS_VS_DBSignals\nMcu.Pin14=VP_TIM2_VS_ClockSourceINT\nMcu.Pin15=VP_TIM3_VS_ClockSourceINT\nMcu.Pin2=PA2\nMcu.Pin3=PA3\nMcu.Pin4=PA4\nMcu.Pin5=PA5\nMcu.Pin6=PA6\nMcu.Pin7=PA7\nMcu.Pin8=PB0\nMcu.Pin9=PB3\nMcu.PinsNb=16\nMcu.ThirdPartyNb=0\nMcu.UserConstants=\nMcu.UserName=STM32G431KBUx\nMxCube.Version=6.4.0\nMxDb.Version=DB.6.0.40\nNVIC.BusFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.DebugMonitor_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.ForceEnableDMAVector=false\nNVIC.HardFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.MemoryManagement_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.NonMaskableInt_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PendSV_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PriorityGroup=NVIC_PRIORITYGROUP_4\nNVIC.SVCall_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.SysTick_IRQn=true\\:15\\:0\\:false\\:false\\:true\\:false\\:true\nNVIC.TIM2_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\nNVIC.TIM3_IRQn=true\\:1\\:0\\:true\\:false\\:true\\:true\\:true\nNVIC.UsageFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nPA0.Locked=true\nPA0.Mode=IN1-Single-Ended\nPA0.Signal=ADC1_IN1\nPA1.Locked=true\nPA1.Mode=IN2-Single-Ended\nPA1.Signal=ADC1_IN2\nPA2.Locked=true\nPA2.Mode=IN3-Single-Ended\nPA2.Signal=ADC1_IN3\nPA3.Locked=true\nPA3.Mode=IN4-Single-Ended\nPA3.Signal=ADC1_IN4\nPA4.Locked=true\nPA4.Signal=COMP_DAC11_group\nPA5.Locked=true\nPA5.Signal=COMP_DAC12_group\nPA6.Locked=true\nPA6.Mode=IN3-Single-Ended\nPA6.Signal=ADC2_IN3\nPA7.Locked=true\nPA7.Mode=IN4-Single-Ended\nPA7.Signal=ADC2_IN4\nPB0.Locked=true\nPB0.Mode=IN15-Single-Ended\nPB0.Signal=ADC1_IN15\nPB3.GPIOParameters=GPIO_PuPd,GPIO_Label\nPB3.GPIO_Label=TRIG\nPB3.GPIO_PuPd=GPIO_PULLUP\nPB3.Locked=true\nPB3.Signal=GPIO_Input\nPB7.GPIOParameters=GPIO_PuPd,GPIO_Label\nPB7.GPIO_Label=VOCT_JUMPER\nPB7.GPIO_PuPd=GPIO_PULLUP\nPB7.Locked=true\nPB7.Signal=GPIO_Input\nPinOutPanel.RotationAngle=0\nProjectManager.AskForMigrate=true\nProjectManager.BackupPrevious=false\nProjectManager.CompilerOptimize=6\nProjectManager.ComputerToolchain=false\nProjectManager.CoupleFile=true\nProjectManager.CustomerFirmwarePackage=\nProjectManager.DefaultFWLocation=true\nProjectManager.DeletePrevious=true\nProjectManager.DeviceId=STM32G431KBUx\nProjectManager.FirmwarePackage=STM32Cube FW_G4 V1.5.2\nProjectManager.FreePins=false\nProjectManager.HalAssertFull=false\nProjectManager.HeapSize=0x0\nProjectManager.KeepUserCode=true\nProjectManager.LastFirmware=true\nProjectManager.LibraryCopy=1\nProjectManager.MainLocation=Core/Src\nProjectManager.NoMain=false\nProjectManager.PreviousToolchain=\nProjectManager.ProjectBuild=false\nProjectManager.ProjectFileName=2OPFM_G431.ioc\nProjectManager.ProjectName=2OPFM_G431\nProjectManager.RegisterCallBack=\nProjectManager.StackSize=0x400\nProjectManager.TargetToolchain=STM32CubeIDE\nProjectManager.ToolChainLocation=\nProjectManager.UnderRoot=true\nProjectManager.functionlistsort=1-SystemClock_Config-RCC-false-HAL-false,2-MX_GPIO_Init-GPIO-false-HAL-true,3-MX_DMA_Init-DMA-false-HAL-true,4-MX_ADC1_Init-ADC1-false-HAL-true,5-MX_ADC2_Init-ADC2-false-HAL-true,6-MX_DAC1_Init-DAC1-false-HAL-true,7-MX_TIM2_Init-TIM2-false-HAL-true,8-MX_TIM3_Init-TIM3-false-HAL-true\nRCC.ADC12Freq_Value=64000000\nRCC.AHBFreq_Value=64000000\nRCC.APB1Freq_Value=64000000\nRCC.APB1TimFreq_Value=64000000\nRCC.APB2Freq_Value=64000000\nRCC.APB2TimFreq_Value=64000000\nRCC.CRSFreq_Value=48000000\nRCC.CortexFreq_Value=64000000\nRCC.EXTERNAL_CLOCK_VALUE=12288000\nRCC.FCLKCortexFreq_Value=64000000\nRCC.FDCANFreq_Value=64000000\nRCC.FamilyName=M\nRCC.HCLKFreq_Value=64000000\nRCC.HSE_VALUE=8000000\nRCC.HSI48_VALUE=48000000\nRCC.HSI_VALUE=16000000\nRCC.I2C1Freq_Value=64000000\nRCC.I2C2Freq_Value=64000000\nRCC.I2C3Freq_Value=64000000\nRCC.I2SFreq_Value=64000000\nRCC.IPParameters=ADC12Freq_Value,AHBFreq_Value,APB1Freq_Value,APB1TimFreq_Value,APB2Freq_Value,APB2TimFreq_Value,CRSFreq_Value,CortexFreq_Value,EXTERNAL_CLOCK_VALUE,FCLKCortexFreq_Value,FDCANFreq_Value,FamilyName,HCLKFreq_Value,HSE_VALUE,HSI48_VALUE,HSI_VALUE,I2C1Freq_Value,I2C2Freq_Value,I2C3Freq_Value,I2SFreq_Value,LPTIM1Freq_Value,LPUART1Freq_Value,LSCOPinFreq_Value,LSE_VALUE,LSI_VALUE,MCO1PinFreq_Value,PLLPoutputFreq_Value,PLLQoutputFreq_Value,PLLRCLKFreq_Value,PWRFreq_Value,RNGFreq_Value,SAI1Freq_Value,SYSCLKFreq_VALUE,SYSCLKSource,USART1Freq_Value,USART2Freq_Value,USBFreq_Value,VCOInputFreq_Value,VCOOutputFreq_Value\nRCC.LPTIM1Freq_Value=64000000\nRCC.LPUART1Freq_Value=64000000\nRCC.LSCOPinFreq_Value=32000\nRCC.LSE_VALUE=32768\nRCC.LSI_VALUE=32000\nRCC.MCO1PinFreq_Value=16000000\nRCC.PLLPoutputFreq_Value=64000000\nRCC.PLLQoutputFreq_Value=64000000\nRCC.PLLRCLKFreq_Value=64000000\nRCC.PWRFreq_Value=64000000\nRCC.RNGFreq_Value=64000000\nRCC.SAI1Freq_Value=64000000\nRCC.SYSCLKFreq_VALUE=64000000\nRCC.SYSCLKSource=RCC_SYSCLKSOURCE_PLLCLK\nRCC.USART1Freq_Value=64000000\nRCC.USART2Freq_Value=64000000\nRCC.USBFreq_Value=64000000\nRCC.VCOInputFreq_Value=16000000\nRCC.VCOOutputFreq_Value=128000000\nSH.COMP_DAC11_group.0=DAC1_OUT1,DAC_OUT1\nSH.COMP_DAC11_group.ConfNb=1\nSH.COMP_DAC12_group.0=DAC1_OUT2,DAC_OUT2\nSH.COMP_DAC12_group.ConfNb=1\nTIM2.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM2.PeriodNoDither=1600\nTIM2.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nTIM3.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM3.PeriodNoDither=12800\nTIM3.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nVP_ADC1_Vref_Input.Mode=IN-Vrefint\nVP_ADC1_Vref_Input.Signal=ADC1_Vref_Input\nVP_SYS_VS_DBSignals.Mode=DisableDeadBatterySignals\nVP_SYS_VS_DBSignals.Signal=SYS_VS_DBSignals\nVP_SYS_VS_Systick.Mode=SysTick\nVP_SYS_VS_Systick.Signal=SYS_VS_Systick\nVP_TIM2_VS_ClockSourceINT.Mode=Internal\nVP_TIM2_VS_ClockSourceINT.Signal=TIM2_VS_ClockSourceINT\nVP_TIM3_VS_ClockSourceINT.Mode=Internal\nVP_TIM3_VS_ClockSourceINT.Signal=TIM3_VS_ClockSourceINT\nboard=custom\nisbadioc=false\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/2OPFM_G431.launch", "content": "\n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Inc/2op_main.h", "content": "/*\n * 2op_main.h\n *\n * Created on: Jun 4, 2020\n * Author: SUPER\n */\n\n\n#ifndef INC_2OP_MAIN_H_\n#define INC_2OP_MAIN_H_\n\n#include \"main.h\"\n\n//*****************************************************************************************\n\nuint16_t expo_lut[1024];\n\ntypedef enum {\n\tATTACK, DECAY, RELEASE, OFF, RETRIG\n} envelope_stage;\n\ntypedef struct {\n\tvolatile float output;\n\tvolatile envelope_stage stage;\n\tvolatile float rate;\n\tvolatile float rate_offset;\n\tvolatile float attack_offset;\n\tvolatile float release_offset;\n\tvolatile float cutoff;\n\tvolatile float target;\n\tvolatile float attack;\n\tvolatile float decay;\n\tvolatile float sustain;\n\tvolatile float release;\n\tvolatile char one_shot;\n\tvolatile uint8_t gate;\n\tvolatile uint8_t trig;\n} soft_adsr;\n\nvoid adsr_structinit(soft_adsr* adsr);\n\nvoid run_adsr(soft_adsr* adsr);\n\nvoid run_ar(soft_adsr* adsr);\n\n//************************************************************************************************\n\n//#define ONLY_ONE_SHOTS\n#define SMOOTH_ATTACK\n#define SMOOTH_ATTACK_INCREMENT 0.1f\n\n#define ENV_INIT 1.0f\n#define KHZ_PRE_FILTER\n\nfloat noise_offset;\n\n\ntypedef struct {\n\t//uint is cool!\n\tint32_t output;\n\tfloat amplitude;\n\tfloat frequency;\n\tuint32_t phase_increment;\n\tuint32_t phase_index;\n\t//uint is cool!\n\tint32_t modulation;\n\tsoft_adsr ADSR;\n} Operator;\n\nfloat filtered_decay_jack;\nfloat decay_sum;\nfloat ENV_AMT;\nfloat ENV_OFFSET;\nint32_t output, voice1, voice2;\nfloat env_lowpass;\nuint32_t dummy;\n//int32_t freqSum;\nfloat freqSum;\nfloat khz_pot;\nfloat khz_in;\nfloat filtered_khz_in;\nuint8_t note;\nfloat fm_ratio;\nuint8_t trig, last_trig;\nfloat env_lp;\nOperator OP1, OP2;\n\nuint32_t operator_run(Operator *OP, float envelope);\n\nvoid operator_structinit(Operator *OP);\n\nvoid check_gate();\n\nvoid check_trig();\n\nvoid set_adsr_parameters(soft_adsr *adsr);\n\nvoid slow_2op_parameter_loop();\n\nint16_t tanh_table[256];\n\nvoid tanh_table_init();\n\nvoid main_2OP_loop();\n\n//todo needs to run in slow loop\n//\t\trun_ar(&OP1.ADSR);\n\n#endif /* INC_2OP_MAIN_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Inc/big_sine_wave.h", "content": "/*\n * big_sine_wave.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef BIG_SINE_WAVE_H_\n#define BIG_SINE_WAVE_H_\n\n#include \"main.h\"\n\nstatic const uint16_t big_sine_wave[1024] = { 32768, 32969, 33170, 33371, 33572, 33773, 33974, 34174, 34375, 34576, 34777, 34977, 35178, 35378, 35579,\n\t\t35779, 35979, 36179, 36379, 36579, 36779, 36978, 37177, 37377, 37575, 37774, 37973, 38171, 38369, 38567, 38765, 38963, 39160, 39357, 39554,\n\t\t39751, 39947, 40143, 40339, 40534, 40729, 40924, 41119, 41313, 41507, 41701, 41894, 42087, 42279, 42472, 42663, 42855, 43046, 43237, 43427,\n\t\t43617, 43807, 43996, 44184, 44373, 44560, 44748, 44935, 45121, 45307, 45493, 45678, 45862, 46046, 46230, 46413, 46595, 46777, 46959, 47140,\n\t\t47320, 47500, 47679, 47858, 48036, 48214, 48391, 48567, 48743, 48919, 49093, 49267, 49441, 49613, 49785, 49957, 50128, 50298, 50468, 50636,\n\t\t50805, 50972, 51139, 51305, 51471, 51635, 51799, 51963, 52125, 52287, 52448, 52609, 52768, 52927, 53085, 53243, 53399, 53555, 53710, 53864,\n\t\t54018, 54170, 54322, 54473, 54623, 54773, 54921, 55069, 55216, 55362, 55507, 55652, 55795, 55938, 56079, 56220, 56360, 56499, 56637, 56775,\n\t\t56911, 57047, 57181, 57315, 57448, 57579, 57710, 57840, 57969, 58097, 58224, 58350, 58475, 58600, 58723, 58845, 58966, 59087, 59206, 59324,\n\t\t59441, 59558, 59673, 59787, 59900, 60013, 60124, 60234, 60343, 60451, 60558, 60664, 60769, 60873, 60976, 61078, 61178, 61278, 61377, 61474,\n\t\t61571, 61666, 61760, 61853, 61945, 62036, 62126, 62215, 62302, 62389, 62474, 62559, 62642, 62724, 62805, 62885, 62963, 63041, 63117, 63192,\n\t\t63266, 63339, 63411, 63482, 63551, 63620, 63687, 63753, 63818, 63881, 63944, 64005, 64065, 64124, 64182, 64238, 64294, 64348, 64401, 64453,\n\t\t64504, 64553, 64601, 64648, 64694, 64739, 64782, 64825, 64866, 64905, 64944, 64981, 65018, 65053, 65086, 65119, 65150, 65180, 65209, 65237,\n\t\t65263, 65289, 65313, 65335, 65357, 65377, 65396, 65414, 65431, 65446, 65460, 65473, 65485, 65496, 65505, 65513, 65520, 65525, 65529, 65533,\n\t\t65534, 65535, 65534, 65533, 65529, 65525, 65520, 65513, 65505, 65496, 65485, 65473, 65460, 65446, 65431, 65414, 65396, 65377, 65357, 65335,\n\t\t65313, 65289, 65263, 65237, 65209, 65180, 65150, 65119, 65086, 65053, 65018, 64981, 64944, 64905, 64866, 64825, 64782, 64739, 64694, 64648,\n\t\t64601, 64553, 64504, 64453, 64401, 64348, 64294, 64238, 64182, 64124, 64065, 64005, 63944, 63881, 63818, 63753, 63687, 63620, 63551, 63482,\n\t\t63411, 63339, 63266, 63192, 63117, 63041, 62963, 62885, 62805, 62724, 62642, 62559, 62474, 62389, 62302, 62215, 62126, 62036, 61945, 61853,\n\t\t61760, 61666, 61571, 61474, 61377, 61278, 61178, 61078, 60976, 60873, 60769, 60664, 60558, 60451, 60343, 60234, 60124, 60013, 59900, 59787,\n\t\t59673, 59558, 59441, 59324, 59206, 59087, 58966, 58845, 58723, 58600, 58475, 58350, 58224, 58097, 57969, 57840, 57710, 57579, 57448, 57315,\n\t\t57181, 57047, 56911, 56775, 56637, 56499, 56360, 56220, 56079, 55938, 55795, 55652, 55507, 55362, 55216, 55069, 54921, 54773, 54623, 54473,\n\t\t54322, 54170, 54018, 53864, 53710, 53555, 53399, 53243, 53085, 52927, 52768, 52609, 52448, 52287, 52125, 51963, 51799, 51635, 51471, 51305,\n\t\t51139, 50972, 50805, 50636, 50468, 50298, 50128, 49957, 49785, 49613, 49441, 49267, 49093, 48919, 48743, 48567, 48391, 48214, 48036, 47858,\n\t\t47679, 47500, 47320, 47140, 46959, 46777, 46595, 46413, 46230, 46046, 45862, 45678, 45493, 45307, 45121, 44935, 44748, 44560, 44373, 44184,\n\t\t43996, 43807, 43617, 43427, 43237, 43046, 42855, 42663, 42472, 42279, 42087, 41894, 41701, 41507, 41313, 41119, 40924, 40729, 40534, 40339,\n\t\t40143, 39947, 39751, 39554, 39357, 39160, 38963, 38765, 38567, 38369, 38171, 37973, 37774, 37575, 37377, 37177, 36978, 36779, 36579, 36379,\n\t\t36179, 35979, 35779, 35579, 35378, 35178, 34977, 34777, 34576, 34375, 34174, 33974, 33773, 33572, 33371, 33170, 32969, 32768, 32566, 32365,\n\t\t32164, 31963, 31762, 31561, 31361, 31160, 30959, 30758, 30558, 30357, 30157, 29956, 29756, 29556, 29356, 29156, 28956, 28756, 28557, 28358,\n\t\t28158, 27960, 27761, 27562, 27364, 27166, 26968, 26770, 26572, 26375, 26178, 25981, 25784, 25588, 25392, 25196, 25001, 24806, 24611, 24416,\n\t\t24222, 24028, 23834, 23641, 23448, 23256, 23063, 22872, 22680, 22489, 22298, 22108, 21918, 21728, 21539, 21351, 21162, 20975, 20787, 20600,\n\t\t20414, 20228, 20042, 19857, 19673, 19489, 19305, 19122, 18940, 18758, 18576, 18395, 18215, 18035, 17856, 17677, 17499, 17321, 17144, 16968,\n\t\t16792, 16616, 16442, 16268, 16094, 15922, 15750, 15578, 15407, 15237, 15067, 14899, 14730, 14563, 14396, 14230, 14064, 13900, 13736, 13572,\n\t\t13410, 13248, 13087, 12926, 12767, 12608, 12450, 12292, 12136, 11980, 11825, 11671, 11517, 11365, 11213, 11062, 10912, 10762, 10614, 10466,\n\t\t10319, 10173, 10028, 9883, 9740, 9597, 9456, 9315, 9175, 9036, 8898, 8760, 8624, 8488, 8354, 8220, 8087, 7956, 7825, 7695, 7566, 7438, 7311,\n\t\t7185, 7060, 6935, 6812, 6690, 6569, 6448, 6329, 6211, 6094, 5977, 5862, 5748, 5635, 5522, 5411, 5301, 5192, 5084, 4977, 4871, 4766, 4662,\n\t\t4559, 4457, 4357, 4257, 4158, 4061, 3964, 3869, 3775, 3682, 3590, 3499, 3409, 3320, 3233, 3146, 3061, 2976, 2893, 2811, 2730, 2650, 2572,\n\t\t2494, 2418, 2343, 2269, 2196, 2124, 2053, 1984, 1915, 1848, 1782, 1717, 1654, 1591, 1530, 1470, 1411, 1353, 1297, 1241, 1187, 1134, 1082,\n\t\t1031, 982, 934, 887, 841, 796, 753, 710, 669, 630, 591, 554, 517, 482, 449, 416, 385, 355, 326, 298, 272, 246, 222, 200, 178, 158, 139, 121,\n\t\t104, 89, 75, 62, 50, 39, 30, 22, 15, 10, 6, 2, 1, 0, 1, 2, 6, 10, 15, 22, 30, 39, 50, 62, 75, 89, 104, 121, 139, 158, 178, 200, 222, 246, 272,\n\t\t298, 326, 355, 385, 416, 449, 482, 517, 554, 591, 630, 669, 710, 753, 796, 841, 887, 934, 982, 1031, 1082, 1134, 1187, 1241, 1297, 1353, 1411,\n\t\t1470, 1530, 1591, 1654, 1717, 1782, 1848, 1915, 1984, 2053, 2124, 2196, 2269, 2343, 2418, 2494, 2572, 2650, 2730, 2811, 2893, 2976, 3061,\n\t\t3146, 3233, 3320, 3409, 3499, 3590, 3682, 3775, 3869, 3964, 4061, 4158, 4257, 4357, 4457, 4559, 4662, 4766, 4871, 4977, 5084, 5192, 5301,\n\t\t5411, 5522, 5635, 5748, 5862, 5977, 6094, 6211, 6329, 6448, 6569, 6690, 6812, 6935, 7060, 7185, 7311, 7438, 7566, 7695, 7825, 7956, 8087,\n\t\t8220, 8354, 8488, 8624, 8760, 8898, 9036, 9175, 9315, 9456, 9597, 9740, 9883, 10028, 10173, 10319, 10466, 10614, 10762, 10912, 11062, 11213,\n\t\t11365, 11517, 11671, 11825, 11980, 12136, 12292, 12450, 12608, 12767, 12926, 13087, 13248, 13410, 13572, 13736, 13900, 14064, 14230, 14396,\n\t\t14563, 14730, 14899, 15067, 15237, 15407, 15578, 15750, 15922, 16094, 16268, 16442, 16616, 16792, 16968, 17144, 17321, 17499, 17677, 17856,\n\t\t18035, 18215, 18395, 18576, 18758, 18940, 19122, 19305, 19489, 19673, 19857, 20042, 20228, 20414, 20600, 20787, 20975, 21162, 21351, 21539,\n\t\t21728, 21918, 22108, 22298, 22489, 22680, 22872, 23063, 23256, 23448, 23641, 23834, 24028, 24222, 24416, 24611, 24806, 25001, 25196, 25392,\n\t\t25588, 25784, 25981, 26178, 26375, 26572, 26770, 26968, 27166, 27364, 27562, 27761, 27960, 28158, 28358, 28557, 28756, 28956, 29156, 29356,\n\t\t29556, 29756, 29956, 30157, 30357, 30558, 30758, 30959, 31160, 31361, 31561, 31762, 31963, 32164, 32365, 32566 };\n#endif /* BIG_SINE_WAVE_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Inc/dynamic_smooth.h", "content": "/*\n * dynamic_smooth.h\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n#ifndef INC_DYNAMIC_SMOOTH_H_\n#define INC_DYNAMIC_SMOOTH_H_\n\n#include \"main.h\"\n\ntypedef struct {\n\t//init values\n\tfloat g0;\n\tfloat sense;\n\n\t//tick values\n\tfloat low1;\n\tfloat low2;\n\tfloat low1z;\n\tfloat low2z;\n\tfloat bandz;\n\tfloat out;\n}dynamic_smooth;\n\ndynamic_smooth dynamic_smooth_a;\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in);\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity);\n\n#endif /* INC_DYNAMIC_SMOOTH_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Inc/global_variables.h", "content": "/*\n * global_variables.h\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#ifndef INC_GLOBAL_VARIABLES_H_\n#define INC_GLOBAL_VARIABLES_H_\n\n#define NUM_ADC1_CHANNELS 6\n#define NUM_ADC2_CHANNELS 2\n\n//#define VOCT\n\n#define VOCT_SCALE 0.147299349f\n#define WIDE_SCALE 0.25f\n\nvolatile uint16_t adc1_data[NUM_ADC1_CHANNELS];\nvolatile uint16_t adc1_data_10b[NUM_ADC1_CHANNELS-1];\nvolatile uint16_t adc2_data[NUM_ADC2_CHANNELS];\nvolatile uint16_t VREFINT_CAL;\nvolatile uint16_t vdd_mv;\nvolatile uint32_t vdd_cal;\nvolatile float khz_correction;\nvolatile uint16_t ramp;\nvolatile uint16_t khz_in_mv;\nvolatile float khz_in_scaling;\n\n#endif /* INC_GLOBAL_VARIABLES_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Inc/loop.h", "content": "/*\n * loop.h\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#ifndef INC_LOOP_H_\n#define INC_LOOP_H_\n\nvoid loop(void);\n\n#endif /* INC_LOOP_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Src/2op_main.c", "content": "/*\n * 2op_main.c\n *\n * Created on: Jun 4, 2020\n * Author: SUPER\n */\n\n#include \"2op_main.h\"\n\nuint16_t expo_lut[1024] = { 65535, 64771, 64017, 63271, 62534, 61805, 61085, 60374, 59670, 58975, 58288, 57609, 56938, 56274, 55619, 54971, 54330,\n\t\t53697, 53072, 52454, 51842, 51238, 50642, 50052, 49468, 48892, 48322, 47760, 47203, 46653, 46110, 45572, 45042, 44517, 43998, 43486, 42979,\n\t\t42478, 41983, 41494, 41011, 40533, 40061, 39594, 39133, 38677, 38226, 37781, 37341, 36906, 36476, 36051, 35631, 35216, 34805, 34400, 33999,\n\t\t33603, 33212, 32825, 32442, 32064, 31691, 31321, 30957, 30596, 30239, 29887, 29539, 29195, 28855, 28519, 28186, 27858, 27533, 27213, 26896,\n\t\t26582, 26272, 25966, 25664, 25365, 25069, 24777, 24489, 24203, 23921, 23643, 23367, 23095, 22826, 22560, 22297, 22037, 21781, 21527, 21276,\n\t\t21028, 20783, 20541, 20302, 20065, 19832, 19600, 19372, 19146, 18923, 18703, 18485, 18270, 18057, 17846, 17639, 17433, 17230, 17029, 16831,\n\t\t16635, 16441, 16249, 16060, 15873, 15688, 15505, 15325, 15146, 14970, 14795, 14623, 14452, 14284, 14118, 13953, 13791, 13630, 13471, 13314,\n\t\t13159, 13006, 12854, 12705, 12557, 12410, 12266, 12123, 11982, 11842, 11704, 11568, 11433, 11300, 11168, 11038, 10909, 10782, 10657, 10532,\n\t\t10410, 10288, 10169, 10050, 9933, 9817, 9703, 9590, 9478, 9368, 9259, 9151, 9044, 8939, 8835, 8732, 8630, 8529, 8430, 8332, 8235, 8139, 8044,\n\t\t7950, 7858, 7766, 7676, 7586, 7498, 7410, 7324, 7239, 7154, 7071, 6989, 6907, 6827, 6747, 6669, 6591, 6514, 6438, 6363, 6289, 6216, 6144,\n\t\t6072, 6001, 5931, 5862, 5794, 5726, 5660, 5594, 5529, 5464, 5400, 5338, 5275, 5214, 5153, 5093, 5034, 4975, 4917, 4860, 4803, 4747, 4692,\n\t\t4637, 4583, 4530, 4477, 4425, 4373, 4323, 4272, 4222, 4173, 4125, 4077, 4029, 3982, 3936, 3890, 3845, 3800, 3755, 3712, 3668, 3626, 3583,\n\t\t3542, 3500, 3460, 3419, 3380, 3340, 3301, 3263, 3225, 3187, 3150, 3113, 3077, 3041, 3006, 2971, 2936, 2902, 2868, 2835, 2802, 2769, 2737,\n\t\t2705, 2673, 2642, 2612, 2581, 2551, 2521, 2492, 2463, 2434, 2406, 2378, 2350, 2323, 2296, 2269, 2242, 2216, 2191, 2165, 2140, 2115, 2090,\n\t\t2066, 2042, 2018, 1995, 1971, 1948, 1926, 1903, 1881, 1859, 1837, 1816, 1795, 1774, 1753, 1733, 1713, 1693, 1673, 1654, 1634, 1615, 1596,\n\t\t1578, 1559, 1541, 1523, 1506, 1488, 1471, 1454, 1437, 1420, 1403, 1387, 1371, 1355, 1339, 1323, 1308, 1293, 1278, 1263, 1248, 1234, 1219,\n\t\t1205, 1191, 1177, 1163, 1150, 1136, 1123, 1110, 1097, 1084, 1072, 1059, 1047, 1035, 1023, 1011, 999, 987, 976, 964, 953, 942, 931, 920, 910,\n\t\t899, 889, 878, 868, 858, 848, 838, 828, 819, 809, 800, 790, 781, 772, 763, 754, 745, 737, 728, 720, 711, 703, 695, 687, 679, 671, 663, 655,\n\t\t648, 640, 633, 625, 618, 611, 604, 597, 590, 583, 576, 569, 563, 556, 550, 543, 537, 531, 524, 518, 512, 506, 500, 495, 489, 483, 477, 472,\n\t\t466, 461, 456, 450, 445, 440, 435, 430, 425, 420, 415, 410, 405, 400, 396, 391, 387, 382, 378, 373, 369, 365, 360, 356, 352, 348, 344, 340,\n\t\t336, 332, 328, 324, 321, 317, 313, 309, 306, 302, 299, 295, 292, 288, 285, 282, 278, 275, 272, 269, 266, 263, 260, 257, 254, 251, 248, 245,\n\t\t242, 239, 236, 234, 231, 228, 226, 223, 220, 218, 215, 213, 210, 208, 205, 203, 201, 198, 196, 194, 191, 189, 187, 185, 183, 181, 178, 176,\n\t\t174, 172, 170, 168, 166, 164, 162, 161, 159, 157, 155, 153, 151, 150, 148, 146, 144, 143, 141, 139, 138, 136, 135, 133, 132, 130, 129, 127,\n\t\t126, 124, 123, 121, 120, 118, 117, 116, 114, 113, 112, 110, 109, 108, 107, 105, 104, 103, 102, 100, 99, 98, 97, 96, 95, 94, 93, 91, 90, 89,\n\t\t88, 87, 86, 85, 84, 83, 82, 81, 80, 79, 79, 78, 77, 76, 75, 74, 73, 72, 72, 71, 70, 69, 68, 67, 67, 66, 65, 64, 64, 63, 62, 61, 61, 60, 59,\n\t\t59, 58, 57, 57, 56, 55, 55, 54, 53, 53, 52, 52, 51, 50, 50, 49, 49, 48, 47, 47, 46, 46, 45, 45, 44, 44, 43, 43, 42, 42, 41, 41, 40, 40, 39,\n\t\t39, 38, 38, 38, 37, 37, 36, 36, 35, 35, 35, 34, 34, 33, 33, 33, 32, 32, 31, 31, 31, 30, 30, 30, 29, 29, 29, 28, 28, 28, 27, 27, 27, 26, 26,\n\t\t26, 26, 25, 25, 25, 24, 24, 24, 23, 23, 23, 23, 22, 22, 22, 22, 21, 21, 21, 21, 20, 20, 20, 20, 19, 19, 19, 19, 19, 18, 18, 18, 18, 18, 17,\n\t\t17, 17, 17, 17, 16, 16, 16, 16, 16, 15, 15, 15, 15, 15, 15, 14, 14, 14, 14, 14, 14, 13, 13, 13, 13, 13, 13, 12, 12, 12, 12, 12, 12, 12, 11,\n\t\t11, 11, 11, 11, 11, 11, 11, 10, 10, 10, 10, 10, 10, 10, 10, 10, 9, 9, 9, 9, 9, 9, 9, 9, 9, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 7, 7, 7, 7, 7, 7,\n\t\t7, 7, 7, 7, 7, 7, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4, 4,\n\t\t4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 2, 2, 2, 2, 2,\n\t\t2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,\n\t\t0, 0, 0, 0, 0, 0, 0, 0 };\n\nvoid adsr_structinit(soft_adsr *adsr) {\n\tadsr->output = ENV_INIT;\n\tadsr->attack = 0.0f;\n\tadsr->decay = 0.0f;\n\tadsr->sustain = 0.0f;\n\tadsr->release = 0.0f;\n\tadsr->stage = OFF;\n\tadsr->rate = 0.0f;\n\tadsr->rate_offset = 0.0f;\n\tadsr->cutoff = 0.0f;\n\tadsr->target = ENV_INIT;\n\tadsr->one_shot = 0;\n}\n\nvoid run_adsr(soft_adsr *adsr) {\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->target = 1.0f;\n\t\tadsr->rate = adsr->attack;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.9f) {\n\t\t\tadsr->stage = DECAY;\n\t\t}\n\t}\n\n//sustain at decay\n\tif (adsr->stage == DECAY) {\n\t\tadsr->rate = adsr->decay;\n\t\tadsr->target = adsr->sustain;\n\t\tif (adsr->one_shot) {\n\t\t\tif (adsr->output < (adsr->sustain + 0.01f)) {\n\t\t\t\tadsr->stage = RELEASE;\n\t\t\t}\n\t\t}\n\t}\n//low at release\n\tif (adsr->stage == RELEASE) {\n\t\tadsr->rate = adsr->release;\n\t\tadsr->target = 0.0f;\n\t}\n\n\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\n\tif (adsr->cutoff > 0.99) {\n\t\tadsr->cutoff = 0.99;\n\t}\n\tif (adsr->cutoff < 0.0) {\n\t\tadsr->cutoff = 0;\n\t}\n\n\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n}\n\nvoid run_ar(soft_adsr *adsr) {\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->target = 1.0f;\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->one_shot) {\n\t\t\tif (adsr->output > 0.9f) {\n\t\t\t\tadsr->stage = RELEASE;\n\t\t\t}\n\t\t}\n\t}\n\n//low at release\n\tif (adsr->stage == RELEASE) {\n\t\tadsr->rate = adsr->release + adsr->release_offset;\n\t\tadsr->target = 0.0f;\n\t}\n\n\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\t//adsr->cutoff = adsr->rate;\n\n\tif (adsr->cutoff > 0.99) {\n\t\tadsr->cutoff = 0.99;\n\t}\n\tif (adsr->cutoff < 0.0) {\n\t\tadsr->cutoff = 0;\n\t}\n\n\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n}\n\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n\t//one shot style smooth attack\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.95f) {\n\t\t\tadsr->stage = RELEASE;\n\t\t}\n\t} else {\n\n\t\t//low at release\n\t\tif (adsr->stage == RELEASE) {\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n\t\t\tadsr->target = 0.0f;\n\t\t}\n\n\t\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\t\t//adsr->cutoff = adsr->rate;\n\n\t\tif (adsr->cutoff > 0.99) {\n\t\t\tadsr->cutoff = 0.99;\n\t\t}\n\t\tif (adsr->cutoff < 0.0) {\n\t\t\tadsr->cutoff = 0;\n\t\t}\n\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n\t}\n}\n\n//*****************************************************************************************************\n\nuint32_t operator_run(Operator *OP, float envelope) {\n\tOP->phase_index += OP->phase_increment;\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n\treturn OP->phase_index;\n}\n\nvoid operator_structinit(Operator *OP) {\n\tOP->output = 0;\n\tOP->amplitude = 1.0f;\n\tOP->frequency = 440.0f;\n\tOP->phase_increment = ((4294967295) * (OP->frequency)) / 44100.0f;\n}\n\nvoid check_trig() {\n\t//read gate\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n\n\t//if low to high transition occurs\n\tif (trig) {\n\t\tif (!last_trig) {\n\t\t\t//set stage to attack\n#ifdef ONLY_ONE_SHOTS\n\t\t\tOP1.phase_index = 0;\n\t\t\tOP2.phase_index = 0;\n\t\t\tOP1.ADSR.output = 1.0f;\n\t\t\tOP1.ADSR.stage = RELEASE;\n\t\t\tOP1.ADSR.one_shot = 0;\n#else\n\t\t\t//OP1.phase_index = 0;\n\t\t\t//OP2.phase_index = 0;\n\t\t\tOP1.ADSR.stage = ATTACK;\n\t\t\t//OP1.ADSR.output = 1.0f;\n\t\t\tOP1.ADSR.one_shot = 0;\n#endif\n\n\t\t}\n\t}\n\n\tlast_trig = trig;\n\n}\n\nvoid set_adsr_parameters(soft_adsr *adsr) {\n\tadsr->rate_offset = 0.0005f;\n\tadsr->attack = 7.0f;\n\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n\n\tint16_t jin_offset;\n\tjin_offset = adc1_data_10b[DECAY_SLIDER] - (adc1_data_10b[DECAY_JACK] - 495);\n\tif (jin_offset < 0) {\n\t\tjin_offset = 0;\n\t}\n\tif (jin_offset > 1023) {\n\t\tjin_offset = 1023;\n\t}\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n\tadsr->release = (decay_sum) / 100000.0f;\n\n}\n\n//fast interrupt for audio\nvoid main_2OP_loop() {\n\tcheck_trig();\n\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n\n\tif (ENV_AMT < 0.0f) {\n\t\tENV_AMT = 0.0f;\n\t}\n\n\t//khz pot, 1p filter\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n\n\t//khz input, 1p filter\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n\n\t//filter the sum\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n\n\t//filtered fm ratio\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n\n\tif (adc1_data_10b[DECAY_SLIDER] > 1000) {\n\t\tOP1.ADSR.output = 1.0f;\n\t}\n\n\toperator_run(&OP1, OP1.ADSR.output);\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n\n\tOP1.modulation = (OP2.output) >> 3;\n\n\t//original\n\tvoice1 = (OP1.output) >> 5;\n\toutput = voice1;\n\n\t//hard clipping\n\tif (output > 2047) {\n\t\toutput = 2047;\n\t}\n\tif (output < -2047) {\n\t\toutput = -2047;\n\t}\n\n\t//DAC output\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, output + 2048);\n}\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Src/dynamic_smooth.c", "content": "/*\n * dynamic_smooth.c\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n\n#include \"dynamic_smooth.h\"\n\nfloat cm_min(float a, float b) {\n\treturn ((a) < (b) ? a : b);\n}\n\nfloat cm_abs(float a) {\n\tif (a < 0.000f) {\n\t\treturn a*-1.0;\n\t} else {\n\t\treturn a;\n\t}\n}\n\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n\tfloat basefreq, sensitivity, wc, gc;\n\n\t//init values\n\tbasefreq = _base;\n\tsensitivity = _sensitivity;\n\twc = basefreq / 22050.0f;\n\t//gc = tan(3.14f * wc);\n\tgc = .00000712018209f;\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = sensitivity * 4.0f;\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n\t_smooth->low2 = 0.0f;\n\t_smooth->low1z = 0.0f;\n\t_smooth->low2z = 0.0f;\n\t_smooth->bandz = 0.0f;\n\t_smooth->out = 0.0f;\n}\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n\t_smooth->low2z = _smooth->low2;\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n\n\treturn _smooth->low2;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/App/Src/loop.c", "content": "/*\n * loop.c\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#include \"loop.h\"\n#include \"main.h\"\n\nvoid loop(void) {\n\n}\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/adc.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.h\r\n * @brief This file contains all the function prototypes for\r\n * the adc.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __ADC_H__\r\n#define __ADC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern ADC_HandleTypeDef hadc1;\r\nextern ADC_HandleTypeDef hadc2;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_ADC1_Init(void);\r\nvoid MX_ADC2_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid ADC_Start();\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __ADC_H__ */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/dac.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.h\r\n * @brief This file contains all the function prototypes for\r\n * the dac.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DAC_H__\r\n#define __DAC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern DAC_HandleTypeDef hdac1;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DAC1_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid DAC_Start();\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DAC_H__ */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/dma.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.h\r\n * @brief This file contains all the function prototypes for\r\n * the dma.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DMA_H__\r\n#define __DMA_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* DMA memory to memory transfer handles -------------------------------------*/\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DMA_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DMA_H__ */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/gpio.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.h\r\n * @brief This file contains all the function prototypes for\r\n * the gpio.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __GPIO_H__\r\n#define __GPIO_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_GPIO_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n#endif /*__ GPIO_H__ */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/main.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.h\r\n * @brief : Header for main.c file.\r\n * This file contains the common defines of the application.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __MAIN_H\r\n#define __MAIN_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"loop.h\"\r\n#include \"global_variables.h\"\r\n#include \"big_sine_wave.h\"\r\n#include \"dac.h\"\r\n#include \"dynamic_smooth.h\"\r\n#include \"2op_main.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid Error_Handler(void);\r\n\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n/* Private defines -----------------------------------------------------------*/\r\n#define TRIG_Pin GPIO_PIN_3\r\n#define TRIG_GPIO_Port GPIOB\r\n#define VOCT_JUMPER_Pin GPIO_PIN_7\r\n#define VOCT_JUMPER_GPIO_Port GPIOB\r\n/* USER CODE BEGIN Private defines */\r\n\r\n#define DECAY_JACK\t\t4\r\n#define DECAY_SLIDER\t2\r\n#define FM_SLIDER\t\t1\r\n#define KHZ_POT\t\t\t3\r\n#define RATIO_POT\t\t0\r\n#define VREFINT_PIN\t\t5\r\n\r\n#define FM_JACK\t\t\t1\r\n#define KHZ_JACK\t\t0\r\n/* USER CODE END Private defines */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __MAIN_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/stm32g4xx_hal_conf.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_conf.h\r\n * @author MCD Application Team\r\n * @brief HAL configuration file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_CONF_H\r\n#define STM32G4xx_HAL_CONF_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* ########################## Module Selection ############################## */\r\n/**\r\n * @brief This is the list of modules to be used in the HAL driver\r\n */\r\n\r\n#define HAL_MODULE_ENABLED\r\n\r\n #define HAL_ADC_MODULE_ENABLED\r\n/*#define HAL_COMP_MODULE_ENABLED */\r\n/*#define HAL_CORDIC_MODULE_ENABLED */\r\n/*#define HAL_CRC_MODULE_ENABLED */\r\n/*#define HAL_CRYP_MODULE_ENABLED */\r\n#define HAL_DAC_MODULE_ENABLED\r\n/*#define HAL_FDCAN_MODULE_ENABLED */\r\n/*#define HAL_FMAC_MODULE_ENABLED */\r\n/*#define HAL_HRTIM_MODULE_ENABLED */\r\n/*#define HAL_IRDA_MODULE_ENABLED */\r\n/*#define HAL_IWDG_MODULE_ENABLED */\r\n/*#define HAL_I2C_MODULE_ENABLED */\r\n/*#define HAL_I2S_MODULE_ENABLED */\r\n/*#define HAL_LPTIM_MODULE_ENABLED */\r\n/*#define HAL_NAND_MODULE_ENABLED */\r\n/*#define HAL_NOR_MODULE_ENABLED */\r\n/*#define HAL_OPAMP_MODULE_ENABLED */\r\n/*#define HAL_PCD_MODULE_ENABLED */\r\n/*#define HAL_QSPI_MODULE_ENABLED */\r\n/*#define HAL_RNG_MODULE_ENABLED */\r\n/*#define HAL_RTC_MODULE_ENABLED */\r\n/*#define HAL_SAI_MODULE_ENABLED */\r\n/*#define HAL_SMARTCARD_MODULE_ENABLED */\r\n/*#define HAL_SMBUS_MODULE_ENABLED */\r\n/*#define HAL_SPI_MODULE_ENABLED */\r\n/*#define HAL_SRAM_MODULE_ENABLED */\r\n#define HAL_TIM_MODULE_ENABLED\r\n/*#define HAL_UART_MODULE_ENABLED */\r\n/*#define HAL_USART_MODULE_ENABLED */\r\n/*#define HAL_WWDG_MODULE_ENABLED */\r\n#define HAL_GPIO_MODULE_ENABLED\r\n#define HAL_EXTI_MODULE_ENABLED\r\n#define HAL_DMA_MODULE_ENABLED\r\n#define HAL_RCC_MODULE_ENABLED\r\n#define HAL_FLASH_MODULE_ENABLED\r\n#define HAL_PWR_MODULE_ENABLED\r\n#define HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* ########################## Register Callbacks selection ############################## */\r\n/**\r\n * @brief This is the list of modules where register callback can be used\r\n */\r\n#define USE_HAL_ADC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_COMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CORDIC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CRYP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_DAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_EXTI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FDCAN_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FMAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_HRTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2C_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2S_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_IRDA_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_LPTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NAND_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NOR_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_OPAMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_PCD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_QSPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RNG_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RTC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SAI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMARTCARD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMBUS_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SRAM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_TIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_UART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_USART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_WWDG_REGISTER_CALLBACKS 0U\r\n\r\n/* ########################## Oscillator Values adaptation ####################*/\r\n/**\r\n * @brief Adjust the value of External High Speed oscillator (HSE) used in your application.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSE is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE (8000000UL) /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSE_STARTUP_TIMEOUT)\r\n #define HSE_STARTUP_TIMEOUT (100UL) /*!< Time out for HSE start up, in ms */\r\n#endif /* HSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI) value.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSI is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE (16000000UL) /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI48) value for USB FS and RNG.\r\n * This internal oscillator is mainly dedicated to provide a high precision clock to\r\n * the USB peripheral by means of a special Clock Recovery System (CRS) circuitry.\r\n * When the CRS is not used, the HSI48 RC oscillator runs on it default frequency\r\n * which is subject to manufacturing process variations.\r\n */\r\n#if !defined (HSI48_VALUE)\r\n #define HSI48_VALUE (48000000UL) /*!< Value of the Internal High Speed oscillator for USB FS/RNG in Hz.\r\n The real value my vary depending on manufacturing process variations.*/\r\n#endif /* HSI48_VALUE */\r\n\r\n/**\r\n * @brief Internal Low Speed oscillator (LSI) value.\r\n */\r\n#if !defined (LSI_VALUE)\r\n/*!< Value of the Internal Low Speed oscillator in Hz\r\nThe real value may vary depending on the variations in voltage and temperature.*/\r\n#define LSI_VALUE (32000UL) /*!< LSI Typical Value in Hz*/\r\n#endif /* LSI_VALUE */\r\n/**\r\n * @brief External Low Speed oscillator (LSE) value.\r\n * This value is used by the UART, RTC HAL module to compute the system frequency\r\n */\r\n#if !defined (LSE_VALUE)\r\n#define LSE_VALUE (32768UL) /*!< Value of the External Low Speed oscillator in Hz */\r\n#endif /* LSE_VALUE */\r\n\r\n#if !defined (LSE_STARTUP_TIMEOUT)\r\n#define LSE_STARTUP_TIMEOUT (5000UL) /*!< Time out for LSE start up, in ms */\r\n#endif /* LSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief External clock source for I2S and SAI peripherals\r\n * This value is used by the I2S and SAI HAL modules to compute the I2S and SAI clock source\r\n * frequency, this source is inserted directly through I2S_CKIN pad.\r\n */\r\n#if !defined (EXTERNAL_CLOCK_VALUE)\r\n#define EXTERNAL_CLOCK_VALUE (12288000UL) /*!< Value of the External oscillator in Hz*/\r\n#endif /* EXTERNAL_CLOCK_VALUE */\r\n\r\n/* Tip: To avoid modifying this file each time you need to use different HSE,\r\n === you can define the HSE value in your toolchain compiler preprocessor. */\r\n\r\n/* ########################### System Configuration ######################### */\r\n/**\r\n * @brief This is the HAL system configuration section\r\n */\r\n\r\n#define VDD_VALUE (3300UL) /*!< Value of VDD in mv */\r\n#define TICK_INT_PRIORITY (15UL) /*!< tick interrupt priority (lowest by default) */\r\n#define USE_RTOS 0U\r\n#define PREFETCH_ENABLE 0U\r\n#define INSTRUCTION_CACHE_ENABLE 1U\r\n#define DATA_CACHE_ENABLE 1U\r\n\r\n/* ########################## Assert Selection ############################## */\r\n/**\r\n * @brief Uncomment the line below to expanse the \"assert_param\" macro in the\r\n * HAL drivers code\r\n */\r\n/* #define USE_FULL_ASSERT 1U */\r\n\r\n/* ################## SPI peripheral configuration ########################## */\r\n\r\n/* CRC FEATURE: Use to activate CRC feature inside HAL SPI Driver\r\n * Activated: CRC code is present inside driver\r\n * Deactivated: CRC code cleaned from driver\r\n */\r\n\r\n#define USE_SPI_CRC 0U\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/**\r\n * @brief Include module's header file\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rcc.h\"\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_gpio.h\"\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dma.h\"\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cortex.h\"\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_adc.h\"\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_COMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_comp.h\"\r\n#endif /* HAL_COMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORDIC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cordic.h\"\r\n#endif /* HAL_CORDIC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_crc.h\"\r\n#endif /* HAL_CRC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRYP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cryp.h\"\r\n#endif /* HAL_CRYP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dac.h\"\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_exti.h\"\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FDCAN_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fdcan.h\"\r\n#endif /* HAL_FDCAN_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_flash.h\"\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FMAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fmac.h\"\r\n#endif /* HAL_FMAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_HRTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_hrtim.h\"\r\n#endif /* HAL_HRTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IRDA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_irda.h\"\r\n#endif /* HAL_IRDA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_iwdg.h\"\r\n#endif /* HAL_IWDG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2c.h\"\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2S_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2s.h\"\r\n#endif /* HAL_I2S_MODULE_ENABLED */\r\n\r\n#ifdef HAL_LPTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_lptim.h\"\r\n#endif /* HAL_LPTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NAND_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nand.h\"\r\n#endif /* HAL_NAND_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NOR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nor.h\"\r\n#endif /* HAL_NOR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_OPAMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_opamp.h\"\r\n#endif /* HAL_OPAMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PCD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pcd.h\"\r\n#endif /* HAL_PCD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pwr.h\"\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_QSPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_qspi.h\"\r\n#endif /* HAL_QSPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RNG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rng.h\"\r\n#endif /* HAL_RNG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RTC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rtc.h\"\r\n#endif /* HAL_RTC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SAI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sai.h\"\r\n#endif /* HAL_SAI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMARTCARD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smartcard.h\"\r\n#endif /* HAL_SMARTCARD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMBUS_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smbus.h\"\r\n#endif /* HAL_SMBUS_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_spi.h\"\r\n#endif /* HAL_SPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SRAM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sram.h\"\r\n#endif /* HAL_SRAM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_tim.h\"\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_UART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_uart.h\"\r\n#endif /* HAL_UART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_USART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_usart.h\"\r\n#endif /* HAL_USART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_WWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_wwdg.h\"\r\n#endif /* HAL_WWDG_MODULE_ENABLED */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief The assert_param macro is used for function's parameters check.\r\n * @param expr: If expr is false, it calls assert_failed function\r\n * which reports the name of the source file and the source\r\n * line number of the call that failed.\r\n * If expr is true, it returns no value.\r\n * @retval None\r\n */\r\n#define assert_param(expr) ((expr) ? (void)0U : assert_failed((uint8_t *)__FILE__, __LINE__))\r\n/* Exported functions ------------------------------------------------------- */\r\nvoid assert_failed(uint8_t *file, uint32_t line);\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_CONF_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/stm32g4xx_it.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.h\r\n * @brief This file contains the headers of the interrupt handlers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_IT_H\r\n#define __STM32G4xx_IT_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid NMI_Handler(void);\r\nvoid HardFault_Handler(void);\r\nvoid MemManage_Handler(void);\r\nvoid BusFault_Handler(void);\r\nvoid UsageFault_Handler(void);\r\nvoid SVC_Handler(void);\r\nvoid DebugMon_Handler(void);\r\nvoid PendSV_Handler(void);\r\nvoid SysTick_Handler(void);\r\nvoid TIM2_IRQHandler(void);\r\nvoid TIM3_IRQHandler(void);\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_IT_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Inc/tim.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.h\r\n * @brief This file contains all the function prototypes for\r\n * the tim.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __TIM_H__\r\n#define __TIM_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_TIM2_Init(void);\r\nvoid MX_TIM3_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid TIM_Start();\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __TIM_H__ */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/adc.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.c\r\n * @brief This file provides code for the configuration\r\n * of the ADC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"adc.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nADC_HandleTypeDef hadc1;\r\nADC_HandleTypeDef hadc2;\r\nDMA_HandleTypeDef hdma_adc1;\r\nDMA_HandleTypeDef hdma_adc2;\r\n\r\n/* ADC1 init function */\r\nvoid MX_ADC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC1_Init 0 */\r\n\r\n /* USER CODE END ADC1_Init 0 */\r\n\r\n ADC_MultiModeTypeDef multimode = {0};\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC1_Init 1 */\r\n\r\n /* USER CODE END ADC1_Init 1 */\r\n /** Common config\r\n */\r\n hadc1.Instance = ADC1;\r\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc1.Init.Resolution = ADC_RESOLUTION_12B;\r\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc1.Init.GainCompensation = 0;\r\n hadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\r\n hadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\r\n hadc1.Init.LowPowerAutoWait = DISABLE;\r\n hadc1.Init.ContinuousConvMode = DISABLE;\r\n hadc1.Init.NbrOfConversion = 6;\r\n hadc1.Init.DiscontinuousConvMode = DISABLE;\r\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\r\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc1.Init.DMAContinuousRequests = ENABLE;\r\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc1.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure the ADC multi-mode\r\n */\r\n multimode.Mode = ADC_MODE_INDEPENDENT;\r\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_1;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_2;\r\n sConfig.Rank = ADC_REGULAR_RANK_2;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_3;\r\n sConfig.Rank = ADC_REGULAR_RANK_3;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_92CYCLES_5;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_4;\r\n sConfig.Rank = ADC_REGULAR_RANK_4;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_15;\r\n sConfig.Rank = ADC_REGULAR_RANK_5;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_VREFINT;\r\n sConfig.Rank = ADC_REGULAR_RANK_6;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC1_Init 2 */\r\n\r\n /* USER CODE END ADC1_Init 2 */\r\n\r\n}\r\n/* ADC2 init function */\r\nvoid MX_ADC2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC2_Init 0 */\r\n\r\n /* USER CODE END ADC2_Init 0 */\r\n\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC2_Init 1 */\r\n\r\n /* USER CODE END ADC2_Init 1 */\r\n /** Common config\r\n */\r\n hadc2.Instance = ADC2;\r\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\r\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc2.Init.GainCompensation = 0;\r\n hadc2.Init.ScanConvMode = ADC_SCAN_ENABLE;\r\n hadc2.Init.EOCSelection = ADC_EOC_SEQ_CONV;\r\n hadc2.Init.LowPowerAutoWait = DISABLE;\r\n hadc2.Init.ContinuousConvMode = DISABLE;\r\n hadc2.Init.NbrOfConversion = 2;\r\n hadc2.Init.DiscontinuousConvMode = DISABLE;\r\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\r\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc2.Init.DMAContinuousRequests = ENABLE;\r\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc2.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_3;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_24CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_4;\r\n sConfig.Rank = ADC_REGULAR_RANK_2;\r\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC2_Init 2 */\r\n\r\n /* USER CODE END ADC2_Init 2 */\r\n\r\n}\r\n\r\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\r\n\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspInit 0 */\r\n\r\n /* USER CODE END ADC1_MspInit 0 */\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC1 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n __HAL_RCC_GPIOB_CLK_ENABLE();\r\n /**ADC1 GPIO Configuration\r\n PA0 ------> ADC1_IN1\r\n PA1 ------> ADC1_IN2\r\n PA2 ------> ADC1_IN3\r\n PA3 ------> ADC1_IN4\r\n PB0 ------> ADC1_IN15\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n GPIO_InitStruct.Pin = GPIO_PIN_0;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\r\n\r\n /* ADC1 DMA Init */\r\n /* ADC1 Init */\r\n hdma_adc1.Instance = DMA1_Channel2;\r\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\r\n hdma_adc1.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc1.Init.MemInc = DMA_MINC_ENABLE;\r\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc1.Init.Priority = DMA_PRIORITY_MEDIUM;\r\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc1);\r\n\r\n /* USER CODE BEGIN ADC1_MspInit 1 */\r\n\r\n /* USER CODE END ADC1_MspInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspInit 0 */\r\n\r\n /* USER CODE END ADC2_MspInit 0 */\r\n\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC2 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC2 GPIO Configuration\r\n PA6 ------> ADC2_IN3\r\n PA7 ------> ADC2_IN4\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_6|GPIO_PIN_7;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC2 DMA Init */\r\n /* ADC2 Init */\r\n hdma_adc2.Instance = DMA1_Channel1;\r\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\r\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\r\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\r\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\r\n\r\n /* USER CODE BEGIN ADC2_MspInit 1 */\r\n\r\n /* USER CODE END ADC2_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC1 GPIO Configuration\r\n PA0 ------> ADC1_IN1\r\n PA1 ------> ADC1_IN2\r\n PA2 ------> ADC1_IN3\r\n PA3 ------> ADC1_IN4\r\n PB0 ------> ADC1_IN15\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3);\r\n\r\n HAL_GPIO_DeInit(GPIOB, GPIO_PIN_0);\r\n\r\n /* ADC1 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC1_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC2 GPIO Configuration\r\n PA6 ------> ADC2_IN3\r\n PA7 ------> ADC2_IN4\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_6|GPIO_PIN_7);\r\n\r\n /* ADC2 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC2_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\nvoid ADC_Start() {\r\n\tif (HAL_ADCEx_Calibration_Start(&hadc1, ADC_SINGLE_ENDED) != HAL_OK) {\r\n\t\t// Calibration Error\r\n\t\tError_Handler();\r\n\t}\r\n\tif (HAL_ADCEx_Calibration_Start(&hadc2, ADC_SINGLE_ENDED) != HAL_OK) {\r\n\t\t// Calibration Error\r\n\t\tError_Handler();\r\n\t}\r\n\r\n\tHAL_ADC_Start_DMA(&hadc1, (uint32_t*) adc1_data, NUM_ADC1_CHANNELS);\r\n\tHAL_ADC_Start_DMA(&hadc2, (uint32_t*) adc2_data, NUM_ADC2_CHANNELS);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/dac.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.c\r\n * @brief This file provides code for the configuration\r\n * of the DAC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dac.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nDAC_HandleTypeDef hdac1;\r\n\r\n/* DAC1 init function */\r\nvoid MX_DAC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN DAC1_Init 0 */\r\n\r\n /* USER CODE END DAC1_Init 0 */\r\n\r\n DAC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN DAC1_Init 1 */\r\n\r\n /* USER CODE END DAC1_Init 1 */\r\n /** DAC Initialization\r\n */\r\n hdac1.Instance = DAC1;\r\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT1 config\r\n */\r\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\r\n sConfig.DAC_DMADoubleDataMode = DISABLE;\r\n sConfig.DAC_SignedFormat = DISABLE;\r\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\r\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\r\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\r\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT2 config\r\n */\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN DAC1_Init 2 */\r\n\r\n /* USER CODE END DAC1_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspInit 0 */\r\n\r\n /* USER CODE END DAC1_MspInit 0 */\r\n /* DAC1 clock enable */\r\n __HAL_RCC_DAC1_CLK_ENABLE();\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* USER CODE BEGIN DAC1_MspInit 1 */\r\n\r\n /* USER CODE END DAC1_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspDeInit 0 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_DAC1_CLK_DISABLE();\r\n\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_4|GPIO_PIN_5);\r\n\r\n /* USER CODE BEGIN DAC1_MspDeInit 1 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\nvoid DAC_Start() {\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\r\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\r\n}\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/dma.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.c\r\n * @brief This file provides code for the configuration\r\n * of all the requested memory to memory DMA transfers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dma.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure DMA */\r\n/*----------------------------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/**\r\n * Enable DMA controller clock\r\n */\r\nvoid MX_DMA_Init(void)\r\n{\r\n\r\n /* DMA controller clock enable */\r\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n __HAL_RCC_DMA1_CLK_ENABLE();\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/gpio.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.c\r\n * @brief This file provides code for the configuration\r\n * of all used GPIO pins.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"gpio.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure GPIO */\r\n/*----------------------------------------------------------------------------*/\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/** Configure pins\r\n*/\r\nvoid MX_GPIO_Init(void)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n\r\n /* GPIO Ports Clock Enable */\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n __HAL_RCC_GPIOB_CLK_ENABLE();\r\n\r\n /*Configure GPIO pins : PBPin PBPin */\r\n GPIO_InitStruct.Pin = TRIG_Pin|VOCT_JUMPER_Pin;\r\n GPIO_InitStruct.Mode = GPIO_MODE_INPUT;\r\n GPIO_InitStruct.Pull = GPIO_PULLUP;\r\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/main.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.c\r\n * @brief : Main program body\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"adc.h\"\r\n#include \"dac.h\"\r\n#include \"dma.h\"\r\n#include \"tim.h\"\r\n#include \"gpio.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN PTD */\r\n\r\n/* USER CODE END PTD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN PV */\r\nvolatile float khz_in_scaling = 0.25f;\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\nvoid SystemClock_Config(void);\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/**\r\n * @brief The application entry point.\r\n * @retval int\r\n */\r\nint main(void)\r\n{\r\n /* USER CODE BEGIN 1 */\r\n\r\n /* USER CODE END 1 */\r\n\r\n /* MCU Configuration--------------------------------------------------------*/\r\n\r\n /* Reset of all peripherals, Initializes the Flash interface and the Systick. */\r\n HAL_Init();\r\n\r\n /* USER CODE BEGIN Init */\r\n\r\n /* USER CODE END Init */\r\n\r\n /* Configure the system clock */\r\n SystemClock_Config();\r\n\r\n /* USER CODE BEGIN SysInit */\r\n\r\n /* USER CODE END SysInit */\r\n\r\n /* Initialize all configured peripherals */\r\n MX_GPIO_Init();\r\n MX_DMA_Init();\r\n MX_ADC1_Init();\r\n MX_ADC2_Init();\r\n MX_DAC1_Init();\r\n MX_TIM2_Init();\r\n MX_TIM3_Init();\r\n /* USER CODE BEGIN 2 */\r\n\r\n\tADC_Start();\r\n\tTIM_Start();\r\n\tDAC_Start();\r\n\r\n\tdynamic_smooth_init(&dynamic_smooth_a, 0.05f, 0.5f);\r\n\tadsr_structinit(&OP1.ADSR);\r\n\r\n\tVREFINT_CAL = *VREFINT_CAL_ADDR;\r\n\r\n\twhile (adc1_data[VREFINT_PIN] == 0) {\r\n\t\t//wait for values!\r\n\t}\r\n\r\n\tfor(int i=0; i<100000; i++) {\r\n\t\tvdd_mv += ((3000.0f * VREFINT_CAL / (float)(adc1_data[VREFINT_PIN])) - vdd_mv) * 0.2f;\r\n\t}\r\n\r\n\tkhz_correction = 3300.0f / vdd_mv;\r\n\tkhz_in_mv = adc2_data[KHZ_JACK] * 3300 >> 12;\r\n\r\n\r\n /* USER CODE END 2 */\r\n\r\n /* Infinite loop */\r\n /* USER CODE BEGIN WHILE */\r\n\twhile (1) {\r\n\t\tloop();\r\n /* USER CODE END WHILE */\r\n\r\n /* USER CODE BEGIN 3 */\r\n\t}\r\n /* USER CODE END 3 */\r\n}\r\n\r\n/**\r\n * @brief System Clock Configuration\r\n * @retval None\r\n */\r\nvoid SystemClock_Config(void)\r\n{\r\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\r\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\r\n\r\n /** Configure the main internal regulator output voltage\r\n */\r\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\r\n /** Initializes the RCC Oscillators according to the specified parameters\r\n * in the RCC_OscInitTypeDef structure.\r\n */\r\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\r\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\r\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\r\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\r\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\r\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\r\n RCC_OscInitStruct.PLL.PLLN = 8;\r\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\r\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\r\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV2;\r\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Initializes the CPU, AHB and APB buses clocks\r\n */\r\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\r\n |RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;\r\n RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;\r\n RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;\r\n RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV1;\r\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\r\n\r\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 4 */\r\n\r\n/* USER CODE END 4 */\r\n\r\n/**\r\n * @brief This function is executed in case of error occurrence.\r\n * @retval None\r\n */\r\nvoid Error_Handler(void)\r\n{\r\n /* USER CODE BEGIN Error_Handler_Debug */\r\n\t/* User can add his own implementation to report the HAL error return state */\r\n\t__disable_irq();\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END Error_Handler_Debug */\r\n}\r\n\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief Reports the name of the source file and the source line number\r\n * where the assert_param error has occurred.\r\n * @param file: pointer to the source file name\r\n * @param line: assert_param error line source number\r\n * @retval None\r\n */\r\nvoid assert_failed(uint8_t *file, uint32_t line)\r\n{\r\n /* USER CODE BEGIN 6 */\r\n /* User can add his own implementation to report the file name and line number,\r\n ex: printf(\"Wrong parameters value: file %s on line %d\\r\\n\", file, line) */\r\n /* USER CODE END 6 */\r\n}\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/stm32g4xx_hal_msp.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_msp.c\r\n * @brief This file provides code for the MSP Initialization\r\n * and de-Initialization codes.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN Define */\r\n\r\n/* USER CODE END Define */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN Macro */\r\n\r\n/* USER CODE END Macro */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* External functions --------------------------------------------------------*/\r\n/* USER CODE BEGIN ExternalFunctions */\r\n\r\n/* USER CODE END ExternalFunctions */\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n/**\r\n * Initializes the Global MSP.\r\n */\r\nvoid HAL_MspInit(void)\r\n{\r\n /* USER CODE BEGIN MspInit 0 */\r\n\r\n /* USER CODE END MspInit 0 */\r\n\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n\r\n /* System interrupt init*/\r\n\r\n /** Disable the internal Pull-Up in Dead Battery pins of UCPD peripheral\r\n */\r\n HAL_PWREx_DisableUCPDDeadBattery();\r\n\r\n /* USER CODE BEGIN MspInit 1 */\r\n\r\n /* USER CODE END MspInit 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/stm32g4xx_it.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.c\r\n * @brief Interrupt Service Routines.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"stm32g4xx_it.h\"\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"global_variables.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/* External variables --------------------------------------------------------*/\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n/* USER CODE BEGIN EV */\r\n\r\n/* USER CODE END EV */\r\n\r\n/******************************************************************************/\r\n/* Cortex-M4 Processor Interruption and Exception Handlers */\r\n/******************************************************************************/\r\n/**\r\n * @brief This function handles Non maskable interrupt.\r\n */\r\nvoid NMI_Handler(void)\r\n{\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\r\n\r\n /* USER CODE END NonMaskableInt_IRQn 0 */\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END NonMaskableInt_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Hard fault interrupt.\r\n */\r\nvoid HardFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN HardFault_IRQn 0 */\r\n\r\n /* USER CODE END HardFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_HardFault_IRQn 0 */\r\n /* USER CODE END W1_HardFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Memory management fault.\r\n */\r\nvoid MemManage_Handler(void)\r\n{\r\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\r\n\r\n /* USER CODE END MemoryManagement_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_MemoryManagement_IRQn 0 */\r\n /* USER CODE END W1_MemoryManagement_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Prefetch fault, memory access fault.\r\n */\r\nvoid BusFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN BusFault_IRQn 0 */\r\n\r\n /* USER CODE END BusFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_BusFault_IRQn 0 */\r\n /* USER CODE END W1_BusFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Undefined instruction or illegal state.\r\n */\r\nvoid UsageFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN UsageFault_IRQn 0 */\r\n\r\n /* USER CODE END UsageFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_UsageFault_IRQn 0 */\r\n /* USER CODE END W1_UsageFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles System service call via SWI instruction.\r\n */\r\nvoid SVC_Handler(void)\r\n{\r\n /* USER CODE BEGIN SVCall_IRQn 0 */\r\n\r\n /* USER CODE END SVCall_IRQn 0 */\r\n /* USER CODE BEGIN SVCall_IRQn 1 */\r\n\r\n /* USER CODE END SVCall_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Debug monitor.\r\n */\r\nvoid DebugMon_Handler(void)\r\n{\r\n /* USER CODE BEGIN DebugMonitor_IRQn 0 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 0 */\r\n /* USER CODE BEGIN DebugMonitor_IRQn 1 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Pendable request for system service.\r\n */\r\nvoid PendSV_Handler(void)\r\n{\r\n /* USER CODE BEGIN PendSV_IRQn 0 */\r\n\r\n /* USER CODE END PendSV_IRQn 0 */\r\n /* USER CODE BEGIN PendSV_IRQn 1 */\r\n\r\n /* USER CODE END PendSV_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles System tick timer.\r\n */\r\nvoid SysTick_Handler(void)\r\n{\r\n /* USER CODE BEGIN SysTick_IRQn 0 */\r\n\r\n /* USER CODE END SysTick_IRQn 0 */\r\n HAL_IncTick();\r\n /* USER CODE BEGIN SysTick_IRQn 1 */\r\n\r\n /* USER CODE END SysTick_IRQn 1 */\r\n}\r\n\r\n/******************************************************************************/\r\n/* STM32G4xx Peripheral Interrupt Handlers */\r\n/* Add here the Interrupt Handlers for the used peripherals. */\r\n/* For the available peripheral interrupt handler names, */\r\n/* please refer to the startup file (startup_stm32g4xx.s). */\r\n/******************************************************************************/\r\n\r\n/**\r\n * @brief This function handles TIM2 global interrupt.\r\n */\r\nvoid TIM2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM2_IRQn 0 */\r\n#if 0\r\n /* USER CODE END TIM2_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim2);\r\n /* USER CODE BEGIN TIM2_IRQn 1 */\r\n#endif\r\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\r\n\t\t\tmain_2OP_loop();\r\n\t\t}\r\n\t}\r\n /* USER CODE END TIM2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM3 global interrupt.\r\n */\r\nvoid TIM3_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM3_IRQn 0 */\r\n#if 0\r\n /* USER CODE END TIM3_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim3);\r\n /* USER CODE BEGIN TIM3_IRQn 1 */\r\n#endif\r\n\t/* USER CODE BEGIN TIM3_IRQn 0 */\r\n\r\n\t/* USER CODE END TIM3_IRQn 0 */\r\n\t/* USER CODE BEGIN TIM3_IRQn 1 */\r\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\r\n\r\n\t\t\tfor (uint8_t i = 0; i < (NUM_ADC1_CHANNELS - 1); i++) {\r\n\t\t\t\tadc1_data_10b[i] = adc1_data[i] >> 2;\r\n\t\t\t}\r\n\r\n\t\t\trun_linear_a_expo_r(&OP1.ADSR);\r\n\t\t\tset_adsr_parameters(&OP1.ADSR);\r\n\r\n#ifndef VOCT\r\n\t\t\tif(HAL_GPIO_ReadPin(VOCT_JUMPER_GPIO_Port, VOCT_JUMPER_Pin) == 0) {\r\n\t\t\t\tkhz_in_scaling = VOCT_SCALE;\r\n\t\t\t} else {\r\n\t\t\t\tkhz_in_scaling = WIDE_SCALE;\r\n\t\t\t}\r\n#else\r\n\t\t\tkhz_in_scaling = VOCT_SCALE;\r\n#endif\r\n\t\t}\r\n\t}\r\n /* USER CODE END TIM3_IRQn 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/syscalls.c", "content": "/**\n ******************************************************************************\n * @file syscalls.c\n * @author Auto-generated by STM32CubeIDE\n * @brief STM32CubeIDE Minimal System calls file\n *\n * For more information about which c-functions\n * need which of these lowlevel functions\n * please consult the Newlib libc-manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n\n/* Variables */\nextern int __io_putchar(int ch) __attribute__((weak));\nextern int __io_getchar(void) __attribute__((weak));\n\n\nchar *__env[1] = { 0 };\nchar **environ = __env;\n\n\n/* Functions */\nvoid initialise_monitor_handles()\n{\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n\nint _kill(int pid, int sig)\n{\n\terrno = EINVAL;\n\treturn -1;\n}\n\nvoid _exit (int status)\n{\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n}\n\n__attribute__((weak)) int _read(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t*ptr++ = __io_getchar();\n\t}\n\nreturn len;\n}\n\n__attribute__((weak)) int _write(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t__io_putchar(*ptr++);\n\t}\n\treturn len;\n}\n\nint _close(int file)\n{\n\treturn -1;\n}\n\n\nint _fstat(int file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _isatty(int file)\n{\n\treturn 1;\n}\n\nint _lseek(int file, int ptr, int dir)\n{\n\treturn 0;\n}\n\nint _open(char *path, int flags, ...)\n{\n\t/* Pretend like we always fail */\n\treturn -1;\n}\n\nint _wait(int *status)\n{\n\terrno = ECHILD;\n\treturn -1;\n}\n\nint _unlink(char *name)\n{\n\terrno = ENOENT;\n\treturn -1;\n}\n\nint _times(struct tms *buf)\n{\n\treturn -1;\n}\n\nint _stat(char *file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _link(char *old, char *new)\n{\n\terrno = EMLINK;\n\treturn -1;\n}\n\nint _fork(void)\n{\n\terrno = EAGAIN;\n\treturn -1;\n}\n\nint _execve(char *name, char **argv, char **env)\n{\n\terrno = ENOMEM;\n\treturn -1;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/sysmem.c", "content": "/**\n ******************************************************************************\n * @file sysmem.c\n * @author Generated by STM32CubeIDE\n * @brief STM32CubeIDE System Memory calls file\n *\n * For more information about which C functions\n * need which of these lowlevel functions\n * please consult the newlib libc manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n\n/**\n * Pointer to the current high watermark of the heap usage\n */\nstatic uint8_t *__sbrk_heap_end = NULL;\n\n/**\n * @brief _sbrk() allocates memory to the newlib heap and is used by malloc\n * and others from the C library\n *\n * @verbatim\n * ############################################################################\n * # .data # .bss # newlib heap # MSP stack #\n * # # # # Reserved by _Min_Stack_Size #\n * ############################################################################\n * ^-- RAM start ^-- _end _estack, RAM end --^\n * @endverbatim\n *\n * This implementation starts allocating at the '_end' linker symbol\n * The '_Min_Stack_Size' linker symbol reserves a memory for the MSP stack\n * The implementation considers '_estack' linker symbol to be RAM end\n * NOTE: If the MSP stack, at any point during execution, grows larger than the\n * reserved size, please increase the '_Min_Stack_Size'.\n *\n * @param incr Memory size\n * @return Pointer to allocated memory\n */\nvoid *_sbrk(ptrdiff_t incr)\n{\n extern uint8_t _end; /* Symbol defined in the linker script */\n extern uint8_t _estack; /* Symbol defined in the linker script */\n extern uint32_t _Min_Stack_Size; /* Symbol defined in the linker script */\n const uint32_t stack_limit = (uint32_t)&_estack - (uint32_t)&_Min_Stack_Size;\n const uint8_t *max_heap = (uint8_t *)stack_limit;\n uint8_t *prev_heap_end;\n\n /* Initialize heap end at first call */\n if (NULL == __sbrk_heap_end)\n {\n __sbrk_heap_end = &_end;\n }\n\n /* Protect heap from growing into the reserved MSP stack */\n if (__sbrk_heap_end + incr > max_heap)\n {\n errno = ENOMEM;\n return (void *)-1;\n }\n\n prev_heap_end = __sbrk_heap_end;\n __sbrk_heap_end += incr;\n\n return (void *)prev_heap_end;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/system_stm32g4xx.c", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32g4xx.c\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer System Source File\r\n *\r\n * This file provides two functions and one global variable to be called from\r\n * user application:\r\n * - SystemInit(): This function is called at startup just after reset and\r\n * before branch to main program. This call is made inside\r\n * the \"startup_stm32g4xx.s\" file.\r\n *\r\n * - SystemCoreClock variable: Contains the core clock (HCLK), it can be used\r\n * by the user application to setup the SysTick\r\n * timer or configure other parameters.\r\n *\r\n * - SystemCoreClockUpdate(): Updates the variable SystemCoreClock and must\r\n * be called whenever the core clock is changed\r\n * during program execution.\r\n *\r\n * After each device reset the HSI (16 MHz) is used as system clock source.\r\n * Then SystemInit() function is called, in \"startup_stm32g4xx.s\" file, to\r\n * configure the system clock before to branch to main program.\r\n *\r\n * This file configures the system clock as follows:\r\n *=============================================================================\r\n *-----------------------------------------------------------------------------\r\n * System Clock source | HSI\r\n *-----------------------------------------------------------------------------\r\n * SYSCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * HCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * AHB Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB1 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB2 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_M | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_N | 16\r\n *-----------------------------------------------------------------------------\r\n * PLL_P | 7\r\n *-----------------------------------------------------------------------------\r\n * PLL_Q | 2\r\n *-----------------------------------------------------------------------------\r\n * PLL_R | 2\r\n *-----------------------------------------------------------------------------\r\n * Require 48MHz for RNG | Disabled\r\n *-----------------------------------------------------------------------------\r\n *=============================================================================\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g4xx_system\r\n * @{\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Includes\r\n * @{\r\n */\r\n\r\n#include \"stm32g4xx.h\"\r\n\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE 24000000U /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE 16000000U /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_TypesDefinitions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Defines\r\n * @{\r\n */\r\n\r\n/************************* Miscellaneous Configuration ************************/\r\n/* Note: Following vector table addresses must be defined in line with linker\r\n configuration. */\r\n/*!< Uncomment the following line if you need to relocate the vector table\r\n anywhere in Flash or Sram, else the vector table is kept at the automatic\r\n remap of boot address selected */\r\n/* #define USER_VECT_TAB_ADDRESS */\r\n\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n/*!< Uncomment the following line if you need to relocate your vector Table\r\n in Sram else user remap will be done in Flash. */\r\n/* #define VECT_TAB_SRAM */\r\n#if defined(VECT_TAB_SRAM)\r\n#define VECT_TAB_BASE_ADDRESS SRAM_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#else\r\n#define VECT_TAB_BASE_ADDRESS FLASH_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#endif /* VECT_TAB_SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n/******************************************************************************/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Variables\r\n * @{\r\n */\r\n /* The SystemCoreClock variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 2) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) each time HAL_RCC_ClockConfig() is called to configure the system clock frequency\r\n Note: If you use this function to configure the system clock; then there\r\n is no need to call the 2 first functions listed above, since SystemCoreClock\r\n variable is updated automatically.\r\n */\r\n uint32_t SystemCoreClock = HSI_VALUE;\r\n\r\n const uint8_t AHBPrescTable[16] = {0U, 0U, 0U, 0U, 0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U, 6U, 7U, 8U, 9U};\r\n const uint8_t APBPrescTable[8] = {0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U};\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_FunctionPrototypes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Setup the microcontroller system.\r\n * @param None\r\n * @retval None\r\n */\r\n\r\nvoid SystemInit(void)\r\n{\r\n /* FPU settings ------------------------------------------------------------*/\r\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\r\n #endif\r\n\r\n /* Configure the Vector Table location add offset address ------------------*/\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n}\r\n\r\n/**\r\n * @brief Update SystemCoreClock variable according to Clock Register Values.\r\n * The SystemCoreClock variable contains the core clock (HCLK), it can\r\n * be used by the user application to setup the SysTick timer or configure\r\n * other parameters.\r\n *\r\n * @note Each time the core clock (HCLK) changes, this function must be called\r\n * to update SystemCoreClock variable value. Otherwise, any configuration\r\n * based on this variable will be incorrect.\r\n *\r\n * @note - The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n *\r\n * - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(**)\r\n *\r\n * - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(***)\r\n *\r\n * - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(***)\r\n * or HSI_VALUE(*) multiplied/divided by the PLL factors.\r\n *\r\n * (**) HSI_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n *\r\n * (***) HSE_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 24 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * - The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SystemCoreClockUpdate(void)\r\n{\r\n uint32_t tmp, pllvco, pllr, pllsource, pllm;\r\n\r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n switch (RCC->CFGR & RCC_CFGR_SWS)\r\n {\r\n case 0x04: /* HSI used as system clock source */\r\n SystemCoreClock = HSI_VALUE;\r\n break;\r\n\r\n case 0x08: /* HSE used as system clock source */\r\n SystemCoreClock = HSE_VALUE;\r\n break;\r\n\r\n case 0x0C: /* PLL used as system clock source */\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = (RCC->PLLCFGR & RCC_PLLCFGR_PLLSRC);\r\n pllm = ((RCC->PLLCFGR & RCC_PLLCFGR_PLLM) >> 4) + 1U ;\r\n if (pllsource == 0x02UL) /* HSI used as PLL clock source */\r\n {\r\n pllvco = (HSI_VALUE / pllm);\r\n }\r\n else /* HSE used as PLL clock source */\r\n {\r\n pllvco = (HSE_VALUE / pllm);\r\n }\r\n pllvco = pllvco * ((RCC->PLLCFGR & RCC_PLLCFGR_PLLN) >> 8);\r\n pllr = (((RCC->PLLCFGR & RCC_PLLCFGR_PLLR) >> 25) + 1U) * 2U;\r\n SystemCoreClock = pllvco/pllr;\r\n break;\r\n\r\n default:\r\n break;\r\n }\r\n /* Compute HCLK clock frequency --------------------------------------------*/\r\n /* Get HCLK prescaler */\r\n tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];\r\n /* HCLK clock frequency */\r\n SystemCoreClock >>= tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Src/tim.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.c\r\n * @brief This file provides code for the configuration\r\n * of the TIM instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2024 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"tim.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nTIM_HandleTypeDef htim2;\r\nTIM_HandleTypeDef htim3;\r\n\r\n/* TIM2 init function */\r\nvoid MX_TIM2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM2_Init 0 */\r\n\r\n /* USER CODE END TIM2_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM2_Init 1 */\r\n\r\n /* USER CODE END TIM2_Init 1 */\r\n htim2.Instance = TIM2;\r\n htim2.Init.Prescaler = 0;\r\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim2.Init.Period = 1600;\r\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM2_Init 2 */\r\n\r\n /* USER CODE END TIM2_Init 2 */\r\n\r\n}\r\n/* TIM3 init function */\r\nvoid MX_TIM3_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM3_Init 0 */\r\n\r\n /* USER CODE END TIM3_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM3_Init 1 */\r\n\r\n /* USER CODE END TIM3_Init 1 */\r\n htim3.Instance = TIM3;\r\n htim3.Init.Prescaler = 0;\r\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim3.Init.Period = 12800;\r\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM3_Init 2 */\r\n\r\n /* USER CODE END TIM3_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspInit 0 */\r\n\r\n /* USER CODE END TIM2_MspInit 0 */\r\n /* TIM2 clock enable */\r\n __HAL_RCC_TIM2_CLK_ENABLE();\r\n\r\n /* TIM2 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\r\n HAL_NVIC_EnableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspInit 1 */\r\n\r\n /* USER CODE END TIM2_MspInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspInit 0 */\r\n\r\n /* USER CODE END TIM3_MspInit 0 */\r\n /* TIM3 clock enable */\r\n __HAL_RCC_TIM3_CLK_ENABLE();\r\n\r\n /* TIM3 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM3_IRQn, 1, 0);\r\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspInit 1 */\r\n\r\n /* USER CODE END TIM3_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM2_CLK_DISABLE();\r\n\r\n /* TIM2 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM3_CLK_DISABLE();\r\n\r\n /* TIM3 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\nvoid TIM_Start() {\r\n\tHAL_TIM_Base_Start_IT(&htim2);\r\n\tHAL_TIM_Base_Start_IT(&htim3);\r\n}\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Core/Startup/startup_stm32g431kbux.s", "content": "/**\r\n ******************************************************************************\r\n * @file startup_stm32g431xx.s\r\n * @author MCD Application Team\r\n * @brief STM32G431xx devices vector table GCC toolchain.\r\n * This module performs:\r\n * - Set the initial SP\r\n * - Set the initial PC == Reset_Handler,\r\n * - Set the vector table entries with the exceptions ISR address,\r\n * - Configure the clock system\r\n * - Branches to main in the C library (which eventually\r\n * calls main()).\r\n * After Reset the Cortex-M4 processor is in Thread mode,\r\n * priority is Privileged, and the Stack is set to Main.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n .syntax unified\r\n\t.cpu cortex-m4\r\n\t.fpu softvfp\r\n\t.thumb\r\n\r\n.global\tg_pfnVectors\r\n.global\tDefault_Handler\r\n\r\n/* start address for the initialization values of the .data section.\r\ndefined in linker script */\r\n.word\t_sidata\r\n/* start address for the .data section. defined in linker script */\r\n.word\t_sdata\r\n/* end address for the .data section. defined in linker script */\r\n.word\t_edata\r\n/* start address for the .bss section. defined in linker script */\r\n.word\t_sbss\r\n/* end address for the .bss section. defined in linker script */\r\n.word\t_ebss\r\n\r\n.equ BootRAM, 0xF1E0F85F\r\n/**\r\n * @brief This is the code that gets called when the processor first\r\n * starts execution following a reset event. Only the absolutely\r\n * necessary set is performed, after which the application\r\n * supplied main() routine is called.\r\n * @param None\r\n * @retval : None\r\n*/\r\n\r\n .section\t.text.Reset_Handler\r\n\t.weak\tReset_Handler\r\n\t.type\tReset_Handler, %function\r\nReset_Handler:\r\n ldr r0, =_estack\r\n mov sp, r0 /* set stack pointer */\r\n \r\n/* Call the clock system initialization function.*/\r\n bl SystemInit\r\n\r\n/* Copy the data segment initializers from flash to SRAM */\r\n ldr r0, =_sdata\r\n ldr r1, =_edata\r\n ldr r2, =_sidata\r\n movs r3, #0\r\n b\tLoopCopyDataInit\r\n\r\nCopyDataInit:\r\n ldr r4, [r2, r3]\r\n str r4, [r0, r3]\r\n adds r3, r3, #4\r\n\r\nLoopCopyDataInit:\r\n adds r4, r0, r3\r\n cmp r4, r1\r\n bcc CopyDataInit\r\n \r\n/* Zero fill the bss segment. */\r\n ldr r2, =_sbss\r\n ldr r4, =_ebss\r\n movs r3, #0\r\n b LoopFillZerobss\r\n\r\nFillZerobss:\r\n str r3, [r2]\r\n adds r2, r2, #4\r\n\r\nLoopFillZerobss:\r\n cmp r2, r4\r\n bcc FillZerobss\r\n/* Call static constructors */\r\n bl __libc_init_array\r\n/* Call the application's entry point.*/\r\n\tbl\tmain\r\n\r\nLoopForever:\r\n b LoopForever\r\n\r\n.size\tReset_Handler, .-Reset_Handler\r\n\r\n/**\r\n * @brief This is the code that gets called when the processor receives an\r\n * unexpected interrupt. This simply enters an infinite loop, preserving\r\n * the system state for examination by a debugger.\r\n *\r\n * @param None\r\n * @retval : None\r\n*/\r\n .section\t.text.Default_Handler,\"ax\",%progbits\r\nDefault_Handler:\r\nInfinite_Loop:\r\n\tb\tInfinite_Loop\r\n\t.size\tDefault_Handler, .-Default_Handler\r\n/******************************************************************************\r\n*\r\n* The minimal vector table for a Cortex-M4. Note that the proper constructs\r\n* must be placed on this to ensure that it ends up at physical address\r\n* 0x0000.0000.\r\n*\r\n******************************************************************************/\r\n \t.section\t.isr_vector,\"a\",%progbits\r\n\t.type\tg_pfnVectors, %object\r\n\r\n\r\ng_pfnVectors:\r\n\t.word\t_estack\r\n\t.word\tReset_Handler\r\n\t.word\tNMI_Handler\r\n\t.word\tHardFault_Handler\r\n\t.word\tMemManage_Handler\r\n\t.word\tBusFault_Handler\r\n\t.word\tUsageFault_Handler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSVC_Handler\r\n\t.word\tDebugMon_Handler\r\n\t.word\t0\r\n\t.word\tPendSV_Handler\r\n\t.word\tSysTick_Handler\r\n\t.word\tWWDG_IRQHandler\r\n\t.word\tPVD_PVM_IRQHandler\r\n\t.word\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.word\tRTC_WKUP_IRQHandler\r\n\t.word\tFLASH_IRQHandler\r\n\t.word\tRCC_IRQHandler\r\n\t.word\tEXTI0_IRQHandler\r\n\t.word\tEXTI1_IRQHandler\r\n\t.word\tEXTI2_IRQHandler\r\n\t.word\tEXTI3_IRQHandler\r\n\t.word\tEXTI4_IRQHandler\r\n\t.word\tDMA1_Channel1_IRQHandler\r\n\t.word\tDMA1_Channel2_IRQHandler\r\n\t.word\tDMA1_Channel3_IRQHandler\r\n\t.word\tDMA1_Channel4_IRQHandler\r\n\t.word\tDMA1_Channel5_IRQHandler\r\n\t.word\tDMA1_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\tADC1_2_IRQHandler\r\n\t.word\tUSB_HP_IRQHandler\r\n\t.word\tUSB_LP_IRQHandler\r\n\t.word\tFDCAN1_IT0_IRQHandler\r\n\t.word\tFDCAN1_IT1_IRQHandler\r\n\t.word\tEXTI9_5_IRQHandler\r\n\t.word\tTIM1_BRK_TIM15_IRQHandler\r\n\t.word\tTIM1_UP_TIM16_IRQHandler\r\n\t.word\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.word\tTIM1_CC_IRQHandler\r\n\t.word\tTIM2_IRQHandler\r\n\t.word\tTIM3_IRQHandler\r\n\t.word\tTIM4_IRQHandler\r\n\t.word\tI2C1_EV_IRQHandler\r\n\t.word\tI2C1_ER_IRQHandler\r\n\t.word\tI2C2_EV_IRQHandler\r\n\t.word\tI2C2_ER_IRQHandler\r\n\t.word\tSPI1_IRQHandler\r\n\t.word\tSPI2_IRQHandler\r\n\t.word\tUSART1_IRQHandler\r\n\t.word\tUSART2_IRQHandler\r\n\t.word\tUSART3_IRQHandler\r\n\t.word\tEXTI15_10_IRQHandler\r\n\t.word\tRTC_Alarm_IRQHandler\r\n\t.word\tUSBWakeUp_IRQHandler\r\n\t.word\tTIM8_BRK_IRQHandler\r\n\t.word\tTIM8_UP_IRQHandler\r\n\t.word\tTIM8_TRG_COM_IRQHandler\r\n\t.word\tTIM8_CC_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tLPTIM1_IRQHandler\r\n\t.word\t0\r\n\t.word\tSPI3_IRQHandler\r\n\t.word\tUART4_IRQHandler\r\n\t.word\t0\r\n\t.word\tTIM6_DAC_IRQHandler\r\n\t.word\tTIM7_IRQHandler\r\n\t.word\tDMA2_Channel1_IRQHandler\r\n\t.word\tDMA2_Channel2_IRQHandler\r\n\t.word\tDMA2_Channel3_IRQHandler\r\n\t.word\tDMA2_Channel4_IRQHandler\r\n\t.word\tDMA2_Channel5_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tUCPD1_IRQHandler\r\n\t.word\tCOMP1_2_3_IRQHandler\r\n\t.word\tCOMP4_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCRS_IRQHandler\r\n\t.word\tSAI1_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tFPU_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tRNG_IRQHandler\r\n\t.word\tLPUART1_IRQHandler\r\n\t.word\tI2C3_EV_IRQHandler\r\n\t.word\tI2C3_ER_IRQHandler\r\n\t.word\tDMAMUX_OVR_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tDMA2_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCORDIC_IRQHandler\r\n\t.word\tFMAC_IRQHandler\r\n\r\n\t.size\tg_pfnVectors, .-g_pfnVectors\r\n\r\n/*******************************************************************************\r\n*\r\n* Provide weak aliases for each Exception handler to the Default_Handler.\r\n* As they are weak aliases, any function with the same name will override\r\n* this definition.\r\n*\r\n*******************************************************************************/\r\n\r\n\t.weak\tNMI_Handler\r\n\t.thumb_set NMI_Handler,Default_Handler\r\n\r\n\t.weak\tHardFault_Handler\r\n\t.thumb_set HardFault_Handler,Default_Handler\r\n\r\n\t.weak\tMemManage_Handler\r\n\t.thumb_set MemManage_Handler,Default_Handler\r\n\r\n\t.weak\tBusFault_Handler\r\n\t.thumb_set BusFault_Handler,Default_Handler\r\n\r\n\t.weak\tUsageFault_Handler\r\n\t.thumb_set UsageFault_Handler,Default_Handler\r\n\r\n\t.weak\tSVC_Handler\r\n\t.thumb_set SVC_Handler,Default_Handler\r\n\r\n\t.weak\tDebugMon_Handler\r\n\t.thumb_set DebugMon_Handler,Default_Handler\r\n\r\n\t.weak\tPendSV_Handler\r\n\t.thumb_set PendSV_Handler,Default_Handler\r\n\r\n\t.weak\tSysTick_Handler\r\n\t.thumb_set SysTick_Handler,Default_Handler\r\n\r\n\t.weak\tWWDG_IRQHandler\r\n\t.thumb_set WWDG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tPVD_PVM_IRQHandler\r\n\t.thumb_set PVD_PVM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.thumb_set RTC_TAMP_LSECSS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_WKUP_IRQHandler\r\n\t.thumb_set RTC_WKUP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFLASH_IRQHandler\r\n\t.thumb_set FLASH_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRCC_IRQHandler\r\n\t.thumb_set RCC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI0_IRQHandler\r\n\t.thumb_set EXTI0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI1_IRQHandler\r\n\t.thumb_set EXTI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI2_IRQHandler\r\n\t.thumb_set EXTI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI3_IRQHandler\r\n\t.thumb_set EXTI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI4_IRQHandler\r\n\t.thumb_set EXTI4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel1_IRQHandler\r\n\t.thumb_set DMA1_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel2_IRQHandler\r\n\t.thumb_set DMA1_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel3_IRQHandler\r\n\t.thumb_set DMA1_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel4_IRQHandler\r\n\t.thumb_set DMA1_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel5_IRQHandler\r\n\t.thumb_set DMA1_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel6_IRQHandler\r\n\t.thumb_set DMA1_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC1_2_IRQHandler\r\n\t.thumb_set ADC1_2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_HP_IRQHandler\r\n\t.thumb_set USB_HP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_LP_IRQHandler\r\n\t.thumb_set USB_LP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT0_IRQHandler\r\n\t.thumb_set FDCAN1_IT0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT1_IRQHandler\r\n\t.thumb_set FDCAN1_IT1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI9_5_IRQHandler\r\n\t.thumb_set EXTI9_5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_BRK_TIM15_IRQHandler\r\n\t.thumb_set TIM1_BRK_TIM15_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_UP_TIM16_IRQHandler\r\n\t.thumb_set TIM1_UP_TIM16_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.thumb_set TIM1_TRG_COM_TIM17_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_CC_IRQHandler\r\n\t.thumb_set TIM1_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM2_IRQHandler\r\n\t.thumb_set TIM2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM3_IRQHandler\r\n\t.thumb_set TIM3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM4_IRQHandler\r\n\t.thumb_set TIM4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_EV_IRQHandler\r\n\t.thumb_set I2C1_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_ER_IRQHandler\r\n\t.thumb_set I2C1_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_EV_IRQHandler\r\n\t.thumb_set I2C2_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_ER_IRQHandler\r\n\t.thumb_set I2C2_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI1_IRQHandler\r\n\t.thumb_set SPI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI2_IRQHandler\r\n\t.thumb_set SPI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART1_IRQHandler\r\n\t.thumb_set USART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART2_IRQHandler\r\n\t.thumb_set USART2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART3_IRQHandler\r\n\t.thumb_set USART3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI15_10_IRQHandler\r\n\t.thumb_set EXTI15_10_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_Alarm_IRQHandler\r\n\t.thumb_set RTC_Alarm_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSBWakeUp_IRQHandler\r\n\t.thumb_set USBWakeUp_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_BRK_IRQHandler\r\n\t.thumb_set TIM8_BRK_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_UP_IRQHandler\r\n\t.thumb_set TIM8_UP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_TRG_COM_IRQHandler\r\n\t.thumb_set TIM8_TRG_COM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_CC_IRQHandler\r\n\t.thumb_set TIM8_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPTIM1_IRQHandler\r\n\t.thumb_set LPTIM1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI3_IRQHandler\r\n\t.thumb_set SPI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUART4_IRQHandler\r\n\t.thumb_set UART4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM6_DAC_IRQHandler\r\n\t.thumb_set TIM6_DAC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM7_IRQHandler\r\n\t.thumb_set TIM7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel1_IRQHandler\r\n\t.thumb_set DMA2_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel2_IRQHandler\r\n\t.thumb_set DMA2_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel3_IRQHandler\r\n\t.thumb_set DMA2_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel4_IRQHandler\r\n\t.thumb_set DMA2_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel5_IRQHandler\r\n\t.thumb_set DMA2_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUCPD1_IRQHandler\r\n\t.thumb_set UCPD1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP1_2_3_IRQHandler\r\n\t.thumb_set COMP1_2_3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP4_IRQHandler\r\n\t.thumb_set COMP4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCRS_IRQHandler\r\n\t.thumb_set CRS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSAI1_IRQHandler\r\n\t.thumb_set SAI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFPU_IRQHandler\r\n\t.thumb_set FPU_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRNG_IRQHandler\r\n\t.thumb_set RNG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPUART1_IRQHandler\r\n\t.thumb_set LPUART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_EV_IRQHandler\r\n\t.thumb_set I2C3_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_ER_IRQHandler\r\n\t.thumb_set I2C3_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMAMUX_OVR_IRQHandler\r\n\t.thumb_set DMAMUX_OVR_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel6_IRQHandler\r\n\t.thumb_set DMA2_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCORDIC_IRQHandler\r\n\t.thumb_set CORDIC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFMAC_IRQHandler\r\n\t.thumb_set FMAC_IRQHandler,Default_Handler\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/2OPFM_G431.list", "content": "\n2OPFM_G431.elf: file format elf32-littlearm\n\nSections:\nIdx Name Size VMA LMA File off Algn\n 0 .isr_vector 000001d8 08000000 08000000 00010000 2**0\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 1 .text 00003650 080001d8 080001d8 000101d8 2**3\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 2 .rodata 00000810 08003828 08003828 00013828 2**2\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 3 .ARM.extab 00000000 08004038 08004038 00020810 2**0\n CONTENTS\n 4 .ARM 00000000 08004038 08004038 00020810 2**0\n CONTENTS\n 5 .preinit_array 00000000 08004038 08004038 00020810 2**0\n CONTENTS, ALLOC, LOAD, DATA\n 6 .init_array 00000004 08004038 08004038 00014038 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 7 .fini_array 00000004 0800403c 0800403c 0001403c 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 8 .data 00000810 20000000 08004040 00020000 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 9 .bss 00000598 20000810 08004850 00020810 2**2\n ALLOC\n 10 ._user_heap_stack 00000400 20000da8 08004850 00020da8 2**0\n ALLOC\n 11 .ARM.attributes 00000030 00000000 00000000 00020810 2**0\n CONTENTS, READONLY\n 12 .debug_info 000282cf 00000000 00000000 00020840 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 13 .debug_abbrev 000040f1 00000000 00000000 00048b0f 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 14 .debug_loc 00013303 00000000 00000000 0004cc00 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 15 .debug_aranges 00000e50 00000000 00000000 0005ff08 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 16 .debug_ranges 00002658 00000000 00000000 00060d58 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 17 .debug_macro 00020668 00000000 00000000 000633b0 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 18 .debug_line 0001e14a 00000000 00000000 00083a18 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 19 .debug_str 000d45c5 00000000 00000000 000a1b62 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 20 .comment 00000053 00000000 00000000 00176127 2**0\n CONTENTS, READONLY\n 21 .debug_frame 00003074 00000000 00000000 0017617c 2**2\n CONTENTS, READONLY, DEBUGGING, OCTETS\n\nDisassembly of section .text:\n\n080001d8 <__do_global_dtors_aux>:\n 80001d8:\tb510 \tpush\t{r4, lr}\n 80001da:\t4c05 \tldr\tr4, [pc, #20]\t; (80001f0 <__do_global_dtors_aux+0x18>)\n 80001dc:\t7823 \tldrb\tr3, [r4, #0]\n 80001de:\tb933 \tcbnz\tr3, 80001ee <__do_global_dtors_aux+0x16>\n 80001e0:\t4b04 \tldr\tr3, [pc, #16]\t; (80001f4 <__do_global_dtors_aux+0x1c>)\n 80001e2:\tb113 \tcbz\tr3, 80001ea <__do_global_dtors_aux+0x12>\n 80001e4:\t4804 \tldr\tr0, [pc, #16]\t; (80001f8 <__do_global_dtors_aux+0x20>)\n 80001e6:\tf3af 8000 \tnop.w\n 80001ea:\t2301 \tmovs\tr3, #1\n 80001ec:\t7023 \tstrb\tr3, [r4, #0]\n 80001ee:\tbd10 \tpop\t{r4, pc}\n 80001f0:\t20000810 \t.word\t0x20000810\n 80001f4:\t00000000 \t.word\t0x00000000\n 80001f8:\t08003810 \t.word\t0x08003810\n\n080001fc :\n 80001fc:\tb508 \tpush\t{r3, lr}\n 80001fe:\t4b03 \tldr\tr3, [pc, #12]\t; (800020c )\n 8000200:\tb11b \tcbz\tr3, 800020a \n 8000202:\t4903 \tldr\tr1, [pc, #12]\t; (8000210 )\n 8000204:\t4803 \tldr\tr0, [pc, #12]\t; (8000214 )\n 8000206:\tf3af 8000 \tnop.w\n 800020a:\tbd08 \tpop\t{r3, pc}\n 800020c:\t00000000 \t.word\t0x00000000\n 8000210:\t20000814 \t.word\t0x20000814\n 8000214:\t08003810 \t.word\t0x08003810\n\n08000218 <__aeabi_drsub>:\n 8000218:\tf081 4100 \teor.w\tr1, r1, #2147483648\t; 0x80000000\n 800021c:\te002 \tb.n\t8000224 <__adddf3>\n 800021e:\tbf00 \tnop\n\n08000220 <__aeabi_dsub>:\n 8000220:\tf083 4300 \teor.w\tr3, r3, #2147483648\t; 0x80000000\n\n08000224 <__adddf3>:\n 8000224:\tb530 \tpush\t{r4, r5, lr}\n 8000226:\tea4f 0441 \tmov.w\tr4, r1, lsl #1\n 800022a:\tea4f 0543 \tmov.w\tr5, r3, lsl #1\n 800022e:\tea94 0f05 \tteq\tr4, r5\n 8000232:\tbf08 \tit\teq\n 8000234:\tea90 0f02 \tteqeq\tr0, r2\n 8000238:\tbf1f \titttt\tne\n 800023a:\tea54 0c00 \torrsne.w\tip, r4, r0\n 800023e:\tea55 0c02 \torrsne.w\tip, r5, r2\n 8000242:\tea7f 5c64 \tmvnsne.w\tip, r4, asr #21\n 8000246:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 800024a:\tf000 80e2 \tbeq.w\t8000412 <__adddf3+0x1ee>\n 800024e:\tea4f 5454 \tmov.w\tr4, r4, lsr #21\n 8000252:\tebd4 5555 \trsbs\tr5, r4, r5, lsr #21\n 8000256:\tbfb8 \tit\tlt\n 8000258:\t426d \tneglt\tr5, r5\n 800025a:\tdd0c \tble.n\t8000276 <__adddf3+0x52>\n 800025c:\t442c \tadd\tr4, r5\n 800025e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000262:\tea81 0303 \teor.w\tr3, r1, r3\n 8000266:\tea82 0000 \teor.w\tr0, r2, r0\n 800026a:\tea83 0101 \teor.w\tr1, r3, r1\n 800026e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000272:\tea81 0303 \teor.w\tr3, r1, r3\n 8000276:\t2d36 \tcmp\tr5, #54\t; 0x36\n 8000278:\tbf88 \tit\thi\n 800027a:\tbd30 \tpophi\t{r4, r5, pc}\n 800027c:\tf011 4f00 \ttst.w\tr1, #2147483648\t; 0x80000000\n 8000280:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 8000284:\tf44f 1c80 \tmov.w\tip, #1048576\t; 0x100000\n 8000288:\tea4c 3111 \torr.w\tr1, ip, r1, lsr #12\n 800028c:\td002 \tbeq.n\t8000294 <__adddf3+0x70>\n 800028e:\t4240 \tnegs\tr0, r0\n 8000290:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 8000294:\tf013 4f00 \ttst.w\tr3, #2147483648\t; 0x80000000\n 8000298:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 800029c:\tea4c 3313 \torr.w\tr3, ip, r3, lsr #12\n 80002a0:\td002 \tbeq.n\t80002a8 <__adddf3+0x84>\n 80002a2:\t4252 \tnegs\tr2, r2\n 80002a4:\teb63 0343 \tsbc.w\tr3, r3, r3, lsl #1\n 80002a8:\tea94 0f05 \tteq\tr4, r5\n 80002ac:\tf000 80a7 \tbeq.w\t80003fe <__adddf3+0x1da>\n 80002b0:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 80002b4:\tf1d5 0e20 \trsbs\tlr, r5, #32\n 80002b8:\tdb0d \tblt.n\t80002d6 <__adddf3+0xb2>\n 80002ba:\tfa02 fc0e \tlsl.w\tip, r2, lr\n 80002be:\tfa22 f205 \tlsr.w\tr2, r2, r5\n 80002c2:\t1880 \tadds\tr0, r0, r2\n 80002c4:\tf141 0100 \tadc.w\tr1, r1, #0\n 80002c8:\tfa03 f20e \tlsl.w\tr2, r3, lr\n 80002cc:\t1880 \tadds\tr0, r0, r2\n 80002ce:\tfa43 f305 \tasr.w\tr3, r3, r5\n 80002d2:\t4159 \tadcs\tr1, r3\n 80002d4:\te00e \tb.n\t80002f4 <__adddf3+0xd0>\n 80002d6:\tf1a5 0520 \tsub.w\tr5, r5, #32\n 80002da:\tf10e 0e20 \tadd.w\tlr, lr, #32\n 80002de:\t2a01 \tcmp\tr2, #1\n 80002e0:\tfa03 fc0e \tlsl.w\tip, r3, lr\n 80002e4:\tbf28 \tit\tcs\n 80002e6:\tf04c 0c02 \torrcs.w\tip, ip, #2\n 80002ea:\tfa43 f305 \tasr.w\tr3, r3, r5\n 80002ee:\t18c0 \tadds\tr0, r0, r3\n 80002f0:\teb51 71e3 \tadcs.w\tr1, r1, r3, asr #31\n 80002f4:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80002f8:\td507 \tbpl.n\t800030a <__adddf3+0xe6>\n 80002fa:\tf04f 0e00 \tmov.w\tlr, #0\n 80002fe:\tf1dc 0c00 \trsbs\tip, ip, #0\n 8000302:\teb7e 0000 \tsbcs.w\tr0, lr, r0\n 8000306:\teb6e 0101 \tsbc.w\tr1, lr, r1\n 800030a:\tf5b1 1f80 \tcmp.w\tr1, #1048576\t; 0x100000\n 800030e:\td31b \tbcc.n\t8000348 <__adddf3+0x124>\n 8000310:\tf5b1 1f00 \tcmp.w\tr1, #2097152\t; 0x200000\n 8000314:\td30c \tbcc.n\t8000330 <__adddf3+0x10c>\n 8000316:\t0849 \tlsrs\tr1, r1, #1\n 8000318:\tea5f 0030 \tmovs.w\tr0, r0, rrx\n 800031c:\tea4f 0c3c \tmov.w\tip, ip, rrx\n 8000320:\tf104 0401 \tadd.w\tr4, r4, #1\n 8000324:\tea4f 5244 \tmov.w\tr2, r4, lsl #21\n 8000328:\tf512 0f80 \tcmn.w\tr2, #4194304\t; 0x400000\n 800032c:\tf080 809a \tbcs.w\t8000464 <__adddf3+0x240>\n 8000330:\tf1bc 4f00 \tcmp.w\tip, #2147483648\t; 0x80000000\n 8000334:\tbf08 \tit\teq\n 8000336:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 800033a:\tf150 0000 \tadcs.w\tr0, r0, #0\n 800033e:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 8000342:\tea41 0105 \torr.w\tr1, r1, r5\n 8000346:\tbd30 \tpop\t{r4, r5, pc}\n 8000348:\tea5f 0c4c \tmovs.w\tip, ip, lsl #1\n 800034c:\t4140 \tadcs\tr0, r0\n 800034e:\teb41 0101 \tadc.w\tr1, r1, r1\n 8000352:\t3c01 \tsubs\tr4, #1\n 8000354:\tbf28 \tit\tcs\n 8000356:\tf5b1 1f80 \tcmpcs.w\tr1, #1048576\t; 0x100000\n 800035a:\td2e9 \tbcs.n\t8000330 <__adddf3+0x10c>\n 800035c:\tf091 0f00 \tteq\tr1, #0\n 8000360:\tbf04 \titt\teq\n 8000362:\t4601 \tmoveq\tr1, r0\n 8000364:\t2000 \tmoveq\tr0, #0\n 8000366:\tfab1 f381 \tclz\tr3, r1\n 800036a:\tbf08 \tit\teq\n 800036c:\t3320 \taddeq\tr3, #32\n 800036e:\tf1a3 030b \tsub.w\tr3, r3, #11\n 8000372:\tf1b3 0220 \tsubs.w\tr2, r3, #32\n 8000376:\tda0c \tbge.n\t8000392 <__adddf3+0x16e>\n 8000378:\t320c \tadds\tr2, #12\n 800037a:\tdd08 \tble.n\t800038e <__adddf3+0x16a>\n 800037c:\tf102 0c14 \tadd.w\tip, r2, #20\n 8000380:\tf1c2 020c \trsb\tr2, r2, #12\n 8000384:\tfa01 f00c \tlsl.w\tr0, r1, ip\n 8000388:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800038c:\te00c \tb.n\t80003a8 <__adddf3+0x184>\n 800038e:\tf102 0214 \tadd.w\tr2, r2, #20\n 8000392:\tbfd8 \tit\tle\n 8000394:\tf1c2 0c20 \trsble\tip, r2, #32\n 8000398:\tfa01 f102 \tlsl.w\tr1, r1, r2\n 800039c:\tfa20 fc0c \tlsr.w\tip, r0, ip\n 80003a0:\tbfdc \titt\tle\n 80003a2:\tea41 010c \torrle.w\tr1, r1, ip\n 80003a6:\t4090 \tlslle\tr0, r2\n 80003a8:\t1ae4 \tsubs\tr4, r4, r3\n 80003aa:\tbfa2 \tittt\tge\n 80003ac:\teb01 5104 \taddge.w\tr1, r1, r4, lsl #20\n 80003b0:\t4329 \torrge\tr1, r5\n 80003b2:\tbd30 \tpopge\t{r4, r5, pc}\n 80003b4:\tea6f 0404 \tmvn.w\tr4, r4\n 80003b8:\t3c1f \tsubs\tr4, #31\n 80003ba:\tda1c \tbge.n\t80003f6 <__adddf3+0x1d2>\n 80003bc:\t340c \tadds\tr4, #12\n 80003be:\tdc0e \tbgt.n\t80003de <__adddf3+0x1ba>\n 80003c0:\tf104 0414 \tadd.w\tr4, r4, #20\n 80003c4:\tf1c4 0220 \trsb\tr2, r4, #32\n 80003c8:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 80003cc:\tfa01 f302 \tlsl.w\tr3, r1, r2\n 80003d0:\tea40 0003 \torr.w\tr0, r0, r3\n 80003d4:\tfa21 f304 \tlsr.w\tr3, r1, r4\n 80003d8:\tea45 0103 \torr.w\tr1, r5, r3\n 80003dc:\tbd30 \tpop\t{r4, r5, pc}\n 80003de:\tf1c4 040c \trsb\tr4, r4, #12\n 80003e2:\tf1c4 0220 \trsb\tr2, r4, #32\n 80003e6:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 80003ea:\tfa01 f304 \tlsl.w\tr3, r1, r4\n 80003ee:\tea40 0003 \torr.w\tr0, r0, r3\n 80003f2:\t4629 \tmov\tr1, r5\n 80003f4:\tbd30 \tpop\t{r4, r5, pc}\n 80003f6:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 80003fa:\t4629 \tmov\tr1, r5\n 80003fc:\tbd30 \tpop\t{r4, r5, pc}\n 80003fe:\tf094 0f00 \tteq\tr4, #0\n 8000402:\tf483 1380 \teor.w\tr3, r3, #1048576\t; 0x100000\n 8000406:\tbf06 \titte\teq\n 8000408:\tf481 1180 \teoreq.w\tr1, r1, #1048576\t; 0x100000\n 800040c:\t3401 \taddeq\tr4, #1\n 800040e:\t3d01 \tsubne\tr5, #1\n 8000410:\te74e \tb.n\t80002b0 <__adddf3+0x8c>\n 8000412:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000416:\tbf18 \tit\tne\n 8000418:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 800041c:\td029 \tbeq.n\t8000472 <__adddf3+0x24e>\n 800041e:\tea94 0f05 \tteq\tr4, r5\n 8000422:\tbf08 \tit\teq\n 8000424:\tea90 0f02 \tteqeq\tr0, r2\n 8000428:\td005 \tbeq.n\t8000436 <__adddf3+0x212>\n 800042a:\tea54 0c00 \torrs.w\tip, r4, r0\n 800042e:\tbf04 \titt\teq\n 8000430:\t4619 \tmoveq\tr1, r3\n 8000432:\t4610 \tmoveq\tr0, r2\n 8000434:\tbd30 \tpop\t{r4, r5, pc}\n 8000436:\tea91 0f03 \tteq\tr1, r3\n 800043a:\tbf1e \tittt\tne\n 800043c:\t2100 \tmovne\tr1, #0\n 800043e:\t2000 \tmovne\tr0, #0\n 8000440:\tbd30 \tpopne\t{r4, r5, pc}\n 8000442:\tea5f 5c54 \tmovs.w\tip, r4, lsr #21\n 8000446:\td105 \tbne.n\t8000454 <__adddf3+0x230>\n 8000448:\t0040 \tlsls\tr0, r0, #1\n 800044a:\t4149 \tadcs\tr1, r1\n 800044c:\tbf28 \tit\tcs\n 800044e:\tf041 4100 \torrcs.w\tr1, r1, #2147483648\t; 0x80000000\n 8000452:\tbd30 \tpop\t{r4, r5, pc}\n 8000454:\tf514 0480 \tadds.w\tr4, r4, #4194304\t; 0x400000\n 8000458:\tbf3c \titt\tcc\n 800045a:\tf501 1180 \taddcc.w\tr1, r1, #1048576\t; 0x100000\n 800045e:\tbd30 \tpopcc\t{r4, r5, pc}\n 8000460:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 8000464:\tf045 41fe \torr.w\tr1, r5, #2130706432\t; 0x7f000000\n 8000468:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 800046c:\tf04f 0000 \tmov.w\tr0, #0\n 8000470:\tbd30 \tpop\t{r4, r5, pc}\n 8000472:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000476:\tbf1a \titte\tne\n 8000478:\t4619 \tmovne\tr1, r3\n 800047a:\t4610 \tmovne\tr0, r2\n 800047c:\tea7f 5c65 \tmvnseq.w\tip, r5, asr #21\n 8000480:\tbf1c \titt\tne\n 8000482:\t460b \tmovne\tr3, r1\n 8000484:\t4602 \tmovne\tr2, r0\n 8000486:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800048a:\tbf06 \titte\teq\n 800048c:\tea52 3503 \torrseq.w\tr5, r2, r3, lsl #12\n 8000490:\tea91 0f03 \tteqeq\tr1, r3\n 8000494:\tf441 2100 \torrne.w\tr1, r1, #524288\t; 0x80000\n 8000498:\tbd30 \tpop\t{r4, r5, pc}\n 800049a:\tbf00 \tnop\n\n0800049c <__aeabi_ui2d>:\n 800049c:\tf090 0f00 \tteq\tr0, #0\n 80004a0:\tbf04 \titt\teq\n 80004a2:\t2100 \tmoveq\tr1, #0\n 80004a4:\t4770 \tbxeq\tlr\n 80004a6:\tb530 \tpush\t{r4, r5, lr}\n 80004a8:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004ac:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 80004b0:\tf04f 0500 \tmov.w\tr5, #0\n 80004b4:\tf04f 0100 \tmov.w\tr1, #0\n 80004b8:\te750 \tb.n\t800035c <__adddf3+0x138>\n 80004ba:\tbf00 \tnop\n\n080004bc <__aeabi_i2d>:\n 80004bc:\tf090 0f00 \tteq\tr0, #0\n 80004c0:\tbf04 \titt\teq\n 80004c2:\t2100 \tmoveq\tr1, #0\n 80004c4:\t4770 \tbxeq\tlr\n 80004c6:\tb530 \tpush\t{r4, r5, lr}\n 80004c8:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004cc:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 80004d0:\tf010 4500 \tands.w\tr5, r0, #2147483648\t; 0x80000000\n 80004d4:\tbf48 \tit\tmi\n 80004d6:\t4240 \tnegmi\tr0, r0\n 80004d8:\tf04f 0100 \tmov.w\tr1, #0\n 80004dc:\te73e \tb.n\t800035c <__adddf3+0x138>\n 80004de:\tbf00 \tnop\n\n080004e0 <__aeabi_f2d>:\n 80004e0:\t0042 \tlsls\tr2, r0, #1\n 80004e2:\tea4f 01e2 \tmov.w\tr1, r2, asr #3\n 80004e6:\tea4f 0131 \tmov.w\tr1, r1, rrx\n 80004ea:\tea4f 7002 \tmov.w\tr0, r2, lsl #28\n 80004ee:\tbf1f \titttt\tne\n 80004f0:\tf012 437f \tandsne.w\tr3, r2, #4278190080\t; 0xff000000\n 80004f4:\tf093 4f7f \tteqne\tr3, #4278190080\t; 0xff000000\n 80004f8:\tf081 5160 \teorne.w\tr1, r1, #939524096\t; 0x38000000\n 80004fc:\t4770 \tbxne\tlr\n 80004fe:\tf032 427f \tbics.w\tr2, r2, #4278190080\t; 0xff000000\n 8000502:\tbf08 \tit\teq\n 8000504:\t4770 \tbxeq\tlr\n 8000506:\tf093 4f7f \tteq\tr3, #4278190080\t; 0xff000000\n 800050a:\tbf04 \titt\teq\n 800050c:\tf441 2100 \torreq.w\tr1, r1, #524288\t; 0x80000\n 8000510:\t4770 \tbxeq\tlr\n 8000512:\tb530 \tpush\t{r4, r5, lr}\n 8000514:\tf44f 7460 \tmov.w\tr4, #896\t; 0x380\n 8000518:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 800051c:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 8000520:\te71c \tb.n\t800035c <__adddf3+0x138>\n 8000522:\tbf00 \tnop\n\n08000524 <__aeabi_ul2d>:\n 8000524:\tea50 0201 \torrs.w\tr2, r0, r1\n 8000528:\tbf08 \tit\teq\n 800052a:\t4770 \tbxeq\tlr\n 800052c:\tb530 \tpush\t{r4, r5, lr}\n 800052e:\tf04f 0500 \tmov.w\tr5, #0\n 8000532:\te00a \tb.n\t800054a <__aeabi_l2d+0x16>\n\n08000534 <__aeabi_l2d>:\n 8000534:\tea50 0201 \torrs.w\tr2, r0, r1\n 8000538:\tbf08 \tit\teq\n 800053a:\t4770 \tbxeq\tlr\n 800053c:\tb530 \tpush\t{r4, r5, lr}\n 800053e:\tf011 4500 \tands.w\tr5, r1, #2147483648\t; 0x80000000\n 8000542:\td502 \tbpl.n\t800054a <__aeabi_l2d+0x16>\n 8000544:\t4240 \tnegs\tr0, r0\n 8000546:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 800054a:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800054e:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000552:\tea5f 5c91 \tmovs.w\tip, r1, lsr #22\n 8000556:\tf43f aed8 \tbeq.w\t800030a <__adddf3+0xe6>\n 800055a:\tf04f 0203 \tmov.w\tr2, #3\n 800055e:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 8000562:\tbf18 \tit\tne\n 8000564:\t3203 \taddne\tr2, #3\n 8000566:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 800056a:\tbf18 \tit\tne\n 800056c:\t3203 \taddne\tr2, #3\n 800056e:\teb02 02dc \tadd.w\tr2, r2, ip, lsr #3\n 8000572:\tf1c2 0320 \trsb\tr3, r2, #32\n 8000576:\tfa00 fc03 \tlsl.w\tip, r0, r3\n 800057a:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800057e:\tfa01 fe03 \tlsl.w\tlr, r1, r3\n 8000582:\tea40 000e \torr.w\tr0, r0, lr\n 8000586:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800058a:\t4414 \tadd\tr4, r2\n 800058c:\te6bd \tb.n\t800030a <__adddf3+0xe6>\n 800058e:\tbf00 \tnop\n\n08000590 <__gedf2>:\n 8000590:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8000594:\te006 \tb.n\t80005a4 <__cmpdf2+0x4>\n 8000596:\tbf00 \tnop\n\n08000598 <__ledf2>:\n 8000598:\tf04f 0c01 \tmov.w\tip, #1\n 800059c:\te002 \tb.n\t80005a4 <__cmpdf2+0x4>\n 800059e:\tbf00 \tnop\n\n080005a0 <__cmpdf2>:\n 80005a0:\tf04f 0c01 \tmov.w\tip, #1\n 80005a4:\tf84d cd04 \tstr.w\tip, [sp, #-4]!\n 80005a8:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 80005ac:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80005b0:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 80005b4:\tbf18 \tit\tne\n 80005b6:\tea7f 5c6c \tmvnsne.w\tip, ip, asr #21\n 80005ba:\td01b \tbeq.n\t80005f4 <__cmpdf2+0x54>\n 80005bc:\tb001 \tadd\tsp, #4\n 80005be:\tea50 0c41 \torrs.w\tip, r0, r1, lsl #1\n 80005c2:\tbf0c \tite\teq\n 80005c4:\tea52 0c43 \torrseq.w\tip, r2, r3, lsl #1\n 80005c8:\tea91 0f03 \tteqne\tr1, r3\n 80005cc:\tbf02 \tittt\teq\n 80005ce:\tea90 0f02 \tteqeq\tr0, r2\n 80005d2:\t2000 \tmoveq\tr0, #0\n 80005d4:\t4770 \tbxeq\tlr\n 80005d6:\tf110 0f00 \tcmn.w\tr0, #0\n 80005da:\tea91 0f03 \tteq\tr1, r3\n 80005de:\tbf58 \tit\tpl\n 80005e0:\t4299 \tcmppl\tr1, r3\n 80005e2:\tbf08 \tit\teq\n 80005e4:\t4290 \tcmpeq\tr0, r2\n 80005e6:\tbf2c \tite\tcs\n 80005e8:\t17d8 \tasrcs\tr0, r3, #31\n 80005ea:\tea6f 70e3 \tmvncc.w\tr0, r3, asr #31\n 80005ee:\tf040 0001 \torr.w\tr0, r0, #1\n 80005f2:\t4770 \tbx\tlr\n 80005f4:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 80005f8:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80005fc:\td102 \tbne.n\t8000604 <__cmpdf2+0x64>\n 80005fe:\tea50 3c01 \torrs.w\tip, r0, r1, lsl #12\n 8000602:\td107 \tbne.n\t8000614 <__cmpdf2+0x74>\n 8000604:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8000608:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 800060c:\td1d6 \tbne.n\t80005bc <__cmpdf2+0x1c>\n 800060e:\tea52 3c03 \torrs.w\tip, r2, r3, lsl #12\n 8000612:\td0d3 \tbeq.n\t80005bc <__cmpdf2+0x1c>\n 8000614:\tf85d 0b04 \tldr.w\tr0, [sp], #4\n 8000618:\t4770 \tbx\tlr\n 800061a:\tbf00 \tnop\n\n0800061c <__aeabi_cdrcmple>:\n 800061c:\t4684 \tmov\tip, r0\n 800061e:\t4610 \tmov\tr0, r2\n 8000620:\t4662 \tmov\tr2, ip\n 8000622:\t468c \tmov\tip, r1\n 8000624:\t4619 \tmov\tr1, r3\n 8000626:\t4663 \tmov\tr3, ip\n 8000628:\te000 \tb.n\t800062c <__aeabi_cdcmpeq>\n 800062a:\tbf00 \tnop\n\n0800062c <__aeabi_cdcmpeq>:\n 800062c:\tb501 \tpush\t{r0, lr}\n 800062e:\tf7ff ffb7 \tbl\t80005a0 <__cmpdf2>\n 8000632:\t2800 \tcmp\tr0, #0\n 8000634:\tbf48 \tit\tmi\n 8000636:\tf110 0f00 \tcmnmi.w\tr0, #0\n 800063a:\tbd01 \tpop\t{r0, pc}\n\n0800063c <__aeabi_dcmpeq>:\n 800063c:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000640:\tf7ff fff4 \tbl\t800062c <__aeabi_cdcmpeq>\n 8000644:\tbf0c \tite\teq\n 8000646:\t2001 \tmoveq\tr0, #1\n 8000648:\t2000 \tmovne\tr0, #0\n 800064a:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 800064e:\tbf00 \tnop\n\n08000650 <__aeabi_dcmplt>:\n 8000650:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000654:\tf7ff ffea \tbl\t800062c <__aeabi_cdcmpeq>\n 8000658:\tbf34 \tite\tcc\n 800065a:\t2001 \tmovcc\tr0, #1\n 800065c:\t2000 \tmovcs\tr0, #0\n 800065e:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000662:\tbf00 \tnop\n\n08000664 <__aeabi_dcmple>:\n 8000664:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000668:\tf7ff ffe0 \tbl\t800062c <__aeabi_cdcmpeq>\n 800066c:\tbf94 \tite\tls\n 800066e:\t2001 \tmovls\tr0, #1\n 8000670:\t2000 \tmovhi\tr0, #0\n 8000672:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000676:\tbf00 \tnop\n\n08000678 <__aeabi_dcmpge>:\n 8000678:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 800067c:\tf7ff ffce \tbl\t800061c <__aeabi_cdrcmple>\n 8000680:\tbf94 \tite\tls\n 8000682:\t2001 \tmovls\tr0, #1\n 8000684:\t2000 \tmovhi\tr0, #0\n 8000686:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 800068a:\tbf00 \tnop\n\n0800068c <__aeabi_dcmpgt>:\n 800068c:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000690:\tf7ff ffc4 \tbl\t800061c <__aeabi_cdrcmple>\n 8000694:\tbf34 \tite\tcc\n 8000696:\t2001 \tmovcc\tr0, #1\n 8000698:\t2000 \tmovcs\tr0, #0\n 800069a:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 800069e:\tbf00 \tnop\n\n080006a0 :\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,\n\t\t0, 0, 0, 0, 0, 0, 0, 0 };\n\nvoid adsr_structinit(soft_adsr *adsr) {\n\tadsr->output = ENV_INIT;\n\tadsr->attack = 0.0f;\n 80006a0:\t2300 \tmovs\tr3, #0\nvoid adsr_structinit(soft_adsr *adsr) {\n 80006a2:\tb410 \tpush\t{r4}\n\tadsr->output = ENV_INIT;\n 80006a4:\tf04f 527e \tmov.w\tr2, #1065353216\t; 0x3f800000\n\tadsr->decay = 0.0f;\n\tadsr->sustain = 0.0f;\n\tadsr->release = 0.0f;\n\tadsr->stage = OFF;\n 80006a8:\t2403 \tmovs\tr4, #3\n\tadsr->rate = 0.0f;\n\tadsr->rate_offset = 0.0f;\n\tadsr->cutoff = 0.0f;\n\tadsr->target = ENV_INIT;\n\tadsr->one_shot = 0;\n 80006aa:\t2100 \tmovs\tr1, #0\n\tadsr->output = ENV_INIT;\n 80006ac:\t6002 \tstr\tr2, [r0, #0]\n\tadsr->attack = 0.0f;\n 80006ae:\t6203 \tstr\tr3, [r0, #32]\n\tadsr->decay = 0.0f;\n 80006b0:\t6243 \tstr\tr3, [r0, #36]\t; 0x24\n\tadsr->sustain = 0.0f;\n 80006b2:\t6283 \tstr\tr3, [r0, #40]\t; 0x28\n\tadsr->release = 0.0f;\n 80006b4:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n\tadsr->stage = OFF;\n 80006b6:\t7104 \tstrb\tr4, [r0, #4]\n\tadsr->rate = 0.0f;\n 80006b8:\t6083 \tstr\tr3, [r0, #8]\n}\n 80006ba:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n\tadsr->rate_offset = 0.0f;\n 80006be:\t60c3 \tstr\tr3, [r0, #12]\n\tadsr->cutoff = 0.0f;\n 80006c0:\t6183 \tstr\tr3, [r0, #24]\n\tadsr->target = ENV_INIT;\n 80006c2:\t61c2 \tstr\tr2, [r0, #28]\n\tadsr->one_shot = 0;\n 80006c4:\tf880 1030 \tstrb.w\tr1, [r0, #48]\t; 0x30\n}\n 80006c8:\t4770 \tbx\tlr\n 80006ca:\tbf00 \tnop\n 80006cc:\t0000 \tmovs\tr0, r0\n\t...\n\n080006d0 :\n}\n\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n\t//one shot style smooth attack\n\n\tif (adsr->output < 0.01f) {\n 80006d0:\ted90 7a00 \tvldr\ts14, [r0]\n 80006d4:\teddf 7a36 \tvldr\ts15, [pc, #216]\t; 80007b0 \nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n 80006d8:\tb510 \tpush\t{r4, lr}\n\tif (adsr->output < 0.01f) {\n 80006da:\teeb4 7ae7 \tvcmpe.f32\ts14, s15\n 80006de:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\tadsr->one_shot = 0;\n 80006e2:\tbf44 \titt\tmi\n 80006e4:\t2300 \tmovmi\tr3, #0\n 80006e6:\tf880 3030 \tstrbmi.w\tr3, [r0, #48]\t; 0x30\n\t}\n\n\tif (adsr->stage == ATTACK) {\n 80006ea:\t7903 \tldrb\tr3, [r0, #4]\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n 80006ec:\t4604 \tmov\tr4, r0\n\tif (adsr->stage == ATTACK) {\n 80006ee:\tb9db \tcbnz\tr3, 8000728 \n\n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n 80006f0:\tedd0 7a00 \tvldr\ts15, [r0]\n 80006f4:\teddf 6a2f \tvldr\ts13, [pc, #188]\t; 80007b4 \n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.95f) {\n 80006f8:\ted9f 7a2f \tvldr\ts14, [pc, #188]\t; 80007b8 \n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n 80006fc:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 8000700:\tedc0 7a00 \tvstr\ts15, [r0]\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n 8000704:\tedd0 7a08 \tvldr\ts15, [r0, #32]\n 8000708:\tedd0 6a04 \tvldr\ts13, [r0, #16]\n 800070c:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 8000710:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\t\tif (adsr->output > 0.95f) {\n 8000714:\tedd0 7a00 \tvldr\ts15, [r0]\n 8000718:\teef4 7ac7 \tvcmpe.f32\ts15, s14\n 800071c:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8000720:\tdd01 \tble.n\t8000726 \n\t\t\tadsr->stage = RELEASE;\n 8000722:\t2302 \tmovs\tr3, #2\n 8000724:\t7103 \tstrb\tr3, [r0, #4]\n\t\t\tadsr->cutoff = 0;\n\t\t}\n\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n\t}\n}\n 8000726:\tbd10 \tpop\t{r4, pc}\n\t\tif (adsr->stage == RELEASE) {\n 8000728:\t7903 \tldrb\tr3, [r0, #4]\n 800072a:\t2b02 \tcmp\tr3, #2\n 800072c:\td02e \tbeq.n\t800078c \n\t\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n 800072e:\tedd4 7a02 \tvldr\ts15, [r4, #8]\n 8000732:\tedd4 6a03 \tvldr\ts13, [r4, #12]\n 8000736:\ted9f 7a1f \tvldr\ts14, [pc, #124]\t; 80007b4 \n 800073a:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 800073e:\tee67 7a87 \tvmul.f32\ts15, s15, s14\n 8000742:\tedc4 7a06 \tvstr\ts15, [r4, #24]\n\t\tif (adsr->cutoff > 0.99) {\n 8000746:\t69a0 \tldr\tr0, [r4, #24]\n 8000748:\tf7ff feca \tbl\t80004e0 <__aeabi_f2d>\n 800074c:\ta316 \tadd\tr3, pc, #88\t; (adr r3, 80007a8 )\n 800074e:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8000752:\tf7ff ff9b \tbl\t800068c <__aeabi_dcmpgt>\n 8000756:\tb108 \tcbz\tr0, 800075c \n\t\t\tadsr->cutoff = 0.99;\n 8000758:\t4b18 \tldr\tr3, [pc, #96]\t; (80007bc )\n 800075a:\t61a3 \tstr\tr3, [r4, #24]\n\t\tif (adsr->cutoff < 0.0) {\n 800075c:\tedd4 7a06 \tvldr\ts15, [r4, #24]\n 8000760:\teef5 7ac0 \tvcmpe.f32\ts15, #0.0\n 8000764:\t2300 \tmovs\tr3, #0\n 8000766:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\t\tadsr->cutoff = 0;\n 800076a:\tbf48 \tit\tmi\n 800076c:\t61a3 \tstrmi\tr3, [r4, #24]\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n 800076e:\ted94 7a07 \tvldr\ts14, [r4, #28]\n 8000772:\ted94 6a00 \tvldr\ts12, [r4]\n 8000776:\tedd4 6a06 \tvldr\ts13, [r4, #24]\n 800077a:\tedd4 7a00 \tvldr\ts15, [r4]\n 800077e:\tee37 7a46 \tvsub.f32\ts14, s14, s12\n 8000782:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n 8000786:\tedc4 7a00 \tvstr\ts15, [r4]\n}\n 800078a:\tbd10 \tpop\t{r4, pc}\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n 800078c:\tedd0 7a0b \tvldr\ts15, [r0, #44]\t; 0x2c\n 8000790:\ted90 7a05 \tvldr\ts14, [r0, #20]\n 8000794:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\t\t\tadsr->target = 0.0f;\n 8000798:\t2300 \tmovs\tr3, #0\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n 800079a:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\t\t\tadsr->target = 0.0f;\n 800079e:\t61c3 \tstr\tr3, [r0, #28]\n 80007a0:\te7c5 \tb.n\t800072e \n 80007a2:\tbf00 \tnop\n 80007a4:\tf3af 8000 \tnop.w\n 80007a8:\t7ae147ae \t.word\t0x7ae147ae\n 80007ac:\t3fefae14 \t.word\t0x3fefae14\n 80007b0:\t3c23d70a \t.word\t0x3c23d70a\n 80007b4:\t3dcccccd \t.word\t0x3dcccccd\n 80007b8:\t3f733333 \t.word\t0x3f733333\n 80007bc:\t3f7d70a4 \t.word\t0x3f7d70a4\n\n080007c0 :\n\nvoid set_adsr_parameters(soft_adsr *adsr) {\n\tadsr->rate_offset = 0.0005f;\n\tadsr->attack = 7.0f;\n\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007c0:\t491b \tldr\tr1, [pc, #108]\t; (8000830 )\n\tadsr->rate_offset = 0.0005f;\n 80007c2:\t4a1c \tldr\tr2, [pc, #112]\t; (8000834 )\n\tadsr->attack = 7.0f;\n 80007c4:\t4b1c \tldr\tr3, [pc, #112]\t; (8000838 )\n\tadsr->rate_offset = 0.0005f;\n 80007c6:\t60c2 \tstr\tr2, [r0, #12]\n\tadsr->attack = 7.0f;\n 80007c8:\t6203 \tstr\tr3, [r0, #32]\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007ca:\t890a \tldrh\tr2, [r1, #8]\n\n\tint16_t jin_offset;\n\tjin_offset = adc1_data_10b[DECAY_SLIDER] - (adc1_data_10b[DECAY_JACK] - 495);\n 80007cc:\t888b \tldrh\tr3, [r1, #4]\n 80007ce:\t8909 \tldrh\tr1, [r1, #8]\n\t\tjin_offset = 0;\n\t}\n\tif (jin_offset > 1023) {\n\t\tjin_offset = 1023;\n\t}\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007d0:\ted9f 5a1a \tvldr\ts10, [pc, #104]\t; 800083c \n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007d4:\teddf 5a1a \tvldr\ts11, [pc, #104]\t; 8000840 \n\tadsr->release = (decay_sum) / 100000.0f;\n 80007d8:\ted9f 6a1a \tvldr\ts12, [pc, #104]\t; 8000844 \n\tjin_offset = adc1_data_10b[DECAY_SLIDER] - (adc1_data_10b[DECAY_JACK] - 495);\n 80007dc:\tb29b \tuxth\tr3, r3\n 80007de:\tf203 13ef \taddw\tr3, r3, #495\t; 0x1ef\nvoid set_adsr_parameters(soft_adsr *adsr) {\n 80007e2:\tb430 \tpush\t{r4, r5}\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007e4:\tb292 \tuxth\tr2, r2\n 80007e6:\t4d18 \tldr\tr5, [pc, #96]\t; (8000848 )\n 80007e8:\t4c18 \tldr\tr4, [pc, #96]\t; (800084c )\n 80007ea:\tf835 2012 \tldrh.w\tr2, [r5, r2, lsl #1]\n 80007ee:\tedd4 6a00 \tvldr\ts13, [r4]\n\tjin_offset = adc1_data_10b[DECAY_SLIDER] - (adc1_data_10b[DECAY_JACK] - 495);\n 80007f2:\t1a5b \tsubs\tr3, r3, r1\n 80007f4:\tb21b \tsxth\tr3, r3\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007f6:\tf383 030a \tusat\tr3, #10, r3\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007fa:\tee07 2a10 \tvmov\ts14, r2\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007fe:\tf835 3013 \tldrh.w\tr3, [r5, r3, lsl #1]\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 8000802:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 8000806:\tee07 3a90 \tvmov\ts15, r3\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 800080a:\tee37 7a66 \tvsub.f32\ts14, s14, s13\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 800080e:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 8000812:\teee7 6a25 \tvfma.f32\ts13, s14, s11\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 8000816:\t4b0e \tldr\tr3, [pc, #56]\t; (8000850 )\n 8000818:\tee77 7a85 \tvadd.f32\ts15, s15, s10\n\tfiltered_decay_jack += (expo_lut[adc1_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 800081c:\tedc4 6a00 \tvstr\ts13, [r4]\n\tadsr->release = (decay_sum) / 100000.0f;\n 8000820:\tee27 7a86 \tvmul.f32\ts14, s15, s12\n\n}\n 8000824:\tbc30 \tpop\t{r4, r5}\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 8000826:\tedc3 7a00 \tvstr\ts15, [r3]\n\tadsr->release = (decay_sum) / 100000.0f;\n 800082a:\ted80 7a0b \tvstr\ts14, [r0, #44]\t; 0x2c\n}\n 800082e:\t4770 \tbx\tlr\n 8000830:\t20000b54 \t.word\t0x20000b54\n 8000834:\t3a03126f \t.word\t0x3a03126f\n 8000838:\t40e00000 \t.word\t0x40e00000\n 800083c:\t42c80000 \t.word\t0x42c80000\n 8000840:\t3ca3d70a \t.word\t0x3ca3d70a\n 8000844:\t3727c5ac \t.word\t0x3727c5ac\n 8000848:\t20000000 \t.word\t0x20000000\n 800084c:\t20000894 \t.word\t0x20000894\n 8000850:\t200008b4 \t.word\t0x200008b4\n\n08000854 :\n\n//fast interrupt for audio\nvoid main_2OP_loop() {\n 8000854:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 8000858:\t2108 \tmovs\tr1, #8\n\t\tif (!last_trig) {\n 800085a:\t4da1 \tldr\tr5, [pc, #644]\t; (8000ae0 )\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 800085c:\t48a1 \tldr\tr0, [pc, #644]\t; (8000ae4 )\n\t\t\tOP1.ADSR.stage = ATTACK;\n 800085e:\t4ca2 \tldr\tr4, [pc, #648]\t; (8000ae8 )\n\tcheck_trig();\n\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 8000860:\t4ea2 \tldr\tr6, [pc, #648]\t; (8000aec )\n\tif (ENV_AMT < 0.0f) {\n\t\tENV_AMT = 0.0f;\n\t}\n\n\t//khz pot, 1p filter\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000862:\t4fa3 \tldr\tr7, [pc, #652]\t; (8000af0 )\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 8000864:\tf002 f850 \tbl\t8002908 \n\t\tif (!last_trig) {\n 8000868:\t7829 \tldrb\tr1, [r5, #0]\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 800086a:\t4ba2 \tldr\tr3, [pc, #648]\t; (8000af4 )\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 800086c:\teddf 6aa2 \tvldr\ts13, [pc, #648]\t; 8000af8 \n 8000870:\teddf 5aa2 \tvldr\ts11, [pc, #648]\t; 8000afc \n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 8000874:\ted9f 6aa2 \tvldr\ts12, [pc, #648]\t; 8000b00 \n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 8000878:\tfab0 f280 \tclz\tr2, r0\n\t\tif (!last_trig) {\n 800087c:\t4308 \torrs\tr0, r1\n 800087e:\tf010 00ff \tands.w\tr0, r0, #255\t; 0xff\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 8000882:\t49a0 \tldr\tr1, [pc, #640]\t; (8000b04 )\n\t\t\tOP1.ADSR.stage = ATTACK;\n 8000884:\tbf08 \tit\teq\n 8000886:\t7720 \tstrbeq\tr0, [r4, #28]\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 8000888:\tea4f 1252 \tmov.w\tr2, r2, lsr #5\n\t\t\tOP1.ADSR.one_shot = 0;\n 800088c:\tbf08 \tit\teq\n 800088e:\tf884 0048 \tstrbeq.w\tr0, [r4, #72]\t; 0x48\n\ttrig = !HAL_GPIO_ReadPin(TRIG_GPIO_Port, TRIG_Pin);\n 8000892:\t701a \tstrb\tr2, [r3, #0]\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 8000894:\t884b \tldrh\tr3, [r1, #2]\n 8000896:\t489c \tldr\tr0, [pc, #624]\t; (8000b08 )\n\tlast_trig = trig;\n 8000898:\t702a \tstrb\tr2, [r5, #0]\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 800089a:\tf3c3 038d \tubfx\tr3, r3, #2, #14\n 800089e:\tf5c3 73e0 \trsb\tr3, r3, #448\t; 0x1c0\n 80008a2:\tee07 3a90 \tvmov\ts15, r3\n 80008a6:\ted90 7a00 \tvldr\ts14, [r0]\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008aa:\t8873 \tldrh\tr3, [r6, #2]\n\t\tENV_AMT = 0.0f;\n 80008ac:\t4d97 \tldr\tr5, [pc, #604]\t; (8000b0c )\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 80008ae:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 80008b2:\teeb0 5a47 \tvmov.f32\ts10, s14\n 80008b6:\tee97 5aa6 \tvfnms.f32\ts10, s15, s13\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008ba:\tb29b \tuxth\tr3, r3\n\tif (ENV_AMT < 0.0f) {\n 80008bc:\t2200 \tmovs\tr2, #0\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008be:\tee06 3a90 \tvmov\ts13, r3\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 80008c2:\teea5 7a25 \tvfma.f32\ts14, s10, s11\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008c6:\t88f3 \tldrh\tr3, [r6, #6]\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008c8:\teef8 6ae6 \tvcvt.f32.s32\ts13, s13\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 80008cc:\teef0 7a47 \tvmov.f32\ts15, s14\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008d0:\teea6 7a86 \tvfma.f32\ts14, s13, s12\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008d4:\tb29b \tuxth\tr3, r3\n 80008d6:\tf5c3 737f \trsb\tr3, r3, #1020\t; 0x3fc\n 80008da:\t3303 \tadds\tr3, #3\n\tif (ENV_AMT < 0.0f) {\n 80008dc:\teeb5 7ac0 \tvcmpe.f32\ts14, #0.0\n 80008e0:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\tENV_AMT = 0.0f;\n 80008e4:\tbf48 \tit\tmi\n 80008e6:\t602a \tstrmi\tr2, [r5, #0]\n\n\t//khz input, 1p filter\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008e8:\t880a \tldrh\tr2, [r1, #0]\n\tENV_AMT = (adc1_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 80008ea:\tbf58 \tit\tpl\n 80008ec:\ted85 7a00 \tvstrpl\ts14, [r5]\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008f0:\tb292 \tuxth\tr2, r2\n 80008f2:\tf5a2 6200 \tsub.w\tr2, r2, #2048\t; 0x800\n 80008f6:\t4986 \tldr\tr1, [pc, #536]\t; (8000b10 )\n\tENV_OFFSET += (((((960 - (adc2_data[FM_JACK] >> 2)) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 80008f8:\tedc0 7a00 \tvstr\ts15, [r0]\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008fc:\tee07 2a10 \tvmov\ts14, r2\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000900:\tee07 3a90 \tvmov\ts15, r3\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 8000904:\ted91 0a00 \tvldr\ts0, [r1]\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000908:\tedd7 6a00 \tvldr\ts13, [r7]\n 800090c:\ted9f 6a81 \tvldr\ts12, [pc, #516]\t; 8000b14 \n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 8000910:\t4881 \tldr\tr0, [pc, #516]\t; (8000b18 )\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 8000912:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000916:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 800091a:\tee37 7a40 \tvsub.f32\ts14, s14, s0\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 800091e:\tee77 7ae6 \tvsub.f32\ts15, s15, s13\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 8000922:\teea7 0a06 \tvfma.f32\ts0, s14, s12\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000926:\teee7 6a86 \tvfma.f32\ts13, s15, s12\n\tfiltered_khz_in += ((adc2_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 800092a:\ted81 0a00 \tvstr\ts0, [r1]\n\tkhz_pot += ((1023 - adc1_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 800092e:\tedc7 6a00 \tvstr\ts13, [r7]\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 8000932:\tf000 f925 \tbl\t8000b80 \n 8000936:\t4a79 \tldr\tr2, [pc, #484]\t; (8000b1c )\n 8000938:\t4b79 \tldr\tr3, [pc, #484]\t; (8000b20 )\n 800093a:\ted92 6a00 \tvldr\ts12, [r2]\n\n\t//filter the sum\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 800093e:\tf8df c218 \tldr.w\tip, [pc, #536]\t; 8000b58 \n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 8000942:\tedd3 3a00 \tvldr\ts7, [r3]\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000946:\teddc 6a00 \tvldr\ts13, [ip]\n 800094a:\tedd7 5a00 \tvldr\ts11, [r7]\n 800094e:\ted9f 7a75 \tvldr\ts14, [pc, #468]\t; 8000b24 \n\n\t//filtered fm ratio\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000952:\t8833 \tldrh\tr3, [r6, #0]\n 8000954:\t4874 \tldr\tr0, [pc, #464]\t; (8000b28 )\n 8000956:\ted9f 4a75 \tvldr\ts8, [pc, #468]\t; 8000b2c \n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n\n\tif (adc1_data_10b[DECAY_SLIDER] > 1000) {\n 800095a:\t88b2 \tldrh\tr2, [r6, #4]\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800095c:\teddf 4a67 \tvldr\ts9, [pc, #412]\t; 8000afc \n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 8000960:\t4e73 \tldr\tr6, [pc, #460]\t; (8000b30 )\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 8000962:\ted9f 5a74 \tvldr\ts10, [pc, #464]\t; 8000b34 \n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000966:\teddf 7a74 \tvldr\ts15, [pc, #464]\t; 8000b38 \n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 800096a:\t4974 \tldr\tr1, [pc, #464]\t; (8000b3c )\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 800096c:\tee26 6a23 \tvmul.f32\ts12, s12, s7\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000970:\tee75 5ae6 \tvsub.f32\ts11, s11, s13\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 8000974:\tee26 0a00 \tvmul.f32\ts0, s12, s0\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000978:\tb29b \tuxth\tr3, r3\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 800097a:\tee75 5a80 \tvadd.f32\ts11, s11, s0\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800097e:\tee06 3a10 \tvmov\ts12, r3\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000982:\teee5 6a87 \tvfma.f32\ts13, s11, s14\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 8000986:\t4b6e \tldr\tr3, [pc, #440]\t; (8000b40 )\n\tOP->phase_index += OP->phase_increment;\n 8000988:\t690f \tldr\tr7, [r1, #16]\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800098a:\ted90 7a00 \tvldr\ts14, [r0]\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 800098e:\tedcc 6a00 \tvstr\ts13, [ip]\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000992:\teeb8 6ac6 \tvcvt.f32.s32\ts12, s12\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 8000996:\teefc 6ae6 \tvcvt.u32.f32\ts13, s13\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800099a:\teef0 5a47 \tvmov.f32\ts11, s14\n 800099e:\teed6 5a04 \tvfnms.f32\ts11, s12, s8\n\tif (adc1_data_10b[DECAY_SLIDER] > 1000) {\n 80009a2:\tb292 \tuxth\tr2, r2\n 80009a4:\tf5b2 7f7a \tcmp.w\tr2, #1000\t; 0x3e8\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * khz_in_scaling * khz_correction;\n 80009a8:\ted83 0a00 \tvstr\ts0, [r3]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 80009ac:\tee16 3a90 \tvmov\tr3, s13\n 80009b0:\tf3c3 0309 \tubfx\tr3, r3, #0, #10\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 80009b4:\teea5 7aa4 \tvfma.f32\ts14, s11, s9\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 80009b8:\tf836 3013 \tldrh.w\tr3, [r6, r3, lsl #1]\n 80009bc:\tee06 3a10 \tvmov\ts12, r3\n\tfm_ratio += ((adc1_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 80009c0:\ted80 7a00 \tvstr\ts14, [r0]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 80009c4:\teeb8 6a46 \tvcvt.f32.u32\ts12, s12\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 80009c8:\tee27 7a05 \tvmul.f32\ts14, s14, s10\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 80009cc:\tee66 6a27 \tvmul.f32\ts13, s12, s15\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 80009d0:\tee27 7a06 \tvmul.f32\ts14, s14, s12\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 80009d4:\ted84 6a02 \tvstr\ts12, [r4, #8]\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 80009d8:\tee67 7a27 \tvmul.f32\ts15, s14, s15\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 80009dc:\ted81 7a02 \tvstr\ts14, [r1, #8]\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 80009e0:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009e4:\ted95 6a00 \tvldr\ts12, [r5]\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 80009e8:\tedc1 7a03 \tvstr\ts15, [r1, #12]\n 80009ec:\tee17 0a90 \tvmov\tr0, s15\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009f0:\tedd4 7a05 \tvldr\ts15, [r4, #20]\n\tOP->phase_index += OP->phase_increment;\n 80009f4:\t6925 \tldr\tr5, [r4, #16]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009f6:\teeb8 7ae7 \tvcvt.f32.s32\ts14, s15\n 80009fa:\tedd1 7a05 \tvldr\ts15, [r1, #20]\n 80009fe:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8000a02:\tee27 7a06 \tvmul.f32\ts14, s14, s12\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000a06:\teefc 6ae6 \tvcvt.u32.f32\ts13, s13\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a0a:\tee67 7a86 \tvmul.f32\ts15, s15, s12\n 8000a0e:\teebd 7ac7 \tvcvt.s32.f32\ts14, s14\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000a12:\tee16 6a90 \tvmov\tr6, s13\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a16:\teefd 7ae7 \tvcvt.s32.f32\ts15, s15\n\t\tOP1.ADSR.output = 1.0f;\n 8000a1a:\tbf88 \tit\thi\n 8000a1c:\tf04f 537e \tmovhi.w\tr3, #1065353216\t; 0x3f800000\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a20:\tee17 2a10 \tvmov\tr2, s14\n\t\tOP1.ADSR.output = 1.0f;\n 8000a24:\tbf88 \tit\thi\n 8000a26:\t61a3 \tstrhi\tr3, [r4, #24]\n\tOP->phase_index += OP->phase_increment;\n 8000a28:\t4435 \tadd\tr5, r6\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a2a:\tee17 3a90 \tvmov\tr3, s15\n\tOP->phase_index += OP->phase_increment;\n 8000a2e:\t4438 \tadd\tr0, r7\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a30:\teb02 5295 \tadd.w\tr2, r2, r5, lsr #22\n 8000a34:\t4e43 \tldr\tr6, [pc, #268]\t; (8000b44 )\n\t}\n\n\toperator_run(&OP1, OP1.ADSR.output);\n 8000a36:\tedd4 5a06 \tvldr\ts11, [r4, #24]\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000a3a:\tedc4 6a03 \tvstr\ts13, [r4, #12]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a3e:\teb03 5390 \tadd.w\tr3, r3, r0, lsr #22\n 8000a42:\tf3c2 0209 \tubfx\tr2, r2, #0, #10\n 8000a46:\tf3c3 0309 \tubfx\tr3, r3, #0, #10\n 8000a4a:\tf836 2012 \tldrh.w\tr2, [r6, r2, lsl #1]\n 8000a4e:\tf836 3013 \tldrh.w\tr3, [r6, r3, lsl #1]\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n 8000a52:\tedd4 6a06 \tvldr\ts13, [r4, #24]\n 8000a56:\ted94 5a06 \tvldr\ts10, [r4, #24]\n\n\tOP1.modulation = (OP2.output) >> 3;\n\n\t//original\n\tvoice1 = (OP1.output) >> 5;\n 8000a5a:\t4e3b \tldr\tr6, [pc, #236]\t; (8000b48 )\n\tOP->phase_index += OP->phase_increment;\n 8000a5c:\t6108 \tstr\tr0, [r1, #16]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a5e:\tf5a2 4200 \tsub.w\tr2, r2, #32768\t; 0x8000\n 8000a62:\tee07 2a10 \tvmov\ts14, r2\n 8000a66:\tf5a3 4300 \tsub.w\tr3, r3, #32768\t; 0x8000\n 8000a6a:\tee07 3a90 \tvmov\ts15, r3\n 8000a6e:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8000a72:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n 8000a76:\tee66 6a85 \tvmul.f32\ts13, s13, s10\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a7a:\tee27 7a25 \tvmul.f32\ts14, s14, s11\n 8000a7e:\tee67 7aa6 \tvmul.f32\ts15, s15, s13\n 8000a82:\teebd 7ac7 \tvcvt.s32.f32\ts14, s14\n 8000a86:\teefd 7ae7 \tvcvt.s32.f32\ts15, s15\n 8000a8a:\tee17 2a10 \tvmov\tr2, s14\n 8000a8e:\tee17 3a90 \tvmov\tr3, s15\n\tvoice1 = (OP1.output) >> 5;\n 8000a92:\t1150 \tasrs\tr0, r2, #5\n\tOP->phase_index += OP->phase_increment;\n 8000a94:\t6125 \tstr\tr5, [r4, #16]\n\toutput = voice1;\n\n\t//hard clipping\n\tif (output > 2047) {\n 8000a96:\tf5b0 6f00 \tcmp.w\tr0, #2048\t; 0x800\n\tOP1.modulation = (OP2.output) >> 3;\n 8000a9a:\tea4f 05e3 \tmov.w\tr5, r3, asr #3\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a9e:\ted84 7a00 \tvstr\ts14, [r4]\n\tvoice1 = (OP1.output) >> 5;\n 8000aa2:\t6030 \tstr\tr0, [r6, #0]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000aa4:\tedc1 7a00 \tvstr\ts15, [r1]\n\tOP1.modulation = (OP2.output) >> 3;\n 8000aa8:\t6165 \tstr\tr5, [r4, #20]\n\tif (output > 2047) {\n 8000aaa:\tdb0c \tblt.n\t8000ac6 \n\t\toutput = 2047;\n 8000aac:\t4b27 \tldr\tr3, [pc, #156]\t; (8000b4c )\n 8000aae:\tf240 72ff \tmovw\tr2, #2047\t; 0x7ff\n 8000ab2:\t601a \tstr\tr2, [r3, #0]\n 8000ab4:\tf640 73ff \tmovw\tr3, #4095\t; 0xfff\n\t\toutput = -2047;\n\t}\n\n\t//DAC output\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, output + 2048);\n}\n 8000ab8:\te8bd 41f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, lr}\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, output + 2048);\n 8000abc:\t4824 \tldr\tr0, [pc, #144]\t; (8000b50 )\n 8000abe:\t2200 \tmovs\tr2, #0\n 8000ac0:\t2110 \tmovs\tr1, #16\n 8000ac2:\tf001 bc23 \tb.w\t800230c \n\tif (output < -2047) {\n 8000ac6:\t4a23 \tldr\tr2, [pc, #140]\t; (8000b54 )\n 8000ac8:\t4290 \tcmp\tr0, r2\n 8000aca:\tda03 \tbge.n\t8000ad4 \n\t\toutput = -2047;\n 8000acc:\t491f \tldr\tr1, [pc, #124]\t; (8000b4c )\n 8000ace:\t2301 \tmovs\tr3, #1\n 8000ad0:\t600a \tstr\tr2, [r1, #0]\n 8000ad2:\te7f1 \tb.n\t8000ab8 \n\toutput = voice1;\n 8000ad4:\t4a1d \tldr\tr2, [pc, #116]\t; (8000b4c )\n 8000ad6:\tf500 6300 \tadd.w\tr3, r0, #2048\t; 0x800\n 8000ada:\t6010 \tstr\tr0, [r2, #0]\n 8000adc:\te7ec \tb.n\t8000ab8 \n 8000ade:\tbf00 \tnop\n 8000ae0:\t200008a0 \t.word\t0x200008a0\n 8000ae4:\t48000400 \t.word\t0x48000400\n 8000ae8:\t20000840 \t.word\t0x20000840\n 8000aec:\t20000b54 \t.word\t0x20000b54\n 8000af0:\t20000898 \t.word\t0x20000898\n 8000af4:\t200008b2 \t.word\t0x200008b2\n 8000af8:\t3b000000 \t.word\t0x3b000000\n 8000afc:\t3c23d70a \t.word\t0x3c23d70a\n 8000b00:\t3a23d70a \t.word\t0x3a23d70a\n 8000b04:\t200008a4 \t.word\t0x200008a4\n 8000b08:\t20000838 \t.word\t0x20000838\n 8000b0c:\t2000083c \t.word\t0x2000083c\n 8000b10:\t20000afc \t.word\t0x20000afc\n 8000b14:\t3d4ccccd \t.word\t0x3d4ccccd\n 8000b18:\t20000ad4 \t.word\t0x20000ad4\n 8000b1c:\t20000800 \t.word\t0x20000800\n 8000b20:\t200008ac \t.word\t0x200008ac\n 8000b24:\t3da3d70a \t.word\t0x3da3d70a\n 8000b28:\t200008c8 \t.word\t0x200008c8\n 8000b2c:\t3a001002 \t.word\t0x3a001002\n 8000b30:\t20000000 \t.word\t0x20000000\n 8000b34:\t42000000 \t.word\t0x42000000\n 8000b38:\t4727c5ac \t.word\t0x4727c5ac\n 8000b3c:\t20000b04 \t.word\t0x20000b04\n 8000b40:\t20000830 \t.word\t0x20000830\n 8000b44:\t08003828 \t.word\t0x08003828\n 8000b48:\t20000af8 \t.word\t0x20000af8\n 8000b4c:\t2000089c \t.word\t0x2000089c\n 8000b50:\t20000cf8 \t.word\t0x20000cf8\n 8000b54:\tfffff801 \t.word\t0xfffff801\n 8000b58:\t200008a8 \t.word\t0x200008a8\n\n08000b5c :\n\tsensitivity = _sensitivity;\n\twc = basefreq / 22050.0f;\n\t//gc = tan(3.14f * wc);\n\tgc = .00000712018209f;\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = sensitivity * 4.0f;\n 8000b5c:\teef1 7a00 \tvmov.f32\ts15, #16\t; 0x40800000 4.0\n 8000b60:\tee60 0aa7 \tvmul.f32\ts1, s1, s15\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n 8000b64:\t2300 \tmovs\tr3, #0\n\t_smooth->g0 = 2*gc/(1+gc);\n 8000b66:\t4a05 \tldr\tr2, [pc, #20]\t; (8000b7c )\n 8000b68:\t6002 \tstr\tr2, [r0, #0]\n\t_smooth->sense = sensitivity * 4.0f;\n 8000b6a:\tedc0 0a01 \tvstr\ts1, [r0, #4]\n\t_smooth->low1 = 0.0f;\n 8000b6e:\t6083 \tstr\tr3, [r0, #8]\n\t_smooth->low2 = 0.0f;\n 8000b70:\t60c3 \tstr\tr3, [r0, #12]\n\t_smooth->low1z = 0.0f;\n 8000b72:\t6103 \tstr\tr3, [r0, #16]\n\t_smooth->low2z = 0.0f;\n 8000b74:\t6143 \tstr\tr3, [r0, #20]\n\t_smooth->bandz = 0.0f;\n 8000b76:\t6183 \tstr\tr3, [r0, #24]\n\t_smooth->out = 0.0f;\n 8000b78:\t61c3 \tstr\tr3, [r0, #28]\n}\n 8000b7a:\t4770 \tbx\tlr\n 8000b7c:\t376ee976 \t.word\t0x376ee976\n\n08000b80 :\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n 8000b80:\ted90 7a02 \tvldr\ts14, [r0, #8]\n\t_smooth->low2z = _smooth->low2;\n 8000b84:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8000b88:\ted90 5a01 \tvldr\ts10, [r0, #4]\n 8000b8c:\tedd0 6a00 \tvldr\ts13, [r0]\n\t_smooth->low1z = _smooth->low1;\n 8000b90:\ted80 7a04 \tvstr\ts14, [r0, #16]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8000b94:\tee37 6ac7 \tvsub.f32\ts12, s15, s14\n\treturn ((a) < (b) ? a : b);\n 8000b98:\teef7 5a00 \tvmov.f32\ts11, #112\t; 0x3f800000 1.0\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8000b9c:\teef0 4ac6 \tvabs.f32\ts9, s12\n 8000ba0:\teee4 6a85 \tvfma.f32\ts13, s9, s10\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000ba4:\tee30 0a47 \tvsub.f32\ts0, s0, s14\n\treturn ((a) < (b) ? a : b);\n 8000ba8:\teef4 6ae5 \tvcmpe.f32\ts13, s11\n 8000bac:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8000bb0:\tbf88 \tit\thi\n 8000bb2:\teef0 6a65 \tvmovhi.f32\ts13, s11\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000bb6:\teea0 7a26 \tvfma.f32\ts14, s0, s13\n\t_smooth->low2z = _smooth->low2;\n 8000bba:\tedc0 7a05 \tvstr\ts15, [r0, #20]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000bbe:\tee77 5a67 \tvsub.f32\ts11, s14, s15\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8000bc2:\ted80 6a06 \tvstr\ts12, [r0, #24]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000bc6:\teee5 7aa6 \tvfma.f32\ts15, s11, s13\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000bca:\ted80 7a02 \tvstr\ts14, [r0, #8]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000bce:\teeb0 0a67 \tvmov.f32\ts0, s15\n 8000bd2:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n\n\treturn _smooth->low2;\n}\n 8000bd6:\t4770 \tbx\tlr\n\n08000bd8 :\n#include \"loop.h\"\n#include \"main.h\"\n\nvoid loop(void) {\n\n}\n 8000bd8:\t4770 \tbx\tlr\n 8000bda:\tbf00 \tnop\n\n08000bdc :\nDMA_HandleTypeDef hdma_adc1;\nDMA_HandleTypeDef hdma_adc2;\n\n/* ADC1 init function */\nvoid MX_ADC1_Init(void)\n{\n 8000bdc:\tb530 \tpush\t{r4, r5, lr}\n\n /* USER CODE BEGIN ADC1_Init 0 */\n\n /* USER CODE END ADC1_Init 0 */\n\n ADC_MultiModeTypeDef multimode = {0};\n 8000bde:\t2400 \tmovs\tr4, #0\n{\n 8000be0:\tb08d \tsub\tsp, #52\t; 0x34\n ADC_ChannelConfTypeDef sConfig = {0};\n 8000be2:\t4621 \tmov\tr1, r4\n 8000be4:\t2220 \tmovs\tr2, #32\n 8000be6:\ta804 \tadd\tr0, sp, #16\n ADC_MultiModeTypeDef multimode = {0};\n 8000be8:\te9cd 4401 \tstrd\tr4, r4, [sp, #4]\n 8000bec:\t9403 \tstr\tr4, [sp, #12]\n ADC_ChannelConfTypeDef sConfig = {0};\n 8000bee:\tf002 fe07 \tbl\t8003800 \n /* USER CODE BEGIN ADC1_Init 1 */\n\n /* USER CODE END ADC1_Init 1 */\n /** Common config\n */\n hadc1.Instance = ADC1;\n 8000bf2:\t4845 \tldr\tr0, [pc, #276]\t; (8000d08 )\n 8000bf4:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8000bf8:\tf44f 3200 \tmov.w\tr2, #131072\t; 0x20000\n hadc1.Init.GainCompensation = 0;\n hadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\n hadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n hadc1.Init.LowPowerAutoWait = DISABLE;\n hadc1.Init.ContinuousConvMode = DISABLE;\n hadc1.Init.NbrOfConversion = 6;\n 8000bfc:\t2306 \tmovs\tr3, #6\n hadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000bfe:\t2508 \tmovs\tr5, #8\n hadc1.Instance = ADC1;\n 8000c00:\t6001 \tstr\tr1, [r0, #0]\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8000c02:\t6042 \tstr\tr2, [r0, #4]\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\n 8000c04:\tf44f 6190 \tmov.w\tr1, #1152\t; 0x480\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000c08:\tf44f 6280 \tmov.w\tr2, #1024\t; 0x400\n hadc1.Init.NbrOfConversion = 6;\n 8000c0c:\t6203 \tstr\tr3, [r0, #32]\n hadc1.Init.LowPowerAutoWait = DISABLE;\n 8000c0e:\t8384 \tstrh\tr4, [r0, #28]\n hadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\n 8000c10:\t2301 \tmovs\tr3, #1\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n 8000c12:\te9c0 4402 \tstrd\tr4, r4, [r0, #8]\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000c16:\te9c0 120b \tstrd\tr1, r2, [r0, #44]\t; 0x2c\n hadc1.Init.GainCompensation = 0;\n 8000c1a:\t6104 \tstr\tr4, [r0, #16]\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n 8000c1c:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n hadc1.Init.DMAContinuousRequests = ENABLE;\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 8000c20:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n hadc1.Init.OversamplingMode = DISABLE;\n 8000c22:\tf880 4040 \tstrb.w\tr4, [r0, #64]\t; 0x40\n hadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000c26:\t6185 \tstr\tr5, [r0, #24]\n hadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\n 8000c28:\t6143 \tstr\tr3, [r0, #20]\n hadc1.Init.DMAContinuousRequests = ENABLE;\n 8000c2a:\tf880 3038 \tstrb.w\tr3, [r0, #56]\t; 0x38\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\n 8000c2e:\tf000 fd0f \tbl\t8001650 \n 8000c32:\t2800 \tcmp\tr0, #0\n 8000c34:\td14f \tbne.n\t8000cd6 \n {\n Error_Handler();\n }\n /** Configure the ADC multi-mode\n */\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 8000c36:\t2300 \tmovs\tr3, #0\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 8000c38:\t4833 \tldr\tr0, [pc, #204]\t; (8000d08 )\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 8000c3a:\t9301 \tstr\tr3, [sp, #4]\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 8000c3c:\ta901 \tadd\tr1, sp, #4\n 8000c3e:\tf001 fa2b \tbl\t8002098 \n 8000c42:\t2800 \tcmp\tr0, #0\n 8000c44:\td15d \tbne.n\t8000d02 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_1;\n 8000c46:\t2206 \tmovs\tr2, #6\n 8000c48:\t237f \tmovs\tr3, #127\t; 0x7f\n 8000c4a:\t4c30 \tldr\tr4, [pc, #192]\t; (8000d0c )\n sConfig.Rank = ADC_REGULAR_RANK_1;\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n sConfig.Offset = 0;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c4c:\t482e \tldr\tr0, [pc, #184]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_1;\n 8000c4e:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n 8000c52:\t2506 \tmovs\tr5, #6\n 8000c54:\t2204 \tmovs\tr2, #4\n 8000c56:\t2300 \tmovs\tr3, #0\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c58:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_1;\n 8000c5a:\te9cd 4504 \tstrd\tr4, r5, [sp, #16]\n 8000c5e:\te9cd 2308 \tstrd\tr2, r3, [sp, #32]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c62:\tf000 fe47 \tbl\t80018f4 \n 8000c66:\t2800 \tcmp\tr0, #0\n 8000c68:\td148 \tbne.n\t8000cfc \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_2;\n 8000c6a:\t4a29 \tldr\tr2, [pc, #164]\t; (8000d10 )\n sConfig.Rank = ADC_REGULAR_RANK_2;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c6c:\t4826 \tldr\tr0, [pc, #152]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_2;\n 8000c6e:\t230c \tmovs\tr3, #12\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c70:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_2;\n 8000c72:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c76:\tf000 fe3d \tbl\t80018f4 \n 8000c7a:\t2800 \tcmp\tr0, #0\n 8000c7c:\td13b \tbne.n\t8000cf6 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_3;\n 8000c7e:\t4a25 \tldr\tr2, [pc, #148]\t; (8000d14 )\n sConfig.Rank = ADC_REGULAR_RANK_3;\n sConfig.SamplingTime = ADC_SAMPLETIME_92CYCLES_5;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c80:\t4821 \tldr\tr0, [pc, #132]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_3;\n 8000c82:\t2312 \tmovs\tr3, #18\n sConfig.SamplingTime = ADC_SAMPLETIME_92CYCLES_5;\n 8000c84:\t2405 \tmovs\tr4, #5\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c86:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_3;\n 8000c88:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n sConfig.SamplingTime = ADC_SAMPLETIME_92CYCLES_5;\n 8000c8c:\t9406 \tstr\tr4, [sp, #24]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c8e:\tf000 fe31 \tbl\t80018f4 \n 8000c92:\tbb68 \tcbnz\tr0, 8000cf0 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_4;\n 8000c94:\t4a20 \tldr\tr2, [pc, #128]\t; (8000d18 )\n sConfig.Rank = ADC_REGULAR_RANK_4;\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c96:\t481c \tldr\tr0, [pc, #112]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_4;\n 8000c98:\t2318 \tmovs\tr3, #24\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n 8000c9a:\t2406 \tmovs\tr4, #6\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000c9c:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_4;\n 8000c9e:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n 8000ca2:\t9406 \tstr\tr4, [sp, #24]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000ca4:\tf000 fe26 \tbl\t80018f4 \n 8000ca8:\tb9f8 \tcbnz\tr0, 8000cea \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_15;\n 8000caa:\t4a1c \tldr\tr2, [pc, #112]\t; (8000d1c )\n sConfig.Rank = ADC_REGULAR_RANK_5;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000cac:\t4816 \tldr\tr0, [pc, #88]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_15;\n 8000cae:\tf44f 7380 \tmov.w\tr3, #256\t; 0x100\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000cb2:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_15;\n 8000cb4:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000cb8:\tf000 fe1c \tbl\t80018f4 \n 8000cbc:\tb990 \tcbnz\tr0, 8000ce4 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_VREFINT;\n 8000cbe:\t4a18 \tldr\tr2, [pc, #96]\t; (8000d20 )\n sConfig.Rank = ADC_REGULAR_RANK_6;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000cc0:\t4811 \tldr\tr0, [pc, #68]\t; (8000d08 )\n sConfig.Channel = ADC_CHANNEL_VREFINT;\n 8000cc2:\tf44f 7383 \tmov.w\tr3, #262\t; 0x106\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000cc6:\ta904 \tadd\tr1, sp, #16\n sConfig.Channel = ADC_CHANNEL_VREFINT;\n 8000cc8:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8000ccc:\tf000 fe12 \tbl\t80018f4 \n 8000cd0:\tb920 \tcbnz\tr0, 8000cdc \n }\n /* USER CODE BEGIN ADC1_Init 2 */\n\n /* USER CODE END ADC1_Init 2 */\n\n}\n 8000cd2:\tb00d \tadd\tsp, #52\t; 0x34\n 8000cd4:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8000cd6:\tf000 faff \tbl\t80012d8 \n 8000cda:\te7ac \tb.n\t8000c36 \n Error_Handler();\n 8000cdc:\tf000 fafc \tbl\t80012d8 \n}\n 8000ce0:\tb00d \tadd\tsp, #52\t; 0x34\n 8000ce2:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8000ce4:\tf000 faf8 \tbl\t80012d8 \n 8000ce8:\te7e9 \tb.n\t8000cbe \n Error_Handler();\n 8000cea:\tf000 faf5 \tbl\t80012d8 \n 8000cee:\te7dc \tb.n\t8000caa \n Error_Handler();\n 8000cf0:\tf000 faf2 \tbl\t80012d8 \n 8000cf4:\te7ce \tb.n\t8000c94 \n Error_Handler();\n 8000cf6:\tf000 faef \tbl\t80012d8 \n 8000cfa:\te7c0 \tb.n\t8000c7e \n Error_Handler();\n 8000cfc:\tf000 faec \tbl\t80012d8 \n 8000d00:\te7b3 \tb.n\t8000c6a \n Error_Handler();\n 8000d02:\tf000 fae9 \tbl\t80012d8 \n 8000d06:\te79e \tb.n\t8000c46 \n 8000d08:\t20000bcc \t.word\t0x20000bcc\n 8000d0c:\t04300002 \t.word\t0x04300002\n 8000d10:\t08600004 \t.word\t0x08600004\n 8000d14:\t0c900008 \t.word\t0x0c900008\n 8000d18:\t10c00010 \t.word\t0x10c00010\n 8000d1c:\t3ef08000 \t.word\t0x3ef08000\n 8000d20:\tcb840000 \t.word\t0xcb840000\n\n08000d24 :\n/* ADC2 init function */\nvoid MX_ADC2_Init(void)\n{\n 8000d24:\tb530 \tpush\t{r4, r5, lr}\n 8000d26:\tb089 \tsub\tsp, #36\t; 0x24\n\n /* USER CODE BEGIN ADC2_Init 0 */\n\n /* USER CODE END ADC2_Init 0 */\n\n ADC_ChannelConfTypeDef sConfig = {0};\n 8000d28:\t2220 \tmovs\tr2, #32\n 8000d2a:\t2100 \tmovs\tr1, #0\n 8000d2c:\t4668 \tmov\tr0, sp\n 8000d2e:\tf002 fd67 \tbl\t8003800 \n /* USER CODE BEGIN ADC2_Init 1 */\n\n /* USER CODE END ADC2_Init 1 */\n /** Common config\n */\n hadc2.Instance = ADC2;\n 8000d32:\t4823 \tldr\tr0, [pc, #140]\t; (8000dc0 )\n 8000d34:\t4b23 \tldr\tr3, [pc, #140]\t; (8000dc4 )\n 8000d36:\t6003 \tstr\tr3, [r0, #0]\n hadc2.Init.GainCompensation = 0;\n hadc2.Init.ScanConvMode = ADC_SCAN_ENABLE;\n hadc2.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n hadc2.Init.LowPowerAutoWait = DISABLE;\n hadc2.Init.ContinuousConvMode = DISABLE;\n hadc2.Init.NbrOfConversion = 2;\n 8000d38:\t2302 \tmovs\tr3, #2\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8000d3a:\tf44f 3100 \tmov.w\tr1, #131072\t; 0x20000\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 8000d3e:\tf44f 62ac \tmov.w\tr2, #1376\t; 0x560\n hadc2.Init.NbrOfConversion = 2;\n 8000d42:\t6203 \tstr\tr3, [r0, #32]\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\n 8000d44:\t2300 \tmovs\tr3, #0\n hadc2.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000d46:\t2408 \tmovs\tr4, #8\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8000d48:\t6041 \tstr\tr1, [r0, #4]\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 8000d4a:\t62c2 \tstr\tr2, [r0, #44]\t; 0x2c\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000d4c:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hadc2.Init.ScanConvMode = ADC_SCAN_ENABLE;\n 8000d50:\t2201 \tmovs\tr2, #1\n hadc2.Init.LowPowerAutoWait = DISABLE;\n 8000d52:\t8383 \tstrh\tr3, [r0, #28]\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n 8000d54:\te9c0 3302 \tstrd\tr3, r3, [r0, #8]\n hadc2.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000d58:\t6184 \tstr\tr4, [r0, #24]\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000d5a:\t6301 \tstr\tr1, [r0, #48]\t; 0x30\n hadc2.Init.GainCompensation = 0;\n 8000d5c:\t6103 \tstr\tr3, [r0, #16]\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n 8000d5e:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n hadc2.Init.DMAContinuousRequests = ENABLE;\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 8000d62:\t63c3 \tstr\tr3, [r0, #60]\t; 0x3c\n hadc2.Init.OversamplingMode = DISABLE;\n 8000d64:\tf880 3040 \tstrb.w\tr3, [r0, #64]\t; 0x40\n hadc2.Init.ScanConvMode = ADC_SCAN_ENABLE;\n 8000d68:\t6142 \tstr\tr2, [r0, #20]\n hadc2.Init.DMAContinuousRequests = ENABLE;\n 8000d6a:\tf880 2038 \tstrb.w\tr2, [r0, #56]\t; 0x38\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\n 8000d6e:\tf000 fc6f \tbl\t8001650 \n 8000d72:\tb9d8 \tcbnz\tr0, 8000dac \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_3;\n 8000d74:\t2203 \tmovs\tr2, #3\n 8000d76:\t237f \tmovs\tr3, #127\t; 0x7f\n 8000d78:\t4c13 \tldr\tr4, [pc, #76]\t; (8000dc8 )\n sConfig.Rank = ADC_REGULAR_RANK_1;\n sConfig.SamplingTime = ADC_SAMPLETIME_24CYCLES_5;\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n sConfig.Offset = 0;\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000d7a:\t4811 \tldr\tr0, [pc, #68]\t; (8000dc0 )\n sConfig.Channel = ADC_CHANNEL_3;\n 8000d7c:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n 8000d80:\t2506 \tmovs\tr5, #6\n 8000d82:\t2204 \tmovs\tr2, #4\n 8000d84:\t2300 \tmovs\tr3, #0\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000d86:\t4669 \tmov\tr1, sp\n sConfig.Channel = ADC_CHANNEL_3;\n 8000d88:\te9cd 4500 \tstrd\tr4, r5, [sp]\n 8000d8c:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000d90:\tf000 fdb0 \tbl\t80018f4 \n 8000d94:\tb988 \tcbnz\tr0, 8000dba \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_4;\n 8000d96:\t4a0d \tldr\tr2, [pc, #52]\t; (8000dcc )\n sConfig.Rank = ADC_REGULAR_RANK_2;\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000d98:\t4809 \tldr\tr0, [pc, #36]\t; (8000dc0 )\n sConfig.Channel = ADC_CHANNEL_4;\n 8000d9a:\t230c \tmovs\tr3, #12\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000d9c:\t4669 \tmov\tr1, sp\n sConfig.Channel = ADC_CHANNEL_4;\n 8000d9e:\te9cd 2300 \tstrd\tr2, r3, [sp]\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000da2:\tf000 fda7 \tbl\t80018f4 \n 8000da6:\tb920 \tcbnz\tr0, 8000db2 \n }\n /* USER CODE BEGIN ADC2_Init 2 */\n\n /* USER CODE END ADC2_Init 2 */\n\n}\n 8000da8:\tb009 \tadd\tsp, #36\t; 0x24\n 8000daa:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8000dac:\tf000 fa94 \tbl\t80012d8 \n 8000db0:\te7e0 \tb.n\t8000d74 \n Error_Handler();\n 8000db2:\tf000 fa91 \tbl\t80012d8 \n}\n 8000db6:\tb009 \tadd\tsp, #36\t; 0x24\n 8000db8:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8000dba:\tf000 fa8d \tbl\t80012d8 \n 8000dbe:\te7ea \tb.n\t8000d96 \n 8000dc0:\t20000b60 \t.word\t0x20000b60\n 8000dc4:\t50000100 \t.word\t0x50000100\n 8000dc8:\t0c900008 \t.word\t0x0c900008\n 8000dcc:\t10c00010 \t.word\t0x10c00010\n\n08000dd0 :\n\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\n\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\n{\n 8000dd0:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000dd2:\t4604 \tmov\tr4, r0\n 8000dd4:\tb09c \tsub\tsp, #112\t; 0x70\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000dd6:\t2100 \tmovs\tr1, #0\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 8000dd8:\ta80b \tadd\tr0, sp, #44\t; 0x2c\n 8000dda:\t2244 \tmovs\tr2, #68\t; 0x44\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000ddc:\te9cd 1106 \tstrd\tr1, r1, [sp, #24]\n 8000de0:\te9cd 1108 \tstrd\tr1, r1, [sp, #32]\n 8000de4:\t910a \tstr\tr1, [sp, #40]\t; 0x28\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 8000de6:\tf002 fd0b \tbl\t8003800 \n if(adcHandle->Instance==ADC1)\n 8000dea:\t6823 \tldr\tr3, [r4, #0]\n 8000dec:\tf1b3 4fa0 \tcmp.w\tr3, #1342177280\t; 0x50000000\n 8000df0:\td004 \tbeq.n\t8000dfc \n\n /* USER CODE BEGIN ADC1_MspInit 1 */\n\n /* USER CODE END ADC1_MspInit 1 */\n }\n else if(adcHandle->Instance==ADC2)\n 8000df2:\t4a57 \tldr\tr2, [pc, #348]\t; (8000f50 )\n 8000df4:\t4293 \tcmp\tr3, r2\n 8000df6:\td061 \tbeq.n\t8000ebc \n\n /* USER CODE BEGIN ADC2_MspInit 1 */\n\n /* USER CODE END ADC2_MspInit 1 */\n }\n}\n 8000df8:\tb01c \tadd\tsp, #112\t; 0x70\n 8000dfa:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000dfc:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8000e00:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8000e04:\ta80b \tadd\tr0, sp, #44\t; 0x2c\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000e06:\t920b \tstr\tr2, [sp, #44]\t; 0x2c\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8000e08:\t931a \tstr\tr3, [sp, #104]\t; 0x68\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8000e0a:\tf002 f9a5 \tbl\t8003158 \n 8000e0e:\t2800 \tcmp\tr0, #0\n 8000e10:\tf040 8098 \tbne.w\t8000f44 \n HAL_RCC_ADC12_CLK_ENABLED++;\n 8000e14:\t4a4f \tldr\tr2, [pc, #316]\t; (8000f54 )\n 8000e16:\t6813 \tldr\tr3, [r2, #0]\n 8000e18:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000e1a:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8000e1c:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000e1e:\td109 \tbne.n\t8000e34 \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8000e20:\t4b4d \tldr\tr3, [pc, #308]\t; (8000f58 )\n 8000e22:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000e24:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 8000e28:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000e2a:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8000e2c:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 8000e30:\t9301 \tstr\tr3, [sp, #4]\n 8000e32:\t9b01 \tldr\tr3, [sp, #4]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000e34:\t4b48 \tldr\tr3, [pc, #288]\t; (8000f58 )\n hdma_adc1.Instance = DMA1_Channel2;\n 8000e36:\t4d49 \tldr\tr5, [pc, #292]\t; (8000f5c )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000e38:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000e3a:\tf042 0201 \torr.w\tr2, r2, #1\n 8000e3e:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000e40:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000e42:\tf002 0201 \tand.w\tr2, r2, #1\n 8000e46:\t9202 \tstr\tr2, [sp, #8]\n 8000e48:\t9a02 \tldr\tr2, [sp, #8]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8000e4a:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000e4c:\tf042 0202 \torr.w\tr2, r2, #2\n 8000e50:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000e52:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8000e54:\tf003 0302 \tand.w\tr3, r3, #2\n 8000e58:\t9303 \tstr\tr3, [sp, #12]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000e5a:\t2600 \tmovs\tr6, #0\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\n 8000e5c:\t220f \tmovs\tr2, #15\n 8000e5e:\t2303 \tmovs\tr3, #3\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8000e60:\t9903 \tldr\tr1, [sp, #12]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000e62:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000e64:\ta906 \tadd\tr1, sp, #24\n 8000e66:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\n 8000e6a:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000e6e:\tf001 fc4d \tbl\t800270c \n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 8000e72:\t2201 \tmovs\tr2, #1\n 8000e74:\t2303 \tmovs\tr3, #3\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8000e76:\t483a \tldr\tr0, [pc, #232]\t; (8000f60 )\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000e78:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8000e7a:\ta906 \tadd\tr1, sp, #24\n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 8000e7c:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8000e80:\tf001 fc44 \tbl\t800270c \n hdma_adc1.Instance = DMA1_Channel2;\n 8000e84:\t4937 \tldr\tr1, [pc, #220]\t; (8000f64 )\n 8000e86:\t6029 \tstr\tr1, [r5, #0]\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\n 8000e88:\t2205 \tmovs\tr2, #5\n hdma_adc1.Init.MemInc = DMA_MINC_ENABLE;\n 8000e8a:\t2380 \tmovs\tr3, #128\t; 0x80\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\n 8000e8c:\t606a \tstr\tr2, [r5, #4]\n hdma_adc1.Init.MemInc = DMA_MINC_ENABLE;\n 8000e8e:\t612b \tstr\tr3, [r5, #16]\n hdma_adc1.Init.Direction = DMA_PERIPH_TO_MEMORY;\n 8000e90:\t60ae \tstr\tr6, [r5, #8]\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\n 8000e92:\t60ee \tstr\tr6, [r5, #12]\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8000e94:\tf44f 7080 \tmov.w\tr0, #256\t; 0x100\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 8000e98:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\n 8000e9c:\t2220 \tmovs\tr2, #32\n hdma_adc1.Init.Priority = DMA_PRIORITY_MEDIUM;\n 8000e9e:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8000ea2:\t6168 \tstr\tr0, [r5, #20]\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 8000ea4:\te9c5 1206 \tstrd\tr1, r2, [r5, #24]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 8000ea8:\t4628 \tmov\tr0, r5\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\n 8000eaa:\t622b \tstr\tr3, [r5, #32]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 8000eac:\tf001 fb3a \tbl\t8002524 \n 8000eb0:\t2800 \tcmp\tr0, #0\n 8000eb2:\td144 \tbne.n\t8000f3e \n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\n 8000eb4:\t6565 \tstr\tr5, [r4, #84]\t; 0x54\n 8000eb6:\t62ac \tstr\tr4, [r5, #40]\t; 0x28\n}\n 8000eb8:\tb01c \tadd\tsp, #112\t; 0x70\n 8000eba:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000ebc:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8000ec0:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8000ec4:\ta80b \tadd\tr0, sp, #44\t; 0x2c\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000ec6:\t920b \tstr\tr2, [sp, #44]\t; 0x2c\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8000ec8:\t931a \tstr\tr3, [sp, #104]\t; 0x68\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8000eca:\tf002 f945 \tbl\t8003158 \n 8000ece:\t2800 \tcmp\tr0, #0\n 8000ed0:\td13b \tbne.n\t8000f4a \n HAL_RCC_ADC12_CLK_ENABLED++;\n 8000ed2:\t4a20 \tldr\tr2, [pc, #128]\t; (8000f54 )\n 8000ed4:\t6813 \tldr\tr3, [r2, #0]\n 8000ed6:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000ed8:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8000eda:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000edc:\td109 \tbne.n\t8000ef2 \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8000ede:\t4b1e \tldr\tr3, [pc, #120]\t; (8000f58 )\n 8000ee0:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000ee2:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 8000ee6:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000ee8:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8000eea:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 8000eee:\t9304 \tstr\tr3, [sp, #16]\n 8000ef0:\t9b04 \tldr\tr3, [sp, #16]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000ef2:\t4b19 \tldr\tr3, [pc, #100]\t; (8000f58 )\n hdma_adc2.Instance = DMA1_Channel1;\n 8000ef4:\t4d1c \tldr\tr5, [pc, #112]\t; (8000f68 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000ef6:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000ef8:\tf042 0201 \torr.w\tr2, r2, #1\n 8000efc:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000efe:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8000f00:\tf003 0301 \tand.w\tr3, r3, #1\n 8000f04:\t9305 \tstr\tr3, [sp, #20]\n GPIO_InitStruct.Pin = GPIO_PIN_6|GPIO_PIN_7;\n 8000f06:\t22c0 \tmovs\tr2, #192\t; 0xc0\n 8000f08:\t2303 \tmovs\tr3, #3\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000f0a:\t2600 \tmovs\tr6, #0\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000f0c:\t9805 \tldr\tr0, [sp, #20]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000f0e:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000f10:\ta906 \tadd\tr1, sp, #24\n 8000f12:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_6|GPIO_PIN_7;\n 8000f16:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000f1a:\tf001 fbf7 \tbl\t800270c \n hdma_adc2.Instance = DMA1_Channel1;\n 8000f1e:\t4913 \tldr\tr1, [pc, #76]\t; (8000f6c )\n 8000f20:\t6029 \tstr\tr1, [r5, #0]\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\n 8000f22:\t2224 \tmovs\tr2, #36\t; 0x24\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\n 8000f24:\t2380 \tmovs\tr3, #128\t; 0x80\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\n 8000f26:\t606a \tstr\tr2, [r5, #4]\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\n 8000f28:\t612b \tstr\tr3, [r5, #16]\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\n 8000f2a:\t60ae \tstr\tr6, [r5, #8]\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\n 8000f2c:\t60ee \tstr\tr6, [r5, #12]\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8000f2e:\tf44f 7080 \tmov.w\tr0, #256\t; 0x100\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 8000f32:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 8000f36:\t2220 \tmovs\tr2, #32\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\n 8000f38:\tf44f 5340 \tmov.w\tr3, #12288\t; 0x3000\n 8000f3c:\te7b1 \tb.n\t8000ea2 \n Error_Handler();\n 8000f3e:\tf000 f9cb \tbl\t80012d8 \n 8000f42:\te7b7 \tb.n\t8000eb4 \n Error_Handler();\n 8000f44:\tf000 f9c8 \tbl\t80012d8 \n 8000f48:\te764 \tb.n\t8000e14 \n Error_Handler();\n 8000f4a:\tf000 f9c5 \tbl\t80012d8 \n 8000f4e:\te7c0 \tb.n\t8000ed2 \n 8000f50:\t50000100 \t.word\t0x50000100\n 8000f54:\t2000082c \t.word\t0x2000082c\n 8000f58:\t40021000 \t.word\t0x40021000\n 8000f5c:\t20000c38 \t.word\t0x20000c38\n 8000f60:\t48000400 \t.word\t0x48000400\n 8000f64:\t4002001c \t.word\t0x4002001c\n 8000f68:\t20000c98 \t.word\t0x20000c98\n 8000f6c:\t40020008 \t.word\t0x40020008\n\n08000f70 :\n /* USER CODE END ADC2_MspDeInit 1 */\n }\n}\n\n/* USER CODE BEGIN 1 */\nvoid ADC_Start() {\n 8000f70:\tb508 \tpush\t{r3, lr}\n\tif (HAL_ADCEx_Calibration_Start(&hadc1, ADC_SINGLE_ENDED) != HAL_OK) {\n 8000f72:\t4810 \tldr\tr0, [pc, #64]\t; (8000fb4 )\n 8000f74:\t217f \tmovs\tr1, #127\t; 0x7f\n 8000f76:\tf001 f841 \tbl\t8001ffc \n 8000f7a:\tb980 \tcbnz\tr0, 8000f9e \n\t\t// Calibration Error\n\t\tError_Handler();\n\t}\n\tif (HAL_ADCEx_Calibration_Start(&hadc2, ADC_SINGLE_ENDED) != HAL_OK) {\n 8000f7c:\t480e \tldr\tr0, [pc, #56]\t; (8000fb8 )\n 8000f7e:\t217f \tmovs\tr1, #127\t; 0x7f\n 8000f80:\tf001 f83c \tbl\t8001ffc \n 8000f84:\tb998 \tcbnz\tr0, 8000fae \n\t\t// Calibration Error\n\t\tError_Handler();\n\t}\n\n\tHAL_ADC_Start_DMA(&hadc1, (uint32_t*) adc1_data, NUM_ADC1_CHANNELS);\n 8000f86:\t490d \tldr\tr1, [pc, #52]\t; (8000fbc )\n 8000f88:\t480a \tldr\tr0, [pc, #40]\t; (8000fb4 )\n 8000f8a:\t2206 \tmovs\tr2, #6\n 8000f8c:\tf000 ff80 \tbl\t8001e90 \n\tHAL_ADC_Start_DMA(&hadc2, (uint32_t*) adc2_data, NUM_ADC2_CHANNELS);\n}\n 8000f90:\te8bd 4008 \tldmia.w\tsp!, {r3, lr}\n\tHAL_ADC_Start_DMA(&hadc2, (uint32_t*) adc2_data, NUM_ADC2_CHANNELS);\n 8000f94:\t490a \tldr\tr1, [pc, #40]\t; (8000fc0 )\n 8000f96:\t4808 \tldr\tr0, [pc, #32]\t; (8000fb8 )\n 8000f98:\t2202 \tmovs\tr2, #2\n 8000f9a:\tf000 bf79 \tb.w\t8001e90 \n\t\tError_Handler();\n 8000f9e:\tf000 f99b \tbl\t80012d8 \n\tif (HAL_ADCEx_Calibration_Start(&hadc2, ADC_SINGLE_ENDED) != HAL_OK) {\n 8000fa2:\t4805 \tldr\tr0, [pc, #20]\t; (8000fb8 )\n 8000fa4:\t217f \tmovs\tr1, #127\t; 0x7f\n 8000fa6:\tf001 f829 \tbl\t8001ffc \n 8000faa:\t2800 \tcmp\tr0, #0\n 8000fac:\td0eb \tbeq.n\t8000f86 \n\t\tError_Handler();\n 8000fae:\tf000 f993 \tbl\t80012d8 \n 8000fb2:\te7e8 \tb.n\t8000f86 \n 8000fb4:\t20000bcc \t.word\t0x20000bcc\n 8000fb8:\t20000b60 \t.word\t0x20000b60\n 8000fbc:\t200008bc \t.word\t0x200008bc\n 8000fc0:\t200008a4 \t.word\t0x200008a4\n\n08000fc4 :\n\nDAC_HandleTypeDef hdac1;\n\n/* DAC1 init function */\nvoid MX_DAC1_Init(void)\n{\n 8000fc4:\tb530 \tpush\t{r4, r5, lr}\n 8000fc6:\tb08d \tsub\tsp, #52\t; 0x34\n\n /* USER CODE BEGIN DAC1_Init 0 */\n\n /* USER CODE END DAC1_Init 0 */\n\n DAC_ChannelConfTypeDef sConfig = {0};\n 8000fc8:\t4668 \tmov\tr0, sp\n 8000fca:\t2230 \tmovs\tr2, #48\t; 0x30\n 8000fcc:\t2100 \tmovs\tr1, #0\n 8000fce:\tf002 fc17 \tbl\t8003800 \n /* USER CODE BEGIN DAC1_Init 1 */\n\n /* USER CODE END DAC1_Init 1 */\n /** DAC Initialization\n */\n hdac1.Instance = DAC1;\n 8000fd2:\t4816 \tldr\tr0, [pc, #88]\t; (800102c )\n 8000fd4:\t4b16 \tldr\tr3, [pc, #88]\t; (8001030 )\n 8000fd6:\t6003 \tstr\tr3, [r0, #0]\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\n 8000fd8:\tf001 f938 \tbl\t800224c \n 8000fdc:\tb9d8 \tcbnz\tr0, 8001016 \n /** DAC channel OUT1 config\n */\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n sConfig.DAC_SignedFormat = DISABLE;\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\n 8000fde:\t2400 \tmovs\tr4, #0\n 8000fe0:\t2500 \tmovs\tr5, #0\n 8000fe2:\te9cd 4502 \tstrd\tr4, r5, [sp, #8]\n 8000fe6:\te9cd 4504 \tstrd\tr4, r5, [sp, #16]\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8000fea:\t2200 \tmovs\tr2, #0\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 8000fec:\t2302 \tmovs\tr3, #2\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\n 8000fee:\t2401 \tmovs\tr4, #1\n 8000ff0:\t2500 \tmovs\tr5, #0\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8000ff2:\t480e \tldr\tr0, [pc, #56]\t; (800102c )\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8000ff4:\tf8ad 2004 \tstrh.w\tr2, [sp, #4]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8000ff8:\t4669 \tmov\tr1, sp\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\n 8000ffa:\te9cd 4506 \tstrd\tr4, r5, [sp, #24]\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 8000ffe:\t9300 \tstr\tr3, [sp, #0]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8001000:\tf001 f9a2 \tbl\t8002348 \n 8001004:\tb970 \tcbnz\tr0, 8001024 \n {\n Error_Handler();\n }\n /** DAC channel OUT2 config\n */\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\n 8001006:\t4809 \tldr\tr0, [pc, #36]\t; (800102c )\n 8001008:\t4669 \tmov\tr1, sp\n 800100a:\t2210 \tmovs\tr2, #16\n 800100c:\tf001 f99c \tbl\t8002348 \n 8001010:\tb920 \tcbnz\tr0, 800101c \n }\n /* USER CODE BEGIN DAC1_Init 2 */\n\n /* USER CODE END DAC1_Init 2 */\n\n}\n 8001012:\tb00d \tadd\tsp, #52\t; 0x34\n 8001014:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8001016:\tf000 f95f \tbl\t80012d8 \n 800101a:\te7e0 \tb.n\t8000fde \n Error_Handler();\n 800101c:\tf000 f95c \tbl\t80012d8 \n}\n 8001020:\tb00d \tadd\tsp, #52\t; 0x34\n 8001022:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8001024:\tf000 f958 \tbl\t80012d8 \n 8001028:\te7ed \tb.n\t8001006 \n 800102a:\tbf00 \tnop\n 800102c:\t20000cf8 \t.word\t0x20000cf8\n 8001030:\t50000800 \t.word\t0x50000800\n\n08001034 :\n\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\n{\n 8001034:\tb510 \tpush\t{r4, lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n if(dacHandle->Instance==DAC1)\n 8001036:\t6801 \tldr\tr1, [r0, #0]\n 8001038:\t4a16 \tldr\tr2, [pc, #88]\t; (8001094 )\n{\n 800103a:\tb088 \tsub\tsp, #32\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800103c:\t2300 \tmovs\tr3, #0\n if(dacHandle->Instance==DAC1)\n 800103e:\t4291 \tcmp\tr1, r2\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8001040:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 8001044:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 8001048:\t9306 \tstr\tr3, [sp, #24]\n if(dacHandle->Instance==DAC1)\n 800104a:\td001 \tbeq.n\t8001050 \n\n /* USER CODE BEGIN DAC1_MspInit 1 */\n\n /* USER CODE END DAC1_MspInit 1 */\n }\n}\n 800104c:\tb008 \tadd\tsp, #32\n 800104e:\tbd10 \tpop\t{r4, pc}\n __HAL_RCC_DAC1_CLK_ENABLE();\n 8001050:\tf102 4270 \tadd.w\tr2, r2, #4026531840\t; 0xf0000000\n 8001054:\tf502 3202 \tadd.w\tr2, r2, #133120\t; 0x20800\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001058:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n __HAL_RCC_DAC1_CLK_ENABLE();\n 800105c:\t6cd1 \tldr\tr1, [r2, #76]\t; 0x4c\n 800105e:\tf441 3180 \torr.w\tr1, r1, #65536\t; 0x10000\n 8001062:\t64d1 \tstr\tr1, [r2, #76]\t; 0x4c\n 8001064:\t6cd1 \tldr\tr1, [r2, #76]\t; 0x4c\n 8001066:\tf401 3180 \tand.w\tr1, r1, #65536\t; 0x10000\n 800106a:\t9100 \tstr\tr1, [sp, #0]\n 800106c:\t9900 \tldr\tr1, [sp, #0]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800106e:\t6cd1 \tldr\tr1, [r2, #76]\t; 0x4c\n 8001070:\tf041 0101 \torr.w\tr1, r1, #1\n 8001074:\t64d1 \tstr\tr1, [r2, #76]\t; 0x4c\n 8001076:\t6cd2 \tldr\tr2, [r2, #76]\t; 0x4c\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001078:\t9304 \tstr\tr3, [sp, #16]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800107a:\tf002 0201 \tand.w\tr2, r2, #1\n 800107e:\t9201 \tstr\tr2, [sp, #4]\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 8001080:\t2303 \tmovs\tr3, #3\n 8001082:\t2230 \tmovs\tr2, #48\t; 0x30\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001084:\ta902 \tadd\tr1, sp, #8\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 8001086:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800108a:\t9c01 \tldr\tr4, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 800108c:\tf001 fb3e \tbl\t800270c \n}\n 8001090:\tb008 \tadd\tsp, #32\n 8001092:\tbd10 \tpop\t{r4, pc}\n 8001094:\t50000800 \t.word\t0x50000800\n\n08001098 :\n /* USER CODE END DAC1_MspDeInit 1 */\n }\n}\n\n/* USER CODE BEGIN 1 */\nvoid DAC_Start() {\n 8001098:\tb510 \tpush\t{r4, lr}\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\n 800109a:\t4c09 \tldr\tr4, [pc, #36]\t; (80010c0 )\n 800109c:\t2100 \tmovs\tr1, #0\n 800109e:\t4620 \tmov\tr0, r4\n 80010a0:\tf001 f8ea \tbl\t8002278 \n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\n 80010a4:\t4620 \tmov\tr0, r4\n 80010a6:\t2110 \tmovs\tr1, #16\n 80010a8:\tf001 f8e6 \tbl\t8002278 \n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\n 80010ac:\t2200 \tmovs\tr2, #0\n 80010ae:\t4620 \tmov\tr0, r4\n 80010b0:\t4611 \tmov\tr1, r2\n}\n 80010b2:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\n 80010b6:\tf240 73ff \tmovw\tr3, #2047\t; 0x7ff\n 80010ba:\tf001 b927 \tb.w\t800230c \n 80010be:\tbf00 \tnop\n 80010c0:\t20000cf8 \t.word\t0x20000cf8\n\n080010c4 :\n */\nvoid MX_DMA_Init(void)\n{\n\n /* DMA controller clock enable */\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 80010c4:\t4b0a \tldr\tr3, [pc, #40]\t; (80010f0 )\n 80010c6:\t6c9a \tldr\tr2, [r3, #72]\t; 0x48\n 80010c8:\tf042 0204 \torr.w\tr2, r2, #4\n 80010cc:\t649a \tstr\tr2, [r3, #72]\t; 0x48\n 80010ce:\t6c9a \tldr\tr2, [r3, #72]\t; 0x48\n{\n 80010d0:\tb082 \tsub\tsp, #8\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 80010d2:\tf002 0204 \tand.w\tr2, r2, #4\n 80010d6:\t9200 \tstr\tr2, [sp, #0]\n 80010d8:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_DMA1_CLK_ENABLE();\n 80010da:\t6c9a \tldr\tr2, [r3, #72]\t; 0x48\n 80010dc:\tf042 0201 \torr.w\tr2, r2, #1\n 80010e0:\t649a \tstr\tr2, [r3, #72]\t; 0x48\n 80010e2:\t6c9b \tldr\tr3, [r3, #72]\t; 0x48\n 80010e4:\tf003 0301 \tand.w\tr3, r3, #1\n 80010e8:\t9301 \tstr\tr3, [sp, #4]\n 80010ea:\t9b01 \tldr\tr3, [sp, #4]\n\n}\n 80010ec:\tb002 \tadd\tsp, #8\n 80010ee:\t4770 \tbx\tlr\n 80010f0:\t40021000 \t.word\t0x40021000\n\n080010f4 :\n/* USER CODE END 1 */\n\n/** Configure pins\n*/\nvoid MX_GPIO_Init(void)\n{\n 80010f4:\tb530 \tpush\t{r4, r5, lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 80010f6:\t2200 \tmovs\tr2, #0\n{\n 80010f8:\tb089 \tsub\tsp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 80010fa:\te9cd 2205 \tstrd\tr2, r2, [sp, #20]\n\n /* GPIO Ports Clock Enable */\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80010fe:\t4b0f \tldr\tr3, [pc, #60]\t; (800113c )\n\n /*Configure GPIO pins : PBPin PBPin */\n GPIO_InitStruct.Pin = TRIG_Pin|VOCT_JUMPER_Pin;\n GPIO_InitStruct.Mode = GPIO_MODE_INPUT;\n GPIO_InitStruct.Pull = GPIO_PULLUP;\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8001100:\t480f \tldr\tr0, [pc, #60]\t; (8001140 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001102:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001104:\tf042 0201 \torr.w\tr2, r2, #1\n 8001108:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 800110a:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 800110c:\tf002 0201 \tand.w\tr2, r2, #1\n 8001110:\t9200 \tstr\tr2, [sp, #0]\n 8001112:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8001114:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001116:\tf042 0202 \torr.w\tr2, r2, #2\n 800111a:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 800111c:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 800111e:\tf003 0302 \tand.w\tr3, r3, #2\n 8001122:\t9301 \tstr\tr3, [sp, #4]\n GPIO_InitStruct.Pin = TRIG_Pin|VOCT_JUMPER_Pin;\n 8001124:\t2288 \tmovs\tr2, #136\t; 0x88\n 8001126:\t2300 \tmovs\tr3, #0\n GPIO_InitStruct.Pull = GPIO_PULLUP;\n 8001128:\t2401 \tmovs\tr4, #1\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 800112a:\ta902 \tadd\tr1, sp, #8\n GPIO_InitStruct.Pin = TRIG_Pin|VOCT_JUMPER_Pin;\n 800112c:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8001130:\t9d01 \tldr\tr5, [sp, #4]\n GPIO_InitStruct.Pull = GPIO_PULLUP;\n 8001132:\t9404 \tstr\tr4, [sp, #16]\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8001134:\tf001 faea \tbl\t800270c \n\n}\n 8001138:\tb009 \tadd\tsp, #36\t; 0x24\n 800113a:\tbd30 \tpop\t{r4, r5, pc}\n 800113c:\t40021000 \t.word\t0x40021000\n 8001140:\t48000400 \t.word\t0x48000400\n\n08001144 :\n/**\n * @brief System Clock Configuration\n * @retval None\n */\nvoid SystemClock_Config(void)\n{\n 8001144:\tb530 \tpush\t{r4, r5, lr}\n 8001146:\tb095 \tsub\tsp, #84\t; 0x54\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\n 8001148:\t2238 \tmovs\tr2, #56\t; 0x38\n 800114a:\t2100 \tmovs\tr1, #0\n 800114c:\ta806 \tadd\tr0, sp, #24\n 800114e:\tf002 fb57 \tbl\t8003800 \n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 8001152:\t2300 \tmovs\tr3, #0\n\n /** Configure the main internal regulator output voltage\n */\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 8001154:\tf44f 7000 \tmov.w\tr0, #512\t; 0x200\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 8001158:\te9cd 3300 \tstrd\tr3, r3, [sp]\n 800115c:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 8001160:\t9304 \tstr\tr3, [sp, #16]\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 8001162:\tf001 fbd7 \tbl\t8002914 \n /** Initializes the RCC Oscillators according to the specified parameters\n * in the RCC_OscInitTypeDef structure.\n */\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 8001166:\t2302 \tmovs\tr3, #2\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\n 8001168:\te9cd 330d \tstrd\tr3, r3, [sp, #52]\t; 0x34\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\n RCC_OscInitStruct.PLL.PLLN = 8;\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\n 800116c:\te9cd 3311 \tstrd\tr3, r3, [sp, #68]\t; 0x44\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\n 8001170:\t2401 \tmovs\tr4, #1\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\n 8001172:\tf44f 7180 \tmov.w\tr1, #256\t; 0x100\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 8001176:\t2240 \tmovs\tr2, #64\t; 0x40\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 8001178:\t9306 \tstr\tr3, [sp, #24]\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV2;\n 800117a:\t9313 \tstr\tr3, [sp, #76]\t; 0x4c\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 800117c:\ta806 \tadd\tr0, sp, #24\n RCC_OscInitStruct.PLL.PLLN = 8;\n 800117e:\t2308 \tmovs\tr3, #8\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 8001180:\te9cd 1209 \tstrd\tr1, r2, [sp, #36]\t; 0x24\n RCC_OscInitStruct.PLL.PLLN = 8;\n 8001184:\te9cd 430f \tstrd\tr4, r3, [sp, #60]\t; 0x3c\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 8001188:\tf001 fc4a \tbl\t8002a20 \n 800118c:\tb108 \tcbz\tr0, 8001192 \n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\n Can only be executed in Privileged modes.\n */\n__STATIC_FORCEINLINE void __disable_irq(void)\n{\n __ASM volatile (\"cpsid i\" : : : \"memory\");\n 800118e:\tb672 \tcpsid\ti\nvoid Error_Handler(void)\n{\n /* USER CODE BEGIN Error_Handler_Debug */\n\t/* User can add his own implementation to report the HAL error return state */\n\t__disable_irq();\n\twhile (1) {\n 8001190:\te7fe \tb.n\t8001190 \n RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV1;\n 8001192:\t4603 \tmov\tr3, r0\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 8001194:\t4621 \tmov\tr1, r4\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 8001196:\t2503 \tmovs\tr5, #3\n 8001198:\t240f \tmovs\tr4, #15\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\n 800119a:\t9304 \tstr\tr3, [sp, #16]\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 800119c:\t2200 \tmovs\tr2, #0\n 800119e:\t2300 \tmovs\tr3, #0\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 80011a0:\t4668 \tmov\tr0, sp\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 80011a2:\te9cd 4500 \tstrd\tr4, r5, [sp]\n 80011a6:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 80011aa:\tf001 febd \tbl\t8002f28 \n 80011ae:\tb108 \tcbz\tr0, 80011b4 \n 80011b0:\tb672 \tcpsid\ti\n\twhile (1) {\n 80011b2:\te7fe \tb.n\t80011b2 \n}\n 80011b4:\tb015 \tadd\tsp, #84\t; 0x54\n 80011b6:\tbd30 \tpop\t{r4, r5, pc}\n\n080011b8

:\n{\n 80011b8:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n HAL_Init();\n 80011ba:\tf000 fa27 \tbl\t800160c \n SystemClock_Config();\n 80011be:\tf7ff ffc1 \tbl\t8001144 \n MX_GPIO_Init();\n 80011c2:\tf7ff ff97 \tbl\t80010f4 \n MX_DMA_Init();\n 80011c6:\tf7ff ff7d \tbl\t80010c4 \n MX_ADC1_Init();\n 80011ca:\tf7ff fd07 \tbl\t8000bdc \n MX_ADC2_Init();\n 80011ce:\tf7ff fda9 \tbl\t8000d24 \n MX_DAC1_Init();\n 80011d2:\tf7ff fef7 \tbl\t8000fc4 \n MX_TIM2_Init();\n 80011d6:\tf000 f90b \tbl\t80013f0 \n MX_TIM3_Init();\n 80011da:\tf000 f943 \tbl\t8001464 \n\tADC_Start();\n 80011de:\tf7ff fec7 \tbl\t8000f70 \n\tTIM_Start();\n 80011e2:\tf000 f9b5 \tbl\t8001550 \n\tDAC_Start();\n 80011e6:\tf7ff ff57 \tbl\t8001098 \n\tdynamic_smooth_init(&dynamic_smooth_a, 0.05f, 0.5f);\n 80011ea:\ted9f 0a2d \tvldr\ts0, [pc, #180]\t; 80012a0 \n 80011ee:\t482d \tldr\tr0, [pc, #180]\t; (80012a4 )\n\tVREFINT_CAL = *VREFINT_CAL_ADDR;\n 80011f0:\t4f2d \tldr\tr7, [pc, #180]\t; (80012a8 )\n 80011f2:\t4e2e \tldr\tr6, [pc, #184]\t; (80012ac )\n\tdynamic_smooth_init(&dynamic_smooth_a, 0.05f, 0.5f);\n 80011f4:\teef6 0a00 \tvmov.f32\ts1, #96\t; 0x3f000000 0.5\n 80011f8:\tf7ff fcb0 \tbl\t8000b5c \n\tadsr_structinit(&OP1.ADSR);\n 80011fc:\t482c \tldr\tr0, [pc, #176]\t; (80012b0 )\n 80011fe:\tf7ff fa4f \tbl\t80006a0 \n\tVREFINT_CAL = *VREFINT_CAL_ADDR;\n 8001202:\t4b2c \tldr\tr3, [pc, #176]\t; (80012b4 )\n 8001204:\t881b \tldrh\tr3, [r3, #0]\n 8001206:\t803b \tstrh\tr3, [r7, #0]\n\twhile (adc1_data[VREFINT_PIN] == 0) {\n 8001208:\t8973 \tldrh\tr3, [r6, #10]\n 800120a:\tb29b \tuxth\tr3, r3\n 800120c:\t2b00 \tcmp\tr3, #0\n 800120e:\td0fb \tbeq.n\t8001208 \n 8001210:\t4d29 \tldr\tr5, [pc, #164]\t; (80012b8 )\n 8001212:\t4c2a \tldr\tr4, [pc, #168]\t; (80012bc )\n\t\tvdd_mv += ((3000.0f * VREFINT_CAL / (float)(adc1_data[VREFINT_PIN])) - vdd_mv) * 0.2f;\n 8001214:\teddf 5a2a \tvldr\ts11, [pc, #168]\t; 80012c0 \n 8001218:\ted9f 6a2a \tvldr\ts12, [pc, #168]\t; 80012c4 \n 800121c:\t883a \tldrh\tr2, [r7, #0]\n 800121e:\t8970 \tldrh\tr0, [r6, #10]\n 8001220:\t8821 \tldrh\tr1, [r4, #0]\n 8001222:\t8823 \tldrh\tr3, [r4, #0]\n 8001224:\tb292 \tuxth\tr2, r2\n 8001226:\tee07 2a90 \tvmov\ts15, r2\n 800122a:\tb280 \tuxth\tr0, r0\n 800122c:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8001230:\tee07 0a10 \tvmov\ts14, r0\n 8001234:\tee67 7aa5 \tvmul.f32\ts15, s15, s11\n 8001238:\teeb8 7a47 \tvcvt.f32.u32\ts14, s14\n 800123c:\tb289 \tuxth\tr1, r1\n 800123e:\teec7 6a87 \tvdiv.f32\ts13, s15, s14\n 8001242:\tb29b \tuxth\tr3, r3\n\tfor(int i=0; i<100000; i++) {\n 8001244:\t3d01 \tsubs\tr5, #1\n\t\tvdd_mv += ((3000.0f * VREFINT_CAL / (float)(adc1_data[VREFINT_PIN])) - vdd_mv) * 0.2f;\n 8001246:\tee07 1a10 \tvmov\ts14, r1\n 800124a:\tee07 3a90 \tvmov\ts15, r3\n 800124e:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8001252:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8001256:\tee36 7ac7 \tvsub.f32\ts14, s13, s14\n 800125a:\teee7 7a06 \tvfma.f32\ts15, s14, s12\n 800125e:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n 8001262:\tee17 3a90 \tvmov\tr3, s15\n 8001266:\tb29b \tuxth\tr3, r3\n 8001268:\t8023 \tstrh\tr3, [r4, #0]\n\tfor(int i=0; i<100000; i++) {\n 800126a:\td1d7 \tbne.n\t800121c \n\tkhz_correction = 3300.0f / vdd_mv;\n 800126c:\t8823 \tldrh\tr3, [r4, #0]\n 800126e:\teddf 6a16 \tvldr\ts13, [pc, #88]\t; 80012c8 \n 8001272:\t4816 \tldr\tr0, [pc, #88]\t; (80012cc )\n\tkhz_in_mv = adc2_data[KHZ_JACK] * 3300 >> 12;\n 8001274:\t4a16 \tldr\tr2, [pc, #88]\t; (80012d0 )\n 8001276:\t4917 \tldr\tr1, [pc, #92]\t; (80012d4 )\n\tkhz_correction = 3300.0f / vdd_mv;\n 8001278:\tb29b \tuxth\tr3, r3\n 800127a:\tee07 3a90 \tvmov\ts15, r3\n 800127e:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tkhz_in_mv = adc2_data[KHZ_JACK] * 3300 >> 12;\n 8001282:\tf640 43e4 \tmovw\tr3, #3300\t; 0xce4\n\tkhz_correction = 3300.0f / vdd_mv;\n 8001286:\tee86 7aa7 \tvdiv.f32\ts14, s13, s15\n 800128a:\ted80 7a00 \tvstr\ts14, [r0]\n\tkhz_in_mv = adc2_data[KHZ_JACK] * 3300 >> 12;\n 800128e:\t8812 \tldrh\tr2, [r2, #0]\n 8001290:\tb292 \tuxth\tr2, r2\n 8001292:\tfb03 f302 \tmul.w\tr3, r3, r2\n 8001296:\t0b1b \tlsrs\tr3, r3, #12\n 8001298:\t800b \tstrh\tr3, [r1, #0]\n\t\tloop();\n 800129a:\tf7ff fc9d \tbl\t8000bd8 \n\twhile (1) {\n 800129e:\te7fc \tb.n\t800129a \n 80012a0:\t3d4ccccd \t.word\t0x3d4ccccd\n 80012a4:\t20000ad4 \t.word\t0x20000ad4\n 80012a8:\t20000892 \t.word\t0x20000892\n 80012ac:\t200008bc \t.word\t0x200008bc\n 80012b0:\t20000858 \t.word\t0x20000858\n 80012b4:\t1fff75aa \t.word\t0x1fff75aa\n 80012b8:\t000186a0 \t.word\t0x000186a0\n 80012bc:\t20000890 \t.word\t0x20000890\n 80012c0:\t453b8000 \t.word\t0x453b8000\n 80012c4:\t3e4ccccd \t.word\t0x3e4ccccd\n 80012c8:\t454e4000 \t.word\t0x454e4000\n 80012cc:\t200008ac \t.word\t0x200008ac\n 80012d0:\t200008a4 \t.word\t0x200008a4\n 80012d4:\t20000834 \t.word\t0x20000834\n\n080012d8 :\n 80012d8:\tb672 \tcpsid\ti\n\twhile (1) {\n 80012da:\te7fe \tb.n\t80012da \n\n080012dc :\n{\n /* USER CODE BEGIN MspInit 0 */\n\n /* USER CODE END MspInit 0 */\n\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80012dc:\t4b0b \tldr\tr3, [pc, #44]\t; (800130c )\n 80012de:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n 80012e0:\tf042 0201 \torr.w\tr2, r2, #1\n 80012e4:\t661a \tstr\tr2, [r3, #96]\t; 0x60\n 80012e6:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n{\n 80012e8:\tb082 \tsub\tsp, #8\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80012ea:\tf002 0201 \tand.w\tr2, r2, #1\n 80012ee:\t9200 \tstr\tr2, [sp, #0]\n 80012f0:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_PWR_CLK_ENABLE();\n 80012f2:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 80012f4:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 80012f8:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 80012fa:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 80012fc:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8001300:\t9301 \tstr\tr3, [sp, #4]\n 8001302:\t9b01 \tldr\tr3, [sp, #4]\n HAL_PWREx_DisableUCPDDeadBattery();\n\n /* USER CODE BEGIN MspInit 1 */\n\n /* USER CODE END MspInit 1 */\n}\n 8001304:\tb002 \tadd\tsp, #8\n HAL_PWREx_DisableUCPDDeadBattery();\n 8001306:\tf001 bb83 \tb.w\t8002a10 \n 800130a:\tbf00 \tnop\n 800130c:\t40021000 \t.word\t0x40021000\n\n08001310 :\n{\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\n\n /* USER CODE END NonMaskableInt_IRQn 0 */\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\n\twhile (1) {\n 8001310:\te7fe \tb.n\t8001310 \n 8001312:\tbf00 \tnop\n\n08001314 :\nvoid HardFault_Handler(void)\n{\n /* USER CODE BEGIN HardFault_IRQn 0 */\n\n /* USER CODE END HardFault_IRQn 0 */\n while (1)\n 8001314:\te7fe \tb.n\t8001314 \n 8001316:\tbf00 \tnop\n\n08001318 :\nvoid MemManage_Handler(void)\n{\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\n\n /* USER CODE END MemoryManagement_IRQn 0 */\n while (1)\n 8001318:\te7fe \tb.n\t8001318 \n 800131a:\tbf00 \tnop\n\n0800131c :\nvoid BusFault_Handler(void)\n{\n /* USER CODE BEGIN BusFault_IRQn 0 */\n\n /* USER CODE END BusFault_IRQn 0 */\n while (1)\n 800131c:\te7fe \tb.n\t800131c \n 800131e:\tbf00 \tnop\n\n08001320 :\nvoid UsageFault_Handler(void)\n{\n /* USER CODE BEGIN UsageFault_IRQn 0 */\n\n /* USER CODE END UsageFault_IRQn 0 */\n while (1)\n 8001320:\te7fe \tb.n\t8001320 \n 8001322:\tbf00 \tnop\n\n08001324 :\n\n /* USER CODE END SVCall_IRQn 0 */\n /* USER CODE BEGIN SVCall_IRQn 1 */\n\n /* USER CODE END SVCall_IRQn 1 */\n}\n 8001324:\t4770 \tbx\tlr\n 8001326:\tbf00 \tnop\n\n08001328 :\n 8001328:\t4770 \tbx\tlr\n 800132a:\tbf00 \tnop\n\n0800132c :\n 800132c:\t4770 \tbx\tlr\n 800132e:\tbf00 \tnop\n\n08001330 :\nvoid SysTick_Handler(void)\n{\n /* USER CODE BEGIN SysTick_IRQn 0 */\n\n /* USER CODE END SysTick_IRQn 0 */\n HAL_IncTick();\n 8001330:\tf000 b97c \tb.w\t800162c \n\n08001334 :\n#if 0\n /* USER CODE END TIM2_IRQn 0 */\n HAL_TIM_IRQHandler(&htim2);\n /* USER CODE BEGIN TIM2_IRQn 1 */\n#endif\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8001334:\t4b06 \tldr\tr3, [pc, #24]\t; (8001350 )\n 8001336:\t681b \tldr\tr3, [r3, #0]\n 8001338:\t691a \tldr\tr2, [r3, #16]\n 800133a:\t07d1 \tlsls\tr1, r2, #31\n 800133c:\td502 \tbpl.n\t8001344 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\n 800133e:\t68da \tldr\tr2, [r3, #12]\n 8001340:\t07d2 \tlsls\tr2, r2, #31\n 8001342:\td400 \tbmi.n\t8001346 \n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n\t\t\tmain_2OP_loop();\n\t\t}\n\t}\n /* USER CODE END TIM2_IRQn 1 */\n}\n 8001344:\t4770 \tbx\tlr\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n 8001346:\tf06f 0201 \tmvn.w\tr2, #1\n 800134a:\t611a \tstr\tr2, [r3, #16]\n\t\t\tmain_2OP_loop();\n 800134c:\tf7ff ba82 \tb.w\t8000854 \n 8001350:\t20000d58 \t.word\t0x20000d58\n\n08001354 :\n\n/**\n * @brief This function handles TIM3 global interrupt.\n */\nvoid TIM3_IRQHandler(void)\n{\n 8001354:\tb508 \tpush\t{r3, lr}\n#endif\n\t/* USER CODE BEGIN TIM3_IRQn 0 */\n\n\t/* USER CODE END TIM3_IRQn 0 */\n\t/* USER CODE BEGIN TIM3_IRQn 1 */\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\n 8001356:\t4b1a \tldr\tr3, [pc, #104]\t; (80013c0 )\n 8001358:\t681b \tldr\tr3, [r3, #0]\n 800135a:\t691a \tldr\tr2, [r3, #16]\n 800135c:\t07d1 \tlsls\tr1, r2, #31\n 800135e:\td529 \tbpl.n\t80013b4 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\n 8001360:\t68da \tldr\tr2, [r3, #12]\n 8001362:\t07d2 \tlsls\tr2, r2, #31\n 8001364:\td526 \tbpl.n\t80013b4 \n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n\n\t\t\tfor (uint8_t i = 0; i < (NUM_ADC1_CHANNELS - 1); i++) {\n\t\t\t\tadc1_data_10b[i] = adc1_data[i] >> 2;\n 8001366:\t4a17 \tldr\tr2, [pc, #92]\t; (80013c4 )\n\t\t\t}\n\n\t\t\trun_linear_a_expo_r(&OP1.ADSR);\n 8001368:\t4817 \tldr\tr0, [pc, #92]\t; (80013c8 )\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n 800136a:\tf06f 0101 \tmvn.w\tr1, #1\n 800136e:\t6119 \tstr\tr1, [r3, #16]\n\t\t\t\tadc1_data_10b[i] = adc1_data[i] >> 2;\n 8001370:\t8811 \tldrh\tr1, [r2, #0]\n 8001372:\t4b16 \tldr\tr3, [pc, #88]\t; (80013cc )\n 8001374:\tf3c1 018d \tubfx\tr1, r1, #2, #14\n 8001378:\t8019 \tstrh\tr1, [r3, #0]\n 800137a:\t8851 \tldrh\tr1, [r2, #2]\n 800137c:\tf3c1 018d \tubfx\tr1, r1, #2, #14\n 8001380:\t8059 \tstrh\tr1, [r3, #2]\n 8001382:\t8891 \tldrh\tr1, [r2, #4]\n 8001384:\tf3c1 018d \tubfx\tr1, r1, #2, #14\n 8001388:\t8099 \tstrh\tr1, [r3, #4]\n 800138a:\t88d1 \tldrh\tr1, [r2, #6]\n 800138c:\tf3c1 018d \tubfx\tr1, r1, #2, #14\n 8001390:\t80d9 \tstrh\tr1, [r3, #6]\n 8001392:\t8912 \tldrh\tr2, [r2, #8]\n 8001394:\tf3c2 028d \tubfx\tr2, r2, #2, #14\n 8001398:\t811a \tstrh\tr2, [r3, #8]\n\t\t\trun_linear_a_expo_r(&OP1.ADSR);\n 800139a:\tf7ff f999 \tbl\t80006d0 \n\t\t\tset_adsr_parameters(&OP1.ADSR);\n 800139e:\t480a \tldr\tr0, [pc, #40]\t; (80013c8 )\n 80013a0:\tf7ff fa0e \tbl\t80007c0 \n\n#ifndef VOCT\n\t\t\tif(HAL_GPIO_ReadPin(VOCT_JUMPER_GPIO_Port, VOCT_JUMPER_Pin) == 0) {\n 80013a4:\t480a \tldr\tr0, [pc, #40]\t; (80013d0 )\n 80013a6:\t2180 \tmovs\tr1, #128\t; 0x80\n 80013a8:\tf001 faae \tbl\t8002908 \n\t\t\t\tkhz_in_scaling = VOCT_SCALE;\n 80013ac:\t4b09 \tldr\tr3, [pc, #36]\t; (80013d4 )\n\t\t\tif(HAL_GPIO_ReadPin(VOCT_JUMPER_GPIO_Port, VOCT_JUMPER_Pin) == 0) {\n 80013ae:\tb910 \tcbnz\tr0, 80013b6 \n\t\t\t\tkhz_in_scaling = VOCT_SCALE;\n 80013b0:\t4a09 \tldr\tr2, [pc, #36]\t; (80013d8 )\n 80013b2:\t601a \tstr\tr2, [r3, #0]\n\t\t\tkhz_in_scaling = VOCT_SCALE;\n#endif\n\t\t}\n\t}\n /* USER CODE END TIM3_IRQn 1 */\n}\n 80013b4:\tbd08 \tpop\t{r3, pc}\n\t\t\t\tkhz_in_scaling = WIDE_SCALE;\n 80013b6:\tf04f 527a \tmov.w\tr2, #1048576000\t; 0x3e800000\n 80013ba:\t601a \tstr\tr2, [r3, #0]\n}\n 80013bc:\tbd08 \tpop\t{r3, pc}\n 80013be:\tbf00 \tnop\n 80013c0:\t20000d0c \t.word\t0x20000d0c\n 80013c4:\t200008bc \t.word\t0x200008bc\n 80013c8:\t20000858 \t.word\t0x20000858\n 80013cc:\t20000b54 \t.word\t0x20000b54\n 80013d0:\t48000400 \t.word\t0x48000400\n 80013d4:\t20000800 \t.word\t0x20000800\n 80013d8:\t3e16d5a4 \t.word\t0x3e16d5a4\n\n080013dc :\n\nvoid SystemInit(void)\n{\n /* FPU settings ------------------------------------------------------------*/\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\n 80013dc:\t4a03 \tldr\tr2, [pc, #12]\t; (80013ec )\n 80013de:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 80013e2:\tf443 0370 \torr.w\tr3, r3, #15728640\t; 0xf00000\n 80013e6:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n\n /* Configure the Vector Table location add offset address ------------------*/\n#if defined(USER_VECT_TAB_ADDRESS)\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\n#endif /* USER_VECT_TAB_ADDRESS */\n}\n 80013ea:\t4770 \tbx\tlr\n 80013ec:\te000ed00 \t.word\t0xe000ed00\n\n080013f0 :\nTIM_HandleTypeDef htim2;\nTIM_HandleTypeDef htim3;\n\n/* TIM2 init function */\nvoid MX_TIM2_Init(void)\n{\n 80013f0:\tb500 \tpush\t{lr}\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n\n /* USER CODE BEGIN TIM2_Init 1 */\n\n /* USER CODE END TIM2_Init 1 */\n htim2.Instance = TIM2;\n 80013f2:\t481b \tldr\tr0, [pc, #108]\t; (8001460 )\n{\n 80013f4:\tb089 \tsub\tsp, #36\t; 0x24\n htim2.Instance = TIM2;\n 80013f6:\tf04f 4380 \tmov.w\tr3, #1073741824\t; 0x40000000\n htim2.Init.Prescaler = 0;\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\n htim2.Init.Period = 1600;\n 80013fa:\tf44f 62c8 \tmov.w\tr2, #1600\t; 0x640\n htim2.Instance = TIM2;\n 80013fe:\t6003 \tstr\tr3, [r0, #0]\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8001400:\t2300 \tmovs\tr3, #0\n 8001402:\te9cd 3305 \tstrd\tr3, r3, [sp, #20]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8001406:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n htim2.Init.Period = 1600;\n 800140a:\t60c2 \tstr\tr2, [r0, #12]\n htim2.Init.Prescaler = 0;\n 800140c:\t6043 \tstr\tr3, [r0, #4]\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 800140e:\t9304 \tstr\tr3, [sp, #16]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8001410:\t9301 \tstr\tr3, [sp, #4]\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\n 8001412:\t6083 \tstr\tr3, [r0, #8]\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8001414:\t6103 \tstr\tr3, [r0, #16]\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 8001416:\t6183 \tstr\tr3, [r0, #24]\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8001418:\t9307 \tstr\tr3, [sp, #28]\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\n 800141a:\tf001 ffe9 \tbl\t80033f0 \n 800141e:\tb998 \tcbnz\tr0, 8001448 \n {\n Error_Handler();\n }\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8001420:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8001424:\t480e \tldr\tr0, [pc, #56]\t; (8001460 )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8001426:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8001428:\ta904 \tadd\tr1, sp, #16\n 800142a:\tf002 f8a9 \tbl\t8003580 \n 800142e:\tb998 \tcbnz\tr0, 8001458 \n {\n Error_Handler();\n }\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8001430:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8001432:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8001434:\t480a \tldr\tr0, [pc, #40]\t; (8001460 )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8001436:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8001438:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 800143a:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 800143c:\tf002 f974 \tbl\t8003728 \n 8001440:\tb928 \tcbnz\tr0, 800144e \n }\n /* USER CODE BEGIN TIM2_Init 2 */\n\n /* USER CODE END TIM2_Init 2 */\n\n}\n 8001442:\tb009 \tadd\tsp, #36\t; 0x24\n 8001444:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8001448:\tf7ff ff46 \tbl\t80012d8 \n 800144c:\te7e8 \tb.n\t8001420 \n Error_Handler();\n 800144e:\tf7ff ff43 \tbl\t80012d8 \n}\n 8001452:\tb009 \tadd\tsp, #36\t; 0x24\n 8001454:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8001458:\tf7ff ff3e \tbl\t80012d8 \n 800145c:\te7e8 \tb.n\t8001430 \n 800145e:\tbf00 \tnop\n 8001460:\t20000d58 \t.word\t0x20000d58\n\n08001464 :\n/* TIM3 init function */\nvoid MX_TIM3_Init(void)\n{\n 8001464:\tb500 \tpush\t{lr}\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n\n /* USER CODE BEGIN TIM3_Init 1 */\n\n /* USER CODE END TIM3_Init 1 */\n htim3.Instance = TIM3;\n 8001466:\t481a \tldr\tr0, [pc, #104]\t; (80014d0 )\n 8001468:\t4b1a \tldr\tr3, [pc, #104]\t; (80014d4 )\n 800146a:\t6003 \tstr\tr3, [r0, #0]\n{\n 800146c:\tb089 \tsub\tsp, #36\t; 0x24\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 800146e:\t2300 \tmovs\tr3, #0\n htim3.Init.Prescaler = 0;\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\n htim3.Init.Period = 12800;\n 8001470:\tf44f 5248 \tmov.w\tr2, #12800\t; 0x3200\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8001474:\te9cd 3305 \tstrd\tr3, r3, [sp, #20]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8001478:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n htim3.Init.Period = 12800;\n 800147c:\t60c2 \tstr\tr2, [r0, #12]\n htim3.Init.Prescaler = 0;\n 800147e:\t6043 \tstr\tr3, [r0, #4]\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8001480:\t9304 \tstr\tr3, [sp, #16]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8001482:\t9301 \tstr\tr3, [sp, #4]\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\n 8001484:\t6083 \tstr\tr3, [r0, #8]\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8001486:\t6103 \tstr\tr3, [r0, #16]\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 8001488:\t6183 \tstr\tr3, [r0, #24]\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 800148a:\t9307 \tstr\tr3, [sp, #28]\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\n 800148c:\tf001 ffb0 \tbl\t80033f0 \n 8001490:\tb998 \tcbnz\tr0, 80014ba \n {\n Error_Handler();\n }\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8001492:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 8001496:\t480e \tldr\tr0, [pc, #56]\t; (80014d0 )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8001498:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 800149a:\ta904 \tadd\tr1, sp, #16\n 800149c:\tf002 f870 \tbl\t8003580 \n 80014a0:\tb998 \tcbnz\tr0, 80014ca \n {\n Error_Handler();\n }\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 80014a2:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 80014a4:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80014a6:\t480a \tldr\tr0, [pc, #40]\t; (80014d0 )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 80014a8:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80014aa:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 80014ac:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80014ae:\tf002 f93b \tbl\t8003728 \n 80014b2:\tb928 \tcbnz\tr0, 80014c0 \n }\n /* USER CODE BEGIN TIM3_Init 2 */\n\n /* USER CODE END TIM3_Init 2 */\n\n}\n 80014b4:\tb009 \tadd\tsp, #36\t; 0x24\n 80014b6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 80014ba:\tf7ff ff0d \tbl\t80012d8 \n 80014be:\te7e8 \tb.n\t8001492 \n Error_Handler();\n 80014c0:\tf7ff ff0a \tbl\t80012d8 \n}\n 80014c4:\tb009 \tadd\tsp, #36\t; 0x24\n 80014c6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 80014ca:\tf7ff ff05 \tbl\t80012d8 \n 80014ce:\te7e8 \tb.n\t80014a2 \n 80014d0:\t20000d0c \t.word\t0x20000d0c\n 80014d4:\t40000400 \t.word\t0x40000400\n\n080014d8 :\n\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef* tim_baseHandle)\n{\n 80014d8:\tb500 \tpush\t{lr}\n\n if(tim_baseHandle->Instance==TIM2)\n 80014da:\t6803 \tldr\tr3, [r0, #0]\n 80014dc:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n{\n 80014e0:\tb083 \tsub\tsp, #12\n if(tim_baseHandle->Instance==TIM2)\n 80014e2:\td005 \tbeq.n\t80014f0 \n HAL_NVIC_EnableIRQ(TIM2_IRQn);\n /* USER CODE BEGIN TIM2_MspInit 1 */\n\n /* USER CODE END TIM2_MspInit 1 */\n }\n else if(tim_baseHandle->Instance==TIM3)\n 80014e4:\t4a18 \tldr\tr2, [pc, #96]\t; (8001548 )\n 80014e6:\t4293 \tcmp\tr3, r2\n 80014e8:\td018 \tbeq.n\t800151c \n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n /* USER CODE BEGIN TIM3_MspInit 1 */\n\n /* USER CODE END TIM3_MspInit 1 */\n }\n}\n 80014ea:\tb003 \tadd\tsp, #12\n 80014ec:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_TIM2_CLK_ENABLE();\n 80014f0:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 80014f4:\t201c \tmovs\tr0, #28\n __HAL_RCC_TIM2_CLK_ENABLE();\n 80014f6:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 80014f8:\tf042 0201 \torr.w\tr2, r2, #1\n 80014fc:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 80014fe:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8001500:\t2200 \tmovs\tr2, #0\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8001502:\tf003 0301 \tand.w\tr3, r3, #1\n 8001506:\t9300 \tstr\tr3, [sp, #0]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8001508:\t4611 \tmov\tr1, r2\n __HAL_RCC_TIM2_CLK_ENABLE();\n 800150a:\t9b00 \tldr\tr3, [sp, #0]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 800150c:\tf000 fe3e \tbl\t800218c \n HAL_NVIC_EnableIRQ(TIM2_IRQn);\n 8001510:\t201c \tmovs\tr0, #28\n}\n 8001512:\tb003 \tadd\tsp, #12\n 8001514:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8001518:\tf000 be70 \tb.w\t80021fc \n __HAL_RCC_TIM3_CLK_ENABLE();\n 800151c:\t4b0b \tldr\tr3, [pc, #44]\t; (800154c )\n 800151e:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8001520:\tf042 0202 \torr.w\tr2, r2, #2\n 8001524:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8001526:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8001528:\tf003 0302 \tand.w\tr3, r3, #2\n 800152c:\t9301 \tstr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(TIM3_IRQn, 1, 0);\n 800152e:\t2200 \tmovs\tr2, #0\n 8001530:\t2101 \tmovs\tr1, #1\n 8001532:\t201d \tmovs\tr0, #29\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8001534:\t9b01 \tldr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(TIM3_IRQn, 1, 0);\n 8001536:\tf000 fe29 \tbl\t800218c \n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 800153a:\t201d \tmovs\tr0, #29\n}\n 800153c:\tb003 \tadd\tsp, #12\n 800153e:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8001542:\tf000 be5b \tb.w\t80021fc \n 8001546:\tbf00 \tnop\n 8001548:\t40000400 \t.word\t0x40000400\n 800154c:\t40021000 \t.word\t0x40021000\n\n08001550 :\n /* USER CODE END TIM3_MspDeInit 1 */\n }\n}\n\n/* USER CODE BEGIN 1 */\nvoid TIM_Start() {\n 8001550:\tb508 \tpush\t{r3, lr}\n\tHAL_TIM_Base_Start_IT(&htim2);\n 8001552:\t4804 \tldr\tr0, [pc, #16]\t; (8001564 )\n 8001554:\tf001 ffda \tbl\t800350c \n\tHAL_TIM_Base_Start_IT(&htim3);\n}\n 8001558:\te8bd 4008 \tldmia.w\tsp!, {r3, lr}\n\tHAL_TIM_Base_Start_IT(&htim3);\n 800155c:\t4802 \tldr\tr0, [pc, #8]\t; (8001568 )\n 800155e:\tf001 bfd5 \tb.w\t800350c \n 8001562:\tbf00 \tnop\n 8001564:\t20000d58 \t.word\t0x20000d58\n 8001568:\t20000d0c \t.word\t0x20000d0c\n\n0800156c :\n\n .section\t.text.Reset_Handler\n\t.weak\tReset_Handler\n\t.type\tReset_Handler, %function\nReset_Handler:\n ldr r0, =_estack\n 800156c:\t480d \tldr\tr0, [pc, #52]\t; (80015a4 )\n mov sp, r0 /* set stack pointer */\n 800156e:\t4685 \tmov\tsp, r0\n \n/* Call the clock system initialization function.*/\n bl SystemInit\n 8001570:\tf7ff ff34 \tbl\t80013dc \n\n/* Copy the data segment initializers from flash to SRAM */\n ldr r0, =_sdata\n 8001574:\t480c \tldr\tr0, [pc, #48]\t; (80015a8 )\n ldr r1, =_edata\n 8001576:\t490d \tldr\tr1, [pc, #52]\t; (80015ac )\n ldr r2, =_sidata\n 8001578:\t4a0d \tldr\tr2, [pc, #52]\t; (80015b0 )\n movs r3, #0\n 800157a:\t2300 \tmovs\tr3, #0\n b\tLoopCopyDataInit\n 800157c:\te002 \tb.n\t8001584 \n\n0800157e :\n\nCopyDataInit:\n ldr r4, [r2, r3]\n 800157e:\t58d4 \tldr\tr4, [r2, r3]\n str r4, [r0, r3]\n 8001580:\t50c4 \tstr\tr4, [r0, r3]\n adds r3, r3, #4\n 8001582:\t3304 \tadds\tr3, #4\n\n08001584 :\n\nLoopCopyDataInit:\n adds r4, r0, r3\n 8001584:\t18c4 \tadds\tr4, r0, r3\n cmp r4, r1\n 8001586:\t428c \tcmp\tr4, r1\n bcc CopyDataInit\n 8001588:\td3f9 \tbcc.n\t800157e \n \n/* Zero fill the bss segment. */\n ldr r2, =_sbss\n 800158a:\t4a0a \tldr\tr2, [pc, #40]\t; (80015b4 )\n ldr r4, =_ebss\n 800158c:\t4c0a \tldr\tr4, [pc, #40]\t; (80015b8 )\n movs r3, #0\n 800158e:\t2300 \tmovs\tr3, #0\n b LoopFillZerobss\n 8001590:\te001 \tb.n\t8001596 \n\n08001592 :\n\nFillZerobss:\n str r3, [r2]\n 8001592:\t6013 \tstr\tr3, [r2, #0]\n adds r2, r2, #4\n 8001594:\t3204 \tadds\tr2, #4\n\n08001596 :\n\nLoopFillZerobss:\n cmp r2, r4\n 8001596:\t42a2 \tcmp\tr2, r4\n bcc FillZerobss\n 8001598:\td3fb \tbcc.n\t8001592 \n/* Call static constructors */\n bl __libc_init_array\n 800159a:\tf002 f90d \tbl\t80037b8 <__libc_init_array>\n/* Call the application's entry point.*/\n\tbl\tmain\n 800159e:\tf7ff fe0b \tbl\t80011b8
\n\n080015a2 :\n\nLoopForever:\n b LoopForever\n 80015a2:\te7fe \tb.n\t80015a2 \n ldr r0, =_estack\n 80015a4:\t20008000 \t.word\t0x20008000\n ldr r0, =_sdata\n 80015a8:\t20000000 \t.word\t0x20000000\n ldr r1, =_edata\n 80015ac:\t20000810 \t.word\t0x20000810\n ldr r2, =_sidata\n 80015b0:\t08004040 \t.word\t0x08004040\n ldr r2, =_sbss\n 80015b4:\t20000810 \t.word\t0x20000810\n ldr r4, =_ebss\n 80015b8:\t20000da8 \t.word\t0x20000da8\n\n080015bc :\n * @retval : None\n*/\n .section\t.text.Default_Handler,\"ax\",%progbits\nDefault_Handler:\nInfinite_Loop:\n\tb\tInfinite_Loop\n 80015bc:\te7fe \tb.n\t80015bc \n\t...\n\n080015c0 :\n * implementation in user file.\n * @param TickPriority: Tick interrupt priority.\n * @retval HAL status\n */\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\n{\n 80015c0:\tb538 \tpush\t{r3, r4, r5, lr}\n HAL_StatusTypeDef status = HAL_OK;\n\n if (uwTickFreq != 0U)\n 80015c2:\t4b0f \tldr\tr3, [pc, #60]\t; (8001600 )\n 80015c4:\t681b \tldr\tr3, [r3, #0]\n 80015c6:\tb90b \tcbnz\tr3, 80015cc \n status = HAL_ERROR;\n }\n }\n else\n {\n status = HAL_ERROR;\n 80015c8:\t2001 \tmovs\tr0, #1\n }\n\n /* Return function status */\n return status;\n}\n 80015ca:\tbd38 \tpop\t{r3, r4, r5, pc}\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\n 80015cc:\t490d \tldr\tr1, [pc, #52]\t; (8001604 )\n 80015ce:\tf44f 727a \tmov.w\tr2, #1000\t; 0x3e8\n 80015d2:\t4605 \tmov\tr5, r0\n 80015d4:\tfbb2 f3f3 \tudiv\tr3, r2, r3\n 80015d8:\t6808 \tldr\tr0, [r1, #0]\n 80015da:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n 80015de:\tf000 fe1b \tbl\t8002218 \n 80015e2:\t4604 \tmov\tr4, r0\n 80015e4:\t2800 \tcmp\tr0, #0\n 80015e6:\td1ef \tbne.n\t80015c8 \n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\n 80015e8:\t2d0f \tcmp\tr5, #15\n 80015ea:\td8ed \tbhi.n\t80015c8 \n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\n 80015ec:\t4602 \tmov\tr2, r0\n 80015ee:\t4629 \tmov\tr1, r5\n 80015f0:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 80015f4:\tf000 fdca \tbl\t800218c \n uwTickPrio = TickPriority;\n 80015f8:\t4b03 \tldr\tr3, [pc, #12]\t; (8001608 )\n 80015fa:\t4620 \tmov\tr0, r4\n 80015fc:\t601d \tstr\tr5, [r3, #0]\n}\n 80015fe:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8001600:\t20000808 \t.word\t0x20000808\n 8001604:\t20000804 \t.word\t0x20000804\n 8001608:\t2000080c \t.word\t0x2000080c\n\n0800160c :\n{\n 800160c:\tb510 \tpush\t{r4, lr}\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\n 800160e:\t2003 \tmovs\tr0, #3\n 8001610:\tf000 fda8 \tbl\t8002164 \n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\n 8001614:\t200f \tmovs\tr0, #15\n 8001616:\tf7ff ffd3 \tbl\t80015c0 \n 800161a:\tb110 \tcbz\tr0, 8001622 \n status = HAL_ERROR;\n 800161c:\t2401 \tmovs\tr4, #1\n}\n 800161e:\t4620 \tmov\tr0, r4\n 8001620:\tbd10 \tpop\t{r4, pc}\n 8001622:\t4604 \tmov\tr4, r0\n HAL_MspInit();\n 8001624:\tf7ff fe5a \tbl\t80012dc \n}\n 8001628:\t4620 \tmov\tr0, r4\n 800162a:\tbd10 \tpop\t{r4, pc}\n\n0800162c :\n * implementations in user file.\n * @retval None\n */\n__weak void HAL_IncTick(void)\n{\n uwTick += uwTickFreq;\n 800162c:\t4a03 \tldr\tr2, [pc, #12]\t; (800163c )\n 800162e:\t4904 \tldr\tr1, [pc, #16]\t; (8001640 )\n 8001630:\t6813 \tldr\tr3, [r2, #0]\n 8001632:\t6809 \tldr\tr1, [r1, #0]\n 8001634:\t440b \tadd\tr3, r1\n 8001636:\t6013 \tstr\tr3, [r2, #0]\n}\n 8001638:\t4770 \tbx\tlr\n 800163a:\tbf00 \tnop\n 800163c:\t20000da4 \t.word\t0x20000da4\n 8001640:\t20000808 \t.word\t0x20000808\n\n08001644 :\n * implementations in user file.\n * @retval tick value\n */\n__weak uint32_t HAL_GetTick(void)\n{\n return uwTick;\n 8001644:\t4b01 \tldr\tr3, [pc, #4]\t; (800164c )\n 8001646:\t6818 \tldr\tr0, [r3, #0]\n}\n 8001648:\t4770 \tbx\tlr\n 800164a:\tbf00 \tnop\n 800164c:\t20000da4 \t.word\t0x20000da4\n\n08001650 :\n * without disabling the other ADCs.\n * @param hadc ADC handle\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\n{\n 8001650:\tb570 \tpush\t{r4, r5, r6, lr}\n 8001652:\tb082 \tsub\tsp, #8\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n uint32_t tmp_cfgr;\n uint32_t tmp_adc_is_conversion_on_going_regular;\n uint32_t tmp_adc_is_conversion_on_going_injected;\n __IO uint32_t wait_loop_index = 0UL;\n 8001654:\t2300 \tmovs\tr3, #0\n 8001656:\t9301 \tstr\tr3, [sp, #4]\n\n /* Check ADC handle */\n if (hadc == NULL)\n 8001658:\t2800 \tcmp\tr0, #0\n 800165a:\tf000 80d0 \tbeq.w\t80017fe \n /* DISCEN and CONT bits cannot be set at the same time */\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\n\n /* Actions performed only if ADC is coming from state reset: */\n /* - Initialization of ADC MSP */\n if (hadc->State == HAL_ADC_STATE_RESET)\n 800165e:\t6dc5 \tldr\tr5, [r0, #92]\t; 0x5c\n 8001660:\t4604 \tmov\tr4, r0\n 8001662:\t2d00 \tcmp\tr5, #0\n 8001664:\tf000 80b8 \tbeq.w\t80017d8 \n /* Initialize Lock */\n hadc->Lock = HAL_UNLOCKED;\n }\n\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\n 8001668:\t6822 \tldr\tr2, [r4, #0]\n * @param ADCx ADC instance\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(const ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\n 800166a:\t6893 \tldr\tr3, [r2, #8]\n 800166c:\t0098 \tlsls\tr0, r3, #2\n 800166e:\td505 \tbpl.n\t800167c \n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\n 8001670:\t6893 \tldr\tr3, [r2, #8]\n 8001672:\tf023 4320 \tbic.w\tr3, r3, #2684354560\t; 0xa0000000\n 8001676:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 800167a:\t6093 \tstr\tr3, [r2, #8]\n * @param ADCx ADC instance\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(const ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 800167c:\t6893 \tldr\tr3, [r2, #8]\n 800167e:\t00d9 \tlsls\tr1, r3, #3\n 8001680:\td419 \tbmi.n\t80016b6 \n LL_ADC_EnableInternalRegulator(hadc->Instance);\n\n /* Note: Variable divided by 2 to compensate partially */\n /* CPU processing cycles, scaling in us split to not */\n /* exceed 32 bits register capacity and handle low frequency. */\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8001682:\t4b6f \tldr\tr3, [pc, #444]\t; (8001840 )\n 8001684:\t486f \tldr\tr0, [pc, #444]\t; (8001844 )\n 8001686:\t681b \tldr\tr3, [r3, #0]\n MODIFY_REG(ADCx->CR,\n 8001688:\t6891 \tldr\tr1, [r2, #8]\n 800168a:\t099b \tlsrs\tr3, r3, #6\n 800168c:\tfba0 0303 \tumull\tr0, r3, r0, r3\n 8001690:\t099b \tlsrs\tr3, r3, #6\n 8001692:\tf021 4110 \tbic.w\tr1, r1, #2415919104\t; 0x90000000\n 8001696:\t3301 \tadds\tr3, #1\n 8001698:\tf021 013f \tbic.w\tr1, r1, #63\t; 0x3f\n 800169c:\t005b \tlsls\tr3, r3, #1\n 800169e:\tf041 5180 \torr.w\tr1, r1, #268435456\t; 0x10000000\n 80016a2:\t6091 \tstr\tr1, [r2, #8]\n 80016a4:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 80016a6:\t9b01 \tldr\tr3, [sp, #4]\n 80016a8:\tb12b \tcbz\tr3, 80016b6 \n {\n wait_loop_index--;\n 80016aa:\t9b01 \tldr\tr3, [sp, #4]\n 80016ac:\t3b01 \tsubs\tr3, #1\n 80016ae:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 80016b0:\t9b01 \tldr\tr3, [sp, #4]\n 80016b2:\t2b00 \tcmp\tr3, #0\n 80016b4:\td1f9 \tbne.n\t80016aa \n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 80016b6:\t6893 \tldr\tr3, [r2, #8]\n 80016b8:\t00db \tlsls\tr3, r3, #3\n 80016ba:\td47f \tbmi.n\t80017bc \n /* or not ADC is coming from state reset (if any potential problem of */\n /* clocking, voltage regulator would not be enabled). */\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 80016bc:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80016be:\tf043 0310 \torr.w\tr3, r3, #16\n 80016c2:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n\n /* Set ADC error code to ADC peripheral internal error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 80016c4:\t6e23 \tldr\tr3, [r4, #96]\t; 0x60\n 80016c6:\tf043 0301 \torr.w\tr3, r3, #1\n 80016ca:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group regular.\n */\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(const ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 80016cc:\t6893 \tldr\tr3, [r2, #8]\n 80016ce:\tf013 0f04 \ttst.w\tr3, #4\n\n tmp_hal_status = HAL_ERROR;\n 80016d2:\tf04f 0001 \tmov.w\tr0, #1\n /* correctly completed and if there is no conversion on going on regular */\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\n /* called to update a parameter on the fly). */\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\n\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 80016d6:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80016d8:\td177 \tbne.n\t80017ca \n 80016da:\t06de \tlsls\tr6, r3, #27\n 80016dc:\td475 \tbmi.n\t80017ca \n && (tmp_adc_is_conversion_on_going_regular == 0UL)\n )\n {\n /* Set ADC state */\n ADC_STATE_CLR_SET(hadc->State,\n 80016de:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80016e0:\tf423 7381 \tbic.w\tr3, r3, #258\t; 0x102\n 80016e4:\tf043 0302 \torr.w\tr3, r3, #2\n 80016e8:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 80016ea:\t6893 \tldr\tr3, [r2, #8]\n /* Configuration of common ADC parameters */\n\n /* Parameters update conditioned to ADC state: */\n /* Parameters that can be updated only when ADC is disabled: */\n /* - clock configuration */\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 80016ec:\t07dd \tlsls\tr5, r3, #31\n 80016ee:\td40e \tbmi.n\t800170e \n 80016f0:\t4b55 \tldr\tr3, [pc, #340]\t; (8001848 )\n 80016f2:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n 80016f6:\t6889 \tldr\tr1, [r1, #8]\n 80016f8:\t689b \tldr\tr3, [r3, #8]\n {\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\n 80016fa:\t430b \torrs\tr3, r1\n 80016fc:\t07d9 \tlsls\tr1, r3, #31\n 80016fe:\td406 \tbmi.n\t800170e \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\n 8001700:\t4952 \tldr\tr1, [pc, #328]\t; (800184c )\n 8001702:\t6865 \tldr\tr5, [r4, #4]\n 8001704:\t688b \tldr\tr3, [r1, #8]\n 8001706:\tf423 137c \tbic.w\tr3, r3, #4128768\t; 0x3f0000\n 800170a:\t432b \torrs\tr3, r5\n 800170c:\t608b \tstr\tr3, [r1, #8]\n /* - overrun Init.Overrun */\n /* - discontinuous mode Init.DiscontinuousConvMode */\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\n tmp_cfgr = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n hadc->Init.Overrun |\n hadc->Init.DataAlign |\n 800170e:\te9d4 1502 \tldrd\tr1, r5, [r4, #8]\n 8001712:\t6be3 \tldr\tr3, [r4, #60]\t; 0x3c\n 8001714:\t432b \torrs\tr3, r5\n 8001716:\t430b \torrs\tr3, r1\n tmp_cfgr = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001718:\t7f65 \tldrb\tr5, [r4, #29]\n hadc->Init.Resolution |\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\n 800171a:\tf894 1024 \tldrb.w\tr1, [r4, #36]\t; 0x24\n hadc->Init.DataAlign |\n 800171e:\tea43 3345 \torr.w\tr3, r3, r5, lsl #13\n\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8001722:\t2901 \tcmp\tr1, #1\n tmp_cfgr = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001724:\tea43 4301 \torr.w\tr3, r3, r1, lsl #16\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8001728:\td064 \tbeq.n\t80017f4 \n /* Enable external trigger if trigger selection is different of software */\n /* start. */\n /* Note: This configuration keeps the hardware feature of parameter */\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\n /* software start. */\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\n 800172a:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 800172c:\tb121 \tcbz\tr1, 8001738 \n {\n tmp_cfgr |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n | hadc->Init.ExternalTrigConvEdge\n 800172e:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n tmp_cfgr |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 8001730:\tf401 7178 \tand.w\tr1, r1, #992\t; 0x3e0\n | hadc->Init.ExternalTrigConvEdge\n 8001734:\t4329 \torrs\tr1, r5\n tmp_cfgr |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 8001736:\t430b \torrs\tr3, r1\n );\n }\n\n /* Update Configuration Register CFGR */\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmp_cfgr);\n 8001738:\t68d6 \tldr\tr6, [r2, #12]\n 800173a:\t4945 \tldr\tr1, [pc, #276]\t; (8001850 )\n\n /* Configuration of sampling mode */\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\n 800173c:\t6b65 \tldr\tr5, [r4, #52]\t; 0x34\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmp_cfgr);\n 800173e:\t4031 \tands\tr1, r6\n 8001740:\t430b \torrs\tr3, r1\n 8001742:\t60d3 \tstr\tr3, [r2, #12]\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\n 8001744:\t6913 \tldr\tr3, [r2, #16]\n 8001746:\tf023 6340 \tbic.w\tr3, r3, #201326592\t; 0xc000000\n 800174a:\t432b \torrs\tr3, r5\n 800174c:\t6113 \tstr\tr3, [r2, #16]\n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group injected.\n */\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(const ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 800174e:\t6893 \tldr\tr3, [r2, #8]\n 8001750:\t071b \tlsls\tr3, r3, #28\n 8001752:\td424 \tbmi.n\t800179e \n {\n tmp_cfgr = (ADC_CFGR_DFSDM(hadc) |\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmp_cfgr);\n 8001754:\t68d1 \tldr\tr1, [r2, #12]\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 8001756:\tf894 3038 \tldrb.w\tr3, [r4, #56]\t; 0x38\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\n 800175a:\t7f26 \tldrb\tr6, [r4, #28]\n\n if (hadc->Init.GainCompensation != 0UL)\n 800175c:\t6925 \tldr\tr5, [r4, #16]\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmp_cfgr);\n 800175e:\tf421 4180 \tbic.w\tr1, r1, #16384\t; 0x4000\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 8001762:\t005b \tlsls\tr3, r3, #1\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmp_cfgr);\n 8001764:\tf021 0102 \tbic.w\tr1, r1, #2\n tmp_cfgr = (ADC_CFGR_DFSDM(hadc) |\n 8001768:\tea43 3386 \torr.w\tr3, r3, r6, lsl #14\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmp_cfgr);\n 800176c:\t430b \torrs\tr3, r1\n 800176e:\t60d3 \tstr\tr3, [r2, #12]\n {\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8001770:\t6913 \tldr\tr3, [r2, #16]\n if (hadc->Init.GainCompensation != 0UL)\n 8001772:\t2d00 \tcmp\tr5, #0\n 8001774:\td046 \tbeq.n\t8001804 \n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8001776:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 800177a:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\n 800177c:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 8001780:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 8001784:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001788:\t432b \torrs\tr3, r5\n 800178a:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n {\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\n }\n\n if (hadc->Init.OversamplingMode == ENABLE)\n 800178e:\tf894 3040 \tldrb.w\tr3, [r4, #64]\t; 0x40\n 8001792:\t2b01 \tcmp\tr3, #1\n 8001794:\td042 \tbeq.n\t800181c \n );\n }\n else\n {\n /* Disable ADC oversampling scope on ADC group regular */\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\n 8001796:\t6913 \tldr\tr3, [r2, #16]\n 8001798:\tf023 0301 \tbic.w\tr3, r3, #1\n 800179c:\t6113 \tstr\tr3, [r2, #16]\n /* Note: Scan mode is not present by hardware on this device, but */\n /* emulated by software for alignment over all STM32 devices. */\n /* - if scan mode is enabled, regular channels sequence length is set to */\n /* parameter \"NbrOfConversion\". */\n\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 800179e:\t6963 \tldr\tr3, [r4, #20]\n 80017a0:\t2b01 \tcmp\tr3, #1\n 80017a2:\td01f \tbeq.n\t80017e4 \n /* Set number of ranks in regular group sequencer */\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n }\n else\n {\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\n 80017a4:\t6b13 \tldr\tr3, [r2, #48]\t; 0x30\n 80017a6:\tf023 030f \tbic.w\tr3, r3, #15\n 80017aa:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n }\n\n /* Initialize the ADC state */\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\n 80017ac:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80017ae:\tf023 0303 \tbic.w\tr3, r3, #3\n 80017b2:\tf043 0301 \torr.w\tr3, r3, #1\n 80017b6:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n }\n\n /* Return function status */\n return tmp_hal_status;\n}\n 80017b8:\tb002 \tadd\tsp, #8\n 80017ba:\tbd70 \tpop\t{r4, r5, r6, pc}\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 80017bc:\t6893 \tldr\tr3, [r2, #8]\n 80017be:\tf013 0f04 \ttst.w\tr3, #4\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 80017c2:\tf04f 0000 \tmov.w\tr0, #0\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 80017c6:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80017c8:\td087 \tbeq.n\t80016da \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 80017ca:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n 80017cc:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 80017ce:\tf043 0310 \torr.w\tr3, r3, #16\n 80017d2:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n}\n 80017d4:\tb002 \tadd\tsp, #8\n 80017d6:\tbd70 \tpop\t{r4, r5, r6, pc}\n HAL_ADC_MspInit(hadc);\n 80017d8:\tf7ff fafa \tbl\t8000dd0 \n ADC_CLEAR_ERRORCODE(hadc);\n 80017dc:\t6625 \tstr\tr5, [r4, #96]\t; 0x60\n hadc->Lock = HAL_UNLOCKED;\n 80017de:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n 80017e2:\te741 \tb.n\t8001668 \n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n 80017e4:\t6b11 \tldr\tr1, [r2, #48]\t; 0x30\n 80017e6:\t6a23 \tldr\tr3, [r4, #32]\n 80017e8:\tf021 010f \tbic.w\tr1, r1, #15\n 80017ec:\t3b01 \tsubs\tr3, #1\n 80017ee:\t430b \torrs\tr3, r1\n 80017f0:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 80017f2:\te7db \tb.n\t80017ac \n tmp_cfgr |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\n 80017f4:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 80017f6:\t3901 \tsubs\tr1, #1\n 80017f8:\tea43 4341 \torr.w\tr3, r3, r1, lsl #17\n 80017fc:\te795 \tb.n\t800172a \n return HAL_ERROR;\n 80017fe:\t2001 \tmovs\tr0, #1\n}\n 8001800:\tb002 \tadd\tsp, #8\n 8001802:\tbd70 \tpop\t{r4, r5, r6, pc}\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8001804:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 8001808:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\n 800180a:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 800180e:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 8001812:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001816:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n 800181a:\te7b8 \tb.n\t800178e \n MODIFY_REG(hadc->Instance->CFGR2,\n 800181c:\te9d4 3611 \tldrd\tr3, r6, [r4, #68]\t; 0x44\n 8001820:\t6911 \tldr\tr1, [r2, #16]\n 8001822:\t6ce5 \tldr\tr5, [r4, #76]\t; 0x4c\n 8001824:\tf421 61ff \tbic.w\tr1, r1, #2040\t; 0x7f8\n 8001828:\tf021 0104 \tbic.w\tr1, r1, #4\n 800182c:\t4333 \torrs\tr3, r6\n 800182e:\t430b \torrs\tr3, r1\n 8001830:\t6d21 \tldr\tr1, [r4, #80]\t; 0x50\n 8001832:\t432b \torrs\tr3, r5\n 8001834:\t430b \torrs\tr3, r1\n 8001836:\tf043 0301 \torr.w\tr3, r3, #1\n 800183a:\t6113 \tstr\tr3, [r2, #16]\n 800183c:\te7af \tb.n\t800179e \n 800183e:\tbf00 \tnop\n 8001840:\t20000804 \t.word\t0x20000804\n 8001844:\t053e2d63 \t.word\t0x053e2d63\n 8001848:\t50000100 \t.word\t0x50000100\n 800184c:\t50000300 \t.word\t0x50000300\n 8001850:\tfff04007 \t.word\t0xfff04007\n\n08001854 :\n 8001854:\t4770 \tbx\tlr\n 8001856:\tbf00 \tnop\n\n08001858 :\n 8001858:\t4770 \tbx\tlr\n 800185a:\tbf00 \tnop\n\n0800185c :\n * @brief DMA half transfer complete callback.\n * @param hdma pointer to DMA handle.\n * @retval None\n */\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\n{\n 800185c:\tb508 \tpush\t{r3, lr}\n\n /* Half conversion callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ConvHalfCpltCallback(hadc);\n#else\n HAL_ADC_ConvHalfCpltCallback(hadc);\n 800185e:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n 8001860:\tf7ff fffa \tbl\t8001858 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 8001864:\tbd08 \tpop\t{r3, pc}\n 8001866:\tbf00 \tnop\n\n08001868 :\n 8001868:\t4770 \tbx\tlr\n 800186a:\tbf00 \tnop\n\n0800186c :\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 800186c:\t6a83 \tldr\tr3, [r0, #40]\t; 0x28\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 800186e:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8001870:\tf012 0f50 \ttst.w\tr2, #80\t; 0x50\n{\n 8001874:\tb510 \tpush\t{r4, lr}\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 8001876:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 8001878:\td11d \tbne.n\t80018b6 \n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 800187a:\t6819 \tldr\tr1, [r3, #0]\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 800187c:\tf442 7200 \torr.w\tr2, r2, #512\t; 0x200\n 8001880:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 8001882:\t680a \tldr\tr2, [r1, #0]\n 8001884:\tf012 0f08 \ttst.w\tr2, #8\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\n 8001888:\t68ca \tldr\tr2, [r1, #12]\n 800188a:\td01b \tbeq.n\t80018c4 \n 800188c:\tf412 6f40 \ttst.w\tr2, #3072\t; 0xc00\n 8001890:\td10d \tbne.n\t80018ae \n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\n 8001892:\t68ca \tldr\tr2, [r1, #12]\n 8001894:\t0494 \tlsls\tr4, r2, #18\n 8001896:\td40a \tbmi.n\t80018ae \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\n 8001898:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 800189a:\tf422 7280 \tbic.w\tr2, r2, #256\t; 0x100\n 800189e:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\n 80018a0:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80018a2:\t04d1 \tlsls\tr1, r2, #19\n 80018a4:\td403 \tbmi.n\t80018ae \n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\n 80018a6:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80018a8:\tf042 0201 \torr.w\tr2, r2, #1\n 80018ac:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n HAL_ADC_ConvCpltCallback(hadc);\n 80018ae:\t4618 \tmov\tr0, r3\n 80018b0:\tf7ff ffd0 \tbl\t8001854 \n}\n 80018b4:\tbd10 \tpop\t{r4, pc}\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\n 80018b6:\t06d2 \tlsls\tr2, r2, #27\n 80018b8:\td40a \tbmi.n\t80018d0 \n hadc->DMA_Handle->XferErrorCallback(hdma);\n 80018ba:\t6d5b \tldr\tr3, [r3, #84]\t; 0x54\n}\n 80018bc:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n hadc->DMA_Handle->XferErrorCallback(hdma);\n 80018c0:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 80018c2:\t4718 \tbx\tr3\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\n 80018c4:\t0790 \tlsls\tr0, r2, #30\n 80018c6:\td5e7 \tbpl.n\t8001898 \n HAL_ADC_ConvCpltCallback(hadc);\n 80018c8:\t4618 \tmov\tr0, r3\n 80018ca:\tf7ff ffc3 \tbl\t8001854 \n 80018ce:\te7f1 \tb.n\t80018b4 \n HAL_ADC_ErrorCallback(hadc);\n 80018d0:\t4618 \tmov\tr0, r3\n 80018d2:\tf7ff ffc9 \tbl\t8001868 \n}\n 80018d6:\tbd10 \tpop\t{r4, pc}\n\n080018d8 :\n * @retval None\n */\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\n{\n /* Retrieve ADC handle corresponding to current DMA handle */\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 80018d8:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n{\n 80018da:\tb508 \tpush\t{r3, lr}\n\n /* Set ADC state */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\n 80018dc:\t6dc3 \tldr\tr3, [r0, #92]\t; 0x5c\n 80018de:\tf043 0340 \torr.w\tr3, r3, #64\t; 0x40\n 80018e2:\t65c3 \tstr\tr3, [r0, #92]\t; 0x5c\n\n /* Set ADC error code to DMA error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\n 80018e4:\t6e03 \tldr\tr3, [r0, #96]\t; 0x60\n 80018e6:\tf043 0304 \torr.w\tr3, r3, #4\n 80018ea:\t6603 \tstr\tr3, [r0, #96]\t; 0x60\n\n /* Error callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ErrorCallback(hadc);\n#else\n HAL_ADC_ErrorCallback(hadc);\n 80018ec:\tf7ff ffbc \tbl\t8001868 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 80018f0:\tbd08 \tpop\t{r3, pc}\n 80018f2:\tbf00 \tnop\n\n080018f4 :\n{\n 80018f4:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n __HAL_LOCK(hadc);\n 80018f6:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n{\n 80018fa:\tb083 \tsub\tsp, #12\n 80018fc:\t4603 \tmov\tr3, r0\n __HAL_LOCK(hadc);\n 80018fe:\t2a01 \tcmp\tr2, #1\n __IO uint32_t wait_loop_index = 0UL;\n 8001900:\tf04f 0000 \tmov.w\tr0, #0\n 8001904:\t9001 \tstr\tr0, [sp, #4]\n __HAL_LOCK(hadc);\n 8001906:\tf000 8143 \tbeq.w\t8001b90 \n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 800190a:\t681a \tldr\tr2, [r3, #0]\n __HAL_LOCK(hadc);\n 800190c:\t2001 \tmovs\tr0, #1\n 800190e:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001912:\t6894 \tldr\tr4, [r2, #8]\n 8001914:\t0766 \tlsls\tr6, r4, #29\n 8001916:\td43d \tbmi.n\t8001994 \n MODIFY_REG(*preg,\n 8001918:\te9d1 0400 \tldrd\tr0, r4, [r1]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1,\n 800191c:\t09a6 \tlsrs\tr6, r4, #6\n 800191e:\tf102 0530 \tadd.w\tr5, r2, #48\t; 0x30\n 8001922:\tf006 060c \tand.w\tr6, r6, #12\n MODIFY_REG(*preg,\n 8001926:\tf004 041f \tand.w\tr4, r4, #31\n 800192a:\t5977 \tldr\tr7, [r6, r5]\n 800192c:\tf04f 0c1f \tmov.w\tip, #31\n 8001930:\tfa0c fc04 \tlsl.w\tip, ip, r4\n 8001934:\tf3c0 6084 \tubfx\tr0, r0, #26, #5\n 8001938:\tea27 070c \tbic.w\tr7, r7, ip\n 800193c:\t40a0 \tlsls\tr0, r4\n 800193e:\t4338 \torrs\tr0, r7\n 8001940:\t5170 \tstr\tr0, [r6, r5]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001942:\t6890 \tldr\tr0, [r2, #8]\n 8001944:\t0745 \tlsls\tr5, r0, #29\n 8001946:\tf140 809a \tbpl.w\t8001a7e \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 800194a:\t6890 \tldr\tr0, [r2, #8]\n 800194c:\t6808 \tldr\tr0, [r1, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 800194e:\t6894 \tldr\tr4, [r2, #8]\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 8001950:\t07e4 \tlsls\tr4, r4, #31\n 8001952:\td530 \tbpl.n\t80019b6 \n 8001954:\t4604 \tmov\tr4, r0\n if (__LL_ADC_IS_CHANNEL_INTERNAL(pConfig->Channel))\n 8001956:\t49c2 \tldr\tr1, [pc, #776]\t; (8001c60 )\n 8001958:\t420c \ttst\tr4, r1\n 800195a:\td02a \tbeq.n\t80019b2 \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\n 800195c:\t49c1 \tldr\tr1, [pc, #772]\t; (8001c64 )\n if (((pConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (pConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\n 800195e:\t4dc2 \tldr\tr5, [pc, #776]\t; (8001c68 )\n 8001960:\t6888 \tldr\tr0, [r1, #8]\n 8001962:\t42ac \tcmp\tr4, r5\n 8001964:\tf000 76e0 \tand.w\tr6, r0, #29360128\t; 0x1c00000\n 8001968:\td01d \tbeq.n\t80019a6 \n 800196a:\t4dc0 \tldr\tr5, [pc, #768]\t; (8001c6c )\n 800196c:\t42ac \tcmp\tr4, r5\n 800196e:\td01a \tbeq.n\t80019a6 \n else if ((pConfig->Channel == ADC_CHANNEL_VBAT)\n 8001970:\t4dbf \tldr\tr5, [pc, #764]\t; (8001c70 )\n 8001972:\t42ac \tcmp\tr4, r5\n 8001974:\tf040 813e \tbne.w\t8001bf4 \n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\n 8001978:\tf010 7080 \tands.w\tr0, r0, #16777216\t; 0x1000000\n 800197c:\td119 \tbne.n\t80019b2 \n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\n 800197e:\t4cbd \tldr\tr4, [pc, #756]\t; (8001c74 )\n 8001980:\t42a2 \tcmp\tr2, r4\n 8001982:\td016 \tbeq.n\t80019b2 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 8001984:\t688a \tldr\tr2, [r1, #8]\n 8001986:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 800198a:\t4316 \torrs\tr6, r2\n 800198c:\tf046 7680 \torr.w\tr6, r6, #16777216\t; 0x1000000\n 8001990:\t608e \tstr\tr6, [r1, #8]\n}\n 8001992:\te003 \tb.n\t800199c \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8001994:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8001996:\tf042 0220 \torr.w\tr2, r2, #32\n 800199a:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 800199c:\t2200 \tmovs\tr2, #0\n 800199e:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 80019a2:\tb003 \tadd\tsp, #12\n 80019a4:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\n 80019a6:\t0201 \tlsls\tr1, r0, #8\n 80019a8:\td403 \tbmi.n\t80019b2 \n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\n 80019aa:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n 80019ae:\tf000 8102 \tbeq.w\t8001bb6 \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 80019b2:\t2000 \tmovs\tr0, #0\n 80019b4:\te7f2 \tb.n\t800199c \n LL_ADC_SetChannelSingleDiff(hadc->Instance, pConfig->Channel, pConfig->SingleDiff);\n 80019b6:\t68ce \tldr\tr6, [r1, #12]\n MODIFY_REG(ADCx->DIFSEL,\n 80019b8:\t4caf \tldr\tr4, [pc, #700]\t; (8001c78 )\n 80019ba:\tf8d2 50b0 \tldr.w\tr5, [r2, #176]\t; 0xb0\n if (pConfig->SingleDiff == ADC_DIFFERENTIAL_ENDED)\n 80019be:\tf8df c2c8 \tldr.w\tip, [pc, #712]\t; 8001c88 \n 80019c2:\tf006 0718 \tand.w\tr7, r6, #24\n 80019c6:\t40fc \tlsrs\tr4, r7\n 80019c8:\tf3c0 0712 \tubfx\tr7, r0, #0, #19\n 80019cc:\t4004 \tands\tr4, r0\n 80019ce:\tea25 0507 \tbic.w\tr5, r5, r7\n 80019d2:\t432c \torrs\tr4, r5\n 80019d4:\t4566 \tcmp\tr6, ip\n 80019d6:\tf8c2 40b0 \tstr.w\tr4, [r2, #176]\t; 0xb0\n LL_ADC_SetChannelSingleDiff(hadc->Instance, pConfig->Channel, pConfig->SingleDiff);\n 80019da:\t4604 \tmov\tr4, r0\n if (pConfig->SingleDiff == ADC_DIFFERENTIAL_ENDED)\n 80019dc:\td1bb \tbne.n\t8001956 \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 80019de:\t2f00 \tcmp\tr7, #0\n 80019e0:\tf000 80d9 \tbeq.w\t8001b96 \n uint32_t result;\n\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80019e4:\tfa90 f4a0 \trbit\tr4, r0\n optimisations using the logic \"value was passed to __builtin_clz, so it\n is non-zero\".\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\n single CLZ instruction.\n */\n if (value == 0U)\n 80019e8:\t2c00 \tcmp\tr4, #0\n 80019ea:\tf000 8181 \tbeq.w\t8001cf0 \n {\n return 32U;\n }\n return __builtin_clz(value);\n 80019ee:\tfab4 f484 \tclz\tr4, r4\n 80019f2:\t3401 \tadds\tr4, #1\n 80019f4:\tf004 041f \tand.w\tr4, r4, #31\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 80019f8:\t2c09 \tcmp\tr4, #9\n 80019fa:\tf240 8179 \tbls.w\t8001cf0 \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80019fe:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001a02:\t2d00 \tcmp\tr5, #0\n 8001a04:\tf000 81d7 \tbeq.w\t8001db6 \n return __builtin_clz(value);\n 8001a08:\tfab5 f585 \tclz\tr5, r5\n 8001a0c:\t3501 \tadds\tr5, #1\n 8001a0e:\t06ad \tlsls\tr5, r5, #26\n 8001a10:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001a14:\tfa90 f4a0 \trbit\tr4, r0\n if (value == 0U)\n 8001a18:\t2c00 \tcmp\tr4, #0\n 8001a1a:\tf000 81d1 \tbeq.w\t8001dc0 \n return __builtin_clz(value);\n 8001a1e:\tfab4 f484 \tclz\tr4, r4\n 8001a22:\t3401 \tadds\tr4, #1\n 8001a24:\tf004 041f \tand.w\tr4, r4, #31\n 8001a28:\t2601 \tmovs\tr6, #1\n 8001a2a:\tfa06 f404 \tlsl.w\tr4, r6, r4\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 8001a2e:\t4325 \torrs\tr5, r4\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001a30:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 8001a34:\t2800 \tcmp\tr0, #0\n 8001a36:\tf000 81c1 \tbeq.w\t8001dbc \n return __builtin_clz(value);\n 8001a3a:\tfab0 f480 \tclz\tr4, r0\n 8001a3e:\t3401 \tadds\tr4, #1\n 8001a40:\tf004 041f \tand.w\tr4, r4, #31\n 8001a44:\teb04 0444 \tadd.w\tr4, r4, r4, lsl #1\n 8001a48:\tf1a4 001e \tsub.w\tr0, r4, #30\n 8001a4c:\t0500 \tlsls\tr0, r0, #20\n 8001a4e:\tf040 7000 \torr.w\tr0, r0, #33554432\t; 0x2000000\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 8001a52:\t4328 \torrs\tr0, r5\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1,\n 8001a54:\t0dc7 \tlsrs\tr7, r0, #23\n 8001a56:\tf007 0704 \tand.w\tr7, r7, #4\n 8001a5a:\tf102 0514 \tadd.w\tr5, r2, #20\n MODIFY_REG(*preg,\n 8001a5e:\t688e \tldr\tr6, [r1, #8]\n 8001a60:\t597c \tldr\tr4, [r7, r5]\n 8001a62:\tf3c0 5004 \tubfx\tr0, r0, #20, #5\n 8001a66:\tf04f 0c07 \tmov.w\tip, #7\n 8001a6a:\tfa0c fc00 \tlsl.w\tip, ip, r0\n 8001a6e:\tea24 040c \tbic.w\tr4, r4, ip\n 8001a72:\tfa06 f000 \tlsl.w\tr0, r6, r0\n 8001a76:\t4320 \torrs\tr0, r4\n 8001a78:\t5178 \tstr\tr0, [r7, r5]\n 8001a7a:\t680c \tldr\tr4, [r1, #0]\n}\n 8001a7c:\te76b \tb.n\t8001956 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8001a7e:\t6890 \tldr\tr0, [r2, #8]\n 8001a80:\tf010 0008 \tands.w\tr0, r0, #8\n 8001a84:\tf040 8082 \tbne.w\t8001b8c \n if (pConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8001a88:\t688c \tldr\tr4, [r1, #8]\n LL_ADC_SetChannelSamplingTime(hadc->Instance, pConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\n 8001a8a:\t680e \tldr\tr6, [r1, #0]\n if (pConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8001a8c:\tf1b4 4f00 \tcmp.w\tr4, #2147483648\t; 0x80000000\n 8001a90:\tf000 80c4 \tbeq.w\t8001c1c \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1,\n 8001a94:\tea4f 5cd6 \tmov.w\tip, r6, lsr #23\n 8001a98:\tf00c 0c04 \tand.w\tip, ip, #4\n 8001a9c:\tf102 0714 \tadd.w\tr7, r2, #20\n MODIFY_REG(*preg,\n 8001aa0:\tf3c6 5604 \tubfx\tr6, r6, #20, #5\n 8001aa4:\tf85c 5007 \tldr.w\tr5, [ip, r7]\n 8001aa8:\tf04f 0e07 \tmov.w\tlr, #7\n 8001aac:\tfa0e fe06 \tlsl.w\tlr, lr, r6\n 8001ab0:\t40b4 \tlsls\tr4, r6\n 8001ab2:\tea25 050e \tbic.w\tr5, r5, lr\n 8001ab6:\t432c \torrs\tr4, r5\n 8001ab8:\tf84c 4007 \tstr.w\tr4, [ip, r7]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 8001abc:\t6954 \tldr\tr4, [r2, #20]\n 8001abe:\tf024 4400 \tbic.w\tr4, r4, #2147483648\t; 0x80000000\n 8001ac2:\t6154 \tstr\tr4, [r2, #20]\n if (pConfig->OffsetNumber != ADC_OFFSET_NONE)\n 8001ac4:\tf8d1 c010 \tldr.w\tip, [r1, #16]\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)pConfig->Offset);\n 8001ac8:\t68d6 \tldr\tr6, [r2, #12]\n if (pConfig->OffsetNumber != ADC_OFFSET_NONE)\n 8001aca:\tf1bc 0f04 \tcmp.w\tip, #4\n 8001ace:\td02e \tbeq.n\t8001b2e \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001ad0:\tf102 0460 \tadd.w\tr4, r2, #96\t; 0x60\n MODIFY_REG(*preg,\n 8001ad4:\tf8df e1b4 \tldr.w\tlr, [pc, #436]\t; 8001c8c \n 8001ad8:\tf854 502c \tldr.w\tr5, [r4, ip, lsl #2]\n 8001adc:\t680f \tldr\tr7, [r1, #0]\n 8001ade:\tea05 0e0e \tand.w\tlr, r5, lr\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)pConfig->Offset);\n 8001ae2:\tf3c6 06c1 \tubfx\tr6, r6, #3, #2\n 8001ae6:\t694d \tldr\tr5, [r1, #20]\n 8001ae8:\t0076 \tlsls\tr6, r6, #1\n 8001aea:\tf007 47f8 \tand.w\tr7, r7, #2080374784\t; 0x7c000000\n 8001aee:\t40b5 \tlsls\tr5, r6\n 8001af0:\tea47 070e \torr.w\tr7, r7, lr\n 8001af4:\t433d \torrs\tr5, r7\n 8001af6:\tf045 4500 \torr.w\tr5, r5, #2147483648\t; 0x80000000\n 8001afa:\tf844 502c \tstr.w\tr5, [r4, ip, lsl #2]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001afe:\t690f \tldr\tr7, [r1, #16]\n MODIFY_REG(*preg,\n 8001b00:\t698e \tldr\tr6, [r1, #24]\n 8001b02:\tf854 5027 \tldr.w\tr5, [r4, r7, lsl #2]\n 8001b06:\tf025 7580 \tbic.w\tr5, r5, #16777216\t; 0x1000000\n 8001b0a:\t4335 \torrs\tr5, r6\n 8001b0c:\tf844 5027 \tstr.w\tr5, [r4, r7, lsl #2]\n LL_ADC_SetOffsetSaturation(hadc->Instance, pConfig->OffsetNumber,\n 8001b10:\t690e \tldr\tr6, [r1, #16]\n 8001b12:\t7f0f \tldrb\tr7, [r1, #28]\n MODIFY_REG(*preg,\n 8001b14:\tf854 5026 \tldr.w\tr5, [r4, r6, lsl #2]\n 8001b18:\t2f01 \tcmp\tr7, #1\n 8001b1a:\tf025 7500 \tbic.w\tr5, r5, #33554432\t; 0x2000000\n 8001b1e:\tbf08 \tit\teq\n 8001b20:\tf04f 7000 \tmoveq.w\tr0, #33554432\t; 0x2000000\n 8001b24:\t4328 \torrs\tr0, r5\n 8001b26:\tf844 0026 \tstr.w\tr0, [r4, r6, lsl #2]\n 8001b2a:\t6808 \tldr\tr0, [r1, #0]\n}\n 8001b2c:\te70f \tb.n\t800194e \n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001b2e:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001b30:\t6e14 \tldr\tr4, [r2, #96]\t; 0x60\n 8001b32:\t6e14 \tldr\tr4, [r2, #96]\t; 0x60\n 8001b34:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 8001b38:\tf3c4 6484 \tubfx\tr4, r4, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001b3c:\t2d00 \tcmp\tr5, #0\n 8001b3e:\tf040 80a7 \tbne.w\t8001c90 \n 8001b42:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 8001b46:\t42ac \tcmp\tr4, r5\n 8001b48:\tf000 8119 \tbeq.w\t8001d7e \n 8001b4c:\t6e54 \tldr\tr4, [r2, #100]\t; 0x64\n 8001b4e:\t6e56 \tldr\tr6, [r2, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001b50:\tf102 0460 \tadd.w\tr4, r2, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 8001b54:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8001b58:\tf102 0764 \tadd.w\tr7, r2, #100\t; 0x64\n 8001b5c:\t42ae \tcmp\tr6, r5\n 8001b5e:\tf000 80fc \tbeq.w\t8001d5a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001b62:\t68a6 \tldr\tr6, [r4, #8]\n 8001b64:\t68a6 \tldr\tr6, [r4, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001b66:\tf104 0708 \tadd.w\tr7, r4, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 8001b6a:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8001b6e:\t42ae \tcmp\tr6, r5\n 8001b70:\tf000 80e2 \tbeq.w\t8001d38 \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001b74:\t68e6 \tldr\tr6, [r4, #12]\n 8001b76:\t68e6 \tldr\tr6, [r4, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001b78:\t340c \tadds\tr4, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 8001b7a:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8001b7e:\t42b5 \tcmp\tr5, r6\n 8001b80:\tf47f aee5 \tbne.w\t800194e \n MODIFY_REG(*preg,\n 8001b84:\t6820 \tldr\tr0, [r4, #0]\n 8001b86:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001b8a:\t6020 \tstr\tr0, [r4, #0]\n 8001b8c:\t6808 \tldr\tr0, [r1, #0]\n}\n 8001b8e:\te6de \tb.n\t800194e \n __HAL_LOCK(hadc);\n 8001b90:\t2002 \tmovs\tr0, #2\n}\n 8001b92:\tb003 \tadd\tsp, #12\n 8001b94:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 8001b96:\t0e80 \tlsrs\tr0, r0, #26\n 8001b98:\t1c44 \tadds\tr4, r0, #1\n 8001b9a:\tf004 061f \tand.w\tr6, r4, #31\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 8001b9e:\t2e09 \tcmp\tr6, #9\n 8001ba0:\td850 \tbhi.n\t8001c44 \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 8001ba2:\t06a5 \tlsls\tr5, r4, #26\n 8001ba4:\t2401 \tmovs\tr4, #1\n 8001ba6:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 8001baa:\t40b4 \tlsls\tr4, r6\n 8001bac:\teb06 0046 \tadd.w\tr0, r6, r6, lsl #1\n 8001bb0:\t4325 \torrs\tr5, r4\n 8001bb2:\t0500 \tlsls\tr0, r0, #20\n 8001bb4:\te74d \tb.n\t8001a52 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 8001bb6:\t482b \tldr\tr0, [pc, #172]\t; (8001c64 )\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8001bb8:\t4a30 \tldr\tr2, [pc, #192]\t; (8001c7c )\n 8001bba:\t6881 \tldr\tr1, [r0, #8]\n 8001bbc:\t4c30 \tldr\tr4, [pc, #192]\t; (8001c80 )\n 8001bbe:\tf021 71e0 \tbic.w\tr1, r1, #29360128\t; 0x1c00000\n 8001bc2:\t430e \torrs\tr6, r1\n 8001bc4:\tf446 0600 \torr.w\tr6, r6, #8388608\t; 0x800000\n 8001bc8:\t6086 \tstr\tr6, [r0, #8]\n 8001bca:\t6812 \tldr\tr2, [r2, #0]\n 8001bcc:\t0992 \tlsrs\tr2, r2, #6\n 8001bce:\tfba4 1202 \tumull\tr1, r2, r4, r2\n 8001bd2:\t0992 \tlsrs\tr2, r2, #6\n 8001bd4:\t3201 \tadds\tr2, #1\n 8001bd6:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n 8001bda:\t0092 \tlsls\tr2, r2, #2\n 8001bdc:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001bde:\t9a01 \tldr\tr2, [sp, #4]\n 8001be0:\t2a00 \tcmp\tr2, #0\n 8001be2:\tf43f aee6 \tbeq.w\t80019b2 \n wait_loop_index--;\n 8001be6:\t9a01 \tldr\tr2, [sp, #4]\n 8001be8:\t3a01 \tsubs\tr2, #1\n 8001bea:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001bec:\t9a01 \tldr\tr2, [sp, #4]\n 8001bee:\t2a00 \tcmp\tr2, #0\n 8001bf0:\td1f9 \tbne.n\t8001be6 \n 8001bf2:\te6de \tb.n\t80019b2 \n else if ((pConfig->Channel == ADC_CHANNEL_VREFINT)\n 8001bf4:\t4d23 \tldr\tr5, [pc, #140]\t; (8001c84 )\n 8001bf6:\t42ac \tcmp\tr4, r5\n 8001bf8:\tf47f aedb \tbne.w\t80019b2 \n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\n 8001bfc:\tf410 0080 \tands.w\tr0, r0, #4194304\t; 0x400000\n 8001c00:\tf47f aed7 \tbne.w\t80019b2 \n if (ADC_VREFINT_INSTANCE(hadc))\n 8001c04:\t4c1b \tldr\tr4, [pc, #108]\t; (8001c74 )\n 8001c06:\t42a2 \tcmp\tr2, r4\n 8001c08:\tf43f aed3 \tbeq.w\t80019b2 \n 8001c0c:\t688a \tldr\tr2, [r1, #8]\n 8001c0e:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 8001c12:\t4332 \torrs\tr2, r6\n 8001c14:\tf442 0280 \torr.w\tr2, r2, #4194304\t; 0x400000\n 8001c18:\t608a \tstr\tr2, [r1, #8]\n}\n 8001c1a:\te6bf \tb.n\t800199c \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1,\n 8001c1c:\t0df5 \tlsrs\tr5, r6, #23\n 8001c1e:\tf102 0414 \tadd.w\tr4, r2, #20\n 8001c22:\tf005 0504 \tand.w\tr5, r5, #4\n MODIFY_REG(*preg,\n 8001c26:\tf3c6 5604 \tubfx\tr6, r6, #20, #5\n 8001c2a:\t592f \tldr\tr7, [r5, r4]\n 8001c2c:\tf04f 0c07 \tmov.w\tip, #7\n 8001c30:\tfa0c f606 \tlsl.w\tr6, ip, r6\n 8001c34:\tea27 0606 \tbic.w\tr6, r7, r6\n 8001c38:\t512e \tstr\tr6, [r5, r4]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 8001c3a:\t6954 \tldr\tr4, [r2, #20]\n 8001c3c:\tf044 4400 \torr.w\tr4, r4, #2147483648\t; 0x80000000\n 8001c40:\t6154 \tstr\tr4, [r2, #20]\n}\n 8001c42:\te73f \tb.n\t8001ac4 \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 8001c44:\teb06 0046 \tadd.w\tr0, r6, r6, lsl #1\n 8001c48:\t06a5 \tlsls\tr5, r4, #26\n 8001c4a:\t381e \tsubs\tr0, #30\n 8001c4c:\t2401 \tmovs\tr4, #1\n 8001c4e:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 8001c52:\tfa04 f606 \tlsl.w\tr6, r4, r6\n 8001c56:\t0500 \tlsls\tr0, r0, #20\n 8001c58:\t4335 \torrs\tr5, r6\n 8001c5a:\tf040 7000 \torr.w\tr0, r0, #33554432\t; 0x2000000\n 8001c5e:\te6f8 \tb.n\t8001a52 \n 8001c60:\t80080000 \t.word\t0x80080000\n 8001c64:\t50000300 \t.word\t0x50000300\n 8001c68:\tc3210000 \t.word\t0xc3210000\n 8001c6c:\t90c00010 \t.word\t0x90c00010\n 8001c70:\tc7520000 \t.word\t0xc7520000\n 8001c74:\t50000100 \t.word\t0x50000100\n 8001c78:\t0007ffff \t.word\t0x0007ffff\n 8001c7c:\t20000804 \t.word\t0x20000804\n 8001c80:\t053e2d63 \t.word\t0x053e2d63\n 8001c84:\tcb840000 \t.word\t0xcb840000\n 8001c88:\t407f0000 \t.word\t0x407f0000\n 8001c8c:\t03fff000 \t.word\t0x03fff000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001c90:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001c94:\tb11d \tcbz\tr5, 8001c9e \n return __builtin_clz(value);\n 8001c96:\tfab5 f585 \tclz\tr5, r5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 8001c9a:\t42ac \tcmp\tr4, r5\n 8001c9c:\td06f \tbeq.n\t8001d7e \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001c9e:\t6e54 \tldr\tr4, [r2, #100]\t; 0x64\n 8001ca0:\t6e56 \tldr\tr6, [r2, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001ca2:\tf102 0460 \tadd.w\tr4, r2, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 8001ca6:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8001caa:\tf102 0764 \tadd.w\tr7, r2, #100\t; 0x64\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001cae:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001cb2:\tb11d \tcbz\tr5, 8001cbc \n return __builtin_clz(value);\n 8001cb4:\tfab5 f585 \tclz\tr5, r5\n 8001cb8:\t42ae \tcmp\tr6, r5\n 8001cba:\td04e \tbeq.n\t8001d5a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001cbc:\t68a5 \tldr\tr5, [r4, #8]\n 8001cbe:\t68a6 \tldr\tr6, [r4, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001cc0:\tf104 0708 \tadd.w\tr7, r4, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 8001cc4:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001cc8:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001ccc:\tb11d \tcbz\tr5, 8001cd6 \n return __builtin_clz(value);\n 8001cce:\tfab5 f585 \tclz\tr5, r5\n 8001cd2:\t42ae \tcmp\tr6, r5\n 8001cd4:\td030 \tbeq.n\t8001d38 \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001cd6:\t68e5 \tldr\tr5, [r4, #12]\n 8001cd8:\t68e6 \tldr\tr6, [r4, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001cda:\t340c \tadds\tr4, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 8001cdc:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001ce0:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001ce4:\t2d00 \tcmp\tr5, #0\n 8001ce6:\tf43f ae32 \tbeq.w\t800194e \n return __builtin_clz(value);\n 8001cea:\tfab5 f585 \tclz\tr5, r5\n 8001cee:\te746 \tb.n\t8001b7e \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001cf0:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001cf4:\t2d00 \tcmp\tr5, #0\n 8001cf6:\td058 \tbeq.n\t8001daa \n return __builtin_clz(value);\n 8001cf8:\tfab5 f585 \tclz\tr5, r5\n 8001cfc:\t3501 \tadds\tr5, #1\n 8001cfe:\t06ad \tlsls\tr5, r5, #26\n 8001d00:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001d04:\tfa90 f4a0 \trbit\tr4, r0\n if (value == 0U)\n 8001d08:\t2c00 \tcmp\tr4, #0\n 8001d0a:\td04c \tbeq.n\t8001da6 \n return __builtin_clz(value);\n 8001d0c:\tfab4 f484 \tclz\tr4, r4\n 8001d10:\t3401 \tadds\tr4, #1\n 8001d12:\tf004 041f \tand.w\tr4, r4, #31\n 8001d16:\t2601 \tmovs\tr6, #1\n 8001d18:\tfa06 f404 \tlsl.w\tr4, r6, r4\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\n 8001d1c:\t4325 \torrs\tr5, r4\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001d1e:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 8001d22:\t2800 \tcmp\tr0, #0\n 8001d24:\td044 \tbeq.n\t8001db0 \n return __builtin_clz(value);\n 8001d26:\tfab0 f480 \tclz\tr4, r0\n 8001d2a:\t3401 \tadds\tr4, #1\n 8001d2c:\tf004 041f \tand.w\tr4, r4, #31\n 8001d30:\teb04 0444 \tadd.w\tr4, r4, r4, lsl #1\n 8001d34:\t0520 \tlsls\tr0, r4, #20\n 8001d36:\te68c \tb.n\t8001a52 \n MODIFY_REG(*preg,\n 8001d38:\t6838 \tldr\tr0, [r7, #0]\n 8001d3a:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001d3e:\t6038 \tstr\tr0, [r7, #0]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d40:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001d42:\t68e5 \tldr\tr5, [r4, #12]\n 8001d44:\t68e6 \tldr\tr6, [r4, #12]\n 8001d46:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 8001d4a:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001d4e:\t340c \tadds\tr4, #12\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d50:\t2d00 \tcmp\tr5, #0\n 8001d52:\td1c5 \tbne.n\t8001ce0 \n 8001d54:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 8001d58:\te711 \tb.n\t8001b7e \n MODIFY_REG(*preg,\n 8001d5a:\t6838 \tldr\tr0, [r7, #0]\n 8001d5c:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001d60:\t6038 \tstr\tr0, [r7, #0]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d62:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001d64:\t68a5 \tldr\tr5, [r4, #8]\n 8001d66:\t68a6 \tldr\tr6, [r4, #8]\n 8001d68:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 8001d6c:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001d70:\tf104 0708 \tadd.w\tr7, r4, #8\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d74:\t2d00 \tcmp\tr5, #0\n 8001d76:\td1a7 \tbne.n\t8001cc8 \n 8001d78:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 8001d7c:\te6f7 \tb.n\t8001b6e \n MODIFY_REG(*preg,\n 8001d7e:\t6e10 \tldr\tr0, [r2, #96]\t; 0x60\n 8001d80:\t4614 \tmov\tr4, r2\n 8001d82:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001d86:\tf844 0f60 \tstr.w\tr0, [r4, #96]!\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d8a:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001d8c:\t6e55 \tldr\tr5, [r2, #100]\t; 0x64\n 8001d8e:\t6e56 \tldr\tr6, [r2, #100]\t; 0x64\n 8001d90:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 8001d94:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001d98:\tf102 0764 \tadd.w\tr7, r2, #100\t; 0x64\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\n 8001d9c:\t2d00 \tcmp\tr5, #0\n 8001d9e:\td186 \tbne.n\t8001cae \n 8001da0:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 8001da4:\te6da \tb.n\t8001b5c \n 8001da6:\t2402 \tmovs\tr4, #2\n 8001da8:\te7b8 \tb.n\t8001d1c \n 8001daa:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 8001dae:\te7a9 \tb.n\t8001d04 \n 8001db0:\tf44f 1040 \tmov.w\tr0, #3145728\t; 0x300000\n 8001db4:\te64d \tb.n\t8001a52 \n 8001db6:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 8001dba:\te62b \tb.n\t8001a14 \n 8001dbc:\t4801 \tldr\tr0, [pc, #4]\t; (8001dc4 )\n 8001dbe:\te648 \tb.n\t8001a52 \n 8001dc0:\t2402 \tmovs\tr4, #2\n 8001dc2:\te634 \tb.n\t8001a2e \n 8001dc4:\tfe500000 \t.word\t0xfe500000\n\n08001dc8 :\n{\n 8001dc8:\tb570 \tpush\t{r4, r5, r6, lr}\n 8001dca:\tb082 \tsub\tsp, #8\n __IO uint32_t wait_loop_index = 0UL;\n 8001dcc:\t2200 \tmovs\tr2, #0\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 8001dce:\t6803 \tldr\tr3, [r0, #0]\n __IO uint32_t wait_loop_index = 0UL;\n 8001dd0:\t9201 \tstr\tr2, [sp, #4]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8001dd2:\t689a \tldr\tr2, [r3, #8]\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 8001dd4:\t07d2 \tlsls\tr2, r2, #31\n 8001dd6:\td42c \tbmi.n\t8001e32 \n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\n 8001dd8:\t6899 \tldr\tr1, [r3, #8]\n 8001dda:\t4a28 \tldr\tr2, [pc, #160]\t; (8001e7c )\n 8001ddc:\t4211 \ttst\tr1, r2\n 8001dde:\t4604 \tmov\tr4, r0\n 8001de0:\td12a \tbne.n\t8001e38 \n MODIFY_REG(ADCx->CR,\n 8001de2:\t689a \tldr\tr2, [r3, #8]\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\n 8001de4:\t4926 \tldr\tr1, [pc, #152]\t; (8001e80 )\n MODIFY_REG(ADCx->CR,\n 8001de6:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 8001dea:\tf022 023f \tbic.w\tr2, r2, #63\t; 0x3f\n 8001dee:\tf042 0201 \torr.w\tr2, r2, #1\n 8001df2:\t609a \tstr\tr2, [r3, #8]\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\n 8001df4:\t688b \tldr\tr3, [r1, #8]\n if ((LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance))\n 8001df6:\t021b \tlsls\tr3, r3, #8\n 8001df8:\td429 \tbmi.n\t8001e4e \n tickstart = HAL_GetTick();\n 8001dfa:\tf7ff fc23 \tbl\t8001644 \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001dfe:\t6823 \tldr\tr3, [r4, #0]\n 8001e00:\t681a \tldr\tr2, [r3, #0]\n 8001e02:\t07d6 \tlsls\tr6, r2, #31\n tickstart = HAL_GetTick();\n 8001e04:\t4605 \tmov\tr5, r0\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001e06:\td414 \tbmi.n\t8001e32 \n MODIFY_REG(ADCx->CR,\n 8001e08:\t4e1e \tldr\tr6, [pc, #120]\t; (8001e84 )\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8001e0a:\t689a \tldr\tr2, [r3, #8]\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 8001e0c:\t07d0 \tlsls\tr0, r2, #31\n 8001e0e:\td404 \tbmi.n\t8001e1a \n MODIFY_REG(ADCx->CR,\n 8001e10:\t689a \tldr\tr2, [r3, #8]\n 8001e12:\t4032 \tands\tr2, r6\n 8001e14:\tf042 0201 \torr.w\tr2, r2, #1\n 8001e18:\t609a \tstr\tr2, [r3, #8]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 8001e1a:\tf7ff fc13 \tbl\t8001644 \n 8001e1e:\t1b43 \tsubs\tr3, r0, r5\n 8001e20:\t2b02 \tcmp\tr3, #2\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001e22:\t6823 \tldr\tr3, [r4, #0]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 8001e24:\td902 \tbls.n\t8001e2c \n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001e26:\t681a \tldr\tr2, [r3, #0]\n 8001e28:\t07d1 \tlsls\tr1, r2, #31\n 8001e2a:\td505 \tbpl.n\t8001e38 \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001e2c:\t681a \tldr\tr2, [r3, #0]\n 8001e2e:\t07d2 \tlsls\tr2, r2, #31\n 8001e30:\td5eb \tbpl.n\t8001e0a \n return HAL_OK;\n 8001e32:\t2000 \tmovs\tr0, #0\n}\n 8001e34:\tb002 \tadd\tsp, #8\n 8001e36:\tbd70 \tpop\t{r4, r5, r6, pc}\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001e38:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8001e3a:\tf043 0310 \torr.w\tr3, r3, #16\n 8001e3e:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001e40:\t6e23 \tldr\tr3, [r4, #96]\t; 0x60\n return HAL_ERROR;\n 8001e42:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001e44:\tf043 0301 \torr.w\tr3, r3, #1\n 8001e48:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n}\n 8001e4a:\tb002 \tadd\tsp, #8\n 8001e4c:\tbd70 \tpop\t{r4, r5, r6, pc}\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8001e4e:\t4b0e \tldr\tr3, [pc, #56]\t; (8001e88 )\n 8001e50:\t4a0e \tldr\tr2, [pc, #56]\t; (8001e8c )\n 8001e52:\t681b \tldr\tr3, [r3, #0]\n 8001e54:\t099b \tlsrs\tr3, r3, #6\n 8001e56:\tfba2 2303 \tumull\tr2, r3, r2, r3\n 8001e5a:\t099b \tlsrs\tr3, r3, #6\n 8001e5c:\t3301 \tadds\tr3, #1\n 8001e5e:\teb03 0343 \tadd.w\tr3, r3, r3, lsl #1\n 8001e62:\t009b \tlsls\tr3, r3, #2\n 8001e64:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001e66:\t9b01 \tldr\tr3, [sp, #4]\n 8001e68:\t2b00 \tcmp\tr3, #0\n 8001e6a:\td0c6 \tbeq.n\t8001dfa \n wait_loop_index--;\n 8001e6c:\t9b01 \tldr\tr3, [sp, #4]\n 8001e6e:\t3b01 \tsubs\tr3, #1\n 8001e70:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001e72:\t9b01 \tldr\tr3, [sp, #4]\n 8001e74:\t2b00 \tcmp\tr3, #0\n 8001e76:\td1f9 \tbne.n\t8001e6c \n 8001e78:\te7bf \tb.n\t8001dfa \n 8001e7a:\tbf00 \tnop\n 8001e7c:\t8000003f \t.word\t0x8000003f\n 8001e80:\t50000300 \t.word\t0x50000300\n 8001e84:\t7fffffc0 \t.word\t0x7fffffc0\n 8001e88:\t20000804 \t.word\t0x20000804\n 8001e8c:\t053e2d63 \t.word\t0x053e2d63\n\n08001e90 :\n{\n 8001e90:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 8001e94:\t6803 \tldr\tr3, [r0, #0]\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 8001e96:\t4d37 \tldr\tr5, [pc, #220]\t; (8001f74 )\n 8001e98:\tf8d5 8008 \tldr.w\tr8, [r5, #8]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001e9c:\t689d \tldr\tr5, [r3, #8]\n 8001e9e:\t076b \tlsls\tr3, r5, #29\n 8001ea0:\td412 \tbmi.n\t8001ec8 \n __HAL_LOCK(hadc);\n 8001ea2:\tf890 3058 \tldrb.w\tr3, [r0, #88]\t; 0x58\n 8001ea6:\t2b01 \tcmp\tr3, #1\n 8001ea8:\t4604 \tmov\tr4, r0\n 8001eaa:\td00d \tbeq.n\t8001ec8 \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 8001eac:\tf008 081f \tand.w\tr8, r8, #31\n 8001eb0:\t2301 \tmovs\tr3, #1\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 8001eb2:\tf1b8 0f09 \tcmp.w\tr8, #9\n __HAL_LOCK(hadc);\n 8001eb6:\tf880 3058 \tstrb.w\tr3, [r0, #88]\t; 0x58\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 8001eba:\td908 \tbls.n\t8001ece \n __HAL_UNLOCK(hadc);\n 8001ebc:\t2300 \tmovs\tr3, #0\n 8001ebe:\tf884 3058 \tstrb.w\tr3, [r4, #88]\t; 0x58\n tmp_hal_status = HAL_ERROR;\n 8001ec2:\t2001 \tmovs\tr0, #1\n}\n 8001ec4:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tmp_hal_status = HAL_BUSY;\n 8001ec8:\t2002 \tmovs\tr0, #2\n}\n 8001eca:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 8001ece:\tf240 2321 \tmovw\tr3, #545\t; 0x221\n 8001ed2:\tfa23 f308 \tlsr.w\tr3, r3, r8\n 8001ed6:\t43db \tmvns\tr3, r3\n 8001ed8:\tf013 0501 \tands.w\tr5, r3, #1\n 8001edc:\td1ee \tbne.n\t8001ebc \n tmp_hal_status = ADC_Enable(hadc);\n 8001ede:\t460f \tmov\tr7, r1\n 8001ee0:\t4616 \tmov\tr6, r2\n 8001ee2:\tf7ff ff71 \tbl\t8001dc8 \n if (tmp_hal_status == HAL_OK)\n 8001ee6:\t2800 \tcmp\tr0, #0\n 8001ee8:\td13b \tbne.n\t8001f62 \n ADC_STATE_CLR_SET(hadc->State,\n 8001eea:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 8001eec:\t6821 \tldr\tr1, [r4, #0]\n 8001eee:\t4a22 \tldr\tr2, [pc, #136]\t; (8001f78 )\n ADC_STATE_CLR_SET(hadc->State,\n 8001ef0:\tf423 6370 \tbic.w\tr3, r3, #3840\t; 0xf00\n 8001ef4:\tf023 0301 \tbic.w\tr3, r3, #1\n 8001ef8:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 8001efc:\t4291 \tcmp\tr1, r2\n ADC_STATE_CLR_SET(hadc->State,\n 8001efe:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 8001f00:\td033 \tbeq.n\t8001f6a \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 8001f02:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8001f04:\tf423 1380 \tbic.w\tr3, r3, #1048576\t; 0x100000\n 8001f08:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 8001f0a:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 8001f0c:\t6d60 \tldr\tr0, [r4, #84]\t; 0x54\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 8001f0e:\t4a1b \tldr\tr2, [pc, #108]\t; (8001f7c )\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 8001f10:\tf413 5380 \tands.w\tr3, r3, #4096\t; 0x1000\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\n 8001f14:\tbf1c \titt\tne\n 8001f16:\t6e23 \tldrne\tr3, [r4, #96]\t; 0x60\n 8001f18:\tf023 0306 \tbicne.w\tr3, r3, #6\n ADC_CLEAR_ERRORCODE(hadc);\n 8001f1c:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 8001f1e:\t4b18 \tldr\tr3, [pc, #96]\t; (8001f80 )\n 8001f20:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\n 8001f22:\t4b18 \tldr\tr3, [pc, #96]\t; (8001f84 )\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 8001f24:\t6302 \tstr\tr2, [r0, #48]\t; 0x30\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\n 8001f26:\t6343 \tstr\tr3, [r0, #52]\t; 0x34\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\n 8001f28:\t221c \tmovs\tr2, #28\n __HAL_UNLOCK(hadc);\n 8001f2a:\t2300 \tmovs\tr3, #0\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\n 8001f2c:\t600a \tstr\tr2, [r1, #0]\n __HAL_UNLOCK(hadc);\n 8001f2e:\tf884 3058 \tstrb.w\tr3, [r4, #88]\t; 0x58\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\n 8001f32:\t684b \tldr\tr3, [r1, #4]\n 8001f34:\tf043 0310 \torr.w\tr3, r3, #16\n 8001f38:\t604b \tstr\tr3, [r1, #4]\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8001f3a:\t68cd \tldr\tr5, [r1, #12]\n 8001f3c:\tf045 0501 \torr.w\tr5, r5, #1\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 8001f40:\t4633 \tmov\tr3, r6\n 8001f42:\t463a \tmov\tr2, r7\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8001f44:\t60cd \tstr\tr5, [r1, #12]\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 8001f46:\t3140 \tadds\tr1, #64\t; 0x40\n 8001f48:\tf000 fb84 \tbl\t8002654 \n LL_ADC_REG_StartConversion(hadc->Instance);\n 8001f4c:\t6822 \tldr\tr2, [r4, #0]\n MODIFY_REG(ADCx->CR,\n 8001f4e:\t6893 \tldr\tr3, [r2, #8]\n 8001f50:\tf023 4300 \tbic.w\tr3, r3, #2147483648\t; 0x80000000\n 8001f54:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001f58:\tf043 0304 \torr.w\tr3, r3, #4\n 8001f5c:\t6093 \tstr\tr3, [r2, #8]\n}\n 8001f5e:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_UNLOCK(hadc);\n 8001f62:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n}\n 8001f66:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\n 8001f6a:\tf1b8 0f00 \tcmp.w\tr8, #0\n 8001f6e:\td0c8 \tbeq.n\t8001f02 \n 8001f70:\te7cb \tb.n\t8001f0a \n 8001f72:\tbf00 \tnop\n 8001f74:\t50000300 \t.word\t0x50000300\n 8001f78:\t50000100 \t.word\t0x50000100\n 8001f7c:\t0800185d \t.word\t0x0800185d\n 8001f80:\t0800186d \t.word\t0x0800186d\n 8001f84:\t080018d9 \t.word\t0x080018d9\n\n08001f88 :\n{\n 8001f88:\tb538 \tpush\t{r3, r4, r5, lr}\n const uint32_t tmp_adc_is_disable_on_going = LL_ADC_IsDisableOngoing(hadc->Instance);\n 8001f8a:\t6803 \tldr\tr3, [r0, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADDIS) == (ADC_CR_ADDIS)) ? 1UL : 0UL);\n 8001f8c:\t689a \tldr\tr2, [r3, #8]\n 8001f8e:\t0795 \tlsls\tr5, r2, #30\n 8001f90:\td502 \tbpl.n\t8001f98 \n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8001f92:\t689b \tldr\tr3, [r3, #8]\n return HAL_OK;\n 8001f94:\t2000 \tmovs\tr0, #0\n}\n 8001f96:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8001f98:\t689a \tldr\tr2, [r3, #8]\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\n 8001f9a:\t07d4 \tlsls\tr4, r2, #31\n 8001f9c:\td52c \tbpl.n\t8001ff8 \n if ((hadc->Instance->CR & (ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADEN)) == ADC_CR_ADEN)\n 8001f9e:\t689a \tldr\tr2, [r3, #8]\n 8001fa0:\tf002 020d \tand.w\tr2, r2, #13\n 8001fa4:\t2a01 \tcmp\tr2, #1\n 8001fa6:\t4604 \tmov\tr4, r0\n 8001fa8:\td009 \tbeq.n\t8001fbe \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001faa:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8001fac:\tf043 0310 \torr.w\tr3, r3, #16\n 8001fb0:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001fb2:\t6e23 \tldr\tr3, [r4, #96]\t; 0x60\n 8001fb4:\tf043 0301 \torr.w\tr3, r3, #1\n 8001fb8:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n return HAL_ERROR;\n 8001fba:\t2001 \tmovs\tr0, #1\n}\n 8001fbc:\tbd38 \tpop\t{r3, r4, r5, pc}\n MODIFY_REG(ADCx->CR,\n 8001fbe:\t689a \tldr\tr2, [r3, #8]\n 8001fc0:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 8001fc4:\tf022 023f \tbic.w\tr2, r2, #63\t; 0x3f\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOSMP | ADC_FLAG_RDY));\n 8001fc8:\t2103 \tmovs\tr1, #3\n 8001fca:\tf042 0202 \torr.w\tr2, r2, #2\n 8001fce:\t609a \tstr\tr2, [r3, #8]\n 8001fd0:\t6019 \tstr\tr1, [r3, #0]\n tickstart = HAL_GetTick();\n 8001fd2:\tf7ff fb37 \tbl\t8001644 \n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\n 8001fd6:\t6823 \tldr\tr3, [r4, #0]\n 8001fd8:\t689b \tldr\tr3, [r3, #8]\n 8001fda:\t07d9 \tlsls\tr1, r3, #31\n tickstart = HAL_GetTick();\n 8001fdc:\t4605 \tmov\tr5, r0\n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\n 8001fde:\td50b \tbpl.n\t8001ff8 \n if ((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\n 8001fe0:\tf7ff fb30 \tbl\t8001644 \n 8001fe4:\t1b40 \tsubs\tr0, r0, r5\n 8001fe6:\t2802 \tcmp\tr0, #2\n if ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\n 8001fe8:\t6823 \tldr\tr3, [r4, #0]\n if ((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\n 8001fea:\td902 \tbls.n\t8001ff2 \n if ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\n 8001fec:\t689a \tldr\tr2, [r3, #8]\n 8001fee:\t07d2 \tlsls\tr2, r2, #31\n 8001ff0:\td4db \tbmi.n\t8001faa \n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\n 8001ff2:\t689b \tldr\tr3, [r3, #8]\n 8001ff4:\t07db \tlsls\tr3, r3, #31\n 8001ff6:\td4f3 \tbmi.n\t8001fe0 \n return HAL_OK;\n 8001ff8:\t2000 \tmovs\tr0, #0\n}\n 8001ffa:\tbd38 \tpop\t{r3, r4, r5, pc}\n\n08001ffc :\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\n{\n 8001ffc:\tb530 \tpush\t{r4, r5, lr}\n /* Check the parameters */\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\n\n /* Process locked */\n __HAL_LOCK(hadc);\n 8001ffe:\tf890 3058 \tldrb.w\tr3, [r0, #88]\t; 0x58\n{\n 8002002:\tb083 \tsub\tsp, #12\n __IO uint32_t wait_loop_index = 0UL;\n 8002004:\t2200 \tmovs\tr2, #0\n __HAL_LOCK(hadc);\n 8002006:\t2b01 \tcmp\tr3, #1\n __IO uint32_t wait_loop_index = 0UL;\n 8002008:\t9201 \tstr\tr2, [sp, #4]\n __HAL_LOCK(hadc);\n 800200a:\td03f \tbeq.n\t800208c \n 800200c:\t2301 \tmovs\tr3, #1\n 800200e:\tf880 3058 \tstrb.w\tr3, [r0, #88]\t; 0x58\n\n /* Calibration prerequisite: ADC must be disabled. */\n\n /* Disable the ADC (if not already disabled) */\n tmp_hal_status = ADC_Disable(hadc);\n 8002012:\t4604 \tmov\tr4, r0\n 8002014:\t460d \tmov\tr5, r1\n 8002016:\tf7ff ffb7 \tbl\t8001f88 \n\n /* Check if ADC is effectively disabled */\n if (tmp_hal_status == HAL_OK)\n {\n /* Set ADC state */\n ADC_STATE_CLR_SET(hadc->State,\n 800201a:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n if (tmp_hal_status == HAL_OK)\n 800201c:\tb9e8 \tcbnz\tr0, 800205a \n ADC_STATE_CLR_SET(hadc->State,\n 800201e:\tf423 5388 \tbic.w\tr3, r3, #4352\t; 0x1100\n 8002022:\tf023 0302 \tbic.w\tr3, r3, #2\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\n HAL_ADC_STATE_BUSY_INTERNAL);\n\n /* Start ADC calibration in mode single-ended or differential */\n LL_ADC_StartCalibration(hadc->Instance, SingleDiff);\n 8002026:\t6822 \tldr\tr2, [r4, #0]\n\n /* Wait for calibration completion */\n while (LL_ADC_IsCalibrationOnGoing(hadc->Instance) != 0UL)\n {\n wait_loop_index++;\n if (wait_loop_index >= ADC_CALIBRATION_TIMEOUT)\n 8002028:\t491a \tldr\tr1, [pc, #104]\t; (8002094 )\n ADC_STATE_CLR_SET(hadc->State,\n 800202a:\tf043 0302 \torr.w\tr3, r3, #2\n 800202e:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n MODIFY_REG(ADCx->CR,\n 8002030:\t6893 \tldr\tr3, [r2, #8]\n 8002032:\tf023 4340 \tbic.w\tr3, r3, #3221225472\t; 0xc0000000\n 8002036:\tf005 4580 \tand.w\tr5, r5, #1073741824\t; 0x40000000\n 800203a:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 800203e:\t432b \torrs\tr3, r5\n 8002040:\tf043 4300 \torr.w\tr3, r3, #2147483648\t; 0x80000000\n 8002044:\t6093 \tstr\tr3, [r2, #8]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADCAL) == (ADC_CR_ADCAL)) ? 1UL : 0UL);\n 8002046:\t6893 \tldr\tr3, [r2, #8]\n 8002048:\t2b00 \tcmp\tr3, #0\n 800204a:\tdb0e \tblt.n\t800206a \n return HAL_ERROR;\n }\n }\n\n /* Set ADC state */\n ADC_STATE_CLR_SET(hadc->State,\n 800204c:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 800204e:\tf023 0303 \tbic.w\tr3, r3, #3\n 8002052:\tf043 0301 \torr.w\tr3, r3, #1\n 8002056:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n 8002058:\te002 \tb.n\t8002060 \n HAL_ADC_STATE_BUSY_INTERNAL,\n HAL_ADC_STATE_READY);\n }\n else\n {\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 800205a:\tf043 0310 \torr.w\tr3, r3, #16\n 800205e:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n /* Note: No need to update variable \"tmp_hal_status\" here: already set */\n /* to state \"HAL_ERROR\" by function disabling the ADC. */\n }\n\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n 8002060:\t2300 \tmovs\tr3, #0\n 8002062:\tf884 3058 \tstrb.w\tr3, [r4, #88]\t; 0x58\n\n /* Return function status */\n return tmp_hal_status;\n}\n 8002066:\tb003 \tadd\tsp, #12\n 8002068:\tbd30 \tpop\t{r4, r5, pc}\n wait_loop_index++;\n 800206a:\t9b01 \tldr\tr3, [sp, #4]\n 800206c:\t3301 \tadds\tr3, #1\n 800206e:\t9301 \tstr\tr3, [sp, #4]\n if (wait_loop_index >= ADC_CALIBRATION_TIMEOUT)\n 8002070:\t9b01 \tldr\tr3, [sp, #4]\n 8002072:\t428b \tcmp\tr3, r1\n 8002074:\td9e7 \tbls.n\t8002046 \n ADC_STATE_CLR_SET(hadc->State,\n 8002076:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002078:\tf023 0312 \tbic.w\tr3, r3, #18\n 800207c:\tf043 0310 \torr.w\tr3, r3, #16\n __HAL_UNLOCK(hadc);\n 8002080:\t2200 \tmovs\tr2, #0\n ADC_STATE_CLR_SET(hadc->State,\n 8002082:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 8002084:\tf884 2058 \tstrb.w\tr2, [r4, #88]\t; 0x58\n return HAL_ERROR;\n 8002088:\t2001 \tmovs\tr0, #1\n 800208a:\te7ec \tb.n\t8002066 \n __HAL_LOCK(hadc);\n 800208c:\t2002 \tmovs\tr0, #2\n}\n 800208e:\tb003 \tadd\tsp, #12\n 8002090:\tbd30 \tpop\t{r4, r5, pc}\n 8002092:\tbf00 \tnop\n 8002094:\t0004de01 \t.word\t0x0004de01\n\n08002098 :\n * @param hadc Master ADC handle\n * @param pMultimode Structure of ADC multimode configuration\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, const ADC_MultiModeTypeDef *pMultimode)\n{\n 8002098:\tb4f0 \tpush\t{r4, r5, r6, r7}\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(pMultimode->DMAAccessMode));\n assert_param(IS_ADC_SAMPLING_DELAY(pMultimode->TwoSamplingDelay));\n }\n\n /* Process locked */\n __HAL_LOCK(hadc);\n 800209a:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n if (pMultimode->Mode != ADC_MODE_INDEPENDENT)\n 800209e:\t680d \tldr\tr5, [r1, #0]\n __HAL_LOCK(hadc);\n 80020a0:\t2a01 \tcmp\tr2, #1\n{\n 80020a2:\tb09c \tsub\tsp, #112\t; 0x70\n __HAL_LOCK(hadc);\n 80020a4:\td04f \tbeq.n\t8002146 \n\n /* Temporary handle minimum initialization */\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\n\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\n 80020a6:\t6804 \tldr\tr4, [r0, #0]\n 80020a8:\t4603 \tmov\tr3, r0\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\n 80020aa:\t2200 \tmovs\tr2, #0\n __HAL_LOCK(hadc);\n 80020ac:\t2001 \tmovs\tr0, #1\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\n 80020ae:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\n 80020b2:\t9218 \tstr\tr2, [sp, #96]\t; 0x60\n __HAL_LOCK(hadc);\n 80020b4:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\n 80020b8:\t9219 \tstr\tr2, [sp, #100]\t; 0x64\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\n 80020ba:\td008 \tbeq.n\t80020ce \n\n if (tmp_hadc_slave.Instance == NULL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80020bc:\t6dd9 \tldr\tr1, [r3, #92]\t; 0x5c\n\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n 80020be:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80020c2:\tf041 0120 \torr.w\tr1, r1, #32\n 80020c6:\t65d9 \tstr\tr1, [r3, #92]\t; 0x5c\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n\n /* Return function status */\n return tmp_hal_status;\n}\n 80020c8:\tb01c \tadd\tsp, #112\t; 0x70\n 80020ca:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 80020cc:\t4770 \tbx\tlr\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 80020ce:\t4a23 \tldr\tr2, [pc, #140]\t; (800215c )\n 80020d0:\t6890 \tldr\tr0, [r2, #8]\n 80020d2:\t0740 \tlsls\tr0, r0, #29\n 80020d4:\td50b \tbpl.n\t80020ee \n 80020d6:\t68a2 \tldr\tr2, [r4, #8]\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80020d8:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80020da:\tf042 0220 \torr.w\tr2, r2, #32\n 80020de:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n 80020e0:\t2001 \tmovs\tr0, #1\n __HAL_UNLOCK(hadc);\n 80020e2:\t2200 \tmovs\tr2, #0\n 80020e4:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 80020e8:\tb01c \tadd\tsp, #112\t; 0x70\n 80020ea:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 80020ec:\t4770 \tbx\tlr\n 80020ee:\t68a0 \tldr\tr0, [r4, #8]\n 80020f0:\t0746 \tlsls\tr6, r0, #29\n 80020f2:\td4f1 \tbmi.n\t80020d8 \n if (pMultimode->Mode != ADC_MODE_INDEPENDENT)\n 80020f4:\tb1d5 \tcbz\tr5, 800212c \n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\n 80020f6:\t4e1a \tldr\tr6, [pc, #104]\t; (8002160 )\n 80020f8:\t684f \tldr\tr7, [r1, #4]\n 80020fa:\t68b0 \tldr\tr0, [r6, #8]\n 80020fc:\tf893 c038 \tldrb.w\tip, [r3, #56]\t; 0x38\n 8002100:\tf420 4060 \tbic.w\tr0, r0, #57344\t; 0xe000\n 8002104:\t4338 \torrs\tr0, r7\n 8002106:\tea40 304c \torr.w\tr0, r0, ip, lsl #13\n 800210a:\t60b0 \tstr\tr0, [r6, #8]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 800210c:\t68a4 \tldr\tr4, [r4, #8]\n 800210e:\t6890 \tldr\tr0, [r2, #8]\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\n 8002110:\t4320 \torrs\tr0, r4\n 8002112:\tf010 0001 \tands.w\tr0, r0, #1\n 8002116:\td114 \tbne.n\t8002142 \n MODIFY_REG(tmpADC_Common->CCR,\n 8002118:\t68b4 \tldr\tr4, [r6, #8]\n 800211a:\t688a \tldr\tr2, [r1, #8]\n 800211c:\tf424 6171 \tbic.w\tr1, r4, #3856\t; 0xf10\n 8002120:\t4315 \torrs\tr5, r2\n 8002122:\tf021 010f \tbic.w\tr1, r1, #15\n 8002126:\t430d \torrs\tr5, r1\n 8002128:\t60b5 \tstr\tr5, [r6, #8]\n 800212a:\te7da \tb.n\t80020e2 \n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\n 800212c:\t4d0c \tldr\tr5, [pc, #48]\t; (8002160 )\n 800212e:\t68a9 \tldr\tr1, [r5, #8]\n 8002130:\tf421 4160 \tbic.w\tr1, r1, #57344\t; 0xe000\n 8002134:\t60a9 \tstr\tr1, [r5, #8]\n 8002136:\t68a1 \tldr\tr1, [r4, #8]\n 8002138:\t6890 \tldr\tr0, [r2, #8]\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\n 800213a:\t4308 \torrs\tr0, r1\n 800213c:\tf010 0001 \tands.w\tr0, r0, #1\n 8002140:\td005 \tbeq.n\t800214e \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8002142:\t2000 \tmovs\tr0, #0\n 8002144:\te7cd \tb.n\t80020e2 \n __HAL_LOCK(hadc);\n 8002146:\t2002 \tmovs\tr0, #2\n}\n 8002148:\tb01c \tadd\tsp, #112\t; 0x70\n 800214a:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 800214c:\t4770 \tbx\tlr\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\n 800214e:\t68aa \tldr\tr2, [r5, #8]\n 8002150:\tf422 6271 \tbic.w\tr2, r2, #3856\t; 0xf10\n 8002154:\tf022 020f \tbic.w\tr2, r2, #15\n 8002158:\t60aa \tstr\tr2, [r5, #8]\n 800215a:\te7c2 \tb.n\t80020e2 \n 800215c:\t50000100 \t.word\t0x50000100\n 8002160:\t50000300 \t.word\t0x50000300\n\n08002164 :\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\n{\n uint32_t reg_value;\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n\n reg_value = SCB->AIRCR; /* read old register configuration */\n 8002164:\t4908 \tldr\tr1, [pc, #32]\t; (8002188 )\n 8002166:\t68ca \tldr\tr2, [r1, #12]\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\n * The pending IRQ priority will be managed only by the subpriority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\n{\n 8002168:\tb410 \tpush\t{r4}\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n reg_value = (reg_value |\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 800216a:\t0200 \tlsls\tr0, r0, #8\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 800216c:\tf64f 04ff \tmovw\tr4, #63743\t; 0xf8ff\n 8002170:\t4022 \tands\tr2, r4\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8002172:\tf400 63e0 \tand.w\tr3, r0, #1792\t; 0x700\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n 8002176:\t4313 \torrs\tr3, r2\n reg_value = (reg_value |\n 8002178:\tf043 63bf \torr.w\tr3, r3, #100139008\t; 0x5f80000\n 800217c:\tf443 3300 \torr.w\tr3, r3, #131072\t; 0x20000\n /* Check the parameters */\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\n\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\n NVIC_SetPriorityGrouping(PriorityGroup);\n}\n 8002180:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SCB->AIRCR = reg_value;\n 8002184:\t60cb \tstr\tr3, [r1, #12]\n 8002186:\t4770 \tbx\tlr\n 8002188:\te000ed00 \t.word\t0xe000ed00\n\n0800218c :\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\n */\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\n{\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 800218c:\t4b19 \tldr\tr3, [pc, #100]\t; (80021f4 )\n 800218e:\t68db \tldr\tr3, [r3, #12]\n 8002190:\tf3c3 2302 \tubfx\tr3, r3, #8, #3\n * This parameter can be a value between 0 and 15\n * A lower priority value indicates a higher priority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\n{\n 8002194:\tb430 \tpush\t{r4, r5}\n{\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n uint32_t PreemptPriorityBits;\n uint32_t SubPriorityBits;\n\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8002196:\tf1c3 0507 \trsb\tr5, r3, #7\n 800219a:\t2d04 \tcmp\tr5, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 800219c:\tf103 0404 \tadd.w\tr4, r3, #4\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 80021a0:\tbf28 \tit\tcs\n 80021a2:\t2504 \tmovcs\tr5, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 80021a4:\t2c06 \tcmp\tr4, #6\n 80021a6:\td919 \tbls.n\t80021dc \n 80021a8:\t3b03 \tsubs\tr3, #3\n 80021aa:\tf04f 34ff \tmov.w\tr4, #4294967295\t; 0xffffffff\n 80021ae:\t409c \tlsls\tr4, r3\n 80021b0:\tea22 0204 \tbic.w\tr2, r2, r4\n\n return (\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80021b4:\tf04f 34ff \tmov.w\tr4, #4294967295\t; 0xffffffff\n 80021b8:\t40ac \tlsls\tr4, r5\n 80021ba:\tea21 0104 \tbic.w\tr1, r1, r4\n 80021be:\t4099 \tlsls\tr1, r3\n if ((int32_t)(IRQn) >= 0)\n 80021c0:\t2800 \tcmp\tr0, #0\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80021c2:\tea41 0102 \torr.w\tr1, r1, r2\n if ((int32_t)(IRQn) >= 0)\n 80021c6:\tdb0c \tblt.n\t80021e2 \n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80021c8:\tf100 4060 \tadd.w\tr0, r0, #3758096384\t; 0xe0000000\n 80021cc:\tf500 4061 \tadd.w\tr0, r0, #57600\t; 0xe100\n 80021d0:\t0109 \tlsls\tr1, r1, #4\n 80021d2:\tb2c9 \tuxtb\tr1, r1\n 80021d4:\tf880 1300 \tstrb.w\tr1, [r0, #768]\t; 0x300\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\n\n prioritygroup = NVIC_GetPriorityGrouping();\n\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\n}\n 80021d8:\tbc30 \tpop\t{r4, r5}\n 80021da:\t4770 \tbx\tlr\n 80021dc:\t2200 \tmovs\tr2, #0\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 80021de:\t4613 \tmov\tr3, r2\n 80021e0:\te7e8 \tb.n\t80021b4 \n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80021e2:\t4b05 \tldr\tr3, [pc, #20]\t; (80021f8 )\n 80021e4:\tf000 000f \tand.w\tr0, r0, #15\n 80021e8:\t0109 \tlsls\tr1, r1, #4\n 80021ea:\t4403 \tadd\tr3, r0\n 80021ec:\tb2c9 \tuxtb\tr1, r1\n 80021ee:\t7619 \tstrb\tr1, [r3, #24]\n 80021f0:\tbc30 \tpop\t{r4, r5}\n 80021f2:\t4770 \tbx\tlr\n 80021f4:\te000ed00 \t.word\t0xe000ed00\n 80021f8:\te000ecfc \t.word\t0xe000ecfc\n\n080021fc :\n if ((int32_t)(IRQn) >= 0)\n 80021fc:\t2800 \tcmp\tr0, #0\n 80021fe:\tdb07 \tblt.n\t8002210 \n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8002200:\t4a04 \tldr\tr2, [pc, #16]\t; (8002214 )\n 8002202:\tf000 011f \tand.w\tr1, r0, #31\n 8002206:\t2301 \tmovs\tr3, #1\n 8002208:\t0940 \tlsrs\tr0, r0, #5\n 800220a:\t408b \tlsls\tr3, r1\n 800220c:\tf842 3020 \tstr.w\tr3, [r2, r0, lsl #2]\n /* Check the parameters */\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\n \n /* Enable interrupt */\n NVIC_EnableIRQ(IRQn);\n}\n 8002210:\t4770 \tbx\tlr\n 8002212:\tbf00 \tnop\n 8002214:\te000e100 \t.word\t0xe000e100\n\n08002218 :\n function SysTick_Config is not included. In this case, the file device.h\n must contain a vendor-specific implementation of this function.\n */\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\n{\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\n 8002218:\t3801 \tsubs\tr0, #1\n 800221a:\tf1b0 7f80 \tcmp.w\tr0, #16777216\t; 0x1000000\n 800221e:\td20e \tbcs.n\t800223e \n {\n return (1UL); /* Reload value impossible */\n }\n\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8002220:\t4b08 \tldr\tr3, [pc, #32]\t; (8002244 )\n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\n * @retval status: - 0 Function succeeded.\n * - 1 Function failed.\n */\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\n{\n 8002222:\tb410 \tpush\t{r4}\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8002224:\t4c08 \tldr\tr4, [pc, #32]\t; (8002248 )\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8002226:\t6058 \tstr\tr0, [r3, #4]\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8002228:\t20f0 \tmovs\tr0, #240\t; 0xf0\n 800222a:\tf884 0023 \tstrb.w\tr0, [r4, #35]\t; 0x23\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 800222e:\t2200 \tmovs\tr2, #0\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8002230:\t2107 \tmovs\tr1, #7\n SysTick_CTRL_TICKINT_Msk |\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\n return (0UL); /* Function successful */\n 8002232:\t4610 \tmov\tr0, r2\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8002234:\t609a \tstr\tr2, [r3, #8]\n return SysTick_Config(TicksNumb);\n}\n 8002236:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 800223a:\t6019 \tstr\tr1, [r3, #0]\n 800223c:\t4770 \tbx\tlr\n return (1UL); /* Reload value impossible */\n 800223e:\t2001 \tmovs\tr0, #1\n 8002240:\t4770 \tbx\tlr\n 8002242:\tbf00 \tnop\n 8002244:\te000e010 \t.word\t0xe000e010\n 8002248:\te000ed00 \t.word\t0xe000ed00\n\n0800224c :\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\n{\n /* Check the DAC peripheral handle */\n if (hdac == NULL)\n 800224c:\tb188 \tcbz\tr0, 8002272 \n{\n 800224e:\tb510 \tpush\t{r4, lr}\n return HAL_ERROR;\n }\n /* Check the parameters */\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\n\n if (hdac->State == HAL_DAC_STATE_RESET)\n 8002250:\t7903 \tldrb\tr3, [r0, #4]\n 8002252:\t4604 \tmov\tr4, r0\n 8002254:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8002258:\tb13b \tcbz\tr3, 800226a \n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_BUSY;\n\n /* Set DAC error code to none */\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 800225a:\t2300 \tmovs\tr3, #0\n hdac->State = HAL_DAC_STATE_BUSY;\n 800225c:\t2102 \tmovs\tr1, #2\n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_READY;\n 800225e:\t2201 \tmovs\tr2, #1\n hdac->State = HAL_DAC_STATE_BUSY;\n 8002260:\t7121 \tstrb\tr1, [r4, #4]\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 8002262:\t6123 \tstr\tr3, [r4, #16]\n hdac->State = HAL_DAC_STATE_READY;\n 8002264:\t7122 \tstrb\tr2, [r4, #4]\n\n /* Return function status */\n return HAL_OK;\n 8002266:\t4618 \tmov\tr0, r3\n}\n 8002268:\tbd10 \tpop\t{r4, pc}\n hdac->Lock = HAL_UNLOCKED;\n 800226a:\t7142 \tstrb\tr2, [r0, #5]\n HAL_DAC_MspInit(hdac);\n 800226c:\tf7fe fee2 \tbl\t8001034 \n 8002270:\te7f3 \tb.n\t800225a \n return HAL_ERROR;\n 8002272:\t2001 \tmovs\tr0, #1\n}\n 8002274:\t4770 \tbx\tlr\n 8002276:\tbf00 \tnop\n\n08002278 :\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\n{\n __IO uint32_t wait_loop_index;\n\n /* Check the DAC peripheral handle */\n if (hdac == NULL)\n 8002278:\t2800 \tcmp\tr0, #0\n 800227a:\td03e \tbeq.n\t80022fa \n\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 800227c:\t7943 \tldrb\tr3, [r0, #5]\n 800227e:\t2b01 \tcmp\tr3, #1\n 8002280:\td03d \tbeq.n\t80022fe \n __HAL_DAC_ENABLE(hdac, Channel);\n /* Ensure minimum wait before using peripheral after enabling it */\n /* Wait loop initialization and execution */\n /* Note: Variable divided by 2 to compensate partially CPU processing cycles, scaling in us split to not exceed 32 */\n /* bits register capacity and handle low frequency. */\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8002282:\t4b20 \tldr\tr3, [pc, #128]\t; (8002304 )\n 8002284:\t4a20 \tldr\tr2, [pc, #128]\t; (8002308 )\n 8002286:\t681b \tldr\tr3, [r3, #0]\n{\n 8002288:\tb470 \tpush\t{r4, r5, r6}\n __HAL_DAC_ENABLE(hdac, Channel);\n 800228a:\t6804 \tldr\tr4, [r0, #0]\n hdac->State = HAL_DAC_STATE_BUSY;\n 800228c:\t2502 \tmovs\tr5, #2\n 800228e:\t7105 \tstrb\tr5, [r0, #4]\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8002290:\t099b \tlsrs\tr3, r3, #6\n __HAL_DAC_ENABLE(hdac, Channel);\n 8002292:\t6826 \tldr\tr6, [r4, #0]\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8002294:\tfba2 2303 \tumull\tr2, r3, r2, r3\n __HAL_DAC_ENABLE(hdac, Channel);\n 8002298:\tf001 0510 \tand.w\tr5, r1, #16\n 800229c:\t2201 \tmovs\tr2, #1\n{\n 800229e:\tb083 \tsub\tsp, #12\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 80022a0:\t099b \tlsrs\tr3, r3, #6\n __HAL_DAC_ENABLE(hdac, Channel);\n 80022a2:\t40aa \tlsls\tr2, r5\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 80022a4:\t3301 \tadds\tr3, #1\n __HAL_DAC_ENABLE(hdac, Channel);\n 80022a6:\t4332 \torrs\tr2, r6\n 80022a8:\t6022 \tstr\tr2, [r4, #0]\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 80022aa:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 80022ac:\t9b01 \tldr\tr3, [sp, #4]\n 80022ae:\tb12b \tcbz\tr3, 80022bc \n {\n wait_loop_index--;\n 80022b0:\t9b01 \tldr\tr3, [sp, #4]\n 80022b2:\t3b01 \tsubs\tr3, #1\n 80022b4:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 80022b6:\t9b01 \tldr\tr3, [sp, #4]\n 80022b8:\t2b00 \tcmp\tr3, #0\n 80022ba:\td1f9 \tbne.n\t80022b0 \n }\n\n if (Channel == DAC_CHANNEL_1)\n 80022bc:\tb981 \tcbnz\tr1, 80022e0 \n {\n /* Check if software trigger enabled */\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\n 80022be:\t6823 \tldr\tr3, [r4, #0]\n 80022c0:\tf003 033e \tand.w\tr3, r3, #62\t; 0x3e\n 80022c4:\t2b02 \tcmp\tr3, #2\n 80022c6:\td103 \tbne.n\t80022d0 \n {\n /* Enable the selected DAC software conversion */\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\n 80022c8:\t6863 \tldr\tr3, [r4, #4]\n 80022ca:\tf043 0301 \torr.w\tr3, r3, #1\n 80022ce:\t6063 \tstr\tr3, [r4, #4]\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 80022d0:\t2300 \tmovs\tr3, #0\n hdac->State = HAL_DAC_STATE_READY;\n 80022d2:\t2201 \tmovs\tr2, #1\n 80022d4:\t7102 \tstrb\tr2, [r0, #4]\n __HAL_UNLOCK(hdac);\n 80022d6:\t7143 \tstrb\tr3, [r0, #5]\n\n /* Return function status */\n return HAL_OK;\n 80022d8:\t4618 \tmov\tr0, r3\n}\n 80022da:\tb003 \tadd\tsp, #12\n 80022dc:\tbc70 \tpop\t{r4, r5, r6}\n 80022de:\t4770 \tbx\tlr\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\n 80022e0:\t6822 \tldr\tr2, [r4, #0]\n 80022e2:\t2302 \tmovs\tr3, #2\n 80022e4:\tf402 1278 \tand.w\tr2, r2, #4063232\t; 0x3e0000\n 80022e8:\tfa03 f505 \tlsl.w\tr5, r3, r5\n 80022ec:\t42aa \tcmp\tr2, r5\n 80022ee:\td1ef \tbne.n\t80022d0 \n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\n 80022f0:\t6863 \tldr\tr3, [r4, #4]\n 80022f2:\tf043 0302 \torr.w\tr3, r3, #2\n 80022f6:\t6063 \tstr\tr3, [r4, #4]\n 80022f8:\te7ea \tb.n\t80022d0 \n return HAL_ERROR;\n 80022fa:\t2001 \tmovs\tr0, #1\n 80022fc:\t4770 \tbx\tlr\n __HAL_LOCK(hdac);\n 80022fe:\t2002 \tmovs\tr0, #2\n}\n 8002300:\t4770 \tbx\tlr\n 8002302:\tbf00 \tnop\n 8002304:\t20000804 \t.word\t0x20000804\n 8002308:\t053e2d63 \t.word\t0x053e2d63\n\n0800230c :\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\n * @param Data Data to be loaded in the selected data holding register.\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\n{\n 800230c:\tb410 \tpush\t{r4}\n 800230e:\tb083 \tsub\tsp, #12\n __IO uint32_t tmp = 0UL;\n 8002310:\t2400 \tmovs\tr4, #0\n 8002312:\t9401 \tstr\tr4, [sp, #4]\n\n /* Check the DAC peripheral handle */\n if (hdac == NULL)\n 8002314:\tb198 \tcbz\tr0, 800233e \n\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_DAC_ALIGN(Alignment));\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\n 8002316:\t6800 \tldr\tr0, [r0, #0]\n 8002318:\t6bc4 \tldr\tr4, [r0, #60]\t; 0x3c\n {\n assert_param(IS_DAC_DATA(Data));\n }\n\n tmp = (uint32_t)hdac->Instance;\n 800231a:\t9001 \tstr\tr0, [sp, #4]\n if (Channel == DAC_CHANNEL_1)\n 800231c:\tb151 \tcbz\tr1, 8002334 \n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\n }\n\n else\n {\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\n 800231e:\t9901 \tldr\tr1, [sp, #4]\n 8002320:\t3114 \tadds\tr1, #20\n 8002322:\t440a \tadd\tr2, r1\n 8002324:\t9201 \tstr\tr2, [sp, #4]\n }\n\n\n /* Set the DAC channel selected data holding register */\n *(__IO uint32_t *) tmp = Data;\n 8002326:\t9a01 \tldr\tr2, [sp, #4]\n\n /* Return function status */\n return HAL_OK;\n 8002328:\t2000 \tmovs\tr0, #0\n *(__IO uint32_t *) tmp = Data;\n 800232a:\t6013 \tstr\tr3, [r2, #0]\n}\n 800232c:\tb003 \tadd\tsp, #12\n 800232e:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 8002332:\t4770 \tbx\tlr\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\n 8002334:\t9901 \tldr\tr1, [sp, #4]\n 8002336:\t3108 \tadds\tr1, #8\n 8002338:\t440a \tadd\tr2, r1\n 800233a:\t9201 \tstr\tr2, [sp, #4]\n 800233c:\te7f3 \tb.n\t8002326 \n return HAL_ERROR;\n 800233e:\t2001 \tmovs\tr0, #1\n}\n 8002340:\tb003 \tadd\tsp, #12\n 8002342:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 8002346:\t4770 \tbx\tlr\n\n08002348 :\n uint32_t tickstart;\n uint32_t hclkfreq;\n uint32_t connectOnChip;\n\n /* Check the DAC peripheral handle and channel configuration struct */\n if ((hdac == NULL) || (sConfig == NULL))\n 8002348:\t2800 \tcmp\tr0, #0\n 800234a:\tf000 80c8 \tbeq.w\t80024de \n{\n 800234e:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n 8002352:\t460d \tmov\tr5, r1\n if ((hdac == NULL) || (sConfig == NULL))\n 8002354:\t2900 \tcmp\tr1, #0\n 8002356:\tf000 80c4 \tbeq.w\t80024e2 \n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 800235a:\t7943 \tldrb\tr3, [r0, #5]\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\n 800235c:\t688f \tldr\tr7, [r1, #8]\n __HAL_LOCK(hdac);\n 800235e:\t2b01 \tcmp\tr3, #1\n 8002360:\t4606 \tmov\tr6, r0\n 8002362:\tf000 80ca \tbeq.w\t80024fa \n 8002366:\t4614 \tmov\tr4, r2\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_BUSY;\n 8002368:\t2302 \tmovs\tr3, #2\n __HAL_LOCK(hdac);\n 800236a:\t2201 \tmovs\tr2, #1\n\n /* Sample and hold configuration */\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 800236c:\t2f04 \tcmp\tr7, #4\n __HAL_LOCK(hdac);\n 800236e:\t7142 \tstrb\tr2, [r0, #5]\n hdac->State = HAL_DAC_STATE_BUSY;\n 8002370:\t7103 \tstrb\tr3, [r0, #4]\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 8002372:\td077 \tbeq.n\t8002464 \n 8002374:\t6803 \tldr\tr3, [r0, #0]\n 8002376:\tf004 0410 \tand.w\tr4, r4, #16\n /* RefreshTime */\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\n (sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime) << (Channel & 0x10UL));\n }\n\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\n 800237a:\t69ea \tldr\tr2, [r5, #28]\n 800237c:\t2a01 \tcmp\tr2, #1\n 800237e:\td108 \tbne.n\t8002392 \n /* USER TRIMMING */\n {\n /* Get the DAC CCR value */\n tmpreg1 = hdac->Instance->CCR;\n 8002380:\t6b99 \tldr\tr1, [r3, #56]\t; 0x38\n /* Clear trimming value */\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n /* Configure for the selected trimming offset */\n tmpreg2 = sConfig->DAC_TrimmingValue;\n /* Calculate CCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8002382:\t6a2a \tldr\tr2, [r5, #32]\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n 8002384:\t201f \tmovs\tr0, #31\n 8002386:\t40a0 \tlsls\tr0, r4\n 8002388:\tea21 0100 \tbic.w\tr1, r1, r0\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 800238c:\t40a2 \tlsls\tr2, r4\n 800238e:\t430a \torrs\tr2, r1\n /* Write to DAC CCR */\n hdac->Instance->CCR = tmpreg1;\n 8002390:\t639a \tstr\tr2, [r3, #56]\t; 0x38\n /* Clear DAC_MCR_MODEx bits */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\n\n\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8002392:\t69a9 \tldr\tr1, [r5, #24]\n tmpreg1 = hdac->Instance->MCR;\n 8002394:\t6bda \tldr\tr2, [r3, #60]\t; 0x3c\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 8002396:\tf8d5 c014 \tldr.w\tip, [r5, #20]\n 800239a:\tf04f 0807 \tmov.w\tr8, #7\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 800239e:\t2901 \tcmp\tr1, #1\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 80023a0:\tfa08 f004 \tlsl.w\tr0, r8, r4\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 80023a4:\tf000 8099 \tbeq.w\t80024da \n {\n connectOnChip = 0x00000000UL;\n }\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\n 80023a8:\t2902 \tcmp\tr1, #2\n {\n connectOnChip = DAC_MCR_MODE1_0;\n }\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\n {\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 80023aa:\tbf16 \titet\tne\n 80023ac:\tfabc f18c \tclzne\tr1, ip\n connectOnChip = DAC_MCR_MODE1_0;\n 80023b0:\t2101 \tmoveq\tr1, #1\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 80023b2:\t0949 \tlsrne\tr1, r1, #5\n connectOnChip = 0x00000000UL;\n }\n }\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\n /* Clear DAC_MCR_DMADOUBLEx */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\n 80023b4:\tf44f 7880 \tmov.w\tr8, #256\t; 0x100\n 80023b8:\tfa08 f804 \tlsl.w\tr8, r8, r4\n 80023bc:\tea48 0800 \torr.w\tr8, r8, r0\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\n 80023c0:\tea41 010c \torr.w\tr1, r1, ip\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\n 80023c4:\tea22 0808 \tbic.w\tr8, r2, r8\n /* Configure for the selected DAC channel: DMA double data mode */\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 80023c8:\tf895 c004 \tldrb.w\tip, [r5, #4]\n /* Clear DAC_MCR_SINFORMATx */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 80023cc:\tf44f 7200 \tmov.w\tr2, #512\t; 0x200\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\n 80023d0:\t430f \torrs\tr7, r1\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 80023d2:\t40a2 \tlsls\tr2, r4\n /* Configure for the selected DAC channel: Signed format */\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 80023d4:\t7969 \tldrb\tr1, [r5, #5]\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 80023d6:\tf1bc 0f01 \tcmp.w\tip, #1\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 80023da:\tea28 0802 \tbic.w\tr8, r8, r2\n /* Clear DAC_MCR_HFSEL bits */\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n /* Configure for both DAC channels: high frequency mode */\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 80023de:\t682a \tldr\tr2, [r5, #0]\n 80023e0:\tbf08 \tit\teq\n 80023e2:\tf447 7780 \torreq.w\tr7, r7, #256\t; 0x100\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 80023e6:\t2901 \tcmp\tr1, #1\n 80023e8:\tbf08 \tit\teq\n 80023ea:\tf447 7700 \torreq.w\tr7, r7, #512\t; 0x200\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 80023ee:\t2a02 \tcmp\tr2, #2\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n 80023f0:\tf428 4840 \tbic.w\tr8, r8, #49152\t; 0xc000\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 80023f4:\td078 \tbeq.n\t80024e8 \n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\n }\n }\n else\n {\n tmpreg1 |= sConfig->DAC_HighFrequency;\n 80023f6:\tea48 0802 \torr.w\tr8, r8, r2\n }\n /* Calculate MCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 80023fa:\t40a7 \tlsls\tr7, r4\n 80023fc:\tea47 0708 \torr.w\tr7, r7, r8\n /* Write to DAC MCR */\n hdac->Instance->MCR = tmpreg1;\n 8002400:\t63df \tstr\tr7, [r3, #60]\t; 0x3c\n /* Disable wave generation */\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8002402:\te9d5 1203 \tldrd\tr1, r2, [r5, #12]\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\n 8002406:\t6818 \tldr\tr0, [r3, #0]\n 8002408:\tf44f 4580 \tmov.w\tr5, #16384\t; 0x4000\n 800240c:\t40a5 \tlsls\tr5, r4\n 800240e:\tea20 0005 \tbic.w\tr0, r0, r5\n 8002412:\t6018 \tstr\tr0, [r3, #0]\n tmpreg1 = hdac->Instance->CR;\n 8002414:\t6818 \tldr\tr0, [r3, #0]\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\n 8002416:\tf640 75fe \tmovw\tr5, #4094\t; 0xffe\n 800241a:\t40a5 \tlsls\tr5, r4\n 800241c:\tea20 0505 \tbic.w\tr5, r0, r5\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8002420:\tfa01 f004 \tlsl.w\tr0, r1, r4\n 8002424:\t4328 \torrs\tr0, r5\n hdac->Instance->CR = tmpreg1;\n 8002426:\t6018 \tstr\tr0, [r3, #0]\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n 8002428:\t6818 \tldr\tr0, [r3, #0]\n 800242a:\t25c0 \tmovs\tr5, #192\t; 0xc0\n 800242c:\t40a5 \tlsls\tr5, r4\n 800242e:\tea20 0005 \tbic.w\tr0, r0, r5\n 8002432:\t6018 \tstr\tr0, [r3, #0]\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8002434:\t0192 \tlsls\tr2, r2, #6\n /* Modify STMODR register value depending on DAC_Channel */\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1)\n 8002436:\t6e18 \tldr\tr0, [r3, #96]\t; 0x60\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n 8002438:\tf3c1 0183 \tubfx\tr1, r1, #2, #4\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 800243c:\tf402 6270 \tand.w\tr2, r2, #3840\t; 0xf00\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1)\n 8002440:\tf640 750f \tmovw\tr5, #3855\t; 0xf0f\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8002444:\t430a \torrs\tr2, r1\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1)\n 8002446:\tfa05 f104 \tlsl.w\tr1, r5, r4\n 800244a:\tfa02 f404 \tlsl.w\tr4, r2, r4\n 800244e:\tea20 0201 \tbic.w\tr2, r0, r1\n 8002452:\t4314 \torrs\tr4, r2\n << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n 8002454:\t2101 \tmovs\tr1, #1\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 8002456:\t2200 \tmovs\tr2, #0\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1)\n 8002458:\t661c \tstr\tr4, [r3, #96]\t; 0x60\n\n /* Return function status */\n return status;\n 800245a:\t4610 \tmov\tr0, r2\n hdac->State = HAL_DAC_STATE_READY;\n 800245c:\t7131 \tstrb\tr1, [r6, #4]\n __HAL_UNLOCK(hdac);\n 800245e:\t7172 \tstrb\tr2, [r6, #5]\n}\n 8002460:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tickstart = HAL_GetTick();\n 8002464:\tf7ff f8ee \tbl\t8001644 \n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 8002468:\t6833 \tldr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 800246a:\t4607 \tmov\tr7, r0\n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 800246c:\t6b5a \tldr\tr2, [r3, #52]\t; 0x34\n if (Channel == DAC_CHANNEL_1)\n 800246e:\tb154 \tcbz\tr4, 8002486 \n 8002470:\te018 \tb.n\t80024a4 \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8002472:\tf7ff f8e7 \tbl\t8001644 \n 8002476:\t1bc3 \tsubs\tr3, r0, r7\n 8002478:\t2b01 \tcmp\tr3, #1\n if (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 800247a:\t6833 \tldr\tr3, [r6, #0]\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 800247c:\td902 \tbls.n\t8002484 \n if (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 800247e:\t6b5a \tldr\tr2, [r3, #52]\t; 0x34\n 8002480:\t0411 \tlsls\tr1, r2, #16\n 8002482:\td443 \tbmi.n\t800250c \n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 8002484:\t6b5a \tldr\tr2, [r3, #52]\t; 0x34\n 8002486:\t0412 \tlsls\tr2, r2, #16\n 8002488:\td4f3 \tbmi.n\t8002472 \n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 800248a:\t6a6a \tldr\tr2, [r5, #36]\t; 0x24\n 800248c:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n 800248e:\te00d \tb.n\t80024ac \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8002490:\tf7ff f8d8 \tbl\t8001644 \n 8002494:\t1bc3 \tsubs\tr3, r0, r7\n 8002496:\t2b01 \tcmp\tr3, #1\n if (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\n 8002498:\t6833 \tldr\tr3, [r6, #0]\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 800249a:\td902 \tbls.n\t80024a2 \n if (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\n 800249c:\t6b5a \tldr\tr2, [r3, #52]\t; 0x34\n 800249e:\t2a00 \tcmp\tr2, #0\n 80024a0:\tdb34 \tblt.n\t800250c \n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\n 80024a2:\t6b5a \tldr\tr2, [r3, #52]\t; 0x34\n 80024a4:\t2a00 \tcmp\tr2, #0\n 80024a6:\tdbf3 \tblt.n\t8002490 \n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 80024a8:\t6a6a \tldr\tr2, [r5, #36]\t; 0x24\n 80024aa:\t645a \tstr\tr2, [r3, #68]\t; 0x44\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 80024ac:\t6c9a \tldr\tr2, [r3, #72]\t; 0x48\n 80024ae:\t6aa9 \tldr\tr1, [r5, #40]\t; 0x28\n 80024b0:\t68af \tldr\tr7, [r5, #8]\n 80024b2:\tf004 0410 \tand.w\tr4, r4, #16\n 80024b6:\tf240 30ff \tmovw\tr0, #1023\t; 0x3ff\n 80024ba:\t40a0 \tlsls\tr0, r4\n 80024bc:\tea22 0200 \tbic.w\tr2, r2, r0\n 80024c0:\t40a1 \tlsls\tr1, r4\n 80024c2:\t430a \torrs\tr2, r1\n 80024c4:\t649a \tstr\tr2, [r3, #72]\t; 0x48\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\n 80024c6:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80024c8:\t6ae9 \tldr\tr1, [r5, #44]\t; 0x2c\n 80024ca:\t20ff \tmovs\tr0, #255\t; 0xff\n 80024cc:\t40a0 \tlsls\tr0, r4\n 80024ce:\tea22 0200 \tbic.w\tr2, r2, r0\n 80024d2:\t40a1 \tlsls\tr1, r4\n 80024d4:\t430a \torrs\tr2, r1\n 80024d6:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80024d8:\te74f \tb.n\t800237a \n connectOnChip = 0x00000000UL;\n 80024da:\t2100 \tmovs\tr1, #0\n 80024dc:\te76a \tb.n\t80023b4 \n return HAL_ERROR;\n 80024de:\t2001 \tmovs\tr0, #1\n}\n 80024e0:\t4770 \tbx\tlr\n return HAL_ERROR;\n 80024e2:\t2001 \tmovs\tr0, #1\n}\n 80024e4:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n hclkfreq = HAL_RCC_GetHCLKFreq();\n 80024e8:\tf000 fe30 \tbl\t800314c \n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\n 80024ec:\t4b0b \tldr\tr3, [pc, #44]\t; (800251c )\n 80024ee:\t4298 \tcmp\tr0, r3\n 80024f0:\td905 \tbls.n\t80024fe \n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\n 80024f2:\t6833 \tldr\tr3, [r6, #0]\n 80024f4:\tf448 4800 \torr.w\tr8, r8, #32768\t; 0x8000\n 80024f8:\te77f \tb.n\t80023fa \n __HAL_LOCK(hdac);\n 80024fa:\t2002 \tmovs\tr0, #2\n 80024fc:\te7b0 \tb.n\t8002460 \n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\n 80024fe:\t4b08 \tldr\tr3, [pc, #32]\t; (8002520 )\n 8002500:\t4298 \tcmp\tr0, r3\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\n 8002502:\tbf88 \tit\thi\n 8002504:\tf448 4880 \torrhi.w\tr8, r8, #16384\t; 0x4000\n 8002508:\t6833 \tldr\tr3, [r6, #0]\n 800250a:\te776 \tb.n\t80023fa \n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 800250c:\t6933 \tldr\tr3, [r6, #16]\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 800250e:\t2203 \tmovs\tr2, #3\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 8002510:\tf043 0308 \torr.w\tr3, r3, #8\n 8002514:\t6133 \tstr\tr3, [r6, #16]\n return HAL_TIMEOUT;\n 8002516:\t4610 \tmov\tr0, r2\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 8002518:\t7132 \tstrb\tr2, [r6, #4]\n return HAL_TIMEOUT;\n 800251a:\te7a1 \tb.n\t8002460 \n 800251c:\t09896800 \t.word\t0x09896800\n 8002520:\t04c4b400 \t.word\t0x04c4b400\n\n08002524 :\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\n{\n uint32_t tmp;\n\n /* Check the DMA handle allocation */\n if (hdma == NULL)\n 8002524:\t2800 \tcmp\tr0, #0\n 8002526:\td07d \tbeq.n\t8002624 \n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\n\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\n\n /* Compute the channel index */\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\n 8002528:\t4a3f \tldr\tr2, [pc, #252]\t; (8002628 )\n 800252a:\t4603 \tmov\tr3, r0\n 800252c:\t6800 \tldr\tr0, [r0, #0]\n 800252e:\t4290 \tcmp\tr0, r2\n{\n 8002530:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\n 8002534:\td962 \tbls.n\t80025fc \n hdma->DmaBaseAddress = DMA1;\n }\n else\n {\n /* DMA2 */\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 8002536:\t493d \tldr\tr1, [pc, #244]\t; (800262c )\n 8002538:\t4a3d \tldr\tr2, [pc, #244]\t; (8002630 )\n hdma->DmaBaseAddress = DMA2;\n 800253a:\t4c3e \tldr\tr4, [pc, #248]\t; (8002634 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 800253c:\t4401 \tadd\tr1, r0\n 800253e:\tfba2 2101 \tumull\tr2, r1, r2, r1\n 8002542:\t0909 \tlsrs\tr1, r1, #4\n 8002544:\t0089 \tlsls\tr1, r1, #2\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\n\n /* Prepare the DMA Channel configuration */\n tmp |= hdma->Init.Direction |\n 8002546:\te9d3 7202 \tldrd\tr7, r2, [r3, #8]\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 800254a:\t691e \tldr\tr6, [r3, #16]\n 800254c:\t641c \tstr\tr4, [r3, #64]\t; 0x40\n tmp |= hdma->Init.Direction |\n 800254e:\t433a \torrs\tr2, r7\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8002550:\t695c \tldr\tr4, [r3, #20]\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8002552:\t699d \tldr\tr5, [r3, #24]\n uint32_t dmamux_base_addr;\n uint32_t channel_number;\n DMAMUX_Channel_TypeDef *DMAMUX1_ChannelBase;\n\n /* check if instance is not outside the DMA channel range */\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8002554:\tf8df e0f4 \tldr.w\tlr, [pc, #244]\t; 800264c \n 8002558:\tf8df 80cc \tldr.w\tr8, [pc, #204]\t; 8002628 \n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 800255c:\t4332 \torrs\tr2, r6\n hdma->State = HAL_DMA_STATE_BUSY;\n 800255e:\tf04f 0c02 \tmov.w\tip, #2\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8002562:\t4322 \torrs\tr2, r4\n hdma->State = HAL_DMA_STATE_BUSY;\n 8002564:\tf883 c025 \tstrb.w\tip, [r3, #37]\t; 0x25\n#else\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\n#endif /* STM32G4x1xx) */\n }\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8002568:\t4c31 \tldr\tr4, [pc, #196]\t; (8002630 )\n tmp = hdma->Instance->CCR;\n 800256a:\tf8d0 c000 \tldr.w\tip, [r0]\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 800256e:\t69de \tldr\tr6, [r3, #28]\n 8002570:\t6459 \tstr\tr1, [r3, #68]\t; 0x44\n 8002572:\t432a \torrs\tr2, r5\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8002574:\tb2c5 \tuxtb\tr5, r0\n 8002576:\t3d08 \tsubs\tr5, #8\n 8002578:\tfba4 4505 \tumull\tr4, r5, r4, r5\n hdma->Init.Mode | hdma->Init.Priority;\n 800257c:\t6a1c \tldr\tr4, [r3, #32]\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 800257e:\t4332 \torrs\tr2, r6\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 8002580:\tf42c 4cff \tbic.w\tip, ip, #32640\t; 0x7f80\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8002584:\t4e2c \tldr\tr6, [pc, #176]\t; (8002638 )\n hdma->Init.Mode | hdma->Init.Priority;\n 8002586:\t4322 \torrs\tr2, r4\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 8002588:\tf02c 0c70 \tbic.w\tip, ip, #112\t; 0x70\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 800258c:\tf3c5 1404 \tubfx\tr4, r5, #4, #5\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8002590:\t4540 \tcmp\tr0, r8\n 8002592:\tbf88 \tit\thi\n 8002594:\t4676 \tmovhi\tr6, lr\n tmp |= hdma->Init.Direction |\n 8002596:\tea42 020c \torr.w\tr2, r2, ip\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 800259a:\t2501 \tmovs\tr5, #1\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n 800259c:\tf8df c0b0 \tldr.w\tip, [pc, #176]\t; 8002650 \n hdma->Instance->CCR = tmp;\n 80025a0:\t6002 \tstr\tr2, [r0, #0]\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 80025a2:\teb01 0e06 \tadd.w\tlr, r1, r6\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 80025a6:\tfa05 f404 \tlsl.w\tr4, r5, r4\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 80025aa:\tf5b7 4f80 \tcmp.w\tr7, #16384\t; 0x4000\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n 80025ae:\te9c3 ec12 \tstrd\tlr, ip, [r3, #72]\t; 0x48\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 80025b2:\tea4f 0191 \tmov.w\tr1, r1, lsr #2\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 80025b6:\t651c \tstr\tr4, [r3, #80]\t; 0x50\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 80025b8:\td029 \tbeq.n\t800260e \n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 80025ba:\t6858 \tldr\tr0, [r3, #4]\n 80025bc:\tb2c2 \tuxtb\tr2, r0\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 80025be:\t3801 \tsubs\tr0, #1\n 80025c0:\t2803 \tcmp\tr0, #3\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 80025c2:\tf846 2021 \tstr.w\tr2, [r6, r1, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 80025c6:\tf8cc 4004 \tstr.w\tr4, [ip, #4]\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 80025ca:\td826 \tbhi.n\t800261a \nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\n{\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\n\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 80025cc:\t491b \tldr\tr1, [pc, #108]\t; (800263c )\n\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\n 80025ce:\t481c \tldr\tr0, [pc, #112]\t; (8002640 )\n 80025d0:\t6598 \tstr\tr0, [r3, #88]\t; 0x58\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 80025d2:\t4411 \tadd\tr1, r2\n\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 80025d4:\t3a01 \tsubs\tr2, #1\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 80025d6:\t0089 \tlsls\tr1, r1, #2\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 80025d8:\tf002 021f \tand.w\tr2, r2, #31\n 80025dc:\tfa05 f202 \tlsl.w\tr2, r5, r2\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 80025e0:\t2400 \tmovs\tr4, #0\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 80025e2:\t6559 \tstr\tr1, [r3, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 80025e4:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 80025e6:\t600c \tstr\tr4, [r1, #0]\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 80025e8:\t6042 \tstr\tr2, [r0, #4]\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 80025ea:\t2000 \tmovs\tr0, #0\n hdma->State = HAL_DMA_STATE_READY;\n 80025ec:\t2201 \tmovs\tr2, #1\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 80025ee:\t63d8 \tstr\tr0, [r3, #60]\t; 0x3c\n hdma->Lock = HAL_UNLOCKED;\n 80025f0:\tf883 0024 \tstrb.w\tr0, [r3, #36]\t; 0x24\n hdma->State = HAL_DMA_STATE_READY;\n 80025f4:\tf883 2025 \tstrb.w\tr2, [r3, #37]\t; 0x25\n}\n 80025f8:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 80025fc:\t4911 \tldr\tr1, [pc, #68]\t; (8002644 )\n 80025fe:\t4a0c \tldr\tr2, [pc, #48]\t; (8002630 )\n hdma->DmaBaseAddress = DMA1;\n 8002600:\t4c11 \tldr\tr4, [pc, #68]\t; (8002648 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 8002602:\t4401 \tadd\tr1, r0\n 8002604:\tfba2 2101 \tumull\tr2, r1, r2, r1\n 8002608:\t0909 \tlsrs\tr1, r1, #4\n 800260a:\t0089 \tlsls\tr1, r1, #2\n hdma->DmaBaseAddress = DMA1;\n 800260c:\te79b \tb.n\t8002546 \n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\n 800260e:\t2200 \tmovs\tr2, #0\n 8002610:\t605a \tstr\tr2, [r3, #4]\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 8002612:\tf846 2021 \tstr.w\tr2, [r6, r1, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8002616:\tf8cc 4004 \tstr.w\tr4, [ip, #4]\n hdma->DMAmuxRequestGen = 0U;\n 800261a:\t2200 \tmovs\tr2, #0\n hdma->DMAmuxRequestGenStatus = 0U;\n 800261c:\te9c3 2215 \tstrd\tr2, r2, [r3, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 0U;\n 8002620:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n 8002622:\te7e2 \tb.n\t80025ea \n return HAL_ERROR;\n 8002624:\t2001 \tmovs\tr0, #1\n}\n 8002626:\t4770 \tbx\tlr\n 8002628:\t40020407 \t.word\t0x40020407\n 800262c:\tbffdfbf8 \t.word\t0xbffdfbf8\n 8002630:\tcccccccd \t.word\t0xcccccccd\n 8002634:\t40020400 \t.word\t0x40020400\n 8002638:\t40020800 \t.word\t0x40020800\n 800263c:\t1000823f \t.word\t0x1000823f\n 8002640:\t40020940 \t.word\t0x40020940\n 8002644:\tbffdfff8 \t.word\t0xbffdfff8\n 8002648:\t40020000 \t.word\t0x40020000\n 800264c:\t40020820 \t.word\t0x40020820\n 8002650:\t40020880 \t.word\t0x40020880\n\n08002654 :\n{\n 8002654:\tb4f0 \tpush\t{r4, r5, r6, r7}\n __HAL_LOCK(hdma);\n 8002656:\tf890 4024 \tldrb.w\tr4, [r0, #36]\t; 0x24\n 800265a:\t2c01 \tcmp\tr4, #1\n 800265c:\td053 \tbeq.n\t8002706 \n if (HAL_DMA_STATE_READY == hdma->State)\n 800265e:\tf890 4025 \tldrb.w\tr4, [r0, #37]\t; 0x25\n __HAL_LOCK(hdma);\n 8002662:\t2501 \tmovs\tr5, #1\n if (HAL_DMA_STATE_READY == hdma->State)\n 8002664:\t42ac \tcmp\tr4, r5\n __HAL_LOCK(hdma);\n 8002666:\tf880 5024 \tstrb.w\tr5, [r0, #36]\t; 0x24\n if (HAL_DMA_STATE_READY == hdma->State)\n 800266a:\td005 \tbeq.n\t8002678 \n __HAL_UNLOCK(hdma);\n 800266c:\t2300 \tmovs\tr3, #0\n 800266e:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n}\n 8002672:\tbcf0 \tpop\t{r4, r5, r6, r7}\n status = HAL_BUSY;\n 8002674:\t2002 \tmovs\tr0, #2\n}\n 8002676:\t4770 \tbx\tlr\n __HAL_DMA_DISABLE(hdma);\n 8002678:\t6804 \tldr\tr4, [r0, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 800267a:\t6cc7 \tldr\tr7, [r0, #76]\t; 0x4c\n hdma->State = HAL_DMA_STATE_BUSY;\n 800267c:\t2602 \tmovs\tr6, #2\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 800267e:\t2500 \tmovs\tr5, #0\n hdma->State = HAL_DMA_STATE_BUSY;\n 8002680:\tf880 6025 \tstrb.w\tr6, [r0, #37]\t; 0x25\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8002684:\t63c5 \tstr\tr5, [r0, #60]\t; 0x3c\n __HAL_DMA_DISABLE(hdma);\n 8002686:\t6826 \tldr\tr6, [r4, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8002688:\te9d0 c514 \tldrd\tip, r5, [r0, #80]\t; 0x50\n __HAL_DMA_DISABLE(hdma);\n 800268c:\tf026 0601 \tbic.w\tr6, r6, #1\n 8002690:\t6026 \tstr\tr6, [r4, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8002692:\tf8c7 c004 \tstr.w\tip, [r7, #4]\n if (hdma->DMAmuxRequestGen != 0U)\n 8002696:\tb115 \tcbz\tr5, 800269e \n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8002698:\te9d0 6716 \tldrd\tr6, r7, [r0, #88]\t; 0x58\n 800269c:\t6077 \tstr\tr7, [r6, #4]\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 800269e:\t6c46 \tldr\tr6, [r0, #68]\t; 0x44\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 80026a0:\t6887 \tldr\tr7, [r0, #8]\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 80026a2:\tf006 0c1f \tand.w\tip, r6, #31\n 80026a6:\t2601 \tmovs\tr6, #1\n 80026a8:\tfa06 fc0c \tlsl.w\tip, r6, ip\n 80026ac:\t6c06 \tldr\tr6, [r0, #64]\t; 0x40\n 80026ae:\tf8c6 c004 \tstr.w\tip, [r6, #4]\n hdma->Instance->CNDTR = DataLength;\n 80026b2:\t6063 \tstr\tr3, [r4, #4]\n if (NULL != hdma->XferHalfCpltCallback)\n 80026b4:\t6b03 \tldr\tr3, [r0, #48]\t; 0x30\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 80026b6:\t2f10 \tcmp\tr7, #16\n hdma->Instance->CPAR = DstAddress;\n 80026b8:\tbf0b \titete\teq\n 80026ba:\t60a2 \tstreq\tr2, [r4, #8]\n hdma->Instance->CPAR = SrcAddress;\n 80026bc:\t60a1 \tstrne\tr1, [r4, #8]\n hdma->Instance->CMAR = SrcAddress;\n 80026be:\t60e1 \tstreq\tr1, [r4, #12]\n hdma->Instance->CMAR = DstAddress;\n 80026c0:\t60e2 \tstrne\tr2, [r4, #12]\n if (NULL != hdma->XferHalfCpltCallback)\n 80026c2:\tb1bb \tcbz\tr3, 80026f4 \n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 80026c4:\t6823 \tldr\tr3, [r4, #0]\n 80026c6:\tf043 030e \torr.w\tr3, r3, #14\n 80026ca:\t6023 \tstr\tr3, [r4, #0]\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\n 80026cc:\t6c83 \tldr\tr3, [r0, #72]\t; 0x48\n 80026ce:\t681a \tldr\tr2, [r3, #0]\n 80026d0:\t03d2 \tlsls\tr2, r2, #15\n 80026d2:\td503 \tbpl.n\t80026dc \n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\n 80026d4:\t681a \tldr\tr2, [r3, #0]\n 80026d6:\tf442 7280 \torr.w\tr2, r2, #256\t; 0x100\n 80026da:\t601a \tstr\tr2, [r3, #0]\n if (hdma->DMAmuxRequestGen != 0U)\n 80026dc:\tb11d \tcbz\tr5, 80026e6 \n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\n 80026de:\t682b \tldr\tr3, [r5, #0]\n 80026e0:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80026e4:\t602b \tstr\tr3, [r5, #0]\n __HAL_DMA_ENABLE(hdma);\n 80026e6:\t6823 \tldr\tr3, [r4, #0]\n 80026e8:\tf043 0301 \torr.w\tr3, r3, #1\n 80026ec:\t6023 \tstr\tr3, [r4, #0]\n HAL_StatusTypeDef status = HAL_OK;\n 80026ee:\t2000 \tmovs\tr0, #0\n}\n 80026f0:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 80026f2:\t4770 \tbx\tlr\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\n 80026f4:\t6823 \tldr\tr3, [r4, #0]\n 80026f6:\tf023 0304 \tbic.w\tr3, r3, #4\n 80026fa:\t6023 \tstr\tr3, [r4, #0]\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\n 80026fc:\t6823 \tldr\tr3, [r4, #0]\n 80026fe:\tf043 030a \torr.w\tr3, r3, #10\n 8002702:\t6023 \tstr\tr3, [r4, #0]\n 8002704:\te7e2 \tb.n\t80026cc \n __HAL_LOCK(hdma);\n 8002706:\t2002 \tmovs\tr0, #2\n}\n 8002708:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 800270a:\t4770 \tbx\tlr\n\n0800270c :\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\n * the configuration information for the specified GPIO peripheral.\n * @retval None\n */\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\n{\n 800270c:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\n\n /* Configure the port pins */\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8002710:\t680c \tldr\tr4, [r1, #0]\n{\n 8002712:\tb085 \tsub\tsp, #20\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8002714:\t2c00 \tcmp\tr4, #0\n 8002716:\tf000 8084 \tbeq.w\t8002822 \n uint32_t position = 0x00U;\n 800271a:\t2300 \tmovs\tr3, #0\n {\n /* Get current io position */\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\n 800271c:\tf04f 0b01 \tmov.w\tfp, #1\n 8002720:\tfa0b fe03 \tlsl.w\tlr, fp, r3\n\n if (iocurrent != 0x00u)\n 8002724:\tea1e 0a04 \tands.w\tsl, lr, r4\n 8002728:\td076 \tbeq.n\t8002818 \n {\n /*--------------------- GPIO Mode Configuration ------------------------*/\n /* In case of Output or Alternate function mode selection */\n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\n 800272a:\t684e \tldr\tr6, [r1, #4]\n 800272c:\tf006 0203 \tand.w\tr2, r6, #3\n 8002730:\t1e55 \tsubs\tr5, r2, #1\n 8002732:\t2d01 \tcmp\tr5, #1\n 8002734:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8002738:\td976 \tbls.n\t8002828 \n temp &= ~(GPIO_OTYPER_OT0 << position) ;\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\n GPIOx->OTYPER = temp;\n }\n\n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\n 800273a:\t2a03 \tcmp\tr2, #3\n 800273c:\tf040 80ba \tbne.w\t80028b4 \n 8002740:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 8002744:\t43d5 \tmvns\tr5, r2\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n GPIOx->AFR[position >> 3U] = temp;\n }\n\n /* Configure IO Direction mode (Input, Output, Alternate or Analog) */\n temp = GPIOx->MODER;\n 8002746:\tf8d0 c000 \tldr.w\tip, [r0]\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\n 800274a:\tea0c 0505 \tand.w\tr5, ip, r5\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\n 800274e:\t432a \torrs\tr2, r5\n GPIOx->MODER = temp;\n\n /*--------------------- EXTI Mode Configuration ------------------------*/\n /* Configure the External Interrupt or event for the current IO */\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8002750:\tf416 3f40 \ttst.w\tr6, #196608\t; 0x30000\n GPIOx->MODER = temp;\n 8002754:\t6002 \tstr\tr2, [r0, #0]\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8002756:\td05f \tbeq.n\t8002818 \n {\n /* Enable SYSCFG Clock */\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8002758:\t4d64 \tldr\tr5, [pc, #400]\t; (80028ec )\n 800275a:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 800275c:\tf042 0201 \torr.w\tr2, r2, #1\n 8002760:\t662a \tstr\tr2, [r5, #96]\t; 0x60\n 8002762:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 8002764:\tf023 0c03 \tbic.w\tip, r3, #3\n 8002768:\tf10c 4c80 \tadd.w\tip, ip, #1073741824\t; 0x40000000\n 800276c:\tf002 0201 \tand.w\tr2, r2, #1\n 8002770:\tf50c 3c80 \tadd.w\tip, ip, #65536\t; 0x10000\n 8002774:\t9203 \tstr\tr2, [sp, #12]\n\n temp = SYSCFG->EXTICR[position >> 2U];\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8002776:\tf003 0203 \tand.w\tr2, r3, #3\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 800277a:\t9d03 \tldr\tr5, [sp, #12]\n temp = SYSCFG->EXTICR[position >> 2U];\n 800277c:\tf8dc 5008 \tldr.w\tr5, [ip, #8]\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8002780:\t0092 \tlsls\tr2, r2, #2\n 8002782:\t270f \tmovs\tr7, #15\n 8002784:\tfa07 fe02 \tlsl.w\tlr, r7, r2\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8002788:\tf1b0 4f90 \tcmp.w\tr0, #1207959552\t; 0x48000000\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 800278c:\tea25 050e \tbic.w\tr5, r5, lr\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8002790:\td019 \tbeq.n\t80027c6 \n 8002792:\t4f57 \tldr\tr7, [pc, #348]\t; (80028f0 )\n 8002794:\t42b8 \tcmp\tr0, r7\n 8002796:\tf000 8098 \tbeq.w\t80028ca \n 800279a:\t4f56 \tldr\tr7, [pc, #344]\t; (80028f4 )\n 800279c:\t42b8 \tcmp\tr0, r7\n 800279e:\tf000 8098 \tbeq.w\t80028d2 \n 80027a2:\t4f55 \tldr\tr7, [pc, #340]\t; (80028f8 )\n 80027a4:\t42b8 \tcmp\tr0, r7\n 80027a6:\tf000 808a \tbeq.w\t80028be \n 80027aa:\t4f54 \tldr\tr7, [pc, #336]\t; (80028fc )\n 80027ac:\t42b8 \tcmp\tr0, r7\n 80027ae:\tf000 8096 \tbeq.w\t80028de \n 80027b2:\t4f53 \tldr\tr7, [pc, #332]\t; (8002900 )\n 80027b4:\t42b8 \tcmp\tr0, r7\n 80027b6:\tbf0c \tite\teq\n 80027b8:\tf04f 0e05 \tmoveq.w\tlr, #5\n 80027bc:\tf04f 0e06 \tmovne.w\tlr, #6\n 80027c0:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80027c4:\t4315 \torrs\tr5, r2\n SYSCFG->EXTICR[position >> 2U] = temp;\n\n /* Clear Rising Falling edge configuration */\n temp = EXTI->RTSR1;\n 80027c6:\t4a4f \tldr\tr2, [pc, #316]\t; (8002904 )\n SYSCFG->EXTICR[position >> 2U] = temp;\n 80027c8:\tf8cc 5008 \tstr.w\tr5, [ip, #8]\n temp = EXTI->RTSR1;\n 80027cc:\t6892 \tldr\tr2, [r2, #8]\n temp &= ~(iocurrent);\n 80027ce:\tea6f 0c0a \tmvn.w\tip, sl\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\n 80027d2:\t02f5 \tlsls\tr5, r6, #11\n {\n temp |= iocurrent;\n }\n EXTI->RTSR1 = temp;\n 80027d4:\t4d4b \tldr\tr5, [pc, #300]\t; (8002904 )\n temp &= ~(iocurrent);\n 80027d6:\tbf54 \tite\tpl\n 80027d8:\tea0c 0202 \tandpl.w\tr2, ip, r2\n temp |= iocurrent;\n 80027dc:\tea4a 0202 \torrmi.w\tr2, sl, r2\n EXTI->RTSR1 = temp;\n 80027e0:\t60aa \tstr\tr2, [r5, #8]\n\n temp = EXTI->FTSR1;\n 80027e2:\t68ed \tldr\tr5, [r5, #12]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\n 80027e4:\t02b2 \tlsls\tr2, r6, #10\n {\n temp |= iocurrent;\n }\n EXTI->FTSR1 = temp;\n 80027e6:\t4a47 \tldr\tr2, [pc, #284]\t; (8002904 )\n temp &= ~(iocurrent);\n 80027e8:\tbf54 \tite\tpl\n 80027ea:\tea0c 0505 \tandpl.w\tr5, ip, r5\n temp |= iocurrent;\n 80027ee:\tea4a 0505 \torrmi.w\tr5, sl, r5\n EXTI->FTSR1 = temp;\n 80027f2:\t60d5 \tstr\tr5, [r2, #12]\n\n temp = EXTI->EMR1;\n 80027f4:\t6855 \tldr\tr5, [r2, #4]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\n {\n temp |= iocurrent;\n }\n EXTI->EMR1 = temp;\n 80027f6:\t4a43 \tldr\tr2, [pc, #268]\t; (8002904 )\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\n 80027f8:\t03b7 \tlsls\tr7, r6, #14\n temp &= ~(iocurrent);\n 80027fa:\tbf54 \tite\tpl\n 80027fc:\tea0c 0505 \tandpl.w\tr5, ip, r5\n temp |= iocurrent;\n 8002800:\tea4a 0505 \torrmi.w\tr5, sl, r5\n EXTI->EMR1 = temp;\n 8002804:\t6055 \tstr\tr5, [r2, #4]\n\n /* Clear EXTI line configuration */\n temp = EXTI->IMR1;\n 8002806:\t6812 \tldr\tr2, [r2, #0]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\n 8002808:\t03f5 \tlsls\tr5, r6, #15\n {\n temp |= iocurrent;\n }\n EXTI->IMR1 = temp;\n 800280a:\t4d3e \tldr\tr5, [pc, #248]\t; (8002904 )\n temp &= ~(iocurrent);\n 800280c:\tbf54 \tite\tpl\n 800280e:\tea0c 0202 \tandpl.w\tr2, ip, r2\n temp |= iocurrent;\n 8002812:\tea4a 0202 \torrmi.w\tr2, sl, r2\n EXTI->IMR1 = temp;\n 8002816:\t602a \tstr\tr2, [r5, #0]\n }\n }\n\n position++;\n 8002818:\t3301 \tadds\tr3, #1\n while (((GPIO_Init->Pin) >> position) != 0U)\n 800281a:\tfa34 f203 \tlsrs.w\tr2, r4, r3\n 800281e:\tf47f af7f \tbne.w\t8002720 \n }\n}\n 8002822:\tb005 \tadd\tsp, #20\n 8002824:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n temp = GPIOx->OSPEEDR;\n 8002828:\tf8d0 8008 \tldr.w\tr8, [r0, #8]\n temp |= (GPIO_Init->Speed << (position * 2U));\n 800282c:\t68cf \tldr\tr7, [r1, #12]\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 800282e:\t2503 \tmovs\tr5, #3\n 8002830:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 8002834:\tea28 0805 \tbic.w\tr8, r8, r5\n temp |= (GPIO_Init->Speed << (position * 2U));\n 8002838:\tfa07 f90c \tlsl.w\tr9, r7, ip\n 800283c:\tea49 0808 \torr.w\tr8, r9, r8\n GPIOx->OSPEEDR = temp;\n 8002840:\tf8c0 8008 \tstr.w\tr8, [r0, #8]\n temp = GPIOx->OTYPER;\n 8002844:\tf8d0 8004 \tldr.w\tr8, [r0, #4]\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\n 8002848:\tf3c6 1900 \tubfx\tr9, r6, #4, #1\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\n 800284c:\tea28 080e \tbic.w\tr8, r8, lr\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\n 8002850:\tfa09 fe03 \tlsl.w\tlr, r9, r3\n 8002854:\tea4e 0e08 \torr.w\tlr, lr, r8\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8002858:\t43ed \tmvns\tr5, r5\n GPIOx->OTYPER = temp;\n 800285a:\tf8c0 e004 \tstr.w\tlr, [r0, #4]\n temp = GPIOx->PUPDR;\n 800285e:\tf8d0 800c \tldr.w\tr8, [r0, #12]\n temp |= ((GPIO_Init->Pull) << (position * 2U));\n 8002862:\t688f \tldr\tr7, [r1, #8]\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\n 8002864:\tea08 0805 \tand.w\tr8, r8, r5\n temp |= ((GPIO_Init->Pull) << (position * 2U));\n 8002868:\tfa07 fe0c \tlsl.w\tlr, r7, ip\n 800286c:\tea4e 0e08 \torr.w\tlr, lr, r8\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 8002870:\t2a02 \tcmp\tr2, #2\n GPIOx->PUPDR = temp;\n 8002872:\tf8c0 e00c \tstr.w\tlr, [r0, #12]\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 8002876:\td002 \tbeq.n\t800287e \n 8002878:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 800287c:\te763 \tb.n\t8002746 \n temp = GPIOx->AFR[position >> 3U];\n 800287e:\tea4f 08d3 \tmov.w\tr8, r3, lsr #3\n 8002882:\teb00 0888 \tadd.w\tr8, r0, r8, lsl #2\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 8002886:\tf003 0e07 \tand.w\tlr, r3, #7\n temp = GPIOx->AFR[position >> 3U];\n 800288a:\tf8d8 7020 \tldr.w\tr7, [r8, #32]\n 800288e:\t9701 \tstr\tr7, [sp, #4]\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 8002890:\t690f \tldr\tr7, [r1, #16]\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 8002892:\tea4f 0e8e \tmov.w\tlr, lr, lsl #2\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 8002896:\tfa07 f90e \tlsl.w\tr9, r7, lr\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 800289a:\t270f \tmovs\tr7, #15\n 800289c:\tfa07 fe0e \tlsl.w\tlr, r7, lr\n 80028a0:\t9f01 \tldr\tr7, [sp, #4]\n 80028a2:\tea27 0e0e \tbic.w\tlr, r7, lr\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 80028a6:\tea49 0e0e \torr.w\tlr, r9, lr\n GPIOx->AFR[position >> 3U] = temp;\n 80028aa:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 80028ae:\tf8c8 e020 \tstr.w\tlr, [r8, #32]\n 80028b2:\te748 \tb.n\t8002746 \n 80028b4:\t2503 \tmovs\tr5, #3\n 80028b6:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 80028ba:\t43ed \tmvns\tr5, r5\n 80028bc:\te7cf \tb.n\t800285e \n 80028be:\tf04f 0e03 \tmov.w\tlr, #3\n 80028c2:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80028c6:\t4315 \torrs\tr5, r2\n 80028c8:\te77d \tb.n\t80027c6 \n 80028ca:\tfa0b f202 \tlsl.w\tr2, fp, r2\n 80028ce:\t4315 \torrs\tr5, r2\n 80028d0:\te779 \tb.n\t80027c6 \n 80028d2:\tf04f 0e02 \tmov.w\tlr, #2\n 80028d6:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80028da:\t4315 \torrs\tr5, r2\n 80028dc:\te773 \tb.n\t80027c6 \n 80028de:\tf04f 0e04 \tmov.w\tlr, #4\n 80028e2:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80028e6:\t4315 \torrs\tr5, r2\n 80028e8:\te76d \tb.n\t80027c6 \n 80028ea:\tbf00 \tnop\n 80028ec:\t40021000 \t.word\t0x40021000\n 80028f0:\t48000400 \t.word\t0x48000400\n 80028f4:\t48000800 \t.word\t0x48000800\n 80028f8:\t48000c00 \t.word\t0x48000c00\n 80028fc:\t48001000 \t.word\t0x48001000\n 8002900:\t48001400 \t.word\t0x48001400\n 8002904:\t40010400 \t.word\t0x40010400\n\n08002908 :\n GPIO_PinState bitstatus;\n\n /* Check the parameters */\n assert_param(IS_GPIO_PIN(GPIO_Pin));\n\n if ((GPIOx->IDR & GPIO_Pin) != 0x00U)\n 8002908:\t6903 \tldr\tr3, [r0, #16]\n 800290a:\t4219 \ttst\tr1, r3\n else\n {\n bitstatus = GPIO_PIN_RESET;\n }\n return bitstatus;\n}\n 800290c:\tbf14 \tite\tne\n 800290e:\t2001 \tmovne\tr0, #1\n 8002910:\t2000 \tmoveq\tr0, #0\n 8002912:\t4770 \tbx\tlr\n\n08002914 :\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\n\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n {\n /* If current range is range 2 */\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002914:\t4a3b \tldr\tr2, [pc, #236]\t; (8002a04 )\n{\n 8002916:\tb410 \tpush\t{r4}\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002918:\t6813 \tldr\tr3, [r2, #0]\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n 800291a:\tb968 \tcbnz\tr0, 8002938 \n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 800291c:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 8002920:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n 8002924:\td014 \tbeq.n\t8002950 \n }\n /* If current range is range 1 normal or boost mode */\n else\n {\n /* Enable Range 1 Boost (no issue if bit already reset) */\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002926:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n 800292a:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 800292e:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n /* No need to wait for VOSF to be cleared for this transition */\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\n }\n\n return HAL_OK;\n}\n 8002932:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 8002936:\t4770 \tbx\tlr\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\n 8002938:\tf5b0 7f00 \tcmp.w\tr0, #512\t; 0x200\n 800293c:\td02f \tbeq.n\t800299e \n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\n 800293e:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 8002942:\tf443 6380 \torr.w\tr3, r3, #1024\t; 0x400\n 8002946:\t6013 \tstr\tr3, [r2, #0]\n return HAL_OK;\n 8002948:\t2000 \tmovs\tr0, #0\n}\n 800294a:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 800294e:\t4770 \tbx\tlr\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002950:\tf8d2 1080 \tldr.w\tr1, [r2, #128]\t; 0x80\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8002954:\t4b2c \tldr\tr3, [pc, #176]\t; (8002a08 )\n 8002956:\t482d \tldr\tr0, [pc, #180]\t; (8002a0c )\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002958:\tf421 7180 \tbic.w\tr1, r1, #256\t; 0x100\n 800295c:\tf8c2 1080 \tstr.w\tr1, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 8002960:\t6811 \tldr\tr1, [r2, #0]\n 8002962:\tf421 61c0 \tbic.w\tr1, r1, #1536\t; 0x600\n 8002966:\tf441 7100 \torr.w\tr1, r1, #512\t; 0x200\n 800296a:\t6011 \tstr\tr1, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 800296c:\t681c \tldr\tr4, [r3, #0]\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 800296e:\t6951 \tldr\tr1, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8002970:\t2332 \tmovs\tr3, #50\t; 0x32\n 8002972:\tfb03 f304 \tmul.w\tr3, r3, r4\n 8002976:\tfba0 0303 \tumull\tr0, r3, r0, r3\n 800297a:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 800297c:\t0548 \tlsls\tr0, r1, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 800297e:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8002982:\td506 \tbpl.n\t8002992 \n 8002984:\te000 \tb.n\t8002988 \n 8002986:\tb123 \tcbz\tr3, 8002992 \n 8002988:\t6951 \tldr\tr1, [r2, #20]\n 800298a:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 800298c:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8002990:\td4f9 \tbmi.n\t8002986 \n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\n 8002992:\t4b1c \tldr\tr3, [pc, #112]\t; (8002a04 )\n 8002994:\t695b \tldr\tr3, [r3, #20]\n 8002996:\t055c \tlsls\tr4, r3, #21\n 8002998:\td5d6 \tbpl.n\t8002948 \n return HAL_TIMEOUT;\n 800299a:\t2003 \tmovs\tr0, #3\n 800299c:\te7c9 \tb.n\t8002932 \n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 800299e:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 80029a2:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n 80029a6:\td009 \tbeq.n\t80029bc \n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80029a8:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n}\n 80029ac:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80029b0:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n return HAL_OK;\n 80029b4:\t2000 \tmovs\tr0, #0\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80029b6:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n}\n 80029ba:\t4770 \tbx\tlr\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80029bc:\tf8d2 1080 \tldr.w\tr1, [r2, #128]\t; 0x80\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80029c0:\t4b11 \tldr\tr3, [pc, #68]\t; (8002a08 )\n 80029c2:\t4812 \tldr\tr0, [pc, #72]\t; (8002a0c )\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80029c4:\tf441 7180 \torr.w\tr1, r1, #256\t; 0x100\n 80029c8:\tf8c2 1080 \tstr.w\tr1, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 80029cc:\t6811 \tldr\tr1, [r2, #0]\n 80029ce:\tf421 61c0 \tbic.w\tr1, r1, #1536\t; 0x600\n 80029d2:\tf441 7100 \torr.w\tr1, r1, #512\t; 0x200\n 80029d6:\t6011 \tstr\tr1, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80029d8:\t681c \tldr\tr4, [r3, #0]\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80029da:\t6951 \tldr\tr1, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80029dc:\t2332 \tmovs\tr3, #50\t; 0x32\n 80029de:\tfb03 f304 \tmul.w\tr3, r3, r4\n 80029e2:\tfba0 0303 \tumull\tr0, r3, r0, r3\n 80029e6:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80029e8:\t0548 \tlsls\tr0, r1, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80029ea:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80029ee:\td5d0 \tbpl.n\t8002992 \n 80029f0:\te001 \tb.n\t80029f6 \n 80029f2:\t2b00 \tcmp\tr3, #0\n 80029f4:\td0cd \tbeq.n\t8002992 \n 80029f6:\t6951 \tldr\tr1, [r2, #20]\n 80029f8:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 80029fa:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80029fe:\td5c8 \tbpl.n\t8002992 \n 8002a00:\te7f7 \tb.n\t80029f2 \n 8002a02:\tbf00 \tnop\n 8002a04:\t40007000 \t.word\t0x40007000\n 8002a08:\t20000804 \t.word\t0x20000804\n 8002a0c:\t431bde83 \t.word\t0x431bde83\n\n08002a10 :\n * @retval None\n */\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\n{\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\n 8002a10:\t4a02 \tldr\tr2, [pc, #8]\t; (8002a1c )\n 8002a12:\t6893 \tldr\tr3, [r2, #8]\n 8002a14:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n 8002a18:\t6093 \tstr\tr3, [r2, #8]\n}\n 8002a1a:\t4770 \tbx\tlr\n 8002a1c:\t40007000 \t.word\t0x40007000\n\n08002a20 :\n uint32_t tickstart;\n uint32_t temp_sysclksrc;\n uint32_t temp_pllckcfg;\n\n /* Check Null pointer */\n if (RCC_OscInitStruct == NULL)\n 8002a20:\t2800 \tcmp\tr0, #0\n 8002a22:\tf000 8200 \tbeq.w\t8002e26 \n{\n 8002a26:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\n\n /*------------------------------- HSE Configuration ------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 8002a2a:\t6803 \tldr\tr3, [r0, #0]\n 8002a2c:\t07d9 \tlsls\tr1, r3, #31\n{\n 8002a2e:\tb082 \tsub\tsp, #8\n 8002a30:\t4604 \tmov\tr4, r0\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 8002a32:\td52d \tbpl.n\t8002a90 \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\n\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8002a34:\t49af \tldr\tr1, [pc, #700]\t; (8002cf4 )\n 8002a36:\t688a \tldr\tr2, [r1, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002a38:\t68c9 \tldr\tr1, [r1, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8002a3a:\tf002 020c \tand.w\tr2, r2, #12\n\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 8002a3e:\t2a0c \tcmp\tr2, #12\n 8002a40:\tf000 8107 \tbeq.w\t8002c52 \n 8002a44:\t2a08 \tcmp\tr2, #8\n 8002a46:\tf000 8109 \tbeq.w\t8002c5c \n }\n }\n else\n {\n /* Set the new HSE configuration ---------------------------------------*/\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 8002a4a:\t6863 \tldr\tr3, [r4, #4]\n 8002a4c:\tf5b3 3f80 \tcmp.w\tr3, #65536\t; 0x10000\n 8002a50:\tf000 8177 \tbeq.w\t8002d42 \n 8002a54:\tf5b3 2fa0 \tcmp.w\tr3, #327680\t; 0x50000\n 8002a58:\tf000 81d8 \tbeq.w\t8002e0c \n 8002a5c:\t4da5 \tldr\tr5, [pc, #660]\t; (8002cf4 )\n 8002a5e:\t682a \tldr\tr2, [r5, #0]\n 8002a60:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 8002a64:\t602a \tstr\tr2, [r5, #0]\n 8002a66:\t682a \tldr\tr2, [r5, #0]\n 8002a68:\tf422 2280 \tbic.w\tr2, r2, #262144\t; 0x40000\n 8002a6c:\t602a \tstr\tr2, [r5, #0]\n\n /* Check the HSE State */\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 8002a6e:\t2b00 \tcmp\tr3, #0\n 8002a70:\tf040 816c \tbne.w\t8002d4c \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002a74:\tf7fe fde6 \tbl\t8001644 \n 8002a78:\t4606 \tmov\tr6, r0\n\n /* Wait till HSE is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 8002a7a:\te005 \tb.n\t8002a88 \n {\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 8002a7c:\tf7fe fde2 \tbl\t8001644 \n 8002a80:\t1b80 \tsubs\tr0, r0, r6\n 8002a82:\t2864 \tcmp\tr0, #100\t; 0x64\n 8002a84:\tf200 817f \tbhi.w\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 8002a88:\t682b \tldr\tr3, [r5, #0]\n 8002a8a:\t039f \tlsls\tr7, r3, #14\n 8002a8c:\td4f6 \tbmi.n\t8002a7c \n 8002a8e:\t6823 \tldr\tr3, [r4, #0]\n }\n }\n }\n }\n /*----------------------------- HSI Configuration --------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\n 8002a90:\t079e \tlsls\tr6, r3, #30\n 8002a92:\td528 \tbpl.n\t8002ae6 \n /* Check the parameters */\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\n\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8002a94:\t4a97 \tldr\tr2, [pc, #604]\t; (8002cf4 )\n 8002a96:\t6893 \tldr\tr3, [r2, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002a98:\t68d2 \tldr\tr2, [r2, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8002a9a:\tf003 030c \tand.w\tr3, r3, #12\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 8002a9e:\t2b0c \tcmp\tr3, #12\n 8002aa0:\tf000 8130 \tbeq.w\t8002d04 \n 8002aa4:\t2b04 \tcmp\tr3, #4\n 8002aa6:\tf000 8132 \tbeq.w\t8002d0e \n }\n }\n else\n {\n /* Check the HSI State */\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 8002aaa:\t68e3 \tldr\tr3, [r4, #12]\n {\n /* Enable the Internal High Speed oscillator (HSI). */\n __HAL_RCC_HSI_ENABLE();\n 8002aac:\t4d91 \tldr\tr5, [pc, #580]\t; (8002cf4 )\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 8002aae:\t2b00 \tcmp\tr3, #0\n 8002ab0:\tf000 815a \tbeq.w\t8002d68 \n __HAL_RCC_HSI_ENABLE();\n 8002ab4:\t682b \tldr\tr3, [r5, #0]\n 8002ab6:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8002aba:\t602b \tstr\tr3, [r5, #0]\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002abc:\tf7fe fdc2 \tbl\t8001644 \n 8002ac0:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI is ready */\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8002ac2:\te005 \tb.n\t8002ad0 \n {\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 8002ac4:\tf7fe fdbe \tbl\t8001644 \n 8002ac8:\t1b80 \tsubs\tr0, r0, r6\n 8002aca:\t2802 \tcmp\tr0, #2\n 8002acc:\tf200 815b \tbhi.w\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8002ad0:\t682b \tldr\tr3, [r5, #0]\n 8002ad2:\t0558 \tlsls\tr0, r3, #21\n 8002ad4:\td5f6 \tbpl.n\t8002ac4 \n return HAL_TIMEOUT;\n }\n }\n\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 8002ad6:\t686b \tldr\tr3, [r5, #4]\n 8002ad8:\t6922 \tldr\tr2, [r4, #16]\n 8002ada:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 8002ade:\tea43 6302 \torr.w\tr3, r3, r2, lsl #24\n 8002ae2:\t606b \tstr\tr3, [r5, #4]\n 8002ae4:\t6823 \tldr\tr3, [r4, #0]\n }\n }\n }\n }\n /*------------------------------ LSI Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 8002ae6:\t071a \tlsls\tr2, r3, #28\n 8002ae8:\td519 \tbpl.n\t8002b1e \n {\n /* Check the parameters */\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\n\n /* Check the LSI State */\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 8002aea:\t6963 \tldr\tr3, [r4, #20]\n {\n /* Enable the Internal Low Speed oscillator (LSI). */\n __HAL_RCC_LSI_ENABLE();\n 8002aec:\t4d81 \tldr\tr5, [pc, #516]\t; (8002cf4 )\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 8002aee:\t2b00 \tcmp\tr3, #0\n 8002af0:\tf000 809a \tbeq.w\t8002c28 \n __HAL_RCC_LSI_ENABLE();\n 8002af4:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002af8:\tf043 0301 \torr.w\tr3, r3, #1\n 8002afc:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002b00:\tf7fe fda0 \tbl\t8001644 \n 8002b04:\t4606 \tmov\tr6, r0\n\n /* Wait till LSI is ready */\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8002b06:\te005 \tb.n\t8002b14 \n {\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8002b08:\tf7fe fd9c \tbl\t8001644 \n 8002b0c:\t1b80 \tsubs\tr0, r0, r6\n 8002b0e:\t2802 \tcmp\tr0, #2\n 8002b10:\tf200 8139 \tbhi.w\t8002d86 \n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8002b14:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002b18:\t079b \tlsls\tr3, r3, #30\n 8002b1a:\td5f5 \tbpl.n\t8002b08 \n 8002b1c:\t6823 \tldr\tr3, [r4, #0]\n }\n }\n }\n }\n /*------------------------------ LSE Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\n 8002b1e:\t075e \tlsls\tr6, r3, #29\n 8002b20:\td541 \tbpl.n\t8002ba6 \n /* Check the parameters */\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\n\n /* Update LSE configuration in Backup Domain control register */\n /* Requires to enable write access to Backup Domain if necessary */\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\n 8002b22:\t4b74 \tldr\tr3, [pc, #464]\t; (8002cf4 )\n 8002b24:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8002b26:\t00d5 \tlsls\tr5, r2, #3\n 8002b28:\tf100 8131 \tbmi.w\t8002d8e \n {\n __HAL_RCC_PWR_CLK_ENABLE();\n 8002b2c:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8002b2e:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8002b32:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8002b34:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8002b36:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8002b3a:\t9301 \tstr\tr3, [sp, #4]\n 8002b3c:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 8002b3e:\t2501 \tmovs\tr5, #1\n }\n\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 8002b40:\t4e6d \tldr\tr6, [pc, #436]\t; (8002cf8 )\n 8002b42:\t6833 \tldr\tr3, [r6, #0]\n 8002b44:\t05d8 \tlsls\tr0, r3, #23\n 8002b46:\tf140 8150 \tbpl.w\t8002dea \n }\n }\n }\n\n /* Set the new LSE configuration -----------------------------------------*/\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 8002b4a:\t68a3 \tldr\tr3, [r4, #8]\n 8002b4c:\t2b01 \tcmp\tr3, #1\n 8002b4e:\tf000 8120 \tbeq.w\t8002d92 \n 8002b52:\t2b05 \tcmp\tr3, #5\n 8002b54:\tf000 8169 \tbeq.w\t8002e2a \n 8002b58:\t4e66 \tldr\tr6, [pc, #408]\t; (8002cf4 )\n 8002b5a:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 8002b5e:\tf022 0201 \tbic.w\tr2, r2, #1\n 8002b62:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n 8002b66:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 8002b6a:\tf022 0204 \tbic.w\tr2, r2, #4\n 8002b6e:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n\n /* Check the LSE State */\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8002b72:\t2b00 \tcmp\tr3, #0\n 8002b74:\tf040 8114 \tbne.w\t8002da0 \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002b78:\tf7fe fd64 \tbl\t8001644 \n\n /* Wait till LSE is disabled */\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8002b7c:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 8002b80:\t4607 \tmov\tr7, r0\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 8002b82:\te005 \tb.n\t8002b90 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8002b84:\tf7fe fd5e \tbl\t8001644 \n 8002b88:\t1bc0 \tsubs\tr0, r0, r7\n 8002b8a:\t4540 \tcmp\tr0, r8\n 8002b8c:\tf200 80fb \tbhi.w\t8002d86 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 8002b90:\tf8d6 3090 \tldr.w\tr3, [r6, #144]\t; 0x90\n 8002b94:\t079b \tlsls\tr3, r3, #30\n 8002b96:\td4f5 \tbmi.n\t8002b84 \n }\n }\n }\n\n /* Restore clock configuration if changed */\n if (pwrclkchanged == SET)\n 8002b98:\tb125 \tcbz\tr5, 8002ba4 \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 8002b9a:\t4a56 \tldr\tr2, [pc, #344]\t; (8002cf4 )\n 8002b9c:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 8002b9e:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 8002ba2:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n 8002ba4:\t6823 \tldr\tr3, [r4, #0]\n }\n }\n\n /*------------------------------ HSI48 Configuration -----------------------*/\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\n 8002ba6:\t069d \tlsls\tr5, r3, #26\n 8002ba8:\td518 \tbpl.n\t8002bdc \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\n\n /* Check the HSI48 State */\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 8002baa:\t69a3 \tldr\tr3, [r4, #24]\n {\n /* Enable the Internal Low Speed oscillator (HSI48). */\n __HAL_RCC_HSI48_ENABLE();\n 8002bac:\t4d51 \tldr\tr5, [pc, #324]\t; (8002cf4 )\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 8002bae:\t2b00 \tcmp\tr3, #0\n 8002bb0:\tf000 8107 \tbeq.w\t8002dc2 \n __HAL_RCC_HSI48_ENABLE();\n 8002bb4:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8002bb8:\tf043 0301 \torr.w\tr3, r3, #1\n 8002bbc:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002bc0:\tf7fe fd40 \tbl\t8001644 \n 8002bc4:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI48 is ready */\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 8002bc6:\te005 \tb.n\t8002bd4 \n {\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 8002bc8:\tf7fe fd3c \tbl\t8001644 \n 8002bcc:\t1b80 \tsubs\tr0, r0, r6\n 8002bce:\t2802 \tcmp\tr0, #2\n 8002bd0:\tf200 80d9 \tbhi.w\t8002d86 \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 8002bd4:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8002bd8:\t0798 \tlsls\tr0, r3, #30\n 8002bda:\td5f5 \tbpl.n\t8002bc8 \n\n /*-------------------------------- PLL Configuration -----------------------*/\n /* Check the parameters */\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\n\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\n 8002bdc:\t69e0 \tldr\tr0, [r4, #28]\n 8002bde:\t2800 \tcmp\tr0, #0\n 8002be0:\tf000 8084 \tbeq.w\t8002cec \n {\n /* Check if the PLL is used as system clock or not */\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\n 8002be4:\t4d43 \tldr\tr5, [pc, #268]\t; (8002cf4 )\n 8002be6:\t68ab \tldr\tr3, [r5, #8]\n 8002be8:\tf003 030c \tand.w\tr3, r3, #12\n 8002bec:\t2b0c \tcmp\tr3, #12\n 8002bee:\tf000 812a \tbeq.w\t8002e46 \n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\n\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n 8002bf2:\t682b \tldr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 8002bf4:\t2802 \tcmp\tr0, #2\n __HAL_RCC_PLL_DISABLE();\n 8002bf6:\tf023 7380 \tbic.w\tr3, r3, #16777216\t; 0x1000000\n 8002bfa:\t602b \tstr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 8002bfc:\td03b \tbeq.n\t8002c76 \n {\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002bfe:\tf7fe fd21 \tbl\t8001644 \n\n /* Wait till PLL is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002c02:\t462c \tmov\tr4, r5\n tickstart = HAL_GetTick();\n 8002c04:\t4605 \tmov\tr5, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002c06:\te005 \tb.n\t8002c14 \n {\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 8002c08:\tf7fe fd1c \tbl\t8001644 \n 8002c0c:\t1b40 \tsubs\tr0, r0, r5\n 8002c0e:\t2802 \tcmp\tr0, #2\n 8002c10:\tf200 80b9 \tbhi.w\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002c14:\t6823 \tldr\tr3, [r4, #0]\n 8002c16:\tf013 7300 \tands.w\tr3, r3, #33554432\t; 0x2000000\n 8002c1a:\td1f5 \tbne.n\t8002c08 \n return HAL_TIMEOUT;\n }\n }\n\n /* Unselect PLL clock source and disable outputs to save power */\n RCC->PLLCFGR &= ~(RCC_PLLCFGR_PLLSRC | RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\n 8002c1c:\t68e1 \tldr\tr1, [r4, #12]\n 8002c1e:\t4a37 \tldr\tr2, [pc, #220]\t; (8002cfc )\n 8002c20:\t400a \tands\tr2, r1\n }\n }\n }\n }\n\n return HAL_OK;\n 8002c22:\t4618 \tmov\tr0, r3\n RCC->PLLCFGR &= ~(RCC_PLLCFGR_PLLSRC | RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\n 8002c24:\t60e2 \tstr\tr2, [r4, #12]\n 8002c26:\te062 \tb.n\t8002cee \n __HAL_RCC_LSI_DISABLE();\n 8002c28:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002c2c:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002c30:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n tickstart = HAL_GetTick();\n 8002c34:\tf7fe fd06 \tbl\t8001644 \n 8002c38:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 8002c3a:\te005 \tb.n\t8002c48 \n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8002c3c:\tf7fe fd02 \tbl\t8001644 \n 8002c40:\t1b80 \tsubs\tr0, r0, r6\n 8002c42:\t2802 \tcmp\tr0, #2\n 8002c44:\tf200 809f \tbhi.w\t8002d86 \n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 8002c48:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002c4c:\t079f \tlsls\tr7, r3, #30\n 8002c4e:\td4f5 \tbmi.n\t8002c3c \n 8002c50:\te764 \tb.n\t8002b1c \n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002c52:\tf001 0103 \tand.w\tr1, r1, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 8002c56:\t2903 \tcmp\tr1, #3\n 8002c58:\tf47f aef7 \tbne.w\t8002a4a \n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\n 8002c5c:\t4a25 \tldr\tr2, [pc, #148]\t; (8002cf4 )\n 8002c5e:\t6812 \tldr\tr2, [r2, #0]\n 8002c60:\t0392 \tlsls\tr2, r2, #14\n 8002c62:\tf57f af15 \tbpl.w\t8002a90 \n 8002c66:\t6862 \tldr\tr2, [r4, #4]\n 8002c68:\t2a00 \tcmp\tr2, #0\n 8002c6a:\tf47f af11 \tbne.w\t8002a90 \n return HAL_ERROR;\n 8002c6e:\t2001 \tmovs\tr0, #1\n}\n 8002c70:\tb002 \tadd\tsp, #8\n 8002c72:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tickstart = HAL_GetTick();\n 8002c76:\tf7fe fce5 \tbl\t8001644 \n 8002c7a:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002c7c:\te004 \tb.n\t8002c88 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 8002c7e:\tf7fe fce1 \tbl\t8001644 \n 8002c82:\t1b80 \tsubs\tr0, r0, r6\n 8002c84:\t2802 \tcmp\tr0, #2\n 8002c86:\td87e \tbhi.n\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002c88:\t682b \tldr\tr3, [r5, #0]\n 8002c8a:\t019a \tlsls\tr2, r3, #6\n 8002c8c:\td4f7 \tbmi.n\t8002c7e \n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\n 8002c8e:\t68e9 \tldr\tr1, [r5, #12]\n 8002c90:\t4b1b \tldr\tr3, [pc, #108]\t; (8002d00 )\n 8002c92:\t6a22 \tldr\tr2, [r4, #32]\n 8002c94:\t6aa7 \tldr\tr7, [r4, #40]\t; 0x28\n 8002c96:\t6ae6 \tldr\tr6, [r4, #44]\t; 0x2c\n 8002c98:\t6a60 \tldr\tr0, [r4, #36]\t; 0x24\n 8002c9a:\t400b \tands\tr3, r1\n 8002c9c:\t4313 \torrs\tr3, r2\n 8002c9e:\te9d4 120c \tldrd\tr1, r2, [r4, #48]\t; 0x30\n 8002ca2:\tea43 2307 \torr.w\tr3, r3, r7, lsl #8\n 8002ca6:\tea43 63c6 \torr.w\tr3, r3, r6, lsl #27\n 8002caa:\t3801 \tsubs\tr0, #1\n 8002cac:\t0849 \tlsrs\tr1, r1, #1\n 8002cae:\tea43 1300 \torr.w\tr3, r3, r0, lsl #4\n 8002cb2:\t3901 \tsubs\tr1, #1\n 8002cb4:\t0852 \tlsrs\tr2, r2, #1\n 8002cb6:\tea43 5341 \torr.w\tr3, r3, r1, lsl #21\n 8002cba:\t3a01 \tsubs\tr2, #1\n 8002cbc:\tea43 6342 \torr.w\tr3, r3, r2, lsl #25\n 8002cc0:\t60eb \tstr\tr3, [r5, #12]\n __HAL_RCC_PLL_ENABLE();\n 8002cc2:\t682b \tldr\tr3, [r5, #0]\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8002cc4:\t4e0b \tldr\tr6, [pc, #44]\t; (8002cf4 )\n __HAL_RCC_PLL_ENABLE();\n 8002cc6:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 8002cca:\t602b \tstr\tr3, [r5, #0]\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\n 8002ccc:\t68eb \tldr\tr3, [r5, #12]\n 8002cce:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 8002cd2:\t60eb \tstr\tr3, [r5, #12]\n tickstart = HAL_GetTick();\n 8002cd4:\tf7fe fcb6 \tbl\t8001644 \n 8002cd8:\t4604 \tmov\tr4, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8002cda:\te004 \tb.n\t8002ce6 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 8002cdc:\tf7fe fcb2 \tbl\t8001644 \n 8002ce0:\t1b00 \tsubs\tr0, r0, r4\n 8002ce2:\t2802 \tcmp\tr0, #2\n 8002ce4:\td84f \tbhi.n\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8002ce6:\t6833 \tldr\tr3, [r6, #0]\n 8002ce8:\t019b \tlsls\tr3, r3, #6\n 8002cea:\td5f7 \tbpl.n\t8002cdc \n return HAL_OK;\n 8002cec:\t2000 \tmovs\tr0, #0\n}\n 8002cee:\tb002 \tadd\tsp, #8\n 8002cf0:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 8002cf4:\t40021000 \t.word\t0x40021000\n 8002cf8:\t40007000 \t.word\t0x40007000\n 8002cfc:\tfeeefffc \t.word\t0xfeeefffc\n 8002d00:\t019f800c \t.word\t0x019f800c\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002d04:\tf002 0203 \tand.w\tr2, r2, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 8002d08:\t2a02 \tcmp\tr2, #2\n 8002d0a:\tf47f aece \tbne.w\t8002aaa \n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\n 8002d0e:\t4b68 \tldr\tr3, [pc, #416]\t; (8002eb0 )\n 8002d10:\t681b \tldr\tr3, [r3, #0]\n 8002d12:\t055d \tlsls\tr5, r3, #21\n 8002d14:\td502 \tbpl.n\t8002d1c \n 8002d16:\t68e3 \tldr\tr3, [r4, #12]\n 8002d18:\t2b00 \tcmp\tr3, #0\n 8002d1a:\td0a8 \tbeq.n\t8002c6e \n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 8002d1c:\t4a64 \tldr\tr2, [pc, #400]\t; (8002eb0 )\n 8002d1e:\t6920 \tldr\tr0, [r4, #16]\n 8002d20:\t6853 \tldr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 8002d22:\t4964 \tldr\tr1, [pc, #400]\t; (8002eb4 )\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 8002d24:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 8002d28:\tea43 6300 \torr.w\tr3, r3, r0, lsl #24\n 8002d2c:\t6053 \tstr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 8002d2e:\t6808 \tldr\tr0, [r1, #0]\n 8002d30:\tf7fe fc46 \tbl\t80015c0 \n 8002d34:\t2800 \tcmp\tr0, #0\n 8002d36:\td19a \tbne.n\t8002c6e \n 8002d38:\t6823 \tldr\tr3, [r4, #0]\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 8002d3a:\t071a \tlsls\tr2, r3, #28\n 8002d3c:\tf57f aeef \tbpl.w\t8002b1e \n 8002d40:\te6d3 \tb.n\t8002aea \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 8002d42:\t4a5b \tldr\tr2, [pc, #364]\t; (8002eb0 )\n 8002d44:\t6813 \tldr\tr3, [r2, #0]\n 8002d46:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 8002d4a:\t6013 \tstr\tr3, [r2, #0]\n tickstart = HAL_GetTick();\n 8002d4c:\tf7fe fc7a \tbl\t8001644 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002d50:\t4e57 \tldr\tr6, [pc, #348]\t; (8002eb0 )\n tickstart = HAL_GetTick();\n 8002d52:\t4605 \tmov\tr5, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002d54:\te004 \tb.n\t8002d60 \n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 8002d56:\tf7fe fc75 \tbl\t8001644 \n 8002d5a:\t1b40 \tsubs\tr0, r0, r5\n 8002d5c:\t2864 \tcmp\tr0, #100\t; 0x64\n 8002d5e:\td812 \tbhi.n\t8002d86 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002d60:\t6833 \tldr\tr3, [r6, #0]\n 8002d62:\t039b \tlsls\tr3, r3, #14\n 8002d64:\td5f7 \tbpl.n\t8002d56 \n 8002d66:\te692 \tb.n\t8002a8e \n __HAL_RCC_HSI_DISABLE();\n 8002d68:\t682b \tldr\tr3, [r5, #0]\n 8002d6a:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8002d6e:\t602b \tstr\tr3, [r5, #0]\n tickstart = HAL_GetTick();\n 8002d70:\tf7fe fc68 \tbl\t8001644 \n 8002d74:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\n 8002d76:\t682b \tldr\tr3, [r5, #0]\n 8002d78:\t0559 \tlsls\tr1, r3, #21\n 8002d7a:\td5dd \tbpl.n\t8002d38 \n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 8002d7c:\tf7fe fc62 \tbl\t8001644 \n 8002d80:\t1b80 \tsubs\tr0, r0, r6\n 8002d82:\t2802 \tcmp\tr0, #2\n 8002d84:\td9f7 \tbls.n\t8002d76 \n return HAL_TIMEOUT;\n 8002d86:\t2003 \tmovs\tr0, #3\n}\n 8002d88:\tb002 \tadd\tsp, #8\n 8002d8a:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n FlagStatus pwrclkchanged = RESET;\n 8002d8e:\t2500 \tmovs\tr5, #0\n 8002d90:\te6d6 \tb.n\t8002b40 \n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 8002d92:\t4a47 \tldr\tr2, [pc, #284]\t; (8002eb0 )\n 8002d94:\tf8d2 3090 \tldr.w\tr3, [r2, #144]\t; 0x90\n 8002d98:\tf043 0301 \torr.w\tr3, r3, #1\n 8002d9c:\tf8c2 3090 \tstr.w\tr3, [r2, #144]\t; 0x90\n tickstart = HAL_GetTick();\n 8002da0:\tf7fe fc50 \tbl\t8001644 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8002da4:\t4f42 \tldr\tr7, [pc, #264]\t; (8002eb0 )\n tickstart = HAL_GetTick();\n 8002da6:\t4606 \tmov\tr6, r0\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8002da8:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8002dac:\te004 \tb.n\t8002db8 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8002dae:\tf7fe fc49 \tbl\t8001644 \n 8002db2:\t1b80 \tsubs\tr0, r0, r6\n 8002db4:\t4540 \tcmp\tr0, r8\n 8002db6:\td8e6 \tbhi.n\t8002d86 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8002db8:\tf8d7 3090 \tldr.w\tr3, [r7, #144]\t; 0x90\n 8002dbc:\t079a \tlsls\tr2, r3, #30\n 8002dbe:\td5f6 \tbpl.n\t8002dae \n 8002dc0:\te6ea \tb.n\t8002b98 \n __HAL_RCC_HSI48_DISABLE();\n 8002dc2:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8002dc6:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002dca:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n tickstart = HAL_GetTick();\n 8002dce:\tf7fe fc39 \tbl\t8001644 \n 8002dd2:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 8002dd4:\te004 \tb.n\t8002de0 \n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 8002dd6:\tf7fe fc35 \tbl\t8001644 \n 8002dda:\t1b80 \tsubs\tr0, r0, r6\n 8002ddc:\t2802 \tcmp\tr0, #2\n 8002dde:\td8d2 \tbhi.n\t8002d86 \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 8002de0:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8002de4:\t0799 \tlsls\tr1, r3, #30\n 8002de6:\td4f6 \tbmi.n\t8002dd6 \n 8002de8:\te6f8 \tb.n\t8002bdc \n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 8002dea:\t6833 \tldr\tr3, [r6, #0]\n 8002dec:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8002df0:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 8002df2:\tf7fe fc27 \tbl\t8001644 \n 8002df6:\t4607 \tmov\tr7, r0\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 8002df8:\t6833 \tldr\tr3, [r6, #0]\n 8002dfa:\t05d9 \tlsls\tr1, r3, #23\n 8002dfc:\tf53f aea5 \tbmi.w\t8002b4a \n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 8002e00:\tf7fe fc20 \tbl\t8001644 \n 8002e04:\t1bc0 \tsubs\tr0, r0, r7\n 8002e06:\t2802 \tcmp\tr0, #2\n 8002e08:\td9f6 \tbls.n\t8002df8 \n 8002e0a:\te7bc \tb.n\t8002d86 \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 8002e0c:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 8002e10:\tf5a3 333c \tsub.w\tr3, r3, #192512\t; 0x2f000\n 8002e14:\t681a \tldr\tr2, [r3, #0]\n 8002e16:\tf442 2280 \torr.w\tr2, r2, #262144\t; 0x40000\n 8002e1a:\t601a \tstr\tr2, [r3, #0]\n 8002e1c:\t681a \tldr\tr2, [r3, #0]\n 8002e1e:\tf442 3280 \torr.w\tr2, r2, #65536\t; 0x10000\n 8002e22:\t601a \tstr\tr2, [r3, #0]\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 8002e24:\te792 \tb.n\t8002d4c \n return HAL_ERROR;\n 8002e26:\t2001 \tmovs\tr0, #1\n}\n 8002e28:\t4770 \tbx\tlr\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 8002e2a:\t4b21 \tldr\tr3, [pc, #132]\t; (8002eb0 )\n 8002e2c:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 8002e30:\tf042 0204 \torr.w\tr2, r2, #4\n 8002e34:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n 8002e38:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 8002e3c:\tf042 0201 \torr.w\tr2, r2, #1\n 8002e40:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8002e44:\te7ac \tb.n\t8002da0 \n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\n 8002e46:\t2801 \tcmp\tr0, #1\n 8002e48:\tf43f af51 \tbeq.w\t8002cee \n temp_pllckcfg = RCC->PLLCFGR;\n 8002e4c:\t68eb \tldr\tr3, [r5, #12]\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 8002e4e:\t6a22 \tldr\tr2, [r4, #32]\n 8002e50:\tf003 0103 \tand.w\tr1, r3, #3\n 8002e54:\t4291 \tcmp\tr1, r2\n 8002e56:\tf47f af0a \tbne.w\t8002c6e \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 8002e5a:\t6a61 \tldr\tr1, [r4, #36]\t; 0x24\n 8002e5c:\tf003 02f0 \tand.w\tr2, r3, #240\t; 0xf0\n 8002e60:\t3901 \tsubs\tr1, #1\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 8002e62:\tebb2 1f01 \tcmp.w\tr2, r1, lsl #4\n 8002e66:\tf47f af02 \tbne.w\t8002c6e \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 8002e6a:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 8002e6c:\tf403 42fe \tand.w\tr2, r3, #32512\t; 0x7f00\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 8002e70:\tebb2 2f01 \tcmp.w\tr2, r1, lsl #8\n 8002e74:\tf47f aefb \tbne.w\t8002c6e \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 8002e78:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 8002e7a:\tf003 4278 \tand.w\tr2, r3, #4160749568\t; 0xf8000000\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 8002e7e:\tebb2 6fc1 \tcmp.w\tr2, r1, lsl #27\n 8002e82:\tf47f aef4 \tbne.w\t8002c6e \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 8002e86:\t6b22 \tldr\tr2, [r4, #48]\t; 0x30\n 8002e88:\t0852 \tlsrs\tr2, r2, #1\n 8002e8a:\t3a01 \tsubs\tr2, #1\n 8002e8c:\tf403 01c0 \tand.w\tr1, r3, #6291456\t; 0x600000\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 8002e90:\tebb1 5f42 \tcmp.w\tr1, r2, lsl #21\n 8002e94:\tf47f aeeb \tbne.w\t8002c6e \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\n 8002e98:\t6b62 \tldr\tr2, [r4, #52]\t; 0x34\n 8002e9a:\t0852 \tlsrs\tr2, r2, #1\n 8002e9c:\t3a01 \tsubs\tr2, #1\n 8002e9e:\tf003 63c0 \tand.w\tr3, r3, #100663296\t; 0x6000000\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 8002ea2:\tebb3 6f42 \tcmp.w\tr3, r2, lsl #25\n return HAL_ERROR;\n 8002ea6:\tbf14 \tite\tne\n 8002ea8:\t2001 \tmovne\tr0, #1\n 8002eaa:\t2000 \tmoveq\tr0, #0\n 8002eac:\te71f \tb.n\t8002cee \n 8002eae:\tbf00 \tnop\n 8002eb0:\t40021000 \t.word\t0x40021000\n 8002eb4:\t2000080c \t.word\t0x2000080c\n\n08002eb8 :\nuint32_t HAL_RCC_GetSysClockFreq(void)\n{\n uint32_t pllvco, pllsource, pllr, pllm;\n uint32_t sysclockfreq;\n\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\n 8002eb8:\t4b18 \tldr\tr3, [pc, #96]\t; (8002f1c )\n 8002eba:\t689a \tldr\tr2, [r3, #8]\n 8002ebc:\tf002 020c \tand.w\tr2, r2, #12\n 8002ec0:\t2a04 \tcmp\tr2, #4\n 8002ec2:\td027 \tbeq.n\t8002f14 \n {\n /* HSI used as system clock source */\n sysclockfreq = HSI_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\n 8002ec4:\t689a \tldr\tr2, [r3, #8]\n 8002ec6:\tf002 020c \tand.w\tr2, r2, #12\n 8002eca:\t2a08 \tcmp\tr2, #8\n 8002ecc:\td024 \tbeq.n\t8002f18 \n {\n /* HSE used as system clock source */\n sysclockfreq = HSE_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\n 8002ece:\t689a \tldr\tr2, [r3, #8]\n 8002ed0:\tf002 020c \tand.w\tr2, r2, #12\n 8002ed4:\t2a0c \tcmp\tr2, #12\n 8002ed6:\td001 \tbeq.n\t8002edc \n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n sysclockfreq = pllvco/pllr;\n }\n else\n {\n sysclockfreq = 0U;\n 8002ed8:\t2000 \tmovs\tr0, #0\n }\n\n return sysclockfreq;\n}\n 8002eda:\t4770 \tbx\tlr\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 8002edc:\t68d9 \tldr\tr1, [r3, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8002ede:\t68d8 \tldr\tr0, [r3, #12]\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002ee0:\t68db \tldr\tr3, [r3, #12]\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 8002ee2:\tf001 0103 \tand.w\tr1, r1, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8002ee6:\tf3c0 1003 \tubfx\tr0, r0, #4, #4\n switch (pllsource)\n 8002eea:\t2903 \tcmp\tr1, #3\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002eec:\tf3c3 2306 \tubfx\tr3, r3, #8, #7\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8002ef0:\tf100 0201 \tadd.w\tr2, r0, #1\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002ef4:\tbf0c \tite\teq\n 8002ef6:\t480a \tldreq\tr0, [pc, #40]\t; (8002f20 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002ef8:\t480a \tldrne\tr0, [pc, #40]\t; (8002f24 )\n 8002efa:\tfbb0 f0f2 \tudiv\tr0, r0, r2\n 8002efe:\tfb00 f003 \tmul.w\tr0, r0, r3\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 8002f02:\t4b06 \tldr\tr3, [pc, #24]\t; (8002f1c )\n 8002f04:\t68db \tldr\tr3, [r3, #12]\n 8002f06:\tf3c3 6341 \tubfx\tr3, r3, #25, #2\n 8002f0a:\t3301 \tadds\tr3, #1\n 8002f0c:\t005b \tlsls\tr3, r3, #1\n sysclockfreq = pllvco/pllr;\n 8002f0e:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n return sysclockfreq;\n 8002f12:\t4770 \tbx\tlr\n sysclockfreq = HSI_VALUE;\n 8002f14:\t4803 \tldr\tr0, [pc, #12]\t; (8002f24 )\n 8002f16:\t4770 \tbx\tlr\n sysclockfreq = HSE_VALUE;\n 8002f18:\t4801 \tldr\tr0, [pc, #4]\t; (8002f20 )\n 8002f1a:\t4770 \tbx\tlr\n 8002f1c:\t40021000 \t.word\t0x40021000\n 8002f20:\t007a1200 \t.word\t0x007a1200\n 8002f24:\t00f42400 \t.word\t0x00f42400\n\n08002f28 :\n if (RCC_ClkInitStruct == NULL)\n 8002f28:\t2800 \tcmp\tr0, #0\n 8002f2a:\tf000 80ef \tbeq.w\t800310c \n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 8002f2e:\t4a7f \tldr\tr2, [pc, #508]\t; (800312c )\n{\n 8002f30:\te92d 43f8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 8002f34:\t6813 \tldr\tr3, [r2, #0]\n 8002f36:\tf003 030f \tand.w\tr3, r3, #15\n 8002f3a:\t428b \tcmp\tr3, r1\n 8002f3c:\t460d \tmov\tr5, r1\n 8002f3e:\t4604 \tmov\tr4, r0\n 8002f40:\td20c \tbcs.n\t8002f5c \n __HAL_FLASH_SET_LATENCY(FLatency);\n 8002f42:\t6813 \tldr\tr3, [r2, #0]\n 8002f44:\tf023 030f \tbic.w\tr3, r3, #15\n 8002f48:\t430b \torrs\tr3, r1\n 8002f4a:\t6013 \tstr\tr3, [r2, #0]\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\n 8002f4c:\t6813 \tldr\tr3, [r2, #0]\n 8002f4e:\tf003 030f \tand.w\tr3, r3, #15\n 8002f52:\t428b \tcmp\tr3, r1\n 8002f54:\td002 \tbeq.n\t8002f5c \n return HAL_ERROR;\n 8002f56:\t2001 \tmovs\tr0, #1\n}\n 8002f58:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\n 8002f5c:\t6823 \tldr\tr3, [r4, #0]\n 8002f5e:\t07de \tlsls\tr6, r3, #31\n 8002f60:\td563 \tbpl.n\t800302a \n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\n 8002f62:\t6862 \tldr\tr2, [r4, #4]\n 8002f64:\t2a03 \tcmp\tr2, #3\n 8002f66:\tf000 809a \tbeq.w\t800309e \n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002f6a:\t4b71 \tldr\tr3, [pc, #452]\t; (8003130 )\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 8002f6c:\t2a02 \tcmp\tr2, #2\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002f6e:\t681b \tldr\tr3, [r3, #0]\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 8002f70:\tf000 8091 \tbeq.w\t8003096 \n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8002f74:\t055b \tlsls\tr3, r3, #21\n 8002f76:\td5ee \tbpl.n\t8002f56 \n pllfreq = HAL_RCC_GetSysClockFreq();\n 8002f78:\tf7ff ff9e \tbl\t8002eb8 \n if(pllfreq > 80000000U)\n 8002f7c:\t4b6d \tldr\tr3, [pc, #436]\t; (8003134 )\n 8002f7e:\t4298 \tcmp\tr0, r3\n 8002f80:\tf200 80c6 \tbhi.w\t8003110 \n 8002f84:\t6862 \tldr\tr2, [r4, #4]\n uint32_t hpre = RCC_SYSCLK_DIV1;\n 8002f86:\tf04f 0900 \tmov.w\tr9, #0\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\n 8002f8a:\t4e69 \tldr\tr6, [pc, #420]\t; (8003130 )\n 8002f8c:\t68b3 \tldr\tr3, [r6, #8]\n 8002f8e:\tf023 0303 \tbic.w\tr3, r3, #3\n 8002f92:\t431a \torrs\tr2, r3\n 8002f94:\t60b2 \tstr\tr2, [r6, #8]\n tickstart = HAL_GetTick();\n 8002f96:\tf7fe fb55 \tbl\t8001644 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 8002f9a:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 8002f9e:\t4607 \tmov\tr7, r0\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 8002fa0:\te004 \tb.n\t8002fac \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 8002fa2:\tf7fe fb4f \tbl\t8001644 \n 8002fa6:\t1bc0 \tsubs\tr0, r0, r7\n 8002fa8:\t4540 \tcmp\tr0, r8\n 8002faa:\td871 \tbhi.n\t8003090 \n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 8002fac:\t68b3 \tldr\tr3, [r6, #8]\n 8002fae:\t6862 \tldr\tr2, [r4, #4]\n 8002fb0:\tf003 030c \tand.w\tr3, r3, #12\n 8002fb4:\tebb3 0f82 \tcmp.w\tr3, r2, lsl #2\n 8002fb8:\td1f3 \tbne.n\t8002fa2 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 8002fba:\t6823 \tldr\tr3, [r4, #0]\n 8002fbc:\t079f \tlsls\tr7, r3, #30\n 8002fbe:\td436 \tbmi.n\t800302e \n if(hpre == RCC_SYSCLK_DIV2)\n 8002fc0:\tf1b9 0f80 \tcmp.w\tr9, #128\t; 0x80\n 8002fc4:\td103 \tbne.n\t8002fce \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\n 8002fc6:\t68b3 \tldr\tr3, [r6, #8]\n 8002fc8:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 8002fcc:\t60b3 \tstr\tr3, [r6, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 8002fce:\t4e57 \tldr\tr6, [pc, #348]\t; (800312c )\n 8002fd0:\t6833 \tldr\tr3, [r6, #0]\n 8002fd2:\tf003 030f \tand.w\tr3, r3, #15\n 8002fd6:\t42ab \tcmp\tr3, r5\n 8002fd8:\td846 \tbhi.n\t8003068 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 8002fda:\t6823 \tldr\tr3, [r4, #0]\n 8002fdc:\t075a \tlsls\tr2, r3, #29\n 8002fde:\td506 \tbpl.n\t8002fee \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\n 8002fe0:\t4953 \tldr\tr1, [pc, #332]\t; (8003130 )\n 8002fe2:\t68e0 \tldr\tr0, [r4, #12]\n 8002fe4:\t688a \tldr\tr2, [r1, #8]\n 8002fe6:\tf422 62e0 \tbic.w\tr2, r2, #1792\t; 0x700\n 8002fea:\t4302 \torrs\tr2, r0\n 8002fec:\t608a \tstr\tr2, [r1, #8]\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 8002fee:\t071b \tlsls\tr3, r3, #28\n 8002ff0:\td507 \tbpl.n\t8003002 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\n 8002ff2:\t4a4f \tldr\tr2, [pc, #316]\t; (8003130 )\n 8002ff4:\t6921 \tldr\tr1, [r4, #16]\n 8002ff6:\t6893 \tldr\tr3, [r2, #8]\n 8002ff8:\tf423 5360 \tbic.w\tr3, r3, #14336\t; 0x3800\n 8002ffc:\tea43 03c1 \torr.w\tr3, r3, r1, lsl #3\n 8003000:\t6093 \tstr\tr3, [r2, #8]\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 8003002:\tf7ff ff59 \tbl\t8002eb8 \n 8003006:\t4a4a \tldr\tr2, [pc, #296]\t; (8003130 )\n 8003008:\t4c4b \tldr\tr4, [pc, #300]\t; (8003138 )\n 800300a:\t6892 \tldr\tr2, [r2, #8]\n 800300c:\t494b \tldr\tr1, [pc, #300]\t; (800313c )\n 800300e:\tf3c2 1203 \tubfx\tr2, r2, #4, #4\n 8003012:\t4603 \tmov\tr3, r0\n 8003014:\t5ca2 \tldrb\tr2, [r4, r2]\n return HAL_InitTick(uwTickPrio);\n 8003016:\t484a \tldr\tr0, [pc, #296]\t; (8003140 )\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 8003018:\tf002 021f \tand.w\tr2, r2, #31\n 800301c:\t40d3 \tlsrs\tr3, r2\n 800301e:\t600b \tstr\tr3, [r1, #0]\n return HAL_InitTick(uwTickPrio);\n 8003020:\t6800 \tldr\tr0, [r0, #0]\n}\n 8003022:\te8bd 43f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n return HAL_InitTick(uwTickPrio);\n 8003026:\tf7fe bacb \tb.w\t80015c0 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 800302a:\t0798 \tlsls\tr0, r3, #30\n 800302c:\td5cf \tbpl.n\t8002fce \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 800302e:\t0758 \tlsls\tr0, r3, #29\n 8003030:\td504 \tbpl.n\t800303c \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\n 8003032:\t493f \tldr\tr1, [pc, #252]\t; (8003130 )\n 8003034:\t688a \tldr\tr2, [r1, #8]\n 8003036:\tf442 62e0 \torr.w\tr2, r2, #1792\t; 0x700\n 800303a:\t608a \tstr\tr2, [r1, #8]\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 800303c:\t0719 \tlsls\tr1, r3, #28\n 800303e:\td506 \tbpl.n\t800304e \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\n 8003040:\t4a3b \tldr\tr2, [pc, #236]\t; (8003130 )\n 8003042:\t6893 \tldr\tr3, [r2, #8]\n 8003044:\tf423 537c \tbic.w\tr3, r3, #16128\t; 0x3f00\n 8003048:\tf443 63e0 \torr.w\tr3, r3, #1792\t; 0x700\n 800304c:\t6093 \tstr\tr3, [r2, #8]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 800304e:\t4a38 \tldr\tr2, [pc, #224]\t; (8003130 )\n 8003050:\t68a1 \tldr\tr1, [r4, #8]\n 8003052:\t6893 \tldr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 8003054:\t4e35 \tldr\tr6, [pc, #212]\t; (800312c )\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 8003056:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 800305a:\t430b \torrs\tr3, r1\n 800305c:\t6093 \tstr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 800305e:\t6833 \tldr\tr3, [r6, #0]\n 8003060:\tf003 030f \tand.w\tr3, r3, #15\n 8003064:\t42ab \tcmp\tr3, r5\n 8003066:\td9b8 \tbls.n\t8002fda \n __HAL_FLASH_SET_LATENCY(FLatency);\n 8003068:\t6833 \tldr\tr3, [r6, #0]\n 800306a:\tf023 030f \tbic.w\tr3, r3, #15\n 800306e:\t432b \torrs\tr3, r5\n 8003070:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 8003072:\tf7fe fae7 \tbl\t8001644 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 8003076:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 800307a:\t4607 \tmov\tr7, r0\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\n 800307c:\t6833 \tldr\tr3, [r6, #0]\n 800307e:\tf003 030f \tand.w\tr3, r3, #15\n 8003082:\t42ab \tcmp\tr3, r5\n 8003084:\td0a9 \tbeq.n\t8002fda \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 8003086:\tf7fe fadd \tbl\t8001644 \n 800308a:\t1bc0 \tsubs\tr0, r0, r7\n 800308c:\t4540 \tcmp\tr0, r8\n 800308e:\td9f5 \tbls.n\t800307c \n return HAL_TIMEOUT;\n 8003090:\t2003 \tmovs\tr0, #3\n}\n 8003092:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8003096:\t039a \tlsls\tr2, r3, #14\n 8003098:\tf53f af6e \tbmi.w\t8002f78 \n 800309c:\te75b \tb.n\t8002f56 \n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 800309e:\t4824 \tldr\tr0, [pc, #144]\t; (8003130 )\n 80030a0:\t6801 \tldr\tr1, [r0, #0]\n 80030a2:\t0189 \tlsls\tr1, r1, #6\n 80030a4:\tf57f af57 \tbpl.w\t8002f56 \n uint32_t sysclockfreq;\n\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\n SYSCLK = PLL_VCO / PLLR\n */\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80030a8:\t68c7 \tldr\tr7, [r0, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80030aa:\t68c1 \tldr\tr1, [r0, #12]\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n break;\n\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\n default:\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80030ac:\t68c0 \tldr\tr0, [r0, #12]\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80030ae:\tf007 0703 \tand.w\tr7, r7, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80030b2:\tf3c1 1103 \tubfx\tr1, r1, #4, #4\n switch (pllsource)\n 80030b6:\t2f03 \tcmp\tr7, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80030b8:\tf101 0601 \tadd.w\tr6, r1, #1\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80030bc:\tbf0c \tite\teq\n 80030be:\t4921 \tldreq\tr1, [pc, #132]\t; (8003144 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80030c0:\t4921 \tldrne\tr1, [pc, #132]\t; (8003148 )\n 80030c2:\tfbb1 f1f6 \tudiv\tr1, r1, r6\n break;\n }\n\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 80030c6:\t4e1a \tldr\tr6, [pc, #104]\t; (8003130 )\n if(pllfreq > 80000000U)\n 80030c8:\t4f1a \tldr\tr7, [pc, #104]\t; (8003134 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80030ca:\tf3c0 2006 \tubfx\tr0, r0, #8, #7\n 80030ce:\tfb01 f100 \tmul.w\tr1, r1, r0\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 80030d2:\t68f0 \tldr\tr0, [r6, #12]\n 80030d4:\tf3c0 6041 \tubfx\tr0, r0, #25, #2\n 80030d8:\t3001 \tadds\tr0, #1\n 80030da:\t0040 \tlsls\tr0, r0, #1\n sysclockfreq = pllvco/pllr;\n 80030dc:\tfbb1 f1f0 \tudiv\tr1, r1, r0\n if(pllfreq > 80000000U)\n 80030e0:\t42b9 \tcmp\tr1, r7\n 80030e2:\td920 \tbls.n\t8003126 \n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\n 80030e4:\t68b1 \tldr\tr1, [r6, #8]\n 80030e6:\tf011 0ff0 \ttst.w\tr1, #240\t; 0xf0\n 80030ea:\td005 \tbeq.n\t80030f8 \n 80030ec:\tf013 0902 \tands.w\tr9, r3, #2\n 80030f0:\tf43f af4b \tbeq.w\t8002f8a \n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\n 80030f4:\t68a3 \tldr\tr3, [r4, #8]\n 80030f6:\tb9b3 \tcbnz\tr3, 8003126 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\n 80030f8:\t490d \tldr\tr1, [pc, #52]\t; (8003130 )\n 80030fa:\t688b \tldr\tr3, [r1, #8]\n 80030fc:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 8003100:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n 8003104:\t608b \tstr\tr3, [r1, #8]\n hpre = RCC_SYSCLK_DIV2;\n 8003106:\tf04f 0980 \tmov.w\tr9, #128\t; 0x80\n 800310a:\te73e \tb.n\t8002f8a \n return HAL_ERROR;\n 800310c:\t2001 \tmovs\tr0, #1\n}\n 800310e:\t4770 \tbx\tlr\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\n 8003110:\t4a07 \tldr\tr2, [pc, #28]\t; (8003130 )\n 8003112:\t6893 \tldr\tr3, [r2, #8]\n 8003114:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 8003118:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n 800311c:\t6093 \tstr\tr3, [r2, #8]\n hpre = RCC_SYSCLK_DIV2;\n 800311e:\t6862 \tldr\tr2, [r4, #4]\n 8003120:\tf04f 0980 \tmov.w\tr9, #128\t; 0x80\n 8003124:\te731 \tb.n\t8002f8a \n uint32_t hpre = RCC_SYSCLK_DIV1;\n 8003126:\tf04f 0900 \tmov.w\tr9, #0\n 800312a:\te72e \tb.n\t8002f8a \n 800312c:\t40022000 \t.word\t0x40022000\n 8003130:\t40021000 \t.word\t0x40021000\n 8003134:\t04c4b400 \t.word\t0x04c4b400\n 8003138:\t08004028 \t.word\t0x08004028\n 800313c:\t20000804 \t.word\t0x20000804\n 8003140:\t2000080c \t.word\t0x2000080c\n 8003144:\t007a1200 \t.word\t0x007a1200\n 8003148:\t00f42400 \t.word\t0x00f42400\n\n0800314c :\n return SystemCoreClock;\n 800314c:\t4b01 \tldr\tr3, [pc, #4]\t; (8003154 )\n}\n 800314e:\t6818 \tldr\tr0, [r3, #0]\n 8003150:\t4770 \tbx\tlr\n 8003152:\tbf00 \tnop\n 8003154:\t20000804 \t.word\t0x20000804\n\n08003158 :\n * the RTC clock source: in this case the access to Backup domain is enabled.\n *\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\n{\n 8003158:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\n\n /*-------------------------- RTC clock source configuration ----------------------*/\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 800315c:\t6803 \tldr\tr3, [r0, #0]\n{\n 800315e:\t4604 \tmov\tr4, r0\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8003160:\tf413 2000 \tands.w\tr0, r3, #524288\t; 0x80000\n{\n 8003164:\tb082 \tsub\tsp, #8\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8003166:\td056 \tbeq.n\t8003216 \n \n /* Check for RTC Parameters used to output RTCCLK */\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\n\n /* Enable Power Clock */\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\n 8003168:\t4b9f \tldr\tr3, [pc, #636]\t; (80033e8 )\n 800316a:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 800316c:\t00d5 \tlsls\tr5, r2, #3\n 800316e:\tf140 810c \tbpl.w\t800338a \n FlagStatus pwrclkchanged = RESET;\n 8003172:\t2700 \tmovs\tr7, #0\n __HAL_RCC_PWR_CLK_ENABLE();\n pwrclkchanged = SET;\n }\n \n /* Enable write access to Backup domain */\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 8003174:\t4d9d \tldr\tr5, [pc, #628]\t; (80033ec )\n 8003176:\t682b \tldr\tr3, [r5, #0]\n 8003178:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 800317c:\t602b \tstr\tr3, [r5, #0]\n\n /* Wait for Backup domain Write protection disable */\n tickstart = HAL_GetTick();\n 800317e:\tf7fe fa61 \tbl\t8001644 \n 8003182:\t4606 \tmov\tr6, r0\n\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 8003184:\te005 \tb.n\t8003192 \n {\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 8003186:\tf7fe fa5d \tbl\t8001644 \n 800318a:\t1b83 \tsubs\tr3, r0, r6\n 800318c:\t2b02 \tcmp\tr3, #2\n 800318e:\tf200 8107 \tbhi.w\t80033a0 \n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 8003192:\t682b \tldr\tr3, [r5, #0]\n 8003194:\t05d8 \tlsls\tr0, r3, #23\n 8003196:\td5f6 \tbpl.n\t8003186 \n }\n\n if(ret == HAL_OK)\n { \n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\n 8003198:\t4d93 \tldr\tr5, [pc, #588]\t; (80033e8 )\n 800319a:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n \n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\n 800319e:\tf413 7340 \tands.w\tr3, r3, #768\t; 0x300\n 80031a2:\td027 \tbeq.n\t80031f4 \n 80031a4:\t6c22 \tldr\tr2, [r4, #64]\t; 0x40\n 80031a6:\t429a \tcmp\tr2, r3\n 80031a8:\td025 \tbeq.n\t80031f6 \n {\n /* Store the content of BDCR register before the reset of Backup Domain */\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80031aa:\tf8d5 1090 \tldr.w\tr1, [r5, #144]\t; 0x90\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\n __HAL_RCC_BACKUPRESET_FORCE();\n 80031ae:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80031b2:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80031b6:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n __HAL_RCC_BACKUPRESET_RELEASE();\n 80031ba:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80031be:\tf421 7040 \tbic.w\tr0, r1, #768\t; 0x300\n __HAL_RCC_BACKUPRESET_RELEASE();\n 80031c2:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n /* Restore the Content of BDCR register */\n RCC->BDCR = tmpregister;\n }\n\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80031c6:\t07c9 \tlsls\tr1, r1, #31\n __HAL_RCC_BACKUPRESET_RELEASE();\n 80031c8:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n RCC->BDCR = tmpregister;\n 80031cc:\tf8c5 0090 \tstr.w\tr0, [r5, #144]\t; 0x90\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80031d0:\tf140 8108 \tbpl.w\t80033e4 \n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 80031d4:\tf7fe fa36 \tbl\t8001644 \n\n /* Wait till LSE is ready */\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80031d8:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80031dc:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 80031de:\te005 \tb.n\t80031ec \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80031e0:\tf7fe fa30 \tbl\t8001644 \n 80031e4:\t1b80 \tsubs\tr0, r0, r6\n 80031e6:\t4540 \tcmp\tr0, r8\n 80031e8:\tf200 80da \tbhi.w\t80033a0 \n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 80031ec:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80031f0:\t079b \tlsls\tr3, r3, #30\n 80031f2:\td5f5 \tbpl.n\t80031e0 \n 80031f4:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n }\n \n if(ret == HAL_OK)\n {\n /* Apply new RTC clock source selection */\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\n 80031f6:\t497c \tldr\tr1, [pc, #496]\t; (80033e8 )\n 80031f8:\tf8d1 2090 \tldr.w\tr2, [r1, #144]\t; 0x90\n 80031fc:\tf422 7240 \tbic.w\tr2, r2, #768\t; 0x300\n 8003200:\t4313 \torrs\tr3, r2\n 8003202:\tf8c1 3090 \tstr.w\tr3, [r1, #144]\t; 0x90\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\n 8003206:\t2000 \tmovs\tr0, #0\n /* set overall return value */\n status = ret;\n }\n\n /* Restore clock configuration if changed */\n if(pwrclkchanged == SET)\n 8003208:\tb127 \tcbz\tr7, 8003214 \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 800320a:\t4a77 \tldr\tr2, [pc, #476]\t; (80033e8 )\n 800320c:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 800320e:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 8003212:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n 8003214:\t6823 \tldr\tr3, [r4, #0]\n }\n }\n\n /*-------------------------- USART1 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\n 8003216:\t07de \tlsls\tr6, r3, #31\n 8003218:\td508 \tbpl.n\t800322c \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\n\n /* Configure the USART1 clock source */\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\n 800321a:\t4973 \tldr\tr1, [pc, #460]\t; (80033e8 )\n 800321c:\t6865 \tldr\tr5, [r4, #4]\n 800321e:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003222:\tf022 0203 \tbic.w\tr2, r2, #3\n 8003226:\t432a \torrs\tr2, r5\n 8003228:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART2 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\n 800322c:\t079d \tlsls\tr5, r3, #30\n 800322e:\td508 \tbpl.n\t8003242 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\n\n /* Configure the USART2 clock source */\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\n 8003230:\t496d \tldr\tr1, [pc, #436]\t; (80033e8 )\n 8003232:\t68a5 \tldr\tr5, [r4, #8]\n 8003234:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003238:\tf022 020c \tbic.w\tr2, r2, #12\n 800323c:\t432a \torrs\tr2, r5\n 800323e:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART3 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\n 8003242:\t0759 \tlsls\tr1, r3, #29\n 8003244:\td508 \tbpl.n\t8003258 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\n\n /* Configure the USART3 clock source */\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\n 8003246:\t4968 \tldr\tr1, [pc, #416]\t; (80033e8 )\n 8003248:\t68e5 \tldr\tr5, [r4, #12]\n 800324a:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800324e:\tf022 0230 \tbic.w\tr2, r2, #48\t; 0x30\n 8003252:\t432a \torrs\tr2, r5\n 8003254:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#if defined(UART4)\n /*-------------------------- UART4 clock source configuration --------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\n 8003258:\t071a \tlsls\tr2, r3, #28\n 800325a:\td508 \tbpl.n\t800326e \n {\n /* Check the parameters */\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\n\n /* Configure the UART4 clock source */\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\n 800325c:\t4962 \tldr\tr1, [pc, #392]\t; (80033e8 )\n 800325e:\t6925 \tldr\tr5, [r4, #16]\n 8003260:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003264:\tf022 02c0 \tbic.w\tr2, r2, #192\t; 0xc0\n 8003268:\t432a \torrs\tr2, r5\n 800326a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* UART5 */\n\n /*-------------------------- LPUART1 clock source configuration ------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\n 800326e:\t069f \tlsls\tr7, r3, #26\n 8003270:\td508 \tbpl.n\t8003284 \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\n\n /* Configure the LPUAR1 clock source */\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\n 8003272:\t495d \tldr\tr1, [pc, #372]\t; (80033e8 )\n 8003274:\t6965 \tldr\tr5, [r4, #20]\n 8003276:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800327a:\tf422 6240 \tbic.w\tr2, r2, #3072\t; 0xc00\n 800327e:\t432a \torrs\tr2, r5\n 8003280:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\n 8003284:\t065e \tlsls\tr6, r3, #25\n 8003286:\td508 \tbpl.n\t800329a \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\n\n /* Configure the I2C1 clock source */\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\n 8003288:\t4957 \tldr\tr1, [pc, #348]\t; (80033e8 )\n 800328a:\t69a5 \tldr\tr5, [r4, #24]\n 800328c:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003290:\tf422 5240 \tbic.w\tr2, r2, #12288\t; 0x3000\n 8003294:\t432a \torrs\tr2, r5\n 8003296:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C2 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\n 800329a:\t061d \tlsls\tr5, r3, #24\n 800329c:\td508 \tbpl.n\t80032b0 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\n\n /* Configure the I2C2 clock source */\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\n 800329e:\t4952 \tldr\tr1, [pc, #328]\t; (80033e8 )\n 80032a0:\t69e5 \tldr\tr5, [r4, #28]\n 80032a2:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80032a6:\tf422 4240 \tbic.w\tr2, r2, #49152\t; 0xc000\n 80032aa:\t432a \torrs\tr2, r5\n 80032ac:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C3 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\n 80032b0:\t05d9 \tlsls\tr1, r3, #23\n 80032b2:\td508 \tbpl.n\t80032c6 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\n\n /* Configure the I2C3 clock source */\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\n 80032b4:\t494c \tldr\tr1, [pc, #304]\t; (80033e8 )\n 80032b6:\t6a25 \tldr\tr5, [r4, #32]\n 80032b8:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80032bc:\tf422 3240 \tbic.w\tr2, r2, #196608\t; 0x30000\n 80032c0:\t432a \torrs\tr2, r5\n 80032c2:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* I2C4 */\n\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\n 80032c6:\t059a \tlsls\tr2, r3, #22\n 80032c8:\td508 \tbpl.n\t80032dc \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\n\n /* Configure the LPTIM1 clock source */\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\n 80032ca:\t4947 \tldr\tr1, [pc, #284]\t; (80033e8 )\n 80032cc:\t6a65 \tldr\tr5, [r4, #36]\t; 0x24\n 80032ce:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80032d2:\tf422 2240 \tbic.w\tr2, r2, #786432\t; 0xc0000\n 80032d6:\t432a \torrs\tr2, r5\n 80032d8:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- SAI1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\n 80032dc:\t055f \tlsls\tr7, r3, #21\n 80032de:\td50b \tbpl.n\t80032f8 \n {\n /* Check the parameters */\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\n\n /* Configure the SAI1 interface clock source */\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 80032e0:\t4941 \tldr\tr1, [pc, #260]\t; (80033e8 )\n 80032e2:\t6aa5 \tldr\tr5, [r4, #40]\t; 0x28\n 80032e4:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80032e8:\tf422 1240 \tbic.w\tr2, r2, #3145728\t; 0x300000\n 80032ec:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 80032ee:\tf5b5 1f80 \tcmp.w\tr5, #1048576\t; 0x100000\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 80032f2:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 80032f6:\td055 \tbeq.n\t80033a4 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- I2S clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\n 80032f8:\t051e \tlsls\tr6, r3, #20\n 80032fa:\td50b \tbpl.n\t8003314 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\n\n /* Configure the I2S interface clock source */\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 80032fc:\t493a \tldr\tr1, [pc, #232]\t; (80033e8 )\n 80032fe:\t6ae5 \tldr\tr5, [r4, #44]\t; 0x2c\n 8003300:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003304:\tf422 0240 \tbic.w\tr2, r2, #12582912\t; 0xc00000\n 8003308:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 800330a:\tf5b5 0f80 \tcmp.w\tr5, #4194304\t; 0x400000\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 800330e:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 8003312:\td04c \tbeq.n\t80033ae \n }\n }\n\n#if defined(FDCAN1)\n /*-------------------------- FDCAN clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\n 8003314:\t04dd \tlsls\tr5, r3, #19\n 8003316:\td50b \tbpl.n\t8003330 \n {\n /* Check the parameters */\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\n\n /* Configure the FDCAN interface clock source */\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 8003318:\t4933 \tldr\tr1, [pc, #204]\t; (80033e8 )\n 800331a:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n 800331c:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003320:\tf022 7240 \tbic.w\tr2, r2, #50331648\t; 0x3000000\n 8003324:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 8003326:\tf1b5 7f80 \tcmp.w\tr5, #16777216\t; 0x1000000\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 800332a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 800332e:\td043 \tbeq.n\t80033b8 \n#endif /* FDCAN1 */\n\n#if defined(USB)\n\n /*-------------------------- USB clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\n 8003330:\t0499 \tlsls\tr1, r3, #18\n 8003332:\td50b \tbpl.n\t800334c \n {\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 8003334:\t492c \tldr\tr1, [pc, #176]\t; (80033e8 )\n 8003336:\t6b65 \tldr\tr5, [r4, #52]\t; 0x34\n 8003338:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800333c:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 8003340:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 8003342:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 8003346:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 800334a:\td03a \tbeq.n\t80033c2 \n }\n\n#endif /* USB */\n\n /*-------------------------- RNG clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\n 800334c:\t045a \tlsls\tr2, r3, #17\n 800334e:\td50b \tbpl.n\t8003368 \n {\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 8003350:\t4925 \tldr\tr1, [pc, #148]\t; (80033e8 )\n 8003352:\t6ba5 \tldr\tr5, [r4, #56]\t; 0x38\n 8003354:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8003358:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 800335c:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 800335e:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 8003362:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 8003366:\td031 \tbeq.n\t80033cc \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- ADC12 clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\n 8003368:\t041b \tlsls\tr3, r3, #16\n 800336a:\td50b \tbpl.n\t8003384 \n {\n /* Check the parameters */\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\n\n /* Configure the ADC12 interface clock source */\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 800336c:\t4a1e \tldr\tr2, [pc, #120]\t; (80033e8 )\n 800336e:\t6be1 \tldr\tr1, [r4, #60]\t; 0x3c\n 8003370:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 8003374:\tf023 5340 \tbic.w\tr3, r3, #805306368\t; 0x30000000\n 8003378:\t430b \torrs\tr3, r1\n \n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 800337a:\tf1b1 5f80 \tcmp.w\tr1, #268435456\t; 0x10000000\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 800337e:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 8003382:\td028 \tbeq.n\t80033d6 \n }\n\n#endif /* QUADSPI */\n\n return status;\n}\n 8003384:\tb002 \tadd\tsp, #8\n 8003386:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_RCC_PWR_CLK_ENABLE();\n 800338a:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 800338c:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8003390:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8003392:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8003394:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8003398:\t9301 \tstr\tr3, [sp, #4]\n 800339a:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 800339c:\t2701 \tmovs\tr7, #1\n 800339e:\te6e9 \tb.n\t8003174 \n ret = HAL_TIMEOUT;\n 80033a0:\t2003 \tmovs\tr0, #3\n 80033a2:\te731 \tb.n\t8003208 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80033a4:\t68ca \tldr\tr2, [r1, #12]\n 80033a6:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80033aa:\t60ca \tstr\tr2, [r1, #12]\n 80033ac:\te7a4 \tb.n\t80032f8 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80033ae:\t68ca \tldr\tr2, [r1, #12]\n 80033b0:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80033b4:\t60ca \tstr\tr2, [r1, #12]\n 80033b6:\te7ad \tb.n\t8003314 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80033b8:\t68ca \tldr\tr2, [r1, #12]\n 80033ba:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80033be:\t60ca \tstr\tr2, [r1, #12]\n 80033c0:\te7b6 \tb.n\t8003330 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80033c2:\t68ca \tldr\tr2, [r1, #12]\n 80033c4:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80033c8:\t60ca \tstr\tr2, [r1, #12]\n 80033ca:\te7bf \tb.n\t800334c \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80033cc:\t68ca \tldr\tr2, [r1, #12]\n 80033ce:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80033d2:\t60ca \tstr\tr2, [r1, #12]\n 80033d4:\te7c8 \tb.n\t8003368 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\n 80033d6:\t68d3 \tldr\tr3, [r2, #12]\n 80033d8:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80033dc:\t60d3 \tstr\tr3, [r2, #12]\n}\n 80033de:\tb002 \tadd\tsp, #8\n 80033e0:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 80033e4:\t4613 \tmov\tr3, r2\n 80033e6:\te706 \tb.n\t80031f6 \n 80033e8:\t40021000 \t.word\t0x40021000\n 80033ec:\t40007000 \t.word\t0x40007000\n\n080033f0 :\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\n{\n /* Check the TIM handle allocation */\n if (htim == NULL)\n 80033f0:\t2800 \tcmp\tr0, #0\n 80033f2:\tf000 8086 \tbeq.w\t8003502 \n{\n 80033f6:\tb538 \tpush\t{r3, r4, r5, lr}\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\n\n if (htim->State == HAL_TIM_STATE_RESET)\n 80033f8:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 80033fc:\t4604 \tmov\tr4, r0\n 80033fe:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8003402:\t2b00 \tcmp\tr3, #0\n 8003404:\td075 \tbeq.n\t80034f2 \n\n /* Set the TIM state */\n htim->State = HAL_TIM_STATE_BUSY;\n\n /* Set the Time Base configuration */\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\n 8003406:\t6823 \tldr\tr3, [r4, #0]\n{\n uint32_t tmpcr1;\n tmpcr1 = TIMx->CR1;\n\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8003408:\t493f \tldr\tr1, [pc, #252]\t; (8003508 )\n htim->State = HAL_TIM_STATE_BUSY;\n 800340a:\t2202 \tmovs\tr2, #2\n 800340c:\tf884 203d \tstrb.w\tr2, [r4, #61]\t; 0x3d\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8003410:\t428b \tcmp\tr3, r1\n tmpcr1 = TIMx->CR1;\n 8003412:\t681a \tldr\tr2, [r3, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8003414:\td059 \tbeq.n\t80034ca \n 8003416:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 800341a:\td021 \tbeq.n\t8003460 \n 800341c:\tf5a1 3194 \tsub.w\tr1, r1, #75776\t; 0x12800\n 8003420:\t428b \tcmp\tr3, r1\n 8003422:\td01d \tbeq.n\t8003460 \n 8003424:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8003428:\t428b \tcmp\tr3, r1\n 800342a:\td019 \tbeq.n\t8003460 \n 800342c:\tf501 3196 \tadd.w\tr1, r1, #76800\t; 0x12c00\n 8003430:\t428b \tcmp\tr3, r1\n 8003432:\td04a \tbeq.n\t80034ca \n /* Select the Counter Mode */\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n tmpcr1 |= Structure->CounterMode;\n }\n\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\n 8003434:\tf501 6140 \tadd.w\tr1, r1, #3072\t; 0xc00\n 8003438:\t428b \tcmp\tr3, r1\n 800343a:\td05f \tbeq.n\t80034fc \n 800343c:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8003440:\t428b \tcmp\tr3, r1\n 8003442:\td05b \tbeq.n\t80034fc \n 8003444:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8003448:\t428b \tcmp\tr3, r1\n 800344a:\td057 \tbeq.n\t80034fc \n tmpcr1 &= ~TIM_CR1_CKD;\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n }\n\n /* Set the auto-reload preload */\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 800344c:\t69a5 \tldr\tr5, [r4, #24]\n\n TIMx->CR1 = tmpcr1;\n\n /* Set the Autoreload value */\n TIMx->ARR = (uint32_t)Structure->Period ;\n 800344e:\t68e0 \tldr\tr0, [r4, #12]\n\n /* Set the Prescaler value */\n TIMx->PSC = Structure->Prescaler;\n 8003450:\t6861 \tldr\tr1, [r4, #4]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8003452:\tf022 0280 \tbic.w\tr2, r2, #128\t; 0x80\n 8003456:\t432a \torrs\tr2, r5\n TIMx->CR1 = tmpcr1;\n 8003458:\t601a \tstr\tr2, [r3, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 800345a:\t62d8 \tstr\tr0, [r3, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 800345c:\t6299 \tstr\tr1, [r3, #40]\t; 0x28\n\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\n 800345e:\te010 \tb.n\t8003482 \n tmpcr1 |= Structure->CounterMode;\n 8003460:\t68a1 \tldr\tr1, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8003462:\t6925 \tldr\tr5, [r4, #16]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8003464:\t68e0 \tldr\tr0, [r4, #12]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8003466:\tf022 0270 \tbic.w\tr2, r2, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 800346a:\t430a \torrs\tr2, r1\n tmpcr1 &= ~TIM_CR1_CKD;\n 800346c:\tf422 7240 \tbic.w\tr2, r2, #768\t; 0x300\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8003470:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8003472:\t432a \torrs\tr2, r5\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8003474:\tf022 0280 \tbic.w\tr2, r2, #128\t; 0x80\n 8003478:\t430a \torrs\tr2, r1\n TIMx->PSC = Structure->Prescaler;\n 800347a:\t6861 \tldr\tr1, [r4, #4]\n TIMx->CR1 = tmpcr1;\n 800347c:\t601a \tstr\tr2, [r3, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 800347e:\t62d8 \tstr\tr0, [r3, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8003480:\t6299 \tstr\tr1, [r3, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n }\n\n /* Generate an update event to reload the Prescaler\n and the repetition counter (only for advanced timer) value immediately */\n TIMx->EGR = TIM_EGR_UG;\n 8003482:\t2201 \tmovs\tr2, #1\n 8003484:\t615a \tstr\tr2, [r3, #20]\n\n /* Check if the update flag is set after the Update Generation, if so clear the UIF flag */\n if (HAL_IS_BIT_SET(TIMx->SR, TIM_FLAG_UPDATE))\n 8003486:\t691a \tldr\tr2, [r3, #16]\n 8003488:\t07d2 \tlsls\tr2, r2, #31\n 800348a:\td503 \tbpl.n\t8003494 \n {\n /* Clear the update flag */\n CLEAR_BIT(TIMx->SR, TIM_FLAG_UPDATE);\n 800348c:\t691a \tldr\tr2, [r3, #16]\n 800348e:\tf022 0201 \tbic.w\tr2, r2, #1\n 8003492:\t611a \tstr\tr2, [r3, #16]\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\n 8003494:\t2301 \tmovs\tr3, #1\n 8003496:\tf884 3048 \tstrb.w\tr3, [r4, #72]\t; 0x48\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 800349a:\tf884 303e \tstrb.w\tr3, [r4, #62]\t; 0x3e\n 800349e:\tf884 303f \tstrb.w\tr3, [r4, #63]\t; 0x3f\n 80034a2:\tf884 3040 \tstrb.w\tr3, [r4, #64]\t; 0x40\n 80034a6:\tf884 3041 \tstrb.w\tr3, [r4, #65]\t; 0x41\n 80034aa:\tf884 3042 \tstrb.w\tr3, [r4, #66]\t; 0x42\n 80034ae:\tf884 3043 \tstrb.w\tr3, [r4, #67]\t; 0x43\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 80034b2:\tf884 3044 \tstrb.w\tr3, [r4, #68]\t; 0x44\n 80034b6:\tf884 3045 \tstrb.w\tr3, [r4, #69]\t; 0x45\n 80034ba:\tf884 3046 \tstrb.w\tr3, [r4, #70]\t; 0x46\n 80034be:\tf884 3047 \tstrb.w\tr3, [r4, #71]\t; 0x47\n htim->State = HAL_TIM_STATE_READY;\n 80034c2:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n return HAL_OK;\n 80034c6:\t2000 \tmovs\tr0, #0\n}\n 80034c8:\tbd38 \tpop\t{r3, r4, r5, pc}\n tmpcr1 |= Structure->CounterMode;\n 80034ca:\t68a5 \tldr\tr5, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 80034cc:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80034ce:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 80034d0:\tf022 0270 \tbic.w\tr2, r2, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 80034d4:\t432a \torrs\tr2, r5\n tmpcr1 &= ~TIM_CR1_CKD;\n 80034d6:\tf422 7240 \tbic.w\tr2, r2, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 80034da:\t4302 \torrs\tr2, r0\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80034dc:\tf022 0280 \tbic.w\tr2, r2, #128\t; 0x80\n 80034e0:\t430a \torrs\tr2, r1\n TIMx->CR1 = tmpcr1;\n 80034e2:\t601a \tstr\tr2, [r3, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 80034e4:\t68e2 \tldr\tr2, [r4, #12]\n 80034e6:\t62da \tstr\tr2, [r3, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 80034e8:\t6862 \tldr\tr2, [r4, #4]\n 80034ea:\t629a \tstr\tr2, [r3, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n 80034ec:\t6962 \tldr\tr2, [r4, #20]\n 80034ee:\t631a \tstr\tr2, [r3, #48]\t; 0x30\n 80034f0:\te7c7 \tb.n\t8003482 \n htim->Lock = HAL_UNLOCKED;\n 80034f2:\tf880 203c \tstrb.w\tr2, [r0, #60]\t; 0x3c\n HAL_TIM_Base_MspInit(htim);\n 80034f6:\tf7fd ffef \tbl\t80014d8 \n 80034fa:\te784 \tb.n\t8003406 \n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 80034fc:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80034fe:\t69a1 \tldr\tr1, [r4, #24]\n 8003500:\te7e9 \tb.n\t80034d6 \n return HAL_ERROR;\n 8003502:\t2001 \tmovs\tr0, #1\n}\n 8003504:\t4770 \tbx\tlr\n 8003506:\tbf00 \tnop\n 8003508:\t40012c00 \t.word\t0x40012c00\n\n0800350c :\n if (htim->State != HAL_TIM_STATE_READY)\n 800350c:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 8003510:\t2b01 \tcmp\tr3, #1\n 8003512:\td122 \tbne.n\t800355a \n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8003514:\t6803 \tldr\tr3, [r0, #0]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8003516:\t4917 \tldr\tr1, [pc, #92]\t; (8003574 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8003518:\t2202 \tmovs\tr2, #2\n 800351a:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 800351e:\t68da \tldr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8003520:\t428b \tcmp\tr3, r1\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8003522:\tf042 0201 \torr.w\tr2, r2, #1\n 8003526:\t60da \tstr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8003528:\td019 \tbeq.n\t800355e \n 800352a:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 800352e:\td016 \tbeq.n\t800355e \n 8003530:\t4a11 \tldr\tr2, [pc, #68]\t; (8003578 )\n 8003532:\t4293 \tcmp\tr3, r2\n 8003534:\td013 \tbeq.n\t800355e \n 8003536:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 800353a:\t4293 \tcmp\tr3, r2\n 800353c:\td00f \tbeq.n\t800355e \n 800353e:\tf502 3296 \tadd.w\tr2, r2, #76800\t; 0x12c00\n 8003542:\t4293 \tcmp\tr3, r2\n 8003544:\td00b \tbeq.n\t800355e \n 8003546:\tf502 6240 \tadd.w\tr2, r2, #3072\t; 0xc00\n 800354a:\t4293 \tcmp\tr3, r2\n 800354c:\td007 \tbeq.n\t800355e \n __HAL_TIM_ENABLE(htim);\n 800354e:\t681a \tldr\tr2, [r3, #0]\n 8003550:\tf042 0201 \torr.w\tr2, r2, #1\n 8003554:\t601a \tstr\tr2, [r3, #0]\n return HAL_OK;\n 8003556:\t2000 \tmovs\tr0, #0\n 8003558:\t4770 \tbx\tlr\n return HAL_ERROR;\n 800355a:\t2001 \tmovs\tr0, #1\n 800355c:\t4770 \tbx\tlr\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\n 800355e:\t6899 \tldr\tr1, [r3, #8]\n 8003560:\t4a06 \tldr\tr2, [pc, #24]\t; (800357c )\n 8003562:\t400a \tands\tr2, r1\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\n 8003564:\t2a06 \tcmp\tr2, #6\n 8003566:\td002 \tbeq.n\t800356e \n 8003568:\tf5b2 3f80 \tcmp.w\tr2, #65536\t; 0x10000\n 800356c:\td1ef \tbne.n\t800354e \n return HAL_OK;\n 800356e:\t2000 \tmovs\tr0, #0\n}\n 8003570:\t4770 \tbx\tlr\n 8003572:\tbf00 \tnop\n 8003574:\t40012c00 \t.word\t0x40012c00\n 8003578:\t40000400 \t.word\t0x40000400\n 800357c:\t00010007 \t.word\t0x00010007\n\n08003580 :\n __HAL_LOCK(htim);\n 8003580:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8003584:\t2b01 \tcmp\tr3, #1\n 8003586:\tf000 8089 \tbeq.w\t800369c \n 800358a:\t4602 \tmov\tr2, r0\n{\n 800358c:\tb4f0 \tpush\t{r4, r5, r6, r7}\n htim->State = HAL_TIM_STATE_BUSY;\n 800358e:\t2302 \tmovs\tr3, #2\n tmpsmcr = htim->Instance->SMCR;\n 8003590:\t6814 \tldr\tr4, [r2, #0]\n htim->State = HAL_TIM_STATE_BUSY;\n 8003592:\tf882 303d \tstrb.w\tr3, [r2, #61]\t; 0x3d\n __HAL_LOCK(htim);\n 8003596:\t2001 \tmovs\tr0, #1\n 8003598:\tf882 003c \tstrb.w\tr0, [r2, #60]\t; 0x3c\n tmpsmcr = htim->Instance->SMCR;\n 800359c:\t68a6 \tldr\tr6, [r4, #8]\n switch (sClockSourceConfig->ClockSource)\n 800359e:\t680b \tldr\tr3, [r1, #0]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 80035a0:\t4d5e \tldr\tr5, [pc, #376]\t; (800371c )\n switch (sClockSourceConfig->ClockSource)\n 80035a2:\t2b70 \tcmp\tr3, #112\t; 0x70\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 80035a4:\tea05 0506 \tand.w\tr5, r5, r6\n htim->Instance->SMCR = tmpsmcr;\n 80035a8:\t60a5 \tstr\tr5, [r4, #8]\n switch (sClockSourceConfig->ClockSource)\n 80035aa:\tf000 80a5 \tbeq.w\t80036f8 \n 80035ae:\td827 \tbhi.n\t8003600 \n 80035b0:\t2b50 \tcmp\tr3, #80\t; 0x50\n 80035b2:\td075 \tbeq.n\t80036a0 \n 80035b4:\td93d \tbls.n\t8003632 \n 80035b6:\t2b60 \tcmp\tr3, #96\t; 0x60\n 80035b8:\td11a \tbne.n\t80035f0 \n{\n uint32_t tmpccmr1;\n uint32_t tmpccer;\n\n /* Disable the Channel 2: Reset the CC2E Bit */\n tmpccer = TIMx->CCER;\n 80035ba:\t6a23 \tldr\tr3, [r4, #32]\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 80035bc:\t6a20 \tldr\tr0, [r4, #32]\n TIM_TI2_ConfigInputStage(htim->Instance,\n 80035be:\t684e \tldr\tr6, [r1, #4]\n 80035c0:\t68cd \tldr\tr5, [r1, #12]\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 80035c2:\tf020 0010 \tbic.w\tr0, r0, #16\n 80035c6:\t6220 \tstr\tr0, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 80035c8:\t69a1 \tldr\tr1, [r4, #24]\n /* Set the filter */\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\n tmpccmr1 |= (TIM_ICFilter << 12U);\n\n /* Select the Polarity and set the CC2E Bit */\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\n 80035ca:\tf023 03a0 \tbic.w\tr3, r3, #160\t; 0xa0\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\n 80035ce:\tf421 4170 \tbic.w\tr1, r1, #61440\t; 0xf000\n tmpccer |= (TIM_ICPolarity << 4U);\n 80035d2:\tea43 1306 \torr.w\tr3, r3, r6, lsl #4\n tmpccmr1 |= (TIM_ICFilter << 12U);\n 80035d6:\tea41 3105 \torr.w\tr1, r1, r5, lsl #12\n\n /* Write to TIMx CCMR1 and CCER registers */\n TIMx->CCMR1 = tmpccmr1 ;\n 80035da:\t61a1 \tstr\tr1, [r4, #24]\n TIMx->CCER = tmpccer;\n 80035dc:\t6223 \tstr\tr3, [r4, #32]\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\n{\n uint32_t tmpsmcr;\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = TIMx->SMCR;\n 80035de:\t68a3 \tldr\tr3, [r4, #8]\n /* Reset the TS Bits */\n tmpsmcr &= ~TIM_SMCR_TS;\n 80035e0:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 80035e4:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n /* Set the Input Trigger source and the slave mode*/\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 80035e8:\tf043 0367 \torr.w\tr3, r3, #103\t; 0x67\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 80035ec:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 80035ee:\t2000 \tmovs\tr0, #0\n htim->State = HAL_TIM_STATE_READY;\n 80035f0:\t2101 \tmovs\tr1, #1\n __HAL_UNLOCK(htim);\n 80035f2:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 80035f4:\tf882 103d \tstrb.w\tr1, [r2, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 80035f8:\tf882 303c \tstrb.w\tr3, [r2, #60]\t; 0x3c\n}\n 80035fc:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 80035fe:\t4770 \tbx\tlr\n switch (sClockSourceConfig->ClockSource)\n 8003600:\tf5b3 5f00 \tcmp.w\tr3, #8192\t; 0x2000\n 8003604:\td067 \tbeq.n\t80036d6 \n 8003606:\td938 \tbls.n\t800367a \n 8003608:\t4945 \tldr\tr1, [pc, #276]\t; (8003720 )\n 800360a:\t428b \tcmp\tr3, r1\n 800360c:\td006 \tbeq.n\t800361c \n 800360e:\td92d \tbls.n\t800366c \n 8003610:\t4944 \tldr\tr1, [pc, #272]\t; (8003724 )\n 8003612:\t428b \tcmp\tr3, r1\n 8003614:\td002 \tbeq.n\t800361c \n 8003616:\t3130 \tadds\tr1, #48\t; 0x30\n 8003618:\t428b \tcmp\tr3, r1\n 800361a:\td1e9 \tbne.n\t80035f0 \n tmpsmcr = TIMx->SMCR;\n 800361c:\t68a0 \tldr\tr0, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 800361e:\tf420 1040 \tbic.w\tr0, r0, #3145728\t; 0x300000\n 8003622:\tf020 0070 \tbic.w\tr0, r0, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8003626:\t4303 \torrs\tr3, r0\n 8003628:\tf043 0307 \torr.w\tr3, r3, #7\n TIMx->SMCR = tmpsmcr;\n 800362c:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 800362e:\t2000 \tmovs\tr0, #0\n}\n 8003630:\te7de \tb.n\t80035f0 \n switch (sClockSourceConfig->ClockSource)\n 8003632:\t2b40 \tcmp\tr3, #64\t; 0x40\n 8003634:\td126 \tbne.n\t8003684 \n tmpccer = TIMx->CCER;\n 8003636:\t6a25 \tldr\tr5, [r4, #32]\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8003638:\t6a26 \tldr\tr6, [r4, #32]\n TIM_TI1_ConfigInputStage(htim->Instance,\n 800363a:\t6848 \tldr\tr0, [r1, #4]\n 800363c:\t68cf \tldr\tr7, [r1, #12]\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 800363e:\tf026 0601 \tbic.w\tr6, r6, #1\n 8003642:\t6226 \tstr\tr6, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8003644:\t69a3 \tldr\tr3, [r4, #24]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 8003646:\tf025 010a \tbic.w\tr1, r5, #10\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 800364a:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccer |= TIM_ICPolarity;\n 800364e:\t4301 \torrs\tr1, r0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 8003650:\tea43 1307 \torr.w\tr3, r3, r7, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 8003654:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 8003656:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 8003658:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 800365a:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 800365e:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8003662:\tf043 0347 \torr.w\tr3, r3, #71\t; 0x47\n TIMx->SMCR = tmpsmcr;\n 8003666:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 8003668:\t2000 \tmovs\tr0, #0\n}\n 800366a:\te7c1 \tb.n\t80035f0 \n switch (sClockSourceConfig->ClockSource)\n 800366c:\tf1b3 1f10 \tcmp.w\tr3, #1048592\t; 0x100010\n 8003670:\td0d4 \tbeq.n\t800361c \n 8003672:\t3910 \tsubs\tr1, #16\n 8003674:\t428b \tcmp\tr3, r1\n 8003676:\td0d1 \tbeq.n\t800361c \n 8003678:\te7ba \tb.n\t80035f0 \n HAL_StatusTypeDef status = HAL_OK;\n 800367a:\tf5b3 5080 \tsubs.w\tr0, r3, #4096\t; 0x1000\n 800367e:\tbf18 \tit\tne\n 8003680:\t2001 \tmovne\tr0, #1\n 8003682:\te7b5 \tb.n\t80035f0 \n switch (sClockSourceConfig->ClockSource)\n 8003684:\td8b4 \tbhi.n\t80035f0 \n 8003686:\t2b20 \tcmp\tr3, #32\n 8003688:\td0c8 \tbeq.n\t800361c \n 800368a:\td903 \tbls.n\t8003694 \n 800368c:\t2b30 \tcmp\tr3, #48\t; 0x30\n 800368e:\td0c5 \tbeq.n\t800361c \n 8003690:\t2001 \tmovs\tr0, #1\n 8003692:\te7ad \tb.n\t80035f0 \n 8003694:\tf033 0110 \tbics.w\tr1, r3, #16\n 8003698:\td1aa \tbne.n\t80035f0 \n 800369a:\te7bf \tb.n\t800361c \n __HAL_LOCK(htim);\n 800369c:\t2002 \tmovs\tr0, #2\n}\n 800369e:\t4770 \tbx\tlr\n tmpccer = TIMx->CCER;\n 80036a0:\t6a25 \tldr\tr5, [r4, #32]\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 80036a2:\t6a26 \tldr\tr6, [r4, #32]\n TIM_TI1_ConfigInputStage(htim->Instance,\n 80036a4:\t6848 \tldr\tr0, [r1, #4]\n 80036a6:\t68cf \tldr\tr7, [r1, #12]\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 80036a8:\tf026 0601 \tbic.w\tr6, r6, #1\n 80036ac:\t6226 \tstr\tr6, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 80036ae:\t69a3 \tldr\tr3, [r4, #24]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 80036b0:\tf025 010a \tbic.w\tr1, r5, #10\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 80036b4:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccer |= TIM_ICPolarity;\n 80036b8:\t4301 \torrs\tr1, r0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 80036ba:\tea43 1307 \torr.w\tr3, r3, r7, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 80036be:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 80036c0:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 80036c2:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 80036c4:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 80036c8:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 80036cc:\tf043 0357 \torr.w\tr3, r3, #87\t; 0x57\n TIMx->SMCR = tmpsmcr;\n 80036d0:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 80036d2:\t2000 \tmovs\tr0, #0\n}\n 80036d4:\te78c \tb.n\t80035f0 \n\n /* Reset the ETR Bits */\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n\n /* Set the Prescaler, the Filter value and the Polarity */\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 80036d6:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n 80036da:\t68c8 \tldr\tr0, [r1, #12]\n tmpsmcr = TIMx->SMCR;\n 80036dc:\t68a1 \tldr\tr1, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 80036de:\t432b \torrs\tr3, r5\n 80036e0:\tea43 2300 \torr.w\tr3, r3, r0, lsl #8\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 80036e4:\tf421 417f \tbic.w\tr1, r1, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 80036e8:\t430b \torrs\tr3, r1\n\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 80036ea:\t60a3 \tstr\tr3, [r4, #8]\n htim->Instance->SMCR |= TIM_SMCR_ECE;\n 80036ec:\t68a3 \tldr\tr3, [r4, #8]\n 80036ee:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n 80036f2:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 80036f4:\t2000 \tmovs\tr0, #0\n break;\n 80036f6:\te77b \tb.n\t80035f0 \n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 80036f8:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n 80036fc:\t68c8 \tldr\tr0, [r1, #12]\n tmpsmcr = TIMx->SMCR;\n 80036fe:\t68a1 \tldr\tr1, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8003700:\t432b \torrs\tr3, r5\n 8003702:\tea43 2300 \torr.w\tr3, r3, r0, lsl #8\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8003706:\tf421 417f \tbic.w\tr1, r1, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 800370a:\t430b \torrs\tr3, r1\n TIMx->SMCR = tmpsmcr;\n 800370c:\t60a3 \tstr\tr3, [r4, #8]\n tmpsmcr = htim->Instance->SMCR;\n 800370e:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\n 8003710:\tf043 0377 \torr.w\tr3, r3, #119\t; 0x77\n htim->Instance->SMCR = tmpsmcr;\n 8003714:\t60a3 \tstr\tr3, [r4, #8]\n HAL_StatusTypeDef status = HAL_OK;\n 8003716:\t2000 \tmovs\tr0, #0\n break;\n 8003718:\te76a \tb.n\t80035f0 \n 800371a:\tbf00 \tnop\n 800371c:\tffce0088 \t.word\t0xffce0088\n 8003720:\t00100030 \t.word\t0x00100030\n 8003724:\t00100040 \t.word\t0x00100040\n\n08003728 :\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\n\n /* Check input state */\n __HAL_LOCK(htim);\n 8003728:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 800372c:\t2b01 \tcmp\tr3, #1\n 800372e:\td03c \tbeq.n\t80037aa \n{\n 8003730:\tb470 \tpush\t{r4, r5, r6}\n\n /* Change the handler state */\n htim->State = HAL_TIM_STATE_BUSY;\n\n /* Get the TIMx CR2 register value */\n tmpcr2 = htim->Instance->CR2;\n 8003732:\t6802 \tldr\tr2, [r0, #0]\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = htim->Instance->SMCR;\n\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8003734:\t4c1e \tldr\tr4, [pc, #120]\t; (80037b0 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8003736:\t2302 \tmovs\tr3, #2\n 8003738:\tf880 303d \tstrb.w\tr3, [r0, #61]\t; 0x3d\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 800373c:\t42a2 \tcmp\tr2, r4\n tmpcr2 = htim->Instance->CR2;\n 800373e:\t6853 \tldr\tr3, [r2, #4]\n tmpsmcr = htim->Instance->SMCR;\n 8003740:\t6895 \tldr\tr5, [r2, #8]\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8003742:\td026 \tbeq.n\t8003792 \n 8003744:\tf504 6400 \tadd.w\tr4, r4, #2048\t; 0x800\n 8003748:\t42a2 \tcmp\tr2, r4\n 800374a:\td022 \tbeq.n\t8003792 \n }\n\n /* Reset the MMS Bits */\n tmpcr2 &= ~TIM_CR2_MMS;\n /* Select the TRGO source */\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 800374c:\t680c \tldr\tr4, [r1, #0]\n tmpcr2 &= ~TIM_CR2_MMS;\n 800374e:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n 8003752:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8003756:\t4323 \torrs\tr3, r4\n\n /* Update TIMx CR2 */\n htim->Instance->CR2 = tmpcr2;\n\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8003758:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n htim->Instance->CR2 = tmpcr2;\n 800375c:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 800375e:\td00a \tbeq.n\t8003776 \n 8003760:\t4b14 \tldr\tr3, [pc, #80]\t; (80037b4 )\n 8003762:\t429a \tcmp\tr2, r3\n 8003764:\td007 \tbeq.n\t8003776 \n 8003766:\tf503 6380 \tadd.w\tr3, r3, #1024\t; 0x400\n 800376a:\t429a \tcmp\tr2, r3\n 800376c:\td003 \tbeq.n\t8003776 \n 800376e:\tf503 339c \tadd.w\tr3, r3, #79872\t; 0x13800\n 8003772:\t429a \tcmp\tr2, r3\n 8003774:\td104 \tbne.n\t8003780 \n {\n /* Reset the MSM Bit */\n tmpsmcr &= ~TIM_SMCR_MSM;\n /* Set master mode */\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 8003776:\t688b \tldr\tr3, [r1, #8]\n tmpsmcr &= ~TIM_SMCR_MSM;\n 8003778:\tf025 0580 \tbic.w\tr5, r5, #128\t; 0x80\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 800377c:\t431d \torrs\tr5, r3\n\n /* Update TIMx SMCR */\n htim->Instance->SMCR = tmpsmcr;\n 800377e:\t6095 \tstr\tr5, [r2, #8]\n }\n\n /* Change the htim state */\n htim->State = HAL_TIM_STATE_READY;\n\n __HAL_UNLOCK(htim);\n 8003780:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 8003782:\t2201 \tmovs\tr2, #1\n 8003784:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 8003788:\tf880 303c \tstrb.w\tr3, [r0, #60]\t; 0x3c\n\n return HAL_OK;\n}\n 800378c:\tbc70 \tpop\t{r4, r5, r6}\n return HAL_OK;\n 800378e:\t4618 \tmov\tr0, r3\n}\n 8003790:\t4770 \tbx\tlr\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8003792:\te9d1 4600 \tldrd\tr4, r6, [r1]\n tmpcr2 &= ~TIM_CR2_MMS2;\n 8003796:\tf423 0370 \tbic.w\tr3, r3, #15728640\t; 0xf00000\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\n 800379a:\t4333 \torrs\tr3, r6\n tmpcr2 &= ~TIM_CR2_MMS;\n 800379c:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n 80037a0:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 80037a4:\t4323 \torrs\tr3, r4\n htim->Instance->CR2 = tmpcr2;\n 80037a6:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 80037a8:\te7e5 \tb.n\t8003776 \n __HAL_LOCK(htim);\n 80037aa:\t2002 \tmovs\tr0, #2\n}\n 80037ac:\t4770 \tbx\tlr\n 80037ae:\tbf00 \tnop\n 80037b0:\t40012c00 \t.word\t0x40012c00\n 80037b4:\t40000400 \t.word\t0x40000400\n\n080037b8 <__libc_init_array>:\n 80037b8:\tb570 \tpush\t{r4, r5, r6, lr}\n 80037ba:\t4d0d \tldr\tr5, [pc, #52]\t; (80037f0 <__libc_init_array+0x38>)\n 80037bc:\t4c0d \tldr\tr4, [pc, #52]\t; (80037f4 <__libc_init_array+0x3c>)\n 80037be:\t1b64 \tsubs\tr4, r4, r5\n 80037c0:\t10a4 \tasrs\tr4, r4, #2\n 80037c2:\t2600 \tmovs\tr6, #0\n 80037c4:\t42a6 \tcmp\tr6, r4\n 80037c6:\td109 \tbne.n\t80037dc <__libc_init_array+0x24>\n 80037c8:\t4d0b \tldr\tr5, [pc, #44]\t; (80037f8 <__libc_init_array+0x40>)\n 80037ca:\t4c0c \tldr\tr4, [pc, #48]\t; (80037fc <__libc_init_array+0x44>)\n 80037cc:\tf000 f820 \tbl\t8003810 <_init>\n 80037d0:\t1b64 \tsubs\tr4, r4, r5\n 80037d2:\t10a4 \tasrs\tr4, r4, #2\n 80037d4:\t2600 \tmovs\tr6, #0\n 80037d6:\t42a6 \tcmp\tr6, r4\n 80037d8:\td105 \tbne.n\t80037e6 <__libc_init_array+0x2e>\n 80037da:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80037dc:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 80037e0:\t4798 \tblx\tr3\n 80037e2:\t3601 \tadds\tr6, #1\n 80037e4:\te7ee \tb.n\t80037c4 <__libc_init_array+0xc>\n 80037e6:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 80037ea:\t4798 \tblx\tr3\n 80037ec:\t3601 \tadds\tr6, #1\n 80037ee:\te7f2 \tb.n\t80037d6 <__libc_init_array+0x1e>\n 80037f0:\t08004038 \t.word\t0x08004038\n 80037f4:\t08004038 \t.word\t0x08004038\n 80037f8:\t08004038 \t.word\t0x08004038\n 80037fc:\t0800403c \t.word\t0x0800403c\n\n08003800 :\n 8003800:\t4402 \tadd\tr2, r0\n 8003802:\t4603 \tmov\tr3, r0\n 8003804:\t4293 \tcmp\tr3, r2\n 8003806:\td100 \tbne.n\t800380a \n 8003808:\t4770 \tbx\tlr\n 800380a:\tf803 1b01 \tstrb.w\tr1, [r3], #1\n 800380e:\te7f9 \tb.n\t8003804 \n\n08003810 <_init>:\n 8003810:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 8003812:\tbf00 \tnop\n 8003814:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 8003816:\tbc08 \tpop\t{r3}\n 8003818:\t469e \tmov\tlr, r3\n 800381a:\t4770 \tbx\tlr\n\n0800381c <_fini>:\n 800381c:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 800381e:\tbf00 \tnop\n 8003820:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 8003822:\tbc08 \tpop\t{r3}\n 8003824:\t469e \tmov\tlr, r3\n 8003826:\t4770 \tbx\tlr\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/2op_main.d", "content": "App/Src/2op_main.o: ../App/Src/2op_main.c ../App/Inc/2op_main.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../App/Inc/dynamic_smooth.h\n\n../App/Inc/2op_main.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/dynamic_smooth.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/2op_main.su", "content": "2op_main.c:47:6:adsr_structinit\t4\tstatic\n2op_main.c:61:6:run_adsr\t8\tstatic\n2op_main.c:105:6:run_ar\t8\tstatic\n2op_main.c:142:6:run_linear_a_expo_r\t8\tstatic\n2op_main.c:181:10:operator_run\t0\tstatic\n2op_main.c:187:6:operator_structinit\t0\tstatic\n2op_main.c:194:6:check_trig\t8\tstatic\n2op_main.c:223:6:set_adsr_parameters\t8\tstatic\n2op_main.c:243:6:main_2OP_loop\t24\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/dynamic_smooth.d", "content": "App/Src/dynamic_smooth.o: ../App/Src/dynamic_smooth.c \\\n ../App/Inc/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../App/Inc/2op_main.h\n\n../App/Inc/dynamic_smooth.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/dynamic_smooth.su", "content": "dynamic_smooth.c:11:7:cm_min\t0\tstatic\ndynamic_smooth.c:15:7:cm_abs\t0\tstatic\ndynamic_smooth.c:23:6:dynamic_smooth_init\t0\tstatic\ndynamic_smooth.c:44:7:dynamic_smooth_tick\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/float_expo_table.su", "content": "" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/loop.d", "content": "App/Src/loop.o: ../App/Src/loop.c ../App/Inc/loop.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/global_variables.h ../App/Inc/big_sine_wave.h \\\n ../Core/Inc/dac.h ../Core/Inc/main.h ../App/Inc/dynamic_smooth.h \\\n ../App/Inc/2op_main.h\n\n../App/Inc/loop.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/loop.su", "content": "loop.c:11:6:loop\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/App/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../App/Src/2op_main.c \\\n../App/Src/dynamic_smooth.c \\\n../App/Src/loop.c \n\nOBJS += \\\n./App/Src/2op_main.o \\\n./App/Src/dynamic_smooth.o \\\n./App/Src/loop.o \n\nC_DEPS += \\\n./App/Src/2op_main.d \\\n./App/Src/dynamic_smooth.d \\\n./App/Src/loop.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nApp/Src/%.o: ../App/Src/%.c App/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../App/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-App-2f-Src\n\nclean-App-2f-Src:\n\t-$(RM) ./App/Src/2op_main.d ./App/Src/2op_main.o ./App/Src/dynamic_smooth.d ./App/Src/dynamic_smooth.o ./App/Src/loop.d ./App/Src/loop.o\n\n.PHONY: clean-App-2f-Src\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/adc.d", "content": "Core/Src/adc.o: ../Core/Src/adc.c ../Core/Inc/adc.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/main.h ../Core/Inc/dac.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/adc.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/dac.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/adc.su", "content": "adc.c:33:6:MX_ADC1_Init\t64\tstatic\nadc.c:135:6:MX_ADC2_Init\t48\tstatic\nadc.c:197:6:HAL_ADC_MspInit\t128\tstatic\nadc.c:318:6:HAL_ADC_MspDeInit\t8\tstatic\nadc.c:375:6:ADC_Start\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/dac.d", "content": "Core/Src/dac.o: ../Core/Src/dac.c ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/main.h ../Core/Inc/dac.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/dac.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/dac.su", "content": "dac.c:30:6:MX_DAC1_Init\t64\tstatic\ndac.c:76:6:HAL_DAC_MspInit\t40\tstatic\ndac.c:104:6:HAL_DAC_MspDeInit\t0\tstatic\ndac.c:128:6:DAC_Start\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/dma.d", "content": "Core/Src/dma.o: ../Core/Src/dma.c ../Core/Inc/dma.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/main.h ../Core/Inc/dac.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/dma.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/dac.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/dma.su", "content": "dma.c:39:6:MX_DMA_Init\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/gpio.d", "content": "Core/Src/gpio.o: ../Core/Src/gpio.c ../Core/Inc/gpio.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/main.h ../Core/Inc/dac.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/gpio.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/dac.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/gpio.su", "content": "gpio.c:37:6:MX_GPIO_Init\t48\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/main.d", "content": "Core/Src/main.o: ../Core/Src/main.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h ../Core/Inc/adc.h \\\n ../Core/Inc/dac.h ../Core/Inc/dma.h ../Core/Inc/tim.h ../Core/Inc/gpio.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n\n../Core/Inc/adc.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dma.h:\n\n../Core/Inc/tim.h:\n\n../Core/Inc/gpio.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/main.su", "content": "main.c:138:6:SystemClock_Config\t96\tstatic,ignoring_inline_asm\nmain.c:68:5:main\t24\tstatic\nmain.c:186:6:Error_Handler\t0\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/stm32g4xx_hal_msp.d", "content": "Core/Src/stm32g4xx_hal_msp.o: ../Core/Src/stm32g4xx_hal_msp.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/stm32g4xx_hal_msp.su", "content": "stm32g4xx_hal_msp.c:63:6:HAL_MspInit\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/stm32g4xx_it.d", "content": "Core/Src/stm32g4xx_it.o: ../Core/Src/stm32g4xx_it.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h \\\n ../Core/Inc/stm32g4xx_it.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n\n../Core/Inc/stm32g4xx_it.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/stm32g4xx_it.su", "content": "stm32g4xx_it.c:71:6:NMI_Handler\t0\tstatic\nstm32g4xx_it.c:85:6:HardFault_Handler\t0\tstatic\nstm32g4xx_it.c:100:6:MemManage_Handler\t0\tstatic\nstm32g4xx_it.c:115:6:BusFault_Handler\t0\tstatic\nstm32g4xx_it.c:130:6:UsageFault_Handler\t0\tstatic\nstm32g4xx_it.c:145:6:SVC_Handler\t0\tstatic\nstm32g4xx_it.c:158:6:DebugMon_Handler\t0\tstatic\nstm32g4xx_it.c:171:6:PendSV_Handler\t0\tstatic\nstm32g4xx_it.c:184:6:SysTick_Handler\t0\tstatic\nstm32g4xx_it.c:205:6:TIM2_IRQHandler\t0\tstatic\nstm32g4xx_it.c:225:6:TIM3_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Core/Src/adc.c \\\n../Core/Src/dac.c \\\n../Core/Src/dma.c \\\n../Core/Src/gpio.c \\\n../Core/Src/main.c \\\n../Core/Src/stm32g4xx_hal_msp.c \\\n../Core/Src/stm32g4xx_it.c \\\n../Core/Src/syscalls.c \\\n../Core/Src/sysmem.c \\\n../Core/Src/system_stm32g4xx.c \\\n../Core/Src/tim.c \n\nOBJS += \\\n./Core/Src/adc.o \\\n./Core/Src/dac.o \\\n./Core/Src/dma.o \\\n./Core/Src/gpio.o \\\n./Core/Src/main.o \\\n./Core/Src/stm32g4xx_hal_msp.o \\\n./Core/Src/stm32g4xx_it.o \\\n./Core/Src/syscalls.o \\\n./Core/Src/sysmem.o \\\n./Core/Src/system_stm32g4xx.o \\\n./Core/Src/tim.o \n\nC_DEPS += \\\n./Core/Src/adc.d \\\n./Core/Src/dac.d \\\n./Core/Src/dma.d \\\n./Core/Src/gpio.d \\\n./Core/Src/main.d \\\n./Core/Src/stm32g4xx_hal_msp.d \\\n./Core/Src/stm32g4xx_it.d \\\n./Core/Src/syscalls.d \\\n./Core/Src/sysmem.d \\\n./Core/Src/system_stm32g4xx.d \\\n./Core/Src/tim.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Src/%.o: ../Core/Src/%.c Core/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../App/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Src\n\nclean-Core-2f-Src:\n\t-$(RM) ./Core/Src/adc.d ./Core/Src/adc.o ./Core/Src/dac.d ./Core/Src/dac.o ./Core/Src/dma.d ./Core/Src/dma.o ./Core/Src/gpio.d ./Core/Src/gpio.o ./Core/Src/main.d ./Core/Src/main.o ./Core/Src/stm32g4xx_hal_msp.d ./Core/Src/stm32g4xx_hal_msp.o ./Core/Src/stm32g4xx_it.d ./Core/Src/stm32g4xx_it.o ./Core/Src/syscalls.d ./Core/Src/syscalls.o ./Core/Src/sysmem.d ./Core/Src/sysmem.o ./Core/Src/system_stm32g4xx.d ./Core/Src/system_stm32g4xx.o ./Core/Src/tim.d ./Core/Src/tim.o\n\n.PHONY: clean-Core-2f-Src\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/syscalls.d", "content": "Core/Src/syscalls.o: ../Core/Src/syscalls.c\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/syscalls.su", "content": "syscalls.c:44:6:initialise_monitor_handles\t0\tstatic\nsyscalls.c:48:5:_getpid\t0\tstatic\nsyscalls.c:53:5:_kill\t8\tstatic\nsyscalls.c:59:6:_exit\t8\tstatic\nsyscalls.c:65:27:_read\t16\tstatic\nsyscalls.c:77:27:_write\t16\tstatic\nsyscalls.c:88:5:_close\t0\tstatic\nsyscalls.c:94:5:_fstat\t0\tstatic\nsyscalls.c:100:5:_isatty\t0\tstatic\nsyscalls.c:105:5:_lseek\t0\tstatic\nsyscalls.c:110:5:_open\t0\tstatic\nsyscalls.c:116:5:_wait\t8\tstatic\nsyscalls.c:122:5:_unlink\t8\tstatic\nsyscalls.c:128:5:_times\t0\tstatic\nsyscalls.c:133:5:_stat\t0\tstatic\nsyscalls.c:139:5:_link\t8\tstatic\nsyscalls.c:145:5:_fork\t8\tstatic\nsyscalls.c:151:5:_execve\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/sysmem.d", "content": "Core/Src/sysmem.o: ../Core/Src/sysmem.c\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/sysmem.su", "content": "sysmem.c:53:7:_sbrk\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/system_stm32g4xx.d", "content": "Core/Src/system_stm32g4xx.o: ../Core/Src/system_stm32g4xx.c \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/system_stm32g4xx.su", "content": "system_stm32g4xx.c:179:6:SystemInit\t0\tstatic\nsystem_stm32g4xx.c:228:6:SystemCoreClockUpdate\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/tim.d", "content": "Core/Src/tim.o: ../Core/Src/tim.c ../Core/Inc/tim.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../App/Inc/loop.h ../App/Inc/global_variables.h \\\n ../App/Inc/big_sine_wave.h ../Core/Inc/main.h ../Core/Inc/dac.h \\\n ../App/Inc/dynamic_smooth.h ../App/Inc/2op_main.h\n\n../Core/Inc/tim.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../App/Inc/loop.h:\n\n../App/Inc/global_variables.h:\n\n../App/Inc/big_sine_wave.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/dac.h:\n\n../App/Inc/dynamic_smooth.h:\n\n../App/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Src/tim.su", "content": "tim.c:31:6:MX_TIM2_Init\t40\tstatic\ntim.c:71:6:MX_TIM3_Init\t40\tstatic\ntim.c:111:6:HAL_TIM_Base_MspInit\t16\tstatic\ntim.c:146:6:HAL_TIM_Base_MspDeInit\t0\tstatic\ntim.c:180:6:TIM_Start\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Startup/startup_stm32g431kbux.d", "content": "Core/Startup/startup_stm32g431kbux.o: \\\n ../Core/Startup/startup_stm32g431kbux.s\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Core/Startup/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nS_SRCS += \\\n../Core/Startup/startup_stm32g431kbux.s \n\nOBJS += \\\n./Core/Startup/startup_stm32g431kbux.o \n\nS_DEPS += \\\n./Core/Startup/startup_stm32g431kbux.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Startup/%.o: ../Core/Startup/%.s Core/Startup/subdir.mk\n\tarm-none-eabi-gcc -mcpu=cortex-m4 -g3 -DDEBUG -c -x assembler-with-cpp -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\" \"$<\"\n\nclean: clean-Core-2f-Startup\n\nclean-Core-2f-Startup:\n\t-$(RM) ./Core/Startup/startup_stm32g431kbux.d ./Core/Startup/startup_stm32g431kbux.o\n\n.PHONY: clean-Core-2f-Startup\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.su", "content": "stm32g4xx_hal.c:221:13:HAL_MspInit\t0\tstatic\nstm32g4xx_hal.c:232:13:HAL_MspDeInit\t0\tstatic\nstm32g4xx_hal.c:192:19:HAL_DeInit\t8\tstatic\nstm32g4xx_hal.c:255:26:HAL_InitTick\t16\tstatic\nstm32g4xx_hal.c:148:19:HAL_Init\t8\tstatic\nstm32g4xx_hal.c:322:13:HAL_IncTick\t0\tstatic\nstm32g4xx_hal.c:333:17:HAL_GetTick\t0\tstatic\nstm32g4xx_hal.c:342:10:HAL_GetTickPrio\t0\tstatic\nstm32g4xx_hal.c:351:19:HAL_SetTickFreq\t16\tstatic\nstm32g4xx_hal.c:384:10:HAL_GetTickFreq\t0\tstatic\nstm32g4xx_hal.c:400:13:HAL_Delay\t16\tstatic\nstm32g4xx_hal.c:426:13:HAL_SuspendTick\t0\tstatic\nstm32g4xx_hal.c:442:13:HAL_ResumeTick\t0\tstatic\nstm32g4xx_hal.c:452:10:HAL_GetHalVersion\t0\tstatic\nstm32g4xx_hal.c:461:10:HAL_GetREVID\t0\tstatic\nstm32g4xx_hal.c:470:10:HAL_GetDEVID\t0\tstatic\nstm32g4xx_hal.c:479:10:HAL_GetUIDw0\t0\tstatic\nstm32g4xx_hal.c:488:10:HAL_GetUIDw1\t0\tstatic\nstm32g4xx_hal.c:497:10:HAL_GetUIDw2\t0\tstatic\nstm32g4xx_hal.c:526:6:HAL_DBGMCU_EnableDBGSleepMode\t0\tstatic\nstm32g4xx_hal.c:535:6:HAL_DBGMCU_DisableDBGSleepMode\t0\tstatic\nstm32g4xx_hal.c:544:6:HAL_DBGMCU_EnableDBGStopMode\t0\tstatic\nstm32g4xx_hal.c:553:6:HAL_DBGMCU_DisableDBGStopMode\t0\tstatic\nstm32g4xx_hal.c:562:6:HAL_DBGMCU_EnableDBGStandbyMode\t0\tstatic\nstm32g4xx_hal.c:571:6:HAL_DBGMCU_DisableDBGStandbyMode\t0\tstatic\nstm32g4xx_hal.c:604:6:HAL_SYSCFG_CCMSRAMErase\t0\tstatic\nstm32g4xx_hal.c:623:6:HAL_SYSCFG_EnableMemorySwappingBank\t0\tstatic\nstm32g4xx_hal.c:638:6:HAL_SYSCFG_DisableMemorySwappingBank\t0\tstatic\nstm32g4xx_hal.c:656:6:HAL_SYSCFG_VREFBUF_VoltageScalingConfig\t0\tstatic\nstm32g4xx_hal.c:672:6:HAL_SYSCFG_VREFBUF_HighImpedanceConfig\t0\tstatic\nstm32g4xx_hal.c:686:6:HAL_SYSCFG_VREFBUF_TrimmingConfig\t0\tstatic\nstm32g4xx_hal.c:698:19:HAL_SYSCFG_EnableVREFBUF\t16\tstatic\nstm32g4xx_hal.c:724:6:HAL_SYSCFG_DisableVREFBUF\t0\tstatic\nstm32g4xx_hal.c:735:6:HAL_SYSCFG_EnableIOSwitchBooster\t0\tstatic\nstm32g4xx_hal.c:745:6:HAL_SYSCFG_DisableIOSwitchBooster\t0\tstatic\nstm32g4xx_hal.c:755:6:HAL_SYSCFG_EnableIOSwitchVDD\t0\tstatic\nstm32g4xx_hal.c:765:6:HAL_SYSCFG_DisableIOSwitchVDD\t0\tstatic\nstm32g4xx_hal.c:776:6:HAL_SYSCFG_CCMSRAM_WriteProtectionEnable\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.su", "content": "stm32g4xx_hal_adc.c:912:13:HAL_ADC_MspInit\t0\tstatic\nstm32g4xx_hal_adc.c:396:19:HAL_ADC_Init\t24\tstatic\nstm32g4xx_hal_adc.c:929:13:HAL_ADC_MspDeInit\t0\tstatic\nstm32g4xx_hal_adc.c:1408:19:HAL_ADC_PollForConversion\t24\tstatic\nstm32g4xx_hal_adc.c:1594:19:HAL_ADC_PollForEvent\t24\tstatic\nstm32g4xx_hal_adc.c:2230:10:HAL_ADC_GetValue\t0\tstatic\nstm32g4xx_hal_adc.c:2251:19:HAL_ADC_StartSampling\t0\tstatic\nstm32g4xx_hal_adc.c:2273:19:HAL_ADC_StopSampling\t0\tstatic\nstm32g4xx_hal_adc.c:2662:13:HAL_ADC_ConvCpltCallback\t0\tstatic\nstm32g4xx_hal_adc.c:2677:13:HAL_ADC_ConvHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_adc.c:3668:6:ADC_DMAHalfConvCplt\t8\tstatic\nstm32g4xx_hal_adc.c:2692:13:HAL_ADC_LevelOutOfWindowCallback\t0\tstatic\nstm32g4xx_hal_adc.c:2714:13:HAL_ADC_ErrorCallback\t0\tstatic\nstm32g4xx_hal_adc.c:2290:6:HAL_ADC_IRQHandler\t24\tstatic\nstm32g4xx_hal_adc.c:3590:6:ADC_DMAConvCplt\t8\tstatic\nstm32g4xx_hal_adc.c:3686:6:ADC_DMAError\t8\tstatic\nstm32g4xx_hal_adc.c:2760:19:HAL_ADC_ConfigChannel\t32\tstatic,ignoring_inline_asm\nstm32g4xx_hal_adc.c:2998:19:HAL_ADC_AnalogWDGConfig\t16\tstatic,ignoring_inline_asm\nstm32g4xx_hal_adc.c:3259:10:HAL_ADC_GetState\t0\tstatic\nstm32g4xx_hal_adc.c:3273:10:HAL_ADC_GetError\t0\tstatic\nstm32g4xx_hal_adc.c:3303:19:ADC_ConversionStop\t16\tstatic\nstm32g4xx_hal_adc.c:3435:19:ADC_Enable\t24\tstatic\nstm32g4xx_hal_adc.c:1219:19:HAL_ADC_Start\t16\tstatic\nstm32g4xx_hal_adc.c:1743:19:HAL_ADC_Start_IT\t16\tstatic\nstm32g4xx_hal_adc.c:2003:19:HAL_ADC_Start_DMA\t24\tstatic\nstm32g4xx_hal_adc.c:3528:19:ADC_Disable\t16\tstatic\nstm32g4xx_hal_adc.c:713:19:HAL_ADC_DeInit\t24\tstatic\nstm32g4xx_hal_adc.c:1354:19:HAL_ADC_Stop\t8\tstatic\nstm32g4xx_hal_adc.c:1950:19:HAL_ADC_Stop_IT\t8\tstatic\nstm32g4xx_hal_adc.c:2145:19:HAL_ADC_Stop_DMA\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.su", "content": "stm32g4xx_hal_adc_ex.c:126:19:HAL_ADCEx_Calibration_Start\t24\tstatic\nstm32g4xx_hal_adc_ex.c:200:10:HAL_ADCEx_Calibration_GetValue\t0\tstatic\nstm32g4xx_hal_adc_ex.c:220:19:HAL_ADCEx_Calibration_SetValue\t12\tstatic\nstm32g4xx_hal_adc_ex.c:277:19:HAL_ADCEx_InjectedStart\t16\tstatic\nstm32g4xx_hal_adc_ex.c:426:19:HAL_ADCEx_InjectedStop\t8\tstatic\nstm32g4xx_hal_adc_ex.c:481:19:HAL_ADCEx_InjectedPollForConversion\t24\tstatic\nstm32g4xx_hal_adc_ex.c:622:19:HAL_ADCEx_InjectedStart_IT\t16\tstatic\nstm32g4xx_hal_adc_ex.c:795:19:HAL_ADCEx_InjectedStop_IT\t8\tstatic\nstm32g4xx_hal_adc_ex.c:862:19:HAL_ADCEx_MultiModeStart_DMA\t136\tstatic\nstm32g4xx_hal_adc_ex.c:981:19:HAL_ADCEx_MultiModeStop_DMA\t128\tstatic\nstm32g4xx_hal_adc_ex.c:1104:10:HAL_ADCEx_MultiModeGetValue\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1151:10:HAL_ADCEx_InjectedGetValue\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1186:13:HAL_ADCEx_InjectedConvCpltCallback\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1205:13:HAL_ADCEx_InjectedQueueOverflowCallback\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1220:13:HAL_ADCEx_LevelOutOfWindow2Callback\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1235:13:HAL_ADCEx_LevelOutOfWindow3Callback\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1251:13:HAL_ADCEx_EndOfSamplingCallback\t0\tstatic\nstm32g4xx_hal_adc_ex.c:1268:19:HAL_ADCEx_RegularStop\t8\tstatic\nstm32g4xx_hal_adc_ex.c:1326:19:HAL_ADCEx_RegularStop_IT\t8\tstatic\nstm32g4xx_hal_adc_ex.c:1386:19:HAL_ADCEx_RegularStop_DMA\t16\tstatic\nstm32g4xx_hal_adc_ex.c:1474:19:HAL_ADCEx_RegularMultiModeStop_DMA\t128\tstatic\nstm32g4xx_hal_adc_ex.c:1659:19:HAL_ADCEx_InjectedConfigChannel\t32\tstatic,ignoring_inline_asm\nstm32g4xx_hal_adc_ex.c:2116:19:HAL_ADCEx_MultiModeConfigChannel\t128\tstatic\nstm32g4xx_hal_adc_ex.c:2233:19:HAL_ADCEx_EnableInjectedQueue\t0\tstatic\nstm32g4xx_hal_adc_ex.c:2274:19:HAL_ADCEx_DisableInjectedQueue\t0\tstatic\nstm32g4xx_hal_adc_ex.c:2311:19:HAL_ADCEx_DisableVoltageRegulator\t0\tstatic\nstm32g4xx_hal_adc_ex.c:2348:19:HAL_ADCEx_EnterADCDeepPowerDownMode\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.su", "content": "stm32g4xx_hal_cortex.c:163:6:HAL_NVIC_SetPriorityGrouping\t4\tstatic\nstm32g4xx_hal_cortex.c:185:6:HAL_NVIC_SetPriority\t8\tstatic\nstm32g4xx_hal_cortex.c:207:6:HAL_NVIC_EnableIRQ\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_cortex.c:223:6:HAL_NVIC_DisableIRQ\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_cortex.c:236:6:HAL_NVIC_SystemReset\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_cortex.c:249:10:HAL_SYSTICK_Config\t4\tstatic\nstm32g4xx_hal_cortex.c:277:10:HAL_NVIC_GetPriorityGrouping\t0\tstatic\nstm32g4xx_hal_cortex.c:304:6:HAL_NVIC_GetPriority\t8\tstatic\nstm32g4xx_hal_cortex.c:319:6:HAL_NVIC_SetPendingIRQ\t0\tstatic\nstm32g4xx_hal_cortex.c:337:10:HAL_NVIC_GetPendingIRQ\t0\tstatic\nstm32g4xx_hal_cortex.c:353:6:HAL_NVIC_ClearPendingIRQ\t0\tstatic\nstm32g4xx_hal_cortex.c:370:10:HAL_NVIC_GetActive\t0\tstatic\nstm32g4xx_hal_cortex.c:384:6:HAL_SYSTICK_CLKSourceConfig\t0\tstatic\nstm32g4xx_hal_cortex.c:411:13:HAL_SYSTICK_Callback\t0\tstatic\nstm32g4xx_hal_cortex.c:402:6:HAL_SYSTICK_IRQHandler\t8\tstatic\nstm32g4xx_hal_cortex.c:430:6:HAL_MPU_Enable\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_cortex.c:445:6:HAL_MPU_Disable\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_cortex.c:461:6:HAL_MPU_ConfigRegion\t12\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.su", "content": "stm32g4xx_hal_dac.c:511:13:HAL_DAC_MspInit\t0\tstatic\nstm32g4xx_hal_dac.c:405:19:HAL_DAC_Init\t8\tstatic\nstm32g4xx_hal_dac.c:527:13:HAL_DAC_MspDeInit\t0\tstatic\nstm32g4xx_hal_dac.c:466:19:HAL_DAC_DeInit\t8\tstatic\nstm32g4xx_hal_dac.c:572:19:HAL_DAC_Start\t24\tstatic\nstm32g4xx_hal_dac.c:647:19:HAL_DAC_Stop\t4\tstatic\nstm32g4xx_hal_dac.c:688:19:HAL_DAC_Start_DMA\t32\tstatic\nstm32g4xx_hal_dac.c:834:19:HAL_DAC_Stop_DMA\t24\tstatic\nstm32g4xx_hal_dac.c:967:19:HAL_DAC_SetValue\t16\tstatic\nstm32g4xx_hal_dac.c:1011:13:HAL_DAC_ConvCpltCallbackCh1\t0\tstatic\nstm32g4xx_hal_dac.c:1675:6:DAC_DMAConvCpltCh1\t8\tstatic\nstm32g4xx_hal_dac.c:1027:13:HAL_DAC_ConvHalfCpltCallbackCh1\t0\tstatic\nstm32g4xx_hal_dac.c:1694:6:DAC_DMAHalfConvCpltCh1\t8\tstatic\nstm32g4xx_hal_dac.c:1043:13:HAL_DAC_ErrorCallbackCh1\t0\tstatic\nstm32g4xx_hal_dac.c:1711:6:DAC_DMAErrorCh1\t8\tstatic\nstm32g4xx_hal_dac.c:1059:13:HAL_DAC_DMAUnderrunCallbackCh1\t0\tstatic\nstm32g4xx_hal_dac.c:888:6:HAL_DAC_IRQHandler\t16\tstatic\nstm32g4xx_hal_dac.c:1101:10:HAL_DAC_GetValue\t0\tstatic\nstm32g4xx_hal_dac.c:1144:19:HAL_DAC_ConfigChannel\t24\tstatic\nstm32g4xx_hal_dac.c:1390:22:HAL_DAC_GetState\t0\tstatic\nstm32g4xx_hal_dac.c:1403:10:HAL_DAC_GetError\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.su", "content": "stm32g4xx_hal_dac_ex.c:131:19:HAL_DACEx_DualStart\t16\tstatic\nstm32g4xx_hal_dac_ex.c:193:19:HAL_DACEx_DualStop\t4\tstatic\nstm32g4xx_hal_dac_ex.c:232:19:HAL_DACEx_DualStart_DMA\t32\tstatic\nstm32g4xx_hal_dac_ex.c:360:19:HAL_DACEx_DualStop_DMA\t8\tstatic\nstm32g4xx_hal_dac_ex.c:444:19:HAL_DACEx_TriangleWaveGenerate\t8\tstatic\nstm32g4xx_hal_dac_ex.c:503:19:HAL_DACEx_NoiseWaveGenerate\t8\tstatic\nstm32g4xx_hal_dac_ex.c:559:19:HAL_DACEx_SawtoothWaveGenerate\t8\tstatic\nstm32g4xx_hal_dac_ex.c:629:19:HAL_DACEx_SawtoothWaveDataReset\t8\tstatic\nstm32g4xx_hal_dac_ex.c:691:19:HAL_DACEx_SawtoothWaveDataStep\t8\tstatic\nstm32g4xx_hal_dac_ex.c:754:19:HAL_DACEx_DualSetValue\t0\tstatic\nstm32g4xx_hal_dac_ex.c:796:13:HAL_DACEx_ConvCpltCallbackCh2\t0\tstatic\nstm32g4xx_hal_dac_ex.c:1114:6:DAC_DMAConvCpltCh2\t8\tstatic\nstm32g4xx_hal_dac_ex.c:812:13:HAL_DACEx_ConvHalfCpltCallbackCh2\t0\tstatic\nstm32g4xx_hal_dac_ex.c:1133:6:DAC_DMAHalfConvCpltCh2\t8\tstatic\nstm32g4xx_hal_dac_ex.c:828:13:HAL_DACEx_ErrorCallbackCh2\t0\tstatic\nstm32g4xx_hal_dac_ex.c:1150:6:DAC_DMAErrorCh2\t8\tstatic\nstm32g4xx_hal_dac_ex.c:844:13:HAL_DACEx_DMAUnderrunCallbackCh2\t0\tstatic\nstm32g4xx_hal_dac_ex.c:871:19:HAL_DACEx_SelfCalibrate\t48\tstatic\nstm32g4xx_hal_dac_ex.c:1002:19:HAL_DACEx_SetUserTrimming\t16\tstatic\nstm32g4xx_hal_dac_ex.c:1047:10:HAL_DACEx_GetTrimOffset\t0\tstatic\nstm32g4xx_hal_dac_ex.c:1081:10:HAL_DACEx_DualGetValue\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.su", "content": "stm32g4xx_hal_dma.c:152:19:HAL_DMA_Init\t24\tstatic\nstm32g4xx_hal_dma.c:263:19:HAL_DMA_DeInit\t16\tstatic\nstm32g4xx_hal_dma.c:378:19:HAL_DMA_Start\t16\tstatic\nstm32g4xx_hal_dma.c:421:19:HAL_DMA_Start_IT\t16\tstatic\nstm32g4xx_hal_dma.c:491:19:HAL_DMA_Abort\t12\tstatic\nstm32g4xx_hal_dma.c:544:19:HAL_DMA_Abort_IT\t16\tstatic\nstm32g4xx_hal_dma.c:611:19:HAL_DMA_PollForTransfer\t32\tstatic\nstm32g4xx_hal_dma.c:741:6:HAL_DMA_IRQHandler\t12\tstatic\nstm32g4xx_hal_dma.c:835:19:HAL_DMA_RegisterCallback\t4\tstatic\nstm32g4xx_hal_dma.c:886:19:HAL_DMA_UnRegisterCallback\t4\tstatic\nstm32g4xx_hal_dma.c:964:22:HAL_DMA_GetState\t0\tstatic\nstm32g4xx_hal_dma.c:976:10:HAL_DMA_GetError\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.su", "content": "stm32g4xx_hal_dma_ex.c:95:19:HAL_DMAEx_ConfigMuxSync\t12\tstatic\nstm32g4xx_hal_dma_ex.c:141:19:HAL_DMAEx_ConfigMuxRequestGenerator\t8\tstatic,ignoring_inline_asm\nstm32g4xx_hal_dma_ex.c:181:19:HAL_DMAEx_EnableMuxRequestGenerator\t0\tstatic\nstm32g4xx_hal_dma_ex.c:209:19:HAL_DMAEx_DisableMuxRequestGenerator\t0\tstatic\nstm32g4xx_hal_dma_ex.c:237:6:HAL_DMAEx_MUX_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.su", "content": "stm32g4xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t16\tstatic\nstm32g4xx_hal_exti.c:268:19:HAL_EXTI_GetConfigLine\t12\tstatic\nstm32g4xx_hal_exti.c:364:19:HAL_EXTI_ClearConfigLine\t16\tstatic\nstm32g4xx_hal_exti.c:432:19:HAL_EXTI_RegisterCallback\t0\tstatic\nstm32g4xx_hal_exti.c:463:19:HAL_EXTI_GetHandle\t0\tstatic\nstm32g4xx_hal_exti.c:504:6:HAL_EXTI_IRQHandler\t8\tstatic\nstm32g4xx_hal_exti.c:539:10:HAL_EXTI_GetPending\t0\tstatic\nstm32g4xx_hal_exti.c:574:6:HAL_EXTI_ClearPending\t0\tstatic\nstm32g4xx_hal_exti.c:603:6:HAL_EXTI_GenerateSWI\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.su", "content": "stm32g4xx_hal_flash.c:173:19:HAL_FLASH_Program\t40\tstatic,ignoring_inline_asm\nstm32g4xx_hal_flash.c:255:19:HAL_FLASH_Program_IT\t40\tstatic,ignoring_inline_asm\nstm32g4xx_hal_flash.c:467:13:HAL_FLASH_EndOfOperationCallback\t0\tstatic\nstm32g4xx_hal_flash.c:485:13:HAL_FLASH_OperationErrorCallback\t0\tstatic\nstm32g4xx_hal_flash.c:327:6:HAL_FLASH_IRQHandler\t8\tstatic\nstm32g4xx_hal_flash.c:518:19:HAL_FLASH_Unlock\t0\tstatic\nstm32g4xx_hal_flash.c:542:19:HAL_FLASH_Lock\t0\tstatic\nstm32g4xx_hal_flash.c:562:19:HAL_FLASH_OB_Unlock\t0\tstatic\nstm32g4xx_hal_flash.c:586:19:HAL_FLASH_OB_Lock\t0\tstatic\nstm32g4xx_hal_flash.c:606:19:HAL_FLASH_OB_Launch\t16\tstatic\nstm32g4xx_hal_flash.c:654:10:HAL_FLASH_GetError\t0\tstatic\nstm32g4xx_hal_flash.c:678:19:FLASH_WaitForLastOperation\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.su", "content": "stm32g4xx_hal_flash_ex.c:138:19:HAL_FLASHEx_Erase\t32\tstatic\nstm32g4xx_hal_flash_ex.c:237:19:HAL_FLASHEx_Erase_IT\t4\tstatic\nstm32g4xx_hal_flash_ex.c:310:19:HAL_FLASHEx_OBProgram\t32\tstatic\nstm32g4xx_hal_flash_ex.c:399:6:HAL_FLASHEx_OBGetConfig\t4\tstatic\nstm32g4xx_hal_flash_ex.c:459:19:HAL_FLASHEx_EnableSecMemProtection\t0\tstatic\nstm32g4xx_hal_flash_ex.c:497:6:HAL_FLASHEx_EnableDebugger\t0\tstatic\nstm32g4xx_hal_flash_ex.c:509:6:HAL_FLASHEx_DisableDebugger\t0\tstatic\nstm32g4xx_hal_flash_ex.c:582:6:FLASH_PageErase\t0\tstatic\nstm32g4xx_hal_flash_ex.c:620:6:FLASH_FlushCaches\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.su", "content": "stm32g4xx_hal_flash_ramfunc.c:92:30:HAL_FLASHEx_EnableRunPowerDown\t0\tstatic\nstm32g4xx_hal_flash_ramfunc.c:106:30:HAL_FLASHEx_DisableRunPowerDown\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.su", "content": "stm32g4xx_hal_gpio.c:162:6:HAL_GPIO_Init\t56\tstatic\nstm32g4xx_hal_gpio.c:292:6:HAL_GPIO_DeInit\t48\tstatic\nstm32g4xx_hal_gpio.c:373:15:HAL_GPIO_ReadPin\t0\tstatic\nstm32g4xx_hal_gpio.c:407:6:HAL_GPIO_WritePin\t0\tstatic\nstm32g4xx_hal_gpio.c:430:6:HAL_GPIO_TogglePin\t0\tstatic\nstm32g4xx_hal_gpio.c:455:19:HAL_GPIO_LockPin\t8\tstatic\nstm32g4xx_hal_gpio.c:505:13:HAL_GPIO_EXTI_Callback\t0\tstatic\nstm32g4xx_hal_gpio.c:490:6:HAL_GPIO_EXTI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.su", "content": "stm32g4xx_hal_pwr.c:86:6:HAL_PWR_DeInit\t0\tstatic\nstm32g4xx_hal_pwr.c:104:6:HAL_PWR_EnableBkUpAccess\t0\tstatic\nstm32g4xx_hal_pwr.c:114:6:HAL_PWR_DisableBkUpAccess\t0\tstatic\nstm32g4xx_hal_pwr.c:308:19:HAL_PWR_ConfigPVD\t4\tstatic\nstm32g4xx_hal_pwr.c:354:6:HAL_PWR_EnablePVD\t0\tstatic\nstm32g4xx_hal_pwr.c:363:6:HAL_PWR_DisablePVD\t0\tstatic\nstm32g4xx_hal_pwr.c:388:6:HAL_PWR_EnableWakeUpPin\t0\tstatic\nstm32g4xx_hal_pwr.c:409:6:HAL_PWR_DisableWakeUpPin\t0\tstatic\nstm32g4xx_hal_pwr.c:441:6:HAL_PWR_EnterSLEEPMode\t8\tstatic,ignoring_inline_asm\nstm32g4xx_hal_pwr.c:516:6:HAL_PWR_EnterSTOPMode\t0\tstatic\nstm32g4xx_hal_pwr.c:549:6:HAL_PWR_EnterSTANDBYMode\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_pwr.c:575:6:HAL_PWR_EnableSleepOnExit\t0\tstatic\nstm32g4xx_hal_pwr.c:588:6:HAL_PWR_DisableSleepOnExit\t0\tstatic\nstm32g4xx_hal_pwr.c:602:6:HAL_PWR_EnableSEVOnPend\t0\tstatic\nstm32g4xx_hal_pwr.c:615:6:HAL_PWR_DisableSEVOnPend\t0\tstatic\nstm32g4xx_hal_pwr.c:629:13:HAL_PWR_PVDCallback\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.su", "content": "stm32g4xx_hal_pwr_ex.c:109:10:HAL_PWREx_GetVoltageRange\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:153:19:HAL_PWREx_ControlVoltageScaling\t4\tstatic\nstm32g4xx_hal_pwr_ex.c:238:6:HAL_PWREx_EnableBatteryCharging\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:254:6:HAL_PWREx_DisableBatteryCharging\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:264:6:HAL_PWREx_EnableInternalWakeUpLine\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:274:6:HAL_PWREx_DisableInternalWakeUpLine\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:302:19:HAL_PWREx_EnableGPIOPullUp\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:363:19:HAL_PWREx_DisableGPIOPullUp\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:424:19:HAL_PWREx_EnableGPIOPullDown\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:485:19:HAL_PWREx_DisableGPIOPullDown\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:535:6:HAL_PWREx_EnablePullUpPullDownConfig\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:547:6:HAL_PWREx_DisablePullUpPullDownConfig\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:560:6:HAL_PWREx_EnableSRAM2ContentRetention\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:572:6:HAL_PWREx_DisableSRAM2ContentRetention\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:585:6:HAL_PWREx_EnablePVM1\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:594:6:HAL_PWREx_DisablePVM1\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:606:6:HAL_PWREx_EnablePVM2\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:615:6:HAL_PWREx_DisablePVM2\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:626:6:HAL_PWREx_EnablePVM3\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:635:6:HAL_PWREx_DisablePVM3\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:645:6:HAL_PWREx_EnablePVM4\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:654:6:HAL_PWREx_DisablePVM4\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:674:19:HAL_PWREx_ConfigPVM\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:835:6:HAL_PWREx_EnableLowPowerRunMode\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:850:19:HAL_PWREx_DisableLowPowerRunMode\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:894:6:HAL_PWREx_EnterSTOP0Mode\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_pwr_ex.c:945:6:HAL_PWREx_EnterSTOP1Mode\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_pwr_ex.c:986:6:HAL_PWREx_EnterSHUTDOWNMode\t0\tstatic,ignoring_inline_asm\nstm32g4xx_hal_pwr_ex.c:1067:13:HAL_PWREx_PVM1Callback\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1080:13:HAL_PWREx_PVM2Callback\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1092:13:HAL_PWREx_PVM3Callback\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1103:13:HAL_PWREx_PVM4Callback\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1011:6:HAL_PWREx_PVD_PVM_IRQHandler\t8\tstatic\nstm32g4xx_hal_pwr_ex.c:1115:6:HAL_PWREx_EnableUCPDStandbyMode\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1127:6:HAL_PWREx_DisableUCPDStandbyMode\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1141:6:HAL_PWREx_EnableUCPDDeadBattery\t0\tstatic\nstm32g4xx_hal_pwr_ex.c:1157:6:HAL_PWREx_DisableUCPDDeadBattery\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.su", "content": "stm32g4xx_hal_rcc.c:219:19:HAL_RCC_DeInit\t16\tstatic\nstm32g4xx_hal_rcc.c:312:19:HAL_RCC_OscConfig\t32\tstatic\nstm32g4xx_hal_rcc.c:994:6:HAL_RCC_MCOConfig\t48\tstatic\nstm32g4xx_hal_rcc.c:1063:10:HAL_RCC_GetSysClockFreq\t0\tstatic\nstm32g4xx_hal_rcc.c:766:19:HAL_RCC_ClockConfig\t32\tstatic\nstm32g4xx_hal_rcc.c:1118:10:HAL_RCC_GetHCLKFreq\t0\tstatic\nstm32g4xx_hal_rcc.c:1129:10:HAL_RCC_GetPCLK1Freq\t0\tstatic\nstm32g4xx_hal_rcc.c:1141:10:HAL_RCC_GetPCLK2Freq\t0\tstatic\nstm32g4xx_hal_rcc.c:1154:6:HAL_RCC_GetOscConfig\t0\tstatic\nstm32g4xx_hal_rcc.c:1248:6:HAL_RCC_GetClockConfig\t4\tstatic\nstm32g4xx_hal_rcc.c:1283:6:HAL_RCC_EnableCSS\t0\tstatic\nstm32g4xx_hal_rcc.c:1297:6:HAL_RCC_EnableLSECSS\t0\tstatic\nstm32g4xx_hal_rcc.c:1308:6:HAL_RCC_DisableLSECSS\t0\tstatic\nstm32g4xx_hal_rcc.c:1335:13:HAL_RCC_CSSCallback\t0\tstatic\nstm32g4xx_hal_rcc.c:1318:6:HAL_RCC_NMI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.su", "content": "stm32g4xx_hal_rcc_ex.c:123:19:HAL_RCCEx_PeriphCLKConfig\t32\tstatic\nstm32g4xx_hal_rcc_ex.c:485:6:HAL_RCCEx_GetPeriphCLKConfig\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:648:10:HAL_RCCEx_GetPeriphCLKFreq\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1286:6:HAL_RCCEx_EnableLSECSS\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1296:6:HAL_RCCEx_DisableLSECSS\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1309:6:HAL_RCCEx_EnableLSECSS_IT\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1343:13:HAL_RCCEx_LSECSS_Callback\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1326:6:HAL_RCCEx_LSECSS_IRQHandler\t8\tstatic\nstm32g4xx_hal_rcc_ex.c:1358:6:HAL_RCCEx_EnableLSCO\t48\tstatic\nstm32g4xx_hal_rcc_ex.c:1405:6:HAL_RCCEx_DisableLSCO\t16\tstatic\nstm32g4xx_hal_rcc_ex.c:1513:6:HAL_RCCEx_CRSConfig\t8\tstatic\nstm32g4xx_hal_rcc_ex.c:1555:6:HAL_RCCEx_CRSSoftwareSynchronizationGenerate\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1565:6:HAL_RCCEx_CRSGetSynchronizationInfo\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1598:10:HAL_RCCEx_CRSWaitSynchronization\t24\tstatic\nstm32g4xx_hal_rcc_ex.c:1746:13:HAL_RCCEx_CRS_SyncOkCallback\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1757:13:HAL_RCCEx_CRS_SyncWarnCallback\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1768:13:HAL_RCCEx_CRS_ExpectedSyncCallback\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1784:13:HAL_RCCEx_CRS_ErrorCallback\t0\tstatic\nstm32g4xx_hal_rcc_ex.c:1681:6:HAL_RCCEx_CRS_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.su", "content": "stm32g4xx_hal_tim.c:7163:13:TIM_OC1_SetConfig\t16\tstatic\nstm32g4xx_hal_tim.c:7315:13:TIM_OC3_SetConfig\t16\tstatic\nstm32g4xx_hal_tim.c:7390:13:TIM_OC4_SetConfig\t16\tstatic\nstm32g4xx_hal_tim.c:384:13:HAL_TIM_Base_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:281:19:HAL_TIM_Base_Init\t16\tstatic\nstm32g4xx_hal_tim.c:399:13:HAL_TIM_Base_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:341:19:HAL_TIM_Base_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:415:19:HAL_TIM_Base_Start\t0\tstatic\nstm32g4xx_hal_tim.c:454:19:HAL_TIM_Base_Stop\t0\tstatic\nstm32g4xx_hal_tim.c:474:19:HAL_TIM_Base_Start_IT\t0\tstatic\nstm32g4xx_hal_tim.c:516:19:HAL_TIM_Base_Stop_IT\t0\tstatic\nstm32g4xx_hal_tim.c:541:19:HAL_TIM_Base_Start_DMA\t24\tstatic\nstm32g4xx_hal_tim.c:610:19:HAL_TIM_Base_Stop_DMA\t8\tstatic\nstm32g4xx_hal_tim.c:768:13:HAL_TIM_OC_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:665:19:HAL_TIM_OC_Init\t16\tstatic\nstm32g4xx_hal_tim.c:783:13:HAL_TIM_OC_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:725:19:HAL_TIM_OC_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:806:19:HAL_TIM_OC_Start\t4\tstatic\nstm32g4xx_hal_tim.c:862:19:HAL_TIM_OC_Stop\t12\tstatic\nstm32g4xx_hal_tim.c:897:19:HAL_TIM_OC_Start_IT\t4\tstatic\nstm32g4xx_hal_tim.c:990:19:HAL_TIM_OC_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim.c:1067:19:HAL_TIM_OC_Start_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:1231:19:HAL_TIM_OC_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:1437:13:HAL_TIM_PWM_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:1334:19:HAL_TIM_PWM_Init\t16\tstatic\nstm32g4xx_hal_tim.c:1452:13:HAL_TIM_PWM_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:1394:19:HAL_TIM_PWM_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:1475:19:HAL_TIM_PWM_Start\t4\tstatic\nstm32g4xx_hal_tim.c:1531:19:HAL_TIM_PWM_Stop\t12\tstatic\nstm32g4xx_hal_tim.c:1566:19:HAL_TIM_PWM_Start_IT\t4\tstatic\nstm32g4xx_hal_tim.c:1659:19:HAL_TIM_PWM_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim.c:1736:19:HAL_TIM_PWM_Start_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:1899:19:HAL_TIM_PWM_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:2105:13:HAL_TIM_IC_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:2002:19:HAL_TIM_IC_Init\t16\tstatic\nstm32g4xx_hal_tim.c:2120:13:HAL_TIM_IC_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:2062:19:HAL_TIM_IC_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:2141:19:HAL_TIM_IC_Start\t4\tstatic\nstm32g4xx_hal_tim.c:2193:19:HAL_TIM_IC_Stop\t8\tstatic\nstm32g4xx_hal_tim.c:2223:19:HAL_TIM_IC_Start_IT\t4\tstatic\nstm32g4xx_hal_tim.c:2315:19:HAL_TIM_IC_Stop_IT\t4\tstatic\nstm32g4xx_hal_tim.c:2387:19:HAL_TIM_IC_Start_DMA\t24\tstatic\nstm32g4xx_hal_tim.c:2546:19:HAL_TIM_IC_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:2765:13:HAL_TIM_OnePulse_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:2651:19:HAL_TIM_OnePulse_Init\t16\tstatic\nstm32g4xx_hal_tim.c:2780:13:HAL_TIM_OnePulse_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:2720:19:HAL_TIM_OnePulse_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:2800:19:HAL_TIM_OnePulse_Start\t8\tstatic\nstm32g4xx_hal_tim.c:2857:19:HAL_TIM_OnePulse_Stop\t0\tstatic\nstm32g4xx_hal_tim.c:2900:19:HAL_TIM_OnePulse_Start_IT\t8\tstatic\nstm32g4xx_hal_tim.c:2963:19:HAL_TIM_OnePulse_Stop_IT\t0\tstatic\nstm32g4xx_hal_tim.c:3202:13:HAL_TIM_Encoder_MspInit\t0\tstatic\nstm32g4xx_hal_tim.c:3042:19:HAL_TIM_Encoder_Init\t24\tstatic\nstm32g4xx_hal_tim.c:3217:13:HAL_TIM_Encoder_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim.c:3157:19:HAL_TIM_Encoder_DeInit\t8\tstatic\nstm32g4xx_hal_tim.c:3237:19:HAL_TIM_Encoder_Start\t8\tstatic\nstm32g4xx_hal_tim.c:3331:19:HAL_TIM_Encoder_Stop\t4\tstatic\nstm32g4xx_hal_tim.c:3391:19:HAL_TIM_Encoder_Start_IT\t8\tstatic\nstm32g4xx_hal_tim.c:3491:19:HAL_TIM_Encoder_Stop_IT\t4\tstatic\nstm32g4xx_hal_tim.c:3556:19:HAL_TIM_Encoder_Start_DMA\t32\tstatic\nstm32g4xx_hal_tim.c:3769:19:HAL_TIM_Encoder_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim.c:4231:19:HAL_TIM_IC_ConfigChannel\t16\tstatic\nstm32g4xx_hal_tim.c:4637:19:HAL_TIM_DMABurst_WriteStart\t24\tstatic\nstm32g4xx_hal_tim.c:4699:19:HAL_TIM_DMABurst_MultiWriteStart\t24\tstatic\nstm32g4xx_hal_tim.c:4883:19:HAL_TIM_DMABurst_WriteStop\t16\tstatic\nstm32g4xx_hal_tim.c:4993:19:HAL_TIM_DMABurst_ReadStart\t24\tstatic\nstm32g4xx_hal_tim.c:5053:19:HAL_TIM_DMABurst_MultiReadStart\t24\tstatic\nstm32g4xx_hal_tim.c:5237:19:HAL_TIM_DMABurst_ReadStop\t16\tstatic\nstm32g4xx_hal_tim.c:5321:19:HAL_TIM_GenerateEvent\t8\tstatic\nstm32g4xx_hal_tim.c:5360:19:HAL_TIM_ConfigOCrefClear\t16\tstatic\nstm32g4xx_hal_tim.c:5562:19:HAL_TIM_ConfigClockSource\t16\tstatic\nstm32g4xx_hal_tim.c:5730:19:HAL_TIM_ConfigTI1Input\t0\tstatic\nstm32g4xx_hal_tim.c:5762:19:HAL_TIM_SlaveConfigSynchro\t16\tstatic\nstm32g4xx_hal_tim.c:5802:19:HAL_TIM_SlaveConfigSynchro_IT\t16\tstatic\nstm32g4xx_hal_tim.c:5845:10:HAL_TIM_ReadCapturedValue\t0\tstatic\nstm32g4xx_hal_tim.c:5933:13:HAL_TIM_PeriodElapsedCallback\t0\tstatic\nstm32g4xx_hal_tim.c:7033:13:TIM_DMAPeriodElapsedCplt\t8\tstatic\nstm32g4xx_hal_tim.c:5948:13:HAL_TIM_PeriodElapsedHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_tim.c:7054:13:TIM_DMAPeriodElapsedHalfCplt\t8\tstatic\nstm32g4xx_hal_tim.c:5963:13:HAL_TIM_OC_DelayElapsedCallback\t0\tstatic\nstm32g4xx_hal_tim.c:5978:13:HAL_TIM_IC_CaptureCallback\t0\tstatic\nstm32g4xx_hal_tim.c:6931:6:TIM_DMACaptureCplt\t8\tstatic\nstm32g4xx_hal_tim.c:5993:13:HAL_TIM_IC_CaptureHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_tim.c:6994:6:TIM_DMACaptureHalfCplt\t8\tstatic\nstm32g4xx_hal_tim.c:6008:13:HAL_TIM_PWM_PulseFinishedCallback\t0\tstatic\nstm32g4xx_hal_tim.c:6833:13:TIM_DMADelayPulseCplt\t8\tstatic\nstm32g4xx_hal_tim.c:6023:13:HAL_TIM_PWM_PulseFinishedHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_tim.c:6892:6:TIM_DMADelayPulseHalfCplt\t8\tstatic\nstm32g4xx_hal_tim.c:6038:13:HAL_TIM_TriggerCallback\t0\tstatic\nstm32g4xx_hal_tim.c:3846:6:HAL_TIM_IRQHandler\t16\tstatic\nstm32g4xx_hal_tim.c:7070:13:TIM_DMATriggerCplt\t8\tstatic\nstm32g4xx_hal_tim.c:6053:13:HAL_TIM_TriggerHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_tim.c:7091:13:TIM_DMATriggerHalfCplt\t8\tstatic\nstm32g4xx_hal_tim.c:6068:13:HAL_TIM_ErrorCallback\t0\tstatic\nstm32g4xx_hal_tim.c:6790:6:TIM_DMAError\t8\tstatic\nstm32g4xx_hal_tim.c:6670:22:HAL_TIM_Base_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6680:22:HAL_TIM_OC_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6690:22:HAL_TIM_PWM_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6700:22:HAL_TIM_IC_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6710:22:HAL_TIM_OnePulse_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6720:22:HAL_TIM_Encoder_GetState\t0\tstatic\nstm32g4xx_hal_tim.c:6730:23:HAL_TIM_GetActiveChannel\t0\tstatic\nstm32g4xx_hal_tim.c:6748:29:HAL_TIM_GetChannelState\t0\tstatic\nstm32g4xx_hal_tim.c:6765:30:HAL_TIM_DMABurstState\t0\tstatic\nstm32g4xx_hal_tim.c:7108:6:TIM_Base_SetConfig\t12\tstatic\nstm32g4xx_hal_tim.c:7239:6:TIM_OC2_SetConfig\t16\tstatic\nstm32g4xx_hal_tim.c:4132:19:HAL_TIM_OC_ConfigChannel\t24\tstatic\nstm32g4xx_hal_tim.c:4332:19:HAL_TIM_PWM_ConfigChannel\t24\tstatic\nstm32g4xx_hal_tim.c:4480:19:HAL_TIM_OnePulse_ConfigChannel\t56\tstatic\nstm32g4xx_hal_tim.c:7726:6:TIM_TI1_SetConfig\t12\tstatic\nstm32g4xx_hal_tim.c:8031:6:TIM_ETR_SetConfig\t4\tstatic\nstm32g4xx_hal_tim.c:8063:6:TIM_CCxChannelCmd\t4\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.su", "content": "stm32g4xx_hal_tim_ex.c:3608:13:TIM_DMAErrorCCxN\t8\tstatic\nstm32g4xx_hal_tim_ex.c:3549:13:TIM_DMADelayPulseNCplt\t8\tstatic\nstm32g4xx_hal_tim_ex.c:304:13:HAL_TIMEx_HallSensor_MspInit\t0\tstatic\nstm32g4xx_hal_tim_ex.c:157:19:HAL_TIMEx_HallSensor_Init\t48\tstatic\nstm32g4xx_hal_tim_ex.c:319:13:HAL_TIMEx_HallSensor_MspDeInit\t0\tstatic\nstm32g4xx_hal_tim_ex.c:259:19:HAL_TIMEx_HallSensor_DeInit\t8\tstatic\nstm32g4xx_hal_tim_ex.c:334:19:HAL_TIMEx_HallSensor_Start\t16\tstatic\nstm32g4xx_hal_tim_ex.c:388:19:HAL_TIMEx_HallSensor_Stop\t8\tstatic\nstm32g4xx_hal_tim_ex.c:416:19:HAL_TIMEx_HallSensor_Start_IT\t16\tstatic\nstm32g4xx_hal_tim_ex.c:473:19:HAL_TIMEx_HallSensor_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim_ex.c:506:19:HAL_TIMEx_HallSensor_Start_DMA\t24\tstatic\nstm32g4xx_hal_tim_ex.c:582:19:HAL_TIMEx_HallSensor_Stop_DMA\t8\tstatic\nstm32g4xx_hal_tim_ex.c:645:19:HAL_TIMEx_OCN_Start\t4\tstatic\nstm32g4xx_hal_tim_ex.c:697:19:HAL_TIMEx_OCN_Stop\t8\tstatic\nstm32g4xx_hal_tim_ex.c:730:19:HAL_TIMEx_OCN_Start_IT\t4\tstatic\nstm32g4xx_hal_tim_ex.c:825:19:HAL_TIMEx_OCN_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim_ex.c:908:19:HAL_TIMEx_OCN_Start_DMA\t24\tstatic\nstm32g4xx_hal_tim_ex.c:1068:19:HAL_TIMEx_OCN_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim_ex.c:1167:19:HAL_TIMEx_PWMN_Start\t4\tstatic\nstm32g4xx_hal_tim_ex.c:1218:19:HAL_TIMEx_PWMN_Stop\t8\tstatic\nstm32g4xx_hal_tim_ex.c:1251:19:HAL_TIMEx_PWMN_Start_IT\t4\tstatic\nstm32g4xx_hal_tim_ex.c:1345:19:HAL_TIMEx_PWMN_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim_ex.c:1428:19:HAL_TIMEx_PWMN_Start_DMA\t24\tstatic\nstm32g4xx_hal_tim_ex.c:1588:19:HAL_TIMEx_PWMN_Stop_DMA\t16\tstatic\nstm32g4xx_hal_tim_ex.c:1687:19:HAL_TIMEx_OnePulseN_Start\t24\tstatic\nstm32g4xx_hal_tim_ex.c:1736:19:HAL_TIMEx_OnePulseN_Stop\t8\tstatic\nstm32g4xx_hal_tim_ex.c:1775:19:HAL_TIMEx_OnePulseN_Start_IT\t24\tstatic\nstm32g4xx_hal_tim_ex.c:1830:19:HAL_TIMEx_OnePulseN_Stop_IT\t8\tstatic\nstm32g4xx_hal_tim_ex.c:1924:19:HAL_TIMEx_ConfigCommutEvent\t4\tstatic\nstm32g4xx_hal_tim_ex.c:2015:19:HAL_TIMEx_ConfigCommutEvent_IT\t4\tstatic\nstm32g4xx_hal_tim_ex.c:2107:19:HAL_TIMEx_ConfigCommutEvent_DMA\t12\tstatic\nstm32g4xx_hal_tim_ex.c:2180:19:HAL_TIMEx_MasterConfigSynchronization\t12\tstatic\nstm32g4xx_hal_tim_ex.c:2253:19:HAL_TIMEx_ConfigBreakDeadTime\t8\tstatic\nstm32g4xx_hal_tim_ex.c:2321:19:HAL_TIMEx_ConfigBreakInput\t16\tstatic\nstm32g4xx_hal_tim_ex.c:2584:19:HAL_TIMEx_RemapConfig\t0\tstatic\nstm32g4xx_hal_tim_ex.c:2758:20:HAL_TIMEx_TISelection\t4\tstatic\nstm32g4xx_hal_tim_ex.c:2813:19:HAL_TIMEx_GroupChannel5\t8\tstatic\nstm32g4xx_hal_tim_ex.c:2851:19:HAL_TIMEx_DisarmBreakInput\t0\tstatic\nstm32g4xx_hal_tim_ex.c:2905:19:HAL_TIMEx_ReArmBreakInput\t16\tstatic\nstm32g4xx_hal_tim_ex.c:2988:19:HAL_TIMEx_DitheringEnable\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3012:19:HAL_TIMEx_DitheringDisable\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3030:19:HAL_TIMEx_OC_ConfigPulseOnCompare\t8\tstatic\nstm32g4xx_hal_tim_ex.c:3075:19:HAL_TIMEx_ConfigSlaveModePreload\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3090:19:HAL_TIMEx_EnableSlaveModePreload\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3104:19:HAL_TIMEx_DisableSlaveModePreload\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3118:19:HAL_TIMEx_EnableDeadTimePreload\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3132:19:HAL_TIMEx_DisableDeadTimePreload\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3148:19:HAL_TIMEx_ConfigDeadTime\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3165:19:HAL_TIMEx_ConfigAsymmetricalDeadTime\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3180:19:HAL_TIMEx_EnableAsymmetricalDeadTime\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3194:19:HAL_TIMEx_DisableAsymmetricalDeadTime\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3212:19:HAL_TIMEx_ConfigEncoderIndex\t16\tstatic\nstm32g4xx_hal_tim_ex.c:3251:19:HAL_TIMEx_EnableEncoderIndex\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3265:19:HAL_TIMEx_DisableEncoderIndex\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3279:19:HAL_TIMEx_EnableEncoderFirstIndex\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3293:19:HAL_TIMEx_DisableEncoderFirstIndex\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3327:13:HAL_TIMEx_CommutCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3510:6:TIMEx_DMACommutationCplt\t8\tstatic\nstm32g4xx_hal_tim_ex.c:3341:13:HAL_TIMEx_CommutHalfCpltCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3529:6:TIMEx_DMACommutationHalfCplt\t8\tstatic\nstm32g4xx_hal_tim_ex.c:3356:13:HAL_TIMEx_BreakCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3371:13:HAL_TIMEx_Break2Callback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3386:13:HAL_TIMEx_EncoderIndexCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3401:13:HAL_TIMEx_DirectionChangeCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3416:13:HAL_TIMEx_IndexErrorCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3431:13:HAL_TIMEx_TransitionErrorCallback\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3465:22:HAL_TIMEx_HallSensor_GetState\t0\tstatic\nstm32g4xx_hal_tim_ex.c:3481:29:HAL_TIMEx_GetChannelNState\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.su", "content": "" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dac.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dac.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dac.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dac.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dac.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dac.su", "content": "stm32g4xx_ll_dac.h:2091:26:LL_DAC_IsEnabled\t16\tstatic\nstm32g4xx_ll_bus.h:581:22:LL_AHB2_GRP1_ForceReset\t16\tstatic\nstm32g4xx_ll_bus.h:623:22:LL_AHB2_GRP1_ReleaseReset\t16\tstatic\nstm32g4xx_ll_dac.c:216:13:LL_DAC_DeInit\t16\tstatic\nstm32g4xx_ll_dac.c:293:13:LL_DAC_Init\t32\tstatic\nstm32g4xx_ll_dac.c:398:6:LL_DAC_StructInit\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dma.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dma.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dma.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dma.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dmamux.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dma.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_dmamux.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_dma.su", "content": "stm32g4xx_ll_dma.h:599:22:LL_DMA_ConfigTransfer\t32\tstatic\nstm32g4xx_ll_dma.h:997:22:LL_DMA_SetDataLength\t32\tstatic\nstm32g4xx_ll_dma.h:1092:22:LL_DMA_SetMemoryAddress\t32\tstatic\nstm32g4xx_ll_dma.h:1117:22:LL_DMA_SetPeriphAddress\t32\tstatic\nstm32g4xx_ll_dma.h:1406:22:LL_DMA_SetPeriphRequest\t32\tstatic\nstm32g4xx_ll_dma.h:1943:22:LL_DMA_ClearFlag_GI1\t16\tstatic\nstm32g4xx_ll_dma.h:1958:22:LL_DMA_ClearFlag_GI2\t16\tstatic\nstm32g4xx_ll_dma.h:1973:22:LL_DMA_ClearFlag_GI3\t16\tstatic\nstm32g4xx_ll_dma.h:1988:22:LL_DMA_ClearFlag_GI4\t16\tstatic\nstm32g4xx_ll_dma.h:2003:22:LL_DMA_ClearFlag_GI5\t16\tstatic\nstm32g4xx_ll_dma.h:2018:22:LL_DMA_ClearFlag_GI6\t16\tstatic\nstm32g4xx_ll_bus.h:320:22:LL_AHB1_GRP1_ForceReset\t16\tstatic\nstm32g4xx_ll_bus.h:345:22:LL_AHB1_GRP1_ReleaseReset\t16\tstatic\nstm32g4xx_ll_dma.c:145:10:LL_DMA_DeInit\t24\tstatic\nstm32g4xx_ll_dma.c:273:10:LL_DMA_Init\t24\tstatic\nstm32g4xx_ll_dma.c:341:6:LL_DMA_StructInit\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_exti.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_exti.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_exti.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_exti.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_exti.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_exti.su", "content": "stm32g4xx_ll_exti.h:312:22:LL_EXTI_EnableIT_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:338:22:LL_EXTI_EnableIT_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:387:22:LL_EXTI_DisableIT_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:414:22:LL_EXTI_DisableIT_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:544:22:LL_EXTI_EnableEvent_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:569:22:LL_EXTI_EnableEvent_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:615:22:LL_EXTI_DisableEvent_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:639:22:LL_EXTI_DisableEvent_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:763:22:LL_EXTI_EnableRisingTrig_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:788:22:LL_EXTI_EnableRisingTrig_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:833:22:LL_EXTI_DisableRisingTrig_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:859:22:LL_EXTI_DisableRisingTrig_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:968:22:LL_EXTI_EnableFallingTrig_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:993:22:LL_EXTI_EnableFallingTrig_32_63\t16\tstatic\nstm32g4xx_ll_exti.h:1037:22:LL_EXTI_DisableFallingTrig_0_31\t16\tstatic\nstm32g4xx_ll_exti.h:1061:22:LL_EXTI_DisableFallingTrig_32_63\t16\tstatic\nstm32g4xx_ll_exti.c:79:10:LL_EXTI_DeInit\t4\tstatic\nstm32g4xx_ll_exti.c:121:10:LL_EXTI_Init\t24\tstatic\nstm32g4xx_ll_exti.c:268:6:LL_EXTI_StructInit\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_gpio.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_gpio.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_gpio.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_gpio.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_gpio.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_gpio.su", "content": "stm32g4xx_ll_gpio.h:285:22:LL_GPIO_SetPinMode\t48\tstatic,ignoring_inline_asm\nstm32g4xx_ll_gpio.h:354:22:LL_GPIO_SetPinOutputType\t24\tstatic\nstm32g4xx_ll_gpio.h:425:22:LL_GPIO_SetPinSpeed\t48\tstatic,ignoring_inline_asm\nstm32g4xx_ll_gpio.h:496:22:LL_GPIO_SetPinPull\t48\tstatic,ignoring_inline_asm\nstm32g4xx_ll_gpio.h:568:22:LL_GPIO_SetAFPin_0_7\t48\tstatic,ignoring_inline_asm\nstm32g4xx_ll_gpio.h:645:22:LL_GPIO_SetAFPin_8_15\t48\tstatic,ignoring_inline_asm\nstm32g4xx_ll_bus.h:581:22:LL_AHB2_GRP1_ForceReset\t16\tstatic\nstm32g4xx_ll_bus.h:623:22:LL_AHB2_GRP1_ReleaseReset\t16\tstatic\nstm32g4xx_ll_gpio.c:108:13:LL_GPIO_DeInit\t24\tstatic\nstm32g4xx_ll_gpio.c:168:13:LL_GPIO_Init\t40\tstatic,ignoring_inline_asm\nstm32g4xx_ll_gpio.c:240:6:LL_GPIO_StructInit\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_utils.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_utils.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_utils.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_utils.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_system.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_pwr.h\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_utils.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Include/mpu_armv7.h:\n\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n\n../Core/Inc/stm32g4xx_hal_conf.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_rcc.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_system.h:\n\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_pwr.h:\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_utils.su", "content": "stm32g4xx_ll_utils.h:282:22:LL_InitTick\t16\tstatic\nstm32g4xx_ll_rcc.h:924:22:LL_RCC_HSE_EnableBypass\t4\tstatic\nstm32g4xx_ll_rcc.h:934:22:LL_RCC_HSE_DisableBypass\t4\tstatic\nstm32g4xx_ll_rcc.h:944:22:LL_RCC_HSE_Enable\t4\tstatic\nstm32g4xx_ll_rcc.h:964:26:LL_RCC_HSE_IsReady\t4\tstatic\nstm32g4xx_ll_rcc.h:1003:22:LL_RCC_HSI_Enable\t4\tstatic\nstm32g4xx_ll_rcc.h:1023:26:LL_RCC_HSI_IsReady\t4\tstatic\nstm32g4xx_ll_rcc.h:1340:22:LL_RCC_SetSysClkSource\t16\tstatic\nstm32g4xx_ll_rcc.h:1353:26:LL_RCC_GetSysClkSource\t4\tstatic\nstm32g4xx_ll_rcc.h:1373:22:LL_RCC_SetAHBPrescaler\t16\tstatic\nstm32g4xx_ll_rcc.h:1389:22:LL_RCC_SetAPB1Prescaler\t16\tstatic\nstm32g4xx_ll_rcc.h:1405:22:LL_RCC_SetAPB2Prescaler\t16\tstatic\nstm32g4xx_ll_rcc.h:2053:22:LL_RCC_PLL_Enable\t4\tstatic\nstm32g4xx_ll_rcc.h:2074:26:LL_RCC_PLL_IsReady\t4\tstatic\nstm32g4xx_ll_rcc.h:2117:22:LL_RCC_PLL_ConfigDomain_SYS\t24\tstatic\nstm32g4xx_ll_rcc.h:2446:22:LL_RCC_PLL_EnableDomain_SYS\t4\tstatic\nstm32g4xx_ll_system.h:1289:22:LL_FLASH_SetLatency\t16\tstatic\nstm32g4xx_ll_system.h:1317:26:LL_FLASH_GetLatency\t4\tstatic\nstm32g4xx_ll_pwr.h:330:26:LL_PWR_GetRegulVoltageScaling\t4\tstatic\nstm32g4xx_ll_pwr.h:361:26:LL_PWR_IsEnabledRange1BoostMode\t16\tstatic\nstm32g4xx_ll_utils.c:170:6:LL_Init1msTick\t16\tstatic\nstm32g4xx_ll_utils.c:186:6:LL_mDelay\t24\tstatic\nstm32g4xx_ll_utils.c:257:6:LL_SetSystemCoreClock\t16\tstatic\nstm32g4xx_ll_utils.c:271:13:LL_SetFlashLatency\t40\tstatic\nstm32g4xx_ll_utils.c:406:13:LL_PLL_ConfigSystemClock_HSI\t32\tstatic\nstm32g4xx_ll_utils.c:488:13:LL_PLL_ConfigSystemClock_HSE\t40\tstatic\nstm32g4xx_ll_utils.c:584:17:UTILS_GetPLLOutputFrequency\t24\tstatic\nstm32g4xx_ll_utils.c:615:20:UTILS_PLL_IsBusy\t16\tstatic\nstm32g4xx_ll_utils.c:638:20:UTILS_EnablePLLAndSwitchSystem\t24\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c \n\nOBJS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o \n\nC_DEPS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nDrivers/STM32G4xx_HAL_Driver/Src/%.o: ../Drivers/STM32G4xx_HAL_Driver/Src/%.c Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../App/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\nclean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src:\n\t-$(RM) ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o\n\n.PHONY: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/makefile", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n-include ../makefile.init\n\nRM := rm -rf\n\n# All of the sources participating in the build are defined here\n-include sources.mk\n-include Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n-include Core/Startup/subdir.mk\n-include Core/Src/subdir.mk\n-include App/Src/subdir.mk\n-include objects.mk\n\nifneq ($(MAKECMDGOALS),clean)\nifneq ($(strip $(S_DEPS)),)\n-include $(S_DEPS)\nendif\nifneq ($(strip $(S_UPPER_DEPS)),)\n-include $(S_UPPER_DEPS)\nendif\nifneq ($(strip $(C_DEPS)),)\n-include $(C_DEPS)\nendif\nendif\n\n-include ../makefile.defs\n\nOPTIONAL_TOOL_DEPS := \\\n$(wildcard ../makefile.defs) \\\n$(wildcard ../makefile.init) \\\n$(wildcard ../makefile.targets) \\\n\n\nBUILD_ARTIFACT_NAME := 2OPFM_G431\nBUILD_ARTIFACT_EXTENSION := elf\nBUILD_ARTIFACT_PREFIX :=\nBUILD_ARTIFACT := $(BUILD_ARTIFACT_PREFIX)$(BUILD_ARTIFACT_NAME)$(if $(BUILD_ARTIFACT_EXTENSION),.$(BUILD_ARTIFACT_EXTENSION),)\n\n# Add inputs and outputs from these tool invocations to the build variables \nEXECUTABLES += \\\n2OPFM_G431.elf \\\n\nSIZE_OUTPUT += \\\ndefault.size.stdout \\\n\nOBJDUMP_LIST += \\\n2OPFM_G431.list \\\n\nOBJCOPY_BIN += \\\n2OPFM_G431.bin \\\n\n\n# All Target\nall: main-build\n\n# Main-build Target\nmain-build: 2OPFM_G431.elf secondary-outputs\n\n# Tool invocations\n2OPFM_G431.elf: $(OBJS) $(USER_OBJS) /Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/STM32G431KBUX_FLASH.ld makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-gcc -o \"2OPFM_G431.elf\" @\"objects.list\" $(USER_OBJS) $(LIBS) -mcpu=cortex-m4 -T\"/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_G431/STM32G431KBUX_FLASH.ld\" --specs=nosys.specs -Wl,-Map=\"2OPFM_G431.map\" -Wl,--gc-sections -static --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -Wl,--start-group -lc -lm -Wl,--end-group\n\t@echo 'Finished building target: $@'\n\t@echo ' '\n\ndefault.size.stdout: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-size $(EXECUTABLES)\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n2OPFM_G431.list: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objdump -h -S $(EXECUTABLES) > \"2OPFM_G431.list\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n2OPFM_G431.bin: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objcopy -O binary $(EXECUTABLES) \"2OPFM_G431.bin\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n# Other Targets\nclean:\n\t-$(RM) 2OPFM_G431.bin 2OPFM_G431.elf 2OPFM_G431.list default.size.stdout\n\t-@echo ' '\n\nsecondary-outputs: $(SIZE_OUTPUT) $(OBJDUMP_LIST) $(OBJCOPY_BIN)\n\nfail-specified-linker-script-missing:\n\t@echo 'Error: Cannot find the specified linker script. Check the linker settings in the build configuration.'\n\t@exit 2\n\nwarn-no-linker-script-specified:\n\t@echo 'Warning: No linker script specified. Check the linker settings in the build configuration.'\n\n.PHONY: all clean dependents main-build fail-specified-linker-script-missing warn-no-linker-script-specified\n\n-include ../makefile.targets\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/objects.list", "content": "\"./App/Src/2op_main.o\"\n\"./App/Src/dynamic_smooth.o\"\n\"./App/Src/loop.o\"\n\"./Core/Src/adc.o\"\n\"./Core/Src/dac.o\"\n\"./Core/Src/dma.o\"\n\"./Core/Src/gpio.o\"\n\"./Core/Src/main.o\"\n\"./Core/Src/stm32g4xx_hal_msp.o\"\n\"./Core/Src/stm32g4xx_it.o\"\n\"./Core/Src/syscalls.o\"\n\"./Core/Src/sysmem.o\"\n\"./Core/Src/system_stm32g4xx.o\"\n\"./Core/Src/tim.o\"\n\"./Core/Startup/startup_stm32g431kbux.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o\"\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/objects.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nUSER_OBJS :=\n\nLIBS :=\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Debug/sources.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nELF_SRCS := \nOBJ_SRCS := \nS_SRCS := \nC_SRCS := \nS_UPPER_SRCS := \nO_SRCS := \nSIZE_OUTPUT := \nOBJDUMP_LIST := \nEXECUTABLES := \nOBJS := \nS_DEPS := \nS_UPPER_DEPS := \nC_DEPS := \nOBJCOPY_BIN := \n\n# Every subdirectory with source files must be described here\nSUBDIRS := \\\nApp/Src \\\nCore/Src \\\nCore/Startup \\\nDrivers/STM32G4xx_HAL_Driver/Src \\\n\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g431xx.h\r\n * @author MCD Application Team\r\n * @brief CMSIS STM32G431xx Device Peripheral Access Layer Header File.\r\n *\r\n * This file contains:\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral's registers declarations and bits definition\r\n * - Macros to access peripheral's registers hardware\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS_Device\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g431xx\r\n * @{\r\n */\r\n\r\n#ifndef __STM32G431xx_H\r\n#define __STM32G431xx_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals\r\n */\r\n#define __CM4_REV 0x0001U /*!< Cortex-M4 revision r0p1 */\r\n#define __MPU_PRESENT 1U /*!< STM32G4XX provides an MPU */\r\n#define __NVIC_PRIO_BITS 4U /*!< STM32G4XX uses 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0U /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1U /*!< FPU present */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_interrupt_number_definition\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32G4XX Interrupt Number Definition, according to the selected device\r\n * in @ref Library_configuration_section\r\n */\r\ntypedef enum\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers *********************************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Cortex-M4 Non Maskable Interrupt */\r\n HardFault_IRQn = -13, /*!< 3 Cortex-M4 Hard Fault Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers ***************************************************************************************/\r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_PVM_IRQn = 1, /*!< PVD/PVM1/PVM2/PVM3/PVM4 through EXTI Line detection Interrupts */\r\n RTC_TAMP_LSECSS_IRQn = 2, /*!< RTC Tamper and TimeStamp and RCC LSE CSS interrupts through the EXTI */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI line */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_IRQn = 8, /*!< EXTI Line2 Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 global Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 global Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 global Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 global Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 global Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 global Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 and ADC2 global Interrupt */\r\n USB_HP_IRQn = 19, /*!< USB HP Interrupt */\r\n USB_LP_IRQn = 20, /*!< USB LP Interrupt */\r\n FDCAN1_IT0_IRQn = 21, /*!< FDCAN1 IT0 Interrupt */\r\n FDCAN1_IT1_IRQn = 22, /*!< FDCAN1 IT1 Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break, Transition error, Index error and TIM15 global interrupt */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update Interrupt and TIM16 global interrupt */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 TIM1 Trigger, Commutation, Direction change, Index and TIM17 global interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n TIM4_IRQn = 30, /*!< TIM4 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */\r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */\r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */\r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup through EXTI line Interrupt */\r\n TIM8_BRK_IRQn = 43, /*!< TIM8 Break, Transition error and Index error Interrupt */\r\n TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */\r\n TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger, Commutation, Direction change and Index Interrupt */\r\n TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */\r\n LPTIM1_IRQn = 49, /*!< LP TIM1 Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n UART4_IRQn = 52, /*!< UART4 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&3 underrun error interrupts */\r\n TIM7_IRQn = 55, /*!< TIM7 global interrupts */\r\n DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */\r\n DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */\r\n DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */\r\n DMA2_Channel4_IRQn = 59, /*!< DMA2 Channel 4 global Interrupt */\r\n DMA2_Channel5_IRQn = 60, /*!< DMA2 Channel 5 global Interrupt */\r\n UCPD1_IRQn = 63, /*!< UCPD global Interrupt */\r\n COMP1_2_3_IRQn = 64, /*!< COMP1, COMP2 and COMP3 Interrupts */\r\n COMP4_IRQn = 65, /*!< COMP4 */\r\n CRS_IRQn = 75, /*!< CRS global interrupt */\r\n SAI1_IRQn = 76, /*!< Serial Audio Interface global interrupt */\r\n FPU_IRQn = 81, /*!< FPU global interrupt */\r\n RNG_IRQn = 90, /*!< RNG global interrupt */\r\n LPUART1_IRQn = 91, /*!< LP UART 1 Interrupt */\r\n I2C3_EV_IRQn = 92, /*!< I2C3 Event Interrupt */\r\n I2C3_ER_IRQn = 93, /*!< I2C3 Error interrupt */\r\n DMAMUX_OVR_IRQn = 94, /*!< DMAMUX overrun global interrupt */\r\n DMA2_Channel6_IRQn = 97, /*!< DMA2 Channel 6 interrupt */\r\n CORDIC_IRQn = 100, /*!< CORDIC global Interrupt */\r\n FMAC_IRQn = 101 /*!< FMAC global Interrupt */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32g4xx.h\"\r\n#include \r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Analog to Digital Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC interrupt and status register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC interrupt enable register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC configuration register 1, Address offset: 0x0C */\r\n __IO uint32_t CFGR2; /*!< ADC configuration register 2, Address offset: 0x10 */\r\n __IO uint32_t SMPR1; /*!< ADC sampling time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sampling time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x1C */\r\n __IO uint32_t TR1; /*!< ADC analog watchdog 1 threshold register, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC analog watchdog 2 threshold register, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC analog watchdog 3 threshold register, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x2C */\r\n __IO uint32_t SQR1; /*!< ADC group regular sequencer register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC group regular sequencer register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC group regular sequencer register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC group regular sequencer register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC group regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x44 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x48 */\r\n __IO uint32_t JSQR; /*!< ADC group injected sequencer register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x50 - 0x5C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x70 - 0x7C */\r\n __IO uint32_t JDR1; /*!< ADC group injected rank 1 data register, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC group injected rank 2 data register, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC group injected rank 3 data register, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC group injected rank 4 data register, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */\r\n __IO uint32_t AWD2CR; /*!< ADC analog watchdog 2 configuration register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC analog watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */\r\n __IO uint32_t DIFSEL; /*!< ADC differential mode selection register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC calibration factors, Address offset: 0xB4 */\r\n uint32_t RESERVED10[2];/*!< Reserved, 0x0B8 - 0x0BC */\r\n __IO uint32_t GCOMP; /*!< ADC calibration factors, Address offset: 0xC0 */\r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC common status register, Address offset: 0x300 + 0x00 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x300 + 0x04 */\r\n __IO uint32_t CCR; /*!< ADC common configuration register, Address offset: 0x300 + 0x08 */\r\n __IO uint32_t CDR; /*!< ADC common group regular data register Address offset: 0x300 + 0x0C */\r\n} ADC_Common_TypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CREL; /*!< FDCAN Core Release register, Address offset: 0x000 */\r\n __IO uint32_t ENDN; /*!< FDCAN Endian register, Address offset: 0x004 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x008 */\r\n __IO uint32_t DBTP; /*!< FDCAN Data Bit Timing & Prescaler register, Address offset: 0x00C */\r\n __IO uint32_t TEST; /*!< FDCAN Test register, Address offset: 0x010 */\r\n __IO uint32_t RWD; /*!< FDCAN RAM Watchdog register, Address offset: 0x014 */\r\n __IO uint32_t CCCR; /*!< FDCAN CC Control register, Address offset: 0x018 */\r\n __IO uint32_t NBTP; /*!< FDCAN Nominal Bit Timing & Prescaler register, Address offset: 0x01C */\r\n __IO uint32_t TSCC; /*!< FDCAN Timestamp Counter Configuration register, Address offset: 0x020 */\r\n __IO uint32_t TSCV; /*!< FDCAN Timestamp Counter Value register, Address offset: 0x024 */\r\n __IO uint32_t TOCC; /*!< FDCAN Timeout Counter Configuration register, Address offset: 0x028 */\r\n __IO uint32_t TOCV; /*!< FDCAN Timeout Counter Value register, Address offset: 0x02C */\r\n uint32_t RESERVED2[4]; /*!< Reserved, 0x030 - 0x03C */\r\n __IO uint32_t ECR; /*!< FDCAN Error Counter register, Address offset: 0x040 */\r\n __IO uint32_t PSR; /*!< FDCAN Protocol Status register, Address offset: 0x044 */\r\n __IO uint32_t TDCR; /*!< FDCAN Transmitter Delay Compensation register, Address offset: 0x048 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x04C */\r\n __IO uint32_t IR; /*!< FDCAN Interrupt register, Address offset: 0x050 */\r\n __IO uint32_t IE; /*!< FDCAN Interrupt Enable register, Address offset: 0x054 */\r\n __IO uint32_t ILS; /*!< FDCAN Interrupt Line Select register, Address offset: 0x058 */\r\n __IO uint32_t ILE; /*!< FDCAN Interrupt Line Enable register, Address offset: 0x05C */\r\n uint32_t RESERVED4[8]; /*!< Reserved, 0x060 - 0x07C */\r\n __IO uint32_t RXGFC; /*!< FDCAN Global Filter Configuration register, Address offset: 0x080 */\r\n __IO uint32_t XIDAM; /*!< FDCAN Extended ID AND Mask register, Address offset: 0x084 */\r\n __IO uint32_t HPMS; /*!< FDCAN High Priority Message Status register, Address offset: 0x088 */\r\n uint32_t RESERVED5; /*!< Reserved, 0x08C */\r\n __IO uint32_t RXF0S; /*!< FDCAN Rx FIFO 0 Status register, Address offset: 0x090 */\r\n __IO uint32_t RXF0A; /*!< FDCAN Rx FIFO 0 Acknowledge register, Address offset: 0x094 */\r\n __IO uint32_t RXF1S; /*!< FDCAN Rx FIFO 1 Status register, Address offset: 0x098 */\r\n __IO uint32_t RXF1A; /*!< FDCAN Rx FIFO 1 Acknowledge register, Address offset: 0x09C */\r\n uint32_t RESERVED6[8]; /*!< Reserved, 0x0A0 - 0x0BC */\r\n __IO uint32_t TXBC; /*!< FDCAN Tx Buffer Configuration register, Address offset: 0x0C0 */\r\n __IO uint32_t TXFQS; /*!< FDCAN Tx FIFO/Queue Status register, Address offset: 0x0C4 */\r\n __IO uint32_t TXBRP; /*!< FDCAN Tx Buffer Request Pending register, Address offset: 0x0C8 */\r\n __IO uint32_t TXBAR; /*!< FDCAN Tx Buffer Add Request register, Address offset: 0x0CC */\r\n __IO uint32_t TXBCR; /*!< FDCAN Tx Buffer Cancellation Request register, Address offset: 0x0D0 */\r\n __IO uint32_t TXBTO; /*!< FDCAN Tx Buffer Transmission Occurred register, Address offset: 0x0D4 */\r\n __IO uint32_t TXBCF; /*!< FDCAN Tx Buffer Cancellation Finished register, Address offset: 0x0D8 */\r\n __IO uint32_t TXBTIE; /*!< FDCAN Tx Buffer Transmission Interrupt Enable register, Address offset: 0x0DC */\r\n __IO uint32_t TXBCIE; /*!< FDCAN Tx Buffer Cancellation Finished Interrupt Enable register, Address offset: 0x0E0 */\r\n __IO uint32_t TXEFS; /*!< FDCAN Tx Event FIFO Status register, Address offset: 0x0E4 */\r\n __IO uint32_t TXEFA; /*!< FDCAN Tx Event FIFO Acknowledge register, Address offset: 0x0E8 */\r\n} FDCAN_GlobalTypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network Configuration\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CKDIV; /*!< FDCAN clock divider register, Address offset: 0x100 + 0x000 */\r\n} FDCAN_Config_TypeDef;\r\n\r\n/**\r\n * @brief Comparator\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\n/**\r\n * @brief CRC calculation unit\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint32_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED0; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/**\r\n * @brief Clock Recovery System\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< CRS ccontrol register, Address offset: 0x00 */\r\n __IO uint32_t CFGR; /*!< CRS configuration register, Address offset: 0x04 */\r\n __IO uint32_t ISR; /*!< CRS interrupt and status register, Address offset: 0x08 */\r\n __IO uint32_t ICR; /*!< CRS interrupt flag clear register, Address offset: 0x0C */\r\n} CRS_TypeDef;\r\n\r\n/**\r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n __IO uint32_t CCR; /*!< DAC calibration control register, Address offset: 0x38 */\r\n __IO uint32_t MCR; /*!< DAC mode control register, Address offset: 0x3C */\r\n __IO uint32_t SHSR1; /*!< DAC Sample and Hold sample time register 1, Address offset: 0x40 */\r\n __IO uint32_t SHSR2; /*!< DAC Sample and Hold sample time register 2, Address offset: 0x44 */\r\n __IO uint32_t SHHR; /*!< DAC Sample and Hold hold time register, Address offset: 0x48 */\r\n __IO uint32_t SHRR; /*!< DAC Sample and Hold refresh time register, Address offset: 0x4C */\r\n __IO uint32_t RESERVED[2];\r\n __IO uint32_t STR1; /*!< DAC Sawtooth register, Address offset: 0x58 */\r\n __IO uint32_t STR2; /*!< DAC Sawtooth register, Address offset: 0x5C */\r\n __IO uint32_t STMODR; /*!< DAC Sawtooth Mode register, Address offset: 0x60 */\r\n} DAC_TypeDef;\r\n\r\n/**\r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZR1; /*!< Debug MCU APB1 freeze register 1, Address offset: 0x08 */\r\n __IO uint32_t APB1FZR2; /*!< Debug MCU APB1 freeze register 2, Address offset: 0x0C */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x10 */\r\n} DBGMCU_TypeDef;\r\n\r\n/**\r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt flag clear register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/**\r\n * @brief DMA Multiplexer\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA Multiplexer Channel x Control Register Address offset: 0x0004 * (channel x) */\r\n}DMAMUX_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< DMA Channel Status Register Address offset: 0x0080 */\r\n __IO uint32_t CFR; /*!< DMA Channel Clear Flag Register Address offset: 0x0084 */\r\n}DMAMUX_ChannelStatus_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGCR; /*!< DMA Request Generator x Control Register Address offset: 0x0100 + 0x0004 * (Req Gen x) */\r\n}DMAMUX_RequestGen_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGSR; /*!< DMA Request Generator Status Register Address offset: 0x0140 */\r\n __IO uint32_t RGCFR; /*!< DMA Request Generator Clear Flag Register Address offset: 0x0144 */\r\n}DMAMUX_RequestGenStatus_TypeDef;\r\n\r\n/**\r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR1; /*!< EXTI Interrupt mask register 1, Address offset: 0x00 */\r\n __IO uint32_t EMR1; /*!< EXTI Event mask register 1, Address offset: 0x04 */\r\n __IO uint32_t RTSR1; /*!< EXTI Rising trigger selection register 1, Address offset: 0x08 */\r\n __IO uint32_t FTSR1; /*!< EXTI Falling trigger selection register 1, Address offset: 0x0C */\r\n __IO uint32_t SWIER1; /*!< EXTI Software interrupt event register 1, Address offset: 0x10 */\r\n __IO uint32_t PR1; /*!< EXTI Pending register 1, Address offset: 0x14 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x18 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x1C */\r\n __IO uint32_t IMR2; /*!< EXTI Interrupt mask register 2, Address offset: 0x20 */\r\n __IO uint32_t EMR2; /*!< EXTI Event mask register 2, Address offset: 0x24 */\r\n __IO uint32_t RTSR2; /*!< EXTI Rising trigger selection register 2, Address offset: 0x28 */\r\n __IO uint32_t FTSR2; /*!< EXTI Falling trigger selection register 2, Address offset: 0x2C */\r\n __IO uint32_t SWIER2; /*!< EXTI Software interrupt event register 2, Address offset: 0x30 */\r\n __IO uint32_t PR2; /*!< EXTI Pending register 2, Address offset: 0x34 */\r\n} EXTI_TypeDef;\r\n\r\n/**\r\n * @brief FLASH Registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ACR; /*!< FLASH access control register, Address offset: 0x00 */\r\n __IO uint32_t PDKEYR; /*!< FLASH power down key register, Address offset: 0x04 */\r\n __IO uint32_t KEYR; /*!< FLASH key register, Address offset: 0x08 */\r\n __IO uint32_t OPTKEYR; /*!< FLASH option key register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< FLASH status register, Address offset: 0x10 */\r\n __IO uint32_t CR; /*!< FLASH control register, Address offset: 0x14 */\r\n __IO uint32_t ECCR; /*!< FLASH ECC register, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved1, Address offset: 0x1C */\r\n __IO uint32_t OPTR; /*!< FLASH option register, Address offset: 0x20 */\r\n __IO uint32_t PCROP1SR; /*!< FLASH bank1 PCROP start address register, Address offset: 0x24 */\r\n __IO uint32_t PCROP1ER; /*!< FLASH bank1 PCROP end address register, Address offset: 0x28 */\r\n __IO uint32_t WRP1AR; /*!< FLASH bank1 WRP area A address register, Address offset: 0x2C */\r\n __IO uint32_t WRP1BR; /*!< FLASH bank1 WRP area B address register, Address offset: 0x30 */\r\n uint32_t RESERVED2[15]; /*!< Reserved2, Address offset: 0x34 */\r\n __IO uint32_t SEC1R; /*!< FLASH Securable memory register bank1, Address offset: 0x70 */\r\n} FLASH_TypeDef;\r\n\r\n/**\r\n * @brief FMAC\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t X1BUFCFG; /*!< FMAC X1 Buffer Configuration register, Address offset: 0x00 */\r\n __IO uint32_t X2BUFCFG; /*!< FMAC X2 Buffer Configuration register, Address offset: 0x04 */\r\n __IO uint32_t YBUFCFG; /*!< FMAC Y Buffer Configuration register, Address offset: 0x08 */\r\n __IO uint32_t PARAM; /*!< FMAC Parameter register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< FMAC Control register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< FMAC Status register, Address offset: 0x14 */\r\n __IO uint32_t WDATA; /*!< FMAC Write Data register, Address offset: 0x18 */\r\n __IO uint32_t RDATA; /*!< FMAC Read Data register, Address offset: 0x1C */\r\n} FMAC_TypeDef;\r\n\r\n\r\n/**\r\n * @brief General Purpose I/O\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MODER; /*!< GPIO port mode register, Address offset: 0x00 */\r\n __IO uint32_t OTYPER; /*!< GPIO port output type register, Address offset: 0x04 */\r\n __IO uint32_t OSPEEDR; /*!< GPIO port output speed register, Address offset: 0x08 */\r\n __IO uint32_t PUPDR; /*!< GPIO port pull-up/pull-down register, Address offset: 0x0C */\r\n __IO uint32_t IDR; /*!< GPIO port input data register, Address offset: 0x10 */\r\n __IO uint32_t ODR; /*!< GPIO port output data register, Address offset: 0x14 */\r\n __IO uint32_t BSRR; /*!< GPIO port bit set/reset register, Address offset: 0x18 */\r\n __IO uint32_t LCKR; /*!< GPIO port configuration lock register, Address offset: 0x1C */\r\n __IO uint32_t AFR[2]; /*!< GPIO alternate function registers, Address offset: 0x20-0x24 */\r\n __IO uint32_t BRR; /*!< GPIO Bit Reset register, Address offset: 0x28 */\r\n} GPIO_TypeDef;\r\n\r\n/**\r\n * @brief Inter-integrated Circuit Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< I2C Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< I2C Control register 2, Address offset: 0x04 */\r\n __IO uint32_t OAR1; /*!< I2C Own address 1 register, Address offset: 0x08 */\r\n __IO uint32_t OAR2; /*!< I2C Own address 2 register, Address offset: 0x0C */\r\n __IO uint32_t TIMINGR; /*!< I2C Timing register, Address offset: 0x10 */\r\n __IO uint32_t TIMEOUTR; /*!< I2C Timeout register, Address offset: 0x14 */\r\n __IO uint32_t ISR; /*!< I2C Interrupt and status register, Address offset: 0x18 */\r\n __IO uint32_t ICR; /*!< I2C Interrupt clear register, Address offset: 0x1C */\r\n __IO uint32_t PECR; /*!< I2C PEC register, Address offset: 0x20 */\r\n __IO uint32_t RXDR; /*!< I2C Receive data register, Address offset: 0x24 */\r\n __IO uint32_t TXDR; /*!< I2C Transmit data register, Address offset: 0x28 */\r\n} I2C_TypeDef;\r\n\r\n/**\r\n * @brief Independent WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t KR; /*!< IWDG Key register, Address offset: 0x00 */\r\n __IO uint32_t PR; /*!< IWDG Prescaler register, Address offset: 0x04 */\r\n __IO uint32_t RLR; /*!< IWDG Reload register, Address offset: 0x08 */\r\n __IO uint32_t SR; /*!< IWDG Status register, Address offset: 0x0C */\r\n __IO uint32_t WINR; /*!< IWDG Window register, Address offset: 0x10 */\r\n} IWDG_TypeDef;\r\n\r\n/**\r\n * @brief LPTIMER\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< LPTIM Interrupt and Status register, Address offset: 0x00 */\r\n __IO uint32_t ICR; /*!< LPTIM Interrupt Clear register, Address offset: 0x04 */\r\n __IO uint32_t IER; /*!< LPTIM Interrupt Enable register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< LPTIM Configuration register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< LPTIM Control register, Address offset: 0x10 */\r\n __IO uint32_t CMP; /*!< LPTIM Compare register, Address offset: 0x14 */\r\n __IO uint32_t ARR; /*!< LPTIM Autoreload register, Address offset: 0x18 */\r\n __IO uint32_t CNT; /*!< LPTIM Counter register, Address offset: 0x1C */\r\n __IO uint32_t OR; /*!< LPTIM Option register, Address offset: 0x20 */\r\n} LPTIM_TypeDef;\r\n\r\n/**\r\n * @brief Operational Amplifier (OPAMP)\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< OPAMP control/status register, Address offset: 0x00 */\r\n __IO uint32_t RESERVED[5]; /*!< OPAMP offset trimming register for normal mode, Address offset: 0x04 */\r\n __IO uint32_t TCMR; /*!< OPAMP timer controlled mux mode register, Address offset: 0x18 */\r\n} OPAMP_TypeDef;\r\n\r\n/**\r\n * @brief Power Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< PWR power control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< PWR power control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< PWR power control register 3, Address offset: 0x08 */\r\n __IO uint32_t CR4; /*!< PWR power control register 4, Address offset: 0x0C */\r\n __IO uint32_t SR1; /*!< PWR power status register 1, Address offset: 0x10 */\r\n __IO uint32_t SR2; /*!< PWR power status register 2, Address offset: 0x14 */\r\n __IO uint32_t SCR; /*!< PWR power status reset register, Address offset: 0x18 */\r\n uint32_t RESERVED; /*!< Reserved, Address offset: 0x1C */\r\n __IO uint32_t PUCRA; /*!< Pull_up control register of portA, Address offset: 0x20 */\r\n __IO uint32_t PDCRA; /*!< Pull_Down control register of portA, Address offset: 0x24 */\r\n __IO uint32_t PUCRB; /*!< Pull_up control register of portB, Address offset: 0x28 */\r\n __IO uint32_t PDCRB; /*!< Pull_Down control register of portB, Address offset: 0x2C */\r\n __IO uint32_t PUCRC; /*!< Pull_up control register of portC, Address offset: 0x30 */\r\n __IO uint32_t PDCRC; /*!< Pull_Down control register of portC, Address offset: 0x34 */\r\n __IO uint32_t PUCRD; /*!< Pull_up control register of portD, Address offset: 0x38 */\r\n __IO uint32_t PDCRD; /*!< Pull_Down control register of portD, Address offset: 0x3C */\r\n __IO uint32_t PUCRE; /*!< Pull_up control register of portE, Address offset: 0x40 */\r\n __IO uint32_t PDCRE; /*!< Pull_Down control register of portE, Address offset: 0x44 */\r\n __IO uint32_t PUCRF; /*!< Pull_up control register of portF, Address offset: 0x48 */\r\n __IO uint32_t PDCRF; /*!< Pull_Down control register of portF, Address offset: 0x4C */\r\n __IO uint32_t PUCRG; /*!< Pull_up control register of portG, Address offset: 0x50 */\r\n __IO uint32_t PDCRG; /*!< Pull_Down control register of portG, Address offset: 0x54 */\r\n uint32_t RESERVED1[10]; /*!< Reserved Address offset: 0x58 - 0x7C */\r\n __IO uint32_t CR5; /*!< PWR power control register 5, Address offset: 0x80 */\r\n} PWR_TypeDef;\r\n\r\n\r\n/**\r\n * @brief Reset and Clock Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RCC clock control register, Address offset: 0x00 */\r\n __IO uint32_t ICSCR; /*!< RCC internal clock sources calibration register, Address offset: 0x04 */\r\n __IO uint32_t CFGR; /*!< RCC clock configuration register, Address offset: 0x08 */\r\n __IO uint32_t PLLCFGR; /*!< RCC system PLL configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, Address offset: 0x10 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x14 */\r\n __IO uint32_t CIER; /*!< RCC clock interrupt enable register, Address offset: 0x18 */\r\n __IO uint32_t CIFR; /*!< RCC clock interrupt flag register, Address offset: 0x1C */\r\n __IO uint32_t CICR; /*!< RCC clock interrupt clear register, Address offset: 0x20 */\r\n uint32_t RESERVED2; /*!< Reserved, Address offset: 0x24 */\r\n __IO uint32_t AHB1RSTR; /*!< RCC AHB1 peripheral reset register, Address offset: 0x28 */\r\n __IO uint32_t AHB2RSTR; /*!< RCC AHB2 peripheral reset register, Address offset: 0x2C */\r\n __IO uint32_t AHB3RSTR; /*!< RCC AHB3 peripheral reset register, Address offset: 0x30 */\r\n uint32_t RESERVED3; /*!< Reserved, Address offset: 0x34 */\r\n __IO uint32_t APB1RSTR1; /*!< RCC APB1 peripheral reset register 1, Address offset: 0x38 */\r\n __IO uint32_t APB1RSTR2; /*!< RCC APB1 peripheral reset register 2, Address offset: 0x3C */\r\n __IO uint32_t APB2RSTR; /*!< RCC APB2 peripheral reset register, Address offset: 0x40 */\r\n uint32_t RESERVED4; /*!< Reserved, Address offset: 0x44 */\r\n __IO uint32_t AHB1ENR; /*!< RCC AHB1 peripheral clocks enable register, Address offset: 0x48 */\r\n __IO uint32_t AHB2ENR; /*!< RCC AHB2 peripheral clocks enable register, Address offset: 0x4C */\r\n __IO uint32_t AHB3ENR; /*!< RCC AHB3 peripheral clocks enable register, Address offset: 0x50 */\r\n uint32_t RESERVED5; /*!< Reserved, Address offset: 0x54 */\r\n __IO uint32_t APB1ENR1; /*!< RCC APB1 peripheral clocks enable register 1, Address offset: 0x58 */\r\n __IO uint32_t APB1ENR2; /*!< RCC APB1 peripheral clocks enable register 2, Address offset: 0x5C */\r\n __IO uint32_t APB2ENR; /*!< RCC APB2 peripheral clocks enable register, Address offset: 0x60 */\r\n uint32_t RESERVED6; /*!< Reserved, Address offset: 0x64 */\r\n __IO uint32_t AHB1SMENR; /*!< RCC AHB1 peripheral clocks enable in sleep and stop modes register, Address offset: 0x68 */\r\n __IO uint32_t AHB2SMENR; /*!< RCC AHB2 peripheral clocks enable in sleep and stop modes register, Address offset: 0x6C */\r\n __IO uint32_t AHB3SMENR; /*!< RCC AHB3 peripheral clocks enable in sleep and stop modes register, Address offset: 0x70 */\r\n uint32_t RESERVED7; /*!< Reserved, Address offset: 0x74 */\r\n __IO uint32_t APB1SMENR1; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 1, Address offset: 0x78 */\r\n __IO uint32_t APB1SMENR2; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 2, Address offset: 0x7C */\r\n __IO uint32_t APB2SMENR; /*!< RCC APB2 peripheral clocks enable in sleep mode and stop modes register, Address offset: 0x80 */\r\n uint32_t RESERVED8; /*!< Reserved, Address offset: 0x84 */\r\n __IO uint32_t CCIPR; /*!< RCC peripherals independent clock configuration register, Address offset: 0x88 */\r\n uint32_t RESERVED9; /*!< Reserved, Address offset: 0x8C */\r\n __IO uint32_t BDCR; /*!< RCC backup domain control register, Address offset: 0x90 */\r\n __IO uint32_t CSR; /*!< RCC clock control & status register, Address offset: 0x94 */\r\n __IO uint32_t CRRCR; /*!< RCC clock recovery RC register, Address offset: 0x98 */\r\n __IO uint32_t CCIPR2; /*!< RCC peripherals independent clock configuration register 2, Address offset: 0x9C */\r\n} RCC_TypeDef;\r\n\r\n/**\r\n * @brief Real-Time Clock\r\n */\r\n/*\r\n* @brief Specific device feature definitions\r\n*/\r\n#define RTC_TAMP_INT_6_SUPPORT\r\n#define RTC_TAMP_INT_NB 4u\r\n\r\n#define RTC_TAMP_NB 3u\r\n#define RTC_BACKUP_NB 16u\r\n\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t TR; /*!< RTC time register, Address offset: 0x00 */\r\n __IO uint32_t DR; /*!< RTC date register, Address offset: 0x04 */\r\n __IO uint32_t SSR; /*!< RTC sub second register, Address offset: 0x08 */\r\n __IO uint32_t ICSR; /*!< RTC initialization control and status register, Address offset: 0x0C */\r\n __IO uint32_t PRER; /*!< RTC prescaler register, Address offset: 0x10 */\r\n __IO uint32_t WUTR; /*!< RTC wakeup timer register, Address offset: 0x14 */\r\n __IO uint32_t CR; /*!< RTC control register, Address offset: 0x18 */\r\n uint32_t RESERVED0; /*!< Reserved Address offset: 0x1C */\r\n uint32_t RESERVED1; /*!< Reserved Address offset: 0x20 */\r\n __IO uint32_t WPR; /*!< RTC write protection register, Address offset: 0x24 */\r\n __IO uint32_t CALR; /*!< RTC calibration register, Address offset: 0x28 */\r\n __IO uint32_t SHIFTR; /*!< RTC shift control register, Address offset: 0x2C */\r\n __IO uint32_t TSTR; /*!< RTC time stamp time register, Address offset: 0x30 */\r\n __IO uint32_t TSDR; /*!< RTC time stamp date register, Address offset: 0x34 */\r\n __IO uint32_t TSSSR; /*!< RTC time-stamp sub second register, Address offset: 0x38 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x3C */\r\n __IO uint32_t ALRMAR; /*!< RTC alarm A register, Address offset: 0x40 */\r\n __IO uint32_t ALRMASSR; /*!< RTC alarm A sub second register, Address offset: 0x44 */\r\n __IO uint32_t ALRMBR; /*!< RTC alarm B register, Address offset: 0x48 */\r\n __IO uint32_t ALRMBSSR; /*!< RTC alarm B sub second register, Address offset: 0x4C */\r\n __IO uint32_t SR; /*!< RTC Status register, Address offset: 0x50 */\r\n __IO uint32_t MISR; /*!< RTC Masked Interrupt Status register, Address offset: 0x54 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x58 */\r\n __IO uint32_t SCR; /*!< RTC Status Clear register, Address offset: 0x5C */\r\n} RTC_TypeDef;\r\n\r\n/**\r\n * @brief Tamper and backup registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TAMP configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TAMP configuration register 2, Address offset: 0x04 */\r\n uint32_t RESERVED0; /*!< no configuration register 3, Address offset: 0x08 */\r\n __IO uint32_t FLTCR; /*!< TAMP filter control register, Address offset: 0x0C */\r\n uint32_t RESERVED1[6]; /*!< Reserved Address offset: 0x10 - 0x24 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x28 */\r\n __IO uint32_t IER; /*!< TAMP Interrupt enable register, Address offset: 0x2C */\r\n __IO uint32_t SR; /*!< TAMP Status register, Address offset: 0x30 */\r\n __IO uint32_t MISR; /*!< TAMP Masked Interrupt Status register Address offset: 0x34 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x38 */\r\n __IO uint32_t SCR; /*!< TAMP Status clear register, Address offset: 0x3C */\r\n uint32_t RESERVED4[48]; /*!< Reserved Address offset: 0x040 - 0xFC */\r\n __IO uint32_t BKP0R; /*!< TAMP backup register 0, Address offset: 0x100 */\r\n __IO uint32_t BKP1R; /*!< TAMP backup register 1, Address offset: 0x104 */\r\n __IO uint32_t BKP2R; /*!< TAMP backup register 2, Address offset: 0x108 */\r\n __IO uint32_t BKP3R; /*!< TAMP backup register 3, Address offset: 0x10C */\r\n __IO uint32_t BKP4R; /*!< TAMP backup register 4, Address offset: 0x110 */\r\n __IO uint32_t BKP5R; /*!< TAMP backup register 5, Address offset: 0x114 */\r\n __IO uint32_t BKP6R; /*!< TAMP backup register 6, Address offset: 0x118 */\r\n __IO uint32_t BKP7R; /*!< TAMP backup register 7, Address offset: 0x11C */\r\n __IO uint32_t BKP8R; /*!< TAMP backup register 8, Address offset: 0x120 */\r\n __IO uint32_t BKP9R; /*!< TAMP backup register 9, Address offset: 0x124 */\r\n __IO uint32_t BKP10R; /*!< TAMP backup register 10, Address offset: 0x128 */\r\n __IO uint32_t BKP11R; /*!< TAMP backup register 11, Address offset: 0x12C */\r\n __IO uint32_t BKP12R; /*!< TAMP backup register 12, Address offset: 0x130 */\r\n __IO uint32_t BKP13R; /*!< TAMP backup register 13, Address offset: 0x134 */\r\n __IO uint32_t BKP14R; /*!< TAMP backup register 14, Address offset: 0x138 */\r\n __IO uint32_t BKP15R; /*!< TAMP backup register 15, Address offset: 0x13C */\r\n} TAMP_TypeDef;\r\n\r\n/**\r\n * @brief Serial Audio Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t RESERVED[17]; /*!< Reserved, Address offset: 0x00 to 0x40 */\r\n __IO uint32_t PDMCR; /*!< SAI PDM control register, Address offset: 0x44 */\r\n __IO uint32_t PDMDLY; /*!< SAI PDM delay register, Address offset: 0x48 */\r\n} SAI_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SAI block x configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t CR2; /*!< SAI block x configuration register 2, Address offset: 0x08 */\r\n __IO uint32_t FRCR; /*!< SAI block x frame configuration register, Address offset: 0x0C */\r\n __IO uint32_t SLOTR; /*!< SAI block x slot register, Address offset: 0x10 */\r\n __IO uint32_t IMR; /*!< SAI block x interrupt mask register, Address offset: 0x14 */\r\n __IO uint32_t SR; /*!< SAI block x status register, Address offset: 0x18 */\r\n __IO uint32_t CLRFR; /*!< SAI block x clear flag register, Address offset: 0x1C */\r\n __IO uint32_t DR; /*!< SAI block x data register, Address offset: 0x20 */\r\n} SAI_Block_TypeDef;\r\n\r\n/**\r\n * @brief Serial Peripheral Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SPI Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< SPI Control register 2, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< SPI Status register, Address offset: 0x08 */\r\n __IO uint32_t DR; /*!< SPI data register, Address offset: 0x0C */\r\n __IO uint32_t CRCPR; /*!< SPI CRC polynomial register, Address offset: 0x10 */\r\n __IO uint32_t RXCRCR; /*!< SPI Rx CRC register, Address offset: 0x14 */\r\n __IO uint32_t TXCRCR; /*!< SPI Tx CRC register, Address offset: 0x18 */\r\n __IO uint32_t I2SCFGR; /*!< SPI_I2S configuration register, Address offset: 0x1C */\r\n __IO uint32_t I2SPR; /*!< SPI_I2S prescaler register, Address offset: 0x20 */\r\n} SPI_TypeDef;\r\n\r\n/**\r\n * @brief System configuration controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MEMRMP; /*!< SYSCFG memory remap register, Address offset: 0x00 */\r\n __IO uint32_t CFGR1; /*!< SYSCFG configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t EXTICR[4]; /*!< SYSCFG external interrupt configuration registers, Address offset: 0x08-0x14 */\r\n __IO uint32_t SCSR; /*!< SYSCFG CCMSRAM control and status register, Address offset: 0x18 */\r\n __IO uint32_t CFGR2; /*!< SYSCFG configuration register 2, Address offset: 0x1C */\r\n __IO uint32_t SWPR; /*!< SYSCFG CCMSRAM write protection register, Address offset: 0x20 */\r\n __IO uint32_t SKR; /*!< SYSCFG CCMSRAM Key Register, Address offset: 0x24 */\r\n} SYSCFG_TypeDef;\r\n\r\n/**\r\n * @brief TIM\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TIM control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TIM control register 2, Address offset: 0x04 */\r\n __IO uint32_t SMCR; /*!< TIM slave mode control register, Address offset: 0x08 */\r\n __IO uint32_t DIER; /*!< TIM DMA/interrupt enable register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< TIM status register, Address offset: 0x10 */\r\n __IO uint32_t EGR; /*!< TIM event generation register, Address offset: 0x14 */\r\n __IO uint32_t CCMR1; /*!< TIM capture/compare mode register 1, Address offset: 0x18 */\r\n __IO uint32_t CCMR2; /*!< TIM capture/compare mode register 2, Address offset: 0x1C */\r\n __IO uint32_t CCER; /*!< TIM capture/compare enable register, Address offset: 0x20 */\r\n __IO uint32_t CNT; /*!< TIM counter register, Address offset: 0x24 */\r\n __IO uint32_t PSC; /*!< TIM prescaler, Address offset: 0x28 */\r\n __IO uint32_t ARR; /*!< TIM auto-reload register, Address offset: 0x2C */\r\n __IO uint32_t RCR; /*!< TIM repetition counter register, Address offset: 0x30 */\r\n __IO uint32_t CCR1; /*!< TIM capture/compare register 1, Address offset: 0x34 */\r\n __IO uint32_t CCR2; /*!< TIM capture/compare register 2, Address offset: 0x38 */\r\n __IO uint32_t CCR3; /*!< TIM capture/compare register 3, Address offset: 0x3C */\r\n __IO uint32_t CCR4; /*!< TIM capture/compare register 4, Address offset: 0x40 */\r\n __IO uint32_t BDTR; /*!< TIM break and dead-time register, Address offset: 0x44 */\r\n __IO uint32_t CCR5; /*!< TIM capture/compare register 5, Address offset: 0x48 */\r\n __IO uint32_t CCR6; /*!< TIM capture/compare register 6, Address offset: 0x4C */\r\n __IO uint32_t CCMR3; /*!< TIM capture/compare mode register 3, Address offset: 0x50 */\r\n __IO uint32_t DTR2; /*!< TIM deadtime register 2, Address offset: 0x54 */\r\n __IO uint32_t ECR; /*!< TIM encoder control register, Address offset: 0x58 */\r\n __IO uint32_t TISEL; /*!< TIM Input Selection register, Address offset: 0x5C */\r\n __IO uint32_t AF1; /*!< TIM alternate function option register 1, Address offset: 0x60 */\r\n __IO uint32_t AF2; /*!< TIM alternate function option register 2, Address offset: 0x64 */\r\n __IO uint32_t OR ; /*!< TIM option register, Address offset: 0x68 */\r\n uint32_t RESERVED0[220];/*!< Reserved, Address offset: 0x6C */\r\n __IO uint32_t DCR; /*!< TIM DMA control register, Address offset: 0x3DC */\r\n __IO uint32_t DMAR; /*!< TIM DMA address for full transfer, Address offset: 0x3E0 */\r\n} TIM_TypeDef;\r\n\r\n/**\r\n * @brief Universal Synchronous Asynchronous Receiver Transmitter\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< USART Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< USART Control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< USART Control register 3, Address offset: 0x08 */\r\n __IO uint32_t BRR; /*!< USART Baud rate register, Address offset: 0x0C */\r\n __IO uint32_t GTPR; /*!< USART Guard time and prescaler register, Address offset: 0x10 */\r\n __IO uint32_t RTOR; /*!< USART Receiver Timeout register, Address offset: 0x14 */\r\n __IO uint32_t RQR; /*!< USART Request register, Address offset: 0x18 */\r\n __IO uint32_t ISR; /*!< USART Interrupt and status register, Address offset: 0x1C */\r\n __IO uint32_t ICR; /*!< USART Interrupt flag Clear register, Address offset: 0x20 */\r\n __IO uint32_t RDR; /*!< USART Receive Data register, Address offset: 0x24 */\r\n __IO uint32_t TDR; /*!< USART Transmit Data register, Address offset: 0x28 */\r\n __IO uint32_t PRESC; /*!< USART Prescaler register, Address offset: 0x2C */\r\n} USART_TypeDef;\r\n\r\n/**\r\n * @brief Universal Serial Bus Full Speed Device\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint16_t EP0R; /*!< USB Endpoint 0 register, Address offset: 0x00 */\r\n __IO uint16_t RESERVED0; /*!< Reserved */\r\n __IO uint16_t EP1R; /*!< USB Endpoint 1 register, Address offset: 0x04 */\r\n __IO uint16_t RESERVED1; /*!< Reserved */\r\n __IO uint16_t EP2R; /*!< USB Endpoint 2 register, Address offset: 0x08 */\r\n __IO uint16_t RESERVED2; /*!< Reserved */\r\n __IO uint16_t EP3R; /*!< USB Endpoint 3 register, Address offset: 0x0C */\r\n __IO uint16_t RESERVED3; /*!< Reserved */\r\n __IO uint16_t EP4R; /*!< USB Endpoint 4 register, Address offset: 0x10 */\r\n __IO uint16_t RESERVED4; /*!< Reserved */\r\n __IO uint16_t EP5R; /*!< USB Endpoint 5 register, Address offset: 0x14 */\r\n __IO uint16_t RESERVED5; /*!< Reserved */\r\n __IO uint16_t EP6R; /*!< USB Endpoint 6 register, Address offset: 0x18 */\r\n __IO uint16_t RESERVED6; /*!< Reserved */\r\n __IO uint16_t EP7R; /*!< USB Endpoint 7 register, Address offset: 0x1C */\r\n __IO uint16_t RESERVED7[17]; /*!< Reserved */\r\n __IO uint16_t CNTR; /*!< Control register, Address offset: 0x40 */\r\n __IO uint16_t RESERVED8; /*!< Reserved */\r\n __IO uint16_t ISTR; /*!< Interrupt status register, Address offset: 0x44 */\r\n __IO uint16_t RESERVED9; /*!< Reserved */\r\n __IO uint16_t FNR; /*!< Frame number register, Address offset: 0x48 */\r\n __IO uint16_t RESERVEDA; /*!< Reserved */\r\n __IO uint16_t DADDR; /*!< Device address register, Address offset: 0x4C */\r\n __IO uint16_t RESERVEDB; /*!< Reserved */\r\n __IO uint16_t BTABLE; /*!< Buffer Table address register, Address offset: 0x50 */\r\n __IO uint16_t RESERVEDC; /*!< Reserved */\r\n __IO uint16_t LPMCSR; /*!< LPM Control and Status register, Address offset: 0x54 */\r\n __IO uint16_t RESERVEDD; /*!< Reserved */\r\n __IO uint16_t BCDR; /*!< Battery Charging detector register, Address offset: 0x58 */\r\n __IO uint16_t RESERVEDE; /*!< Reserved */\r\n} USB_TypeDef;\r\n\r\n/**\r\n * @brief VREFBUF\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< VREFBUF control and status register, Address offset: 0x00 */\r\n __IO uint32_t CCR; /*!< VREFBUF calibration and control register, Address offset: 0x04 */\r\n} VREFBUF_TypeDef;\r\n\r\n/**\r\n * @brief Window WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< WWDG Control register, Address offset: 0x00 */\r\n __IO uint32_t CFR; /*!< WWDG Configuration register, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< WWDG Status register, Address offset: 0x08 */\r\n} WWDG_TypeDef;\r\n\r\n\r\n/**\r\n * @brief RNG\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RNG control register, Address offset: 0x00 */\r\n __IO uint32_t SR; /*!< RNG status register, Address offset: 0x04 */\r\n __IO uint32_t DR; /*!< RNG data register, Address offset: 0x08 */\r\n} RNG_TypeDef;\r\n\r\n/**\r\n * @brief CORDIC\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< CORDIC control and status register, Address offset: 0x00 */\r\n __IO uint32_t WDATA; /*!< CORDIC argument register, Address offset: 0x04 */\r\n __IO uint32_t RDATA; /*!< CORDIC result register, Address offset: 0x08 */\r\n} CORDIC_TypeDef;\r\n\r\n/**\r\n * @brief UCPD\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CFG1; /*!< UCPD configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CFG2; /*!< UCPD configuration register 2, Address offset: 0x04 */\r\n __IO uint32_t RESERVED0; /*!< UCPD reserved register, Address offset: 0x08 */\r\n __IO uint32_t CR; /*!< UCPD control register, Address offset: 0x0C */\r\n __IO uint32_t IMR; /*!< UCPD interrupt mask register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< UCPD status register, Address offset: 0x14 */\r\n __IO uint32_t ICR; /*!< UCPD interrupt flag clear register Address offset: 0x18 */\r\n __IO uint32_t TX_ORDSET; /*!< UCPD Tx ordered set type register, Address offset: 0x1C */\r\n __IO uint32_t TX_PAYSZ; /*!< UCPD Tx payload size register, Address offset: 0x20 */\r\n __IO uint32_t TXDR; /*!< UCPD Tx data register, Address offset: 0x24 */\r\n __IO uint32_t RX_ORDSET; /*!< UCPD Rx ordered set type register, Address offset: 0x28 */\r\n __IO uint32_t RX_PAYSZ; /*!< UCPD Rx payload size register, Address offset: 0x2C */\r\n __IO uint32_t RXDR; /*!< UCPD Rx data register, Address offset: 0x30 */\r\n __IO uint32_t RX_ORDEXT1; /*!< UCPD Rx ordered set extension 1 register, Address offset: 0x34 */\r\n __IO uint32_t RX_ORDEXT2; /*!< UCPD Rx ordered set extension 2 register, Address offset: 0x38 */\r\n} UCPD_TypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_memory_map\r\n * @{\r\n */\r\n\r\n#define FLASH_BASE (0x08000000UL) /*!< FLASH (up to 128 kB) base address */\r\n#define SRAM1_BASE (0x20000000UL) /*!< SRAM1(up to 16 KB) base address */\r\n#define SRAM2_BASE (0x20004000UL) /*!< SRAM2(6 KB) base address */\r\n#define CCMSRAM_BASE (0x10000000UL) /*!< CCMSRAM(10 KB) base address */\r\n#define PERIPH_BASE (0x40000000UL) /*!< Peripheral base address */\r\n\r\n#define SRAM1_BB_BASE (0x22000000UL) /*!< SRAM1(16 KB) base address in the bit-band region */\r\n#define SRAM2_BB_BASE (0x22080000UL) /*!< SRAM2(6 KB) base address in the bit-band region */\r\n#define CCMSRAM_BB_BASE (0x220B0000UL) /*!< CCMSRAM(10 KB) base address in the bit-band region */\r\n#define PERIPH_BB_BASE (0x42000000UL) /*!< Peripheral base address in the bit-band region */\r\n/* Legacy defines */\r\n#define SRAM_BASE SRAM1_BASE\r\n#define SRAM_BB_BASE SRAM1_BB_BASE\r\n\r\n#define SRAM1_SIZE_MAX (0x00004000UL) /*!< maximum SRAM1 size (up to 16 KBytes) */\r\n#define SRAM2_SIZE (0x00001800UL) /*!< SRAM2 size (6 KBytes) */\r\n#define CCMSRAM_SIZE (0x00002800UL) /*!< CCMSRAM size (10 KBytes) */\r\n\r\n/*!< Peripheral memory map */\r\n#define APB1PERIPH_BASE PERIPH_BASE\r\n#define APB2PERIPH_BASE (PERIPH_BASE + 0x00010000UL)\r\n#define AHB1PERIPH_BASE (PERIPH_BASE + 0x00020000UL)\r\n#define AHB2PERIPH_BASE (PERIPH_BASE + 0x08000000UL)\r\n\r\n\r\n/*!< APB1 peripherals */\r\n#define TIM2_BASE (APB1PERIPH_BASE + 0x0000UL)\r\n#define TIM3_BASE (APB1PERIPH_BASE + 0x0400UL)\r\n#define TIM4_BASE (APB1PERIPH_BASE + 0x0800UL)\r\n#define TIM6_BASE (APB1PERIPH_BASE + 0x1000UL)\r\n#define TIM7_BASE (APB1PERIPH_BASE + 0x1400UL)\r\n#define CRS_BASE (APB1PERIPH_BASE + 0x2000UL)\r\n#define TAMP_BASE (APB1PERIPH_BASE + 0x2400UL)\r\n#define RTC_BASE (APB1PERIPH_BASE + 0x2800UL)\r\n#define WWDG_BASE (APB1PERIPH_BASE + 0x2C00UL)\r\n#define IWDG_BASE (APB1PERIPH_BASE + 0x3000UL)\r\n#define SPI2_BASE (APB1PERIPH_BASE + 0x3800UL)\r\n#define SPI3_BASE (APB1PERIPH_BASE + 0x3C00UL)\r\n#define USART2_BASE (APB1PERIPH_BASE + 0x4400UL)\r\n#define USART3_BASE (APB1PERIPH_BASE + 0x4800UL)\r\n#define UART4_BASE (APB1PERIPH_BASE + 0x4C00UL)\r\n#define I2C1_BASE (APB1PERIPH_BASE + 0x5400UL)\r\n#define I2C2_BASE (APB1PERIPH_BASE + 0x5800UL)\r\n#define USB_BASE (APB1PERIPH_BASE + 0x5C00UL) /*!< USB_IP Peripheral Registers base address */\r\n#define USB_PMAADDR (APB1PERIPH_BASE + 0x6000UL) /*!< USB_IP Packet Memory Area base address */\r\n#define FDCAN1_BASE (APB1PERIPH_BASE + 0x6400UL)\r\n#define FDCAN_CONFIG_BASE (APB1PERIPH_BASE + 0x6500UL) /*!< FDCAN configuration registers base address */\r\n#define PWR_BASE (APB1PERIPH_BASE + 0x7000UL)\r\n#define I2C3_BASE (APB1PERIPH_BASE + 0x7800UL)\r\n#define LPTIM1_BASE (APB1PERIPH_BASE + 0x7C00UL)\r\n#define LPUART1_BASE (APB1PERIPH_BASE + 0x8000UL)\r\n#define UCPD1_BASE (APB1PERIPH_BASE + 0xA000UL)\r\n#define SRAMCAN_BASE (APB1PERIPH_BASE + 0xA400UL)\r\n\r\n/*!< APB2 peripherals */\r\n#define SYSCFG_BASE (APB2PERIPH_BASE + 0x0000UL)\r\n#define VREFBUF_BASE (APB2PERIPH_BASE + 0x0030UL)\r\n#define COMP1_BASE (APB2PERIPH_BASE + 0x0200UL)\r\n#define COMP2_BASE (APB2PERIPH_BASE + 0x0204UL)\r\n#define COMP3_BASE (APB2PERIPH_BASE + 0x0208UL)\r\n#define COMP4_BASE (APB2PERIPH_BASE + 0x020CUL)\r\n#define OPAMP_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP1_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP2_BASE (APB2PERIPH_BASE + 0x0304UL)\r\n#define OPAMP3_BASE (APB2PERIPH_BASE + 0x0308UL)\r\n\r\n#define EXTI_BASE (APB2PERIPH_BASE + 0x0400UL)\r\n#define TIM1_BASE (APB2PERIPH_BASE + 0x2C00UL)\r\n#define SPI1_BASE (APB2PERIPH_BASE + 0x3000UL)\r\n#define TIM8_BASE (APB2PERIPH_BASE + 0x3400UL)\r\n#define USART1_BASE (APB2PERIPH_BASE + 0x3800UL)\r\n#define TIM15_BASE (APB2PERIPH_BASE + 0x4000UL)\r\n#define TIM16_BASE (APB2PERIPH_BASE + 0x4400UL)\r\n#define TIM17_BASE (APB2PERIPH_BASE + 0x4800UL)\r\n#define SAI1_BASE (APB2PERIPH_BASE + 0x5400UL)\r\n#define SAI1_Block_A_BASE (SAI1_BASE + 0x0004UL)\r\n#define SAI1_Block_B_BASE (SAI1_BASE + 0x0024UL)\r\n\r\n/*!< AHB1 peripherals */\r\n#define DMA1_BASE (AHB1PERIPH_BASE)\r\n#define DMA2_BASE (AHB1PERIPH_BASE + 0x0400UL)\r\n#define DMAMUX1_BASE (AHB1PERIPH_BASE + 0x0800UL)\r\n#define CORDIC_BASE (AHB1PERIPH_BASE + 0x0C00UL)\r\n#define RCC_BASE (AHB1PERIPH_BASE + 0x1000UL)\r\n#define FMAC_BASE (AHB1PERIPH_BASE + 0x1400UL)\r\n#define FLASH_R_BASE (AHB1PERIPH_BASE + 0x2000UL)\r\n#define CRC_BASE (AHB1PERIPH_BASE + 0x3000UL)\r\n\r\n#define DMA1_Channel1_BASE (DMA1_BASE + 0x0008UL)\r\n#define DMA1_Channel2_BASE (DMA1_BASE + 0x001CUL)\r\n#define DMA1_Channel3_BASE (DMA1_BASE + 0x0030UL)\r\n#define DMA1_Channel4_BASE (DMA1_BASE + 0x0044UL)\r\n#define DMA1_Channel5_BASE (DMA1_BASE + 0x0058UL)\r\n#define DMA1_Channel6_BASE (DMA1_BASE + 0x006CUL)\r\n\r\n#define DMA2_Channel1_BASE (DMA2_BASE + 0x0008UL)\r\n#define DMA2_Channel2_BASE (DMA2_BASE + 0x001CUL)\r\n#define DMA2_Channel3_BASE (DMA2_BASE + 0x0030UL)\r\n#define DMA2_Channel4_BASE (DMA2_BASE + 0x0044UL)\r\n#define DMA2_Channel5_BASE (DMA2_BASE + 0x0058UL)\r\n#define DMA2_Channel6_BASE (DMA2_BASE + 0x006CUL)\r\n\r\n#define DMAMUX1_Channel0_BASE (DMAMUX1_BASE)\r\n#define DMAMUX1_Channel1_BASE (DMAMUX1_BASE + 0x0004UL)\r\n#define DMAMUX1_Channel2_BASE (DMAMUX1_BASE + 0x0008UL)\r\n#define DMAMUX1_Channel3_BASE (DMAMUX1_BASE + 0x000CUL)\r\n#define DMAMUX1_Channel4_BASE (DMAMUX1_BASE + 0x0010UL)\r\n#define DMAMUX1_Channel5_BASE (DMAMUX1_BASE + 0x0014UL)\r\n#define DMAMUX1_Channel6_BASE (DMAMUX1_BASE + 0x0020UL)\r\n#define DMAMUX1_Channel7_BASE (DMAMUX1_BASE + 0x0024UL)\r\n#define DMAMUX1_Channel8_BASE (DMAMUX1_BASE + 0x0028UL)\r\n#define DMAMUX1_Channel9_BASE (DMAMUX1_BASE + 0x002CUL)\r\n#define DMAMUX1_Channel10_BASE (DMAMUX1_BASE + 0x0030UL)\r\n#define DMAMUX1_Channel11_BASE (DMAMUX1_BASE + 0x0034UL)\r\n#define DMAMUX1_RequestGenerator0_BASE (DMAMUX1_BASE + 0x0100UL)\r\n#define DMAMUX1_RequestGenerator1_BASE (DMAMUX1_BASE + 0x0104UL)\r\n#define DMAMUX1_RequestGenerator2_BASE (DMAMUX1_BASE + 0x0108UL)\r\n#define DMAMUX1_RequestGenerator3_BASE (DMAMUX1_BASE + 0x010CUL)\r\n\r\n#define DMAMUX1_ChannelStatus_BASE (DMAMUX1_BASE + 0x0080UL)\r\n#define DMAMUX1_RequestGenStatus_BASE (DMAMUX1_BASE + 0x0140UL)\r\n\r\n/*!< AHB2 peripherals */\r\n#define GPIOA_BASE (AHB2PERIPH_BASE + 0x0000UL)\r\n#define GPIOB_BASE (AHB2PERIPH_BASE + 0x0400UL)\r\n#define GPIOC_BASE (AHB2PERIPH_BASE + 0x0800UL)\r\n#define GPIOD_BASE (AHB2PERIPH_BASE + 0x0C00UL)\r\n#define GPIOE_BASE (AHB2PERIPH_BASE + 0x1000UL)\r\n#define GPIOF_BASE (AHB2PERIPH_BASE + 0x1400UL)\r\n#define GPIOG_BASE (AHB2PERIPH_BASE + 0x1800UL)\r\n\r\n#define ADC1_BASE (AHB2PERIPH_BASE + 0x08000000UL)\r\n#define ADC2_BASE (AHB2PERIPH_BASE + 0x08000100UL)\r\n#define ADC12_COMMON_BASE (AHB2PERIPH_BASE + 0x08000300UL)\r\n\r\n#define DAC_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC1_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC3_BASE (AHB2PERIPH_BASE + 0x08001000UL)\r\n\r\n#define RNG_BASE (AHB2PERIPH_BASE + 0x08060800UL)\r\n/* Debug MCU registers base address */\r\n#define DBGMCU_BASE (0xE0042000UL)\r\n\r\n#define PACKAGE_BASE (0x1FFF7500UL) /*!< Package data register base address */\r\n#define UID_BASE (0x1FFF7590UL) /*!< Unique device ID register base address */\r\n#define FLASHSIZE_BASE (0x1FFF75E0UL) /*!< Flash size data register base address */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_declaration\r\n * @{\r\n */\r\n#define TIM2 ((TIM_TypeDef *) TIM2_BASE)\r\n#define TIM3 ((TIM_TypeDef *) TIM3_BASE)\r\n#define TIM4 ((TIM_TypeDef *) TIM4_BASE)\r\n#define TIM6 ((TIM_TypeDef *) TIM6_BASE)\r\n#define TIM7 ((TIM_TypeDef *) TIM7_BASE)\r\n#define CRS ((CRS_TypeDef *) CRS_BASE)\r\n#define TAMP ((TAMP_TypeDef *) TAMP_BASE)\r\n#define RTC ((RTC_TypeDef *) RTC_BASE)\r\n#define WWDG ((WWDG_TypeDef *) WWDG_BASE)\r\n#define IWDG ((IWDG_TypeDef *) IWDG_BASE)\r\n#define SPI2 ((SPI_TypeDef *) SPI2_BASE)\r\n#define SPI3 ((SPI_TypeDef *) SPI3_BASE)\r\n#define USART2 ((USART_TypeDef *) USART2_BASE)\r\n#define USART3 ((USART_TypeDef *) USART3_BASE)\r\n#define UART4 ((USART_TypeDef *) UART4_BASE)\r\n#define I2C1 ((I2C_TypeDef *) I2C1_BASE)\r\n#define I2C2 ((I2C_TypeDef *) I2C2_BASE)\r\n#define USB ((USB_TypeDef *) USB_BASE)\r\n#define FDCAN1 ((FDCAN_GlobalTypeDef *) FDCAN1_BASE)\r\n#define FDCAN_CONFIG ((FDCAN_Config_TypeDef *) FDCAN_CONFIG_BASE)\r\n#define PWR ((PWR_TypeDef *) PWR_BASE)\r\n#define I2C3 ((I2C_TypeDef *) I2C3_BASE)\r\n#define LPTIM1 ((LPTIM_TypeDef *) LPTIM1_BASE)\r\n#define LPUART1 ((USART_TypeDef *) LPUART1_BASE)\r\n#define UCPD1 ((UCPD_TypeDef *) UCPD1_BASE)\r\n\r\n#define SYSCFG ((SYSCFG_TypeDef *) SYSCFG_BASE)\r\n#define VREFBUF ((VREFBUF_TypeDef *) VREFBUF_BASE)\r\n#define COMP1 ((COMP_TypeDef *) COMP1_BASE)\r\n#define COMP2 ((COMP_TypeDef *) COMP2_BASE)\r\n#define COMP3 ((COMP_TypeDef *) COMP3_BASE)\r\n#define COMP4 ((COMP_TypeDef *) COMP4_BASE)\r\n\r\n#define OPAMP ((OPAMP_TypeDef *) OPAMP_BASE)\r\n#define OPAMP1 ((OPAMP_TypeDef *) OPAMP1_BASE)\r\n#define OPAMP2 ((OPAMP_TypeDef *) OPAMP2_BASE)\r\n#define OPAMP3 ((OPAMP_TypeDef *) OPAMP3_BASE)\r\n\r\n#define EXTI ((EXTI_TypeDef *) EXTI_BASE)\r\n#define TIM1 ((TIM_TypeDef *) TIM1_BASE)\r\n#define SPI1 ((SPI_TypeDef *) SPI1_BASE)\r\n#define TIM8 ((TIM_TypeDef *) TIM8_BASE)\r\n#define USART1 ((USART_TypeDef *) USART1_BASE)\r\n#define TIM15 ((TIM_TypeDef *) TIM15_BASE)\r\n#define TIM16 ((TIM_TypeDef *) TIM16_BASE)\r\n#define TIM17 ((TIM_TypeDef *) TIM17_BASE)\r\n#define SAI1 ((SAI_TypeDef *) SAI1_BASE)\r\n#define SAI1_Block_A ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)\r\n#define SAI1_Block_B ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)\r\n#define DMA1 ((DMA_TypeDef *) DMA1_BASE)\r\n#define DMA2 ((DMA_TypeDef *) DMA2_BASE)\r\n#define DMAMUX1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_BASE)\r\n#define CORDIC ((CORDIC_TypeDef *) CORDIC_BASE)\r\n#define RCC ((RCC_TypeDef *) RCC_BASE)\r\n#define FMAC ((FMAC_TypeDef *) FMAC_BASE)\r\n#define FLASH ((FLASH_TypeDef *) FLASH_R_BASE)\r\n#define CRC ((CRC_TypeDef *) CRC_BASE)\r\n\r\n#define GPIOA ((GPIO_TypeDef *) GPIOA_BASE)\r\n#define GPIOB ((GPIO_TypeDef *) GPIOB_BASE)\r\n#define GPIOC ((GPIO_TypeDef *) GPIOC_BASE)\r\n#define GPIOD ((GPIO_TypeDef *) GPIOD_BASE)\r\n#define GPIOE ((GPIO_TypeDef *) GPIOE_BASE)\r\n#define GPIOF ((GPIO_TypeDef *) GPIOF_BASE)\r\n#define GPIOG ((GPIO_TypeDef *) GPIOG_BASE)\r\n#define ADC1 ((ADC_TypeDef *) ADC1_BASE)\r\n#define ADC2 ((ADC_TypeDef *) ADC2_BASE)\r\n#define ADC12_COMMON ((ADC_Common_TypeDef *) ADC12_COMMON_BASE)\r\n#define DAC ((DAC_TypeDef *) DAC_BASE)\r\n#define DAC1 ((DAC_TypeDef *) DAC1_BASE)\r\n#define DAC3 ((DAC_TypeDef *) DAC3_BASE)\r\n#define RNG ((RNG_TypeDef *) RNG_BASE)\r\n\r\n#define DMA1_Channel1 ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)\r\n#define DMA1_Channel2 ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)\r\n#define DMA1_Channel3 ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)\r\n#define DMA1_Channel4 ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)\r\n#define DMA1_Channel5 ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)\r\n#define DMA1_Channel6 ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)\r\n\r\n#define DMA2_Channel1 ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)\r\n#define DMA2_Channel2 ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)\r\n#define DMA2_Channel3 ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)\r\n#define DMA2_Channel4 ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)\r\n#define DMA2_Channel5 ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)\r\n#define DMA2_Channel6 ((DMA_Channel_TypeDef *) DMA2_Channel6_BASE)\r\n\r\n#define DMAMUX1_Channel0 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel0_BASE)\r\n#define DMAMUX1_Channel1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel1_BASE)\r\n#define DMAMUX1_Channel2 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel2_BASE)\r\n#define DMAMUX1_Channel3 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel3_BASE)\r\n#define DMAMUX1_Channel4 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel4_BASE)\r\n#define DMAMUX1_Channel5 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel5_BASE)\r\n#define DMAMUX1_Channel6 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel6_BASE)\r\n#define DMAMUX1_Channel7 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel7_BASE)\r\n#define DMAMUX1_Channel8 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel8_BASE)\r\n#define DMAMUX1_Channel9 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel9_BASE)\r\n#define DMAMUX1_Channel10 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel10_BASE)\r\n#define DMAMUX1_Channel11 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel11_BASE)\r\n\r\n#define DMAMUX1_RequestGenerator0 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator0_BASE)\r\n#define DMAMUX1_RequestGenerator1 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator1_BASE)\r\n#define DMAMUX1_RequestGenerator2 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator2_BASE)\r\n#define DMAMUX1_RequestGenerator3 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator3_BASE)\r\n\r\n#define DMAMUX1_ChannelStatus ((DMAMUX_ChannelStatus_TypeDef *) DMAMUX1_ChannelStatus_BASE)\r\n#define DMAMUX1_RequestGenStatus ((DMAMUX_RequestGenStatus_TypeDef *) DMAMUX1_RequestGenStatus_BASE)\r\n\r\n\r\n\r\n#define DBGMCU ((DBGMCU_TypeDef *) DBGMCU_BASE)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Exported_constants\r\n * @{\r\n */\r\n\r\n /** @addtogroup Hardware_Constant_Definition\r\n * @{\r\n */\r\n#define LSI_STARTUP_TIME 130U /*!< LSI Maximum startup time in us */\r\n\r\n /**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_Registers_Bits_Definition\r\n * @{\r\n */\r\n\r\n/******************************************************************************/\r\n/* Peripheral Registers_Bits_Definition */\r\n/******************************************************************************/\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog to Digital Converter */\r\n/* */\r\n/******************************************************************************/\r\n\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 series)\r\n */\r\n#define ADC_MULTIMODE_SUPPORT /*!< ADC feature available only on specific devices: multimode available on devices with several ADC instances */\r\n\r\n/******************** Bit definition for ADC_ISR register *******************/\r\n#define ADC_ISR_ADRDY_Pos (0U)\r\n#define ADC_ISR_ADRDY_Msk (0x1UL << ADC_ISR_ADRDY_Pos) /*!< 0x00000001 */\r\n#define ADC_ISR_ADRDY ADC_ISR_ADRDY_Msk /*!< ADC ready flag */\r\n#define ADC_ISR_EOSMP_Pos (1U)\r\n#define ADC_ISR_EOSMP_Msk (0x1UL << ADC_ISR_EOSMP_Pos) /*!< 0x00000002 */\r\n#define ADC_ISR_EOSMP ADC_ISR_EOSMP_Msk /*!< ADC group regular end of sampling flag */\r\n#define ADC_ISR_EOC_Pos (2U)\r\n#define ADC_ISR_EOC_Msk (0x1UL << ADC_ISR_EOC_Pos) /*!< 0x00000004 */\r\n#define ADC_ISR_EOC ADC_ISR_EOC_Msk /*!< ADC group regular end of unitary conversion flag */\r\n#define ADC_ISR_EOS_Pos (3U)\r\n#define ADC_ISR_EOS_Msk (0x1UL << ADC_ISR_EOS_Pos) /*!< 0x00000008 */\r\n#define ADC_ISR_EOS ADC_ISR_EOS_Msk /*!< ADC group regular end of sequence conversions flag */\r\n#define ADC_ISR_OVR_Pos (4U)\r\n#define ADC_ISR_OVR_Msk (0x1UL << ADC_ISR_OVR_Pos) /*!< 0x00000010 */\r\n#define ADC_ISR_OVR ADC_ISR_OVR_Msk /*!< ADC group regular overrun flag */\r\n#define ADC_ISR_JEOC_Pos (5U)\r\n#define ADC_ISR_JEOC_Msk (0x1UL << ADC_ISR_JEOC_Pos) /*!< 0x00000020 */\r\n#define ADC_ISR_JEOC ADC_ISR_JEOC_Msk /*!< ADC group injected end of unitary conversion flag */\r\n#define ADC_ISR_JEOS_Pos (6U)\r\n#define ADC_ISR_JEOS_Msk (0x1UL << ADC_ISR_JEOS_Pos) /*!< 0x00000040 */\r\n#define ADC_ISR_JEOS ADC_ISR_JEOS_Msk /*!< ADC group injected end of sequence conversions flag */\r\n#define ADC_ISR_AWD1_Pos (7U)\r\n#define ADC_ISR_AWD1_Msk (0x1UL << ADC_ISR_AWD1_Pos) /*!< 0x00000080 */\r\n#define ADC_ISR_AWD1 ADC_ISR_AWD1_Msk /*!< ADC analog watchdog 1 flag */\r\n#define ADC_ISR_AWD2_Pos (8U)\r\n#define ADC_ISR_AWD2_Msk (0x1UL << ADC_ISR_AWD2_Pos) /*!< 0x00000100 */\r\n#define ADC_ISR_AWD2 ADC_ISR_AWD2_Msk /*!< ADC analog watchdog 2 flag */\r\n#define ADC_ISR_AWD3_Pos (9U)\r\n#define ADC_ISR_AWD3_Msk (0x1UL << ADC_ISR_AWD3_Pos) /*!< 0x00000200 */\r\n#define ADC_ISR_AWD3 ADC_ISR_AWD3_Msk /*!< ADC analog watchdog 3 flag */\r\n#define ADC_ISR_JQOVF_Pos (10U)\r\n#define ADC_ISR_JQOVF_Msk (0x1UL << ADC_ISR_JQOVF_Pos) /*!< 0x00000400 */\r\n#define ADC_ISR_JQOVF ADC_ISR_JQOVF_Msk /*!< ADC group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_IER register *******************/\r\n#define ADC_IER_ADRDYIE_Pos (0U)\r\n#define ADC_IER_ADRDYIE_Msk (0x1UL << ADC_IER_ADRDYIE_Pos) /*!< 0x00000001 */\r\n#define ADC_IER_ADRDYIE ADC_IER_ADRDYIE_Msk /*!< ADC ready interrupt */\r\n#define ADC_IER_EOSMPIE_Pos (1U)\r\n#define ADC_IER_EOSMPIE_Msk (0x1UL << ADC_IER_EOSMPIE_Pos) /*!< 0x00000002 */\r\n#define ADC_IER_EOSMPIE ADC_IER_EOSMPIE_Msk /*!< ADC group regular end of sampling interrupt */\r\n#define ADC_IER_EOCIE_Pos (2U)\r\n#define ADC_IER_EOCIE_Msk (0x1UL << ADC_IER_EOCIE_Pos) /*!< 0x00000004 */\r\n#define ADC_IER_EOCIE ADC_IER_EOCIE_Msk /*!< ADC group regular end of unitary conversion interrupt */\r\n#define ADC_IER_EOSIE_Pos (3U)\r\n#define ADC_IER_EOSIE_Msk (0x1UL << ADC_IER_EOSIE_Pos) /*!< 0x00000008 */\r\n#define ADC_IER_EOSIE ADC_IER_EOSIE_Msk /*!< ADC group regular end of sequence conversions interrupt */\r\n#define ADC_IER_OVRIE_Pos (4U)\r\n#define ADC_IER_OVRIE_Msk (0x1UL << ADC_IER_OVRIE_Pos) /*!< 0x00000010 */\r\n#define ADC_IER_OVRIE ADC_IER_OVRIE_Msk /*!< ADC group regular overrun interrupt */\r\n#define ADC_IER_JEOCIE_Pos (5U)\r\n#define ADC_IER_JEOCIE_Msk (0x1UL << ADC_IER_JEOCIE_Pos) /*!< 0x00000020 */\r\n#define ADC_IER_JEOCIE ADC_IER_JEOCIE_Msk /*!< ADC group injected end of unitary conversion interrupt */\r\n#define ADC_IER_JEOSIE_Pos (6U)\r\n#define ADC_IER_JEOSIE_Msk (0x1UL << ADC_IER_JEOSIE_Pos) /*!< 0x00000040 */\r\n#define ADC_IER_JEOSIE ADC_IER_JEOSIE_Msk /*!< ADC group injected end of sequence conversions interrupt */\r\n#define ADC_IER_AWD1IE_Pos (7U)\r\n#define ADC_IER_AWD1IE_Msk (0x1UL << ADC_IER_AWD1IE_Pos) /*!< 0x00000080 */\r\n#define ADC_IER_AWD1IE ADC_IER_AWD1IE_Msk /*!< ADC analog watchdog 1 interrupt */\r\n#define ADC_IER_AWD2IE_Pos (8U)\r\n#define ADC_IER_AWD2IE_Msk (0x1UL << ADC_IER_AWD2IE_Pos) /*!< 0x00000100 */\r\n#define ADC_IER_AWD2IE ADC_IER_AWD2IE_Msk /*!< ADC analog watchdog 2 interrupt */\r\n#define ADC_IER_AWD3IE_Pos (9U)\r\n#define ADC_IER_AWD3IE_Msk (0x1UL << ADC_IER_AWD3IE_Pos) /*!< 0x00000200 */\r\n#define ADC_IER_AWD3IE ADC_IER_AWD3IE_Msk /*!< ADC analog watchdog 3 interrupt */\r\n#define ADC_IER_JQOVFIE_Pos (10U)\r\n#define ADC_IER_JQOVFIE_Msk (0x1UL << ADC_IER_JQOVFIE_Pos) /*!< 0x00000400 */\r\n#define ADC_IER_JQOVFIE ADC_IER_JQOVFIE_Msk /*!< ADC group injected contexts queue overflow interrupt */\r\n\r\n/******************** Bit definition for ADC_CR register ********************/\r\n#define ADC_CR_ADEN_Pos (0U)\r\n#define ADC_CR_ADEN_Msk (0x1UL << ADC_CR_ADEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CR_ADEN ADC_CR_ADEN_Msk /*!< ADC enable */\r\n#define ADC_CR_ADDIS_Pos (1U)\r\n#define ADC_CR_ADDIS_Msk (0x1UL << ADC_CR_ADDIS_Pos) /*!< 0x00000002 */\r\n#define ADC_CR_ADDIS ADC_CR_ADDIS_Msk /*!< ADC disable */\r\n#define ADC_CR_ADSTART_Pos (2U)\r\n#define ADC_CR_ADSTART_Msk (0x1UL << ADC_CR_ADSTART_Pos) /*!< 0x00000004 */\r\n#define ADC_CR_ADSTART ADC_CR_ADSTART_Msk /*!< ADC group regular conversion start */\r\n#define ADC_CR_JADSTART_Pos (3U)\r\n#define ADC_CR_JADSTART_Msk (0x1UL << ADC_CR_JADSTART_Pos) /*!< 0x00000008 */\r\n#define ADC_CR_JADSTART ADC_CR_JADSTART_Msk /*!< ADC group injected conversion start */\r\n#define ADC_CR_ADSTP_Pos (4U)\r\n#define ADC_CR_ADSTP_Msk (0x1UL << ADC_CR_ADSTP_Pos) /*!< 0x00000010 */\r\n#define ADC_CR_ADSTP ADC_CR_ADSTP_Msk /*!< ADC group regular conversion stop */\r\n#define ADC_CR_JADSTP_Pos (5U)\r\n#define ADC_CR_JADSTP_Msk (0x1UL << ADC_CR_JADSTP_Pos) /*!< 0x00000020 */\r\n#define ADC_CR_JADSTP ADC_CR_JADSTP_Msk /*!< ADC group injected conversion stop */\r\n#define ADC_CR_ADVREGEN_Pos (28U)\r\n#define ADC_CR_ADVREGEN_Msk (0x1UL << ADC_CR_ADVREGEN_Pos) /*!< 0x10000000 */\r\n#define ADC_CR_ADVREGEN ADC_CR_ADVREGEN_Msk /*!< ADC voltage regulator enable */\r\n#define ADC_CR_DEEPPWD_Pos (29U)\r\n#define ADC_CR_DEEPPWD_Msk (0x1UL << ADC_CR_DEEPPWD_Pos) /*!< 0x20000000 */\r\n#define ADC_CR_DEEPPWD ADC_CR_DEEPPWD_Msk /*!< ADC deep power down enable */\r\n#define ADC_CR_ADCALDIF_Pos (30U)\r\n#define ADC_CR_ADCALDIF_Msk (0x1UL << ADC_CR_ADCALDIF_Pos) /*!< 0x40000000 */\r\n#define ADC_CR_ADCALDIF ADC_CR_ADCALDIF_Msk /*!< ADC differential mode for calibration */\r\n#define ADC_CR_ADCAL_Pos (31U)\r\n#define ADC_CR_ADCAL_Msk (0x1UL << ADC_CR_ADCAL_Pos) /*!< 0x80000000 */\r\n#define ADC_CR_ADCAL ADC_CR_ADCAL_Msk /*!< ADC calibration */\r\n\r\n/******************** Bit definition for ADC_CFGR register ******************/\r\n#define ADC_CFGR_DMAEN_Pos (0U)\r\n#define ADC_CFGR_DMAEN_Msk (0x1UL << ADC_CFGR_DMAEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR_DMAEN ADC_CFGR_DMAEN_Msk /*!< ADC DMA transfer enable */\r\n#define ADC_CFGR_DMACFG_Pos (1U)\r\n#define ADC_CFGR_DMACFG_Msk (0x1UL << ADC_CFGR_DMACFG_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR_DMACFG ADC_CFGR_DMACFG_Msk /*!< ADC DMA transfer configuration */\r\n\r\n#define ADC_CFGR_RES_Pos (3U)\r\n#define ADC_CFGR_RES_Msk (0x3UL << ADC_CFGR_RES_Pos) /*!< 0x00000018 */\r\n#define ADC_CFGR_RES ADC_CFGR_RES_Msk /*!< ADC data resolution */\r\n#define ADC_CFGR_RES_0 (0x1UL << ADC_CFGR_RES_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR_RES_1 (0x2UL << ADC_CFGR_RES_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR_EXTSEL_Pos (5U)\r\n#define ADC_CFGR_EXTSEL_Msk (0x1FUL << ADC_CFGR_EXTSEL_Pos) /*!< 0x000003E0 */\r\n#define ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_Msk /*!< ADC group regular external trigger source */\r\n#define ADC_CFGR_EXTSEL_0 (0x1UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR_EXTSEL_1 (0x2UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR_EXTSEL_2 (0x4UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR_EXTSEL_3 (0x8UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_CFGR_EXTSEL_4 (0x10UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000200 */\r\n\r\n#define ADC_CFGR_EXTEN_Pos (10U)\r\n#define ADC_CFGR_EXTEN_Msk (0x3UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000C00 */\r\n#define ADC_CFGR_EXTEN ADC_CFGR_EXTEN_Msk /*!< ADC group regular external trigger polarity */\r\n#define ADC_CFGR_EXTEN_0 (0x1UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR_EXTEN_1 (0x2UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CFGR_OVRMOD_Pos (12U)\r\n#define ADC_CFGR_OVRMOD_Msk (0x1UL << ADC_CFGR_OVRMOD_Pos) /*!< 0x00001000 */\r\n#define ADC_CFGR_OVRMOD ADC_CFGR_OVRMOD_Msk /*!< ADC group regular overrun configuration */\r\n#define ADC_CFGR_CONT_Pos (13U)\r\n#define ADC_CFGR_CONT_Msk (0x1UL << ADC_CFGR_CONT_Pos) /*!< 0x00002000 */\r\n#define ADC_CFGR_CONT ADC_CFGR_CONT_Msk /*!< ADC group regular continuous conversion mode */\r\n#define ADC_CFGR_AUTDLY_Pos (14U)\r\n#define ADC_CFGR_AUTDLY_Msk (0x1UL << ADC_CFGR_AUTDLY_Pos) /*!< 0x00004000 */\r\n#define ADC_CFGR_AUTDLY ADC_CFGR_AUTDLY_Msk /*!< ADC low power auto wait */\r\n#define ADC_CFGR_ALIGN_Pos (15U)\r\n#define ADC_CFGR_ALIGN_Msk (0x1UL << ADC_CFGR_ALIGN_Pos) /*!< 0x00008000 */\r\n#define ADC_CFGR_ALIGN ADC_CFGR_ALIGN_Msk /*!< ADC data alignment */\r\n#define ADC_CFGR_DISCEN_Pos (16U)\r\n#define ADC_CFGR_DISCEN_Msk (0x1UL << ADC_CFGR_DISCEN_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR_DISCEN ADC_CFGR_DISCEN_Msk /*!< ADC group regular sequencer discontinuous mode */\r\n\r\n#define ADC_CFGR_DISCNUM_Pos (17U)\r\n#define ADC_CFGR_DISCNUM_Msk (0x7UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x000E0000 */\r\n#define ADC_CFGR_DISCNUM ADC_CFGR_DISCNUM_Msk /*!< ADC group regular sequencer discontinuous number of ranks */\r\n#define ADC_CFGR_DISCNUM_0 (0x1UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00020000 */\r\n#define ADC_CFGR_DISCNUM_1 (0x2UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00040000 */\r\n#define ADC_CFGR_DISCNUM_2 (0x4UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00080000 */\r\n\r\n#define ADC_CFGR_JDISCEN_Pos (20U)\r\n#define ADC_CFGR_JDISCEN_Msk (0x1UL << ADC_CFGR_JDISCEN_Pos) /*!< 0x00100000 */\r\n#define ADC_CFGR_JDISCEN ADC_CFGR_JDISCEN_Msk /*!< ADC group injected sequencer discontinuous mode */\r\n#define ADC_CFGR_JQM_Pos (21U)\r\n#define ADC_CFGR_JQM_Msk (0x1UL << ADC_CFGR_JQM_Pos) /*!< 0x00200000 */\r\n#define ADC_CFGR_JQM ADC_CFGR_JQM_Msk /*!< ADC group injected contexts queue mode */\r\n#define ADC_CFGR_AWD1SGL_Pos (22U)\r\n#define ADC_CFGR_AWD1SGL_Msk (0x1UL << ADC_CFGR_AWD1SGL_Pos) /*!< 0x00400000 */\r\n#define ADC_CFGR_AWD1SGL ADC_CFGR_AWD1SGL_Msk /*!< ADC analog watchdog 1 monitoring a single channel or all channels */\r\n#define ADC_CFGR_AWD1EN_Pos (23U)\r\n#define ADC_CFGR_AWD1EN_Msk (0x1UL << ADC_CFGR_AWD1EN_Pos) /*!< 0x00800000 */\r\n#define ADC_CFGR_AWD1EN ADC_CFGR_AWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group regular */\r\n#define ADC_CFGR_JAWD1EN_Pos (24U)\r\n#define ADC_CFGR_JAWD1EN_Msk (0x1UL << ADC_CFGR_JAWD1EN_Pos) /*!< 0x01000000 */\r\n#define ADC_CFGR_JAWD1EN ADC_CFGR_JAWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group injected */\r\n#define ADC_CFGR_JAUTO_Pos (25U)\r\n#define ADC_CFGR_JAUTO_Msk (0x1UL << ADC_CFGR_JAUTO_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR_JAUTO ADC_CFGR_JAUTO_Msk /*!< ADC group injected automatic trigger mode */\r\n\r\n#define ADC_CFGR_AWD1CH_Pos (26U)\r\n#define ADC_CFGR_AWD1CH_Msk (0x1FUL << ADC_CFGR_AWD1CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_Msk /*!< ADC analog watchdog 1 monitored channel selection */\r\n#define ADC_CFGR_AWD1CH_0 (0x01UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR_AWD1CH_1 (0x02UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR_AWD1CH_2 (0x04UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x10000000 */\r\n#define ADC_CFGR_AWD1CH_3 (0x08UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x20000000 */\r\n#define ADC_CFGR_AWD1CH_4 (0x10UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_CFGR_JQDIS_Pos (31U)\r\n#define ADC_CFGR_JQDIS_Msk (0x1UL << ADC_CFGR_JQDIS_Pos) /*!< 0x80000000 */\r\n#define ADC_CFGR_JQDIS ADC_CFGR_JQDIS_Msk /*!< ADC group injected contexts queue disable */\r\n\r\n/******************** Bit definition for ADC_CFGR2 register *****************/\r\n#define ADC_CFGR2_ROVSE_Pos (0U)\r\n#define ADC_CFGR2_ROVSE_Msk (0x1UL << ADC_CFGR2_ROVSE_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR2_ROVSE ADC_CFGR2_ROVSE_Msk /*!< ADC oversampler enable on scope ADC group regular */\r\n#define ADC_CFGR2_JOVSE_Pos (1U)\r\n#define ADC_CFGR2_JOVSE_Msk (0x1UL << ADC_CFGR2_JOVSE_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR2_JOVSE ADC_CFGR2_JOVSE_Msk /*!< ADC oversampler enable on scope ADC group injected */\r\n\r\n#define ADC_CFGR2_OVSR_Pos (2U)\r\n#define ADC_CFGR2_OVSR_Msk (0x7UL << ADC_CFGR2_OVSR_Pos) /*!< 0x0000001C */\r\n#define ADC_CFGR2_OVSR ADC_CFGR2_OVSR_Msk /*!< ADC oversampling ratio */\r\n#define ADC_CFGR2_OVSR_0 (0x1UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000004 */\r\n#define ADC_CFGR2_OVSR_1 (0x2UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR2_OVSR_2 (0x4UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR2_OVSS_Pos (5U)\r\n#define ADC_CFGR2_OVSS_Msk (0xFUL << ADC_CFGR2_OVSS_Pos) /*!< 0x000001E0 */\r\n#define ADC_CFGR2_OVSS ADC_CFGR2_OVSS_Msk /*!< ADC oversampling shift */\r\n#define ADC_CFGR2_OVSS_0 (0x1UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR2_OVSS_1 (0x2UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR2_OVSS_2 (0x4UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR2_OVSS_3 (0x8UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_CFGR2_TROVS_Pos (9U)\r\n#define ADC_CFGR2_TROVS_Msk (0x1UL << ADC_CFGR2_TROVS_Pos) /*!< 0x00000200 */\r\n#define ADC_CFGR2_TROVS ADC_CFGR2_TROVS_Msk /*!< ADC oversampling discontinuous mode (triggered mode) for ADC group regular */\r\n#define ADC_CFGR2_ROVSM_Pos (10U)\r\n#define ADC_CFGR2_ROVSM_Msk (0x1UL << ADC_CFGR2_ROVSM_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR2_ROVSM ADC_CFGR2_ROVSM_Msk /*!< ADC oversampling mode managing interlaced conversions of ADC group regular and group injected */\r\n\r\n#define ADC_CFGR2_GCOMP_Pos (16U)\r\n#define ADC_CFGR2_GCOMP_Msk (0x1UL << ADC_CFGR2_GCOMP_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR2_GCOMP ADC_CFGR2_GCOMP_Msk /*!< ADC Gain Compensation mode */\r\n\r\n#define ADC_CFGR2_SWTRIG_Pos (25U)\r\n#define ADC_CFGR2_SWTRIG_Msk (0x1UL << ADC_CFGR2_SWTRIG_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR2_SWTRIG ADC_CFGR2_SWTRIG_Msk /*!< ADC Software Trigger Bit for Sample time control trigger mode */\r\n#define ADC_CFGR2_BULB_Pos (26U)\r\n#define ADC_CFGR2_BULB_Msk (0x1UL << ADC_CFGR2_BULB_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR2_BULB ADC_CFGR2_BULB_Msk /*!< ADC Bulb sampling mode */\r\n#define ADC_CFGR2_SMPTRIG_Pos (27U)\r\n#define ADC_CFGR2_SMPTRIG_Msk (0x1UL << ADC_CFGR2_SMPTRIG_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR2_SMPTRIG ADC_CFGR2_SMPTRIG_Msk /*!< ADC Sample Time Control Trigger mode */\r\n\r\n/******************** Bit definition for ADC_SMPR1 register *****************/\r\n#define ADC_SMPR1_SMP0_Pos (0U)\r\n#define ADC_SMPR1_SMP0_Msk (0x7UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR1_SMP0 ADC_SMPR1_SMP0_Msk /*!< ADC channel 0 sampling time selection */\r\n#define ADC_SMPR1_SMP0_0 (0x1UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR1_SMP0_1 (0x2UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR1_SMP0_2 (0x4UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR1_SMP1_Pos (3U)\r\n#define ADC_SMPR1_SMP1_Msk (0x7UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR1_SMP1 ADC_SMPR1_SMP1_Msk /*!< ADC channel 1 sampling time selection */\r\n#define ADC_SMPR1_SMP1_0 (0x1UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR1_SMP1_1 (0x2UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR1_SMP1_2 (0x4UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR1_SMP2_Pos (6U)\r\n#define ADC_SMPR1_SMP2_Msk (0x7UL << ADC_SMPR1_SMP2_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR1_SMP2 ADC_SMPR1_SMP2_Msk /*!< ADC channel 2 sampling time selection */\r\n#define ADC_SMPR1_SMP2_0 (0x1UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR1_SMP2_1 (0x2UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR1_SMP2_2 (0x4UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR1_SMP3_Pos (9U)\r\n#define ADC_SMPR1_SMP3_Msk (0x7UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR1_SMP3 ADC_SMPR1_SMP3_Msk /*!< ADC channel 3 sampling time selection */\r\n#define ADC_SMPR1_SMP3_0 (0x1UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR1_SMP3_1 (0x2UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR1_SMP3_2 (0x4UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR1_SMP4_Pos (12U)\r\n#define ADC_SMPR1_SMP4_Msk (0x7UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR1_SMP4 ADC_SMPR1_SMP4_Msk /*!< ADC channel 4 sampling time selection */\r\n#define ADC_SMPR1_SMP4_0 (0x1UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR1_SMP4_1 (0x2UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR1_SMP4_2 (0x4UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR1_SMP5_Pos (15U)\r\n#define ADC_SMPR1_SMP5_Msk (0x7UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR1_SMP5 ADC_SMPR1_SMP5_Msk /*!< ADC channel 5 sampling time selection */\r\n#define ADC_SMPR1_SMP5_0 (0x1UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR1_SMP5_1 (0x2UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR1_SMP5_2 (0x4UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR1_SMP6_Pos (18U)\r\n#define ADC_SMPR1_SMP6_Msk (0x7UL << ADC_SMPR1_SMP6_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR1_SMP6 ADC_SMPR1_SMP6_Msk /*!< ADC channel 6 sampling time selection */\r\n#define ADC_SMPR1_SMP6_0 (0x1UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR1_SMP6_1 (0x2UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR1_SMP6_2 (0x4UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR1_SMP7_Pos (21U)\r\n#define ADC_SMPR1_SMP7_Msk (0x7UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR1_SMP7 ADC_SMPR1_SMP7_Msk /*!< ADC channel 7 sampling time selection */\r\n#define ADC_SMPR1_SMP7_0 (0x1UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR1_SMP7_1 (0x2UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR1_SMP7_2 (0x4UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR1_SMP8_Pos (24U)\r\n#define ADC_SMPR1_SMP8_Msk (0x7UL << ADC_SMPR1_SMP8_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR1_SMP8 ADC_SMPR1_SMP8_Msk /*!< ADC channel 8 sampling time selection */\r\n#define ADC_SMPR1_SMP8_0 (0x1UL << ADC_SMPR1_SMP8_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR1_SMP8_1 (0x2UL << ADC_SMPR1_SMP8_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR1_SMP8_2 (0x4UL << ADC_SMPR1_SMP8_Pos) /*!< 0x04000000 */\r\n\r\n#define ADC_SMPR1_SMP9_Pos (27U)\r\n#define ADC_SMPR1_SMP9_Msk (0x7UL << ADC_SMPR1_SMP9_Pos) /*!< 0x38000000 */\r\n#define ADC_SMPR1_SMP9 ADC_SMPR1_SMP9_Msk /*!< ADC channel 9 sampling time selection */\r\n#define ADC_SMPR1_SMP9_0 (0x1UL << ADC_SMPR1_SMP9_Pos) /*!< 0x08000000 */\r\n#define ADC_SMPR1_SMP9_1 (0x2UL << ADC_SMPR1_SMP9_Pos) /*!< 0x10000000 */\r\n#define ADC_SMPR1_SMP9_2 (0x4UL << ADC_SMPR1_SMP9_Pos) /*!< 0x20000000 */\r\n\r\n#define ADC_SMPR1_SMPPLUS_Pos (31U)\r\n#define ADC_SMPR1_SMPPLUS_Msk (0x1UL << ADC_SMPR1_SMPPLUS_Pos) /*!< 0x80000000 */\r\n#define ADC_SMPR1_SMPPLUS ADC_SMPR1_SMPPLUS_Msk /*!< ADC channels sampling time additional setting */\r\n\r\n/******************** Bit definition for ADC_SMPR2 register *****************/\r\n#define ADC_SMPR2_SMP10_Pos (0U)\r\n#define ADC_SMPR2_SMP10_Msk (0x7UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR2_SMP10 ADC_SMPR2_SMP10_Msk /*!< ADC channel 10 sampling time selection */\r\n#define ADC_SMPR2_SMP10_0 (0x1UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR2_SMP10_1 (0x2UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR2_SMP10_2 (0x4UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR2_SMP11_Pos (3U)\r\n#define ADC_SMPR2_SMP11_Msk (0x7UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR2_SMP11 ADC_SMPR2_SMP11_Msk /*!< ADC channel 11 sampling time selection */\r\n#define ADC_SMPR2_SMP11_0 (0x1UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR2_SMP11_1 (0x2UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR2_SMP11_2 (0x4UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR2_SMP12_Pos (6U)\r\n#define ADC_SMPR2_SMP12_Msk (0x7UL << ADC_SMPR2_SMP12_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR2_SMP12 ADC_SMPR2_SMP12_Msk /*!< ADC channel 12 sampling time selection */\r\n#define ADC_SMPR2_SMP12_0 (0x1UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR2_SMP12_1 (0x2UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR2_SMP12_2 (0x4UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR2_SMP13_Pos (9U)\r\n#define ADC_SMPR2_SMP13_Msk (0x7UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR2_SMP13 ADC_SMPR2_SMP13_Msk /*!< ADC channel 13 sampling time selection */\r\n#define ADC_SMPR2_SMP13_0 (0x1UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR2_SMP13_1 (0x2UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR2_SMP13_2 (0x4UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR2_SMP14_Pos (12U)\r\n#define ADC_SMPR2_SMP14_Msk (0x7UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR2_SMP14 ADC_SMPR2_SMP14_Msk /*!< ADC channel 14 sampling time selection */\r\n#define ADC_SMPR2_SMP14_0 (0x1UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR2_SMP14_1 (0x2UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR2_SMP14_2 (0x4UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR2_SMP15_Pos (15U)\r\n#define ADC_SMPR2_SMP15_Msk (0x7UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR2_SMP15 ADC_SMPR2_SMP15_Msk /*!< ADC channel 15 sampling time selection */\r\n#define ADC_SMPR2_SMP15_0 (0x1UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR2_SMP15_1 (0x2UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR2_SMP15_2 (0x4UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR2_SMP16_Pos (18U)\r\n#define ADC_SMPR2_SMP16_Msk (0x7UL << ADC_SMPR2_SMP16_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR2_SMP16 ADC_SMPR2_SMP16_Msk /*!< ADC channel 16 sampling time selection */\r\n#define ADC_SMPR2_SMP16_0 (0x1UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR2_SMP16_1 (0x2UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR2_SMP16_2 (0x4UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR2_SMP17_Pos (21U)\r\n#define ADC_SMPR2_SMP17_Msk (0x7UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR2_SMP17 ADC_SMPR2_SMP17_Msk /*!< ADC channel 17 sampling time selection */\r\n#define ADC_SMPR2_SMP17_0 (0x1UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR2_SMP17_1 (0x2UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR2_SMP17_2 (0x4UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR2_SMP18_Pos (24U)\r\n#define ADC_SMPR2_SMP18_Msk (0x7UL << ADC_SMPR2_SMP18_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR2_SMP18 ADC_SMPR2_SMP18_Msk /*!< ADC channel 18 sampling time selection */\r\n#define ADC_SMPR2_SMP18_0 (0x1UL << ADC_SMPR2_SMP18_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR2_SMP18_1 (0x2UL << ADC_SMPR2_SMP18_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR2_SMP18_2 (0x4UL << ADC_SMPR2_SMP18_Pos) /*!< 0x04000000 */\r\n\r\n/******************** Bit definition for ADC_TR1 register *******************/\r\n#define ADC_TR1_LT1_Pos (0U)\r\n#define ADC_TR1_LT1_Msk (0xFFFUL << ADC_TR1_LT1_Pos) /*!< 0x00000FFF */\r\n#define ADC_TR1_LT1 ADC_TR1_LT1_Msk /*!< ADC analog watchdog 1 threshold low */\r\n\r\n#define ADC_TR1_AWDFILT_Pos (12U)\r\n#define ADC_TR1_AWDFILT_Msk (0x7UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00007000 */\r\n#define ADC_TR1_AWDFILT ADC_TR1_AWDFILT_Msk /*!< ADC analog watchdog filtering parameter */\r\n#define ADC_TR1_AWDFILT_0 (0x1UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00001000 */\r\n#define ADC_TR1_AWDFILT_1 (0x2UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00002000 */\r\n#define ADC_TR1_AWDFILT_2 (0x4UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_TR1_HT1_Pos (16U)\r\n#define ADC_TR1_HT1_Msk (0xFFFUL << ADC_TR1_HT1_Pos) /*!< 0x0FFF0000 */\r\n#define ADC_TR1_HT1 ADC_TR1_HT1_Msk /*!< ADC analog watchdog 1 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR2 register *******************/\r\n#define ADC_TR2_LT2_Pos (0U)\r\n#define ADC_TR2_LT2_Msk (0xFFUL << ADC_TR2_LT2_Pos) /*!< 0x000000FF */\r\n#define ADC_TR2_LT2 ADC_TR2_LT2_Msk /*!< ADC analog watchdog 2 threshold low */\r\n\r\n#define ADC_TR2_HT2_Pos (16U)\r\n#define ADC_TR2_HT2_Msk (0xFFUL << ADC_TR2_HT2_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR2_HT2 ADC_TR2_HT2_Msk /*!< ADC analog watchdog 2 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR3 register *******************/\r\n#define ADC_TR3_LT3_Pos (0U)\r\n#define ADC_TR3_LT3_Msk (0xFFUL << ADC_TR3_LT3_Pos) /*!< 0x000000FF */\r\n#define ADC_TR3_LT3 ADC_TR3_LT3_Msk /*!< ADC analog watchdog 3 threshold low */\r\n\r\n#define ADC_TR3_HT3_Pos (16U)\r\n#define ADC_TR3_HT3_Msk (0xFFUL << ADC_TR3_HT3_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR3_HT3 ADC_TR3_HT3_Msk /*!< ADC analog watchdog 3 threshold high */\r\n\r\n/******************** Bit definition for ADC_SQR1 register ******************/\r\n#define ADC_SQR1_L_Pos (0U)\r\n#define ADC_SQR1_L_Msk (0xFUL << ADC_SQR1_L_Pos) /*!< 0x0000000F */\r\n#define ADC_SQR1_L ADC_SQR1_L_Msk /*!< ADC group regular sequencer scan length */\r\n#define ADC_SQR1_L_0 (0x1UL << ADC_SQR1_L_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR1_L_1 (0x2UL << ADC_SQR1_L_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR1_L_2 (0x4UL << ADC_SQR1_L_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR1_L_3 (0x8UL << ADC_SQR1_L_Pos) /*!< 0x00000008 */\r\n\r\n#define ADC_SQR1_SQ1_Pos (6U)\r\n#define ADC_SQR1_SQ1_Msk (0x1FUL << ADC_SQR1_SQ1_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR1_SQ1 ADC_SQR1_SQ1_Msk /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_SQR1_SQ1_0 (0x01UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR1_SQ1_1 (0x02UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR1_SQ1_2 (0x04UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR1_SQ1_3 (0x08UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR1_SQ1_4 (0x10UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR1_SQ2_Pos (12U)\r\n#define ADC_SQR1_SQ2_Msk (0x1FUL << ADC_SQR1_SQ2_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR1_SQ2 ADC_SQR1_SQ2_Msk /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_SQR1_SQ2_0 (0x01UL << ADC_SQR1_SQ2_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR1_SQ2_1 (0x02UL << ADC_SQR1_SQ2_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR1_SQ2_2 (0x04UL << ADC_SQR1_SQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR1_SQ2_3 (0x08UL << ADC_SQR1_SQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR1_SQ2_4 (0x10UL << ADC_SQR1_SQ2_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR1_SQ3_Pos (18U)\r\n#define ADC_SQR1_SQ3_Msk (0x1FUL << ADC_SQR1_SQ3_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR1_SQ3 ADC_SQR1_SQ3_Msk /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_SQR1_SQ3_0 (0x01UL << ADC_SQR1_SQ3_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR1_SQ3_1 (0x02UL << ADC_SQR1_SQ3_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR1_SQ3_2 (0x04UL << ADC_SQR1_SQ3_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR1_SQ3_3 (0x08UL << ADC_SQR1_SQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR1_SQ3_4 (0x10UL<< ADC_SQR1_SQ3_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR1_SQ4_Pos (24U)\r\n#define ADC_SQR1_SQ4_Msk (0x1FUL << ADC_SQR1_SQ4_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR1_SQ4 ADC_SQR1_SQ4_Msk /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_SQR1_SQ4_0 (0x01UL << ADC_SQR1_SQ4_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR1_SQ4_1 (0x02UL << ADC_SQR1_SQ4_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR1_SQ4_2 (0x04UL << ADC_SQR1_SQ4_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR1_SQ4_3 (0x08UL << ADC_SQR1_SQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR1_SQ4_4 (0x10UL << ADC_SQR1_SQ4_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR2 register ******************/\r\n#define ADC_SQR2_SQ5_Pos (0U)\r\n#define ADC_SQR2_SQ5_Msk (0x1FUL << ADC_SQR2_SQ5_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR2_SQ5 ADC_SQR2_SQ5_Msk /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_SQR2_SQ5_0 (0x01UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR2_SQ5_1 (0x02UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR2_SQ5_2 (0x04UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR2_SQ5_3 (0x08UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR2_SQ5_4 (0x10UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR2_SQ6_Pos (6U)\r\n#define ADC_SQR2_SQ6_Msk (0x1FUL << ADC_SQR2_SQ6_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR2_SQ6 ADC_SQR2_SQ6_Msk /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_SQR2_SQ6_0 (0x01UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR2_SQ6_1 (0x02UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR2_SQ6_2 (0x04UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR2_SQ6_3 (0x08UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR2_SQ6_4 (0x10UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR2_SQ7_Pos (12U)\r\n#define ADC_SQR2_SQ7_Msk (0x1FUL << ADC_SQR2_SQ7_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR2_SQ7 ADC_SQR2_SQ7_Msk /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_SQR2_SQ7_0 (0x01UL << ADC_SQR2_SQ7_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR2_SQ7_1 (0x02UL << ADC_SQR2_SQ7_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR2_SQ7_2 (0x04UL << ADC_SQR2_SQ7_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR2_SQ7_3 (0x08UL << ADC_SQR2_SQ7_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR2_SQ7_4 (0x10UL << ADC_SQR2_SQ7_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR2_SQ8_Pos (18U)\r\n#define ADC_SQR2_SQ8_Msk (0x1FUL << ADC_SQR2_SQ8_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR2_SQ8 ADC_SQR2_SQ8_Msk /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_SQR2_SQ8_0 (0x01UL << ADC_SQR2_SQ8_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR2_SQ8_1 (0x02UL << ADC_SQR2_SQ8_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR2_SQ8_2 (0x04UL << ADC_SQR2_SQ8_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR2_SQ8_3 (0x08UL << ADC_SQR2_SQ8_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR2_SQ8_4 (0x10UL << ADC_SQR2_SQ8_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR2_SQ9_Pos (24U)\r\n#define ADC_SQR2_SQ9_Msk (0x1FUL << ADC_SQR2_SQ9_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR2_SQ9 ADC_SQR2_SQ9_Msk /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_SQR2_SQ9_0 (0x01UL << ADC_SQR2_SQ9_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR2_SQ9_1 (0x02UL << ADC_SQR2_SQ9_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR2_SQ9_2 (0x04UL << ADC_SQR2_SQ9_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR2_SQ9_3 (0x08UL << ADC_SQR2_SQ9_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR2_SQ9_4 (0x10UL << ADC_SQR2_SQ9_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR3 register ******************/\r\n#define ADC_SQR3_SQ10_Pos (0U)\r\n#define ADC_SQR3_SQ10_Msk (0x1FUL << ADC_SQR3_SQ10_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR3_SQ10 ADC_SQR3_SQ10_Msk /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_SQR3_SQ10_0 (0x01UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR3_SQ10_1 (0x02UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR3_SQ10_2 (0x04UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR3_SQ10_3 (0x08UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR3_SQ10_4 (0x10UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR3_SQ11_Pos (6U)\r\n#define ADC_SQR3_SQ11_Msk (0x1FUL << ADC_SQR3_SQ11_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR3_SQ11 ADC_SQR3_SQ11_Msk /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_SQR3_SQ11_0 (0x01UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR3_SQ11_1 (0x02UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR3_SQ11_2 (0x04UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR3_SQ11_3 (0x08UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR3_SQ11_4 (0x10UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR3_SQ12_Pos (12U)\r\n#define ADC_SQR3_SQ12_Msk (0x1FUL << ADC_SQR3_SQ12_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR3_SQ12 ADC_SQR3_SQ12_Msk /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_SQR3_SQ12_0 (0x01UL << ADC_SQR3_SQ12_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR3_SQ12_1 (0x02UL << ADC_SQR3_SQ12_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR3_SQ12_2 (0x04UL << ADC_SQR3_SQ12_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR3_SQ12_3 (0x08UL << ADC_SQR3_SQ12_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR3_SQ12_4 (0x10UL << ADC_SQR3_SQ12_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR3_SQ13_Pos (18U)\r\n#define ADC_SQR3_SQ13_Msk (0x1FUL << ADC_SQR3_SQ13_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR3_SQ13 ADC_SQR3_SQ13_Msk /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_SQR3_SQ13_0 (0x01UL << ADC_SQR3_SQ13_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR3_SQ13_1 (0x02UL << ADC_SQR3_SQ13_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR3_SQ13_2 (0x04UL << ADC_SQR3_SQ13_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR3_SQ13_3 (0x08UL << ADC_SQR3_SQ13_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR3_SQ13_4 (0x10UL << ADC_SQR3_SQ13_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR3_SQ14_Pos (24U)\r\n#define ADC_SQR3_SQ14_Msk (0x1FUL << ADC_SQR3_SQ14_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR3_SQ14 ADC_SQR3_SQ14_Msk /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_SQR3_SQ14_0 (0x01UL << ADC_SQR3_SQ14_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR3_SQ14_1 (0x02UL << ADC_SQR3_SQ14_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR3_SQ14_2 (0x04UL << ADC_SQR3_SQ14_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR3_SQ14_3 (0x08UL << ADC_SQR3_SQ14_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR3_SQ14_4 (0x10UL << ADC_SQR3_SQ14_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR4 register ******************/\r\n#define ADC_SQR4_SQ15_Pos (0U)\r\n#define ADC_SQR4_SQ15_Msk (0x1FUL << ADC_SQR4_SQ15_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR4_SQ15 ADC_SQR4_SQ15_Msk /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_SQR4_SQ15_0 (0x01UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR4_SQ15_1 (0x02UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR4_SQ15_2 (0x04UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR4_SQ15_3 (0x08UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR4_SQ15_4 (0x10UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR4_SQ16_Pos (6U)\r\n#define ADC_SQR4_SQ16_Msk (0x1FUL << ADC_SQR4_SQ16_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR4_SQ16 ADC_SQR4_SQ16_Msk /*!< ADC group regular sequencer rank 16 */\r\n#define ADC_SQR4_SQ16_0 (0x01UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR4_SQ16_1 (0x02UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR4_SQ16_2 (0x04UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR4_SQ16_3 (0x08UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR4_SQ16_4 (0x10UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000400 */\r\n\r\n/******************** Bit definition for ADC_DR register ********************/\r\n#define ADC_DR_RDATA_Pos (0U)\r\n#define ADC_DR_RDATA_Msk (0xFFFFUL << ADC_DR_RDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_DR_RDATA ADC_DR_RDATA_Msk /*!< ADC group regular conversion data */\r\n\r\n/******************** Bit definition for ADC_JSQR register ******************/\r\n#define ADC_JSQR_JL_Pos (0U)\r\n#define ADC_JSQR_JL_Msk (0x3UL << ADC_JSQR_JL_Pos) /*!< 0x00000003 */\r\n#define ADC_JSQR_JL ADC_JSQR_JL_Msk /*!< ADC group injected sequencer scan length */\r\n#define ADC_JSQR_JL_0 (0x1UL << ADC_JSQR_JL_Pos) /*!< 0x00000001 */\r\n#define ADC_JSQR_JL_1 (0x2UL << ADC_JSQR_JL_Pos) /*!< 0x00000002 */\r\n\r\n#define ADC_JSQR_JEXTSEL_Pos (2U)\r\n#define ADC_JSQR_JEXTSEL_Msk (0x1FUL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x0000007C */\r\n#define ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_Msk /*!< ADC group injected external trigger source */\r\n#define ADC_JSQR_JEXTSEL_0 (0x1UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_JSQR_JEXTSEL_1 (0x2UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_JSQR_JEXTSEL_2 (0x4UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_JSQR_JEXTSEL_3 (0x8UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_JSQR_JEXTSEL_4 (0x10UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000040 */\r\n\r\n#define ADC_JSQR_JEXTEN_Pos (7U)\r\n#define ADC_JSQR_JEXTEN_Msk (0x3UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000180 */\r\n#define ADC_JSQR_JEXTEN ADC_JSQR_JEXTEN_Msk /*!< ADC group injected external trigger polarity */\r\n#define ADC_JSQR_JEXTEN_0 (0x1UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000080 */\r\n#define ADC_JSQR_JEXTEN_1 (0x2UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_JSQR_JSQ1_Pos (9U)\r\n#define ADC_JSQR_JSQ1_Msk (0x1FUL << ADC_JSQR_JSQ1_Pos) /*!< 0x00003E00 */\r\n#define ADC_JSQR_JSQ1 ADC_JSQR_JSQ1_Msk /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_JSQR_JSQ1_0 (0x01UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_JSQR_JSQ1_1 (0x02UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000400 */\r\n#define ADC_JSQR_JSQ1_2 (0x04UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000800 */\r\n#define ADC_JSQR_JSQ1_3 (0x08UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00001000 */\r\n#define ADC_JSQR_JSQ1_4 (0x10UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00002000 */\r\n\r\n#define ADC_JSQR_JSQ2_Pos (15U)\r\n#define ADC_JSQR_JSQ2_Msk (0x1FUL << ADC_JSQR_JSQ2_Pos) /*!< 0x0007C000 */\r\n#define ADC_JSQR_JSQ2 ADC_JSQR_JSQ2_Msk /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_JSQR_JSQ2_0 (0x01UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_JSQR_JSQ2_1 (0x02UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_JSQR_JSQ2_2 (0x04UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00010000 */\r\n#define ADC_JSQR_JSQ2_3 (0x08UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00020000 */\r\n#define ADC_JSQR_JSQ2_4 (0x10UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00040000 */\r\n\r\n#define ADC_JSQR_JSQ3_Pos (21U)\r\n#define ADC_JSQR_JSQ3_Msk (0x1FUL << ADC_JSQR_JSQ3_Pos) /*!< 0x03E00000 */\r\n#define ADC_JSQR_JSQ3 ADC_JSQR_JSQ3_Msk /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_JSQR_JSQ3_0 (0x01UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_JSQR_JSQ3_1 (0x02UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00400000 */\r\n#define ADC_JSQR_JSQ3_2 (0x04UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00800000 */\r\n#define ADC_JSQR_JSQ3_3 (0x08UL << ADC_JSQR_JSQ3_Pos) /*!< 0x01000000 */\r\n#define ADC_JSQR_JSQ3_4 (0x10UL << ADC_JSQR_JSQ3_Pos) /*!< 0x02000000 */\r\n\r\n#define ADC_JSQR_JSQ4_Pos (27U)\r\n#define ADC_JSQR_JSQ4_Msk (0x1FUL << ADC_JSQR_JSQ4_Pos) /*!< 0xF8000000 */\r\n#define ADC_JSQR_JSQ4 ADC_JSQR_JSQ4_Msk /*!< ADC group injected sequencer rank 4 */\r\n#define ADC_JSQR_JSQ4_0 (0x01UL << ADC_JSQR_JSQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_JSQR_JSQ4_1 (0x02UL << ADC_JSQR_JSQ4_Pos) /*!< 0x10000000 */\r\n#define ADC_JSQR_JSQ4_2 (0x04UL << ADC_JSQR_JSQ4_Pos) /*!< 0x20000000 */\r\n#define ADC_JSQR_JSQ4_3 (0x08UL << ADC_JSQR_JSQ4_Pos) /*!< 0x40000000 */\r\n#define ADC_JSQR_JSQ4_4 (0x10UL << ADC_JSQR_JSQ4_Pos) /*!< 0x80000000 */\r\n\r\n/******************** Bit definition for ADC_OFR1 register ******************/\r\n#define ADC_OFR1_OFFSET1_Pos (0U)\r\n#define ADC_OFR1_OFFSET1_Msk (0xFFFUL << ADC_OFR1_OFFSET1_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR1_OFFSET1 ADC_OFR1_OFFSET1_Msk /*!< ADC offset number 1 offset level */\r\n\r\n#define ADC_OFR1_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR1_OFFSETPOS_Msk (0x1UL << ADC_OFR1_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR1_OFFSETPOS ADC_OFR1_OFFSETPOS_Msk /*!< ADC offset number 1 positive */\r\n#define ADC_OFR1_SATEN_Pos (25U)\r\n#define ADC_OFR1_SATEN_Msk (0x1UL << ADC_OFR1_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR1_SATEN ADC_OFR1_SATEN_Msk /*!< ADC offset number 1 saturation enable */\r\n\r\n#define ADC_OFR1_OFFSET1_CH_Pos (26U)\r\n#define ADC_OFR1_OFFSET1_CH_Msk (0x1FUL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR1_OFFSET1_CH ADC_OFR1_OFFSET1_CH_Msk /*!< ADC offset number 1 channel selection */\r\n#define ADC_OFR1_OFFSET1_CH_0 (0x01UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR1_OFFSET1_CH_1 (0x02UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR1_OFFSET1_CH_2 (0x04UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR1_OFFSET1_CH_3 (0x08UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR1_OFFSET1_CH_4 (0x10UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR1_OFFSET1_EN_Pos (31U)\r\n#define ADC_OFR1_OFFSET1_EN_Msk (0x1UL << ADC_OFR1_OFFSET1_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR1_OFFSET1_EN ADC_OFR1_OFFSET1_EN_Msk /*!< ADC offset number 1 enable */\r\n\r\n/******************** Bit definition for ADC_OFR2 register ******************/\r\n#define ADC_OFR2_OFFSET2_Pos (0U)\r\n#define ADC_OFR2_OFFSET2_Msk (0xFFFUL << ADC_OFR2_OFFSET2_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR2_OFFSET2 ADC_OFR2_OFFSET2_Msk /*!< ADC offset number 2 offset level */\r\n\r\n#define ADC_OFR2_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR2_OFFSETPOS_Msk (0x1UL << ADC_OFR2_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR2_OFFSETPOS ADC_OFR2_OFFSETPOS_Msk /*!< ADC offset number 2 positive */\r\n#define ADC_OFR2_SATEN_Pos (25U)\r\n#define ADC_OFR2_SATEN_Msk (0x1UL << ADC_OFR2_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR2_SATEN ADC_OFR2_SATEN_Msk /*!< ADC offset number 2 saturation enable */\r\n\r\n#define ADC_OFR2_OFFSET2_CH_Pos (26U)\r\n#define ADC_OFR2_OFFSET2_CH_Msk (0x1FUL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR2_OFFSET2_CH ADC_OFR2_OFFSET2_CH_Msk /*!< ADC offset number 2 channel selection */\r\n#define ADC_OFR2_OFFSET2_CH_0 (0x01UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR2_OFFSET2_CH_1 (0x02UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR2_OFFSET2_CH_2 (0x04UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR2_OFFSET2_CH_3 (0x08UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR2_OFFSET2_CH_4 (0x10UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR2_OFFSET2_EN_Pos (31U)\r\n#define ADC_OFR2_OFFSET2_EN_Msk (0x1UL << ADC_OFR2_OFFSET2_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR2_OFFSET2_EN ADC_OFR2_OFFSET2_EN_Msk /*!< ADC offset number 2 enable */\r\n\r\n/******************** Bit definition for ADC_OFR3 register ******************/\r\n#define ADC_OFR3_OFFSET3_Pos (0U)\r\n#define ADC_OFR3_OFFSET3_Msk (0xFFFUL << ADC_OFR3_OFFSET3_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR3_OFFSET3 ADC_OFR3_OFFSET3_Msk /*!< ADC offset number 3 offset level */\r\n\r\n#define ADC_OFR3_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR3_OFFSETPOS_Msk (0x1UL << ADC_OFR3_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR3_OFFSETPOS ADC_OFR3_OFFSETPOS_Msk /*!< ADC offset number 3 positive */\r\n#define ADC_OFR3_SATEN_Pos (25U)\r\n#define ADC_OFR3_SATEN_Msk (0x1UL << ADC_OFR3_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR3_SATEN ADC_OFR3_SATEN_Msk /*!< ADC offset number 3 saturation enable */\r\n\r\n#define ADC_OFR3_OFFSET3_CH_Pos (26U)\r\n#define ADC_OFR3_OFFSET3_CH_Msk (0x1FUL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR3_OFFSET3_CH ADC_OFR3_OFFSET3_CH_Msk /*!< ADC offset number 3 channel selection */\r\n#define ADC_OFR3_OFFSET3_CH_0 (0x01UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR3_OFFSET3_CH_1 (0x02UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR3_OFFSET3_CH_2 (0x04UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR3_OFFSET3_CH_3 (0x08UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR3_OFFSET3_CH_4 (0x10UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR3_OFFSET3_EN_Pos (31U)\r\n#define ADC_OFR3_OFFSET3_EN_Msk (0x1UL << ADC_OFR3_OFFSET3_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR3_OFFSET3_EN ADC_OFR3_OFFSET3_EN_Msk /*!< ADC offset number 3 enable */\r\n\r\n/******************** Bit definition for ADC_OFR4 register ******************/\r\n#define ADC_OFR4_OFFSET4_Pos (0U)\r\n#define ADC_OFR4_OFFSET4_Msk (0xFFFUL << ADC_OFR4_OFFSET4_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR4_OFFSET4 ADC_OFR4_OFFSET4_Msk /*!< ADC offset number 4 offset level */\r\n\r\n#define ADC_OFR4_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR4_OFFSETPOS_Msk (0x1UL << ADC_OFR4_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR4_OFFSETPOS ADC_OFR4_OFFSETPOS_Msk /*!< ADC offset number 4 positive */\r\n#define ADC_OFR4_SATEN_Pos (25U)\r\n#define ADC_OFR4_SATEN_Msk (0x1UL << ADC_OFR4_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR4_SATEN ADC_OFR4_SATEN_Msk /*!< ADC offset number 4 saturation enable */\r\n\r\n#define ADC_OFR4_OFFSET4_CH_Pos (26U)\r\n#define ADC_OFR4_OFFSET4_CH_Msk (0x1FUL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR4_OFFSET4_CH ADC_OFR4_OFFSET4_CH_Msk /*!< ADC offset number 4 channel selection */\r\n#define ADC_OFR4_OFFSET4_CH_0 (0x01UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR4_OFFSET4_CH_1 (0x02UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR4_OFFSET4_CH_2 (0x04UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR4_OFFSET4_CH_3 (0x08UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR4_OFFSET4_CH_4 (0x10UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR4_OFFSET4_EN_Pos (31U)\r\n#define ADC_OFR4_OFFSET4_EN_Msk (0x1UL << ADC_OFR4_OFFSET4_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR4_OFFSET4_EN ADC_OFR4_OFFSET4_EN_Msk /*!< ADC offset number 4 enable */\r\n\r\n/******************** Bit definition for ADC_JDR1 register ******************/\r\n#define ADC_JDR1_JDATA_Pos (0U)\r\n#define ADC_JDR1_JDATA_Msk (0xFFFFUL << ADC_JDR1_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR1_JDATA ADC_JDR1_JDATA_Msk /*!< ADC group injected sequencer rank 1 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR2 register ******************/\r\n#define ADC_JDR2_JDATA_Pos (0U)\r\n#define ADC_JDR2_JDATA_Msk (0xFFFFUL << ADC_JDR2_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR2_JDATA ADC_JDR2_JDATA_Msk /*!< ADC group injected sequencer rank 2 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR3 register ******************/\r\n#define ADC_JDR3_JDATA_Pos (0U)\r\n#define ADC_JDR3_JDATA_Msk (0xFFFFUL << ADC_JDR3_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR3_JDATA ADC_JDR3_JDATA_Msk /*!< ADC group injected sequencer rank 3 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR4 register ******************/\r\n#define ADC_JDR4_JDATA_Pos (0U)\r\n#define ADC_JDR4_JDATA_Msk (0xFFFFUL << ADC_JDR4_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR4_JDATA ADC_JDR4_JDATA_Msk /*!< ADC group injected sequencer rank 4 conversion data */\r\n\r\n/******************** Bit definition for ADC_AWD2CR register ****************/\r\n#define ADC_AWD2CR_AWD2CH_Pos (0U)\r\n#define ADC_AWD2CR_AWD2CH_Msk (0x7FFFFUL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD2CR_AWD2CH ADC_AWD2CR_AWD2CH_Msk /*!< ADC analog watchdog 2 monitored channel selection */\r\n#define ADC_AWD2CR_AWD2CH_0 (0x00001UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD2CR_AWD2CH_1 (0x00002UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD2CR_AWD2CH_2 (0x00004UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD2CR_AWD2CH_3 (0x00008UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD2CR_AWD2CH_4 (0x00010UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD2CR_AWD2CH_5 (0x00020UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD2CR_AWD2CH_6 (0x00040UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD2CR_AWD2CH_7 (0x00080UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD2CR_AWD2CH_8 (0x00100UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD2CR_AWD2CH_9 (0x00200UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD2CR_AWD2CH_10 (0x00400UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD2CR_AWD2CH_11 (0x00800UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD2CR_AWD2CH_12 (0x01000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD2CR_AWD2CH_13 (0x02000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD2CR_AWD2CH_14 (0x04000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD2CR_AWD2CH_15 (0x08000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD2CR_AWD2CH_16 (0x10000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD2CR_AWD2CH_17 (0x20000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD2CR_AWD2CH_18 (0x40000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_AWD3CR register ****************/\r\n#define ADC_AWD3CR_AWD3CH_Pos (0U)\r\n#define ADC_AWD3CR_AWD3CH_Msk (0x7FFFFUL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD3CR_AWD3CH ADC_AWD3CR_AWD3CH_Msk /*!< ADC analog watchdog 3 monitored channel selection */\r\n#define ADC_AWD3CR_AWD3CH_0 (0x00001UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD3CR_AWD3CH_1 (0x00002UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD3CR_AWD3CH_2 (0x00004UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD3CR_AWD3CH_3 (0x00008UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD3CR_AWD3CH_4 (0x00010UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD3CR_AWD3CH_5 (0x00020UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD3CR_AWD3CH_6 (0x00040UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD3CR_AWD3CH_7 (0x00080UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD3CR_AWD3CH_8 (0x00100UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD3CR_AWD3CH_9 (0x00200UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD3CR_AWD3CH_10 (0x00400UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD3CR_AWD3CH_11 (0x00800UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD3CR_AWD3CH_12 (0x01000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD3CR_AWD3CH_13 (0x02000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD3CR_AWD3CH_14 (0x04000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD3CR_AWD3CH_15 (0x08000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD3CR_AWD3CH_16 (0x10000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD3CR_AWD3CH_17 (0x20000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD3CR_AWD3CH_18 (0x40000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_DIFSEL register ****************/\r\n#define ADC_DIFSEL_DIFSEL_Pos (0U)\r\n#define ADC_DIFSEL_DIFSEL_Msk (0x7FFFFUL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x0007FFFF */\r\n#define ADC_DIFSEL_DIFSEL ADC_DIFSEL_DIFSEL_Msk /*!< ADC channel differential or single-ended mode */\r\n#define ADC_DIFSEL_DIFSEL_0 (0x00001UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000001 */\r\n#define ADC_DIFSEL_DIFSEL_1 (0x00002UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000002 */\r\n#define ADC_DIFSEL_DIFSEL_2 (0x00004UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_DIFSEL_DIFSEL_3 (0x00008UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_DIFSEL_DIFSEL_4 (0x00010UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_DIFSEL_DIFSEL_5 (0x00020UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_DIFSEL_DIFSEL_6 (0x00040UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_DIFSEL_DIFSEL_7 (0x00080UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_DIFSEL_DIFSEL_8 (0x00100UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_DIFSEL_DIFSEL_9 (0x00200UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000200 */\r\n#define ADC_DIFSEL_DIFSEL_10 (0x00400UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000400 */\r\n#define ADC_DIFSEL_DIFSEL_11 (0x00800UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000800 */\r\n#define ADC_DIFSEL_DIFSEL_12 (0x01000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00001000 */\r\n#define ADC_DIFSEL_DIFSEL_13 (0x02000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00002000 */\r\n#define ADC_DIFSEL_DIFSEL_14 (0x04000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00004000 */\r\n#define ADC_DIFSEL_DIFSEL_15 (0x08000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00008000 */\r\n#define ADC_DIFSEL_DIFSEL_16 (0x10000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00010000 */\r\n#define ADC_DIFSEL_DIFSEL_17 (0x20000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00020000 */\r\n#define ADC_DIFSEL_DIFSEL_18 (0x40000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_CALFACT register ***************/\r\n#define ADC_CALFACT_CALFACT_S_Pos (0U)\r\n#define ADC_CALFACT_CALFACT_S_Msk (0x7FUL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x0000007F */\r\n#define ADC_CALFACT_CALFACT_S ADC_CALFACT_CALFACT_S_Msk /*!< ADC calibration factor in single-ended mode */\r\n#define ADC_CALFACT_CALFACT_S_0 (0x01UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000001 */\r\n#define ADC_CALFACT_CALFACT_S_1 (0x02UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000002 */\r\n#define ADC_CALFACT_CALFACT_S_2 (0x04UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000004 */\r\n#define ADC_CALFACT_CALFACT_S_3 (0x08UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000008 */\r\n#define ADC_CALFACT_CALFACT_S_4 (0x10UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000010 */\r\n#define ADC_CALFACT_CALFACT_S_5 (0x20UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000020 */\r\n#define ADC_CALFACT_CALFACT_S_6 (0x40UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000030 */\r\n\r\n#define ADC_CALFACT_CALFACT_D_Pos (16U)\r\n#define ADC_CALFACT_CALFACT_D_Msk (0x7FUL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x007F0000 */\r\n#define ADC_CALFACT_CALFACT_D ADC_CALFACT_CALFACT_D_Msk /*!< ADC calibration factor in differential mode */\r\n#define ADC_CALFACT_CALFACT_D_0 (0x01UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00010000 */\r\n#define ADC_CALFACT_CALFACT_D_1 (0x02UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00020000 */\r\n#define ADC_CALFACT_CALFACT_D_2 (0x04UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00040000 */\r\n#define ADC_CALFACT_CALFACT_D_3 (0x08UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00080000 */\r\n#define ADC_CALFACT_CALFACT_D_4 (0x10UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00100000 */\r\n#define ADC_CALFACT_CALFACT_D_5 (0x20UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00200000 */\r\n#define ADC_CALFACT_CALFACT_D_6 (0x40UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00300000 */\r\n\r\n/******************** Bit definition for ADC_GCOMP register *****************/\r\n#define ADC_GCOMP_GCOMPCOEFF_Pos (0U)\r\n#define ADC_GCOMP_GCOMPCOEFF_Msk (0x3FFFUL << ADC_GCOMP_GCOMPCOEFF_Pos) /*!< 0x00003FFF */\r\n#define ADC_GCOMP_GCOMPCOEFF ADC_GCOMP_GCOMPCOEFF_Msk /*!< ADC Gain Compensation Coefficient */\r\n\r\n/************************* ADC Common registers *****************************/\r\n/******************** Bit definition for ADC_CSR register *******************/\r\n#define ADC_CSR_ADRDY_MST_Pos (0U)\r\n#define ADC_CSR_ADRDY_MST_Msk (0x1UL << ADC_CSR_ADRDY_MST_Pos) /*!< 0x00000001 */\r\n#define ADC_CSR_ADRDY_MST ADC_CSR_ADRDY_MST_Msk /*!< ADC multimode master ready flag */\r\n#define ADC_CSR_EOSMP_MST_Pos (1U)\r\n#define ADC_CSR_EOSMP_MST_Msk (0x1UL << ADC_CSR_EOSMP_MST_Pos) /*!< 0x00000002 */\r\n#define ADC_CSR_EOSMP_MST ADC_CSR_EOSMP_MST_Msk /*!< ADC multimode master group regular end of sampling flag */\r\n#define ADC_CSR_EOC_MST_Pos (2U)\r\n#define ADC_CSR_EOC_MST_Msk (0x1UL << ADC_CSR_EOC_MST_Pos) /*!< 0x00000004 */\r\n#define ADC_CSR_EOC_MST ADC_CSR_EOC_MST_Msk /*!< ADC multimode master group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_MST_Pos (3U)\r\n#define ADC_CSR_EOS_MST_Msk (0x1UL << ADC_CSR_EOS_MST_Pos) /*!< 0x00000008 */\r\n#define ADC_CSR_EOS_MST ADC_CSR_EOS_MST_Msk /*!< ADC multimode master group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_MST_Pos (4U)\r\n#define ADC_CSR_OVR_MST_Msk (0x1UL << ADC_CSR_OVR_MST_Pos) /*!< 0x00000010 */\r\n#define ADC_CSR_OVR_MST ADC_CSR_OVR_MST_Msk /*!< ADC multimode master group regular overrun flag */\r\n#define ADC_CSR_JEOC_MST_Pos (5U)\r\n#define ADC_CSR_JEOC_MST_Msk (0x1UL << ADC_CSR_JEOC_MST_Pos) /*!< 0x00000020 */\r\n#define ADC_CSR_JEOC_MST ADC_CSR_JEOC_MST_Msk /*!< ADC multimode master group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_MST_Pos (6U)\r\n#define ADC_CSR_JEOS_MST_Msk (0x1UL << ADC_CSR_JEOS_MST_Pos) /*!< 0x00000040 */\r\n#define ADC_CSR_JEOS_MST ADC_CSR_JEOS_MST_Msk /*!< ADC multimode master group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_MST_Pos (7U)\r\n#define ADC_CSR_AWD1_MST_Msk (0x1UL << ADC_CSR_AWD1_MST_Pos) /*!< 0x00000080 */\r\n#define ADC_CSR_AWD1_MST ADC_CSR_AWD1_MST_Msk /*!< ADC multimode master analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_MST_Pos (8U)\r\n#define ADC_CSR_AWD2_MST_Msk (0x1UL << ADC_CSR_AWD2_MST_Pos) /*!< 0x00000100 */\r\n#define ADC_CSR_AWD2_MST ADC_CSR_AWD2_MST_Msk /*!< ADC multimode master analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_MST_Pos (9U)\r\n#define ADC_CSR_AWD3_MST_Msk (0x1UL << ADC_CSR_AWD3_MST_Pos) /*!< 0x00000200 */\r\n#define ADC_CSR_AWD3_MST ADC_CSR_AWD3_MST_Msk /*!< ADC multimode master analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_MST_Pos (10U)\r\n#define ADC_CSR_JQOVF_MST_Msk (0x1UL << ADC_CSR_JQOVF_MST_Pos) /*!< 0x00000400 */\r\n#define ADC_CSR_JQOVF_MST ADC_CSR_JQOVF_MST_Msk /*!< ADC multimode master group injected contexts queue overflow flag */\r\n\r\n#define ADC_CSR_ADRDY_SLV_Pos (16U)\r\n#define ADC_CSR_ADRDY_SLV_Msk (0x1UL << ADC_CSR_ADRDY_SLV_Pos) /*!< 0x00010000 */\r\n#define ADC_CSR_ADRDY_SLV ADC_CSR_ADRDY_SLV_Msk /*!< ADC multimode slave ready flag */\r\n#define ADC_CSR_EOSMP_SLV_Pos (17U)\r\n#define ADC_CSR_EOSMP_SLV_Msk (0x1UL << ADC_CSR_EOSMP_SLV_Pos) /*!< 0x00020000 */\r\n#define ADC_CSR_EOSMP_SLV ADC_CSR_EOSMP_SLV_Msk /*!< ADC multimode slave group regular end of sampling flag */\r\n#define ADC_CSR_EOC_SLV_Pos (18U)\r\n#define ADC_CSR_EOC_SLV_Msk (0x1UL << ADC_CSR_EOC_SLV_Pos) /*!< 0x00040000 */\r\n#define ADC_CSR_EOC_SLV ADC_CSR_EOC_SLV_Msk /*!< ADC multimode slave group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_SLV_Pos (19U)\r\n#define ADC_CSR_EOS_SLV_Msk (0x1UL << ADC_CSR_EOS_SLV_Pos) /*!< 0x00080000 */\r\n#define ADC_CSR_EOS_SLV ADC_CSR_EOS_SLV_Msk /*!< ADC multimode slave group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_SLV_Pos (20U)\r\n#define ADC_CSR_OVR_SLV_Msk (0x1UL << ADC_CSR_OVR_SLV_Pos) /*!< 0x00100000 */\r\n#define ADC_CSR_OVR_SLV ADC_CSR_OVR_SLV_Msk /*!< ADC multimode slave group regular overrun flag */\r\n#define ADC_CSR_JEOC_SLV_Pos (21U)\r\n#define ADC_CSR_JEOC_SLV_Msk (0x1UL << ADC_CSR_JEOC_SLV_Pos) /*!< 0x00200000 */\r\n#define ADC_CSR_JEOC_SLV ADC_CSR_JEOC_SLV_Msk /*!< ADC multimode slave group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_SLV_Pos (22U)\r\n#define ADC_CSR_JEOS_SLV_Msk (0x1UL << ADC_CSR_JEOS_SLV_Pos) /*!< 0x00400000 */\r\n#define ADC_CSR_JEOS_SLV ADC_CSR_JEOS_SLV_Msk /*!< ADC multimode slave group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_SLV_Pos (23U)\r\n#define ADC_CSR_AWD1_SLV_Msk (0x1UL << ADC_CSR_AWD1_SLV_Pos) /*!< 0x00800000 */\r\n#define ADC_CSR_AWD1_SLV ADC_CSR_AWD1_SLV_Msk /*!< ADC multimode slave analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_SLV_Pos (24U)\r\n#define ADC_CSR_AWD2_SLV_Msk (0x1UL << ADC_CSR_AWD2_SLV_Pos) /*!< 0x01000000 */\r\n#define ADC_CSR_AWD2_SLV ADC_CSR_AWD2_SLV_Msk /*!< ADC multimode slave analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_SLV_Pos (25U)\r\n#define ADC_CSR_AWD3_SLV_Msk (0x1UL << ADC_CSR_AWD3_SLV_Pos) /*!< 0x02000000 */\r\n#define ADC_CSR_AWD3_SLV ADC_CSR_AWD3_SLV_Msk /*!< ADC multimode slave analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_SLV_Pos (26U)\r\n#define ADC_CSR_JQOVF_SLV_Msk (0x1UL << ADC_CSR_JQOVF_SLV_Pos) /*!< 0x04000000 */\r\n#define ADC_CSR_JQOVF_SLV ADC_CSR_JQOVF_SLV_Msk /*!< ADC multimode slave group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_CCR register *******************/\r\n#define ADC_CCR_DUAL_Pos (0U)\r\n#define ADC_CCR_DUAL_Msk (0x1FUL << ADC_CCR_DUAL_Pos) /*!< 0x0000001F */\r\n#define ADC_CCR_DUAL ADC_CCR_DUAL_Msk /*!< ADC multimode mode selection */\r\n#define ADC_CCR_DUAL_0 (0x01UL << ADC_CCR_DUAL_Pos) /*!< 0x00000001 */\r\n#define ADC_CCR_DUAL_1 (0x02UL << ADC_CCR_DUAL_Pos) /*!< 0x00000002 */\r\n#define ADC_CCR_DUAL_2 (0x04UL << ADC_CCR_DUAL_Pos) /*!< 0x00000004 */\r\n#define ADC_CCR_DUAL_3 (0x08UL << ADC_CCR_DUAL_Pos) /*!< 0x00000008 */\r\n#define ADC_CCR_DUAL_4 (0x10UL << ADC_CCR_DUAL_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CCR_DELAY_Pos (8U)\r\n#define ADC_CCR_DELAY_Msk (0xFUL << ADC_CCR_DELAY_Pos) /*!< 0x00000F00 */\r\n#define ADC_CCR_DELAY ADC_CCR_DELAY_Msk /*!< ADC multimode delay between 2 sampling phases */\r\n#define ADC_CCR_DELAY_0 (0x1UL << ADC_CCR_DELAY_Pos) /*!< 0x00000100 */\r\n#define ADC_CCR_DELAY_1 (0x2UL << ADC_CCR_DELAY_Pos) /*!< 0x00000200 */\r\n#define ADC_CCR_DELAY_2 (0x4UL << ADC_CCR_DELAY_Pos) /*!< 0x00000400 */\r\n#define ADC_CCR_DELAY_3 (0x8UL << ADC_CCR_DELAY_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CCR_DMACFG_Pos (13U)\r\n#define ADC_CCR_DMACFG_Msk (0x1UL << ADC_CCR_DMACFG_Pos) /*!< 0x00002000 */\r\n#define ADC_CCR_DMACFG ADC_CCR_DMACFG_Msk /*!< ADC multimode DMA transfer configuration */\r\n\r\n#define ADC_CCR_MDMA_Pos (14U)\r\n#define ADC_CCR_MDMA_Msk (0x3UL << ADC_CCR_MDMA_Pos) /*!< 0x0000C000 */\r\n#define ADC_CCR_MDMA ADC_CCR_MDMA_Msk /*!< ADC multimode DMA transfer enable */\r\n#define ADC_CCR_MDMA_0 (0x1UL << ADC_CCR_MDMA_Pos) /*!< 0x00004000 */\r\n#define ADC_CCR_MDMA_1 (0x2UL << ADC_CCR_MDMA_Pos) /*!< 0x00008000 */\r\n\r\n#define ADC_CCR_CKMODE_Pos (16U)\r\n#define ADC_CCR_CKMODE_Msk (0x3UL << ADC_CCR_CKMODE_Pos) /*!< 0x00030000 */\r\n#define ADC_CCR_CKMODE ADC_CCR_CKMODE_Msk /*!< ADC common clock source and prescaler (prescaler only for clock source synchronous) */\r\n#define ADC_CCR_CKMODE_0 (0x1UL << ADC_CCR_CKMODE_Pos) /*!< 0x00010000 */\r\n#define ADC_CCR_CKMODE_1 (0x2UL << ADC_CCR_CKMODE_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_CCR_PRESC_Pos (18U)\r\n#define ADC_CCR_PRESC_Msk (0xFUL << ADC_CCR_PRESC_Pos) /*!< 0x003C0000 */\r\n#define ADC_CCR_PRESC ADC_CCR_PRESC_Msk /*!< ADC common clock prescaler, only for clock source asynchronous */\r\n#define ADC_CCR_PRESC_0 (0x1UL << ADC_CCR_PRESC_Pos) /*!< 0x00040000 */\r\n#define ADC_CCR_PRESC_1 (0x2UL << ADC_CCR_PRESC_Pos) /*!< 0x00080000 */\r\n#define ADC_CCR_PRESC_2 (0x4UL << ADC_CCR_PRESC_Pos) /*!< 0x00100000 */\r\n#define ADC_CCR_PRESC_3 (0x8UL << ADC_CCR_PRESC_Pos) /*!< 0x00200000 */\r\n\r\n#define ADC_CCR_VREFEN_Pos (22U)\r\n#define ADC_CCR_VREFEN_Msk (0x1UL << ADC_CCR_VREFEN_Pos) /*!< 0x00400000 */\r\n#define ADC_CCR_VREFEN ADC_CCR_VREFEN_Msk /*!< ADC internal path to VrefInt enable */\r\n#define ADC_CCR_VSENSESEL_Pos (23U)\r\n#define ADC_CCR_VSENSESEL_Msk (0x1UL << ADC_CCR_VSENSESEL_Pos) /*!< 0x00800000 */\r\n#define ADC_CCR_VSENSESEL ADC_CCR_VSENSESEL_Msk /*!< ADC internal path to temperature sensor enable */\r\n#define ADC_CCR_VBATSEL_Pos (24U)\r\n#define ADC_CCR_VBATSEL_Msk (0x1UL << ADC_CCR_VBATSEL_Pos) /*!< 0x01000000 */\r\n#define ADC_CCR_VBATSEL ADC_CCR_VBATSEL_Msk /*!< ADC internal path to battery voltage enable */\r\n\r\n/******************** Bit definition for ADC_CDR register *******************/\r\n#define ADC_CDR_RDATA_MST_Pos (0U)\r\n#define ADC_CDR_RDATA_MST_Msk (0xFFFFUL << ADC_CDR_RDATA_MST_Pos) /*!< 0x0000FFFF */\r\n#define ADC_CDR_RDATA_MST ADC_CDR_RDATA_MST_Msk /*!< ADC multimode master group regular conversion data */\r\n\r\n#define ADC_CDR_RDATA_SLV_Pos (16U)\r\n#define ADC_CDR_RDATA_SLV_Msk (0xFFFFUL << ADC_CDR_RDATA_SLV_Pos) /*!< 0xFFFF0000 */\r\n#define ADC_CDR_RDATA_SLV ADC_CDR_RDATA_SLV_Msk /*!< ADC multimode slave group regular conversion data */\r\n\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog Comparators (COMP) */\r\n/* */\r\n/******************************************************************************/\r\n/********************** Bit definition for COMP_CSR register ****************/\r\n#define COMP_CSR_EN_Pos (0U)\r\n#define COMP_CSR_EN_Msk (0x1UL << COMP_CSR_EN_Pos) /*!< 0x00000001 */\r\n#define COMP_CSR_EN COMP_CSR_EN_Msk /*!< Comparator enable */\r\n\r\n#define COMP_CSR_INMSEL_Pos (4U)\r\n#define COMP_CSR_INMSEL_Msk (0xFUL << COMP_CSR_INMSEL_Pos) /*!< 0x00000070 */\r\n#define COMP_CSR_INMSEL COMP_CSR_INMSEL_Msk /*!< Comparator input minus selection */\r\n#define COMP_CSR_INMSEL_0 (0x1UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000010 */\r\n#define COMP_CSR_INMSEL_1 (0x2UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000020 */\r\n#define COMP_CSR_INMSEL_2 (0x4UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000040 */\r\n#define COMP_CSR_INMSEL_3 (0x8UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000080 */\r\n\r\n#define COMP_CSR_INPSEL_Pos (8U)\r\n#define COMP_CSR_INPSEL_Msk (0x1UL << COMP_CSR_INPSEL_Pos) /*!< 0x00000100 */\r\n#define COMP_CSR_INPSEL COMP_CSR_INPSEL_Msk /*!< Comparator input plus selection */\r\n\r\n#define COMP_CSR_POLARITY_Pos (15U)\r\n#define COMP_CSR_POLARITY_Msk (0x1UL << COMP_CSR_POLARITY_Pos) /*!< 0x00008000 */\r\n#define COMP_CSR_POLARITY COMP_CSR_POLARITY_Msk /*!< Comparator output polarity */\r\n\r\n#define COMP_CSR_HYST_Pos (16U)\r\n#define COMP_CSR_HYST_Msk (0x7UL << COMP_CSR_HYST_Pos) /*!< 0x00070000 */\r\n#define COMP_CSR_HYST COMP_CSR_HYST_Msk /*!< Comparator hysteresis */\r\n#define COMP_CSR_HYST_0 (0x1UL << COMP_CSR_HYST_Pos) /*!< 0x00010000 */\r\n#define COMP_CSR_HYST_1 (0x2UL << COMP_CSR_HYST_Pos) /*!< 0x00020000 */\r\n#define COMP_CSR_HYST_2 (0x4UL << COMP_CSR_HYST_Pos) /*!< 0x00040000 */\r\n\r\n#define COMP_CSR_BLANKING_Pos (19U)\r\n#define COMP_CSR_BLANKING_Msk (0x7UL << COMP_CSR_BLANKING_Pos) /*!< 0x00380000 */\r\n#define COMP_CSR_BLANKING COMP_CSR_BLANKING_Msk /*!< Comparator blanking source */\r\n#define COMP_CSR_BLANKING_0 (0x1UL << COMP_CSR_BLANKING_Pos) /*!< 0x00080000 */\r\n#define COMP_CSR_BLANKING_1 (0x2UL << COMP_CSR_BLANKING_Pos) /*!< 0x00100000 */\r\n#define COMP_CSR_BLANKING_2 (0x4UL << COMP_CSR_BLANKING_Pos) /*!< 0x00200000 */\r\n\r\n#define COMP_CSR_BRGEN_Pos (22U)\r\n#define COMP_CSR_BRGEN_Msk (0x1UL << COMP_CSR_BRGEN_Pos) /*!< 0x00400000 */\r\n#define COMP_CSR_BRGEN COMP_CSR_BRGEN_Msk /*!< Comparator scaler bridge enable */\r\n\r\n#define COMP_CSR_SCALEN_Pos (23U)\r\n#define COMP_CSR_SCALEN_Msk (0x1UL << COMP_CSR_SCALEN_Pos) /*!< 0x00800000 */\r\n#define COMP_CSR_SCALEN COMP_CSR_SCALEN_Msk /*!< Comparator voltage scaler enable */\r\n\r\n#define COMP_CSR_VALUE_Pos (30U)\r\n#define COMP_CSR_VALUE_Msk (0x1UL << COMP_CSR_VALUE_Pos) /*!< 0x40000000 */\r\n#define COMP_CSR_VALUE COMP_CSR_VALUE_Msk /*!< Comparator output level */\r\n\r\n#define COMP_CSR_LOCK_Pos (31U)\r\n#define COMP_CSR_LOCK_Msk (0x1UL << COMP_CSR_LOCK_Pos) /*!< 0x80000000 */\r\n#define COMP_CSR_LOCK COMP_CSR_LOCK_Msk /*!< Comparator lock */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CORDIC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CORDIC_CSR register *****************/\r\n#define CORDIC_CSR_FUNC_Pos (0U)\r\n#define CORDIC_CSR_FUNC_Msk (0xFUL << CORDIC_CSR_FUNC_Pos) /*!< 0x0000000F */\r\n#define CORDIC_CSR_FUNC CORDIC_CSR_FUNC_Msk /*!< Function */\r\n#define CORDIC_CSR_FUNC_0 (0x1UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000001 */\r\n#define CORDIC_CSR_FUNC_1 (0x2UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000002 */\r\n#define CORDIC_CSR_FUNC_2 (0x4UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000004 */\r\n#define CORDIC_CSR_FUNC_3 (0x8UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000008 */\r\n#define CORDIC_CSR_PRECISION_Pos (4U)\r\n#define CORDIC_CSR_PRECISION_Msk (0xFUL << CORDIC_CSR_PRECISION_Pos) /*!< 0x000000F0 */\r\n#define CORDIC_CSR_PRECISION CORDIC_CSR_PRECISION_Msk /*!< Precision */\r\n#define CORDIC_CSR_PRECISION_0 (0x1UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000010 */\r\n#define CORDIC_CSR_PRECISION_1 (0x2UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000020 */\r\n#define CORDIC_CSR_PRECISION_2 (0x4UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000040 */\r\n#define CORDIC_CSR_PRECISION_3 (0x8UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000080 */\r\n#define CORDIC_CSR_SCALE_Pos (8U)\r\n#define CORDIC_CSR_SCALE_Msk (0x7UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000700 */\r\n#define CORDIC_CSR_SCALE CORDIC_CSR_SCALE_Msk /*!< Scaling factor */\r\n#define CORDIC_CSR_SCALE_0 (0x1UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000100 */\r\n#define CORDIC_CSR_SCALE_1 (0x2UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000200 */\r\n#define CORDIC_CSR_SCALE_2 (0x4UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000400 */\r\n#define CORDIC_CSR_IEN_Pos (16U)\r\n#define CORDIC_CSR_IEN_Msk (0x1UL << CORDIC_CSR_IEN_Pos) /*!< 0x00010000 */\r\n#define CORDIC_CSR_IEN CORDIC_CSR_IEN_Msk /*!< Interrupt Enable */\r\n#define CORDIC_CSR_DMAREN_Pos (17U)\r\n#define CORDIC_CSR_DMAREN_Msk (0x1UL << CORDIC_CSR_DMAREN_Pos) /*!< 0x00020000 */\r\n#define CORDIC_CSR_DMAREN CORDIC_CSR_DMAREN_Msk /*!< DMA Read channel Enable */\r\n#define CORDIC_CSR_DMAWEN_Pos (18U)\r\n#define CORDIC_CSR_DMAWEN_Msk (0x1UL << CORDIC_CSR_DMAWEN_Pos) /*!< 0x00040000 */\r\n#define CORDIC_CSR_DMAWEN CORDIC_CSR_DMAWEN_Msk /*!< DMA Write channel Enable */\r\n#define CORDIC_CSR_NRES_Pos (19U)\r\n#define CORDIC_CSR_NRES_Msk (0x1UL << CORDIC_CSR_NRES_Pos) /*!< 0x00080000 */\r\n#define CORDIC_CSR_NRES CORDIC_CSR_NRES_Msk /*!< Number of results in WDATA register */\r\n#define CORDIC_CSR_NARGS_Pos (20U)\r\n#define CORDIC_CSR_NARGS_Msk (0x1UL << CORDIC_CSR_NARGS_Pos) /*!< 0x00100000 */\r\n#define CORDIC_CSR_NARGS CORDIC_CSR_NARGS_Msk /*!< Number of arguments in RDATA register */\r\n#define CORDIC_CSR_RESSIZE_Pos (21U)\r\n#define CORDIC_CSR_RESSIZE_Msk (0x1UL << CORDIC_CSR_RESSIZE_Pos) /*!< 0x00200000 */\r\n#define CORDIC_CSR_RESSIZE CORDIC_CSR_RESSIZE_Msk /*!< Width of output data */\r\n#define CORDIC_CSR_ARGSIZE_Pos (22U)\r\n#define CORDIC_CSR_ARGSIZE_Msk (0x1UL << CORDIC_CSR_ARGSIZE_Pos) /*!< 0x00400000 */\r\n#define CORDIC_CSR_ARGSIZE CORDIC_CSR_ARGSIZE_Msk /*!< Width of input data */\r\n#define CORDIC_CSR_RRDY_Pos (31U)\r\n#define CORDIC_CSR_RRDY_Msk (0x1UL << CORDIC_CSR_RRDY_Pos) /*!< 0x80000000 */\r\n#define CORDIC_CSR_RRDY CORDIC_CSR_RRDY_Msk /*!< Result Ready Flag */\r\n\r\n/******************* Bit definition for CORDIC_WDATA register ***************/\r\n#define CORDIC_WDATA_ARG_Pos (0U)\r\n#define CORDIC_WDATA_ARG_Msk (0xFFFFFFFFUL << CORDIC_WDATA_ARG_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_WDATA_ARG CORDIC_WDATA_ARG_Msk /*!< Input Argument */\r\n\r\n/******************* Bit definition for CORDIC_RDATA register ***************/\r\n#define CORDIC_RDATA_RES_Pos (0U)\r\n#define CORDIC_RDATA_RES_Msk (0xFFFFFFFFUL << CORDIC_RDATA_RES_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_RDATA_RES CORDIC_RDATA_RES_Msk /*!< Output Result */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CRC_DR register *********************/\r\n#define CRC_DR_DR_Pos (0U)\r\n#define CRC_DR_DR_Msk (0xFFFFFFFFUL << CRC_DR_DR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_DR_DR CRC_DR_DR_Msk /*!< Data register bits */\r\n\r\n/******************* Bit definition for CRC_IDR register ********************/\r\n#define CRC_IDR_IDR_Pos (0U)\r\n#define CRC_IDR_IDR_Msk (0xFFFFFFFFUL << CRC_IDR_IDR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_IDR_IDR CRC_IDR_IDR_Msk /*!< General-purpose 32-bit data register bits */\r\n\r\n/******************** Bit definition for CRC_CR register ********************/\r\n#define CRC_CR_RESET_Pos (0U)\r\n#define CRC_CR_RESET_Msk (0x1UL << CRC_CR_RESET_Pos) /*!< 0x00000001 */\r\n#define CRC_CR_RESET CRC_CR_RESET_Msk /*!< RESET the CRC computation unit bit */\r\n#define CRC_CR_POLYSIZE_Pos (3U)\r\n#define CRC_CR_POLYSIZE_Msk (0x3UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000018 */\r\n#define CRC_CR_POLYSIZE CRC_CR_POLYSIZE_Msk /*!< Polynomial size bits */\r\n#define CRC_CR_POLYSIZE_0 (0x1UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000008 */\r\n#define CRC_CR_POLYSIZE_1 (0x2UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000010 */\r\n#define CRC_CR_REV_IN_Pos (5U)\r\n#define CRC_CR_REV_IN_Msk (0x3UL << CRC_CR_REV_IN_Pos) /*!< 0x00000060 */\r\n#define CRC_CR_REV_IN CRC_CR_REV_IN_Msk /*!< REV_IN Reverse Input Data bits */\r\n#define CRC_CR_REV_IN_0 (0x1UL << CRC_CR_REV_IN_Pos) /*!< 0x00000020 */\r\n#define CRC_CR_REV_IN_1 (0x2UL << CRC_CR_REV_IN_Pos) /*!< 0x00000040 */\r\n#define CRC_CR_REV_OUT_Pos (7U)\r\n#define CRC_CR_REV_OUT_Msk (0x1UL << CRC_CR_REV_OUT_Pos) /*!< 0x00000080 */\r\n#define CRC_CR_REV_OUT CRC_CR_REV_OUT_Msk /*!< REV_OUT Reverse Output Data bits */\r\n\r\n/******************* Bit definition for CRC_INIT register *******************/\r\n#define CRC_INIT_INIT_Pos (0U)\r\n#define CRC_INIT_INIT_Msk (0xFFFFFFFFUL << CRC_INIT_INIT_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_INIT_INIT CRC_INIT_INIT_Msk /*!< Initial CRC value bits */\r\n\r\n/******************* Bit definition for CRC_POL register ********************/\r\n#define CRC_POL_POL_Pos (0U)\r\n#define CRC_POL_POL_Msk (0xFFFFFFFFUL << CRC_POL_POL_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_POL_POL CRC_POL_POL_Msk /*!< Coefficients of the polynomial */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRS Clock Recovery System */\r\n/******************************************************************************/\r\n\r\n/******************* Bit definition for CRS_CR register *********************/\r\n#define CRS_CR_SYNCOKIE_Pos (0U)\r\n#define CRS_CR_SYNCOKIE_Msk (0x1UL << CRS_CR_SYNCOKIE_Pos) /*!< 0x00000001 */\r\n#define CRS_CR_SYNCOKIE CRS_CR_SYNCOKIE_Msk /*!< SYNC event OK interrupt enable */\r\n#define CRS_CR_SYNCWARNIE_Pos (1U)\r\n#define CRS_CR_SYNCWARNIE_Msk (0x1UL << CRS_CR_SYNCWARNIE_Pos) /*!< 0x00000002 */\r\n#define CRS_CR_SYNCWARNIE CRS_CR_SYNCWARNIE_Msk /*!< SYNC warning interrupt enable */\r\n#define CRS_CR_ERRIE_Pos (2U)\r\n#define CRS_CR_ERRIE_Msk (0x1UL << CRS_CR_ERRIE_Pos) /*!< 0x00000004 */\r\n#define CRS_CR_ERRIE CRS_CR_ERRIE_Msk /*!< SYNC error or trimming error interrupt enable */\r\n#define CRS_CR_ESYNCIE_Pos (3U)\r\n#define CRS_CR_ESYNCIE_Msk (0x1UL << CRS_CR_ESYNCIE_Pos) /*!< 0x00000008 */\r\n#define CRS_CR_ESYNCIE CRS_CR_ESYNCIE_Msk /*!< Expected SYNC interrupt enable */\r\n#define CRS_CR_CEN_Pos (5U)\r\n#define CRS_CR_CEN_Msk (0x1UL << CRS_CR_CEN_Pos) /*!< 0x00000020 */\r\n#define CRS_CR_CEN CRS_CR_CEN_Msk /*!< Frequency error counter enable */\r\n#define CRS_CR_AUTOTRIMEN_Pos (6U)\r\n#define CRS_CR_AUTOTRIMEN_Msk (0x1UL << CRS_CR_AUTOTRIMEN_Pos) /*!< 0x00000040 */\r\n#define CRS_CR_AUTOTRIMEN CRS_CR_AUTOTRIMEN_Msk /*!< Automatic trimming enable */\r\n#define CRS_CR_SWSYNC_Pos (7U)\r\n#define CRS_CR_SWSYNC_Msk (0x1UL << CRS_CR_SWSYNC_Pos) /*!< 0x00000080 */\r\n#define CRS_CR_SWSYNC CRS_CR_SWSYNC_Msk /*!< Generate software SYNC event */\r\n#define CRS_CR_TRIM_Pos (8U)\r\n#define CRS_CR_TRIM_Msk (0x7FUL << CRS_CR_TRIM_Pos) /*!< 0x00007F00 */\r\n#define CRS_CR_TRIM CRS_CR_TRIM_Msk /*!< HSI48 oscillator smooth trimming */\r\n\r\n/******************* Bit definition for CRS_CFGR register *********************/\r\n#define CRS_CFGR_RELOAD_Pos (0U)\r\n#define CRS_CFGR_RELOAD_Msk (0xFFFFUL << CRS_CFGR_RELOAD_Pos) /*!< 0x0000FFFF */\r\n#define CRS_CFGR_RELOAD CRS_CFGR_RELOAD_Msk /*!< Counter reload value */\r\n#define CRS_CFGR_FELIM_Pos (16U)\r\n#define CRS_CFGR_FELIM_Msk (0xFFUL << CRS_CFGR_FELIM_Pos) /*!< 0x00FF0000 */\r\n#define CRS_CFGR_FELIM CRS_CFGR_FELIM_Msk /*!< Frequency error limit */\r\n\r\n#define CRS_CFGR_SYNCDIV_Pos (24U)\r\n#define CRS_CFGR_SYNCDIV_Msk (0x7UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x07000000 */\r\n#define CRS_CFGR_SYNCDIV CRS_CFGR_SYNCDIV_Msk /*!< SYNC divider */\r\n#define CRS_CFGR_SYNCDIV_0 (0x1UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x01000000 */\r\n#define CRS_CFGR_SYNCDIV_1 (0x2UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x02000000 */\r\n#define CRS_CFGR_SYNCDIV_2 (0x4UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x04000000 */\r\n\r\n#define CRS_CFGR_SYNCSRC_Pos (28U)\r\n#define CRS_CFGR_SYNCSRC_Msk (0x3UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x30000000 */\r\n#define CRS_CFGR_SYNCSRC CRS_CFGR_SYNCSRC_Msk /*!< SYNC signal source selection */\r\n#define CRS_CFGR_SYNCSRC_0 (0x1UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x10000000 */\r\n#define CRS_CFGR_SYNCSRC_1 (0x2UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x20000000 */\r\n\r\n#define CRS_CFGR_SYNCPOL_Pos (31U)\r\n#define CRS_CFGR_SYNCPOL_Msk (0x1UL << CRS_CFGR_SYNCPOL_Pos) /*!< 0x80000000 */\r\n#define CRS_CFGR_SYNCPOL CRS_CFGR_SYNCPOL_Msk /*!< SYNC polarity selection */\r\n\r\n/******************* Bit definition for CRS_ISR register *********************/\r\n#define CRS_ISR_SYNCOKF_Pos (0U)\r\n#define CRS_ISR_SYNCOKF_Msk (0x1UL << CRS_ISR_SYNCOKF_Pos) /*!< 0x00000001 */\r\n#define CRS_ISR_SYNCOKF CRS_ISR_SYNCOKF_Msk /*!< SYNC event OK flag */\r\n#define CRS_ISR_SYNCWARNF_Pos (1U)\r\n#define CRS_ISR_SYNCWARNF_Msk (0x1UL << CRS_ISR_SYNCWARNF_Pos) /*!< 0x00000002 */\r\n#define CRS_ISR_SYNCWARNF CRS_ISR_SYNCWARNF_Msk /*!< SYNC warning flag */\r\n#define CRS_ISR_ERRF_Pos (2U)\r\n#define CRS_ISR_ERRF_Msk (0x1UL << CRS_ISR_ERRF_Pos) /*!< 0x00000004 */\r\n#define CRS_ISR_ERRF CRS_ISR_ERRF_Msk /*!< Error flag */\r\n#define CRS_ISR_ESYNCF_Pos (3U)\r\n#define CRS_ISR_ESYNCF_Msk (0x1UL << CRS_ISR_ESYNCF_Pos) /*!< 0x00000008 */\r\n#define CRS_ISR_ESYNCF CRS_ISR_ESYNCF_Msk /*!< Expected SYNC flag */\r\n#define CRS_ISR_SYNCERR_Pos (8U)\r\n#define CRS_ISR_SYNCERR_Msk (0x1UL << CRS_ISR_SYNCERR_Pos) /*!< 0x00000100 */\r\n#define CRS_ISR_SYNCERR CRS_ISR_SYNCERR_Msk /*!< SYNC error */\r\n#define CRS_ISR_SYNCMISS_Pos (9U)\r\n#define CRS_ISR_SYNCMISS_Msk (0x1UL << CRS_ISR_SYNCMISS_Pos) /*!< 0x00000200 */\r\n#define CRS_ISR_SYNCMISS CRS_ISR_SYNCMISS_Msk /*!< SYNC missed */\r\n#define CRS_ISR_TRIMOVF_Pos (10U)\r\n#define CRS_ISR_TRIMOVF_Msk (0x1UL << CRS_ISR_TRIMOVF_Pos) /*!< 0x00000400 */\r\n#define CRS_ISR_TRIMOVF CRS_ISR_TRIMOVF_Msk /*!< Trimming overflow or underflow */\r\n#define CRS_ISR_FEDIR_Pos (15U)\r\n#define CRS_ISR_FEDIR_Msk (0x1UL << CRS_ISR_FEDIR_Pos) /*!< 0x00008000 */\r\n#define CRS_ISR_FEDIR CRS_ISR_FEDIR_Msk /*!< Frequency error direction */\r\n#define CRS_ISR_FECAP_Pos (16U)\r\n#define CRS_ISR_FECAP_Msk (0xFFFFUL << CRS_ISR_FECAP_Pos) /*!< 0xFFFF0000 */\r\n#define CRS_ISR_FECAP CRS_ISR_FECAP_Msk /*!< Frequency error capture */\r\n\r\n/******************* Bit definition for CRS_ICR register *********************/\r\n#define CRS_ICR_SYNCOKC_Pos (0U)\r\n#define CRS_ICR_SYNCOKC_Msk (0x1UL << CRS_ICR_SYNCOKC_Pos) /*!< 0x00000001 */\r\n#define CRS_ICR_SYNCOKC CRS_ICR_SYNCOKC_Msk /*!< SYNC event OK clear flag */\r\n#define CRS_ICR_SYNCWARNC_Pos (1U)\r\n#define CRS_ICR_SYNCWARNC_Msk (0x1UL << CRS_ICR_SYNCWARNC_Pos) /*!< 0x00000002 */\r\n#define CRS_ICR_SYNCWARNC CRS_ICR_SYNCWARNC_Msk /*!< SYNC warning clear flag */\r\n#define CRS_ICR_ERRC_Pos (2U)\r\n#define CRS_ICR_ERRC_Msk (0x1UL << CRS_ICR_ERRC_Pos) /*!< 0x00000004 */\r\n#define CRS_ICR_ERRC CRS_ICR_ERRC_Msk /*!< Error clear flag */\r\n#define CRS_ICR_ESYNCC_Pos (3U)\r\n#define CRS_ICR_ESYNCC_Msk (0x1UL << CRS_ICR_ESYNCC_Pos) /*!< 0x00000008 */\r\n#define CRS_ICR_ESYNCC CRS_ICR_ESYNCC_Msk /*!< Expected SYNC clear flag */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Digital to Analog Converter */\r\n/* */\r\n/******************************************************************************/\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 series)\r\n */\r\n#define DAC_CHANNEL2_SUPPORT /*!< DAC feature available only on specific devices: DAC channel 2 available */\r\n\r\n/******************** Bit definition for DAC_CR register ********************/\r\n#define DAC_CR_EN1_Pos (0U)\r\n#define DAC_CR_EN1_Msk (0x1UL << DAC_CR_EN1_Pos) /*!< 0x00000001 */\r\n#define DAC_CR_EN1 DAC_CR_EN1_Msk /*!*/\r\n#define DAC_CR_CEN1_Pos (14U)\r\n#define DAC_CR_CEN1_Msk (0x1UL << DAC_CR_CEN1_Pos) /*!< 0x00004000 */\r\n#define DAC_CR_CEN1 DAC_CR_CEN1_Msk /*!*/\r\n\r\n#define DAC_CR_HFSEL_Pos (15U)\r\n#define DAC_CR_HFSEL_Msk (0x1UL << DAC_CR_HFSEL_Pos) /*!< 0x00008000 */\r\n#define DAC_CR_HFSEL DAC_CR_HFSEL_Msk /*!*/\r\n\r\n#define DAC_CR_EN2_Pos (16U)\r\n#define DAC_CR_EN2_Msk (0x1UL << DAC_CR_EN2_Pos) /*!< 0x00010000 */\r\n#define DAC_CR_EN2 DAC_CR_EN2_Msk /*!*/\r\n#define DAC_CR_CEN2_Pos (30U)\r\n#define DAC_CR_CEN2_Msk (0x1UL << DAC_CR_CEN2_Pos) /*!< 0x40000000 */\r\n#define DAC_CR_CEN2 DAC_CR_CEN2_Msk /*!*/\r\n\r\n/***************** Bit definition for DAC_SWTRIGR register ******************/\r\n#define DAC_SWTRIGR_SWTRIG1_Pos (0U)\r\n#define DAC_SWTRIGR_SWTRIG1_Msk (0x1UL << DAC_SWTRIGR_SWTRIG1_Pos) /*!< 0x00000001 */\r\n#define DAC_SWTRIGR_SWTRIG1 DAC_SWTRIGR_SWTRIG1_Msk /*!>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n return result;\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ __clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXB(ptr) ((uint8_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXB(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint8_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXH(ptr) ((uint16_t) __ldrex(ptr))\r\n#else\r\n #define __LDREXH(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint16_t) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXW(ptr) ((uint32_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXW(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint32_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXB(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXB(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXH(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXH(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXW(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXW(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __clrex\r\n\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rrx_text\"))) __STATIC_INLINE __ASM uint32_t __RRX(uint32_t value)\r\n{\r\n rrx r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDRBT(ptr) ((uint8_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDRHT(ptr) ((uint16_t) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDRT(ptr) ((uint32_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRBT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRHT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRT(value, ptr) __strt(value, ptr)\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n#define __SADD8 __sadd8\r\n#define __QADD8 __qadd8\r\n#define __SHADD8 __shadd8\r\n#define __UADD8 __uadd8\r\n#define __UQADD8 __uqadd8\r\n#define __UHADD8 __uhadd8\r\n#define __SSUB8 __ssub8\r\n#define __QSUB8 __qsub8\r\n#define __SHSUB8 __shsub8\r\n#define __USUB8 __usub8\r\n#define __UQSUB8 __uqsub8\r\n#define __UHSUB8 __uhsub8\r\n#define __SADD16 __sadd16\r\n#define __QADD16 __qadd16\r\n#define __SHADD16 __shadd16\r\n#define __UADD16 __uadd16\r\n#define __UQADD16 __uqadd16\r\n#define __UHADD16 __uhadd16\r\n#define __SSUB16 __ssub16\r\n#define __QSUB16 __qsub16\r\n#define __SHSUB16 __shsub16\r\n#define __USUB16 __usub16\r\n#define __UQSUB16 __uqsub16\r\n#define __UHSUB16 __uhsub16\r\n#define __SASX __sasx\r\n#define __QASX __qasx\r\n#define __SHASX __shasx\r\n#define __UASX __uasx\r\n#define __UQASX __uqasx\r\n#define __UHASX __uhasx\r\n#define __SSAX __ssax\r\n#define __QSAX __qsax\r\n#define __SHSAX __shsax\r\n#define __USAX __usax\r\n#define __UQSAX __uqsax\r\n#define __UHSAX __uhsax\r\n#define __USAD8 __usad8\r\n#define __USADA8 __usada8\r\n#define __SSAT16 __ssat16\r\n#define __USAT16 __usat16\r\n#define __UXTB16 __uxtb16\r\n#define __UXTAB16 __uxtab16\r\n#define __SXTB16 __sxtb16\r\n#define __SXTAB16 __sxtab16\r\n#define __SMUAD __smuad\r\n#define __SMUADX __smuadx\r\n#define __SMLAD __smlad\r\n#define __SMLADX __smladx\r\n#define __SMLALD __smlald\r\n#define __SMLALDX __smlaldx\r\n#define __SMUSD __smusd\r\n#define __SMUSDX __smusdx\r\n#define __SMLSD __smlsd\r\n#define __SMLSDX __smlsdx\r\n#define __SMLSLD __smlsld\r\n#define __SMLSLDX __smlsldx\r\n#define __SEL __sel\r\n#define __QADD __qadd\r\n#define __QSUB __qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n#define __SMMLA(ARG1,ARG2,ARG3) ( (int32_t)((((int64_t)(ARG1) * (ARG2)) + \\\r\n ((int64_t)(ARG3) << 32U) ) >> 32U))\r\n\r\n#endif /* ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_armclang.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n#define __SADD8 __builtin_arm_sadd8\r\n#define __QADD8 __builtin_arm_qadd8\r\n#define __SHADD8 __builtin_arm_shadd8\r\n#define __UADD8 __builtin_arm_uadd8\r\n#define __UQADD8 __builtin_arm_uqadd8\r\n#define __UHADD8 __builtin_arm_uhadd8\r\n#define __SSUB8 __builtin_arm_ssub8\r\n#define __QSUB8 __builtin_arm_qsub8\r\n#define __SHSUB8 __builtin_arm_shsub8\r\n#define __USUB8 __builtin_arm_usub8\r\n#define __UQSUB8 __builtin_arm_uqsub8\r\n#define __UHSUB8 __builtin_arm_uhsub8\r\n#define __SADD16 __builtin_arm_sadd16\r\n#define __QADD16 __builtin_arm_qadd16\r\n#define __SHADD16 __builtin_arm_shadd16\r\n#define __UADD16 __builtin_arm_uadd16\r\n#define __UQADD16 __builtin_arm_uqadd16\r\n#define __UHADD16 __builtin_arm_uhadd16\r\n#define __SSUB16 __builtin_arm_ssub16\r\n#define __QSUB16 __builtin_arm_qsub16\r\n#define __SHSUB16 __builtin_arm_shsub16\r\n#define __USUB16 __builtin_arm_usub16\r\n#define __UQSUB16 __builtin_arm_uqsub16\r\n#define __UHSUB16 __builtin_arm_uhsub16\r\n#define __SASX __builtin_arm_sasx\r\n#define __QASX __builtin_arm_qasx\r\n#define __SHASX __builtin_arm_shasx\r\n#define __UASX __builtin_arm_uasx\r\n#define __UQASX __builtin_arm_uqasx\r\n#define __UHASX __builtin_arm_uhasx\r\n#define __SSAX __builtin_arm_ssax\r\n#define __QSAX __builtin_arm_qsax\r\n#define __SHSAX __builtin_arm_shsax\r\n#define __USAX __builtin_arm_usax\r\n#define __UQSAX __builtin_arm_uqsax\r\n#define __UHSAX __builtin_arm_uhsax\r\n#define __USAD8 __builtin_arm_usad8\r\n#define __USADA8 __builtin_arm_usada8\r\n#define __SSAT16 __builtin_arm_ssat16\r\n#define __USAT16 __builtin_arm_usat16\r\n#define __UXTB16 __builtin_arm_uxtb16\r\n#define __UXTAB16 __builtin_arm_uxtab16\r\n#define __SXTB16 __builtin_arm_sxtb16\r\n#define __SXTAB16 __builtin_arm_sxtab16\r\n#define __SMUAD __builtin_arm_smuad\r\n#define __SMUADX __builtin_arm_smuadx\r\n#define __SMLAD __builtin_arm_smlad\r\n#define __SMLADX __builtin_arm_smladx\r\n#define __SMLALD __builtin_arm_smlald\r\n#define __SMLALDX __builtin_arm_smlaldx\r\n#define __SMUSD __builtin_arm_smusd\r\n#define __SMUSDX __builtin_arm_smusdx\r\n#define __SMLSD __builtin_arm_smlsd\r\n#define __SMLSDX __builtin_arm_smlsdx\r\n#define __SMLSLD __builtin_arm_smlsld\r\n#define __SMLSLDX __builtin_arm_smlsldx\r\n#define __SEL __builtin_arm_sel\r\n#define __QADD __builtin_arm_qadd\r\n#define __QSUB __builtin_arm_qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_armclang_ltm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang_ltm.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V1.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_compiler.h", "content": "/**************************************************************************//**\r\n * @file cmsis_compiler.h\r\n * @brief CMSIS compiler generic header file\r\n * @version V5.1.0\r\n * @date 09. October 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_COMPILER_H\r\n#define __CMSIS_COMPILER_H\r\n\r\n#include \r\n\r\n/*\r\n * Arm Compiler 4/5\r\n */\r\n#if defined ( __CC_ARM )\r\n #include \"cmsis_armcc.h\"\r\n\r\n\r\n/*\r\n * Arm Compiler 6.6 LTM (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) && (__ARMCC_VERSION < 6100100)\r\n #include \"cmsis_armclang_ltm.h\"\r\n\r\n /*\r\n * Arm Compiler above 6.10.1 (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6100100)\r\n #include \"cmsis_armclang.h\"\r\n\r\n\r\n/*\r\n * GNU Compiler\r\n */\r\n#elif defined ( __GNUC__ )\r\n #include \"cmsis_gcc.h\"\r\n\r\n\r\n/*\r\n * IAR Compiler\r\n */\r\n#elif defined ( __ICCARM__ )\r\n #include \r\n\r\n\r\n/*\r\n * TI Arm Compiler\r\n */\r\n#elif defined ( __TI_ARM__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void*)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #endif\r\n #ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * TASKING Compiler\r\n */\r\n#elif defined ( __TASKING__ )\r\n /*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __packed__\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __packed__\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __packed__\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __packed__ T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __align(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * COSMIC Compiler\r\n */\r\n#elif defined ( __CSMC__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM _asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n // NO RETURN is automatically detected hence no warning here\r\n #define __NO_RETURN\r\n #endif\r\n #ifndef __USED\r\n #warning No compiler specific solution for __USED. __USED is ignored.\r\n #define __USED\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __weak\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED @packed\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT @packed struct\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION @packed union\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n @packed struct T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #warning No compiler specific solution for __ALIGNED. __ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n#else\r\n #error Unknown compiler.\r\n#endif\r\n\r\n\r\n#endif /* __CMSIS_COMPILER_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_gcc.h", "content": "/**************************************************************************//**\r\n * @file cmsis_gcc.h\r\n * @brief CMSIS compiler GCC header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_GCC_H\r\n#define __CMSIS_GCC_H\r\n\r\n/* ignore some GCC warnings */\r\n#pragma GCC diagnostic push\r\n#pragma GCC diagnostic ignored \"-Wsign-conversion\"\r\n#pragma GCC diagnostic ignored \"-Wconversion\"\r\n#pragma GCC diagnostic ignored \"-Wunused-parameter\"\r\n\r\n/* Fallback for __has_builtin */\r\n#ifndef __has_builtin\r\n #define __has_builtin(x) (0)\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static inline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n\r\n/**\r\n \\brief Initializes data and bss sections\r\n \\details This default implementations initialized all data and additional bss\r\n sections relying on .copy.table and .zero.table specified properly\r\n in the used linker script.\r\n \r\n */\r\n__STATIC_FORCEINLINE __NO_RETURN void __cmsis_start(void)\r\n{\r\n extern void _start(void) __NO_RETURN;\r\n \r\n typedef struct {\r\n uint32_t const* src;\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __copy_table_t;\r\n \r\n typedef struct {\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __zero_table_t;\r\n \r\n extern const __copy_table_t __copy_table_start__;\r\n extern const __copy_table_t __copy_table_end__;\r\n extern const __zero_table_t __zero_table_start__;\r\n extern const __zero_table_t __zero_table_end__;\r\n\r\n for (__copy_table_t const* pTable = &__copy_table_start__; pTable < &__copy_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = pTable->src[i];\r\n }\r\n }\r\n \r\n for (__zero_table_t const* pTable = &__zero_table_start__; pTable < &__zero_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = 0u;\r\n }\r\n }\r\n \r\n _start();\r\n}\r\n \r\n#define __PROGRAM_START __cmsis_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP __StackTop\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT __StackLimit\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\".vectors\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_irq(void)\r\n{\r\n __ASM volatile (\"cpsie i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_irq(void)\r\n{\r\n __ASM volatile (\"cpsid i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsie f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsid f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_get_fpscr) \r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n return __builtin_arm_get_fpscr();\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"VMRS %0, fpscr\" : \"=r\" (result) );\r\n return(result);\r\n#endif\r\n#else\r\n return(0U);\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_set_fpscr)\r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n __builtin_arm_set_fpscr(fpscr);\r\n#else\r\n __ASM volatile (\"VMSR fpscr, %0\" : : \"r\" (fpscr) : \"vfpcc\", \"memory\");\r\n#endif\r\n#else\r\n (void)fpscr;\r\n#endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP() __ASM volatile (\"nop\")\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI() __ASM volatile (\"wfi\")\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE() __ASM volatile (\"wfe\")\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV() __ASM volatile (\"sev\")\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n__STATIC_FORCEINLINE void __ISB(void)\r\n{\r\n __ASM volatile (\"isb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n__STATIC_FORCEINLINE void __DSB(void)\r\n{\r\n __ASM volatile (\"dsb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n__STATIC_FORCEINLINE void __DMB(void)\r\n{\r\n __ASM volatile (\"dmb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV(uint32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 5)\r\n return __builtin_bswap32(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV16(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev16 %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE int16_t __REVSH(int16_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n return (int16_t)__builtin_bswap16(value);\r\n#else\r\n int16_t result;\r\n\r\n __ASM volatile (\"revsh %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n#else\r\n uint32_t s = (4U /*sizeof(v)*/ * 8U) - 1U; /* extra shift needed at end */\r\n\r\n result = value; /* r will be reversed bits of v; first get LSB of v */\r\n for (value >>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n#endif\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDREXB(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexb %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexb %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDREXH(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexh %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexh %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDREXW(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrex %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXB(uint8_t value, volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXH(uint16_t value, volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXW(uint32_t value, volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n__STATIC_FORCEINLINE void __CLREX(void)\r\n{\r\n __ASM volatile (\"clrex\" ::: \"memory\");\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT(ARG1,ARG2) \\\r\n__extension__ \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT(ARG1,ARG2) \\\r\n __extension__ \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrbt %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrht %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexb %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexh %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDAEX(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaex %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#if 0\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n#endif\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#pragma GCC diagnostic pop\r\n\r\n#endif /* __CMSIS_GCC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_iccarm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_iccarm.h\r\n * @brief CMSIS compiler ICCARM (IAR Compiler for Arm) header file\r\n * @version V5.1.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n\r\n//------------------------------------------------------------------------------\r\n//\r\n// Copyright (c) 2017-2019 IAR Systems\r\n// Copyright (c) 2017-2019 Arm Limited. All rights reserved. \r\n//\r\n// Licensed under the Apache License, Version 2.0 (the \"License\")\r\n// you may not use this file except in compliance with the License.\r\n// You may obtain a copy of the License at\r\n// http://www.apache.org/licenses/LICENSE-2.0\r\n//\r\n// Unless required by applicable law or agreed to in writing, software\r\n// distributed under the License is distributed on an \"AS IS\" BASIS,\r\n// WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n// See the License for the specific language governing permissions and\r\n// limitations under the License.\r\n//\r\n//------------------------------------------------------------------------------\r\n\r\n\r\n#ifndef __CMSIS_ICCARM_H__\r\n#define __CMSIS_ICCARM_H__\r\n\r\n#ifndef __ICCARM__\r\n #error This file should only be compiled by ICCARM\r\n#endif\r\n\r\n#pragma system_include\r\n\r\n#define __IAR_FT _Pragma(\"inline=forced\") __intrinsic\r\n\r\n#if (__VER__ >= 8000000)\r\n #define __ICCARM_V8 1\r\n#else\r\n #define __ICCARM_V8 0\r\n#endif\r\n\r\n#ifndef __ALIGNED\r\n #if __ICCARM_V8\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #elif (__VER__ >= 7080000)\r\n /* Needs IAR language extensions */\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #else\r\n #warning No compiler specific solution for __ALIGNED.__ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n#endif\r\n\r\n\r\n/* Define compiler macros for CPU architecture, used in CMSIS 5.\r\n */\r\n#if __ARM_ARCH_6M__ || __ARM_ARCH_7M__ || __ARM_ARCH_7EM__ || __ARM_ARCH_8M_BASE__ || __ARM_ARCH_8M_MAIN__\r\n/* Macros already defined */\r\n#else\r\n #if defined(__ARM8M_MAINLINE__) || defined(__ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM_ARCH_PROFILE) && __ARM_ARCH_PROFILE == 'M'\r\n #if __ARM_ARCH == 6\r\n #define __ARM_ARCH_6M__ 1\r\n #elif __ARM_ARCH == 7\r\n #if __ARM_FEATURE_DSP\r\n #define __ARM_ARCH_7EM__ 1\r\n #else\r\n #define __ARM_ARCH_7M__ 1\r\n #endif\r\n #endif /* __ARM_ARCH */\r\n #endif /* __ARM_ARCH_PROFILE == 'M' */\r\n#endif\r\n\r\n/* Alternativ core deduction for older ICCARM's */\r\n#if !defined(__ARM_ARCH_6M__) && !defined(__ARM_ARCH_7M__) && !defined(__ARM_ARCH_7EM__) && \\\r\n !defined(__ARM_ARCH_8M_BASE__) && !defined(__ARM_ARCH_8M_MAIN__)\r\n #if defined(__ARM6M__) && (__CORE__ == __ARM6M__)\r\n #define __ARM_ARCH_6M__ 1\r\n #elif defined(__ARM7M__) && (__CORE__ == __ARM7M__)\r\n #define __ARM_ARCH_7M__ 1\r\n #elif defined(__ARM7EM__) && (__CORE__ == __ARM7EM__)\r\n #define __ARM_ARCH_7EM__ 1\r\n #elif defined(__ARM8M_BASELINE__) && (__CORE == __ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM8M_MAINLINE__) && (__CORE == __ARM8M_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8EM_MAINLINE__) && (__CORE == __ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #else\r\n #error \"Unknown target.\"\r\n #endif\r\n#endif\r\n\r\n\r\n\r\n#if defined(__ARM_ARCH_6M__) && __ARM_ARCH_6M__==1\r\n #define __IAR_M0_FAMILY 1\r\n#elif defined(__ARM_ARCH_8M_BASE__) && __ARM_ARCH_8M_BASE__==1\r\n #define __IAR_M0_FAMILY 1\r\n#else\r\n #define __IAR_M0_FAMILY 0\r\n#endif\r\n\r\n\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n\r\n#ifndef __NO_RETURN\r\n #if __ICCARM_V8\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n #else\r\n #define __NO_RETURN _Pragma(\"object_attribute=__noreturn\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED\r\n #if __ICCARM_V8\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED __packed\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_STRUCT\r\n #if __ICCARM_V8\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_STRUCT __packed struct\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_UNION\r\n #if __ICCARM_V8\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_UNION __packed union\r\n #endif\r\n#endif\r\n\r\n#ifndef __RESTRICT\r\n #if __ICCARM_V8\r\n #define __RESTRICT __restrict\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __RESTRICT restrict\r\n #endif\r\n#endif\r\n\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n\r\n#ifndef __FORCEINLINE\r\n #define __FORCEINLINE _Pragma(\"inline=forced\")\r\n#endif\r\n\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __FORCEINLINE __STATIC_INLINE\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT16_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint16_t __iar_uint16_read(void const *ptr)\r\n{\r\n return *(__packed uint16_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_READ(PTR) __iar_uint16_read(PTR)\r\n#endif\r\n\r\n\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint16_write(void const *ptr, uint16_t val)\r\n{\r\n *(__packed uint16_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_WRITE(PTR,VAL) __iar_uint16_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint32_t __iar_uint32_read(void const *ptr)\r\n{\r\n return *(__packed uint32_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_READ(PTR) __iar_uint32_read(PTR)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint32_write(void const *ptr, uint32_t val)\r\n{\r\n *(__packed uint32_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_WRITE(PTR,VAL) __iar_uint32_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n#pragma language=save\r\n#pragma language=extended\r\n__packed struct __iar_u32 { uint32_t v; };\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32(PTR) (((struct __iar_u32 *)(PTR))->v)\r\n#endif\r\n\r\n#ifndef __USED\r\n #if __ICCARM_V8\r\n #define __USED __attribute__((used))\r\n #else\r\n #define __USED _Pragma(\"__root\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __WEAK\r\n #if __ICCARM_V8\r\n #define __WEAK __attribute__((weak))\r\n #else\r\n #define __WEAK _Pragma(\"__weak\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __iar_program_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP CSTACK$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT CSTACK$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __vector_table\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE @\".intvec\"\r\n#endif\r\n\r\n#ifndef __ICCARM_INTRINSICS_VERSION__\r\n #define __ICCARM_INTRINSICS_VERSION__ 0\r\n#endif\r\n\r\n#if __ICCARM_INTRINSICS_VERSION__ == 2\r\n\r\n #if defined(__CLZ)\r\n #undef __CLZ\r\n #endif\r\n #if defined(__REVSH)\r\n #undef __REVSH\r\n #endif\r\n #if defined(__RBIT)\r\n #undef __RBIT\r\n #endif\r\n #if defined(__SSAT)\r\n #undef __SSAT\r\n #endif\r\n #if defined(__USAT)\r\n #undef __USAT\r\n #endif\r\n\r\n #include \"iccarm_builtin.h\"\r\n\r\n #define __disable_fault_irq __iar_builtin_disable_fiq\r\n #define __disable_irq __iar_builtin_disable_interrupt\r\n #define __enable_fault_irq __iar_builtin_enable_fiq\r\n #define __enable_irq __iar_builtin_enable_interrupt\r\n #define __arm_rsr __iar_builtin_rsr\r\n #define __arm_wsr __iar_builtin_wsr\r\n\r\n\r\n #define __get_APSR() (__arm_rsr(\"APSR\"))\r\n #define __get_BASEPRI() (__arm_rsr(\"BASEPRI\"))\r\n #define __get_CONTROL() (__arm_rsr(\"CONTROL\"))\r\n #define __get_FAULTMASK() (__arm_rsr(\"FAULTMASK\"))\r\n\r\n #if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n #define __get_FPSCR() (__arm_rsr(\"FPSCR\"))\r\n #define __set_FPSCR(VALUE) (__arm_wsr(\"FPSCR\", (VALUE)))\r\n #else\r\n #define __get_FPSCR() ( 0 )\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #define __get_IPSR() (__arm_rsr(\"IPSR\"))\r\n #define __get_MSP() (__arm_rsr(\"MSP\"))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __get_MSPLIM() (0U)\r\n #else\r\n #define __get_MSPLIM() (__arm_rsr(\"MSPLIM\"))\r\n #endif\r\n #define __get_PRIMASK() (__arm_rsr(\"PRIMASK\"))\r\n #define __get_PSP() (__arm_rsr(\"PSP\"))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __get_PSPLIM() (0U)\r\n #else\r\n #define __get_PSPLIM() (__arm_rsr(\"PSPLIM\"))\r\n #endif\r\n\r\n #define __get_xPSR() (__arm_rsr(\"xPSR\"))\r\n\r\n #define __set_BASEPRI(VALUE) (__arm_wsr(\"BASEPRI\", (VALUE)))\r\n #define __set_BASEPRI_MAX(VALUE) (__arm_wsr(\"BASEPRI_MAX\", (VALUE)))\r\n #define __set_CONTROL(VALUE) (__arm_wsr(\"CONTROL\", (VALUE)))\r\n #define __set_FAULTMASK(VALUE) (__arm_wsr(\"FAULTMASK\", (VALUE)))\r\n #define __set_MSP(VALUE) (__arm_wsr(\"MSP\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __set_MSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_MSPLIM(VALUE) (__arm_wsr(\"MSPLIM\", (VALUE)))\r\n #endif\r\n #define __set_PRIMASK(VALUE) (__arm_wsr(\"PRIMASK\", (VALUE)))\r\n #define __set_PSP(VALUE) (__arm_wsr(\"PSP\", (VALUE)))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __set_PSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_PSPLIM(VALUE) (__arm_wsr(\"PSPLIM\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_CONTROL_NS() (__arm_rsr(\"CONTROL_NS\"))\r\n #define __TZ_set_CONTROL_NS(VALUE) (__arm_wsr(\"CONTROL_NS\", (VALUE)))\r\n #define __TZ_get_PSP_NS() (__arm_rsr(\"PSP_NS\"))\r\n #define __TZ_set_PSP_NS(VALUE) (__arm_wsr(\"PSP_NS\", (VALUE)))\r\n #define __TZ_get_MSP_NS() (__arm_rsr(\"MSP_NS\"))\r\n #define __TZ_set_MSP_NS(VALUE) (__arm_wsr(\"MSP_NS\", (VALUE)))\r\n #define __TZ_get_SP_NS() (__arm_rsr(\"SP_NS\"))\r\n #define __TZ_set_SP_NS(VALUE) (__arm_wsr(\"SP_NS\", (VALUE)))\r\n #define __TZ_get_PRIMASK_NS() (__arm_rsr(\"PRIMASK_NS\"))\r\n #define __TZ_set_PRIMASK_NS(VALUE) (__arm_wsr(\"PRIMASK_NS\", (VALUE)))\r\n #define __TZ_get_BASEPRI_NS() (__arm_rsr(\"BASEPRI_NS\"))\r\n #define __TZ_set_BASEPRI_NS(VALUE) (__arm_wsr(\"BASEPRI_NS\", (VALUE)))\r\n #define __TZ_get_FAULTMASK_NS() (__arm_rsr(\"FAULTMASK_NS\"))\r\n #define __TZ_set_FAULTMASK_NS(VALUE)(__arm_wsr(\"FAULTMASK_NS\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __TZ_get_PSPLIM_NS() (0U)\r\n #define __TZ_set_PSPLIM_NS(VALUE) ((void)(VALUE))\r\n #else\r\n #define __TZ_get_PSPLIM_NS() (__arm_rsr(\"PSPLIM_NS\"))\r\n #define __TZ_set_PSPLIM_NS(VALUE) (__arm_wsr(\"PSPLIM_NS\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_MSPLIM_NS() (__arm_rsr(\"MSPLIM_NS\"))\r\n #define __TZ_set_MSPLIM_NS(VALUE) (__arm_wsr(\"MSPLIM_NS\", (VALUE)))\r\n\r\n #define __NOP __iar_builtin_no_operation\r\n\r\n #define __CLZ __iar_builtin_CLZ\r\n #define __CLREX __iar_builtin_CLREX\r\n\r\n #define __DMB __iar_builtin_DMB\r\n #define __DSB __iar_builtin_DSB\r\n #define __ISB __iar_builtin_ISB\r\n\r\n #define __LDREXB __iar_builtin_LDREXB\r\n #define __LDREXH __iar_builtin_LDREXH\r\n #define __LDREXW __iar_builtin_LDREX\r\n\r\n #define __RBIT __iar_builtin_RBIT\r\n #define __REV __iar_builtin_REV\r\n #define __REV16 __iar_builtin_REV16\r\n\r\n __IAR_FT int16_t __REVSH(int16_t val)\r\n {\r\n return (int16_t) __iar_builtin_REVSH(val);\r\n }\r\n\r\n #define __ROR __iar_builtin_ROR\r\n #define __RRX __iar_builtin_RRX\r\n\r\n #define __SEV __iar_builtin_SEV\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __SSAT __iar_builtin_SSAT\r\n #endif\r\n\r\n #define __STREXB __iar_builtin_STREXB\r\n #define __STREXH __iar_builtin_STREXH\r\n #define __STREXW __iar_builtin_STREX\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __USAT __iar_builtin_USAT\r\n #endif\r\n\r\n #define __WFE __iar_builtin_WFE\r\n #define __WFI __iar_builtin_WFI\r\n\r\n #if __ARM_MEDIA__\r\n #define __SADD8 __iar_builtin_SADD8\r\n #define __QADD8 __iar_builtin_QADD8\r\n #define __SHADD8 __iar_builtin_SHADD8\r\n #define __UADD8 __iar_builtin_UADD8\r\n #define __UQADD8 __iar_builtin_UQADD8\r\n #define __UHADD8 __iar_builtin_UHADD8\r\n #define __SSUB8 __iar_builtin_SSUB8\r\n #define __QSUB8 __iar_builtin_QSUB8\r\n #define __SHSUB8 __iar_builtin_SHSUB8\r\n #define __USUB8 __iar_builtin_USUB8\r\n #define __UQSUB8 __iar_builtin_UQSUB8\r\n #define __UHSUB8 __iar_builtin_UHSUB8\r\n #define __SADD16 __iar_builtin_SADD16\r\n #define __QADD16 __iar_builtin_QADD16\r\n #define __SHADD16 __iar_builtin_SHADD16\r\n #define __UADD16 __iar_builtin_UADD16\r\n #define __UQADD16 __iar_builtin_UQADD16\r\n #define __UHADD16 __iar_builtin_UHADD16\r\n #define __SSUB16 __iar_builtin_SSUB16\r\n #define __QSUB16 __iar_builtin_QSUB16\r\n #define __SHSUB16 __iar_builtin_SHSUB16\r\n #define __USUB16 __iar_builtin_USUB16\r\n #define __UQSUB16 __iar_builtin_UQSUB16\r\n #define __UHSUB16 __iar_builtin_UHSUB16\r\n #define __SASX __iar_builtin_SASX\r\n #define __QASX __iar_builtin_QASX\r\n #define __SHASX __iar_builtin_SHASX\r\n #define __UASX __iar_builtin_UASX\r\n #define __UQASX __iar_builtin_UQASX\r\n #define __UHASX __iar_builtin_UHASX\r\n #define __SSAX __iar_builtin_SSAX\r\n #define __QSAX __iar_builtin_QSAX\r\n #define __SHSAX __iar_builtin_SHSAX\r\n #define __USAX __iar_builtin_USAX\r\n #define __UQSAX __iar_builtin_UQSAX\r\n #define __UHSAX __iar_builtin_UHSAX\r\n #define __USAD8 __iar_builtin_USAD8\r\n #define __USADA8 __iar_builtin_USADA8\r\n #define __SSAT16 __iar_builtin_SSAT16\r\n #define __USAT16 __iar_builtin_USAT16\r\n #define __UXTB16 __iar_builtin_UXTB16\r\n #define __UXTAB16 __iar_builtin_UXTAB16\r\n #define __SXTB16 __iar_builtin_SXTB16\r\n #define __SXTAB16 __iar_builtin_SXTAB16\r\n #define __SMUAD __iar_builtin_SMUAD\r\n #define __SMUADX __iar_builtin_SMUADX\r\n #define __SMMLA __iar_builtin_SMMLA\r\n #define __SMLAD __iar_builtin_SMLAD\r\n #define __SMLADX __iar_builtin_SMLADX\r\n #define __SMLALD __iar_builtin_SMLALD\r\n #define __SMLALDX __iar_builtin_SMLALDX\r\n #define __SMUSD __iar_builtin_SMUSD\r\n #define __SMUSDX __iar_builtin_SMUSDX\r\n #define __SMLSD __iar_builtin_SMLSD\r\n #define __SMLSDX __iar_builtin_SMLSDX\r\n #define __SMLSLD __iar_builtin_SMLSLD\r\n #define __SMLSLDX __iar_builtin_SMLSLDX\r\n #define __SEL __iar_builtin_SEL\r\n #define __QADD __iar_builtin_QADD\r\n #define __QSUB __iar_builtin_QSUB\r\n #define __PKHBT __iar_builtin_PKHBT\r\n #define __PKHTB __iar_builtin_PKHTB\r\n #endif\r\n\r\n#else /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #define __CLZ __cmsis_iar_clz_not_active\r\n #define __SSAT __cmsis_iar_ssat_not_active\r\n #define __USAT __cmsis_iar_usat_not_active\r\n #define __RBIT __cmsis_iar_rbit_not_active\r\n #define __get_APSR __cmsis_iar_get_APSR_not_active\r\n #endif\r\n\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #define __get_FPSCR __cmsis_iar_get_FPSR_not_active\r\n #define __set_FPSCR __cmsis_iar_set_FPSR_not_active\r\n #endif\r\n\r\n #ifdef __INTRINSICS_INCLUDED\r\n #error intrinsics.h is already included previously!\r\n #endif\r\n\r\n #include \r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #undef __CLZ\r\n #undef __SSAT\r\n #undef __USAT\r\n #undef __RBIT\r\n #undef __get_APSR\r\n\r\n __STATIC_INLINE uint8_t __CLZ(uint32_t data)\r\n {\r\n if (data == 0U) { return 32U; }\r\n\r\n uint32_t count = 0U;\r\n uint32_t mask = 0x80000000U;\r\n\r\n while ((data & mask) == 0U)\r\n {\r\n count += 1U;\r\n mask = mask >> 1U;\r\n }\r\n return count;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __RBIT(uint32_t v)\r\n {\r\n uint8_t sc = 31U;\r\n uint32_t r = v;\r\n for (v >>= 1U; v; v >>= 1U)\r\n {\r\n r <<= 1U;\r\n r |= v & 1U;\r\n sc--;\r\n }\r\n return (r << sc);\r\n }\r\n\r\n __STATIC_INLINE uint32_t __get_APSR(void)\r\n {\r\n uint32_t res;\r\n __asm(\"MRS %0,APSR\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n #endif\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #undef __get_FPSCR\r\n #undef __set_FPSCR\r\n #define __get_FPSCR() (0)\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #pragma diag_suppress=Pe940\r\n #pragma diag_suppress=Pe177\r\n\r\n #define __enable_irq __enable_interrupt\r\n #define __disable_irq __disable_interrupt\r\n #define __NOP __no_operation\r\n\r\n #define __get_xPSR __get_PSR\r\n\r\n #if (!defined(__ARM_ARCH_6M__) || __ARM_ARCH_6M__==0)\r\n\r\n __IAR_FT uint32_t __LDREXW(uint32_t volatile *ptr)\r\n {\r\n return __LDREX((unsigned long *)ptr);\r\n }\r\n\r\n __IAR_FT uint32_t __STREXW(uint32_t value, uint32_t volatile *ptr)\r\n {\r\n return __STREX(value, (unsigned long *)ptr);\r\n }\r\n #endif\r\n\r\n\r\n /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n #if (__CORTEX_M >= 0x03)\r\n\r\n __IAR_FT uint32_t __RRX(uint32_t value)\r\n {\r\n uint32_t result;\r\n __ASM(\"RRX %0, %1\" : \"=r\"(result) : \"r\" (value) : \"cc\");\r\n return(result);\r\n }\r\n\r\n __IAR_FT void __set_BASEPRI_MAX(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_MAX,%0\"::\"r\" (value));\r\n }\r\n\r\n\r\n #define __enable_fault_irq __enable_fiq\r\n #define __disable_fault_irq __disable_fiq\r\n\r\n\r\n #endif /* (__CORTEX_M >= 0x03) */\r\n\r\n __IAR_FT uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n {\r\n return (op1 >> op2) | (op1 << ((sizeof(op1)*8)-op2));\r\n }\r\n\r\n #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n __IAR_FT uint32_t __get_MSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,MSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_MSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR MSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __get_PSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_PSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_CONTROL_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,CONTROL_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_CONTROL_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR CONTROL_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_SP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,SP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n __IAR_FT void __TZ_set_SP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR SP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PRIMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PRIMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PRIMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PRIMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_BASEPRI_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,BASEPRI_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_BASEPRI_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_FAULTMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,FAULTMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_FAULTMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR FAULTMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM_NS\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSPLIM_NS(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM_NS,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSPLIM_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSPLIM_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSPLIM_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n #endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#endif /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n#define __BKPT(value) __asm volatile (\"BKPT %0\" : : \"i\"(value))\r\n\r\n#if __IAR_M0_FAMILY\r\n __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n {\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n {\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n }\r\n#endif\r\n\r\n#if (__CORTEX_M >= 0x03) /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n\r\n __IAR_FT uint8_t __LDRBT(volatile uint8_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRBT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDRHT(volatile uint16_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRHT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDRT(volatile uint32_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STRBT(uint8_t value, volatile uint8_t *addr)\r\n {\r\n __ASM(\"STRBT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRHT(uint16_t value, volatile uint16_t *addr)\r\n {\r\n __ASM(\"STRHT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRT(uint32_t value, volatile uint32_t *addr)\r\n {\r\n __ASM(\"STRT %1, [%0]\" : : \"r\" (addr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n#endif /* (__CORTEX_M >= 0x03) */\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n\r\n __IAR_FT uint8_t __LDAB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDA(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDA %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n __ASM volatile (\"STLB %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n __ASM volatile (\"STLH %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STL(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n __ASM volatile (\"STL %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDAEX(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEX %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXB %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXH %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEX %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n#endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#undef __IAR_FT\r\n#undef __IAR_M0_FAMILY\r\n#undef __ICCARM_V8\r\n\r\n#pragma diag_default=Pe940\r\n#pragma diag_default=Pe177\r\n\r\n#endif /* __CMSIS_ICCARM_H__ */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/cmsis_version.h", "content": "/**************************************************************************//**\r\n * @file cmsis_version.h\r\n * @brief CMSIS Core(M) Version definitions\r\n * @version V5.0.3\r\n * @date 24. June 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 ARM Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CMSIS_VERSION_H\r\n#define __CMSIS_VERSION_H\r\n\r\n/* CMSIS Version definitions */\r\n#define __CM_CMSIS_VERSION_MAIN ( 5U) /*!< [31:16] CMSIS Core(M) main version */\r\n#define __CM_CMSIS_VERSION_SUB ( 3U) /*!< [15:0] CMSIS Core(M) sub version */\r\n#define __CM_CMSIS_VERSION ((__CM_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM_CMSIS_VERSION_SUB ) /*!< CMSIS Core(M) version number */\r\n#endif\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_armv81mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv81mml.h\r\n * @brief CMSIS Armv8.1-M Mainline Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 15. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV81MML_H_GENERIC\r\n#define __CORE_ARMV81MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMV81MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n#define __ARM_ARCH_8M_MAIN__ 1 // patching for now\r\n/* CMSIS ARMV81MML definitions */\r\n#define __ARMv81MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv81MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv81MML_CMSIS_VERSION ((__ARMv81MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv81MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n \r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV81MML_H_DEPENDANT\r\n#define __CORE_ARMV81MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv81MML_REV\r\n #define __ARMv81MML_REV 0x0000U\r\n #warning \"__ARMv81MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv81MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0U /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY_Pos*/) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0U /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY_Pos*/) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_MajorType_Pos 4U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n#define TPI_DEVTYPE_SubType_Pos 0U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_PXN_Pos 4U /*!< MPU RLAR: PXN Position */\r\n#define MPU_RLAR_PXN_Msk (0x1UL << MPU_RLAR_PXN_Pos) /*!< MPU RLAR: PXN Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_armv8mbl.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mbl.h\r\n * @brief CMSIS Armv8-M Baseline Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MBL_H_GENERIC\r\n#define __CORE_ARMV8MBL_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MBL\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __ARMv8MBL_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MBL_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MBL_CMSIS_VERSION ((__ARMv8MBL_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MBL_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M ( 2U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MBL_H_DEPENDANT\r\n#define __CORE_ARMV8MBL_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MBL_REV\r\n #define __ARMv8MBL_REV 0x0000U\r\n #warning \"__ARMv8MBL_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MBL */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_armv8mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mml.h\r\n * @brief CMSIS Armv8-M Mainline Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. September 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MML_H_GENERIC\r\n#define __CORE_ARMV8MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS Armv8MML definitions */\r\n#define __ARMv8MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MML_CMSIS_VERSION ((__ARMv8MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MML_H_DEPENDANT\r\n#define __CORE_ARMV8MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MML_REV\r\n #define __ARMv8MML_REV 0x0000U\r\n #warning \"__ARMv8MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm0.h", "content": "/**************************************************************************//**\r\n * @file core_cm0.h\r\n * @brief CMSIS Cortex-M0 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0_H_GENERIC\r\n#define __CORE_CM0_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M0\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0 definitions */\r\n#define __CM0_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0_CMSIS_VERSION ((__CM0_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0_H_DEPENDANT\r\n#define __CORE_CM0_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0_REV\r\n #define __CM0_REV 0x0000U\r\n #warning \"__CM0_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M0 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = 0x0U;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = 0x0U;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm0plus.h", "content": "/**************************************************************************//**\r\n * @file core_cm0plus.h\r\n * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0PLUS_H_GENERIC\r\n#define __CORE_CM0PLUS_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex-M0+\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0+ definitions */\r\n#define __CM0PLUS_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0PLUS_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0PLUS_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0PLUS_H_DEPENDANT\r\n#define __CORE_CM0PLUS_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0PLUS_REV\r\n #define __CM0PLUS_REV 0x0000U\r\n #warning \"__CM0PLUS_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex-M0+ */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 8U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0+ header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0+ */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0+ does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm1.h", "content": "/**************************************************************************//**\r\n * @file core_cm1.h\r\n * @brief CMSIS Cortex-M1 Core Peripheral Access Layer Header File\r\n * @version V1.0.1\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM1_H_GENERIC\r\n#define __CORE_CM1_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M1\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM1 definitions */\r\n#define __CM1_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM1_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM1_CMSIS_VERSION ((__CM1_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM1_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (1U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM1_H_DEPENDANT\r\n#define __CORE_CM1_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM1_REV\r\n #define __CM1_REV 0x0100U\r\n #warning \"__CM1_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M1 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Pos 4U /*!< ACTLR: Instruction TCM Upper Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Msk (1UL << SCnSCB_ACTLR_ITCMUAEN_Pos) /*!< ACTLR: Instruction TCM Upper Alias Enable Mask */\r\n\r\n#define SCnSCB_ACTLR_ITCMLAEN_Pos 3U /*!< ACTLR: Instruction TCM Lower Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMLAEN_Msk (1UL << SCnSCB_ACTLR_ITCMLAEN_Pos) /*!< ACTLR: Instruction TCM Lower Alias Enable Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M1 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M1 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M1 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M1 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm23.h", "content": "/**************************************************************************//**\r\n * @file core_cm23.h\r\n * @brief CMSIS Cortex-M23 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM23_H_GENERIC\r\n#define __CORE_CM23_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M23\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __CM23_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM23_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM23_CMSIS_VERSION ((__CM23_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM23_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (23U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM23_H_DEPENDANT\r\n#define __CORE_CM23_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM23_REV\r\n #define __CM23_REV 0x0000U\r\n #warning \"__CM23_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M23 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for Cortex-M23 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for Cortex-M23 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\t\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm3.h", "content": "/**************************************************************************//**\r\n * @file core_cm3.h\r\n * @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM3_H_GENERIC\r\n#define __CORE_CM3_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M3\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM3 definitions */\r\n#define __CM3_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM3_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM3_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (3U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM3_H_DEPENDANT\r\n#define __CORE_CM3_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM3_REV\r\n #define __CM3_REV 0x0200U\r\n #warning \"__CM3_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M3 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV < 0x0201U) /* core r2p1 */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#else\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n#else\r\n uint32_t RESERVED1[1U];\r\n#endif\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n#endif\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm33.h", "content": "/**************************************************************************//**\r\n * @file core_cm33.h\r\n * @brief CMSIS Cortex-M33 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM33_H_GENERIC\r\n#define __CORE_CM33_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M33\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM33 definitions */\r\n#define __CM33_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM33_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM33_CMSIS_VERSION ((__CM33_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM33_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (33U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM33_H_DEPENDANT\r\n#define __CORE_CM33_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM33_REV\r\n #define __CM33_REV 0x0000U\r\n #warning \"__CM33_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M33 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm35p.h", "content": "/**************************************************************************//**\r\n * @file core_cm35p.h\r\n * @brief CMSIS Cortex-M35P Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM35P_H_GENERIC\r\n#define __CORE_CM35P_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M35P\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM35P definitions */\r\n#define __CM35P_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM35P_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM35P_CMSIS_VERSION ((__CM35P_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM35P_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (35U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM35P_H_DEPENDANT\r\n#define __CORE_CM35P_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM35P_REV\r\n #define __CM35P_REV 0x0000U\r\n #warning \"__CM35P_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M35P */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm4.h", "content": "/**************************************************************************//**\r\n * @file core_cm4.h\r\n * @brief CMSIS Cortex-M4 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM4_H_GENERIC\r\n#define __CORE_CM4_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M4\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM4 definitions */\r\n#define __CM4_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM4_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM4_CMSIS_VERSION ((__CM4_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM4_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (4U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM4_H_DEPENDANT\r\n#define __CORE_CM4_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM4_REV\r\n #define __CM4_REV 0x0000U\r\n #warning \"__CM4_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M4 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M4 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_cm7.h", "content": "/**************************************************************************//**\r\n * @file core_cm7.h\r\n * @brief CMSIS Cortex-M7 Core Peripheral Access Layer Header File\r\n * @version V5.1.1\r\n * @date 28. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM7_H_GENERIC\r\n#define __CORE_CM7_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M7\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM7 definitions */\r\n#define __CM7_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM7_CMSIS_VERSION_SUB ( __CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM7_CMSIS_VERSION ((__CM7_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM7_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (7U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM7_H_DEPENDANT\r\n#define __CORE_CM7_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM7_REV\r\n #define __CM7_REV 0x0000U\r\n #warning \"__CM7_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ICACHE_PRESENT\r\n #define __ICACHE_PRESENT 0U\r\n #warning \"__ICACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DCACHE_PRESENT\r\n #define __DCACHE_PRESENT 0U\r\n #warning \"__DCACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DTCM_PRESENT\r\n #define __DTCM_PRESENT 0U\r\n #warning \"__DTCM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M7 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_AFR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED3[93U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: Branch prediction enable bit Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: Branch prediction enable bit Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: Instruction cache enable bit Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: Instruction cache enable bit Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: Cache enable bit Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: Cache enable bit Mask */\r\n\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISDYNADD_Pos 26U /*!< ACTLR: DISDYNADD Position */\r\n#define SCnSCB_ACTLR_DISDYNADD_Msk (1UL << SCnSCB_ACTLR_DISDYNADD_Pos) /*!< ACTLR: DISDYNADD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISISSCH1_Pos 21U /*!< ACTLR: DISISSCH1 Position */\r\n#define SCnSCB_ACTLR_DISISSCH1_Msk (0x1FUL << SCnSCB_ACTLR_DISISSCH1_Pos) /*!< ACTLR: DISISSCH1 Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDI_Pos 16U /*!< ACTLR: DISDI Position */\r\n#define SCnSCB_ACTLR_DISDI_Msk (0x1FUL << SCnSCB_ACTLR_DISDI_Pos) /*!< ACTLR: DISDI Mask */\r\n\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Pos 15U /*!< ACTLR: DISCRITAXIRUR Position */\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Msk (1UL << SCnSCB_ACTLR_DISCRITAXIRUR_Pos) /*!< ACTLR: DISCRITAXIRUR Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Pos 14U /*!< ACTLR: DISBTACALLOC Position */\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Msk (1UL << SCnSCB_ACTLR_DISBTACALLOC_Pos) /*!< ACTLR: DISBTACALLOC Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACREAD_Pos 13U /*!< ACTLR: DISBTACREAD Position */\r\n#define SCnSCB_ACTLR_DISBTACREAD_Msk (1UL << SCnSCB_ACTLR_DISBTACREAD_Pos) /*!< ACTLR: DISBTACREAD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Pos 12U /*!< ACTLR: DISITMATBFLUSH Position */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Msk (1UL << SCnSCB_ACTLR_DISITMATBFLUSH_Pos) /*!< ACTLR: DISITMATBFLUSH Mask */\r\n\r\n#define SCnSCB_ACTLR_DISRAMODE_Pos 11U /*!< ACTLR: DISRAMODE Position */\r\n#define SCnSCB_ACTLR_DISRAMODE_Msk (1UL << SCnSCB_ACTLR_DISRAMODE_Pos) /*!< ACTLR: DISRAMODE Mask */\r\n\r\n#define SCnSCB_ACTLR_FPEXCODIS_Pos 10U /*!< ACTLR: FPEXCODIS Position */\r\n#define SCnSCB_ACTLR_FPEXCODIS_Msk (1UL << SCnSCB_ACTLR_FPEXCODIS_Pos) /*!< ACTLR: FPEXCODIS Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED3[981U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( W) Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = SCB->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## Cache functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_CacheFunctions Cache Functions\r\n \\brief Functions that configure Instruction and Data cache.\r\n @{\r\n */\r\n\r\n/* Cache Size ID Register Macros */\r\n#define CCSIDR_WAYS(x) (((x) & SCB_CCSIDR_ASSOCIATIVITY_Msk) >> SCB_CCSIDR_ASSOCIATIVITY_Pos)\r\n#define CCSIDR_SETS(x) (((x) & SCB_CCSIDR_NUMSETS_Msk ) >> SCB_CCSIDR_NUMSETS_Pos )\r\n\r\n#define __SCB_DCACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n#define __SCB_ICACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n\r\n/**\r\n \\brief Enable I-Cache\r\n \\details Turns on I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if (SCB->CCR & SCB_CCR_IC_Msk) return; /* return if ICache is already enabled */\r\n\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n SCB->CCR |= (uint32_t)SCB_CCR_IC_Msk; /* enable I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable I-Cache\r\n \\details Turns off I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_IC_Msk; /* disable I-Cache */\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate I-Cache\r\n \\details Invalidates I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL;\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief I-Cache Invalidate by address\r\n \\details Invalidates I-Cache for the given address.\r\n I-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n I-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] isize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache_by_Addr (void *addr, int32_t isize)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if ( isize > 0 ) {\r\n int32_t op_size = isize + (((uint32_t)addr) & (__SCB_ICACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_ICACHE_LINE_SIZE - 1U) */;\r\n\r\n __DSB();\r\n\r\n do {\r\n SCB->ICIMVAU = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_ICACHE_LINE_SIZE;\r\n op_size -= __SCB_ICACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable D-Cache\r\n \\details Turns on D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n if (SCB->CCR & SCB_CCR_DC_Msk) return; /* return if DCache is already enabled */\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n __DSB();\r\n\r\n SCB->CCR |= (uint32_t)SCB_CCR_DC_Msk; /* enable D-Cache */\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable D-Cache\r\n \\details Turns off D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_DC_Msk; /* disable D-Cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate D-Cache\r\n \\details Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean D-Cache\r\n \\details Cleans D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |\r\n ((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean & Invalidate D-Cache\r\n \\details Cleans and Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Invalidate by address\r\n \\details Invalidates D-Cache for the given address.\r\n D-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache_by_Addr (void *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean by address\r\n \\details Cleans D-Cache for the given address\r\n D-Cache is cleaned starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean and Invalidate by address\r\n \\details Cleans and invalidates D_Cache for the given address\r\n D-Cache is cleaned and invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned and invalidated.\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n/*@} end of CMSIS_Core_CacheFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_sc000.h", "content": "/**************************************************************************//**\r\n * @file core_sc000.h\r\n * @brief CMSIS SC000 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC000_H_GENERIC\r\n#define __CORE_SC000_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC000 definitions */\r\n#define __SC000_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC000_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC000_CMSIS_VERSION ((__SC000_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC000_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (000U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC000_H_DEPENDANT\r\n#define __CORE_SC000_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC000_REV\r\n #define __SC000_REV 0x0000U\r\n #warning \"__SC000_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC000 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n uint32_t RESERVED1[154U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief SC000 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the SC000 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for SC000 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for SC000 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for SC000 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M0 and M0+ do not require the architectural barrier - assume SC000 is the same */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/core_sc300.h", "content": "/**************************************************************************//**\r\n * @file core_sc300.h\r\n * @brief CMSIS SC300 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 31. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC300_H_GENERIC\r\n#define __CORE_SC300_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC3000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC300 definitions */\r\n#define __SC300_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC300_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC300_CMSIS_VERSION ((__SC300_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC300_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (300U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC300_H_DEPENDANT\r\n#define __CORE_SC300_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC300_REV\r\n #define __SC300_REV 0x0000U\r\n #warning \"__SC300_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC300 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED1[129U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/mpu_armv7.h", "content": "/******************************************************************************\r\n * @file mpu_armv7.h\r\n * @brief CMSIS MPU API for Armv7-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n \r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n \r\n#ifndef ARM_MPU_ARMV7_H\r\n#define ARM_MPU_ARMV7_H\r\n\r\n#define ARM_MPU_REGION_SIZE_32B ((uint8_t)0x04U) ///!< MPU Region Size 32 Bytes\r\n#define ARM_MPU_REGION_SIZE_64B ((uint8_t)0x05U) ///!< MPU Region Size 64 Bytes\r\n#define ARM_MPU_REGION_SIZE_128B ((uint8_t)0x06U) ///!< MPU Region Size 128 Bytes\r\n#define ARM_MPU_REGION_SIZE_256B ((uint8_t)0x07U) ///!< MPU Region Size 256 Bytes\r\n#define ARM_MPU_REGION_SIZE_512B ((uint8_t)0x08U) ///!< MPU Region Size 512 Bytes\r\n#define ARM_MPU_REGION_SIZE_1KB ((uint8_t)0x09U) ///!< MPU Region Size 1 KByte\r\n#define ARM_MPU_REGION_SIZE_2KB ((uint8_t)0x0AU) ///!< MPU Region Size 2 KBytes\r\n#define ARM_MPU_REGION_SIZE_4KB ((uint8_t)0x0BU) ///!< MPU Region Size 4 KBytes\r\n#define ARM_MPU_REGION_SIZE_8KB ((uint8_t)0x0CU) ///!< MPU Region Size 8 KBytes\r\n#define ARM_MPU_REGION_SIZE_16KB ((uint8_t)0x0DU) ///!< MPU Region Size 16 KBytes\r\n#define ARM_MPU_REGION_SIZE_32KB ((uint8_t)0x0EU) ///!< MPU Region Size 32 KBytes\r\n#define ARM_MPU_REGION_SIZE_64KB ((uint8_t)0x0FU) ///!< MPU Region Size 64 KBytes\r\n#define ARM_MPU_REGION_SIZE_128KB ((uint8_t)0x10U) ///!< MPU Region Size 128 KBytes\r\n#define ARM_MPU_REGION_SIZE_256KB ((uint8_t)0x11U) ///!< MPU Region Size 256 KBytes\r\n#define ARM_MPU_REGION_SIZE_512KB ((uint8_t)0x12U) ///!< MPU Region Size 512 KBytes\r\n#define ARM_MPU_REGION_SIZE_1MB ((uint8_t)0x13U) ///!< MPU Region Size 1 MByte\r\n#define ARM_MPU_REGION_SIZE_2MB ((uint8_t)0x14U) ///!< MPU Region Size 2 MBytes\r\n#define ARM_MPU_REGION_SIZE_4MB ((uint8_t)0x15U) ///!< MPU Region Size 4 MBytes\r\n#define ARM_MPU_REGION_SIZE_8MB ((uint8_t)0x16U) ///!< MPU Region Size 8 MBytes\r\n#define ARM_MPU_REGION_SIZE_16MB ((uint8_t)0x17U) ///!< MPU Region Size 16 MBytes\r\n#define ARM_MPU_REGION_SIZE_32MB ((uint8_t)0x18U) ///!< MPU Region Size 32 MBytes\r\n#define ARM_MPU_REGION_SIZE_64MB ((uint8_t)0x19U) ///!< MPU Region Size 64 MBytes\r\n#define ARM_MPU_REGION_SIZE_128MB ((uint8_t)0x1AU) ///!< MPU Region Size 128 MBytes\r\n#define ARM_MPU_REGION_SIZE_256MB ((uint8_t)0x1BU) ///!< MPU Region Size 256 MBytes\r\n#define ARM_MPU_REGION_SIZE_512MB ((uint8_t)0x1CU) ///!< MPU Region Size 512 MBytes\r\n#define ARM_MPU_REGION_SIZE_1GB ((uint8_t)0x1DU) ///!< MPU Region Size 1 GByte\r\n#define ARM_MPU_REGION_SIZE_2GB ((uint8_t)0x1EU) ///!< MPU Region Size 2 GBytes\r\n#define ARM_MPU_REGION_SIZE_4GB ((uint8_t)0x1FU) ///!< MPU Region Size 4 GBytes\r\n\r\n#define ARM_MPU_AP_NONE 0U ///!< MPU Access Permission no access\r\n#define ARM_MPU_AP_PRIV 1U ///!< MPU Access Permission privileged access only\r\n#define ARM_MPU_AP_URO 2U ///!< MPU Access Permission unprivileged access read-only\r\n#define ARM_MPU_AP_FULL 3U ///!< MPU Access Permission full access\r\n#define ARM_MPU_AP_PRO 5U ///!< MPU Access Permission privileged access read-only\r\n#define ARM_MPU_AP_RO 6U ///!< MPU Access Permission read-only access\r\n\r\n/** MPU Region Base Address Register Value\r\n*\r\n* \\param Region The region to be configured, number 0 to 15.\r\n* \\param BaseAddress The base address for the region.\r\n*/\r\n#define ARM_MPU_RBAR(Region, BaseAddress) \\\r\n (((BaseAddress) & MPU_RBAR_ADDR_Msk) | \\\r\n ((Region) & MPU_RBAR_REGION_Msk) | \\\r\n (MPU_RBAR_VALID_Msk))\r\n\r\n/**\r\n* MPU Memory Access Attributes\r\n* \r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n*/ \r\n#define ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable) \\\r\n ((((TypeExtField) << MPU_RASR_TEX_Pos) & MPU_RASR_TEX_Msk) | \\\r\n (((IsShareable) << MPU_RASR_S_Pos) & MPU_RASR_S_Msk) | \\\r\n (((IsCacheable) << MPU_RASR_C_Pos) & MPU_RASR_C_Msk) | \\\r\n (((IsBufferable) << MPU_RASR_B_Pos) & MPU_RASR_B_Msk))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param AccessAttributes Memory access attribution, see \\ref ARM_MPU_ACCESS_.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/\r\n#define ARM_MPU_RASR_EX(DisableExec, AccessPermission, AccessAttributes, SubRegionDisable, Size) \\\r\n ((((DisableExec) << MPU_RASR_XN_Pos) & MPU_RASR_XN_Msk) | \\\r\n (((AccessPermission) << MPU_RASR_AP_Pos) & MPU_RASR_AP_Msk) | \\\r\n (((AccessAttributes) & (MPU_RASR_TEX_Msk | MPU_RASR_S_Msk | MPU_RASR_C_Msk | MPU_RASR_B_Msk))) | \\\r\n (((SubRegionDisable) << MPU_RASR_SRD_Pos) & MPU_RASR_SRD_Msk) | \\\r\n (((Size) << MPU_RASR_SIZE_Pos) & MPU_RASR_SIZE_Msk) | \\\r\n (((MPU_RASR_ENABLE_Msk))))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/ \r\n#define ARM_MPU_RASR(DisableExec, AccessPermission, TypeExtField, IsShareable, IsCacheable, IsBufferable, SubRegionDisable, Size) \\\r\n ARM_MPU_RASR_EX(DisableExec, AccessPermission, ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable), SubRegionDisable, Size)\r\n\r\n/**\r\n* MPU Memory Access Attribute for strongly ordered memory.\r\n* - TEX: 000b\r\n* - Shareable\r\n* - Non-cacheable\r\n* - Non-bufferable\r\n*/ \r\n#define ARM_MPU_ACCESS_ORDERED ARM_MPU_ACCESS_(0U, 1U, 0U, 0U)\r\n\r\n/**\r\n* MPU Memory Access Attribute for device memory.\r\n* - TEX: 000b (if shareable) or 010b (if non-shareable)\r\n* - Shareable or non-shareable\r\n* - Non-cacheable\r\n* - Bufferable (if shareable) or non-bufferable (if non-shareable)\r\n*\r\n* \\param IsShareable Configures the device memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_DEVICE(IsShareable) ((IsShareable) ? ARM_MPU_ACCESS_(0U, 1U, 0U, 1U) : ARM_MPU_ACCESS_(2U, 0U, 0U, 0U))\r\n\r\n/**\r\n* MPU Memory Access Attribute for normal memory.\r\n* - TEX: 1BBb (reflecting outer cacheability rules)\r\n* - Shareable or non-shareable\r\n* - Cacheable or non-cacheable (reflecting inner cacheability rules)\r\n* - Bufferable or non-bufferable (reflecting inner cacheability rules)\r\n*\r\n* \\param OuterCp Configures the outer cache policy.\r\n* \\param InnerCp Configures the inner cache policy.\r\n* \\param IsShareable Configures the memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_NORMAL(OuterCp, InnerCp, IsShareable) ARM_MPU_ACCESS_((4U | (OuterCp)), IsShareable, ((InnerCp) & 2U), ((InnerCp) & 1U))\r\n\r\n/**\r\n* MPU Memory Access Attribute non-cacheable policy.\r\n*/\r\n#define ARM_MPU_CACHEP_NOCACHE 0U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, write and read allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_WRA 1U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-through, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WT_NWA 2U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_NWA 3U\r\n\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; //!< The region base address register value (RBAR)\r\n uint32_t RASR; //!< The region attribute and size register value (RASR) \\ref MPU_RASR\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RASR = 0U;\r\n}\r\n\r\n/** Configure an MPU region.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(uint32_t rnr, uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n while (cnt > MPU_TYPE_RALIASES) {\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), MPU_TYPE_RALIASES*rowWordSize);\r\n table += MPU_TYPE_RALIASES;\r\n cnt -= MPU_TYPE_RALIASES;\r\n }\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), cnt*rowWordSize);\r\n}\r\n\r\n#endif\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/mpu_armv8.h", "content": "/******************************************************************************\r\n * @file mpu_armv8.h\r\n * @brief CMSIS MPU API for Armv8-M and Armv8.1-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef ARM_MPU_ARMV8_H\r\n#define ARM_MPU_ARMV8_H\r\n\r\n/** \\brief Attribute for device memory (outer only) */\r\n#define ARM_MPU_ATTR_DEVICE ( 0U )\r\n\r\n/** \\brief Attribute for non-cacheable, normal memory */\r\n#define ARM_MPU_ATTR_NON_CACHEABLE ( 4U )\r\n\r\n/** \\brief Attribute for normal memory (outer and inner)\r\n* \\param NT Non-Transient: Set to 1 for non-transient data.\r\n* \\param WB Write-Back: Set to 1 to use write-back update policy.\r\n* \\param RA Read Allocation: Set to 1 to use cache allocation on read miss.\r\n* \\param WA Write Allocation: Set to 1 to use cache allocation on write miss.\r\n*/\r\n#define ARM_MPU_ATTR_MEMORY_(NT, WB, RA, WA) \\\r\n (((NT & 1U) << 3U) | ((WB & 1U) << 2U) | ((RA & 1U) << 1U) | (WA & 1U))\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, non Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRnE (0U)\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRE (1U)\r\n\r\n/** \\brief Device memory type non Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGRE (2U)\r\n\r\n/** \\brief Device memory type Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_GRE (3U)\r\n\r\n/** \\brief Memory Attribute\r\n* \\param O Outer memory attributes\r\n* \\param I O == ARM_MPU_ATTR_DEVICE: Device memory attributes, else: Inner memory attributes\r\n*/\r\n#define ARM_MPU_ATTR(O, I) (((O & 0xFU) << 4U) | (((O & 0xFU) != 0U) ? (I & 0xFU) : ((I & 0x3U) << 2U)))\r\n\r\n/** \\brief Normal memory non-shareable */\r\n#define ARM_MPU_SH_NON (0U)\r\n\r\n/** \\brief Normal memory outer shareable */\r\n#define ARM_MPU_SH_OUTER (2U)\r\n\r\n/** \\brief Normal memory inner shareable */\r\n#define ARM_MPU_SH_INNER (3U)\r\n\r\n/** \\brief Memory access permissions\r\n* \\param RO Read-Only: Set to 1 for read-only memory.\r\n* \\param NP Non-Privileged: Set to 1 for non-privileged memory.\r\n*/\r\n#define ARM_MPU_AP_(RO, NP) (((RO & 1U) << 1U) | (NP & 1U))\r\n\r\n/** \\brief Region Base Address Register value\r\n* \\param BASE The base address bits [31:5] of a memory region. The value is zero extended. Effective address gets 32 byte aligned.\r\n* \\param SH Defines the Shareability domain for this memory region.\r\n* \\param RO Read-Only: Set to 1 for a read-only memory region.\r\n* \\param NP Non-Privileged: Set to 1 for a non-privileged memory region.\r\n* \\oaram XN eXecute Never: Set to 1 for a non-executable memory region.\r\n*/\r\n#define ARM_MPU_RBAR(BASE, SH, RO, NP, XN) \\\r\n ((BASE & MPU_RBAR_BASE_Msk) | \\\r\n ((SH << MPU_RBAR_SH_Pos) & MPU_RBAR_SH_Msk) | \\\r\n ((ARM_MPU_AP_(RO, NP) << MPU_RBAR_AP_Pos) & MPU_RBAR_AP_Msk) | \\\r\n ((XN << MPU_RBAR_XN_Pos) & MPU_RBAR_XN_Msk))\r\n\r\n/** \\brief Region Limit Address Register value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR(LIMIT, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n\r\n#if defined(MPU_RLAR_PXN_Pos)\r\n \r\n/** \\brief Region Limit Address Register with PXN value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param PXN Privileged execute never. Defines whether code can be executed from this privileged region.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR_PXN(LIMIT, PXN, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((PXN << MPU_RLAR_PXN_Pos) & MPU_RLAR_PXN_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n \r\n#endif\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; /*!< Region Base Address Register value */\r\n uint32_t RLAR; /*!< Region Limit Address Register value */\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Enable the Non-secure MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable_NS(uint32_t MPU_Control)\r\n{\r\n MPU_NS->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the Non-secure MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable_NS(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU_NS->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n#endif\r\n\r\n/** Set the memory attribute encoding to the given MPU.\r\n* \\param mpu Pointer to the MPU to be configured.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttrEx(MPU_Type* mpu, uint8_t idx, uint8_t attr)\r\n{\r\n const uint8_t reg = idx / 4U;\r\n const uint32_t pos = ((idx % 4U) * 8U);\r\n const uint32_t mask = 0xFFU << pos;\r\n \r\n if (reg >= (sizeof(mpu->MAIR) / sizeof(mpu->MAIR[0]))) {\r\n return; // invalid index\r\n }\r\n \r\n mpu->MAIR[reg] = ((mpu->MAIR[reg] & ~mask) | ((attr << pos) & mask));\r\n}\r\n\r\n/** Set the memory attribute encoding.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU, idx, attr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Set the memory attribute encoding to the Non-secure MPU.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr_NS(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU_NS, idx, attr);\r\n}\r\n#endif\r\n\r\n/** Clear and disable the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegionEx(MPU_Type* mpu, uint32_t rnr)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RLAR = 0U;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n ARM_MPU_ClrRegionEx(MPU, rnr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Clear and disable the given Non-secure MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion_NS(uint32_t rnr)\r\n{ \r\n ARM_MPU_ClrRegionEx(MPU_NS, rnr);\r\n}\r\n#endif\r\n\r\n/** Configure the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(MPU_Type* mpu, uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RBAR = rbar;\r\n mpu->RLAR = rlar;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU, rnr, rbar, rlar);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Configure the given Non-secure MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion_NS(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU_NS, rnr, rbar, rlar); \r\n}\r\n#endif\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table to the given MPU.\r\n* \\param mpu Pointer to the MPU registers to be used.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_LoadEx(MPU_Type* mpu, uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n if (cnt == 1U) {\r\n mpu->RNR = rnr;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR), &(table->RBAR), rowWordSize);\r\n } else {\r\n uint32_t rnrBase = rnr & ~(MPU_TYPE_RALIASES-1U);\r\n uint32_t rnrOffset = rnr % MPU_TYPE_RALIASES;\r\n \r\n mpu->RNR = rnrBase;\r\n while ((rnrOffset + cnt) > MPU_TYPE_RALIASES) {\r\n uint32_t c = MPU_TYPE_RALIASES - rnrOffset;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), c*rowWordSize);\r\n table += c;\r\n cnt -= c;\r\n rnrOffset = 0U;\r\n rnrBase += MPU_TYPE_RALIASES;\r\n mpu->RNR = rnrBase;\r\n }\r\n \r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), cnt*rowWordSize);\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU, rnr, table, cnt);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Load the given number of MPU regions from a table to the Non-secure MPU.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load_NS(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU_NS, rnr, table, cnt);\r\n}\r\n#endif\r\n\r\n#endif\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/Include/tz_context.h", "content": "/******************************************************************************\r\n * @file tz_context.h\r\n * @brief Context Management for Armv8-M TrustZone\r\n * @version V1.0.1\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef TZ_CONTEXT_H\r\n#define TZ_CONTEXT_H\r\n \r\n#include \r\n \r\n#ifndef TZ_MODULEID_T\r\n#define TZ_MODULEID_T\r\n/// \\details Data type that identifies secure software modules called by a process.\r\ntypedef uint32_t TZ_ModuleId_t;\r\n#endif\r\n \r\n/// \\details TZ Memory ID identifies an allocated memory slot.\r\ntypedef uint32_t TZ_MemoryId_t;\r\n \r\n/// Initialize secure context memory system\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_InitContextSystem_S (void);\r\n \r\n/// Allocate context memory for calling secure software modules in TrustZone\r\n/// \\param[in] module identifies software modules called from non-secure mode\r\n/// \\return value != 0 id TrustZone memory slot identifier\r\n/// \\return value 0 no memory available or internal error\r\nTZ_MemoryId_t TZ_AllocModuleContext_S (TZ_ModuleId_t module);\r\n \r\n/// Free context memory that was previously allocated with \\ref TZ_AllocModuleContext_S\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_FreeModuleContext_S (TZ_MemoryId_t id);\r\n \r\n/// Load secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_LoadContext_S (TZ_MemoryId_t id);\r\n \r\n/// Store secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_StoreContext_S (TZ_MemoryId_t id);\r\n \r\n#endif // TZ_CONTEXT_H\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/CMSIS/LICENSE.txt", "content": " Apache License\r\n Version 2.0, January 2004\r\n http://www.apache.org/licenses/\r\n\r\n TERMS AND CONDITIONS FOR USE, REPRODUCTION, AND DISTRIBUTION\r\n\r\n 1. Definitions.\r\n\r\n \"License\" shall mean the terms and conditions for use, reproduction,\r\n and distribution as defined by Sections 1 through 9 of this document.\r\n\r\n \"Licensor\" shall mean the copyright owner or entity authorized by\r\n the copyright owner that is granting the License.\r\n\r\n \"Legal Entity\" shall mean the union of the acting entity and all\r\n other entities that control, are controlled by, or are under common\r\n control with that entity. For the purposes of this definition,\r\n \"control\" means (i) the power, direct or indirect, to cause the\r\n direction or management of such entity, whether by contract or\r\n otherwise, or (ii) ownership of fifty percent (50%) or more of the\r\n outstanding shares, or (iii) beneficial ownership of such entity.\r\n\r\n \"You\" (or \"Your\") shall mean an individual or Legal Entity\r\n exercising permissions granted by this License.\r\n\r\n \"Source\" form shall mean the preferred form for making modifications,\r\n including but not limited to software source code, documentation\r\n source, and configuration files.\r\n\r\n \"Object\" form shall mean any form resulting from mechanical\r\n transformation or translation of a Source form, including but\r\n not limited to compiled object code, generated documentation,\r\n and conversions to other media types.\r\n\r\n \"Work\" shall mean the work of authorship, whether in Source or\r\n Object form, made available under the License, as indicated by a\r\n copyright notice that is included in or attached to the work\r\n (an example is provided in the Appendix below).\r\n\r\n \"Derivative Works\" shall mean any work, whether in Source or Object\r\n form, that is based on (or derived from) the Work and for which the\r\n editorial revisions, annotations, elaborations, or other modifications\r\n represent, as a whole, an original work of authorship. For the purposes\r\n of this License, Derivative Works shall not include works that remain\r\n separable from, or merely link (or bind by name) to the interfaces of,\r\n the Work and Derivative Works thereof.\r\n\r\n \"Contribution\" shall mean any work of authorship, including\r\n the original version of the Work and any modifications or additions\r\n to that Work or Derivative Works thereof, that is intentionally\r\n submitted to Licensor for inclusion in the Work by the copyright owner\r\n or by an individual or Legal Entity authorized to submit on behalf of\r\n the copyright owner. For the purposes of this definition, \"submitted\"\r\n means any form of electronic, verbal, or written communication sent\r\n to the Licensor or its representatives, including but not limited to\r\n communication on electronic mailing lists, source code control systems,\r\n and issue tracking systems that are managed by, or on behalf of, the\r\n Licensor for the purpose of discussing and improving the Work, but\r\n excluding communication that is conspicuously marked or otherwise\r\n designated in writing by the copyright owner as \"Not a Contribution.\"\r\n\r\n \"Contributor\" shall mean Licensor and any individual or Legal Entity\r\n on behalf of whom a Contribution has been received by Licensor and\r\n subsequently incorporated within the Work.\r\n\r\n 2. Grant of Copyright License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n copyright license to reproduce, prepare Derivative Works of,\r\n publicly display, publicly perform, sublicense, and distribute the\r\n Work and such Derivative Works in Source or Object form.\r\n\r\n 3. Grant of Patent License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n (except as stated in this section) patent license to make, have made,\r\n use, offer to sell, sell, import, and otherwise transfer the Work,\r\n where such license applies only to those patent claims licensable\r\n by such Contributor that are necessarily infringed by their\r\n Contribution(s) alone or by combination of their Contribution(s)\r\n with the Work to which such Contribution(s) was submitted. If You\r\n institute patent litigation against any entity (including a\r\n cross-claim or counterclaim in a lawsuit) alleging that the Work\r\n or a Contribution incorporated within the Work constitutes direct\r\n or contributory patent infringement, then any patent licenses\r\n granted to You under this License for that Work shall terminate\r\n as of the date such litigation is filed.\r\n\r\n 4. Redistribution. You may reproduce and distribute copies of the\r\n Work or Derivative Works thereof in any medium, with or without\r\n modifications, and in Source or Object form, provided that You\r\n meet the following conditions:\r\n\r\n (a) You must give any other recipients of the Work or\r\n Derivative Works a copy of this License; and\r\n\r\n (b) You must cause any modified files to carry prominent notices\r\n stating that You changed the files; and\r\n\r\n (c) You must retain, in the Source form of any Derivative Works\r\n that You distribute, all copyright, patent, trademark, and\r\n attribution notices from the Source form of the Work,\r\n excluding those notices that do not pertain to any part of\r\n the Derivative Works; and\r\n\r\n (d) If the Work includes a \"NOTICE\" text file as part of its\r\n distribution, then any Derivative Works that You distribute must\r\n include a readable copy of the attribution notices contained\r\n within such NOTICE file, excluding those notices that do not\r\n pertain to any part of the Derivative Works, in at least one\r\n of the following places: within a NOTICE text file distributed\r\n as part of the Derivative Works; within the Source form or\r\n documentation, if provided along with the Derivative Works; or,\r\n within a display generated by the Derivative Works, if and\r\n wherever such third-party notices normally appear. The contents\r\n of the NOTICE file are for informational purposes only and\r\n do not modify the License. You may add Your own attribution\r\n notices within Derivative Works that You distribute, alongside\r\n or as an addendum to the NOTICE text from the Work, provided\r\n that such additional attribution notices cannot be construed\r\n as modifying the License.\r\n\r\n You may add Your own copyright statement to Your modifications and\r\n may provide additional or different license terms and conditions\r\n for use, reproduction, or distribution of Your modifications, or\r\n for any such Derivative Works as a whole, provided Your use,\r\n reproduction, and distribution of the Work otherwise complies with\r\n the conditions stated in this License.\r\n\r\n 5. Submission of Contributions. Unless You explicitly state otherwise,\r\n any Contribution intentionally submitted for inclusion in the Work\r\n by You to the Licensor shall be under the terms and conditions of\r\n this License, without any additional terms or conditions.\r\n Notwithstanding the above, nothing herein shall supersede or modify\r\n the terms of any separate license agreement you may have executed\r\n with Licensor regarding such Contributions.\r\n\r\n 6. Trademarks. This License does not grant permission to use the trade\r\n names, trademarks, service marks, or product names of the Licensor,\r\n except as required for reasonable and customary use in describing the\r\n origin of the Work and reproducing the content of the NOTICE file.\r\n\r\n 7. Disclaimer of Warranty. Unless required by applicable law or\r\n agreed to in writing, Licensor provides the Work (and each\r\n Contributor provides its Contributions) on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or\r\n implied, including, without limitation, any warranties or conditions\r\n of TITLE, NON-INFRINGEMENT, MERCHANTABILITY, or FITNESS FOR A\r\n PARTICULAR PURPOSE. You are solely responsible for determining the\r\n appropriateness of using or redistributing the Work and assume any\r\n risks associated with Your exercise of permissions under this License.\r\n\r\n 8. Limitation of Liability. In no event and under no legal theory,\r\n whether in tort (including negligence), contract, or otherwise,\r\n unless required by applicable law (such as deliberate and grossly\r\n negligent acts) or agreed to in writing, shall any Contributor be\r\n liable to You for damages, including any direct, indirect, special,\r\n incidental, or consequential damages of any character arising as a\r\n result of this License or out of the use or inability to use the\r\n Work (including but not limited to damages for loss of goodwill,\r\n work stoppage, computer failure or malfunction, or any and all\r\n other commercial damages or losses), even if such Contributor\r\n has been advised of the possibility of such damages.\r\n\r\n 9. Accepting Warranty or Additional Liability. While redistributing\r\n the Work or Derivative Works thereof, You may choose to offer,\r\n and charge a fee for, acceptance of support, warranty, indemnity,\r\n or other liability obligations and/or rights consistent with this\r\n License. However, in accepting such obligations, You may act only\r\n on Your own behalf and on Your sole responsibility, not on behalf\r\n of any other Contributor, and only if You agree to indemnify,\r\n defend, and hold each Contributor harmless for any liability\r\n incurred by, or claims asserted against, such Contributor by reason\r\n of your accepting any such warranty or additional liability.\r\n\r\n END OF TERMS AND CONDITIONS\r\n\r\n APPENDIX: How to apply the Apache License to your work.\r\n\r\n To apply the Apache License to your work, attach the following\r\n boilerplate notice, with the fields enclosed by brackets \"{}\"\r\n replaced with your own identifying information. (Don't include\r\n the brackets!) The text should be enclosed in the appropriate\r\n comment syntax for the file format. We also recommend that a\r\n file or class name and description of purpose be included on the\r\n same \"printed page\" as the copyright notice for easier\r\n identification within third-party archives.\r\n\r\n Copyright {yyyy} {name of copyright owner}\r\n\r\n Licensed under the Apache License, Version 2.0 (the \"License\");\r\n you may not use this file except in compliance with the License.\r\n You may obtain a copy of the License at\r\n\r\n http://www.apache.org/licenses/LICENSE-2.0\r\n\r\n Unless required by applicable law or agreed to in writing, software\r\n distributed under the License is distributed on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n See the License for the specific language governing permissions and\r\n limitations under the License.\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32_hal_legacy.h\r\n * @author MCD Application Team\r\n * @brief This file contains aliases definition for the STM32Cube HAL constants\r\n * macros and functions maintained for legacy purpose.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2021 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32_HAL_LEGACY\r\n#define STM32_HAL_LEGACY\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Defines HAL CRYP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_FLAG_RDERR CRYP_FLAG_RDERR\r\n#define AES_FLAG_WRERR CRYP_FLAG_WRERR\r\n#define AES_CLEARFLAG_CCF CRYP_CLEARFLAG_CCF\r\n#define AES_CLEARFLAG_RDERR CRYP_CLEARFLAG_RDERR\r\n#define AES_CLEARFLAG_WRERR CRYP_CLEARFLAG_WRERR\r\n#if defined(STM32H7) || defined(STM32MP1)\r\n#define CRYP_DATATYPE_32B CRYP_NO_SWAP\r\n#define CRYP_DATATYPE_16B CRYP_HALFWORD_SWAP\r\n#define CRYP_DATATYPE_8B CRYP_BYTE_SWAP\r\n#define CRYP_DATATYPE_1B CRYP_BIT_SWAP\r\n#endif /* STM32H7 || STM32MP1 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ADC_Aliased_Defines HAL ADC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define ADC_RESOLUTION12b ADC_RESOLUTION_12B\r\n#define ADC_RESOLUTION10b ADC_RESOLUTION_10B\r\n#define ADC_RESOLUTION8b ADC_RESOLUTION_8B\r\n#define ADC_RESOLUTION6b ADC_RESOLUTION_6B\r\n#define OVR_DATA_OVERWRITTEN ADC_OVR_DATA_OVERWRITTEN\r\n#define OVR_DATA_PRESERVED ADC_OVR_DATA_PRESERVED\r\n#define EOC_SINGLE_CONV ADC_EOC_SINGLE_CONV\r\n#define EOC_SEQ_CONV ADC_EOC_SEQ_CONV\r\n#define EOC_SINGLE_SEQ_CONV ADC_EOC_SINGLE_SEQ_CONV\r\n#define REGULAR_GROUP ADC_REGULAR_GROUP\r\n#define INJECTED_GROUP ADC_INJECTED_GROUP\r\n#define REGULAR_INJECTED_GROUP ADC_REGULAR_INJECTED_GROUP\r\n#define AWD_EVENT ADC_AWD_EVENT\r\n#define AWD1_EVENT ADC_AWD1_EVENT\r\n#define AWD2_EVENT ADC_AWD2_EVENT\r\n#define AWD3_EVENT ADC_AWD3_EVENT\r\n#define OVR_EVENT ADC_OVR_EVENT\r\n#define JQOVF_EVENT ADC_JQOVF_EVENT\r\n#define ALL_CHANNELS ADC_ALL_CHANNELS\r\n#define REGULAR_CHANNELS ADC_REGULAR_CHANNELS\r\n#define INJECTED_CHANNELS ADC_INJECTED_CHANNELS\r\n#define SYSCFG_FLAG_SENSOR_ADC ADC_FLAG_SENSOR\r\n#define SYSCFG_FLAG_VREF_ADC ADC_FLAG_VREFINT\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV1 ADC_CLOCK_SYNC_PCLK_DIV1\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV2 ADC_CLOCK_SYNC_PCLK_DIV2\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV4 ADC_CLOCK_SYNC_PCLK_DIV4\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV6 ADC_CLOCK_SYNC_PCLK_DIV6\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV8 ADC_CLOCK_SYNC_PCLK_DIV8\r\n#define ADC_EXTERNALTRIG0_T6_TRGO ADC_EXTERNALTRIGCONV_T6_TRGO\r\n#define ADC_EXTERNALTRIG1_T21_CC2 ADC_EXTERNALTRIGCONV_T21_CC2\r\n#define ADC_EXTERNALTRIG2_T2_TRGO ADC_EXTERNALTRIGCONV_T2_TRGO\r\n#define ADC_EXTERNALTRIG3_T2_CC4 ADC_EXTERNALTRIGCONV_T2_CC4\r\n#define ADC_EXTERNALTRIG4_T22_TRGO ADC_EXTERNALTRIGCONV_T22_TRGO\r\n#define ADC_EXTERNALTRIG7_EXT_IT11 ADC_EXTERNALTRIGCONV_EXT_IT11\r\n#define ADC_CLOCK_ASYNC ADC_CLOCK_ASYNC_DIV1\r\n#define ADC_EXTERNALTRIG_EDGE_NONE ADC_EXTERNALTRIGCONVEDGE_NONE\r\n#define ADC_EXTERNALTRIG_EDGE_RISING ADC_EXTERNALTRIGCONVEDGE_RISING\r\n#define ADC_EXTERNALTRIG_EDGE_FALLING ADC_EXTERNALTRIGCONVEDGE_FALLING\r\n#define ADC_EXTERNALTRIG_EDGE_RISINGFALLING ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING\r\n#define ADC_SAMPLETIME_2CYCLE_5 ADC_SAMPLETIME_2CYCLES_5\r\n\r\n#define HAL_ADC_STATE_BUSY_REG HAL_ADC_STATE_REG_BUSY\r\n#define HAL_ADC_STATE_BUSY_INJ HAL_ADC_STATE_INJ_BUSY\r\n#define HAL_ADC_STATE_EOC_REG HAL_ADC_STATE_REG_EOC\r\n#define HAL_ADC_STATE_EOC_INJ HAL_ADC_STATE_INJ_EOC\r\n#define HAL_ADC_STATE_ERROR HAL_ADC_STATE_ERROR_INTERNAL\r\n#define HAL_ADC_STATE_BUSY HAL_ADC_STATE_BUSY_INTERNAL\r\n#define HAL_ADC_STATE_AWD HAL_ADC_STATE_AWD1\r\n\r\n#if defined(STM32H7)\r\n#define ADC_CHANNEL_VBAT_DIV4 ADC_CHANNEL_VBAT\r\n#endif /* STM32H7 */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CEC_Aliased_Defines HAL CEC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_CEC_GET_IT __HAL_CEC_GET_FLAG\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Defines HAL COMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define COMP_WINDOWMODE_DISABLED COMP_WINDOWMODE_DISABLE\r\n#define COMP_WINDOWMODE_ENABLED COMP_WINDOWMODE_ENABLE\r\n#define COMP_EXTI_LINE_COMP1_EVENT COMP_EXTI_LINE_COMP1\r\n#define COMP_EXTI_LINE_COMP2_EVENT COMP_EXTI_LINE_COMP2\r\n#define COMP_EXTI_LINE_COMP3_EVENT COMP_EXTI_LINE_COMP3\r\n#define COMP_EXTI_LINE_COMP4_EVENT COMP_EXTI_LINE_COMP4\r\n#define COMP_EXTI_LINE_COMP5_EVENT COMP_EXTI_LINE_COMP5\r\n#define COMP_EXTI_LINE_COMP6_EVENT COMP_EXTI_LINE_COMP6\r\n#define COMP_EXTI_LINE_COMP7_EVENT COMP_EXTI_LINE_COMP7\r\n#if defined(STM32L0)\r\n#define COMP_LPTIMCONNECTION_ENABLED ((uint32_t)0x00000003U) /*!< COMPX output generic naming: connected to LPTIM \r\n input 1 for COMP1, LPTIM input 2 for COMP2 */\r\n#endif\r\n#define COMP_OUTPUT_COMP6TIM2OCREFCLR COMP_OUTPUT_COMP6_TIM2OCREFCLR\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define COMP_OUTPUT_TIM3IC1 COMP_OUTPUT_COMP1_TIM3IC1\r\n#define COMP_OUTPUT_TIM3OCREFCLR COMP_OUTPUT_COMP1_TIM3OCREFCLR\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n#define COMP_WINDOWMODE_ENABLE COMP_WINDOWMODE_COMP1_INPUT_PLUS_COMMON\r\n\r\n#define COMP_NONINVERTINGINPUT_IO1 COMP_INPUT_PLUS_IO1\r\n#define COMP_NONINVERTINGINPUT_IO2 COMP_INPUT_PLUS_IO2\r\n#define COMP_NONINVERTINGINPUT_IO3 COMP_INPUT_PLUS_IO3\r\n#define COMP_NONINVERTINGINPUT_IO4 COMP_INPUT_PLUS_IO4\r\n#define COMP_NONINVERTINGINPUT_IO5 COMP_INPUT_PLUS_IO5\r\n#define COMP_NONINVERTINGINPUT_IO6 COMP_INPUT_PLUS_IO6\r\n\r\n#define COMP_INVERTINGINPUT_1_4VREFINT COMP_INPUT_MINUS_1_4VREFINT\r\n#define COMP_INVERTINGINPUT_1_2VREFINT COMP_INPUT_MINUS_1_2VREFINT\r\n#define COMP_INVERTINGINPUT_3_4VREFINT COMP_INPUT_MINUS_3_4VREFINT\r\n#define COMP_INVERTINGINPUT_VREFINT COMP_INPUT_MINUS_VREFINT\r\n#define COMP_INVERTINGINPUT_DAC1_CH1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC1_CH2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_DAC1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO1 COMP_INPUT_MINUS_IO1\r\n#if defined(STM32L0)\r\n/* Issue fixed on STM32L0 COMP driver: only 2 dedicated IO (IO1 and IO2), */\r\n/* IO2 was wrongly assigned to IO shared with DAC and IO3 was corresponding */\r\n/* to the second dedicated IO (only for COMP2). */\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO2\r\n#else\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_IO2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO3\r\n#endif\r\n#define COMP_INVERTINGINPUT_IO4 COMP_INPUT_MINUS_IO4\r\n#define COMP_INVERTINGINPUT_IO5 COMP_INPUT_MINUS_IO5\r\n\r\n#define COMP_OUTPUTLEVEL_LOW COMP_OUTPUT_LEVEL_LOW\r\n#define COMP_OUTPUTLEVEL_HIGH COMP_OUTPUT_LEVEL_HIGH\r\n\r\n/* Note: Literal \"COMP_FLAG_LOCK\" kept for legacy purpose. */\r\n/* To check COMP lock state, use macro \"__HAL_COMP_IS_LOCKED()\". */\r\n#if defined(COMP_CSR_LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_LOCK\r\n#elif defined(COMP_CSR_COMP1LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMP1LOCK\r\n#elif defined(COMP_CSR_COMPxLOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMPxLOCK\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define COMP_BLANKINGSRCE_TIM1OC5 COMP_BLANKINGSRC_TIM1_OC5_COMP1\r\n#define COMP_BLANKINGSRCE_TIM2OC3 COMP_BLANKINGSRC_TIM2_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC3 COMP_BLANKINGSRC_TIM3_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC4 COMP_BLANKINGSRC_TIM3_OC4_COMP2\r\n#define COMP_BLANKINGSRCE_TIM8OC5 COMP_BLANKINGSRC_TIM8_OC5_COMP2\r\n#define COMP_BLANKINGSRCE_TIM15OC1 COMP_BLANKINGSRC_TIM15_OC1_COMP2\r\n#define COMP_BLANKINGSRCE_NONE COMP_BLANKINGSRC_NONE\r\n#endif\r\n\r\n#if defined(STM32L0)\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWSPEED COMP_POWERMODE_ULTRALOWPOWER\r\n#else\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_HIGHSPEED\r\n#define COMP_MODE_MEDIUMSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWPOWER COMP_POWERMODE_LOWPOWER\r\n#define COMP_MODE_ULTRALOWPOWER COMP_POWERMODE_ULTRALOWPOWER\r\n#endif\r\n\r\n#endif\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CORTEX_Aliased_Defines HAL CORTEX Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_CORTEX_SYSTICKCLK_CONFIG HAL_SYSTICK_CLKSourceConfig\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_Aliases CRC API aliases\r\n * @{\r\n */\r\n#define HAL_CRC_Input_Data_Reverse HAL_CRCEx_Input_Data_Reverse /*!< Aliased to HAL_CRCEx_Input_Data_Reverse for \r\n inter STM32 series compatibility */\r\n#define HAL_CRC_Output_Data_Reverse HAL_CRCEx_Output_Data_Reverse /*!< Aliased to HAL_CRCEx_Output_Data_Reverse for \r\n inter STM32 series compatibility */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CRC_Aliased_Defines HAL CRC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define CRC_OUTPUTDATA_INVERSION_DISABLED CRC_OUTPUTDATA_INVERSION_DISABLE\r\n#define CRC_OUTPUTDATA_INVERSION_ENABLED CRC_OUTPUTDATA_INVERSION_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Defines HAL DAC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define DAC1_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC1_CHANNEL_2 DAC_CHANNEL_2\r\n#define DAC2_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC_WAVE_NONE 0x00000000U\r\n#define DAC_WAVE_NOISE DAC_CR_WAVE1_0\r\n#define DAC_WAVE_TRIANGLE DAC_CR_WAVE1_1\r\n#define DAC_WAVEGENERATION_NONE DAC_WAVE_NONE\r\n#define DAC_WAVEGENERATION_NOISE DAC_WAVE_NOISE\r\n#define DAC_WAVEGENERATION_TRIANGLE DAC_WAVE_TRIANGLE\r\n\r\n#if defined(STM32G4) || defined(STM32H7)\r\n#define DAC_CHIPCONNECT_DISABLE DAC_CHIPCONNECT_EXTERNAL\r\n#define DAC_CHIPCONNECT_ENABLE DAC_CHIPCONNECT_INTERNAL\r\n#endif\r\n\r\n\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32G0) || defined(STM32L5) || defined(STM32H7) || \\\r\n defined(STM32F4) || defined(STM32G4)\r\n#define HAL_DAC_MSP_INIT_CB_ID HAL_DAC_MSPINIT_CB_ID\r\n#define HAL_DAC_MSP_DEINIT_CB_ID HAL_DAC_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DMA_Aliased_Defines HAL DMA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_REMAPDMA_ADC_DMA_CH2 DMA_REMAP_ADC_DMA_CH2\r\n#define HAL_REMAPDMA_USART1_TX_DMA_CH4 DMA_REMAP_USART1_TX_DMA_CH4\r\n#define HAL_REMAPDMA_USART1_RX_DMA_CH5 DMA_REMAP_USART1_RX_DMA_CH5\r\n#define HAL_REMAPDMA_TIM16_DMA_CH4 DMA_REMAP_TIM16_DMA_CH4\r\n#define HAL_REMAPDMA_TIM17_DMA_CH2 DMA_REMAP_TIM17_DMA_CH2\r\n#define HAL_REMAPDMA_USART3_DMA_CH32 DMA_REMAP_USART3_DMA_CH32\r\n#define HAL_REMAPDMA_TIM16_DMA_CH6 DMA_REMAP_TIM16_DMA_CH6\r\n#define HAL_REMAPDMA_TIM17_DMA_CH7 DMA_REMAP_TIM17_DMA_CH7\r\n#define HAL_REMAPDMA_SPI2_DMA_CH67 DMA_REMAP_SPI2_DMA_CH67\r\n#define HAL_REMAPDMA_USART2_DMA_CH67 DMA_REMAP_USART2_DMA_CH67\r\n#define HAL_REMAPDMA_I2C1_DMA_CH76 DMA_REMAP_I2C1_DMA_CH76\r\n#define HAL_REMAPDMA_TIM1_DMA_CH6 DMA_REMAP_TIM1_DMA_CH6\r\n#define HAL_REMAPDMA_TIM2_DMA_CH7 DMA_REMAP_TIM2_DMA_CH7\r\n#define HAL_REMAPDMA_TIM3_DMA_CH6 DMA_REMAP_TIM3_DMA_CH6\r\n\r\n#define IS_HAL_REMAPDMA IS_DMA_REMAP\r\n#define __HAL_REMAPDMA_CHANNEL_ENABLE __HAL_DMA_REMAP_CHANNEL_ENABLE\r\n#define __HAL_REMAPDMA_CHANNEL_DISABLE __HAL_DMA_REMAP_CHANNEL_DISABLE\r\n\r\n#if defined(STM32L4)\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI1 HAL_DMAMUX1_REQ_GEN_EXTI1\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI2 HAL_DMAMUX1_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI3 HAL_DMAMUX1_REQ_GEN_EXTI3\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI4 HAL_DMAMUX1_REQ_GEN_EXTI4\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI5 HAL_DMAMUX1_REQ_GEN_EXTI5\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI6 HAL_DMAMUX1_REQ_GEN_EXTI6\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI7 HAL_DMAMUX1_REQ_GEN_EXTI7\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI8 HAL_DMAMUX1_REQ_GEN_EXTI8\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI9 HAL_DMAMUX1_REQ_GEN_EXTI9\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI10 HAL_DMAMUX1_REQ_GEN_EXTI10\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI11 HAL_DMAMUX1_REQ_GEN_EXTI11\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI12 HAL_DMAMUX1_REQ_GEN_EXTI12\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI13 HAL_DMAMUX1_REQ_GEN_EXTI13\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI14 HAL_DMAMUX1_REQ_GEN_EXTI14\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI15 HAL_DMAMUX1_REQ_GEN_EXTI15\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH3_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_TE HAL_DMAMUX1_REQ_GEN_DSI_TE\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_EOT HAL_DMAMUX1_REQ_GEN_DSI_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMA2D_EOT HAL_DMAMUX1_REQ_GEN_DMA2D_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LTDC_IT HAL_DMAMUX1_REQ_GEN_LTDC_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#if defined(STM32L4R5xx) || defined(STM32L4R9xx) || defined(STM32L4R9xx) || defined(STM32L4S5xx) || \\\r\n defined(STM32L4S7xx) || defined(STM32L4S9xx)\r\n#define DMA_REQUEST_DCMI_PSSI DMA_REQUEST_DCMI\r\n#endif\r\n\r\n#endif /* STM32L4 */\r\n\r\n#if defined(STM32G0)\r\n#define DMA_REQUEST_DAC1_CHANNEL1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC1_CHANNEL2 DMA_REQUEST_DAC1_CH2\r\n#define DMA_REQUEST_TIM16_TRIG_COM DMA_REQUEST_TIM16_COM\r\n#define DMA_REQUEST_TIM17_TRIG_COM DMA_REQUEST_TIM17_COM\r\n\r\n#define LL_DMAMUX_REQ_TIM16_TRIG_COM LL_DMAMUX_REQ_TIM16_COM\r\n#define LL_DMAMUX_REQ_TIM17_TRIG_COM LL_DMAMUX_REQ_TIM17_COM\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n\r\n#define DMA_REQUEST_DAC1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC2 DMA_REQUEST_DAC1_CH2\r\n\r\n#define BDMA_REQUEST_LP_UART1_RX BDMA_REQUEST_LPUART1_RX\r\n#define BDMA_REQUEST_LP_UART1_TX BDMA_REQUEST_LPUART1_TX\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX1_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_TIM12_TRGO HAL_DMAMUX1_REQ_GEN_TIM12_TRGO\r\n\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH0_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH0_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH1_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH1_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH2_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH2_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH3_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH3_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH4_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH4_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH5_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH5_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH6_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH6_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_RX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_TX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM2_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX2_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM3_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX2_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM4_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM5_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM5_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_WKUP HAL_DMAMUX2_REQ_GEN_I2C4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_WKUP HAL_DMAMUX2_REQ_GEN_SPI6_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP1_OUT HAL_DMAMUX2_REQ_GEN_COMP1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP2_OUT HAL_DMAMUX2_REQ_GEN_COMP2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_RTC_WKUP HAL_DMAMUX2_REQ_GEN_RTC_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI0 HAL_DMAMUX2_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI2 HAL_DMAMUX2_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_IT_EVT HAL_DMAMUX2_REQ_GEN_I2C4_IT_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_IT HAL_DMAMUX2_REQ_GEN_SPI6_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_TX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_RX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_IT HAL_DMAMUX2_REQ_GEN_ADC3_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_AWD1_OUT HAL_DMAMUX2_REQ_GEN_ADC3_AWD1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH0_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH0_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH1_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH1_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM1 DFSDM_FILTER_EXT_TRIG_LPTIM1_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM2 DFSDM_FILTER_EXT_TRIG_LPTIM2_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM3 DFSDM_FILTER_EXT_TRIG_LPTIM3_OUT\r\n\r\n#define DAC_TRIGGER_LP1_OUT DAC_TRIGGER_LPTIM1_OUT\r\n#define DAC_TRIGGER_LP2_OUT DAC_TRIGGER_LPTIM2_OUT\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Defines HAL FLASH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define TYPEPROGRAM_BYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_HALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_WORD FLASH_TYPEPROGRAM_WORD\r\n#define TYPEPROGRAM_DOUBLEWORD FLASH_TYPEPROGRAM_DOUBLEWORD\r\n#define TYPEERASE_SECTORS FLASH_TYPEERASE_SECTORS\r\n#define TYPEERASE_PAGES FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_PAGEERASE FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_MASSERASE FLASH_TYPEERASE_MASSERASE\r\n#define WRPSTATE_DISABLE OB_WRPSTATE_DISABLE\r\n#define WRPSTATE_ENABLE OB_WRPSTATE_ENABLE\r\n#define HAL_FLASH_TIMEOUT_VALUE FLASH_TIMEOUT_VALUE\r\n#define OBEX_PCROP OPTIONBYTE_PCROP\r\n#define OBEX_BOOTCONFIG OPTIONBYTE_BOOTCONFIG\r\n#define PCROPSTATE_DISABLE OB_PCROP_STATE_DISABLE\r\n#define PCROPSTATE_ENABLE OB_PCROP_STATE_ENABLE\r\n#define TYPEERASEDATA_BYTE FLASH_TYPEERASEDATA_BYTE\r\n#define TYPEERASEDATA_HALFWORD FLASH_TYPEERASEDATA_HALFWORD\r\n#define TYPEERASEDATA_WORD FLASH_TYPEERASEDATA_WORD\r\n#define TYPEPROGRAMDATA_BYTE FLASH_TYPEPROGRAMDATA_BYTE\r\n#define TYPEPROGRAMDATA_HALFWORD FLASH_TYPEPROGRAMDATA_HALFWORD\r\n#define TYPEPROGRAMDATA_WORD FLASH_TYPEPROGRAMDATA_WORD\r\n#define TYPEPROGRAMDATA_FASTBYTE FLASH_TYPEPROGRAMDATA_FASTBYTE\r\n#define TYPEPROGRAMDATA_FASTHALFWORD FLASH_TYPEPROGRAMDATA_FASTHALFWORD\r\n#define TYPEPROGRAMDATA_FASTWORD FLASH_TYPEPROGRAMDATA_FASTWORD\r\n#define PAGESIZE FLASH_PAGE_SIZE\r\n#define TYPEPROGRAM_FASTBYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_FASTHALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_FASTWORD FLASH_TYPEPROGRAM_WORD\r\n#define VOLTAGE_RANGE_1 FLASH_VOLTAGE_RANGE_1\r\n#define VOLTAGE_RANGE_2 FLASH_VOLTAGE_RANGE_2\r\n#define VOLTAGE_RANGE_3 FLASH_VOLTAGE_RANGE_3\r\n#define VOLTAGE_RANGE_4 FLASH_VOLTAGE_RANGE_4\r\n#define TYPEPROGRAM_FAST FLASH_TYPEPROGRAM_FAST\r\n#define TYPEPROGRAM_FAST_AND_LAST FLASH_TYPEPROGRAM_FAST_AND_LAST\r\n#define WRPAREA_BANK1_AREAA OB_WRPAREA_BANK1_AREAA\r\n#define WRPAREA_BANK1_AREAB OB_WRPAREA_BANK1_AREAB\r\n#define WRPAREA_BANK2_AREAA OB_WRPAREA_BANK2_AREAA\r\n#define WRPAREA_BANK2_AREAB OB_WRPAREA_BANK2_AREAB\r\n#define IWDG_STDBY_FREEZE OB_IWDG_STDBY_FREEZE\r\n#define IWDG_STDBY_ACTIVE OB_IWDG_STDBY_RUN\r\n#define IWDG_STOP_FREEZE OB_IWDG_STOP_FREEZE\r\n#define IWDG_STOP_ACTIVE OB_IWDG_STOP_RUN\r\n#define FLASH_ERROR_NONE HAL_FLASH_ERROR_NONE\r\n#define FLASH_ERROR_RD HAL_FLASH_ERROR_RD\r\n#define FLASH_ERROR_PG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_PGP HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_WRP HAL_FLASH_ERROR_WRP\r\n#define FLASH_ERROR_OPTV HAL_FLASH_ERROR_OPTV\r\n#define FLASH_ERROR_OPTVUSR HAL_FLASH_ERROR_OPTVUSR\r\n#define FLASH_ERROR_PROG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_OP HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_PGA HAL_FLASH_ERROR_PGA\r\n#define FLASH_ERROR_SIZE HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_SIZ HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_PGS HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_MIS HAL_FLASH_ERROR_MIS\r\n#define FLASH_ERROR_FAST HAL_FLASH_ERROR_FAST\r\n#define FLASH_ERROR_FWWERR HAL_FLASH_ERROR_FWWERR\r\n#define FLASH_ERROR_NOTZERO HAL_FLASH_ERROR_NOTZERO\r\n#define FLASH_ERROR_OPERATION HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_ERS HAL_FLASH_ERROR_ERS\r\n#define OB_WDG_SW OB_IWDG_SW\r\n#define OB_WDG_HW OB_IWDG_HW\r\n#define OB_SDADC12_VDD_MONITOR_SET OB_SDACD_VDD_MONITOR_SET\r\n#define OB_SDADC12_VDD_MONITOR_RESET OB_SDACD_VDD_MONITOR_RESET\r\n#define OB_RAM_PARITY_CHECK_SET OB_SRAM_PARITY_SET\r\n#define OB_RAM_PARITY_CHECK_RESET OB_SRAM_PARITY_RESET\r\n#define IS_OB_SDADC12_VDD_MONITOR IS_OB_SDACD_VDD_MONITOR\r\n#define OB_RDP_LEVEL0 OB_RDP_LEVEL_0\r\n#define OB_RDP_LEVEL1 OB_RDP_LEVEL_1\r\n#define OB_RDP_LEVEL2 OB_RDP_LEVEL_2\r\n#if defined(STM32G0)\r\n#define OB_BOOT_LOCK_DISABLE OB_BOOT_ENTRY_FORCED_NONE\r\n#define OB_BOOT_LOCK_ENABLE OB_BOOT_ENTRY_FORCED_FLASH\r\n#else\r\n#define OB_BOOT_ENTRY_FORCED_NONE OB_BOOT_LOCK_DISABLE\r\n#define OB_BOOT_ENTRY_FORCED_FLASH OB_BOOT_LOCK_ENABLE\r\n#endif\r\n#if defined(STM32H7)\r\n#define FLASH_FLAG_SNECCE_BANK1RR FLASH_FLAG_SNECCERR_BANK1\r\n#define FLASH_FLAG_DBECCE_BANK1RR FLASH_FLAG_DBECCERR_BANK1\r\n#define FLASH_FLAG_STRBER_BANK1R FLASH_FLAG_STRBERR_BANK1\r\n#define FLASH_FLAG_SNECCE_BANK2RR FLASH_FLAG_SNECCERR_BANK2\r\n#define FLASH_FLAG_DBECCE_BANK2RR FLASH_FLAG_DBECCERR_BANK2\r\n#define FLASH_FLAG_STRBER_BANK2R FLASH_FLAG_STRBERR_BANK2\r\n#define FLASH_FLAG_WDW FLASH_FLAG_WBNE\r\n#define OB_WRP_SECTOR_All OB_WRP_SECTOR_ALL\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_JPEG_Aliased_Macros HAL JPEG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_JPEG_CLK_ENABLE __HAL_RCC_JPGDECEN_CLK_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_DISABLE __HAL_RCC_JPGDECEN_CLK_DISABLE\r\n#define __HAL_RCC_JPEG_FORCE_RESET __HAL_RCC_JPGDECRST_FORCE_RESET\r\n#define __HAL_RCC_JPEG_RELEASE_RESET __HAL_RCC_JPGDECRST_RELEASE_RESET\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_ENABLE __HAL_RCC_JPGDEC_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_DISABLE __HAL_RCC_JPGDEC_CLK_SLEEP_DISABLE\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SYSCFG_Aliased_Defines HAL SYSCFG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA9 I2C_FASTMODEPLUS_PA9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA10 I2C_FASTMODEPLUS_PA10\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB6 I2C_FASTMODEPLUS_PB6\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB7 I2C_FASTMODEPLUS_PB7\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB8 I2C_FASTMODEPLUS_PB8\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB9 I2C_FASTMODEPLUS_PB9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C1 I2C_FASTMODEPLUS_I2C1\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C2 I2C_FASTMODEPLUS_I2C2\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C3 I2C_FASTMODEPLUS_I2C3\r\n#if defined(STM32G4)\r\n\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchBooster HAL_SYSCFG_EnableIOSwitchBooster\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchBooster HAL_SYSCFG_DisableIOSwitchBooster\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchVDD HAL_SYSCFG_EnableIOSwitchVDD\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchVDD HAL_SYSCFG_DisableIOSwitchVDD\r\n#endif /* STM32G4 */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup LL_FMC_Aliased_Defines LL FMC Aliased Defines maintained for compatibility purpose\r\n * @{\r\n */\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32H7) || defined(STM32G4)\r\n#define FMC_NAND_PCC_WAIT_FEATURE_DISABLE FMC_NAND_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_PCC_WAIT_FEATURE_ENABLE FMC_NAND_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_8 FMC_NAND_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_16 FMC_NAND_MEM_BUS_WIDTH_16\r\n#elif defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4)\r\n#define FMC_NAND_WAIT_FEATURE_DISABLE FMC_NAND_PCC_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_WAIT_FEATURE_ENABLE FMC_NAND_PCC_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_MEM_BUS_WIDTH_8 FMC_NAND_PCC_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_MEM_BUS_WIDTH_16 FMC_NAND_PCC_MEM_BUS_WIDTH_16\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup LL_FSMC_Aliased_Defines LL FSMC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FSMC_NORSRAM_TYPEDEF FSMC_NORSRAM_TypeDef\r\n#define FSMC_NORSRAM_EXTENDED_TYPEDEF FSMC_NORSRAM_EXTENDED_TypeDef\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GPIO_Aliased_Macros HAL GPIO Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define GET_GPIO_SOURCE GPIO_GET_INDEX\r\n#define GET_GPIO_INDEX GPIO_GET_INDEX\r\n\r\n#if defined(STM32F4)\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDIO\r\n#define GPIO_AF12_SDMMC1 GPIO_AF12_SDIO\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define GPIO_AF7_SDIO1 GPIO_AF7_SDMMC1\r\n#define GPIO_AF8_SDIO1 GPIO_AF8_SDMMC1\r\n#define GPIO_AF12_SDIO1 GPIO_AF12_SDMMC1\r\n#define GPIO_AF9_SDIO2 GPIO_AF9_SDMMC2\r\n#define GPIO_AF10_SDIO2 GPIO_AF10_SDMMC2\r\n#define GPIO_AF11_SDIO2 GPIO_AF11_SDMMC2\r\n\r\n#if defined (STM32H743xx) || defined (STM32H753xx) || defined (STM32H750xx) || defined (STM32H742xx) || \\\r\n defined (STM32H745xx) || defined (STM32H755xx) || defined (STM32H747xx) || defined (STM32H757xx)\r\n#define GPIO_AF10_OTG2_HS GPIO_AF10_OTG2_FS\r\n#define GPIO_AF10_OTG1_FS GPIO_AF10_OTG1_HS\r\n#define GPIO_AF12_OTG2_FS GPIO_AF12_OTG1_FS\r\n#endif /*STM32H743xx || STM32H753xx || STM32H750xx || STM32H742xx || STM32H745xx || STM32H755xx || STM32H747xx || \\\r\n STM32H757xx */\r\n#endif /* STM32H7 */\r\n\r\n#define GPIO_AF0_LPTIM GPIO_AF0_LPTIM1\r\n#define GPIO_AF1_LPTIM GPIO_AF1_LPTIM1\r\n#define GPIO_AF2_LPTIM GPIO_AF2_LPTIM1\r\n\r\n#if defined(STM32L0) || defined(STM32L4) || defined(STM32F4) || defined(STM32F2) || defined(STM32F7) || defined(STM32G4) || defined(STM32H7) || defined(STM32WB)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_FAST GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L0 || STM32L4 || STM32F4 || STM32F2 || STM32F7 || STM32G4 || STM32H7 || STM32WB */\r\n\r\n#if defined(STM32L1)\r\n#define GPIO_SPEED_VERY_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F1)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_HIGH\r\n#endif /* STM32F0 || STM32F3 || STM32F1 */\r\n\r\n#define GPIO_AF6_DFSDM GPIO_AF6_DFSDM1\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GTZC_Aliased_Defines HAL GTZC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Macros HAL HRTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HRTIM_TIMDELAYEDPROTECTION_DISABLED HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DISABLED\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV7\r\n\r\n#define __HAL_HRTIM_SetCounter __HAL_HRTIM_SETCOUNTER\r\n#define __HAL_HRTIM_GetCounter __HAL_HRTIM_GETCOUNTER\r\n#define __HAL_HRTIM_SetPeriod __HAL_HRTIM_SETPERIOD\r\n#define __HAL_HRTIM_GetPeriod __HAL_HRTIM_GETPERIOD\r\n#define __HAL_HRTIM_SetClockPrescaler __HAL_HRTIM_SETCLOCKPRESCALER\r\n#define __HAL_HRTIM_GetClockPrescaler __HAL_HRTIM_GETCLOCKPRESCALER\r\n#define __HAL_HRTIM_SetCompare __HAL_HRTIM_SETCOMPARE\r\n#define __HAL_HRTIM_GetCompare __HAL_HRTIM_GETCOMPARE\r\n\r\n#if defined(STM32G4)\r\n#define HAL_HRTIM_ExternalEventCounterConfig HAL_HRTIM_ExtEventCounterConfig\r\n#define HAL_HRTIM_ExternalEventCounterEnable HAL_HRTIM_ExtEventCounterEnable\r\n#define HAL_HRTIM_ExternalEventCounterDisable HAL_HRTIM_ExtEventCounterDisable\r\n#define HAL_HRTIM_ExternalEventCounterReset HAL_HRTIM_ExtEventCounterReset\r\n#define HRTIM_TIMEEVENT_A HRTIM_EVENTCOUNTER_A\r\n#define HRTIM_TIMEEVENT_B HRTIM_EVENTCOUNTER_B\r\n#define HRTIM_TIMEEVENTRESETMODE_UNCONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_UNCONDITIONAL\r\n#define HRTIM_TIMEEVENTRESETMODE_CONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_CONDITIONAL\r\n#endif /* STM32G4 */\r\n\r\n#if defined(STM32H7)\r\n#define HRTIM_OUTPUTSET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n\r\n#define HRTIM_OUTPUTRESET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#endif /* STM32H7 */\r\n\r\n#if defined(STM32F3)\r\n/** @brief Constants defining available sources associated to external events.\r\n */\r\n#define HRTIM_EVENTSRC_1 (0x00000000U)\r\n#define HRTIM_EVENTSRC_2 (HRTIM_EECR1_EE1SRC_0)\r\n#define HRTIM_EVENTSRC_3 (HRTIM_EECR1_EE1SRC_1)\r\n#define HRTIM_EVENTSRC_4 (HRTIM_EECR1_EE1SRC_1 | HRTIM_EECR1_EE1SRC_0)\r\n\r\n/** @brief Constants defining the DLL calibration periods (in micro seconds)\r\n */\r\n#define HRTIM_CALIBRATIONRATE_7300 0x00000000U\r\n#define HRTIM_CALIBRATIONRATE_910 (HRTIM_DLLCR_CALRTE_0)\r\n#define HRTIM_CALIBRATIONRATE_114 (HRTIM_DLLCR_CALRTE_1)\r\n#define HRTIM_CALIBRATIONRATE_14 (HRTIM_DLLCR_CALRTE_1 | HRTIM_DLLCR_CALRTE_0)\r\n\r\n#endif /* STM32F3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Defines HAL I2C Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2C_DUALADDRESS_DISABLED I2C_DUALADDRESS_DISABLE\r\n#define I2C_DUALADDRESS_ENABLED I2C_DUALADDRESS_ENABLE\r\n#define I2C_GENERALCALL_DISABLED I2C_GENERALCALL_DISABLE\r\n#define I2C_GENERALCALL_ENABLED I2C_GENERALCALL_ENABLE\r\n#define I2C_NOSTRETCH_DISABLED I2C_NOSTRETCH_DISABLE\r\n#define I2C_NOSTRETCH_ENABLED I2C_NOSTRETCH_ENABLE\r\n#define I2C_ANALOGFILTER_ENABLED I2C_ANALOGFILTER_ENABLE\r\n#define I2C_ANALOGFILTER_DISABLED I2C_ANALOGFILTER_DISABLE\r\n#if defined(STM32F0) || defined(STM32F1) || defined(STM32F3) || defined(STM32G0) || defined(STM32L4) || \\\r\n defined(STM32L1) || defined(STM32F7)\r\n#define HAL_I2C_STATE_MEM_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MEM_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_MASTER_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MASTER_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Defines HAL IRDA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define IRDA_ONE_BIT_SAMPLE_DISABLED IRDA_ONE_BIT_SAMPLE_DISABLE\r\n#define IRDA_ONE_BIT_SAMPLE_ENABLED IRDA_ONE_BIT_SAMPLE_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Defines HAL IWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define KR_KEY_RELOAD IWDG_KEY_RELOAD\r\n#define KR_KEY_ENABLE IWDG_KEY_ENABLE\r\n#define KR_KEY_EWA IWDG_KEY_WRITE_ACCESS_ENABLE\r\n#define KR_KEY_DWA IWDG_KEY_WRITE_ACCESS_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define LPTIM_CLOCKSAMPLETIME_DIRECTTRANSISTION LPTIM_CLOCKSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_CLOCKSAMPLETIME_2TRANSISTIONS LPTIM_CLOCKSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_4TRANSISTIONS LPTIM_CLOCKSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_8TRANSISTIONS LPTIM_CLOCKSAMPLETIME_8TRANSITIONS\r\n\r\n#define LPTIM_CLOCKPOLARITY_RISINGEDGE LPTIM_CLOCKPOLARITY_RISING\r\n#define LPTIM_CLOCKPOLARITY_FALLINGEDGE LPTIM_CLOCKPOLARITY_FALLING\r\n#define LPTIM_CLOCKPOLARITY_BOTHEDGES LPTIM_CLOCKPOLARITY_RISING_FALLING\r\n\r\n#define LPTIM_TRIGSAMPLETIME_DIRECTTRANSISTION LPTIM_TRIGSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSISTIONS LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSISTIONS LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSISTIONS LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n/* The following 3 definition have also been present in a temporary version of lptim.h */\r\n/* They need to be renamed also to the right name, just in case */\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSITION LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSITION LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSITION LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LPTIM_ReadCompare HAL_LPTIM_ReadCapturedValue\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NAND_Aliased_Defines HAL NAND Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_NAND_Read_Page HAL_NAND_Read_Page_8b\r\n#define HAL_NAND_Write_Page HAL_NAND_Write_Page_8b\r\n#define HAL_NAND_Read_SpareArea HAL_NAND_Read_SpareArea_8b\r\n#define HAL_NAND_Write_SpareArea HAL_NAND_Write_SpareArea_8b\r\n\r\n#define NAND_AddressTypedef NAND_AddressTypeDef\r\n\r\n#define __ARRAY_ADDRESS ARRAY_ADDRESS\r\n#define __ADDR_1st_CYCLE ADDR_1ST_CYCLE\r\n#define __ADDR_2nd_CYCLE ADDR_2ND_CYCLE\r\n#define __ADDR_3rd_CYCLE ADDR_3RD_CYCLE\r\n#define __ADDR_4th_CYCLE ADDR_4TH_CYCLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NOR_Aliased_Defines HAL NOR Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define NOR_StatusTypedef HAL_NOR_StatusTypeDef\r\n#define NOR_SUCCESS HAL_NOR_STATUS_SUCCESS\r\n#define NOR_ONGOING HAL_NOR_STATUS_ONGOING\r\n#define NOR_ERROR HAL_NOR_STATUS_ERROR\r\n#define NOR_TIMEOUT HAL_NOR_STATUS_TIMEOUT\r\n\r\n#define __NOR_WRITE NOR_WRITE\r\n#define __NOR_ADDR_SHIFT NOR_ADDR_SHIFT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Defines HAL OPAMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define OPAMP_NONINVERTINGINPUT_VP0 OPAMP_NONINVERTINGINPUT_IO0\r\n#define OPAMP_NONINVERTINGINPUT_VP1 OPAMP_NONINVERTINGINPUT_IO1\r\n#define OPAMP_NONINVERTINGINPUT_VP2 OPAMP_NONINVERTINGINPUT_IO2\r\n#define OPAMP_NONINVERTINGINPUT_VP3 OPAMP_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP0 OPAMP_SEC_NONINVERTINGINPUT_IO0\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP1 OPAMP_SEC_NONINVERTINGINPUT_IO1\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP2 OPAMP_SEC_NONINVERTINGINPUT_IO2\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP3 OPAMP_SEC_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define OPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define IOPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define IOPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_SEC_INVERTINGINPUT_VM0 OPAMP_SEC_INVERTINGINPUT_IO0\r\n#define OPAMP_SEC_INVERTINGINPUT_VM1 OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_INVERTINGINPUT_VINM OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_PGACONNECT_NO OPAMP_PGA_CONNECT_INVERTINGINPUT_NO\r\n#define OPAMP_PGACONNECT_VM0 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO0\r\n#define OPAMP_PGACONNECT_VM1 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO1\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32L5) || defined(STM32H7) || defined(STM32G4)\r\n#define HAL_OPAMP_MSP_INIT_CB_ID HAL_OPAMP_MSPINIT_CB_ID\r\n#define HAL_OPAMP_MSP_DEINIT_CB_ID HAL_OPAMP_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n#if defined(STM32L4) || defined(STM32L5)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALPOWER\r\n#elif defined(STM32G4)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALSPEED\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Defines HAL I2S Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2S_STANDARD_PHILLIPS I2S_STANDARD_PHILIPS\r\n\r\n#if defined(STM32H7)\r\n#define I2S_IT_TXE I2S_IT_TXP\r\n#define I2S_IT_RXNE I2S_IT_RXP\r\n\r\n#define I2S_FLAG_TXE I2S_FLAG_TXP\r\n#define I2S_FLAG_RXNE I2S_FLAG_RXP\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define I2S_CLOCK_SYSCLK I2S_CLOCK_PLL\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PCCARD_Aliased_Defines HAL PCCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/* Compact Flash-ATA registers description */\r\n#define CF_DATA ATA_DATA\r\n#define CF_SECTOR_COUNT ATA_SECTOR_COUNT\r\n#define CF_SECTOR_NUMBER ATA_SECTOR_NUMBER\r\n#define CF_CYLINDER_LOW ATA_CYLINDER_LOW\r\n#define CF_CYLINDER_HIGH ATA_CYLINDER_HIGH\r\n#define CF_CARD_HEAD ATA_CARD_HEAD\r\n#define CF_STATUS_CMD ATA_STATUS_CMD\r\n#define CF_STATUS_CMD_ALTERNATE ATA_STATUS_CMD_ALTERNATE\r\n#define CF_COMMON_DATA_AREA ATA_COMMON_DATA_AREA\r\n\r\n/* Compact Flash-ATA commands */\r\n#define CF_READ_SECTOR_CMD ATA_READ_SECTOR_CMD\r\n#define CF_WRITE_SECTOR_CMD ATA_WRITE_SECTOR_CMD\r\n#define CF_ERASE_SECTOR_CMD ATA_ERASE_SECTOR_CMD\r\n#define CF_IDENTIFY_CMD ATA_IDENTIFY_CMD\r\n\r\n#define PCCARD_StatusTypedef HAL_PCCARD_StatusTypeDef\r\n#define PCCARD_SUCCESS HAL_PCCARD_STATUS_SUCCESS\r\n#define PCCARD_ONGOING HAL_PCCARD_STATUS_ONGOING\r\n#define PCCARD_ERROR HAL_PCCARD_STATUS_ERROR\r\n#define PCCARD_TIMEOUT HAL_PCCARD_STATUS_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Defines HAL RTC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FORMAT_BIN RTC_FORMAT_BIN\r\n#define FORMAT_BCD RTC_FORMAT_BCD\r\n\r\n#define RTC_ALARMSUBSECONDMASK_None RTC_ALARMSUBSECONDMASK_NONE\r\n#define RTC_TAMPERERASEBACKUP_DISABLED RTC_TAMPER_ERASE_BACKUP_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n\r\n#define RTC_MASKTAMPERFLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_MASKTAMPERFLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n#define RTC_TAMPERERASEBACKUP_ENABLED RTC_TAMPER_ERASE_BACKUP_ENABLE\r\n#define RTC_TAMPER1_2_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n#define RTC_TAMPER1_2_3_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n\r\n#define RTC_TIMESTAMPPIN_PC13 RTC_TIMESTAMPPIN_DEFAULT\r\n#define RTC_TIMESTAMPPIN_PA0 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PI8 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PC1 RTC_TIMESTAMPPIN_POS2\r\n\r\n#define RTC_OUTPUT_REMAP_PC13 RTC_OUTPUT_REMAP_NONE\r\n#define RTC_OUTPUT_REMAP_PB14 RTC_OUTPUT_REMAP_POS1\r\n#define RTC_OUTPUT_REMAP_PB2 RTC_OUTPUT_REMAP_POS1\r\n\r\n#define RTC_TAMPERPIN_PC13 RTC_TAMPERPIN_DEFAULT\r\n#define RTC_TAMPERPIN_PA0 RTC_TAMPERPIN_POS1\r\n#define RTC_TAMPERPIN_PI8 RTC_TAMPERPIN_POS1\r\n\r\n\r\n\r\n\r\n#if defined(STM32F7)\r\n#define RTC_TAMPCR_TAMPXE RTC_TAMPER_ENABLE_BITS_MASK\r\n#define RTC_TAMPCR_TAMPXIE RTC_TAMPER_IT_ENABLE_BITS_MASK\r\n#endif /* STM32F7 */\r\n\r\n#if defined(STM32H7)\r\n#define RTC_TAMPCR_TAMPXE RTC_TAMPER_X\r\n#define RTC_TAMPCR_TAMPXIE RTC_TAMPER_X_INTERRUPT\r\n#endif /* STM32H7 */\r\n\r\n#if defined(STM32F7) || defined(STM32H7) || defined(STM32L0)\r\n#define RTC_TAMPER1_INTERRUPT RTC_IT_TAMP1\r\n#define RTC_TAMPER2_INTERRUPT RTC_IT_TAMP2\r\n#define RTC_TAMPER3_INTERRUPT RTC_IT_TAMP3\r\n#define RTC_ALL_TAMPER_INTERRUPT RTC_IT_TAMP\r\n#endif /* STM32F7 || STM32H7 || STM32L0 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Defines HAL SMARTCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMARTCARD_NACK_ENABLED SMARTCARD_NACK_ENABLE\r\n#define SMARTCARD_NACK_DISABLED SMARTCARD_NACK_DISABLE\r\n\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLED SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLED SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLE SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLE SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define SMARTCARD_TIMEOUT_DISABLED SMARTCARD_TIMEOUT_DISABLE\r\n#define SMARTCARD_TIMEOUT_ENABLED SMARTCARD_TIMEOUT_ENABLE\r\n\r\n#define SMARTCARD_LASTBIT_DISABLED SMARTCARD_LASTBIT_DISABLE\r\n#define SMARTCARD_LASTBIT_ENABLED SMARTCARD_LASTBIT_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Defines HAL SMBUS Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMBUS_DUALADDRESS_DISABLED SMBUS_DUALADDRESS_DISABLE\r\n#define SMBUS_DUALADDRESS_ENABLED SMBUS_DUALADDRESS_ENABLE\r\n#define SMBUS_GENERALCALL_DISABLED SMBUS_GENERALCALL_DISABLE\r\n#define SMBUS_GENERALCALL_ENABLED SMBUS_GENERALCALL_ENABLE\r\n#define SMBUS_NOSTRETCH_DISABLED SMBUS_NOSTRETCH_DISABLE\r\n#define SMBUS_NOSTRETCH_ENABLED SMBUS_NOSTRETCH_ENABLE\r\n#define SMBUS_ANALOGFILTER_ENABLED SMBUS_ANALOGFILTER_ENABLE\r\n#define SMBUS_ANALOGFILTER_DISABLED SMBUS_ANALOGFILTER_DISABLE\r\n#define SMBUS_PEC_DISABLED SMBUS_PEC_DISABLE\r\n#define SMBUS_PEC_ENABLED SMBUS_PEC_ENABLE\r\n#define HAL_SMBUS_STATE_SLAVE_LISTEN HAL_SMBUS_STATE_LISTEN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Defines HAL SPI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SPI_TIMODE_DISABLED SPI_TIMODE_DISABLE\r\n#define SPI_TIMODE_ENABLED SPI_TIMODE_ENABLE\r\n\r\n#define SPI_CRCCALCULATION_DISABLED SPI_CRCCALCULATION_DISABLE\r\n#define SPI_CRCCALCULATION_ENABLED SPI_CRCCALCULATION_ENABLE\r\n\r\n#define SPI_NSS_PULSE_DISABLED SPI_NSS_PULSE_DISABLE\r\n#define SPI_NSS_PULSE_ENABLED SPI_NSS_PULSE_ENABLE\r\n\r\n#if defined(STM32H7)\r\n\r\n#define SPI_FLAG_TXE SPI_FLAG_TXP\r\n#define SPI_FLAG_RXNE SPI_FLAG_RXP\r\n\r\n#define SPI_IT_TXE SPI_IT_TXP\r\n#define SPI_IT_RXNE SPI_IT_RXP\r\n\r\n#define SPI_FRLVL_EMPTY SPI_RX_FIFO_0PACKET\r\n#define SPI_FRLVL_QUARTER_FULL SPI_RX_FIFO_1PACKET\r\n#define SPI_FRLVL_HALF_FULL SPI_RX_FIFO_2PACKET\r\n#define SPI_FRLVL_FULL SPI_RX_FIFO_3PACKET\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Defines HAL TIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CCER_CCxE_MASK TIM_CCER_CCxE_MASK\r\n#define CCER_CCxNE_MASK TIM_CCER_CCxNE_MASK\r\n\r\n#define TIM_DMABase_CR1 TIM_DMABASE_CR1\r\n#define TIM_DMABase_CR2 TIM_DMABASE_CR2\r\n#define TIM_DMABase_SMCR TIM_DMABASE_SMCR\r\n#define TIM_DMABase_DIER TIM_DMABASE_DIER\r\n#define TIM_DMABase_SR TIM_DMABASE_SR\r\n#define TIM_DMABase_EGR TIM_DMABASE_EGR\r\n#define TIM_DMABase_CCMR1 TIM_DMABASE_CCMR1\r\n#define TIM_DMABase_CCMR2 TIM_DMABASE_CCMR2\r\n#define TIM_DMABase_CCER TIM_DMABASE_CCER\r\n#define TIM_DMABase_CNT TIM_DMABASE_CNT\r\n#define TIM_DMABase_PSC TIM_DMABASE_PSC\r\n#define TIM_DMABase_ARR TIM_DMABASE_ARR\r\n#define TIM_DMABase_RCR TIM_DMABASE_RCR\r\n#define TIM_DMABase_CCR1 TIM_DMABASE_CCR1\r\n#define TIM_DMABase_CCR2 TIM_DMABASE_CCR2\r\n#define TIM_DMABase_CCR3 TIM_DMABASE_CCR3\r\n#define TIM_DMABase_CCR4 TIM_DMABASE_CCR4\r\n#define TIM_DMABase_BDTR TIM_DMABASE_BDTR\r\n#define TIM_DMABase_DCR TIM_DMABASE_DCR\r\n#define TIM_DMABase_DMAR TIM_DMABASE_DMAR\r\n#define TIM_DMABase_OR1 TIM_DMABASE_OR1\r\n#define TIM_DMABase_CCMR3 TIM_DMABASE_CCMR3\r\n#define TIM_DMABase_CCR5 TIM_DMABASE_CCR5\r\n#define TIM_DMABase_CCR6 TIM_DMABASE_CCR6\r\n#define TIM_DMABase_OR2 TIM_DMABASE_OR2\r\n#define TIM_DMABase_OR3 TIM_DMABASE_OR3\r\n#define TIM_DMABase_OR TIM_DMABASE_OR\r\n\r\n#define TIM_EventSource_Update TIM_EVENTSOURCE_UPDATE\r\n#define TIM_EventSource_CC1 TIM_EVENTSOURCE_CC1\r\n#define TIM_EventSource_CC2 TIM_EVENTSOURCE_CC2\r\n#define TIM_EventSource_CC3 TIM_EVENTSOURCE_CC3\r\n#define TIM_EventSource_CC4 TIM_EVENTSOURCE_CC4\r\n#define TIM_EventSource_COM TIM_EVENTSOURCE_COM\r\n#define TIM_EventSource_Trigger TIM_EVENTSOURCE_TRIGGER\r\n#define TIM_EventSource_Break TIM_EVENTSOURCE_BREAK\r\n#define TIM_EventSource_Break2 TIM_EVENTSOURCE_BREAK2\r\n\r\n#define TIM_DMABurstLength_1Transfer TIM_DMABURSTLENGTH_1TRANSFER\r\n#define TIM_DMABurstLength_2Transfers TIM_DMABURSTLENGTH_2TRANSFERS\r\n#define TIM_DMABurstLength_3Transfers TIM_DMABURSTLENGTH_3TRANSFERS\r\n#define TIM_DMABurstLength_4Transfers TIM_DMABURSTLENGTH_4TRANSFERS\r\n#define TIM_DMABurstLength_5Transfers TIM_DMABURSTLENGTH_5TRANSFERS\r\n#define TIM_DMABurstLength_6Transfers TIM_DMABURSTLENGTH_6TRANSFERS\r\n#define TIM_DMABurstLength_7Transfers TIM_DMABURSTLENGTH_7TRANSFERS\r\n#define TIM_DMABurstLength_8Transfers TIM_DMABURSTLENGTH_8TRANSFERS\r\n#define TIM_DMABurstLength_9Transfers TIM_DMABURSTLENGTH_9TRANSFERS\r\n#define TIM_DMABurstLength_10Transfers TIM_DMABURSTLENGTH_10TRANSFERS\r\n#define TIM_DMABurstLength_11Transfers TIM_DMABURSTLENGTH_11TRANSFERS\r\n#define TIM_DMABurstLength_12Transfers TIM_DMABURSTLENGTH_12TRANSFERS\r\n#define TIM_DMABurstLength_13Transfers TIM_DMABURSTLENGTH_13TRANSFERS\r\n#define TIM_DMABurstLength_14Transfers TIM_DMABURSTLENGTH_14TRANSFERS\r\n#define TIM_DMABurstLength_15Transfers TIM_DMABURSTLENGTH_15TRANSFERS\r\n#define TIM_DMABurstLength_16Transfers TIM_DMABURSTLENGTH_16TRANSFERS\r\n#define TIM_DMABurstLength_17Transfers TIM_DMABURSTLENGTH_17TRANSFERS\r\n#define TIM_DMABurstLength_18Transfers TIM_DMABURSTLENGTH_18TRANSFERS\r\n\r\n#if defined(STM32L0)\r\n#define TIM22_TI1_GPIO1 TIM22_TI1_GPIO\r\n#define TIM22_TI1_GPIO2 TIM22_TI1_GPIO\r\n#endif\r\n\r\n#if defined(STM32F3)\r\n#define IS_TIM_HALL_INTERFACE_INSTANCE IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define TIM_TIM1_ETR_COMP1_OUT TIM_TIM1_ETR_COMP1\r\n#define TIM_TIM1_ETR_COMP2_OUT TIM_TIM1_ETR_COMP2\r\n#define TIM_TIM8_ETR_COMP1_OUT TIM_TIM8_ETR_COMP1\r\n#define TIM_TIM8_ETR_COMP2_OUT TIM_TIM8_ETR_COMP2\r\n#define TIM_TIM2_ETR_COMP1_OUT TIM_TIM2_ETR_COMP1\r\n#define TIM_TIM2_ETR_COMP2_OUT TIM_TIM2_ETR_COMP2\r\n#define TIM_TIM3_ETR_COMP1_OUT TIM_TIM3_ETR_COMP1\r\n#define TIM_TIM1_TI1_COMP1_OUT TIM_TIM1_TI1_COMP1\r\n#define TIM_TIM8_TI1_COMP2_OUT TIM_TIM8_TI1_COMP2\r\n#define TIM_TIM2_TI4_COMP1_OUT TIM_TIM2_TI4_COMP1\r\n#define TIM_TIM2_TI4_COMP2_OUT TIM_TIM2_TI4_COMP2\r\n#define TIM_TIM2_TI4_COMP1COMP2_OUT TIM_TIM2_TI4_COMP1_COMP2\r\n#define TIM_TIM3_TI1_COMP1_OUT TIM_TIM3_TI1_COMP1\r\n#define TIM_TIM3_TI1_COMP2_OUT TIM_TIM3_TI1_COMP2\r\n#define TIM_TIM3_TI1_COMP1COMP2_OUT TIM_TIM3_TI1_COMP1_COMP2\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TSC_Aliased_Defines HAL TSC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define TSC_SYNC_POL_FALL TSC_SYNC_POLARITY_FALLING\r\n#define TSC_SYNC_POL_RISE_HIGH TSC_SYNC_POLARITY_RISING\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Defines HAL UART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define UART_ONEBIT_SAMPLING_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONEBIT_SAMPLING_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n#define UART_ONE_BIT_SAMPLE_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONE_BIT_SAMPLE_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define __HAL_UART_ONEBIT_ENABLE __HAL_UART_ONE_BIT_SAMPLE_ENABLE\r\n#define __HAL_UART_ONEBIT_DISABLE __HAL_UART_ONE_BIT_SAMPLE_DISABLE\r\n\r\n#define __DIV_SAMPLING16 UART_DIV_SAMPLING16\r\n#define __DIVMANT_SAMPLING16 UART_DIVMANT_SAMPLING16\r\n#define __DIVFRAQ_SAMPLING16 UART_DIVFRAQ_SAMPLING16\r\n#define __UART_BRR_SAMPLING16 UART_BRR_SAMPLING16\r\n\r\n#define __DIV_SAMPLING8 UART_DIV_SAMPLING8\r\n#define __DIVMANT_SAMPLING8 UART_DIVMANT_SAMPLING8\r\n#define __DIVFRAQ_SAMPLING8 UART_DIVFRAQ_SAMPLING8\r\n#define __UART_BRR_SAMPLING8 UART_BRR_SAMPLING8\r\n\r\n#define __DIV_LPUART UART_DIV_LPUART\r\n\r\n#define UART_WAKEUPMETHODE_IDLELINE UART_WAKEUPMETHOD_IDLELINE\r\n#define UART_WAKEUPMETHODE_ADDRESSMARK UART_WAKEUPMETHOD_ADDRESSMARK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Defines HAL USART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define USART_CLOCK_DISABLED USART_CLOCK_DISABLE\r\n#define USART_CLOCK_ENABLED USART_CLOCK_ENABLE\r\n\r\n#define USARTNACK_ENABLED USART_NACK_ENABLE\r\n#define USARTNACK_DISABLED USART_NACK_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_WWDG_Aliased_Defines HAL WWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CFR_BASE WWDG_CFR_BASE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CAN_Aliased_Defines HAL CAN Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CAN_FilterFIFO0 CAN_FILTER_FIFO0\r\n#define CAN_FilterFIFO1 CAN_FILTER_FIFO1\r\n#define CAN_IT_RQCP0 CAN_IT_TME\r\n#define CAN_IT_RQCP1 CAN_IT_TME\r\n#define CAN_IT_RQCP2 CAN_IT_TME\r\n#define INAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define SLAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define CAN_TXSTATUS_FAILED ((uint8_t)0x00U)\r\n#define CAN_TXSTATUS_OK ((uint8_t)0x01U)\r\n#define CAN_TXSTATUS_PENDING ((uint8_t)0x02U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Defines HAL ETH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define VLAN_TAG ETH_VLAN_TAG\r\n#define MIN_ETH_PAYLOAD ETH_MIN_ETH_PAYLOAD\r\n#define MAX_ETH_PAYLOAD ETH_MAX_ETH_PAYLOAD\r\n#define JUMBO_FRAME_PAYLOAD ETH_JUMBO_FRAME_PAYLOAD\r\n#define MACMIIAR_CR_MASK ETH_MACMIIAR_CR_MASK\r\n#define MACCR_CLEAR_MASK ETH_MACCR_CLEAR_MASK\r\n#define MACFCR_CLEAR_MASK ETH_MACFCR_CLEAR_MASK\r\n#define DMAOMR_CLEAR_MASK ETH_DMAOMR_CLEAR_MASK\r\n\r\n#define ETH_MMCCR 0x00000100U\r\n#define ETH_MMCRIR 0x00000104U\r\n#define ETH_MMCTIR 0x00000108U\r\n#define ETH_MMCRIMR 0x0000010CU\r\n#define ETH_MMCTIMR 0x00000110U\r\n#define ETH_MMCTGFSCCR 0x0000014CU\r\n#define ETH_MMCTGFMSCCR 0x00000150U\r\n#define ETH_MMCTGFCR 0x00000168U\r\n#define ETH_MMCRFCECR 0x00000194U\r\n#define ETH_MMCRFAECR 0x00000198U\r\n#define ETH_MMCRGUFCR 0x000001C4U\r\n\r\n#define ETH_MAC_TXFIFO_FULL 0x02000000U /* Tx FIFO full */\r\n#define ETH_MAC_TXFIFONOT_EMPTY 0x01000000U /* Tx FIFO not empty */\r\n#define ETH_MAC_TXFIFO_WRITE_ACTIVE 0x00400000U /* Tx FIFO write active */\r\n#define ETH_MAC_TXFIFO_IDLE 0x00000000U /* Tx FIFO read status: Idle */\r\n#define ETH_MAC_TXFIFO_READ 0x00100000U /* Tx FIFO read status: Read (transferring data to \r\n the MAC transmitter) */\r\n#define ETH_MAC_TXFIFO_WAITING 0x00200000U /* Tx FIFO read status: Waiting for TxStatus from \r\n MAC transmitter */\r\n#define ETH_MAC_TXFIFO_WRITING 0x00300000U /* Tx FIFO read status: Writing the received TxStatus\r\n or flushing the TxFIFO */\r\n#define ETH_MAC_TRANSMISSION_PAUSE 0x00080000U /* MAC transmitter in pause */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_IDLE 0x00000000U /* MAC transmit frame controller: Idle */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_WAITING 0x00020000U /* MAC transmit frame controller: Waiting for Status \r\n of previous frame or IFG/backoff period to be over */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_GENRATING_PCF 0x00040000U /* MAC transmit frame controller: Generating and \r\n transmitting a Pause control frame (in full duplex mode) */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_TRANSFERRING 0x00060000U /* MAC transmit frame controller: Transferring input \r\n frame for transmission */\r\n#define ETH_MAC_MII_TRANSMIT_ACTIVE 0x00010000U /* MAC MII transmit engine active */\r\n#define ETH_MAC_RXFIFO_EMPTY 0x00000000U /* Rx FIFO fill level: empty */\r\n#define ETH_MAC_RXFIFO_BELOW_THRESHOLD 0x00000100U /* Rx FIFO fill level: fill-level below flow-control \r\n de-activate threshold */\r\n#define ETH_MAC_RXFIFO_ABOVE_THRESHOLD 0x00000200U /* Rx FIFO fill level: fill-level above flow-control \r\n activate threshold */\r\n#define ETH_MAC_RXFIFO_FULL 0x00000300U /* Rx FIFO fill level: full */\r\n#if defined(STM32F1)\r\n#else\r\n#define ETH_MAC_READCONTROLLER_IDLE 0x00000000U /* Rx FIFO read controller IDLE state */\r\n#define ETH_MAC_READCONTROLLER_READING_DATA 0x00000020U /* Rx FIFO read controller Reading frame data */\r\n#define ETH_MAC_READCONTROLLER_READING_STATUS 0x00000040U /* Rx FIFO read controller Reading frame status \r\n (or time-stamp) */\r\n#endif\r\n#define ETH_MAC_READCONTROLLER_FLUSHING 0x00000060U /* Rx FIFO read controller Flushing the frame data and \r\n status */\r\n#define ETH_MAC_RXFIFO_WRITE_ACTIVE 0x00000010U /* Rx FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_NOTACTIVE 0x00000000U /* MAC small FIFO read / write controllers not active */\r\n#define ETH_MAC_SMALL_FIFO_READ_ACTIVE 0x00000002U /* MAC small FIFO read controller active */\r\n#define ETH_MAC_SMALL_FIFO_WRITE_ACTIVE 0x00000004U /* MAC small FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_RW_ACTIVE 0x00000006U /* MAC small FIFO read / write controllers active */\r\n#define ETH_MAC_MII_RECEIVE_PROTOCOL_ACTIVE 0x00000001U /* MAC MII receive protocol engine active */\r\n\r\n#define ETH_TxPacketConfig ETH_TxPacketConfig_t /* Transmit Packet Configuration structure definition */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCMI_Aliased_Defines HAL DCMI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_DCMI_ERROR_OVF HAL_DCMI_ERROR_OVR\r\n#define DCMI_IT_OVF DCMI_IT_OVR\r\n#define DCMI_FLAG_OVFRI DCMI_FLAG_OVRRI\r\n#define DCMI_FLAG_OVFMI DCMI_FLAG_OVRMI\r\n\r\n#define HAL_DCMI_ConfigCROP HAL_DCMI_ConfigCrop\r\n#define HAL_DCMI_EnableCROP HAL_DCMI_EnableCrop\r\n#define HAL_DCMI_DisableCROP HAL_DCMI_DisableCrop\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7)\r\n/** @defgroup HAL_DMA2D_Aliased_Defines HAL DMA2D Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define DMA2D_ARGB8888 DMA2D_OUTPUT_ARGB8888\r\n#define DMA2D_RGB888 DMA2D_OUTPUT_RGB888\r\n#define DMA2D_RGB565 DMA2D_OUTPUT_RGB565\r\n#define DMA2D_ARGB1555 DMA2D_OUTPUT_ARGB1555\r\n#define DMA2D_ARGB4444 DMA2D_OUTPUT_ARGB4444\r\n\r\n#define CM_ARGB8888 DMA2D_INPUT_ARGB8888\r\n#define CM_RGB888 DMA2D_INPUT_RGB888\r\n#define CM_RGB565 DMA2D_INPUT_RGB565\r\n#define CM_ARGB1555 DMA2D_INPUT_ARGB1555\r\n#define CM_ARGB4444 DMA2D_INPUT_ARGB4444\r\n#define CM_L8 DMA2D_INPUT_L8\r\n#define CM_AL44 DMA2D_INPUT_AL44\r\n#define CM_AL88 DMA2D_INPUT_AL88\r\n#define CM_L4 DMA2D_INPUT_L4\r\n#define CM_A8 DMA2D_INPUT_A8\r\n#define CM_A4 DMA2D_INPUT_A4\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) || defined(STM32H7)\r\n/** @defgroup DMA2D_Aliases DMA2D API Aliases\r\n * @{\r\n */\r\n#define HAL_DMA2D_DisableCLUT HAL_DMA2D_CLUTLoading_Abort /*!< Aliased to HAL_DMA2D_CLUTLoading_Abort\r\n for compatibility with legacy code */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Defines HAL PPP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_CRYP_Aliased_Functions HAL CRYP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_CRYP_ComputationCpltCallback HAL_CRYPEx_ComputationCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCACHE_Aliased_Functions HAL DCACHE Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if !defined(STM32F2)\r\n/** @defgroup HASH_alias HASH API alias\r\n * @{\r\n */\r\n#define HAL_HASHEx_IRQHandler HAL_HASH_IRQHandler /*!< Redirection for compatibility with legacy code */\r\n/**\r\n *\r\n * @}\r\n */\r\n#endif /* STM32F2 */\r\n/** @defgroup HAL_HASH_Aliased_Functions HAL HASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_HASH_STATETypeDef HAL_HASH_StateTypeDef\r\n#define HAL_HASHPhaseTypeDef HAL_HASH_PhaseTypeDef\r\n#define HAL_HMAC_MD5_Finish HAL_HASH_MD5_Finish\r\n#define HAL_HMAC_SHA1_Finish HAL_HASH_SHA1_Finish\r\n#define HAL_HMAC_SHA224_Finish HAL_HASH_SHA224_Finish\r\n#define HAL_HMAC_SHA256_Finish HAL_HASH_SHA256_Finish\r\n\r\n/*HASH Algorithm Selection*/\r\n\r\n#define HASH_AlgoSelection_SHA1 HASH_ALGOSELECTION_SHA1\r\n#define HASH_AlgoSelection_SHA224 HASH_ALGOSELECTION_SHA224\r\n#define HASH_AlgoSelection_SHA256 HASH_ALGOSELECTION_SHA256\r\n#define HASH_AlgoSelection_MD5 HASH_ALGOSELECTION_MD5\r\n\r\n#define HASH_AlgoMode_HASH HASH_ALGOMODE_HASH\r\n#define HASH_AlgoMode_HMAC HASH_ALGOMODE_HMAC\r\n\r\n#define HASH_HMACKeyType_ShortKey HASH_HMAC_KEYTYPE_SHORTKEY\r\n#define HASH_HMACKeyType_LongKey HASH_HMAC_KEYTYPE_LONGKEY\r\n\r\n#if defined(STM32L4) || defined(STM32L5) || defined(STM32F2) || defined(STM32F4) || defined(STM32F7) || defined(STM32H7)\r\n\r\n#define HAL_HASH_MD5_Accumulate HAL_HASH_MD5_Accmlt\r\n#define HAL_HASH_MD5_Accumulate_End HAL_HASH_MD5_Accmlt_End\r\n#define HAL_HASH_MD5_Accumulate_IT HAL_HASH_MD5_Accmlt_IT\r\n#define HAL_HASH_MD5_Accumulate_End_IT HAL_HASH_MD5_Accmlt_End_IT\r\n\r\n#define HAL_HASH_SHA1_Accumulate HAL_HASH_SHA1_Accmlt\r\n#define HAL_HASH_SHA1_Accumulate_End HAL_HASH_SHA1_Accmlt_End\r\n#define HAL_HASH_SHA1_Accumulate_IT HAL_HASH_SHA1_Accmlt_IT\r\n#define HAL_HASH_SHA1_Accumulate_End_IT HAL_HASH_SHA1_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA224_Accumulate HAL_HASHEx_SHA224_Accmlt\r\n#define HAL_HASHEx_SHA224_Accumulate_End HAL_HASHEx_SHA224_Accmlt_End\r\n#define HAL_HASHEx_SHA224_Accumulate_IT HAL_HASHEx_SHA224_Accmlt_IT\r\n#define HAL_HASHEx_SHA224_Accumulate_End_IT HAL_HASHEx_SHA224_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA256_Accumulate HAL_HASHEx_SHA256_Accmlt\r\n#define HAL_HASHEx_SHA256_Accumulate_End HAL_HASHEx_SHA256_Accmlt_End\r\n#define HAL_HASHEx_SHA256_Accumulate_IT HAL_HASHEx_SHA256_Accmlt_IT\r\n#define HAL_HASHEx_SHA256_Accumulate_End_IT HAL_HASHEx_SHA256_Accmlt_End_IT\r\n\r\n#endif /* STM32L4 || STM32L5 || STM32F2 || STM32F4 || STM32F7 || STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Functions HAL Generic Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_EnableDBGSleepMode HAL_DBGMCU_EnableDBGSleepMode\r\n#define HAL_DisableDBGSleepMode HAL_DBGMCU_DisableDBGSleepMode\r\n#define HAL_EnableDBGStopMode HAL_DBGMCU_EnableDBGStopMode\r\n#define HAL_DisableDBGStopMode HAL_DBGMCU_DisableDBGStopMode\r\n#define HAL_EnableDBGStandbyMode HAL_DBGMCU_EnableDBGStandbyMode\r\n#define HAL_DisableDBGStandbyMode HAL_DBGMCU_DisableDBGStandbyMode\r\n#define HAL_DBG_LowPowerConfig(Periph, cmd) (((cmd\\\r\n )==ENABLE)? HAL_DBGMCU_DBG_EnableLowPowerConfig(Periph) : \\\r\n HAL_DBGMCU_DBG_DisableLowPowerConfig(Periph))\r\n#define HAL_VREFINT_OutputSelect HAL_SYSCFG_VREFINT_OutputSelect\r\n#define HAL_Lock_Cmd(cmd) (((cmd)==ENABLE) ? HAL_SYSCFG_Enable_Lock_VREFINT() : HAL_SYSCFG_Disable_Lock_VREFINT())\r\n#if defined(STM32L0)\r\n#else\r\n#define HAL_VREFINT_Cmd(cmd) (((cmd)==ENABLE)? HAL_SYSCFG_EnableVREFINT() : HAL_SYSCFG_DisableVREFINT())\r\n#endif\r\n#define HAL_ADC_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? HAL_ADCEx_EnableVREFINT() : HAL_ADCEx_DisableVREFINT())\r\n#define HAL_ADC_EnableBufferSensor_Cmd(cmd) (((cmd\\\r\n )==ENABLE) ? HAL_ADCEx_EnableVREFINTTempSensor() : \\\r\n HAL_ADCEx_DisableVREFINTTempSensor())\r\n#if defined(STM32H7A3xx) || defined(STM32H7B3xx) || defined(STM32H7B0xx) || defined(STM32H7A3xxQ) || \\\r\n defined(STM32H7B3xxQ) || defined(STM32H7B0xxQ)\r\n#define HAL_EnableSRDomainDBGStopMode HAL_EnableDomain3DBGStopMode\r\n#define HAL_DisableSRDomainDBGStopMode HAL_DisableDomain3DBGStopMode\r\n#define HAL_EnableSRDomainDBGStandbyMode HAL_EnableDomain3DBGStandbyMode\r\n#define HAL_DisableSRDomainDBGStandbyMode HAL_DisableDomain3DBGStandbyMode\r\n#endif /* STM32H7A3xx || STM32H7B3xx || STM32H7B0xx || STM32H7A3xxQ || STM32H7B3xxQ || STM32H7B0xxQ */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Functions HAL FLASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define FLASH_HalfPageProgram HAL_FLASHEx_HalfPageProgram\r\n#define FLASH_EnableRunPowerDown HAL_FLASHEx_EnableRunPowerDown\r\n#define FLASH_DisableRunPowerDown HAL_FLASHEx_DisableRunPowerDown\r\n#define HAL_DATA_EEPROMEx_Unlock HAL_FLASHEx_DATAEEPROM_Unlock\r\n#define HAL_DATA_EEPROMEx_Lock HAL_FLASHEx_DATAEEPROM_Lock\r\n#define HAL_DATA_EEPROMEx_Erase HAL_FLASHEx_DATAEEPROM_Erase\r\n#define HAL_DATA_EEPROMEx_Program HAL_FLASHEx_DATAEEPROM_Program\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Functions HAL I2C Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_I2CEx_AnalogFilter_Config HAL_I2CEx_ConfigAnalogFilter\r\n#define HAL_I2CEx_DigitalFilter_Config HAL_I2CEx_ConfigDigitalFilter\r\n#define HAL_FMPI2CEx_AnalogFilter_Config HAL_FMPI2CEx_ConfigAnalogFilter\r\n#define HAL_FMPI2CEx_DigitalFilter_Config HAL_FMPI2CEx_ConfigDigitalFilter\r\n\r\n#define HAL_I2CFastModePlusConfig(SYSCFG_I2CFastModePlus, cmd) ((cmd == ENABLE)? \\\r\n HAL_I2CEx_EnableFastModePlus(SYSCFG_I2CFastModePlus): \\\r\n HAL_I2CEx_DisableFastModePlus(SYSCFG_I2CFastModePlus))\r\n\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || \\\r\n defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || \\\r\n defined(STM32L4) || defined(STM32L5) || defined(STM32G4) || defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_IT HAL_I2C_Master_Seq_Transmit_IT\r\n#define HAL_I2C_Master_Sequential_Receive_IT HAL_I2C_Master_Seq_Receive_IT\r\n#define HAL_I2C_Slave_Sequential_Transmit_IT HAL_I2C_Slave_Seq_Transmit_IT\r\n#define HAL_I2C_Slave_Sequential_Receive_IT HAL_I2C_Slave_Seq_Receive_IT\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 ||\r\n STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F4) || defined(STM32F7) || \\\r\n defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4)|| defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_DMA HAL_I2C_Master_Seq_Transmit_DMA\r\n#define HAL_I2C_Master_Sequential_Receive_DMA HAL_I2C_Master_Seq_Receive_DMA\r\n#define HAL_I2C_Slave_Sequential_Transmit_DMA HAL_I2C_Slave_Seq_Transmit_DMA\r\n#define HAL_I2C_Slave_Sequential_Receive_DMA HAL_I2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_IT HAL_FMPI2C_Master_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Master_Sequential_Receive_IT HAL_FMPI2C_Master_Seq_Receive_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_IT HAL_FMPI2C_Slave_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_IT HAL_FMPI2C_Slave_Seq_Receive_IT\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_DMA HAL_FMPI2C_Master_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Master_Sequential_Receive_DMA HAL_FMPI2C_Master_Seq_Receive_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_DMA HAL_FMPI2C_Slave_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_DMA HAL_FMPI2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PWR_Aliased HAL PWR Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32G0)\r\n#define HAL_PWR_ConfigPVD HAL_PWREx_ConfigPVD\r\n#define HAL_PWR_EnablePVD HAL_PWREx_EnablePVD\r\n#define HAL_PWR_DisablePVD HAL_PWREx_DisablePVD\r\n#define HAL_PWR_PVD_IRQHandler HAL_PWREx_PVD_IRQHandler\r\n#endif\r\n#define HAL_PWR_PVDConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_DisableBkUpReg HAL_PWREx_DisableBkUpReg\r\n#define HAL_PWR_DisableFlashPowerDown HAL_PWREx_DisableFlashPowerDown\r\n#define HAL_PWR_DisableVddio2Monitor HAL_PWREx_DisableVddio2Monitor\r\n#define HAL_PWR_EnableBkUpReg HAL_PWREx_EnableBkUpReg\r\n#define HAL_PWR_EnableFlashPowerDown HAL_PWREx_EnableFlashPowerDown\r\n#define HAL_PWR_EnableVddio2Monitor HAL_PWREx_EnableVddio2Monitor\r\n#define HAL_PWR_PVD_PVM_IRQHandler HAL_PWREx_PVD_PVM_IRQHandler\r\n#define HAL_PWR_PVDLevelConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_Vddio2Monitor_IRQHandler HAL_PWREx_Vddio2Monitor_IRQHandler\r\n#define HAL_PWR_Vddio2MonitorCallback HAL_PWREx_Vddio2MonitorCallback\r\n#define HAL_PWREx_ActivateOverDrive HAL_PWREx_EnableOverDrive\r\n#define HAL_PWREx_DeactivateOverDrive HAL_PWREx_DisableOverDrive\r\n#define HAL_PWREx_DisableSDADCAnalog HAL_PWREx_DisableSDADC\r\n#define HAL_PWREx_EnableSDADCAnalog HAL_PWREx_EnableSDADC\r\n#define HAL_PWREx_PVMConfig HAL_PWREx_ConfigPVM\r\n\r\n#define PWR_MODE_NORMAL PWR_PVD_MODE_NORMAL\r\n#define PWR_MODE_IT_RISING PWR_PVD_MODE_IT_RISING\r\n#define PWR_MODE_IT_FALLING PWR_PVD_MODE_IT_FALLING\r\n#define PWR_MODE_IT_RISING_FALLING PWR_PVD_MODE_IT_RISING_FALLING\r\n#define PWR_MODE_EVENT_RISING PWR_PVD_MODE_EVENT_RISING\r\n#define PWR_MODE_EVENT_FALLING PWR_PVD_MODE_EVENT_FALLING\r\n#define PWR_MODE_EVENT_RISING_FALLING PWR_PVD_MODE_EVENT_RISING_FALLING\r\n\r\n#define CR_OFFSET_BB PWR_CR_OFFSET_BB\r\n#define CSR_OFFSET_BB PWR_CSR_OFFSET_BB\r\n#define PMODE_BIT_NUMBER VOS_BIT_NUMBER\r\n#define CR_PMODE_BB CR_VOS_BB\r\n\r\n#define DBP_BitNumber DBP_BIT_NUMBER\r\n#define PVDE_BitNumber PVDE_BIT_NUMBER\r\n#define PMODE_BitNumber PMODE_BIT_NUMBER\r\n#define EWUP_BitNumber EWUP_BIT_NUMBER\r\n#define FPDS_BitNumber FPDS_BIT_NUMBER\r\n#define ODEN_BitNumber ODEN_BIT_NUMBER\r\n#define ODSWEN_BitNumber ODSWEN_BIT_NUMBER\r\n#define MRLVDS_BitNumber MRLVDS_BIT_NUMBER\r\n#define LPLVDS_BitNumber LPLVDS_BIT_NUMBER\r\n#define BRE_BitNumber BRE_BIT_NUMBER\r\n\r\n#define PWR_MODE_EVT PWR_PVD_MODE_NORMAL\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Functions HAL RTC Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Functions HAL SMBUS Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SMBUS_Slave_Listen_IT HAL_SMBUS_EnableListen_IT\r\n#define HAL_SMBUS_SlaveAddrCallback HAL_SMBUS_AddrCallback\r\n#define HAL_SMBUS_SlaveListenCpltCallback HAL_SMBUS_ListenCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Functions HAL SPI Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SPI_FlushRxFifo HAL_SPIEx_FlushRxFifo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Functions HAL TIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_TIM_DMADelayPulseCplt TIM_DMADelayPulseCplt\r\n#define HAL_TIM_DMAError TIM_DMAError\r\n#define HAL_TIM_DMACaptureCplt TIM_DMACaptureCplt\r\n#define HAL_TIMEx_DMACommutationCplt TIMEx_DMACommutationCplt\r\n#if defined(STM32H7) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || \\\r\n defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4)\r\n#define HAL_TIM_SlaveConfigSynchronization HAL_TIM_SlaveConfigSynchro\r\n#define HAL_TIM_SlaveConfigSynchronization_IT HAL_TIM_SlaveConfigSynchro_IT\r\n#define HAL_TIMEx_CommutationCallback HAL_TIMEx_CommutCallback\r\n#define HAL_TIMEx_ConfigCommutationEvent HAL_TIMEx_ConfigCommutEvent\r\n#define HAL_TIMEx_ConfigCommutationEvent_IT HAL_TIMEx_ConfigCommutEvent_IT\r\n#define HAL_TIMEx_ConfigCommutationEvent_DMA HAL_TIMEx_ConfigCommutEvent_DMA\r\n#endif /* STM32H7 || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Functions HAL UART Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_UART_WakeupCallback HAL_UARTEx_WakeupCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Functions HAL LTDC Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LTDC_LineEvenCallback HAL_LTDC_LineEventCallback\r\n#define HAL_LTDC_Relaod HAL_LTDC_Reload\r\n#define HAL_LTDC_StructInitFromVideoConfig HAL_LTDCEx_StructInitFromVideoConfig\r\n#define HAL_LTDC_StructInitFromAdaptedCommandConfig HAL_LTDCEx_StructInitFromAdaptedCommandConfig\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PPP_Aliased_Functions HAL PPP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Macros HAL CRYP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_IT_CC CRYP_IT_CC\r\n#define AES_IT_ERR CRYP_IT_ERR\r\n#define AES_FLAG_CCF CRYP_FLAG_CCF\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_GET_BOOT_MODE __HAL_SYSCFG_GET_BOOT_MODE\r\n#define __HAL_REMAPMEMORY_FLASH __HAL_SYSCFG_REMAPMEMORY_FLASH\r\n#define __HAL_REMAPMEMORY_SYSTEMFLASH __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH\r\n#define __HAL_REMAPMEMORY_SRAM __HAL_SYSCFG_REMAPMEMORY_SRAM\r\n#define __HAL_REMAPMEMORY_FMC __HAL_SYSCFG_REMAPMEMORY_FMC\r\n#define __HAL_REMAPMEMORY_FMC_SDRAM __HAL_SYSCFG_REMAPMEMORY_FMC_SDRAM\r\n#define __HAL_REMAPMEMORY_FSMC __HAL_SYSCFG_REMAPMEMORY_FSMC\r\n#define __HAL_REMAPMEMORY_QUADSPI __HAL_SYSCFG_REMAPMEMORY_QUADSPI\r\n#define __HAL_FMC_BANK __HAL_SYSCFG_FMC_BANK\r\n#define __HAL_GET_FLAG __HAL_SYSCFG_GET_FLAG\r\n#define __HAL_CLEAR_FLAG __HAL_SYSCFG_CLEAR_FLAG\r\n#define __HAL_VREFINT_OUT_ENABLE __HAL_SYSCFG_VREFINT_OUT_ENABLE\r\n#define __HAL_VREFINT_OUT_DISABLE __HAL_SYSCFG_VREFINT_OUT_DISABLE\r\n#define __HAL_SYSCFG_SRAM2_WRP_ENABLE __HAL_SYSCFG_SRAM2_WRP_0_31_ENABLE\r\n\r\n#define SYSCFG_FLAG_VREF_READY SYSCFG_FLAG_VREFINT_READY\r\n#define SYSCFG_FLAG_RC48 RCC_FLAG_HSI48\r\n#define IS_SYSCFG_FASTMODEPLUS_CONFIG IS_I2C_FASTMODEPLUS\r\n#define UFB_MODE_BitNumber UFB_MODE_BIT_NUMBER\r\n#define CMP_PD_BitNumber CMP_PD_BIT_NUMBER\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_ADC_Aliased_Macros HAL ADC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __ADC_ENABLE __HAL_ADC_ENABLE\r\n#define __ADC_DISABLE __HAL_ADC_DISABLE\r\n#define __HAL_ADC_ENABLING_CONDITIONS ADC_ENABLING_CONDITIONS\r\n#define __HAL_ADC_DISABLING_CONDITIONS ADC_DISABLING_CONDITIONS\r\n#define __HAL_ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __HAL_ADC_IS_SOFTWARE_START_REGULAR ADC_IS_SOFTWARE_START_REGULAR\r\n#define __HAL_ADC_IS_SOFTWARE_START_INJECTED ADC_IS_SOFTWARE_START_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR ADC_IS_CONVERSION_ONGOING_REGULAR\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_INJECTED ADC_IS_CONVERSION_ONGOING_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING ADC_IS_CONVERSION_ONGOING\r\n#define __HAL_ADC_CLEAR_ERRORCODE ADC_CLEAR_ERRORCODE\r\n\r\n#define __HAL_ADC_GET_RESOLUTION ADC_GET_RESOLUTION\r\n#define __HAL_ADC_JSQR_RK ADC_JSQR_RK\r\n#define __HAL_ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_SHIFT\r\n#define __HAL_ADC_CFGR_AWD23CR ADC_CFGR_AWD23CR\r\n#define __HAL_ADC_CFGR_INJECT_AUTO_CONVERSION ADC_CFGR_INJECT_AUTO_CONVERSION\r\n#define __HAL_ADC_CFGR_INJECT_CONTEXT_QUEUE ADC_CFGR_INJECT_CONTEXT_QUEUE\r\n#define __HAL_ADC_CFGR_INJECT_DISCCONTINUOUS ADC_CFGR_INJECT_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_REG_DISCCONTINUOUS ADC_CFGR_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_DISCONTINUOUS_NUM ADC_CFGR_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CFGR_AUTOWAIT ADC_CFGR_AUTOWAIT\r\n#define __HAL_ADC_CFGR_CONTINUOUS ADC_CFGR_CONTINUOUS\r\n#define __HAL_ADC_CFGR_OVERRUN ADC_CFGR_OVERRUN\r\n#define __HAL_ADC_CFGR_DMACONTREQ ADC_CFGR_DMACONTREQ\r\n#define __HAL_ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_SET\r\n#define __HAL_ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_SET\r\n#define __HAL_ADC_OFR_CHANNEL ADC_OFR_CHANNEL\r\n#define __HAL_ADC_DIFSEL_CHANNEL ADC_DIFSEL_CHANNEL\r\n#define __HAL_ADC_CALFACT_DIFF_SET ADC_CALFACT_DIFF_SET\r\n#define __HAL_ADC_CALFACT_DIFF_GET ADC_CALFACT_DIFF_GET\r\n#define __HAL_ADC_TRX_HIGHTHRESHOLD ADC_TRX_HIGHTHRESHOLD\r\n\r\n#define __HAL_ADC_OFFSET_SHIFT_RESOLUTION ADC_OFFSET_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD1THRESHOLD_SHIFT_RESOLUTION ADC_AWD1THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD23THRESHOLD_SHIFT_RESOLUTION ADC_AWD23THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_COMMON_REGISTER ADC_COMMON_REGISTER\r\n#define __HAL_ADC_COMMON_CCR_MULTI ADC_COMMON_CCR_MULTI\r\n#define __HAL_ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __HAL_ADC_NONMULTIMODE_OR_MULTIMODEMASTER ADC_NONMULTIMODE_OR_MULTIMODEMASTER\r\n#define __HAL_ADC_COMMON_ADC_OTHER ADC_COMMON_ADC_OTHER\r\n#define __HAL_ADC_MULTI_SLAVE ADC_MULTI_SLAVE\r\n\r\n#define __HAL_ADC_SQR1_L ADC_SQR1_L_SHIFT\r\n#define __HAL_ADC_JSQR_JL ADC_JSQR_JL_SHIFT\r\n#define __HAL_ADC_JSQR_RK_JL ADC_JSQR_RK_JL\r\n#define __HAL_ADC_CR1_DISCONTINUOUS_NUM ADC_CR1_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CR1_SCAN ADC_CR1_SCAN_SET\r\n#define __HAL_ADC_CONVCYCLES_MAX_RANGE ADC_CONVCYCLES_MAX_RANGE\r\n#define __HAL_ADC_CLOCK_PRESCALER_RANGE ADC_CLOCK_PRESCALER_RANGE\r\n#define __HAL_ADC_GET_CLOCK_PRESCALER ADC_GET_CLOCK_PRESCALER\r\n\r\n#define __HAL_ADC_SQR1 ADC_SQR1\r\n#define __HAL_ADC_SMPR1 ADC_SMPR1\r\n#define __HAL_ADC_SMPR2 ADC_SMPR2\r\n#define __HAL_ADC_SQR3_RK ADC_SQR3_RK\r\n#define __HAL_ADC_SQR2_RK ADC_SQR2_RK\r\n#define __HAL_ADC_SQR1_RK ADC_SQR1_RK\r\n#define __HAL_ADC_CR2_CONTINUOUS ADC_CR2_CONTINUOUS\r\n#define __HAL_ADC_CR1_DISCONTINUOUS ADC_CR1_DISCONTINUOUS\r\n#define __HAL_ADC_CR1_SCANCONV ADC_CR1_SCANCONV\r\n#define __HAL_ADC_CR2_EOCSelection ADC_CR2_EOCSelection\r\n#define __HAL_ADC_CR2_DMAContReq ADC_CR2_DMAContReq\r\n#define __HAL_ADC_JSQR ADC_JSQR\r\n\r\n#define __HAL_ADC_CHSELR_CHANNEL ADC_CHSELR_CHANNEL\r\n#define __HAL_ADC_CFGR1_REG_DISCCONTINUOUS ADC_CFGR1_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR1_AUTOOFF ADC_CFGR1_AUTOOFF\r\n#define __HAL_ADC_CFGR1_AUTOWAIT ADC_CFGR1_AUTOWAIT\r\n#define __HAL_ADC_CFGR1_CONTINUOUS ADC_CFGR1_CONTINUOUS\r\n#define __HAL_ADC_CFGR1_OVERRUN ADC_CFGR1_OVERRUN\r\n#define __HAL_ADC_CFGR1_SCANDIR ADC_CFGR1_SCANDIR\r\n#define __HAL_ADC_CFGR1_DMACONTREQ ADC_CFGR1_DMACONTREQ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_DHR12R1_ALIGNEMENT DAC_DHR12R1_ALIGNMENT\r\n#define __HAL_DHR12R2_ALIGNEMENT DAC_DHR12R2_ALIGNMENT\r\n#define __HAL_DHR12RD_ALIGNEMENT DAC_DHR12RD_ALIGNMENT\r\n#define IS_DAC_GENERATE_WAVE IS_DAC_WAVE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DBGMCU_Aliased_Macros HAL DBGMCU Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_FREEZE_TIM1_DBGMCU __HAL_DBGMCU_FREEZE_TIM1\r\n#define __HAL_UNFREEZE_TIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM1\r\n#define __HAL_FREEZE_TIM2_DBGMCU __HAL_DBGMCU_FREEZE_TIM2\r\n#define __HAL_UNFREEZE_TIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM2\r\n#define __HAL_FREEZE_TIM3_DBGMCU __HAL_DBGMCU_FREEZE_TIM3\r\n#define __HAL_UNFREEZE_TIM3_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM3\r\n#define __HAL_FREEZE_TIM4_DBGMCU __HAL_DBGMCU_FREEZE_TIM4\r\n#define __HAL_UNFREEZE_TIM4_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM4\r\n#define __HAL_FREEZE_TIM5_DBGMCU __HAL_DBGMCU_FREEZE_TIM5\r\n#define __HAL_UNFREEZE_TIM5_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM5\r\n#define __HAL_FREEZE_TIM6_DBGMCU __HAL_DBGMCU_FREEZE_TIM6\r\n#define __HAL_UNFREEZE_TIM6_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM6\r\n#define __HAL_FREEZE_TIM7_DBGMCU __HAL_DBGMCU_FREEZE_TIM7\r\n#define __HAL_UNFREEZE_TIM7_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM7\r\n#define __HAL_FREEZE_TIM8_DBGMCU __HAL_DBGMCU_FREEZE_TIM8\r\n#define __HAL_UNFREEZE_TIM8_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM8\r\n\r\n#define __HAL_FREEZE_TIM9_DBGMCU __HAL_DBGMCU_FREEZE_TIM9\r\n#define __HAL_UNFREEZE_TIM9_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM9\r\n#define __HAL_FREEZE_TIM10_DBGMCU __HAL_DBGMCU_FREEZE_TIM10\r\n#define __HAL_UNFREEZE_TIM10_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM10\r\n#define __HAL_FREEZE_TIM11_DBGMCU __HAL_DBGMCU_FREEZE_TIM11\r\n#define __HAL_UNFREEZE_TIM11_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM11\r\n#define __HAL_FREEZE_TIM12_DBGMCU __HAL_DBGMCU_FREEZE_TIM12\r\n#define __HAL_UNFREEZE_TIM12_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM12\r\n#define __HAL_FREEZE_TIM13_DBGMCU __HAL_DBGMCU_FREEZE_TIM13\r\n#define __HAL_UNFREEZE_TIM13_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM13\r\n#define __HAL_FREEZE_TIM14_DBGMCU __HAL_DBGMCU_FREEZE_TIM14\r\n#define __HAL_UNFREEZE_TIM14_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM14\r\n#define __HAL_FREEZE_CAN2_DBGMCU __HAL_DBGMCU_FREEZE_CAN2\r\n#define __HAL_UNFREEZE_CAN2_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN2\r\n\r\n\r\n#define __HAL_FREEZE_TIM15_DBGMCU __HAL_DBGMCU_FREEZE_TIM15\r\n#define __HAL_UNFREEZE_TIM15_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM15\r\n#define __HAL_FREEZE_TIM16_DBGMCU __HAL_DBGMCU_FREEZE_TIM16\r\n#define __HAL_UNFREEZE_TIM16_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM16\r\n#define __HAL_FREEZE_TIM17_DBGMCU __HAL_DBGMCU_FREEZE_TIM17\r\n#define __HAL_UNFREEZE_TIM17_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM17\r\n#define __HAL_FREEZE_RTC_DBGMCU __HAL_DBGMCU_FREEZE_RTC\r\n#define __HAL_UNFREEZE_RTC_DBGMCU __HAL_DBGMCU_UNFREEZE_RTC\r\n#if defined(STM32H7)\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG1\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UnFreeze_WWDG1\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG1\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UnFreeze_IWDG1\r\n#else\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_WWDG\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_IWDG\r\n#endif /* STM32H7 */\r\n#define __HAL_FREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT\r\n#define __HAL_FREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT\r\n#define __HAL_FREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT\r\n#define __HAL_FREEZE_CAN1_DBGMCU __HAL_DBGMCU_FREEZE_CAN1\r\n#define __HAL_UNFREEZE_CAN1_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN1\r\n#define __HAL_FREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM1\r\n#define __HAL_UNFREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM1\r\n#define __HAL_FREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM2\r\n#define __HAL_UNFREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM2\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Macros HAL COMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32F3)\r\n#define COMP_START __HAL_COMP_ENABLE\r\n#define COMP_STOP __HAL_COMP_DISABLE\r\n#define COMP_LOCK __HAL_COMP_LOCK\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) || defined(STM32F303x8) || \\\r\n defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F302xE) || defined(STM32F302xC)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F373xC) ||defined(STM32F378xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n# endif\r\n#else\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n#endif\r\n\r\n#define __HAL_COMP_GET_EXTI_LINE COMP_GET_EXTI_LINE\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/* Note: On these STM32 families, the only argument of this macro */\r\n/* is COMP_FLAG_LOCK. */\r\n/* This macro is replaced by __HAL_COMP_IS_LOCKED with only HAL handle */\r\n/* argument. */\r\n#define __HAL_COMP_GET_FLAG(__HANDLE__, __FLAG__) (__HAL_COMP_IS_LOCKED(__HANDLE__))\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/** @defgroup HAL_COMP_Aliased_Functions HAL COMP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_COMP_Start_IT HAL_COMP_Start /* Function considered as legacy as EXTI event or IT configuration is \r\n done into HAL_COMP_Init() */\r\n#define HAL_COMP_Stop_IT HAL_COMP_Stop /* Function considered as legacy as EXTI event or IT configuration is \r\n done into HAL_COMP_Init() */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_DAC_WAVE(WAVE) (((WAVE) == DAC_WAVE_NONE) || \\\r\n ((WAVE) == DAC_WAVE_NOISE)|| \\\r\n ((WAVE) == DAC_WAVE_TRIANGLE))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Macros HAL FLASH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_WRPAREA IS_OB_WRPAREA\r\n#define IS_TYPEPROGRAM IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEPROGRAMFLASH IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEERASE IS_FLASH_TYPEERASE\r\n#define IS_NBSECTORS IS_FLASH_NBSECTORS\r\n#define IS_OB_WDG_SOURCE IS_OB_IWDG_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Macros HAL I2C Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_I2C_RESET_CR2 I2C_RESET_CR2\r\n#define __HAL_I2C_GENERATE_START I2C_GENERATE_START\r\n#if defined(STM32F1)\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQRANGE\r\n#else\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQ_RANGE\r\n#endif /* STM32F1 */\r\n#define __HAL_I2C_RISE_TIME I2C_RISE_TIME\r\n#define __HAL_I2C_SPEED_STANDARD I2C_SPEED_STANDARD\r\n#define __HAL_I2C_SPEED_FAST I2C_SPEED_FAST\r\n#define __HAL_I2C_SPEED I2C_SPEED\r\n#define __HAL_I2C_7BIT_ADD_WRITE I2C_7BIT_ADD_WRITE\r\n#define __HAL_I2C_7BIT_ADD_READ I2C_7BIT_ADD_READ\r\n#define __HAL_I2C_10BIT_ADDRESS I2C_10BIT_ADDRESS\r\n#define __HAL_I2C_10BIT_HEADER_WRITE I2C_10BIT_HEADER_WRITE\r\n#define __HAL_I2C_10BIT_HEADER_READ I2C_10BIT_HEADER_READ\r\n#define __HAL_I2C_MEM_ADD_MSB I2C_MEM_ADD_MSB\r\n#define __HAL_I2C_MEM_ADD_LSB I2C_MEM_ADD_LSB\r\n#define __HAL_I2C_FREQRANGE I2C_FREQRANGE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Macros HAL I2S Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_I2S_INSTANCE IS_I2S_ALL_INSTANCE\r\n#define IS_I2S_INSTANCE_EXT IS_I2S_ALL_INSTANCE_EXT\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_I2S_CLEAR_FREFLAG __HAL_I2S_CLEAR_TIFREFLAG\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Macros HAL IRDA Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __IRDA_DISABLE __HAL_IRDA_DISABLE\r\n#define __IRDA_ENABLE __HAL_IRDA_ENABLE\r\n\r\n#define __HAL_IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __HAL_IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n#define __IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n\r\n#define IS_IRDA_ONEBIT_SAMPLE IS_IRDA_ONE_BIT_SAMPLE\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Macros HAL IWDG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_IWDG_ENABLE_WRITE_ACCESS IWDG_ENABLE_WRITE_ACCESS\r\n#define __HAL_IWDG_DISABLE_WRITE_ACCESS IWDG_DISABLE_WRITE_ACCESS\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Macros HAL LPTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_LPTIM_ENABLE_INTERRUPT __HAL_LPTIM_ENABLE_IT\r\n#define __HAL_LPTIM_DISABLE_INTERRUPT __HAL_LPTIM_DISABLE_IT\r\n#define __HAL_LPTIM_GET_ITSTATUS __HAL_LPTIM_GET_IT_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Macros HAL OPAMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __OPAMP_CSR_OPAXPD OPAMP_CSR_OPAXPD\r\n#define __OPAMP_CSR_S3SELX OPAMP_CSR_S3SELX\r\n#define __OPAMP_CSR_S4SELX OPAMP_CSR_S4SELX\r\n#define __OPAMP_CSR_S5SELX OPAMP_CSR_S5SELX\r\n#define __OPAMP_CSR_S6SELX OPAMP_CSR_S6SELX\r\n#define __OPAMP_CSR_OPAXCAL_L OPAMP_CSR_OPAXCAL_L\r\n#define __OPAMP_CSR_OPAXCAL_H OPAMP_CSR_OPAXCAL_H\r\n#define __OPAMP_CSR_OPAXLPM OPAMP_CSR_OPAXLPM\r\n#define __OPAMP_CSR_ALL_SWITCHES OPAMP_CSR_ALL_SWITCHES\r\n#define __OPAMP_CSR_ANAWSELX OPAMP_CSR_ANAWSELX\r\n#define __OPAMP_CSR_OPAXCALOUT OPAMP_CSR_OPAXCALOUT\r\n#define __OPAMP_OFFSET_TRIM_BITSPOSITION OPAMP_OFFSET_TRIM_BITSPOSITION\r\n#define __OPAMP_OFFSET_TRIM_SET OPAMP_OFFSET_TRIM_SET\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PWR_Aliased_Macros HAL PWR Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_PVD_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PVD_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PVM_EVENT_DISABLE __HAL_PWR_PVM_EVENT_DISABLE\r\n#define __HAL_PVM_EVENT_ENABLE __HAL_PWR_PVM_EVENT_ENABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_ENABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_ENABLE\r\n#define __HAL_PWR_INTERNALWAKEUP_DISABLE HAL_PWREx_DisableInternalWakeUpLine\r\n#define __HAL_PWR_INTERNALWAKEUP_ENABLE HAL_PWREx_EnableInternalWakeUpLine\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_DISABLE HAL_PWREx_DisablePullUpPullDownConfig\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_ENABLE HAL_PWREx_EnablePullUpPullDownConfig\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_EGDE_TRIGGER() do { __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n#define __HAL_PWR_PVD_EXTI_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_RISING_EDGE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVM_DISABLE() do { HAL_PWREx_DisablePVM1();HAL_PWREx_DisablePVM2(); \\\r\n HAL_PWREx_DisablePVM3();HAL_PWREx_DisablePVM4(); \\\r\n } while(0)\r\n#define __HAL_PWR_PVM_ENABLE() do { HAL_PWREx_EnablePVM1();HAL_PWREx_EnablePVM2(); \\\r\n HAL_PWREx_EnablePVM3();HAL_PWREx_EnablePVM4(); \\\r\n } while(0)\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_DISABLE HAL_PWREx_DisableSRAM2ContentRetention\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_ENABLE HAL_PWREx_EnableSRAM2ContentRetention\r\n#define __HAL_PWR_VDDIO2_DISABLE HAL_PWREx_DisableVddIO2\r\n#define __HAL_PWR_VDDIO2_ENABLE HAL_PWREx_EnableVddIO2\r\n#define __HAL_PWR_VDDIO2_EXTI_CLEAR_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDIO2_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDUSB_DISABLE HAL_PWREx_DisableVddUSB\r\n#define __HAL_PWR_VDDUSB_ENABLE HAL_PWREx_EnableVddUSB\r\n\r\n#if defined (STM32F4)\r\n#define __HAL_PVD_EXTI_ENABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_ENABLE_IT()\r\n#define __HAL_PVD_EXTI_DISABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_DISABLE_IT()\r\n#define __HAL_PVD_EXTI_GET_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GET_FLAG()\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_CLEAR_FLAG()\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG __HAL_PWR_PVD_EXTI_CLEAR_FLAG\r\n#define __HAL_PVD_EXTI_DISABLE_IT __HAL_PWR_PVD_EXTI_DISABLE_IT\r\n#define __HAL_PVD_EXTI_ENABLE_IT __HAL_PWR_PVD_EXTI_ENABLE_IT\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT __HAL_PWR_PVD_EXTI_GENERATE_SWIT\r\n#define __HAL_PVD_EXTI_GET_FLAG __HAL_PWR_PVD_EXTI_GET_FLAG\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_RCC_Aliased HAL RCC Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define RCC_StopWakeUpClock_MSI RCC_STOP_WAKEUPCLOCK_MSI\r\n#define RCC_StopWakeUpClock_HSI RCC_STOP_WAKEUPCLOCK_HSI\r\n\r\n#define HAL_RCC_CCSCallback HAL_RCC_CSSCallback\r\n#define HAL_RC48_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? \\\r\n HAL_RCCEx_EnableHSI48_VREFINT() : HAL_RCCEx_DisableHSI48_VREFINT())\r\n\r\n#define __ADC_CLK_DISABLE __HAL_RCC_ADC_CLK_DISABLE\r\n#define __ADC_CLK_ENABLE __HAL_RCC_ADC_CLK_ENABLE\r\n#define __ADC_CLK_SLEEP_DISABLE __HAL_RCC_ADC_CLK_SLEEP_DISABLE\r\n#define __ADC_CLK_SLEEP_ENABLE __HAL_RCC_ADC_CLK_SLEEP_ENABLE\r\n#define __ADC_FORCE_RESET __HAL_RCC_ADC_FORCE_RESET\r\n#define __ADC_RELEASE_RESET __HAL_RCC_ADC_RELEASE_RESET\r\n#define __ADC1_CLK_DISABLE __HAL_RCC_ADC1_CLK_DISABLE\r\n#define __ADC1_CLK_ENABLE __HAL_RCC_ADC1_CLK_ENABLE\r\n#define __ADC1_FORCE_RESET __HAL_RCC_ADC1_FORCE_RESET\r\n#define __ADC1_RELEASE_RESET __HAL_RCC_ADC1_RELEASE_RESET\r\n#define __ADC1_CLK_SLEEP_ENABLE __HAL_RCC_ADC1_CLK_SLEEP_ENABLE\r\n#define __ADC1_CLK_SLEEP_DISABLE __HAL_RCC_ADC1_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_DISABLE __HAL_RCC_ADC2_CLK_DISABLE\r\n#define __ADC2_CLK_ENABLE __HAL_RCC_ADC2_CLK_ENABLE\r\n#define __ADC2_FORCE_RESET __HAL_RCC_ADC2_FORCE_RESET\r\n#define __ADC2_RELEASE_RESET __HAL_RCC_ADC2_RELEASE_RESET\r\n#define __ADC3_CLK_DISABLE __HAL_RCC_ADC3_CLK_DISABLE\r\n#define __ADC3_CLK_ENABLE __HAL_RCC_ADC3_CLK_ENABLE\r\n#define __ADC3_FORCE_RESET __HAL_RCC_ADC3_FORCE_RESET\r\n#define __ADC3_RELEASE_RESET __HAL_RCC_ADC3_RELEASE_RESET\r\n#define __AES_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __AES_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __AES_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __AES_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __AES_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __AES_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#define __CRYP_CLK_SLEEP_ENABLE __HAL_RCC_CRYP_CLK_SLEEP_ENABLE\r\n#define __CRYP_CLK_SLEEP_DISABLE __HAL_RCC_CRYP_CLK_SLEEP_DISABLE\r\n#define __CRYP_CLK_ENABLE __HAL_RCC_CRYP_CLK_ENABLE\r\n#define __CRYP_CLK_DISABLE __HAL_RCC_CRYP_CLK_DISABLE\r\n#define __CRYP_FORCE_RESET __HAL_RCC_CRYP_FORCE_RESET\r\n#define __CRYP_RELEASE_RESET __HAL_RCC_CRYP_RELEASE_RESET\r\n#define __AFIO_CLK_DISABLE __HAL_RCC_AFIO_CLK_DISABLE\r\n#define __AFIO_CLK_ENABLE __HAL_RCC_AFIO_CLK_ENABLE\r\n#define __AFIO_FORCE_RESET __HAL_RCC_AFIO_FORCE_RESET\r\n#define __AFIO_RELEASE_RESET __HAL_RCC_AFIO_RELEASE_RESET\r\n#define __AHB_FORCE_RESET __HAL_RCC_AHB_FORCE_RESET\r\n#define __AHB_RELEASE_RESET __HAL_RCC_AHB_RELEASE_RESET\r\n#define __AHB1_FORCE_RESET __HAL_RCC_AHB1_FORCE_RESET\r\n#define __AHB1_RELEASE_RESET __HAL_RCC_AHB1_RELEASE_RESET\r\n#define __AHB2_FORCE_RESET __HAL_RCC_AHB2_FORCE_RESET\r\n#define __AHB2_RELEASE_RESET __HAL_RCC_AHB2_RELEASE_RESET\r\n#define __AHB3_FORCE_RESET __HAL_RCC_AHB3_FORCE_RESET\r\n#define __AHB3_RELEASE_RESET __HAL_RCC_AHB3_RELEASE_RESET\r\n#define __APB1_FORCE_RESET __HAL_RCC_APB1_FORCE_RESET\r\n#define __APB1_RELEASE_RESET __HAL_RCC_APB1_RELEASE_RESET\r\n#define __APB2_FORCE_RESET __HAL_RCC_APB2_FORCE_RESET\r\n#define __APB2_RELEASE_RESET __HAL_RCC_APB2_RELEASE_RESET\r\n#define __BKP_CLK_DISABLE __HAL_RCC_BKP_CLK_DISABLE\r\n#define __BKP_CLK_ENABLE __HAL_RCC_BKP_CLK_ENABLE\r\n#define __BKP_FORCE_RESET __HAL_RCC_BKP_FORCE_RESET\r\n#define __BKP_RELEASE_RESET __HAL_RCC_BKP_RELEASE_RESET\r\n#define __CAN1_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN1_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN1_CLK_SLEEP_DISABLE __HAL_RCC_CAN1_CLK_SLEEP_DISABLE\r\n#define __CAN1_CLK_SLEEP_ENABLE __HAL_RCC_CAN1_CLK_SLEEP_ENABLE\r\n#define __CAN1_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN1_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN2_CLK_DISABLE __HAL_RCC_CAN2_CLK_DISABLE\r\n#define __CAN2_CLK_ENABLE __HAL_RCC_CAN2_CLK_ENABLE\r\n#define __CAN2_FORCE_RESET __HAL_RCC_CAN2_FORCE_RESET\r\n#define __CAN2_RELEASE_RESET __HAL_RCC_CAN2_RELEASE_RESET\r\n#define __CEC_CLK_DISABLE __HAL_RCC_CEC_CLK_DISABLE\r\n#define __CEC_CLK_ENABLE __HAL_RCC_CEC_CLK_ENABLE\r\n#define __COMP_CLK_DISABLE __HAL_RCC_COMP_CLK_DISABLE\r\n#define __COMP_CLK_ENABLE __HAL_RCC_COMP_CLK_ENABLE\r\n#define __COMP_FORCE_RESET __HAL_RCC_COMP_FORCE_RESET\r\n#define __COMP_RELEASE_RESET __HAL_RCC_COMP_RELEASE_RESET\r\n#define __COMP_CLK_SLEEP_ENABLE __HAL_RCC_COMP_CLK_SLEEP_ENABLE\r\n#define __COMP_CLK_SLEEP_DISABLE __HAL_RCC_COMP_CLK_SLEEP_DISABLE\r\n#define __CEC_FORCE_RESET __HAL_RCC_CEC_FORCE_RESET\r\n#define __CEC_RELEASE_RESET __HAL_RCC_CEC_RELEASE_RESET\r\n#define __CRC_CLK_DISABLE __HAL_RCC_CRC_CLK_DISABLE\r\n#define __CRC_CLK_ENABLE __HAL_RCC_CRC_CLK_ENABLE\r\n#define __CRC_CLK_SLEEP_DISABLE __HAL_RCC_CRC_CLK_SLEEP_DISABLE\r\n#define __CRC_CLK_SLEEP_ENABLE __HAL_RCC_CRC_CLK_SLEEP_ENABLE\r\n#define __CRC_FORCE_RESET __HAL_RCC_CRC_FORCE_RESET\r\n#define __CRC_RELEASE_RESET __HAL_RCC_CRC_RELEASE_RESET\r\n#define __DAC_CLK_DISABLE __HAL_RCC_DAC_CLK_DISABLE\r\n#define __DAC_CLK_ENABLE __HAL_RCC_DAC_CLK_ENABLE\r\n#define __DAC_FORCE_RESET __HAL_RCC_DAC_FORCE_RESET\r\n#define __DAC_RELEASE_RESET __HAL_RCC_DAC_RELEASE_RESET\r\n#define __DAC1_CLK_DISABLE __HAL_RCC_DAC1_CLK_DISABLE\r\n#define __DAC1_CLK_ENABLE __HAL_RCC_DAC1_CLK_ENABLE\r\n#define __DAC1_CLK_SLEEP_DISABLE __HAL_RCC_DAC1_CLK_SLEEP_DISABLE\r\n#define __DAC1_CLK_SLEEP_ENABLE __HAL_RCC_DAC1_CLK_SLEEP_ENABLE\r\n#define __DAC1_FORCE_RESET __HAL_RCC_DAC1_FORCE_RESET\r\n#define __DAC1_RELEASE_RESET __HAL_RCC_DAC1_RELEASE_RESET\r\n#define __DBGMCU_CLK_ENABLE __HAL_RCC_DBGMCU_CLK_ENABLE\r\n#define __DBGMCU_CLK_DISABLE __HAL_RCC_DBGMCU_CLK_DISABLE\r\n#define __DBGMCU_FORCE_RESET __HAL_RCC_DBGMCU_FORCE_RESET\r\n#define __DBGMCU_RELEASE_RESET __HAL_RCC_DBGMCU_RELEASE_RESET\r\n#define __DFSDM_CLK_DISABLE __HAL_RCC_DFSDM_CLK_DISABLE\r\n#define __DFSDM_CLK_ENABLE __HAL_RCC_DFSDM_CLK_ENABLE\r\n#define __DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE\r\n#define __DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE\r\n#define __DFSDM_FORCE_RESET __HAL_RCC_DFSDM_FORCE_RESET\r\n#define __DFSDM_RELEASE_RESET __HAL_RCC_DFSDM_RELEASE_RESET\r\n#define __DMA1_CLK_DISABLE __HAL_RCC_DMA1_CLK_DISABLE\r\n#define __DMA1_CLK_ENABLE __HAL_RCC_DMA1_CLK_ENABLE\r\n#define __DMA1_CLK_SLEEP_DISABLE __HAL_RCC_DMA1_CLK_SLEEP_DISABLE\r\n#define __DMA1_CLK_SLEEP_ENABLE __HAL_RCC_DMA1_CLK_SLEEP_ENABLE\r\n#define __DMA1_FORCE_RESET __HAL_RCC_DMA1_FORCE_RESET\r\n#define __DMA1_RELEASE_RESET __HAL_RCC_DMA1_RELEASE_RESET\r\n#define __DMA2_CLK_DISABLE __HAL_RCC_DMA2_CLK_DISABLE\r\n#define __DMA2_CLK_ENABLE __HAL_RCC_DMA2_CLK_ENABLE\r\n#define __DMA2_CLK_SLEEP_DISABLE __HAL_RCC_DMA2_CLK_SLEEP_DISABLE\r\n#define __DMA2_CLK_SLEEP_ENABLE __HAL_RCC_DMA2_CLK_SLEEP_ENABLE\r\n#define __DMA2_FORCE_RESET __HAL_RCC_DMA2_FORCE_RESET\r\n#define __DMA2_RELEASE_RESET __HAL_RCC_DMA2_RELEASE_RESET\r\n#define __ETHMAC_CLK_DISABLE __HAL_RCC_ETHMAC_CLK_DISABLE\r\n#define __ETHMAC_CLK_ENABLE __HAL_RCC_ETHMAC_CLK_ENABLE\r\n#define __ETHMAC_FORCE_RESET __HAL_RCC_ETHMAC_FORCE_RESET\r\n#define __ETHMAC_RELEASE_RESET __HAL_RCC_ETHMAC_RELEASE_RESET\r\n#define __ETHMACRX_CLK_DISABLE __HAL_RCC_ETHMACRX_CLK_DISABLE\r\n#define __ETHMACRX_CLK_ENABLE __HAL_RCC_ETHMACRX_CLK_ENABLE\r\n#define __ETHMACTX_CLK_DISABLE __HAL_RCC_ETHMACTX_CLK_DISABLE\r\n#define __ETHMACTX_CLK_ENABLE __HAL_RCC_ETHMACTX_CLK_ENABLE\r\n#define __FIREWALL_CLK_DISABLE __HAL_RCC_FIREWALL_CLK_DISABLE\r\n#define __FIREWALL_CLK_ENABLE __HAL_RCC_FIREWALL_CLK_ENABLE\r\n#define __FLASH_CLK_DISABLE __HAL_RCC_FLASH_CLK_DISABLE\r\n#define __FLASH_CLK_ENABLE __HAL_RCC_FLASH_CLK_ENABLE\r\n#define __FLASH_CLK_SLEEP_DISABLE __HAL_RCC_FLASH_CLK_SLEEP_DISABLE\r\n#define __FLASH_CLK_SLEEP_ENABLE __HAL_RCC_FLASH_CLK_SLEEP_ENABLE\r\n#define __FLASH_FORCE_RESET __HAL_RCC_FLASH_FORCE_RESET\r\n#define __FLASH_RELEASE_RESET __HAL_RCC_FLASH_RELEASE_RESET\r\n#define __FLITF_CLK_DISABLE __HAL_RCC_FLITF_CLK_DISABLE\r\n#define __FLITF_CLK_ENABLE __HAL_RCC_FLITF_CLK_ENABLE\r\n#define __FLITF_FORCE_RESET __HAL_RCC_FLITF_FORCE_RESET\r\n#define __FLITF_RELEASE_RESET __HAL_RCC_FLITF_RELEASE_RESET\r\n#define __FLITF_CLK_SLEEP_ENABLE __HAL_RCC_FLITF_CLK_SLEEP_ENABLE\r\n#define __FLITF_CLK_SLEEP_DISABLE __HAL_RCC_FLITF_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_DISABLE __HAL_RCC_FMC_CLK_DISABLE\r\n#define __FMC_CLK_ENABLE __HAL_RCC_FMC_CLK_ENABLE\r\n#define __FMC_CLK_SLEEP_DISABLE __HAL_RCC_FMC_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_SLEEP_ENABLE __HAL_RCC_FMC_CLK_SLEEP_ENABLE\r\n#define __FMC_FORCE_RESET __HAL_RCC_FMC_FORCE_RESET\r\n#define __FMC_RELEASE_RESET __HAL_RCC_FMC_RELEASE_RESET\r\n#define __FSMC_CLK_DISABLE __HAL_RCC_FSMC_CLK_DISABLE\r\n#define __FSMC_CLK_ENABLE __HAL_RCC_FSMC_CLK_ENABLE\r\n#define __GPIOA_CLK_DISABLE __HAL_RCC_GPIOA_CLK_DISABLE\r\n#define __GPIOA_CLK_ENABLE __HAL_RCC_GPIOA_CLK_ENABLE\r\n#define __GPIOA_CLK_SLEEP_DISABLE __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE\r\n#define __GPIOA_CLK_SLEEP_ENABLE __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE\r\n#define __GPIOA_FORCE_RESET __HAL_RCC_GPIOA_FORCE_RESET\r\n#define __GPIOA_RELEASE_RESET __HAL_RCC_GPIOA_RELEASE_RESET\r\n#define __GPIOB_CLK_DISABLE __HAL_RCC_GPIOB_CLK_DISABLE\r\n#define __GPIOB_CLK_ENABLE __HAL_RCC_GPIOB_CLK_ENABLE\r\n#define __GPIOB_CLK_SLEEP_DISABLE __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE\r\n#define __GPIOB_CLK_SLEEP_ENABLE __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE\r\n#define __GPIOB_FORCE_RESET __HAL_RCC_GPIOB_FORCE_RESET\r\n#define __GPIOB_RELEASE_RESET __HAL_RCC_GPIOB_RELEASE_RESET\r\n#define __GPIOC_CLK_DISABLE __HAL_RCC_GPIOC_CLK_DISABLE\r\n#define __GPIOC_CLK_ENABLE __HAL_RCC_GPIOC_CLK_ENABLE\r\n#define __GPIOC_CLK_SLEEP_DISABLE __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE\r\n#define __GPIOC_CLK_SLEEP_ENABLE __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE\r\n#define __GPIOC_FORCE_RESET __HAL_RCC_GPIOC_FORCE_RESET\r\n#define __GPIOC_RELEASE_RESET __HAL_RCC_GPIOC_RELEASE_RESET\r\n#define __GPIOD_CLK_DISABLE __HAL_RCC_GPIOD_CLK_DISABLE\r\n#define __GPIOD_CLK_ENABLE __HAL_RCC_GPIOD_CLK_ENABLE\r\n#define __GPIOD_CLK_SLEEP_DISABLE __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE\r\n#define __GPIOD_CLK_SLEEP_ENABLE __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE\r\n#define __GPIOD_FORCE_RESET __HAL_RCC_GPIOD_FORCE_RESET\r\n#define __GPIOD_RELEASE_RESET __HAL_RCC_GPIOD_RELEASE_RESET\r\n#define __GPIOE_CLK_DISABLE __HAL_RCC_GPIOE_CLK_DISABLE\r\n#define __GPIOE_CLK_ENABLE __HAL_RCC_GPIOE_CLK_ENABLE\r\n#define __GPIOE_CLK_SLEEP_DISABLE __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE\r\n#define __GPIOE_CLK_SLEEP_ENABLE __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE\r\n#define __GPIOE_FORCE_RESET __HAL_RCC_GPIOE_FORCE_RESET\r\n#define __GPIOE_RELEASE_RESET __HAL_RCC_GPIOE_RELEASE_RESET\r\n#define __GPIOF_CLK_DISABLE __HAL_RCC_GPIOF_CLK_DISABLE\r\n#define __GPIOF_CLK_ENABLE __HAL_RCC_GPIOF_CLK_ENABLE\r\n#define __GPIOF_CLK_SLEEP_DISABLE __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE\r\n#define __GPIOF_CLK_SLEEP_ENABLE __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE\r\n#define __GPIOF_FORCE_RESET __HAL_RCC_GPIOF_FORCE_RESET\r\n#define __GPIOF_RELEASE_RESET __HAL_RCC_GPIOF_RELEASE_RESET\r\n#define __GPIOG_CLK_DISABLE __HAL_RCC_GPIOG_CLK_DISABLE\r\n#define __GPIOG_CLK_ENABLE __HAL_RCC_GPIOG_CLK_ENABLE\r\n#define __GPIOG_CLK_SLEEP_DISABLE __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE\r\n#define __GPIOG_CLK_SLEEP_ENABLE __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE\r\n#define __GPIOG_FORCE_RESET __HAL_RCC_GPIOG_FORCE_RESET\r\n#define __GPIOG_RELEASE_RESET __HAL_RCC_GPIOG_RELEASE_RESET\r\n#define __GPIOH_CLK_DISABLE __HAL_RCC_GPIOH_CLK_DISABLE\r\n#define __GPIOH_CLK_ENABLE __HAL_RCC_GPIOH_CLK_ENABLE\r\n#define __GPIOH_CLK_SLEEP_DISABLE __HAL_RCC_GPIOH_CLK_SLEEP_DISABLE\r\n#define __GPIOH_CLK_SLEEP_ENABLE __HAL_RCC_GPIOH_CLK_SLEEP_ENABLE\r\n#define __GPIOH_FORCE_RESET __HAL_RCC_GPIOH_FORCE_RESET\r\n#define __GPIOH_RELEASE_RESET __HAL_RCC_GPIOH_RELEASE_RESET\r\n#define __I2C1_CLK_DISABLE __HAL_RCC_I2C1_CLK_DISABLE\r\n#define __I2C1_CLK_ENABLE __HAL_RCC_I2C1_CLK_ENABLE\r\n#define __I2C1_CLK_SLEEP_DISABLE __HAL_RCC_I2C1_CLK_SLEEP_DISABLE\r\n#define __I2C1_CLK_SLEEP_ENABLE __HAL_RCC_I2C1_CLK_SLEEP_ENABLE\r\n#define __I2C1_FORCE_RESET __HAL_RCC_I2C1_FORCE_RESET\r\n#define __I2C1_RELEASE_RESET __HAL_RCC_I2C1_RELEASE_RESET\r\n#define __I2C2_CLK_DISABLE __HAL_RCC_I2C2_CLK_DISABLE\r\n#define __I2C2_CLK_ENABLE __HAL_RCC_I2C2_CLK_ENABLE\r\n#define __I2C2_CLK_SLEEP_DISABLE __HAL_RCC_I2C2_CLK_SLEEP_DISABLE\r\n#define __I2C2_CLK_SLEEP_ENABLE __HAL_RCC_I2C2_CLK_SLEEP_ENABLE\r\n#define __I2C2_FORCE_RESET __HAL_RCC_I2C2_FORCE_RESET\r\n#define __I2C2_RELEASE_RESET __HAL_RCC_I2C2_RELEASE_RESET\r\n#define __I2C3_CLK_DISABLE __HAL_RCC_I2C3_CLK_DISABLE\r\n#define __I2C3_CLK_ENABLE __HAL_RCC_I2C3_CLK_ENABLE\r\n#define __I2C3_CLK_SLEEP_DISABLE __HAL_RCC_I2C3_CLK_SLEEP_DISABLE\r\n#define __I2C3_CLK_SLEEP_ENABLE __HAL_RCC_I2C3_CLK_SLEEP_ENABLE\r\n#define __I2C3_FORCE_RESET __HAL_RCC_I2C3_FORCE_RESET\r\n#define __I2C3_RELEASE_RESET __HAL_RCC_I2C3_RELEASE_RESET\r\n#define __LCD_CLK_DISABLE __HAL_RCC_LCD_CLK_DISABLE\r\n#define __LCD_CLK_ENABLE __HAL_RCC_LCD_CLK_ENABLE\r\n#define __LCD_CLK_SLEEP_DISABLE __HAL_RCC_LCD_CLK_SLEEP_DISABLE\r\n#define __LCD_CLK_SLEEP_ENABLE __HAL_RCC_LCD_CLK_SLEEP_ENABLE\r\n#define __LCD_FORCE_RESET __HAL_RCC_LCD_FORCE_RESET\r\n#define __LCD_RELEASE_RESET __HAL_RCC_LCD_RELEASE_RESET\r\n#define __LPTIM1_CLK_DISABLE __HAL_RCC_LPTIM1_CLK_DISABLE\r\n#define __LPTIM1_CLK_ENABLE __HAL_RCC_LPTIM1_CLK_ENABLE\r\n#define __LPTIM1_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE\r\n#define __LPTIM1_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE\r\n#define __LPTIM1_FORCE_RESET __HAL_RCC_LPTIM1_FORCE_RESET\r\n#define __LPTIM1_RELEASE_RESET __HAL_RCC_LPTIM1_RELEASE_RESET\r\n#define __LPTIM2_CLK_DISABLE __HAL_RCC_LPTIM2_CLK_DISABLE\r\n#define __LPTIM2_CLK_ENABLE __HAL_RCC_LPTIM2_CLK_ENABLE\r\n#define __LPTIM2_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM2_CLK_SLEEP_DISABLE\r\n#define __LPTIM2_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM2_CLK_SLEEP_ENABLE\r\n#define __LPTIM2_FORCE_RESET __HAL_RCC_LPTIM2_FORCE_RESET\r\n#define __LPTIM2_RELEASE_RESET __HAL_RCC_LPTIM2_RELEASE_RESET\r\n#define __LPUART1_CLK_DISABLE __HAL_RCC_LPUART1_CLK_DISABLE\r\n#define __LPUART1_CLK_ENABLE __HAL_RCC_LPUART1_CLK_ENABLE\r\n#define __LPUART1_CLK_SLEEP_DISABLE __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE\r\n#define __LPUART1_CLK_SLEEP_ENABLE __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE\r\n#define __LPUART1_FORCE_RESET __HAL_RCC_LPUART1_FORCE_RESET\r\n#define __LPUART1_RELEASE_RESET __HAL_RCC_LPUART1_RELEASE_RESET\r\n#define __OPAMP_CLK_DISABLE __HAL_RCC_OPAMP_CLK_DISABLE\r\n#define __OPAMP_CLK_ENABLE __HAL_RCC_OPAMP_CLK_ENABLE\r\n#define __OPAMP_CLK_SLEEP_DISABLE __HAL_RCC_OPAMP_CLK_SLEEP_DISABLE\r\n#define __OPAMP_CLK_SLEEP_ENABLE __HAL_RCC_OPAMP_CLK_SLEEP_ENABLE\r\n#define __OPAMP_FORCE_RESET __HAL_RCC_OPAMP_FORCE_RESET\r\n#define __OPAMP_RELEASE_RESET __HAL_RCC_OPAMP_RELEASE_RESET\r\n#define __OTGFS_CLK_DISABLE __HAL_RCC_OTGFS_CLK_DISABLE\r\n#define __OTGFS_CLK_ENABLE __HAL_RCC_OTGFS_CLK_ENABLE\r\n#define __OTGFS_CLK_SLEEP_DISABLE __HAL_RCC_OTGFS_CLK_SLEEP_DISABLE\r\n#define __OTGFS_CLK_SLEEP_ENABLE __HAL_RCC_OTGFS_CLK_SLEEP_ENABLE\r\n#define __OTGFS_FORCE_RESET __HAL_RCC_OTGFS_FORCE_RESET\r\n#define __OTGFS_RELEASE_RESET __HAL_RCC_OTGFS_RELEASE_RESET\r\n#define __PWR_CLK_DISABLE __HAL_RCC_PWR_CLK_DISABLE\r\n#define __PWR_CLK_ENABLE __HAL_RCC_PWR_CLK_ENABLE\r\n#define __PWR_CLK_SLEEP_DISABLE __HAL_RCC_PWR_CLK_SLEEP_DISABLE\r\n#define __PWR_CLK_SLEEP_ENABLE __HAL_RCC_PWR_CLK_SLEEP_ENABLE\r\n#define __PWR_FORCE_RESET __HAL_RCC_PWR_FORCE_RESET\r\n#define __PWR_RELEASE_RESET __HAL_RCC_PWR_RELEASE_RESET\r\n#define __QSPI_CLK_DISABLE __HAL_RCC_QSPI_CLK_DISABLE\r\n#define __QSPI_CLK_ENABLE __HAL_RCC_QSPI_CLK_ENABLE\r\n#define __QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QSPI_CLK_SLEEP_DISABLE\r\n#define __QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QSPI_CLK_SLEEP_ENABLE\r\n#define __QSPI_FORCE_RESET __HAL_RCC_QSPI_FORCE_RESET\r\n#define __QSPI_RELEASE_RESET __HAL_RCC_QSPI_RELEASE_RESET\r\n\r\n#if defined(STM32WB)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE __HAL_RCC_QUADSPI_CLK_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_ENABLE __HAL_RCC_QUADSPI_CLK_ENABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QUADSPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QUADSPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_QSPI_FORCE_RESET __HAL_RCC_QUADSPI_FORCE_RESET\r\n#define __HAL_RCC_QSPI_RELEASE_RESET __HAL_RCC_QUADSPI_RELEASE_RESET\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED __HAL_RCC_QUADSPI_IS_CLK_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED __HAL_RCC_QUADSPI_IS_CLK_DISABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_DISABLED\r\n#define QSPI_IRQHandler QUADSPI_IRQHandler\r\n#endif /* __HAL_RCC_QUADSPI_CLK_ENABLE */\r\n\r\n#define __RNG_CLK_DISABLE __HAL_RCC_RNG_CLK_DISABLE\r\n#define __RNG_CLK_ENABLE __HAL_RCC_RNG_CLK_ENABLE\r\n#define __RNG_CLK_SLEEP_DISABLE __HAL_RCC_RNG_CLK_SLEEP_DISABLE\r\n#define __RNG_CLK_SLEEP_ENABLE __HAL_RCC_RNG_CLK_SLEEP_ENABLE\r\n#define __RNG_FORCE_RESET __HAL_RCC_RNG_FORCE_RESET\r\n#define __RNG_RELEASE_RESET __HAL_RCC_RNG_RELEASE_RESET\r\n#define __SAI1_CLK_DISABLE __HAL_RCC_SAI1_CLK_DISABLE\r\n#define __SAI1_CLK_ENABLE __HAL_RCC_SAI1_CLK_ENABLE\r\n#define __SAI1_CLK_SLEEP_DISABLE __HAL_RCC_SAI1_CLK_SLEEP_DISABLE\r\n#define __SAI1_CLK_SLEEP_ENABLE __HAL_RCC_SAI1_CLK_SLEEP_ENABLE\r\n#define __SAI1_FORCE_RESET __HAL_RCC_SAI1_FORCE_RESET\r\n#define __SAI1_RELEASE_RESET __HAL_RCC_SAI1_RELEASE_RESET\r\n#define __SAI2_CLK_DISABLE __HAL_RCC_SAI2_CLK_DISABLE\r\n#define __SAI2_CLK_ENABLE __HAL_RCC_SAI2_CLK_ENABLE\r\n#define __SAI2_CLK_SLEEP_DISABLE __HAL_RCC_SAI2_CLK_SLEEP_DISABLE\r\n#define __SAI2_CLK_SLEEP_ENABLE __HAL_RCC_SAI2_CLK_SLEEP_ENABLE\r\n#define __SAI2_FORCE_RESET __HAL_RCC_SAI2_FORCE_RESET\r\n#define __SAI2_RELEASE_RESET __HAL_RCC_SAI2_RELEASE_RESET\r\n#define __SDIO_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __SDIO_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __SDMMC_CLK_DISABLE __HAL_RCC_SDMMC_CLK_DISABLE\r\n#define __SDMMC_CLK_ENABLE __HAL_RCC_SDMMC_CLK_ENABLE\r\n#define __SDMMC_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC_CLK_SLEEP_DISABLE\r\n#define __SDMMC_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC_CLK_SLEEP_ENABLE\r\n#define __SDMMC_FORCE_RESET __HAL_RCC_SDMMC_FORCE_RESET\r\n#define __SDMMC_RELEASE_RESET __HAL_RCC_SDMMC_RELEASE_RESET\r\n#define __SPI1_CLK_DISABLE __HAL_RCC_SPI1_CLK_DISABLE\r\n#define __SPI1_CLK_ENABLE __HAL_RCC_SPI1_CLK_ENABLE\r\n#define __SPI1_CLK_SLEEP_DISABLE __HAL_RCC_SPI1_CLK_SLEEP_DISABLE\r\n#define __SPI1_CLK_SLEEP_ENABLE __HAL_RCC_SPI1_CLK_SLEEP_ENABLE\r\n#define __SPI1_FORCE_RESET __HAL_RCC_SPI1_FORCE_RESET\r\n#define __SPI1_RELEASE_RESET __HAL_RCC_SPI1_RELEASE_RESET\r\n#define __SPI2_CLK_DISABLE __HAL_RCC_SPI2_CLK_DISABLE\r\n#define __SPI2_CLK_ENABLE __HAL_RCC_SPI2_CLK_ENABLE\r\n#define __SPI2_CLK_SLEEP_DISABLE __HAL_RCC_SPI2_CLK_SLEEP_DISABLE\r\n#define __SPI2_CLK_SLEEP_ENABLE __HAL_RCC_SPI2_CLK_SLEEP_ENABLE\r\n#define __SPI2_FORCE_RESET __HAL_RCC_SPI2_FORCE_RESET\r\n#define __SPI2_RELEASE_RESET __HAL_RCC_SPI2_RELEASE_RESET\r\n#define __SPI3_CLK_DISABLE __HAL_RCC_SPI3_CLK_DISABLE\r\n#define __SPI3_CLK_ENABLE __HAL_RCC_SPI3_CLK_ENABLE\r\n#define __SPI3_CLK_SLEEP_DISABLE __HAL_RCC_SPI3_CLK_SLEEP_DISABLE\r\n#define __SPI3_CLK_SLEEP_ENABLE __HAL_RCC_SPI3_CLK_SLEEP_ENABLE\r\n#define __SPI3_FORCE_RESET __HAL_RCC_SPI3_FORCE_RESET\r\n#define __SPI3_RELEASE_RESET __HAL_RCC_SPI3_RELEASE_RESET\r\n#define __SRAM_CLK_DISABLE __HAL_RCC_SRAM_CLK_DISABLE\r\n#define __SRAM_CLK_ENABLE __HAL_RCC_SRAM_CLK_ENABLE\r\n#define __SRAM1_CLK_SLEEP_DISABLE __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE\r\n#define __SRAM1_CLK_SLEEP_ENABLE __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE\r\n#define __SRAM2_CLK_SLEEP_DISABLE __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE\r\n#define __SRAM2_CLK_SLEEP_ENABLE __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_CLK_DISABLE __HAL_RCC_SWPMI1_CLK_DISABLE\r\n#define __SWPMI1_CLK_ENABLE __HAL_RCC_SWPMI1_CLK_ENABLE\r\n#define __SWPMI1_CLK_SLEEP_DISABLE __HAL_RCC_SWPMI1_CLK_SLEEP_DISABLE\r\n#define __SWPMI1_CLK_SLEEP_ENABLE __HAL_RCC_SWPMI1_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_FORCE_RESET __HAL_RCC_SWPMI1_FORCE_RESET\r\n#define __SWPMI1_RELEASE_RESET __HAL_RCC_SWPMI1_RELEASE_RESET\r\n#define __SYSCFG_CLK_DISABLE __HAL_RCC_SYSCFG_CLK_DISABLE\r\n#define __SYSCFG_CLK_ENABLE __HAL_RCC_SYSCFG_CLK_ENABLE\r\n#define __SYSCFG_CLK_SLEEP_DISABLE __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE\r\n#define __SYSCFG_CLK_SLEEP_ENABLE __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE\r\n#define __SYSCFG_FORCE_RESET __HAL_RCC_SYSCFG_FORCE_RESET\r\n#define __SYSCFG_RELEASE_RESET __HAL_RCC_SYSCFG_RELEASE_RESET\r\n#define __TIM1_CLK_DISABLE __HAL_RCC_TIM1_CLK_DISABLE\r\n#define __TIM1_CLK_ENABLE __HAL_RCC_TIM1_CLK_ENABLE\r\n#define __TIM1_CLK_SLEEP_DISABLE __HAL_RCC_TIM1_CLK_SLEEP_DISABLE\r\n#define __TIM1_CLK_SLEEP_ENABLE __HAL_RCC_TIM1_CLK_SLEEP_ENABLE\r\n#define __TIM1_FORCE_RESET __HAL_RCC_TIM1_FORCE_RESET\r\n#define __TIM1_RELEASE_RESET __HAL_RCC_TIM1_RELEASE_RESET\r\n#define __TIM10_CLK_DISABLE __HAL_RCC_TIM10_CLK_DISABLE\r\n#define __TIM10_CLK_ENABLE __HAL_RCC_TIM10_CLK_ENABLE\r\n#define __TIM10_FORCE_RESET __HAL_RCC_TIM10_FORCE_RESET\r\n#define __TIM10_RELEASE_RESET __HAL_RCC_TIM10_RELEASE_RESET\r\n#define __TIM11_CLK_DISABLE __HAL_RCC_TIM11_CLK_DISABLE\r\n#define __TIM11_CLK_ENABLE __HAL_RCC_TIM11_CLK_ENABLE\r\n#define __TIM11_FORCE_RESET __HAL_RCC_TIM11_FORCE_RESET\r\n#define __TIM11_RELEASE_RESET __HAL_RCC_TIM11_RELEASE_RESET\r\n#define __TIM12_CLK_DISABLE __HAL_RCC_TIM12_CLK_DISABLE\r\n#define __TIM12_CLK_ENABLE __HAL_RCC_TIM12_CLK_ENABLE\r\n#define __TIM12_FORCE_RESET __HAL_RCC_TIM12_FORCE_RESET\r\n#define __TIM12_RELEASE_RESET __HAL_RCC_TIM12_RELEASE_RESET\r\n#define __TIM13_CLK_DISABLE __HAL_RCC_TIM13_CLK_DISABLE\r\n#define __TIM13_CLK_ENABLE __HAL_RCC_TIM13_CLK_ENABLE\r\n#define __TIM13_FORCE_RESET __HAL_RCC_TIM13_FORCE_RESET\r\n#define __TIM13_RELEASE_RESET __HAL_RCC_TIM13_RELEASE_RESET\r\n#define __TIM14_CLK_DISABLE __HAL_RCC_TIM14_CLK_DISABLE\r\n#define __TIM14_CLK_ENABLE __HAL_RCC_TIM14_CLK_ENABLE\r\n#define __TIM14_FORCE_RESET __HAL_RCC_TIM14_FORCE_RESET\r\n#define __TIM14_RELEASE_RESET __HAL_RCC_TIM14_RELEASE_RESET\r\n#define __TIM15_CLK_DISABLE __HAL_RCC_TIM15_CLK_DISABLE\r\n#define __TIM15_CLK_ENABLE __HAL_RCC_TIM15_CLK_ENABLE\r\n#define __TIM15_CLK_SLEEP_DISABLE __HAL_RCC_TIM15_CLK_SLEEP_DISABLE\r\n#define __TIM15_CLK_SLEEP_ENABLE __HAL_RCC_TIM15_CLK_SLEEP_ENABLE\r\n#define __TIM15_FORCE_RESET __HAL_RCC_TIM15_FORCE_RESET\r\n#define __TIM15_RELEASE_RESET __HAL_RCC_TIM15_RELEASE_RESET\r\n#define __TIM16_CLK_DISABLE __HAL_RCC_TIM16_CLK_DISABLE\r\n#define __TIM16_CLK_ENABLE __HAL_RCC_TIM16_CLK_ENABLE\r\n#define __TIM16_CLK_SLEEP_DISABLE __HAL_RCC_TIM16_CLK_SLEEP_DISABLE\r\n#define __TIM16_CLK_SLEEP_ENABLE __HAL_RCC_TIM16_CLK_SLEEP_ENABLE\r\n#define __TIM16_FORCE_RESET __HAL_RCC_TIM16_FORCE_RESET\r\n#define __TIM16_RELEASE_RESET __HAL_RCC_TIM16_RELEASE_RESET\r\n#define __TIM17_CLK_DISABLE __HAL_RCC_TIM17_CLK_DISABLE\r\n#define __TIM17_CLK_ENABLE __HAL_RCC_TIM17_CLK_ENABLE\r\n#define __TIM17_CLK_SLEEP_DISABLE __HAL_RCC_TIM17_CLK_SLEEP_DISABLE\r\n#define __TIM17_CLK_SLEEP_ENABLE __HAL_RCC_TIM17_CLK_SLEEP_ENABLE\r\n#define __TIM17_FORCE_RESET __HAL_RCC_TIM17_FORCE_RESET\r\n#define __TIM17_RELEASE_RESET __HAL_RCC_TIM17_RELEASE_RESET\r\n#define __TIM2_CLK_DISABLE __HAL_RCC_TIM2_CLK_DISABLE\r\n#define __TIM2_CLK_ENABLE __HAL_RCC_TIM2_CLK_ENABLE\r\n#define __TIM2_CLK_SLEEP_DISABLE __HAL_RCC_TIM2_CLK_SLEEP_DISABLE\r\n#define __TIM2_CLK_SLEEP_ENABLE __HAL_RCC_TIM2_CLK_SLEEP_ENABLE\r\n#define __TIM2_FORCE_RESET __HAL_RCC_TIM2_FORCE_RESET\r\n#define __TIM2_RELEASE_RESET __HAL_RCC_TIM2_RELEASE_RESET\r\n#define __TIM3_CLK_DISABLE __HAL_RCC_TIM3_CLK_DISABLE\r\n#define __TIM3_CLK_ENABLE __HAL_RCC_TIM3_CLK_ENABLE\r\n#define __TIM3_CLK_SLEEP_DISABLE __HAL_RCC_TIM3_CLK_SLEEP_DISABLE\r\n#define __TIM3_CLK_SLEEP_ENABLE __HAL_RCC_TIM3_CLK_SLEEP_ENABLE\r\n#define __TIM3_FORCE_RESET __HAL_RCC_TIM3_FORCE_RESET\r\n#define __TIM3_RELEASE_RESET __HAL_RCC_TIM3_RELEASE_RESET\r\n#define __TIM4_CLK_DISABLE __HAL_RCC_TIM4_CLK_DISABLE\r\n#define __TIM4_CLK_ENABLE __HAL_RCC_TIM4_CLK_ENABLE\r\n#define __TIM4_CLK_SLEEP_DISABLE __HAL_RCC_TIM4_CLK_SLEEP_DISABLE\r\n#define __TIM4_CLK_SLEEP_ENABLE __HAL_RCC_TIM4_CLK_SLEEP_ENABLE\r\n#define __TIM4_FORCE_RESET __HAL_RCC_TIM4_FORCE_RESET\r\n#define __TIM4_RELEASE_RESET __HAL_RCC_TIM4_RELEASE_RESET\r\n#define __TIM5_CLK_DISABLE __HAL_RCC_TIM5_CLK_DISABLE\r\n#define __TIM5_CLK_ENABLE __HAL_RCC_TIM5_CLK_ENABLE\r\n#define __TIM5_CLK_SLEEP_DISABLE __HAL_RCC_TIM5_CLK_SLEEP_DISABLE\r\n#define __TIM5_CLK_SLEEP_ENABLE __HAL_RCC_TIM5_CLK_SLEEP_ENABLE\r\n#define __TIM5_FORCE_RESET __HAL_RCC_TIM5_FORCE_RESET\r\n#define __TIM5_RELEASE_RESET __HAL_RCC_TIM5_RELEASE_RESET\r\n#define __TIM6_CLK_DISABLE __HAL_RCC_TIM6_CLK_DISABLE\r\n#define __TIM6_CLK_ENABLE __HAL_RCC_TIM6_CLK_ENABLE\r\n#define __TIM6_CLK_SLEEP_DISABLE __HAL_RCC_TIM6_CLK_SLEEP_DISABLE\r\n#define __TIM6_CLK_SLEEP_ENABLE __HAL_RCC_TIM6_CLK_SLEEP_ENABLE\r\n#define __TIM6_FORCE_RESET __HAL_RCC_TIM6_FORCE_RESET\r\n#define __TIM6_RELEASE_RESET __HAL_RCC_TIM6_RELEASE_RESET\r\n#define __TIM7_CLK_DISABLE __HAL_RCC_TIM7_CLK_DISABLE\r\n#define __TIM7_CLK_ENABLE __HAL_RCC_TIM7_CLK_ENABLE\r\n#define __TIM7_CLK_SLEEP_DISABLE __HAL_RCC_TIM7_CLK_SLEEP_DISABLE\r\n#define __TIM7_CLK_SLEEP_ENABLE __HAL_RCC_TIM7_CLK_SLEEP_ENABLE\r\n#define __TIM7_FORCE_RESET __HAL_RCC_TIM7_FORCE_RESET\r\n#define __TIM7_RELEASE_RESET __HAL_RCC_TIM7_RELEASE_RESET\r\n#define __TIM8_CLK_DISABLE __HAL_RCC_TIM8_CLK_DISABLE\r\n#define __TIM8_CLK_ENABLE __HAL_RCC_TIM8_CLK_ENABLE\r\n#define __TIM8_CLK_SLEEP_DISABLE __HAL_RCC_TIM8_CLK_SLEEP_DISABLE\r\n#define __TIM8_CLK_SLEEP_ENABLE __HAL_RCC_TIM8_CLK_SLEEP_ENABLE\r\n#define __TIM8_FORCE_RESET __HAL_RCC_TIM8_FORCE_RESET\r\n#define __TIM8_RELEASE_RESET __HAL_RCC_TIM8_RELEASE_RESET\r\n#define __TIM9_CLK_DISABLE __HAL_RCC_TIM9_CLK_DISABLE\r\n#define __TIM9_CLK_ENABLE __HAL_RCC_TIM9_CLK_ENABLE\r\n#define __TIM9_FORCE_RESET __HAL_RCC_TIM9_FORCE_RESET\r\n#define __TIM9_RELEASE_RESET __HAL_RCC_TIM9_RELEASE_RESET\r\n#define __TSC_CLK_DISABLE __HAL_RCC_TSC_CLK_DISABLE\r\n#define __TSC_CLK_ENABLE __HAL_RCC_TSC_CLK_ENABLE\r\n#define __TSC_CLK_SLEEP_DISABLE __HAL_RCC_TSC_CLK_SLEEP_DISABLE\r\n#define __TSC_CLK_SLEEP_ENABLE __HAL_RCC_TSC_CLK_SLEEP_ENABLE\r\n#define __TSC_FORCE_RESET __HAL_RCC_TSC_FORCE_RESET\r\n#define __TSC_RELEASE_RESET __HAL_RCC_TSC_RELEASE_RESET\r\n#define __UART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __UART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __UART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __UART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __UART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __UART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __UART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __UART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __UART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __UART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __UART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __UART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART1_CLK_DISABLE __HAL_RCC_USART1_CLK_DISABLE\r\n#define __USART1_CLK_ENABLE __HAL_RCC_USART1_CLK_ENABLE\r\n#define __USART1_CLK_SLEEP_DISABLE __HAL_RCC_USART1_CLK_SLEEP_DISABLE\r\n#define __USART1_CLK_SLEEP_ENABLE __HAL_RCC_USART1_CLK_SLEEP_ENABLE\r\n#define __USART1_FORCE_RESET __HAL_RCC_USART1_FORCE_RESET\r\n#define __USART1_RELEASE_RESET __HAL_RCC_USART1_RELEASE_RESET\r\n#define __USART2_CLK_DISABLE __HAL_RCC_USART2_CLK_DISABLE\r\n#define __USART2_CLK_ENABLE __HAL_RCC_USART2_CLK_ENABLE\r\n#define __USART2_CLK_SLEEP_DISABLE __HAL_RCC_USART2_CLK_SLEEP_DISABLE\r\n#define __USART2_CLK_SLEEP_ENABLE __HAL_RCC_USART2_CLK_SLEEP_ENABLE\r\n#define __USART2_FORCE_RESET __HAL_RCC_USART2_FORCE_RESET\r\n#define __USART2_RELEASE_RESET __HAL_RCC_USART2_RELEASE_RESET\r\n#define __USART3_CLK_DISABLE __HAL_RCC_USART3_CLK_DISABLE\r\n#define __USART3_CLK_ENABLE __HAL_RCC_USART3_CLK_ENABLE\r\n#define __USART3_CLK_SLEEP_DISABLE __HAL_RCC_USART3_CLK_SLEEP_DISABLE\r\n#define __USART3_CLK_SLEEP_ENABLE __HAL_RCC_USART3_CLK_SLEEP_ENABLE\r\n#define __USART3_FORCE_RESET __HAL_RCC_USART3_FORCE_RESET\r\n#define __USART3_RELEASE_RESET __HAL_RCC_USART3_RELEASE_RESET\r\n#define __USART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __USART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __USART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __USART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __USART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __USART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __USART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __USART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __USART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __USART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __USART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __USART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __USART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __USART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __USART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __USART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __USART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __USART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __USART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __USB_CLK_DISABLE __HAL_RCC_USB_CLK_DISABLE\r\n#define __USB_CLK_ENABLE __HAL_RCC_USB_CLK_ENABLE\r\n#define __USB_FORCE_RESET __HAL_RCC_USB_FORCE_RESET\r\n#define __USB_CLK_SLEEP_ENABLE __HAL_RCC_USB_CLK_SLEEP_ENABLE\r\n#define __USB_CLK_SLEEP_DISABLE __HAL_RCC_USB_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_FS_CLK_DISABLE __HAL_RCC_USB_OTG_FS_CLK_DISABLE\r\n#define __USB_OTG_FS_CLK_ENABLE __HAL_RCC_USB_OTG_FS_CLK_ENABLE\r\n#define __USB_RELEASE_RESET __HAL_RCC_USB_RELEASE_RESET\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_WWDG_CLK_DISABLE __HAL_RCC_WWDG1_CLK_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_ENABLE __HAL_RCC_WWDG1_CLK_ENABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG1_CLK_SLEEP_ENABLE\r\n\r\n#define __HAL_RCC_WWDG_FORCE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n#define __HAL_RCC_WWDG_RELEASE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG1_IS_CLK_ENABLED\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG1_IS_CLK_DISABLED\r\n#define RCC_SPI4CLKSOURCE_D2PCLK1 RCC_SPI4CLKSOURCE_D2PCLK2\r\n#define RCC_SPI5CLKSOURCE_D2PCLK1 RCC_SPI5CLKSOURCE_D2PCLK2\r\n#define RCC_SPI45CLKSOURCE_D2PCLK1 RCC_SPI45CLKSOURCE_D2PCLK2\r\n#define RCC_SPI45CLKSOURCE_CDPCLK1 RCC_SPI45CLKSOURCE_CDPCLK2\r\n#define RCC_SPI45CLKSOURCE_PCLK1 RCC_SPI45CLKSOURCE_PCLK2\r\n#endif\r\n\r\n#define __WWDG_CLK_DISABLE __HAL_RCC_WWDG_CLK_DISABLE\r\n#define __WWDG_CLK_ENABLE __HAL_RCC_WWDG_CLK_ENABLE\r\n#define __WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG_CLK_SLEEP_DISABLE\r\n#define __WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG_CLK_SLEEP_ENABLE\r\n#define __WWDG_FORCE_RESET __HAL_RCC_WWDG_FORCE_RESET\r\n#define __WWDG_RELEASE_RESET __HAL_RCC_WWDG_RELEASE_RESET\r\n\r\n#define __TIM21_CLK_ENABLE __HAL_RCC_TIM21_CLK_ENABLE\r\n#define __TIM21_CLK_DISABLE __HAL_RCC_TIM21_CLK_DISABLE\r\n#define __TIM21_FORCE_RESET __HAL_RCC_TIM21_FORCE_RESET\r\n#define __TIM21_RELEASE_RESET __HAL_RCC_TIM21_RELEASE_RESET\r\n#define __TIM21_CLK_SLEEP_ENABLE __HAL_RCC_TIM21_CLK_SLEEP_ENABLE\r\n#define __TIM21_CLK_SLEEP_DISABLE __HAL_RCC_TIM21_CLK_SLEEP_DISABLE\r\n#define __TIM22_CLK_ENABLE __HAL_RCC_TIM22_CLK_ENABLE\r\n#define __TIM22_CLK_DISABLE __HAL_RCC_TIM22_CLK_DISABLE\r\n#define __TIM22_FORCE_RESET __HAL_RCC_TIM22_FORCE_RESET\r\n#define __TIM22_RELEASE_RESET __HAL_RCC_TIM22_RELEASE_RESET\r\n#define __TIM22_CLK_SLEEP_ENABLE __HAL_RCC_TIM22_CLK_SLEEP_ENABLE\r\n#define __TIM22_CLK_SLEEP_DISABLE __HAL_RCC_TIM22_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_DISABLE __HAL_RCC_CRS_CLK_DISABLE\r\n#define __CRS_CLK_ENABLE __HAL_RCC_CRS_CLK_ENABLE\r\n#define __CRS_CLK_SLEEP_DISABLE __HAL_RCC_CRS_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_SLEEP_ENABLE __HAL_RCC_CRS_CLK_SLEEP_ENABLE\r\n#define __CRS_FORCE_RESET __HAL_RCC_CRS_FORCE_RESET\r\n#define __CRS_RELEASE_RESET __HAL_RCC_CRS_RELEASE_RESET\r\n#define __RCC_BACKUPRESET_FORCE __HAL_RCC_BACKUPRESET_FORCE\r\n#define __RCC_BACKUPRESET_RELEASE __HAL_RCC_BACKUPRESET_RELEASE\r\n\r\n#define __USB_OTG_FS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __USB_OTG_FS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n#define __USB_OTG_FS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE\r\n#define __USB_OTG_FS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_HS_CLK_DISABLE __HAL_RCC_USB_OTG_HS_CLK_DISABLE\r\n#define __USB_OTG_HS_CLK_ENABLE __HAL_RCC_USB_OTG_HS_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE\r\n#define __TIM9_CLK_SLEEP_ENABLE __HAL_RCC_TIM9_CLK_SLEEP_ENABLE\r\n#define __TIM9_CLK_SLEEP_DISABLE __HAL_RCC_TIM9_CLK_SLEEP_DISABLE\r\n#define __TIM10_CLK_SLEEP_ENABLE __HAL_RCC_TIM10_CLK_SLEEP_ENABLE\r\n#define __TIM10_CLK_SLEEP_DISABLE __HAL_RCC_TIM10_CLK_SLEEP_DISABLE\r\n#define __TIM11_CLK_SLEEP_ENABLE __HAL_RCC_TIM11_CLK_SLEEP_ENABLE\r\n#define __TIM11_CLK_SLEEP_DISABLE __HAL_RCC_TIM11_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_ENABLE\r\n#define __ETHMACPTP_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_ENABLE __HAL_RCC_ETHMACPTP_CLK_ENABLE\r\n#define __ETHMACPTP_CLK_DISABLE __HAL_RCC_ETHMACPTP_CLK_DISABLE\r\n#define __HASH_CLK_ENABLE __HAL_RCC_HASH_CLK_ENABLE\r\n#define __HASH_FORCE_RESET __HAL_RCC_HASH_FORCE_RESET\r\n#define __HASH_RELEASE_RESET __HAL_RCC_HASH_RELEASE_RESET\r\n#define __HASH_CLK_SLEEP_ENABLE __HAL_RCC_HASH_CLK_SLEEP_ENABLE\r\n#define __HASH_CLK_SLEEP_DISABLE __HAL_RCC_HASH_CLK_SLEEP_DISABLE\r\n#define __HASH_CLK_DISABLE __HAL_RCC_HASH_CLK_DISABLE\r\n#define __SPI5_CLK_ENABLE __HAL_RCC_SPI5_CLK_ENABLE\r\n#define __SPI5_CLK_DISABLE __HAL_RCC_SPI5_CLK_DISABLE\r\n#define __SPI5_FORCE_RESET __HAL_RCC_SPI5_FORCE_RESET\r\n#define __SPI5_RELEASE_RESET __HAL_RCC_SPI5_RELEASE_RESET\r\n#define __SPI5_CLK_SLEEP_ENABLE __HAL_RCC_SPI5_CLK_SLEEP_ENABLE\r\n#define __SPI5_CLK_SLEEP_DISABLE __HAL_RCC_SPI5_CLK_SLEEP_DISABLE\r\n#define __SPI6_CLK_ENABLE __HAL_RCC_SPI6_CLK_ENABLE\r\n#define __SPI6_CLK_DISABLE __HAL_RCC_SPI6_CLK_DISABLE\r\n#define __SPI6_FORCE_RESET __HAL_RCC_SPI6_FORCE_RESET\r\n#define __SPI6_RELEASE_RESET __HAL_RCC_SPI6_RELEASE_RESET\r\n#define __SPI6_CLK_SLEEP_ENABLE __HAL_RCC_SPI6_CLK_SLEEP_ENABLE\r\n#define __SPI6_CLK_SLEEP_DISABLE __HAL_RCC_SPI6_CLK_SLEEP_DISABLE\r\n#define __LTDC_CLK_ENABLE __HAL_RCC_LTDC_CLK_ENABLE\r\n#define __LTDC_CLK_DISABLE __HAL_RCC_LTDC_CLK_DISABLE\r\n#define __LTDC_FORCE_RESET __HAL_RCC_LTDC_FORCE_RESET\r\n#define __LTDC_RELEASE_RESET __HAL_RCC_LTDC_RELEASE_RESET\r\n#define __LTDC_CLK_SLEEP_ENABLE __HAL_RCC_LTDC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_ENABLE __HAL_RCC_ETHMAC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_DISABLE __HAL_RCC_ETHMAC_CLK_SLEEP_DISABLE\r\n#define __ETHMACTX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_ENABLE\r\n#define __ETHMACTX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_DISABLE\r\n#define __ETHMACRX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_ENABLE\r\n#define __ETHMACRX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_DISABLE\r\n#define __TIM12_CLK_SLEEP_ENABLE __HAL_RCC_TIM12_CLK_SLEEP_ENABLE\r\n#define __TIM12_CLK_SLEEP_DISABLE __HAL_RCC_TIM12_CLK_SLEEP_DISABLE\r\n#define __TIM13_CLK_SLEEP_ENABLE __HAL_RCC_TIM13_CLK_SLEEP_ENABLE\r\n#define __TIM13_CLK_SLEEP_DISABLE __HAL_RCC_TIM13_CLK_SLEEP_DISABLE\r\n#define __TIM14_CLK_SLEEP_ENABLE __HAL_RCC_TIM14_CLK_SLEEP_ENABLE\r\n#define __TIM14_CLK_SLEEP_DISABLE __HAL_RCC_TIM14_CLK_SLEEP_DISABLE\r\n#define __BKPSRAM_CLK_ENABLE __HAL_RCC_BKPSRAM_CLK_ENABLE\r\n#define __BKPSRAM_CLK_DISABLE __HAL_RCC_BKPSRAM_CLK_DISABLE\r\n#define __BKPSRAM_CLK_SLEEP_ENABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE\r\n#define __BKPSRAM_CLK_SLEEP_DISABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE\r\n#define __CCMDATARAMEN_CLK_ENABLE __HAL_RCC_CCMDATARAMEN_CLK_ENABLE\r\n#define __CCMDATARAMEN_CLK_DISABLE __HAL_RCC_CCMDATARAMEN_CLK_DISABLE\r\n#define __USART6_CLK_ENABLE __HAL_RCC_USART6_CLK_ENABLE\r\n#define __USART6_CLK_DISABLE __HAL_RCC_USART6_CLK_DISABLE\r\n#define __USART6_FORCE_RESET __HAL_RCC_USART6_FORCE_RESET\r\n#define __USART6_RELEASE_RESET __HAL_RCC_USART6_RELEASE_RESET\r\n#define __USART6_CLK_SLEEP_ENABLE __HAL_RCC_USART6_CLK_SLEEP_ENABLE\r\n#define __USART6_CLK_SLEEP_DISABLE __HAL_RCC_USART6_CLK_SLEEP_DISABLE\r\n#define __SPI4_CLK_ENABLE __HAL_RCC_SPI4_CLK_ENABLE\r\n#define __SPI4_CLK_DISABLE __HAL_RCC_SPI4_CLK_DISABLE\r\n#define __SPI4_FORCE_RESET __HAL_RCC_SPI4_FORCE_RESET\r\n#define __SPI4_RELEASE_RESET __HAL_RCC_SPI4_RELEASE_RESET\r\n#define __SPI4_CLK_SLEEP_ENABLE __HAL_RCC_SPI4_CLK_SLEEP_ENABLE\r\n#define __SPI4_CLK_SLEEP_DISABLE __HAL_RCC_SPI4_CLK_SLEEP_DISABLE\r\n#define __GPIOI_CLK_ENABLE __HAL_RCC_GPIOI_CLK_ENABLE\r\n#define __GPIOI_CLK_DISABLE __HAL_RCC_GPIOI_CLK_DISABLE\r\n#define __GPIOI_FORCE_RESET __HAL_RCC_GPIOI_FORCE_RESET\r\n#define __GPIOI_RELEASE_RESET __HAL_RCC_GPIOI_RELEASE_RESET\r\n#define __GPIOI_CLK_SLEEP_ENABLE __HAL_RCC_GPIOI_CLK_SLEEP_ENABLE\r\n#define __GPIOI_CLK_SLEEP_DISABLE __HAL_RCC_GPIOI_CLK_SLEEP_DISABLE\r\n#define __GPIOJ_CLK_ENABLE __HAL_RCC_GPIOJ_CLK_ENABLE\r\n#define __GPIOJ_CLK_DISABLE __HAL_RCC_GPIOJ_CLK_DISABLE\r\n#define __GPIOJ_FORCE_RESET __HAL_RCC_GPIOJ_FORCE_RESET\r\n#define __GPIOJ_RELEASE_RESET __HAL_RCC_GPIOJ_RELEASE_RESET\r\n#define __GPIOJ_CLK_SLEEP_ENABLE __HAL_RCC_GPIOJ_CLK_SLEEP_ENABLE\r\n#define __GPIOJ_CLK_SLEEP_DISABLE __HAL_RCC_GPIOJ_CLK_SLEEP_DISABLE\r\n#define __GPIOK_CLK_ENABLE __HAL_RCC_GPIOK_CLK_ENABLE\r\n#define __GPIOK_CLK_DISABLE __HAL_RCC_GPIOK_CLK_DISABLE\r\n#define __GPIOK_RELEASE_RESET __HAL_RCC_GPIOK_RELEASE_RESET\r\n#define __GPIOK_CLK_SLEEP_ENABLE __HAL_RCC_GPIOK_CLK_SLEEP_ENABLE\r\n#define __GPIOK_CLK_SLEEP_DISABLE __HAL_RCC_GPIOK_CLK_SLEEP_DISABLE\r\n#define __ETH_CLK_ENABLE __HAL_RCC_ETH_CLK_ENABLE\r\n#define __ETH_CLK_DISABLE __HAL_RCC_ETH_CLK_DISABLE\r\n#define __DCMI_CLK_ENABLE __HAL_RCC_DCMI_CLK_ENABLE\r\n#define __DCMI_CLK_DISABLE __HAL_RCC_DCMI_CLK_DISABLE\r\n#define __DCMI_FORCE_RESET __HAL_RCC_DCMI_FORCE_RESET\r\n#define __DCMI_RELEASE_RESET __HAL_RCC_DCMI_RELEASE_RESET\r\n#define __DCMI_CLK_SLEEP_ENABLE __HAL_RCC_DCMI_CLK_SLEEP_ENABLE\r\n#define __DCMI_CLK_SLEEP_DISABLE __HAL_RCC_DCMI_CLK_SLEEP_DISABLE\r\n#define __UART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __UART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __UART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __UART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __UART7_CLK_SLEEP_ENABLE __HAL_RCC_UART7_CLK_SLEEP_ENABLE\r\n#define __UART7_CLK_SLEEP_DISABLE __HAL_RCC_UART7_CLK_SLEEP_DISABLE\r\n#define __UART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __UART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __UART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __UART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __UART8_CLK_SLEEP_ENABLE __HAL_RCC_UART8_CLK_SLEEP_ENABLE\r\n#define __UART8_CLK_SLEEP_DISABLE __HAL_RCC_UART8_CLK_SLEEP_DISABLE\r\n#define __OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_DISABLED\r\n#define __HAL_RCC_OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __HAL_RCC_OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_DISABLED\r\n#define __SRAM3_CLK_SLEEP_ENABLE __HAL_RCC_SRAM3_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_ENABLE __HAL_RCC_CAN2_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_DISABLE __HAL_RCC_CAN2_CLK_SLEEP_DISABLE\r\n#define __DAC_CLK_SLEEP_ENABLE __HAL_RCC_DAC_CLK_SLEEP_ENABLE\r\n#define __DAC_CLK_SLEEP_DISABLE __HAL_RCC_DAC_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_SLEEP_ENABLE __HAL_RCC_ADC2_CLK_SLEEP_ENABLE\r\n#define __ADC2_CLK_SLEEP_DISABLE __HAL_RCC_ADC2_CLK_SLEEP_DISABLE\r\n#define __ADC3_CLK_SLEEP_ENABLE __HAL_RCC_ADC3_CLK_SLEEP_ENABLE\r\n#define __ADC3_CLK_SLEEP_DISABLE __HAL_RCC_ADC3_CLK_SLEEP_DISABLE\r\n#define __FSMC_FORCE_RESET __HAL_RCC_FSMC_FORCE_RESET\r\n#define __FSMC_RELEASE_RESET __HAL_RCC_FSMC_RELEASE_RESET\r\n#define __FSMC_CLK_SLEEP_ENABLE __HAL_RCC_FSMC_CLK_SLEEP_ENABLE\r\n#define __FSMC_CLK_SLEEP_DISABLE __HAL_RCC_FSMC_CLK_SLEEP_DISABLE\r\n#define __SDIO_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __SDIO_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_ENABLE __HAL_RCC_DMA2D_CLK_ENABLE\r\n#define __DMA2D_CLK_DISABLE __HAL_RCC_DMA2D_CLK_DISABLE\r\n#define __DMA2D_FORCE_RESET __HAL_RCC_DMA2D_FORCE_RESET\r\n#define __DMA2D_RELEASE_RESET __HAL_RCC_DMA2D_RELEASE_RESET\r\n#define __DMA2D_CLK_SLEEP_ENABLE __HAL_RCC_DMA2D_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_SLEEP_DISABLE __HAL_RCC_DMA2D_CLK_SLEEP_DISABLE\r\n\r\n/* alias define maintained for legacy */\r\n#define __HAL_RCC_OTGFS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __HAL_RCC_OTGFS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n\r\n#define __ADC12_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __ADC12_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __ADC34_CLK_ENABLE __HAL_RCC_ADC34_CLK_ENABLE\r\n#define __ADC34_CLK_DISABLE __HAL_RCC_ADC34_CLK_DISABLE\r\n#define __DAC2_CLK_ENABLE __HAL_RCC_DAC2_CLK_ENABLE\r\n#define __DAC2_CLK_DISABLE __HAL_RCC_DAC2_CLK_DISABLE\r\n#define __TIM18_CLK_ENABLE __HAL_RCC_TIM18_CLK_ENABLE\r\n#define __TIM18_CLK_DISABLE __HAL_RCC_TIM18_CLK_DISABLE\r\n#define __TIM19_CLK_ENABLE __HAL_RCC_TIM19_CLK_ENABLE\r\n#define __TIM19_CLK_DISABLE __HAL_RCC_TIM19_CLK_DISABLE\r\n#define __TIM20_CLK_ENABLE __HAL_RCC_TIM20_CLK_ENABLE\r\n#define __TIM20_CLK_DISABLE __HAL_RCC_TIM20_CLK_DISABLE\r\n#define __HRTIM1_CLK_ENABLE __HAL_RCC_HRTIM1_CLK_ENABLE\r\n#define __HRTIM1_CLK_DISABLE __HAL_RCC_HRTIM1_CLK_DISABLE\r\n#define __SDADC1_CLK_ENABLE __HAL_RCC_SDADC1_CLK_ENABLE\r\n#define __SDADC2_CLK_ENABLE __HAL_RCC_SDADC2_CLK_ENABLE\r\n#define __SDADC3_CLK_ENABLE __HAL_RCC_SDADC3_CLK_ENABLE\r\n#define __SDADC1_CLK_DISABLE __HAL_RCC_SDADC1_CLK_DISABLE\r\n#define __SDADC2_CLK_DISABLE __HAL_RCC_SDADC2_CLK_DISABLE\r\n#define __SDADC3_CLK_DISABLE __HAL_RCC_SDADC3_CLK_DISABLE\r\n\r\n#define __ADC12_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __ADC12_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#define __ADC34_FORCE_RESET __HAL_RCC_ADC34_FORCE_RESET\r\n#define __ADC34_RELEASE_RESET __HAL_RCC_ADC34_RELEASE_RESET\r\n#define __DAC2_FORCE_RESET __HAL_RCC_DAC2_FORCE_RESET\r\n#define __DAC2_RELEASE_RESET __HAL_RCC_DAC2_RELEASE_RESET\r\n#define __TIM18_FORCE_RESET __HAL_RCC_TIM18_FORCE_RESET\r\n#define __TIM18_RELEASE_RESET __HAL_RCC_TIM18_RELEASE_RESET\r\n#define __TIM19_FORCE_RESET __HAL_RCC_TIM19_FORCE_RESET\r\n#define __TIM19_RELEASE_RESET __HAL_RCC_TIM19_RELEASE_RESET\r\n#define __TIM20_FORCE_RESET __HAL_RCC_TIM20_FORCE_RESET\r\n#define __TIM20_RELEASE_RESET __HAL_RCC_TIM20_RELEASE_RESET\r\n#define __HRTIM1_FORCE_RESET __HAL_RCC_HRTIM1_FORCE_RESET\r\n#define __HRTIM1_RELEASE_RESET __HAL_RCC_HRTIM1_RELEASE_RESET\r\n#define __SDADC1_FORCE_RESET __HAL_RCC_SDADC1_FORCE_RESET\r\n#define __SDADC2_FORCE_RESET __HAL_RCC_SDADC2_FORCE_RESET\r\n#define __SDADC3_FORCE_RESET __HAL_RCC_SDADC3_FORCE_RESET\r\n#define __SDADC1_RELEASE_RESET __HAL_RCC_SDADC1_RELEASE_RESET\r\n#define __SDADC2_RELEASE_RESET __HAL_RCC_SDADC2_RELEASE_RESET\r\n#define __SDADC3_RELEASE_RESET __HAL_RCC_SDADC3_RELEASE_RESET\r\n\r\n#define __ADC1_IS_CLK_ENABLED __HAL_RCC_ADC1_IS_CLK_ENABLED\r\n#define __ADC1_IS_CLK_DISABLED __HAL_RCC_ADC1_IS_CLK_DISABLED\r\n#define __ADC12_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __ADC12_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __ADC34_IS_CLK_ENABLED __HAL_RCC_ADC34_IS_CLK_ENABLED\r\n#define __ADC34_IS_CLK_DISABLED __HAL_RCC_ADC34_IS_CLK_DISABLED\r\n#define __CEC_IS_CLK_ENABLED __HAL_RCC_CEC_IS_CLK_ENABLED\r\n#define __CEC_IS_CLK_DISABLED __HAL_RCC_CEC_IS_CLK_DISABLED\r\n#define __CRC_IS_CLK_ENABLED __HAL_RCC_CRC_IS_CLK_ENABLED\r\n#define __CRC_IS_CLK_DISABLED __HAL_RCC_CRC_IS_CLK_DISABLED\r\n#define __DAC1_IS_CLK_ENABLED __HAL_RCC_DAC1_IS_CLK_ENABLED\r\n#define __DAC1_IS_CLK_DISABLED __HAL_RCC_DAC1_IS_CLK_DISABLED\r\n#define __DAC2_IS_CLK_ENABLED __HAL_RCC_DAC2_IS_CLK_ENABLED\r\n#define __DAC2_IS_CLK_DISABLED __HAL_RCC_DAC2_IS_CLK_DISABLED\r\n#define __DMA1_IS_CLK_ENABLED __HAL_RCC_DMA1_IS_CLK_ENABLED\r\n#define __DMA1_IS_CLK_DISABLED __HAL_RCC_DMA1_IS_CLK_DISABLED\r\n#define __DMA2_IS_CLK_ENABLED __HAL_RCC_DMA2_IS_CLK_ENABLED\r\n#define __DMA2_IS_CLK_DISABLED __HAL_RCC_DMA2_IS_CLK_DISABLED\r\n#define __FLITF_IS_CLK_ENABLED __HAL_RCC_FLITF_IS_CLK_ENABLED\r\n#define __FLITF_IS_CLK_DISABLED __HAL_RCC_FLITF_IS_CLK_DISABLED\r\n#define __FMC_IS_CLK_ENABLED __HAL_RCC_FMC_IS_CLK_ENABLED\r\n#define __FMC_IS_CLK_DISABLED __HAL_RCC_FMC_IS_CLK_DISABLED\r\n#define __GPIOA_IS_CLK_ENABLED __HAL_RCC_GPIOA_IS_CLK_ENABLED\r\n#define __GPIOA_IS_CLK_DISABLED __HAL_RCC_GPIOA_IS_CLK_DISABLED\r\n#define __GPIOB_IS_CLK_ENABLED __HAL_RCC_GPIOB_IS_CLK_ENABLED\r\n#define __GPIOB_IS_CLK_DISABLED __HAL_RCC_GPIOB_IS_CLK_DISABLED\r\n#define __GPIOC_IS_CLK_ENABLED __HAL_RCC_GPIOC_IS_CLK_ENABLED\r\n#define __GPIOC_IS_CLK_DISABLED __HAL_RCC_GPIOC_IS_CLK_DISABLED\r\n#define __GPIOD_IS_CLK_ENABLED __HAL_RCC_GPIOD_IS_CLK_ENABLED\r\n#define __GPIOD_IS_CLK_DISABLED __HAL_RCC_GPIOD_IS_CLK_DISABLED\r\n#define __GPIOE_IS_CLK_ENABLED __HAL_RCC_GPIOE_IS_CLK_ENABLED\r\n#define __GPIOE_IS_CLK_DISABLED __HAL_RCC_GPIOE_IS_CLK_DISABLED\r\n#define __GPIOF_IS_CLK_ENABLED __HAL_RCC_GPIOF_IS_CLK_ENABLED\r\n#define __GPIOF_IS_CLK_DISABLED __HAL_RCC_GPIOF_IS_CLK_DISABLED\r\n#define __GPIOG_IS_CLK_ENABLED __HAL_RCC_GPIOG_IS_CLK_ENABLED\r\n#define __GPIOG_IS_CLK_DISABLED __HAL_RCC_GPIOG_IS_CLK_DISABLED\r\n#define __GPIOH_IS_CLK_ENABLED __HAL_RCC_GPIOH_IS_CLK_ENABLED\r\n#define __GPIOH_IS_CLK_DISABLED __HAL_RCC_GPIOH_IS_CLK_DISABLED\r\n#define __HRTIM1_IS_CLK_ENABLED __HAL_RCC_HRTIM1_IS_CLK_ENABLED\r\n#define __HRTIM1_IS_CLK_DISABLED __HAL_RCC_HRTIM1_IS_CLK_DISABLED\r\n#define __I2C1_IS_CLK_ENABLED __HAL_RCC_I2C1_IS_CLK_ENABLED\r\n#define __I2C1_IS_CLK_DISABLED __HAL_RCC_I2C1_IS_CLK_DISABLED\r\n#define __I2C2_IS_CLK_ENABLED __HAL_RCC_I2C2_IS_CLK_ENABLED\r\n#define __I2C2_IS_CLK_DISABLED __HAL_RCC_I2C2_IS_CLK_DISABLED\r\n#define __I2C3_IS_CLK_ENABLED __HAL_RCC_I2C3_IS_CLK_ENABLED\r\n#define __I2C3_IS_CLK_DISABLED __HAL_RCC_I2C3_IS_CLK_DISABLED\r\n#define __PWR_IS_CLK_ENABLED __HAL_RCC_PWR_IS_CLK_ENABLED\r\n#define __PWR_IS_CLK_DISABLED __HAL_RCC_PWR_IS_CLK_DISABLED\r\n#define __SYSCFG_IS_CLK_ENABLED __HAL_RCC_SYSCFG_IS_CLK_ENABLED\r\n#define __SYSCFG_IS_CLK_DISABLED __HAL_RCC_SYSCFG_IS_CLK_DISABLED\r\n#define __SPI1_IS_CLK_ENABLED __HAL_RCC_SPI1_IS_CLK_ENABLED\r\n#define __SPI1_IS_CLK_DISABLED __HAL_RCC_SPI1_IS_CLK_DISABLED\r\n#define __SPI2_IS_CLK_ENABLED __HAL_RCC_SPI2_IS_CLK_ENABLED\r\n#define __SPI2_IS_CLK_DISABLED __HAL_RCC_SPI2_IS_CLK_DISABLED\r\n#define __SPI3_IS_CLK_ENABLED __HAL_RCC_SPI3_IS_CLK_ENABLED\r\n#define __SPI3_IS_CLK_DISABLED __HAL_RCC_SPI3_IS_CLK_DISABLED\r\n#define __SPI4_IS_CLK_ENABLED __HAL_RCC_SPI4_IS_CLK_ENABLED\r\n#define __SPI4_IS_CLK_DISABLED __HAL_RCC_SPI4_IS_CLK_DISABLED\r\n#define __SDADC1_IS_CLK_ENABLED __HAL_RCC_SDADC1_IS_CLK_ENABLED\r\n#define __SDADC1_IS_CLK_DISABLED __HAL_RCC_SDADC1_IS_CLK_DISABLED\r\n#define __SDADC2_IS_CLK_ENABLED __HAL_RCC_SDADC2_IS_CLK_ENABLED\r\n#define __SDADC2_IS_CLK_DISABLED __HAL_RCC_SDADC2_IS_CLK_DISABLED\r\n#define __SDADC3_IS_CLK_ENABLED __HAL_RCC_SDADC3_IS_CLK_ENABLED\r\n#define __SDADC3_IS_CLK_DISABLED __HAL_RCC_SDADC3_IS_CLK_DISABLED\r\n#define __SRAM_IS_CLK_ENABLED __HAL_RCC_SRAM_IS_CLK_ENABLED\r\n#define __SRAM_IS_CLK_DISABLED __HAL_RCC_SRAM_IS_CLK_DISABLED\r\n#define __TIM1_IS_CLK_ENABLED __HAL_RCC_TIM1_IS_CLK_ENABLED\r\n#define __TIM1_IS_CLK_DISABLED __HAL_RCC_TIM1_IS_CLK_DISABLED\r\n#define __TIM2_IS_CLK_ENABLED __HAL_RCC_TIM2_IS_CLK_ENABLED\r\n#define __TIM2_IS_CLK_DISABLED __HAL_RCC_TIM2_IS_CLK_DISABLED\r\n#define __TIM3_IS_CLK_ENABLED __HAL_RCC_TIM3_IS_CLK_ENABLED\r\n#define __TIM3_IS_CLK_DISABLED __HAL_RCC_TIM3_IS_CLK_DISABLED\r\n#define __TIM4_IS_CLK_ENABLED __HAL_RCC_TIM4_IS_CLK_ENABLED\r\n#define __TIM4_IS_CLK_DISABLED __HAL_RCC_TIM4_IS_CLK_DISABLED\r\n#define __TIM5_IS_CLK_ENABLED __HAL_RCC_TIM5_IS_CLK_ENABLED\r\n#define __TIM5_IS_CLK_DISABLED __HAL_RCC_TIM5_IS_CLK_DISABLED\r\n#define __TIM6_IS_CLK_ENABLED __HAL_RCC_TIM6_IS_CLK_ENABLED\r\n#define __TIM6_IS_CLK_DISABLED __HAL_RCC_TIM6_IS_CLK_DISABLED\r\n#define __TIM7_IS_CLK_ENABLED __HAL_RCC_TIM7_IS_CLK_ENABLED\r\n#define __TIM7_IS_CLK_DISABLED __HAL_RCC_TIM7_IS_CLK_DISABLED\r\n#define __TIM8_IS_CLK_ENABLED __HAL_RCC_TIM8_IS_CLK_ENABLED\r\n#define __TIM8_IS_CLK_DISABLED __HAL_RCC_TIM8_IS_CLK_DISABLED\r\n#define __TIM12_IS_CLK_ENABLED __HAL_RCC_TIM12_IS_CLK_ENABLED\r\n#define __TIM12_IS_CLK_DISABLED __HAL_RCC_TIM12_IS_CLK_DISABLED\r\n#define __TIM13_IS_CLK_ENABLED __HAL_RCC_TIM13_IS_CLK_ENABLED\r\n#define __TIM13_IS_CLK_DISABLED __HAL_RCC_TIM13_IS_CLK_DISABLED\r\n#define __TIM14_IS_CLK_ENABLED __HAL_RCC_TIM14_IS_CLK_ENABLED\r\n#define __TIM14_IS_CLK_DISABLED __HAL_RCC_TIM14_IS_CLK_DISABLED\r\n#define __TIM15_IS_CLK_ENABLED __HAL_RCC_TIM15_IS_CLK_ENABLED\r\n#define __TIM15_IS_CLK_DISABLED __HAL_RCC_TIM15_IS_CLK_DISABLED\r\n#define __TIM16_IS_CLK_ENABLED __HAL_RCC_TIM16_IS_CLK_ENABLED\r\n#define __TIM16_IS_CLK_DISABLED __HAL_RCC_TIM16_IS_CLK_DISABLED\r\n#define __TIM17_IS_CLK_ENABLED __HAL_RCC_TIM17_IS_CLK_ENABLED\r\n#define __TIM17_IS_CLK_DISABLED __HAL_RCC_TIM17_IS_CLK_DISABLED\r\n#define __TIM18_IS_CLK_ENABLED __HAL_RCC_TIM18_IS_CLK_ENABLED\r\n#define __TIM18_IS_CLK_DISABLED __HAL_RCC_TIM18_IS_CLK_DISABLED\r\n#define __TIM19_IS_CLK_ENABLED __HAL_RCC_TIM19_IS_CLK_ENABLED\r\n#define __TIM19_IS_CLK_DISABLED __HAL_RCC_TIM19_IS_CLK_DISABLED\r\n#define __TIM20_IS_CLK_ENABLED __HAL_RCC_TIM20_IS_CLK_ENABLED\r\n#define __TIM20_IS_CLK_DISABLED __HAL_RCC_TIM20_IS_CLK_DISABLED\r\n#define __TSC_IS_CLK_ENABLED __HAL_RCC_TSC_IS_CLK_ENABLED\r\n#define __TSC_IS_CLK_DISABLED __HAL_RCC_TSC_IS_CLK_DISABLED\r\n#define __UART4_IS_CLK_ENABLED __HAL_RCC_UART4_IS_CLK_ENABLED\r\n#define __UART4_IS_CLK_DISABLED __HAL_RCC_UART4_IS_CLK_DISABLED\r\n#define __UART5_IS_CLK_ENABLED __HAL_RCC_UART5_IS_CLK_ENABLED\r\n#define __UART5_IS_CLK_DISABLED __HAL_RCC_UART5_IS_CLK_DISABLED\r\n#define __USART1_IS_CLK_ENABLED __HAL_RCC_USART1_IS_CLK_ENABLED\r\n#define __USART1_IS_CLK_DISABLED __HAL_RCC_USART1_IS_CLK_DISABLED\r\n#define __USART2_IS_CLK_ENABLED __HAL_RCC_USART2_IS_CLK_ENABLED\r\n#define __USART2_IS_CLK_DISABLED __HAL_RCC_USART2_IS_CLK_DISABLED\r\n#define __USART3_IS_CLK_ENABLED __HAL_RCC_USART3_IS_CLK_ENABLED\r\n#define __USART3_IS_CLK_DISABLED __HAL_RCC_USART3_IS_CLK_DISABLED\r\n#define __USB_IS_CLK_ENABLED __HAL_RCC_USB_IS_CLK_ENABLED\r\n#define __USB_IS_CLK_DISABLED __HAL_RCC_USB_IS_CLK_DISABLED\r\n#define __WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG_IS_CLK_ENABLED\r\n#define __WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG_IS_CLK_DISABLED\r\n\r\n#if defined(STM32L1)\r\n#define __HAL_RCC_CRYP_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_CRYP_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __HAL_RCC_CRYP_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define __HAL_RCC_SDMMC1_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __HAL_RCC_SDMMC1_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDMMC1_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __HAL_RCC_SDMMC1_IS_CLK_ENABLED __HAL_RCC_SDIO_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDMMC1_IS_CLK_DISABLED __HAL_RCC_SDIO_IS_CLK_DISABLED\r\n#define Sdmmc1ClockSelection SdioClockSelection\r\n#define RCC_PERIPHCLK_SDMMC1 RCC_PERIPHCLK_SDIO\r\n#define RCC_SDMMC1CLKSOURCE_CLK48 RCC_SDIOCLKSOURCE_CK48\r\n#define RCC_SDMMC1CLKSOURCE_SYSCLK RCC_SDIOCLKSOURCE_SYSCLK\r\n#define __HAL_RCC_SDMMC1_CONFIG __HAL_RCC_SDIO_CONFIG\r\n#define __HAL_RCC_GET_SDMMC1_SOURCE __HAL_RCC_GET_SDIO_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define __HAL_RCC_SDIO_FORCE_RESET __HAL_RCC_SDMMC1_FORCE_RESET\r\n#define __HAL_RCC_SDIO_RELEASE_RESET __HAL_RCC_SDMMC1_RELEASE_RESET\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDIO_CLK_ENABLE __HAL_RCC_SDMMC1_CLK_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_DISABLE __HAL_RCC_SDMMC1_CLK_DISABLE\r\n#define __HAL_RCC_SDIO_IS_CLK_ENABLED __HAL_RCC_SDMMC1_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDIO_IS_CLK_DISABLED __HAL_RCC_SDMMC1_IS_CLK_DISABLED\r\n#define SdioClockSelection Sdmmc1ClockSelection\r\n#define RCC_PERIPHCLK_SDIO RCC_PERIPHCLK_SDMMC1\r\n#define __HAL_RCC_SDIO_CONFIG __HAL_RCC_SDMMC1_CONFIG\r\n#define __HAL_RCC_GET_SDIO_SOURCE __HAL_RCC_GET_SDMMC1_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define RCC_SDIOCLKSOURCE_CLK48 RCC_SDMMC1CLKSOURCE_CLK48\r\n#define RCC_SDIOCLKSOURCE_SYSCLK RCC_SDMMC1CLKSOURCE_SYSCLK\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_USB_OTG_HS_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_FORCE_RESET() __HAL_RCC_USB1_OTG_HS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_RELEASE_RESET() __HAL_RCC_USB1_OTG_HS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_DISABLE()\r\n\r\n#define __HAL_RCC_USB_OTG_FS_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_FORCE_RESET() __HAL_RCC_USB2_OTG_FS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_RELEASE_RESET() __HAL_RCC_USB2_OTG_FS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_DISABLE()\r\n#endif\r\n\r\n#define __HAL_RCC_I2SCLK __HAL_RCC_I2S_CONFIG\r\n#define __HAL_RCC_I2SCLK_CONFIG __HAL_RCC_I2S_CONFIG\r\n\r\n#define __RCC_PLLSRC RCC_GET_PLL_OSCSOURCE\r\n\r\n#define IS_RCC_MSIRANGE IS_RCC_MSI_CLOCK_RANGE\r\n#define IS_RCC_RTCCLK_SOURCE IS_RCC_RTCCLKSOURCE\r\n#define IS_RCC_SYSCLK_DIV IS_RCC_HCLK\r\n#define IS_RCC_HCLK_DIV IS_RCC_PCLK\r\n#define IS_RCC_PERIPHCLK IS_RCC_PERIPHCLOCK\r\n\r\n#define RCC_IT_HSI14 RCC_IT_HSI14RDY\r\n\r\n#define RCC_IT_CSSLSE RCC_IT_LSECSS\r\n#define RCC_IT_CSSHSE RCC_IT_CSS\r\n\r\n#define RCC_PLLMUL_3 RCC_PLL_MUL3\r\n#define RCC_PLLMUL_4 RCC_PLL_MUL4\r\n#define RCC_PLLMUL_6 RCC_PLL_MUL6\r\n#define RCC_PLLMUL_8 RCC_PLL_MUL8\r\n#define RCC_PLLMUL_12 RCC_PLL_MUL12\r\n#define RCC_PLLMUL_16 RCC_PLL_MUL16\r\n#define RCC_PLLMUL_24 RCC_PLL_MUL24\r\n#define RCC_PLLMUL_32 RCC_PLL_MUL32\r\n#define RCC_PLLMUL_48 RCC_PLL_MUL48\r\n\r\n#define RCC_PLLDIV_2 RCC_PLL_DIV2\r\n#define RCC_PLLDIV_3 RCC_PLL_DIV3\r\n#define RCC_PLLDIV_4 RCC_PLL_DIV4\r\n\r\n#define IS_RCC_MCOSOURCE IS_RCC_MCO1SOURCE\r\n#define __HAL_RCC_MCO_CONFIG __HAL_RCC_MCO1_CONFIG\r\n#define RCC_MCO_NODIV RCC_MCODIV_1\r\n#define RCC_MCO_DIV1 RCC_MCODIV_1\r\n#define RCC_MCO_DIV2 RCC_MCODIV_2\r\n#define RCC_MCO_DIV4 RCC_MCODIV_4\r\n#define RCC_MCO_DIV8 RCC_MCODIV_8\r\n#define RCC_MCO_DIV16 RCC_MCODIV_16\r\n#define RCC_MCO_DIV32 RCC_MCODIV_32\r\n#define RCC_MCO_DIV64 RCC_MCODIV_64\r\n#define RCC_MCO_DIV128 RCC_MCODIV_128\r\n#define RCC_MCOSOURCE_NONE RCC_MCO1SOURCE_NOCLOCK\r\n#define RCC_MCOSOURCE_LSI RCC_MCO1SOURCE_LSI\r\n#define RCC_MCOSOURCE_LSE RCC_MCO1SOURCE_LSE\r\n#define RCC_MCOSOURCE_SYSCLK RCC_MCO1SOURCE_SYSCLK\r\n#define RCC_MCOSOURCE_HSI RCC_MCO1SOURCE_HSI\r\n#define RCC_MCOSOURCE_HSI14 RCC_MCO1SOURCE_HSI14\r\n#define RCC_MCOSOURCE_HSI48 RCC_MCO1SOURCE_HSI48\r\n#define RCC_MCOSOURCE_HSE RCC_MCO1SOURCE_HSE\r\n#define RCC_MCOSOURCE_PLLCLK_DIV1 RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_NODIV RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_DIV2 RCC_MCO1SOURCE_PLLCLK_DIV2\r\n\r\n\r\n#if defined(STM32L4) || defined(STM32WB) || defined(STM32G0) || defined(STM32G4) || defined(STM32L5)\r\n#define RCC_RTCCLKSOURCE_NO_CLK RCC_RTCCLKSOURCE_NONE\r\n#else\r\n#define RCC_RTCCLKSOURCE_NONE RCC_RTCCLKSOURCE_NO_CLK\r\n#endif\r\n\r\n#define RCC_USBCLK_PLLSAI1 RCC_USBCLKSOURCE_PLLSAI1\r\n#define RCC_USBCLK_PLL RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBCLK_MSI RCC_USBCLKSOURCE_MSI\r\n#define RCC_USBCLKSOURCE_PLLCLK RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1 RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1_5 RCC_USBCLKSOURCE_PLL_DIV1_5\r\n#define RCC_USBPLLCLK_DIV2 RCC_USBCLKSOURCE_PLL_DIV2\r\n#define RCC_USBPLLCLK_DIV3 RCC_USBCLKSOURCE_PLL_DIV3\r\n\r\n#define HSION_BitNumber RCC_HSION_BIT_NUMBER\r\n#define HSION_BITNUMBER RCC_HSION_BIT_NUMBER\r\n#define HSEON_BitNumber RCC_HSEON_BIT_NUMBER\r\n#define HSEON_BITNUMBER RCC_HSEON_BIT_NUMBER\r\n#define MSION_BITNUMBER RCC_MSION_BIT_NUMBER\r\n#define CSSON_BitNumber RCC_CSSON_BIT_NUMBER\r\n#define CSSON_BITNUMBER RCC_CSSON_BIT_NUMBER\r\n#define PLLON_BitNumber RCC_PLLON_BIT_NUMBER\r\n#define PLLON_BITNUMBER RCC_PLLON_BIT_NUMBER\r\n#define PLLI2SON_BitNumber RCC_PLLI2SON_BIT_NUMBER\r\n#define I2SSRC_BitNumber RCC_I2SSRC_BIT_NUMBER\r\n#define RTCEN_BitNumber RCC_RTCEN_BIT_NUMBER\r\n#define RTCEN_BITNUMBER RCC_RTCEN_BIT_NUMBER\r\n#define BDRST_BitNumber RCC_BDRST_BIT_NUMBER\r\n#define BDRST_BITNUMBER RCC_BDRST_BIT_NUMBER\r\n#define RTCRST_BITNUMBER RCC_RTCRST_BIT_NUMBER\r\n#define LSION_BitNumber RCC_LSION_BIT_NUMBER\r\n#define LSION_BITNUMBER RCC_LSION_BIT_NUMBER\r\n#define LSEON_BitNumber RCC_LSEON_BIT_NUMBER\r\n#define LSEON_BITNUMBER RCC_LSEON_BIT_NUMBER\r\n#define LSEBYP_BITNUMBER RCC_LSEBYP_BIT_NUMBER\r\n#define PLLSAION_BitNumber RCC_PLLSAION_BIT_NUMBER\r\n#define TIMPRE_BitNumber RCC_TIMPRE_BIT_NUMBER\r\n#define RMVF_BitNumber RCC_RMVF_BIT_NUMBER\r\n#define RMVF_BITNUMBER RCC_RMVF_BIT_NUMBER\r\n#define RCC_CR2_HSI14TRIM_BitNumber RCC_HSI14TRIM_BIT_NUMBER\r\n#define CR_BYTE2_ADDRESS RCC_CR_BYTE2_ADDRESS\r\n#define CIR_BYTE1_ADDRESS RCC_CIR_BYTE1_ADDRESS\r\n#define CIR_BYTE2_ADDRESS RCC_CIR_BYTE2_ADDRESS\r\n#define BDCR_BYTE0_ADDRESS RCC_BDCR_BYTE0_ADDRESS\r\n#define DBP_TIMEOUT_VALUE RCC_DBP_TIMEOUT_VALUE\r\n#define LSE_TIMEOUT_VALUE RCC_LSE_TIMEOUT_VALUE\r\n\r\n#define CR_HSION_BB RCC_CR_HSION_BB\r\n#define CR_CSSON_BB RCC_CR_CSSON_BB\r\n#define CR_PLLON_BB RCC_CR_PLLON_BB\r\n#define CR_PLLI2SON_BB RCC_CR_PLLI2SON_BB\r\n#define CR_MSION_BB RCC_CR_MSION_BB\r\n#define CSR_LSION_BB RCC_CSR_LSION_BB\r\n#define CSR_LSEON_BB RCC_CSR_LSEON_BB\r\n#define CSR_LSEBYP_BB RCC_CSR_LSEBYP_BB\r\n#define CSR_RTCEN_BB RCC_CSR_RTCEN_BB\r\n#define CSR_RTCRST_BB RCC_CSR_RTCRST_BB\r\n#define CFGR_I2SSRC_BB RCC_CFGR_I2SSRC_BB\r\n#define BDCR_RTCEN_BB RCC_BDCR_RTCEN_BB\r\n#define BDCR_BDRST_BB RCC_BDCR_BDRST_BB\r\n#define CR_HSEON_BB RCC_CR_HSEON_BB\r\n#define CSR_RMVF_BB RCC_CSR_RMVF_BB\r\n#define CR_PLLSAION_BB RCC_CR_PLLSAION_BB\r\n#define DCKCFGR_TIMPRE_BB RCC_DCKCFGR_TIMPRE_BB\r\n\r\n#define __HAL_RCC_CRS_ENABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE\r\n#define __HAL_RCC_CRS_ENABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE\r\n#define __HAL_RCC_CRS_CALCULATE_RELOADVALUE __HAL_RCC_CRS_RELOADVALUE_CALCULATE\r\n\r\n#define __HAL_RCC_GET_IT_SOURCE __HAL_RCC_GET_IT\r\n\r\n#define RCC_CRS_SYNCWARM RCC_CRS_SYNCWARN\r\n#define RCC_CRS_TRIMOV RCC_CRS_TRIMOVF\r\n\r\n#define RCC_PERIPHCLK_CK48 RCC_PERIPHCLK_CLK48\r\n#define RCC_CK48CLKSOURCE_PLLQ RCC_CLK48CLKSOURCE_PLLQ\r\n#define RCC_CK48CLKSOURCE_PLLSAIP RCC_CLK48CLKSOURCE_PLLSAIP\r\n#define RCC_CK48CLKSOURCE_PLLI2SQ RCC_CLK48CLKSOURCE_PLLI2SQ\r\n#define IS_RCC_CK48CLKSOURCE IS_RCC_CLK48CLKSOURCE\r\n#define RCC_SDIOCLKSOURCE_CK48 RCC_SDIOCLKSOURCE_CLK48\r\n\r\n#define __HAL_RCC_DFSDM_CLK_ENABLE __HAL_RCC_DFSDM1_CLK_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_DISABLE __HAL_RCC_DFSDM1_CLK_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_ENABLED __HAL_RCC_DFSDM1_IS_CLK_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_DISABLED __HAL_RCC_DFSDM1_IS_CLK_DISABLED\r\n#define __HAL_RCC_DFSDM_FORCE_RESET __HAL_RCC_DFSDM1_FORCE_RESET\r\n#define __HAL_RCC_DFSDM_RELEASE_RESET __HAL_RCC_DFSDM1_RELEASE_RESET\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_ENABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_DISABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_DISABLED\r\n#define DfsdmClockSelection Dfsdm1ClockSelection\r\n#define RCC_PERIPHCLK_DFSDM RCC_PERIPHCLK_DFSDM1\r\n#define RCC_DFSDMCLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDMCLKSOURCE_SYSCLK RCC_DFSDM1CLKSOURCE_SYSCLK\r\n#define __HAL_RCC_DFSDM_CONFIG __HAL_RCC_DFSDM1_CONFIG\r\n#define __HAL_RCC_GET_DFSDM_SOURCE __HAL_RCC_GET_DFSDM1_SOURCE\r\n#define RCC_DFSDM1CLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_SWPMI1CLKSOURCE_PCLK RCC_SWPMI1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM1CLKSOURCE_PCLK RCC_LPTIM1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM2CLKSOURCE_PCLK RCC_LPTIM2CLKSOURCE_PCLK1\r\n\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM1AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM1AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM2AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM2AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM1CLKSOURCE_APB2 RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDM2CLKSOURCE_APB2 RCC_DFSDM2CLKSOURCE_PCLK2\r\n#define RCC_FMPI2C1CLKSOURCE_APB RCC_FMPI2C1CLKSOURCE_PCLK1\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RNG_Aliased_Macros HAL RNG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_RNG_ReadyCallback(__HANDLE__) HAL_RNG_ReadyDataCallback((__HANDLE__), uint32_t random32bit)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Macros HAL RTC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32G0) || defined (STM32L5) || defined (STM32L412xx) || defined (STM32L422xx) || defined (STM32L4P5xx)|| defined (STM32L4Q5xx) || defined (STM32G4)\r\n#else\r\n#define __HAL_RTC_CLEAR_FLAG __HAL_RTC_EXTI_CLEAR_FLAG\r\n#endif\r\n#define __HAL_RTC_DISABLE_IT __HAL_RTC_EXTI_DISABLE_IT\r\n#define __HAL_RTC_ENABLE_IT __HAL_RTC_EXTI_ENABLE_IT\r\n\r\n#if defined (STM32F1)\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_CLEAR_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_ENABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_ENABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_DISABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_DISABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_GET_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GET_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_CLEAR_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_CLEAR_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_CLEAR_FLAG()))\r\n#define __HAL_RTC_EXTI_ENABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_ENABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_ENABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_ENABLE_IT()))\r\n#define __HAL_RTC_EXTI_DISABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_DISABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_DISABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_DISABLE_IT()))\r\n#define __HAL_RTC_EXTI_GET_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GET_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GET_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GET_FLAG()))\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GENERATE_SWIT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GENERATE_SWIT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GENERATE_SWIT()))\r\n#endif /* STM32F1 */\r\n\r\n#if defined (STM32F0) || defined (STM32F2) || defined (STM32F3) || defined (STM32F4) || defined (STM32F7) || \\\r\n defined (STM32H7) || \\\r\n defined (STM32L0) || defined (STM32L1) || \\\r\n defined (STM32WB)\r\n#define __HAL_RTC_TAMPER_GET_IT __HAL_RTC_TAMPER_GET_FLAG\r\n#endif\r\n\r\n#define IS_ALARM IS_RTC_ALARM\r\n#define IS_ALARM_MASK IS_RTC_ALARM_MASK\r\n#define IS_TAMPER IS_RTC_TAMPER\r\n#define IS_TAMPER_ERASE_MODE IS_RTC_TAMPER_ERASE_MODE\r\n#define IS_TAMPER_FILTER IS_RTC_TAMPER_FILTER\r\n#define IS_TAMPER_INTERRUPT IS_RTC_TAMPER_INTERRUPT\r\n#define IS_TAMPER_MASKFLAG_STATE IS_RTC_TAMPER_MASKFLAG_STATE\r\n#define IS_TAMPER_PRECHARGE_DURATION IS_RTC_TAMPER_PRECHARGE_DURATION\r\n#define IS_TAMPER_PULLUP_STATE IS_RTC_TAMPER_PULLUP_STATE\r\n#define IS_TAMPER_SAMPLING_FREQ IS_RTC_TAMPER_SAMPLING_FREQ\r\n#define IS_TAMPER_TIMESTAMPONTAMPER_DETECTION IS_RTC_TAMPER_TIMESTAMPONTAMPER_DETECTION\r\n#define IS_TAMPER_TRIGGER IS_RTC_TAMPER_TRIGGER\r\n#define IS_WAKEUP_CLOCK IS_RTC_WAKEUP_CLOCK\r\n#define IS_WAKEUP_COUNTER IS_RTC_WAKEUP_COUNTER\r\n\r\n#define __RTC_WRITEPROTECTION_ENABLE __HAL_RTC_WRITEPROTECTION_ENABLE\r\n#define __RTC_WRITEPROTECTION_DISABLE __HAL_RTC_WRITEPROTECTION_DISABLE\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SD_Aliased_Macros HAL SD/MMC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define SD_OCR_CID_CSD_OVERWRIETE SD_OCR_CID_CSD_OVERWRITE\r\n#define SD_CMD_SD_APP_STAUS SD_CMD_SD_APP_STATUS\r\n\r\n#if !defined(STM32F1) && !defined(STM32F2) && !defined(STM32F4) && !defined(STM32L1)\r\n#define eMMC_HIGH_VOLTAGE_RANGE EMMC_HIGH_VOLTAGE_RANGE\r\n#define eMMC_DUAL_VOLTAGE_RANGE EMMC_DUAL_VOLTAGE_RANGE\r\n#define eMMC_LOW_VOLTAGE_RANGE EMMC_LOW_VOLTAGE_RANGE\r\n\r\n#define SDMMC_NSpeed_CLK_DIV SDMMC_NSPEED_CLK_DIV\r\n#define SDMMC_HSpeed_CLK_DIV SDMMC_HSPEED_CLK_DIV\r\n#endif\r\n\r\n#if defined(STM32F4) || defined(STM32F2)\r\n#define SD_SDMMC_DISABLED SD_SDIO_DISABLED\r\n#define SD_SDMMC_FUNCTION_BUSY SD_SDIO_FUNCTION_BUSY\r\n#define SD_SDMMC_FUNCTION_FAILED SD_SDIO_FUNCTION_FAILED\r\n#define SD_SDMMC_UNKNOWN_FUNCTION SD_SDIO_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDMMC_SEN_OP_COND SD_CMD_SDIO_SEN_OP_COND\r\n#define SD_CMD_SDMMC_RW_DIRECT SD_CMD_SDIO_RW_DIRECT\r\n#define SD_CMD_SDMMC_RW_EXTENDED SD_CMD_SDIO_RW_EXTENDED\r\n#define __HAL_SD_SDMMC_ENABLE __HAL_SD_SDIO_ENABLE\r\n#define __HAL_SD_SDMMC_DISABLE __HAL_SD_SDIO_DISABLE\r\n#define __HAL_SD_SDMMC_DMA_ENABLE __HAL_SD_SDIO_DMA_ENABLE\r\n#define __HAL_SD_SDMMC_DMA_DISABLE __HAL_SD_SDIO_DMA_DISABL\r\n#define __HAL_SD_SDMMC_ENABLE_IT __HAL_SD_SDIO_ENABLE_IT\r\n#define __HAL_SD_SDMMC_DISABLE_IT __HAL_SD_SDIO_DISABLE_IT\r\n#define __HAL_SD_SDMMC_GET_FLAG __HAL_SD_SDIO_GET_FLAG\r\n#define __HAL_SD_SDMMC_CLEAR_FLAG __HAL_SD_SDIO_CLEAR_FLAG\r\n#define __HAL_SD_SDMMC_GET_IT __HAL_SD_SDIO_GET_IT\r\n#define __HAL_SD_SDMMC_CLEAR_IT __HAL_SD_SDIO_CLEAR_IT\r\n#define SDMMC_STATIC_FLAGS SDIO_STATIC_FLAGS\r\n#define SDMMC_CMD0TIMEOUT SDIO_CMD0TIMEOUT\r\n#define SD_SDMMC_SEND_IF_COND SD_SDIO_SEND_IF_COND\r\n/* alias CMSIS */\r\n#define SDMMC1_IRQn SDIO_IRQn\r\n#define SDMMC1_IRQHandler SDIO_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define SD_SDIO_DISABLED SD_SDMMC_DISABLED\r\n#define SD_SDIO_FUNCTION_BUSY SD_SDMMC_FUNCTION_BUSY\r\n#define SD_SDIO_FUNCTION_FAILED SD_SDMMC_FUNCTION_FAILED\r\n#define SD_SDIO_UNKNOWN_FUNCTION SD_SDMMC_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDIO_SEN_OP_COND SD_CMD_SDMMC_SEN_OP_COND\r\n#define SD_CMD_SDIO_RW_DIRECT SD_CMD_SDMMC_RW_DIRECT\r\n#define SD_CMD_SDIO_RW_EXTENDED SD_CMD_SDMMC_RW_EXTENDED\r\n#define __HAL_SD_SDIO_ENABLE __HAL_SD_SDMMC_ENABLE\r\n#define __HAL_SD_SDIO_DISABLE __HAL_SD_SDMMC_DISABLE\r\n#define __HAL_SD_SDIO_DMA_ENABLE __HAL_SD_SDMMC_DMA_ENABLE\r\n#define __HAL_SD_SDIO_DMA_DISABL __HAL_SD_SDMMC_DMA_DISABLE\r\n#define __HAL_SD_SDIO_ENABLE_IT __HAL_SD_SDMMC_ENABLE_IT\r\n#define __HAL_SD_SDIO_DISABLE_IT __HAL_SD_SDMMC_DISABLE_IT\r\n#define __HAL_SD_SDIO_GET_FLAG __HAL_SD_SDMMC_GET_FLAG\r\n#define __HAL_SD_SDIO_CLEAR_FLAG __HAL_SD_SDMMC_CLEAR_FLAG\r\n#define __HAL_SD_SDIO_GET_IT __HAL_SD_SDMMC_GET_IT\r\n#define __HAL_SD_SDIO_CLEAR_IT __HAL_SD_SDMMC_CLEAR_IT\r\n#define SDIO_STATIC_FLAGS SDMMC_STATIC_FLAGS\r\n#define SDIO_CMD0TIMEOUT SDMMC_CMD0TIMEOUT\r\n#define SD_SDIO_SEND_IF_COND SD_SDMMC_SEND_IF_COND\r\n/* alias CMSIS for compatibilities */\r\n#define SDIO_IRQn SDMMC1_IRQn\r\n#define SDIO_IRQHandler SDMMC1_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32F4) || defined(STM32F2) || defined(STM32L4) || defined(STM32H7)\r\n#define HAL_SD_CardCIDTypedef HAL_SD_CardCIDTypeDef\r\n#define HAL_SD_CardCSDTypedef HAL_SD_CardCSDTypeDef\r\n#define HAL_SD_CardStatusTypedef HAL_SD_CardStatusTypeDef\r\n#define HAL_SD_CardStateTypedef HAL_SD_CardStateTypeDef\r\n#endif\r\n\r\n#if defined(STM32H7) || defined(STM32L5)\r\n#define HAL_MMCEx_Read_DMADoubleBuffer0CpltCallback HAL_MMCEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Read_DMADoubleBuffer1CpltCallback HAL_MMCEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer0CpltCallback HAL_MMCEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer1CpltCallback HAL_MMCEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer0CpltCallback HAL_SDEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer1CpltCallback HAL_SDEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer0CpltCallback HAL_SDEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer1CpltCallback HAL_SDEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SD_DriveTransciver_1_8V_Callback HAL_SD_DriveTransceiver_1_8V_Callback\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Macros HAL SMARTCARD Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __SMARTCARD_ENABLE_IT __HAL_SMARTCARD_ENABLE_IT\r\n#define __SMARTCARD_DISABLE_IT __HAL_SMARTCARD_DISABLE_IT\r\n#define __SMARTCARD_ENABLE __HAL_SMARTCARD_ENABLE\r\n#define __SMARTCARD_DISABLE __HAL_SMARTCARD_DISABLE\r\n#define __SMARTCARD_DMA_REQUEST_ENABLE __HAL_SMARTCARD_DMA_REQUEST_ENABLE\r\n#define __SMARTCARD_DMA_REQUEST_DISABLE __HAL_SMARTCARD_DMA_REQUEST_DISABLE\r\n\r\n#define __HAL_SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n#define __SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n\r\n#define IS_SMARTCARD_ONEBIT_SAMPLING IS_SMARTCARD_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Macros HAL SMBUS Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_SMBUS_RESET_CR1 SMBUS_RESET_CR1\r\n#define __HAL_SMBUS_RESET_CR2 SMBUS_RESET_CR2\r\n#define __HAL_SMBUS_GENERATE_START SMBUS_GENERATE_START\r\n#define __HAL_SMBUS_GET_ADDR_MATCH SMBUS_GET_ADDR_MATCH\r\n#define __HAL_SMBUS_GET_DIR SMBUS_GET_DIR\r\n#define __HAL_SMBUS_GET_STOP_MODE SMBUS_GET_STOP_MODE\r\n#define __HAL_SMBUS_GET_PEC_MODE SMBUS_GET_PEC_MODE\r\n#define __HAL_SMBUS_GET_ALERT_ENABLED SMBUS_GET_ALERT_ENABLED\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Macros HAL SPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_SPI_1LINE_TX SPI_1LINE_TX\r\n#define __HAL_SPI_1LINE_RX SPI_1LINE_RX\r\n#define __HAL_SPI_RESET_CRC SPI_RESET_CRC\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Macros HAL UART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __HAL_UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n#define __UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n\r\n#define IS_UART_WAKEUPMETHODE IS_UART_WAKEUPMETHOD\r\n\r\n#define IS_UART_ONEBIT_SAMPLE IS_UART_ONE_BIT_SAMPLE\r\n#define IS_UART_ONEBIT_SAMPLING IS_UART_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Macros HAL USART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __USART_ENABLE_IT __HAL_USART_ENABLE_IT\r\n#define __USART_DISABLE_IT __HAL_USART_DISABLE_IT\r\n#define __USART_ENABLE __HAL_USART_ENABLE\r\n#define __USART_DISABLE __HAL_USART_DISABLE\r\n\r\n#define __HAL_USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n#define __USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F7)\r\n#define USART_OVERSAMPLING_16 0x00000000U\r\n#define USART_OVERSAMPLING_8 USART_CR1_OVER8\r\n\r\n#define IS_USART_OVERSAMPLING(__SAMPLING__) (((__SAMPLING__) == USART_OVERSAMPLING_16) || \\\r\n ((__SAMPLING__) == USART_OVERSAMPLING_8))\r\n#endif /* STM32F0 || STM32F3 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_USB_Aliased_Macros HAL USB Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define USB_EXTI_LINE_WAKEUP USB_WAKEUP_EXTI_LINE\r\n\r\n#define USB_FS_EXTI_TRIGGER_RISING_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_FS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_FS_EXTI_LINE_WAKEUP USB_OTG_FS_WAKEUP_EXTI_LINE\r\n\r\n#define USB_HS_EXTI_TRIGGER_RISING_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_HS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_HS_EXTI_LINE_WAKEUP USB_OTG_HS_WAKEUP_EXTI_LINE\r\n\r\n#define __HAL_USB_EXTI_ENABLE_IT __HAL_USB_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_EXTI_DISABLE_IT __HAL_USB_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_EXTI_GET_FLAG __HAL_USB_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_EXTI_CLEAR_FLAG __HAL_USB_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_EXTI_SET_RISING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n\r\n#define __HAL_USB_FS_EXTI_ENABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_FS_EXTI_DISABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_FS_EXTI_GET_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_FS_EXTI_CLEAR_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_FS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_GENERATE_SWIT __HAL_USB_OTG_FS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define __HAL_USB_HS_EXTI_ENABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_HS_EXTI_DISABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_HS_EXTI_GET_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_HS_EXTI_CLEAR_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_HS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_GENERATE_SWIT __HAL_USB_OTG_HS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define HAL_PCD_ActiveRemoteWakeup HAL_PCD_ActivateRemoteWakeup\r\n#define HAL_PCD_DeActiveRemoteWakeup HAL_PCD_DeActivateRemoteWakeup\r\n\r\n#define HAL_PCD_SetTxFiFo HAL_PCDEx_SetTxFiFo\r\n#define HAL_PCD_SetRxFiFo HAL_PCDEx_SetRxFiFo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Macros HAL TIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_TIM_SetICPrescalerValue TIM_SET_ICPRESCALERVALUE\r\n#define __HAL_TIM_ResetICPrescalerValue TIM_RESET_ICPRESCALERVALUE\r\n\r\n#define TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n#define TIM_GET_CLEAR_IT __HAL_TIM_CLEAR_IT\r\n\r\n#define __HAL_TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n\r\n#define __HAL_TIM_DIRECTION_STATUS __HAL_TIM_IS_TIM_COUNTING_DOWN\r\n#define __HAL_TIM_PRESCALER __HAL_TIM_SET_PRESCALER\r\n#define __HAL_TIM_SetCounter __HAL_TIM_SET_COUNTER\r\n#define __HAL_TIM_GetCounter __HAL_TIM_GET_COUNTER\r\n#define __HAL_TIM_SetAutoreload __HAL_TIM_SET_AUTORELOAD\r\n#define __HAL_TIM_GetAutoreload __HAL_TIM_GET_AUTORELOAD\r\n#define __HAL_TIM_SetClockDivision __HAL_TIM_SET_CLOCKDIVISION\r\n#define __HAL_TIM_GetClockDivision __HAL_TIM_GET_CLOCKDIVISION\r\n#define __HAL_TIM_SetICPrescaler __HAL_TIM_SET_ICPRESCALER\r\n#define __HAL_TIM_GetICPrescaler __HAL_TIM_GET_ICPRESCALER\r\n#define __HAL_TIM_SetCompare __HAL_TIM_SET_COMPARE\r\n#define __HAL_TIM_GetCompare __HAL_TIM_GET_COMPARE\r\n\r\n#define TIM_BREAKINPUTSOURCE_DFSDM TIM_BREAKINPUTSOURCE_DFSDM1\r\n\r\n#define TIM_OCMODE_ASSYMETRIC_PWM1 TIM_OCMODE_ASYMMETRIC_PWM1\r\n#define TIM_OCMODE_ASSYMETRIC_PWM2 TIM_OCMODE_ASYMMETRIC_PWM2\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Macros HAL ETH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_ETH_EXTI_ENABLE_IT __HAL_ETH_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_ETH_EXTI_DISABLE_IT __HAL_ETH_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_ETH_EXTI_GET_FLAG __HAL_ETH_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_ETH_EXTI_CLEAR_FLAG __HAL_ETH_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_ETH_EXTI_SET_RISING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_RISING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLINGRISING_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLINGRISING_TRIGGER\r\n\r\n#define ETH_PROMISCIOUSMODE_ENABLE ETH_PROMISCUOUS_MODE_ENABLE\r\n#define ETH_PROMISCIOUSMODE_DISABLE ETH_PROMISCUOUS_MODE_DISABLE\r\n#define IS_ETH_PROMISCIOUS_MODE IS_ETH_PROMISCUOUS_MODE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Macros HAL LTDC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_LTDC_LAYER LTDC_LAYER\r\n#define __HAL_LTDC_RELOAD_CONFIG __HAL_LTDC_RELOAD_IMMEDIATE_CONFIG\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SAI_Aliased_Macros HAL SAI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define SAI_OUTPUTDRIVE_DISABLED SAI_OUTPUTDRIVE_DISABLE\r\n#define SAI_OUTPUTDRIVE_ENABLED SAI_OUTPUTDRIVE_ENABLE\r\n#define SAI_MASTERDIVIDER_ENABLED SAI_MASTERDIVIDER_ENABLE\r\n#define SAI_MASTERDIVIDER_DISABLED SAI_MASTERDIVIDER_DISABLE\r\n#define SAI_STREOMODE SAI_STEREOMODE\r\n#define SAI_FIFOStatus_Empty SAI_FIFOSTATUS_EMPTY\r\n#define SAI_FIFOStatus_Less1QuarterFull SAI_FIFOSTATUS_LESS1QUARTERFULL\r\n#define SAI_FIFOStatus_1QuarterFull SAI_FIFOSTATUS_1QUARTERFULL\r\n#define SAI_FIFOStatus_HalfFull SAI_FIFOSTATUS_HALFFULL\r\n#define SAI_FIFOStatus_3QuartersFull SAI_FIFOSTATUS_3QUARTERFULL\r\n#define SAI_FIFOStatus_Full SAI_FIFOSTATUS_FULL\r\n#define IS_SAI_BLOCK_MONO_STREO_MODE IS_SAI_BLOCK_MONO_STEREO_MODE\r\n#define SAI_SYNCHRONOUS_EXT SAI_SYNCHRONOUS_EXT_SAI1\r\n#define SAI_SYNCEXT_IN_ENABLE SAI_SYNCEXT_OUTBLOCKA_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPDIFRX_Aliased_Macros HAL SPDIFRX Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32H7)\r\n#define HAL_SPDIFRX_ReceiveControlFlow HAL_SPDIFRX_ReceiveCtrlFlow\r\n#define HAL_SPDIFRX_ReceiveControlFlow_IT HAL_SPDIFRX_ReceiveCtrlFlow_IT\r\n#define HAL_SPDIFRX_ReceiveControlFlow_DMA HAL_SPDIFRX_ReceiveCtrlFlow_DMA\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Functions HAL HRTIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32H7) || defined (STM32G4) || defined (STM32F3)\r\n#define HAL_HRTIM_WaveformCounterStart_IT HAL_HRTIM_WaveformCountStart_IT\r\n#define HAL_HRTIM_WaveformCounterStart_DMA HAL_HRTIM_WaveformCountStart_DMA\r\n#define HAL_HRTIM_WaveformCounterStart HAL_HRTIM_WaveformCountStart\r\n#define HAL_HRTIM_WaveformCounterStop_IT HAL_HRTIM_WaveformCountStop_IT\r\n#define HAL_HRTIM_WaveformCounterStop_DMA HAL_HRTIM_WaveformCountStop_DMA\r\n#define HAL_HRTIM_WaveformCounterStop HAL_HRTIM_WaveformCountStop\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_QSPI_Aliased_Macros HAL QSPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32L4) || defined (STM32F4) || defined (STM32F7) || defined(STM32H7)\r\n#define HAL_QPSI_TIMEOUT_DEFAULT_VALUE HAL_QSPI_TIMEOUT_DEFAULT_VALUE\r\n#endif /* STM32L4 || STM32F4 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Generic_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32F7)\r\n#define ART_ACCLERATOR_ENABLE ART_ACCELERATOR_ENABLE\r\n#endif /* STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Macros HAL PPP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32_HAL_LEGACY */\r\n\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.h\r\n * @author MCD Application Team\r\n * @brief This file contains all the functions prototypes for the HAL\r\n * module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_H\r\n#define STM32G4xx_HAL_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_conf.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL HAL\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Constants HAL Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_TICK_FREQ Tick Frequency\r\n * @{\r\n */\r\n#define HAL_TICK_FREQ_10HZ 100U\r\n#define HAL_TICK_FREQ_100HZ 10U\r\n#define HAL_TICK_FREQ_1KHZ 1U\r\n#define HAL_TICK_FREQ_DEFAULT HAL_TICK_FREQ_1KHZ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Constants SYSCFG Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup SYSCFG_BootMode Boot Mode\r\n * @{\r\n */\r\n#define SYSCFG_BOOT_MAINFLASH 0x00000000U\r\n#define SYSCFG_BOOT_SYSTEMFLASH SYSCFG_MEMMEMRMP_MODE_0\r\n\r\n#if defined (FMC_BANK1)\r\n#define SYSCFG_BOOT_FMC SYSCFG_MEMMEMRMP_MODE_1\r\n#endif /* FMC_BANK1 */\r\n\r\n#define SYSCFG_BOOT_SRAM (SYSCFG_MEMMEMRMP_MODE_1 | SYSCFG_MEMMEMRMP_MODE_0)\r\n\r\n#if defined (QUADSPI)\r\n#define SYSCFG_BOOT_QUADSPI (SYSCFG_MEMMEMRMP_MODE_2 | SYSCFG_MEMMEMRMP_MODE_1)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FPU_Interrupts FPU Interrupts\r\n * @{\r\n */\r\n#define SYSCFG_IT_FPU_IOC SYSCFG_CFGR1_FPU_IE_0 /*!< Floating Point Unit Invalid operation Interrupt */\r\n#define SYSCFG_IT_FPU_DZC SYSCFG_CFGR1_FPU_IE_1 /*!< Floating Point Unit Divide-by-zero Interrupt */\r\n#define SYSCFG_IT_FPU_UFC SYSCFG_CFGR1_FPU_IE_2 /*!< Floating Point Unit Underflow Interrupt */\r\n#define SYSCFG_IT_FPU_OFC SYSCFG_CFGR1_FPU_IE_3 /*!< Floating Point Unit Overflow Interrupt */\r\n#define SYSCFG_IT_FPU_IDC SYSCFG_CFGR1_FPU_IE_4 /*!< Floating Point Unit Input denormal Interrupt */\r\n#define SYSCFG_IT_FPU_IXC SYSCFG_CFGR1_FPU_IE_5 /*!< Floating Point Unit Inexact Interrupt */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_CCMSRAMWRP CCM Write protection\r\n * @{\r\n */\r\n#define SYSCFG_CCMSRAMWRP_PAGE0 SYSCFG_SWPR_PAGE0 /*!< CCMSRAM Write protection page 0 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE1 SYSCFG_SWPR_PAGE1 /*!< CCMSRAM Write protection page 1 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE2 SYSCFG_SWPR_PAGE2 /*!< CCMSRAM Write protection page 2 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE3 SYSCFG_SWPR_PAGE3 /*!< CCMSRAM Write protection page 3 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE4 SYSCFG_SWPR_PAGE4 /*!< CCMSRAM Write protection page 4 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE5 SYSCFG_SWPR_PAGE5 /*!< CCMSRAM Write protection page 5 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE6 SYSCFG_SWPR_PAGE6 /*!< CCMSRAM Write protection page 6 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE7 SYSCFG_SWPR_PAGE7 /*!< CCMSRAM Write protection page 7 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE8 SYSCFG_SWPR_PAGE8 /*!< CCMSRAM Write protection page 8 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE9 SYSCFG_SWPR_PAGE9 /*!< CCMSRAM Write protection page 9 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE10 SYSCFG_SWPR_PAGE10 /*!< CCMSRAM Write protection page 10 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE11 SYSCFG_SWPR_PAGE11 /*!< CCMSRAM Write protection page 11 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE12 SYSCFG_SWPR_PAGE12 /*!< CCMSRAM Write protection page 12 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE13 SYSCFG_SWPR_PAGE13 /*!< CCMSRAM Write protection page 13 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE14 SYSCFG_SWPR_PAGE14 /*!< CCMSRAM Write protection page 14 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE15 SYSCFG_SWPR_PAGE15 /*!< CCMSRAM Write protection page 15 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE16 SYSCFG_SWPR_PAGE16 /*!< CCMSRAM Write protection page 16 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE17 SYSCFG_SWPR_PAGE17 /*!< CCMSRAM Write protection page 17 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE18 SYSCFG_SWPR_PAGE18 /*!< CCMSRAM Write protection page 18 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE19 SYSCFG_SWPR_PAGE19 /*!< CCMSRAM Write protection page 19 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE20 SYSCFG_SWPR_PAGE20 /*!< CCMSRAM Write protection page 20 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE21 SYSCFG_SWPR_PAGE21 /*!< CCMSRAM Write protection page 21 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE22 SYSCFG_SWPR_PAGE22 /*!< CCMSRAM Write protection page 22 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE23 SYSCFG_SWPR_PAGE23 /*!< CCMSRAM Write protection page 23 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE24 SYSCFG_SWPR_PAGE24 /*!< CCMSRAM Write protection page 24 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE25 SYSCFG_SWPR_PAGE25 /*!< CCMSRAM Write protection page 25 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE26 SYSCFG_SWPR_PAGE26 /*!< CCMSRAM Write protection page 26 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE27 SYSCFG_SWPR_PAGE27 /*!< CCMSRAM Write protection page 27 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE28 SYSCFG_SWPR_PAGE28 /*!< CCMSRAM Write protection page 28 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE29 SYSCFG_SWPR_PAGE29 /*!< CCMSRAM Write protection page 29 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE30 SYSCFG_SWPR_PAGE30 /*!< CCMSRAM Write protection page 30 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE31 SYSCFG_SWPR_PAGE31 /*!< CCMSRAM Write protection page 31 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(VREFBUF)\r\n/** @defgroup SYSCFG_VREFBUF_VoltageScale VREFBUF Voltage Scale\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE0 0x00000000U /*!< Voltage reference scale 0 (VREFBUF_OUT = 2.048V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE1 VREFBUF_CSR_VRS_0 /*!< Voltage reference scale 1 (VREFBUF_OUT = 2.5V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE2 VREFBUF_CSR_VRS_1 /*!< Voltage reference scale 2 (VREFBUF_OUT = 2.9V) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_VREFBUF_HighImpedance VREFBUF High Impedance\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE 0x00000000U /*!< VREF_plus pin is internally connected to Voltage reference buffer output */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE VREFBUF_CSR_HIZ /*!< VREF_plus pin is high impedance */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* VREFBUF */\r\n\r\n/** @defgroup SYSCFG_flags_definition Flags\r\n * @{\r\n */\r\n\r\n#define SYSCFG_FLAG_SRAM_PE SYSCFG_CFGR2_SPF /*!< SRAM parity error (first 32kB of SRAM1 + CCM SRAM) */\r\n#define SYSCFG_FLAG_CCMSRAM_BUSY SYSCFG_SCSR_CCMBSY /*!< CCMSRAM busy by erase operation */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FastModePlus_GPIO Fast-mode Plus on GPIO\r\n * @{\r\n */\r\n\r\n/** @brief Fast-mode Plus driving capability on a specific GPIO\r\n */\r\n#define SYSCFG_FASTMODEPLUS_PB6 SYSCFG_CFGR1_I2C_PB6_FMP /*!< Enable Fast-mode Plus on PB6 */\r\n#define SYSCFG_FASTMODEPLUS_PB7 SYSCFG_CFGR1_I2C_PB7_FMP /*!< Enable Fast-mode Plus on PB7 */\r\n#if defined(SYSCFG_CFGR1_I2C_PB8_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB8 SYSCFG_CFGR1_I2C_PB8_FMP /*!< Enable Fast-mode Plus on PB8 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB8_FMP */\r\n#if defined(SYSCFG_CFGR1_I2C_PB9_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB9 SYSCFG_CFGR1_I2C_PB9_FMP /*!< Enable Fast-mode Plus on PB9 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB9_FMP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup DBGMCU_Exported_Macros DBGMCU Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Freeze/Unfreeze Peripherals in Debug mode\r\n */\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM2() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM2() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM3() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM3() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM4() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM4() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM4_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM5() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM5() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM5_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM6() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM6() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM6_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM7() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM7() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM7_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_FREEZE_RTC() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_RTC() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_RTC_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_WWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_WWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_WWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_IWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_IWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_IWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_LPTIM1() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_LPTIM1() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_LPTIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C4_TIMEOUT() SET_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C4_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#endif /* DBGMCU_APB1FZR2_DBG_I2C4_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM8() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM8() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM8_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM15() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM15() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM15_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM16() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM16() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM16_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM17() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM17() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM17_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM20() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM20() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM20_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_HRTIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_HRTIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_HRTIM1_STOP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Macros SYSCFG Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Main Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FLASH() CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief System Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_0)\r\n\r\n/** @brief Embedded SRAM mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SRAM() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_1|SYSCFG_MEMRMP_MEM_MODE_0))\r\n\r\n#if defined (FMC_BANK1)\r\n/** @brief FMC Bank1 (NOR/PSRAM 1 and 2) mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FMC() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_1)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined (QUADSPI)\r\n/** @brief QUADSPI mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_QUADSPI() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_2|SYSCFG_MEMRMP_MEM_MODE_1))\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief Return the boot mode as configured by user.\r\n * @retval The boot mode as configured by user. The returned value can be one\r\n * of the following values:\r\n * @arg @ref SYSCFG_BOOT_MAINFLASH\r\n * @arg @ref SYSCFG_BOOT_SYSTEMFLASH\r\n * @arg @ref SYSCFG_BOOT_FMC (*)\r\n * @arg @ref SYSCFG_BOOT_QUADSPI (*)\r\n * @arg @ref SYSCFG_BOOT_SRAM\r\n * @note (*) availability depends on devices\r\n */\r\n#define __HAL_SYSCFG_GET_BOOT_MODE() READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief CCMSRAM page write protection enable macro\r\n * @param __CCMSRAMWRP__: This parameter can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\n/* Legacy define */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_1_31_ENABLE __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE(__CCMSRAMWRP__) do {assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE((__CCMSRAMWRP__)));\\\r\n SET_BIT(SYSCFG->SWPR,(__CCMSRAMWRP__));\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM page write protection unlock prior to erase\r\n * @note Writing a wrong key reactivates the write protection\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_UNLOCK() do {SYSCFG->SKR = 0xCA;\\\r\n SYSCFG->SKR = 0x53;\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM erase\r\n * @note __SYSCFG_GET_FLAG(SYSCFG_FLAG_CCMSRAM_BUSY) may be used to check end of erase\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_ERASE() SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER)\r\n\r\n/** @brief Floating Point Unit interrupt enable/disable macros\r\n * @param __INTERRUPT__: This parameter can be a value of @ref SYSCFG_FPU_Interrupts\r\n */\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_ENABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_DISABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n/** @brief SYSCFG Break ECC lock.\r\n * Enable and lock the connection of Flash ECC error connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_ECC_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_ECCL)\r\n\r\n/** @brief SYSCFG Break Cortex-M4 Lockup lock.\r\n * Enable and lock the connection of Cortex-M4 LOCKUP (Hardfault) output to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_LOCKUP_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_CLL)\r\n\r\n/** @brief SYSCFG Break PVD lock.\r\n * Enable and lock the PVD connection to Timer1/8/15/16/17 Break input, as well as the PVDE and PLS[2:0] in the PWR_CR2 register.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_PVD_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_PVDL)\r\n\r\n/** @brief SYSCFG Break SRAM parity lock.\r\n * Enable and lock the SRAM parity error (first 32kB of SRAM1 + CCM SRAM) signal connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_SRAMPARITY_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPL)\r\n\r\n/** @brief Check SYSCFG flag is set or not.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref SYSCFG_FLAG_SRAM_PE SRAM Parity Error Flag\r\n * @arg @ref SYSCFG_FLAG_CCMSRAM_BUSY CCMSRAM Erase Ongoing\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_SYSCFG_GET_FLAG(__FLAG__) ((((((__FLAG__) == SYSCFG_SCSR_CCMBSY)? SYSCFG->SCSR : SYSCFG->CFGR2)\\\r\n & (__FLAG__))!= 0U) ? 1U : 0U)\r\n\r\n/** @brief Set the SPF bit to clear the SRAM Parity Error Flag.\r\n */\r\n#define __HAL_SYSCFG_CLEAR_FLAG() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPF)\r\n\r\n/** @brief Fast-mode Plus driving capability enable/disable macros\r\n * @param __FASTMODEPLUS__: This parameter can be a value of :\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB6 Fast-mode Plus driving capability activation on PB6\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB7 Fast-mode Plus driving capability activation on PB7\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB8 Fast-mode Plus driving capability activation on PB8\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB9 Fast-mode Plus driving capability activation on PB9\r\n */\r\n#define __HAL_SYSCFG_FASTMODEPLUS_ENABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FASTMODEPLUS_DISABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup SYSCFG_Private_Macros SYSCFG Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_SYSCFG_FPU_INTERRUPT(__INTERRUPT__) ((((__INTERRUPT__) & SYSCFG_IT_FPU_IOC) == SYSCFG_IT_FPU_IOC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_DZC) == SYSCFG_IT_FPU_DZC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_UFC) == SYSCFG_IT_FPU_UFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_OFC) == SYSCFG_IT_FPU_OFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IDC) == SYSCFG_IT_FPU_IDC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IXC) == SYSCFG_IT_FPU_IXC))\r\n\r\n#define IS_SYSCFG_BREAK_CONFIG(__CONFIG__) (((__CONFIG__) == SYSCFG_BREAK_ECC) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_PVD) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_SRAMPARITY) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_LOCKUP))\r\n\r\n#if (CCMSRAM_SIZE == 0x00008000UL) || (CCMSRAM_SIZE == 0x00004000UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) ((__PAGE__) > 0U)\r\n#elif (CCMSRAM_SIZE == 0x00002800UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0x000003FFU))\r\n#endif /* CCMSRAM_SIZE */\r\n\r\n#if defined(VREFBUF)\r\n#define IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(__SCALE__) (((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE0) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE1) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE2))\r\n\r\n#define IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(__VALUE__) (((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE) || \\\r\n ((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE))\r\n\r\n#define IS_SYSCFG_VREFBUF_TRIMMING(__VALUE__) (((__VALUE__) > 0U) && ((__VALUE__) <= VREFBUF_CCR_TRIM))\r\n#endif /* VREFBUF */\r\n\r\n#if defined(SYSCFG_FASTMODEPLUS_PB8) && defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB8)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#else\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7))\r\n#endif /* SYSCFG_FASTMODEPLUS_PB */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Private_Macros HAL Private Macros\r\n * @{\r\n */\r\n#define IS_TICKFREQ(FREQ) (((FREQ) == HAL_TICK_FREQ_10HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_100HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_1KHZ))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup HAL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and Configuration functions ******************************/\r\nHAL_StatusTypeDef HAL_Init(void);\r\nHAL_StatusTypeDef HAL_DeInit(void);\r\nvoid HAL_MspInit(void);\r\nvoid HAL_MspDeInit(void);\r\nHAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_IncTick(void);\r\nvoid HAL_Delay(uint32_t Delay);\r\nuint32_t HAL_GetTick(void);\r\nuint32_t HAL_GetTickPrio(void);\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq);\r\nuint32_t HAL_GetTickFreq(void);\r\nvoid HAL_SuspendTick(void);\r\nvoid HAL_ResumeTick(void);\r\nuint32_t HAL_GetHalVersion(void);\r\nuint32_t HAL_GetREVID(void);\r\nuint32_t HAL_GetDEVID(void);\r\nuint32_t HAL_GetUIDw0(void);\r\nuint32_t HAL_GetUIDw1(void);\r\nuint32_t HAL_GetUIDw2(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\n/* DBGMCU Peripheral Control functions *****************************************/\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @addtogroup HAL_Exported_Variables\r\n * @{\r\n */\r\nextern __IO uint32_t uwTick;\r\nextern uint32_t uwTickPrio;\r\nextern uint32_t uwTickFreq;\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group4\r\n * @{\r\n */\r\n\r\n/* SYSCFG Control functions ****************************************************/\r\nvoid HAL_SYSCFG_CCMSRAMErase(void);\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void);\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void);\r\n\r\n#if defined(VREFBUF)\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling);\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode);\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue);\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void);\r\nvoid HAL_SYSCFG_DisableVREFBUF(void);\r\n#endif /* VREFBUF */\r\n\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void);\r\n\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_H\r\n#define STM32G4xx_HAL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/* Include low level driver */\r\n#include \"stm32g4xx_ll_adc.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADC_Exported_Types ADC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC group regular oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n\r\n uint32_t TriggeredMode; /*!< Selects the regular triggered oversampling mode.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_DISCONT_MODE */\r\n\r\n uint32_t OversamplingStopReset; /*!< Selects the regular oversampling mode.\r\n The oversampling is either temporary stopped or reset upon an injected\r\n sequence interruption.\r\n If oversampling is enabled on both regular and injected groups, this\r\n parameter is discarded and forced to setting\r\n \"ADC_REGOVERSAMPLING_RESUMED_MODE\" (the oversampling buffer is zeroed\r\n during injection sequence).\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SCOPE_REG */\r\n\r\n} ADC_OversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC instance and ADC group regular.\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope entire ADC (affects ADC groups regular and injected): ClockPrescaler, Resolution, DataAlign,\r\n * GainCompensation, ScanConvMode, EOCSelection, LowPowerAutoWait.\r\n * - Scope ADC group regular: ContinuousConvMode, NbrOfConversion, DiscontinuousConvMode, NbrOfDiscConversion,\r\n * ExternalTrigConv, ExternalTrigConvEdge, DMAContinuousRequests, Overrun, OversamplingMode, Oversampling,\r\n * SamplingMode.\r\n * @note The setting of these parameters by function HAL_ADC_Init() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled\r\n * - For all parameters except 'LowPowerAutoWait', 'DMAContinuousRequests' and 'Oversampling': ADC enabled\r\n * without conversion on going on group regular.\r\n * - For parameters 'LowPowerAutoWait' and 'DMAContinuousRequests': ADC enabled without conversion on going\r\n * on groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another\r\n * parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockPrescaler; /*!< Select ADC clock source (synchronous clock derived from APB clock or asynchronous\r\n clock derived from system clock or PLL (Refer to reference manual for list of\r\n clocks available)) and clock prescaler.\r\n This parameter can be a value of @ref ADC_HAL_EC_COMMON_CLOCK_SOURCE.\r\n Note: The ADC clock configuration is common to all ADC instances.\r\n Note: In case of usage of channels on injected group, ADC frequency should be\r\n lower than AHB clock frequency /4 for resolution 12 or 10 bits,\r\n AHB clock frequency /3 for resolution 8 bits,\r\n AHB clock frequency /2 for resolution 6 bits.\r\n Note: In case of synchronous clock mode based on HCLK/1, the configuration must\r\n be enabled only if the system clock has a 50% duty clock cycle (APB\r\n prescaler configured inside RCC must be bypassed and PCLK clock must have\r\n 50% duty cycle). Refer to reference manual for details.\r\n Note: In case of usage of asynchronous clock, the selected clock must be\r\n preliminarily enabled at RCC top level.\r\n Note: This parameter can be modified only if all ADC instances are disabled. */\r\n\r\n uint32_t Resolution; /*!< Configure the ADC resolution.\r\n This parameter can be a value of @ref ADC_HAL_EC_RESOLUTION */\r\n\r\n uint32_t DataAlign; /*!< Specify ADC data alignment in conversion data register (right or left).\r\n Refer to reference manual for alignments formats versus resolutions.\r\n This parameter can be a value of @ref ADC_HAL_EC_DATA_ALIGN */\r\n\r\n uint32_t GainCompensation; /*!< Specify the ADC gain compensation coefficient to be applied to ADC raw conversion\r\n data, based on following formula:\r\n DATA = DATA(raw) * (gain compensation coef) / 4096\r\n \"2.12\" bit format, unsigned: 2 bits exponents / 12 bits mantissa\r\n Gain step is 1/4096 = 0.000244\r\n Gain range is 0.0000 to 3.999756\r\n This parameter value can be\r\n 0 Gain compensation will be disabled and coefficient set to 0\r\n 1 -> 0x3FFF Gain compensation will be enabled and coefficient set to specified\r\n value\r\n Note: Gain compensation when enabled is applied to all channels. */\r\n\r\n uint32_t ScanConvMode; /*!< Configure the sequencer of ADC groups regular and injected.\r\n This parameter can be associated to parameter 'DiscontinuousConvMode' to have\r\n main sequence subdivided in successive parts.\r\n If disabled: Conversion is performed in single mode (one channel converted, the\r\n one defined in rank 1). Parameters 'NbrOfConversion' and\r\n 'InjectedNbrOfConversion' are discarded (equivalent to set to 1).\r\n If enabled: Conversions are performed in sequence mode (multiple ranks defined\r\n by 'NbrOfConversion' or 'InjectedNbrOfConversion' and rank of each\r\n channel in sequencer). Scan direction is upward: from rank 1 to\r\n rank 'n'.\r\n This parameter can be a value of @ref ADC_Scan_mode */\r\n\r\n uint32_t EOCSelection; /*!< Specify which EOC (End Of Conversion) flag is used for conversion by polling and\r\n interruption: end of unitary conversion or end of sequence conversions.\r\n This parameter can be a value of @ref ADC_EOCSelection. */\r\n\r\n FunctionalState LowPowerAutoWait; /*!< Select the dynamic low power Auto Delay: new conversion start only when the\r\n previous conversion (for ADC group regular) or previous sequence (for ADC group\r\n injected) has been retrieved by user software, using function HAL_ADC_GetValue()\r\n or HAL_ADCEx_InjectedGetValue().\r\n This feature automatically adapts the frequency of ADC conversions triggers to\r\n the speed of the system that reads the data. Moreover, this avoids risk of\r\n overrun for low frequency applications.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: It is not recommended to use with interruption or DMA (HAL_ADC_Start_IT(),\r\n HAL_ADC_Start_DMA()) since these modes have to clear immediately the EOC\r\n flag (by CPU to free the IRQ pending event or by DMA).\r\n Auto wait will work but fort a very short time, discarding its intended\r\n benefit (except specific case of high load of CPU or DMA transfers which\r\n can justify usage of auto wait).\r\n Do use with polling: 1. Start conversion with HAL_ADC_Start(), 2. Later on,\r\n when ADC conversion data is needed:\r\n use HAL_ADC_PollForConversion() to ensure that conversion is completed and\r\n HAL_ADC_GetValue() to retrieve conversion result and trig another\r\n conversion start. (in case of usage of ADC group injected, use the\r\n equivalent functions HAL_ADCExInjected_Start(),\r\n HAL_ADCEx_InjectedGetValue(), ...). */\r\n\r\n FunctionalState ContinuousConvMode; /*!< Specify whether the conversion is performed in single mode (one conversion)\r\n or continuous mode for ADC group regular, after the first ADC conversion\r\n start trigger occurred (software start or external trigger). This parameter\r\n can be set to ENABLE or DISABLE. */\r\n\r\n uint32_t NbrOfConversion; /*!< Specify the number of ranks that will be converted within the regular group\r\n sequencer.\r\n This parameter is dependent on ScanConvMode:\r\n - sequencer configured to fully configurable:\r\n Number of ranks in the scan sequence is configurable using this parameter.\r\n Note: After the first call of 'HAL_ADC_Init()', each rank corresponding to\r\n parameter \"NbrOfConversion\" must be set using 'HAL_ADC_ConfigChannel()'.\r\n Afterwards, when all needed sequencer ranks are set, parameter\r\n 'NbrOfConversion' can be updated without modifying configuration of\r\n sequencer ranks (sequencer ranks above 'NbrOfConversion' are discarded).\r\n - sequencer configured to not fully configurable:\r\n Number of ranks in the scan sequence is defined by number of channels set in\r\n the sequence. This parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8.\r\n Note: This parameter must be modified when no conversion is on going on regular\r\n group (ADC disabled, or ADC enabled without continuous mode or external\r\n trigger that could launch a conversion). */\r\n\r\n FunctionalState DiscontinuousConvMode; /*!< Specify whether the conversions sequence of ADC group regular is performed\r\n in Complete-sequence/Discontinuous-sequence (main sequence subdivided in\r\n successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter\r\n 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled.\r\n If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: On this STM32 series, ADC group regular number of discontinuous\r\n ranks increment is fixed to one-by-one. */\r\n\r\n uint32_t NbrOfDiscConversion; /*!< Specifies the number of discontinuous conversions in which the main sequence\r\n of ADC group regular (parameter NbrOfConversion) will be subdivided.\r\n If parameter 'DiscontinuousConvMode' is disabled, this parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8. */\r\n\r\n uint32_t ExternalTrigConv; /*!< Select the external event source used to trigger ADC group regular conversion\r\n start.\r\n If set to ADC_SOFTWARE_START, external triggers are disabled and software trigger\r\n is used instead.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_source.\r\n Caution: external trigger source is common to all ADC instances. */\r\n\r\n uint32_t ExternalTrigConvEdge; /*!< Select the external event edge used to trigger ADC group regular conversion start\r\n If trigger source is set to ADC_SOFTWARE_START, this parameter is discarded.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_edge */\r\n\r\n uint32_t SamplingMode; /*!< Select the sampling mode to be used for ADC group regular conversion.\r\n This parameter can be a value of @ref ADC_regular_sampling_mode */\r\n\r\n FunctionalState DMAContinuousRequests; /*!< Specify whether the DMA requests are performed in one shot mode (DMA\r\n transfer stops when number of conversions is reached) or in continuous\r\n mode (DMA transfer unlimited, whatever number of conversions).\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: In continuous mode, DMA must be configured in circular mode.\r\n Otherwise an overrun will be triggered when DMA buffer maximum\r\n pointer is reached. */\r\n\r\n uint32_t Overrun; /*!< Select the behavior in case of overrun: data overwritten or preserved (default).\r\n This parameter applies to ADC group regular only.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR.\r\n Note: In case of overrun set to data preserved and usage with programming model\r\n with interruption (HAL_Start_IT()): ADC IRQ handler has to clear end of\r\n conversion flags, this induces the release of the preserved data. If\r\n needed, this data can be saved in function HAL_ADC_ConvCpltCallback(),\r\n placed in user program code (called before end of conversion flags clear)\r\n Note: Error reporting with respect to the conversion mode:\r\n - Usage with ADC conversion by polling for event or interruption: Error is\r\n reported only if overrun is set to data preserved. If overrun is set to\r\n data overwritten, user can willingly not read all the converted data,\r\n this is not considered as an erroneous case.\r\n - Usage with ADC conversion by DMA: Error is reported whatever overrun\r\n setting (DMA is expected to process all data from data register). */\r\n\r\n FunctionalState OversamplingMode; /*!< Specify whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no conversion is\r\n ongoing on ADC groups regular and injected */\r\n\r\n ADC_OversamplingTypeDef Oversampling; /*!< Specify the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling configuration\r\n if oversampling is already enabled. */\r\n\r\n} ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC channel for regular group\r\n * @note The setting of these parameters by function HAL_ADC_ConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'SingleDiff')\r\n * - For all except parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion\r\n * on going on regular group.\r\n * - For parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on\r\n * regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another\r\n * parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Channel; /*!< Specify the channel to configure into ADC regular group.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be available\r\n on device package pins. Refer to device datasheet for channels\r\n availability. */\r\n\r\n uint32_t Rank; /*!< Specify the rank in the regular group sequencer.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_SEQ_RANKS\r\n Note: to disable a channel or change order of conversion sequencer, rank\r\n containing a previous channel setting can be overwritten by the new channel\r\n setting (or parameter number of conversions adjusted) */\r\n\r\n uint32_t SamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits,\r\n 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME\r\n Caution: This parameter applies to a channel that can be used into regular\r\n and/or injected group. It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt, Vbat, ...),\r\n sampling time constraints must be respected (sampling time can be adjusted\r\n in function of ADC clock frequency and sampling time setting).\r\n Refer to device datasheet for timings values. */\r\n\r\n uint32_t SingleDiff; /*!< Select single-ended or differential input.\r\n In differential mode: Differential measurement is carried out between the\r\n selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically\r\n This parameter must be a value of @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING\r\n Caution: This parameter applies to a channel that can be used in a regular\r\n and/or injected group.\r\n It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is available in\r\n differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is\r\n not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start\r\n conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error\r\n reporting (as it can be the expected behavior in case of another parameter\r\n update on the fly) */\r\n\r\n uint32_t OffsetNumber; /*!< Select the offset number\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB\r\n Caution: Only one offset is allowed per channel. This parameter overwrites the\r\n last setting. */\r\n\r\n uint32_t Offset; /*!< Define the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter\r\n must be a number between Min_Data = 0x000 and Max_Data = 0xFFF,\r\n 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both\r\n regular and injected groups (ADC disabled, or ADC enabled without\r\n continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t OffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added (positive\r\n sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going on both\r\n regular and injected groups (ADC disabled, or ADC enabled without\r\n continuous mode or external trigger that could launch a conversion).*/\r\n FunctionalState OffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both\r\n regular and injected groups (ADC disabled, or ADC enabled without\r\n continuous mode or external trigger that could launch a conversion). */\r\n\r\n} ADC_ChannelConfTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC analog watchdog\r\n * @note The setting of these parameters by function HAL_ADC_AnalogWDGConfig() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters except 'HighThreshold', 'LowThreshold': ADC disabled or ADC enabled without conversion\r\n on going on ADC groups regular and injected.\r\n * - For parameters 'HighThreshold', 'LowThreshold': ADC enabled with conversion on going on regular and\r\n injected groups.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t WatchdogNumber; /*!< Select which ADC analog watchdog is monitoring the selected channel.\r\n For Analog Watchdog 1: Only 1 channel can be monitored (or overall group of channels\r\n by setting parameter 'WatchdogMode')\r\n For Analog Watchdog 2 and 3: Several channels can be monitored (by successive calls\r\n of 'HAL_ADC_AnalogWDGConfig()' for each channel)\r\n This parameter can be a value of @ref ADC_HAL_EC_AWD_NUMBER. */\r\n\r\n uint32_t WatchdogMode; /*!< Configure the ADC analog watchdog mode: single/all/none channels.\r\n For Analog Watchdog 1: Configure the ADC analog watchdog mode: single channel or all\r\n channels, ADC groups regular and-or injected.\r\n For Analog Watchdog 2 and 3: Several channels can be monitored by applying\r\n successively the AWD init structure. Channels on ADC\r\n group regular and injected are not differentiated: Set\r\n value 'ADC_ANALOGWATCHDOG_SINGLE_xxx' to monitor 1\r\n channel, value 'ADC_ANALOGWATCHDOG_ALL_xxx' to monitor\r\n all channels, 'ADC_ANALOGWATCHDOG_NONE' to monitor no\r\n channel.\r\n This parameter can be a value of @ref ADC_analog_watchdog_mode. */\r\n\r\n uint32_t Channel; /*!< Select which ADC channel to monitor by analog watchdog.\r\n For Analog Watchdog 1: this parameter has an effect only if parameter 'WatchdogMode'\r\n is configured on single channel (only 1 channel can be\r\n monitored).\r\n For Analog Watchdog 2 and 3: Several channels can be monitored. To use this feature,\r\n call successively the function HAL_ADC_AnalogWDGConfig()\r\n for each channel to be added (or removed with value\r\n 'ADC_ANALOGWATCHDOG_NONE').\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL. */\r\n\r\n FunctionalState ITMode; /*!< Specify whether the analog watchdog is configured in interrupt or polling mode.\r\n This parameter can be set to ENABLE or DISABLE */\r\n\r\n uint32_t HighThreshold; /*!< Configure the ADC analog watchdog High threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a\r\n number between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F\r\n respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC\r\n resolution is 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits the 2\r\n LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits). */\r\n\r\n uint32_t LowThreshold; /*!< Configures the ADC analog watchdog Low threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a\r\n number between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F\r\n respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC\r\n resolution is 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits the 2\r\n LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits).*/\r\n\r\n uint32_t FilteringConfig; /*!< Specify whether filtering should be use and the number of samples to consider.\r\n Before setting flag or raising interrupt, analog watchdog can wait to have several\r\n consecutive out-of-window samples. This parameter allows to configure this number.\r\n This parameter only applies to Analog watchdog 1. For others, use value\r\n ADC_AWD_FILTERING_NONE.\r\n This parameter can be a value of @ref ADC_analog_watchdog_filtering_config. */\r\n} ADC_AnalogWDGConfTypeDef;\r\n\r\n/**\r\n * @brief ADC group injected contexts queue configuration\r\n * @note Structure intended to be used only through structure \"ADC_HandleTypeDef\"\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ContextQueue; /*!< Injected channel configuration context: build-up over each\r\n HAL_ADCEx_InjectedConfigChannel() call to finally initialize\r\n JSQR register at HAL_ADCEx_InjectedConfigChannel() last call */\r\n\r\n uint32_t ChannelCount; /*!< Number of channels in the injected sequence */\r\n} ADC_InjectionConfigTypeDef;\r\n\r\n/** @defgroup ADC_States ADC States\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL ADC state machine: ADC states definition (bitfields)\r\n * @note ADC state machine is managed by bitfields, state must be compared\r\n * with bit by bit.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n */\r\n/* States of ADC global scope */\r\n#define HAL_ADC_STATE_RESET (0x00000000UL) /*!< ADC not yet initialized or disabled */\r\n#define HAL_ADC_STATE_READY (0x00000001UL) /*!< ADC peripheral ready for use */\r\n#define HAL_ADC_STATE_BUSY_INTERNAL (0x00000002UL) /*!< ADC is busy due to an internal process (initialization,\r\n calibration, ...) */\r\n#define HAL_ADC_STATE_TIMEOUT (0x00000004UL) /*!< TimeOut occurrence */\r\n\r\n/* States of ADC errors */\r\n#define HAL_ADC_STATE_ERROR_INTERNAL (0x00000010UL) /*!< Internal error occurrence */\r\n#define HAL_ADC_STATE_ERROR_CONFIG (0x00000020UL) /*!< Configuration error occurrence */\r\n#define HAL_ADC_STATE_ERROR_DMA (0x00000040UL) /*!< DMA error occurrence */\r\n\r\n/* States of ADC group regular */\r\n#define HAL_ADC_STATE_REG_BUSY (0x00000100UL) /*!< A conversion on ADC group regular is ongoing or can occur\r\n (either by continuous mode, external trigger, low power\r\n auto power-on (if feature available), multimode ADC master\r\n control (if feature available)) */\r\n#define HAL_ADC_STATE_REG_EOC (0x00000200UL) /*!< Conversion data available on group regular */\r\n#define HAL_ADC_STATE_REG_OVR (0x00000400UL) /*!< Overrun occurrence */\r\n#define HAL_ADC_STATE_REG_EOSMP (0x00000800UL) /*!< Not available on this STM32 series: End Of Sampling flag\r\n raised */\r\n\r\n/* States of ADC group injected */\r\n#define HAL_ADC_STATE_INJ_BUSY (0x00001000UL) /*!< A conversion on ADC group injected is ongoing or can occur\r\n (either by auto-injection mode, external trigger, low\r\n power auto power-on (if feature available), multimode\r\n ADC master control (if feature available)) */\r\n#define HAL_ADC_STATE_INJ_EOC (0x00002000UL) /*!< Conversion data available on group injected */\r\n#define HAL_ADC_STATE_INJ_JQOVF (0x00004000UL) /*!< Injected queue overflow occurrence */\r\n\r\n/* States of ADC analog watchdogs */\r\n#define HAL_ADC_STATE_AWD1 (0x00010000UL) /*!< Out-of-window occurrence of ADC analog watchdog 1 */\r\n#define HAL_ADC_STATE_AWD2 (0x00020000UL) /*!< Out-of-window occurrence of ADC analog watchdog 2 */\r\n#define HAL_ADC_STATE_AWD3 (0x00040000UL) /*!< Out-of-window occurrence of ADC analog watchdog 3 */\r\n\r\n/* States of ADC multi-mode */\r\n#define HAL_ADC_STATE_MULTIMODE_SLAVE (0x00100000UL) /*!< ADC in multimode slave state, controlled by another ADC\r\n master (when feature available) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief ADC handle Structure definition\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __ADC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n{\r\n ADC_TypeDef *Instance; /*!< Register base address */\r\n ADC_InitTypeDef Init; /*!< ADC initialization parameters and regular\r\n conversions setting */\r\n DMA_HandleTypeDef *DMA_Handle; /*!< Pointer DMA Handler */\r\n HAL_LockTypeDef Lock; /*!< ADC locking object */\r\n __IO uint32_t State; /*!< ADC communication state (bitmap of ADC states) */\r\n __IO uint32_t ErrorCode; /*!< ADC Error code */\r\n ADC_InjectionConfigTypeDef InjectionConfig ; /*!< ADC injected channel configuration build-up\r\n structure */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion complete callback */\r\n void (* ConvHalfCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion DMA half-transfer\r\n callback */\r\n void (* LevelOutOfWindowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 1 callback */\r\n void (* ErrorCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC error callback */\r\n void (* InjectedConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected conversion complete\r\n callback */\r\n void (* InjectedQueueOverflowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected context queue\r\n overflow callback */\r\n void (* LevelOutOfWindow2Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 2 callback */\r\n void (* LevelOutOfWindow3Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 3 callback */\r\n void (* EndOfSamplingCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC end of sampling callback */\r\n void (* MspInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp Init callback */\r\n void (* MspDeInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp DeInit callback */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n} ADC_HandleTypeDef;\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL ADC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_ADC_CONVERSION_COMPLETE_CB_ID = 0x00U, /*!< ADC conversion complete callback ID */\r\n HAL_ADC_CONVERSION_HALF_CB_ID = 0x01U, /*!< ADC conversion DMA half-transfer callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID = 0x02U, /*!< ADC analog watchdog 1 callback ID */\r\n HAL_ADC_ERROR_CB_ID = 0x03U, /*!< ADC error callback ID */\r\n HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID = 0x04U, /*!< ADC group injected conversion complete callback ID */\r\n HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID = 0x05U, /*!< ADC group injected context queue overflow callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID = 0x06U, /*!< ADC analog watchdog 2 callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID = 0x07U, /*!< ADC analog watchdog 3 callback ID */\r\n HAL_ADC_END_OF_SAMPLING_CB_ID = 0x08U, /*!< ADC end of sampling callback ID */\r\n HAL_ADC_MSPINIT_CB_ID = 0x09U, /*!< ADC Msp Init callback ID */\r\n HAL_ADC_MSPDEINIT_CB_ID = 0x0AU /*!< ADC Msp DeInit callback ID */\r\n} HAL_ADC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL ADC Callback pointer definition\r\n */\r\ntypedef void (*pADC_CallbackTypeDef)(ADC_HandleTypeDef *hadc); /*!< pointer to a ADC callback function */\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Error_Code ADC Error Code\r\n * @{\r\n */\r\n#define HAL_ADC_ERROR_NONE (0x00U) /*!< No error */\r\n#define HAL_ADC_ERROR_INTERNAL (0x01U) /*!< ADC peripheral internal error (problem of clocking,\r\n enable/disable, erroneous state, ...) */\r\n#define HAL_ADC_ERROR_OVR (0x02U) /*!< Overrun error */\r\n#define HAL_ADC_ERROR_DMA (0x04U) /*!< DMA transfer error */\r\n#define HAL_ADC_ERROR_JQOVF (0x08U) /*!< Injected context queue overflow error */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define HAL_ADC_ERROR_INVALID_CALLBACK (0x10U) /*!< Invalid Callback error */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n\r\n#define ADC_CLOCK_SYNC_PCLK_DIV1 (LL_ADC_CLOCK_SYNC_PCLK_DIV1) /*!< ADC synchronous clock from AHB clock\r\n without prescaler */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV2 (LL_ADC_CLOCK_SYNC_PCLK_DIV2) /*!< ADC synchronous clock from AHB clock\r\n with prescaler division by 2 */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV4 (LL_ADC_CLOCK_SYNC_PCLK_DIV4) /*!< ADC synchronous clock from AHB clock\r\n with prescaler division by 4 */\r\n#define ADC_CLOCK_ASYNC_DIV1 (LL_ADC_CLOCK_ASYNC_DIV1) /*!< ADC asynchronous clock without\r\n prescaler */\r\n#define ADC_CLOCK_ASYNC_DIV2 (LL_ADC_CLOCK_ASYNC_DIV2) /*!< ADC asynchronous clock with prescaler\r\n division by 2 */\r\n#define ADC_CLOCK_ASYNC_DIV4 (LL_ADC_CLOCK_ASYNC_DIV4) /*!< ADC asynchronous clock with prescaler\r\n division by 4 */\r\n#define ADC_CLOCK_ASYNC_DIV6 (LL_ADC_CLOCK_ASYNC_DIV6) /*!< ADC asynchronous clock with prescaler\r\n division by 6 */\r\n#define ADC_CLOCK_ASYNC_DIV8 (LL_ADC_CLOCK_ASYNC_DIV8) /*!< ADC asynchronous clock with prescaler\r\n division by 8 */\r\n#define ADC_CLOCK_ASYNC_DIV10 (LL_ADC_CLOCK_ASYNC_DIV10) /*!< ADC asynchronous clock with prescaler\r\n division by 10 */\r\n#define ADC_CLOCK_ASYNC_DIV12 (LL_ADC_CLOCK_ASYNC_DIV12) /*!< ADC asynchronous clock with prescaler\r\n division by 12 */\r\n#define ADC_CLOCK_ASYNC_DIV16 (LL_ADC_CLOCK_ASYNC_DIV16) /*!< ADC asynchronous clock with prescaler\r\n division by 16 */\r\n#define ADC_CLOCK_ASYNC_DIV32 (LL_ADC_CLOCK_ASYNC_DIV32) /*!< ADC asynchronous clock with prescaler\r\n division by 32 */\r\n#define ADC_CLOCK_ASYNC_DIV64 (LL_ADC_CLOCK_ASYNC_DIV64) /*!< ADC asynchronous clock with prescaler\r\n division by 64 */\r\n#define ADC_CLOCK_ASYNC_DIV128 (LL_ADC_CLOCK_ASYNC_DIV128) /*!< ADC asynchronous clock with prescaler\r\n division by 128 */\r\n#define ADC_CLOCK_ASYNC_DIV256 (LL_ADC_CLOCK_ASYNC_DIV256) /*!< ADC asynchronous clock with prescaler\r\n division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define ADC_RESOLUTION_12B (LL_ADC_RESOLUTION_12B) /*!< ADC resolution 12 bits */\r\n#define ADC_RESOLUTION_10B (LL_ADC_RESOLUTION_10B) /*!< ADC resolution 10 bits */\r\n#define ADC_RESOLUTION_8B (LL_ADC_RESOLUTION_8B) /*!< ADC resolution 8 bits */\r\n#define ADC_RESOLUTION_6B (LL_ADC_RESOLUTION_6B) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_DATA_ALIGN ADC conversion data alignment\r\n * @{\r\n */\r\n#define ADC_DATAALIGN_RIGHT (LL_ADC_DATA_ALIGN_RIGHT) /*!< ADC conversion data alignment: right aligned\r\n (alignment on data register LSB bit 0)*/\r\n#define ADC_DATAALIGN_LEFT (LL_ADC_DATA_ALIGN_LEFT) /*!< ADC conversion data alignment: left aligned\r\n (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Scan_mode ADC sequencer scan mode\r\n * @{\r\n */\r\n#define ADC_SCAN_DISABLE (0x00000000UL) /*!< Scan mode disabled */\r\n#define ADC_SCAN_ENABLE (0x00000001UL) /*!< Scan mode enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_source ADC group regular trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_SOFTWARE_START (LL_ADC_REG_TRIG_SOFTWARE) /*!< ADC group regular conversion\r\n trigger software start */\r\n#define ADC_EXTERNALTRIG_T1_TRGO (LL_ADC_REG_TRIG_EXT_TIM1_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM1 TRGO. */\r\n#define ADC_EXTERNALTRIG_T1_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM1 TRGO2. */\r\n#define ADC_EXTERNALTRIG_T1_CC1 (LL_ADC_REG_TRIG_EXT_TIM1_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM1 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T1_CC2 (LL_ADC_REG_TRIG_EXT_TIM1_CH2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM1 channel 2 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T1_CC3 (LL_ADC_REG_TRIG_EXT_TIM1_CH3) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM1 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T2_TRGO (LL_ADC_REG_TRIG_EXT_TIM2_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM2 TRGO. */\r\n#define ADC_EXTERNALTRIG_T2_CC1 (LL_ADC_REG_TRIG_EXT_TIM2_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM2 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T2_CC2 (LL_ADC_REG_TRIG_EXT_TIM2_CH2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM2 channel 2 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T2_CC3 (LL_ADC_REG_TRIG_EXT_TIM2_CH3) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM2 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T3_TRGO (LL_ADC_REG_TRIG_EXT_TIM3_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM3 TRGO. */\r\n#define ADC_EXTERNALTRIG_T3_CC1 (LL_ADC_REG_TRIG_EXT_TIM3_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM3 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T3_CC4 (LL_ADC_REG_TRIG_EXT_TIM3_CH4) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM3 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T4_TRGO (LL_ADC_REG_TRIG_EXT_TIM4_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM4 TRGO. */\r\n#define ADC_EXTERNALTRIG_T4_CC1 (LL_ADC_REG_TRIG_EXT_TIM4_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM4 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T4_CC4 (LL_ADC_REG_TRIG_EXT_TIM4_CH4) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM4 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T6_TRGO (LL_ADC_REG_TRIG_EXT_TIM6_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM6 TRGO. */\r\n#define ADC_EXTERNALTRIG_T7_TRGO (LL_ADC_REG_TRIG_EXT_TIM7_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM7 TRGO. */\r\n#define ADC_EXTERNALTRIG_T8_TRGO (LL_ADC_REG_TRIG_EXT_TIM8_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM8 TRGO. */\r\n#define ADC_EXTERNALTRIG_T8_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM8 TRGO2. */\r\n#define ADC_EXTERNALTRIG_T8_CC1 (LL_ADC_REG_TRIG_EXT_TIM8_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM8 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T15_TRGO (LL_ADC_REG_TRIG_EXT_TIM15_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM15 TRGO. */\r\n#define ADC_EXTERNALTRIG_T20_TRGO (LL_ADC_REG_TRIG_EXT_TIM20_TRGO) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM20 TRGO. */\r\n#define ADC_EXTERNALTRIG_T20_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM20 TRGO2. */\r\n#define ADC_EXTERNALTRIG_T20_CC1 (LL_ADC_REG_TRIG_EXT_TIM20_CH1) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM20 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T20_CC2 (LL_ADC_REG_TRIG_EXT_TIM20_CH2) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM20 channel 2 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_T20_CC3 (LL_ADC_REG_TRIG_EXT_TIM20_CH3) /*!< ADC group regular conversion\r\n trigger from external peripheral: TIM20 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG1 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 1 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG2 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 2 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG3 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 3 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG4 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 4 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG5 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 5 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG6 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 6 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG7 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 7 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG8 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 8 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG9 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 9 event. */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG10 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) /*!< ADC group regular conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 10 event. */\r\n#define ADC_EXTERNALTRIG_EXT_IT2 (LL_ADC_REG_TRIG_EXT_EXTI_LINE2) /*!< ADC group regular conversion\r\n trigger from external peripheral: external interrupt line 2. */\r\n#define ADC_EXTERNALTRIG_EXT_IT11 (LL_ADC_REG_TRIG_EXT_EXTI_LINE11) /*!< ADC group regular conversion\r\n trigger from external peripheral: external interrupt line 11. */\r\n#define ADC_EXTERNALTRIG_LPTIM_OUT (LL_ADC_REG_TRIG_EXT_LPTIM_OUT) /*!< ADC group regular conversion\r\n trigger from external peripheral: LPTIMER OUT event. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_edge ADC group regular trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGCONVEDGE_NONE (0x00000000UL) /*!< ADC group regular trigger\r\n disabled (SW start)*/\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISING (LL_ADC_REG_TRIG_EXT_RISING) /*!< ADC group regular conversion\r\n trigger polarity set to rising edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_FALLING (LL_ADC_REG_TRIG_EXT_FALLING) /*!< ADC group regular conversion\r\n trigger polarity set to falling edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING (LL_ADC_REG_TRIG_EXT_RISINGFALLING) /*!< ADC group regular conversion\r\n trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_sampling_mode ADC group regular sampling mode\r\n * @{\r\n */\r\n#define ADC_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration is\r\n defined using @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME */\r\n#define ADC_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts\r\n immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time\r\n (see @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define ADC_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is controlled\r\n by trigger events:\r\n Trigger rising edge = start sampling\r\n Trigger falling edge = stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_EOCSelection ADC sequencer end of unitary conversion or sequence conversions\r\n * @{\r\n */\r\n#define ADC_EOC_SINGLE_CONV (ADC_ISR_EOC) /*!< End of unitary conversion flag */\r\n#define ADC_EOC_SEQ_CONV (ADC_ISR_EOS) /*!< End of sequence conversions flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define ADC_OVR_DATA_PRESERVED (LL_ADC_REG_OVR_DATA_PRESERVED) /*!< ADC group regular behavior in case\r\n of overrun: data preserved */\r\n#define ADC_OVR_DATA_OVERWRITTEN (LL_ADC_REG_OVR_DATA_OVERWRITTEN) /*!< ADC group regular behavior in case\r\n of overrun: data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_REGULAR_RANK_1 (LL_ADC_REG_RANK_1) /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_REGULAR_RANK_2 (LL_ADC_REG_RANK_2) /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_REGULAR_RANK_3 (LL_ADC_REG_RANK_3) /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_REGULAR_RANK_4 (LL_ADC_REG_RANK_4) /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_REGULAR_RANK_5 (LL_ADC_REG_RANK_5) /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_REGULAR_RANK_6 (LL_ADC_REG_RANK_6) /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_REGULAR_RANK_7 (LL_ADC_REG_RANK_7) /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_REGULAR_RANK_8 (LL_ADC_REG_RANK_8) /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_REGULAR_RANK_9 (LL_ADC_REG_RANK_9) /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_REGULAR_RANK_10 (LL_ADC_REG_RANK_10) /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_REGULAR_RANK_11 (LL_ADC_REG_RANK_11) /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_REGULAR_RANK_12 (LL_ADC_REG_RANK_12) /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_REGULAR_RANK_13 (LL_ADC_REG_RANK_13) /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_REGULAR_RANK_14 (LL_ADC_REG_RANK_14) /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_REGULAR_RANK_15 (LL_ADC_REG_RANK_15) /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_REGULAR_RANK_16 (LL_ADC_REG_RANK_16) /*!< ADC group regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_2CYCLES_5 (LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_6CYCLES_5 (LL_ADC_SAMPLINGTIME_6CYCLES_5) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_12CYCLES_5 (LL_ADC_SAMPLINGTIME_12CYCLES_5) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_24CYCLES_5 (LL_ADC_SAMPLINGTIME_24CYCLES_5) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_47CYCLES_5 (LL_ADC_SAMPLINGTIME_47CYCLES_5) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_92CYCLES_5 (LL_ADC_SAMPLINGTIME_92CYCLES_5) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_247CYCLES_5 (LL_ADC_SAMPLINGTIME_247CYCLES_5) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_640CYCLES_5 (LL_ADC_SAMPLINGTIME_640CYCLES_5) /*!< Sampling time 640.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_3CYCLES_5 (ADC_SMPR1_SMPPLUS | LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 3.5\r\n ADC clock cycles. If selected, this sampling time replaces sampling time\r\n 2.5 ADC clock cycles. These 2 sampling times cannot be used simultaneously. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n/* Note: VrefInt, TempSensor and Vbat internal channels are not available on */\r\n/* all ADC instances (refer to Reference Manual). */\r\n#define ADC_CHANNEL_0 (LL_ADC_CHANNEL_0) /*!< External channel (GPIO pin) ADCx_IN0 */\r\n#define ADC_CHANNEL_1 (LL_ADC_CHANNEL_1) /*!< External channel (GPIO pin) ADCx_IN1 */\r\n#define ADC_CHANNEL_2 (LL_ADC_CHANNEL_2) /*!< External channel (GPIO pin) ADCx_IN2 */\r\n#define ADC_CHANNEL_3 (LL_ADC_CHANNEL_3) /*!< External channel (GPIO pin) ADCx_IN3 */\r\n#define ADC_CHANNEL_4 (LL_ADC_CHANNEL_4) /*!< External channel (GPIO pin) ADCx_IN4 */\r\n#define ADC_CHANNEL_5 (LL_ADC_CHANNEL_5) /*!< External channel (GPIO pin) ADCx_IN5 */\r\n#define ADC_CHANNEL_6 (LL_ADC_CHANNEL_6) /*!< External channel (GPIO pin) ADCx_IN6 */\r\n#define ADC_CHANNEL_7 (LL_ADC_CHANNEL_7) /*!< External channel (GPIO pin) ADCx_IN7 */\r\n#define ADC_CHANNEL_8 (LL_ADC_CHANNEL_8) /*!< External channel (GPIO pin) ADCx_IN8 */\r\n#define ADC_CHANNEL_9 (LL_ADC_CHANNEL_9) /*!< External channel (GPIO pin) ADCx_IN9 */\r\n#define ADC_CHANNEL_10 (LL_ADC_CHANNEL_10) /*!< External channel (GPIO pin) ADCx_IN10 */\r\n#define ADC_CHANNEL_11 (LL_ADC_CHANNEL_11) /*!< External channel (GPIO pin) ADCx_IN11 */\r\n#define ADC_CHANNEL_12 (LL_ADC_CHANNEL_12) /*!< External channel (GPIO pin) ADCx_IN12 */\r\n#define ADC_CHANNEL_13 (LL_ADC_CHANNEL_13) /*!< External channel (GPIO pin) ADCx_IN13 */\r\n#define ADC_CHANNEL_14 (LL_ADC_CHANNEL_14) /*!< External channel (GPIO pin) ADCx_IN14 */\r\n#define ADC_CHANNEL_15 (LL_ADC_CHANNEL_15) /*!< External channel (GPIO pin) ADCx_IN15 */\r\n#define ADC_CHANNEL_16 (LL_ADC_CHANNEL_16) /*!< External channel (GPIO pin) ADCx_IN16 */\r\n#define ADC_CHANNEL_17 (LL_ADC_CHANNEL_17) /*!< External channel (GPIO pin) ADCx_IN17 */\r\n#define ADC_CHANNEL_18 (LL_ADC_CHANNEL_18) /*!< External channel (GPIO pin) ADCx_IN18 */\r\n#define ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_VREFINT) /*!< Internal channel VrefInt: Internal\r\n voltage reference. On this STM32 series, ADC channel available on all\r\n instances but ADC2. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_TEMPSENSOR_ADC1) /*!< Internal channel Temperature sensor.\r\n On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_TEMPSENSOR_ADC5) /*!< Internal channel Temperature sensor.\r\n On this STM32 series, ADC channel available only on ADC5 instance.\r\n Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_VBAT) /*!< Internal channel Vbat/3: Vbat voltage\r\n through a divider ladder of factor 1/3 to have channel voltage always below\r\n Vdda.\r\n On this STM32 series, ADC channel available on all Instances but ADC2 & ADC4.\r\n Refer to device datasheet for ADC4 availability */\r\n#define ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_VOPAMP1) /*!< Internal channel OPAMP1 output.\r\n On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_VOPAMP2) /*!< Internal channel OPAMP2 output.\r\n On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_VOPAMP3_ADC2) /*!< Internal channel OPAMP3 output.\r\n On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_VOPAMP3_ADC3) /*!< Internal channel OPAMP3 output.\r\n On this STM32 series, ADC channel available only on ADC3 instance.\r\n Refer to device datasheet for ADC3 availability */\r\n#define ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_VOPAMP4) /*!< Internal channel OPAMP4 output.\r\n On this STM32 series, ADC channel available only on ADC5 instance.\r\n Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_VOPAMP5) /*!< Internal channel OPAMP5 output.\r\n On this STM32 series, ADC channel available only on ADC5 instance.\r\n Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_VOPAMP6) /*!< Internal channel OPAMP6 output.\r\n On this STM32 series, ADC channel available only on ADC4 instance.\r\n Refer to device datasheet for ADC4 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_AWD_NUMBER Analog watchdog - ADC analog watchdog (AWD) number\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_1 (LL_ADC_AWD1) /*!< ADC analog watchdog number 1 */\r\n#define ADC_ANALOGWATCHDOG_2 (LL_ADC_AWD2) /*!< ADC analog watchdog number 2 */\r\n#define ADC_ANALOGWATCHDOG_3 (LL_ADC_AWD3) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_filtering_config ADC analog watchdog (AWD) filtering configuration\r\n * @{\r\n */\r\n#define ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC AWD no filtering, one\r\nout-of-window sample to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_2SAMPLES ((ADC_TR1_AWDFILT_0)) /*!< ADC AWD 2 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_3SAMPLES ((ADC_TR1_AWDFILT_1)) /*!< ADC AWD 3 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_4SAMPLES ((ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0)) /*!< ADC AWD 4 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_5SAMPLES ((ADC_TR1_AWDFILT_2)) /*!< ADC AWD 5 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_6SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0)) /*!< ADC AWD 6 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_7SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1)) /*!< ADC AWD 7 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_8SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 \\\r\n | ADC_TR1_AWDFILT_0)) /*!< ADC AWD 8 consecutives\r\n out-of-window samples to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_mode ADC analog watchdog (AWD) mode\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_NONE (0x00000000UL) /*!< ADC AWD not selected */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REG (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN) /*!< ADC AWD applied to a regular\r\n group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_INJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_JAWD1EN) /*!< ADC AWD applied to an\r\n injected group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REGINJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN\\\r\n | ADC_CFGR_JAWD1EN) /*!< ADC AWD applied to a regular\r\n and injected groups single channel */\r\n#define ADC_ANALOGWATCHDOG_ALL_REG (ADC_CFGR_AWD1EN) /*!< ADC AWD applied to regular\r\n group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_INJEC (ADC_CFGR_JAWD1EN) /*!< ADC AWD applied to injected\r\n group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_REGINJEC (ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN) /*!< ADC AWD applied to regular\r\n and injected groups all channels */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n/**\r\n * @note The oversampling ratio is the number of ADC conversions performed, sum of these conversions data is computed\r\n * to result as the ADC oversampling conversion data (before potential shift)\r\n */\r\n#define ADC_OVERSAMPLING_RATIO_2 (LL_ADC_OVS_RATIO_2) /*!< ADC oversampling ratio 2 */\r\n#define ADC_OVERSAMPLING_RATIO_4 (LL_ADC_OVS_RATIO_4) /*!< ADC oversampling ratio 4 */\r\n#define ADC_OVERSAMPLING_RATIO_8 (LL_ADC_OVS_RATIO_8) /*!< ADC oversampling ratio 8 */\r\n#define ADC_OVERSAMPLING_RATIO_16 (LL_ADC_OVS_RATIO_16) /*!< ADC oversampling ratio 16 */\r\n#define ADC_OVERSAMPLING_RATIO_32 (LL_ADC_OVS_RATIO_32) /*!< ADC oversampling ratio 32 */\r\n#define ADC_OVERSAMPLING_RATIO_64 (LL_ADC_OVS_RATIO_64) /*!< ADC oversampling ratio 64 */\r\n#define ADC_OVERSAMPLING_RATIO_128 (LL_ADC_OVS_RATIO_128) /*!< ADC oversampling ratio 128 */\r\n#define ADC_OVERSAMPLING_RATIO_256 (LL_ADC_OVS_RATIO_256) /*!< ADC oversampling ratio 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SHIFT Oversampling - Data shift\r\n * @{\r\n */\r\n/**\r\n * @note The sum of the ADC conversions data is divided by \"Rightbitshift\" number to result as the ADC oversampling\r\n * conversion data)\r\n */\r\n#define ADC_RIGHTBITSHIFT_NONE (LL_ADC_OVS_SHIFT_NONE) /*!< ADC oversampling no shift */\r\n#define ADC_RIGHTBITSHIFT_1 (LL_ADC_OVS_SHIFT_RIGHT_1) /*!< ADC oversampling right shift of 1 ranks */\r\n#define ADC_RIGHTBITSHIFT_2 (LL_ADC_OVS_SHIFT_RIGHT_2) /*!< ADC oversampling right shift of 2 ranks */\r\n#define ADC_RIGHTBITSHIFT_3 (LL_ADC_OVS_SHIFT_RIGHT_3) /*!< ADC oversampling right shift of 3 ranks */\r\n#define ADC_RIGHTBITSHIFT_4 (LL_ADC_OVS_SHIFT_RIGHT_4) /*!< ADC oversampling right shift of 4 ranks */\r\n#define ADC_RIGHTBITSHIFT_5 (LL_ADC_OVS_SHIFT_RIGHT_5) /*!< ADC oversampling right shift of 5 ranks */\r\n#define ADC_RIGHTBITSHIFT_6 (LL_ADC_OVS_SHIFT_RIGHT_6) /*!< ADC oversampling right shift of 6 ranks */\r\n#define ADC_RIGHTBITSHIFT_7 (LL_ADC_OVS_SHIFT_RIGHT_7) /*!< ADC oversampling right shift of 7 ranks */\r\n#define ADC_RIGHTBITSHIFT_8 (LL_ADC_OVS_SHIFT_RIGHT_8) /*!< ADC oversampling right shift of 8 ranks */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define ADC_TRIGGEREDMODE_SINGLE_TRIGGER (LL_ADC_OVS_REG_CONT) /*!< ADC oversampling discontinuous mode:\r\n continuous mode (all conversions of OVS ratio are done from 1 trigger) */\r\n#define ADC_TRIGGEREDMODE_MULTI_TRIGGER (LL_ADC_OVS_REG_DISCONT) /*!< ADC oversampling discontinuous mode:\r\n discontinuous mode (each conversion of OVS ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SCOPE_REG Oversampling - Oversampling scope for ADC group regular\r\n * @{\r\n */\r\n#define ADC_REGOVERSAMPLING_CONTINUED_MODE (LL_ADC_OVS_GRP_REGULAR_CONTINUED) /*!< Oversampling buffer maintained\r\n during injection sequence */\r\n#define ADC_REGOVERSAMPLING_RESUMED_MODE (LL_ADC_OVS_GRP_REGULAR_RESUMED) /*!< Oversampling buffer zeroed during\r\n injection sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Event_type ADC Event type\r\n * @{\r\n */\r\n/**\r\n * @note Analog watchdog 1 is available on all stm32 series\r\n * Analog watchdog 2 and 3 are not available on all series\r\n */\r\n#define ADC_EOSMP_EVENT (ADC_FLAG_EOSMP) /*!< ADC End of Sampling event */\r\n#define ADC_AWD1_EVENT (ADC_FLAG_AWD1) /*!< ADC Analog watchdog 1 event (main analog watchdog) */\r\n#define ADC_AWD2_EVENT (ADC_FLAG_AWD2) /*!< ADC Analog watchdog 2 event (additional analog watchdog) */\r\n#define ADC_AWD3_EVENT (ADC_FLAG_AWD3) /*!< ADC Analog watchdog 3 event (additional analog watchdog) */\r\n#define ADC_OVR_EVENT (ADC_FLAG_OVR) /*!< ADC overrun event */\r\n#define ADC_JQOVF_EVENT (ADC_FLAG_JQOVF) /*!< ADC Injected Context Queue Overflow event */\r\n/**\r\n * @}\r\n */\r\n#define ADC_AWD_EVENT ADC_AWD1_EVENT /*!< ADC Analog watchdog 1 event: Naming for compatibility\r\n with other STM32 devices having only one analog watchdog */\r\n\r\n/** @defgroup ADC_interrupts_definition ADC interrupts definition\r\n * @{\r\n */\r\n#define ADC_IT_RDY ADC_IER_ADRDYIE /*!< ADC Ready interrupt source */\r\n#define ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC End of sampling interrupt source */\r\n#define ADC_IT_EOC ADC_IER_EOCIE /*!< ADC End of regular conversion interrupt source */\r\n#define ADC_IT_EOS ADC_IER_EOSIE /*!< ADC End of regular sequence of conversions interrupt source */\r\n#define ADC_IT_OVR ADC_IER_OVRIE /*!< ADC overrun interrupt source */\r\n#define ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC End of injected conversion interrupt source */\r\n#define ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC End of injected sequence of conversions interrupt source */\r\n#define ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC Analog watchdog 1 interrupt source (main analog watchdog) */\r\n#define ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC Analog watchdog 2 interrupt source (additional analog\r\n watchdog) */\r\n#define ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC Analog watchdog 3 interrupt source (additional analog\r\n watchdog) */\r\n#define ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC Injected Context Queue Overflow interrupt source */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_flags_definition ADC flags definition\r\n * @{\r\n */\r\n#define ADC_FLAG_RDY ADC_ISR_ADRDY /*!< ADC Ready flag */\r\n#define ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC End of Sampling flag */\r\n#define ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC End of Regular Conversion flag */\r\n#define ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC overrun flag */\r\n#define ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC End of Injected Conversion flag */\r\n#define ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC Analog watchdog 1 flag (main analog watchdog) */\r\n#define ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC Analog watchdog 2 flag (additional analog watchdog) */\r\n#define ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC Analog watchdog 3 flag (additional analog watchdog) */\r\n#define ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC Injected Context Queue Overflow flag */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Return resolution bits in CFGR register RES[1:0] field.\r\n * @param __HANDLE__ ADC handle\r\n * @retval Value of bitfield RES in CFGR register.\r\n */\r\n#define ADC_GET_RESOLUTION(__HANDLE__) \\\r\n (LL_ADC_GetResolution((__HANDLE__)->Instance))\r\n\r\n/**\r\n * @brief Clear ADC error code (set it to no error code \"HAL_ADC_ERROR_NONE\").\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_CLEAR_ERRORCODE(__HANDLE__) ((__HANDLE__)->ErrorCode = HAL_ADC_ERROR_NONE)\r\n\r\n/**\r\n * @brief Simultaneously clear and set specific bits of the handle State.\r\n * @note ADC_STATE_CLR_SET() macro is merely aliased to generic macro MODIFY_REG(),\r\n * the first parameter is the ADC handle State, the second parameter is the\r\n * bit field to clear, the third and last parameter is the bit field to set.\r\n * @retval None\r\n */\r\n#define ADC_STATE_CLR_SET MODIFY_REG\r\n\r\n/**\r\n * @brief Verify that a given value is aligned with the ADC resolution range.\r\n * @param __RESOLUTION__ ADC resolution (12, 10, 8 or 6 bits).\r\n * @param __ADC_VALUE__ value checked against the resolution.\r\n * @retval SET (__ADC_VALUE__ in line with __RESOLUTION__) or RESET (__ADC_VALUE__ not in line with __RESOLUTION__)\r\n */\r\n#define IS_ADC_RANGE(__RESOLUTION__, __ADC_VALUE__) \\\r\n ((__ADC_VALUE__) <= __LL_ADC_DIGITAL_SCALE(__RESOLUTION__))\r\n\r\n/**\r\n * @brief Verify the length of the scheduled regular conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable regular conversions)\r\n * or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1UL)) && ((__LENGTH__) <= (16UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the number of scheduled regular conversions in discontinuous mode.\r\n * @param NUMBER number of scheduled regular conversions in discontinuous mode.\r\n * @retval SET (NUMBER is within the maximum number of regular conversions in discontinuous mode)\r\n * or RESET (NUMBER is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_DISCONT_NUMBER(NUMBER) (((NUMBER) >= (1UL)) && ((NUMBER) <= (8UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC clock setting.\r\n * @param __ADC_CLOCK__ programmed ADC clock.\r\n * @retval SET (__ADC_CLOCK__ is a valid value) or RESET (__ADC_CLOCK__ is invalid)\r\n */\r\n#define IS_ADC_CLOCKPRESCALER(__ADC_CLOCK__) (((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV6) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV8) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV10) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV12) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV16) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV32) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV64) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV128) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV256) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting.\r\n * @param __RESOLUTION__ programmed ADC resolution.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_12B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_10B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting when limited to 6 or 8 bits.\r\n * @param __RESOLUTION__ programmed ADC resolution when limited to 6 or 8 bits.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION_8_6_BITS(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC converted data alignment.\r\n * @param __ALIGN__ programmed ADC converted data alignment.\r\n * @retval SET (__ALIGN__ is a valid value) or RESET (__ALIGN__ is invalid)\r\n */\r\n#define IS_ADC_DATA_ALIGN(__ALIGN__) (((__ALIGN__) == ADC_DATAALIGN_RIGHT) || \\\r\n ((__ALIGN__) == ADC_DATAALIGN_LEFT) )\r\n\r\n/**\r\n * @brief Verify the ADC gain compensation.\r\n * @param __GAIN_COMPENSATION__ programmed ADC gain compensation coefficient.\r\n * @retval SET (__GAIN_COMPENSATION__ is a valid value) or RESET (__GAIN_COMPENSATION__ is invalid)\r\n */\r\n#define IS_ADC_GAIN_COMPENSATION(__GAIN_COMPENSATION__) ((__GAIN_COMPENSATION__) <= 16393UL)\r\n\r\n/**\r\n * @brief Verify the ADC scan mode.\r\n * @param __SCAN_MODE__ programmed ADC scan mode.\r\n * @retval SET (__SCAN_MODE__ is valid) or RESET (__SCAN_MODE__ is invalid)\r\n */\r\n#define IS_ADC_SCAN_MODE(__SCAN_MODE__) (((__SCAN_MODE__) == ADC_SCAN_DISABLE) || \\\r\n ((__SCAN_MODE__) == ADC_SCAN_ENABLE) )\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for regular group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIG_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @param __REGTRIG__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__REGTRIG__ is a valid value) or RESET (__REGTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG5) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG6) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG7) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG8) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG9) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG10) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || \\\r\n ((__HANDLE__)->Instance == ADC4) || \\\r\n ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || \\\r\n ((__HANDLE__)->Instance == ADC4) || \\\r\n ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#endif /* STM32G4xx */\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __SAMPLINGMODE__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__SAMPLINGMODE__ is a valid value) or RESET (__SAMPLINGMODE__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLINGMODE(__SAMPLINGMODE__) (((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_NORMAL) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_BULB) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_TRIGGER_CONTROLED) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions check for converted data availability.\r\n * @param __EOC_SELECTION__ converted data availability check.\r\n * @retval SET (__EOC_SELECTION__ is a valid value) or RESET (__EOC_SELECTION__ is invalid)\r\n */\r\n#define IS_ADC_EOC_SELECTION(__EOC_SELECTION__) (((__EOC_SELECTION__) == ADC_EOC_SINGLE_CONV) || \\\r\n ((__EOC_SELECTION__) == ADC_EOC_SEQ_CONV) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions overrun handling.\r\n * @param __OVR__ ADC regular conversions overrun handling.\r\n * @retval SET (__OVR__ is a valid value) or RESET (__OVR__ is invalid)\r\n */\r\n#define IS_ADC_OVERRUN(__OVR__) (((__OVR__) == ADC_OVR_DATA_PRESERVED) || \\\r\n ((__OVR__) == ADC_OVR_DATA_OVERWRITTEN) )\r\n\r\n/**\r\n * @brief Verify the ADC conversions sampling time.\r\n * @param __TIME__ ADC conversions sampling time.\r\n * @retval SET (__TIME__ is a valid value) or RESET (__TIME__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLE_TIME(__TIME__) (((__TIME__) == ADC_SAMPLETIME_2CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_3CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_6CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_12CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_24CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_47CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_92CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_247CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_640CYCLES_5) )\r\n\r\n/**\r\n * @brief Verify the ADC regular channel setting.\r\n * @param __CHANNEL__ programmed ADC regular channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_REGULAR_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_REGULAR_RANK_1 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_2 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_3 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_4 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_5 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_6 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_7 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_8 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_9 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_10) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_11) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_12) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_13) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_14) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_15) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_16) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Fixed timeout values for ADC conversion (including sampling time) */\r\n/* Maximum sampling time is 640.5 ADC clock cycle (SMPx[2:0] = 0b111 */\r\n/* Maximum conversion time is 12.5 + Maximum sampling time */\r\n/* or 12.5 + 640.5 = 653 ADC clock cycles */\r\n/* Minimum ADC Clock frequency is 0.14 MHz */\r\n/* Maximum conversion time is */\r\n/* 653 / 0.14 MHz = 4.66 ms */\r\n#define ADC_STOP_CONVERSION_TIMEOUT ( 5UL) /*!< ADC stop time-out value */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Maximum delay is 120us (refer device datasheet, parameter tSTART). */\r\n/* Unit: us */\r\n#define ADC_TEMPSENSOR_DELAY_US (LL_ADC_DELAY_TEMPSENSOR_STAB_US)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n/* Macro for internal HAL driver usage, and possibly can be used into code of */\r\n/* final user. */\r\n\r\n/** @defgroup ADC_HAL_EM_HANDLE_IT_FLAG HAL ADC macro to manage HAL ADC handle, IT and flags.\r\n * @{\r\n */\r\n\r\n/** @brief Reset ADC handle state.\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->State = HAL_ADC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n ((__HANDLE__)->State = HAL_ADC_STATE_RESET)\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Checks if the specified ADC interrupt source is enabled or disabled.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC interrupt source to check\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_ADC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified ADC flag is set or not.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval State of flag (TRUE or FALSE).\r\n */\r\n#define __HAL_ADC_GET_FLAG(__HANDLE__, __FLAG__) \\\r\n ((((__HANDLE__)->Instance->ISR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the specified ADC flag.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval None\r\n */\r\n/* Note: bit cleared bit by writing 1 (writing 0 has no effect on any bit of register ISR) */\r\n#define __HAL_ADC_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n (((__HANDLE__)->Instance->ISR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EM_HELPER_MACRO HAL ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals ADC_CHANNEL_x.\r\n * @note Example:\r\n * __HAL_ADC_CHANNEL_TO_DECIMAL_NB(ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __HAL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_TO_DECIMAL_NB((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __HAL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC)\r\n * to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __HAL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n __LL_ADC_DECIMAL_NB_TO_CHANNEL((__DECIMAL_NB__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * ADC_CHANNEL_1, ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel\r\n * connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (ADC_CHANNEL_1, ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1\r\n * @arg @ref ADC_CHANNEL_2\r\n * @arg @ref ADC_CHANNEL_3\r\n * @arg @ref ADC_CHANNEL_4\r\n * @arg @ref ADC_CHANNEL_5\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n */\r\n#define __HAL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE((__ADC_INSTANCE__), (__CHANNEL__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __HAL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE((__ADC_MULTI_MASTER_SLAVE__), (__ADC_MULTI_CONV_DATA__))\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#define __HAL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n __LL_ADC_COMMON_INSTANCE((__ADCx__))\r\n\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#define __HAL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE((__ADCXY_COMMON__))\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value\r\n */\r\n#define __HAL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n __LL_ADC_DIGITAL_SCALE((__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of to the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __HAL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n__LL_ADC_CONVERT_DATA_RESOLUTION((__DATA__),\\\r\n (__ADC_RESOLUTION_CURRENT__),\\\r\n (__ADC_RESOLUTION_TARGET__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __HAL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_DATA_TO_VOLTAGE((__VREFANALOG_VOLTAGE__),\\\r\n (__ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value)\r\n * in differential ended mode.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __HAL_ADC_CALC_DIFF_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_DIFF_DATA_TO_VOLTAGE((__VREFANALOG_VOLTAGE__),\\\r\n (__ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __HAL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_VREFANALOG_VOLTAGE((__VREFINT_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE((__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value\r\n (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value (at\r\n temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to device datasheet parameter \"V30\"\r\n (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage (see\r\n parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE_TYP_PARAMS((__TEMPSENSOR_TYP_AVGSLOPE__),\\\r\n (__TEMPSENSOR_TYP_CALX_V__),\\\r\n (__TEMPSENSOR_CALX_TEMP__),\\\r\n (__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include ADC HAL Extended module */\r\n#include \"stm32g4xx_hal_adc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions ****************************/\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc);\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group2\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n/* Non-blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADC_GetValue(const ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC sampling control */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption and DMA) */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, const ADC_ChannelConfTypeDef *pConfig);\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc,\r\n const ADC_AnalogWDGConfTypeDef *pAnalogWDGConfig);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions *************************************************/\r\n/** @addtogroup ADC_Exported_Functions_Group4\r\n * @{\r\n */\r\nuint32_t HAL_ADC_GetState(const ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADC_GetError(const ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @addtogroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup);\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc);\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_ADC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_EX_H\r\n#define STM32G4xx_HAL_ADC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADCEx_Exported_Types ADC Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC Injected Conversion Oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n} ADC_InjOversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC group injected and ADC channel affected to ADC group injected\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope channel: InjectedChannel, InjectedRank, InjectedSamplingTime , InjectedSingleDiff,\r\n * InjectedOffsetNumber, InjectedOffset, InjectedOffsetSign, InjectedOffsetSaturation\r\n * - Scope ADC group injected (affects all channels of injected group): InjectedNbrOfConversion,\r\n * InjectedDiscontinuousConvMode,\r\n * AutoInjectedConv, QueueInjectedContext, ExternalTrigInjecConv, ExternalTrigInjecConvEdge,\r\n * InjecOversamplingMode, InjecOversampling.\r\n * @note The setting of these parameters by function HAL_ADCEx_InjectedConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter\r\n * 'InjectedSingleDiff')\r\n * - For parameters 'InjectedDiscontinuousConvMode', 'QueueInjectedContext', 'InjecOversampling': ADC enabled\r\n * without conversion on going on injected group.\r\n * - For parameters 'InjectedSamplingTime', 'InjectedOffset', 'InjectedOffsetNumber', 'InjectedOffsetSign',\r\n * 'InjectedOffsetSaturation', 'AutoInjectedConv': ADC enabled without conversion on going on regular and\r\n * injected groups.\r\n * - For parameters 'InjectedChannel', 'InjectedRank', 'InjectedNbrOfConversion', 'ExternalTrigInjecConv',\r\n * 'ExternalTrigInjecConvEdge': ADC enabled and while conversion on going\r\n * on ADC groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another\r\n * parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t InjectedChannel; /*!< Specifies the channel to configure into ADC group injected.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be\r\n available on device package pins. Refer to device datasheet for\r\n channels availability. */\r\n\r\n uint32_t InjectedRank; /*!< Specifies the rank in the ADC group injected sequencer.\r\n This parameter must be a value of @ref ADC_INJ_SEQ_RANKS.\r\n Note: to disable a channel or change order of conversion sequencer,\r\n rank containing a previous channel setting can be overwritten by\r\n the new channel setting (or parameter number of conversions\r\n adjusted) */\r\n\r\n uint32_t InjectedSamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles.\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits,\r\n 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME.\r\n Caution: This parameter applies to a channel that can be used in a\r\n regular and/or injected group. It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt, ...),\r\n sampling time constraints must be respected (sampling time can be\r\n adjusted in function of ADC clock frequency and sampling time\r\n setting). Refer to device datasheet for timings values. */\r\n\r\n uint32_t InjectedSingleDiff; /*!< Selection of single-ended or differential input.\r\n In differential mode: Differential measurement is between the selected\r\n channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured\r\n automatically.\r\n This parameter must be a value of\r\n @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING.\r\n Caution: This parameter applies to a channel that can be used in a\r\n regular and/or injected group. It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is\r\n available in differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel\r\n 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC\r\n start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error\r\n reporting (as it can be the expected behavior in case of another\r\n parameter update on the fly) */\r\n\r\n uint32_t InjectedOffsetNumber; /*!< Selects the offset number.\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB.\r\n Caution: Only one offset is allowed per channel. This parameter\r\n overwrites the last setting. */\r\n\r\n uint32_t InjectedOffset; /*!< Defines the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this\r\n parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFF,\r\n 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going\r\n on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a\r\n conversion). */\r\n\r\n uint32_t InjectedOffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added\r\n (positive sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going\r\n on both regular and injected groups (ADC disabled, or ADC\r\n enabled without continuous mode or external trigger that could\r\n launch a conversion). */\r\n FunctionalState InjectedOffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going\r\n on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a\r\n conversion). */\r\n\r\n uint32_t InjectedNbrOfConversion; /*!< Specifies the number of ranks that will be converted within the ADC group\r\n injected sequencer.\r\n To use the injected group sequencer and convert several ranks, parameter\r\n 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 4.\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to configure a channel on\r\n injected group can impact the configuration of other channels previously\r\n set. */\r\n\r\n FunctionalState InjectedDiscontinuousConvMode; /*!< Specifies whether the conversions sequence of ADC group injected\r\n is performed in Complete-sequence/Discontinuous-sequence\r\n (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter\r\n 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter must be modified when ADC is disabled (before ADC\r\n start conversion or after ADC stop conversion).\r\n Note: For injected group, discontinuous mode converts the sequence\r\n channel by channel (discontinuous length fixed to 1 rank).\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the\r\n configuration of other channels previously set. */\r\n\r\n FunctionalState AutoInjectedConv; /*!< Enables or disables the selected ADC group injected automatic conversion\r\n after regular one\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: To use Automatic injected conversion, discontinuous mode must\r\n be disabled ('DiscontinuousConvMode' and\r\n 'InjectedDiscontinuousConvMode' set to DISABLE)\r\n Note: To use Automatic injected conversion, injected group external\r\n triggers must be disabled ('ExternalTrigInjecConv' set to\r\n ADC_INJECTED_SOFTWARE_START)\r\n Note: In case of DMA used with regular group: if DMA configured in\r\n normal mode (single shot) JAUTO will be stopped upon DMA transfer\r\n complete.\r\n To maintain JAUTO always enabled, DMA must be configured in\r\n circular mode.\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to configure a channel\r\n on injected group can impact the configuration of other channels\r\n previously set. */\r\n\r\n FunctionalState QueueInjectedContext; /*!< Specifies whether the context queue feature is enabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n If context queue is enabled, injected sequencer&channels configurations\r\n are queued on up to 2 contexts. If a\r\n new injected context is set when queue is full, error is triggered by\r\n interruption and through function\r\n 'HAL_ADCEx_InjectedQueueOverflowCallback'.\r\n Caution: This feature request that the sequence is fully configured\r\n before injected conversion start.\r\n Therefore, configure channels with as many calls to\r\n HAL_ADCEx_InjectedConfigChannel() as the\r\n 'InjectedNbrOfConversion' parameter.\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the\r\n configuration of other channels previously set.\r\n Note: This parameter must be modified when ADC is disabled (before ADC\r\n start conversion or after ADC stop conversion). */\r\n\r\n uint32_t ExternalTrigInjecConv; /*!< Selects the external event used to trigger the conversion start of\r\n injected group.\r\n If set to ADC_INJECTED_SOFTWARE_START, external triggers are disabled\r\n and software trigger is used instead.\r\n This parameter can be a value of\r\n @ref ADC_injected_external_trigger_source.\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to configure a channel\r\n on injected group can impact the configuration of other channels\r\n previously set. */\r\n\r\n uint32_t ExternalTrigInjecConvEdge; /*!< Selects the external trigger edge of injected group.\r\n This parameter can be a value of @ref ADC_injected_external_trigger_edge.\r\n If trigger source is set to ADC_INJECTED_SOFTWARE_START, this parameter\r\n is discarded.\r\n Caution: this setting impacts the entire injected group. Therefore,\r\n call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the\r\n configuration of other channels previously set. */\r\n\r\n FunctionalState InjecOversamplingMode; /*!< Specifies whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no\r\n conversion is ongoing (both ADSTART and JADSTART cleared). */\r\n\r\n ADC_InjOversamplingTypeDef InjecOversampling; /*!< Specifies the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling\r\n configuration if oversampling already enabled.\r\n Note: This parameter can be modified only if there is no\r\n conversion is ongoing (both ADSTART and JADSTART cleared).*/\r\n} ADC_InjectionConfTypeDef;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Structure definition of ADC multimode\r\n * @note The setting of these parameters by function HAL_ADCEx_MultiModeConfigChannel() is conditioned by ADCs state\r\n * (both Master and Slave ADCs).\r\n * Both Master and Slave ADCs must be disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Mode; /*!< Configures the ADC to operate in independent or multimode.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_MODE. */\r\n\r\n uint32_t DMAAccessMode; /*!< Configures the DMA mode for multimode ADC:\r\n selection whether 2 DMA channels (each ADC uses its own DMA channel) or 1 DMA channel\r\n (one DMA channel for both ADC, DMA of ADC master).\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION. */\r\n\r\n uint32_t TwoSamplingDelay; /*!< Configures the Delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_TWOSMP_DELAY.\r\n Delay range depends on selected resolution:\r\n from 1 to 12 clock cycles for 12 bits, from 1 to 10 clock cycles for 10 bits,\r\n from 1 to 8 clock cycles for 8 bits, from 1 to 6 clock cycles for 6 bits. */\r\n} ADC_MultiModeTypeDef;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Constants ADC Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_source ADC group injected trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_INJECTED_SOFTWARE_START (LL_ADC_INJ_TRIG_SOFTWARE) /*!< ADC group injected conversion\r\n trigger software start */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM1 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM1 TRGO2. */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC3 (LL_ADC_INJ_TRIG_EXT_TIM1_CH3) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM1 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC4 (LL_ADC_INJ_TRIG_EXT_TIM1_CH4) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM1 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T2_TRGO (LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM2 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T2_CC1 (LL_ADC_INJ_TRIG_EXT_TIM2_CH1) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM2 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_TRGO (LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM3 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC1 (LL_ADC_INJ_TRIG_EXT_TIM3_CH1) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM3 channel 1 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC3 (LL_ADC_INJ_TRIG_EXT_TIM3_CH3) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM3 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC4 (LL_ADC_INJ_TRIG_EXT_TIM3_CH4) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM3 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_TRGO (LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM4 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC3 (LL_ADC_INJ_TRIG_EXT_TIM4_CH3) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM4 channel 3 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC4 (LL_ADC_INJ_TRIG_EXT_TIM4_CH4) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM4 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T6_TRGO (LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM6 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T7_TRGO (LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM7 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM8 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM8 TRGO2. */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC2 (LL_ADC_INJ_TRIG_EXT_TIM8_CH2) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM8 channel 2 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC4 (LL_ADC_INJ_TRIG_EXT_TIM8_CH4) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM8 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T15_TRGO (LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM15 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T16_CC1 (LL_ADC_INJ_TRIG_EXT_TIM16_CH1) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM8 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM20 TRGO. */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM20 TRGO2. */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC2 (LL_ADC_INJ_TRIG_EXT_TIM20_CH2) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM20 channel 2 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC4 (LL_ADC_INJ_TRIG_EXT_TIM20_CH4) /*!< ADC group injected conversion\r\n trigger from external peripheral: TIM20 channel 4 event (capture compare). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG1 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 1 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG2 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 2 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG3 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 3 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG4 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 4 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG5 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 5 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG6 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 6 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG7 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 7 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG8 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 8 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG9 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 9 event. */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG10 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) /*!< ADC group injected conversion\r\n trigger from external peripheral: HRTIMER ADC trigger 10 event. */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT3 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) /*!< ADC group injected conversion\r\n trigger from external peripheral: external interrupt line 3. */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT15 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) /*!< ADC group injected conversion\r\n trigger from external peripheral: external interrupt line 15. */\r\n#define ADC_EXTERNALTRIGINJEC_LPTIM_OUT (LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) /*!< ADC group injected conversion\r\n trigger from external peripheral: LPTIMER OUT event. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_edge ADC group injected trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_NONE (0x00000000UL) /*!< Injected conversions trigger\r\n disabled (SW start)*/\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISING (ADC_JSQR_JEXTEN_0) /*!< Injected conversions trigger\r\n polarity set to rising edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING (ADC_JSQR_JEXTEN_1) /*!< Injected conversions trigger\r\n polarity set to falling edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING (ADC_JSQR_JEXTEN) /*!< Injected conversions trigger\r\n polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define ADC_SINGLE_ENDED (LL_ADC_SINGLE_ENDED) /*!< ADC channel ending set to single ended */\r\n#define ADC_DIFFERENTIAL_ENDED (LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending set to differential */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OFFSET_NB ADC instance - Offset number\r\n * @{\r\n */\r\n#define ADC_OFFSET_NONE (ADC_OFFSET_4 + 1U) /*!< ADC offset disabled: no offset correction for the selected\r\n ADC channel */\r\n#define ADC_OFFSET_1 (LL_ADC_OFFSET_1) /*!< ADC offset number 1: ADC channel and offset level to which\r\n the offset programmed will be applied (independently of channel mapped\r\n on ADC group regular or group injected) */\r\n#define ADC_OFFSET_2 (LL_ADC_OFFSET_2) /*!< ADC offset number 2: ADC channel and offset level to which\r\n the offset programmed will be applied (independently of channel mapped\r\n on ADC group regular or group injected) */\r\n#define ADC_OFFSET_3 (LL_ADC_OFFSET_3) /*!< ADC offset number 3: ADC channel and offset level to which\r\n the offset programmed will be applied (independently of channel mapped\r\n on ADC group regular or group injected) */\r\n#define ADC_OFFSET_4 (LL_ADC_OFFSET_4) /*!< ADC offset number 4: ADC channel and offset level to which\r\n the offset programmed will be applied (independently of channel mapped\r\n on ADC group regular or group injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_OffsetSign ADC Extended Offset Sign\r\n * @{\r\n */\r\n#define ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< Offset sign negative, offset is subtracted */\r\n#define ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< Offset sign positive, offset is added */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_INJECTED_RANK_1 (LL_ADC_INJ_RANK_1) /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_INJECTED_RANK_2 (LL_ADC_INJ_RANK_2) /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_INJECTED_RANK_3 (LL_ADC_INJ_RANK_3) /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_INJECTED_RANK_4 (LL_ADC_INJ_RANK_4) /*!< ADC group injected sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_HAL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define ADC_MODE_INDEPENDENT (LL_ADC_MULTI_INDEPENDENT) /*!< ADC dual mode disabled\r\n (ADC independent mode) */\r\n#define ADC_DUALMODE_REGSIMULT (LL_ADC_MULTI_DUAL_REG_SIMULT) /*!< ADC dual mode enabled: group regular\r\n simultaneous */\r\n#define ADC_DUALMODE_INTERL (LL_ADC_MULTI_DUAL_REG_INTERL) /*!< ADC dual mode enabled: Combined\r\n group regular interleaved */\r\n#define ADC_DUALMODE_INJECSIMULT (LL_ADC_MULTI_DUAL_INJ_SIMULT) /*!< ADC dual mode enabled: group\r\n injected simultaneous */\r\n#define ADC_DUALMODE_ALTERTRIG (LL_ADC_MULTI_DUAL_INJ_ALTERN) /*!< ADC dual mode enabled: group\r\n injected alternate trigger. Works only with external triggers (not internal\r\n SW start) */\r\n#define ADC_DUALMODE_REGSIMULT_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) /*!< ADC dual mode enabled: Combined\r\n group regular simultaneous + group injected simultaneous */\r\n#define ADC_DUALMODE_REGSIMULT_ALTERTRIG (LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) /*!< ADC dual mode enabled: Combined\r\n group regular simultaneous + group injected alternate trigger */\r\n#define ADC_DUALMODE_REGINTERL_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) /*!< ADC dual mode enabled: Combined\r\n group regular interleaved + group injected simultaneous */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION Multimode - DMA transfer mode depending on ADC resolution\r\n * @{\r\n */\r\n#define ADC_DMAACCESSMODE_DISABLED (0x00000000UL) /*!< DMA multimode disabled: each ADC uses its own\r\n DMA channel */\r\n#define ADC_DMAACCESSMODE_12_10_BITS (ADC_CCR_MDMA_1) /*!< DMA multimode enabled (one DMA channel for both ADC,\r\n DMA of ADC master) for 12 and 10 bits resolution */\r\n#define ADC_DMAACCESSMODE_8_6_BITS (ADC_CCR_MDMA) /*!< DMA multimode enabled (one DMA channel for both ADC,\r\n DMA of ADC master) for 8 and 6 bits resolution */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define ADC_TWOSAMPLINGDELAY_1CYCLE (LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) /*!< ADC multimode delay between two\r\n sampling phases: 1 ADC clock cycle */\r\n#define ADC_TWOSAMPLINGDELAY_2CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 2 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_3CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 3 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_4CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 4 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_5CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 5 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_6CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 6 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_7CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 7 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_8CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 8 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_9CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 9 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_10CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 10 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_11CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 11 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_12CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) /*!< ADC multimode delay between two\r\n sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/** @defgroup ADC_HAL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define ADC_REGULAR_GROUP (LL_ADC_GROUP_REGULAR) /*!< ADC group regular (available on\r\n all STM32 devices) */\r\n#define ADC_INJECTED_GROUP (LL_ADC_GROUP_INJECTED) /*!< ADC group injected (not available on\r\n all STM32 devices) */\r\n#define ADC_REGULAR_INJECTED_GROUP (LL_ADC_GROUP_REGULAR_INJECTED) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields ADCx CFGR fields\r\n * @{\r\n */\r\n#define ADC_CFGR_FIELDS (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN |\\\r\n ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM |\\\r\n ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN |\\\r\n ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN )\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_SMPR1_fields ADCx SMPR1 fields\r\n * @{\r\n */\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0 | ADC_SMPR1_SMPPLUS)\r\n#else\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0)\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields_2 ADCx CFGR sub fields\r\n * @{\r\n */\r\n/* ADC_CFGR fields of parameters that can be updated when no conversion\r\n (neither regular nor injected) is on-going */\r\n#define ADC_CFGR_FIELDS_2 ((ADC_CFGR_DMACFG | ADC_CFGR_AUTDLY))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADCEx_Exported_Macro ADC Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Force ADC instance in multimode mode independent (multimode disable).\r\n * @note This macro must be used only in case of transition from multimode\r\n * to mode independent and in case of unknown previous state,\r\n * to ensure ADC configuration is in mode independent.\r\n * @note Standard way of multimode configuration change is done from\r\n * HAL ADC handle of ADC master using function\r\n * \"HAL_ADCEx_MultiModeConfigChannel(..., ADC_MODE_INDEPENDENT)\" )\".\r\n * Usage of this macro is not the Standard way of multimode\r\n * configuration and can lead to have HAL ADC handles status\r\n * misaligned. Usage of this macro must be limited to cases\r\n * mentioned above.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#define ADC_FORCE_MODE_INDEPENDENT(__HANDLE__) \\\r\n LL_ADC_SetMultimode(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance), LL_ADC_MULTI_INDEPENDENT)\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Macro_internal_HAL_driver ADC Extended Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Test if conversion trigger of injected group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (software start) or RESET (external trigger).\r\n */\r\n#define ADC_IS_SOFTWARE_START_INJECTED(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->JSQR & ADC_JSQR_JEXTEN) == 0UL)\r\n\r\n/**\r\n * @brief Check whether or not ADC is independent.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When multimode feature is not available, the macro always returns SET.\r\n * @retval SET (ADC is independent) or RESET (ADC is not).\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC5) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC3) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) (RESET)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Set the selected injected Channel rank.\r\n * @param __CHANNELNB__ Channel number.\r\n * @param __RANKNB__ Rank number.\r\n * @retval None\r\n */\r\n#define ADC_JSQR_RK(__CHANNELNB__, __RANKNB__) \\\r\n ((((__CHANNELNB__) & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) \\\r\n << ((__RANKNB__) & ADC_INJ_RANK_ID_JSQR_MASK))\r\n\r\n/**\r\n * @brief Configure ADC injected context queue\r\n * @param __INJECT_CONTEXT_QUEUE_MODE__ Injected context queue mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_CONTEXT_QUEUE(__INJECT_CONTEXT_QUEUE_MODE__) \\\r\n ((__INJECT_CONTEXT_QUEUE_MODE__) << ADC_CFGR_JQM_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for injected group\r\n * @param __INJECT_DISCONTINUOUS_MODE__ Injected discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_DISCCONTINUOUS(__INJECT_DISCONTINUOUS_MODE__) \\\r\n ((__INJECT_DISCONTINUOUS_MODE__) << ADC_CFGR_JDISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for regular group\r\n * @param __REG_DISCONTINUOUS_MODE__ Regular discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_REG_DISCONTINUOUS(__REG_DISCONTINUOUS_MODE__) \\\r\n ((__REG_DISCONTINUOUS_MODE__) << ADC_CFGR_DISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure the number of discontinuous conversions for regular group.\r\n * @param __NBR_DISCONTINUOUS_CONV__ Number of discontinuous conversions.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DISCONTINUOUS_NUM(__NBR_DISCONTINUOUS_CONV__) \\\r\n (((__NBR_DISCONTINUOUS_CONV__) - 1UL) << ADC_CFGR_DISCNUM_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC auto delay mode.\r\n * @param __AUTOWAIT__ Auto delay bit enable or disable.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AUTOWAIT(__AUTOWAIT__) ((__AUTOWAIT__) << ADC_CFGR_AUTDLY_Pos)\r\n\r\n/**\r\n * @brief Configure ADC continuous conversion mode.\r\n * @param __CONTINUOUS_MODE__ Continuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_CONTINUOUS(__CONTINUOUS_MODE__) ((__CONTINUOUS_MODE__) << ADC_CFGR_CONT_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC DMA continuous request.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CFGR_DMACFG_Pos)\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Configure the ADC DMA continuous request for ADC multimode.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CCR_MULTI_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CCR_DMACFG_Pos)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Shift the offset with respect to the selected ADC resolution.\r\n * @note Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __OFFSET__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_OFFSET_SHIFT_RESOLUTION(__HANDLE__, __OFFSET__) \\\r\n ((__OFFSET__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD1 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((__THRESHOLD__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD2 and AWD3 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 7.\r\n * If resolution 12 bits, shift of 4 ranks on the right (the 4 LSB are discarded).\r\n * If resolution 10 bits, shift of 2 ranks on the right (the 2 LSB are discarded).\r\n * If resolution 8 bits, no shift.\r\n * If resolution 6 bits, shift of 2 ranks on the left (the 2 LSB are set to 0).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) != (ADC_CFGR_RES_1 | ADC_CFGR_RES_0)) ? \\\r\n ((__THRESHOLD__) >> ((4UL - ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL)) & 0x1FUL)) : \\\r\n ((__THRESHOLD__) << 2UL) \\\r\n )\r\n\r\n/**\r\n * @brief Clear Common Control Register.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define ADC_CLEAR_COMMON_CONTROL_REGISTER(__HANDLE__) CLEAR_BIT(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance)->CCR, \\\r\n ADC_CCR_CKMODE | \\\r\n ADC_CCR_PRESC | \\\r\n ADC_CCR_VBATSEL | \\\r\n ADC_CCR_VSENSESEL | \\\r\n ADC_CCR_VREFEN | \\\r\n ADC_CCR_MDMA | \\\r\n ADC_CCR_DMACFG | \\\r\n ADC_CCR_DELAY | \\\r\n ADC_CCR_DUAL)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is\r\n * set to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_MASTER__)->Instance == ADC3) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC4) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is set\r\n * to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#endif /* STM32G4xx */\r\n\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the temperature sensor.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) \\\r\n ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC5))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the battery voltage VBAT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) \\\r\n ((((__HANDLE__)->Instance) != ADC2) || (((__HANDLE__)->Instance) != ADC4))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif /* STM32G4xx */\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the internal voltage reference VREFINT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#define ADC_VREFINT_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n\r\n/**\r\n * @brief Verify the length of scheduled injected conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable injected conversions)\r\n * or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_INJECTED_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1U)) && ((__LENGTH__) <= (4U)))\r\n\r\n/**\r\n * @brief Calibration factor size verification (7 bits maximum).\r\n * @param __CALIBRATION_FACTOR__ Calibration factor value.\r\n * @retval SET (__CALIBRATION_FACTOR__ is within the authorized size) or RESET (__CALIBRATION_FACTOR__ is too large)\r\n */\r\n#define IS_ADC_CALFACT(__CALIBRATION_FACTOR__) ((__CALIBRATION_FACTOR__) <= (0x7FU))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC channel setting.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_0) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_0) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_0) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_0) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC channel setting in differential mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) )\r\n#endif /* STM32G4xx */\r\n\r\n/**\r\n * @brief Verify the ADC single-ended input or differential mode setting.\r\n * @param __SING_DIFF__ programmed channel setting.\r\n * @retval SET (__SING_DIFF__ is valid) or RESET (__SING_DIFF__ is invalid)\r\n */\r\n#define IS_ADC_SINGLE_DIFFERENTIAL(__SING_DIFF__) (((__SING_DIFF__) == ADC_SINGLE_ENDED) || \\\r\n ((__SING_DIFF__) == ADC_DIFFERENTIAL_ENDED) )\r\n\r\n/**\r\n * @brief Verify the ADC offset management setting.\r\n * @param __OFFSET_NUMBER__ ADC offset management.\r\n * @retval SET (__OFFSET_NUMBER__ is valid) or RESET (__OFFSET_NUMBER__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_NUMBER(__OFFSET_NUMBER__) (((__OFFSET_NUMBER__) == ADC_OFFSET_NONE) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_1) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_2) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_3) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_4) )\r\n\r\n/**\r\n * @brief Verify the ADC offset sign setting.\r\n * @param __OFFSET_SIGN__ ADC offset sign.\r\n * @retval SET (__OFFSET_SIGN__ is valid) or RESET (__OFFSET_SIGN__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_SIGN(__OFFSET_SIGN__) (((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_NEGATIVE) || \\\r\n ((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_POSITIVE) )\r\n\r\n/**\r\n * @brief Verify the ADC injected channel setting.\r\n * @param __CHANNEL__ programmed ADC injected channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_INJECTED_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_INJECTED_RANK_1) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_2) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_3) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_4) )\r\n\r\n/**\r\n * @brief Verify the ADC injected conversions external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __INJTRIG__ programmed ADC injected conversions external trigger.\r\n * @retval SET (__INJTRIG__ is a valid value) or RESET (__INJTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG5) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG6) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG7) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG8) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG9) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG10) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || \\\r\n ((__HANDLE__)->Instance == ADC4) || \\\r\n ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || \\\r\n ((__HANDLE__)->Instance == ADC4) || \\\r\n ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || \\\r\n ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32G4xx */\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for injected group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIGINJEC_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING) )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Verify the ADC multimode setting.\r\n * @param __MODE__ programmed ADC multimode setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_MULTIMODE(__MODE__) (((__MODE__) == ADC_MODE_INDEPENDENT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_ALTERTRIG) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGINTERL_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INTERL) || \\\r\n ((__MODE__) == ADC_DUALMODE_ALTERTRIG) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode DMA access setting.\r\n * @param __MODE__ programmed ADC multimode DMA access setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_DMA_ACCESS_MULTIMODE(__MODE__) (((__MODE__) == ADC_DMAACCESSMODE_DISABLED) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_12_10_BITS) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_8_6_BITS) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode delay setting.\r\n * @param __DELAY__ programmed ADC multimode delay setting.\r\n * @retval SET (__DELAY__ is a valid value) or RESET (__DELAY__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLING_DELAY(__DELAY__) (((__DELAY__) == ADC_TWOSAMPLINGDELAY_1CYCLE) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_2CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_3CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_4CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_5CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_6CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_7CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_8CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_9CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_10CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_11CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_12CYCLES) )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog setting.\r\n * @param __WATCHDOG__ programmed ADC analog watchdog setting.\r\n * @retval SET (__WATCHDOG__ is valid) or RESET (__WATCHDOG__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_NUMBER(__WATCHDOG__) (((__WATCHDOG__) == ADC_ANALOGWATCHDOG_1) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_2) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_3) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog mode setting.\r\n * @param __WATCHDOG_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__WATCHDOG_MODE__ is valid) or RESET (__WATCHDOG_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_MODE(__WATCHDOG_MODE__) (((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_NONE) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REGINJEC) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog filtering setting.\r\n * @param __FILTERING_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__FILTERING_MODE__ is valid) or RESET (__FILTERING_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(__FILTERING_MODE__) \\\r\n (((__FILTERING_MODE__) == ADC_AWD_FILTERING_NONE) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_2SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_3SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_4SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_5SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_6SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_7SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_8SAMPLES) )\r\n\r\n\r\n/**\r\n * @brief Verify the ADC conversion (regular or injected or both).\r\n * @param __CONVERSION__ ADC conversion group.\r\n * @retval SET (__CONVERSION__ is valid) or RESET (__CONVERSION__ is invalid)\r\n */\r\n#define IS_ADC_CONVERSION_GROUP(__CONVERSION__) (((__CONVERSION__) == ADC_REGULAR_GROUP) || \\\r\n ((__CONVERSION__) == ADC_INJECTED_GROUP) || \\\r\n ((__CONVERSION__) == ADC_REGULAR_INJECTED_GROUP) )\r\n\r\n/**\r\n * @brief Verify the ADC event type.\r\n * @param __EVENT__ ADC event.\r\n * @retval SET (__EVENT__ is valid) or RESET (__EVENT__ is invalid)\r\n */\r\n#define IS_ADC_EVENT_TYPE(__EVENT__) (((__EVENT__) == ADC_EOSMP_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD2_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD3_EVENT) || \\\r\n ((__EVENT__) == ADC_OVR_EVENT) || \\\r\n ((__EVENT__) == ADC_JQOVF_EVENT) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling ratio.\r\n * @param __RATIO__ programmed ADC oversampling ratio.\r\n * @retval SET (__RATIO__ is a valid value) or RESET (__RATIO__ is invalid)\r\n */\r\n#define IS_ADC_OVERSAMPLING_RATIO(__RATIO__) (((__RATIO__) == ADC_OVERSAMPLING_RATIO_2 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_4 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_8 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_16 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_32 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_64 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_128 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_256 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling shift.\r\n * @param __SHIFT__ programmed ADC oversampling shift.\r\n * @retval SET (__SHIFT__ is a valid value) or RESET (__SHIFT__ is invalid)\r\n */\r\n#define IS_ADC_RIGHT_BIT_SHIFT(__SHIFT__) (((__SHIFT__) == ADC_RIGHTBITSHIFT_NONE) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_1 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_2 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_3 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_4 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_5 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_6 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_7 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_8 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling triggered mode.\r\n * @param __MODE__ programmed ADC oversampling triggered mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_TRIGGERED_OVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_TRIGGEREDMODE_SINGLE_TRIGGER) || \\\r\n ((__MODE__) == ADC_TRIGGEREDMODE_MULTI_TRIGGER) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling regular conversion resumed or continued mode.\r\n * @param __MODE__ programmed ADC oversampling regular conversion resumed or continued mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_REGOVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_REGOVERSAMPLING_CONTINUED_MODE) || \\\r\n ((__MODE__) == ADC_REGOVERSAMPLING_RESUMED_MODE) )\r\n\r\n/**\r\n * @brief Verify the DFSDM mode configuration.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports SET. For\r\n * this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval SET (DFSDM mode configuration is valid) or RESET (DFSDM mode configuration is invalid)\r\n */\r\n#define IS_ADC_DFSDMCFG_MODE(__HANDLE__) (SET)\r\n\r\n/**\r\n * @brief Return the DFSDM configuration mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports 0x0 (i.e disabled).\r\n * For this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval DFSDM configuration mode\r\n */\r\n#define ADC_CFGR_DFSDM(__HANDLE__) (0x0UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* ADC calibration */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nuint32_t HAL_ADCEx_Calibration_GetValue(const ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* ADC multimode */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADCEx_MultiModeGetValue(const ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADCEx_InjectedGetValue(const ADC_HandleTypeDef *hadc, uint32_t InjectedRank);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption) */\r\nvoid HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC group regular conversions stop */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc,\r\n const ADC_InjectionConfTypeDef *pConfigInjected);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc,\r\n const ADC_MultiModeTypeDef *pMultimode);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_ADC_EX_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.h\r\n * @author MCD Application Team\r\n * @brief Header file of CORTEX HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_CORTEX_H\r\n#define __STM32G4xx_HAL_CORTEX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX CORTEX\r\n * @brief CORTEX HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Types CORTEX Exported Types\r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_Region_Initialization_Structure_definition MPU Region Initialization Structure Definition\r\n * @brief MPU Region initialization structure \r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint8_t Enable; /*!< Specifies the status of the region. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Enable */\r\n uint8_t Number; /*!< Specifies the number of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Number */\r\n uint32_t BaseAddress; /*!< Specifies the base address of the region to protect. */\r\n uint8_t Size; /*!< Specifies the size of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Size */\r\n uint8_t SubRegionDisable; /*!< Specifies the number of the subregion protection to disable. \r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n uint8_t TypeExtField; /*!< Specifies the TEX field level.\r\n This parameter can be a value of @ref CORTEX_MPU_TEX_Levels */\r\n uint8_t AccessPermission; /*!< Specifies the region access permission type. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Permission_Attributes */\r\n uint8_t DisableExec; /*!< Specifies the instruction access status. \r\n This parameter can be a value of @ref CORTEX_MPU_Instruction_Access */\r\n uint8_t IsShareable; /*!< Specifies the shareability status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Shareable */\r\n uint8_t IsCacheable; /*!< Specifies the cacheable status of the region protected. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Cacheable */\r\n uint8_t IsBufferable; /*!< Specifies the bufferable status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Bufferable */\r\n}MPU_Region_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CORTEX_Exported_Constants CORTEX Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Preemption_Priority_Group CORTEX Preemption Priority Group\r\n * @{\r\n */\r\n#define NVIC_PRIORITYGROUP_0 0x00000007U /*!< 0 bit for pre-emption priority,\r\n 4 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_1 0x00000006U /*!< 1 bit for pre-emption priority,\r\n 3 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_2 0x00000005U /*!< 2 bits for pre-emption priority,\r\n 2 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_3 0x00000004U /*!< 3 bits for pre-emption priority,\r\n 1 bit for subpriority */\r\n#define NVIC_PRIORITYGROUP_4 0x00000003U /*!< 4 bits for pre-emption priority,\r\n 0 bit for subpriority */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_SysTick_clock_source CORTEX SysTick clock source\r\n * @{\r\n */\r\n#define SYSTICK_CLKSOURCE_HCLK_DIV8 0x00000000U\r\n#define SYSTICK_CLKSOURCE_HCLK 0x00000004U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_HFNMI_PRIVDEF_Control CORTEX MPU HFNMI and PRIVILEGED Access control\r\n * @{\r\n */\r\n#define MPU_HFNMI_PRIVDEF_NONE 0x00000000U\r\n#define MPU_HARDFAULT_NMI (MPU_CTRL_HFNMIENA_Msk)\r\n#define MPU_PRIVILEGED_DEFAULT (MPU_CTRL_PRIVDEFENA_Msk)\r\n#define MPU_HFNMI_PRIVDEF (MPU_CTRL_HFNMIENA_Msk | MPU_CTRL_PRIVDEFENA_Msk)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Enable CORTEX MPU Region Enable\r\n * @{\r\n */\r\n#define MPU_REGION_ENABLE ((uint8_t)0x01)\r\n#define MPU_REGION_DISABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Instruction_Access CORTEX MPU Instruction Access\r\n * @{\r\n */\r\n#define MPU_INSTRUCTION_ACCESS_ENABLE ((uint8_t)0x00)\r\n#define MPU_INSTRUCTION_ACCESS_DISABLE ((uint8_t)0x01)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Shareable CORTEX MPU Instruction Access Shareable\r\n * @{\r\n */\r\n#define MPU_ACCESS_SHAREABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_SHAREABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Cacheable CORTEX MPU Instruction Access Cacheable\r\n * @{\r\n */\r\n#define MPU_ACCESS_CACHEABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_CACHEABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Bufferable CORTEX MPU Instruction Access Bufferable\r\n * @{\r\n */\r\n#define MPU_ACCESS_BUFFERABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_BUFFERABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_TEX_Levels CORTEX MPU TEX Levels\r\n * @{\r\n */\r\n#define MPU_TEX_LEVEL0 ((uint8_t)0x00)\r\n#define MPU_TEX_LEVEL1 ((uint8_t)0x01)\r\n#define MPU_TEX_LEVEL2 ((uint8_t)0x02)\r\n#define MPU_TEX_LEVEL4 ((uint8_t)0x04)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Size CORTEX MPU Region Size\r\n * @{\r\n */\r\n#define MPU_REGION_SIZE_32B ((uint8_t)0x04)\r\n#define MPU_REGION_SIZE_64B ((uint8_t)0x05)\r\n#define MPU_REGION_SIZE_128B ((uint8_t)0x06)\r\n#define MPU_REGION_SIZE_256B ((uint8_t)0x07)\r\n#define MPU_REGION_SIZE_512B ((uint8_t)0x08)\r\n#define MPU_REGION_SIZE_1KB ((uint8_t)0x09)\r\n#define MPU_REGION_SIZE_2KB ((uint8_t)0x0A)\r\n#define MPU_REGION_SIZE_4KB ((uint8_t)0x0B)\r\n#define MPU_REGION_SIZE_8KB ((uint8_t)0x0C)\r\n#define MPU_REGION_SIZE_16KB ((uint8_t)0x0D)\r\n#define MPU_REGION_SIZE_32KB ((uint8_t)0x0E)\r\n#define MPU_REGION_SIZE_64KB ((uint8_t)0x0F)\r\n#define MPU_REGION_SIZE_128KB ((uint8_t)0x10)\r\n#define MPU_REGION_SIZE_256KB ((uint8_t)0x11)\r\n#define MPU_REGION_SIZE_512KB ((uint8_t)0x12)\r\n#define MPU_REGION_SIZE_1MB ((uint8_t)0x13)\r\n#define MPU_REGION_SIZE_2MB ((uint8_t)0x14)\r\n#define MPU_REGION_SIZE_4MB ((uint8_t)0x15)\r\n#define MPU_REGION_SIZE_8MB ((uint8_t)0x16)\r\n#define MPU_REGION_SIZE_16MB ((uint8_t)0x17)\r\n#define MPU_REGION_SIZE_32MB ((uint8_t)0x18)\r\n#define MPU_REGION_SIZE_64MB ((uint8_t)0x19)\r\n#define MPU_REGION_SIZE_128MB ((uint8_t)0x1A)\r\n#define MPU_REGION_SIZE_256MB ((uint8_t)0x1B)\r\n#define MPU_REGION_SIZE_512MB ((uint8_t)0x1C)\r\n#define MPU_REGION_SIZE_1GB ((uint8_t)0x1D)\r\n#define MPU_REGION_SIZE_2GB ((uint8_t)0x1E)\r\n#define MPU_REGION_SIZE_4GB ((uint8_t)0x1F)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Permission_Attributes CORTEX MPU Region Permission Attributes \r\n * @{\r\n */\r\n#define MPU_REGION_NO_ACCESS ((uint8_t)0x00)\r\n#define MPU_REGION_PRIV_RW ((uint8_t)0x01)\r\n#define MPU_REGION_PRIV_RW_URO ((uint8_t)0x02)\r\n#define MPU_REGION_FULL_ACCESS ((uint8_t)0x03)\r\n#define MPU_REGION_PRIV_RO ((uint8_t)0x05)\r\n#define MPU_REGION_PRIV_RO_URO ((uint8_t)0x06)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Number CORTEX MPU Region Number\r\n * @{\r\n */\r\n#define MPU_REGION_NUMBER0 ((uint8_t)0x00)\r\n#define MPU_REGION_NUMBER1 ((uint8_t)0x01)\r\n#define MPU_REGION_NUMBER2 ((uint8_t)0x02)\r\n#define MPU_REGION_NUMBER3 ((uint8_t)0x03)\r\n#define MPU_REGION_NUMBER4 ((uint8_t)0x04)\r\n#define MPU_REGION_NUMBER5 ((uint8_t)0x05)\r\n#define MPU_REGION_NUMBER6 ((uint8_t)0x06)\r\n#define MPU_REGION_NUMBER7 ((uint8_t)0x07)\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Macros CORTEX Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Functions CORTEX Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group1 Initialization and Configuration functions \r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and Configuration functions *****************************/\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup);\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority);\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SystemReset(void);\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group2 Peripheral Control functions \r\n * @brief Cortex control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void);\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority);\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn);\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn);\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource);\r\nvoid HAL_SYSTICK_IRQHandler(void);\r\nvoid HAL_SYSTICK_Callback(void);\r\n\r\n#if (__MPU_PRESENT == 1)\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control);\r\nvoid HAL_MPU_Disable(void);\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init);\r\n#endif /* __MPU_PRESENT */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/ \r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Private_Macros CORTEX Private Macros\r\n * @{\r\n */\r\n#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PRIORITYGROUP_0) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_1) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_2) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_3) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_4))\r\n\r\n#define IS_NVIC_PREEMPTION_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_SUB_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_DEVICE_IRQ(IRQ) ((IRQ) > SysTick_IRQn)\r\n\r\n#define IS_SYSTICK_CLK_SOURCE(SOURCE) (((SOURCE) == SYSTICK_CLKSOURCE_HCLK) || \\\r\n ((SOURCE) == SYSTICK_CLKSOURCE_HCLK_DIV8))\r\n\r\n#if (__MPU_PRESENT == 1)\r\n#define IS_MPU_REGION_ENABLE(STATE) (((STATE) == MPU_REGION_ENABLE) || \\\r\n ((STATE) == MPU_REGION_DISABLE))\r\n\r\n#define IS_MPU_INSTRUCTION_ACCESS(STATE) (((STATE) == MPU_INSTRUCTION_ACCESS_ENABLE) || \\\r\n ((STATE) == MPU_INSTRUCTION_ACCESS_DISABLE))\r\n\r\n#define IS_MPU_ACCESS_SHAREABLE(STATE) (((STATE) == MPU_ACCESS_SHAREABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_SHAREABLE))\r\n\r\n#define IS_MPU_ACCESS_CACHEABLE(STATE) (((STATE) == MPU_ACCESS_CACHEABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_CACHEABLE))\r\n\r\n#define IS_MPU_ACCESS_BUFFERABLE(STATE) (((STATE) == MPU_ACCESS_BUFFERABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_BUFFERABLE))\r\n\r\n#define IS_MPU_TEX_LEVEL(TYPE) (((TYPE) == MPU_TEX_LEVEL0) || \\\r\n ((TYPE) == MPU_TEX_LEVEL1) || \\\r\n ((TYPE) == MPU_TEX_LEVEL2) || \\\r\n ((TYPE) == MPU_TEX_LEVEL4))\r\n\r\n#define IS_MPU_REGION_PERMISSION_ATTRIBUTE(TYPE) (((TYPE) == MPU_REGION_NO_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW_URO) || \\\r\n ((TYPE) == MPU_REGION_FULL_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO_URO))\r\n\r\n#define IS_MPU_REGION_NUMBER(NUMBER) (((NUMBER) == MPU_REGION_NUMBER0) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER1) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER2) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER3) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER4) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER5) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER6) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER7))\r\n\r\n#define IS_MPU_REGION_SIZE(SIZE) (((SIZE) == MPU_REGION_SIZE_32B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4GB))\r\n\r\n#define IS_MPU_SUB_REGION_DISABLE(SUBREGION) ((SUBREGION) < (uint16_t)0x00FF)\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_CORTEX_H */\r\n\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_H\r\n#define STM32G4xx_HAL_DAC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DAC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Types DAC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_STATE_RESET = 0x00U, /*!< DAC not yet initialized or disabled */\r\n HAL_DAC_STATE_READY = 0x01U, /*!< DAC initialized and ready for use */\r\n HAL_DAC_STATE_BUSY = 0x02U, /*!< DAC internal processing is ongoing */\r\n HAL_DAC_STATE_TIMEOUT = 0x03U, /*!< DAC timeout state */\r\n HAL_DAC_STATE_ERROR = 0x04U /*!< DAC error state */\r\n\r\n} HAL_DAC_StateTypeDef;\r\n\r\n/**\r\n * @brief DAC handle Structure definition\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __DAC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n{\r\n DAC_TypeDef *Instance; /*!< Register base address */\r\n\r\n __IO HAL_DAC_StateTypeDef State; /*!< DAC communication state */\r\n\r\n HAL_LockTypeDef Lock; /*!< DAC locking object */\r\n\r\n DMA_HandleTypeDef *DMA_Handle1; /*!< Pointer DMA handler for channel 1 */\r\n\r\n DMA_HandleTypeDef *DMA_Handle2; /*!< Pointer DMA handler for channel 2 */\r\n\r\n __IO uint32_t ErrorCode; /*!< DAC Error code */\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallbackCh1)(struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh1)(struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh1)(struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh1)(struct __DAC_HandleTypeDef *hdac);\r\n\r\n void (* ConvCpltCallbackCh2)(struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh2)(struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh2)(struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh2)(struct __DAC_HandleTypeDef *hdac);\r\n\r\n\r\n void (* MspInitCallback)(struct __DAC_HandleTypeDef *hdac);\r\n void (* MspDeInitCallback)(struct __DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n} DAC_HandleTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration sample and hold Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_SampleTime ; /*!< Specifies the Sample time for the selected channel.\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_HoldTime ; /*!< Specifies the hold time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_RefreshTime ; /*!< Specifies the refresh time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 255 */\r\n} DAC_SampleAndHoldConfTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration regular Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_HighFrequency; /*!< Specifies the frequency interface mode\r\n This parameter can be a value of @ref DAC_HighFrequency */\r\n\r\n FunctionalState DAC_DMADoubleDataMode; /*!< Specifies if DMA double data mode should be enabled or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n FunctionalState DAC_SignedFormat; /*!< Specifies if signed format should be used or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n uint32_t DAC_SampleAndHold; /*!< Specifies whether the DAC mode.\r\n This parameter can be a value of @ref DAC_SampleAndHold */\r\n\r\n uint32_t DAC_Trigger; /*!< Specifies the external trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the reset trigger. */\r\n\r\n uint32_t DAC_Trigger2; /*!< Specifies the external secondary trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the step trigger.*/\r\n\r\n uint32_t DAC_OutputBuffer; /*!< Specifies whether the DAC channel output buffer is enabled or disabled.\r\n This parameter can be a value of @ref DAC_output_buffer */\r\n\r\n uint32_t DAC_ConnectOnChipPeripheral ; /*!< Specifies whether the DAC output is connected or not to on chip peripheral.\r\n This parameter can be a value of @ref DAC_ConnectOnChipPeripheral */\r\n\r\n uint32_t DAC_UserTrimming; /*!< Specifies the trimming mode\r\n This parameter must be a value of @ref DAC_UserTrimming\r\n DAC_UserTrimming is either factory or user trimming */\r\n\r\n uint32_t DAC_TrimmingValue; /*!< Specifies the offset trimming value\r\n i.e. when DAC_SampleAndHold is DAC_TRIMMING_USER.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 31 */\r\n DAC_SampleAndHoldConfTypeDef DAC_SampleAndHoldConfig; /*!< Sample and Hold settings */\r\n} DAC_ChannelConfTypeDef;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL DAC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_CH1_COMPLETE_CB_ID = 0x00U, /*!< DAC CH1 Complete Callback ID */\r\n HAL_DAC_CH1_HALF_COMPLETE_CB_ID = 0x01U, /*!< DAC CH1 half Complete Callback ID */\r\n HAL_DAC_CH1_ERROR_ID = 0x02U, /*!< DAC CH1 error Callback ID */\r\n HAL_DAC_CH1_UNDERRUN_CB_ID = 0x03U, /*!< DAC CH1 underrun Callback ID */\r\n\r\n HAL_DAC_CH2_COMPLETE_CB_ID = 0x04U, /*!< DAC CH2 Complete Callback ID */\r\n HAL_DAC_CH2_HALF_COMPLETE_CB_ID = 0x05U, /*!< DAC CH2 half Complete Callback ID */\r\n HAL_DAC_CH2_ERROR_ID = 0x06U, /*!< DAC CH2 error Callback ID */\r\n HAL_DAC_CH2_UNDERRUN_CB_ID = 0x07U, /*!< DAC CH2 underrun Callback ID */\r\n\r\n HAL_DAC_MSPINIT_CB_ID = 0x08U, /*!< DAC MspInit Callback ID */\r\n HAL_DAC_MSPDEINIT_CB_ID = 0x09U, /*!< DAC MspDeInit Callback ID */\r\n HAL_DAC_ALL_CB_ID = 0x0AU /*!< DAC All ID */\r\n} HAL_DAC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL DAC Callback pointer definition\r\n */\r\ntypedef void (*pDAC_CallbackTypeDef)(DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Constants DAC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Error_Code DAC Error Code\r\n * @{\r\n */\r\n#define HAL_DAC_ERROR_NONE 0x00U /*!< No error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH1 0x01U /*!< DAC channel1 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH2 0x02U /*!< DAC channel2 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMA 0x04U /*!< DMA error */\r\n#define HAL_DAC_ERROR_TIMEOUT 0x08U /*!< Timeout error */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define HAL_DAC_ERROR_INVALID_CALLBACK 0x10U /*!< Invalid callback error */\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_trigger_selection DAC trigger selection\r\n * @{\r\n */\r\n#define DAC_TRIGGER_NONE 0x00000000UL /*!< DAC (all) conversion is automatic once the DAC_DHRxxxx register has been loaded, and not by external trigger */\r\n#define DAC_TRIGGER_SOFTWARE ( DAC_CR_TEN1) /*!< DAC (all) conversion started by software trigger for DAC channel */\r\n#define DAC_TRIGGER_T1_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: TIM1 TRGO selected as external conversion trigger for DAC channel. */\r\n#define DAC_TRIGGER_T8_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1/2/4: TIM8 TRGO selected as external conversion trigger for DAC channel. Refer to device datasheet for DACx availability. */\r\n#define DAC_TRIGGER_T7_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): TIM7 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM15 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T2_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): TIM2 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T4_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM4 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_EXT_IT9 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line9 event selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_EXT_IT10 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line10 event selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_T6_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM6 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T3_TRGO (DAC_CR_TSEL1_3 | DAC_CR_TEN1) /*!< DAC (all): TIM3 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG01 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1&4: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. Refer to device datasheet for DACx instance availability. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG02 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC2: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported and DAC2 instance present (refer to device datasheet for supported features list and DAC2 instance availability) */\r\n#define DAC_TRIGGER_HRTIM_TRG03 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_output_buffer DAC output buffer\r\n * @{\r\n */\r\n#define DAC_OUTPUTBUFFER_ENABLE 0x00000000U\r\n#define DAC_OUTPUTBUFFER_DISABLE (DAC_MCR_MODE1_1)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Channel_selection DAC Channel selection\r\n * @{\r\n */\r\n#define DAC_CHANNEL_1 0x00000000U\r\n\r\n#define DAC_CHANNEL_2 0x00000010U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_data_alignment DAC data alignment\r\n * @{\r\n */\r\n#define DAC_ALIGN_12B_R 0x00000000U\r\n#define DAC_ALIGN_12B_L 0x00000004U\r\n#define DAC_ALIGN_8B_R 0x00000008U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_flags_definition DAC flags definition\r\n * @{\r\n */\r\n#define DAC_FLAG_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_FLAG_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n#define DAC_FLAG_DAC1RDY (DAC_SR_DAC1RDY)\r\n\r\n#define DAC_FLAG_DAC2RDY (DAC_SR_DAC2RDY)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_IT_definition DAC IT definition\r\n * @{\r\n */\r\n#define DAC_IT_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_IT_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_ConnectOnChipPeripheral DAC ConnectOnChipPeripheral\r\n * @{\r\n */\r\n#define DAC_CHIPCONNECT_EXTERNAL (1UL << 0)\r\n#define DAC_CHIPCONNECT_INTERNAL (1UL << 1)\r\n#define DAC_CHIPCONNECT_BOTH (1UL << 2)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_UserTrimming DAC User Trimming\r\n * @{\r\n */\r\n#define DAC_TRIMMING_FACTORY (0x00000000UL) /*!< Factory trimming */\r\n#define DAC_TRIMMING_USER (0x00000001UL) /*!< User trimming */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_SampleAndHold DAC power mode\r\n * @{\r\n */\r\n#define DAC_SAMPLEANDHOLD_DISABLE (0x00000000UL)\r\n#define DAC_SAMPLEANDHOLD_ENABLE (DAC_MCR_MODE1_2)\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup DAC_HighFrequency DAC high frequency interface mode\r\n * @{\r\n */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE 0x00000000UL /*!< High frequency interface mode disabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ (DAC_MCR_HFSEL_0) /*!< High frequency interface mode compatible to AHB>80MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ (DAC_MCR_HFSEL_1) /*!< High frequency interface mode compatible to AHB>160MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC 0x00000002UL /*!< High frequency interface mode automatic */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Delay for DAC channel voltage settling time from DAC channel startup */\r\n/* (transition from disable to enable). */\r\n/* Note: DAC channel startup time depends on board application environment: */\r\n/* impedance connected to DAC channel output. */\r\n/* The delay below is specified under conditions: */\r\n/* - voltage maximum transition (lowest to highest value) */\r\n/* - until voltage reaches final value +-1LSB */\r\n/* - DAC channel output buffer enabled */\r\n/* - load impedance of 5kOhm (min), 50pF (max) */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tWAKEUP\"). */\r\n/* Unit: us */\r\n#define DAC_DELAY_STARTUP_US (15UL) /*!< Delay for DAC channel voltage settling time from DAC channel startup (transition from disable to enable) */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Macros DAC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DAC handle state.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_DAC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DAC_STATE_RESET)\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/** @brief Enable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __DAC_Channel__ specifies the DAC channel\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR |= (DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Disable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __DAC_Channel__ specifies the DAC channel.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR &= ~(DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Set DHR12R1 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R1_ALIGNMENT(__ALIGNMENT__) (0x00000008UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12R2 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R2_ALIGNMENT(__ALIGNMENT__) (0x00000014UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12RD alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12RD_ALIGNMENT(__ALIGNMENT__) (0x00000020UL + (__ALIGNMENT__))\r\n\r\n/** @brief Enable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Check whether the specified DAC interrupt source is enabled or not.\r\n * @param __HANDLE__ DAC handle\r\n * @param __INTERRUPT__ DAC interrupt source to check\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_DAC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR\\\r\n & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Get the selected DAC's flag status.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to get.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n * @arg DAC_FLAG_DAC1RDY DAC channel 1 ready status flag\r\n * @arg DAC_FLAG_DAC2RDY DAC channel 2 ready status flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_GET_FLAG(__HANDLE__, __FLAG__) ((((__HANDLE__)->Instance->SR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the DAC's flag.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_CLEAR_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Private_Macros DAC Private Macros\r\n * @{\r\n */\r\n#define IS_DAC_OUTPUT_BUFFER_STATE(STATE) (((STATE) == DAC_OUTPUTBUFFER_ENABLE) || \\\r\n ((STATE) == DAC_OUTPUTBUFFER_DISABLE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx)\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((DACX) == DAC2) ? \\\r\n ((CHANNEL) == DAC_CHANNEL_1) \\\r\n : \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2)))\r\n#else\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2))\r\n#endif /* STM32G474xx || STM32G484xx || STM32G473xx */\r\n\r\n#define IS_DAC_ALIGN(ALIGN) (((ALIGN) == DAC_ALIGN_12B_R) || \\\r\n ((ALIGN) == DAC_ALIGN_12B_L) || \\\r\n ((ALIGN) == DAC_ALIGN_8B_R))\r\n\r\n#define IS_DAC_DATA(DATA) ((DATA) <= 0xFFF0UL)\r\n\r\n#define IS_DAC_REFRESHTIME(TIME) ((TIME) <= 0x000000FFUL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DAC HAL Extended module */\r\n#include \"stm32g4xx_hal_dac_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, const uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data);\r\n\r\nvoid HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac);\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/* DAC callback registering/unregistering */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_DAC_GetValue(const DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac,\r\n const DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group4\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(const DAC_HandleTypeDef *hdac);\r\nuint32_t HAL_DAC_GetError(const DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Private_Functions DAC Private Functions\r\n * @{\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_DAC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_EX_H\r\n#define STM32G4xx_HAL_DAC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DACEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Constants DACEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_lfsrunmask_triangleamplitude DACEx lfsrunmask triangle amplitude\r\n * @{\r\n */\r\n#define DAC_LFSRUNMASK_BIT0 0x00000000UL /*!< Unmask DAC channel LFSR bit0 for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS1_0 ( DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[1:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS2_0 ( DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[2:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS3_0 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[3:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS4_0 ( DAC_CR_MAMP1_2 ) /*!< Unmask DAC channel LFSR bit[4:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS5_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[5:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS6_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[6:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS7_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[7:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS8_0 (DAC_CR_MAMP1_3 ) /*!< Unmask DAC channel LFSR bit[8:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS9_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[9:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS10_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[10:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS11_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[11:0] for noise wave generation */\r\n#define DAC_TRIANGLEAMPLITUDE_1 0x00000000UL /*!< Select max triangle amplitude of 1 */\r\n#define DAC_TRIANGLEAMPLITUDE_3 ( DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 3 */\r\n#define DAC_TRIANGLEAMPLITUDE_7 ( DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 7 */\r\n#define DAC_TRIANGLEAMPLITUDE_15 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 15 */\r\n#define DAC_TRIANGLEAMPLITUDE_31 ( DAC_CR_MAMP1_2 ) /*!< Select max triangle amplitude of 31 */\r\n#define DAC_TRIANGLEAMPLITUDE_63 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 63 */\r\n#define DAC_TRIANGLEAMPLITUDE_127 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 127 */\r\n#define DAC_TRIANGLEAMPLITUDE_255 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 255 */\r\n#define DAC_TRIANGLEAMPLITUDE_511 (DAC_CR_MAMP1_3 ) /*!< Select max triangle amplitude of 511 */\r\n#define DAC_TRIANGLEAMPLITUDE_1023 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 1023 */\r\n#define DAC_TRIANGLEAMPLITUDE_2047 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 2047 */\r\n#define DAC_TRIANGLEAMPLITUDE_4095 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 4095 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_SawtoothPolarityMode DAC Sawtooth polarity mode\r\n * @{\r\n */\r\n#define DAC_SAWTOOTH_POLARITY_DECREMENT 0x00000000UL /*!< Sawtooth wave generation, polarity is decrement */\r\n#define DAC_SAWTOOTH_POLARITY_INCREMENT (DAC_STR1_STDIR1) /*!< Sawtooth wave generation, polarity is increment */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Private_Macros DACEx Private Macros\r\n * @{\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG02)) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T1_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG03)) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n : ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif /* STM32G474xx || STM32G484xx */\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n :((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif /* STM32G474xx || STM32G484xx */\r\n#define IS_DAC_HIGH_FREQUENCY_MODE(MODE) (((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC))\r\n\r\n#define IS_DAC_SAMPLETIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_HOLDTIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_SAMPLEANDHOLD(MODE) (((MODE) == DAC_SAMPLEANDHOLD_DISABLE) || \\\r\n ((MODE) == DAC_SAMPLEANDHOLD_ENABLE))\r\n\r\n#define IS_DAC_TRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_NEWTRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_CHIP_CONNECTION(CONNECT) (((CONNECT) == DAC_CHIPCONNECT_EXTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_INTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_BOTH))\r\n\r\n#define IS_DAC_TRIMMING(TRIMMING) (((TRIMMING) == DAC_TRIMMING_FACTORY) || \\\r\n ((TRIMMING) == DAC_TRIMMING_USER))\r\n\r\n#define IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(VALUE) (((VALUE) == DAC_LFSRUNMASK_BIT0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS1_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS2_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS3_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS4_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS5_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS6_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS7_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS8_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS9_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS10_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS11_0) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_3) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_7) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_15) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_31) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_63) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_127) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_255) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_511) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1023) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_2047) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_4095))\r\n\r\n#define IS_DAC_SAWTOOTH_POLARITY(POLARITY) (((POLARITY) == DAC_SAWTOOTH_POLARITY_DECREMENT) || \\\r\n ((POLARITY) == DAC_SAWTOOTH_POLARITY_INCREMENT))\r\n\r\n#define IS_DAC_RESET_DATA(DATA) ((DATA) <= 0x00000FFFUL)\r\n#define IS_DAC_STEP_DATA(DATA) ((DATA) <= 0x0000FFFFUL)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/* Extended features functions ***********************************************/\r\n\r\n/** @addtogroup DACEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel,\r\n const uint32_t *pData, uint32_t Length, uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2);\r\nuint32_t HAL_DACEx_DualGetValue(const DAC_HandleTypeDef *hdac);\r\n\r\nvoid HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue);\r\nuint32_t HAL_DACEx_GetTrimOffset(const DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/* DAC_DMAConvCpltCh2 / DAC_DMAErrorCh2 / DAC_DMAHalfConvCpltCh2 */\r\n/* are called by HAL_DAC_Start_DMA */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_DAC_EX_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_def.h\r\n * @author MCD Application Team\r\n * @brief This file contains HAL common defines, enumeration, macros and\r\n * structures definitions.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DEF\r\n#define __STM32G4xx_HAL_DEF\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n#include \"Legacy/stm32_hal_legacy.h\" /* Aliases file for old names compatibility */\r\n#include \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL Status structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_OK = 0x00U,\r\n HAL_ERROR = 0x01U,\r\n HAL_BUSY = 0x02U,\r\n HAL_TIMEOUT = 0x03U\r\n} HAL_StatusTypeDef;\r\n\r\n/**\r\n * @brief HAL Lock structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_UNLOCKED = 0x00U,\r\n HAL_LOCKED = 0x01U\r\n} HAL_LockTypeDef;\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#define HAL_MAX_DELAY 0xFFFFFFFFU\r\n\r\n#define HAL_IS_BIT_SET(REG, BIT) (((REG) & (BIT)) == (BIT))\r\n#define HAL_IS_BIT_CLR(REG, BIT) (((REG) & (BIT)) == 0U)\r\n\r\n#define __HAL_LINKDMA(__HANDLE__, __PPP_DMA_FIELD__, __DMA_HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->__PPP_DMA_FIELD__ = &(__DMA_HANDLE__); \\\r\n (__DMA_HANDLE__).Parent = (__HANDLE__); \\\r\n } while(0)\r\n\r\n#if !defined(UNUSED)\r\n#define UNUSED(X) (void)X /* To avoid gcc/g++ warnings */\r\n#endif /* UNUSED */\r\n\r\n/** @brief Reset the Handle's State field.\r\n * @param __HANDLE__: specifies the Peripheral Handle.\r\n * @note This macro can be used for the following purpose:\r\n * - When the Handle is declared as local variable; before passing it as parameter\r\n * to HAL_PPP_Init() for the first time, it is mandatory to use this macro\r\n * to set to 0 the Handle's \"State\" field.\r\n * Otherwise, \"State\" field may have any random value and the first time the function\r\n * HAL_PPP_Init() is called, the low level hardware initialization will be missed\r\n * (i.e. HAL_PPP_MspInit() will not be executed).\r\n * - When there is a need to reconfigure the low level hardware: instead of calling\r\n * HAL_PPP_DeInit() then HAL_PPP_Init(), user can make a call to this macro then HAL_PPP_Init().\r\n * In this later function, when the Handle's \"State\" field is set to 0, it will execute the function\r\n * HAL_PPP_MspInit() which will reconfigure the low level hardware.\r\n * @retval None\r\n */\r\n#define __HAL_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = 0)\r\n\r\n#if (USE_RTOS == 1U)\r\n/* Reserved for future use */\r\n#error \" USE_RTOS should be 0 in the current HAL release \"\r\n#else\r\n#define __HAL_LOCK(__HANDLE__) \\\r\n do{ \\\r\n if((__HANDLE__)->Lock == HAL_LOCKED) \\\r\n { \\\r\n return HAL_BUSY; \\\r\n } \\\r\n else \\\r\n { \\\r\n (__HANDLE__)->Lock = HAL_LOCKED; \\\r\n } \\\r\n }while (0U)\r\n\r\n#define __HAL_UNLOCK(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->Lock = HAL_UNLOCKED; \\\r\n }while (0U)\r\n#endif /* USE_RTOS */\r\n\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif\r\n#ifndef __packed\r\n#define __packed __attribute__((packed))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif /* __weak */\r\n#ifndef __packed\r\n#define __packed __attribute__((__packed__))\r\n#endif /* __packed */\r\n#endif /* __GNUC__ */\r\n\r\n\r\n/* Macro to get variable aligned on 4-bytes, for __ICCARM__ the directive \"#pragma data_alignment=4\" must be used instead */\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4)))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4U)))\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif /* __ALIGN_BEGIN */\r\n#else\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#if defined (__CC_ARM) /* ARM Compiler V5*/\r\n#define __ALIGN_BEGIN __align(4U)\r\n#elif defined (__ICCARM__) /* IAR Compiler */\r\n#define __ALIGN_BEGIN\r\n#endif /* __CC_ARM */\r\n#endif /* __ALIGN_BEGIN */\r\n#endif /* __GNUC__ */\r\n\r\n/**\r\n * @brief __RAM_FUNC definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050))\r\n/* ARM Compiler V4/V5 and V6\r\n --------------------------\r\n RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate source module.\r\n Using the 'Options for File' dialog you can simply change the 'Code / Const'\r\n area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the 'Options for Target'\r\n dialog.\r\n*/\r\n#define __RAM_FUNC\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n*/\r\n#define __RAM_FUNC __ramfunc\r\n\r\n#elif defined ( __GNUC__ )\r\n/* GNU Compiler\r\n ------------\r\n RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n*/\r\n#define __RAM_FUNC __attribute__((section(\".RamFunc\")))\r\n\r\n#endif /* __CC_ARM */\r\n\r\n/**\r\n * @brief __NOINLINE definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)) || defined ( __GNUC__ )\r\n/* ARM V4/V5 and V6 & GNU Compiler\r\n -------------------------------\r\n*/\r\n#define __NOINLINE __attribute__ ( (noinline) )\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n*/\r\n#define __NOINLINE _Pragma(\"optimize = no_inline\")\r\n\r\n#endif /* __CC_ARM || __GNUC__ */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* ___STM32G4xx_HAL_DEF */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_H\r\n#define __STM32G4xx_HAL_DMA_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Types DMA Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Request; /*!< Specifies the request selected for the specified channel.\r\n This parameter can be a value of @ref DMA_request */\r\n\r\n uint32_t Direction; /*!< Specifies if the data will be transferred from memory to peripheral,\r\n from memory to memory or from peripheral to memory.\r\n This parameter can be a value of @ref DMA_Data_transfer_direction */\r\n\r\n uint32_t PeriphInc; /*!< Specifies whether the Peripheral address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Peripheral_incremented_mode */\r\n\r\n uint32_t MemInc; /*!< Specifies whether the memory address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Memory_incremented_mode */\r\n\r\n uint32_t PeriphDataAlignment; /*!< Specifies the Peripheral data width.\r\n This parameter can be a value of @ref DMA_Peripheral_data_size */\r\n\r\n uint32_t MemDataAlignment; /*!< Specifies the Memory data width.\r\n This parameter can be a value of @ref DMA_Memory_data_size */\r\n\r\n uint32_t Mode; /*!< Specifies the operation mode of the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_mode\r\n @note The circular buffer mode cannot be used if the memory-to-memory\r\n data transfer is configured on the selected Channel */\r\n\r\n uint32_t Priority; /*!< Specifies the software priority for the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_Priority_level */\r\n} DMA_InitTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_STATE_RESET = 0x00U, /*!< DMA not yet initialized or disabled */\r\n HAL_DMA_STATE_READY = 0x01U, /*!< DMA initialized and ready for use */\r\n HAL_DMA_STATE_BUSY = 0x02U, /*!< DMA process is ongoing */\r\n HAL_DMA_STATE_TIMEOUT = 0x03U, /*!< DMA timeout state */\r\n} HAL_DMA_StateTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA Error Code structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_FULL_TRANSFER = 0x00U, /*!< Full transfer */\r\n HAL_DMA_HALF_TRANSFER = 0x01U /*!< Half Transfer */\r\n} HAL_DMA_LevelCompleteTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMA Callback ID structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_XFER_CPLT_CB_ID = 0x00U, /*!< Full transfer */\r\n HAL_DMA_XFER_HALFCPLT_CB_ID = 0x01U, /*!< Half transfer */\r\n HAL_DMA_XFER_ERROR_CB_ID = 0x02U, /*!< Error */\r\n HAL_DMA_XFER_ABORT_CB_ID = 0x03U, /*!< Abort */\r\n HAL_DMA_XFER_ALL_CB_ID = 0x04U /*!< All */\r\n\r\n} HAL_DMA_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief DMA handle Structure definition\r\n */\r\ntypedef struct __DMA_HandleTypeDef\r\n{\r\n DMA_Channel_TypeDef *Instance; /*!< Register base address */\r\n\r\n DMA_InitTypeDef Init; /*!< DMA communication parameters */\r\n\r\n HAL_LockTypeDef Lock; /*!< DMA locking object */\r\n\r\n __IO HAL_DMA_StateTypeDef State; /*!< DMA transfer state */\r\n\r\n void *Parent; /*!< Parent object state */\r\n\r\n void (* XferCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer complete callback */\r\n\r\n void (* XferHalfCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA Half transfer complete callback */\r\n\r\n void (* XferErrorCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer error callback */\r\n\r\n void (* XferAbortCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer abort callback */\r\n\r\n __IO uint32_t ErrorCode; /*!< DMA Error code */\r\n\r\n DMA_TypeDef *DmaBaseAddress; /*!< DMA Channel Base Address */\r\n\r\n uint32_t ChannelIndex; /*!< DMA Channel Index */\r\n\r\n DMAMUX_Channel_TypeDef *DMAmuxChannel; /*!< Register base address */\r\n\r\n DMAMUX_ChannelStatus_TypeDef *DMAmuxChannelStatus; /*!< DMAMUX Channels Status Base Address */\r\n\r\n uint32_t DMAmuxChannelStatusMask; /*!< DMAMUX Channel Status Mask */\r\n\r\n DMAMUX_RequestGen_TypeDef *DMAmuxRequestGen; /*!< DMAMUX request generator Base Address */\r\n\r\n DMAMUX_RequestGenStatus_TypeDef *DMAmuxRequestGenStatus; /*!< DMAMUX request generator Address */\r\n\r\n uint32_t DMAmuxRequestGenStatusMask; /*!< DMAMUX request generator Status mask */\r\n\r\n} DMA_HandleTypeDef;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Constants DMA Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Error_Code DMA Error Code\r\n * @{\r\n */\r\n#define HAL_DMA_ERROR_NONE 0x00000000U /*!< No error */\r\n#define HAL_DMA_ERROR_TE 0x00000001U /*!< Transfer error */\r\n#define HAL_DMA_ERROR_NO_XFER 0x00000004U /*!< Abort requested with no Xfer ongoing */\r\n#define HAL_DMA_ERROR_TIMEOUT 0x00000020U /*!< Timeout error */\r\n#define HAL_DMA_ERROR_NOT_SUPPORTED 0x00000100U /*!< Not supported mode */\r\n#define HAL_DMA_ERROR_SYNC 0x00000200U /*!< DMAMUX sync overrun error */\r\n#define HAL_DMA_ERROR_REQGEN 0x00000400U /*!< DMAMUX request generator overrun error */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_request DMA request\r\n * @{\r\n */\r\n#define DMA_REQUEST_MEM2MEM 0U /*!< memory to memory transfer */\r\n\r\n#define DMA_REQUEST_GENERATOR0 1U\r\n#define DMA_REQUEST_GENERATOR1 2U\r\n#define DMA_REQUEST_GENERATOR2 3U\r\n#define DMA_REQUEST_GENERATOR3 4U\r\n\r\n#define DMA_REQUEST_ADC1 5U\r\n\r\n#define DMA_REQUEST_DAC1_CHANNEL1 6U\r\n#define DMA_REQUEST_DAC1_CHANNEL2 7U\r\n\r\n#define DMA_REQUEST_TIM6_UP 8U\r\n#define DMA_REQUEST_TIM7_UP 9U\r\n\r\n#define DMA_REQUEST_SPI1_RX 10U\r\n#define DMA_REQUEST_SPI1_TX 11U\r\n#define DMA_REQUEST_SPI2_RX 12U\r\n#define DMA_REQUEST_SPI2_TX 13U\r\n#define DMA_REQUEST_SPI3_RX 14U\r\n#define DMA_REQUEST_SPI3_TX 15U\r\n\r\n#define DMA_REQUEST_I2C1_RX 16U\r\n#define DMA_REQUEST_I2C1_TX 17U\r\n#define DMA_REQUEST_I2C2_RX 18U\r\n#define DMA_REQUEST_I2C2_TX 19U\r\n#define DMA_REQUEST_I2C3_RX 20U\r\n#define DMA_REQUEST_I2C3_TX 21U\r\n#if defined (I2C4)\r\n#define DMA_REQUEST_I2C4_RX 22U\r\n#define DMA_REQUEST_I2C4_TX 23U\r\n#endif /* I2C4 */\r\n\r\n#define DMA_REQUEST_USART1_RX 24U\r\n#define DMA_REQUEST_USART1_TX 25U\r\n#define DMA_REQUEST_USART2_RX 26U\r\n#define DMA_REQUEST_USART2_TX 27U\r\n#define DMA_REQUEST_USART3_RX 28U\r\n#define DMA_REQUEST_USART3_TX 29U\r\n\r\n#define DMA_REQUEST_UART4_RX 30U\r\n#define DMA_REQUEST_UART4_TX 31U\r\n#if defined (UART5)\r\n#define DMA_REQUEST_UART5_RX 32U\r\n#define DMA_REQUEST_UART5_TX 33U\r\n#endif /* UART5 */\r\n\r\n#define DMA_REQUEST_LPUART1_RX 34U\r\n#define DMA_REQUEST_LPUART1_TX 35U\r\n\r\n#define DMA_REQUEST_ADC2 36U\r\n#if defined (ADC3)\r\n#define DMA_REQUEST_ADC3 37U\r\n#endif /* ADC3 */\r\n#if defined (ADC4)\r\n#define DMA_REQUEST_ADC4 38U\r\n#endif /* ADC4 */\r\n#if defined (ADC5)\r\n#define DMA_REQUEST_ADC5 39U\r\n#endif /* ADC5 */\r\n\r\n#if defined (QUADSPI)\r\n#define DMA_REQUEST_QUADSPI 40U\r\n#endif /* QUADSPI */\r\n\r\n#if defined (DAC2)\r\n#define DMA_REQUEST_DAC2_CHANNEL1 41U\r\n#endif /* DAC2 */\r\n\r\n#define DMA_REQUEST_TIM1_CH1 42U\r\n#define DMA_REQUEST_TIM1_CH2 43U\r\n#define DMA_REQUEST_TIM1_CH3 44U\r\n#define DMA_REQUEST_TIM1_CH4 45U\r\n#define DMA_REQUEST_TIM1_UP 46U\r\n#define DMA_REQUEST_TIM1_TRIG 47U\r\n#define DMA_REQUEST_TIM1_COM 48U\r\n\r\n#define DMA_REQUEST_TIM8_CH1 49U\r\n#define DMA_REQUEST_TIM8_CH2 50U\r\n#define DMA_REQUEST_TIM8_CH3 51U\r\n#define DMA_REQUEST_TIM8_CH4 52U\r\n#define DMA_REQUEST_TIM8_UP 53U\r\n#define DMA_REQUEST_TIM8_TRIG 54U\r\n#define DMA_REQUEST_TIM8_COM 55U\r\n\r\n#define DMA_REQUEST_TIM2_CH1 56U\r\n#define DMA_REQUEST_TIM2_CH2 57U\r\n#define DMA_REQUEST_TIM2_CH3 58U\r\n#define DMA_REQUEST_TIM2_CH4 59U\r\n#define DMA_REQUEST_TIM2_UP 60U\r\n\r\n#define DMA_REQUEST_TIM3_CH1 61U\r\n#define DMA_REQUEST_TIM3_CH2 62U\r\n#define DMA_REQUEST_TIM3_CH3 63U\r\n#define DMA_REQUEST_TIM3_CH4 64U\r\n#define DMA_REQUEST_TIM3_UP 65U\r\n#define DMA_REQUEST_TIM3_TRIG 66U\r\n\r\n#define DMA_REQUEST_TIM4_CH1 67U\r\n#define DMA_REQUEST_TIM4_CH2 68U\r\n#define DMA_REQUEST_TIM4_CH3 69U\r\n#define DMA_REQUEST_TIM4_CH4 70U\r\n#define DMA_REQUEST_TIM4_UP 71U\r\n\r\n#if defined (TIM5)\r\n#define DMA_REQUEST_TIM5_CH1 72U\r\n#define DMA_REQUEST_TIM5_CH2 73U\r\n#define DMA_REQUEST_TIM5_CH3 74U\r\n#define DMA_REQUEST_TIM5_CH4 75U\r\n#define DMA_REQUEST_TIM5_UP 76U\r\n#define DMA_REQUEST_TIM5_TRIG 77U\r\n#endif /* TIM5 */\r\n\r\n#define DMA_REQUEST_TIM15_CH1 78U\r\n#define DMA_REQUEST_TIM15_UP 79U\r\n#define DMA_REQUEST_TIM15_TRIG 80U\r\n#define DMA_REQUEST_TIM15_COM 81U\r\n\r\n#define DMA_REQUEST_TIM16_CH1 82U\r\n#define DMA_REQUEST_TIM16_UP 83U\r\n#define DMA_REQUEST_TIM17_CH1 84U\r\n#define DMA_REQUEST_TIM17_UP 85U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_CH1 86U\r\n#define DMA_REQUEST_TIM20_CH2 87U\r\n#define DMA_REQUEST_TIM20_CH3 88U\r\n#define DMA_REQUEST_TIM20_CH4 89U\r\n#define DMA_REQUEST_TIM20_UP 90U\r\n#endif /* TIM20 */\r\n\r\n#define DMA_REQUEST_AES_IN 91U\r\n#define DMA_REQUEST_AES_OUT 92U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_TRIG 93U\r\n#define DMA_REQUEST_TIM20_COM 94U\r\n#endif /* TIM20 */\r\n\r\n#if defined (HRTIM1)\r\n#define DMA_REQUEST_HRTIM1_M 95U\r\n#define DMA_REQUEST_HRTIM1_A 96U\r\n#define DMA_REQUEST_HRTIM1_B 97U\r\n#define DMA_REQUEST_HRTIM1_C 98U\r\n#define DMA_REQUEST_HRTIM1_D 99U\r\n#define DMA_REQUEST_HRTIM1_E 100U\r\n#define DMA_REQUEST_HRTIM1_F 101U\r\n#endif /* HRTIM1 */\r\n\r\n#define DMA_REQUEST_DAC3_CHANNEL1 102U\r\n#define DMA_REQUEST_DAC3_CHANNEL2 103U\r\n#if defined (DAC4)\r\n#define DMA_REQUEST_DAC4_CHANNEL1 104U\r\n#define DMA_REQUEST_DAC4_CHANNEL2 105U\r\n#endif /* DAC4 */\r\n\r\n#if defined (SPI4)\r\n#define DMA_REQUEST_SPI4_RX 106U\r\n#define DMA_REQUEST_SPI4_TX 107U\r\n#endif /* SPI4 */\r\n\r\n#define DMA_REQUEST_SAI1_A 108U\r\n#define DMA_REQUEST_SAI1_B 109U\r\n\r\n#define DMA_REQUEST_FMAC_READ 110U\r\n#define DMA_REQUEST_FMAC_WRITE 111U\r\n\r\n#define DMA_REQUEST_CORDIC_READ 112U\r\n#define DMA_REQUEST_CORDIC_WRITE 113U\r\n\r\n#define DMA_REQUEST_UCPD1_RX 114U\r\n#define DMA_REQUEST_UCPD1_TX 115U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Data_transfer_direction DMA Data transfer direction\r\n * @{\r\n */\r\n#define DMA_PERIPH_TO_MEMORY 0x00000000U /*!< Peripheral to memory direction */\r\n#define DMA_MEMORY_TO_PERIPH DMA_CCR_DIR /*!< Memory to peripheral direction */\r\n#define DMA_MEMORY_TO_MEMORY DMA_CCR_MEM2MEM /*!< Memory to memory direction */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_incremented_mode DMA Peripheral incremented mode\r\n * @{\r\n */\r\n#define DMA_PINC_ENABLE DMA_CCR_PINC /*!< Peripheral increment mode Enable */\r\n#define DMA_PINC_DISABLE 0x00000000U /*!< Peripheral increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_incremented_mode DMA Memory incremented mode\r\n * @{\r\n */\r\n#define DMA_MINC_ENABLE DMA_CCR_MINC /*!< Memory increment mode Enable */\r\n#define DMA_MINC_DISABLE 0x00000000U /*!< Memory increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_data_size DMA Peripheral data size\r\n * @{\r\n */\r\n#define DMA_PDATAALIGN_BYTE 0x00000000U /*!< Peripheral data alignment : Byte */\r\n#define DMA_PDATAALIGN_HALFWORD DMA_CCR_PSIZE_0 /*!< Peripheral data alignment : HalfWord */\r\n#define DMA_PDATAALIGN_WORD DMA_CCR_PSIZE_1 /*!< Peripheral data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_data_size DMA Memory data size\r\n * @{\r\n */\r\n#define DMA_MDATAALIGN_BYTE 0x00000000U /*!< Memory data alignment : Byte */\r\n#define DMA_MDATAALIGN_HALFWORD DMA_CCR_MSIZE_0 /*!< Memory data alignment : HalfWord */\r\n#define DMA_MDATAALIGN_WORD DMA_CCR_MSIZE_1 /*!< Memory data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_mode DMA mode\r\n * @{\r\n */\r\n#define DMA_NORMAL 0x00000000U /*!< Normal mode */\r\n#define DMA_CIRCULAR DMA_CCR_CIRC /*!< Circular mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Priority_level DMA Priority level\r\n * @{\r\n */\r\n#define DMA_PRIORITY_LOW 0x00000000U /*!< Priority level : Low */\r\n#define DMA_PRIORITY_MEDIUM DMA_CCR_PL_0 /*!< Priority level : Medium */\r\n#define DMA_PRIORITY_HIGH DMA_CCR_PL_1 /*!< Priority level : High */\r\n#define DMA_PRIORITY_VERY_HIGH DMA_CCR_PL /*!< Priority level : Very_High */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup DMA_interrupt_enable_definitions DMA interrupt enable definitions\r\n * @{\r\n */\r\n#define DMA_IT_TC DMA_CCR_TCIE\r\n#define DMA_IT_HT DMA_CCR_HTIE\r\n#define DMA_IT_TE DMA_CCR_TEIE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_flag_definitions DMA flag definitions\r\n * @{\r\n */\r\n#define DMA_FLAG_GL1 0x00000001U\r\n#define DMA_FLAG_TC1 0x00000002U\r\n#define DMA_FLAG_HT1 0x00000004U\r\n#define DMA_FLAG_TE1 0x00000008U\r\n#define DMA_FLAG_GL2 0x00000010U\r\n#define DMA_FLAG_TC2 0x00000020U\r\n#define DMA_FLAG_HT2 0x00000040U\r\n#define DMA_FLAG_TE2 0x00000080U\r\n#define DMA_FLAG_GL3 0x00000100U\r\n#define DMA_FLAG_TC3 0x00000200U\r\n#define DMA_FLAG_HT3 0x00000400U\r\n#define DMA_FLAG_TE3 0x00000800U\r\n#define DMA_FLAG_GL4 0x00001000U\r\n#define DMA_FLAG_TC4 0x00002000U\r\n#define DMA_FLAG_HT4 0x00004000U\r\n#define DMA_FLAG_TE4 0x00008000U\r\n#define DMA_FLAG_GL5 0x00010000U\r\n#define DMA_FLAG_TC5 0x00020000U\r\n#define DMA_FLAG_HT5 0x00040000U\r\n#define DMA_FLAG_TE5 0x00080000U\r\n#define DMA_FLAG_GL6 0x00100000U\r\n#define DMA_FLAG_TC6 0x00200000U\r\n#define DMA_FLAG_HT6 0x00400000U\r\n#define DMA_FLAG_TE6 0x00800000U\r\n#if defined (DMA1_Channel7)\r\n#define DMA_FLAG_GL7 0x01000000U\r\n#define DMA_FLAG_TC7 0x02000000U\r\n#define DMA_FLAG_HT7 0x04000000U\r\n#define DMA_FLAG_TE7 0x08000000U\r\n#endif /* DMA1_Channel7 */\r\n#if defined (DMA1_Channel8)\r\n#define DMA_FLAG_GL8 0x10000000U\r\n#define DMA_FLAG_TC8 0x20000000U\r\n#define DMA_FLAG_HT8 0x40000000U\r\n#define DMA_FLAG_TE8 0x80000000U\r\n#endif /* DMA1_Channel8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Macros DMA Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DMA handle state.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DMA_STATE_RESET)\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR |= DMA_CCR_EN)\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR &= ~DMA_CCR_EN)\r\n\r\n\r\n/* Interrupt & Flag management */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer complete flag index.\r\n */\r\n\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TC7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TC7 :\\\r\n DMA_FLAG_TC8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n DMA_FLAG_TC6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel half transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified half transfer complete flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_HT7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_HT7 :\\\r\n DMA_FLAG_HT8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n DMA_FLAG_HT6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer error flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TE7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TE7 :\\\r\n DMA_FLAG_TE8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n DMA_FLAG_TE6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel Global interrupt flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_ISR_GIF7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_ISR_GIF7 :\\\r\n DMA_ISR_GIF8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n DMA_ISR_GIF6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Get the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ Get the specified flag.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval The state of FLAG (SET or RESET).\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Clear the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval None\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#else\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR &= ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified DMA Channel interrupt is enabled or not.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval The state of DMA_IT (SET or RESET).\r\n */\r\n#define __HAL_DMA_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CCR & (__INTERRUPT__)))\r\n\r\n/**\r\n * @brief Return the number of remaining data units in the current DMA Channel transfer.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The number of remaining data units in the current DMA Channel transfer.\r\n */\r\n#define __HAL_DMA_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNDTR)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DMA HAL Extension module */\r\n#include \"stm32g4xx_hal_dma_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DMA_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout);\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma));\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma);\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMA_Private_Macros DMA Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_PERIPH_TO_MEMORY ) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_PERIPH) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_MEMORY))\r\n\r\n#define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1U) && ((SIZE) < 0x40000U))\r\n\r\n#define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PINC_ENABLE) || \\\r\n ((STATE) == DMA_PINC_DISABLE))\r\n\r\n#define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MINC_ENABLE) || \\\r\n ((STATE) == DMA_MINC_DISABLE))\r\n\r\n#define IS_DMA_ALL_REQUEST(REQUEST) ((REQUEST) <= DMA_REQUEST_UCPD1_TX)\r\n\r\n#define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_PDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_PDATAALIGN_WORD))\r\n\r\n#define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_MDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_MDATAALIGN_WORD ))\r\n\r\n#define IS_DMA_MODE(MODE) (((MODE) == DMA_NORMAL ) || \\\r\n ((MODE) == DMA_CIRCULAR))\r\n\r\n#define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_PRIORITY_LOW ) || \\\r\n ((PRIORITY) == DMA_PRIORITY_MEDIUM) || \\\r\n ((PRIORITY) == DMA_PRIORITY_HIGH) || \\\r\n ((PRIORITY) == DMA_PRIORITY_VERY_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL extension module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_EX_H\r\n#define __STM32G4xx_HAL_DMA_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMAEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Types DMAEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL DMA Synchro definition\r\n */\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX Synchronization configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SyncSignalID; /*!< Specifies the synchronization signal gating the DMA request in periodic mode.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncSignalID_selection */\r\n\r\n uint32_t SyncPolarity; /*!< Specifies the polarity of the signal on which the DMA request is synchronized.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncPolarity_selection */\r\n\r\n FunctionalState SyncEnable; /*!< Specifies if the synchronization shall be enabled or disabled\r\n This parameter can take the value ENABLE or DISABLE*/\r\n\r\n\r\n FunctionalState EventEnable; /*!< Specifies if an event shall be generated once the RequestNumber is reached.\r\n This parameter can take the value ENABLE or DISABLE */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be authorized after a sync event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n\r\n} HAL_DMA_MuxSyncConfigTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX request generator parameters structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SignalID; /*!< Specifies the ID of the signal used for DMAMUX request generator\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SignalGeneratorID_selection */\r\n\r\n uint32_t Polarity; /*!< Specifies the polarity of the signal on which the request is generated.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_RequestGeneneratorPolarity_selection */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be generated after a signal event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n} HAL_DMA_MuxRequestGeneratorConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Constants DMAEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncSignalID_selection DMAMUX SyncSignalID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_SYNC_EXTI0 0U /*!< Synchronization Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI1 1U /*!< Synchronization Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI2 2U /*!< Synchronization Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI3 3U /*!< Synchronization Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI4 4U /*!< Synchronization Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI5 5U /*!< Synchronization Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI6 6U /*!< Synchronization Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI7 7U /*!< Synchronization Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI8 8U /*!< Synchronization Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI9 9U /*!< Synchronization Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI10 10U /*!< Synchronization Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI11 11U /*!< Synchronization Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI12 12U /*!< Synchronization Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI13 13U /*!< Synchronization Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI14 14U /*!< Synchronization Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI15 15U /*!< Synchronization Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH0_EVT 16U /*!< Synchronization Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH1_EVT 17U /*!< Synchronization Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH2_EVT 18U /*!< Synchronization Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH3_EVT 19U /*!< Synchronization Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_SYNC_LPTIM1_OUT 20U /*!< Synchronization Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncPolarity_selection DMAMUX SyncPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_SYNC_NO_EVENT 0U /*!< block synchronization events */\r\n#define HAL_DMAMUX_SYNC_RISING ((uint32_t)DMAMUX_CxCR_SPOL_0) /*!< synchronize with rising edge events */\r\n#define HAL_DMAMUX_SYNC_FALLING ((uint32_t)DMAMUX_CxCR_SPOL_1) /*!< synchronize with falling edge events */\r\n#define HAL_DMAMUX_SYNC_RISING_FALLING ((uint32_t)DMAMUX_CxCR_SPOL) /*!< synchronize with rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SignalGeneratorID_selection DMAMUX SignalGeneratorID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI0 0U /*!< Request generator Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI1 1U /*!< Request generator Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI2 2U /*!< Request generator Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI3 3U /*!< Request generator Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI4 4U /*!< Request generator Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI5 5U /*!< Request generator Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI6 6U /*!< Request generator Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI7 7U /*!< Request generator Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI8 8U /*!< Request generator Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI9 9U /*!< Request generator Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI10 10U /*!< Request generator Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI11 11U /*!< Request generator Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI12 12U /*!< Request generator Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI13 13U /*!< Request generator Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI14 14U /*!< Request generator Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI15 15U /*!< Request generator Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT 16U /*!< Request generator Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT 17U /*!< Request generator Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT 18U /*!< Request generator Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT 19U /*!< Request generator Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT 20U /*!< Request generator Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_RequestGeneneratorPolarity_selection DMAMUX RequestGeneneratorPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_REQ_GEN_NO_EVENT 0x00000000U /*!< block request generator events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING DMAMUX_RGxCR_GPOL_0 /*!< generate request on rising edge events */\r\n#define HAL_DMAMUX_REQ_GEN_FALLING DMAMUX_RGxCR_GPOL_1 /*!< generate request on falling edge events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING_FALLING DMAMUX_RGxCR_GPOL /*!< generate request on rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DMAEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\n/** @addtogroup DMAEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* ------------------------- REQUEST -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig);\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\n/* -------------------------------------------------------------------------- */\r\n\r\n/* ------------------------- SYNCHRO -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig);\r\n/* -------------------------------------------------------------------------- */\r\n\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Private_Macros DMAEx Private Macros\r\n * @brief DMAEx private macros\r\n * @{\r\n */\r\n\r\n#define IS_DMAMUX_SYNC_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_SYNC_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_SYNC_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_SYNC_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_SYNC_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING_FALLING))\r\n\r\n#define IS_DMAMUX_SYNC_STATE(SYNC) (((SYNC) == DISABLE) || ((SYNC) == ENABLE))\r\n\r\n#define IS_DMAMUX_SYNC_EVENT(EVENT) (((EVENT) == DISABLE) || \\\r\n ((EVENT) == ENABLE))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_REQ_GEN_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING_FALLING))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_EX_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.h\r\n * @author MCD Application Team\r\n * @brief Header file of EXTI HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_EXTI_H\r\n#define STM32G4xx_HAL_EXTI_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI EXTI\r\n * @brief EXTI HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Exported_Types EXTI Exported Types\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_EXTI_COMMON_CB_ID = 0x00UL\r\n} EXTI_CallbackIDTypeDef;\r\n\r\n\r\n/**\r\n * @brief EXTI Handle structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< Exti line number */\r\n void (* PendingCallback)(void); /*!< Exti pending callback */\r\n} EXTI_HandleTypeDef;\r\n\r\n/**\r\n * @brief EXTI Configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< The Exti line to be configured. This parameter\r\n can be a value of @ref EXTI_Line */\r\n uint32_t Mode; /*!< The Exit Mode to be configured for a core.\r\n This parameter can be a combination of @ref EXTI_Mode */\r\n uint32_t Trigger; /*!< The Exti Trigger to be configured. This parameter\r\n can be a value of @ref EXTI_Trigger */\r\n uint32_t GPIOSel; /*!< The Exti GPIO multiplexer selection to be configured.\r\n This parameter is only possible for line 0 to 15. It\r\n can be a value of @ref EXTI_GPIOSel */\r\n} EXTI_ConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Constants EXTI Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Line EXTI Line\r\n * @{\r\n */\r\n#define EXTI_LINE_0 (EXTI_GPIO | EXTI_REG1 | 0x00u)\r\n#define EXTI_LINE_1 (EXTI_GPIO | EXTI_REG1 | 0x01u)\r\n#define EXTI_LINE_2 (EXTI_GPIO | EXTI_REG1 | 0x02u)\r\n#define EXTI_LINE_3 (EXTI_GPIO | EXTI_REG1 | 0x03u)\r\n#define EXTI_LINE_4 (EXTI_GPIO | EXTI_REG1 | 0x04u)\r\n#define EXTI_LINE_5 (EXTI_GPIO | EXTI_REG1 | 0x05u)\r\n#define EXTI_LINE_6 (EXTI_GPIO | EXTI_REG1 | 0x06u)\r\n#define EXTI_LINE_7 (EXTI_GPIO | EXTI_REG1 | 0x07u)\r\n#define EXTI_LINE_8 (EXTI_GPIO | EXTI_REG1 | 0x08u)\r\n#define EXTI_LINE_9 (EXTI_GPIO | EXTI_REG1 | 0x09u)\r\n#define EXTI_LINE_10 (EXTI_GPIO | EXTI_REG1 | 0x0Au)\r\n#define EXTI_LINE_11 (EXTI_GPIO | EXTI_REG1 | 0x0Bu)\r\n#define EXTI_LINE_12 (EXTI_GPIO | EXTI_REG1 | 0x0Cu)\r\n#define EXTI_LINE_13 (EXTI_GPIO | EXTI_REG1 | 0x0Du)\r\n#define EXTI_LINE_14 (EXTI_GPIO | EXTI_REG1 | 0x0Eu)\r\n#define EXTI_LINE_15 (EXTI_GPIO | EXTI_REG1 | 0x0Fu)\r\n#define EXTI_LINE_16 (EXTI_CONFIG | EXTI_REG1 | 0x10u)\r\n#define EXTI_LINE_17 (EXTI_CONFIG | EXTI_REG1 | 0x11u)\r\n#define EXTI_LINE_18 (EXTI_DIRECT | EXTI_REG1 | 0x12u)\r\n#define EXTI_LINE_19 (EXTI_CONFIG | EXTI_REG1 | 0x13u)\r\n#define EXTI_LINE_20 (EXTI_CONFIG | EXTI_REG1 | 0x14u)\r\n#define EXTI_LINE_21 (EXTI_CONFIG | EXTI_REG1 | 0x15u)\r\n#define EXTI_LINE_22 (EXTI_CONFIG | EXTI_REG1 | 0x16u)\r\n#define EXTI_LINE_23 (EXTI_DIRECT | EXTI_REG1 | 0x17u)\r\n#define EXTI_LINE_24 (EXTI_DIRECT | EXTI_REG1 | 0x18u)\r\n#define EXTI_LINE_25 (EXTI_DIRECT | EXTI_REG1 | 0x19u)\r\n#define EXTI_LINE_26 (EXTI_DIRECT | EXTI_REG1 | 0x1Au)\r\n#define EXTI_LINE_27 (EXTI_DIRECT | EXTI_REG1 | 0x1Bu)\r\n#define EXTI_LINE_28 (EXTI_DIRECT | EXTI_REG1 | 0x1Cu)\r\n#define EXTI_LINE_29 (EXTI_CONFIG | EXTI_REG1 | 0x1Du)\r\n#define EXTI_LINE_30 (EXTI_CONFIG | EXTI_REG1 | 0x1Eu)\r\n#define EXTI_LINE_31 (EXTI_CONFIG | EXTI_REG1 | 0x1Fu)\r\n#define EXTI_LINE_32 (EXTI_CONFIG | EXTI_REG2 | 0x00u)\r\n#define EXTI_LINE_33 (EXTI_CONFIG | EXTI_REG2 | 0x01u)\r\n#define EXTI_LINE_34 (EXTI_DIRECT | EXTI_REG2 | 0x02u)\r\n#define EXTI_LINE_35 (EXTI_DIRECT | EXTI_REG2 | 0x03u)\r\n#define EXTI_LINE_36 (EXTI_DIRECT | EXTI_REG2 | 0x04u)\r\n#define EXTI_LINE_37 (EXTI_DIRECT | EXTI_REG2 | 0x05u)\r\n#define EXTI_LINE_38 (EXTI_CONFIG | EXTI_REG2 | 0x06u)\r\n#define EXTI_LINE_39 (EXTI_CONFIG | EXTI_REG2 | 0x07u)\r\n#define EXTI_LINE_40 (EXTI_CONFIG | EXTI_REG2 | 0x08u)\r\n#define EXTI_LINE_41 (EXTI_CONFIG | EXTI_REG2 | 0x09u)\r\n#define EXTI_LINE_42 (EXTI_DIRECT | EXTI_REG2 | 0x0Au)\r\n#define EXTI_LINE_43 (EXTI_DIRECT | EXTI_REG2 | 0x0Bu)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Mode EXTI Mode\r\n * @{\r\n */\r\n#define EXTI_MODE_NONE 0x00000000U\r\n#define EXTI_MODE_INTERRUPT 0x00000001U\r\n#define EXTI_MODE_EVENT 0x00000002U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Trigger EXTI Trigger\r\n * @{\r\n */\r\n#define EXTI_TRIGGER_NONE 0x00000000U\r\n#define EXTI_TRIGGER_RISING 0x00000001U\r\n#define EXTI_TRIGGER_FALLING 0x00000002U\r\n#define EXTI_TRIGGER_RISING_FALLING (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_GPIOSel EXTI GPIOSel\r\n * @brief\r\n * @{\r\n */\r\n#define EXTI_GPIOA 0x00000000U\r\n#define EXTI_GPIOB 0x00000001U\r\n#define EXTI_GPIOC 0x00000002U\r\n#define EXTI_GPIOD 0x00000003U\r\n#define EXTI_GPIOE 0x00000004U\r\n#define EXTI_GPIOF 0x00000005U\r\n#define EXTI_GPIOG 0x00000006U\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Macros EXTI Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n/**\r\n * @brief EXTI Line property definition\r\n */\r\n#define EXTI_PROPERTY_SHIFT 24U\r\n#define EXTI_DIRECT (0x01uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_CONFIG (0x02uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_GPIO ((0x04uL << EXTI_PROPERTY_SHIFT) | EXTI_CONFIG)\r\n#define EXTI_RESERVED (0x08uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_PROPERTY_MASK (EXTI_DIRECT | EXTI_CONFIG | EXTI_GPIO)\r\n\r\n/**\r\n * @brief EXTI Register and bit usage\r\n */\r\n#define EXTI_REG_SHIFT 16U\r\n#define EXTI_REG1 (0x00uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG2 (0x01uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG_MASK (EXTI_REG1 | EXTI_REG2)\r\n#define EXTI_PIN_MASK 0x0000001FU\r\n\r\n/**\r\n * @brief EXTI Mask for interrupt & event mode\r\n */\r\n#define EXTI_MODE_MASK (EXTI_MODE_EVENT | EXTI_MODE_INTERRUPT)\r\n\r\n/**\r\n * @brief EXTI Mask for trigger possibilities\r\n */\r\n#define EXTI_TRIGGER_MASK (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n\r\n/**\r\n * @brief EXTI Line number\r\n */\r\n#define EXTI_LINE_NB 44UL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Macros EXTI Private Macros\r\n * @{\r\n */\r\n#define IS_EXTI_LINE(__EXTI_LINE__) ((((__EXTI_LINE__) & ~(EXTI_PROPERTY_MASK | EXTI_REG_MASK | EXTI_PIN_MASK)) == 0x00U) && \\\r\n ((((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_DIRECT) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_CONFIG) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_GPIO)) && \\\r\n (((__EXTI_LINE__) & (EXTI_REG_MASK | EXTI_PIN_MASK)) < \\\r\n (((EXTI_LINE_NB / 32u) << EXTI_REG_SHIFT) | (EXTI_LINE_NB % 32u))))\r\n\r\n#define IS_EXTI_MODE(__EXTI_LINE__) ((((__EXTI_LINE__) & EXTI_MODE_MASK) != 0x00U) && \\\r\n (((__EXTI_LINE__) & ~EXTI_MODE_MASK) == 0x00U))\r\n\r\n#define IS_EXTI_TRIGGER(__EXTI_LINE__) (((__EXTI_LINE__) & ~EXTI_TRIGGER_MASK) == 0x00U)\r\n\r\n#define IS_EXTI_CONFIG_LINE(__EXTI_LINE__) (((__EXTI_LINE__) & EXTI_CONFIG) != 0x00U)\r\n\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOE) || \\\r\n ((__PORT__) == EXTI_GPIOF) || \\\r\n ((__PORT__) == EXTI_GPIOG))\r\n\r\n#define IS_EXTI_GPIO_PIN(__PIN__) ((__PIN__) < 16u)\r\n\r\n#define IS_EXTI_PENDING_EDGE(__EDGE__) (((__EDGE__) == EXTI_TRIGGER_RISING) || \\\r\n ((__EDGE__) == EXTI_TRIGGER_FALLING)|| \\\r\n ((__EDGE__) == EXTI_TRIGGER_RISING_FALLING))\r\n\r\n#define IS_EXTI_CB(__CB__) ((__CB__) == HAL_EXTI_COMMON_CB_ID)\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Functions EXTI Exported Functions\r\n * @brief EXTI Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group1 Configuration functions\r\n * @brief Configuration functions\r\n * @{\r\n */\r\n/* Configuration functions ****************************************************/\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti);\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void));\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti);\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_EXTI_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_H\r\n#define STM32G4xx_HAL_FLASH_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Types FLASH Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief FLASH Erase structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TypeErase; /*!< Mass erase or page erase.\r\n This parameter can be a value of @ref FLASH_Type_Erase */\r\n uint32_t Banks; /*!< Select bank to erase.\r\n This parameter must be a value of @ref FLASH_Banks\r\n (FLASH_BANK_BOTH should be used only for mass erase) */\r\n uint32_t Page; /*!< Initial Flash page to erase when page erase is disabled.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1)\r\n (eg : 127 for 512KB dual bank) */\r\n uint32_t NbPages; /*!< Number of pages to be erased.\r\n This parameter must be a value between 1 and (max number of pages in the bank - value of initial page)*/\r\n} FLASH_EraseInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Option Bytes Program structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OptionType; /*!< Option byte to be configured.\r\n This parameter can be a combination of the values of @ref FLASH_OB_Type */\r\n uint32_t WRPArea; /*!< Write protection area to be programmed (used for OPTIONBYTE_WRP).\r\n Only one WRP area could be programmed at the same time.\r\n This parameter can be value of @ref FLASH_OB_WRP_Area */\r\n uint32_t WRPStartOffset; /*!< Write protection start offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n uint32_t WRPEndOffset; /*!< Write protection end offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between WRPStartOffset and (max number of pages in the bank - 1) */\r\n uint32_t RDPLevel; /*!< Set the read protection level.. (used for OPTIONBYTE_RDP).\r\n This parameter can be a value of @ref FLASH_OB_Read_Protection */\r\n uint32_t USERType; /*!< User option byte(s) to be configured (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_Type */\r\n uint32_t USERConfig; /*!< Value of the user option byte (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_BFB2 (*),\r\n @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n @ref FLASH_OB_USER_CCMSRAM_RST\r\n @note (*) availability depends on devices */\r\n uint32_t PCROPConfig; /*!< Configuration of the PCROP (used for OPTIONBYTE_PCROP).\r\n This parameter must be a combination of @ref FLASH_Banks (except FLASH_BANK_BOTH)\r\n and @ref FLASH_OB_PCROP_RDP */\r\n uint32_t PCROPStartAddr; /*!< PCROP Start address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between begin and end of bank\r\n => Be careful of the bank swapping for the address */\r\n uint32_t PCROPEndAddr; /*!< PCROP End address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between PCROP Start address and end of bank */\r\n uint32_t BootEntryPoint; /*!< Set the Boot Lock (used for OPTIONBYTE_BOOT_LOCK).\r\n This parameter can be a value of @ref FLASH_OB_Boot_Lock */\r\n uint32_t SecBank; /*!< Bank of securable memory area to be programmed (used for OPTIONBYTE_SEC).\r\n Only one securable memory area could be programmed at the same time.\r\n This parameter can be one of the following values:\r\n FLASH_BANK_1: Securable memory area to be programmed in bank 1\r\n FLASH_BANK_2: Securable memory area to be programmed in bank 2 (*)\r\n @note (*) availability depends on devices */\r\n uint32_t SecSize; /*!< Size of securable memory area to be programmed (used for OPTIONBYTE_SEC),\r\n in number of pages. Securable memory area is starting from first page of the bank.\r\n Only one securable memory could be programmed at the same time.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n} FLASH_OBProgramInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Procedure structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_PROC_NONE = 0,\r\n FLASH_PROC_PAGE_ERASE,\r\n FLASH_PROC_MASS_ERASE,\r\n FLASH_PROC_PROGRAM,\r\n FLASH_PROC_PROGRAM_LAST\r\n} FLASH_ProcedureTypeDef;\r\n\r\n/**\r\n * @brief FLASH Cache structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_CACHE_DISABLED = 0,\r\n FLASH_CACHE_ICACHE_ENABLED,\r\n FLASH_CACHE_DCACHE_ENABLED,\r\n FLASH_CACHE_ICACHE_DCACHE_ENABLED\r\n} FLASH_CacheTypeDef;\r\n\r\n/**\r\n * @brief FLASH handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n HAL_LockTypeDef Lock; /* FLASH locking object */\r\n __IO uint32_t ErrorCode; /* FLASH error code */\r\n __IO FLASH_ProcedureTypeDef ProcedureOnGoing; /* Internal variable to indicate which procedure is ongoing or not in IT context */\r\n __IO uint32_t Address; /* Internal variable to save address selected for program in IT context */\r\n __IO uint32_t Bank; /* Internal variable to save current bank selected during erase in IT context */\r\n __IO uint32_t Page; /* Internal variable to define the current page which is erasing in IT context */\r\n __IO uint32_t NbPagesToErase; /* Internal variable to save the remaining pages to erase in IT context */\r\n __IO FLASH_CacheTypeDef CacheToReactivate; /* Internal variable to indicate which caches should be reactivated */\r\n} FLASH_ProcessTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Constants FLASH Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Error FLASH Error\r\n * @{\r\n */\r\n#define HAL_FLASH_ERROR_NONE 0x00000000U\r\n#define HAL_FLASH_ERROR_OP FLASH_FLAG_OPERR\r\n#define HAL_FLASH_ERROR_PROG FLASH_FLAG_PROGERR\r\n#define HAL_FLASH_ERROR_WRP FLASH_FLAG_WRPERR\r\n#define HAL_FLASH_ERROR_PGA FLASH_FLAG_PGAERR\r\n#define HAL_FLASH_ERROR_SIZ FLASH_FLAG_SIZERR\r\n#define HAL_FLASH_ERROR_PGS FLASH_FLAG_PGSERR\r\n#define HAL_FLASH_ERROR_MIS FLASH_FLAG_MISERR\r\n#define HAL_FLASH_ERROR_FAST FLASH_FLAG_FASTERR\r\n#define HAL_FLASH_ERROR_RD FLASH_FLAG_RDERR\r\n#define HAL_FLASH_ERROR_OPTV FLASH_FLAG_OPTVERR\r\n#define HAL_FLASH_ERROR_ECCC FLASH_FLAG_ECCC\r\n#define HAL_FLASH_ERROR_ECCD FLASH_FLAG_ECCD\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define HAL_FLASH_ERROR_ECCC2 FLASH_FLAG_ECCC2\r\n#define HAL_FLASH_ERROR_ECCD2 FLASH_FLAG_ECCD2\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Type_Erase FLASH Erase Type\r\n * @{\r\n */\r\n#define FLASH_TYPEERASE_PAGES 0x00U /*!> 24U) /*!< ECC Correction Interrupt source */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Macros FLASH Exported Macros\r\n * @brief macros to control FLASH features\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the FLASH Latency.\r\n * @param __LATENCY__ FLASH Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_SET_LATENCY(__LATENCY__) MODIFY_REG(FLASH->ACR, FLASH_ACR_LATENCY, (__LATENCY__))\r\n\r\n/**\r\n * @brief Get the FLASH Latency.\r\n * @retval FLASH_Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n */\r\n#define __HAL_FLASH_GET_LATENCY() READ_BIT(FLASH->ACR, FLASH_ACR_LATENCY)\r\n\r\n/**\r\n * @brief Enable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Disable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Enable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Disable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Enable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Disable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Reset the FLASH instruction Cache.\r\n * @note This function must be used only when the Instruction Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Reset the FLASH data Cache.\r\n * @note This function must be used only when the data Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 1, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 0.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_ENABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n SET_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 0, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 1.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_DISABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Interrupt FLASH Interrupts Macros\r\n * @brief macros to handle FLASH interrupts\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_ENABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { SET_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { SET_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DISABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { CLEAR_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { CLEAR_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Check whether the specified FLASH flag is set or not.\r\n * @param __FLAG__ specifies the FLASH flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_BSY: FLASH write/erase operations in progress flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @note (*) availability depends on devices\r\n * @retval The new state of FLASH_FLAG (SET or RESET).\r\n */\r\n#define __HAL_FLASH_GET_FLAG(__FLAG__) ((((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) ? \\\r\n (READ_BIT(FLASH->ECCR, (__FLAG__)) == (__FLAG__)) : \\\r\n (READ_BIT(FLASH->SR, (__FLAG__)) == (__FLAG__)))\r\n\r\n/**\r\n * @brief Clear the FLASH's pending flags.\r\n * @param __FLAG__ specifies the FLASH flags to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_SR_ERRORS: FLASH All SR errors flags\r\n * @arg FLASH_FLAG_ECCR_ERRORS: FLASH All ECCR errors flags\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_CLEAR_FLAG(__FLAG__) do { if(((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) { SET_BIT(FLASH->ECCR, ((__FLAG__) & FLASH_FLAG_ECCR_ERRORS)); }\\\r\n if(((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS)) != 0U) { WRITE_REG(FLASH->SR, ((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS))); }\\\r\n } while (0)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include FLASH HAL Extended module */\r\n#include \"stm32g4xx_hal_flash_ex.h\"\r\n#include \"stm32g4xx_hal_flash_ramfunc.h\"\r\n\r\n/* Exported variables --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Variables FLASH Exported Variables\r\n * @{\r\n */\r\nextern FLASH_ProcessTypeDef pFlash;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Program operation functions ***********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\n/* FLASH IRQ handler method */\r\nvoid HAL_FLASH_IRQHandler(void);\r\n/* Callbacks in non blocking modes */\r\nvoid HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue);\r\nvoid HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral Control functions **********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group2\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void);\r\n/* Option bytes control */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions ************************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group3\r\n * @{\r\n */\r\nuint32_t HAL_FLASH_GetError(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_SIZE_DATA_REGISTER FLASHSIZE_BASE\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x200UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE >> 1)\r\n#define FLASH_PAGE_NB ((FLASH_SIZE == 0x00080000U) ? 128U : \\\r\n ((FLASH_SIZE == 0x00040000U) ? 64U : 32U))\r\n#define FLASH_PAGE_SIZE_128_BITS 0x1000U /* 4 KB */\r\n#else\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x80UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE)\r\n#define FLASH_PAGE_NB ((FLASH_SIZE == 0x00080000U) ? 256U : \\\r\n ((FLASH_SIZE == 0x00040000U) ? 128U : 64U))\r\n#endif\r\n\r\n#define FLASH_PAGE_SIZE 0x800U /* 2 KB */\r\n\r\n#define FLASH_TIMEOUT_VALUE 1000U /* 1 s */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Macros FLASH Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_FLASH_TYPEERASE(VALUE) (((VALUE) == FLASH_TYPEERASE_PAGES) || \\\r\n ((VALUE) == FLASH_TYPEERASE_MASSERASE))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_FLASH_BANK(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2) || \\\r\n ((BANK) == FLASH_BANK_BOTH))\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2))\r\n#else\r\n#define IS_FLASH_BANK(BANK) ((BANK) == FLASH_BANK_1)\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) ((BANK) == FLASH_BANK_1)\r\n#endif\r\n\r\n#define IS_FLASH_TYPEPROGRAM(VALUE) (((VALUE) == FLASH_TYPEPROGRAM_DOUBLEWORD) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n\r\n#define IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && ((ADDRESS) < (FLASH_BASE+FLASH_SIZE)))\r\n\r\n#define IS_FLASH_OTP_ADDRESS(ADDRESS) (((ADDRESS) >= 0x1FFF7000U) && ((ADDRESS) <= 0x1FFF73FFU))\r\n\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) || IS_FLASH_OTP_ADDRESS(ADDRESS))\r\n\r\n#define IS_FLASH_PAGE(PAGE) ((PAGE) < FLASH_PAGE_NB)\r\n\r\n#define IS_OPTIONBYTE(VALUE) (((VALUE) <= (OPTIONBYTE_WRP | OPTIONBYTE_RDP | OPTIONBYTE_USER | OPTIONBYTE_PCROP | \\\r\n OPTIONBYTE_BOOT_LOCK | OPTIONBYTE_SEC)))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB) || \\\r\n ((VALUE) == OB_WRPAREA_BANK2_AREAA) || ((VALUE) == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n\r\n#define IS_OB_BOOT_LOCK(VALUE) (((VALUE) == OB_BOOT_LOCK_ENABLE) || ((VALUE) == OB_BOOT_LOCK_DISABLE))\r\n\r\n#define IS_OB_RDP_LEVEL(LEVEL) (((LEVEL) == OB_RDP_LEVEL_0) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_1) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_2))\r\n\r\n#define IS_OB_USER_TYPE(TYPE) (((TYPE) <= 0x1FFFFU) && ((TYPE) != 0U))\r\n\r\n#define IS_OB_USER_BOR_LEVEL(LEVEL) (((LEVEL) == OB_BOR_LEVEL_0) || ((LEVEL) == OB_BOR_LEVEL_1) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_2) || ((LEVEL) == OB_BOR_LEVEL_3) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_4))\r\n\r\n#define IS_OB_USER_STOP(VALUE) (((VALUE) == OB_STOP_RST) || ((VALUE) == OB_STOP_NORST))\r\n\r\n#define IS_OB_USER_STANDBY(VALUE) (((VALUE) == OB_STANDBY_RST) || ((VALUE) == OB_STANDBY_NORST))\r\n\r\n#define IS_OB_USER_SHUTDOWN(VALUE) (((VALUE) == OB_SHUTDOWN_RST) || ((VALUE) == OB_SHUTDOWN_NORST))\r\n\r\n#define IS_OB_USER_IWDG(VALUE) (((VALUE) == OB_IWDG_HW) || ((VALUE) == OB_IWDG_SW))\r\n\r\n#define IS_OB_USER_IWDG_STOP(VALUE) (((VALUE) == OB_IWDG_STOP_FREEZE) || ((VALUE) == OB_IWDG_STOP_RUN))\r\n\r\n#define IS_OB_USER_IWDG_STDBY(VALUE) (((VALUE) == OB_IWDG_STDBY_FREEZE) || ((VALUE) == OB_IWDG_STDBY_RUN))\r\n\r\n#define IS_OB_USER_WWDG(VALUE) (((VALUE) == OB_WWDG_HW) || ((VALUE) == OB_WWDG_SW))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_USER_BFB2(VALUE) (((VALUE) == OB_BFB2_DISABLE) || ((VALUE) == OB_BFB2_ENABLE))\r\n\r\n#define IS_OB_USER_DBANK(VALUE) (((VALUE) == OB_DBANK_128_BITS) || ((VALUE) == OB_DBANK_64_BITS))\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_PB4_PUPEN)\r\n#define IS_OB_USER_PB4_PUPEN(VALUE) (((VALUE) == OB_PB4_PUPEN_DISABLE) || ((VALUE) == OB_PB4_PUPEN_ENABLE))\r\n#endif\r\n\r\n#define IS_OB_USER_BOOT1(VALUE) (((VALUE) == OB_BOOT1_SRAM) || ((VALUE) == OB_BOOT1_SYSTEM))\r\n\r\n#define IS_OB_USER_SRAM_PARITY(VALUE) (((VALUE) == OB_SRAM_PARITY_ENABLE) || ((VALUE) == OB_SRAM_PARITY_DISABLE))\r\n\r\n#define IS_OB_USER_CCMSRAM_RST(VALUE) (((VALUE) == OB_CCMSRAM_RST_ERASE) || ((VALUE) == OB_CCMSRAM_RST_NOT_ERASE))\r\n\r\n#define IS_OB_USER_SWBOOT0(VALUE) (((VALUE) == OB_BOOT0_FROM_OB) || ((VALUE) == OB_BOOT0_FROM_PIN))\r\n\r\n#define IS_OB_USER_BOOT0(VALUE) (((VALUE) == OB_nBOOT0_RESET) || ((VALUE) == OB_nBOOT0_SET))\r\n\r\n#define IS_OB_USER_NRST_MODE(VALUE) (((VALUE) == OB_NRST_MODE_GPIO) || ((VALUE) == OB_NRST_MODE_INPUT_ONLY) || \\\r\n ((VALUE) == OB_NRST_MODE_INPUT_OUTPUT))\r\n\r\n#define IS_OB_USER_IRHEN(VALUE) (((VALUE) == OB_IRH_ENABLE) || ((VALUE) == OB_IRH_DISABLE))\r\n\r\n#define IS_OB_PCROP_RDP(VALUE) (((VALUE) == OB_PCROP_RDP_NOT_ERASE) || ((VALUE) == OB_PCROP_RDP_ERASE))\r\n\r\n#define IS_OB_SECMEM_SIZE(VALUE) ((VALUE) <= FLASH_PAGE_NB)\r\n\r\n#define IS_FLASH_LATENCY(LATENCY) (((LATENCY) == FLASH_LATENCY_0) || ((LATENCY) == FLASH_LATENCY_1) || \\\r\n ((LATENCY) == FLASH_LATENCY_2) || ((LATENCY) == FLASH_LATENCY_3) || \\\r\n ((LATENCY) == FLASH_LATENCY_4) || ((LATENCY) == FLASH_LATENCY_5) || \\\r\n ((LATENCY) == FLASH_LATENCY_6) || ((LATENCY) == FLASH_LATENCY_7) || \\\r\n ((LATENCY) == FLASH_LATENCY_8) || ((LATENCY) == FLASH_LATENCY_9) || \\\r\n ((LATENCY) == FLASH_LATENCY_10) || ((LATENCY) == FLASH_LATENCY_11) || \\\r\n ((LATENCY) == FLASH_LATENCY_12) || ((LATENCY) == FLASH_LATENCY_13) || \\\r\n ((LATENCY) == FLASH_LATENCY_14) || ((LATENCY) == FLASH_LATENCY_15))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_EX_H\r\n#define STM32G4xx_HAL_FLASH_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASHEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASHEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Extended Program operation functions *************************************/\r\n/** @addtogroup FLASHEx_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError);\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit);\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank);\r\nvoid HAL_FLASHEx_EnableDebugger(void);\r\nvoid HAL_FLASHEx_DisableDebugger(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks);\r\nvoid FLASH_FlushCaches(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_EX_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH RAMFUNC driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_FLASH_RAMFUNC_H\r\n#define STM32G4xx_FLASH_RAMFUNC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Peripheral Control functions ************************************************/\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void);\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void);\r\n#if defined (FLASH_OPTR_DBANK)\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig);\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_FLASH_RAMFUNC_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_H\r\n#define STM32G4xx_HAL_GPIO_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO GPIO\r\n * @brief GPIO HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Types GPIO Exported Types\r\n * @{\r\n */\r\n/**\r\n * @brief GPIO Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_pins */\r\n\r\n uint32_t Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIO_mode */\r\n\r\n uint32_t Pull; /*!< Specifies the Pull-up or Pull-Down activation for the selected pins.\r\n This parameter can be a value of @ref GPIO_pull */\r\n\r\n uint32_t Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIO_speed */\r\n\r\n uint32_t Alternate; /*!< Peripheral to be connected to the selected pins\r\n This parameter can be a value of @ref GPIOEx_Alternate_function_selection */\r\n} GPIO_InitTypeDef;\r\n\r\n/**\r\n * @brief GPIO Bit SET and Bit RESET enumeration\r\n */\r\ntypedef enum\r\n{\r\n GPIO_PIN_RESET = 0U,\r\n GPIO_PIN_SET\r\n} GPIO_PinState;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Constants GPIO Exported Constants\r\n * @{\r\n */\r\n/** @defgroup GPIO_pins GPIO pins\r\n * @{\r\n */\r\n#define GPIO_PIN_0 ((uint16_t)0x0001) /* Pin 0 selected */\r\n#define GPIO_PIN_1 ((uint16_t)0x0002) /* Pin 1 selected */\r\n#define GPIO_PIN_2 ((uint16_t)0x0004) /* Pin 2 selected */\r\n#define GPIO_PIN_3 ((uint16_t)0x0008) /* Pin 3 selected */\r\n#define GPIO_PIN_4 ((uint16_t)0x0010) /* Pin 4 selected */\r\n#define GPIO_PIN_5 ((uint16_t)0x0020) /* Pin 5 selected */\r\n#define GPIO_PIN_6 ((uint16_t)0x0040) /* Pin 6 selected */\r\n#define GPIO_PIN_7 ((uint16_t)0x0080) /* Pin 7 selected */\r\n#define GPIO_PIN_8 ((uint16_t)0x0100) /* Pin 8 selected */\r\n#define GPIO_PIN_9 ((uint16_t)0x0200) /* Pin 9 selected */\r\n#define GPIO_PIN_10 ((uint16_t)0x0400) /* Pin 10 selected */\r\n#define GPIO_PIN_11 ((uint16_t)0x0800) /* Pin 11 selected */\r\n#define GPIO_PIN_12 ((uint16_t)0x1000) /* Pin 12 selected */\r\n#define GPIO_PIN_13 ((uint16_t)0x2000) /* Pin 13 selected */\r\n#define GPIO_PIN_14 ((uint16_t)0x4000) /* Pin 14 selected */\r\n#define GPIO_PIN_15 ((uint16_t)0x8000) /* Pin 15 selected */\r\n#define GPIO_PIN_All ((uint16_t)0xFFFF) /* All pins selected */\r\n\r\n#define GPIO_PIN_MASK (0x0000FFFFU) /* PIN mask for assert test */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_mode GPIO mode\r\n * @brief GPIO Configuration Mode\r\n * Elements values convention: 0x00WX00YZ\r\n * - W : EXTI trigger detection on 3 bits\r\n * - X : EXTI mode (IT or Event) on 2 bits\r\n * - Y : Output type (Push Pull or Open Drain) on 1 bit\r\n * - Z : GPIO mode (Input, Output, Alternate or Analog) on 2 bits\r\n * @{\r\n */ \r\n#define GPIO_MODE_INPUT MODE_INPUT /*!< Input Floating Mode */\r\n#define GPIO_MODE_OUTPUT_PP (MODE_OUTPUT | OUTPUT_PP) /*!< Output Push Pull Mode */\r\n#define GPIO_MODE_OUTPUT_OD (MODE_OUTPUT | OUTPUT_OD) /*!< Output Open Drain Mode */\r\n#define GPIO_MODE_AF_PP (MODE_AF | OUTPUT_PP) /*!< Alternate Function Push Pull Mode */\r\n#define GPIO_MODE_AF_OD (MODE_AF | OUTPUT_OD) /*!< Alternate Function Open Drain Mode */\r\n\r\n#define GPIO_MODE_ANALOG MODE_ANALOG /*!< Analog Mode */\r\n \r\n#define GPIO_MODE_IT_RISING (MODE_INPUT | EXTI_IT | TRIGGER_RISING) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_IT_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_FALLING) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_IT_RISING_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n \r\n#define GPIO_MODE_EVT_RISING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING) /*!< External Event Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_EVT_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_FALLING) /*!< External Event Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_EVT_RISING_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_speed GPIO speed\r\n * @brief GPIO Output Maximum frequency\r\n * @{\r\n */\r\n#define GPIO_SPEED_FREQ_LOW (0x00000000U) /*!< range up to 5 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_MEDIUM (0x00000001U) /*!< range 5 MHz to 25 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_HIGH (0x00000002U) /*!< range 25 MHz to 50 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_VERY_HIGH (0x00000003U) /*!< range 50 MHz to 120 MHz, please refer to the product datasheet */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_pull GPIO pull\r\n * @brief GPIO Pull-Up or Pull-Down Activation\r\n * @{\r\n */\r\n#define GPIO_NOPULL (0x00000000U) /*!< No Pull-up or Pull-down activation */\r\n#define GPIO_PULLUP (0x00000001U) /*!< Pull-up activation */\r\n#define GPIO_PULLDOWN (0x00000002U) /*!< Pull-down activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Macros GPIO Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line flag is set or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line flag to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_FLAG(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending flags.\r\n * @param __EXTI_LINE__ specifies the EXTI lines flags to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_FLAG(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line is asserted or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_IT(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending bits.\r\n * @param __EXTI_LINE__ specifies the EXTI lines to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_IT(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_GENERATE_SWIT(__EXTI_LINE__) (EXTI->SWIER1 |= (__EXTI_LINE__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_MODE_Pos 0U\r\n#define GPIO_MODE (0x3UL << GPIO_MODE_Pos)\r\n#define MODE_INPUT (0x0UL << GPIO_MODE_Pos)\r\n#define MODE_OUTPUT (0x1UL << GPIO_MODE_Pos)\r\n#define MODE_AF (0x2UL << GPIO_MODE_Pos)\r\n#define MODE_ANALOG (0x3UL << GPIO_MODE_Pos)\r\n#define OUTPUT_TYPE_Pos 4U\r\n#define OUTPUT_TYPE (0x1UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_PP (0x0UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_OD (0x1UL << OUTPUT_TYPE_Pos)\r\n#define EXTI_MODE_Pos 16U\r\n#define EXTI_MODE (0x3UL << EXTI_MODE_Pos)\r\n#define EXTI_IT (0x1UL << EXTI_MODE_Pos)\r\n#define EXTI_EVT (0x2UL << EXTI_MODE_Pos)\r\n#define TRIGGER_MODE_Pos 20U\r\n#define TRIGGER_MODE (0x7UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_RISING (0x1UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_FALLING (0x2UL << TRIGGER_MODE_Pos)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n#define IS_GPIO_PIN_ACTION(ACTION) (((ACTION) == GPIO_PIN_RESET) || ((ACTION) == GPIO_PIN_SET))\r\n\r\n#define IS_GPIO_PIN(__PIN__) ((((uint32_t)(__PIN__) & GPIO_PIN_MASK) != 0x00U) &&\\\r\n (((uint32_t)(__PIN__) & ~GPIO_PIN_MASK) == 0x00U))\r\n\r\n#define IS_GPIO_MODE(__MODE__) (((__MODE__) == GPIO_MODE_INPUT) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_ANALOG))\r\n\r\n#define IS_GPIO_SPEED(__SPEED__) (((__SPEED__) == GPIO_SPEED_FREQ_LOW) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_MEDIUM) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_HIGH) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_VERY_HIGH))\r\n\r\n#define IS_GPIO_PULL(__PULL__) (((__PULL__) == GPIO_NOPULL) ||\\\r\n ((__PULL__) == GPIO_PULLUP) || \\\r\n ((__PULL__) == GPIO_PULLDOWN))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include GPIO HAL Extended module */\r\n#include \"stm32g4xx_hal_gpio_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Functions GPIO Exported Functions\r\n * @brief GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init);\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState);\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_EX_H\r\n#define STM32G4xx_HAL_GPIO_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx GPIOEx\r\n * @brief GPIO Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Constants GPIOEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Alternate_function_selection GPIOEx Alternate function selection\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief AF 0 selection\r\n */\r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00) /* TRACE Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 1 selection\r\n */\r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01) /* TIM2 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF1_TIM5 ((uint8_t)0x01) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17_COMP1 ((uint8_t)0x01) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_LPTIM1 ((uint8_t)0x01) /* LPTIM1 Alternate Function mapping */\r\n#define GPIO_AF1_IR ((uint8_t)0x01) /* IR Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 2 selection\r\n */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02) /* TIM4 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF2_TIM5 ((uint8_t)0x02) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM16 ((uint8_t)0x02) /* TIM16 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20 ((uint8_t)0x02) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_TIM1_COMP1 ((uint8_t)0x02) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM15_COMP1 ((uint8_t)0x02) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM16_COMP1 ((uint8_t)0x02) /* TIM16/COMP1 Break in Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20_COMP1 ((uint8_t)0x02) /* TIM20/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM20_COMP2 ((uint8_t)0x02) /* TIM20/COMP2 Break in Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02) /* COMP1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 3 selection\r\n */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03) /* TIM15 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF3_TIM20 ((uint8_t)0x03) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF3_UCPD1 ((uint8_t)0x03) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF3_I2C4 ((uint8_t)0x03) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF3_HRTIM1 ((uint8_t)0x03) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF3_QUADSPI ((uint8_t)0x03) /* QUADSPI Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_SAI1 ((uint8_t)0x03) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF3_COMP3 ((uint8_t)0x03) /* COMP3 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 4 selection\r\n */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8_COMP1 ((uint8_t)0x04) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04) /* I2C2 Alternate Function mapping */\r\n#define GPIO_AF4_I2C3 ((uint8_t)0x04) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF4_I2C4 ((uint8_t)0x04) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n\r\n/**\r\n * @brief AF 5 selection\r\n */\r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05) /* SPI2 Alternate Function mapping */\r\n#if defined(SPI4)\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05) /* SPI4 Alternate Function mapping */\r\n#endif /* SPI4 */\r\n#define GPIO_AF5_IR ((uint8_t)0x05) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_TIM8_COMP1 ((uint8_t)0x05) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05) /* I2S2ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 6 selection\r\n */\r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06) /* SPI2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06) /* SPI3 Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06) /* TIM1 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF6_TIM5 ((uint8_t)0x06) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06) /* TIM8 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF6_TIM20 ((uint8_t)0x06) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF6_TIM1_COMP1 ((uint8_t)0x06) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM1_COMP2 ((uint8_t)0x06) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM8_COMP2 ((uint8_t)0x06) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06) /* I2S3ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 7 selection\r\n */\r\n#define GPIO_AF7_USART1 ((uint8_t)0x07) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07) /* USART3 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF7_COMP7 ((uint8_t)0x07) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n\r\n/**\r\n * @brief AF 8 selection\r\n */\r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08) /* COMP4 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF8_COMP7 ((uint8_t)0x08) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF8_I2C4 ((uint8_t)0x08) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#define GPIO_AF8_LPUART1 ((uint8_t)0x08) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF8_UART4 ((uint8_t)0x08) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF8_UART5 ((uint8_t)0x08) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 9 selection\r\n */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF9_TIM1_COMP1 ((uint8_t)0x09) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM8_COMP1 ((uint8_t)0x09) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM15_COMP1 ((uint8_t)0x09) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_FDCAN1 ((uint8_t)0x09) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN2)\r\n#define GPIO_AF9_FDCAN2 ((uint8_t)0x09) /* FDCAN2 Alternate Function mapping */\r\n#endif /* FDCAN2 */\r\n\r\n/**\r\n * @brief AF 10 selection\r\n */\r\n#define GPIO_AF10_TIM2 ((uint8_t)0x0A) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0x0A) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0x0A) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0x0A) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0x0A) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8_COMP2 ((uint8_t)0x0A) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF10_TIM17_COMP1 ((uint8_t)0x0A) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF10_QUADSPI ((uint8_t)0x0A) /* OctoSPI Manager Port 1 Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief AF 11 selection\r\n */\r\n#define GPIO_AF11_FDCAN1 ((uint8_t)0x0B) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN3)\r\n#define GPIO_AF11_FDCAN3 ((uint8_t)0x0B) /* FDCAN3 Alternate Function mapping */\r\n#endif /* FDCAN3 */\r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0B) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0B) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8_COMP1 ((uint8_t)0x0B) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF11_LPTIM1 ((uint8_t)0x0B) /* LPTIM1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 12 selection\r\n */\r\n#define GPIO_AF12_LPUART1 ((uint8_t)0x0C) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0C) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP1 ((uint8_t)0x0C) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP2 ((uint8_t)0x0C) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF12_HRTIM1 ((uint8_t)0x0C) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(FMC_BANK1)\r\n#define GPIO_AF12_FMC ((uint8_t)0x0C) /* FMC Alternate Function mapping */\r\n#endif /* FMC_BANK1 */\r\n#define GPIO_AF12_SAI1 ((uint8_t)0x0C) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 13 selection\r\n */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF13_HRTIM1 ((uint8_t)0x0D) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#define GPIO_AF13_SAI1 ((uint8_t)0x0D) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 14 selection\r\n */\r\n#define GPIO_AF14_TIM2 ((uint8_t)0x0E) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF14_TIM15 ((uint8_t)0x0E) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF14_UCPD1 ((uint8_t)0x0E) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF14_SAI1 ((uint8_t)0x0E) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF14_UART4 ((uint8_t)0x0E) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF14_UART5 ((uint8_t)0x0E) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 15 selection\r\n */\r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0F) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) ((AF) <= (uint8_t)0x0F)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Macros GPIOEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Get_Port_Index GPIOEx Get Port Index\r\n * @{\r\n */\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0UL :\\\r\n ((__GPIOx__) == (GPIOB))? 1UL :\\\r\n ((__GPIOx__) == (GPIOC))? 2UL :\\\r\n ((__GPIOx__) == (GPIOD))? 3UL :\\\r\n ((__GPIOx__) == (GPIOE))? 4UL :\\\r\n ((__GPIOx__) == (GPIOF))? 5UL : 6UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_EX_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_H\r\n#define STM32G4xx_HAL_PWR_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Types PWR Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief PWR PVD configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVDLevel; /*!< PVDLevel: Specifies the PVD detection level.\r\n This parameter can be a value of @ref PWR_PVD_detection_level. */\r\n\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWR_PVD_Mode. */\r\n}PWR_PVDTypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Constants PWR Exported Constants\r\n * @{\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_detection_level Programmable Voltage Detection levels\r\n * @{\r\n */\r\n#define PWR_PVDLEVEL_0 PWR_CR2_PLS_LEV0 /*!< PVD threshold around 2.0 V */\r\n#define PWR_PVDLEVEL_1 PWR_CR2_PLS_LEV1 /*!< PVD threshold around 2.2 V */\r\n#define PWR_PVDLEVEL_2 PWR_CR2_PLS_LEV2 /*!< PVD threshold around 2.4 V */\r\n#define PWR_PVDLEVEL_3 PWR_CR2_PLS_LEV3 /*!< PVD threshold around 2.5 V */\r\n#define PWR_PVDLEVEL_4 PWR_CR2_PLS_LEV4 /*!< PVD threshold around 2.6 V */\r\n#define PWR_PVDLEVEL_5 PWR_CR2_PLS_LEV5 /*!< PVD threshold around 2.8 V */\r\n#define PWR_PVDLEVEL_6 PWR_CR2_PLS_LEV6 /*!< PVD threshold around 2.9 V */\r\n#define PWR_PVDLEVEL_7 PWR_CR2_PLS_LEV7 /*!< External input analog voltage (compared internally to VREFINT) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode PWR PVD interrupt and event mode\r\n * @{\r\n */\r\n#define PWR_PVD_MODE_NORMAL ((uint32_t)0x00000000) /*!< Basic mode is used */\r\n#define PWR_PVD_MODE_IT_RISING ((uint32_t)0x00010001) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_IT_FALLING ((uint32_t)0x00010002) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_IT_RISING_FALLING ((uint32_t)0x00010003) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING ((uint32_t)0x00020001) /*!< Event Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_FALLING ((uint32_t)0x00020002) /*!< Event Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING_FALLING ((uint32_t)0x00020003) /*!< Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n/** @defgroup PWR_Regulator_state_in_SLEEP_STOP_mode PWR regulator mode\r\n * @{\r\n */\r\n#define PWR_MAINREGULATOR_ON ((uint32_t)0x00000000) /*!< Regulator in main mode */\r\n#define PWR_LOWPOWERREGULATOR_ON PWR_CR1_LPR /*!< Regulator in low-power mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_SLEEP_mode_entry PWR SLEEP mode entry\r\n * @{\r\n */\r\n#define PWR_SLEEPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Sleep mode */\r\n#define PWR_SLEEPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Sleep mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_STOP_mode_entry PWR STOP mode entry\r\n * @{\r\n */\r\n#define PWR_STOPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Stop mode */\r\n#define PWR_STOPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Stop mode */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_EXTI_LINE PWR PVD external interrupt line\r\n * @{\r\n */\r\n#define PWR_EXTI_LINE_PVD ((uint32_t)0x00010000) /*!< External interrupt line 16 Connected to the PVD EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_EVENT_LINE PWR PVD event line\r\n * @{\r\n */\r\n#define PWR_EVENT_LINE_PVD ((uint32_t)0x00010000) /*!< Event line 16 Connected to the PVD Event Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup PWR_Exported_Macros PWR Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Check whether or not a specific PWR flag is set.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_SB StandBy Flag. Indicates that the system\r\n * entered StandBy mode.\r\n * @arg @ref PWR_FLAG_WUFI Wake-Up Flag Internal. Set when a wakeup is detected on\r\n * the internal wakeup line.\r\n * @arg @ref PWR_FLAG_REGLPS Low Power Regulator Started. Indicates whether or not the\r\n * low-power regulator is ready.\r\n * @arg @ref PWR_FLAG_REGLPF Low Power Regulator Flag. Indicates whether the\r\n * regulator is ready in main mode or is in low-power mode.\r\n * @arg @ref PWR_FLAG_VOSF Voltage Scaling Flag. Indicates whether the regulator is ready\r\n * in the selected voltage range or is still changing to the required voltage level.\r\n * @arg @ref PWR_FLAG_PVDO Power Voltage Detector Output. Indicates whether VDD voltage is\r\n * below or above the selected PVD threshold.\r\n@if PWR_CR2_PVME1\r\n * @arg @ref PWR_FLAG_PVMO1 Peripheral Voltage Monitoring Output 1. Indicates whether VDDUSB voltage is\r\n * is below or above PVM1 threshold (applicable when USB feature is supported).\r\n@endif\r\n@if PWR_CR2_PVME2\r\n * @arg @ref PWR_FLAG_PVMO2 Peripheral Voltage Monitoring Output 2. Indicates whether VDDIO2 voltage is\r\n * is below or above PVM2 threshold (applicable when VDDIO2 is present on device).\r\n@endif\r\n * @arg @ref PWR_FLAG_PVMO3 Peripheral Voltage Monitoring Output 3. Indicates whether VDDA voltage is\r\n * is below or above PVM3 threshold.\r\n * @arg @ref PWR_FLAG_PVMO4 Peripheral Voltage Monitoring Output 4. Indicates whether VDDA voltage is\r\n * is below or above PVM4 threshold.\r\n *\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_PWR_GET_FLAG(__FLAG__) ( ((((uint8_t)(__FLAG__)) >> 5U) == 1) ?\\\r\n (PWR->SR1 & (1U << ((__FLAG__) & 31U))) :\\\r\n (PWR->SR2 & (1U << ((__FLAG__) & 31U))) )\r\n\r\n/** @brief Clear a specific PWR flag.\r\n * @param __FLAG__: specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_WU Encompasses all five Wake Up Flags.\r\n * @arg @ref PWR_FLAG_SB Standby Flag. Indicates that the system\r\n * entered Standby mode.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_CLEAR_FLAG(__FLAG__) ( (((uint8_t)(__FLAG__)) == PWR_FLAG_WU) ?\\\r\n (PWR->SCR = (__FLAG__)) :\\\r\n (PWR->SCR = (1U << ((__FLAG__) & 31U))) )\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Check whether or not the PVD EXTI interrupt flag is set.\r\n * @retval EXTI PVD Line Status.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GET_FLAG() (EXTI->PR1 & PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Clear the PVD EXTI interrupt flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWR_Private_Macros PWR Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLEVEL_0) || ((LEVEL) == PWR_PVDLEVEL_1)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_2) || ((LEVEL) == PWR_PVDLEVEL_3)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_4) || ((LEVEL) == PWR_PVDLEVEL_5)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_6) || ((LEVEL) == PWR_PVDLEVEL_7))\r\n\r\n#define IS_PWR_PVD_MODE(MODE) (((MODE) == PWR_PVD_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING_FALLING))\r\n\r\n#define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_MAINREGULATOR_ON) || \\\r\n ((REGULATOR) == PWR_LOWPOWERREGULATOR_ON))\r\n\r\n#define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPENTRY_WFI) || ((ENTRY) == PWR_SLEEPENTRY_WFE))\r\n\r\n#define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPENTRY_WFI) || ((ENTRY) == PWR_STOPENTRY_WFE) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include PWR HAL Extended module */\r\n#include \"stm32g4xx_hal_pwr_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *******************************/\r\nvoid HAL_PWR_DeInit(void);\r\nvoid HAL_PWR_EnableBkUpAccess(void);\r\nvoid HAL_PWR_DisableBkUpAccess(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD);\r\nvoid HAL_PWR_EnablePVD(void);\r\nvoid HAL_PWR_DisablePVD(void);\r\n\r\n\r\n/* WakeUp pins configuration functions ****************************************/\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity);\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry);\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry);\r\nvoid HAL_PWR_EnterSTANDBYMode(void);\r\n\r\nvoid HAL_PWR_EnableSleepOnExit(void);\r\nvoid HAL_PWR_DisableSleepOnExit(void);\r\nvoid HAL_PWR_EnableSEVOnPend(void);\r\nvoid HAL_PWR_DisableSEVOnPend(void);\r\n\r\nvoid HAL_PWR_PVDCallback(void);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_EX_H\r\n#define STM32G4xx_HAL_PWR_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx\r\n * @{\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Types PWR Extended Exported Types\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief PWR PVM configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVMType; /*!< PVMType: Specifies which voltage is monitored and against which threshold.\r\n This parameter can be a value of @ref PWREx_PVM_Type. */\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWREx_PVM_Mode. */\r\n}PWR_PVMTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Constants PWR Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_WUP_Polarity Shift to apply to retrieve polarity information from PWR_WAKEUP_PINy_xxx constants\r\n * @{\r\n */\r\n#define PWR_WUP_POLARITY_SHIFT 0x05U /*!< Internal constant used to retrieve wakeup pin polariry */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWREx_WakeUp_Pins PWR wake-up pins\r\n * @{\r\n */\r\n#define PWR_WAKEUP_PIN1 PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2 PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3 PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4 PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5 PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_HIGH PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2_HIGH PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3_HIGH PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4_HIGH PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5_HIGH PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_LOW (uint32_t)((PWR_CR4_WP1<IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief PVM1 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Check whether the specified PVM1 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM1 Line Status.\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Clear the PVM1 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM1)\r\n\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief PVM2 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Check whether the specified PVM2 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM2 Line Status.\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Clear the PVM2 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM2)\r\n\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief PVM3 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Check whether the specified PVM3 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM3 Line Status.\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Clear the PVM3 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief PVM4 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Check whether or not the specified PVM4 EXTI interrupt flag is set.\r\n * @retval EXTI PVM4 Line Status.\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Clear the PVM4 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param __REGULATOR__: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note This macro is similar to HAL_PWREx_ControlVoltageScaling() API but doesn't check\r\n * whether or not VOSF flag is cleared when moving from range 2 to range 1. User\r\n * may resort to __HAL_PWR_GET_FLAG() macro to check VOSF bit resetting.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_VOLTAGESCALING_CONFIG(__REGULATOR__) do { \\\r\n __IO uint32_t tmpreg; \\\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, (__REGULATOR__)); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(PWR->CR1, PWR_CR1_VOS); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWREx_Private_Macros PWR Extended Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_WAKEUP_PIN(PIN) (((PIN) == PWR_WAKEUP_PIN1) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_LOW))\r\n\r\n#define IS_PWR_PVM_TYPE(TYPE) (((TYPE) == PWR_PVM_1) ||\\\r\n ((TYPE) == PWR_PVM_2) ||\\\r\n ((TYPE) == PWR_PVM_3) ||\\\r\n ((TYPE) == PWR_PVM_4))\r\n\r\n#define IS_PWR_PVM_MODE(MODE) (((MODE) == PWR_PVM_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING_FALLING))\r\n\r\n#if defined(PWR_CR5_R1MODE)\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#else\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#endif\r\n\r\n\r\n#define IS_PWR_BATTERY_RESISTOR_SELECT(RESISTOR) (((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_5) ||\\\r\n ((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_1_5))\r\n\r\n#define IS_PWR_BATTERY_CHARGING(CHARGING) (((CHARGING) == PWR_BATTERY_CHARGING_DISABLE) ||\\\r\n ((CHARGING) == PWR_BATTERY_CHARGING_ENABLE))\r\n\r\n#define IS_PWR_GPIO_BIT_NUMBER(BIT_NUMBER) (((BIT_NUMBER) & GPIO_PIN_MASK) != (uint32_t)0x00U)\r\n#define IS_PWR_GPIO(GPIO) (((GPIO) == PWR_GPIO_A) ||\\\r\n ((GPIO) == PWR_GPIO_B) ||\\\r\n ((GPIO) == PWR_GPIO_C) ||\\\r\n ((GPIO) == PWR_GPIO_D) ||\\\r\n ((GPIO) == PWR_GPIO_E) ||\\\r\n ((GPIO) == PWR_GPIO_F) ||\\\r\n ((GPIO) == PWR_GPIO_G))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @{\r\n */\r\n\r\n\r\n/* Peripheral Control functions **********************************************/\r\nuint32_t HAL_PWREx_GetVoltageRange(void);\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling);\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection);\r\nvoid HAL_PWREx_DisableBatteryCharging(void);\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void);\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void);\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_EnablePVM1(void);\r\nvoid HAL_PWREx_DisablePVM1(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_EnablePVM2(void);\r\nvoid HAL_PWREx_DisablePVM2(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_EnablePVM3(void);\r\nvoid HAL_PWREx_DisablePVM3(void);\r\nvoid HAL_PWREx_EnablePVM4(void);\r\nvoid HAL_PWREx_DisablePVM4(void);\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void);\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void);\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void);\r\n\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_PVM1Callback(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_PVM2Callback(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_PVM3Callback(void);\r\nvoid HAL_PWREx_PVM4Callback(void);\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void);\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void);\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void);\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void);\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_EX_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_H\r\n#define STM32G4xx_HAL_RCC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Types RCC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC PLL configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PLLState; /*!< The new state of the PLL.\r\n This parameter can be a value of @ref RCC_PLL_Config */\r\n\r\n uint32_t PLLSource; /*!< RCC_PLLSource: PLL entry clock source.\r\n This parameter must be a value of @ref RCC_PLL_Clock_Source */\r\n\r\n uint32_t PLLM; /*!< PLLM: Division factor for PLL VCO input clock.\r\n This parameter must be a value of @ref RCC_PLLM_Clock_Divider */\r\n\r\n uint32_t PLLN; /*!< PLLN: Multiplication factor for PLL VCO output clock.\r\n This parameter must be a number between Min_Data = 8 and Max_Data = 127 */\r\n\r\n uint32_t PLLP; /*!< PLLP: Division factor for ADC clock.\r\n This parameter must be a value of @ref RCC_PLLP_Clock_Divider */\r\n\r\n uint32_t PLLQ; /*!< PLLQ: Division factor for SAI, I2S, USB, FDCAN and QUADSPI clocks.\r\n This parameter must be a value of @ref RCC_PLLQ_Clock_Divider */\r\n\r\n uint32_t PLLR; /*!< PLLR: Division for the main system clock.\r\n User have to set the PLLR parameter correctly to not exceed max frequency 170MHZ.\r\n This parameter must be a value of @ref RCC_PLLR_Clock_Divider */\r\n\r\n}RCC_PLLInitTypeDef;\r\n\r\n/**\r\n * @brief RCC Internal/External Oscillator (HSE, HSI, LSE and LSI) configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OscillatorType; /*!< The oscillators to be configured.\r\n This parameter can be a value of @ref RCC_Oscillator_Type */\r\n\r\n uint32_t HSEState; /*!< The new state of the HSE.\r\n This parameter can be a value of @ref RCC_HSE_Config */\r\n\r\n uint32_t LSEState; /*!< The new state of the LSE.\r\n This parameter can be a value of @ref RCC_LSE_Config */\r\n\r\n uint32_t HSIState; /*!< The new state of the HSI.\r\n This parameter can be a value of @ref RCC_HSI_Config */\r\n\r\n uint32_t HSICalibrationValue; /*!< The calibration trimming value (default is RCC_HSICALIBRATION_DEFAULT).\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t LSIState; /*!< The new state of the LSI.\r\n This parameter can be a value of @ref RCC_LSI_Config */\r\n\r\n uint32_t HSI48State; /*!< The new state of the HSI48.\r\n This parameter can be a value of @ref RCC_HSI48_Config */\r\n\r\n RCC_PLLInitTypeDef PLL; /*!< Main PLL structure parameters */\r\n\r\n}RCC_OscInitTypeDef;\r\n\r\n/**\r\n * @brief RCC System, AHB and APB busses clock configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockType; /*!< The clock to be configured.\r\n This parameter can be a value of @ref RCC_System_Clock_Type */\r\n\r\n uint32_t SYSCLKSource; /*!< The clock source used as system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_System_Clock_Source */\r\n\r\n uint32_t AHBCLKDivider; /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_AHB_Clock_Source */\r\n\r\n uint32_t APB1CLKDivider; /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n uint32_t APB2CLKDivider; /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n}RCC_ClkInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Constants RCC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Timeout_Value Timeout Values\r\n * @{\r\n */\r\n#define RCC_DBP_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define RCC_LSE_TIMEOUT_VALUE LSE_STARTUP_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Oscillator_Type Oscillator Type\r\n * @{\r\n */\r\n#define RCC_OSCILLATORTYPE_NONE 0x00000000U /*!< Oscillator configuration unchanged */\r\n#define RCC_OSCILLATORTYPE_HSE 0x00000001U /*!< HSE to configure */\r\n#define RCC_OSCILLATORTYPE_HSI 0x00000002U /*!< HSI to configure */\r\n#define RCC_OSCILLATORTYPE_LSE 0x00000004U /*!< LSE to configure */\r\n#define RCC_OSCILLATORTYPE_LSI 0x00000008U /*!< LSI to configure */\r\n#define RCC_OSCILLATORTYPE_HSI48 0x00000020U /*!< HSI48 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSE_Config HSE Config\r\n * @{\r\n */\r\n#define RCC_HSE_OFF 0x00000000U /*!< HSE clock deactivation */\r\n#define RCC_HSE_ON RCC_CR_HSEON /*!< HSE clock activation */\r\n#define RCC_HSE_BYPASS (RCC_CR_HSEBYP | RCC_CR_HSEON) /*!< External clock source for HSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSE_Config LSE Config\r\n * @{\r\n */\r\n#define RCC_LSE_OFF 0x00000000U /*!< LSE clock deactivation */\r\n#define RCC_LSE_ON RCC_BDCR_LSEON /*!< LSE clock activation */\r\n#define RCC_LSE_BYPASS (RCC_BDCR_LSEBYP | RCC_BDCR_LSEON) /*!< External clock source for LSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI_Config HSI Config\r\n * @{\r\n */\r\n#define RCC_HSI_OFF 0x00000000U /*!< HSI clock deactivation */\r\n#define RCC_HSI_ON RCC_CR_HSION /*!< HSI clock activation */\r\n#define RCC_HSICALIBRATION_DEFAULT 0x40U /* Default HSI calibration trimming value */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSI_Config LSI Config\r\n * @{\r\n */\r\n#define RCC_LSI_OFF 0x00000000U /*!< LSI clock deactivation */\r\n#define RCC_LSI_ON RCC_CSR_LSION /*!< LSI clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI48_Config HSI48 Config\r\n * @{\r\n */\r\n#define RCC_HSI48_OFF 0x00000000U /*!< HSI48 clock deactivation */\r\n#define RCC_HSI48_ON RCC_CRRCR_HSI48ON /*!< HSI48 clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Config PLL Config\r\n * @{\r\n */\r\n#define RCC_PLL_NONE 0x00000000U /*!< PLL configuration unchanged */\r\n#define RCC_PLL_OFF 0x00000001U /*!< PLL deactivation */\r\n#define RCC_PLL_ON 0x00000002U /*!< PLL activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLM_Clock_Divider PLLM Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLM_DIV1 0x00000001U /*!< PLLM division factor = 1 */\r\n#define RCC_PLLM_DIV2 0x00000002U /*!< PLLM division factor = 2 */\r\n#define RCC_PLLM_DIV3 0x00000003U /*!< PLLM division factor = 3 */\r\n#define RCC_PLLM_DIV4 0x00000004U /*!< PLLM division factor = 4 */\r\n#define RCC_PLLM_DIV5 0x00000005U /*!< PLLM division factor = 5 */\r\n#define RCC_PLLM_DIV6 0x00000006U /*!< PLLM division factor = 6 */\r\n#define RCC_PLLM_DIV7 0x00000007U /*!< PLLM division factor = 7 */\r\n#define RCC_PLLM_DIV8 0x00000008U /*!< PLLM division factor = 8 */\r\n#define RCC_PLLM_DIV9 0x00000009U /*!< PLLM division factor = 9 */\r\n#define RCC_PLLM_DIV10 0x0000000AU /*!< PLLM division factor = 10 */\r\n#define RCC_PLLM_DIV11 0x0000000BU /*!< PLLM division factor = 11 */\r\n#define RCC_PLLM_DIV12 0x0000000CU /*!< PLLM division factor = 12 */\r\n#define RCC_PLLM_DIV13 0x0000000DU /*!< PLLM division factor = 13 */\r\n#define RCC_PLLM_DIV14 0x0000000EU /*!< PLLM division factor = 14 */\r\n#define RCC_PLLM_DIV15 0x0000000FU /*!< PLLM division factor = 15 */\r\n#define RCC_PLLM_DIV16 0x00000010U /*!< PLLM division factor = 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLP_Clock_Divider PLLP Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLP_DIV2 0x00000002U /*!< PLLP division factor = 2 */\r\n#define RCC_PLLP_DIV3 0x00000003U /*!< PLLP division factor = 3 */\r\n#define RCC_PLLP_DIV4 0x00000004U /*!< PLLP division factor = 4 */\r\n#define RCC_PLLP_DIV5 0x00000005U /*!< PLLP division factor = 5 */\r\n#define RCC_PLLP_DIV6 0x00000006U /*!< PLLP division factor = 6 */\r\n#define RCC_PLLP_DIV7 0x00000007U /*!< PLLP division factor = 7 */\r\n#define RCC_PLLP_DIV8 0x00000008U /*!< PLLP division factor = 8 */\r\n#define RCC_PLLP_DIV9 0x00000009U /*!< PLLP division factor = 9 */\r\n#define RCC_PLLP_DIV10 0x0000000AU /*!< PLLP division factor = 10 */\r\n#define RCC_PLLP_DIV11 0x0000000BU /*!< PLLP division factor = 11 */\r\n#define RCC_PLLP_DIV12 0x0000000CU /*!< PLLP division factor = 12 */\r\n#define RCC_PLLP_DIV13 0x0000000DU /*!< PLLP division factor = 13 */\r\n#define RCC_PLLP_DIV14 0x0000000EU /*!< PLLP division factor = 14 */\r\n#define RCC_PLLP_DIV15 0x0000000FU /*!< PLLP division factor = 15 */\r\n#define RCC_PLLP_DIV16 0x00000010U /*!< PLLP division factor = 16 */\r\n#define RCC_PLLP_DIV17 0x00000011U /*!< PLLP division factor = 17 */\r\n#define RCC_PLLP_DIV18 0x00000012U /*!< PLLP division factor = 18 */\r\n#define RCC_PLLP_DIV19 0x00000013U /*!< PLLP division factor = 19 */\r\n#define RCC_PLLP_DIV20 0x00000014U /*!< PLLP division factor = 20 */\r\n#define RCC_PLLP_DIV21 0x00000015U /*!< PLLP division factor = 21 */\r\n#define RCC_PLLP_DIV22 0x00000016U /*!< PLLP division factor = 22 */\r\n#define RCC_PLLP_DIV23 0x00000017U /*!< PLLP division factor = 23 */\r\n#define RCC_PLLP_DIV24 0x00000018U /*!< PLLP division factor = 24 */\r\n#define RCC_PLLP_DIV25 0x00000019U /*!< PLLP division factor = 25 */\r\n#define RCC_PLLP_DIV26 0x0000001AU /*!< PLLP division factor = 26 */\r\n#define RCC_PLLP_DIV27 0x0000001BU /*!< PLLP division factor = 27 */\r\n#define RCC_PLLP_DIV28 0x0000001CU /*!< PLLP division factor = 28 */\r\n#define RCC_PLLP_DIV29 0x0000001DU /*!< PLLP division factor = 29 */\r\n#define RCC_PLLP_DIV30 0x0000001EU /*!< PLLP division factor = 30 */\r\n#define RCC_PLLP_DIV31 0x0000001FU /*!< PLLP division factor = 31 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLQ_Clock_Divider PLLQ Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLQ_DIV2 0x00000002U /*!< PLLQ division factor = 2 */\r\n#define RCC_PLLQ_DIV4 0x00000004U /*!< PLLQ division factor = 4 */\r\n#define RCC_PLLQ_DIV6 0x00000006U /*!< PLLQ division factor = 6 */\r\n#define RCC_PLLQ_DIV8 0x00000008U /*!< PLLQ division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLR_Clock_Divider PLLR Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLR_DIV2 0x00000002U /*!< PLLR division factor = 2 */\r\n#define RCC_PLLR_DIV4 0x00000004U /*!< PLLR division factor = 4 */\r\n#define RCC_PLLR_DIV6 0x00000006U /*!< PLLR division factor = 6 */\r\n#define RCC_PLLR_DIV8 0x00000008U /*!< PLLR division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Source PLL Clock Source\r\n * @{\r\n */\r\n#define RCC_PLLSOURCE_NONE 0x00000000U /*!< No clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSI RCC_PLLCFGR_PLLSRC_HSI /*!< HSI clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSE RCC_PLLCFGR_PLLSRC_HSE /*!< HSE clock selected as PLL entry clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Output PLL Clock Output\r\n * @{\r\n */\r\n#define RCC_PLL_ADCCLK RCC_PLLCFGR_PLLPEN /*!< PLLADCCLK selection from main PLL */\r\n#define RCC_PLL_48M1CLK RCC_PLLCFGR_PLLQEN /*!< PLL48M1CLK selection from main PLL */\r\n#define RCC_PLL_SYSCLK RCC_PLLCFGR_PLLREN /*!< PLLCLK selection from main PLL */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Type System Clock Type\r\n * @{\r\n */\r\n#define RCC_CLOCKTYPE_SYSCLK 0x00000001U /*!< SYSCLK to configure */\r\n#define RCC_CLOCKTYPE_HCLK 0x00000002U /*!< HCLK to configure */\r\n#define RCC_CLOCKTYPE_PCLK1 0x00000004U /*!< PCLK1 to configure */\r\n#define RCC_CLOCKTYPE_PCLK2 0x00000008U /*!< PCLK2 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source System Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_HSI RCC_CFGR_SW_HSI /*!< HSI selection as system clock */\r\n#define RCC_SYSCLKSOURCE_HSE RCC_CFGR_SW_HSE /*!< HSE selection as system clock */\r\n#define RCC_SYSCLKSOURCE_PLLCLK RCC_CFGR_SW_PLL /*!< PLL selection as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source_Status System Clock Source Status\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSI RCC_CFGR_SWS_HSI /*!< HSI used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSE RCC_CFGR_SWS_HSE /*!< HSE used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_PLLCLK RCC_CFGR_SWS_PLL /*!< PLL used as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Source AHB Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLK_DIV1 RCC_CFGR_HPRE_DIV1 /*!< SYSCLK not divided */\r\n#define RCC_SYSCLK_DIV2 RCC_CFGR_HPRE_DIV2 /*!< SYSCLK divided by 2 */\r\n#define RCC_SYSCLK_DIV4 RCC_CFGR_HPRE_DIV4 /*!< SYSCLK divided by 4 */\r\n#define RCC_SYSCLK_DIV8 RCC_CFGR_HPRE_DIV8 /*!< SYSCLK divided by 8 */\r\n#define RCC_SYSCLK_DIV16 RCC_CFGR_HPRE_DIV16 /*!< SYSCLK divided by 16 */\r\n#define RCC_SYSCLK_DIV64 RCC_CFGR_HPRE_DIV64 /*!< SYSCLK divided by 64 */\r\n#define RCC_SYSCLK_DIV128 RCC_CFGR_HPRE_DIV128 /*!< SYSCLK divided by 128 */\r\n#define RCC_SYSCLK_DIV256 RCC_CFGR_HPRE_DIV256 /*!< SYSCLK divided by 256 */\r\n#define RCC_SYSCLK_DIV512 RCC_CFGR_HPRE_DIV512 /*!< SYSCLK divided by 512 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_APB2_Clock_Source APB1 APB2 Clock Source\r\n * @{\r\n */\r\n#define RCC_HCLK_DIV1 RCC_CFGR_PPRE1_DIV1 /*!< HCLK not divided */\r\n#define RCC_HCLK_DIV2 RCC_CFGR_PPRE1_DIV2 /*!< HCLK divided by 2 */\r\n#define RCC_HCLK_DIV4 RCC_CFGR_PPRE1_DIV4 /*!< HCLK divided by 4 */\r\n#define RCC_HCLK_DIV8 RCC_CFGR_PPRE1_DIV8 /*!< HCLK divided by 8 */\r\n#define RCC_HCLK_DIV16 RCC_CFGR_PPRE1_DIV16 /*!< HCLK divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Source RTC Clock Source\r\n * @{\r\n */\r\n#define RCC_RTCCLKSOURCE_NONE 0x00000000U /*!< No clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSE RCC_BDCR_RTCSEL_0 /*!< LSE oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSI RCC_BDCR_RTCSEL_1 /*!< LSI oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_HSE_DIV32 RCC_BDCR_RTCSEL /*!< HSE oscillator clock divided by 32 used as RTC clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO_Index MCO Index\r\n * @{\r\n */\r\n/* 32 28 20 16 0\r\n --------------------------------\r\n | MCO | GPIO | GPIO | GPIO |\r\n | Index | AF | Port | Pin |\r\n -------------------------------*/\r\n\r\n#define RCC_MCO_GPIOPORT_POS 16U\r\n#define RCC_MCO_GPIOPORT_MASK (0xFUL << RCC_MCO_GPIOPORT_POS)\r\n#define RCC_MCO_GPIOAF_POS 20U\r\n#define RCC_MCO_GPIOAF_MASK (0xFFUL << RCC_MCO_GPIOAF_POS)\r\n#define RCC_MCO_INDEX_POS 28U\r\n#define RCC_MCO_INDEX_MASK (0x1UL << RCC_MCO_INDEX_POS)\r\n#define RCC_MCO1_INDEX (0x0UL << RCC_MCO_INDEX_POS) /*!< MCO1 index */\r\n#define RCC_MCO_PA8 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOA) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_8)\r\n#define RCC_MCO_PG10 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOG) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_10)\r\n\r\n/* Legacy Defines*/\r\n#define RCC_MCO1 RCC_MCO_PA8\r\n#define RCC_MCO RCC_MCO1 /*!< MCO1 to be compliant with other families with 2 MCOs*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO1_Clock_Source MCO1 Clock Source\r\n * @{\r\n */\r\n#define RCC_MCO1SOURCE_NOCLOCK 0x00000000U /*!< MCO1 output disabled, no clock on MCO1 */\r\n#define RCC_MCO1SOURCE_SYSCLK RCC_CFGR_MCOSEL_0 /*!< SYSCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI (RCC_CFGR_MCOSEL_0| RCC_CFGR_MCOSEL_1) /*!< HSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSE RCC_CFGR_MCOSEL_2 /*!< HSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_PLLCLK (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_2) /*!< PLLCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSI (RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSE (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI48 RCC_CFGR_MCOSEL_3 /*!< HSI48 selection as MCO1 source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCOx_Clock_Prescaler MCO1 Clock Prescaler\r\n * @{\r\n */\r\n#define RCC_MCODIV_1 RCC_CFGR_MCOPRE_DIV1 /*!< MCO not divided */\r\n#define RCC_MCODIV_2 RCC_CFGR_MCOPRE_DIV2 /*!< MCO divided by 2 */\r\n#define RCC_MCODIV_4 RCC_CFGR_MCOPRE_DIV4 /*!< MCO divided by 4 */\r\n#define RCC_MCODIV_8 RCC_CFGR_MCOPRE_DIV8 /*!< MCO divided by 8 */\r\n#define RCC_MCODIV_16 RCC_CFGR_MCOPRE_DIV16 /*!< MCO divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Interrupt Interrupts\r\n * @{\r\n */\r\n#define RCC_IT_LSIRDY RCC_CIFR_LSIRDYF /*!< LSI Ready Interrupt flag */\r\n#define RCC_IT_LSERDY RCC_CIFR_LSERDYF /*!< LSE Ready Interrupt flag */\r\n#define RCC_IT_HSIRDY RCC_CIFR_HSIRDYF /*!< HSI16 Ready Interrupt flag */\r\n#define RCC_IT_HSERDY RCC_CIFR_HSERDYF /*!< HSE Ready Interrupt flag */\r\n#define RCC_IT_PLLRDY RCC_CIFR_PLLRDYF /*!< PLL Ready Interrupt flag */\r\n#define RCC_IT_CSS RCC_CIFR_CSSF /*!< Clock Security System Interrupt flag */\r\n#define RCC_IT_LSECSS RCC_CIFR_LSECSSF /*!< LSE Clock Security System Interrupt flag */\r\n#define RCC_IT_HSI48RDY RCC_CIFR_HSI48RDYF /*!< HSI48 Ready Interrupt flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Flag Flags\r\n * Elements values convention: XXXYYYYYb\r\n * - YYYYY : Flag position in the register\r\n * - XXX : Register index\r\n * - 001: CR register\r\n * - 010: BDCR register\r\n * - 011: CSR register\r\n * - 100: CRRCR register\r\n * @{\r\n */\r\n/* Flags in the CR register */\r\n#define RCC_FLAG_HSIRDY ((CR_REG_INDEX << 5U) | RCC_CR_HSIRDY_Pos) /*!< HSI Ready flag */\r\n#define RCC_FLAG_HSERDY ((CR_REG_INDEX << 5U) | RCC_CR_HSERDY_Pos) /*!< HSE Ready flag */\r\n#define RCC_FLAG_PLLRDY ((CR_REG_INDEX << 5U) | RCC_CR_PLLRDY_Pos) /*!< PLL Ready flag */\r\n\r\n/* Flags in the BDCR register */\r\n#define RCC_FLAG_LSERDY ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSERDY_Pos) /*!< LSE Ready flag */\r\n#define RCC_FLAG_LSECSSD ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSECSSD_Pos) /*!< LSE Clock Security System Interrupt flag */\r\n\r\n/* Flags in the CSR register */\r\n#define RCC_FLAG_LSIRDY ((CSR_REG_INDEX << 5U) | RCC_CSR_LSIRDY_Pos) /*!< LSI Ready flag */\r\n#define RCC_FLAG_OBLRST ((CSR_REG_INDEX << 5U) | RCC_CSR_OBLRSTF_Pos) /*!< Option Byte Loader reset flag */\r\n#define RCC_FLAG_PINRST ((CSR_REG_INDEX << 5U) | RCC_CSR_PINRSTF_Pos) /*!< PIN reset flag */\r\n#define RCC_FLAG_BORRST ((CSR_REG_INDEX << 5U) | RCC_CSR_BORRSTF_Pos) /*!< BOR reset flag */\r\n#define RCC_FLAG_SFTRST ((CSR_REG_INDEX << 5U) | RCC_CSR_SFTRSTF_Pos) /*!< Software Reset flag */\r\n#define RCC_FLAG_IWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_IWDGRSTF_Pos) /*!< Independent Watchdog reset flag */\r\n#define RCC_FLAG_WWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_WWDGRSTF_Pos) /*!< Window watchdog reset flag */\r\n#define RCC_FLAG_LPWRRST ((CSR_REG_INDEX << 5U) | RCC_CSR_LPWRRSTF_Pos) /*!< Low-Power reset flag */\r\n\r\n/* Flags in the CRRCR register */\r\n#define RCC_FLAG_HSI48RDY ((CRRCR_REG_INDEX << 5U) | RCC_CRRCR_HSI48RDY_Pos) /*!< HSI48 Ready flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSEDrive_Config LSE Drive Config\r\n * @{\r\n */\r\n#define RCC_LSEDRIVE_LOW 0x00000000U /*!< LSE low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMLOW RCC_BDCR_LSEDRV_0 /*!< LSE medium low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMHIGH RCC_BDCR_LSEDRV_1 /*!< LSE medium high drive capability */\r\n#define RCC_LSEDRIVE_HIGH RCC_BDCR_LSEDRV /*!< LSE high drive capability */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Macros RCC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable AHB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FMAC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FLASH_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Peripheral_Clock_Enable_Disable AHB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_ADC12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN);\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable AHB3 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable APB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM7_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRS_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_WWDG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN)\r\n\r\n#define __HAL_RCC_CRS_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN);\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN);\r\n\r\n#define __HAL_RCC_WWDG_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN)\r\n\r\n#define __HAL_RCC_USART2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN)\r\n\r\n#define __HAL_RCC_USART3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN)\r\n\r\n#define __HAL_RCC_USB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable APB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM8_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM16_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM17_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* HRTIM1 */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN)\r\n\r\n#define __HAL_RCC_USART1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable_Status AHB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Enable_Disable_Status AHB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable_Status AHB3 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable_Status APB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) == 0U)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) == 0U)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable_Status APB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Force_Release_Reset AHB1 Peripheral Force Release Reset\r\n * @brief Force or release AHB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB1_FORCE_RESET() WRITE_REG(RCC->AHB1RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_DMA1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n\r\n#define __HAL_RCC_AHB1_RELEASE_RESET() WRITE_REG(RCC->AHB1RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_DMA1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Force_Release_Reset AHB2 Peripheral Force Release Reset\r\n * @brief Force or release AHB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB2_FORCE_RESET() WRITE_REG(RCC->AHB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_GPIOA_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n\r\n#define __HAL_RCC_AHB2_RELEASE_RESET() WRITE_REG(RCC->AHB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_GPIOA_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Force_Release_Reset AHB3 Peripheral Force Release Reset\r\n * @brief Force or release AHB3 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB3_FORCE_RESET() WRITE_REG(RCC->AHB3RSTR, 0xFFFFFFFFU)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n#define __HAL_RCC_AHB3_RELEASE_RESET() WRITE_REG(RCC->AHB3RSTR, 0x00000000U)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Force_Release_Reset APB1 Peripheral Force Release Reset\r\n * @brief Force or release APB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB1_FORCE_RESET() WRITE_REG(RCC->APB1RSTR1, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_TIM2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n#define __HAL_RCC_APB1_RELEASE_RESET() WRITE_REG(RCC->APB1RSTR1, 0x00000000U)\r\n\r\n#define __HAL_RCC_TIM2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Force_Release_Reset APB2 Peripheral Force Release Reset\r\n * @brief Force or release APB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB2_FORCE_RESET() WRITE_REG(RCC->APB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_SYSCFG_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_APB2_RELEASE_RESET() WRITE_REG(RCC->APB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_SYSCFG_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable AHB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable AHB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable AHB3 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable APB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable APB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable_Status AHB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable_Status AHB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable_Status AHB3 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable_Status APB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) == 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable_Status APB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Backup_Domain_Reset RCC Backup Domain Reset\r\n * @{\r\n */\r\n\r\n/** @brief Macros to force or release the Backup domain reset.\r\n * @note This function resets the RTC peripheral (including the backup registers)\r\n * and the RTC clock source selection in RCC_CSR register.\r\n * @note The BKPSRAM is not affected by this reset.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_BACKUPRESET_FORCE() SET_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n#define __HAL_RCC_BACKUPRESET_RELEASE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Configuration RCC RTC Clock Configuration\r\n * @{\r\n */\r\n\r\n/** @brief Macros to enable or disable the RTC clock.\r\n * @note As the RTC is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the RTC\r\n * (to be done once after reset).\r\n * @note These macros must be used after the RTC clock source was selected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_ENABLE() SET_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n#define __HAL_RCC_RTC_DISABLE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 16MHz oscillator (HSI).\r\n * @note The HSI is stopped by hardware when entering STOP and STANDBY modes.\r\n * It is used (enabled by hardware) as system clock source after startup\r\n * from Reset, wakeup from STOP and STANDBY mode, or in case of failure\r\n * of the HSE used directly or indirectly as system clock (if the Clock\r\n * Security System CSS is enabled).\r\n * @note HSI can not be stopped if it is used as system clock source. In this case,\r\n * you have to select another source of the system clock then stop the HSI.\r\n * @note After enabling the HSI, the application software should wait on HSIRDY\r\n * flag to be set indicating that HSI clock is stable and can be used as\r\n * system clock source.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note When the HSI is stopped, HSIRDY flag goes low after 6 HSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n#define __HAL_RCC_HSI_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n/** @brief Macro to adjust the Internal High Speed 16MHz oscillator (HSI) calibration value.\r\n * @note The calibration is used to compensate for the variations in voltage\r\n * and temperature that influence the frequency of the internal HSI RC.\r\n * @param __HSICALIBRATIONVALUE__ specifies the calibration trimming value\r\n * (default is RCC_HSICALIBRATION_DEFAULT).\r\n * This parameter must be a number between 0 and 0x7F.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(__HSICALIBRATIONVALUE__) \\\r\n MODIFY_REG(RCC->ICSCR, RCC_ICSCR_HSITRIM, (__HSICALIBRATIONVALUE__) << RCC_ICSCR_HSITRIM_Pos)\r\n\r\n/**\r\n * @brief Macros to enable or disable the force of the Internal High Speed oscillator (HSI)\r\n * in STOP mode to be quickly available as kernel clock for USARTs and I2Cs.\r\n * @note Keeping the HSI ON in STOP mode allows to avoid slowing down the communication\r\n * speed because of the HSI startup time.\r\n * @note The enable of this function has not effect on the HSION bit.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSISTOP_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n#define __HAL_RCC_HSISTOP_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n/** @brief Macros to enable or disable the Internal Low Speed oscillator (LSI).\r\n * @note After enabling the LSI, the application software should wait on\r\n * LSIRDY flag to be set indicating that LSI clock is stable and can\r\n * be used to clock the IWDG and/or the RTC.\r\n * @note LSI can not be disabled if the IWDG is running.\r\n * @note When the LSI is stopped, LSIRDY flag goes low after 6 LSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSI_ENABLE() SET_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n#define __HAL_RCC_LSI_DISABLE() CLEAR_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n/**\r\n * @brief Macro to configure the External High Speed oscillator (HSE).\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @note After enabling the HSE (RCC_HSE_ON or RCC_HSE_Bypass), the application\r\n * software should wait on HSERDY flag to be set indicating that HSE clock\r\n * is stable and can be used to clock the PLL and/or system clock.\r\n * @note HSE state can not be changed if it is used directly or through the\r\n * PLL as system clock. In this case, you have to select another source\r\n * of the system clock then change the HSE state (ex. disable it).\r\n * @note The HSE is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note This function reset the CSSON bit, so if the clock security system(CSS)\r\n * was previously enabled you have to enable it again after calling this\r\n * function.\r\n * @param __STATE__ specifies the new state of the HSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_HSE_OFF Turn OFF the HSE oscillator, HSERDY flag goes low after\r\n * 6 HSE oscillator clock cycles.\r\n * @arg @ref RCC_HSE_ON Turn ON the HSE oscillator.\r\n * @arg @ref RCC_HSE_BYPASS HSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_HSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_HSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE).\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @note After enabling the LSE (RCC_LSE_ON or RCC_LSE_BYPASS), the application\r\n * software should wait on LSERDY flag to be set indicating that LSE clock\r\n * is stable and can be used to clock the RTC.\r\n * @param __STATE__ specifies the new state of the LSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSE_OFF Turn OFF the LSE oscillator, LSERDY flag goes low after\r\n * 6 LSE oscillator clock cycles.\r\n * @arg @ref RCC_LSE_ON Turn ON the LSE oscillator.\r\n * @arg @ref RCC_LSE_BYPASS LSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_LSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_LSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 48MHz oscillator (HSI48).\r\n * @note The HSI48 is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note After enabling the HSI48, the application software should wait on HSI48RDY\r\n * flag to be set indicating that HSI48 clock is stable.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI48_ENABLE() SET_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n#define __HAL_RCC_HSI48_DISABLE() CLEAR_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n/** @brief Macros to configure the RTC clock (RTCCLK).\r\n * @note As the RTC clock configuration bits are in the Backup domain and write\r\n * access is denied to this domain after reset, you have to enable write\r\n * access using the Power Backup Access macro before to configure\r\n * the RTC clock source (to be done once after reset).\r\n * @note Once the RTC clock is configured it cannot be changed unless the\r\n * Backup domain is reset using __HAL_RCC_BACKUPRESET_FORCE() macro, or by\r\n * a Power On Reset (POR).\r\n *\r\n * @param __RTC_CLKSOURCE__ specifies the RTC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n *\r\n * @note If the LSE or LSI is used as RTC clock source, the RTC continues to\r\n * work in STOP and STANDBY modes, and can be used as wakeup source.\r\n * However, when the HSE clock is used as RTC clock source, the RTC\r\n * cannot be used in STOP and STANDBY modes.\r\n * @note The maximum input clock frequency for RTC is 1MHz (when using HSE as\r\n * RTC clock source).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_CONFIG(__RTC_CLKSOURCE__) \\\r\n MODIFY_REG( RCC->BDCR, RCC_BDCR_RTCSEL, (__RTC_CLKSOURCE__))\r\n\r\n\r\n/** @brief Macro to get the RTC clock source.\r\n * @retval The returned value can be one of the following:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n */\r\n#define __HAL_RCC_GET_RTC_SOURCE() (READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL))\r\n\r\n/** @brief Macros to enable or disable the main PLL.\r\n * @note After enabling the main PLL, the application software should wait on\r\n * PLLRDY flag to be set indicating that PLL clock is stable and can\r\n * be used as system clock source.\r\n * @note The main PLL can not be disabled if it is used as system clock source\r\n * @note The main PLL is disabled by hardware when entering STOP and STANDBY modes.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_ENABLE() SET_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n#define __HAL_RCC_PLL_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n/** @brief Macro to configure the PLL clock source.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLSOURCE_CONFIG(__PLLSOURCE__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__PLLSOURCE__))\r\n\r\n/** @brief Macro to configure the PLL source division factor M.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider.\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLM_CONFIG(__PLLM__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLM, ((__PLLM__) - 1) << RCC_PLLCFGR_PLLM_Pos)\r\n\r\n/**\r\n * @brief Macro to configure the main PLL clock source, multiplication and division factors.\r\n * @note This macro must be used only when the main PLL is disabled.\r\n * @note This macro preserves the PLL's output clocks enable state.\r\n *\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n *\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock.\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n *\r\n * @param __PLLN__ specifies the multiplication factor for PLL VCO output clock.\r\n * This parameter must be a number between 8 and 127.\r\n * @note You have to set the PLLN parameter correctly to ensure that the VCO\r\n * output frequency is between 64 and 344 MHz.\r\n *\r\n * @param __PLLP__ specifies the division factor for SAI clock.\r\n * This parameter must be a number in the range (2 to 31).\r\n *\r\n * @param __PLLQ__ specifies the division factor for OTG FS, SDMMC1 and RNG clocks.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @note If the USB OTG FS is used in your application, you have to set the\r\n * PLLQ parameter correctly to have 48 MHz clock for the USB. However,\r\n * the SDMMC1 and RNG need a frequency lower than or equal to 48 MHz to work\r\n * correctly.\r\n * @param __PLLR__ specifies the division factor for the main system clock.\r\n * @note You have to set the PLLR parameter correctly to not exceed 170MHZ.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \\\r\n MODIFY_REG(RCC->PLLCFGR, \\\r\n (RCC_PLLCFGR_PLLSRC | RCC_PLLCFGR_PLLM | RCC_PLLCFGR_PLLN | \\\r\n RCC_PLLCFGR_PLLQ | RCC_PLLCFGR_PLLR | RCC_PLLCFGR_PLLPDIV), \\\r\n ((__PLLSOURCE__) | \\\r\n (((__PLLM__) - 1U) << RCC_PLLCFGR_PLLM_Pos) | \\\r\n ((__PLLN__) << RCC_PLLCFGR_PLLN_Pos) | \\\r\n ((((__PLLQ__) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos) | \\\r\n ((((__PLLR__) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos) | \\\r\n ((__PLLP__) << RCC_PLLCFGR_PLLPDIV_Pos)))\r\n\r\n/** @brief Macro to get the oscillator used as PLL clock source.\r\n * @retval The oscillator used as PLL clock source. The returned value can be one\r\n * of the following:\r\n * - RCC_PLLSOURCE_NONE: No oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSI: HSI oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSE: HSE oscillator is used as PLL clock source.\r\n */\r\n#define __HAL_RCC_GET_PLL_OSCSOURCE() (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC))\r\n\r\n/**\r\n * @brief Enable or disable each clock output (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_ADCCLK)\r\n * @note Enabling/disabling clock outputs RCC_PLL_ADCCLK and RCC_PLL_48M1CLK can be done at anytime\r\n * without the need to stop the PLL in order to save power. But RCC_PLL_SYSCLK cannot\r\n * be stopped if used as System Clock.\r\n * @param __PLLCLOCKOUT__ specifies the PLL clock to be output.\r\n * This parameter can be one or a combination of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLLCLKOUT_ENABLE(__PLLCLOCKOUT__) SET_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n#define __HAL_RCC_PLLCLKOUT_DISABLE(__PLLCLOCKOUT__) CLEAR_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Get clock output enable status (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_SAI3CLK)\r\n * @param __PLLCLOCKOUT__ specifies the output PLL clock to be checked.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval SET / RESET\r\n */\r\n#define __HAL_RCC_GET_PLLCLKOUT_CONFIG(__PLLCLOCKOUT__) READ_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Macro to configure the system clock source.\r\n * @param __SYSCLKSOURCE__ specifies the system clock source.\r\n * This parameter can be one of the following values:\r\n * - RCC_SYSCLKSOURCE_HSI: HSI oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_HSE: HSE oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_PLLCLK: PLL output is used as system clock source.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SYSCLK_CONFIG(__SYSCLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, (__SYSCLKSOURCE__))\r\n\r\n/** @brief Macro to get the clock source used as system clock.\r\n * @retval The clock source used as system clock. The returned value can be one\r\n * of the following:\r\n * - RCC_SYSCLKSOURCE_STATUS_HSI: HSI used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_HSE: HSE used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_PLLCLK: PLL used as system clock.\r\n */\r\n#define __HAL_RCC_GET_SYSCLK_SOURCE() (READ_BIT(RCC->CFGR, RCC_CFGR_SWS))\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE) drive capability.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @param __LSEDRIVE__ specifies the new state of the LSE drive capability.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSEDRIVE_LOW LSE oscillator low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMLOW LSE oscillator medium low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMHIGH LSE oscillator medium high drive capability.\r\n * @arg @ref RCC_LSEDRIVE_HIGH LSE oscillator high drive capability.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSEDRIVE_CONFIG(__LSEDRIVE__) \\\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSEDRV, (__LSEDRIVE__))\r\n\r\n/** @brief Macro to configure the MCO clock.\r\n * @param __MCOCLKSOURCE__ specifies the MCO clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK Main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param __MCODIV__ specifies the MCO clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 MCO clock source is divided by 1\r\n * @arg @ref RCC_MCODIV_2 MCO clock source is divided by 2\r\n * @arg @ref RCC_MCODIV_4 MCO clock source is divided by 4\r\n * @arg @ref RCC_MCODIV_8 MCO clock source is divided by 8\r\n * @arg @ref RCC_MCODIV_16 MCO clock source is divided by 16\r\n */\r\n#define __HAL_RCC_MCO1_CONFIG(__MCOCLKSOURCE__, __MCODIV__) \\\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), ((__MCOCLKSOURCE__) | (__MCODIV__)))\r\n\r\n/** @defgroup RCC_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/** @brief Enable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to enable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ENABLE_IT(__INTERRUPT__) SET_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Disable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to disable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Clear the RCC's interrupt pending bits (Perform Byte access to RCC_CIR[23:16]\r\n * bits to clear the selected interrupt pending bits.\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_IT(__INTERRUPT__) (RCC->CICR = (__INTERRUPT__))\r\n\r\n/** @brief Check whether the RCC interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the RCC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval The new state of __INTERRUPT__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_IT(__INTERRUPT__) ((RCC->CIFR & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Set RMVF bit to clear the reset flags.\r\n * The reset flags are: RCC_FLAG_FWRRST, RCC_FLAG_OBLRST, RCC_FLAG_PINRST, RCC_FLAG_BORRST,\r\n * RCC_FLAG_SFTRST, RCC_FLAG_IWDGRST, RCC_FLAG_WWDGRST and RCC_FLAG_LPWRRST.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_RESET_FLAGS() (RCC->CSR |= RCC_CSR_RMVF)\r\n\r\n/** @brief Check whether the selected RCC flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FLAG_HSIRDY HSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_HSERDY HSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_PLLRDY Main PLL clock ready\r\n * @arg @ref RCC_FLAG_HSI48RDY HSI48 clock ready for devices with HSI48\r\n * @arg @ref RCC_FLAG_LSERDY LSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_LSECSSD Clock security system failure on LSE oscillator detection\r\n * @arg @ref RCC_FLAG_LSIRDY LSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_BORRST BOR reset\r\n * @arg @ref RCC_FLAG_OBLRST OBLRST reset\r\n * @arg @ref RCC_FLAG_PINRST Pin reset\r\n * @arg @ref RCC_FLAG_SFTRST Software reset\r\n * @arg @ref RCC_FLAG_IWDGRST Independent Watchdog reset\r\n * @arg @ref RCC_FLAG_WWDGRST Window Watchdog reset\r\n * @arg @ref RCC_FLAG_LPWRRST Low Power reset\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_FLAG(__FLAG__) (((((((__FLAG__) >> 5U) == 1U) ? RCC->CR : \\\r\n ((((__FLAG__) >> 5U) == 4U) ? RCC->CRRCR : \\\r\n ((((__FLAG__) >> 5U) == 2U) ? RCC->BDCR : \\\r\n ((((__FLAG__) >> 5U) == 3U) ? RCC->CSR : RCC->CIFR)))) & \\\r\n ((uint32_t)1U << ((__FLAG__) & RCC_FLAG_MASK))) != 0U) \\\r\n ? 1U : 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Constants\r\n * @{\r\n */\r\n/* Defines used for Flags */\r\n#define CR_REG_INDEX 1U\r\n#define BDCR_REG_INDEX 2U\r\n#define CSR_REG_INDEX 3U\r\n#define CRRCR_REG_INDEX 4U\r\n\r\n#define RCC_FLAG_MASK 0x1FU\r\n\r\n/* Define used for IS_RCC_CLOCKTYPE() */\r\n#define RCC_CLOCKTYPE_ALL (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2) /*!< All clcoktype to configure */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_OSCILLATORTYPE(__OSCILLATOR__) (((__OSCILLATOR__) == RCC_OSCILLATORTYPE_NONE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE))\r\n\r\n#define IS_RCC_HSE(__HSE__) (((__HSE__) == RCC_HSE_OFF) || ((__HSE__) == RCC_HSE_ON) || \\\r\n ((__HSE__) == RCC_HSE_BYPASS))\r\n\r\n#define IS_RCC_LSE(__LSE__) (((__LSE__) == RCC_LSE_OFF) || ((__LSE__) == RCC_LSE_ON) || \\\r\n ((__LSE__) == RCC_LSE_BYPASS))\r\n\r\n#define IS_RCC_HSI(__HSI__) (((__HSI__) == RCC_HSI_OFF) || ((__HSI__) == RCC_HSI_ON))\r\n\r\n#define IS_RCC_HSI_CALIBRATION_VALUE(__VALUE__) ((__VALUE__) <= (RCC_ICSCR_HSITRIM >> RCC_ICSCR_HSITRIM_Pos))\r\n\r\n#define IS_RCC_LSI(__LSI__) (((__LSI__) == RCC_LSI_OFF) || ((__LSI__) == RCC_LSI_ON))\r\n\r\n#define IS_RCC_HSI48(__HSI48__) (((__HSI48__) == RCC_HSI48_OFF) || ((__HSI48__) == RCC_HSI48_ON))\r\n\r\n#define IS_RCC_PLL(__PLL__) (((__PLL__) == RCC_PLL_NONE) ||((__PLL__) == RCC_PLL_OFF) || \\\r\n ((__PLL__) == RCC_PLL_ON))\r\n\r\n#define IS_RCC_PLLSOURCE(__SOURCE__) (((__SOURCE__) == RCC_PLLSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSE))\r\n\r\n#define IS_RCC_PLLM_VALUE(__VALUE__) ((1U <= (__VALUE__)) && ((__VALUE__) <= 16U))\r\n\r\n#define IS_RCC_PLLN_VALUE(__VALUE__) ((8U <= (__VALUE__)) && ((__VALUE__) <= 127U))\r\n\r\n#define IS_RCC_PLLP_VALUE(__VALUE__) (((__VALUE__) >= 2U) && ((__VALUE__) <= 31U))\r\n\r\n#define IS_RCC_PLLQ_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_PLLR_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_CLOCKTYPE(__CLK__) ((((__CLK__) & RCC_CLOCKTYPE_ALL) != 0x00UL) && (((__CLK__) & ~RCC_CLOCKTYPE_ALL) == 0x00UL))\r\n\r\n#define IS_RCC_SYSCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_SYSCLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_PLLCLK))\r\n\r\n#define IS_RCC_HCLK(__HCLK__) (((__HCLK__) == RCC_SYSCLK_DIV1) || ((__HCLK__) == RCC_SYSCLK_DIV2) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV4) || ((__HCLK__) == RCC_SYSCLK_DIV8) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV16) || ((__HCLK__) == RCC_SYSCLK_DIV64) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV128) || ((__HCLK__) == RCC_SYSCLK_DIV256) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV512))\r\n\r\n#define IS_RCC_PCLK(__PCLK__) (((__PCLK__) == RCC_HCLK_DIV1) || ((__PCLK__) == RCC_HCLK_DIV2) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV4) || ((__PCLK__) == RCC_HCLK_DIV8) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV16))\r\n\r\n#define IS_RCC_RTCCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_RTCCLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n\r\n#define IS_RCC_MCO(__MCOX__) (((__MCOX__) == RCC_MCO_PA8) || \\\r\n ((__MCOX__) == RCC_MCO_PG10))\r\n\r\n#define IS_RCC_MCO1SOURCE(__SOURCE__) (((__SOURCE__) == RCC_MCO1SOURCE_NOCLOCK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_PLLCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI48))\r\n\r\n#define IS_RCC_MCODIV(__DIV__) (((__DIV__) == RCC_MCODIV_1) || ((__DIV__) == RCC_MCODIV_2) || \\\r\n ((__DIV__) == RCC_MCODIV_4) || ((__DIV__) == RCC_MCODIV_8) || \\\r\n ((__DIV__) == RCC_MCODIV_16))\r\n\r\n#define IS_RCC_LSE_DRIVE(__DRIVE__) (((__DRIVE__) == RCC_LSEDRIVE_LOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMLOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMHIGH) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include RCC HAL Extended module */\r\n#include \"stm32g4xx_hal_rcc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCC_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions ******************************/\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void);\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv);\r\nvoid HAL_RCC_EnableCSS(void);\r\nvoid HAL_RCC_EnableLSECSS(void);\r\nvoid HAL_RCC_DisableLSECSS(void);\r\nuint32_t HAL_RCC_GetSysClockFreq(void);\r\nuint32_t HAL_RCC_GetHCLKFreq(void);\r\nuint32_t HAL_RCC_GetPCLK1Freq(void);\r\nuint32_t HAL_RCC_GetPCLK2Freq(void);\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency);\r\n/* CSS NMI IRQ handler */\r\nvoid HAL_RCC_NMI_IRQHandler(void);\r\n/* User Callbacks in non blocking mode (IT mode) */\r\nvoid HAL_RCC_CSSCallback(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_EX_H\r\n#define STM32G4xx_HAL_RCC_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Types RCCEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC extended clocks structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t Usart1ClockSelection; /*!< Specifies USART1 clock source.\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< Specifies USART2 clock source.\r\n This parameter can be a value of @ref RCCEx_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< Specifies USART3 clock source.\r\n This parameter can be a value of @ref RCCEx_USART3_Clock_Source */\r\n\r\n#if defined(UART4)\r\n uint32_t Uart4ClockSelection; /*!< Specifies UART4 clock source.\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n uint32_t Uart5ClockSelection; /*!< Specifies UART5 clock source.\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n#endif /* UART5 */\r\n\r\n uint32_t Lpuart1ClockSelection; /*!< Specifies LPUART1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPUART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< Specifies I2C1 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< Specifies I2C2 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< Specifies I2C3 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n#if defined(I2C4)\r\n\r\n uint32_t I2c4ClockSelection; /*!< Specifies I2C4 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C4_Clock_Source */\r\n#endif /* I2C4 */\r\n\r\n uint32_t Lptim1ClockSelection; /*!< Specifies LPTIM1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPTIM1_Clock_Source */\r\n\r\n uint32_t Sai1ClockSelection; /*!< Specifies SAI1 clock source.\r\n This parameter can be a value of @ref RCCEx_SAI1_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< Specifies I2S clock source.\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n#if defined(FDCAN1)\r\n\r\n uint32_t FdcanClockSelection; /*!< Specifies FDCAN clock source.\r\n This parameter can be a value of @ref RCCEx_FDCAN_Clock_Source */\r\n#endif /* FDCAN1 */\r\n#if defined(USB)\r\n\r\n uint32_t UsbClockSelection; /*!< Specifies USB clock source (warning: same source for RNG).\r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n#endif /* USB */\r\n\r\n uint32_t RngClockSelection; /*!< Specifies RNG clock source (warning: same source for USB).\r\n This parameter can be a value of @ref RCCEx_RNG_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< Specifies ADC12 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n#if defined(ADC345_COMMON)\r\n uint32_t Adc345ClockSelection; /*!< Specifies ADC345 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC345_Clock_Source */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n uint32_t QspiClockSelection; /*!< Specifies QuadSPI clock source.\r\n This parameter can be a value of @ref RCCEx_QSPI_Clock_Source */\r\n#endif\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC clock source.\r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n}RCC_PeriphCLKInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the division factor of the SYNC signal.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroDivider */\r\n\r\n uint32_t Source; /*!< Specifies the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroSource */\r\n\r\n uint32_t Polarity; /*!< Specifies the input polarity for the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroPolarity */\r\n\r\n uint32_t ReloadValue; /*!< Specifies the value to be loaded in the frequency error counter with each SYNC event.\r\n It can be calculated in using macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__)\r\n This parameter must be a number between 0 and 0xFFFF or a value of @ref RCCEx_CRS_ReloadValueDefault .*/\r\n\r\n uint32_t ErrorLimitValue; /*!< Specifies the value to be used to evaluate the captured frequency error value.\r\n This parameter must be a number between 0 and 0xFF or a value of @ref RCCEx_CRS_ErrorLimitDefault */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies a user-programmable trimming value to the HSI48 oscillator.\r\n This parameter must be a number between 0 and 0x7F or a value of @ref RCCEx_CRS_HSI48CalibrationDefault */\r\n\r\n}RCC_CRSInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Synchronization structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ReloadValue; /*!< Specifies the value loaded in the Counter reload value.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies value loaded in HSI48 oscillator smooth trimming.\r\n This parameter must be a number between 0 and 0x7F */\r\n\r\n uint32_t FreqErrorCapture; /*!< Specifies the value loaded in the .FECAP, the frequency error counter\r\n value latched in the time of the last SYNC event.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t FreqErrorDirection; /*!< Specifies the value loaded in the .FEDIR, the counting direction of the\r\n frequency error counter latched in the time of the last SYNC event.\r\n It shows whether the actual frequency is below or above the target.\r\n This parameter must be a value of @ref RCCEx_CRS_FreqErrorDirection*/\r\n\r\n}RCC_CRSSynchroInfoTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Constants RCCEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_LSCO_Clock_Source Low Speed Clock Source\r\n * @{\r\n */\r\n#define RCC_LSCOSOURCE_LSI 0x00000000U /*!< LSI selection for low speed clock output */\r\n#define RCC_LSCOSOURCE_LSE RCC_BDCR_LSCOSEL /*!< LSE selection for low speed clock output */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Periph_Clock_Selection Periph Clock Selection\r\n * @{\r\n */\r\n#define RCC_PERIPHCLK_USART1 0x00000001U\r\n#define RCC_PERIPHCLK_USART2 0x00000002U\r\n#define RCC_PERIPHCLK_USART3 0x00000004U\r\n#if defined(UART4)\r\n#define RCC_PERIPHCLK_UART4 0x00000008U\r\n#endif /* UART4 */\r\n#if defined(UART5)\r\n#define RCC_PERIPHCLK_UART5 0x00000010U\r\n#endif /* UART5 */\r\n#define RCC_PERIPHCLK_LPUART1 0x00000020U\r\n#define RCC_PERIPHCLK_I2C1 0x00000040U\r\n#define RCC_PERIPHCLK_I2C2 0x00000080U\r\n#define RCC_PERIPHCLK_I2C3 0x00000100U\r\n#define RCC_PERIPHCLK_LPTIM1 0x00000200U\r\n#define RCC_PERIPHCLK_SAI1 0x00000400U\r\n#define RCC_PERIPHCLK_I2S 0x00000800U\r\n#if defined(FDCAN1)\r\n#define RCC_PERIPHCLK_FDCAN 0x00001000U\r\n#endif /* FDCAN1 */\r\n#define RCC_PERIPHCLK_USB 0x00002000U\r\n#define RCC_PERIPHCLK_RNG 0x00004000U\r\n#define RCC_PERIPHCLK_ADC12 0x00008000U\r\n#if defined(ADC345_COMMON)\r\n#define RCC_PERIPHCLK_ADC345 0x00010000U\r\n#endif /* ADC345_COMMON */\r\n#if defined(I2C4)\r\n#define RCC_PERIPHCLK_I2C4 0x00020000U\r\n#endif /* I2C4 */\r\n#if defined(QUADSPI)\r\n#define RCC_PERIPHCLK_QSPI 0x00040000U\r\n#endif /* QUADSPI */\r\n#define RCC_PERIPHCLK_RTC 0x00080000U\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 0x00000000U\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CCIPR_USART1SEL_0\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CCIPR_USART1SEL_1\r\n#define RCC_USART1CLKSOURCE_LSE (RCC_CCIPR_USART1SEL_0 | RCC_CCIPR_USART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART2_Clock_Source USART2 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART2CLKSOURCE_SYSCLK RCC_CCIPR_USART2SEL_0\r\n#define RCC_USART2CLKSOURCE_HSI RCC_CCIPR_USART2SEL_1\r\n#define RCC_USART2CLKSOURCE_LSE (RCC_CCIPR_USART2SEL_0 | RCC_CCIPR_USART2SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART3_Clock_Source USART3 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART3CLKSOURCE_SYSCLK RCC_CCIPR_USART3SEL_0\r\n#define RCC_USART3CLKSOURCE_HSI RCC_CCIPR_USART3SEL_1\r\n#define RCC_USART3CLKSOURCE_LSE (RCC_CCIPR_USART3SEL_0 | RCC_CCIPR_USART3SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(UART4)\r\n/** @defgroup RCCEx_UART4_Clock_Source UART4 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART4CLKSOURCE_SYSCLK RCC_CCIPR_UART4SEL_0\r\n#define RCC_UART4CLKSOURCE_HSI RCC_CCIPR_UART4SEL_1\r\n#define RCC_UART4CLKSOURCE_LSE (RCC_CCIPR_UART4SEL_0 | RCC_CCIPR_UART4SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n/** @defgroup RCCEx_UART5_Clock_Source UART5 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART5CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART5CLKSOURCE_SYSCLK RCC_CCIPR_UART5SEL_0\r\n#define RCC_UART5CLKSOURCE_HSI RCC_CCIPR_UART5SEL_1\r\n#define RCC_UART5CLKSOURCE_LSE (RCC_CCIPR_UART5SEL_0 | RCC_CCIPR_UART5SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART5 */\r\n\r\n/** @defgroup RCCEx_LPUART1_Clock_Source LPUART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPUART1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPUART1CLKSOURCE_SYSCLK RCC_CCIPR_LPUART1SEL_0\r\n#define RCC_LPUART1CLKSOURCE_HSI RCC_CCIPR_LPUART1SEL_1\r\n#define RCC_LPUART1CLKSOURCE_LSE (RCC_CCIPR_LPUART1SEL_0 | RCC_CCIPR_LPUART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C1_Clock_Source I2C1 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C1CLKSOURCE_SYSCLK RCC_CCIPR_I2C1SEL_0\r\n#define RCC_I2C1CLKSOURCE_HSI RCC_CCIPR_I2C1SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CCIPR_I2C2SEL_0\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CCIPR_I2C2SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C3_Clock_Source I2C3 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C3CLKSOURCE_SYSCLK RCC_CCIPR_I2C3SEL_0\r\n#define RCC_I2C3CLKSOURCE_HSI RCC_CCIPR_I2C3SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_LPTIM1_Clock_Source LPTIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPTIM1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPTIM1CLKSOURCE_LSI RCC_CCIPR_LPTIM1SEL_0\r\n#define RCC_LPTIM1CLKSOURCE_HSI RCC_CCIPR_LPTIM1SEL_1\r\n#define RCC_LPTIM1CLKSOURCE_LSE RCC_CCIPR_LPTIM1SEL\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_SAI1_Clock_Source SAI1 Clock Source\r\n * @{\r\n */\r\n#define RCC_SAI1CLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_SAI1CLKSOURCE_PLL RCC_CCIPR_SAI1SEL_0\r\n#define RCC_SAI1CLKSOURCE_EXT RCC_CCIPR_SAI1SEL_1\r\n#define RCC_SAI1CLKSOURCE_HSI (RCC_CCIPR_SAI1SEL_1 | RCC_CCIPR_SAI1SEL_0)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_I2SCLKSOURCE_PLL RCC_CCIPR_I2S23SEL_0\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CCIPR_I2S23SEL_1\r\n#define RCC_I2SCLKSOURCE_HSI (RCC_CCIPR_I2S23SEL_1 | RCC_CCIPR_I2S23SEL_0)\r\n/**\r\n * @}\r\n */\r\n#if defined(FDCAN1)\r\n/** @defgroup RCCEx_FDCAN_Clock_Source FDCAN Clock Source\r\n * @{\r\n */\r\n#define RCC_FDCANCLKSOURCE_HSE 0x00000000U\r\n#define RCC_FDCANCLKSOURCE_PLL RCC_CCIPR_FDCANSEL_0\r\n#define RCC_FDCANCLKSOURCE_PCLK1 RCC_CCIPR_FDCANSEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* FDCAN1 */\r\n\r\n/** @defgroup RCCEx_RNG_Clock_Source RNG Clock Source\r\n * @{\r\n */\r\n#define RCC_RNGCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_RNGCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USB_Clock_Source USB Clock Source\r\n * @{\r\n */\r\n#define RCC_USBCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_USBCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source ADC12 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC12CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC12CLKSOURCE_PLL RCC_CCIPR_ADC12SEL_0\r\n#define RCC_ADC12CLKSOURCE_SYSCLK RCC_CCIPR_ADC12SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @defgroup RCCEx_ADC345_Clock_Source ADC345 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC345CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC345CLKSOURCE_PLL RCC_CCIPR_ADC345SEL_0\r\n#define RCC_ADC345CLKSOURCE_SYSCLK RCC_CCIPR_ADC345SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(I2C4)\r\n/** @defgroup RCCEx_I2C4_Clock_Source I2C4 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C4CLKSOURCE_SYSCLK RCC_CCIPR2_I2C4SEL_0\r\n#define RCC_I2C4CLKSOURCE_HSI RCC_CCIPR2_I2C4SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* I2C4 */\r\n\r\n#if defined(QUADSPI)\r\n/** @defgroup RCCEx_QSPI_Clock_Source QuadSPI Clock Source\r\n * @{\r\n */\r\n#define RCC_QSPICLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_QSPICLKSOURCE_HSI RCC_CCIPR2_QSPISEL_0\r\n#define RCC_QSPICLKSOURCE_PLL RCC_CCIPR2_QSPISEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_EXTI_LINE_LSECSS RCC LSE CSS external interrupt line\r\n * @{\r\n */\r\n#define RCC_EXTI_LINE_LSECSS EXTI_IMR1_IM19 /*!< External interrupt line 19 connected to the LSE CSS EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Status RCCEx CRS Status\r\n * @{\r\n */\r\n#define RCC_CRS_NONE 0x00000000U\r\n#define RCC_CRS_TIMEOUT 0x00000001U\r\n#define RCC_CRS_SYNCOK 0x00000002U\r\n#define RCC_CRS_SYNCWARN 0x00000004U\r\n#define RCC_CRS_SYNCERR 0x00000008U\r\n#define RCC_CRS_SYNCMISS 0x00000010U\r\n#define RCC_CRS_TRIMOVF 0x00000020U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroSource RCCEx CRS SynchroSource\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_SOURCE_GPIO 0x00000000U /*!< Synchro Signal source GPIO */\r\n#define RCC_CRS_SYNC_SOURCE_LSE CRS_CFGR_SYNCSRC_0 /*!< Synchro Signal source LSE */\r\n#define RCC_CRS_SYNC_SOURCE_USB CRS_CFGR_SYNCSRC_1 /*!< Synchro Signal source USB SOF (default)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroDivider RCCEx CRS SynchroDivider\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_DIV1 0x00000000U /*!< Synchro Signal not divided (default) */\r\n#define RCC_CRS_SYNC_DIV2 CRS_CFGR_SYNCDIV_0 /*!< Synchro Signal divided by 2 */\r\n#define RCC_CRS_SYNC_DIV4 CRS_CFGR_SYNCDIV_1 /*!< Synchro Signal divided by 4 */\r\n#define RCC_CRS_SYNC_DIV8 (CRS_CFGR_SYNCDIV_1 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 8 */\r\n#define RCC_CRS_SYNC_DIV16 CRS_CFGR_SYNCDIV_2 /*!< Synchro Signal divided by 16 */\r\n#define RCC_CRS_SYNC_DIV32 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 32 */\r\n#define RCC_CRS_SYNC_DIV64 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_1) /*!< Synchro Signal divided by 64 */\r\n#define RCC_CRS_SYNC_DIV128 CRS_CFGR_SYNCDIV /*!< Synchro Signal divided by 128 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroPolarity RCCEx CRS SynchroPolarity\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_POLARITY_RISING 0x00000000U /*!< Synchro Active on rising edge (default) */\r\n#define RCC_CRS_SYNC_POLARITY_FALLING CRS_CFGR_SYNCPOL /*!< Synchro Active on falling edge */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ReloadValueDefault RCCEx CRS ReloadValueDefault\r\n * @{\r\n */\r\n#define RCC_CRS_RELOADVALUE_DEFAULT 0x0000BB7FU /*!< The reset value of the RELOAD field corresponds\r\n to a target frequency of 48 MHz and a synchronization signal frequency of 1 kHz (SOF signal from USB). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ErrorLimitDefault RCCEx CRS ErrorLimitDefault\r\n * @{\r\n */\r\n#define RCC_CRS_ERRORLIMIT_DEFAULT 0x00000022U /*!< Default Frequency error limit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_HSI48CalibrationDefault RCCEx CRS HSI48CalibrationDefault\r\n * @{\r\n */\r\n#define RCC_CRS_HSI48CALIBRATION_DEFAULT 0x00000040U /*!< The default value is 64, which corresponds to the middle of the trimming interval.\r\n The trimming step is around 67 kHz between two consecutive TRIM steps. A higher TRIM value\r\n corresponds to a higher output frequency */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_FreqErrorDirection RCCEx CRS FreqErrorDirection\r\n * @{\r\n */\r\n#define RCC_CRS_FREQERRORDIR_UP 0x00000000U /*!< Upcounting direction, the actual frequency is above the target */\r\n#define RCC_CRS_FREQERRORDIR_DOWN CRS_ISR_FEDIR /*!< Downcounting direction, the actual frequency is below the target */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Interrupt_Sources RCCEx CRS Interrupt Sources\r\n * @{\r\n */\r\n#define RCC_CRS_IT_SYNCOK CRS_CR_SYNCOKIE /*!< SYNC event OK */\r\n#define RCC_CRS_IT_SYNCWARN CRS_CR_SYNCWARNIE /*!< SYNC warning */\r\n#define RCC_CRS_IT_ERR CRS_CR_ERRIE /*!< Error */\r\n#define RCC_CRS_IT_ESYNC CRS_CR_ESYNCIE /*!< Expected SYNC */\r\n#define RCC_CRS_IT_SYNCERR CRS_CR_ERRIE /*!< SYNC error */\r\n#define RCC_CRS_IT_SYNCMISS CRS_CR_ERRIE /*!< SYNC missed */\r\n#define RCC_CRS_IT_TRIMOVF CRS_CR_ERRIE /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Flags RCCEx CRS Flags\r\n * @{\r\n */\r\n#define RCC_CRS_FLAG_SYNCOK CRS_ISR_SYNCOKF /*!< SYNC event OK flag */\r\n#define RCC_CRS_FLAG_SYNCWARN CRS_ISR_SYNCWARNF /*!< SYNC warning flag */\r\n#define RCC_CRS_FLAG_ERR CRS_ISR_ERRF /*!< Error flag */\r\n#define RCC_CRS_FLAG_ESYNC CRS_ISR_ESYNCF /*!< Expected SYNC flag */\r\n#define RCC_CRS_FLAG_SYNCERR CRS_ISR_SYNCERR /*!< SYNC error */\r\n#define RCC_CRS_FLAG_SYNCMISS CRS_ISR_SYNCMISS /*!< SYNC missed*/\r\n#define RCC_CRS_FLAG_TRIMOVF CRS_ISR_TRIMOVF /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Macros RCCEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Macro to configure the USART1 clock (USART1CLK).\r\n *\r\n * @param __USART1_CLKSOURCE__ specifies the USART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART1_CONFIG(__USART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART1SEL, (__USART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n */\r\n#define __HAL_RCC_GET_USART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART1SEL))\r\n\r\n/** @brief Macro to configure the USART2 clock (USART2CLK).\r\n *\r\n * @param __USART2_CLKSOURCE__ specifies the USART2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART2_CONFIG(__USART2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART2SEL, (__USART2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n */\r\n#define __HAL_RCC_GET_USART2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART2SEL))\r\n\r\n/** @brief Macro to configure the USART3 clock (USART3CLK).\r\n *\r\n * @param __USART3_CLKSOURCE__ specifies the USART3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART3_CONFIG(__USART3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART3SEL, (__USART3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n */\r\n#define __HAL_RCC_GET_USART3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART3SEL))\r\n\r\n#if defined(UART4)\r\n/** @brief Macro to configure the UART4 clock (UART4CLK).\r\n *\r\n * @param __UART4_CLKSOURCE__ specifies the UART4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART4_CONFIG(__UART4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART4SEL, (__UART4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n */\r\n#define __HAL_RCC_GET_UART4_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART4SEL))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n/** @brief Macro to configure the UART5 clock (UART5CLK).\r\n *\r\n * @param __UART5_CLKSOURCE__ specifies the UART5 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART5_CONFIG(__UART5_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART5SEL, (__UART5_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART5 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n */\r\n#define __HAL_RCC_GET_UART5_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART5SEL))\r\n\r\n#endif /* UART5 */\r\n\r\n/** @brief Macro to configure the LPUART1 clock (LPUART1CLK).\r\n *\r\n * @param __LPUART1_CLKSOURCE__ specifies the LPUART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPUART1_CONFIG(__LPUART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPUART1SEL, (__LPUART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPUART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPUART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPUART1SEL))\r\n\r\n/** @brief Macro to configure the I2C1 clock (I2C1CLK).\r\n *\r\n * @param __I2C1_CLKSOURCE__ specifies the I2C1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C1_CONFIG(__I2C1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C1SEL, (__I2C1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n */\r\n#define __HAL_RCC_GET_I2C1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C1SEL))\r\n\r\n\r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n *\r\n * @param __I2C2_CLKSOURCE__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C2SEL, (__I2C2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C2SEL))\r\n\r\n/** @brief Macro to configure the I2C3 clock (I2C3CLK).\r\n *\r\n * @param __I2C3_CLKSOURCE__ specifies the I2C3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C3_CONFIG(__I2C3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C3SEL, (__I2C3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_GET_I2C3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C3SEL))\r\n\r\n#if defined(I2C4)\r\n\r\n/** @brief Macro to configure the I2C4 clock (I2C4CLK).\r\n *\r\n * @param __I2C4_CLKSOURCE__ specifies the I2C4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C4_CONFIG(__I2C4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL, (__I2C4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n */\r\n#define __HAL_RCC_GET_I2C4_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL))\r\n\r\n#endif /* I2C4 */\r\n\r\n/** @brief Macro to configure the LPTIM1 clock (LPTIM1CLK).\r\n *\r\n * @param __LPTIM1_CLKSOURCE__ specifies the LPTIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI LSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPTIM1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPTIM1_CONFIG(__LPTIM1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL, (__LPTIM1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPTIM1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPTIM1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the SAI1 clock source.\r\n * @param __SAI1_CLKSOURCE__ defines the SAI1 clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SAI1_CONFIG(__SAI1_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_SAI1SEL, (__SAI1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the SAI1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_SAI1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_SAI1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the I2S clock source.\r\n * @param __I2S_CLKSOURCE__ defines the I2S clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2S_CONFIG(__I2S_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2S23SEL, (__I2S_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2S clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_I2S_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_I2S23SEL)))\r\n\r\n#if defined(FDCAN1)\r\n/**\r\n * @brief Macro to configure the FDCAN clock source.\r\n * @param __FDCAN_CLKSOURCE__ defines the FDCAN clock source. This clock is derived\r\n * from the HSE, system PLL or PCLK1.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_FDCAN_CONFIG(__FDCAN_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_FDCANSEL, (uint32_t)(__FDCAN_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the FDCAN clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n */\r\n#define __HAL_RCC_GET_FDCAN_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_FDCANSEL)))\r\n#endif /* FDCAN1 */\r\n\r\n/** @brief Macro to configure the RNG clock.\r\n *\r\n * @note USB and RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __RNG_CLKSOURCE__ specifies the RNG clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL Clock selected as RNG clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RNG_CONFIG(__RNG_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__RNG_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the RNG clock.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL \"Q\" clock selected as RNG clock\r\n */\r\n#define __HAL_RCC_GET_RNG_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#if defined(USB)\r\n\r\n/** @brief Macro to configure the USB clock (USBCLK).\r\n *\r\n * @note USB, RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __USB_CLKSOURCE__ specifies the USB clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USB_CONFIG(__USB_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__USB_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USB clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n */\r\n#define __HAL_RCC_GET_USB_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#endif /* USB */\r\n\r\n/** @brief Macro to configure the ADC12 interface clock.\r\n * @param __ADC12_CLKSOURCE__ specifies the ADC12 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC12_CONFIG(__ADC12_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC12SEL, (__ADC12_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the ADC12 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n */\r\n#define __HAL_RCC_GET_ADC12_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC12SEL))\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @brief Macro to configure the ADC345 interface clock.\r\n * @param __ADC345_CLKSOURCE__ specifies the ADC345 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC345_CONFIG(__ADC345_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC345SEL, __ADC345_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the ADC345 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n */\r\n#define __HAL_RCC_GET_ADC345_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC345SEL))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n/** @brief Macro to configure the QuadSPI clock.\r\n * @param __QSPI_CLKSOURCE__ specifies the QuadSPI clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_QSPI_CONFIG(__QSPI_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_QSPISEL, __QSPI_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the QuadSPI clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n */\r\n#define __HAL_RCC_GET_QSPI_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_QSPISEL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified RCC LSE CSS EXTI interrupt flag is set or not.\r\n * @retval EXTI RCC LSE CSS Line Status.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GET_FLAG() (READ_BIT(EXTI->PR1, RCC_EXTI_LINE_LSECSS) == RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Clear the RCC LSE CSS EXTI flag.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on the RCC LSE CSS EXTI line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_ENABLE_IT(__INTERRUPT__) SET_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/** @brief Check whether the CRS interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the CRS interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval The new state of __INTERRUPT__ (SET or RESET).\r\n */\r\n#define __HAL_RCC_CRS_GET_IT_SOURCE(__INTERRUPT__) ((READ_BIT(CRS->CR, (__INTERRUPT__)) != 0U) ? SET : RESET)\r\n\r\n/** @brief Clear the CRS interrupt pending bits\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @arg @ref RCC_CRS_IT_TRIMOVF Trimming overflow or underflow interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCERR SYNC error interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCMISS SYNC missed interrupt\r\n */\r\n/* CRS IT Error Mask */\r\n#define RCC_CRS_IT_ERROR_MASK (RCC_CRS_IT_TRIMOVF | RCC_CRS_IT_SYNCERR | RCC_CRS_IT_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_IT(__INTERRUPT__) do { \\\r\n if(((__INTERRUPT__) & RCC_CRS_IT_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__INTERRUPT__) & ~RCC_CRS_IT_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__INTERRUPT__)); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified CRS flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @retval The new state of _FLAG_ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_CRS_GET_FLAG(__FLAG__) (READ_BIT(CRS->ISR, (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the CRS specified FLAG.\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @note RCC_CRS_FLAG_ERR clears RCC_CRS_FLAG_TRIMOVF, RCC_CRS_FLAG_SYNCERR, RCC_CRS_FLAG_SYNCMISS and consequently RCC_CRS_FLAG_ERR\r\n * @retval None\r\n */\r\n\r\n/* CRS Flag Error Mask */\r\n#define RCC_CRS_FLAG_ERROR_MASK (RCC_CRS_FLAG_TRIMOVF | RCC_CRS_FLAG_SYNCERR | RCC_CRS_FLAG_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_FLAG(__FLAG__) do { \\\r\n if(((__FLAG__) & RCC_CRS_FLAG_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__FLAG__) & ~RCC_CRS_FLAG_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__FLAG__)); \\\r\n } \\\r\n } while(0)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Extended_Features RCCEx CRS Extended Features\r\n * @{\r\n */\r\n/**\r\n * @brief Enable the oscillator clock for frequency error counter.\r\n * @note when the CEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE() SET_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Disable the oscillator clock for frequency error counter.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Enable the automatic hardware adjustment of TRIM bits.\r\n * @note When the AUTOTRIMEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE() SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Enable or disable the automatic hardware adjustment of TRIM bits.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Macro to calculate reload value to be set in CRS register according to target and sync frequencies\r\n * @note The RELOAD value should be selected according to the ratio between the target frequency and the frequency\r\n * of the synchronization source after prescaling. It is then decreased by one in order to\r\n * reach the expected synchronization on the zero value. The formula is the following:\r\n * RELOAD = (fTARGET / fSYNC) -1\r\n * @param __FTARGET__ Target frequency (value in Hz)\r\n * @param __FSYNC__ Synchronization signal frequency (value in Hz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__) (((__FTARGET__) / (__FSYNC__)) - 1U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_EnableLSECSS(void);\r\nvoid HAL_RCCEx_DisableLSECSS(void);\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void);\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void);\r\nvoid HAL_RCCEx_LSECSS_Callback(void);\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource);\r\nvoid HAL_RCCEx_DisableLSCO(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit);\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void);\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo);\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout);\r\nvoid HAL_RCCEx_CRS_IRQHandler(void);\r\nvoid HAL_RCCEx_CRS_SyncOkCallback(void);\r\nvoid HAL_RCCEx_CRS_SyncWarnCallback(void);\r\nvoid HAL_RCCEx_CRS_ExpectedSyncCallback(void);\r\nvoid HAL_RCCEx_CRS_ErrorCallback(uint32_t Error);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_LSCOSOURCE(__SOURCE__) (((__SOURCE__) == RCC_LSCOSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LSCOSOURCE_LSE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32GBK1CB)\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#endif /* STM32G474xx || STM32G484xx */\r\n\r\n#define IS_RCC_USART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_HSI))\r\n\r\n#if defined(UART4)\r\n#define IS_RCC_UART4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_HSI))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define IS_RCC_UART5CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART5CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_HSI))\r\n\r\n#endif /* UART5 */\r\n\r\n#define IS_RCC_LPUART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPUART1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_HSI))\r\n\r\n#if defined(I2C4)\r\n\r\n#define IS_RCC_I2C4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_HSI))\r\n\r\n#endif /* I2C4 */\r\n\r\n#define IS_RCC_LPTIM1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPTIM1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSE))\r\n\r\n#define IS_RCC_SAI1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_SAI1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2SCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_HSI))\r\n\r\n#if defined(FDCAN1)\r\n#define IS_RCC_FDCANCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_FDCANCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PCLK1))\r\n\r\n#endif /* FDCAN1 */\r\n#define IS_RCC_RNGCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_RNGCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_RNGCLKSOURCE_PLL))\r\n\r\n#if defined(USB)\r\n#define IS_RCC_USBCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USBCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_USBCLKSOURCE_PLL))\r\n\r\n#endif /* USB */\r\n\r\n#define IS_RCC_ADC12CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC12CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_SYSCLK))\r\n\r\n#if defined(ADC345_COMMON)\r\n#define IS_RCC_ADC345CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC345CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_SYSCLK))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n#define IS_RCC_QSPICLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_QSPICLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_PLL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n#define IS_RCC_CRS_SYNC_SOURCE(__SOURCE__) (((__SOURCE__) == RCC_CRS_SYNC_SOURCE_GPIO) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_USB))\r\n\r\n#define IS_RCC_CRS_SYNC_DIV(__DIV__) (((__DIV__) == RCC_CRS_SYNC_DIV1) || ((__DIV__) == RCC_CRS_SYNC_DIV2) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV4) || ((__DIV__) == RCC_CRS_SYNC_DIV8) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV16) || ((__DIV__) == RCC_CRS_SYNC_DIV32) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV64) || ((__DIV__) == RCC_CRS_SYNC_DIV128))\r\n\r\n#define IS_RCC_CRS_SYNC_POLARITY(__POLARITY__) (((__POLARITY__) == RCC_CRS_SYNC_POLARITY_RISING) || \\\r\n ((__POLARITY__) == RCC_CRS_SYNC_POLARITY_FALLING))\r\n\r\n#define IS_RCC_CRS_RELOADVALUE(__VALUE__) (((__VALUE__) <= 0xFFFFU))\r\n\r\n#define IS_RCC_CRS_ERRORLIMIT(__VALUE__) (((__VALUE__) <= 0xFFU))\r\n\r\n#define IS_RCC_CRS_HSI48CALIBRATION(__VALUE__) (((__VALUE__) <= 0x3FU))\r\n\r\n#define IS_RCC_CRS_FREQERRORDIR(__DIR__) (((__DIR__) == RCC_CRS_FREQERRORDIR_UP) || \\\r\n ((__DIR__) == RCC_CRS_FREQERRORDIR_DOWN))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_EX_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_H\r\n#define STM32G4xx_HAL_TIM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Types TIM Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Time base Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n Macro __HAL_TIM_CALC_PSC() can be used to calculate prescaler value */\r\n\r\n uint32_t CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_Counter_Mode */\r\n\r\n uint32_t Period; /*!< Specifies the period value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)Macros __HAL_TIM_CALC_PERIOD(),\r\n __HAL_TIM_CALC_PERIOD_DITHER(),__HAL_TIM_CALC_PERIOD_BY_DELAY(),\r\n __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY()can be used to calculate Period value */\r\n\r\n uint32_t ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_ClockDivision */\r\n\r\n uint32_t RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n GP timers: this parameter must be a number between Min_Data = 0x00 and\r\n Max_Data = 0xFF.\r\n Advanced timers: this parameter must be a number between Min_Data = 0x0000 and\r\n Max_Data = 0xFFFF. */\r\n\r\n uint32_t AutoReloadPreload; /*!< Specifies the auto-reload preload.\r\n This parameter can be a value of @ref TIM_AutoReloadPreload */\r\n} TIM_Base_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Output Compare Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCFastMode; /*!< Specifies the Fast mode state.\r\n This parameter can be a value of @ref TIM_Output_Fast_State\r\n @note This parameter is valid only in PWM1 and PWM2 mode. */\r\n\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n} TIM_OC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM One Pulse Mode Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_OnePulse_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Input Capture Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_IC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t EncoderMode; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Mode */\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC1Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t IC2Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC2Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC2Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC2Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_Encoder_InitTypeDef;\r\n\r\n/**\r\n * @brief Clock Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockSource; /*!< TIM clock sources\r\n This parameter can be a value of @ref TIM_Clock_Source */\r\n uint32_t ClockPolarity; /*!< TIM clock polarity\r\n This parameter can be a value of @ref TIM_Clock_Polarity */\r\n uint32_t ClockPrescaler; /*!< TIM clock prescaler\r\n This parameter can be a value of @ref TIM_Clock_Prescaler */\r\n uint32_t ClockFilter; /*!< TIM clock filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClockConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Clear Input Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClearInputState; /*!< TIM clear Input state\r\n This parameter can be ENABLE or DISABLE */\r\n uint32_t ClearInputSource; /*!< TIM clear Input sources\r\n This parameter can be a value of @ref TIM_ClearInput_Source */\r\n uint32_t ClearInputPolarity; /*!< TIM Clear Input polarity\r\n This parameter can be a value of @ref TIM_ClearInput_Polarity */\r\n uint32_t ClearInputPrescaler; /*!< TIM Clear Input prescaler\r\n This parameter must be 0: When OCRef clear feature is used with ETR source,\r\n ETR prescaler must be off */\r\n uint32_t ClearInputFilter; /*!< TIM Clear Input filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClearInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Master configuration Structure definition\r\n * @note Advanced timers provide TRGO2 internal line which is redirected\r\n * to the ADC\r\n */\r\ntypedef struct\r\n{\r\n uint32_t MasterOutputTrigger; /*!< Trigger output (TRGO) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection */\r\n uint32_t MasterOutputTrigger2; /*!< Trigger output2 (TRGO2) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection_2 */\r\n uint32_t MasterSlaveMode; /*!< Master/slave mode selection\r\n This parameter can be a value of @ref TIM_Master_Slave_Mode\r\n @note When the Master/slave mode is enabled, the effect of\r\n an event on the trigger input (TRGI) is delayed to allow a\r\n perfect synchronization between the current timer and its\r\n slaves (through TRGO). It is not mandatory in case of timer\r\n synchronization mode. */\r\n} TIM_MasterConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Slave configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SlaveMode; /*!< Slave mode selection\r\n This parameter can be a value of @ref TIM_Slave_Mode */\r\n uint32_t InputTrigger; /*!< Input Trigger source\r\n This parameter can be a value of @ref TIM_Trigger_Selection */\r\n uint32_t TriggerPolarity; /*!< Input Trigger polarity\r\n This parameter can be a value of @ref TIM_Trigger_Polarity */\r\n uint32_t TriggerPrescaler; /*!< Input trigger prescaler\r\n This parameter can be a value of @ref TIM_Trigger_Prescaler */\r\n uint32_t TriggerFilter; /*!< Input trigger filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n} TIM_SlaveConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Break input(s) and Dead time configuration Structure definition\r\n * @note 2 break inputs can be configured (BKIN and BKIN2) with configurable\r\n * filter and polarity.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OffStateRunMode; /*!< TIM off state in run mode, This parameter can be a value of @ref TIM_OSSR_Off_State_Selection_for_Run_mode_state */\r\n\r\n uint32_t OffStateIDLEMode; /*!< TIM off state in IDLE mode, This parameter can be a value of @ref TIM_OSSI_Off_State_Selection_for_Idle_mode_state */\r\n\r\n uint32_t LockLevel; /*!< TIM Lock level, This parameter can be a value of @ref TIM_Lock_level */\r\n\r\n uint32_t DeadTime; /*!< TIM dead Time, This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t BreakState; /*!< TIM Break State, This parameter can be a value of @ref TIM_Break_Input_enable_disable */\r\n\r\n uint32_t BreakPolarity; /*!< TIM Break input polarity, This parameter can be a value of @ref TIM_Break_Polarity */\r\n\r\n uint32_t BreakFilter; /*!< Specifies the break input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t BreakAFMode; /*!< Specifies the alternate function mode of the break input.This parameter can be a value of @ref TIM_Break_Input_AF_Mode */\r\n\r\n uint32_t Break2State; /*!< TIM Break2 State, This parameter can be a value of @ref TIM_Break2_Input_enable_disable */\r\n\r\n uint32_t Break2Polarity; /*!< TIM Break2 input polarity, This parameter can be a value of @ref TIM_Break2_Polarity */\r\n\r\n uint32_t Break2Filter; /*!< TIM break2 input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Break2AFMode; /*!< Specifies the alternate function mode of the break2 input.This parameter can be a value of @ref TIM_Break2_Input_AF_Mode */\r\n\r\n uint32_t AutomaticOutput; /*!< TIM Automatic Output Enable state, This parameter can be a value of @ref TIM_AOE_Bit_Set_Reset */\r\n\r\n} TIM_BreakDeadTimeConfigTypeDef;\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_STATE_RESET = 0x00U, /*!< Peripheral not yet initialized or disabled */\r\n HAL_TIM_STATE_READY = 0x01U, /*!< Peripheral Initialized and ready for use */\r\n HAL_TIM_STATE_BUSY = 0x02U, /*!< An internal process is ongoing */\r\n HAL_TIM_STATE_TIMEOUT = 0x03U, /*!< Timeout state */\r\n HAL_TIM_STATE_ERROR = 0x04U /*!< Reception process is ongoing */\r\n} HAL_TIM_StateTypeDef;\r\n\r\n/**\r\n * @brief TIM Channel States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_CHANNEL_STATE_RESET = 0x00U, /*!< TIM Channel initial state */\r\n HAL_TIM_CHANNEL_STATE_READY = 0x01U, /*!< TIM Channel ready for use */\r\n HAL_TIM_CHANNEL_STATE_BUSY = 0x02U, /*!< An internal process is ongoing on the TIM channel */\r\n} HAL_TIM_ChannelStateTypeDef;\r\n\r\n/**\r\n * @brief DMA Burst States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_BURST_STATE_RESET = 0x00U, /*!< DMA Burst initial state */\r\n HAL_DMA_BURST_STATE_READY = 0x01U, /*!< DMA Burst ready for use */\r\n HAL_DMA_BURST_STATE_BUSY = 0x02U, /*!< Ongoing DMA Burst */\r\n} HAL_TIM_DMABurstStateTypeDef;\r\n\r\n/**\r\n * @brief HAL Active channel structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_ACTIVE_CHANNEL_1 = 0x01U, /*!< The active channel is 1 */\r\n HAL_TIM_ACTIVE_CHANNEL_2 = 0x02U, /*!< The active channel is 2 */\r\n HAL_TIM_ACTIVE_CHANNEL_3 = 0x04U, /*!< The active channel is 3 */\r\n HAL_TIM_ACTIVE_CHANNEL_4 = 0x08U, /*!< The active channel is 4 */\r\n HAL_TIM_ACTIVE_CHANNEL_5 = 0x10U, /*!< The active channel is 5 */\r\n HAL_TIM_ACTIVE_CHANNEL_6 = 0x20U, /*!< The active channel is 6 */\r\n HAL_TIM_ACTIVE_CHANNEL_CLEARED = 0x00U /*!< All active channels cleared */\r\n} HAL_TIM_ActiveChannel;\r\n\r\n/**\r\n * @brief TIM Time Base Handle Structure definition\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\ntypedef struct __TIM_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n{\r\n TIM_TypeDef *Instance; /*!< Register base address */\r\n TIM_Base_InitTypeDef Init; /*!< TIM Time Base required parameters */\r\n HAL_TIM_ActiveChannel Channel; /*!< Active channel */\r\n DMA_HandleTypeDef *hdma[7]; /*!< DMA Handlers array\r\n This array is accessed by a @ref DMA_Handle_index */\r\n HAL_LockTypeDef Lock; /*!< Locking object */\r\n __IO HAL_TIM_StateTypeDef State; /*!< TIM operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelState[6]; /*!< TIM channel operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelNState[4]; /*!< TIM complementary channel operation state */\r\n __IO HAL_TIM_DMABurstStateTypeDef DMABurstState; /*!< DMA burst operation state */\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n void (* Base_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp Init Callback */\r\n void (* Base_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp DeInit Callback */\r\n void (* IC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp Init Callback */\r\n void (* IC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp DeInit Callback */\r\n void (* OC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp Init Callback */\r\n void (* OC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp DeInit Callback */\r\n void (* PWM_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp Init Callback */\r\n void (* PWM_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp DeInit Callback */\r\n void (* OnePulse_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp Init Callback */\r\n void (* OnePulse_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp DeInit Callback */\r\n void (* Encoder_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp Init Callback */\r\n void (* Encoder_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp DeInit Callback */\r\n void (* HallSensor_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp Init Callback */\r\n void (* HallSensor_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp DeInit Callback */\r\n void (* PeriodElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed Callback */\r\n void (* PeriodElapsedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed half complete Callback */\r\n void (* TriggerCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger Callback */\r\n void (* TriggerHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger half complete Callback */\r\n void (* IC_CaptureCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture Callback */\r\n void (* IC_CaptureHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture half complete Callback */\r\n void (* OC_DelayElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Output Compare Delay Elapsed Callback */\r\n void (* PWM_PulseFinishedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished Callback */\r\n void (* PWM_PulseFinishedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished half complete Callback */\r\n void (* ErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Error Callback */\r\n void (* CommutationCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation Callback */\r\n void (* CommutationHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation half complete Callback */\r\n void (* BreakCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break Callback */\r\n void (* Break2Callback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break2 Callback */\r\n void (* EncoderIndexCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Index Callback */\r\n void (* DirectionChangeCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Direction Change Callback */\r\n void (* IndexErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Index Error Callback */\r\n void (* TransitionErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Transition Error Callback */\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n} TIM_HandleTypeDef;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL TIM Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_BASE_MSPINIT_CB_ID = 0x00U /*!< TIM Base MspInit Callback ID */\r\n , HAL_TIM_BASE_MSPDEINIT_CB_ID = 0x01U /*!< TIM Base MspDeInit Callback ID */\r\n , HAL_TIM_IC_MSPINIT_CB_ID = 0x02U /*!< TIM IC MspInit Callback ID */\r\n , HAL_TIM_IC_MSPDEINIT_CB_ID = 0x03U /*!< TIM IC MspDeInit Callback ID */\r\n , HAL_TIM_OC_MSPINIT_CB_ID = 0x04U /*!< TIM OC MspInit Callback ID */\r\n , HAL_TIM_OC_MSPDEINIT_CB_ID = 0x05U /*!< TIM OC MspDeInit Callback ID */\r\n , HAL_TIM_PWM_MSPINIT_CB_ID = 0x06U /*!< TIM PWM MspInit Callback ID */\r\n , HAL_TIM_PWM_MSPDEINIT_CB_ID = 0x07U /*!< TIM PWM MspDeInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPINIT_CB_ID = 0x08U /*!< TIM One Pulse MspInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID = 0x09U /*!< TIM One Pulse MspDeInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPINIT_CB_ID = 0x0AU /*!< TIM Encoder MspInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPDEINIT_CB_ID = 0x0BU /*!< TIM Encoder MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID = 0x0CU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID = 0x0DU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_CB_ID = 0x0EU /*!< TIM Period Elapsed Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID = 0x0FU /*!< TIM Period Elapsed half complete Callback ID */\r\n , HAL_TIM_TRIGGER_CB_ID = 0x10U /*!< TIM Trigger Callback ID */\r\n , HAL_TIM_TRIGGER_HALF_CB_ID = 0x11U /*!< TIM Trigger half complete Callback ID */\r\n , HAL_TIM_IC_CAPTURE_CB_ID = 0x12U /*!< TIM Input Capture Callback ID */\r\n , HAL_TIM_IC_CAPTURE_HALF_CB_ID = 0x13U /*!< TIM Input Capture half complete Callback ID */\r\n , HAL_TIM_OC_DELAY_ELAPSED_CB_ID = 0x14U /*!< TIM Output Compare Delay Elapsed Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_CB_ID = 0x15U /*!< TIM PWM Pulse Finished Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID = 0x16U /*!< TIM PWM Pulse Finished half complete Callback ID */\r\n , HAL_TIM_ERROR_CB_ID = 0x17U /*!< TIM Error Callback ID */\r\n , HAL_TIM_COMMUTATION_CB_ID = 0x18U /*!< TIM Commutation Callback ID */\r\n , HAL_TIM_COMMUTATION_HALF_CB_ID = 0x19U /*!< TIM Commutation half complete Callback ID */\r\n , HAL_TIM_BREAK_CB_ID = 0x1AU /*!< TIM Break Callback ID */\r\n , HAL_TIM_BREAK2_CB_ID = 0x1BU /*!< TIM Break2 Callback ID */\r\n , HAL_TIM_ENCODER_INDEX_CB_ID = 0x1CU /*!< TIM Encoder Index Callback ID */\r\n , HAL_TIM_DIRECTION_CHANGE_CB_ID = 0x1DU /*!< TIM Direction Change Callback ID */\r\n , HAL_TIM_INDEX_ERROR_CB_ID = 0x1EU /*!< TIM Index Error Callback ID */\r\n , HAL_TIM_TRANSITION_ERROR_CB_ID = 0x1FU /*!< TIM Transition Error Callback ID */\r\n} HAL_TIM_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL TIM Callback pointer definition\r\n */\r\ntypedef void (*pTIM_CallbackTypeDef)(TIM_HandleTypeDef *htim); /*!< pointer to the TIM callback function */\r\n\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Constants TIM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Source TIM Clear Input Source\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTSOURCE_NONE 0xFFFFFFFFU /*!< OCREF_CLR is disabled */\r\n#define TIM_CLEARINPUTSOURCE_ETR 0x00000001U /*!< OCREF_CLR is connected to ETRF input */\r\n#define TIM_CLEARINPUTSOURCE_COMP1 0x00000000U /*!< OCREF_CLR_INT is connected to COMP1 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP2 TIM1_AF2_OCRSEL_0 /*!< OCREF_CLR_INT is connected to COMP2 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP3 TIM1_AF2_OCRSEL_1 /*!< OCREF_CLR_INT is connected to COMP3 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP4 (TIM1_AF2_OCRSEL_1 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP4 output */\r\n#if defined (COMP5)\r\n#define TIM_CLEARINPUTSOURCE_COMP5 TIM1_AF2_OCRSEL_2 /*!< OCREF_CLR_INT is connected to COMP5 output */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_CLEARINPUTSOURCE_COMP6 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP6 output */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_CLEARINPUTSOURCE_COMP7 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_1) /*!< OCREF_CLR_INT is connected to COMP7 output */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Base_address TIM DMA Base Address\r\n * @{\r\n */\r\n#define TIM_DMABASE_CR1 0x00000000U\r\n#define TIM_DMABASE_CR2 0x00000001U\r\n#define TIM_DMABASE_SMCR 0x00000002U\r\n#define TIM_DMABASE_DIER 0x00000003U\r\n#define TIM_DMABASE_SR 0x00000004U\r\n#define TIM_DMABASE_EGR 0x00000005U\r\n#define TIM_DMABASE_CCMR1 0x00000006U\r\n#define TIM_DMABASE_CCMR2 0x00000007U\r\n#define TIM_DMABASE_CCER 0x00000008U\r\n#define TIM_DMABASE_CNT 0x00000009U\r\n#define TIM_DMABASE_PSC 0x0000000AU\r\n#define TIM_DMABASE_ARR 0x0000000BU\r\n#define TIM_DMABASE_RCR 0x0000000CU\r\n#define TIM_DMABASE_CCR1 0x0000000DU\r\n#define TIM_DMABASE_CCR2 0x0000000EU\r\n#define TIM_DMABASE_CCR3 0x0000000FU\r\n#define TIM_DMABASE_CCR4 0x00000010U\r\n#define TIM_DMABASE_BDTR 0x00000011U\r\n#define TIM_DMABASE_CCR5 0x00000012U\r\n#define TIM_DMABASE_CCR6 0x00000013U\r\n#define TIM_DMABASE_CCMR3 0x00000014U\r\n#define TIM_DMABASE_DTR2 0x00000015U\r\n#define TIM_DMABASE_ECR 0x00000016U\r\n#define TIM_DMABASE_TISEL 0x00000017U\r\n#define TIM_DMABASE_AF1 0x00000018U\r\n#define TIM_DMABASE_AF2 0x00000019U\r\n#define TIM_DMABASE_OR 0x0000001AU\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Event_Source TIM Event Source\r\n * @{\r\n */\r\n#define TIM_EVENTSOURCE_UPDATE TIM_EGR_UG /*!< Reinitialize the counter and generates an update of the registers */\r\n#define TIM_EVENTSOURCE_CC1 TIM_EGR_CC1G /*!< A capture/compare event is generated on channel 1 */\r\n#define TIM_EVENTSOURCE_CC2 TIM_EGR_CC2G /*!< A capture/compare event is generated on channel 2 */\r\n#define TIM_EVENTSOURCE_CC3 TIM_EGR_CC3G /*!< A capture/compare event is generated on channel 3 */\r\n#define TIM_EVENTSOURCE_CC4 TIM_EGR_CC4G /*!< A capture/compare event is generated on channel 4 */\r\n#define TIM_EVENTSOURCE_COM TIM_EGR_COMG /*!< A commutation event is generated */\r\n#define TIM_EVENTSOURCE_TRIGGER TIM_EGR_TG /*!< A trigger event is generated */\r\n#define TIM_EVENTSOURCE_BREAK TIM_EGR_BG /*!< A break event is generated */\r\n#define TIM_EVENTSOURCE_BREAK2 TIM_EGR_B2G /*!< A break 2 event is generated */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Channel_Polarity TIM Input Channel polarity\r\n * @{\r\n */\r\n#define TIM_INPUTCHANNELPOLARITY_RISING 0x00000000U /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_FALLING TIM_CCER_CC1P /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_BOTHEDGE (TIM_CCER_CC1P | TIM_CCER_CC1NP) /*!< Polarity for TIx source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Polarity TIM ETR Polarity\r\n * @{\r\n */\r\n#define TIM_ETRPOLARITY_INVERTED TIM_SMCR_ETP /*!< Polarity for ETR source */\r\n#define TIM_ETRPOLARITY_NONINVERTED 0x00000000U /*!< Polarity for ETR source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Prescaler TIM ETR Prescaler\r\n * @{\r\n */\r\n#define TIM_ETRPRESCALER_DIV1 0x00000000U /*!< No prescaler is used */\r\n#define TIM_ETRPRESCALER_DIV2 TIM_SMCR_ETPS_0 /*!< ETR input source is divided by 2 */\r\n#define TIM_ETRPRESCALER_DIV4 TIM_SMCR_ETPS_1 /*!< ETR input source is divided by 4 */\r\n#define TIM_ETRPRESCALER_DIV8 TIM_SMCR_ETPS /*!< ETR input source is divided by 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Counter_Mode TIM Counter Mode\r\n * @{\r\n */\r\n#define TIM_COUNTERMODE_UP 0x00000000U /*!< Counter used as up-counter */\r\n#define TIM_COUNTERMODE_DOWN TIM_CR1_DIR /*!< Counter used as down-counter */\r\n#define TIM_COUNTERMODE_CENTERALIGNED1 TIM_CR1_CMS_0 /*!< Center-aligned mode 1 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED2 TIM_CR1_CMS_1 /*!< Center-aligned mode 2 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED3 TIM_CR1_CMS /*!< Center-aligned mode 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Update_Interrupt_Flag_Remap TIM Update Interrupt Flag Remap\r\n * @{\r\n */\r\n#define TIM_UIFREMAP_DISABLE 0x00000000U /*!< Update interrupt flag remap disabled */\r\n#define TIM_UIFREMAP_ENABLE TIM_CR1_UIFREMAP /*!< Update interrupt flag remap enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClockDivision TIM Clock Division\r\n * @{\r\n */\r\n#define TIM_CLOCKDIVISION_DIV1 0x00000000U /*!< Clock division: tDTS=tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV2 TIM_CR1_CKD_0 /*!< Clock division: tDTS=2*tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV4 TIM_CR1_CKD_1 /*!< Clock division: tDTS=4*tCK_INT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_State TIM Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTSTATE_DISABLE 0x00000000U /*!< Capture/Compare 1 output disabled */\r\n#define TIM_OUTPUTSTATE_ENABLE TIM_CCER_CC1E /*!< Capture/Compare 1 output enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AutoReloadPreload TIM Auto-Reload Preload\r\n * @{\r\n */\r\n#define TIM_AUTORELOAD_PRELOAD_DISABLE 0x00000000U /*!< TIMx_ARR register is not buffered */\r\n#define TIM_AUTORELOAD_PRELOAD_ENABLE TIM_CR1_ARPE /*!< TIMx_ARR register is buffered */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Fast_State TIM Output Fast State\r\n * @{\r\n */\r\n#define TIM_OCFAST_DISABLE 0x00000000U /*!< Output Compare fast disable */\r\n#define TIM_OCFAST_ENABLE TIM_CCMR1_OC1FE /*!< Output Compare fast enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_State TIM Complementary Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTNSTATE_DISABLE 0x00000000U /*!< OCxN is disabled */\r\n#define TIM_OUTPUTNSTATE_ENABLE TIM_CCER_CC1NE /*!< OCxN is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Polarity TIM Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCPOLARITY_HIGH 0x00000000U /*!< Capture/Compare output polarity */\r\n#define TIM_OCPOLARITY_LOW TIM_CCER_CC1P /*!< Capture/Compare output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Polarity TIM Complementary Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCNPOLARITY_HIGH 0x00000000U /*!< Capture/Compare complementary output polarity */\r\n#define TIM_OCNPOLARITY_LOW TIM_CCER_CC1NP /*!< Capture/Compare complementary output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Idle_State TIM Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCIDLESTATE_SET TIM_CR2_OIS1 /*!< Output Idle state: OCx=1 when MOE=0 */\r\n#define TIM_OCIDLESTATE_RESET 0x00000000U /*!< Output Idle state: OCx=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Idle_State TIM Complementary Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCNIDLESTATE_SET TIM_CR2_OIS1N /*!< Complementary output Idle state: OCxN=1 when MOE=0 */\r\n#define TIM_OCNIDLESTATE_RESET 0x00000000U /*!< Complementary output Idle state: OCxN=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Polarity TIM Input Capture Polarity\r\n * @{\r\n */\r\n#define TIM_ICPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Capture triggered by rising edge on timer input */\r\n#define TIM_ICPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Capture triggered by falling edge on timer input */\r\n#define TIM_ICPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Capture triggered by both rising and falling edges on timer input*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Input_Polarity TIM Encoder Input Polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINPUTPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Encoder input with rising edge polarity */\r\n#define TIM_ENCODERINPUTPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Encoder input with falling edge polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Selection TIM Input Capture Selection\r\n * @{\r\n */\r\n#define TIM_ICSELECTION_DIRECTTI TIM_CCMR1_CC1S_0 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC1, IC2, IC3 or IC4, respectively */\r\n#define TIM_ICSELECTION_INDIRECTTI TIM_CCMR1_CC1S_1 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC2, IC1, IC4 or IC3, respectively */\r\n#define TIM_ICSELECTION_TRC TIM_CCMR1_CC1S /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to TRC */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Prescaler TIM Input Capture Prescaler\r\n * @{\r\n */\r\n#define TIM_ICPSC_DIV1 0x00000000U /*!< Capture performed each time an edge is detected on the capture input */\r\n#define TIM_ICPSC_DIV2 TIM_CCMR1_IC1PSC_0 /*!< Capture performed once every 2 events */\r\n#define TIM_ICPSC_DIV4 TIM_CCMR1_IC1PSC_1 /*!< Capture performed once every 4 events */\r\n#define TIM_ICPSC_DIV8 TIM_CCMR1_IC1PSC /*!< Capture performed once every 8 events */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_One_Pulse_Mode TIM One Pulse Mode\r\n * @{\r\n */\r\n#define TIM_OPMODE_SINGLE TIM_CR1_OPM /*!< Counter stops counting at the next update event */\r\n#define TIM_OPMODE_REPETITIVE 0x00000000U /*!< Counter is not stopped at update event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Mode TIM Encoder Mode\r\n * @{\r\n */\r\n#define TIM_ENCODERMODE_TI1 TIM_SMCR_SMS_0 /*!< Quadrature encoder mode 1, x2 mode, counts up/down on TI1FP1 edge depending on TI2FP2 level */\r\n#define TIM_ENCODERMODE_TI2 TIM_SMCR_SMS_1 /*!< Quadrature encoder mode 2, x2 mode, counts up/down on TI2FP2 edge depending on TI1FP1 level. */\r\n#define TIM_ENCODERMODE_TI12 (TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode 3, x4 mode, counts up/down on both TI1FP1 and TI2FP2 edges depending on the level of the other input. */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1) /*!< Encoder mode: Clock plus direction, x2 mode */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Encoder mode: Clock plus direction, x1 mode, TI2FP2 edge sensitivity is set by CC2P */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2) /*!< Encoder mode: Directional Clock, x2 mode */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Encoder mode: Directional Clock, x1 mode, TI1FP1 and TI2FP2 edge sensitivity is set by CC1P and CC2P */\r\n#define TIM_ENCODERMODE_X1_TI1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Quadrature encoder mode: x1 mode, counting on TI1FP1 edges only, edge sensitivity is set by CC1P */\r\n#define TIM_ENCODERMODE_X1_TI2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode: x1 mode, counting on TI2FP2 edges only, edge sensitivity is set by CC1P */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Interrupt_definition TIM interrupt Definition\r\n * @{\r\n */\r\n#define TIM_IT_UPDATE TIM_DIER_UIE /*!< Update interrupt */\r\n#define TIM_IT_CC1 TIM_DIER_CC1IE /*!< Capture/Compare 1 interrupt */\r\n#define TIM_IT_CC2 TIM_DIER_CC2IE /*!< Capture/Compare 2 interrupt */\r\n#define TIM_IT_CC3 TIM_DIER_CC3IE /*!< Capture/Compare 3 interrupt */\r\n#define TIM_IT_CC4 TIM_DIER_CC4IE /*!< Capture/Compare 4 interrupt */\r\n#define TIM_IT_COM TIM_DIER_COMIE /*!< Commutation interrupt */\r\n#define TIM_IT_TRIGGER TIM_DIER_TIE /*!< Trigger interrupt */\r\n#define TIM_IT_BREAK TIM_DIER_BIE /*!< Break interrupt */\r\n#define TIM_IT_IDX TIM_DIER_IDXIE /*!< Index interrupt */\r\n#define TIM_IT_DIR TIM_DIER_DIRIE /*!< Direction change interrupt */\r\n#define TIM_IT_IERR TIM_DIER_IERRIE /*!< Index error interrupt */\r\n#define TIM_IT_TERR TIM_DIER_TERRIE /*!< Transition error interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Commutation_Source TIM Commutation Source\r\n * @{\r\n */\r\n#define TIM_COMMUTATION_TRGI TIM_CR2_CCUS /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit or when an rising edge occurs on trigger input */\r\n#define TIM_COMMUTATION_SOFTWARE 0x00000000U /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_sources TIM DMA Sources\r\n * @{\r\n */\r\n#define TIM_DMA_UPDATE TIM_DIER_UDE /*!< DMA request is triggered by the update event */\r\n#define TIM_DMA_CC1 TIM_DIER_CC1DE /*!< DMA request is triggered by the capture/compare macth 1 event */\r\n#define TIM_DMA_CC2 TIM_DIER_CC2DE /*!< DMA request is triggered by the capture/compare macth 2 event event */\r\n#define TIM_DMA_CC3 TIM_DIER_CC3DE /*!< DMA request is triggered by the capture/compare macth 3 event event */\r\n#define TIM_DMA_CC4 TIM_DIER_CC4DE /*!< DMA request is triggered by the capture/compare macth 4 event event */\r\n#define TIM_DMA_COM TIM_DIER_COMDE /*!< DMA request is triggered by the commutation event */\r\n#define TIM_DMA_TRIGGER TIM_DIER_TDE /*!< DMA request is triggered by the trigger event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_CC_DMA_Request CCx DMA request selection\r\n * @{\r\n */\r\n#define TIM_CCDMAREQUEST_CC 0x00000000U /*!< CCx DMA request sent when capture or compare match event occurs */\r\n#define TIM_CCDMAREQUEST_UPDATE TIM_CR2_CCDS /*!< CCx DMA requests sent when update event occurs */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Flag_definition TIM Flag Definition\r\n * @{\r\n */\r\n#define TIM_FLAG_UPDATE TIM_SR_UIF /*!< Update interrupt flag */\r\n#define TIM_FLAG_CC1 TIM_SR_CC1IF /*!< Capture/Compare 1 interrupt flag */\r\n#define TIM_FLAG_CC2 TIM_SR_CC2IF /*!< Capture/Compare 2 interrupt flag */\r\n#define TIM_FLAG_CC3 TIM_SR_CC3IF /*!< Capture/Compare 3 interrupt flag */\r\n#define TIM_FLAG_CC4 TIM_SR_CC4IF /*!< Capture/Compare 4 interrupt flag */\r\n#define TIM_FLAG_CC5 TIM_SR_CC5IF /*!< Capture/Compare 5 interrupt flag */\r\n#define TIM_FLAG_CC6 TIM_SR_CC6IF /*!< Capture/Compare 6 interrupt flag */\r\n#define TIM_FLAG_COM TIM_SR_COMIF /*!< Commutation interrupt flag */\r\n#define TIM_FLAG_TRIGGER TIM_SR_TIF /*!< Trigger interrupt flag */\r\n#define TIM_FLAG_BREAK TIM_SR_BIF /*!< Break interrupt flag */\r\n#define TIM_FLAG_BREAK2 TIM_SR_B2IF /*!< Break 2 interrupt flag */\r\n#define TIM_FLAG_SYSTEM_BREAK TIM_SR_SBIF /*!< System Break interrupt flag */\r\n#define TIM_FLAG_CC1OF TIM_SR_CC1OF /*!< Capture 1 overcapture flag */\r\n#define TIM_FLAG_CC2OF TIM_SR_CC2OF /*!< Capture 2 overcapture flag */\r\n#define TIM_FLAG_CC3OF TIM_SR_CC3OF /*!< Capture 3 overcapture flag */\r\n#define TIM_FLAG_CC4OF TIM_SR_CC4OF /*!< Capture 4 overcapture flag */\r\n#define TIM_FLAG_IDX TIM_SR_IDXF /*!< Encoder index flag */\r\n#define TIM_FLAG_DIR TIM_SR_DIRF /*!< Direction change flag */\r\n#define TIM_FLAG_IERR TIM_SR_IERRF /*!< Index error flag */\r\n#define TIM_FLAG_TERR TIM_SR_TERRF /*!< Transition error flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Channel TIM Channel\r\n * @{\r\n */\r\n#define TIM_CHANNEL_1 0x00000000U /*!< Capture/compare channel 1 identifier */\r\n#define TIM_CHANNEL_2 0x00000004U /*!< Capture/compare channel 2 identifier */\r\n#define TIM_CHANNEL_3 0x00000008U /*!< Capture/compare channel 3 identifier */\r\n#define TIM_CHANNEL_4 0x0000000CU /*!< Capture/compare channel 4 identifier */\r\n#define TIM_CHANNEL_5 0x00000010U /*!< Compare channel 5 identifier */\r\n#define TIM_CHANNEL_6 0x00000014U /*!< Compare channel 6 identifier */\r\n#define TIM_CHANNEL_ALL 0x0000003CU /*!< Global Capture/compare channel identifier */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Source TIM Clock Source\r\n * @{\r\n */\r\n#define TIM_CLOCKSOURCE_INTERNAL TIM_SMCR_ETPS_0 /*!< Internal clock source */\r\n#define TIM_CLOCKSOURCE_ETRMODE1 TIM_TS_ETRF /*!< External clock source mode 1 (ETRF) */\r\n#define TIM_CLOCKSOURCE_ETRMODE2 TIM_SMCR_ETPS_1 /*!< External clock source mode 2 */\r\n#define TIM_CLOCKSOURCE_TI1ED TIM_TS_TI1F_ED /*!< External clock source mode 1 (TTI1FP1 + edge detect.) */\r\n#define TIM_CLOCKSOURCE_TI1 TIM_TS_TI1FP1 /*!< External clock source mode 1 (TTI1FP1) */\r\n#define TIM_CLOCKSOURCE_TI2 TIM_TS_TI2FP2 /*!< External clock source mode 1 (TTI2FP2) */\r\n#define TIM_CLOCKSOURCE_ITR0 TIM_TS_ITR0 /*!< External clock source mode 1 (ITR0) */\r\n#define TIM_CLOCKSOURCE_ITR1 TIM_TS_ITR1 /*!< External clock source mode 1 (ITR1) */\r\n#define TIM_CLOCKSOURCE_ITR2 TIM_TS_ITR2 /*!< External clock source mode 1 (ITR2) */\r\n#define TIM_CLOCKSOURCE_ITR3 TIM_TS_ITR3 /*!< External clock source mode 1 (ITR3) */\r\n#if defined (TIM5)\r\n#define TIM_CLOCKSOURCE_ITR4 TIM_TS_ITR4 /*!< External clock source mode 1 (ITR4) */\r\n#endif /* TIM5 */\r\n#define TIM_CLOCKSOURCE_ITR5 TIM_TS_ITR5 /*!< External clock source mode 1 (ITR5) */\r\n#define TIM_CLOCKSOURCE_ITR6 TIM_TS_ITR6 /*!< External clock source mode 1 (ITR6) */\r\n#define TIM_CLOCKSOURCE_ITR7 TIM_TS_ITR7 /*!< External clock source mode 1 (ITR7) */\r\n#define TIM_CLOCKSOURCE_ITR8 TIM_TS_ITR8 /*!< External clock source mode 1 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_CLOCKSOURCE_ITR9 TIM_TS_ITR9 /*!< External clock source mode 1 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_CLOCKSOURCE_ITR10 TIM_TS_ITR10 /*!< External clock source mode 1 (ITR10) */\r\n#define TIM_CLOCKSOURCE_ITR11 TIM_TS_ITR11 /*!< External clock source mode 1 (ITR11) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Polarity TIM Clock Polarity\r\n * @{\r\n */\r\n#define TIM_CLOCKPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIx clock sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Prescaler TIM Clock Prescaler\r\n * @{\r\n */\r\n#define TIM_CLOCKPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLOCKPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Clock: Capture performed once every 2 events. */\r\n#define TIM_CLOCKPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Clock: Capture performed once every 4 events. */\r\n#define TIM_CLOCKPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Clock: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Polarity TIM Clear Input Polarity\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_CLEARINPUTPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Prescaler TIM Clear Input Prescaler\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLEARINPUTPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSR_Off_State_Selection_for_Run_mode_state TIM OSSR OffState Selection for Run mode state\r\n * @{\r\n */\r\n#define TIM_OSSR_ENABLE TIM_BDTR_OSSR /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSR_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSI_Off_State_Selection_for_Idle_mode_state TIM OSSI OffState Selection for Idle mode state\r\n * @{\r\n */\r\n#define TIM_OSSI_ENABLE TIM_BDTR_OSSI /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSI_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Lock_level TIM Lock level\r\n * @{\r\n */\r\n#define TIM_LOCKLEVEL_OFF 0x00000000U /*!< LOCK OFF */\r\n#define TIM_LOCKLEVEL_1 TIM_BDTR_LOCK_0 /*!< LOCK Level 1 */\r\n#define TIM_LOCKLEVEL_2 TIM_BDTR_LOCK_1 /*!< LOCK Level 2 */\r\n#define TIM_LOCKLEVEL_3 TIM_BDTR_LOCK /*!< LOCK Level 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_enable_disable TIM Break Input Enable\r\n * @{\r\n */\r\n#define TIM_BREAK_ENABLE TIM_BDTR_BKE /*!< Break input BRK is enabled */\r\n#define TIM_BREAK_DISABLE 0x00000000U /*!< Break input BRK is disabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Polarity TIM Break Input Polarity\r\n * @{\r\n */\r\n#define TIM_BREAKPOLARITY_LOW 0x00000000U /*!< Break input BRK is active low */\r\n#define TIM_BREAKPOLARITY_HIGH TIM_BDTR_BKP /*!< Break input BRK is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_AF_Mode TIM Break Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK_AFMODE_INPUT 0x00000000U /*!< Break input BRK in input mode */\r\n#define TIM_BREAK_AFMODE_BIDIRECTIONAL TIM_BDTR_BKBID /*!< Break input BRK in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_enable_disable TIM Break input 2 Enable\r\n * @{\r\n */\r\n#define TIM_BREAK2_DISABLE 0x00000000U /*!< Break input BRK2 is disabled */\r\n#define TIM_BREAK2_ENABLE TIM_BDTR_BK2E /*!< Break input BRK2 is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Polarity TIM Break Input 2 Polarity\r\n * @{\r\n */\r\n#define TIM_BREAK2POLARITY_LOW 0x00000000U /*!< Break input BRK2 is active low */\r\n#define TIM_BREAK2POLARITY_HIGH TIM_BDTR_BK2P /*!< Break input BRK2 is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_AF_Mode TIM Break2 Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK2_AFMODE_INPUT 0x00000000U /*!< Break2 input BRK2 in input mode */\r\n#define TIM_BREAK2_AFMODE_BIDIRECTIONAL TIM_BDTR_BK2BID /*!< Break2 input BRK2 in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AOE_Bit_Set_Reset TIM Automatic Output Enable\r\n * @{\r\n */\r\n#define TIM_AUTOMATICOUTPUT_DISABLE 0x00000000U /*!< MOE can be set only by software */\r\n#define TIM_AUTOMATICOUTPUT_ENABLE TIM_BDTR_AOE /*!< MOE can be set by software or automatically at the next update event (if none of the break inputs BRK and BRK2 is active) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group_Channel5 TIM Group Channel 5 and Channel 1, 2 or 3\r\n * @{\r\n */\r\n#define TIM_GROUPCH5_NONE 0x00000000U /*!< No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC */\r\n#define TIM_GROUPCH5_OC1REFC TIM_CCR5_GC5C1 /*!< OC1REFC is the logical AND of OC1REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC2REFC TIM_CCR5_GC5C2 /*!< OC2REFC is the logical AND of OC2REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC3REFC TIM_CCR5_GC5C3 /*!< OC3REFC is the logical AND of OC3REFC and OC5REF */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection TIM Master Mode Selection\r\n * @{\r\n */\r\n#define TIM_TRGO_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_ENABLE TIM_CR2_MMS_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_UPDATE TIM_CR2_MMS_1 /*!< Update event is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1 (TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1REF TIM_CR2_MMS_2 /*!< OC1REF signal is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC2REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_0) /*!< OC2REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC3REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1) /*!< OC3REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC4REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< OC4REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_ENCODER_CLK TIM_CR2_MMS_3 /*!< Encoder clock is used as trigger output(TRGO) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection_2 TIM Master Mode Selection 2 (TRGO2)\r\n * @{\r\n */\r\n#define TIM_TRGO2_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_ENABLE TIM_CR2_MMS2_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_UPDATE TIM_CR2_MMS2_1 /*!< Update event is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1 (TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1REF TIM_CR2_MMS2_2 /*!< OC1REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC2REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC2REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC3REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1) /*!< OC3REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC4REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC5REF TIM_CR2_MMS2_3 /*!< OC5REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC6REF (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_0) /*!< OC6REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1) /*!< OC4REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC6REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC6REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2) /*!< OC4REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC4REF rising or OC6REF falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 |TIM_CR2_MMS2_1) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Slave_Mode TIM Master/Slave Mode\r\n * @{\r\n */\r\n#define TIM_MASTERSLAVEMODE_ENABLE TIM_SMCR_MSM /*!< No action */\r\n#define TIM_MASTERSLAVEMODE_DISABLE 0x00000000U /*!< Master/slave mode is selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Slave_Mode TIM Slave mode\r\n * @{\r\n */\r\n#define TIM_SLAVEMODE_DISABLE 0x00000000U /*!< Slave mode disabled */\r\n#define TIM_SLAVEMODE_RESET TIM_SMCR_SMS_2 /*!< Reset Mode */\r\n#define TIM_SLAVEMODE_GATED (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Gated Mode */\r\n#define TIM_SLAVEMODE_TRIGGER (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Trigger Mode */\r\n#define TIM_SLAVEMODE_EXTERNAL1 (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< External Clock Mode 1 */\r\n#define TIM_SLAVEMODE_COMBINED_RESETTRIGGER TIM_SMCR_SMS_3 /*!< Combined reset + trigger mode */\r\n#define TIM_SLAVEMODE_COMBINED_GATEDRESET (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_0) /*!< Combined gated + reset mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_and_PWM_modes TIM Output Compare and PWM Modes\r\n * @{\r\n */\r\n#define TIM_OCMODE_TIMING 0x00000000U /*!< Frozen */\r\n#define TIM_OCMODE_ACTIVE TIM_CCMR1_OC1M_0 /*!< Set channel to active level on match */\r\n#define TIM_OCMODE_INACTIVE TIM_CCMR1_OC1M_1 /*!< Set channel to inactive level on match */\r\n#define TIM_OCMODE_TOGGLE (TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< Toggle */\r\n#define TIM_OCMODE_PWM1 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1) /*!< PWM mode 1 */\r\n#define TIM_OCMODE_PWM2 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< PWM mode 2 */\r\n#define TIM_OCMODE_FORCED_ACTIVE (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_0) /*!< Force active level */\r\n#define TIM_OCMODE_FORCED_INACTIVE TIM_CCMR1_OC1M_2 /*!< Force inactive level */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM1 TIM_CCMR1_OC1M_3 /*!< Retrigerrable OPM mode 1 */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0) /*!< Retrigerrable OPM mode 2 */\r\n#define TIM_OCMODE_COMBINED_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 1 */\r\n#define TIM_OCMODE_COMBINED_PWM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 2 */\r\n#define TIM_OCMODE_ASYMMETRIC_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2) /*!< Asymmetric PWM mode 1 */\r\n#define TIM_OCMODE_ASYMMETRIC_PWM2 TIM_CCMR1_OC1M /*!< Asymmetric PWM mode 2 */\r\n#define TIM_OCMODE_PULSE_ON_COMPARE (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1) /*!< Pulse on compare (CH3&CH4 only) */\r\n#define TIM_OCMODE_DIRECTION_OUTPUT (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1 | TIM_CCMR2_OC3M_0) /*!< Direction output (CH3&CH4 only) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Selection TIM Trigger Selection\r\n * @{\r\n */\r\n#define TIM_TS_ITR0 0x00000000U /*!< Internal Trigger 0 (ITR0) */\r\n#define TIM_TS_ITR1 TIM_SMCR_TS_0 /*!< Internal Trigger 1 (ITR1) */\r\n#define TIM_TS_ITR2 TIM_SMCR_TS_1 /*!< Internal Trigger 2 (ITR2) */\r\n#define TIM_TS_ITR3 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1) /*!< Internal Trigger 3 (ITR3) */\r\n#if defined (TIM5)\r\n#define TIM_TS_ITR4 TIM_SMCR_TS_3 /*!< Internal Trigger 4 (ITR9) */\r\n#endif /* TIM5 */\r\n#define TIM_TS_ITR5 (TIM_SMCR_TS_0 | TIM_SMCR_TS_3) /*!< Internal Trigger 5 (ITR5) */\r\n#define TIM_TS_ITR6 (TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 6 (ITR6) */\r\n#define TIM_TS_ITR7 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 7 (ITR7) */\r\n#define TIM_TS_ITR8 (TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 8 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_TS_ITR9 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 9 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_TS_ITR10 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 10 (ITR10) */\r\n#define TIM_TS_ITR11 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 11 (ITR11) */\r\n#define TIM_TS_TI1F_ED TIM_SMCR_TS_2 /*!< TI1 Edge Detector (TI1F_ED) */\r\n#define TIM_TS_TI1FP1 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 1 (TI1FP1) */\r\n#define TIM_TS_TI2FP2 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 2 (TI2FP2) */\r\n#define TIM_TS_ETRF (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered External Trigger input (ETRF) */\r\n#define TIM_TS_NONE 0x0000FFFFU /*!< No trigger selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Polarity TIM Trigger Polarity\r\n * @{\r\n */\r\n#define TIM_TRIGGERPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Prescaler TIM Trigger Prescaler\r\n * @{\r\n */\r\n#define TIM_TRIGGERPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_TRIGGERPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Trigger: Capture performed once every 2 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Trigger: Capture performed once every 4 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Trigger: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_TI1_Selection TIM TI1 Input Selection\r\n * @{\r\n */\r\n#define TIM_TI1SELECTION_CH1 0x00000000U /*!< The TIMx_CH1 pin is connected to TI1 input */\r\n#define TIM_TI1SELECTION_XORCOMBINATION TIM_CR2_TI1S /*!< The TIMx_CH1, CH2 and CH3 pins are connected to the TI1 input (XOR combination) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Burst_Length TIM DMA Burst Length\r\n * @{\r\n */\r\n#define TIM_DMABURSTLENGTH_1TRANSFER 0x00000000U /*!< The transfer is done to 1 register starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_2TRANSFERS 0x00000100U /*!< The transfer is done to 2 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_3TRANSFERS 0x00000200U /*!< The transfer is done to 3 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_4TRANSFERS 0x00000300U /*!< The transfer is done to 4 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_5TRANSFERS 0x00000400U /*!< The transfer is done to 5 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_6TRANSFERS 0x00000500U /*!< The transfer is done to 6 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_7TRANSFERS 0x00000600U /*!< The transfer is done to 7 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_8TRANSFERS 0x00000700U /*!< The transfer is done to 8 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_9TRANSFERS 0x00000800U /*!< The transfer is done to 9 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_10TRANSFERS 0x00000900U /*!< The transfer is done to 10 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_11TRANSFERS 0x00000A00U /*!< The transfer is done to 11 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_12TRANSFERS 0x00000B00U /*!< The transfer is done to 12 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_13TRANSFERS 0x00000C00U /*!< The transfer is done to 13 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_14TRANSFERS 0x00000D00U /*!< The transfer is done to 14 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_15TRANSFERS 0x00000E00U /*!< The transfer is done to 15 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_16TRANSFERS 0x00000F00U /*!< The transfer is done to 16 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_17TRANSFERS 0x00001000U /*!< The transfer is done to 17 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_18TRANSFERS 0x00001100U /*!< The transfer is done to 18 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_19TRANSFERS 0x00001200U /*!< The transfer is done to 19 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_20TRANSFERS 0x00001300U /*!< The transfer is done to 20 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_21TRANSFERS 0x00001400U /*!< The transfer is done to 21 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_22TRANSFERS 0x00001500U /*!< The transfer is done to 22 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_23TRANSFERS 0x00001600U /*!< The transfer is done to 23 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_24TRANSFERS 0x00001700U /*!< The transfer is done to 24 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_25TRANSFERS 0x00001800U /*!< The transfer is done to 25 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_26TRANSFERS 0x00001900U /*!< The transfer is done to 26 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Handle_index TIM DMA Handle Index\r\n * @{\r\n */\r\n#define TIM_DMA_ID_UPDATE ((uint16_t) 0x0000) /*!< Index of the DMA handle used for Update DMA requests */\r\n#define TIM_DMA_ID_CC1 ((uint16_t) 0x0001) /*!< Index of the DMA handle used for Capture/Compare 1 DMA requests */\r\n#define TIM_DMA_ID_CC2 ((uint16_t) 0x0002) /*!< Index of the DMA handle used for Capture/Compare 2 DMA requests */\r\n#define TIM_DMA_ID_CC3 ((uint16_t) 0x0003) /*!< Index of the DMA handle used for Capture/Compare 3 DMA requests */\r\n#define TIM_DMA_ID_CC4 ((uint16_t) 0x0004) /*!< Index of the DMA handle used for Capture/Compare 4 DMA requests */\r\n#define TIM_DMA_ID_COMMUTATION ((uint16_t) 0x0005) /*!< Index of the DMA handle used for Commutation DMA requests */\r\n#define TIM_DMA_ID_TRIGGER ((uint16_t) 0x0006) /*!< Index of the DMA handle used for Trigger DMA requests */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Channel_CC_State TIM Capture/Compare Channel State\r\n * @{\r\n */\r\n#define TIM_CCx_ENABLE 0x00000001U /*!< Input or output channel is enabled */\r\n#define TIM_CCx_DISABLE 0x00000000U /*!< Input or output channel is disabled */\r\n#define TIM_CCxN_ENABLE 0x00000004U /*!< Complementary output channel is enabled */\r\n#define TIM_CCxN_DISABLE 0x00000000U /*!< Complementary output channel is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_System TIM Break System\r\n * @{\r\n */\r\n#define TIM_BREAK_SYSTEM_ECC SYSCFG_CFGR2_ECCL /*!< Enables and locks the ECC error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_PVD SYSCFG_CFGR2_PVDL /*!< Enables and locks the PVD connection with TIM1/8/15/16/17/20 Break Input and also the PVDE and PLS bits of the Power Control Interface */\r\n#define TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR SYSCFG_CFGR2_SPL /*!< Enables and locks the SRAM_PARITY error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_LOCKUP SYSCFG_CFGR2_CLL /*!< Enables and locks the LOCKUP output of CortexM4 with Break Input of TIM1/8/15/16/17/20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Macros TIM Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset TIM handle state.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n (__HANDLE__)->Base_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Base_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n } while(0)\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|=(TIM_CR1_CEN))\r\n\r\n/**\r\n * @brief Enable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_MOE_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->BDTR|=(TIM_BDTR_MOE))\r\n\r\n/**\r\n * @brief Disable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->CR1 &= ~(TIM_CR1_CEN); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled only if all the CCx and CCxN channels have been\r\n * disabled\r\n */\r\n#define __HAL_TIM_MOE_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled unconditionally\r\n */\r\n#define __HAL_TIM_MOE_DISABLE_UNCONDITIONALLY(__HANDLE__) (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE)\r\n\r\n/** @brief Enable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER &= ~(__INTERRUPT__))\r\n\r\n/** @brief Enable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER |= (__DMA__))\r\n\r\n/** @brief Disable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER &= ~(__DMA__))\r\n\r\n/** @brief Check whether the specified TIM interrupt flag is set or not.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_GET_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR &(__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the specified TIM interrupt flag.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_CLEAR_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->SR = ~(__FLAG__))\r\n\r\n/**\r\n * @brief Check whether the specified TIM interrupt source is enabled or not.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval The state of TIM_IT (SET or RESET).\r\n */\r\n#define __HAL_TIM_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((((__HANDLE__)->Instance->DIER & (__INTERRUPT__)) \\\r\n == (__INTERRUPT__)) ? SET : RESET)\r\n\r\n/** @brief Clear the TIM interrupt pending bits.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_CLEAR_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->SR = ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Force a continuous copy of the update interrupt flag (UIF) into the timer counter register (bit 31).\r\n * @note This allows both the counter value and a potential roll-over condition signalled by the UIFCPY flag to be read\r\n * in an atomic way.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_ENABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 |= TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Disable update interrupt flag (UIF) remapping.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_DISABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 &= ~TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Get update interrupt flag (UIF) copy status.\r\n * @param __COUNTER__ Counter value.\r\n * @retval The state of UIFCPY (TRUE or FALSE).\r\nmode.\r\n */\r\n#define __HAL_TIM_GET_UIFCPY(__COUNTER__) (((__COUNTER__) & (TIM_CNT_UIFCPY)) == (TIM_CNT_UIFCPY))\r\n\r\n/**\r\n * @brief Indicates whether or not the TIM Counter is used as downcounter.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval False (Counter used as upcounter) or True (Counter used as downcounter)\r\n * @note This macro is particularly useful to get the counting mode when the timer operates in Center-aligned mode\r\n * or Encoder mode.\r\n */\r\n#define __HAL_TIM_IS_TIM_COUNTING_DOWN(__HANDLE__) (((__HANDLE__)->Instance->CR1 &(TIM_CR1_DIR)) == (TIM_CR1_DIR))\r\n\r\n/**\r\n * @brief Set the TIM Prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __PRESC__ specifies the Prescaler new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_PRESCALER(__HANDLE__, __PRESC__) ((__HANDLE__)->Instance->PSC = (__PRESC__))\r\n\r\n/**\r\n * @brief Set the TIM Counter Register value on runtime.\r\n * Note Please check if the bit 31 of CNT register is used as UIF copy or not, this may affect the counter range in\r\n * case of 32 bits counter TIM instance.\r\n * Bit 31 of CNT can be enabled/disabled using __HAL_TIM_UIFREMAP_ENABLE()/__HAL_TIM_UIFREMAP_DISABLE() macros.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __COUNTER__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COUNTER(__HANDLE__, __COUNTER__) ((__HANDLE__)->Instance->CNT = (__COUNTER__))\r\n\r\n/**\r\n * @brief Get the TIM Counter Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer counter register (TIMx_CNT)\r\n */\r\n#define __HAL_TIM_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNT)\r\n\r\n/**\r\n * @brief Set the TIM Autoreload Register value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __AUTORELOAD__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_AUTORELOAD(__HANDLE__, __AUTORELOAD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->ARR = (__AUTORELOAD__); \\\r\n (__HANDLE__)->Init.Period = (__AUTORELOAD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Autoreload Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer auto-reload register(TIMx_ARR)\r\n */\r\n#define __HAL_TIM_GET_AUTORELOAD(__HANDLE__) ((__HANDLE__)->Instance->ARR)\r\n\r\n/**\r\n * @brief Set the TIM Clock Division value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CKD__ specifies the clock division value.\r\n * This parameter can be one of the following value:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CLOCKDIVISION(__HANDLE__, __CKD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->CR1 &= (~TIM_CR1_CKD); \\\r\n (__HANDLE__)->Instance->CR1 |= (__CKD__); \\\r\n (__HANDLE__)->Init.ClockDivision = (__CKD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Clock Division value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval The clock division can be one of the following values:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n */\r\n#define __HAL_TIM_GET_CLOCKDIVISION(__HANDLE__) ((__HANDLE__)->Instance->CR1 & TIM_CR1_CKD)\r\n\r\n/**\r\n * @brief Set the TIM Input Capture prescaler on runtime without calling another time HAL_TIM_IC_ConfigChannel()\r\n * function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __ICPSC__ specifies the Input Capture4 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_ICPRESCALER(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n do{ \\\r\n TIM_RESET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__), (__ICPSC__)); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Input Capture prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get input capture 1 prescaler value\r\n * @arg TIM_CHANNEL_2: get input capture 2 prescaler value\r\n * @arg TIM_CHANNEL_3: get input capture 3 prescaler value\r\n * @arg TIM_CHANNEL_4: get input capture 4 prescaler value\r\n * @retval The input capture prescaler can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n */\r\n#define __HAL_TIM_GET_ICPRESCALER(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC2PSC) >> 8U) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC3PSC) :\\\r\n (((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC4PSC)) >> 8U)\r\n\r\n/**\r\n * @brief Set the TIM Capture Compare Register value on runtime without calling another time ConfigChannel function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param __COMPARE__ specifies the Capture Compare register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COMPARE(__HANDLE__, __CHANNEL__, __COMPARE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5 = (__COMPARE__)) :\\\r\n ((__HANDLE__)->Instance->CCR6 = (__COMPARE__)))\r\n\r\n/**\r\n * @brief Get the TIM Capture Compare Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channel associated with the capture compare register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get capture/compare 1 register value\r\n * @arg TIM_CHANNEL_2: get capture/compare 2 register value\r\n * @arg TIM_CHANNEL_3: get capture/compare 3 register value\r\n * @arg TIM_CHANNEL_4: get capture/compare 4 register value\r\n * @arg TIM_CHANNEL_5: get capture/compare 5 register value\r\n * @arg TIM_CHANNEL_6: get capture/compare 6 register value\r\n * @retval 16-bit or 32-bit value of the capture/compare register (TIMx_CCRy)\r\n */\r\n#define __HAL_TIM_GET_COMPARE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5) :\\\r\n ((__HANDLE__)->Instance->CCR6))\r\n\r\n/**\r\n * @brief Set the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Reset the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Enable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is enabled an active edge on the trigger input acts\r\n * like a compare match on CCx output. Delay to sample the trigger\r\n * input and to activate CCx output is reduced to 3 clock cycles.\r\n * @note Fast mode acts only if the channel is configured in PWM1 or PWM2 mode.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Disable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is disabled CCx output behaves normally depending\r\n * on counter and CCRx values even when the trigger is ON. The minimum\r\n * delay to activate CCx output when an active edge occurs on the\r\n * trigger input is 5 clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Set the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is set, only counter\r\n * overflow/underflow generates an update interrupt or DMA request (if\r\n * enabled)\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|= TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Reset the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is reset, any of the\r\n * following events generate an update interrupt or DMA request (if\r\n * enabled):\r\n * _ Counter overflow underflow\r\n * _ Setting the UG bit\r\n * _ Update generation through the slave mode controller\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1&=~TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Set the TIM Capture x input polarity on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __POLARITY__ Polarity for TIx source\r\n * @arg TIM_INPUTCHANNELPOLARITY_RISING: Rising Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_FALLING: Falling Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_BOTHEDGE: Rising and Falling Edge\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n do{ \\\r\n TIM_RESET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__), (__POLARITY__)); \\\r\n }while(0)\r\n\r\n/** @brief Select the Capture/compare DMA request source.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __CCDMA__ specifies Capture/compare DMA request source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CCDMAREQUEST_CC: CCx DMA request generated on Capture/Compare event\r\n * @arg TIM_CCDMAREQUEST_UPDATE: CCx DMA request generated on Update event\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SELECT_CCDMAREQUEST(__HANDLE__, __CCDMA__) \\\r\n MODIFY_REG((__HANDLE__)->Instance->CR2, TIM_CR2_CCDS, (__CCDMA__))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macros ----------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Constants TIM Private Constants\r\n * @{\r\n */\r\n/* The counter of a timer instance is disabled only if all the CCx and CCxN\r\n channels have been disabled */\r\n#define TIM_CCER_CCxE_MASK ((uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E | TIM_CCER_CC3E | TIM_CCER_CC4E))\r\n#define TIM_CCER_CCxNE_MASK ((uint32_t)(TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE))\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Macros TIM Private Macros\r\n * @{\r\n */\r\n#if defined(COMP5) && defined(COMP6) && defined(COMP7)\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP5) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP6) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP7) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#else /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n\r\n#define IS_TIM_DMA_BASE(__BASE__) (((__BASE__) == TIM_DMABASE_CR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CR2) || \\\r\n ((__BASE__) == TIM_DMABASE_SMCR) || \\\r\n ((__BASE__) == TIM_DMABASE_DIER) || \\\r\n ((__BASE__) == TIM_DMABASE_SR) || \\\r\n ((__BASE__) == TIM_DMABASE_EGR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCER) || \\\r\n ((__BASE__) == TIM_DMABASE_CNT) || \\\r\n ((__BASE__) == TIM_DMABASE_PSC) || \\\r\n ((__BASE__) == TIM_DMABASE_ARR) || \\\r\n ((__BASE__) == TIM_DMABASE_RCR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR4) || \\\r\n ((__BASE__) == TIM_DMABASE_BDTR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR5) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR6) || \\\r\n ((__BASE__) == TIM_DMABASE_AF1) || \\\r\n ((__BASE__) == TIM_DMABASE_AF2) || \\\r\n ((__BASE__) == TIM_DMABASE_TISEL) || \\\r\n ((__BASE__) == TIM_DMABASE_DTR2) || \\\r\n ((__BASE__) == TIM_DMABASE_ECR) || \\\r\n ((__BASE__) == TIM_DMABASE_OR))\r\n\r\n#define IS_TIM_EVENT_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFFFE00U) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_COUNTER_MODE(__MODE__) (((__MODE__) == TIM_COUNTERMODE_UP) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_DOWN) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED1) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED2) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED3))\r\n\r\n#define IS_TIM_UIFREMAP_MODE(__MODE__) (((__MODE__) == TIM_UIFREMAP_DISABLE) || \\\r\n ((__MODE__) == TIM_UIFREMAP_ENABLE))\r\n\r\n#define IS_TIM_CLOCKDIVISION_DIV(__DIV__) (((__DIV__) == TIM_CLOCKDIVISION_DIV1) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV2) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV4))\r\n\r\n#define IS_TIM_AUTORELOAD_PRELOAD(PRELOAD) (((PRELOAD) == TIM_AUTORELOAD_PRELOAD_DISABLE) || \\\r\n ((PRELOAD) == TIM_AUTORELOAD_PRELOAD_ENABLE))\r\n\r\n#define IS_TIM_FAST_STATE(__STATE__) (((__STATE__) == TIM_OCFAST_DISABLE) || \\\r\n ((__STATE__) == TIM_OCFAST_ENABLE))\r\n\r\n#define IS_TIM_OC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCN_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCNPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCNPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCIDLESTATE_RESET))\r\n\r\n#define IS_TIM_OCNIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCNIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCNIDLESTATE_RESET))\r\n\r\n#define IS_TIM_ENCODERINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_FALLING))\r\n\r\n#define IS_TIM_IC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ICPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_IC_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_ICSELECTION_DIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_INDIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_TRC))\r\n\r\n#define IS_TIM_IC_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ICPSC_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV8))\r\n\r\n#define IS_TIM_CCX_CHANNEL(__INSTANCE__, __CHANNEL__) (IS_TIM_CCX_INSTANCE(__INSTANCE__, __CHANNEL__) && \\\r\n ((__CHANNEL__) != (TIM_CHANNEL_5)) && \\\r\n ((__CHANNEL__) != (TIM_CHANNEL_6)))\r\n\r\n#define IS_TIM_OPM_MODE(__MODE__) (((__MODE__) == TIM_OPMODE_SINGLE) || \\\r\n ((__MODE__) == TIM_OPMODE_REPETITIVE))\r\n\r\n#define IS_TIM_ENCODER_MODE(__MODE__) (((__MODE__) == TIM_ENCODERMODE_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI2))\r\n\r\n#define IS_TIM_DMA_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFF80FFU) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_6) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_ALL))\r\n\r\n#define IS_TIM_OPM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2))\r\n\r\n#define IS_TIM_PERIOD(__HANDLE__, __PERIOD__) ((IS_TIM_32B_COUNTER_INSTANCE(((__HANDLE__)->Instance)) == 0U) ? \\\r\n (((__PERIOD__) > 0U) && ((__PERIOD__) <= 0x0000FFFFU)) : \\\r\n ((__PERIOD__) > 0U))\r\n\r\n#define IS_TIM_COMPLEMENTARY_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_CLOCKPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLOCKPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_CLOCKPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLOCKFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_CLEARINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLEARINPUTPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLEARINPUTPOLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_CLEARINPUT_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLEARINPUT_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_OSSR_STATE(__STATE__) (((__STATE__) == TIM_OSSR_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSR_DISABLE))\r\n\r\n#define IS_TIM_OSSI_STATE(__STATE__) (((__STATE__) == TIM_OSSI_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSI_DISABLE))\r\n\r\n#define IS_TIM_LOCK_LEVEL(__LEVEL__) (((__LEVEL__) == TIM_LOCKLEVEL_OFF) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_1) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_2) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_3))\r\n\r\n#define IS_TIM_BREAK_FILTER(__BRKFILTER__) ((__BRKFILTER__) <= 0xFUL)\r\n\r\n#define IS_TIM_BREAK_STATE(__STATE__) (((__STATE__) == TIM_BREAK_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK_DISABLE))\r\n\r\n#define IS_TIM_BREAK_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKPOLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKPOLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_BREAK2_STATE(__STATE__) (((__STATE__) == TIM_BREAK2_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK2_DISABLE))\r\n\r\n#define IS_TIM_BREAK2_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAK2POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAK2POLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK2_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK2_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK2_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_AUTOMATIC_OUTPUT_STATE(__STATE__) (((__STATE__) == TIM_AUTOMATICOUTPUT_ENABLE) || \\\r\n ((__STATE__) == TIM_AUTOMATICOUTPUT_DISABLE))\r\n\r\n#define IS_TIM_GROUPCH5(__OCREF__) ((((__OCREF__) & 0x1FFFFFFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_TRGO_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENCODER_CLK))\r\n\r\n#define IS_TIM_TRGO2_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO2_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO2_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING))\r\n\r\n#define IS_TIM_MSM_STATE(__STATE__) (((__STATE__) == TIM_MASTERSLAVEMODE_ENABLE) || \\\r\n ((__STATE__) == TIM_MASTERSLAVEMODE_DISABLE))\r\n\r\n#define IS_TIM_SLAVE_MODE(__MODE__) (((__MODE__) == TIM_SLAVEMODE_DISABLE) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_RESET) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_GATED) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_EXTERNAL1) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n\r\n#define IS_TIM_PWM_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_ASYMMETRIC_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_ASYMMETRIC_PWM2))\r\n\r\n#define IS_TIM_OC_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_TIMING) || \\\r\n ((__MODE__) == TIM_OCMODE_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_TOGGLE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM1) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM2) || \\\r\n ((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || \\\r\n ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE))\r\n\r\n#define IS_TIM_TRIGGERPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_TRIGGERPOLARITY_INVERTED ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_RISING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_FALLING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_BOTHEDGE ))\r\n\r\n#define IS_TIM_TRIGGERPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV8))\r\n\r\n#define IS_TIM_TRIGGERFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_TI1SELECTION(__TI1SELECTION__) (((__TI1SELECTION__) == TIM_TI1SELECTION_CH1) || \\\r\n ((__TI1SELECTION__) == TIM_TI1SELECTION_XORCOMBINATION))\r\n\r\n#define IS_TIM_DMA_LENGTH(__LENGTH__) (((__LENGTH__) == TIM_DMABURSTLENGTH_1TRANSFER) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_2TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_3TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_4TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_5TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_6TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_7TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_8TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_9TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_10TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_11TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_12TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_13TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_14TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_15TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_16TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_17TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_18TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_19TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_20TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_21TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_22TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_23TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_24TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_25TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_26TRANSFERS))\r\n\r\n#define IS_TIM_DMA_DATA_LENGTH(LENGTH) (((LENGTH) >= 0x1U) && ((LENGTH) < 0x10000U))\r\n\r\n#define IS_TIM_IC_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_DEADTIME(__DEADTIME__) ((__DEADTIME__) <= 0xFFU)\r\n\r\n#define IS_TIM_BREAK_SYSTEM(__CONFIG__) (((__CONFIG__) == TIM_BREAK_SYSTEM_ECC) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_PVD) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_LOCKUP))\r\n\r\n#define IS_TIM_SLAVEMODE_TRIGGER_ENABLED(__TRIGGER__) (((__TRIGGER__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__TRIGGER__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER))\r\n\r\n#define TIM_SET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= (__ICPSC__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= ((__ICPSC__) << 8U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= (__ICPSC__)) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= ((__ICPSC__) << 8U)))\r\n\r\n#define TIM_RESET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC))\r\n\r\n#define TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER |= (__POLARITY__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 4U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 8U)) :\\\r\n ((__HANDLE__)->Instance->CCER |= (((__POLARITY__) << 12U))))\r\n\r\n#define TIM_RESET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP)) :\\\r\n ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP)))\r\n\r\n#define TIM_CHANNEL_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelState[2] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? (__HANDLE__)->ChannelState[3] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? (__HANDLE__)->ChannelState[4] :\\\r\n (__HANDLE__)->ChannelState[5])\r\n\r\n#define TIM_CHANNEL_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->ChannelState[3] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->ChannelState[4] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelState[5] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[4] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[5] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n#define TIM_CHANNEL_N_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelNState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelNState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelNState[2] :\\\r\n (__HANDLE__)->ChannelNState[3])\r\n\r\n#define TIM_CHANNEL_N_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelNState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelNState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelNState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelNState[3] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_N_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelNState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macros -----------------------------------------------------*/\r\n\r\n/* Include TIM HAL Extended module */\r\n#include \"stm32g4xx_hal_tim_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n * @{\r\n */\r\n/* Time Base functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, const uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n * @{\r\n */\r\n/* Timer Output Compare functions *********************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n * @{\r\n */\r\n/* Timer PWM functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n * @{\r\n */\r\n/* Timer Input Capture functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n * @{\r\n */\r\n/* Timer One Pulse functions **************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n * @{\r\n */\r\n/* Timer Encoder functions ****************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, const TIM_Encoder_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief IRQ handler management\r\n * @{\r\n */\r\n/* Interrupt Handler functions ***********************************************/\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Control functions *********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim, const TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim, const TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, const TIM_IC_InitTypeDef *sConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim,\r\n const TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, const TIM_ClockConfigTypeDef *sClockSourceConfig);\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, const TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim, const TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, const uint32_t *BurstBuffer,\r\n uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, const uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource);\r\nuint32_t HAL_TIM_ReadCapturedValue(const TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n * @{\r\n */\r\n/* Callback in non blocking modes (Interrupt and DMA) *************************/\r\nvoid HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim);\r\n\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief Peripheral State functions\r\n * @{\r\n */\r\n/* Peripheral State functions ************************************************/\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(const TIM_HandleTypeDef *htim);\r\n\r\n/* Peripheral Channel state functions ************************************************/\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(const TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(const TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, const TIM_Base_InitTypeDef *Structure);\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection, uint32_t TIM_ICFilter);\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter);\r\n\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_TIM_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_EX_H\r\n#define STM32G4xx_HAL_TIM_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Types TIM Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Hall sensor Configuration Structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Commutation_Delay; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n} TIM_HallSensor_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Break/Break2 input configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Source; /*!< Specifies the source of the timer break input.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source */\r\n uint32_t Enable; /*!< Specifies whether or not the break input source is enabled.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Enable */\r\n uint32_t Polarity; /*!< Specifies the break input source polarity.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Polarity */\r\n} TIMEx_BreakInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder index configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Polarity; /*!< TIM Encoder index polarity.This parameter can be a value of @ref TIMEx_Encoder_Index_Polarity */\r\n\r\n uint32_t Prescaler; /*!< TIM Encoder index prescaler.This parameter can be a value of @ref TIMEx_Encoder_Index_Prescaler */\r\n\r\n uint32_t Filter; /*!< TIM Encoder index filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n FunctionalState FirstIndexEnable; /*!< Specifies whether or not the encoder first index is enabled.This parameter value can be ENABLE or DISABLE. */\r\n\r\n uint32_t Position; /*!< Specifies in which AB input configuration the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Position */\r\n\r\n uint32_t Direction; /*!< Specifies in which counter direction the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Direction */\r\n\r\n} TIMEx_EncoderIndexConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Constants TIM Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Remap TIM Extended Remapping\r\n * @{\r\n */\r\n#define TIM_TIM1_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM1_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM1_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM1_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM1_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM1_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM1_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM1_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM1_ETR_ADC1_AWD1 TIM1_AF1_ETRSEL_3 /*!< ADC1 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC1_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ADC1 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC1_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /*!< ADC1 analog watchdog 3 */\r\n#if defined (ADC4)\r\n#define TIM_TIM1_ETR_ADC4_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ADC4 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC4_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /*!< ADC4 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC4_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ADC4 analog watchdog 3 */\r\n#endif /* ADC4 */\r\n\r\n#define TIM_TIM2_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM2_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM2_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM2_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM2_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM2_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM2_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM2_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0)/*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM2_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /*!< ETR input is connected to TIM3 ETR */\r\n#define TIM_TIM2_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to TIM4 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM2_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n#define TIM_TIM2_ETR_LSE (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to LSE */\r\n\r\n#define TIM_TIM3_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM3_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM3_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM3_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM3_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM3_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM3_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM3_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM3_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /*!< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM3_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to TIM4 ETR */\r\n#define TIM_TIM3_ETR_ADC2_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ADC2 analog watchdog 1 */\r\n#define TIM_TIM3_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /*!< ADC2 analog watchdog 2 */\r\n#define TIM_TIM3_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ADC2 analog watchdog 3 */\r\n\r\n#define TIM_TIM4_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM4_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM4_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM4_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM4_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM4_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM4_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM4_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM4_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /*!< ETR input is connected to TIM3 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM4_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n\r\n#if defined (TIM5)\r\n#define TIM_TIM5_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM5_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM5_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM5_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM5_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM5_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /*!< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM5_ETR_TIM3_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to TIM3 ETR */\r\n#endif /* TIM5 */\r\n\r\n#define TIM_TIM8_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM8_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM8_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM8_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM8_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM8_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM8_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM8_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM8_ETR_ADC2_AWD1 TIM1_AF1_ETRSEL_3 /*!< ADC2 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ADC2 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /*!< ADC2 analog watchdog 3 */\r\n#if defined (ADC3)\r\n#define TIM_TIM8_ETR_ADC3_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ADC3 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /*!< ADC3 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ADC3 analog watchdog 3 */\r\n#endif /* ADC3 */\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_ETR_GPIO 0x00000000U /*!< ETR input is connected to GPIO */\r\n#define TIM_TIM20_ETR_COMP1 TIM1_AF1_ETRSEL_0 /*!< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM20_ETR_COMP2 TIM1_AF1_ETRSEL_1 /*!< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM20_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM20_ETR_COMP4 TIM1_AF1_ETRSEL_2 /*!< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM20_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM20_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /*!< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM20_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM20_ETR_ADC3_AWD1 TIM1_AF1_ETRSEL_3 /*!< ADC3 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /*!< ADC3 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /*!< ADC3 analog watchdog 3 */\r\n#if defined (ADC5)\r\n#define TIM_TIM20_ETR_ADC5_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /*!< ADC5 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC5_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /*!< ADC5 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC5_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /*!< ADC5 analog watchdog 3 */\r\n#endif /* ADC5 */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input TIM Extended Break input\r\n * @{\r\n */\r\n#define TIM_BREAKINPUT_BRK 0x00000001U /*!< Timer break input */\r\n#define TIM_BREAKINPUT_BRK2 0x00000002U /*!< Timer break2 input */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source TIM Extended Break input source\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_BKIN 0x00000001U /*!< An external source (GPIO) is connected to the BKIN pin */\r\n#define TIM_BREAKINPUTSOURCE_COMP1 0x00000002U /*!< The COMP1 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP2 0x00000004U /*!< The COMP2 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP3 0x00000008U /*!< The COMP3 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP4 0x00000010U /*!< The COMP4 output is connected to the break input */\r\n#if defined(COMP5)\r\n#define TIM_BREAKINPUTSOURCE_COMP5 0x00000020U /*!< The COMP5 output is connected to the break input */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_BREAKINPUTSOURCE_COMP6 0x00000040U /*!< The COMP6 output is connected to the break input */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_BREAKINPUTSOURCE_COMP7 0x00000080U /*!< The COMP7 output is connected to the break input */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Enable TIM Extended Break input source enabling\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_DISABLE 0x00000000U /*!< Break input source is disabled */\r\n#define TIM_BREAKINPUTSOURCE_ENABLE 0x00000001U /*!< Break input source is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Polarity TIM Extended Break input polarity\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_LOW 0x00000001U /*!< Break input source is active low */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_HIGH 0x00000000U /*!< Break input source is active_high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Timer_Input_Selection TIM Extended Timer input selection\r\n * @{\r\n */\r\n#define TIM_TIM1_TI1_GPIO 0x00000000U /*!< TIM1 input 1 is connected to GPIO */\r\n#define TIM_TIM1_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM1 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM1_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM1 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM1_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM1 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM1_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM1 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM2_TI1_GPIO 0x00000000U /*!< TIM2 input 1 is connected to GPIO */\r\n#define TIM_TIM2_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM2 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM2 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM2 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM2_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM2_TI2_GPIO 0x00000000U /*!< TIM2 input 2 is connected to GPIO */\r\n#define TIM_TIM2_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM2 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM2 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM2 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM2_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n#define TIM_TIM2_TI3_GPIO 0x00000000U /*!< TIM2 input 3 is connected to GPIO */\r\n#define TIM_TIM2_TI3_COMP4 TIM_TISEL_TI3SEL_0 /*!< TIM2 input 3 is connected to COMP4_OUT */\r\n\r\n#define TIM_TIM2_TI4_GPIO 0x00000000U /*!< TIM2 input 4 is connected to GPIO */\r\n#define TIM_TIM2_TI4_COMP1 TIM_TISEL_TI4SEL_0 /*!< TIM2 input 4 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI4_COMP2 TIM_TISEL_TI4SEL_1 /*!< TIM2 input 4 is connected to COMP2_OUT */\r\n\r\n\r\n#define TIM_TIM3_TI1_GPIO 0x00000000U /*!< TIM3 input 1 is connected to GPIO */\r\n#define TIM_TIM3_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM3 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM3 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM3 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM3 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI2_GPIO 0x00000000U /*!< TIM3 input 2 is connected to GPIO */\r\n#define TIM_TIM3_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM3 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM3 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM3 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM3 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI3_GPIO 0x00000000U /*!< TIM3 input 3 is connected to GPIO */\r\n#define TIM_TIM3_TI3_COMP3 TIM_TISEL_TI3SEL_0 /*!< TIM3 input 3 is connected to COMP3_OUT */\r\n\r\n\r\n#define TIM_TIM4_TI1_GPIO 0x00000000U /*!< TIM4 input 1 is connected to GPIO */\r\n#define TIM_TIM4_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM4 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM4 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM4 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM4 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI2_GPIO 0x00000000U /*!< TIM4 input 2 is connected to GPIO */\r\n#define TIM_TIM4_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM4 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM4 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM4 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM4 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI3_GPIO 0x00000000U /*!< TIM4 input 3 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI3_COMP5 TIM_TISEL_TI3SEL_0 /*!< TIM4 input 3 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM4_TI4_GPIO 0x00000000U /*!< TIM4 input 4 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI4_COMP6 TIM_TISEL_TI4SEL_0 /*!< TIM4 input 4 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n\r\n#if defined(TIM5)\r\n#define TIM_TIM5_TI1_GPIO 0x00000000U /*!< TIM5 input 1 is connected to GPIO */\r\n#define TIM_TIM5_TI1_LSI TIM_TISEL_TI1SEL_0 /*!< TIM5 input 1 is connected to LSI */\r\n#define TIM_TIM5_TI1_LSE TIM_TISEL_TI1SEL_1 /*!< TIM5 input 1 is connected to LSE */\r\n#define TIM_TIM5_TI1_RTC_WK (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM5_TI1_COMP1 TIM_TISEL_TI1SEL_2 /*!< TIM5 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI1_COMP2 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI1_COMP3 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI1_COMP4 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI1_COMP5 TIM_TISEL_TI1SEL_3 /*!< TIM5 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI1_COMP6 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI1_COMP7 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM5_TI2_GPIO 0x00000000U /*!< TIM5 input 2 is connected to GPIO */\r\n#define TIM_TIM5_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM5 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM5 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM5 input 2 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM5 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#endif /* TIM5 */\r\n\r\n\r\n#define TIM_TIM8_TI1_GPIO 0x00000000U /*!< TIM8 input 1 is connected to GPIO */\r\n#define TIM_TIM8_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM8 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM8_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM8 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM8_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM8 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM8_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM8 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM15_TI1_GPIO 0x00000000U /*!< TIM15 input 1 is connected to GPIO */\r\n#define TIM_TIM15_TI1_LSE TIM_TISEL_TI1SEL_0 /*!< TIM15 input 1 is connected to LSE */\r\n#define TIM_TIM15_TI1_COMP1 TIM_TISEL_TI1SEL_1 /*!< TIM15 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM15_TI1_COMP2 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP2_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM15_TI1_COMP5 TIM_TISEL_TI1SEL_2 /*!< TIM15 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM15_TI2_GPIO 0x00000000U /*!< TIM15 input 2 is connected to GPIO */\r\n#define TIM_TIM15_TI2_COMP2 TIM_TISEL_TI2SEL_0 /*!< TIM15 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM15_TI2_COMP3 TIM_TISEL_TI2SEL_1 /*!< TIM15 input 2 is connected to COMP3_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM15_TI2_COMP6 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM15 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI2_COMP7 TIM_TISEL_TI2SEL_2 /*!< TIM15 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n\r\n#define TIM_TIM16_TI1_GPIO 0x00000000U /*!< TIM16 input 1 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM16_TI1_COMP6 TIM_TISEL_TI1SEL_0 /*!< TIM16 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#define TIM_TIM16_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM16 input 1 is connected to MCO */\r\n#define TIM_TIM16_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to HSE/32 */\r\n#define TIM_TIM16_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM16 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM16_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to LSE */\r\n#define TIM_TIM16_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM16 input 1 is connected to LSI */\r\n\r\n\r\n#define TIM_TIM17_TI1_GPIO 0x00000000U /*!< TIM17 input 1 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM17_TI1_COMP5 TIM_TISEL_TI1SEL_0 /*!< TIM17 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#define TIM_TIM17_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM17 input 1 is connected to MCO */\r\n#define TIM_TIM17_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to HSE/32 */\r\n#define TIM_TIM17_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM17 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM17_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to LSE */\r\n#define TIM_TIM17_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM17 input 1 is connected to LSI */\r\n\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_TI1_GPIO 0x00000000U /*!< TIM20 input 1 is connected to GPIO */\r\n#define TIM_TIM20_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM20 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM20_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM20 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM20_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM20 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM20_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM20 input 1 is connected to COMP4_OUT */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_SMS_Preload_Enable TIM Extended Bitfield SMS preload enabling\r\n * @{\r\n */\r\n#define TIM_SMS_PRELOAD_SOURCE_UPDATE 0x00000000U /*!< Prelaod of SMS bitfield is disabled */\r\n#define TIM_SMS_PRELOAD_SOURCE_INDEX TIM_SMCR_SMSPS /*!< Preload of SMS bitfield is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Position TIM Extended Encoder index position\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POSITION_00 0x00000000U /*!< Encoder index position is AB=00 */\r\n#define TIM_ENCODERINDEX_POSITION_01 TIM_ECR_IPOS_0 /*!< Encoder index position is AB=01 */\r\n#define TIM_ENCODERINDEX_POSITION_10 TIM_ECR_IPOS_1 /*!< Encoder index position is AB=10 */\r\n#define TIM_ENCODERINDEX_POSITION_11 (TIM_ECR_IPOS_1 | TIM_ECR_IPOS_0) /*!< Encoder index position is AB=11 */\r\n#define TIM_ENCODERINDEX_POSITION_0 0x00000000U /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 0 */\r\n#define TIM_ENCODERINDEX_POSITION_1 TIM_ECR_IPOS_0 /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 1 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Direction TIM Extended Encoder index direction\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP_DOWN 0x00000000U /*!< Index resets the counter whatever the direction */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP TIM_ECR_IDIR_0 /*!< Index resets the counter when up-counting only */\r\n#define TIM_ENCODERINDEX_DIRECTION_DOWN TIM_ECR_IDIR_1 /*!< Index resets the counter when down-counting only */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Polarity TIM Extended Encoder index polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_ENCODERINDEX_POLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Prescaler TIM Extended Encodder index prescaler\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Macros TIM Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HELPER macro calculating the prescaler value to achieve the required counter clock frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PSC(80000000, 1000000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __CNTCLK__ counter clock frequency (in Hz)\r\n * @retval Prescaler value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PSC(__TIMCLK__, __CNTCLK__) \\\r\n ((__TIMCLK__) >= (__CNTCLK__)) ? (uint32_t)((__TIMCLK__)/(__CNTCLK__) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD(1000000, 0, 10000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? ((__TIMCLK__)/((__FREQ__) * ((__PSC__) + 1U)) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER(1000000, 0, 10000);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? \\\r\n (uint32_t)(((uint64_t)(__TIMCLK__)*16/((__FREQ__) * ((__PSC__) + 1U)) - 16U)) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value required to achieve the required timer output compare\r\n * active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE(1000000, 0, 10);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PULSE(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__)) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value, with dithering feature enabled, to achieve the required timer\r\n * output compare active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE_DITHER(1000000, 0, 10);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PULSE_DITHER(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__) * 16U) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required pulse duration\r\n * (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_BY_DELAY(1000000, 0, 10, 20);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * pulse duration (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(1000000, 0, 10, 20);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macro -----------------------------------------------------*/\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Macros TIM Extended Private Macros\r\n * @{\r\n */\r\n#define IS_TIM_REMAP(__REMAP__) ((((__REMAP__) & 0xFFFC3FFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_BREAKINPUT(__BREAKINPUT__) (((__BREAKINPUT__) == TIM_BREAKINPUT_BRK) || \\\r\n ((__BREAKINPUT__) == TIM_BREAKINPUT_BRK2))\r\n\r\n#if defined (COMP5) && defined (COMP6) && defined (COMP7)\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP5) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP6) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP7))\r\n\r\n\r\n#else\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4))\r\n\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_BREAKINPUTSOURCE_STATE(__STATE__) (((__STATE__) == TIM_BREAKINPUTSOURCE_DISABLE) || \\\r\n ((__STATE__) == TIM_BREAKINPUTSOURCE_ENABLE))\r\n\r\n#define IS_TIM_BREAKINPUTSOURCE_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_HIGH))\r\n\r\n#define IS_TIM_TISEL(__TISEL__) ((((__TISEL__) & 0xF0F0F0F0U) == 0x00000000U))\r\n\r\n#define IS_TIM_TISEL_TIX_INSTANCE(INSTANCE, CHANNEL) \\\r\n (IS_TIM_CCX_INSTANCE(INSTANCE, CHANNEL) && ((CHANNEL) < TIM_CHANNEL_5))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_OC_CHANNEL_MODE(__MODE__, __CHANNEL__) \\\r\n (IS_TIM_OC_MODE(__MODE__) \\\r\n && ((((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE)) \\\r\n ? (((__CHANNEL__) == TIM_CHANNEL_3) || ((__CHANNEL__) == TIM_CHANNEL_4)) : (1 == 1)))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_CHANNEL(__CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_INSTANCE(INSTANCE) IS_TIM_CC3_INSTANCE(INSTANCE)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTH(__WIDTH__) ((__WIDTH__) <= 0xFFU)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(__PRESCALER__) ((__PRESCALER__) <= 0x7U)\r\n\r\n#define IS_TIM_SLAVE_PRELOAD_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_UPDATE) \\\r\n || ((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_INDEX))\r\n\r\n#define IS_TIM_ENCODERINDEX_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_ENCODERINDEX_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV8))\r\n\r\n#define IS_TIM_ENCODERINDEX_FILTER(__FILTER__) ((__FILTER__) <= 0xFUL)\r\n\r\n#define IS_TIM_ENCODERINDEX_POSITION(__POSITION__) (((__POSITION__) == TIM_ENCODERINDEX_POSITION_00) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_01) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_10) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_11) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_0) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_1))\r\n\r\n#define IS_TIM_ENCODERINDEX_DIRECTION(__DIRECTION__) (((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP_DOWN) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_DOWN))\r\n/**\r\n * @}\r\n */\r\n/* End of private macro ------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n * @{\r\n */\r\n/* Timer Hall Sensor functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, const TIM_HallSensor_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim);\r\n\r\nvoid HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n * @{\r\n */\r\n/* Timer Complementary Output Compare functions *****************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n * @{\r\n */\r\n/* Timer Complementary PWM functions ****************************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n * @{\r\n */\r\n/* Timer Complementary One Pulse functions **********************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Extended Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n const TIM_MasterConfigTypeDef *sMasterConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n const TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput,\r\n const TIMEx_BreakInputConfigTypeDef *sBreakInputConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels);\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap);\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(const TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim, uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n * @{\r\n */\r\n/* Extended Callback **********************************************************/\r\nvoid HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n * @{\r\n */\r\n/* Extended Peripheral State functions ***************************************/\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(const TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(const TIM_HandleTypeDef *htim, uint32_t ChannelN);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_TIM_EX_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_LL_ADC_H\r\n#define STM32G4xx_LL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @defgroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Internal mask for ADC group regular sequencer: */\r\n/* To select into literal LL_ADC_REG_RANK_x the relevant bits for: */\r\n/* - sequencer register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group regular sequencer configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SQR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SQR2_REGOFFSET (0x00000100UL)\r\n#define ADC_SQR3_REGOFFSET (0x00000200UL)\r\n#define ADC_SQR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_REG_SQRX_REGOFFSET_MASK (ADC_SQR1_REGOFFSET | ADC_SQR2_REGOFFSET \\\r\n | ADC_SQR3_REGOFFSET | ADC_SQR4_REGOFFSET)\r\n#define ADC_SQRX_REGOFFSET_POS (8UL) /* Position of bits ADC_SQRx_REGOFFSET in ADC_REG_SQRX_REGOFFSET_MASK*/\r\n#define ADC_REG_RANK_ID_SQRX_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n\r\n/* Definition of ADC group regular sequencer bits information to be inserted */\r\n/* into ADC group regular sequencer ranks literals definition. */\r\n#define ADC_REG_RANK_1_SQRX_BITOFFSET_POS (ADC_SQR1_SQ1_Pos)\r\n#define ADC_REG_RANK_2_SQRX_BITOFFSET_POS (ADC_SQR1_SQ2_Pos)\r\n#define ADC_REG_RANK_3_SQRX_BITOFFSET_POS (ADC_SQR1_SQ3_Pos)\r\n#define ADC_REG_RANK_4_SQRX_BITOFFSET_POS (ADC_SQR1_SQ4_Pos)\r\n#define ADC_REG_RANK_5_SQRX_BITOFFSET_POS (ADC_SQR2_SQ5_Pos)\r\n#define ADC_REG_RANK_6_SQRX_BITOFFSET_POS (ADC_SQR2_SQ6_Pos)\r\n#define ADC_REG_RANK_7_SQRX_BITOFFSET_POS (ADC_SQR2_SQ7_Pos)\r\n#define ADC_REG_RANK_8_SQRX_BITOFFSET_POS (ADC_SQR2_SQ8_Pos)\r\n#define ADC_REG_RANK_9_SQRX_BITOFFSET_POS (ADC_SQR2_SQ9_Pos)\r\n#define ADC_REG_RANK_10_SQRX_BITOFFSET_POS (ADC_SQR3_SQ10_Pos)\r\n#define ADC_REG_RANK_11_SQRX_BITOFFSET_POS (ADC_SQR3_SQ11_Pos)\r\n#define ADC_REG_RANK_12_SQRX_BITOFFSET_POS (ADC_SQR3_SQ12_Pos)\r\n#define ADC_REG_RANK_13_SQRX_BITOFFSET_POS (ADC_SQR3_SQ13_Pos)\r\n#define ADC_REG_RANK_14_SQRX_BITOFFSET_POS (ADC_SQR3_SQ14_Pos)\r\n#define ADC_REG_RANK_15_SQRX_BITOFFSET_POS (ADC_SQR4_SQ15_Pos)\r\n#define ADC_REG_RANK_16_SQRX_BITOFFSET_POS (ADC_SQR4_SQ16_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected sequencer: */\r\n/* To select into literal LL_ADC_INJ_RANK_x the relevant bits for: */\r\n/* - data register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group injected data register */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_JDR1_REGOFFSET (0x00000000UL)\r\n#define ADC_JDR2_REGOFFSET (0x00000100UL)\r\n#define ADC_JDR3_REGOFFSET (0x00000200UL)\r\n#define ADC_JDR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_INJ_JDRX_REGOFFSET_MASK (ADC_JDR1_REGOFFSET | ADC_JDR2_REGOFFSET \\\r\n | ADC_JDR3_REGOFFSET | ADC_JDR4_REGOFFSET)\r\n#define ADC_INJ_RANK_ID_JSQR_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n#define ADC_JDRX_REGOFFSET_POS (8UL) /* Position of bits ADC_JDRx_REGOFFSET in ADC_INJ_JDRX_REGOFFSET_MASK*/\r\n\r\n/* Definition of ADC group injected sequencer bits information to be inserted */\r\n/* into ADC group injected sequencer ranks literals definition. */\r\n#define ADC_INJ_RANK_1_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ1_Pos)\r\n#define ADC_INJ_RANK_2_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ2_Pos)\r\n#define ADC_INJ_RANK_3_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ3_Pos)\r\n#define ADC_INJ_RANK_4_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ4_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group regular trigger: */\r\n/* To select into literal LL_ADC_REG_TRIG_x the relevant bits for: */\r\n/* - regular trigger source */\r\n/* - regular trigger edge */\r\n#define ADC_REG_TRIG_EXT_EDGE_DEFAULT (ADC_CFGR_EXTEN_0) /* Trigger edge set to rising edge (default setting for\r\n compatibility with some ADC on other STM32 series\r\n having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_SOURCE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_EDGE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN) << (4U * 0UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group regular trigger bits information. */\r\n#define ADC_REG_TRIG_EXTSEL_BITOFFSET_POS (ADC_CFGR_EXTSEL_Pos)\r\n#define ADC_REG_TRIG_EXTEN_BITOFFSET_POS (ADC_CFGR_EXTEN_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected trigger: */\r\n/* To select into literal LL_ADC_INJ_TRIG_x the relevant bits for: */\r\n/* - injected trigger source */\r\n/* - injected trigger edge */\r\n#define ADC_INJ_TRIG_EXT_EDGE_DEFAULT (ADC_JSQR_JEXTEN_0) /* Trigger edge set to rising edge (default setting for\r\n compatibility with some ADC on other STM32 series\r\n having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_SOURCE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_EDGE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN) << (4U * 0UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group injected trigger bits information. */\r\n#define ADC_INJ_TRIG_EXTSEL_BITOFFSET_POS (ADC_JSQR_JEXTSEL_Pos)\r\n#define ADC_INJ_TRIG_EXTEN_BITOFFSET_POS (ADC_JSQR_JEXTEN_Pos)\r\n\r\n\r\n\r\n\r\n\r\n\r\n/* Internal mask for ADC channel: */\r\n/* To select into literal LL_ADC_CHANNEL_x the relevant bits for: */\r\n/* - channel identifier defined by number */\r\n/* - channel identifier defined by bitfield */\r\n/* - channel differentiation between external channels (connected to */\r\n/* GPIO pins) and internal channels (connected to internal paths) */\r\n/* - channel sampling time defined by SMPRx register offset */\r\n/* and SMPx bits positions into SMPRx register */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK (ADC_CFGR_AWD1CH)\r\n#define ADC_CHANNEL_ID_BITFIELD_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS (ADC_CFGR_AWD1CH_Pos)\r\n#define ADC_CHANNEL_ID_MASK (ADC_CHANNEL_ID_NUMBER_MASK | ADC_CHANNEL_ID_BITFIELD_MASK \\\r\n | ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n/* Equivalent mask of ADC_CHANNEL_NUMBER_MASK aligned on register LSB (bit 0) */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 (ADC_SQR2_SQ5) /* Equivalent to shift: (ADC_CHANNEL_NUMBER_MASK\r\n >> [Position of bitfield \"ADC_CHANNEL_NUMBER_MASK\" in register]) */\r\n\r\n/* Channel differentiation between external and internal channels */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH (0x80000000UL) /* Marker of internal channel */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_2 (0x00080000UL) /* Marker of internal channel for other ADC instances, in case\r\n of different ADC internal channels mapped on same channel\r\n number on different ADC instances */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_MASK (ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2)\r\n\r\n/* Internal register offset for ADC channel sampling time configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SMPR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SMPR2_REGOFFSET (0x02000000UL)\r\n#define ADC_CHANNEL_SMPRX_REGOFFSET_MASK (ADC_SMPR1_REGOFFSET | ADC_SMPR2_REGOFFSET)\r\n#define ADC_SMPRX_REGOFFSET_POS (25UL) /* Position of bits ADC_SMPRx_REGOFFSET\r\n in ADC_CHANNEL_SMPRX_REGOFFSET_MASK */\r\n\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_MASK (0x01F00000UL)\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_POS (20UL) /* Equivalent to bitfield \"ADC_CHANNEL_SMPx_BITOFFSET_MASK\"\r\n position in register */\r\n\r\n/* Definition of channels ID number information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_NUMBER (0x00000000UL)\r\n#define ADC_CHANNEL_1_NUMBER (ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_2_NUMBER (ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_3_NUMBER (ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_4_NUMBER (ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_5_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_6_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_7_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_8_NUMBER (ADC_CFGR_AWD1CH_3)\r\n#define ADC_CHANNEL_9_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_10_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_11_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_12_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_13_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_14_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_15_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | \\\r\n ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_16_NUMBER (ADC_CFGR_AWD1CH_4)\r\n#define ADC_CHANNEL_17_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_18_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_1)\r\n\r\n/* Definition of channels ID bitfield information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_BITFIELD (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_CHANNEL_1_BITFIELD (ADC_AWD2CR_AWD2CH_1)\r\n#define ADC_CHANNEL_2_BITFIELD (ADC_AWD2CR_AWD2CH_2)\r\n#define ADC_CHANNEL_3_BITFIELD (ADC_AWD2CR_AWD2CH_3)\r\n#define ADC_CHANNEL_4_BITFIELD (ADC_AWD2CR_AWD2CH_4)\r\n#define ADC_CHANNEL_5_BITFIELD (ADC_AWD2CR_AWD2CH_5)\r\n#define ADC_CHANNEL_6_BITFIELD (ADC_AWD2CR_AWD2CH_6)\r\n#define ADC_CHANNEL_7_BITFIELD (ADC_AWD2CR_AWD2CH_7)\r\n#define ADC_CHANNEL_8_BITFIELD (ADC_AWD2CR_AWD2CH_8)\r\n#define ADC_CHANNEL_9_BITFIELD (ADC_AWD2CR_AWD2CH_9)\r\n#define ADC_CHANNEL_10_BITFIELD (ADC_AWD2CR_AWD2CH_10)\r\n#define ADC_CHANNEL_11_BITFIELD (ADC_AWD2CR_AWD2CH_11)\r\n#define ADC_CHANNEL_12_BITFIELD (ADC_AWD2CR_AWD2CH_12)\r\n#define ADC_CHANNEL_13_BITFIELD (ADC_AWD2CR_AWD2CH_13)\r\n#define ADC_CHANNEL_14_BITFIELD (ADC_AWD2CR_AWD2CH_14)\r\n#define ADC_CHANNEL_15_BITFIELD (ADC_AWD2CR_AWD2CH_15)\r\n#define ADC_CHANNEL_16_BITFIELD (ADC_AWD2CR_AWD2CH_16)\r\n#define ADC_CHANNEL_17_BITFIELD (ADC_AWD2CR_AWD2CH_17)\r\n#define ADC_CHANNEL_18_BITFIELD (ADC_AWD2CR_AWD2CH_18)\r\n\r\n/* Definition of channels sampling time information to be inserted into */\r\n/* channels literals definition. */\r\n/* Value shifted are equivalent to bitfield \"ADC_SMPRx_SMPy\" position */\r\n/* in register. */\r\n#define ADC_CHANNEL_0_SMP (ADC_SMPR1_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_1_SMP (ADC_SMPR1_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_2_SMP (ADC_SMPR1_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_3_SMP (ADC_SMPR1_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_4_SMP (ADC_SMPR1_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_5_SMP (ADC_SMPR1_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_6_SMP (ADC_SMPR1_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_7_SMP (ADC_SMPR1_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_8_SMP (ADC_SMPR1_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_9_SMP (ADC_SMPR1_REGOFFSET | ((27UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_10_SMP (ADC_SMPR2_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_11_SMP (ADC_SMPR2_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_12_SMP (ADC_SMPR2_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_13_SMP (ADC_SMPR2_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_14_SMP (ADC_SMPR2_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_15_SMP (ADC_SMPR2_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_16_SMP (ADC_SMPR2_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_17_SMP (ADC_SMPR2_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n#define ADC_CHANNEL_18_SMP (ADC_SMPR2_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n\r\n\r\n/* Internal mask for ADC mode single or differential ended: */\r\n/* To select into literals LL_ADC_SINGLE_ENDED or LL_ADC_SINGLE_DIFFERENTIAL */\r\n/* the relevant bits for: */\r\n/* (concatenation of multiple bits used in different registers) */\r\n/* - ADC calibration: calibration start, calibration factor get or set */\r\n/* - ADC channels: set each ADC channel ending mode */\r\n#define ADC_SINGLEDIFF_CALIB_START_MASK (ADC_CR_ADCALDIF)\r\n#define ADC_SINGLEDIFF_CALIB_FACTOR_MASK (ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S)\r\n#define ADC_SINGLEDIFF_CHANNEL_MASK (ADC_CHANNEL_ID_BITFIELD_MASK) /* Equivalent to ADC_DIFSEL_DIFSEL */\r\n#define ADC_SINGLEDIFF_CHANNEL_SHIFT_MASK (ADC_CALFACT_CALFACT_S_4 | ADC_CALFACT_CALFACT_S_3) /* Bits chosen\r\n to perform of shift when single mode is selected, shift value out of\r\n channels bits range. */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK (0x00010000UL) /* Selection of 1 bit to discriminate differential mode:\r\n mask of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_POS (16UL) /* Selection of 1 bit to discriminate differential mode:\r\n position of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4 (ADC_SINGLEDIFF_CALIB_F_BIT_D_POS - 4UL) /* Shift of bit\r\n ADC_SINGLEDIFF_CALIB_F_BIT_D to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC analog watchdog: */\r\n/* To select into literals LL_ADC_AWD_CHANNELx_xxx the relevant bits for: */\r\n/* (concatenation of multiple bits used in different analog watchdogs, */\r\n/* (feature of several watchdogs not available on all STM32 series)). */\r\n/* - analog watchdog 1: monitored channel defined by number, */\r\n/* selection of ADC group (ADC groups regular and-or injected). */\r\n/* - analog watchdog 2 and 3: monitored channel defined by bitfield, no */\r\n/* selection on groups. */\r\n\r\n/* Internal register offset for ADC analog watchdog channel configuration */\r\n#define ADC_AWD_CR1_REGOFFSET (0x00000000UL)\r\n#define ADC_AWD_CR2_REGOFFSET (0x00100000UL)\r\n#define ADC_AWD_CR3_REGOFFSET (0x00200000UL)\r\n\r\n/* Register offset gap between AWD1 and AWD2-AWD3 configuration registers */\r\n/* (Set separately as ADC_AWD_CRX_REGOFFSET to spare 32 bits space */\r\n#define ADC_AWD_CR12_REGOFFSETGAP_MASK (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_AWD_CR12_REGOFFSETGAP_VAL (0x00000024UL)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_MASK (ADC_AWD_CR1_REGOFFSET | ADC_AWD_CR2_REGOFFSET | ADC_AWD_CR3_REGOFFSET)\r\n\r\n#define ADC_AWD_CR1_CHANNEL_MASK (ADC_CFGR_AWD1CH | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n#define ADC_AWD_CR23_CHANNEL_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_AWD_CR_ALL_CHANNEL_MASK (ADC_AWD_CR1_CHANNEL_MASK | ADC_AWD_CR23_CHANNEL_MASK)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_POS (20UL) /* Position of bits ADC_AWD_CRx_REGOFFSET\r\n in ADC_AWD_CRX_REGOFFSET_MASK */\r\n\r\n/* Internal register offset for ADC analog watchdog threshold configuration */\r\n#define ADC_AWD_TR1_REGOFFSET (ADC_AWD_CR1_REGOFFSET)\r\n#define ADC_AWD_TR2_REGOFFSET (ADC_AWD_CR2_REGOFFSET)\r\n#define ADC_AWD_TR3_REGOFFSET (ADC_AWD_CR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_MASK (ADC_AWD_TR1_REGOFFSET | ADC_AWD_TR2_REGOFFSET | ADC_AWD_TR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_POS (ADC_AWD_CRX_REGOFFSET_POS) /* Position of bits ADC_SQRx_REGOFFSET\r\n in ADC_AWD_TRX_REGOFFSET_MASK */\r\n#define ADC_AWD_TRX_BIT_HIGH_MASK (0x00010000UL) /* Selection of 1 bit to discriminate\r\n threshold high: mask of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_POS (16UL) /* Selection of 1 bit to discriminate\r\n threshold high: position of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_SHIFT4 (ADC_AWD_TRX_BIT_HIGH_POS - 4UL) /* Shift of bit ADC_AWD_TRX_BIT_HIGH to\r\n position to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC offset: */\r\n/* Internal register offset for ADC offset instance configuration */\r\n#define ADC_OFR1_REGOFFSET (0x00000000UL)\r\n#define ADC_OFR2_REGOFFSET (0x00000001UL)\r\n#define ADC_OFR3_REGOFFSET (0x00000002UL)\r\n#define ADC_OFR4_REGOFFSET (0x00000003UL)\r\n#define ADC_OFRx_REGOFFSET_MASK (ADC_OFR1_REGOFFSET | ADC_OFR2_REGOFFSET \\\r\n | ADC_OFR3_REGOFFSET | ADC_OFR4_REGOFFSET)\r\n\r\n\r\n/* ADC registers bits positions */\r\n#define ADC_CFGR_RES_BITOFFSET_POS (ADC_CFGR_RES_Pos)\r\n#define ADC_CFGR_AWD1SGL_BITOFFSET_POS (ADC_CFGR_AWD1SGL_Pos)\r\n#define ADC_CFGR_AWD1EN_BITOFFSET_POS (ADC_CFGR_AWD1EN_Pos)\r\n#define ADC_CFGR_JAWD1EN_BITOFFSET_POS (ADC_CFGR_JAWD1EN_Pos)\r\n#define ADC_TR1_HT1_BITOFFSET_POS (ADC_TR1_HT1_Pos)\r\n\r\n\r\n/* ADC registers bits groups */\r\n#define ADC_CR_BITS_PROPERTY_RS (ADC_CR_ADCAL | ADC_CR_ADEN | ADC_CR_ADDIS \\\r\n | ADC_CR_JADSTART | ADC_CR_JADSTP \\\r\n | ADC_CR_ADSTART | ADC_CR_ADSTP) /* ADC register CR bits with\r\n HW property \"rs\": Software can read as well as set this bit.\r\n Writing '0' has no effect on the bit value. */\r\n\r\n\r\n/* ADC internal channels related definitions */\r\n/* Internal voltage reference VrefInt */\r\n#define VREFINT_CAL_ADDR ((uint16_t*) (0x1FFF75AAUL)) /* Internal voltage reference, address of\r\n parameter VREFINT_CAL: VrefInt ADC raw data acquired at temperature 30 DegC\r\n (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define VREFINT_CAL_VREF (3000UL) /* Analog voltage reference (Vref+) value\r\n with which VrefInt has been calibrated in production\r\n (tolerance: +-10 mV) (unit: mV). */\r\n/* Temperature sensor */\r\n#define TEMPSENSOR_CAL1_ADDR ((uint16_t*) (0x1FFF75A8UL)) /* Address of parameter TS_CAL1: On STM32G4,\r\n temperature sensor ADC raw data acquired at temperature 30 DegC\r\n (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL2_ADDR ((uint16_t*) (0x1FFF75CAUL)) /* Address of parameter TS_CAL2: On STM32G4,\r\n temperature sensor ADC raw data acquired at temperature 110 DegC\r\n (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL1_TEMP (30L) /* Temperature at which temperature sensor\r\n has been calibrated in production for data into TEMPSENSOR_CAL1_ADDR\r\n (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL2_TEMP (110L) /* Temperature at which temperature sensor\r\n has been calibrated in production for data into TEMPSENSOR_CAL2_ADDR\r\n (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL_VREFANALOG (3000UL) /* Analog voltage reference (Vref+) value\r\n with which temperature sensor has been calibrated in production\r\n (tolerance +-10 mV) (unit: mV). */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Driver macro reserved for internal use: set a pointer to\r\n * a register from a register basis from which an offset\r\n * is applied.\r\n * @param __REG__ Register basis from which the offset is applied.\r\n * @param __REG_OFFFSET__ Offset to be applied (unit: number of registers).\r\n * @retval Pointer to register address\r\n */\r\n#define __ADC_PTR_REG_OFFSET(__REG__, __REG_OFFFSET__) \\\r\n ((__IO uint32_t *)((uint32_t) ((uint32_t)(&(__REG__)) + ((__REG_OFFFSET__) << 2UL))))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_ES_INIT ADC Exported Init structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC common parameters\r\n * and multimode\r\n * (all ADC instances belonging to the same ADC common instance).\r\n * @note The setting of these parameters by function @ref LL_ADC_CommonInit()\r\n * is conditioned to ADC instances state (all ADC instances\r\n * sharing the same ADC common instance):\r\n * All ADC instances sharing the same ADC common instance must be\r\n * disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t CommonClock; /*!< Set parameter common to several ADC: Clock source and prescaler.\r\n This parameter can be a value of @ref ADC_LL_EC_COMMON_CLOCK_SOURCE\r\n @note On this STM32 series, if ADC group injected is used, some clock ratio\r\n constraints between ADC clock and AHB clock must be respected.\r\n Refer to reference manual.\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetCommonClock(). */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t Multimode; /*!< Set ADC multimode configuration to operate in independent mode or multimode\r\n (for devices with several ADC instances).\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_MODE\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetMultimode(). */\r\n\r\n uint32_t MultiDMATransfer; /*!< Set ADC multimode conversion data transfer: no transfer or transfer by DMA.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_DMA_TRANSFER\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetMultiDMATransfer(). */\r\n\r\n uint32_t MultiTwoSamplingDelay; /*!< Set ADC multimode delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_TWOSMP_DELAY\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetMultiTwoSamplingDelay(). */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n} LL_ADC_CommonInitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 series).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Resolution; /*!< Set ADC resolution.\r\n This parameter can be a value of @ref ADC_LL_EC_RESOLUTION\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetResolution(). */\r\n\r\n uint32_t DataAlignment; /*!< Set ADC conversion data alignment.\r\n This parameter can be a value of @ref ADC_LL_EC_DATA_ALIGN\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetDataAlignment(). */\r\n\r\n uint32_t LowPowerMode; /*!< Set ADC low power mode.\r\n This parameter can be a value of @ref ADC_LL_EC_LP_MODE\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_SetLowPowerMode(). */\r\n\r\n} LL_ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_REG_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group regular conversion trigger source: internal (SW start) or\r\n from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also\r\n set trigger polarity to rising edge(default setting for compatibility\r\n with some ADC on other STM32 series having this setting set by HW\r\n default value).\r\n In case of need to modify trigger edge, use function\r\n @ref LL_ADC_REG_SetTriggerEdge().\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group regular sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_SCAN_LENGTH\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group regular sequencer discontinuous mode: sequence subdivided\r\n and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group regular sequencer is\r\n enabled (scan length of 2 ranks or more).\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetSequencerDiscont(). */\r\n\r\n uint32_t ContinuousMode; /*!< Set ADC continuous conversion mode on ADC group regular, whether ADC\r\n conversions are performed in single mode (one conversion per trigger) or in\r\n continuous mode (after the first trigger, following conversions launched\r\n successively automatically).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_CONTINUOUS_MODE\r\n Note: It is not possible to enable both ADC group regular continuous mode\r\n and discontinuous mode.\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetContinuousMode(). */\r\n\r\n uint32_t DMATransfer; /*!< Set ADC group regular conversion data transfer: no transfer or transfer\r\n by DMA, and DMA requests mode.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_DMA_TRANSFER\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetDMATransfer(). */\r\n\r\n uint32_t Overrun; /*!< Set ADC group regular behavior in case of overrun:\r\n data preserved or overwritten.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_OVR_DATA_BEHAVIOR\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_REG_SetOverrun(). */\r\n\r\n} LL_ADC_REG_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_INJ_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group injected conversion trigger source: internal (SW start)\r\n or from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also\r\n set trigger polarity to rising edge (default setting for\r\n compatibility with some ADC on other STM32 series having this\r\n setting set by HW default value).\r\n In case of need to modify trigger edge, use function\r\n @ref LL_ADC_INJ_SetTriggerEdge().\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_INJ_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group injected sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_SCAN_LENGTH\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_INJ_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group injected sequencer discontinuous mode: sequence subdivided\r\n and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group injected sequencer is\r\n enabled (scan length of 2 ranks or more).\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_INJ_SetSequencerDiscont(). */\r\n\r\n uint32_t TrigAuto; /*!< Set ADC group injected conversion trigger: independent or from ADC group\r\n regular.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIG_AUTO\r\n Note: This parameter must be set to set to independent trigger if injected\r\n trigger source is set to an external trigger.\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_ADC_INJ_SetTrigAuto(). */\r\n\r\n} LL_ADC_INJ_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_FLAG ADC flags\r\n * @brief Flags defines which can be used with LL_ADC_ReadReg function\r\n * @{\r\n */\r\n#define LL_ADC_FLAG_ADRDY ADC_ISR_ADRDY /*!< ADC flag ADC instance ready */\r\n#define LL_ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC flag ADC group regular end of unitary\r\n conversion */\r\n#define LL_ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC flag ADC group regular end of sequence\r\n conversions */\r\n#define LL_ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC flag ADC group regular overrun */\r\n#define LL_ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC flag ADC group regular end of sampling phase */\r\n#define LL_ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC flag ADC group injected end of unitary\r\n conversion */\r\n#define LL_ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC flag ADC group injected end of sequence\r\n conversions */\r\n#define LL_ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC flag ADC group injected contexts queue\r\n overflow */\r\n#define LL_ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC flag ADC analog watchdog 1 */\r\n#define LL_ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC flag ADC analog watchdog 2 */\r\n#define LL_ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC flag ADC analog watchdog 3 */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_FLAG_ADRDY_MST ADC_CSR_ADRDY_MST /*!< ADC flag ADC multimode master instance ready */\r\n#define LL_ADC_FLAG_ADRDY_SLV ADC_CSR_ADRDY_SLV /*!< ADC flag ADC multimode slave instance ready */\r\n#define LL_ADC_FLAG_EOC_MST ADC_CSR_EOC_MST /*!< ADC flag ADC multimode master group regular end of\r\n unitary conversion */\r\n#define LL_ADC_FLAG_EOC_SLV ADC_CSR_EOC_SLV /*!< ADC flag ADC multimode slave group regular end of\r\n unitary conversion */\r\n#define LL_ADC_FLAG_EOS_MST ADC_CSR_EOS_MST /*!< ADC flag ADC multimode master group regular end of\r\n sequence conversions */\r\n#define LL_ADC_FLAG_EOS_SLV ADC_CSR_EOS_SLV /*!< ADC flag ADC multimode slave group regular end of\r\n sequence conversions */\r\n#define LL_ADC_FLAG_OVR_MST ADC_CSR_OVR_MST /*!< ADC flag ADC multimode master group regular\r\n overrun */\r\n#define LL_ADC_FLAG_OVR_SLV ADC_CSR_OVR_SLV /*!< ADC flag ADC multimode slave group regular\r\n overrun */\r\n#define LL_ADC_FLAG_EOSMP_MST ADC_CSR_EOSMP_MST /*!< ADC flag ADC multimode master group regular end of\r\n sampling phase */\r\n#define LL_ADC_FLAG_EOSMP_SLV ADC_CSR_EOSMP_SLV /*!< ADC flag ADC multimode slave group regular end of\r\n sampling phase */\r\n#define LL_ADC_FLAG_JEOC_MST ADC_CSR_JEOC_MST /*!< ADC flag ADC multimode master group injected end of\r\n unitary conversion */\r\n#define LL_ADC_FLAG_JEOC_SLV ADC_CSR_JEOC_SLV /*!< ADC flag ADC multimode slave group injected end of\r\n unitary conversion */\r\n#define LL_ADC_FLAG_JEOS_MST ADC_CSR_JEOS_MST /*!< ADC flag ADC multimode master group injected end of\r\n sequence conversions */\r\n#define LL_ADC_FLAG_JEOS_SLV ADC_CSR_JEOS_SLV /*!< ADC flag ADC multimode slave group injected end of\r\n sequence conversions */\r\n#define LL_ADC_FLAG_JQOVF_MST ADC_CSR_JQOVF_MST /*!< ADC flag ADC multimode master group injected\r\n contexts queue overflow */\r\n#define LL_ADC_FLAG_JQOVF_SLV ADC_CSR_JQOVF_SLV /*!< ADC flag ADC multimode slave group injected\r\n contexts queue overflow */\r\n#define LL_ADC_FLAG_AWD1_MST ADC_CSR_AWD1_MST /*!< ADC flag ADC multimode master analog watchdog 1\r\n of the ADC master */\r\n#define LL_ADC_FLAG_AWD1_SLV ADC_CSR_AWD1_SLV /*!< ADC flag ADC multimode slave analog watchdog 1\r\n of the ADC slave */\r\n#define LL_ADC_FLAG_AWD2_MST ADC_CSR_AWD2_MST /*!< ADC flag ADC multimode master analog watchdog 2\r\n of the ADC master */\r\n#define LL_ADC_FLAG_AWD2_SLV ADC_CSR_AWD2_SLV /*!< ADC flag ADC multimode slave analog watchdog 2\r\n of the ADC slave */\r\n#define LL_ADC_FLAG_AWD3_MST ADC_CSR_AWD3_MST /*!< ADC flag ADC multimode master analog watchdog 3\r\n of the ADC master */\r\n#define LL_ADC_FLAG_AWD3_SLV ADC_CSR_AWD3_SLV /*!< ADC flag ADC multimode slave analog watchdog 3\r\n of the ADC slave */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_IT ADC interruptions for configuration (interruption enable or disable)\r\n * @brief IT defines which can be used with LL_ADC_ReadReg and LL_ADC_WriteReg functions\r\n * @{\r\n */\r\n#define LL_ADC_IT_ADRDY ADC_IER_ADRDYIE /*!< ADC interruption ADC instance ready */\r\n#define LL_ADC_IT_EOC ADC_IER_EOCIE /*!< ADC interruption ADC group regular end of unitary\r\n conversion */\r\n#define LL_ADC_IT_EOS ADC_IER_EOSIE /*!< ADC interruption ADC group regular end of sequence\r\n conversions */\r\n#define LL_ADC_IT_OVR ADC_IER_OVRIE /*!< ADC interruption ADC group regular overrun */\r\n#define LL_ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC interruption ADC group regular end of sampling\r\n phase */\r\n#define LL_ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC interruption ADC group injected end of unitary\r\n conversion */\r\n#define LL_ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC interruption ADC group injected end of sequence\r\n conversions */\r\n#define LL_ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC interruption ADC group injected contexts queue\r\n overflow */\r\n#define LL_ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC interruption ADC analog watchdog 1 */\r\n#define LL_ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC interruption ADC analog watchdog 2 */\r\n#define LL_ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC interruption ADC analog watchdog 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REGISTERS ADC registers compliant with specific purpose\r\n * @{\r\n */\r\n/* List of ADC registers intended to be used (most commonly) with */\r\n/* DMA transfer. */\r\n/* Refer to function @ref LL_ADC_DMA_GetRegAddr(). */\r\n#define LL_ADC_DMA_REG_REGULAR_DATA (0x00000000UL) /* ADC group regular conversion data register\r\n (corresponding to register DR) to be used with ADC configured in independent\r\n mode. Without DMA transfer, register accessed by LL function\r\n @ref LL_ADC_REG_ReadConversionData32() and other\r\n functions @ref LL_ADC_REG_ReadConversionDatax() */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_DMA_REG_REGULAR_DATA_MULTI (0x00000001UL) /* ADC group regular conversion data register\r\n (corresponding to register CDR) to be used with ADC configured in multimode\r\n (available on STM32 devices with several ADC instances).\r\n Without DMA transfer, register accessed by LL function\r\n @ref LL_ADC_REG_ReadMultiConversionData32() */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV1 (ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from\r\n AHB clock without prescaler */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV2 (ADC_CCR_CKMODE_1) /*!< ADC synchronous clock derived from\r\n AHB clock with prescaler division by 2 */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV4 (ADC_CCR_CKMODE_1 | ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from\r\n AHB clock with prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV1 (0x00000000UL) /*!< ADC asynchronous clock without\r\n prescaler */\r\n#define LL_ADC_CLOCK_ASYNC_DIV2 (ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 2 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV4 (ADC_CCR_PRESC_1) /*!< ADC asynchronous clock with\r\n prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV6 (ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 6 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV8 (ADC_CCR_PRESC_2) /*!< ADC asynchronous clock with\r\n prescaler division by 8 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV10 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 10 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV12 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1) /*!< ADC asynchronous clock with\r\n prescaler division by 12 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV16 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1 \\\r\n | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 16 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV32 (ADC_CCR_PRESC_3) /*!< ADC asynchronous clock with\r\n prescaler division by 32 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV64 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 64 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV128 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1) /*!< ADC asynchronous clock with\r\n prescaler division by 128 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV256 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1 \\\r\n | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with\r\n prescaler division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_PATH_INTERNAL ADC common - Measurement path to internal channels\r\n * @{\r\n */\r\n/* Note: Other measurement paths to internal channels may be available */\r\n/* (connections to other peripherals). */\r\n/* If they are not listed below, they do not require any specific */\r\n/* path enable. In this case, Access to measurement path is done */\r\n/* only by selecting the corresponding ADC internal channel. */\r\n#define LL_ADC_PATH_INTERNAL_NONE (0x00000000UL) /*!< ADC measurement paths all disabled */\r\n#define LL_ADC_PATH_INTERNAL_VREFINT (ADC_CCR_VREFEN) /*!< ADC measurement path to internal channel VrefInt */\r\n#define LL_ADC_PATH_INTERNAL_TEMPSENSOR (ADC_CCR_VSENSESEL) /*!< ADC measurement path to internal channel\r\n temperature sensor */\r\n#define LL_ADC_PATH_INTERNAL_VBAT (ADC_CCR_VBATSEL) /*!< ADC measurement path to internal channel Vbat */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define LL_ADC_RESOLUTION_12B (0x00000000UL) /*!< ADC resolution 12 bits */\r\n#define LL_ADC_RESOLUTION_10B ( ADC_CFGR_RES_0) /*!< ADC resolution 10 bits */\r\n#define LL_ADC_RESOLUTION_8B (ADC_CFGR_RES_1 ) /*!< ADC resolution 8 bits */\r\n#define LL_ADC_RESOLUTION_6B (ADC_CFGR_RES_1 | ADC_CFGR_RES_0) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_DATA_ALIGN ADC instance - Data alignment\r\n * @{\r\n */\r\n#define LL_ADC_DATA_ALIGN_RIGHT (0x00000000UL) /*!< ADC conversion data alignment: right aligned\r\n (alignment on data register LSB bit 0)*/\r\n#define LL_ADC_DATA_ALIGN_LEFT (ADC_CFGR_ALIGN) /*!< ADC conversion data alignment: left aligned\r\n (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_LP_MODE ADC instance - Low power mode\r\n * @{\r\n */\r\n#define LL_ADC_LP_MODE_NONE (0x00000000UL) /*!< No ADC low power mode activated */\r\n#define LL_ADC_LP_AUTOWAIT (ADC_CFGR_AUTDLY) /*!< ADC low power mode auto delay: Dynamic low power\r\n mode, ADC conversions are performed only when necessary\r\n (when previous ADC conversion data is read).\r\n See description with function @ref LL_ADC_SetLowPowerMode(). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_NB ADC instance - Offset instance\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_1 ADC_OFR1_REGOFFSET /*!< ADC offset instance 1: ADC channel and offset level\r\n to which the offset programmed will be applied (independently of channel\r\n mapped on ADC group regular or injected) */\r\n#define LL_ADC_OFFSET_2 ADC_OFR2_REGOFFSET /*!< ADC offset instance 2: ADC channel and offset level\r\n to which the offset programmed will be applied (independently of channel\r\n mapped on ADC group regular or injected) */\r\n#define LL_ADC_OFFSET_3 ADC_OFR3_REGOFFSET /*!< ADC offset instance 3: ADC channel and offset level\r\n to which the offset programmed will be applied (independently of channel\r\n mapped on ADC group regular or injected) */\r\n#define LL_ADC_OFFSET_4 ADC_OFR4_REGOFFSET /*!< ADC offset instance 4: ADC channel and offset level\r\n to which the offset programmed will be applied (independently of channel\r\n mapped on ADC group regular or injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_STATE ADC instance - Offset state\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_DISABLE (0x00000000UL) /*!< ADC offset disabled\r\n (setting offset instance wise) */\r\n#define LL_ADC_OFFSET_ENABLE (ADC_OFR1_OFFSET1_EN) /*!< ADC offset enabled\r\n (setting offset instance wise) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SIGN ADC instance - Offset sign\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< ADC offset is negative */\r\n#define LL_ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< ADC offset is positive */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SATURATION ADC instance - Offset saturation mode\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SATURATION_DISABLE (0x00000000UL) /*!< ADC offset saturation is disabled (among ADC\r\n selected offset instance 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_SATURATION_ENABLE (ADC_OFR1_SATEN) /*!< ADC offset saturation is enabled (among ADC\r\n selected offset instance 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define LL_ADC_GROUP_REGULAR (0x00000001UL) /*!< ADC group regular (available on all STM32 devices) */\r\n#define LL_ADC_GROUP_INJECTED (0x00000002UL) /*!< ADC group injected (not available on all STM32\r\n devices)*/\r\n#define LL_ADC_GROUP_REGULAR_INJECTED (0x00000003UL) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n#define LL_ADC_CHANNEL_0 (ADC_CHANNEL_0_NUMBER | ADC_CHANNEL_0_SMP \\\r\n | ADC_CHANNEL_0_BITFIELD) /*!< ADC channel ADCx_IN0 */\r\n#define LL_ADC_CHANNEL_1 (ADC_CHANNEL_1_NUMBER | ADC_CHANNEL_1_SMP \\\r\n | ADC_CHANNEL_1_BITFIELD) /*!< ADC channel ADCx_IN1 */\r\n#define LL_ADC_CHANNEL_2 (ADC_CHANNEL_2_NUMBER | ADC_CHANNEL_2_SMP \\\r\n | ADC_CHANNEL_2_BITFIELD) /*!< ADC channel ADCx_IN2 */\r\n#define LL_ADC_CHANNEL_3 (ADC_CHANNEL_3_NUMBER | ADC_CHANNEL_3_SMP \\\r\n | ADC_CHANNEL_3_BITFIELD) /*!< ADC channel ADCx_IN3 */\r\n#define LL_ADC_CHANNEL_4 (ADC_CHANNEL_4_NUMBER | ADC_CHANNEL_4_SMP \\\r\n | ADC_CHANNEL_4_BITFIELD) /*!< ADC channel ADCx_IN4 */\r\n#define LL_ADC_CHANNEL_5 (ADC_CHANNEL_5_NUMBER | ADC_CHANNEL_5_SMP \\\r\n | ADC_CHANNEL_5_BITFIELD) /*!< ADC channel ADCx_IN5 */\r\n#define LL_ADC_CHANNEL_6 (ADC_CHANNEL_6_NUMBER | ADC_CHANNEL_6_SMP \\\r\n | ADC_CHANNEL_6_BITFIELD) /*!< ADC channel ADCx_IN6 */\r\n#define LL_ADC_CHANNEL_7 (ADC_CHANNEL_7_NUMBER | ADC_CHANNEL_7_SMP \\\r\n | ADC_CHANNEL_7_BITFIELD) /*!< ADC channel ADCx_IN7 */\r\n#define LL_ADC_CHANNEL_8 (ADC_CHANNEL_8_NUMBER | ADC_CHANNEL_8_SMP \\\r\n | ADC_CHANNEL_8_BITFIELD) /*!< ADC channel ADCx_IN8 */\r\n#define LL_ADC_CHANNEL_9 (ADC_CHANNEL_9_NUMBER | ADC_CHANNEL_9_SMP \\\r\n | ADC_CHANNEL_9_BITFIELD) /*!< ADC channel ADCx_IN9 */\r\n#define LL_ADC_CHANNEL_10 (ADC_CHANNEL_10_NUMBER | ADC_CHANNEL_10_SMP \\\r\n | ADC_CHANNEL_10_BITFIELD) /*!< ADC channel ADCx_IN10 */\r\n#define LL_ADC_CHANNEL_11 (ADC_CHANNEL_11_NUMBER | ADC_CHANNEL_11_SMP \\\r\n | ADC_CHANNEL_11_BITFIELD) /*!< ADC channel ADCx_IN11 */\r\n#define LL_ADC_CHANNEL_12 (ADC_CHANNEL_12_NUMBER | ADC_CHANNEL_12_SMP \\\r\n | ADC_CHANNEL_12_BITFIELD) /*!< ADC channel ADCx_IN12 */\r\n#define LL_ADC_CHANNEL_13 (ADC_CHANNEL_13_NUMBER | ADC_CHANNEL_13_SMP \\\r\n | ADC_CHANNEL_13_BITFIELD) /*!< ADC channel ADCx_IN13 */\r\n#define LL_ADC_CHANNEL_14 (ADC_CHANNEL_14_NUMBER | ADC_CHANNEL_14_SMP \\\r\n | ADC_CHANNEL_14_BITFIELD) /*!< ADC channel ADCx_IN14 */\r\n#define LL_ADC_CHANNEL_15 (ADC_CHANNEL_15_NUMBER | ADC_CHANNEL_15_SMP \\\r\n | ADC_CHANNEL_15_BITFIELD) /*!< ADC channel ADCx_IN15 */\r\n#define LL_ADC_CHANNEL_16 (ADC_CHANNEL_16_NUMBER | ADC_CHANNEL_16_SMP | \\\r\n ADC_CHANNEL_16_BITFIELD) /*!< ADC channel ADCx_IN16 */\r\n#define LL_ADC_CHANNEL_17 (ADC_CHANNEL_17_NUMBER | ADC_CHANNEL_17_SMP | \\\r\n ADC_CHANNEL_17_BITFIELD) /*!< ADC channel ADCx_IN17 */\r\n#define LL_ADC_CHANNEL_18 (ADC_CHANNEL_18_NUMBER | ADC_CHANNEL_18_SMP | \\\r\n ADC_CHANNEL_18_BITFIELD) /*!< ADC channel ADCx_IN18 */\r\n#define LL_ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\n connected to VrefInt: Internal voltage reference.\r\n On this STM32 series, ADC channel available on all instances but ADC2. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\n connected to internal temperature sensor.\r\n On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_4 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\n connected to internal temperature sensor.\r\n On this STM32 series, ADC channel available only on ADC5 instance.\r\n Refer to device datasheet for ADC5 availability */\r\n#define LL_ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\n connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3\r\n to have channel voltage always below Vdda. On this STM32 series, ADC channel\r\n available on all ADC instances but ADC2 & ADC4. Refer to device datasheet\r\n for ADC4 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\n connected to OPAMP1 output.\r\n On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH | \\\r\n ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP2\r\n output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH | \\\r\n ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3\r\n output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH | \\\r\n ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3\r\n output. On this STM32 series, ADC channel available only on ADC3 instance.\r\n Refer to device datasheet for ADC3 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_5 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\nconnected to OPAMP4 output. On this STM32 series, ADC channel available only on ADC5 instance.\r\nRefer to device datasheet for ADC5 & OPAMP4 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_3 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel\r\nconnected to OPAMP5 output. On this STM32 series, ADC channel available only on ADC5 instance.\r\nRefer to device datasheet for ADC5 & OPAMP5 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH | \\\r\n ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel\r\n connected to OPAMP6 output.\r\n On this STM32 series, ADC channel available only on ADC4 instance.\r\n Refer to device datasheet for ADC4 & OPAMP6 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_SOURCE ADC group regular - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_SOFTWARE (0x00000000UL) /*!< ADC group regular\r\n conversion trigger internal: SW start. */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM1 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM1 TRGO2.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM1 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH2 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM1 channel 2 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH3 (ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM1 channel 3 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM2 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH1 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n conversion trigger from external peripheral: TIM2 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH2 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM2 channel 2 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH3 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM2 channel 3 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_TRGO (ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM3 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM3 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH4 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM3 channel 4 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM4 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH1 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM4 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH4 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM4 channel 4 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM6_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM6 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM7_TRGO (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n conversion trigger from external peripheral: TIM7 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM8 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM8 TRGO2.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_CH1 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM8 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_TIM15_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM15 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO (ADC_CFGR_EXTSEL_4 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM20 TRGO.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM20 TRGO2.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM20 channel 1 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM20 channel 2 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances, and TIM20 is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: TIM20 channel 3 event (capture\r\n compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances, and TIM20 is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 1 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 2 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances, and HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 3 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 4 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances, and HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG5 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 5 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG6 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 6 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG7 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 7 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG8 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 8 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG9 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 9 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG10 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: HRTIMER ADC trigger 10 event.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.\r\n Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: external interrupt line 11.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: external interrupt line 2.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on\r\n ADC3/4/5 instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_REG_TRIG_EXT_LPTIM_OUT (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | \\\r\n ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | \\\r\n ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!< ADC group regular\r\n conversion trigger from external peripheral: LPTIMER OUT event.\r\n Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_EDGE ADC group regular - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_EXT_RISING (ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion\r\n trigger polarity set to rising edge */\r\n#define LL_ADC_REG_TRIG_EXT_FALLING (ADC_CFGR_EXTEN_1) /*!< ADC group regular conversion\r\n trigger polarity set to falling edge */\r\n#define LL_ADC_REG_TRIG_EXT_RISINGFALLING (ADC_CFGR_EXTEN_1 | ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion\r\n trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SAMPLING_MODE ADC group regular - Sampling mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration\r\n is defined using @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME */\r\n#define LL_ADC_REG_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts\r\n immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time\r\n (see @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is\r\n controlled by trigger events: trigger rising edge for start sampling,\r\n trigger falling edge for stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_CONTINUOUS_MODE ADC group regular - Continuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_CONV_SINGLE (0x00000000UL) /*!< ADC conversions performed in single mode:\r\n one conversion per trigger */\r\n#define LL_ADC_REG_CONV_CONTINUOUS (ADC_CFGR_CONT) /*!< ADC conversions performed in continuous mode:\r\n after the first trigger, following conversions launched successively\r\n automatically */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_DMA_TRANSFER ADC group regular - DMA transfer of ADC conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_DMA_TRANSFER_NONE (0x00000000UL) /*!< ADC conversions are not transferred by DMA */\r\n#define LL_ADC_REG_DMA_TRANSFER_LIMITED (ADC_CFGR_DMAEN) /*!< ADC conversion data are transferred by DMA\r\n in limited mode (one shot mode): DMA transfer requests are stopped when\r\n number of DMA data transfers (number of ADC conversions) is reached.\r\n This ADC mode is intended to be used with DMA mode non-circular. */\r\n#define LL_ADC_REG_DMA_TRANSFER_UNLIMITED (ADC_CFGR_DMACFG | ADC_CFGR_DMAEN) /*!< ADC conversion data are\r\n transferred by DMA, in unlimited mode: DMA transfer requests are unlimited,\r\n whatever number of DMA data transferred (number of ADC conversions).\r\n This ADC mode is intended to be used with DMA mode circular. */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/** @defgroup ADC_LL_EC_SAMPLINGTIME_COMMON_CONFIG ADC instance - ADC sampling time common configuration\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_DEFAULT (0x00000000UL) /*!< ADC sampling time let to default settings. */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5 (ADC_SMPR1_SMPPLUS) /*!< ADC additional sampling time 3.5 ADC clock\r\n cycles replacing 2.5 ADC clock cycles (this applies to all channels mapped\r\n with selection sampling time 2.5 ADC clock cycles, whatever channels mapped\r\n on ADC groups regular or injected). */\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n\r\n/** @defgroup ADC_LL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_OVR_DATA_PRESERVED (0x00000000UL) /*!< ADC group regular behavior in case of overrun:\r\n data preserved */\r\n#define LL_ADC_REG_OVR_DATA_OVERWRITTEN (ADC_CFGR_OVRMOD) /*!< ADC group regular behavior in case of overrun:\r\n data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_SCAN_LENGTH ADC group regular - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group regular sequencer disable\r\n (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS (ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 2 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS (ADC_SQR1_L_1) /*!< ADC group regular sequencer enable\r\n with 3 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS (ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 4 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS (ADC_SQR1_L_2) /*!< ADC group regular sequencer enable\r\n with 5 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS (ADC_SQR1_L_2 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 6 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS (ADC_SQR1_L_2 | ADC_SQR1_L_1) /*!< ADC group regular sequencer enable\r\n with 7 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS (ADC_SQR1_L_2 | ADC_SQR1_L_1 \\\r\n | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 8 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS (ADC_SQR1_L_3) /*!< ADC group regular sequencer enable\r\n with 9 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 10 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1) /*!< ADC group regular sequencer enable\r\n with 11 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1 \\\r\n | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 12 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2) /*!< ADC group regular sequencer enable\r\n with 13 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 \\\r\n | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 14 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 \\\r\n | ADC_SQR1_L_1) /*!< ADC group regular sequencerenable\r\n with 15 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 \\\r\n | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable\r\n with 16 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_DISCONT_MODE ADC group regular - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group regular sequencer\r\n discontinuous mode disable */\r\n#define LL_ADC_REG_SEQ_DISCONT_1RANK (ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every rank */\r\n#define LL_ADC_REG_SEQ_DISCONT_2RANKS (ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enabled with sequence interruption every 2 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_3RANKS (ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 3 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_4RANKS (ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCNUM_0 \\\r\n | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 4 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_5RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 5 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_6RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_0 \\\r\n | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 6 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_7RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 \\\r\n | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 7 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_8RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 \\\r\n | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer\r\n discontinuous mode enable with sequence interruption every 8 ranks */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_REG_RANK_1 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_1_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 1 */\r\n#define LL_ADC_REG_RANK_2 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_2_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 2 */\r\n#define LL_ADC_REG_RANK_3 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_3_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 3 */\r\n#define LL_ADC_REG_RANK_4 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_4_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 4 */\r\n#define LL_ADC_REG_RANK_5 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_5_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 5 */\r\n#define LL_ADC_REG_RANK_6 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_6_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 6 */\r\n#define LL_ADC_REG_RANK_7 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_7_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 7 */\r\n#define LL_ADC_REG_RANK_8 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_8_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 8 */\r\n#define LL_ADC_REG_RANK_9 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_9_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 9 */\r\n#define LL_ADC_REG_RANK_10 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_10_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 10 */\r\n#define LL_ADC_REG_RANK_11 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_11_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 11 */\r\n#define LL_ADC_REG_RANK_12 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_12_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 12 */\r\n#define LL_ADC_REG_RANK_13 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_13_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 13 */\r\n#define LL_ADC_REG_RANK_14 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_14_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 14 */\r\n#define LL_ADC_REG_RANK_15 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_15_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 15 */\r\n#define LL_ADC_REG_RANK_16 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_16_SQRX_BITOFFSET_POS) /*!< ADC group\r\n regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_SOURCE ADC group injected - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_SOFTWARE (0x00000000UL) /*!< ADC group injected\r\n conversion trigger internal: SW start. */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO (ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO2.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1\r\n channel 3 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH4 (ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_TRGO (ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2\r\n channel 1 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3\r\n channel 1 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3\r\n channel 3 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_TRGO (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4\r\n channel 3 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM6_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM6 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM7_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM7 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO2.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8\r\n channel 2 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM15_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM15 TRGO.\r\n Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_0 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO2.\r\n Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20\r\n channel 2 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC3/4/5 instances. On this STM32 series, TIM20 is\r\n not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20\r\n channel 4 event (capture compare: input capture or output capture).\r\n Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC1/2 instances. On this STM32 series, TIM20 is\r\n not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER\r\n ADC trigger 1 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances, and HRTIM is not available on all devices. Refer to device\r\n datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 2 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER\r\n ADC trigger 3 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances, and HRTIM is not available on all devices. Refer to device\r\n datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 4 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 5 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 6 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 7 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 8 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 9 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC\r\n trigger 10 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices.Refer to\r\n device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | \\\r\n ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external\r\n interrupt line 3. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5\r\n instances. Refer to device datasheet for ADCx availability */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | \\\r\n ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external\r\n interrupt line 15. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2\r\n instances. */\r\n#define LL_ADC_INJ_TRIG_EXT_LPTIM_OUT (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | \\\r\n ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: LPTIMER OUT\r\n event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_EDGE ADC group injected - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_EXT_RISING ( ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion\r\n trigger polarity set to rising edge */\r\n#define LL_ADC_INJ_TRIG_EXT_FALLING (ADC_JSQR_JEXTEN_1 ) /*!< ADC group injected conversion\r\n trigger polarity set to falling edge */\r\n#define LL_ADC_INJ_TRIG_EXT_RISINGFALLING (ADC_JSQR_JEXTEN_1 | ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion\r\n trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIG_AUTO ADC group injected - Automatic trigger mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_INDEPENDENT (0x00000000UL) /*!< ADC group injected conversion trigger independent.\r\n Setting mandatory if ADC group injected injected trigger source is set to\r\n an external trigger. */\r\n#define LL_ADC_INJ_TRIG_FROM_GRP_REGULAR (ADC_CFGR_JAUTO) /*!< ADC group injected conversion trigger from ADC group\r\n regular. Setting compliant only with group injected trigger source set to\r\n SW start, without any further action on ADC group injected conversion start\r\n or stop: in this case, ADC group injected is controlled only from ADC group\r\n regular. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_CONTEXT_QUEUE ADC group injected - Context queue mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE (0x00000000UL) /* Group injected sequence context queue is enabled\r\n and can contain up to 2 contexts. When all contexts have been processed,\r\n the queue maintains the last context active perpetually. */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY (ADC_CFGR_JQM) /* Group injected sequence context queue is enabled\r\n and can contain up to 2 contexts. When all contexts have been processed,\r\n the queue is empty and injected group triggers are disabled. */\r\n#define LL_ADC_INJ_QUEUE_DISABLE (ADC_CFGR_JQDIS) /* Group injected sequence context queue is disabled:\r\n only 1 sequence can be configured and is active perpetually. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_SCAN_LENGTH ADC group injected - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group injected sequencer disable\r\n (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS ( ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable\r\n with 2 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS (ADC_JSQR_JL_1 ) /*!< ADC group injected sequencer enable\r\n with 3 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS (ADC_JSQR_JL_1 | ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable\r\n with 4 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_DISCONT_MODE ADC group injected - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group injected sequencer discontinuous mode\r\n disable */\r\n#define LL_ADC_INJ_SEQ_DISCONT_1RANK (ADC_CFGR_JDISCEN) /*!< ADC group injected sequencer discontinuous mode\r\n enable with sequence interruption every rank */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_INJ_RANK_1 (ADC_JDR1_REGOFFSET \\\r\n | ADC_INJ_RANK_1_JSQR_BITOFFSET_POS) /*!< ADC group inj. sequencer rank 1 */\r\n#define LL_ADC_INJ_RANK_2 (ADC_JDR2_REGOFFSET \\\r\n | ADC_INJ_RANK_2_JSQR_BITOFFSET_POS) /*!< ADC group inj. sequencer rank 2 */\r\n#define LL_ADC_INJ_RANK_3 (ADC_JDR3_REGOFFSET \\\r\n | ADC_INJ_RANK_3_JSQR_BITOFFSET_POS) /*!< ADC group inj. sequencer rank 3 */\r\n#define LL_ADC_INJ_RANK_4 (ADC_JDR4_REGOFFSET \\\r\n | ADC_INJ_RANK_4_JSQR_BITOFFSET_POS) /*!< ADC group inj. sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_2CYCLES_5 (0x00000000UL) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_6CYCLES_5 (ADC_SMPR2_SMP10_0) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_12CYCLES_5 (ADC_SMPR2_SMP10_1) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_24CYCLES_5 (ADC_SMPR2_SMP10_1 \\\r\n | ADC_SMPR2_SMP10_0) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_47CYCLES_5 (ADC_SMPR2_SMP10_2) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_92CYCLES_5 (ADC_SMPR2_SMP10_2 \\\r\n | ADC_SMPR2_SMP10_0) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_247CYCLES_5 (ADC_SMPR2_SMP10_2 \\\r\n | ADC_SMPR2_SMP10_1) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_640CYCLES_5 (ADC_SMPR2_SMP10_2 \\\r\n | ADC_SMPR2_SMP10_1 \\\r\n | ADC_SMPR2_SMP10_0) /*!< Sampling time 640.5 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define LL_ADC_SINGLE_ENDED ( ADC_CALFACT_CALFACT_S) /*!< ADC channel ending\r\n set to single ended (literal also used to set calibration mode) */\r\n#define LL_ADC_DIFFERENTIAL_ENDED (ADC_CR_ADCALDIF | ADC_CALFACT_CALFACT_D) /*!< ADC channel ending\r\n set to differential (literal also used to set calibration mode) */\r\n#define LL_ADC_BOTH_SINGLE_DIFF_ENDED (LL_ADC_SINGLE_ENDED | LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending\r\n set to both single ended and differential (literal used only to set\r\n calibration factors) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_NUMBER Analog watchdog - Analog watchdog number\r\n * @{\r\n */\r\n#define LL_ADC_AWD1 (ADC_AWD_CR1_CHANNEL_MASK \\\r\n | ADC_AWD_CR1_REGOFFSET) /*!< ADC analog watchdog number 1 */\r\n#define LL_ADC_AWD2 (ADC_AWD_CR23_CHANNEL_MASK \\\r\n | ADC_AWD_CR2_REGOFFSET) /*!< ADC analog watchdog number 2 */\r\n#define LL_ADC_AWD3 (ADC_AWD_CR23_CHANNEL_MASK \\\r\n | ADC_AWD_CR3_REGOFFSET) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_CHANNELS Analog watchdog - Monitored channels\r\n * @{\r\n */\r\n#define LL_ADC_AWD_DISABLE (0x00000000UL) /*!< ADC analog watchdog monitoring\r\n disabled */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG (ADC_AWD_CR23_CHANNEL_MASK \\\r\n | ADC_CFGR_AWD1EN) /*!< ADC analog watchdog monitoring\r\n of all channels, converted by group regular only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_INJ (ADC_AWD_CR23_CHANNEL_MASK \\\r\n | ADC_CFGR_JAWD1EN) /*!< ADC analog watchdog monitoring\r\n of all channels, converted by group injected only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG_INJ (ADC_AWD_CR23_CHANNEL_MASK \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN) /*!< ADC analog watchdog monitoring\r\n of all channels, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_0_REG ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN0, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_0_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN0, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_0_REG_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN0, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_1_REG ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN1, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_1_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN1, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_1_REG_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_2_REG ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN2, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_2_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN2, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_2_REG_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_3_REG ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN3, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_3_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN3, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_3_REG_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_4_REG ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN4, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_4_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN4, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_4_REG_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN4, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_5_REG ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN5, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_5_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN5, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_5_REG_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_6_REG ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN6, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_6_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN6, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_6_REG_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN6, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_7_REG ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN7, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_7_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN7, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_7_REG_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN7, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_8_REG ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN8, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_8_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN8, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_8_REG_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN8, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_9_REG ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN9, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_9_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN9, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_9_REG_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN9, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_10_REG ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN10, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_10_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN10, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_10_REG_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK)\\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN10, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_11_REG ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN11, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_11_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN11, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_11_REG_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN11, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_12_REG ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN12, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_12_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN12, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_12_REG_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN12, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_13_REG ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN13, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_13_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN13, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_13_REG_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN13, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_14_REG ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN14, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_14_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN14, converted by group only */\r\n#define LL_ADC_AWD_CHANNEL_14_REG_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN14, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_15_REG ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n monitoring of ADC channel ADCx_IN15, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_15_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN15, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_15_REG_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN15, converted by either group\r\n regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_16_REG ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN16, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_16_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN16, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_16_REG_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN16, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_17_REG ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN17, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_17_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN17, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_17_REG_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN17, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_18_REG ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN18, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_18_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN18, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_18_REG_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC channel ADCx_IN18, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VREFINT_REG ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to VrefInt: Internal\r\n voltage reference, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VREFINT_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to VrefInt: Internal\r\n voltage reference, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VREFINT_REG_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to VrefInt: Internal\r\n voltage reference, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC1 internal channel connected to internal temperature sensor,\r\n converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog\r\n of ADC1 internal channel connected to internal temperature sensor,\r\n converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC1 internal channel connected to internal temperature sensor,\r\n converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC5 internal channel connected to internal temperature sensor,\r\n converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog\r\n of ADC5 internal channel connected to internal temperature sensor,\r\n converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC5 internal channel connected to internal temperature sensor,\r\n converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VBAT_REG ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to Vbat/3: Vbat\r\n voltage through a divider ladder of factor 1/3 to have channel voltage always below\r\n Vdda, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VBAT_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to Vbat/3: Vbat\r\n voltage through a divider ladder of factor 1/3 to have channel voltage always below\r\n Vdda, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VBAT_REG_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to Vbat/3: Vbat\r\n voltage through a divider ladder of factor 1/3 to have channel voltage always below\r\n Vdda */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP1 output,\r\n channel specific to ADC1, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP1 output,\r\n channel specific to ADC1, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP1 output,\r\n channel specific to ADC1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP2 output,\r\n channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP2 output,\r\n channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC3, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC3, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP3 output,\r\n channel specific to ADC3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP4 output,\r\n channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP4 output,\r\n channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP4 output,\r\n channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP5 output,\r\n channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP5 output,\r\n channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP5 output,\r\n channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP6 output,\r\n channel specific to ADC4, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP6 output,\r\n channel specific to ADC4, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) \\\r\n | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN \\\r\n | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring\r\n of ADC internal channel connected to OPAMP6 output,\r\n channel specific to ADC4, converted by either group regular or injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_THRESHOLDS Analog watchdog - Thresholds\r\n * @{\r\n */\r\n#define LL_ADC_AWD_THRESHOLD_HIGH (ADC_TR1_HT1) /*!< ADC analog watchdog threshold high */\r\n#define LL_ADC_AWD_THRESHOLD_LOW (ADC_TR1_LT1) /*!< ADC analog watchdog threshold low */\r\n#define LL_ADC_AWD_THRESHOLDS_HIGH_LOW (ADC_TR1_HT1 \\\r\n | ADC_TR1_LT1) /*!< ADC analog watchdog both thresholds high and low\r\n concatenated into the same data */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_FILTERING_CONFIG Analog watchdog - filtering config\r\n * @{\r\n */\r\n#define LL_ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC analog watchdog no filtering,\r\n one out-of-window sample is needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_2SAMPLES (ADC_TR1_AWDFILT_0) /*!< ADC analog watchdog 2\r\n out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_3SAMPLES (ADC_TR1_AWDFILT_1) /*!< ADC analog watchdog 3\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_4SAMPLES (ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0) /*!< ADC analog watchdog 4\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_5SAMPLES (ADC_TR1_AWDFILT_2) /*!< ADC analog watchdog 5\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_6SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0) /*!< ADC analog watchdog 6\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_7SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1) /*!< ADC analog watchdog 7\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_8SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 \\\r\n | ADC_TR1_AWDFILT_0) /*!< ADC analog watchdog 8\r\n consecutives out-of-window samples are needed to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SCOPE Oversampling - Oversampling scope\r\n * @{\r\n */\r\n#define LL_ADC_OVS_DISABLE (0x00000000UL) /*!< ADC oversampling disabled. */\r\n#define LL_ADC_OVS_GRP_REGULAR_CONTINUED (ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of\r\n ADC group regular. If group injected interrupts group regular:\r\n when ADC group injected is triggered, the oversampling on ADC group regular\r\n is temporary stopped and continued afterwards. */\r\n#define LL_ADC_OVS_GRP_REGULAR_RESUMED (ADC_CFGR2_ROVSM | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of\r\n ADC group regular. If group injected interrupts group regular:\r\n when ADC group injected is triggered, the oversampling on ADC group regular\r\n is resumed from start (oversampler buffer reset). */\r\n#define LL_ADC_OVS_GRP_INJECTED (ADC_CFGR2_JOVSE) /*!< ADC oversampling on conversions of\r\n ADC group injected. */\r\n#define LL_ADC_OVS_GRP_INJ_REG_RESUMED (ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of\r\n both ADC groups regular and injected. If group injected interrupting group\r\n regular: when ADC group injected is triggered, the oversampling on ADC group\r\n regular is resumed from start (oversampler buffer reset). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_OVS_REG_CONT (0x00000000UL) /*!< ADC oversampling discontinuous mode: continuous mode\r\n(all conversions of oversampling ratio are done from 1 trigger) */\r\n#define LL_ADC_OVS_REG_DISCONT (ADC_CFGR2_TROVS) /*!< ADC oversampling discontinuous mode: discontinuous\r\n mode (each conversion of oversampling ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n#define LL_ADC_OVS_RATIO_2 (0x00000000UL) /*!< ADC oversampling ratio of 2\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_4 (ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 4\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_8 (ADC_CFGR2_OVSR_1) /*!< ADC oversampling ratio of 8\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_16 (ADC_CFGR2_OVSR_1 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 16\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_32 (ADC_CFGR2_OVSR_2) /*!< ADC oversampling ratio of 32\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_64 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 64\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_128 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1) /*!< ADC oversampling ratio of 128\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_256 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1 \\\r\n | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 256\r\n (sum of conversions data computed to result as oversampling conversion data\r\n (before potential shift) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SHIFT Oversampling - Data right shift\r\n * @{\r\n */\r\n#define LL_ADC_OVS_SHIFT_NONE (0x00000000UL) /*!< ADC oversampling no shift\r\n (sum of the ADC conversions data is not divided to result as oversampling\r\n conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_1 (ADC_CFGR2_OVSS_0) /*!< ADC oversampling right shift of 1\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 2\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_2 (ADC_CFGR2_OVSS_1) /*!< ADC oversampling right shift of 2\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 4\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_3 (ADC_CFGR2_OVSS_1 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling right shift of 3\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 8\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_4 (ADC_CFGR2_OVSS_2) /*!< ADC oversampling right shift of 4\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 16\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_5 (ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling right shift of 5\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 32\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_6 (ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1) /*!< ADC oversampling right shift of 6\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 64\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_7 (ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1 \\\r\n | ADC_CFGR2_OVSS_0) /*!< ADC oversampling right shift of 7\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 128\r\n to result as oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_8 (ADC_CFGR2_OVSS_3) /*!< ADC oversampling right shift of 8\r\n (sum of the ADC conversions data (after OVS ratio) is divided by 256\r\n to result as oversampling conversion data) */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_LL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_INDEPENDENT (0x00000000UL) /*!< ADC dual mode disabled (ADC\r\n independent mode) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIMULT (ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1) /*!< ADC dual mode enabled: group regular\r\n simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_INTERL (ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1 \\\r\n | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group\r\n regular interleaved */\r\n#define LL_ADC_MULTI_DUAL_INJ_SIMULT (ADC_CCR_DUAL_2 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected\r\n simultaneous */\r\n#define LL_ADC_MULTI_DUAL_INJ_ALTERN (ADC_CCR_DUAL_3 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected\r\n alternate trigger. Works only with external triggers (not SW start) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM (ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group\r\n regular simultaneous + group injected simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT (ADC_CCR_DUAL_1) /*!< ADC dual mode enabled: Combined group\r\n regular simultaneous + group injected alternate trigger */\r\n#define LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM (ADC_CCR_DUAL_1 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group\r\n regular interleaved + group injected simultaneous */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_DMA_TRANSFER Multimode - DMA transfer\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_REG_DMA_EACH_ADC (0x00000000UL) /*!< ADC multimode group regular\r\n conversions are transferred by DMA: each ADC uses its own DMA channel,\r\n with its individual DMA transfer settings */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B (ADC_CCR_MDMA_1) /*!< ADC multimode group regular\r\n conversions are transferred by DMA, one DMA channel for both ADC(DMA of\r\n ADC master), in limited mode (one shot mode): DMA transfer requests\r\n are stopped when number of DMA data transfers (number of ADC conversions)\r\n is reached. This ADC mode is intended to be used with DMA mode\r\n non-circular. Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B (ADC_CCR_MDMA_1 | ADC_CCR_MDMA_0) /*!< ADC multimode group regular\r\n conversions are transferred by DMA, one DMA channel for both ADC(DMA of\r\n ADC master), in limited mode (one shot mode): DMA transfer requests\r\n are stopped when number of DMA data transfers (number of ADC conversions)\r\n is reached. This ADC mode is intended to be used with DMA mode\r\n non-circular. Setting for ADC resolution of 8 and 6 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1) /*!< ADC multimode group regular\r\n conversions are transferred by DMA, one DMA channel for both ADC(DMA of\r\n ADC master), in unlimited mode: DMA transfer requests are unlimited,\r\n whatever number of DMA data transferred (number of ADC conversions).\r\n This ADC mode is intended to be used with DMA mode circular.\r\n Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1 \\\r\n | ADC_CCR_MDMA_0) /*!< ADC multimode group regular\r\n conversions are transferred by DMA, one DMA channel for both ADC (DMA of\r\n ADC master), in unlimited mode: DMA transfer requests are unlimited,\r\n whatever number of DMA data transferred (number of ADC conversions).\r\n This ADC mode is intended to be used with DMA mode circular.\r\n Setting for ADC resolution of 8 and 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE (0x00000000UL) /*!< ADC multimode delay between two\r\n sampling phases: 1 ADC clock cycle */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES (ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 2 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES (ADC_CCR_DELAY_1) /*!< ADC multimode delay between two\r\n sampling phases: 3 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES (ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 4 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES (ADC_CCR_DELAY_2) /*!< ADC multimode delay between two\r\n sampling phases: 5 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (ADC_CCR_DELAY_2 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 6 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1) /*!< ADC multimode delay between two\r\n sampling phases: 7 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1 \\\r\n | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 8 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (ADC_CCR_DELAY_3) /*!< ADC multimode delay between two\r\n sampling phases: 9 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 10 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1) /*!< ADC multimode delay between two\r\n sampling phases: 11 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1 \\\r\n | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two\r\n sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_MASTER_SLAVE Multimode - ADC master or slave\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_MASTER (ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC\r\n instances: ADC master */\r\n#define LL_ADC_MULTI_SLAVE (ADC_CDR_RDATA_SLV) /*!< In multimode, selection among several ADC\r\n instances: ADC slave */\r\n#define LL_ADC_MULTI_MASTER_SLAVE (ADC_CDR_RDATA_SLV \\\r\n | ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC\r\n instances: both ADC master and ADC slave */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/** @defgroup ADC_LL_EC_HELPER_MACRO Definitions of constants used by helper macro\r\n * @{\r\n */\r\n#define LL_ADC_TEMPERATURE_CALC_ERROR ((int16_t)0x7FFF) /* Temperature calculation error using helper macro\r\n @ref __LL_ADC_CALC_TEMPERATURE(), due to issue on\r\n calibration parameters. This value is coded on 16 bits\r\n (to fit on signed word or double word) and corresponds\r\n to an inconsistent temperature value. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_HW_DELAYS Definitions of ADC hardware constraints delays\r\n * @note Only ADC peripheral HW delays are defined in ADC LL driver driver,\r\n * not timeout values.\r\n * For details on delays values, refer to descriptions in source code\r\n * above each literal definition.\r\n * @{\r\n */\r\n\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values. */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Indications for estimation of ADC timeout delays, for this */\r\n/* STM32 series: */\r\n/* - ADC calibration time: maximum delay is 112/fADC. */\r\n/* (refer to device datasheet, parameter \"tCAL\") */\r\n/* - ADC enable time: maximum delay is 1 conversion cycle. */\r\n/* (refer to device datasheet, parameter \"tSTAB\") */\r\n/* - ADC disable time: maximum delay should be a few ADC clock cycles */\r\n/* - ADC stop conversion time: maximum delay should be a few ADC clock */\r\n/* cycles */\r\n/* - ADC conversion time: duration depending on ADC clock and ADC */\r\n/* configuration. */\r\n/* (refer to device reference manual, section \"Timing\") */\r\n\r\n/* Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tADCVREG_STUP\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_INTERNAL_REGUL_STAB_US ( 20UL) /*!< Delay for ADC stabilization time (ADC voltage\r\n regulator start-up time) */\r\n\r\n/* Delay for internal voltage reference stabilization time. */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tstart_vrefint\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_VREFINT_STAB_US ( 12UL) /*!< Delay for internal voltage reference stabilization\r\n time */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tSTART\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_TEMPSENSOR_STAB_US (120UL) /*!< Delay for temperature sensor stabilization time */\r\n#define LL_ADC_DELAY_TEMPSENSOR_BUFFER_STAB_US ( 15UL) /*!< Delay for temperature sensor buffer stabilization\r\n time (starting from ADC enable, refer to\r\n @ref LL_ADC_Enable()) */\r\n\r\n/* Delay required between ADC end of calibration and ADC enable. */\r\n/* Note: On this STM32 series, a minimum number of ADC clock cycles */\r\n/* are required between ADC end of calibration and ADC enable. */\r\n/* Wait time can be computed in user application by waiting for the */\r\n/* equivalent number of CPU cycles, by taking into account */\r\n/* ratio of CPU clock versus ADC clock prescalers. */\r\n/* Unit: ADC clock cycles. */\r\n#define LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES ( 4UL) /*!< Delay required between ADC end of calibration\r\n and ADC enable */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_WRITE_READ Common write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_ADC_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_ADC_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_HELPER_MACRO ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals LL_ADC_CHANNEL_x.\r\n * @note Example:\r\n * __LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __LL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n ((((__CHANNEL__) & ADC_CHANNEL_ID_BITFIELD_MASK) == 0UL) ? \\\r\n ( \\\r\n ((__CHANNEL__) & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (uint32_t)POSITION_VAL((__CHANNEL__)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format LL_ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __LL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"LL_ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __LL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n (((__DECIMAL_NB__) <= 9UL) ? \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR1_REGOFFSET | (((3UL * (__DECIMAL_NB__))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR2_REGOFFSET | (((3UL * ((__DECIMAL_NB__) - 10UL))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel\r\n connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_INTERNAL_CH_MASK) != 0UL)\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n */\r\n#define __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n ((__CHANNEL__) & ~ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC4) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC5) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif /* STM32G4xx */\r\n\r\n/**\r\n * @brief Helper macro to define ADC analog watchdog parameter:\r\n * define a single channel to monitor with analog watchdog\r\n * from sequencer channel and groups definition.\r\n * @note To be used with function @ref LL_ADC_SetAnalogWDMonitChannels().\r\n * Example:\r\n * LL_ADC_SetAnalogWDMonitChannels(\r\n * ADC1, LL_ADC_AWD1,\r\n * __LL_ADC_ANALOGWD_CHANNEL_GROUP(LL_ADC_CHANNEL4, LL_ADC_GROUP_REGULAR))\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n * @param __GROUP__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_GROUP_REGULAR\r\n * @arg @ref LL_ADC_GROUP_INJECTED\r\n * @arg @ref LL_ADC_GROUP_REGULAR_INJECTED\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n */\r\n#define __LL_ADC_ANALOGWD_CHANNEL_GROUP(__CHANNEL__, __GROUP__) \\\r\n (((__GROUP__) == LL_ADC_GROUP_REGULAR) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n ((__GROUP__) == LL_ADC_GROUP_INJECTED) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to set the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_ConfigAnalogWDThresholds()\r\n * or @ref LL_ADC_SetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to set the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * LL_ADC_SetAnalogWDThresholds\r\n * (< ADCx param >,\r\n * __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(LL_ADC_RESOLUTION_8B, )\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD__) \\\r\n ((__AWD_THRESHOLD__) << ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to get the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * < threshold_value_6_bits > = __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION\r\n * (LL_ADC_RESOLUTION_8B,\r\n * LL_ADC_GetAnalogWDThresholds(, LL_ADC_AWD_THRESHOLD_HIGH)\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD_12_BITS__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD_12_BITS__) \\\r\n ((__AWD_THRESHOLD_12_BITS__) >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the ADC analog watchdog threshold high\r\n * or low from raw value containing both thresholds concatenated.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, to get analog watchdog threshold high from the register raw value:\r\n * __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(LL_ADC_AWD_THRESHOLD_HIGH, );\r\n * @param __AWD_THRESHOLD_TYPE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param __AWD_THRESHOLDS__ Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(__AWD_THRESHOLD_TYPE__, __AWD_THRESHOLDS__) \\\r\n (((__AWD_THRESHOLDS__) >> (((__AWD_THRESHOLD_TYPE__) & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)) \\\r\n & LL_ADC_AWD_THRESHOLD_LOW)\r\n\r\n/**\r\n * @brief Helper macro to set the ADC calibration value with both single ended\r\n * and differential modes calibration factors concatenated.\r\n * @note To be used with function @ref LL_ADC_SetCalibrationFactor().\r\n * Example, to set calibration factors single ended to 0x55\r\n * and differential ended to 0x2A:\r\n * LL_ADC_SetCalibrationFactor(\r\n * ADC1,\r\n * __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(0x55, 0x2A))\r\n * @param __CALIB_FACTOR_SINGLE_ENDED__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @param __CALIB_FACTOR_DIFFERENTIAL__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n#define __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(__CALIB_FACTOR_SINGLE_ENDED__, __CALIB_FACTOR_DIFFERENTIAL__) \\\r\n (((__CALIB_FACTOR_DIFFERENTIAL__) << ADC_CALFACT_CALFACT_D_Pos) | (__CALIB_FACTOR_SINGLE_ENDED__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n (((__ADC_MULTI_CONV_DATA__) >> ((ADC_CDR_RDATA_SLV_Pos) & ~(__ADC_MULTI_MASTER_SLAVE__))) & ADC_CDR_RDATA_MST)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to select, from a ADC instance, to which ADC instance\r\n * it has a dependence in multimode (ADC master of the corresponding\r\n * ADC common instance).\r\n * @note In case of device with multimode available and a mix of\r\n * ADC instances compliant and not compliant with multimode feature,\r\n * ADC instances not compliant with multimode feature are\r\n * considered as master instances (do not depend to\r\n * any other ADC instance).\r\n * @param __ADCx__ ADC instance\r\n * @retval __ADCx__ ADC instance master of the corresponding ADC common instance\r\n */\r\n#if defined(ADC5)\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n ( ( ((__ADCx__) == ADC4) \\\r\n )? \\\r\n (ADC3) \\\r\n : \\\r\n (__ADCx__) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n (__ADCx__) \\\r\n )\r\n#endif /* ADC5 */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#if defined(ADC345_COMMON)\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n ((((__ADCx__) == ADC1) || ((__ADCx__) == ADC2)) \\\r\n ? ( \\\r\n (ADC12_COMMON) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (ADC345_COMMON) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) (ADC12_COMMON)\r\n#endif /* ADC345_COMMON */\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#if defined(ADC345_COMMON)\r\n#if defined(ADC4) && defined(ADC5)\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (LL_ADC_IsEnabled(ADC3) | \\\r\n LL_ADC_IsEnabled(ADC4) | \\\r\n LL_ADC_IsEnabled(ADC5) ) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n (LL_ADC_IsEnabled(ADC3)) \\\r\n )\r\n#endif /* ADC4 && ADC5 */\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (LL_ADC_IsEnabled(ADC1) | LL_ADC_IsEnabled(ADC2))\r\n#endif /* ADC345_COMMON */\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value (unit: digital value of ADC conversion data)\r\n */\r\n#define __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n (0xFFFUL >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __LL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n(((__DATA__) \\\r\n << ((__ADC_RESOLUTION_CURRENT__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL))) \\\r\n >> ((__ADC_RESOLUTION_TARGET__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __LL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n((__ADC_DATA__) * (__VREFANALOG_VOLTAGE__) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value) in\r\n * differential ended mode.\r\n * @note ADC data from ADC data register is unsigned and centered around\r\n * middle code in. Converted voltage can be positive or negative\r\n * depending on differential input voltages.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __LL_ADC_CALC_DIFF_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__)\\\r\n((int32_t)((__ADC_DATA__) << 1U) * (int32_t)(__VREFANALOG_VOLTAGE__)\\\r\n / (int32_t)(__LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__))\\\r\n - (int32_t)(__VREFANALOG_VOLTAGE__))\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __LL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((uint32_t)(*VREFINT_CAL_ADDR) * VREFINT_CAL_VREF) \\\r\n / __LL_ADC_CONVERT_DATA_RESOLUTION((__VREFINT_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n * In case or error, value LL_ADC_TEMPERATURE_CALC_ERROR is returned (inconsistent temperature value)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__)\\\r\n((((int32_t)*TEMPSENSOR_CAL2_ADDR - (int32_t)*TEMPSENSOR_CAL1_ADDR) != 0) ? \\\r\n (((( ((int32_t)((__LL_ADC_CONVERT_DATA_RESOLUTION((__TEMPSENSOR_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n * (__VREFANALOG_VOLTAGE__)) \\\r\n / TEMPSENSOR_CAL_VREFANALOG) \\\r\n - (int32_t) *TEMPSENSOR_CAL1_ADDR) \\\r\n ) * (int32_t)(TEMPSENSOR_CAL2_TEMP - TEMPSENSOR_CAL1_TEMP) \\\r\n ) / (int32_t)((int32_t)*TEMPSENSOR_CAL2_ADDR - (int32_t)*TEMPSENSOR_CAL1_ADDR) \\\r\n ) + TEMPSENSOR_CAL1_TEMP \\\r\n ) \\\r\n : \\\r\n ((int32_t)LL_ADC_TEMPERATURE_CALC_ERROR) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12 bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value\r\n * (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value\r\n * (at temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to datasheet parameter \"V30\" (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage\r\n * (see parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) value (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((((int32_t)((((__TEMPSENSOR_ADC_DATA__) * (__VREFANALOG_VOLTAGE__)) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__)) \\\r\n * 1000UL) \\\r\n - \\\r\n (int32_t)(((__TEMPSENSOR_TYP_CALX_V__)) \\\r\n * 1000UL) \\\r\n ) \\\r\n ) / (int32_t)(__TEMPSENSOR_TYP_AVGSLOPE__) \\\r\n ) + (int32_t)(__TEMPSENSOR_CALX_TEMP__) \\\r\n)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_DMA_Management ADC DMA management\r\n * @{\r\n */\r\n/* Note: LL ADC functions to set DMA transfer are located into sections of */\r\n/* configuration of ADC instance, groups and multimode (if available): */\r\n/* @ref LL_ADC_REG_SetDMATransfer(), ... */\r\n\r\n/**\r\n * @brief Function to help to configure DMA transfer from ADC: retrieve the\r\n * ADC register address from ADC instance and a list of ADC registers\r\n * intended to be used (most commonly) with DMA transfer.\r\n * @note These ADC registers are data registers:\r\n * when ADC conversion data is available in ADC data registers,\r\n * ADC generates a DMA transfer request.\r\n * @note This macro is intended to be used with LL DMA driver, refer to\r\n * function \"LL_DMA_ConfigAddresses()\".\r\n * Example:\r\n * LL_DMA_ConfigAddresses(DMA1,\r\n * LL_DMA_CHANNEL_1,\r\n * LL_ADC_DMA_GetRegAddr(ADC1, LL_ADC_DMA_REG_REGULAR_DATA),\r\n * (uint32_t)&< array or variable >,\r\n * LL_DMA_DIRECTION_PERIPH_TO_MEMORY);\r\n * @note For devices with several ADC: in multimode, some devices\r\n * use a different data register outside of ADC instance scope\r\n * (common data register). This macro manages this register difference,\r\n * only ADC instance has to be set as parameter.\r\n * @rmtoll DR RDATA LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_MST LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_SLV LL_ADC_DMA_GetRegAddr\r\n * @param ADCx ADC instance\r\n * @param Register This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA_MULTI (1)\r\n *\r\n * (1) Available on devices with several ADC instances.\r\n * @retval ADC register address\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(const ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n uint32_t data_reg_addr;\r\n\r\n if (Register == LL_ADC_DMA_REG_REGULAR_DATA)\r\n {\r\n /* Retrieve address of register DR */\r\n data_reg_addr = (uint32_t) &(ADCx->DR);\r\n }\r\n else /* (Register == LL_ADC_DMA_REG_REGULAR_DATA_MULTI) */\r\n {\r\n /* Retrieve address of register CDR */\r\n data_reg_addr = (uint32_t) &((__LL_ADC_COMMON_INSTANCE(ADCx))->CDR);\r\n }\r\n\r\n return data_reg_addr;\r\n}\r\n#else\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(const ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(Register);\r\n\r\n /* Retrieve address of register DR */\r\n return (uint32_t) &(ADCx->DR);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Common Configuration of ADC hierarchical scope: common to several\r\n * ADC instances\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: Clock source and prescaler.\r\n * @note On this STM32 series, if ADC group injected is used, some\r\n * clock ratio constraints between ADC clock and AHB clock\r\n * must be respected.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR CKMODE LL_ADC_SetCommonClock\\n\r\n * CCR PRESC LL_ADC_SetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param CommonClock This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonClock(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t CommonClock)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: Clock source and prescaler.\r\n * @rmtoll CCR CKMODE LL_ADC_GetCommonClock\\n\r\n * CCR PRESC LL_ADC_GetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonClock(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC));\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Configure all paths (overwrite current configuration).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * The values not selected are removed from configuration.\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literals @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US,\r\n * @ref LL_ADC_DELAY_TEMPSENSOR_BUFFER_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalCh(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Add paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literals @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US,\r\n * @ref LL_ADC_DELAY_TEMPSENSOR_BUFFER_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChAdd\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChAdd(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n SET_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Remove paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChRem\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChRem(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n CLEAR_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: measurement path to internal\r\n * channels (VrefInt, temperature sensor, ...).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_GetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonPathInternalCh(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Instance Configuration of ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note This function is intended to set calibration parameters\r\n * without having to perform a new calibration using\r\n * @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration factor must be specified for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note In case of setting calibration factors of both modes single ended\r\n * and differential (parameter LL_ADC_BOTH_SINGLE_DIFF_ENDED):\r\n * both calibration factors must be concatenated.\r\n * To perform this processing, use helper macro\r\n * @ref __LL_ADC_CALIB_FACTOR_SINGLE_DIFF().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled, without calibration on going, without conversion\r\n * on going on group regular.\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_SetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_SetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @arg @ref LL_ADC_BOTH_SINGLE_DIFF_ENDED\r\n * @param CalibrationFactor Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCalibrationFactor(ADC_TypeDef *ADCx, uint32_t SingleDiff, uint32_t CalibrationFactor)\r\n{\r\n MODIFY_REG(ADCx->CALFACT,\r\n SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK,\r\n CalibrationFactor << (((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK)\r\n >> ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4)\r\n & ~(SingleDiff & ADC_CALFACT_CALFACT_S)));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note Calibration factors are set by hardware after performing\r\n * a calibration run using function @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_GetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_GetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x7F\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCalibrationFactor(const ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Retrieve bits with position in register depending on parameter */\r\n /* \"SingleDiff\". */\r\n /* Parameter used with mask \"ADC_SINGLEDIFF_CALIB_FACTOR_MASK\" because */\r\n /* containing other bits reserved for other purpose. */\r\n return (uint32_t)(READ_BIT(ADCx->CALFACT,\r\n (SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK))\r\n >> ((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK) >>\r\n ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Set ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR RES LL_ADC_SetResolution\r\n * @param ADCx ADC instance\r\n * @param Resolution This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetResolution(ADC_TypeDef *ADCx, uint32_t Resolution)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_RES, Resolution);\r\n}\r\n\r\n/**\r\n * @brief Get ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR RES LL_ADC_GetResolution\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetResolution(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_RES));\r\n}\r\n\r\n/**\r\n * @brief Set ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR ALIGN LL_ADC_SetDataAlignment\r\n * @param ADCx ADC instance\r\n * @param DataAlignment This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetDataAlignment(ADC_TypeDef *ADCx, uint32_t DataAlignment)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_ALIGN, DataAlignment);\r\n}\r\n\r\n/**\r\n * @brief Get ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR ALIGN LL_ADC_GetDataAlignment\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetDataAlignment(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_ALIGN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC low power mode.\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AUTDLY LL_ADC_SetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @param LowPowerMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetLowPowerMode(ADC_TypeDef *ADCx, uint32_t LowPowerMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_AUTDLY, LowPowerMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC low power mode:\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @rmtoll CFGR AUTDLY LL_ADC_GetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetLowPowerMode(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_AUTDLY));\r\n}\r\n\r\n/**\r\n * @brief Set ADC selected offset instance 1, 2, 3 or 4.\r\n * @note This function set the 2 items of offset configuration:\r\n * - ADC channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * - Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @note This function enables the offset, by default. It can be forced\r\n * to disable state using function LL_ADC_SetOffsetState().\r\n * @note If a channel is mapped on several offsets numbers, only the offset\r\n * with the lowest value is considered for the subtraction.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1 LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1_EN LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_CH LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2 LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_CH LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3 LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_CH LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4 LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffset\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @param OffsetLevel Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffset(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t Channel, uint32_t OffsetLevel)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1,\r\n ADC_OFR1_OFFSET1_EN | (Channel & ADC_CHANNEL_ID_NUMBER_MASK) | OffsetLevel);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset instance 1, 2, 3 or 4:\r\n * Channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR2 OFFSET2_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR3 OFFSET3_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR4 OFFSET4_CH LL_ADC_GetOffsetChannel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetChannel(const ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset instance 1, 2, 3 or 4:\r\n * Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @rmtoll OFR1 OFFSET1 LL_ADC_GetOffsetLevel\\n\r\n * OFR2 OFFSET2 LL_ADC_GetOffsetLevel\\n\r\n * OFR3 OFFSET3 LL_ADC_GetOffsetLevel\\n\r\n * OFR4 OFFSET4 LL_ADC_GetOffsetLevel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetLevel(const ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset instance 1, 2, 3 or 4:\r\n * force offset state disable or enable\r\n * without modifying offset channel or offset value.\r\n * @note This function should be needed only in case of offset to be\r\n * enabled-disabled dynamically, and should not be needed in other cases:\r\n * function LL_ADC_SetOffset() automatically enables the offset.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_SetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetState This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetState(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetState)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN,\r\n OffsetState);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset instance 1, 2, 3 or 4:\r\n * offset state disabled or enabled.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_GetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_GetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_GetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_GetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetState(const ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_EN);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset instance 1, 2, 3 or 4:\r\n * choose offset sign.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_SetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSign This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSign(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSign)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSETPOS,\r\n OffsetSign);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset instance 1, 2, 3 or 4:\r\n * offset sign if positive or negative.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_GetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSign(const ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSETPOS);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset instance 1, 2, 3 or 4:\r\n * choose offset saturation mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_SetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSaturation This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSaturation(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSaturation)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_SATEN,\r\n OffsetSaturation);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset instance 1, 2, 3 or 4:\r\n * offset saturation if enabled or disabled.\r\n * @rmtoll OFR1 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_GetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSaturation(const ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_SATEN);\r\n}\r\n\r\n/**\r\n * @brief Set ADC gain compensation.\r\n * @note This function set the gain compensation coefficient\r\n * that is applied to raw converted data using the formula:\r\n * DATA = DATA(raw) * (gain compensation coef) / 4096\r\n * @note This function enables the gain compensation if given\r\n * coefficient is above 0, otherwise it disables it.\r\n * @note Gain compensation when enabled is applied to all channels.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_SetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_SetGainCompensation\r\n * @param ADCx ADC instance\r\n * @param GainCompensation This parameter can be:\r\n * 0 Gain compensation will be disabled and value set to 0\r\n * 1 -> 16393 Gain compensation will be enabled with specified value\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetGainCompensation(ADC_TypeDef *ADCx, uint32_t GainCompensation)\r\n{\r\n MODIFY_REG(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF, GainCompensation);\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_GCOMP, ((GainCompensation == 0UL) ? 0UL : 1UL) << ADC_CFGR2_GCOMP_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC gain compensation value\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_GetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_GetGainCompensation\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be:\r\n * 0 Gain compensation is disabled\r\n * 1 -> 16393 Gain compensation is enabled with returned value\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetGainCompensation(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR2, ADC_CFGR2_GCOMP) == ADC_CFGR2_GCOMP) ?\r\n READ_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF) : 0UL);\r\n}\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/**\r\n * @brief Set ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_SetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @param SamplingTimeCommonConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetSamplingTimeCommonConfig(ADC_TypeDef *ADCx, uint32_t SamplingTimeCommonConfig)\r\n{\r\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_GetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetSamplingTimeCommonConfig(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SMPR1, ADC_SMPR1_SMPPLUS));\r\n}\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Regular Configuration of ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 series having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_REG_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_SetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group regular trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_REG_GetTriggerSource(ADC1) == LL_ADC_REG_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_REG_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_GetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerSource(const ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t trigger_source = READ_BIT(ADCx->CFGR, ADC_CFGR_EXTSEL | ADC_CFGR_EXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_CFGR_EXTEN {0; 1; 2; 3}. */\r\n uint32_t shift_exten = ((trigger_source & ADC_CFGR_EXTEN) >> (ADC_REG_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_CFGR_EXTEN and ADC_CFGR_EXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((trigger_source\r\n & (ADC_REG_TRIG_SOURCE_MASK >> shift_exten) & ADC_CFGR_EXTSEL)\r\n | ((ADC_REG_TRIG_EDGE_MASK >> shift_exten) & ADC_CFGR_EXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source internal (SW start)\r\n * or external.\r\n * @note In case of group regular trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_REG_GetTriggerSource().\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsTriggerSourceSWStart(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerEdge(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC sampling mode.\r\n * @note This function set the ADC conversion sampling mode\r\n * @note This mode applies to regular group only.\r\n * @note Set sampling mode is applied to all conversion of regular group.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_SetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_SetSamplingMode\r\n * @param ADCx ADC instance\r\n * @param SamplingMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSamplingMode(ADC_TypeDef *ADCx, uint32_t SamplingMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, SamplingMode);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC sampling mode\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_GetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_GetSamplingMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSamplingMode(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 L LL_ADC_REG_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->SQR1, ADC_SQR1_L, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll SQR1 L LL_ADC_REG_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerLength(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SQR1, ADC_SQR1_L));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note It is not possible to enable both ADC auto-injected mode\r\n * and ADC group regular sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_SetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_GetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerDiscont(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note This function performs configuration of:\r\n * - Channels ordering into each rank of scan sequence:\r\n * whatever channel can be placed into whatever rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register and register position depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1,\r\n ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (Rank & ADC_REG_RANK_ID_SQRX_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerRanks(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1,\r\n ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)((READ_BIT(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK))\r\n >> (Rank & ADC_REG_RANK_ID_SQRX_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR CONT LL_ADC_REG_SetContinuousMode\r\n * @param ADCx ADC instance\r\n * @param Continuous This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetContinuousMode(ADC_TypeDef *ADCx, uint32_t Continuous)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_CONT, Continuous);\r\n}\r\n\r\n/**\r\n * @brief Get ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @rmtoll CFGR CONT LL_ADC_REG_GetContinuousMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetContinuousMode(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_CONT));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_SetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_SetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_SetDMATransfer\r\n * @param ADCx ADC instance\r\n * @param DMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetDMATransfer(ADC_TypeDef *ADCx, uint32_t DMATransfer)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG, DMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_GetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_GetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_GetDMATransfer\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetDMATransfer(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @note Compatibility with devices without feature overrun:\r\n * other devices without this feature have a behavior\r\n * equivalent to data overwritten.\r\n * The default setting of overrun is data preserved.\r\n * Therefore, for compatibility with all devices, parameter\r\n * overrun should be set to data overwritten.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_SetOverrun\r\n * @param ADCx ADC instance\r\n * @param Overrun This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetOverrun(ADC_TypeDef *ADCx, uint32_t Overrun)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_OVRMOD, Overrun);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_GetOverrun\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetOverrun(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_OVRMOD));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Injected Configuration of ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 series having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_INJ_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_SetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group injected trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_INJ_GetTriggerSource(ADC1) == LL_ADC_INJ_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_INJ_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_GetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerSource(const ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t trigger_source = READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_JSQR_JEXTEN {0; 1; 2; 3}. */\r\n uint32_t shift_jexten = ((trigger_source & ADC_JSQR_JEXTEN) >> (ADC_INJ_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_JSQR_JEXTEN and ADC_JSQR_JEXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((trigger_source\r\n & (ADC_INJ_TRIG_SOURCE_MASK >> shift_jexten) & ADC_JSQR_JEXTSEL)\r\n | ((ADC_INJ_TRIG_EDGE_MASK >> shift_jexten) & ADC_JSQR_JEXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source internal (SW start)\r\n or external\r\n * @note In case of group injected trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_INJ_GetTriggerSource.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsTriggerSourceSWStart(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN) == (LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerEdge(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer length and scan direction.\r\n * @note This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JL LL_ADC_INJ_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JL, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer length and scan direction.\r\n * @note This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll JSQR JL LL_ADC_INJ_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerLength(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JDISCEN, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerDiscont(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JDISCEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n MODIFY_REG(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (Rank & ADC_INJ_RANK_ID_JSQR_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (Rank & ADC_INJ_RANK_ID_JSQR_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerRanks(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n return (uint32_t)((READ_BIT(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (Rank & ADC_INJ_RANK_ID_JSQR_MASK))\r\n >> (Rank & ADC_INJ_RANK_ID_JSQR_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @note This mode can be used to extend number of data registers\r\n * updated after one ADC conversion trigger and with data\r\n * permanently kept (not erased by successive conversions of scan of\r\n * ADC sequencer ranks), up to 5 data registers:\r\n * 1 data register on ADC group regular, 4 data registers\r\n * on ADC group injected.\r\n * @note If ADC group injected injected trigger source is set to an\r\n * external trigger, this feature must be must be set to\r\n * independent trigger.\r\n * ADC group injected automatic trigger is compliant only with\r\n * group injected trigger source set to SW start, without any\r\n * further action on ADC group injected conversion start or stop:\r\n * in this case, ADC group injected is controlled only\r\n * from ADC group regular.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_SetTrigAuto\r\n * @param ADCx ADC instance\r\n * @param TrigAuto This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTrigAuto(ADC_TypeDef *ADCx, uint32_t TrigAuto)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JAUTO, TrigAuto);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_GetTrigAuto\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTrigAuto(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JAUTO));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected contexts queue mode.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * If contexts queue is disabled:\r\n * - only 1 sequence can be configured\r\n * and is active perpetually.\r\n * If contexts queue is enabled:\r\n * - up to 2 contexts can be queued\r\n * and are checked in and out as a FIFO stack (first-in, first-out).\r\n * - If a new context is set when queues is full, error is triggered\r\n * by interruption \"Injected Queue Overflow\".\r\n * - Two behaviors are possible when all contexts have been processed:\r\n * the contexts queue can maintain the last context active perpetually\r\n * or can be empty and injected group triggers are disabled.\r\n * - Triggers can be only external (not internal SW start)\r\n * - Caution: The sequence must be fully configured in one time\r\n * (one write of register JSQR makes a check-in of a new context\r\n * into the queue).\r\n * Therefore functions to set separately injected trigger and\r\n * sequencer channels cannot be used, register JSQR must be set\r\n * using function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @note This parameter can be modified only when no conversion is on going\r\n * on either groups regular or injected.\r\n * @note A modification of the context mode (bit JQDIS) causes the contexts\r\n * queue to be flushed and the register JSQR is cleared.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_SetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_SetQueueMode\r\n * @param ADCx ADC instance\r\n * @param QueueMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetQueueMode(ADC_TypeDef *ADCx, uint32_t QueueMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS, QueueMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected context queue mode.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_GetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_GetQueueMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetQueueMode(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS));\r\n}\r\n\r\n/**\r\n * @brief Set one context on ADC group injected that will be checked in\r\n * contexts queue.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * This function is intended to be used when contexts queue is enabled,\r\n * because the sequence must be fully configured in one time\r\n * (functions to set separately injected trigger and sequencer channels\r\n * cannot be used):\r\n * Refer to function @ref LL_ADC_INJ_SetQueueMode().\r\n * @note In the contexts queue, only the active context can be read.\r\n * The parameters of this function can be read using functions:\r\n * @arg @ref LL_ADC_INJ_GetTriggerSource()\r\n * @arg @ref LL_ADC_INJ_GetTriggerEdge()\r\n * @arg @ref LL_ADC_INJ_GetSequencerRanks()\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JEXTEN LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ1 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ2 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ3 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ4 LL_ADC_INJ_ConfigQueueContext\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for\r\n * more details.\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n *\r\n * Note: This parameter is discarded in case of SW start:\r\n * parameter \"TriggerSource\" set to \"LL_ADC_INJ_TRIG_SOFTWARE\".\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @param Rank1_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank2_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank3_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank4_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_ConfigQueueContext(ADC_TypeDef *ADCx,\r\n uint32_t TriggerSource,\r\n uint32_t ExternalTriggerEdge,\r\n uint32_t SequencerNbRanks,\r\n uint32_t Rank1_Channel,\r\n uint32_t Rank2_Channel,\r\n uint32_t Rank3_Channel,\r\n uint32_t Rank4_Channel)\r\n{\r\n /* Set bits with content of parameter \"Rankx_Channel\" with bits position */\r\n /* in register depending on literal \"LL_ADC_INJ_RANK_x\". */\r\n /* Parameters \"Rankx_Channel\" and \"LL_ADC_INJ_RANK_x\" are used with masks */\r\n /* because containing other bits reserved for other purpose. */\r\n /* If parameter \"TriggerSource\" is set to SW start, then parameter */\r\n /* \"ExternalTriggerEdge\" is discarded. */\r\n uint32_t is_trigger_not_sw = (uint32_t)((TriggerSource != LL_ADC_INJ_TRIG_SOFTWARE) ? 1UL : 0UL);\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL |\r\n ADC_JSQR_JEXTEN |\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 |\r\n ADC_JSQR_JL,\r\n (TriggerSource & ADC_JSQR_JEXTSEL) |\r\n (ExternalTriggerEdge * (is_trigger_not_sw)) |\r\n (((Rank4_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (LL_ADC_INJ_RANK_4 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank3_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (LL_ADC_INJ_RANK_3 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank2_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (LL_ADC_INJ_RANK_2 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank1_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS)\r\n << (LL_ADC_INJ_RANK_1 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n SequencerNbRanks\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_Channels Configuration of ADC hierarchical scope: channels\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note In case of internal channel (VrefInt, TempSensor, ...) to be\r\n * converted:\r\n * sampling time constraints must be respected (sampling time can be\r\n * adjusted in function of ADC clock frequency and sampling time\r\n * setting).\r\n * Refer to device datasheet for timings values (parameters TS_vrefint,\r\n * TS_temp, ...).\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @note In case of ADC conversion of internal channel (VrefInt,\r\n * temperature sensor, ...), a sampling time minimum value\r\n * is required.\r\n * Refer to device datasheet.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMP0 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_SetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @param SamplingTime This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSamplingTime(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SamplingTime)\r\n{\r\n /* Set bits with content of parameter \"SamplingTime\" with bits position */\r\n /* in register and register position depending on parameter \"Channel\". */\r\n /* Parameter \"Channel\" is used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1,\r\n ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_SMPR1_SMP0 << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS),\r\n SamplingTime << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS));\r\n}\r\n\r\n/**\r\n * @brief Get sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @rmtoll SMPR1 SMP0 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_GetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to\r\n * convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles\r\n * (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSamplingTime(const ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK)\r\n >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_SMPR1_SMP0\r\n << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n >> ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note Channel ending is on channel scope: independently of channel mapped\r\n * on ADC group regular or injected.\r\n * In differential mode: Differential measurement is carried out\r\n * between the selected channel 'i' (positive input) and\r\n * channel 'i+1' (negative input). Only channel 'i' has to be\r\n * configured, channel 'i+1' is configured automatically.\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note For ADC channels configured in differential mode, both inputs\r\n * should be biased at (Vref+)/2 +/-200mV.\r\n * (Vref+ is the analog voltage reference)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_SetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @param SingleDiff This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSingleDiff(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SingleDiff)\r\n{\r\n /* Bits of channels in single or differential mode are set only for */\r\n /* differential mode (for single mode, mask of bits allowed to be set is */\r\n /* shifted out of range of bits of channels in single or differential mode. */\r\n MODIFY_REG(ADCx->DIFSEL,\r\n Channel & ADC_SINGLEDIFF_CHANNEL_MASK,\r\n (Channel & ADC_SINGLEDIFF_CHANNEL_MASK)\r\n & (ADC_DIFSEL_DIFSEL >> (SingleDiff & ADC_SINGLEDIFF_CHANNEL_SHIFT_MASK)));\r\n}\r\n\r\n/**\r\n * @brief Get mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * Therefore, to ensure a channel is configured in single-ended mode,\r\n * the configuration of channel itself and the channel 'i-1' must be\r\n * read back (to ensure that the selected channel channel has not been\r\n * configured in differential mode by the previous channel).\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note One or several values can be selected. In this case, the value\r\n * returned is null if all channels are in single ended-mode.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_GetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @retval 0: channel in single-ended mode, else: channel in differential mode\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSingleDiff(const ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DIFSEL, (Channel & ADC_SINGLEDIFF_CHANNEL_MASK)));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_AnalogWatchdog Configuration of ADC transversal scope: analog watchdog\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC analog watchdog monitored channels:\r\n * a single channel, multiple channels or all channels,\r\n * on ADC groups regular and-or injected.\r\n * @note Once monitored channels are selected, analog watchdog\r\n * is enabled.\r\n * @note In case of need to define a single channel to monitor\r\n * with analog watchdog from sequencer channel definition,\r\n * use helper macro @ref __LL_ADC_ANALOGWD_CHANNEL_GROUP().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_SetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDChannelGroup This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet\r\n * for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDMonitChannels(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDChannelGroup)\r\n{\r\n /* Set bits with content of parameter \"AWDChannelGroup\" with bits position */\r\n /* in register and register position depending on parameter \"AWDy\". */\r\n /* Parameters \"AWDChannelGroup\" and \"AWDy\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR,\r\n ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK)\r\n * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n MODIFY_REG(*preg,\r\n (AWDy & ADC_AWD_CR_ALL_CHANNEL_MASK),\r\n AWDChannelGroup & AWDy);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog monitored channel.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Applicable only when the analog watchdog is set to monitor\r\n * one channel.\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_GetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2 (1)\r\n * @arg @ref LL_ADC_AWD3 (1)\r\n *\r\n * (1) On this AWD number, monitored channel can be retrieved\r\n * if only 1 channel is programmed (or none or all channels).\r\n * This function cannot retrieve monitored channel if\r\n * multiple channels are programmed simultaneously\r\n * by bitfield.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDMonitChannels(const ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR,\r\n ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK)\r\n * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n uint32_t analog_wd_monit_channels = (READ_BIT(*preg, AWDy) & AWDy & ADC_AWD_CR_ALL_CHANNEL_MASK);\r\n\r\n /* If \"analog_wd_monit_channels\" == 0, then the selected AWD is disabled */\r\n /* (parameter value LL_ADC_AWD_DISABLE). */\r\n /* Else, the selected AWD is enabled and is monitoring a group of channels */\r\n /* or a single channel. */\r\n if (analog_wd_monit_channels != 0UL)\r\n {\r\n if (AWDy == LL_ADC_AWD1)\r\n {\r\n if ((analog_wd_monit_channels & ADC_CFGR_AWD1SGL) == 0UL)\r\n {\r\n /* AWD monitoring a group of channels */\r\n analog_wd_monit_channels = ((analog_wd_monit_channels\r\n | (ADC_AWD_CR23_CHANNEL_MASK)\r\n )\r\n & (~(ADC_CFGR_AWD1CH))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n analog_wd_monit_channels = (analog_wd_monit_channels\r\n | (ADC_AWD2CR_AWD2CH_0 << (analog_wd_monit_channels >> ADC_CFGR_AWD1CH_Pos))\r\n );\r\n }\r\n }\r\n else\r\n {\r\n if ((analog_wd_monit_channels & ADC_AWD_CR23_CHANNEL_MASK) == ADC_AWD_CR23_CHANNEL_MASK)\r\n {\r\n /* AWD monitoring a group of channels */\r\n analog_wd_monit_channels = (ADC_AWD_CR23_CHANNEL_MASK\r\n | ((ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n /* AWD monitoring a group of channels */\r\n analog_wd_monit_channels = (analog_wd_monit_channels\r\n | (ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n | (__LL_ADC_CHANNEL_TO_DECIMAL_NB(analog_wd_monit_channels) << ADC_CFGR_AWD1CH_Pos)\r\n );\r\n }\r\n }\r\n }\r\n\r\n return analog_wd_monit_channels;\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog thresholds value of both thresholds\r\n * high and low.\r\n * @note If value of only one threshold high or low must be set,\r\n * use function @ref LL_ADC_SetAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * Examples:\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 12 bits (ratio 16 and shift 4, or ratio 32 and shift 5, ...):\r\n * ADC analog watchdog thresholds must be divided by 16.\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 14 bits (ratio 16 and shift 2, or ratio 32 and shift 3, ...):\r\n * ADC analog watchdog thresholds must be divided by 4.\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 16 bits (ratio 16 and shift none, or ratio 32 and shift 1, ...):\r\n * ADC analog watchdog thresholds match directly to ADC data register.\r\n * @rmtoll TR1 HT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_ConfigAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdHighValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @param AWDThresholdLowValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdHighValue,\r\n uint32_t AWDThresholdLowValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdxxxValue\" with bits */\r\n /* position in register and register position depending on parameter */\r\n /* \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdxxxValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_TR1_HT1 | ADC_TR1_LT1,\r\n (AWDThresholdHighValue << ADC_TR1_HT1_BITOFFSET_POS) | AWDThresholdLowValue);\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog threshold value of threshold\r\n * high or low.\r\n * @note If values of both thresholds high or low must be set,\r\n * use function @ref LL_ADC_ConfigAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * Examples:\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 12 bits (ratio 16 and shift 4, or ratio 32 and shift 5, ...):\r\n * ADC analog watchdog thresholds must be divided by 16.\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 14 bits (ratio 16 and shift 2, or ratio 32 and shift 3, ...):\r\n * ADC analog watchdog thresholds must be divided by 4.\r\n * - Oversampling ratio and shift selected to have ADC conversion data\r\n * on 16 bits (ratio 16 and shift none, or ratio 32 and shift 1, ...):\r\n * ADC analog watchdog thresholds match directly to ADC data register.\r\n * @note On this STM32 series, setting of this feature is not conditioned to\r\n * ADC state:\r\n * ADC can be disabled, enabled with or without conversion on going\r\n * on either ADC groups regular or injected.\r\n * @rmtoll TR1 HT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_SetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param AWDThresholdValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdsHighLow,\r\n uint32_t AWDThresholdValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdValue\" with bits */\r\n /* position in register and register position depending on parameters */\r\n /* \"AWDThresholdsHighLow\" and \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n AWDThresholdsHighLow,\r\n AWDThresholdValue << ((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog threshold value of threshold high,\r\n * threshold low or raw data with ADC thresholds high and low\r\n * concatenated.\r\n * @note If raw data with ADC thresholds high and low is retrieved,\r\n * the data of each threshold high or low can be isolated\r\n * using helper macro:\r\n * @ref __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION().\r\n * @rmtoll TR1 HT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_GetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @arg @ref LL_ADC_AWD_THRESHOLDS_HIGH_LOW\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDThresholds(const ADC_TypeDef *ADCx,\r\n uint32_t AWDy, uint32_t AWDThresholdsHighLow)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n (AWDThresholdsHighLow | ADC_TR1_LT1))\r\n >> (((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)\r\n & ~(AWDThresholdsHighLow & ADC_TR1_LT1)));\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_SetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @param FilteringConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAWDFilteringConfiguration(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t FilteringConfig)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT, FilteringConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_GetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @retval Returned value can be:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAWDFilteringConfiguration(const ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n return (uint32_t)(READ_BIT(ADCx->TR1, ADC_TR1_AWDFILT));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_oversampling Configuration of ADC transversal scope: oversampling\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 series).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 ROVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_SetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @param OvsScope This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingScope(ADC_TypeDef *ADCx, uint32_t OvsScope)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM, OvsScope);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 series).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @rmtoll CFGR2 ROVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_GetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingScope(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @note On this STM32 series, oversampling discontinuous mode\r\n * (triggered mode) can be used only when oversampling is\r\n * set on group regular only and in resumed mode.\r\n * @rmtoll CFGR2 TROVS LL_ADC_SetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @param OverSamplingDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingDiscont(ADC_TypeDef *ADCx, uint32_t OverSamplingDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_TROVS, OverSamplingDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @rmtoll CFGR2 TROVS LL_ADC_GetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingDiscont(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_TROVS));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling\r\n * (impacting both ADC groups regular and injected)\r\n * @note This function set the 2 items of oversampling configuration:\r\n * - ratio\r\n * - shift\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 OVSS LL_ADC_ConfigOverSamplingRatioShift\\n\r\n * CFGR2 OVSR LL_ADC_ConfigOverSamplingRatioShift\r\n * @param ADCx ADC instance\r\n * @param Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n * @param Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigOverSamplingRatioShift(ADC_TypeDef *ADCx, uint32_t Ratio, uint32_t Shift)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, (ADC_CFGR2_OVSS | ADC_CFGR2_OVSR), (Shift | Ratio));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling ratio\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSR LL_ADC_GetOverSamplingRatio\r\n * @param ADCx ADC instance\r\n * @retval Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingRatio(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSR));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling shift\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSS LL_ADC_GetOverSamplingShift\r\n * @param ADCx ADC instance\r\n * @retval Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingShift(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSS));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Multimode Configuration of ADC hierarchical scope: multimode\r\n * @{\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Set ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DUAL LL_ADC_SetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param Multimode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultimode(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t Multimode)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DUAL, Multimode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @rmtoll CCR DUAL LL_ADC_GetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultimode(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled\r\n * or enabled without conversion on going on group regular.\r\n * @rmtoll CCR MDMA LL_ADC_SetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_SetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiDMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiDMATransfer(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiDMATransfer)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG, MultiDMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @rmtoll CCR MDMA LL_ADC_GetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_GetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiDMATransfer(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode delay between 2 sampling phases.\r\n * @note The sampling delay range depends on ADC resolution:\r\n * - ADC resolution 12 bits can have maximum delay of 12 cycles.\r\n * - ADC resolution 10 bits can have maximum delay of 10 cycles.\r\n * - ADC resolution 8 bits can have maximum delay of 8 cycles.\r\n * - ADC resolution 6 bits can have maximum delay of 6 cycles.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DELAY LL_ADC_SetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiTwoSamplingDelay This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiTwoSamplingDelay(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiTwoSamplingDelay)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DELAY, MultiTwoSamplingDelay);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode delay between 2 sampling phases.\r\n * @rmtoll CCR DELAY LL_ADC_GetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiTwoSamplingDelay(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DELAY));\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Instance Operation on ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Put ADC instance in deep power down state.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_EnableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_DEEPPWD);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC deep power down mode.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_DisableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance deep power down state.\r\n * @rmtoll CR DEEPPWD LL_ADC_IsDeepPowerDownEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC instance internal voltage regulator.\r\n * @note On this STM32 series, after ADC internal voltage regulator enable,\r\n * a delay for ADC internal voltage regulator stabilization\r\n * is required before performing a ADC calibration or ADC enable.\r\n * Refer to device datasheet, parameter tADCVREG_STUP.\r\n * Refer to literal @ref LL_ADC_DELAY_INTERNAL_REGUL_STAB_US.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_EnableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADVREGEN);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC internal voltage regulator.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_DisableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_ADVREGEN | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance internal voltage regulator state.\r\n * @rmtoll CR ADVREGEN LL_ADC_IsInternalRegulatorEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC instance.\r\n * @note On this STM32 series, after ADC enable, a delay for\r\n * ADC internal analog stabilization is required before performing a\r\n * ADC conversion start.\r\n * Refer to device datasheet, parameter tSTAB.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled and ADC internal voltage regulator enabled.\r\n * @rmtoll CR ADEN LL_ADC_Enable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Enable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC instance.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be not disabled. Must be enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CR ADDIS LL_ADC_Disable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Disable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADDIS);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance enable state.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll CR ADEN LL_ADC_IsEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: ADC is disabled, 1: ADC is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabled(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance disable state.\r\n * @rmtoll CR ADDIS LL_ADC_IsDisableOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no ADC disable command on going.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDisableOngoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADDIS) == (ADC_CR_ADDIS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC calibration in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note On this STM32 series, a minimum number of ADC clock cycles\r\n * are required between ADC end of calibration and ADC enable.\r\n * Refer to literal @ref LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES.\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration run must be performed for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADCAL LL_ADC_StartCalibration\\n\r\n * CR ADCALDIF LL_ADC_StartCalibration\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_StartCalibration(ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_ADCALDIF | ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADCAL | (SingleDiff & ADC_SINGLEDIFF_CALIB_START_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration state.\r\n * @rmtoll CR ADCAL LL_ADC_IsCalibrationOnGoing\r\n * @param ADCx ADC instance\r\n * @retval 0: calibration complete, 1: calibration in progress.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsCalibrationOnGoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADCAL) == (ADC_CR_ADCAL)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Regular Operation on ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group regular conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTART LL_ADC_REG_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group regular conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTP LL_ADC_REG_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion state.\r\n * @rmtoll CR ADSTART LL_ADC_REG_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular command of conversion stop state\r\n * @rmtoll CR ADSTP LL_ADC_REG_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsStopConversionOngoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTP) == (ADC_CR_ADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC sampling phase for sampling time trigger mode\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StartSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC sampling phase for sampling time trigger mode and start conversion\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * - @ref LL_ADC_REG_StartSamplingPhase has been called to start\r\n * the sampling phase\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StopSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadConversionData32(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData12(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData10(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData8(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData6(const ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get ADC multimode conversion data of ADC master, ADC slave\r\n * or raw data with ADC master and slave concatenated.\r\n * @note If raw data with ADC master and slave concatenated is retrieved,\r\n * a macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * (however this macro is mainly intended for multimode\r\n * transfer by DMA, because this function can do the same\r\n * by getting multimode conversion data of ADC master or ADC slave\r\n * separately).\r\n * @rmtoll CDR RDATA_MST LL_ADC_REG_ReadMultiConversionData32\\n\r\n * CDR RDATA_SLV LL_ADC_REG_ReadMultiConversionData32\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param ConversionData This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @arg @ref LL_ADC_MULTI_MASTER_SLAVE\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadMultiConversionData32(const ADC_Common_TypeDef *ADCxy_COMMON,\r\n uint32_t ConversionData)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CDR,\r\n ConversionData)\r\n >> (POSITION_VAL(ConversionData) & 0x1FUL)\r\n );\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Injected Operation on ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group injected conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group injected,\r\n * without conversion stop command on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group injected conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTP LL_ADC_INJ_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion state.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected command of conversion stop state\r\n * @rmtoll CR JADSTP LL_ADC_INJ_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsStopConversionOngoing(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTP) == (ADC_CR_JADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_ReadConversionData32(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1,\r\n ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData12(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1,\r\n ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData10(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1,\r\n ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData8(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1,\r\n ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData6(const ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1,\r\n ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_FLAG_Management ADC flag management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_IsActiveFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_ADRDY(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_ADRDY) == (LL_ADC_FLAG_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_IsActiveFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOC(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, ADC_ISR_EOC) == (ADC_ISR_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_IsActiveFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOS(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOS) == (LL_ADC_FLAG_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_IsActiveFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_OVR(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_OVR) == (LL_ADC_FLAG_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_IsActiveFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOSMP(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOSMP) == (LL_ADC_FLAG_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_IsActiveFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOC(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOC) == (LL_ADC_FLAG_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_IsActiveFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOS(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOS) == (LL_ADC_FLAG_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_IsActiveFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JQOVF(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JQOVF) == (LL_ADC_FLAG_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 1 flag\r\n * @rmtoll ISR AWD1 LL_ADC_IsActiveFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD1(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD1) == (LL_ADC_FLAG_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_IsActiveFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD2(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD2) == (LL_ADC_FLAG_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_IsActiveFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD3(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD3) == (LL_ADC_FLAG_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_ClearFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_ClearFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_ClearFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_ClearFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_OVR(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_OVR);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_ClearFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_ClearFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_ClearFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_ClearFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 1.\r\n * @rmtoll ISR AWD1 LL_ADC_ClearFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_ClearFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_ClearFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD3);\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC master.\r\n * @rmtoll CSR ADRDY_MST LL_ADC_IsActiveFlag_MST_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_ADRDY(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_MST) == (LL_ADC_FLAG_ADRDY_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC slave.\r\n * @rmtoll CSR ADRDY_SLV LL_ADC_IsActiveFlag_SLV_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_ADRDY(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_SLV) == (LL_ADC_FLAG_ADRDY_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC master.\r\n * @rmtoll CSR EOC_MST LL_ADC_IsActiveFlag_MST_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOC(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR EOC_SLV LL_ADC_IsActiveFlag_SLV_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOC(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC master.\r\n * @rmtoll CSR EOS_MST LL_ADC_IsActiveFlag_MST_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOS(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_MST) == (LL_ADC_FLAG_EOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR EOS_SLV LL_ADC_IsActiveFlag_SLV_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOS(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_SLV) == (LL_ADC_FLAG_EOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC master.\r\n * @rmtoll CSR OVR_MST LL_ADC_IsActiveFlag_MST_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_OVR(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_MST) == (LL_ADC_FLAG_OVR_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC slave.\r\n * @rmtoll CSR OVR_SLV LL_ADC_IsActiveFlag_SLV_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_OVR(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_SLV) == (LL_ADC_FLAG_OVR_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC master.\r\n * @rmtoll CSR EOSMP_MST LL_ADC_IsActiveFlag_MST_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOSMP(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_MST) == (LL_ADC_FLAG_EOSMP_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC slave.\r\n * @rmtoll CSR EOSMP_SLV LL_ADC_IsActiveFlag_SLV_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOSMP(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_SLV) == (LL_ADC_FLAG_EOSMP_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC master.\r\n * @rmtoll CSR JEOC_MST LL_ADC_IsActiveFlag_MST_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOC(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_MST) == (LL_ADC_FLAG_JEOC_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR JEOC_SLV LL_ADC_IsActiveFlag_SLV_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOC(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_SLV) == (LL_ADC_FLAG_JEOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC master.\r\n * @rmtoll CSR JEOS_MST LL_ADC_IsActiveFlag_MST_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOS(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_MST) == (LL_ADC_FLAG_JEOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR JEOS_SLV LL_ADC_IsActiveFlag_SLV_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOS(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_SLV) == (LL_ADC_FLAG_JEOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC master.\r\n * @rmtoll CSR JQOVF_MST LL_ADC_IsActiveFlag_MST_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JQOVF(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_MST) == (LL_ADC_FLAG_JQOVF_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC slave.\r\n * @rmtoll CSR JQOVF_SLV LL_ADC_IsActiveFlag_SLV_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JQOVF(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_SLV) == (LL_ADC_FLAG_JQOVF_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 1 of the ADC master.\r\n * @rmtoll CSR AWD1_MST LL_ADC_IsActiveFlag_MST_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD1(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_MST) == (LL_ADC_FLAG_AWD1_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode analog watchdog 1 of the ADC slave.\r\n * @rmtoll CSR AWD1_SLV LL_ADC_IsActiveFlag_SLV_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD1(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_SLV) == (LL_ADC_FLAG_AWD1_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC master.\r\n * @rmtoll CSR AWD2_MST LL_ADC_IsActiveFlag_MST_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD2(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_MST) == (LL_ADC_FLAG_AWD2_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC slave.\r\n * @rmtoll CSR AWD2_SLV LL_ADC_IsActiveFlag_SLV_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD2(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_SLV) == (LL_ADC_FLAG_AWD2_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC master.\r\n * @rmtoll CSR AWD3_MST LL_ADC_IsActiveFlag_MST_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD3(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_MST) == (LL_ADC_FLAG_AWD3_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC slave.\r\n * @rmtoll CSR AWD3_SLV LL_ADC_IsActiveFlag_SLV_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD3(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_SLV) == (LL_ADC_FLAG_AWD3_SLV)) ? 1UL : 0UL);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_IT_Management ADC IT management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_EnableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_EnableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_EnableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC group regular interruption overrun.\r\n * @rmtoll IER OVRIE LL_ADC_EnableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_EnableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_EnableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_EnableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_EnableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_EnableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_EnableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_EnableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_DisableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_DisableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_DisableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular overrun.\r\n * @rmtoll IER OVRIE LL_ADC_DisableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_DisableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_DisableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_DisableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_DisableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_DisableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_DisableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_DisableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC ready\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER ADRDYIE LL_ADC_IsEnabledIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_ADRDY(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_ADRDY) == (LL_ADC_IT_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOCIE LL_ADC_IsEnabledIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOC(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOC) == (LL_ADC_IT_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSIE LL_ADC_IsEnabledIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOS(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOS) == (LL_ADC_IT_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular overrun\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER OVRIE LL_ADC_IsEnabledIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_OVR(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_OVR) == (LL_ADC_IT_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sampling\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSMPIE LL_ADC_IsEnabledIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOSMP(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOSMP) == (LL_ADC_IT_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOCIE LL_ADC_IsEnabledIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOC(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOC) == (LL_ADC_IT_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOSIE LL_ADC_IsEnabledIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOS(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOS) == (LL_ADC_IT_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected context queue overflow interrupt state\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JQOVFIE LL_ADC_IsEnabledIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JQOVF(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JQOVF) == (LL_ADC_IT_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC analog watchdog 1\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD1IE LL_ADC_IsEnabledIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD1(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD1) == (LL_ADC_IT_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 2\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD2IE LL_ADC_IsEnabledIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD2(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD2) == (LL_ADC_IT_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 3\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD3IE LL_ADC_IsEnabledIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD3(const ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD3) == (LL_ADC_IT_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization of some features of ADC common parameters and multimode */\r\nErrorStatus LL_ADC_CommonDeInit(const ADC_Common_TypeDef *ADCxy_COMMON);\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, const LL_ADC_CommonInitTypeDef *pADC_CommonInitStruct);\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *pADC_CommonInitStruct);\r\n\r\n/* De-initialization of ADC instance, ADC group regular and ADC group injected */\r\n/* (availability of ADC group injected depends on STM32 series) */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx);\r\n\r\n/* Initialization of some features of ADC instance */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, const LL_ADC_InitTypeDef *pADC_InitStruct);\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *pADC_InitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group regular */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, const LL_ADC_REG_InitTypeDef *pADC_RegInitStruct);\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *pADC_RegInitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group injected */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, const LL_ADC_INJ_InitTypeDef *pADC_InjInitStruct);\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *pADC_InjInitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_LL_ADC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/LICENSE.txt", "content": "This software component is provided to you as part of a software package and\r\napplicable license terms are in the Package_license file. If you received this\r\nsoftware component outside of a package or without applicable license terms,\r\nthe terms of the BSD-3-Clause license shall apply. \r\nYou may obtain a copy of the BSD-3-Clause at:\r\nhttps://opensource.org/licenses/BSD-3-Clause\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.c\r\n * @author MCD Application Team\r\n * @brief HAL module driver.\r\n * This is the common part of the HAL initialization\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The common HAL driver contains a set of generic and common APIs that can be\r\n used by the PPP peripheral drivers and the user to start using the HAL.\r\n [..]\r\n The HAL contains two APIs' categories:\r\n (+) Common HAL APIs\r\n (+) Services HAL APIs\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL HAL\r\n * @brief HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/**\r\n * @brief STM32G4xx HAL Driver version number V1.2.3\r\n */\r\n#define __STM32G4xx_HAL_VERSION_MAIN (0x01U) /*!< [31:24] main version */\r\n#define __STM32G4xx_HAL_VERSION_SUB1 (0x02U) /*!< [23:16] sub1 version */\r\n#define __STM32G4xx_HAL_VERSION_SUB2 (0x03U) /*!< [15:8] sub2 version */\r\n#define __STM32G4xx_HAL_VERSION_RC (0x00U) /*!< [7:0] release candidate */\r\n#define __STM32G4xx_HAL_VERSION ((__STM32G4xx_HAL_VERSION_MAIN << 24U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB1 << 16U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB2 << 8U )\\\r\n |(__STM32G4xx_HAL_VERSION_RC))\r\n\r\n#if defined(VREFBUF)\r\n#define VREFBUF_TIMEOUT_VALUE 10U /* 10 ms */\r\n#endif /* VREFBUF */\r\n\r\n/* ------------ SYSCFG registers bit address in the alias region ------------ */\r\n#define SYSCFG_OFFSET (SYSCFG_BASE - PERIPH_BASE)\r\n/* --- MEMRMP Register ---*/\r\n/* Alias word address of FB_MODE bit */\r\n#define MEMRMP_OFFSET SYSCFG_OFFSET\r\n#define FB_MODE_BitNumber ((uint8_t)0x8)\r\n#define FB_MODE_BB (PERIPH_BB_BASE + (MEMRMP_OFFSET * 32) + (FB_MODE_BitNumber * 4))\r\n\r\n/* --- GPC Register ---*/\r\n/* Alias word address of CCMER bit */\r\n#define SCSR_OFFSET (SYSCFG_OFFSET + 0x18)\r\n#define CCMER_BitNumber ((uint8_t)0x0)\r\n#define SCSR_CCMER_BB (PERIPH_BB_BASE + (SCSR_OFFSET * 32) + (CCMER_BitNumber * 4))\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Variables HAL Exported Variables\r\n * @{\r\n */\r\n__IO uint32_t uwTick;\r\nuint32_t uwTickPrio = (1UL << __NVIC_PRIO_BITS); /* Invalid PRIO */\r\nuint32_t uwTickFreq = HAL_TICK_FREQ_DEFAULT; /* 1KHz */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Functions HAL Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group1 Initialization and de-initialization Functions\r\n * @brief HAL Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize the Flash interface the NVIC allocation and initial time base\r\n clock configuration.\r\n (+) De-Initialize common part of the HAL.\r\n (+) Configure the time base source to have 1ms time base with a dedicated\r\n Tick interrupt priority.\r\n (++) SysTick timer is used by default as source of time base, but user\r\n can eventually implement his proper time base source (a general purpose\r\n timer for example or other time source), keeping in mind that Time base\r\n duration should be kept 1ms since PPP_TIMEOUT_VALUEs are defined and\r\n handled in milliseconds basis.\r\n (++) Time base configuration function (HAL_InitTick ()) is called automatically\r\n at the beginning of the program after reset by HAL_Init() or at any time\r\n when clock is configured, by HAL_RCC_ClockConfig().\r\n (++) Source of time base is configured to generate interrupts at regular\r\n time intervals. Care must be taken if HAL_Delay() is called from a\r\n peripheral ISR process, the Tick interrupt line must have higher priority\r\n (numerically lower) than the peripheral interrupt. Otherwise the caller\r\n ISR process will be blocked.\r\n (++) functions affecting time base configurations are declared as __weak\r\n to make override possible in case of other implementations in user file.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is used to configure the Flash prefetch, the Instruction and Data caches,\r\n * the time base source, NVIC and any required global low level hardware\r\n * by calling the HAL_MspInit() callback function to be optionally defined in user file\r\n * stm32g4xx_hal_msp.c.\r\n *\r\n * @note HAL_Init() function is called at the beginning of program after reset and before\r\n * the clock configuration.\r\n *\r\n * @note In the default implementation the System Timer (Systick) is used as source of time base.\r\n * The Systick configuration is based on HSI clock, as HSI is the clock\r\n * used after a system Reset and the NVIC configuration is set to Priority group 4.\r\n * Once done, time base tick starts incrementing: the tick variable counter is incremented\r\n * each 1ms in the SysTick_Handler() interrupt handler.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_Init(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n /* Configure Flash prefetch, Instruction cache, Data cache */\r\n /* Default configuration at reset is: */\r\n /* - Prefetch disabled */\r\n /* - Instruction cache enabled */\r\n /* - Data cache enabled */\r\n#if (INSTRUCTION_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n#endif /* INSTRUCTION_CACHE_ENABLE */\r\n\r\n#if (DATA_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n#endif /* DATA_CACHE_ENABLE */\r\n\r\n#if (PREFETCH_ENABLE != 0U)\r\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\r\n#endif /* PREFETCH_ENABLE */\r\n\r\n /* Set Interrupt Group Priority */\r\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\r\n\r\n /* Use SysTick as time base source and configure 1ms tick (default clock after Reset is HSI) */\r\n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Init the low level hardware */\r\n HAL_MspInit();\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n\r\n}\r\n\r\n/**\r\n * @brief This function de-initializes common part of the HAL and stops the source of time base.\r\n * @note This function is optional.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DeInit(void)\r\n{\r\n /* Reset of all peripherals */\r\n __HAL_RCC_APB1_FORCE_RESET();\r\n __HAL_RCC_APB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_APB2_FORCE_RESET();\r\n __HAL_RCC_APB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB1_FORCE_RESET();\r\n __HAL_RCC_AHB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB2_FORCE_RESET();\r\n __HAL_RCC_AHB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB3_FORCE_RESET();\r\n __HAL_RCC_AHB3_RELEASE_RESET();\r\n\r\n /* De-Init the low level hardware */\r\n HAL_MspDeInit();\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspDeInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief This function configures the source of the time base:\r\n * The time source is configured to have 1ms time base with a dedicated\r\n * Tick interrupt priority.\r\n * @note This function is called automatically at the beginning of program after\r\n * reset by HAL_Init() or at any time when clock is reconfigured by HAL_RCC_ClockConfig().\r\n * @note In the default implementation, SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals.\r\n * Care must be taken if HAL_Delay() is called from a peripheral ISR process,\r\n * The SysTick interrupt must have higher priority (numerically lower)\r\n * than the peripheral interrupt. Otherwise the caller ISR process will be blocked.\r\n * The function is declared as __weak to be overwritten in case of other\r\n * implementation in user file.\r\n * @param TickPriority: Tick interrupt priority.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (uwTickFreq != 0U)\r\n {\r\n /* Configure the SysTick to have interrupt in 1ms time basis*/\r\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\r\n {\r\n /* Configure the SysTick IRQ priority */\r\n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\r\n {\r\n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\r\n uwTickPrio = TickPriority;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @brief HAL Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Provide a tick value in millisecond\r\n (+) Provide a blocking delay in millisecond\r\n (+) Suspend the time base source interrupt\r\n (+) Resume the time base source interrupt\r\n (+) Get the HAL API driver version\r\n (+) Get the device identifier\r\n (+) Get the device revision identifier\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is called to increment a global variable \"uwTick\"\r\n * used as application time base.\r\n * @note In the default implementation, this variable is incremented each 1ms\r\n * in SysTick ISR.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_IncTick(void)\r\n{\r\n uwTick += uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief Provides a tick value in millisecond.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval tick value\r\n */\r\n__weak uint32_t HAL_GetTick(void)\r\n{\r\n return uwTick;\r\n}\r\n\r\n/**\r\n * @brief This function returns a tick priority.\r\n * @retval tick priority\r\n */\r\nuint32_t HAL_GetTickPrio(void)\r\n{\r\n return uwTickPrio;\r\n}\r\n\r\n/**\r\n * @brief Set new tick Freq.\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t prevTickFreq;\r\n\r\n assert_param(IS_TICKFREQ(Freq));\r\n\r\n if (uwTickFreq != Freq)\r\n {\r\n /* Back up uwTickFreq frequency */\r\n prevTickFreq = uwTickFreq;\r\n\r\n /* Update uwTickFreq global variable used by HAL_InitTick() */\r\n uwTickFreq = Freq;\r\n\r\n /* Apply the new tick Freq */\r\n status = HAL_InitTick(uwTickPrio);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Restore previous tick frequency */\r\n uwTickFreq = prevTickFreq;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Returns tick frequency.\r\n * @retval Tick frequency.\r\n * Value of @ref HAL_TickFreqTypeDef.\r\n */\r\nuint32_t HAL_GetTickFreq(void)\r\n{\r\n return uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief This function provides minimum delay (in milliseconds) based\r\n * on variable incremented.\r\n * @note In the default implementation , SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals where uwTick\r\n * is incremented.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @param Delay specifies the delay time length, in milliseconds.\r\n * @retval None\r\n */\r\n__weak void HAL_Delay(uint32_t Delay)\r\n{\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t wait = Delay;\r\n\r\n /* Add a freq to guarantee minimum wait */\r\n if (wait < HAL_MAX_DELAY)\r\n {\r\n wait += (uint32_t)(uwTickFreq);\r\n }\r\n\r\n while ((HAL_GetTick() - tickstart) < wait)\r\n {\r\n }\r\n}\r\n\r\n/**\r\n * @brief Suspends Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_SuspendTick()\r\n * is called, the SysTick interrupt will be disabled and so Tick increment\r\n * is suspended.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_SuspendTick(void)\r\n{\r\n /* Disable SysTick Interrupt */\r\n CLEAR_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Resume Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_ResumeTick()\r\n * is called, the SysTick interrupt will be enabled and so Tick increment\r\n * is resumed.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_ResumeTick(void)\r\n{\r\n /* Enable SysTick Interrupt */\r\n SET_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Returns the HAL revision.\r\n * @retval version : 0xXYZR (8bits for each decimal, R for RC)\r\n */\r\nuint32_t HAL_GetHalVersion(void)\r\n{\r\n return __STM32G4xx_HAL_VERSION;\r\n}\r\n\r\n/**\r\n * @brief Returns the device revision identifier.\r\n * @retval Device revision identifier\r\n */\r\nuint32_t HAL_GetREVID(void)\r\n{\r\n return ((DBGMCU->IDCODE & DBGMCU_IDCODE_REV_ID) >> 16U);\r\n}\r\n\r\n/**\r\n * @brief Returns the device identifier.\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetDEVID(void)\r\n{\r\n return (DBGMCU->IDCODE & DBGMCU_IDCODE_DEV_ID);\r\n}\r\n\r\n/**\r\n * @brief Return the first word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw0(void)\r\n{\r\n return (READ_REG(*((uint32_t *)UID_BASE)));\r\n}\r\n\r\n/**\r\n * @brief Return the second word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw1(void)\r\n{\r\n return (READ_REG(*((uint32_t *)(UID_BASE + 4U))));\r\n}\r\n\r\n/**\r\n * @brief Return the third word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw2(void)\r\n{\r\n return (READ_REG(*((uint32_t *)(UID_BASE + 8U))));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group3 HAL Debug functions\r\n * @brief HAL Debug functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Debug functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Enable/Disable Debug module during SLEEP mode\r\n (+) Enable/Disable Debug module during STOP0/STOP1/STOP2 modes\r\n (+) Enable/Disable Debug module during STANDBY mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group4 HAL SYSCFG configuration functions\r\n * @brief HAL SYSCFG configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL SYSCFG configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start a hardware CCMSRAM erase operation\r\n (+) Enable/Disable the Internal FLASH Bank Swapping\r\n (+) Configure the Voltage reference buffer\r\n (+) Enable/Disable the Voltage reference buffer\r\n (+) Enable/Disable the I/O analog switch voltage booster\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start a hardware CCMSRAM erase operation.\r\n * @note As long as CCMSRAM is not erased the CCMER bit will be set.\r\n * This bit is automatically reset at the end of the CCMSRAM erase operation.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAMErase(void)\r\n{\r\n /* unlock the write protection of the CCMER bit */\r\n SYSCFG->SKR = 0xCA;\r\n SYSCFG->SKR = 0x53;\r\n /* Starts a hardware CCMSRAM erase operation*/\r\n SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note Flash Bank2 mapped at 0x08000000 (and aliased @0x00000000)\r\n * and Flash Bank1 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void)\r\n{\r\n SET_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note The default state : Flash Bank1 mapped at 0x08000000 (and aliased @0x0000 0000)\r\n * and Flash Bank2 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void)\r\n{\r\n CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n#if defined(VREFBUF)\r\n/**\r\n * @brief Configure the internal voltage reference buffer voltage scale.\r\n * @param VoltageScaling: specifies the output voltage to achieve\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE0: VREFBUF_OUT around 2.048 V.\r\n * This requires VDDA equal to or higher than 2.4 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE1: VREFBUF_OUT around 2.5 V.\r\n * This requires VDDA equal to or higher than 2.8 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE2: VREFBUF_OUT around 2.9 V.\r\n * This requires VDDA equal to or higher than 3.15 V.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(VoltageScaling));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_VRS, VoltageScaling);\r\n}\r\n\r\n/**\r\n * @brief Configure the internal voltage reference buffer high impedance mode.\r\n * @param Mode: specifies the high impedance mode\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE: VREF+ pin is internally connect to VREFINT output.\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE: VREF+ pin is high impedance.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(Mode));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_HIZ, Mode);\r\n}\r\n\r\n/**\r\n * @brief Tune the Internal Voltage Reference buffer (VREFBUF).\r\n * @param TrimmingValue specifies trimming code for VREFBUF calibration\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0x3F\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_TRIMMING(TrimmingValue));\r\n\r\n MODIFY_REG(VREFBUF->CCR, VREFBUF_CCR_TRIM, TrimmingValue);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal Voltage Reference buffer (VREFBUF).\r\n * @retval HAL_OK/HAL_TIMEOUT\r\n */\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n SET_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for VRR bit */\r\n while (READ_BIT(VREFBUF->CSR, VREFBUF_CSR_VRR) == 0x00U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > VREFBUF_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal Voltage Reference buffer (VREFBUF).\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableVREFBUF(void)\r\n{\r\n CLEAR_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n}\r\n#endif /* VREFBUF */\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n\r\n/** @brief CCMSRAM page write protection enable\r\n * @param Page: This parameter is a long 32bit value and can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page)\r\n{\r\n assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE(Page));\r\n\r\n SET_BIT(SYSCFG->SWPR, (uint32_t)(Page));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n * + Peripheral State functions\r\n * Other functions (extended functions) are available in file\r\n * \"stm32g4xx_hal_adc_ex.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### ADC peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) 12-bit, 10-bit, 8-bit or 6-bit configurable resolution.\r\n\r\n (+) Interrupt generation at the end of regular conversion and in case of\r\n analog watchdog or overrun events.\r\n\r\n (+) Single and continuous conversion modes.\r\n\r\n (+) Scan mode for conversion of several channels sequentially.\r\n\r\n (+) Data alignment with in-built data coherency.\r\n\r\n (+) Programmable sampling time (channel wise)\r\n\r\n (+) External trigger (timer or EXTI) with configurable polarity\r\n\r\n (+) DMA request generation for transfer of conversions data of regular group.\r\n\r\n (+) Configurable delay between conversions in Dual interleaved mode.\r\n\r\n (+) ADC channels selectable single/differential input.\r\n\r\n (+) ADC offset shared on 4 offset instances.\r\n (+) ADC gain compensation\r\n\r\n (+) ADC calibration\r\n\r\n (+) ADC conversion of regular group.\r\n\r\n (+) ADC supply requirements: 1.62 V to 3.6 V.\r\n\r\n (+) ADC input range: from Vref- (connected to Vssa) to Vref+ (connected to\r\n Vdda or to an external voltage reference).\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Configuration of top level parameters related to ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Enable the ADC interface\r\n (++) As prerequisite, ADC clock must be configured at RCC top level.\r\n\r\n (++) Two clock settings are mandatory:\r\n (+++) ADC clock (core clock, also possibly conversion clock).\r\n\r\n (+++) ADC clock (conversions clock).\r\n Two possible clock sources: synchronous clock derived from AHB clock\r\n or asynchronous clock derived from system clock or PLL (output divider P)\r\n running up to 75MHz.\r\n\r\n (+++) Example:\r\n Into HAL_ADC_MspInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) __HAL_RCC_ADC_CLK_ENABLE(); (mandatory)\r\n\r\n RCC_ADCCLKSOURCE_PLL enable: (optional: if asynchronous clock selected)\r\n (+++) RCC_PeriphClkInitTypeDef RCC_PeriphClkInit;\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC;\r\n (+++) PeriphClkInit.AdcClockSelection = RCC_ADCCLKSOURCE_PLL;\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit);\r\n\r\n (++) ADC clock source and clock prescaler are configured at ADC level with\r\n parameter \"ClockPrescaler\" using function HAL_ADC_Init().\r\n\r\n (#) ADC pins configuration\r\n (++) Enable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_ENABLE()\r\n (++) Configure these ADC pins in analog mode\r\n using function HAL_GPIO_Init()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Configure the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding ADC interruption vector\r\n ADCx_IRQHandler().\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Configure the DMA (DMA channel, mode normal or circular, ...)\r\n using function HAL_DMA_Init().\r\n (++) Configure the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding DMA interruption vector\r\n DMAx_Channelx_IRQHandler().\r\n\r\n *** Configuration of ADC, group regular, channels parameters ***\r\n ================================================================\r\n [..]\r\n\r\n (#) Configure the ADC parameters (resolution, data alignment, ...)\r\n and regular group parameters (conversion trigger, sequencer, ...)\r\n using function HAL_ADC_Init().\r\n\r\n (#) Configure the channels for regular group parameters (channel number,\r\n channel rank into sequencer, ..., into regular group)\r\n using function HAL_ADC_ConfigChannel().\r\n\r\n (#) Optionally, configure the analog watchdog parameters (channels\r\n monitored, thresholds, ...)\r\n using function HAL_ADC_AnalogWDGConfig().\r\n\r\n *** Execution of ADC conversions ***\r\n ====================================\r\n [..]\r\n\r\n (#) Optionally, perform an automatic ADC calibration to improve the\r\n conversion accuracy\r\n using function HAL_ADCEx_Calibration_Start().\r\n\r\n (#) ADC driver can be used among three modes: polling, interruption,\r\n transfer by DMA.\r\n\r\n (++) ADC conversion by polling:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start()\r\n (+++) Wait for ADC conversion completion\r\n using function HAL_ADC_PollForConversion()\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop()\r\n\r\n (++) ADC conversion by interruption:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_IT()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback()\r\n (this function must be implemented in user program)\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_IT()\r\n\r\n (++) ADC conversion with transfer by DMA:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_DMA()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback() or HAL_ADC_ConvHalfCpltCallback()\r\n (these functions must be implemented in user program)\r\n (+++) Conversion results are automatically transferred by DMA into\r\n destination variable address.\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_DMA()\r\n\r\n [..]\r\n\r\n (@) Callback functions must be implemented in user program:\r\n (+@) HAL_ADC_ErrorCallback()\r\n (+@) HAL_ADC_LevelOutOfWindowCallback() (callback of analog watchdog)\r\n (+@) HAL_ADC_ConvCpltCallback()\r\n (+@) HAL_ADC_ConvHalfCpltCallback\r\n\r\n *** Deinitialization of ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Disable the ADC interface\r\n (++) ADC clock can be hard reset and disabled at RCC top level.\r\n (++) Hard reset of ADC peripherals\r\n using macro __ADCx_FORCE_RESET(), __ADCx_RELEASE_RESET().\r\n (++) ADC clock disable\r\n using the equivalent macro/functions as configuration step.\r\n (+++) Example:\r\n Into HAL_ADC_MspDeInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) RCC_OscInitStructure.OscillatorType = RCC_OSCILLATORTYPE_HSI14;\r\n (+++) RCC_OscInitStructure.HSI14State = RCC_HSI14_OFF; (if not used for system clock)\r\n (+++) HAL_RCC_OscConfig(&RCC_OscInitStructure);\r\n\r\n (#) ADC pins configuration\r\n (++) Disable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_DISABLE()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Disable the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Deinitialize the DMA\r\n using function HAL_DMA_Init().\r\n (++) Disable the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n\r\n [..]\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n\r\n The compilation flag USE_HAL_ADC_REGISTER_CALLBACKS, when set to 1,\r\n allows the user to configure dynamically the driver callbacks.\r\n Use Functions @ref HAL_ADC_RegisterCallback()\r\n to register an interrupt callback.\r\n [..]\r\n\r\n Function @ref HAL_ADC_RegisterCallback() allows to register following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n [..]\r\n\r\n Use function @ref HAL_ADC_UnRegisterCallback to reset a callback to the default\r\n weak function.\r\n [..]\r\n\r\n @ref HAL_ADC_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n This function allows to reset following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n [..]\r\n\r\n By default, after the @ref HAL_ADC_Init() and when the state is @ref HAL_ADC_STATE_RESET\r\n all callbacks are set to the corresponding weak functions:\r\n examples @ref HAL_ADC_ConvCpltCallback(), @ref HAL_ADC_ErrorCallback().\r\n Exception done for MspInit and MspDeInit functions that are\r\n reset to the legacy weak functions in the @ref HAL_ADC_Init()/ @ref HAL_ADC_DeInit() only when\r\n these callbacks are null (not registered beforehand).\r\n [..]\r\n\r\n If MspInit or MspDeInit are not null, the @ref HAL_ADC_Init()/ @ref HAL_ADC_DeInit()\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand) whatever the state.\r\n [..]\r\n\r\n Callbacks can be registered/unregistered in @ref HAL_ADC_STATE_READY state only.\r\n Exception done MspInit/MspDeInit functions that can be registered/unregistered\r\n in @ref HAL_ADC_STATE_READY or @ref HAL_ADC_STATE_RESET state,\r\n thus registered (user) MspInit/DeInit callbacks can be used during the Init/DeInit.\r\n [..]\r\n\r\n Then, the user first registers the MspInit/MspDeInit user callbacks\r\n using @ref HAL_ADC_RegisterCallback() before calling @ref HAL_ADC_DeInit()\r\n or @ref HAL_ADC_Init() function.\r\n [..]\r\n\r\n When the compilation flag USE_HAL_ADC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC ADC\r\n * @brief ADC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_CFGR_FIELDS_1 (ADC_CFGR_RES | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL) /*!< ADC_CFGR fields of parameters that can\r\n be updated when no regular conversion is on-going */\r\n\r\n/* Timeout values for ADC operations (enable settling time, */\r\n/* disable settling time, ...). */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n#define ADC_ENABLE_TIMEOUT (2UL) /*!< ADC enable time-out value */\r\n#define ADC_DISABLE_TIMEOUT (2UL) /*!< ADC disable time-out value */\r\n\r\n/* Timeout to wait for current conversion on going to be completed. */\r\n/* Timeout fixed to longest ADC conversion possible, for 1 channel: */\r\n/* - maximum sampling time (640.5 adc_clk) */\r\n/* - ADC resolution (Tsar 12 bits= 12.5 adc_clk) */\r\n/* - System clock / ADC clock <= 4096 (hypothesis of maximum clock ratio) */\r\n/* - ADC oversampling ratio 256 */\r\n/* Calculation: 653 * 4096 * 256 CPU clock cycles max */\r\n/* Unit: cycles of CPU clock. */\r\n#define ADC_CONVERSION_TIME_MAX_CPU_CYCLES (653UL * 4096UL * 256UL) /*!< ADC conversion completion time-out value */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief ADC Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the ADC.\r\n (+) De-initialize the ADC.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the ADC peripheral and regular group according to\r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * (refer to description of RCC configuration for ADC\r\n * in header of this file).\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef\r\n * structure on the fly, without modifying MSP configuration. If ADC\r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire\r\n * ADC and scope of regular group. For parameters details, see comments\r\n * of structure \"ADC_InitTypeDef\".\r\n * @note Parameters related to common ADC registers (ADC clock mode) are set\r\n * only if all ADCs are disabled.\r\n * If this is not the case, these common parameters setting are\r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of update of a parameter of ADC_InitTypeDef on the fly,\r\n * without disabling the other ADCs.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_cfgr;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CLOCKPRESCALER(hadc->Init.ClockPrescaler));\r\n assert_param(IS_ADC_RESOLUTION(hadc->Init.Resolution));\r\n assert_param(IS_ADC_DATA_ALIGN(hadc->Init.DataAlign));\r\n assert_param(IS_ADC_GAIN_COMPENSATION(hadc->Init.GainCompensation));\r\n assert_param(IS_ADC_SCAN_MODE(hadc->Init.ScanConvMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_ADC_EXTTRIG(hadc, hadc->Init.ExternalTrigConv));\r\n assert_param(IS_ADC_SAMPLINGMODE(hadc->Init.SamplingMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n assert_param(IS_ADC_OVERRUN(hadc->Init.Overrun));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.LowPowerAutoWait));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.OversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_DISCONT_NUMBER(hadc->Init.NbrOfDiscConversion));\r\n }\r\n }\r\n\r\n /* DISCEN and CONT bits cannot be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\r\n\r\n /* Actions performed only if ADC is coming from state reset: */\r\n /* - Initialization of ADC MSP */\r\n if (hadc->State == HAL_ADC_STATE_RESET)\r\n {\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n /* Init the ADC Callback settings */\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback; /* Legacy weak callback */\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback; /* Legacy weak callback */\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback; /* Legacy weak callback */\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback; /* Legacy weak callback */\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback; /* Legacy weak callback */\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback; /* Legacy weak callback */\r\n\r\n if (hadc->MspInitCallback == NULL)\r\n {\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n }\r\n\r\n /* Init the low level hardware */\r\n hadc->MspInitCallback(hadc);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_ADC_MspInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Initialize Lock */\r\n hadc->Lock = HAL_UNLOCKED;\r\n }\r\n\r\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\r\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\r\n {\r\n /* Disable ADC deep power down mode */\r\n LL_ADC_DisableDeepPowerDown(hadc->Instance);\r\n\r\n /* System was in deep power down mode, calibration must\r\n be relaunched or a previously saved calibration factor\r\n re-applied once the ADC voltage regulator is enabled */\r\n }\r\n\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Enable ADC internal voltage regulator */\r\n LL_ADC_EnableInternalRegulator(hadc->Instance);\r\n\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n\r\n /* Verification that ADC voltage regulator is correctly enabled, whether */\r\n /* or not ADC is coming from state reset (if any potential problem of */\r\n /* clocking, voltage regulator would not be enabled). */\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Configuration of ADC parameters if previous preliminary actions are */\r\n /* correctly completed and if there is no conversion on going on regular */\r\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\r\n /* called to update a parameter on the fly). */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n\r\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n && (tmp_adc_is_conversion_on_going_regular == 0UL)\r\n )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Configuration of common ADC parameters */\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - clock configuration */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR: */\r\n /* */\r\n /* - ADC clock mode and ACC prescaler (CKMODE and PRESC bits)are set */\r\n /* according to adc->Init.ClockPrescaler. It selects the clock */\r\n /* source and sets the clock division factor. */\r\n /* */\r\n /* Some parameters of this register are not reset, since they are set */\r\n /* by other functions and must be kept in case of usage of this */\r\n /* function on the fly (update of a parameter of ADC_InitTypeDef */\r\n /* without needing to reconfigure all other ADC groups/channels */\r\n /* parameters): */\r\n /* - when multimode feature is available, multimode-related */\r\n /* parameters: MDMA, DMACFG, DELAY, DUAL (set by API */\r\n /* HAL_ADCEx_MultiModeConfigChannel() ) */\r\n /* - internal measurement paths: Vbat, temperature sensor, Vref */\r\n /* (set into HAL_ADC_ConfigChannel() or */\r\n /* HAL_ADCEx_InjectedConfigChannel() ) */\r\n LL_ADC_SetCommonClock(__LL_ADC_COMMON_INSTANCE(hadc->Instance), hadc->Init.ClockPrescaler);\r\n }\r\n }\r\n\r\n /* Configuration of ADC: */\r\n /* - resolution Init.Resolution */\r\n /* - data alignment Init.DataAlign */\r\n /* - external trigger to start conversion Init.ExternalTrigConv */\r\n /* - external trigger polarity Init.ExternalTrigConvEdge */\r\n /* - continuous conversion mode Init.ContinuousConvMode */\r\n /* - overrun Init.Overrun */\r\n /* - discontinuous mode Init.DiscontinuousConvMode */\r\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\r\n tmp_cfgr = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\r\n hadc->Init.Overrun |\r\n hadc->Init.DataAlign |\r\n hadc->Init.Resolution |\r\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n tmp_cfgr |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\r\n }\r\n\r\n /* Enable external trigger if trigger selection is different of software */\r\n /* start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\r\n {\r\n tmp_cfgr |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\r\n | hadc->Init.ExternalTrigConvEdge\r\n );\r\n }\r\n\r\n /* Update Configuration Register CFGR */\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmp_cfgr);\r\n\r\n /* Configuration of sampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Gain Compensation Init.GainCompensation */\r\n /* - DMA continuous request Init.DMAContinuousRequests */\r\n /* - LowPowerAutoWait feature Init.LowPowerAutoWait */\r\n /* - Oversampling parameters Init.Oversampling */\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n tmp_cfgr = (ADC_CFGR_DFSDM(hadc) |\r\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\r\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmp_cfgr);\r\n\r\n if (hadc->Init.GainCompensation != 0UL)\r\n {\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\r\n }\r\n\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(hadc->Init.Oversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(hadc->Init.Oversampling.RightBitShift));\r\n assert_param(IS_ADC_TRIGGERED_OVERSAMPLING_MODE(hadc->Init.Oversampling.TriggeredMode));\r\n assert_param(IS_ADC_REGOVERSAMPLING_MODE(hadc->Init.Oversampling.OversamplingStopReset));\r\n\r\n /* Configuration of Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n /* - Triggered mode */\r\n /* - Oversampling mode (continued/resumed) */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS |\r\n ADC_CFGR2_TROVS |\r\n ADC_CFGR2_ROVSM,\r\n ADC_CFGR2_ROVSE |\r\n hadc->Init.Oversampling.Ratio |\r\n hadc->Init.Oversampling.RightBitShift |\r\n hadc->Init.Oversampling.TriggeredMode |\r\n hadc->Init.Oversampling.OversamplingStopReset\r\n );\r\n }\r\n else\r\n {\r\n /* Disable ADC oversampling scope on ADC group regular */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\r\n }\r\n\r\n }\r\n\r\n /* Configuration of regular group sequencer: */\r\n /* - if scan mode is disabled, regular channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1) */\r\n /* Parameter \"NbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is not present by hardware on this device, but */\r\n /* emulated by software for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, regular channels sequence length is set to */\r\n /* parameter \"NbrOfConversion\". */\r\n\r\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\r\n {\r\n /* Set number of ranks in regular group sequencer */\r\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\r\n }\r\n\r\n /* Initialize the ADC state */\r\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to their default reset\r\n * values, with deinitialization of the ADC MSP.\r\n * @note For devices with several ADCs: reset of ADC common registers is done\r\n * only if all ADCs sharing the same common group are disabled.\r\n * (function \"HAL_ADC_MspDeInit()\" is also called under the same conditions:\r\n * all ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * If this is not the case, reset of these common parameters reset is\r\n * bypassed without error reporting: it can be the intended behavior in\r\n * case of reset of a single ADC while the other ADCs sharing the same\r\n * common group is still running.\r\n * @note By default, HAL_ADC_DeInit() set ADC in mode deep power-down:\r\n * this saves more power by reducing leakage currents\r\n * and is particularly interesting before entering MCU low-power modes.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Stop potential conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n /* Flush register JSQR: reset the queue sequencer when injected */\r\n /* queue sequencer is enabled and ADC disabled. */\r\n /* The software and hardware triggers of the injected sequence are both */\r\n /* internally disabled just after the completion of the last valid */\r\n /* injected sequence. */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQM);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Change ADC state */\r\n hadc->State = HAL_ADC_STATE_READY;\r\n }\r\n }\r\n\r\n /* Note: HAL ADC deInit is done independently of ADC conversion stop */\r\n /* and disable return status. In case of status fail, attempt to */\r\n /* perform deinitialization anyway and it is up user code in */\r\n /* in HAL_ADC_MspDeInit() to reset the ADC peripheral using */\r\n /* system RCC hard reset. */\r\n\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_AWD3 | ADC_IT_AWD2 | ADC_IT_AWD1 |\r\n ADC_IT_JQOVF | ADC_IT_OVR |\r\n ADC_IT_JEOS | ADC_IT_JEOC |\r\n ADC_IT_EOS | ADC_IT_EOC |\r\n ADC_IT_EOSMP | ADC_IT_RDY));\r\n\r\n /* Reset register ISR */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_AWD3 | ADC_FLAG_AWD2 | ADC_FLAG_AWD1 |\r\n ADC_FLAG_JQOVF | ADC_FLAG_OVR |\r\n ADC_FLAG_JEOS | ADC_FLAG_JEOC |\r\n ADC_FLAG_EOS | ADC_FLAG_EOC |\r\n ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n\r\n /* Reset register CR */\r\n /* Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART,\r\n ADC_CR_ADCAL, ADC_CR_ADDIS and ADC_CR_ADEN are in access mode \"read-set\":\r\n no direct reset applicable.\r\n Update CR register to reset value where doable by software */\r\n CLEAR_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(hadc->Instance->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_FIELDS);\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS |\r\n ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE);\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(hadc->Instance->SMPR1, ADC_SMPR1_FIELDS);\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(hadc->Instance->SMPR2, ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16 |\r\n ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13 |\r\n ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10);\r\n\r\n /* Reset register TR1 */\r\n CLEAR_BIT(hadc->Instance->TR1, ADC_TR1_HT1 | ADC_TR1_LT1);\r\n\r\n /* Reset register TR2 */\r\n CLEAR_BIT(hadc->Instance->TR2, ADC_TR2_HT2 | ADC_TR2_LT2);\r\n\r\n /* Reset register TR3 */\r\n CLEAR_BIT(hadc->Instance->TR3, ADC_TR3_HT3 | ADC_TR3_LT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2 |\r\n ADC_SQR1_SQ1 | ADC_SQR1_L);\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(hadc->Instance->SQR2, ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7 |\r\n ADC_SQR2_SQ6 | ADC_SQR2_SQ5);\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(hadc->Instance->SQR3, ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12 |\r\n ADC_SQR3_SQ11 | ADC_SQR3_SQ10);\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(hadc->Instance->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Register JSQR was reset when the ADC was disabled */\r\n\r\n /* Reset register DR */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(hadc->Instance->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(hadc->Instance->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(hadc->Instance->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n\r\n /* ========== Reset common ADC registers ========== */\r\n\r\n /* Software is allowed to change common parameters only when all the other\r\n ADCs are disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR:\r\n - clock mode: CKMODE, PRESCEN\r\n - multimode related parameters (when this feature is available): MDMA,\r\n DMACFG, DELAY, DUAL (set by HAL_ADCEx_MultiModeConfigChannel() API)\r\n - internal measurement paths: Vbat, temperature sensor, Vref (set into\r\n HAL_ADC_ConfigChannel() or HAL_ADCEx_InjectedConfigChannel() )\r\n */\r\n ADC_CLEAR_COMMON_CONTROL_REGISTER(hadc);\r\n\r\n /* ========== Hard reset ADC peripheral ========== */\r\n /* Performs a global reset of the entire ADC peripherals instances */\r\n /* sharing the same common ADC instance: ADC state is forced to */\r\n /* a similar state as after device power-on. */\r\n /* Note: A possible implementation is to add RCC bus reset of ADC */\r\n /* (for example, using macro */\r\n /* __HAL_RCC_ADC..._FORCE_RESET()/..._RELEASE_RESET()/..._CLK_DISABLE()) */\r\n /* in function \"void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\": */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n if (hadc->MspDeInitCallback == NULL)\r\n {\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n\r\n /* DeInit the low level hardware */\r\n hadc->MspDeInitCallback(hadc);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_ADC_MspDeInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Reset injected channel configuration parameters */\r\n hadc->InjectionConfig.ContextQueue = 0;\r\n hadc->InjectionConfig.ChannelCount = 0;\r\n\r\n /* Set ADC state */\r\n hadc->State = HAL_ADC_STATE_RESET;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Initialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @note All ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspDeInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User ADC Callback\r\n * To be used instead of the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @param pCallback pointer to the Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a ADC Callback\r\n * ADC callback is redirected to the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group2 ADC Input and Output operation functions\r\n * @brief ADC IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion of regular group.\r\n (+) Stop conversion of regular group.\r\n (+) Poll for conversion complete on regular group.\r\n (+) Poll for conversion event.\r\n (+) Get result of regular channel conversion.\r\n (+) Start conversion of regular group and enable interruptions.\r\n (+) Stop conversion of regular group and disable interruptions.\r\n (+) Handle ADC interrupt request\r\n (+) Start conversion of regular group and enable DMA transfer.\r\n (+) Stop conversion of regular group and disable ADC DMA transfer.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * if ADC is Slave, ADC is enabled but conversion is not started,\r\n * if ADC is master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, update Slave State in setting\r\n HAL_ADC_STATE_INJ_BUSY bit and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n }\r\n#else\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @note ADC conversion flags EOS (end of sequence) and EOC (end of\r\n * conversion) are cleared by this function, with an exception:\r\n * if low power feature \"LowPowerAutoWait\" is enabled, flags are\r\n * not cleared to not interfere with this feature until data register\r\n * is read using function HAL_ADC_GetValue().\r\n * @note This function cannot be used in a particular setup: ADC configured\r\n * in DMA mode and polling for end of each conversion (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SINGLE_CONV).\r\n * In this case, DMA resets the flag EOC and polling cannot be\r\n * performed on each conversion. Nevertheless, polling can still\r\n * be performed on the complete sequence (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SEQ_CONV).\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_End;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of conversion selected to end of sequence conversions */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_End = ADC_FLAG_EOS;\r\n }\r\n /* If end of conversion selected to end of unitary conversion */\r\n else /* ADC_EOC_SINGLE_CONV */\r\n {\r\n /* Verification that ADC configuration is compliant with polling for */\r\n /* each conversion: */\r\n /* Particular case is ADC configured in DMA mode and ADC sequencer with */\r\n /* several ranks and polling for end of each conversion. */\r\n /* For code simplicity sake, this particular case is generalized to */\r\n /* ADC configured in DMA mode and and polling for end of each conversion. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Check ADC DMA mode in independent mode on ADC group regular */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n else\r\n {\r\n /* Check ADC DMA mode in multimode on ADC group regular */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n#else\r\n /* Check ADC DMA mode */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n }\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of unitary conversion or sequence conversions flag is raised */\r\n while ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n if ((LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == DISABLE)\r\n )\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* Retrieve Master ADC CFGR register */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Clear polled flag */\r\n if (tmp_Flag_End == ADC_FLAG_EOS)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOS);\r\n }\r\n else\r\n {\r\n /* Clear end of conversion EOC flag of regular group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature */\r\n /* until data register is read using function HAL_ADC_GetValue(). */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Poll for ADC event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_EOSMP_EVENT ADC End of Sampling event\r\n * @arg @ref ADC_AWD1_EVENT ADC Analog watchdog 1 event (main analog watchdog, present on\r\n * all STM32 series)\r\n * @arg @ref ADC_AWD2_EVENT ADC Analog watchdog 2 event (additional analog watchdog, not present on\r\n * all STM32 series)\r\n * @arg @ref ADC_AWD3_EVENT ADC Analog watchdog 3 event (additional analog watchdog, not present on\r\n * all STM32 series)\r\n * @arg @ref ADC_OVR_EVENT ADC Overrun event\r\n * @arg @ref ADC_JQOVF_EVENT ADC Injected context queue overflow event\r\n * @param Timeout Timeout value in millisecond.\r\n * @note The relevant flag is cleared if found to be set, except for ADC_FLAG_OVR.\r\n * Indeed, the latter is reset only if hadc->Init.Overrun field is set\r\n * to ADC_OVR_DATA_OVERWRITTEN. Otherwise, data register may be potentially overwritten\r\n * by a new converted data as soon as OVR is cleared.\r\n * To reset OVR flag once the preserved data is retrieved, the user can resort\r\n * to macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EVENT_TYPE(EventType));\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Check selected event flag */\r\n while (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n switch (EventType)\r\n {\r\n /* End Of Sampling event */\r\n case ADC_EOSMP_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n\r\n /* Clear the End Of Sampling flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n\r\n break;\r\n\r\n /* Analog watchdog (level out of window) event */\r\n /* Note: In case of several analog watchdog enabled, if needed to know */\r\n /* which one triggered and on which ADCx, test ADC state of analog watchdog */\r\n /* flags HAL_ADC_STATE_AWD1/2/3 using function \"HAL_ADC_GetState()\". */\r\n /* For example: */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD2) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD3) != 0UL) \" */\r\n\r\n /* Check analog watchdog 1 flag */\r\n case ADC_AWD_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 2 flag */\r\n case ADC_AWD2_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 3 flag */\r\n case ADC_AWD3_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n\r\n break;\r\n\r\n /* Injected context queue overflow event */\r\n case ADC_JQOVF_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear ADC Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n break;\r\n\r\n /* Overrun event */\r\n default: /* Case ADC_OVR_EVENT */\r\n /* If overrun is set to overwrite previous data, overrun event is not */\r\n /* considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n }\r\n else\r\n {\r\n /* Clear ADC Overrun flag only if Overrun is set to ADC_OVR_DATA_OVERWRITTEN\r\n otherwise, data register is potentially overwritten by new converted data as soon\r\n as OVR is cleared. */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n break;\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : EOC (end of conversion), EOS (end of sequence),\r\n * OVR overrun.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Start_IT() must be called for ADC Slave first, then for\r\n * ADC Master.\r\n * For ADC Slave, ADC is enabled only (conversion is not started).\r\n * For ADC Master, ADC is enabled and multimode conversion is started.\r\n * @note To guarantee a proper reset of all interruptions once all the needed\r\n * conversions are obtained, HAL_ADC_Stop_IT() must be called to ensure\r\n * a correct stop of the IT-based conversions.\r\n * @note By default, HAL_ADC_Start_IT() does not enable the End Of Sampling\r\n * interruption. If required (e.g. in case of oversampling with trigger\r\n * mode), the user must:\r\n * 1. first clear the EOSMP flag if set with macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP)\r\n * 2. then enable the EOSMP interrupt with macro __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOSMP)\r\n * before calling HAL_ADC_Start_IT().\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Disable all interruptions before enabling the desired ones */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOC);\r\n break;\r\n }\r\n\r\n /* Enable ADC overrun interrupt */\r\n /* If hadc->Init.Overrun is set to ADC_OVR_DATA_PRESERVED, only then is\r\n ADC_IT_OVR enabled; otherwise data overwrite is considered as normal\r\n behavior and no CPU time is lost for a non-processed interruption */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n }\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, Slave injected interruptions\r\n are enabled nevertheless (for same reason as above) */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n /* First, update Slave State in setting HAL_ADC_STATE_INJ_BUSY bit\r\n and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n /* Next, set Slave injected interruptions */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n }\r\n#else\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable interrution of\r\n * end-of-conversion, disable ADC peripheral.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group and transfer result through DMA.\r\n * @note Interruptions enabled in this function:\r\n * overrun (if applicable), DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available): HAL_ADC_Start_DMA()\r\n * is designed for single-ADC mode only. For multimode, the dedicated\r\n * HAL_ADCEx_MultiModeStart_DMA() function must be used.\r\n * @param hadc ADC handle\r\n * @param pData Destination Buffer address.\r\n * @param Length Number of data to be transferred from ADC peripheral to memory\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Ensure that multimode regular conversions are not enabled. */\r\n /* Otherwise, dedicated API HAL_ADCEx_MultiModeStart_DMA() must be used. */\r\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n {\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\r\n\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, */\r\n /* ADC start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* With DMA, overrun event is always considered as an error even if\r\n hadc->Init.Overrun is set to ADC_OVR_DATA_OVERWRITTEN. Therefore,\r\n ADC_IT_OVR is enabled. */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Enable ADC DMA mode */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on ADC group injected. If ADC group injected is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Stop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode, the dedicated HAL_ADCEx_MultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential ADC group regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC DMA (ADC DMA configuration of continuous requests is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n if (hadc->DMA_Handle->State == HAL_DMA_STATE_BUSY)\r\n {\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading register DR automatically clears ADC flag EOC\r\n * (ADC group regular end of unitary conversion).\r\n * @note This function does not clear ADC flag EOS\r\n * (ADC group regular end of sequence conversion).\r\n * Occurrence of flag EOS rising:\r\n * - If sequencer is composed of 1 rank, flag EOS is equivalent\r\n * to flag EOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag EOC only is raised, at the end of the scan sequence\r\n * both flags EOC and EOS are raised.\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADC_PollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_EOS).\r\n * @param hadc ADC handle\r\n * @retval ADC group regular conversion data\r\n */\r\nuint32_t HAL_ADC_GetValue(const ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Note: EOC flag is not cleared here by software because automatically */\r\n /* cleared by hardware when reading register DR. */\r\n\r\n /* Return ADC converted value */\r\n return hadc->Instance->DR;\r\n}\r\n\r\n/**\r\n * @brief Start ADC conversion sampling phase of regular group\r\n * @note: This function should only be called to start sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion sampling phase of regular group and start conversion\r\n * @note: This function should only be called to stop sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * - after sampling has been started using @ref HAL_ADC_StartSampling.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle ADC interrupt request.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t overrun_error = 0UL; /* flag set if overrun occurrence has to be considered as an error */\r\n uint32_t tmp_isr = hadc->Instance->ISR;\r\n uint32_t tmp_ier = hadc->Instance->IER;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n\r\n /* ========== Check End of Sampling flag for ADC group regular ========== */\r\n if (((tmp_isr & ADC_FLAG_EOSMP) == ADC_FLAG_EOSMP) && ((tmp_ier & ADC_IT_EOSMP) == ADC_IT_EOSMP))\r\n {\r\n /* Update state machine on end of sampling status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n }\r\n\r\n /* End Of Sampling callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->EndOfSamplingCallback(hadc);\r\n#else\r\n HAL_ADCEx_EndOfSamplingCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n }\r\n\r\n /* ====== Check ADC group regular end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_EOC) == ADC_FLAG_EOC) && ((tmp_ier & ADC_IT_EOC) == ADC_IT_EOC)) ||\r\n (((tmp_isr & ADC_FLAG_EOS) == ADC_FLAG_EOS) && ((tmp_ier & ADC_IT_EOS) == ADC_IT_EOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n }\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* check CONT bit directly in handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* else need to check Master ADC CONT bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Carry on if continuous mode is disabled */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) != ADC_CFGR_CONT)\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Allowed to modify bits ADC_IT_EOC/ADC_IT_EOS only if bit */\r\n /* ADSTART==0 (no conversion on going) */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n /* Note: Overrun interrupt was enabled with EOC interrupt in */\r\n /* HAL_Start_IT(), but is not disabled here because can be used */\r\n /* by overrun IRQ process below. */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC | ADC_IT_EOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n /* Note: Into callback function \"HAL_ADC_ConvCpltCallback()\", */\r\n /* to determine if conversion has been triggered from EOC or EOS, */\r\n /* possibility to use: */\r\n /* \" if ( __HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_EOS)) \" */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n /* Note: in case of overrun set to ADC_OVR_DATA_PRESERVED, end of */\r\n /* conversion flags clear induces the release of the preserved data.*/\r\n /* Therefore, if the preserved data value is needed, it must be */\r\n /* read preliminarily into HAL_ADC_ConvCpltCallback(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n\r\n /* ====== Check ADC group injected end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_JEOC) == ADC_FLAG_JEOC) && ((tmp_ier & ADC_IT_JEOC) == ADC_IT_JEOC)) ||\r\n (((tmp_isr & ADC_FLAG_JEOS) == ADC_FLAG_JEOS) && ((tmp_ier & ADC_IT_JEOS) == ADC_IT_JEOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Disable interruption if no further conversion upcoming by injected */\r\n /* external trigger or by automatic injected conversion with regular */\r\n /* group having no further conversion upcoming (same conditions as */\r\n /* regular group interruption disabling above), */\r\n /* and if injected scan sequence is completed. */\r\n if (tmp_adc_inj_is_trigger_source_sw_start != 0UL)\r\n {\r\n if ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) ||\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL)))\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Allowed to modify bits ADC_IT_JEOC/ADC_IT_JEOS only if bit */\r\n /* JADSTART==0 (no conversion on going) */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC | ADC_IT_JEOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Injected Conversion complete callback */\r\n /* Note: HAL_ADCEx_InjectedConvCpltCallback can resort to\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOS)) or\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOC)) to determine whether\r\n interruption has been triggered by end of conversion or end of\r\n sequence. */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedConvCpltCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear injected group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC | ADC_FLAG_JEOS);\r\n }\r\n\r\n /* ========== Check Analog watchdog 1 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD1) == ADC_FLAG_AWD1) && ((tmp_ier & ADC_IT_AWD1) == ADC_IT_AWD1))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Level out of window 1 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindowCallback(hadc);\r\n#else\r\n HAL_ADC_LevelOutOfWindowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n }\r\n\r\n /* ========== Check analog watchdog 2 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD2) == ADC_FLAG_AWD2) && ((tmp_ier & ADC_IT_AWD2) == ADC_IT_AWD2))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Level out of window 2 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow2Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow2Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n }\r\n\r\n /* ========== Check analog watchdog 3 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD3) == ADC_FLAG_AWD3) && ((tmp_ier & ADC_IT_AWD3) == ADC_IT_AWD3))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Level out of window 3 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow3Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow3Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n }\r\n\r\n /* ========== Check Overrun flag ========== */\r\n if (((tmp_isr & ADC_FLAG_OVR) == ADC_FLAG_OVR) && ((tmp_ier & ADC_IT_OVR) == ADC_IT_OVR))\r\n {\r\n /* If overrun is set to overwrite previous data (default setting), */\r\n /* overrun event is not considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n /* Exception for usage with DMA overrun event always considered as an */\r\n /* error. */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n else\r\n {\r\n /* Check DMA configuration */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (tmp_multimode_config != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n /* Multimode (when feature is available) is enabled,\r\n Common Control Register MDMA bits must be checked. */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n else\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n {\r\n /* Multimode not set or feature not available or ADC independent */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n }\r\n\r\n if (overrun_error == 1UL)\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n\r\n /* Error callback */\r\n /* Note: In case of overrun, ADC conversion data is preserved until */\r\n /* flag OVR is reset. */\r\n /* Therefore, old ADC conversion data can be retrieved in */\r\n /* function \"HAL_ADC_ErrorCallback()\". */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Clear ADC overrun flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n\r\n /* ========== Check Injected context queue overflow flag ========== */\r\n if (((tmp_isr & ADC_FLAG_JQOVF) == ADC_FLAG_JQOVF) && ((tmp_ier & ADC_IT_JQOVF) == ADC_IT_JQOVF))\r\n {\r\n /* Change ADC state to overrun state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear the Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n /* Injected context queue overflow callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedQueueOverflowCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedQueueOverflowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion DMA half-transfer callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvHalfCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 1 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOutOfWindowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief ADC error callback in non-blocking mode\r\n * (ADC conversion with interruption or transfer by DMA).\r\n * @note In case of error due to overrun when using ADC with DMA transfer\r\n * (HAL ADC handle parameter \"ErrorCode\" to state \"HAL_ADC_ERROR_OVR\"):\r\n * - Reinitialize the DMA using function \"HAL_ADC_Stop_DMA()\".\r\n * - If needed, restart a new ADC conversion using function\r\n * \"HAL_ADC_Start_DMA()\"\r\n * (this function is also clearing overrun flag)\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ErrorCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on regular group\r\n (+) Configure the analog watchdog\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group regular.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into ADC group regular,\r\n * following calls to this function can be used to reconfigure\r\n * some parameters of structure \"ADC_ChannelConfTypeDef\" on the fly,\r\n * without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param pConfig Structure of ADC channel assigned to ADC group regular.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, const ADC_ChannelConfTypeDef *pConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpOffsetShifted;\r\n uint32_t tmp_config_internal_channel;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_REGULAR_RANK(pConfig->Rank));\r\n assert_param(IS_ADC_SAMPLE_TIME(pConfig->SamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(pConfig->SingleDiff));\r\n assert_param(IS_ADC_OFFSET_NUMBER(pConfig->OffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), pConfig->Offset));\r\n\r\n /* if ROVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((pConfig->OffsetNumber != ADC_OFFSET_NONE) && (hadc->Init.OversamplingMode == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (pConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, pConfig->Channel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, pConfig->Channel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel number */\r\n /* - Channel rank */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Set ADC group regular sequence: channel on the selected scan sequence rank */\r\n LL_ADC_REG_SetSequencerRanks(hadc->Instance, pConfig->Rank, pConfig->Channel);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (pConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, pConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, pConfig->Channel, pConfig->SamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)pConfig->Offset);\r\n\r\n if (pConfig->OffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, pConfig->OffsetNumber, pConfig->Channel, tmpOffsetShifted);\r\n\r\n assert_param(IS_ADC_OFFSET_SIGN(pConfig->OffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfig->OffsetSaturation));\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, pConfig->OffsetNumber, pConfig->OffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, pConfig->OffsetNumber,\r\n (pConfig->OffsetSaturation == ENABLE) ?\r\n LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, pConfig->Channel, pConfig->SingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n if (pConfig->SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\r\n (__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)pConfig->Channel)\r\n + 1UL) & 0x1FUL)),\r\n pConfig->SamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor. */\r\n /* If internal channel selected, enable dedicated internal buffers and */\r\n /* paths. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(pConfig->Channel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((pConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (pConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((pConfig->Channel == ADC_CHANNEL_VBAT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((pConfig->Channel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n }\r\n\r\n /* If a conversion is on going on regular group, no update on regular */\r\n /* channel could be done on neither of the channel configuration structure */\r\n /* parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Configure the analog watchdog.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the selected analog watchdog, successive\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_AnalogWDGConfTypeDef\" on the fly, without resetting\r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_AnalogWDGConfTypeDef\".\r\n * @note On this STM32 series, analog watchdog thresholds can be modified\r\n * while ADC conversion is on going.\r\n * In this case, some constraints must be taken into account:\r\n * the programmed threshold values are effective from the next\r\n * ADC EOC (end of unitary conversion).\r\n * Considering that registers write delay may happen due to\r\n * bus activity, this might cause an uncertainty on the\r\n * effective timing of the new programmed threshold values.\r\n * @param hadc ADC handle\r\n * @param pAnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc, const ADC_AnalogWDGConfTypeDef *pAnalogWDGConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_awd_high_threshold_shifted;\r\n uint32_t tmp_awd_low_threshold_shifted;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_NUMBER(pAnalogWDGConfig->WatchdogNumber));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_MODE(pAnalogWDGConfig->WatchdogMode));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(pAnalogWDGConfig->FilteringConfig));\r\n assert_param(IS_FUNCTIONAL_STATE(pAnalogWDGConfig->ITMode));\r\n\r\n if ((pAnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REG) ||\r\n (pAnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_INJEC) ||\r\n (pAnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC))\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, pAnalogWDGConfig->Channel));\r\n }\r\n\r\n /* Verify thresholds range */\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n /* Case of oversampling enabled: depending on ratio and shift configuration,\r\n analog watchdog thresholds can be higher than ADC resolution.\r\n Verify if thresholds are within maximum thresholds range. */\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, pAnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, pAnalogWDGConfig->LowThreshold));\r\n }\r\n else\r\n {\r\n /* Verify if thresholds are within the selected ADC resolution */\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), pAnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), pAnalogWDGConfig->LowThreshold));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on ADC groups regular and injected: */\r\n /* - Analog watchdog channels */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Analog watchdog configuration */\r\n if (pAnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Configuration of analog watchdog: */\r\n /* - Set the analog watchdog enable mode: one or overall group of */\r\n /* channels, on groups regular and-or injected. */\r\n switch (pAnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1,\r\n __LL_ADC_ANALOGWD_CHANNEL_GROUP(pAnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1,\r\n __LL_ADC_ANALOGWD_CHANNEL_GROUP(pAnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1,\r\n __LL_ADC_ANALOGWD_CHANNEL_GROUP(pAnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_INJ);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n /* Set the filtering configuration */\r\n MODIFY_REG(hadc->Instance->TR1,\r\n ADC_TR1_AWDFILT,\r\n pAnalogWDGConfig->FilteringConfig);\r\n\r\n /* Update state, clear previous result related to AWD1 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD1(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (pAnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD1(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD1(hadc->Instance);\r\n }\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 or ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n switch (pAnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n /* Update AWD by bitfield to keep the possibility to monitor */\r\n /* several channels by successive calls of this function. */\r\n if (pAnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n SET_BIT(hadc->Instance->AWD2CR,\r\n (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(pAnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->Instance->AWD3CR,\r\n (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(pAnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance,\r\n pAnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, pAnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n if (pAnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n /* Update state, clear previous result related to AWD2 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD2(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (pAnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD2(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD2(hadc->Instance);\r\n }\r\n }\r\n /* (pAnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_3) */\r\n else\r\n {\r\n /* Update state, clear previous result related to AWD3 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD3(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (pAnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD3(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD3(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Analog watchdog thresholds configuration */\r\n if (pAnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 11, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmp_awd_high_threshold_shifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, pAnalogWDGConfig->HighThreshold);\r\n tmp_awd_low_threshold_shifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, pAnalogWDGConfig->LowThreshold);\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 and ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 7, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmp_awd_high_threshold_shifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, pAnalogWDGConfig->HighThreshold);\r\n tmp_awd_low_threshold_shifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, pAnalogWDGConfig->LowThreshold);\r\n }\r\n\r\n /* Set ADC analog watchdog thresholds value of both thresholds high and low */\r\n LL_ADC_ConfigAnalogWDThresholds(hadc->Instance, pAnalogWDGConfig->WatchdogNumber, tmp_awd_high_threshold_shifted,\r\n tmp_awd_low_threshold_shifted);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group4 Peripheral State functions\r\n * @brief ADC Peripheral State functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral state and errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions to get in run-time the status of the\r\n peripheral.\r\n (+) Check the ADC state\r\n (+) Check the ADC error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the ADC handle state.\r\n * @note ADC state machine is managed by bitfields, ADC status must be\r\n * compared with states bits.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n * @param hadc ADC handle\r\n * @retval ADC handle state (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetState(const ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Return ADC handle state */\r\n return hadc->State;\r\n}\r\n\r\n/**\r\n * @brief Return the ADC error code.\r\n * @param hadc ADC handle\r\n * @retval ADC error code (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetError(const ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n return hadc->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Stop ADC conversion.\r\n * @param hadc ADC handle\r\n * @param ConversionGroup ADC group regular and/or injected.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_REGULAR_GROUP ADC regular conversion type.\r\n * @arg @ref ADC_INJECTED_GROUP ADC injected conversion type.\r\n * @arg @ref ADC_REGULAR_INJECTED_GROUP ADC regular and injected conversion type.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup)\r\n{\r\n uint32_t tickstart;\r\n uint32_t Conversion_Timeout_CPU_cycles = 0UL;\r\n uint32_t conversion_group_reassigned = ConversionGroup;\r\n uint32_t tmp_ADC_CR_ADSTART_JADSTART;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CONVERSION_GROUP(ConversionGroup));\r\n\r\n /* Verification if ADC is not already stopped (on regular and injected */\r\n /* groups) to bypass this function if not needed. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular != 0UL)\r\n || (tmp_adc_is_conversion_on_going_injected != 0UL)\r\n )\r\n {\r\n /* Particular case of continuous auto-injection mode combined with */\r\n /* auto-delay mode. */\r\n /* In auto-injection mode, regular group stop ADC_CR_ADSTP is used (not */\r\n /* injected group stop ADC_CR_JADSTP). */\r\n /* Procedure to be followed: Wait until JEOS=1, clear JEOS, set ADSTP=1 */\r\n /* (see reference manual). */\r\n if (((hadc->Instance->CFGR & ADC_CFGR_JAUTO) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == ENABLE)\r\n && (hadc->Init.LowPowerAutoWait == ENABLE)\r\n )\r\n {\r\n /* Use stop of regular group */\r\n conversion_group_reassigned = ADC_REGULAR_GROUP;\r\n\r\n /* Wait until JEOS=1 (maximum Timeout: 4 injected conversions) */\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS) == 0UL)\r\n {\r\n if (Conversion_Timeout_CPU_cycles >= (ADC_CONVERSION_TIME_MAX_CPU_CYCLES * 4UL))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n\r\n /* Clear JEOS */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOS);\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group regular */\r\n if (conversion_group_reassigned != ADC_INJECTED_GROUP)\r\n {\r\n /* Software is allowed to set ADSTP only when ADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group regular conversion */\r\n LL_ADC_REG_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group injected */\r\n if (conversion_group_reassigned != ADC_REGULAR_GROUP)\r\n {\r\n /* Software is allowed to set JADSTP only when JADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group injected conversion */\r\n LL_ADC_INJ_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Selection of start and stop bits with respect to the regular or injected group */\r\n switch (conversion_group_reassigned)\r\n {\r\n case ADC_REGULAR_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = (ADC_CR_ADSTART | ADC_CR_JADSTART);\r\n break;\r\n case ADC_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_JADSTART;\r\n break;\r\n /* Case ADC_REGULAR_GROUP only*/\r\n default:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_ADSTART;\r\n break;\r\n }\r\n\r\n /* Wait for conversion effectively stopped */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC must be disabled\r\n * and voltage regulator must be enabled (done into HAL_ADC_Init()).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n\r\n /* ADC enable and wait for ADC ready (in case of ADC is disabled or */\r\n /* enabling phase not yet completed: flag ADC ready not yet set). */\r\n /* Timeout implemented to not be stuck if ADC cannot be enabled (possible */\r\n /* causes: ADC clock not running, ...). */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Check if conditions to enable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripheral */\r\n LL_ADC_Enable(hadc->Instance);\r\n\r\n if ((LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance))\r\n & LL_ADC_PATH_INTERNAL_TEMPSENSOR) != 0UL)\r\n {\r\n /* Delay for temperature sensor buffer stabilization time */\r\n /* Note: Value LL_ADC_DELAY_TEMPSENSOR_STAB_US used instead of */\r\n /* LL_ADC_DELAY_TEMPSENSOR_BUFFER_STAB_US because needed */\r\n /* in case of ADC enable after a system wake up */\r\n /* from low power mode. */\r\n\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n\r\n /* Wait for ADC effectively enabled */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* If ADEN bit is set less than 4 ADC clock cycles after the ADCAL bit\r\n has been cleared (after a calibration), ADEN bit is reset by the\r\n calibration logic.\r\n The workaround is to continue setting ADEN until ADRDY is becomes 1.\r\n Additionally, ADC_ENABLE_TIMEOUT is defined to encompass this\r\n 4 ADC clock cycle duration */\r\n /* Note: Test of ADC enabled required due to hardware constraint to */\r\n /* not enable ADC if already enabled. */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_Enable(hadc->Instance);\r\n }\r\n\r\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC conversions must be\r\n * stopped.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n const uint32_t tmp_adc_is_disable_on_going = LL_ADC_IsDisableOngoing(hadc->Instance);\r\n\r\n /* Verification if ADC is not already disabled: */\r\n /* Note: forbidden to disable ADC (set bit ADC_CR_ADDIS) if ADC is already */\r\n /* disabled. */\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_disable_on_going == 0UL)\r\n )\r\n {\r\n /* Check if conditions to disable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADEN)) == ADC_CR_ADEN)\r\n {\r\n /* Disable the ADC peripheral */\r\n LL_ADC_Disable(hadc->Instance);\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Wait for ADC effectively disabled */\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DMA transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n /* Is it the end of the regular sequence ? */\r\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\r\n {\r\n /* Are conversions software-triggered ? */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Is CONT bit set ? */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\r\n {\r\n /* CONT bit is not set, no more conversions expected */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* DMA End of Transfer interrupt was triggered but conversions sequence\r\n is not over. If DMACFG is set to 0, conversions are stopped. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\r\n {\r\n /* DMACFG bit is not set, conversions are stopped. */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else /* DMA and-or internal error occurred */\r\n {\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\r\n {\r\n /* Call HAL ADC Error Callback function */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Call ADC DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback(hdma);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Half conversion callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvHalfCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvHalfCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n\r\n /* Set ADC error code to DMA error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Peripheral Control functions\r\n * Other functions (generic functions) are available in file\r\n * \"stm32g4xx_hal_adc.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n [..]\r\n (@) Sections \"ADC peripheral features\" and \"How to use this driver\" are\r\n available in file of generic functions \"stm32g4xx_hal_adc.c\".\r\n [..]\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx ADCEx\r\n * @brief ADC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Constants ADC Extended Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_JSQR_FIELDS ((ADC_JSQR_JL | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN |\\\r\n ADC_JSQR_JSQ1 | ADC_JSQR_JSQ2 |\\\r\n ADC_JSQR_JSQ3 | ADC_JSQR_JSQ4 )) /*!< ADC_JSQR fields of parameters that can\r\n be updated anytime once the ADC is enabled */\r\n\r\n/* Fixed timeout value for ADC calibration. */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n/* Ex of profile low frequency : f_ADC at f_CPU/3968 (minimum value */\r\n/* considering both possible ADC clocking scheme: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 ) */\r\n/* Calibration_time MAX = 81 / f_ADC */\r\n/* = 81 / (f_CPU/3938) = 318978 CPU cycles */\r\n#define ADC_CALIBRATION_TIMEOUT (318978UL) /*!< ADC calibration time-out value (unit: CPU cycles) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Functions ADC Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group1 Extended Input and Output operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Perform the ADC self-calibration for single or differential ending.\r\n (+) Get calibration factors for single or differential ending.\r\n (+) Set calibration factors for single or differential ending.\r\n\r\n (+) Start conversion of ADC group injected.\r\n (+) Stop conversion of ADC group injected.\r\n (+) Poll for conversion complete on ADC group injected.\r\n (+) Get result of ADC group injected channel conversion.\r\n (+) Start conversion of ADC group injected and enable interruptions.\r\n (+) Stop conversion of ADC group injected and disable interruptions.\r\n\r\n (+) When multimode feature is available, start multimode and enable DMA transfer.\r\n (+) Stop multimode and disable ADC DMA transfer.\r\n (+) Get result of multimode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Perform an ADC automatic self-calibration\r\n * Calibration prerequisite: ADC must be disabled (execute this\r\n * function before HAL_ADC_Start() or after HAL_ADC_Stop() ).\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Calibration prerequisite: ADC must be disabled. */\r\n\r\n /* Disable the ADC (if not already disabled) */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Start ADC calibration in mode single-ended or differential */\r\n LL_ADC_StartCalibration(hadc->Instance, SingleDiff);\r\n\r\n /* Wait for calibration completion */\r\n while (LL_ADC_IsCalibrationOnGoing(hadc->Instance) != 0UL)\r\n {\r\n wait_loop_index++;\r\n if (wait_loop_index >= ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Note: No need to update variable \"tmp_hal_status\" here: already set */\r\n /* to state \"HAL_ERROR\" by function disabling the ADC. */\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get the calibration factor.\r\n * @param hadc ADC handle.\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval Calibration value.\r\n */\r\nuint32_t HAL_ADCEx_Calibration_GetValue(const ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Return the selected ADC calibration value */\r\n return LL_ADC_GetCalibrationFactor(hadc->Instance, SingleDiff);\r\n}\r\n\r\n/**\r\n * @brief Set the calibration factor to overwrite automatic conversion result.\r\n * ADC must be enabled and no conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @param CalibrationFactor Calibration factor (coded on 7 bits maximum)\r\n * @retval HAL state\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n assert_param(IS_ADC_CALFACT(CalibrationFactor));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Verification of hardware constraints before modifying the calibration */\r\n /* factors register: ADC must be enabled, no conversion on going. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Set the selected ADC calibration value */\r\n LL_ADC_SetCalibrationFactor(hadc->Instance, SingleDiff, CalibrationFactor);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n /* Update ADC error code */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n /* Update ADC state machine to error */\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled when multimode feature is available:\r\n * HAL_ADCEx_InjectedStart() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels. Disable ADC peripheral if\r\n * no regular conversion is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note In case of multimode enabled (when multimode feature is available),\r\n * HAL_ADCEx_InjectedStop() must be called for ADC master first, then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on regular group is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for injected group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @note Depending on hadc->Init.EOCSelection, JEOS or JEOC is\r\n * checked and cleared depending on AUTDLY bit status.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_flag_end;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of sequence selected */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_flag_end = ADC_FLAG_JEOS;\r\n }\r\n else /* end of conversion selected */\r\n {\r\n tmp_flag_end = ADC_FLAG_JEOC;\r\n }\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of Conversion or Sequence flag is raised */\r\n while ((hadc->Instance->ISR & tmp_flag_end) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_flag_end) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger or by automatic injected conversion */\r\n /* from group regular. */\r\n if ((tmp_adc_inj_is_trigger_source_sw_start != 0UL) ||\r\n ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) &&\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL))))\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Clear polled flag */\r\n if (tmp_flag_end == ADC_FLAG_JEOS)\r\n {\r\n /* Clear end of sequence JEOS flag of injected group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature. */\r\n /* For injected groups, no new conversion will start before JEOS is */\r\n /* cleared. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n }\r\n }\r\n else\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC);\r\n }\r\n\r\n /* Return API HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : JEOC (end of conversion) or JEOS (end of sequence)\r\n * @note Case of multimode enabled (when multimode feature is enabled):\r\n * HAL_ADCEx_InjectedStart_IT() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC Injected context queue overflow interrupt if this feature */\r\n /* is enabled. */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_JQM) != 0UL)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_FLAG_JQOVF);\r\n }\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels, disable interruption of\r\n * end-of-conversion. Disable ADC peripheral if no regular conversion\r\n * is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADCEx_InjectedStop_IT() API must be called for ADC master first,\r\n * then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @note In case of auto-injection mode, HAL_ADC_Stop() must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on the other group (regular group) is intended to */\r\n /* continue. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for injected channels */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_JEOC | ADC_IT_JEOS | ADC_FLAG_JQOVF));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC, start MultiMode conversion and transfer regular results through DMA.\r\n * @note Multimode must have been previously configured using\r\n * HAL_ADCEx_MultiModeConfigChannel() function.\r\n * Interruptions enabled in this function:\r\n * overrun, DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note State field of Slave ADC handle is not updated in this configuration:\r\n * user should not rely on it for information related to Slave regular\r\n * conversions.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @param pData Destination Buffer address.\r\n * @param Length Length of data to be transferred from ADC peripheral to memory (in bytes).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n ADC_HandleTypeDef tmp_hadc_slave;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\r\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\r\n\r\n if (tmp_hadc_slave.Instance == NULL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripherals: master and slave (in case if not already */\r\n /* enabled previously) */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Enable(&tmp_hadc_slave);\r\n }\r\n\r\n /* Start multimode conversion of ADCs pair */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n (HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP),\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError ;\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC overrun interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&tmpADC_Common->CDR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral.\r\n * @note Multimode is kept enabled after this function. MultiMode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * Multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADC_Stop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmp_hadc_slave;\r\n uint32_t tmp_hadc_slave_conversion_on_going;\r\n HAL_StatusTypeDef tmp_hadc_slave_disable_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\r\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\r\n\r\n if (tmp_hadc_slave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmp_hadc_slave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmp_hadc_slave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADC_Stop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status == HAL_ERROR)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hadc_slave_disable_status = ADC_Disable(&tmp_hadc_slave);\r\n if ((ADC_Disable(hadc) == HAL_OK) &&\r\n (tmp_hadc_slave_disable_status == HAL_OK))\r\n {\r\n tmp_hal_status = HAL_OK;\r\n }\r\n }\r\n else\r\n {\r\n /* In case of error, attempt to disable ADC master and slave without status assert */\r\n (void) ADC_Disable(hadc);\r\n (void) ADC_Disable(&tmp_hadc_slave);\r\n }\r\n\r\n /* Set ADC state (ADC master) */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Return the last ADC Master and Slave regular conversions results when in multimode configuration.\r\n * @param hadc ADC handle of ADC Master (handle of ADC Slave must not be used)\r\n * @retval The converted data values.\r\n */\r\nuint32_t HAL_ADCEx_MultiModeGetValue(const ADC_HandleTypeDef *hadc)\r\n{\r\n const ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Prevent unused argument(s) compilation warning if no assert_param check */\r\n /* and possible no usage in __LL_ADC_COMMON_INSTANCE() below */\r\n UNUSED(hadc);\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Return the multi mode conversion value */\r\n return tmpADC_Common->CDR;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Get ADC injected group conversion result.\r\n * @note Reading register JDRx automatically clears ADC flag JEOC\r\n * (ADC group injected end of unitary conversion).\r\n * @note This function does not clear ADC flag JEOS\r\n * (ADC group injected end of sequence conversion)\r\n * Occurrence of flag JEOS rising:\r\n * - If sequencer is composed of 1 rank, flag JEOS is equivalent\r\n * to flag JEOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag JEOC only is raised, at the end of the scan sequence\r\n * both flags JEOC and EOS are raised.\r\n * Flag JEOS must not be cleared by this function because\r\n * it would not be compliant with low power features\r\n * (feature low power auto-wait, not available on all STM32 series).\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADCEx_InjectedPollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_JEOS).\r\n * @param hadc ADC handle\r\n * @param InjectedRank the converted ADC injected rank.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_INJECTED_RANK_1 ADC group injected rank 1\r\n * @arg @ref ADC_INJECTED_RANK_2 ADC group injected rank 2\r\n * @arg @ref ADC_INJECTED_RANK_3 ADC group injected rank 3\r\n * @arg @ref ADC_INJECTED_RANK_4 ADC group injected rank 4\r\n * @retval ADC group injected conversion data\r\n */\r\nuint32_t HAL_ADCEx_InjectedGetValue(const ADC_HandleTypeDef *hadc, uint32_t InjectedRank)\r\n{\r\n uint32_t tmp_jdr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_INJECTED_RANK(InjectedRank));\r\n\r\n /* Get ADC converted value */\r\n switch (InjectedRank)\r\n {\r\n case ADC_INJECTED_RANK_4:\r\n tmp_jdr = hadc->Instance->JDR4;\r\n break;\r\n case ADC_INJECTED_RANK_3:\r\n tmp_jdr = hadc->Instance->JDR3;\r\n break;\r\n case ADC_INJECTED_RANK_2:\r\n tmp_jdr = hadc->Instance->JDR2;\r\n break;\r\n case ADC_INJECTED_RANK_1:\r\n default:\r\n tmp_jdr = hadc->Instance->JDR1;\r\n break;\r\n }\r\n\r\n /* Return ADC converted value */\r\n return tmp_jdr;\r\n}\r\n\r\n/**\r\n * @brief Injected conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Injected context queue overflow callback.\r\n * @note This callback is called if injected context queue is enabled\r\n (parameter \"QueueInjectedContext\" in injected channel configuration)\r\n and if a new injected context is set when queue is full (maximum 2\r\n contexts).\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedQueueOverflowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 2 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow2Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 3 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow3Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief End Of Sampling callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_EndOfSamplingCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral if no\r\n * conversion is on going on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if regular conversions are effectively stopped\r\n and if no injected conversions are on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Stop ADC conversion of ADC groups regular and injected,\r\n * disable interrution of end-of-conversion,\r\n * disable ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable all regular-related interrupts */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable ADC peripheral if no injected conversions are on-going */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n /* if no issue reported */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @note HAL_ADCEx_RegularStop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode (when multimode feature is available),\r\n * HAL_ADCEx_RegularMultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable ADC DMA (ADC DMA configuration ADC_CFGR_DMACFG is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Stop DMA-based multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral if no injected\r\n * conversion is on-going.\r\n * @note Multimode is kept enabled after this function. Multimode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADCEx_RegularStop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmp_hadc_slave;\r\n uint32_t tmp_hadc_slave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\r\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\r\n\r\n if (tmp_hadc_slave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmp_hadc_slave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmp_hadc_slave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADCEx_RegularStop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave if no injected */\r\n /* conversion is on-going. */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing((&tmp_hadc_slave)->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(&tmp_hadc_slave);\r\n }\r\n }\r\n }\r\n\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Both Master and Slave ADC's could be disabled. Update Master State */\r\n /* Clear HAL_ADC_STATE_INJ_BUSY bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* injected (Master or Slave) conversions are still on-going,\r\n no Master State change */\r\n }\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group2 ADC Extended Peripheral Control functions\r\n * @brief ADC Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on injected group\r\n (+) Configure multimode when multimode feature is available\r\n (+) Enable or Disable Injected Queue\r\n (+) Disable ADC voltage regulator\r\n (+) Enter ADC deep-power-down mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group injected.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes injected group, following calls to this\r\n * function can be used to reconfigure some parameters of structure\r\n * \"ADC_InjectionConfTypeDef\" on the fly, without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_InjectionConfTypeDef\".\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Caution: For Injected Context Queue use, a context must be fully\r\n * defined before start of injected conversion. All channels are configured\r\n * consecutively for the same ADC instance. Therefore, the number of calls to\r\n * HAL_ADCEx_InjectedConfigChannel() must be equal to the value of parameter\r\n * InjectedNbrOfConversion for each context.\r\n * - Example 1: If 1 context is intended to be used (or if there is no use of the\r\n * Injected Queue Context feature) and if the context contains 3 injected ranks\r\n * (InjectedNbrOfConversion = 3), HAL_ADCEx_InjectedConfigChannel() must be\r\n * called once for each channel (i.e. 3 times) before starting a conversion.\r\n * This function must not be called to configure a 4th injected channel:\r\n * it would start a new context into context queue.\r\n * - Example 2: If 2 contexts are intended to be used and each of them contains\r\n * 3 injected ranks (InjectedNbrOfConversion = 3),\r\n * HAL_ADCEx_InjectedConfigChannel() must be called once for each channel and\r\n * for each context (3 channels x 2 contexts = 6 calls). Conversion can\r\n * start once the 1st context is set, that is after the first three\r\n * HAL_ADCEx_InjectedConfigChannel() calls. The 2nd context can be set on the fly.\r\n * @param hadc ADC handle\r\n * @param pConfigInjected Structure of ADC injected group and ADC channel for\r\n * injected group.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc,\r\n const ADC_InjectionConfTypeDef *pConfigInjected)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_offset_shifted;\r\n uint32_t tmp_config_internal_channel;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n __IO uint32_t wait_loop_index = 0;\r\n\r\n uint32_t tmp_jsqr_context_queue_being_built = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SAMPLE_TIME(pConfigInjected->InjectedSamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(pConfigInjected->InjectedSingleDiff));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfigInjected->AutoInjectedConv));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfigInjected->QueueInjectedContext));\r\n assert_param(IS_ADC_EXTTRIGINJEC_EDGE(pConfigInjected->ExternalTrigInjecConvEdge));\r\n assert_param(IS_ADC_EXTTRIGINJEC(hadc, pConfigInjected->ExternalTrigInjecConv));\r\n assert_param(IS_ADC_OFFSET_NUMBER(pConfigInjected->InjectedOffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), pConfigInjected->InjectedOffset));\r\n assert_param(IS_ADC_OFFSET_SIGN(pConfigInjected->InjectedOffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfigInjected->InjectedOffsetSaturation));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfigInjected->InjecOversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_INJECTED_RANK(pConfigInjected->InjectedRank));\r\n assert_param(IS_ADC_INJECTED_NB_CONV(pConfigInjected->InjectedNbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(pConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n\r\n\r\n /* if JOVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((pConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE)\r\n && (pConfigInjected->InjecOversamplingMode == ENABLE)));\r\n\r\n /* JDISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((pConfigInjected->InjectedDiscontinuousConvMode == ENABLE)\r\n && (pConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* DISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (pConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (pConfigInjected->InjectedSingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, pConfigInjected->InjectedChannel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, pConfigInjected->InjectedChannel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Configuration of injected group sequencer: */\r\n /* Hardware constraint: Must fully define injected context register JSQR */\r\n /* before make it entering into injected sequencer queue. */\r\n /* */\r\n /* - if scan mode is disabled: */\r\n /* * Injected channels sequence length is set to 0x00: 1 channel */\r\n /* converted (channel on injected rank 1) */\r\n /* Parameter \"InjectedNbrOfConversion\" is discarded. */\r\n /* * Injected context register JSQR setting is simple: register is fully */\r\n /* defined on one call of this function (for injected rank 1) and can */\r\n /* be entered into queue directly. */\r\n /* - if scan mode is enabled: */\r\n /* * Injected channels sequence length is set to parameter */\r\n /* \"InjectedNbrOfConversion\". */\r\n /* * Injected context register JSQR setting more complex: register is */\r\n /* fully defined over successive calls of this function, for each */\r\n /* injected channel rank. It is entered into queue only when all */\r\n /* injected ranks have been set. */\r\n /* Note: Scan mode is not present by hardware on this device, but used */\r\n /* by software for alignment over all STM32 devices. */\r\n\r\n if ((hadc->Init.ScanConvMode == ADC_SCAN_DISABLE) ||\r\n (pConfigInjected->InjectedNbrOfConversion == 1U))\r\n {\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer: fixed to 1st rank */\r\n /* (scan mode disabled, only rank 1 used) */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n /* - channel set to rank 1 (scan mode disabled, only rank 1 can be used) */\r\n\r\n if (pConfigInjected->InjectedRank == ADC_INJECTED_RANK_1)\r\n {\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (pConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_jsqr_context_queue_being_built = (ADC_JSQR_RK(pConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1)\r\n | (pConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | pConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_jsqr_context_queue_being_built = (ADC_JSQR_RK(pConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1));\r\n }\r\n\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, tmp_jsqr_context_queue_being_built);\r\n /* For debug and informative reasons, hadc handle saves JSQR setting */\r\n hadc->InjectionConfig.ContextQueue = tmp_jsqr_context_queue_being_built;\r\n\r\n }\r\n }\r\n else\r\n {\r\n /* Case of scan mode enabled, several channels to set into injected group */\r\n /* sequencer. */\r\n /* */\r\n /* Procedure to define injected context register JSQR over successive */\r\n /* calls of this function, for each injected channel rank: */\r\n /* 1. Start new context and set parameters related to all injected */\r\n /* channels: injected sequence length and trigger. */\r\n\r\n /* if hadc->InjectionConfig.ChannelCount is equal to 0, this is the first */\r\n /* call of the context under setting */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n /* Initialize number of channels that will be configured on the context */\r\n /* being built */\r\n hadc->InjectionConfig.ChannelCount = pConfigInjected->InjectedNbrOfConversion;\r\n /* Handle hadc saves the context under build up over each HAL_ADCEx_InjectedConfigChannel()\r\n call, this context will be written in JSQR register at the last call.\r\n At this point, the context is merely reset */\r\n hadc->InjectionConfig.ContextQueue = 0x00000000U;\r\n\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (pConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_jsqr_context_queue_being_built = ((pConfigInjected->InjectedNbrOfConversion - 1U)\r\n | (pConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | pConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_jsqr_context_queue_being_built = ((pConfigInjected->InjectedNbrOfConversion - 1U));\r\n }\r\n\r\n }\r\n\r\n /* 2. Continue setting of context under definition with parameter */\r\n /* related to each channel: channel rank sequence */\r\n /* Clear the old JSQx bits for the selected rank */\r\n tmp_jsqr_context_queue_being_built &= ~ADC_JSQR_RK(ADC_SQR3_SQ10, pConfigInjected->InjectedRank);\r\n\r\n /* Set the JSQx bits for the selected rank */\r\n tmp_jsqr_context_queue_being_built |= ADC_JSQR_RK(pConfigInjected->InjectedChannel, pConfigInjected->InjectedRank);\r\n\r\n /* Decrease channel count */\r\n hadc->InjectionConfig.ChannelCount--;\r\n\r\n /* 3. tmp_jsqr_context_queue_being_built is fully built for this HAL_ADCEx_InjectedConfigChannel()\r\n call, aggregate the setting to those already built during the previous\r\n HAL_ADCEx_InjectedConfigChannel() calls (for the same context of course) */\r\n hadc->InjectionConfig.ContextQueue |= tmp_jsqr_context_queue_being_built;\r\n\r\n /* 4. End of context setting: if this is the last channel set, then write context\r\n into register JSQR and make it enter into queue */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, hadc->InjectionConfig.ContextQueue);\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on injected group: */\r\n /* - Injected context queue: Queue disable (active context is kept) or */\r\n /* enable (context decremented, up to 2 contexts queued) */\r\n /* - Injected discontinuous mode: can be enabled only if auto-injected */\r\n /* mode is disabled. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* If auto-injected mode is disabled: no constraint */\r\n if (pConfigInjected->AutoInjectedConv == DISABLE)\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)pConfigInjected->QueueInjectedContext) |\r\n ADC_CFGR_INJECT_DISCCONTINUOUS((uint32_t)pConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n /* If auto-injected mode is enabled: Injected discontinuous setting is */\r\n /* discarded. */\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)pConfigInjected->QueueInjectedContext));\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Automatic injected conversion: can be enabled if injected group */\r\n /* external triggers are disabled. */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* If injected group external triggers are disabled (set to injected */\r\n /* software start): no constraint */\r\n if ((pConfigInjected->ExternalTrigInjecConv == ADC_INJECTED_SOFTWARE_START)\r\n || (pConfigInjected->ExternalTrigInjecConvEdge == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE))\r\n {\r\n if (pConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n /* If Automatic injected conversion was intended to be set and could not */\r\n /* due to injected group external triggers enabled, error is reported. */\r\n else\r\n {\r\n if (pConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n\r\n if (pConfigInjected->InjecOversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(pConfigInjected->InjecOversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(pConfigInjected->InjecOversampling.RightBitShift));\r\n\r\n /* JOVSE must be reset in case of triggered regular mode */\r\n assert_param(!(READ_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS)\r\n == (ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS)));\r\n\r\n /* Configuration of Injected Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n\r\n /* Enable OverSampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_JOVSE |\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS,\r\n ADC_CFGR2_JOVSE |\r\n pConfigInjected->InjecOversampling.Ratio |\r\n pConfigInjected->InjecOversampling.RightBitShift\r\n );\r\n }\r\n else\r\n {\r\n /* Disable Regular OverSampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_JOVSE);\r\n }\r\n\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (pConfigInjected->InjectedSamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, pConfigInjected->InjectedChannel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, pConfigInjected->InjectedChannel,\r\n pConfigInjected->InjectedSamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmp_offset_shifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, pConfigInjected->InjectedOffset);\r\n\r\n if (pConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, pConfigInjected->InjectedOffsetNumber, pConfigInjected->InjectedChannel,\r\n tmp_offset_shifted);\r\n\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, pConfigInjected->InjectedOffsetNumber, pConfigInjected->InjectedOffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, pConfigInjected->InjectedOffsetNumber,\r\n (pConfigInjected->InjectedOffsetSaturation == ENABLE) ?\r\n LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(pConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, pConfigInjected->InjectedChannel, pConfigInjected->InjectedSingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n if (pConfigInjected->InjectedSingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL(\r\n (__LL_ADC_CHANNEL_TO_DECIMAL_NB(\r\n (uint32_t)pConfigInjected->InjectedChannel)\r\n + 1UL) & 0x1FUL)),\r\n pConfigInjected->InjectedSamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor */\r\n /* internal measurement paths enable: If internal channel selected, */\r\n /* enable dedicated internal buffers and path. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(pConfigInjected->InjectedChannel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((pConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC1)\r\n || (pConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL)\r\n * (((SystemCoreClock / (100000UL * 2UL)) + 1UL) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((pConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((pConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC multimode and configure multimode parameters\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes multimode parameters, following\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_MultiModeTypeDef\" on the fly, without resetting\r\n * the ADCs.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_MultiModeTypeDef\".\r\n * @note To move back configuration from multimode to single mode, ADC must\r\n * be reset (using function HAL_ADC_Init() ).\r\n * @param hadc Master ADC handle\r\n * @param pMultimode Structure of ADC multimode configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, const ADC_MultiModeTypeDef *pMultimode)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmp_hadc_slave;\r\n uint32_t tmp_hadc_slave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_MULTIMODE(pMultimode->Mode));\r\n if (pMultimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(pMultimode->DMAAccessMode));\r\n assert_param(IS_ADC_SAMPLING_DELAY(pMultimode->TwoSamplingDelay));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmp_hadc_slave);\r\n ADC_CLEAR_ERRORCODE(&tmp_hadc_slave);\r\n\r\n ADC_MULTI_SLAVE(hadc, &tmp_hadc_slave);\r\n\r\n if (tmp_hadc_slave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Multimode DMA configuration */\r\n /* - Multimode DMA mode */\r\n tmp_hadc_slave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmp_hadc_slave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n && (tmp_hadc_slave_conversion_on_going == 0UL))\r\n {\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* If multimode is selected, configure all multimode parameters. */\r\n /* Otherwise, reset multimode parameters (can be used in case of */\r\n /* transition from multimode to independent mode). */\r\n if (pMultimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\r\n pMultimode->DMAAccessMode |\r\n ADC_CCR_MULTI_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n /* Note: Delay range depends on selected resolution: */\r\n /* from 1 to 12 clock cycles for 12 bits */\r\n /* from 1 to 10 clock cycles for 10 bits, */\r\n /* from 1 to 8 clock cycles for 8 bits */\r\n /* from 1 to 6 clock cycles for 6 bits */\r\n /* If a higher delay is selected, it will be clipped to maximum delay */\r\n /* range */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR,\r\n ADC_CCR_DUAL |\r\n ADC_CCR_DELAY,\r\n pMultimode->Mode |\r\n pMultimode->TwoSamplingDelay\r\n );\r\n }\r\n }\r\n else /* ADC_MODE_INDEPENDENT */\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\r\n }\r\n }\r\n }\r\n /* If one of the ADC sharing the same common group is enabled, no update */\r\n /* could be done on neither of the multimode structure parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Enable Injected Queue\r\n * @note This function resets CFGR register JQDIS bit in order to enable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Update state, clear previous result related to injected queue overflow */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable Injected Queue\r\n * @note This function sets CFGR register JQDIS bit in order to disable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n LL_ADC_INJ_SetQueueMode(hadc->Instance, LL_ADC_INJ_QUEUE_DISABLE);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable ADC voltage regulator.\r\n * @note Disabling voltage regulator allows to save power. This operation can\r\n * be carried out only when ADC is disabled.\r\n * @note To enable again the voltage regulator, the user is expected to\r\n * resort to HAL_ADC_Init() API.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_DisableInternalRegulator(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enter ADC deep-power-down mode\r\n * @note This mode is achieved in setting DEEPPWD bit and allows to save power\r\n * in reducing leakage currents. It is particularly interesting before\r\n * entering stop modes.\r\n * @note Setting DEEPPWD automatically clears ADVREGEN bit and disables the\r\n * ADC voltage regulator. This means that this API encompasses\r\n * HAL_ADCEx_DisableVoltageRegulator(). Additionally, the internal\r\n * calibration is lost.\r\n * @note To exit the ADC deep-power-down mode, the user is expected to\r\n * resort to HAL_ADC_Init() API as well as to relaunch a calibration\r\n * with HAL_ADCEx_Calibration_Start() API or to re-apply a previously\r\n * saved calibration factor.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_EnableDeepPowerDown(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.c\r\n * @author MCD Application Team\r\n * @brief CORTEX HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the CORTEX:\r\n * + Initialization and Configuration functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n\r\n [..]\r\n *** How to configure Interrupts using CORTEX HAL driver ***\r\n ===========================================================\r\n [..]\r\n This section provides functions allowing to configure the NVIC interrupts (IRQ).\r\n The Cortex-M4 exceptions are managed by CMSIS functions.\r\n\r\n (#) Configure the NVIC Priority Grouping using HAL_NVIC_SetPriorityGrouping() function.\r\n (#) Configure the priority of the selected IRQ Channels using HAL_NVIC_SetPriority().\r\n (#) Enable the selected IRQ Channels using HAL_NVIC_EnableIRQ().\r\n\r\n -@- When the NVIC_PRIORITYGROUP_0 is selected, IRQ pre-emption is no more possible.\r\n The pending IRQ priority will be managed only by the sub priority.\r\n\r\n -@- IRQ priority order (sorted by highest to lowest priority):\r\n (+@) Lowest pre-emption priority\r\n (+@) Lowest sub priority\r\n (+@) Lowest hardware priority (IRQ number)\r\n\r\n [..]\r\n *** How to configure SysTick using CORTEX HAL driver ***\r\n ========================================================\r\n [..]\r\n Setup SysTick Timer for time base.\r\n\r\n (+) The HAL_SYSTICK_Config() function calls the SysTick_Config() function which\r\n is a CMSIS function that:\r\n (++) Configures the SysTick Reload register with value passed as function parameter.\r\n (++) Configures the SysTick IRQ priority to the lowest value (0x0F).\r\n (++) Resets the SysTick Counter register.\r\n (++) Configures the SysTick Counter clock source to be Core Clock Source (HCLK).\r\n (++) Enables the SysTick Interrupt.\r\n (++) Starts the SysTick Counter.\r\n\r\n (+) You can change the SysTick Clock source to be HCLK_Div8 by calling the macro\r\n __HAL_CORTEX_SYSTICKCLK_CONFIG(SYSTICK_CLKSOURCE_HCLK_DIV8) just after the\r\n HAL_SYSTICK_Config() function call. The __HAL_CORTEX_SYSTICKCLK_CONFIG() macro is defined\r\n inside the stm32g4xx_hal_cortex.h file.\r\n\r\n (+) You can change the SysTick IRQ priority by calling the\r\n HAL_NVIC_SetPriority(SysTick_IRQn,...) function just after the HAL_SYSTICK_Config() function\r\n call. The HAL_NVIC_SetPriority() call the NVIC_SetPriority() function which is a CMSIS function.\r\n\r\n (+) To adjust the SysTick time base, use the following formula:\r\n\r\n Reload Value = SysTick Counter Clock (Hz) x Desired Time base (s)\r\n (++) Reload Value is the parameter to be passed for HAL_SYSTICK_Config() function\r\n (++) Reload Value should not exceed 0xFFFFFF\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n\r\n The table below gives the allowed values of the pre-emption priority and subpriority according\r\n to the Priority Grouping configuration performed by HAL_NVIC_SetPriorityGrouping() function.\r\n \r\n ==========================================================================================================================\r\n NVIC_PriorityGroup | NVIC_IRQChannelPreemptionPriority | NVIC_IRQChannelSubPriority | Description\r\n ==========================================================================================================================\r\n NVIC_PRIORITYGROUP_0 | 0 | 0-15 | 0 bit for pre-emption priority\r\n | | | 4 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_1 | 0-1 | 0-7 | 1 bit for pre-emption priority\r\n | | | 3 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_2 | 0-3 | 0-3 | 2 bits for pre-emption priority\r\n | | | 2 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_3 | 0-7 | 0-1 | 3 bits for pre-emption priority\r\n | | | 1 bit for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_4 | 0-15 | 0 | 4 bits for pre-emption priority\r\n | | | 0 bit for subpriority \r\n ==========================================================================================================================\r\n\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CORTEX\r\n * @{\r\n */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup CORTEX_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides the CORTEX HAL driver functions allowing to configure Interrupts\r\n SysTick functionalities\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Set the priority grouping field (pre-emption priority and subpriority)\r\n * using the required unlock sequence.\r\n * @param PriorityGroup: The priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\r\n * The pending IRQ priority will be managed only by the subpriority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n\r\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\r\n NVIC_SetPriorityGrouping(PriorityGroup);\r\n}\r\n\r\n/**\r\n * @brief Set the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PreemptPriority: The pre-emption priority for the IRQn channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority\r\n * @param SubPriority: the subpriority level for the IRQ channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t prioritygroup;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_SUB_PRIORITY(SubPriority));\r\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\r\n\r\n prioritygroup = NVIC_GetPriorityGrouping();\r\n\r\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\r\n}\r\n\r\n/**\r\n * @brief Enable a device specific interrupt in the NVIC interrupt controller.\r\n * @note To configure interrupts priority correctly, the NVIC_PriorityGroupConfig()\r\n * function should be called before.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Enable interrupt */\r\n NVIC_EnableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Disable a device specific interrupt in the NVIC interrupt controller.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Disable interrupt */\r\n NVIC_DisableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Initiate a system reset request to reset the MCU.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SystemReset(void)\r\n{\r\n /* System Reset */\r\n NVIC_SystemReset();\r\n}\r\n\r\n/**\r\n * @brief Initialize the System Timer with interrupt enabled and start the System Tick Timer (SysTick): \r\n * Counter is in free running mode to generate periodic interrupts.\r\n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\r\n * @retval status: - 0 Function succeeded.\r\n * - 1 Function failed.\r\n */\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\r\n{\r\n return SysTick_Config(TicksNumb);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group2\r\n * @brief Cortex control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the CORTEX\r\n (NVIC, SYSTICK, MPU) functionalities.\r\n\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the priority grouping field from the NVIC Interrupt Controller.\r\n * @retval Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field)\r\n */\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void)\r\n{\r\n /* Get the PRIGROUP[10:8] field value */\r\n return NVIC_GetPriorityGrouping();\r\n}\r\n\r\n/**\r\n * @brief Get the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PriorityGroup: the priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @param pPreemptPriority: Pointer on the Preemptive priority value (starting from 0).\r\n * @param pSubPriority: Pointer on the Subpriority value (starting from 0).\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t *pPreemptPriority, uint32_t *pSubPriority)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n /* Get priority for Cortex-M system or device specific interrupts */\r\n NVIC_DecodePriority(NVIC_GetPriority(IRQn), PriorityGroup, pPreemptPriority, pSubPriority);\r\n}\r\n\r\n/**\r\n * @brief Set Pending bit of an external interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Set interrupt pending */\r\n NVIC_SetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get Pending Interrupt (read the pending register in the NVIC\r\n * and return the pending bit for the specified interrupt).\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Return 1 if pending else 0 */\r\n return NVIC_GetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Clear the pending bit of an external interrupt.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Clear pending interrupt */\r\n NVIC_ClearPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get active interrupt (read the active register in NVIC and return the active bit).\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n /* Return 1 if active else 0 */\r\n return NVIC_GetActive(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Configure the SysTick clock source.\r\n * @param CLKSource: specifies the SysTick clock source.\r\n * This parameter can be one of the following values:\r\n * @arg SYSTICK_CLKSOURCE_HCLK_DIV8: AHB clock divided by 8 selected as SysTick clock source.\r\n * @arg SYSTICK_CLKSOURCE_HCLK: AHB clock selected as SysTick clock source.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSTICK_CLK_SOURCE(CLKSource));\r\n if (CLKSource == SYSTICK_CLKSOURCE_HCLK)\r\n {\r\n SysTick->CTRL |= SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n else\r\n {\r\n SysTick->CTRL &= ~SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle SYSTICK interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_IRQHandler(void)\r\n{\r\n HAL_SYSTICK_Callback();\r\n}\r\n\r\n/**\r\n * @brief SYSTICK callback.\r\n * @retval None\r\n */\r\n__weak void HAL_SYSTICK_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_SYSTICK_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/**\r\n * @brief Enable the MPU.\r\n * @param MPU_Control: Specifies the control mode of the MPU during hard fault, \r\n * NMI, FAULTMASK and privileged accessto the default memory \r\n * This parameter can be one of the following values:\r\n * @arg MPU_HFNMI_PRIVDEF_NONE\r\n * @arg MPU_HARDFAULT_NMI\r\n * @arg MPU_PRIVILEGED_DEFAULT\r\n * @arg MPU_HFNMI_PRIVDEF\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n /* Enable the MPU */\r\n MPU->CTRL = (MPU_Control | MPU_CTRL_ENABLE_Msk);\r\n\r\n /* Ensure MPU setting take effects */\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable the MPU.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Disable(void)\r\n{\r\n /* Make sure outstanding transfers are done */\r\n __DMB();\r\n\r\n /* Disable the MPU and clear the control register*/\r\n MPU->CTRL = 0;\r\n}\r\n\r\n\r\n/**\r\n * @brief Initialize and configure the Region and the memory to be protected.\r\n * @param MPU_Init: Pointer to a MPU_Region_InitTypeDef structure that contains\r\n * the initialization and configuration information.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_MPU_REGION_NUMBER(MPU_Init->Number));\r\n assert_param(IS_MPU_REGION_ENABLE(MPU_Init->Enable));\r\n\r\n /* Set the Region number */\r\n MPU->RNR = MPU_Init->Number;\r\n\r\n if ((MPU_Init->Enable) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_MPU_INSTRUCTION_ACCESS(MPU_Init->DisableExec));\r\n assert_param(IS_MPU_REGION_PERMISSION_ATTRIBUTE(MPU_Init->AccessPermission));\r\n assert_param(IS_MPU_TEX_LEVEL(MPU_Init->TypeExtField));\r\n assert_param(IS_MPU_ACCESS_SHAREABLE(MPU_Init->IsShareable));\r\n assert_param(IS_MPU_ACCESS_CACHEABLE(MPU_Init->IsCacheable));\r\n assert_param(IS_MPU_ACCESS_BUFFERABLE(MPU_Init->IsBufferable));\r\n assert_param(IS_MPU_SUB_REGION_DISABLE(MPU_Init->SubRegionDisable));\r\n assert_param(IS_MPU_REGION_SIZE(MPU_Init->Size));\r\n\r\n MPU->RBAR = MPU_Init->BaseAddress;\r\n MPU->RASR = ((uint32_t)MPU_Init->DisableExec << MPU_RASR_XN_Pos) |\r\n ((uint32_t)MPU_Init->AccessPermission << MPU_RASR_AP_Pos) |\r\n ((uint32_t)MPU_Init->TypeExtField << MPU_RASR_TEX_Pos) |\r\n ((uint32_t)MPU_Init->IsShareable << MPU_RASR_S_Pos) |\r\n ((uint32_t)MPU_Init->IsCacheable << MPU_RASR_C_Pos) |\r\n ((uint32_t)MPU_Init->IsBufferable << MPU_RASR_B_Pos) |\r\n ((uint32_t)MPU_Init->SubRegionDisable << MPU_RASR_SRD_Pos) |\r\n ((uint32_t)MPU_Init->Size << MPU_RASR_SIZE_Pos) |\r\n ((uint32_t)MPU_Init->Enable << MPU_RASR_ENABLE_Pos);\r\n }\r\n else\r\n {\r\n MPU->RBAR = 0x00;\r\n MPU->RASR = 0x00;\r\n }\r\n}\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.c\r\n * @author MCD Application Team\r\n * @brief DAC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Digital to Analog Converter (DAC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral Control functions\r\n * + Peripheral State and Errors functions\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### DAC Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n *** DAC Channels ***\r\n ====================\r\n [..]\r\n STM32G4 devices integrate up to seven 12-bit Digital Analog Converters,\r\n up to six of them grouped by pair forming a DAC instance.\r\n\r\n The 2 converters of an single instance (i.e. channel1 & channel2)\r\n can be used independently or simultaneously (dual mode):\r\n (#) DAC channel1 with DAC_OUT1 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n (#) DAC channel2 with DAC_OUT2 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n Note: when an instance only includes one converter, only independent mode is\r\n supported by this converter.\r\n\r\n STM32G4 instances & converters availability and output PIO mapping (DAC_OUTx):\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | YES | YES | YES | YES\r\n | DAC_OUT1 | PA4 | PA6 | - | -\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | YES | NO | YES | YES\r\n | DAC_OUT2 | PA5 | - | - | -\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** DAC Triggers ***\r\n ====================\r\n [..]\r\n Digital to Analog conversion can be non-triggered using DAC_TRIGGER_NONE\r\n and DAC_OUT1/DAC_OUT2 is available once writing to DHRx register.\r\n [..]\r\n Digital to Analog conversion can be triggered by:\r\n (#) External event: EXTI Line 9 (any GPIOx_PIN_9) using DAC_TRIGGER_EXT_IT9.\r\n The used pin (GPIOx_PIN_9) must be configured in input mode.\r\n\r\n (#) Timers TRGO: TIM1, TIM2, TIM3, TIM4, TIM6, TIM7, TIM8 and TIM15\r\n (DAC_TRIGGER_T2_TRGO, DAC_TRIGGER_T3_TRGO...)\r\n\r\n (#) Software using DAC_TRIGGER_SOFTWARE\r\n\r\n (#) HRTimer TRGO: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_TRG01, DAC_TRIGGER_HRTIM_TRG02...)\r\n\r\n [..]\r\n Specific triggers for sawtooth generation:\r\n (#) External event: EXTI Line 10 (any GPIOx_PIN_10) using DAC_TRIGGER_EXT_IT10.\r\n The used pin (GPIOx_PIN_10) must be configured in input mode.\r\n\r\n (#) HRTimer Step & Reset: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_RST_TRG1, DAC_TRIGGER_HRTIM_STEP_TRG1...)\r\n\r\n Note: On this STM32 series, parameter only available if HRTIM feature is\r\n supported (refer to device datasheet for supported features list)\r\n\r\n *** DAC Buffer mode feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel integrates an output buffer that can be used to\r\n reduce the output impedance, and to drive external loads directly\r\n without having to add an external operational amplifier.\r\n To enable, the output buffer use\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n [..]\r\n (@) Refer to the device datasheet for more details about output\r\n impedance value with and without output buffer.\r\n\r\n *** DAC connect feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel can be connected internally.\r\n To connect, use\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_INTERNAL;\r\n or\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_BOTH;\r\n\r\n *** GPIO configurations guidelines ***\r\n =====================\r\n [..]\r\n When a DAC channel is used (ex channel1 on PA4) and the other is not\r\n (ex channel2 on PA5 is configured in Analog and disabled).\r\n Channel1 may disturb channel2 as coupling effect.\r\n Note that there is no coupling on channel2 as soon as channel2 is turned on.\r\n Coupling on adjacent channel could be avoided as follows:\r\n when unused PA5 is configured as INPUT PULL-UP or DOWN.\r\n PA5 is configured in ANALOG just before it is turned on.\r\n\r\n *** DAC Sample and Hold feature ***\r\n ========================\r\n [..]\r\n For each converter, 2 modes are supported: normal mode and\r\n \"sample and hold\" mode (i.e. low power mode).\r\n In the sample and hold mode, the DAC core converts data, then holds the\r\n converted voltage on a capacitor. When not converting, the DAC cores and\r\n buffer are completely turned off between samples and the DAC output is\r\n tri-stated, therefore reducing the overall power consumption. A new\r\n stabilization period is needed before each new conversion.\r\n\r\n The sample and hold allow setting internal or external voltage @\r\n low power consumption cost (output value can be at any given rate either\r\n by CPU or DMA).\r\n\r\n The Sample and hold block and registers uses either LSI & run in\r\n several power modes: run mode, sleep mode, low power run, low power sleep\r\n mode & stop1 mode.\r\n\r\n Low power stop1 mode allows only static conversion.\r\n\r\n To enable Sample and Hold mode\r\n Enable LSI using HAL_RCC_OscConfig with RCC_OSCILLATORTYPE_LSI &\r\n RCC_LSI_ON parameters.\r\n\r\n Use DAC_InitStructure.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_ENABLE;\r\n & DAC_ChannelConfTypeDef.DAC_SampleAndHoldConfig.DAC_SampleTime,\r\n DAC_HoldTime & DAC_RefreshTime;\r\n\r\n *** DAC calibration feature ***\r\n ===================================\r\n [..]\r\n (#) The 2 converters (channel1 & channel2) provide calibration capabilities.\r\n (++) Calibration aims at correcting some offset of output buffer.\r\n (++) The DAC uses either factory calibration settings OR user defined\r\n calibration (trimming) settings (i.e. trimming mode).\r\n (++) The user defined settings can be figured out using self calibration\r\n handled by HAL_DACEx_SelfCalibrate.\r\n (++) HAL_DACEx_SelfCalibrate:\r\n (+++) Runs automatically the calibration.\r\n (+++) Enables the user trimming mode\r\n (+++) Updates a structure with trimming values with fresh calibration\r\n results.\r\n The user may store the calibration results for larger\r\n (ex monitoring the trimming as a function of temperature\r\n for instance)\r\n\r\n *** DAC wave generation feature ***\r\n ===================================\r\n [..]\r\n Both DAC channels can be used to generate\r\n (#) Noise wave\r\n (#) Triangle wave\r\n (#) Sawtooth wave\r\n\r\n *** DAC data format ***\r\n =======================\r\n [..]\r\n The DAC data format can be:\r\n (#) 8-bit right alignment using DAC_ALIGN_8B_R\r\n (#) 12-bit left alignment using DAC_ALIGN_12B_L\r\n (#) 12-bit right alignment using DAC_ALIGN_12B_R\r\n\r\n *** DAC data value to voltage correspondence ***\r\n ================================================\r\n [..]\r\n The analog output voltage on each DAC channel pin is determined\r\n by the following equation:\r\n [..]\r\n DAC_OUTx = VREF+ * DOR / 4095\r\n (+) with DOR is the Data Output Register\r\n [..]\r\n VREF+ is the input voltage reference (refer to the device datasheet)\r\n [..]\r\n e.g. To set DAC_OUT1 to 0.7V, use\r\n (+) Assuming that VREF+ = 3.3V, DAC_OUT1 = (3.3 * 868) / 4095 = 0.7V\r\n\r\n *** DMA requests ***\r\n =====================\r\n [..]\r\n A DMAMUX request can be generated when an external trigger (but not a software trigger)\r\n occurs if DMAMUX requests are enabled using HAL_DAC_Start_DMA().\r\n DMAMUX requests are mapped as following:\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | 6 | 41 | 102 | 104\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | 7 | - | 103 | 105\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** High frequency interface mode ***\r\n =====================================\r\n [..]\r\n The high frequency interface informs DAC instance about the bus frequency in use.\r\n It is mandatory information for DAC (as internal timing of DAC is bus frequency dependent)\r\n provided thanks to parameter DAC_HighFrequency handled in HAL_DAC_ConfigChannel () function.\r\n Use of DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC value of DAC_HighFrequency is recommended\r\n function figured out the correct setting.\r\n The high frequency mode is same for all converters of a same DAC instance. Either same\r\n parameter DAC_HighFrequency is used for all DAC converters or again self\r\n DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC detection parameter.\r\n\r\n [..]\r\n (@) For Dual mode and specific signal (Sawtooth, triangle and noise) generation\r\n please refer to Extended Features Driver description\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (+) DAC APB clock must be enabled to get write access to DAC\r\n registers using HAL_DAC_Init()\r\n (+) If available & needed, configure DAC_OUTx (DAC_OUT1, DAC_OUT2) in analog mode.\r\n (+) Configure the DAC channel using HAL_DAC_ConfigChannel() function.\r\n (+) Enable the DAC channel using HAL_DAC_Start() or HAL_DAC_Start_DMA() functions.\r\n\r\n *** Calibration mode IO operation ***\r\n ======================================\r\n [..]\r\n (+) Retrieve the factory trimming (calibration settings) using HAL_DACEx_GetTrimOffset()\r\n (+) Run the calibration using HAL_DACEx_SelfCalibrate()\r\n (+) Update the trimming while DAC running using HAL_DACEx_SetUserTrimming()\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start()\r\n (+) To read the DAC last data output value, use the HAL_DAC_GetValue() function.\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop()\r\n\r\n *** DMA mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start_DMA(), at this stage the user specify the length\r\n of data to be transferred at each end of conversion\r\n First issued trigger will start the conversion of the value previously set by HAL_DAC_SetValue().\r\n (+) At the middle of data transfer HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) At The end of data transfer HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) In case of transfer Error, HAL_DAC_ErrorCallbackCh1() function is executed and user can\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1\r\n (+) In case of DMA underrun, DAC interruption triggers and execute internal function HAL_DAC_IRQHandler.\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2() and\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1()\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop_DMA()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n The compilation define USE_HAL_DAC_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n Use Functions HAL_DAC_RegisterCallback() to register a user callback,\r\n it allows to register following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n\r\n Use function HAL_DAC_UnRegisterCallback() to reset a callback to the default\r\n weak (overridden) function. It allows to reset following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n (+) All Callbacks\r\n This function) takes as parameters the HAL peripheral handle and the Callback ID.\r\n\r\n By default, after the HAL_DAC_Init and if the state is HAL_DAC_STATE_RESET\r\n all callbacks are reset to the corresponding legacy weak (overridden) functions.\r\n Exception done for MspInit and MspDeInit callbacks that are respectively\r\n reset to the legacy weak (overridden) functions in the HAL_DAC_Init\r\n and HAL_DAC_DeInit only when these callbacks are null (not registered beforehand).\r\n If not, MspInit or MspDeInit are not null, the HAL_DAC_Init and HAL_DAC_DeInit\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand)\r\n\r\n Callbacks can be registered/unregistered in READY state only.\r\n Exception done for MspInit/MspDeInit callbacks that can be registered/unregistered\r\n in READY or RESET state, thus registered (user) MspInit/DeInit callbacks can be used\r\n during the Init/DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_DAC_RegisterCallback before calling HAL_DAC_DeInit\r\n or HAL_DAC_Init function.\r\n\r\n When The compilation define USE_HAL_DAC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registering feature is not available\r\n and weak (overridden) callbacks are used.\r\n\r\n *** DAC HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of most used macros in DAC HAL driver.\r\n\r\n (+) __HAL_DAC_ENABLE : Enable the DAC peripheral\r\n (+) __HAL_DAC_DISABLE : Disable the DAC peripheral\r\n (+) __HAL_DAC_CLEAR_FLAG: Clear the DAC's pending flags\r\n (+) __HAL_DAC_GET_FLAG: Get the selected DAC's flag status\r\n\r\n [..]\r\n (@) You can refer to the DAC HAL driver header file for more useful macros\r\n\r\n@endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DAC DAC\r\n * @brief DAC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup DAC_Private_Constants DAC Private Constants\r\n * @{\r\n */\r\n#define TIMEOUT_DAC_CALIBCONFIG 1U /* 1 ms */\r\n#define HFSEL_ENABLE_THRESHOLD_80MHZ 80000000U /* 80 MHz */\r\n#define HFSEL_ENABLE_THRESHOLD_160MHZ 160000000U /* 160 MHz */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Functions DAC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the DAC.\r\n (+) De-initialize the DAC.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DAC peripheral according to the specified parameters\r\n * in the DAC_InitStruct and initialize the associated handle.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the DAC Callback settings */\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n if (hdac->MspInitCallback == NULL)\r\n {\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n }\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdac->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the low level hardware */\r\n hdac->MspInitCallback(hdac);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_DAC_MspInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the DAC peripheral registers to their default reset values.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n if (hdac->MspDeInitCallback == NULL)\r\n {\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n hdac->MspDeInitCallback(hdac);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_DAC_MspDeInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IO operation functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n __IO uint32_t wait_loop_index;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially CPU processing cycles, scaling in us split to not exceed 32 */\r\n /* bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\r\n {\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, const uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg;\r\n __IO uint32_t wait_loop_index;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n\r\n /* Case of use of channel 1 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R1;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L1;\r\n break;\r\n default: /* case DAC_ALIGN_8B_R */\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R1;\r\n break;\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n\r\n /* Case of use of channel 2 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R2;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L2;\r\n break;\r\n default: /* case DAC_ALIGN_8B_R */\r\n /* Get DHR8R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R2;\r\n break;\r\n }\r\n }\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n hdac->Instance->CR &= ~(DAC_CR_DMAEN1 << (Channel & 0x10UL));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n\r\n else /* Channel2 is used for */\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handles DAC interrupt request\r\n * This function uses the interruption of DMA\r\n * underrun.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t itsource = hdac->Instance->CR;\r\n uint32_t itflag = hdac->Instance->SR;\r\n\r\n if ((itsource & DAC_IT_DMAUDR1) == DAC_IT_DMAUDR1)\r\n {\r\n /* Check underrun flag of DAC channel 1 */\r\n if ((itflag & DAC_FLAG_DMAUDR1) == DAC_FLAG_DMAUDR1)\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel1 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH1);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR1);\r\n\r\n /* Disable the selected DAC channel1 DMA request */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_CR_DMAEN1);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_DMAUnderrunCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n\r\n if ((itsource & DAC_IT_DMAUDR2) == DAC_IT_DMAUDR2)\r\n {\r\n /* Check underrun flag of DAC channel 2 */\r\n if ((itflag & DAC_FLAG_DMAUDR2) == DAC_FLAG_DMAUDR2)\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel2 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH2);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR2);\r\n\r\n /* Disable the selected DAC channel2 DMA request */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_CR_DMAEN2);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_DMAUnderrunCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Alignment Specifies the data alignment.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data Data to be loaded in the selected data holding register.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\r\n{\r\n __IO uint32_t tmp = 0UL;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\r\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n assert_param(IS_DAC_DATA(Data));\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\r\n }\r\n\r\n else\r\n {\r\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\r\n }\r\n\r\n\r\n /* Set the DAC channel selected data holding register */\r\n *(__IO uint32_t *) tmp = Data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvHalfCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ErrorCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_DMAUnderrunCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels.\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DAC_GetValue(const DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n uint32_t result;\r\n\r\n /* Check the DAC peripheral handle */\r\n assert_param(hdac != NULL);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n result = hdac->Instance->DOR1;\r\n }\r\n\r\n else\r\n {\r\n result = hdac->Instance->DOR2;\r\n }\r\n\r\n /* Returns the DAC channel data output register value */\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Configures the selected DAC channel.\r\n * @note By calling this function, the high frequency interface mode (HFSEL bits)\r\n * will be set. This parameter scope is the DAC instance. As the function\r\n * is called for each channel, the @ref DAC_HighFrequency of @arg sConfig\r\n * must be the same at each call.\r\n * (or DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC self detect).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac,\r\n const DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpreg1;\r\n uint32_t tmpreg2;\r\n uint32_t tickstart;\r\n uint32_t hclkfreq;\r\n uint32_t connectOnChip;\r\n\r\n /* Check the DAC peripheral handle and channel configuration struct */\r\n if ((hdac == NULL) || (sConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the DAC parameters */\r\n assert_param(IS_DAC_HIGH_FREQUENCY_MODE(sConfig->DAC_HighFrequency));\r\n assert_param(IS_DAC_TRIGGER(hdac->Instance, sConfig->DAC_Trigger));\r\n assert_param(IS_DAC_TRIGGER2(hdac->Instance, sConfig->DAC_Trigger2));\r\n assert_param(IS_DAC_OUTPUT_BUFFER_STATE(sConfig->DAC_OutputBuffer));\r\n assert_param(IS_DAC_CHIP_CONNECTION(sConfig->DAC_ConnectOnChipPeripheral));\r\n assert_param(IS_DAC_TRIMMING(sConfig->DAC_UserTrimming));\r\n if ((sConfig->DAC_UserTrimming) == DAC_TRIMMING_USER)\r\n {\r\n assert_param(IS_DAC_TRIMMINGVALUE(sConfig->DAC_TrimmingValue));\r\n }\r\n assert_param(IS_DAC_SAMPLEANDHOLD(sConfig->DAC_SampleAndHold));\r\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n assert_param(IS_DAC_SAMPLETIME(sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime));\r\n assert_param(IS_DAC_HOLDTIME(sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime));\r\n assert_param(IS_DAC_REFRESHTIME(sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime));\r\n }\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Sample and hold configuration */\r\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* SHSR1 can be written when BWST1 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n else /* Channel 2 */\r\n {\r\n /* SHSR2 can be written when BWST2 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n\r\n /* HoldTime */\r\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime) << (Channel & 0x10UL));\r\n /* RefreshTime */\r\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime) << (Channel & 0x10UL));\r\n }\r\n\r\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\r\n /* USER TRIMMING */\r\n {\r\n /* Get the DAC CCR value */\r\n tmpreg1 = hdac->Instance->CCR;\r\n /* Clear trimming value */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\r\n /* Configure for the selected trimming offset */\r\n tmpreg2 = sConfig->DAC_TrimmingValue;\r\n /* Calculate CCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CCR */\r\n hdac->Instance->CCR = tmpreg1;\r\n }\r\n /* else factory trimming is used (factory setting are available at reset)*/\r\n /* SW Nothing has nothing to do */\r\n\r\n /* Get the DAC MCR value */\r\n tmpreg1 = hdac->Instance->MCR;\r\n /* Clear DAC_MCR_MODEx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\r\n\r\n\r\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\r\n {\r\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n }\r\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\r\n /* Clear DAC_MCR_DMADOUBLEx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: DMA double data mode */\r\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\r\n /* Clear DAC_MCR_SINFORMATx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: Signed format */\r\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\r\n /* Clear DAC_MCR_HFSEL bits */\r\n tmpreg1 &= ~(DAC_MCR_HFSEL);\r\n /* Configure for both DAC channels: high frequency mode */\r\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\r\n {\r\n hclkfreq = HAL_RCC_GetHCLKFreq();\r\n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\r\n }\r\n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\r\n }\r\n else\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\r\n }\r\n }\r\n else\r\n {\r\n tmpreg1 |= sConfig->DAC_HighFrequency;\r\n }\r\n /* Calculate MCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC MCR */\r\n hdac->Instance->MCR = tmpreg1;\r\n\r\n /* DAC in normal operating mode hence clear DAC_CR_CENx bit */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\r\n\r\n /* Get the DAC CR value */\r\n tmpreg1 = hdac->Instance->CR;\r\n /* Clear TENx, TSELx, WAVEx and MAMPx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: trigger */\r\n /* Set TSELx and TENx bits according to DAC_Trigger value */\r\n tmpreg2 = sConfig->DAC_Trigger;\r\n /* Calculate CR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CR */\r\n hdac->Instance->CR = tmpreg1;\r\n /* Disable wave generation */\r\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\r\n\r\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\r\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\r\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\r\n /* Modify STMODR register value depending on DAC_Channel */\r\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1)\r\n << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group4 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DAC state.\r\n (+) Check the DAC Errors.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief return the DAC handle state\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL state\r\n */\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(const DAC_HandleTypeDef *hdac)\r\n{\r\n /* Return DAC handle state */\r\n return hdac->State;\r\n}\r\n\r\n\r\n/**\r\n * @brief Return the DAC error code\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval DAC Error Code\r\n */\r\nuint32_t HAL_DAC_GetError(const DAC_HandleTypeDef *hdac)\r\n{\r\n return hdac->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User DAC Callback\r\n * To be used instead of the weak (overridden) predefined callback\r\n * @note The HAL_DAC_RegisterCallback() may be called before HAL_DAC_Init() in HAL_DAC_STATE_RESET to register\r\n * callbacks for HAL_DAC_MSPINIT_CB_ID and HAL_DAC_MSPDEINIT_CB_ID\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_ERROR_INVALID_CALLBACK DAC Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n *\r\n * @param pCallback pointer to the Callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a User DAC Callback\r\n * DAC Callback is redirected to the weak (overridden) predefined callback\r\n * @note The HAL_DAC_UnRegisterCallback() may be called before HAL_DAC_Init() in HAL_DAC_STATE_RESET to un-register\r\n * callbacks for HAL_DAC_MSPINIT_CB_ID and HAL_DAC_MSPDEINIT_CB_ID\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 transfer Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n * @arg @ref HAL_DAC_ALL_CB_ID DAC All callbacks\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n case HAL_DAC_ALL_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvHalfCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ErrorCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended DAC HAL module driver.\r\n * This file provides firmware functions to manage the extended\r\n * functionalities of the DAC peripheral.\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n *** Dual mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Use HAL_DACEx_DualStart() to enable both channel and start conversion\r\n for dual mode operation.\r\n If software trigger is selected, using HAL_DACEx_DualStart() will start\r\n the conversion of the value previously set by HAL_DACEx_DualSetValue().\r\n (+) Use HAL_DACEx_DualStop() to disable both channel and stop conversion\r\n for dual mode operation.\r\n (+) Use HAL_DACEx_DualStart_DMA() to enable both channel and start conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n First issued trigger will start the conversion of the value previously\r\n set by HAL_DACEx_DualSetValue().\r\n The same callbacks that are used in single mode are called in dual mode to notify\r\n transfer completion (half complete or complete), errors or underrun.\r\n (+) Use HAL_DACEx_DualStop_DMA() to disable both channel and stop conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n (+) When Dual mode is enabled (i.e. DAC Channel1 and Channel2 are used simultaneously) :\r\n Use HAL_DACEx_DualGetValue() to get digital data to be converted and use\r\n HAL_DACEx_DualSetValue() to set digital value to converted simultaneously in\r\n Channel 1 and Channel 2.\r\n *** Signal generation operation ***\r\n ===================================\r\n [..]\r\n (+) Use HAL_DACEx_TriangleWaveGenerate() to generate Triangle signal.\r\n (+) Use HAL_DACEx_NoiseWaveGenerate() to generate Noise signal.\r\n\r\n (+) Use HAL_DACEx_SawtoothWaveGenerate() to generate sawtooth signal.\r\n (+) Use HAL_DACEx_SawtoothWaveDataReset() to reset sawtooth wave.\r\n (+) Use HAL_DACEx_SawtoothWaveDataStep() to step sawtooth wave.\r\n\r\n (+) HAL_DACEx_SelfCalibrate to calibrate one DAC channel.\r\n (+) HAL_DACEx_SetUserTrimming to set user trimming value.\r\n (+) HAL_DACEx_GetTrimOffset to retrieve trimming value (factory setting\r\n after reset, user setting if HAL_DACEx_SetUserTrimming have been used\r\n at least one time after reset).\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DACEx DACEx\r\n * @brief DAC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* Delay for DAC minimum trimming time. */\r\n/* Note: minimum time needed between two calibration steps */\r\n/* The delay below is specified under conditions: */\r\n/* - DAC channel output buffer enabled */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* electrical characteristics, parameter \"tTRIM\"). */\r\n/* Unit: us */\r\n#define DAC_DELAY_TRIM_US (50UL) /*!< Delay for DAC minimum trimming time */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Functions DACEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group2 IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended features functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n (+) Get result of dual mode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp_swtrig = 0UL;\r\n __IO uint32_t wait_loop_index;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG1;\r\n }\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (DAC_CHANNEL_2 & 0x10UL)))\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG2;\r\n }\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, tmp_swtrig);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channel 1 and 2 of the same DAC.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that will request data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @param pData The destination peripheral Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel,\r\n const uint32_t *pData, uint32_t Length, uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg = 0UL;\r\n __IO uint32_t wait_loop_index;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n }\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n }\r\n\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12RD;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12LD;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8RD;\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the DMA channel */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_STARTUP_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion both channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that requests data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN2 | DAC_CR_DMAEN1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n else\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n /* Check if DMA Channel effectively disabled */\r\n if (status != HAL_OK)\r\n {\r\n /* Update DAC state machine to error */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n }\r\n else\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Select max triangle amplitude.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_TRIANGLEAMPLITUDE_1: Select max triangle amplitude of 1\r\n * @arg DAC_TRIANGLEAMPLITUDE_3: Select max triangle amplitude of 3\r\n * @arg DAC_TRIANGLEAMPLITUDE_7: Select max triangle amplitude of 7\r\n * @arg DAC_TRIANGLEAMPLITUDE_15: Select max triangle amplitude of 15\r\n * @arg DAC_TRIANGLEAMPLITUDE_31: Select max triangle amplitude of 31\r\n * @arg DAC_TRIANGLEAMPLITUDE_63: Select max triangle amplitude of 63\r\n * @arg DAC_TRIANGLEAMPLITUDE_127: Select max triangle amplitude of 127\r\n * @arg DAC_TRIANGLEAMPLITUDE_255: Select max triangle amplitude of 255\r\n * @arg DAC_TRIANGLEAMPLITUDE_511: Select max triangle amplitude of 511\r\n * @arg DAC_TRIANGLEAMPLITUDE_1023: Select max triangle amplitude of 1023\r\n * @arg DAC_TRIANGLEAMPLITUDE_2047: Select max triangle amplitude of 2047\r\n * @arg DAC_TRIANGLEAMPLITUDE_4095: Select max triangle amplitude of 4095\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the triangle wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_1 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Unmask DAC channel LFSR for noise wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_LFSRUNMASK_BIT0: Unmask DAC channel LFSR bit0 for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS1_0: Unmask DAC channel LFSR bit[1:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS2_0: Unmask DAC channel LFSR bit[2:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS3_0: Unmask DAC channel LFSR bit[3:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS4_0: Unmask DAC channel LFSR bit[4:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS5_0: Unmask DAC channel LFSR bit[5:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS6_0: Unmask DAC channel LFSR bit[6:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS7_0: Unmask DAC channel LFSR bit[7:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS8_0: Unmask DAC channel LFSR bit[8:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS9_0: Unmask DAC channel LFSR bit[9:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS10_0: Unmask DAC channel LFSR bit[10:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS11_0: Unmask DAC channel LFSR bit[11:0] for noise wave generation\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the noise wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_0 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel sawtooth wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Polarity polarity to be used for wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_SAWTOOTH_POLARITY_DECREMENT\r\n * @arg DAC_SAWTOOTH_POLARITY_INCREMENT\r\n * @param ResetData Sawtooth wave reset value.\r\n * Range is from 0 to DAC full range 4095 (0xFFF)\r\n * @param StepData Sawtooth wave step value.\r\n * 12.4 bit format, unsigned: 12 bits exponent / 4 bits mantissa\r\n * Step value step is 1/16 = 0.0625\r\n * Step value range is 0.0000 to 4095.9375 (0xFFF.F)\r\n * @note Sawtooth reset and step triggers are configured by calling @ref HAL_DAC_ConfigChannel\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData)\r\n{\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_SAWTOOTH_POLARITY(Polarity));\r\n assert_param(IS_DAC_RESET_DATA(ResetData));\r\n assert_param(IS_DAC_STEP_DATA(StepData));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR1,\r\n DAC_STR1_STINCDATA1 | DAC_STR1_STDIR1 | DAC_STR1_STRSTDATA1,\r\n (StepData << DAC_STR1_STINCDATA1_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR1_STRSTDATA1_Pos));\r\n }\r\n else\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR2,\r\n DAC_STR2_STINCDATA2 | DAC_STR2_STDIR2 | DAC_STR2_STRSTDATA2,\r\n (StepData << DAC_STR2_STINCDATA2_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR2_STRSTDATA2_Pos));\r\n }\r\n\r\n /* Enable the sawtooth wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR,\r\n (DAC_CR_WAVE1) << (Channel & 0x10UL),\r\n (uint32_t)(DAC_CR_WAVE1_1 | DAC_CR_WAVE1_0) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave reset\r\n * @note This function allows to reset sawtooth wave in case of SW trigger\r\n * has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STRSTTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave step\r\n * @note This function allows to generate step in sawtooth wave in case of\r\n * SW trigger has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STINCTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Set the specified data holding register value for dual DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Alignment Specifies the data alignment for dual channel DAC.\r\n * This parameter can be one of the following values:\r\n * DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data1 Data for DAC Channel1 to be loaded in the selected data holding register.\r\n * @param Data2 Data for DAC Channel2 to be loaded in the selected data holding register.\r\n * @note In dual mode, a unique register access is required to write in both\r\n * DAC channels at the same time.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2)\r\n{\r\n uint32_t data;\r\n uint32_t tmp;\r\n\r\n /* Check the DAC peripheral handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n assert_param(IS_DAC_DATA(Data1));\r\n assert_param(IS_DAC_DATA(Data2));\r\n\r\n /* Calculate and set dual DAC data holding register value */\r\n if (Alignment == DAC_ALIGN_8B_R)\r\n {\r\n data = ((uint32_t)Data2 << 8U) | Data1;\r\n }\r\n else\r\n {\r\n data = ((uint32_t)Data2 << 16U) | Data1;\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n tmp += DAC_DHR12RD_ALIGNMENT(Alignment);\r\n\r\n /* Set the dual DAC selected data holding register */\r\n *(__IO uint32_t *)tmp = data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvHalfCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ErrorCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_DMAUnderrunCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Run the self calibration of one DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC channel configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Updates DAC_TrimmingValue. , DAC_UserTrimming set to DAC_UserTrimming\r\n * @retval HAL status\r\n * @note Calibration runs about 7 ms.\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n uint32_t trimmingvalue;\r\n uint32_t delta;\r\n __IO uint32_t wait_loop_index;\r\n\r\n /* store/restore channel configuration structure purpose */\r\n uint32_t oldmodeconfiguration;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Check the DAC handle allocation */\r\n /* Check if DAC running */\r\n if ((hdac == NULL) || (sConfig == NULL))\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_BUSY)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Store configuration */\r\n oldmodeconfiguration = (hdac->Instance->MCR & (DAC_MCR_MODE1 << (Channel & 0x10UL)));\r\n\r\n /* Disable the selected DAC channel */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_EN1 << (Channel & 0x10UL)));\r\n /* Wait for ready bit to be de-asserted */\r\n HAL_Delay(1);\r\n\r\n /* Set mode in MCR for calibration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), 0U);\r\n\r\n /* Enable the selected DAC channel calibration */\r\n /* i.e. set DAC_CR_CENx bit */\r\n SET_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n /* Init trimming counter */\r\n /* Medium value */\r\n trimmingvalue = 16UL;\r\n delta = 8UL;\r\n while (delta != 0UL)\r\n {\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* Wait minimum time needed between two calibration steps (OTRIM) */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially CPU processing cycles, scaling in us split to not exceed */\r\n /* 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_TRIM_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL)))\r\n {\r\n /* DAC_SR_CAL_FLAGx is HIGH try higher trimming */\r\n trimmingvalue -= delta;\r\n }\r\n else\r\n {\r\n /* DAC_SR_CAL_FLAGx is LOW try lower trimming */\r\n trimmingvalue += delta;\r\n }\r\n delta >>= 1UL;\r\n }\r\n\r\n /* Still need to check if right calibration is current value or one step below */\r\n /* Indeed the first value that causes the DAC_SR_CAL_FLAGx bit to change from 0 to 1 */\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* Wait minimum time needed between two calibration steps (OTRIM) */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially CPU processing cycles, scaling in us split to not exceed */\r\n /* 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((DAC_DELAY_TRIM_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n /* Trimming is actually one value more */\r\n trimmingvalue++;\r\n /* Set right trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n }\r\n\r\n /* Disable the selected DAC channel calibration */\r\n /* i.e. clear DAC_CR_CENx bit */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n sConfig->DAC_TrimmingValue = trimmingvalue;\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n\r\n /* Restore configuration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), oldmodeconfiguration);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the trimming mode and trimming value (user trimming mode applied).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure updated with new DAC trimming value.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param NewTrimmingValue DAC new trimming value\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_NEWTRIMMINGVALUE(NewTrimmingValue));\r\n\r\n /* Check the DAC handle and channel configuration struct allocation */\r\n if ((hdac == NULL) || (sConfig == NULL))\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Set new trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (NewTrimmingValue << (Channel & 0x10UL)));\r\n\r\n /* Update trimming mode */\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n sConfig->DAC_TrimmingValue = NewTrimmingValue;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the DAC trimming value.\r\n * @param hdac DAC handle\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Trimming value : range: 0->31\r\n *\r\n */\r\nuint32_t HAL_DACEx_GetTrimOffset(const DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Retrieve trimming */\r\n return ((hdac->Instance->CCR & (DAC_CCR_OTRIM1 << (Channel & 0x10UL))) >> (Channel & 0x10UL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DACEx_DualGetValue(const DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp = 0UL;\r\n\r\n tmp |= hdac->Instance->DOR1;\r\n\r\n tmp |= hdac->Instance->DOR2 << 16UL;\r\n\r\n /* Returns the DAC channel data output register value */\r\n return tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup DACEx_Private_Functions DACEx private functions\r\n * @brief Extended private functions\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvHalfCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ErrorCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.c\r\n * @author MCD Application Team\r\n * @brief DMA HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Direct Memory Access (DMA) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral State and errors functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable and configure the peripheral to be connected to the DMA Channel\r\n (except for internal SRAM / FLASH memories: no initialization is\r\n necessary). Please refer to the Reference manual for connection between peripherals\r\n and DMA requests.\r\n\r\n (#) For a given Channel, program the required configuration through the following parameters:\r\n Channel request, Transfer Direction, Source and Destination data formats,\r\n Circular or Normal mode, Channel Priority level, Source and Destination Increment mode\r\n using HAL_DMA_Init() function.\r\n\r\n Prior to HAL_DMA_Init the peripheral clock shall be enabled for both DMA & DMAMUX\r\n thanks to:\r\n (##) DMA1 or DMA2: __HAL_RCC_DMA1_CLK_ENABLE() or __HAL_RCC_DMA2_CLK_ENABLE() ;\r\n (##) DMAMUX1: __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n\r\n (#) Use HAL_DMA_GetState() function to return the DMA state and HAL_DMA_GetError() in case of error\r\n detection.\r\n\r\n (#) Use HAL_DMA_Abort() function to abort the current transfer\r\n\r\n -@- In Memory-to-Memory transfer mode, Circular mode is not allowed.\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Use HAL_DMA_Start() to start DMA transfer after the configuration of Source\r\n address and destination address and the Length of data to be transferred\r\n (+) Use HAL_DMA_PollForTransfer() to poll for the end of current transfer, in this\r\n case a fixed Timeout can be configured by User depending from his application.\r\n\r\n *** Interrupt mode IO operation ***\r\n ===================================\r\n [..]\r\n (+) Configure the DMA interrupt priority using HAL_NVIC_SetPriority()\r\n (+) Enable the DMA IRQ handler using HAL_NVIC_EnableIRQ()\r\n (+) Use HAL_DMA_Start_IT() to start DMA transfer after the configuration of\r\n Source address and destination address and the Length of data to be transferred.\r\n In this case the DMA interrupt is configured\r\n (+) Use HAL_DMA_IRQHandler() called under DMA_IRQHandler() Interrupt subroutine\r\n (+) At the end of data transfer HAL_DMA_IRQHandler() function is executed and user can\r\n add his own function to register callbacks with HAL_DMA_RegisterCallback().\r\n\r\n *** DMA HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of macros in DMA HAL driver.\r\n\r\n (+) __HAL_DMA_ENABLE: Enable the specified DMA Channel.\r\n (+) __HAL_DMA_DISABLE: Disable the specified DMA Channel.\r\n (+) __HAL_DMA_GET_FLAG: Get the DMA Channel pending flags.\r\n (+) __HAL_DMA_CLEAR_FLAG: Clear the DMA Channel pending flags.\r\n (+) __HAL_DMA_ENABLE_IT: Enable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_DISABLE_IT: Disable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_GET_IT_SOURCE: Check whether the specified DMA Channel interrupt has occurred or not.\r\n\r\n [..]\r\n (@) You can refer to the DMA HAL driver header file for more useful macros\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA DMA\r\n * @brief DMA HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup DMA_Private_Functions DMA Private Functions\r\n * @{\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\n\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma);\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Functions DMA Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to initialize the DMA Channel source\r\n and destination addresses, incrementation and data sizes, transfer direction,\r\n circular/normal mode selection, memory-to-memory mode selection and Channel priority value.\r\n [..]\r\n The HAL_DMA_Init() function follows the DMA configuration procedures as described in\r\n reference manual.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DMA according to the specified\r\n * parameters in the DMA_InitTypeDef and initialize the associated handle.\r\n * @param hdma Pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the DMA handle allocation */\r\n if (hdma == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n assert_param(IS_DMA_DIRECTION(hdma->Init.Direction));\r\n assert_param(IS_DMA_PERIPHERAL_INC_STATE(hdma->Init.PeriphInc));\r\n assert_param(IS_DMA_MEMORY_INC_STATE(hdma->Init.MemInc));\r\n assert_param(IS_DMA_PERIPHERAL_DATA_SIZE(hdma->Init.PeriphDataAlignment));\r\n assert_param(IS_DMA_MEMORY_DATA_SIZE(hdma->Init.MemDataAlignment));\r\n assert_param(IS_DMA_MODE(hdma->Init.Mode));\r\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\r\n\r\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n\r\n /* Get the CR register value */\r\n tmp = hdma->Instance->CCR;\r\n\r\n /* Clear PL, MSIZE, PSIZE, MINC, PINC, CIRC, DIR and MEM2MEM bits */\r\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\r\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\r\n\r\n /* Prepare the DMA Channel configuration */\r\n tmp |= hdma->Init.Direction |\r\n hdma->Init.PeriphInc | hdma->Init.MemInc |\r\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\r\n hdma->Init.Mode | hdma->Init.Priority;\r\n\r\n /* Write to DMA Channel CR register */\r\n hdma->Instance->CCR = tmp;\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask\r\n */\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\r\n {\r\n /* if memory to memory force the request to 0*/\r\n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\r\n }\r\n\r\n /* Set peripheral request to DMAMUX channel */\r\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n else\r\n {\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n }\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state*/\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdma->Lock = HAL_UNLOCKED;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DMA peripheral.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma)\r\n{\r\n\r\n /* Check the DMA handle allocation */\r\n if (NULL == hdma)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* Disable the selected DMA Channelx */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Reset DMA Channel control register */\r\n hdma->Instance->CCR = 0;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask */\r\n\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX channel that corresponds to the DMA channel */\r\n hdma->DMAmuxChannel->CCR = 0;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Reset Request generator parameters if any */\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n\r\n /* Clean callbacks */\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state */\r\n hdma->State = HAL_DMA_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group2 Input and Output operation functions\r\n * @brief Input and Output operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure the source, destination address and data length and Start DMA transfer\r\n (+) Configure the source, destination address and data length and\r\n Start DMA transfer with interrupt\r\n (+) Abort DMA transfer\r\n (+) Poll for transfer complete\r\n (+) Handle DMA interrupt request\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Start the DMA Transfer with interrupt enabled.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the transfer complete interrupt */\r\n /* Enable the transfer Error interrupt */\r\n if (NULL != hdma->XferHalfCpltCallback)\r\n {\r\n /* Enable the Half transfer complete interrupt as well */\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n }\r\n else\r\n {\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\r\n }\r\n\r\n /* Check if DMAMUX Synchronization is enabled*/\r\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\r\n {\r\n /* Enable DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, enable the DMAMUX request generator overrun IT*/\r\n /* enable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Remain BUSY */\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Abort the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if(hdma->State != HAL_DMA_STATE_BUSY)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n \r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n \r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n \r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n \r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n \r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n } \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Aborts the DMA Transfer in Interrupt mode.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Call User Abort callback */\r\n if (hdma->XferAbortCallback != NULL)\r\n {\r\n hdma->XferAbortCallback(hdma);\r\n }\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Polling for transfer complete.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CompleteLevel Specifies the DMA level complete.\r\n * @param Timeout Timeout duration.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout)\r\n{\r\n uint32_t temp;\r\n uint32_t tickstart;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n __HAL_UNLOCK(hdma);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Polling mode not supported in circular mode */\r\n if (0U != (hdma->Instance->CCR & DMA_CCR_CIRC))\r\n {\r\n hdma->ErrorCode = HAL_DMA_ERROR_NOT_SUPPORTED;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Get the level transfer complete flag */\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Transfer Complete flag */\r\n\r\n temp = (uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n else\r\n {\r\n /* Half Transfer Complete flag */\r\n temp = (uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n\r\n /* Get tick */\r\n tickstart = HAL_GetTick();\r\n\r\n while (0U == (hdma->DmaBaseAddress->ISR & temp))\r\n {\r\n if ((0U != (hdma->DmaBaseAddress->ISR & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU)))))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TIMEOUT;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /*Check for DMAMUX Request generator (if used) overrun status */\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n }\r\n }\r\n\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n }\r\n\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* The selected Channelx EN bit is cleared (DMA is disabled and\r\n all transfers are complete) */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n else\r\n {\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU));\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle DMA interrupt request.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\r\n uint32_t source_it = hdma->Instance->CCR;\r\n\r\n /* Half Transfer Complete Interrupt management ******************************/\r\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\r\n {\r\n /* Disable the half transfer interrupt if the DMA mode is not CIRCULAR */\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the half transfer interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n }\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_HTIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* DMA peripheral state is not updated in Half Transfer */\r\n /* but in Transfer Complete case */\r\n\r\n if (hdma->XferHalfCpltCallback != NULL)\r\n {\r\n /* Half transfer callback */\r\n hdma->XferHalfCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Complete Interrupt management ***********************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TC)))\r\n {\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the transfer complete and error interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_TE | DMA_IT_TC);\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_TCIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferCpltCallback != NULL)\r\n {\r\n /* Transfer complete callback */\r\n hdma->XferCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Error Interrupt management **************************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TE)))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Disable ALL DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing To Do */\r\n }\r\n return;\r\n}\r\n\r\n/**\r\n * @brief Register callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @param pCallback pointer to private callbacsk function which has pointer to\r\n * a DMA_HandleTypeDef structure as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = pCallback;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief UnRegister callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ALL_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup DMA_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DMA state\r\n (+) Get error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the DMA hande state.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL state\r\n */\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Return DMA handle state */\r\n return hdma->State;\r\n}\r\n\r\n/**\r\n * @brief Return the DMA error code.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval DMA Error Code\r\n */\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma)\r\n{\r\n return hdma->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the DMA Transfer parameter.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Configure DMA Channel data length */\r\n hdma->Instance->CNDTR = DataLength;\r\n\r\n /* Memory to Peripheral */\r\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\r\n {\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CPAR = DstAddress;\r\n\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CMAR = SrcAddress;\r\n }\r\n /* Peripheral to Memory */\r\n else\r\n {\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CPAR = SrcAddress;\r\n\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CMAR = DstAddress;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX channel and status mask depending on stream number\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @retval None\r\n */\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t dmamux_base_addr;\r\n uint32_t channel_number;\r\n DMAMUX_Channel_TypeDef *DMAMUX1_ChannelBase;\r\n\r\n /* check if instance is not outside the DMA channel range */\r\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\r\n {\r\n /* DMA1 */\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel0;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel8;\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel6;\r\n#else\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\r\n#endif /* STM32G4x1xx) */\r\n }\r\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\r\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\r\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\r\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\r\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX request generator params\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\n\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\r\n\r\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\r\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\r\n\r\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\r\n\r\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.c\r\n * @author MCD Application Team\r\n * @brief DMA Extension HAL module driver\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the DMA Extension peripheral:\r\n * + Extended features functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The DMA Extension HAL driver can be used as follows:\r\n\r\n (+) Configure the DMA_MUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMA_MUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n (+) To handle the DMAMUX Interrupts, the function HAL_DMAEx_MUX_IRQHandler should be called from\r\n the DMAMUX IRQ handler i.e DMAMUX1_OVR_IRQHandler.\r\n As only one interrupt line is available for all DMAMUX channels and request generators , HAL_DMAEx_MUX_IRQHandler should be\r\n called with, as parameter, the appropriate DMA handle as many as used DMAs in the user project\r\n (exception done if a given DMA is not using the DMAMUX SYNC block neither a request generator)\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx DMAEx\r\n * @brief DMA Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private Constants ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n\r\n/** @defgroup DMAEx_Exported_Functions DMAEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_Exported_Functions_Group1 DMAEx Extended features functions\r\n * @brief Extended features functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended features functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Configure the DMAMUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMAMUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Configure the DMAMUX synchronization parameters for a given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pSyncConfig : pointer to HAL_DMA_MuxSyncConfigTypeDef : contains the DMAMUX synchronization parameters\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_SYNC_SIGNAL_ID(pSyncConfig->SyncSignalID));\r\n\r\n assert_param(IS_DMAMUX_SYNC_POLARITY(pSyncConfig-> SyncPolarity));\r\n assert_param(IS_DMAMUX_SYNC_STATE(pSyncConfig->SyncEnable));\r\n assert_param(IS_DMAMUX_SYNC_EVENT(pSyncConfig->EventEnable));\r\n assert_param(IS_DMAMUX_SYNC_REQUEST_NUMBER(pSyncConfig->RequestNumber));\r\n\r\n /*Check if the DMA state is ready */\r\n if (hdma->State == HAL_DMA_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the new synchronization parameters (and keep the request ID filled during the Init)*/\r\n MODIFY_REG(hdma->DMAmuxChannel->CCR, \\\r\n (~DMAMUX_CxCR_DMAREQ_ID), \\\r\n ((pSyncConfig->SyncSignalID) << DMAMUX_CxCR_SYNC_ID_Pos) | ((pSyncConfig->RequestNumber - 1U) << DMAMUX_CxCR_NBREQ_Pos) | \\\r\n pSyncConfig->SyncPolarity | ((uint32_t)pSyncConfig->SyncEnable << DMAMUX_CxCR_SE_Pos) | \\\r\n ((uint32_t)pSyncConfig->EventEnable << DMAMUX_CxCR_EGE_Pos));\r\n\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /*DMA State not Ready*/\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pRequestGeneratorConfig : pointer to HAL_DMA_MuxRequestGeneratorConfigTypeDef :\r\n * contains the request generator parameters.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(pRequestGeneratorConfig->SignalID));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_POLARITY(pRequestGeneratorConfig->Polarity));\r\n assert_param(IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(pRequestGeneratorConfig->RequestNumber));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State == HAL_DMA_STATE_READY) && (hdma->DMAmuxRequestGen != 0U))\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the request generator new parameters */\r\n hdma->DMAmuxRequestGen->RGCR = pRequestGeneratorConfig->SignalID | \\\r\n ((pRequestGeneratorConfig->RequestNumber - 1U) << (POSITION_VAL(DMAMUX_RGxCR_GNBREQ) & 0x1FU)) | \\\r\n pRequestGeneratorConfig->Polarity;\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Enable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Disable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handles DMAMUX interrupt request.\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Disable the synchro overrun interrupt */\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0)\r\n {\r\n /* if using a DMAMUX request generator block Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.c\r\n * @author MCD Application Team\r\n * @brief EXTI HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Extended Interrupts and events controller (EXTI) peripheral:\r\n * functionalities of the General Purpose Input/Output (EXTI) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### EXTI Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each Exti line can be configured within this driver.\r\n\r\n (+) Exti line can be configured in 3 different modes\r\n (++) Interrupt\r\n (++) Event\r\n (++) Both of them\r\n\r\n (+) Configurable Exti lines can be configured with 3 different triggers\r\n (++) Rising\r\n (++) Falling\r\n (++) Both of them\r\n\r\n (+) When set in interrupt mode, configurable Exti lines have two different\r\n interrupt pending registers which allow to distinguish which transition\r\n occurs:\r\n (++) Rising edge pending interrupt\r\n (++) Falling\r\n\r\n (+) Exti lines 0 to 15 are linked to gpio pin number 0 to 15. Gpio port can\r\n be selected through multiplexer.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n (#) Configure the EXTI line using HAL_EXTI_SetConfigLine().\r\n (++) Choose the interrupt line number by setting \"Line\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) Configure the interrupt and/or event mode using \"Mode\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) For configurable lines, configure rising and/or falling trigger\r\n \"Trigger\" member from EXTI_ConfigTypeDef structure.\r\n (++) For Exti lines linked to gpio, choose gpio port using \"GPIOSel\"\r\n member from GPIO_InitTypeDef structure.\r\n\r\n (#) Get current Exti configuration of a dedicated line using\r\n HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n (++) Provide pointer on EXTI_ConfigTypeDef structure as second parameter.\r\n\r\n (#) Clear Exti configuration of a dedicated line using HAL_EXTI_ClearConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n\r\n (#) Register callback to treat Exti interrupts using HAL_EXTI_RegisterCallback().\r\n (++) Provide exiting handle as first parameter.\r\n (++) Provide which callback will be registered using one value from\r\n EXTI_CallbackIDTypeDef.\r\n (++) Provide callback function pointer.\r\n\r\n (#) Get interrupt pending bit using HAL_EXTI_GetPending().\r\n\r\n (#) Clear interrupt pending bit using HAL_EXTI_ClearPending().\r\n\r\n (#) Generate software interrupt using HAL_EXTI_GenerateSWI().\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rule:\r\n * Rule-18.1_b - Medium: Array `EXTICR' 1st subscript interval [0,7] may be out\r\n * of bounds [0,3] in following API :\r\n * HAL_EXTI_SetConfigLine\r\n * HAL_EXTI_GetConfigLine\r\n * HAL_EXTI_ClearConfigLine\r\n */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n#define EXTI_MODE_OFFSET 0x08U /* 0x20: offset between MCU IMR/EMR registers */\r\n#define EXTI_CONFIG_OFFSET 0x08U /* 0x20: offset between MCU Rising/Falling configuration registers */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup EXTI_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group1\r\n * @brief Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on EXTI configuration to be set.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(pExtiConfig->Line));\r\n assert_param(IS_EXTI_MODE(pExtiConfig->Mode));\r\n\r\n /* Assign line number to handle */\r\n hexti->Line = pExtiConfig->Line;\r\n\r\n /* Compute line register offset */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Configure triggers for configurable lines */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n assert_param(IS_EXTI_TRIGGER(pExtiConfig->Trigger));\r\n\r\n /* Configure rising trigger */\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_RISING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store rising trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure falling trigger */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_FALLING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store falling trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure gpio port selection in case of gpio exti line */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PORT(pExtiConfig->GPIOSel));\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n regval |= (pExtiConfig->GPIOSel << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n /* Configure interrupt mode : read current mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_INTERRUPT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store interrupt mode */\r\n *regaddr = regval;\r\n\r\n /* Configure event mode : read current mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_EVENT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store event mode */\r\n *regaddr = regval;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Get configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on structure to store Exti configuration.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* Store handle line number to configuration structure */\r\n pExtiConfig->Line = hexti->Line;\r\n\r\n /* Compute line register offset and line mask */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Get core mode : interrupt */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_INTERRUPT;\r\n }\r\n else\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_NONE;\r\n }\r\n\r\n /* Get event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode |= EXTI_MODE_EVENT;\r\n }\r\n\r\n /* Get default Trigger and GPIOSel configuration */\r\n pExtiConfig->Trigger = EXTI_TRIGGER_NONE;\r\n pExtiConfig->GPIOSel = 0x00u;\r\n\r\n /* 2] Get trigger for configurable lines : rising */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger = EXTI_TRIGGER_RISING;\r\n }\r\n\r\n /* Get falling configuration */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger |= EXTI_TRIGGER_FALLING;\r\n }\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n pExtiConfig->GPIOSel = (regval >> (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u))) & SYSCFG_EXTICR1_EXTI0;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear whole configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Clear interrupt mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 2] Clear event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 3] Clear triggers in case of configurable lines */\r\n if ((hexti->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((hexti->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Register callback for a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param CallbackID User callback identifier.\r\n * This parameter can be one of @arg @ref EXTI_CallbackIDTypeDef values.\r\n * @param pPendingCbfn function pointer to be stored as callback.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_CB(CallbackID));\r\n\r\n switch (CallbackID)\r\n {\r\n /* set common callback */\r\n case HAL_EXTI_COMMON_CB_ID:\r\n hexti->PendingCallback = pPendingCbfn;\r\n break;\r\n\r\n default:\r\n hexti->PendingCallback = NULL;\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Store line number as handle private field.\r\n * @param hexti Exti handle.\r\n * @param ExtiLine Exti line number.\r\n * This parameter can be from 0 to @ref EXTI_LINE_NB.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE(ExtiLine));\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Store line number as handle private field */\r\n hexti->Line = ExtiLine;\r\n\r\n return HAL_OK;\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group2\r\n * @brief EXTI IO functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param hexti Exti handle.\r\n * @retval none.\r\n */\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & maskline);\r\n\r\n if (regval != 0x00u)\r\n {\r\n /* Clear pending bit */\r\n *regaddr = maskline;\r\n\r\n /* Call pending callback */\r\n if (hexti->PendingCallback != NULL)\r\n {\r\n hexti->PendingCallback();\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval 1 if interrupt is pending else 0.\r\n */\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* return 1 if bit is set else 0 */\r\n regval = ((*regaddr & maskline) >> linepos);\r\n return regval;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending register address */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* Clear Pending bit */\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @brief Generate a software interrupt for a dedicated line.\r\n * @param hexti Exti handle.\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n\r\n /* compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n regaddr = (&EXTI->SWIER1 + (EXTI_CONFIG_OFFSET * offset));\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.c\r\n * @author MCD Application Team\r\n * @brief FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the internal FLASH memory:\r\n * + Program operations functions\r\n * + Memory Control functions\r\n * + Peripheral Errors functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### FLASH peripheral features #####\r\n ==============================================================================\r\n\r\n [..] The Flash memory interface manages CPU AHB I-Code and D-Code accesses\r\n to the Flash memory. It implements the erase and program Flash memory operations\r\n and the read and write protection mechanisms.\r\n\r\n [..] The Flash memory interface accelerates code execution with a system of instruction\r\n prefetch and cache lines.\r\n\r\n [..] The FLASH main features are:\r\n (+) Flash memory read operations\r\n (+) Flash memory program/erase operations\r\n (+) Read / write protections\r\n (+) Option bytes programming\r\n (+) Prefetch on I-Code\r\n (+) 32 cache lines of 4*64 or 2*128 bits on I-Code\r\n (+) 8 cache lines of 4*64 or 2*128 bits on D-Code\r\n (+) Error code correction (ECC) : Data in flash are 72-bits word\r\n (8 bits added per double word)\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n This driver provides functions and macros to configure and program the FLASH\r\n memory of all STM32G4xx devices.\r\n\r\n (#) Flash Memory IO Programming functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Program functions: double word and fast program (full row programming)\r\n (++) There are two modes of programming :\r\n (+++) Polling mode using HAL_FLASH_Program() function\r\n (+++) Interrupt mode using HAL_FLASH_Program_IT() function\r\n\r\n (#) Interrupts and flags management functions:\r\n (++) Handle FLASH interrupts by calling HAL_FLASH_IRQHandler()\r\n (++) Callback functions are called when the flash operations are finished :\r\n HAL_FLASH_EndOfOperationCallback() when everything is ok, otherwise\r\n HAL_FLASH_OperationErrorCallback()\r\n (++) Get error flag status by calling HAL_GetError()\r\n\r\n (#) Option bytes management functions:\r\n (++) Lock and Unlock the option bytes using HAL_FLASH_OB_Unlock() and\r\n HAL_FLASH_OB_Lock() functions\r\n (++) Launch the reload of the option bytes using HAL_FLASH_Launch() function.\r\n In this case, a reset is generated\r\n\r\n [..]\r\n In addition to these functions, this driver includes a set of macros allowing\r\n to handle the following operations:\r\n (+) Set the latency\r\n (+) Enable/Disable the prefetch buffer\r\n (+) Enable/Disable the Instruction cache and the Data cache\r\n (+) Reset the Instruction cache and the Data cache\r\n (+) Enable/Disable the Flash power-down during low-power run and sleep modes\r\n (+) Enable/Disable the Flash interrupts\r\n (+) Monitor the Flash flags status\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH FLASH\r\n * @brief FLASH HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_NB_DOUBLE_WORDS_IN_ROW 32\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Variables FLASH Private Variables\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Variable used for Program/Erase sectors under interruption\r\n */\r\nFLASH_ProcessTypeDef pFlash = {.Lock = HAL_UNLOCKED,\r\n .ErrorCode = HAL_FLASH_ERROR_NONE,\r\n .ProcedureOnGoing = FLASH_PROC_NONE,\r\n .Address = 0U,\r\n .Bank = FLASH_BANK_1,\r\n .Page = 0U,\r\n .NbPagesToErase = 0U,\r\n .CacheToReactivate = FLASH_CACHE_DISABLED};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASH_Private_Functions FLASH Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data);\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Functions FLASH Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group1 Programming operation functions\r\n * @brief Programming operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the FLASH\r\n program operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t prog_bit = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the data cache if they are activated to avoid data misbehavior */\r\n if(READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n prog_bit = FLASH_CR_PG;\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n\r\n /* If it is the last row, the bit will be cleared at the end of the operation */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n prog_bit = FLASH_CR_FSTPG;\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the program operation is completed, disable the PG or FSTPG Bit */\r\n if (prog_bit != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, prog_bit);\r\n }\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n /* return status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address with interrupt enabled.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Reset error code */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the data cache if they are activated to avoid data misbehavior */\r\n if(READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n else\r\n {\r\n /* Set internal variables used by the IRQ handler */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM_LAST;\r\n }\r\n else\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM;\r\n }\r\n pFlash.Address = Address;\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Handle FLASH interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_FLASH_IRQHandler(void)\r\n{\r\n uint32_t tmp_page;\r\n uint32_t error;\r\n FLASH_ProcedureTypeDef procedure;\r\n\r\n /* If the operation is completed, disable the PG, PNB, MER1, MER2 and PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PG | FLASH_CR_MER1 | FLASH_CR_PER | FLASH_CR_PNB));\r\n#if defined (FLASH_OPTR_DBANK)\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_MER2);\r\n#endif\r\n\r\n /* Disable the FSTPG Bit only if it is the last row programmed */\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PROGRAM_LAST)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n\r\n if (error != 0U)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n\r\n /* FLASH error interrupt user callback */\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_PAGE_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Page);\r\n }\r\n else if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Stop the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PAGE_ERASE)\r\n {\r\n /* Nb of pages to erased can be decreased */\r\n pFlash.NbPagesToErase--;\r\n\r\n /* Check if there are still pages to erase*/\r\n if (pFlash.NbPagesToErase != 0U)\r\n {\r\n /* Indicate user which page has been erased*/\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n\r\n /* Increment page number */\r\n pFlash.Page++;\r\n tmp_page = pFlash.Page;\r\n FLASH_PageErase(tmp_page, pFlash.Bank);\r\n }\r\n else\r\n {\r\n /* No more pages to Erase */\r\n /* Reset Address and stop Erase pages procedure */\r\n pFlash.Page = 0xFFFFFFFFU;\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n }\r\n }\r\n else\r\n {\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n /* MassErase ended. Return the selected bank */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n /* Program ended. Return the selected address */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Clear the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n }\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_NONE)\r\n {\r\n /* Disable End of Operation and Error interrupts */\r\n __HAL_FLASH_DISABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n}\r\n\r\n/**\r\n * @brief FLASH end of operation interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page which has been erased\r\n * (if 0xFFFFFFFF, it means that all the selected pages have been erased)\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_EndOfOperationCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief FLASH operation error interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page number which returned an error\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_OperationErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the FLASH\r\n memory operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n /* Authorize the FLASH Registers access */\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY1);\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY2);\r\n\r\n /* verify Flash is unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the LOCK Bit to lock the FLASH Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_LOCK);\r\n\r\n /* verify Flash is locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unlock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n /* Authorizes the Option Byte register programming */\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY1);\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY2);\r\n\r\n /* verify option bytes are unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the OPTLOCK Bit to lock the FLASH Option Byte Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTLOCK);\r\n\r\n /* Verify option bytes are locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Launch the option byte loading.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void)\r\n{\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n\r\n /* Wait for last operation to be completed */\r\n return (FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection permits to get in run-time Errors of the FLASH peripheral.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the specific FLASH error flag.\r\n * @retval FLASH_ErrorCode. The returned value can be:\r\n * @arg HAL_FLASH_ERROR_RD: FLASH Read Protection error flag (PCROP)\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming Sequence error flag\r\n * @arg HAL_FLASH_ERROR_PGP: FLASH Programming Parallelism error flag\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming Alignment error flag\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protected error flag\r\n * @arg HAL_FLASH_ERROR_OPERATION: FLASH operation Error flag\r\n * @arg HAL_FLASH_ERROR_NONE: No error set\r\n * @arg HAL_FLASH_ERROR_OP: FLASH Operation error\r\n * @arg HAL_FLASH_ERROR_PROG: FLASH Programming error\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protection error\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming alignment error\r\n * @arg HAL_FLASH_ERROR_SIZ: FLASH Size error\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming sequence error\r\n * @arg HAL_FLASH_ERROR_MIS: FLASH Fast programming data miss error\r\n * @arg HAL_FLASH_ERROR_FAST: FLASH Fast programming error\r\n * @arg HAL_FLASH_ERROR_RD: FLASH PCROP read error\r\n * @arg HAL_FLASH_ERROR_OPTV: FLASH Option validity error\r\n */\r\nuint32_t HAL_FLASH_GetError(void)\r\n{\r\n return pFlash.ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Wait for a FLASH operation to complete.\r\n * @param Timeout maximum flash operation timeout.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout)\r\n{\r\n /* Wait for the FLASH operation to complete by polling on BUSY flag to be reset.\r\n Even if the FLASH operation fails, the BUSY flag will be reset and an error\r\n flag will be set */\r\n\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t error;\r\n\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY))\r\n {\r\n if ((HAL_GetTick() - tickstart) > Timeout)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n if (error != 0u)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n }\r\n\r\n /* If there is an error flag set */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Program double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Set PG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_PG);\r\n\r\n /* Program first word */\r\n *(uint32_t *)Address = (uint32_t)Data;\r\n\r\n /* Barrier to ensure programming is performed in 2 steps, in right order\r\n (independently of compiler optimization behavior) */\r\n __ISB();\r\n\r\n /* Program second word */\r\n *(uint32_t *)(Address + 4U) = (uint32_t)(Data >> 32U);\r\n}\r\n\r\n/**\r\n * @brief Fast program a row double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param DataAddress specifies the address where the data are stored.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress)\r\n{\r\n uint8_t row_index = (2 * FLASH_NB_DOUBLE_WORDS_IN_ROW);\r\n uint32_t *dest_addr = (uint32_t *)Address;\r\n uint32_t *src_addr = (uint32_t *)DataAddress;\r\n uint32_t primask_bit;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(Address));\r\n\r\n /* Set FSTPG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n\r\n /* Enter critical section: Disable interrupts to avoid any interruption during the loop */\r\n primask_bit = __get_PRIMASK();\r\n __disable_irq();\r\n\r\n /* Program the double words of the row */\r\n do\r\n {\r\n *dest_addr = *src_addr;\r\n dest_addr++;\r\n src_addr++;\r\n row_index--;\r\n }\r\n while (row_index != 0U);\r\n\r\n /* Exit critical section: restore previous priority mask */\r\n __set_PRIMASK(primask_bit);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the FLASH extended peripheral:\r\n * + Extended programming operations functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash Extended features #####\r\n ==============================================================================\r\n\r\n [..] Comparing to other previous devices, the FLASH interface for STM32G4xx\r\n devices contains the following additional features\r\n\r\n (+) Capacity up to 512 Kbytes with dual bank architecture supporting read-while-write\r\n capability (RWW)\r\n (+) Dual bank 64-bits memory organization with possibility of single bank 128-bits\r\n (+) Protected areas including WRP, PCROP and Securable memory\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure and program the FLASH memory\r\n of all STM32G4xx devices. It includes\r\n (#) Flash Memory Erase functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Erase function: Erase pages, or mass erase banks\r\n (++) There are two modes of erase :\r\n (+++) Polling Mode using HAL_FLASHEx_Erase()\r\n (+++) Interrupt Mode using HAL_FLASHEx_Erase_IT()\r\n\r\n (#) Option Bytes Programming function: Use HAL_FLASHEx_OBProgram() to:\r\n (++) Configure the write protection areas (WRP)\r\n (++) Set the Read protection Level (RDP)\r\n (++) Program the user Option Bytes\r\n (++) Configure the Proprietary Code ReadOut protection areas (PCROP)\r\n (++) Configure the Securable memory areas\r\n (++) Configure the Boot Lock\r\n\r\n (#) Get Option Bytes Configuration function: Use HAL_FLASHEx_OBGetConfig() to:\r\n (++) Get the configuration of write protection areas (WRP)\r\n (++) Get the level of read protection (RDP)\r\n (++) Get the value of the user Option Bytes\r\n (++) Get the configuration of Proprietary Code ReadOut Protection areas (PCROP)\r\n (++) Get the configuration of Securable memory areas\r\n (++) Get the status of Boot Lock\r\n\r\n (#) Activation of Securable memory area: Use HAL_FLASHEx_EnableSecMemProtection()\r\n (++) Deny the access to securable memory area\r\n\r\n (#) Enable or disable debugger: Use HAL_FLASHEx_EnableDebugger() or\r\n HAL_FLASHEx_DisableDebugger()\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx FLASHEx\r\n * @brief FLASH Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Functions FLASHEx Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks);\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset);\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel);\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig);\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr);\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset);\r\nstatic uint32_t FLASH_OB_GetRDP(void);\r\nstatic uint32_t FLASH_OB_GetUser(void);\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr);\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecMemBank, uint32_t SecMemSize);\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecMemBank, uint32_t *SecMemSize);\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig);\r\nstatic uint32_t FLASH_OB_GetBootLock(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions -------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Exported_Functions FLASHEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx_Exported_Functions_Group1 Extended IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the Extended FLASH\r\n programming operations Operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages.\r\n * @param[in] pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @param[out] PageError pointer to variable that contains the configuration\r\n * information on faulty page in case of error (0xFFFFFFFF means that all\r\n * the pages have been correctly erased).\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t page_index;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n FLASH_MassErase(pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* If the erase operation is completed, disable the MER1 and MER2 Bits */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n#else\r\n /* If the erase operation is completed, disable the MER1 Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1));\r\n#endif\r\n }\r\n else\r\n {\r\n /*Initialization of PageError variable*/\r\n *PageError = 0xFFFFFFFFU;\r\n\r\n for (page_index = pEraseInit->Page; page_index < (pEraseInit->Page + pEraseInit->NbPages); page_index++)\r\n {\r\n FLASH_PageErase(page_index, pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the erase operation is completed, disable the PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PER | FLASH_CR_PNB));\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* In case of error, stop erase procedure and return the faulty page */\r\n *PageError = page_index;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages with interrupt enabled.\r\n * @param pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n pFlash.Bank = pEraseInit->Banks;\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_MASS_ERASE;\r\n FLASH_MassErase(pEraseInit->Banks);\r\n }\r\n else\r\n {\r\n /* Erase by page to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PAGE_ERASE;\r\n pFlash.NbPagesToErase = pEraseInit->NbPages;\r\n pFlash.Page = pEraseInit->Page;\r\n\r\n /*Erase 1st page and wait for IT */\r\n FLASH_PageErase(pEraseInit->Page, pEraseInit->Banks);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program Option bytes.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that\r\n * contains the configuration information for the programming.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPTIONBYTE(pOBInit->OptionType));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Write protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_WRP) != 0U)\r\n {\r\n /* Configure of Write protection on the selected area */\r\n if (FLASH_OB_WRPConfig(pOBInit->WRPArea, pOBInit->WRPStartOffset, pOBInit->WRPEndOffset) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Read protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_RDP) != 0U)\r\n {\r\n /* Configure the Read protection level */\r\n if (FLASH_OB_RDPConfig(pOBInit->RDPLevel) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* User Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_USER) != 0U)\r\n {\r\n /* Configure the user option bytes */\r\n if (FLASH_OB_UserConfig(pOBInit->USERType, pOBInit->USERConfig) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* PCROP Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_PCROP) != 0U)\r\n {\r\n if (pOBInit->PCROPStartAddr != pOBInit->PCROPEndAddr)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if (FLASH_OB_PCROPConfig(pOBInit->PCROPConfig, pOBInit->PCROPStartAddr, pOBInit->PCROPEndAddr) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /* Securable memory Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_SEC) != 0U)\r\n {\r\n /* Configure the securable memory area */\r\n if (FLASH_OB_SecMemConfig(pOBInit->SecBank, pOBInit->SecSize) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Boot Entry Point Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_BOOT_LOCK) != 0U)\r\n {\r\n /* Configure the boot unique entry point option */\r\n if (FLASH_OB_BootLockConfig(pOBInit->BootEntryPoint) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the Option bytes configuration.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that contains the\r\n * configuration information.\r\n * @note The fields pOBInit->WRPArea and pOBInit->PCROPConfig should indicate\r\n * which area is requested for the WRP and PCROP, else no information will be returned.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n pOBInit->OptionType = (OPTIONBYTE_RDP | OPTIONBYTE_USER);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB) ||\r\n (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_WRP;\r\n /* Get write protection on the selected area */\r\n FLASH_OB_GetWRP(pOBInit->WRPArea, &(pOBInit->WRPStartOffset), &(pOBInit->WRPEndOffset));\r\n }\r\n\r\n /* Get Read protection level */\r\n pOBInit->RDPLevel = FLASH_OB_GetRDP();\r\n\r\n /* Get the user option bytes */\r\n pOBInit->USERConfig = FLASH_OB_GetUser();\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->PCROPConfig == FLASH_BANK_1) || (pOBInit->PCROPConfig == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->PCROPConfig == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_PCROP;\r\n /* Get the Proprietary code readout protection */\r\n FLASH_OB_GetPCROP(&(pOBInit->PCROPConfig), &(pOBInit->PCROPStartAddr), &(pOBInit->PCROPEndAddr));\r\n }\r\n\r\n pOBInit->OptionType |= OPTIONBYTE_BOOT_LOCK;\r\n\r\n /* Get the boot entry point */\r\n pOBInit->BootEntryPoint = FLASH_OB_GetBootLock();\r\n\r\n /* Get the securable memory area configuration */\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->SecBank == FLASH_BANK_1) || (pOBInit->SecBank == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->SecBank == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_SEC;\r\n FLASH_OB_GetSecMem(pOBInit->SecBank, &(pOBInit->SecSize));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the FLASH Securable Memory protection.\r\n * @param Bank: Bank to be protected\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be protected\r\n * @arg FLASH_BANK_2: Bank2 to be protected (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be protected (*)\r\n * @note (*) availability depends on devices\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Bank));\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 1 if requested */\r\n if ((Bank & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 2 if requested */\r\n if ((Bank & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT2);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n#else\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(Bank);\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n#endif /* FLASH_OPTR_DBANK */\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable Debugger.\r\n * @note After calling this API, flash interface allow debugger intrusion.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_EnableDebugger(void)\r\n{\r\n FLASH->ACR |= FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Debugger.\r\n * @note After calling this API, Debugger is disabled: it's no more possible to\r\n * break, see CPU register, etc...\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_DisableDebugger(void)\r\n{\r\n FLASH->ACR &= ~FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\n/**\r\n * @brief Mass erase of FLASH memory.\r\n * @param Banks Banks to be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be erased\r\n * @arg FLASH_BANK_2: Bank2 to be erased (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n#endif\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Banks));\r\n\r\n /* Set the Mass Erase Bit for the bank 1 if requested */\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER1);\r\n }\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Set the Mass Erase Bit for the bank 2 if requested */\r\n if ((Banks & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER2);\r\n }\r\n#endif\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else\r\n {\r\n SET_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n }\r\n#endif\r\n\r\n /* Proceed to erase all sectors */\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Erase the specified FLASH memory page.\r\n * @param Page FLASH page to erase.\r\n * This parameter must be a value between 0 and (max number of pages in the bank - 1).\r\n * @param Banks Bank where the page will be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Page in bank 1 to be erased\r\n * @arg FLASH_BANK_2: Page in bank 2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PAGE(Page));\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(Banks));\r\n\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n }\r\n#else\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(Banks);\r\n#endif /* FLASH_OPTR_DBANK */\r\n\r\n /* Proceed to erase the page */\r\n MODIFY_REG(FLASH->CR, FLASH_CR_PNB, ((Page & 0xFFU) << FLASH_CR_PNB_Pos));\r\n SET_BIT(FLASH->CR, FLASH_CR_PER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Flush the instruction and data caches.\r\n * @retval None\r\n */\r\nvoid FLASH_FlushCaches(void)\r\n{\r\n FLASH_CacheTypeDef cache = pFlash.CacheToReactivate;\r\n\r\n /* Flush instruction cache */\r\n if ((cache == FLASH_CACHE_ICACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Disable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n /* Reset instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n /* Enable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_ENABLE();\r\n }\r\n\r\n /* Flush data cache */\r\n if ((cache == FLASH_CACHE_DCACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Reset data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n /* Enable data cache */\r\n __HAL_FLASH_DATA_CACHE_ENABLE();\r\n }\r\n\r\n /* Reset internal variable */\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n}\r\n\r\n/**\r\n * @brief Configure the write protection area into Option Bytes.\r\n * @note When the memory read protection level is selected (RDP level = 1),\r\n * it is not possible to program or erase Flash memory if the CPU debug\r\n * features are connected (JTAG or single wire) or boot code is being\r\n * executed from RAM or System flash, even if WRP is not activated.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param WRPArea specifies the area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (*)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (*)\r\n * @note (*) availability depends on devices\r\n * @param WRPStartOffset specifies the start page of the write protected area.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1).\r\n * @param WRDPEndOffset specifies the end page of the write protected area.\r\n * This parameter can be page number between WRPStartOffset and (max number of pages in the bank - 1).\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_WRPAREA(WRPArea));\r\n assert_param(IS_FLASH_PAGE(WRPStartOffset));\r\n assert_param(IS_FLASH_PAGE(WRDPEndOffset));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n FLASH->WRP1AR = ((WRDPEndOffset << FLASH_WRP1AR_WRP1A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n FLASH->WRP1BR = ((WRDPEndOffset << FLASH_WRP1BR_WRP1B_END_Pos) | WRPStartOffset);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n FLASH->WRP2AR = ((WRDPEndOffset << FLASH_WRP2AR_WRP2A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n FLASH->WRP2BR = ((WRDPEndOffset << FLASH_WRP2BR_WRP2B_END_Pos) | WRPStartOffset);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the read protection level into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @note !!! Warning : When enabling OB_RDP level 2 it's no more possible\r\n * to go back to level 1 or 0 !!!\r\n * @param RDPLevel specifies the read protection level.\r\n * This parameter can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Memory Read protection\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_RDP_LEVEL(RDPLevel));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the RDP level in the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_RDP, RDPLevel);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program the FLASH User Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param UserType The FLASH User Option Bytes to be modified.\r\n * This parameter can be a combination of @ref FLASH_OB_USER_Type.\r\n * @param UserConfig The selected User Option Bytes values:\r\n * This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY ,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_nBOOT1,\r\n * @ref FLASH_OB_USER_SRAM_PE, @ref FLASH_OB_USER_CCMSRAM_RST,\r\n * @ref FLASH_OB_USER_nSWBOOT0, @ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig)\r\n{\r\n uint32_t optr_reg_val = 0;\r\n uint32_t optr_reg_mask = 0;\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_USER_TYPE(UserType));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n#if defined(FLASH_OPTR_PB4_PUPEN)\r\n if ((UserType & OB_USER_PB4_PUPEN) != 0U)\r\n {\r\n /* PB4_PUPEN option byte should be modified */\r\n assert_param(IS_OB_USER_PB4_PUPEN(UserConfig & FLASH_OPTR_PB4_PUPEN));\r\n\r\n /* Set value and mask for PB4_PUPEN option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_PB4_PUPEN);\r\n optr_reg_mask |= FLASH_OPTR_PB4_PUPEN;\r\n }\r\n#endif /* FLASH_OPTR_PB4_PUPEN */\r\n\r\n if ((UserType & OB_USER_BOR_LEV) != 0U)\r\n {\r\n /* BOR level option byte should be modified */\r\n assert_param(IS_OB_USER_BOR_LEVEL(UserConfig & FLASH_OPTR_BOR_LEV));\r\n\r\n /* Set value and mask for BOR level option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BOR_LEV);\r\n optr_reg_mask |= FLASH_OPTR_BOR_LEV;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STOP) != 0U)\r\n {\r\n /* nRST_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_STOP(UserConfig & FLASH_OPTR_nRST_STOP));\r\n\r\n /* Set value and mask for nRST_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STOP);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STDBY) != 0U)\r\n {\r\n /* nRST_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_STANDBY(UserConfig & FLASH_OPTR_nRST_STDBY));\r\n\r\n /* Set value and mask for nRST_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_SHDW) != 0U)\r\n {\r\n /* nRST_SHDW option byte should be modified */\r\n assert_param(IS_OB_USER_SHUTDOWN(UserConfig & FLASH_OPTR_nRST_SHDW));\r\n\r\n /* Set value and mask for nRST_SHDW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_SHDW);\r\n optr_reg_mask |= FLASH_OPTR_nRST_SHDW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_SW) != 0U)\r\n {\r\n /* IWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG(UserConfig & FLASH_OPTR_IWDG_SW));\r\n\r\n /* Set value and mask for IWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_SW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STOP) != 0U)\r\n {\r\n /* IWDG_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STOP(UserConfig & FLASH_OPTR_IWDG_STOP));\r\n\r\n /* Set value and mask for IWDG_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STOP);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STDBY) != 0U)\r\n {\r\n /* IWDG_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STDBY(UserConfig & FLASH_OPTR_IWDG_STDBY));\r\n\r\n /* Set value and mask for IWDG_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_WWDG_SW) != 0U)\r\n {\r\n /* WWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_WWDG(UserConfig & FLASH_OPTR_WWDG_SW));\r\n\r\n /* Set value and mask for WWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_WWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_WWDG_SW;\r\n }\r\n\r\n#if defined (FLASH_OPTR_BFB2)\r\n if ((UserType & OB_USER_BFB2) != 0U)\r\n {\r\n /* BFB2 option byte should be modified */\r\n assert_param(IS_OB_USER_BFB2(UserConfig & FLASH_OPTR_BFB2));\r\n\r\n /* Set value and mask for BFB2 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BFB2);\r\n optr_reg_mask |= FLASH_OPTR_BFB2;\r\n }\r\n#endif\r\n\r\n if ((UserType & OB_USER_nBOOT1) != 0U)\r\n {\r\n /* nBOOT1 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT1(UserConfig & FLASH_OPTR_nBOOT1));\r\n\r\n /* Set value and mask for nBOOT1 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT1);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT1;\r\n }\r\n\r\n if ((UserType & OB_USER_SRAM_PE) != 0U)\r\n {\r\n /* SRAM_PE option byte should be modified */\r\n assert_param(IS_OB_USER_SRAM_PARITY(UserConfig & FLASH_OPTR_SRAM_PE));\r\n\r\n /* Set value and mask for SRAM_PE option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_SRAM_PE);\r\n optr_reg_mask |= FLASH_OPTR_SRAM_PE;\r\n }\r\n\r\n if ((UserType & OB_USER_CCMSRAM_RST) != 0U)\r\n {\r\n /* CCMSRAM_RST option byte should be modified */\r\n assert_param(IS_OB_USER_CCMSRAM_RST(UserConfig & FLASH_OPTR_CCMSRAM_RST));\r\n\r\n /* Set value and mask for CCMSRAM_RST option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_CCMSRAM_RST);\r\n optr_reg_mask |= FLASH_OPTR_CCMSRAM_RST;\r\n }\r\n\r\n if ((UserType & OB_USER_nSWBOOT0) != 0U)\r\n {\r\n /* nSWBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_SWBOOT0(UserConfig & FLASH_OPTR_nSWBOOT0));\r\n\r\n /* Set value and mask for nSWBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nSWBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nSWBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_nBOOT0) != 0U)\r\n {\r\n /* nBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT0(UserConfig & FLASH_OPTR_nBOOT0));\r\n\r\n /* Set value and mask for nBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_NRST_MODE) != 0U)\r\n {\r\n /* Reset Configuration option byte should be modified */\r\n assert_param(IS_OB_USER_NRST_MODE(UserConfig & FLASH_OPTR_NRST_MODE));\r\n\r\n /* Set value and mask for Reset Configuration option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_NRST_MODE);\r\n optr_reg_mask |= FLASH_OPTR_NRST_MODE;\r\n }\r\n\r\n if ((UserType & OB_USER_IRHEN) != 0U)\r\n {\r\n /* IRH option byte should be modified */\r\n assert_param(IS_OB_USER_IRHEN(UserConfig & FLASH_OPTR_IRHEN));\r\n\r\n /* Set value and mask for IRH option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IRHEN);\r\n optr_reg_mask |= FLASH_OPTR_IRHEN;\r\n }\r\n\r\n /* Configure the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, optr_reg_mask, optr_reg_val);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Proprietary code readout protection area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2 (*)\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @note (*) availability depends on devices\r\n * @param PCROPStartAddr specifies the start address of the Proprietary code readout protection.\r\n * This parameter can be an address between begin and end of the bank.\r\n * @param PCROPEndAddr specifies the end address of the Proprietary code readout protection.\r\n * This parameter can be an address between PCROPStartAddr and end of the bank.\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(PCROPConfig & FLASH_BANK_BOTH));\r\n assert_param(IS_OB_PCROP_RDP(PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPStartAddr));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPEndAddr));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP_RDP, (PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Securable memory area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param SecBank specifies bank of securable memory area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1 to be configured\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 to be configured (*)\r\n * @note (*) availability depends on devices\r\n * @param SecSize specifies the number of pages of the Securable memory area,\r\n * starting from first page of the bank.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1)\r\n * @retval HAL Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecBank, uint32_t SecSize)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(SecBank));\r\n assert_param(IS_OB_SECMEM_SIZE(SecSize));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1, SecSize);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n MODIFY_REG(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2, SecSize);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Boot Lock into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param BootLockConfig specifies the boot lock configuration.\r\n * This parameter can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Enable Boot Lock\r\n * @arg OB_BOOT_LOCK_DISABLE: Disable Boot Lock\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_BOOT_LOCK(BootLockConfig));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_BOOT_LOCK, BootLockConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the Securable memory area configuration into Option Bytes.\r\n * @param[in] SecBank specifies the bank where securable memory area is located.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 (*)\r\n * @note (*) availability depends on devices\r\n * @param[out] SecSize specifies the number of pages used in the securable\r\n memory area of the bank.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecBank, uint32_t *SecSize)\r\n{\r\n /* Get the configuration of the securable memory area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n}\r\n\r\n/**\r\n * @brief Return the Boot Lock configuration into Option Byte.\r\n * @retval BootLockConfig.\r\n * This return value can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Boot lock enabled\r\n * @arg OB_BOOT_LOCK_DISABLE: Boot lock disabled\r\n */\r\nstatic uint32_t FLASH_OB_GetBootLock(void)\r\n{\r\n return (READ_REG(FLASH->SEC1R) & FLASH_SEC1R_BOOT_LOCK);\r\n}\r\n\r\n/**\r\n * @brief Return the Write Protection configuration into Option Bytes.\r\n * @param[in] WRPArea specifies the area to be returned.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (don't apply to STM32G43x/STM32G44x devices)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (don't apply to STM32G43x/STM32G44x devices)\r\n * @param[out] WRPStartOffset specifies the address where to copied the start page\r\n * of the write protected area.\r\n * @param[out] WRDPEndOffset specifies the address where to copied the end page of\r\n * the write protected area.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset)\r\n{\r\n /* Get the configuration of the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH Read Protection level into Option Bytes.\r\n * @retval RDP_Level\r\n * This return value can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Read protection of the memory\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n */\r\nstatic uint32_t FLASH_OB_GetRDP(void)\r\n{\r\n uint32_t rdp_level = READ_BIT(FLASH->OPTR, FLASH_OPTR_RDP);\r\n\r\n if ((rdp_level != OB_RDP_LEVEL_0) && (rdp_level != OB_RDP_LEVEL_2))\r\n {\r\n return (OB_RDP_LEVEL_1);\r\n }\r\n else\r\n {\r\n return rdp_level;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH User Option Byte value.\r\n * @retval OB_user_config\r\n * This return value is a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_DBANK (*),\r\n * @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n * @ref FLASH_OB_USER_CCMSRAM_RST, @ref OB_USER_nSWBOOT0,@ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n */\r\nstatic uint32_t FLASH_OB_GetUser(void)\r\n{\r\n uint32_t user_config = READ_REG(FLASH->OPTR);\r\n CLEAR_BIT(user_config, FLASH_OPTR_RDP);\r\n\r\n return user_config;\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH PCROP configuration into Option Bytes.\r\n * @param[in,out] PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @param[out] PCROPStartAddr specifies the address where to copied the start address\r\n * of the Proprietary code readout protection.\r\n * @param[out] PCROPEndAddr specifies the address where to copied the end address of\r\n * the Proprietary code readout protection.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr)\r\n{\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank1_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank1_addr;\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank2_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank2_addr;\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n *PCROPConfig |= (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP_RDP);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.c\r\n * @author MCD Application Team\r\n * @brief FLASH RAMFUNC driver.\r\n * This file provides a Flash firmware functions which should be\r\n * executed from internal SRAM\r\n * + FLASH Power Down in Run mode\r\n * + FLASH DBANK User Option Byte\r\n *\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash RAM functions #####\r\n ==============================================================================\r\n\r\n *** ARM Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate\r\n source module. Using the 'Options for File' dialog you can simply change\r\n the 'Code / Const' area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the\r\n Options for Target' dialog.\r\n\r\n *** ICCARM Compiler ***\r\n -----------------------\r\n [..] RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n\r\n *** GNU Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC FLASH_RAMFUNC\r\n * @brief FLASH functions executed from RAM\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions FLASH_RAMFUNC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions_Group1 Peripheral features functions\r\n * @brief Data transfers functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### ramfunc functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions that should be executed from RAM.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void)\r\n{\r\n /* Enable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_ENABLE();\r\n\r\n return HAL_OK;\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void)\r\n{\r\n /* Disable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_DISABLE();\r\n\r\n return HAL_OK;\r\n}\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n/**\r\n * @brief Program the FLASH DBANK User Option Byte.\r\n *\r\n * @note To configure the user option bytes, the option lock bit OPTLOCK must\r\n * be cleared with the call of the HAL_FLASH_OB_Unlock() function.\r\n * @note To modify the DBANK option byte, no PCROP region should be defined.\r\n * To deactivate PCROP, user should perform RDP changing.\r\n *\r\n * @param DBankConfig The FLASH DBANK User Option Byte value.\r\n * This parameter can be one of the following values:\r\n * @arg OB_DBANK_128_BITS: Single-bank with 128-bits data\r\n * @arg OB_DBANK_64_BITS: Dual-bank with 64-bits data\r\n *\r\n * @retval HAL_Status\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig)\r\n{\r\n uint32_t count, reg;\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check if the PCROP is disabled */\r\n reg = FLASH->PCROP1SR;\r\n if (reg > FLASH->PCROP1ER)\r\n {\r\n reg = FLASH->PCROP2SR;\r\n if (reg > FLASH->PCROP2ER)\r\n {\r\n /* Disable Flash prefetch */\r\n __HAL_FLASH_PREFETCH_BUFFER_DISABLE();\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n /* Disable Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n\r\n /* Flush Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n }\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n\r\n /* Flush Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n }\r\n\r\n /* Disable WRP zone A of 1st bank if needed */\r\n reg = FLASH->WRP1AR;\r\n if (((reg & FLASH_WRP1AR_WRP1A_STRT) >> FLASH_WRP1AR_WRP1A_STRT_Pos) <=\r\n ((reg & FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1AR, (FLASH_WRP1AR_WRP1A_STRT | FLASH_WRP1AR_WRP1A_END), FLASH_WRP1AR_WRP1A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 1st bank if needed */\r\n reg = FLASH->WRP1BR;\r\n if (((reg & FLASH_WRP1BR_WRP1B_STRT) >> FLASH_WRP1BR_WRP1B_STRT_Pos) <=\r\n ((reg & FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1BR, (FLASH_WRP1BR_WRP1B_STRT | FLASH_WRP1BR_WRP1B_END), FLASH_WRP1BR_WRP1B_STRT);\r\n }\r\n\r\n /* Disable WRP zone A of 2nd bank if needed */\r\n reg = FLASH->WRP2AR;\r\n if (((reg & FLASH_WRP2AR_WRP2A_STRT) >> FLASH_WRP2AR_WRP2A_STRT_Pos) <=\r\n ((reg & FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2AR, (FLASH_WRP2AR_WRP2A_STRT | FLASH_WRP2AR_WRP2A_END), FLASH_WRP2AR_WRP2A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 2nd bank if needed */\r\n reg = FLASH->WRP2BR;\r\n if (((reg & FLASH_WRP2BR_WRP2B_STRT) >> FLASH_WRP2BR_WRP2B_STRT_Pos) <=\r\n ((reg & FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2BR, (FLASH_WRP2BR_WRP2B_STRT | FLASH_WRP2BR_WRP2B_END), FLASH_WRP2BR_WRP2B_STRT);\r\n }\r\n\r\n /* Modify the DBANK user option byte */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_DBANK, DBankConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n /* 8 is the number of required instruction cycles for the below loop statement (timeout expressed in ms) */\r\n count = FLASH_TIMEOUT_VALUE * (SystemCoreClock / 8U / 1000U);\r\n do\r\n {\r\n if (count == 0U)\r\n {\r\n break;\r\n }\r\n count--;\r\n }\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY) != RESET);\r\n\r\n /* If the option byte program operation is completed, disable the OPTSTRT Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.c\r\n * @author MCD Application Team\r\n * @brief GPIO HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the General Purpose Input/Output (GPIO) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### GPIO Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each port bit of the general-purpose I/O (GPIO) ports can be individually\r\n configured by software in several modes:\r\n (++) Input mode\r\n (++) Analog mode\r\n (++) Output mode\r\n (++) Alternate function mode\r\n (++) External interrupt/event lines\r\n\r\n (+) During and just after reset, the alternate functions and external interrupt\r\n lines are not active and the I/O ports are configured in input floating mode.\r\n\r\n (+) All GPIO pins have weak internal pull-up and pull-down resistors, which can be\r\n activated or not.\r\n\r\n (+) In Output or Alternate mode, each IO can be configured on open-drain or push-pull\r\n type and the IO speed can be selected depending on the VDD value.\r\n\r\n (+) The microcontroller IO pins are connected to onboard peripherals/modules through a\r\n multiplexer that allows only one peripheral alternate function (AF) connected\r\n to an IO pin at a time. In this way, there can be no conflict between peripherals\r\n sharing the same IO pin.\r\n\r\n (+) All ports have external interrupt/event capability. To use external interrupt\r\n lines, the port must be configured in input mode. All available GPIO pins are\r\n connected to the 16 external interrupt/event lines from EXTI0 to EXTI15.\r\n\r\n (+) The external interrupt/event controller consists of up to 44 edge detectors\r\n (16 lines are connected to GPIO) for generating event/interrupt requests (each\r\n input line can be independently configured to select the type (interrupt or event)\r\n and the corresponding trigger event (rising or falling or both). Each line can\r\n also be masked independently.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable the GPIO AHB clock using the following function: __HAL_RCC_GPIOx_CLK_ENABLE().\r\n\r\n (#) Configure the GPIO pin(s) using HAL_GPIO_Init().\r\n (++) Configure the IO mode using \"Mode\" member from GPIO_InitTypeDef structure\r\n (++) Activate Pull-up, Pull-down resistor using \"Pull\" member from GPIO_InitTypeDef\r\n structure.\r\n (++) In case of Output or alternate function mode selection: the speed is\r\n configured through \"Speed\" member from GPIO_InitTypeDef structure.\r\n (++) In alternate mode is selection, the alternate function connected to the IO\r\n is configured through \"Alternate\" member from GPIO_InitTypeDef structure.\r\n (++) Analog mode is required when a pin is to be used as ADC channel\r\n or DAC output.\r\n (++) In case of external interrupt/event selection the \"Mode\" member from\r\n GPIO_InitTypeDef structure select the type (interrupt or event) and\r\n the corresponding trigger event (rising or falling or both).\r\n\r\n (#) In case of external interrupt/event mode selection, configure NVIC IRQ priority\r\n mapped to the EXTI line using HAL_NVIC_SetPriority() and enable it using\r\n HAL_NVIC_EnableIRQ().\r\n\r\n (#) To get the level of a pin configured in input mode use HAL_GPIO_ReadPin().\r\n\r\n (#) To set/reset the level of a pin configured in output mode use\r\n HAL_GPIO_WritePin()/HAL_GPIO_TogglePin().\r\n\r\n (#) To lock pin configuration until next reset use HAL_GPIO_LockPin().\r\n\r\n (#) During and just after reset, the alternate functions are not\r\n active and the GPIO pins are configured in input floating mode (except JTAG\r\n pins).\r\n\r\n (#) The LSE oscillator pins OSC32_IN and OSC32_OUT can be used as general purpose\r\n (PC14 and PC15, respectively) when the LSE oscillator is off. The LSE has\r\n priority over the GPIO function.\r\n\r\n (#) The HSE oscillator pins OSC_IN/OSC_OUT can be used as\r\n general purpose PF0 and PF1, respectively, when the HSE oscillator is off.\r\n The HSE has priority over the GPIO function.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rules:\r\n * Rule-12.2 - Medium: RHS argument is in interval [0,INF] which is out of\r\n * range of the shift operator in following API :\r\n * HAL_GPIO_Init\r\n * HAL_GPIO_DeInit\r\n */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @addtogroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_NUMBER (16U)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup GPIO_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the GPIOx peripheral according to the specified parameters in the GPIO_Init.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\r\n * the configuration information for the specified GPIO peripheral.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t temp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\r\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\r\n\r\n /* Configure the port pins */\r\n while (((GPIO_Init->Pin) >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*--------------------- GPIO Mode Configuration ------------------------*/\r\n /* In case of Output or Alternate function mode selection */\r\n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\r\n ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF))\r\n {\r\n /* Check the Speed parameter */\r\n assert_param(IS_GPIO_SPEED(GPIO_Init->Speed));\r\n /* Configure the IO Speed */\r\n temp = GPIOx->OSPEEDR;\r\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\r\n temp |= (GPIO_Init->Speed << (position * 2U));\r\n GPIOx->OSPEEDR = temp;\r\n\r\n /* Configure the IO Output Type */\r\n temp = GPIOx->OTYPER;\r\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\r\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\r\n GPIOx->OTYPER = temp;\r\n }\r\n\r\n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\r\n {\r\n /* Check the Pull parameter */\r\n assert_param(IS_GPIO_PULL(GPIO_Init->Pull));\r\n\r\n /* Activate the Pull-up or Pull down resistor for the current IO */\r\n temp = GPIOx->PUPDR;\r\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\r\n temp |= ((GPIO_Init->Pull) << (position * 2U));\r\n GPIOx->PUPDR = temp;\r\n }\r\n\r\n /* In case of Alternate function mode selection */\r\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\r\n {\r\n /* Check the Alternate function parameters */\r\n assert_param(IS_GPIO_AF_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_AF(GPIO_Init->Alternate));\r\n\r\n /* Configure Alternate function mapped with the current IO */\r\n temp = GPIOx->AFR[position >> 3U];\r\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\r\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\r\n GPIOx->AFR[position >> 3U] = temp;\r\n }\r\n\r\n /* Configure IO Direction mode (Input, Output, Alternate or Analog) */\r\n temp = GPIOx->MODER;\r\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\r\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\r\n GPIOx->MODER = temp;\r\n\r\n /*--------------------- EXTI Mode Configuration ------------------------*/\r\n /* Configure the External Interrupt or event for the current IO */\r\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\r\n {\r\n /* Enable SYSCFG Clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n temp = SYSCFG->EXTICR[position >> 2U];\r\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\r\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\r\n SYSCFG->EXTICR[position >> 2U] = temp;\r\n\r\n /* Clear Rising Falling edge configuration */\r\n temp = EXTI->RTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->RTSR1 = temp;\r\n\r\n temp = EXTI->FTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->FTSR1 = temp;\r\n\r\n temp = EXTI->EMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->EMR1 = temp;\r\n\r\n /* Clear EXTI line configuration */\r\n temp = EXTI->IMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->IMR1 = temp;\r\n }\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @brief De-initialize the GPIOx peripheral registers to their default reset values.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Configure the port pins */\r\n while ((GPIO_Pin >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*------------------------- EXTI Mode Configuration --------------------*/\r\n /* Clear the External Interrupt or Event for the current IO */\r\n\r\n tmp = SYSCFG->EXTICR[position >> 2U];\r\n tmp &= (0x0FUL << (4U * (position & 0x03U)));\r\n if (tmp == (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U))))\r\n {\r\n /* Clear EXTI line configuration */\r\n EXTI->IMR1 &= ~(iocurrent);\r\n EXTI->EMR1 &= ~(iocurrent);\r\n\r\n /* Clear Rising Falling edge configuration */\r\n EXTI->FTSR1 &= ~(iocurrent);\r\n EXTI->RTSR1 &= ~(iocurrent);\r\n\r\n tmp = 0x0FUL << (4U * (position & 0x03U));\r\n SYSCFG->EXTICR[position >> 2U] &= ~tmp;\r\n }\r\n\r\n /*------------------------- GPIO Mode Configuration --------------------*/\r\n /* Configure IO in Analog Mode */\r\n GPIOx->MODER |= (GPIO_MODER_MODE0 << (position * 2u));\r\n\r\n /* Configure the default Alternate Function in current IO */\r\n GPIOx->AFR[position >> 3u] &= ~(0xFu << ((position & 0x07u) * 4u));\r\n\r\n /* Deactivate the Pull-up and Pull-down resistor for the current IO */\r\n GPIOx->PUPDR &= ~(GPIO_PUPDR_PUPD0 << (position * 2u));\r\n\r\n /* Configure the default value IO Output Type */\r\n GPIOx->OTYPER &= ~(GPIO_OTYPER_OT0 << position);\r\n\r\n /* Configure the default value for IO Speed */\r\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2u));\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup GPIO_Exported_Functions_Group2\r\n * @brief GPIO Read, Write, Toggle, Lock and EXTI management functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Read the specified input port pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to read.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval The input port pin value.\r\n */\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n GPIO_PinState bitstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n if ((GPIOx->IDR & GPIO_Pin) != 0x00U)\r\n {\r\n bitstatus = GPIO_PIN_SET;\r\n }\r\n else\r\n {\r\n bitstatus = GPIO_PIN_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Set or clear the selected data port bit.\r\n *\r\n * @note This function uses GPIOx_BSRR and GPIOx_BRR registers to allow atomic read/modify\r\n * accesses. In this way, there is no risk of an IRQ occurring between\r\n * the read and the modify access.\r\n *\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @param PinState specifies the value to be written to the selected bit.\r\n * This parameter can be one of the GPIO_PinState enum values:\r\n * @arg GPIO_PIN_RESET: to clear the port pin\r\n * @arg GPIO_PIN_SET: to set the port pin\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n assert_param(IS_GPIO_PIN_ACTION(PinState));\r\n\r\n if (PinState != GPIO_PIN_RESET)\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\r\n }\r\n else\r\n {\r\n GPIOx->BRR = (uint32_t)GPIO_Pin;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Toggle the specified GPIO pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the pin to be toggled.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint32_t odr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* get current Output Data Register value */\r\n odr = GPIOx->ODR;\r\n\r\n /* Set selected pins that were at low level, and reset ones that were high */\r\n GPIOx->BSRR = ((odr & GPIO_Pin) << GPIO_NUMBER) | (~odr & GPIO_Pin);\r\n}\r\n\r\n/**\r\n * @brief Lock GPIO Pins configuration registers.\r\n * @note The locked registers are GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR,\r\n * GPIOx_PUPDR, GPIOx_AFRL and GPIOx_AFRH.\r\n * @note The configuration of the locked GPIO pins can no longer be modified\r\n * until the next reset.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bits to be locked.\r\n * This parameter can be any combination of GPIO_Pin_x where x can be (0..15).\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n __IO uint32_t tmp = GPIO_LCKR_LCKK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_LOCK_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Apply lock key write sequence */\r\n tmp |= GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Reset LCKx bit(s): LCKK='0' + LCK[15-0] */\r\n GPIOx->LCKR = GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Read LCKK register. This read is mandatory to complete key lock sequence */\r\n tmp = GPIOx->LCKR;\r\n\r\n /* read again in order to confirm lock is active */\r\n if ((GPIOx->LCKR & GPIO_LCKR_LCKK) != 0x00u)\r\n {\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param GPIO_Pin Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin)\r\n{\r\n /* EXTI line interrupt detected */\r\n if (__HAL_GPIO_EXTI_GET_IT(GPIO_Pin) != 0x00u)\r\n {\r\n __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin);\r\n HAL_GPIO_EXTI_Callback(GPIO_Pin);\r\n }\r\n}\r\n\r\n/**\r\n * @brief EXTI line detection callback.\r\n * @param GPIO_Pin: Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\n__weak void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(GPIO_Pin);\r\n\r\n /* NOTE: This function should not be modified, when the callback is needed,\r\n the HAL_GPIO_EXTI_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.c\r\n * @author MCD Application Team\r\n * @brief PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Initialization/de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR PWR\r\n * @brief PWR HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Private_Defines PWR Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode_Mask PWR PVD Mode Mask\r\n * @{\r\n */\r\n#define PVD_MODE_IT ((uint32_t)0x00010000) /*!< Mask for interruption yielded by PVD threshold crossing */\r\n#define PVD_MODE_EVT ((uint32_t)0x00020000) /*!< Mask for event yielded by PVD threshold crossing */\r\n#define PVD_RISING_EDGE ((uint32_t)0x00000001) /*!< Mask for rising edge set as PVD trigger */\r\n#define PVD_FALLING_EDGE ((uint32_t)0x00000002) /*!< Mask for falling edge set as PVD trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitialize the HAL PWR peripheral registers to their default reset values.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DeInit(void)\r\n{\r\n __HAL_RCC_PWR_FORCE_RESET();\r\n __HAL_RCC_PWR_RELEASE_RESET();\r\n}\r\n\r\n/**\r\n * @brief Enable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @note After reset, the backup domain is protected against\r\n * possible unwanted write accesses.\r\n * @note RTCSEL that sets the RTC clock source selection is in the RTC back-up domain.\r\n * In order to set or modify the RTC clock, the backup domain access must be\r\n * disabled.\r\n * @note LSEON bit that switches on and off the LSE crystal belongs as well to the\r\n * back-up domain.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableBkUpAccess(void)\r\n{\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n/**\r\n * @brief Disable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableBkUpAccess(void)\r\n{\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Low Power modes configuration functions\r\n *\r\n@verbatim\r\n\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n\r\n [..]\r\n *** PVD configuration ***\r\n =========================\r\n [..]\r\n (+) The PVD is used to monitor the VDD power supply by comparing it to a\r\n threshold selected by the PVD Level (PLS[2:0] bits in PWR_CR2 register).\r\n\r\n (+) PVDO flag is available to indicate if VDD/VDDA is higher or lower\r\n than the PVD threshold. This event is internally connected to the EXTI\r\n line16 and can generate an interrupt if enabled. This is done through\r\n __HAL_PVD_EXTI_ENABLE_IT() macro.\r\n (+) The PVD is stopped in Standby mode.\r\n\r\n\r\n *** WakeUp pin configuration ***\r\n ================================\r\n [..]\r\n (+) WakeUp pins are used to wakeup the system from Standby mode or Shutdown mode.\r\n The polarity of these pins can be set to configure event detection on high\r\n level (rising edge) or low level (falling edge).\r\n\r\n\r\n\r\n *** Low Power modes configuration ***\r\n =====================================\r\n [..]\r\n The devices feature 8 low-power modes:\r\n (+) Low-power Run mode: core and peripherals are running, main regulator off, low power regulator on.\r\n (+) Sleep mode: Cortex-M4 core stopped, peripherals kept running, main and low power regulators on.\r\n (+) Low-power Sleep mode: Cortex-M4 core stopped, peripherals kept running, main regulator off, low power regulator on.\r\n (+) Stop 0 mode: all clocks are stopped except LSI and LSE, main and low power regulators on.\r\n (+) Stop 1 mode: all clocks are stopped except LSI and LSE, main regulator off, low power regulator on.\r\n (+) Standby mode with SRAM2: all clocks are stopped except LSI and LSE, SRAM2 content preserved, main regulator off, low power regulator on.\r\n (+) Standby mode without SRAM2: all clocks are stopped except LSI and LSE, main and low power regulators off.\r\n (+) Shutdown mode: all clocks are stopped except LSE, main and low power regulators off.\r\n\r\n\r\n *** Low-power run mode ***\r\n ==========================\r\n [..]\r\n (+) Entry: (from main run mode)\r\n (++) set LPR bit with HAL_PWREx_EnableLowPowerRunMode() API after having decreased the system clock below 2 MHz.\r\n\r\n (+) Exit:\r\n (++) clear LPR bit then wait for REGLP bit to be reset with HAL_PWREx_DisableLowPowerRunMode() API. Only\r\n then can the system clock frequency be increased above 2 MHz.\r\n\r\n\r\n *** Sleep mode / Low-power sleep mode ***\r\n =========================================\r\n [..]\r\n (+) Entry:\r\n The Sleep mode / Low-power Sleep mode is entered through HAL_PWR_EnterSLEEPMode() API\r\n in specifying whether or not the regulator is forced to low-power mode and if exit is interrupt or event-triggered.\r\n (++) PWR_MAINREGULATOR_ON: Sleep mode (regulator in main mode).\r\n (++) PWR_LOWPOWERREGULATOR_ON: Low-power sleep (regulator in low power mode).\r\n In the latter case, the system clock frequency must have been decreased below 2 MHz beforehand.\r\n (++) PWR_SLEEPENTRY_WFI: enter SLEEP mode with WFI instruction\r\n (++) PWR_SLEEPENTRY_WFE: enter SLEEP mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any peripheral interrupt acknowledged by the nested vectored interrupt\r\n controller (NVIC) or any wake-up event.\r\n\r\n (+) WFE Exit:\r\n (++) Any wake-up event such as an EXTI line configured in event mode.\r\n\r\n [..] When exiting the Low-power sleep mode by issuing an interrupt or a wakeup event,\r\n the MCU is in Low-power Run mode.\r\n\r\n *** Stop 0, Stop 1 modes ***\r\n ===============================\r\n [..]\r\n (+) Entry:\r\n The Stop 0, Stop 1 modes are entered through the following API's:\r\n (++) HAL_PWREx_EnterSTOP0Mode() for mode 0 or HAL_PWREx_EnterSTOP1Mode() for mode 1 or for porting reasons HAL_PWR_EnterSTOPMode().\r\n (+) Regulator setting (applicable to HAL_PWR_EnterSTOPMode() only):\r\n (++) PWR_MAINREGULATOR_ON\r\n (++) PWR_LOWPOWERREGULATOR_ON\r\n (+) Exit (interrupt or event-triggered, specified when entering STOP mode):\r\n (++) PWR_STOPENTRY_WFI: enter Stop mode with WFI instruction\r\n (++) PWR_STOPENTRY_WFE: enter Stop mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Interrupt mode.\r\n (++) Some specific communication peripherals (USART, LPUART, I2C) interrupts\r\n when programmed in wakeup mode.\r\n (+) WFE Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Event mode.\r\n\r\n [..]\r\n When exiting Stop 0 and Stop 1 modes, the MCU is either in Run mode or in Low-power Run mode\r\n depending on the LPR bit setting.\r\n\r\n *** Standby mode ***\r\n ====================\r\n [..]\r\n The Standby mode offers two options:\r\n (+) option a) all clocks off except LSI and LSE, RRS bit set (keeps voltage regulator in low power mode).\r\n SRAM and registers contents are lost except for the SRAM2 content, the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n (+) option b) all clocks off except LSI and LSE, RRS bit cleared (voltage regulator then disabled).\r\n SRAM and register contents are lost except for the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n\r\n (++) Entry:\r\n (+++) The Standby mode is entered through HAL_PWR_EnterSTANDBYMode() API.\r\n SRAM1 and register contents are lost except for registers in the Backup domain and\r\n Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n to set RRS bit.\r\n\r\n (++) Exit:\r\n (+++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin, IWDG reset.\r\n\r\n [..] After waking up from Standby mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Shutdown mode ***\r\n ======================\r\n [..]\r\n In Shutdown mode,\r\n voltage regulator is disabled, all clocks are off except LSE, RRS bit is cleared.\r\n SRAM and registers contents are lost except for backup domain registers.\r\n\r\n (+) Entry:\r\n The Shutdown mode is entered through HAL_PWREx_EnterSHUTDOWNMode() API.\r\n\r\n (+) Exit:\r\n (++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin.\r\n\r\n [..] After waking up from Shutdown mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Auto-wakeup (AWU) from low-power mode ***\r\n =============================================\r\n [..]\r\n The MCU can be woken up from low-power mode by an RTC Alarm event, an RTC\r\n Wakeup event, a tamper event or a time-stamp event, without depending on\r\n an external interrupt (Auto-wakeup mode).\r\n\r\n (+) RTC auto-wakeup (AWU) from the Stop, Standby and Shutdown modes\r\n\r\n\r\n (++) To wake up from the Stop mode with an RTC alarm event, it is necessary to\r\n configure the RTC to generate the RTC alarm using the HAL_RTC_SetAlarm_IT() function.\r\n\r\n (++) To wake up from the Stop mode with an RTC Tamper or time stamp event, it\r\n is necessary to configure the RTC to detect the tamper or time stamp event using the\r\n HAL_RTCEx_SetTimeStamp_IT() or HAL_RTCEx_SetTamper_IT() functions.\r\n\r\n (++) To wake up from the Stop mode with an RTC WakeUp event, it is necessary to\r\n configure the RTC to generate the RTC WakeUp event using the HAL_RTCEx_SetWakeUpTimer_IT() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the voltage threshold detected by the Power Voltage Detector (PVD).\r\n * @param sConfigPVD: pointer to a PWR_PVDTypeDef structure that contains the PVD\r\n * configuration information.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVD_LEVEL(sConfigPVD->PVDLevel));\r\n assert_param(IS_PWR_PVD_MODE(sConfigPVD->Mode));\r\n\r\n /* Set PLS bits according to PVDLevel value */\r\n MODIFY_REG(PWR->CR2, PWR_CR2_PLS, sConfigPVD->PVDLevel);\r\n\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVD_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVD->Mode & PVD_MODE_IT) == PVD_MODE_IT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVD->Mode & PVD_MODE_EVT) == PVD_MODE_EVT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVD->Mode & PVD_RISING_EDGE) == PVD_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVD->Mode & PVD_FALLING_EDGE) == PVD_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnablePVD(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisablePVD(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the WakeUp PINx functionality.\r\n * @param WakeUpPinPolarity: Specifies which Wake-Up pin to enable.\r\n * This parameter can be one of the following legacy values which set the default polarity\r\n * i.e. detection on high level (rising edge):\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n *\r\n * or one of the following value where the user can explicitly specify the enabled pin and\r\n * the chosen polarity:\r\n * @arg @ref PWR_WAKEUP_PIN1_HIGH or PWR_WAKEUP_PIN1_LOW\r\n * @arg @ref PWR_WAKEUP_PIN2_HIGH or PWR_WAKEUP_PIN2_LOW\r\n * @arg @ref PWR_WAKEUP_PIN3_HIGH or PWR_WAKEUP_PIN3_LOW\r\n * @arg @ref PWR_WAKEUP_PIN4_HIGH or PWR_WAKEUP_PIN4_LOW\r\n * @arg @ref PWR_WAKEUP_PIN5_HIGH or PWR_WAKEUP_PIN5_LOW\r\n * @note PWR_WAKEUP_PINx and PWR_WAKEUP_PINx_HIGH are equivalent.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinPolarity));\r\n\r\n /* Specifies the Wake-Up pin polarity for the event detection\r\n (rising or falling edge) */\r\n MODIFY_REG(PWR->CR4, (PWR_CR3_EWUP & WakeUpPinPolarity), (WakeUpPinPolarity >> PWR_WUP_POLARITY_SHIFT));\r\n\r\n /* Enable wake-up pin */\r\n SET_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinPolarity));\r\n\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the WakeUp PINx functionality.\r\n * @param WakeUpPinx: Specifies the Power Wake-Up pin to disable.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinx));\r\n\r\n CLEAR_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinx));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Sleep or Low-power Sleep mode.\r\n * @note In Sleep/Low-power Sleep mode, all I/O pins keep the same state as in Run mode.\r\n * @param Regulator: Specifies the regulator state in Sleep/Low-power Sleep mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Sleep mode (regulator in main mode)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Low-power Sleep mode (regulator in low-power mode)\r\n * @note Low-power Sleep mode is entered from Low-power Run mode. Therefore, if not yet\r\n * in Low-power Run mode before calling HAL_PWR_EnterSLEEPMode() with Regulator set\r\n * to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the SLEEP_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting SLEEP_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWR_EnterSLEEPMode() API.\r\n * @note When exiting Low-power Sleep mode, the MCU is in Low-power Run mode. To move in\r\n * Run mode, the user must resort to HAL_PWREx_DisableLowPowerRunMode() API.\r\n * @param SLEEPEntry: Specifies if Sleep mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_SLEEPENTRY_WFI enter Sleep or Low-power Sleep mode with WFI instruction\r\n * @arg @ref PWR_SLEEPENTRY_WFE enter Sleep or Low-power Sleep mode with WFE instruction\r\n * @note When WFI entry is used, tick interrupt have to be disabled if not desired as\r\n * the interrupt wake up source.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n assert_param(IS_PWR_SLEEP_ENTRY(SLEEPEntry));\r\n\r\n /* Set Regulator parameter */\r\n if (Regulator == PWR_MAINREGULATOR_ON)\r\n {\r\n /* If in low-power run mode at this point, exit it */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n (void)HAL_PWREx_DisableLowPowerRunMode();\r\n }\r\n /* Regulator now in main mode. */\r\n }\r\n else\r\n {\r\n /* If in run mode, first move to low-power run mode.\r\n The system clock frequency must be below 2 MHz at this point. */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF) == 0U)\r\n {\r\n HAL_PWREx_EnableLowPowerRunMode();\r\n }\r\n }\r\n\r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select SLEEP mode entry -------------------------------------------------*/\r\n if(SLEEPEntry == PWR_SLEEPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop mode\r\n * @note This API is named HAL_PWR_EnterSTOPMode to ensure compatibility with legacy code running\r\n * on devices where only \"Stop mode\" is mentioned with main or low power regulator ON.\r\n * @note In Stop mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL,\r\n * the HSI and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * The voltage regulator can be configured either in normal (Stop 0) or low-power mode (Stop 1).\r\n * @note When exiting Stop 0 or Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock.\r\n * @note When the voltage regulator operates in low power mode (Stop 1), an additional\r\n * startup delay is incurred when waking up.\r\n * By keeping the internal regulator ON during Stop mode (Stop 0), the consumption\r\n * is higher although the startup time is reduced.\r\n * @param Regulator: Specifies the regulator state in Stop mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Stop 0 mode (main regulator ON)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Stop 1 mode (low power regulator ON)\r\n * @param STOPEntry: Specifies Stop 0 or Stop 1 mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop 0 or Stop 1 mode with WFI instruction.\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop 0 or Stop 1 mode with WFE instruction.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n\r\n if(Regulator == PWR_LOWPOWERREGULATOR_ON)\r\n {\r\n HAL_PWREx_EnterSTOP1Mode(STOPEntry);\r\n }\r\n else\r\n {\r\n HAL_PWREx_EnterSTOP0Mode(STOPEntry);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enter Standby mode.\r\n * @note In Standby mode, the PLL, the HSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled, except when SRAM2 content is preserved\r\n * in which case the regulator is in low-power mode.\r\n * SRAM1 and register contents are lost except for registers in the Backup domain and\r\n * Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n * To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n * to set RRS bit.\r\n * The BOR is available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() respectively enable Pull Up and\r\n * Pull Down state, HAL_PWREx_DisableGPIOPullUp() and HAL_PWREx_DisableGPIOPullDown() disable the\r\n * same.\r\n * These states are effective in Standby mode only if APC bit is set through\r\n * HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTANDBYMode(void)\r\n{\r\n /* Set Stand-by mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STANDBY);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Indicate Sleep-On-Exit when returning from Handler mode to Thread mode.\r\n * @note Set SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * Setting this bit is useful when the processor is expected to run only on\r\n * interruptions handling.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSleepOnExit(void)\r\n{\r\n /* Set SLEEPONEXIT bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Sleep-On-Exit feature when returning from Handler mode to Thread mode.\r\n * @note Clear SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSleepOnExit(void)\r\n{\r\n /* Clear SLEEPONEXIT bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable CORTEX M4 SEVONPEND bit.\r\n * @note Set SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSEVOnPend(void)\r\n{\r\n /* Set SEVONPEND bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable CORTEX M4 SEVONPEND bit.\r\n * @note Clear SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSEVOnPend(void)\r\n{\r\n /* Clear SEVONPEND bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief PWR PVD interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWR_PVDCallback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n the HAL_PWR_PVDCallback can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Extended Initialization and de-initialization functions\r\n * + Extended Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx PWREx\r\n * @brief PWR Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x0000FFFFU /* PF0..PF15 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x000007FFU /* PG0..PG10 */\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x00000607U /* PF0..PF2 and PF9 and PF10 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x00000400U /* PG10 */\r\n#endif\r\n\r\n/** @defgroup PWR_Extended_Private_Defines PWR Extended Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_PVM_Mode_Mask PWR PVM Mode Mask\r\n * @{\r\n */\r\n#define PVM_MODE_IT 0x00010000U /*!< Mask for interruption yielded by PVM threshold crossing */\r\n#define PVM_MODE_EVT 0x00020000U /*!< Mask for event yielded by PVM threshold crossing */\r\n#define PVM_RISING_EDGE 0x00000001U /*!< Mask for rising edge set as PVM trigger */\r\n#define PVM_FALLING_EDGE 0x00000002U /*!< Mask for falling edge set as PVM trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWREx_TimeOut_Value PWR Extended Flag Setting Time Out Value\r\n * @{\r\n */\r\n#define PWR_FLAG_SETTING_DELAY_US 50UL /*!< Time out value for REGLPF and VOSF flags setting */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return Voltage Scaling Range.\r\n * @retval VOS bit field (PWR_REGULATOR_VOLTAGE_SCALE1 or PWR_REGULATOR_VOLTAGE_SCALE2\r\n * or PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when applicable)\r\n */\r\nuint32_t HAL_PWREx_GetVoltageRange(void)\r\n{\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE2;\r\n }\r\n else if (READ_BIT(PWR->CR5, PWR_CR5_R1MODE) == PWR_CR5_R1MODE)\r\n {\r\n /* PWR_CR5_R1MODE bit set means that Range 1 Boost is disabled */\r\n return PWR_REGULATOR_VOLTAGE_SCALE1;\r\n }\r\n else\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE1_BOOST;\r\n }\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param VoltageScaling: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when available, Regulator voltage output range 1 boost mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note When moving from Range 1 to Range 2, the system frequency must be decreased to\r\n * a value below 26 MHz before calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 2 to Range 1, the system frequency can be increased to\r\n * a value up to 150 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 1 to Boost Mode Range 1, the system frequency can be increased to\r\n * a value up to 170 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * @note When moving from Range 2 to Range 1, the API waits for VOSF flag to be\r\n * cleared before returning the status. If the flag is not cleared within\r\n * 50 microseconds, HAL_TIMEOUT status is reported.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\r\n\r\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is enabled */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Enable Range 1 Boost (no issue if bit already reset) */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is disabled */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Disable Range 1 Boost (no issue if bit already set) */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else\r\n {\r\n /* Set Range 2 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\r\n /* No need to wait for VOSF to be cleared for this transition */\r\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable battery charging.\r\n * When VDD is present, charge the external battery on VBAT through an internal resistor.\r\n * @param ResistorSelection: specifies the resistor impedance.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_5 5 kOhms resistor\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_1_5 1.5 kOhms resistor\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection)\r\n{\r\n assert_param(IS_PWR_BATTERY_RESISTOR_SELECT(ResistorSelection));\r\n\r\n /* Specify resistor selection */\r\n MODIFY_REG(PWR->CR4, PWR_CR4_VBRS, ResistorSelection);\r\n\r\n /* Enable battery charging */\r\n SET_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable battery charging.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableBatteryCharging(void)\r\n{\r\n CLEAR_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-up state in Standby and Shutdown modes.\r\n * @note Set the relevant PUy bits of PWR_PUCRx register to configure the I/O in\r\n * pull-up state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PDy bit of PWR_PDCRx register is cleared unless it is reserved.\r\n * @note Even if a PUy bit to set is reserved, the other PUy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PUCRB, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PUCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PUCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PUCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-up state in Standby mode and Shutdown modes.\r\n * @note Reset the relevant PUy bits of PWR_PUCRx register used to configure the I/O\r\n * in pull-up state in Standby and Shutdown modes.\r\n * @note Even if a PUy bit to reset is reserved, the other PUy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Set the relevant PDy bits of PWR_PDCRx register to configure the I/O in\r\n * pull-down state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PUy bit of PWR_PUCRx register is cleared unless it is reserved.\r\n * @note Even if a PDy bit to set is reserved, the other PDy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PDCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PDCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PDCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Reset the relevant PDy bits of PWR_PDCRx register used to configure the I/O\r\n * in pull-down state in Standby and Shutdown modes.\r\n * @note Even if a PDy bit to reset is reserved, the other PDy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable pull-up and pull-down configuration.\r\n * @note When APC bit is set, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are applied in Standby and Shutdown modes.\r\n * @note Pull-up set by PUy bit of PWR_PUCRx register is not activated if the corresponding\r\n * PDy bit of PWR_PDCRx register is also set (pull-down configuration priority is higher).\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() API's ensure there\r\n * is no conflict when setting PUy or PDy bit.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable pull-up and pull-down configuration.\r\n * @note When APC bit is cleared, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are not applied in Standby and Shutdown modes.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is set, SRAM2 is powered by the low-power regulator in\r\n * Standby mode and its content is kept.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is reset, SRAM2 is powered off in Standby mode\r\n * and its content is lost.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM1(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM1(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM2(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM2(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM3(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM3(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM4(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM4(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the Peripheral Voltage Monitoring (PVM).\r\n * @param sConfigPVM: pointer to a PWR_PVMTypeDef structure that contains the\r\n * PVM configuration information.\r\n * @note The API configures a single PVM according to the information contained\r\n * in the input structure. To configure several PVMs, the API must be singly\r\n * called for each PVM used.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level and to each monitored supply.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVM_TYPE(sConfigPVM->PVMType));\r\n assert_param(IS_PWR_PVM_MODE(sConfigPVM->Mode));\r\n\r\n\r\n /* Configure EXTI 35 to 38 interrupts if so required:\r\n scan through PVMType to detect which PVMx is set and\r\n configure the corresponding EXTI line accordingly. */\r\n switch (sConfigPVM->PVMType)\r\n {\r\n#if defined(PWR_CR2_PVME1)\r\n case PWR_PVM_1:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM1_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n case PWR_PVM_2:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM2_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n case PWR_PVM_3:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM3_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n case PWR_PVM_4:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM4_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Low-power Run mode\r\n * @note In Low-power Run mode, all I/O pins keep the same state as in Run mode.\r\n * @note When Regulator is set to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the RUN_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting RUN_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWREx_EnableLowPowerRunMode() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void)\r\n{\r\n /* Set Regulator parameter */\r\n SET_BIT(PWR->CR1, PWR_CR1_LPR);\r\n}\r\n\r\n\r\n/**\r\n * @brief Exit Low-power Run mode.\r\n * @note Before HAL_PWREx_DisableLowPowerRunMode() completion, the function checks that\r\n * REGLPF has been properly reset (otherwise, HAL_PWREx_DisableLowPowerRunMode\r\n * returns HAL_TIMEOUT status). The system clock frequency can then be\r\n * increased above 2 MHz.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n /* Clear LPR bit */\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_LPR);\r\n\r\n /* Wait until REGLPF is reset */\r\n wait_loop_index = (PWR_FLAG_SETTING_DELAY_US * (SystemCoreClock / 1000000U));\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 0 mode.\r\n * @note In Stop 0 mode, main and low voltage regulators are ON.\r\n * @note In Stop 0 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 0 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set; the HSI oscillator is selected if STOPWUCK is cleared.\r\n * @note By keeping the internal regulator ON during Stop 0 mode, the consumption\r\n * is higher although the startup time is reduced.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 0 mode with Main Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP0);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 1 mode.\r\n * @note In Stop 1 mode, only low power voltage regulator is ON.\r\n * @note In Stop 1 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set.\r\n * @note Due to low power mode, an additional startup delay is incurred when waking up from Stop 1 mode.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 1 mode with Low-Power Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP1);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enter Shutdown mode.\r\n * @note In Shutdown mode, the PLL, the HSI, the LSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled and Vcore domain is powered off.\r\n * SRAM1, SRAM2 and registers contents are lost except for registers in the Backup domain.\r\n * The BOR is not available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void)\r\n{\r\n\r\n /* Set Shutdown mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_SHUTDOWN);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief This function handles the PWR PVD/PVMx interrupt request.\r\n * @note This API should be called under the PVD_PVM_IRQHandler().\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void)\r\n{\r\n /* Check PWR exti flag */\r\n if(__HAL_PWR_PVD_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVD interrupt user callback */\r\n HAL_PWR_PVDCallback();\r\n\r\n /* Clear PVD exti pending bit */\r\n __HAL_PWR_PVD_EXTI_CLEAR_FLAG();\r\n }\r\n /* Next, successively check PVMx exti flags */\r\n#if defined(PWR_CR2_PVME1)\r\n if(__HAL_PWR_PVM1_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM1 interrupt user callback */\r\n HAL_PWREx_PVM1Callback();\r\n\r\n /* Clear PVM1 exti pending bit */\r\n __HAL_PWR_PVM1_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\n if(__HAL_PWR_PVM2_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM2 interrupt user callback */\r\n HAL_PWREx_PVM2Callback();\r\n\r\n /* Clear PVM2 exti pending bit */\r\n __HAL_PWR_PVM2_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME2 */\r\n if(__HAL_PWR_PVM3_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM3 interrupt user callback */\r\n HAL_PWREx_PVM3Callback();\r\n\r\n /* Clear PVM3 exti pending bit */\r\n __HAL_PWR_PVM3_EXTI_CLEAR_FLAG();\r\n }\r\n if(__HAL_PWR_PVM4_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM4 interrupt user callback */\r\n HAL_PWREx_PVM4Callback();\r\n\r\n /* Clear PVM4 exti pending bit */\r\n __HAL_PWR_PVM4_EXTI_CLEAR_FLAG();\r\n }\r\n}\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief PWR PVM1 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM1Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM1Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief PWR PVM2 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM2Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM2Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n/**\r\n * @brief PWR PVM3 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM3Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM3Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWR PVM4 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM4Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM4Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\n/**\r\n * @brief Enable UCPD configuration memorization in Standby.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void)\r\n{\r\n /* Memorize UCPD configuration when entering standby mode */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable UCPD configuration memorization in Standby.\r\n * @note This function must be called on exiting the Standby mode and before any UCPD\r\n * configuration update.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void)\r\n{\r\n /* Write 0 immediately after Standby exit when using UCPD,\r\n and before writing any UCPD registers */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\n/**\r\n * @brief Enable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void)\r\n{\r\n /* Write 0 to enable the USB Type-C dead battery pull-down behavior */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n\r\n/**\r\n * @brief Disable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @note After exiting reset, the USB Type-C dead battery behavior will be enabled,\r\n * which may have a pull-down effect on CC1 and CC2 pins.\r\n * It is recommended to disable it in all cases, either to stop this pull-down\r\n * or to hand over control to the UCPD (which should therefore be\r\n * initialized before doing the disable).\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\r\n{\r\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.c\r\n * @author MCD Application Team\r\n * @brief RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Reset and Clock Control (RCC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### RCC specific features #####\r\n ==============================================================================\r\n [..]\r\n After reset the device is running from High Speed Internal oscillator\r\n (16 MHz) with Flash 0 wait state. Flash prefetch buffer, D-Cache\r\n and I-Cache are disabled, and all peripherals are off except internal\r\n SRAM, Flash and JTAG.\r\n\r\n (+) There is no prescaler on High speed (AHBs) and Low speed (APBs) buses:\r\n all peripherals mapped on these buses are running at HSI speed.\r\n (+) The clock for all peripherals is switched off, except the SRAM and FLASH.\r\n (+) All GPIOs are in analog mode, except the JTAG pins which\r\n are assigned to be used for debug purpose.\r\n\r\n [..]\r\n Once the device started from reset, the user application has to:\r\n (+) Configure the clock source to be used to drive the System clock\r\n (if the application needs higher frequency/performance)\r\n (+) Configure the System clock frequency and Flash settings\r\n (+) Configure the AHB and APB buses prescalers\r\n (+) Enable the clock for the peripheral(s) to be used\r\n (+) Configure the clock source(s) for peripherals which clocks are not\r\n derived from the System clock (USB, RNG, USART, LPUART, FDCAN, some TIMERs,\r\n UCPD, I2S, I2C, LPTIM, ADC, QSPI)\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC RCC\r\n * @brief RCC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Constants RCC Private Constants\r\n * @{\r\n */\r\n#define HSE_TIMEOUT_VALUE HSE_STARTUP_TIMEOUT\r\n#define HSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define LSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define HSI48_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define CLOCKSWITCH_TIMEOUT_VALUE 5000U /* 5 s */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Macros RCC Private Macros\r\n * @{\r\n */\r\n#define RCC_GET_MCO_GPIO_PIN(__RCC_MCOx__) ((__RCC_MCOx__) & GPIO_PIN_MASK)\r\n\r\n#define RCC_GET_MCO_GPIO_AF(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOAF_MASK) >> RCC_MCO_GPIOAF_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOPORT_MASK) >> RCC_MCO_GPIOPORT_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_PORT(__RCC_MCOx__) (AHB2PERIPH_BASE + ((0x00000400UL) * RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__)))\r\n\r\n#define RCC_PLL_OSCSOURCE_CONFIG(__HAL_RCC_PLLSOURCE__) \\\r\n (MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__HAL_RCC_PLLSOURCE__)))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCC_Private_Functions RCC Private Functions\r\n * @{\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Functions RCC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n @verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to configure the internal and external oscillators\r\n (HSE, HSI, LSE, LSI, PLL, CSS and MCO) and the System buses clocks (SYSCLK, AHB, APB1\r\n and APB2).\r\n\r\n [..] Internal/external clock and PLL configuration\r\n (+) HSI (high-speed internal): 16 MHz factory-trimmed RC used directly or through\r\n the PLL as System clock source.\r\n\r\n (+) LSI (low-speed internal): 32 KHz low consumption RC used as IWDG and/or RTC\r\n clock source.\r\n\r\n (+) HSE (high-speed external): 4 to 48 MHz crystal oscillator used directly or\r\n through the PLL as System clock source. Can be used also optionally as RTC clock source.\r\n\r\n (+) LSE (low-speed external): 32.768 KHz oscillator used optionally as RTC clock source.\r\n\r\n (+) PLL (clocked by HSI, HSE) providing up to three independent output clocks:\r\n (++) The first output is used to generate the high speed system clock (up to 170 MHz).\r\n (++) The second output is used to generate the clock for the USB (48 MHz),\r\n the QSPI (<= 48 MHz), the FDCAN, the SAI and the I2S.\r\n (++) The third output is used to generate a clock for ADC\r\n\r\n (+) CSS (Clock security system): once enabled, if a HSE clock failure occurs\r\n (HSE used directly or through PLL as System clock source), the System clock\r\n is automatically switched to HSI and an interrupt is generated if enabled.\r\n The interrupt is linked to the Cortex-M4 NMI (Non-Maskable Interrupt)\r\n exception vector.\r\n\r\n (+) MCO (microcontroller clock output): used to output LSI, HSI, LSE, HSE,\r\n main PLL clock, system clock or RC48 clock (through a configurable prescaler) on PA8 pin.\r\n\r\n [..] System, AHB and APB buses clocks configuration\r\n (+) Several clock sources can be used to drive the System clock (SYSCLK): HSI,\r\n HSE and main PLL.\r\n The AHB clock (HCLK) is derived from System clock through configurable\r\n prescaler and used to clock the CPU, memory and peripherals mapped\r\n on AHB bus (DMA, GPIO...). APB1 (PCLK1) and APB2 (PCLK2) clocks are derived\r\n from AHB clock through configurable prescalers and used to clock\r\n the peripherals mapped on these buses. You can use\r\n \"HAL_RCC_GetSysClockFreq()\" function to retrieve the frequencies of these clocks.\r\n\r\n -@- All the peripheral clocks are derived from the System clock (SYSCLK) except:\r\n\r\n (+@) RTC: the RTC clock can be derived either from the LSI, LSE or HSE clock\r\n divided by 2 to 31.\r\n You have to use __HAL_RCC_RTC_ENABLE() and HAL_RCCEx_PeriphCLKConfig() function\r\n to configure this clock.\r\n (+@) USB FS and RNG: USB FS requires a frequency equal to 48 MHz\r\n to work correctly, while the RNG peripheral requires a frequency\r\n equal or lower than to 48 MHz. This clock is derived of the main PLL\r\n through PLLQ divider. You have to enable the peripheral clock and use\r\n HAL_RCCEx_PeriphCLKConfig() function to configure this clock.\r\n (+@) IWDG clock which is always the LSI clock.\r\n\r\n\r\n (+) The maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 170 MHz.\r\n The clock source frequency should be adapted depending on the device voltage range\r\n as listed in the Reference Manual \"Clock source frequency versus voltage scaling\" chapter.\r\n\r\n @endverbatim\r\n\r\n Table 1. HCLK clock frequency for STM32G4xx devices\r\n +----------------------------------------------------------------------------+\r\n | Latency | HCLK clock frequency (MHz) |\r\n | |----------------------------------------------------------|\r\n | | voltage range 1 | voltage range 1 | voltage range 2 |\r\n | | boost mode 1.28 V | normal mode 1.2 V | 1.0 V |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |0WS(1 CPU cycles)| HCLK <= 34 | HCLK <= 30 | HCLK <= 13 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |1WS(2 CPU cycles)| HCLK <= 68 | HCLK <= 60 | HCLK <= 26 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |2WS(3 CPU cycles)| HCLK <= 102 | HCLK <= 90 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |3WS(4 CPU cycles)| HCLK <= 136 | HCLK <= 120 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |4WS(5 CPU cycles)| HCLK <= 170 | HCLK <= 150 | - |\r\n +----------------------------------------------------------------------------+\r\n\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Reset the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE, PLL OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS, MCO1 OFF\r\n * - All interrupts disabled\r\n * - All interrupt and reset flags cleared\r\n * @note This function doesn't modify the configuration of the\r\n * - Peripheral clocks\r\n * - LSI, LSE and RTC clocks\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Set HSION bit to the reset value */\r\n SET_BIT(RCC->CR, RCC_CR_HSION);\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Set HSITRIM[6:0] bits to the reset value */\r\n SET_BIT(RCC->ICSCR, RCC_HSICALIBRATION_DEFAULT << RCC_ICSCR_HSITRIM_Pos);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Reset CFGR register (HSI is selected as system clock source) */\r\n RCC->CFGR = 0x00000001u;\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CFGR, RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HSI_VALUE;\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear CR register in 2 steps: first to clear HSEON in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Then again to HSEBYP in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is OFF */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* once PLL is OFF, reset PLLCFGR register to default value */\r\n RCC->PLLCFGR = RCC_PLLCFGR_PLLN_4;\r\n\r\n /* Disable all interrupts */\r\n CLEAR_REG(RCC->CIER);\r\n\r\n /* Clear all interrupt flags */\r\n WRITE_REG(RCC->CICR, 0xFFFFFFFFU);\r\n\r\n /* Clear all reset flags */\r\n SET_BIT(RCC->CSR, RCC_CSR_RMVF);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the RCC Oscillators according to the specified parameters in the\r\n * RCC_OscInitTypeDef.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC Oscillators.\r\n * @note The PLL is not disabled when used as system clock.\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n uint32_t tickstart;\r\n uint32_t temp_sysclksrc;\r\n uint32_t temp_pllckcfg;\r\n\r\n /* Check Null pointer */\r\n if (RCC_OscInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\r\n\r\n /*------------------------------- HSE Configuration ------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\r\n\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n\r\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\r\n {\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Set the new HSE configuration ---------------------------------------*/\r\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\r\n\r\n /* Check the HSE State */\r\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*----------------------------- HSI Configuration --------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\r\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\r\n\r\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\r\n {\r\n /* When HSI is used as system clock it will not be disabled */\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Otherwise, just the calibration is allowed */\r\n else\r\n {\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check the HSI State */\r\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\r\n {\r\n /* Enable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n }\r\n else\r\n {\r\n /* Disable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSI Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\r\n\r\n /* Check the LSI State */\r\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is ready */\r\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is disabled */\r\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSE Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\r\n\r\n /* Update LSE configuration in Backup Domain control register */\r\n /* Requires to enable write access to Backup Domain if necessary */\r\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n\r\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Set the new LSE configuration -----------------------------------------*/\r\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\r\n\r\n /* Check the LSE State */\r\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is disabled */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if (pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*------------------------------ HSI48 Configuration -----------------------*/\r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\r\n\r\n /* Check the HSI48 State */\r\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is ready */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is disabled */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------------- PLL Configuration -----------------------*/\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\r\n\r\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\r\n {\r\n /* Check if the PLL is used as system clock or not */\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\r\n {\r\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLLSOURCE(RCC_OscInitStruct->PLL.PLLSource));\r\n assert_param(IS_RCC_PLLM_VALUE(RCC_OscInitStruct->PLL.PLLM));\r\n assert_param(IS_RCC_PLLN_VALUE(RCC_OscInitStruct->PLL.PLLN));\r\n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\r\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\r\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\r\n\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Configure the main PLL clock source, multiplication and division factors. */\r\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\r\n RCC_OscInitStruct->PLL.PLLM,\r\n RCC_OscInitStruct->PLL.PLLN,\r\n RCC_OscInitStruct->PLL.PLLP,\r\n RCC_OscInitStruct->PLL.PLLQ,\r\n RCC_OscInitStruct->PLL.PLLR);\r\n\r\n /* Enable the main PLL. */\r\n __HAL_RCC_PLL_ENABLE();\r\n\r\n /* Enable PLL System Clock output. */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Unselect PLL clock source and disable outputs to save power */\r\n RCC->PLLCFGR &= ~(RCC_PLLCFGR_PLLSRC | RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\r\n }\r\n }\r\n else\r\n {\r\n /* Check if there is a request to disable the PLL used as System clock source */\r\n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Do not return HAL_ERROR if request repeats the current configuration */\r\n temp_pllckcfg = RCC->PLLCFGR;\r\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the CPU, AHB and APB buses clocks according to the specified\r\n * parameters in the RCC_ClkInitStruct.\r\n * @param RCC_ClkInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC peripheral.\r\n * @param FLatency FLASH Latency\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_LATENCY_0 FLASH 0 Latency cycle\r\n * @arg FLASH_LATENCY_1 FLASH 1 Latency cycle\r\n * @arg FLASH_LATENCY_2 FLASH 2 Latency cycles\r\n * @arg FLASH_LATENCY_3 FLASH 3 Latency cycles\r\n * @arg FLASH_LATENCY_4 FLASH 4 Latency cycles\r\n * @arg FLASH_LATENCY_5 FLASH 5 Latency cycles\r\n * @arg FLASH_LATENCY_6 FLASH 6 Latency cycles\r\n * @arg FLASH_LATENCY_7 FLASH 7 Latency cycles\r\n * @arg FLASH_LATENCY_8 FLASH 8 Latency cycles\r\n * @arg FLASH_LATENCY_9 FLASH 9 Latency cycles\r\n * @arg FLASH_LATENCY_10 FLASH 10 Latency cycles\r\n * @arg FLASH_LATENCY_11 FLASH 11 Latency cycles\r\n * @arg FLASH_LATENCY_12 FLASH 12 Latency cycles\r\n * @arg FLASH_LATENCY_13 FLASH 13 Latency cycles\r\n * @arg FLASH_LATENCY_14 FLASH 14 Latency cycles\r\n * @arg FLASH_LATENCY_15 FLASH 15 Latency cycles\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency\r\n * and updated by HAL_RCC_GetHCLKFreq() function called within this function\r\n *\r\n * @note The HSI is used by default as system clock source after\r\n * startup from Reset, wake-up from STANDBY mode. After restart from Reset,\r\n * the HSI frequency is set to its default value 16 MHz.\r\n *\r\n * @note The HSI can be selected as system clock source after\r\n * from STOP modes or in case of failure of the HSE used directly or indirectly\r\n * as system clock (if the Clock Security System CSS is enabled).\r\n *\r\n * @note A switch from one clock source to another occurs only if the target\r\n * clock source is ready (clock stable after startup delay or PLL locked).\r\n * If a clock source which is not yet ready is selected, the switch will\r\n * occur when the clock source is ready.\r\n *\r\n * @note You can use HAL_RCC_GetClockConfig() function to know which clock is\r\n * currently used as system clock source.\r\n *\r\n * @note Depending on the device voltage range, the software has to set correctly\r\n * HPRE[3:0] bits to ensure that HCLK not exceed the maximum allowed frequency\r\n * (for more details refer to section above \"Initialization/de-initialization functions\")\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency)\r\n{\r\n uint32_t tickstart;\r\n uint32_t pllfreq;\r\n uint32_t hpre = RCC_SYSCLK_DIV1;\r\n\r\n /* Check Null pointer */\r\n if (RCC_ClkInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CLOCKTYPE(RCC_ClkInitStruct->ClockType));\r\n assert_param(IS_FLASH_LATENCY(FLatency));\r\n\r\n /* To correctly read data from FLASH memory, the number of wait states (LATENCY)\r\n must be correctly programmed according to the frequency of the CPU clock\r\n (HCLK) and the supply voltage of the device. */\r\n\r\n /* Increasing the number of wait states because of higher CPU frequency */\r\n if (FLatency > __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /*------------------------- SYSCLK Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\r\n {\r\n assert_param(IS_RCC_SYSCLKSOURCE(RCC_ClkInitStruct->SYSCLKSource));\r\n\r\n /* PLL is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\r\n {\r\n /* Check the PLL ready flag */\r\n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Undershoot management when selection PLL as SYSCLK source and frequency above 80Mhz */\r\n /* Compute target PLL output frequency */\r\n pllfreq = RCC_GetSysClockFreqFromPLLSource();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go over 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\r\n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\r\n (RCC_ClkInitStruct->AHBCLKDivider == RCC_SYSCLK_DIV1))))\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* HSE is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\r\n {\r\n /* Check the HSE ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* HSI is selected as System Clock Source */\r\n else\r\n {\r\n /* Check the HSI ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* Overshoot management when going down from PLL as SYSCLK source and frequency above 80Mhz */\r\n pllfreq = HAL_RCC_GetSysClockFreq();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go under 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n\r\n }\r\n\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- HCLK Configuration --------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\r\n {\r\n /* Set the highest APB divider in order to ensure that we do not go through\r\n a non-spec phase whatever we decrease or increase HCLK. */\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\r\n }\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\r\n }\r\n\r\n /* Set the new HCLK clock divider */\r\n assert_param(IS_RCC_HCLK(RCC_ClkInitStruct->AHBCLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\r\n }\r\n else\r\n {\r\n /* Is intermediate HCLK prescaler 2 applied internally, complete with HCLK prescaler 1 */\r\n if(hpre == RCC_SYSCLK_DIV2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\r\n }\r\n }\r\n\r\n /* Decreasing the number of wait states because of lower CPU frequency */\r\n if (FLatency < __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by polling the FLASH_ACR register */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- PCLK1 Configuration ---------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB1CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\r\n }\r\n\r\n /*-------------------------- PCLK2 Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB2CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\r\n\r\n /* Configure the source of time base considering new system clocks settings*/\r\n return HAL_InitTick(uwTickPrio);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief RCC clocks control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to:\r\n\r\n (+) Output clock to MCO pin.\r\n (+) Retrieve current clock frequencies.\r\n (+) Enable the Clock Security System.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Select the clock source to output on MCO pin(PA8/PG10).\r\n * @note PA8/PG10 should be configured in alternate function mode.\r\n * @note The default configuration of the GPIOG pin 10 (PG10) is set to reset mode (NRST pin)\r\n * and user shall set the NRST_MODE Bit in the FLASH OPTR register to be able to use it \r\n * as an MCO pin.\r\n * The @ref HAL_FLASHEx_OBProgram() API can be used to configure the NRST_MODE Bit value.\r\n * @param RCC_MCOx specifies the output direction for the clock source.\r\n * For STM32G4xx family this parameter can have only one value:\r\n * @arg @ref RCC_MCO_PA8 Clock source to output on MCO1 pin(PA8).\r\n * @arg @ref RCC_MCO_PG10 Clock source to output on MCO1 pin(PG10).\r\n * @param RCC_MCOSource specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled, no clock on MCO\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK system clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param RCC_MCODiv specifies the MCO prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 no division applied to MCO clock\r\n * @arg @ref RCC_MCODIV_2 division by 2 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_4 division by 4 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_8 division by 8 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_16 division by 16 applied to MCO clock\r\n * @retval None\r\n */\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv)\r\n{\r\n GPIO_InitTypeDef gpio_initstruct;\r\n uint32_t mcoindex;\r\n uint32_t mco_gpio_index;\r\n GPIO_TypeDef * mco_gpio_port;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO(RCC_MCOx));\r\n\r\n /* Common GPIO init parameters */\r\n gpio_initstruct.Mode = GPIO_MODE_AF_PP;\r\n gpio_initstruct.Speed = GPIO_SPEED_FREQ_VERY_HIGH;\r\n gpio_initstruct.Pull = GPIO_NOPULL;\r\n\r\n /* Get MCOx selection */\r\n mcoindex = RCC_MCOx & RCC_MCO_INDEX_MASK;\r\n\r\n /* Get MCOx GPIO Port */\r\n mco_gpio_port = (GPIO_TypeDef *) RCC_GET_MCO_GPIO_PORT(RCC_MCOx);\r\n\r\n /* MCOx Clock Enable */\r\n mco_gpio_index = RCC_GET_MCO_GPIO_INDEX(RCC_MCOx);\r\n SET_BIT(RCC->AHB2ENR, (1UL << mco_gpio_index ));\r\n\r\n /* Configure the MCOx pin in alternate function mode */\r\n gpio_initstruct.Pin = RCC_GET_MCO_GPIO_PIN(RCC_MCOx);\r\n gpio_initstruct.Alternate = RCC_GET_MCO_GPIO_AF(RCC_MCOx);\r\n HAL_GPIO_Init(mco_gpio_port, &gpio_initstruct);\r\n\r\n if (mcoindex == RCC_MCO1_INDEX)\r\n {\r\n assert_param(IS_RCC_MCODIV(RCC_MCODiv));\r\n assert_param(IS_RCC_MCO1SOURCE(RCC_MCOSource));\r\n /* Mask MCOSEL[] and MCOPRE[] bits then set MCO clock source and prescaler */\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), (RCC_MCOSource | RCC_MCODiv));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the SYSCLK frequency.\r\n *\r\n * @note The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n * @note If SYSCLK source is HSI, function returns values based on HSI_VALUE(*)\r\n * @note If SYSCLK source is HSE, function returns values based on HSE_VALUE(**)\r\n * @note If SYSCLK source is PLL, function returns values based on HSE_VALUE(**),\r\n * HSI_VALUE(*) Value multiplied/divided by the PLL factors.\r\n * @note (*) HSI_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n * @note (**) HSE_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * @note The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @note This function can be used by the user application to compute the\r\n * baudrate for the communication peripherals or configure other parameters.\r\n *\r\n * @note Each time SYSCLK changes, this function must be called to update the\r\n * right SYSCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n *\r\n * @retval SYSCLK frequency\r\n */\r\nuint32_t HAL_RCC_GetSysClockFreq(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\r\n {\r\n /* HSI used as system clock source */\r\n sysclockfreq = HSI_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\r\n {\r\n /* HSE used as system clock source */\r\n sysclockfreq = HSE_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\r\n {\r\n /* PLL used as system clock source */\r\n\r\n /* PLL_VCO = ((HSE_VALUE or HSI_VALUE)/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n }\r\n else\r\n {\r\n sysclockfreq = 0U;\r\n }\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @brief Return the HCLK frequency.\r\n * @note Each time HCLK changes, this function must be called to update the\r\n * right HCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency.\r\n * @retval HCLK frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetHCLKFreq(void)\r\n{\r\n return SystemCoreClock;\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK1 frequency.\r\n * @note Each time PCLK1 changes, this function must be called to update the\r\n * right PCLK1 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK1 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK1Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK1 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq() >> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1) >> RCC_CFGR_PPRE1_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK2 frequency.\r\n * @note Each time PCLK2 changes, this function must be called to update the\r\n * right PCLK2 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK2 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK2Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK2 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq()>> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> RCC_CFGR_PPRE2_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_OscInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * will be configured.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_OscInitStruct != (void *)NULL);\r\n\r\n /* Set all possible values for the Oscillator type parameter ---------------*/\r\n RCC_OscInitStruct->OscillatorType = RCC_OSCILLATORTYPE_HSE | RCC_OSCILLATORTYPE_HSI | \\\r\n RCC_OSCILLATORTYPE_LSE | RCC_OSCILLATORTYPE_LSI | RCC_OSCILLATORTYPE_HSI48;\r\n\r\n /* Get the HSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSEBYP) == RCC_CR_HSEBYP)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->CR, RCC_CR_HSEON) == RCC_CR_HSEON)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_OFF;\r\n }\r\n\r\n /* Get the HSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSION) == RCC_CR_HSION)\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_OFF;\r\n }\r\n\r\n RCC_OscInitStruct->HSICalibrationValue = READ_BIT(RCC->ICSCR, RCC_ICSCR_HSITRIM) >> RCC_ICSCR_HSITRIM_Pos;\r\n\r\n /* Get the LSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEBYP) == RCC_BDCR_LSEBYP)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEON) == RCC_BDCR_LSEON)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_OFF;\r\n }\r\n\r\n /* Get the LSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CSR, RCC_CSR_LSION) == RCC_CSR_LSION)\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_OFF;\r\n }\r\n\r\n /* Get the HSI48 configuration ---------------------------------------------*/\r\n if(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON) == RCC_CRRCR_HSI48ON)\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_OFF;\r\n }\r\n\r\n /* Get the PLL configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_PLLON) == RCC_CR_PLLON)\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_OFF;\r\n }\r\n RCC_OscInitStruct->PLL.PLLSource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n RCC_OscInitStruct->PLL.PLLM = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U;\r\n RCC_OscInitStruct->PLL.PLLN = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n RCC_OscInitStruct->PLL.PLLQ = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLR = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLP = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_ClkInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_ClkInitStruct pointer to an RCC_ClkInitTypeDef structure that\r\n * will be configured.\r\n * @param pFLatency Pointer on the Flash Latency.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_ClkInitStruct != (void *)NULL);\r\n assert_param(pFLatency != (void *)NULL);\r\n\r\n /* Set all possible values for the Clock type parameter --------------------*/\r\n RCC_ClkInitStruct->ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;\r\n\r\n /* Get the SYSCLK configuration --------------------------------------------*/\r\n RCC_ClkInitStruct->SYSCLKSource = READ_BIT(RCC->CFGR, RCC_CFGR_SW);\r\n\r\n /* Get the HCLK configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->AHBCLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_HPRE);\r\n\r\n /* Get the APB1 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB1CLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1);\r\n\r\n /* Get the APB2 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB2CLKDivider = (READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> 3U);\r\n\r\n /* Get the Flash Wait State (Latency) configuration ------------------------*/\r\n *pFLatency = __HAL_FLASH_GET_LATENCY();\r\n}\r\n\r\n/**\r\n * @brief Enable the Clock Security System.\r\n * @note If a failure is detected on the HSE oscillator clock, this oscillator\r\n * is automatically disabled and an interrupt is generated to inform the\r\n * software about the failure (Clock Security System Interrupt, CSSI),\r\n * allowing the MCU to perform rescue operations. The CSSI is linked to\r\n * the Cortex-M4 NMI (Non-Maskable Interrupt) exception vector.\r\n * @note The Clock Security System can only be cleared by reset.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableCSS(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_CSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note If a failure is detected on the external 32 kHz oscillator,\r\n * the LSE clock is no longer supplied to the RTC but no hardware action\r\n * is made to the registers. If enabled, an interrupt will be generated\r\n * and handle through @ref RCCEx_EXTI_LINE_LSECSS\r\n * @note The Clock Security System can only be cleared by reset or after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note After LSE failure detection, the software must disable LSECSSON\r\n * @note The Clock Security System can only be cleared by reset otherwise.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC Clock Security System interrupt request.\r\n * @note This API should be called under the NMI_Handler().\r\n * @retval None\r\n */\r\nvoid HAL_RCC_NMI_IRQHandler(void)\r\n{\r\n /* Check RCC CSSF interrupt flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_CSS))\r\n {\r\n /* RCC Clock Security System interrupt user callback */\r\n HAL_RCC_CSSCallback();\r\n\r\n /* Clear RCC CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_CSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCC Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCC_CSSCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_RCC_CSSCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup RCC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Compute SYSCLK frequency based on PLL SYSCLK source.\r\n * @retval SYSCLK frequency\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities RCC extended peripheral:\r\n * + Extended Peripheral Control functions\r\n * + Extended Clock management functions\r\n * + Extended Clock Recovery System Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx RCCEx\r\n * @brief RCC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Constants RCCEx Private Constants\r\n * @{\r\n */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n\r\n#define DIVIDER_P_UPDATE 0U\r\n#define DIVIDER_Q_UPDATE 1U\r\n#define DIVIDER_R_UPDATE 2U\r\n\r\n#define __LSCO_CLK_ENABLE() __HAL_RCC_GPIOA_CLK_ENABLE()\r\n#define LSCO_GPIO_PORT GPIOA\r\n#define LSCO_PIN GPIO_PIN_2\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Functions RCCEx Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Functions RCCEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the RCC Clocks\r\n frequencies.\r\n [..]\r\n (@) Important note: Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to\r\n select the RTC clock source; in this case the Backup domain will be reset in\r\n order to modify the RTC Clock source, as consequence RTC registers (including\r\n the backup registers) are set to their reset values.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initialize the RCC extended peripherals clocks according to the specified\r\n * parameters in the RCC_PeriphCLKInitTypeDef.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * contains a field PeriphClockSelection which can be a combination of the following values:\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QuadSPI peripheral clock (only for devices with QuadSPI)\r\n *\r\n * @note Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to select\r\n * the RTC clock source: in this case the access to Backup domain is enabled.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n uint32_t tmpregister;\r\n uint32_t tickstart;\r\n HAL_StatusTypeDef ret = HAL_OK; /* Intermediate status */\r\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\r\n\r\n /*-------------------------- RTC clock source configuration ----------------------*/\r\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n \r\n /* Check for RTC Parameters used to output RTCCLK */\r\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\r\n\r\n /* Enable Power Clock */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n \r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n\r\n if(ret == HAL_OK)\r\n { \r\n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\r\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\r\n \r\n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\r\n {\r\n /* Store the content of BDCR register before the reset of Backup Domain */\r\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\r\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\r\n __HAL_RCC_BACKUPRESET_FORCE();\r\n __HAL_RCC_BACKUPRESET_RELEASE();\r\n /* Restore the Content of BDCR register */\r\n RCC->BDCR = tmpregister;\r\n }\r\n\r\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\r\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n }\r\n \r\n if(ret == HAL_OK)\r\n {\r\n /* Apply new RTC clock source selection */\r\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*-------------------------- USART1 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\r\n\r\n /* Configure the USART1 clock source */\r\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART2 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\r\n\r\n /* Configure the USART2 clock source */\r\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART3 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\r\n\r\n /* Configure the USART3 clock source */\r\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\r\n }\r\n\r\n#if defined(UART4)\r\n /*-------------------------- UART4 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\r\n\r\n /* Configure the UART4 clock source */\r\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\r\n }\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n /*-------------------------- UART5 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART5CLKSOURCE(PeriphClkInit->Uart5ClockSelection));\r\n\r\n /* Configure the UART5 clock source */\r\n __HAL_RCC_UART5_CONFIG(PeriphClkInit->Uart5ClockSelection);\r\n }\r\n\r\n#endif /* UART5 */\r\n\r\n /*-------------------------- LPUART1 clock source configuration ------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\r\n\r\n /* Configure the LPUAR1 clock source */\r\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\r\n\r\n /* Configure the I2C1 clock source */\r\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C2 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\r\n\r\n /* Configure the I2C2 clock source */\r\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C3 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\r\n\r\n /* Configure the I2C3 clock source */\r\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\r\n }\r\n\r\n#if defined(I2C4) \r\n\r\n /*-------------------------- I2C4 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C4CLKSOURCE(PeriphClkInit->I2c4ClockSelection));\r\n\r\n /* Configure the I2C4 clock source */\r\n __HAL_RCC_I2C4_CONFIG(PeriphClkInit->I2c4ClockSelection);\r\n }\r\n\r\n#endif /* I2C4 */\r\n\r\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\r\n\r\n /* Configure the LPTIM1 clock source */\r\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\r\n }\r\n\r\n /*-------------------------- SAI1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\r\n\r\n /* Configure the SAI1 interface clock source */\r\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\r\n \r\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- I2S clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\r\n\r\n /* Configure the I2S interface clock source */\r\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\r\n \r\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#if defined(FDCAN1)\r\n /*-------------------------- FDCAN clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\r\n\r\n /* Configure the FDCAN interface clock source */\r\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\r\n \r\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n\r\n /*-------------------------- USB clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\r\n {\r\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\r\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\r\n\r\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* USB */\r\n\r\n /*-------------------------- RNG clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\r\n {\r\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\r\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\r\n\r\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- ADC12 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\r\n\r\n /* Configure the ADC12 interface clock source */\r\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\r\n \r\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n \r\n#if defined(ADC345_COMMON)\r\n /*-------------------------- ADC345 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC345CLKSOURCE(PeriphClkInit->Adc345ClockSelection));\r\n\r\n /* Configure the ADC345 interface clock source */\r\n __HAL_RCC_ADC345_CONFIG(PeriphClkInit->Adc345ClockSelection);\r\n \r\n if(PeriphClkInit->Adc345ClockSelection == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n /*-------------------------- QuadSPIx clock source configuration ----------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_QSPICLKSOURCE(PeriphClkInit->QspiClockSelection));\r\n\r\n /* Configure the QuadSPI clock source */\r\n __HAL_RCC_QSPI_CONFIG(PeriphClkInit->QspiClockSelection);\r\n\r\n if(PeriphClkInit->QspiClockSelection == RCC_QSPICLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* QUADSPI */\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the RCC_ClkInitStruct according to the internal RCC configuration registers.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * returns the configuration information for the Extended Peripherals\r\n * clocks(USART1, USART2, USART3, UART4, UART5, LPUART1, I2C1, I2C2, I2C3, I2C4,\r\n * LPTIM1, SAI1, I2Sx, FDCANx, USB, RNG, ADCx, RTC, QSPI).\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n /* Set all possible values for the extended clock type parameter------------*/\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32GBK1CB)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#endif /* STM32G431xx */\r\n\r\n\r\n /* Get the USART1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart1ClockSelection = __HAL_RCC_GET_USART1_SOURCE();\r\n /* Get the USART2 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart2ClockSelection = __HAL_RCC_GET_USART2_SOURCE();\r\n /* Get the USART3 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart3ClockSelection = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n#if defined(UART4)\r\n /* Get the UART4 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart4ClockSelection = __HAL_RCC_GET_UART4_SOURCE();\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n /* Get the UART5 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart5ClockSelection = __HAL_RCC_GET_UART5_SOURCE();\r\n#endif /* UART5 */\r\n \r\n /* Get the LPUART1 clock source --------------------------------------------*/\r\n PeriphClkInit->Lpuart1ClockSelection = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n /* Get the I2C1 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c1ClockSelection = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n /* Get the I2C2 clock source ----------------------------------------------*/\r\n PeriphClkInit->I2c2ClockSelection = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n /* Get the I2C3 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c3ClockSelection = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n#if defined(I2C4)\r\n /* Get the I2C4 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c4ClockSelection = __HAL_RCC_GET_I2C4_SOURCE();\r\n#endif /* I2C4 */\r\n\r\n /* Get the LPTIM1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Lptim1ClockSelection = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n /* Get the SAI1 clock source -----------------------------------------------*/\r\n PeriphClkInit->Sai1ClockSelection = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n /* Get the I2S clock source -----------------------------------------------*/\r\n PeriphClkInit->I2sClockSelection = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n#if defined(FDCAN1)\r\n /* Get the FDCAN clock source -----------------------------------------------*/\r\n PeriphClkInit->FdcanClockSelection = __HAL_RCC_GET_FDCAN_SOURCE();\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n /* Get the USB clock source ------------------------------------------------*/\r\n PeriphClkInit->UsbClockSelection = __HAL_RCC_GET_USB_SOURCE();\r\n#endif /* USB */\r\n\r\n /* Get the RNG clock source ------------------------------------------------*/\r\n PeriphClkInit->RngClockSelection = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n /* Get the ADC12 clock source -----------------------------------------------*/\r\n PeriphClkInit->Adc12ClockSelection = __HAL_RCC_GET_ADC12_SOURCE();\r\n\r\n#if defined(ADC345_COMMON)\r\n /* Get the ADC345 clock source ----------------------------------------------*/\r\n PeriphClkInit->Adc345ClockSelection = __HAL_RCC_GET_ADC345_SOURCE();\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n /* Get the QuadSPIclock source --------------------------------------------*/\r\n PeriphClkInit->QspiClockSelection = __HAL_RCC_GET_QSPI_SOURCE();\r\n#endif /* QUADSPI */\r\n\r\n /* Get the RTC clock source ------------------------------------------------*/\r\n PeriphClkInit->RTCClockSelection = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n}\r\n\r\n/**\r\n * @brief Return the peripheral clock frequency for peripherals with clock source from PLL\r\n * @note Return 0 if peripheral clock identifier not managed by this API\r\n * @param PeriphClk Peripheral clock identifier\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S SPI peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QSPI peripheral clock (only for devices with QSPI)\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @retval Frequency in Hz\r\n */\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk)\r\n{\r\n uint32_t frequency = 0U;\r\n uint32_t srcclk;\r\n uint32_t pllvco, plln, pllp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClk));\r\n\r\n if(PeriphClk == RCC_PERIPHCLK_RTC)\r\n {\r\n /* Get the current RTC source */\r\n srcclk = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n /* Check if LSE is ready and if RTC clock selection is LSE */\r\n if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_RTCCLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Check if LSI is ready and if RTC clock selection is LSI */\r\n else if ((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_RTCCLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n /* Check if HSE is ready and if RTC clock selection is HSI_DIV32*/\r\n else if ((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY)) && (srcclk == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n {\r\n frequency = HSE_VALUE / 32U;\r\n }\r\n /* Clock not enabled for RTC*/\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n }\r\n else\r\n {\r\n /* Other external peripheral clock source than RTC */\r\n\r\n /* Compute PLL clock input */\r\n if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSI) /* HSI ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY))\r\n {\r\n pllvco = HSI_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSE) /* HSE ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY))\r\n {\r\n pllvco = HSE_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else /* No source */\r\n {\r\n pllvco = 0U;\r\n }\r\n\r\n /* f(PLL Source) / PLLM */\r\n pllvco = (pllvco / ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U));\r\n\r\n switch(PeriphClk)\r\n {\r\n\r\n case RCC_PERIPHCLK_USART1:\r\n /* Get the current USART1 source */\r\n srcclk = __HAL_RCC_GET_USART1_SOURCE();\r\n\r\n if(srcclk == RCC_USART1CLKSOURCE_PCLK2)\r\n {\r\n frequency = HAL_RCC_GetPCLK2Freq();\r\n }\r\n else if(srcclk == RCC_USART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART1CLKSOURCE_HSI) )\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART2:\r\n /* Get the current USART2 source */\r\n srcclk = __HAL_RCC_GET_USART2_SOURCE();\r\n\r\n if(srcclk == RCC_USART2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART2CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART3:\r\n /* Get the current USART3 source */\r\n srcclk = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n if(srcclk == RCC_USART3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART3CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(UART4)\r\n case RCC_PERIPHCLK_UART4:\r\n /* Get the current UART4 source */\r\n srcclk = __HAL_RCC_GET_UART4_SOURCE();\r\n\r\n if(srcclk == RCC_UART4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART4CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n case RCC_PERIPHCLK_UART5:\r\n /* Get the current UART5 source */\r\n srcclk = __HAL_RCC_GET_UART5_SOURCE();\r\n\r\n if(srcclk == RCC_UART5CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART5CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART5CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART5CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART5 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART5 */\r\n\r\n case RCC_PERIPHCLK_LPUART1:\r\n /* Get the current LPUART1 source */\r\n srcclk = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n if(srcclk == RCC_LPUART1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_LPUART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPUART1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPUART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPUART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C1:\r\n /* Get the current I2C1 source */\r\n srcclk = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n if(srcclk == RCC_I2C1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C2:\r\n /* Get the current I2C2 source */\r\n srcclk = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n if(srcclk == RCC_I2C2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C3:\r\n /* Get the current I2C3 source */\r\n srcclk = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n if(srcclk == RCC_I2C3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(I2C4)\r\n\r\n case RCC_PERIPHCLK_I2C4:\r\n /* Get the current I2C4 source */\r\n srcclk = __HAL_RCC_GET_I2C4_SOURCE();\r\n\r\n if(srcclk == RCC_I2C4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* I2C4 */\r\n\r\n case RCC_PERIPHCLK_LPTIM1:\r\n /* Get the current LPTIM1 source */\r\n srcclk = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n if(srcclk == RCC_LPTIM1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPTIM1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_SAI1:\r\n /* Get the current SAI1 source */\r\n srcclk = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n if(srcclk == RCC_SAI1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_SAI1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for SAI1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2S:\r\n /* Get the current I2Sx source */\r\n srcclk = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n if(srcclk == RCC_I2SCLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n } \r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2SCLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2S */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(FDCAN1)\r\n case RCC_PERIPHCLK_FDCAN:\r\n /* Get the current FDCANx source */\r\n srcclk = __HAL_RCC_GET_FDCAN_SOURCE();\r\n\r\n if(srcclk == RCC_FDCANCLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_HSE)\r\n {\r\n frequency = HSE_VALUE;\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n /* Clock not enabled for FDCAN */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* FDCAN1 */\r\n \r\n#if defined(USB)\r\n \r\n case RCC_PERIPHCLK_USB:\r\n /* Get the current USB source */\r\n srcclk = __HAL_RCC_GET_USB_SOURCE();\r\n \r\n if(srcclk == RCC_USBCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_USBCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n \r\n#endif /* USB */\r\n\r\n case RCC_PERIPHCLK_RNG:\r\n /* Get the current RNG source */\r\n srcclk = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n if(srcclk == RCC_RNGCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if( (HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_RNGCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_ADC12:\r\n /* Get the current ADC12 source */\r\n srcclk = __HAL_RCC_GET_ADC12_SOURCE();\r\n \r\n if(srcclk == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC12CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC12 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(ADC345_COMMON)\r\n case RCC_PERIPHCLK_ADC345:\r\n /* Get the current ADC345 source */\r\n srcclk = __HAL_RCC_GET_ADC345_SOURCE();\r\n \r\n if(srcclk == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC345CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC345 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n case RCC_PERIPHCLK_QSPI:\r\n /* Get the current QSPI source */\r\n srcclk = __HAL_RCC_GET_QSPI_SOURCE();\r\n \r\n if(srcclk == RCC_QSPICLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if(srcclk == RCC_QSPICLKSOURCE_HSI)\r\n {\r\n frequency = HSI_VALUE;\r\n } \r\n else if(srcclk == RCC_QSPICLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* QUADSPI */\r\n\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n return(frequency);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group2 Extended Clock management functions\r\n * @brief Extended Clock management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended clock management functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the\r\n activation or deactivation of LSE CSS,\r\n Low speed clock output and clock after wake-up from STOP mode.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note Prior to enable the LSE Clock Security System, LSE oscillator is to be enabled\r\n * with HAL_RCC_OscConfig() and the LSE oscillator clock is to be selected as RTC\r\n * clock with HAL_RCCEx_PeriphCLKConfig().\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note LSE Clock Security System can only be disabled after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Disable LSE CSS IT if any */\r\n __HAL_RCC_DISABLE_IT(RCC_IT_LSECSS);\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System Interrupt & corresponding EXTI line.\r\n * @note LSE Clock Security System Interrupt is mapped on RTC EXTI line 19\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void)\r\n{\r\n /* Enable LSE CSS */\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Enable LSE CSS IT */\r\n __HAL_RCC_ENABLE_IT(RCC_IT_LSECSS);\r\n\r\n /* Enable IT on EXTI Line 19 */\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_IT();\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE();\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC LSE Clock Security System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void)\r\n{\r\n /* Check RCC LSE CSSF flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_LSECSS))\r\n {\r\n /* RCC LSE Clock Security System interrupt user callback */\r\n HAL_RCCEx_LSECSS_Callback();\r\n\r\n /* Clear RCC LSE CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_LSECSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx LSE Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_LSECSS_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_LSECSS_Callback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Select the Low Speed clock source to output on LSCO pin (PA2).\r\n * @param LSCOSource specifies the Low Speed clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSCOSOURCE_LSI LSI clock selected as LSCO source\r\n * @arg @ref RCC_LSCOSOURCE_LSE LSE clock selected as LSCO source\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource)\r\n{\r\n GPIO_InitTypeDef GPIO_InitStruct;\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSCOSOURCE(LSCOSource));\r\n\r\n /* LSCO Pin Clock Enable */\r\n __LSCO_CLK_ENABLE();\r\n\r\n /* Configure the LSCO pin in analog mode */\r\n GPIO_InitStruct.Pin = LSCO_PIN;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(LSCO_GPIO_PORT, &GPIO_InitStruct);\r\n\r\n /* Update LSCOSEL clock source in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSCOSEL | RCC_BDCR_LSCOEN, LSCOSource | RCC_BDCR_LSCOEN);\r\n\r\n if(backupchanged == SET)\r\n {\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the Low Speed clock output.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSCO(void)\r\n{\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Update LSCOEN bit in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable access to the backup domain */\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSCOEN);\r\n\r\n /* Restore previous configuration */\r\n if(backupchanged == SET)\r\n {\r\n /* Disable access to the backup domain */\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(CRS)\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group3 Extended Clock Recovery System Control functions\r\n * @brief Extended Clock Recovery System Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Clock Recovery System Control functions #####\r\n ===============================================================================\r\n [..]\r\n For devices with Clock Recovery System feature (CRS), RCC Extension HAL driver can be used as follows:\r\n\r\n (#) In System clock config, HSI48 needs to be enabled\r\n\r\n (#) Enable CRS clock in IP MSP init which will use CRS functions\r\n\r\n (#) Call CRS functions as follows:\r\n (##) Prepare synchronization configuration necessary for HSI48 calibration\r\n (+++) Default values can be set for frequency Error Measurement (reload and error limit)\r\n and also HSI48 oscillator smooth trimming.\r\n (+++) Macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE can be also used to calculate\r\n directly reload value with target and sychronization frequencies values\r\n (##) Call function HAL_RCCEx_CRSConfig which\r\n (+++) Resets CRS registers to their default values.\r\n (+++) Configures CRS registers with synchronization configuration\r\n (+++) Enables automatic calibration and frequency error counter feature\r\n Note: When using USB LPM (Link Power Management) and the device is in Sleep mode, the\r\n periodic USB SOF will not be generated by the host. No SYNC signal will therefore be\r\n provided to the CRS to calibrate the HSI48 on the run. To guarantee the required clock\r\n precision after waking up from Sleep mode, the LSE or reference clock on the GPIOs\r\n should be used as SYNC signal.\r\n\r\n (##) A polling function is provided to wait for complete synchronization\r\n (+++) Call function HAL_RCCEx_CRSWaitSynchronization()\r\n (+++) According to CRS status, user can decide to adjust again the calibration or continue\r\n application if synchronization is OK\r\n\r\n (#) User can retrieve information related to synchronization in calling function\r\n HAL_RCCEx_CRSGetSynchronizationInfo()\r\n\r\n (#) Regarding synchronization status and synchronization information, user can try a new calibration\r\n in changing synchronization configuration and call again HAL_RCCEx_CRSConfig.\r\n Note: When the SYNC event is detected during the downcounting phase (before reaching the zero value),\r\n it means that the actual frequency is lower than the target (and so, that the TRIM value should be\r\n incremented), while when it is detected during the upcounting phase it means that the actual frequency\r\n is higher (and that the TRIM value should be decremented).\r\n\r\n (#) In interrupt mode, user can resort to the available macros (__HAL_RCC_CRS_XXX_IT). Interrupts will go\r\n through CRS Handler (CRS_IRQn/CRS_IRQHandler)\r\n (++) Call function HAL_RCCEx_CRSConfig()\r\n (++) Enable CRS_IRQn (thanks to NVIC functions)\r\n (++) Enable CRS interrupt (__HAL_RCC_CRS_ENABLE_IT)\r\n (++) Implement CRS status management in the following user callbacks called from\r\n HAL_RCCEx_CRS_IRQHandler():\r\n (+++) HAL_RCCEx_CRS_SyncOkCallback()\r\n (+++) HAL_RCCEx_CRS_SyncWarnCallback()\r\n (+++) HAL_RCCEx_CRS_ExpectedSyncCallback()\r\n (+++) HAL_RCCEx_CRS_ErrorCallback()\r\n\r\n (#) To force a SYNC EVENT, user can use the function HAL_RCCEx_CRSSoftwareSynchronizationGenerate().\r\n This function can be called before calling HAL_RCCEx_CRSConfig (for instance in Systick handler)\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start automatic synchronization for polling mode\r\n * @param pInit Pointer on RCC_CRSInitTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit)\r\n{\r\n uint32_t value;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CRS_SYNC_DIV(pInit->Prescaler));\r\n assert_param(IS_RCC_CRS_SYNC_SOURCE(pInit->Source));\r\n assert_param(IS_RCC_CRS_SYNC_POLARITY(pInit->Polarity));\r\n assert_param(IS_RCC_CRS_RELOADVALUE(pInit->ReloadValue));\r\n assert_param(IS_RCC_CRS_ERRORLIMIT(pInit->ErrorLimitValue));\r\n assert_param(IS_RCC_CRS_HSI48CALIBRATION(pInit->HSI48CalibrationValue));\r\n\r\n /* CONFIGURATION */\r\n\r\n /* Before configuration, reset CRS registers to their default values*/\r\n __HAL_RCC_CRS_FORCE_RESET();\r\n __HAL_RCC_CRS_RELEASE_RESET();\r\n\r\n /* Set the SYNCDIV[2:0] bits according to Prescaler value */\r\n /* Set the SYNCSRC[1:0] bits according to Source value */\r\n /* Set the SYNCSPOL bit according to Polarity value */\r\n value = (pInit->Prescaler | pInit->Source | pInit->Polarity);\r\n /* Set the RELOAD[15:0] bits according to ReloadValue value */\r\n value |= pInit->ReloadValue;\r\n /* Set the FELIM[7:0] bits according to ErrorLimitValue value */\r\n value |= (pInit->ErrorLimitValue << CRS_CFGR_FELIM_Pos);\r\n WRITE_REG(CRS->CFGR, value);\r\n\r\n /* Adjust HSI48 oscillator smooth trimming */\r\n /* Set the TRIM[6:0] bits according to RCC_CRS_HSI48CalibrationValue value */\r\n MODIFY_REG(CRS->CR, CRS_CR_TRIM, (pInit->HSI48CalibrationValue << CRS_CR_TRIM_Pos));\r\n\r\n /* START AUTOMATIC SYNCHRONIZATION*/\r\n\r\n /* Enable Automatic trimming & Frequency error counter */\r\n SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN | CRS_CR_CEN);\r\n}\r\n\r\n/**\r\n * @brief Generate the software synchronization event\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void)\r\n{\r\n SET_BIT(CRS->CR, CRS_CR_SWSYNC);\r\n}\r\n\r\n/**\r\n * @brief Return synchronization info\r\n * @param pSynchroInfo Pointer on RCC_CRSSynchroInfoTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo)\r\n{\r\n /* Check the parameter */\r\n assert_param(pSynchroInfo != (void *)NULL);\r\n\r\n /* Get the reload value */\r\n pSynchroInfo->ReloadValue = (READ_BIT(CRS->CFGR, CRS_CFGR_RELOAD));\r\n\r\n /* Get HSI48 oscillator smooth trimming */\r\n pSynchroInfo->HSI48CalibrationValue = (READ_BIT(CRS->CR, CRS_CR_TRIM) >> CRS_CR_TRIM_Pos);\r\n\r\n /* Get Frequency error capture */\r\n pSynchroInfo->FreqErrorCapture = (READ_BIT(CRS->ISR, CRS_ISR_FECAP) >> CRS_ISR_FECAP_Pos);\r\n\r\n /* Get Frequency error direction */\r\n pSynchroInfo->FreqErrorDirection = (READ_BIT(CRS->ISR, CRS_ISR_FEDIR));\r\n}\r\n\r\n/**\r\n* @brief Wait for CRS Synchronization status.\r\n* @param Timeout Duration of the timeout\r\n* @note Timeout is based on the maximum time to receive a SYNC event based on synchronization\r\n* frequency.\r\n* @note If Timeout set to HAL_MAX_DELAY, HAL_TIMEOUT will be never returned.\r\n* @retval Combination of Synchronization status\r\n* This parameter can be a combination of the following values:\r\n* @arg @ref RCC_CRS_TIMEOUT\r\n* @arg @ref RCC_CRS_SYNCOK\r\n* @arg @ref RCC_CRS_SYNCWARN\r\n* @arg @ref RCC_CRS_SYNCERR\r\n* @arg @ref RCC_CRS_SYNCMISS\r\n* @arg @ref RCC_CRS_TRIMOVF\r\n*/\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout)\r\n{\r\n uint32_t crsstatus = RCC_CRS_NONE;\r\n uint32_t tickstart;\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for CRS flag or timeout detection */\r\n do\r\n {\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if(((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n crsstatus = RCC_CRS_TIMEOUT;\r\n }\r\n }\r\n /* Check CRS SYNCOK flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCOK))\r\n {\r\n /* CRS SYNC event OK */\r\n crsstatus |= RCC_CRS_SYNCOK;\r\n\r\n /* Clear CRS SYNC event OK bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCOK);\r\n }\r\n\r\n /* Check CRS SYNCWARN flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCWARN))\r\n {\r\n /* CRS SYNC warning */\r\n crsstatus |= RCC_CRS_SYNCWARN;\r\n\r\n /* Clear CRS SYNCWARN bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCWARN);\r\n }\r\n\r\n /* Check CRS TRIM overflow flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_TRIMOVF))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_TRIMOVF;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_TRIMOVF);\r\n }\r\n\r\n /* Check CRS Error flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCERR))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_SYNCERR;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCERR);\r\n }\r\n\r\n /* Check CRS SYNC Missed flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCMISS))\r\n {\r\n /* CRS SYNC Missed */\r\n crsstatus |= RCC_CRS_SYNCMISS;\r\n\r\n /* Clear CRS SYNC Missed bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCMISS);\r\n }\r\n\r\n /* Check CRS Expected SYNC flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_ESYNC))\r\n {\r\n /* frequency error counter reached a zero value */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_ESYNC);\r\n }\r\n } while(RCC_CRS_NONE == crsstatus);\r\n\r\n return crsstatus;\r\n}\r\n\r\n/**\r\n * @brief Handle the Clock Recovery System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRS_IRQHandler(void)\r\n{\r\n uint32_t crserror = RCC_CRS_NONE;\r\n /* Get current IT flags and IT sources values */\r\n uint32_t itflags = READ_REG(CRS->ISR);\r\n uint32_t itsources = READ_REG(CRS->CR);\r\n\r\n /* Check CRS SYNCOK flag */\r\n if(((itflags & RCC_CRS_FLAG_SYNCOK) != 0U) && ((itsources & RCC_CRS_IT_SYNCOK) != 0U))\r\n {\r\n /* Clear CRS SYNC event OK flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCOKC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncOkCallback();\r\n }\r\n /* Check CRS SYNCWARN flag */\r\n else if(((itflags & RCC_CRS_FLAG_SYNCWARN) != 0U) && ((itsources & RCC_CRS_IT_SYNCWARN) != 0U))\r\n {\r\n /* Clear CRS SYNCWARN flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCWARNC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncWarnCallback();\r\n }\r\n /* Check CRS Expected SYNC flag */\r\n else if(((itflags & RCC_CRS_FLAG_ESYNC) != 0U) && ((itsources & RCC_CRS_IT_ESYNC) != 0U))\r\n {\r\n /* frequency error counter reached a zero value */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ESYNCC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_ExpectedSyncCallback();\r\n }\r\n /* Check CRS Error flags */\r\n else\r\n {\r\n if(((itflags & RCC_CRS_FLAG_ERR) != 0U) && ((itsources & RCC_CRS_IT_ERR) != 0U))\r\n {\r\n if((itflags & RCC_CRS_FLAG_SYNCERR) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCERR;\r\n }\r\n if((itflags & RCC_CRS_FLAG_SYNCMISS) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCMISS;\r\n }\r\n if((itflags & RCC_CRS_FLAG_TRIMOVF) != 0U)\r\n {\r\n crserror |= RCC_CRS_TRIMOVF;\r\n }\r\n\r\n /* Clear CRS Error flags */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC);\r\n\r\n /* user error callback */\r\n HAL_RCCEx_CRS_ErrorCallback(crserror);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCOK interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncOkCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncOkCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCWARN interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncWarnCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncWarnCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Expected SYNC interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ExpectedSyncCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ExpectedSyncCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Error interrupt callback.\r\n * @param Error Combination of Error status.\r\n * This parameter can be a combination of the following values:\r\n * @arg @ref RCC_CRS_SYNCERR\r\n * @arg @ref RCC_CRS_SYNCMISS\r\n * @arg @ref RCC_CRS_TRIMOVF\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ErrorCallback(uint32_t Error)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(Error);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ErrorCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* CRS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer (TIM) peripheral:\r\n * + TIM Time Base Initialization\r\n * + TIM Time Base Start\r\n * + TIM Time Base Start Interruption\r\n * + TIM Time Base Start DMA\r\n * + TIM Output Compare/PWM Initialization\r\n * + TIM Output Compare/PWM Channel Configuration\r\n * + TIM Output Compare/PWM Start\r\n * + TIM Output Compare/PWM Start Interruption\r\n * + TIM Output Compare/PWM Start DMA\r\n * + TIM Input Capture Initialization\r\n * + TIM Input Capture Channel Configuration\r\n * + TIM Input Capture Start\r\n * + TIM Input Capture Start Interruption\r\n * + TIM Input Capture Start DMA\r\n * + TIM One Pulse Initialization\r\n * + TIM One Pulse Channel Configuration\r\n * + TIM One Pulse Start\r\n * + TIM Encoder Interface Initialization\r\n * + TIM Encoder Interface Start\r\n * + TIM Encoder Interface Start Interruption\r\n * + TIM Encoder Interface Start DMA\r\n * + Commutation Event configuration with Interruption and DMA\r\n * + TIM OCRef clear configuration\r\n * + TIM External Clock configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Generic features #####\r\n ==============================================================================\r\n [..] The Timer features include:\r\n (#) 16-bit up, down, up/down auto-reload counter.\r\n (#) 16-bit programmable prescaler allowing dividing (also on the fly) the\r\n counter clock frequency either by any factor between 1 and 65536.\r\n (#) Up to 4 independent channels for:\r\n (++) Input Capture\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to interconnect\r\n several timers together.\r\n (#) Supports incremental encoder for positioning purposes\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Time Base : HAL_TIM_Base_MspInit()\r\n (++) Input Capture : HAL_TIM_IC_MspInit()\r\n (++) Output Compare : HAL_TIM_OC_MspInit()\r\n (++) PWM generation : HAL_TIM_PWM_MspInit()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_MspInit()\r\n (++) Encoder mode output : HAL_TIM_Encoder_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n Initialization function of this driver:\r\n (++) HAL_TIM_Base_Init: to use the Timer to generate a simple time base\r\n (++) HAL_TIM_OC_Init, HAL_TIM_OC_ConfigChannel and optionally HAL_TIMEx_OC_ConfigPulseOnCompare:\r\n to use the Timer to generate an Output Compare signal.\r\n (++) HAL_TIM_PWM_Init and HAL_TIM_PWM_ConfigChannel: to use the Timer to generate a\r\n PWM signal.\r\n (++) HAL_TIM_IC_Init and HAL_TIM_IC_ConfigChannel: to use the Timer to measure an\r\n external signal.\r\n (++) HAL_TIM_OnePulse_Init and HAL_TIM_OnePulse_ConfigChannel: to use the Timer\r\n in One Pulse Mode.\r\n (++) HAL_TIM_Encoder_Init: to use the Timer Encoder Interface.\r\n\r\n (#) Activate the TIM peripheral using one of the start functions depending from the feature used:\r\n (++) Time Base : HAL_TIM_Base_Start(), HAL_TIM_Base_Start_DMA(), HAL_TIM_Base_Start_IT()\r\n (++) Input Capture : HAL_TIM_IC_Start(), HAL_TIM_IC_Start_DMA(), HAL_TIM_IC_Start_IT()\r\n (++) Output Compare : HAL_TIM_OC_Start(), HAL_TIM_OC_Start_DMA(), HAL_TIM_OC_Start_IT()\r\n (++) PWM generation : HAL_TIM_PWM_Start(), HAL_TIM_PWM_Start_DMA(), HAL_TIM_PWM_Start_IT()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_Start(), HAL_TIM_OnePulse_Start_IT()\r\n (++) Encoder mode output : HAL_TIM_Encoder_Start(), HAL_TIM_Encoder_Start_DMA(), HAL_TIM_Encoder_Start_IT().\r\n\r\n (#) The DMA Burst is managed with the two following functions:\r\n HAL_TIM_DMABurst_WriteStart()\r\n HAL_TIM_DMABurst_ReadStart()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n\r\n [..]\r\n The compilation define USE_HAL_TIM_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n [..]\r\n Use Function HAL_TIM_RegisterCallback() to register a callback.\r\n HAL_TIM_RegisterCallback() takes as parameters the HAL peripheral handle,\r\n the Callback ID and a pointer to the user callback function.\r\n\r\n [..]\r\n Use function HAL_TIM_UnRegisterCallback() to reset a callback to the default\r\n weak function.\r\n HAL_TIM_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n\r\n [..]\r\n These functions allow to register/unregister following callbacks:\r\n (+) Base_MspInitCallback : TIM Base Msp Init Callback.\r\n (+) Base_MspDeInitCallback : TIM Base Msp DeInit Callback.\r\n (+) IC_MspInitCallback : TIM IC Msp Init Callback.\r\n (+) IC_MspDeInitCallback : TIM IC Msp DeInit Callback.\r\n (+) OC_MspInitCallback : TIM OC Msp Init Callback.\r\n (+) OC_MspDeInitCallback : TIM OC Msp DeInit Callback.\r\n (+) PWM_MspInitCallback : TIM PWM Msp Init Callback.\r\n (+) PWM_MspDeInitCallback : TIM PWM Msp DeInit Callback.\r\n (+) OnePulse_MspInitCallback : TIM One Pulse Msp Init Callback.\r\n (+) OnePulse_MspDeInitCallback : TIM One Pulse Msp DeInit Callback.\r\n (+) Encoder_MspInitCallback : TIM Encoder Msp Init Callback.\r\n (+) Encoder_MspDeInitCallback : TIM Encoder Msp DeInit Callback.\r\n (+) HallSensor_MspInitCallback : TIM Hall Sensor Msp Init Callback.\r\n (+) HallSensor_MspDeInitCallback : TIM Hall Sensor Msp DeInit Callback.\r\n (+) PeriodElapsedCallback : TIM Period Elapsed Callback.\r\n (+) PeriodElapsedHalfCpltCallback : TIM Period Elapsed half complete Callback.\r\n (+) TriggerCallback : TIM Trigger Callback.\r\n (+) TriggerHalfCpltCallback : TIM Trigger half complete Callback.\r\n (+) IC_CaptureCallback : TIM Input Capture Callback.\r\n (+) IC_CaptureHalfCpltCallback : TIM Input Capture half complete Callback.\r\n (+) OC_DelayElapsedCallback : TIM Output Compare Delay Elapsed Callback.\r\n (+) PWM_PulseFinishedCallback : TIM PWM Pulse Finished Callback.\r\n (+) PWM_PulseFinishedHalfCpltCallback : TIM PWM Pulse Finished half complete Callback.\r\n (+) ErrorCallback : TIM Error Callback.\r\n (+) CommutationCallback : TIM Commutation Callback.\r\n (+) CommutationHalfCpltCallback : TIM Commutation half complete Callback.\r\n (+) BreakCallback : TIM Break Callback.\r\n (+) Break2Callback : TIM Break2 Callback.\r\n (+) EncoderIndexCallback : TIM Encoder Index Callback.\r\n (+) DirectionChangeCallback : TIM Direction Change Callback\r\n (+) IndexErrorCallback : TIM Index Error Callback.\r\n (+) TransitionErrorCallback : TIM Transition Error Callback\r\n\r\n [..]\r\nBy default, after the Init and when the state is HAL_TIM_STATE_RESET\r\nall interrupt callbacks are set to the corresponding weak functions:\r\n examples HAL_TIM_TriggerCallback(), HAL_TIM_ErrorCallback().\r\n\r\n [..]\r\n Exception done for MspInit and MspDeInit functions that are reset to the legacy weak\r\n functionalities in the Init / DeInit only when these callbacks are null\r\n (not registered beforehand). If not, MspInit or MspDeInit are not null, the Init / DeInit\r\n keep and use the user MspInit / MspDeInit callbacks(registered beforehand)\r\n\r\n [..]\r\n Callbacks can be registered / unregistered in HAL_TIM_STATE_READY state only.\r\n Exception done MspInit / MspDeInit that can be registered / unregistered\r\n in HAL_TIM_STATE_READY or HAL_TIM_STATE_RESET state,\r\n thus registered(user) MspInit / DeInit callbacks can be used during the Init / DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_TIM_RegisterCallback() before calling DeInit or Init function.\r\n\r\n [..]\r\n When The compilation define USE_HAL_TIM_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM TIM\r\n * @brief TIM HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @addtogroup TIM_Private_Constants\r\n * @{\r\n */\r\n#define TIMx_AF2_OCRSEL TIM1_AF2_OCRSEL\r\n\r\n/**\r\n * @}\r\n */\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup TIM_Private_Functions\r\n * @{\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource);\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n const TIM_SlaveConfigTypeDef *sSlaveConfig);\r\n/**\r\n * @}\r\n */\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Time Base functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM base.\r\n (+) De-initialize the TIM base.\r\n (+) Start the Time Base.\r\n (+) Stop the Time Base.\r\n (+) Start the Time Base and enable interrupt.\r\n (+) Stop the Time Base and disable interrupt.\r\n (+) Start the Time Base and enable DMA transfer.\r\n (+) Stop the Time Base and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Time base Unit according to the specified\r\n * parameters in the TIM_HandleTypeDef and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Base_DeInit() before HAL_TIM_Base_Init()\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Base_MspInitCallback == NULL)\r\n {\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Base_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the Time Base configuration */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Base peripheral\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Base_MspDeInitCallback == NULL)\r\n {\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Base_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Starts the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the TIM Update interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, const uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM state */\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)pData, (uint32_t)&htim->Instance->ARR,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Update DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Output Compare.\r\n (+) De-initialize the TIM Output Compare.\r\n (+) Start the TIM Output Compare.\r\n (+) Stop the TIM Output Compare.\r\n (+) Start the TIM Output Compare and enable interrupt.\r\n (+) Stop the TIM Output Compare and disable interrupt.\r\n (+) Start the TIM Output Compare and enable DMA transfer.\r\n (+) Stop the TIM Output Compare and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Output Compare according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OC_DeInit() before HAL_TIM_OC_Init()\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OC_MspInitCallback == NULL)\r\n {\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the Output Compare */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OC_MspDeInitCallback == NULL)\r\n {\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM PWM.\r\n (+) De-initialize the TIM PWM.\r\n (+) Start the TIM PWM.\r\n (+) Stop the TIM PWM.\r\n (+) Start the TIM PWM and enable interrupt.\r\n (+) Stop the TIM PWM and disable interrupt.\r\n (+) Start the TIM PWM and enable DMA transfer.\r\n (+) Stop the TIM PWM and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM PWM Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_PWM_DeInit() before HAL_TIM_PWM_Init()\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->PWM_MspInitCallback == NULL)\r\n {\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->PWM_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the PWM */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->PWM_MspDeInitCallback == NULL)\r\n {\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->PWM_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Capture/Compare 3 request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Input Capture functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Input Capture.\r\n (+) De-initialize the TIM Input Capture.\r\n (+) Start the TIM Input Capture.\r\n (+) Stop the TIM Input Capture.\r\n (+) Start the TIM Input Capture and enable interrupt.\r\n (+) Stop the TIM Input Capture and disable interrupt.\r\n (+) Start the TIM Input Capture and enable DMA transfer.\r\n (+) Stop the TIM Input Capture and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Input Capture Time base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_IC_DeInit() before HAL_TIM_IC_Init()\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->IC_MspInitCallback == NULL)\r\n {\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->IC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the input capture */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->IC_MspDeInitCallback == NULL)\r\n {\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->IC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture MSP.\r\n * @param htim TIM Input Capture handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Input Capture MSP.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->CCR3, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->CCR4, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_CHANNEL(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM One Pulse.\r\n (+) De-initialize the TIM One Pulse.\r\n (+) Start the TIM One Pulse.\r\n (+) Stop the TIM One Pulse.\r\n (+) Start the TIM One Pulse and enable interrupt.\r\n (+) Stop the TIM One Pulse and disable interrupt.\r\n (+) Start the TIM One Pulse and enable DMA transfer.\r\n (+) Stop the TIM One Pulse and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM One Pulse Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OnePulse_DeInit() before HAL_TIM_OnePulse_Init()\r\n * @note When the timer instance is initialized in One Pulse mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM One Pulse handle\r\n * @param OnePulseMode Select the One pulse mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OPMODE_SINGLE: Only one pulse will be generated.\r\n * @arg TIM_OPMODE_REPETITIVE: Repetitive pulses will be generated.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_OPM_MODE(OnePulseMode));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OnePulse_MspInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OnePulse_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OnePulse_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the One Pulse Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Reset the OPM Bit */\r\n htim->Instance->CR1 &= ~TIM_CR1_OPM;\r\n\r\n /* Configure the OPM Mode */\r\n htim->Instance->CR1 |= OnePulseMode;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM One Pulse\r\n * @param htim TIM One Pulse handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OnePulse_MspDeInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OnePulse_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_OnePulse_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Encoder functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Encoder.\r\n (+) De-initialize the TIM Encoder.\r\n (+) Start the TIM Encoder.\r\n (+) Stop the TIM Encoder.\r\n (+) Start the TIM Encoder and enable interrupt.\r\n (+) Stop the TIM Encoder and disable interrupt.\r\n (+) Start the TIM Encoder and enable DMA transfer.\r\n (+) Stop the TIM Encoder and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Encoder Interface and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Encoder_DeInit() before HAL_TIM_Encoder_Init()\r\n * @note Encoder mode and External clock mode 2 are not compatible and must not be selected together\r\n * Ex: A call for @ref HAL_TIM_Encoder_Init will erase the settings of @ref HAL_TIM_ConfigClockSource\r\n * using TIM_CLOCKSOURCE_ETRMODE2 and vice versa\r\n * @note When the timer instance is initialized in Encoder mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM Encoder Interface handle\r\n * @param sConfig TIM Encoder Interface configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, const TIM_Encoder_InitTypeDef *sConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_ENCODER_MODE(sConfig->EncoderMode));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC1Selection));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC2Selection));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC2Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC2Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC2Filter));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Encoder_MspInitCallback == NULL)\r\n {\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Encoder_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_Encoder_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Reset the SMS and ECE bits */\r\n htim->Instance->SMCR &= ~(TIM_SMCR_SMS | TIM_SMCR_ECE);\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = htim->Instance->CCER;\r\n\r\n /* Set the encoder Mode */\r\n tmpsmcr |= sConfig->EncoderMode;\r\n\r\n /* Select the Capture Compare 1 and the Capture Compare 2 as input */\r\n tmpccmr1 &= ~(TIM_CCMR1_CC1S | TIM_CCMR1_CC2S);\r\n tmpccmr1 |= (sConfig->IC1Selection | (sConfig->IC2Selection << 8U));\r\n\r\n /* Set the Capture Compare 1 and the Capture Compare 2 prescalers and filters */\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1PSC | TIM_CCMR1_IC2PSC);\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1F | TIM_CCMR1_IC2F);\r\n tmpccmr1 |= sConfig->IC1Prescaler | (sConfig->IC2Prescaler << 8U);\r\n tmpccmr1 |= (sConfig->IC1Filter << 4U) | (sConfig->IC2Filter << 12U);\r\n\r\n /* Set the TI1 and the TI2 Polarities */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC2P);\r\n tmpccer &= ~(TIM_CCER_CC1NP | TIM_CCER_CC2NP);\r\n tmpccer |= sConfig->IC1Polarity | (sConfig->IC2Polarity << 4U);\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Write to TIMx CCMR1 */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n\r\n /* Write to TIMx CCER */\r\n htim->Instance->CCER = tmpccer;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief DeInitializes the TIM Encoder interface\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Encoder_MspDeInitCallback == NULL)\r\n {\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Encoder_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Encoder_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n }\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n /* Enable the capture compare Interrupts 1 and/or 2 */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 and 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @param pData1 The destination Buffer address for IC1.\r\n * @param pData2 The destination Buffer address for IC2.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData1 == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData2 == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((((pData1 == NULL) || (pData2 == NULL))) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError;\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n default:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 and 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief TIM IRQ handler management\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IRQ handler management #####\r\n ==============================================================================\r\n [..]\r\n This section provides Timer IRQ handler function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief This function handles TIM interrupts requests.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t itsource = htim->Instance->DIER;\r\n uint32_t itflag = htim->Instance->SR;\r\n\r\n /* Capture compare 1 event */\r\n if ((itflag & (TIM_FLAG_CC1)) == (TIM_FLAG_CC1))\r\n {\r\n if ((itsource & (TIM_IT_CC1)) == (TIM_IT_CC1))\r\n {\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_CC1);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC1S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n }\r\n /* Capture compare 2 event */\r\n if ((itflag & (TIM_FLAG_CC2)) == (TIM_FLAG_CC2))\r\n {\r\n if ((itsource & (TIM_IT_CC2)) == (TIM_IT_CC2))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_CC2);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC2S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 3 event */\r\n if ((itflag & (TIM_FLAG_CC3)) == (TIM_FLAG_CC3))\r\n {\r\n if ((itsource & (TIM_IT_CC3)) == (TIM_IT_CC3))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_CC3);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC3S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 4 event */\r\n if ((itflag & (TIM_FLAG_CC4)) == (TIM_FLAG_CC4))\r\n {\r\n if ((itsource & (TIM_IT_CC4)) == (TIM_IT_CC4))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_CC4);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC4S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* TIM Update event */\r\n if ((itflag & (TIM_FLAG_UPDATE)) == (TIM_FLAG_UPDATE))\r\n {\r\n if ((itsource & (TIM_IT_UPDATE)) == (TIM_IT_UPDATE))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_UPDATE);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break input event */\r\n if (((itflag & (TIM_FLAG_BREAK)) == (TIM_FLAG_BREAK)) || \\\r\n ((itflag & (TIM_FLAG_SYSTEM_BREAK)) == (TIM_FLAG_SYSTEM_BREAK)))\r\n {\r\n if ((itsource & (TIM_IT_BREAK)) == (TIM_IT_BREAK))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_BREAK | TIM_FLAG_SYSTEM_BREAK);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->BreakCallback(htim);\r\n#else\r\n HAL_TIMEx_BreakCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break2 input event */\r\n if ((itflag & (TIM_FLAG_BREAK2)) == (TIM_FLAG_BREAK2))\r\n {\r\n if ((itsource & (TIM_IT_BREAK)) == (TIM_IT_BREAK))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_BREAK2);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->Break2Callback(htim);\r\n#else\r\n HAL_TIMEx_Break2Callback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Trigger detection event */\r\n if ((itflag & (TIM_FLAG_TRIGGER)) == (TIM_FLAG_TRIGGER))\r\n {\r\n if ((itsource & (TIM_IT_TRIGGER)) == (TIM_IT_TRIGGER))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_TRIGGER);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM commutation event */\r\n if ((itflag & (TIM_FLAG_COM)) == (TIM_FLAG_COM))\r\n {\r\n if ((itsource & (TIM_IT_COM)) == (TIM_IT_COM))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_COM);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Encoder index event */\r\n if ((itflag & (TIM_FLAG_IDX)) == (TIM_FLAG_IDX))\r\n {\r\n if ((itsource & (TIM_IT_IDX)) == (TIM_IT_IDX))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_IDX);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->EncoderIndexCallback(htim);\r\n#else\r\n HAL_TIMEx_EncoderIndexCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Direction change event */\r\n if ((itflag & (TIM_FLAG_DIR)) == (TIM_FLAG_DIR))\r\n {\r\n if ((itsource & (TIM_IT_DIR)) == (TIM_IT_DIR))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_DIR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->DirectionChangeCallback(htim);\r\n#else\r\n HAL_TIMEx_DirectionChangeCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Index error event */\r\n if ((itflag & (TIM_FLAG_IERR)) == (TIM_FLAG_IERR))\r\n {\r\n if ((itsource & (TIM_IT_IERR)) == (TIM_IT_IERR))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_IERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IndexErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_IndexErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Transition error event */\r\n if ((itflag & (TIM_FLAG_TERR)) == (TIM_FLAG_TERR))\r\n {\r\n if ((itsource & (TIM_IT_TERR)) == (TIM_IT_TERR))\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_TERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TransitionErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_TransitionErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief TIM Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure The Input Output channels for OC, PWM, IC or One Pulse mode.\r\n (+) Configure External Clock source.\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master and the Slave synchronization.\r\n (+) Configure the DMA Burst Mode.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare Channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM Output Compare handle\r\n * @param sConfig TIM Output Compare configuration structure\r\n * @param Channel TIM Channels to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim,\r\n const TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_OC_CHANNEL_MODE(sConfig->OCMode, Channel));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 1 in Output Compare */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 2 in Output Compare */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 3 in Output Compare */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 4 in Output Compare */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 5 in Output Compare */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 6 in Output Compare */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture Channels according to the specified\r\n * parameters in the TIM_IC_InitTypeDef.\r\n * @param htim TIM IC handle\r\n * @param sConfig TIM Input Capture configuration structure\r\n * @param Channel TIM Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, const TIM_IC_InitTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->ICPolarity));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->ICSelection));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->ICPrescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->ICFilter));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n /* TI1 Configuration */\r\n TIM_TI1_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n /* TI2 Configuration */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Set the IC2PSC value */\r\n htim->Instance->CCMR1 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else if (Channel == TIM_CHANNEL_3)\r\n {\r\n /* TI3 Configuration */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n TIM_TI3_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC3PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC;\r\n\r\n /* Set the IC3PSC value */\r\n htim->Instance->CCMR2 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_4)\r\n {\r\n /* TI4 Configuration */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n TIM_TI4_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC4PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC;\r\n\r\n /* Set the IC4PSC value */\r\n htim->Instance->CCMR2 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM PWM handle\r\n * @param sConfig TIM PWM configuration structure\r\n * @param Channel TIM Channels to be configured\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim,\r\n const TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_PWM_MODE(sConfig->OCMode));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n assert_param(IS_TIM_FAST_STATE(sConfig->OCFastMode));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 1 in PWM mode */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel1 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 2 in PWM mode */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel2 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 3 in PWM mode */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel3 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 4 in PWM mode */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel4 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 5 in PWM mode */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel5*/\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 6 in PWM mode */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel6 */\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse Channels according to the specified\r\n * parameters in the TIM_OnePulse_InitTypeDef.\r\n * @param htim TIM One Pulse handle\r\n * @param sConfig TIM One Pulse configuration structure\r\n * @param OutputChannel TIM output channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @param InputChannel TIM input Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @note To output a waveform with a minimum delay user can enable the fast\r\n * mode by calling the @ref __HAL_TIM_ENABLE_OCxFAST macro. Then CCx\r\n * output is forced in response to the edge detection on TIx input,\r\n * without taking in account the comparison.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n TIM_OC_InitTypeDef temp1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OPM_CHANNELS(OutputChannel));\r\n assert_param(IS_TIM_OPM_CHANNELS(InputChannel));\r\n\r\n if (OutputChannel != InputChannel)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Extract the Output compare configuration from sConfig structure */\r\n temp1.OCMode = sConfig->OCMode;\r\n temp1.Pulse = sConfig->Pulse;\r\n temp1.OCPolarity = sConfig->OCPolarity;\r\n temp1.OCNPolarity = sConfig->OCNPolarity;\r\n temp1.OCIdleState = sConfig->OCIdleState;\r\n temp1.OCNIdleState = sConfig->OCNIdleState;\r\n\r\n switch (OutputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_OC1_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (InputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1FP1;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI2FP2;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, const uint32_t *BurstBuffer,\r\n uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiWriteStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer multiple Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, const uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM DMA Burst mode\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiReadStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stop the DMA burst reading\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Generate a software event\r\n * @param htim TIM handle\r\n * @param EventSource specifies the event source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_EVENTSOURCE_UPDATE: Timer update Event source\r\n * @arg TIM_EVENTSOURCE_CC1: Timer Capture Compare 1 Event source\r\n * @arg TIM_EVENTSOURCE_CC2: Timer Capture Compare 2 Event source\r\n * @arg TIM_EVENTSOURCE_CC3: Timer Capture Compare 3 Event source\r\n * @arg TIM_EVENTSOURCE_CC4: Timer Capture Compare 4 Event source\r\n * @arg TIM_EVENTSOURCE_COM: Timer COM event source\r\n * @arg TIM_EVENTSOURCE_TRIGGER: Timer Trigger Event source\r\n * @arg TIM_EVENTSOURCE_BREAK: Timer Break event source\r\n * @arg TIM_EVENTSOURCE_BREAK2: Timer Break2 event source\r\n * @note Basic timers can only generate an update event.\r\n * @note TIM_EVENTSOURCE_COM is relevant only with advanced timer instances.\r\n * @note TIM_EVENTSOURCE_BREAK and TIM_EVENTSOURCE_BREAK2 are relevant\r\n * only for timer instances supporting break input(s).\r\n * @retval HAL status\r\n */\r\n\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_EVENT_SOURCE(EventSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the event sources */\r\n htim->Instance->EGR = EventSource;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the OCRef clear feature\r\n * @param htim TIM handle\r\n * @param sClearInputConfig pointer to a TIM_ClearInputConfigTypeDef structure that\r\n * contains the OCREF clear feature and parameters for the TIM peripheral.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim,\r\n const TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OCXREF_CLEAR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_CLEARINPUT_SOURCE(sClearInputConfig->ClearInputSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (sClearInputConfig->ClearInputSource)\r\n {\r\n case TIM_CLEARINPUTSOURCE_NONE:\r\n {\r\n /* Clear the OCREF clear selection bit and the the ETR Bits */\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_OCCS | TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n }\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_COMP1:\r\n case TIM_CLEARINPUTSOURCE_COMP2:\r\n case TIM_CLEARINPUTSOURCE_COMP3:\r\n case TIM_CLEARINPUTSOURCE_COMP4:\r\n#if defined (COMP5)\r\n case TIM_CLEARINPUTSOURCE_COMP5:\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_CLEARINPUTSOURCE_COMP6:\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n case TIM_CLEARINPUTSOURCE_COMP7:\r\n#endif /* COMP7 */\r\n {\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Clear the OCREF clear selection bit */\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n }\r\n\r\n /* Set the clear input source */\r\n MODIFY_REG(htim->Instance->AF2, TIMx_AF2_OCRSEL, sClearInputConfig->ClearInputSource);\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_ETR:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLEARINPUT_POLARITY(sClearInputConfig->ClearInputPolarity));\r\n assert_param(IS_TIM_CLEARINPUT_PRESCALER(sClearInputConfig->ClearInputPrescaler));\r\n assert_param(IS_TIM_CLEARINPUT_FILTER(sClearInputConfig->ClearInputFilter));\r\n\r\n /* When OCRef clear feature is used with ETR source, ETR prescaler must be off */\r\n if (sClearInputConfig->ClearInputPrescaler != TIM_CLEARINPUTPRESCALER_DIV1)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClearInputConfig->ClearInputPrescaler,\r\n sClearInputConfig->ClearInputPolarity,\r\n sClearInputConfig->ClearInputFilter);\r\n\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Set the OCREF clear selection bit */\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 1 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 1 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 2 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 2 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_3:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 3 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 3 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_4:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 4 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 4 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_5:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 5 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 5 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_6:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 6 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 6 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the clock source to be used\r\n * @param htim TIM handle\r\n * @param sClockSourceConfig pointer to a TIM_ClockConfigTypeDef structure that\r\n * contains the clock source information for the TIM peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, const TIM_ClockConfigTypeDef *sClockSourceConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE(sClockSourceConfig->ClockSource));\r\n\r\n /* Reset the SMS, TS, ECE, ETPS and ETRF bits */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr &= ~(TIM_SMCR_SMS | TIM_SMCR_TS);\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n switch (sClockSourceConfig->ClockSource)\r\n {\r\n case TIM_CLOCKSOURCE_INTERNAL:\r\n {\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE1:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n\r\n /* Select the External clock mode1 and the ETRF trigger */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE2:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 2 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n /* Enable the External clock mode2 */\r\n htim->Instance->SMCR |= TIM_SMCR_ECE;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI2:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI2 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI2);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1ED:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1ED);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ITR0:\r\n case TIM_CLOCKSOURCE_ITR1:\r\n case TIM_CLOCKSOURCE_ITR2:\r\n case TIM_CLOCKSOURCE_ITR3:\r\n#if defined (TIM5)\r\n case TIM_CLOCKSOURCE_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_CLOCKSOURCE_ITR5:\r\n case TIM_CLOCKSOURCE_ITR6:\r\n case TIM_CLOCKSOURCE_ITR7:\r\n case TIM_CLOCKSOURCE_ITR8:\r\n#if defined (TIM20)\r\n case TIM_CLOCKSOURCE_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_CLOCKSOURCE_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_CLOCKSOURCE_ITR11:\r\n {\r\n /* Check whether or not the timer instance supports internal trigger input */\r\n assert_param(IS_TIM_CLOCKSOURCE_INSTANCE((htim->Instance), sClockSourceConfig->ClockSource));\r\n\r\n TIM_ITRx_SetConfig(htim->Instance, sClockSourceConfig->ClockSource);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Selects the signal connected to the TI1 input: direct from CH1_input\r\n * or a XOR combination between CH1_input, CH2_input & CH3_input\r\n * @param htim TIM handle.\r\n * @param TI1_Selection Indicate whether or not channel 1 is connected to the\r\n * output of a XOR gate.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TI1SELECTION_CH1: The TIMx_CH1 pin is connected to TI1 input\r\n * @arg TIM_TI1SELECTION_XORCOMBINATION: The TIMx_CH1, CH2 and CH3\r\n * pins are connected to the TI1 input (XOR combination)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection)\r\n{\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_XOR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TI1SELECTION(TI1_Selection));\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Reset the TI1 selection */\r\n tmpcr2 &= ~TIM_CR2_TI1S;\r\n\r\n /* Set the TI1 selection */\r\n tmpcr2 |= TI1_Selection;\r\n\r\n /* Write to TIMxCR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, const TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Trigger Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode in interrupt mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim,\r\n const TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable Trigger Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Read the captured value from Capture Compare unit\r\n * @param htim TIM handle.\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval Captured value\r\n */\r\nuint32_t HAL_TIM_ReadCapturedValue(const TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpreg = 0U;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 1 value */\r\n tmpreg = htim->Instance->CCR1;\r\n\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 2 value */\r\n tmpreg = htim->Instance->CCR2;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 3 value */\r\n tmpreg = htim->Instance->CCR3;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 4 value */\r\n tmpreg = htim->Instance->CCR4;\r\n\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n return tmpreg;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides TIM callback functions:\r\n (+) TIM Period elapsed callback\r\n (+) TIM Output Compare callback\r\n (+) TIM Input capture callback\r\n (+) TIM Trigger callback\r\n (+) TIM Error callback\r\n (+) TIM Index callback\r\n (+) TIM Direction change callback\r\n (+) TIM Index error callback\r\n (+) TIM Transition error callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Period elapsed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Period elapsed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Output Compare callback in non-blocking mode\r\n * @param htim TIM OC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_DelayElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture half complete callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Timer error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_ErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User TIM callback to be used instead of the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @param pCallback pointer to the callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n htim->PeriodElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n htim->PeriodElapsedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n htim->TriggerCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n htim->TriggerHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n htim->IC_CaptureCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n htim->IC_CaptureHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n htim->OC_DelayElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n htim->PWM_PulseFinishedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n htim->PWM_PulseFinishedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n htim->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n htim->CommutationCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n htim->CommutationHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n htim->BreakCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n htim->Break2Callback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n htim->EncoderIndexCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n htim->DirectionChangeCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n htim->IndexErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n htim->TransitionErrorCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a TIM callback\r\n * TIM callback is redirected to the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n /* Legacy weak Period Elapsed Callback */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n /* Legacy weak Period Elapsed half complete Callback */\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n /* Legacy weak Trigger Callback */\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n /* Legacy weak Trigger half complete Callback */\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n /* Legacy weak IC Capture Callback */\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n /* Legacy weak IC Capture half complete Callback */\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n /* Legacy weak OC Delay Elapsed Callback */\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n /* Legacy weak PWM Pulse Finished Callback */\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n /* Legacy weak PWM Pulse Finished half complete Callback */\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n /* Legacy weak Error Callback */\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n /* Legacy weak Commutation Callback */\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n /* Legacy weak Commutation half complete Callback */\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n /* Legacy weak Break Callback */\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n /* Legacy weak Break2 Callback */\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n /* Legacy weak Encoder Index Callback */\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n /* Legacy weak Direction Change Callback */\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n /* Legacy weak Index Error Callback */\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n /* Legacy weak Transition Error Callback */\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief TIM Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Base handle state.\r\n * @param htim TIM Base handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM OC handle state.\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM PWM handle state.\r\n * @param htim TIM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Input Capture handle state.\r\n * @param htim TIM IC handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM One Pulse Mode handle state.\r\n * @param htim TIM OPM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM handle\r\n * @retval Active channel\r\n */\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->Channel;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM channel.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval TIM Channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(const TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n\r\n return channel_state;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of a DMA burst operation.\r\n * @param htim TIM handle\r\n * @retval DMA burst state\r\n */\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(const TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n\r\n return htim->DMABurstState;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA error callback\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_UPDATE]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_TRIGGER]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_TriggerHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief Time Base configuration\r\n * @param TIMx TIM peripheral\r\n * @param Structure TIM Base configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, const TIM_Base_InitTypeDef *Structure)\r\n{\r\n uint32_t tmpcr1;\r\n tmpcr1 = TIMx->CR1;\r\n\r\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\r\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\r\n {\r\n /* Select the Counter Mode */\r\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\r\n tmpcr1 |= Structure->CounterMode;\r\n }\r\n\r\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\r\n {\r\n /* Set the clock division */\r\n tmpcr1 &= ~TIM_CR1_CKD;\r\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\r\n }\r\n\r\n /* Set the auto-reload preload */\r\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\r\n\r\n TIMx->CR1 = tmpcr1;\r\n\r\n /* Set the Autoreload value */\r\n TIMx->ARR = (uint32_t)Structure->Period ;\r\n\r\n /* Set the Prescaler value */\r\n TIMx->PSC = Structure->Prescaler;\r\n\r\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\r\n {\r\n /* Set the Repetition Counter value */\r\n TIMx->RCR = Structure->RepetitionCounter;\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler\r\n and the repetition counter (only for advanced timer) value immediately */\r\n TIMx->EGR = TIM_EGR_UG;\r\n\r\n /* Check if the update flag is set after the Update Generation, if so clear the UIF flag */\r\n if (HAL_IS_BIT_SET(TIMx->SR, TIM_FLAG_UPDATE))\r\n {\r\n /* Clear the update flag */\r\n CLEAR_BIT(TIMx->SR, TIM_FLAG_UPDATE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 1 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC1M;\r\n tmpccmrx &= ~TIM_CCMR1_CC1S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= OC_Config->OCPolarity;\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_1))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= OC_Config->OCNPolarity;\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC1NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS1;\r\n tmpcr2 &= ~TIM_CR2_OIS1N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= OC_Config->OCIdleState;\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= OC_Config->OCNIdleState;\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR1 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 2 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC2M;\r\n tmpccmrx &= ~TIM_CCMR1_CC2S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 4U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_2))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 4U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC2NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS2;\r\n tmpcr2 &= ~TIM_CR2_OIS2N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 2U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR2 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 3 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the Channel 3: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC3M;\r\n tmpccmrx &= ~TIM_CCMR2_CC3S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 8U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_3))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 8U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC3NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS3;\r\n tmpcr2 &= ~TIM_CR2_OIS3N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 4U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR3 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 4 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC4M;\r\n tmpccmrx &= ~TIM_CCMR2_CC4S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 12U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_4))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 12U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC4NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4;\r\n /* Reset the Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4N;\r\n\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 6U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 6U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR4 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 5 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx,\r\n const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC5E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC5M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC5P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 16U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS5;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 8U);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR5 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 6 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx,\r\n const TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC6E;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC6M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 20U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS6;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 10U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR6 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Slave Timer configuration function\r\n * @param htim TIM handle\r\n * @param sSlaveConfig Slave timer configuration\r\n * @retval None\r\n */\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n const TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Reset the Trigger Selection Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source */\r\n tmpsmcr |= sSlaveConfig->InputTrigger;\r\n\r\n /* Reset the slave mode Bits */\r\n tmpsmcr &= ~TIM_SMCR_SMS;\r\n /* Set the slave mode */\r\n tmpsmcr |= sSlaveConfig->SlaveMode;\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Configure the trigger prescaler, filter, and polarity */\r\n switch (sSlaveConfig->InputTrigger)\r\n {\r\n case TIM_TS_ETRF:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPRESCALER(sSlaveConfig->TriggerPrescaler));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n /* Configure the ETR Trigger source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sSlaveConfig->TriggerPrescaler,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1F_ED:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n if ((sSlaveConfig->SlaveMode == TIM_SLAVEMODE_GATED) || \\\r\n (sSlaveConfig->SlaveMode == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = htim->Instance->CCER;\r\n htim->Instance->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((sSlaveConfig->TriggerFilter) << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n htim->Instance->CCER = tmpccer;\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1FP1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI1 Filter and Polarity */\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI2FP2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI2 Filter and Polarity */\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_ITR0:\r\n case TIM_TS_ITR1:\r\n case TIM_TS_ITR2:\r\n case TIM_TS_ITR3:\r\n#if defined (TIM5)\r\n case TIM_TS_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_TS_ITR5:\r\n case TIM_TS_ITR6:\r\n case TIM_TS_ITR7:\r\n case TIM_TS_ITR8:\r\n#if defined (TIM20)\r\n case TIM_TS_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_TS_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_TS_ITR11:\r\n {\r\n /* Check the parameter */\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE((htim->Instance), sSlaveConfig->InputTrigger));\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI1 as Input.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 1 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 1 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 1 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI2FP1\r\n * (on channel2 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Select the Input */\r\n if (IS_TIM_CC2_INSTANCE(TIMx) != RESET)\r\n {\r\n tmpccmr1 &= ~TIM_CCMR1_CC1S;\r\n tmpccmr1 |= TIM_ICSelection;\r\n }\r\n else\r\n {\r\n tmpccmr1 |= TIM_CCMR1_CC1S_0;\r\n }\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((TIM_ICFilter << 4U) & TIM_CCMR1_IC1F);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= (TIM_ICPolarity & (TIM_CCER_CC1P | TIM_CCER_CC1NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI1.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= (TIM_ICFilter << 4U);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= TIM_ICPolarity;\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI2 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 2 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 2 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 2 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI1FP2\r\n * (on channel1 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Select the Input */\r\n tmpccmr1 &= ~TIM_CCMR1_CC2S;\r\n tmpccmr1 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= ((TIM_ICFilter << 12U) & TIM_CCMR1_IC2F);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= ((TIM_ICPolarity << 4U) & (TIM_CCER_CC2P | TIM_CCER_CC2NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI2.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= (TIM_ICFilter << 12U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (TIM_ICPolarity << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI3 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 3 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 3 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 3 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI3FP4\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC3S;\r\n tmpccmr2 |= TIM_ICSelection;\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC3F;\r\n tmpccmr2 |= ((TIM_ICFilter << 4U) & TIM_CCMR2_IC3F);\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n tmpccer &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP);\r\n tmpccer |= ((TIM_ICPolarity << 8U) & (TIM_CCER_CC3P | TIM_CCER_CC3NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI4 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 4 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 4 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 4 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI4FP3\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n * @retval None\r\n */\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC4S;\r\n tmpccmr2 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC4F;\r\n tmpccmr2 |= ((TIM_ICFilter << 12U) & TIM_CCMR2_IC4F);\r\n\r\n /* Select the Polarity and set the CC4E Bit */\r\n tmpccer &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP);\r\n tmpccer |= ((TIM_ICPolarity << 12U) & (TIM_CCER_CC4P | TIM_CCER_CC4NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer ;\r\n}\r\n\r\n/**\r\n * @brief Selects the Input Trigger source\r\n * @param TIMx to select the TIM peripheral\r\n * @param InputTriggerSource The Input Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @arg TIM_TS_ITR4: Internal Trigger 4 (*)\r\n * @arg TIM_TS_ITR5: Internal Trigger 5\r\n * @arg TIM_TS_ITR6: Internal Trigger 6\r\n * @arg TIM_TS_ITR7: Internal Trigger 7\r\n * @arg TIM_TS_ITR8: Internal Trigger 8\r\n * @arg TIM_TS_ITR9: Internal Trigger 9 (*)\r\n * @arg TIM_TS_ITR10: Internal Trigger 10\r\n * @arg TIM_TS_ITR11: Internal Trigger 11\r\n * @arg TIM_TS_TI1F_ED: TI1 Edge Detector\r\n * @arg TIM_TS_TI1FP1: Filtered Timer Input 1\r\n * @arg TIM_TS_TI2FP2: Filtered Timer Input 2\r\n * @arg TIM_TS_ETRF: External Trigger input\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @retval None\r\n */\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n /* Reset the TS Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source and the slave mode*/\r\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n/**\r\n * @brief Configures the TIMx External Trigger (ETR).\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ExtTRGPrescaler The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPRESCALER_DIV1: ETRP Prescaler OFF.\r\n * @arg TIM_ETRPRESCALER_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ETRPRESCALER_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ETRPRESCALER_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPOLARITY_INVERTED: active low or falling edge active.\r\n * @arg TIM_ETRPOLARITY_NONINVERTED: active high or rising edge active.\r\n * @param ExtTRGFilter External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the ETR Bits */\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n\r\n /* Set the Prescaler, the Filter value and the Polarity */\r\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel x.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param ChannelState specifies the TIM Channel CCxE bit new state.\r\n * This parameter can be: TIM_CCx_ENABLE or TIM_CCx_DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n\r\n tmp = TIM_CCER_CC1E << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Reset interrupt callbacks to the legacy weak callbacks.\r\n * @param htim pointer to a TIM_HandleTypeDef structure that contains\r\n * the configuration information for TIM module.\r\n * @retval None\r\n */\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Reset the TIM callback to the legacy weak callbacks */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer Extended peripheral:\r\n * + Time Hall Sensor Interface Initialization\r\n * + Time Hall Sensor Interface Start\r\n * + Time Complementary signal break and dead time configuration\r\n * + Time Master and Slave synchronization configuration\r\n * + Time Output Compare/PWM Channel Configuration (for channels 5 and 6)\r\n * + Time OCRef clear configuration\r\n * + Timer remapping capabilities configuration\r\n * + Timer encoder index configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Extended features #####\r\n ==============================================================================\r\n [..]\r\n The Timer Extended features include:\r\n (#) Complementary outputs with programmable dead-time for :\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to\r\n interconnect several timers together.\r\n (#) Break input to put the timer output signals in reset state or in a known state.\r\n (#) Supports incremental (quadrature) encoder and hall-sensor circuitry for\r\n positioning purposes\r\n (#) In case of Pulse on compare, configure pulse length and delay\r\n (#) Encoder index configuration\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n initialization function of this driver:\r\n (++) HAL_TIMEx_HallSensor_Init() and HAL_TIMEx_ConfigCommutEvent(): to use the\r\n Timer Hall Sensor Interface and the commutation event with the corresponding\r\n Interrupt and DMA request if needed (Note that One Timer is used to interface\r\n with the Hall sensor Interface and another Timer should be used to use\r\n the commutation event).\r\n (#) In case of Pulse On Compare:\r\n (++) HAL_TIMEx_OC_ConfigPulseOnCompare(): to configure pulse width and prescaler\r\n\r\n\r\n (#) Activate the TIM peripheral using one of the start functions:\r\n (++) Complementary Output Compare : HAL_TIMEx_OCN_Start(), HAL_TIMEx_OCN_Start_DMA(),\r\n HAL_TIMEx_OCN_Start_IT()\r\n (++) Complementary PWM generation : HAL_TIMEx_PWMN_Start(), HAL_TIMEx_PWMN_Start_DMA(),\r\n HAL_TIMEx_PWMN_Start_IT()\r\n (++) Complementary One-pulse mode output : HAL_TIMEx_OnePulseN_Start(), HAL_TIMEx_OnePulseN_Start_IT()\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_Start(), HAL_TIMEx_HallSensor_Start_DMA(),\r\n HAL_TIMEx_HallSensor_Start_IT().\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx TIMEx\r\n * @brief TIM Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Constants TIM Extended Private Constants\r\n * @{\r\n */\r\n/* Timeout for break input rearm */\r\n#define TIM_BREAKINPUT_REARM_TIMEOUT 5UL /* 5 milliseconds */\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState);\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Hall Sensor functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure TIM HAL Sensor.\r\n (+) De-initialize TIM HAL Sensor.\r\n (+) Start the Hall Sensor Interface.\r\n (+) Stop the Hall Sensor Interface.\r\n (+) Start the Hall Sensor Interface and enable interrupts.\r\n (+) Stop the Hall Sensor Interface and disable interrupts.\r\n (+) Start the Hall Sensor Interface and enable DMA transfers.\r\n (+) Stop the Hall Sensor Interface and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Hall Sensor Interface and initialize the associated handle.\r\n * @note When the timer instance is initialized in Hall Sensor Interface mode,\r\n * timer channels 1 and channel 2 are reserved and cannot be used for\r\n * other purpose.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param sConfig TIM Hall Sensor configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, const TIM_HallSensor_InitTypeDef *sConfig)\r\n{\r\n TIM_OC_InitTypeDef OC_Config;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_PERIOD(htim, htim->Init.Period));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy week callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->HallSensor_MspInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->HallSensor_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIMEx_HallSensor_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Configure the Channel 1 as Input Channel to interface with the three Outputs of the Hall sensor */\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->IC1Polarity, TIM_ICSELECTION_TRC, sConfig->IC1Filter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->IC1Prescaler;\r\n\r\n /* Enable the Hall sensor interface (XOR function of the three inputs) */\r\n htim->Instance->CR2 |= TIM_CR2_TI1S;\r\n\r\n /* Select the TIM_TS_TI1F_ED signal as Input trigger for the TIM */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1F_ED;\r\n\r\n /* Use the TIM_TS_TI1F_ED signal to reset the TIM counter each edge detection */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_RESET;\r\n\r\n /* Program channel 2 in PWM 2 mode with the desired Commutation_Delay*/\r\n OC_Config.OCFastMode = TIM_OCFAST_DISABLE;\r\n OC_Config.OCIdleState = TIM_OCIDLESTATE_RESET;\r\n OC_Config.OCMode = TIM_OCMODE_PWM2;\r\n OC_Config.OCNIdleState = TIM_OCNIDLESTATE_RESET;\r\n OC_Config.OCNPolarity = TIM_OCNPOLARITY_HIGH;\r\n OC_Config.OCPolarity = TIM_OCPOLARITY_HIGH;\r\n OC_Config.Pulse = sConfig->Commutation_Delay;\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &OC_Config);\r\n\r\n /* Select OC2REF as trigger output on TRGO: write the MMS bits in the TIMx_CR2\r\n register to 101 */\r\n htim->Instance->CR2 &= ~TIM_CR2_MMS;\r\n htim->Instance->CR2 |= TIM_TRGO_OC2REF;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Hall Sensor interface\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->HallSensor_MspDeInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->HallSensor_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIMEx_HallSensor_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1, 2 and 3\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the capture compare Interrupts 1 event */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts event */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Set the DMA Input Capture 1 Callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel for Capture 1*/\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the capture compare 1 Interrupt */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n\r\n /* Disable the capture compare Interrupts 1 event */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary Output Compare/PWM.\r\n (+) Stop the Complementary Output Compare/PWM.\r\n (+) Start the Complementary Output Compare/PWM and enable interrupts.\r\n (+) Stop the Complementary Output Compare/PWM and disable interrupts.\r\n (+) Start the Complementary Output Compare/PWM and enable DMA transfers.\r\n (+) Stop the Complementary Output Compare/PWM and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM OC handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & TIM_CCER_CCxNE_MASK) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary PWM.\r\n (+) Stop the Complementary PWM.\r\n (+) Start the Complementary PWM and enable interrupts.\r\n (+) Stop the Complementary PWM and disable interrupts.\r\n (+) Start the Complementary PWM and enable DMA transfers.\r\n (+) Stop the Complementary PWM and disable DMA transfers.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & TIM_CCER_CCxNE_MASK) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode on the\r\n * complementary output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, const uint32_t *pData,\r\n uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Length == 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode on the complementary\r\n * output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure the commutation event in case of use of the Hall sensor interface.\r\n (+) Configure Output channels for OC and PWM mode.\r\n\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master synchronization.\r\n (+) Configure timer remapping capabilities.\r\n (+) Select timer input source.\r\n (+) Enable or disable channel grouping.\r\n (+) Configure Pulse on compare.\r\n (+) Configure Encoder index.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with interrupt.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n /* Enable the Commutation Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with DMA.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @note The user should configure the DMA in his own software, in This function only the COMDE bit is set\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Enable the Commutation DMA Request */\r\n /* Set the DMA Commutation Callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Enable the Commutation DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in master mode.\r\n * @param htim TIM handle.\r\n * @param sMasterConfig pointer to a TIM_MasterConfigTypeDef structure that\r\n * contains the selected trigger output (TRGO) and the Master/Slave\r\n * mode.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n const TIM_MasterConfigTypeDef *sMasterConfig)\r\n{\r\n uint32_t tmpcr2;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\r\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the handler state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\r\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_TRGO2_SOURCE(sMasterConfig->MasterOutputTrigger2));\r\n\r\n /* Clear the MMS2 bits */\r\n tmpcr2 &= ~TIM_CR2_MMS2;\r\n /* Select the TRGO2 source*/\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\r\n }\r\n\r\n /* Reset the MMS Bits */\r\n tmpcr2 &= ~TIM_CR2_MMS;\r\n /* Select the TRGO source */\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\r\n\r\n /* Update TIMx CR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n /* Reset the MSM Bit */\r\n tmpsmcr &= ~TIM_SMCR_MSM;\r\n /* Set master mode */\r\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\r\n\r\n /* Update TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n }\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the Break feature, dead time, Lock level, OSSI/OSSR State\r\n * and the AOE(automatic output enable).\r\n * @param htim TIM handle\r\n * @param sBreakDeadTimeConfig pointer to a TIM_ConfigBreakDeadConfigTypeDef structure that\r\n * contains the BDTR Register configuration information for the TIM peripheral.\r\n * @note Interrupts can be generated when an active level is detected on the\r\n * break input, the break 2 input or the system break input. Break\r\n * interrupt can be enabled by calling the @ref __HAL_TIM_ENABLE_IT macro.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n const TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig)\r\n{\r\n /* Keep this variable initialized to 0 as it is used to configure BDTR register */\r\n uint32_t tmpbdtr = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_OSSR_STATE(sBreakDeadTimeConfig->OffStateRunMode));\r\n assert_param(IS_TIM_OSSI_STATE(sBreakDeadTimeConfig->OffStateIDLEMode));\r\n assert_param(IS_TIM_LOCK_LEVEL(sBreakDeadTimeConfig->LockLevel));\r\n assert_param(IS_TIM_DEADTIME(sBreakDeadTimeConfig->DeadTime));\r\n assert_param(IS_TIM_BREAK_STATE(sBreakDeadTimeConfig->BreakState));\r\n assert_param(IS_TIM_BREAK_POLARITY(sBreakDeadTimeConfig->BreakPolarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->BreakFilter));\r\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(sBreakDeadTimeConfig->AutomaticOutput));\r\n assert_param(IS_TIM_BREAK_AFMODE(sBreakDeadTimeConfig->BreakAFMode));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n\r\n /* Set the BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, sBreakDeadTimeConfig->DeadTime);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, sBreakDeadTimeConfig->LockLevel);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKBID, sBreakDeadTimeConfig->BreakAFMode);\r\n\r\n if (IS_TIM_BKIN2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_STATE(sBreakDeadTimeConfig->Break2State));\r\n assert_param(IS_TIM_BREAK2_POLARITY(sBreakDeadTimeConfig->Break2Polarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->Break2Filter));\r\n assert_param(IS_TIM_BREAK2_AFMODE(sBreakDeadTimeConfig->Break2AFMode));\r\n\r\n /* Set the BREAK2 input related BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (sBreakDeadTimeConfig->Break2Filter << TIM_BDTR_BK2F_Pos));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, sBreakDeadTimeConfig->Break2State);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2BID, sBreakDeadTimeConfig->Break2AFMode);\r\n }\r\n\r\n /* Set TIMx_BDTR */\r\n htim->Instance->BDTR = tmpbdtr;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the break input source.\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @param sBreakInputConfig Break input source configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim,\r\n uint32_t BreakInput,\r\n const TIMEx_BreakInputConfigTypeDef *sBreakInputConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmporx;\r\n uint32_t bkin_enable_mask;\r\n uint32_t bkin_polarity_mask;\r\n uint32_t bkin_enable_bitpos;\r\n uint32_t bkin_polarity_bitpos;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE(sBreakInputConfig->Source));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_STATE(sBreakInputConfig->Enable));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_POLARITY(sBreakInputConfig->Polarity));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n switch (sBreakInputConfig->Source)\r\n {\r\n case TIM_BREAKINPUTSOURCE_BKIN:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKINE;\r\n bkin_enable_bitpos = TIM1_AF1_BKINE_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKINP;\r\n bkin_polarity_bitpos = TIM1_AF1_BKINP_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP1:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP1E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP1E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP1P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP1P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP2:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP2E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP2E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP2P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP2P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP3:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP3E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP3E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP3P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP3P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP4:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP4E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP4E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP4P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP4P_Pos;\r\n break;\r\n }\r\n#if defined (COMP5)\r\n case TIM_BREAKINPUTSOURCE_COMP5:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP5E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP5E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_BREAKINPUTSOURCE_COMP6:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP6E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP6E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n#if defined (COMP7)\r\n case TIM_BREAKINPUTSOURCE_COMP7:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP7E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP7E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n\r\n default:\r\n {\r\n bkin_enable_mask = 0U;\r\n bkin_polarity_mask = 0U;\r\n bkin_enable_bitpos = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n }\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Get the TIMx_AF1 register value */\r\n tmporx = htim->Instance->AF1;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF1 */\r\n htim->Instance->AF1 = tmporx;\r\n break;\r\n }\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Get the TIMx_AF2 register value */\r\n tmporx = htim->Instance->AF2;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF2 */\r\n htim->Instance->AF2 = tmporx;\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Remapping input capabilities.\r\n * @param htim TIM handle.\r\n * @param Remap specifies the TIM remapping source.\r\n * For TIM1, the parameter can take one of the following values:\r\n * @arg TIM_TIM1_ETR_GPIO TIM1 ETR is connected to GPIO\r\n * @arg TIM_TIM1_ETR_COMP1 TIM1 ETR is connected to COMP1 output\r\n * @arg TIM_TIM1_ETR_COMP2 TIM1 ETR is connected to COMP2 output\r\n * @arg TIM_TIM1_ETR_COMP3 TIM1 ETR is connected to COMP3 output\r\n * @arg TIM_TIM1_ETR_COMP4 TIM1 ETR is connected to COMP4 output\r\n * @arg TIM_TIM1_ETR_COMP5 TIM1 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM1_ETR_COMP6 TIM1 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM1_ETR_COMP7 TIM1 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM1_ETR_ADC1_AWD1 TIM1 ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ETR_ADC1_AWD2 TIM1 ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ETR_ADC1_AWD3 TIM1 ETR is connected to ADC1 AWD3\r\n * @arg TIM_TIM1_ETR_ADC4_AWD1 TIM1 ETR is connected to ADC4 AWD1 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD2 TIM1 ETR is connected to ADC4 AWD2 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD3 TIM1 ETR is connected to ADC4 AWD3 (*)\r\n *\r\n * For TIM2, the parameter can take one of the following values:\r\n * @arg TIM_TIM2_ETR_GPIO TIM2 ETR is connected to GPIO\r\n * @arg TIM_TIM2_ETR_COMP1 TIM2 ETR is connected to COMP1 output\r\n * @arg TIM_TIM2_ETR_COMP2 TIM2 ETR is connected to COMP2 output\r\n * @arg TIM_TIM2_ETR_COMP3 TIM2 ETR is connected to COMP3 output\r\n * @arg TIM_TIM2_ETR_COMP4 TIM2 ETR is connected to COMP4 output\r\n * @arg TIM_TIM2_ETR_COMP5 TIM2 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM2_ETR_COMP6 TIM2 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM2_ETR_COMP7 TIM2 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM2_ETR_TIM3_ETR TIM2 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM4_ETR TIM2 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM5_ETR TIM2 ETR is connected to TIM5 ETR pin (*)\r\n * @arg TIM_TIM2_ETR_LSE\r\n *\r\n * For TIM3, the parameter can take one of the following values:\r\n * @arg TIM_TIM3_ETR_GPIO TIM3 ETR is connected to GPIO\r\n * @arg TIM_TIM3_ETR_COMP1 TIM3 ETR is connected to COMP1 output\r\n * @arg TIM_TIM3_ETR_COMP2 TIM3 ETR is connected to COMP2 output\r\n * @arg TIM_TIM3_ETR_COMP3 TIM3 ETR is connected to COMP3 output\r\n * @arg TIM_TIM3_ETR_COMP4 TIM3 ETR is connected to COMP4 output\r\n * @arg TIM_TIM3_ETR_COMP5 TIM3 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_ETR_COMP6 TIM3 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_ETR_COMP7 TIM3 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM3_ETR_TIM2_ETR TIM3 ETR is connected to TIM2 ETR pin\r\n * @arg TIM_TIM3_ETR_TIM4_ETR TIM3 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM3_ETR_ADC2_AWD1 TIM3 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM3_ETR_ADC2_AWD2 TIM3 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM3_ETR_ADC2_AWD3 TIM3 ETR is connected to ADC2 AWD3\r\n *\r\n * For TIM4, the parameter can take one of the following values:\r\n * @arg TIM_TIM4_ETR_GPIO TIM4 ETR is connected to GPIO\r\n * @arg TIM_TIM4_ETR_COMP1 TIM4 ETR is connected to COMP1 output\r\n * @arg TIM_TIM4_ETR_COMP2 TIM4 ETR is connected to COMP2 output\r\n * @arg TIM_TIM4_ETR_COMP3 TIM4 ETR is connected to COMP3 output\r\n * @arg TIM_TIM4_ETR_COMP4 TIM4 ETR is connected to COMP4 output\r\n * @arg TIM_TIM4_ETR_COMP5 TIM4 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_ETR_COMP6 TIM4 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_ETR_COMP7 TIM4 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM4_ETR_TIM3_ETR TIM4 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM4_ETR_TIM5_ETR TIM4 ETR is connected to TIM5 ETR pin (*)\r\n *\r\n * For TIM5, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM5_ETR_GPIO TIM5 ETR is connected to GPIO (*)\r\n * @arg TIM_TIM5_ETR_COMP1 TIM5 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_ETR_COMP2 TIM5 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_ETR_COMP3 TIM5 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_ETR_COMP4 TIM5 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_ETR_COMP5 TIM5 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_ETR_COMP6 TIM5 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_ETR_COMP7 TIM5 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM5_ETR_TIM2_ETR TIM5 ETR is connected to TIM2 ETR pin (*)\r\n * @arg TIM_TIM5_ETR_TIM3_ETR TIM5 ETR is connected to TIM3 ETR pin (*)\r\n *\r\n * For TIM8, the parameter can take one of the following values:\r\n * @arg TIM_TIM8_ETR_GPIO TIM8 ETR is connected to GPIO\r\n * @arg TIM_TIM8_ETR_COMP1 TIM8 ETR is connected to COMP1 output\r\n * @arg TIM_TIM8_ETR_COMP2 TIM8 ETR is connected to COMP2 output\r\n * @arg TIM_TIM8_ETR_COMP3 TIM8 ETR is connected to COMP3 output\r\n * @arg TIM_TIM8_ETR_COMP4 TIM8 ETR is connected to COMP4 output\r\n * @arg TIM_TIM8_ETR_COMP5 TIM8 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM8_ETR_COMP6 TIM8 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM8_ETR_COMP7 TIM8 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM8_ETR_ADC2_AWD1 TIM8 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM8_ETR_ADC2_AWD2 TIM8 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM8_ETR_ADC2_AWD3 TIM8 ETR is connected to ADC2 AWD3\r\n * @arg TIM_TIM8_ETR_ADC3_AWD1 TIM8 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD2 TIM8 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD3 TIM8 ETR is connected to ADC3 AWD3 (*)\r\n *\r\n * For TIM20, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM20_ETR_GPIO TIM20 ETR is connected to GPIO\r\n * @arg TIM_TIM20_ETR_COMP1 TIM20 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_ETR_COMP2 TIM20 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_ETR_COMP3 TIM20 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_ETR_COMP4 TIM20 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM20_ETR_COMP5 TIM20 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM20_ETR_COMP6 TIM20 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM20_ETR_COMP7 TIM20 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD1 TIM20 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD2 TIM20 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD3 TIM20 ETR is connected to ADC3 AWD3 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD1 TIM20 ETR is connected to ADC5 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD2 TIM20 ETR is connected to ADC5 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD3 TIM20 ETR is connected to ADC5 AWD3 (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_REMAP_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_REMAP(Remap));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n MODIFY_REG(htim->Instance->AF1, TIM1_AF1_ETRSEL_Msk, Remap);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Select the timer input source\r\n * @param htim TIM handle.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TI1 input channel\r\n * @arg TIM_CHANNEL_2: TI2 input channel\r\n * @arg TIM_CHANNEL_3: TI3 input channel\r\n * @arg TIM_CHANNEL_4: TI4 input channel\r\n * @param TISelection specifies the timer input source\r\n * For TIM1 this parameter can be one of the following values:\r\n * @arg TIM_TIM1_TI1_GPIO: TIM1 TI1 is connected to GPIO\r\n * @arg TIM_TIM1_TI1_COMP1: TIM1 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM1_TI1_COMP2: TIM1 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM1_TI1_COMP3: TIM1 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM1_TI1_COMP4: TIM1 TI1 is connected to COMP4 output\r\n *\r\n * For TIM2 this parameter can be one of the following values:\r\n * @arg TIM_TIM2_TI1_GPIO: TIM2 TI1 is connected to GPIO\r\n * @arg TIM_TIM2_TI1_COMP1: TIM2 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI1_COMP2: TIM2 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI1_COMP3: TIM2 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI1_COMP4: TIM2 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI1_COMP5: TIM2 TI1 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM2_TI2_GPIO: TIM1 TI2 is connected to GPIO\r\n * @arg TIM_TIM2_TI2_COMP1: TIM2 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI2_COMP2: TIM2 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI2_COMP3: TIM2 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI2_COMP4: TIM2 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI2_COMP6: TIM2 TI2 is connected to COMP6 output (*)\r\n *\r\n * @arg TIM_TIM2_TI3_GPIO: TIM2 TI3 is connected to GPIO\r\n * @arg TIM_TIM2_TI3_COMP4: TIM2 TI3 is connected to COMP4 output\r\n *\r\n * @arg TIM_TIM2_TI4_GPIO: TIM2 TI4 is connected to GPIO\r\n * @arg TIM_TIM2_TI4_COMP1: TIM2 TI4 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI4_COMP2: TIM2 TI4 is connected to COMP2 output\r\n *\r\n * For TIM3 this parameter can be one of the following values:\r\n * @arg TIM_TIM3_TI1_GPIO: TIM3 TI1 is connected to GPIO\r\n * @arg TIM_TIM3_TI1_COMP1: TIM3 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI1_COMP2: TIM3 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI1_COMP3: TIM3 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI1_COMP4: TIM3 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI1_COMP5: TIM3 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI1_COMP6: TIM3 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI1_COMP7: TIM3 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI2_GPIO: TIM3 TI2 is connected to GPIO\r\n * @arg TIM_TIM3_TI2_COMP1: TIM3 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI2_COMP2: TIM3 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI2_COMP3: TIM3 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI2_COMP4: TIM3 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI2_COMP5: TIM3 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI2_COMP6: TIM3 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI2_COMP7: TIM3 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI3_GPIO: TIM3 TI3 is connected to GPIO\r\n * @arg TIM_TIM3_TI3_COMP3: TIM3 TI3 is connected to COMP3 output\r\n *\r\n * For TIM4 this parameter can be one of the following values:\r\n * @arg TIM_TIM4_TI1_GPIO: TIM4 TI1 is connected to GPIO\r\n * @arg TIM_TIM4_TI1_COMP1: TIM4 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI1_COMP2: TIM4 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI1_COMP3: TIM4 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI1_COMP4: TIM4 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI1_COMP5: TIM4 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI1_COMP6: TIM4 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI1_COMP7: TIM4 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI2_GPIO: TIM4 TI2 is connected to GPIO\r\n * @arg TIM_TIM4_TI2_COMP1: TIM4 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI2_COMP2: TIM4 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI2_COMP3: TIM4 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI2_COMP4: TIM4 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI2_COMP5: TIM4 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI2_COMP6: TIM4 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI2_COMP7: TIM4 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI3_GPIO: TIM4 TI3 is connected to GPIO\r\n * @arg TIM_TIM4_TI3_COMP5: TIM4 TI3 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM4_TI4_GPIO: TIM4 TI4 is connected to GPIO\r\n * @arg TIM_TIM4_TI4_COMP6: TIM4 TI4 is connected to COMP6 output (*)\r\n *\r\n * For TIM5 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM5_TI1_GPIO: TIM5 TI1 is connected to GPIO\r\n * @arg TIM_TIM5_TI1_LSI: TIM5 TI1 is connected to LSI clock (*)\r\n * @arg TIM_TIM5_TI1_LSE: TIM5 TI1 is connected to LSE clock (*)\r\n * @arg TIM_TIM5_TI1_RTC_WK: TIM5 TI1 is connected to RTC Wakeup (*)\r\n * @arg TIM_TIM5_TI1_COMP1: TIM5 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_TI1_COMP2: TIM5 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_TI1_COMP3: TIM5 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_TI1_COMP4: TIM5 TI1 is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_TI1_COMP5: TIM5 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI1_COMP6: TIM5 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI1_COMP7: TIM5 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM5_TI2_GPIO: TIM5 TI2 is connected to GPIO\r\n * @arg TIM_TIM5_TI2_COMP1: TIM5 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM5_TI2_COMP2: TIM5 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM5_TI2_COMP3: TIM5 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM5_TI2_COMP4: TIM5 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM5_TI2_COMP5: TIM5 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI2_COMP6: TIM5 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI2_COMP7: TIM5 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM8 this parameter can be one of the following values:\r\n * @arg TIM_TIM8_TI1_GPIO: TIM8 TI1 is connected to GPIO\r\n * @arg TIM_TIM8_TI1_COMP1: TIM8 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM8_TI1_COMP2: TIM8 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM8_TI1_COMP3: TIM8 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM8_TI1_COMP4: TIM8 TI1 is connected to COMP4 output\r\n *\r\n * For TIM15 this parameter can be one of the following values:\r\n * @arg TIM_TIM15_TI1_GPIO: TIM15 TI1 is connected to GPIO\r\n * @arg TIM_TIM15_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM15_TI1_COMP1: TIM15 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM15_TI1_COMP2: TIM15 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI1_COMP5: TIM15 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM15_TI1_COMP7: TIM15 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM15_TI2_GPIO: TIM15 TI2 is connected to GPIO\r\n * @arg TIM_TIM15_TI2_COMP2: TIM15 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI2_COMP3: TIM15 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM15_TI2_COMP6: TIM15 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM15_TI2_COMP7: TIM15 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM16 this parameter can be one of the following values:\r\n * @arg TIM_TIM16_TI1_GPIO: TIM16 TI1 is connected to GPIO\r\n * @arg TIM_TIM16_TI1_COMP6: TIM16 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM16_TI1_MCO: TIM15 TI1 is connected to MCO output\r\n * @arg TIM_TIM16_TI1_HSE_32: TIM15 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM16_TI1_RTC_WK: TIM15 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM16_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM16_TI1_LSI: TIM15 TI1 is connected to LSI clock\r\n *\r\n * For TIM17 this parameter can be one of the following values:\r\n * @arg TIM_TIM17_TI1_GPIO: TIM17 TI1 is connected to GPIO\r\n * @arg TIM_TIM17_TI1_COMP5: TIM17 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM17_TI1_MCO: TIM17 TI1 is connected to MCO output\r\n * @arg TIM_TIM17_TI1_HSE_32: TIM17 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM17_TI1_RTC_WK: TIM17 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM17_TI1_LSE: TIM17 TI1 is connected to LSE clock\r\n * @arg TIM_TIM17_TI1_LSI: TIM17 TI1 is connected to LSI clock\r\n\r\n * For TIM20 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM20_TI1_GPIO: TIM20 TI1 is connected to GPIO\r\n * @arg TIM_TIM20_TI1_COMP1: TIM20 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_TI1_COMP2: TIM20 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_TI1_COMP3: TIM20 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_TI1_COMP4: TIM20 TI1 is connected to COMP4 output (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check parameters */\r\n assert_param(IS_TIM_TISEL_TIX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_TISEL(TISelection));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI1SEL, TISelection);\r\n\r\n /* If required, set OR bit to request HSE/32 clock */\r\n if (IS_TIM_HSE32_INSTANCE(htim->Instance))\r\n {\r\n SET_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n break;\r\n case TIM_CHANNEL_2:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI2SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_3:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI3SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_4:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI4SEL, TISelection);\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Group channel 5 and channel 1, 2 or 3\r\n * @param htim TIM handle.\r\n * @param Channels specifies the reference signal(s) the OC5REF is combined with.\r\n * This parameter can be any combination of the following values:\r\n * TIM_GROUPCH5_NONE: No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC\r\n * TIM_GROUPCH5_OC1REFC: OC1REFC is the logical AND of OC1REFC and OC5REF\r\n * TIM_GROUPCH5_OC2REFC: OC2REFC is the logical AND of OC2REFC and OC5REF\r\n * TIM_GROUPCH5_OC3REFC: OC3REFC is the logical AND of OC3REFC and OC5REF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_COMBINED3PHASEPWM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_GROUPCH5(Channels));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Clear GC5Cx bit fields */\r\n htim->Instance->CCR5 &= ~(TIM_CCR5_GC5C3 | TIM_CCR5_GC5C2 | TIM_CCR5_GC5C1);\r\n\r\n /* Set GC5Cx bit fields */\r\n htim->Instance->CCR5 |= Channels;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disarm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to disarm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note The break input can be disarmed only when it is configured in\r\n * bidirectional mode and when when MOE is reset.\r\n * @note Purpose is to be able to have the input voltage back to high-state,\r\n * whatever the time constant on the output .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpbdtr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BKBID) == TIM_BDTR_BKBID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM);\r\n }\r\n break;\r\n }\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM);\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Arm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to arm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note Arming is possible at anytime, even if fault is present.\r\n * @note Break input is automatically armed as soon as MOE bit is set.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(const TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKBID) == TIM_BDTR_BKBID)\r\n {\r\n /* Break input BRK is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID)\r\n {\r\n /* Break input BRK2 is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Enable dithering\r\n * @param htim TIM handle\r\n * @note Main usage is PWM mode\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode for 16b timers\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Macros @ref __HAL_TIM_CALC_PERIOD_DITHER() __HAL_TIM_CALC_DELAY_DITHER() __HAL_TIM_CALC_PULSE_DITHER()\r\n * can be used to calculate period (ARR) and delay (CCRx) value.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable dithering\r\n * @param htim TIM handle\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Disabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the pulse on compare pulse width and pulse prescaler\r\n * @param htim TIM Output Compare handle\r\n * @param PulseWidthPrescaler Pulse width prescaler\r\n * This parameter can be a number between Min_Data = 0x0 and Max_Data = 0x7\r\n * @param PulseWidth Pulse width\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim,\r\n uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth)\r\n{\r\n uint32_t tmpecr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_PULSEONCOMPARE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTH(PulseWidth));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(PulseWidthPrescaler));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx ECR register value */\r\n tmpecr = htim->Instance->ECR;\r\n /* Reset the Pulse width prescaler and the Pulse width */\r\n tmpecr &= ~(TIM_ECR_PWPRSC | TIM_ECR_PW);\r\n /* Set the Pulse width prescaler and Pulse width*/\r\n tmpecr |= PulseWidthPrescaler << TIM_ECR_PWPRSC_Pos;\r\n tmpecr |= PulseWidth << TIM_ECR_PW_Pos;\r\n /* Write to TIMx ECR */\r\n htim->Instance->ECR = tmpecr;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure preload source of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @param Source Source of slave mode selection preload\r\n * This parameter can be one of the following values:\r\n * @arg TIM_SMS_PRELOAD_SOURCE_UPDATE: Timer update event is used as source of Slave Mode Selection preload\r\n * @arg TIM_SMS_PRELOAD_SOURCE_INDEX: Timer index event is used as source of Slave Mode Selection preload\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_PRELOAD_SOURCE(Source));\r\n\r\n MODIFY_REG(htim->Instance->SMCR, TIM_SMCR_SMSPS, Source);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure deadtime\r\n * @param htim TIM handle\r\n * @param Deadtime Deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(Deadtime));\r\n\r\n MODIFY_REG(htim->Instance->BDTR, TIM_BDTR_DTG, Deadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @param FallingDeadtime Falling edge deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(FallingDeadtime));\r\n\r\n MODIFY_REG(htim->Instance->DTR2, TIM_DTR2_DTGF, FallingDeadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the encoder index.\r\n * @note warning in case of encoder mode clock plus direction\r\n * @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 or @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2\r\n * Direction must be set to @ref TIM_ENCODERINDEX_DIRECTION_UP_DOWN\r\n * @param htim TIM handle.\r\n * @param sEncoderIndexConfig Encoder index configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_ENCODERINDEX_POLARITY(sEncoderIndexConfig->Polarity));\r\n assert_param(IS_TIM_ENCODERINDEX_PRESCALER(sEncoderIndexConfig->Prescaler));\r\n assert_param(IS_TIM_ENCODERINDEX_FILTER(sEncoderIndexConfig->Filter));\r\n assert_param(IS_FUNCTIONAL_STATE(sEncoderIndexConfig->FirstIndexEnable));\r\n assert_param(IS_TIM_ENCODERINDEX_POSITION(sEncoderIndexConfig->Position));\r\n assert_param(IS_TIM_ENCODERINDEX_DIRECTION(sEncoderIndexConfig->Direction));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Configures the TIMx External Trigger (ETR) which is used as Index input */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sEncoderIndexConfig->Prescaler,\r\n sEncoderIndexConfig->Polarity,\r\n sEncoderIndexConfig->Filter);\r\n\r\n /* Configures the encoder index */\r\n MODIFY_REG(htim->Instance->ECR,\r\n TIM_ECR_IDIR_Msk | TIM_ECR_FIDX_Msk | TIM_ECR_IPOS_Msk,\r\n (sEncoderIndexConfig->Direction |\r\n ((sEncoderIndexConfig->FirstIndexEnable == ENABLE) ? (0x1U << TIM_ECR_FIDX_Pos) : 0U) |\r\n sEncoderIndexConfig->Position |\r\n TIM_ECR_IE));\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides Extended TIM callback functions:\r\n (+) Timer Commutation callback\r\n (+) Timer Break callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Commutation callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutCallback could be implemented in the user file\r\n */\r\n}\r\n/**\r\n * @brief Commutation half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Break detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_BreakCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Break2 detection callback in non blocking mode\r\n * @param htim: TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_TIMEx_Break2Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Encoder index callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_EncoderIndexCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Direction change callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_DirectionChangeCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Index error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_IndexErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Transition error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_TransitionErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Hall Sensor interface handle state.\r\n * @param htim TIM Hall Sensor handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(const TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM complementary channel.\r\n * @param htim TIM handle\r\n * @param ChannelN TIM Complementary channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @retval TIM Complementary channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(const TIM_HandleTypeDef *htim, uint32_t ChannelN)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, ChannelN));\r\n\r\n channel_state = TIM_CHANNEL_N_STATE_GET(htim, ChannelN);\r\n\r\n return channel_state;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA Commutation callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Commutation half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationHalfCpltCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback (complementary channel).\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA error callback (complementary channel)\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel xN.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @param ChannelNState specifies the TIM Channel CCxNE bit new state.\r\n * This parameter can be: TIM_CCxN_ENABLE or TIM_CCxN_Disable.\r\n * @retval None\r\n */\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState)\r\n{\r\n uint32_t tmp;\r\n\r\n tmp = TIM_CCER_CC1NE << (Channel & 0xFU); /* 0xFU = 15 bits max shift */\r\n\r\n /* Reset the CCxNE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxNE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelNState << (Channel & 0xFU)); /* 0xFU = 15 bits max shift */\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.c\r\n * @author MCD Application Team\r\n * @brief ADC LL module driver\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_ll_adc.h\"\r\n#include \"stm32g4xx_ll_bus.h\"\r\n\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @addtogroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Private_Constants\r\n * @{\r\n */\r\n\r\n/* Definitions of ADC hardware constraints delays */\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values: */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Refer to @ref ADC_LL_EC_HW_DELAYS for description of ADC timeout */\r\n/* values definition. */\r\n/* Note: ADC timeout values are defined here in CPU cycles to be independent */\r\n/* of device clock setting. */\r\n/* In user application, ADC timeout values should be defined with */\r\n/* temporal values, in function of device clock settings. */\r\n/* Highest ratio CPU clock frequency vs ADC clock frequency: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 */\r\n/* Unit: CPU cycles. */\r\n#define ADC_CLOCK_RATIO_VS_CPU_HIGHEST (3968UL)\r\n#define ADC_TIMEOUT_DISABLE_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n#define ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @addtogroup ADC_LL_Private_Macros\r\n * @{\r\n */\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* common to several ADC instances. */\r\n#define IS_LL_ADC_COMMON_CLOCK(__CLOCK__) \\\r\n (((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV6) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV8) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV10) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV12) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV16) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV32) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV64) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV128) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV256) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC instance. */\r\n#define IS_LL_ADC_RESOLUTION(__RESOLUTION__) \\\r\n (((__RESOLUTION__) == LL_ADC_RESOLUTION_12B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_10B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_8B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_DATA_ALIGN(__DATA_ALIGN__) \\\r\n (((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_RIGHT) \\\r\n || ((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_LEFT) \\\r\n )\r\n\r\n#define IS_LL_ADC_LOW_POWER(__LOW_POWER__) \\\r\n (((__LOW_POWER__) == LL_ADC_LP_MODE_NONE) \\\r\n || ((__LOW_POWER__) == LL_ADC_LP_AUTOWAIT) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group regular */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif /* STM32G4xx */\r\n\r\n#define IS_LL_ADC_REG_CONTINUOUS_MODE(__REG_CONTINUOUS_MODE__) \\\r\n (((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_SINGLE) \\\r\n || ((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_CONTINUOUS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_DMA_TRANSFER(__REG_DMA_TRANSFER__) \\\r\n (((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_NONE) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_LIMITED) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_UNLIMITED) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(__REG_OVR_DATA_BEHAVIOR__) \\\r\n (((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_PRESERVED) \\\r\n || ((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_OVERWRITTEN) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_LENGTH(__REG_SEQ_SCAN_LENGTH__) \\\r\n (((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_DISABLE) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(__REG_SEQ_DISCONT_MODE__) \\\r\n (((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_DISABLE) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_1RANK) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_2RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_3RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_4RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_5RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_6RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_7RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_8RANKS) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group injected */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif /* STM32G4xx */\r\n\r\n#define IS_LL_ADC_INJ_TRIG_EXT_EDGE(__INJ_TRIG_EXT_EDGE__) \\\r\n (((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_FALLING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISINGFALLING) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_TRIG_AUTO(__INJ_TRIG_AUTO__) \\\r\n (((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_INDEPENDENT) \\\r\n || ((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_FROM_GRP_REGULAR) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(__INJ_SEQ_SCAN_LENGTH__) \\\r\n (((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_DISABLE) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(__INJ_SEQ_DISCONT_MODE__) \\\r\n (((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_DISABLE) \\\r\n || ((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_1RANK) \\\r\n )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* multimode. */\r\n#define IS_LL_ADC_MULTI_MODE(__MULTI_MODE__) \\\r\n (((__MULTI_MODE__) == LL_ADC_MULTI_INDEPENDENT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INTERL) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_ALTERN) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_DMA_TRANSFER(__MULTI_DMA_TRANSFER__) \\\r\n (((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_EACH_ADC) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_TWOSMP_DELAY(__MULTI_TWOSMP_DELAY__) \\\r\n (((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_MASTER_SLAVE(__MULTI_MASTER_SLAVE__) \\\r\n (((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_SLAVE) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER_SLAVE) \\\r\n )\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize registers of all ADC instances belonging to\r\n * the same ADC common instance to their default reset values.\r\n * @note This function is performing a hard reset, using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * To de-initialize only 1 ADC instance, use\r\n * function @ref LL_ADC_DeInit().\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_ADC_CommonDeInit(const ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n\r\n if (ADCxy_COMMON == ADC12_COMMON)\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n }\r\n#if defined(ADC345_COMMON)\r\n else\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n }\r\n#endif /* ADC345_COMMON */\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC common parameters\r\n * (all ADC instances belonging to the same ADC common instance)\r\n * and multimode (for devices with several ADC instances available).\r\n * @note The setting of ADC common parameters is conditioned to\r\n * ADC instances state:\r\n * All ADC instances belonging to the same ADC common instance\r\n * must be disabled.\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param pADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are initialized\r\n * - ERROR: ADC common registers are not initialized\r\n */\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, const LL_ADC_CommonInitTypeDef *pADC_CommonInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n assert_param(IS_LL_ADC_COMMON_CLOCK(pADC_CommonInitStruct->CommonClock));\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n assert_param(IS_LL_ADC_MULTI_MODE(pADC_CommonInitStruct->Multimode));\r\n if (pADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n assert_param(IS_LL_ADC_MULTI_DMA_TRANSFER(pADC_CommonInitStruct->MultiDMATransfer));\r\n assert_param(IS_LL_ADC_MULTI_TWOSMP_DELAY(pADC_CommonInitStruct->MultiTwoSamplingDelay));\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Note: Hardware constraint (refer to description of functions */\r\n /* \"LL_ADC_SetCommonXXX()\" and \"LL_ADC_SetMultiXXX()\"): */\r\n /* On this STM32 series, setting of these features is conditioned to */\r\n /* ADC state: */\r\n /* All ADC instances of the ADC common group must be disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(ADCxy_COMMON) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - common to several ADC */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n /* - Set ADC clock (conversion clock) */\r\n /* - multimode (if several ADC instances available on the */\r\n /* selected device) */\r\n /* - Set ADC multimode configuration */\r\n /* - Set ADC multimode DMA transfer */\r\n /* - Set ADC multimode: delay between 2 sampling phases */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (pADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n pADC_CommonInitStruct->CommonClock\r\n | pADC_CommonInitStruct->Multimode\r\n | pADC_CommonInitStruct->MultiDMATransfer\r\n | pADC_CommonInitStruct->MultiTwoSamplingDelay\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n pADC_CommonInitStruct->CommonClock\r\n | LL_ADC_MULTI_INDEPENDENT\r\n );\r\n }\r\n#else\r\n LL_ADC_SetCommonClock(ADCxy_COMMON, pADC_CommonInitStruct->CommonClock);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n }\r\n else\r\n {\r\n /* Initialization error: One or several ADC instances belonging to */\r\n /* the same ADC common instance are not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_CommonInitTypeDef field to default value.\r\n * @param pADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *pADC_CommonInitStruct)\r\n{\r\n /* Set pADC_CommonInitStruct fields to default values */\r\n /* Set fields of ADC common */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n pADC_CommonInitStruct->CommonClock = LL_ADC_CLOCK_SYNC_PCLK_DIV2;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Set fields of ADC multimode */\r\n pADC_CommonInitStruct->Multimode = LL_ADC_MULTI_INDEPENDENT;\r\n pADC_CommonInitStruct->MultiDMATransfer = LL_ADC_MULTI_REG_DMA_EACH_ADC;\r\n pADC_CommonInitStruct->MultiTwoSamplingDelay = LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n}\r\n\r\n/**\r\n * @brief De-initialize registers of the selected ADC instance\r\n * to their default reset values.\r\n * @note To reset all ADC instances quickly (perform a hard reset),\r\n * use function @ref LL_ADC_CommonDeInit().\r\n * @note If this functions returns error status, it means that ADC instance\r\n * is in an unknown state.\r\n * In this case, perform a hard reset using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * Refer to function @ref LL_ADC_CommonDeInit().\r\n * @param ADCx ADC instance\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are de-initialized\r\n * - ERROR: ADC registers are not de-initialized\r\n */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n __IO uint32_t timeout_cpu_cycles = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n /* Disable ADC instance if not already disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 1UL)\r\n {\r\n /* Stop potential ADC conversion on going on ADC group regular. */\r\n if (LL_ADC_REG_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_REG_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_REG_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Stop potential ADC conversion on going on ADC group injected. */\r\n if (LL_ADC_INJ_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_INJ_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_INJ_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Wait for ADC conversions are effectively stopped */\r\n timeout_cpu_cycles = ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES;\r\n while ((LL_ADC_REG_IsStopConversionOngoing(ADCx)\r\n | LL_ADC_INJ_IsStopConversionOngoing(ADCx)) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n\r\n /* Flush group injected contexts queue (register JSQR): */\r\n /* Note: Bit JQM must be set to empty the contexts queue (otherwise */\r\n /* contexts queue is maintained with the last active context). */\r\n LL_ADC_INJ_SetQueueMode(ADCx, LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY);\r\n\r\n /* Disable the ADC instance */\r\n LL_ADC_Disable(ADCx);\r\n\r\n /* Wait for ADC instance is effectively disabled */\r\n timeout_cpu_cycles = ADC_TIMEOUT_DISABLE_CPU_CYCLES;\r\n while (LL_ADC_IsDisableOngoing(ADCx) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Check whether ADC state is compliant with expected state */\r\n if (READ_BIT(ADCx->CR,\r\n (ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)\r\n )\r\n == 0UL)\r\n {\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n CLEAR_BIT(ADCx->IER,\r\n (LL_ADC_IT_ADRDY\r\n | LL_ADC_IT_EOC\r\n | LL_ADC_IT_EOS\r\n | LL_ADC_IT_OVR\r\n | LL_ADC_IT_EOSMP\r\n | LL_ADC_IT_JEOC\r\n | LL_ADC_IT_JEOS\r\n | LL_ADC_IT_JQOVF\r\n | LL_ADC_IT_AWD1\r\n | LL_ADC_IT_AWD2\r\n | LL_ADC_IT_AWD3\r\n )\r\n );\r\n\r\n /* Reset register ISR */\r\n SET_BIT(ADCx->ISR,\r\n (LL_ADC_FLAG_ADRDY\r\n | LL_ADC_FLAG_EOC\r\n | LL_ADC_FLAG_EOS\r\n | LL_ADC_FLAG_OVR\r\n | LL_ADC_FLAG_EOSMP\r\n | LL_ADC_FLAG_JEOC\r\n | LL_ADC_FLAG_JEOS\r\n | LL_ADC_FLAG_JQOVF\r\n | LL_ADC_FLAG_AWD1\r\n | LL_ADC_FLAG_AWD2\r\n | LL_ADC_FLAG_AWD3\r\n )\r\n );\r\n\r\n /* Reset register CR */\r\n /* - Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART, */\r\n /* ADC_CR_ADCAL, ADC_CR_ADDIS, ADC_CR_ADEN are in */\r\n /* access mode \"read-set\": no direct reset applicable. */\r\n /* - Reset Calibration mode to default setting (single ended). */\r\n /* - Disable ADC internal voltage regulator. */\r\n /* - Enable ADC deep power down. */\r\n /* Note: ADC internal voltage regulator disable and ADC deep power */\r\n /* down enable are conditioned to ADC state disabled: */\r\n /* already done above. */\r\n CLEAR_BIT(ADCx->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(ADCx->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n MODIFY_REG(ADCx->CFGR,\r\n (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM\r\n | ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN\r\n | ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD\r\n | ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN\r\n | ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN),\r\n ADC_CFGR_JQDIS\r\n );\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(ADCx->CFGR2,\r\n (ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS\r\n | ADC_CFGR2_SWTRIG | ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG\r\n | ADC_CFGR2_GCOMP\r\n | ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE)\r\n );\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(ADCx->SMPR1,\r\n (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7\r\n | ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4\r\n | ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1)\r\n );\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(ADCx->SMPR2,\r\n (ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16\r\n | ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13\r\n | ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10)\r\n );\r\n\r\n /* Reset register TR1 */\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT | ADC_TR1_HT1 | ADC_TR1_LT1, ADC_TR1_HT1);\r\n\r\n /* Reset register TR2 */\r\n MODIFY_REG(ADCx->TR2, ADC_TR2_HT2 | ADC_TR2_LT2, ADC_TR2_HT2);\r\n\r\n /* Reset register TR3 */\r\n MODIFY_REG(ADCx->TR3, ADC_TR3_HT3 | ADC_TR3_LT3, ADC_TR3_HT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(ADCx->SQR1,\r\n (ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2\r\n | ADC_SQR1_SQ1 | ADC_SQR1_L)\r\n );\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(ADCx->SQR2,\r\n (ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7\r\n | ADC_SQR2_SQ6 | ADC_SQR2_SQ5)\r\n );\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(ADCx->SQR3,\r\n (ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12\r\n | ADC_SQR3_SQ11 | ADC_SQR3_SQ10)\r\n );\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(ADCx->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Reset register JSQR */\r\n CLEAR_BIT(ADCx->JSQR,\r\n (ADC_JSQR_JL\r\n | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JSQ4 | ADC_JSQR_JSQ3\r\n | ADC_JSQR_JSQ2 | ADC_JSQR_JSQ1)\r\n );\r\n\r\n /* Reset register DR */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(ADCx->OFR1,\r\n ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1 | ADC_OFR1_SATEN | ADC_OFR1_OFFSETPOS);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(ADCx->OFR2,\r\n ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2 | ADC_OFR2_SATEN | ADC_OFR2_OFFSETPOS);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(ADCx->OFR3,\r\n ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3 | ADC_OFR3_SATEN | ADC_OFR3_OFFSETPOS);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(ADCx->OFR4,\r\n ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4 | ADC_OFR4_SATEN | ADC_OFR4_OFFSETPOS);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(ADCx->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(ADCx->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(ADCx->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(ADCx->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n /* Reset register GCOMP */\r\n CLEAR_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF);\r\n }\r\n else\r\n {\r\n /* ADC instance is in an unknown state */\r\n /* Need to performing a hard reset of ADC instance, using high level */\r\n /* clock source RCC ADC reset. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 series).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, some other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param pADC_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, const LL_ADC_InitTypeDef *pADC_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n assert_param(IS_LL_ADC_RESOLUTION(pADC_InitStruct->Resolution));\r\n assert_param(IS_LL_ADC_DATA_ALIGN(pADC_InitStruct->DataAlignment));\r\n assert_param(IS_LL_ADC_LOW_POWER(pADC_InitStruct->LowPowerMode));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC instance */\r\n /* - Set ADC data resolution */\r\n /* - Set ADC conversion data alignment */\r\n /* - Set ADC low power mode */\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_RES\r\n | ADC_CFGR_ALIGN\r\n | ADC_CFGR_AUTDLY\r\n ,\r\n pADC_InitStruct->Resolution\r\n | pADC_InitStruct->DataAlignment\r\n | pADC_InitStruct->LowPowerMode\r\n );\r\n\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_InitTypeDef field to default value.\r\n * @param pADC_InitStruct Pointer to a @ref LL_ADC_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *pADC_InitStruct)\r\n{\r\n /* Set pADC_InitStruct fields to default values */\r\n /* Set fields of ADC instance */\r\n pADC_InitStruct->Resolution = LL_ADC_RESOLUTION_12B;\r\n pADC_InitStruct->DataAlignment = LL_ADC_DATA_ALIGN_RIGHT;\r\n pADC_InitStruct->LowPowerMode = LL_ADC_LP_MODE_NONE;\r\n\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param pADC_RegInitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, const LL_ADC_REG_InitTypeDef *pADC_RegInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_REG_TRIG_SOURCE(ADCx, pADC_RegInitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_LENGTH(pADC_RegInitStruct->SequencerLength));\r\n if (pADC_RegInitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(pADC_RegInitStruct->SequencerDiscont));\r\n\r\n /* ADC group regular continuous mode and discontinuous mode */\r\n /* can not be enabled simultenaeously */\r\n assert_param((pADC_RegInitStruct->ContinuousMode == LL_ADC_REG_CONV_SINGLE)\r\n || (pADC_RegInitStruct->SequencerDiscont == LL_ADC_REG_SEQ_DISCONT_DISABLE));\r\n }\r\n assert_param(IS_LL_ADC_REG_CONTINUOUS_MODE(pADC_RegInitStruct->ContinuousMode));\r\n assert_param(IS_LL_ADC_REG_DMA_TRANSFER(pADC_RegInitStruct->DMATransfer));\r\n assert_param(IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(pADC_RegInitStruct->Overrun));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group regular */\r\n /* - Set ADC group regular trigger source */\r\n /* - Set ADC group regular sequencer length */\r\n /* - Set ADC group regular sequencer discontinuous mode */\r\n /* - Set ADC group regular continuous mode */\r\n /* - Set ADC group regular conversion data transfer: no transfer or */\r\n /* transfer by DMA, and DMA requests mode */\r\n /* - Set ADC group regular overrun behavior */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (pADC_RegInitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n pADC_RegInitStruct->TriggerSource\r\n | pADC_RegInitStruct->SequencerDiscont\r\n | pADC_RegInitStruct->ContinuousMode\r\n | pADC_RegInitStruct->DMATransfer\r\n | pADC_RegInitStruct->Overrun\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n pADC_RegInitStruct->TriggerSource\r\n | LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | pADC_RegInitStruct->ContinuousMode\r\n | pADC_RegInitStruct->DMATransfer\r\n | pADC_RegInitStruct->Overrun\r\n );\r\n }\r\n\r\n /* Set ADC group regular sequencer length and scan direction */\r\n LL_ADC_REG_SetSequencerLength(ADCx, pADC_RegInitStruct->SequencerLength);\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_REG_InitTypeDef field to default value.\r\n * @param pADC_RegInitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *pADC_RegInitStruct)\r\n{\r\n /* Set pADC_RegInitStruct fields to default values */\r\n /* Set fields of ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n pADC_RegInitStruct->TriggerSource = LL_ADC_REG_TRIG_SOFTWARE;\r\n pADC_RegInitStruct->SequencerLength = LL_ADC_REG_SEQ_SCAN_DISABLE;\r\n pADC_RegInitStruct->SequencerDiscont = LL_ADC_REG_SEQ_DISCONT_DISABLE;\r\n pADC_RegInitStruct->ContinuousMode = LL_ADC_REG_CONV_SINGLE;\r\n pADC_RegInitStruct->DMATransfer = LL_ADC_REG_DMA_TRANSFER_NONE;\r\n pADC_RegInitStruct->Overrun = LL_ADC_REG_OVR_DATA_OVERWRITTEN;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 series. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_INJ_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @note Caution if feature ADC group injected contexts queue is enabled\r\n * (refer to with function @ref LL_ADC_INJ_SetQueueMode() ):\r\n * using successively several times this function will appear as\r\n * having no effect.\r\n * To set several features of ADC group injected, use\r\n * function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @param ADCx ADC instance\r\n * @param pADC_InjInitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, const LL_ADC_INJ_InitTypeDef *pADC_InjInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_INJ_TRIG_SOURCE(ADCx, pADC_InjInitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(pADC_InjInitStruct->SequencerLength));\r\n if (pADC_InjInitStruct->SequencerLength != LL_ADC_INJ_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(pADC_InjInitStruct->SequencerDiscont));\r\n }\r\n assert_param(IS_LL_ADC_INJ_TRIG_AUTO(pADC_InjInitStruct->TrigAuto));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group injected */\r\n /* - Set ADC group injected trigger source */\r\n /* - Set ADC group injected sequencer length */\r\n /* - Set ADC group injected sequencer discontinuous mode */\r\n /* - Set ADC group injected conversion trigger: independent or */\r\n /* from ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (pADC_InjInitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n pADC_InjInitStruct->SequencerDiscont\r\n | pADC_InjInitStruct->TrigAuto\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | pADC_InjInitStruct->TrigAuto\r\n );\r\n }\r\n\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL\r\n | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JL\r\n ,\r\n pADC_InjInitStruct->TriggerSource\r\n | pADC_InjInitStruct->SequencerLength\r\n );\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_INJ_InitTypeDef field to default value.\r\n * @param pADC_InjInitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *pADC_InjInitStruct)\r\n{\r\n /* Set pADC_InjInitStruct fields to default values */\r\n /* Set fields of ADC group injected */\r\n pADC_InjInitStruct->TriggerSource = LL_ADC_INJ_TRIG_SOFTWARE;\r\n pADC_InjInitStruct->SequencerLength = LL_ADC_INJ_SEQ_SCAN_DISABLE;\r\n pADC_InjInitStruct->SequencerDiscont = LL_ADC_INJ_SEQ_DISCONT_DISABLE;\r\n pADC_InjInitStruct->TrigAuto = LL_ADC_INJ_TRIG_INDEPENDENT;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n" }, { "path": "Production Modules/2OPFM/firmware/2OPFM_G431/STM32G431KBUX_FLASH.ld", "content": "/*\n******************************************************************************\n**\n** @file : LinkerScript.ld\n**\n** @author : Auto-generated by STM32CubeIDE\n**\n** @brief : Linker script for STM32G431KBUx Device from STM32G4 series\n** 128Kbytes FLASH\n** 32Kbytes RAM\n**\n** Set heap size, stack size and stack location according\n** to application requirements.\n**\n** Set memory bank area and size if external memory is used\n**\n** Target : STMicroelectronics STM32\n**\n** Distribution: The file is distributed as is, without any warranty\n** of any kind.\n**\n******************************************************************************\n** @attention\n**\n** Copyright (c) 2024 STMicroelectronics.\n** All rights reserved.\n**\n** This software is licensed under terms that can be found in the LICENSE file\n** in the root directory of this software component.\n** If no LICENSE file comes with this software, it is provided AS-IS.\n**\n******************************************************************************\n*/\n\n/* Entry Point */\nENTRY(Reset_Handler)\n\n/* Highest address of the user mode stack */\n_estack = ORIGIN(RAM) + LENGTH(RAM); /* end of \"RAM\" Ram type memory */\n\n_Min_Heap_Size = 0x0 ; /* required amount of heap */\n_Min_Stack_Size = 0x400 ; /* required amount of stack */\n\n/* Memories definition */\nMEMORY\n{\n RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 32K\n FLASH (rx) : ORIGIN = 0x8000000, LENGTH = 128K\n}\n\n/* Sections */\nSECTIONS\n{\n /* The startup code into \"FLASH\" Rom type memory */\n .isr_vector :\n {\n . = ALIGN(4);\n KEEP(*(.isr_vector)) /* Startup code */\n . = ALIGN(4);\n } >FLASH\n\n /* The program code and other data into \"FLASH\" Rom type memory */\n .text :\n {\n . = ALIGN(4);\n *(.text) /* .text sections (code) */\n *(.text*) /* .text* sections (code) */\n *(.glue_7) /* glue arm to thumb code */\n *(.glue_7t) /* glue thumb to arm code */\n *(.eh_frame)\n\n KEEP (*(.init))\n KEEP (*(.fini))\n\n . = ALIGN(4);\n _etext = .; /* define a global symbols at end of code */\n } >FLASH\n\n /* Constant data into \"FLASH\" Rom type memory */\n .rodata :\n {\n . = ALIGN(4);\n *(.rodata) /* .rodata sections (constants, strings, etc.) */\n *(.rodata*) /* .rodata* sections (constants, strings, etc.) */\n . = ALIGN(4);\n } >FLASH\n\n .ARM.extab : {\n . = ALIGN(4);\n *(.ARM.extab* .gnu.linkonce.armextab.*)\n . = ALIGN(4);\n } >FLASH\n\n .ARM : {\n . = ALIGN(4);\n __exidx_start = .;\n *(.ARM.exidx*)\n __exidx_end = .;\n . = ALIGN(4);\n } >FLASH\n\n .preinit_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__preinit_array_start = .);\n KEEP (*(.preinit_array*))\n PROVIDE_HIDDEN (__preinit_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .init_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__init_array_start = .);\n KEEP (*(SORT(.init_array.*)))\n KEEP (*(.init_array*))\n PROVIDE_HIDDEN (__init_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .fini_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__fini_array_start = .);\n KEEP (*(SORT(.fini_array.*)))\n KEEP (*(.fini_array*))\n PROVIDE_HIDDEN (__fini_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n /* Used by the startup to initialize data */\n _sidata = LOADADDR(.data);\n\n /* Initialized data sections into \"RAM\" Ram type memory */\n .data :\n {\n . = ALIGN(4);\n _sdata = .; /* create a global symbol at data start */\n *(.data) /* .data sections */\n *(.data*) /* .data* sections */\n *(.RamFunc) /* .RamFunc sections */\n *(.RamFunc*) /* .RamFunc* sections */\n\n . = ALIGN(4);\n _edata = .; /* define a global symbol at data end */\n\n } >RAM AT> FLASH\n\n /* Uninitialized data section into \"RAM\" Ram type memory */\n . = ALIGN(4);\n .bss :\n {\n /* This is used by the startup in order to initialize the .bss section */\n _sbss = .; /* define a global symbol at bss start */\n __bss_start__ = _sbss;\n *(.bss)\n *(.bss*)\n *(COMMON)\n\n . = ALIGN(4);\n _ebss = .; /* define a global symbol at bss end */\n __bss_end__ = _ebss;\n } >RAM\n\n /* User_heap_stack section, used to check that there is enough \"RAM\" Ram type memory left */\n ._user_heap_stack :\n {\n . = ALIGN(8);\n PROVIDE ( end = . );\n PROVIDE ( _end = . );\n . = . + _Min_Heap_Size;\n . = . + _Min_Stack_Size;\n . = ALIGN(8);\n } >RAM\n\n /* Remove information from the compiler libraries */\n /DISCARD/ :\n {\n libc.a ( * )\n libm.a ( * )\n libgcc.a ( * )\n }\n\n .ARM.attributes 0 : { *(.ARM.attributes) }\n}\n" }, { "path": "Production Modules/2OPFM/firmware/README.md", "content": "If you're not making any modifications, use STM32CubeProgrammer to flash the .elf file and you'll be good to go. This is the recommended approach! This is the recommended approach! Make sure to match the REV (either REV4 or REV5) to your hardware. REV5 is harder to solder by hand, but includes a V/OCT jumper and is the recommended version. \n\n\nThe .elfs are named according to hardware version, but the folders of source code are named consistent with their STM32CubeIDE projects. 2OPFM_G431 is the latest, 2OPFM_2020 is older. I will eventually put detailed import and build instructions up, but for now: \n\n1: Import the project to STM32CubeIDE\n\n2: Make sure optimization is set to \"For Speed\" \n\n3: Build and run it! \n\nThese obviously assume familiarity with the process. \nIf you are not and have questions about how to get it rolling, please don't hesitate to reach out (but google first!) \n\nYou may notice that this code is organized poorly, and I may agree. Instead of doing a song and dance to provide\nsomething especially clean, I wanted to share what the 2OPFM module really is and how it does its thang. \n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/.cproject", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/.mxproject", "content": "[PreviousLibFiles]\r\nLibFiles=Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_crs.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_crs.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h;Drivers/CMSIS/Device/ST/STM32F3xx/Source/Templates/system_stm32f3xx.c;Drivers/CMSIS/Include/core_cm7.h;Drivers/CMSIS/Include/tz_context.h;Drivers/CMSIS/Include/core_cm3.h;Drivers/CMSIS/Include/cmsis_compiler.h;Drivers/CMSIS/Include/cmsis_armclang.h;Drivers/CMSIS/Include/mpu_armv7.h;Drivers/CMSIS/Include/cmsis_armcc.h;Drivers/CMSIS/Include/core_cm4.h;Drivers/CMSIS/Include/core_cm0.h;Drivers/CMSIS/Include/cmsis_iccarm.h;Drivers/CMSIS/Include/core_armv8mml.h;Drivers/CMSIS/Include/core_sc000.h;Drivers/CMSIS/Include/core_cm1.h;Drivers/CMSIS/Include/mpu_armv8.h;Drivers/CMSIS/Include/core_sc300.h;Drivers/CMSIS/Include/cmsis_gcc.h;Drivers/CMSIS/Include/cmsis_version.h;Drivers/CMSIS/Include/core_cm23.h;Drivers/CMSIS/Include/core_cm33.h;Drivers/CMSIS/Include/core_cm0plus.h;Drivers/CMSIS/Include/core_armv8mbl.h;\r\n\r\n[PreviousUsedCubeIDEFiles]\r\nSourceFiles=Core/Src/main.c;Core/Src/stm32f3xx_it.c;Core/Src/stm32f3xx_hal_msp.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c;Core/Src/system_stm32f3xx.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c;Core/Src/system_stm32f3xx.c;Drivers/CMSIS/Device/ST/STM32F3xx/Source/Templates/system_stm32f3xx.c;;\r\nHeaderPath=Drivers/STM32F3xx_HAL_Driver/Inc;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy;Drivers/CMSIS/Device/ST/STM32F3xx/Include;Drivers/CMSIS/Include;Core/Inc;\r\nCDefines=USE_FULL_LL_DRIVER;USE_HAL_DRIVER;STM32F334x8;USE_FULL_LL_DRIVER;USE_HAL_DRIVER;USE_HAL_DRIVER;\r\n\r\n[PreviousGenFiles]\r\nAdvancedFolderStructure=true\r\nHeaderFileListSize=4\r\nHeaderFiles#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Inc/stm32f3xx_it.h\r\nHeaderFiles#1=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Inc/stm32_assert.h\r\nHeaderFiles#2=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Inc/stm32f3xx_hal_conf.h\r\nHeaderFiles#3=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Inc/main.h\r\nHeaderFolderListSize=1\r\nHeaderPath#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Inc\r\nHeaderFiles=;\r\nSourceFileListSize=3\r\nSourceFiles#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Src/stm32f3xx_it.c\r\nSourceFiles#1=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Src/stm32f3xx_hal_msp.c\r\nSourceFiles#2=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Src/main.c\r\nSourceFolderListSize=1\r\nSourcePath#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/2OPFM_2020/Core/Src\r\nSourceFiles=;\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/.project", "content": "\n\n\t2OPFM_2020\n\t\n\t\n\t\n\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.genmakebuilder\n\t\t\tclean,full,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigBuilder\n\t\t\tfull,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\tcom.st.stm32cube.ide.mcu.MCUProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeProjectNature\n\t\torg.eclipse.cdt.core.cnature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUAdvancedStructureProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUEndUserDisabledTrustZoneProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUSingleCpuProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCURootProjectNature\n\t\torg.eclipse.cdt.managedbuilder.core.managedBuildNature\n\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAev2ProjectNature\n\t\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/.settings/language.settings.xml", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/.settings/stm32cubeide.project.prefs", "content": "2F62501ED4689FB349E356AB974DBE57=D0B8994BE5D696B009884EA60EF3F057\n8DF89ED150041C4CBC7CB9A9CAA90856=D0B8994BE5D696B009884EA60EF3F057\nDC22A860405A8BF2F2C095E5B6529F12=2E2E5BD1907FCB788DCFA2DA90FE2A18\neclipse.preferences.version=1\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/2OPFM_2020 Debug.launch", "content": "\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/2OPFM_2020.ioc", "content": "#MicroXplorer Configuration settings - do not modify\nADC1.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_1\nADC1.Channel-1\\#ChannelRegularConversion=ADC_CHANNEL_2\nADC1.Channel-2\\#ChannelRegularConversion=ADC_CHANNEL_3\nADC1.Channel-3\\#ChannelRegularConversion=ADC_CHANNEL_4\nADC1.Channel-4\\#ChannelRegularConversion=ADC_CHANNEL_11\nADC1.Channel-5\\#ChannelRegularConversion=ADC_CHANNEL_12\nADC1.Channel-6\\#ChannelRegularConversion=ADC_CHANNEL_VREFINT\nADC1.ContinuousConvMode=DISABLE\nADC1.DMAContinuousRequests=ENABLE\nADC1.EOCSelection=ADC_EOC_SEQ_CONV\nADC1.EnableInjectedConversion=DISABLE\nADC1.ExternalTrigConv=ADC_EXTERNALTRIGCONV_T3_TRGO\nADC1.IPParameters=Rank-0\\#ChannelRegularConversion,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,Offset-0\\#ChannelRegularConversion,NbrOfConversionFlag,Rank-1\\#ChannelRegularConversion,Channel-1\\#ChannelRegularConversion,SamplingTime-1\\#ChannelRegularConversion,OffsetNumber-1\\#ChannelRegularConversion,Offset-1\\#ChannelRegularConversion,Rank-2\\#ChannelRegularConversion,Channel-2\\#ChannelRegularConversion,SamplingTime-2\\#ChannelRegularConversion,OffsetNumber-2\\#ChannelRegularConversion,Offset-2\\#ChannelRegularConversion,Rank-3\\#ChannelRegularConversion,Channel-3\\#ChannelRegularConversion,SamplingTime-3\\#ChannelRegularConversion,OffsetNumber-3\\#ChannelRegularConversion,Offset-3\\#ChannelRegularConversion,Rank-4\\#ChannelRegularConversion,Channel-4\\#ChannelRegularConversion,SamplingTime-4\\#ChannelRegularConversion,OffsetNumber-4\\#ChannelRegularConversion,Offset-4\\#ChannelRegularConversion,NbrOfConversion,ContinuousConvMode,DMAContinuousRequests,EnableInjectedConversion,EOCSelection,ExternalTrigConv,Rank-5\\#ChannelRegularConversion,Channel-5\\#ChannelRegularConversion,SamplingTime-5\\#ChannelRegularConversion,OffsetNumber-5\\#ChannelRegularConversion,Offset-5\\#ChannelRegularConversion,Rank-6\\#ChannelRegularConversion,Channel-6\\#ChannelRegularConversion,SamplingTime-6\\#ChannelRegularConversion,OffsetNumber-6\\#ChannelRegularConversion,Offset-6\\#ChannelRegularConversion,master,SubFamily,Resolution\nADC1.NbrOfConversion=7\nADC1.NbrOfConversionFlag=1\nADC1.Offset-0\\#ChannelRegularConversion=0\nADC1.Offset-1\\#ChannelRegularConversion=0\nADC1.Offset-2\\#ChannelRegularConversion=0\nADC1.Offset-3\\#ChannelRegularConversion=0\nADC1.Offset-4\\#ChannelRegularConversion=0\nADC1.Offset-5\\#ChannelRegularConversion=0\nADC1.Offset-6\\#ChannelRegularConversion=0\nADC1.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-1\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-2\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-3\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-4\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-5\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.OffsetNumber-6\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.Rank-0\\#ChannelRegularConversion=1\nADC1.Rank-1\\#ChannelRegularConversion=2\nADC1.Rank-2\\#ChannelRegularConversion=3\nADC1.Rank-3\\#ChannelRegularConversion=4\nADC1.Rank-4\\#ChannelRegularConversion=5\nADC1.Rank-5\\#ChannelRegularConversion=6\nADC1.Rank-6\\#ChannelRegularConversion=7\nADC1.Resolution=ADC_RESOLUTION_12B\nADC1.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-1\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-2\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-3\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-4\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-5\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SamplingTime-6\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC1.SubFamily=STM32F334x8\nADC1.master=1\nADC2.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_2\nADC2.DMAContinuousRequests=ENABLE\nADC2.ExternalTrigConv=ADC_EXTERNALTRIGCONV_T1_TRGO\nADC2.IPParameters=SubFamily,Rank-0\\#ChannelRegularConversion,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,Offset-0\\#ChannelRegularConversion,NbrOfConversionFlag,ExternalTrigConv,DMAContinuousRequests,Resolution\nADC2.NbrOfConversionFlag=1\nADC2.Offset-0\\#ChannelRegularConversion=0\nADC2.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC2.Rank-0\\#ChannelRegularConversion=1\nADC2.Resolution=ADC_RESOLUTION_12B\nADC2.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_601CYCLES_5\nADC2.SubFamily=STM32F334x8\nDma.ADC1.0.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC1.0.Instance=DMA1_Channel1\nDma.ADC1.0.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC1.0.MemInc=DMA_MINC_ENABLE\nDma.ADC1.0.Mode=DMA_CIRCULAR\nDma.ADC1.0.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC1.0.PeriphInc=DMA_PINC_DISABLE\nDma.ADC1.0.Priority=DMA_PRIORITY_LOW\nDma.ADC1.0.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority\nDma.ADC2.1.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC2.1.Instance=DMA1_Channel2\nDma.ADC2.1.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC2.1.MemInc=DMA_MINC_ENABLE\nDma.ADC2.1.Mode=DMA_CIRCULAR\nDma.ADC2.1.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC2.1.PeriphInc=DMA_PINC_DISABLE\nDma.ADC2.1.Priority=DMA_PRIORITY_LOW\nDma.ADC2.1.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority\nDma.Request0=ADC1\nDma.Request1=ADC2\nDma.RequestsNb=2\nFile.Version=6\nGPIO.groupedBy=Group By Peripherals\nKeepUserPlacement=false\nMcu.Family=STM32F3\nMcu.IP0=ADC1\nMcu.IP1=ADC2\nMcu.IP10=TIM3\nMcu.IP2=DAC1\nMcu.IP3=DAC2\nMcu.IP4=DMA\nMcu.IP5=NVIC\nMcu.IP6=RCC\nMcu.IP7=SYS\nMcu.IP8=TIM1\nMcu.IP9=TIM2\nMcu.IPNb=11\nMcu.Name=STM32F334K(4-6-8)Tx\nMcu.Package=LQFP32\nMcu.Pin0=PA0\nMcu.Pin1=PA1\nMcu.Pin10=VP_ADC1_Vref_Input\nMcu.Pin11=VP_SYS_VS_Systick\nMcu.Pin12=VP_TIM1_VS_ClockSourceINT\nMcu.Pin13=VP_TIM2_VS_ClockSourceINT\nMcu.Pin14=VP_TIM3_VS_ClockSourceINT\nMcu.Pin2=PA2\nMcu.Pin3=PA3\nMcu.Pin4=PA4\nMcu.Pin5=PA5\nMcu.Pin6=PA6\nMcu.Pin7=PA7\nMcu.Pin8=PB0\nMcu.Pin9=PB1\nMcu.PinsNb=15\nMcu.ThirdPartyNb=0\nMcu.UserConstants=\nMcu.UserName=STM32F334K8Tx\nMxCube.Version=5.5.0\nMxDb.Version=DB.5.0.50\nNVIC.BusFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.DMA1_Channel1_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:true\nNVIC.DMA1_Channel2_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:true\nNVIC.DebugMonitor_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.ForceEnableDMAVector=true\nNVIC.HardFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.MemoryManagement_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.NonMaskableInt_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PendSV_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PriorityGroup=NVIC_PRIORITYGROUP_4\nNVIC.SVCall_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.SysTick_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:true\nNVIC.TIM1_UP_TIM16_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\nNVIC.TIM2_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\nNVIC.TIM3_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\nNVIC.UsageFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nPA0.Locked=true\nPA0.Mode=IN1-Single-Ended\nPA0.Signal=ADC1_IN1\nPA1.Locked=true\nPA1.Mode=IN2-Single-Ended\nPA1.Signal=ADC1_IN2\nPA2.Locked=true\nPA2.Mode=IN3-Single-Ended\nPA2.Signal=ADC1_IN3\nPA3.Locked=true\nPA3.Mode=IN4-Single-Ended\nPA3.Signal=ADC1_IN4\nPA4.Locked=true\nPA4.Signal=COMP_DAC11_group\nPA5.Locked=true\nPA5.Mode=IN2-Single-Ended\nPA5.Signal=ADC2_IN2\nPA6.Locked=true\nPA6.Signal=COMP_DAC21_group\nPA7.GPIOParameters=GPIO_PuPd\nPA7.GPIO_PuPd=GPIO_PULLUP\nPA7.Locked=true\nPA7.Signal=GPIO_Input\nPB0.Locked=true\nPB0.Mode=IN11-Single-Ended\nPB0.Signal=ADC1_IN11\nPB1.Locked=true\nPB1.Mode=IN12-Single-Ended\nPB1.Signal=ADC1_IN12\nPinOutPanel.RotationAngle=0\nProjectManager.AskForMigrate=false\nProjectManager.BackupPrevious=false\nProjectManager.CompilerOptimize=6\nProjectManager.ComputerToolchain=false\nProjectManager.CoupleFile=false\nProjectManager.CustomerFirmwarePackage=\nProjectManager.DefaultFWLocation=true\nProjectManager.DeletePrevious=true\nProjectManager.DeviceId=STM32F334K8Tx\nProjectManager.FirmwarePackage=STM32Cube FW_F3 V1.11.0\nProjectManager.FreePins=false\nProjectManager.HalAssertFull=false\nProjectManager.HeapSize=0x200\nProjectManager.KeepUserCode=true\nProjectManager.LastFirmware=true\nProjectManager.LibraryCopy=1\nProjectManager.MainLocation=Core/Src\nProjectManager.NoMain=false\nProjectManager.PreviousToolchain=STM32CubeIDE\nProjectManager.ProjectBuild=false\nProjectManager.ProjectFileName=2OPFM_2020.ioc\nProjectManager.ProjectName=2OPFM_2020\nProjectManager.RegisterCallBack=\nProjectManager.StackSize=0x400\nProjectManager.TargetToolchain=STM32CubeIDE\nProjectManager.ToolChainLocation=\nProjectManager.UnderRoot=true\nProjectManager.functionlistsort=1-MX_GPIO_Init-GPIO-false-LL-true,2-MX_DMA_Init-DMA-false-HAL-true,3-SystemClock_Config-RCC-false-LL-false,4-MX_ADC1_Init-ADC1-false-HAL-true,5-MX_DAC1_Init-DAC1-false-LL-true,6-MX_DAC2_Init-DAC2-false-LL-true,7-MX_TIM2_Init-TIM2-false-LL-true,8-MX_TIM3_Init-TIM3-false-LL-true,9-MX_ADC2_Init-ADC2-false-HAL-true,10-MX_TIM1_Init-TIM1-false-LL-true\nRCC.ADC12outputFreq_Value=64000000\nRCC.AHBFreq_Value=64000000\nRCC.APB1CLKDivider=RCC_HCLK_DIV2\nRCC.APB1Freq_Value=32000000\nRCC.APB1TimFreq_Value=64000000\nRCC.APB2Freq_Value=64000000\nRCC.APB2TimFreq_Value=64000000\nRCC.CortexFreq_Value=64000000\nRCC.FCLKCortexFreq_Value=64000000\nRCC.FamilyName=M\nRCC.HCLKFreq_Value=64000000\nRCC.HRTIM1Freq_Value=64000000\nRCC.HSEPLLFreq_Value=8000000\nRCC.HSE_VALUE=8000000\nRCC.HSIPLLFreq_Value=4000000\nRCC.HSI_VALUE=8000000\nRCC.I2C1Freq_Value=8000000\nRCC.IPParameters=ADC12outputFreq_Value,AHBFreq_Value,APB1CLKDivider,APB1Freq_Value,APB1TimFreq_Value,APB2Freq_Value,APB2TimFreq_Value,CortexFreq_Value,FCLKCortexFreq_Value,FamilyName,HCLKFreq_Value,HRTIM1Freq_Value,HSEPLLFreq_Value,HSE_VALUE,HSIPLLFreq_Value,HSI_VALUE,I2C1Freq_Value,LSI_VALUE,MCOFreq_Value,PLLCLKFreq_Value,PLLMCOFreq_Value,PLLMUL,RTCFreq_Value,RTCHSEDivFreq_Value,SYSCLKFreq_VALUE,SYSCLKSourceVirtual,TIM1Freq_Value,TIM2Freq_Value,USART1Freq_Value,VCOOutput2Freq_Value\nRCC.LSI_VALUE=40000\nRCC.MCOFreq_Value=64000000\nRCC.PLLCLKFreq_Value=64000000\nRCC.PLLMCOFreq_Value=64000000\nRCC.PLLMUL=RCC_PLL_MUL16\nRCC.RTCFreq_Value=40000\nRCC.RTCHSEDivFreq_Value=250000\nRCC.SYSCLKFreq_VALUE=64000000\nRCC.SYSCLKSourceVirtual=RCC_SYSCLKSOURCE_PLLCLK\nRCC.TIM1Freq_Value=64000000\nRCC.TIM2Freq_Value=64000000\nRCC.USART1Freq_Value=32000000\nRCC.VCOOutput2Freq_Value=4000000\nSH.COMP_DAC11_group.0=DAC1_OUT1,DAC_OUT1\nSH.COMP_DAC11_group.ConfNb=1\nSH.COMP_DAC21_group.0=DAC2_OUT1,Switch_Enable_OUT1\nSH.COMP_DAC21_group.ConfNb=1\nTIM1.IPParameters=TIM_MasterOutputTrigger,Period\nTIM1.Period=4800\nTIM1.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nTIM2.AutoReloadPreload=TIM_AUTORELOAD_PRELOAD_ENABLE\nTIM2.IPParameters=Prescaler,Period,AutoReloadPreload,TIM_MasterOutputTrigger\nTIM2.Period=1600\nTIM2.Prescaler=0\nTIM2.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nTIM3.AutoReloadPreload=TIM_AUTORELOAD_PRELOAD_ENABLE\nTIM3.IPParameters=Period,AutoReloadPreload,TIM_MasterOutputTrigger,Prescaler\nTIM3.Period=12800\nTIM3.Prescaler=0\nTIM3.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nVP_ADC1_Vref_Input.Mode=IN-Vrefint\nVP_ADC1_Vref_Input.Signal=ADC1_Vref_Input\nVP_SYS_VS_Systick.Mode=SysTick\nVP_SYS_VS_Systick.Signal=SYS_VS_Systick\nVP_TIM1_VS_ClockSourceINT.Mode=Internal\nVP_TIM1_VS_ClockSourceINT.Signal=TIM1_VS_ClockSourceINT\nVP_TIM2_VS_ClockSourceINT.Mode=Internal\nVP_TIM2_VS_ClockSourceINT.Signal=TIM2_VS_ClockSourceINT\nVP_TIM3_VS_ClockSourceINT.Mode=Internal\nVP_TIM3_VS_ClockSourceINT.Signal=TIM3_VS_ClockSourceINT\nboard=custom\nisbadioc=false\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/2op_main.h", "content": "/*\n * 2op_main.h\n *\n * Created on: Jun 4, 2020\n * Author: SUPER\n */\n\n\n#ifndef INC_2OP_MAIN_H_\n#define INC_2OP_MAIN_H_\n\n#include \"main.h\"\n\n//*****************************************************************************************\n\nuint16_t expo_lut[1024];\n\ntypedef enum {\n\tATTACK, DECAY, RELEASE, OFF, RETRIG\n} envelope_stage;\n\ntypedef struct {\n\tvolatile float output;\n\tvolatile envelope_stage stage;\n\tvolatile float rate;\n\tvolatile float rate_offset;\n\tvolatile float attack_offset;\n\tvolatile float release_offset;\n\tvolatile float cutoff;\n\tvolatile float target;\n\tvolatile float attack;\n\tvolatile float decay;\n\tvolatile float sustain;\n\tvolatile float release;\n\tvolatile char one_shot;\n\tvolatile uint8_t gate;\n\tvolatile uint8_t trig;\n} soft_adsr;\n\nvoid adsr_structinit(soft_adsr* adsr);\n\nvoid run_adsr(soft_adsr* adsr);\n\nvoid run_ar(soft_adsr* adsr);\n\n//************************************************************************************************\n\n//#define ONLY_ONE_SHOTS\n#define SMOOTH_ATTACK\n#define SMOOTH_ATTACK_INCREMENT 0.1f\n//#define VOCT\n\n#ifdef VOCT\n#define KHZ_IN_SCALING 0.1395f\n#else\n#define KHZ_IN_SCALING 0.25f\n#endif\n\n#define ENV_INIT 1.0f\n#define KHZ_PRE_FILTER\n\nfloat noise_offset;\n\n\ntypedef struct {\n\t//uint is cool!\n\tint32_t output;\n\tfloat amplitude;\n\tfloat frequency;\n\tuint32_t phase_increment;\n\tuint32_t phase_index;\n\t//uint is cool!\n\tint32_t modulation;\n\tsoft_adsr ADSR;\n} Operator;\n\nfloat filtered_decay_jack;\nfloat decay_sum;\nfloat ENV_AMT;\nfloat ENV_OFFSET;\nint32_t output, voice1, voice2;\nfloat env_lowpass;\nuint32_t dummy;\n//int32_t freqSum;\nfloat freqSum;\nfloat khz_pot;\nfloat khz_in;\nfloat filtered_khz_in;\nuint8_t note;\nfloat fm_ratio;\nuint8_t gate, trig, last_trig, last_gate;\nfloat env_lp;\nOperator OP1, OP2;\n\nuint32_t operator_run(Operator *OP, float envelope);\n\nvoid operator_structinit(Operator *OP);\n\nvoid check_gate();\n\nvoid check_trig();\n\nvoid set_adsr_parameters(soft_adsr *adsr);\n\nvoid slow_2op_parameter_loop();\n\nint16_t tanh_table[256];\n\nvoid tanh_table_init();\n\nvoid main_2OP_loop();\n\n//todo needs to run in slow loop\n//\t\trun_ar(&OP1.ADSR);\n\n#endif /* INC_2OP_MAIN_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/big_expo.h", "content": "/*\n * big_expo.h\n *\n * Created on: Dec 1, 2020\n * Author: SUPER\n */\n\n#ifndef INC_BIG_EXPO_H_\n#define INC_BIG_EXPO_H_\n\nstatic const float big_expo[4096] = {0,1,2};\n\n#endif /* INC_BIG_EXPO_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/big_sine_wave.h", "content": "/*\n * big_sine_wave.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef BIG_SINE_WAVE_H_\n#define BIG_SINE_WAVE_H_\n\n#include \"main.h\"\n\nstatic const uint16_t big_sine_wave[1024] = { 32768, 32969, 33170, 33371, 33572, 33773, 33974, 34174, 34375, 34576, 34777, 34977, 35178, 35378, 35579,\n\t\t35779, 35979, 36179, 36379, 36579, 36779, 36978, 37177, 37377, 37575, 37774, 37973, 38171, 38369, 38567, 38765, 38963, 39160, 39357, 39554,\n\t\t39751, 39947, 40143, 40339, 40534, 40729, 40924, 41119, 41313, 41507, 41701, 41894, 42087, 42279, 42472, 42663, 42855, 43046, 43237, 43427,\n\t\t43617, 43807, 43996, 44184, 44373, 44560, 44748, 44935, 45121, 45307, 45493, 45678, 45862, 46046, 46230, 46413, 46595, 46777, 46959, 47140,\n\t\t47320, 47500, 47679, 47858, 48036, 48214, 48391, 48567, 48743, 48919, 49093, 49267, 49441, 49613, 49785, 49957, 50128, 50298, 50468, 50636,\n\t\t50805, 50972, 51139, 51305, 51471, 51635, 51799, 51963, 52125, 52287, 52448, 52609, 52768, 52927, 53085, 53243, 53399, 53555, 53710, 53864,\n\t\t54018, 54170, 54322, 54473, 54623, 54773, 54921, 55069, 55216, 55362, 55507, 55652, 55795, 55938, 56079, 56220, 56360, 56499, 56637, 56775,\n\t\t56911, 57047, 57181, 57315, 57448, 57579, 57710, 57840, 57969, 58097, 58224, 58350, 58475, 58600, 58723, 58845, 58966, 59087, 59206, 59324,\n\t\t59441, 59558, 59673, 59787, 59900, 60013, 60124, 60234, 60343, 60451, 60558, 60664, 60769, 60873, 60976, 61078, 61178, 61278, 61377, 61474,\n\t\t61571, 61666, 61760, 61853, 61945, 62036, 62126, 62215, 62302, 62389, 62474, 62559, 62642, 62724, 62805, 62885, 62963, 63041, 63117, 63192,\n\t\t63266, 63339, 63411, 63482, 63551, 63620, 63687, 63753, 63818, 63881, 63944, 64005, 64065, 64124, 64182, 64238, 64294, 64348, 64401, 64453,\n\t\t64504, 64553, 64601, 64648, 64694, 64739, 64782, 64825, 64866, 64905, 64944, 64981, 65018, 65053, 65086, 65119, 65150, 65180, 65209, 65237,\n\t\t65263, 65289, 65313, 65335, 65357, 65377, 65396, 65414, 65431, 65446, 65460, 65473, 65485, 65496, 65505, 65513, 65520, 65525, 65529, 65533,\n\t\t65534, 65535, 65534, 65533, 65529, 65525, 65520, 65513, 65505, 65496, 65485, 65473, 65460, 65446, 65431, 65414, 65396, 65377, 65357, 65335,\n\t\t65313, 65289, 65263, 65237, 65209, 65180, 65150, 65119, 65086, 65053, 65018, 64981, 64944, 64905, 64866, 64825, 64782, 64739, 64694, 64648,\n\t\t64601, 64553, 64504, 64453, 64401, 64348, 64294, 64238, 64182, 64124, 64065, 64005, 63944, 63881, 63818, 63753, 63687, 63620, 63551, 63482,\n\t\t63411, 63339, 63266, 63192, 63117, 63041, 62963, 62885, 62805, 62724, 62642, 62559, 62474, 62389, 62302, 62215, 62126, 62036, 61945, 61853,\n\t\t61760, 61666, 61571, 61474, 61377, 61278, 61178, 61078, 60976, 60873, 60769, 60664, 60558, 60451, 60343, 60234, 60124, 60013, 59900, 59787,\n\t\t59673, 59558, 59441, 59324, 59206, 59087, 58966, 58845, 58723, 58600, 58475, 58350, 58224, 58097, 57969, 57840, 57710, 57579, 57448, 57315,\n\t\t57181, 57047, 56911, 56775, 56637, 56499, 56360, 56220, 56079, 55938, 55795, 55652, 55507, 55362, 55216, 55069, 54921, 54773, 54623, 54473,\n\t\t54322, 54170, 54018, 53864, 53710, 53555, 53399, 53243, 53085, 52927, 52768, 52609, 52448, 52287, 52125, 51963, 51799, 51635, 51471, 51305,\n\t\t51139, 50972, 50805, 50636, 50468, 50298, 50128, 49957, 49785, 49613, 49441, 49267, 49093, 48919, 48743, 48567, 48391, 48214, 48036, 47858,\n\t\t47679, 47500, 47320, 47140, 46959, 46777, 46595, 46413, 46230, 46046, 45862, 45678, 45493, 45307, 45121, 44935, 44748, 44560, 44373, 44184,\n\t\t43996, 43807, 43617, 43427, 43237, 43046, 42855, 42663, 42472, 42279, 42087, 41894, 41701, 41507, 41313, 41119, 40924, 40729, 40534, 40339,\n\t\t40143, 39947, 39751, 39554, 39357, 39160, 38963, 38765, 38567, 38369, 38171, 37973, 37774, 37575, 37377, 37177, 36978, 36779, 36579, 36379,\n\t\t36179, 35979, 35779, 35579, 35378, 35178, 34977, 34777, 34576, 34375, 34174, 33974, 33773, 33572, 33371, 33170, 32969, 32768, 32566, 32365,\n\t\t32164, 31963, 31762, 31561, 31361, 31160, 30959, 30758, 30558, 30357, 30157, 29956, 29756, 29556, 29356, 29156, 28956, 28756, 28557, 28358,\n\t\t28158, 27960, 27761, 27562, 27364, 27166, 26968, 26770, 26572, 26375, 26178, 25981, 25784, 25588, 25392, 25196, 25001, 24806, 24611, 24416,\n\t\t24222, 24028, 23834, 23641, 23448, 23256, 23063, 22872, 22680, 22489, 22298, 22108, 21918, 21728, 21539, 21351, 21162, 20975, 20787, 20600,\n\t\t20414, 20228, 20042, 19857, 19673, 19489, 19305, 19122, 18940, 18758, 18576, 18395, 18215, 18035, 17856, 17677, 17499, 17321, 17144, 16968,\n\t\t16792, 16616, 16442, 16268, 16094, 15922, 15750, 15578, 15407, 15237, 15067, 14899, 14730, 14563, 14396, 14230, 14064, 13900, 13736, 13572,\n\t\t13410, 13248, 13087, 12926, 12767, 12608, 12450, 12292, 12136, 11980, 11825, 11671, 11517, 11365, 11213, 11062, 10912, 10762, 10614, 10466,\n\t\t10319, 10173, 10028, 9883, 9740, 9597, 9456, 9315, 9175, 9036, 8898, 8760, 8624, 8488, 8354, 8220, 8087, 7956, 7825, 7695, 7566, 7438, 7311,\n\t\t7185, 7060, 6935, 6812, 6690, 6569, 6448, 6329, 6211, 6094, 5977, 5862, 5748, 5635, 5522, 5411, 5301, 5192, 5084, 4977, 4871, 4766, 4662,\n\t\t4559, 4457, 4357, 4257, 4158, 4061, 3964, 3869, 3775, 3682, 3590, 3499, 3409, 3320, 3233, 3146, 3061, 2976, 2893, 2811, 2730, 2650, 2572,\n\t\t2494, 2418, 2343, 2269, 2196, 2124, 2053, 1984, 1915, 1848, 1782, 1717, 1654, 1591, 1530, 1470, 1411, 1353, 1297, 1241, 1187, 1134, 1082,\n\t\t1031, 982, 934, 887, 841, 796, 753, 710, 669, 630, 591, 554, 517, 482, 449, 416, 385, 355, 326, 298, 272, 246, 222, 200, 178, 158, 139, 121,\n\t\t104, 89, 75, 62, 50, 39, 30, 22, 15, 10, 6, 2, 1, 0, 1, 2, 6, 10, 15, 22, 30, 39, 50, 62, 75, 89, 104, 121, 139, 158, 178, 200, 222, 246, 272,\n\t\t298, 326, 355, 385, 416, 449, 482, 517, 554, 591, 630, 669, 710, 753, 796, 841, 887, 934, 982, 1031, 1082, 1134, 1187, 1241, 1297, 1353, 1411,\n\t\t1470, 1530, 1591, 1654, 1717, 1782, 1848, 1915, 1984, 2053, 2124, 2196, 2269, 2343, 2418, 2494, 2572, 2650, 2730, 2811, 2893, 2976, 3061,\n\t\t3146, 3233, 3320, 3409, 3499, 3590, 3682, 3775, 3869, 3964, 4061, 4158, 4257, 4357, 4457, 4559, 4662, 4766, 4871, 4977, 5084, 5192, 5301,\n\t\t5411, 5522, 5635, 5748, 5862, 5977, 6094, 6211, 6329, 6448, 6569, 6690, 6812, 6935, 7060, 7185, 7311, 7438, 7566, 7695, 7825, 7956, 8087,\n\t\t8220, 8354, 8488, 8624, 8760, 8898, 9036, 9175, 9315, 9456, 9597, 9740, 9883, 10028, 10173, 10319, 10466, 10614, 10762, 10912, 11062, 11213,\n\t\t11365, 11517, 11671, 11825, 11980, 12136, 12292, 12450, 12608, 12767, 12926, 13087, 13248, 13410, 13572, 13736, 13900, 14064, 14230, 14396,\n\t\t14563, 14730, 14899, 15067, 15237, 15407, 15578, 15750, 15922, 16094, 16268, 16442, 16616, 16792, 16968, 17144, 17321, 17499, 17677, 17856,\n\t\t18035, 18215, 18395, 18576, 18758, 18940, 19122, 19305, 19489, 19673, 19857, 20042, 20228, 20414, 20600, 20787, 20975, 21162, 21351, 21539,\n\t\t21728, 21918, 22108, 22298, 22489, 22680, 22872, 23063, 23256, 23448, 23641, 23834, 24028, 24222, 24416, 24611, 24806, 25001, 25196, 25392,\n\t\t25588, 25784, 25981, 26178, 26375, 26572, 26770, 26968, 27166, 27364, 27562, 27761, 27960, 28158, 28358, 28557, 28756, 28956, 29156, 29356,\n\t\t29556, 29756, 29956, 30157, 30357, 30558, 30758, 30959, 31160, 31361, 31561, 31762, 31963, 32164, 32365, 32566 };\n#endif /* BIG_SINE_WAVE_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/dac.h", "content": "/*\n * dac.h\n *\n * Created on: Apr 3, 2020\n * Author: SUPER\n */\n\n#ifndef INC_DAC_H_\n#define INC_DAC_H_\n\n#include \"main.h\"\n\nvoid dac_out(uint16_t _out_val);\nvoid dac2_ch1(uint16_t _out_val);\nvoid dac1_ch1(uint16_t _out_val);\n\n#endif /* INC_DAC_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/dynamic_smooth.h", "content": "/*\n * dynamic_smooth.h\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n#ifndef INC_DYNAMIC_SMOOTH_H_\n#define INC_DYNAMIC_SMOOTH_H_\n\n#include \"main.h\"\n\ntypedef struct {\n\t//init values\n\tfloat g0;\n\tfloat sense;\n\n\t//tick values\n\tfloat low1;\n\tfloat low2;\n\tfloat low1z;\n\tfloat low2z;\n\tfloat bandz;\n\tfloat out;\n}dynamic_smooth;\n\ndynamic_smooth dynamic_smooth_a;\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in);\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity);\n\n#endif /* INC_DYNAMIC_SMOOTH_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/global_variables.h", "content": "/*\n * global_variables.h\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#ifndef INC_GLOBAL_VARIABLES_H_\n#define INC_GLOBAL_VARIABLES_H_\n\n#include \"stm32f3xx.h\"\n\n#define NUM_ADC_CHANNELS 7\n\nuint16_t adc_data[NUM_ADC_CHANNELS];\nuint16_t adc_data_10b[NUM_ADC_CHANNELS-1];\nuint16_t voct_data[1];\nuint16_t vdd_mv;\nuint32_t vdd_cal;\nfloat khz_correction;\nuint16_t ramp;\nuint16_t khz_in_mv;\n\n#endif /* INC_GLOBAL_VARIABLES_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/loop.h", "content": "/*\n * loop.h\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#ifndef INC_LOOP_H_\n#define INC_LOOP_H_\n\nvoid loop(void);\n\n#endif /* INC_LOOP_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/main.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.h\r\n * @brief : Header for main.c file.\r\n * This file contains the common defines of the application.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2020 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __MAIN_H\r\n#define __MAIN_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n#include \"stm32f3xx_ll_dac.h\"\r\n#include \"stm32f3xx_ll_rcc.h\"\r\n#include \"stm32f3xx_ll_bus.h\"\r\n#include \"stm32f3xx_ll_system.h\"\r\n#include \"stm32f3xx_ll_exti.h\"\r\n#include \"stm32f3xx_ll_cortex.h\"\r\n#include \"stm32f3xx_ll_utils.h\"\r\n#include \"stm32f3xx_ll_pwr.h\"\r\n#include \"stm32f3xx_ll_dma.h\"\r\n#include \"stm32f3xx_ll_tim.h\"\r\n#include \"stm32f3xx.h\"\r\n#include \"stm32f3xx_ll_gpio.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n//#include \"math.h\"\r\n#include \"pin_map.h\"\r\n#include \"loop.h\"\r\n#include \"global_variables.h\"\r\n#include \"noise.h\"\r\n#include \"big_sine_wave.h\"\r\n#include \"dac.h\"\r\n#include \"dynamic_smooth.h\"\r\n#include \"2op_main.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid Error_Handler(void);\r\n\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n/* Private defines -----------------------------------------------------------*/\r\n/* USER CODE BEGIN Private defines */\r\n\r\n#define LL_ADC_RESOLUTION_12B ((uint32_t)0x00000000U) /*!< ADC resolution 12 bits */\r\n#define VREFINT_CAL_ADDR ((uint16_t*) ((uint32_t)0x1FFFF7BAU)) /* Internal voltage reference, address of parameter VREFINT_CAL: VrefInt ADC raw data acquired at temperature 30 DegC (tolerance: +-5 DegC), Vref+ = 3.3 V (tolerance: +-10 mV). */\r\n#define VREFINT_CAL_VREF ((uint32_t) 3300U) /* Analog voltage reference (Vref+) value with which temperature sensor has been calibrated in production (tolerance: +-10 mV) (unit: mV). */\r\n\r\n#define __LL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n (((__DATA__) \\\r\n << ((__ADC_RESOLUTION_CURRENT__) >> (0U))) \\\r\n >> ((__ADC_RESOLUTION_TARGET__) >> (0U)) \\\r\n )\r\n\r\n#define __LL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n (((uint32_t)(*VREFINT_CAL_ADDR) * VREFINT_CAL_VREF) \\\r\n / __LL_ADC_CONVERT_DATA_RESOLUTION((__VREFINT_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n )\r\n\r\n/* USER CODE END Private defines */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __MAIN_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/noise.h", "content": "/*\n * noise.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef NOISE_H_\n#define NOISE_H_\n\n#include \"main.h\"\n\nuint32_t noise(void);\n\n#endif /* NOISE_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/pin_map.h", "content": "/*\n * pin_map.h\n *\n * Created on: Jun 4, 2020\n * Author: SUPER\n */\n\n#ifndef INC_PIN_MAP_H_\n#define INC_PIN_MAP_H_\n\n#define GATE_PORT \t\tGPIOA\n#define GATE_PIN\t\tGPIO_PIN_7\n\n#define TRIG_PORT\t\tGPIOA\n#define TRIG_PIN\t\tGPIO_PIN_7\n\n#define KHZ_POT\t\t\t3\n#define RATIO_POT\t\t2\n#define DECAY_SLIDER\t5\n#define DECAY_JACK\t\t0\n#define FM_SLIDER\t\t4\n#define FM_JACK\t\t\t1\n\n\n#endif /* INC_PIN_MAP_H_ */\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/stm32_assert.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32_assert.h\r\n * @brief STM32 assert file.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2018 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32_ASSERT_H\r\n#define __STM32_ASSERT_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/* Includes ------------------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief The assert_param macro is used for function's parameters check.\r\n * @param expr: If expr is false, it calls assert_failed function\r\n * which reports the name of the source file and the source\r\n * line number of the call that failed.\r\n * If expr is true, it returns no value.\r\n * @retval None\r\n */\r\n #define assert_param(expr) ((expr) ? (void)0U : assert_failed((uint8_t *)__FILE__, __LINE__))\r\n/* Exported functions ------------------------------------------------------- */\r\n void assert_failed(uint8_t* file, uint32_t line);\r\n#else\r\n #define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32_ASSERT_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/stm32f3xx_hal_conf.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_conf.h\r\n * @brief HAL configuration file.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_CONF_H\r\n#define __STM32F3xx_HAL_CONF_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* ########################## Module Selection ############################## */\r\n/**\r\n * @brief This is the list of modules to be used in the HAL driver\r\n */\r\n\r\n#define HAL_MODULE_ENABLED\r\n #define HAL_ADC_MODULE_ENABLED\r\n/*#define HAL_CRYP_MODULE_ENABLED */\r\n/*#define HAL_CAN_MODULE_ENABLED */\r\n/*#define HAL_CEC_MODULE_ENABLED */\r\n/*#define HAL_NAND_MODULE_ENABLED */\r\n/*#define HAL_NOR_MODULE_ENABLED */\r\n/*#define HAL_PCCARD_MODULE_ENABLED */\r\n/*#define HAL_SRAM_MODULE_ENABLED */\r\n/*#define HAL_HRTIM_MODULE_ENABLED */\r\n/*#define HAL_OPAMP_MODULE_ENABLED */\r\n/*#define HAL_SDADC_MODULE_ENABLED */\r\n/*#define HAL_TSC_MODULE_ENABLED */\r\n/*#define HAL_COMP_MODULE_ENABLED */\r\n/*#define HAL_CRC_MODULE_ENABLED */\r\n/*#define HAL_CRYP_MODULE_ENABLED */\r\n/*#define HAL_DAC_MODULE_ENABLED */\r\n/*#define HAL_I2S_MODULE_ENABLED */\r\n/*#define HAL_IWDG_MODULE_ENABLED */\r\n/*#define HAL_LCD_MODULE_ENABLED */\r\n/*#define HAL_LPTIM_MODULE_ENABLED */\r\n/*#define HAL_RNG_MODULE_ENABLED */\r\n/*#define HAL_RTC_MODULE_ENABLED */\r\n/*#define HAL_SPI_MODULE_ENABLED */\r\n/*#define HAL_TIM_MODULE_ENABLED */\r\n/*#define HAL_UART_MODULE_ENABLED */\r\n/*#define HAL_USART_MODULE_ENABLED */\r\n/*#define HAL_IRDA_MODULE_ENABLED */\r\n/*#define HAL_SMARTCARD_MODULE_ENABLED */\r\n/*#define HAL_SMBUS_MODULE_ENABLED */\r\n/*#define HAL_WWDG_MODULE_ENABLED */\r\n/*#define HAL_PCD_MODULE_ENABLED */\r\n#define HAL_GPIO_MODULE_ENABLED\r\n#define HAL_EXTI_MODULE_ENABLED\r\n/* #define HAL_CAN_LEGACY_MODULE_ENABLED */\r\n#define HAL_DMA_MODULE_ENABLED\r\n#define HAL_RCC_MODULE_ENABLED\r\n#define HAL_FLASH_MODULE_ENABLED\r\n#define HAL_PWR_MODULE_ENABLED\r\n#define HAL_CORTEX_MODULE_ENABLED\r\n#define HAL_I2C_MODULE_ENABLED\r\n/* ########################## HSE/HSI Values adaptation ##################### */\r\n/**\r\n * @brief Adjust the value of External High Speed oscillator (HSE) used in your application.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSE is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE ((uint32_t)8000000) /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n/**\r\n * @brief In the following line adjust the External High Speed oscillator (HSE) Startup\r\n * Timeout value\r\n */\r\n#if !defined (HSE_STARTUP_TIMEOUT)\r\n #define HSE_STARTUP_TIMEOUT ((uint32_t)100) /*!< Time out for HSE start up, in ms */\r\n#endif /* HSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI) value.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSI is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE ((uint32_t)8000000) /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @brief In the following line adjust the Internal High Speed oscillator (HSI) Startup\r\n * Timeout value\r\n */\r\n#if !defined (HSI_STARTUP_TIMEOUT)\r\n #define HSI_STARTUP_TIMEOUT ((uint32_t)5000) /*!< Time out for HSI start up */\r\n#endif /* HSI_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief Internal Low Speed oscillator (LSI) value.\r\n */\r\n#if !defined (LSI_VALUE)\r\n #define LSI_VALUE ((uint32_t)40000)\r\n#endif /* LSI_VALUE */ /*!< Value of the Internal Low Speed oscillator in Hz\r\n The real value may vary depending on the variations\r\n in voltage and temperature. */\r\n/**\r\n * @brief External Low Speed oscillator (LSE) value.\r\n */\r\n#if !defined (LSE_VALUE)\r\n #define LSE_VALUE ((uint32_t)32768) /*!< Value of the External Low Speed oscillator in Hz */\r\n#endif /* LSE_VALUE */\r\n\r\n/**\r\n * @brief Time out for LSE start up value in ms.\r\n */\r\n#if !defined (LSE_STARTUP_TIMEOUT)\r\n #define LSE_STARTUP_TIMEOUT ((uint32_t)5000) /*!< Time out for LSE start up, in ms */\r\n#endif /* LSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief External clock source for I2S peripheral\r\n * This value is used by the I2S HAL module to compute the I2S clock source\r\n * frequency, this source is inserted directly through I2S_CKIN pad.\r\n * - External clock generated through external PLL component on EVAL 303 (based on MCO or crystal)\r\n * - External clock not generated on EVAL 373\r\n */\r\n#if !defined (EXTERNAL_CLOCK_VALUE)\r\n #define EXTERNAL_CLOCK_VALUE ((uint32_t)8000000) /*!< Value of the External oscillator in Hz*/\r\n#endif /* EXTERNAL_CLOCK_VALUE */\r\n\r\n/* Tip: To avoid modifying this file each time you need to use different HSE,\r\n === you can define the HSE value in your toolchain compiler preprocessor. */\r\n\r\n/* ########################### System Configuration ######################### */\r\n/**\r\n * @brief This is the HAL system configuration section\r\n */\r\n\r\n#define VDD_VALUE ((uint32_t)3300) /*!< Value of VDD in mv */\r\n#define TICK_INT_PRIORITY ((uint32_t)0) /*!< tick interrupt priority (lowest by default) */\r\n#define USE_RTOS 0\r\n#define PREFETCH_ENABLE 1\r\n#define INSTRUCTION_CACHE_ENABLE 0\r\n#define DATA_CACHE_ENABLE 0\r\n#define USE_SPI_CRC 0U\r\n\r\n#define USE_HAL_ADC_REGISTER_CALLBACKS 0U /* ADC register callback disabled */\r\n#define USE_HAL_CAN_REGISTER_CALLBACKS 0U /* CAN register callback disabled */\r\n#define USE_HAL_COMP_REGISTER_CALLBACKS 0U /* COMP register callback disabled */\r\n#define USE_HAL_CEC_REGISTER_CALLBACKS 0U /* CEC register callback disabled */\r\n#define USE_HAL_DAC_REGISTER_CALLBACKS 0U /* DAC register callback disabled */\r\n#define USE_HAL_SRAM_REGISTER_CALLBACKS 0U /* SRAM register callback disabled */\r\n#define USE_HAL_SMBUS_REGISTER_CALLBACKS 0U /* SMBUS register callback disabled */\r\n#define USE_HAL_NAND_REGISTER_CALLBACKS 0U /* NAND register callback disabled */\r\n#define USE_HAL_NOR_REGISTER_CALLBACKS 0U /* NOR register callback disabled */\r\n#define USE_HAL_PCCARD_REGISTER_CALLBACKS 0U /* PCCARD register callback disabled */\r\n#define USE_HAL_HRTIM_REGISTER_CALLBACKS 0U /* HRTIM register callback disabled */\r\n#define USE_HAL_I2C_REGISTER_CALLBACKS 0U /* I2C register callback disabled */\r\n#define USE_HAL_UART_REGISTER_CALLBACKS 0U /* UART register callback disabled */\r\n#define USE_HAL_USART_REGISTER_CALLBACKS 0U /* USART register callback disabled */\r\n#define USE_HAL_IRDA_REGISTER_CALLBACKS 0U /* IRDA register callback disabled */\r\n#define USE_HAL_SMARTCARD_REGISTER_CALLBACKS 0U /* SMARTCARD register callback disabled */\r\n#define USE_HAL_WWDG_REGISTER_CALLBACKS 0U /* WWDG register callback disabled */\r\n#define USE_HAL_OPAMP_REGISTER_CALLBACKS 0U /* OPAMP register callback disabled */\r\n#define USE_HAL_RTC_REGISTER_CALLBACKS 0U /* RTC register callback disabled */\r\n#define USE_HAL_SPI_REGISTER_CALLBACKS 0U /* SPI register callback disabled */\r\n#define USE_HAL_I2S_REGISTER_CALLBACKS 0U /* I2S register callback disabled */\r\n#define USE_HAL_TIM_REGISTER_CALLBACKS 0U /* TIM register callback disabled */\r\n#define USE_HAL_TSC_REGISTER_CALLBACKS 0U /* TSC register callback disabled */\r\n#define USE_HAL_PCD_REGISTER_CALLBACKS 0U /* PCD register callback disabled */\r\n\r\n/* ########################## Assert Selection ############################## */\r\n/**\r\n * @brief Uncomment the line below to expanse the \"assert_param\" macro in the\r\n * HAL drivers code\r\n */\r\n/* #define USE_FULL_ASSERT 1U */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/**\r\n * @brief Include module's header file\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_rcc.h\"\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_gpio.h\"\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_exti.h\"\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_dma.h\"\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_cortex.h\"\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_adc.h\"\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CAN_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_can.h\"\r\n#endif /* HAL_CAN_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CAN_LEGACY_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_can_legacy.h\"\r\n#endif /* HAL_CAN_LEGACY_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CEC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_cec.h\"\r\n#endif /* HAL_CEC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_COMP_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_comp.h\"\r\n#endif /* HAL_COMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_crc.h\"\r\n#endif /* HAL_CRC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_dac.h\"\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_flash.h\"\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SRAM_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_sram.h\"\r\n#endif /* HAL_SRAM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NOR_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_nor.h\"\r\n#endif /* HAL_NOR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NAND_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_nand.h\"\r\n#endif /* HAL_NAND_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PCCARD_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_pccard.h\"\r\n#endif /* HAL_PCCARD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_HRTIM_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_hrtim.h\"\r\n#endif /* HAL_HRTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_i2c.h\"\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2S_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_i2s.h\"\r\n#endif /* HAL_I2S_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IRDA_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_irda.h\"\r\n#endif /* HAL_IRDA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IWDG_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_iwdg.h\"\r\n#endif /* HAL_IWDG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_OPAMP_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_opamp.h\"\r\n#endif /* HAL_OPAMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PCD_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_pcd.h\"\r\n#endif /* HAL_PCD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_pwr.h\"\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RTC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_rtc.h\"\r\n#endif /* HAL_RTC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SDADC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_sdadc.h\"\r\n#endif /* HAL_SDADC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMARTCARD_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_smartcard.h\"\r\n#endif /* HAL_SMARTCARD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMBUS_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_smbus.h\"\r\n#endif /* HAL_SMBUS_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SPI_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_spi.h\"\r\n#endif /* HAL_SPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_tim.h\"\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_TSC_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_tsc.h\"\r\n#endif /* HAL_TSC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_UART_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_uart.h\"\r\n#endif /* HAL_UART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_USART_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_usart.h\"\r\n#endif /* HAL_USART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_WWDG_MODULE_ENABLED\r\n #include \"stm32f3xx_hal_wwdg.h\"\r\n#endif /* HAL_WWDG_MODULE_ENABLED */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief The assert_param macro is used for function's parameters check.\r\n * @param expr If expr is false, it calls assert_failed function\r\n * which reports the name of the source file and the source\r\n * line number of the call that failed.\r\n * If expr is true, it returns no value.\r\n * @retval None\r\n */\r\n #define assert_param(expr) ((expr) ? (void)0U : assert_failed((uint8_t *)__FILE__, __LINE__))\r\n/* Exported functions ------------------------------------------------------- */\r\n void assert_failed(uint8_t* file, uint32_t line);\r\n#else\r\n #define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_CONF_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Inc/stm32f3xx_it.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32f3xx_it.h\r\n * @brief This file contains the headers of the interrupt handlers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2020 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_IT_H\r\n#define __STM32F3xx_IT_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid NMI_Handler(void);\r\nvoid HardFault_Handler(void);\r\nvoid MemManage_Handler(void);\r\nvoid BusFault_Handler(void);\r\nvoid UsageFault_Handler(void);\r\nvoid SVC_Handler(void);\r\nvoid DebugMon_Handler(void);\r\nvoid PendSV_Handler(void);\r\nvoid SysTick_Handler(void);\r\nvoid DMA1_Channel1_IRQHandler(void);\r\nvoid DMA1_Channel2_IRQHandler(void);\r\nvoid TIM1_UP_TIM16_IRQHandler(void);\r\nvoid TIM2_IRQHandler(void);\r\nvoid TIM3_IRQHandler(void);\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_IT_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/2op_main.c", "content": "/*\n * 2op_main.c\n *\n * Created on: Jun 4, 2020\n * Author: SUPER\n */\n\n#include \"2op_main.h\"\n#include \"big_expo.h\"\n\nuint16_t expo_lut[1024] = { 65535, 64771, 64017, 63271, 62534, 61805, 61085, 60374, 59670, 58975, 58288, 57609, 56938, 56274, 55619, 54971, 54330,\n\t\t53697, 53072, 52454, 51842, 51238, 50642, 50052, 49468, 48892, 48322, 47760, 47203, 46653, 46110, 45572, 45042, 44517, 43998, 43486, 42979,\n\t\t42478, 41983, 41494, 41011, 40533, 40061, 39594, 39133, 38677, 38226, 37781, 37341, 36906, 36476, 36051, 35631, 35216, 34805, 34400, 33999,\n\t\t33603, 33212, 32825, 32442, 32064, 31691, 31321, 30957, 30596, 30239, 29887, 29539, 29195, 28855, 28519, 28186, 27858, 27533, 27213, 26896,\n\t\t26582, 26272, 25966, 25664, 25365, 25069, 24777, 24489, 24203, 23921, 23643, 23367, 23095, 22826, 22560, 22297, 22037, 21781, 21527, 21276,\n\t\t21028, 20783, 20541, 20302, 20065, 19832, 19600, 19372, 19146, 18923, 18703, 18485, 18270, 18057, 17846, 17639, 17433, 17230, 17029, 16831,\n\t\t16635, 16441, 16249, 16060, 15873, 15688, 15505, 15325, 15146, 14970, 14795, 14623, 14452, 14284, 14118, 13953, 13791, 13630, 13471, 13314,\n\t\t13159, 13006, 12854, 12705, 12557, 12410, 12266, 12123, 11982, 11842, 11704, 11568, 11433, 11300, 11168, 11038, 10909, 10782, 10657, 10532,\n\t\t10410, 10288, 10169, 10050, 9933, 9817, 9703, 9590, 9478, 9368, 9259, 9151, 9044, 8939, 8835, 8732, 8630, 8529, 8430, 8332, 8235, 8139, 8044,\n\t\t7950, 7858, 7766, 7676, 7586, 7498, 7410, 7324, 7239, 7154, 7071, 6989, 6907, 6827, 6747, 6669, 6591, 6514, 6438, 6363, 6289, 6216, 6144,\n\t\t6072, 6001, 5931, 5862, 5794, 5726, 5660, 5594, 5529, 5464, 5400, 5338, 5275, 5214, 5153, 5093, 5034, 4975, 4917, 4860, 4803, 4747, 4692,\n\t\t4637, 4583, 4530, 4477, 4425, 4373, 4323, 4272, 4222, 4173, 4125, 4077, 4029, 3982, 3936, 3890, 3845, 3800, 3755, 3712, 3668, 3626, 3583,\n\t\t3542, 3500, 3460, 3419, 3380, 3340, 3301, 3263, 3225, 3187, 3150, 3113, 3077, 3041, 3006, 2971, 2936, 2902, 2868, 2835, 2802, 2769, 2737,\n\t\t2705, 2673, 2642, 2612, 2581, 2551, 2521, 2492, 2463, 2434, 2406, 2378, 2350, 2323, 2296, 2269, 2242, 2216, 2191, 2165, 2140, 2115, 2090,\n\t\t2066, 2042, 2018, 1995, 1971, 1948, 1926, 1903, 1881, 1859, 1837, 1816, 1795, 1774, 1753, 1733, 1713, 1693, 1673, 1654, 1634, 1615, 1596,\n\t\t1578, 1559, 1541, 1523, 1506, 1488, 1471, 1454, 1437, 1420, 1403, 1387, 1371, 1355, 1339, 1323, 1308, 1293, 1278, 1263, 1248, 1234, 1219,\n\t\t1205, 1191, 1177, 1163, 1150, 1136, 1123, 1110, 1097, 1084, 1072, 1059, 1047, 1035, 1023, 1011, 999, 987, 976, 964, 953, 942, 931, 920, 910,\n\t\t899, 889, 878, 868, 858, 848, 838, 828, 819, 809, 800, 790, 781, 772, 763, 754, 745, 737, 728, 720, 711, 703, 695, 687, 679, 671, 663, 655,\n\t\t648, 640, 633, 625, 618, 611, 604, 597, 590, 583, 576, 569, 563, 556, 550, 543, 537, 531, 524, 518, 512, 506, 500, 495, 489, 483, 477, 472,\n\t\t466, 461, 456, 450, 445, 440, 435, 430, 425, 420, 415, 410, 405, 400, 396, 391, 387, 382, 378, 373, 369, 365, 360, 356, 352, 348, 344, 340,\n\t\t336, 332, 328, 324, 321, 317, 313, 309, 306, 302, 299, 295, 292, 288, 285, 282, 278, 275, 272, 269, 266, 263, 260, 257, 254, 251, 248, 245,\n\t\t242, 239, 236, 234, 231, 228, 226, 223, 220, 218, 215, 213, 210, 208, 205, 203, 201, 198, 196, 194, 191, 189, 187, 185, 183, 181, 178, 176,\n\t\t174, 172, 170, 168, 166, 164, 162, 161, 159, 157, 155, 153, 151, 150, 148, 146, 144, 143, 141, 139, 138, 136, 135, 133, 132, 130, 129, 127,\n\t\t126, 124, 123, 121, 120, 118, 117, 116, 114, 113, 112, 110, 109, 108, 107, 105, 104, 103, 102, 100, 99, 98, 97, 96, 95, 94, 93, 91, 90, 89,\n\t\t88, 87, 86, 85, 84, 83, 82, 81, 80, 79, 79, 78, 77, 76, 75, 74, 73, 72, 72, 71, 70, 69, 68, 67, 67, 66, 65, 64, 64, 63, 62, 61, 61, 60, 59,\n\t\t59, 58, 57, 57, 56, 55, 55, 54, 53, 53, 52, 52, 51, 50, 50, 49, 49, 48, 47, 47, 46, 46, 45, 45, 44, 44, 43, 43, 42, 42, 41, 41, 40, 40, 39,\n\t\t39, 38, 38, 38, 37, 37, 36, 36, 35, 35, 35, 34, 34, 33, 33, 33, 32, 32, 31, 31, 31, 30, 30, 30, 29, 29, 29, 28, 28, 28, 27, 27, 27, 26, 26,\n\t\t26, 26, 25, 25, 25, 24, 24, 24, 23, 23, 23, 23, 22, 22, 22, 22, 21, 21, 21, 21, 20, 20, 20, 20, 19, 19, 19, 19, 19, 18, 18, 18, 18, 18, 17,\n\t\t17, 17, 17, 17, 16, 16, 16, 16, 16, 15, 15, 15, 15, 15, 15, 14, 14, 14, 14, 14, 14, 13, 13, 13, 13, 13, 13, 12, 12, 12, 12, 12, 12, 12, 11,\n\t\t11, 11, 11, 11, 11, 11, 11, 10, 10, 10, 10, 10, 10, 10, 10, 10, 9, 9, 9, 9, 9, 9, 9, 9, 9, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 7, 7, 7, 7, 7, 7,\n\t\t7, 7, 7, 7, 7, 7, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4, 4,\n\t\t4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 2, 2, 2, 2, 2,\n\t\t2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,\n\t\t0, 0, 0, 0, 0, 0, 0, 0 };\n\nvoid adsr_structinit(soft_adsr *adsr) {\n\tadsr->output = ENV_INIT;\n\tadsr->attack = 0.0f;\n\tadsr->decay = 0.0f;\n\tadsr->sustain = 0.0f;\n\tadsr->release = 0.0f;\n\tadsr->stage = OFF;\n\tadsr->rate = 0.0f;\n\tadsr->rate_offset = 0.0f;\n\tadsr->cutoff = 0.0f;\n\tadsr->target = ENV_INIT;\n\tadsr->one_shot = 0;\n}\n\nvoid run_adsr(soft_adsr *adsr) {\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->target = 1.0f;\n\t\tadsr->rate = adsr->attack;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.9f) {\n\t\t\tadsr->stage = DECAY;\n\t\t}\n\t}\n\n//sustain at decay\n\tif (adsr->stage == DECAY) {\n\t\tadsr->rate = adsr->decay;\n\t\tadsr->target = adsr->sustain;\n\t\tif (adsr->one_shot) {\n\t\t\tif (adsr->output < (adsr->sustain + 0.01f)) {\n\t\t\t\tadsr->stage = RELEASE;\n\t\t\t}\n\t\t}\n\t}\n//low at release\n\tif (adsr->stage == RELEASE) {\n\t\tadsr->rate = adsr->release;\n\t\tadsr->target = 0.0f;\n\t}\n\n\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\n\tif (adsr->cutoff > 0.99) {\n\t\tadsr->cutoff = 0.99;\n\t}\n\tif (adsr->cutoff < 0.0) {\n\t\tadsr->cutoff = 0;\n\t}\n\n\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n}\n\nvoid run_ar(soft_adsr *adsr) {\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->target = 1.0f;\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->one_shot) {\n\t\t\tif (adsr->output > 0.9f) {\n\t\t\t\tadsr->stage = RELEASE;\n\t\t\t}\n\t\t}\n\t}\n\n//low at release\n\tif (adsr->stage == RELEASE) {\n\t\tadsr->rate = adsr->release + adsr->release_offset;\n\t\tadsr->target = 0.0f;\n\t}\n\n\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\t//adsr->cutoff = adsr->rate;\n\n\tif (adsr->cutoff > 0.99) {\n\t\tadsr->cutoff = 0.99;\n\t}\n\tif (adsr->cutoff < 0.0) {\n\t\tadsr->cutoff = 0;\n\t}\n\n\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n}\n\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n\t//one shot style smooth attack\n\n\tif (adsr->output < 0.01f) {\n\t\tadsr->one_shot = 0;\n\t}\n\n\tif (adsr->stage == ATTACK) {\n\n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.95f) {\n\t\t\tadsr->stage = RELEASE;\n\t\t}\n\t} else {\n\n\t\t//low at release\n\t\tif (adsr->stage == RELEASE) {\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n\t\t\tadsr->target = 0.0f;\n\t\t}\n\n\t\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n\t\t//adsr->cutoff = adsr->rate;\n\n\t\tif (adsr->cutoff > 0.99) {\n\t\t\tadsr->cutoff = 0.99;\n\t\t}\n\t\tif (adsr->cutoff < 0.0) {\n\t\t\tadsr->cutoff = 0;\n\t\t}\n\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n\t}\n}\n\n//*****************************************************************************************************\n\nuint32_t operator_run(Operator *OP, float envelope) {\n\tOP->phase_index += OP->phase_increment;\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n\treturn OP->phase_index;\n}\n\nvoid operator_structinit(Operator *OP) {\n\tOP->output = 0;\n\tOP->amplitude = 1.0f;\n\tOP->frequency = 440.0f;\n\tOP->phase_increment = ((4294967295) * (OP->frequency)) / 44100.0f;\n}\n\nvoid check_gate() {\n\t//read gate\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n\n\t//if low to high transition occurs\n\tif (gate) {\n\t\tif (!last_gate) {\n\t\t\t//set stage to attack\n#ifdef ONLY_ONE_SHOTS\n\t\t\tOP1.phase_index = 0;\n\t\t\tOP2.phase_index = 0;\n\t\t\tOP1.ADSR.output = 1.0f;\n\t\t\tOP1.ADSR.stage = RELEASE;\n\t\t\tOP1.ADSR.one_shot = 0;\n#else\n\t\t\t//OP1.phase_index = 0;\n\t\t\t//OP2.phase_index = 0;\n\t\t\tOP1.ADSR.stage = ATTACK;\n\t\t\t//OP1.ADSR.output = 1.0f;\n\t\t\tOP1.ADSR.one_shot = 0;\n#endif\n\n\t\t}\n\t}\n\n\tlast_gate = gate;\n\n}\n\nvoid check_trig() {\n\t//read trig\n\ttrig = !HAL_GPIO_ReadPin(TRIG_PORT, TRIG_PIN);\n\n\t//if low to high transition occurs\n\tif (trig) {\n\t\tif (!last_trig) {\n\t\t\tif (OP1.ADSR.output < 0.3f) {\n\t\t\t\t//set stage to attack\n\t\t\t\tOP1.phase_index = 0;\n\t\t\t\tOP2.phase_index = 0;\n\t\t\t\tOP1.ADSR.output = 1.0f;\n\t\t\t\tOP1.ADSR.stage = RELEASE;\n\t\t\t\tOP1.ADSR.one_shot = 0;\n\t\t\t}\n\t\t}\n\t}\n\n\t//if high to low transistion occurs\n\tif (!trig) {\n\t\tif (last_trig) {\n\t\t\t//set stage to release\n\t\t}\n\t}\n\tlast_trig = trig;\n}\n\nvoid set_adsr_parameters(soft_adsr *adsr) {\n\tadsr->rate_offset = 0.0005f;\n\tadsr->attack = 7.0f;\n\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n\n\tint16_t jin_offset;\n\tjin_offset = adc_data_10b[DECAY_SLIDER] - (adc_data_10b[DECAY_JACK] - 495);\n\tif (jin_offset < 0) {\n\t\tjin_offset = 0;\n\t}\n\tif (jin_offset > 1023) {\n\t\tjin_offset = 1023;\n\t}\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n\tadsr->release = (decay_sum) / 100000.0f;\n\n}\n\nvoid slow_2op_parameter_loop() {\n\t//loop\n\tcheck_gate();\n\tcheck_trig();\n\tset_adsr_parameters(&OP1.ADSR);\n}\n\n\n//fast interrupt for audio\nvoid main_2OP_loop() {\n\n\tENV_OFFSET += (((((960 - adc_data_10b[FM_JACK]) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n\n\tENV_AMT = (adc_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n\n\tif (ENV_AMT < 0.0f) {\n\t\tENV_AMT = 0.0f;\n\t}\n\n\t//khz pot, 1p filter\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n\n#ifdef KHZ_PRE_FILTER\n\n\t//khz input, 1p filter\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n\n#else\n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (voct_data[0] - 2048)) * KHZ_IN_SCALING;\n#endif\n\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n\n\t//filtered fm ratio\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n\n\tif (adc_data_10b[DECAY_SLIDER] > 1000) {\n\t\tOP1.ADSR.output = 1.0f;\n\t}\n\n\toperator_run(&OP1, OP1.ADSR.output);\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n\n\tOP1.modulation = (OP2.output) >> 3;\n\n\t//original\n\tvoice1 = (OP1.output) >> 5;\n\toutput = voice1;\n\n\n\t//hard clipping\n\tif (output > 2047) {\n\t\toutput = 2047;\n\t}\n\tif (output < -2047) {\n\t\toutput = -2047;\n\t}\n\n\t//DAC output\n\tdac1_ch1((output) + 2048);\n}\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/dac.c", "content": "/*\n * dac.c\n *\n * Created on: Apr 3, 2020\n * Author: SUPER\n */\n\n\n#include \"dac.h\"\n#include \"main.h\"\n\ninline void dac2_ch1(uint16_t _out_val) {\n\tLL_DAC_ConvertData12RightAligned(DAC2, LL_DAC_CHANNEL_1, _out_val);\n}\n\ninline void dac1_ch1(uint16_t _out_val) {\n\tLL_DAC_ConvertData12RightAligned(DAC1, LL_DAC_CHANNEL_1, _out_val);\n}\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/dynamic_smooth.c", "content": "/*\n * dynamic_smooth.c\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n\n#include \"dynamic_smooth.h\"\n\nfloat cm_min(float a, float b) {\n\treturn ((a) < (b) ? a : b);\n}\n\nfloat cm_abs(float a) {\n\tif (a < 0.000f) {\n\t\treturn a*-1.0;\n\t} else {\n\t\treturn a;\n\t}\n}\n\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n\tfloat basefreq, sensitivity, wc, gc;\n\n\t//init values\n\tbasefreq = _base;\n\tsensitivity = _sensitivity;\n\twc = basefreq / 22050.0f;\n\t//gc = tan(3.14f * wc);\n\tgc = .00000712018209f;\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = sensitivity * 4.0f;\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n\t_smooth->low2 = 0.0f;\n\t_smooth->low1z = 0.0f;\n\t_smooth->low2z = 0.0f;\n\t_smooth->bandz = 0.0f;\n\t_smooth->out = 0.0f;\n}\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n\t_smooth->low2z = _smooth->low2;\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n\n\treturn _smooth->low2;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/loop.c", "content": "/*\n * loop.c\n *\n * Created on: Apr 2, 2020\n * Author: SUPER\n */\n\n#include \"loop.h\"\n#include \"main.h\"\n\nvoid loop(void) {\n\t//dac1_ch1(ramp);\n\tdac2_ch1(2047);\n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n\tvdd_cal = (uint32_t)(*VREFINT_CAL_ADDR);\n\tkhz_correction = vdd_mv / 3300.0f;\n\tkhz_in_mv = voct_data[0] * 3300 >> 12;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/main.c", "content": "/* USER CODE BEGIN Header */\r\n\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN PTD */\r\n\r\n/* USER CODE END PTD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n//#define ADC_12_BIT\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\nADC_HandleTypeDef hadc1;\r\nADC_HandleTypeDef hadc2;\r\nDMA_HandleTypeDef hdma_adc1;\r\nDMA_HandleTypeDef hdma_adc2;\r\n\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\nvoid SystemClock_Config(void);\r\nstatic void MX_GPIO_Init(void);\r\nstatic void MX_DMA_Init(void);\r\nstatic void MX_ADC1_Init(void);\r\nstatic void MX_DAC1_Init(void);\r\nstatic void MX_DAC2_Init(void);\r\nstatic void MX_TIM2_Init(void);\r\nstatic void MX_TIM3_Init(void);\r\nstatic void MX_ADC2_Init(void);\r\nstatic void MX_TIM1_Init(void);\r\n/* USER CODE BEGIN PFP */\r\n\r\nstatic void start_adc(void);\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/**\r\n * @brief The application entry point.\r\n * @retval int\r\n */\r\nint main(void) {\r\n\t/* USER CODE BEGIN 1 */\r\n\r\n\t/* USER CODE END 1 */\r\n\r\n\t/* MCU Configuration--------------------------------------------------------*/\r\n\r\n\t/* Reset of all peripherals, Initializes the Flash interface and the Systick. */\r\n\tHAL_Init();\r\n\r\n\t/* USER CODE BEGIN Init */\r\n\r\n\t/* USER CODE END Init */\r\n\r\n\t/* Configure the system clock */\r\n\tSystemClock_Config();\r\n\r\n\t/* USER CODE BEGIN SysInit */\r\n\r\n\t/* USER CODE END SysInit */\r\n\r\n\t/* Initialize all configured peripherals */\r\n\tMX_GPIO_Init();\r\n\tMX_DMA_Init();\r\n\tMX_ADC1_Init();\r\n\tMX_DAC1_Init();\r\n\tMX_DAC2_Init();\r\n\tMX_TIM2_Init();\r\n\tMX_TIM3_Init();\r\n\tMX_ADC2_Init();\r\n\tMX_TIM1_Init();\r\n\t/* USER CODE BEGIN 2 */\r\n\r\n\tstart_adc();\r\n\tdynamic_smooth_init(&dynamic_smooth_a, 0.05f, 0.5f);\r\n\tadsr_structinit(&OP1.ADSR);\r\n\t/* USER CODE END 2 */\r\n\r\n\t/* Infinite loop */\r\n\t/* USER CODE BEGIN WHILE */\r\n\twhile (1) {\r\n\t\tloop();\r\n\t\t/* USER CODE END WHILE */\r\n\r\n\t\t/* USER CODE BEGIN 3 */\r\n\t}\r\n\t/* USER CODE END 3 */\r\n}\r\n\r\n/**\r\n * @brief System Clock Configuration\r\n * @retval None\r\n */\r\nvoid SystemClock_Config(void) {\r\n\tLL_FLASH_SetLatency(LL_FLASH_LATENCY_2);\r\n\r\n\tif (LL_FLASH_GetLatency() != LL_FLASH_LATENCY_2) {\r\n\t\tError_Handler();\r\n\t}\r\n\tLL_RCC_HSI_Enable();\r\n\r\n\t/* Wait till HSI is ready */\r\n\twhile (LL_RCC_HSI_IsReady() != 1) {\r\n\r\n\t}\r\n\tLL_RCC_HSI_SetCalibTrimming(16);\r\n\tLL_RCC_PLL_ConfigDomain_SYS(LL_RCC_PLLSOURCE_HSI_DIV_2, LL_RCC_PLL_MUL_16);\r\n\tLL_RCC_PLL_Enable();\r\n\r\n\t/* Wait till PLL is ready */\r\n\twhile (LL_RCC_PLL_IsReady() != 1) {\r\n\r\n\t}\r\n\tLL_RCC_SetAHBPrescaler(LL_RCC_SYSCLK_DIV_1);\r\n\tLL_RCC_SetAPB1Prescaler(LL_RCC_APB1_DIV_2);\r\n\tLL_RCC_SetAPB2Prescaler(LL_RCC_APB1_DIV_1);\r\n\tLL_RCC_SetSysClkSource(LL_RCC_SYS_CLKSOURCE_PLL);\r\n\r\n\t/* Wait till System clock is ready */\r\n\twhile (LL_RCC_GetSysClkSource() != LL_RCC_SYS_CLKSOURCE_STATUS_PLL) {\r\n\r\n\t}\r\n\tLL_SetSystemCoreClock(64000000);\r\n\r\n\t/* Update the time base */\r\n\tif (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t};\r\n\tLL_RCC_SetTIMClockSource(LL_RCC_TIM1_CLKSOURCE_PCLK2);\r\n\tLL_RCC_SetADCClockSource(LL_RCC_ADC12_CLKSRC_PLL_DIV_1);\r\n}\r\n\r\n/**\r\n * @brief ADC1 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_ADC1_Init(void) {\r\n\r\n\t/* USER CODE BEGIN ADC1_Init 0 */\r\n\r\n\t/* USER CODE END ADC1_Init 0 */\r\n\r\n\tADC_MultiModeTypeDef multimode = { 0 };\r\n\tADC_ChannelConfTypeDef sConfig = { 0 };\r\n\r\n\t/* USER CODE BEGIN ADC1_Init 1 */\r\n//#define BEANS_12\r\n\t/* USER CODE END ADC1_Init 1 */\r\n\t/** Common config\r\n\t */\r\n\thadc1.Instance = ADC1;\r\n\thadc1.Init.ClockPrescaler = ADC_CLOCK_ASYNC_DIV1;\r\n\thadc1.Init.Resolution = ADC_RESOLUTION_12B;\r\n\thadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\r\n\thadc1.Init.ContinuousConvMode = DISABLE;\r\n\thadc1.Init.DiscontinuousConvMode = DISABLE;\r\n\thadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n\thadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T3_TRGO;\r\n\thadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n\thadc1.Init.NbrOfConversion = 7;\r\n\thadc1.Init.DMAContinuousRequests = ENABLE;\r\n\thadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\r\n\thadc1.Init.LowPowerAutoWait = DISABLE;\r\n\thadc1.Init.Overrun = ADC_OVR_DATA_OVERWRITTEN;\r\n\tif (HAL_ADC_Init(&hadc1) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure the ADC multi-mode\r\n\t */\r\n\tmultimode.Mode = ADC_MODE_INDEPENDENT;\r\n\tif (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_1;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_1;\r\n\tsConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n\tsConfig.SamplingTime = ADC_SAMPLETIME_601CYCLES_5;\r\n\tsConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n\tsConfig.Offset = 0;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_2;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_2;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_3;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_3;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_4;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_4;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_11;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_5;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_12;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_6;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_VREFINT;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_7;\r\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/* USER CODE BEGIN ADC1_Init 2 */\r\n\r\n\t/* USER CODE END ADC1_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief ADC2 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_ADC2_Init(void) {\r\n\r\n\t/* USER CODE BEGIN ADC2_Init 0 */\r\n\r\n\t/* USER CODE END ADC2_Init 0 */\r\n\r\n\tADC_ChannelConfTypeDef sConfig = { 0 };\r\n\r\n\t/* USER CODE BEGIN ADC2_Init 1 */\r\n\r\n\t/* USER CODE END ADC2_Init 1 */\r\n\t/** Common config\r\n\t */\r\n\thadc2.Instance = ADC2;\r\n\thadc2.Init.ClockPrescaler = ADC_CLOCK_ASYNC_DIV1;\r\n\thadc2.Init.Resolution = ADC_RESOLUTION_12B;\r\n\thadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\r\n\thadc2.Init.ContinuousConvMode = DISABLE;\r\n\thadc2.Init.DiscontinuousConvMode = DISABLE;\r\n\thadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n\thadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T1_TRGO;\r\n\thadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n\thadc2.Init.NbrOfConversion = 1;\r\n\thadc2.Init.DMAContinuousRequests = ENABLE;\r\n\thadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\r\n\thadc2.Init.LowPowerAutoWait = DISABLE;\r\n\thadc2.Init.Overrun = ADC_OVR_DATA_OVERWRITTEN;\r\n\tif (HAL_ADC_Init(&hadc2) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/** Configure Regular Channel\r\n\t */\r\n\tsConfig.Channel = ADC_CHANNEL_2;\r\n\tsConfig.Rank = ADC_REGULAR_RANK_1;\r\n\tsConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n\tsConfig.SamplingTime = ADC_SAMPLETIME_601CYCLES_5;\r\n\tsConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n\tsConfig.Offset = 0;\r\n\tif (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK) {\r\n\t\tError_Handler();\r\n\t}\r\n\t/* USER CODE BEGIN ADC2_Init 2 */\r\n\r\n\t/* USER CODE END ADC2_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief DAC1 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_DAC1_Init(void) {\r\n\r\n\t/* USER CODE BEGIN DAC1_Init 0 */\r\n\r\n\t/* USER CODE END DAC1_Init 0 */\r\n\r\n\tLL_DAC_InitTypeDef DAC_InitStruct = { 0 };\r\n\r\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\r\n\r\n\t/* Peripheral clock enable */\r\n\tLL_APB1_GRP1_EnableClock(LL_APB1_GRP1_PERIPH_DAC1);\r\n\r\n\tLL_AHB1_GRP1_EnableClock(LL_AHB1_GRP1_PERIPH_GPIOA);\r\n\t/**DAC1 GPIO Configuration\r\n\t PA4 ------> DAC1_OUT1\r\n\t */\r\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_4;\r\n\tGPIO_InitStruct.Mode = LL_GPIO_MODE_ANALOG;\r\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_NO;\r\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n\t/* USER CODE BEGIN DAC1_Init 1 */\r\n\r\n\t/* USER CODE END DAC1_Init 1 */\r\n\t/** DAC channel OUT1 config\r\n\t */\r\n\tDAC_InitStruct.TriggerSource = LL_DAC_TRIG_SOFTWARE;\r\n\tDAC_InitStruct.WaveAutoGeneration = LL_DAC_WAVE_AUTO_GENERATION_NONE;\r\n\tDAC_InitStruct.OutputBuffer = LL_DAC_OUTPUT_BUFFER_ENABLE;\r\n\tLL_DAC_Init(DAC1, LL_DAC_CHANNEL_1, &DAC_InitStruct);\r\n\tLL_SYSCFG_SetRemapTrigger_DAC(LL_SYSCFG_DAC1_TRIG5_RMP_NO);\r\n\tLL_DAC_DisableTrigger(DAC1, LL_DAC_CHANNEL_1);\r\n\t/* USER CODE BEGIN DAC1_Init 2 */\r\n\tLL_DAC_Enable(DAC1, LL_DAC_CHANNEL_1);\r\n\t/* USER CODE END DAC1_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief DAC2 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_DAC2_Init(void) {\r\n\r\n\t/* USER CODE BEGIN DAC2_Init 0 */\r\n\r\n\t/* USER CODE END DAC2_Init 0 */\r\n\r\n\tLL_DAC_InitTypeDef DAC_InitStruct = { 0 };\r\n\r\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\r\n\r\n\t/* Peripheral clock enable */\r\n\tLL_APB1_GRP1_EnableClock(LL_APB1_GRP1_PERIPH_DAC2);\r\n\r\n\tLL_AHB1_GRP1_EnableClock(LL_AHB1_GRP1_PERIPH_GPIOA);\r\n\t/**DAC2 GPIO Configuration\r\n\t PA6 ------> DAC2_OUT1\r\n\t */\r\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_6;\r\n\tGPIO_InitStruct.Mode = LL_GPIO_MODE_ANALOG;\r\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_NO;\r\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n\t/* USER CODE BEGIN DAC2_Init 1 */\r\n\r\n\t/* USER CODE END DAC2_Init 1 */\r\n\t/** DAC channel OUT1 config\r\n\t */\r\n\tDAC_InitStruct.TriggerSource = LL_DAC_TRIG_SOFTWARE;\r\n\tDAC_InitStruct.WaveAutoGeneration = LL_DAC_WAVE_AUTO_GENERATION_NONE;\r\n\tDAC_InitStruct.OutputBuffer = LL_DAC_OUTPUT_SWITCH_ENABLE;\r\n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\r\n\tLL_DAC_DisableTrigger(DAC2, LL_DAC_CHANNEL_1);\r\n\t/* USER CODE BEGIN DAC2_Init 2 */\r\n\tLL_DAC_Enable(DAC2, LL_DAC_CHANNEL_1);\r\n\t/* USER CODE END DAC2_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief TIM1 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_TIM1_Init(void) {\r\n\r\n\t/* USER CODE BEGIN TIM1_Init 0 */\r\n\r\n\t/* USER CODE END TIM1_Init 0 */\r\n\r\n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\r\n\r\n\t/* Peripheral clock enable */\r\n\tLL_APB2_GRP1_EnableClock(LL_APB2_GRP1_PERIPH_TIM1);\r\n\r\n\t/* TIM1 interrupt Init */\r\n\tNVIC_SetPriority(TIM1_UP_TIM16_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 0, 0));\r\n\tNVIC_EnableIRQ(TIM1_UP_TIM16_IRQn);\r\n\r\n\t/* USER CODE BEGIN TIM1_Init 1 */\r\n\r\n\t/* USER CODE END TIM1_Init 1 */\r\n\tTIM_InitStruct.Prescaler = 0;\r\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\r\n\tTIM_InitStruct.Autoreload = 4800;\r\n\tTIM_InitStruct.ClockDivision = LL_TIM_CLOCKDIVISION_DIV1;\r\n\tTIM_InitStruct.RepetitionCounter = 0;\r\n\tLL_TIM_Init(TIM1, &TIM_InitStruct);\r\n\tLL_TIM_DisableARRPreload(TIM1);\r\n\tLL_TIM_SetClockSource(TIM1, LL_TIM_CLOCKSOURCE_INTERNAL);\r\n\tLL_TIM_SetTriggerOutput(TIM1, LL_TIM_TRGO_UPDATE);\r\n\tLL_TIM_SetTriggerOutput2(TIM1, LL_TIM_TRGO2_RESET);\r\n\tLL_TIM_DisableMasterSlaveMode(TIM1);\r\n\t/* USER CODE BEGIN TIM1_Init 2 */\r\n\tLL_TIM_EnableIT_UPDATE(TIM1);\r\n\tLL_TIM_EnableCounter(TIM1);\r\n\t/* USER CODE END TIM1_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief TIM2 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_TIM2_Init(void) {\r\n\r\n\t/* USER CODE BEGIN TIM2_Init 0 */\r\n\r\n\t/* USER CODE END TIM2_Init 0 */\r\n\r\n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\r\n\r\n\t/* Peripheral clock enable */\r\n\tLL_APB1_GRP1_EnableClock(LL_APB1_GRP1_PERIPH_TIM2);\r\n\r\n\t/* TIM2 interrupt Init */\r\n\tNVIC_SetPriority(TIM2_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 0, 0));\r\n\tNVIC_EnableIRQ(TIM2_IRQn);\r\n\r\n\t/* USER CODE BEGIN TIM2_Init 1 */\r\n\r\n\t/* USER CODE END TIM2_Init 1 */\r\n\tTIM_InitStruct.Prescaler = 0;\r\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\r\n\tTIM_InitStruct.Autoreload = 1600;\r\n\tTIM_InitStruct.ClockDivision = LL_TIM_CLOCKDIVISION_DIV1;\r\n\tLL_TIM_Init(TIM2, &TIM_InitStruct);\r\n\tLL_TIM_EnableARRPreload(TIM2);\r\n\tLL_TIM_SetClockSource(TIM2, LL_TIM_CLOCKSOURCE_INTERNAL);\r\n\tLL_TIM_SetTriggerOutput(TIM2, LL_TIM_TRGO_UPDATE);\r\n\tLL_TIM_DisableMasterSlaveMode(TIM2);\r\n\t/* USER CODE BEGIN TIM2_Init 2 */\r\n\tLL_TIM_EnableIT_UPDATE(TIM2);\r\n\tLL_TIM_EnableCounter(TIM2);\r\n\tNVIC_DisableIRQ(TIM2_IRQn);\r\n\tNVIC_SetPriority(TIM2_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 0, 0));\r\n\tNVIC_EnableIRQ(TIM2_IRQn);\r\n\t/* USER CODE END TIM2_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * @brief TIM3 Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_TIM3_Init(void) {\r\n\r\n\t/* USER CODE BEGIN TIM3_Init 0 */\r\n\r\n\t/* USER CODE END TIM3_Init 0 */\r\n\r\n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\r\n\r\n\t/* Peripheral clock enable */\r\n\tLL_APB1_GRP1_EnableClock(LL_APB1_GRP1_PERIPH_TIM3);\r\n\r\n\t/* TIM3 interrupt Init */\r\n\tNVIC_SetPriority(TIM3_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 0, 0));\r\n\tNVIC_EnableIRQ(TIM3_IRQn);\r\n\r\n\t/* USER CODE BEGIN TIM3_Init 1 */\r\n\r\n\t/* USER CODE END TIM3_Init 1 */\r\n\tTIM_InitStruct.Prescaler = 0;\r\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\r\n\tTIM_InitStruct.Autoreload = 12800;\r\n\tTIM_InitStruct.ClockDivision = LL_TIM_CLOCKDIVISION_DIV1;\r\n\tLL_TIM_Init(TIM3, &TIM_InitStruct);\r\n\tLL_TIM_EnableARRPreload(TIM3);\r\n\tLL_TIM_SetClockSource(TIM3, LL_TIM_CLOCKSOURCE_INTERNAL);\r\n\tLL_TIM_SetTriggerOutput(TIM3, LL_TIM_TRGO_UPDATE);\r\n\tLL_TIM_DisableMasterSlaveMode(TIM3);\r\n\t/* USER CODE BEGIN TIM3_Init 2 */\r\n\tNVIC_DisableIRQ(TIM3_IRQn);\r\n\tNVIC_SetPriority(TIM3_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 2, 2));\r\n\tNVIC_EnableIRQ(TIM3_IRQn);\r\n\tLL_TIM_EnableIT_UPDATE(TIM3);\r\n\tLL_TIM_EnableCounter(TIM3);\r\n\t/* USER CODE END TIM3_Init 2 */\r\n\r\n}\r\n\r\n/**\r\n * Enable DMA controller clock\r\n */\r\nstatic void MX_DMA_Init(void) {\r\n\r\n\t/* DMA controller clock enable */\r\n\t__HAL_RCC_DMA1_CLK_ENABLE();\r\n\r\n\t/* DMA interrupt init */\r\n\t/* DMA1_Channel1_IRQn interrupt configuration */\r\n\tHAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 0, 0);\r\n\tHAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\r\n\t/* DMA1_Channel2_IRQn interrupt configuration */\r\n\tHAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 0, 0);\r\n\tHAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\r\n\r\n}\r\n\r\n/**\r\n * @brief GPIO Initialization Function\r\n * @param None\r\n * @retval None\r\n */\r\nstatic void MX_GPIO_Init(void) {\r\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\r\n\r\n\t/* GPIO Ports Clock Enable */\r\n\tLL_AHB1_GRP1_EnableClock(LL_AHB1_GRP1_PERIPH_GPIOA);\r\n\tLL_AHB1_GRP1_EnableClock(LL_AHB1_GRP1_PERIPH_GPIOB);\r\n\r\n\t/**/\r\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_7;\r\n\tGPIO_InitStruct.Mode = LL_GPIO_MODE_INPUT;\r\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_UP;\r\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 4 */\r\nvoid start_adc() {\r\n\tHAL_ADC_Start_DMA(&hadc1, (uint32_t*) adc_data, NUM_ADC_CHANNELS);\r\n\tHAL_ADC_Start_DMA(&hadc2, (uint32_t*) voct_data, 1);\r\n\tLL_TIM_EnableCounter(TIM3);\r\n\tLL_TIM_EnableCounter(TIM1);\r\n}\r\n\r\n/* USER CODE END 4 */\r\n\r\n/**\r\n * @brief This function is executed in case of error occurrence.\r\n * @retval None\r\n */\r\nvoid Error_Handler(void) {\r\n\t/* USER CODE BEGIN Error_Handler_Debug */\r\n\t/* User can add his own implementation to report the HAL error return state */\r\n\r\n\t/* USER CODE END Error_Handler_Debug */\r\n}\r\n\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief Reports the name of the source file and the source line number\r\n * where the assert_param error has occurred.\r\n * @param file: pointer to the source file name\r\n * @param line: assert_param error line source number\r\n * @retval None\r\n */\r\nvoid assert_failed(char *file, uint32_t line)\r\n{\r\n /* USER CODE BEGIN 6 */\r\n /* User can add his own implementation to report the file name and line number,\r\n tex: printf(\"Wrong parameters value: file %s on line %d\\r\\n\", file, line) */\r\n /* USER CODE END 6 */\r\n}\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/noise.c", "content": "/*\n * noise.c\n *\n * Created on: Apr 3, 2020\n * Author: SUPER\n */\n\n#include \"noise.h\"\n#include \"main.h\"\n\nuint32_t noise_m_z = 362436069;\nuint32_t noise_m_w = 521288629;\n\nuint32_t noise(void) {\n\tnoise_m_z = 36969 * (noise_m_z & 65535) + (noise_m_z >> 16);\n\tnoise_m_w = 18000 * (noise_m_w & 65535) + (noise_m_w >> 16);\n\treturn (noise_m_z << 16) + noise_m_w;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/stm32f3xx_hal_msp.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * File Name : stm32f3xx_hal_msp.c\r\n * Description : This file provides code for the MSP Initialization \r\n * and de-Initialization codes.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2020 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\nextern DMA_HandleTypeDef hdma_adc1;\r\n\r\nextern DMA_HandleTypeDef hdma_adc2;\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN Define */\r\n \r\n/* USER CODE END Define */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN Macro */\r\n\r\n/* USER CODE END Macro */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* External functions --------------------------------------------------------*/\r\n/* USER CODE BEGIN ExternalFunctions */\r\n\r\n/* USER CODE END ExternalFunctions */\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n/**\r\n * Initializes the Global MSP.\r\n */\r\nvoid HAL_MspInit(void)\r\n{\r\n /* USER CODE BEGIN MspInit 0 */\r\n\r\n /* USER CODE END MspInit 0 */\r\n\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n\r\n /* System interrupt init*/\r\n\r\n /* USER CODE BEGIN MspInit 1 */\r\n\r\n /* USER CODE END MspInit 1 */\r\n}\r\n\r\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\r\n\r\n/**\r\n* @brief ADC MSP Initialization\r\n* This function configures the hardware resources used in this example\r\n* @param hadc: ADC handle pointer\r\n* @retval None\r\n*/\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* hadc)\r\n{\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n if(hadc->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspInit 0 */\r\n\r\n /* USER CODE END ADC1_MspInit 0 */\r\n /* Peripheral clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n __HAL_RCC_GPIOB_CLK_ENABLE();\r\n /**ADC1 GPIO Configuration\r\n PA0 ------> ADC1_IN1\r\n PA1 ------> ADC1_IN2\r\n PA2 ------> ADC1_IN3\r\n PA3 ------> ADC1_IN4\r\n PB0 ------> ADC1_IN11\r\n PB1 ------> ADC1_IN12\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\r\n\r\n /* ADC1 DMA Init */\r\n /* ADC1 Init */\r\n hdma_adc1.Instance = DMA1_Channel1;\r\n hdma_adc1.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc1.Init.MemInc = DMA_MINC_ENABLE;\r\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc1.Init.Priority = DMA_PRIORITY_LOW;\r\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(hadc,DMA_Handle,hdma_adc1);\r\n\r\n /* USER CODE BEGIN ADC1_MspInit 1 */\r\n\r\n /* USER CODE END ADC1_MspInit 1 */\r\n }\r\n else if(hadc->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspInit 0 */\r\n\r\n /* USER CODE END ADC2_MspInit 0 */\r\n /* Peripheral clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC2 GPIO Configuration\r\n PA5 ------> ADC2_IN2\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_5;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC2 DMA Init */\r\n /* ADC2 Init */\r\n hdma_adc2.Instance = DMA1_Channel2;\r\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\r\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc2.Init.Priority = DMA_PRIORITY_LOW;\r\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(hadc,DMA_Handle,hdma_adc2);\r\n\r\n /* USER CODE BEGIN ADC2_MspInit 1 */\r\n\r\n /* USER CODE END ADC2_MspInit 1 */\r\n }\r\n\r\n}\r\n\r\n/**\r\n* @brief ADC MSP De-Initialization\r\n* This function freeze the hardware resources used in this example\r\n* @param hadc: ADC handle pointer\r\n* @retval None\r\n*/\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef* hadc)\r\n{\r\n if(hadc->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC1 GPIO Configuration\r\n PA0 ------> ADC1_IN1\r\n PA1 ------> ADC1_IN2\r\n PA2 ------> ADC1_IN3\r\n PA3 ------> ADC1_IN4\r\n PB0 ------> ADC1_IN11\r\n PB1 ------> ADC1_IN12\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3);\r\n\r\n HAL_GPIO_DeInit(GPIOB, GPIO_PIN_0|GPIO_PIN_1);\r\n\r\n /* ADC1 DMA DeInit */\r\n HAL_DMA_DeInit(hadc->DMA_Handle);\r\n /* USER CODE BEGIN ADC1_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 1 */\r\n }\r\n else if(hadc->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC2 GPIO Configuration\r\n PA5 ------> ADC2_IN2\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_5);\r\n\r\n /* ADC2 DMA DeInit */\r\n HAL_DMA_DeInit(hadc->DMA_Handle);\r\n /* USER CODE BEGIN ADC2_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 1 */\r\n }\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/stm32f3xx_it.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32f3xx_it.c\r\n * @brief Interrupt Service Routines.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2020 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"stm32f3xx_it.h\"\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/* External variables --------------------------------------------------------*/\r\nextern DMA_HandleTypeDef hdma_adc1;\r\nextern DMA_HandleTypeDef hdma_adc2;\r\n/* USER CODE BEGIN EV */\r\n\r\n/* USER CODE END EV */\r\n\r\n/******************************************************************************/\r\n/* Cortex-M4 Processor Interruption and Exception Handlers */\r\n/******************************************************************************/\r\n/**\r\n * @brief This function handles Non maskable interrupt.\r\n */\r\nvoid NMI_Handler(void)\r\n{\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\r\n\r\n /* USER CODE END NonMaskableInt_IRQn 0 */\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\r\n\r\n /* USER CODE END NonMaskableInt_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Hard fault interrupt.\r\n */\r\nvoid HardFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN HardFault_IRQn 0 */\r\n\r\n /* USER CODE END HardFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_HardFault_IRQn 0 */\r\n /* USER CODE END W1_HardFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Memory management fault.\r\n */\r\nvoid MemManage_Handler(void)\r\n{\r\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\r\n\r\n /* USER CODE END MemoryManagement_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_MemoryManagement_IRQn 0 */\r\n /* USER CODE END W1_MemoryManagement_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Pre-fetch fault, memory access fault.\r\n */\r\nvoid BusFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN BusFault_IRQn 0 */\r\n\r\n /* USER CODE END BusFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_BusFault_IRQn 0 */\r\n /* USER CODE END W1_BusFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Undefined instruction or illegal state.\r\n */\r\nvoid UsageFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN UsageFault_IRQn 0 */\r\n\r\n /* USER CODE END UsageFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_UsageFault_IRQn 0 */\r\n /* USER CODE END W1_UsageFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles System service call via SWI instruction.\r\n */\r\nvoid SVC_Handler(void)\r\n{\r\n /* USER CODE BEGIN SVCall_IRQn 0 */\r\n\r\n /* USER CODE END SVCall_IRQn 0 */\r\n /* USER CODE BEGIN SVCall_IRQn 1 */\r\n\r\n /* USER CODE END SVCall_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Debug monitor.\r\n */\r\nvoid DebugMon_Handler(void)\r\n{\r\n /* USER CODE BEGIN DebugMonitor_IRQn 0 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 0 */\r\n /* USER CODE BEGIN DebugMonitor_IRQn 1 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Pendable request for system service.\r\n */\r\nvoid PendSV_Handler(void)\r\n{\r\n /* USER CODE BEGIN PendSV_IRQn 0 */\r\n\r\n /* USER CODE END PendSV_IRQn 0 */\r\n /* USER CODE BEGIN PendSV_IRQn 1 */\r\n\r\n /* USER CODE END PendSV_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles System tick timer.\r\n */\r\nvoid SysTick_Handler(void)\r\n{\r\n /* USER CODE BEGIN SysTick_IRQn 0 */\r\n\r\n /* USER CODE END SysTick_IRQn 0 */\r\n HAL_IncTick();\r\n /* USER CODE BEGIN SysTick_IRQn 1 */\r\n\r\n\t//GPIOA->ODR ^= LL_GPIO_PIN_8;\r\n /* USER CODE END SysTick_IRQn 1 */\r\n}\r\n\r\n/******************************************************************************/\r\n/* STM32F3xx Peripheral Interrupt Handlers */\r\n/* Add here the Interrupt Handlers for the used peripherals. */\r\n/* For the available peripheral interrupt handler names, */\r\n/* please refer to the startup file (startup_stm32f3xx.s). */\r\n/******************************************************************************/\r\n\r\n/**\r\n * @brief This function handles DMA1 channel1 global interrupt.\r\n */\r\nvoid DMA1_Channel1_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc1);\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles DMA1 channel2 global interrupt.\r\n */\r\nvoid DMA1_Channel2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc2);\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM1 update and TIM16 interrupts.\r\n */\r\nvoid TIM1_UP_TIM16_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM1_UP_TIM16_IRQn 0 */\r\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM1)) {\r\n\t\tLL_TIM_ClearFlag_UPDATE(TIM1);\r\n\t}\r\n /* USER CODE END TIM1_UP_TIM16_IRQn 0 */\r\n\r\n /* USER CODE BEGIN TIM1_UP_TIM16_IRQn 1 */\r\n\r\n /* USER CODE END TIM1_UP_TIM16_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM2 global interrupt.\r\n */\r\nvoid TIM2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM2_IRQn 0 */\r\n\r\n /* USER CODE END TIM2_IRQn 0 */\r\n /* USER CODE BEGIN TIM2_IRQn 1 */\r\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM2)) {\r\n\t\tLL_TIM_ClearFlag_UPDATE(TIM2);\r\n\t\tmain_2OP_loop();\r\n\t}\r\n /* USER CODE END TIM2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM3 global interrupt.\r\n */\r\nvoid TIM3_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM3_IRQn 0 */\r\n\r\n /* USER CODE END TIM3_IRQn 0 */\r\n /* USER CODE BEGIN TIM3_IRQn 1 */\r\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM3)) {\r\n\t\tLL_TIM_ClearFlag_UPDATE(TIM3);\r\n\r\n\t\tfor (uint8_t i = 0; i < (NUM_ADC_CHANNELS - 1); i++) {\r\n\t\t\tadc_data_10b[i] = adc_data[i] >> 2;\r\n\t\t}\r\n\r\n#ifdef SMOOTH_ATTACK\r\n\t\trun_linear_a_expo_r(&OP1.ADSR);\r\n#else\r\n\t\trun_ar(&OP1.ADSR);\r\n#endif\r\n\t\tcheck_gate();\r\n\t\tset_adsr_parameters(&OP1.ADSR);\r\n\t}\r\n /* USER CODE END TIM3_IRQn 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/syscalls.c", "content": "/**\n*****************************************************************************\n**\n** File : syscalls.c\n**\n** Author\t : Auto-generated by STM32CubeIDE\n**\n** Abstract : STM32CubeIDE Minimal System calls file\n**\n** \t\t For more information about which c-functions\n** need which of these lowlevel functions\n** please consult the Newlib libc-manual\n**\n** Environment : STM32CubeIDE MCU\n**\n** Distribution: The file is distributed as is, without any warranty\n** of any kind.\n**\n*****************************************************************************\n**\n**

© COPYRIGHT(c) 2018 STMicroelectronics

\n**\n** Redistribution and use in source and binary forms, with or without modification,\n** are permitted provided that the following conditions are met:\n** 1. Redistributions of source code must retain the above copyright notice,\n** this list of conditions and the following disclaimer.\n** 2. Redistributions in binary form must reproduce the above copyright notice,\n** this list of conditions and the following disclaimer in the documentation\n** and/or other materials provided with the distribution.\n** 3. Neither the name of STMicroelectronics nor the names of its contributors\n** may be used to endorse or promote products derived from this software\n** without specific prior written permission.\n**\n** THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\n** AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\n** IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE\n** DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE\n** FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\n** DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR\n** SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\n** CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,\n** OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\n** OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\n**\n**\n*****************************************************************************\n*/\n\n/* Includes */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n\n/* Variables */\n//#undef errno\nextern int errno;\nextern int __io_putchar(int ch) __attribute__((weak));\nextern int __io_getchar(void) __attribute__((weak));\n\nregister char * stack_ptr asm(\"sp\");\n\nchar *__env[1] = { 0 };\nchar **environ = __env;\n\n\n/* Functions */\nvoid initialise_monitor_handles()\n{\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n\nint _kill(int pid, int sig)\n{\n\terrno = EINVAL;\n\treturn -1;\n}\n\nvoid _exit (int status)\n{\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n}\n\n__attribute__((weak)) int _read(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t*ptr++ = __io_getchar();\n\t}\n\nreturn len;\n}\n\n__attribute__((weak)) int _write(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t__io_putchar(*ptr++);\n\t}\n\treturn len;\n}\n\nint _close(int file)\n{\n\treturn -1;\n}\n\n\nint _fstat(int file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _isatty(int file)\n{\n\treturn 1;\n}\n\nint _lseek(int file, int ptr, int dir)\n{\n\treturn 0;\n}\n\nint _open(char *path, int flags, ...)\n{\n\t/* Pretend like we always fail */\n\treturn -1;\n}\n\nint _wait(int *status)\n{\n\terrno = ECHILD;\n\treturn -1;\n}\n\nint _unlink(char *name)\n{\n\terrno = ENOENT;\n\treturn -1;\n}\n\nint _times(struct tms *buf)\n{\n\treturn -1;\n}\n\nint _stat(char *file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _link(char *old, char *new)\n{\n\terrno = EMLINK;\n\treturn -1;\n}\n\nint _fork(void)\n{\n\terrno = EAGAIN;\n\treturn -1;\n}\n\nint _execve(char *name, char **argv, char **env)\n{\n\terrno = ENOMEM;\n\treturn -1;\n}\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/sysmem.c", "content": "/**\n*****************************************************************************\n**\n** File : sysmem.c\n**\n** Author\t : Auto-generated by STM32CubeIDE\n**\n** Abstract : STM32CubeIDE Minimal System Memory calls file\n**\n** \t\t For more information about which c-functions\n** need which of these lowlevel functions\n** please consult the Newlib libc-manual\n**\n** Environment : STM32CubeIDE MCU\n**\n** Distribution: The file is distributed as is, without any warranty\n** of any kind.\n**\n*****************************************************************************\n**\n**

© COPYRIGHT(c) 2018 STMicroelectronics

\n**\n** Redistribution and use in source and binary forms, with or without modification,\n** are permitted provided that the following conditions are met:\n** 1. Redistributions of source code must retain the above copyright notice,\n** this list of conditions and the following disclaimer.\n** 2. Redistributions in binary form must reproduce the above copyright notice,\n** this list of conditions and the following disclaimer in the documentation\n** and/or other materials provided with the distribution.\n** 3. Neither the name of STMicroelectronics nor the names of its contributors\n** may be used to endorse or promote products derived from this software\n** without specific prior written permission.\n**\n** THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\n** AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\n** IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE\n** DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE\n** FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\n** DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR\n** SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\n** CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,\n** OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\n** OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\n**\n**\n*****************************************************************************\n*/\n\n/* Includes */\n#include \n#include \n\n/* Variables */\nextern int errno;\nregister char * stack_ptr asm(\"sp\");\n\n/* Functions */\n\n/**\n _sbrk\n Increase program data space. Malloc and related functions depend on this\n**/\ncaddr_t _sbrk(int incr)\n{\n\textern char end asm(\"end\");\n\tstatic char *heap_end;\n\tchar *prev_heap_end;\n\n\tif (heap_end == 0)\n\t\theap_end = &end;\n\n\tprev_heap_end = heap_end;\n\tif (heap_end + incr > stack_ptr)\n\t{\n\t\terrno = ENOMEM;\n\t\treturn (caddr_t) -1;\n\t}\n\n\theap_end += incr;\n\n\treturn (caddr_t) prev_heap_end;\n}\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Src/system_stm32f3xx.c", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32f3xx.c\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer System Source File.\r\n *\r\n * 1. This file provides two functions and one global variable to be called from\r\n * user application:\r\n * - SystemInit(): This function is called at startup just after reset and \r\n * before branch to main program. This call is made inside\r\n * the \"startup_stm32f3xx.s\" file.\r\n *\r\n * - SystemCoreClock variable: Contains the core clock (HCLK), it can be used\r\n * by the user application to setup the SysTick\r\n * timer or configure other parameters.\r\n *\r\n * - SystemCoreClockUpdate(): Updates the variable SystemCoreClock and must\r\n * be called whenever the core clock is changed\r\n * during program execution.\r\n *\r\n * 2. After each device reset the HSI (8 MHz) is used as system clock source.\r\n * Then SystemInit() function is called, in \"startup_stm32f3xx.s\" file, to\r\n * configure the system clock before to branch to main program.\r\n *\r\n * 3. This file configures the system clock as follows:\r\n *=============================================================================\r\n * Supported STM32F3xx device\r\n *-----------------------------------------------------------------------------\r\n * System Clock source | HSI\r\n *-----------------------------------------------------------------------------\r\n * SYSCLK(Hz) | 8000000\r\n *-----------------------------------------------------------------------------\r\n * HCLK(Hz) | 8000000\r\n *-----------------------------------------------------------------------------\r\n * AHB Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB2 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB1 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * USB Clock | DISABLE\r\n *-----------------------------------------------------------------------------\r\n *=============================================================================\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f3xx_system\r\n * @{\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_Includes\r\n * @{\r\n */\r\n\r\n#include \"stm32f3xx.h\"\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_TypesDefinitions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_Defines\r\n * @{\r\n */\r\n#if !defined (HSE_VALUE) \r\n #define HSE_VALUE ((uint32_t)8000000) /*!< Default value of the External oscillator in Hz.\r\n This value can be provided and adapted by the user application. */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE ((uint32_t)8000000) /*!< Default value of the Internal oscillator in Hz.\r\n This value can be provided and adapted by the user application. */\r\n#endif /* HSI_VALUE */\r\n\r\n/*!< Uncomment the following line if you need to relocate your vector Table in\r\n Internal SRAM. */\r\n/* #define VECT_TAB_SRAM */\r\n#define VECT_TAB_OFFSET 0x0 /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_Variables\r\n * @{\r\n */\r\n /* This variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 2) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) each time HAL_RCC_ClockConfig() is called to configure the system clock frequency\r\n Note: If you use this function to configure the system clock there is no need to\r\n call the 2 first functions listed above, since SystemCoreClock variable is \r\n updated automatically.\r\n */\r\nuint32_t SystemCoreClock = 8000000;\r\n\r\nconst uint8_t AHBPrescTable[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};\r\nconst uint8_t APBPrescTable[8] = {0, 0, 0, 0, 1, 2, 3, 4};\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_FunctionPrototypes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Setup the microcontroller system\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SystemInit(void)\r\n{\r\n/* FPU settings --------------------------------------------------------------*/\r\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */\r\n#endif\r\n\r\n#ifdef VECT_TAB_SRAM\r\n SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\r\n#else\r\n SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */\r\n#endif\r\n}\r\n\r\n/**\r\n * @brief Update SystemCoreClock variable according to Clock Register Values.\r\n * The SystemCoreClock variable contains the core clock (HCLK), it can\r\n * be used by the user application to setup the SysTick timer or configure\r\n * other parameters.\r\n *\r\n * @note Each time the core clock (HCLK) changes, this function must be called\r\n * to update SystemCoreClock variable value. Otherwise, any configuration\r\n * based on this variable will be incorrect.\r\n *\r\n * @note - The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n *\r\n * - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(*)\r\n *\r\n * - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(**)\r\n *\r\n * - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(**)\r\n * or HSI_VALUE(*) multiplied/divided by the PLL factors.\r\n *\r\n * (*) HSI_VALUE is a constant defined in stm32f3xx_hal.h file (default value\r\n * 8 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n *\r\n * (**) HSE_VALUE is a constant defined in stm32f3xx_hal.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * - The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SystemCoreClockUpdate (void)\r\n{\r\n uint32_t tmp = 0, pllmull = 0, pllsource = 0, predivfactor = 0;\r\n\r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n tmp = RCC->CFGR & RCC_CFGR_SWS;\r\n\r\n switch (tmp)\r\n {\r\n case RCC_CFGR_SWS_HSI: /* HSI used as system clock */\r\n SystemCoreClock = HSI_VALUE;\r\n break;\r\n case RCC_CFGR_SWS_HSE: /* HSE used as system clock */\r\n SystemCoreClock = HSE_VALUE;\r\n break;\r\n case RCC_CFGR_SWS_PLL: /* PLL used as system clock */\r\n /* Get PLL clock source and multiplication factor ----------------------*/\r\n pllmull = RCC->CFGR & RCC_CFGR_PLLMUL;\r\n pllsource = RCC->CFGR & RCC_CFGR_PLLSRC;\r\n pllmull = ( pllmull >> 18) + 2;\r\n\r\n#if defined (STM32F302xE) || defined (STM32F303xE) || defined (STM32F398xx)\r\n predivfactor = (RCC->CFGR2 & RCC_CFGR2_PREDIV) + 1;\r\n if (pllsource == RCC_CFGR_PLLSRC_HSE_PREDIV)\r\n {\r\n /* HSE oscillator clock selected as PREDIV1 clock entry */\r\n SystemCoreClock = (HSE_VALUE / predivfactor) * pllmull;\r\n }\r\n else\r\n {\r\n /* HSI oscillator clock selected as PREDIV1 clock entry */\r\n SystemCoreClock = (HSI_VALUE / predivfactor) * pllmull;\r\n }\r\n#else \r\n if (pllsource == RCC_CFGR_PLLSRC_HSI_DIV2)\r\n {\r\n /* HSI oscillator clock divided by 2 selected as PLL clock entry */\r\n SystemCoreClock = (HSI_VALUE >> 1) * pllmull;\r\n }\r\n else\r\n {\r\n predivfactor = (RCC->CFGR2 & RCC_CFGR2_PREDIV) + 1;\r\n /* HSE oscillator clock selected as PREDIV1 clock entry */\r\n SystemCoreClock = (HSE_VALUE / predivfactor) * pllmull;\r\n }\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n break;\r\n default: /* HSI used as system clock */\r\n SystemCoreClock = HSI_VALUE;\r\n break;\r\n }\r\n /* Compute HCLK clock frequency ----------------*/\r\n /* Get HCLK prescaler */\r\n tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];\r\n /* HCLK clock frequency */\r\n SystemCoreClock >>= tmp;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Core/Startup/startup_stm32f334k8tx.s", "content": "/**\r\n ******************************************************************************\r\n * @file startup_stm32f334x8.s\r\n * @author MCD Application Team\r\n * @brief STM32F334x4/STM32F334x6/STM32F334x8 devices vector table for GCC toolchain.\r\n * This module performs:\r\n * - Set the initial SP\r\n * - Set the initial PC == Reset_Handler,\r\n * - Set the vector table entries with the exceptions ISR address,\r\n * - Configure the clock system \r\n * - Branches to main in the C library (which eventually\r\n * calls main()).\r\n * After Reset the Cortex-M4 processor is in Thread mode,\r\n * priority is Privileged, and the Stack is set to Main.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n .syntax unified\r\n\t.cpu cortex-m4\r\n\t.fpu softvfp\r\n\t.thumb\r\n\r\n.global\tg_pfnVectors\r\n.global\tDefault_Handler\r\n\r\n/* start address for the initialization values of the .data section.\r\ndefined in linker script */\r\n.word\t_sidata\r\n/* start address for the .data section. defined in linker script */\r\n.word\t_sdata\r\n/* end address for the .data section. defined in linker script */\r\n.word\t_edata\r\n/* start address for the .bss section. defined in linker script */\r\n.word\t_sbss\r\n/* end address for the .bss section. defined in linker script */\r\n.word\t_ebss\r\n\r\n.equ BootRAM, 0xF1E0F85F\r\n/**\r\n * @brief This is the code that gets called when the processor first\r\n * starts execution following a reset event. Only the absolutely\r\n * necessary set is performed, after which the application\r\n * supplied main() routine is called.\r\n * @param None\r\n * @retval : None\r\n*/\r\n\r\n .section\t.text.Reset_Handler\r\n\t.weak\tReset_Handler\r\n\t.type\tReset_Handler, %function\r\nReset_Handler:\r\n ldr sp, =_estack /* Atollic update: set stack pointer */\r\n\r\n/* Copy the data segment initializers from flash to SRAM */\r\n movs\tr1, #0\r\n b\tLoopCopyDataInit\r\n\r\nCopyDataInit:\r\n\tldr\tr3, =_sidata\r\n\tldr\tr3, [r3, r1]\r\n\tstr\tr3, [r0, r1]\r\n\tadds\tr1, r1, #4\r\n\r\nLoopCopyDataInit:\r\n\tldr\tr0, =_sdata\r\n\tldr\tr3, =_edata\r\n\tadds\tr2, r0, r1\r\n\tcmp\tr2, r3\r\n\tbcc\tCopyDataInit\r\n\tldr\tr2, =_sbss\r\n\tb\tLoopFillZerobss\r\n/* Zero fill the bss segment. */\r\nFillZerobss:\r\n\tmovs\tr3, #0\r\n\tstr\tr3, [r2], #4\r\n\r\nLoopFillZerobss:\r\n\tldr\tr3, = _ebss\r\n\tcmp\tr2, r3\r\n\tbcc\tFillZerobss\r\n\r\n/* Call the clock system intitialization function.*/\r\n bl SystemInit\r\n/* Call static constructors */\r\n bl __libc_init_array\r\n/* Call the application's entry point.*/\r\n\tbl\tmain\r\n\r\nLoopForever:\r\n b LoopForever\r\n \r\n.size\tReset_Handler, .-Reset_Handler\r\n\r\n/**\r\n * @brief This is the code that gets called when the processor receives an\r\n * unexpected interrupt. This simply enters an infinite loop, preserving\r\n * the system state for examination by a debugger.\r\n *\r\n * @param None\r\n * @retval : None\r\n*/\r\n .section\t.text.Default_Handler,\"ax\",%progbits\r\nDefault_Handler:\r\nInfinite_Loop:\r\n\tb\tInfinite_Loop\r\n\t.size\tDefault_Handler, .-Default_Handler\r\n/******************************************************************************\r\n*\r\n* The minimal vector table for a Cortex-M4. Note that the proper constructs\r\n* must be placed on this to ensure that it ends up at physical address\r\n* 0x0000.0000.\r\n*\r\n******************************************************************************/\r\n \t.section\t.isr_vector,\"a\",%progbits\r\n\t.type\tg_pfnVectors, %object\r\n\t.size\tg_pfnVectors, .-g_pfnVectors\r\n\r\n\r\ng_pfnVectors:\r\n\t.word\t_estack\r\n\t.word\tReset_Handler\r\n\t.word\tNMI_Handler\r\n\t.word\tHardFault_Handler\r\n\t.word\tMemManage_Handler\r\n\t.word\tBusFault_Handler\r\n\t.word\tUsageFault_Handler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSVC_Handler\r\n\t.word\tDebugMon_Handler\r\n\t.word\t0\r\n\t.word\tPendSV_Handler\r\n\t.word\tSysTick_Handler\r\n\t.word\tWWDG_IRQHandler\r\n\t.word\tPVD_IRQHandler\r\n\t.word\tTAMP_STAMP_IRQHandler\r\n\t.word\tRTC_WKUP_IRQHandler\r\n\t.word\tFLASH_IRQHandler\r\n\t.word\tRCC_IRQHandler\r\n\t.word\tEXTI0_IRQHandler\r\n\t.word\tEXTI1_IRQHandler\r\n\t.word\tEXTI2_TSC_IRQHandler\r\n\t.word\tEXTI3_IRQHandler\r\n\t.word\tEXTI4_IRQHandler\r\n\t.word\tDMA1_Channel1_IRQHandler\r\n\t.word\tDMA1_Channel2_IRQHandler\r\n\t.word\tDMA1_Channel3_IRQHandler\r\n\t.word\tDMA1_Channel4_IRQHandler\r\n\t.word\tDMA1_Channel5_IRQHandler\r\n\t.word\tDMA1_Channel6_IRQHandler\r\n\t.word\tDMA1_Channel7_IRQHandler\r\n\t.word\tADC1_2_IRQHandler\r\n\t.word\tCAN_TX_IRQHandler\r\n\t.word\tCAN_RX0_IRQHandler\r\n\t.word\tCAN_RX1_IRQHandler\r\n\t.word\tCAN_SCE_IRQHandler\r\n\t.word\tEXTI9_5_IRQHandler\r\n\t.word\tTIM1_BRK_TIM15_IRQHandler\r\n\t.word\tTIM1_UP_TIM16_IRQHandler\r\n\t.word\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.word\tTIM1_CC_IRQHandler\r\n\t.word\tTIM2_IRQHandler\r\n\t.word\tTIM3_IRQHandler\r\n\t.word\t0\r\n\t.word\tI2C1_EV_IRQHandler\r\n\t.word\tI2C1_ER_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSPI1_IRQHandler\r\n\t.word\t0\r\n\t.word\tUSART1_IRQHandler\r\n\t.word\tUSART2_IRQHandler\r\n\t.word\tUSART3_IRQHandler\r\n\t.word\tEXTI15_10_IRQHandler\r\n\t.word\tRTC_Alarm_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tTIM6_DAC1_IRQHandler\r\n\t.word\tTIM7_DAC2_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCOMP2_IRQHandler\r\n\t.word\tCOMP4_6_IRQHandler\r\n\t.word\t0\r\n\t.word\tHRTIM1_Master_IRQHandler\r\n\t.word\tHRTIM1_TIMA_IRQHandler\r\n\t.word\tHRTIM1_TIMB_IRQHandler\r\n\t.word\tHRTIM1_TIMC_IRQHandler\r\n\t.word\tHRTIM1_TIMD_IRQHandler\r\n\t.word\tHRTIM1_TIME_IRQHandler\r\n\t.word\tHRTIM1_FLT_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tFPU_IRQHandler\r\n\r\n/*******************************************************************************\r\n*\r\n* Provide weak aliases for each Exception handler to the Default_Handler.\r\n* As they are weak aliases, any function with the same name will override\r\n* this definition.\r\n*\r\n*******************************************************************************/\r\n\r\n .weak\tNMI_Handler\r\n\t.thumb_set NMI_Handler,Default_Handler\r\n\r\n .weak\tHardFault_Handler\r\n\t.thumb_set HardFault_Handler,Default_Handler\r\n\r\n .weak\tMemManage_Handler\r\n\t.thumb_set MemManage_Handler,Default_Handler\r\n\r\n .weak\tBusFault_Handler\r\n\t.thumb_set BusFault_Handler,Default_Handler\r\n\r\n\t.weak\tUsageFault_Handler\r\n\t.thumb_set UsageFault_Handler,Default_Handler\r\n\r\n\t.weak\tSVC_Handler\r\n\t.thumb_set SVC_Handler,Default_Handler\r\n\r\n\t.weak\tDebugMon_Handler\r\n\t.thumb_set DebugMon_Handler,Default_Handler\r\n\r\n\t.weak\tPendSV_Handler\r\n\t.thumb_set PendSV_Handler,Default_Handler\r\n\r\n\t.weak\tSysTick_Handler\r\n\t.thumb_set SysTick_Handler,Default_Handler\r\n\r\n\t.weak\tWWDG_IRQHandler\r\n\t.thumb_set WWDG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tPVD_IRQHandler\r\n\t.thumb_set PVD_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTAMP_STAMP_IRQHandler\r\n\t.thumb_set TAMP_STAMP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_WKUP_IRQHandler\r\n\t.thumb_set RTC_WKUP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFLASH_IRQHandler\r\n\t.thumb_set FLASH_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRCC_IRQHandler\r\n\t.thumb_set RCC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI0_IRQHandler\r\n\t.thumb_set EXTI0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI1_IRQHandler\r\n\t.thumb_set EXTI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI2_TSC_IRQHandler\r\n\t.thumb_set EXTI2_TSC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI3_IRQHandler\r\n\t.thumb_set EXTI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI4_IRQHandler\r\n\t.thumb_set EXTI4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel1_IRQHandler\r\n\t.thumb_set DMA1_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel2_IRQHandler\r\n\t.thumb_set DMA1_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel3_IRQHandler\r\n\t.thumb_set DMA1_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel4_IRQHandler\r\n\t.thumb_set DMA1_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel5_IRQHandler\r\n\t.thumb_set DMA1_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel6_IRQHandler\r\n\t.thumb_set DMA1_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel7_IRQHandler\r\n\t.thumb_set DMA1_Channel7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC1_2_IRQHandler\r\n\t.thumb_set ADC1_2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN_TX_IRQHandler\r\n\t.thumb_set CAN_TX_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN_RX0_IRQHandler\r\n\t.thumb_set CAN_RX0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN_RX1_IRQHandler\r\n\t.thumb_set CAN_RX1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN_SCE_IRQHandler\r\n\t.thumb_set CAN_SCE_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI9_5_IRQHandler\r\n\t.thumb_set EXTI9_5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_BRK_TIM15_IRQHandler\r\n\t.thumb_set TIM1_BRK_TIM15_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_UP_TIM16_IRQHandler\r\n\t.thumb_set TIM1_UP_TIM16_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.thumb_set TIM1_TRG_COM_TIM17_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_CC_IRQHandler\r\n\t.thumb_set TIM1_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM2_IRQHandler\r\n\t.thumb_set TIM2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM3_IRQHandler\r\n\t.thumb_set TIM3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_EV_IRQHandler\r\n\t.thumb_set I2C1_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_ER_IRQHandler\r\n\t.thumb_set I2C1_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI1_IRQHandler\r\n\t.thumb_set SPI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART1_IRQHandler\r\n\t.thumb_set USART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART2_IRQHandler\r\n\t.thumb_set USART2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART3_IRQHandler\r\n\t.thumb_set USART3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI15_10_IRQHandler\r\n\t.thumb_set EXTI15_10_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_Alarm_IRQHandler\r\n\t.thumb_set RTC_Alarm_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM6_DAC1_IRQHandler\r\n\t.thumb_set TIM6_DAC1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM7_DAC2_IRQHandler\r\n\t.thumb_set TIM7_DAC2_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tCOMP2_IRQHandler\r\n\t.thumb_set COMP2_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tCOMP4_6_IRQHandler\r\n\t.thumb_set COMP4_6_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tHRTIM1_Master_IRQHandler\r\n\t.thumb_set HRTIM1_Master_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tHRTIM1_TIMA_IRQHandler\r\n\t.thumb_set HRTIM1_TIMA_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tHRTIM1_TIMB_IRQHandler\r\n\t.thumb_set HRTIM1_TIMB_IRQHandler,Default_Handler \r\n \r\n\t.weak\tHRTIM1_TIMC_IRQHandler\r\n\t.thumb_set HRTIM1_TIMC_IRQHandler,Default_Handler\t\r\n\t\r\n\t.weak\tHRTIM1_TIMD_IRQHandler\r\n\t.thumb_set HRTIM1_TIMD_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tHRTIM1_TIME_IRQHandler\r\n\t.thumb_set HRTIM1_TIME_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tHRTIM1_FLT_IRQHandler\r\n\t.thumb_set HRTIM1_FLT_IRQHandler,Default_Handler\r\n\t\r\n\t.weak\tFPU_IRQHandler\r\n\t.thumb_set FPU_IRQHandler,Default_Handler\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/2OPFM_2020.hex", "content": ":020000040800F2\r\n:100000000030002099140008B5130008B913000847\r\n:10001000BD130008C1130008C5130008000000004C\r\n:10002000000000000000000000000000C9130008EC\r\n:10003000CD13000800000000D1130008D5130008FC\r\n:10004000E9140008E9140008E9140008E91400089C\r\n:10005000E9140008E9140008E9140008E91400088C\r\n:10006000E9140008E9140008E9140008D91300088D\r\n:10007000E5130008E9140008E9140008E914000871\r\n:10008000E9140008E9140008E9140008E91400085C\r\n:10009000E9140008E9140008E9140008E91400084C\r\n:1000A000E9140008F1130008E9140008E914000835\r\n:1000B000051400081D14000800000000E9140008E1\r\n:1000C000E91400080000000000000000E914000826\r\n:1000D00000000000E9140008E9140008E914000811\r\n:1000E000E9140008E9140008000000000000000006\r\n:1000F0000000000000000000000000000000000000\r\n:1001000000000000000000000000000000000000EF\r\n:100110000000000000000000E9140008E9140008D5\r\n:1001200000000000000000000000000000000000CF\r\n:1001300000000000000000000000000000000000BF\r\n:10014000E9140008E914000800000000E9140008A0\r\n:10015000E9140008E9140008E9140008E91400088B\r\n:10016000E9140008E9140008000000000000000085\r\n:10017000000000000000000000000000000000007F\r\n:0801800000000000E914000872\r\n:1001880010B5054C237833B9044B13B10448AFF3C9\r\n:1001980000800123237010BD0C080020000000001F\r\n:1001A800B824000808B5034B1BB103490348AFF353\r\n:1001B800008008BD0000000010080020B8240008D6\r\n:1001C80081F0004102E000BF83F0004330B54FEA00\r\n:1001D80041044FEA430594EA050F08BF90EA020F6D\r\n:1001E8001FBF54EA000C55EA020C7FEA645C7FEA00\r\n:1001F800655C00F0E2804FEA5454D4EB5555B8BF23\r\n:100208006D420CDD2C4480EA020281EA030382EA93\r\n:10021800000083EA010180EA020281EA0303362D25\r\n:1002280088BF30BD11F0004F4FEA01314FF4801CF8\r\n:100238004CEA113102D0404261EB410113F0004F0A\r\n:100248004FEA03334CEA133302D0524263EB4303C1\r\n:1002580094EA050F00F0A780A4F10104D5F1200E5F\r\n:100268000DDB02FA0EFC22FA05F2801841F10001BA\r\n:1002780003FA0EF2801843FA05F359410EE0A5F18E\r\n:1002880020050EF1200E012A03FA0EFC28BF4CF0BF\r\n:10029800020C43FA05F3C01851EBE37101F0004575\r\n:1002A80007D54FF0000EDCF1000C7EEB00006EEB82\r\n:1002B8000101B1F5801F1BD3B1F5001F0CD349080C\r\n:1002C8005FEA30004FEA3C0C04F101044FEA445263\r\n:1002D80012F5800F80F09A80BCF1004F08BF5FEAEA\r\n:1002E800500C50F1000041EB045141EA050130BDCA\r\n:1002F8005FEA4C0C404141EB0101013C28BFB1F5DC\r\n:10030800801FE9D291F0000F04BF01460020B1FA26\r\n:1003180081F308BF2033A3F10B03B3F120020CDAF9\r\n:100328000C3208DD02F1140CC2F10C0201FA0CF0D7\r\n:1003380021FA02F10CE002F11402D8BFC2F1200C3C\r\n:1003480001FA02F120FA0CFCDCBF41EA0C019040F2\r\n:10035800E41AA2BF01EB0451294330BD6FEA04043B\r\n:100368001F3C1CDA0C340EDC04F11404C4F1200226\r\n:1003780020FA04F001FA02F340EA030021FA04F338\r\n:1003880045EA030130BDC4F10C04C4F1200220FA8F\r\n:1003980002F001FA04F340EA0300294630BD21FACD\r\n:1003A80004F0294630BD94F0000F83F4801306BF93\r\n:1003B80081F480110134013D4EE77FEA645C18BF87\r\n:1003C8007FEA655C29D094EA050F08BF90EA020F1E\r\n:1003D80005D054EA000C04BF1946104630BD91EA16\r\n:1003E800030F1EBF0021002030BD5FEA545C05D119\r\n:1003F8004000494128BF41F0004130BD14F5800458\r\n:100408003CBF01F5801130BD01F0004545F0FE41CB\r\n:1004180041F470014FF0000030BD7FEA645C1ABF00\r\n:10042800194610467FEA655C1CBF0B46024650EA37\r\n:10043800013406BF52EA033591EA030F41F4002163\r\n:1004480030BD00BF90F0000F04BF0021704730B5E9\r\n:100458004FF4806404F132044FF000054FF00001BE\r\n:1004680050E700BF90F0000F04BF0021704730B57F\r\n:100478004FF4806404F1320410F0004548BF404254\r\n:100488004FF000013EE700BF42004FEAE2014FEAA9\r\n:1004980031014FEA02701FBF12F07F4393F07F4F84\r\n:1004A80081F06051704732F07F4208BF704793F087\r\n:1004B8007F4F04BF41F40021704730B54FF460749A\r\n:1004C80001F0004521F000411CE700BF50EA01029D\r\n:1004D80008BF704730B54FF000050AE050EA010246\r\n:1004E80008BF704730B511F0004502D5404261EBB6\r\n:1004F80041014FF4806404F132045FEA915C3FF4F7\r\n:10050800D8AE4FF003025FEADC0C18BF03325FEA93\r\n:10051800DC0C18BF033202EBDC02C2F1200300FA44\r\n:1005280003FC20FA02F001FA03FE40EA0E0021FA69\r\n:1005380002F11444BDE600BF4FF0FF3C06E000BFE7\r\n:100548004FF0010C02E000BF4FF0010C4DF804CD54\r\n:100558004FEA410C7FEA6C5C4FEA430C18BF7FEA14\r\n:100568006C5C1BD001B050EA410C0CBF52EA430C42\r\n:1005780091EA030F02BF90EA020F0020704710F1C2\r\n:10058800000F91EA030F58BF994208BF90422CBF51\r\n:10059800D8176FEAE37040F0010070474FEA410C4A\r\n:1005A8007FEA6C5C02D150EA013C07D14FEA430C68\r\n:1005B8007FEA6C5CD6D152EA033CD3D05DF8040BD9\r\n:1005C800704700BF8446104662468C46194663460B\r\n:1005D80000E000BF01B5FFF7B7FF002848BF10F1E2\r\n:1005E800000F01BD4DF808EDFFF7F4FF0CBF012027\r\n:1005F80000205DF808FB00BF4DF808EDFFF7EAFFA3\r\n:1006080034BF012000205DF808FB00BF4DF808ED5D\r\n:10061800FFF7E0FF94BF012000205DF808FB00BF52\r\n:100628004DF808EDFFF7CEFF94BF012000205DF8DC\r\n:1006380008FB00BF4DF808EDFFF7C4FF34BF0120E9\r\n:1006480000205DF808FB00BF002310B44FF07E5275\r\n:10065800032400210260036243628362C36204715F\r\n:1006680083605DF8044BC3608361C26180F8301019\r\n:10067800704700BF0000000090ED007ADFED367A89\r\n:1006880010B5B4EEE77AF1EE10FA44BF002380F813\r\n:10069800303003790446DBB9D0ED007ADFED2F6AFC\r\n:1006A8009FED2F7A77EEA67AC0ED007AD0ED087A22\r\n:1006B800D0ED046A77EEA67AC0ED027AD0ED007A22\r\n:1006C800F4EEC77AF1EE10FA01DD0223037110BDD2\r\n:1006D8000379022B2ED0D4ED027AD4ED036A9FED74\r\n:1006E8001F7A77EEA67A67EE877AC4ED067AA06954\r\n:1006F800FFF7CAFE16A3D3E90023FFF79BFF08B153\r\n:10070800184BA361D4ED067AF5EEC07A0023F1EE1A\r\n:1007180010FA48BFA36194ED077A94ED006AD4ED0E\r\n:10072800066AD4ED007A37EE467AE7EE267AC4ED0B\r\n:10073800007A10BDD0ED0B7A90ED057A77EE877AC6\r\n:100748000023C0ED027AC361C5E700BFAFF30080A4\r\n:10075800AE47E17A14AEEF3F0AD7233CCDCCCC3D6F\r\n:100768003333733FA4707D3F10B580214FF0904024\r\n:1007780001F046FD084A09491478B0FA80F320438D\r\n:100788005B0910F0FF000B7003D10549087781F869\r\n:100798004800137010BD00BFAB0800208C08002073\r\n:1007A8003C0800201A4A1B49538912889FED1A5A9F\r\n:1007B80031F812C0DFED195A9FED196A03F2EF13F1\r\n:1007C8009B1A1BB283F30A03164A31F81330D2ED91\r\n:1007D800006A154907EE10CA07EE903AB8EEC77AD4\r\n:1007E800F8EEE77A37EE667A77EE857AE7EE256AED\r\n:1007F80010B427EE867A0D4C0D4BC460C1ED007A1B\r\n:1008080003625DF8044BC2ED006A80ED0B7A704715\r\n:10081800B4080020000000200000C8420AD7A33C0A\r\n:10082800ACC5273790080020AC0800206F12033AA7\r\n:100838000000E040F8B5954C954A6388D2ED007AFF\r\n:100848009FED945ADFED945A21899FED946AC3F580\r\n:10085800E07307EE103AB8EEC77AF0EE674AD7EEC3\r\n:10086800054A06EE901AE4EEA57AF8EEE66AB0EECE\r\n:10087800677AA6EE867AC2ED007AB5EEC07AF1EE16\r\n:1008880010FA00F1F880864E86ED007A854AE388F2\r\n:1008980012888549854D91ED000AD5ED006A9FEDD6\r\n:1008A800846A8448844FC3F57F73A2F500620333DA\r\n:1008B80007EE102A07EE903AB8EEC77AF8EEE77A14\r\n:1008C80037EE407A77EEE67AA7EE060AE7EE866A12\r\n:1008D80081ED000AC5ED006A00F03EF9774B784AD1\r\n:1008E80093ED007AA38892ED006AD7ED005A95ED52\r\n:1008F800005ADFED743A9FED744ADFED674AB4F8A9\r\n:100908000AC0724CDFED726ADFED727A7249734881\r\n:10091800B5EE003A27EE037AB0EE463A27EE000A23\r\n:1009280007EE103AB8EEC77A35EE655A97EE233AD5\r\n:100938006B4B35EE005AA3EE246ABCF57A7FE5EEE0\r\n:10094800045AB0EE467ABCEEE56A83ED000A16EE6C\r\n:10095800103AC3F3090367EE266A34F8133082EDC0\r\n:10096800007A06EE103AB8EE466AC7ED005A66EE0F\r\n:10097800866A26EE277A66EEA77ABCEEC77AFCEE80\r\n:10098800E77A17EE105A17EE904AC0ED037AD1EDC8\r\n:10099800057A81ED037AB8EEE77AD0ED057A81ED34\r\n:1009A800026A96ED006A0F690669C0ED026AF8EE00\r\n:1009B800E77A27EE067A67EE867ABDEEC77AFDEE0D\r\n:1009C800E77A88BF4FF07E5317EE102A88BF8B61F5\r\n:1009D8003D4417EE903A344402EB9552414ED1ED26\r\n:1009E800065AD1ED066A91ED065A046103EB945359\r\n:1009F800C2F30902C3F3090336F8122036F813309C\r\n:100A0800394E0D61A2F5004207EE102AA3F5004306\r\n:100A180007EE903AB8EEC77AF8EEE77A66EE856A9E\r\n:100A280027EE257A67EEA67ABDEEC77AFDEEE77A5D\r\n:100A380017EE102A17EE903A5411DD10B4F5006F36\r\n:100A480081ED007A3460C0ED007A4D6109DB274BF7\r\n:100A580040F2FF721A6040F6FF70BDE8F84000F0FF\r\n:100A680059B8234B9C420ADA204A01201360BDE89A\r\n:100A7800F84000F04FB80A4E0021316006E71B4BE2\r\n:100A880004F500601C6080B2E7E700BFB4080020EE\r\n:100A9800340800200000003B0AD7233C0AD7233A39\r\n:100AA800380800205C0B0020040B0020940800206C\r\n:100AB800CDCC4C3DDC0A0020A0080020A408002072\r\n:100AC800C00800200210003A0AD7A33D0000002009\r\n:100AD80000000042ACC527473C0800200C0B002052\r\n:100AE8002C080020D0240008000B002098080020C3\r\n:100AF80001F8FFFF4FF4702393FAA3F304498B68BE\r\n:100B080023F47F6323F00F0318438860704700BF06\r\n:100B1800009800404FF4702393FAA3F304498B68BC\r\n:100B280023F47F6323F00F0318438860704700BFE6\r\n:100B380000740040F1EE007A60EEA70A0023054A2F\r\n:100B48000260C0ED010A8360C36003614361836191\r\n:100B5800C361704776E96E3790ED027AD0ED037A7B\r\n:100B680090ED015AD0ED006A80ED047A37EEC76A3D\r\n:100B7800F7EE005AF0EEC64AE4EE856A30EE470A10\r\n:100B8800F4EEE56AF1EE10FA88BFF0EE656AA0EEC1\r\n:100B9800267AC0ED057A77EE675A80ED066AE5EEAB\r\n:100BA800A67A80ED027AB0EE670AC0ED037A704744\r\n:100BB80038B540F2FF70FFF79DFF1149114B0A88C5\r\n:100BC80011481C8885899FED117A114840F6E44345\r\n:100BD80003FB02F2B2FBF5F295B207EE905AF8EE7B\r\n:100BE800E77A02800B4D0C480C4A0988296067EEA9\r\n:100BF800877A03FB04F31B130380C2ED007A38BD28\r\n:100C0800BAF7FF1F5C0B0020C40800200AE09E39D9\r\n:100C18008E080020FC0A002030080020A4080020CC\r\n:100C280029492A4B0A6822F0070242F0020210B54D\r\n:100C38000A600A681A6842F001021A601A68920784\r\n:100C4800FCD51968214A21F0F80141F080011960AA\r\n:100C5800596821F4741141F460115960D96A21F07E\r\n:100C68000F01D962196841F08071196013689B01FE\r\n:100C7800FCD55368154C23F0F0035360536823F4F4\r\n:100C8800E06343F480635360536823F46053536014\r\n:100C9800536823F0030343F002035360636803F0CF\r\n:100CA8000C03082BFAD10A4801F0D8FB002000F009\r\n:100CB80019FC236B23F480732363E36A23F4F8732A\r\n:100CC80043F48073E36210BD00200240001002402C\r\n:100CD8000090D0032DE98048002495B000F026FC50\r\n:100CE800FFF79EFFCDE91244CDE91044C94DCA4E25\r\n:100CF8006A69DFF83CB3DFF83CA342F400326A616A\r\n:100D08006A6902F400320892089A6A6942F48022F9\r\n:100D18006A616A6902F48022012709920EA94FF0DC\r\n:100D280080084FF000094FF09040CDE90E89099AEC\r\n:100D3800129701F09BFA6A693A436A616A693A4014\r\n:100D48000792214622460B20DDF81CC001F05AF814\r\n:100D58000B2001F08FF8224621460C2001F052F8B2\r\n:100D68000C2001F087F84FF480624FF480704FF048\r\n:100D7800070C4FF0A0413483F262B062082230467B\r\n:100D8800C6F81CC07261C6E90347C6E9014486F883\r\n:100D9800204086F8307074633160CDE90E44CDE9A7\r\n:100DA8001044CDE91244CDE90B440A944FF00108F0\r\n:100DB80000F080FC4FF001090AA930460A9400F0BF\r\n:100DC8009BFFCDE90E894FF007084FF00009CDE9E8\r\n:100DD80010890EA930464FF000084FF00009CDE900\r\n:100DE800128900F0F1FD4FF002080EA930464FF0CD\r\n:100DF8000209CDE90E8900F0E7FD4FF003080EA9BE\r\n:100E080030464FF00309CDE90E8900F0DDFD4FF0C3\r\n:100E180004080EA930464FF00409CDE90E8900F008\r\n:100E2800D3FD4FF00B080EA930464FF00509CDE968\r\n:100E38000E8900F0C9FD4FF00C080EA930464FF09E\r\n:100E48000609CDE90E89072700F0BEFD0EA9304638\r\n:100E58001226CDE90E6700F0B7FDCDE91244CDE9C1\r\n:100E68000A44CDE90C44CDE91044EA6942F0005245\r\n:100E7800EA61EA6902F000520592059A6A6942F449\r\n:100E880000326A616A69129402F4003206920EA96D\r\n:100E9800102603274FF09040CDE90E67069A5F4F62\r\n:100EA80001F0E4F95E4B5F490D944FF038084FF0BC\r\n:100EB80000090AAA1846CDE90A8901F0A7F95A4992\r\n:100EC800574B0A6822F400320A601A6822F00402BA\r\n:100ED8001A601A6842F001021A60CDE91244CDE99D\r\n:100EE8000A44CDE90C44CDE91044EB6943F0806332\r\n:100EF800EB61EB6903F080630393039B6B6943F435\r\n:100F080000336B616B69129403F400330493049803\r\n:100F18000EA9402203234FF09040CDE90E2301F0A3\r\n:100F2800A5F90AAA02233F490D935846CDE90A8933\r\n:100F380001F06CF9DBF80030DFF8FC8023F00403E3\r\n:100F4800CBF80030DBF8003043F00103CBF8003079\r\n:100F5800CDE90E44CDE910441294EB6943F0010346\r\n:100F6800EB61EB6903F001030A934FF080560A9B8B\r\n:100F7800DAF80C3087F81C434FF4C8633E600EA9BA\r\n:100F88004FF08040CDE91034ADF838400F9401F0AF\r\n:100F98001DFA4FF080431A6842F080021A609A687E\r\n:100FA80002EA08029A605A6822F0700242F02002AF\r\n:100FB8005A609A6822F080029A60DA6842F0010268\r\n:100FC800DA601A6842F001021A60C7F88060BFF35D\r\n:100FD8004F8FBFF36F8FDAF80C3087F81C433E60F1\r\n:100FE800CDE90E44CDE910441294EB690F4E43F05D\r\n:100FF8000203EB61EB6903F0020302934FF0005523\r\n:10100800029BDAF80C3087F81D434FF448533D60D3\r\n:101018000EA913E000100240B00B002000E100E030\r\n:10102800007400400100100250000140000400401C\r\n:101038000098004000ED00E0F8BFFEFF3046CDE923\r\n:101048001034ADF838400F9401F0C0F9336843F01C\r\n:1010580080033360B36803EA0803B360736823F05E\r\n:10106800700343F020037360B36823F08003B36018\r\n:10107800C7F88050BFF34F8FBFF36F8FDAF80C209B\r\n:10108800DFF8B0915F4F604E604DC2F30222C2F1AB\r\n:101098000703111D042B28BF0423062988BFD41E6B\r\n:1010A8004FF0FF3202FA03F3DB43A24003F00203DE\r\n:1010B800D243A34002F0020213431B01DBB24FF0FC\r\n:1010C800005189F81D33C9F80010FB68504A43F0F5\r\n:1010D8000103FB603B684FF4806443F001033B600D\r\n:1010E800F46200244FF001084FF4107104233046D5\r\n:1010F8003483B16232607361CDE90E44CDE91044A6\r\n:10110800CDE91244C6E90144C6E9034486F8204003\r\n:101118007463C6F81C8086F8308000F0CBFA02228F\r\n:101128000123CDE90E2307220023CDE910230EA9C0\r\n:10113800002200233046CDE9122300F045FCCDE91A\r\n:101148000E44CDE91044334B12949A69324842F464\r\n:1011580000629A619B6903F4006301934FF0007386\r\n:10116800019AC26889F819430EA9C9F800302846BF\r\n:101178004FF496531093ADF838400F9411948DF8AE\r\n:10118800484001F023F92B682449254823F08003BF\r\n:101198002B60AB6823F4A03323F00703AB606B68C4\r\n:1011A80023F0700343F020036B606B6823F4700333\r\n:1011B8006B60AB6823F08003AB60EB6843EA08031D\r\n:1011C800EB602B6843EA08032B60072200F078FBEA\r\n:1011D80014494246304600F073FB3B6812489FEDC5\r\n:1011E800130A43EA08033B602B6843EA08032B60B1\r\n:1011F800F6EE000AFFF79EFC0D48FFF725FAFFF709\r\n:10120800D7FCFCE700040040600B0020002C0140E4\r\n:10121800000100500010024000ED00E0C40800206A\r\n:10122800B00B00205C0B0020DC0A0020CDCC4C3D2C\r\n:101238005408002000E100E0704700BF0A4B9A699B\r\n:1012480042F001029A619A6982B002F001020092AA\r\n:10125800009ADA6942F08052DA61DB6903F0805360\r\n:101268000193019B02B070470010024070B50268FC\r\n:101278008CB00023B2F1A04FCDE90633CDE9083395\r\n:1012880004460A9338D0414B9A4201D00CB070BD45\r\n:101298003F4A13680133012B136068D03D4B3E4D24\r\n:1012A8005A6942F400325A615B6903F400330593CA\r\n:1012B80005980323202206A900264FF09040CDE987\r\n:1012C8000623089600F0BCFE344B2B6080204FF4B8\r\n:1012D80080714FF480622023E860C5E904126E60D3\r\n:1012E800AE60EE612846AB6100F0ECFD002849D104\r\n:1012F800A5636C620CB070BD254A13680133012BDD\r\n:10130800136029D0234B264D5A6942F400325A61A2\r\n:101318005A6902F400320292029A5A6942F480220F\r\n:101328005A615B6903F4802303930F220323039913\r\n:10133800002606A94FF09040CDE90623089600F054\r\n:101348007FFE032303221748089606A9CDE9062342\r\n:1013580000F076FE144BB8E70E4B5A6942F0805203\r\n:101368005A615B6903F080530193019BCAE7094BFB\r\n:101378005A6942F080525A615B6903F080530493C2\r\n:10138800049B8BE7FFF758FFB2E700BF000100504E\r\n:101398002808002000100240440C00201C000240D5\r\n:1013A800000C00200004004808000240704700BFFD\r\n:1013B800FEE700BFFEE700BFFEE700BFFEE700BF95\r\n:1013C800704700BF704700BF704700BF00F0C0B84B\r\n:1013D800014800F0EBBD00BF000C0020014800F000\r\n:1013E800E5BD00BF440C0020034B1A69D20744BF77\r\n:1013F8006FF001021A617047002C01404FF08043E2\r\n:101408001A69D20700D470476FF001021A61FFF71A\r\n:1014180011BA00BF134B1A69D20721D5124A70B509\r\n:10142800508816889588D4886FF0010119610F4B90\r\n:10143800118952898008890892085880B608AD0831\r\n:10144800A4080B481E809D80DC8019815A81FFF713\r\n:1014580013F9FFF789F9BDE870400548FFF7A2B90D\r\n:10146800704700BF00040040C4080020B4080020F2\r\n:1014780054080020054BD3F888204FF0006142F44F\r\n:101488007002C3F888209960704700BF00ED00E043\r\n:10149800DFF834D0002103E00C4B5B584350043193\r\n:1014A8000B480C4B42189A42F6D30B4A02E0002331\r\n:1014B80042F8043B094B9A42F9D3FFF7DBFF00F0EF\r\n:1014C800D3FFFFF707FCFEE700300020D82C000808\r\n:1014D800000000200C0800200C0800208C0C0020C4\r\n:1014E800FEE7000038B50E4A0E4B12781B68054619\r\n:1014F8004FF47A70B0FBF2F0B3FBF0F000F0C8FCE8\r\n:1015080008B90F2D01D9012038BD044602462946E5\r\n:101518004FF0FF3000F076FC034B20461D6038BDCD\r\n:10152800040800200008002008080020074A08B521\r\n:10153800136843F010031360032000F04FFC0020F1\r\n:10154800FFF7D0FFFFF77AFE002008BD0020024019\r\n:10155800034A044B11681B780B441360704700BFA3\r\n:10156800880C002004080020014B1868704700BF51\r\n:10157800880C0020704700BF704700BF704700BF4D\r\n:10158800406A036C43F040030364436C43F0040374\r\n:101598004364FFF7F3BF00BF406AFFF7EDBF00BF2A\r\n:1015A800436A1A6C12F0500F18D11A6C196842F479\r\n:1015B80000721A64CA6812F4406F0CD15A7E52B98C\r\n:1015C8001A6C22F480721A641A6CD20403D41A6C4E\r\n:1015D80042F001021A641846FFF7CCBF9B6B1B6BE5\r\n:1015E800184700BF026838B5936803F00303012B5E\r\n:1015F80001D0002038BD1168C907FAD5916801F0FB\r\n:101608000D010129044609D0026C42F0100202645F\r\n:10161800426C42F001021846626438BD93680321A7\r\n:1016280043F0020393601160FFF79EFF05462368AD\r\n:101638009B68DB07DDD5FFF797FF401B0228F6D92B\r\n:10164800236C43F010032364636C43F00103636469\r\n:10165800012038BD026838B5936803F00303012BF5\r\n:10166800044620D09168124B194209D0236C43F0EC\r\n:1016780010032364636C43F001036364012038BDE5\r\n:10168800936843F001039360FFF76EFF054604E09B\r\n:10169800FFF76AFF431B022BE8D823681B68DB07A8\r\n:1016A800F6D5002038BD1368D907DBD50020F9E747\r\n:1016B8003F00008070B582B000230193002800F03D\r\n:1016C8008F80036C13F01003044617D1056C002DAE\r\n:1016D80000F0898022689168CE0075D591688D00E8\r\n:1016E80072D4216CC80600D463B1236C23F01203B2\r\n:1016F80043F010030120236402B070BD036CD806C8\r\n:10170800F3D42268906810F00400EED1216C674B86\r\n:1017180021F4817141F0020121649168B2F1A04F76\r\n:1017280001F0030118BF4FF0A043012900F0A98080\r\n:10173800996801F00301012900F0A8805C496568F7\r\n:101748008B6823F440332B438B60D4E90231666BFA\r\n:10175800657E0B4394F82010012E18BF4FF480507B\r\n:1017680043EA4533012943EA000300F08280A16A75\r\n:10177800012902D0E06A01430B43916811F00C0F74\r\n:101788000CD1D16821F4804121F00201D16094F894\r\n:101798003010207E490041EA80310B43D568454925\r\n:1017A800206929400B430128D3605AD0136B23F0DA\r\n:1017B8000F03136300206064236C23F0030343F0DA\r\n:1017C8000103236402B070BD236C23F0120343F0BD\r\n:1017D80010032364636C43F001036364236C84E7A0\r\n:1017E800012002B070BDC0E91255456480F83C5034\r\n:1017F800FFF73CFD22689368D90001D52B466AE7BC\r\n:101808002046FFF7EFFE226CD20603463FF562AF93\r\n:1018180000287FF45FAF206C22682749274D0968AC\r\n:1018280020F4885020F0020040F002002064906804\r\n:1018380020F040509060A5FB0101890C906801EBF5\r\n:101848008101490040F08050906001910199002980\r\n:101858003FF441AF01990139019101990029F9D16A\r\n:1018680039E7116BE36921F00F01013B0B43136367\r\n:10187800A0E785B9616A013943EA414343F48033FB\r\n:1018880075E71168C9073FF560AF51E71B68DB07CB\r\n:101898003FF55BAF52E7216C21F0220141F02001B6\r\n:1018A8002164616C41F00101616460E7000100504E\r\n:1018B8000003005007C0F0FF0008002083DE1B4330\r\n:1018C80003682DE9F0479D6815F0040513D190F8D9\r\n:1018D8003C30012B04460ED0DFF8E8A0012780F841\r\n:1018E8003C70DAF8086016F01F0608D080F83C5003\r\n:1018F8003846BDE8F08702273846BDE8F0878846B5\r\n:101908009146FFF7A7FE0746002850D1236C2168AF\r\n:1019180023F4706323F0010343F480732364DAF83B\r\n:101928000830D8063BD0B1F1A04F38D0236C214AFB\r\n:1019380043F48013914223640AD14FF0A043DB683B\r\n:101948009B0105D5236C23F4405343F4805323644F\r\n:10195800236CA06B184A13F480531CBF636C23F0EC\r\n:10196800060363640026154B84F83C608262C362F8\r\n:10197800134A02631C230B604B6843F010034B604F\r\n:10198800CE6846F001064B464246CE60403100F034\r\n:10199800CBFA2268936843F004039360A8E7236CAA\r\n:1019A80023F480132364CB689A01D1D5CAE784F85D\r\n:1019B8003C609DE700010050A9150008A11500082A\r\n:1019C8008915000800030050F0B490F83C20CC685A\r\n:1019D80082B00346012A4FF00000019000F0C38056\r\n:1019E8001A68012083F83C0095686D0736D448686A\r\n:1019F80004287DD800EB4000166B0D6840001F27B7\r\n:101A0800874026EA070605FA00F03043106390681D\r\n:101A180010F00C0F35D1092D40F2938005EB4507E6\r\n:101A280090698E681E3F4FF0070C0CFA07FC20EAFD\r\n:101A38000C00BE4030439061D1E90467D068C0F320\r\n:101A4800C1004000013E07FA00F0032E00F21D819C\r\n:101A5800DFE816F00E00E400DA00D0001A6C42F05D\r\n:101A680020021A64002283F83C2002B0F0BC7047C0\r\n:101A7800176E9C4E3E4046EA8566304340F0004073\r\n:101A88001066906800F00300012868D0012C6ED021\r\n:101A9800D2F8B0100120A84021EA0001C2F8B01025\r\n:101AA800102D39D0112D79D18F498968CE0137D4BD\r\n:101AB80090688E49B2F1A04F00F0030018BF4FF0B4\r\n:101AC800A041012800F08C80886800F003000128FC\r\n:101AD80000F0D780102D00F0B680112D00F0A880FE\r\n:101AE800122D1DD180498A6842F480028A6017E06D\r\n:101AF800092817D90E2800EB40004FEA400063D8A8\r\n:101B0800966B0D683C381F27874026EA070605FABA\r\n:101B180000F0304390637AE7734989680F02C7D5AC\r\n:101B280000209FE700EB40004000566B0D681E3810\r\n:101B38001F27874026EA070605FA00F0304350635E\r\n:101B480065E750698E6805EB450C072707FA0CF71F\r\n:101B580020EA070006FA0CF6304350616CE710687B\r\n:101B6800C00793D5DCE7022002B0F0BC7047D2F87A\r\n:101B7800B000AC400443092DC2F8B04015D905EBBC\r\n:101B880045008E689469A0F11B0107278F4006FA6B\r\n:101B980001F024EA07010143916181E7122DBFD1C9\r\n:101BA800514989684C02BBD482E70135886851697C\r\n:101BB80005EB45050724AC4021EA040100FA05F5C8\r\n:101BC8002943516100204DE7D66B0D685A381F270D\r\n:101BD800874026EA070605FA00F03043D06316E787\r\n:101BE8001068C0077FF570AF1A6C42F020021A64C3\r\n:101BF800012037E7D76E3B4E3E4046EA85663043C4\r\n:101C080040F00040D0663CE7976E364E3E4046EACC\r\n:101C18008566304340F00040906632E7576E314E9B\r\n:101C28003E4046EA8566304340F00040506628E76B\r\n:101C3800B2F1A04F7FF474AF2B498A6842F08072EA\r\n:101C48008A6000200EE7B2F1A04F7FF469AF264901\r\n:101C5800274C8A68274842F400028A602268A0FB61\r\n:101C68000212920C02EB820252000192019A002A9F\r\n:101C78003FF456AF019A013A0192019A002AF9D12C\r\n:101C88004EE70968C907AFD424E7106E00F0F840A2\r\n:101C9800B0EB856F4FEA856614D0506E00F0F840BF\r\n:101CA800864214D0906E00F0F840864214D0D06E70\r\n:101CB80000F0F84086427FF4E4AED06E20F0004099\r\n:101CC800D066DEE6106E20F000401066E5E7506E44\r\n:101CD80020F000405066E5E7906E20F000409066E6\r\n:101CE800E5E700BF00F0FF8300030050000100504B\r\n:101CF8000008002083DE1B43F0B4034635481C6807\r\n:101D080093F83C20B4F1A04F18BF4FF0A040012A2F\r\n:101D180035D001220D6883F83C20A268570709D501\r\n:101D28001A6C42F020021A640120002283F83C2039\r\n:101D3800F0BC704782685607F2D41DB3264F4E6830\r\n:101D4800BA6893F830C022F46042324342EA4C3217\r\n:101D5800BA60A26802F00302012A37D0826802F052\r\n:101D68000302012A2AD01C488968826822F4716219\r\n:101D78000D4322F00F02154385600020D5E70220AD\r\n:101D8800F0BC704714498A6822F460428A60A268ED\r\n:101D980002F00302012A15D0826802F00302012A28\r\n:101DA80008D00D498A6822F4716222F00F028A6015\r\n:101DB8000020BAE70268D207DFD4F2E70268D0074A\r\n:101DC800DBD4D0E72268D107D7D4E5E72268D40767\r\n:101DD800C4D5D2E700010050000300500849CA6882\r\n:101DE80010B400024FF6FF04224000F4E0631343EE\r\n:101DF80043F0BF6343F400335DF8044BCB60704796\r\n:101E080000ED00E0194BDB68C3F3022330B4C3F1E3\r\n:101E18000705042D03F1040428BF0425062C19D94D\r\n:101E2800033B4FF0FF349C4022EA04024FF0FF349A\r\n:101E3800AC4021EA04019940002841EA02010CDB88\r\n:101E480000F1604000F561400901C9B280F8001353\r\n:101E580030BC704700221346E8E7054B00F00F003E\r\n:101E680009010344C9B2197630BC704700ED00E09F\r\n:101E7800FCEC00E0002807DB00F01F01034A4009E2\r\n:101E880001238B4042F82030704700BF00E100E09A\r\n:101E98000138B0F1807F0ED2084B10B4084C58605E\r\n:101EA800F02084F823000022072110469A605DF88C\r\n:101EB800044B196070470120704700BF10E000E034\r\n:101EC80000ED00E038B370B4D0E90125D0E903147F\r\n:101ED80003462A4300685E699D690A4322433243E8\r\n:101EE80004680E490E4E2A43DD6924F47F540144E8\r\n:101EF8002A4324F030042243A6FB01610260094C06\r\n:101F080009094FF48072002089001A84C3E90F413F\r\n:101F180070BC986370470120704700BFF8FFFDBF91\r\n:101F2800CDCCCCCC00000240F0B490F82040012C7D\r\n:101F380039D090F821500124A54280F8204005D0DE\r\n:101F4800002380F82030F0BC022070470468022784\r\n:101F5800002680F8217086632668C76B26F0010C7E\r\n:101F6800066CC4F800C0B54046687D606360C36A0B\r\n:101F7800102E0BBFA260A160E160E26053B123683C\r\n:101F880043F00E032360236843F00103236000201D\r\n:101F9800F0BC7047236843F00A032360236823F0EA\r\n:101FA80004032360EFE70220F0BC704770B4D0E967\r\n:101FB8000F6204233168046893400B4225680ED0F1\r\n:101FC80015F0040F0BD02268920603D4226822F081\r\n:101FD80004022260C26A7360CAB170BC104702234F\r\n:101FE80093400B4215D015F0020F12D022689206CA\r\n:101FF80006D42268012122F00A02226080F821100A\r\n:10200800826A7360002380F82030002AE5D170BC12\r\n:102018007047082393400B42F9D02B07F7D5236864\r\n:10202800016B23F00E032360012303FA02F24FF43D\r\n:1020380080747260836304840029E8D070BC084708\r\n:102048002DE9F04F0D6883B0002D00F0C280DFF855\r\n:10205800ACC100234FF0010876E0D0F800B04FEA99\r\n:102068004309032606FA09F602F003072BEA060BD2\r\n:1020780007FA09F70AF1FF3A47EA0B07BAF1010F25\r\n:102088006FEA0606076040F29180C7688C683E4098\r\n:1020980004FA09F43443C460D40051D5534EB469EA\r\n:1020A80044F00104B461B46923F0030606F18046E4\r\n:1020B80004F0010406F58036019403F003044FEAA6\r\n:1020C800840A019FB7680F2404FA0AF9B0F1904F07\r\n:1020D80027EA09070DD0464CA0427DD0454CA042C6\r\n:1020E8007ED0454CA0420CBF0324052404FA0AF410\r\n:1020F8002743B760DCF800406FEA0E06D70354BFE9\r\n:1021080034404EEA0404CCF80040DCF8044097035D\r\n:1021180054BF34404EEA0404CCF80440DCF80840CC\r\n:10212800D70254BF34404EEA0404CCF80840DCF827\r\n:102138000C40920254BF34404EEA0404CCF80C40E0\r\n:10214800013335FA03F244D008FA03F414EA050E11\r\n:10215800F6D04A6822F0100ABAF1020F7FF47DAF78\r\n:102168004FEAD30900EB890903F00707D9F8206083\r\n:10217800BF004FF00F0A0AFA07FB26EA0B0A0E699E\r\n:10218800BE4046EA0A06C9F82060D0F800A04FEA27\r\n:102198004309032606FA09F602F003072AEA060AA3\r\n:1021A80007FA09F747EA0A07F6430760876807EA64\r\n:1021B800060ACF6807FA09F747EA0A078760D0F8DE\r\n:1021C80004A0C2F300172AEA04049F40274347608B\r\n:1021D8005BE703B0BDE8F08F08FA0AF4274388E705\r\n:1021E8004FF0020909FA0AF4274382E70010024077\r\n:1021F8000004004800080048000C004800040140A2\r\n:102208000369194214BF01200020704770B401F01F\r\n:10221800100105680123044603FA01F0A84322D0FF\r\n:10222800D2E900036BB9D26825680243FA208840D6\r\n:1022380002FA01F125EA000211431846216070BC38\r\n:102248007047D2E9026503432268334340F6FA70C7\r\n:102258002B43884003FA01F122EA00031943216065\r\n:10226800002070BC7047184670BC70472DE9F047D5\r\n:102278000C6894FAA4F2B2FA82F234FA02F300F08B\r\n:10228800A0804F684FF0010C07F1FF3E03264FF086\r\n:102298000F0803E0013234FA02F36ED00CFA02F3AD\r\n:1022A8002340F7D0D0F8009093FAA3FABAFA8AFA42\r\n:1022B80093FAA3F5B5FA85F54FEA4A0A6D0006FACE\r\n:1022C8000AFA07FA05F529EA0A0949EA0505BEF1F5\r\n:1022D800010F056016D8856893FAA3F9B9FA89F948\r\n:1022E80093FAA3FA4FEA490906FA09F925EA09090E\r\n:1022F800BAFA8AFA8D684FEA4A0A05FA0AF549EAEB\r\n:1023080005058560C56893FAA3F9B9FA89F993FABE\r\n:10231800A3FA4FEA490906FA09F925EA0909BAFAB6\r\n:102328008AFA0D694FEA4A0A05FA0AF549EA0505E3\r\n:10233800022FC560AED193FAA3F9B9FA89F9B9F1B8\r\n:10234800070F4FEA132526DC056A93FAA3FABAFAAF\r\n:102358008AFA93FAA3F34FEA8A0A08FA0AFA25EAEC\r\n:102368000A09B3FA83F34D699B009D40013249EA9B\r\n:10237800050534FA02F3056290D1BEF1010F07D8C2\r\n:10238800CA68436802FB04F223EA04041443446065\r\n:102398000020BDE8F087436A95FAA5FABAFA8AFAE6\r\n:1023A80095FAA5F54FEA8A0A08FA0AFA23EA0A0909\r\n:1023B800B5FA85F54B69AD00AB4049EA03034362C2\r\n:1023C80068E74B6803F1FF3ED7E700BF224A03687E\r\n:1023D800904230B438D0B0F1804F15D0A2F5943285\r\n:1023E800904211D002F59E32904221D002F58062CF\r\n:1023F80090421DD002F58062904219D08C680A88FC\r\n:102408000360C46282620CE04A68D1E9024523F0A5\r\n:102418007003134323F440730A882B430360C46298\r\n:102428008262436943F00103436130BC0020704776\r\n:10243800CC680A8823F44073234303608B68C36223\r\n:1024480082620B7C0363ECE74D68CC680A8823F052\r\n:1024580070032B43EEE700BF002C0140014B1860CE\r\n:10246800704700BF0008002070B50D4D0D4C641B6F\r\n:10247800A4100026A64209D10B4D0C4C00F018F808\r\n:10248800641BA4100026A64205D170BD55F8043B74\r\n:1024980098470136EEE755F8043B98470136F2E7CE\r\n:1024A800D02C0008D02C0008D02C0008D42C000810\r\n:1024B800F8B500BFF8BC08BC9E467047F8B500BF29\r\n:0824C800F8BC08BC9E467047F9\r\n:1024D0000080C98092815B822483ED83B6847E85EF\r\n:1024E00047861087D987A1886A89328AFB8AC38B7D\r\n:1024F0008B8C538D1B8EE38EAB8F72903991019232\r\n:10250000C7928E9355941B95E195A7966D97339836\r\n:10251000F898BD99829A479B0B9CCF9C939D569EA1\r\n:10252000199FDC9F9FA061A123A2E5A2A6A367A497\r\n:1025300027A5E8A5A7A667A726A8E5A8A3A961AA35\r\n:102540001FABDCAB98AC55AD10AECCAE87AF41B095\r\n:10255000FBB0B5B16EB226B3DEB396B44DB503B6DB\r\n:10256000B9B66FB724B8D8B88CB93FBAF2BAA4BB21\r\n:1025700056BC07BDB7BD67BE17BFC5BF73C021C17D\r\n:10258000CDC179C225C3D0C37AC424C5CCC575C614\r\n:102590001CC7C3C769C80FC9B3C957CAFBCA9DCBFB\r\n:1025A0003FCCE0CC81CD20CEBFCE5DCFFBCF97D04E\r\n:1025B00033D1CED168D202D39AD332D4C9D45FD525\r\n:1025C000F5D589D61DD7B0D742D8D3D864D9F3D999\r\n:1025D00082DA0FDB9CDB28DCB3DC3DDDC7DD4FDEC0\r\n:1025E000D7DE5DDFE3DF68E0EBE06EE1F0E171E2B2\r\n:1025F000F1E270E3EEE36BE4E8E463E5DDE556E683\r\n:10260000CFE646E7BCE731E8A6E819E98BE9FCE943\r\n:102610006DEADCEA4AEBB7EB23EC8EECF8EC61ED0B\r\n:10262000C9ED30EE96EEFAEE5EEFC1EF22F083F0E8\r\n:10263000E2F040F19DF1F9F154F2AEF207F35EF3EE\r\n:10264000B5F30AF45FF4B2F404F555F5A5F5F3F526\r\n:1026500041F68DF6D8F622F76BF7B3F7FAF73FF8A5\r\n:1026600084F8C7F809F94AF989F9C8F905FA41FA6D\r\n:102670007CFAB6FAEEFA26FB5CFB91FBC5FBF8FB95\r\n:1026800029FC59FC88FCB6FCE3FC0EFD39FD62FD1B\r\n:1026900089FDB0FDD5FDFAFD1DFE3EFE5FFE7EFE0E\r\n:1026A0009CFEB9FED5FEEFFE09FF21FF37FF4DFF6F\r\n:1026B00061FF74FF86FF97FFA6FFB4FFC1FFCDFF48\r\n:1026C000D8FFE1FFE9FFF0FFF5FFF9FFFDFFFEFF97\r\n:1026D000FFFFFEFFFDFFF9FFF5FFF0FFE9FFE1FF60\r\n:1026E000D8FFCDFFC1FFB4FFA6FF97FF86FF74FFA1\r\n:1026F00061FF4DFF37FF21FF09FFEFFED5FEB9FE59\r\n:102700009CFE7EFE5FFE3EFE1DFEFAFDD5FDB0FD89\r\n:1027100089FD62FD39FD0EFDE3FCB6FC88FC59FC29\r\n:1027200029FCF8FBC5FB91FB5CFB26FBEEFAB6FA35\r\n:102730007CFA41FA05FAC8F989F94AF909F9C7F8A2\r\n:1027400084F83FF8FAF7B3F76BF722F7D8F68DF66F\r\n:1027500041F6F3F5A5F555F504F5B2F45FF40AF486\r\n:10276000B5F35EF307F3AEF254F2F9F19DF140F1E7\r\n:10277000E2F083F022F0C1EF5EEFFAEE96EE30EE7B\r\n:10278000C9ED61EDF8EC8EEC23ECB7EB4AEBDCEA3B\r\n:102790006DEAFCE98BE919E9A6E831E8BCE746E710\r\n:1027A000CFE656E6DDE563E5E8E46BE4EEE370E3EF\r\n:1027B000F1E271E2F0E16EE1EBE068E0E3DF5DDFC2\r\n:1027C000D7DE4FDEC7DD3DDDB3DC28DC9CDB0FDB75\r\n:1027D00082DAF3D964D9D3D842D8B0D71DD789D6F5\r\n:1027E000F5D55FD5C9D432D49AD302D368D2CED12D\r\n:1027F00033D197D0FBCF5DCFBFCE20CE81CDE0CC03\r\n:102800003FCC9DCBFBCA57CAB3C90FC969C8C3C760\r\n:102810001CC775C6CCC524C57AC4D0C325C379C22C\r\n:10282000CDC121C173C0C5BF17BF67BEB7BD07BD4E\r\n:1028300056BCA4BBF2BA3FBA8CB9D8B824B86FB7AB\r\n:10284000B9B603B64DB596B4DEB326B36EB2B5B124\r\n:10285000FBB041B087AFCCAE10AE55AD98ACDCABA1\r\n:102860001FAB61AAA3A9E5A826A867A7A7A6E8A504\r\n:1028700027A567A4A6A3E5A223A261A19FA0DC9F30\r\n:10288000199F569E939DCF9C0B9C479B829ABD9906\r\n:10289000F89833986D97A796E1951B9555948E936C\r\n:1028A000C792019239917290AB8FE38E1B8E538D3C\r\n:1028B0008B8CC38BFB8A328A6A89A188D98710875F\r\n:1028C00047867E85B684ED8324835B829281C980AE\r\n:1028D0000080367F6D7EA47DDB7C127C497B817A13\r\n:1028E000B879EF7826785E779576CD7504753C7467\r\n:1028F0007473AC72E4711C7154708D6FC66EFE6D92\r\n:10290000386D716CAA6BE46A1E6A58699268CC676C\r\n:10291000076742667D65B864F46330636C62A961E1\r\n:10292000E6602360605F9E5EDC5D1A5D595C985BCB\r\n:10293000D85A175A58599858D9571A575C569E550D\r\n:10294000E05423546753AA52EF5133517850BE4F8D\r\n:10295000044F4A4E914DD94C214C694BB24AFC4927\r\n:1029600046499048DB4727477346C0450D455B44C1\r\n:10297000A943F84248429841E8403A408C3FDE3E45\r\n:10298000323E863DDA3C2F3C853BDB3A333A8A398E\r\n:10299000E3383C389637F0364C36A8350435623487\r\n:1029A000C0331F337E32DF314031A2300430682F14\r\n:1029B000CC2E312E972DFD2C652CCD2B362BA02A1D\r\n:1029C0000A2A7629E2284F28BD272C279B260C2689\r\n:1029D0007D25F0246324D7234C23C2223822B02142\r\n:1029E0002821A2201C20971F141F911E0F1E8E1D30\r\n:1029F0000E1D8F1C111C941B171B9C1A221AA9193F\r\n:102A00003019B9184318CE175917E616741603165D\r\n:102A100092152315B5144814DC13711307139E1275\r\n:102A20003612CF1169110511A1103E10DD0F7C0F78\r\n:102A30001D0FBF0E620E060EAB0D510DF80CA10C52\r\n:102A40004A0CF50BA00B4D0BFB0AAA0A5A0A0C0AFA\r\n:102A5000BE0972092709DD0894084C080508C0075B\r\n:102A60007B073807F606B50676063706FA05BE0573\r\n:102A7000830549051105D904A3046E043A0407042B\r\n:102A8000D603A603770349031C03F102C6029D0285\r\n:102A900076024F022A020502E201C101A001810172\r\n:102AA000630146012A011001F600DE00C800B200F1\r\n:102AB0009E008B007900680059004B003E003200F8\r\n:102AC00027001E0016000F000A0006000200010089\r\n:102AD00000000100020006000A000F0016001E00A0\r\n:102AE000270032003E004B005900680079008B003F\r\n:102AF0009E00B200C800DE00F60010012A01460167\r\n:102B000063018101A001C101E20105022A024F0215\r\n:102B100076029D02C602F1021C0349037703A60355\r\n:102B2000D60307043A046E04A304D9041105490529\r\n:102B30008305BE05FA0537067606B506F60638079C\r\n:102B40007B07C00705084C089408DD0827097209AF\r\n:102B5000BE090C0A5A0AAA0AFB0A4D0BA00BF50B78\r\n:102B60004A0CA10CF80C510DAB0D060E620EBF0EF7\r\n:102B70001D0F7C0FDD0F3E10A11005116911CF1143\r\n:102B800036129E1207137113DC134814B514231563\r\n:102B9000921503167416E6165917CE174318B9186E\r\n:102BA0003019A919221A9C1A171B941B111C8F1C6F\r\n:102BB0000E1D8E1D0F1E911E141F971F1C20A2207C\r\n:102BC0002821B0213822C2224C23D7236324F024A9\r\n:102BD0007D250C269B262C27BD274F28E228762909\r\n:102BE0000A2AA02A362BCD2B652CFD2C972D312EB1\r\n:102BF000CC2E682F0430A2304031DF317E321F33BB\r\n:102C0000C03362340435A8354C36F03696373C383C\r\n:102C1000E3388A39333ADB3A853B2F3CDA3C863D50\r\n:102C2000323EDE3E8C3F3A40E84098414842F8420E\r\n:102C3000A9435B440D45C04573462747DB47904891\r\n:102C40004649FC49B24A694B214CD94C914D4A4EF8\r\n:102C5000044FBE4F78503351EF51AA52675323545B\r\n:102C6000E0549E555C561A57D95798585859175AD8\r\n:102C7000D85A985B595C1A5DDC5D9E5E605F23608C\r\n:102C8000E660A9616C623063F463B8647D65426696\r\n:102C90000767CC67926858691E6AE46AAA6B716C10\r\n:102CA000386DFE6DC66E8D6F54701C71E471AC7220\r\n:102CB00074733C740475CD7595765E772678EF78DD\r\n:102CC000B879817A497B127CDB7CA47D6D7E367F6E\r\n:042CD000AD0100084A\r\n:042CD400890100086A\r\n:102CD800FFFF03FD11FA27F746F46DF19DEED6EBE1\r\n:102CE80016E95FE6B0E309E16ADED2DB43D9BBD679\r\n:102CF8003AD4C1D150CFE6CC82CA26C8D2C584C343\r\n:102D08003CC1FCBEC2BC90BA63B83DB61EB404B2A6\r\n:102D1800F2AFE5ADDEABDEA9E3A7EEA5FFA316A2F1\r\n:102D280033A0559E7D9CAA9ADD9815975295959348\r\n:102D3800DD912A907C8ED38C2F8B9089F5876086C5\r\n:102D4800CF844383BC813980BA7E407DCB7B597A5E\r\n:102D5800ED7884771F76BF7463730B72B770676FF3\r\n:102D68001A6ED26C8D6B4D6A1069D667A0666E6557\r\n:102D780040641563ED61C960A95F8B5E715D5B5C42\r\n:102D8800475B375A2A59205819571556155517545D\r\n:102D98001C5324522F513D504E4F614E784D904C4C\r\n:102DA800AC4BCA4AEB490F4935485E478946B64598\r\n:102DB800E74419444E438542BF41FB403940793FBF\r\n:102DC800BC3E013E483D913CDD3B2A3B7A3ACB393B\r\n:102DD8001F397438CC3726378136DF353E359F3476\r\n:102DE80002346733CE323632A1310D317A30EA2FD0\r\n:102DF8005B2FCE2E422EB82D302DA92C242CA02BA3\r\n:102E08001E2B9D2A1E2AA1292429AA283028B92741\r\n:102E18004227CD265926E7257625062598242B24F2\r\n:102E2800BF235423EB2283221C22B6215121EE20FA\r\n:102E38008C202B20CB1F6C1F0E1FB21E561EFC1D94\r\n:102E4800A21D4A1DF21C9C1C471CF21B9F1B4D1BFC\r\n:102E5800FB1AAB1A5B1A0D1ABF1972192619DB185F\r\n:102E6800911848180018B81771172B17E616A216EC\r\n:102E78005E161C16DA15991558151815DA149B14D0\r\n:102E88005E142114E513AA136F133513FC12C31231\r\n:102E98008B1254121D12E711B2117D11491115112F\r\n:102EA800E310B0107E104D101D10ED0FBD0F8E0FEA\r\n:102EB800600F320F050FD80EAB0E800E540E2A0E7F\r\n:102EC800FF0DD60DAC0D840D5B0D340D0C0DE50C0E\r\n:102ED800BF0C990C730C4E0C290C050CE10BBE0BA6\r\n:102EE8009B0B780B560B340B130BF20AD10AB10A61\r\n:102EF800910A710A520A340A150AF709D909BC0954\r\n:102F08009F09820966094A092E091309F808DD088C\r\n:102F1800C208A8088F0875085C0843082A08120820\r\n:102F2800FA07E207CB07B3079C0786076F0759071D\r\n:102F380043072D0718070307EE06D906C506B1068D\r\n:102F48009D068906760662064F063C062A0617067F\r\n:102F58000506F305E205D005BF05AE059D058C0500\r\n:102F68007B056B055B054B053B052B051C050D0516\r\n:102F7800FE04EF04E004D204C304B504A7049904D2\r\n:102F88008B047E0470046304560449043C04300432\r\n:102F9800230417040B04FF03F303E703DB03D00345\r\n:102FA800C403B903AE03A30398038E038303790311\r\n:102FB8006E0364035A03500346033C033303290397\r\n:102FC800200316030D030403FB02F202E902E102E7\r\n:102FD800D802D002C702BF02B702AF02A7029F02FF\r\n:102FE80097028F0288028002790271026A026302E4\r\n:102FF8005C0255024E0247024002390233022C029B\r\n:1030080026021F02190213020C0206020002FA012C\r\n:10301800F401EF01E901E301DD01D801D201CD019D\r\n:10302800C801C201BD01B801B301AE01A901A401E3\r\n:103038009F019A01950190018C01870183017E010E\r\n:103048007A01750171016D016801640160015C011B\r\n:103058005801540150014C014801440141013D010E\r\n:103068003901350132012E012B01270124012001EC\r\n:103078001D011A011601130110010D010A010701B2\r\n:1030880004010101FE00FB00F800F500F200EF006A\r\n:10309800EC00EA00E700E400E200DF00DC00DA0010\r\n:1030A800D700D500D200D000CD00CB00C900C600A3\r\n:1030B800C400C200BF00BD00BB00B900B700B50026\r\n:1030C800B200B000AE00AC00AA00A800A600A400A0\r\n:1030D800A200A1009F009D009B0099009700960008\r\n:1030E8009400920090008F008D008B008A00880069\r\n:1030F800870085008400820081007F007E007C00BC\r\n:103108007B00790078007600750074007200710009\r\n:1031180070006E006D006C006B006900680067004D\r\n:103128006600640063006200610060005F005E008A\r\n:103138005D005B005A0059005800570056005500C2\r\n:10314800540053005200510050004F004F004E00F1\r\n:103158004D004C004B004A00490048004800470019\r\n:10316800460045004400430043004200410040003F\r\n:1031780040003F003E003D003D003C003B003B005E\r\n:103188003A0039003900380037003700360035007A\r\n:103198003500340034003300320032003100310091\r\n:1031A80030002F002F002E002E002D002D002C00A7\r\n:1031B8002C002B002B002A002A00290029002800B7\r\n:1031C80028002700270026002600260025002500C5\r\n:1031D80024002400230023002300220022002100D1\r\n:1031E80021002100200020001F001F001F001E00DA\r\n:1031F8001E001E001D001D001D001C001C001C00E0\r\n:103208001B001B001B001A001A001A001A001900E4\r\n:1032180019001900180018001800170017001700E7\r\n:1032280017001600160016001600150015001500E8\r\n:1032380015001400140014001400130013001300E8\r\n:1032480013001300120012001200120012001100E5\r\n:1032580011001100110011001000100010001000E2\r\n:1032680010000F000F000F000F000F000F000E00DE\r\n:103278000E000E000E000E000E000D000D000D00D9\r\n:103288000D000D000D000C000C000C000C000C00D3\r\n:103298000C000C000B000B000B000B000B000B00CC\r\n:1032A8000B000B000A000A000A000A000A000A00C4\r\n:1032B8000A000A000A0009000900090009000900BB\r\n:1032C80009000900090009000800080008000800B2\r\n:1032D80008000800080008000800080008000700A7\r\n:1032E800070007000700070007000700070007009E\r\n:1032F8000700070007000600060006000600060093\r\n:103308000600060006000600060006000600060085\r\n:10331800060005000500050005000500050005007C\r\n:10332800050005000500050005000500050005006D\r\n:103338000500050005000400040004000400040062\r\n:103348000400040004000400040004000400040055\r\n:103358000400040004000400040004000400040045\r\n:10336800030003000300030003000300030003003D\r\n:10337800030003000300030003000300030003002D\r\n:10338800030003000300030003000300030003001D\r\n:103398000300030003000300030002000200020010\r\n:1033A8000200020002000200020002000200020005\r\n:1033B80002000200020002000200020002000200F5\r\n:1033C80002000200020002000200020002000200E5\r\n:1033D80002000200020002000200020002000200D5\r\n:1033E80002000200020002000200020002000200C5\r\n:1033F80001000100010001000100010001000100BD\r\n:1034080001000100010001000100010001000100AC\r\n:10341800010001000100010001000100010001009C\r\n:10342800010001000100010001000100010001008C\r\n:10343800010001000100010001000100010001007C\r\n:10344800010001000100010001000100010001006C\r\n:10345800010001000100010001000100010001005C\r\n:10346800010001000100010001000100010001004C\r\n:10347800010001000100010001000100010001003C\r\n:10348800010001000100010001000100010001002C\r\n:10349800010001000100010001000100010001001C\r\n:1034A800010001000100010001000100000000000E\r\n:1034B8000000000000000000000000000000000004\r\n:1034C80000000000000000000000000000000000F4\r\n:0C34D80000127A0001000000100000004B\r\n:040000050800149942\r\n:00000001FF\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/2OPFM_2020.list", "content": "\n2OPFM_2020.elf: file format elf32-littlearm\n\nSections:\nIdx Name Size VMA LMA File off Algn\n 0 .isr_vector 00000188 08000000 08000000 00010000 2**0\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 1 .text 00002348 08000188 08000188 00010188 2**3\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 2 .rodata 00000800 080024d0 080024d0 000124d0 2**2\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 3 .ARM.extab 00000000 08002cd0 08002cd0 0002080c 2**0\n CONTENTS\n 4 .ARM 00000000 08002cd0 08002cd0 0002080c 2**0\n CONTENTS\n 5 .preinit_array 00000000 08002cd0 08002cd0 0002080c 2**0\n CONTENTS, ALLOC, LOAD, DATA\n 6 .init_array 00000004 08002cd0 08002cd0 00012cd0 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 7 .fini_array 00000004 08002cd4 08002cd4 00012cd4 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 8 .data 0000080c 20000000 08002cd8 00020000 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 9 .bss 00000480 2000080c 080034e4 0002080c 2**2\n ALLOC\n 10 ._user_heap_stack 00000604 20000c8c 080034e4 00020c8c 2**0\n ALLOC\n 11 .ARM.attributes 00000030 00000000 00000000 0002080c 2**0\n CONTENTS, READONLY\n 12 .debug_info 00017454 00000000 00000000 0002083c 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 13 .debug_abbrev 0000300d 00000000 00000000 00037c90 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 14 .debug_loc 00006d03 00000000 00000000 0003ac9d 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 15 .debug_aranges 00000720 00000000 00000000 000419a0 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 16 .debug_ranges 00001550 00000000 00000000 000420c0 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 17 .debug_macro 0001e745 00000000 00000000 00043610 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 18 .debug_line 0000f814 00000000 00000000 00061d55 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 19 .debug_str 000adbe0 00000000 00000000 00071569 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 20 .comment 00000053 00000000 00000000 0011f149 2**0\n CONTENTS, READONLY\n 21 .debug_frame 000014a4 00000000 00000000 0011f19c 2**2\n CONTENTS, READONLY, DEBUGGING, OCTETS\n\nDisassembly of section .text:\n\n08000188 <__do_global_dtors_aux>:\n 8000188:\tb510 \tpush\t{r4, lr}\n 800018a:\t4c05 \tldr\tr4, [pc, #20]\t; (80001a0 <__do_global_dtors_aux+0x18>)\n 800018c:\t7823 \tldrb\tr3, [r4, #0]\n 800018e:\tb933 \tcbnz\tr3, 800019e <__do_global_dtors_aux+0x16>\n 8000190:\t4b04 \tldr\tr3, [pc, #16]\t; (80001a4 <__do_global_dtors_aux+0x1c>)\n 8000192:\tb113 \tcbz\tr3, 800019a <__do_global_dtors_aux+0x12>\n 8000194:\t4804 \tldr\tr0, [pc, #16]\t; (80001a8 <__do_global_dtors_aux+0x20>)\n 8000196:\tf3af 8000 \tnop.w\n 800019a:\t2301 \tmovs\tr3, #1\n 800019c:\t7023 \tstrb\tr3, [r4, #0]\n 800019e:\tbd10 \tpop\t{r4, pc}\n 80001a0:\t2000080c \t.word\t0x2000080c\n 80001a4:\t00000000 \t.word\t0x00000000\n 80001a8:\t080024b8 \t.word\t0x080024b8\n\n080001ac :\n 80001ac:\tb508 \tpush\t{r3, lr}\n 80001ae:\t4b03 \tldr\tr3, [pc, #12]\t; (80001bc )\n 80001b0:\tb11b \tcbz\tr3, 80001ba \n 80001b2:\t4903 \tldr\tr1, [pc, #12]\t; (80001c0 )\n 80001b4:\t4803 \tldr\tr0, [pc, #12]\t; (80001c4 )\n 80001b6:\tf3af 8000 \tnop.w\n 80001ba:\tbd08 \tpop\t{r3, pc}\n 80001bc:\t00000000 \t.word\t0x00000000\n 80001c0:\t20000810 \t.word\t0x20000810\n 80001c4:\t080024b8 \t.word\t0x080024b8\n\n080001c8 <__aeabi_drsub>:\n 80001c8:\tf081 4100 \teor.w\tr1, r1, #2147483648\t; 0x80000000\n 80001cc:\te002 \tb.n\t80001d4 <__adddf3>\n 80001ce:\tbf00 \tnop\n\n080001d0 <__aeabi_dsub>:\n 80001d0:\tf083 4300 \teor.w\tr3, r3, #2147483648\t; 0x80000000\n\n080001d4 <__adddf3>:\n 80001d4:\tb530 \tpush\t{r4, r5, lr}\n 80001d6:\tea4f 0441 \tmov.w\tr4, r1, lsl #1\n 80001da:\tea4f 0543 \tmov.w\tr5, r3, lsl #1\n 80001de:\tea94 0f05 \tteq\tr4, r5\n 80001e2:\tbf08 \tit\teq\n 80001e4:\tea90 0f02 \tteqeq\tr0, r2\n 80001e8:\tbf1f \titttt\tne\n 80001ea:\tea54 0c00 \torrsne.w\tip, r4, r0\n 80001ee:\tea55 0c02 \torrsne.w\tip, r5, r2\n 80001f2:\tea7f 5c64 \tmvnsne.w\tip, r4, asr #21\n 80001f6:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 80001fa:\tf000 80e2 \tbeq.w\t80003c2 <__adddf3+0x1ee>\n 80001fe:\tea4f 5454 \tmov.w\tr4, r4, lsr #21\n 8000202:\tebd4 5555 \trsbs\tr5, r4, r5, lsr #21\n 8000206:\tbfb8 \tit\tlt\n 8000208:\t426d \tneglt\tr5, r5\n 800020a:\tdd0c \tble.n\t8000226 <__adddf3+0x52>\n 800020c:\t442c \tadd\tr4, r5\n 800020e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000212:\tea81 0303 \teor.w\tr3, r1, r3\n 8000216:\tea82 0000 \teor.w\tr0, r2, r0\n 800021a:\tea83 0101 \teor.w\tr1, r3, r1\n 800021e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000222:\tea81 0303 \teor.w\tr3, r1, r3\n 8000226:\t2d36 \tcmp\tr5, #54\t; 0x36\n 8000228:\tbf88 \tit\thi\n 800022a:\tbd30 \tpophi\t{r4, r5, pc}\n 800022c:\tf011 4f00 \ttst.w\tr1, #2147483648\t; 0x80000000\n 8000230:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 8000234:\tf44f 1c80 \tmov.w\tip, #1048576\t; 0x100000\n 8000238:\tea4c 3111 \torr.w\tr1, ip, r1, lsr #12\n 800023c:\td002 \tbeq.n\t8000244 <__adddf3+0x70>\n 800023e:\t4240 \tnegs\tr0, r0\n 8000240:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 8000244:\tf013 4f00 \ttst.w\tr3, #2147483648\t; 0x80000000\n 8000248:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 800024c:\tea4c 3313 \torr.w\tr3, ip, r3, lsr #12\n 8000250:\td002 \tbeq.n\t8000258 <__adddf3+0x84>\n 8000252:\t4252 \tnegs\tr2, r2\n 8000254:\teb63 0343 \tsbc.w\tr3, r3, r3, lsl #1\n 8000258:\tea94 0f05 \tteq\tr4, r5\n 800025c:\tf000 80a7 \tbeq.w\t80003ae <__adddf3+0x1da>\n 8000260:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 8000264:\tf1d5 0e20 \trsbs\tlr, r5, #32\n 8000268:\tdb0d \tblt.n\t8000286 <__adddf3+0xb2>\n 800026a:\tfa02 fc0e \tlsl.w\tip, r2, lr\n 800026e:\tfa22 f205 \tlsr.w\tr2, r2, r5\n 8000272:\t1880 \tadds\tr0, r0, r2\n 8000274:\tf141 0100 \tadc.w\tr1, r1, #0\n 8000278:\tfa03 f20e \tlsl.w\tr2, r3, lr\n 800027c:\t1880 \tadds\tr0, r0, r2\n 800027e:\tfa43 f305 \tasr.w\tr3, r3, r5\n 8000282:\t4159 \tadcs\tr1, r3\n 8000284:\te00e \tb.n\t80002a4 <__adddf3+0xd0>\n 8000286:\tf1a5 0520 \tsub.w\tr5, r5, #32\n 800028a:\tf10e 0e20 \tadd.w\tlr, lr, #32\n 800028e:\t2a01 \tcmp\tr2, #1\n 8000290:\tfa03 fc0e \tlsl.w\tip, r3, lr\n 8000294:\tbf28 \tit\tcs\n 8000296:\tf04c 0c02 \torrcs.w\tip, ip, #2\n 800029a:\tfa43 f305 \tasr.w\tr3, r3, r5\n 800029e:\t18c0 \tadds\tr0, r0, r3\n 80002a0:\teb51 71e3 \tadcs.w\tr1, r1, r3, asr #31\n 80002a4:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80002a8:\td507 \tbpl.n\t80002ba <__adddf3+0xe6>\n 80002aa:\tf04f 0e00 \tmov.w\tlr, #0\n 80002ae:\tf1dc 0c00 \trsbs\tip, ip, #0\n 80002b2:\teb7e 0000 \tsbcs.w\tr0, lr, r0\n 80002b6:\teb6e 0101 \tsbc.w\tr1, lr, r1\n 80002ba:\tf5b1 1f80 \tcmp.w\tr1, #1048576\t; 0x100000\n 80002be:\td31b \tbcc.n\t80002f8 <__adddf3+0x124>\n 80002c0:\tf5b1 1f00 \tcmp.w\tr1, #2097152\t; 0x200000\n 80002c4:\td30c \tbcc.n\t80002e0 <__adddf3+0x10c>\n 80002c6:\t0849 \tlsrs\tr1, r1, #1\n 80002c8:\tea5f 0030 \tmovs.w\tr0, r0, rrx\n 80002cc:\tea4f 0c3c \tmov.w\tip, ip, rrx\n 80002d0:\tf104 0401 \tadd.w\tr4, r4, #1\n 80002d4:\tea4f 5244 \tmov.w\tr2, r4, lsl #21\n 80002d8:\tf512 0f80 \tcmn.w\tr2, #4194304\t; 0x400000\n 80002dc:\tf080 809a \tbcs.w\t8000414 <__adddf3+0x240>\n 80002e0:\tf1bc 4f00 \tcmp.w\tip, #2147483648\t; 0x80000000\n 80002e4:\tbf08 \tit\teq\n 80002e6:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 80002ea:\tf150 0000 \tadcs.w\tr0, r0, #0\n 80002ee:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 80002f2:\tea41 0105 \torr.w\tr1, r1, r5\n 80002f6:\tbd30 \tpop\t{r4, r5, pc}\n 80002f8:\tea5f 0c4c \tmovs.w\tip, ip, lsl #1\n 80002fc:\t4140 \tadcs\tr0, r0\n 80002fe:\teb41 0101 \tadc.w\tr1, r1, r1\n 8000302:\t3c01 \tsubs\tr4, #1\n 8000304:\tbf28 \tit\tcs\n 8000306:\tf5b1 1f80 \tcmpcs.w\tr1, #1048576\t; 0x100000\n 800030a:\td2e9 \tbcs.n\t80002e0 <__adddf3+0x10c>\n 800030c:\tf091 0f00 \tteq\tr1, #0\n 8000310:\tbf04 \titt\teq\n 8000312:\t4601 \tmoveq\tr1, r0\n 8000314:\t2000 \tmoveq\tr0, #0\n 8000316:\tfab1 f381 \tclz\tr3, r1\n 800031a:\tbf08 \tit\teq\n 800031c:\t3320 \taddeq\tr3, #32\n 800031e:\tf1a3 030b \tsub.w\tr3, r3, #11\n 8000322:\tf1b3 0220 \tsubs.w\tr2, r3, #32\n 8000326:\tda0c \tbge.n\t8000342 <__adddf3+0x16e>\n 8000328:\t320c \tadds\tr2, #12\n 800032a:\tdd08 \tble.n\t800033e <__adddf3+0x16a>\n 800032c:\tf102 0c14 \tadd.w\tip, r2, #20\n 8000330:\tf1c2 020c \trsb\tr2, r2, #12\n 8000334:\tfa01 f00c \tlsl.w\tr0, r1, ip\n 8000338:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800033c:\te00c \tb.n\t8000358 <__adddf3+0x184>\n 800033e:\tf102 0214 \tadd.w\tr2, r2, #20\n 8000342:\tbfd8 \tit\tle\n 8000344:\tf1c2 0c20 \trsble\tip, r2, #32\n 8000348:\tfa01 f102 \tlsl.w\tr1, r1, r2\n 800034c:\tfa20 fc0c \tlsr.w\tip, r0, ip\n 8000350:\tbfdc \titt\tle\n 8000352:\tea41 010c \torrle.w\tr1, r1, ip\n 8000356:\t4090 \tlslle\tr0, r2\n 8000358:\t1ae4 \tsubs\tr4, r4, r3\n 800035a:\tbfa2 \tittt\tge\n 800035c:\teb01 5104 \taddge.w\tr1, r1, r4, lsl #20\n 8000360:\t4329 \torrge\tr1, r5\n 8000362:\tbd30 \tpopge\t{r4, r5, pc}\n 8000364:\tea6f 0404 \tmvn.w\tr4, r4\n 8000368:\t3c1f \tsubs\tr4, #31\n 800036a:\tda1c \tbge.n\t80003a6 <__adddf3+0x1d2>\n 800036c:\t340c \tadds\tr4, #12\n 800036e:\tdc0e \tbgt.n\t800038e <__adddf3+0x1ba>\n 8000370:\tf104 0414 \tadd.w\tr4, r4, #20\n 8000374:\tf1c4 0220 \trsb\tr2, r4, #32\n 8000378:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 800037c:\tfa01 f302 \tlsl.w\tr3, r1, r2\n 8000380:\tea40 0003 \torr.w\tr0, r0, r3\n 8000384:\tfa21 f304 \tlsr.w\tr3, r1, r4\n 8000388:\tea45 0103 \torr.w\tr1, r5, r3\n 800038c:\tbd30 \tpop\t{r4, r5, pc}\n 800038e:\tf1c4 040c \trsb\tr4, r4, #12\n 8000392:\tf1c4 0220 \trsb\tr2, r4, #32\n 8000396:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800039a:\tfa01 f304 \tlsl.w\tr3, r1, r4\n 800039e:\tea40 0003 \torr.w\tr0, r0, r3\n 80003a2:\t4629 \tmov\tr1, r5\n 80003a4:\tbd30 \tpop\t{r4, r5, pc}\n 80003a6:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 80003aa:\t4629 \tmov\tr1, r5\n 80003ac:\tbd30 \tpop\t{r4, r5, pc}\n 80003ae:\tf094 0f00 \tteq\tr4, #0\n 80003b2:\tf483 1380 \teor.w\tr3, r3, #1048576\t; 0x100000\n 80003b6:\tbf06 \titte\teq\n 80003b8:\tf481 1180 \teoreq.w\tr1, r1, #1048576\t; 0x100000\n 80003bc:\t3401 \taddeq\tr4, #1\n 80003be:\t3d01 \tsubne\tr5, #1\n 80003c0:\te74e \tb.n\t8000260 <__adddf3+0x8c>\n 80003c2:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 80003c6:\tbf18 \tit\tne\n 80003c8:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 80003cc:\td029 \tbeq.n\t8000422 <__adddf3+0x24e>\n 80003ce:\tea94 0f05 \tteq\tr4, r5\n 80003d2:\tbf08 \tit\teq\n 80003d4:\tea90 0f02 \tteqeq\tr0, r2\n 80003d8:\td005 \tbeq.n\t80003e6 <__adddf3+0x212>\n 80003da:\tea54 0c00 \torrs.w\tip, r4, r0\n 80003de:\tbf04 \titt\teq\n 80003e0:\t4619 \tmoveq\tr1, r3\n 80003e2:\t4610 \tmoveq\tr0, r2\n 80003e4:\tbd30 \tpop\t{r4, r5, pc}\n 80003e6:\tea91 0f03 \tteq\tr1, r3\n 80003ea:\tbf1e \tittt\tne\n 80003ec:\t2100 \tmovne\tr1, #0\n 80003ee:\t2000 \tmovne\tr0, #0\n 80003f0:\tbd30 \tpopne\t{r4, r5, pc}\n 80003f2:\tea5f 5c54 \tmovs.w\tip, r4, lsr #21\n 80003f6:\td105 \tbne.n\t8000404 <__adddf3+0x230>\n 80003f8:\t0040 \tlsls\tr0, r0, #1\n 80003fa:\t4149 \tadcs\tr1, r1\n 80003fc:\tbf28 \tit\tcs\n 80003fe:\tf041 4100 \torrcs.w\tr1, r1, #2147483648\t; 0x80000000\n 8000402:\tbd30 \tpop\t{r4, r5, pc}\n 8000404:\tf514 0480 \tadds.w\tr4, r4, #4194304\t; 0x400000\n 8000408:\tbf3c \titt\tcc\n 800040a:\tf501 1180 \taddcc.w\tr1, r1, #1048576\t; 0x100000\n 800040e:\tbd30 \tpopcc\t{r4, r5, pc}\n 8000410:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 8000414:\tf045 41fe \torr.w\tr1, r5, #2130706432\t; 0x7f000000\n 8000418:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 800041c:\tf04f 0000 \tmov.w\tr0, #0\n 8000420:\tbd30 \tpop\t{r4, r5, pc}\n 8000422:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000426:\tbf1a \titte\tne\n 8000428:\t4619 \tmovne\tr1, r3\n 800042a:\t4610 \tmovne\tr0, r2\n 800042c:\tea7f 5c65 \tmvnseq.w\tip, r5, asr #21\n 8000430:\tbf1c \titt\tne\n 8000432:\t460b \tmovne\tr3, r1\n 8000434:\t4602 \tmovne\tr2, r0\n 8000436:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800043a:\tbf06 \titte\teq\n 800043c:\tea52 3503 \torrseq.w\tr5, r2, r3, lsl #12\n 8000440:\tea91 0f03 \tteqeq\tr1, r3\n 8000444:\tf441 2100 \torrne.w\tr1, r1, #524288\t; 0x80000\n 8000448:\tbd30 \tpop\t{r4, r5, pc}\n 800044a:\tbf00 \tnop\n\n0800044c <__aeabi_ui2d>:\n 800044c:\tf090 0f00 \tteq\tr0, #0\n 8000450:\tbf04 \titt\teq\n 8000452:\t2100 \tmoveq\tr1, #0\n 8000454:\t4770 \tbxeq\tlr\n 8000456:\tb530 \tpush\t{r4, r5, lr}\n 8000458:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800045c:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000460:\tf04f 0500 \tmov.w\tr5, #0\n 8000464:\tf04f 0100 \tmov.w\tr1, #0\n 8000468:\te750 \tb.n\t800030c <__adddf3+0x138>\n 800046a:\tbf00 \tnop\n\n0800046c <__aeabi_i2d>:\n 800046c:\tf090 0f00 \tteq\tr0, #0\n 8000470:\tbf04 \titt\teq\n 8000472:\t2100 \tmoveq\tr1, #0\n 8000474:\t4770 \tbxeq\tlr\n 8000476:\tb530 \tpush\t{r4, r5, lr}\n 8000478:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800047c:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000480:\tf010 4500 \tands.w\tr5, r0, #2147483648\t; 0x80000000\n 8000484:\tbf48 \tit\tmi\n 8000486:\t4240 \tnegmi\tr0, r0\n 8000488:\tf04f 0100 \tmov.w\tr1, #0\n 800048c:\te73e \tb.n\t800030c <__adddf3+0x138>\n 800048e:\tbf00 \tnop\n\n08000490 <__aeabi_f2d>:\n 8000490:\t0042 \tlsls\tr2, r0, #1\n 8000492:\tea4f 01e2 \tmov.w\tr1, r2, asr #3\n 8000496:\tea4f 0131 \tmov.w\tr1, r1, rrx\n 800049a:\tea4f 7002 \tmov.w\tr0, r2, lsl #28\n 800049e:\tbf1f \titttt\tne\n 80004a0:\tf012 437f \tandsne.w\tr3, r2, #4278190080\t; 0xff000000\n 80004a4:\tf093 4f7f \tteqne\tr3, #4278190080\t; 0xff000000\n 80004a8:\tf081 5160 \teorne.w\tr1, r1, #939524096\t; 0x38000000\n 80004ac:\t4770 \tbxne\tlr\n 80004ae:\tf032 427f \tbics.w\tr2, r2, #4278190080\t; 0xff000000\n 80004b2:\tbf08 \tit\teq\n 80004b4:\t4770 \tbxeq\tlr\n 80004b6:\tf093 4f7f \tteq\tr3, #4278190080\t; 0xff000000\n 80004ba:\tbf04 \titt\teq\n 80004bc:\tf441 2100 \torreq.w\tr1, r1, #524288\t; 0x80000\n 80004c0:\t4770 \tbxeq\tlr\n 80004c2:\tb530 \tpush\t{r4, r5, lr}\n 80004c4:\tf44f 7460 \tmov.w\tr4, #896\t; 0x380\n 80004c8:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80004cc:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 80004d0:\te71c \tb.n\t800030c <__adddf3+0x138>\n 80004d2:\tbf00 \tnop\n\n080004d4 <__aeabi_ul2d>:\n 80004d4:\tea50 0201 \torrs.w\tr2, r0, r1\n 80004d8:\tbf08 \tit\teq\n 80004da:\t4770 \tbxeq\tlr\n 80004dc:\tb530 \tpush\t{r4, r5, lr}\n 80004de:\tf04f 0500 \tmov.w\tr5, #0\n 80004e2:\te00a \tb.n\t80004fa <__aeabi_l2d+0x16>\n\n080004e4 <__aeabi_l2d>:\n 80004e4:\tea50 0201 \torrs.w\tr2, r0, r1\n 80004e8:\tbf08 \tit\teq\n 80004ea:\t4770 \tbxeq\tlr\n 80004ec:\tb530 \tpush\t{r4, r5, lr}\n 80004ee:\tf011 4500 \tands.w\tr5, r1, #2147483648\t; 0x80000000\n 80004f2:\td502 \tbpl.n\t80004fa <__aeabi_l2d+0x16>\n 80004f4:\t4240 \tnegs\tr0, r0\n 80004f6:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 80004fa:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004fe:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000502:\tea5f 5c91 \tmovs.w\tip, r1, lsr #22\n 8000506:\tf43f aed8 \tbeq.w\t80002ba <__adddf3+0xe6>\n 800050a:\tf04f 0203 \tmov.w\tr2, #3\n 800050e:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 8000512:\tbf18 \tit\tne\n 8000514:\t3203 \taddne\tr2, #3\n 8000516:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 800051a:\tbf18 \tit\tne\n 800051c:\t3203 \taddne\tr2, #3\n 800051e:\teb02 02dc \tadd.w\tr2, r2, ip, lsr #3\n 8000522:\tf1c2 0320 \trsb\tr3, r2, #32\n 8000526:\tfa00 fc03 \tlsl.w\tip, r0, r3\n 800052a:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800052e:\tfa01 fe03 \tlsl.w\tlr, r1, r3\n 8000532:\tea40 000e \torr.w\tr0, r0, lr\n 8000536:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800053a:\t4414 \tadd\tr4, r2\n 800053c:\te6bd \tb.n\t80002ba <__adddf3+0xe6>\n 800053e:\tbf00 \tnop\n\n08000540 <__gedf2>:\n 8000540:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8000544:\te006 \tb.n\t8000554 <__cmpdf2+0x4>\n 8000546:\tbf00 \tnop\n\n08000548 <__ledf2>:\n 8000548:\tf04f 0c01 \tmov.w\tip, #1\n 800054c:\te002 \tb.n\t8000554 <__cmpdf2+0x4>\n 800054e:\tbf00 \tnop\n\n08000550 <__cmpdf2>:\n 8000550:\tf04f 0c01 \tmov.w\tip, #1\n 8000554:\tf84d cd04 \tstr.w\tip, [sp, #-4]!\n 8000558:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 800055c:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000560:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8000564:\tbf18 \tit\tne\n 8000566:\tea7f 5c6c \tmvnsne.w\tip, ip, asr #21\n 800056a:\td01b \tbeq.n\t80005a4 <__cmpdf2+0x54>\n 800056c:\tb001 \tadd\tsp, #4\n 800056e:\tea50 0c41 \torrs.w\tip, r0, r1, lsl #1\n 8000572:\tbf0c \tite\teq\n 8000574:\tea52 0c43 \torrseq.w\tip, r2, r3, lsl #1\n 8000578:\tea91 0f03 \tteqne\tr1, r3\n 800057c:\tbf02 \tittt\teq\n 800057e:\tea90 0f02 \tteqeq\tr0, r2\n 8000582:\t2000 \tmoveq\tr0, #0\n 8000584:\t4770 \tbxeq\tlr\n 8000586:\tf110 0f00 \tcmn.w\tr0, #0\n 800058a:\tea91 0f03 \tteq\tr1, r3\n 800058e:\tbf58 \tit\tpl\n 8000590:\t4299 \tcmppl\tr1, r3\n 8000592:\tbf08 \tit\teq\n 8000594:\t4290 \tcmpeq\tr0, r2\n 8000596:\tbf2c \tite\tcs\n 8000598:\t17d8 \tasrcs\tr0, r3, #31\n 800059a:\tea6f 70e3 \tmvncc.w\tr0, r3, asr #31\n 800059e:\tf040 0001 \torr.w\tr0, r0, #1\n 80005a2:\t4770 \tbx\tlr\n 80005a4:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 80005a8:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80005ac:\td102 \tbne.n\t80005b4 <__cmpdf2+0x64>\n 80005ae:\tea50 3c01 \torrs.w\tip, r0, r1, lsl #12\n 80005b2:\td107 \tbne.n\t80005c4 <__cmpdf2+0x74>\n 80005b4:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 80005b8:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80005bc:\td1d6 \tbne.n\t800056c <__cmpdf2+0x1c>\n 80005be:\tea52 3c03 \torrs.w\tip, r2, r3, lsl #12\n 80005c2:\td0d3 \tbeq.n\t800056c <__cmpdf2+0x1c>\n 80005c4:\tf85d 0b04 \tldr.w\tr0, [sp], #4\n 80005c8:\t4770 \tbx\tlr\n 80005ca:\tbf00 \tnop\n\n080005cc <__aeabi_cdrcmple>:\n 80005cc:\t4684 \tmov\tip, r0\n 80005ce:\t4610 \tmov\tr0, r2\n 80005d0:\t4662 \tmov\tr2, ip\n 80005d2:\t468c \tmov\tip, r1\n 80005d4:\t4619 \tmov\tr1, r3\n 80005d6:\t4663 \tmov\tr3, ip\n 80005d8:\te000 \tb.n\t80005dc <__aeabi_cdcmpeq>\n 80005da:\tbf00 \tnop\n\n080005dc <__aeabi_cdcmpeq>:\n 80005dc:\tb501 \tpush\t{r0, lr}\n 80005de:\tf7ff ffb7 \tbl\t8000550 <__cmpdf2>\n 80005e2:\t2800 \tcmp\tr0, #0\n 80005e4:\tbf48 \tit\tmi\n 80005e6:\tf110 0f00 \tcmnmi.w\tr0, #0\n 80005ea:\tbd01 \tpop\t{r0, pc}\n\n080005ec <__aeabi_dcmpeq>:\n 80005ec:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 80005f0:\tf7ff fff4 \tbl\t80005dc <__aeabi_cdcmpeq>\n 80005f4:\tbf0c \tite\teq\n 80005f6:\t2001 \tmoveq\tr0, #1\n 80005f8:\t2000 \tmovne\tr0, #0\n 80005fa:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 80005fe:\tbf00 \tnop\n\n08000600 <__aeabi_dcmplt>:\n 8000600:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000604:\tf7ff ffea \tbl\t80005dc <__aeabi_cdcmpeq>\n 8000608:\tbf34 \tite\tcc\n 800060a:\t2001 \tmovcc\tr0, #1\n 800060c:\t2000 \tmovcs\tr0, #0\n 800060e:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000612:\tbf00 \tnop\n\n08000614 <__aeabi_dcmple>:\n 8000614:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000618:\tf7ff ffe0 \tbl\t80005dc <__aeabi_cdcmpeq>\n 800061c:\tbf94 \tite\tls\n 800061e:\t2001 \tmovls\tr0, #1\n 8000620:\t2000 \tmovhi\tr0, #0\n 8000622:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000626:\tbf00 \tnop\n\n08000628 <__aeabi_dcmpge>:\n 8000628:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 800062c:\tf7ff ffce \tbl\t80005cc <__aeabi_cdrcmple>\n 8000630:\tbf94 \tite\tls\n 8000632:\t2001 \tmovls\tr0, #1\n 8000634:\t2000 \tmovhi\tr0, #0\n 8000636:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 800063a:\tbf00 \tnop\n\n0800063c <__aeabi_dcmpgt>:\n 800063c:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000640:\tf7ff ffc4 \tbl\t80005cc <__aeabi_cdrcmple>\n 8000644:\tbf34 \tite\tcc\n 8000646:\t2001 \tmovcc\tr0, #1\n 8000648:\t2000 \tmovcs\tr0, #0\n 800064a:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 800064e:\tbf00 \tnop\n\n08000650 :\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,\n\t\t0, 0, 0, 0, 0, 0, 0, 0 };\n\nvoid adsr_structinit(soft_adsr *adsr) {\n\tadsr->output = ENV_INIT;\n\tadsr->attack = 0.0f;\n 8000650:\t2300 \tmovs\tr3, #0\nvoid adsr_structinit(soft_adsr *adsr) {\n 8000652:\tb410 \tpush\t{r4}\n\tadsr->output = ENV_INIT;\n 8000654:\tf04f 527e \tmov.w\tr2, #1065353216\t; 0x3f800000\n\tadsr->decay = 0.0f;\n\tadsr->sustain = 0.0f;\n\tadsr->release = 0.0f;\n\tadsr->stage = OFF;\n 8000658:\t2403 \tmovs\tr4, #3\n\tadsr->rate = 0.0f;\n\tadsr->rate_offset = 0.0f;\n\tadsr->cutoff = 0.0f;\n\tadsr->target = ENV_INIT;\n\tadsr->one_shot = 0;\n 800065a:\t2100 \tmovs\tr1, #0\n\tadsr->output = ENV_INIT;\n 800065c:\t6002 \tstr\tr2, [r0, #0]\n\tadsr->attack = 0.0f;\n 800065e:\t6203 \tstr\tr3, [r0, #32]\n\tadsr->decay = 0.0f;\n 8000660:\t6243 \tstr\tr3, [r0, #36]\t; 0x24\n\tadsr->sustain = 0.0f;\n 8000662:\t6283 \tstr\tr3, [r0, #40]\t; 0x28\n\tadsr->release = 0.0f;\n 8000664:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n\tadsr->stage = OFF;\n 8000666:\t7104 \tstrb\tr4, [r0, #4]\n\tadsr->rate = 0.0f;\n 8000668:\t6083 \tstr\tr3, [r0, #8]\n}\n 800066a:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n\tadsr->rate_offset = 0.0f;\n 800066e:\t60c3 \tstr\tr3, [r0, #12]\n\tadsr->cutoff = 0.0f;\n 8000670:\t6183 \tstr\tr3, [r0, #24]\n\tadsr->target = ENV_INIT;\n 8000672:\t61c2 \tstr\tr2, [r0, #28]\n\tadsr->one_shot = 0;\n 8000674:\tf880 1030 \tstrb.w\tr1, [r0, #48]\t; 0x30\n}\n 8000678:\t4770 \tbx\tlr\n 800067a:\tbf00 \tnop\n 800067c:\t0000 \tmovs\tr0, r0\n\t...\n\n08000680 :\n}\n\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n\t//one shot style smooth attack\n\n\tif (adsr->output < 0.01f) {\n 8000680:\ted90 7a00 \tvldr\ts14, [r0]\n 8000684:\teddf 7a36 \tvldr\ts15, [pc, #216]\t; 8000760 \nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n 8000688:\tb510 \tpush\t{r4, lr}\n\tif (adsr->output < 0.01f) {\n 800068a:\teeb4 7ae7 \tvcmpe.f32\ts14, s15\n 800068e:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\tadsr->one_shot = 0;\n 8000692:\tbf44 \titt\tmi\n 8000694:\t2300 \tmovmi\tr3, #0\n 8000696:\tf880 3030 \tstrbmi.w\tr3, [r0, #48]\t; 0x30\n\t}\n\n\tif (adsr->stage == ATTACK) {\n 800069a:\t7903 \tldrb\tr3, [r0, #4]\nvoid run_linear_a_expo_r(soft_adsr *adsr) {\n 800069c:\t4604 \tmov\tr4, r0\n\tif (adsr->stage == ATTACK) {\n 800069e:\tb9db \tcbnz\tr3, 80006d8 \n\n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n 80006a0:\tedd0 7a00 \tvldr\ts15, [r0]\n 80006a4:\teddf 6a2f \tvldr\ts13, [pc, #188]\t; 8000764 \n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n\t\t//attack threshold\n\t\tif (adsr->output > 0.95f) {\n 80006a8:\ted9f 7a2f \tvldr\ts14, [pc, #188]\t; 8000768 \n\t\tadsr->output += SMOOTH_ATTACK_INCREMENT;\n 80006ac:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 80006b0:\tedc0 7a00 \tvstr\ts15, [r0]\n\t\tadsr->rate = adsr->attack + adsr->attack_offset;\n 80006b4:\tedd0 7a08 \tvldr\ts15, [r0, #32]\n 80006b8:\tedd0 6a04 \tvldr\ts13, [r0, #16]\n 80006bc:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 80006c0:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\t\tif (adsr->output > 0.95f) {\n 80006c4:\tedd0 7a00 \tvldr\ts15, [r0]\n 80006c8:\teef4 7ac7 \tvcmpe.f32\ts15, s14\n 80006cc:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 80006d0:\tdd01 \tble.n\t80006d6 \n\t\t\tadsr->stage = RELEASE;\n 80006d2:\t2302 \tmovs\tr3, #2\n 80006d4:\t7103 \tstrb\tr3, [r0, #4]\n\t\t\tadsr->cutoff = 0;\n\t\t}\n\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n\t}\n}\n 80006d6:\tbd10 \tpop\t{r4, pc}\n\t\tif (adsr->stage == RELEASE) {\n 80006d8:\t7903 \tldrb\tr3, [r0, #4]\n 80006da:\t2b02 \tcmp\tr3, #2\n 80006dc:\td02e \tbeq.n\t800073c \n\t\tadsr->cutoff = (adsr->rate + adsr->rate_offset) * 0.1f;\n 80006de:\tedd4 7a02 \tvldr\ts15, [r4, #8]\n 80006e2:\tedd4 6a03 \tvldr\ts13, [r4, #12]\n 80006e6:\ted9f 7a1f \tvldr\ts14, [pc, #124]\t; 8000764 \n 80006ea:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 80006ee:\tee67 7a87 \tvmul.f32\ts15, s15, s14\n 80006f2:\tedc4 7a06 \tvstr\ts15, [r4, #24]\n\t\tif (adsr->cutoff > 0.99) {\n 80006f6:\t69a0 \tldr\tr0, [r4, #24]\n 80006f8:\tf7ff feca \tbl\t8000490 <__aeabi_f2d>\n 80006fc:\ta316 \tadd\tr3, pc, #88\t; (adr r3, 8000758 )\n 80006fe:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8000702:\tf7ff ff9b \tbl\t800063c <__aeabi_dcmpgt>\n 8000706:\tb108 \tcbz\tr0, 800070c \n\t\t\tadsr->cutoff = 0.99;\n 8000708:\t4b18 \tldr\tr3, [pc, #96]\t; (800076c )\n 800070a:\t61a3 \tstr\tr3, [r4, #24]\n\t\tif (adsr->cutoff < 0.0) {\n 800070c:\tedd4 7a06 \tvldr\ts15, [r4, #24]\n 8000710:\teef5 7ac0 \tvcmpe.f32\ts15, #0.0\n 8000714:\t2300 \tmovs\tr3, #0\n 8000716:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\t\tadsr->cutoff = 0;\n 800071a:\tbf48 \tit\tmi\n 800071c:\t61a3 \tstrmi\tr3, [r4, #24]\n\t\tadsr->output += (adsr->target - adsr->output) * adsr->cutoff;\n 800071e:\ted94 7a07 \tvldr\ts14, [r4, #28]\n 8000722:\ted94 6a00 \tvldr\ts12, [r4]\n 8000726:\tedd4 6a06 \tvldr\ts13, [r4, #24]\n 800072a:\tedd4 7a00 \tvldr\ts15, [r4]\n 800072e:\tee37 7a46 \tvsub.f32\ts14, s14, s12\n 8000732:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n 8000736:\tedc4 7a00 \tvstr\ts15, [r4]\n}\n 800073a:\tbd10 \tpop\t{r4, pc}\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n 800073c:\tedd0 7a0b \tvldr\ts15, [r0, #44]\t; 0x2c\n 8000740:\ted90 7a05 \tvldr\ts14, [r0, #20]\n 8000744:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\t\t\tadsr->target = 0.0f;\n 8000748:\t2300 \tmovs\tr3, #0\n\t\t\tadsr->rate = adsr->release + adsr->release_offset;\n 800074a:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\t\t\tadsr->target = 0.0f;\n 800074e:\t61c3 \tstr\tr3, [r0, #28]\n 8000750:\te7c5 \tb.n\t80006de \n 8000752:\tbf00 \tnop\n 8000754:\tf3af 8000 \tnop.w\n 8000758:\t7ae147ae \t.word\t0x7ae147ae\n 800075c:\t3fefae14 \t.word\t0x3fefae14\n 8000760:\t3c23d70a \t.word\t0x3c23d70a\n 8000764:\t3dcccccd \t.word\t0x3dcccccd\n 8000768:\t3f733333 \t.word\t0x3f733333\n 800076c:\t3f7d70a4 \t.word\t0x3f7d70a4\n\n08000770 :\n\tOP->amplitude = 1.0f;\n\tOP->frequency = 440.0f;\n\tOP->phase_increment = ((4294967295) * (OP->frequency)) / 44100.0f;\n}\n\nvoid check_gate() {\n 8000770:\tb510 \tpush\t{r4, lr}\n\t//read gate\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n 8000772:\t2180 \tmovs\tr1, #128\t; 0x80\n 8000774:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 8000778:\tf001 fd46 \tbl\t8002208 \n\n\t//if low to high transition occurs\n\tif (gate) {\n\t\tif (!last_gate) {\n 800077c:\t4a08 \tldr\tr2, [pc, #32]\t; (80007a0 )\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n 800077e:\t4909 \tldr\tr1, [pc, #36]\t; (80007a4 )\n\t\tif (!last_gate) {\n 8000780:\t7814 \tldrb\tr4, [r2, #0]\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n 8000782:\tfab0 f380 \tclz\tr3, r0\n\t\tif (!last_gate) {\n 8000786:\t4320 \torrs\tr0, r4\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n 8000788:\t095b \tlsrs\tr3, r3, #5\n\t\tif (!last_gate) {\n 800078a:\tf010 00ff \tands.w\tr0, r0, #255\t; 0xff\n\tgate = !HAL_GPIO_ReadPin(GATE_PORT, GATE_PIN);\n 800078e:\t700b \tstrb\tr3, [r1, #0]\n\t\tif (!last_gate) {\n 8000790:\td103 \tbne.n\t800079a \n\t\t\tOP1.ADSR.stage = RELEASE;\n\t\t\tOP1.ADSR.one_shot = 0;\n#else\n\t\t\t//OP1.phase_index = 0;\n\t\t\t//OP2.phase_index = 0;\n\t\t\tOP1.ADSR.stage = ATTACK;\n 8000792:\t4905 \tldr\tr1, [pc, #20]\t; (80007a8 )\n 8000794:\t7708 \tstrb\tr0, [r1, #28]\n\t\t\t//OP1.ADSR.output = 1.0f;\n\t\t\tOP1.ADSR.one_shot = 0;\n 8000796:\tf881 0048 \tstrb.w\tr0, [r1, #72]\t; 0x48\n#endif\n\n\t\t}\n\t}\n\n\tlast_gate = gate;\n 800079a:\t7013 \tstrb\tr3, [r2, #0]\n\n}\n 800079c:\tbd10 \tpop\t{r4, pc}\n 800079e:\tbf00 \tnop\n 80007a0:\t200008ab \t.word\t0x200008ab\n 80007a4:\t2000088c \t.word\t0x2000088c\n 80007a8:\t2000083c \t.word\t0x2000083c\n\n080007ac :\n\nvoid set_adsr_parameters(soft_adsr *adsr) {\n\tadsr->rate_offset = 0.0005f;\n\tadsr->attack = 7.0f;\n\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007ac:\t4a1a \tldr\tr2, [pc, #104]\t; (8000818 )\n 80007ae:\t491b \tldr\tr1, [pc, #108]\t; (800081c )\n\n\tint16_t jin_offset;\n\tjin_offset = adc_data_10b[DECAY_SLIDER] - (adc_data_10b[DECAY_JACK] - 495);\n 80007b0:\t8953 \tldrh\tr3, [r2, #10]\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007b2:\t8812 \tldrh\tr2, [r2, #0]\n\t\tjin_offset = 0;\n\t}\n\tif (jin_offset > 1023) {\n\t\tjin_offset = 1023;\n\t}\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007b4:\ted9f 5a1a \tvldr\ts10, [pc, #104]\t; 8000820 \n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007b8:\tf831 c012 \tldrh.w\tip, [r1, r2, lsl #1]\n 80007bc:\teddf 5a19 \tvldr\ts11, [pc, #100]\t; 8000824 \n\tadsr->release = (decay_sum) / 100000.0f;\n 80007c0:\ted9f 6a19 \tvldr\ts12, [pc, #100]\t; 8000828 \n\tjin_offset = adc_data_10b[DECAY_SLIDER] - (adc_data_10b[DECAY_JACK] - 495);\n 80007c4:\tf203 13ef \taddw\tr3, r3, #495\t; 0x1ef\n 80007c8:\t1a9b \tsubs\tr3, r3, r2\n 80007ca:\tb21b \tsxth\tr3, r3\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007cc:\tf383 030a \tusat\tr3, #10, r3\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007d0:\t4a16 \tldr\tr2, [pc, #88]\t; (800082c )\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007d2:\tf831 3013 \tldrh.w\tr3, [r1, r3, lsl #1]\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007d6:\tedd2 6a00 \tvldr\ts13, [r2]\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007da:\t4915 \tldr\tr1, [pc, #84]\t; (8000830 )\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007dc:\tee07 ca10 \tvmov\ts14, ip\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007e0:\tee07 3a90 \tvmov\ts15, r3\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007e4:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007e8:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007ec:\tee37 7a66 \tvsub.f32\ts14, s14, s13\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 80007f0:\tee77 7a85 \tvadd.f32\ts15, s15, s10\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 80007f4:\teee7 6a25 \tvfma.f32\ts13, s14, s11\nvoid set_adsr_parameters(soft_adsr *adsr) {\n 80007f8:\tb410 \tpush\t{r4}\n\tadsr->release = (decay_sum) / 100000.0f;\n 80007fa:\tee27 7a86 \tvmul.f32\ts14, s15, s12\n\tadsr->rate_offset = 0.0005f;\n 80007fe:\t4c0d \tldr\tr4, [pc, #52]\t; (8000834 )\n\tadsr->attack = 7.0f;\n 8000800:\t4b0d \tldr\tr3, [pc, #52]\t; (8000838 )\n\tadsr->rate_offset = 0.0005f;\n 8000802:\t60c4 \tstr\tr4, [r0, #12]\n\tdecay_sum = expo_lut[jin_offset] + 100.0f;\n 8000804:\tedc1 7a00 \tvstr\ts15, [r1]\n\tadsr->attack = 7.0f;\n 8000808:\t6203 \tstr\tr3, [r0, #32]\n\n}\n 800080a:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n\tfiltered_decay_jack += (expo_lut[adc_data_10b[DECAY_JACK]] - filtered_decay_jack) * 0.02f;\n 800080e:\tedc2 6a00 \tvstr\ts13, [r2]\n\tadsr->release = (decay_sum) / 100000.0f;\n 8000812:\ted80 7a0b \tvstr\ts14, [r0, #44]\t; 0x2c\n}\n 8000816:\t4770 \tbx\tlr\n 8000818:\t200008b4 \t.word\t0x200008b4\n 800081c:\t20000000 \t.word\t0x20000000\n 8000820:\t42c80000 \t.word\t0x42c80000\n 8000824:\t3ca3d70a \t.word\t0x3ca3d70a\n 8000828:\t3727c5ac \t.word\t0x3727c5ac\n 800082c:\t20000890 \t.word\t0x20000890\n 8000830:\t200008ac \t.word\t0x200008ac\n 8000834:\t3a03126f \t.word\t0x3a03126f\n 8000838:\t40e00000 \t.word\t0x40e00000\n\n0800083c :\n\tset_adsr_parameters(&OP1.ADSR);\n}\n\n\n//fast interrupt for audio\nvoid main_2OP_loop() {\n 800083c:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n\n\tENV_OFFSET += (((((960 - adc_data_10b[FM_JACK]) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 800083e:\t4c95 \tldr\tr4, [pc, #596]\t; (8000a94 )\n 8000840:\t4a95 \tldr\tr2, [pc, #596]\t; (8000a98 )\n 8000842:\t8863 \tldrh\tr3, [r4, #2]\n 8000844:\tedd2 7a00 \tvldr\ts15, [r2]\n 8000848:\ted9f 5a94 \tvldr\ts10, [pc, #592]\t; 8000a9c \n 800084c:\teddf 5a94 \tvldr\ts11, [pc, #592]\t; 8000aa0 \n\n\tENV_AMT = (adc_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 8000850:\t8921 \tldrh\tr1, [r4, #8]\n 8000852:\ted9f 6a94 \tvldr\ts12, [pc, #592]\t; 8000aa4 \n\tENV_OFFSET += (((((960 - adc_data_10b[FM_JACK]) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 8000856:\tf5c3 73e0 \trsb\tr3, r3, #448\t; 0x1c0\n 800085a:\tee07 3a10 \tvmov\ts14, r3\n 800085e:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8000862:\teef0 4a67 \tvmov.f32\ts9, s15\n 8000866:\teed7 4a05 \tvfnms.f32\ts9, s14, s10\n\tENV_AMT = (adc_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 800086a:\tee06 1a90 \tvmov\ts13, r1\n\tENV_OFFSET += (((((960 - adc_data_10b[FM_JACK]) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 800086e:\teee4 7aa5 \tvfma.f32\ts15, s9, s11\n\tENV_AMT = (adc_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 8000872:\teef8 6ae6 \tvcvt.f32.s32\ts13, s13\n 8000876:\teeb0 7a67 \tvmov.f32\ts14, s15\n 800087a:\teea6 7a86 \tvfma.f32\ts14, s13, s12\n\tENV_OFFSET += (((((960 - adc_data_10b[FM_JACK]) - 512)) / 512.0f) - ENV_OFFSET) * 0.01f;\n 800087e:\tedc2 7a00 \tvstr\ts15, [r2]\n\n\tif (ENV_AMT < 0.0f) {\n 8000882:\teeb5 7ac0 \tvcmpe.f32\ts14, #0.0\n 8000886:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800088a:\tf100 80f8 \tbmi.w\t8000a7e \n\tENV_AMT = (adc_data_10b[FM_SLIDER] / 1600.0f) + ENV_OFFSET;\n 800088e:\t4e86 \tldr\tr6, [pc, #536]\t; (8000aa8 )\n 8000890:\ted86 7a00 \tvstr\ts14, [r6]\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n\n#ifdef KHZ_PRE_FILTER\n\n\t//khz input, 1p filter\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 8000894:\t4a85 \tldr\tr2, [pc, #532]\t; (8000aac )\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 8000896:\t88e3 \tldrh\tr3, [r4, #6]\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 8000898:\t8812 \tldrh\tr2, [r2, #0]\n 800089a:\t4985 \tldr\tr1, [pc, #532]\t; (8000ab0 )\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 800089c:\t4d85 \tldr\tr5, [pc, #532]\t; (8000ab4 )\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 800089e:\ted91 0a00 \tvldr\ts0, [r1]\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008a2:\tedd5 6a00 \tvldr\ts13, [r5]\n 80008a6:\ted9f 6a84 \tvldr\ts12, [pc, #528]\t; 8000ab8 \n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 80008aa:\t4884 \tldr\tr0, [pc, #528]\t; (8000abc )\n#else\n\t//khz input, 2p adaptive filter\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (voct_data[0] - 2048)) * KHZ_IN_SCALING;\n#endif\n\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 80008ac:\t4f84 \tldr\tr7, [pc, #528]\t; (8000ac0 )\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008ae:\tf5c3 737f \trsb\tr3, r3, #1020\t; 0x3fc\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008b2:\tf5a2 6200 \tsub.w\tr2, r2, #2048\t; 0x800\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008b6:\t3303 \tadds\tr3, #3\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008b8:\tee07 2a10 \tvmov\ts14, r2\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008bc:\tee07 3a90 \tvmov\ts15, r3\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008c0:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008c4:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008c8:\tee37 7a40 \tvsub.f32\ts14, s14, s0\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008cc:\tee77 7ae6 \tvsub.f32\ts15, s15, s13\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008d0:\teea7 0a06 \tvfma.f32\ts0, s14, s12\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008d4:\teee7 6a86 \tvfma.f32\ts13, s15, s12\n\tfiltered_khz_in += ((voct_data[0] - 2048) - filtered_khz_in) * 0.05f;\n 80008d8:\ted81 0a00 \tvstr\ts0, [r1]\n\tkhz_pot += ((1023 - adc_data_10b[KHZ_POT]) - khz_pot) * 0.05f;\n 80008dc:\tedc5 6a00 \tvstr\ts13, [r5]\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 80008e0:\tf000 f93e \tbl\t8000b60 \n 80008e4:\t4b77 \tldr\tr3, [pc, #476]\t; (8000ac4 )\n\n\t//filtered fm ratio\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 80008e6:\t4a78 \tldr\tr2, [pc, #480]\t; (8000ac8 )\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 80008e8:\ted93 7a00 \tvldr\ts14, [r3]\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 80008ec:\t88a3 \tldrh\tr3, [r4, #4]\n 80008ee:\ted92 6a00 \tvldr\ts12, [r2]\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 80008f2:\tedd7 5a00 \tvldr\ts11, [r7]\n 80008f6:\ted95 5a00 \tvldr\ts10, [r5]\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 80008fa:\teddf 3a74 \tvldr\ts7, [pc, #464]\t; 8000acc \n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 80008fe:\ted9f 4a74 \tvldr\ts8, [pc, #464]\t; 8000ad0 \n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000902:\teddf 4a67 \tvldr\ts9, [pc, #412]\t; 8000aa0 \n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n\n\tif (adc_data_10b[DECAY_SLIDER] > 1000) {\n 8000906:\tf8b4 c00a \tldrh.w\tip, [r4, #10]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 800090a:\t4c72 \tldr\tr4, [pc, #456]\t; (8000ad4 )\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 800090c:\teddf 6a72 \tvldr\ts13, [pc, #456]\t; 8000ad8 \n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000910:\teddf 7a72 \tvldr\ts15, [pc, #456]\t; 8000adc \n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 8000914:\t4972 \tldr\tr1, [pc, #456]\t; (8000ae0 )\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 8000916:\t4873 \tldr\tr0, [pc, #460]\t; (8000ae4 )\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 8000918:\teeb5 3a00 \tvmov.f32\ts6, #80\t; 0x3e800000 0.250\n 800091c:\tee27 7a03 \tvmul.f32\ts14, s14, s6\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000920:\teeb0 3a46 \tvmov.f32\ts6, s12\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 8000924:\tee27 0a00 \tvmul.f32\ts0, s14, s0\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000928:\tee07 3a10 \tvmov\ts14, r3\n 800092c:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000930:\tee35 5a65 \tvsub.f32\ts10, s10, s11\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000934:\tee97 3a23 \tvfnms.f32\ts6, s14, s7\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 8000938:\t4b6b \tldr\tr3, [pc, #428]\t; (8000ae8 )\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 800093a:\tee35 5a00 \tvadd.f32\ts10, s10, s0\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800093e:\teea3 6a24 \tvfma.f32\ts12, s6, s9\n\tif (adc_data_10b[DECAY_SLIDER] > 1000) {\n 8000942:\tf5bc 7f7a \tcmp.w\tip, #1000\t; 0x3e8\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000946:\teee5 5a04 \tvfma.f32\ts11, s10, s8\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 800094a:\teeb0 7a46 \tvmov.f32\ts14, s12\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 800094e:\teebc 6ae5 \tvcvt.u32.f32\ts12, s11\n\tkhz_in = dynamic_smooth_tick(&dynamic_smooth_a, (filtered_khz_in)) * KHZ_IN_SCALING * khz_correction;\n 8000952:\ted83 0a00 \tvstr\ts0, [r3]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 8000956:\tee16 3a10 \tvmov\tr3, s12\n 800095a:\tf3c3 0309 \tubfx\tr3, r3, #0, #10\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 800095e:\tee67 6a26 \tvmul.f32\ts13, s14, s13\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 8000962:\tf834 3013 \tldrh.w\tr3, [r4, r3, lsl #1]\n\tfm_ratio += ((adc_data_10b[RATIO_POT] / 2047.0f) - fm_ratio) * 0.01f;\n 8000966:\ted82 7a00 \tvstr\ts14, [r2]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 800096a:\tee06 3a10 \tvmov\ts12, r3\n 800096e:\teeb8 6a46 \tvcvt.f32.u32\ts12, s12\n\tfreqSum += ((khz_in + khz_pot) - freqSum) * 0.08f;\n 8000972:\tedc7 5a00 \tvstr\ts11, [r7]\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 8000976:\tee66 6a86 \tvmul.f32\ts13, s13, s12\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 800097a:\tee26 7a27 \tvmul.f32\ts14, s12, s15\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 800097e:\tee66 7aa7 \tvmul.f32\ts15, s13, s15\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 8000982:\teebc 7ac7 \tvcvt.u32.f32\ts14, s14\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 8000986:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 800098a:\tee17 5a10 \tvmov\tr5, s14\n\tOP2.phase_increment = ((42949.6710f) * (OP2.frequency));\n 800098e:\tee17 4a90 \tvmov\tr4, s15\n 8000992:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000996:\tedd1 7a05 \tvldr\ts15, [r1, #20]\n\tOP1.phase_increment = ((42949.6710f) * (OP1.frequency));\n 800099a:\ted81 7a03 \tvstr\ts14, [r1, #12]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 800099e:\teeb8 7ae7 \tvcvt.f32.s32\ts14, s15\n 80009a2:\tedd0 7a05 \tvldr\ts15, [r0, #20]\n\tOP1.frequency = expo_lut[(uint16_t) (freqSum) & 1023];\n 80009a6:\ted81 6a02 \tvstr\ts12, [r1, #8]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009aa:\ted96 6a00 \tvldr\ts12, [r6]\n\tOP->phase_index += OP->phase_increment;\n 80009ae:\t690f \tldr\tr7, [r1, #16]\n 80009b0:\t6906 \tldr\tr6, [r0, #16]\n\tOP2.frequency = OP1.frequency * (fm_ratio * 32.0f);\n 80009b2:\tedc0 6a02 \tvstr\ts13, [r0, #8]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009b6:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 80009ba:\tee27 7a06 \tvmul.f32\ts14, s14, s12\n 80009be:\tee67 7a86 \tvmul.f32\ts15, s15, s12\n 80009c2:\teebd 7ac7 \tvcvt.s32.f32\ts14, s14\n 80009c6:\teefd 7ae7 \tvcvt.s32.f32\ts15, s15\n\t\tOP1.ADSR.output = 1.0f;\n 80009ca:\tbf88 \tit\thi\n 80009cc:\tf04f 537e \tmovhi.w\tr3, #1065353216\t; 0x3f800000\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009d0:\tee17 2a10 \tvmov\tr2, s14\n\t\tOP1.ADSR.output = 1.0f;\n 80009d4:\tbf88 \tit\thi\n 80009d6:\t618b \tstrhi\tr3, [r1, #24]\n\tOP->phase_index += OP->phase_increment;\n 80009d8:\t443d \tadd\tr5, r7\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009da:\tee17 3a90 \tvmov\tr3, s15\n\tOP->phase_index += OP->phase_increment;\n 80009de:\t4434 \tadd\tr4, r6\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009e0:\teb02 5295 \tadd.w\tr2, r2, r5, lsr #22\n 80009e4:\t4e41 \tldr\tr6, [pc, #260]\t; (8000aec )\n\t}\n\n\toperator_run(&OP1, OP1.ADSR.output);\n 80009e6:\tedd1 5a06 \tvldr\ts11, [r1, #24]\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n 80009ea:\tedd1 6a06 \tvldr\ts13, [r1, #24]\n 80009ee:\ted91 5a06 \tvldr\ts10, [r1, #24]\n\tOP->phase_index += OP->phase_increment;\n 80009f2:\t6104 \tstr\tr4, [r0, #16]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 80009f4:\teb03 5394 \tadd.w\tr3, r3, r4, lsr #22\n 80009f8:\tf3c2 0209 \tubfx\tr2, r2, #0, #10\n 80009fc:\tf3c3 0309 \tubfx\tr3, r3, #0, #10\n 8000a00:\tf836 2012 \tldrh.w\tr2, [r6, r2, lsl #1]\n 8000a04:\tf836 3013 \tldrh.w\tr3, [r6, r3, lsl #1]\n\n\tOP1.modulation = (OP2.output) >> 3;\n\n\t//original\n\tvoice1 = (OP1.output) >> 5;\n 8000a08:\t4e39 \tldr\tr6, [pc, #228]\t; (8000af0 )\n\tOP->phase_index += OP->phase_increment;\n 8000a0a:\t610d \tstr\tr5, [r1, #16]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a0c:\tf5a2 4200 \tsub.w\tr2, r2, #32768\t; 0x8000\n 8000a10:\tee07 2a10 \tvmov\ts14, r2\n 8000a14:\tf5a3 4300 \tsub.w\tr3, r3, #32768\t; 0x8000\n 8000a18:\tee07 3a90 \tvmov\ts15, r3\n 8000a1c:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8000a20:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\toperator_run(&OP2, OP1.ADSR.output * OP1.ADSR.output);\n 8000a24:\tee66 6a85 \tvmul.f32\ts13, s13, s10\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a28:\tee27 7a25 \tvmul.f32\ts14, s14, s11\n 8000a2c:\tee67 7aa6 \tvmul.f32\ts15, s15, s13\n 8000a30:\teebd 7ac7 \tvcvt.s32.f32\ts14, s14\n 8000a34:\teefd 7ae7 \tvcvt.s32.f32\ts15, s15\n 8000a38:\tee17 2a10 \tvmov\tr2, s14\n 8000a3c:\tee17 3a90 \tvmov\tr3, s15\n\tvoice1 = (OP1.output) >> 5;\n 8000a40:\t1154 \tasrs\tr4, r2, #5\n\tOP1.modulation = (OP2.output) >> 3;\n 8000a42:\t10dd \tasrs\tr5, r3, #3\n\toutput = voice1;\n\n\n\t//hard clipping\n\tif (output > 2047) {\n 8000a44:\tf5b4 6f00 \tcmp.w\tr4, #2048\t; 0x800\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a48:\ted81 7a00 \tvstr\ts14, [r1]\n\tvoice1 = (OP1.output) >> 5;\n 8000a4c:\t6034 \tstr\tr4, [r6, #0]\n\tOP->output = (big_sine_wave[((OP->phase_index >> 22) + (int32_t) (OP->modulation * ENV_AMT)) & 1023] - 32768) * envelope;\n 8000a4e:\tedc0 7a00 \tvstr\ts15, [r0]\n\tOP1.modulation = (OP2.output) >> 3;\n 8000a52:\t614d \tstr\tr5, [r1, #20]\n\tif (output > 2047) {\n 8000a54:\tdb09 \tblt.n\t8000a6a \n\t\toutput = 2047;\n 8000a56:\t4b27 \tldr\tr3, [pc, #156]\t; (8000af4 )\n 8000a58:\tf240 72ff \tmovw\tr2, #2047\t; 0x7ff\n 8000a5c:\t601a \tstr\tr2, [r3, #0]\n 8000a5e:\tf640 70ff \tmovw\tr0, #4095\t; 0xfff\n\t\toutput = -2047;\n\t}\n\n\t//DAC output\n\tdac1_ch1((output) + 2048);\n}\n 8000a62:\te8bd 40f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, lr}\n\tdac1_ch1((output) + 2048);\n 8000a66:\tf000 b859 \tb.w\t8000b1c \n\tif (output < -2047) {\n 8000a6a:\t4b23 \tldr\tr3, [pc, #140]\t; (8000af8 )\n 8000a6c:\t429c \tcmp\tr4, r3\n 8000a6e:\tda0a \tbge.n\t8000a86 \n\t\toutput = -2047;\n 8000a70:\t4a20 \tldr\tr2, [pc, #128]\t; (8000af4 )\n 8000a72:\t2001 \tmovs\tr0, #1\n 8000a74:\t6013 \tstr\tr3, [r2, #0]\n}\n 8000a76:\te8bd 40f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, lr}\n\tdac1_ch1((output) + 2048);\n 8000a7a:\tf000 b84f \tb.w\t8000b1c \n\t\tENV_AMT = 0.0f;\n 8000a7e:\t4e0a \tldr\tr6, [pc, #40]\t; (8000aa8 )\n 8000a80:\t2100 \tmovs\tr1, #0\n 8000a82:\t6031 \tstr\tr1, [r6, #0]\n 8000a84:\te706 \tb.n\t8000894 \n\toutput = voice1;\n 8000a86:\t4b1b \tldr\tr3, [pc, #108]\t; (8000af4 )\n 8000a88:\tf504 6000 \tadd.w\tr0, r4, #2048\t; 0x800\n 8000a8c:\t601c \tstr\tr4, [r3, #0]\n 8000a8e:\tb280 \tuxth\tr0, r0\n 8000a90:\te7e7 \tb.n\t8000a62 \n 8000a92:\tbf00 \tnop\n 8000a94:\t200008b4 \t.word\t0x200008b4\n 8000a98:\t20000834 \t.word\t0x20000834\n 8000a9c:\t3b000000 \t.word\t0x3b000000\n 8000aa0:\t3c23d70a \t.word\t0x3c23d70a\n 8000aa4:\t3a23d70a \t.word\t0x3a23d70a\n 8000aa8:\t20000838 \t.word\t0x20000838\n 8000aac:\t20000b5c \t.word\t0x20000b5c\n 8000ab0:\t20000b04 \t.word\t0x20000b04\n 8000ab4:\t20000894 \t.word\t0x20000894\n 8000ab8:\t3d4ccccd \t.word\t0x3d4ccccd\n 8000abc:\t20000adc \t.word\t0x20000adc\n 8000ac0:\t200008a0 \t.word\t0x200008a0\n 8000ac4:\t200008a4 \t.word\t0x200008a4\n 8000ac8:\t200008c0 \t.word\t0x200008c0\n 8000acc:\t3a001002 \t.word\t0x3a001002\n 8000ad0:\t3da3d70a \t.word\t0x3da3d70a\n 8000ad4:\t20000000 \t.word\t0x20000000\n 8000ad8:\t42000000 \t.word\t0x42000000\n 8000adc:\t4727c5ac \t.word\t0x4727c5ac\n 8000ae0:\t2000083c \t.word\t0x2000083c\n 8000ae4:\t20000b0c \t.word\t0x20000b0c\n 8000ae8:\t2000082c \t.word\t0x2000082c\n 8000aec:\t080024d0 \t.word\t0x080024d0\n 8000af0:\t20000b00 \t.word\t0x20000b00\n 8000af4:\t20000898 \t.word\t0x20000898\n 8000af8:\tfffff801 \t.word\t0xfffff801\n\n08000afc :\n uint32_t result;\n\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8000afc:\tf44f 2370 \tmov.w\tr3, #983040\t; 0xf0000\n 8000b00:\tfa93 f3a3 \trbit\tr3, r3\n */\n__STATIC_INLINE void LL_DAC_ConvertData12RightAligned(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t Data)\n{\n register __IO uint32_t *preg = __DAC_PTR_REG_OFFSET(DACx->DHR12R1, __DAC_MASK_SHIFT(DAC_Channel, DAC_REG_DHR12RX_REGOFFSET_MASK));\n \n MODIFY_REG(*preg,\n 8000b04:\t4904 \tldr\tr1, [pc, #16]\t; (8000b18 )\n 8000b06:\t688b \tldr\tr3, [r1, #8]\n 8000b08:\tf423 637f \tbic.w\tr3, r3, #4080\t; 0xff0\n 8000b0c:\tf023 030f \tbic.w\tr3, r3, #15\n 8000b10:\t4318 \torrs\tr0, r3\n 8000b12:\t6088 \tstr\tr0, [r1, #8]\n#include \"dac.h\"\n#include \"main.h\"\n\ninline void dac2_ch1(uint16_t _out_val) {\n\tLL_DAC_ConvertData12RightAligned(DAC2, LL_DAC_CHANNEL_1, _out_val);\n}\n 8000b14:\t4770 \tbx\tlr\n 8000b16:\tbf00 \tnop\n 8000b18:\t40009800 \t.word\t0x40009800\n\n08000b1c :\n 8000b1c:\tf44f 2370 \tmov.w\tr3, #983040\t; 0xf0000\n 8000b20:\tfa93 f3a3 \trbit\tr3, r3\n 8000b24:\t4904 \tldr\tr1, [pc, #16]\t; (8000b38 )\n 8000b26:\t688b \tldr\tr3, [r1, #8]\n 8000b28:\tf423 637f \tbic.w\tr3, r3, #4080\t; 0xff0\n 8000b2c:\tf023 030f \tbic.w\tr3, r3, #15\n 8000b30:\t4318 \torrs\tr0, r3\n 8000b32:\t6088 \tstr\tr0, [r1, #8]\n\ninline void dac1_ch1(uint16_t _out_val) {\n\tLL_DAC_ConvertData12RightAligned(DAC1, LL_DAC_CHANNEL_1, _out_val);\n}\n 8000b34:\t4770 \tbx\tlr\n 8000b36:\tbf00 \tnop\n 8000b38:\t40007400 \t.word\t0x40007400\n\n08000b3c :\n\tsensitivity = _sensitivity;\n\twc = basefreq / 22050.0f;\n\t//gc = tan(3.14f * wc);\n\tgc = .00000712018209f;\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = sensitivity * 4.0f;\n 8000b3c:\teef1 7a00 \tvmov.f32\ts15, #16\t; 0x40800000 4.0\n 8000b40:\tee60 0aa7 \tvmul.f32\ts1, s1, s15\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n 8000b44:\t2300 \tmovs\tr3, #0\n\t_smooth->g0 = 2*gc/(1+gc);\n 8000b46:\t4a05 \tldr\tr2, [pc, #20]\t; (8000b5c )\n 8000b48:\t6002 \tstr\tr2, [r0, #0]\n\t_smooth->sense = sensitivity * 4.0f;\n 8000b4a:\tedc0 0a01 \tvstr\ts1, [r0, #4]\n\t_smooth->low1 = 0.0f;\n 8000b4e:\t6083 \tstr\tr3, [r0, #8]\n\t_smooth->low2 = 0.0f;\n 8000b50:\t60c3 \tstr\tr3, [r0, #12]\n\t_smooth->low1z = 0.0f;\n 8000b52:\t6103 \tstr\tr3, [r0, #16]\n\t_smooth->low2z = 0.0f;\n 8000b54:\t6143 \tstr\tr3, [r0, #20]\n\t_smooth->bandz = 0.0f;\n 8000b56:\t6183 \tstr\tr3, [r0, #24]\n\t_smooth->out = 0.0f;\n 8000b58:\t61c3 \tstr\tr3, [r0, #28]\n}\n 8000b5a:\t4770 \tbx\tlr\n 8000b5c:\t376ee976 \t.word\t0x376ee976\n\n08000b60 :\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n 8000b60:\ted90 7a02 \tvldr\ts14, [r0, #8]\n\t_smooth->low2z = _smooth->low2;\n 8000b64:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8000b68:\ted90 5a01 \tvldr\ts10, [r0, #4]\n 8000b6c:\tedd0 6a00 \tvldr\ts13, [r0]\n\t_smooth->low1z = _smooth->low1;\n 8000b70:\ted80 7a04 \tvstr\ts14, [r0, #16]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8000b74:\tee37 6ac7 \tvsub.f32\ts12, s15, s14\n\treturn ((a) < (b) ? a : b);\n 8000b78:\teef7 5a00 \tvmov.f32\ts11, #112\t; 0x3f800000 1.0\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8000b7c:\teef0 4ac6 \tvabs.f32\ts9, s12\n 8000b80:\teee4 6a85 \tvfma.f32\ts13, s9, s10\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000b84:\tee30 0a47 \tvsub.f32\ts0, s0, s14\n\treturn ((a) < (b) ? a : b);\n 8000b88:\teef4 6ae5 \tvcmpe.f32\ts13, s11\n 8000b8c:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8000b90:\tbf88 \tit\thi\n 8000b92:\teef0 6a65 \tvmovhi.f32\ts13, s11\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000b96:\teea0 7a26 \tvfma.f32\ts14, s0, s13\n\t_smooth->low2z = _smooth->low2;\n 8000b9a:\tedc0 7a05 \tvstr\ts15, [r0, #20]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000b9e:\tee77 5a67 \tvsub.f32\ts11, s14, s15\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8000ba2:\ted80 6a06 \tvstr\ts12, [r0, #24]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000ba6:\teee5 7aa6 \tvfma.f32\ts15, s11, s13\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8000baa:\ted80 7a02 \tvstr\ts14, [r0, #8]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8000bae:\teeb0 0a67 \tvmov.f32\ts0, s15\n 8000bb2:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n\n\treturn _smooth->low2;\n}\n 8000bb6:\t4770 \tbx\tlr\n\n08000bb8 :\n */\n\n#include \"loop.h\"\n#include \"main.h\"\n\nvoid loop(void) {\n 8000bb8:\tb538 \tpush\t{r3, r4, r5, lr}\n\t//dac1_ch1(ramp);\n\tdac2_ch1(2047);\n 8000bba:\tf240 70ff \tmovw\tr0, #2047\t; 0x7ff\n 8000bbe:\tf7ff ff9d \tbl\t8000afc \n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n 8000bc2:\t4911 \tldr\tr1, [pc, #68]\t; (8000c08 )\n\tvdd_cal = (uint32_t)(*VREFINT_CAL_ADDR);\n\tkhz_correction = vdd_mv / 3300.0f;\n\tkhz_in_mv = voct_data[0] * 3300 >> 12;\n 8000bc4:\t4b11 \tldr\tr3, [pc, #68]\t; (8000c0c )\n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n 8000bc6:\t880a \tldrh\tr2, [r1, #0]\n 8000bc8:\t4811 \tldr\tr0, [pc, #68]\t; (8000c10 )\n\tkhz_in_mv = voct_data[0] * 3300 >> 12;\n 8000bca:\t881c \tldrh\tr4, [r3, #0]\n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n 8000bcc:\t8985 \tldrh\tr5, [r0, #12]\n\tkhz_correction = vdd_mv / 3300.0f;\n 8000bce:\ted9f 7a11 \tvldr\ts14, [pc, #68]\t; 8000c14 \n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n 8000bd2:\t4811 \tldr\tr0, [pc, #68]\t; (8000c18 )\n 8000bd4:\tf640 43e4 \tmovw\tr3, #3300\t; 0xce4\n 8000bd8:\tfb03 f202 \tmul.w\tr2, r3, r2\n 8000bdc:\tfbb2 f2f5 \tudiv\tr2, r2, r5\n\tkhz_correction = vdd_mv / 3300.0f;\n 8000be0:\tb295 \tuxth\tr5, r2\n 8000be2:\tee07 5a90 \tvmov\ts15, r5\n 8000be6:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tvdd_mv = __LL_ADC_CALC_VREFANALOG_VOLTAGE(adc_data[6],LL_ADC_RESOLUTION_12B);\n 8000bea:\t8002 \tstrh\tr2, [r0, #0]\n\tvdd_cal = (uint32_t)(*VREFINT_CAL_ADDR);\n 8000bec:\t4d0b \tldr\tr5, [pc, #44]\t; (8000c1c )\n\tkhz_in_mv = voct_data[0] * 3300 >> 12;\n 8000bee:\t480c \tldr\tr0, [pc, #48]\t; (8000c20 )\n\tkhz_correction = vdd_mv / 3300.0f;\n 8000bf0:\t4a0c \tldr\tr2, [pc, #48]\t; (8000c24 )\n\tvdd_cal = (uint32_t)(*VREFINT_CAL_ADDR);\n 8000bf2:\t8809 \tldrh\tr1, [r1, #0]\n 8000bf4:\t6029 \tstr\tr1, [r5, #0]\n\tkhz_correction = vdd_mv / 3300.0f;\n 8000bf6:\tee67 7a87 \tvmul.f32\ts15, s15, s14\n\tkhz_in_mv = voct_data[0] * 3300 >> 12;\n 8000bfa:\tfb03 f304 \tmul.w\tr3, r3, r4\n 8000bfe:\t131b \tasrs\tr3, r3, #12\n 8000c00:\t8003 \tstrh\tr3, [r0, #0]\n\tkhz_correction = vdd_mv / 3300.0f;\n 8000c02:\tedc2 7a00 \tvstr\ts15, [r2]\n}\n 8000c06:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8000c08:\t1ffff7ba \t.word\t0x1ffff7ba\n 8000c0c:\t20000b5c \t.word\t0x20000b5c\n 8000c10:\t200008c4 \t.word\t0x200008c4\n 8000c14:\t399ee00a \t.word\t0x399ee00a\n 8000c18:\t2000088e \t.word\t0x2000088e\n 8000c1c:\t20000afc \t.word\t0x20000afc\n 8000c20:\t20000830 \t.word\t0x20000830\n 8000c24:\t200008a4 \t.word\t0x200008a4\n\n08000c28 :\n * @arg @ref LL_FLASH_LATENCY_2\n * @retval None\n */\n__STATIC_INLINE void LL_FLASH_SetLatency(uint32_t Latency)\n{\n MODIFY_REG(FLASH->ACR, FLASH_ACR_LATENCY, Latency);\n 8000c28:\t4929 \tldr\tr1, [pc, #164]\t; (8000cd0 )\n * @rmtoll CR HSION LL_RCC_HSI_Enable\n * @retval None\n */\n__STATIC_INLINE void LL_RCC_HSI_Enable(void)\n{\n SET_BIT(RCC->CR, RCC_CR_HSION);\n 8000c2a:\t4b2a \tldr\tr3, [pc, #168]\t; (8000cd4 )\n 8000c2c:\t680a \tldr\tr2, [r1, #0]\n 8000c2e:\tf022 0207 \tbic.w\tr2, r2, #7\n 8000c32:\tf042 0202 \torr.w\tr2, r2, #2\n\n/**\n * @brief System Clock Configuration\n * @retval None\n */\nvoid SystemClock_Config(void) {\n 8000c36:\tb510 \tpush\t{r4, lr}\n 8000c38:\t600a \tstr\tr2, [r1, #0]\n * @arg @ref LL_FLASH_LATENCY_1\n * @arg @ref LL_FLASH_LATENCY_2\n */\n__STATIC_INLINE uint32_t LL_FLASH_GetLatency(void)\n{\n return (uint32_t)(READ_BIT(FLASH->ACR, FLASH_ACR_LATENCY));\n 8000c3a:\t680a \tldr\tr2, [r1, #0]\n 8000c3c:\t681a \tldr\tr2, [r3, #0]\n 8000c3e:\tf042 0201 \torr.w\tr2, r2, #1\n 8000c42:\t601a \tstr\tr2, [r3, #0]\n * @rmtoll CR HSIRDY LL_RCC_HSI_IsReady\n * @retval State of bit (1 or 0).\n */\n__STATIC_INLINE uint32_t LL_RCC_HSI_IsReady(void)\n{\n return (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == (RCC_CR_HSIRDY));\n 8000c44:\t681a \tldr\tr2, [r3, #0]\n\t\tError_Handler();\n\t}\n\tLL_RCC_HSI_Enable();\n\n\t/* Wait till HSI is ready */\n\twhile (LL_RCC_HSI_IsReady() != 1) {\n 8000c46:\t0792 \tlsls\tr2, r2, #30\n 8000c48:\td5fc \tbpl.n\t8000c44 \n * @param Value between Min_Data = 0x00 and Max_Data = 0x1F\n * @retval None\n */\n__STATIC_INLINE void LL_RCC_HSI_SetCalibTrimming(uint32_t Value)\n{\n MODIFY_REG(RCC->CR, RCC_CR_HSITRIM, Value << RCC_CR_HSITRIM_Pos);\n 8000c4a:\t6819 \tldr\tr1, [r3, #0]\n * @rmtoll CR PLLRDY LL_RCC_PLL_IsReady\n * @retval State of bit (1 or 0).\n */\n__STATIC_INLINE uint32_t LL_RCC_PLL_IsReady(void)\n{\n return (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == (RCC_CR_PLLRDY));\n 8000c4c:\t4a21 \tldr\tr2, [pc, #132]\t; (8000cd4 )\n MODIFY_REG(RCC->CR, RCC_CR_HSITRIM, Value << RCC_CR_HSITRIM_Pos);\n 8000c4e:\tf021 01f8 \tbic.w\tr1, r1, #248\t; 0xf8\n 8000c52:\tf041 0180 \torr.w\tr1, r1, #128\t; 0x80\n 8000c56:\t6019 \tstr\tr1, [r3, #0]\n * @arg @ref LL_RCC_PLL_MUL_16\n * @retval None\n */\n__STATIC_INLINE void LL_RCC_PLL_ConfigDomain_SYS(uint32_t Source, uint32_t PLLMul)\n{\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLSRC | RCC_CFGR_PLLMUL, (Source & RCC_CFGR_PLLSRC) | PLLMul);\n 8000c58:\t6859 \tldr\tr1, [r3, #4]\n 8000c5a:\tf421 1174 \tbic.w\tr1, r1, #3997696\t; 0x3d0000\n 8000c5e:\tf441 1160 \torr.w\tr1, r1, #3670016\t; 0x380000\n 8000c62:\t6059 \tstr\tr1, [r3, #4]\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_PREDIV, (Source & RCC_CFGR2_PREDIV));\n 8000c64:\t6ad9 \tldr\tr1, [r3, #44]\t; 0x2c\n 8000c66:\tf021 010f \tbic.w\tr1, r1, #15\n 8000c6a:\t62d9 \tstr\tr1, [r3, #44]\t; 0x2c\n SET_BIT(RCC->CR, RCC_CR_PLLON);\n 8000c6c:\t6819 \tldr\tr1, [r3, #0]\n 8000c6e:\tf041 7180 \torr.w\tr1, r1, #16777216\t; 0x1000000\n 8000c72:\t6019 \tstr\tr1, [r3, #0]\n return (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == (RCC_CR_PLLRDY));\n 8000c74:\t6813 \tldr\tr3, [r2, #0]\n\tLL_RCC_HSI_SetCalibTrimming(16);\n\tLL_RCC_PLL_ConfigDomain_SYS(LL_RCC_PLLSOURCE_HSI_DIV_2, LL_RCC_PLL_MUL_16);\n\tLL_RCC_PLL_Enable();\n\n\t/* Wait till PLL is ready */\n\twhile (LL_RCC_PLL_IsReady() != 1) {\n 8000c76:\t019b \tlsls\tr3, r3, #6\n 8000c78:\td5fc \tbpl.n\t8000c74 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, Prescaler);\n 8000c7a:\t6853 \tldr\tr3, [r2, #4]\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_SWS));\n 8000c7c:\t4c15 \tldr\tr4, [pc, #84]\t; (8000cd4 )\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, Prescaler);\n 8000c7e:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 8000c82:\t6053 \tstr\tr3, [r2, #4]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, Prescaler);\n 8000c84:\t6853 \tldr\tr3, [r2, #4]\n 8000c86:\tf423 63e0 \tbic.w\tr3, r3, #1792\t; 0x700\n 8000c8a:\tf443 6380 \torr.w\tr3, r3, #1024\t; 0x400\n 8000c8e:\t6053 \tstr\tr3, [r2, #4]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, Prescaler);\n 8000c90:\t6853 \tldr\tr3, [r2, #4]\n 8000c92:\tf423 5360 \tbic.w\tr3, r3, #14336\t; 0x3800\n 8000c96:\t6053 \tstr\tr3, [r2, #4]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, Source);\n 8000c98:\t6853 \tldr\tr3, [r2, #4]\n 8000c9a:\tf023 0303 \tbic.w\tr3, r3, #3\n 8000c9e:\tf043 0302 \torr.w\tr3, r3, #2\n 8000ca2:\t6053 \tstr\tr3, [r2, #4]\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_SWS));\n 8000ca4:\t6863 \tldr\tr3, [r4, #4]\n 8000ca6:\tf003 030c \tand.w\tr3, r3, #12\n\tLL_RCC_SetAPB1Prescaler(LL_RCC_APB1_DIV_2);\n\tLL_RCC_SetAPB2Prescaler(LL_RCC_APB1_DIV_1);\n\tLL_RCC_SetSysClkSource(LL_RCC_SYS_CLKSOURCE_PLL);\n\n\t/* Wait till System clock is ready */\n\twhile (LL_RCC_GetSysClkSource() != LL_RCC_SYS_CLKSOURCE_STATUS_PLL) {\n 8000caa:\t2b08 \tcmp\tr3, #8\n 8000cac:\td1fa \tbne.n\t8000ca4 \n\n\t}\n\tLL_SetSystemCoreClock(64000000);\n 8000cae:\t480a \tldr\tr0, [pc, #40]\t; (8000cd8 )\n 8000cb0:\tf001 fbd8 \tbl\t8002464 \n\n\t/* Update the time base */\n\tif (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK) {\n 8000cb4:\t2000 \tmovs\tr0, #0\n 8000cb6:\tf000 fc19 \tbl\t80014ec \n MODIFY_REG(RCC->CFGR3, (RCC_CFGR3_TIM1SW << (TIMxSource >> 27U)), (TIMxSource & 0x03FFFFFFU));\n 8000cba:\t6b23 \tldr\tr3, [r4, #48]\t; 0x30\n 8000cbc:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8000cc0:\t6323 \tstr\tr3, [r4, #48]\t; 0x30\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADCPRE12, ADCxSource);\n 8000cc2:\t6ae3 \tldr\tr3, [r4, #44]\t; 0x2c\n 8000cc4:\tf423 73f8 \tbic.w\tr3, r3, #496\t; 0x1f0\n 8000cc8:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8000ccc:\t62e3 \tstr\tr3, [r4, #44]\t; 0x2c\n\t\tError_Handler();\n\t};\n\tLL_RCC_SetTIMClockSource(LL_RCC_TIM1_CLKSOURCE_PCLK2);\n\tLL_RCC_SetADCClockSource(LL_RCC_ADC12_CLKSRC_PLL_DIV_1);\n}\n 8000cce:\tbd10 \tpop\t{r4, pc}\n 8000cd0:\t40022000 \t.word\t0x40022000\n 8000cd4:\t40021000 \t.word\t0x40021000\n 8000cd8:\t03d09000 \t.word\t0x03d09000\n\n08000cdc
:\nint main(void) {\n 8000cdc:\te92d 4880 \tstmdb\tsp!, {r7, fp, lr}\n * @brief GPIO Initialization Function\n * @param None\n * @retval None\n */\nstatic void MX_GPIO_Init(void) {\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000ce0:\t2400 \tmovs\tr4, #0\nint main(void) {\n 8000ce2:\tb095 \tsub\tsp, #84\t; 0x54\n\tHAL_Init();\n 8000ce4:\tf000 fc26 \tbl\t8001534 \n\tSystemClock_Config();\n 8000ce8:\tf7ff ff9e \tbl\t8000c28 \n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000cec:\te9cd 4412 \tstrd\tr4, r4, [sp, #72]\t; 0x48\n 8000cf0:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n * @retval None\n*/\n__STATIC_INLINE void LL_AHB1_GRP1_EnableClock(uint32_t Periphs)\n{\n __IO uint32_t tmpreg;\n SET_BIT(RCC->AHBENR, Periphs);\n 8000cf4:\t4dc9 \tldr\tr5, [pc, #804]\t; (800101c )\n\thadc1.Init.DiscontinuousConvMode = DISABLE;\n 8000cf6:\t4eca \tldr\tr6, [pc, #808]\t; (8001020 )\n 8000cf8:\t696a \tldr\tr2, [r5, #20]\n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000cfa:\tf8df b33c \tldr.w\tfp, [pc, #828]\t; 8001038 \n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\n */\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\n{\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8000cfe:\tf8df a33c \tldr.w\tsl, [pc, #828]\t; 800103c \n 8000d02:\tf442 3200 \torr.w\tr2, r2, #131072\t; 0x20000\n 8000d06:\t616a \tstr\tr2, [r5, #20]\n /* Delay after an RCC peripheral clock enabling */\n tmpreg = READ_BIT(RCC->AHBENR, Periphs);\n 8000d08:\t696a \tldr\tr2, [r5, #20]\n 8000d0a:\tf402 3200 \tand.w\tr2, r2, #131072\t; 0x20000\n 8000d0e:\t9208 \tstr\tr2, [sp, #32]\n (void)tmpreg;\n 8000d10:\t9a08 \tldr\tr2, [sp, #32]\n SET_BIT(RCC->AHBENR, Periphs);\n 8000d12:\t696a \tldr\tr2, [r5, #20]\n 8000d14:\tf442 2280 \torr.w\tr2, r2, #262144\t; 0x40000\n 8000d18:\t616a \tstr\tr2, [r5, #20]\n tmpreg = READ_BIT(RCC->AHBENR, Periphs);\n 8000d1a:\t696a \tldr\tr2, [r5, #20]\n 8000d1c:\tf402 2280 \tand.w\tr2, r2, #262144\t; 0x40000\n\tLL_AHB1_GRP1_EnableClock(LL_AHB1_GRP1_PERIPH_GPIOB);\n\n\t/**/\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_7;\n\tGPIO_InitStruct.Mode = LL_GPIO_MODE_INPUT;\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_UP;\n 8000d20:\t2701 \tmovs\tr7, #1\n 8000d22:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000d24:\ta90e \tadd\tr1, sp, #56\t; 0x38\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_7;\n 8000d26:\tf04f 0880 \tmov.w\tr8, #128\t; 0x80\n 8000d2a:\tf04f 0900 \tmov.w\tr9, #0\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000d2e:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_7;\n 8000d32:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n (void)tmpreg;\n 8000d36:\t9a09 \tldr\tr2, [sp, #36]\t; 0x24\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_UP;\n 8000d38:\t9712 \tstr\tr7, [sp, #72]\t; 0x48\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000d3a:\tf001 fa9b \tbl\t8002274 \n\t__HAL_RCC_DMA1_CLK_ENABLE();\n 8000d3e:\t696a \tldr\tr2, [r5, #20]\n 8000d40:\t433a \torrs\tr2, r7\n 8000d42:\t616a \tstr\tr2, [r5, #20]\n 8000d44:\t696a \tldr\tr2, [r5, #20]\n 8000d46:\t403a \tands\tr2, r7\n 8000d48:\t9207 \tstr\tr2, [sp, #28]\n\tHAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 0, 0);\n 8000d4a:\t4621 \tmov\tr1, r4\n 8000d4c:\t4622 \tmov\tr2, r4\n 8000d4e:\t200b \tmovs\tr0, #11\n\t__HAL_RCC_DMA1_CLK_ENABLE();\n 8000d50:\tf8dd c01c \tldr.w\tip, [sp, #28]\n\tHAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 0, 0);\n 8000d54:\tf001 f85a \tbl\t8001e0c \n\tHAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\n 8000d58:\t200b \tmovs\tr0, #11\n 8000d5a:\tf001 f88f \tbl\t8001e7c \n\tHAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 0, 0);\n 8000d5e:\t4622 \tmov\tr2, r4\n 8000d60:\t4621 \tmov\tr1, r4\n 8000d62:\t200c \tmovs\tr0, #12\n 8000d64:\tf001 f852 \tbl\t8001e0c \n\tHAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\n 8000d68:\t200c \tmovs\tr0, #12\n 8000d6a:\tf001 f887 \tbl\t8001e7c \n\thadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000d6e:\tf44f 6280 \tmov.w\tr2, #1024\t; 0x400\n\thadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T3_TRGO;\n 8000d72:\tf44f 7080 \tmov.w\tr0, #256\t; 0x100\n\thadc1.Init.NbrOfConversion = 7;\n 8000d76:\tf04f 0c07 \tmov.w\tip, #7\n\thadc1.Instance = ADC1;\n 8000d7a:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n\thadc1.Init.LowPowerAutoWait = DISABLE;\n 8000d7e:\t8334 \tstrh\tr4, [r6, #24]\n\thadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000d80:\t62f2 \tstr\tr2, [r6, #44]\t; 0x2c\n\thadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T3_TRGO;\n 8000d82:\t62b0 \tstr\tr0, [r6, #40]\t; 0x28\n\thadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000d84:\t2208 \tmovs\tr2, #8\n\tif (HAL_ADC_Init(&hadc1) != HAL_OK) {\n 8000d86:\t4630 \tmov\tr0, r6\n\thadc1.Init.NbrOfConversion = 7;\n 8000d88:\tf8c6 c01c \tstr.w\tip, [r6, #28]\n\thadc1.Init.EOCSelection = ADC_EOC_SEQ_CONV;\n 8000d8c:\t6172 \tstr\tr2, [r6, #20]\n\thadc1.Init.ScanConvMode = ADC_SCAN_ENABLE;\n 8000d8e:\te9c6 4703 \tstrd\tr4, r7, [r6, #12]\n\thadc1.Init.Resolution = ADC_RESOLUTION_12B;\n 8000d92:\te9c6 4401 \tstrd\tr4, r4, [r6, #4]\n\thadc1.Init.DiscontinuousConvMode = DISABLE;\n 8000d96:\tf886 4020 \tstrb.w\tr4, [r6, #32]\n\thadc1.Init.DMAContinuousRequests = ENABLE;\n 8000d9a:\tf886 7030 \tstrb.w\tr7, [r6, #48]\t; 0x30\n\thadc1.Init.Overrun = ADC_OVR_DATA_OVERWRITTEN;\n 8000d9e:\t6374 \tstr\tr4, [r6, #52]\t; 0x34\n\thadc1.Instance = ADC1;\n 8000da0:\t6031 \tstr\tr1, [r6, #0]\n\tADC_ChannelConfTypeDef sConfig = { 0 };\n 8000da2:\te9cd 440e \tstrd\tr4, r4, [sp, #56]\t; 0x38\n 8000da6:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n 8000daa:\te9cd 4412 \tstrd\tr4, r4, [sp, #72]\t; 0x48\n\tADC_MultiModeTypeDef multimode = { 0 };\n 8000dae:\te9cd 440b \tstrd\tr4, r4, [sp, #44]\t; 0x2c\n 8000db2:\t940a \tstr\tr4, [sp, #40]\t; 0x28\n\tsConfig.Channel = ADC_CHANNEL_1;\n 8000db4:\tf04f 0801 \tmov.w\tr8, #1\n\tif (HAL_ADC_Init(&hadc1) != HAL_OK) {\n 8000db8:\tf000 fc80 \tbl\t80016bc \n\tsConfig.Channel = ADC_CHANNEL_1;\n 8000dbc:\tf04f 0901 \tmov.w\tr9, #1\n\tif (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK) {\n 8000dc0:\ta90a \tadd\tr1, sp, #40\t; 0x28\n 8000dc2:\t4630 \tmov\tr0, r6\n\tmultimode.Mode = ADC_MODE_INDEPENDENT;\n 8000dc4:\t940a \tstr\tr4, [sp, #40]\t; 0x28\n\tif (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK) {\n 8000dc6:\tf000 ff9b \tbl\t8001d00 \n\tsConfig.Channel = ADC_CHANNEL_1;\n 8000dca:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n 8000dce:\tf04f 0807 \tmov.w\tr8, #7\n 8000dd2:\tf04f 0900 \tmov.w\tr9, #0\n 8000dd6:\te9cd 8910 \tstrd\tr8, r9, [sp, #64]\t; 0x40\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000dda:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000ddc:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_1;\n 8000dde:\tf04f 0800 \tmov.w\tr8, #0\n 8000de2:\tf04f 0900 \tmov.w\tr9, #0\n 8000de6:\te9cd 8912 \tstrd\tr8, r9, [sp, #72]\t; 0x48\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000dea:\tf000 fdf1 \tbl\t80019d0 \n\tsConfig.Channel = ADC_CHANNEL_2;\n 8000dee:\tf04f 0802 \tmov.w\tr8, #2\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000df2:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000df4:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_2;\n 8000df6:\tf04f 0902 \tmov.w\tr9, #2\n 8000dfa:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000dfe:\tf000 fde7 \tbl\t80019d0 \n\tsConfig.Channel = ADC_CHANNEL_3;\n 8000e02:\tf04f 0803 \tmov.w\tr8, #3\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e06:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000e08:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_3;\n 8000e0a:\tf04f 0903 \tmov.w\tr9, #3\n 8000e0e:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e12:\tf000 fddd \tbl\t80019d0 \n\tsConfig.Channel = ADC_CHANNEL_4;\n 8000e16:\tf04f 0804 \tmov.w\tr8, #4\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e1a:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000e1c:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_4;\n 8000e1e:\tf04f 0904 \tmov.w\tr9, #4\n 8000e22:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e26:\tf000 fdd3 \tbl\t80019d0 \n\tsConfig.Channel = ADC_CHANNEL_11;\n 8000e2a:\tf04f 080b \tmov.w\tr8, #11\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e2e:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000e30:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_11;\n 8000e32:\tf04f 0905 \tmov.w\tr9, #5\n 8000e36:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e3a:\tf000 fdc9 \tbl\t80019d0 \n\tsConfig.Channel = ADC_CHANNEL_12;\n 8000e3e:\tf04f 080c \tmov.w\tr8, #12\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e42:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000e44:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_12;\n 8000e46:\tf04f 0906 \tmov.w\tr9, #6\n 8000e4a:\te9cd 890e \tstrd\tr8, r9, [sp, #56]\t; 0x38\n\tsConfig.Channel = ADC_CHANNEL_VREFINT;\n 8000e4e:\t2707 \tmovs\tr7, #7\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e50:\tf000 fdbe \tbl\t80019d0 \n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e54:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000e56:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_VREFINT;\n 8000e58:\t2612 \tmovs\tr6, #18\n 8000e5a:\te9cd 670e \tstrd\tr6, r7, [sp, #56]\t; 0x38\n\tif (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK) {\n 8000e5e:\tf000 fdb7 \tbl\t80019d0 \n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000e62:\te9cd 4412 \tstrd\tr4, r4, [sp, #72]\t; 0x48\n\tLL_DAC_InitTypeDef DAC_InitStruct = { 0 };\n 8000e66:\te9cd 440a \tstrd\tr4, r4, [sp, #40]\t; 0x28\n 8000e6a:\te9cd 440c \tstrd\tr4, r4, [sp, #48]\t; 0x30\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000e6e:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n * @retval None\n*/\n__STATIC_INLINE void LL_APB1_GRP1_EnableClock(uint32_t Periphs)\n{\n __IO uint32_t tmpreg;\n SET_BIT(RCC->APB1ENR, Periphs);\n 8000e72:\t69ea \tldr\tr2, [r5, #28]\n 8000e74:\tf042 5200 \torr.w\tr2, r2, #536870912\t; 0x20000000\n 8000e78:\t61ea \tstr\tr2, [r5, #28]\n /* Delay after an RCC peripheral clock enabling */\n tmpreg = READ_BIT(RCC->APB1ENR, Periphs);\n 8000e7a:\t69ea \tldr\tr2, [r5, #28]\n 8000e7c:\tf002 5200 \tand.w\tr2, r2, #536870912\t; 0x20000000\n 8000e80:\t9205 \tstr\tr2, [sp, #20]\n (void)tmpreg;\n 8000e82:\t9a05 \tldr\tr2, [sp, #20]\n SET_BIT(RCC->AHBENR, Periphs);\n 8000e84:\t696a \tldr\tr2, [r5, #20]\n 8000e86:\tf442 3200 \torr.w\tr2, r2, #131072\t; 0x20000\n 8000e8a:\t616a \tstr\tr2, [r5, #20]\n tmpreg = READ_BIT(RCC->AHBENR, Periphs);\n 8000e8c:\t696a \tldr\tr2, [r5, #20]\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_NO;\n 8000e8e:\t9412 \tstr\tr4, [sp, #72]\t; 0x48\n 8000e90:\tf402 3200 \tand.w\tr2, r2, #131072\t; 0x20000\n 8000e94:\t9206 \tstr\tr2, [sp, #24]\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000e96:\ta90e \tadd\tr1, sp, #56\t; 0x38\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_4;\n 8000e98:\t2610 \tmovs\tr6, #16\n 8000e9a:\t2703 \tmovs\tr7, #3\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000e9c:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_4;\n 8000ea0:\te9cd 670e \tstrd\tr6, r7, [sp, #56]\t; 0x38\n (void)tmpreg;\n 8000ea4:\t9a06 \tldr\tr2, [sp, #24]\n */\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\n{\n if ((int32_t)(IRQn) >= 0)\n {\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8000ea6:\t4f5f \tldr\tr7, [pc, #380]\t; (8001024 )\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000ea8:\tf001 f9e4 \tbl\t8002274 \n\tLL_DAC_Init(DAC1, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000eac:\t4b5e \tldr\tr3, [pc, #376]\t; (8001028 )\n 8000eae:\t495f \tldr\tr1, [pc, #380]\t; (800102c )\n\tDAC_InitStruct.OutputBuffer = LL_DAC_OUTPUT_BUFFER_ENABLE;\n 8000eb0:\t940d \tstr\tr4, [sp, #52]\t; 0x34\n\tDAC_InitStruct.TriggerSource = LL_DAC_TRIG_SOFTWARE;\n 8000eb2:\tf04f 0838 \tmov.w\tr8, #56\t; 0x38\n 8000eb6:\tf04f 0900 \tmov.w\tr9, #0\n\tLL_DAC_Init(DAC1, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000eba:\taa0a \tadd\tr2, sp, #40\t; 0x28\n 8000ebc:\t4618 \tmov\tr0, r3\n\tDAC_InitStruct.TriggerSource = LL_DAC_TRIG_SOFTWARE;\n 8000ebe:\te9cd 890a \tstrd\tr8, r9, [sp, #40]\t; 0x28\n\tLL_DAC_Init(DAC1, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000ec2:\tf001 f9a7 \tbl\t8002214 \n MODIFY_REG(*reg, (Remap & 0x00F00F00U) >> 4U, (Remap & 0x000F00F0U));\n 8000ec6:\t495a \tldr\tr1, [pc, #360]\t; (8001030 )\n CLEAR_BIT(DACx->CR,\n 8000ec8:\t4b57 \tldr\tr3, [pc, #348]\t; (8001028 )\n 8000eca:\t680a \tldr\tr2, [r1, #0]\n 8000ecc:\tf422 3200 \tbic.w\tr2, r2, #131072\t; 0x20000\n 8000ed0:\t600a \tstr\tr2, [r1, #0]\n 8000ed2:\t681a \tldr\tr2, [r3, #0]\n 8000ed4:\tf022 0204 \tbic.w\tr2, r2, #4\n 8000ed8:\t601a \tstr\tr2, [r3, #0]\n SET_BIT(DACx->CR,\n 8000eda:\t681a \tldr\tr2, [r3, #0]\n 8000edc:\tf042 0201 \torr.w\tr2, r2, #1\n 8000ee0:\t601a \tstr\tr2, [r3, #0]\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000ee2:\te9cd 4412 \tstrd\tr4, r4, [sp, #72]\t; 0x48\n\tLL_DAC_InitTypeDef DAC_InitStruct = { 0 };\n 8000ee6:\te9cd 440a \tstrd\tr4, r4, [sp, #40]\t; 0x28\n 8000eea:\te9cd 440c \tstrd\tr4, r4, [sp, #48]\t; 0x30\n\tLL_GPIO_InitTypeDef GPIO_InitStruct = { 0 };\n 8000eee:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n SET_BIT(RCC->APB1ENR, Periphs);\n 8000ef2:\t69eb \tldr\tr3, [r5, #28]\n 8000ef4:\tf043 6380 \torr.w\tr3, r3, #67108864\t; 0x4000000\n 8000ef8:\t61eb \tstr\tr3, [r5, #28]\n tmpreg = READ_BIT(RCC->APB1ENR, Periphs);\n 8000efa:\t69eb \tldr\tr3, [r5, #28]\n 8000efc:\tf003 6380 \tand.w\tr3, r3, #67108864\t; 0x4000000\n 8000f00:\t9303 \tstr\tr3, [sp, #12]\n (void)tmpreg;\n 8000f02:\t9b03 \tldr\tr3, [sp, #12]\n SET_BIT(RCC->AHBENR, Periphs);\n 8000f04:\t696b \tldr\tr3, [r5, #20]\n 8000f06:\tf443 3300 \torr.w\tr3, r3, #131072\t; 0x20000\n 8000f0a:\t616b \tstr\tr3, [r5, #20]\n tmpreg = READ_BIT(RCC->AHBENR, Periphs);\n 8000f0c:\t696b \tldr\tr3, [r5, #20]\n\tGPIO_InitStruct.Pull = LL_GPIO_PULL_NO;\n 8000f0e:\t9412 \tstr\tr4, [sp, #72]\t; 0x48\n 8000f10:\tf403 3300 \tand.w\tr3, r3, #131072\t; 0x20000\n 8000f14:\t9304 \tstr\tr3, [sp, #16]\n (void)tmpreg;\n 8000f16:\t9804 \tldr\tr0, [sp, #16]\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000f18:\ta90e \tadd\tr1, sp, #56\t; 0x38\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_6;\n 8000f1a:\t2240 \tmovs\tr2, #64\t; 0x40\n 8000f1c:\t2303 \tmovs\tr3, #3\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000f1e:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStruct.Pin = LL_GPIO_PIN_6;\n 8000f22:\te9cd 230e \tstrd\tr2, r3, [sp, #56]\t; 0x38\n\tLL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000f26:\tf001 f9a5 \tbl\t8002274 \n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000f2a:\taa0a \tadd\tr2, sp, #40\t; 0x28\n\tDAC_InitStruct.OutputBuffer = LL_DAC_OUTPUT_SWITCH_ENABLE;\n 8000f2c:\t2302 \tmovs\tr3, #2\n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000f2e:\t493f \tldr\tr1, [pc, #252]\t; (800102c )\n\tDAC_InitStruct.OutputBuffer = LL_DAC_OUTPUT_SWITCH_ENABLE;\n 8000f30:\t930d \tstr\tr3, [sp, #52]\t; 0x34\n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000f32:\t4658 \tmov\tr0, fp\n\tDAC_InitStruct.TriggerSource = LL_DAC_TRIG_SOFTWARE;\n 8000f34:\te9cd 890a \tstrd\tr8, r9, [sp, #40]\t; 0x28\n\tLL_DAC_Init(DAC2, LL_DAC_CHANNEL_1, &DAC_InitStruct);\n 8000f38:\tf001 f96c \tbl\t8002214 \n CLEAR_BIT(DACx->CR,\n 8000f3c:\tf8db 3000 \tldr.w\tr3, [fp]\n * @arg @ref LL_TIM_CLOCKSOURCE_EXT_MODE2\n * @retval None\n */\n__STATIC_INLINE void LL_TIM_SetClockSource(TIM_TypeDef *TIMx, uint32_t ClockSource)\n{\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS | TIM_SMCR_ECE, ClockSource);\n 8000f40:\tf8df 80fc \tldr.w\tr8, [pc, #252]\t; 8001040 \n 8000f44:\tf023 0304 \tbic.w\tr3, r3, #4\n 8000f48:\tf8cb 3000 \tstr.w\tr3, [fp]\n SET_BIT(DACx->CR,\n 8000f4c:\tf8db 3000 \tldr.w\tr3, [fp]\n 8000f50:\tf043 0301 \torr.w\tr3, r3, #1\n 8000f54:\tf8cb 3000 \tstr.w\tr3, [fp]\n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\n 8000f58:\te9cd 440e \tstrd\tr4, r4, [sp, #56]\t; 0x38\n 8000f5c:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n 8000f60:\t9412 \tstr\tr4, [sp, #72]\t; 0x48\n SET_BIT(RCC->APB1ENR, Periphs);\n 8000f62:\t69eb \tldr\tr3, [r5, #28]\n 8000f64:\tf043 0301 \torr.w\tr3, r3, #1\n 8000f68:\t61eb \tstr\tr3, [r5, #28]\n tmpreg = READ_BIT(RCC->APB1ENR, Periphs);\n 8000f6a:\t69eb \tldr\tr3, [r5, #28]\n 8000f6c:\tf003 0301 \tand.w\tr3, r3, #1\n 8000f70:\t930a \tstr\tr3, [sp, #40]\t; 0x28\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8000f72:\tf04f 5680 \tmov.w\tr6, #268435456\t; 0x10000000\n (void)tmpreg;\n 8000f76:\t9b0a \tldr\tr3, [sp, #40]\t; 0x28\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8000f78:\tf8da 300c \tldr.w\tr3, [sl, #12]\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8000f7c:\tf887 431c \tstrb.w\tr4, [r7, #796]\t; 0x31c\n\tTIM_InitStruct.Autoreload = 1600;\n 8000f80:\tf44f 63c8 \tmov.w\tr3, #1600\t; 0x640\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8000f84:\t603e \tstr\tr6, [r7, #0]\n\tLL_TIM_Init(TIM2, &TIM_InitStruct);\n 8000f86:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 8000f88:\tf04f 4080 \tmov.w\tr0, #1073741824\t; 0x40000000\n\tTIM_InitStruct.Autoreload = 1600;\n 8000f8c:\te9cd 3410 \tstrd\tr3, r4, [sp, #64]\t; 0x40\n\tTIM_InitStruct.Prescaler = 0;\n 8000f90:\tf8ad 4038 \tstrh.w\tr4, [sp, #56]\t; 0x38\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\n 8000f94:\t940f \tstr\tr4, [sp, #60]\t; 0x3c\n\tLL_TIM_Init(TIM2, &TIM_InitStruct);\n 8000f96:\tf001 fa1d \tbl\t80023d4 \n SET_BIT(TIMx->CR1, TIM_CR1_ARPE);\n 8000f9a:\tf04f 4380 \tmov.w\tr3, #1073741824\t; 0x40000000\n 8000f9e:\t681a \tldr\tr2, [r3, #0]\n 8000fa0:\tf042 0280 \torr.w\tr2, r2, #128\t; 0x80\n 8000fa4:\t601a \tstr\tr2, [r3, #0]\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS | TIM_SMCR_ECE, ClockSource);\n 8000fa6:\t689a \tldr\tr2, [r3, #8]\n 8000fa8:\tea02 0208 \tand.w\tr2, r2, r8\n 8000fac:\t609a \tstr\tr2, [r3, #8]\n * @arg @ref LL_TIM_TRGO_OC4REF\n * @retval None\n */\n__STATIC_INLINE void LL_TIM_SetTriggerOutput(TIM_TypeDef *TIMx, uint32_t TimerSynchronization)\n{\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS, TimerSynchronization);\n 8000fae:\t685a \tldr\tr2, [r3, #4]\n 8000fb0:\tf022 0270 \tbic.w\tr2, r2, #112\t; 0x70\n 8000fb4:\tf042 0220 \torr.w\tr2, r2, #32\n 8000fb8:\t605a \tstr\tr2, [r3, #4]\n * @param TIMx Timer instance\n * @retval None\n */\n__STATIC_INLINE void LL_TIM_DisableMasterSlaveMode(TIM_TypeDef *TIMx)\n{\n CLEAR_BIT(TIMx->SMCR, TIM_SMCR_MSM);\n 8000fba:\t689a \tldr\tr2, [r3, #8]\n 8000fbc:\tf022 0280 \tbic.w\tr2, r2, #128\t; 0x80\n 8000fc0:\t609a \tstr\tr2, [r3, #8]\n * @param TIMx Timer instance\n * @retval None\n */\n__STATIC_INLINE void LL_TIM_EnableIT_UPDATE(TIM_TypeDef *TIMx)\n{\n SET_BIT(TIMx->DIER, TIM_DIER_UIE);\n 8000fc2:\t68da \tldr\tr2, [r3, #12]\n 8000fc4:\tf042 0201 \torr.w\tr2, r2, #1\n 8000fc8:\t60da \tstr\tr2, [r3, #12]\n SET_BIT(TIMx->CR1, TIM_CR1_CEN);\n 8000fca:\t681a \tldr\tr2, [r3, #0]\n 8000fcc:\tf042 0201 \torr.w\tr2, r2, #1\n 8000fd0:\t601a \tstr\tr2, [r3, #0]\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8000fd2:\tf8c7 6080 \tstr.w\tr6, [r7, #128]\t; 0x80\n __ASM volatile (\"dsb 0xF\":::\"memory\");\n 8000fd6:\tf3bf 8f4f \tdsb\tsy\n __ASM volatile (\"isb 0xF\":::\"memory\");\n 8000fda:\tf3bf 8f6f \tisb\tsy\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8000fde:\tf8da 300c \tldr.w\tr3, [sl, #12]\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8000fe2:\tf887 431c \tstrb.w\tr4, [r7, #796]\t; 0x31c\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8000fe6:\t603e \tstr\tr6, [r7, #0]\n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\n 8000fe8:\te9cd 440e \tstrd\tr4, r4, [sp, #56]\t; 0x38\n 8000fec:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n 8000ff0:\t9412 \tstr\tr4, [sp, #72]\t; 0x48\n SET_BIT(RCC->APB1ENR, Periphs);\n 8000ff2:\t69eb \tldr\tr3, [r5, #28]\n\tLL_TIM_Init(TIM3, &TIM_InitStruct);\n 8000ff4:\t4e0f \tldr\tr6, [pc, #60]\t; (8001034 )\n 8000ff6:\tf043 0302 \torr.w\tr3, r3, #2\n 8000ffa:\t61eb \tstr\tr3, [r5, #28]\n tmpreg = READ_BIT(RCC->APB1ENR, Periphs);\n 8000ffc:\t69eb \tldr\tr3, [r5, #28]\n 8000ffe:\tf003 0302 \tand.w\tr3, r3, #2\n 8001002:\t9302 \tstr\tr3, [sp, #8]\n 8001004:\tf04f 5500 \tmov.w\tr5, #536870912\t; 0x20000000\n (void)tmpreg;\n 8001008:\t9b02 \tldr\tr3, [sp, #8]\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 800100a:\tf8da 300c \tldr.w\tr3, [sl, #12]\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 800100e:\tf887 431d \tstrb.w\tr4, [r7, #797]\t; 0x31d\n\tTIM_InitStruct.Autoreload = 12800;\n 8001012:\tf44f 5348 \tmov.w\tr3, #12800\t; 0x3200\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8001016:\t603d \tstr\tr5, [r7, #0]\n\tLL_TIM_Init(TIM3, &TIM_InitStruct);\n 8001018:\ta90e \tadd\tr1, sp, #56\t; 0x38\n 800101a:\te013 \tb.n\t8001044 \n 800101c:\t40021000 \t.word\t0x40021000\n 8001020:\t20000bb0 \t.word\t0x20000bb0\n 8001024:\te000e100 \t.word\t0xe000e100\n 8001028:\t40007400 \t.word\t0x40007400\n 800102c:\t02100001 \t.word\t0x02100001\n 8001030:\t40010050 \t.word\t0x40010050\n 8001034:\t40000400 \t.word\t0x40000400\n 8001038:\t40009800 \t.word\t0x40009800\n 800103c:\te000ed00 \t.word\t0xe000ed00\n 8001040:\tfffebff8 \t.word\t0xfffebff8\n 8001044:\t4630 \tmov\tr0, r6\n\tTIM_InitStruct.Autoreload = 12800;\n 8001046:\te9cd 3410 \tstrd\tr3, r4, [sp, #64]\t; 0x40\n\tTIM_InitStruct.Prescaler = 0;\n 800104a:\tf8ad 4038 \tstrh.w\tr4, [sp, #56]\t; 0x38\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\n 800104e:\t940f \tstr\tr4, [sp, #60]\t; 0x3c\n\tLL_TIM_Init(TIM3, &TIM_InitStruct);\n 8001050:\tf001 f9c0 \tbl\t80023d4 \n SET_BIT(TIMx->CR1, TIM_CR1_ARPE);\n 8001054:\t6833 \tldr\tr3, [r6, #0]\n 8001056:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n 800105a:\t6033 \tstr\tr3, [r6, #0]\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS | TIM_SMCR_ECE, ClockSource);\n 800105c:\t68b3 \tldr\tr3, [r6, #8]\n 800105e:\tea03 0308 \tand.w\tr3, r3, r8\n 8001062:\t60b3 \tstr\tr3, [r6, #8]\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS, TimerSynchronization);\n 8001064:\t6873 \tldr\tr3, [r6, #4]\n 8001066:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n 800106a:\tf043 0320 \torr.w\tr3, r3, #32\n 800106e:\t6073 \tstr\tr3, [r6, #4]\n CLEAR_BIT(TIMx->SMCR, TIM_SMCR_MSM);\n 8001070:\t68b3 \tldr\tr3, [r6, #8]\n 8001072:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8001076:\t60b3 \tstr\tr3, [r6, #8]\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8001078:\tf8c7 5080 \tstr.w\tr5, [r7, #128]\t; 0x80\n __ASM volatile (\"dsb 0xF\":::\"memory\");\n 800107c:\tf3bf 8f4f \tdsb\tsy\n __ASM volatile (\"isb 0xF\":::\"memory\");\n 8001080:\tf3bf 8f6f \tisb\tsy\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8001084:\tf8da 200c \tldr.w\tr2, [sl, #12]\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001088:\tf8df 91b0 \tldr.w\tr9, [pc, #432]\t; 800123c \n SET_BIT(TIMx->DIER, TIM_DIER_UIE);\n 800108c:\t4f5f \tldr\tr7, [pc, #380]\t; (800120c )\n\thadc2.Init.DiscontinuousConvMode = DISABLE;\n 800108e:\t4e60 \tldr\tr6, [pc, #384]\t; (8001210 )\n\tLL_TIM_Init(TIM1, &TIM_InitStruct);\n 8001090:\t4d60 \tldr\tr5, [pc, #384]\t; (8001214 )\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8001092:\tf3c2 2202 \tubfx\tr2, r2, #8, #3\n{\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n uint32_t PreemptPriorityBits;\n uint32_t SubPriorityBits;\n\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8001096:\tf1c2 0307 \trsb\tr3, r2, #7\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 800109a:\t1d11 \tadds\tr1, r2, #4\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 800109c:\t2b04 \tcmp\tr3, #4\n 800109e:\tbf28 \tit\tcs\n 80010a0:\t2304 \tmovcs\tr3, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 80010a2:\t2906 \tcmp\tr1, #6\n 80010a4:\tbf88 \tit\thi\n 80010a6:\t1ed4 \tsubhi\tr4, r2, #3\n\n return (\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80010a8:\tf04f 32ff \tmov.w\tr2, #4294967295\t; 0xffffffff\n 80010ac:\tfa02 f303 \tlsl.w\tr3, r2, r3\n 80010b0:\t43db \tmvns\tr3, r3\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\n 80010b2:\t40a2 \tlsls\tr2, r4\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80010b4:\tf003 0302 \tand.w\tr3, r3, #2\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\n 80010b8:\t43d2 \tmvns\tr2, r2\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80010ba:\t40a3 \tlsls\tr3, r4\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\n 80010bc:\tf002 0202 \tand.w\tr2, r2, #2\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80010c0:\t4313 \torrs\tr3, r2\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80010c2:\t011b \tlsls\tr3, r3, #4\n 80010c4:\tb2db \tuxtb\tr3, r3\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 80010c6:\tf04f 5100 \tmov.w\tr1, #536870912\t; 0x20000000\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80010ca:\tf889 331d \tstrb.w\tr3, [r9, #797]\t; 0x31d\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 80010ce:\tf8c9 1000 \tstr.w\tr1, [r9]\n 80010d2:\t68fb \tldr\tr3, [r7, #12]\n\thadc2.Instance = ADC2;\n 80010d4:\t4a50 \tldr\tr2, [pc, #320]\t; (8001218 )\n 80010d6:\tf043 0301 \torr.w\tr3, r3, #1\n 80010da:\t60fb \tstr\tr3, [r7, #12]\n SET_BIT(TIMx->CR1, TIM_CR1_CEN);\n 80010dc:\t683b \tldr\tr3, [r7, #0]\n\thadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 80010de:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80010e2:\tf043 0301 \torr.w\tr3, r3, #1\n 80010e6:\t603b \tstr\tr3, [r7, #0]\n 80010e8:\t62f4 \tstr\tr4, [r6, #44]\t; 0x2c\n\tADC_ChannelConfTypeDef sConfig = { 0 };\n 80010ea:\t2400 \tmovs\tr4, #0\n\thadc2.Init.NbrOfConversion = 1;\n 80010ec:\tf04f 0801 \tmov.w\tr8, #1\n\thadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T1_TRGO;\n 80010f0:\tf44f 7110 \tmov.w\tr1, #576\t; 0x240\n\thadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 80010f4:\t2304 \tmovs\tr3, #4\n\tif (HAL_ADC_Init(&hadc2) != HAL_OK) {\n 80010f6:\t4630 \tmov\tr0, r6\n\thadc2.Init.LowPowerAutoWait = DISABLE;\n 80010f8:\t8334 \tstrh\tr4, [r6, #24]\n\thadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T1_TRGO;\n 80010fa:\t62b1 \tstr\tr1, [r6, #40]\t; 0x28\n\thadc2.Instance = ADC2;\n 80010fc:\t6032 \tstr\tr2, [r6, #0]\n\thadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 80010fe:\t6173 \tstr\tr3, [r6, #20]\n\tADC_ChannelConfTypeDef sConfig = { 0 };\n 8001100:\te9cd 440e \tstrd\tr4, r4, [sp, #56]\t; 0x38\n 8001104:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n 8001108:\te9cd 4412 \tstrd\tr4, r4, [sp, #72]\t; 0x48\n\thadc2.Init.Resolution = ADC_RESOLUTION_12B;\n 800110c:\te9c6 4401 \tstrd\tr4, r4, [r6, #4]\n\thadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\n 8001110:\te9c6 4403 \tstrd\tr4, r4, [r6, #12]\n\thadc2.Init.DiscontinuousConvMode = DISABLE;\n 8001114:\tf886 4020 \tstrb.w\tr4, [r6, #32]\n\thadc2.Init.Overrun = ADC_OVR_DATA_OVERWRITTEN;\n 8001118:\t6374 \tstr\tr4, [r6, #52]\t; 0x34\n\thadc2.Init.NbrOfConversion = 1;\n 800111a:\tf8c6 801c \tstr.w\tr8, [r6, #28]\n\thadc2.Init.DMAContinuousRequests = ENABLE;\n 800111e:\tf886 8030 \tstrb.w\tr8, [r6, #48]\t; 0x30\n\tif (HAL_ADC_Init(&hadc2) != HAL_OK) {\n 8001122:\tf000 facb \tbl\t80016bc \n\tsConfig.Channel = ADC_CHANNEL_2;\n 8001126:\t2202 \tmovs\tr2, #2\n 8001128:\t2301 \tmovs\tr3, #1\n 800112a:\te9cd 230e \tstrd\tr2, r3, [sp, #56]\t; 0x38\n 800112e:\t2207 \tmovs\tr2, #7\n 8001130:\t2300 \tmovs\tr3, #0\n 8001132:\te9cd 2310 \tstrd\tr2, r3, [sp, #64]\t; 0x40\n\tif (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK) {\n 8001136:\ta90e \tadd\tr1, sp, #56\t; 0x38\n\tsConfig.Channel = ADC_CHANNEL_2;\n 8001138:\t2200 \tmovs\tr2, #0\n 800113a:\t2300 \tmovs\tr3, #0\n\tif (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK) {\n 800113c:\t4630 \tmov\tr0, r6\n\tsConfig.Channel = ADC_CHANNEL_2;\n 800113e:\te9cd 2312 \tstrd\tr2, r3, [sp, #72]\t; 0x48\n\tif (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK) {\n 8001142:\tf000 fc45 \tbl\t80019d0 \n\tLL_TIM_InitTypeDef TIM_InitStruct = { 0 };\n 8001146:\te9cd 440e \tstrd\tr4, r4, [sp, #56]\t; 0x38\n 800114a:\te9cd 4410 \tstrd\tr4, r4, [sp, #64]\t; 0x40\n * @retval None\n*/\n__STATIC_INLINE void LL_APB2_GRP1_EnableClock(uint32_t Periphs)\n{\n __IO uint32_t tmpreg;\n SET_BIT(RCC->APB2ENR, Periphs);\n 800114e:\t4b33 \tldr\tr3, [pc, #204]\t; (800121c )\n 8001150:\t9412 \tstr\tr4, [sp, #72]\t; 0x48\n 8001152:\t699a \tldr\tr2, [r3, #24]\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8001154:\t4832 \tldr\tr0, [pc, #200]\t; (8001220 )\n 8001156:\tf442 6200 \torr.w\tr2, r2, #2048\t; 0x800\n 800115a:\t619a \tstr\tr2, [r3, #24]\n /* Delay after an RCC peripheral clock enabling */\n tmpreg = READ_BIT(RCC->APB2ENR, Periphs);\n 800115c:\t699b \tldr\tr3, [r3, #24]\n 800115e:\tf403 6300 \tand.w\tr3, r3, #2048\t; 0x800\n 8001162:\t9301 \tstr\tr3, [sp, #4]\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8001164:\tf04f 7300 \tmov.w\tr3, #33554432\t; 0x2000000\n (void)tmpreg;\n 8001168:\t9a01 \tldr\tr2, [sp, #4]\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 800116a:\t68c2 \tldr\tr2, [r0, #12]\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 800116c:\tf889 4319 \tstrb.w\tr4, [r9, #793]\t; 0x319\n\tLL_TIM_Init(TIM1, &TIM_InitStruct);\n 8001170:\ta90e \tadd\tr1, sp, #56\t; 0x38\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8001172:\tf8c9 3000 \tstr.w\tr3, [r9]\n 8001176:\t4628 \tmov\tr0, r5\n\tTIM_InitStruct.Autoreload = 4800;\n 8001178:\tf44f 5396 \tmov.w\tr3, #4800\t; 0x12c0\n 800117c:\t9310 \tstr\tr3, [sp, #64]\t; 0x40\n\tTIM_InitStruct.Prescaler = 0;\n 800117e:\tf8ad 4038 \tstrh.w\tr4, [sp, #56]\t; 0x38\n\tTIM_InitStruct.CounterMode = LL_TIM_COUNTERMODE_UP;\n 8001182:\t940f \tstr\tr4, [sp, #60]\t; 0x3c\n\tTIM_InitStruct.ClockDivision = LL_TIM_CLOCKDIVISION_DIV1;\n 8001184:\t9411 \tstr\tr4, [sp, #68]\t; 0x44\n\tTIM_InitStruct.RepetitionCounter = 0;\n 8001186:\tf88d 4048 \tstrb.w\tr4, [sp, #72]\t; 0x48\n\tLL_TIM_Init(TIM1, &TIM_InitStruct);\n 800118a:\tf001 f923 \tbl\t80023d4 \n CLEAR_BIT(TIMx->CR1, TIM_CR1_ARPE);\n 800118e:\t682b \tldr\tr3, [r5, #0]\n\n}\n\n/* USER CODE BEGIN 4 */\nvoid start_adc() {\n\tHAL_ADC_Start_DMA(&hadc1, (uint32_t*) adc_data, NUM_ADC_CHANNELS);\n 8001190:\t4924 \tldr\tr1, [pc, #144]\t; (8001224 )\n 8001192:\t4825 \tldr\tr0, [pc, #148]\t; (8001228 )\n 8001194:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8001198:\t602b \tstr\tr3, [r5, #0]\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS | TIM_SMCR_ECE, ClockSource);\n 800119a:\t68ab \tldr\tr3, [r5, #8]\n 800119c:\tf423 33a0 \tbic.w\tr3, r3, #81920\t; 0x14000\n 80011a0:\tf023 0307 \tbic.w\tr3, r3, #7\n 80011a4:\t60ab \tstr\tr3, [r5, #8]\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS, TimerSynchronization);\n 80011a6:\t686b \tldr\tr3, [r5, #4]\n 80011a8:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n 80011ac:\tf043 0320 \torr.w\tr3, r3, #32\n 80011b0:\t606b \tstr\tr3, [r5, #4]\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS2, ADCSynchronization);\n 80011b2:\t686b \tldr\tr3, [r5, #4]\n 80011b4:\tf423 0370 \tbic.w\tr3, r3, #15728640\t; 0xf00000\n 80011b8:\t606b \tstr\tr3, [r5, #4]\n CLEAR_BIT(TIMx->SMCR, TIM_SMCR_MSM);\n 80011ba:\t68ab \tldr\tr3, [r5, #8]\n 80011bc:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 80011c0:\t60ab \tstr\tr3, [r5, #8]\n SET_BIT(TIMx->DIER, TIM_DIER_UIE);\n 80011c2:\t68eb \tldr\tr3, [r5, #12]\n 80011c4:\tea43 0308 \torr.w\tr3, r3, r8\n 80011c8:\t60eb \tstr\tr3, [r5, #12]\n SET_BIT(TIMx->CR1, TIM_CR1_CEN);\n 80011ca:\t682b \tldr\tr3, [r5, #0]\n 80011cc:\tea43 0308 \torr.w\tr3, r3, r8\n 80011d0:\t602b \tstr\tr3, [r5, #0]\n 80011d2:\t2207 \tmovs\tr2, #7\n 80011d4:\tf000 fb78 \tbl\t80018c8 \n\tHAL_ADC_Start_DMA(&hadc2, (uint32_t*) voct_data, 1);\n 80011d8:\t4914 \tldr\tr1, [pc, #80]\t; (800122c )\n 80011da:\t4642 \tmov\tr2, r8\n 80011dc:\t4630 \tmov\tr0, r6\n 80011de:\tf000 fb73 \tbl\t80018c8 \n 80011e2:\t683b \tldr\tr3, [r7, #0]\n\tdynamic_smooth_init(&dynamic_smooth_a, 0.05f, 0.5f);\n 80011e4:\t4812 \tldr\tr0, [pc, #72]\t; (8001230 )\n 80011e6:\ted9f 0a13 \tvldr\ts0, [pc, #76]\t; 8001234 \n 80011ea:\tea43 0308 \torr.w\tr3, r3, r8\n 80011ee:\t603b \tstr\tr3, [r7, #0]\n 80011f0:\t682b \tldr\tr3, [r5, #0]\n 80011f2:\tea43 0308 \torr.w\tr3, r3, r8\n 80011f6:\t602b \tstr\tr3, [r5, #0]\n 80011f8:\teef6 0a00 \tvmov.f32\ts1, #96\t; 0x3f000000 0.5\n 80011fc:\tf7ff fc9e \tbl\t8000b3c \n\tadsr_structinit(&OP1.ADSR);\n 8001200:\t480d \tldr\tr0, [pc, #52]\t; (8001238 )\n 8001202:\tf7ff fa25 \tbl\t8000650 \n\t\tloop();\n 8001206:\tf7ff fcd7 \tbl\t8000bb8 \n\twhile (1) {\n 800120a:\te7fc \tb.n\t8001206 \n 800120c:\t40000400 \t.word\t0x40000400\n 8001210:\t20000b60 \t.word\t0x20000b60\n 8001214:\t40012c00 \t.word\t0x40012c00\n 8001218:\t50000100 \t.word\t0x50000100\n 800121c:\t40021000 \t.word\t0x40021000\n 8001220:\te000ed00 \t.word\t0xe000ed00\n 8001224:\t200008c4 \t.word\t0x200008c4\n 8001228:\t20000bb0 \t.word\t0x20000bb0\n 800122c:\t20000b5c \t.word\t0x20000b5c\n 8001230:\t20000adc \t.word\t0x20000adc\n 8001234:\t3d4ccccd \t.word\t0x3d4ccccd\n 8001238:\t20000854 \t.word\t0x20000854\n 800123c:\te000e100 \t.word\t0xe000e100\n\n08001240 :\nvoid Error_Handler(void) {\n\t/* USER CODE BEGIN Error_Handler_Debug */\n\t/* User can add his own implementation to report the HAL error return state */\n\n\t/* USER CODE END Error_Handler_Debug */\n}\n 8001240:\t4770 \tbx\tlr\n 8001242:\tbf00 \tnop\n\n08001244 :\n{\n /* USER CODE BEGIN MspInit 0 */\n\n /* USER CODE END MspInit 0 */\n\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8001244:\t4b0a \tldr\tr3, [pc, #40]\t; (8001270 )\n 8001246:\t699a \tldr\tr2, [r3, #24]\n 8001248:\tf042 0201 \torr.w\tr2, r2, #1\n 800124c:\t619a \tstr\tr2, [r3, #24]\n 800124e:\t699a \tldr\tr2, [r3, #24]\n{\n 8001250:\tb082 \tsub\tsp, #8\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8001252:\tf002 0201 \tand.w\tr2, r2, #1\n 8001256:\t9200 \tstr\tr2, [sp, #0]\n 8001258:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_PWR_CLK_ENABLE();\n 800125a:\t69da \tldr\tr2, [r3, #28]\n 800125c:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8001260:\t61da \tstr\tr2, [r3, #28]\n 8001262:\t69db \tldr\tr3, [r3, #28]\n 8001264:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8001268:\t9301 \tstr\tr3, [sp, #4]\n 800126a:\t9b01 \tldr\tr3, [sp, #4]\n /* System interrupt init*/\n\n /* USER CODE BEGIN MspInit 1 */\n\n /* USER CODE END MspInit 1 */\n}\n 800126c:\tb002 \tadd\tsp, #8\n 800126e:\t4770 \tbx\tlr\n 8001270:\t40021000 \t.word\t0x40021000\n\n08001274 :\n* This function configures the hardware resources used in this example\n* @param hadc: ADC handle pointer\n* @retval None\n*/\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* hadc)\n{\n 8001274:\tb570 \tpush\t{r4, r5, r6, lr}\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n if(hadc->Instance==ADC1)\n 8001276:\t6802 \tldr\tr2, [r0, #0]\n{\n 8001278:\tb08c \tsub\tsp, #48\t; 0x30\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800127a:\t2300 \tmovs\tr3, #0\n if(hadc->Instance==ADC1)\n 800127c:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8001280:\te9cd 3306 \tstrd\tr3, r3, [sp, #24]\n 8001284:\te9cd 3308 \tstrd\tr3, r3, [sp, #32]\n{\n 8001288:\t4604 \tmov\tr4, r0\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800128a:\t930a \tstr\tr3, [sp, #40]\t; 0x28\n if(hadc->Instance==ADC1)\n 800128c:\td038 \tbeq.n\t8001300 \n\n /* USER CODE BEGIN ADC1_MspInit 1 */\n\n /* USER CODE END ADC1_MspInit 1 */\n }\n else if(hadc->Instance==ADC2)\n 800128e:\t4b41 \tldr\tr3, [pc, #260]\t; (8001394 )\n 8001290:\t429a \tcmp\tr2, r3\n 8001292:\td001 \tbeq.n\t8001298 \n /* USER CODE BEGIN ADC2_MspInit 1 */\n\n /* USER CODE END ADC2_MspInit 1 */\n }\n\n}\n 8001294:\tb00c \tadd\tsp, #48\t; 0x30\n 8001296:\tbd70 \tpop\t{r4, r5, r6, pc}\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001298:\t4a3f \tldr\tr2, [pc, #252]\t; (8001398 )\n 800129a:\t6813 \tldr\tr3, [r2, #0]\n 800129c:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 800129e:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 80012a0:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 80012a2:\td068 \tbeq.n\t8001376 \n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80012a4:\t4b3d \tldr\tr3, [pc, #244]\t; (800139c )\n hdma_adc2.Instance = DMA1_Channel2;\n 80012a6:\t4d3e \tldr\tr5, [pc, #248]\t; (80013a0 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80012a8:\t695a \tldr\tr2, [r3, #20]\n 80012aa:\tf442 3200 \torr.w\tr2, r2, #131072\t; 0x20000\n 80012ae:\t615a \tstr\tr2, [r3, #20]\n 80012b0:\t695b \tldr\tr3, [r3, #20]\n 80012b2:\tf403 3300 \tand.w\tr3, r3, #131072\t; 0x20000\n 80012b6:\t9305 \tstr\tr3, [sp, #20]\n 80012b8:\t9805 \tldr\tr0, [sp, #20]\n GPIO_InitStruct.Pin = GPIO_PIN_5;\n 80012ba:\t2303 \tmovs\tr3, #3\n 80012bc:\t2220 \tmovs\tr2, #32\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80012be:\ta906 \tadd\tr1, sp, #24\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 80012c0:\t2600 \tmovs\tr6, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80012c2:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_5;\n 80012c6:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 80012ca:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80012cc:\tf000 febc \tbl\t8002048 \n hdma_adc2.Instance = DMA1_Channel2;\n 80012d0:\t4b34 \tldr\tr3, [pc, #208]\t; (80013a4 )\n 80012d2:\t602b \tstr\tr3, [r5, #0]\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\n 80012d4:\t2080 \tmovs\tr0, #128\t; 0x80\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 80012d6:\tf44f 7180 \tmov.w\tr1, #256\t; 0x100\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 80012da:\tf44f 6280 \tmov.w\tr2, #1024\t; 0x400\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 80012de:\t2320 \tmovs\tr3, #32\n hdma_adc2.Init.MemInc = DMA_MINC_ENABLE;\n 80012e0:\t60e8 \tstr\tr0, [r5, #12]\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 80012e2:\te9c5 1204 \tstrd\tr1, r2, [r5, #16]\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\n 80012e6:\t606e \tstr\tr6, [r5, #4]\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\n 80012e8:\t60ae \tstr\tr6, [r5, #8]\n hdma_adc2.Init.Priority = DMA_PRIORITY_LOW;\n 80012ea:\t61ee \tstr\tr6, [r5, #28]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 80012ec:\t4628 \tmov\tr0, r5\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 80012ee:\t61ab \tstr\tr3, [r5, #24]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 80012f0:\tf000 fdec \tbl\t8001ecc \n 80012f4:\t2800 \tcmp\tr0, #0\n 80012f6:\td149 \tbne.n\t800138c \n __HAL_LINKDMA(hadc,DMA_Handle,hdma_adc2);\n 80012f8:\t63a5 \tstr\tr5, [r4, #56]\t; 0x38\n 80012fa:\t626c \tstr\tr4, [r5, #36]\t; 0x24\n}\n 80012fc:\tb00c \tadd\tsp, #48\t; 0x30\n 80012fe:\tbd70 \tpop\t{r4, r5, r6, pc}\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001300:\t4a25 \tldr\tr2, [pc, #148]\t; (8001398 )\n 8001302:\t6813 \tldr\tr3, [r2, #0]\n 8001304:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8001306:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001308:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 800130a:\td029 \tbeq.n\t8001360 \n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800130c:\t4b23 \tldr\tr3, [pc, #140]\t; (800139c )\n hdma_adc1.Instance = DMA1_Channel1;\n 800130e:\t4d26 \tldr\tr5, [pc, #152]\t; (80013a8 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001310:\t695a \tldr\tr2, [r3, #20]\n 8001312:\tf442 3200 \torr.w\tr2, r2, #131072\t; 0x20000\n 8001316:\t615a \tstr\tr2, [r3, #20]\n 8001318:\t695a \tldr\tr2, [r3, #20]\n 800131a:\tf402 3200 \tand.w\tr2, r2, #131072\t; 0x20000\n 800131e:\t9202 \tstr\tr2, [sp, #8]\n 8001320:\t9a02 \tldr\tr2, [sp, #8]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8001322:\t695a \tldr\tr2, [r3, #20]\n 8001324:\tf442 2280 \torr.w\tr2, r2, #262144\t; 0x40000\n 8001328:\t615a \tstr\tr2, [r3, #20]\n 800132a:\t695b \tldr\tr3, [r3, #20]\n 800132c:\tf403 2380 \tand.w\tr3, r3, #262144\t; 0x40000\n 8001330:\t9303 \tstr\tr3, [sp, #12]\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\n 8001332:\t220f \tmovs\tr2, #15\n 8001334:\t2303 \tmovs\tr3, #3\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8001336:\t9903 \tldr\tr1, [sp, #12]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001338:\t2600 \tmovs\tr6, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 800133a:\ta906 \tadd\tr1, sp, #24\n 800133c:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1|GPIO_PIN_2|GPIO_PIN_3;\n 8001340:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001344:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001346:\tf000 fe7f \tbl\t8002048 \n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1;\n 800134a:\t2303 \tmovs\tr3, #3\n 800134c:\t2203 \tmovs\tr2, #3\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 800134e:\t4817 \tldr\tr0, [pc, #92]\t; (80013ac )\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001350:\t9608 \tstr\tr6, [sp, #32]\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8001352:\ta906 \tadd\tr1, sp, #24\n GPIO_InitStruct.Pin = GPIO_PIN_0|GPIO_PIN_1;\n 8001354:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n HAL_GPIO_Init(GPIOB, &GPIO_InitStruct);\n 8001358:\tf000 fe76 \tbl\t8002048 \n hdma_adc1.Instance = DMA1_Channel1;\n 800135c:\t4b14 \tldr\tr3, [pc, #80]\t; (80013b0 )\n 800135e:\te7b8 \tb.n\t80012d2 \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8001360:\t4b0e \tldr\tr3, [pc, #56]\t; (800139c )\n 8001362:\t695a \tldr\tr2, [r3, #20]\n 8001364:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8001368:\t615a \tstr\tr2, [r3, #20]\n 800136a:\t695b \tldr\tr3, [r3, #20]\n 800136c:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8001370:\t9301 \tstr\tr3, [sp, #4]\n 8001372:\t9b01 \tldr\tr3, [sp, #4]\n 8001374:\te7ca \tb.n\t800130c \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8001376:\t4b09 \tldr\tr3, [pc, #36]\t; (800139c )\n 8001378:\t695a \tldr\tr2, [r3, #20]\n 800137a:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 800137e:\t615a \tstr\tr2, [r3, #20]\n 8001380:\t695b \tldr\tr3, [r3, #20]\n 8001382:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8001386:\t9304 \tstr\tr3, [sp, #16]\n 8001388:\t9b04 \tldr\tr3, [sp, #16]\n 800138a:\te78b \tb.n\t80012a4 \n Error_Handler();\n 800138c:\tf7ff ff58 \tbl\t8001240 \n 8001390:\te7b2 \tb.n\t80012f8 \n 8001392:\tbf00 \tnop\n 8001394:\t50000100 \t.word\t0x50000100\n 8001398:\t20000828 \t.word\t0x20000828\n 800139c:\t40021000 \t.word\t0x40021000\n 80013a0:\t20000c44 \t.word\t0x20000c44\n 80013a4:\t4002001c \t.word\t0x4002001c\n 80013a8:\t20000c00 \t.word\t0x20000c00\n 80013ac:\t48000400 \t.word\t0x48000400\n 80013b0:\t40020008 \t.word\t0x40020008\n\n080013b4 :\n\n /* USER CODE END NonMaskableInt_IRQn 0 */\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\n\n /* USER CODE END NonMaskableInt_IRQn 1 */\n}\n 80013b4:\t4770 \tbx\tlr\n 80013b6:\tbf00 \tnop\n\n080013b8 :\nvoid HardFault_Handler(void)\n{\n /* USER CODE BEGIN HardFault_IRQn 0 */\n\n /* USER CODE END HardFault_IRQn 0 */\n while (1)\n 80013b8:\te7fe \tb.n\t80013b8 \n 80013ba:\tbf00 \tnop\n\n080013bc :\nvoid MemManage_Handler(void)\n{\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\n\n /* USER CODE END MemoryManagement_IRQn 0 */\n while (1)\n 80013bc:\te7fe \tb.n\t80013bc \n 80013be:\tbf00 \tnop\n\n080013c0 :\nvoid BusFault_Handler(void)\n{\n /* USER CODE BEGIN BusFault_IRQn 0 */\n\n /* USER CODE END BusFault_IRQn 0 */\n while (1)\n 80013c0:\te7fe \tb.n\t80013c0 \n 80013c2:\tbf00 \tnop\n\n080013c4 :\nvoid UsageFault_Handler(void)\n{\n /* USER CODE BEGIN UsageFault_IRQn 0 */\n\n /* USER CODE END UsageFault_IRQn 0 */\n while (1)\n 80013c4:\te7fe \tb.n\t80013c4 \n 80013c6:\tbf00 \tnop\n\n080013c8 :\n 80013c8:\t4770 \tbx\tlr\n 80013ca:\tbf00 \tnop\n\n080013cc :\n 80013cc:\t4770 \tbx\tlr\n 80013ce:\tbf00 \tnop\n\n080013d0 :\n 80013d0:\t4770 \tbx\tlr\n 80013d2:\tbf00 \tnop\n\n080013d4 :\nvoid SysTick_Handler(void)\n{\n /* USER CODE BEGIN SysTick_IRQn 0 */\n\n /* USER CODE END SysTick_IRQn 0 */\n HAL_IncTick();\n 80013d4:\tf000 b8c0 \tb.w\t8001558 \n\n080013d8 :\nvoid DMA1_Channel1_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\n\n /* USER CODE END DMA1_Channel1_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc1);\n 80013d8:\t4801 \tldr\tr0, [pc, #4]\t; (80013e0 )\n 80013da:\tf000 bdeb \tb.w\t8001fb4 \n 80013de:\tbf00 \tnop\n 80013e0:\t20000c00 \t.word\t0x20000c00\n\n080013e4 :\nvoid DMA1_Channel2_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\n\n /* USER CODE END DMA1_Channel2_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc2);\n 80013e4:\t4801 \tldr\tr0, [pc, #4]\t; (80013ec )\n 80013e6:\tf000 bde5 \tb.w\t8001fb4 \n 80013ea:\tbf00 \tnop\n 80013ec:\t20000c44 \t.word\t0x20000c44\n\n080013f0 :\n return ((READ_BIT(TIMx->SR, TIM_SR_UIF) == (TIM_SR_UIF)) ? 1UL : 0UL);\n 80013f0:\t4b03 \tldr\tr3, [pc, #12]\t; (8001400 )\n 80013f2:\t691a \tldr\tr2, [r3, #16]\n * @brief This function handles TIM1 update and TIM16 interrupts.\n */\nvoid TIM1_UP_TIM16_IRQHandler(void)\n{\n /* USER CODE BEGIN TIM1_UP_TIM16_IRQn 0 */\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM1)) {\n 80013f4:\t07d2 \tlsls\tr2, r2, #31\n WRITE_REG(TIMx->SR, ~(TIM_SR_UIF));\n 80013f6:\tbf44 \titt\tmi\n 80013f8:\tf06f 0201 \tmvnmi.w\tr2, #1\n 80013fc:\t611a \tstrmi\tr2, [r3, #16]\n /* USER CODE END TIM1_UP_TIM16_IRQn 0 */\n\n /* USER CODE BEGIN TIM1_UP_TIM16_IRQn 1 */\n\n /* USER CODE END TIM1_UP_TIM16_IRQn 1 */\n}\n 80013fe:\t4770 \tbx\tlr\n 8001400:\t40012c00 \t.word\t0x40012c00\n\n08001404 :\n return ((READ_BIT(TIMx->SR, TIM_SR_UIF) == (TIM_SR_UIF)) ? 1UL : 0UL);\n 8001404:\tf04f 4380 \tmov.w\tr3, #1073741824\t; 0x40000000\n 8001408:\t691a \tldr\tr2, [r3, #16]\n{\n /* USER CODE BEGIN TIM2_IRQn 0 */\n\n /* USER CODE END TIM2_IRQn 0 */\n /* USER CODE BEGIN TIM2_IRQn 1 */\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM2)) {\n 800140a:\t07d2 \tlsls\tr2, r2, #31\n 800140c:\td400 \tbmi.n\t8001410 \n\t\tmain_2OP_loop();\n\n\t\t//handle_out_buffer();\n\t}\n /* USER CODE END TIM2_IRQn 1 */\n}\n 800140e:\t4770 \tbx\tlr\n WRITE_REG(TIMx->SR, ~(TIM_SR_UIF));\n 8001410:\tf06f 0201 \tmvn.w\tr2, #1\n 8001414:\t611a \tstr\tr2, [r3, #16]\n\t\tmain_2OP_loop();\n 8001416:\tf7ff ba11 \tb.w\t800083c \n 800141a:\tbf00 \tnop\n\n0800141c :\n return ((READ_BIT(TIMx->SR, TIM_SR_UIF) == (TIM_SR_UIF)) ? 1UL : 0UL);\n 800141c:\t4b13 \tldr\tr3, [pc, #76]\t; (800146c )\n 800141e:\t691a \tldr\tr2, [r3, #16]\n{\n /* USER CODE BEGIN TIM3_IRQn 0 */\n\n /* USER CODE END TIM3_IRQn 0 */\n /* USER CODE BEGIN TIM3_IRQn 1 */\n\tif (LL_TIM_IsActiveFlag_UPDATE(TIM3)) {\n 8001420:\t07d2 \tlsls\tr2, r2, #31\n 8001422:\td521 \tbpl.n\t8001468 \n\t\tLL_TIM_ClearFlag_UPDATE(TIM3);\n\n\t\tfor (uint8_t i = 0; i < (NUM_ADC_CHANNELS - 1); i++) {\n\t\t\tadc_data_10b[i] = adc_data[i] >> 2;\n 8001424:\t4a12 \tldr\tr2, [pc, #72]\t; (8001470 )\n{\n 8001426:\tb570 \tpush\t{r4, r5, r6, lr}\n\t\t\tadc_data_10b[i] = adc_data[i] >> 2;\n 8001428:\t8850 \tldrh\tr0, [r2, #2]\n 800142a:\t8816 \tldrh\tr6, [r2, #0]\n 800142c:\t8895 \tldrh\tr5, [r2, #4]\n 800142e:\t88d4 \tldrh\tr4, [r2, #6]\n WRITE_REG(TIMx->SR, ~(TIM_SR_UIF));\n 8001430:\tf06f 0101 \tmvn.w\tr1, #1\n 8001434:\t6119 \tstr\tr1, [r3, #16]\n 8001436:\t4b0f \tldr\tr3, [pc, #60]\t; (8001474 )\n 8001438:\t8911 \tldrh\tr1, [r2, #8]\n 800143a:\t8952 \tldrh\tr2, [r2, #10]\n 800143c:\t0880 \tlsrs\tr0, r0, #2\n 800143e:\t0889 \tlsrs\tr1, r1, #2\n 8001440:\t0892 \tlsrs\tr2, r2, #2\n 8001442:\t8058 \tstrh\tr0, [r3, #2]\n 8001444:\t08b6 \tlsrs\tr6, r6, #2\n 8001446:\t08ad \tlsrs\tr5, r5, #2\n 8001448:\t08a4 \tlsrs\tr4, r4, #2\n\t\t}\n\n#ifdef SMOOTH_ATTACK\n\t\trun_linear_a_expo_r(&OP1.ADSR);\n 800144a:\t480b \tldr\tr0, [pc, #44]\t; (8001478 )\n\t\t\tadc_data_10b[i] = adc_data[i] >> 2;\n 800144c:\t801e \tstrh\tr6, [r3, #0]\n 800144e:\t809d \tstrh\tr5, [r3, #4]\n 8001450:\t80dc \tstrh\tr4, [r3, #6]\n 8001452:\t8119 \tstrh\tr1, [r3, #8]\n 8001454:\t815a \tstrh\tr2, [r3, #10]\n\t\trun_linear_a_expo_r(&OP1.ADSR);\n 8001456:\tf7ff f913 \tbl\t8000680 \n#else\n\t\trun_ar(&OP1.ADSR);\n#endif\n\t\tcheck_gate();\n 800145a:\tf7ff f989 \tbl\t8000770 \n\t\t//check_trig();\n\t\tset_adsr_parameters(&OP1.ADSR);\n\t}\n /* USER CODE END TIM3_IRQn 1 */\n}\n 800145e:\te8bd 4070 \tldmia.w\tsp!, {r4, r5, r6, lr}\n\t\tset_adsr_parameters(&OP1.ADSR);\n 8001462:\t4805 \tldr\tr0, [pc, #20]\t; (8001478 )\n 8001464:\tf7ff b9a2 \tb.w\t80007ac \n 8001468:\t4770 \tbx\tlr\n 800146a:\tbf00 \tnop\n 800146c:\t40000400 \t.word\t0x40000400\n 8001470:\t200008c4 \t.word\t0x200008c4\n 8001474:\t200008b4 \t.word\t0x200008b4\n 8001478:\t20000854 \t.word\t0x20000854\n\n0800147c :\n */\nvoid SystemInit(void)\n{\n/* FPU settings --------------------------------------------------------------*/\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */\n 800147c:\t4b05 \tldr\tr3, [pc, #20]\t; (8001494 )\n 800147e:\tf8d3 2088 \tldr.w\tr2, [r3, #136]\t; 0x88\n#endif\n\n#ifdef VECT_TAB_SRAM\n SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\n#else\n SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */\n 8001482:\tf04f 6100 \tmov.w\tr1, #134217728\t; 0x8000000\n SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */\n 8001486:\tf442 0270 \torr.w\tr2, r2, #15728640\t; 0xf00000\n 800148a:\tf8c3 2088 \tstr.w\tr2, [r3, #136]\t; 0x88\n SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */\n 800148e:\t6099 \tstr\tr1, [r3, #8]\n#endif\n}\n 8001490:\t4770 \tbx\tlr\n 8001492:\tbf00 \tnop\n 8001494:\te000ed00 \t.word\t0xe000ed00\n\n08001498 :\n\n .section\t.text.Reset_Handler\n\t.weak\tReset_Handler\n\t.type\tReset_Handler, %function\nReset_Handler:\n ldr sp, =_estack /* Atollic update: set stack pointer */\n 8001498:\tf8df d034 \tldr.w\tsp, [pc, #52]\t; 80014d0 \n\n/* Copy the data segment initializers from flash to SRAM */\n movs\tr1, #0\n 800149c:\t2100 \tmovs\tr1, #0\n b\tLoopCopyDataInit\n 800149e:\te003 \tb.n\t80014a8 \n\n080014a0 :\n\nCopyDataInit:\n\tldr\tr3, =_sidata\n 80014a0:\t4b0c \tldr\tr3, [pc, #48]\t; (80014d4 )\n\tldr\tr3, [r3, r1]\n 80014a2:\t585b \tldr\tr3, [r3, r1]\n\tstr\tr3, [r0, r1]\n 80014a4:\t5043 \tstr\tr3, [r0, r1]\n\tadds\tr1, r1, #4\n 80014a6:\t3104 \tadds\tr1, #4\n\n080014a8 :\n\nLoopCopyDataInit:\n\tldr\tr0, =_sdata\n 80014a8:\t480b \tldr\tr0, [pc, #44]\t; (80014d8 )\n\tldr\tr3, =_edata\n 80014aa:\t4b0c \tldr\tr3, [pc, #48]\t; (80014dc )\n\tadds\tr2, r0, r1\n 80014ac:\t1842 \tadds\tr2, r0, r1\n\tcmp\tr2, r3\n 80014ae:\t429a \tcmp\tr2, r3\n\tbcc\tCopyDataInit\n 80014b0:\td3f6 \tbcc.n\t80014a0 \n\tldr\tr2, =_sbss\n 80014b2:\t4a0b \tldr\tr2, [pc, #44]\t; (80014e0 )\n\tb\tLoopFillZerobss\n 80014b4:\te002 \tb.n\t80014bc \n\n080014b6 :\n/* Zero fill the bss segment. */\nFillZerobss:\n\tmovs\tr3, #0\n 80014b6:\t2300 \tmovs\tr3, #0\n\tstr\tr3, [r2], #4\n 80014b8:\tf842 3b04 \tstr.w\tr3, [r2], #4\n\n080014bc :\n\nLoopFillZerobss:\n\tldr\tr3, = _ebss\n 80014bc:\t4b09 \tldr\tr3, [pc, #36]\t; (80014e4 )\n\tcmp\tr2, r3\n 80014be:\t429a \tcmp\tr2, r3\n\tbcc\tFillZerobss\n 80014c0:\td3f9 \tbcc.n\t80014b6 \n\n/* Call the clock system intitialization function.*/\n bl SystemInit\n 80014c2:\tf7ff ffdb \tbl\t800147c \n/* Call static constructors */\n bl __libc_init_array\n 80014c6:\tf000 ffd3 \tbl\t8002470 <__libc_init_array>\n/* Call the application's entry point.*/\n\tbl\tmain\n 80014ca:\tf7ff fc07 \tbl\t8000cdc
\n\n080014ce :\n\nLoopForever:\n b LoopForever\n 80014ce:\te7fe \tb.n\t80014ce \n ldr sp, =_estack /* Atollic update: set stack pointer */\n 80014d0:\t20003000 \t.word\t0x20003000\n\tldr\tr3, =_sidata\n 80014d4:\t08002cd8 \t.word\t0x08002cd8\n\tldr\tr0, =_sdata\n 80014d8:\t20000000 \t.word\t0x20000000\n\tldr\tr3, =_edata\n 80014dc:\t2000080c \t.word\t0x2000080c\n\tldr\tr2, =_sbss\n 80014e0:\t2000080c \t.word\t0x2000080c\n\tldr\tr3, = _ebss\n 80014e4:\t20000c8c \t.word\t0x20000c8c\n\n080014e8 :\n * @retval : None\n*/\n .section\t.text.Default_Handler,\"ax\",%progbits\nDefault_Handler:\nInfinite_Loop:\n\tb\tInfinite_Loop\n 80014e8:\te7fe \tb.n\t80014e8 \n\t...\n\n080014ec :\n * implementation in user file.\n * @param TickPriority Tick interrupt priority.\n * @retval HAL status\n */\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\n{\n 80014ec:\tb538 \tpush\t{r3, r4, r5, lr}\n /* Configure the SysTick to have interrupt in 1ms time basis*/\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) > 0U)\n 80014ee:\t4a0e \tldr\tr2, [pc, #56]\t; (8001528 )\n 80014f0:\t4b0e \tldr\tr3, [pc, #56]\t; (800152c )\n 80014f2:\t7812 \tldrb\tr2, [r2, #0]\n 80014f4:\t681b \tldr\tr3, [r3, #0]\n{\n 80014f6:\t4605 \tmov\tr5, r0\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) > 0U)\n 80014f8:\tf44f 707a \tmov.w\tr0, #1000\t; 0x3e8\n 80014fc:\tfbb0 f0f2 \tudiv\tr0, r0, r2\n 8001500:\tfbb3 f0f0 \tudiv\tr0, r3, r0\n 8001504:\tf000 fcc8 \tbl\t8001e98 \n 8001508:\tb908 \tcbnz\tr0, 800150e \n {\n return HAL_ERROR;\n }\n\n /* Configure the SysTick IRQ priority */\n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\n 800150a:\t2d0f \tcmp\tr5, #15\n 800150c:\td901 \tbls.n\t8001512 \n return HAL_ERROR;\n 800150e:\t2001 \tmovs\tr0, #1\n {\n return HAL_ERROR;\n }\n /* Return function status */\n return HAL_OK;\n}\n 8001510:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8001512:\t4604 \tmov\tr4, r0\n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\n 8001514:\t4602 \tmov\tr2, r0\n 8001516:\t4629 \tmov\tr1, r5\n 8001518:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 800151c:\tf000 fc76 \tbl\t8001e0c \n uwTickPrio = TickPriority;\n 8001520:\t4b03 \tldr\tr3, [pc, #12]\t; (8001530 )\n 8001522:\t4620 \tmov\tr0, r4\n 8001524:\t601d \tstr\tr5, [r3, #0]\n}\n 8001526:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8001528:\t20000804 \t.word\t0x20000804\n 800152c:\t20000800 \t.word\t0x20000800\n 8001530:\t20000808 \t.word\t0x20000808\n\n08001534 :\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\n 8001534:\t4a07 \tldr\tr2, [pc, #28]\t; (8001554 )\n{\n 8001536:\tb508 \tpush\t{r3, lr}\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\n 8001538:\t6813 \tldr\tr3, [r2, #0]\n 800153a:\tf043 0310 \torr.w\tr3, r3, #16\n 800153e:\t6013 \tstr\tr3, [r2, #0]\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\n 8001540:\t2003 \tmovs\tr0, #3\n 8001542:\tf000 fc4f \tbl\t8001de4 \n HAL_InitTick(TICK_INT_PRIORITY);\n 8001546:\t2000 \tmovs\tr0, #0\n 8001548:\tf7ff ffd0 \tbl\t80014ec \n HAL_MspInit();\n 800154c:\tf7ff fe7a \tbl\t8001244 \n}\n 8001550:\t2000 \tmovs\tr0, #0\n 8001552:\tbd08 \tpop\t{r3, pc}\n 8001554:\t40022000 \t.word\t0x40022000\n\n08001558 :\n * implementations in user file.\n * @retval None\n */\n__weak void HAL_IncTick(void)\n{\n uwTick += uwTickFreq;\n 8001558:\t4a03 \tldr\tr2, [pc, #12]\t; (8001568 )\n 800155a:\t4b04 \tldr\tr3, [pc, #16]\t; (800156c )\n 800155c:\t6811 \tldr\tr1, [r2, #0]\n 800155e:\t781b \tldrb\tr3, [r3, #0]\n 8001560:\t440b \tadd\tr3, r1\n 8001562:\t6013 \tstr\tr3, [r2, #0]\n}\n 8001564:\t4770 \tbx\tlr\n 8001566:\tbf00 \tnop\n 8001568:\t20000c88 \t.word\t0x20000c88\n 800156c:\t20000804 \t.word\t0x20000804\n\n08001570 :\n * implementations in user file.\n * @retval tick value\n */\n__weak uint32_t HAL_GetTick(void)\n{\n return uwTick; \n 8001570:\t4b01 \tldr\tr3, [pc, #4]\t; (8001578 )\n 8001572:\t6818 \tldr\tr0, [r3, #0]\n}\n 8001574:\t4770 \tbx\tlr\n 8001576:\tbf00 \tnop\n 8001578:\t20000c88 \t.word\t0x20000c88\n\n0800157c :\n 800157c:\t4770 \tbx\tlr\n 800157e:\tbf00 \tnop\n\n08001580 :\n 8001580:\t4770 \tbx\tlr\n 8001582:\tbf00 \tnop\n\n08001584 :\n 8001584:\t4770 \tbx\tlr\n 8001586:\tbf00 \tnop\n\n08001588 :\n * @retval None\n */\nstatic void ADC_DMAError(DMA_HandleTypeDef *hdma) \n{\n /* Retrieve ADC handle corresponding to current DMA handle */\n ADC_HandleTypeDef* hadc = ( ADC_HandleTypeDef* )((DMA_HandleTypeDef* )hdma)->Parent;\n 8001588:\t6a40 \tldr\tr0, [r0, #36]\t; 0x24\n \n /* Set ADC state */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\n 800158a:\t6c03 \tldr\tr3, [r0, #64]\t; 0x40\n 800158c:\tf043 0340 \torr.w\tr3, r3, #64\t; 0x40\n 8001590:\t6403 \tstr\tr3, [r0, #64]\t; 0x40\n \n /* Set ADC error code to DMA error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\n 8001592:\t6c43 \tldr\tr3, [r0, #68]\t; 0x44\n 8001594:\tf043 0304 \torr.w\tr3, r3, #4\n 8001598:\t6443 \tstr\tr3, [r0, #68]\t; 0x44\n \n /* Error callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ErrorCallback(hadc);\n#else\n HAL_ADC_ErrorCallback(hadc);\n 800159a:\tf7ff bff3 \tb.w\t8001584 \n 800159e:\tbf00 \tnop\n\n080015a0 :\n HAL_ADC_ConvHalfCpltCallback(hadc);\n 80015a0:\t6a40 \tldr\tr0, [r0, #36]\t; 0x24\n 80015a2:\tf7ff bfed \tb.w\t8001580 \n 80015a6:\tbf00 \tnop\n\n080015a8 :\n ADC_HandleTypeDef* hadc = ( ADC_HandleTypeDef* )((DMA_HandleTypeDef* )hdma)->Parent;\n 80015a8:\t6a43 \tldr\tr3, [r0, #36]\t; 0x24\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA))\n 80015aa:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 80015ac:\tf012 0f50 \ttst.w\tr2, #80\t; 0x50\n 80015b0:\td118 \tbne.n\t80015e4 \n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 80015b2:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \n 80015b4:\t6819 \tldr\tr1, [r3, #0]\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 80015b6:\tf442 7200 \torr.w\tr2, r2, #512\t; 0x200\n 80015ba:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \n 80015bc:\t68ca \tldr\tr2, [r1, #12]\n 80015be:\tf412 6f40 \ttst.w\tr2, #3072\t; 0xc00\n 80015c2:\td10c \tbne.n\t80015de \n 80015c4:\t7e5a \tldrb\tr2, [r3, #25]\n 80015c6:\tb952 \tcbnz\tr2, 80015de \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \n 80015c8:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 80015ca:\tf422 7280 \tbic.w\tr2, r2, #256\t; 0x100\n 80015ce:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\n 80015d0:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 80015d2:\t04d2 \tlsls\tr2, r2, #19\n 80015d4:\td403 \tbmi.n\t80015de \n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\n 80015d6:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 80015d8:\tf042 0201 \torr.w\tr2, r2, #1\n 80015dc:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n HAL_ADC_ConvCpltCallback(hadc);\n 80015de:\t4618 \tmov\tr0, r3\n 80015e0:\tf7ff bfcc \tb.w\t800157c \n hadc->DMA_Handle->XferErrorCallback(hdma);\n 80015e4:\t6b9b \tldr\tr3, [r3, #56]\t; 0x38\n 80015e6:\t6b1b \tldr\tr3, [r3, #48]\t; 0x30\n 80015e8:\t4718 \tbx\tr3\n 80015ea:\tbf00 \tnop\n\n080015ec :\n uint32_t tickstart = 0U;\n \n /* Verification if ADC is not already disabled: */\n /* Note: forbidden to disable ADC (set bit ADC_CR_ADDIS) if ADC is already */\n /* disabled. */\n if (ADC_IS_ENABLE(hadc) != RESET )\n 80015ec:\t6802 \tldr\tr2, [r0, #0]\n{\n 80015ee:\tb538 \tpush\t{r3, r4, r5, lr}\n if (ADC_IS_ENABLE(hadc) != RESET )\n 80015f0:\t6893 \tldr\tr3, [r2, #8]\n 80015f2:\tf003 0303 \tand.w\tr3, r3, #3\n 80015f6:\t2b01 \tcmp\tr3, #1\n 80015f8:\td001 \tbeq.n\t80015fe \n }\n }\n }\n \n /* Return HAL status */\n return HAL_OK;\n 80015fa:\t2000 \tmovs\tr0, #0\n}\n 80015fc:\tbd38 \tpop\t{r3, r4, r5, pc}\n if (ADC_IS_ENABLE(hadc) != RESET )\n 80015fe:\t6811 \tldr\tr1, [r2, #0]\n 8001600:\t07c9 \tlsls\tr1, r1, #31\n 8001602:\td5fa \tbpl.n\t80015fa \n if (ADC_DISABLING_CONDITIONS(hadc) != RESET)\n 8001604:\t6891 \tldr\tr1, [r2, #8]\n 8001606:\tf001 010d \tand.w\tr1, r1, #13\n 800160a:\t2901 \tcmp\tr1, #1\n 800160c:\t4604 \tmov\tr4, r0\n 800160e:\td009 \tbeq.n\t8001624 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001610:\t6c02 \tldr\tr2, [r0, #64]\t; 0x40\n 8001612:\tf042 0210 \torr.w\tr2, r2, #16\n 8001616:\t6402 \tstr\tr2, [r0, #64]\t; 0x40\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001618:\t6c42 \tldr\tr2, [r0, #68]\t; 0x44\n 800161a:\tf042 0201 \torr.w\tr2, r2, #1\n return HAL_ERROR;\n 800161e:\t4618 \tmov\tr0, r3\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001620:\t6462 \tstr\tr2, [r4, #68]\t; 0x44\n}\n 8001622:\tbd38 \tpop\t{r3, r4, r5, pc}\n __HAL_ADC_DISABLE(hadc);\n 8001624:\t6893 \tldr\tr3, [r2, #8]\n 8001626:\t2103 \tmovs\tr1, #3\n 8001628:\tf043 0302 \torr.w\tr3, r3, #2\n 800162c:\t6093 \tstr\tr3, [r2, #8]\n 800162e:\t6011 \tstr\tr1, [r2, #0]\n tickstart = HAL_GetTick();\n 8001630:\tf7ff ff9e \tbl\t8001570 \n 8001634:\t4605 \tmov\tr5, r0\n while(HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADEN))\n 8001636:\t6823 \tldr\tr3, [r4, #0]\n 8001638:\t689b \tldr\tr3, [r3, #8]\n 800163a:\t07db \tlsls\tr3, r3, #31\n 800163c:\td5dd \tbpl.n\t80015fa \n if((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\n 800163e:\tf7ff ff97 \tbl\t8001570 \n 8001642:\t1b40 \tsubs\tr0, r0, r5\n 8001644:\t2802 \tcmp\tr0, #2\n 8001646:\td9f6 \tbls.n\t8001636 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001648:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 800164a:\tf043 0310 \torr.w\tr3, r3, #16\n 800164e:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001650:\t6c63 \tldr\tr3, [r4, #68]\t; 0x44\n 8001652:\tf043 0301 \torr.w\tr3, r3, #1\n 8001656:\t6463 \tstr\tr3, [r4, #68]\t; 0x44\n 8001658:\t2001 \tmovs\tr0, #1\n}\n 800165a:\tbd38 \tpop\t{r3, r4, r5, pc}\n\n0800165c :\n if (ADC_IS_ENABLE(hadc) == RESET)\n 800165c:\t6802 \tldr\tr2, [r0, #0]\n{\n 800165e:\tb538 \tpush\t{r3, r4, r5, lr}\n if (ADC_IS_ENABLE(hadc) == RESET)\n 8001660:\t6893 \tldr\tr3, [r2, #8]\n 8001662:\tf003 0303 \tand.w\tr3, r3, #3\n 8001666:\t2b01 \tcmp\tr3, #1\n{\n 8001668:\t4604 \tmov\tr4, r0\n if (ADC_IS_ENABLE(hadc) == RESET)\n 800166a:\td020 \tbeq.n\t80016ae \n if (ADC_ENABLING_CONDITIONS(hadc) == RESET)\n 800166c:\t6891 \tldr\tr1, [r2, #8]\n 800166e:\t4b12 \tldr\tr3, [pc, #72]\t; (80016b8 )\n 8001670:\t4219 \ttst\tr1, r3\n 8001672:\td009 \tbeq.n\t8001688 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001674:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 8001676:\tf043 0310 \torr.w\tr3, r3, #16\n 800167a:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 800167c:\t6c63 \tldr\tr3, [r4, #68]\t; 0x44\n 800167e:\tf043 0301 \torr.w\tr3, r3, #1\n 8001682:\t6463 \tstr\tr3, [r4, #68]\t; 0x44\n 8001684:\t2001 \tmovs\tr0, #1\n}\n 8001686:\tbd38 \tpop\t{r3, r4, r5, pc}\n __HAL_ADC_ENABLE(hadc);\n 8001688:\t6893 \tldr\tr3, [r2, #8]\n 800168a:\tf043 0301 \torr.w\tr3, r3, #1\n 800168e:\t6093 \tstr\tr3, [r2, #8]\n tickstart = HAL_GetTick(); \n 8001690:\tf7ff ff6e \tbl\t8001570 \n 8001694:\t4605 \tmov\tr5, r0\n while(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == RESET)\n 8001696:\te004 \tb.n\t80016a2 \n if((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 8001698:\tf7ff ff6a \tbl\t8001570 \n 800169c:\t1b43 \tsubs\tr3, r0, r5\n 800169e:\t2b02 \tcmp\tr3, #2\n 80016a0:\td8e8 \tbhi.n\t8001674 \n while(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == RESET)\n 80016a2:\t6823 \tldr\tr3, [r4, #0]\n 80016a4:\t681b \tldr\tr3, [r3, #0]\n 80016a6:\t07db \tlsls\tr3, r3, #31\n 80016a8:\td5f6 \tbpl.n\t8001698 \n return HAL_OK;\n 80016aa:\t2000 \tmovs\tr0, #0\n}\n 80016ac:\tbd38 \tpop\t{r3, r4, r5, pc}\n if (ADC_IS_ENABLE(hadc) == RESET)\n 80016ae:\t6813 \tldr\tr3, [r2, #0]\n 80016b0:\t07d9 \tlsls\tr1, r3, #31\n 80016b2:\td5db \tbpl.n\t800166c \n return HAL_OK;\n 80016b4:\t2000 \tmovs\tr0, #0\n 80016b6:\te7f9 \tb.n\t80016ac \n 80016b8:\t8000003f \t.word\t0x8000003f\n\n080016bc :\n{\n 80016bc:\tb570 \tpush\t{r4, r5, r6, lr}\n 80016be:\tb082 \tsub\tsp, #8\n __IO uint32_t wait_loop_index = 0U;\n 80016c0:\t2300 \tmovs\tr3, #0\n 80016c2:\t9301 \tstr\tr3, [sp, #4]\n if(hadc == NULL)\n 80016c4:\t2800 \tcmp\tr0, #0\n 80016c6:\tf000 808f \tbeq.w\t80017e8 \n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL))\n 80016ca:\t6c03 \tldr\tr3, [r0, #64]\t; 0x40\n 80016cc:\tf013 0310 \tands.w\tr3, r3, #16\n 80016d0:\t4604 \tmov\tr4, r0\n 80016d2:\td117 \tbne.n\t8001704 \n if (hadc->State == HAL_ADC_STATE_RESET)\n 80016d4:\t6c05 \tldr\tr5, [r0, #64]\t; 0x40\n 80016d6:\t2d00 \tcmp\tr5, #0\n 80016d8:\tf000 8089 \tbeq.w\t80017ee \n 80016dc:\t6822 \tldr\tr2, [r4, #0]\n if (HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADVREGEN_0) ||\n 80016de:\t6891 \tldr\tr1, [r2, #8]\n 80016e0:\t00ce \tlsls\tr6, r1, #3\n 80016e2:\td575 \tbpl.n\t80017d0 \n HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADVREGEN_1) )\n 80016e4:\t6891 \tldr\tr1, [r2, #8]\n if (HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADVREGEN_0) ||\n 80016e6:\t008d \tlsls\tr5, r1, #2\n 80016e8:\td472 \tbmi.n\t80017d0 \n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\n 80016ea:\t6c21 \tldr\tr1, [r4, #64]\t; 0x40\n 80016ec:\t06c8 \tlsls\tr0, r1, #27\n 80016ee:\td400 \tbmi.n\t80016f2 \n 80016f0:\tb163 \tcbz\tr3, 800170c \n ADC_STATE_CLR_SET(hadc->State,\n 80016f2:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 80016f4:\tf023 0312 \tbic.w\tr3, r3, #18\n 80016f8:\tf043 0310 \torr.w\tr3, r3, #16\n tmp_hal_status = HAL_ERROR; \n 80016fc:\t2001 \tmovs\tr0, #1\n ADC_STATE_CLR_SET(hadc->State,\n 80016fe:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n}\n 8001700:\tb002 \tadd\tsp, #8\n 8001702:\tbd70 \tpop\t{r4, r5, r6, pc}\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\n 8001704:\t6c03 \tldr\tr3, [r0, #64]\t; 0x40\n 8001706:\t06d8 \tlsls\tr0, r3, #27\n 8001708:\td4f3 \tbmi.n\t80016f2 \n 800170a:\t6822 \tldr\tr2, [r4, #0]\n (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) )\n 800170c:\t6890 \tldr\tr0, [r2, #8]\n (tmp_hal_status == HAL_OK) &&\n 800170e:\tf010 0004 \tands.w\tr0, r0, #4\n 8001712:\td1ee \tbne.n\t80016f2 \n ADC_STATE_CLR_SET(hadc->State,\n 8001714:\t6c21 \tldr\tr1, [r4, #64]\t; 0x40\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001716:\t4b67 \tldr\tr3, [pc, #412]\t; (80018b4 )\n ADC_STATE_CLR_SET(hadc->State,\n 8001718:\tf421 7181 \tbic.w\tr1, r1, #258\t; 0x102\n 800171c:\tf041 0102 \torr.w\tr1, r1, #2\n 8001720:\t6421 \tstr\tr1, [r4, #64]\t; 0x40\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001722:\t6891 \tldr\tr1, [r2, #8]\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001724:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001728:\tf001 0103 \tand.w\tr1, r1, #3\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 800172c:\tbf18 \tit\tne\n 800172e:\tf04f 43a0 \tmovne.w\tr3, #1342177280\t; 0x50000000\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001732:\t2901 \tcmp\tr1, #1\n 8001734:\tf000 80a9 \tbeq.w\t800188a \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\n 8001738:\t6899 \tldr\tr1, [r3, #8]\n 800173a:\tf001 0103 \tand.w\tr1, r1, #3\n 800173e:\t2901 \tcmp\tr1, #1\n 8001740:\tf000 80a8 \tbeq.w\t8001894 \n MODIFY_REG(tmpADC_Common->CCR ,\n 8001744:\t495c \tldr\tr1, [pc, #368]\t; (80018b8 )\n 8001746:\t6865 \tldr\tr5, [r4, #4]\n 8001748:\t688b \tldr\tr3, [r1, #8]\n 800174a:\tf423 3340 \tbic.w\tr3, r3, #196608\t; 0x30000\n 800174e:\t432b \torrs\tr3, r5\n 8001750:\t608b \tstr\tr3, [r1, #8]\n SET_BIT(tmpCFGR, ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001752:\te9d4 3102 \tldrd\tr3, r1, [r4, #8]\n 8001756:\t6b66 \tldr\tr6, [r4, #52]\t; 0x34\n 8001758:\t7e65 \tldrb\tr5, [r4, #25]\n 800175a:\t430b \torrs\tr3, r1\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 800175c:\tf894 1020 \tldrb.w\tr1, [r4, #32]\n SET_BIT(tmpCFGR, ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001760:\t2e01 \tcmp\tr6, #1\n 8001762:\tbf18 \tit\tne\n 8001764:\tf44f 5080 \tmovne.w\tr0, #4096\t; 0x1000\n 8001768:\tea43 3345 \torr.w\tr3, r3, r5, lsl #13\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 800176c:\t2901 \tcmp\tr1, #1\n SET_BIT(tmpCFGR, ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 800176e:\tea43 0300 \torr.w\tr3, r3, r0\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8001772:\tf000 8082 \tbeq.w\t800187a \n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\n 8001776:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 8001778:\t2901 \tcmp\tr1, #1\n 800177a:\td002 \tbeq.n\t8001782 \n SET_BIT(tmpCFGR, ADC_CFGR_EXTSEL_SET(hadc, hadc->Init.ExternalTrigConv) |\n 800177c:\t6ae0 \tldr\tr0, [r4, #44]\t; 0x2c\n 800177e:\t4301 \torrs\tr1, r0\n 8001780:\t430b \torrs\tr3, r1\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\n 8001782:\t6891 \tldr\tr1, [r2, #8]\n 8001784:\tf011 0f0c \ttst.w\tr1, #12\n 8001788:\td10c \tbne.n\t80017a4 \n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_AUTDLY |\n 800178a:\t68d1 \tldr\tr1, [r2, #12]\n 800178c:\tf421 4180 \tbic.w\tr1, r1, #16384\t; 0x4000\n 8001790:\tf021 0102 \tbic.w\tr1, r1, #2\n 8001794:\t60d1 \tstr\tr1, [r2, #12]\n SET_BIT(tmpCFGR, ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\n 8001796:\tf894 1030 \tldrb.w\tr1, [r4, #48]\t; 0x30\n 800179a:\t7e20 \tldrb\tr0, [r4, #24]\n 800179c:\t0049 \tlsls\tr1, r1, #1\n 800179e:\tea41 3180 \torr.w\tr1, r1, r0, lsl #14\n 80017a2:\t430b \torrs\tr3, r1\n MODIFY_REG(hadc->Instance->CFGR,\n 80017a4:\t68d5 \tldr\tr5, [r2, #12]\n 80017a6:\t4945 \tldr\tr1, [pc, #276]\t; (80018bc )\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 80017a8:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(hadc->Instance->CFGR,\n 80017aa:\t4029 \tands\tr1, r5\n 80017ac:\t430b \torrs\tr3, r1\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 80017ae:\t2801 \tcmp\tr0, #1\n MODIFY_REG(hadc->Instance->CFGR,\n 80017b0:\t60d3 \tstr\tr3, [r2, #12]\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 80017b2:\td05a \tbeq.n\t800186a \n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\n 80017b4:\t6b13 \tldr\tr3, [r2, #48]\t; 0x30\n 80017b6:\tf023 030f \tbic.w\tr3, r3, #15\n 80017ba:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n ADC_CLEAR_ERRORCODE(hadc);\n 80017bc:\t2000 \tmovs\tr0, #0\n 80017be:\t6460 \tstr\tr0, [r4, #68]\t; 0x44\n ADC_STATE_CLR_SET(hadc->State,\n 80017c0:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 80017c2:\tf023 0303 \tbic.w\tr3, r3, #3\n 80017c6:\tf043 0301 \torr.w\tr3, r3, #1\n 80017ca:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n}\n 80017cc:\tb002 \tadd\tsp, #8\n 80017ce:\tbd70 \tpop\t{r4, r5, r6, pc}\n ADC_STATE_CLR_SET(hadc->State,\n 80017d0:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 80017d2:\tf023 0312 \tbic.w\tr3, r3, #18\n 80017d6:\tf043 0310 \torr.w\tr3, r3, #16\n 80017da:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 80017dc:\t6c63 \tldr\tr3, [r4, #68]\t; 0x44\n 80017de:\tf043 0301 \torr.w\tr3, r3, #1\n 80017e2:\t6463 \tstr\tr3, [r4, #68]\t; 0x44\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\n 80017e4:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 80017e6:\te784 \tb.n\t80016f2 \n return HAL_ERROR;\n 80017e8:\t2001 \tmovs\tr0, #1\n}\n 80017ea:\tb002 \tadd\tsp, #8\n 80017ec:\tbd70 \tpop\t{r4, r5, r6, pc}\n hadc->InjectionConfig.ContextQueue = 0U;\n 80017ee:\te9c0 5512 \tstrd\tr5, r5, [r0, #72]\t; 0x48\n ADC_CLEAR_ERRORCODE(hadc);\n 80017f2:\t6445 \tstr\tr5, [r0, #68]\t; 0x44\n hadc->Lock = HAL_UNLOCKED;\n 80017f4:\tf880 503c \tstrb.w\tr5, [r0, #60]\t; 0x3c\n HAL_ADC_MspInit(hadc);\n 80017f8:\tf7ff fd3c \tbl\t8001274 \n if (HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADVREGEN_0))\n 80017fc:\t6822 \tldr\tr2, [r4, #0]\n 80017fe:\t6893 \tldr\tr3, [r2, #8]\n 8001800:\t00d9 \tlsls\tr1, r3, #3\n 8001802:\td501 \tbpl.n\t8001808 \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001804:\t462b \tmov\tr3, r5\n 8001806:\te76a \tb.n\t80016de \n tmp_hal_status = ADC_Disable(hadc);\n 8001808:\t4620 \tmov\tr0, r4\n 800180a:\tf7ff feef \tbl\t80015ec \n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\n 800180e:\t6c22 \tldr\tr2, [r4, #64]\t; 0x40\n 8001810:\t06d2 \tlsls\tr2, r2, #27\n tmp_hal_status = ADC_Disable(hadc);\n 8001812:\t4603 \tmov\tr3, r0\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\n 8001814:\tf53f af62 \tbmi.w\t80016dc \n 8001818:\t2800 \tcmp\tr0, #0\n 800181a:\tf47f af5f \tbne.w\t80016dc \n ADC_STATE_CLR_SET(hadc->State,\n 800181e:\t6c20 \tldr\tr0, [r4, #64]\t; 0x40\n CLEAR_BIT(hadc->Instance->CR, (ADC_CR_ADVREGEN_1 | ADC_CR_ADVREGEN_0));\n 8001820:\t6822 \tldr\tr2, [r4, #0]\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\n 8001822:\t4927 \tldr\tr1, [pc, #156]\t; (80018c0 )\n 8001824:\t4d27 \tldr\tr5, [pc, #156]\t; (80018c4 )\n 8001826:\t6809 \tldr\tr1, [r1, #0]\n ADC_STATE_CLR_SET(hadc->State,\n 8001828:\tf420 5088 \tbic.w\tr0, r0, #4352\t; 0x1100\n 800182c:\tf020 0002 \tbic.w\tr0, r0, #2\n 8001830:\tf040 0002 \torr.w\tr0, r0, #2\n 8001834:\t6420 \tstr\tr0, [r4, #64]\t; 0x40\n CLEAR_BIT(hadc->Instance->CR, (ADC_CR_ADVREGEN_1 | ADC_CR_ADVREGEN_0));\n 8001836:\t6890 \tldr\tr0, [r2, #8]\n 8001838:\tf020 5040 \tbic.w\tr0, r0, #805306368\t; 0x30000000\n 800183c:\t6090 \tstr\tr0, [r2, #8]\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\n 800183e:\tfba5 0101 \tumull\tr0, r1, r5, r1\n 8001842:\t0c89 \tlsrs\tr1, r1, #18\n SET_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN_0);\n 8001844:\t6890 \tldr\tr0, [r2, #8]\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\n 8001846:\teb01 0181 \tadd.w\tr1, r1, r1, lsl #2\n 800184a:\t0049 \tlsls\tr1, r1, #1\n SET_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN_0);\n 800184c:\tf040 5080 \torr.w\tr0, r0, #268435456\t; 0x10000000\n 8001850:\t6090 \tstr\tr0, [r2, #8]\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\n 8001852:\t9101 \tstr\tr1, [sp, #4]\n while(wait_loop_index != 0U)\n 8001854:\t9901 \tldr\tr1, [sp, #4]\n 8001856:\t2900 \tcmp\tr1, #0\n 8001858:\tf43f af41 \tbeq.w\t80016de \n wait_loop_index--;\n 800185c:\t9901 \tldr\tr1, [sp, #4]\n 800185e:\t3901 \tsubs\tr1, #1\n 8001860:\t9101 \tstr\tr1, [sp, #4]\n while(wait_loop_index != 0U)\n 8001862:\t9901 \tldr\tr1, [sp, #4]\n 8001864:\t2900 \tcmp\tr1, #0\n 8001866:\td1f9 \tbne.n\t800185c \n 8001868:\te739 \tb.n\t80016de \n MODIFY_REG(hadc->Instance->SQR1 ,\n 800186a:\t6b11 \tldr\tr1, [r2, #48]\t; 0x30\n 800186c:\t69e3 \tldr\tr3, [r4, #28]\n 800186e:\tf021 010f \tbic.w\tr1, r1, #15\n 8001872:\t3b01 \tsubs\tr3, #1\n 8001874:\t430b \torrs\tr3, r1\n 8001876:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 8001878:\te7a0 \tb.n\t80017bc \n if (hadc->Init.ContinuousConvMode == DISABLE)\n 800187a:\tb985 \tcbnz\tr5, 800189e \n SET_BIT(tmpCFGR, ADC_CFGR_DISCEN |\n 800187c:\t6a61 \tldr\tr1, [r4, #36]\t; 0x24\n 800187e:\t3901 \tsubs\tr1, #1\n 8001880:\tea43 4341 \torr.w\tr3, r3, r1, lsl #17\n 8001884:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 8001888:\te775 \tb.n\t8001776 \n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 800188a:\t6811 \tldr\tr1, [r2, #0]\n 800188c:\t07c9 \tlsls\tr1, r1, #31\n 800188e:\tf53f af60 \tbmi.w\t8001752 \n 8001892:\te751 \tb.n\t8001738 \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\n 8001894:\t681b \tldr\tr3, [r3, #0]\n 8001896:\t07db \tlsls\tr3, r3, #31\n 8001898:\tf53f af5b \tbmi.w\t8001752 \n 800189c:\te752 \tb.n\t8001744 \n ADC_STATE_CLR_SET(hadc->State,\n 800189e:\t6c21 \tldr\tr1, [r4, #64]\t; 0x40\n 80018a0:\tf021 0122 \tbic.w\tr1, r1, #34\t; 0x22\n 80018a4:\tf041 0120 \torr.w\tr1, r1, #32\n 80018a8:\t6421 \tstr\tr1, [r4, #64]\t; 0x40\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 80018aa:\t6c61 \tldr\tr1, [r4, #68]\t; 0x44\n 80018ac:\tf041 0101 \torr.w\tr1, r1, #1\n 80018b0:\t6461 \tstr\tr1, [r4, #68]\t; 0x44\n 80018b2:\te760 \tb.n\t8001776 \n 80018b4:\t50000100 \t.word\t0x50000100\n 80018b8:\t50000300 \t.word\t0x50000300\n 80018bc:\tfff0c007 \t.word\t0xfff0c007\n 80018c0:\t20000800 \t.word\t0x20000800\n 80018c4:\t431bde83 \t.word\t0x431bde83\n\n080018c8 :\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\n 80018c8:\t6803 \tldr\tr3, [r0, #0]\n{\n 80018ca:\te92d 47f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, lr}\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\n 80018ce:\t689d \tldr\tr5, [r3, #8]\n 80018d0:\tf015 0504 \tands.w\tr5, r5, #4\n 80018d4:\td113 \tbne.n\t80018fe \n __HAL_LOCK(hadc);\n 80018d6:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 80018da:\t2b01 \tcmp\tr3, #1\n 80018dc:\t4604 \tmov\tr4, r0\n 80018de:\td00e \tbeq.n\t80018fe \n if(ADC_COMMON_CCR_MULTI(hadc) == RESET)\n 80018e0:\tf8df a0e8 \tldr.w\tsl, [pc, #232]\t; 80019cc \n __HAL_LOCK(hadc);\n 80018e4:\t2701 \tmovs\tr7, #1\n 80018e6:\tf880 703c \tstrb.w\tr7, [r0, #60]\t; 0x3c\n if(ADC_COMMON_CCR_MULTI(hadc) == RESET)\n 80018ea:\tf8da 6008 \tldr.w\tr6, [sl, #8]\n 80018ee:\tf016 061f \tands.w\tr6, r6, #31\n 80018f2:\td008 \tbeq.n\t8001906 \n __HAL_UNLOCK(hadc);\n 80018f4:\tf880 503c \tstrb.w\tr5, [r0, #60]\t; 0x3c\n}\n 80018f8:\t4638 \tmov\tr0, r7\n 80018fa:\te8bd 87f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, pc}\n tmp_hal_status = HAL_BUSY;\n 80018fe:\t2702 \tmovs\tr7, #2\n}\n 8001900:\t4638 \tmov\tr0, r7\n 8001902:\te8bd 87f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, pc}\n tmp_hal_status = ADC_Enable(hadc);\n 8001906:\t4688 \tmov\tr8, r1\n 8001908:\t4691 \tmov\tr9, r2\n 800190a:\tf7ff fea7 \tbl\t800165c \n if (tmp_hal_status == HAL_OK)\n 800190e:\t4607 \tmov\tr7, r0\n 8001910:\t2800 \tcmp\tr0, #0\n 8001912:\td150 \tbne.n\t80019b6 \n ADC_STATE_CLR_SET(hadc->State,\n 8001914:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 8001916:\t6821 \tldr\tr1, [r4, #0]\n 8001918:\tf423 6370 \tbic.w\tr3, r3, #3840\t; 0xf00\n 800191c:\tf023 0301 \tbic.w\tr3, r3, #1\n 8001920:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8001924:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\n 8001926:\tf8da 3008 \tldr.w\tr3, [sl, #8]\n 800192a:\t06d8 \tlsls\tr0, r3, #27\n 800192c:\td03b \tbeq.n\t80019a6 \n 800192e:\tf1b1 4fa0 \tcmp.w\tr1, #1342177280\t; 0x50000000\n 8001932:\td038 \tbeq.n\t80019a6 \n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 8001934:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\n 8001936:\t4a21 \tldr\tr2, [pc, #132]\t; (80019bc )\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 8001938:\tf443 1380 \torr.w\tr3, r3, #1048576\t; 0x100000\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\n 800193c:\t4291 \tcmp\tr1, r2\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 800193e:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\n 8001940:\td10a \tbne.n\t8001958 \n 8001942:\tf04f 43a0 \tmov.w\tr3, #1342177280\t; 0x50000000\n 8001946:\t68db \tldr\tr3, [r3, #12]\n 8001948:\t019b \tlsls\tr3, r3, #6\n 800194a:\td505 \tbpl.n\t8001958 \n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\n 800194c:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 800194e:\tf423 5340 \tbic.w\tr3, r3, #12288\t; 0x3000\n 8001952:\tf443 5380 \torr.w\tr3, r3, #4096\t; 0x1000\n 8001956:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\n 8001958:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 800195a:\t6ba0 \tldr\tr0, [r4, #56]\t; 0x38\n 800195c:\t4a18 \tldr\tr2, [pc, #96]\t; (80019c0 )\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\n 800195e:\tf413 5380 \tands.w\tr3, r3, #4096\t; 0x1000\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \n 8001962:\tbf1c \titt\tne\n 8001964:\t6c63 \tldrne\tr3, [r4, #68]\t; 0x44\n 8001966:\tf023 0306 \tbicne.w\tr3, r3, #6\n ADC_CLEAR_ERRORCODE(hadc);\n 800196a:\t6463 \tstr\tr3, [r4, #68]\t; 0x44\n __HAL_UNLOCK(hadc);\n 800196c:\t2600 \tmovs\tr6, #0\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 800196e:\t4b15 \tldr\tr3, [pc, #84]\t; (80019c4 )\n __HAL_UNLOCK(hadc);\n 8001970:\tf884 603c \tstrb.w\tr6, [r4, #60]\t; 0x3c\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 8001974:\t6282 \tstr\tr2, [r0, #40]\t; 0x28\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 8001976:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\n 8001978:\t4a13 \tldr\tr2, [pc, #76]\t; (80019c8 )\n 800197a:\t6302 \tstr\tr2, [r0, #48]\t; 0x30\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\n 800197c:\t231c \tmovs\tr3, #28\n 800197e:\t600b \tstr\tr3, [r1, #0]\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\n 8001980:\t684b \tldr\tr3, [r1, #4]\n 8001982:\tf043 0310 \torr.w\tr3, r3, #16\n 8001986:\t604b \tstr\tr3, [r1, #4]\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8001988:\t68ce \tldr\tr6, [r1, #12]\n 800198a:\tf046 0601 \torr.w\tr6, r6, #1\n HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 800198e:\t464b \tmov\tr3, r9\n 8001990:\t4642 \tmov\tr2, r8\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8001992:\t60ce \tstr\tr6, [r1, #12]\n HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 8001994:\t3140 \tadds\tr1, #64\t; 0x40\n 8001996:\tf000 facb \tbl\t8001f30 \n SET_BIT(hadc->Instance->CR, ADC_CR_ADSTART);\n 800199a:\t6822 \tldr\tr2, [r4, #0]\n 800199c:\t6893 \tldr\tr3, [r2, #8]\n 800199e:\tf043 0304 \torr.w\tr3, r3, #4\n 80019a2:\t6093 \tstr\tr3, [r2, #8]\n 80019a4:\te7a8 \tb.n\t80018f8 \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 80019a6:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n 80019a8:\tf423 1380 \tbic.w\tr3, r3, #1048576\t; 0x100000\n 80019ac:\t6423 \tstr\tr3, [r4, #64]\t; 0x40\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != RESET)\n 80019ae:\t68cb \tldr\tr3, [r1, #12]\n 80019b0:\t019a \tlsls\tr2, r3, #6\n 80019b2:\td5d1 \tbpl.n\t8001958 \n 80019b4:\te7ca \tb.n\t800194c \n __HAL_UNLOCK(hadc);\n 80019b6:\tf884 603c \tstrb.w\tr6, [r4, #60]\t; 0x3c\n 80019ba:\te79d \tb.n\t80018f8 \n 80019bc:\t50000100 \t.word\t0x50000100\n 80019c0:\t080015a9 \t.word\t0x080015a9\n 80019c4:\t080015a1 \t.word\t0x080015a1\n 80019c8:\t08001589 \t.word\t0x08001589\n 80019cc:\t50000300 \t.word\t0x50000300\n\n080019d0 :\n{\n 80019d0:\tb4f0 \tpush\t{r4, r5, r6, r7}\n __HAL_LOCK(hadc);\n 80019d2:\tf890 203c \tldrb.w\tr2, [r0, #60]\t; 0x3c\n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\n 80019d6:\t68cc \tldr\tr4, [r1, #12]\n{\n 80019d8:\tb082 \tsub\tsp, #8\n 80019da:\t4603 \tmov\tr3, r0\n __HAL_LOCK(hadc);\n 80019dc:\t2a01 \tcmp\tr2, #1\n __IO uint32_t wait_loop_index = 0U;\n 80019de:\tf04f 0000 \tmov.w\tr0, #0\n 80019e2:\t9001 \tstr\tr0, [sp, #4]\n __HAL_LOCK(hadc);\n 80019e4:\tf000 80c3 \tbeq.w\t8001b6e \n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\n 80019e8:\t681a \tldr\tr2, [r3, #0]\n __HAL_LOCK(hadc);\n 80019ea:\t2001 \tmovs\tr0, #1\n 80019ec:\tf883 003c \tstrb.w\tr0, [r3, #60]\t; 0x3c\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\n 80019f0:\t6895 \tldr\tr5, [r2, #8]\n 80019f2:\t076d \tlsls\tr5, r5, #29\n 80019f4:\td436 \tbmi.n\t8001a64 \n if (sConfig->Rank < 5U)\n 80019f6:\t6848 \tldr\tr0, [r1, #4]\n 80019f8:\t2804 \tcmp\tr0, #4\n 80019fa:\td87d \tbhi.n\t8001af8 \n MODIFY_REG(hadc->Instance->SQR1,\n 80019fc:\teb00 0040 \tadd.w\tr0, r0, r0, lsl #1\n 8001a00:\t6b16 \tldr\tr6, [r2, #48]\t; 0x30\n 8001a02:\t680d \tldr\tr5, [r1, #0]\n 8001a04:\t0040 \tlsls\tr0, r0, #1\n 8001a06:\t271f \tmovs\tr7, #31\n 8001a08:\t4087 \tlsls\tr7, r0\n 8001a0a:\tea26 0607 \tbic.w\tr6, r6, r7\n 8001a0e:\tfa05 f000 \tlsl.w\tr0, r5, r0\n 8001a12:\t4330 \torrs\tr0, r6\n 8001a14:\t6310 \tstr\tr0, [r2, #48]\t; 0x30\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\n 8001a16:\t6890 \tldr\tr0, [r2, #8]\n 8001a18:\tf010 0f0c \ttst.w\tr0, #12\n 8001a1c:\td135 \tbne.n\t8001a8a \n if (sConfig->Channel >= ADC_CHANNEL_10)\n 8001a1e:\t2d09 \tcmp\tr5, #9\n 8001a20:\tf240 8093 \tbls.w\t8001b4a \n MODIFY_REG(hadc->Instance->SMPR2 ,\n 8001a24:\teb05 0745 \tadd.w\tr7, r5, r5, lsl #1\n 8001a28:\t6990 \tldr\tr0, [r2, #24]\n 8001a2a:\t688e \tldr\tr6, [r1, #8]\n 8001a2c:\t3f1e \tsubs\tr7, #30\n 8001a2e:\tf04f 0c07 \tmov.w\tip, #7\n 8001a32:\tfa0c fc07 \tlsl.w\tip, ip, r7\n 8001a36:\tea20 000c \tbic.w\tr0, r0, ip\n 8001a3a:\t40be \tlsls\tr6, r7\n 8001a3c:\t4330 \torrs\tr0, r6\n 8001a3e:\t6190 \tstr\tr0, [r2, #24]\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, sConfig->Offset);\n 8001a40:\te9d1 6704 \tldrd\tr6, r7, [r1, #16]\n 8001a44:\t68d0 \tldr\tr0, [r2, #12]\n 8001a46:\tf3c0 00c1 \tubfx\tr0, r0, #3, #2\n 8001a4a:\t0040 \tlsls\tr0, r0, #1\n 8001a4c:\t3e01 \tsubs\tr6, #1\n 8001a4e:\tfa07 f000 \tlsl.w\tr0, r7, r0\n switch (sConfig->OffsetNumber)\n 8001a52:\t2e03 \tcmp\tr6, #3\n 8001a54:\tf200 811d \tbhi.w\t8001c92 \n 8001a58:\te8df f016 \ttbh\t[pc, r6, lsl #1]\n 8001a5c:\t00e4000e \t.word\t0x00e4000e\n 8001a60:\t00d000da \t.word\t0x00d000da\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8001a64:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 8001a66:\tf042 0220 \torr.w\tr2, r2, #32\n 8001a6a:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n __HAL_UNLOCK(hadc);\n 8001a6c:\t2200 \tmovs\tr2, #0\n 8001a6e:\tf883 203c \tstrb.w\tr2, [r3, #60]\t; 0x3c\n}\n 8001a72:\tb002 \tadd\tsp, #8\n 8001a74:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001a76:\t4770 \tbx\tlr\n MODIFY_REG(hadc->Instance->OFR1 ,\n 8001a78:\t6e17 \tldr\tr7, [r2, #96]\t; 0x60\n 8001a7a:\t4e9c \tldr\tr6, [pc, #624]\t; (8001cec )\n 8001a7c:\t403e \tands\tr6, r7\n 8001a7e:\tea46 6685 \torr.w\tr6, r6, r5, lsl #26\n 8001a82:\t4330 \torrs\tr0, r6\n 8001a84:\tf040 4000 \torr.w\tr0, r0, #2147483648\t; 0x80000000\n 8001a88:\t6610 \tstr\tr0, [r2, #96]\t; 0x60\n if (ADC_IS_ENABLE(hadc) == RESET)\n 8001a8a:\t6890 \tldr\tr0, [r2, #8]\n 8001a8c:\tf000 0003 \tand.w\tr0, r0, #3\n 8001a90:\t2801 \tcmp\tr0, #1\n 8001a92:\td068 \tbeq.n\t8001b66 \n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\n 8001a94:\t2c01 \tcmp\tr4, #1\n 8001a96:\td06e \tbeq.n\t8001b76 \n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfig->Channel));\n 8001a98:\tf8d2 10b0 \tldr.w\tr1, [r2, #176]\t; 0xb0\n 8001a9c:\t2001 \tmovs\tr0, #1\n 8001a9e:\t40a8 \tlsls\tr0, r5\n 8001aa0:\tea21 0100 \tbic.w\tr1, r1, r0\n 8001aa4:\tf8c2 10b0 \tstr.w\tr1, [r2, #176]\t; 0xb0\n if (( (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) &&\n 8001aa8:\t2d10 \tcmp\tr5, #16\n 8001aaa:\td039 \tbeq.n\t8001b20 \n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_TSEN)) ) ||\n 8001aac:\t2d11 \tcmp\tr5, #17\n 8001aae:\td179 \tbne.n\t8001ba4 \n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VBATEN)) ) ||\n 8001ab0:\t498f \tldr\tr1, [pc, #572]\t; (8001cf0 )\n 8001ab2:\t6889 \tldr\tr1, [r1, #8]\n ( (sConfig->Channel == ADC_CHANNEL_VBAT) &&\n 8001ab4:\t01ce \tlsls\tr6, r1, #7\n 8001ab6:\td437 \tbmi.n\t8001b28 \n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001ab8:\t6890 \tldr\tr0, [r2, #8]\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001aba:\t498e \tldr\tr1, [pc, #568]\t; (8001cf4 )\n 8001abc:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001ac0:\tf000 0003 \tand.w\tr0, r0, #3\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001ac4:\tbf18 \tit\tne\n 8001ac6:\tf04f 41a0 \tmovne.w\tr1, #1342177280\t; 0x50000000\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001aca:\t2801 \tcmp\tr0, #1\n 8001acc:\tf000 808c \tbeq.w\t8001be8 \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\n 8001ad0:\t6888 \tldr\tr0, [r1, #8]\n 8001ad2:\tf000 0003 \tand.w\tr0, r0, #3\n 8001ad6:\t2801 \tcmp\tr0, #1\n 8001ad8:\tf000 80d7 \tbeq.w\t8001c8a \n if ((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) && (hadc->Instance == ADC1))\n 8001adc:\t2d10 \tcmp\tr5, #16\n 8001ade:\tf000 80b6 \tbeq.w\t8001c4e \n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && (hadc->Instance == ADC1))\n 8001ae2:\t2d11 \tcmp\tr5, #17\n 8001ae4:\tf000 80a8 \tbeq.w\t8001c38 \n else if (sConfig->Channel == ADC_CHANNEL_VREFINT)\n 8001ae8:\t2d12 \tcmp\tr5, #18\n 8001aea:\td11d \tbne.n\t8001b28 \n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VREFEN);\n 8001aec:\t4980 \tldr\tr1, [pc, #512]\t; (8001cf0 )\n 8001aee:\t688a \tldr\tr2, [r1, #8]\n 8001af0:\tf442 0280 \torr.w\tr2, r2, #4194304\t; 0x400000\n 8001af4:\t608a \tstr\tr2, [r1, #8]\n 8001af6:\te017 \tb.n\t8001b28 \n else if (sConfig->Rank < 10U)\n 8001af8:\t2809 \tcmp\tr0, #9\n 8001afa:\td917 \tbls.n\t8001b2c \n else if (sConfig->Rank < 15U)\n 8001afc:\t280e \tcmp\tr0, #14\n MODIFY_REG(hadc->Instance->SQR3 ,\n 8001afe:\teb00 0040 \tadd.w\tr0, r0, r0, lsl #1\n 8001b02:\tea4f 0040 \tmov.w\tr0, r0, lsl #1\n else if (sConfig->Rank < 15U)\n 8001b06:\td863 \tbhi.n\t8001bd0 \n MODIFY_REG(hadc->Instance->SQR3 ,\n 8001b08:\t6b96 \tldr\tr6, [r2, #56]\t; 0x38\n 8001b0a:\t680d \tldr\tr5, [r1, #0]\n 8001b0c:\t383c \tsubs\tr0, #60\t; 0x3c\n 8001b0e:\t271f \tmovs\tr7, #31\n 8001b10:\t4087 \tlsls\tr7, r0\n 8001b12:\tea26 0607 \tbic.w\tr6, r6, r7\n 8001b16:\tfa05 f000 \tlsl.w\tr0, r5, r0\n 8001b1a:\t4330 \torrs\tr0, r6\n 8001b1c:\t6390 \tstr\tr0, [r2, #56]\t; 0x38\n 8001b1e:\te77a \tb.n\t8001a16 \n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_TSEN)) ) ||\n 8001b20:\t4973 \tldr\tr1, [pc, #460]\t; (8001cf0 )\n 8001b22:\t6889 \tldr\tr1, [r1, #8]\n if (( (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) &&\n 8001b24:\t020f \tlsls\tr7, r1, #8\n 8001b26:\td5c7 \tbpl.n\t8001ab8 \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001b28:\t2000 \tmovs\tr0, #0\n 8001b2a:\te79f \tb.n\t8001a6c \n MODIFY_REG(hadc->Instance->SQR2,\n 8001b2c:\teb00 0040 \tadd.w\tr0, r0, r0, lsl #1\n 8001b30:\t0040 \tlsls\tr0, r0, #1\n 8001b32:\t6b56 \tldr\tr6, [r2, #52]\t; 0x34\n 8001b34:\t680d \tldr\tr5, [r1, #0]\n 8001b36:\t381e \tsubs\tr0, #30\n 8001b38:\t271f \tmovs\tr7, #31\n 8001b3a:\t4087 \tlsls\tr7, r0\n 8001b3c:\tea26 0607 \tbic.w\tr6, r6, r7\n 8001b40:\tfa05 f000 \tlsl.w\tr0, r5, r0\n 8001b44:\t4330 \torrs\tr0, r6\n 8001b46:\t6350 \tstr\tr0, [r2, #52]\t; 0x34\n 8001b48:\te765 \tb.n\t8001a16 \n MODIFY_REG(hadc->Instance->SMPR1 ,\n 8001b4a:\t6950 \tldr\tr0, [r2, #20]\n 8001b4c:\t688e \tldr\tr6, [r1, #8]\n 8001b4e:\teb05 0c45 \tadd.w\tip, r5, r5, lsl #1\n 8001b52:\t2707 \tmovs\tr7, #7\n 8001b54:\tfa07 f70c \tlsl.w\tr7, r7, ip\n 8001b58:\tea20 0007 \tbic.w\tr0, r0, r7\n 8001b5c:\tfa06 f60c \tlsl.w\tr6, r6, ip\n 8001b60:\t4330 \torrs\tr0, r6\n 8001b62:\t6150 \tstr\tr0, [r2, #20]\n 8001b64:\te76c \tb.n\t8001a40 \n if (ADC_IS_ENABLE(hadc) == RESET)\n 8001b66:\t6810 \tldr\tr0, [r2, #0]\n 8001b68:\t07c0 \tlsls\tr0, r0, #31\n 8001b6a:\td593 \tbpl.n\t8001a94 \n 8001b6c:\te7dc \tb.n\t8001b28 \n __HAL_LOCK(hadc);\n 8001b6e:\t2002 \tmovs\tr0, #2\n}\n 8001b70:\tb002 \tadd\tsp, #8\n 8001b72:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001b74:\t4770 \tbx\tlr\n SET_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfig->Channel));\n 8001b76:\tf8d2 00b0 \tldr.w\tr0, [r2, #176]\t; 0xb0\n 8001b7a:\t40ac \tlsls\tr4, r5\n 8001b7c:\t4304 \torrs\tr4, r0\n if (sConfig->Channel >= ADC_CHANNEL_10)\n 8001b7e:\t2d09 \tcmp\tr5, #9\n SET_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfig->Channel));\n 8001b80:\tf8c2 40b0 \tstr.w\tr4, [r2, #176]\t; 0xb0\n if (sConfig->Channel >= ADC_CHANNEL_10)\n 8001b84:\td915 \tbls.n\t8001bb2 \n MODIFY_REG(hadc->Instance->SMPR2,\n 8001b86:\teb05 0045 \tadd.w\tr0, r5, r5, lsl #1\n 8001b8a:\t688e \tldr\tr6, [r1, #8]\n 8001b8c:\t6994 \tldr\tr4, [r2, #24]\n 8001b8e:\tf1a0 011b \tsub.w\tr1, r0, #27\n 8001b92:\t2707 \tmovs\tr7, #7\n 8001b94:\t408f \tlsls\tr7, r1\n 8001b96:\tfa06 f001 \tlsl.w\tr0, r6, r1\n 8001b9a:\tea24 0107 \tbic.w\tr1, r4, r7\n 8001b9e:\t4301 \torrs\tr1, r0\n 8001ba0:\t6191 \tstr\tr1, [r2, #24]\n 8001ba2:\te781 \tb.n\t8001aa8 \n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VBATEN)) ) ||\n 8001ba4:\t2d12 \tcmp\tr5, #18\n 8001ba6:\td1bf \tbne.n\t8001b28 \n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VREFEN)))\n 8001ba8:\t4951 \tldr\tr1, [pc, #324]\t; (8001cf0 )\n 8001baa:\t6889 \tldr\tr1, [r1, #8]\n ( (sConfig->Channel == ADC_CHANNEL_VREFINT) &&\n 8001bac:\t024c \tlsls\tr4, r1, #9\n 8001bae:\td4bb \tbmi.n\t8001b28 \n 8001bb0:\te782 \tb.n\t8001ab8 \n MODIFY_REG(hadc->Instance->SMPR1,\n 8001bb2:\t3501 \tadds\tr5, #1\n 8001bb4:\t6888 \tldr\tr0, [r1, #8]\n 8001bb6:\t6951 \tldr\tr1, [r2, #20]\n 8001bb8:\teb05 0545 \tadd.w\tr5, r5, r5, lsl #1\n 8001bbc:\t2407 \tmovs\tr4, #7\n 8001bbe:\t40ac \tlsls\tr4, r5\n 8001bc0:\tea21 0104 \tbic.w\tr1, r1, r4\n 8001bc4:\tfa00 f505 \tlsl.w\tr5, r0, r5\n 8001bc8:\t4329 \torrs\tr1, r5\n 8001bca:\t6151 \tstr\tr1, [r2, #20]\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001bcc:\t2000 \tmovs\tr0, #0\n 8001bce:\te74d \tb.n\t8001a6c \n MODIFY_REG(hadc->Instance->SQR4 ,\n 8001bd0:\t6bd6 \tldr\tr6, [r2, #60]\t; 0x3c\n 8001bd2:\t680d \tldr\tr5, [r1, #0]\n 8001bd4:\t385a \tsubs\tr0, #90\t; 0x5a\n 8001bd6:\t271f \tmovs\tr7, #31\n 8001bd8:\t4087 \tlsls\tr7, r0\n 8001bda:\tea26 0607 \tbic.w\tr6, r6, r7\n 8001bde:\tfa05 f000 \tlsl.w\tr0, r5, r0\n 8001be2:\t4330 \torrs\tr0, r6\n 8001be4:\t63d0 \tstr\tr0, [r2, #60]\t; 0x3c\n 8001be6:\te716 \tb.n\t8001a16 \n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001be8:\t6810 \tldr\tr0, [r2, #0]\n 8001bea:\t07c0 \tlsls\tr0, r0, #31\n 8001bec:\tf57f af70 \tbpl.w\t8001ad0 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8001bf0:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 8001bf2:\tf042 0220 \torr.w\tr2, r2, #32\n 8001bf6:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n tmp_hal_status = HAL_ERROR;\n 8001bf8:\t2001 \tmovs\tr0, #1\n 8001bfa:\te737 \tb.n\t8001a6c \n MODIFY_REG(hadc->Instance->OFR4 ,\n 8001bfc:\t6ed7 \tldr\tr7, [r2, #108]\t; 0x6c\n 8001bfe:\t4e3b \tldr\tr6, [pc, #236]\t; (8001cec )\n 8001c00:\t403e \tands\tr6, r7\n 8001c02:\tea46 6685 \torr.w\tr6, r6, r5, lsl #26\n 8001c06:\t4330 \torrs\tr0, r6\n 8001c08:\tf040 4000 \torr.w\tr0, r0, #2147483648\t; 0x80000000\n 8001c0c:\t66d0 \tstr\tr0, [r2, #108]\t; 0x6c\n break;\n 8001c0e:\te73c \tb.n\t8001a8a \n MODIFY_REG(hadc->Instance->OFR3 ,\n 8001c10:\t6e97 \tldr\tr7, [r2, #104]\t; 0x68\n 8001c12:\t4e36 \tldr\tr6, [pc, #216]\t; (8001cec )\n 8001c14:\t403e \tands\tr6, r7\n 8001c16:\tea46 6685 \torr.w\tr6, r6, r5, lsl #26\n 8001c1a:\t4330 \torrs\tr0, r6\n 8001c1c:\tf040 4000 \torr.w\tr0, r0, #2147483648\t; 0x80000000\n 8001c20:\t6690 \tstr\tr0, [r2, #104]\t; 0x68\n break;\n 8001c22:\te732 \tb.n\t8001a8a \n MODIFY_REG(hadc->Instance->OFR2 ,\n 8001c24:\t6e57 \tldr\tr7, [r2, #100]\t; 0x64\n 8001c26:\t4e31 \tldr\tr6, [pc, #196]\t; (8001cec )\n 8001c28:\t403e \tands\tr6, r7\n 8001c2a:\tea46 6685 \torr.w\tr6, r6, r5, lsl #26\n 8001c2e:\t4330 \torrs\tr0, r6\n 8001c30:\tf040 4000 \torr.w\tr0, r0, #2147483648\t; 0x80000000\n 8001c34:\t6650 \tstr\tr0, [r2, #100]\t; 0x64\n break;\n 8001c36:\te728 \tb.n\t8001a8a \n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && (hadc->Instance == ADC1))\n 8001c38:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n 8001c3c:\tf47f af74 \tbne.w\t8001b28 \n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VBATEN);\n 8001c40:\t492b \tldr\tr1, [pc, #172]\t; (8001cf0 )\n 8001c42:\t688a \tldr\tr2, [r1, #8]\n 8001c44:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 8001c48:\t608a \tstr\tr2, [r1, #8]\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001c4a:\t2000 \tmovs\tr0, #0\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VBATEN);\n 8001c4c:\te70e \tb.n\t8001a6c \n if ((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) && (hadc->Instance == ADC1))\n 8001c4e:\tf1b2 4fa0 \tcmp.w\tr2, #1342177280\t; 0x50000000\n 8001c52:\tf47f af69 \tbne.w\t8001b28 \n SET_BIT(tmpADC_Common->CCR, ADC_CCR_TSEN);\n 8001c56:\t4926 \tldr\tr1, [pc, #152]\t; (8001cf0 )\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\n 8001c58:\t4c27 \tldr\tr4, [pc, #156]\t; (8001cf8 )\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_TSEN);\n 8001c5a:\t688a \tldr\tr2, [r1, #8]\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\n 8001c5c:\t4827 \tldr\tr0, [pc, #156]\t; (8001cfc )\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_TSEN);\n 8001c5e:\tf442 0200 \torr.w\tr2, r2, #8388608\t; 0x800000\n 8001c62:\t608a \tstr\tr2, [r1, #8]\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\n 8001c64:\t6822 \tldr\tr2, [r4, #0]\n 8001c66:\tfba0 1202 \tumull\tr1, r2, r0, r2\n 8001c6a:\t0c92 \tlsrs\tr2, r2, #18\n 8001c6c:\teb02 0282 \tadd.w\tr2, r2, r2, lsl #2\n 8001c70:\t0052 \tlsls\tr2, r2, #1\n 8001c72:\t9201 \tstr\tr2, [sp, #4]\n while(wait_loop_index != 0U)\n 8001c74:\t9a01 \tldr\tr2, [sp, #4]\n 8001c76:\t2a00 \tcmp\tr2, #0\n 8001c78:\tf43f af56 \tbeq.w\t8001b28 \n wait_loop_index--;\n 8001c7c:\t9a01 \tldr\tr2, [sp, #4]\n 8001c7e:\t3a01 \tsubs\tr2, #1\n 8001c80:\t9201 \tstr\tr2, [sp, #4]\n while(wait_loop_index != 0U)\n 8001c82:\t9a01 \tldr\tr2, [sp, #4]\n 8001c84:\t2a00 \tcmp\tr2, #0\n 8001c86:\td1f9 \tbne.n\t8001c7c \n 8001c88:\te74e \tb.n\t8001b28 \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\n 8001c8a:\t6809 \tldr\tr1, [r1, #0]\n 8001c8c:\t07c9 \tlsls\tr1, r1, #31\n 8001c8e:\td4af \tbmi.n\t8001bf0 \n 8001c90:\te724 \tb.n\t8001adc \n if (((hadc->Instance->OFR1) & ADC_OFR1_OFFSET1_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\n 8001c92:\t6e10 \tldr\tr0, [r2, #96]\t; 0x60\n 8001c94:\tf000 40f8 \tand.w\tr0, r0, #2080374784\t; 0x7c000000\n 8001c98:\tebb0 6f85 \tcmp.w\tr0, r5, lsl #26\n 8001c9c:\tea4f 6685 \tmov.w\tr6, r5, lsl #26\n 8001ca0:\td014 \tbeq.n\t8001ccc \n if (((hadc->Instance->OFR2) & ADC_OFR2_OFFSET2_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\n 8001ca2:\t6e50 \tldr\tr0, [r2, #100]\t; 0x64\n 8001ca4:\tf000 40f8 \tand.w\tr0, r0, #2080374784\t; 0x7c000000\n 8001ca8:\t4286 \tcmp\tr6, r0\n 8001caa:\td014 \tbeq.n\t8001cd6 \n if (((hadc->Instance->OFR3) & ADC_OFR3_OFFSET3_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\n 8001cac:\t6e90 \tldr\tr0, [r2, #104]\t; 0x68\n 8001cae:\tf000 40f8 \tand.w\tr0, r0, #2080374784\t; 0x7c000000\n 8001cb2:\t4286 \tcmp\tr6, r0\n 8001cb4:\td014 \tbeq.n\t8001ce0 \n if (((hadc->Instance->OFR4) & ADC_OFR4_OFFSET4_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\n 8001cb6:\t6ed0 \tldr\tr0, [r2, #108]\t; 0x6c\n 8001cb8:\tf000 40f8 \tand.w\tr0, r0, #2080374784\t; 0x7c000000\n 8001cbc:\t4286 \tcmp\tr6, r0\n 8001cbe:\tf47f aee4 \tbne.w\t8001a8a \n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN);\n 8001cc2:\t6ed0 \tldr\tr0, [r2, #108]\t; 0x6c\n 8001cc4:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001cc8:\t66d0 \tstr\tr0, [r2, #108]\t; 0x6c\n 8001cca:\te6de \tb.n\t8001a8a \n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN);\n 8001ccc:\t6e10 \tldr\tr0, [r2, #96]\t; 0x60\n 8001cce:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001cd2:\t6610 \tstr\tr0, [r2, #96]\t; 0x60\n 8001cd4:\te7e5 \tb.n\t8001ca2 \n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN); \n 8001cd6:\t6e50 \tldr\tr0, [r2, #100]\t; 0x64\n 8001cd8:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001cdc:\t6650 \tstr\tr0, [r2, #100]\t; 0x64\n 8001cde:\te7e5 \tb.n\t8001cac \n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN);\n 8001ce0:\t6e90 \tldr\tr0, [r2, #104]\t; 0x68\n 8001ce2:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001ce6:\t6690 \tstr\tr0, [r2, #104]\t; 0x68\n 8001ce8:\te7e5 \tb.n\t8001cb6 \n 8001cea:\tbf00 \tnop\n 8001cec:\t83fff000 \t.word\t0x83fff000\n 8001cf0:\t50000300 \t.word\t0x50000300\n 8001cf4:\t50000100 \t.word\t0x50000100\n 8001cf8:\t20000800 \t.word\t0x20000800\n 8001cfc:\t431bde83 \t.word\t0x431bde83\n\n08001d00 :\n{\n 8001d00:\tb4f0 \tpush\t{r4, r5, r6, r7}\n 8001d02:\t4603 \tmov\tr3, r0\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001d04:\t4835 \tldr\tr0, [pc, #212]\t; (8001ddc )\n 8001d06:\t681c \tldr\tr4, [r3, #0]\n __HAL_LOCK(hadc);\n 8001d08:\tf893 203c \tldrb.w\tr2, [r3, #60]\t; 0x3c\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\n 8001d0c:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n 8001d10:\tbf18 \tit\tne\n 8001d12:\tf04f 40a0 \tmovne.w\tr0, #1342177280\t; 0x50000000\n __HAL_LOCK(hadc);\n 8001d16:\t2a01 \tcmp\tr2, #1\n 8001d18:\td035 \tbeq.n\t8001d86 \n 8001d1a:\t2201 \tmovs\tr2, #1\n if(multimode->Mode != ADC_MODE_INDEPENDENT)\n 8001d1c:\t680d \tldr\tr5, [r1, #0]\n __HAL_LOCK(hadc);\n 8001d1e:\tf883 203c \tstrb.w\tr2, [r3, #60]\t; 0x3c\n if ( (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) \n 8001d22:\t68a2 \tldr\tr2, [r4, #8]\n 8001d24:\t0757 \tlsls\tr7, r2, #29\n 8001d26:\td509 \tbpl.n\t8001d3c \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8001d28:\t6c1a \tldr\tr2, [r3, #64]\t; 0x40\n 8001d2a:\tf042 0220 \torr.w\tr2, r2, #32\n 8001d2e:\t641a \tstr\tr2, [r3, #64]\t; 0x40\n tmp_hal_status = HAL_ERROR;\n 8001d30:\t2001 \tmovs\tr0, #1\n __HAL_UNLOCK(hadc);\n 8001d32:\t2200 \tmovs\tr2, #0\n 8001d34:\tf883 203c \tstrb.w\tr2, [r3, #60]\t; 0x3c\n} \n 8001d38:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001d3a:\t4770 \tbx\tlr\n && (ADC_IS_CONVERSION_ONGOING_REGULAR(&tmphadcSharingSameCommonRegister) == RESET) )\n 8001d3c:\t6882 \tldr\tr2, [r0, #8]\n 8001d3e:\t0756 \tlsls\tr6, r2, #29\n 8001d40:\td4f2 \tbmi.n\t8001d28 \n if(multimode->Mode != ADC_MODE_INDEPENDENT)\n 8001d42:\tb31d \tcbz\tr5, 8001d8c \n MODIFY_REG(tmpADC_Common->CCR ,\n 8001d44:\t4f26 \tldr\tr7, [pc, #152]\t; (8001de0 )\n 8001d46:\t684e \tldr\tr6, [r1, #4]\n 8001d48:\t68ba \tldr\tr2, [r7, #8]\n 8001d4a:\tf893 c030 \tldrb.w\tip, [r3, #48]\t; 0x30\n 8001d4e:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 8001d52:\t4332 \torrs\tr2, r6\n 8001d54:\tea42 324c \torr.w\tr2, r2, ip, lsl #13\n 8001d58:\t60ba \tstr\tr2, [r7, #8]\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001d5a:\t68a2 \tldr\tr2, [r4, #8]\n 8001d5c:\tf002 0203 \tand.w\tr2, r2, #3\n 8001d60:\t2a01 \tcmp\tr2, #1\n 8001d62:\td037 \tbeq.n\t8001dd4 \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\n 8001d64:\t6882 \tldr\tr2, [r0, #8]\n 8001d66:\tf002 0203 \tand.w\tr2, r2, #3\n 8001d6a:\t2a01 \tcmp\tr2, #1\n 8001d6c:\td02a \tbeq.n\t8001dc4 \n MODIFY_REG(tmpADC_Common->CCR ,\n 8001d6e:\t481c \tldr\tr0, [pc, #112]\t; (8001de0 )\n 8001d70:\t6889 \tldr\tr1, [r1, #8]\n 8001d72:\t6882 \tldr\tr2, [r0, #8]\n 8001d74:\tf422 6271 \tbic.w\tr2, r2, #3856\t; 0xf10\n 8001d78:\t430d \torrs\tr5, r1\n 8001d7a:\tf022 020f \tbic.w\tr2, r2, #15\n 8001d7e:\t4315 \torrs\tr5, r2\n 8001d80:\t6085 \tstr\tr5, [r0, #8]\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001d82:\t2000 \tmovs\tr0, #0\n 8001d84:\te7d5 \tb.n\t8001d32 \n __HAL_LOCK(hadc);\n 8001d86:\t2002 \tmovs\tr0, #2\n} \n 8001d88:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001d8a:\t4770 \tbx\tlr\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\n 8001d8c:\t4914 \tldr\tr1, [pc, #80]\t; (8001de0 )\n 8001d8e:\t688a \tldr\tr2, [r1, #8]\n 8001d90:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 8001d94:\t608a \tstr\tr2, [r1, #8]\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001d96:\t68a2 \tldr\tr2, [r4, #8]\n 8001d98:\tf002 0203 \tand.w\tr2, r2, #3\n 8001d9c:\t2a01 \tcmp\tr2, #1\n 8001d9e:\td015 \tbeq.n\t8001dcc \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\n 8001da0:\t6882 \tldr\tr2, [r0, #8]\n 8001da2:\tf002 0203 \tand.w\tr2, r2, #3\n 8001da6:\t2a01 \tcmp\tr2, #1\n 8001da8:\td008 \tbeq.n\t8001dbc \n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MULTI | ADC_CCR_DELAY);\n 8001daa:\t490d \tldr\tr1, [pc, #52]\t; (8001de0 )\n 8001dac:\t688a \tldr\tr2, [r1, #8]\n 8001dae:\tf422 6271 \tbic.w\tr2, r2, #3856\t; 0xf10\n 8001db2:\tf022 020f \tbic.w\tr2, r2, #15\n 8001db6:\t608a \tstr\tr2, [r1, #8]\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001db8:\t2000 \tmovs\tr0, #0\n 8001dba:\te7ba \tb.n\t8001d32 \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\n 8001dbc:\t6802 \tldr\tr2, [r0, #0]\n 8001dbe:\t07d2 \tlsls\tr2, r2, #31\n 8001dc0:\td4df \tbmi.n\t8001d82 \n 8001dc2:\te7f2 \tb.n\t8001daa \n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\n 8001dc4:\t6802 \tldr\tr2, [r0, #0]\n 8001dc6:\t07d0 \tlsls\tr0, r2, #31\n 8001dc8:\td4db \tbmi.n\t8001d82 \n 8001dca:\te7d0 \tb.n\t8001d6e \n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001dcc:\t6822 \tldr\tr2, [r4, #0]\n 8001dce:\t07d1 \tlsls\tr1, r2, #31\n 8001dd0:\td4d7 \tbmi.n\t8001d82 \n 8001dd2:\te7e5 \tb.n\t8001da0 \n if ((ADC_IS_ENABLE(hadc) == RESET) &&\n 8001dd4:\t6822 \tldr\tr2, [r4, #0]\n 8001dd6:\t07d4 \tlsls\tr4, r2, #31\n 8001dd8:\td5c4 \tbpl.n\t8001d64 \n 8001dda:\te7d2 \tb.n\t8001d82 \n 8001ddc:\t50000100 \t.word\t0x50000100\n 8001de0:\t50000300 \t.word\t0x50000300\n\n08001de4 :\n reg_value = SCB->AIRCR; /* read old register configuration */\n 8001de4:\t4908 \tldr\tr1, [pc, #32]\t; (8001e08 )\n 8001de6:\t68ca \tldr\tr2, [r1, #12]\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\n * The pending IRQ priority will be managed only by the subpriority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\n{\n 8001de8:\tb410 \tpush\t{r4}\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8001dea:\t0200 \tlsls\tr0, r0, #8\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 8001dec:\tf64f 04ff \tmovw\tr4, #63743\t; 0xf8ff\n 8001df0:\t4022 \tands\tr2, r4\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8001df2:\tf400 63e0 \tand.w\tr3, r0, #1792\t; 0x700\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n 8001df6:\t4313 \torrs\tr3, r2\n reg_value = (reg_value |\n 8001df8:\tf043 63bf \torr.w\tr3, r3, #100139008\t; 0x5f80000\n 8001dfc:\tf443 3300 \torr.w\tr3, r3, #131072\t; 0x20000\n /* Check the parameters */\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\n\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\n NVIC_SetPriorityGrouping(PriorityGroup);\n}\n 8001e00:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SCB->AIRCR = reg_value;\n 8001e04:\t60cb \tstr\tr3, [r1, #12]\n 8001e06:\t4770 \tbx\tlr\n 8001e08:\te000ed00 \t.word\t0xe000ed00\n\n08001e0c :\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8001e0c:\t4b19 \tldr\tr3, [pc, #100]\t; (8001e74 )\n 8001e0e:\t68db \tldr\tr3, [r3, #12]\n 8001e10:\tf3c3 2302 \tubfx\tr3, r3, #8, #3\n * This parameter can be a value between 0 and 15 as described in the table CORTEX_NVIC_Priority_Table\n * A lower priority value indicates a higher priority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\n{\n 8001e14:\tb430 \tpush\t{r4, r5}\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8001e16:\tf1c3 0507 \trsb\tr5, r3, #7\n 8001e1a:\t2d04 \tcmp\tr5, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 8001e1c:\tf103 0404 \tadd.w\tr4, r3, #4\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8001e20:\tbf28 \tit\tcs\n 8001e22:\t2504 \tmovcs\tr5, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 8001e24:\t2c06 \tcmp\tr4, #6\n 8001e26:\td919 \tbls.n\t8001e5c \n 8001e28:\t3b03 \tsubs\tr3, #3\n 8001e2a:\tf04f 34ff \tmov.w\tr4, #4294967295\t; 0xffffffff\n 8001e2e:\t409c \tlsls\tr4, r3\n 8001e30:\tea22 0204 \tbic.w\tr2, r2, r4\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 8001e34:\tf04f 34ff \tmov.w\tr4, #4294967295\t; 0xffffffff\n 8001e38:\t40ac \tlsls\tr4, r5\n 8001e3a:\tea21 0104 \tbic.w\tr1, r1, r4\n 8001e3e:\t4099 \tlsls\tr1, r3\n if ((int32_t)(IRQn) >= 0)\n 8001e40:\t2800 \tcmp\tr0, #0\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 8001e42:\tea41 0102 \torr.w\tr1, r1, r2\n if ((int32_t)(IRQn) >= 0)\n 8001e46:\tdb0c \tblt.n\t8001e62 \n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001e48:\tf100 4060 \tadd.w\tr0, r0, #3758096384\t; 0xe0000000\n 8001e4c:\tf500 4061 \tadd.w\tr0, r0, #57600\t; 0xe100\n 8001e50:\t0109 \tlsls\tr1, r1, #4\n 8001e52:\tb2c9 \tuxtb\tr1, r1\n 8001e54:\tf880 1300 \tstrb.w\tr1, [r0, #768]\t; 0x300\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\n \n prioritygroup = NVIC_GetPriorityGrouping();\n \n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\n}\n 8001e58:\tbc30 \tpop\t{r4, r5}\n 8001e5a:\t4770 \tbx\tlr\n 8001e5c:\t2200 \tmovs\tr2, #0\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 8001e5e:\t4613 \tmov\tr3, r2\n 8001e60:\te7e8 \tb.n\t8001e34 \n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001e62:\t4b05 \tldr\tr3, [pc, #20]\t; (8001e78 )\n 8001e64:\tf000 000f \tand.w\tr0, r0, #15\n 8001e68:\t0109 \tlsls\tr1, r1, #4\n 8001e6a:\t4403 \tadd\tr3, r0\n 8001e6c:\tb2c9 \tuxtb\tr1, r1\n 8001e6e:\t7619 \tstrb\tr1, [r3, #24]\n 8001e70:\tbc30 \tpop\t{r4, r5}\n 8001e72:\t4770 \tbx\tlr\n 8001e74:\te000ed00 \t.word\t0xe000ed00\n 8001e78:\te000ecfc \t.word\t0xe000ecfc\n\n08001e7c :\n if ((int32_t)(IRQn) >= 0)\n 8001e7c:\t2800 \tcmp\tr0, #0\n 8001e7e:\tdb07 \tblt.n\t8001e90 \n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 8001e80:\tf000 011f \tand.w\tr1, r0, #31\n 8001e84:\t4a03 \tldr\tr2, [pc, #12]\t; (8001e94 )\n 8001e86:\t0940 \tlsrs\tr0, r0, #5\n 8001e88:\t2301 \tmovs\tr3, #1\n 8001e8a:\t408b \tlsls\tr3, r1\n 8001e8c:\tf842 3020 \tstr.w\tr3, [r2, r0, lsl #2]\n /* Check the parameters */\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\n \n /* Enable interrupt */\n NVIC_EnableIRQ(IRQn);\n}\n 8001e90:\t4770 \tbx\tlr\n 8001e92:\tbf00 \tnop\n 8001e94:\te000e100 \t.word\t0xe000e100\n\n08001e98 :\n function SysTick_Config is not included. In this case, the file device.h\n must contain a vendor-specific implementation of this function.\n */\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\n{\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\n 8001e98:\t3801 \tsubs\tr0, #1\n 8001e9a:\tf1b0 7f80 \tcmp.w\tr0, #16777216\t; 0x1000000\n 8001e9e:\td20e \tbcs.n\t8001ebe \n {\n return (1UL); /* Reload value impossible */\n }\n\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8001ea0:\t4b08 \tldr\tr3, [pc, #32]\t; (8001ec4 )\n * @param TicksNumb Specifies the ticks Number of ticks between two interrupts.\n * @retval status: - 0 Function succeeded.\n * - 1 Function failed.\n */\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\n{\n 8001ea2:\tb410 \tpush\t{r4}\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001ea4:\t4c08 \tldr\tr4, [pc, #32]\t; (8001ec8 )\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8001ea6:\t6058 \tstr\tr0, [r3, #4]\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001ea8:\t20f0 \tmovs\tr0, #240\t; 0xf0\n 8001eaa:\tf884 0023 \tstrb.w\tr0, [r4, #35]\t; 0x23\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8001eae:\t2200 \tmovs\tr2, #0\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8001eb0:\t2107 \tmovs\tr1, #7\n SysTick_CTRL_TICKINT_Msk |\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\n return (0UL); /* Function successful */\n 8001eb2:\t4610 \tmov\tr0, r2\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8001eb4:\t609a \tstr\tr2, [r3, #8]\n return SysTick_Config(TicksNumb);\n}\n 8001eb6:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8001eba:\t6019 \tstr\tr1, [r3, #0]\n 8001ebc:\t4770 \tbx\tlr\n return (1UL); /* Reload value impossible */\n 8001ebe:\t2001 \tmovs\tr0, #1\n 8001ec0:\t4770 \tbx\tlr\n 8001ec2:\tbf00 \tnop\n 8001ec4:\te000e010 \t.word\t0xe000e010\n 8001ec8:\te000ed00 \t.word\t0xe000ed00\n\n08001ecc :\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\n{ \n uint32_t tmp = 0U;\n \n /* Check the DMA handle allocation */\n if(NULL == hdma)\n 8001ecc:\tb338 \tcbz\tr0, 8001f1e \n{ \n 8001ece:\tb470 \tpush\t{r4, r5, r6}\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE | \\\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC | \\\n DMA_CCR_DIR));\n \n /* Prepare the DMA Channel configuration */\n tmp |= hdma->Init.Direction |\n 8001ed0:\te9d0 2501 \tldrd\tr2, r5, [r0, #4]\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8001ed4:\te9d0 1403 \tldrd\tr1, r4, [r0, #12]\n 8001ed8:\t4603 \tmov\tr3, r0\n tmp |= hdma->Init.Direction |\n 8001eda:\t432a \torrs\tr2, r5\n tmp = hdma->Instance->CCR;\n 8001edc:\t6800 \tldr\tr0, [r0, #0]\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8001ede:\t695e \tldr\tr6, [r3, #20]\n 8001ee0:\t699d \tldr\tr5, [r3, #24]\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8001ee2:\t430a \torrs\tr2, r1\n 8001ee4:\t4322 \torrs\tr2, r4\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8001ee6:\t4332 \torrs\tr2, r6\n tmp = hdma->Instance->CCR;\n 8001ee8:\t6804 \tldr\tr4, [r0, #0]\n hdma->DmaBaseAddress = DMA2;\n }\n#else\n /* calculation of the channel index */\n /* DMA1 */\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\n 8001eea:\t490e \tldr\tr1, [pc, #56]\t; (8001f24 )\n 8001eec:\t4e0e \tldr\tr6, [pc, #56]\t; (8001f28 )\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8001eee:\t432a \torrs\tr2, r5\n hdma->Init.Mode | hdma->Init.Priority;\n 8001ef0:\t69dd \tldr\tr5, [r3, #28]\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE | \\\n 8001ef2:\tf424 547f \tbic.w\tr4, r4, #16320\t; 0x3fc0\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\n 8001ef6:\t4401 \tadd\tr1, r0\n hdma->Init.Mode | hdma->Init.Priority;\n 8001ef8:\t432a \torrs\tr2, r5\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE | \\\n 8001efa:\tf024 0430 \tbic.w\tr4, r4, #48\t; 0x30\n tmp |= hdma->Init.Direction |\n 8001efe:\t4322 \torrs\tr2, r4\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\n 8001f00:\tfba6 6101 \tumull\tr6, r1, r6, r1\n hdma->Instance->CCR = tmp; \n 8001f04:\t6002 \tstr\tr2, [r0, #0]\n hdma->DmaBaseAddress = DMA1;\n 8001f06:\t4c09 \tldr\tr4, [pc, #36]\t; (8001f2c )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\n 8001f08:\t0909 \tlsrs\tr1, r1, #4\n hdma->Lock = HAL_UNLOCKED;\n 8001f0a:\tf44f 7280 \tmov.w\tr2, #256\t; 0x100\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001f0e:\t2000 \tmovs\tr0, #0\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\n 8001f10:\t0089 \tlsls\tr1, r1, #2\n hdma->Lock = HAL_UNLOCKED;\n 8001f12:\t841a \tstrh\tr2, [r3, #32]\n hdma->DmaBaseAddress = DMA1;\n 8001f14:\te9c3 410f \tstrd\tr4, r1, [r3, #60]\t; 0x3c\n} \n 8001f18:\tbc70 \tpop\t{r4, r5, r6}\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001f1a:\t6398 \tstr\tr0, [r3, #56]\t; 0x38\n} \n 8001f1c:\t4770 \tbx\tlr\n return HAL_ERROR;\n 8001f1e:\t2001 \tmovs\tr0, #1\n} \n 8001f20:\t4770 \tbx\tlr\n 8001f22:\tbf00 \tnop\n 8001f24:\tbffdfff8 \t.word\t0xbffdfff8\n 8001f28:\tcccccccd \t.word\t0xcccccccd\n 8001f2c:\t40020000 \t.word\t0x40020000\n\n08001f30 :\n{\n 8001f30:\tb4f0 \tpush\t{r4, r5, r6, r7}\n __HAL_LOCK(hdma);\n 8001f32:\tf890 4020 \tldrb.w\tr4, [r0, #32]\n 8001f36:\t2c01 \tcmp\tr4, #1\n 8001f38:\td039 \tbeq.n\t8001fae \n if(HAL_DMA_STATE_READY == hdma->State)\n 8001f3a:\tf890 5021 \tldrb.w\tr5, [r0, #33]\t; 0x21\n __HAL_LOCK(hdma);\n 8001f3e:\t2401 \tmovs\tr4, #1\n if(HAL_DMA_STATE_READY == hdma->State)\n 8001f40:\t42a5 \tcmp\tr5, r4\n __HAL_LOCK(hdma);\n 8001f42:\tf880 4020 \tstrb.w\tr4, [r0, #32]\n if(HAL_DMA_STATE_READY == hdma->State)\n 8001f46:\td005 \tbeq.n\t8001f54 \n __HAL_UNLOCK(hdma); \n 8001f48:\t2300 \tmovs\tr3, #0\n 8001f4a:\tf880 3020 \tstrb.w\tr3, [r0, #32]\n} \n 8001f4e:\tbcf0 \tpop\t{r4, r5, r6, r7}\n status = HAL_BUSY;\n 8001f50:\t2002 \tmovs\tr0, #2\n} \n 8001f52:\t4770 \tbx\tlr\n \thdma->Instance->CCR &= ~DMA_CCR_EN;\n 8001f54:\t6804 \tldr\tr4, [r0, #0]\n \thdma->State = HAL_DMA_STATE_BUSY;\n 8001f56:\t2702 \tmovs\tr7, #2\n \thdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001f58:\t2600 \tmovs\tr6, #0\n \thdma->State = HAL_DMA_STATE_BUSY;\n 8001f5a:\tf880 7021 \tstrb.w\tr7, [r0, #33]\t; 0x21\n \thdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001f5e:\t6386 \tstr\tr6, [r0, #56]\t; 0x38\n \thdma->Instance->CCR &= ~DMA_CCR_EN;\n 8001f60:\t6826 \tldr\tr6, [r4, #0]\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\n 8001f62:\t6bc7 \tldr\tr7, [r0, #60]\t; 0x3c\n \thdma->Instance->CCR &= ~DMA_CCR_EN;\n 8001f64:\tf026 0c01 \tbic.w\tip, r6, #1\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\n 8001f68:\t6c06 \tldr\tr6, [r0, #64]\t; 0x40\n \thdma->Instance->CCR &= ~DMA_CCR_EN;\n 8001f6a:\tf8c4 c000 \tstr.w\tip, [r4]\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\n 8001f6e:\t40b5 \tlsls\tr5, r6\n if((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 8001f70:\t6846 \tldr\tr6, [r0, #4]\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\n 8001f72:\t607d \tstr\tr5, [r7, #4]\n hdma->Instance->CNDTR = DataLength;\n 8001f74:\t6063 \tstr\tr3, [r4, #4]\n if(NULL != hdma->XferHalfCpltCallback )\n 8001f76:\t6ac3 \tldr\tr3, [r0, #44]\t; 0x2c\n if((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 8001f78:\t2e10 \tcmp\tr6, #16\n hdma->Instance->CPAR = DstAddress;\n 8001f7a:\tbf0b \titete\teq\n 8001f7c:\t60a2 \tstreq\tr2, [r4, #8]\n hdma->Instance->CPAR = SrcAddress;\n 8001f7e:\t60a1 \tstrne\tr1, [r4, #8]\n hdma->Instance->CMAR = SrcAddress;\n 8001f80:\t60e1 \tstreq\tr1, [r4, #12]\n hdma->Instance->CMAR = DstAddress;\n 8001f82:\t60e2 \tstrne\tr2, [r4, #12]\n if(NULL != hdma->XferHalfCpltCallback )\n 8001f84:\tb153 \tcbz\tr3, 8001f9c \n hdma->Instance->CCR |= (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\n 8001f86:\t6823 \tldr\tr3, [r4, #0]\n 8001f88:\tf043 030e \torr.w\tr3, r3, #14\n 8001f8c:\t6023 \tstr\tr3, [r4, #0]\n \thdma->Instance->CCR |= DMA_CCR_EN;\n 8001f8e:\t6823 \tldr\tr3, [r4, #0]\n 8001f90:\tf043 0301 \torr.w\tr3, r3, #1\n 8001f94:\t6023 \tstr\tr3, [r4, #0]\n\tHAL_StatusTypeDef status = HAL_OK;\n 8001f96:\t2000 \tmovs\tr0, #0\n} \n 8001f98:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001f9a:\t4770 \tbx\tlr\n \t\thdma->Instance->CCR |= (DMA_IT_TC | DMA_IT_TE);\n 8001f9c:\t6823 \tldr\tr3, [r4, #0]\n 8001f9e:\tf043 030a \torr.w\tr3, r3, #10\n 8001fa2:\t6023 \tstr\tr3, [r4, #0]\n \t\thdma->Instance->CCR &= ~DMA_IT_HT;\n 8001fa4:\t6823 \tldr\tr3, [r4, #0]\n 8001fa6:\tf023 0304 \tbic.w\tr3, r3, #4\n 8001faa:\t6023 \tstr\tr3, [r4, #0]\n 8001fac:\te7ef \tb.n\t8001f8e \n __HAL_LOCK(hdma);\n 8001fae:\t2002 \tmovs\tr0, #2\n} \n 8001fb0:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001fb2:\t4770 \tbx\tlr\n\n08001fb4 :\n{\n 8001fb4:\tb470 \tpush\t{r4, r5, r6}\n if ((RESET != (flag_it & (DMA_FLAG_HT1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_HT)))\n 8001fb6:\te9d0 620f \tldrd\tr6, r2, [r0, #60]\t; 0x3c\n 8001fba:\t2304 \tmovs\tr3, #4\n\tuint32_t flag_it = hdma->DmaBaseAddress->ISR;\n 8001fbc:\t6831 \tldr\tr1, [r6, #0]\n uint32_t source_it = hdma->Instance->CCR;\n 8001fbe:\t6804 \tldr\tr4, [r0, #0]\n if ((RESET != (flag_it & (DMA_FLAG_HT1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_HT)))\n 8001fc0:\t4093 \tlsls\tr3, r2\n 8001fc2:\t420b \ttst\tr3, r1\n uint32_t source_it = hdma->Instance->CCR;\n 8001fc4:\t6825 \tldr\tr5, [r4, #0]\n if ((RESET != (flag_it & (DMA_FLAG_HT1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_HT)))\n 8001fc6:\td00e \tbeq.n\t8001fe6 \n 8001fc8:\tf015 0f04 \ttst.w\tr5, #4\n 8001fcc:\td00b \tbeq.n\t8001fe6 \n \tif((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8001fce:\t6822 \tldr\tr2, [r4, #0]\n 8001fd0:\t0692 \tlsls\tr2, r2, #26\n 8001fd2:\td403 \tbmi.n\t8001fdc \n \t\thdma->Instance->CCR &= ~DMA_IT_HT;\n 8001fd4:\t6822 \tldr\tr2, [r4, #0]\n 8001fd6:\tf022 0204 \tbic.w\tr2, r2, #4\n 8001fda:\t6022 \tstr\tr2, [r4, #0]\n \tif(hdma->XferHalfCpltCallback != NULL)\n 8001fdc:\t6ac2 \tldr\tr2, [r0, #44]\t; 0x2c\n \thdma->DmaBaseAddress->IFCR = DMA_FLAG_HT1 << hdma->ChannelIndex;\n 8001fde:\t6073 \tstr\tr3, [r6, #4]\n \tif(hdma->XferHalfCpltCallback != NULL)\n 8001fe0:\tb1ca \tcbz\tr2, 8002016 \n} \n 8001fe2:\tbc70 \tpop\t{r4, r5, r6}\n \t\thdma->XferCpltCallback(hdma);\n 8001fe4:\t4710 \tbx\tr2\n else if ((RESET != (flag_it & (DMA_FLAG_TC1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_TC)))\n 8001fe6:\t2302 \tmovs\tr3, #2\n 8001fe8:\t4093 \tlsls\tr3, r2\n 8001fea:\t420b \ttst\tr3, r1\n 8001fec:\td015 \tbeq.n\t800201a \n 8001fee:\tf015 0f02 \ttst.w\tr5, #2\n 8001ff2:\td012 \tbeq.n\t800201a \n \tif((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8001ff4:\t6822 \tldr\tr2, [r4, #0]\n 8001ff6:\t0692 \tlsls\tr2, r2, #26\n 8001ff8:\td406 \tbmi.n\t8002008 \n \t\thdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_TE);\n 8001ffa:\t6822 \tldr\tr2, [r4, #0]\n \t\thdma->State = HAL_DMA_STATE_READY;\n 8001ffc:\t2101 \tmovs\tr1, #1\n \t\thdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_TE);\n 8001ffe:\tf022 020a \tbic.w\tr2, r2, #10\n 8002002:\t6022 \tstr\tr2, [r4, #0]\n \t\thdma->State = HAL_DMA_STATE_READY;\n 8002004:\tf880 1021 \tstrb.w\tr1, [r0, #33]\t; 0x21\n \tif(hdma->XferCpltCallback != NULL)\n 8002008:\t6a82 \tldr\tr2, [r0, #40]\t; 0x28\n \thdma->DmaBaseAddress->IFCR = DMA_FLAG_TC1 << hdma->ChannelIndex;\n 800200a:\t6073 \tstr\tr3, [r6, #4]\n \t__HAL_UNLOCK(hdma);\n 800200c:\t2300 \tmovs\tr3, #0\n 800200e:\tf880 3020 \tstrb.w\tr3, [r0, #32]\n \tif(hdma->XferCpltCallback != NULL)\n 8002012:\t2a00 \tcmp\tr2, #0\n 8002014:\td1e5 \tbne.n\t8001fe2 \n} \n 8002016:\tbc70 \tpop\t{r4, r5, r6}\n 8002018:\t4770 \tbx\tlr\n else if (( RESET != (flag_it & (DMA_FLAG_TE1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_TE)))\n 800201a:\t2308 \tmovs\tr3, #8\n 800201c:\t4093 \tlsls\tr3, r2\n 800201e:\t420b \ttst\tr3, r1\n 8002020:\td0f9 \tbeq.n\t8002016 \n 8002022:\t072b \tlsls\tr3, r5, #28\n 8002024:\td5f7 \tbpl.n\t8002016 \n hdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\n 8002026:\t6823 \tldr\tr3, [r4, #0]\n if(hdma->XferErrorCallback != NULL)\n 8002028:\t6b01 \tldr\tr1, [r0, #48]\t; 0x30\n hdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\n 800202a:\tf023 030e \tbic.w\tr3, r3, #14\n 800202e:\t6023 \tstr\tr3, [r4, #0]\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\n 8002030:\t2301 \tmovs\tr3, #1\n 8002032:\tfa03 f202 \tlsl.w\tr2, r3, r2\n __HAL_UNLOCK(hdma); \n 8002036:\tf44f 7480 \tmov.w\tr4, #256\t; 0x100\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\n 800203a:\t6072 \tstr\tr2, [r6, #4]\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\n 800203c:\t6383 \tstr\tr3, [r0, #56]\t; 0x38\n __HAL_UNLOCK(hdma); \n 800203e:\t8404 \tstrh\tr4, [r0, #32]\n if(hdma->XferErrorCallback != NULL)\n 8002040:\t2900 \tcmp\tr1, #0\n 8002042:\td0e8 \tbeq.n\t8002016 \n} \n 8002044:\tbc70 \tpop\t{r4, r5, r6}\n \thdma->XferErrorCallback(hdma);\n 8002046:\t4708 \tbx\tr1\n\n08002048 :\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\n * the configuration information for the specified GPIO peripheral.\n * @retval None\n */\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\n{\n 8002048:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\n assert_param(IS_GPIO_PULL(GPIO_Init->Pull));\n\n /* Configure the port pins */\n while (((GPIO_Init->Pin) >> position) != 0x00u)\n 800204c:\t680d \tldr\tr5, [r1, #0]\n{\n 800204e:\tb083 \tsub\tsp, #12\n while (((GPIO_Init->Pin) >> position) != 0x00u)\n 8002050:\t2d00 \tcmp\tr5, #0\n 8002052:\tf000 80c2 \tbeq.w\t80021da \n temp &= ~(0x0FuL << (4u * (position & 0x03u)));\n temp |= (GPIO_GET_INDEX(GPIOx) << (4u * (position & 0x03u)));\n SYSCFG->EXTICR[position >> 2u] = temp;\n\n /* Clear EXTI line configuration */\n temp = EXTI->IMR;\n 8002056:\tf8df c1ac \tldr.w\tip, [pc, #428]\t; 8002204 \n uint32_t position = 0x00u;\n 800205a:\t2300 \tmovs\tr3, #0\n iocurrent = (GPIO_Init->Pin) & (1uL << position);\n 800205c:\tf04f 0801 \tmov.w\tr8, #1\n 8002060:\te076 \tb.n\t8002150 \n temp = GPIOx->MODER;\n 8002062:\tf8d0 b000 \tldr.w\tfp, [r0]\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 8002066:\tea4f 0943 \tmov.w\tr9, r3, lsl #1\n 800206a:\t2603 \tmovs\tr6, #3\n 800206c:\tfa06 f609 \tlsl.w\tr6, r6, r9\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\n 8002070:\tf002 0703 \tand.w\tr7, r2, #3\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 8002074:\tea2b 0b06 \tbic.w\tfp, fp, r6\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\n 8002078:\tfa07 f709 \tlsl.w\tr7, r7, r9\n if((GPIO_Init->Mode == GPIO_MODE_OUTPUT_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_PP) ||\n 800207c:\tf10a 3aff \tadd.w\tsl, sl, #4294967295\t; 0xffffffff\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\n 8002080:\tea47 070b \torr.w\tr7, r7, fp\n if((GPIO_Init->Mode == GPIO_MODE_OUTPUT_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_PP) ||\n 8002084:\tf1ba 0f01 \tcmp.w\tsl, #1\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 8002088:\tea6f 0606 \tmvn.w\tr6, r6\n GPIOx->MODER = temp;\n 800208c:\t6007 \tstr\tr7, [r0, #0]\n if((GPIO_Init->Mode == GPIO_MODE_OUTPUT_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_PP) ||\n 800208e:\tf240 8091 \tbls.w\t80021b4 \n temp = GPIOx->PUPDR;\n 8002092:\t68c7 \tldr\tr7, [r0, #12]\n temp |= ((GPIO_Init->Pull) << (position * 2u));\n 8002094:\t688c \tldr\tr4, [r1, #8]\n temp &= ~(GPIO_PUPDR_PUPDR0 << (position * 2u));\n 8002096:\t403e \tands\tr6, r7\n temp |= ((GPIO_Init->Pull) << (position * 2u));\n 8002098:\tfa04 f409 \tlsl.w\tr4, r4, r9\n 800209c:\t4334 \torrs\tr4, r6\n GPIOx->PUPDR = temp;\n 800209e:\t60c4 \tstr\tr4, [r0, #12]\n if((GPIO_Init->Mode & EXTI_MODE) == EXTI_MODE)\n 80020a0:\t00d4 \tlsls\tr4, r2, #3\n 80020a2:\td551 \tbpl.n\t8002148 \n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80020a4:\t4e53 \tldr\tr6, [pc, #332]\t; (80021f4 )\n 80020a6:\t69b4 \tldr\tr4, [r6, #24]\n 80020a8:\tf044 0401 \torr.w\tr4, r4, #1\n 80020ac:\t61b4 \tstr\tr4, [r6, #24]\n 80020ae:\t69b4 \tldr\tr4, [r6, #24]\n 80020b0:\tf023 0603 \tbic.w\tr6, r3, #3\n 80020b4:\tf106 4680 \tadd.w\tr6, r6, #1073741824\t; 0x40000000\n 80020b8:\tf004 0401 \tand.w\tr4, r4, #1\n 80020bc:\tf506 3680 \tadd.w\tr6, r6, #65536\t; 0x10000\n 80020c0:\t9401 \tstr\tr4, [sp, #4]\n temp &= ~(0x0FuL << (4u * (position & 0x03u)));\n 80020c2:\tf003 0403 \tand.w\tr4, r3, #3\n 80020c6:\tea4f 0a84 \tmov.w\tsl, r4, lsl #2\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80020ca:\t9f01 \tldr\tr7, [sp, #4]\n temp = SYSCFG->EXTICR[position >> 2u];\n 80020cc:\t68b7 \tldr\tr7, [r6, #8]\n temp &= ~(0x0FuL << (4u * (position & 0x03u)));\n 80020ce:\t240f \tmovs\tr4, #15\n 80020d0:\tfa04 f90a \tlsl.w\tr9, r4, sl\n temp |= (GPIO_GET_INDEX(GPIOx) << (4u * (position & 0x03u)));\n 80020d4:\tf1b0 4f90 \tcmp.w\tr0, #1207959552\t; 0x48000000\n temp &= ~(0x0FuL << (4u * (position & 0x03u)));\n 80020d8:\tea27 0709 \tbic.w\tr7, r7, r9\n temp |= (GPIO_GET_INDEX(GPIOx) << (4u * (position & 0x03u)));\n 80020dc:\td00d \tbeq.n\t80020fa \n 80020de:\t4c46 \tldr\tr4, [pc, #280]\t; (80021f8 )\n 80020e0:\t42a0 \tcmp\tr0, r4\n 80020e2:\td07d \tbeq.n\t80021e0 \n 80020e4:\t4c45 \tldr\tr4, [pc, #276]\t; (80021fc )\n 80020e6:\t42a0 \tcmp\tr0, r4\n 80020e8:\td07e \tbeq.n\t80021e8 \n 80020ea:\t4c45 \tldr\tr4, [pc, #276]\t; (8002200 )\n 80020ec:\t42a0 \tcmp\tr0, r4\n 80020ee:\tbf0c \tite\teq\n 80020f0:\t2403 \tmoveq\tr4, #3\n 80020f2:\t2405 \tmovne\tr4, #5\n 80020f4:\tfa04 f40a \tlsl.w\tr4, r4, sl\n 80020f8:\t4327 \torrs\tr7, r4\n SYSCFG->EXTICR[position >> 2u] = temp;\n 80020fa:\t60b7 \tstr\tr7, [r6, #8]\n temp = EXTI->IMR;\n 80020fc:\tf8dc 4000 \tldr.w\tr4, [ip]\n temp &= ~(iocurrent);\n 8002100:\tea6f 060e \tmvn.w\tr6, lr\n if((GPIO_Init->Mode & GPIO_MODE_IT) == GPIO_MODE_IT)\n 8002104:\t03d7 \tlsls\tr7, r2, #15\n temp &= ~(iocurrent);\n 8002106:\tbf54 \tite\tpl\n 8002108:\t4034 \tandpl\tr4, r6\n {\n temp |= iocurrent;\n 800210a:\tea4e 0404 \torrmi.w\tr4, lr, r4\n }\n EXTI->IMR = temp;\n 800210e:\tf8cc 4000 \tstr.w\tr4, [ip]\n\n temp = EXTI->EMR;\n 8002112:\tf8dc 4004 \tldr.w\tr4, [ip, #4]\n temp &= ~(iocurrent);\n if((GPIO_Init->Mode & GPIO_MODE_EVT) == GPIO_MODE_EVT)\n 8002116:\t0397 \tlsls\tr7, r2, #14\n temp &= ~(iocurrent);\n 8002118:\tbf54 \tite\tpl\n 800211a:\t4034 \tandpl\tr4, r6\n {\n temp |= iocurrent;\n 800211c:\tea4e 0404 \torrmi.w\tr4, lr, r4\n }\n EXTI->EMR = temp;\n 8002120:\tf8cc 4004 \tstr.w\tr4, [ip, #4]\n\n /* Clear Rising Falling edge configuration */\n temp = EXTI->RTSR;\n 8002124:\tf8dc 4008 \tldr.w\tr4, [ip, #8]\n temp &= ~(iocurrent);\n if((GPIO_Init->Mode & RISING_EDGE) == RISING_EDGE)\n 8002128:\t02d7 \tlsls\tr7, r2, #11\n temp &= ~(iocurrent);\n 800212a:\tbf54 \tite\tpl\n 800212c:\t4034 \tandpl\tr4, r6\n {\n temp |= iocurrent;\n 800212e:\tea4e 0404 \torrmi.w\tr4, lr, r4\n }\n EXTI->RTSR = temp;\n 8002132:\tf8cc 4008 \tstr.w\tr4, [ip, #8]\n\n temp = EXTI->FTSR;\n 8002136:\tf8dc 400c \tldr.w\tr4, [ip, #12]\n temp &= ~(iocurrent);\n if((GPIO_Init->Mode & FALLING_EDGE) == FALLING_EDGE)\n 800213a:\t0292 \tlsls\tr2, r2, #10\n temp &= ~(iocurrent);\n 800213c:\tbf54 \tite\tpl\n 800213e:\t4034 \tandpl\tr4, r6\n {\n temp |= iocurrent;\n 8002140:\tea4e 0404 \torrmi.w\tr4, lr, r4\n }\n EXTI->FTSR = temp;\n 8002144:\tf8cc 400c \tstr.w\tr4, [ip, #12]\n }\n }\n\n position++;\n 8002148:\t3301 \tadds\tr3, #1\n while (((GPIO_Init->Pin) >> position) != 0x00u)\n 800214a:\tfa35 f203 \tlsrs.w\tr2, r5, r3\n 800214e:\td044 \tbeq.n\t80021da \n iocurrent = (GPIO_Init->Pin) & (1uL << position);\n 8002150:\tfa08 f403 \tlsl.w\tr4, r8, r3\n if (iocurrent != 0x00u)\n 8002154:\tea14 0e05 \tands.w\tlr, r4, r5\n 8002158:\td0f6 \tbeq.n\t8002148 \n if((GPIO_Init->Mode == GPIO_MODE_AF_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_OD))\n 800215a:\t684a \tldr\tr2, [r1, #4]\n 800215c:\tf022 0a10 \tbic.w\tsl, r2, #16\n 8002160:\tf1ba 0f02 \tcmp.w\tsl, #2\n 8002164:\tf47f af7d \tbne.w\t8002062 \n temp = GPIOx->AFR[position >> 3u];\n 8002168:\tea4f 09d3 \tmov.w\tr9, r3, lsr #3\n 800216c:\teb00 0989 \tadd.w\tr9, r0, r9, lsl #2\n temp &= ~(0xFu << ((position & 0x07u) * 4u));\n 8002170:\tf003 0707 \tand.w\tr7, r3, #7\n temp = GPIOx->AFR[position >> 3u];\n 8002174:\tf8d9 6020 \tldr.w\tr6, [r9, #32]\n temp &= ~(0xFu << ((position & 0x07u) * 4u));\n 8002178:\t00bf \tlsls\tr7, r7, #2\n 800217a:\tf04f 0a0f \tmov.w\tsl, #15\n 800217e:\tfa0a fb07 \tlsl.w\tfp, sl, r7\n 8002182:\tea26 0a0b \tbic.w\tsl, r6, fp\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07u) * 4u));\n 8002186:\t690e \tldr\tr6, [r1, #16]\n 8002188:\t40be \tlsls\tr6, r7\n 800218a:\tea46 060a \torr.w\tr6, r6, sl\n GPIOx->AFR[position >> 3u] = temp;\n 800218e:\tf8c9 6020 \tstr.w\tr6, [r9, #32]\n temp = GPIOx->MODER;\n 8002192:\tf8d0 a000 \tldr.w\tsl, [r0]\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 8002196:\tea4f 0943 \tmov.w\tr9, r3, lsl #1\n 800219a:\t2603 \tmovs\tr6, #3\n 800219c:\tfa06 f609 \tlsl.w\tr6, r6, r9\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\n 80021a0:\tf002 0703 \tand.w\tr7, r2, #3\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 80021a4:\tea2a 0a06 \tbic.w\tsl, sl, r6\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\n 80021a8:\tfa07 f709 \tlsl.w\tr7, r7, r9\n 80021ac:\tea47 070a \torr.w\tr7, r7, sl\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\n 80021b0:\t43f6 \tmvns\tr6, r6\n GPIOx->MODER = temp;\n 80021b2:\t6007 \tstr\tr7, [r0, #0]\n temp = GPIOx->OSPEEDR;\n 80021b4:\t6887 \tldr\tr7, [r0, #8]\n temp &= ~(GPIO_OSPEEDER_OSPEEDR0 << (position * 2u));\n 80021b6:\tea07 0a06 \tand.w\tsl, r7, r6\n temp |= (GPIO_Init->Speed << (position * 2u));\n 80021ba:\t68cf \tldr\tr7, [r1, #12]\n 80021bc:\tfa07 f709 \tlsl.w\tr7, r7, r9\n 80021c0:\tea47 070a \torr.w\tr7, r7, sl\n GPIOx->OSPEEDR = temp;\n 80021c4:\t6087 \tstr\tr7, [r0, #8]\n temp = GPIOx->OTYPER;\n 80021c6:\tf8d0 a004 \tldr.w\tsl, [r0, #4]\n temp |= (((GPIO_Init->Mode & GPIO_OUTPUT_TYPE) >> 4u) << position);\n 80021ca:\tf3c2 1700 \tubfx\tr7, r2, #4, #1\n temp &= ~(GPIO_OTYPER_OT_0 << position) ;\n 80021ce:\tea2a 0404 \tbic.w\tr4, sl, r4\n temp |= (((GPIO_Init->Mode & GPIO_OUTPUT_TYPE) >> 4u) << position);\n 80021d2:\t409f \tlsls\tr7, r3\n 80021d4:\t4327 \torrs\tr7, r4\n GPIOx->OTYPER = temp;\n 80021d6:\t6047 \tstr\tr7, [r0, #4]\n 80021d8:\te75b \tb.n\t8002092 \n }\n}\n 80021da:\tb003 \tadd\tsp, #12\n 80021dc:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 80021e0:\tfa08 f40a \tlsl.w\tr4, r8, sl\n 80021e4:\t4327 \torrs\tr7, r4\n 80021e6:\te788 \tb.n\t80020fa \n 80021e8:\tf04f 0902 \tmov.w\tr9, #2\n 80021ec:\tfa09 f40a \tlsl.w\tr4, r9, sl\n 80021f0:\t4327 \torrs\tr7, r4\n 80021f2:\te782 \tb.n\t80020fa \n 80021f4:\t40021000 \t.word\t0x40021000\n 80021f8:\t48000400 \t.word\t0x48000400\n 80021fc:\t48000800 \t.word\t0x48000800\n 8002200:\t48000c00 \t.word\t0x48000c00\n 8002204:\t40010400 \t.word\t0x40010400\n\n08002208 :\n GPIO_PinState bitstatus;\n\n /* Check the parameters */\n assert_param(IS_GPIO_PIN(GPIO_Pin));\n\n if((GPIOx->IDR & GPIO_Pin) != (uint32_t)GPIO_PIN_RESET)\n 8002208:\t6903 \tldr\tr3, [r0, #16]\n 800220a:\t4219 \ttst\tr1, r3\n else\n {\n bitstatus = GPIO_PIN_RESET;\n }\n return bitstatus;\n}\n 800220c:\tbf14 \tite\tne\n 800220e:\t2001 \tmovne\tr0, #1\n 8002210:\t2000 \tmoveq\tr0, #0\n 8002212:\t4770 \tbx\tlr\n\n08002214 :\n * @retval An ErrorStatus enumeration value:\n * - SUCCESS: DAC registers are initialized\n * - ERROR: DAC registers are not initialized\n */\nErrorStatus LL_DAC_Init(DAC_TypeDef *DACx, uint32_t DAC_Channel, LL_DAC_InitTypeDef *DAC_InitStruct)\n{\n 8002214:\tb470 \tpush\t{r4, r5, r6}\n return (READ_BIT(DACx->CR,\n 8002216:\tf001 0110 \tand.w\tr1, r1, #16\n 800221a:\t6805 \tldr\tr5, [r0, #0]\n 800221c:\t2301 \tmovs\tr3, #1\n 800221e:\t4604 \tmov\tr4, r0\n 8002220:\tfa03 f001 \tlsl.w\tr0, r3, r1\n assert_param(IS_LL_DAC_WAVE_AUTO_GENER_CONFIG(DAC_InitStruct->WaveAutoGenerationConfig));\n }\n \n /* Note: Hardware constraint (refer to description of this function) */\n /* DAC instance must be disabled. */\n if(LL_DAC_IsEnabled(DACx, DAC_Channel) == 0U)\n 8002224:\t43a8 \tbics\tr0, r5\n 8002226:\td022 \tbeq.n\t800226e \n /* - TriggerSource */\n /* - WaveAutoGeneration */\n /* - OutputBuffer */\n if (DAC_InitStruct->WaveAutoGeneration != LL_DAC_WAVE_AUTO_GENERATION_NONE)\n {\n MODIFY_REG(DACx->CR,\n 8002228:\te9d2 0300 \tldrd\tr0, r3, [r2]\n if (DAC_InitStruct->WaveAutoGeneration != LL_DAC_WAVE_AUTO_GENERATION_NONE)\n 800222c:\tb96b \tcbnz\tr3, 800224a \n ) << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\n );\n }\n else\n {\n MODIFY_REG(DACx->CR,\n 800222e:\t68d2 \tldr\tr2, [r2, #12]\n 8002230:\t6825 \tldr\tr5, [r4, #0]\n 8002232:\t4302 \torrs\tr2, r0\n 8002234:\t20fa \tmovs\tr0, #250\t; 0xfa\n 8002236:\t4088 \tlsls\tr0, r1\n 8002238:\tfa02 f101 \tlsl.w\tr1, r2, r1\n 800223c:\tea25 0200 \tbic.w\tr2, r5, r0\n 8002240:\t4311 \torrs\tr1, r2\n ErrorStatus status = SUCCESS;\n 8002242:\t4618 \tmov\tr0, r3\n MODIFY_REG(DACx->CR,\n 8002244:\t6021 \tstr\tr1, [r4, #0]\n {\n /* Initialization error: DAC instance is not disabled. */\n status = ERROR;\n }\n return status;\n}\n 8002246:\tbc70 \tpop\t{r4, r5, r6}\n 8002248:\t4770 \tbx\tlr\n MODIFY_REG(DACx->CR,\n 800224a:\te9d2 6502 \tldrd\tr6, r5, [r2, #8]\n 800224e:\t4303 \torrs\tr3, r0\n 8002250:\t6822 \tldr\tr2, [r4, #0]\n 8002252:\t4333 \torrs\tr3, r6\n 8002254:\tf640 70fa \tmovw\tr0, #4090\t; 0xffa\n 8002258:\t432b \torrs\tr3, r5\n 800225a:\t4088 \tlsls\tr0, r1\n 800225c:\tfa03 f101 \tlsl.w\tr1, r3, r1\n 8002260:\tea22 0300 \tbic.w\tr3, r2, r0\n 8002264:\t4319 \torrs\tr1, r3\n 8002266:\t6021 \tstr\tr1, [r4, #0]\n ErrorStatus status = SUCCESS;\n 8002268:\t2000 \tmovs\tr0, #0\n}\n 800226a:\tbc70 \tpop\t{r4, r5, r6}\n 800226c:\t4770 \tbx\tlr\n status = ERROR;\n 800226e:\t4618 \tmov\tr0, r3\n}\n 8002270:\tbc70 \tpop\t{r4, r5, r6}\n 8002272:\t4770 \tbx\tlr\n\n08002274 :\n * @retval An ErrorStatus enumeration value:\n * - SUCCESS: GPIO registers are initialized according to GPIO_InitStruct content\n * - ERROR: Not applicable\n */\nErrorStatus LL_GPIO_Init(GPIO_TypeDef *GPIOx, LL_GPIO_InitTypeDef *GPIO_InitStruct)\n{\n 8002274:\te92d 47f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, lr}\n assert_param(IS_LL_GPIO_MODE(GPIO_InitStruct->Mode));\n assert_param(IS_LL_GPIO_PULL(GPIO_InitStruct->Pull));\n\n /* ------------------------- Configure the port pins ---------------- */\n /* Initialize pinpos on first pin set */\n pinpos = POSITION_VAL(GPIO_InitStruct->Pin);\n 8002278:\t680c \tldr\tr4, [r1, #0]\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800227a:\tfa94 f2a4 \trbit\tr2, r4\n 800227e:\tfab2 f282 \tclz\tr2, r2\n\n /* Configure the port pins */\n while (((GPIO_InitStruct->Pin) >> pinpos) != 0x00u)\n 8002282:\tfa34 f302 \tlsrs.w\tr3, r4, r2\n 8002286:\tf000 80a0 \tbeq.w\t80023ca \n 800228a:\t684f \tldr\tr7, [r1, #4]\n {\n /* Get current io position */\n currentpin = (GPIO_InitStruct->Pin) & (0x00000001uL << pinpos);\n 800228c:\tf04f 0c01 \tmov.w\tip, #1\n 8002290:\tf107 3eff \tadd.w\tlr, r7, #4294967295\t; 0xffffffff\n * @arg @ref LL_GPIO_MODE_ANALOG\n * @retval None\n */\n__STATIC_INLINE void LL_GPIO_SetPinMode(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Mode)\n{\n MODIFY_REG(GPIOx->MODER, (GPIO_MODER_MODER0 << (POSITION_VAL(Pin) * 2U)), (Mode << (POSITION_VAL(Pin) * 2U)));\n 8002294:\t2603 \tmovs\tr6, #3\n * @arg @ref LL_GPIO_AF_15\n * @retval None\n */\n__STATIC_INLINE void LL_GPIO_SetAFPin_8_15(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Alternate)\n{\n MODIFY_REG(GPIOx->AFR[1], (GPIO_AFRH_AFRH0 << (POSITION_VAL(Pin >> 8U) * 4U)),\n 8002296:\tf04f 080f \tmov.w\tr8, #15\n 800229a:\te003 \tb.n\t80022a4 \n {\n LL_GPIO_SetAFPin_8_15(GPIOx, currentpin, GPIO_InitStruct->Alternate);\n }\n }\n }\n pinpos++;\n 800229c:\t3201 \tadds\tr2, #1\n while (((GPIO_InitStruct->Pin) >> pinpos) != 0x00u)\n 800229e:\tfa34 f302 \tlsrs.w\tr3, r4, r2\n 80022a2:\td06e \tbeq.n\t8002382 \n currentpin = (GPIO_InitStruct->Pin) & (0x00000001uL << pinpos);\n 80022a4:\tfa0c f302 \tlsl.w\tr3, ip, r2\n if (currentpin != 0x00u)\n 80022a8:\t4023 \tands\tr3, r4\n 80022aa:\td0f7 \tbeq.n\t800229c \n MODIFY_REG(GPIOx->MODER, (GPIO_MODER_MODER0 << (POSITION_VAL(Pin) * 2U)), (Mode << (POSITION_VAL(Pin) * 2U)));\n 80022ac:\tf8d0 9000 \tldr.w\tr9, [r0]\n 80022b0:\tfa93 faa3 \trbit\tsl, r3\n 80022b4:\tfaba fa8a \tclz\tsl, sl\n 80022b8:\tfa93 f5a3 \trbit\tr5, r3\n 80022bc:\tfab5 f585 \tclz\tr5, r5\n 80022c0:\tea4f 0a4a \tmov.w\tsl, sl, lsl #1\n 80022c4:\t006d \tlsls\tr5, r5, #1\n 80022c6:\tfa06 fa0a \tlsl.w\tsl, r6, sl\n 80022ca:\tfa07 f505 \tlsl.w\tr5, r7, r5\n 80022ce:\tea29 090a \tbic.w\tr9, r9, sl\n 80022d2:\tea49 0505 \torr.w\tr5, r9, r5\n if ((GPIO_InitStruct->Mode == LL_GPIO_MODE_OUTPUT) || (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE))\n 80022d6:\tf1be 0f01 \tcmp.w\tlr, #1\n 80022da:\t6005 \tstr\tr5, [r0, #0]\n 80022dc:\td816 \tbhi.n\t800230c \n MODIFY_REG(GPIOx->OSPEEDR, (GPIO_OSPEEDER_OSPEEDR0 << (POSITION_VAL(Pin) * 2U)),\n 80022de:\t6885 \tldr\tr5, [r0, #8]\n 80022e0:\tfa93 f9a3 \trbit\tr9, r3\n 80022e4:\tfab9 f989 \tclz\tr9, r9\n 80022e8:\tfa93 faa3 \trbit\tsl, r3\n 80022ec:\tea4f 0949 \tmov.w\tr9, r9, lsl #1\n 80022f0:\tfa06 f909 \tlsl.w\tr9, r6, r9\n 80022f4:\tea25 0909 \tbic.w\tr9, r5, r9\n 80022f8:\tfaba fa8a \tclz\tsl, sl\n 80022fc:\t688d \tldr\tr5, [r1, #8]\n 80022fe:\tea4f 0a4a \tmov.w\tsl, sl, lsl #1\n 8002302:\tfa05 f50a \tlsl.w\tr5, r5, sl\n 8002306:\tea49 0505 \torr.w\tr5, r9, r5\n 800230a:\t6085 \tstr\tr5, [r0, #8]\n MODIFY_REG(GPIOx->PUPDR, (GPIO_PUPDR_PUPDR0 << (POSITION_VAL(Pin) * 2U)), (Pull << (POSITION_VAL(Pin) * 2U)));\n 800230c:\t68c5 \tldr\tr5, [r0, #12]\n 800230e:\tfa93 f9a3 \trbit\tr9, r3\n 8002312:\tfab9 f989 \tclz\tr9, r9\n 8002316:\tfa93 faa3 \trbit\tsl, r3\n 800231a:\tea4f 0949 \tmov.w\tr9, r9, lsl #1\n 800231e:\tfa06 f909 \tlsl.w\tr9, r6, r9\n 8002322:\tea25 0909 \tbic.w\tr9, r5, r9\n 8002326:\tfaba fa8a \tclz\tsl, sl\n 800232a:\t690d \tldr\tr5, [r1, #16]\n 800232c:\tea4f 0a4a \tmov.w\tsl, sl, lsl #1\n 8002330:\tfa05 f50a \tlsl.w\tr5, r5, sl\n 8002334:\tea49 0505 \torr.w\tr5, r9, r5\n if (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE)\n 8002338:\t2f02 \tcmp\tr7, #2\n 800233a:\t60c5 \tstr\tr5, [r0, #12]\n 800233c:\td1ae \tbne.n\t800229c \n 800233e:\tfa93 f9a3 \trbit\tr9, r3\n if (POSITION_VAL(currentpin) < 0x00000008U)\n 8002342:\tfab9 f989 \tclz\tr9, r9\n 8002346:\tf1b9 0f07 \tcmp.w\tr9, #7\n MODIFY_REG(GPIOx->AFR[1], (GPIO_AFRH_AFRH0 << (POSITION_VAL(Pin >> 8U) * 4U)),\n 800234a:\tea4f 2513 \tmov.w\tr5, r3, lsr #8\n 800234e:\tdc26 \tbgt.n\t800239e \n MODIFY_REG(GPIOx->AFR[0], (GPIO_AFRL_AFRL0 << (POSITION_VAL(Pin) * 4U)),\n 8002350:\t6a05 \tldr\tr5, [r0, #32]\n 8002352:\tfa93 faa3 \trbit\tsl, r3\n 8002356:\tfaba fa8a \tclz\tsl, sl\n 800235a:\tfa93 f3a3 \trbit\tr3, r3\n 800235e:\tea4f 0a8a \tmov.w\tsl, sl, lsl #2\n 8002362:\tfa08 fa0a \tlsl.w\tsl, r8, sl\n 8002366:\tea25 090a \tbic.w\tr9, r5, sl\n 800236a:\tfab3 f383 \tclz\tr3, r3\n 800236e:\t694d \tldr\tr5, [r1, #20]\n 8002370:\t009b \tlsls\tr3, r3, #2\n 8002372:\t409d \tlsls\tr5, r3\n pinpos++;\n 8002374:\t3201 \tadds\tr2, #1\n 8002376:\tea49 0505 \torr.w\tr5, r9, r5\n while (((GPIO_InitStruct->Pin) >> pinpos) != 0x00u)\n 800237a:\tfa34 f302 \tlsrs.w\tr3, r4, r2\n 800237e:\t6205 \tstr\tr5, [r0, #32]\n 8002380:\td190 \tbne.n\t80022a4 \n }\n\n if ((GPIO_InitStruct->Mode == LL_GPIO_MODE_OUTPUT) || (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE))\n 8002382:\tf1be 0f01 \tcmp.w\tlr, #1\n 8002386:\td807 \tbhi.n\t8002398 \n MODIFY_REG(GPIOx->OTYPER, PinMask, (PinMask * OutputType));\n 8002388:\t68ca \tldr\tr2, [r1, #12]\n 800238a:\t6843 \tldr\tr3, [r0, #4]\n 800238c:\tfb02 f204 \tmul.w\tr2, r2, r4\n 8002390:\tea23 0404 \tbic.w\tr4, r3, r4\n 8002394:\t4314 \torrs\tr4, r2\n 8002396:\t6044 \tstr\tr4, [r0, #4]\n /* Output mode configuration*/\n LL_GPIO_SetPinOutputType(GPIOx, GPIO_InitStruct->Pin, GPIO_InitStruct->OutputType);\n\n }\n return (SUCCESS);\n}\n 8002398:\t2000 \tmovs\tr0, #0\n 800239a:\te8bd 87f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, pc}\n MODIFY_REG(GPIOx->AFR[1], (GPIO_AFRH_AFRH0 << (POSITION_VAL(Pin >> 8U) * 4U)),\n 800239e:\t6a43 \tldr\tr3, [r0, #36]\t; 0x24\n 80023a0:\tfa95 faa5 \trbit\tsl, r5\n 80023a4:\tfaba fa8a \tclz\tsl, sl\n 80023a8:\tfa95 f5a5 \trbit\tr5, r5\n 80023ac:\tea4f 0a8a \tmov.w\tsl, sl, lsl #2\n 80023b0:\tfa08 fa0a \tlsl.w\tsl, r8, sl\n 80023b4:\tea23 090a \tbic.w\tr9, r3, sl\n 80023b8:\tfab5 f585 \tclz\tr5, r5\n 80023bc:\t694b \tldr\tr3, [r1, #20]\n 80023be:\t00ad \tlsls\tr5, r5, #2\n 80023c0:\t40ab \tlsls\tr3, r5\n 80023c2:\tea49 0303 \torr.w\tr3, r9, r3\n 80023c6:\t6243 \tstr\tr3, [r0, #36]\t; 0x24\n (Alternate << (POSITION_VAL(Pin >> 8U) * 4U)));\n}\n 80023c8:\te768 \tb.n\t800229c \n 80023ca:\t684b \tldr\tr3, [r1, #4]\n 80023cc:\tf103 3eff \tadd.w\tlr, r3, #4294967295\t; 0xffffffff\n 80023d0:\te7d7 \tb.n\t8002382 \n 80023d2:\tbf00 \tnop\n\n080023d4 :\n assert_param(IS_LL_TIM_COUNTERMODE(TIM_InitStruct->CounterMode));\n assert_param(IS_LL_TIM_CLOCKDIVISION(TIM_InitStruct->ClockDivision));\n\n tmpcr1 = LL_TIM_ReadReg(TIMx, CR1);\n\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 80023d4:\t4a22 \tldr\tr2, [pc, #136]\t; (8002460 )\n tmpcr1 = LL_TIM_ReadReg(TIMx, CR1);\n 80023d6:\t6803 \tldr\tr3, [r0, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 80023d8:\t4290 \tcmp\tr0, r2\n{\n 80023da:\tb430 \tpush\t{r4, r5}\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 80023dc:\td038 \tbeq.n\t8002450 \n 80023de:\tf1b0 4f80 \tcmp.w\tr0, #1073741824\t; 0x40000000\n 80023e2:\td015 \tbeq.n\t8002410 \n 80023e4:\tf5a2 3294 \tsub.w\tr2, r2, #75776\t; 0x12800\n 80023e8:\t4290 \tcmp\tr0, r2\n 80023ea:\td011 \tbeq.n\t8002410 \n {\n /* Select the Counter Mode */\n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\n }\n\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\n 80023ec:\tf502 329e \tadd.w\tr2, r2, #80896\t; 0x13c00\n 80023f0:\t4290 \tcmp\tr0, r2\n 80023f2:\td021 \tbeq.n\t8002438 \n 80023f4:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 80023f8:\t4290 \tcmp\tr0, r2\n 80023fa:\td01d \tbeq.n\t8002438 \n 80023fc:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8002400:\t4290 \tcmp\tr0, r2\n 8002402:\td019 \tbeq.n\t8002438 \n\n /* Write to TIMx CR1 */\n LL_TIM_WriteReg(TIMx, CR1, tmpcr1);\n\n /* Set the Autoreload value */\n LL_TIM_SetAutoReload(TIMx, TIM_InitStruct->Autoreload);\n 8002404:\t688c \tldr\tr4, [r1, #8]\n\n /* Set the Prescaler value */\n LL_TIM_SetPrescaler(TIMx, TIM_InitStruct->Prescaler);\n 8002406:\t880a \tldrh\tr2, [r1, #0]\n LL_TIM_WriteReg(TIMx, CR1, tmpcr1);\n 8002408:\t6003 \tstr\tr3, [r0, #0]\n WRITE_REG(TIMx->ARR, AutoReload);\n 800240a:\t62c4 \tstr\tr4, [r0, #44]\t; 0x2c\n WRITE_REG(TIMx->PSC, Prescaler);\n 800240c:\t6282 \tstr\tr2, [r0, #40]\t; 0x28\n\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\n 800240e:\te00c \tb.n\t800242a \n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\n 8002410:\t684a \tldr\tr2, [r1, #4]\n LL_TIM_SetAutoReload(TIMx, TIM_InitStruct->Autoreload);\n 8002412:\te9d1 4502 \tldrd\tr4, r5, [r1, #8]\n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\n 8002416:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n 800241a:\t4313 \torrs\tr3, r2\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\n 800241c:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n LL_TIM_SetPrescaler(TIMx, TIM_InitStruct->Prescaler);\n 8002420:\t880a \tldrh\tr2, [r1, #0]\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\n 8002422:\t432b \torrs\tr3, r5\n LL_TIM_WriteReg(TIMx, CR1, tmpcr1);\n 8002424:\t6003 \tstr\tr3, [r0, #0]\n WRITE_REG(TIMx->ARR, AutoReload);\n 8002426:\t62c4 \tstr\tr4, [r0, #44]\t; 0x2c\n WRITE_REG(TIMx->PSC, Prescaler);\n 8002428:\t6282 \tstr\tr2, [r0, #40]\t; 0x28\n * @param TIMx Timer instance\n * @retval None\n */\n__STATIC_INLINE void LL_TIM_GenerateEvent_UPDATE(TIM_TypeDef *TIMx)\n{\n SET_BIT(TIMx->EGR, TIM_EGR_UG);\n 800242a:\t6943 \tldr\tr3, [r0, #20]\n 800242c:\tf043 0301 \torr.w\tr3, r3, #1\n 8002430:\t6143 \tstr\tr3, [r0, #20]\n /* Generate an update event to reload the Prescaler\n and the repetition counter value (if applicable) immediately */\n LL_TIM_GenerateEvent_UPDATE(TIMx);\n\n return SUCCESS;\n}\n 8002432:\tbc30 \tpop\t{r4, r5}\n 8002434:\t2000 \tmovs\tr0, #0\n 8002436:\t4770 \tbx\tlr\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\n 8002438:\t68cc \tldr\tr4, [r1, #12]\n LL_TIM_SetPrescaler(TIMx, TIM_InitStruct->Prescaler);\n 800243a:\t880a \tldrh\tr2, [r1, #0]\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\n 800243c:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n 8002440:\t4323 \torrs\tr3, r4\n LL_TIM_WriteReg(TIMx, CR1, tmpcr1);\n 8002442:\t6003 \tstr\tr3, [r0, #0]\n LL_TIM_SetAutoReload(TIMx, TIM_InitStruct->Autoreload);\n 8002444:\t688b \tldr\tr3, [r1, #8]\n WRITE_REG(TIMx->ARR, AutoReload);\n 8002446:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n WRITE_REG(TIMx->PSC, Prescaler);\n 8002448:\t6282 \tstr\tr2, [r0, #40]\t; 0x28\n LL_TIM_SetRepetitionCounter(TIMx, TIM_InitStruct->RepetitionCounter);\n 800244a:\t7c0b \tldrb\tr3, [r1, #16]\n WRITE_REG(TIMx->RCR, RepetitionCounter);\n 800244c:\t6303 \tstr\tr3, [r0, #48]\t; 0x30\n}\n 800244e:\te7ec \tb.n\t800242a \n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\n 8002450:\t684d \tldr\tr5, [r1, #4]\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\n 8002452:\t68cc \tldr\tr4, [r1, #12]\n LL_TIM_SetPrescaler(TIMx, TIM_InitStruct->Prescaler);\n 8002454:\t880a \tldrh\tr2, [r1, #0]\n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\n 8002456:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n 800245a:\t432b \torrs\tr3, r5\n 800245c:\te7ee \tb.n\t800243c \n 800245e:\tbf00 \tnop\n 8002460:\t40012c00 \t.word\t0x40012c00\n\n08002464 :\n * @retval None\n */\nvoid LL_SetSystemCoreClock(uint32_t HCLKFrequency)\n{\n /* HCLK clock frequency */\n SystemCoreClock = HCLKFrequency;\n 8002464:\t4b01 \tldr\tr3, [pc, #4]\t; (800246c )\n 8002466:\t6018 \tstr\tr0, [r3, #0]\n}\n 8002468:\t4770 \tbx\tlr\n 800246a:\tbf00 \tnop\n 800246c:\t20000800 \t.word\t0x20000800\n\n08002470 <__libc_init_array>:\n 8002470:\tb570 \tpush\t{r4, r5, r6, lr}\n 8002472:\t4d0d \tldr\tr5, [pc, #52]\t; (80024a8 <__libc_init_array+0x38>)\n 8002474:\t4c0d \tldr\tr4, [pc, #52]\t; (80024ac <__libc_init_array+0x3c>)\n 8002476:\t1b64 \tsubs\tr4, r4, r5\n 8002478:\t10a4 \tasrs\tr4, r4, #2\n 800247a:\t2600 \tmovs\tr6, #0\n 800247c:\t42a6 \tcmp\tr6, r4\n 800247e:\td109 \tbne.n\t8002494 <__libc_init_array+0x24>\n 8002480:\t4d0b \tldr\tr5, [pc, #44]\t; (80024b0 <__libc_init_array+0x40>)\n 8002482:\t4c0c \tldr\tr4, [pc, #48]\t; (80024b4 <__libc_init_array+0x44>)\n 8002484:\tf000 f818 \tbl\t80024b8 <_init>\n 8002488:\t1b64 \tsubs\tr4, r4, r5\n 800248a:\t10a4 \tasrs\tr4, r4, #2\n 800248c:\t2600 \tmovs\tr6, #0\n 800248e:\t42a6 \tcmp\tr6, r4\n 8002490:\td105 \tbne.n\t800249e <__libc_init_array+0x2e>\n 8002492:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8002494:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8002498:\t4798 \tblx\tr3\n 800249a:\t3601 \tadds\tr6, #1\n 800249c:\te7ee \tb.n\t800247c <__libc_init_array+0xc>\n 800249e:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 80024a2:\t4798 \tblx\tr3\n 80024a4:\t3601 \tadds\tr6, #1\n 80024a6:\te7f2 \tb.n\t800248e <__libc_init_array+0x1e>\n 80024a8:\t08002cd0 \t.word\t0x08002cd0\n 80024ac:\t08002cd0 \t.word\t0x08002cd0\n 80024b0:\t08002cd0 \t.word\t0x08002cd0\n 80024b4:\t08002cd4 \t.word\t0x08002cd4\n\n080024b8 <_init>:\n 80024b8:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 80024ba:\tbf00 \tnop\n 80024bc:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 80024be:\tbc08 \tpop\t{r3}\n 80024c0:\t469e \tmov\tlr, r3\n 80024c2:\t4770 \tbx\tlr\n\n080024c4 <_fini>:\n 80024c4:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 80024c6:\tbf00 \tnop\n 80024c8:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 80024ca:\tbc08 \tpop\t{r3}\n 80024cc:\t469e \tmov\tlr, r3\n 80024ce:\t4770 \tbx\tlr\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/2op_main.d", "content": "Core/Src/2op_main.o: ../Core/Src/2op_main.c ../Core/Inc/2op_main.h \\\n ../Core/Inc/main.h ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/big_sine_wave.h ../Core/Inc/dac.h \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h \\\n ../Core/Inc/big_expo.h\n\n../Core/Inc/2op_main.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n\n../Core/Inc/big_expo.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/2op_main.su", "content": "2op_main.c:48:6:adsr_structinit\t4\tstatic\n2op_main.c:62:6:run_adsr\t8\tstatic\n2op_main.c:106:6:run_ar\t8\tstatic\n2op_main.c:143:6:run_linear_a_expo_r\t8\tstatic\n2op_main.c:182:10:operator_run\t0\tstatic\n2op_main.c:188:6:operator_structinit\t0\tstatic\n2op_main.c:195:6:check_gate\t8\tstatic\n2op_main.c:224:6:check_trig\t16\tstatic\n2op_main.c:251:6:set_adsr_parameters\t4\tstatic\n2op_main.c:270:6:slow_2op_parameter_loop\t16\tstatic\n2op_main.c:279:6:main_2OP_loop\t24\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/dac.d", "content": "Core/Src/dac.o: ../Core/Src/dac.c ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/big_sine_wave.h ../Core/Inc/dac.h \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h ../Core/Inc/main.h\n\n../Core/Inc/dac.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n\n../Core/Inc/main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/dac.su", "content": "dac.c:12:13:dac2_ch1\t0\tstatic,ignoring_inline_asm\ndac.c:16:13:dac1_ch1\t0\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/dynamic_smooth.d", "content": "Core/Src/dynamic_smooth.o: ../Core/Src/dynamic_smooth.c \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/big_sine_wave.h ../Core/Inc/dac.h \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/dynamic_smooth.su", "content": "dynamic_smooth.c:11:7:cm_min\t0\tstatic\ndynamic_smooth.c:15:7:cm_abs\t0\tstatic\ndynamic_smooth.c:23:6:dynamic_smooth_init\t0\tstatic\ndynamic_smooth.c:44:7:dynamic_smooth_tick\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/loop.d", "content": "Core/Src/loop.o: ../Core/Src/loop.c ../Core/Inc/loop.h ../Core/Inc/main.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/main.h ../Core/Inc/big_sine_wave.h \\\n ../Core/Inc/dac.h ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h\n\n../Core/Inc/loop.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/loop.su", "content": "loop.c:11:6:loop\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/main.d", "content": "Core/Src/main.o: ../Core/Src/main.c ../Core/Inc/main.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/main.h ../Core/Inc/big_sine_wave.h \\\n ../Core/Inc/dac.h ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/main.su", "content": "main.c:116:6:SystemClock_Config\t8\tstatic\nmain.c:63:5:main\t96\tstatic,ignoring_inline_asm\nmain.c:572:6:Error_Handler\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/noise.d", "content": "Core/Src/noise.o: ../Core/Src/noise.c ../Core/Inc/noise.h \\\n ../Core/Inc/main.h ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/big_sine_wave.h ../Core/Inc/dac.h \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h ../Core/Inc/main.h\n\n../Core/Inc/noise.h:\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n\n../Core/Inc/main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/noise.su", "content": "noise.c:14:10:noise\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/soft_adsr.su", "content": "" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/stm32f3xx_hal_msp.d", "content": "Core/Src/stm32f3xx_hal_msp.o: ../Core/Src/stm32f3xx_hal_msp.c \\\n ../Core/Inc/main.h ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/main.h ../Core/Inc/big_sine_wave.h \\\n ../Core/Inc/dac.h ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/stm32f3xx_hal_msp.su", "content": "stm32f3xx_hal_msp.c:67:6:HAL_MspInit\t8\tstatic\nstm32f3xx_hal_msp.c:91:6:HAL_ADC_MspInit\t64\tstatic\nstm32f3xx_hal_msp.c:196:6:HAL_ADC_MspDeInit\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/stm32f3xx_it.d", "content": "Core/Src/stm32f3xx_it.o: ../Core/Src/stm32f3xx_it.c ../Core/Inc/main.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/loop.h ../Core/Inc/global_variables.h \\\n ../Core/Inc/noise.h ../Core/Inc/main.h ../Core/Inc/big_sine_wave.h \\\n ../Core/Inc/dac.h ../Core/Inc/dynamic_smooth.h ../Core/Inc/2op_main.h \\\n ../Core/Inc/stm32f3xx_it.h\n\n../Core/Inc/main.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/loop.h:\n\n../Core/Inc/global_variables.h:\n\n../Core/Inc/noise.h:\n\n../Core/Inc/main.h:\n\n../Core/Inc/big_sine_wave.h:\n\n../Core/Inc/dac.h:\n\n../Core/Inc/dynamic_smooth.h:\n\n../Core/Inc/2op_main.h:\n\n../Core/Inc/stm32f3xx_it.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/stm32f3xx_it.su", "content": "stm32f3xx_it.c:71:6:NMI_Handler\t0\tstatic\nstm32f3xx_it.c:84:6:HardFault_Handler\t0\tstatic\nstm32f3xx_it.c:99:6:MemManage_Handler\t0\tstatic\nstm32f3xx_it.c:114:6:BusFault_Handler\t0\tstatic\nstm32f3xx_it.c:129:6:UsageFault_Handler\t0\tstatic\nstm32f3xx_it.c:144:6:SVC_Handler\t0\tstatic\nstm32f3xx_it.c:157:6:DebugMon_Handler\t0\tstatic\nstm32f3xx_it.c:170:6:PendSV_Handler\t0\tstatic\nstm32f3xx_it.c:183:6:SysTick_Handler\t0\tstatic\nstm32f3xx_it.c:205:6:DMA1_Channel1_IRQHandler\t0\tstatic\nstm32f3xx_it.c:219:6:DMA1_Channel2_IRQHandler\t0\tstatic\nstm32f3xx_it.c:233:6:TIM1_UP_TIM16_IRQHandler\t0\tstatic\nstm32f3xx_it.c:249:6:TIM2_IRQHandler\t0\tstatic\nstm32f3xx_it.c:267:6:TIM3_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Core/Src/2op_main.c \\\n../Core/Src/dac.c \\\n../Core/Src/dynamic_smooth.c \\\n../Core/Src/loop.c \\\n../Core/Src/main.c \\\n../Core/Src/noise.c \\\n../Core/Src/stm32f3xx_hal_msp.c \\\n../Core/Src/stm32f3xx_it.c \\\n../Core/Src/syscalls.c \\\n../Core/Src/sysmem.c \\\n../Core/Src/system_stm32f3xx.c \n\nOBJS += \\\n./Core/Src/2op_main.o \\\n./Core/Src/dac.o \\\n./Core/Src/dynamic_smooth.o \\\n./Core/Src/loop.o \\\n./Core/Src/main.o \\\n./Core/Src/noise.o \\\n./Core/Src/stm32f3xx_hal_msp.o \\\n./Core/Src/stm32f3xx_it.o \\\n./Core/Src/syscalls.o \\\n./Core/Src/sysmem.o \\\n./Core/Src/system_stm32f3xx.o \n\nC_DEPS += \\\n./Core/Src/2op_main.d \\\n./Core/Src/dac.d \\\n./Core/Src/dynamic_smooth.d \\\n./Core/Src/loop.d \\\n./Core/Src/main.d \\\n./Core/Src/noise.d \\\n./Core/Src/stm32f3xx_hal_msp.d \\\n./Core/Src/stm32f3xx_it.d \\\n./Core/Src/syscalls.d \\\n./Core/Src/sysmem.d \\\n./Core/Src/system_stm32f3xx.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Src/%.o: ../Core/Src/%.c Core/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DUSE_HAL_DRIVER -DSTM32F334x8 -DUSE_FULL_LL_DRIVER -DDEBUG -c -I../Drivers/CMSIS/Include -I../Drivers/STM32F3xx_HAL_Driver/Inc -I../Core/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32F3xx/Include -Ofast -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Src\n\nclean-Core-2f-Src:\n\t-$(RM) ./Core/Src/2op_main.d ./Core/Src/2op_main.o ./Core/Src/dac.d ./Core/Src/dac.o ./Core/Src/dynamic_smooth.d ./Core/Src/dynamic_smooth.o ./Core/Src/loop.d ./Core/Src/loop.o ./Core/Src/main.d ./Core/Src/main.o ./Core/Src/noise.d ./Core/Src/noise.o ./Core/Src/stm32f3xx_hal_msp.d ./Core/Src/stm32f3xx_hal_msp.o ./Core/Src/stm32f3xx_it.d ./Core/Src/stm32f3xx_it.o ./Core/Src/syscalls.d ./Core/Src/syscalls.o ./Core/Src/sysmem.d ./Core/Src/sysmem.o ./Core/Src/system_stm32f3xx.d ./Core/Src/system_stm32f3xx.o\n\n.PHONY: clean-Core-2f-Src\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/syscalls.d", "content": "Core/Src/syscalls.o: ../Core/Src/syscalls.c\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/syscalls.su", "content": "syscalls.c:73:6:initialise_monitor_handles\t0\tstatic\nsyscalls.c:77:5:_getpid\t0\tstatic\nsyscalls.c:82:5:_kill\t8\tstatic\nsyscalls.c:88:6:_exit\t8\tstatic\nsyscalls.c:94:27:_read\t16\tstatic\nsyscalls.c:106:27:_write\t16\tstatic\nsyscalls.c:117:5:_close\t0\tstatic\nsyscalls.c:123:5:_fstat\t0\tstatic\nsyscalls.c:129:5:_isatty\t0\tstatic\nsyscalls.c:134:5:_lseek\t0\tstatic\nsyscalls.c:139:5:_open\t0\tstatic\nsyscalls.c:145:5:_wait\t8\tstatic\nsyscalls.c:151:5:_unlink\t8\tstatic\nsyscalls.c:157:5:_times\t0\tstatic\nsyscalls.c:162:5:_stat\t0\tstatic\nsyscalls.c:168:5:_link\t8\tstatic\nsyscalls.c:174:5:_fork\t8\tstatic\nsyscalls.c:180:5:_execve\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/sysmem.d", "content": "Core/Src/sysmem.o: ../Core/Src/sysmem.c\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/sysmem.su", "content": "sysmem.c:63:9:_sbrk\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/system_stm32f3xx.d", "content": "Core/Src/system_stm32f3xx.o: ../Core/Src/system_stm32f3xx.c \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Src/system_stm32f3xx.su", "content": "system_stm32f3xx.c:151:6:SystemInit\t0\tstatic\nsystem_stm32f3xx.c:201:6:SystemCoreClockUpdate\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Startup/startup_stm32f334k8tx.d", "content": "Core/Startup/startup_stm32f334k8tx.o: \\\n ../Core/Startup/startup_stm32f334k8tx.s\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Core/Startup/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nS_SRCS += \\\n../Core/Startup/startup_stm32f334k8tx.s \n\nOBJS += \\\n./Core/Startup/startup_stm32f334k8tx.o \n\nS_DEPS += \\\n./Core/Startup/startup_stm32f334k8tx.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Startup/%.o: ../Core/Startup/%.s Core/Startup/subdir.mk\n\tarm-none-eabi-gcc -mcpu=cortex-m4 -g3 -c -x assembler-with-cpp -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\" \"$<\"\n\nclean: clean-Core-2f-Startup\n\nclean-Core-2f-Startup:\n\t-$(RM) ./Core/Startup/startup_stm32f334k8tx.d ./Core/Startup/startup_stm32f334k8tx.o\n\n.PHONY: clean-Core-2f-Startup\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.su", "content": "stm32f3xx_hal.c:186:13:HAL_MspInit\t0\tstatic\nstm32f3xx_hal.c:197:13:HAL_MspDeInit\t0\tstatic\nstm32f3xx_hal.c:163:19:HAL_DeInit\t8\tstatic\nstm32f3xx_hal.c:220:26:HAL_InitTick\t16\tstatic\nstm32f3xx_hal.c:138:19:HAL_Init\t8\tstatic\nstm32f3xx_hal.c:278:13:HAL_IncTick\t0\tstatic\nstm32f3xx_hal.c:289:17:HAL_GetTick\t0\tstatic\nstm32f3xx_hal.c:298:10:HAL_GetTickPrio\t0\tstatic\nstm32f3xx_hal.c:307:19:HAL_SetTickFreq\t16\tstatic\nstm32f3xx_hal.c:339:21:HAL_GetTickFreq\t0\tstatic\nstm32f3xx_hal.c:355:13:HAL_Delay\t16\tstatic\nstm32f3xx_hal.c:381:13:HAL_SuspendTick\t0\tstatic\nstm32f3xx_hal.c:399:13:HAL_ResumeTick\t0\tstatic\nstm32f3xx_hal.c:410:10:HAL_GetHalVersion\t0\tstatic\nstm32f3xx_hal.c:419:10:HAL_GetREVID\t0\tstatic\nstm32f3xx_hal.c:428:10:HAL_GetDEVID\t0\tstatic\nstm32f3xx_hal.c:437:10:HAL_GetUIDw0\t0\tstatic\nstm32f3xx_hal.c:446:10:HAL_GetUIDw1\t0\tstatic\nstm32f3xx_hal.c:455:10:HAL_GetUIDw2\t0\tstatic\nstm32f3xx_hal.c:464:6:HAL_DBGMCU_EnableDBGSleepMode\t0\tstatic\nstm32f3xx_hal.c:473:6:HAL_DBGMCU_DisableDBGSleepMode\t0\tstatic\nstm32f3xx_hal.c:482:6:HAL_DBGMCU_EnableDBGStopMode\t0\tstatic\nstm32f3xx_hal.c:491:6:HAL_DBGMCU_DisableDBGStopMode\t0\tstatic\nstm32f3xx_hal.c:500:6:HAL_DBGMCU_EnableDBGStandbyMode\t0\tstatic\nstm32f3xx_hal.c:509:6:HAL_DBGMCU_DisableDBGStandbyMode\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.su", "content": "stm32f3xx_hal_adc.c:469:26:HAL_ADC_Init\t0\tstatic\nstm32f3xx_hal_adc.c:500:26:HAL_ADC_DeInit\t0\tstatic\nstm32f3xx_hal_adc.c:517:13:HAL_ADC_MspInit\t0\tstatic\nstm32f3xx_hal_adc.c:532:13:HAL_ADC_MspDeInit\t0\tstatic\nstm32f3xx_hal_adc.c:782:26:HAL_ADC_Start\t0\tstatic\nstm32f3xx_hal_adc.c:805:26:HAL_ADC_Stop\t0\tstatic\nstm32f3xx_hal_adc.c:823:26:HAL_ADC_PollForConversion\t0\tstatic\nstm32f3xx_hal_adc.c:849:26:HAL_ADC_PollForEvent\t0\tstatic\nstm32f3xx_hal_adc.c:878:26:HAL_ADC_Start_IT\t0\tstatic\nstm32f3xx_hal_adc.c:905:26:HAL_ADC_Stop_IT\t0\tstatic\nstm32f3xx_hal_adc.c:933:26:HAL_ADC_Start_DMA\t0\tstatic\nstm32f3xx_hal_adc.c:960:26:HAL_ADC_Stop_DMA\t0\tstatic\nstm32f3xx_hal_adc.c:981:17:HAL_ADC_GetValue\t0\tstatic\nstm32f3xx_hal_adc.c:995:13:HAL_ADC_IRQHandler\t0\tstatic\nstm32f3xx_hal_adc.c:1009:13:HAL_ADC_ConvCpltCallback\t0\tstatic\nstm32f3xx_hal_adc.c:1024:13:HAL_ADC_ConvHalfCpltCallback\t0\tstatic\nstm32f3xx_hal_adc.c:1039:13:HAL_ADC_LevelOutOfWindowCallback\t0\tstatic\nstm32f3xx_hal_adc.c:1055:13:HAL_ADC_ErrorCallback\t0\tstatic\nstm32f3xx_hal_adc.c:1107:26:HAL_ADC_ConfigChannel\t0\tstatic\nstm32f3xx_hal_adc.c:1134:26:HAL_ADC_AnalogWDGConfig\t0\tstatic\nstm32f3xx_hal_adc.c:1178:10:HAL_ADC_GetState\t0\tstatic\nstm32f3xx_hal_adc.c:1192:10:HAL_ADC_GetError\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.su", "content": "stm32f3xx_hal_adc_ex.c:7332:26:ADC_ConversionStop\t16\tstatic\nstm32f3xx_hal_adc_ex.c:7189:13:ADC_DMAError\t0\tstatic\nstm32f3xx_hal_adc_ex.c:7171:13:ADC_DMAHalfConvCplt\t0\tstatic\nstm32f3xx_hal_adc_ex.c:7124:13:ADC_DMAConvCplt\t0\tstatic\nstm32f3xx_hal_adc_ex.c:7273:26:ADC_Disable\t16\tstatic\nstm32f3xx_hal_adc_ex.c:7219:26:ADC_Enable\t16\tstatic\nstm32f3xx_hal_adc_ex.c:234:19:HAL_ADC_Init\t24\tstatic\nstm32f3xx_hal_adc_ex.c:807:19:HAL_ADC_DeInit\t16\tstatic\nstm32f3xx_hal_adc_ex.c:1242:19:HAL_ADC_Start\t16\tstatic\nstm32f3xx_hal_adc_ex.c:1448:19:HAL_ADC_Stop\t8\tstatic\nstm32f3xx_hal_adc_ex.c:1553:19:HAL_ADC_PollForConversion\t24\tstatic\nstm32f3xx_hal_adc_ex.c:1856:19:HAL_ADC_PollForEvent\t24\tstatic\nstm32f3xx_hal_adc_ex.c:2034:19:HAL_ADC_Start_IT\t16\tstatic\nstm32f3xx_hal_adc_ex.c:2271:19:HAL_ADC_Stop_IT\t8\tstatic\nstm32f3xx_hal_adc_ex.c:2377:19:HAL_ADC_Start_DMA\t32\tstatic\nstm32f3xx_hal_adc_ex.c:2648:19:HAL_ADC_Stop_DMA\t16\tstatic\nstm32f3xx_hal_adc_ex.c:2798:10:HAL_ADC_GetValue\t0\tstatic\nstm32f3xx_hal_adc_ex.c:3311:19:HAL_ADCEx_Calibration_Start\t24\tstatic\nstm32f3xx_hal_adc_ex.c:3500:10:HAL_ADCEx_Calibration_GetValue\t0\tstatic\nstm32f3xx_hal_adc_ex.c:3535:19:HAL_ADCEx_Calibration_SetValue\t4\tstatic\nstm32f3xx_hal_adc_ex.c:3600:19:HAL_ADCEx_InjectedStart\t16\tstatic\nstm32f3xx_hal_adc_ex.c:3788:19:HAL_ADCEx_InjectedStop\t8\tstatic\nstm32f3xx_hal_adc_ex.c:3931:19:HAL_ADCEx_InjectedPollForConversion\t24\tstatic\nstm32f3xx_hal_adc_ex.c:4158:19:HAL_ADCEx_InjectedStart_IT\t16\tstatic\nstm32f3xx_hal_adc_ex.c:4378:19:HAL_ADCEx_InjectedStop_IT\t8\tstatic\nstm32f3xx_hal_adc_ex.c:4538:19:HAL_ADCEx_MultiModeStart_DMA\t104\tstatic\nstm32f3xx_hal_adc_ex.c:4678:19:HAL_ADCEx_MultiModeStop_DMA\t96\tstatic\nstm32f3xx_hal_adc_ex.c:4798:10:HAL_ADCEx_MultiModeGetValue\t0\tstatic\nstm32f3xx_hal_adc_ex.c:4849:10:HAL_ADCEx_InjectedGetValue\t0\tstatic\nstm32f3xx_hal_adc_ex.c:4963:19:HAL_ADCEx_RegularStop\t8\tstatic\nstm32f3xx_hal_adc_ex.c:5037:19:HAL_ADCEx_RegularStop_IT\t8\tstatic\nstm32f3xx_hal_adc_ex.c:5117:19:HAL_ADCEx_RegularStop_DMA\t16\tstatic\nstm32f3xx_hal_adc_ex.c:5229:19:HAL_ADCEx_RegularMultiModeStop_DMA\t96\tstatic\nstm32f3xx_hal_adc_ex.c:5374:13:HAL_ADCEx_InjectedConvCpltCallback\t0\tstatic\nstm32f3xx_hal_adc_ex.c:5397:13:HAL_ADCEx_InjectedQueueOverflowCallback\t0\tstatic\nstm32f3xx_hal_adc_ex.c:5413:13:HAL_ADCEx_LevelOutOfWindow2Callback\t0\tstatic\nstm32f3xx_hal_adc_ex.c:5428:13:HAL_ADCEx_LevelOutOfWindow3Callback\t0\tstatic\nstm32f3xx_hal_adc_ex.c:2856:6:HAL_ADC_IRQHandler\t8\tstatic\nstm32f3xx_hal_adc_ex.c:5491:19:HAL_ADC_ConfigChannel\t24\tstatic\nstm32f3xx_hal_adc_ex.c:5957:19:HAL_ADCEx_InjectedConfigChannel\t32\tstatic\nstm32f3xx_hal_adc_ex.c:6709:19:HAL_ADC_AnalogWDGConfig\t16\tstatic\nstm32f3xx_hal_adc_ex.c:6994:19:HAL_ADCEx_MultiModeConfigChannel\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.su", "content": "stm32f3xx_hal_cortex.c:169:6:HAL_NVIC_SetPriorityGrouping\t4\tstatic\nstm32f3xx_hal_cortex.c:191:6:HAL_NVIC_SetPriority\t8\tstatic\nstm32f3xx_hal_cortex.c:213:6:HAL_NVIC_EnableIRQ\t0\tstatic\nstm32f3xx_hal_cortex.c:229:6:HAL_NVIC_DisableIRQ\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_cortex.c:242:6:HAL_NVIC_SystemReset\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_cortex.c:255:10:HAL_SYSTICK_Config\t4\tstatic\nstm32f3xx_hal_cortex.c:364:10:HAL_NVIC_GetPriorityGrouping\t0\tstatic\nstm32f3xx_hal_cortex.c:391:6:HAL_NVIC_GetPriority\t8\tstatic\nstm32f3xx_hal_cortex.c:406:6:HAL_NVIC_SetPendingIRQ\t0\tstatic\nstm32f3xx_hal_cortex.c:421:10:HAL_NVIC_GetPendingIRQ\t0\tstatic\nstm32f3xx_hal_cortex.c:434:6:HAL_NVIC_ClearPendingIRQ\t0\tstatic\nstm32f3xx_hal_cortex.c:448:10:HAL_NVIC_GetActive\t0\tstatic\nstm32f3xx_hal_cortex.c:462:6:HAL_SYSTICK_CLKSourceConfig\t0\tstatic\nstm32f3xx_hal_cortex.c:489:13:HAL_SYSTICK_Callback\t0\tstatic\nstm32f3xx_hal_cortex.c:480:6:HAL_SYSTICK_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.su", "content": "stm32f3xx_hal_dma.c:137:19:HAL_DMA_Init\t12\tstatic\nstm32f3xx_hal_dma.c:199:19:HAL_DMA_DeInit\t12\tstatic\nstm32f3xx_hal_dma.c:281:19:HAL_DMA_Start\t20\tstatic\nstm32f3xx_hal_dma.c:328:19:HAL_DMA_Start_IT\t16\tstatic\nstm32f3xx_hal_dma.c:384:19:HAL_DMA_Abort\t8\tstatic\nstm32f3xx_hal_dma.c:422:19:HAL_DMA_Abort_IT\t16\tstatic\nstm32f3xx_hal_dma.c:468:19:HAL_DMA_PollForTransfer\t32\tstatic\nstm32f3xx_hal_dma.c:569:6:HAL_DMA_IRQHandler\t12\tstatic\nstm32f3xx_hal_dma.c:661:19:HAL_DMA_RegisterCallback\t0\tstatic\nstm32f3xx_hal_dma.c:712:19:HAL_DMA_UnRegisterCallback\t0\tstatic\nstm32f3xx_hal_dma.c:788:22:HAL_DMA_GetState\t0\tstatic\nstm32f3xx_hal_dma.c:799:10:HAL_DMA_GetError\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.su", "content": "stm32f3xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t16\tstatic\nstm32f3xx_hal_exti.c:265:19:HAL_EXTI_GetConfigLine\t12\tstatic\nstm32f3xx_hal_exti.c:368:19:HAL_EXTI_ClearConfigLine\t16\tstatic\nstm32f3xx_hal_exti.c:433:19:HAL_EXTI_RegisterCallback\t0\tstatic\nstm32f3xx_hal_exti.c:458:19:HAL_EXTI_GetHandle\t0\tstatic\nstm32f3xx_hal_exti.c:498:6:HAL_EXTI_IRQHandler\t0\tstatic\nstm32f3xx_hal_exti.c:535:10:HAL_EXTI_GetPending\t0\tstatic\nstm32f3xx_hal_exti.c:569:6:HAL_EXTI_ClearPending\t0\tstatic\nstm32f3xx_hal_exti.c:596:6:HAL_EXTI_GenerateSWI\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.su", "content": "stm32f3xx_hal_flash.c:168:19:HAL_FLASH_Program\t40\tstatic\nstm32f3xx_hal_flash.c:240:19:HAL_FLASH_Program_IT\t16\tstatic\nstm32f3xx_hal_flash.c:429:13:HAL_FLASH_EndOfOperationCallback\t0\tstatic\nstm32f3xx_hal_flash.c:447:13:HAL_FLASH_OperationErrorCallback\t0\tstatic\nstm32f3xx_hal_flash.c:286:6:HAL_FLASH_IRQHandler\t24\tstatic\nstm32f3xx_hal_flash.c:480:19:HAL_FLASH_Unlock\t0\tstatic\nstm32f3xx_hal_flash.c:504:19:HAL_FLASH_Lock\t0\tstatic\nstm32f3xx_hal_flash.c:516:19:HAL_FLASH_OB_Unlock\t0\tstatic\nstm32f3xx_hal_flash.c:536:19:HAL_FLASH_OB_Lock\t0\tstatic\nstm32f3xx_hal_flash.c:549:19:HAL_FLASH_OB_Launch\t16\tstatic\nstm32f3xx_hal_flash.c:581:10:HAL_FLASH_GetError\t0\tstatic\nstm32f3xx_hal_flash.c:621:19:FLASH_WaitForLastOperation\t16\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.su", "content": "stm32f3xx_hal_flash_ex.c:159:19:HAL_FLASHEx_Erase\t32\tstatic\nstm32f3xx_hal_flash_ex.c:240:19:HAL_FLASHEx_Erase_IT\t8\tstatic\nstm32f3xx_hal_flash_ex.c:313:19:HAL_FLASHEx_OBErase\t16\tstatic\nstm32f3xx_hal_flash_ex.c:362:19:HAL_FLASHEx_OBProgram\t32\tstatic\nstm32f3xx_hal_flash_ex.c:443:6:HAL_FLASHEx_OBGetConfig\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_flash_ex.c:465:10:HAL_FLASHEx_OBGetUserData\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_flash_ex.c:959:6:FLASH_PageErase\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.su", "content": "stm32f3xx_hal_gpio.c:179:6:HAL_GPIO_Init\t48\tstatic\nstm32f3xx_hal_gpio.c:304:6:HAL_GPIO_DeInit\t48\tstatic\nstm32f3xx_hal_gpio.c:386:15:HAL_GPIO_ReadPin\t0\tstatic\nstm32f3xx_hal_gpio.c:420:6:HAL_GPIO_WritePin\t0\tstatic\nstm32f3xx_hal_gpio.c:442:6:HAL_GPIO_TogglePin\t0\tstatic\nstm32f3xx_hal_gpio.c:468:19:HAL_GPIO_LockPin\t8\tstatic\nstm32f3xx_hal_gpio.c:518:13:HAL_GPIO_EXTI_Callback\t0\tstatic\nstm32f3xx_hal_gpio.c:503:6:HAL_GPIO_EXTI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.su", "content": "stm32f3xx_hal_i2c.c:6181:26:I2C_WaitOnRXNEFlagUntilTimeout\t16\tstatic\nstm32f3xx_hal_i2c.c:6110:26:I2C_WaitOnTXISFlagUntilTimeout\t16\tstatic\nstm32f3xx_hal_i2c.c:6147:26:I2C_WaitOnSTOPFlagUntilTimeout\t16\tstatic\nstm32f3xx_hal_i2c.c:624:13:HAL_I2C_MspInit\t0\tstatic\nstm32f3xx_hal_i2c.c:469:19:HAL_I2C_Init\t16\tstatic\nstm32f3xx_hal_i2c.c:640:13:HAL_I2C_MspDeInit\t0\tstatic\nstm32f3xx_hal_i2c.c:578:19:HAL_I2C_DeInit\t8\tstatic\nstm32f3xx_hal_i2c.c:1060:19:HAL_I2C_Master_Transmit\t32\tstatic\nstm32f3xx_hal_i2c.c:1174:19:HAL_I2C_Master_Receive\t32\tstatic\nstm32f3xx_hal_i2c.c:1287:19:HAL_I2C_Slave_Transmit\t24\tstatic\nstm32f3xx_hal_i2c.c:1424:19:HAL_I2C_Slave_Receive\t24\tstatic\nstm32f3xx_hal_i2c.c:1550:19:HAL_I2C_Master_Transmit_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:1619:19:HAL_I2C_Master_Receive_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:1686:19:HAL_I2C_Slave_Transmit_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:1735:19:HAL_I2C_Slave_Receive_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:1786:19:HAL_I2C_Master_Transmit_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:1929:19:HAL_I2C_Master_Receive_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:2070:19:HAL_I2C_Slave_Transmit_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:2173:19:HAL_I2C_Slave_Receive_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:2280:19:HAL_I2C_Mem_Write\t32\tstatic\nstm32f3xx_hal_i2c.c:2415:19:HAL_I2C_Mem_Read\t32\tstatic\nstm32f3xx_hal_i2c.c:2548:19:HAL_I2C_Mem_Write_IT\t40\tstatic\nstm32f3xx_hal_i2c.c:2639:19:HAL_I2C_Mem_Read_IT\t48\tstatic\nstm32f3xx_hal_i2c.c:2729:19:HAL_I2C_Mem_Write_DMA\t32\tstatic\nstm32f3xx_hal_i2c.c:2873:19:HAL_I2C_Mem_Read_DMA\t32\tstatic\nstm32f3xx_hal_i2c.c:3014:19:HAL_I2C_IsDeviceReady\t40\tstatic\nstm32f3xx_hal_i2c.c:3156:19:HAL_I2C_Master_Seq_Transmit_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:3240:19:HAL_I2C_Master_Seq_Transmit_DMA\t32\tstatic\nstm32f3xx_hal_i2c.c:3402:19:HAL_I2C_Master_Seq_Receive_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:3486:19:HAL_I2C_Master_Seq_Receive_DMA\t32\tstatic\nstm32f3xx_hal_i2c.c:3646:19:HAL_I2C_Slave_Seq_Transmit_IT\t32\tstatic\nstm32f3xx_hal_i2c.c:3741:19:HAL_I2C_Slave_Seq_Transmit_DMA\t40\tstatic\nstm32f3xx_hal_i2c.c:3920:19:HAL_I2C_Slave_Seq_Receive_IT\t32\tstatic\nstm32f3xx_hal_i2c.c:4015:19:HAL_I2C_Slave_Seq_Receive_DMA\t40\tstatic\nstm32f3xx_hal_i2c.c:4190:19:HAL_I2C_EnableListen_IT\t0\tstatic\nstm32f3xx_hal_i2c.c:4214:19:HAL_I2C_DisableListen_IT\t4\tstatic\nstm32f3xx_hal_i2c.c:4247:19:HAL_I2C_Master_Abort_IT\t16\tstatic\nstm32f3xx_hal_i2c.c:4297:6:HAL_I2C_EV_IRQHandler\t0\tstatic\nstm32f3xx_hal_i2c.c:4365:13:HAL_I2C_MasterTxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:4381:13:HAL_I2C_MasterRxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:5317:13:I2C_ITMasterSeqCplt\t16\tstatic\nstm32f3xx_hal_i2c.c:4396:13:HAL_I2C_SlaveTxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:4412:13:HAL_I2C_SlaveRxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:5370:13:I2C_ITSlaveSeqCplt\t16\tstatic\nstm32f3xx_hal_i2c.c:5920:13:I2C_DMASlaveTransmitCplt\t8\tstatic\nstm32f3xx_hal_i2c.c:5995:13:I2C_DMASlaveReceiveCplt\t16\tstatic\nstm32f3xx_hal_i2c.c:4430:13:HAL_I2C_AddrCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:5222:13:I2C_ITAddrCplt.isra.0.part.0\t24\tstatic\nstm32f3xx_hal_i2c.c:4448:13:HAL_I2C_ListenCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:5682:13:I2C_ITListenCplt\t8\tstatic\nstm32f3xx_hal_i2c.c:4464:13:HAL_I2C_MemTxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:4480:13:HAL_I2C_MemRxCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:4496:13:HAL_I2C_ErrorCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:4512:13:HAL_I2C_AbortCpltCallback\t0\tstatic\nstm32f3xx_hal_i2c.c:5733:13:I2C_ITError\t16\tstatic\nstm32f3xx_hal_i2c.c:5545:13:I2C_ITSlaveCplt\t16\tstatic\nstm32f3xx_hal_i2c.c:4732:26:I2C_Slave_ISR_IT\t24\tstatic\nstm32f3xx_hal_i2c.c:5426:13:I2C_ITMasterCplt\t16\tstatic\nstm32f3xx_hal_i2c.c:4595:26:I2C_Master_ISR_IT\t24\tstatic\nstm32f3xx_hal_i2c.c:5000:26:I2C_Slave_ISR_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:4865:26:I2C_Master_ISR_DMA\t24\tstatic\nstm32f3xx_hal_i2c.c:5872:13:I2C_DMAMasterTransmitCplt\t8\tstatic\nstm32f3xx_hal_i2c.c:5947:13:I2C_DMAMasterReceiveCplt\t8\tstatic\nstm32f3xx_hal_i2c.c:4316:6:HAL_I2C_ER_IRQHandler\t4\tstatic\nstm32f3xx_hal_i2c.c:6039:13:I2C_DMAAbort\t8\tstatic\nstm32f3xx_hal_i2c.c:6022:13:I2C_DMAError\t16\tstatic\nstm32f3xx_hal_i2c.c:4547:22:HAL_I2C_GetState\t0\tstatic\nstm32f3xx_hal_i2c.c:4559:21:HAL_I2C_GetMode\t0\tstatic\nstm32f3xx_hal_i2c.c:4570:10:HAL_I2C_GetError\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.su", "content": "stm32f3xx_hal_i2c_ex.c:97:19:HAL_I2CEx_ConfigAnalogFilter\t8\tstatic\nstm32f3xx_hal_i2c_ex.c:141:19:HAL_I2CEx_ConfigDigitalFilter\t8\tstatic\nstm32f3xx_hal_i2c_ex.c:192:19:HAL_I2CEx_EnableWakeUp\t8\tstatic\nstm32f3xx_hal_i2c_ex.c:231:19:HAL_I2CEx_DisableWakeUp\t8\tstatic\nstm32f3xx_hal_i2c_ex.c:279:6:HAL_I2CEx_EnableFastModePlus\t8\tstatic\nstm32f3xx_hal_i2c_ex.c:306:6:HAL_I2CEx_DisableFastModePlus\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.su", "content": "stm32f3xx_hal_pwr.c:75:6:HAL_PWR_DeInit\t0\tstatic\nstm32f3xx_hal_pwr.c:88:6:HAL_PWR_EnableBkUpAccess\t0\tstatic\nstm32f3xx_hal_pwr.c:100:6:HAL_PWR_DisableBkUpAccess\t0\tstatic\nstm32f3xx_hal_pwr.c:243:6:HAL_PWR_EnableWakeUpPin\t0\tstatic\nstm32f3xx_hal_pwr.c:258:6:HAL_PWR_DisableWakeUpPin\t0\tstatic\nstm32f3xx_hal_pwr.c:283:6:HAL_PWR_EnterSLEEPMode\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_pwr.c:325:6:HAL_PWR_EnterSTOPMode\t4\tstatic,ignoring_inline_asm\nstm32f3xx_hal_pwr.c:375:6:HAL_PWR_EnterSTANDBYMode\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_pwr.c:399:6:HAL_PWR_EnableSleepOnExit\t0\tstatic\nstm32f3xx_hal_pwr.c:412:6:HAL_PWR_DisableSleepOnExit\t0\tstatic\nstm32f3xx_hal_pwr.c:426:6:HAL_PWR_EnableSEVOnPend\t0\tstatic\nstm32f3xx_hal_pwr.c:439:6:HAL_PWR_DisableSEVOnPend\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.su", "content": "stm32f3xx_hal_pwr_ex.c:129:6:HAL_PWR_ConfigPVD\t4\tstatic\nstm32f3xx_hal_pwr_ex.c:171:6:HAL_PWR_EnablePVD\t0\tstatic\nstm32f3xx_hal_pwr_ex.c:180:6:HAL_PWR_DisablePVD\t0\tstatic\nstm32f3xx_hal_pwr_ex.c:207:13:HAL_PWR_PVDCallback\t0\tstatic\nstm32f3xx_hal_pwr_ex.c:190:6:HAL_PWR_PVD_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.su", "content": "stm32f3xx_hal_rcc.c:216:19:HAL_RCC_DeInit\t16\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:316:19:HAL_RCC_OscConfig\t40\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:696:19:HAL_RCC_ClockConfig\t24\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:888:6:HAL_RCC_MCOConfig\t56\tstatic\nstm32f3xx_hal_rcc.c:922:6:HAL_RCC_EnableCSS\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:931:6:HAL_RCC_DisableCSS\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:965:10:HAL_RCC_GetSysClockFreq\t4\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:1029:10:HAL_RCC_GetHCLKFreq\t0\tstatic\nstm32f3xx_hal_rcc.c:1040:10:HAL_RCC_GetPCLK1Freq\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:1052:10:HAL_RCC_GetPCLK2Freq\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:1065:6:HAL_RCC_GetOscConfig\t0\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc.c:1153:6:HAL_RCC_GetClockConfig\t4\tstatic\nstm32f3xx_hal_rcc.c:1200:13:HAL_RCC_CSSCallback\t0\tstatic\nstm32f3xx_hal_rcc.c:1183:6:HAL_RCC_NMI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.su", "content": "stm32f3xx_hal_rcc_ex.c:107:19:HAL_RCCEx_PeriphCLKConfig\t40\tstatic,ignoring_inline_asm\nstm32f3xx_hal_rcc_ex.c:575:6:HAL_RCCEx_GetPeriphCLKConfig\t0\tstatic\nstm32f3xx_hal_rcc_ex.c:946:10:HAL_RCCEx_GetPeriphCLKFreq\t48\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.su", "content": "" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.su", "content": "" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.su", "content": "stm32f3xx_ll_dac.c:195:13:LL_DAC_DeInit\t0\tstatic\nstm32f3xx_ll_dac.c:238:13:LL_DAC_Init\t12\tstatic\nstm32f3xx_ll_dac.c:306:6:LL_DAC_StructInit\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.su", "content": "stm32f3xx_ll_dma.c:150:10:LL_DMA_DeInit\t4\tstatic\nstm32f3xx_ll_dma.c:239:10:LL_DMA_Init\t12\tstatic\nstm32f3xx_ll_dma.c:301:6:LL_DMA_StructInit\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.su", "content": "stm32f3xx_ll_exti.c:83:10:LL_EXTI_DeInit\t8\tstatic\nstm32f3xx_ll_exti.c:127:10:LL_EXTI_Init\t8\tstatic\nstm32f3xx_ll_exti.c:270:6:LL_EXTI_StructInit\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.su", "content": "stm32f3xx_ll_gpio.c:119:13:LL_GPIO_DeInit\t0\tstatic\nstm32f3xx_ll_gpio.c:194:13:LL_GPIO_Init\t32\tstatic,ignoring_inline_asm\nstm32f3xx_ll_gpio.c:270:6:LL_GPIO_StructInit\t0\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.su", "content": "stm32f3xx_ll_rcc.c:224:13:LL_RCC_DeInit\t16\tstatic\nstm32f3xx_ll_rcc.c:322:6:LL_RCC_GetSystemClocksFreq\t12\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:348:10:LL_RCC_GetUSARTClockFreq\t8\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:554:10:LL_RCC_GetI2CClockFreq\t8\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:706:10:LL_RCC_GetADCClockFreq\t16\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:819:10:LL_RCC_GetTIMClockFreq\t8\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:971:10:LL_RCC_GetHRTIMClockFreq\t8\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:1010:10:RCC_GetSystemClockFreq\t8\tstatic,ignoring_inline_asm\nstm32f3xx_ll_rcc.c:1042:10:RCC_GetHCLKClockFreq\t0\tstatic\nstm32f3xx_ll_rcc.c:1053:10:RCC_GetPCLK1ClockFreq\t0\tstatic\nstm32f3xx_ll_rcc.c:1064:10:RCC_GetPCLK2ClockFreq\t0\tstatic\nstm32f3xx_ll_rcc.c:1074:10:RCC_PLL_GetFreqDomain_SYS\t4\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.su", "content": "stm32f3xx_ll_tim.c:236:13:LL_TIM_DeInit\t0\tstatic\nstm32f3xx_ll_tim.c:376:6:LL_TIM_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:394:13:LL_TIM_Init\t8\tstatic\nstm32f3xx_ll_tim.c:445:6:LL_TIM_OC_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:474:13:LL_TIM_OC_Init\t16\tstatic\nstm32f3xx_ll_tim.c:513:6:LL_TIM_IC_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:535:13:LL_TIM_IC_Init\t12\tstatic\nstm32f3xx_ll_tim.c:565:6:LL_TIM_ENCODER_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:587:13:LL_TIM_ENCODER_Init\t20\tstatic\nstm32f3xx_ll_tim.c:650:6:LL_TIM_HALLSENSOR_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:679:13:LL_TIM_HALLSENSOR_Init\t20\tstatic\nstm32f3xx_ll_tim.c:758:6:LL_TIM_BDTR_StructInit\t0\tstatic\nstm32f3xx_ll_tim.c:794:13:LL_TIM_BDTR_Init\t12\tstatic\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h \\\n ../Core/Inc/stm32f3xx_hal_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/cmsis_version.h:\n\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n\n../Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h:\n\n../Core/Inc/stm32f3xx_hal_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h:\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.su", "content": "stm32f3xx_ll_utils.c:497:20:UTILS_EnablePLLAndSwitchSystem\t16\tstatic,ignoring_inline_asm\nstm32f3xx_ll_utils.c:151:6:LL_Init1msTick\t0\tstatic\nstm32f3xx_ll_utils.c:167:6:LL_mDelay\t8\tstatic\nstm32f3xx_ll_utils.c:225:6:LL_SetSystemCoreClock\t0\tstatic\nstm32f3xx_ll_utils.c:248:13:LL_PLL_ConfigSystemClock_HSI\t12\tstatic,ignoring_inline_asm\nstm32f3xx_ll_utils.c:317:13:LL_PLL_ConfigSystemClock_HSE\t16\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c \n\nOBJS += \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.o \n\nC_DEPS += \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nDrivers/STM32F3xx_HAL_Driver/Src/%.o: ../Drivers/STM32F3xx_HAL_Driver/Src/%.c Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DUSE_HAL_DRIVER -DSTM32F334x8 -DUSE_FULL_LL_DRIVER -DDEBUG -c -I../Drivers/CMSIS/Include -I../Drivers/STM32F3xx_HAL_Driver/Inc -I../Core/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32F3xx/Include -Ofast -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src\n\nclean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src:\n\t-$(RM) ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.o\n\n.PHONY: clean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/makefile", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n-include ../makefile.init\n\nRM := rm -rf\n\n# All of the sources participating in the build are defined here\n-include sources.mk\n-include Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk\n-include Core/Startup/subdir.mk\n-include Core/Src/subdir.mk\n-include objects.mk\n\nifneq ($(MAKECMDGOALS),clean)\nifneq ($(strip $(S_DEPS)),)\n-include $(S_DEPS)\nendif\nifneq ($(strip $(S_UPPER_DEPS)),)\n-include $(S_UPPER_DEPS)\nendif\nifneq ($(strip $(C_DEPS)),)\n-include $(C_DEPS)\nendif\nendif\n\n-include ../makefile.defs\n\nOPTIONAL_TOOL_DEPS := \\\n$(wildcard ../makefile.defs) \\\n$(wildcard ../makefile.init) \\\n$(wildcard ../makefile.targets) \\\n\n\nBUILD_ARTIFACT_NAME := 2OPFM_2020\nBUILD_ARTIFACT_EXTENSION := elf\nBUILD_ARTIFACT_PREFIX :=\nBUILD_ARTIFACT := $(BUILD_ARTIFACT_PREFIX)$(BUILD_ARTIFACT_NAME)$(if $(BUILD_ARTIFACT_EXTENSION),.$(BUILD_ARTIFACT_EXTENSION),)\n\n# Add inputs and outputs from these tool invocations to the build variables \nEXECUTABLES += \\\n2OPFM_2020.elf \\\n\nSIZE_OUTPUT += \\\ndefault.size.stdout \\\n\nOBJDUMP_LIST += \\\n2OPFM_2020.list \\\n\nOBJCOPY_BIN += \\\n2OPFM_2020.bin \\\n\n\n# All Target\nall:\n\t+@$(MAKE) --no-print-directory main-build && $(MAKE) --no-print-directory post-build\n\n# Main-build Target\nmain-build: 2OPFM_2020.elf secondary-outputs\n\n# Tool invocations\n2OPFM_2020.elf: $(OBJS) $(USER_OBJS) /Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_2020/STM32F334K8TX_FLASH.ld makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-gcc -o \"2OPFM_2020.elf\" @\"objects.list\" $(USER_OBJS) $(LIBS) -mcpu=cortex-m4 -T\"/Users/chrismcdowell/Desktop/Super/super_fw_2023/2OPFM_2020/STM32F334K8TX_FLASH.ld\" --specs=nosys.specs -Wl,-Map=\"2OPFM_2020.map\" -Wl,--gc-sections -static --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -Wl,--start-group -lc -lm -Wl,--end-group\n\t@echo 'Finished building target: $@'\n\t@echo ' '\n\ndefault.size.stdout: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-size $(EXECUTABLES)\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n2OPFM_2020.list: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objdump -h -S $(EXECUTABLES) > \"2OPFM_2020.list\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n2OPFM_2020.bin: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objcopy -O binary $(EXECUTABLES) \"2OPFM_2020.bin\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n# Other Targets\nclean:\n\t-$(RM) 2OPFM_2020.bin 2OPFM_2020.elf 2OPFM_2020.list default.size.stdout\n\t-@echo ' '\n\npost-build:\n\tarm-none-eabi-objcopy -O ihex 2OPFM_2020.elf 2OPFM_2020.hex\n\t-@echo ' '\n\nsecondary-outputs: $(SIZE_OUTPUT) $(OBJDUMP_LIST) $(OBJCOPY_BIN)\n\nfail-specified-linker-script-missing:\n\t@echo 'Error: Cannot find the specified linker script. Check the linker settings in the build configuration.'\n\t@exit 2\n\nwarn-no-linker-script-specified:\n\t@echo 'Warning: No linker script specified. Check the linker settings in the build configuration.'\n\n.PHONY: all clean dependents main-build fail-specified-linker-script-missing warn-no-linker-script-specified post-build\n\n-include ../makefile.targets\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/objects.list", "content": "\"./Core/Src/2op_main.o\"\n\"./Core/Src/dac.o\"\n\"./Core/Src/dynamic_smooth.o\"\n\"./Core/Src/loop.o\"\n\"./Core/Src/main.o\"\n\"./Core/Src/noise.o\"\n\"./Core/Src/stm32f3xx_hal_msp.o\"\n\"./Core/Src/stm32f3xx_it.o\"\n\"./Core/Src/syscalls.o\"\n\"./Core/Src/sysmem.o\"\n\"./Core/Src/system_stm32f3xx.o\"\n\"./Core/Startup/startup_stm32f334k8tx.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.o\"\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/objects.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nUSER_OBJS :=\n\nLIBS :=\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Debug/sources.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nELF_SRCS := \nOBJ_SRCS := \nS_SRCS := \nC_SRCS := \nS_UPPER_SRCS := \nO_SRCS := \nSIZE_OUTPUT := \nOBJDUMP_LIST := \nEXECUTABLES := \nOBJS := \nS_DEPS := \nS_UPPER_DEPS := \nC_DEPS := \nOBJCOPY_BIN := \n\n# Every subdirectory with source files must be described here\nSUBDIRS := \\\nCore/Src \\\nCore/Startup \\\nDrivers/STM32F3xx_HAL_Driver/Src \\\n\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f334x8.h\r\n * @author MCD Application Team\r\n * @brief CMSIS STM32F334x8 Devices Peripheral Access Layer Header File.\r\n *\r\n * This file contains:\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral's registers declarations and bits definition\r\n * - Macros to access peripheral's registers hardware\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS_Device\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f334x8\r\n * @{\r\n */\r\n\r\n#ifndef __STM32F334x8_H\r\n#define __STM32F334x8_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals\r\n */\r\n#define __CM4_REV 0x0001U /*!< Core revision r0p1 */\r\n#define __MPU_PRESENT 0U /*!< STM32F334x8 devices do not provide an MPU */\r\n#define __NVIC_PRIO_BITS 4U /*!< STM32F334x8 devices use 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0U /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1U /*!< STM32F334x8 devices provide an FPU */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @addtogroup Peripheral_interrupt_number_definition\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32F334x8 devices Interrupt Number Definition, according to the selected device\r\n * in @ref Library_configuration_section\r\n */\r\ntypedef enum\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers ****************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Non Maskable Interrupt */\r\n HardFault_IRQn = -13, /*!< 3 Cortex-M4 Hard Fault Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers **********************************************************************/\r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMP_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts through the EXTI line 19 */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI line 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TSC_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Controller Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 & ADC2 Interrupts */\r\n CAN_TX_IRQn = 19, /*!< CAN TX Interrupt */\r\n CAN_RX0_IRQn = 20, /*!< CAN RX0 Interrupt */\r\n CAN_RX1_IRQn = 21, /*!< CAN RX1 Interrupt */\r\n CAN_SCE_IRQn = 22, /*!< CAN SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt & EXTI Line23 Interrupt (I2C1 wakeup) */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt & EXTI Line25 Interrupt (USART1 wakeup) */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt & EXTI Line26 Interrupt (USART2 wakeup) */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt & EXTI Line28 Interrupt (USART3 wakeup) */\r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line 17 Interrupt */\r\n TIM6_DAC1_IRQn = 54, /*!< TIM6 global and DAC1 underrun error Interrupts*/\r\n TIM7_DAC2_IRQn = 55, /*!< TIM7 global and DAC2 channel1 underrun error Interrupt */\r\n COMP2_IRQn = 64, /*!< COMP2 global Interrupt via EXTI Line22 */\r\n COMP4_6_IRQn = 65, /*!< COMP4 and COMP6 global Interrupt via EXTI Line30 and 32 */\r\n HRTIM1_Master_IRQn = 67, /*!< HRTIM Master Timer global Interrupts */\r\n HRTIM1_TIMA_IRQn = 68, /*!< HRTIM Timer A global Interrupt */\r\n HRTIM1_TIMB_IRQn = 69, /*!< HRTIM Timer B global Interrupt */\r\n HRTIM1_TIMC_IRQn = 70, /*!< HRTIM Timer C global Interrupt */\r\n HRTIM1_TIMD_IRQn = 71, /*!< HRTIM Timer D global Interrupt */\r\n HRTIM1_TIME_IRQn = 72, /*!< HRTIM Timer E global Interrupt */\r\n HRTIM1_FLT_IRQn = 73, /*!< HRTIM Fault global Interrupt */\r\n FPU_IRQn = 81, /*!< Floating point Interrupt */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32f3xx.h\" /* STM32F3xx System Header */\r\n#include \r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Analog to Digital Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC Interrupt and Status Register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC Interrupt Enable Register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC Configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, 0x010 */\r\n __IO uint32_t SMPR1; /*!< ADC sample time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sample time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x01C */\r\n __IO uint32_t TR1; /*!< ADC watchdog threshold register 1, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC watchdog threshold register 2, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC watchdog threshold register 3, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x02C */\r\n __IO uint32_t SQR1; /*!< ADC regular sequence register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC regular sequence register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC regular sequence register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC regular sequence register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x044 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x048 */\r\n __IO uint32_t JSQR; /*!< ADC injected sequence register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x050 - 0x05C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x070 - 0x07C */\r\n __IO uint32_t JDR1; /*!< ADC injected data register 1, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC injected data register 2, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC injected data register 3, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC injected data register 4, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */\r\n __IO uint32_t AWD2CR; /*!< ADC Analog Watchdog 2 Configuration Register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC Analog Watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */\r\n __IO uint32_t DIFSEL; /*!< ADC Differential Mode Selection Register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC Calibration Factors, Address offset: 0xB4 */\r\n\r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC Common status register, Address offset: ADC1/3 base address + 0x300 */\r\n uint32_t RESERVED; /*!< Reserved, ADC1/3 base address + 0x304 */\r\n __IO uint32_t CCR; /*!< ADC common control register, Address offset: ADC1/3 base address + 0x308 */\r\n __IO uint32_t CDR; /*!< ADC common regular data register for dual\r\n AND triple modes, Address offset: ADC1/3 base address + 0x30C */\r\n} ADC_Common_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network TxMailBox\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t TIR; /*!< CAN TX mailbox identifier register */\r\n __IO uint32_t TDTR; /*!< CAN mailbox data length control and time stamp register */\r\n __IO uint32_t TDLR; /*!< CAN mailbox data low register */\r\n __IO uint32_t TDHR; /*!< CAN mailbox data high register */\r\n} CAN_TxMailBox_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network FIFOMailBox\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t RIR; /*!< CAN receive FIFO mailbox identifier register */\r\n __IO uint32_t RDTR; /*!< CAN receive FIFO mailbox data length control and time stamp register */\r\n __IO uint32_t RDLR; /*!< CAN receive FIFO mailbox data low register */\r\n __IO uint32_t RDHR; /*!< CAN receive FIFO mailbox data high register */\r\n} CAN_FIFOMailBox_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network FilterRegister\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t FR1; /*!< CAN Filter bank register 1 */\r\n __IO uint32_t FR2; /*!< CAN Filter bank register 1 */\r\n} CAN_FilterRegister_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t MCR; /*!< CAN master control register, Address offset: 0x00 */\r\n __IO uint32_t MSR; /*!< CAN master status register, Address offset: 0x04 */\r\n __IO uint32_t TSR; /*!< CAN transmit status register, Address offset: 0x08 */\r\n __IO uint32_t RF0R; /*!< CAN receive FIFO 0 register, Address offset: 0x0C */\r\n __IO uint32_t RF1R; /*!< CAN receive FIFO 1 register, Address offset: 0x10 */\r\n __IO uint32_t IER; /*!< CAN interrupt enable register, Address offset: 0x14 */\r\n __IO uint32_t ESR; /*!< CAN error status register, Address offset: 0x18 */\r\n __IO uint32_t BTR; /*!< CAN bit timing register, Address offset: 0x1C */\r\n uint32_t RESERVED0[88]; /*!< Reserved, 0x020 - 0x17F */\r\n CAN_TxMailBox_TypeDef sTxMailBox[3]; /*!< CAN Tx MailBox, Address offset: 0x180 - 0x1AC */\r\n CAN_FIFOMailBox_TypeDef sFIFOMailBox[2]; /*!< CAN FIFO MailBox, Address offset: 0x1B0 - 0x1CC */\r\n uint32_t RESERVED1[12]; /*!< Reserved, 0x1D0 - 0x1FF */\r\n __IO uint32_t FMR; /*!< CAN filter master register, Address offset: 0x200 */\r\n __IO uint32_t FM1R; /*!< CAN filter mode register, Address offset: 0x204 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x208 */\r\n __IO uint32_t FS1R; /*!< CAN filter scale register, Address offset: 0x20C */\r\n uint32_t RESERVED3; /*!< Reserved, 0x210 */\r\n __IO uint32_t FFA1R; /*!< CAN filter FIFO assignment register, Address offset: 0x214 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x218 */\r\n __IO uint32_t FA1R; /*!< CAN filter activation register, Address offset: 0x21C */\r\n uint32_t RESERVED5[8]; /*!< Reserved, 0x220-0x23F */\r\n CAN_FilterRegister_TypeDef sFilterRegister[28]; /*!< CAN Filter Register, Address offset: 0x240-0x31C */\r\n} CAN_TypeDef;\r\n\r\n/**\r\n * @brief Analog Comparators\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, used for bits common to several COMP instances, Address offset: 0x00 */\r\n} COMP_Common_TypeDef;\r\n\r\n/**\r\n * @brief CRC calculation unit\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint8_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n uint8_t RESERVED0; /*!< Reserved, 0x05 */\r\n uint16_t RESERVED1; /*!< Reserved, 0x06 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/**\r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n} DAC_TypeDef;\r\n\r\n/**\r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZ; /*!< Debug MCU APB1 freeze register, Address offset: 0x08 */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x0C */\r\n}DBGMCU_TypeDef;\r\n\r\n/**\r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt flag clear register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/**\r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR; /*!
© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.
\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f3xx\r\n * @{\r\n */\r\n \r\n#ifndef __STM32F3xx_H\r\n#define __STM32F3xx_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n \r\n/** @addtogroup Library_configuration_section\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32 Family\r\n */\r\n#if !defined (STM32F3)\r\n#define STM32F3\r\n#endif /* STM32F3 */\r\n\r\n/* Uncomment the line below according to the target STM32 device used in your\r\n application \r\n */\r\n\r\n#if !defined (STM32F301x8) && !defined (STM32F302x8) && !defined (STM32F318xx) && \\\r\n !defined (STM32F302xC) && !defined (STM32F303xC) && !defined (STM32F358xx) && \\\r\n !defined (STM32F303x8) && !defined (STM32F334x8) && !defined (STM32F328xx) && \\\r\n !defined (STM32F302xE) && !defined (STM32F303xE) && !defined (STM32F398xx) && \\\r\n !defined (STM32F373xC) && !defined (STM32F378xx)\r\n \r\n /* #define STM32F301x8 */ /*!< STM32F301K6, STM32F301K8, STM32F301C6, STM32F301C8,\r\n STM32F301R6 and STM32F301R8 Devices */\r\n /* #define STM32F302x8 */ /*!< STM32F302K6, STM32F302K8, STM32F302C6, STM32F302C8,\r\n STM32F302R6 and STM32F302R8 Devices */\r\n /* #define STM32F302xC */ /*!< STM32F302CB, STM32F302CC, STM32F302RB, STM32F302RC,\r\n STM32F302VB and STM32F302VC Devices */\r\n /* #define STM32F302xE */ /*!< STM32F302RE, STM32F302VE, STM32F302ZE, STM32F302RD,\r\n STM32F302VD and STM32F302ZD Devices */\r\n /* #define STM32F303x8 */ /*!< STM32F303K6, STM32F303K8, STM32F303C6, STM32F303C8, \r\n STM32F303R6 and STM32F303R8 Devices */\r\n /* #define STM32F303xC */ /*!< STM32F303CB, STM32F303CC, STM32F303RB, STM32F303RC,\r\n STM32F303VB and STM32F303VC Devices */\r\n /* #define STM32F303xE */ /*!< STM32F303RE, STM32F303VE, STM32F303ZE, STM32F303RD,\r\n STM32F303VD and STM32F303ZD Devices */\r\n /* #define STM32F373xC */ /*!< STM32F373C8, STM32F373CB, STM32F373CC,\r\n STM32F373R8, STM32F373RB, STM32F373RC,\r\n STM32F373V8, STM32F373VB and STM32F373VC Devices */\r\n /* #define STM32F334x8 */ /*!< STM32F334K4, STM32F334K6, STM32F334K8,\r\n STM32F334C4, STM32F334C6, STM32F334C8,\r\n STM32F334R4, STM32F334R6 and STM32F334R8 Devices */\r\n /* #define STM32F318xx */ /*!< STM32F318K8, STM32F318C8: STM32F301x8 with regulator off: STM32F318xx Devices */\r\n /* #define STM32F328xx */ /*!< STM32F328C8, STM32F328R8: STM32F334x8 with regulator off: STM32F328xx Devices */\r\n /* #define STM32F358xx */ /*!< STM32F358CC, STM32F358RC, STM32F358VC: STM32F303xC with regulator off: STM32F358xx Devices */\r\n /* #define STM32F378xx */ /*!< STM32F378CC, STM32F378RC, STM32F378VC: STM32F373xC with regulator off: STM32F378xx Devices */\r\n /* #define STM32F398xx */ /*!< STM32F398VE: STM32F303xE with regulator off: STM32F398xx Devices */\r\n#endif\r\n \r\n/* Tip: To avoid modifying this file each time you need to switch between these\r\n devices, you can define the device in your toolchain compiler preprocessor.\r\n */\r\n#if !defined (USE_HAL_DRIVER)\r\n/**\r\n * @brief Comment the line below if you will not use the peripherals drivers.\r\n In this case, these drivers will not be included and the application code will \r\n be based on direct access to peripherals registers \r\n */\r\n /*#define USE_HAL_DRIVER */\r\n#endif /* USE_HAL_DRIVER */\r\n\r\n/**\r\n * @brief CMSIS Device version number V2.3.4\r\n */\r\n#define __STM32F3_CMSIS_VERSION_MAIN (0x02) /*!< [31:24] main version */\r\n#define __STM32F3_CMSIS_VERSION_SUB1 (0x03) /*!< [23:16] sub1 version */\r\n#define __STM32F3_CMSIS_VERSION_SUB2 (0x04) /*!< [15:8] sub2 version */\r\n#define __STM32F3_CMSIS_VERSION_RC (0x00) /*!< [7:0] release candidate */\r\n#define __STM32F3_CMSIS_VERSION ((__STM32F3_CMSIS_VERSION_MAIN << 24)\\\r\n |(__STM32F3_CMSIS_VERSION_SUB1 << 16)\\\r\n |(__STM32F3_CMSIS_VERSION_SUB2 << 8 )\\\r\n |(__STM32F3_CMSIS_VERSION_RC))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Device_Included\r\n * @{\r\n */\r\n\r\n#if defined(STM32F301x8)\r\n #include \"stm32f301x8.h\"\r\n#elif defined(STM32F302x8)\r\n #include \"stm32f302x8.h\"\r\n#elif defined(STM32F302xC)\r\n #include \"stm32f302xc.h\"\r\n#elif defined(STM32F302xE)\r\n #include \"stm32f302xe.h\"\r\n#elif defined(STM32F303x8)\r\n #include \"stm32f303x8.h\"\r\n#elif defined(STM32F303xC)\r\n #include \"stm32f303xc.h\"\r\n#elif defined(STM32F303xE)\r\n #include \"stm32f303xe.h\"\r\n#elif defined(STM32F373xC)\r\n #include \"stm32f373xc.h\"\r\n#elif defined(STM32F334x8)\r\n #include \"stm32f334x8.h\"\r\n#elif defined(STM32F318xx)\r\n #include \"stm32f318xx.h\"\r\n#elif defined(STM32F328xx)\r\n #include \"stm32f328xx.h\"\r\n#elif defined(STM32F358xx)\r\n #include \"stm32f358xx.h\"\r\n#elif defined(STM32F378xx)\r\n #include \"stm32f378xx.h\"\r\n#elif defined(STM32F398xx)\r\n #include \"stm32f398xx.h\"\r\n#else\r\n #error \"Please select first the target STM32F3xx device used in your application (in stm32f3xx.h file)\"\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Exported_types\r\n * @{\r\n */ \r\ntypedef enum \r\n{\r\n RESET = 0U, \r\n SET = !RESET\r\n} FlagStatus, ITStatus;\r\n\r\ntypedef enum \r\n{\r\n DISABLE = 0U, \r\n ENABLE = !DISABLE\r\n} FunctionalState;\r\n#define IS_FUNCTIONAL_STATE(STATE) (((STATE) == DISABLE) || ((STATE) == ENABLE))\r\n\r\ntypedef enum \r\n{\r\n SUCCESS = 0U,\r\n ERROR = !SUCCESS\r\n} ErrorStatus;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup Exported_macros\r\n * @{\r\n */\r\n#define SET_BIT(REG, BIT) ((REG) |= (BIT))\r\n\r\n#define CLEAR_BIT(REG, BIT) ((REG) &= ~(BIT))\r\n\r\n#define READ_BIT(REG, BIT) ((REG) & (BIT))\r\n\r\n#define CLEAR_REG(REG) ((REG) = (0x0))\r\n\r\n#define WRITE_REG(REG, VAL) ((REG) = (VAL))\r\n\r\n#define READ_REG(REG) ((REG))\r\n\r\n#define MODIFY_REG(REG, CLEARMASK, SETMASK) WRITE_REG((REG), (((READ_REG(REG)) & (~(CLEARMASK))) | (SETMASK)))\r\n\r\n#define POSITION_VAL(VAL) (__CLZ(__RBIT(VAL))) \r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined (USE_HAL_DRIVER)\r\n #include \"stm32f3xx_hal.h\"\r\n#endif /* USE_HAL_DRIVER */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif /* __cplusplus */\r\n\r\n#endif /* __STM32F3xx_H */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n\r\n\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32f3xx.h\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device System Source File for STM32F3xx devices. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f3xx_system\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Define to prevent recursive inclusion\r\n */\r\n#ifndef __SYSTEM_STM32F3XX_H\r\n#define __SYSTEM_STM32F3XX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif \r\n\r\n/** @addtogroup STM32F3xx_System_Includes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_types\r\n * @{\r\n */\r\n /* This variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 3) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) by calling HAL API function HAL_RCC_ClockConfig()\r\n Note: If you use this function to configure the system clock; then there\r\n is no need to call the 2 first functions listed above, since SystemCoreClock\r\n variable is updated automatically.\r\n */\r\nextern uint32_t SystemCoreClock; /*!< System Clock Frequency (Core Clock) */\r\nextern const uint8_t AHBPrescTable[16]; /*!< AHB prescalers table values */\r\nextern const uint8_t APBPrescTable[8]; /*!< APB prescalers table values */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Constants\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Functions\r\n * @{\r\n */\r\n \r\nextern void SystemInit(void);\r\nextern void SystemCoreClockUpdate(void);\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__SYSTEM_STM32F3XX_H */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_armcc.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armcc.h\r\n * @brief CMSIS compiler ARMCC (Arm Compiler 5) header file\r\n * @version V5.0.4\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_ARMCC_H\r\n#define __CMSIS_ARMCC_H\r\n\r\n\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 400677)\r\n #error \"Please use Arm Compiler Toolchain V4.0.677 or later!\"\r\n#endif\r\n\r\n/* CMSIS compiler control architecture macros */\r\n#if ((defined (__TARGET_ARCH_6_M ) && (__TARGET_ARCH_6_M == 1)) || \\\r\n (defined (__TARGET_ARCH_6S_M ) && (__TARGET_ARCH_6S_M == 1)) )\r\n #define __ARM_ARCH_6M__ 1\r\n#endif\r\n\r\n#if (defined (__TARGET_ARCH_7_M ) && (__TARGET_ARCH_7_M == 1))\r\n #define __ARM_ARCH_7M__ 1\r\n#endif\r\n\r\n#if (defined (__TARGET_ARCH_7E_M) && (__TARGET_ARCH_7E_M == 1))\r\n #define __ARM_ARCH_7EM__ 1\r\n#endif\r\n\r\n /* __ARM_ARCH_8M_BASE__ not applicable */\r\n /* __ARM_ARCH_8M_MAIN__ not applicable */\r\n\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE static __forceinline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __declspec(noreturn)\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT __packed struct\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION __packed union\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #define __UNALIGNED_UINT32(x) (*((__packed uint32_t *)(x)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) ((*((__packed uint16_t *)(addr))) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #define __UNALIGNED_UINT16_READ(addr) (*((const __packed uint16_t *)(addr)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) ((*((__packed uint32_t *)(addr))) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #define __UNALIGNED_UINT32_READ(addr) (*((const __packed uint32_t *)(addr)))\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); */\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_CONTROL(void)\r\n{\r\n register uint32_t __regControl __ASM(\"control\");\r\n return(__regControl);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_INLINE void __set_CONTROL(uint32_t control)\r\n{\r\n register uint32_t __regControl __ASM(\"control\");\r\n __regControl = control;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_IPSR(void)\r\n{\r\n register uint32_t __regIPSR __ASM(\"ipsr\");\r\n return(__regIPSR);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_APSR(void)\r\n{\r\n register uint32_t __regAPSR __ASM(\"apsr\");\r\n return(__regAPSR);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_xPSR(void)\r\n{\r\n register uint32_t __regXPSR __ASM(\"xpsr\");\r\n return(__regXPSR);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_PSP(void)\r\n{\r\n register uint32_t __regProcessStackPointer __ASM(\"psp\");\r\n return(__regProcessStackPointer);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_INLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n register uint32_t __regProcessStackPointer __ASM(\"psp\");\r\n __regProcessStackPointer = topOfProcStack;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_MSP(void)\r\n{\r\n register uint32_t __regMainStackPointer __ASM(\"msp\");\r\n return(__regMainStackPointer);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_INLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n register uint32_t __regMainStackPointer __ASM(\"msp\");\r\n __regMainStackPointer = topOfMainStack;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_INLINE uint32_t __get_PRIMASK(void)\r\n{\r\n register uint32_t __regPriMask __ASM(\"primask\");\r\n return(__regPriMask);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_INLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n register uint32_t __regPriMask __ASM(\"primask\");\r\n __regPriMask = (priMask);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_INLINE uint32_t __get_BASEPRI(void)\r\n{\r\n register uint32_t __regBasePri __ASM(\"basepri\");\r\n return(__regBasePri);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_INLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n register uint32_t __regBasePri __ASM(\"basepri\");\r\n __regBasePri = (basePri & 0xFFU);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_INLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n register uint32_t __regBasePriMax __ASM(\"basepri_max\");\r\n __regBasePriMax = (basePri & 0xFFU);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_INLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n register uint32_t __regFaultMask __ASM(\"faultmask\");\r\n return(__regFaultMask);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_INLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n register uint32_t __regFaultMask __ASM(\"faultmask\");\r\n __regFaultMask = (faultMask & (uint32_t)1U);\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_INLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n register uint32_t __regfpscr __ASM(\"fpscr\");\r\n return(__regfpscr);\r\n#else\r\n return(0U);\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_INLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n register uint32_t __regfpscr __ASM(\"fpscr\");\r\n __regfpscr = (fpscr);\r\n#else\r\n (void)fpscr;\r\n#endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __nop\r\n\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() do {\\\r\n __schedule_barrier();\\\r\n __isb(0xF);\\\r\n __schedule_barrier();\\\r\n } while (0U)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() do {\\\r\n __schedule_barrier();\\\r\n __dsb(0xF);\\\r\n __schedule_barrier();\\\r\n } while (0U)\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() do {\\\r\n __schedule_barrier();\\\r\n __dmb(0xF);\\\r\n __schedule_barrier();\\\r\n } while (0U)\r\n\r\n \r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV __rev\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rev16_text\"))) __STATIC_INLINE __ASM uint32_t __REV16(uint32_t value)\r\n{\r\n rev16 r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".revsh_text\"))) __STATIC_INLINE __ASM int16_t __REVSH(int16_t value)\r\n{\r\n revsh r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n#define __ROR __ror\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __breakpoint(value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n #define __RBIT __rbit\r\n#else\r\n__attribute__((always_inline)) __STATIC_INLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n uint32_t s = (4U /*sizeof(v)*/ * 8U) - 1U; /* extra shift needed at end */\r\n\r\n result = value; /* r will be reversed bits of v; first get LSB of v */\r\n for (value >>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n return result;\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ __clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXB(ptr) ((uint8_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXB(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint8_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXH(ptr) ((uint16_t) __ldrex(ptr))\r\n#else\r\n #define __LDREXH(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint16_t) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXW(ptr) ((uint32_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXW(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint32_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXB(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXB(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXH(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXH(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXW(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXW(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __clrex\r\n\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rrx_text\"))) __STATIC_INLINE __ASM uint32_t __RRX(uint32_t value)\r\n{\r\n rrx r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDRBT(ptr) ((uint8_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDRHT(ptr) ((uint16_t) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDRT(ptr) ((uint32_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRBT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRHT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRT(value, ptr) __strt(value, ptr)\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n#define __SADD8 __sadd8\r\n#define __QADD8 __qadd8\r\n#define __SHADD8 __shadd8\r\n#define __UADD8 __uadd8\r\n#define __UQADD8 __uqadd8\r\n#define __UHADD8 __uhadd8\r\n#define __SSUB8 __ssub8\r\n#define __QSUB8 __qsub8\r\n#define __SHSUB8 __shsub8\r\n#define __USUB8 __usub8\r\n#define __UQSUB8 __uqsub8\r\n#define __UHSUB8 __uhsub8\r\n#define __SADD16 __sadd16\r\n#define __QADD16 __qadd16\r\n#define __SHADD16 __shadd16\r\n#define __UADD16 __uadd16\r\n#define __UQADD16 __uqadd16\r\n#define __UHADD16 __uhadd16\r\n#define __SSUB16 __ssub16\r\n#define __QSUB16 __qsub16\r\n#define __SHSUB16 __shsub16\r\n#define __USUB16 __usub16\r\n#define __UQSUB16 __uqsub16\r\n#define __UHSUB16 __uhsub16\r\n#define __SASX __sasx\r\n#define __QASX __qasx\r\n#define __SHASX __shasx\r\n#define __UASX __uasx\r\n#define __UQASX __uqasx\r\n#define __UHASX __uhasx\r\n#define __SSAX __ssax\r\n#define __QSAX __qsax\r\n#define __SHSAX __shsax\r\n#define __USAX __usax\r\n#define __UQSAX __uqsax\r\n#define __UHSAX __uhsax\r\n#define __USAD8 __usad8\r\n#define __USADA8 __usada8\r\n#define __SSAT16 __ssat16\r\n#define __USAT16 __usat16\r\n#define __UXTB16 __uxtb16\r\n#define __UXTAB16 __uxtab16\r\n#define __SXTB16 __sxtb16\r\n#define __SXTAB16 __sxtab16\r\n#define __SMUAD __smuad\r\n#define __SMUADX __smuadx\r\n#define __SMLAD __smlad\r\n#define __SMLADX __smladx\r\n#define __SMLALD __smlald\r\n#define __SMLALDX __smlaldx\r\n#define __SMUSD __smusd\r\n#define __SMUSDX __smusdx\r\n#define __SMLSD __smlsd\r\n#define __SMLSDX __smlsdx\r\n#define __SMLSLD __smlsld\r\n#define __SMLSLDX __smlsldx\r\n#define __SEL __sel\r\n#define __QADD __qadd\r\n#define __QSUB __qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n#define __SMMLA(ARG1,ARG2,ARG3) ( (int32_t)((((int64_t)(ARG1) * (ARG2)) + \\\r\n ((int64_t)(ARG3) << 32U) ) >> 32U))\r\n\r\n#endif /* ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_armclang.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V5.0.4\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF);\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF);\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF);\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ (uint8_t)__builtin_clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#if 0\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n#endif\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_compiler.h", "content": "/**************************************************************************//**\r\n * @file cmsis_compiler.h\r\n * @brief CMSIS compiler generic header file\r\n * @version V5.0.4\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_COMPILER_H\r\n#define __CMSIS_COMPILER_H\r\n\r\n#include \r\n\r\n/*\r\n * Arm Compiler 4/5\r\n */\r\n#if defined ( __CC_ARM )\r\n #include \"cmsis_armcc.h\"\r\n\r\n\r\n/*\r\n * Arm Compiler 6 (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #include \"cmsis_armclang.h\"\r\n\r\n\r\n/*\r\n * GNU Compiler\r\n */\r\n#elif defined ( __GNUC__ )\r\n #include \"cmsis_gcc.h\"\r\n\r\n\r\n/*\r\n * IAR Compiler\r\n */\r\n#elif defined ( __ICCARM__ )\r\n #include \r\n\r\n\r\n/*\r\n * TI Arm Compiler\r\n */\r\n#elif defined ( __TI_ARM__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void*)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n\r\n\r\n/*\r\n * TASKING Compiler\r\n */\r\n#elif defined ( __TASKING__ )\r\n /*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __packed__\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __packed__\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __packed__\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __packed__ T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __align(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n\r\n\r\n/*\r\n * COSMIC Compiler\r\n */\r\n#elif defined ( __CSMC__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM _asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n // NO RETURN is automatically detected hence no warning here\r\n #define __NO_RETURN\r\n #endif\r\n #ifndef __USED\r\n #warning No compiler specific solution for __USED. __USED is ignored.\r\n #define __USED\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __weak\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED @packed\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT @packed struct\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION @packed union\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n @packed struct T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #warning No compiler specific solution for __ALIGNED. __ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n\r\n\r\n#else\r\n #error Unknown compiler.\r\n#endif\r\n\r\n\r\n#endif /* __CMSIS_COMPILER_H */\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_gcc.h", "content": "/**************************************************************************//**\r\n * @file cmsis_gcc.h\r\n * @brief CMSIS compiler GCC header file\r\n * @version V5.0.4\r\n * @date 09. April 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_GCC_H\r\n#define __CMSIS_GCC_H\r\n\r\n/* ignore some GCC warnings */\r\n#pragma GCC diagnostic push\r\n#pragma GCC diagnostic ignored \"-Wsign-conversion\"\r\n#pragma GCC diagnostic ignored \"-Wconversion\"\r\n#pragma GCC diagnostic ignored \"-Wunused-parameter\"\r\n\r\n/* Fallback for __has_builtin */\r\n#ifndef __has_builtin\r\n #define __has_builtin(x) (0)\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static inline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_irq(void)\r\n{\r\n __ASM volatile (\"cpsie i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_irq(void)\r\n{\r\n __ASM volatile (\"cpsid i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsie f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsid f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_get_fpscr) \r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n return __builtin_arm_get_fpscr();\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"VMRS %0, fpscr\" : \"=r\" (result) );\r\n return(result);\r\n#endif\r\n#else\r\n return(0U);\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_set_fpscr)\r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n __builtin_arm_set_fpscr(fpscr);\r\n#else\r\n __ASM volatile (\"VMSR fpscr, %0\" : : \"r\" (fpscr) : \"vfpcc\", \"memory\");\r\n#endif\r\n#else\r\n (void)fpscr;\r\n#endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP() __ASM volatile (\"nop\")\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI() __ASM volatile (\"wfi\")\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE() __ASM volatile (\"wfe\")\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV() __ASM volatile (\"sev\")\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n__STATIC_FORCEINLINE void __ISB(void)\r\n{\r\n __ASM volatile (\"isb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n__STATIC_FORCEINLINE void __DSB(void)\r\n{\r\n __ASM volatile (\"dsb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n__STATIC_FORCEINLINE void __DMB(void)\r\n{\r\n __ASM volatile (\"dmb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV(uint32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 5)\r\n return __builtin_bswap32(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV16(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev16 %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE int16_t __REVSH(int16_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n return (int16_t)__builtin_bswap16(value);\r\n#else\r\n int16_t result;\r\n\r\n __ASM volatile (\"revsh %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n#else\r\n uint32_t s = (4U /*sizeof(v)*/ * 8U) - 1U; /* extra shift needed at end */\r\n\r\n result = value; /* r will be reversed bits of v; first get LSB of v */\r\n for (value >>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n#endif\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ (uint8_t)__builtin_clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDREXB(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexb %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexb %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDREXH(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexh %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexh %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDREXW(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrex %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXB(uint8_t value, volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXH(uint16_t value, volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXW(uint32_t value, volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n__STATIC_FORCEINLINE void __CLREX(void)\r\n{\r\n __ASM volatile (\"clrex\" ::: \"memory\");\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT(ARG1,ARG2) \\\r\n__extension__ \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT(ARG1,ARG2) \\\r\n __extension__ \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrbt %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrht %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexb %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexh %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDAEX(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaex %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#if 0\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n#endif\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#pragma GCC diagnostic pop\r\n\r\n#endif /* __CMSIS_GCC_H */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_iccarm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_iccarm.h\r\n * @brief CMSIS compiler ICCARM (IAR Compiler for Arm) header file\r\n * @version V5.0.7\r\n * @date 19. June 2018\r\n ******************************************************************************/\r\n\r\n//------------------------------------------------------------------------------\r\n//\r\n// Copyright (c) 2017-2018 IAR Systems\r\n//\r\n// Licensed under the Apache License, Version 2.0 (the \"License\")\r\n// you may not use this file except in compliance with the License.\r\n// You may obtain a copy of the License at\r\n// http://www.apache.org/licenses/LICENSE-2.0\r\n//\r\n// Unless required by applicable law or agreed to in writing, software\r\n// distributed under the License is distributed on an \"AS IS\" BASIS,\r\n// WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n// See the License for the specific language governing permissions and\r\n// limitations under the License.\r\n//\r\n//------------------------------------------------------------------------------\r\n\r\n\r\n#ifndef __CMSIS_ICCARM_H__\r\n#define __CMSIS_ICCARM_H__\r\n\r\n#ifndef __ICCARM__\r\n #error This file should only be compiled by ICCARM\r\n#endif\r\n\r\n#pragma system_include\r\n\r\n#define __IAR_FT _Pragma(\"inline=forced\") __intrinsic\r\n\r\n#if (__VER__ >= 8000000)\r\n #define __ICCARM_V8 1\r\n#else\r\n #define __ICCARM_V8 0\r\n#endif\r\n\r\n#ifndef __ALIGNED\r\n #if __ICCARM_V8\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #elif (__VER__ >= 7080000)\r\n /* Needs IAR language extensions */\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #else\r\n #warning No compiler specific solution for __ALIGNED.__ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n#endif\r\n\r\n\r\n/* Define compiler macros for CPU architecture, used in CMSIS 5.\r\n */\r\n#if __ARM_ARCH_6M__ || __ARM_ARCH_7M__ || __ARM_ARCH_7EM__ || __ARM_ARCH_8M_BASE__ || __ARM_ARCH_8M_MAIN__\r\n/* Macros already defined */\r\n#else\r\n #if defined(__ARM8M_MAINLINE__) || defined(__ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM_ARCH_PROFILE) && __ARM_ARCH_PROFILE == 'M'\r\n #if __ARM_ARCH == 6\r\n #define __ARM_ARCH_6M__ 1\r\n #elif __ARM_ARCH == 7\r\n #if __ARM_FEATURE_DSP\r\n #define __ARM_ARCH_7EM__ 1\r\n #else\r\n #define __ARM_ARCH_7M__ 1\r\n #endif\r\n #endif /* __ARM_ARCH */\r\n #endif /* __ARM_ARCH_PROFILE == 'M' */\r\n#endif\r\n\r\n/* Alternativ core deduction for older ICCARM's */\r\n#if !defined(__ARM_ARCH_6M__) && !defined(__ARM_ARCH_7M__) && !defined(__ARM_ARCH_7EM__) && \\\r\n !defined(__ARM_ARCH_8M_BASE__) && !defined(__ARM_ARCH_8M_MAIN__)\r\n #if defined(__ARM6M__) && (__CORE__ == __ARM6M__)\r\n #define __ARM_ARCH_6M__ 1\r\n #elif defined(__ARM7M__) && (__CORE__ == __ARM7M__)\r\n #define __ARM_ARCH_7M__ 1\r\n #elif defined(__ARM7EM__) && (__CORE__ == __ARM7EM__)\r\n #define __ARM_ARCH_7EM__ 1\r\n #elif defined(__ARM8M_BASELINE__) && (__CORE == __ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM8M_MAINLINE__) && (__CORE == __ARM8M_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8EM_MAINLINE__) && (__CORE == __ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #else\r\n #error \"Unknown target.\"\r\n #endif\r\n#endif\r\n\r\n\r\n\r\n#if defined(__ARM_ARCH_6M__) && __ARM_ARCH_6M__==1\r\n #define __IAR_M0_FAMILY 1\r\n#elif defined(__ARM_ARCH_8M_BASE__) && __ARM_ARCH_8M_BASE__==1\r\n #define __IAR_M0_FAMILY 1\r\n#else\r\n #define __IAR_M0_FAMILY 0\r\n#endif\r\n\r\n\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n\r\n#ifndef __NO_RETURN\r\n #if __ICCARM_V8\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n #else\r\n #define __NO_RETURN _Pragma(\"object_attribute=__noreturn\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED\r\n #if __ICCARM_V8\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED __packed\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_STRUCT\r\n #if __ICCARM_V8\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_STRUCT __packed struct\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_UNION\r\n #if __ICCARM_V8\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_UNION __packed union\r\n #endif\r\n#endif\r\n\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n\r\n#ifndef __FORCEINLINE\r\n #define __FORCEINLINE _Pragma(\"inline=forced\")\r\n#endif\r\n\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __FORCEINLINE __STATIC_INLINE\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT16_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint16_t __iar_uint16_read(void const *ptr)\r\n{\r\n return *(__packed uint16_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_READ(PTR) __iar_uint16_read(PTR)\r\n#endif\r\n\r\n\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint16_write(void const *ptr, uint16_t val)\r\n{\r\n *(__packed uint16_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_WRITE(PTR,VAL) __iar_uint16_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint32_t __iar_uint32_read(void const *ptr)\r\n{\r\n return *(__packed uint32_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_READ(PTR) __iar_uint32_read(PTR)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint32_write(void const *ptr, uint32_t val)\r\n{\r\n *(__packed uint32_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_WRITE(PTR,VAL) __iar_uint32_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n#pragma language=save\r\n#pragma language=extended\r\n__packed struct __iar_u32 { uint32_t v; };\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32(PTR) (((struct __iar_u32 *)(PTR))->v)\r\n#endif\r\n\r\n#ifndef __USED\r\n #if __ICCARM_V8\r\n #define __USED __attribute__((used))\r\n #else\r\n #define __USED _Pragma(\"__root\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __WEAK\r\n #if __ICCARM_V8\r\n #define __WEAK __attribute__((weak))\r\n #else\r\n #define __WEAK _Pragma(\"__weak\")\r\n #endif\r\n#endif\r\n\r\n\r\n#ifndef __ICCARM_INTRINSICS_VERSION__\r\n #define __ICCARM_INTRINSICS_VERSION__ 0\r\n#endif\r\n\r\n#if __ICCARM_INTRINSICS_VERSION__ == 2\r\n\r\n #if defined(__CLZ)\r\n #undef __CLZ\r\n #endif\r\n #if defined(__REVSH)\r\n #undef __REVSH\r\n #endif\r\n #if defined(__RBIT)\r\n #undef __RBIT\r\n #endif\r\n #if defined(__SSAT)\r\n #undef __SSAT\r\n #endif\r\n #if defined(__USAT)\r\n #undef __USAT\r\n #endif\r\n\r\n #include \"iccarm_builtin.h\"\r\n\r\n #define __disable_fault_irq __iar_builtin_disable_fiq\r\n #define __disable_irq __iar_builtin_disable_interrupt\r\n #define __enable_fault_irq __iar_builtin_enable_fiq\r\n #define __enable_irq __iar_builtin_enable_interrupt\r\n #define __arm_rsr __iar_builtin_rsr\r\n #define __arm_wsr __iar_builtin_wsr\r\n\r\n\r\n #define __get_APSR() (__arm_rsr(\"APSR\"))\r\n #define __get_BASEPRI() (__arm_rsr(\"BASEPRI\"))\r\n #define __get_CONTROL() (__arm_rsr(\"CONTROL\"))\r\n #define __get_FAULTMASK() (__arm_rsr(\"FAULTMASK\"))\r\n\r\n #if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n #define __get_FPSCR() (__arm_rsr(\"FPSCR\"))\r\n #define __set_FPSCR(VALUE) (__arm_wsr(\"FPSCR\", (VALUE)))\r\n #else\r\n #define __get_FPSCR() ( 0 )\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #define __get_IPSR() (__arm_rsr(\"IPSR\"))\r\n #define __get_MSP() (__arm_rsr(\"MSP\"))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __get_MSPLIM() (0U)\r\n #else\r\n #define __get_MSPLIM() (__arm_rsr(\"MSPLIM\"))\r\n #endif\r\n #define __get_PRIMASK() (__arm_rsr(\"PRIMASK\"))\r\n #define __get_PSP() (__arm_rsr(\"PSP\"))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __get_PSPLIM() (0U)\r\n #else\r\n #define __get_PSPLIM() (__arm_rsr(\"PSPLIM\"))\r\n #endif\r\n\r\n #define __get_xPSR() (__arm_rsr(\"xPSR\"))\r\n\r\n #define __set_BASEPRI(VALUE) (__arm_wsr(\"BASEPRI\", (VALUE)))\r\n #define __set_BASEPRI_MAX(VALUE) (__arm_wsr(\"BASEPRI_MAX\", (VALUE)))\r\n #define __set_CONTROL(VALUE) (__arm_wsr(\"CONTROL\", (VALUE)))\r\n #define __set_FAULTMASK(VALUE) (__arm_wsr(\"FAULTMASK\", (VALUE)))\r\n #define __set_MSP(VALUE) (__arm_wsr(\"MSP\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __set_MSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_MSPLIM(VALUE) (__arm_wsr(\"MSPLIM\", (VALUE)))\r\n #endif\r\n #define __set_PRIMASK(VALUE) (__arm_wsr(\"PRIMASK\", (VALUE)))\r\n #define __set_PSP(VALUE) (__arm_wsr(\"PSP\", (VALUE)))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __set_PSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_PSPLIM(VALUE) (__arm_wsr(\"PSPLIM\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_CONTROL_NS() (__arm_rsr(\"CONTROL_NS\"))\r\n #define __TZ_set_CONTROL_NS(VALUE) (__arm_wsr(\"CONTROL_NS\", (VALUE)))\r\n #define __TZ_get_PSP_NS() (__arm_rsr(\"PSP_NS\"))\r\n #define __TZ_set_PSP_NS(VALUE) (__arm_wsr(\"PSP_NS\", (VALUE)))\r\n #define __TZ_get_MSP_NS() (__arm_rsr(\"MSP_NS\"))\r\n #define __TZ_set_MSP_NS(VALUE) (__arm_wsr(\"MSP_NS\", (VALUE)))\r\n #define __TZ_get_SP_NS() (__arm_rsr(\"SP_NS\"))\r\n #define __TZ_set_SP_NS(VALUE) (__arm_wsr(\"SP_NS\", (VALUE)))\r\n #define __TZ_get_PRIMASK_NS() (__arm_rsr(\"PRIMASK_NS\"))\r\n #define __TZ_set_PRIMASK_NS(VALUE) (__arm_wsr(\"PRIMASK_NS\", (VALUE)))\r\n #define __TZ_get_BASEPRI_NS() (__arm_rsr(\"BASEPRI_NS\"))\r\n #define __TZ_set_BASEPRI_NS(VALUE) (__arm_wsr(\"BASEPRI_NS\", (VALUE)))\r\n #define __TZ_get_FAULTMASK_NS() (__arm_rsr(\"FAULTMASK_NS\"))\r\n #define __TZ_set_FAULTMASK_NS(VALUE)(__arm_wsr(\"FAULTMASK_NS\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __TZ_get_PSPLIM_NS() (0U)\r\n #define __TZ_set_PSPLIM_NS(VALUE) ((void)(VALUE))\r\n #else\r\n #define __TZ_get_PSPLIM_NS() (__arm_rsr(\"PSPLIM_NS\"))\r\n #define __TZ_set_PSPLIM_NS(VALUE) (__arm_wsr(\"PSPLIM_NS\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_MSPLIM_NS() (__arm_rsr(\"MSPLIM_NS\"))\r\n #define __TZ_set_MSPLIM_NS(VALUE) (__arm_wsr(\"MSPLIM_NS\", (VALUE)))\r\n\r\n #define __NOP __iar_builtin_no_operation\r\n\r\n #define __CLZ __iar_builtin_CLZ\r\n #define __CLREX __iar_builtin_CLREX\r\n\r\n #define __DMB __iar_builtin_DMB\r\n #define __DSB __iar_builtin_DSB\r\n #define __ISB __iar_builtin_ISB\r\n\r\n #define __LDREXB __iar_builtin_LDREXB\r\n #define __LDREXH __iar_builtin_LDREXH\r\n #define __LDREXW __iar_builtin_LDREX\r\n\r\n #define __RBIT __iar_builtin_RBIT\r\n #define __REV __iar_builtin_REV\r\n #define __REV16 __iar_builtin_REV16\r\n\r\n __IAR_FT int16_t __REVSH(int16_t val)\r\n {\r\n return (int16_t) __iar_builtin_REVSH(val);\r\n }\r\n\r\n #define __ROR __iar_builtin_ROR\r\n #define __RRX __iar_builtin_RRX\r\n\r\n #define __SEV __iar_builtin_SEV\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __SSAT __iar_builtin_SSAT\r\n #endif\r\n\r\n #define __STREXB __iar_builtin_STREXB\r\n #define __STREXH __iar_builtin_STREXH\r\n #define __STREXW __iar_builtin_STREX\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __USAT __iar_builtin_USAT\r\n #endif\r\n\r\n #define __WFE __iar_builtin_WFE\r\n #define __WFI __iar_builtin_WFI\r\n\r\n #if __ARM_MEDIA__\r\n #define __SADD8 __iar_builtin_SADD8\r\n #define __QADD8 __iar_builtin_QADD8\r\n #define __SHADD8 __iar_builtin_SHADD8\r\n #define __UADD8 __iar_builtin_UADD8\r\n #define __UQADD8 __iar_builtin_UQADD8\r\n #define __UHADD8 __iar_builtin_UHADD8\r\n #define __SSUB8 __iar_builtin_SSUB8\r\n #define __QSUB8 __iar_builtin_QSUB8\r\n #define __SHSUB8 __iar_builtin_SHSUB8\r\n #define __USUB8 __iar_builtin_USUB8\r\n #define __UQSUB8 __iar_builtin_UQSUB8\r\n #define __UHSUB8 __iar_builtin_UHSUB8\r\n #define __SADD16 __iar_builtin_SADD16\r\n #define __QADD16 __iar_builtin_QADD16\r\n #define __SHADD16 __iar_builtin_SHADD16\r\n #define __UADD16 __iar_builtin_UADD16\r\n #define __UQADD16 __iar_builtin_UQADD16\r\n #define __UHADD16 __iar_builtin_UHADD16\r\n #define __SSUB16 __iar_builtin_SSUB16\r\n #define __QSUB16 __iar_builtin_QSUB16\r\n #define __SHSUB16 __iar_builtin_SHSUB16\r\n #define __USUB16 __iar_builtin_USUB16\r\n #define __UQSUB16 __iar_builtin_UQSUB16\r\n #define __UHSUB16 __iar_builtin_UHSUB16\r\n #define __SASX __iar_builtin_SASX\r\n #define __QASX __iar_builtin_QASX\r\n #define __SHASX __iar_builtin_SHASX\r\n #define __UASX __iar_builtin_UASX\r\n #define __UQASX __iar_builtin_UQASX\r\n #define __UHASX __iar_builtin_UHASX\r\n #define __SSAX __iar_builtin_SSAX\r\n #define __QSAX __iar_builtin_QSAX\r\n #define __SHSAX __iar_builtin_SHSAX\r\n #define __USAX __iar_builtin_USAX\r\n #define __UQSAX __iar_builtin_UQSAX\r\n #define __UHSAX __iar_builtin_UHSAX\r\n #define __USAD8 __iar_builtin_USAD8\r\n #define __USADA8 __iar_builtin_USADA8\r\n #define __SSAT16 __iar_builtin_SSAT16\r\n #define __USAT16 __iar_builtin_USAT16\r\n #define __UXTB16 __iar_builtin_UXTB16\r\n #define __UXTAB16 __iar_builtin_UXTAB16\r\n #define __SXTB16 __iar_builtin_SXTB16\r\n #define __SXTAB16 __iar_builtin_SXTAB16\r\n #define __SMUAD __iar_builtin_SMUAD\r\n #define __SMUADX __iar_builtin_SMUADX\r\n #define __SMMLA __iar_builtin_SMMLA\r\n #define __SMLAD __iar_builtin_SMLAD\r\n #define __SMLADX __iar_builtin_SMLADX\r\n #define __SMLALD __iar_builtin_SMLALD\r\n #define __SMLALDX __iar_builtin_SMLALDX\r\n #define __SMUSD __iar_builtin_SMUSD\r\n #define __SMUSDX __iar_builtin_SMUSDX\r\n #define __SMLSD __iar_builtin_SMLSD\r\n #define __SMLSDX __iar_builtin_SMLSDX\r\n #define __SMLSLD __iar_builtin_SMLSLD\r\n #define __SMLSLDX __iar_builtin_SMLSLDX\r\n #define __SEL __iar_builtin_SEL\r\n #define __QADD __iar_builtin_QADD\r\n #define __QSUB __iar_builtin_QSUB\r\n #define __PKHBT __iar_builtin_PKHBT\r\n #define __PKHTB __iar_builtin_PKHTB\r\n #endif\r\n\r\n#else /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #define __CLZ __cmsis_iar_clz_not_active\r\n #define __SSAT __cmsis_iar_ssat_not_active\r\n #define __USAT __cmsis_iar_usat_not_active\r\n #define __RBIT __cmsis_iar_rbit_not_active\r\n #define __get_APSR __cmsis_iar_get_APSR_not_active\r\n #endif\r\n\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #define __get_FPSCR __cmsis_iar_get_FPSR_not_active\r\n #define __set_FPSCR __cmsis_iar_set_FPSR_not_active\r\n #endif\r\n\r\n #ifdef __INTRINSICS_INCLUDED\r\n #error intrinsics.h is already included previously!\r\n #endif\r\n\r\n #include \r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #undef __CLZ\r\n #undef __SSAT\r\n #undef __USAT\r\n #undef __RBIT\r\n #undef __get_APSR\r\n\r\n __STATIC_INLINE uint8_t __CLZ(uint32_t data)\r\n {\r\n if (data == 0U) { return 32U; }\r\n\r\n uint32_t count = 0U;\r\n uint32_t mask = 0x80000000U;\r\n\r\n while ((data & mask) == 0U)\r\n {\r\n count += 1U;\r\n mask = mask >> 1U;\r\n }\r\n return count;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __RBIT(uint32_t v)\r\n {\r\n uint8_t sc = 31U;\r\n uint32_t r = v;\r\n for (v >>= 1U; v; v >>= 1U)\r\n {\r\n r <<= 1U;\r\n r |= v & 1U;\r\n sc--;\r\n }\r\n return (r << sc);\r\n }\r\n\r\n __STATIC_INLINE uint32_t __get_APSR(void)\r\n {\r\n uint32_t res;\r\n __asm(\"MRS %0,APSR\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n #endif\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #undef __get_FPSCR\r\n #undef __set_FPSCR\r\n #define __get_FPSCR() (0)\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #pragma diag_suppress=Pe940\r\n #pragma diag_suppress=Pe177\r\n\r\n #define __enable_irq __enable_interrupt\r\n #define __disable_irq __disable_interrupt\r\n #define __NOP __no_operation\r\n\r\n #define __get_xPSR __get_PSR\r\n\r\n #if (!defined(__ARM_ARCH_6M__) || __ARM_ARCH_6M__==0)\r\n\r\n __IAR_FT uint32_t __LDREXW(uint32_t volatile *ptr)\r\n {\r\n return __LDREX((unsigned long *)ptr);\r\n }\r\n\r\n __IAR_FT uint32_t __STREXW(uint32_t value, uint32_t volatile *ptr)\r\n {\r\n return __STREX(value, (unsigned long *)ptr);\r\n }\r\n #endif\r\n\r\n\r\n /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n #if (__CORTEX_M >= 0x03)\r\n\r\n __IAR_FT uint32_t __RRX(uint32_t value)\r\n {\r\n uint32_t result;\r\n __ASM(\"RRX %0, %1\" : \"=r\"(result) : \"r\" (value) : \"cc\");\r\n return(result);\r\n }\r\n\r\n __IAR_FT void __set_BASEPRI_MAX(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_MAX,%0\"::\"r\" (value));\r\n }\r\n\r\n\r\n #define __enable_fault_irq __enable_fiq\r\n #define __disable_fault_irq __disable_fiq\r\n\r\n\r\n #endif /* (__CORTEX_M >= 0x03) */\r\n\r\n __IAR_FT uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n {\r\n return (op1 >> op2) | (op1 << ((sizeof(op1)*8)-op2));\r\n }\r\n\r\n #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n __IAR_FT uint32_t __get_MSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,MSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_MSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR MSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __get_PSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_PSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_CONTROL_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,CONTROL_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_CONTROL_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR CONTROL_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_SP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,SP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n __IAR_FT void __TZ_set_SP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR SP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PRIMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PRIMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PRIMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PRIMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_BASEPRI_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,BASEPRI_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_BASEPRI_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_FAULTMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,FAULTMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_FAULTMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR FAULTMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM_NS\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSPLIM_NS(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM_NS,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSPLIM_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSPLIM_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSPLIM_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n #endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#endif /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n#define __BKPT(value) __asm volatile (\"BKPT %0\" : : \"i\"(value))\r\n\r\n#if __IAR_M0_FAMILY\r\n __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n {\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n {\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n }\r\n#endif\r\n\r\n#if (__CORTEX_M >= 0x03) /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n\r\n __IAR_FT uint8_t __LDRBT(volatile uint8_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRBT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDRHT(volatile uint16_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRHT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDRT(volatile uint32_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STRBT(uint8_t value, volatile uint8_t *addr)\r\n {\r\n __ASM(\"STRBT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRHT(uint16_t value, volatile uint16_t *addr)\r\n {\r\n __ASM(\"STRHT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRT(uint32_t value, volatile uint32_t *addr)\r\n {\r\n __ASM(\"STRT %1, [%0]\" : : \"r\" (addr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n#endif /* (__CORTEX_M >= 0x03) */\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n\r\n __IAR_FT uint8_t __LDAB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDA(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDA %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n __ASM volatile (\"STLB %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n __ASM volatile (\"STLH %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STL(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n __ASM volatile (\"STL %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDAEX(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEX %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXB %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXH %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEX %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n#endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#undef __IAR_FT\r\n#undef __IAR_M0_FAMILY\r\n#undef __ICCARM_V8\r\n\r\n#pragma diag_default=Pe940\r\n#pragma diag_default=Pe177\r\n\r\n#endif /* __CMSIS_ICCARM_H__ */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/cmsis_version.h", "content": "/**************************************************************************//**\r\n * @file cmsis_version.h\r\n * @brief CMSIS Core(M) Version definitions\r\n * @version V5.0.2\r\n * @date 19. April 2017\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2017 ARM Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CMSIS_VERSION_H\r\n#define __CMSIS_VERSION_H\r\n\r\n/* CMSIS Version definitions */\r\n#define __CM_CMSIS_VERSION_MAIN ( 5U) /*!< [31:16] CMSIS Core(M) main version */\r\n#define __CM_CMSIS_VERSION_SUB ( 1U) /*!< [15:0] CMSIS Core(M) sub version */\r\n#define __CM_CMSIS_VERSION ((__CM_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM_CMSIS_VERSION_SUB ) /*!< CMSIS Core(M) version number */\r\n#endif\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_armv8mbl.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mbl.h\r\n * @brief CMSIS Armv8-M Baseline Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 22. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MBL_H_GENERIC\r\n#define __CORE_ARMV8MBL_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MBL\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __ARMv8MBL_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MBL_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MBL_CMSIS_VERSION ((__ARMv8MBL_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MBL_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M ( 2U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MBL_H_DEPENDANT\r\n#define __CORE_ARMV8MBL_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MBL_REV\r\n #define __ARMv8MBL_REV 0x0000U\r\n #warning \"__ARMv8MBL_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MBL */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000002UL) /* bit [1] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_armv8mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mml.h\r\n * @brief CMSIS Armv8-M Mainline Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 06. July 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MML_H_GENERIC\r\n#define __CORE_ARMV8MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS Armv8MML definitions */\r\n#define __ARMv8MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MML_CMSIS_VERSION ((__ARMv8MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MML_H_DEPENDANT\r\n#define __CORE_ARMV8MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MML_REV\r\n #define __ARMv8MML_REV 0x0000U\r\n #warning \"__ARMv8MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000002UL) /* bit [1] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm0.h", "content": "/**************************************************************************//**\r\n * @file core_cm0.h\r\n * @brief CMSIS Cortex-M0 Core Peripheral Access Layer Header File\r\n * @version V5.0.5\r\n * @date 28. May 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0_H_GENERIC\r\n#define __CORE_CM0_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M0\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0 definitions */\r\n#define __CM0_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0_CMSIS_VERSION ((__CM0_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0_H_DEPENDANT\r\n#define __CORE_CM0_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0_REV\r\n #define __CM0_REV 0x0000U\r\n #warning \"__CM0_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M0 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm0plus.h", "content": "/**************************************************************************//**\r\n * @file core_cm0plus.h\r\n * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 28. May 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0PLUS_H_GENERIC\r\n#define __CORE_CM0PLUS_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex-M0+\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0+ definitions */\r\n#define __CM0PLUS_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0PLUS_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0PLUS_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0PLUS_H_DEPENDANT\r\n#define __CORE_CM0PLUS_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0PLUS_REV\r\n #define __CM0PLUS_REV 0x0000U\r\n #warning \"__CM0PLUS_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex-M0+ */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 8U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0+ header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0+ */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm1.h", "content": "/**************************************************************************//**\r\n * @file core_cm1.h\r\n * @brief CMSIS Cortex-M1 Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 23. July 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM1_H_GENERIC\r\n#define __CORE_CM1_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M1\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM1 definitions */\r\n#define __CM1_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM1_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM1_CMSIS_VERSION ((__CM1_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM1_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (1U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM1_H_DEPENDANT\r\n#define __CORE_CM1_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM1_REV\r\n #define __CM1_REV 0x0100U\r\n #warning \"__CM1_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M1 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Pos 4U /*!< ACTLR: Instruction TCM Upper Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Msk (1UL << SCnSCB_ACTLR_ITCMUAEN_Pos) /*!< ACTLR: Instruction TCM Upper Alias Enable Mask */\r\n\r\n#define SCnSCB_ACTLR_ITCMLAEN_Pos 3U /*!< ACTLR: Instruction TCM Lower Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMLAEN_Msk (1UL << SCnSCB_ACTLR_ITCMLAEN_Pos) /*!< ACTLR: Instruction TCM Lower Alias Enable Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M1 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M1 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M1 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm23.h", "content": "/**************************************************************************//**\r\n * @file core_cm23.h\r\n * @brief CMSIS Cortex-M23 Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 22. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM23_H_GENERIC\r\n#define __CORE_CM23_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M23\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __CM23_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM23_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM23_CMSIS_VERSION ((__CM23_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM23_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (23U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM23_H_DEPENDANT\r\n#define __CORE_CM23_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM23_REV\r\n #define __CM23_REV 0x0000U\r\n #warning \"__CM23_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M23 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for Cortex-M23 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for Cortex-M23 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000002UL) /* bit [1] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\t\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm3.h", "content": "/**************************************************************************//**\r\n * @file core_cm3.h\r\n * @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 04. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM3_H_GENERIC\r\n#define __CORE_CM3_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M3\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM3 definitions */\r\n#define __CM3_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM3_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM3_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (3U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM3_H_DEPENDANT\r\n#define __CORE_CM3_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM3_REV\r\n #define __CM3_REV 0x0200U\r\n #warning \"__CM3_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M3 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV < 0x0201U) /* core r2p1 */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#else\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n#else\r\n uint32_t RESERVED1[1U];\r\n#endif\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm33.h", "content": "/**************************************************************************//**\r\n * @file core_cm33.h\r\n * @brief CMSIS Cortex-M33 Core Peripheral Access Layer Header File\r\n * @version V5.0.9\r\n * @date 06. July 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM33_H_GENERIC\r\n#define __CORE_CM33_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M33\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM33 definitions */\r\n#define __CM33_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM33_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM33_CMSIS_VERSION ((__CM33_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM33_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (33U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_PCS_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM33_H_DEPENDANT\r\n#define __CORE_CM33_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM33_REV\r\n #define __CM33_REV 0x0000U\r\n #warning \"__CM33_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M33 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000002UL) /* bit [1] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm4.h", "content": "/**************************************************************************//**\r\n * @file core_cm4.h\r\n * @brief CMSIS Cortex-M4 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 04. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM4_H_GENERIC\r\n#define __CORE_CM4_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M4\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM4 definitions */\r\n#define __CM4_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM4_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM4_CMSIS_VERSION ((__CM4_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM4_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (4U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM4_H_DEPENDANT\r\n#define __CORE_CM4_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM4_REV\r\n #define __CM4_REV 0x0000U\r\n #warning \"__CM4_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M4 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_cm7.h", "content": "/**************************************************************************//**\r\n * @file core_cm7.h\r\n * @brief CMSIS Cortex-M7 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 04. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM7_H_GENERIC\r\n#define __CORE_CM7_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M7\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM7 definitions */\r\n#define __CM7_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM7_CMSIS_VERSION_SUB ( __CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM7_CMSIS_VERSION ((__CM7_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM7_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (7U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM7_H_DEPENDANT\r\n#define __CORE_CM7_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM7_REV\r\n #define __CM7_REV 0x0000U\r\n #warning \"__CM7_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ICACHE_PRESENT\r\n #define __ICACHE_PRESENT 0U\r\n #warning \"__ICACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DCACHE_PRESENT\r\n #define __DCACHE_PRESENT 0U\r\n #warning \"__DCACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DTCM_PRESENT\r\n #define __DTCM_PRESENT 0U\r\n #warning \"__DTCM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M7 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_AFR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED3[93U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: Branch prediction enable bit Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: Branch prediction enable bit Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: Instruction cache enable bit Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: Instruction cache enable bit Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: Cache enable bit Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: Cache enable bit Mask */\r\n\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Pos 12U /*!< ACTLR: DISITMATBFLUSH Position */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Msk (1UL << SCnSCB_ACTLR_DISITMATBFLUSH_Pos) /*!< ACTLR: DISITMATBFLUSH Mask */\r\n\r\n#define SCnSCB_ACTLR_DISRAMODE_Pos 11U /*!< ACTLR: DISRAMODE Position */\r\n#define SCnSCB_ACTLR_DISRAMODE_Msk (1UL << SCnSCB_ACTLR_DISRAMODE_Pos) /*!< ACTLR: DISRAMODE Mask */\r\n\r\n#define SCnSCB_ACTLR_FPEXCODIS_Pos 10U /*!< ACTLR: FPEXCODIS Position */\r\n#define SCnSCB_ACTLR_FPEXCODIS_Msk (1UL << SCnSCB_ACTLR_FPEXCODIS_Pos) /*!< ACTLR: FPEXCODIS Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED3[981U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( W) Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = SCB->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## Cache functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_CacheFunctions Cache Functions\r\n \\brief Functions that configure Instruction and Data cache.\r\n @{\r\n */\r\n\r\n/* Cache Size ID Register Macros */\r\n#define CCSIDR_WAYS(x) (((x) & SCB_CCSIDR_ASSOCIATIVITY_Msk) >> SCB_CCSIDR_ASSOCIATIVITY_Pos)\r\n#define CCSIDR_SETS(x) (((x) & SCB_CCSIDR_NUMSETS_Msk ) >> SCB_CCSIDR_NUMSETS_Pos )\r\n\r\n\r\n/**\r\n \\brief Enable I-Cache\r\n \\details Turns on I-Cache\r\n */\r\n__STATIC_INLINE void SCB_EnableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n SCB->CCR |= (uint32_t)SCB_CCR_IC_Msk; /* enable I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable I-Cache\r\n \\details Turns off I-Cache\r\n */\r\n__STATIC_INLINE void SCB_DisableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_IC_Msk; /* disable I-Cache */\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate I-Cache\r\n \\details Invalidates I-Cache\r\n */\r\n__STATIC_INLINE void SCB_InvalidateICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL;\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable D-Cache\r\n \\details Turns on D-Cache\r\n */\r\n__STATIC_INLINE void SCB_EnableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/ /* Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n __DSB();\r\n\r\n SCB->CCR |= (uint32_t)SCB_CCR_DC_Msk; /* enable D-Cache */\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable D-Cache\r\n \\details Turns off D-Cache\r\n */\r\n__STATIC_INLINE void SCB_DisableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/ /* Level 1 data cache */\r\n __DSB();\r\n\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_DC_Msk; /* disable D-Cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate D-Cache\r\n \\details Invalidates D-Cache\r\n */\r\n__STATIC_INLINE void SCB_InvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/ /* Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean D-Cache\r\n \\details Cleans D-Cache\r\n */\r\n__STATIC_INLINE void SCB_CleanDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/ /* Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |\r\n ((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean & Invalidate D-Cache\r\n \\details Cleans and Invalidates D-Cache\r\n */\r\n__STATIC_INLINE void SCB_CleanInvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /*(0U << 1U) | 0U;*/ /* Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Invalidate by address\r\n \\details Invalidates D-Cache for the given address\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_INLINE void SCB_InvalidateDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n int32_t op_size = dsize;\r\n uint32_t op_addr = (uint32_t)addr;\r\n int32_t linesize = 32; /* in Cortex-M7 size of cache line is fixed to 8 words (32 bytes) */\r\n\r\n __DSB();\r\n\r\n while (op_size > 0) {\r\n SCB->DCIMVAC = op_addr;\r\n op_addr += (uint32_t)linesize;\r\n op_size -= linesize;\r\n }\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean by address\r\n \\details Cleans D-Cache for the given address\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_INLINE void SCB_CleanDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n int32_t op_size = dsize;\r\n uint32_t op_addr = (uint32_t) addr;\r\n int32_t linesize = 32; /* in Cortex-M7 size of cache line is fixed to 8 words (32 bytes) */\r\n\r\n __DSB();\r\n\r\n while (op_size > 0) {\r\n SCB->DCCMVAC = op_addr;\r\n op_addr += (uint32_t)linesize;\r\n op_size -= linesize;\r\n }\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean and Invalidate by address\r\n \\details Cleans and invalidates D_Cache for the given address\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_INLINE void SCB_CleanInvalidateDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n int32_t op_size = dsize;\r\n uint32_t op_addr = (uint32_t) addr;\r\n int32_t linesize = 32; /* in Cortex-M7 size of cache line is fixed to 8 words (32 bytes) */\r\n\r\n __DSB();\r\n\r\n while (op_size > 0) {\r\n SCB->DCCIMVAC = op_addr;\r\n op_addr += (uint32_t)linesize;\r\n op_size -= linesize;\r\n }\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_CacheFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_sc000.h", "content": "/**************************************************************************//**\r\n * @file core_sc000.h\r\n * @brief CMSIS SC000 Core Peripheral Access Layer Header File\r\n * @version V5.0.5\r\n * @date 28. May 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC000_H_GENERIC\r\n#define __CORE_SC000_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC000 definitions */\r\n#define __SC000_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC000_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC000_CMSIS_VERSION ((__SC000_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC000_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (000U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC000_H_DEPENDANT\r\n#define __CORE_SC000_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC000_REV\r\n #define __SC000_REV 0x0000U\r\n #warning \"__SC000_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC000 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n uint32_t RESERVED1[154U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief SC000 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the SC000 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for SC000 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for SC000 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for SC000 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/core_sc300.h", "content": "/**************************************************************************//**\r\n * @file core_sc300.h\r\n * @brief CMSIS SC300 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 04. June 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC300_H_GENERIC\r\n#define __CORE_SC300_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC3000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC300 definitions */\r\n#define __SC300_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC300_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC300_CMSIS_VERSION ((__SC300_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC300_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (300U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_PCS_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC300_H_DEPENDANT\r\n#define __CORE_SC300_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC300_REV\r\n #define __SC300_REV 0x0000U\r\n #warning \"__SC300_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC300 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED1[129U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n uint32_t RESERVED1[1U];\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/mpu_armv7.h", "content": "/******************************************************************************\r\n * @file mpu_armv7.h\r\n * @brief CMSIS MPU API for Armv7-M MPU\r\n * @version V5.0.4\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n \r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n \r\n#ifndef ARM_MPU_ARMV7_H\r\n#define ARM_MPU_ARMV7_H\r\n\r\n#define ARM_MPU_REGION_SIZE_32B ((uint8_t)0x04U) ///!< MPU Region Size 32 Bytes\r\n#define ARM_MPU_REGION_SIZE_64B ((uint8_t)0x05U) ///!< MPU Region Size 64 Bytes\r\n#define ARM_MPU_REGION_SIZE_128B ((uint8_t)0x06U) ///!< MPU Region Size 128 Bytes\r\n#define ARM_MPU_REGION_SIZE_256B ((uint8_t)0x07U) ///!< MPU Region Size 256 Bytes\r\n#define ARM_MPU_REGION_SIZE_512B ((uint8_t)0x08U) ///!< MPU Region Size 512 Bytes\r\n#define ARM_MPU_REGION_SIZE_1KB ((uint8_t)0x09U) ///!< MPU Region Size 1 KByte\r\n#define ARM_MPU_REGION_SIZE_2KB ((uint8_t)0x0AU) ///!< MPU Region Size 2 KBytes\r\n#define ARM_MPU_REGION_SIZE_4KB ((uint8_t)0x0BU) ///!< MPU Region Size 4 KBytes\r\n#define ARM_MPU_REGION_SIZE_8KB ((uint8_t)0x0CU) ///!< MPU Region Size 8 KBytes\r\n#define ARM_MPU_REGION_SIZE_16KB ((uint8_t)0x0DU) ///!< MPU Region Size 16 KBytes\r\n#define ARM_MPU_REGION_SIZE_32KB ((uint8_t)0x0EU) ///!< MPU Region Size 32 KBytes\r\n#define ARM_MPU_REGION_SIZE_64KB ((uint8_t)0x0FU) ///!< MPU Region Size 64 KBytes\r\n#define ARM_MPU_REGION_SIZE_128KB ((uint8_t)0x10U) ///!< MPU Region Size 128 KBytes\r\n#define ARM_MPU_REGION_SIZE_256KB ((uint8_t)0x11U) ///!< MPU Region Size 256 KBytes\r\n#define ARM_MPU_REGION_SIZE_512KB ((uint8_t)0x12U) ///!< MPU Region Size 512 KBytes\r\n#define ARM_MPU_REGION_SIZE_1MB ((uint8_t)0x13U) ///!< MPU Region Size 1 MByte\r\n#define ARM_MPU_REGION_SIZE_2MB ((uint8_t)0x14U) ///!< MPU Region Size 2 MBytes\r\n#define ARM_MPU_REGION_SIZE_4MB ((uint8_t)0x15U) ///!< MPU Region Size 4 MBytes\r\n#define ARM_MPU_REGION_SIZE_8MB ((uint8_t)0x16U) ///!< MPU Region Size 8 MBytes\r\n#define ARM_MPU_REGION_SIZE_16MB ((uint8_t)0x17U) ///!< MPU Region Size 16 MBytes\r\n#define ARM_MPU_REGION_SIZE_32MB ((uint8_t)0x18U) ///!< MPU Region Size 32 MBytes\r\n#define ARM_MPU_REGION_SIZE_64MB ((uint8_t)0x19U) ///!< MPU Region Size 64 MBytes\r\n#define ARM_MPU_REGION_SIZE_128MB ((uint8_t)0x1AU) ///!< MPU Region Size 128 MBytes\r\n#define ARM_MPU_REGION_SIZE_256MB ((uint8_t)0x1BU) ///!< MPU Region Size 256 MBytes\r\n#define ARM_MPU_REGION_SIZE_512MB ((uint8_t)0x1CU) ///!< MPU Region Size 512 MBytes\r\n#define ARM_MPU_REGION_SIZE_1GB ((uint8_t)0x1DU) ///!< MPU Region Size 1 GByte\r\n#define ARM_MPU_REGION_SIZE_2GB ((uint8_t)0x1EU) ///!< MPU Region Size 2 GBytes\r\n#define ARM_MPU_REGION_SIZE_4GB ((uint8_t)0x1FU) ///!< MPU Region Size 4 GBytes\r\n\r\n#define ARM_MPU_AP_NONE 0U ///!< MPU Access Permission no access\r\n#define ARM_MPU_AP_PRIV 1U ///!< MPU Access Permission privileged access only\r\n#define ARM_MPU_AP_URO 2U ///!< MPU Access Permission unprivileged access read-only\r\n#define ARM_MPU_AP_FULL 3U ///!< MPU Access Permission full access\r\n#define ARM_MPU_AP_PRO 5U ///!< MPU Access Permission privileged access read-only\r\n#define ARM_MPU_AP_RO 6U ///!< MPU Access Permission read-only access\r\n\r\n/** MPU Region Base Address Register Value\r\n*\r\n* \\param Region The region to be configured, number 0 to 15.\r\n* \\param BaseAddress The base address for the region.\r\n*/\r\n#define ARM_MPU_RBAR(Region, BaseAddress) \\\r\n (((BaseAddress) & MPU_RBAR_ADDR_Msk) | \\\r\n ((Region) & MPU_RBAR_REGION_Msk) | \\\r\n (MPU_RBAR_VALID_Msk))\r\n\r\n/**\r\n* MPU Memory Access Attributes\r\n* \r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n*/ \r\n#define ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable) \\\r\n ((((TypeExtField ) << MPU_RASR_TEX_Pos) & MPU_RASR_TEX_Msk) | \\\r\n (((IsShareable ) << MPU_RASR_S_Pos) & MPU_RASR_S_Msk) | \\\r\n (((IsCacheable ) << MPU_RASR_C_Pos) & MPU_RASR_C_Msk) | \\\r\n (((IsBufferable ) << MPU_RASR_B_Pos) & MPU_RASR_B_Msk))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param AccessAttributes Memory access attribution, see \\ref ARM_MPU_ACCESS_.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/\r\n#define ARM_MPU_RASR_EX(DisableExec, AccessPermission, AccessAttributes, SubRegionDisable, Size) \\\r\n ((((DisableExec ) << MPU_RASR_XN_Pos) & MPU_RASR_XN_Msk) | \\\r\n (((AccessPermission) << MPU_RASR_AP_Pos) & MPU_RASR_AP_Msk) | \\\r\n (((AccessAttributes) ) & (MPU_RASR_TEX_Msk | MPU_RASR_S_Msk | MPU_RASR_C_Msk | MPU_RASR_B_Msk)))\r\n \r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/ \r\n#define ARM_MPU_RASR(DisableExec, AccessPermission, TypeExtField, IsShareable, IsCacheable, IsBufferable, SubRegionDisable, Size) \\\r\n ARM_MPU_RASR_EX(DisableExec, AccessPermission, ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable), SubRegionDisable, Size)\r\n\r\n/**\r\n* MPU Memory Access Attribute for strongly ordered memory.\r\n* - TEX: 000b\r\n* - Shareable\r\n* - Non-cacheable\r\n* - Non-bufferable\r\n*/ \r\n#define ARM_MPU_ACCESS_ORDERED ARM_MPU_ACCESS_(0U, 1U, 0U, 0U)\r\n\r\n/**\r\n* MPU Memory Access Attribute for device memory.\r\n* - TEX: 000b (if non-shareable) or 010b (if shareable)\r\n* - Shareable or non-shareable\r\n* - Non-cacheable\r\n* - Bufferable (if shareable) or non-bufferable (if non-shareable)\r\n*\r\n* \\param IsShareable Configures the device memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_DEVICE(IsShareable) ((IsShareable) ? ARM_MPU_ACCESS_(0U, 1U, 0U, 1U) : ARM_MPU_ACCESS_(2U, 0U, 0U, 0U))\r\n\r\n/**\r\n* MPU Memory Access Attribute for normal memory.\r\n* - TEX: 1BBb (reflecting outer cacheability rules)\r\n* - Shareable or non-shareable\r\n* - Cacheable or non-cacheable (reflecting inner cacheability rules)\r\n* - Bufferable or non-bufferable (reflecting inner cacheability rules)\r\n*\r\n* \\param OuterCp Configures the outer cache policy.\r\n* \\param InnerCp Configures the inner cache policy.\r\n* \\param IsShareable Configures the memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_NORMAL(OuterCp, InnerCp, IsShareable) ARM_MPU_ACCESS_((4U | (OuterCp)), IsShareable, ((InnerCp) & 2U), ((InnerCp) & 1U))\r\n\r\n/**\r\n* MPU Memory Access Attribute non-cacheable policy.\r\n*/\r\n#define ARM_MPU_CACHEP_NOCACHE 0U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, write and read allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_WRA 1U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-through, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WT_NWA 2U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_NWA 3U\r\n\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; //!< The region base address register value (RBAR)\r\n uint32_t RASR; //!< The region attribute and size register value (RASR) \\ref MPU_RASR\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n __DSB();\r\n __ISB();\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DSB();\r\n __ISB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RASR = 0U;\r\n}\r\n\r\n/** Configure an MPU region.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(uint32_t rnr, uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void orderedCpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n while (cnt > MPU_TYPE_RALIASES) {\r\n orderedCpy(&(MPU->RBAR), &(table->RBAR), MPU_TYPE_RALIASES*rowWordSize);\r\n table += MPU_TYPE_RALIASES;\r\n cnt -= MPU_TYPE_RALIASES;\r\n }\r\n orderedCpy(&(MPU->RBAR), &(table->RBAR), cnt*rowWordSize);\r\n}\r\n\r\n#endif\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/mpu_armv8.h", "content": "/******************************************************************************\r\n * @file mpu_armv8.h\r\n * @brief CMSIS MPU API for Armv8-M MPU\r\n * @version V5.0.4\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef ARM_MPU_ARMV8_H\r\n#define ARM_MPU_ARMV8_H\r\n\r\n/** \\brief Attribute for device memory (outer only) */\r\n#define ARM_MPU_ATTR_DEVICE ( 0U )\r\n\r\n/** \\brief Attribute for non-cacheable, normal memory */\r\n#define ARM_MPU_ATTR_NON_CACHEABLE ( 4U )\r\n\r\n/** \\brief Attribute for normal memory (outer and inner)\r\n* \\param NT Non-Transient: Set to 1 for non-transient data.\r\n* \\param WB Write-Back: Set to 1 to use write-back update policy.\r\n* \\param RA Read Allocation: Set to 1 to use cache allocation on read miss.\r\n* \\param WA Write Allocation: Set to 1 to use cache allocation on write miss.\r\n*/\r\n#define ARM_MPU_ATTR_MEMORY_(NT, WB, RA, WA) \\\r\n (((NT & 1U) << 3U) | ((WB & 1U) << 2U) | ((RA & 1U) << 1U) | (WA & 1U))\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, non Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRnE (0U)\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRE (1U)\r\n\r\n/** \\brief Device memory type non Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGRE (2U)\r\n\r\n/** \\brief Device memory type Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_GRE (3U)\r\n\r\n/** \\brief Memory Attribute\r\n* \\param O Outer memory attributes\r\n* \\param I O == ARM_MPU_ATTR_DEVICE: Device memory attributes, else: Inner memory attributes\r\n*/\r\n#define ARM_MPU_ATTR(O, I) (((O & 0xFU) << 4U) | (((O & 0xFU) != 0U) ? (I & 0xFU) : ((I & 0x3U) << 2U)))\r\n\r\n/** \\brief Normal memory non-shareable */\r\n#define ARM_MPU_SH_NON (0U)\r\n\r\n/** \\brief Normal memory outer shareable */\r\n#define ARM_MPU_SH_OUTER (2U)\r\n\r\n/** \\brief Normal memory inner shareable */\r\n#define ARM_MPU_SH_INNER (3U)\r\n\r\n/** \\brief Memory access permissions\r\n* \\param RO Read-Only: Set to 1 for read-only memory.\r\n* \\param NP Non-Privileged: Set to 1 for non-privileged memory.\r\n*/\r\n#define ARM_MPU_AP_(RO, NP) (((RO & 1U) << 1U) | (NP & 1U))\r\n\r\n/** \\brief Region Base Address Register value\r\n* \\param BASE The base address bits [31:5] of a memory region. The value is zero extended. Effective address gets 32 byte aligned.\r\n* \\param SH Defines the Shareability domain for this memory region.\r\n* \\param RO Read-Only: Set to 1 for a read-only memory region.\r\n* \\param NP Non-Privileged: Set to 1 for a non-privileged memory region.\r\n* \\oaram XN eXecute Never: Set to 1 for a non-executable memory region.\r\n*/\r\n#define ARM_MPU_RBAR(BASE, SH, RO, NP, XN) \\\r\n ((BASE & MPU_RBAR_BASE_Msk) | \\\r\n ((SH << MPU_RBAR_SH_Pos) & MPU_RBAR_SH_Msk) | \\\r\n ((ARM_MPU_AP_(RO, NP) << MPU_RBAR_AP_Pos) & MPU_RBAR_AP_Msk) | \\\r\n ((XN << MPU_RBAR_XN_Pos) & MPU_RBAR_XN_Msk))\r\n\r\n/** \\brief Region Limit Address Register value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR(LIMIT, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; /*!< Region Base Address Register value */\r\n uint32_t RLAR; /*!< Region Limit Address Register value */\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n __DSB();\r\n __ISB();\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DSB();\r\n __ISB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Enable the Non-secure MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable_NS(uint32_t MPU_Control)\r\n{\r\n __DSB();\r\n __ISB();\r\n MPU_NS->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n}\r\n\r\n/** Disable the Non-secure MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable_NS(void)\r\n{\r\n __DSB();\r\n __ISB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU_NS->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n#endif\r\n\r\n/** Set the memory attribute encoding to the given MPU.\r\n* \\param mpu Pointer to the MPU to be configured.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttrEx(MPU_Type* mpu, uint8_t idx, uint8_t attr)\r\n{\r\n const uint8_t reg = idx / 4U;\r\n const uint32_t pos = ((idx % 4U) * 8U);\r\n const uint32_t mask = 0xFFU << pos;\r\n \r\n if (reg >= (sizeof(mpu->MAIR) / sizeof(mpu->MAIR[0]))) {\r\n return; // invalid index\r\n }\r\n \r\n mpu->MAIR[reg] = ((mpu->MAIR[reg] & ~mask) | ((attr << pos) & mask));\r\n}\r\n\r\n/** Set the memory attribute encoding.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU, idx, attr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Set the memory attribute encoding to the Non-secure MPU.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr_NS(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU_NS, idx, attr);\r\n}\r\n#endif\r\n\r\n/** Clear and disable the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegionEx(MPU_Type* mpu, uint32_t rnr)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RLAR = 0U;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n ARM_MPU_ClrRegionEx(MPU, rnr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Clear and disable the given Non-secure MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion_NS(uint32_t rnr)\r\n{ \r\n ARM_MPU_ClrRegionEx(MPU_NS, rnr);\r\n}\r\n#endif\r\n\r\n/** Configure the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(MPU_Type* mpu, uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RBAR = rbar;\r\n mpu->RLAR = rlar;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU, rnr, rbar, rlar);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Configure the given Non-secure MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion_NS(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU_NS, rnr, rbar, rlar); \r\n}\r\n#endif\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void orderedCpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table to the given MPU.\r\n* \\param mpu Pointer to the MPU registers to be used.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_LoadEx(MPU_Type* mpu, uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n if (cnt == 1U) {\r\n mpu->RNR = rnr;\r\n orderedCpy(&(mpu->RBAR), &(table->RBAR), rowWordSize);\r\n } else {\r\n uint32_t rnrBase = rnr & ~(MPU_TYPE_RALIASES-1U);\r\n uint32_t rnrOffset = rnr % MPU_TYPE_RALIASES;\r\n \r\n mpu->RNR = rnrBase;\r\n while ((rnrOffset + cnt) > MPU_TYPE_RALIASES) {\r\n uint32_t c = MPU_TYPE_RALIASES - rnrOffset;\r\n orderedCpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), c*rowWordSize);\r\n table += c;\r\n cnt -= c;\r\n rnrOffset = 0U;\r\n rnrBase += MPU_TYPE_RALIASES;\r\n mpu->RNR = rnrBase;\r\n }\r\n \r\n orderedCpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), cnt*rowWordSize);\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU, rnr, table, cnt);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Load the given number of MPU regions from a table to the Non-secure MPU.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load_NS(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU_NS, rnr, table, cnt);\r\n}\r\n#endif\r\n\r\n#endif\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/CMSIS/Include/tz_context.h", "content": "/******************************************************************************\r\n * @file tz_context.h\r\n * @brief Context Management for Armv8-M TrustZone\r\n * @version V1.0.1\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef TZ_CONTEXT_H\r\n#define TZ_CONTEXT_H\r\n \r\n#include \r\n \r\n#ifndef TZ_MODULEID_T\r\n#define TZ_MODULEID_T\r\n/// \\details Data type that identifies secure software modules called by a process.\r\ntypedef uint32_t TZ_ModuleId_t;\r\n#endif\r\n \r\n/// \\details TZ Memory ID identifies an allocated memory slot.\r\ntypedef uint32_t TZ_MemoryId_t;\r\n \r\n/// Initialize secure context memory system\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_InitContextSystem_S (void);\r\n \r\n/// Allocate context memory for calling secure software modules in TrustZone\r\n/// \\param[in] module identifies software modules called from non-secure mode\r\n/// \\return value != 0 id TrustZone memory slot identifier\r\n/// \\return value 0 no memory available or internal error\r\nTZ_MemoryId_t TZ_AllocModuleContext_S (TZ_ModuleId_t module);\r\n \r\n/// Free context memory that was previously allocated with \\ref TZ_AllocModuleContext_S\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_FreeModuleContext_S (TZ_MemoryId_t id);\r\n \r\n/// Load secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_LoadContext_S (TZ_MemoryId_t id);\r\n \r\n/// Store secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_StoreContext_S (TZ_MemoryId_t id);\r\n \r\n#endif // TZ_CONTEXT_H\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32_hal_legacy.h\r\n * @author MCD Application Team\r\n * @brief This file contains aliases definition for the STM32Cube HAL constants\r\n * macros and functions maintained for legacy purpose.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32_HAL_LEGACY\r\n#define STM32_HAL_LEGACY\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Defines HAL CRYP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_FLAG_RDERR CRYP_FLAG_RDERR\r\n#define AES_FLAG_WRERR CRYP_FLAG_WRERR\r\n#define AES_CLEARFLAG_CCF CRYP_CLEARFLAG_CCF\r\n#define AES_CLEARFLAG_RDERR CRYP_CLEARFLAG_RDERR\r\n#define AES_CLEARFLAG_WRERR CRYP_CLEARFLAG_WRERR\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ADC_Aliased_Defines HAL ADC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define ADC_RESOLUTION12b ADC_RESOLUTION_12B\r\n#define ADC_RESOLUTION10b ADC_RESOLUTION_10B\r\n#define ADC_RESOLUTION8b ADC_RESOLUTION_8B\r\n#define ADC_RESOLUTION6b ADC_RESOLUTION_6B\r\n#define OVR_DATA_OVERWRITTEN ADC_OVR_DATA_OVERWRITTEN\r\n#define OVR_DATA_PRESERVED ADC_OVR_DATA_PRESERVED\r\n#define EOC_SINGLE_CONV ADC_EOC_SINGLE_CONV\r\n#define EOC_SEQ_CONV ADC_EOC_SEQ_CONV\r\n#define EOC_SINGLE_SEQ_CONV ADC_EOC_SINGLE_SEQ_CONV\r\n#define REGULAR_GROUP ADC_REGULAR_GROUP\r\n#define INJECTED_GROUP ADC_INJECTED_GROUP\r\n#define REGULAR_INJECTED_GROUP ADC_REGULAR_INJECTED_GROUP\r\n#define AWD_EVENT ADC_AWD_EVENT\r\n#define AWD1_EVENT ADC_AWD1_EVENT\r\n#define AWD2_EVENT ADC_AWD2_EVENT\r\n#define AWD3_EVENT ADC_AWD3_EVENT\r\n#define OVR_EVENT ADC_OVR_EVENT\r\n#define JQOVF_EVENT ADC_JQOVF_EVENT\r\n#define ALL_CHANNELS ADC_ALL_CHANNELS\r\n#define REGULAR_CHANNELS ADC_REGULAR_CHANNELS\r\n#define INJECTED_CHANNELS ADC_INJECTED_CHANNELS\r\n#define SYSCFG_FLAG_SENSOR_ADC ADC_FLAG_SENSOR\r\n#define SYSCFG_FLAG_VREF_ADC ADC_FLAG_VREFINT\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV1 ADC_CLOCK_SYNC_PCLK_DIV1\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV2 ADC_CLOCK_SYNC_PCLK_DIV2\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV4 ADC_CLOCK_SYNC_PCLK_DIV4\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV6 ADC_CLOCK_SYNC_PCLK_DIV6\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV8 ADC_CLOCK_SYNC_PCLK_DIV8\r\n#define ADC_EXTERNALTRIG0_T6_TRGO ADC_EXTERNALTRIGCONV_T6_TRGO\r\n#define ADC_EXTERNALTRIG1_T21_CC2 ADC_EXTERNALTRIGCONV_T21_CC2\r\n#define ADC_EXTERNALTRIG2_T2_TRGO ADC_EXTERNALTRIGCONV_T2_TRGO\r\n#define ADC_EXTERNALTRIG3_T2_CC4 ADC_EXTERNALTRIGCONV_T2_CC4\r\n#define ADC_EXTERNALTRIG4_T22_TRGO ADC_EXTERNALTRIGCONV_T22_TRGO\r\n#define ADC_EXTERNALTRIG7_EXT_IT11 ADC_EXTERNALTRIGCONV_EXT_IT11\r\n#define ADC_CLOCK_ASYNC ADC_CLOCK_ASYNC_DIV1\r\n#define ADC_EXTERNALTRIG_EDGE_NONE ADC_EXTERNALTRIGCONVEDGE_NONE\r\n#define ADC_EXTERNALTRIG_EDGE_RISING ADC_EXTERNALTRIGCONVEDGE_RISING\r\n#define ADC_EXTERNALTRIG_EDGE_FALLING ADC_EXTERNALTRIGCONVEDGE_FALLING\r\n#define ADC_EXTERNALTRIG_EDGE_RISINGFALLING ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING\r\n#define ADC_SAMPLETIME_2CYCLE_5 ADC_SAMPLETIME_2CYCLES_5\r\n\r\n#define HAL_ADC_STATE_BUSY_REG HAL_ADC_STATE_REG_BUSY\r\n#define HAL_ADC_STATE_BUSY_INJ HAL_ADC_STATE_INJ_BUSY\r\n#define HAL_ADC_STATE_EOC_REG HAL_ADC_STATE_REG_EOC\r\n#define HAL_ADC_STATE_EOC_INJ HAL_ADC_STATE_INJ_EOC\r\n#define HAL_ADC_STATE_ERROR HAL_ADC_STATE_ERROR_INTERNAL\r\n#define HAL_ADC_STATE_BUSY HAL_ADC_STATE_BUSY_INTERNAL\r\n#define HAL_ADC_STATE_AWD HAL_ADC_STATE_AWD1\r\n\r\n#if defined(STM32H7)\r\n#define ADC_CHANNEL_VBAT_DIV4 ADC_CHANNEL_VBAT\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CEC_Aliased_Defines HAL CEC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_CEC_GET_IT __HAL_CEC_GET_FLAG\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Defines HAL COMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define COMP_WINDOWMODE_DISABLED COMP_WINDOWMODE_DISABLE\r\n#define COMP_WINDOWMODE_ENABLED COMP_WINDOWMODE_ENABLE\r\n#define COMP_EXTI_LINE_COMP1_EVENT COMP_EXTI_LINE_COMP1\r\n#define COMP_EXTI_LINE_COMP2_EVENT COMP_EXTI_LINE_COMP2\r\n#define COMP_EXTI_LINE_COMP3_EVENT COMP_EXTI_LINE_COMP3\r\n#define COMP_EXTI_LINE_COMP4_EVENT COMP_EXTI_LINE_COMP4\r\n#define COMP_EXTI_LINE_COMP5_EVENT COMP_EXTI_LINE_COMP5\r\n#define COMP_EXTI_LINE_COMP6_EVENT COMP_EXTI_LINE_COMP6\r\n#define COMP_EXTI_LINE_COMP7_EVENT COMP_EXTI_LINE_COMP7\r\n#if defined(STM32L0)\r\n#define COMP_LPTIMCONNECTION_ENABLED ((uint32_t)0x00000003U) /*!< COMPX output generic naming: connected to LPTIM input 1 for COMP1, LPTIM input 2 for COMP2 */\r\n#endif\r\n#define COMP_OUTPUT_COMP6TIM2OCREFCLR COMP_OUTPUT_COMP6_TIM2OCREFCLR\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define COMP_OUTPUT_TIM3IC1 COMP_OUTPUT_COMP1_TIM3IC1\r\n#define COMP_OUTPUT_TIM3OCREFCLR COMP_OUTPUT_COMP1_TIM3OCREFCLR\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n#define COMP_WINDOWMODE_ENABLE COMP_WINDOWMODE_COMP1_INPUT_PLUS_COMMON\r\n\r\n#define COMP_NONINVERTINGINPUT_IO1 COMP_INPUT_PLUS_IO1\r\n#define COMP_NONINVERTINGINPUT_IO2 COMP_INPUT_PLUS_IO2\r\n#define COMP_NONINVERTINGINPUT_IO3 COMP_INPUT_PLUS_IO3\r\n#define COMP_NONINVERTINGINPUT_IO4 COMP_INPUT_PLUS_IO4\r\n#define COMP_NONINVERTINGINPUT_IO5 COMP_INPUT_PLUS_IO5\r\n#define COMP_NONINVERTINGINPUT_IO6 COMP_INPUT_PLUS_IO6\r\n\r\n#define COMP_INVERTINGINPUT_1_4VREFINT COMP_INPUT_MINUS_1_4VREFINT\r\n#define COMP_INVERTINGINPUT_1_2VREFINT COMP_INPUT_MINUS_1_2VREFINT\r\n#define COMP_INVERTINGINPUT_3_4VREFINT COMP_INPUT_MINUS_3_4VREFINT\r\n#define COMP_INVERTINGINPUT_VREFINT COMP_INPUT_MINUS_VREFINT\r\n#define COMP_INVERTINGINPUT_DAC1_CH1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC1_CH2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_DAC1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO1 COMP_INPUT_MINUS_IO1\r\n#if defined(STM32L0)\r\n/* Issue fixed on STM32L0 COMP driver: only 2 dedicated IO (IO1 and IO2), */\r\n/* IO2 was wrongly assigned to IO shared with DAC and IO3 was corresponding */\r\n/* to the second dedicated IO (only for COMP2). */\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO2\r\n#else\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_IO2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO3\r\n#endif\r\n#define COMP_INVERTINGINPUT_IO4 COMP_INPUT_MINUS_IO4\r\n#define COMP_INVERTINGINPUT_IO5 COMP_INPUT_MINUS_IO5\r\n\r\n#define COMP_OUTPUTLEVEL_LOW COMP_OUTPUT_LEVEL_LOW\r\n#define COMP_OUTPUTLEVEL_HIGH COMP_OUTPUT_LEVEL_HIGH\r\n\r\n/* Note: Literal \"COMP_FLAG_LOCK\" kept for legacy purpose. */\r\n/* To check COMP lock state, use macro \"__HAL_COMP_IS_LOCKED()\". */\r\n#if defined(COMP_CSR_LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_LOCK\r\n#elif defined(COMP_CSR_COMP1LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMP1LOCK\r\n#elif defined(COMP_CSR_COMPxLOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMPxLOCK\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define COMP_BLANKINGSRCE_TIM1OC5 COMP_BLANKINGSRC_TIM1_OC5_COMP1\r\n#define COMP_BLANKINGSRCE_TIM2OC3 COMP_BLANKINGSRC_TIM2_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC3 COMP_BLANKINGSRC_TIM3_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC4 COMP_BLANKINGSRC_TIM3_OC4_COMP2\r\n#define COMP_BLANKINGSRCE_TIM8OC5 COMP_BLANKINGSRC_TIM8_OC5_COMP2\r\n#define COMP_BLANKINGSRCE_TIM15OC1 COMP_BLANKINGSRC_TIM15_OC1_COMP2\r\n#define COMP_BLANKINGSRCE_NONE COMP_BLANKINGSRC_NONE\r\n#endif\r\n\r\n#if defined(STM32L0)\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWSPEED COMP_POWERMODE_ULTRALOWPOWER\r\n#else\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_HIGHSPEED\r\n#define COMP_MODE_MEDIUMSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWPOWER COMP_POWERMODE_LOWPOWER\r\n#define COMP_MODE_ULTRALOWPOWER COMP_POWERMODE_ULTRALOWPOWER\r\n#endif\r\n\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CORTEX_Aliased_Defines HAL CORTEX Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_CORTEX_SYSTICKCLK_CONFIG HAL_SYSTICK_CLKSourceConfig\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CRC_Aliased_Defines HAL CRC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define CRC_OUTPUTDATA_INVERSION_DISABLED CRC_OUTPUTDATA_INVERSION_DISABLE\r\n#define CRC_OUTPUTDATA_INVERSION_ENABLED CRC_OUTPUTDATA_INVERSION_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Defines HAL DAC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define DAC1_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC1_CHANNEL_2 DAC_CHANNEL_2\r\n#define DAC2_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC_WAVE_NONE 0x00000000U\r\n#define DAC_WAVE_NOISE DAC_CR_WAVE1_0\r\n#define DAC_WAVE_TRIANGLE DAC_CR_WAVE1_1\r\n#define DAC_WAVEGENERATION_NONE DAC_WAVE_NONE\r\n#define DAC_WAVEGENERATION_NOISE DAC_WAVE_NOISE\r\n#define DAC_WAVEGENERATION_TRIANGLE DAC_WAVE_TRIANGLE\r\n\r\n#if defined(STM32G4)\r\n#define DAC_CHIPCONNECT_DISABLE (DAC_CHIPCONNECT_EXTERNAL | DAC_CHIPCONNECT_BOTH)\r\n#define DAC_CHIPCONNECT_ENABLE (DAC_CHIPCONNECT_INTERNAL | DAC_CHIPCONNECT_BOTH)\r\n#endif\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32G0)\r\n#define HAL_DAC_MSP_INIT_CB_ID HAL_DAC_MSPINIT_CB_ID\r\n#define HAL_DAC_MSP_DEINIT_CB_ID HAL_DAC_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DMA_Aliased_Defines HAL DMA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_REMAPDMA_ADC_DMA_CH2 DMA_REMAP_ADC_DMA_CH2\r\n#define HAL_REMAPDMA_USART1_TX_DMA_CH4 DMA_REMAP_USART1_TX_DMA_CH4\r\n#define HAL_REMAPDMA_USART1_RX_DMA_CH5 DMA_REMAP_USART1_RX_DMA_CH5\r\n#define HAL_REMAPDMA_TIM16_DMA_CH4 DMA_REMAP_TIM16_DMA_CH4\r\n#define HAL_REMAPDMA_TIM17_DMA_CH2 DMA_REMAP_TIM17_DMA_CH2\r\n#define HAL_REMAPDMA_USART3_DMA_CH32 DMA_REMAP_USART3_DMA_CH32\r\n#define HAL_REMAPDMA_TIM16_DMA_CH6 DMA_REMAP_TIM16_DMA_CH6\r\n#define HAL_REMAPDMA_TIM17_DMA_CH7 DMA_REMAP_TIM17_DMA_CH7\r\n#define HAL_REMAPDMA_SPI2_DMA_CH67 DMA_REMAP_SPI2_DMA_CH67\r\n#define HAL_REMAPDMA_USART2_DMA_CH67 DMA_REMAP_USART2_DMA_CH67\r\n#define HAL_REMAPDMA_I2C1_DMA_CH76 DMA_REMAP_I2C1_DMA_CH76\r\n#define HAL_REMAPDMA_TIM1_DMA_CH6 DMA_REMAP_TIM1_DMA_CH6\r\n#define HAL_REMAPDMA_TIM2_DMA_CH7 DMA_REMAP_TIM2_DMA_CH7\r\n#define HAL_REMAPDMA_TIM3_DMA_CH6 DMA_REMAP_TIM3_DMA_CH6\r\n\r\n#define IS_HAL_REMAPDMA IS_DMA_REMAP\r\n#define __HAL_REMAPDMA_CHANNEL_ENABLE __HAL_DMA_REMAP_CHANNEL_ENABLE\r\n#define __HAL_REMAPDMA_CHANNEL_DISABLE __HAL_DMA_REMAP_CHANNEL_DISABLE\r\n\r\n#if defined(STM32L4)\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI1 HAL_DMAMUX1_REQ_GEN_EXTI1\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI2 HAL_DMAMUX1_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI3 HAL_DMAMUX1_REQ_GEN_EXTI3\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI4 HAL_DMAMUX1_REQ_GEN_EXTI4\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI5 HAL_DMAMUX1_REQ_GEN_EXTI5\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI6 HAL_DMAMUX1_REQ_GEN_EXTI6\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI7 HAL_DMAMUX1_REQ_GEN_EXTI7\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI8 HAL_DMAMUX1_REQ_GEN_EXTI8\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI9 HAL_DMAMUX1_REQ_GEN_EXTI9\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI10 HAL_DMAMUX1_REQ_GEN_EXTI10\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI11 HAL_DMAMUX1_REQ_GEN_EXTI11\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI12 HAL_DMAMUX1_REQ_GEN_EXTI12\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI13 HAL_DMAMUX1_REQ_GEN_EXTI13\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI14 HAL_DMAMUX1_REQ_GEN_EXTI14\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI15 HAL_DMAMUX1_REQ_GEN_EXTI15\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH3_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_TE HAL_DMAMUX1_REQ_GEN_DSI_TE\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_EOT HAL_DMAMUX1_REQ_GEN_DSI_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMA2D_EOT HAL_DMAMUX1_REQ_GEN_DMA2D_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LTDC_IT HAL_DMAMUX1_REQ_GEN_LTDC_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#endif /* STM32L4 */\r\n\r\n#if defined(STM32H7)\r\n\r\n#define DMA_REQUEST_DAC1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC2 DMA_REQUEST_DAC1_CH2\r\n\r\n#define BDMA_REQUEST_LP_UART1_RX BDMA_REQUEST_LPUART1_RX\r\n#define BDMA_REQUEST_LP_UART1_TX BDMA_REQUEST_LPUART1_TX\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX1_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_TIM12_TRGO HAL_DMAMUX1_REQ_GEN_TIM12_TRGO\r\n\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH0_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH0_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH1_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH1_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH2_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH2_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH3_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH3_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH4_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH4_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH5_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH5_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH6_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH6_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_RX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_TX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM2_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX2_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM3_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX2_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM4_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM5_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM5_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_WKUP HAL_DMAMUX2_REQ_GEN_I2C4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_WKUP HAL_DMAMUX2_REQ_GEN_SPI6_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP1_OUT HAL_DMAMUX2_REQ_GEN_COMP1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP2_OUT HAL_DMAMUX2_REQ_GEN_COMP2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_RTC_WKUP HAL_DMAMUX2_REQ_GEN_RTC_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI0 HAL_DMAMUX2_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI2 HAL_DMAMUX2_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_IT_EVT HAL_DMAMUX2_REQ_GEN_I2C4_IT_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_IT HAL_DMAMUX2_REQ_GEN_SPI6_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_TX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_RX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_IT HAL_DMAMUX2_REQ_GEN_ADC3_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_AWD1_OUT HAL_DMAMUX2_REQ_GEN_ADC3_AWD1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH0_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH0_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH1_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH1_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM1 DFSDM_FILTER_EXT_TRIG_LPTIM1_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM2 DFSDM_FILTER_EXT_TRIG_LPTIM2_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM3 DFSDM_FILTER_EXT_TRIG_LPTIM3_OUT\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Defines HAL FLASH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define TYPEPROGRAM_BYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_HALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_WORD FLASH_TYPEPROGRAM_WORD\r\n#define TYPEPROGRAM_DOUBLEWORD FLASH_TYPEPROGRAM_DOUBLEWORD\r\n#define TYPEERASE_SECTORS FLASH_TYPEERASE_SECTORS\r\n#define TYPEERASE_PAGES FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_PAGEERASE FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_MASSERASE FLASH_TYPEERASE_MASSERASE\r\n#define WRPSTATE_DISABLE OB_WRPSTATE_DISABLE\r\n#define WRPSTATE_ENABLE OB_WRPSTATE_ENABLE\r\n#define HAL_FLASH_TIMEOUT_VALUE FLASH_TIMEOUT_VALUE\r\n#define OBEX_PCROP OPTIONBYTE_PCROP\r\n#define OBEX_BOOTCONFIG OPTIONBYTE_BOOTCONFIG\r\n#define PCROPSTATE_DISABLE OB_PCROP_STATE_DISABLE\r\n#define PCROPSTATE_ENABLE OB_PCROP_STATE_ENABLE\r\n#define TYPEERASEDATA_BYTE FLASH_TYPEERASEDATA_BYTE\r\n#define TYPEERASEDATA_HALFWORD FLASH_TYPEERASEDATA_HALFWORD\r\n#define TYPEERASEDATA_WORD FLASH_TYPEERASEDATA_WORD\r\n#define TYPEPROGRAMDATA_BYTE FLASH_TYPEPROGRAMDATA_BYTE\r\n#define TYPEPROGRAMDATA_HALFWORD FLASH_TYPEPROGRAMDATA_HALFWORD\r\n#define TYPEPROGRAMDATA_WORD FLASH_TYPEPROGRAMDATA_WORD\r\n#define TYPEPROGRAMDATA_FASTBYTE FLASH_TYPEPROGRAMDATA_FASTBYTE\r\n#define TYPEPROGRAMDATA_FASTHALFWORD FLASH_TYPEPROGRAMDATA_FASTHALFWORD\r\n#define TYPEPROGRAMDATA_FASTWORD FLASH_TYPEPROGRAMDATA_FASTWORD\r\n#define PAGESIZE FLASH_PAGE_SIZE\r\n#define TYPEPROGRAM_FASTBYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_FASTHALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_FASTWORD FLASH_TYPEPROGRAM_WORD\r\n#define VOLTAGE_RANGE_1 FLASH_VOLTAGE_RANGE_1\r\n#define VOLTAGE_RANGE_2 FLASH_VOLTAGE_RANGE_2\r\n#define VOLTAGE_RANGE_3 FLASH_VOLTAGE_RANGE_3\r\n#define VOLTAGE_RANGE_4 FLASH_VOLTAGE_RANGE_4\r\n#define TYPEPROGRAM_FAST FLASH_TYPEPROGRAM_FAST\r\n#define TYPEPROGRAM_FAST_AND_LAST FLASH_TYPEPROGRAM_FAST_AND_LAST\r\n#define WRPAREA_BANK1_AREAA OB_WRPAREA_BANK1_AREAA\r\n#define WRPAREA_BANK1_AREAB OB_WRPAREA_BANK1_AREAB\r\n#define WRPAREA_BANK2_AREAA OB_WRPAREA_BANK2_AREAA\r\n#define WRPAREA_BANK2_AREAB OB_WRPAREA_BANK2_AREAB\r\n#define IWDG_STDBY_FREEZE OB_IWDG_STDBY_FREEZE\r\n#define IWDG_STDBY_ACTIVE OB_IWDG_STDBY_RUN\r\n#define IWDG_STOP_FREEZE OB_IWDG_STOP_FREEZE\r\n#define IWDG_STOP_ACTIVE OB_IWDG_STOP_RUN\r\n#define FLASH_ERROR_NONE HAL_FLASH_ERROR_NONE\r\n#define FLASH_ERROR_RD HAL_FLASH_ERROR_RD\r\n#define FLASH_ERROR_PG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_PGP HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_WRP HAL_FLASH_ERROR_WRP\r\n#define FLASH_ERROR_OPTV HAL_FLASH_ERROR_OPTV\r\n#define FLASH_ERROR_OPTVUSR HAL_FLASH_ERROR_OPTVUSR\r\n#define FLASH_ERROR_PROG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_OP HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_PGA HAL_FLASH_ERROR_PGA\r\n#define FLASH_ERROR_SIZE HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_SIZ HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_PGS HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_MIS HAL_FLASH_ERROR_MIS\r\n#define FLASH_ERROR_FAST HAL_FLASH_ERROR_FAST\r\n#define FLASH_ERROR_FWWERR HAL_FLASH_ERROR_FWWERR\r\n#define FLASH_ERROR_NOTZERO HAL_FLASH_ERROR_NOTZERO\r\n#define FLASH_ERROR_OPERATION HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_ERS HAL_FLASH_ERROR_ERS\r\n#define OB_WDG_SW OB_IWDG_SW\r\n#define OB_WDG_HW OB_IWDG_HW\r\n#define OB_SDADC12_VDD_MONITOR_SET OB_SDACD_VDD_MONITOR_SET\r\n#define OB_SDADC12_VDD_MONITOR_RESET OB_SDACD_VDD_MONITOR_RESET\r\n#define OB_RAM_PARITY_CHECK_SET OB_SRAM_PARITY_SET\r\n#define OB_RAM_PARITY_CHECK_RESET OB_SRAM_PARITY_RESET\r\n#define IS_OB_SDADC12_VDD_MONITOR IS_OB_SDACD_VDD_MONITOR\r\n#define OB_RDP_LEVEL0 OB_RDP_LEVEL_0\r\n#define OB_RDP_LEVEL1 OB_RDP_LEVEL_1\r\n#define OB_RDP_LEVEL2 OB_RDP_LEVEL_2\r\n#if defined(STM32G0)\r\n#define OB_BOOT_LOCK_DISABLE OB_BOOT_ENTRY_FORCED_NONE\r\n#define OB_BOOT_LOCK_ENABLE OB_BOOT_ENTRY_FORCED_FLASH\r\n#else\r\n#define OB_BOOT_ENTRY_FORCED_NONE OB_BOOT_LOCK_DISABLE\r\n#define OB_BOOT_ENTRY_FORCED_FLASH OB_BOOT_LOCK_ENABLE\r\n#endif\r\n#if defined(STM32H7)\r\n#define FLASH_FLAG_SNECCE_BANK1RR FLASH_FLAG_SNECCERR_BANK1\r\n#define FLASH_FLAG_DBECCE_BANK1RR FLASH_FLAG_DBECCERR_BANK1\r\n#define FLASH_FLAG_STRBER_BANK1R FLASH_FLAG_STRBERR_BANK1\r\n#define FLASH_FLAG_SNECCE_BANK2RR FLASH_FLAG_SNECCERR_BANK2\r\n#define FLASH_FLAG_DBECCE_BANK2RR FLASH_FLAG_DBECCERR_BANK2\r\n#define FLASH_FLAG_STRBER_BANK2R FLASH_FLAG_STRBERR_BANK2\r\n#define FLASH_FLAG_WDW FLASH_FLAG_WBNE\r\n#define OB_WRP_SECTOR_All OB_WRP_SECTOR_ALL\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_JPEG_Aliased_Macros HAL JPEG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_JPEG_CLK_ENABLE __HAL_RCC_JPGDECEN_CLK_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_DISABLE __HAL_RCC_JPGDECEN_CLK_DISABLE\r\n#define __HAL_RCC_JPEG_FORCE_RESET __HAL_RCC_JPGDECRST_FORCE_RESET\r\n#define __HAL_RCC_JPEG_RELEASE_RESET __HAL_RCC_JPGDECRST_RELEASE_RESET\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_ENABLE __HAL_RCC_JPGDEC_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_DISABLE __HAL_RCC_JPGDEC_CLK_SLEEP_DISABLE\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SYSCFG_Aliased_Defines HAL SYSCFG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA9 I2C_FASTMODEPLUS_PA9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA10 I2C_FASTMODEPLUS_PA10\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB6 I2C_FASTMODEPLUS_PB6\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB7 I2C_FASTMODEPLUS_PB7\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB8 I2C_FASTMODEPLUS_PB8\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB9 I2C_FASTMODEPLUS_PB9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C1 I2C_FASTMODEPLUS_I2C1\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C2 I2C_FASTMODEPLUS_I2C2\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C3 I2C_FASTMODEPLUS_I2C3\r\n#if defined(STM32G4)\r\n\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchBooster HAL_SYSCFG_EnableIOSwitchBooster\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchBooster HAL_SYSCFG_DisableIOSwitchBooster\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchVDD HAL_SYSCFG_EnableIOSwitchVDD\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchVDD HAL_SYSCFG_DisableIOSwitchVDD\r\n#endif /* STM32G4 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup LL_FMC_Aliased_Defines LL FMC Aliased Defines maintained for compatibility purpose\r\n * @{\r\n */\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32H7) || defined(STM32G4)\r\n#define FMC_NAND_PCC_WAIT_FEATURE_DISABLE FMC_NAND_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_PCC_WAIT_FEATURE_ENABLE FMC_NAND_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_8 FMC_NAND_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_16 FMC_NAND_MEM_BUS_WIDTH_16\r\n#elif defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4)\r\n#define FMC_NAND_WAIT_FEATURE_DISABLE FMC_NAND_PCC_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_WAIT_FEATURE_ENABLE FMC_NAND_PCC_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_MEM_BUS_WIDTH_8 FMC_NAND_PCC_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_MEM_BUS_WIDTH_16 FMC_NAND_PCC_MEM_BUS_WIDTH_16\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup LL_FSMC_Aliased_Defines LL FSMC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FSMC_NORSRAM_TYPEDEF FSMC_NORSRAM_TypeDef\r\n#define FSMC_NORSRAM_EXTENDED_TYPEDEF FSMC_NORSRAM_EXTENDED_TypeDef\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GPIO_Aliased_Macros HAL GPIO Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define GET_GPIO_SOURCE GPIO_GET_INDEX\r\n#define GET_GPIO_INDEX GPIO_GET_INDEX\r\n\r\n#if defined(STM32F4)\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDIO\r\n#define GPIO_AF12_SDMMC1 GPIO_AF12_SDIO\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define GPIO_AF7_SDIO1 GPIO_AF7_SDMMC1\r\n#define GPIO_AF8_SDIO1 GPIO_AF8_SDMMC1\r\n#define GPIO_AF12_SDIO1 GPIO_AF12_SDMMC1\r\n#define GPIO_AF9_SDIO2 GPIO_AF9_SDMMC2\r\n#define GPIO_AF10_SDIO2 GPIO_AF10_SDMMC2\r\n#define GPIO_AF11_SDIO2 GPIO_AF11_SDMMC2\r\n#endif\r\n\r\n#define GPIO_AF0_LPTIM GPIO_AF0_LPTIM1\r\n#define GPIO_AF1_LPTIM GPIO_AF1_LPTIM1\r\n#define GPIO_AF2_LPTIM GPIO_AF2_LPTIM1\r\n\r\n#if defined(STM32L0) || defined(STM32L4) || defined(STM32F4) || defined(STM32F2) || defined(STM32F7) || defined(STM32G4) || defined(STM32H7)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_FAST GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L0 || STM32L4 || STM32F4 || STM32F2 || STM32F7 || STM32G4 || STM32H7*/\r\n\r\n#if defined(STM32L1)\r\n #define GPIO_SPEED_VERY_LOW GPIO_SPEED_FREQ_LOW\r\n #define GPIO_SPEED_LOW GPIO_SPEED_FREQ_MEDIUM\r\n #define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_HIGH\r\n #define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F1)\r\n #define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n #define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n #define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_HIGH\r\n#endif /* STM32F0 || STM32F3 || STM32F1 */\r\n\r\n#define GPIO_AF6_DFSDM GPIO_AF6_DFSDM1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Macros HAL HRTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HRTIM_TIMDELAYEDPROTECTION_DISABLED HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DISABLED\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV7\r\n\r\n#define __HAL_HRTIM_SetCounter __HAL_HRTIM_SETCOUNTER\r\n#define __HAL_HRTIM_GetCounter __HAL_HRTIM_GETCOUNTER\r\n#define __HAL_HRTIM_SetPeriod __HAL_HRTIM_SETPERIOD\r\n#define __HAL_HRTIM_GetPeriod __HAL_HRTIM_GETPERIOD\r\n#define __HAL_HRTIM_SetClockPrescaler __HAL_HRTIM_SETCLOCKPRESCALER\r\n#define __HAL_HRTIM_GetClockPrescaler __HAL_HRTIM_GETCLOCKPRESCALER\r\n#define __HAL_HRTIM_SetCompare __HAL_HRTIM_SETCOMPARE\r\n#define __HAL_HRTIM_GetCompare __HAL_HRTIM_GETCOMPARE\r\n\r\n#if defined(STM32G4)\r\n#define HAL_HRTIM_ExternalEventCounterConfig HAL_HRTIM_ExtEventCounterConfig\r\n#define HAL_HRTIM_ExternalEventCounterEnable HAL_HRTIM_ExtEventCounterEnable\r\n#define HAL_HRTIM_ExternalEventCounterDisable HAL_HRTIM_ExtEventCounterDisable\r\n#define HAL_HRTIM_ExternalEventCounterReset HAL_HRTIM_ExtEventCounterReset\r\n#endif /* STM32G4 */\r\n\r\n#if defined(STM32H7)\r\n#define HRTIM_OUTPUTSET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n\r\n#define HRTIM_OUTPUTRESET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Defines HAL I2C Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2C_DUALADDRESS_DISABLED I2C_DUALADDRESS_DISABLE\r\n#define I2C_DUALADDRESS_ENABLED I2C_DUALADDRESS_ENABLE\r\n#define I2C_GENERALCALL_DISABLED I2C_GENERALCALL_DISABLE\r\n#define I2C_GENERALCALL_ENABLED I2C_GENERALCALL_ENABLE\r\n#define I2C_NOSTRETCH_DISABLED I2C_NOSTRETCH_DISABLE\r\n#define I2C_NOSTRETCH_ENABLED I2C_NOSTRETCH_ENABLE\r\n#define I2C_ANALOGFILTER_ENABLED I2C_ANALOGFILTER_ENABLE\r\n#define I2C_ANALOGFILTER_DISABLED I2C_ANALOGFILTER_DISABLE\r\n#if defined(STM32F0) || defined(STM32F1) || defined(STM32F3) || defined(STM32G0) || defined(STM32L4) || defined(STM32L1) || defined(STM32F7)\r\n#define HAL_I2C_STATE_MEM_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MEM_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_MASTER_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MASTER_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Defines HAL IRDA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define IRDA_ONE_BIT_SAMPLE_DISABLED IRDA_ONE_BIT_SAMPLE_DISABLE\r\n#define IRDA_ONE_BIT_SAMPLE_ENABLED IRDA_ONE_BIT_SAMPLE_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Defines HAL IWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define KR_KEY_RELOAD IWDG_KEY_RELOAD\r\n#define KR_KEY_ENABLE IWDG_KEY_ENABLE\r\n#define KR_KEY_EWA IWDG_KEY_WRITE_ACCESS_ENABLE\r\n#define KR_KEY_DWA IWDG_KEY_WRITE_ACCESS_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define LPTIM_CLOCKSAMPLETIME_DIRECTTRANSISTION LPTIM_CLOCKSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_CLOCKSAMPLETIME_2TRANSISTIONS LPTIM_CLOCKSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_4TRANSISTIONS LPTIM_CLOCKSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_8TRANSISTIONS LPTIM_CLOCKSAMPLETIME_8TRANSITIONS\r\n\r\n#define LPTIM_CLOCKPOLARITY_RISINGEDGE LPTIM_CLOCKPOLARITY_RISING\r\n#define LPTIM_CLOCKPOLARITY_FALLINGEDGE LPTIM_CLOCKPOLARITY_FALLING\r\n#define LPTIM_CLOCKPOLARITY_BOTHEDGES LPTIM_CLOCKPOLARITY_RISING_FALLING\r\n\r\n#define LPTIM_TRIGSAMPLETIME_DIRECTTRANSISTION LPTIM_TRIGSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSISTIONS LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSISTIONS LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSISTIONS LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n/* The following 3 definition have also been present in a temporary version of lptim.h */\r\n/* They need to be renamed also to the right name, just in case */\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSITION LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSITION LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSITION LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NAND_Aliased_Defines HAL NAND Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_NAND_Read_Page HAL_NAND_Read_Page_8b\r\n#define HAL_NAND_Write_Page HAL_NAND_Write_Page_8b\r\n#define HAL_NAND_Read_SpareArea HAL_NAND_Read_SpareArea_8b\r\n#define HAL_NAND_Write_SpareArea HAL_NAND_Write_SpareArea_8b\r\n\r\n#define NAND_AddressTypedef NAND_AddressTypeDef\r\n\r\n#define __ARRAY_ADDRESS ARRAY_ADDRESS\r\n#define __ADDR_1st_CYCLE ADDR_1ST_CYCLE\r\n#define __ADDR_2nd_CYCLE ADDR_2ND_CYCLE\r\n#define __ADDR_3rd_CYCLE ADDR_3RD_CYCLE\r\n#define __ADDR_4th_CYCLE ADDR_4TH_CYCLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NOR_Aliased_Defines HAL NOR Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define NOR_StatusTypedef HAL_NOR_StatusTypeDef\r\n#define NOR_SUCCESS HAL_NOR_STATUS_SUCCESS\r\n#define NOR_ONGOING HAL_NOR_STATUS_ONGOING\r\n#define NOR_ERROR HAL_NOR_STATUS_ERROR\r\n#define NOR_TIMEOUT HAL_NOR_STATUS_TIMEOUT\r\n\r\n#define __NOR_WRITE NOR_WRITE\r\n#define __NOR_ADDR_SHIFT NOR_ADDR_SHIFT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Defines HAL OPAMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define OPAMP_NONINVERTINGINPUT_VP0 OPAMP_NONINVERTINGINPUT_IO0\r\n#define OPAMP_NONINVERTINGINPUT_VP1 OPAMP_NONINVERTINGINPUT_IO1\r\n#define OPAMP_NONINVERTINGINPUT_VP2 OPAMP_NONINVERTINGINPUT_IO2\r\n#define OPAMP_NONINVERTINGINPUT_VP3 OPAMP_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP0 OPAMP_SEC_NONINVERTINGINPUT_IO0\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP1 OPAMP_SEC_NONINVERTINGINPUT_IO1\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP2 OPAMP_SEC_NONINVERTINGINPUT_IO2\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP3 OPAMP_SEC_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define OPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define IOPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define IOPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_SEC_INVERTINGINPUT_VM0 OPAMP_SEC_INVERTINGINPUT_IO0\r\n#define OPAMP_SEC_INVERTINGINPUT_VM1 OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_INVERTINGINPUT_VINM OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_PGACONNECT_NO OPAMP_PGA_CONNECT_INVERTINGINPUT_NO\r\n#define OPAMP_PGACONNECT_VM0 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO0\r\n#define OPAMP_PGACONNECT_VM1 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO1\r\n\r\n#if defined(STM32L1) || defined(STM32L4)\r\n#define HAL_OPAMP_MSP_INIT_CB_ID HAL_OPAMP_MSPINIT_CB_ID\r\n#define HAL_OPAMP_MSP_DEINIT_CB_ID HAL_OPAMP_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Defines HAL I2S Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2S_STANDARD_PHILLIPS I2S_STANDARD_PHILIPS\r\n\r\n#if defined(STM32H7)\r\n #define I2S_IT_TXE I2S_IT_TXP\r\n #define I2S_IT_RXNE I2S_IT_RXP\r\n\r\n #define I2S_FLAG_TXE I2S_FLAG_TXP\r\n #define I2S_FLAG_RXNE I2S_FLAG_RXP\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n #define I2S_CLOCK_SYSCLK I2S_CLOCK_PLL\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PCCARD_Aliased_Defines HAL PCCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/* Compact Flash-ATA registers description */\r\n#define CF_DATA ATA_DATA\r\n#define CF_SECTOR_COUNT ATA_SECTOR_COUNT\r\n#define CF_SECTOR_NUMBER ATA_SECTOR_NUMBER\r\n#define CF_CYLINDER_LOW ATA_CYLINDER_LOW\r\n#define CF_CYLINDER_HIGH ATA_CYLINDER_HIGH\r\n#define CF_CARD_HEAD ATA_CARD_HEAD\r\n#define CF_STATUS_CMD ATA_STATUS_CMD\r\n#define CF_STATUS_CMD_ALTERNATE ATA_STATUS_CMD_ALTERNATE\r\n#define CF_COMMON_DATA_AREA ATA_COMMON_DATA_AREA\r\n\r\n/* Compact Flash-ATA commands */\r\n#define CF_READ_SECTOR_CMD ATA_READ_SECTOR_CMD\r\n#define CF_WRITE_SECTOR_CMD ATA_WRITE_SECTOR_CMD\r\n#define CF_ERASE_SECTOR_CMD ATA_ERASE_SECTOR_CMD\r\n#define CF_IDENTIFY_CMD ATA_IDENTIFY_CMD\r\n\r\n#define PCCARD_StatusTypedef HAL_PCCARD_StatusTypeDef\r\n#define PCCARD_SUCCESS HAL_PCCARD_STATUS_SUCCESS\r\n#define PCCARD_ONGOING HAL_PCCARD_STATUS_ONGOING\r\n#define PCCARD_ERROR HAL_PCCARD_STATUS_ERROR\r\n#define PCCARD_TIMEOUT HAL_PCCARD_STATUS_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Defines HAL RTC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FORMAT_BIN RTC_FORMAT_BIN\r\n#define FORMAT_BCD RTC_FORMAT_BCD\r\n\r\n#define RTC_ALARMSUBSECONDMASK_None RTC_ALARMSUBSECONDMASK_NONE\r\n#define RTC_TAMPERERASEBACKUP_DISABLED RTC_TAMPER_ERASE_BACKUP_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n\r\n#define RTC_MASKTAMPERFLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_MASKTAMPERFLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n#define RTC_TAMPERERASEBACKUP_ENABLED RTC_TAMPER_ERASE_BACKUP_ENABLE\r\n#define RTC_TAMPER1_2_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n#define RTC_TAMPER1_2_3_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n\r\n#define RTC_TIMESTAMPPIN_PC13 RTC_TIMESTAMPPIN_DEFAULT\r\n#define RTC_TIMESTAMPPIN_PA0 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PI8 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PC1 RTC_TIMESTAMPPIN_POS2\r\n\r\n#define RTC_OUTPUT_REMAP_PC13 RTC_OUTPUT_REMAP_NONE\r\n#define RTC_OUTPUT_REMAP_PB14 RTC_OUTPUT_REMAP_POS1\r\n#define RTC_OUTPUT_REMAP_PB2 RTC_OUTPUT_REMAP_POS1\r\n\r\n#define RTC_TAMPERPIN_PC13 RTC_TAMPERPIN_DEFAULT\r\n#define RTC_TAMPERPIN_PA0 RTC_TAMPERPIN_POS1\r\n#define RTC_TAMPERPIN_PI8 RTC_TAMPERPIN_POS1\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Defines HAL SMARTCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMARTCARD_NACK_ENABLED SMARTCARD_NACK_ENABLE\r\n#define SMARTCARD_NACK_DISABLED SMARTCARD_NACK_DISABLE\r\n\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLED SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLED SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLE SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLE SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define SMARTCARD_TIMEOUT_DISABLED SMARTCARD_TIMEOUT_DISABLE\r\n#define SMARTCARD_TIMEOUT_ENABLED SMARTCARD_TIMEOUT_ENABLE\r\n\r\n#define SMARTCARD_LASTBIT_DISABLED SMARTCARD_LASTBIT_DISABLE\r\n#define SMARTCARD_LASTBIT_ENABLED SMARTCARD_LASTBIT_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Defines HAL SMBUS Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMBUS_DUALADDRESS_DISABLED SMBUS_DUALADDRESS_DISABLE\r\n#define SMBUS_DUALADDRESS_ENABLED SMBUS_DUALADDRESS_ENABLE\r\n#define SMBUS_GENERALCALL_DISABLED SMBUS_GENERALCALL_DISABLE\r\n#define SMBUS_GENERALCALL_ENABLED SMBUS_GENERALCALL_ENABLE\r\n#define SMBUS_NOSTRETCH_DISABLED SMBUS_NOSTRETCH_DISABLE\r\n#define SMBUS_NOSTRETCH_ENABLED SMBUS_NOSTRETCH_ENABLE\r\n#define SMBUS_ANALOGFILTER_ENABLED SMBUS_ANALOGFILTER_ENABLE\r\n#define SMBUS_ANALOGFILTER_DISABLED SMBUS_ANALOGFILTER_DISABLE\r\n#define SMBUS_PEC_DISABLED SMBUS_PEC_DISABLE\r\n#define SMBUS_PEC_ENABLED SMBUS_PEC_ENABLE\r\n#define HAL_SMBUS_STATE_SLAVE_LISTEN HAL_SMBUS_STATE_LISTEN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Defines HAL SPI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SPI_TIMODE_DISABLED SPI_TIMODE_DISABLE\r\n#define SPI_TIMODE_ENABLED SPI_TIMODE_ENABLE\r\n\r\n#define SPI_CRCCALCULATION_DISABLED SPI_CRCCALCULATION_DISABLE\r\n#define SPI_CRCCALCULATION_ENABLED SPI_CRCCALCULATION_ENABLE\r\n\r\n#define SPI_NSS_PULSE_DISABLED SPI_NSS_PULSE_DISABLE\r\n#define SPI_NSS_PULSE_ENABLED SPI_NSS_PULSE_ENABLE\r\n\r\n#if defined(STM32H7)\r\n\r\n #define SPI_FLAG_TXE SPI_FLAG_TXP\r\n #define SPI_FLAG_RXNE SPI_FLAG_RXP\r\n\r\n #define SPI_IT_TXE SPI_IT_TXP\r\n #define SPI_IT_RXNE SPI_IT_RXP\r\n\r\n #define SPI_FRLVL_EMPTY SPI_RX_FIFO_0PACKET\r\n #define SPI_FRLVL_QUARTER_FULL SPI_RX_FIFO_1PACKET\r\n #define SPI_FRLVL_HALF_FULL SPI_RX_FIFO_2PACKET\r\n #define SPI_FRLVL_FULL SPI_RX_FIFO_3PACKET\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Defines HAL TIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CCER_CCxE_MASK TIM_CCER_CCxE_MASK\r\n#define CCER_CCxNE_MASK TIM_CCER_CCxNE_MASK\r\n\r\n#define TIM_DMABase_CR1 TIM_DMABASE_CR1\r\n#define TIM_DMABase_CR2 TIM_DMABASE_CR2\r\n#define TIM_DMABase_SMCR TIM_DMABASE_SMCR\r\n#define TIM_DMABase_DIER TIM_DMABASE_DIER\r\n#define TIM_DMABase_SR TIM_DMABASE_SR\r\n#define TIM_DMABase_EGR TIM_DMABASE_EGR\r\n#define TIM_DMABase_CCMR1 TIM_DMABASE_CCMR1\r\n#define TIM_DMABase_CCMR2 TIM_DMABASE_CCMR2\r\n#define TIM_DMABase_CCER TIM_DMABASE_CCER\r\n#define TIM_DMABase_CNT TIM_DMABASE_CNT\r\n#define TIM_DMABase_PSC TIM_DMABASE_PSC\r\n#define TIM_DMABase_ARR TIM_DMABASE_ARR\r\n#define TIM_DMABase_RCR TIM_DMABASE_RCR\r\n#define TIM_DMABase_CCR1 TIM_DMABASE_CCR1\r\n#define TIM_DMABase_CCR2 TIM_DMABASE_CCR2\r\n#define TIM_DMABase_CCR3 TIM_DMABASE_CCR3\r\n#define TIM_DMABase_CCR4 TIM_DMABASE_CCR4\r\n#define TIM_DMABase_BDTR TIM_DMABASE_BDTR\r\n#define TIM_DMABase_DCR TIM_DMABASE_DCR\r\n#define TIM_DMABase_DMAR TIM_DMABASE_DMAR\r\n#define TIM_DMABase_OR1 TIM_DMABASE_OR1\r\n#define TIM_DMABase_CCMR3 TIM_DMABASE_CCMR3\r\n#define TIM_DMABase_CCR5 TIM_DMABASE_CCR5\r\n#define TIM_DMABase_CCR6 TIM_DMABASE_CCR6\r\n#define TIM_DMABase_OR2 TIM_DMABASE_OR2\r\n#define TIM_DMABase_OR3 TIM_DMABASE_OR3\r\n#define TIM_DMABase_OR TIM_DMABASE_OR\r\n\r\n#define TIM_EventSource_Update TIM_EVENTSOURCE_UPDATE\r\n#define TIM_EventSource_CC1 TIM_EVENTSOURCE_CC1\r\n#define TIM_EventSource_CC2 TIM_EVENTSOURCE_CC2\r\n#define TIM_EventSource_CC3 TIM_EVENTSOURCE_CC3\r\n#define TIM_EventSource_CC4 TIM_EVENTSOURCE_CC4\r\n#define TIM_EventSource_COM TIM_EVENTSOURCE_COM\r\n#define TIM_EventSource_Trigger TIM_EVENTSOURCE_TRIGGER\r\n#define TIM_EventSource_Break TIM_EVENTSOURCE_BREAK\r\n#define TIM_EventSource_Break2 TIM_EVENTSOURCE_BREAK2\r\n\r\n#define TIM_DMABurstLength_1Transfer TIM_DMABURSTLENGTH_1TRANSFER\r\n#define TIM_DMABurstLength_2Transfers TIM_DMABURSTLENGTH_2TRANSFERS\r\n#define TIM_DMABurstLength_3Transfers TIM_DMABURSTLENGTH_3TRANSFERS\r\n#define TIM_DMABurstLength_4Transfers TIM_DMABURSTLENGTH_4TRANSFERS\r\n#define TIM_DMABurstLength_5Transfers TIM_DMABURSTLENGTH_5TRANSFERS\r\n#define TIM_DMABurstLength_6Transfers TIM_DMABURSTLENGTH_6TRANSFERS\r\n#define TIM_DMABurstLength_7Transfers TIM_DMABURSTLENGTH_7TRANSFERS\r\n#define TIM_DMABurstLength_8Transfers TIM_DMABURSTLENGTH_8TRANSFERS\r\n#define TIM_DMABurstLength_9Transfers TIM_DMABURSTLENGTH_9TRANSFERS\r\n#define TIM_DMABurstLength_10Transfers TIM_DMABURSTLENGTH_10TRANSFERS\r\n#define TIM_DMABurstLength_11Transfers TIM_DMABURSTLENGTH_11TRANSFERS\r\n#define TIM_DMABurstLength_12Transfers TIM_DMABURSTLENGTH_12TRANSFERS\r\n#define TIM_DMABurstLength_13Transfers TIM_DMABURSTLENGTH_13TRANSFERS\r\n#define TIM_DMABurstLength_14Transfers TIM_DMABURSTLENGTH_14TRANSFERS\r\n#define TIM_DMABurstLength_15Transfers TIM_DMABURSTLENGTH_15TRANSFERS\r\n#define TIM_DMABurstLength_16Transfers TIM_DMABURSTLENGTH_16TRANSFERS\r\n#define TIM_DMABurstLength_17Transfers TIM_DMABURSTLENGTH_17TRANSFERS\r\n#define TIM_DMABurstLength_18Transfers TIM_DMABURSTLENGTH_18TRANSFERS\r\n\r\n#if defined(STM32L0)\r\n#define TIM22_TI1_GPIO1 TIM22_TI1_GPIO\r\n#define TIM22_TI1_GPIO2 TIM22_TI1_GPIO\r\n#endif\r\n\r\n#if defined(STM32F3)\r\n#define IS_TIM_HALL_INTERFACE_INSTANCE IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define TIM_TIM1_ETR_COMP1_OUT TIM_TIM1_ETR_COMP1\r\n#define TIM_TIM1_ETR_COMP2_OUT TIM_TIM1_ETR_COMP2\r\n#define TIM_TIM8_ETR_COMP1_OUT TIM_TIM8_ETR_COMP1\r\n#define TIM_TIM8_ETR_COMP2_OUT TIM_TIM8_ETR_COMP2\r\n#define TIM_TIM2_ETR_COMP1_OUT TIM_TIM2_ETR_COMP1\r\n#define TIM_TIM2_ETR_COMP2_OUT TIM_TIM2_ETR_COMP2\r\n#define TIM_TIM3_ETR_COMP1_OUT TIM_TIM3_ETR_COMP1\r\n#define TIM_TIM1_TI1_COMP1_OUT TIM_TIM1_TI1_COMP1\r\n#define TIM_TIM8_TI1_COMP2_OUT TIM_TIM8_TI1_COMP2\r\n#define TIM_TIM2_TI4_COMP1_OUT TIM_TIM2_TI4_COMP1\r\n#define TIM_TIM2_TI4_COMP2_OUT TIM_TIM2_TI4_COMP2\r\n#define TIM_TIM2_TI4_COMP1COMP2_OUT TIM_TIM2_TI4_COMP1_COMP2\r\n#define TIM_TIM3_TI1_COMP1_OUT TIM_TIM3_TI1_COMP1\r\n#define TIM_TIM3_TI1_COMP2_OUT TIM_TIM3_TI1_COMP2\r\n#define TIM_TIM3_TI1_COMP1COMP2_OUT TIM_TIM3_TI1_COMP1_COMP2\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TSC_Aliased_Defines HAL TSC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define TSC_SYNC_POL_FALL TSC_SYNC_POLARITY_FALLING\r\n#define TSC_SYNC_POL_RISE_HIGH TSC_SYNC_POLARITY_RISING\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Defines HAL UART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define UART_ONEBIT_SAMPLING_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONEBIT_SAMPLING_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n#define UART_ONE_BIT_SAMPLE_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONE_BIT_SAMPLE_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define __HAL_UART_ONEBIT_ENABLE __HAL_UART_ONE_BIT_SAMPLE_ENABLE\r\n#define __HAL_UART_ONEBIT_DISABLE __HAL_UART_ONE_BIT_SAMPLE_DISABLE\r\n\r\n#define __DIV_SAMPLING16 UART_DIV_SAMPLING16\r\n#define __DIVMANT_SAMPLING16 UART_DIVMANT_SAMPLING16\r\n#define __DIVFRAQ_SAMPLING16 UART_DIVFRAQ_SAMPLING16\r\n#define __UART_BRR_SAMPLING16 UART_BRR_SAMPLING16\r\n\r\n#define __DIV_SAMPLING8 UART_DIV_SAMPLING8\r\n#define __DIVMANT_SAMPLING8 UART_DIVMANT_SAMPLING8\r\n#define __DIVFRAQ_SAMPLING8 UART_DIVFRAQ_SAMPLING8\r\n#define __UART_BRR_SAMPLING8 UART_BRR_SAMPLING8\r\n\r\n#define __DIV_LPUART UART_DIV_LPUART\r\n\r\n#define UART_WAKEUPMETHODE_IDLELINE UART_WAKEUPMETHOD_IDLELINE\r\n#define UART_WAKEUPMETHODE_ADDRESSMARK UART_WAKEUPMETHOD_ADDRESSMARK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Defines HAL USART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define USART_CLOCK_DISABLED USART_CLOCK_DISABLE\r\n#define USART_CLOCK_ENABLED USART_CLOCK_ENABLE\r\n\r\n#define USARTNACK_ENABLED USART_NACK_ENABLE\r\n#define USARTNACK_DISABLED USART_NACK_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_WWDG_Aliased_Defines HAL WWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CFR_BASE WWDG_CFR_BASE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CAN_Aliased_Defines HAL CAN Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CAN_FilterFIFO0 CAN_FILTER_FIFO0\r\n#define CAN_FilterFIFO1 CAN_FILTER_FIFO1\r\n#define CAN_IT_RQCP0 CAN_IT_TME\r\n#define CAN_IT_RQCP1 CAN_IT_TME\r\n#define CAN_IT_RQCP2 CAN_IT_TME\r\n#define INAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define SLAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define CAN_TXSTATUS_FAILED ((uint8_t)0x00U)\r\n#define CAN_TXSTATUS_OK ((uint8_t)0x01U)\r\n#define CAN_TXSTATUS_PENDING ((uint8_t)0x02U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Defines HAL ETH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define VLAN_TAG ETH_VLAN_TAG\r\n#define MIN_ETH_PAYLOAD ETH_MIN_ETH_PAYLOAD\r\n#define MAX_ETH_PAYLOAD ETH_MAX_ETH_PAYLOAD\r\n#define JUMBO_FRAME_PAYLOAD ETH_JUMBO_FRAME_PAYLOAD\r\n#define MACMIIAR_CR_MASK ETH_MACMIIAR_CR_MASK\r\n#define MACCR_CLEAR_MASK ETH_MACCR_CLEAR_MASK\r\n#define MACFCR_CLEAR_MASK ETH_MACFCR_CLEAR_MASK\r\n#define DMAOMR_CLEAR_MASK ETH_DMAOMR_CLEAR_MASK\r\n\r\n#define ETH_MMCCR 0x00000100U\r\n#define ETH_MMCRIR 0x00000104U\r\n#define ETH_MMCTIR 0x00000108U\r\n#define ETH_MMCRIMR 0x0000010CU\r\n#define ETH_MMCTIMR 0x00000110U\r\n#define ETH_MMCTGFSCCR 0x0000014CU\r\n#define ETH_MMCTGFMSCCR 0x00000150U\r\n#define ETH_MMCTGFCR 0x00000168U\r\n#define ETH_MMCRFCECR 0x00000194U\r\n#define ETH_MMCRFAECR 0x00000198U\r\n#define ETH_MMCRGUFCR 0x000001C4U\r\n\r\n#define ETH_MAC_TXFIFO_FULL 0x02000000U /* Tx FIFO full */\r\n#define ETH_MAC_TXFIFONOT_EMPTY 0x01000000U /* Tx FIFO not empty */\r\n#define ETH_MAC_TXFIFO_WRITE_ACTIVE 0x00400000U /* Tx FIFO write active */\r\n#define ETH_MAC_TXFIFO_IDLE 0x00000000U /* Tx FIFO read status: Idle */\r\n#define ETH_MAC_TXFIFO_READ 0x00100000U /* Tx FIFO read status: Read (transferring data to the MAC transmitter) */\r\n#define ETH_MAC_TXFIFO_WAITING 0x00200000U /* Tx FIFO read status: Waiting for TxStatus from MAC transmitter */\r\n#define ETH_MAC_TXFIFO_WRITING 0x00300000U /* Tx FIFO read status: Writing the received TxStatus or flushing the TxFIFO */\r\n#define ETH_MAC_TRANSMISSION_PAUSE 0x00080000U /* MAC transmitter in pause */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_IDLE 0x00000000U /* MAC transmit frame controller: Idle */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_WAITING 0x00020000U /* MAC transmit frame controller: Waiting for Status of previous frame or IFG/backoff period to be over */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_GENRATING_PCF 0x00040000U /* MAC transmit frame controller: Generating and transmitting a Pause control frame (in full duplex mode) */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_TRANSFERRING 0x00060000U /* MAC transmit frame controller: Transferring input frame for transmission */\r\n#define ETH_MAC_MII_TRANSMIT_ACTIVE 0x00010000U /* MAC MII transmit engine active */\r\n#define ETH_MAC_RXFIFO_EMPTY 0x00000000U /* Rx FIFO fill level: empty */\r\n#define ETH_MAC_RXFIFO_BELOW_THRESHOLD 0x00000100U /* Rx FIFO fill level: fill-level below flow-control de-activate threshold */\r\n#define ETH_MAC_RXFIFO_ABOVE_THRESHOLD 0x00000200U /* Rx FIFO fill level: fill-level above flow-control activate threshold */\r\n#define ETH_MAC_RXFIFO_FULL 0x00000300U /* Rx FIFO fill level: full */\r\n#if defined(STM32F1)\r\n#else\r\n#define ETH_MAC_READCONTROLLER_IDLE 0x00000000U /* Rx FIFO read controller IDLE state */\r\n#define ETH_MAC_READCONTROLLER_READING_DATA 0x00000020U /* Rx FIFO read controller Reading frame data */\r\n#define ETH_MAC_READCONTROLLER_READING_STATUS 0x00000040U /* Rx FIFO read controller Reading frame status (or time-stamp) */\r\n#endif\r\n#define ETH_MAC_READCONTROLLER_FLUSHING 0x00000060U /* Rx FIFO read controller Flushing the frame data and status */\r\n#define ETH_MAC_RXFIFO_WRITE_ACTIVE 0x00000010U /* Rx FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_NOTACTIVE 0x00000000U /* MAC small FIFO read / write controllers not active */\r\n#define ETH_MAC_SMALL_FIFO_READ_ACTIVE 0x00000002U /* MAC small FIFO read controller active */\r\n#define ETH_MAC_SMALL_FIFO_WRITE_ACTIVE 0x00000004U /* MAC small FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_RW_ACTIVE 0x00000006U /* MAC small FIFO read / write controllers active */\r\n#define ETH_MAC_MII_RECEIVE_PROTOCOL_ACTIVE 0x00000001U /* MAC MII receive protocol engine active */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCMI_Aliased_Defines HAL DCMI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_DCMI_ERROR_OVF HAL_DCMI_ERROR_OVR\r\n#define DCMI_IT_OVF DCMI_IT_OVR\r\n#define DCMI_FLAG_OVFRI DCMI_FLAG_OVRRI\r\n#define DCMI_FLAG_OVFMI DCMI_FLAG_OVRMI\r\n\r\n#define HAL_DCMI_ConfigCROP HAL_DCMI_ConfigCrop\r\n#define HAL_DCMI_EnableCROP HAL_DCMI_EnableCrop\r\n#define HAL_DCMI_DisableCROP HAL_DCMI_DisableCrop\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7)\r\n/** @defgroup HAL_DMA2D_Aliased_Defines HAL DMA2D Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define DMA2D_ARGB8888 DMA2D_OUTPUT_ARGB8888\r\n#define DMA2D_RGB888 DMA2D_OUTPUT_RGB888\r\n#define DMA2D_RGB565 DMA2D_OUTPUT_RGB565\r\n#define DMA2D_ARGB1555 DMA2D_OUTPUT_ARGB1555\r\n#define DMA2D_ARGB4444 DMA2D_OUTPUT_ARGB4444\r\n\r\n#define CM_ARGB8888 DMA2D_INPUT_ARGB8888\r\n#define CM_RGB888 DMA2D_INPUT_RGB888\r\n#define CM_RGB565 DMA2D_INPUT_RGB565\r\n#define CM_ARGB1555 DMA2D_INPUT_ARGB1555\r\n#define CM_ARGB4444 DMA2D_INPUT_ARGB4444\r\n#define CM_L8 DMA2D_INPUT_L8\r\n#define CM_AL44 DMA2D_INPUT_AL44\r\n#define CM_AL88 DMA2D_INPUT_AL88\r\n#define CM_L4 DMA2D_INPUT_L4\r\n#define CM_A8 DMA2D_INPUT_A8\r\n#define CM_A4 DMA2D_INPUT_A4\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Defines HAL PPP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_CRYP_Aliased_Functions HAL CRYP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_CRYP_ComputationCpltCallback HAL_CRYPEx_ComputationCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HASH_Aliased_Functions HAL HASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_HASH_STATETypeDef HAL_HASH_StateTypeDef\r\n#define HAL_HASHPhaseTypeDef HAL_HASH_PhaseTypeDef\r\n#define HAL_HMAC_MD5_Finish HAL_HASH_MD5_Finish\r\n#define HAL_HMAC_SHA1_Finish HAL_HASH_SHA1_Finish\r\n#define HAL_HMAC_SHA224_Finish HAL_HASH_SHA224_Finish\r\n#define HAL_HMAC_SHA256_Finish HAL_HASH_SHA256_Finish\r\n\r\n/*HASH Algorithm Selection*/\r\n\r\n#define HASH_AlgoSelection_SHA1 HASH_ALGOSELECTION_SHA1\r\n#define HASH_AlgoSelection_SHA224 HASH_ALGOSELECTION_SHA224\r\n#define HASH_AlgoSelection_SHA256 HASH_ALGOSELECTION_SHA256\r\n#define HASH_AlgoSelection_MD5 HASH_ALGOSELECTION_MD5\r\n\r\n#define HASH_AlgoMode_HASH HASH_ALGOMODE_HASH\r\n#define HASH_AlgoMode_HMAC HASH_ALGOMODE_HMAC\r\n\r\n#define HASH_HMACKeyType_ShortKey HASH_HMAC_KEYTYPE_SHORTKEY\r\n#define HASH_HMACKeyType_LongKey HASH_HMAC_KEYTYPE_LONGKEY\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Functions HAL Generic Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_EnableDBGSleepMode HAL_DBGMCU_EnableDBGSleepMode\r\n#define HAL_DisableDBGSleepMode HAL_DBGMCU_DisableDBGSleepMode\r\n#define HAL_EnableDBGStopMode HAL_DBGMCU_EnableDBGStopMode\r\n#define HAL_DisableDBGStopMode HAL_DBGMCU_DisableDBGStopMode\r\n#define HAL_EnableDBGStandbyMode HAL_DBGMCU_EnableDBGStandbyMode\r\n#define HAL_DisableDBGStandbyMode HAL_DBGMCU_DisableDBGStandbyMode\r\n#define HAL_DBG_LowPowerConfig(Periph, cmd) (((cmd)==ENABLE)? HAL_DBGMCU_DBG_EnableLowPowerConfig(Periph) : HAL_DBGMCU_DBG_DisableLowPowerConfig(Periph))\r\n#define HAL_VREFINT_OutputSelect HAL_SYSCFG_VREFINT_OutputSelect\r\n#define HAL_Lock_Cmd(cmd) (((cmd)==ENABLE) ? HAL_SYSCFG_Enable_Lock_VREFINT() : HAL_SYSCFG_Disable_Lock_VREFINT())\r\n#if defined(STM32L0)\r\n#else\r\n#define HAL_VREFINT_Cmd(cmd) (((cmd)==ENABLE)? HAL_SYSCFG_EnableVREFINT() : HAL_SYSCFG_DisableVREFINT())\r\n#endif\r\n#define HAL_ADC_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? HAL_ADCEx_EnableVREFINT() : HAL_ADCEx_DisableVREFINT())\r\n#define HAL_ADC_EnableBufferSensor_Cmd(cmd) (((cmd)==ENABLE) ? HAL_ADCEx_EnableVREFINTTempSensor() : HAL_ADCEx_DisableVREFINTTempSensor())\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Functions HAL FLASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define FLASH_HalfPageProgram HAL_FLASHEx_HalfPageProgram\r\n#define FLASH_EnableRunPowerDown HAL_FLASHEx_EnableRunPowerDown\r\n#define FLASH_DisableRunPowerDown HAL_FLASHEx_DisableRunPowerDown\r\n#define HAL_DATA_EEPROMEx_Unlock HAL_FLASHEx_DATAEEPROM_Unlock\r\n#define HAL_DATA_EEPROMEx_Lock HAL_FLASHEx_DATAEEPROM_Lock\r\n#define HAL_DATA_EEPROMEx_Erase HAL_FLASHEx_DATAEEPROM_Erase\r\n#define HAL_DATA_EEPROMEx_Program HAL_FLASHEx_DATAEEPROM_Program\r\n\r\n /**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Functions HAL I2C Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_I2CEx_AnalogFilter_Config HAL_I2CEx_ConfigAnalogFilter\r\n#define HAL_I2CEx_DigitalFilter_Config HAL_I2CEx_ConfigDigitalFilter\r\n#define HAL_FMPI2CEx_AnalogFilter_Config HAL_FMPI2CEx_ConfigAnalogFilter\r\n#define HAL_FMPI2CEx_DigitalFilter_Config HAL_FMPI2CEx_ConfigDigitalFilter\r\n\r\n#define HAL_I2CFastModePlusConfig(SYSCFG_I2CFastModePlus, cmd) (((cmd)==ENABLE)? HAL_I2CEx_EnableFastModePlus(SYSCFG_I2CFastModePlus): HAL_I2CEx_DisableFastModePlus(SYSCFG_I2CFastModePlus))\r\n\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4)\r\n#define HAL_I2C_Master_Sequential_Transmit_IT HAL_I2C_Master_Seq_Transmit_IT\r\n#define HAL_I2C_Master_Sequential_Receive_IT HAL_I2C_Master_Seq_Receive_IT\r\n#define HAL_I2C_Slave_Sequential_Transmit_IT HAL_I2C_Slave_Seq_Transmit_IT\r\n#define HAL_I2C_Slave_Sequential_Receive_IT HAL_I2C_Slave_Seq_Receive_IT\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 */\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4)\r\n#define HAL_I2C_Master_Sequential_Transmit_DMA HAL_I2C_Master_Seq_Transmit_DMA\r\n#define HAL_I2C_Master_Sequential_Receive_DMA HAL_I2C_Master_Seq_Receive_DMA\r\n#define HAL_I2C_Slave_Sequential_Transmit_DMA HAL_I2C_Slave_Seq_Transmit_DMA\r\n#define HAL_I2C_Slave_Sequential_Receive_DMA HAL_I2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 */\r\n\r\n#if defined(STM32F4)\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_IT HAL_FMPI2C_Master_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Master_Sequential_Receive_IT HAL_FMPI2C_Master_Seq_Receive_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_IT HAL_FMPI2C_Slave_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_IT HAL_FMPI2C_Slave_Seq_Receive_IT\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_DMA HAL_FMPI2C_Master_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Master_Sequential_Receive_DMA HAL_FMPI2C_Master_Seq_Receive_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_DMA HAL_FMPI2C_Slave_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_DMA HAL_FMPI2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32F4 */\r\n /**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PWR_Aliased HAL PWR Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_PWR_PVDConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_DisableBkUpReg HAL_PWREx_DisableBkUpReg\r\n#define HAL_PWR_DisableFlashPowerDown HAL_PWREx_DisableFlashPowerDown\r\n#define HAL_PWR_DisableVddio2Monitor HAL_PWREx_DisableVddio2Monitor\r\n#define HAL_PWR_EnableBkUpReg HAL_PWREx_EnableBkUpReg\r\n#define HAL_PWR_EnableFlashPowerDown HAL_PWREx_EnableFlashPowerDown\r\n#define HAL_PWR_EnableVddio2Monitor HAL_PWREx_EnableVddio2Monitor\r\n#define HAL_PWR_PVD_PVM_IRQHandler HAL_PWREx_PVD_PVM_IRQHandler\r\n#define HAL_PWR_PVDLevelConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_Vddio2Monitor_IRQHandler HAL_PWREx_Vddio2Monitor_IRQHandler\r\n#define HAL_PWR_Vddio2MonitorCallback HAL_PWREx_Vddio2MonitorCallback\r\n#define HAL_PWREx_ActivateOverDrive HAL_PWREx_EnableOverDrive\r\n#define HAL_PWREx_DeactivateOverDrive HAL_PWREx_DisableOverDrive\r\n#define HAL_PWREx_DisableSDADCAnalog HAL_PWREx_DisableSDADC\r\n#define HAL_PWREx_EnableSDADCAnalog HAL_PWREx_EnableSDADC\r\n#define HAL_PWREx_PVMConfig HAL_PWREx_ConfigPVM\r\n\r\n#define PWR_MODE_NORMAL PWR_PVD_MODE_NORMAL\r\n#define PWR_MODE_IT_RISING PWR_PVD_MODE_IT_RISING\r\n#define PWR_MODE_IT_FALLING PWR_PVD_MODE_IT_FALLING\r\n#define PWR_MODE_IT_RISING_FALLING PWR_PVD_MODE_IT_RISING_FALLING\r\n#define PWR_MODE_EVENT_RISING PWR_PVD_MODE_EVENT_RISING\r\n#define PWR_MODE_EVENT_FALLING PWR_PVD_MODE_EVENT_FALLING\r\n#define PWR_MODE_EVENT_RISING_FALLING PWR_PVD_MODE_EVENT_RISING_FALLING\r\n\r\n#define CR_OFFSET_BB PWR_CR_OFFSET_BB\r\n#define CSR_OFFSET_BB PWR_CSR_OFFSET_BB\r\n#define PMODE_BIT_NUMBER VOS_BIT_NUMBER\r\n#define CR_PMODE_BB CR_VOS_BB\r\n\r\n#define DBP_BitNumber DBP_BIT_NUMBER\r\n#define PVDE_BitNumber PVDE_BIT_NUMBER\r\n#define PMODE_BitNumber PMODE_BIT_NUMBER\r\n#define EWUP_BitNumber EWUP_BIT_NUMBER\r\n#define FPDS_BitNumber FPDS_BIT_NUMBER\r\n#define ODEN_BitNumber ODEN_BIT_NUMBER\r\n#define ODSWEN_BitNumber ODSWEN_BIT_NUMBER\r\n#define MRLVDS_BitNumber MRLVDS_BIT_NUMBER\r\n#define LPLVDS_BitNumber LPLVDS_BIT_NUMBER\r\n#define BRE_BitNumber BRE_BIT_NUMBER\r\n\r\n#define PWR_MODE_EVT PWR_PVD_MODE_NORMAL\r\n\r\n /**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Functions HAL SMBUS Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SMBUS_Slave_Listen_IT HAL_SMBUS_EnableListen_IT\r\n#define HAL_SMBUS_SlaveAddrCallback HAL_SMBUS_AddrCallback\r\n#define HAL_SMBUS_SlaveListenCpltCallback HAL_SMBUS_ListenCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Functions HAL SPI Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SPI_FlushRxFifo HAL_SPIEx_FlushRxFifo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Functions HAL TIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_TIM_DMADelayPulseCplt TIM_DMADelayPulseCplt\r\n#define HAL_TIM_DMAError TIM_DMAError\r\n#define HAL_TIM_DMACaptureCplt TIM_DMACaptureCplt\r\n#define HAL_TIMEx_DMACommutationCplt TIMEx_DMACommutationCplt\r\n#if defined(STM32H7) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4)\r\n#define HAL_TIM_SlaveConfigSynchronization HAL_TIM_SlaveConfigSynchro\r\n#define HAL_TIM_SlaveConfigSynchronization_IT HAL_TIM_SlaveConfigSynchro_IT\r\n#define HAL_TIMEx_CommutationCallback HAL_TIMEx_CommutCallback\r\n#define HAL_TIMEx_ConfigCommutationEvent HAL_TIMEx_ConfigCommutEvent\r\n#define HAL_TIMEx_ConfigCommutationEvent_IT HAL_TIMEx_ConfigCommutEvent_IT\r\n#define HAL_TIMEx_ConfigCommutationEvent_DMA HAL_TIMEx_ConfigCommutEvent_DMA\r\n#endif /* STM32H7 || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Functions HAL UART Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_UART_WakeupCallback HAL_UARTEx_WakeupCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Functions HAL LTDC Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LTDC_LineEvenCallback HAL_LTDC_LineEventCallback\r\n#define HAL_LTDC_Relaod HAL_LTDC_Reload\r\n#define HAL_LTDC_StructInitFromVideoConfig HAL_LTDCEx_StructInitFromVideoConfig\r\n#define HAL_LTDC_StructInitFromAdaptedCommandConfig HAL_LTDCEx_StructInitFromAdaptedCommandConfig\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PPP_Aliased_Functions HAL PPP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Macros HAL CRYP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_IT_CC CRYP_IT_CC\r\n#define AES_IT_ERR CRYP_IT_ERR\r\n#define AES_FLAG_CCF CRYP_FLAG_CCF\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_GET_BOOT_MODE __HAL_SYSCFG_GET_BOOT_MODE\r\n#define __HAL_REMAPMEMORY_FLASH __HAL_SYSCFG_REMAPMEMORY_FLASH\r\n#define __HAL_REMAPMEMORY_SYSTEMFLASH __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH\r\n#define __HAL_REMAPMEMORY_SRAM __HAL_SYSCFG_REMAPMEMORY_SRAM\r\n#define __HAL_REMAPMEMORY_FMC __HAL_SYSCFG_REMAPMEMORY_FMC\r\n#define __HAL_REMAPMEMORY_FMC_SDRAM __HAL_SYSCFG_REMAPMEMORY_FMC_SDRAM\r\n#define __HAL_REMAPMEMORY_FSMC __HAL_SYSCFG_REMAPMEMORY_FSMC\r\n#define __HAL_REMAPMEMORY_QUADSPI __HAL_SYSCFG_REMAPMEMORY_QUADSPI\r\n#define __HAL_FMC_BANK __HAL_SYSCFG_FMC_BANK\r\n#define __HAL_GET_FLAG __HAL_SYSCFG_GET_FLAG\r\n#define __HAL_CLEAR_FLAG __HAL_SYSCFG_CLEAR_FLAG\r\n#define __HAL_VREFINT_OUT_ENABLE __HAL_SYSCFG_VREFINT_OUT_ENABLE\r\n#define __HAL_VREFINT_OUT_DISABLE __HAL_SYSCFG_VREFINT_OUT_DISABLE\r\n#define __HAL_SYSCFG_SRAM2_WRP_ENABLE __HAL_SYSCFG_SRAM2_WRP_0_31_ENABLE\r\n\r\n#define SYSCFG_FLAG_VREF_READY SYSCFG_FLAG_VREFINT_READY\r\n#define SYSCFG_FLAG_RC48 RCC_FLAG_HSI48\r\n#define IS_SYSCFG_FASTMODEPLUS_CONFIG IS_I2C_FASTMODEPLUS\r\n#define UFB_MODE_BitNumber UFB_MODE_BIT_NUMBER\r\n#define CMP_PD_BitNumber CMP_PD_BIT_NUMBER\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_ADC_Aliased_Macros HAL ADC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __ADC_ENABLE __HAL_ADC_ENABLE\r\n#define __ADC_DISABLE __HAL_ADC_DISABLE\r\n#define __HAL_ADC_ENABLING_CONDITIONS ADC_ENABLING_CONDITIONS\r\n#define __HAL_ADC_DISABLING_CONDITIONS ADC_DISABLING_CONDITIONS\r\n#define __HAL_ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __HAL_ADC_IS_SOFTWARE_START_REGULAR ADC_IS_SOFTWARE_START_REGULAR\r\n#define __HAL_ADC_IS_SOFTWARE_START_INJECTED ADC_IS_SOFTWARE_START_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR ADC_IS_CONVERSION_ONGOING_REGULAR\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_INJECTED ADC_IS_CONVERSION_ONGOING_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING ADC_IS_CONVERSION_ONGOING\r\n#define __HAL_ADC_CLEAR_ERRORCODE ADC_CLEAR_ERRORCODE\r\n\r\n#define __HAL_ADC_GET_RESOLUTION ADC_GET_RESOLUTION\r\n#define __HAL_ADC_JSQR_RK ADC_JSQR_RK\r\n#define __HAL_ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_SHIFT\r\n#define __HAL_ADC_CFGR_AWD23CR ADC_CFGR_AWD23CR\r\n#define __HAL_ADC_CFGR_INJECT_AUTO_CONVERSION ADC_CFGR_INJECT_AUTO_CONVERSION\r\n#define __HAL_ADC_CFGR_INJECT_CONTEXT_QUEUE ADC_CFGR_INJECT_CONTEXT_QUEUE\r\n#define __HAL_ADC_CFGR_INJECT_DISCCONTINUOUS ADC_CFGR_INJECT_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_REG_DISCCONTINUOUS ADC_CFGR_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_DISCONTINUOUS_NUM ADC_CFGR_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CFGR_AUTOWAIT ADC_CFGR_AUTOWAIT\r\n#define __HAL_ADC_CFGR_CONTINUOUS ADC_CFGR_CONTINUOUS\r\n#define __HAL_ADC_CFGR_OVERRUN ADC_CFGR_OVERRUN\r\n#define __HAL_ADC_CFGR_DMACONTREQ ADC_CFGR_DMACONTREQ\r\n#define __HAL_ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_SET\r\n#define __HAL_ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_SET\r\n#define __HAL_ADC_OFR_CHANNEL ADC_OFR_CHANNEL\r\n#define __HAL_ADC_DIFSEL_CHANNEL ADC_DIFSEL_CHANNEL\r\n#define __HAL_ADC_CALFACT_DIFF_SET ADC_CALFACT_DIFF_SET\r\n#define __HAL_ADC_CALFACT_DIFF_GET ADC_CALFACT_DIFF_GET\r\n#define __HAL_ADC_TRX_HIGHTHRESHOLD ADC_TRX_HIGHTHRESHOLD\r\n\r\n#define __HAL_ADC_OFFSET_SHIFT_RESOLUTION ADC_OFFSET_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD1THRESHOLD_SHIFT_RESOLUTION ADC_AWD1THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD23THRESHOLD_SHIFT_RESOLUTION ADC_AWD23THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_COMMON_REGISTER ADC_COMMON_REGISTER\r\n#define __HAL_ADC_COMMON_CCR_MULTI ADC_COMMON_CCR_MULTI\r\n#define __HAL_ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __HAL_ADC_NONMULTIMODE_OR_MULTIMODEMASTER ADC_NONMULTIMODE_OR_MULTIMODEMASTER\r\n#define __HAL_ADC_COMMON_ADC_OTHER ADC_COMMON_ADC_OTHER\r\n#define __HAL_ADC_MULTI_SLAVE ADC_MULTI_SLAVE\r\n\r\n#define __HAL_ADC_SQR1_L ADC_SQR1_L_SHIFT\r\n#define __HAL_ADC_JSQR_JL ADC_JSQR_JL_SHIFT\r\n#define __HAL_ADC_JSQR_RK_JL ADC_JSQR_RK_JL\r\n#define __HAL_ADC_CR1_DISCONTINUOUS_NUM ADC_CR1_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CR1_SCAN ADC_CR1_SCAN_SET\r\n#define __HAL_ADC_CONVCYCLES_MAX_RANGE ADC_CONVCYCLES_MAX_RANGE\r\n#define __HAL_ADC_CLOCK_PRESCALER_RANGE ADC_CLOCK_PRESCALER_RANGE\r\n#define __HAL_ADC_GET_CLOCK_PRESCALER ADC_GET_CLOCK_PRESCALER\r\n\r\n#define __HAL_ADC_SQR1 ADC_SQR1\r\n#define __HAL_ADC_SMPR1 ADC_SMPR1\r\n#define __HAL_ADC_SMPR2 ADC_SMPR2\r\n#define __HAL_ADC_SQR3_RK ADC_SQR3_RK\r\n#define __HAL_ADC_SQR2_RK ADC_SQR2_RK\r\n#define __HAL_ADC_SQR1_RK ADC_SQR1_RK\r\n#define __HAL_ADC_CR2_CONTINUOUS ADC_CR2_CONTINUOUS\r\n#define __HAL_ADC_CR1_DISCONTINUOUS ADC_CR1_DISCONTINUOUS\r\n#define __HAL_ADC_CR1_SCANCONV ADC_CR1_SCANCONV\r\n#define __HAL_ADC_CR2_EOCSelection ADC_CR2_EOCSelection\r\n#define __HAL_ADC_CR2_DMAContReq ADC_CR2_DMAContReq\r\n#define __HAL_ADC_JSQR ADC_JSQR\r\n\r\n#define __HAL_ADC_CHSELR_CHANNEL ADC_CHSELR_CHANNEL\r\n#define __HAL_ADC_CFGR1_REG_DISCCONTINUOUS ADC_CFGR1_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR1_AUTOOFF ADC_CFGR1_AUTOOFF\r\n#define __HAL_ADC_CFGR1_AUTOWAIT ADC_CFGR1_AUTOWAIT\r\n#define __HAL_ADC_CFGR1_CONTINUOUS ADC_CFGR1_CONTINUOUS\r\n#define __HAL_ADC_CFGR1_OVERRUN ADC_CFGR1_OVERRUN\r\n#define __HAL_ADC_CFGR1_SCANDIR ADC_CFGR1_SCANDIR\r\n#define __HAL_ADC_CFGR1_DMACONTREQ ADC_CFGR1_DMACONTREQ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_DHR12R1_ALIGNEMENT DAC_DHR12R1_ALIGNMENT\r\n#define __HAL_DHR12R2_ALIGNEMENT DAC_DHR12R2_ALIGNMENT\r\n#define __HAL_DHR12RD_ALIGNEMENT DAC_DHR12RD_ALIGNMENT\r\n#define IS_DAC_GENERATE_WAVE IS_DAC_WAVE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DBGMCU_Aliased_Macros HAL DBGMCU Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_FREEZE_TIM1_DBGMCU __HAL_DBGMCU_FREEZE_TIM1\r\n#define __HAL_UNFREEZE_TIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM1\r\n#define __HAL_FREEZE_TIM2_DBGMCU __HAL_DBGMCU_FREEZE_TIM2\r\n#define __HAL_UNFREEZE_TIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM2\r\n#define __HAL_FREEZE_TIM3_DBGMCU __HAL_DBGMCU_FREEZE_TIM3\r\n#define __HAL_UNFREEZE_TIM3_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM3\r\n#define __HAL_FREEZE_TIM4_DBGMCU __HAL_DBGMCU_FREEZE_TIM4\r\n#define __HAL_UNFREEZE_TIM4_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM4\r\n#define __HAL_FREEZE_TIM5_DBGMCU __HAL_DBGMCU_FREEZE_TIM5\r\n#define __HAL_UNFREEZE_TIM5_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM5\r\n#define __HAL_FREEZE_TIM6_DBGMCU __HAL_DBGMCU_FREEZE_TIM6\r\n#define __HAL_UNFREEZE_TIM6_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM6\r\n#define __HAL_FREEZE_TIM7_DBGMCU __HAL_DBGMCU_FREEZE_TIM7\r\n#define __HAL_UNFREEZE_TIM7_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM7\r\n#define __HAL_FREEZE_TIM8_DBGMCU __HAL_DBGMCU_FREEZE_TIM8\r\n#define __HAL_UNFREEZE_TIM8_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM8\r\n\r\n#define __HAL_FREEZE_TIM9_DBGMCU __HAL_DBGMCU_FREEZE_TIM9\r\n#define __HAL_UNFREEZE_TIM9_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM9\r\n#define __HAL_FREEZE_TIM10_DBGMCU __HAL_DBGMCU_FREEZE_TIM10\r\n#define __HAL_UNFREEZE_TIM10_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM10\r\n#define __HAL_FREEZE_TIM11_DBGMCU __HAL_DBGMCU_FREEZE_TIM11\r\n#define __HAL_UNFREEZE_TIM11_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM11\r\n#define __HAL_FREEZE_TIM12_DBGMCU __HAL_DBGMCU_FREEZE_TIM12\r\n#define __HAL_UNFREEZE_TIM12_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM12\r\n#define __HAL_FREEZE_TIM13_DBGMCU __HAL_DBGMCU_FREEZE_TIM13\r\n#define __HAL_UNFREEZE_TIM13_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM13\r\n#define __HAL_FREEZE_TIM14_DBGMCU __HAL_DBGMCU_FREEZE_TIM14\r\n#define __HAL_UNFREEZE_TIM14_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM14\r\n#define __HAL_FREEZE_CAN2_DBGMCU __HAL_DBGMCU_FREEZE_CAN2\r\n#define __HAL_UNFREEZE_CAN2_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN2\r\n\r\n\r\n#define __HAL_FREEZE_TIM15_DBGMCU __HAL_DBGMCU_FREEZE_TIM15\r\n#define __HAL_UNFREEZE_TIM15_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM15\r\n#define __HAL_FREEZE_TIM16_DBGMCU __HAL_DBGMCU_FREEZE_TIM16\r\n#define __HAL_UNFREEZE_TIM16_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM16\r\n#define __HAL_FREEZE_TIM17_DBGMCU __HAL_DBGMCU_FREEZE_TIM17\r\n#define __HAL_UNFREEZE_TIM17_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM17\r\n#define __HAL_FREEZE_RTC_DBGMCU __HAL_DBGMCU_FREEZE_RTC\r\n#define __HAL_UNFREEZE_RTC_DBGMCU __HAL_DBGMCU_UNFREEZE_RTC\r\n#if defined(STM32H7)\r\n #define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG1\r\n #define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UnFreeze_WWDG1\r\n #define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG1\r\n #define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UnFreeze_IWDG1\r\n#else\r\n #define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG\r\n #define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_WWDG\r\n #define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG\r\n #define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_IWDG\r\n#endif /* STM32H7 */\r\n#define __HAL_FREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT\r\n#define __HAL_FREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT\r\n#define __HAL_FREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT\r\n#define __HAL_FREEZE_CAN1_DBGMCU __HAL_DBGMCU_FREEZE_CAN1\r\n#define __HAL_UNFREEZE_CAN1_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN1\r\n#define __HAL_FREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM1\r\n#define __HAL_UNFREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM1\r\n#define __HAL_FREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM2\r\n#define __HAL_UNFREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM2\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Macros HAL COMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32F3)\r\n#define COMP_START __HAL_COMP_ENABLE\r\n#define COMP_STOP __HAL_COMP_DISABLE\r\n#define COMP_LOCK __HAL_COMP_LOCK\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F302xE) || defined(STM32F302xC)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F373xC) ||defined(STM32F378xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n# endif\r\n#else\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n#endif\r\n\r\n#define __HAL_COMP_GET_EXTI_LINE COMP_GET_EXTI_LINE\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/* Note: On these STM32 families, the only argument of this macro */\r\n/* is COMP_FLAG_LOCK. */\r\n/* This macro is replaced by __HAL_COMP_IS_LOCKED with only HAL handle */\r\n/* argument. */\r\n#define __HAL_COMP_GET_FLAG(__HANDLE__, __FLAG__) (__HAL_COMP_IS_LOCKED(__HANDLE__))\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/** @defgroup HAL_COMP_Aliased_Functions HAL COMP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_COMP_Start_IT HAL_COMP_Start /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n#define HAL_COMP_Stop_IT HAL_COMP_Stop /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_DAC_WAVE(WAVE) (((WAVE) == DAC_WAVE_NONE) || \\\r\n ((WAVE) == DAC_WAVE_NOISE)|| \\\r\n ((WAVE) == DAC_WAVE_TRIANGLE))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Macros HAL FLASH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_WRPAREA IS_OB_WRPAREA\r\n#define IS_TYPEPROGRAM IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEPROGRAMFLASH IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEERASE IS_FLASH_TYPEERASE\r\n#define IS_NBSECTORS IS_FLASH_NBSECTORS\r\n#define IS_OB_WDG_SOURCE IS_OB_IWDG_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Macros HAL I2C Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_I2C_RESET_CR2 I2C_RESET_CR2\r\n#define __HAL_I2C_GENERATE_START I2C_GENERATE_START\r\n#if defined(STM32F1)\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQRANGE\r\n#else\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQ_RANGE\r\n#endif /* STM32F1 */\r\n#define __HAL_I2C_RISE_TIME I2C_RISE_TIME\r\n#define __HAL_I2C_SPEED_STANDARD I2C_SPEED_STANDARD\r\n#define __HAL_I2C_SPEED_FAST I2C_SPEED_FAST\r\n#define __HAL_I2C_SPEED I2C_SPEED\r\n#define __HAL_I2C_7BIT_ADD_WRITE I2C_7BIT_ADD_WRITE\r\n#define __HAL_I2C_7BIT_ADD_READ I2C_7BIT_ADD_READ\r\n#define __HAL_I2C_10BIT_ADDRESS I2C_10BIT_ADDRESS\r\n#define __HAL_I2C_10BIT_HEADER_WRITE I2C_10BIT_HEADER_WRITE\r\n#define __HAL_I2C_10BIT_HEADER_READ I2C_10BIT_HEADER_READ\r\n#define __HAL_I2C_MEM_ADD_MSB I2C_MEM_ADD_MSB\r\n#define __HAL_I2C_MEM_ADD_LSB I2C_MEM_ADD_LSB\r\n#define __HAL_I2C_FREQRANGE I2C_FREQRANGE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Macros HAL I2S Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_I2S_INSTANCE IS_I2S_ALL_INSTANCE\r\n#define IS_I2S_INSTANCE_EXT IS_I2S_ALL_INSTANCE_EXT\r\n\r\n#if defined(STM32H7)\r\n #define __HAL_I2S_CLEAR_FREFLAG __HAL_I2S_CLEAR_TIFREFLAG\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Macros HAL IRDA Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __IRDA_DISABLE __HAL_IRDA_DISABLE\r\n#define __IRDA_ENABLE __HAL_IRDA_ENABLE\r\n\r\n#define __HAL_IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __HAL_IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n#define __IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n\r\n#define IS_IRDA_ONEBIT_SAMPLE IS_IRDA_ONE_BIT_SAMPLE\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Macros HAL IWDG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_IWDG_ENABLE_WRITE_ACCESS IWDG_ENABLE_WRITE_ACCESS\r\n#define __HAL_IWDG_DISABLE_WRITE_ACCESS IWDG_DISABLE_WRITE_ACCESS\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Macros HAL LPTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_LPTIM_ENABLE_INTERRUPT __HAL_LPTIM_ENABLE_IT\r\n#define __HAL_LPTIM_DISABLE_INTERRUPT __HAL_LPTIM_DISABLE_IT\r\n#define __HAL_LPTIM_GET_ITSTATUS __HAL_LPTIM_GET_IT_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Macros HAL OPAMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __OPAMP_CSR_OPAXPD OPAMP_CSR_OPAXPD\r\n#define __OPAMP_CSR_S3SELX OPAMP_CSR_S3SELX\r\n#define __OPAMP_CSR_S4SELX OPAMP_CSR_S4SELX\r\n#define __OPAMP_CSR_S5SELX OPAMP_CSR_S5SELX\r\n#define __OPAMP_CSR_S6SELX OPAMP_CSR_S6SELX\r\n#define __OPAMP_CSR_OPAXCAL_L OPAMP_CSR_OPAXCAL_L\r\n#define __OPAMP_CSR_OPAXCAL_H OPAMP_CSR_OPAXCAL_H\r\n#define __OPAMP_CSR_OPAXLPM OPAMP_CSR_OPAXLPM\r\n#define __OPAMP_CSR_ALL_SWITCHES OPAMP_CSR_ALL_SWITCHES\r\n#define __OPAMP_CSR_ANAWSELX OPAMP_CSR_ANAWSELX\r\n#define __OPAMP_CSR_OPAXCALOUT OPAMP_CSR_OPAXCALOUT\r\n#define __OPAMP_OFFSET_TRIM_BITSPOSITION OPAMP_OFFSET_TRIM_BITSPOSITION\r\n#define __OPAMP_OFFSET_TRIM_SET OPAMP_OFFSET_TRIM_SET\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PWR_Aliased_Macros HAL PWR Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_PVD_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PVD_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PVM_EVENT_DISABLE __HAL_PWR_PVM_EVENT_DISABLE\r\n#define __HAL_PVM_EVENT_ENABLE __HAL_PWR_PVM_EVENT_ENABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_ENABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_ENABLE\r\n#define __HAL_PWR_INTERNALWAKEUP_DISABLE HAL_PWREx_DisableInternalWakeUpLine\r\n#define __HAL_PWR_INTERNALWAKEUP_ENABLE HAL_PWREx_EnableInternalWakeUpLine\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_DISABLE HAL_PWREx_DisablePullUpPullDownConfig\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_ENABLE HAL_PWREx_EnablePullUpPullDownConfig\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_EGDE_TRIGGER() do { __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); } while(0)\r\n#define __HAL_PWR_PVD_EXTI_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_RISING_EDGE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVM_DISABLE() do { HAL_PWREx_DisablePVM1();HAL_PWREx_DisablePVM2();HAL_PWREx_DisablePVM3();HAL_PWREx_DisablePVM4(); } while(0)\r\n#define __HAL_PWR_PVM_ENABLE() do { HAL_PWREx_EnablePVM1();HAL_PWREx_EnablePVM2();HAL_PWREx_EnablePVM3();HAL_PWREx_EnablePVM4(); } while(0)\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_DISABLE HAL_PWREx_DisableSRAM2ContentRetention\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_ENABLE HAL_PWREx_EnableSRAM2ContentRetention\r\n#define __HAL_PWR_VDDIO2_DISABLE HAL_PWREx_DisableVddIO2\r\n#define __HAL_PWR_VDDIO2_ENABLE HAL_PWREx_EnableVddIO2\r\n#define __HAL_PWR_VDDIO2_EXTI_CLEAR_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDIO2_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDUSB_DISABLE HAL_PWREx_DisableVddUSB\r\n#define __HAL_PWR_VDDUSB_ENABLE HAL_PWREx_EnableVddUSB\r\n\r\n#if defined (STM32F4)\r\n#define __HAL_PVD_EXTI_ENABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_ENABLE_IT()\r\n#define __HAL_PVD_EXTI_DISABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_DISABLE_IT()\r\n#define __HAL_PVD_EXTI_GET_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GET_FLAG()\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_CLEAR_FLAG()\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG __HAL_PWR_PVD_EXTI_CLEAR_FLAG\r\n#define __HAL_PVD_EXTI_DISABLE_IT __HAL_PWR_PVD_EXTI_DISABLE_IT\r\n#define __HAL_PVD_EXTI_ENABLE_IT __HAL_PWR_PVD_EXTI_ENABLE_IT\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT __HAL_PWR_PVD_EXTI_GENERATE_SWIT\r\n#define __HAL_PVD_EXTI_GET_FLAG __HAL_PWR_PVD_EXTI_GET_FLAG\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_RCC_Aliased HAL RCC Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define RCC_StopWakeUpClock_MSI RCC_STOP_WAKEUPCLOCK_MSI\r\n#define RCC_StopWakeUpClock_HSI RCC_STOP_WAKEUPCLOCK_HSI\r\n\r\n#define HAL_RCC_CCSCallback HAL_RCC_CSSCallback\r\n#define HAL_RC48_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? HAL_RCCEx_EnableHSI48_VREFINT() : HAL_RCCEx_DisableHSI48_VREFINT())\r\n\r\n#define __ADC_CLK_DISABLE __HAL_RCC_ADC_CLK_DISABLE\r\n#define __ADC_CLK_ENABLE __HAL_RCC_ADC_CLK_ENABLE\r\n#define __ADC_CLK_SLEEP_DISABLE __HAL_RCC_ADC_CLK_SLEEP_DISABLE\r\n#define __ADC_CLK_SLEEP_ENABLE __HAL_RCC_ADC_CLK_SLEEP_ENABLE\r\n#define __ADC_FORCE_RESET __HAL_RCC_ADC_FORCE_RESET\r\n#define __ADC_RELEASE_RESET __HAL_RCC_ADC_RELEASE_RESET\r\n#define __ADC1_CLK_DISABLE __HAL_RCC_ADC1_CLK_DISABLE\r\n#define __ADC1_CLK_ENABLE __HAL_RCC_ADC1_CLK_ENABLE\r\n#define __ADC1_FORCE_RESET __HAL_RCC_ADC1_FORCE_RESET\r\n#define __ADC1_RELEASE_RESET __HAL_RCC_ADC1_RELEASE_RESET\r\n#define __ADC1_CLK_SLEEP_ENABLE __HAL_RCC_ADC1_CLK_SLEEP_ENABLE\r\n#define __ADC1_CLK_SLEEP_DISABLE __HAL_RCC_ADC1_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_DISABLE __HAL_RCC_ADC2_CLK_DISABLE\r\n#define __ADC2_CLK_ENABLE __HAL_RCC_ADC2_CLK_ENABLE\r\n#define __ADC2_FORCE_RESET __HAL_RCC_ADC2_FORCE_RESET\r\n#define __ADC2_RELEASE_RESET __HAL_RCC_ADC2_RELEASE_RESET\r\n#define __ADC3_CLK_DISABLE __HAL_RCC_ADC3_CLK_DISABLE\r\n#define __ADC3_CLK_ENABLE __HAL_RCC_ADC3_CLK_ENABLE\r\n#define __ADC3_FORCE_RESET __HAL_RCC_ADC3_FORCE_RESET\r\n#define __ADC3_RELEASE_RESET __HAL_RCC_ADC3_RELEASE_RESET\r\n#define __AES_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __AES_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __AES_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __AES_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __AES_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __AES_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#define __CRYP_CLK_SLEEP_ENABLE __HAL_RCC_CRYP_CLK_SLEEP_ENABLE\r\n#define __CRYP_CLK_SLEEP_DISABLE __HAL_RCC_CRYP_CLK_SLEEP_DISABLE\r\n#define __CRYP_CLK_ENABLE __HAL_RCC_CRYP_CLK_ENABLE\r\n#define __CRYP_CLK_DISABLE __HAL_RCC_CRYP_CLK_DISABLE\r\n#define __CRYP_FORCE_RESET __HAL_RCC_CRYP_FORCE_RESET\r\n#define __CRYP_RELEASE_RESET __HAL_RCC_CRYP_RELEASE_RESET\r\n#define __AFIO_CLK_DISABLE __HAL_RCC_AFIO_CLK_DISABLE\r\n#define __AFIO_CLK_ENABLE __HAL_RCC_AFIO_CLK_ENABLE\r\n#define __AFIO_FORCE_RESET __HAL_RCC_AFIO_FORCE_RESET\r\n#define __AFIO_RELEASE_RESET __HAL_RCC_AFIO_RELEASE_RESET\r\n#define __AHB_FORCE_RESET __HAL_RCC_AHB_FORCE_RESET\r\n#define __AHB_RELEASE_RESET __HAL_RCC_AHB_RELEASE_RESET\r\n#define __AHB1_FORCE_RESET __HAL_RCC_AHB1_FORCE_RESET\r\n#define __AHB1_RELEASE_RESET __HAL_RCC_AHB1_RELEASE_RESET\r\n#define __AHB2_FORCE_RESET __HAL_RCC_AHB2_FORCE_RESET\r\n#define __AHB2_RELEASE_RESET __HAL_RCC_AHB2_RELEASE_RESET\r\n#define __AHB3_FORCE_RESET __HAL_RCC_AHB3_FORCE_RESET\r\n#define __AHB3_RELEASE_RESET __HAL_RCC_AHB3_RELEASE_RESET\r\n#define __APB1_FORCE_RESET __HAL_RCC_APB1_FORCE_RESET\r\n#define __APB1_RELEASE_RESET __HAL_RCC_APB1_RELEASE_RESET\r\n#define __APB2_FORCE_RESET __HAL_RCC_APB2_FORCE_RESET\r\n#define __APB2_RELEASE_RESET __HAL_RCC_APB2_RELEASE_RESET\r\n#define __BKP_CLK_DISABLE __HAL_RCC_BKP_CLK_DISABLE\r\n#define __BKP_CLK_ENABLE __HAL_RCC_BKP_CLK_ENABLE\r\n#define __BKP_FORCE_RESET __HAL_RCC_BKP_FORCE_RESET\r\n#define __BKP_RELEASE_RESET __HAL_RCC_BKP_RELEASE_RESET\r\n#define __CAN1_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN1_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN1_CLK_SLEEP_DISABLE __HAL_RCC_CAN1_CLK_SLEEP_DISABLE\r\n#define __CAN1_CLK_SLEEP_ENABLE __HAL_RCC_CAN1_CLK_SLEEP_ENABLE\r\n#define __CAN1_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN1_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN2_CLK_DISABLE __HAL_RCC_CAN2_CLK_DISABLE\r\n#define __CAN2_CLK_ENABLE __HAL_RCC_CAN2_CLK_ENABLE\r\n#define __CAN2_FORCE_RESET __HAL_RCC_CAN2_FORCE_RESET\r\n#define __CAN2_RELEASE_RESET __HAL_RCC_CAN2_RELEASE_RESET\r\n#define __CEC_CLK_DISABLE __HAL_RCC_CEC_CLK_DISABLE\r\n#define __CEC_CLK_ENABLE __HAL_RCC_CEC_CLK_ENABLE\r\n#define __COMP_CLK_DISABLE __HAL_RCC_COMP_CLK_DISABLE\r\n#define __COMP_CLK_ENABLE __HAL_RCC_COMP_CLK_ENABLE\r\n#define __COMP_FORCE_RESET __HAL_RCC_COMP_FORCE_RESET\r\n#define __COMP_RELEASE_RESET __HAL_RCC_COMP_RELEASE_RESET\r\n#define __COMP_CLK_SLEEP_ENABLE __HAL_RCC_COMP_CLK_SLEEP_ENABLE\r\n#define __COMP_CLK_SLEEP_DISABLE __HAL_RCC_COMP_CLK_SLEEP_DISABLE\r\n#define __CEC_FORCE_RESET __HAL_RCC_CEC_FORCE_RESET\r\n#define __CEC_RELEASE_RESET __HAL_RCC_CEC_RELEASE_RESET\r\n#define __CRC_CLK_DISABLE __HAL_RCC_CRC_CLK_DISABLE\r\n#define __CRC_CLK_ENABLE __HAL_RCC_CRC_CLK_ENABLE\r\n#define __CRC_CLK_SLEEP_DISABLE __HAL_RCC_CRC_CLK_SLEEP_DISABLE\r\n#define __CRC_CLK_SLEEP_ENABLE __HAL_RCC_CRC_CLK_SLEEP_ENABLE\r\n#define __CRC_FORCE_RESET __HAL_RCC_CRC_FORCE_RESET\r\n#define __CRC_RELEASE_RESET __HAL_RCC_CRC_RELEASE_RESET\r\n#define __DAC_CLK_DISABLE __HAL_RCC_DAC_CLK_DISABLE\r\n#define __DAC_CLK_ENABLE __HAL_RCC_DAC_CLK_ENABLE\r\n#define __DAC_FORCE_RESET __HAL_RCC_DAC_FORCE_RESET\r\n#define __DAC_RELEASE_RESET __HAL_RCC_DAC_RELEASE_RESET\r\n#define __DAC1_CLK_DISABLE __HAL_RCC_DAC1_CLK_DISABLE\r\n#define __DAC1_CLK_ENABLE __HAL_RCC_DAC1_CLK_ENABLE\r\n#define __DAC1_CLK_SLEEP_DISABLE __HAL_RCC_DAC1_CLK_SLEEP_DISABLE\r\n#define __DAC1_CLK_SLEEP_ENABLE __HAL_RCC_DAC1_CLK_SLEEP_ENABLE\r\n#define __DAC1_FORCE_RESET __HAL_RCC_DAC1_FORCE_RESET\r\n#define __DAC1_RELEASE_RESET __HAL_RCC_DAC1_RELEASE_RESET\r\n#define __DBGMCU_CLK_ENABLE __HAL_RCC_DBGMCU_CLK_ENABLE\r\n#define __DBGMCU_CLK_DISABLE __HAL_RCC_DBGMCU_CLK_DISABLE\r\n#define __DBGMCU_FORCE_RESET __HAL_RCC_DBGMCU_FORCE_RESET\r\n#define __DBGMCU_RELEASE_RESET __HAL_RCC_DBGMCU_RELEASE_RESET\r\n#define __DFSDM_CLK_DISABLE __HAL_RCC_DFSDM_CLK_DISABLE\r\n#define __DFSDM_CLK_ENABLE __HAL_RCC_DFSDM_CLK_ENABLE\r\n#define __DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE\r\n#define __DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE\r\n#define __DFSDM_FORCE_RESET __HAL_RCC_DFSDM_FORCE_RESET\r\n#define __DFSDM_RELEASE_RESET __HAL_RCC_DFSDM_RELEASE_RESET\r\n#define __DMA1_CLK_DISABLE __HAL_RCC_DMA1_CLK_DISABLE\r\n#define __DMA1_CLK_ENABLE __HAL_RCC_DMA1_CLK_ENABLE\r\n#define __DMA1_CLK_SLEEP_DISABLE __HAL_RCC_DMA1_CLK_SLEEP_DISABLE\r\n#define __DMA1_CLK_SLEEP_ENABLE __HAL_RCC_DMA1_CLK_SLEEP_ENABLE\r\n#define __DMA1_FORCE_RESET __HAL_RCC_DMA1_FORCE_RESET\r\n#define __DMA1_RELEASE_RESET __HAL_RCC_DMA1_RELEASE_RESET\r\n#define __DMA2_CLK_DISABLE __HAL_RCC_DMA2_CLK_DISABLE\r\n#define __DMA2_CLK_ENABLE __HAL_RCC_DMA2_CLK_ENABLE\r\n#define __DMA2_CLK_SLEEP_DISABLE __HAL_RCC_DMA2_CLK_SLEEP_DISABLE\r\n#define __DMA2_CLK_SLEEP_ENABLE __HAL_RCC_DMA2_CLK_SLEEP_ENABLE\r\n#define __DMA2_FORCE_RESET __HAL_RCC_DMA2_FORCE_RESET\r\n#define __DMA2_RELEASE_RESET __HAL_RCC_DMA2_RELEASE_RESET\r\n#define __ETHMAC_CLK_DISABLE __HAL_RCC_ETHMAC_CLK_DISABLE\r\n#define __ETHMAC_CLK_ENABLE __HAL_RCC_ETHMAC_CLK_ENABLE\r\n#define __ETHMAC_FORCE_RESET __HAL_RCC_ETHMAC_FORCE_RESET\r\n#define __ETHMAC_RELEASE_RESET __HAL_RCC_ETHMAC_RELEASE_RESET\r\n#define __ETHMACRX_CLK_DISABLE __HAL_RCC_ETHMACRX_CLK_DISABLE\r\n#define __ETHMACRX_CLK_ENABLE __HAL_RCC_ETHMACRX_CLK_ENABLE\r\n#define __ETHMACTX_CLK_DISABLE __HAL_RCC_ETHMACTX_CLK_DISABLE\r\n#define __ETHMACTX_CLK_ENABLE __HAL_RCC_ETHMACTX_CLK_ENABLE\r\n#define __FIREWALL_CLK_DISABLE __HAL_RCC_FIREWALL_CLK_DISABLE\r\n#define __FIREWALL_CLK_ENABLE __HAL_RCC_FIREWALL_CLK_ENABLE\r\n#define __FLASH_CLK_DISABLE __HAL_RCC_FLASH_CLK_DISABLE\r\n#define __FLASH_CLK_ENABLE __HAL_RCC_FLASH_CLK_ENABLE\r\n#define __FLASH_CLK_SLEEP_DISABLE __HAL_RCC_FLASH_CLK_SLEEP_DISABLE\r\n#define __FLASH_CLK_SLEEP_ENABLE __HAL_RCC_FLASH_CLK_SLEEP_ENABLE\r\n#define __FLASH_FORCE_RESET __HAL_RCC_FLASH_FORCE_RESET\r\n#define __FLASH_RELEASE_RESET __HAL_RCC_FLASH_RELEASE_RESET\r\n#define __FLITF_CLK_DISABLE __HAL_RCC_FLITF_CLK_DISABLE\r\n#define __FLITF_CLK_ENABLE __HAL_RCC_FLITF_CLK_ENABLE\r\n#define __FLITF_FORCE_RESET __HAL_RCC_FLITF_FORCE_RESET\r\n#define __FLITF_RELEASE_RESET __HAL_RCC_FLITF_RELEASE_RESET\r\n#define __FLITF_CLK_SLEEP_ENABLE __HAL_RCC_FLITF_CLK_SLEEP_ENABLE\r\n#define __FLITF_CLK_SLEEP_DISABLE __HAL_RCC_FLITF_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_DISABLE __HAL_RCC_FMC_CLK_DISABLE\r\n#define __FMC_CLK_ENABLE __HAL_RCC_FMC_CLK_ENABLE\r\n#define __FMC_CLK_SLEEP_DISABLE __HAL_RCC_FMC_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_SLEEP_ENABLE __HAL_RCC_FMC_CLK_SLEEP_ENABLE\r\n#define __FMC_FORCE_RESET __HAL_RCC_FMC_FORCE_RESET\r\n#define __FMC_RELEASE_RESET __HAL_RCC_FMC_RELEASE_RESET\r\n#define __FSMC_CLK_DISABLE __HAL_RCC_FSMC_CLK_DISABLE\r\n#define __FSMC_CLK_ENABLE __HAL_RCC_FSMC_CLK_ENABLE\r\n#define __GPIOA_CLK_DISABLE __HAL_RCC_GPIOA_CLK_DISABLE\r\n#define __GPIOA_CLK_ENABLE __HAL_RCC_GPIOA_CLK_ENABLE\r\n#define __GPIOA_CLK_SLEEP_DISABLE __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE\r\n#define __GPIOA_CLK_SLEEP_ENABLE __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE\r\n#define __GPIOA_FORCE_RESET __HAL_RCC_GPIOA_FORCE_RESET\r\n#define __GPIOA_RELEASE_RESET __HAL_RCC_GPIOA_RELEASE_RESET\r\n#define __GPIOB_CLK_DISABLE __HAL_RCC_GPIOB_CLK_DISABLE\r\n#define __GPIOB_CLK_ENABLE __HAL_RCC_GPIOB_CLK_ENABLE\r\n#define __GPIOB_CLK_SLEEP_DISABLE __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE\r\n#define __GPIOB_CLK_SLEEP_ENABLE __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE\r\n#define __GPIOB_FORCE_RESET __HAL_RCC_GPIOB_FORCE_RESET\r\n#define __GPIOB_RELEASE_RESET __HAL_RCC_GPIOB_RELEASE_RESET\r\n#define __GPIOC_CLK_DISABLE __HAL_RCC_GPIOC_CLK_DISABLE\r\n#define __GPIOC_CLK_ENABLE __HAL_RCC_GPIOC_CLK_ENABLE\r\n#define __GPIOC_CLK_SLEEP_DISABLE __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE\r\n#define __GPIOC_CLK_SLEEP_ENABLE __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE\r\n#define __GPIOC_FORCE_RESET __HAL_RCC_GPIOC_FORCE_RESET\r\n#define __GPIOC_RELEASE_RESET __HAL_RCC_GPIOC_RELEASE_RESET\r\n#define __GPIOD_CLK_DISABLE __HAL_RCC_GPIOD_CLK_DISABLE\r\n#define __GPIOD_CLK_ENABLE __HAL_RCC_GPIOD_CLK_ENABLE\r\n#define __GPIOD_CLK_SLEEP_DISABLE __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE\r\n#define __GPIOD_CLK_SLEEP_ENABLE __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE\r\n#define __GPIOD_FORCE_RESET __HAL_RCC_GPIOD_FORCE_RESET\r\n#define __GPIOD_RELEASE_RESET __HAL_RCC_GPIOD_RELEASE_RESET\r\n#define __GPIOE_CLK_DISABLE __HAL_RCC_GPIOE_CLK_DISABLE\r\n#define __GPIOE_CLK_ENABLE __HAL_RCC_GPIOE_CLK_ENABLE\r\n#define __GPIOE_CLK_SLEEP_DISABLE __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE\r\n#define __GPIOE_CLK_SLEEP_ENABLE __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE\r\n#define __GPIOE_FORCE_RESET __HAL_RCC_GPIOE_FORCE_RESET\r\n#define __GPIOE_RELEASE_RESET __HAL_RCC_GPIOE_RELEASE_RESET\r\n#define __GPIOF_CLK_DISABLE __HAL_RCC_GPIOF_CLK_DISABLE\r\n#define __GPIOF_CLK_ENABLE __HAL_RCC_GPIOF_CLK_ENABLE\r\n#define __GPIOF_CLK_SLEEP_DISABLE __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE\r\n#define __GPIOF_CLK_SLEEP_ENABLE __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE\r\n#define __GPIOF_FORCE_RESET __HAL_RCC_GPIOF_FORCE_RESET\r\n#define __GPIOF_RELEASE_RESET __HAL_RCC_GPIOF_RELEASE_RESET\r\n#define __GPIOG_CLK_DISABLE __HAL_RCC_GPIOG_CLK_DISABLE\r\n#define __GPIOG_CLK_ENABLE __HAL_RCC_GPIOG_CLK_ENABLE\r\n#define __GPIOG_CLK_SLEEP_DISABLE __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE\r\n#define __GPIOG_CLK_SLEEP_ENABLE __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE\r\n#define __GPIOG_FORCE_RESET __HAL_RCC_GPIOG_FORCE_RESET\r\n#define __GPIOG_RELEASE_RESET __HAL_RCC_GPIOG_RELEASE_RESET\r\n#define __GPIOH_CLK_DISABLE __HAL_RCC_GPIOH_CLK_DISABLE\r\n#define __GPIOH_CLK_ENABLE __HAL_RCC_GPIOH_CLK_ENABLE\r\n#define __GPIOH_CLK_SLEEP_DISABLE __HAL_RCC_GPIOH_CLK_SLEEP_DISABLE\r\n#define __GPIOH_CLK_SLEEP_ENABLE __HAL_RCC_GPIOH_CLK_SLEEP_ENABLE\r\n#define __GPIOH_FORCE_RESET __HAL_RCC_GPIOH_FORCE_RESET\r\n#define __GPIOH_RELEASE_RESET __HAL_RCC_GPIOH_RELEASE_RESET\r\n#define __I2C1_CLK_DISABLE __HAL_RCC_I2C1_CLK_DISABLE\r\n#define __I2C1_CLK_ENABLE __HAL_RCC_I2C1_CLK_ENABLE\r\n#define __I2C1_CLK_SLEEP_DISABLE __HAL_RCC_I2C1_CLK_SLEEP_DISABLE\r\n#define __I2C1_CLK_SLEEP_ENABLE __HAL_RCC_I2C1_CLK_SLEEP_ENABLE\r\n#define __I2C1_FORCE_RESET __HAL_RCC_I2C1_FORCE_RESET\r\n#define __I2C1_RELEASE_RESET __HAL_RCC_I2C1_RELEASE_RESET\r\n#define __I2C2_CLK_DISABLE __HAL_RCC_I2C2_CLK_DISABLE\r\n#define __I2C2_CLK_ENABLE __HAL_RCC_I2C2_CLK_ENABLE\r\n#define __I2C2_CLK_SLEEP_DISABLE __HAL_RCC_I2C2_CLK_SLEEP_DISABLE\r\n#define __I2C2_CLK_SLEEP_ENABLE __HAL_RCC_I2C2_CLK_SLEEP_ENABLE\r\n#define __I2C2_FORCE_RESET __HAL_RCC_I2C2_FORCE_RESET\r\n#define __I2C2_RELEASE_RESET __HAL_RCC_I2C2_RELEASE_RESET\r\n#define __I2C3_CLK_DISABLE __HAL_RCC_I2C3_CLK_DISABLE\r\n#define __I2C3_CLK_ENABLE __HAL_RCC_I2C3_CLK_ENABLE\r\n#define __I2C3_CLK_SLEEP_DISABLE __HAL_RCC_I2C3_CLK_SLEEP_DISABLE\r\n#define __I2C3_CLK_SLEEP_ENABLE __HAL_RCC_I2C3_CLK_SLEEP_ENABLE\r\n#define __I2C3_FORCE_RESET __HAL_RCC_I2C3_FORCE_RESET\r\n#define __I2C3_RELEASE_RESET __HAL_RCC_I2C3_RELEASE_RESET\r\n#define __LCD_CLK_DISABLE __HAL_RCC_LCD_CLK_DISABLE\r\n#define __LCD_CLK_ENABLE __HAL_RCC_LCD_CLK_ENABLE\r\n#define __LCD_CLK_SLEEP_DISABLE __HAL_RCC_LCD_CLK_SLEEP_DISABLE\r\n#define __LCD_CLK_SLEEP_ENABLE __HAL_RCC_LCD_CLK_SLEEP_ENABLE\r\n#define __LCD_FORCE_RESET __HAL_RCC_LCD_FORCE_RESET\r\n#define __LCD_RELEASE_RESET __HAL_RCC_LCD_RELEASE_RESET\r\n#define __LPTIM1_CLK_DISABLE __HAL_RCC_LPTIM1_CLK_DISABLE\r\n#define __LPTIM1_CLK_ENABLE __HAL_RCC_LPTIM1_CLK_ENABLE\r\n#define __LPTIM1_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE\r\n#define __LPTIM1_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE\r\n#define __LPTIM1_FORCE_RESET __HAL_RCC_LPTIM1_FORCE_RESET\r\n#define __LPTIM1_RELEASE_RESET __HAL_RCC_LPTIM1_RELEASE_RESET\r\n#define __LPTIM2_CLK_DISABLE __HAL_RCC_LPTIM2_CLK_DISABLE\r\n#define __LPTIM2_CLK_ENABLE __HAL_RCC_LPTIM2_CLK_ENABLE\r\n#define __LPTIM2_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM2_CLK_SLEEP_DISABLE\r\n#define __LPTIM2_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM2_CLK_SLEEP_ENABLE\r\n#define __LPTIM2_FORCE_RESET __HAL_RCC_LPTIM2_FORCE_RESET\r\n#define __LPTIM2_RELEASE_RESET __HAL_RCC_LPTIM2_RELEASE_RESET\r\n#define __LPUART1_CLK_DISABLE __HAL_RCC_LPUART1_CLK_DISABLE\r\n#define __LPUART1_CLK_ENABLE __HAL_RCC_LPUART1_CLK_ENABLE\r\n#define __LPUART1_CLK_SLEEP_DISABLE __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE\r\n#define __LPUART1_CLK_SLEEP_ENABLE __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE\r\n#define __LPUART1_FORCE_RESET __HAL_RCC_LPUART1_FORCE_RESET\r\n#define __LPUART1_RELEASE_RESET __HAL_RCC_LPUART1_RELEASE_RESET\r\n#define __OPAMP_CLK_DISABLE __HAL_RCC_OPAMP_CLK_DISABLE\r\n#define __OPAMP_CLK_ENABLE __HAL_RCC_OPAMP_CLK_ENABLE\r\n#define __OPAMP_CLK_SLEEP_DISABLE __HAL_RCC_OPAMP_CLK_SLEEP_DISABLE\r\n#define __OPAMP_CLK_SLEEP_ENABLE __HAL_RCC_OPAMP_CLK_SLEEP_ENABLE\r\n#define __OPAMP_FORCE_RESET __HAL_RCC_OPAMP_FORCE_RESET\r\n#define __OPAMP_RELEASE_RESET __HAL_RCC_OPAMP_RELEASE_RESET\r\n#define __OTGFS_CLK_DISABLE __HAL_RCC_OTGFS_CLK_DISABLE\r\n#define __OTGFS_CLK_ENABLE __HAL_RCC_OTGFS_CLK_ENABLE\r\n#define __OTGFS_CLK_SLEEP_DISABLE __HAL_RCC_OTGFS_CLK_SLEEP_DISABLE\r\n#define __OTGFS_CLK_SLEEP_ENABLE __HAL_RCC_OTGFS_CLK_SLEEP_ENABLE\r\n#define __OTGFS_FORCE_RESET __HAL_RCC_OTGFS_FORCE_RESET\r\n#define __OTGFS_RELEASE_RESET __HAL_RCC_OTGFS_RELEASE_RESET\r\n#define __PWR_CLK_DISABLE __HAL_RCC_PWR_CLK_DISABLE\r\n#define __PWR_CLK_ENABLE __HAL_RCC_PWR_CLK_ENABLE\r\n#define __PWR_CLK_SLEEP_DISABLE __HAL_RCC_PWR_CLK_SLEEP_DISABLE\r\n#define __PWR_CLK_SLEEP_ENABLE __HAL_RCC_PWR_CLK_SLEEP_ENABLE\r\n#define __PWR_FORCE_RESET __HAL_RCC_PWR_FORCE_RESET\r\n#define __PWR_RELEASE_RESET __HAL_RCC_PWR_RELEASE_RESET\r\n#define __QSPI_CLK_DISABLE __HAL_RCC_QSPI_CLK_DISABLE\r\n#define __QSPI_CLK_ENABLE __HAL_RCC_QSPI_CLK_ENABLE\r\n#define __QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QSPI_CLK_SLEEP_DISABLE\r\n#define __QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QSPI_CLK_SLEEP_ENABLE\r\n#define __QSPI_FORCE_RESET __HAL_RCC_QSPI_FORCE_RESET\r\n#define __QSPI_RELEASE_RESET __HAL_RCC_QSPI_RELEASE_RESET\r\n\r\n#if defined(STM32WB)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE __HAL_RCC_QUADSPI_CLK_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_ENABLE __HAL_RCC_QUADSPI_CLK_ENABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QUADSPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QUADSPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_QSPI_FORCE_RESET __HAL_RCC_QUADSPI_FORCE_RESET\r\n#define __HAL_RCC_QSPI_RELEASE_RESET __HAL_RCC_QUADSPI_RELEASE_RESET\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED __HAL_RCC_QUADSPI_IS_CLK_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED __HAL_RCC_QUADSPI_IS_CLK_DISABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_DISABLED\r\n#define QSPI_IRQHandler QUADSPI_IRQHandler\r\n#endif /* __HAL_RCC_QUADSPI_CLK_ENABLE */\r\n\r\n#define __RNG_CLK_DISABLE __HAL_RCC_RNG_CLK_DISABLE\r\n#define __RNG_CLK_ENABLE __HAL_RCC_RNG_CLK_ENABLE\r\n#define __RNG_CLK_SLEEP_DISABLE __HAL_RCC_RNG_CLK_SLEEP_DISABLE\r\n#define __RNG_CLK_SLEEP_ENABLE __HAL_RCC_RNG_CLK_SLEEP_ENABLE\r\n#define __RNG_FORCE_RESET __HAL_RCC_RNG_FORCE_RESET\r\n#define __RNG_RELEASE_RESET __HAL_RCC_RNG_RELEASE_RESET\r\n#define __SAI1_CLK_DISABLE __HAL_RCC_SAI1_CLK_DISABLE\r\n#define __SAI1_CLK_ENABLE __HAL_RCC_SAI1_CLK_ENABLE\r\n#define __SAI1_CLK_SLEEP_DISABLE __HAL_RCC_SAI1_CLK_SLEEP_DISABLE\r\n#define __SAI1_CLK_SLEEP_ENABLE __HAL_RCC_SAI1_CLK_SLEEP_ENABLE\r\n#define __SAI1_FORCE_RESET __HAL_RCC_SAI1_FORCE_RESET\r\n#define __SAI1_RELEASE_RESET __HAL_RCC_SAI1_RELEASE_RESET\r\n#define __SAI2_CLK_DISABLE __HAL_RCC_SAI2_CLK_DISABLE\r\n#define __SAI2_CLK_ENABLE __HAL_RCC_SAI2_CLK_ENABLE\r\n#define __SAI2_CLK_SLEEP_DISABLE __HAL_RCC_SAI2_CLK_SLEEP_DISABLE\r\n#define __SAI2_CLK_SLEEP_ENABLE __HAL_RCC_SAI2_CLK_SLEEP_ENABLE\r\n#define __SAI2_FORCE_RESET __HAL_RCC_SAI2_FORCE_RESET\r\n#define __SAI2_RELEASE_RESET __HAL_RCC_SAI2_RELEASE_RESET\r\n#define __SDIO_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __SDIO_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __SDMMC_CLK_DISABLE __HAL_RCC_SDMMC_CLK_DISABLE\r\n#define __SDMMC_CLK_ENABLE __HAL_RCC_SDMMC_CLK_ENABLE\r\n#define __SDMMC_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC_CLK_SLEEP_DISABLE\r\n#define __SDMMC_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC_CLK_SLEEP_ENABLE\r\n#define __SDMMC_FORCE_RESET __HAL_RCC_SDMMC_FORCE_RESET\r\n#define __SDMMC_RELEASE_RESET __HAL_RCC_SDMMC_RELEASE_RESET\r\n#define __SPI1_CLK_DISABLE __HAL_RCC_SPI1_CLK_DISABLE\r\n#define __SPI1_CLK_ENABLE __HAL_RCC_SPI1_CLK_ENABLE\r\n#define __SPI1_CLK_SLEEP_DISABLE __HAL_RCC_SPI1_CLK_SLEEP_DISABLE\r\n#define __SPI1_CLK_SLEEP_ENABLE __HAL_RCC_SPI1_CLK_SLEEP_ENABLE\r\n#define __SPI1_FORCE_RESET __HAL_RCC_SPI1_FORCE_RESET\r\n#define __SPI1_RELEASE_RESET __HAL_RCC_SPI1_RELEASE_RESET\r\n#define __SPI2_CLK_DISABLE __HAL_RCC_SPI2_CLK_DISABLE\r\n#define __SPI2_CLK_ENABLE __HAL_RCC_SPI2_CLK_ENABLE\r\n#define __SPI2_CLK_SLEEP_DISABLE __HAL_RCC_SPI2_CLK_SLEEP_DISABLE\r\n#define __SPI2_CLK_SLEEP_ENABLE __HAL_RCC_SPI2_CLK_SLEEP_ENABLE\r\n#define __SPI2_FORCE_RESET __HAL_RCC_SPI2_FORCE_RESET\r\n#define __SPI2_RELEASE_RESET __HAL_RCC_SPI2_RELEASE_RESET\r\n#define __SPI3_CLK_DISABLE __HAL_RCC_SPI3_CLK_DISABLE\r\n#define __SPI3_CLK_ENABLE __HAL_RCC_SPI3_CLK_ENABLE\r\n#define __SPI3_CLK_SLEEP_DISABLE __HAL_RCC_SPI3_CLK_SLEEP_DISABLE\r\n#define __SPI3_CLK_SLEEP_ENABLE __HAL_RCC_SPI3_CLK_SLEEP_ENABLE\r\n#define __SPI3_FORCE_RESET __HAL_RCC_SPI3_FORCE_RESET\r\n#define __SPI3_RELEASE_RESET __HAL_RCC_SPI3_RELEASE_RESET\r\n#define __SRAM_CLK_DISABLE __HAL_RCC_SRAM_CLK_DISABLE\r\n#define __SRAM_CLK_ENABLE __HAL_RCC_SRAM_CLK_ENABLE\r\n#define __SRAM1_CLK_SLEEP_DISABLE __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE\r\n#define __SRAM1_CLK_SLEEP_ENABLE __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE\r\n#define __SRAM2_CLK_SLEEP_DISABLE __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE\r\n#define __SRAM2_CLK_SLEEP_ENABLE __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_CLK_DISABLE __HAL_RCC_SWPMI1_CLK_DISABLE\r\n#define __SWPMI1_CLK_ENABLE __HAL_RCC_SWPMI1_CLK_ENABLE\r\n#define __SWPMI1_CLK_SLEEP_DISABLE __HAL_RCC_SWPMI1_CLK_SLEEP_DISABLE\r\n#define __SWPMI1_CLK_SLEEP_ENABLE __HAL_RCC_SWPMI1_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_FORCE_RESET __HAL_RCC_SWPMI1_FORCE_RESET\r\n#define __SWPMI1_RELEASE_RESET __HAL_RCC_SWPMI1_RELEASE_RESET\r\n#define __SYSCFG_CLK_DISABLE __HAL_RCC_SYSCFG_CLK_DISABLE\r\n#define __SYSCFG_CLK_ENABLE __HAL_RCC_SYSCFG_CLK_ENABLE\r\n#define __SYSCFG_CLK_SLEEP_DISABLE __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE\r\n#define __SYSCFG_CLK_SLEEP_ENABLE __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE\r\n#define __SYSCFG_FORCE_RESET __HAL_RCC_SYSCFG_FORCE_RESET\r\n#define __SYSCFG_RELEASE_RESET __HAL_RCC_SYSCFG_RELEASE_RESET\r\n#define __TIM1_CLK_DISABLE __HAL_RCC_TIM1_CLK_DISABLE\r\n#define __TIM1_CLK_ENABLE __HAL_RCC_TIM1_CLK_ENABLE\r\n#define __TIM1_CLK_SLEEP_DISABLE __HAL_RCC_TIM1_CLK_SLEEP_DISABLE\r\n#define __TIM1_CLK_SLEEP_ENABLE __HAL_RCC_TIM1_CLK_SLEEP_ENABLE\r\n#define __TIM1_FORCE_RESET __HAL_RCC_TIM1_FORCE_RESET\r\n#define __TIM1_RELEASE_RESET __HAL_RCC_TIM1_RELEASE_RESET\r\n#define __TIM10_CLK_DISABLE __HAL_RCC_TIM10_CLK_DISABLE\r\n#define __TIM10_CLK_ENABLE __HAL_RCC_TIM10_CLK_ENABLE\r\n#define __TIM10_FORCE_RESET __HAL_RCC_TIM10_FORCE_RESET\r\n#define __TIM10_RELEASE_RESET __HAL_RCC_TIM10_RELEASE_RESET\r\n#define __TIM11_CLK_DISABLE __HAL_RCC_TIM11_CLK_DISABLE\r\n#define __TIM11_CLK_ENABLE __HAL_RCC_TIM11_CLK_ENABLE\r\n#define __TIM11_FORCE_RESET __HAL_RCC_TIM11_FORCE_RESET\r\n#define __TIM11_RELEASE_RESET __HAL_RCC_TIM11_RELEASE_RESET\r\n#define __TIM12_CLK_DISABLE __HAL_RCC_TIM12_CLK_DISABLE\r\n#define __TIM12_CLK_ENABLE __HAL_RCC_TIM12_CLK_ENABLE\r\n#define __TIM12_FORCE_RESET __HAL_RCC_TIM12_FORCE_RESET\r\n#define __TIM12_RELEASE_RESET __HAL_RCC_TIM12_RELEASE_RESET\r\n#define __TIM13_CLK_DISABLE __HAL_RCC_TIM13_CLK_DISABLE\r\n#define __TIM13_CLK_ENABLE __HAL_RCC_TIM13_CLK_ENABLE\r\n#define __TIM13_FORCE_RESET __HAL_RCC_TIM13_FORCE_RESET\r\n#define __TIM13_RELEASE_RESET __HAL_RCC_TIM13_RELEASE_RESET\r\n#define __TIM14_CLK_DISABLE __HAL_RCC_TIM14_CLK_DISABLE\r\n#define __TIM14_CLK_ENABLE __HAL_RCC_TIM14_CLK_ENABLE\r\n#define __TIM14_FORCE_RESET __HAL_RCC_TIM14_FORCE_RESET\r\n#define __TIM14_RELEASE_RESET __HAL_RCC_TIM14_RELEASE_RESET\r\n#define __TIM15_CLK_DISABLE __HAL_RCC_TIM15_CLK_DISABLE\r\n#define __TIM15_CLK_ENABLE __HAL_RCC_TIM15_CLK_ENABLE\r\n#define __TIM15_CLK_SLEEP_DISABLE __HAL_RCC_TIM15_CLK_SLEEP_DISABLE\r\n#define __TIM15_CLK_SLEEP_ENABLE __HAL_RCC_TIM15_CLK_SLEEP_ENABLE\r\n#define __TIM15_FORCE_RESET __HAL_RCC_TIM15_FORCE_RESET\r\n#define __TIM15_RELEASE_RESET __HAL_RCC_TIM15_RELEASE_RESET\r\n#define __TIM16_CLK_DISABLE __HAL_RCC_TIM16_CLK_DISABLE\r\n#define __TIM16_CLK_ENABLE __HAL_RCC_TIM16_CLK_ENABLE\r\n#define __TIM16_CLK_SLEEP_DISABLE __HAL_RCC_TIM16_CLK_SLEEP_DISABLE\r\n#define __TIM16_CLK_SLEEP_ENABLE __HAL_RCC_TIM16_CLK_SLEEP_ENABLE\r\n#define __TIM16_FORCE_RESET __HAL_RCC_TIM16_FORCE_RESET\r\n#define __TIM16_RELEASE_RESET __HAL_RCC_TIM16_RELEASE_RESET\r\n#define __TIM17_CLK_DISABLE __HAL_RCC_TIM17_CLK_DISABLE\r\n#define __TIM17_CLK_ENABLE __HAL_RCC_TIM17_CLK_ENABLE\r\n#define __TIM17_CLK_SLEEP_DISABLE __HAL_RCC_TIM17_CLK_SLEEP_DISABLE\r\n#define __TIM17_CLK_SLEEP_ENABLE __HAL_RCC_TIM17_CLK_SLEEP_ENABLE\r\n#define __TIM17_FORCE_RESET __HAL_RCC_TIM17_FORCE_RESET\r\n#define __TIM17_RELEASE_RESET __HAL_RCC_TIM17_RELEASE_RESET\r\n#define __TIM2_CLK_DISABLE __HAL_RCC_TIM2_CLK_DISABLE\r\n#define __TIM2_CLK_ENABLE __HAL_RCC_TIM2_CLK_ENABLE\r\n#define __TIM2_CLK_SLEEP_DISABLE __HAL_RCC_TIM2_CLK_SLEEP_DISABLE\r\n#define __TIM2_CLK_SLEEP_ENABLE __HAL_RCC_TIM2_CLK_SLEEP_ENABLE\r\n#define __TIM2_FORCE_RESET __HAL_RCC_TIM2_FORCE_RESET\r\n#define __TIM2_RELEASE_RESET __HAL_RCC_TIM2_RELEASE_RESET\r\n#define __TIM3_CLK_DISABLE __HAL_RCC_TIM3_CLK_DISABLE\r\n#define __TIM3_CLK_ENABLE __HAL_RCC_TIM3_CLK_ENABLE\r\n#define __TIM3_CLK_SLEEP_DISABLE __HAL_RCC_TIM3_CLK_SLEEP_DISABLE\r\n#define __TIM3_CLK_SLEEP_ENABLE __HAL_RCC_TIM3_CLK_SLEEP_ENABLE\r\n#define __TIM3_FORCE_RESET __HAL_RCC_TIM3_FORCE_RESET\r\n#define __TIM3_RELEASE_RESET __HAL_RCC_TIM3_RELEASE_RESET\r\n#define __TIM4_CLK_DISABLE __HAL_RCC_TIM4_CLK_DISABLE\r\n#define __TIM4_CLK_ENABLE __HAL_RCC_TIM4_CLK_ENABLE\r\n#define __TIM4_CLK_SLEEP_DISABLE __HAL_RCC_TIM4_CLK_SLEEP_DISABLE\r\n#define __TIM4_CLK_SLEEP_ENABLE __HAL_RCC_TIM4_CLK_SLEEP_ENABLE\r\n#define __TIM4_FORCE_RESET __HAL_RCC_TIM4_FORCE_RESET\r\n#define __TIM4_RELEASE_RESET __HAL_RCC_TIM4_RELEASE_RESET\r\n#define __TIM5_CLK_DISABLE __HAL_RCC_TIM5_CLK_DISABLE\r\n#define __TIM5_CLK_ENABLE __HAL_RCC_TIM5_CLK_ENABLE\r\n#define __TIM5_CLK_SLEEP_DISABLE __HAL_RCC_TIM5_CLK_SLEEP_DISABLE\r\n#define __TIM5_CLK_SLEEP_ENABLE __HAL_RCC_TIM5_CLK_SLEEP_ENABLE\r\n#define __TIM5_FORCE_RESET __HAL_RCC_TIM5_FORCE_RESET\r\n#define __TIM5_RELEASE_RESET __HAL_RCC_TIM5_RELEASE_RESET\r\n#define __TIM6_CLK_DISABLE __HAL_RCC_TIM6_CLK_DISABLE\r\n#define __TIM6_CLK_ENABLE __HAL_RCC_TIM6_CLK_ENABLE\r\n#define __TIM6_CLK_SLEEP_DISABLE __HAL_RCC_TIM6_CLK_SLEEP_DISABLE\r\n#define __TIM6_CLK_SLEEP_ENABLE __HAL_RCC_TIM6_CLK_SLEEP_ENABLE\r\n#define __TIM6_FORCE_RESET __HAL_RCC_TIM6_FORCE_RESET\r\n#define __TIM6_RELEASE_RESET __HAL_RCC_TIM6_RELEASE_RESET\r\n#define __TIM7_CLK_DISABLE __HAL_RCC_TIM7_CLK_DISABLE\r\n#define __TIM7_CLK_ENABLE __HAL_RCC_TIM7_CLK_ENABLE\r\n#define __TIM7_CLK_SLEEP_DISABLE __HAL_RCC_TIM7_CLK_SLEEP_DISABLE\r\n#define __TIM7_CLK_SLEEP_ENABLE __HAL_RCC_TIM7_CLK_SLEEP_ENABLE\r\n#define __TIM7_FORCE_RESET __HAL_RCC_TIM7_FORCE_RESET\r\n#define __TIM7_RELEASE_RESET __HAL_RCC_TIM7_RELEASE_RESET\r\n#define __TIM8_CLK_DISABLE __HAL_RCC_TIM8_CLK_DISABLE\r\n#define __TIM8_CLK_ENABLE __HAL_RCC_TIM8_CLK_ENABLE\r\n#define __TIM8_CLK_SLEEP_DISABLE __HAL_RCC_TIM8_CLK_SLEEP_DISABLE\r\n#define __TIM8_CLK_SLEEP_ENABLE __HAL_RCC_TIM8_CLK_SLEEP_ENABLE\r\n#define __TIM8_FORCE_RESET __HAL_RCC_TIM8_FORCE_RESET\r\n#define __TIM8_RELEASE_RESET __HAL_RCC_TIM8_RELEASE_RESET\r\n#define __TIM9_CLK_DISABLE __HAL_RCC_TIM9_CLK_DISABLE\r\n#define __TIM9_CLK_ENABLE __HAL_RCC_TIM9_CLK_ENABLE\r\n#define __TIM9_FORCE_RESET __HAL_RCC_TIM9_FORCE_RESET\r\n#define __TIM9_RELEASE_RESET __HAL_RCC_TIM9_RELEASE_RESET\r\n#define __TSC_CLK_DISABLE __HAL_RCC_TSC_CLK_DISABLE\r\n#define __TSC_CLK_ENABLE __HAL_RCC_TSC_CLK_ENABLE\r\n#define __TSC_CLK_SLEEP_DISABLE __HAL_RCC_TSC_CLK_SLEEP_DISABLE\r\n#define __TSC_CLK_SLEEP_ENABLE __HAL_RCC_TSC_CLK_SLEEP_ENABLE\r\n#define __TSC_FORCE_RESET __HAL_RCC_TSC_FORCE_RESET\r\n#define __TSC_RELEASE_RESET __HAL_RCC_TSC_RELEASE_RESET\r\n#define __UART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __UART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __UART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __UART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __UART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __UART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __UART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __UART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __UART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __UART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __UART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __UART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART1_CLK_DISABLE __HAL_RCC_USART1_CLK_DISABLE\r\n#define __USART1_CLK_ENABLE __HAL_RCC_USART1_CLK_ENABLE\r\n#define __USART1_CLK_SLEEP_DISABLE __HAL_RCC_USART1_CLK_SLEEP_DISABLE\r\n#define __USART1_CLK_SLEEP_ENABLE __HAL_RCC_USART1_CLK_SLEEP_ENABLE\r\n#define __USART1_FORCE_RESET __HAL_RCC_USART1_FORCE_RESET\r\n#define __USART1_RELEASE_RESET __HAL_RCC_USART1_RELEASE_RESET\r\n#define __USART2_CLK_DISABLE __HAL_RCC_USART2_CLK_DISABLE\r\n#define __USART2_CLK_ENABLE __HAL_RCC_USART2_CLK_ENABLE\r\n#define __USART2_CLK_SLEEP_DISABLE __HAL_RCC_USART2_CLK_SLEEP_DISABLE\r\n#define __USART2_CLK_SLEEP_ENABLE __HAL_RCC_USART2_CLK_SLEEP_ENABLE\r\n#define __USART2_FORCE_RESET __HAL_RCC_USART2_FORCE_RESET\r\n#define __USART2_RELEASE_RESET __HAL_RCC_USART2_RELEASE_RESET\r\n#define __USART3_CLK_DISABLE __HAL_RCC_USART3_CLK_DISABLE\r\n#define __USART3_CLK_ENABLE __HAL_RCC_USART3_CLK_ENABLE\r\n#define __USART3_CLK_SLEEP_DISABLE __HAL_RCC_USART3_CLK_SLEEP_DISABLE\r\n#define __USART3_CLK_SLEEP_ENABLE __HAL_RCC_USART3_CLK_SLEEP_ENABLE\r\n#define __USART3_FORCE_RESET __HAL_RCC_USART3_FORCE_RESET\r\n#define __USART3_RELEASE_RESET __HAL_RCC_USART3_RELEASE_RESET\r\n#define __USART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __USART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __USART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __USART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __USART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __USART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __USART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __USART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __USART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __USART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __USART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __USART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __USART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __USART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __USART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __USART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __USART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __USART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __USART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __USB_CLK_DISABLE __HAL_RCC_USB_CLK_DISABLE\r\n#define __USB_CLK_ENABLE __HAL_RCC_USB_CLK_ENABLE\r\n#define __USB_FORCE_RESET __HAL_RCC_USB_FORCE_RESET\r\n#define __USB_CLK_SLEEP_ENABLE __HAL_RCC_USB_CLK_SLEEP_ENABLE\r\n#define __USB_CLK_SLEEP_DISABLE __HAL_RCC_USB_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_FS_CLK_DISABLE __HAL_RCC_USB_OTG_FS_CLK_DISABLE\r\n#define __USB_OTG_FS_CLK_ENABLE __HAL_RCC_USB_OTG_FS_CLK_ENABLE\r\n#define __USB_RELEASE_RESET __HAL_RCC_USB_RELEASE_RESET\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_WWDG_CLK_DISABLE __HAL_RCC_WWDG1_CLK_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_ENABLE __HAL_RCC_WWDG1_CLK_ENABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG1_CLK_SLEEP_ENABLE\r\n\r\n#define __HAL_RCC_WWDG_FORCE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n#define __HAL_RCC_WWDG_RELEASE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG1_IS_CLK_ENABLED\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG1_IS_CLK_DISABLED\r\n#endif\r\n\r\n#define __WWDG_CLK_DISABLE __HAL_RCC_WWDG_CLK_DISABLE\r\n#define __WWDG_CLK_ENABLE __HAL_RCC_WWDG_CLK_ENABLE\r\n#define __WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG_CLK_SLEEP_DISABLE\r\n#define __WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG_CLK_SLEEP_ENABLE\r\n#define __WWDG_FORCE_RESET __HAL_RCC_WWDG_FORCE_RESET\r\n#define __WWDG_RELEASE_RESET __HAL_RCC_WWDG_RELEASE_RESET\r\n\r\n#define __TIM21_CLK_ENABLE __HAL_RCC_TIM21_CLK_ENABLE\r\n#define __TIM21_CLK_DISABLE __HAL_RCC_TIM21_CLK_DISABLE\r\n#define __TIM21_FORCE_RESET __HAL_RCC_TIM21_FORCE_RESET\r\n#define __TIM21_RELEASE_RESET __HAL_RCC_TIM21_RELEASE_RESET\r\n#define __TIM21_CLK_SLEEP_ENABLE __HAL_RCC_TIM21_CLK_SLEEP_ENABLE\r\n#define __TIM21_CLK_SLEEP_DISABLE __HAL_RCC_TIM21_CLK_SLEEP_DISABLE\r\n#define __TIM22_CLK_ENABLE __HAL_RCC_TIM22_CLK_ENABLE\r\n#define __TIM22_CLK_DISABLE __HAL_RCC_TIM22_CLK_DISABLE\r\n#define __TIM22_FORCE_RESET __HAL_RCC_TIM22_FORCE_RESET\r\n#define __TIM22_RELEASE_RESET __HAL_RCC_TIM22_RELEASE_RESET\r\n#define __TIM22_CLK_SLEEP_ENABLE __HAL_RCC_TIM22_CLK_SLEEP_ENABLE\r\n#define __TIM22_CLK_SLEEP_DISABLE __HAL_RCC_TIM22_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_DISABLE __HAL_RCC_CRS_CLK_DISABLE\r\n#define __CRS_CLK_ENABLE __HAL_RCC_CRS_CLK_ENABLE\r\n#define __CRS_CLK_SLEEP_DISABLE __HAL_RCC_CRS_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_SLEEP_ENABLE __HAL_RCC_CRS_CLK_SLEEP_ENABLE\r\n#define __CRS_FORCE_RESET __HAL_RCC_CRS_FORCE_RESET\r\n#define __CRS_RELEASE_RESET __HAL_RCC_CRS_RELEASE_RESET\r\n#define __RCC_BACKUPRESET_FORCE __HAL_RCC_BACKUPRESET_FORCE\r\n#define __RCC_BACKUPRESET_RELEASE __HAL_RCC_BACKUPRESET_RELEASE\r\n\r\n#define __USB_OTG_FS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __USB_OTG_FS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n#define __USB_OTG_FS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE\r\n#define __USB_OTG_FS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_HS_CLK_DISABLE __HAL_RCC_USB_OTG_HS_CLK_DISABLE\r\n#define __USB_OTG_HS_CLK_ENABLE __HAL_RCC_USB_OTG_HS_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE\r\n#define __TIM9_CLK_SLEEP_ENABLE __HAL_RCC_TIM9_CLK_SLEEP_ENABLE\r\n#define __TIM9_CLK_SLEEP_DISABLE __HAL_RCC_TIM9_CLK_SLEEP_DISABLE\r\n#define __TIM10_CLK_SLEEP_ENABLE __HAL_RCC_TIM10_CLK_SLEEP_ENABLE\r\n#define __TIM10_CLK_SLEEP_DISABLE __HAL_RCC_TIM10_CLK_SLEEP_DISABLE\r\n#define __TIM11_CLK_SLEEP_ENABLE __HAL_RCC_TIM11_CLK_SLEEP_ENABLE\r\n#define __TIM11_CLK_SLEEP_DISABLE __HAL_RCC_TIM11_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_ENABLE\r\n#define __ETHMACPTP_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_ENABLE __HAL_RCC_ETHMACPTP_CLK_ENABLE\r\n#define __ETHMACPTP_CLK_DISABLE __HAL_RCC_ETHMACPTP_CLK_DISABLE\r\n#define __HASH_CLK_ENABLE __HAL_RCC_HASH_CLK_ENABLE\r\n#define __HASH_FORCE_RESET __HAL_RCC_HASH_FORCE_RESET\r\n#define __HASH_RELEASE_RESET __HAL_RCC_HASH_RELEASE_RESET\r\n#define __HASH_CLK_SLEEP_ENABLE __HAL_RCC_HASH_CLK_SLEEP_ENABLE\r\n#define __HASH_CLK_SLEEP_DISABLE __HAL_RCC_HASH_CLK_SLEEP_DISABLE\r\n#define __HASH_CLK_DISABLE __HAL_RCC_HASH_CLK_DISABLE\r\n#define __SPI5_CLK_ENABLE __HAL_RCC_SPI5_CLK_ENABLE\r\n#define __SPI5_CLK_DISABLE __HAL_RCC_SPI5_CLK_DISABLE\r\n#define __SPI5_FORCE_RESET __HAL_RCC_SPI5_FORCE_RESET\r\n#define __SPI5_RELEASE_RESET __HAL_RCC_SPI5_RELEASE_RESET\r\n#define __SPI5_CLK_SLEEP_ENABLE __HAL_RCC_SPI5_CLK_SLEEP_ENABLE\r\n#define __SPI5_CLK_SLEEP_DISABLE __HAL_RCC_SPI5_CLK_SLEEP_DISABLE\r\n#define __SPI6_CLK_ENABLE __HAL_RCC_SPI6_CLK_ENABLE\r\n#define __SPI6_CLK_DISABLE __HAL_RCC_SPI6_CLK_DISABLE\r\n#define __SPI6_FORCE_RESET __HAL_RCC_SPI6_FORCE_RESET\r\n#define __SPI6_RELEASE_RESET __HAL_RCC_SPI6_RELEASE_RESET\r\n#define __SPI6_CLK_SLEEP_ENABLE __HAL_RCC_SPI6_CLK_SLEEP_ENABLE\r\n#define __SPI6_CLK_SLEEP_DISABLE __HAL_RCC_SPI6_CLK_SLEEP_DISABLE\r\n#define __LTDC_CLK_ENABLE __HAL_RCC_LTDC_CLK_ENABLE\r\n#define __LTDC_CLK_DISABLE __HAL_RCC_LTDC_CLK_DISABLE\r\n#define __LTDC_FORCE_RESET __HAL_RCC_LTDC_FORCE_RESET\r\n#define __LTDC_RELEASE_RESET __HAL_RCC_LTDC_RELEASE_RESET\r\n#define __LTDC_CLK_SLEEP_ENABLE __HAL_RCC_LTDC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_ENABLE __HAL_RCC_ETHMAC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_DISABLE __HAL_RCC_ETHMAC_CLK_SLEEP_DISABLE\r\n#define __ETHMACTX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_ENABLE\r\n#define __ETHMACTX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_DISABLE\r\n#define __ETHMACRX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_ENABLE\r\n#define __ETHMACRX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_DISABLE\r\n#define __TIM12_CLK_SLEEP_ENABLE __HAL_RCC_TIM12_CLK_SLEEP_ENABLE\r\n#define __TIM12_CLK_SLEEP_DISABLE __HAL_RCC_TIM12_CLK_SLEEP_DISABLE\r\n#define __TIM13_CLK_SLEEP_ENABLE __HAL_RCC_TIM13_CLK_SLEEP_ENABLE\r\n#define __TIM13_CLK_SLEEP_DISABLE __HAL_RCC_TIM13_CLK_SLEEP_DISABLE\r\n#define __TIM14_CLK_SLEEP_ENABLE __HAL_RCC_TIM14_CLK_SLEEP_ENABLE\r\n#define __TIM14_CLK_SLEEP_DISABLE __HAL_RCC_TIM14_CLK_SLEEP_DISABLE\r\n#define __BKPSRAM_CLK_ENABLE __HAL_RCC_BKPSRAM_CLK_ENABLE\r\n#define __BKPSRAM_CLK_DISABLE __HAL_RCC_BKPSRAM_CLK_DISABLE\r\n#define __BKPSRAM_CLK_SLEEP_ENABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE\r\n#define __BKPSRAM_CLK_SLEEP_DISABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE\r\n#define __CCMDATARAMEN_CLK_ENABLE __HAL_RCC_CCMDATARAMEN_CLK_ENABLE\r\n#define __CCMDATARAMEN_CLK_DISABLE __HAL_RCC_CCMDATARAMEN_CLK_DISABLE\r\n#define __USART6_CLK_ENABLE __HAL_RCC_USART6_CLK_ENABLE\r\n#define __USART6_CLK_DISABLE __HAL_RCC_USART6_CLK_DISABLE\r\n#define __USART6_FORCE_RESET __HAL_RCC_USART6_FORCE_RESET\r\n#define __USART6_RELEASE_RESET __HAL_RCC_USART6_RELEASE_RESET\r\n#define __USART6_CLK_SLEEP_ENABLE __HAL_RCC_USART6_CLK_SLEEP_ENABLE\r\n#define __USART6_CLK_SLEEP_DISABLE __HAL_RCC_USART6_CLK_SLEEP_DISABLE\r\n#define __SPI4_CLK_ENABLE __HAL_RCC_SPI4_CLK_ENABLE\r\n#define __SPI4_CLK_DISABLE __HAL_RCC_SPI4_CLK_DISABLE\r\n#define __SPI4_FORCE_RESET __HAL_RCC_SPI4_FORCE_RESET\r\n#define __SPI4_RELEASE_RESET __HAL_RCC_SPI4_RELEASE_RESET\r\n#define __SPI4_CLK_SLEEP_ENABLE __HAL_RCC_SPI4_CLK_SLEEP_ENABLE\r\n#define __SPI4_CLK_SLEEP_DISABLE __HAL_RCC_SPI4_CLK_SLEEP_DISABLE\r\n#define __GPIOI_CLK_ENABLE __HAL_RCC_GPIOI_CLK_ENABLE\r\n#define __GPIOI_CLK_DISABLE __HAL_RCC_GPIOI_CLK_DISABLE\r\n#define __GPIOI_FORCE_RESET __HAL_RCC_GPIOI_FORCE_RESET\r\n#define __GPIOI_RELEASE_RESET __HAL_RCC_GPIOI_RELEASE_RESET\r\n#define __GPIOI_CLK_SLEEP_ENABLE __HAL_RCC_GPIOI_CLK_SLEEP_ENABLE\r\n#define __GPIOI_CLK_SLEEP_DISABLE __HAL_RCC_GPIOI_CLK_SLEEP_DISABLE\r\n#define __GPIOJ_CLK_ENABLE __HAL_RCC_GPIOJ_CLK_ENABLE\r\n#define __GPIOJ_CLK_DISABLE __HAL_RCC_GPIOJ_CLK_DISABLE\r\n#define __GPIOJ_FORCE_RESET __HAL_RCC_GPIOJ_FORCE_RESET\r\n#define __GPIOJ_RELEASE_RESET __HAL_RCC_GPIOJ_RELEASE_RESET\r\n#define __GPIOJ_CLK_SLEEP_ENABLE __HAL_RCC_GPIOJ_CLK_SLEEP_ENABLE\r\n#define __GPIOJ_CLK_SLEEP_DISABLE __HAL_RCC_GPIOJ_CLK_SLEEP_DISABLE\r\n#define __GPIOK_CLK_ENABLE __HAL_RCC_GPIOK_CLK_ENABLE\r\n#define __GPIOK_CLK_DISABLE __HAL_RCC_GPIOK_CLK_DISABLE\r\n#define __GPIOK_RELEASE_RESET __HAL_RCC_GPIOK_RELEASE_RESET\r\n#define __GPIOK_CLK_SLEEP_ENABLE __HAL_RCC_GPIOK_CLK_SLEEP_ENABLE\r\n#define __GPIOK_CLK_SLEEP_DISABLE __HAL_RCC_GPIOK_CLK_SLEEP_DISABLE\r\n#define __ETH_CLK_ENABLE __HAL_RCC_ETH_CLK_ENABLE\r\n#define __ETH_CLK_DISABLE __HAL_RCC_ETH_CLK_DISABLE\r\n#define __DCMI_CLK_ENABLE __HAL_RCC_DCMI_CLK_ENABLE\r\n#define __DCMI_CLK_DISABLE __HAL_RCC_DCMI_CLK_DISABLE\r\n#define __DCMI_FORCE_RESET __HAL_RCC_DCMI_FORCE_RESET\r\n#define __DCMI_RELEASE_RESET __HAL_RCC_DCMI_RELEASE_RESET\r\n#define __DCMI_CLK_SLEEP_ENABLE __HAL_RCC_DCMI_CLK_SLEEP_ENABLE\r\n#define __DCMI_CLK_SLEEP_DISABLE __HAL_RCC_DCMI_CLK_SLEEP_DISABLE\r\n#define __UART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __UART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __UART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __UART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __UART7_CLK_SLEEP_ENABLE __HAL_RCC_UART7_CLK_SLEEP_ENABLE\r\n#define __UART7_CLK_SLEEP_DISABLE __HAL_RCC_UART7_CLK_SLEEP_DISABLE\r\n#define __UART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __UART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __UART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __UART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __UART8_CLK_SLEEP_ENABLE __HAL_RCC_UART8_CLK_SLEEP_ENABLE\r\n#define __UART8_CLK_SLEEP_DISABLE __HAL_RCC_UART8_CLK_SLEEP_DISABLE\r\n#define __OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_DISABLED\r\n#define __HAL_RCC_OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __HAL_RCC_OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_DISABLED\r\n#define __SRAM3_CLK_SLEEP_ENABLE __HAL_RCC_SRAM3_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_ENABLE __HAL_RCC_CAN2_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_DISABLE __HAL_RCC_CAN2_CLK_SLEEP_DISABLE\r\n#define __DAC_CLK_SLEEP_ENABLE __HAL_RCC_DAC_CLK_SLEEP_ENABLE\r\n#define __DAC_CLK_SLEEP_DISABLE __HAL_RCC_DAC_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_SLEEP_ENABLE __HAL_RCC_ADC2_CLK_SLEEP_ENABLE\r\n#define __ADC2_CLK_SLEEP_DISABLE __HAL_RCC_ADC2_CLK_SLEEP_DISABLE\r\n#define __ADC3_CLK_SLEEP_ENABLE __HAL_RCC_ADC3_CLK_SLEEP_ENABLE\r\n#define __ADC3_CLK_SLEEP_DISABLE __HAL_RCC_ADC3_CLK_SLEEP_DISABLE\r\n#define __FSMC_FORCE_RESET __HAL_RCC_FSMC_FORCE_RESET\r\n#define __FSMC_RELEASE_RESET __HAL_RCC_FSMC_RELEASE_RESET\r\n#define __FSMC_CLK_SLEEP_ENABLE __HAL_RCC_FSMC_CLK_SLEEP_ENABLE\r\n#define __FSMC_CLK_SLEEP_DISABLE __HAL_RCC_FSMC_CLK_SLEEP_DISABLE\r\n#define __SDIO_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __SDIO_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_ENABLE __HAL_RCC_DMA2D_CLK_ENABLE\r\n#define __DMA2D_CLK_DISABLE __HAL_RCC_DMA2D_CLK_DISABLE\r\n#define __DMA2D_FORCE_RESET __HAL_RCC_DMA2D_FORCE_RESET\r\n#define __DMA2D_RELEASE_RESET __HAL_RCC_DMA2D_RELEASE_RESET\r\n#define __DMA2D_CLK_SLEEP_ENABLE __HAL_RCC_DMA2D_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_SLEEP_DISABLE __HAL_RCC_DMA2D_CLK_SLEEP_DISABLE\r\n\r\n/* alias define maintained for legacy */\r\n#define __HAL_RCC_OTGFS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __HAL_RCC_OTGFS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n\r\n#define __ADC12_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __ADC12_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __ADC34_CLK_ENABLE __HAL_RCC_ADC34_CLK_ENABLE\r\n#define __ADC34_CLK_DISABLE __HAL_RCC_ADC34_CLK_DISABLE\r\n#define __DAC2_CLK_ENABLE __HAL_RCC_DAC2_CLK_ENABLE\r\n#define __DAC2_CLK_DISABLE __HAL_RCC_DAC2_CLK_DISABLE\r\n#define __TIM18_CLK_ENABLE __HAL_RCC_TIM18_CLK_ENABLE\r\n#define __TIM18_CLK_DISABLE __HAL_RCC_TIM18_CLK_DISABLE\r\n#define __TIM19_CLK_ENABLE __HAL_RCC_TIM19_CLK_ENABLE\r\n#define __TIM19_CLK_DISABLE __HAL_RCC_TIM19_CLK_DISABLE\r\n#define __TIM20_CLK_ENABLE __HAL_RCC_TIM20_CLK_ENABLE\r\n#define __TIM20_CLK_DISABLE __HAL_RCC_TIM20_CLK_DISABLE\r\n#define __HRTIM1_CLK_ENABLE __HAL_RCC_HRTIM1_CLK_ENABLE\r\n#define __HRTIM1_CLK_DISABLE __HAL_RCC_HRTIM1_CLK_DISABLE\r\n#define __SDADC1_CLK_ENABLE __HAL_RCC_SDADC1_CLK_ENABLE\r\n#define __SDADC2_CLK_ENABLE __HAL_RCC_SDADC2_CLK_ENABLE\r\n#define __SDADC3_CLK_ENABLE __HAL_RCC_SDADC3_CLK_ENABLE\r\n#define __SDADC1_CLK_DISABLE __HAL_RCC_SDADC1_CLK_DISABLE\r\n#define __SDADC2_CLK_DISABLE __HAL_RCC_SDADC2_CLK_DISABLE\r\n#define __SDADC3_CLK_DISABLE __HAL_RCC_SDADC3_CLK_DISABLE\r\n\r\n#define __ADC12_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __ADC12_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#define __ADC34_FORCE_RESET __HAL_RCC_ADC34_FORCE_RESET\r\n#define __ADC34_RELEASE_RESET __HAL_RCC_ADC34_RELEASE_RESET\r\n#define __DAC2_FORCE_RESET __HAL_RCC_DAC2_FORCE_RESET\r\n#define __DAC2_RELEASE_RESET __HAL_RCC_DAC2_RELEASE_RESET\r\n#define __TIM18_FORCE_RESET __HAL_RCC_TIM18_FORCE_RESET\r\n#define __TIM18_RELEASE_RESET __HAL_RCC_TIM18_RELEASE_RESET\r\n#define __TIM19_FORCE_RESET __HAL_RCC_TIM19_FORCE_RESET\r\n#define __TIM19_RELEASE_RESET __HAL_RCC_TIM19_RELEASE_RESET\r\n#define __TIM20_FORCE_RESET __HAL_RCC_TIM20_FORCE_RESET\r\n#define __TIM20_RELEASE_RESET __HAL_RCC_TIM20_RELEASE_RESET\r\n#define __HRTIM1_FORCE_RESET __HAL_RCC_HRTIM1_FORCE_RESET\r\n#define __HRTIM1_RELEASE_RESET __HAL_RCC_HRTIM1_RELEASE_RESET\r\n#define __SDADC1_FORCE_RESET __HAL_RCC_SDADC1_FORCE_RESET\r\n#define __SDADC2_FORCE_RESET __HAL_RCC_SDADC2_FORCE_RESET\r\n#define __SDADC3_FORCE_RESET __HAL_RCC_SDADC3_FORCE_RESET\r\n#define __SDADC1_RELEASE_RESET __HAL_RCC_SDADC1_RELEASE_RESET\r\n#define __SDADC2_RELEASE_RESET __HAL_RCC_SDADC2_RELEASE_RESET\r\n#define __SDADC3_RELEASE_RESET __HAL_RCC_SDADC3_RELEASE_RESET\r\n\r\n#define __ADC1_IS_CLK_ENABLED __HAL_RCC_ADC1_IS_CLK_ENABLED\r\n#define __ADC1_IS_CLK_DISABLED __HAL_RCC_ADC1_IS_CLK_DISABLED\r\n#define __ADC12_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __ADC12_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __ADC34_IS_CLK_ENABLED __HAL_RCC_ADC34_IS_CLK_ENABLED\r\n#define __ADC34_IS_CLK_DISABLED __HAL_RCC_ADC34_IS_CLK_DISABLED\r\n#define __CEC_IS_CLK_ENABLED __HAL_RCC_CEC_IS_CLK_ENABLED\r\n#define __CEC_IS_CLK_DISABLED __HAL_RCC_CEC_IS_CLK_DISABLED\r\n#define __CRC_IS_CLK_ENABLED __HAL_RCC_CRC_IS_CLK_ENABLED\r\n#define __CRC_IS_CLK_DISABLED __HAL_RCC_CRC_IS_CLK_DISABLED\r\n#define __DAC1_IS_CLK_ENABLED __HAL_RCC_DAC1_IS_CLK_ENABLED\r\n#define __DAC1_IS_CLK_DISABLED __HAL_RCC_DAC1_IS_CLK_DISABLED\r\n#define __DAC2_IS_CLK_ENABLED __HAL_RCC_DAC2_IS_CLK_ENABLED\r\n#define __DAC2_IS_CLK_DISABLED __HAL_RCC_DAC2_IS_CLK_DISABLED\r\n#define __DMA1_IS_CLK_ENABLED __HAL_RCC_DMA1_IS_CLK_ENABLED\r\n#define __DMA1_IS_CLK_DISABLED __HAL_RCC_DMA1_IS_CLK_DISABLED\r\n#define __DMA2_IS_CLK_ENABLED __HAL_RCC_DMA2_IS_CLK_ENABLED\r\n#define __DMA2_IS_CLK_DISABLED __HAL_RCC_DMA2_IS_CLK_DISABLED\r\n#define __FLITF_IS_CLK_ENABLED __HAL_RCC_FLITF_IS_CLK_ENABLED\r\n#define __FLITF_IS_CLK_DISABLED __HAL_RCC_FLITF_IS_CLK_DISABLED\r\n#define __FMC_IS_CLK_ENABLED __HAL_RCC_FMC_IS_CLK_ENABLED\r\n#define __FMC_IS_CLK_DISABLED __HAL_RCC_FMC_IS_CLK_DISABLED\r\n#define __GPIOA_IS_CLK_ENABLED __HAL_RCC_GPIOA_IS_CLK_ENABLED\r\n#define __GPIOA_IS_CLK_DISABLED __HAL_RCC_GPIOA_IS_CLK_DISABLED\r\n#define __GPIOB_IS_CLK_ENABLED __HAL_RCC_GPIOB_IS_CLK_ENABLED\r\n#define __GPIOB_IS_CLK_DISABLED __HAL_RCC_GPIOB_IS_CLK_DISABLED\r\n#define __GPIOC_IS_CLK_ENABLED __HAL_RCC_GPIOC_IS_CLK_ENABLED\r\n#define __GPIOC_IS_CLK_DISABLED __HAL_RCC_GPIOC_IS_CLK_DISABLED\r\n#define __GPIOD_IS_CLK_ENABLED __HAL_RCC_GPIOD_IS_CLK_ENABLED\r\n#define __GPIOD_IS_CLK_DISABLED __HAL_RCC_GPIOD_IS_CLK_DISABLED\r\n#define __GPIOE_IS_CLK_ENABLED __HAL_RCC_GPIOE_IS_CLK_ENABLED\r\n#define __GPIOE_IS_CLK_DISABLED __HAL_RCC_GPIOE_IS_CLK_DISABLED\r\n#define __GPIOF_IS_CLK_ENABLED __HAL_RCC_GPIOF_IS_CLK_ENABLED\r\n#define __GPIOF_IS_CLK_DISABLED __HAL_RCC_GPIOF_IS_CLK_DISABLED\r\n#define __GPIOG_IS_CLK_ENABLED __HAL_RCC_GPIOG_IS_CLK_ENABLED\r\n#define __GPIOG_IS_CLK_DISABLED __HAL_RCC_GPIOG_IS_CLK_DISABLED\r\n#define __GPIOH_IS_CLK_ENABLED __HAL_RCC_GPIOH_IS_CLK_ENABLED\r\n#define __GPIOH_IS_CLK_DISABLED __HAL_RCC_GPIOH_IS_CLK_DISABLED\r\n#define __HRTIM1_IS_CLK_ENABLED __HAL_RCC_HRTIM1_IS_CLK_ENABLED\r\n#define __HRTIM1_IS_CLK_DISABLED __HAL_RCC_HRTIM1_IS_CLK_DISABLED\r\n#define __I2C1_IS_CLK_ENABLED __HAL_RCC_I2C1_IS_CLK_ENABLED\r\n#define __I2C1_IS_CLK_DISABLED __HAL_RCC_I2C1_IS_CLK_DISABLED\r\n#define __I2C2_IS_CLK_ENABLED __HAL_RCC_I2C2_IS_CLK_ENABLED\r\n#define __I2C2_IS_CLK_DISABLED __HAL_RCC_I2C2_IS_CLK_DISABLED\r\n#define __I2C3_IS_CLK_ENABLED __HAL_RCC_I2C3_IS_CLK_ENABLED\r\n#define __I2C3_IS_CLK_DISABLED __HAL_RCC_I2C3_IS_CLK_DISABLED\r\n#define __PWR_IS_CLK_ENABLED __HAL_RCC_PWR_IS_CLK_ENABLED\r\n#define __PWR_IS_CLK_DISABLED __HAL_RCC_PWR_IS_CLK_DISABLED\r\n#define __SYSCFG_IS_CLK_ENABLED __HAL_RCC_SYSCFG_IS_CLK_ENABLED\r\n#define __SYSCFG_IS_CLK_DISABLED __HAL_RCC_SYSCFG_IS_CLK_DISABLED\r\n#define __SPI1_IS_CLK_ENABLED __HAL_RCC_SPI1_IS_CLK_ENABLED\r\n#define __SPI1_IS_CLK_DISABLED __HAL_RCC_SPI1_IS_CLK_DISABLED\r\n#define __SPI2_IS_CLK_ENABLED __HAL_RCC_SPI2_IS_CLK_ENABLED\r\n#define __SPI2_IS_CLK_DISABLED __HAL_RCC_SPI2_IS_CLK_DISABLED\r\n#define __SPI3_IS_CLK_ENABLED __HAL_RCC_SPI3_IS_CLK_ENABLED\r\n#define __SPI3_IS_CLK_DISABLED __HAL_RCC_SPI3_IS_CLK_DISABLED\r\n#define __SPI4_IS_CLK_ENABLED __HAL_RCC_SPI4_IS_CLK_ENABLED\r\n#define __SPI4_IS_CLK_DISABLED __HAL_RCC_SPI4_IS_CLK_DISABLED\r\n#define __SDADC1_IS_CLK_ENABLED __HAL_RCC_SDADC1_IS_CLK_ENABLED\r\n#define __SDADC1_IS_CLK_DISABLED __HAL_RCC_SDADC1_IS_CLK_DISABLED\r\n#define __SDADC2_IS_CLK_ENABLED __HAL_RCC_SDADC2_IS_CLK_ENABLED\r\n#define __SDADC2_IS_CLK_DISABLED __HAL_RCC_SDADC2_IS_CLK_DISABLED\r\n#define __SDADC3_IS_CLK_ENABLED __HAL_RCC_SDADC3_IS_CLK_ENABLED\r\n#define __SDADC3_IS_CLK_DISABLED __HAL_RCC_SDADC3_IS_CLK_DISABLED\r\n#define __SRAM_IS_CLK_ENABLED __HAL_RCC_SRAM_IS_CLK_ENABLED\r\n#define __SRAM_IS_CLK_DISABLED __HAL_RCC_SRAM_IS_CLK_DISABLED\r\n#define __TIM1_IS_CLK_ENABLED __HAL_RCC_TIM1_IS_CLK_ENABLED\r\n#define __TIM1_IS_CLK_DISABLED __HAL_RCC_TIM1_IS_CLK_DISABLED\r\n#define __TIM2_IS_CLK_ENABLED __HAL_RCC_TIM2_IS_CLK_ENABLED\r\n#define __TIM2_IS_CLK_DISABLED __HAL_RCC_TIM2_IS_CLK_DISABLED\r\n#define __TIM3_IS_CLK_ENABLED __HAL_RCC_TIM3_IS_CLK_ENABLED\r\n#define __TIM3_IS_CLK_DISABLED __HAL_RCC_TIM3_IS_CLK_DISABLED\r\n#define __TIM4_IS_CLK_ENABLED __HAL_RCC_TIM4_IS_CLK_ENABLED\r\n#define __TIM4_IS_CLK_DISABLED __HAL_RCC_TIM4_IS_CLK_DISABLED\r\n#define __TIM5_IS_CLK_ENABLED __HAL_RCC_TIM5_IS_CLK_ENABLED\r\n#define __TIM5_IS_CLK_DISABLED __HAL_RCC_TIM5_IS_CLK_DISABLED\r\n#define __TIM6_IS_CLK_ENABLED __HAL_RCC_TIM6_IS_CLK_ENABLED\r\n#define __TIM6_IS_CLK_DISABLED __HAL_RCC_TIM6_IS_CLK_DISABLED\r\n#define __TIM7_IS_CLK_ENABLED __HAL_RCC_TIM7_IS_CLK_ENABLED\r\n#define __TIM7_IS_CLK_DISABLED __HAL_RCC_TIM7_IS_CLK_DISABLED\r\n#define __TIM8_IS_CLK_ENABLED __HAL_RCC_TIM8_IS_CLK_ENABLED\r\n#define __TIM8_IS_CLK_DISABLED __HAL_RCC_TIM8_IS_CLK_DISABLED\r\n#define __TIM12_IS_CLK_ENABLED __HAL_RCC_TIM12_IS_CLK_ENABLED\r\n#define __TIM12_IS_CLK_DISABLED __HAL_RCC_TIM12_IS_CLK_DISABLED\r\n#define __TIM13_IS_CLK_ENABLED __HAL_RCC_TIM13_IS_CLK_ENABLED\r\n#define __TIM13_IS_CLK_DISABLED __HAL_RCC_TIM13_IS_CLK_DISABLED\r\n#define __TIM14_IS_CLK_ENABLED __HAL_RCC_TIM14_IS_CLK_ENABLED\r\n#define __TIM14_IS_CLK_DISABLED __HAL_RCC_TIM14_IS_CLK_DISABLED\r\n#define __TIM15_IS_CLK_ENABLED __HAL_RCC_TIM15_IS_CLK_ENABLED\r\n#define __TIM15_IS_CLK_DISABLED __HAL_RCC_TIM15_IS_CLK_DISABLED\r\n#define __TIM16_IS_CLK_ENABLED __HAL_RCC_TIM16_IS_CLK_ENABLED\r\n#define __TIM16_IS_CLK_DISABLED __HAL_RCC_TIM16_IS_CLK_DISABLED\r\n#define __TIM17_IS_CLK_ENABLED __HAL_RCC_TIM17_IS_CLK_ENABLED\r\n#define __TIM17_IS_CLK_DISABLED __HAL_RCC_TIM17_IS_CLK_DISABLED\r\n#define __TIM18_IS_CLK_ENABLED __HAL_RCC_TIM18_IS_CLK_ENABLED\r\n#define __TIM18_IS_CLK_DISABLED __HAL_RCC_TIM18_IS_CLK_DISABLED\r\n#define __TIM19_IS_CLK_ENABLED __HAL_RCC_TIM19_IS_CLK_ENABLED\r\n#define __TIM19_IS_CLK_DISABLED __HAL_RCC_TIM19_IS_CLK_DISABLED\r\n#define __TIM20_IS_CLK_ENABLED __HAL_RCC_TIM20_IS_CLK_ENABLED\r\n#define __TIM20_IS_CLK_DISABLED __HAL_RCC_TIM20_IS_CLK_DISABLED\r\n#define __TSC_IS_CLK_ENABLED __HAL_RCC_TSC_IS_CLK_ENABLED\r\n#define __TSC_IS_CLK_DISABLED __HAL_RCC_TSC_IS_CLK_DISABLED\r\n#define __UART4_IS_CLK_ENABLED __HAL_RCC_UART4_IS_CLK_ENABLED\r\n#define __UART4_IS_CLK_DISABLED __HAL_RCC_UART4_IS_CLK_DISABLED\r\n#define __UART5_IS_CLK_ENABLED __HAL_RCC_UART5_IS_CLK_ENABLED\r\n#define __UART5_IS_CLK_DISABLED __HAL_RCC_UART5_IS_CLK_DISABLED\r\n#define __USART1_IS_CLK_ENABLED __HAL_RCC_USART1_IS_CLK_ENABLED\r\n#define __USART1_IS_CLK_DISABLED __HAL_RCC_USART1_IS_CLK_DISABLED\r\n#define __USART2_IS_CLK_ENABLED __HAL_RCC_USART2_IS_CLK_ENABLED\r\n#define __USART2_IS_CLK_DISABLED __HAL_RCC_USART2_IS_CLK_DISABLED\r\n#define __USART3_IS_CLK_ENABLED __HAL_RCC_USART3_IS_CLK_ENABLED\r\n#define __USART3_IS_CLK_DISABLED __HAL_RCC_USART3_IS_CLK_DISABLED\r\n#define __USB_IS_CLK_ENABLED __HAL_RCC_USB_IS_CLK_ENABLED\r\n#define __USB_IS_CLK_DISABLED __HAL_RCC_USB_IS_CLK_DISABLED\r\n#define __WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG_IS_CLK_ENABLED\r\n#define __WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG_IS_CLK_DISABLED\r\n\r\n#if defined(STM32L1)\r\n#define __HAL_RCC_CRYP_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_CRYP_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __HAL_RCC_CRYP_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define __HAL_RCC_SDMMC1_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __HAL_RCC_SDMMC1_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDMMC1_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __HAL_RCC_SDMMC1_IS_CLK_ENABLED __HAL_RCC_SDIO_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDMMC1_IS_CLK_DISABLED __HAL_RCC_SDIO_IS_CLK_DISABLED\r\n#define Sdmmc1ClockSelection SdioClockSelection\r\n#define RCC_PERIPHCLK_SDMMC1 RCC_PERIPHCLK_SDIO\r\n#define RCC_SDMMC1CLKSOURCE_CLK48 RCC_SDIOCLKSOURCE_CK48\r\n#define RCC_SDMMC1CLKSOURCE_SYSCLK RCC_SDIOCLKSOURCE_SYSCLK\r\n#define __HAL_RCC_SDMMC1_CONFIG __HAL_RCC_SDIO_CONFIG\r\n#define __HAL_RCC_GET_SDMMC1_SOURCE __HAL_RCC_GET_SDIO_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define __HAL_RCC_SDIO_FORCE_RESET __HAL_RCC_SDMMC1_FORCE_RESET\r\n#define __HAL_RCC_SDIO_RELEASE_RESET __HAL_RCC_SDMMC1_RELEASE_RESET\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDIO_CLK_ENABLE __HAL_RCC_SDMMC1_CLK_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_DISABLE __HAL_RCC_SDMMC1_CLK_DISABLE\r\n#define __HAL_RCC_SDIO_IS_CLK_ENABLED __HAL_RCC_SDMMC1_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDIO_IS_CLK_DISABLED __HAL_RCC_SDMMC1_IS_CLK_DISABLED\r\n#define SdioClockSelection Sdmmc1ClockSelection\r\n#define RCC_PERIPHCLK_SDIO RCC_PERIPHCLK_SDMMC1\r\n#define __HAL_RCC_SDIO_CONFIG __HAL_RCC_SDMMC1_CONFIG\r\n#define __HAL_RCC_GET_SDIO_SOURCE __HAL_RCC_GET_SDMMC1_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define RCC_SDIOCLKSOURCE_CLK48 RCC_SDMMC1CLKSOURCE_CLK48\r\n#define RCC_SDIOCLKSOURCE_SYSCLK RCC_SDMMC1CLKSOURCE_SYSCLK\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_USB_OTG_HS_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_FORCE_RESET() __HAL_RCC_USB1_OTG_HS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_RELEASE_RESET() __HAL_RCC_USB1_OTG_HS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_DISABLE()\r\n\r\n#define __HAL_RCC_USB_OTG_FS_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_FORCE_RESET() __HAL_RCC_USB2_OTG_FS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_RELEASE_RESET() __HAL_RCC_USB2_OTG_FS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_DISABLE()\r\n#endif\r\n\r\n#define __HAL_RCC_I2SCLK __HAL_RCC_I2S_CONFIG\r\n#define __HAL_RCC_I2SCLK_CONFIG __HAL_RCC_I2S_CONFIG\r\n\r\n#define __RCC_PLLSRC RCC_GET_PLL_OSCSOURCE\r\n\r\n#define IS_RCC_MSIRANGE IS_RCC_MSI_CLOCK_RANGE\r\n#define IS_RCC_RTCCLK_SOURCE IS_RCC_RTCCLKSOURCE\r\n#define IS_RCC_SYSCLK_DIV IS_RCC_HCLK\r\n#define IS_RCC_HCLK_DIV IS_RCC_PCLK\r\n#define IS_RCC_PERIPHCLK IS_RCC_PERIPHCLOCK\r\n\r\n#define RCC_IT_HSI14 RCC_IT_HSI14RDY\r\n\r\n#define RCC_IT_CSSLSE RCC_IT_LSECSS\r\n#define RCC_IT_CSSHSE RCC_IT_CSS\r\n\r\n#define RCC_PLLMUL_3 RCC_PLL_MUL3\r\n#define RCC_PLLMUL_4 RCC_PLL_MUL4\r\n#define RCC_PLLMUL_6 RCC_PLL_MUL6\r\n#define RCC_PLLMUL_8 RCC_PLL_MUL8\r\n#define RCC_PLLMUL_12 RCC_PLL_MUL12\r\n#define RCC_PLLMUL_16 RCC_PLL_MUL16\r\n#define RCC_PLLMUL_24 RCC_PLL_MUL24\r\n#define RCC_PLLMUL_32 RCC_PLL_MUL32\r\n#define RCC_PLLMUL_48 RCC_PLL_MUL48\r\n\r\n#define RCC_PLLDIV_2 RCC_PLL_DIV2\r\n#define RCC_PLLDIV_3 RCC_PLL_DIV3\r\n#define RCC_PLLDIV_4 RCC_PLL_DIV4\r\n\r\n#define IS_RCC_MCOSOURCE IS_RCC_MCO1SOURCE\r\n#define __HAL_RCC_MCO_CONFIG __HAL_RCC_MCO1_CONFIG\r\n#define RCC_MCO_NODIV RCC_MCODIV_1\r\n#define RCC_MCO_DIV1 RCC_MCODIV_1\r\n#define RCC_MCO_DIV2 RCC_MCODIV_2\r\n#define RCC_MCO_DIV4 RCC_MCODIV_4\r\n#define RCC_MCO_DIV8 RCC_MCODIV_8\r\n#define RCC_MCO_DIV16 RCC_MCODIV_16\r\n#define RCC_MCO_DIV32 RCC_MCODIV_32\r\n#define RCC_MCO_DIV64 RCC_MCODIV_64\r\n#define RCC_MCO_DIV128 RCC_MCODIV_128\r\n#define RCC_MCOSOURCE_NONE RCC_MCO1SOURCE_NOCLOCK\r\n#define RCC_MCOSOURCE_LSI RCC_MCO1SOURCE_LSI\r\n#define RCC_MCOSOURCE_LSE RCC_MCO1SOURCE_LSE\r\n#define RCC_MCOSOURCE_SYSCLK RCC_MCO1SOURCE_SYSCLK\r\n#define RCC_MCOSOURCE_HSI RCC_MCO1SOURCE_HSI\r\n#define RCC_MCOSOURCE_HSI14 RCC_MCO1SOURCE_HSI14\r\n#define RCC_MCOSOURCE_HSI48 RCC_MCO1SOURCE_HSI48\r\n#define RCC_MCOSOURCE_HSE RCC_MCO1SOURCE_HSE\r\n#define RCC_MCOSOURCE_PLLCLK_DIV1 RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_NODIV RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_DIV2 RCC_MCO1SOURCE_PLLCLK_DIV2\r\n\r\n#if defined(STM32L4)\r\n#define RCC_RTCCLKSOURCE_NO_CLK RCC_RTCCLKSOURCE_NONE\r\n#elif defined(STM32WB) || defined(STM32G0) || defined(STM32G4)\r\n#else\r\n#define RCC_RTCCLKSOURCE_NONE RCC_RTCCLKSOURCE_NO_CLK\r\n#endif\r\n\r\n#define RCC_USBCLK_PLLSAI1 RCC_USBCLKSOURCE_PLLSAI1\r\n#define RCC_USBCLK_PLL RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBCLK_MSI RCC_USBCLKSOURCE_MSI\r\n#define RCC_USBCLKSOURCE_PLLCLK RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1 RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1_5 RCC_USBCLKSOURCE_PLL_DIV1_5\r\n#define RCC_USBPLLCLK_DIV2 RCC_USBCLKSOURCE_PLL_DIV2\r\n#define RCC_USBPLLCLK_DIV3 RCC_USBCLKSOURCE_PLL_DIV3\r\n\r\n#define HSION_BitNumber RCC_HSION_BIT_NUMBER\r\n#define HSION_BITNUMBER RCC_HSION_BIT_NUMBER\r\n#define HSEON_BitNumber RCC_HSEON_BIT_NUMBER\r\n#define HSEON_BITNUMBER RCC_HSEON_BIT_NUMBER\r\n#define MSION_BITNUMBER RCC_MSION_BIT_NUMBER\r\n#define CSSON_BitNumber RCC_CSSON_BIT_NUMBER\r\n#define CSSON_BITNUMBER RCC_CSSON_BIT_NUMBER\r\n#define PLLON_BitNumber RCC_PLLON_BIT_NUMBER\r\n#define PLLON_BITNUMBER RCC_PLLON_BIT_NUMBER\r\n#define PLLI2SON_BitNumber RCC_PLLI2SON_BIT_NUMBER\r\n#define I2SSRC_BitNumber RCC_I2SSRC_BIT_NUMBER\r\n#define RTCEN_BitNumber RCC_RTCEN_BIT_NUMBER\r\n#define RTCEN_BITNUMBER RCC_RTCEN_BIT_NUMBER\r\n#define BDRST_BitNumber RCC_BDRST_BIT_NUMBER\r\n#define BDRST_BITNUMBER RCC_BDRST_BIT_NUMBER\r\n#define RTCRST_BITNUMBER RCC_RTCRST_BIT_NUMBER\r\n#define LSION_BitNumber RCC_LSION_BIT_NUMBER\r\n#define LSION_BITNUMBER RCC_LSION_BIT_NUMBER\r\n#define LSEON_BitNumber RCC_LSEON_BIT_NUMBER\r\n#define LSEON_BITNUMBER RCC_LSEON_BIT_NUMBER\r\n#define LSEBYP_BITNUMBER RCC_LSEBYP_BIT_NUMBER\r\n#define PLLSAION_BitNumber RCC_PLLSAION_BIT_NUMBER\r\n#define TIMPRE_BitNumber RCC_TIMPRE_BIT_NUMBER\r\n#define RMVF_BitNumber RCC_RMVF_BIT_NUMBER\r\n#define RMVF_BITNUMBER RCC_RMVF_BIT_NUMBER\r\n#define RCC_CR2_HSI14TRIM_BitNumber RCC_HSI14TRIM_BIT_NUMBER\r\n#define CR_BYTE2_ADDRESS RCC_CR_BYTE2_ADDRESS\r\n#define CIR_BYTE1_ADDRESS RCC_CIR_BYTE1_ADDRESS\r\n#define CIR_BYTE2_ADDRESS RCC_CIR_BYTE2_ADDRESS\r\n#define BDCR_BYTE0_ADDRESS RCC_BDCR_BYTE0_ADDRESS\r\n#define DBP_TIMEOUT_VALUE RCC_DBP_TIMEOUT_VALUE\r\n#define LSE_TIMEOUT_VALUE RCC_LSE_TIMEOUT_VALUE\r\n\r\n#define CR_HSION_BB RCC_CR_HSION_BB\r\n#define CR_CSSON_BB RCC_CR_CSSON_BB\r\n#define CR_PLLON_BB RCC_CR_PLLON_BB\r\n#define CR_PLLI2SON_BB RCC_CR_PLLI2SON_BB\r\n#define CR_MSION_BB RCC_CR_MSION_BB\r\n#define CSR_LSION_BB RCC_CSR_LSION_BB\r\n#define CSR_LSEON_BB RCC_CSR_LSEON_BB\r\n#define CSR_LSEBYP_BB RCC_CSR_LSEBYP_BB\r\n#define CSR_RTCEN_BB RCC_CSR_RTCEN_BB\r\n#define CSR_RTCRST_BB RCC_CSR_RTCRST_BB\r\n#define CFGR_I2SSRC_BB RCC_CFGR_I2SSRC_BB\r\n#define BDCR_RTCEN_BB RCC_BDCR_RTCEN_BB\r\n#define BDCR_BDRST_BB RCC_BDCR_BDRST_BB\r\n#define CR_HSEON_BB RCC_CR_HSEON_BB\r\n#define CSR_RMVF_BB RCC_CSR_RMVF_BB\r\n#define CR_PLLSAION_BB RCC_CR_PLLSAION_BB\r\n#define DCKCFGR_TIMPRE_BB RCC_DCKCFGR_TIMPRE_BB\r\n\r\n#define __HAL_RCC_CRS_ENABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE\r\n#define __HAL_RCC_CRS_ENABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE\r\n#define __HAL_RCC_CRS_CALCULATE_RELOADVALUE __HAL_RCC_CRS_RELOADVALUE_CALCULATE\r\n\r\n#define __HAL_RCC_GET_IT_SOURCE __HAL_RCC_GET_IT\r\n\r\n#define RCC_CRS_SYNCWARM RCC_CRS_SYNCWARN\r\n#define RCC_CRS_TRIMOV RCC_CRS_TRIMOVF\r\n\r\n#define RCC_PERIPHCLK_CK48 RCC_PERIPHCLK_CLK48\r\n#define RCC_CK48CLKSOURCE_PLLQ RCC_CLK48CLKSOURCE_PLLQ\r\n#define RCC_CK48CLKSOURCE_PLLSAIP RCC_CLK48CLKSOURCE_PLLSAIP\r\n#define RCC_CK48CLKSOURCE_PLLI2SQ RCC_CLK48CLKSOURCE_PLLI2SQ\r\n#define IS_RCC_CK48CLKSOURCE IS_RCC_CLK48CLKSOURCE\r\n#define RCC_SDIOCLKSOURCE_CK48 RCC_SDIOCLKSOURCE_CLK48\r\n\r\n#define __HAL_RCC_DFSDM_CLK_ENABLE __HAL_RCC_DFSDM1_CLK_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_DISABLE __HAL_RCC_DFSDM1_CLK_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_ENABLED __HAL_RCC_DFSDM1_IS_CLK_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_DISABLED __HAL_RCC_DFSDM1_IS_CLK_DISABLED\r\n#define __HAL_RCC_DFSDM_FORCE_RESET __HAL_RCC_DFSDM1_FORCE_RESET\r\n#define __HAL_RCC_DFSDM_RELEASE_RESET __HAL_RCC_DFSDM1_RELEASE_RESET\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_ENABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_DISABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_DISABLED\r\n#define DfsdmClockSelection Dfsdm1ClockSelection\r\n#define RCC_PERIPHCLK_DFSDM RCC_PERIPHCLK_DFSDM1\r\n#define RCC_DFSDMCLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDMCLKSOURCE_SYSCLK RCC_DFSDM1CLKSOURCE_SYSCLK\r\n#define __HAL_RCC_DFSDM_CONFIG __HAL_RCC_DFSDM1_CONFIG\r\n#define __HAL_RCC_GET_DFSDM_SOURCE __HAL_RCC_GET_DFSDM1_SOURCE\r\n#define RCC_DFSDM1CLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_SWPMI1CLKSOURCE_PCLK RCC_SWPMI1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM1CLKSOURCE_PCLK RCC_LPTIM1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM2CLKSOURCE_PCLK RCC_LPTIM2CLKSOURCE_PCLK1\r\n\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM1AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM1AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM2AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM2AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM1CLKSOURCE_APB2 RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDM2CLKSOURCE_APB2 RCC_DFSDM2CLKSOURCE_PCLK2\r\n#define RCC_FMPI2C1CLKSOURCE_APB RCC_FMPI2C1CLKSOURCE_PCLK1\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RNG_Aliased_Macros HAL RNG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_RNG_ReadyCallback(__HANDLE__) HAL_RNG_ReadyDataCallback((__HANDLE__), uint32_t random32bit)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Macros HAL RTC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32G0) || defined (STM32L412xx) || defined (STM32L422xx) || defined (STM32G4)\r\n#else\r\n#define __HAL_RTC_CLEAR_FLAG __HAL_RTC_EXTI_CLEAR_FLAG\r\n#endif\r\n#define __HAL_RTC_DISABLE_IT __HAL_RTC_EXTI_DISABLE_IT\r\n#define __HAL_RTC_ENABLE_IT __HAL_RTC_EXTI_ENABLE_IT\r\n\r\n#if defined (STM32F1)\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_CLEAR_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_ENABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_ENABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_DISABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_DISABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_GET_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GET_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_CLEAR_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_CLEAR_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_CLEAR_FLAG()))\r\n#define __HAL_RTC_EXTI_ENABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_ENABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_ENABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_ENABLE_IT()))\r\n#define __HAL_RTC_EXTI_DISABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_DISABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_DISABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_DISABLE_IT()))\r\n#define __HAL_RTC_EXTI_GET_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GET_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GET_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GET_FLAG()))\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GENERATE_SWIT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GENERATE_SWIT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GENERATE_SWIT()))\r\n#endif /* STM32F1 */\r\n\r\n#define IS_ALARM IS_RTC_ALARM\r\n#define IS_ALARM_MASK IS_RTC_ALARM_MASK\r\n#define IS_TAMPER IS_RTC_TAMPER\r\n#define IS_TAMPER_ERASE_MODE IS_RTC_TAMPER_ERASE_MODE\r\n#define IS_TAMPER_FILTER IS_RTC_TAMPER_FILTER\r\n#define IS_TAMPER_INTERRUPT IS_RTC_TAMPER_INTERRUPT\r\n#define IS_TAMPER_MASKFLAG_STATE IS_RTC_TAMPER_MASKFLAG_STATE\r\n#define IS_TAMPER_PRECHARGE_DURATION IS_RTC_TAMPER_PRECHARGE_DURATION\r\n#define IS_TAMPER_PULLUP_STATE IS_RTC_TAMPER_PULLUP_STATE\r\n#define IS_TAMPER_SAMPLING_FREQ IS_RTC_TAMPER_SAMPLING_FREQ\r\n#define IS_TAMPER_TIMESTAMPONTAMPER_DETECTION IS_RTC_TAMPER_TIMESTAMPONTAMPER_DETECTION\r\n#define IS_TAMPER_TRIGGER IS_RTC_TAMPER_TRIGGER\r\n#define IS_WAKEUP_CLOCK IS_RTC_WAKEUP_CLOCK\r\n#define IS_WAKEUP_COUNTER IS_RTC_WAKEUP_COUNTER\r\n\r\n#define __RTC_WRITEPROTECTION_ENABLE __HAL_RTC_WRITEPROTECTION_ENABLE\r\n#define __RTC_WRITEPROTECTION_DISABLE __HAL_RTC_WRITEPROTECTION_DISABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SD_Aliased_Macros HAL SD Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define SD_OCR_CID_CSD_OVERWRIETE SD_OCR_CID_CSD_OVERWRITE\r\n#define SD_CMD_SD_APP_STAUS SD_CMD_SD_APP_STATUS\r\n\r\n#if defined(STM32F4) || defined(STM32F2)\r\n#define SD_SDMMC_DISABLED SD_SDIO_DISABLED\r\n#define SD_SDMMC_FUNCTION_BUSY SD_SDIO_FUNCTION_BUSY\r\n#define SD_SDMMC_FUNCTION_FAILED SD_SDIO_FUNCTION_FAILED\r\n#define SD_SDMMC_UNKNOWN_FUNCTION SD_SDIO_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDMMC_SEN_OP_COND SD_CMD_SDIO_SEN_OP_COND\r\n#define SD_CMD_SDMMC_RW_DIRECT SD_CMD_SDIO_RW_DIRECT\r\n#define SD_CMD_SDMMC_RW_EXTENDED SD_CMD_SDIO_RW_EXTENDED\r\n#define __HAL_SD_SDMMC_ENABLE __HAL_SD_SDIO_ENABLE\r\n#define __HAL_SD_SDMMC_DISABLE __HAL_SD_SDIO_DISABLE\r\n#define __HAL_SD_SDMMC_DMA_ENABLE __HAL_SD_SDIO_DMA_ENABLE\r\n#define __HAL_SD_SDMMC_DMA_DISABLE __HAL_SD_SDIO_DMA_DISABL\r\n#define __HAL_SD_SDMMC_ENABLE_IT __HAL_SD_SDIO_ENABLE_IT\r\n#define __HAL_SD_SDMMC_DISABLE_IT __HAL_SD_SDIO_DISABLE_IT\r\n#define __HAL_SD_SDMMC_GET_FLAG __HAL_SD_SDIO_GET_FLAG\r\n#define __HAL_SD_SDMMC_CLEAR_FLAG __HAL_SD_SDIO_CLEAR_FLAG\r\n#define __HAL_SD_SDMMC_GET_IT __HAL_SD_SDIO_GET_IT\r\n#define __HAL_SD_SDMMC_CLEAR_IT __HAL_SD_SDIO_CLEAR_IT\r\n#define SDMMC_STATIC_FLAGS SDIO_STATIC_FLAGS\r\n#define SDMMC_CMD0TIMEOUT SDIO_CMD0TIMEOUT\r\n#define SD_SDMMC_SEND_IF_COND SD_SDIO_SEND_IF_COND\r\n/* alias CMSIS */\r\n#define SDMMC1_IRQn SDIO_IRQn\r\n#define SDMMC1_IRQHandler SDIO_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define SD_SDIO_DISABLED SD_SDMMC_DISABLED\r\n#define SD_SDIO_FUNCTION_BUSY SD_SDMMC_FUNCTION_BUSY\r\n#define SD_SDIO_FUNCTION_FAILED SD_SDMMC_FUNCTION_FAILED\r\n#define SD_SDIO_UNKNOWN_FUNCTION SD_SDMMC_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDIO_SEN_OP_COND SD_CMD_SDMMC_SEN_OP_COND\r\n#define SD_CMD_SDIO_RW_DIRECT SD_CMD_SDMMC_RW_DIRECT\r\n#define SD_CMD_SDIO_RW_EXTENDED SD_CMD_SDMMC_RW_EXTENDED\r\n#define __HAL_SD_SDIO_ENABLE __HAL_SD_SDMMC_ENABLE\r\n#define __HAL_SD_SDIO_DISABLE __HAL_SD_SDMMC_DISABLE\r\n#define __HAL_SD_SDIO_DMA_ENABLE __HAL_SD_SDMMC_DMA_ENABLE\r\n#define __HAL_SD_SDIO_DMA_DISABL __HAL_SD_SDMMC_DMA_DISABLE\r\n#define __HAL_SD_SDIO_ENABLE_IT __HAL_SD_SDMMC_ENABLE_IT\r\n#define __HAL_SD_SDIO_DISABLE_IT __HAL_SD_SDMMC_DISABLE_IT\r\n#define __HAL_SD_SDIO_GET_FLAG __HAL_SD_SDMMC_GET_FLAG\r\n#define __HAL_SD_SDIO_CLEAR_FLAG __HAL_SD_SDMMC_CLEAR_FLAG\r\n#define __HAL_SD_SDIO_GET_IT __HAL_SD_SDMMC_GET_IT\r\n#define __HAL_SD_SDIO_CLEAR_IT __HAL_SD_SDMMC_CLEAR_IT\r\n#define SDIO_STATIC_FLAGS\t SDMMC_STATIC_FLAGS\r\n#define SDIO_CMD0TIMEOUT\t SDMMC_CMD0TIMEOUT\r\n#define SD_SDIO_SEND_IF_COND\t SD_SDMMC_SEND_IF_COND\r\n/* alias CMSIS for compatibilities */\r\n#define SDIO_IRQn SDMMC1_IRQn\r\n#define SDIO_IRQHandler SDMMC1_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32F4) || defined(STM32F2) || defined(STM32L4) || defined(STM32H7)\r\n#define HAL_SD_CardCIDTypedef HAL_SD_CardCIDTypeDef\r\n#define HAL_SD_CardCSDTypedef HAL_SD_CardCSDTypeDef\r\n#define HAL_SD_CardStatusTypedef HAL_SD_CardStatusTypeDef\r\n#define HAL_SD_CardStateTypedef HAL_SD_CardStateTypeDef\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define HAL_MMCEx_Read_DMADoubleBuffer0CpltCallback HAL_MMCEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Read_DMADoubleBuffer1CpltCallback HAL_MMCEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer0CpltCallback HAL_MMCEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer1CpltCallback HAL_MMCEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer0CpltCallback HAL_SDEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer1CpltCallback HAL_SDEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer0CpltCallback HAL_SDEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer1CpltCallback HAL_SDEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SD_DriveTransciver_1_8V_Callback HAL_SD_DriveTransceiver_1_8V_Callback\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Macros HAL SMARTCARD Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __SMARTCARD_ENABLE_IT __HAL_SMARTCARD_ENABLE_IT\r\n#define __SMARTCARD_DISABLE_IT __HAL_SMARTCARD_DISABLE_IT\r\n#define __SMARTCARD_ENABLE __HAL_SMARTCARD_ENABLE\r\n#define __SMARTCARD_DISABLE __HAL_SMARTCARD_DISABLE\r\n#define __SMARTCARD_DMA_REQUEST_ENABLE __HAL_SMARTCARD_DMA_REQUEST_ENABLE\r\n#define __SMARTCARD_DMA_REQUEST_DISABLE __HAL_SMARTCARD_DMA_REQUEST_DISABLE\r\n\r\n#define __HAL_SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n#define __SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n\r\n#define IS_SMARTCARD_ONEBIT_SAMPLING IS_SMARTCARD_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Macros HAL SMBUS Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_SMBUS_RESET_CR1 SMBUS_RESET_CR1\r\n#define __HAL_SMBUS_RESET_CR2 SMBUS_RESET_CR2\r\n#define __HAL_SMBUS_GENERATE_START SMBUS_GENERATE_START\r\n#define __HAL_SMBUS_GET_ADDR_MATCH SMBUS_GET_ADDR_MATCH\r\n#define __HAL_SMBUS_GET_DIR SMBUS_GET_DIR\r\n#define __HAL_SMBUS_GET_STOP_MODE SMBUS_GET_STOP_MODE\r\n#define __HAL_SMBUS_GET_PEC_MODE SMBUS_GET_PEC_MODE\r\n#define __HAL_SMBUS_GET_ALERT_ENABLED SMBUS_GET_ALERT_ENABLED\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Macros HAL SPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_SPI_1LINE_TX SPI_1LINE_TX\r\n#define __HAL_SPI_1LINE_RX SPI_1LINE_RX\r\n#define __HAL_SPI_RESET_CRC SPI_RESET_CRC\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Macros HAL UART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __HAL_UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n#define __UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n\r\n#define IS_UART_WAKEUPMETHODE IS_UART_WAKEUPMETHOD\r\n\r\n#define IS_UART_ONEBIT_SAMPLE IS_UART_ONE_BIT_SAMPLE\r\n#define IS_UART_ONEBIT_SAMPLING IS_UART_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Macros HAL USART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __USART_ENABLE_IT __HAL_USART_ENABLE_IT\r\n#define __USART_DISABLE_IT __HAL_USART_DISABLE_IT\r\n#define __USART_ENABLE __HAL_USART_ENABLE\r\n#define __USART_DISABLE __HAL_USART_DISABLE\r\n\r\n#define __HAL_USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n#define __USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_USB_Aliased_Macros HAL USB Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define USB_EXTI_LINE_WAKEUP USB_WAKEUP_EXTI_LINE\r\n\r\n#define USB_FS_EXTI_TRIGGER_RISING_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_FS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_FS_EXTI_LINE_WAKEUP USB_OTG_FS_WAKEUP_EXTI_LINE\r\n\r\n#define USB_HS_EXTI_TRIGGER_RISING_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_HS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_HS_EXTI_LINE_WAKEUP USB_OTG_HS_WAKEUP_EXTI_LINE\r\n\r\n#define __HAL_USB_EXTI_ENABLE_IT __HAL_USB_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_EXTI_DISABLE_IT __HAL_USB_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_EXTI_GET_FLAG __HAL_USB_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_EXTI_CLEAR_FLAG __HAL_USB_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_EXTI_SET_RISING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n\r\n#define __HAL_USB_FS_EXTI_ENABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_FS_EXTI_DISABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_FS_EXTI_GET_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_FS_EXTI_CLEAR_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_FS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_GENERATE_SWIT __HAL_USB_OTG_FS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define __HAL_USB_HS_EXTI_ENABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_HS_EXTI_DISABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_HS_EXTI_GET_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_HS_EXTI_CLEAR_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_HS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_GENERATE_SWIT __HAL_USB_OTG_HS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define HAL_PCD_ActiveRemoteWakeup HAL_PCD_ActivateRemoteWakeup\r\n#define HAL_PCD_DeActiveRemoteWakeup HAL_PCD_DeActivateRemoteWakeup\r\n\r\n#define HAL_PCD_SetTxFiFo HAL_PCDEx_SetTxFiFo\r\n#define HAL_PCD_SetRxFiFo HAL_PCDEx_SetRxFiFo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Macros HAL TIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_TIM_SetICPrescalerValue TIM_SET_ICPRESCALERVALUE\r\n#define __HAL_TIM_ResetICPrescalerValue TIM_RESET_ICPRESCALERVALUE\r\n\r\n#define TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n#define TIM_GET_CLEAR_IT __HAL_TIM_CLEAR_IT\r\n\r\n#define __HAL_TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n\r\n#define __HAL_TIM_DIRECTION_STATUS __HAL_TIM_IS_TIM_COUNTING_DOWN\r\n#define __HAL_TIM_PRESCALER __HAL_TIM_SET_PRESCALER\r\n#define __HAL_TIM_SetCounter __HAL_TIM_SET_COUNTER\r\n#define __HAL_TIM_GetCounter __HAL_TIM_GET_COUNTER\r\n#define __HAL_TIM_SetAutoreload __HAL_TIM_SET_AUTORELOAD\r\n#define __HAL_TIM_GetAutoreload __HAL_TIM_GET_AUTORELOAD\r\n#define __HAL_TIM_SetClockDivision __HAL_TIM_SET_CLOCKDIVISION\r\n#define __HAL_TIM_GetClockDivision __HAL_TIM_GET_CLOCKDIVISION\r\n#define __HAL_TIM_SetICPrescaler __HAL_TIM_SET_ICPRESCALER\r\n#define __HAL_TIM_GetICPrescaler __HAL_TIM_GET_ICPRESCALER\r\n#define __HAL_TIM_SetCompare __HAL_TIM_SET_COMPARE\r\n#define __HAL_TIM_GetCompare __HAL_TIM_GET_COMPARE\r\n\r\n#define TIM_BREAKINPUTSOURCE_DFSDM TIM_BREAKINPUTSOURCE_DFSDM1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Macros HAL ETH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_ETH_EXTI_ENABLE_IT __HAL_ETH_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_ETH_EXTI_DISABLE_IT __HAL_ETH_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_ETH_EXTI_GET_FLAG __HAL_ETH_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_ETH_EXTI_CLEAR_FLAG __HAL_ETH_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_ETH_EXTI_SET_RISING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_RISING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLINGRISING_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLINGRISING_TRIGGER\r\n\r\n#define ETH_PROMISCIOUSMODE_ENABLE ETH_PROMISCUOUS_MODE_ENABLE\r\n#define ETH_PROMISCIOUSMODE_DISABLE ETH_PROMISCUOUS_MODE_DISABLE\r\n#define IS_ETH_PROMISCIOUS_MODE IS_ETH_PROMISCUOUS_MODE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Macros HAL LTDC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_LTDC_LAYER LTDC_LAYER\r\n#define __HAL_LTDC_RELOAD_CONFIG __HAL_LTDC_RELOAD_IMMEDIATE_CONFIG\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SAI_Aliased_Macros HAL SAI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define SAI_OUTPUTDRIVE_DISABLED SAI_OUTPUTDRIVE_DISABLE\r\n#define SAI_OUTPUTDRIVE_ENABLED SAI_OUTPUTDRIVE_ENABLE\r\n#define SAI_MASTERDIVIDER_ENABLED SAI_MASTERDIVIDER_ENABLE\r\n#define SAI_MASTERDIVIDER_DISABLED SAI_MASTERDIVIDER_DISABLE\r\n#define SAI_STREOMODE SAI_STEREOMODE\r\n#define SAI_FIFOStatus_Empty SAI_FIFOSTATUS_EMPTY\r\n#define SAI_FIFOStatus_Less1QuarterFull SAI_FIFOSTATUS_LESS1QUARTERFULL\r\n#define SAI_FIFOStatus_1QuarterFull SAI_FIFOSTATUS_1QUARTERFULL\r\n#define SAI_FIFOStatus_HalfFull SAI_FIFOSTATUS_HALFFULL\r\n#define SAI_FIFOStatus_3QuartersFull SAI_FIFOSTATUS_3QUARTERFULL\r\n#define SAI_FIFOStatus_Full SAI_FIFOSTATUS_FULL\r\n#define IS_SAI_BLOCK_MONO_STREO_MODE IS_SAI_BLOCK_MONO_STEREO_MODE\r\n#define SAI_SYNCHRONOUS_EXT SAI_SYNCHRONOUS_EXT_SAI1\r\n#define SAI_SYNCEXT_IN_ENABLE SAI_SYNCEXT_OUTBLOCKA_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPDIFRX_Aliased_Macros HAL SPDIFRX Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32H7)\r\n#define HAL_SPDIFRX_ReceiveControlFlow HAL_SPDIFRX_ReceiveCtrlFlow\r\n#define HAL_SPDIFRX_ReceiveControlFlow_IT HAL_SPDIFRX_ReceiveCtrlFlow_IT\r\n#define HAL_SPDIFRX_ReceiveControlFlow_DMA HAL_SPDIFRX_ReceiveCtrlFlow_DMA\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Functions HAL HRTIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32H7) || defined (STM32G4) || defined (STM32F3)\r\n#define HAL_HRTIM_WaveformCounterStart_IT HAL_HRTIM_WaveformCountStart_IT\r\n#define HAL_HRTIM_WaveformCounterStart_DMA HAL_HRTIM_WaveformCountStart_DMA\r\n#define HAL_HRTIM_WaveformCounterStart HAL_HRTIM_WaveformCountStart\r\n#define HAL_HRTIM_WaveformCounterStop_IT HAL_HRTIM_WaveformCountStop_IT\r\n#define HAL_HRTIM_WaveformCounterStop_DMA HAL_HRTIM_WaveformCountStop_DMA\r\n#define HAL_HRTIM_WaveformCounterStop HAL_HRTIM_WaveformCountStop\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_QSPI_Aliased_Macros HAL QSPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32L4)\r\n#define HAL_QPSI_TIMEOUT_DEFAULT_VALUE HAL_QSPI_TIMEOUT_DEFAULT_VALUE\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Macros HAL PPP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32_HAL_LEGACY */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal.h\r\n * @author MCD Application Team\r\n * @brief This file contains all the functions prototypes for the HAL \r\n * module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_H\r\n#define __STM32F3xx_HAL_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_conf.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL\r\n * @{\r\n */ \r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup HAL_Private_Macros\r\n * @{\r\n */\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Constants HAL Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_TICK_FREQ Tick Frequency\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_TICK_FREQ_10HZ = 100U,\r\n HAL_TICK_FREQ_100HZ = 10U,\r\n HAL_TICK_FREQ_1KHZ = 1U,\r\n HAL_TICK_FREQ_DEFAULT = HAL_TICK_FREQ_1KHZ\r\n} HAL_TickFreqTypeDef;\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup HAL_Exported_Constants HAL Exported Constants\r\n * @{\r\n */\r\n/** @defgroup SYSCFG_BitAddress_AliasRegion SYSCFG registers bit address in the alias region\r\n * @brief SYSCFG registers bit address in the alias region\r\n * @{\r\n */\r\n/* ------------ SYSCFG registers bit address in the alias region -------------*/\r\n#define SYSCFG_OFFSET (SYSCFG_BASE - PERIPH_BASE)\r\n/* --- CFGR2 Register ---*/\r\n/* Alias word address of BYP_ADDR_PAR bit */\r\n#define CFGR2_OFFSET (SYSCFG_OFFSET + 0x18U)\r\n#define BYPADDRPAR_BitNumber 0x04U\r\n#define CFGR2_BYPADDRPAR_BB (PERIPH_BB_BASE + (CFGR2_OFFSET * 32U) + (BYPADDRPAR_BitNumber * 4U))\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(SYSCFG_CFGR1_DMA_RMP)\r\n/** @defgroup HAL_DMA_Remapping HAL DMA Remapping\r\n * Elements values convention: 0xXXYYYYYY\r\n * - YYYYYY : Position in the register\r\n * - XX : Register index\r\n * - 00: CFGR1 register in SYSCFG\r\n * - 01: CFGR3 register in SYSCFG (not available on STM32F373xC/STM32F378xx devices)\r\n * @{\r\n */\r\n#define HAL_REMAPDMA_ADC24_DMA2_CH34 (0x00000100U) /*!< ADC24 DMA remap (STM32F303xB/C/E, STM32F358xx and STM32F398xx devices)\r\n 1: Remap (ADC24 DMA requests mapped on DMA2 channels 3 and 4) */\r\n#define HAL_REMAPDMA_TIM16_DMA1_CH6 (0x00000800U) /*!< TIM16 DMA request remap\r\n 1: Remap (TIM16_CH1 and TIM16_UP DMA requests mapped on DMA1 channel 6) */\r\n#define HAL_REMAPDMA_TIM17_DMA1_CH7 (0x00001000U) /*!< TIM17 DMA request remap\r\n 1: Remap (TIM17_CH1 and TIM17_UP DMA requests mapped on DMA1 channel 7) */\r\n#define HAL_REMAPDMA_TIM6_DAC1_CH1_DMA1_CH3 (0x00002000U) /*!< TIM6 and DAC channel1 DMA remap (STM32F303xB/C/E, STM32F358xx and STM32F398xx devices)\r\n 1: Remap (TIM6_UP and DAC_CH1 DMA requests mapped on DMA1 channel 3) */\r\n#define HAL_REMAPDMA_TIM7_DAC1_CH2_DMA1_CH4 (0x00004000U) /*!< TIM7 and DAC channel2 DMA remap (STM32F303xB/C/E, STM32F358xx and STM32F398xx devices)\r\n 1: Remap (TIM7_UP and DAC_CH2 DMA requests mapped on DMA1 channel 4) */\r\n#define HAL_REMAPDMA_DAC2_CH1_DMA1_CH5 (0x00008000U) /*!< DAC2 channel1 DMA remap (STM32F303x4/6/8 devices only)\r\n 1: Remap (DAC2_CH1 DMA requests mapped on DMA1 channel 5) */\r\n#define HAL_REMAPDMA_TIM18_DAC2_CH1_DMA1_CH5 (0x00008000U) /*!< DAC2 channel1 DMA remap (STM32F303x4/6/8 devices only)\r\n 1: Remap (DAC2_CH1 DMA requests mapped on DMA1 channel 5) */\r\n#if defined(SYSCFG_CFGR3_DMA_RMP)\r\n#if !defined(HAL_REMAP_CFGR3_MASK) \r\n#define HAL_REMAP_CFGR3_MASK (0x01000000U)\r\n#endif\r\n\r\n#define HAL_REMAPDMA_SPI1_RX_DMA1_CH2 (0x01000003U) /*!< SPI1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 11: Map on DMA1 channel 2 */\r\n#define HAL_REMAPDMA_SPI1_RX_DMA1_CH4 (0x01000001U) /*!< SPI1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 01: Map on DMA1 channel 4 */\r\n#define HAL_REMAPDMA_SPI1_RX_DMA1_CH6 (0x01000002U) /*!< SPI1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 10: Map on DMA1 channel 6 */\r\n#define HAL_REMAPDMA_SPI1_TX_DMA1_CH3 (0x0100000CU) /*!< SPI1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 11: Map on DMA1 channel 3 */\r\n#define HAL_REMAPDMA_SPI1_TX_DMA1_CH5 (0x01000004U) /*!< SPI1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 01: Map on DMA1 channel 5 */\r\n#define HAL_REMAPDMA_SPI1_TX_DMA1_CH7 (0x01000008U) /*!< SPI1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 10: Map on DMA1 channel 7 */\r\n#define HAL_REMAPDMA_I2C1_RX_DMA1_CH7 (0x01000030U) /*!< I2C1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 11: Map on DMA1 channel 7 */\r\n#define HAL_REMAPDMA_I2C1_RX_DMA1_CH3 (0x01000010U) /*!< I2C1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 01: Map on DMA1 channel 3 */\r\n#define HAL_REMAPDMA_I2C1_RX_DMA1_CH5 (0x01000020U) /*!< I2C1_RX DMA remap (STM32F303x4/6/8 devices only)\r\n 10: Map on DMA1 channel 5 */\r\n#define HAL_REMAPDMA_I2C1_TX_DMA1_CH6 (0x010000C0U) /*!< I2C1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 11: Map on DMA1 channel 6 */\r\n#define HAL_REMAPDMA_I2C1_TX_DMA1_CH2 (0x01000040U) /*!< I2C1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 01: Map on DMA1 channel 2 */\r\n#define HAL_REMAPDMA_I2C1_TX_DMA1_CH4 (0x01000080U) /*!< I2C1_TX DMA remap (STM32F303x4/6/8 devices only)\r\n 10: Map on DMA1 channel 4 */\r\n#define HAL_REMAPDMA_ADC2_DMA1_CH2 (0x01000100U) /*!< ADC2 DMA remap\r\n x0: No remap (ADC2 on DMA2)\r\n 10: Map on DMA1 channel 2 */\r\n#define HAL_REMAPDMA_ADC2_DMA1_CH4 (0x01000300U) /*!< ADC2 DMA remap\r\n 11: Map on DMA1 channel 4 */\r\n#endif /* SYSCFG_CFGR3_DMA_RMP */\r\n\r\n#if defined(SYSCFG_CFGR3_DMA_RMP)\r\n#define IS_DMA_REMAP(RMP) ((((RMP) & HAL_REMAPDMA_ADC24_DMA2_CH34) == HAL_REMAPDMA_ADC24_DMA2_CH34) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM16_DMA1_CH6) == HAL_REMAPDMA_TIM16_DMA1_CH6) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM17_DMA1_CH7) == HAL_REMAPDMA_TIM17_DMA1_CH7) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM6_DAC1_CH1_DMA1_CH3) == HAL_REMAPDMA_TIM6_DAC1_CH1_DMA1_CH3) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM7_DAC1_CH2_DMA1_CH4) == HAL_REMAPDMA_TIM7_DAC1_CH2_DMA1_CH4) || \\\r\n (((RMP) & HAL_REMAPDMA_DAC2_CH1_DMA1_CH5) == HAL_REMAPDMA_DAC2_CH1_DMA1_CH5) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM18_DAC2_CH1_DMA1_CH5) == HAL_REMAPDMA_TIM18_DAC2_CH1_DMA1_CH5) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_RX_DMA1_CH2) == HAL_REMAPDMA_SPI1_RX_DMA1_CH2) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_RX_DMA1_CH4) == HAL_REMAPDMA_SPI1_RX_DMA1_CH4) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_RX_DMA1_CH6) == HAL_REMAPDMA_SPI1_RX_DMA1_CH6) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_TX_DMA1_CH3) == HAL_REMAPDMA_SPI1_TX_DMA1_CH3) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_TX_DMA1_CH5) == HAL_REMAPDMA_SPI1_TX_DMA1_CH5) || \\\r\n (((RMP) & HAL_REMAPDMA_SPI1_TX_DMA1_CH7) == HAL_REMAPDMA_SPI1_TX_DMA1_CH7) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_RX_DMA1_CH7) == HAL_REMAPDMA_I2C1_RX_DMA1_CH7) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_RX_DMA1_CH3) == HAL_REMAPDMA_I2C1_RX_DMA1_CH3) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_RX_DMA1_CH5) == HAL_REMAPDMA_I2C1_RX_DMA1_CH5) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_TX_DMA1_CH6) == HAL_REMAPDMA_I2C1_TX_DMA1_CH6) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_TX_DMA1_CH2) == HAL_REMAPDMA_I2C1_TX_DMA1_CH2) || \\\r\n (((RMP) & HAL_REMAPDMA_I2C1_TX_DMA1_CH4) == HAL_REMAPDMA_I2C1_TX_DMA1_CH4) || \\\r\n (((RMP) & HAL_REMAPDMA_ADC2_DMA1_CH2) == HAL_REMAPDMA_ADC2_DMA1_CH2) || \\\r\n (((RMP) & HAL_REMAPDMA_ADC2_DMA1_CH4) == HAL_REMAPDMA_ADC2_DMA1_CH4))\r\n#else\r\n#define IS_DMA_REMAP(RMP) ((((RMP) & HAL_REMAPDMA_ADC24_DMA2_CH34) == HAL_REMAPDMA_ADC24_DMA2_CH34) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM16_DMA1_CH6) == HAL_REMAPDMA_TIM16_DMA1_CH6) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM17_DMA1_CH7) == HAL_REMAPDMA_TIM17_DMA1_CH7) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM6_DAC1_CH1_DMA1_CH3) == HAL_REMAPDMA_TIM6_DAC1_CH1_DMA1_CH3) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM7_DAC1_CH2_DMA1_CH4) == HAL_REMAPDMA_TIM7_DAC1_CH2_DMA1_CH4) || \\\r\n (((RMP) & HAL_REMAPDMA_DAC2_CH1_DMA1_CH5) == HAL_REMAPDMA_DAC2_CH1_DMA1_CH5) || \\\r\n (((RMP) & HAL_REMAPDMA_TIM18_DAC2_CH1_DMA1_CH5) == HAL_REMAPDMA_TIM18_DAC2_CH1_DMA1_CH5))\r\n#endif /* SYSCFG_CFGR3_DMA_RMP && SYSCFG_CFGR1_DMA_RMP*/\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR1_DMA_RMP */\r\n\r\n/** @defgroup HAL_Trigger_Remapping HAL Trigger Remapping\r\n * Elements values convention: 0xXXYYYYYY\r\n * - YYYYYY : Position in the register\r\n * - XX : Register index\r\n * - 00: CFGR1 register in SYSCFG\r\n * - 01: CFGR3 register in SYSCFG\r\n * @{\r\n */\r\n#define HAL_REMAPTRIGGER_DAC1_TRIG (0x00000080U) /*!< DAC trigger remap (when TSEL = 001 on STM32F303xB/C and STM32F358xx devices)\r\n 0: No remap (DAC trigger is TIM8_TRGO)\r\n 1: Remap (DAC trigger is TIM3_TRGO) */\r\n#define HAL_REMAPTRIGGER_TIM1_ITR3 (0x00000040U) /*!< TIM1 ITR3 trigger remap\r\n 0: No remap\r\n 1: Remap (TIM1_TRG3 = TIM17_OC) */\r\n#if defined(SYSCFG_CFGR3_TRIGGER_RMP)\r\n#if !defined(HAL_REMAP_CFGR3_MASK) \r\n#define HAL_REMAP_CFGR3_MASK (0x01000000U)\r\n#endif\r\n#define HAL_REMAPTRIGGER_DAC1_TRIG3 (0x01010000U) /*!< DAC1_CH1 / DAC1_CH2 Trigger remap\r\n 0: Remap (DAC trigger is TIM15_TRGO)\r\n 1: Remap (DAC trigger is HRTIM1_DAC1_TRIG1) */\r\n#define HAL_REMAPTRIGGER_DAC1_TRIG5 (0x01020000U) /*!< DAC1_CH1 / DAC1_CH2 Trigger remap\r\n 0: No remap\r\n 1: Remap (DAC trigger is HRTIM1_DAC1_TRIG2) */\r\n#define IS_HAL_REMAPTRIGGER(RMP) ((((RMP) & HAL_REMAPTRIGGER_DAC1) == HAL_REMAPTRIGGER_DAC1) || \\\r\n (((RMP) & HAL_REMAPTRIGGER_TIM1_ITR3) == HAL_REMAPTRIGGER_TIM1_ITR3) || \\\r\n (((RMP) & HAL_REMAPTRIGGER_DAC1_TRIG3) == HAL_REMAPTRIGGER_DAC1_TRIG3) || \\\r\n (((RMP) & HAL_REMAPTRIGGER_DAC1_TRIG5) == HAL_REMAPTRIGGER_DAC1_TRIG5))\r\n#else\r\n#define IS_HAL_REMAPTRIGGER(RMP) ((((RMP) & HAL_REMAPTRIGGER_DAC1) == HAL_REMAPTRIGGER_DAC1) || \\\r\n (((RMP) & HAL_REMAPTRIGGER_TIM1_ITR3) == HAL_REMAPTRIGGER_TIM1_ITR3))\r\n#endif /* SYSCFG_CFGR3_TRIGGER_RMP */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined (STM32F302xE)\r\n/** @defgroup HAL_ADC_Trigger_Remapping HAL ADC Trigger Remapping\r\n * @{\r\n */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT2 SYSCFG_CFGR4_ADC12_EXT2_RMP /*!< Input trigger of ADC12 regular channel EXT2\r\n 0: No remap (TIM1_CC3)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT3 SYSCFG_CFGR4_ADC12_EXT3_RMP /*!< Input trigger of ADC12 regular channel EXT3\r\n 0: No remap (TIM2_CC2)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT5 SYSCFG_CFGR4_ADC12_EXT5_RMP /*!< Input trigger of ADC12 regular channel EXT5\r\n 0: No remap (TIM4_CC4)\r\n 1: Remap (TIM20_CC1) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT13 SYSCFG_CFGR4_ADC12_EXT13_RMP /*!< Input trigger of ADC12 regular channel EXT13\r\n 0: No remap (TIM6_TRGO)\r\n 1: Remap (TIM20_CC2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT15 SYSCFG_CFGR4_ADC12_EXT15_RMP /*!< Input trigger of ADC12 regular channel EXT15\r\n 0: No remap (TIM3_CC4)\r\n 1: Remap (TIM20_CC3) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT3 SYSCFG_CFGR4_ADC12_JEXT3_RMP /*!< Input trigger of ADC12 injected channel JEXT3\r\n 0: No remap (TIM2_CC1)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT6 SYSCFG_CFGR4_ADC12_JEXT6_RMP /*!< Input trigger of ADC12 injected channel JEXT6\r\n 0: No remap (EXTI line 15)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT13 SYSCFG_CFGR4_ADC12_JEXT13_RMP /*!< Input trigger of ADC12 injected channel JEXT13\r\n 0: No remap (TIM3_CC1)\r\n 1: Remap (TIM20_CC4) */\r\n\r\n#define IS_HAL_REMAPADCTRIGGER(RMP) ((((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT2) == HAL_REMAPADCTRIGGER_ADC12_EXT2) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT3) == HAL_REMAPADCTRIGGER_ADC12_EXT3) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT5) == HAL_REMAPADCTRIGGER_ADC12_EXT5) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT13) == HAL_REMAPADCTRIGGER_ADC12_EXT13) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT15) == HAL_REMAPADCTRIGGER_ADC12_EXT15) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT3) == HAL_REMAPADCTRIGGER_ADC12_JEXT3) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT6) == HAL_REMAPADCTRIGGER_ADC12_JEXT6) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT13) == HAL_REMAPADCTRIGGER_ADC12_JEXT13))\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F302xE */\r\n\r\n#if defined (STM32F303xE) || defined (STM32F398xx)\r\n/** @defgroup HAL_ADC_Trigger_Remapping HAL ADC Trigger Remapping\r\n * @{\r\n */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT2 SYSCFG_CFGR4_ADC12_EXT2_RMP /*!< Input trigger of ADC12 regular channel EXT2\r\n 0: No remap (TIM1_CC3)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT3 SYSCFG_CFGR4_ADC12_EXT3_RMP /*!< Input trigger of ADC12 regular channel EXT3\r\n 0: No remap (TIM2_CC2)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT5 SYSCFG_CFGR4_ADC12_EXT5_RMP /*!< Input trigger of ADC12 regular channel EXT5\r\n 0: No remap (TIM4_CC4)\r\n 1: Remap (TIM20_CC1) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT13 SYSCFG_CFGR4_ADC12_EXT13_RMP /*!< Input trigger of ADC12 regular channel EXT13\r\n 0: No remap (TIM6_TRGO)\r\n 1: Remap (TIM20_CC2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_EXT15 SYSCFG_CFGR4_ADC12_EXT15_RMP /*!< Input trigger of ADC12 regular channel EXT15\r\n 0: No remap (TIM3_CC4)\r\n 1: Remap (TIM20_CC3) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT3 SYSCFG_CFGR4_ADC12_JEXT3_RMP /*!< Input trigger of ADC12 injected channel JEXT3\r\n 0: No remap (TIM2_CC1)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT6 SYSCFG_CFGR4_ADC12_JEXT6_RMP /*!< Input trigger of ADC12 injected channel JEXT6\r\n 0: No remap (EXTI line 15)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC12_JEXT13 SYSCFG_CFGR4_ADC12_JEXT13_RMP /*!< Input trigger of ADC12 injected channel JEXT13\r\n 0: No remap (TIM3_CC1)\r\n 1: Remap (TIM20_CC4) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_EXT5 SYSCFG_CFGR4_ADC34_EXT5_RMP /*!< Input trigger of ADC34 regular channel EXT5\r\n 0: No remap (EXTI line 2)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_EXT6 SYSCFG_CFGR4_ADC34_EXT6_RMP /*!< Input trigger of ADC34 regular channel EXT6\r\n 0: No remap (TIM4_CC1)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_EXT15 SYSCFG_CFGR4_ADC34_EXT15_RMP /*!< Input trigger of ADC34 regular channel EXT15\r\n 0: No remap (TIM2_CC1)\r\n 1: Remap (TIM20_CC1) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_JEXT5 SYSCFG_CFGR4_ADC34_JEXT5_RMP /*!< Input trigger of ADC34 injected channel JEXT5\r\n 0: No remap (TIM4_CC3)\r\n 1: Remap (TIM20_TRGO) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_JEXT11 SYSCFG_CFGR4_ADC34_JEXT11_RMP /*!< Input trigger of ADC34 injected channel JEXT11\r\n 0: No remap (TIM1_CC3)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define HAL_REMAPADCTRIGGER_ADC34_JEXT14 SYSCFG_CFGR4_ADC34_JEXT14_RMP /*!< Input trigger of ADC34 injected channel JEXT14\r\n 0: No remap (TIM7_TRGO)\r\n 1: Remap (TIM20_CC2) */\r\n\r\n#define IS_HAL_REMAPADCTRIGGER(RMP) ((((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT2) == HAL_REMAPADCTRIGGER_ADC12_EXT2) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT3) == HAL_REMAPADCTRIGGER_ADC12_EXT3) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT5) == HAL_REMAPADCTRIGGER_ADC12_EXT5) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT13) == HAL_REMAPADCTRIGGER_ADC12_EXT13) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_EXT15) == HAL_REMAPADCTRIGGER_ADC12_EXT15) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT3) == HAL_REMAPADCTRIGGER_ADC12_JEXT3) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT6) == HAL_REMAPADCTRIGGER_ADC12_JEXT6) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC12_JEXT13) == HAL_REMAPADCTRIGGER_ADC12_JEXT13) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_EXT5) == HAL_REMAPADCTRIGGER_ADC34_EXT5) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_EXT6) == HAL_REMAPADCTRIGGER_ADC34_EXT6) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_EXT15) == HAL_REMAPADCTRIGGER_ADC34_EXT15) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_JEXT5) == HAL_REMAPADCTRIGGER_ADC34_JEXT5) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_JEXT11) == HAL_REMAPADCTRIGGER_ADC34_JEXT11) || \\\r\n (((RMP) & HAL_REMAPADCTRIGGER_ADC34_JEXT14) == HAL_REMAPADCTRIGGER_ADC34_JEXT14))\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n/** @defgroup SYSCFG_FastModePlus_GPIO Fast-mode Plus on GPIO\r\n * @{\r\n */\r\n\r\n/** @brief Fast-mode Plus driving capability on a specific GPIO\r\n */ \r\n#if defined(SYSCFG_CFGR1_I2C_PB6_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB6 ((uint32_t)SYSCFG_CFGR1_I2C_PB6_FMP) /*!< Enable Fast-mode Plus on PB6 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB6_FMP */\r\n\r\n#if defined(SYSCFG_CFGR1_I2C_PB7_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB7 ((uint32_t)SYSCFG_CFGR1_I2C_PB7_FMP) /*!< Enable Fast-mode Plus on PB7 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB7_FMP */\r\n\r\n#if defined(SYSCFG_CFGR1_I2C_PB8_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB8 ((uint32_t)SYSCFG_CFGR1_I2C_PB8_FMP) /*!< Enable Fast-mode Plus on PB8 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB8_FMP */\r\n\r\n#if defined(SYSCFG_CFGR1_I2C_PB9_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB9 ((uint32_t)SYSCFG_CFGR1_I2C_PB9_FMP) /*!< Enable Fast-mode Plus on PB9 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB9_FMP */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(SYSCFG_RCR_PAGE0)\r\n/* CCM-SRAM defined */\r\n/** @defgroup HAL_Page_Write_Protection HAL CCM RAM page write protection\r\n * @{\r\n */\r\n#define HAL_SYSCFG_WP_PAGE0 (SYSCFG_RCR_PAGE0) /*!< ICODE SRAM Write protection page 0 */\r\n#define HAL_SYSCFG_WP_PAGE1 (SYSCFG_RCR_PAGE1) /*!< ICODE SRAM Write protection page 1 */\r\n#define HAL_SYSCFG_WP_PAGE2 (SYSCFG_RCR_PAGE2) /*!< ICODE SRAM Write protection page 2 */\r\n#define HAL_SYSCFG_WP_PAGE3 (SYSCFG_RCR_PAGE3) /*!< ICODE SRAM Write protection page 3 */\r\n#if defined(SYSCFG_RCR_PAGE4)\r\n/* More than 4KB CCM-SRAM defined */\r\n#define HAL_SYSCFG_WP_PAGE4 (SYSCFG_RCR_PAGE4) /*!< ICODE SRAM Write protection page 4 */\r\n#define HAL_SYSCFG_WP_PAGE5 (SYSCFG_RCR_PAGE5) /*!< ICODE SRAM Write protection page 5 */\r\n#define HAL_SYSCFG_WP_PAGE6 (SYSCFG_RCR_PAGE6) /*!< ICODE SRAM Write protection page 6 */\r\n#define HAL_SYSCFG_WP_PAGE7 (SYSCFG_RCR_PAGE7) /*!< ICODE SRAM Write protection page 7 */\r\n#endif /* SYSCFG_RCR_PAGE4 */\r\n#if defined(SYSCFG_RCR_PAGE8)\r\n#define HAL_SYSCFG_WP_PAGE8 (SYSCFG_RCR_PAGE8) /*!< ICODE SRAM Write protection page 8 */\r\n#define HAL_SYSCFG_WP_PAGE9 (SYSCFG_RCR_PAGE9) /*!< ICODE SRAM Write protection page 9 */\r\n#define HAL_SYSCFG_WP_PAGE10 (SYSCFG_RCR_PAGE10) /*!< ICODE SRAM Write protection page 10 */\r\n#define HAL_SYSCFG_WP_PAGE11 (SYSCFG_RCR_PAGE11) /*!< ICODE SRAM Write protection page 11 */\r\n#define HAL_SYSCFG_WP_PAGE12 (SYSCFG_RCR_PAGE12) /*!< ICODE SRAM Write protection page 12 */\r\n#define HAL_SYSCFG_WP_PAGE13 (SYSCFG_RCR_PAGE13) /*!< ICODE SRAM Write protection page 13 */\r\n#define HAL_SYSCFG_WP_PAGE14 (SYSCFG_RCR_PAGE14) /*!< ICODE SRAM Write protection page 14 */\r\n#define HAL_SYSCFG_WP_PAGE15 (SYSCFG_RCR_PAGE15) /*!< ICODE SRAM Write protection page 15 */\r\n#endif /* SYSCFG_RCR_PAGE8 */\r\n\r\n#if defined(SYSCFG_RCR_PAGE8)\r\n#define IS_HAL_SYSCFG_WP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0xFFFFU))\r\n#elif defined(SYSCFG_RCR_PAGE4)\r\n#define IS_HAL_SYSCFG_WP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0x00FFU))\r\n#else\r\n#define IS_HAL_SYSCFG_WP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0x000FU))\r\n#endif /* SYSCFG_RCR_PAGE8 */ \r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_RCR_PAGE0 */\r\n\r\n/** @defgroup HAL_SYSCFG_Interrupts HAL SYSCFG Interrupts\r\n * @{\r\n */\r\n#define HAL_SYSCFG_IT_FPU_IOC (SYSCFG_CFGR1_FPU_IE_0) /*!< Floating Point Unit Invalid operation Interrupt */\r\n#define HAL_SYSCFG_IT_FPU_DZC (SYSCFG_CFGR1_FPU_IE_1) /*!< Floating Point Unit Divide-by-zero Interrupt */\r\n#define HAL_SYSCFG_IT_FPU_UFC (SYSCFG_CFGR1_FPU_IE_2) /*!< Floating Point Unit Underflow Interrupt */\r\n#define HAL_SYSCFG_IT_FPU_OFC (SYSCFG_CFGR1_FPU_IE_3) /*!< Floating Point Unit Overflow Interrupt */\r\n#define HAL_SYSCFG_IT_FPU_IDC (SYSCFG_CFGR1_FPU_IE_4) /*!< Floating Point Unit Input denormal Interrupt */\r\n#define HAL_SYSCFG_IT_FPU_IXC (SYSCFG_CFGR1_FPU_IE_5) /*!< Floating Point Unit Inexact Interrupt */\r\n\r\n#define IS_HAL_SYSCFG_INTERRUPT(__INTERRUPT__) ((((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_0) == SYSCFG_CFGR1_FPU_IE_0) || \\\r\n (((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_1) == SYSCFG_CFGR1_FPU_IE_1) || \\\r\n (((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_2) == SYSCFG_CFGR1_FPU_IE_2) || \\\r\n (((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_3) == SYSCFG_CFGR1_FPU_IE_3) || \\\r\n (((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_4) == SYSCFG_CFGR1_FPU_IE_4) || \\\r\n (((__INTERRUPT__) & SYSCFG_CFGR1_FPU_IE_5) == SYSCFG_CFGR1_FPU_IE_5))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Macros HAL Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup Debug_MCU_APB1_Freeze Freeze/Unfreeze APB1 Peripherals in Debug mode\r\n * @{\r\n */\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM2() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM2_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM2() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM2_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM2_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM3() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM3_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM3() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM3_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM3_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM4() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM4_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM4() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM4_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM4_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM5() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM5_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM5() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM5_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM5_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM6() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM6_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM6() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM6_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM6_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM7() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM7_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM7() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM7_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM7_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM12_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM12() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM12_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM12() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM12_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM12_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM13_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM13() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM13_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM13() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM13_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM13_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM14_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM14() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM14_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM14() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM14_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM14_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_TIM18_STOP)\r\n#define __HAL_FREEZE_TIM18_DBGMCU() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_TIM18_STOP))\r\n#define __HAL_UNFREEZE_TIM18_DBGMCU() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_TIM18_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_TIM14_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_FREEZE_RTC() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_RTC_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_RTC() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_RTC_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_RTC_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_WWDG() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_WWDG_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_WWDG() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_WWDG_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_WWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_IWDG() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_IWDG_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_IWDG() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_IWDG_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_IWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT)\r\n#define __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT))\r\n#define __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT))\r\n#endif /* DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT)\r\n#define __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT))\r\n#define __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT))\r\n#endif /* DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT)\r\n#define __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT))\r\n#define __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT))\r\n#endif /* DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT */\r\n\r\n#if defined(DBGMCU_APB1_FZ_DBG_CAN_STOP)\r\n#define __HAL_FREEZE_CAN_DBGMCU() (DBGMCU->APB1FZ |= (DBGMCU_APB1_FZ_DBG_CAN_STOP))\r\n#define __HAL_UNFREEZE_CAN_DBGMCU() (DBGMCU->APB1FZ &= ~(DBGMCU_APB1_FZ_DBG_CAN_STOP))\r\n#endif /* DBGMCU_APB1_FZ_DBG_CAN_STOP */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup Debug_MCU_APB2_Freeze Freeze/Unfreeze APB2 Peripherals in Debug mode\r\n * @{\r\n */\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM1() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM1_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM1() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM1_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM8() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM8_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM8() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM8_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM8_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM15() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM15_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM15() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM15_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM15_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM16() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM16_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM16() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM16_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM16_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM17() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM17_STOP))\r\n#define __HAL_DBGMCU_UNFREEZE_TIM17() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM17_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM17_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM19_STOP)\r\n#define __HAL_FREEZE_TIM19_DBGMCU() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM19_STOP))\r\n#define __HAL_UNFREEZE_TIM19_DBGMCU() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM19_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM19_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_TIM20_STOP)\r\n#define __HAL_FREEZE_TIM20_DBGMCU() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_TIM20_STOP))\r\n#define __HAL_UNFREEZE_TIM20_DBGMCU() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_TIM20_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_TIM20_STOP */\r\n\r\n#if defined(DBGMCU_APB2_FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_FREEZE_HRTIM1_DBGMCU() (DBGMCU->APB2FZ |= (DBGMCU_APB2_FZ_DBG_HRTIM1_STOP))\r\n#define __HAL_UNFREEZE_HRTIM1_DBGMCU() (DBGMCU->APB2FZ &= ~(DBGMCU_APB2_FZ_DBG_HRTIM1_STOP))\r\n#endif /* DBGMCU_APB2_FZ_DBG_HRTIM1_STOP */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Memory_Mapping_Selection Memory Mapping Selection\r\n * @{\r\n */\r\n#if defined(SYSCFG_CFGR1_MEM_MODE)\r\n/** @brief Main Flash memory mapped at 0x00000000\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FLASH() (SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_MEM_MODE))\r\n#endif /* SYSCFG_CFGR1_MEM_MODE */\r\n\r\n#if defined(SYSCFG_CFGR1_MEM_MODE_0)\r\n/** @brief System Flash memory mapped at 0x00000000\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_MEM_MODE); \\\r\n SYSCFG->CFGR1 |= SYSCFG_CFGR1_MEM_MODE_0; \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_MEM_MODE_0 */\r\n\r\n#if defined(SYSCFG_CFGR1_MEM_MODE_0) && defined(SYSCFG_CFGR1_MEM_MODE_1)\r\n/** @brief Embedded SRAM mapped at 0x00000000\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SRAM() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_MEM_MODE); \\\r\n SYSCFG->CFGR1 |= (SYSCFG_CFGR1_MEM_MODE_0 | SYSCFG_CFGR1_MEM_MODE_1); \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_MEM_MODE_0 && SYSCFG_CFGR1_MEM_MODE_1 */\r\n\r\n#if defined(SYSCFG_CFGR1_MEM_MODE_2)\r\n#define __HAL_SYSCFG_FMC_BANK() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_MEM_MODE); \\\r\n SYSCFG->CFGR1 |= (SYSCFG_CFGR1_MEM_MODE_2); \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_MEM_MODE_2 */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup Encoder_Mode Encoder Mode\r\n * @{\r\n */\r\n#if defined(SYSCFG_CFGR1_ENCODER_MODE)\r\n/** @brief No Encoder mode\r\n */\r\n#define __HAL_REMAPENCODER_NONE() (SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_ENCODER_MODE))\r\n#endif /* SYSCFG_CFGR1_ENCODER_MODE */\r\n\r\n#if defined(SYSCFG_CFGR1_ENCODER_MODE_0)\r\n/** @brief Encoder mode : TIM2 IC1 and TIM2 IC2 are connected to TIM15 IC1 and TIM15 IC2 respectively\r\n */\r\n#define __HAL_REMAPENCODER_TIM2() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_ENCODER_MODE); \\\r\n SYSCFG->CFGR1 |= SYSCFG_CFGR1_ENCODER_MODE_0; \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_ENCODER_MODE_0 */\r\n\r\n#if defined(SYSCFG_CFGR1_ENCODER_MODE_1)\r\n/** @brief Encoder mode : TIM3 IC1 and TIM3 IC2 are connected to TIM15 IC1 and TIM15 IC2 respectively\r\n */\r\n#define __HAL_REMAPENCODER_TIM3() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_ENCODER_MODE); \\\r\n SYSCFG->CFGR1 |= SYSCFG_CFGR1_ENCODER_MODE_1; \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_ENCODER_MODE_1 */\r\n\r\n#if defined(SYSCFG_CFGR1_ENCODER_MODE_0) && defined(SYSCFG_CFGR1_ENCODER_MODE_1)\r\n/** @brief Encoder mode : TIM4 IC1 and TIM4 IC2 are connected to TIM15 IC1 and TIM15 IC2 (STM32F303xB/C and STM32F358xx devices)\r\n */\r\n#define __HAL_REMAPENCODER_TIM4() do {SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_ENCODER_MODE); \\\r\n SYSCFG->CFGR1 |= (SYSCFG_CFGR1_ENCODER_MODE_0 | SYSCFG_CFGR1_ENCODER_MODE_1); \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR1_ENCODER_MODE_0 && SYSCFG_CFGR1_ENCODER_MODE_1 */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DMA_Remap_Enable DMA Remap Enable\r\n * @{\r\n */\r\n#if defined(SYSCFG_CFGR3_DMA_RMP) && defined(SYSCFG_CFGR1_DMA_RMP)\r\n/** @brief DMA remapping enable/disable macros\r\n * @param __DMA_REMAP__ This parameter can be a value of @ref HAL_DMA_Remapping\r\n */\r\n#define __HAL_DMA_REMAP_CHANNEL_ENABLE(__DMA_REMAP__) do {assert_param(IS_DMA_REMAP((__DMA_REMAP__))); \\\r\n (((__DMA_REMAP__) & HAL_REMAP_CFGR3_MASK) ? \\\r\n (SYSCFG->CFGR3 |= ((__DMA_REMAP__) & ~HAL_REMAP_CFGR3_MASK)) : \\\r\n (SYSCFG->CFGR1 |= (__DMA_REMAP__))); \\\r\n }while(0U)\r\n#define __HAL_DMA_REMAP_CHANNEL_DISABLE(__DMA_REMAP__) do {assert_param(IS_DMA_REMAP((__DMA_REMAP__))); \\\r\n (((__DMA_REMAP__) & HAL_REMAP_CFGR3_MASK) ? \\\r\n (SYSCFG->CFGR3 &= (~(__DMA_REMAP__) | HAL_REMAP_CFGR3_MASK)) : \\\r\n (SYSCFG->CFGR1 &= ~(__DMA_REMAP__))); \\\r\n }while(0U)\r\n#elif defined(SYSCFG_CFGR1_DMA_RMP)\r\n/** @brief DMA remapping enable/disable macros\r\n * @param __DMA_REMAP__ This parameter can be a value of @ref HAL_DMA_Remapping\r\n */\r\n#define __HAL_DMA_REMAP_CHANNEL_ENABLE(__DMA_REMAP__) do {assert_param(IS_DMA_REMAP((__DMA_REMAP__))); \\\r\n SYSCFG->CFGR1 |= (__DMA_REMAP__); \\\r\n }while(0U)\r\n#define __HAL_DMA_REMAP_CHANNEL_DISABLE(__DMA_REMAP__) do {assert_param(IS_DMA_REMAP((__DMA_REMAP__))); \\\r\n SYSCFG->CFGR1 &= ~(__DMA_REMAP__); \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR3_DMA_RMP || SYSCFG_CFGR1_DMA_RMP */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FastModePlus_GPIO Fast-mode Plus on GPIO\r\n * @{\r\n */\r\n/** @brief Fast-mode Plus driving capability enable/disable macros\r\n * @param __FASTMODEPLUS__ This parameter can be a value of @ref SYSCFG_FastModePlus_GPIO values.\r\n * That you can find above these macros.\r\n */\r\n#define __HAL_SYSCFG_FASTMODEPLUS_ENABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0U)\r\n\r\n#define __HAL_SYSCFG_FASTMODEPLUS_DISABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Floating_Point_Unit_Interrupts_Enable Floating Point Unit Interrupts Enable\r\n * @{\r\n */\r\n/** @brief SYSCFG interrupt enable/disable macros\r\n * @param __INTERRUPT__ This parameter can be a value of @ref HAL_SYSCFG_Interrupts\r\n */\r\n#define __HAL_SYSCFG_INTERRUPT_ENABLE(__INTERRUPT__) do {assert_param(IS_HAL_SYSCFG_INTERRUPT((__INTERRUPT__))); \\\r\n SYSCFG->CFGR1 |= (__INTERRUPT__); \\\r\n }while(0U)\r\n\r\n#define __HAL_SYSCFG_INTERRUPT_DISABLE(__INTERRUPT__) do {assert_param(IS_HAL_SYSCFG_INTERRUPT((__INTERRUPT__))); \\\r\n SYSCFG->CFGR1 &= ~(__INTERRUPT__); \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n \r\n#if defined(SYSCFG_CFGR1_USB_IT_RMP)\r\n/** @defgroup USB_Interrupt_Remap USB Interrupt Remap\r\n * @{\r\n */ \r\n/** @brief USB interrupt remapping enable/disable macros\r\n */\r\n#define __HAL_REMAPINTERRUPT_USB_ENABLE() (SYSCFG->CFGR1 |= (SYSCFG_CFGR1_USB_IT_RMP))\r\n#define __HAL_REMAPINTERRUPT_USB_DISABLE() (SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_USB_IT_RMP))\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR1_USB_IT_RMP */\r\n \r\n#if defined(SYSCFG_CFGR1_VBAT)\r\n/** @defgroup VBAT_Monitoring_Enable VBAT Monitoring Enable\r\n * @{\r\n */ \r\n/** @brief SYSCFG interrupt enable/disable macros\r\n */\r\n#define __HAL_SYSCFG_VBAT_MONITORING_ENABLE() (SYSCFG->CFGR1 |= (SYSCFG_CFGR1_VBAT))\r\n#define __HAL_SYSCFG_VBAT_MONITORING_DISABLE() (SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_VBAT))\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR1_VBAT */\r\n \r\n#if defined(SYSCFG_CFGR2_LOCKUP_LOCK)\r\n/** @defgroup Cortex_Lockup_Enable Cortex Lockup Enable\r\n * @{\r\n */\r\n/** @brief SYSCFG Break Lockup lock\r\n * Enables and locks the connection of Cortex-M4 LOCKUP (Hardfault) output to TIM1/15/16/17 Break input\r\n * @note The selected configuration is locked and can be unlocked by system reset\r\n */\r\n#define __HAL_SYSCFG_BREAK_LOCKUP_LOCK() do {SYSCFG->CFGR2 &= ~(SYSCFG_CFGR2_LOCKUP_LOCK); \\\r\n SYSCFG->CFGR2 |= SYSCFG_CFGR2_LOCKUP_LOCK; \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR2_LOCKUP_LOCK */\r\n \r\n#if defined(SYSCFG_CFGR2_PVD_LOCK)\r\n/** @defgroup PVD_Lock_Enable PVD Lock\r\n * @{\r\n */\r\n/** @brief SYSCFG Break PVD lock\r\n * Enables and locks the PVD connection with Timer1/8/15/16/17 Break Input, , as well as the PVDE and PLS[2:0] in the PWR_CR register\r\n * @note The selected configuration is locked and can be unlocked by system reset\r\n */\r\n#define __HAL_SYSCFG_BREAK_PVD_LOCK() do {SYSCFG->CFGR2 &= ~(SYSCFG_CFGR2_PVD_LOCK); \\\r\n SYSCFG->CFGR2 |= SYSCFG_CFGR2_PVD_LOCK; \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR2_PVD_LOCK */\r\n\r\n#if defined(SYSCFG_CFGR2_SRAM_PARITY_LOCK)\r\n/** @defgroup SRAM_Parity_Lock SRAM Parity Lock\r\n * @{\r\n */\r\n/** @brief SYSCFG Break SRAM PARITY lock\r\n * Enables and locks the SRAM_PARITY error signal with Break Input of TIMER1/8/15/16/17\r\n * @note The selected configuration is locked and can be unlocked by system reset\r\n */\r\n#define __HAL_SYSCFG_BREAK_SRAMPARITY_LOCK() do {SYSCFG->CFGR2 &= ~(SYSCFG_CFGR2_SRAM_PARITY_LOCK); \\\r\n SYSCFG->CFGR2 |= SYSCFG_CFGR2_SRAM_PARITY_LOCK; \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR2_SRAM_PARITY_LOCK */\r\n \r\n/** @defgroup Trigger_Remapping_Enable Trigger Remapping Enable\r\n * @{\r\n */\r\n#if defined(SYSCFG_CFGR3_TRIGGER_RMP)\r\n/** @brief Trigger remapping enable/disable macros\r\n * @param __TRIGGER_REMAP__ This parameter can be a value of @ref HAL_Trigger_Remapping\r\n */\r\n#define __HAL_REMAPTRIGGER_ENABLE(__TRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPTRIGGER((__TRIGGER_REMAP__))); \\\r\n (((__TRIGGER_REMAP__) & HAL_REMAP_CFGR3_MASK) ? \\\r\n (SYSCFG->CFGR3 |= ((__TRIGGER_REMAP__) & ~HAL_REMAP_CFGR3_MASK)) : \\\r\n (SYSCFG->CFGR1 |= (__TRIGGER_REMAP__))); \\\r\n }while(0U)\r\n#define __HAL_REMAPTRIGGER_DISABLE(__TRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPTRIGGER((__TRIGGER_REMAP__))); \\\r\n (((__TRIGGER_REMAP__) & HAL_REMAP_CFGR3_MASK) ? \\\r\n (SYSCFG->CFGR3 &= (~(__TRIGGER_REMAP__) | HAL_REMAP_CFGR3_MASK)) : \\\r\n (SYSCFG->CFGR1 &= ~(__TRIGGER_REMAP__))); \\\r\n }while(0U)\r\n#else\r\n/** @brief Trigger remapping enable/disable macros\r\n * @param __TRIGGER_REMAP__ This parameter can be a value of @ref HAL_Trigger_Remapping\r\n */\r\n#define __HAL_REMAPTRIGGER_ENABLE(__TRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPTRIGGER((__TRIGGER_REMAP__))); \\\r\n (SYSCFG->CFGR1 |= (__TRIGGER_REMAP__)); \\\r\n }while(0U)\r\n#define __HAL_REMAPTRIGGER_DISABLE(__TRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPTRIGGER((__TRIGGER_REMAP__))); \\\r\n (SYSCFG->CFGR1 &= ~(__TRIGGER_REMAP__)); \\\r\n }while(0U)\r\n#endif /* SYSCFG_CFGR3_TRIGGER_RMP */\r\n/**\r\n * @}\r\n */\r\n \r\n#if defined (STM32F302xE) || defined (STM32F303xE) || defined (STM32F398xx)\r\n/** @defgroup ADC_Trigger_Remapping_Enable ADC Trigger Remapping Enable\r\n * @{\r\n */\r\n/** @brief ADC trigger remapping enable/disable macros\r\n * @param __ADCTRIGGER_REMAP__ This parameter can be a value of @ref HAL_ADC_Trigger_Remapping\r\n */\r\n#define __HAL_REMAPADCTRIGGER_ENABLE(__ADCTRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPADCTRIGGER((__ADCTRIGGER_REMAP__))); \\\r\n (SYSCFG->CFGR4 |= (__ADCTRIGGER_REMAP__)); \\\r\n }while(0U)\r\n#define __HAL_REMAPADCTRIGGER_DISABLE(__ADCTRIGGER_REMAP__) do {assert_param(IS_HAL_REMAPADCTRIGGER((__ADCTRIGGER_REMAP__))); \\\r\n (SYSCFG->CFGR4 &= ~(__ADCTRIGGER_REMAP__)); \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n \r\n#if defined(SYSCFG_CFGR2_BYP_ADDR_PAR)\r\n/** @defgroup RAM_Parity_Check_Disable RAM Parity Check Disable\r\n * @{\r\n */\r\n/**\r\n * @brief Parity check on RAM disable macro\r\n * @note Disabling the parity check on RAM locks the configuration bit.\r\n * To re-enable the parity check on RAM perform a system reset.\r\n */\r\n#define __HAL_SYSCFG_RAM_PARITYCHECK_DISABLE() (*(__IO uint32_t *) CFGR2_BYPADDRPAR_BB = 0x00000001U)\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_CFGR2_BYP_ADDR_PAR */\r\n \r\n#if defined(SYSCFG_RCR_PAGE0)\r\n/** @defgroup CCM_RAM_Page_Write_Protection_Enable CCM RAM page write protection enable\r\n * @{\r\n */\r\n/** @brief CCM RAM page write protection enable macro\r\n * @param __PAGE_WP__ This parameter can be a value of @ref HAL_Page_Write_Protection\r\n * @note write protection can only be disabled by a system reset\r\n */\r\n#define __HAL_SYSCFG_SRAM_WRP_ENABLE(__PAGE_WP__) do {assert_param(IS_HAL_SYSCFG_WP_PAGE((__PAGE_WP__))); \\\r\n SYSCFG->RCR |= (__PAGE_WP__); \\\r\n }while(0U)\r\n/**\r\n * @}\r\n */\r\n#endif /* SYSCFG_RCR_PAGE0 */\r\n \r\n/**\r\n * @}\r\n */ \r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup HAL_Private_Macros HAL Private Macros\r\n * @{\r\n */\r\n#define IS_TICKFREQ(FREQ) (((FREQ) == HAL_TICK_FREQ_10HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_100HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_1KHZ))\r\n/**\r\n * @}\r\n */ \r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup HAL_Exported_Functions HAL Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group1 Initialization and de-initialization Functions \r\n * @brief Initialization and de-initialization functions\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions ******************************/\r\nHAL_StatusTypeDef HAL_Init(void);\r\nHAL_StatusTypeDef HAL_DeInit(void);\r\nvoid HAL_MspInit(void);\r\nvoid HAL_MspDeInit(void);\r\nHAL_StatusTypeDef HAL_InitTick (uint32_t TickPriority);\r\n/**\r\n * @}\r\n */\r\n \r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @addtogroup HAL_Exported_Variables\r\n * @{\r\n */\r\nextern __IO uint32_t uwTick;\r\nextern uint32_t uwTickPrio;\r\nextern HAL_TickFreqTypeDef uwTickFreq;\r\n/**\r\n * @}\r\n */\r\n \r\n/** @addtogroup HAL_Exported_Functions_Group2 HAL Control functions \r\n * @brief HAL Control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_IncTick(void);\r\nvoid HAL_Delay(uint32_t Delay);\r\nvoid HAL_SuspendTick(void);\r\nvoid HAL_ResumeTick(void);\r\nuint32_t HAL_GetTick(void);\r\nuint32_t HAL_GetTickPrio(void);\r\nHAL_StatusTypeDef HAL_SetTickFreq(HAL_TickFreqTypeDef Freq);\r\nHAL_TickFreqTypeDef HAL_GetTickFreq(void);\r\nuint32_t HAL_GetHalVersion(void);\r\nuint32_t HAL_GetREVID(void);\r\nuint32_t HAL_GetDEVID(void);\r\nuint32_t HAL_GetUIDw0(void);\r\nuint32_t HAL_GetUIDw1(void);\r\nuint32_t HAL_GetUIDw2(void);\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file containing functions prototypes of ADC HAL library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_ADC_H\r\n#define __STM32F3xx_ADC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n \r\n/* Include ADC HAL Extended module */\r\n/* (include on top of file since ADC structures are defined in extended file) */\r\n#include \"stm32f3xx_hal_adc_ex.h\"\r\n \r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADC_Exported_Types ADC Exported Types\r\n * @{\r\n */\r\n/** \r\n * @brief HAL ADC state machine: ADC states definition (bitfields)\r\n * @note ADC state machine is managed by bitfields, state must be compared\r\n * with bit by bit.\r\n * For example: \r\n * \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_REG_BUSY)) \"\r\n * \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_AWD1) ) \"\r\n */\r\n/* States of ADC global scope */\r\n#define HAL_ADC_STATE_RESET (0x00000000U) /*!< ADC not yet initialized or disabled */\r\n#define HAL_ADC_STATE_READY (0x00000001U) /*!< ADC peripheral ready for use */\r\n#define HAL_ADC_STATE_BUSY_INTERNAL (0x00000002U) /*!< ADC is busy to internal process (initialization, calibration) */\r\n#define HAL_ADC_STATE_TIMEOUT (0x00000004U) /*!< TimeOut occurrence */\r\n\r\n/* States of ADC errors */\r\n#define HAL_ADC_STATE_ERROR_INTERNAL (0x00000010U) /*!< Internal error occurrence */\r\n#define HAL_ADC_STATE_ERROR_CONFIG (0x00000020U) /*!< Configuration error occurrence */\r\n#define HAL_ADC_STATE_ERROR_DMA (0x00000040U) /*!< DMA error occurrence */\r\n\r\n/* States of ADC group regular */\r\n#define HAL_ADC_STATE_REG_BUSY (0x00000100U) /*!< A conversion on group regular is ongoing or can occur (either by continuous mode,\r\n external trigger, low power auto power-on, multimode ADC master control) */\r\n#define HAL_ADC_STATE_REG_EOC (0x00000200U) /*!< Conversion data available on group regular */\r\n#define HAL_ADC_STATE_REG_OVR (0x00000400U) /*!< Overrun occurrence */\r\n#define HAL_ADC_STATE_REG_EOSMP (0x00000800U) /*!< End Of Sampling flag raised */\r\n\r\n/* States of ADC group injected */\r\n#define HAL_ADC_STATE_INJ_BUSY (0x00001000U) /*!< A conversion on group injected is ongoing or can occur (either by auto-injection mode,\r\n external trigger, low power auto power-on, multimode ADC master control) */\r\n#define HAL_ADC_STATE_INJ_EOC (0x00002000U) /*!< Conversion data available on group injected */\r\n#define HAL_ADC_STATE_INJ_JQOVF (0x00004000U) /*!< Injected queue overflow occurrence */\r\n\r\n/* States of ADC analog watchdogs */\r\n#define HAL_ADC_STATE_AWD1 (0x00010000U) /*!< Out-of-window occurrence of analog watchdog 1 */\r\n#define HAL_ADC_STATE_AWD2 (0x00020000U) /*!< Out-of-window occurrence of analog watchdog 2 */\r\n#define HAL_ADC_STATE_AWD3 (0x00040000U) /*!< Out-of-window occurrence of analog watchdog 3 */\r\n\r\n/* States of ADC multi-mode */\r\n#define HAL_ADC_STATE_MULTIMODE_SLAVE (0x00100000U) /*!< ADC in multimode slave state, controlled by another ADC master ( */\r\n\r\n\r\n/** \r\n * @brief ADC handle Structure definition \r\n */\r\ntypedef struct __ADC_HandleTypeDef\r\n{\r\n ADC_TypeDef *Instance; /*!< Register base address */\r\n\r\n ADC_InitTypeDef Init; /*!< ADC required parameters */\r\n\r\n DMA_HandleTypeDef *DMA_Handle; /*!< Pointer DMA Handler */\r\n\r\n HAL_LockTypeDef Lock; /*!< ADC locking object */\r\n\r\n __IO uint32_t State; /*!< ADC communication state (bitmap of ADC states) */\r\n\r\n __IO uint32_t ErrorCode; /*!< ADC Error code */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n ADC_InjectionConfigTypeDef InjectionConfig ; /*!< ADC injected channel configuration build-up structure */ \r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion complete callback */\r\n void (* ConvHalfCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion DMA half-transfer callback */\r\n void (* LevelOutOfWindowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 1 callback */\r\n void (* ErrorCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC error callback */\r\n void (* InjectedConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected conversion complete callback */ /*!< ADC end of sampling callback */\r\n void (* MspInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp Init callback */\r\n void (* MspDeInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp DeInit callback */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}ADC_HandleTypeDef;\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL ADC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_ADC_CONVERSION_COMPLETE_CB_ID = 0x00U, /*!< ADC conversion complete callback ID */\r\n HAL_ADC_CONVERSION_HALF_CB_ID = 0x01U, /*!< ADC conversion DMA half-transfer callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID = 0x02U, /*!< ADC analog watchdog 1 callback ID */\r\n HAL_ADC_ERROR_CB_ID = 0x03U, /*!< ADC error callback ID */\r\n HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID = 0x04U, /*!< ADC group injected conversion complete callback ID */\r\n HAL_ADC_MSPINIT_CB_ID = 0x09U, /*!< ADC Msp Init callback ID */\r\n HAL_ADC_MSPDEINIT_CB_ID = 0x0AU /*!< ADC Msp DeInit callback ID */\r\n} HAL_ADC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL ADC Callback pointer definition\r\n */\r\ntypedef void (*pADC_CallbackTypeDef)(ADC_HandleTypeDef *hadc); /*!< pointer to a ADC callback function */\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* Exported macros -----------------------------------------------------------*/\r\n \r\n/** @defgroup ADC_Exported_Macro ADC Exported Macros\r\n * @{\r\n */\r\n/** @brief Reset ADC handle state\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->State = HAL_ADC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n ((__HANDLE__)->State = HAL_ADC_STATE_RESET)\r\n#endif\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_Exported_Functions ADC Exported Functions\r\n * @{\r\n */ \r\n\r\n/** @addtogroup ADC_Exported_Functions_Group1 Initialization and de-initialization functions \r\n * @{\r\n */ \r\n/* Initialization and de-initialization functions **********************************/\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef* hadc);\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID, pADC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group2 Input and Output operation functions\r\n * @{\r\n */ \r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef* hadc, uint32_t EventType, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef* hadc);\r\n\r\n/* Non-blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef* hadc, uint32_t* pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef* hadc);\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef* hadc);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption and DMA) */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @{\r\n */ \r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef* hadc, ADC_ChannelConfTypeDef* sConfig);\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef* hadc, ADC_AnalogWDGConfTypeDef* AnalogWDGConfig);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group4 Peripheral State functions\r\n * @brief ADC Peripheral State functions \r\n * @{\r\n */ \r\n/* Peripheral State functions *************************************************/\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef* hadc);\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F3xx_ADC_H */\r\n\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_adc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_adc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file containing functions prototypes of ADC HAL library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_ADC_EX_H\r\n#define __STM32F3xx_ADC_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n \r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx ADCEx\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADCEx_Exported_Types ADCEx Exported Types\r\n * @{\r\n */\r\nstruct __ADC_HandleTypeDef;\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Structure definition of ADC initialization and regular group \r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope entire ADC (affects regular and injected groups): ClockPrescaler, Resolution, DataAlign, \r\n * ScanConvMode, EOCSelection, LowPowerAutoWait.\r\n * - Scope regular group: ContinuousConvMode, NbrOfConversion, DiscontinuousConvMode, NbrOfDiscConversion, ExternalTrigConvEdge, ExternalTrigConv, DMAContinuousRequests, Overrun.\r\n * @note The setting of these parameters with function HAL_ADC_Init() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled\r\n * - For all parameters except 'LowPowerAutoWait' and 'DMAContinuousRequests': ADC enabled without conversion on going on regular group.\r\n * - For parameters 'LowPowerAutoWait' and 'DMAContinuousRequests': ADC enabled without conversion on going on regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behaviour in case of intended action to update another parameter (which fullfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockPrescaler; /*!< Select ADC clock source (synchronous clock derived from AHB clock or asynchronous clock derived from ADC dedicated PLL 72MHz) and clock prescaler.\r\n The clock is common for all the ADCs.\r\n This parameter can be a value of @ref ADCEx_ClockPrescaler\r\n Note: In case of usage of channels on injected group, ADC frequency should be lower than AHB clock frequency /4 for resolution 12 or 10 bits, \r\n AHB clock frequency /3 for resolution 8 bits, AHB clock frequency /2 for resolution 6 bits.\r\n Note: In case of usage of the ADC dedicated PLL clock, this clock must be preliminarily enabled and prescaler set at RCC top level. \r\n Note: This parameter can be modified only if all ADCs of the common ADC group are disabled (for products with several ADCs) */\r\n uint32_t Resolution; /*!< Configures the ADC resolution. \r\n This parameter can be a value of @ref ADCEx_Resolution */\r\n uint32_t DataAlign; /*!< Specifies ADC data alignment to right (for resolution 12 bits: MSB on register bit 11 and LSB on register bit 0U) (default setting)\r\n or to left (for resolution 12 bits, if offset disabled: MSB on register bit 15 and LSB on register bit 4U, if offset enabled: MSB on register bit 14 and LSB on register bit 3U).\r\n See reference manual for alignments with other resolutions.\r\n This parameter can be a value of @ref ADCEx_Data_align */\r\n uint32_t ScanConvMode; /*!< Configures the sequencer of regular and injected groups.\r\n This parameter can be associated to parameter 'DiscontinuousConvMode' to have main sequence subdivided in successive parts.\r\n If disabled: Conversion is performed in single mode (one channel converted, the one defined in rank 1U).\r\n Parameters 'NbrOfConversion' and 'InjectedNbrOfConversion' are discarded (equivalent to set to 1U).\r\n If enabled: Conversions are performed in sequence mode (multiple ranks defined by 'NbrOfConversion'/'InjectedNbrOfConversion' and each channel rank).\r\n Scan direction is upward: from rank1 to rank 'n'.\r\n This parameter can be a value of @ref ADCEx_Scan_mode */\r\n uint32_t EOCSelection; /*!< Specifies what EOC (End Of Conversion) flag is used for conversion by polling and interruption: end of conversion of each rank or complete sequence.\r\n This parameter can be a value of @ref ADCEx_EOCSelection. */\r\n FunctionalState LowPowerAutoWait; /*!< Selects the dynamic low power Auto Delay: ADC conversions are performed only when necessary.\r\n New conversion starts only when the previous conversion (for regular group) or previous sequence (for injected group) has been treated by user software.\r\n This feature automatically adapts the speed of ADC to the speed of the system that reads the data. Moreover, this avoids risk of overrun for low frequency applications. \r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: Do not use with interruption or DMA (HAL_ADC_Start_IT(), HAL_ADC_Start_DMA()) since they have to clear immediately the EOC flag to free the IRQ vector sequencer.\r\n Do use with polling: 1. Start conversion with HAL_ADC_Start(), 2. Later on, when conversion data is needed: use HAL_ADC_PollForConversion() to ensure that conversion is completed\r\n and use HAL_ADC_GetValue() to retrieve conversion result and trig another conversion (in case of usage of injected group, use the equivalent functions HAL_ADCExInjected_Start(), HAL_ADCEx_InjectedGetValue(), ...). */\r\n FunctionalState ContinuousConvMode; /*!< Specifies whether the conversion is performed in single mode (one conversion) or continuous mode for regular group,\r\n after the selected trigger occurred (software start or external trigger).\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t NbrOfConversion; /*!< Specifies the number of ranks that will be converted within the regular group sequencer.\r\n To use the regular group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 16.\r\n Note: This parameter must be modified when no conversion is on going on regular group (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n FunctionalState DiscontinuousConvMode; /*!< Specifies whether the conversions sequence of regular group is performed in Complete-sequence/Discontinuous-sequence (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t NbrOfDiscConversion; /*!< Specifies the number of discontinuous conversions in which the main sequence of regular group (parameter NbrOfConversion) will be subdivided.\r\n If parameter 'DiscontinuousConvMode' is disabled, this parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8. */\r\n uint32_t ExternalTrigConv; /*!< Selects the external event used to trigger the conversion start of regular group.\r\n If set to ADC_SOFTWARE_START, external triggers are disabled.\r\n This parameter can be a value of @ref ADCEx_External_trigger_source_Regular\r\n Caution: For devices with several ADCs, external trigger source is common to ADC common group (for example: ADC1&ADC2, ADC3&ADC4, if available) */\r\n uint32_t ExternalTrigConvEdge; /*!< Selects the external trigger edge of regular group.\r\n If trigger is set to ADC_SOFTWARE_START, this parameter is discarded.\r\n This parameter can be a value of @ref ADCEx_External_trigger_edge_Regular */\r\n FunctionalState DMAContinuousRequests; /*!< Specifies whether the DMA requests are performed in one shot mode (DMA transfer stop when number of conversions is reached)\r\n or in Continuous mode (DMA transfer unlimited, whatever number of conversions).\r\n Note: In continuous mode, DMA must be configured in circular mode. Otherwise an overrun will be triggered when DMA buffer maximum pointer is reached.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n uint32_t Overrun; /*!< Select the behaviour in case of overrun: data overwritten (default) or preserved.\r\n This parameter is for regular group only.\r\n This parameter can be a value of @ref ADCEx_Overrun\r\n Note: Case of overrun set to data preserved and usage with end on conversion interruption (HAL_Start_IT()): ADC IRQ handler has to clear end of conversion flags, this induces the release of the preserved data. If needed, this data can be saved into function HAL_ADC_ConvCpltCallback() (called before end of conversion flags clear).\r\n Note: Error reporting in function of conversion mode:\r\n - Usage with ADC conversion by polling for event or interruption: Error is reported only if overrun is set to data preserved. If overrun is set to data overwritten, user can willingly not read the conversion data each time, this is not considered as an erroneous case.\r\n - Usage with ADC conversion by DMA: Error is reported whatever overrun setting (DMA is expected to process all data from data register, any data missed would be abnormal). */\r\n}ADC_InitTypeDef;\r\n\r\n/** \r\n * @brief Structure definition of ADC channel for regular group \r\n * @note The setting of these parameters with function HAL_ADC_ConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'SingleDiff')\r\n * - For all except parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular group.\r\n * - For parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behaviour in case of intended action to update another parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct \r\n{\r\n uint32_t Channel; /*!< Specifies the channel to configure into ADC regular group.\r\n This parameter can be a value of @ref ADCEx_channels\r\n Note: Depending on devices, some channels may not be available on package pins. Refer to device datasheet for channels availability. */\r\n uint32_t Rank; /*!< Specifies the rank in the regular group sequencer.\r\n This parameter can be a value of @ref ADCEx_regular_rank\r\n Note: In case of need to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by the new channel setting (or parameter number of conversions can be adjusted) */\r\n uint32_t SamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADCEx_sampling_times\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values, parameters TS_vrefint, TS_vbat, TS_temp (values rough order: 2.2us min). */\r\n uint32_t SingleDiff; /*!< Selection of single-ended or differential input.\r\n In differential mode: Differential measurement is between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADCEx_SingleDifferential\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: Channels 1 to 14 are available in differential mode. Channels 15U, 16U, 17U, 18 can be used only in single-ended mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behaviour in case of another parameter update on the fly) */\r\n uint32_t OffsetNumber; /*!< Selects the offset number\r\n This parameter can be a value of @ref ADCEx_OffsetNumber\r\n Caution: Only one channel is allowed per channel. If another channel was on this offset number, the offset will be changed to the new channel */\r\n uint32_t Offset; /*!< Defines the offset to be subtracted from the raw converted data when convert channels.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12U, 10U, 8 or 6 bits), this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFFU, 0x3FFU, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n}ADC_ChannelConfTypeDef;\r\n\r\n/** \r\n * @brief Structure definition of ADC injected group and ADC channel for injected group \r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope channel: InjectedChannel, InjectedRank, InjectedSamplingTime , InjectedSingleDiff, InjectedOffsetNumber, InjectedOffset\r\n * - Scope injected group (affects all channels of injected group): InjectedNbrOfConversion, InjectedDiscontinuousConvMode,\r\n * AutoInjectedConv, QueueInjectedContext, ExternalTrigInjecConvEdge, ExternalTrigInjecConv.\r\n * @note The setting of these parameters with function HAL_ADCEx_InjectedConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'InjectedSingleDiff')\r\n * - For parameters 'InjectedDiscontinuousConvMode', 'QueueInjectedContext': ADC enabled without conversion on going on injected group.\r\n * - For parameters 'InjectedSamplingTime', 'InjectedOffset', 'InjectedOffsetNumber', 'AutoInjectedConv': ADC enabled without conversion on going on regular and injected groups.\r\n * - For parameters 'InjectedChannel', 'InjectedRank', 'InjectedNbrOfConversion', 'ExternalTrigInjecConv', 'ExternalTrigInjecConvEdge': ADC enabled and while conversion on going on regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behaviour in case of intended action to update another parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct \r\n{\r\n uint32_t InjectedChannel; /*!< Configure the ADC injected channel\r\n This parameter can be a value of @ref ADCEx_channels\r\n Note: Depending on devices, some channels may not be available on package pins. Refer to device datasheet for channels availability. */\r\n uint32_t InjectedRank; /*!< The rank in the regular group sequencer\r\n This parameter must be a value of @ref ADCEx_injected_rank\r\n Note: In case of need to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by the new channel setting (or parameter number of conversions can be adjusted) */\r\n uint32_t InjectedSamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADCEx_sampling_times\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values, parameters TS_vrefint, TS_vbat, TS_temp (values rough order: 2.2us min). */\r\n uint32_t InjectedSingleDiff; /*!< Selection of single-ended or differential input.\r\n In differential mode: Differential measurement is between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADCEx_SingleDifferential\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: Channels 1 to 14 are available in differential mode. Channels 15U, 16U, 17U, 18 can be used only in single-ended mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i-1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behaviour in case of another parameter update on the fly) */\r\n uint32_t InjectedOffsetNumber; /*!< Selects the offset number\r\n This parameter can be a value of @ref ADCEx_OffsetNumber\r\n Caution: Only one channel is allowed per offset number. If another channel was on this offset number, the offset will be changed to the new channel. */\r\n uint32_t InjectedOffset; /*!< Defines the offset to be subtracted from the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12U, 10U, 8 or 6 bits),\r\n this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFFU, 0x3FFU, 0xFF or 0x3F respectively. */\r\n uint32_t InjectedNbrOfConversion; /*!< Specifies the number of ranks that will be converted within the injected group sequencer.\r\n To use the injected group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 4.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n FunctionalState InjectedDiscontinuousConvMode; /*!< Specifies whether the conversions sequence of injected group is performed in Complete-sequence/Discontinuous-sequence (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n Note: For injected group, number of discontinuous ranks increment is fixed to one-by-one.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n FunctionalState AutoInjectedConv; /*!< Enables or disables the selected ADC automatic injected group conversion after regular one\r\n This parameter can be set to ENABLE or DISABLE. \r\n Note: To use Automatic injected conversion, discontinuous mode must be disabled ('DiscontinuousConvMode' and 'InjectedDiscontinuousConvMode' set to DISABLE)\r\n Note: To use Automatic injected conversion, injected group external triggers must be disabled ('ExternalTrigInjecConv' set to ADC_SOFTWARE_START)\r\n Note: In case of DMA used with regular group: if DMA configured in normal mode (single shot) JAUTO will be stopped upon DMA transfer complete.\r\n To maintain JAUTO always enabled, DMA must be configured in circular mode.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n FunctionalState QueueInjectedContext; /*!< Specifies whether the context queue feature is enabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n If context queue is enabled, injected sequencer&channels configurations are queued on up to 2 contexts. If a\r\n new injected context is set when queue is full, error is triggered by interruption and through function 'HAL_ADCEx_InjectedQueueOverflowCallback'.\r\n Caution: This feature request that the sequence is fully configured before injected conversion start.\r\n Therefore, configure channels with HAL_ADCEx_InjectedConfigChannel() as many times as value of 'InjectedNbrOfConversion' parameter.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion). */\r\n uint32_t ExternalTrigInjecConv; /*!< Selects the external event used to trigger the conversion start of injected group.\r\n If set to ADC_INJECTED_SOFTWARE_START, external triggers are disabled.\r\n This parameter can be a value of @ref ADCEx_External_trigger_source_Injected\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n uint32_t ExternalTrigInjecConvEdge; /*!< Selects the external trigger edge of injected group.\r\n This parameter can be a value of @ref ADCEx_External_trigger_edge_Injected.\r\n If trigger is set to ADC_INJECTED_SOFTWARE_START, this parameter is discarded.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n}ADC_InjectionConfTypeDef;\r\n\r\n/** \r\n * @brief ADC Injection Configuration \r\n */\r\ntypedef struct\r\n{\r\n uint32_t ContextQueue; /*!< Injected channel configuration context: build-up over each \r\n HAL_ADCEx_InjectedConfigChannel() call to finally initialize\r\n JSQR register at HAL_ADCEx_InjectedConfigChannel() last call */\r\n \r\n uint32_t ChannelCount; /*!< Number of channels in the injected sequence */ \r\n}ADC_InjectionConfigTypeDef;\r\n\r\n/** \r\n * @brief Structure definition of ADC analog watchdog\r\n * @note The setting of these parameters with function HAL_ADC_AnalogWDGConfig() is conditioned to ADC state.\r\n * ADC state can be either: ADC disabled or ADC enabled without conversion on going on regular and injected groups.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t WatchdogNumber; /*!< Selects which ADC analog watchdog to apply to the selected channel.\r\n For Analog Watchdog 1: Only 1 channel can be monitored (or overall group of channels by setting parameter 'WatchdogMode')\r\n For Analog Watchdog 2 and 3: Several channels can be monitored (by successive calls of 'HAL_ADC_AnalogWDGConfig()' for each channel)\r\n This parameter can be a value of @ref ADCEx_analog_watchdog_number. */\r\n uint32_t WatchdogMode; /*!< For Analog Watchdog 1: Configures the ADC analog watchdog mode: single channel/overall group of channels, regular/injected group.\r\n For Analog Watchdog 2 and 3: There is no configuration for overall group of channels as AWD1. Set value 'ADC_ANALOGWATCHDOG_NONE' to reset channels group programmed with parameter 'Channel', set any other value to not use this parameter.\r\n This parameter can be a value of @ref ADCEx_analog_watchdog_mode. */\r\n uint32_t Channel; /*!< Selects which ADC channel to monitor by analog watchdog.\r\n For Analog Watchdog 1: this parameter has an effect only if parameter 'WatchdogMode' is configured on single channel. Only 1 channel can be monitored.\r\n For Analog Watchdog 2 and 3: Several channels can be monitored (successive calls of HAL_ADC_AnalogWDGConfig() must be done, one for each channel.\r\n Channels group reset can be done by setting WatchdogMode to 'ADC_ANALOGWATCHDOG_NONE').\r\n This parameter can be a value of @ref ADCEx_channels. */\r\n FunctionalState ITMode; /*!< Specifies whether the analog watchdog is configured in interrupt or polling mode.\r\n This parameter can be set to ENABLE or DISABLE */\r\n uint32_t HighThreshold; /*!< Configures the ADC analog watchdog High threshold value.\r\n Depending of ADC resolution selected (12U, 10U, 8 or 6 bits), this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFFU, 0x3FFU, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits \r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored. */\r\n uint32_t LowThreshold; /*!< Configures the ADC analog watchdog High threshold value.\r\n Depending of ADC resolution selected (12U, 10U, 8 or 6 bits), this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFFU, 0x3FFU, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits \r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored. */\r\n}ADC_AnalogWDGConfTypeDef;\r\n\r\n/** \r\n * @brief Structure definition of ADC multimode\r\n * @note The setting of these parameters with function HAL_ADCEx_MultiModeConfigChannel() is conditioned to ADCs state (both ADCs of the common group).\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'DMAAccessMode')\r\n * - For parameter 'DMAAccessMode': ADC enabled without conversion on going on regular group.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behaviour in case of intended action to update another parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Mode; /*!< Configures the ADC to operate in independent or multi mode. \r\n This parameter can be a value of @ref ADCEx_Common_mode */\r\n uint32_t DMAAccessMode; /*!< Configures the DMA mode for multi ADC mode:\r\n selection whether 2 DMA channels (each ADC use its own DMA channel) or 1 DMA channel (one DMA channel for both ADC, DMA of ADC master)\r\n This parameter can be a value of @ref ADCEx_Direct_memory_access_mode_for_multimode\r\n Caution: Limitations with multimode DMA access enabled (1 DMA channel used): In case of dual mode in high speed (more than 5Msps) or high activity of DMA by other peripherals, there is a risk of DMA overrun.\r\n Therefore, it is recommended to disable multimode DMA access: each ADC uses its own DMA channel.\r\n Refer to device errata sheet for more details. */\r\n uint32_t TwoSamplingDelay; /*!< Configures the Delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADCEx_delay_between_2_sampling_phases\r\n Delay range depends on selected resolution: from 1 to 12 clock cycles for 12 bits, from 1 to 10 clock cycles for 10 bits\r\n from 1 to 8 clock cycles for 8 bits, from 1 to 6 clock cycles for 6 bits */\r\n}ADC_MultiModeTypeDef;\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/** \r\n * @brief Structure definition of ADC and regular group initialization \r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope entire ADC (affects regular and injected groups): DataAlign, ScanConvMode.\r\n * - Scope regular group: ContinuousConvMode, NbrOfConversion, DiscontinuousConvMode, NbrOfDiscConversion, ExternalTrigConvEdge, ExternalTrigConv.\r\n * @note The setting of these parameters with function HAL_ADC_Init() is conditioned to ADC state.\r\n * ADC can be either disabled or enabled without conversion on going on regular group.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DataAlign; /*!< Specifies ADC data alignment to right (MSB on register bit 11 and LSB on register bit 0U) (default setting)\r\n or to left (if regular group: MSB on register bit 15 and LSB on register bit 4U, if injected group (MSB kept as signed value due to potential negative value after offset application): MSB on register bit 14 and LSB on register bit 3U).\r\n This parameter can be a value of @ref ADCEx_Data_align */\r\n uint32_t ScanConvMode; /*!< Configures the sequencer of regular and injected groups.\r\n This parameter can be associated to parameter 'DiscontinuousConvMode' to have main sequence subdivided in successive parts.\r\n If disabled: Conversion is performed in single mode (one channel converted, the one defined in rank 1U).\r\n Parameters 'NbrOfConversion' and 'InjectedNbrOfConversion' are discarded (equivalent to set to 1U).\r\n If enabled: Conversions are performed in sequence mode (multiple ranks defined by 'NbrOfConversion'/'InjectedNbrOfConversion' and each channel rank).\r\n Scan direction is upward: from rank1 to rank 'n'.\r\n This parameter can be a value of @ref ADCEx_Scan_mode\r\n Note: For regular group, this parameter should be enabled in conversion either by polling (HAL_ADC_Start with Discontinuous mode and NbrOfDiscConversion=1U)\r\n or by DMA (HAL_ADC_Start_DMA), but not by interruption (HAL_ADC_Start_IT): in scan mode, interruption is triggered only on the\r\n the last conversion of the sequence. All previous conversions would be overwritten by the last one.\r\n Injected group used with scan mode has not this constraint: each rank has its own result register, no data is overwritten. */\r\n FunctionalState ContinuousConvMode; /*!< Specifies whether the conversion is performed in single mode (one conversion) or continuous mode for regular group,\r\n after the selected trigger occurred (software start or external trigger).\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t NbrOfConversion; /*!< Specifies the number of ranks that will be converted within the regular group sequencer.\r\n To use regular group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 16. */\r\n FunctionalState DiscontinuousConvMode; /*!< Specifies whether the conversions sequence of regular group is performed in Complete-sequence/Discontinuous-sequence (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t NbrOfDiscConversion; /*!< Specifies the number of discontinuous conversions in which the main sequence of regular group (parameter NbrOfConversion) will be subdivided.\r\n If parameter 'DiscontinuousConvMode' is disabled, this parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8. */\r\n uint32_t ExternalTrigConv; /*!< Selects the external event used to trigger the conversion start of regular group.\r\n If set to ADC_SOFTWARE_START, external triggers are disabled.\r\n If set to external trigger source, triggering is on event rising edge.\r\n This parameter can be a value of @ref ADCEx_External_trigger_source_Regular */\r\n}ADC_InitTypeDef;\r\n\r\n/** \r\n * @brief Structure definition of ADC channel for regular group \r\n * @note The setting of these parameters with function HAL_ADC_ConfigChannel() is conditioned to ADC state.\r\n * ADC can be either disabled or enabled without conversion on going on regular group.\r\n */ \r\ntypedef struct \r\n{\r\n uint32_t Channel; /*!< Specifies the channel to configure into ADC regular group.\r\n This parameter can be a value of @ref ADCEx_channels\r\n Note: Depending on devices, some channels may not be available on package pins. Refer to device datasheet for channels availability. */\r\n uint32_t Rank; /*!< Specifies the rank in the regular group sequencer \r\n This parameter can be a value of @ref ADCEx_regular_rank\r\n Note: In case of need to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by the new channel setting (or parameter number of conversions can be adjusted) */\r\n uint32_t SamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time (12.5 ADC clock cycles at ADC resolution 12 bits).\r\n This parameter can be a value of @ref ADCEx_sampling_times\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values, parameters TS_vrefint, TS_vbat, TS_temp (values rough order: 5us to 17.1us min). */\r\n}ADC_ChannelConfTypeDef;\r\n\r\n/** \r\n * @brief ADC Configuration injected Channel structure definition\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope channel: InjectedChannel, InjectedRank, InjectedSamplingTime, InjectedOffset\r\n * - Scope injected group (affects all channels of injected group): InjectedNbrOfConversion, InjectedDiscontinuousConvMode,\r\n * AutoInjectedConv, ExternalTrigInjecConvEdge, ExternalTrigInjecConv.\r\n * @note The setting of these parameters with function HAL_ADCEx_InjectedConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'ExternalTrigInjecConv')\r\n * - For all except parameters 'ExternalTrigInjecConv': ADC enabled without conversion on going on injected group.\r\n */\r\ntypedef struct \r\n{\r\n uint32_t InjectedChannel; /*!< Selection of ADC channel to configure\r\n This parameter can be a value of @ref ADCEx_channels\r\n Note: Depending on devices, some channels may not be available on package pins. Refer to device datasheet for channels availability. */\r\n uint32_t InjectedRank; /*!< Rank in the injected group sequencer\r\n This parameter must be a value of @ref ADCEx_injected_rank\r\n Note: In case of need to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by the new channel setting (or parameter number of conversions can be adjusted) */\r\n uint32_t InjectedSamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time (12.5 ADC clock cycles at ADC resolution 12 bits).\r\n This parameter can be a value of @ref ADCEx_sampling_times\r\n Caution: This parameter updates the parameter property of the channel, that can be used into regular and/or injected groups.\r\n If this same channel has been previously configured in the other group (regular/injected), it will be updated to last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values, parameters TS_vrefint, TS_vbat, TS_temp (values rough order: 5us to 17.1us min). */\r\n uint32_t InjectedOffset; /*!< Defines the offset to be subtracted from the raw converted data (for channels set on injected group only).\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12U, 10U, 8 or 6 bits),\r\n this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFFU, 0x3FFU, 0xFF or 0x3F respectively. */\r\n uint32_t InjectedNbrOfConversion; /*!< Specifies the number of ranks that will be converted within the injected group sequencer.\r\n To use the injected group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 4.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n FunctionalState InjectedDiscontinuousConvMode; /*!< Specifies whether the conversions sequence of injected group is performed in Complete-sequence/Discontinuous-sequence (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: For injected group, number of discontinuous ranks increment is fixed to one-by-one.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to \r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n FunctionalState AutoInjectedConv; /*!< Enables or disables the selected ADC automatic injected group conversion after regular one\r\n This parameter can be set to ENABLE or DISABLE. \r\n Note: To use Automatic injected conversion, discontinuous mode must be disabled ('DiscontinuousConvMode' and 'InjectedDiscontinuousConvMode' set to DISABLE)\r\n Note: To use Automatic injected conversion, injected group external triggers must be disabled ('ExternalTrigInjecConv' set to ADC_SOFTWARE_START)\r\n Note: In case of DMA used with regular group: if DMA configured in normal mode (single shot) JAUTO will be stopped upon DMA transfer complete.\r\n To maintain JAUTO always enabled, DMA must be configured in circular mode.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n uint32_t ExternalTrigInjecConv; /*!< Selects the external event used to trigger the conversion start of injected group.\r\n If set to ADC_INJECTED_SOFTWARE_START, external triggers are disabled.\r\n If set to external trigger source, triggering is on event rising edge.\r\n This parameter can be a value of @ref ADCEx_External_trigger_source_Injected\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behaviour in case of another parameter update on the fly)\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n}ADC_InjectionConfTypeDef;\r\n\r\n/**\r\n * @brief ADC Configuration analog watchdog definition\r\n * @note The setting of these parameters with function is conditioned to ADC state.\r\n * ADC state can be either disabled or enabled without conversion on going on regular and injected groups.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t WatchdogMode; /*!< Configures the ADC analog watchdog mode: single/all channels, regular/injected group.\r\n This parameter can be a value of @ref ADCEx_analog_watchdog_mode. */\r\n uint32_t Channel; /*!< Selects which ADC channel to monitor by analog watchdog.\r\n This parameter has an effect only if watchdog mode is configured on single channel (parameter WatchdogMode)\r\n This parameter can be a value of @ref ADCEx_channels. */\r\n FunctionalState ITMode; /*!< Specifies whether the analog watchdog is configured in interrupt or polling mode.\r\n This parameter can be set to ENABLE or DISABLE */\r\n uint32_t HighThreshold; /*!< Configures the ADC analog watchdog High threshold value.\r\n This parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFF. */\r\n uint32_t LowThreshold; /*!< Configures the ADC analog watchdog High threshold value.\r\n This parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFF. */\r\n uint32_t WatchdogNumber; /*!< Reserved for future use, can be set to 0U */\r\n}ADC_AnalogWDGConfTypeDef;\r\n#endif /* STM32F373xC || STM32F378xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Constants ADCEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx_Error_Code ADC Extended Error Code\r\n * @{\r\n */\r\n#define HAL_ADC_ERROR_NONE (0x00U) /*!< No error */\r\n#define HAL_ADC_ERROR_INTERNAL (0x01U) /*!< ADC IP internal error: if problem of clocking,\r\n enable/disable, erroneous state */\r\n#define HAL_ADC_ERROR_OVR (0x02U) /*!< Overrun error */\r\n#define HAL_ADC_ERROR_DMA (0x04U) /*!< DMA transfer error */\r\n#define HAL_ADC_ERROR_JQOVF (0x08U) /*!< Injected context queue overflow error */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define HAL_ADC_ERROR_INVALID_CALLBACK (0x10U) /*!< Invalid Callback error */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/** @defgroup ADCEx_ClockPrescaler ADC Extended Clock Prescaler\r\n * @{\r\n */\r\n#define ADC_CLOCK_ASYNC_DIV1 (0x00000000U) /*!< ADC asynchronous clock derived from ADC dedicated PLL */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_CLOCK_SYNC_PCLK_DIV1 ((uint32_t)ADC12_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV2 ((uint32_t)ADC12_CCR_CKMODE_1) /*!< ADC synchronous clock derived from AHB clock divided by a prescaler of 2U */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV4 ((uint32_t)ADC12_CCR_CKMODE) /*!< ADC synchronous clock derived from AHB clock divided by a prescaler of 4U */\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_CLOCK_SYNC_PCLK_DIV1 ((uint32_t)ADC1_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV2 ((uint32_t)ADC1_CCR_CKMODE_1) /*!< ADC synchronous clock derived from AHB clock divided by a prescaler of 2U */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV4 ((uint32_t)ADC1_CCR_CKMODE) /*!< ADC synchronous clock derived from AHB clock divided by a prescaler of 4U */\r\n#endif /* STM32F301x8 || STM32F318xx || STM32F302x8 */\r\n\r\n#define IS_ADC_CLOCKPRESCALER(ADC_CLOCK) (((ADC_CLOCK) == ADC_CLOCK_ASYNC_DIV1) || \\\r\n ((ADC_CLOCK) == ADC_CLOCK_SYNC_PCLK_DIV1) || \\\r\n ((ADC_CLOCK) == ADC_CLOCK_SYNC_PCLK_DIV2) || \\\r\n ((ADC_CLOCK) == ADC_CLOCK_SYNC_PCLK_DIV4) )\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Resolution ADC Extended Resolution\r\n * @{\r\n */\r\n#define ADC_RESOLUTION_12B (0x00000000U) /*!< ADC 12-bit resolution */\r\n#define ADC_RESOLUTION_10B ((uint32_t)ADC_CFGR_RES_0) /*!< ADC 10-bit resolution */\r\n#define ADC_RESOLUTION_8B ((uint32_t)ADC_CFGR_RES_1) /*!< ADC 8-bit resolution */\r\n#define ADC_RESOLUTION_6B ((uint32_t)ADC_CFGR_RES) /*!< ADC 6-bit resolution */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Data_align ADC Extended Data Alignment\r\n * @{\r\n */\r\n#define ADC_DATAALIGN_RIGHT (0x00000000U)\r\n#define ADC_DATAALIGN_LEFT ((uint32_t)ADC_CFGR_ALIGN)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Scan_mode ADC Extended Scan Mode\r\n * @{\r\n */\r\n#define ADC_SCAN_DISABLE (0x00000000U)\r\n#define ADC_SCAN_ENABLE (0x00000001U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_edge_Regular ADC Extended External trigger enable and polarity selection for regular group\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGCONVEDGE_NONE (0x00000000U)\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISING ((uint32_t)ADC_CFGR_EXTEN_0)\r\n#define ADC_EXTERNALTRIGCONVEDGE_FALLING ((uint32_t)ADC_CFGR_EXTEN_1)\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING ((uint32_t)ADC_CFGR_EXTEN)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_source_Regular ADC Extended External trigger selection for regular group\r\n * @{\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 only */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC1 ADC1_2_EXTERNALTRIG_T1_CC1\r\n#define ADC_EXTERNALTRIGCONV_T1_CC2 ADC1_2_EXTERNALTRIG_T1_CC2\r\n#define ADC_EXTERNALTRIGCONV_T2_CC2 ADC1_2_EXTERNALTRIG_T2_CC2\r\n#define ADC_EXTERNALTRIGCONV_T3_CC4 ADC1_2_EXTERNALTRIG_T3_CC4\r\n#define ADC_EXTERNALTRIGCONV_T4_CC4 ADC1_2_EXTERNALTRIG_T4_CC4\r\n#define ADC_EXTERNALTRIGCONV_T6_TRGO ADC1_2_EXTERNALTRIG_T6_TRGO\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC1_2_EXTERNALTRIG_EXT_IT11\r\n\r\n/*!< External triggers of regular group for ADC3&ADC4 only */\r\n#define ADC_EXTERNALTRIGCONV_T2_CC1 ADC3_4_EXTERNALTRIG_T2_CC1\r\n#define ADC_EXTERNALTRIGCONV_T2_CC3 ADC3_4_EXTERNALTRIG_T2_CC3\r\n#define ADC_EXTERNALTRIGCONV_T3_CC1 ADC3_4_EXTERNALTRIG_T3_CC1\r\n#define ADC_EXTERNALTRIGCONV_T4_CC1 ADC3_4_EXTERNALTRIG_T4_CC1\r\n#define ADC_EXTERNALTRIGCONV_T7_TRGO ADC3_4_EXTERNALTRIG_T7_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T8_CC1 ADC3_4_EXTERNALTRIG_T8_CC1\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT2 ADC3_4_EXTERNALTRIG_EXT_IT2\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2, ADC3&ADC4 */\r\n/* Note: Triggers affected to group ADC1_2 by default, redirected to group */\r\n/* ADC3_4 by driver when needed. */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC3 ADC1_2_EXTERNALTRIG_T1_CC3\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO ADC1_2_EXTERNALTRIG_T1_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO2 ADC1_2_EXTERNALTRIG_T1_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T2_TRGO ADC1_2_EXTERNALTRIG_T2_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T3_TRGO ADC1_2_EXTERNALTRIG_T3_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T4_TRGO ADC1_2_EXTERNALTRIG_T4_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T8_TRGO ADC1_2_EXTERNALTRIG_T8_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T8_TRGO2 ADC1_2_EXTERNALTRIG_T8_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T15_TRGO ADC1_2_EXTERNALTRIG_T15_TRGO\r\n\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/* ADC external triggers specific to device STM303xE: mask to differentiate */\r\n/* standard triggers from specific timer 20U, needed for reallocation of */\r\n/* triggers common to ADC1&2U/ADC3&4 and to avoid mixing with standard */\r\n/* triggers without remap. */\r\n#define ADC_EXTERNALTRIGCONV_T20_MASK 0x1000\r\n\r\n/*!< List of external triggers specific to device STM303xE: using Timer20 */\r\n/* with ADC trigger input remap. */\r\n/* To remap ADC trigger from other timers/ExtLine to timer20: use macro */\r\n/* \" __HAL_REMAPADCTRIGGER_ENABLE(...) \" with parameters described below: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 only, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n#define ADC_EXTERNALTRIGCONV_T20_CC2 ADC_EXTERNALTRIGCONV_T6_TRGO /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT13U) */\r\n#define ADC_EXTERNALTRIGCONV_T20_CC3 ADC_EXTERNALTRIGCONV_T3_CC4 /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT15U) */\r\n\r\n/*!< External triggers of regular group for ADC3&ADC4 only, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n/* None */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2, ADC3&ADC4, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n/* Note: Triggers affected to group ADC1_2 by default, redirected to group */\r\n/* ADC3_4 by driver when needed. */\r\n#define ADC_EXTERNALTRIGCONV_T20_CC1 (ADC_EXTERNALTRIGCONV_T4_CC4 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT5) */\r\n /*!< For ADC3&ADC4: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_EXT15U) */\r\n#define ADC_EXTERNALTRIGCONV_T20_TRGO (ADC_EXTERNALTRIGCONV_T1_CC3 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT2) */\r\n /*!< For ADC3&ADC4: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_EXT5) */\r\n#define ADC_EXTERNALTRIGCONV_T20_TRGO2 (ADC_EXTERNALTRIGCONV_T2_CC2 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT3) */\r\n /*!< For ADC3&ADC4: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_EXT6) */\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC1 ADC1_2_EXTERNALTRIG_T1_CC1\r\n#define ADC_EXTERNALTRIGCONV_T1_CC2 ADC1_2_EXTERNALTRIG_T1_CC2\r\n#define ADC_EXTERNALTRIGCONV_T1_CC3 ADC1_2_EXTERNALTRIG_T1_CC3\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO ADC1_2_EXTERNALTRIG_T1_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO2 ADC1_2_EXTERNALTRIG_T1_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T2_CC2 ADC1_2_EXTERNALTRIG_T2_CC2\r\n#define ADC_EXTERNALTRIGCONV_T2_TRGO ADC1_2_EXTERNALTRIG_T2_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T3_CC4 ADC1_2_EXTERNALTRIG_T3_CC4\r\n#define ADC_EXTERNALTRIGCONV_T3_TRGO ADC1_2_EXTERNALTRIG_T3_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T4_CC4 ADC1_2_EXTERNALTRIG_T4_CC4\r\n#define ADC_EXTERNALTRIGCONV_T4_TRGO ADC1_2_EXTERNALTRIG_T4_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T6_TRGO ADC1_2_EXTERNALTRIG_T6_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T15_TRGO ADC1_2_EXTERNALTRIG_T15_TRGO\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC1_2_EXTERNALTRIG_EXT_IT11\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n\r\n#if defined(STM32F302xE)\r\n/* ADC external triggers specific to device STM302xE: mask to differentiate */\r\n/* standard triggers from specific timer 20U, needed for reallocation of */\r\n/* triggers common to ADC1&2 and to avoind mixing with standard */\r\n/* triggers without remap. */\r\n#define ADC_EXTERNALTRIGCONV_T20_MASK 0x1000\r\n\r\n/*!< List of external triggers specific to device STM302xE: using Timer20 */\r\n/* with ADC trigger input remap. */\r\n/* To remap ADC trigger from other timers/ExtLine to timer20: use macro */\r\n/* \" __HAL_REMAPADCTRIGGER_ENABLE(...) \" with parameters described below: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 only, specific to */\r\n/* device STM302xE: : using Timer20 with ADC trigger input remap */\r\n#define ADC_EXTERNALTRIGCONV_T20_CC2 ADC_EXTERNALTRIGCONV_T6_TRGO /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT13U) */\r\n#define ADC_EXTERNALTRIGCONV_T20_CC3 ADC_EXTERNALTRIGCONV_T3_CC4 /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_EXT15U) */\r\n#endif /* STM32F302xE */\r\n\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC1 ADC1_2_EXTERNALTRIG_T1_CC1\r\n#define ADC_EXTERNALTRIGCONV_T1_CC2 ADC1_2_EXTERNALTRIG_T1_CC2\r\n#define ADC_EXTERNALTRIGCONV_T1_CC3 ADC1_2_EXTERNALTRIG_T1_CC3\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO ADC1_2_EXTERNALTRIG_T1_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO2 ADC1_2_EXTERNALTRIG_T1_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T2_CC2 ADC1_2_EXTERNALTRIG_T2_CC2\r\n#define ADC_EXTERNALTRIGCONV_T2_TRGO ADC1_2_EXTERNALTRIG_T2_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T3_CC4 ADC1_2_EXTERNALTRIG_T3_CC4\r\n#define ADC_EXTERNALTRIGCONV_T3_TRGO ADC1_2_EXTERNALTRIG_T3_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T4_CC4 ADC1_2_EXTERNALTRIG_T4_CC4\r\n#define ADC_EXTERNALTRIGCONV_T4_TRGO ADC1_2_EXTERNALTRIG_T4_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T8_TRGO ADC1_2_EXTERNALTRIG_T8_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T8_TRGO2 ADC1_2_EXTERNALTRIG_T8_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T6_TRGO ADC1_2_EXTERNALTRIG_T6_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T15_TRGO ADC1_2_EXTERNALTRIG_T15_TRGO\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC1_2_EXTERNALTRIG_EXT_IT11\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC1 ADC1_2_EXTERNALTRIG_T1_CC1\r\n#define ADC_EXTERNALTRIGCONV_T1_CC2 ADC1_2_EXTERNALTRIG_T1_CC2\r\n#define ADC_EXTERNALTRIGCONV_T1_CC3 ADC1_2_EXTERNALTRIG_T1_CC3\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO ADC1_2_EXTERNALTRIG_T1_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO2 ADC1_2_EXTERNALTRIG_T1_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T2_CC2 ADC1_2_EXTERNALTRIG_T2_CC2\r\n#define ADC_EXTERNALTRIGCONV_T2_TRGO ADC1_2_EXTERNALTRIG_T2_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T3_CC4 ADC1_2_EXTERNALTRIG_T3_CC4\r\n#define ADC_EXTERNALTRIGCONV_T3_TRGO ADC1_2_EXTERNALTRIG_T3_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T6_TRGO ADC1_2_EXTERNALTRIG_T6_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T15_TRGO ADC1_2_EXTERNALTRIG_T15_TRGO\r\n#define ADC_EXTERNALTRIGCONVHRTIM_TRG1 ADC1_2_EXTERNALTRIG_HRTIM_TRG1\r\n#define ADC_EXTERNALTRIGCONVHRTIM_TRG3 ADC1_2_EXTERNALTRIG_HRTIM_TRG3\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC1_2_EXTERNALTRIG_EXT_IT11\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* List of external triggers with generic trigger name, sorted by trigger */\r\n/* name: */\r\n\r\n/* External triggers of regular group for ADC1 */\r\n#define ADC_EXTERNALTRIGCONV_T1_CC1 ADC1_EXTERNALTRIG_T1_CC1\r\n#define ADC_EXTERNALTRIGCONV_T1_CC2 ADC1_EXTERNALTRIG_T1_CC2\r\n#define ADC_EXTERNALTRIGCONV_T1_CC3 ADC1_EXTERNALTRIG_T1_CC3\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC1_EXTERNALTRIG_EXT_IT11\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO ADC1_EXTERNALTRIG_T1_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T1_TRGO2 ADC1_EXTERNALTRIG_T1_TRGO2\r\n#define ADC_EXTERNALTRIGCONV_T2_TRGO ADC1_EXTERNALTRIG_T2_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T6_TRGO ADC1_EXTERNALTRIG_T6_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T15_TRGO ADC1_EXTERNALTRIG_T15_TRGO\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_EOCSelection ADC Extended End of Regular Sequence/Conversion \r\n * @{\r\n */\r\n#define ADC_EOC_SINGLE_CONV ((uint32_t) ADC_ISR_EOC)\r\n#define ADC_EOC_SEQ_CONV ((uint32_t) ADC_ISR_EOS)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Overrun ADC Extended overrun\r\n * @{\r\n */\r\n#define ADC_OVR_DATA_OVERWRITTEN (0x00000000U) /*!< Default setting, to be used for compatibility with other STM32 devices */\r\n#define ADC_OVR_DATA_PRESERVED (0x00000001U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_channels ADC Extended Channels\r\n * @{\r\n */\r\n/* Note: Depending on devices, some channels may not be available on package */\r\n/* pins. Refer to device datasheet for channels availability. */\r\n#define ADC_CHANNEL_1 ((uint32_t)(ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_2 ((uint32_t)(ADC_SQR3_SQ10_1))\r\n#define ADC_CHANNEL_3 ((uint32_t)(ADC_SQR3_SQ10_1 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_4 ((uint32_t)(ADC_SQR3_SQ10_2))\r\n#define ADC_CHANNEL_5 ((uint32_t)(ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_6 ((uint32_t)(ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_1))\r\n#define ADC_CHANNEL_7 ((uint32_t)(ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_1 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_8 ((uint32_t)(ADC_SQR3_SQ10_3))\r\n#define ADC_CHANNEL_9 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_10 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_1))\r\n#define ADC_CHANNEL_11 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_1 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_12 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_2))\r\n#define ADC_CHANNEL_13 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_14 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_1))\r\n#define ADC_CHANNEL_15 ((uint32_t)(ADC_SQR3_SQ10_3 | ADC_SQR3_SQ10_2 | ADC_SQR3_SQ10_1 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_16 ((uint32_t)(ADC_SQR3_SQ10_4))\r\n#define ADC_CHANNEL_17 ((uint32_t)(ADC_SQR3_SQ10_4 | ADC_SQR3_SQ10_0))\r\n#define ADC_CHANNEL_18 ((uint32_t)(ADC_SQR3_SQ10_4 | ADC_SQR3_SQ10_1))\r\n\r\n/* Note: Vopamp1, TempSensor and Vbat internal channels available on ADC1 only */\r\n#define ADC_CHANNEL_VOPAMP1 ADC_CHANNEL_15\r\n#define ADC_CHANNEL_TEMPSENSOR ADC_CHANNEL_16\r\n#define ADC_CHANNEL_VBAT ADC_CHANNEL_17\r\n\r\n/* Note: Vopamp2/3U/4 internal channels available on ADC2/3U/4 respectively */\r\n#define ADC_CHANNEL_VOPAMP2 ADC_CHANNEL_17\r\n#define ADC_CHANNEL_VOPAMP3 ADC_CHANNEL_17\r\n#define ADC_CHANNEL_VOPAMP4 ADC_CHANNEL_17\r\n\r\n/* Note: VrefInt internal channels available on all ADCs, but only */\r\n/* one ADC is allowed to be connected to VrefInt at the same time. */\r\n#define ADC_CHANNEL_VREFINT ((uint32_t)ADC_CHANNEL_18)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_sampling_times ADC Extended Sampling Times\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_1CYCLE_5 (0x00000000U) /*!< Sampling time 1.5 ADC clock cycle */\r\n#define ADC_SAMPLETIME_2CYCLES_5 ((uint32_t)ADC_SMPR2_SMP10_0) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_4CYCLES_5 ((uint32_t)ADC_SMPR2_SMP10_1) /*!< Sampling time 4.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_7CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP10_1 | ADC_SMPR2_SMP10_0)) /*!< Sampling time 7.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_19CYCLES_5 ((uint32_t)ADC_SMPR2_SMP10_2) /*!< Sampling time 19.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_61CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_0)) /*!< Sampling time 61.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_181CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_1)) /*!< Sampling time 181.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_601CYCLES_5 ((uint32_t)ADC_SMPR2_SMP10) /*!< Sampling time 601.5 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_SingleDifferential ADC Extended Single-ended/Differential input mode\r\n * @{\r\n */\r\n#define ADC_SINGLE_ENDED (0x00000000U)\r\n#define ADC_DIFFERENTIAL_ENDED (0x00000001U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_OffsetNumber ADC Extended Offset Number\r\n * @{\r\n */\r\n#define ADC_OFFSET_NONE (0x00U)\r\n#define ADC_OFFSET_1 (0x01U)\r\n#define ADC_OFFSET_2 (0x02U)\r\n#define ADC_OFFSET_3 (0x03U)\r\n#define ADC_OFFSET_4 (0x04U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_regular_rank ADC Extended rank into regular group\r\n * @{\r\n */\r\n#define ADC_REGULAR_RANK_1 (0x00000001U)\r\n#define ADC_REGULAR_RANK_2 (0x00000002U)\r\n#define ADC_REGULAR_RANK_3 (0x00000003U)\r\n#define ADC_REGULAR_RANK_4 (0x00000004U)\r\n#define ADC_REGULAR_RANK_5 (0x00000005U)\r\n#define ADC_REGULAR_RANK_6 (0x00000006U)\r\n#define ADC_REGULAR_RANK_7 (0x00000007U)\r\n#define ADC_REGULAR_RANK_8 (0x00000008U)\r\n#define ADC_REGULAR_RANK_9 (0x00000009U)\r\n#define ADC_REGULAR_RANK_10 (0x0000000AU)\r\n#define ADC_REGULAR_RANK_11 (0x0000000BU)\r\n#define ADC_REGULAR_RANK_12 (0x0000000CU)\r\n#define ADC_REGULAR_RANK_13 (0x0000000DU)\r\n#define ADC_REGULAR_RANK_14 (0x0000000EU)\r\n#define ADC_REGULAR_RANK_15 (0x0000000FU)\r\n#define ADC_REGULAR_RANK_16 (0x00000010U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_injected_rank ADC Extended Injected Channel Rank\r\n * @{\r\n */\r\n#define ADC_INJECTED_RANK_1 (0x00000001U)\r\n#define ADC_INJECTED_RANK_2 (0x00000002U)\r\n#define ADC_INJECTED_RANK_3 (0x00000003U)\r\n#define ADC_INJECTED_RANK_4 (0x00000004U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_edge_Injected External Trigger Edge of Injected Group\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_NONE (0x00000000U)\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISING ((uint32_t)ADC_JSQR_JEXTEN_0)\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING ((uint32_t)ADC_JSQR_JEXTEN_1)\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING ((uint32_t)ADC_JSQR_JEXTEN)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_source_Injected External Trigger Source of Injected Group\r\n * @{\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n/* List of external triggers with generic trigger name, independently of ADC */\r\n/* target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/* External triggers of injected group for ADC1&ADC2 only */\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC1_2_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC1 ADC1_2_EXTERNALTRIGINJEC_T3_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC3 ADC1_2_EXTERNALTRIGINJEC_T3_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC4 ADC1_2_EXTERNALTRIGINJEC_T3_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T6_TRGO ADC1_2_EXTERNALTRIGINJEC_T6_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC1_2_EXTERNALTRIGINJEC_EXT_IT15\r\n\r\n/* External triggers of injected group for ADC3&ADC4 only */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC3 ADC3_4_EXTERNALTRIGINJEC_T1_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_CC3 ADC3_4_EXTERNALTRIGINJEC_T4_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_CC4 ADC3_4_EXTERNALTRIGINJEC_T4_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T7_TRGO ADC3_4_EXTERNALTRIGINJEC_T7_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_CC2 ADC3_4_EXTERNALTRIGINJEC_T8_CC2\r\n\r\n/* External triggers of injected group for ADC1&ADC2, ADC3&ADC4 */\r\n/* Note: Triggers affected to group ADC1_2 by default, redirected to group */\r\n/* ADC3_4 by driver when needed. */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC4 ADC1_2_EXTERNALTRIGINJEC_T1_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO ADC1_2_EXTERNALTRIGINJEC_T1_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC1_2_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_TRGO ADC1_2_EXTERNALTRIGINJEC_T3_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_TRGO ADC1_2_EXTERNALTRIGINJEC_T4_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_CC4 ADC1_2_EXTERNALTRIGINJEC_T8_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_TRGO ADC1_2_EXTERNALTRIGINJEC_T8_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T8_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T15_TRGO ADC1_2_EXTERNALTRIGINJEC_T15_TRGO\r\n\r\n#define ADC_INJECTED_SOFTWARE_START (0x00000001U)\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/*!< List of external triggers specific to device STM303xE: using Timer20 */\r\n/* with ADC trigger input remap. */\r\n/* To remap ADC trigger from other timers/ExtLine to timer20: use macro */\r\n/* \" __HAL_REMAPADCTRIGGER_ENABLE(...) \" with parameters described below: */\r\n\r\n/*!< External triggers of injected group for ADC1&ADC2 only, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_CC4 ADC_EXTERNALTRIGINJECCONV_T3_CC1 /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT13U) */\r\n\r\n/*!< External triggers of injected group for ADC3&ADC4 only, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_CC2 ADC_EXTERNALTRIGINJECCONV_T7_TRGO /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_JEXT14U) */\r\n\r\n/*!< External triggers of regular group for ADC1&ADC2, ADC3&ADC4, specific to */\r\n/* device STM303xE: : using Timer20 with ADC trigger input remap */\r\n/* Note: Triggers affected to group ADC1_2 by default, redirected to group */\r\n/* ADC3_4 by driver when needed. */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_TRGO (ADC_EXTERNALTRIGINJECCONV_T2_CC1 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT3) */\r\n /*!< For ADC3&ADC4: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_JEXT5) */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_TRGO2 (ADC_EXTERNALTRIGINJECCONV_EXT_IT15 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT6) */\r\n /*!< For ADC3&ADC4: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC34_JEXT11U) */\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T7_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC2) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T7_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC2) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_CC2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO2) || \\\r\n \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#endif /* STM32F303xC || STM32F303xE || STM32F398xx || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/* External triggers of injected group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC4 ADC1_2_EXTERNALTRIGINJEC_T1_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO ADC1_2_EXTERNALTRIGINJEC_T1_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC1_2_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC1_2_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC1 ADC1_2_EXTERNALTRIGINJEC_T3_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC3 ADC1_2_EXTERNALTRIGINJEC_T3_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC4 ADC1_2_EXTERNALTRIGINJEC_T3_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_TRGO ADC1_2_EXTERNALTRIGINJEC_T3_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_TRGO ADC1_2_EXTERNALTRIGINJEC_T4_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T6_TRGO ADC1_2_EXTERNALTRIGINJEC_T6_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T15_TRGO ADC1_2_EXTERNALTRIGINJEC_T15_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC1_2_EXTERNALTRIGINJEC_EXT_IT15\r\n\r\n#define ADC_INJECTED_SOFTWARE_START (0x00000001U)\r\n\r\n#if defined(STM32F302xE)\r\n/*!< List of external triggers specific to device STM302xE: using Timer20 */\r\n/* with ADC trigger input remap. */\r\n/* To remap ADC trigger from other timers/ExtLine to timer20: use macro */\r\n/* \" __HAL_REMAPADCTRIGGER_ENABLE(...) \" with parameters described below: */\r\n\r\n/*!< External triggers of injected group for ADC1&ADC2 only, specific to */\r\n/* device STM302xE: : using Timer20 with ADC trigger input remap */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_CC4 ADC_EXTERNALTRIGINJECCONV_T3_CC1 /*!< Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT13U) */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_TRGO (ADC_EXTERNALTRIGINJECCONV_T2_CC1 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT3) */\r\n#define ADC_EXTERNALTRIGINJECCONV_T20_TRGO2 (ADC_EXTERNALTRIGINJECCONV_EXT_IT15 | ADC_EXTERNALTRIGCONV_T20_MASK) /*!< For ADC1&ADC2: Remap trigger using macro __HAL_REMAPADCTRIGGER_ENABLE(HAL_REMAPADCTRIGGER_ADC12_JEXT6) */\r\n#endif /* STM32F302xE */\r\n\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/* External triggers of injected group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC4 ADC1_2_EXTERNALTRIGINJEC_T1_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO ADC1_2_EXTERNALTRIGINJEC_T1_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC1_2_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC1_2_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC1 ADC1_2_EXTERNALTRIGINJEC_T3_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC3 ADC1_2_EXTERNALTRIGINJEC_T3_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC4 ADC1_2_EXTERNALTRIGINJEC_T3_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_TRGO ADC1_2_EXTERNALTRIGINJEC_T3_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_TRGO ADC1_2_EXTERNALTRIGINJEC_T4_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T6_TRGO ADC1_2_EXTERNALTRIGINJEC_T6_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_CC4 ADC1_2_EXTERNALTRIGINJEC_T8_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_TRGO ADC1_2_EXTERNALTRIGINJEC_T8_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T8_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T8_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T15_TRGO ADC1_2_EXTERNALTRIGINJEC_T15_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC1_2_EXTERNALTRIGINJEC_EXT_IT15\r\n\r\n#define ADC_INJECTED_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n/*!< List of external triggers with generic trigger name, independently of */\r\n/* ADC target (caution: applies to other ADCs sharing the same common group), */\r\n/* sorted by trigger name: */\r\n\r\n/* External triggers of injected group for ADC1&ADC2 */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC4 ADC1_2_EXTERNALTRIGINJEC_T1_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO ADC1_2_EXTERNALTRIGINJEC_T1_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO2 ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC1_2_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC1_2_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC1 ADC1_2_EXTERNALTRIGINJEC_T3_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC3 ADC1_2_EXTERNALTRIGINJEC_T3_CC3\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC4 ADC1_2_EXTERNALTRIGINJEC_T3_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_TRGO ADC1_2_EXTERNALTRIGINJEC_T3_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T6_TRGO ADC1_2_EXTERNALTRIGINJEC_T6_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T15_TRGO ADC1_2_EXTERNALTRIGINJEC_T15_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_HRTIM_TRG2 ADC1_2_EXTERNALTRIGINJEC_HRTIM_TRG2\r\n#define ADC_EXTERNALTRIGINJECCONV_HRTIM_TRG4 ADC1_2_EXTERNALTRIGINJEC_HRTIM_TRG4\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC1_2_EXTERNALTRIGINJEC_EXT_IT15\r\n\r\n#define ADC_INJECTED_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* List of external triggers with generic trigger name, sorted by trigger */\r\n/* name: */\r\n\r\n/* External triggers of injected group for ADC1 */\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_CC4 ADC1_EXTERNALTRIGINJEC_T1_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO ADC1_EXTERNALTRIGINJEC_T1_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T1_TRGO2 ADC1_EXTERNALTRIGINJEC_T1_TRGO2\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC1_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC1_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T6_TRGO ADC1_EXTERNALTRIGINJEC_T6_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T15_TRGO ADC1_EXTERNALTRIGINJEC_T15_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC1_EXTERNALTRIGINJEC_EXT_IT15\r\n\r\n#define ADC_INJECTED_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup ADCEx_Common_mode ADC Extended Dual ADC Mode\r\n * @{\r\n */\r\n#define ADC_MODE_INDEPENDENT ((uint32_t)(0x00000000U))\r\n#define ADC_DUALMODE_REGSIMULT_INJECSIMULT ((uint32_t)(ADC12_CCR_MULTI_0))\r\n#define ADC_DUALMODE_REGSIMULT_ALTERTRIG ((uint32_t)(ADC12_CCR_MULTI_1))\r\n#define ADC_DUALMODE_REGINTERL_INJECSIMULT ((uint32_t)(ADC12_CCR_MULTI_1 | ADC12_CCR_MULTI_0))\r\n#define ADC_DUALMODE_INJECSIMULT ((uint32_t)(ADC12_CCR_MULTI_2 | ADC12_CCR_MULTI_0))\r\n#define ADC_DUALMODE_REGSIMULT ((uint32_t)(ADC12_CCR_MULTI_2 | ADC12_CCR_MULTI_1))\r\n#define ADC_DUALMODE_INTERL ((uint32_t)(ADC12_CCR_MULTI_2 | ADC12_CCR_MULTI_1 | ADC12_CCR_MULTI_0))\r\n#define ADC_DUALMODE_ALTERTRIG ((uint32_t)(ADC12_CCR_MULTI_3 | ADC12_CCR_MULTI_0))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup ADCEx_Direct_memory_access_mode_for_multimode ADC Extended DMA Mode for Dual ADC Mode\r\n * @{\r\n */\r\n#define ADC_DMAACCESSMODE_DISABLED (0x00000000U) /*!< DMA multimode disabled: each ADC will use its own DMA channel */\r\n#define ADC_DMAACCESSMODE_12_10_BITS ((uint32_t)ADC12_CCR_MDMA_1) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 12 and 10 bits resolution */\r\n#define ADC_DMAACCESSMODE_8_6_BITS ((uint32_t)ADC12_CCR_MDMA) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 8 and 6 bits resolution */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_delay_between_2_sampling_phases ADC Extended Delay Between 2 Sampling Phases\r\n * @{\r\n */\r\n#define ADC_TWOSAMPLINGDELAY_1CYCLE ((uint32_t)(0x00000000U))\r\n#define ADC_TWOSAMPLINGDELAY_2CYCLES ((uint32_t)(ADC12_CCR_DELAY_0))\r\n#define ADC_TWOSAMPLINGDELAY_3CYCLES ((uint32_t)(ADC12_CCR_DELAY_1))\r\n#define ADC_TWOSAMPLINGDELAY_4CYCLES ((uint32_t)(ADC12_CCR_DELAY_1 | ADC12_CCR_DELAY_0))\r\n#define ADC_TWOSAMPLINGDELAY_5CYCLES ((uint32_t)(ADC12_CCR_DELAY_2))\r\n#define ADC_TWOSAMPLINGDELAY_6CYCLES ((uint32_t)(ADC12_CCR_DELAY_2 | ADC12_CCR_DELAY_0))\r\n#define ADC_TWOSAMPLINGDELAY_7CYCLES ((uint32_t)(ADC12_CCR_DELAY_2 | ADC12_CCR_DELAY_1))\r\n#define ADC_TWOSAMPLINGDELAY_8CYCLES ((uint32_t)(ADC12_CCR_DELAY_2 | ADC12_CCR_DELAY_1 | ADC12_CCR_DELAY_0))\r\n#define ADC_TWOSAMPLINGDELAY_9CYCLES ((uint32_t)(ADC12_CCR_DELAY_3))\r\n#define ADC_TWOSAMPLINGDELAY_10CYCLES ((uint32_t)(ADC12_CCR_DELAY_3 | ADC12_CCR_DELAY_0))\r\n#define ADC_TWOSAMPLINGDELAY_11CYCLES ((uint32_t)(ADC12_CCR_DELAY_3 | ADC12_CCR_DELAY_1))\r\n#define ADC_TWOSAMPLINGDELAY_12CYCLES ((uint32_t)(ADC12_CCR_DELAY_3 | ADC12_CCR_DELAY_1 | ADC12_CCR_DELAY_0))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_analog_watchdog_number ADC Extended Analog Watchdog Selection\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_1 (0x00000001U)\r\n#define ADC_ANALOGWATCHDOG_2 (0x00000002U)\r\n#define ADC_ANALOGWATCHDOG_3 (0x00000003U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_analog_watchdog_mode ADC Extended Analog Watchdog Mode\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_NONE ( 0x00000000U)\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REG ((uint32_t)(ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN))\r\n#define ADC_ANALOGWATCHDOG_SINGLE_INJEC ((uint32_t)(ADC_CFGR_AWD1SGL | ADC_CFGR_JAWD1EN))\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REGINJEC ((uint32_t)(ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN))\r\n#define ADC_ANALOGWATCHDOG_ALL_REG ((uint32_t) ADC_CFGR_AWD1EN)\r\n#define ADC_ANALOGWATCHDOG_ALL_INJEC ((uint32_t) ADC_CFGR_JAWD1EN)\r\n#define ADC_ANALOGWATCHDOG_ALL_REGINJEC ((uint32_t)(ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_conversion_group ADC Conversion Group\r\n * @{\r\n */\r\n#define ADC_REGULAR_GROUP ((uint32_t)(ADC_FLAG_EOC | ADC_FLAG_EOS))\r\n#define ADC_INJECTED_GROUP ((uint32_t)(ADC_FLAG_JEOC | ADC_FLAG_JEOS))\r\n#define ADC_REGULAR_INJECTED_GROUP ((uint32_t)(ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_JEOC | ADC_FLAG_JEOS))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Event_type ADC Extended Event Type\r\n * @{\r\n */\r\n#define ADC_AWD1_EVENT ((uint32_t)ADC_FLAG_AWD1) /*!< ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 devices) */\r\n#define ADC_AWD2_EVENT ((uint32_t)ADC_FLAG_AWD2) /*!< ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 families) */\r\n#define ADC_AWD3_EVENT ((uint32_t)ADC_FLAG_AWD3) /*!< ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 families) */\r\n#define ADC_OVR_EVENT ((uint32_t)ADC_FLAG_OVR) /*!< ADC overrun event */\r\n#define ADC_JQOVF_EVENT ((uint32_t)ADC_FLAG_JQOVF) /*!< ADC Injected Context Queue Overflow event */\r\n\r\n#define ADC_AWD_EVENT ADC_AWD1_EVENT /* ADC Analog watchdog 1 event: Alternate naming for compatibility with other STM32 devices having only 1 analog watchdog */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_interrupts_definition ADC Extended Interrupts Definition\r\n * @{\r\n */\r\n#define ADC_IT_RDY ADC_IER_RDY /*!< ADC Ready (ADRDY) interrupt source */\r\n#define ADC_IT_EOSMP ADC_IER_EOSMP /*!< ADC End of Sampling interrupt source */\r\n#define ADC_IT_EOC ADC_IER_EOC /*!< ADC End of Regular Conversion interrupt source */\r\n#define ADC_IT_EOS ADC_IER_EOS /*!< ADC End of Regular sequence of Conversions interrupt source */\r\n#define ADC_IT_OVR ADC_IER_OVR /*!< ADC overrun interrupt source */\r\n#define ADC_IT_JEOC ADC_IER_JEOC /*!< ADC End of Injected Conversion interrupt source */\r\n#define ADC_IT_JEOS ADC_IER_JEOS /*!< ADC End of Injected sequence of Conversions interrupt source */\r\n#define ADC_IT_AWD1 ADC_IER_AWD1 /*!< ADC Analog watchdog 1 interrupt source (main analog watchdog, present on all STM32 devices) */\r\n#define ADC_IT_AWD2 ADC_IER_AWD2 /*!< ADC Analog watchdog 2 interrupt source (additional analog watchdog, present only on STM32F3 devices) */\r\n#define ADC_IT_AWD3 ADC_IER_AWD3 /*!< ADC Analog watchdog 3 interrupt source (additional analog watchdog, present only on STM32F3 devices) */\r\n#define ADC_IT_JQOVF ADC_IER_JQOVF /*!< ADC Injected Context Queue Overflow interrupt source */\r\n\r\n#define ADC_IT_AWD ADC_IT_AWD1 /* ADC Analog watchdog 1 interrupt source: Alternate naming for compatibility with other STM32 devices having only 1 analog watchdog */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_flags_definition ADC Extended Flags Definition\r\n * @{\r\n */\r\n#define ADC_FLAG_RDY ADC_ISR_ADRD /*!< ADC Ready (ADRDY) flag */\r\n#define ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC End of Sampling flag */\r\n#define ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC End of Regular Conversion flag */\r\n#define ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC overrun flag */\r\n#define ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC End of Injected Conversion flag */\r\n#define ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC Analog watchdog 1 flag (main analog watchdog, present on all STM32 devices) */\r\n#define ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC Analog watchdog 2 flag (additional analog watchdog, present only on STM32F3 devices) */\r\n#define ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC Analog watchdog 3 flag (additional analog watchdog, present only on STM32F3 devices) */\r\n#define ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC Injected Context Queue Overflow flag */\r\n\r\n#define ADC_FLAG_AWD ADC_FLAG_AWD1 /* ADC Analog watchdog 1 flag: Alternate naming for compatibility with other STM32 devices having only 1 analog watchdog */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/** @defgroup ADCEx_Data_align ADC Extended Data Alignment\r\n * @{\r\n */\r\n#define ADC_DATAALIGN_RIGHT (0x00000000U)\r\n#define ADC_DATAALIGN_LEFT ((uint32_t)ADC_CR2_ALIGN)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Scan_mode ADC Extended Scan Mode\r\n * @{\r\n */\r\n#define ADC_SCAN_DISABLE (0x00000000U)\r\n#define ADC_SCAN_ENABLE ((uint32_t)ADC_CR1_SCAN)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_edge_Regular ADC Extended External trigger enable for regular group\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGCONVEDGE_NONE (0x00000000U)\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISING ((uint32_t)ADC_CR2_EXTTRIG)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_source_Regular ADC Extended External trigger selection for regular group\r\n * @{\r\n */\r\n/* List of external triggers with generic trigger name, sorted by trigger */\r\n/* name: */\r\n\r\n/* External triggers of regular group for ADC1 */\r\n#define ADC_EXTERNALTRIGCONV_T2_CC2 ADC_EXTERNALTRIG_T2_CC2\r\n#define ADC_EXTERNALTRIGCONV_T3_TRGO ADC_EXTERNALTRIG_T3_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T4_CC4 ADC_EXTERNALTRIG_T4_CC4\r\n#define ADC_EXTERNALTRIGCONV_T19_TRGO ADC_EXTERNALTRIG_T19_TRGO\r\n#define ADC_EXTERNALTRIGCONV_T19_CC3 ADC_EXTERNALTRIG_T19_CC3\r\n#define ADC_EXTERNALTRIGCONV_T19_CC4 ADC_EXTERNALTRIG_T19_CC4\r\n#define ADC_EXTERNALTRIGCONV_EXT_IT11 ADC_EXTERNALTRIG_EXT_IT11\r\n#define ADC_SOFTWARE_START ADC_SWSTART\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_channels ADC Extended Channels\r\n * @{\r\n */\r\n/* Note: Depending on devices, some channels may not be available on package */\r\n/* pins. Refer to device datasheet for channels availability. */\r\n#define ADC_CHANNEL_0 (0x00000000U)\r\n#define ADC_CHANNEL_1 ((uint32_t)(ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_2 ((uint32_t)(ADC_SQR3_SQ1_1))\r\n#define ADC_CHANNEL_3 ((uint32_t)(ADC_SQR3_SQ1_1 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_4 ((uint32_t)(ADC_SQR3_SQ1_2))\r\n#define ADC_CHANNEL_5 ((uint32_t)(ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_6 ((uint32_t)(ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_1))\r\n#define ADC_CHANNEL_7 ((uint32_t)(ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_1 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_8 ((uint32_t)(ADC_SQR3_SQ1_3))\r\n#define ADC_CHANNEL_9 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_10 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_1))\r\n#define ADC_CHANNEL_11 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_1 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_12 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_2))\r\n#define ADC_CHANNEL_13 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_14 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_1))\r\n#define ADC_CHANNEL_15 ((uint32_t)(ADC_SQR3_SQ1_3 | ADC_SQR3_SQ1_2 | ADC_SQR3_SQ1_1 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_16 ((uint32_t)(ADC_SQR3_SQ1_4))\r\n#define ADC_CHANNEL_17 ((uint32_t)(ADC_SQR3_SQ1_4 | ADC_SQR3_SQ1_0))\r\n#define ADC_CHANNEL_18 ((uint32_t)(ADC_SQR3_SQ1_4 | ADC_SQR3_SQ1_1))\r\n\r\n#define ADC_CHANNEL_TEMPSENSOR ADC_CHANNEL_16\r\n#define ADC_CHANNEL_VREFINT ADC_CHANNEL_17\r\n#define ADC_CHANNEL_VBAT ADC_CHANNEL_18\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_sampling_times ADC Extended Sampling Times\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_1CYCLE_5 (0x00000000U) /*!< Sampling time 1.5 ADC clock cycle */\r\n#define ADC_SAMPLETIME_7CYCLES_5 ((uint32_t) ADC_SMPR2_SMP0_0) /*!< Sampling time 7.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_13CYCLES_5 ((uint32_t) ADC_SMPR2_SMP0_1) /*!< Sampling time 13.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_28CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP0_1 | ADC_SMPR2_SMP0_0)) /*!< Sampling time 28.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_41CYCLES_5 ((uint32_t) ADC_SMPR2_SMP0_2) /*!< Sampling time 41.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_55CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP0_2 | ADC_SMPR2_SMP0_0)) /*!< Sampling time 55.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_71CYCLES_5 ((uint32_t)(ADC_SMPR2_SMP0_2 | ADC_SMPR2_SMP0_1)) /*!< Sampling time 71.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_239CYCLES_5 ((uint32_t) ADC_SMPR2_SMP0) /*!< Sampling time 239.5 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_regular_rank ADC Extended rank into regular group\r\n * @{\r\n */\r\n#define ADC_REGULAR_RANK_1 (0x00000001U)\r\n#define ADC_REGULAR_RANK_2 (0x00000002U)\r\n#define ADC_REGULAR_RANK_3 (0x00000003U)\r\n#define ADC_REGULAR_RANK_4 (0x00000004U)\r\n#define ADC_REGULAR_RANK_5 (0x00000005U)\r\n#define ADC_REGULAR_RANK_6 (0x00000006U)\r\n#define ADC_REGULAR_RANK_7 (0x00000007U)\r\n#define ADC_REGULAR_RANK_8 (0x00000008U)\r\n#define ADC_REGULAR_RANK_9 (0x00000009U)\r\n#define ADC_REGULAR_RANK_10 (0x0000000AU)\r\n#define ADC_REGULAR_RANK_11 (0x0000000BU)\r\n#define ADC_REGULAR_RANK_12 (0x0000000CU)\r\n#define ADC_REGULAR_RANK_13 (0x0000000DU)\r\n#define ADC_REGULAR_RANK_14 (0x0000000EU)\r\n#define ADC_REGULAR_RANK_15 (0x0000000FU)\r\n#define ADC_REGULAR_RANK_16 (0x00000010U)\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup ADCEx_injected_rank ADC Extended Injected Channel Rank\r\n * @{\r\n */\r\n#define ADC_INJECTED_RANK_1 (0x00000001U)\r\n#define ADC_INJECTED_RANK_2 (0x00000002U)\r\n#define ADC_INJECTED_RANK_3 (0x00000003U)\r\n#define ADC_INJECTED_RANK_4 (0x00000004U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_edge_Injected External Trigger Edge of Injected Group\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_NONE (0x00000000U)\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISING ((uint32_t)ADC_CR2_JEXTTRIG)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_External_trigger_source_Injected External Trigger Source of Injected Group\r\n * @{\r\n */\r\n/* External triggers for injected groups of ADC1 */\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_CC1 ADC_EXTERNALTRIGINJEC_T2_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T2_TRGO ADC_EXTERNALTRIGINJEC_T2_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T3_CC4 ADC_EXTERNALTRIGINJEC_T3_CC4\r\n#define ADC_EXTERNALTRIGINJECCONV_T4_TRGO ADC_EXTERNALTRIGINJEC_T4_TRGO\r\n#define ADC_EXTERNALTRIGINJECCONV_T19_CC1 ADC_EXTERNALTRIGINJEC_T19_CC1\r\n#define ADC_EXTERNALTRIGINJECCONV_T19_CC2 ADC_EXTERNALTRIGINJEC_T19_CC2\r\n#define ADC_EXTERNALTRIGINJECCONV_EXT_IT15 ADC_EXTERNALTRIGINJEC_EXT_IT15\r\n#define ADC_INJECTED_SOFTWARE_START ADC_JSWSTART\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup ADCEx_analog_watchdog_mode ADC Extended analog watchdog mode\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_NONE (0x00000000U)\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REG ((uint32_t)(ADC_CR1_AWDSGL | ADC_CR1_AWDEN))\r\n#define ADC_ANALOGWATCHDOG_SINGLE_INJEC ((uint32_t)(ADC_CR1_AWDSGL | ADC_CR1_JAWDEN))\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REGINJEC ((uint32_t)(ADC_CR1_AWDSGL | ADC_CR1_AWDEN | ADC_CR1_JAWDEN))\r\n#define ADC_ANALOGWATCHDOG_ALL_REG ((uint32_t) ADC_CR1_AWDEN)\r\n#define ADC_ANALOGWATCHDOG_ALL_INJEC ((uint32_t) ADC_CR1_JAWDEN)\r\n#define ADC_ANALOGWATCHDOG_ALL_REGINJEC ((uint32_t)(ADC_CR1_AWDEN | ADC_CR1_JAWDEN))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_conversion_group ADC Conversion Group\r\n * @{\r\n */\r\n#define ADC_REGULAR_GROUP ((uint32_t)(ADC_FLAG_EOC))\r\n#define ADC_INJECTED_GROUP ((uint32_t)(ADC_FLAG_JEOC))\r\n#define ADC_REGULAR_INJECTED_GROUP ((uint32_t)(ADC_FLAG_EOC | ADC_FLAG_JEOC))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Event_type ADC Extended Event Type\r\n * @{\r\n */\r\n#define ADC_AWD_EVENT ((uint32_t)ADC_FLAG_AWD) /*!< ADC Analog watchdog event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_interrupts_definition ADC Extended Interrupts Definition\r\n * @{\r\n */\r\n#define ADC_IT_EOC ADC_CR1_EOCIE /*!< ADC End of Regular Conversion interrupt source */\r\n#define ADC_IT_JEOC ADC_CR1_JEOCIE /*!< ADC End of Injected Conversion interrupt source */\r\n#define ADC_IT_AWD ADC_CR1_AWDIE /*!< ADC Analog watchdog interrupt source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_flags_definition ADC Extended Flags Definition\r\n * @{\r\n */\r\n#define ADC_FLAG_AWD ADC_SR_AWD /*!< ADC Analog watchdog flag */\r\n#define ADC_FLAG_EOC ADC_SR_EOC /*!< ADC End of Regular conversion flag */\r\n#define ADC_FLAG_JEOC ADC_SR_JEOC /*!< ADC End of Injected conversion flag */\r\n#define ADC_FLAG_JSTRT ADC_SR_JSTRT /*!< ADC Injected group start flag */\r\n#define ADC_FLAG_STRT ADC_SR_STRT /*!< ADC Regular group start flag */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n \r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/** @addtogroup ADCEx_Private_Constants ADCEx Private Constants\r\n * @{\r\n */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n\r\n/** @defgroup ADCEx_Internal_HAL_driver_Ext_trig_src_Regular ADC Extended Internal HAL driver trigger selection for regular group\r\n * @{\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n/* List of external triggers for common groups ADC1&ADC2 and/or ADC3&ADC4: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n\r\n/* External triggers of regular group for ADC1 & ADC2 */\r\n#define ADC1_2_EXTERNALTRIG_T1_CC1 (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC2 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIG_T2_CC2 ((uint32_t)(ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T3_TRGO ((uint32_t)ADC_CFGR_EXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIG_T4_CC4 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T8_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T8_TRGO2 ((uint32_t) ADC_CFGR_EXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T4_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIG_T6_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T3_CC4 ((uint32_t)ADC_CFGR_EXTSEL)\r\n\r\n/* External triggers of regular group for ADC3 & ADC4 */\r\n#define ADC3_4_EXTERNALTRIG_T3_CC1 (0x00000000U)\r\n#define ADC3_4_EXTERNALTRIG_T2_CC3 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC3_4_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC3_4_EXTERNALTRIG_T8_CC1 ((uint32_t)(ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T8_TRGO ((uint32_t)ADC_CFGR_EXTSEL_2)\r\n#define ADC3_4_EXTERNALTRIG_EXT_IT2 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T4_CC1 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T8_TRGO2 ((uint32_t)ADC_CFGR_EXTSEL_3)\r\n#define ADC3_4_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIG_T3_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T4_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2))\r\n#define ADC3_4_EXTERNALTRIG_T7_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIG_T2_CC1 ((uint32_t)ADC_CFGR_EXTSEL)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n/* List of external triggers of common group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIG_T1_CC1 (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC2 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T2_CC2 ((uint32_t)(ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T3_CC4 ((uint32_t)ADC_CFGR_EXTSEL)\r\n#define ADC1_2_EXTERNALTRIG_T3_TRGO ((uint32_t)ADC_CFGR_EXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIG_T4_CC4 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T4_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIG_T6_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n/* List of external triggers of common group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIG_T1_CC1 (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC2 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIG_T2_CC2 ((uint32_t)(ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T3_TRGO ((uint32_t)ADC_CFGR_EXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIG_T4_CC4 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T8_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T8_TRGO2 ((uint32_t) ADC_CFGR_EXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T4_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIG_T6_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T3_CC4 ((uint32_t)ADC_CFGR_EXTSEL)\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n/* List of external triggers of common group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIG_T1_CC1 (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC2 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIG_T2_CC2 ((uint32_t)(ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T3_TRGO ((uint32_t)ADC_CFGR_EXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_HRTIM_TRG1 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_HRTIM_TRG3 ((uint32_t) ADC_CFGR_EXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T6_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIG_T3_CC4 ((uint32_t)ADC_CFGR_EXTSEL)\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* List of external triggers of regular group for ADC1: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_EXTERNALTRIG_T1_CC1 (0x00000000U)\r\n#define ADC1_EXTERNALTRIG_T1_CC2 ((uint32_t)ADC_CFGR_EXTSEL_0)\r\n#define ADC1_EXTERNALTRIG_T1_CC3 ((uint32_t)ADC_CFGR_EXTSEL_1)\r\n#define ADC1_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_EXTERNALTRIG_T1_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_EXTERNALTRIG_T1_TRGO2 ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1))\r\n#define ADC1_EXTERNALTRIG_T2_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_EXTERNALTRIG_T6_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0))\r\n#define ADC1_EXTERNALTRIG_T15_TRGO ((uint32_t)(ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1))\r\n#define ADC_SOFTWARE_START (0x00000001U)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup ADCEx_Internal_HAL_driver_Ext_trig_src_Injected ADC Extended Internal HAL driver trigger selection for injected group\r\n * @{\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n/* List of external triggers sorted of groups ADC1&ADC2 and/or ADC3&ADC4: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n\r\n/* External triggers for injected groups of ADC1 & ADC2 */\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)ADC_JSQR_JEXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T4_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_CC4 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_TRGO2 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC3 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T6_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n\r\n/* External triggers for injected groups of ADC3 & ADC4 */\r\n/* Note: External triggers JEXT2 and JEXT5 are the same (TIM4_CC3 event). */\r\n/* JEXT2 is the main trigger, JEXT5 could be redirected to another */\r\n/* in future devices. */\r\n/* However, this channel is implemented with a SW offset of 0x10000 for */\r\n/* differentiation between similar triggers of common groups ADC1&ADC2, */\r\n/* ADC3&ADC4 (Differentiation processed into macro */\r\n/* ADC_JSQR_JEXTSEL_SET) */\r\n#define ADC3_4_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC3_4_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC3_4_EXTERNALTRIGINJEC_T4_CC3 ((uint32_t)ADC_JSQR_JEXTSEL_1 | 0x10000U)\r\n#define ADC3_4_EXTERNALTRIGINJEC_T8_CC2 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T8_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_2)\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define ADC3_4_EXTERNALTRIGINJEC_T20_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#define ADC3_4_EXTERNALTRIGINJEC_T4_CC4 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T4_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC3_4_EXTERNALTRIGINJEC_T8_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T8_TRGO2 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T1_CC3 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T3_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T7_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC3_4_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n/* List of external triggers of group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)ADC_JSQR_JEXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T4_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC3 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T6_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n \r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n/* List of external triggers of group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)ADC_JSQR_JEXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T4_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_CC4 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T8_TRGO2 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC3 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T6_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n/* List of external triggers of group ADC1&ADC2: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)ADC_JSQR_JEXTSEL_1)\r\n#define ADC1_2_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_2)\r\n#define ADC1_2_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC1_2_EXTERNALTRIGINJEC_HRTIM_TRG2 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_HRTIM_TRG4 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC3 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T3_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T6_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_2_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* List of external triggers of injected group for ADC1: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n#define ADC1_EXTERNALTRIGINJEC_T1_TRGO (0x00000000U)\r\n#define ADC1_EXTERNALTRIGINJEC_T1_CC4 ((uint32_t)ADC_JSQR_JEXTSEL_0)\r\n#define ADC1_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t)ADC_JSQR_JEXTSEL_1)\r\n#define ADC1_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0))\r\n#define ADC1_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_EXTERNALTRIGINJEC_T1_TRGO2 ((uint32_t)ADC_JSQR_JEXTSEL_3)\r\n#define ADC1_EXTERNALTRIGINJEC_T6_TRGO ((uint32_t)(ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1))\r\n#define ADC1_EXTERNALTRIGINJEC_T15_TRGO ((uint32_t)ADC_JSQR_JEXTSEL)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n\r\n#define ADC_FLAG_ALL (ADC_FLAG_RDY | ADC_FLAG_EOSMP | ADC_FLAG_EOC | ADC_FLAG_EOS | \\\r\n ADC_FLAG_JEOC | ADC_FLAG_JEOS | ADC_FLAG_OVR | ADC_FLAG_AWD1 | \\\r\n ADC_FLAG_AWD2 | ADC_FLAG_AWD3 | ADC_FLAG_JQOVF)\r\n\r\n/* Combination of all post-conversion flags bits: EOC/EOS, JEOC/JEOS, OVR, AWDx */\r\n#define ADC_FLAG_POSTCONV_ALL (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_JEOC | ADC_FLAG_JEOS | \\\r\n ADC_FLAG_OVR | ADC_FLAG_AWD1 | ADC_FLAG_AWD2 | ADC_FLAG_AWD3 | \\\r\n ADC_FLAG_JQOVF)\r\n \r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n \r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n/** @defgroup ADCEx_Internal_HAL_driver_Ext_trig_src_Regular ADC Extended Internal HAL driver trigger selection for regular group\r\n * @{\r\n */\r\n/* List of external triggers of regular group for ADC1: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n\r\n/* External triggers of regular group for ADC1 */\r\n#define ADC_EXTERNALTRIG_T19_TRGO (0x00000000U)\r\n#define ADC_EXTERNALTRIG_T19_CC3 ((uint32_t)ADC_CR2_EXTSEL_0)\r\n#define ADC_EXTERNALTRIG_T19_CC4 ((uint32_t)ADC_CR2_EXTSEL_1)\r\n#define ADC_EXTERNALTRIG_T2_CC2 ((uint32_t)(ADC_CR2_EXTSEL_1 | ADC_CR2_EXTSEL_0))\r\n#define ADC_EXTERNALTRIG_T3_TRGO ((uint32_t)ADC_CR2_EXTSEL_2)\r\n#define ADC_EXTERNALTRIG_T4_CC4 ((uint32_t)(ADC_CR2_EXTSEL_2 | ADC_CR2_EXTSEL_0))\r\n#define ADC_EXTERNALTRIG_EXT_IT11 ((uint32_t)(ADC_CR2_EXTSEL_2 | ADC_CR2_EXTSEL_1))\r\n#define ADC_SWSTART ((uint32_t)(ADC_CR2_EXTSEL_2 | ADC_CR2_EXTSEL_1 | ADC_CR2_EXTSEL_0))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Internal_HAL_driver_Ext_trig_src_Injected ADC Extended Internal HAL driver trigger selection for injected group\r\n * @{\r\n */\r\n/* List of external triggers of injected group for ADC1: */\r\n/* (used internally by HAL driver. To not use into HAL structure parameters) */\r\n\r\n/* External triggers of injected group for ADC1 */\r\n#define ADC_EXTERNALTRIGINJEC_T19_CC1 ( 0x00000000U)\r\n#define ADC_EXTERNALTRIGINJEC_T19_CC2 ((uint32_t) ADC_CR2_JEXTSEL_0)\r\n#define ADC_EXTERNALTRIGINJEC_T2_TRGO ((uint32_t) ADC_CR2_JEXTSEL_1)\r\n#define ADC_EXTERNALTRIGINJEC_T2_CC1 ((uint32_t)(ADC_CR2_JEXTSEL_1 | ADC_CR2_JEXTSEL_0))\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC4 ((uint32_t) ADC_CR2_JEXTSEL_2)\r\n#define ADC_EXTERNALTRIGINJEC_T4_TRGO ((uint32_t)(ADC_CR2_JEXTSEL_2 | ADC_CR2_JEXTSEL_0))\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT15 ((uint32_t)(ADC_CR2_JEXTSEL_2 | ADC_CR2_JEXTSEL_1))\r\n#define ADC_JSWSTART ((uint32_t)(ADC_CR2_JEXTSEL_2 | ADC_CR2_JEXTSEL_1 | ADC_CR2_JEXTSEL_0))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup ADCEx_sampling_times_all_channels ADC Extended Sampling Times All Channels\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2 \\\r\n (ADC_SMPR2_SMP9_2 | ADC_SMPR2_SMP8_2 | ADC_SMPR2_SMP7_2 | ADC_SMPR2_SMP6_2 | \\\r\n ADC_SMPR2_SMP5_2 | ADC_SMPR2_SMP4_2 | ADC_SMPR2_SMP3_2 | ADC_SMPR2_SMP2_2 | \\\r\n ADC_SMPR2_SMP1_2 | ADC_SMPR2_SMP0_2)\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2 \\\r\n (ADC_SMPR1_SMP17_2 | ADC_SMPR1_SMP16_2 | ADC_SMPR1_SMP15_2 | ADC_SMPR1_SMP14_2 | \\\r\n ADC_SMPR1_SMP13_2 | ADC_SMPR1_SMP12_2 | ADC_SMPR1_SMP11_2 | ADC_SMPR1_SMP10_2 )\r\n\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1 \\\r\n (ADC_SMPR2_SMP9_1 | ADC_SMPR2_SMP8_1 | ADC_SMPR2_SMP7_1 | ADC_SMPR2_SMP6_1 | \\\r\n ADC_SMPR2_SMP5_1 | ADC_SMPR2_SMP4_1 | ADC_SMPR2_SMP3_1 | ADC_SMPR2_SMP2_1 | \\\r\n ADC_SMPR2_SMP1_1 | ADC_SMPR2_SMP0_1)\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1 \\\r\n (ADC_SMPR1_SMP17_1 | ADC_SMPR1_SMP16_1 | ADC_SMPR1_SMP15_1 | ADC_SMPR1_SMP14_1 | \\\r\n ADC_SMPR1_SMP13_1 | ADC_SMPR1_SMP12_1 | ADC_SMPR1_SMP11_1 | ADC_SMPR1_SMP10_1 )\r\n\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT0 \\\r\n (ADC_SMPR2_SMP9_0 | ADC_SMPR2_SMP8_0 | ADC_SMPR2_SMP7_0 | ADC_SMPR2_SMP6_0 | \\\r\n ADC_SMPR2_SMP5_0 | ADC_SMPR2_SMP4_0 | ADC_SMPR2_SMP3_0 | ADC_SMPR2_SMP2_0 | \\\r\n ADC_SMPR2_SMP1_0 | ADC_SMPR2_SMP0_0)\r\n#define ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0 \\\r\n (ADC_SMPR1_SMP17_0 | ADC_SMPR1_SMP16_0 | ADC_SMPR1_SMP15_0 | ADC_SMPR1_SMP14_0 | \\\r\n ADC_SMPR1_SMP13_0 | ADC_SMPR1_SMP12_0 | ADC_SMPR1_SMP11_0 | ADC_SMPR1_SMP10_0 )\r\n\r\n#define ADC_SAMPLETIME_1CYCLE5_SMPR2ALLCHANNELS (0x00000000U)\r\n#define ADC_SAMPLETIME_7CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT0)\r\n#define ADC_SAMPLETIME_13CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1)\r\n#define ADC_SAMPLETIME_28CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1 | ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT0)\r\n#define ADC_SAMPLETIME_41CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2)\r\n#define ADC_SAMPLETIME_55CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT0)\r\n#define ADC_SAMPLETIME_71CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1)\r\n#define ADC_SAMPLETIME_239CYCLES5_SMPR2ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1 | ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT0)\r\n\r\n#define ADC_SAMPLETIME_1CYCLE5_SMPR1ALLCHANNELS (0x00000000U)\r\n#define ADC_SAMPLETIME_7CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0)\r\n#define ADC_SAMPLETIME_13CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1)\r\n#define ADC_SAMPLETIME_28CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1 | ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0)\r\n#define ADC_SAMPLETIME_41CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2)\r\n#define ADC_SAMPLETIME_55CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0)\r\n#define ADC_SAMPLETIME_71CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1)\r\n#define ADC_SAMPLETIME_239CYCLES5_SMPR1ALLCHANNELS (ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2 | ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1 | ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0)\r\n\r\n/* Combination of all post-conversion flags bits: EOC/EOS, JEOC/JEOS, OVR, AWDx */\r\n#define ADC_FLAG_POSTCONV_ALL (ADC_FLAG_EOC | ADC_FLAG_JEOC | ADC_FLAG_AWD )\r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* STM32F373xC || STM32F378xx */\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Macros ADCEx Exported Macros\r\n * @{\r\n */\r\n/* Macro for internal HAL driver usage, and possibly can be used into code of */\r\n/* final user. */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n/**\r\n * @brief Enable the ADC peripheral\r\n * @param __HANDLE__ ADC handle\r\n * @note ADC enable requires a delay for ADC stabilization time\r\n * (refer to device datasheet, parameter tSTAB)\r\n * @note On STM32F3 devices, some hardware constraints must be strictly\r\n * respected before using this macro:\r\n * - ADC internal voltage regulator must be preliminarily enabled.\r\n * This is performed by function HAL_ADC_Init().\r\n * - ADC state requirements: ADC must be disabled, no conversion on \r\n * going, no calibration on going.\r\n * These checks are performed by functions HAL_ADC_start_xxx().\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE(__HANDLE__) \\\r\n (SET_BIT((__HANDLE__)->Instance->CR, ADC_CR_ADEN))\r\n\r\n/**\r\n * @brief Disable the ADC peripheral\r\n * @param __HANDLE__ ADC handle\r\n * @note On STM32F3 devices, some hardware constraints must be strictly\r\n * respected before using this macro:\r\n * - ADC state requirements: ADC must be enabled, no conversion on \r\n * going.\r\n * These checks are performed by functions HAL_ADC_start_xxx().\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE(__HANDLE__) \\\r\n do{ \\\r\n SET_BIT((__HANDLE__)->Instance->CR, ADC_CR_ADDIS); \\\r\n __HAL_ADC_CLEAR_FLAG((__HANDLE__), (ADC_FLAG_EOSMP | ADC_FLAG_RDY)); \\\r\n } while(0U)\r\n\r\n/**\r\n * @brief Enable the ADC end of conversion interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source\r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source\r\n * @arg ADC_IT_OVR: ADC overrun interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source\r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (SET_BIT((__HANDLE__)->Instance->IER, (__INTERRUPT__)))\r\n\r\n/**\r\n * @brief Disable the ADC end of conversion interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source\r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source\r\n * @arg ADC_IT_OVR: ADC overrun interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source\r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (CLEAR_BIT((__HANDLE__)->Instance->IER, (__INTERRUPT__)))\r\n\r\n/** @brief Checks if the specified ADC interrupt source is enabled or disabled.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC interrupt source to check\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source\r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source\r\n * @arg ADC_IT_OVR: ADC overrun interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source\r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_ADC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Get the selected ADC's flag status.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_FLAG_RDY: ADC Ready (ADRDY) flag\r\n * @arg ADC_FLAG_EOSMP: ADC End of Sampling flag\r\n * @arg ADC_FLAG_EOC: ADC End of Regular Conversion flag\r\n * @arg ADC_FLAG_EOS: ADC End of Regular sequence of Conversions flag\r\n * @arg ADC_FLAG_OVR: ADC overrun flag\r\n * @arg ADC_FLAG_JEOC: ADC End of Injected Conversion flag\r\n * @arg ADC_FLAG_JEOS: ADC End of Injected sequence of Conversions flag\r\n * @arg ADC_FLAG_AWD1: ADC Analog watchdog 1 flag (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_FLAG_AWD2: ADC Analog watchdog 2 flag (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_FLAG_AWD3: ADC Analog watchdog 3 flag (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_FLAG_JQOVF: ADC Injected Context Queue Overflow flag\r\n * @retval None\r\n */\r\n#define __HAL_ADC_GET_FLAG(__HANDLE__, __FLAG__) \\\r\n ((((__HANDLE__)->Instance->ISR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the ADC's pending flags\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_FLAG_RDY: ADC Ready (ADRDY) flag\r\n * @arg ADC_FLAG_EOSMP: ADC End of Sampling flag\r\n * @arg ADC_FLAG_EOC: ADC End of Regular Conversion flag\r\n * @arg ADC_FLAG_EOS: ADC End of Regular sequence of Conversions flag\r\n * @arg ADC_FLAG_OVR: ADC overrun flag\r\n * @arg ADC_FLAG_JEOC: ADC End of Injected Conversion flag\r\n * @arg ADC_FLAG_JEOS: ADC End of Injected sequence of Conversions flag\r\n * @arg ADC_FLAG_AWD1: ADC Analog watchdog 1 flag (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_FLAG_AWD2: ADC Analog watchdog 2 flag (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_FLAG_AWD3: ADC Analog watchdog 3 flag (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_FLAG_JQOVF: ADC Injected Context Queue Overflow flag\r\n * @retval None\r\n */\r\n/* Note: bit cleared bit by writing 1 (writing 0 has no effect on any bit of */\r\n/* register ISR). */\r\n#define __HAL_ADC_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n (WRITE_REG((__HANDLE__)->Instance->ISR, (__FLAG__)))\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n/**\r\n * @brief Enable the ADC peripheral\r\n * @note ADC enable requires a delay for ADC stabilization time\r\n * (refer to device datasheet, parameter tSTAB)\r\n * @note On STM32F37x devices, if ADC is already enabled this macro trigs\r\n * a conversion SW start on regular group.\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE(__HANDLE__) \\\r\n (SET_BIT((__HANDLE__)->Instance->CR2, (ADC_CR2_ADON)))\r\n \r\n/**\r\n * @brief Disable the ADC peripheral\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE(__HANDLE__) \\\r\n (CLEAR_BIT((__HANDLE__)->Instance->CR2, (ADC_CR2_ADON)))\r\n \r\n/** @brief Enable the ADC end of conversion interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_AWD: ADC Analog watchdog interrupt source\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (SET_BIT((__HANDLE__)->Instance->CR1, (__INTERRUPT__)))\r\n\r\n/** @brief Disable the ADC end of conversion interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_AWD: ADC Analog watchdog interrupt source\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (CLEAR_BIT((__HANDLE__)->Instance->CR1, (__INTERRUPT__)))\r\n\r\n/** @brief Checks if the specified ADC interrupt source is enabled or disabled.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC interrupt source to check\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source\r\n * @arg ADC_IT_AWD: ADC Analog watchdog interrupt source\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_ADC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->CR1 & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Get the selected ADC's flag status.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_FLAG_STRT: ADC Regular group start flag\r\n * @arg ADC_FLAG_JSTRT: ADC Injected group start flag\r\n * @arg ADC_FLAG_EOC: ADC End of Regular conversion flag\r\n * @arg ADC_FLAG_JEOC: ADC End of Injected conversion flag\r\n * @arg ADC_FLAG_AWD: ADC Analog watchdog flag\r\n * @retval None\r\n */\r\n#define __HAL_ADC_GET_FLAG(__HANDLE__, __FLAG__) \\\r\n ((((__HANDLE__)->Instance->SR) & (__FLAG__)) == (__FLAG__))\r\n \r\n/** @brief Clear the ADC's pending flags\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_FLAG_STRT: ADC Regular group start flag\r\n * @arg ADC_FLAG_JSTRT: ADC Injected group start flag\r\n * @arg ADC_FLAG_EOC: ADC End of Regular conversion flag\r\n * @arg ADC_FLAG_JEOC: ADC End of Injected conversion flag\r\n * @arg ADC_FLAG_AWD: ADC Analog watchdog flag\r\n * @retval None\r\n */\r\n#define __HAL_ADC_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n (WRITE_REG((__HANDLE__)->Instance->SR, ~(__FLAG__)))\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro ------------------------------------------------------------*/\r\n\r\n/** @addtogroup ADCEx_Private_Macro ADCEx Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n/**\r\n * @brief Verification of hardware constraints before ADC can be enabled\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (ADC can be enabled) or RESET (ADC cannot be enabled)\r\n */\r\n#define ADC_ENABLING_CONDITIONS(__HANDLE__) \\\r\n (( HAL_IS_BIT_CLR((__HANDLE__)->Instance->CR , \\\r\n (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | \\\r\n ADC_CR_JADSTART |ADC_CR_ADSTART | ADC_CR_ADDIS | \\\r\n ADC_CR_ADEN ) ) \\\r\n ) ? SET : RESET)\r\n\r\n/**\r\n * @brief Verification of ADC state: enabled or disabled\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (ADC enabled) or RESET (ADC disabled)\r\n */\r\n#define ADC_IS_ENABLE(__HANDLE__) \\\r\n (( ((((__HANDLE__)->Instance->CR) & (ADC_CR_ADEN | ADC_CR_ADDIS)) == ADC_CR_ADEN) && \\\r\n ((((__HANDLE__)->Instance->ISR) & ADC_FLAG_RDY) == ADC_FLAG_RDY) \\\r\n ) ? SET : RESET)\r\n\r\n/**\r\n * @brief Test if conversion trigger of regular group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (software start) or RESET (external trigger)\r\n */\r\n#define ADC_IS_SOFTWARE_START_REGULAR(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->CFGR & ADC_CFGR_EXTEN) == RESET)\r\n\r\n/**\r\n * @brief Test if conversion trigger of injected group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (software start) or RESET (external trigger)\r\n */\r\n#define ADC_IS_SOFTWARE_START_INJECTED(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->JSQR & ADC_JSQR_JEXTEN) == RESET)\r\n\r\n/**\r\n * @brief Check if no conversion on going on regular and/or injected groups\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (conversion is on going) or RESET (no conversion is on going)\r\n */\r\n#define ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance->CR) & (ADC_CR_ADSTART | ADC_CR_JADSTART)) == RESET \\\r\n ) ? RESET : SET)\r\n\r\n/**\r\n * @brief Check if no conversion on going on regular group\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (conversion is on going) or RESET (no conversion is on going)\r\n */\r\n#define ADC_IS_CONVERSION_ONGOING_REGULAR(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance->CR) & ADC_CR_ADSTART) == RESET \\\r\n ) ? RESET : SET)\r\n\r\n/**\r\n * @brief Check if no conversion on going on injected group\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (conversion is on going) or RESET (no conversion is on going)\r\n */\r\n#define ADC_IS_CONVERSION_ONGOING_INJECTED(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance->CR) & ADC_CR_JADSTART) == RESET \\\r\n ) ? RESET : SET)\r\n\r\n/**\r\n * @brief Returns resolution bits in CFGR1 register: RES[1:0].\r\n * Returned value is among parameters to @ref ADCEx_Resolution.\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_GET_RESOLUTION(__HANDLE__) (((__HANDLE__)->Instance->CFGR) & ADC_CFGR_RES)\r\n\r\n/**\r\n * @brief Simultaneously clears and sets specific bits of the handle State\r\n * @note: ADC_STATE_CLR_SET() macro is merely aliased to generic macro MODIFY_REG(),\r\n * the first parameter is the ADC handle State, the second parameter is the\r\n * bit field to clear, the third and last parameter is the bit field to set.\r\n * @retval None\r\n */\r\n#define ADC_STATE_CLR_SET MODIFY_REG\r\n\r\n/**\r\n * @brief Clear ADC error code (set it to error code: \"no error\")\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_CLEAR_ERRORCODE(__HANDLE__) ((__HANDLE__)->ErrorCode = HAL_ADC_ERROR_NONE)\r\n \r\n/**\r\n * @brief Set the ADC's sample time for Channels numbers between 0 and 9.\r\n * @param _SAMPLETIME_ Sample time parameter.\r\n * @param _CHANNELNB_ Channel number. \r\n * @retval None\r\n */\r\n#define ADC_SMPR1(_SAMPLETIME_, _CHANNELNB_) ((_SAMPLETIME_) << (3U * (_CHANNELNB_)))\r\n \r\n/**\r\n * @brief Set the ADC's sample time for Channels numbers between 10 and 18.\r\n * @param _SAMPLETIME_ Sample time parameter.\r\n * @param _CHANNELNB_ Channel number. \r\n * @retval None\r\n */\r\n#define ADC_SMPR2(_SAMPLETIME_, _CHANNELNB_) ((_SAMPLETIME_) << (3U * ((_CHANNELNB_) - 10U)))\r\n\r\n/**\r\n * @brief Set the selected regular Channel rank for rank between 1 and 4.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR1_RK(_CHANNELNB_, _RANKNB_) ((_CHANNELNB_) << (6U * (_RANKNB_)))\r\n\r\n/**\r\n * @brief Set the selected regular Channel rank for rank between 5 and 9.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR2_RK(_CHANNELNB_, _RANKNB_) ((_CHANNELNB_) << (6U * ((_RANKNB_) - 5U)))\r\n\r\n/**\r\n * @brief Set the selected regular Channel rank for rank between 10 and 14.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR3_RK(_CHANNELNB_, _RANKNB_) ((_CHANNELNB_) << (6U * ((_RANKNB_) - 10U)))\r\n\r\n/**\r\n * @brief Set the selected regular Channel rank for rank between 15 and 16.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR4_RK(_CHANNELNB_, _RANKNB_) ((_CHANNELNB_) << (6U * ((_RANKNB_) - 15U)))\r\n\r\n/**\r\n * @brief Set the selected injected Channel rank.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_JSQR_RK(_CHANNELNB_, _RANKNB_) ((_CHANNELNB_) << (6U * (_RANKNB_) +2U))\r\n\r\n\r\n/**\r\n * @brief Set the Analog Watchdog 1 channel.\r\n * @param _CHANNEL_ channel to be monitored by Analog Watchdog 1.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AWD1CH_SHIFT(_CHANNEL_) ((_CHANNEL_) << 26U)\r\n\r\n/**\r\n * @brief Configure the channel number into Analog Watchdog 2 or 3.\r\n * @param _CHANNEL_ ADC Channel\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AWD23CR(_CHANNEL_) (1U << (_CHANNEL_)) \r\n\r\n/**\r\n * @brief Enable automatic conversion of injected group\r\n * @param _INJECT_AUTO_CONVERSION_ Injected automatic conversion.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_AUTO_CONVERSION(_INJECT_AUTO_CONVERSION_) ((_INJECT_AUTO_CONVERSION_) << 25U)\r\n\r\n/**\r\n * @brief Enable ADC injected context queue\r\n * @param _INJECT_CONTEXT_QUEUE_MODE_ Injected context queue mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_CONTEXT_QUEUE(_INJECT_CONTEXT_QUEUE_MODE_) ((_INJECT_CONTEXT_QUEUE_MODE_) << 21U)\r\n\r\n/**\r\n * @brief Enable ADC discontinuous conversion mode for injected group\r\n * @param _INJECT_DISCONTINUOUS_MODE_ Injected discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_DISCCONTINUOUS(_INJECT_DISCONTINUOUS_MODE_) ((_INJECT_DISCONTINUOUS_MODE_) << 20U)\r\n\r\n/**\r\n * @brief Enable ADC discontinuous conversion mode for regular group\r\n * @param _REG_DISCONTINUOUS_MODE_ Regular discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_REG_DISCCONTINUOUS(_REG_DISCONTINUOUS_MODE_) ((_REG_DISCONTINUOUS_MODE_) << 16U)\r\n\r\n/**\r\n * @brief Configures the number of discontinuous conversions for regular group.\r\n * @param _NBR_DISCONTINUOUS_CONV_ Number of discontinuous conversions.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DISCONTINUOUS_NUM(_NBR_DISCONTINUOUS_CONV_) (((_NBR_DISCONTINUOUS_CONV_) - 1U) << 17U)\r\n\r\n/**\r\n * @brief Enable the ADC auto delay mode.\r\n * @param _AUTOWAIT_ Auto delay bit enable or disable.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AUTOWAIT(_AUTOWAIT_) ((_AUTOWAIT_) << 14U)\r\n\r\n/**\r\n * @brief Enable ADC continuous conversion mode.\r\n * @param _CONTINUOUS_MODE_ Continuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_CONTINUOUS(_CONTINUOUS_MODE_) ((_CONTINUOUS_MODE_) << 13U)\r\n \r\n/**\r\n * @brief Enable ADC overrun mode.\r\n * @param _OVERRUN_MODE_ Overrun mode.\r\n * @retval Overrun bit setting to be programmed into CFGR register\r\n */\r\n/* Note: Bit ADC_CFGR_OVRMOD not used directly in constant */\r\n/* \"ADC_OVR_DATA_OVERWRITTEN\" to have this case defined to 0x00U, to set it */\r\n/* as the default case to be compliant with other STM32 devices. */\r\n#define ADC_CFGR_OVERRUN(_OVERRUN_MODE_) \\\r\n ( ( (_OVERRUN_MODE_) != (ADC_OVR_DATA_PRESERVED) \\\r\n )? (ADC_CFGR_OVRMOD) : (0x00000000U) \\\r\n )\r\n\r\n/**\r\n * @brief Enable the ADC DMA continuous request.\r\n * @param _DMACONTREQ_MODE_ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DMACONTREQ(_DMACONTREQ_MODE_) ((_DMACONTREQ_MODE_) << 1U)\r\n\r\n/**\r\n * @brief For devices with 3 ADCs or more: Defines the external trigger source \r\n * for regular group according to ADC into common group ADC1&ADC2 or \r\n * ADC3&ADC4 (some triggers with same source have different value to\r\n * be programmed into ADC EXTSEL bits of CFGR register).\r\n * Note: No risk of trigger bits value of common group ADC1&ADC2 \r\n * misleading to another trigger at same bits value, because the 3\r\n * exceptions below are circular and do not point to any other trigger\r\n * with direct treatment.\r\n * For devices with 2 ADCs or less: this macro makes no change.\r\n * @param __HANDLE__ ADC handle\r\n * @param __EXT_TRIG_CONV__ External trigger selected for regular group.\r\n * @retval External trigger to be programmed into EXTSEL bits of CFGR register\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n#if defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_CFGR_EXTSEL_SET(__HANDLE__, __EXT_TRIG_CONV__) \\\r\n (( ((((__HANDLE__)->Instance) == ADC3) || (((__HANDLE__)->Instance) == ADC4)) \\\r\n )? \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T2_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T2_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T3_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T3_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T8_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T8_TRGO) \\\r\n : \\\r\n (__EXT_TRIG_CONV__) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n : \\\r\n (__EXT_TRIG_CONV__) \\\r\n )\r\n#endif /* STM32F303xC || STM32F358xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/* Note: Macro including external triggers specific to device STM303xE: using */\r\n/* Timer20 with ADC trigger input remap. */\r\n#define ADC_CFGR_EXTSEL_SET(__HANDLE__, __EXT_TRIG_CONV__) \\\r\n (( ((((__HANDLE__)->Instance) == ADC3) || (((__HANDLE__)->Instance) == ADC4)) \\\r\n )? \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T2_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T2_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T3_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T3_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T8_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T8_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T20_CC1 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T2_CC1) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T20_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_EXT_IT2) \\\r\n : \\\r\n ( ( (__EXT_TRIG_CONV__) == ADC_EXTERNALTRIGCONV_T20_TRGO2 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIG_T4_CC1) \\\r\n : \\\r\n (__EXT_TRIG_CONV__) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n : \\\r\n (__EXT_TRIG_CONV__ & (~ADC_EXTERNALTRIGCONV_T20_MASK)) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx */\r\n#else\r\n#define ADC_CFGR_EXTSEL_SET(__HANDLE__, __EXT_TRIG_CONV__) \\\r\n (__EXT_TRIG_CONV__)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n/**\r\n * @brief For devices with 3 ADCs or more: Defines the external trigger source \r\n * for injected group according to ADC into common group ADC1&ADC2 or \r\n * ADC3&ADC4 (some triggers with same source have different value to\r\n * be programmed into ADC JEXTSEL bits of JSQR register).\r\n * Note: No risk of trigger bits value of common group ADC1&ADC2 \r\n * misleading to another trigger at same bits value, because the 3\r\n * exceptions below are circular and do not point to any other trigger\r\n * with direct treatment, except trigger\r\n * ADC_EXTERNALTRIGINJECCONV_T4_CC3 differentiated with SW offset.\r\n * For devices with 2 ADCs or less: this macro makes no change.\r\n * @param __HANDLE__ ADC handle\r\n * @param __EXT_TRIG_INJECTCONV__ External trigger selected for injected group\r\n * @retval External trigger to be programmed into JEXTSEL bits of JSQR register\r\n */\r\n#if defined(STM32F303xC) || defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F358xx)\r\n#if defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_JSQR_JEXTSEL_SET(__HANDLE__, __EXT_TRIG_INJECTCONV__) \\\r\n (( ((((__HANDLE__)->Instance) == ADC3) || (((__HANDLE__)->Instance) == ADC4)) \\\r\n )? \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T2_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T4_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T8_CC4 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T8_CC4) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T4_CC3 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T4_CC3) \\\r\n : \\\r\n (__EXT_TRIG_INJECTCONV__) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n : \\\r\n (__EXT_TRIG_INJECTCONV__) \\\r\n )\r\n#endif /* STM32F303xC || STM32F358xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/* Note: Macro including external triggers specific to device STM303xE: using */\r\n/* Timer20 with ADC trigger input remap. */\r\n#define ADC_JSQR_JEXTSEL_SET(__HANDLE__, __EXT_TRIG_INJECTCONV__) \\\r\n (( ((((__HANDLE__)->Instance) == ADC3) || (((__HANDLE__)->Instance) == ADC4)) \\\r\n )? \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T2_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T4_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T8_CC4 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T8_CC4) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) == ADC_EXTERNALTRIGINJECCONV_T4_CC3 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T4_CC3) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) \\\r\n == ADC_EXTERNALTRIGINJECCONV_T20_TRGO \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T20_TRGO) \\\r\n : \\\r\n ( ( (__EXT_TRIG_INJECTCONV__) \\\r\n == ADC_EXTERNALTRIGINJECCONV_T20_TRGO2 \\\r\n )? \\\r\n (ADC3_4_EXTERNALTRIGINJEC_T1_CC3) \\\r\n : \\\r\n (__EXT_TRIG_INJECTCONV__) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n : \\\r\n (__EXT_TRIG_INJECTCONV__ & (~ADC_EXTERNALTRIGCONV_T20_MASK)) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx */\r\n#else\r\n#define ADC_JSQR_JEXTSEL_SET(__HANDLE__, __EXT_TRIG_INJECTCONV__) \\\r\n (__EXT_TRIG_INJECTCONV__)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n/**\r\n * @brief Configure the channel number into offset OFRx register\r\n * @param _CHANNEL_ ADC Channel\r\n * @retval None\r\n */\r\n#define ADC_OFR_CHANNEL(_CHANNEL_) ((_CHANNEL_) << 26U)\r\n\r\n/**\r\n * @brief Configure the channel number into differential mode selection register\r\n * @param _CHANNEL_ ADC Channel\r\n * @retval None\r\n */\r\n#define ADC_DIFSEL_CHANNEL(_CHANNEL_) (1U << (_CHANNEL_)) \r\n\r\n/**\r\n * @brief Calibration factor in differential mode to be set into calibration register\r\n * @param _Calibration_Factor_ Calibration factor value\r\n * @retval None\r\n */\r\n#define ADC_CALFACT_DIFF_SET(_Calibration_Factor_) ((_Calibration_Factor_) << 16U)\r\n\r\n/**\r\n * @brief Calibration factor in differential mode to be retrieved from calibration register\r\n * @param _Calibration_Factor_ Calibration factor value\r\n * @retval None\r\n */\r\n#define ADC_CALFACT_DIFF_GET(_Calibration_Factor_) ((_Calibration_Factor_) >> 16U)\r\n \r\n/**\r\n * @brief Configure the analog watchdog high threshold into registers TR1, TR2 or TR3.\r\n * @param _Threshold_ Threshold value\r\n * @retval None\r\n */\r\n#define ADC_TRX_HIGHTHRESHOLD(_Threshold_) ((_Threshold_) << 16U)\r\n\r\n/**\r\n * @brief Enable the ADC DMA continuous request for ADC multimode.\r\n * @param _DMAContReq_MODE_ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CCR_MULTI_DMACONTREQ(_DMAContReq_MODE_) ((_DMAContReq_MODE_) << 13U)\r\n \r\n/**\r\n * @brief Verification of hardware constraints before ADC can be disabled\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (ADC can be disabled) or RESET (ADC cannot be disabled)\r\n */\r\n#define ADC_DISABLING_CONDITIONS(__HANDLE__) \\\r\n (( ( ((__HANDLE__)->Instance->CR) & \\\r\n (ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADEN)) == ADC_CR_ADEN \\\r\n ) ? SET : RESET)\r\n \r\n\r\n/**\r\n * @brief Shift the offset in function of the selected ADC resolution. \r\n * Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2))\r\n * @param __HANDLE__ ADC handle\r\n * @param _Offset_ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_OFFSET_SHIFT_RESOLUTION(__HANDLE__, _Offset_) \\\r\n ((_Offset_) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3U)*2U))\r\n\r\n/**\r\n * @brief Shift the AWD1 threshold in function of the selected ADC resolution.\r\n * Thresholds have to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2))\r\n * @param __HANDLE__ ADC handle\r\n * @param _Threshold_ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, _Threshold_) \\\r\n ((_Threshold_) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3U)*2U))\r\n\r\n/**\r\n * @brief Shift the AWD2 and AWD3 threshold in function of the selected ADC resolution.\r\n * Thresholds have to be left-aligned on bit 7.\r\n * If resolution 12 bits, shift of 4 ranks on the right (the 4 LSB are discarded)\r\n * If resolution 10 bits, shift of 2 ranks on the right (the 2 LSB are discarded)\r\n * If resolution 8 bits, no shift.\r\n * If resolution 6 bits, shift of 2 ranks on the left (the 2 LSB are set to 0)\r\n * @param __HANDLE__ ADC handle\r\n * @param _Threshold_ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, _Threshold_) \\\r\n ( ((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) != (ADC_CFGR_RES_1 | ADC_CFGR_RES_0) ? \\\r\n ((_Threshold_) >> (4U- ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3U)*2U))) : \\\r\n (_Threshold_) << 2U )\r\n\r\n/**\r\n * @brief Defines if the selected ADC is within ADC common register ADC1_2 or ADC3_4\r\n * if available (ADC2, ADC3, ADC4 availability depends on STM32 product)\r\n * @param __HANDLE__ ADC handle\r\n * @retval Common control register ADC1_2 or ADC3_4\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_MASTER_INSTANCE(__HANDLE__) \\\r\n ( ( ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC2)) \\\r\n )? (ADC1) : (ADC3) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_MASTER_INSTANCE(__HANDLE__) \\\r\n (ADC1)\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n \r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_MASTER_INSTANCE(__HANDLE__) \\\r\n (ADC1)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Defines if the selected ADC is within ADC common register ADC1_2 or ADC3_4\r\n * if available (ADC2, ADC3, ADC4 availability depends on STM32 product)\r\n * @param __HANDLE__ ADC handle\r\n * @retval Common control register ADC1_2 or ADC3_4\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_COMMON_REGISTER(__HANDLE__) \\\r\n ( ( ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC2)) \\\r\n )? (ADC1_2_COMMON) : (ADC3_4_COMMON) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_COMMON_REGISTER(__HANDLE__) \\\r\n (ADC1_2_COMMON)\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n \r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_COMMON_REGISTER(__HANDLE__) \\\r\n (ADC1_COMMON)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n/**\r\n * @brief Selection of ADC common register CCR bits MULTI[4:0]corresponding to the selected ADC (applicable for devices with several ADCs)\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_COMMON_CCR_MULTI(__HANDLE__) \\\r\n ( ( ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC2)) \\\r\n )? \\\r\n (ADC1_2_COMMON->CCR & ADC12_CCR_MULTI) \\\r\n : \\\r\n (ADC3_4_COMMON->CCR & ADC34_CCR_MULTI) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n \r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_COMMON_CCR_MULTI(__HANDLE__) \\\r\n (ADC1_2_COMMON->CCR & ADC12_CCR_MULTI)\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_COMMON_CCR_MULTI(__HANDLE__) \\\r\n (RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Verification of condition for ADC start conversion: ADC must be in non-multimode, or multimode with handle of ADC master (applicable for devices with several ADCs)\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_NONMULTIMODE_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n ((ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_MODE_INDEPENDENT) || \\\r\n (IS_ADC_MULTIMODE_MASTER_INSTANCE((__HANDLE__)->Instance)) )\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_NONMULTIMODE_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n (!RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Verification of condition for ADC group regular start conversion: ADC must be in non-multimode or multimode on group injected only, or multimode with handle of ADC master (applicable for devices with several ADCs)\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n ((ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_MODE_INDEPENDENT) || \\\r\n (ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_DUALMODE_INJECSIMULT) || \\\r\n (ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_DUALMODE_ALTERTRIG) || \\\r\n (IS_ADC_MULTIMODE_MASTER_INSTANCE((__HANDLE__)->Instance)) )\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n (!RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Verification of condition for ADC group injected start conversion: ADC must be in non-multimode or multimode on group regular only, or multimode with handle of ADC master (applicable for devices with several ADCs)\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_NONMULTIMODE_INJ_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n ((ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_MODE_INDEPENDENT) || \\\r\n (ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_DUALMODE_REGSIMULT) || \\\r\n (ADC_COMMON_CCR_MULTI(__HANDLE__) == ADC_DUALMODE_INTERL) || \\\r\n (IS_ADC_MULTIMODE_MASTER_INSTANCE((__HANDLE__)->Instance)) )\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_NONMULTIMODE_INJ_OR_MULTIMODEMASTER(__HANDLE__) \\\r\n (!RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Check ADC multimode setting: In case of multimode, check whether ADC master of the selected ADC has feature auto-injection enabled (applicable for devices with several ADCs)\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_MULTIMODE_AUTO_INJECTED(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC2) \\\r\n )? \\\r\n (ADC1->CFGR & ADC_CFGR_JAUTO) \\\r\n : \\\r\n (ADC3->CFGR & ADC_CFGR_JAUTO) \\\r\n )\r\n#elif defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_MULTIMODE_AUTO_INJECTED(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC2) \\\r\n )? \\\r\n (ADC1->CFGR & ADC_CFGR_JAUTO) \\\r\n : \\\r\n (RESET) \\\r\n )\r\n#else\r\n#define ADC_MULTIMODE_AUTO_INJECTED(__HANDLE__) \\\r\n (RESET)\r\n#endif \r\n\r\n/**\r\n * @brief Set handle of the other ADC sharing the same common register ADC1_2 or ADC3_4\r\n * if available (ADC2, ADC3, ADC4 availability depends on STM32 product)\r\n * @param __HANDLE__ ADC handle\r\n * @param __HANDLE_OTHER_ADC__ other ADC handle\r\n * @retval None\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_COMMON_ADC_OTHER(__HANDLE__, __HANDLE_OTHER_ADC__) \\\r\n ( ( ((__HANDLE__)->Instance == ADC1) \\\r\n )? \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC2) \\\r\n : \\\r\n ( ( ((__HANDLE__)->Instance == ADC2) \\\r\n )? \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC1) \\\r\n : \\\r\n ( ( ((__HANDLE__)->Instance == ADC3) \\\r\n )? \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC4) \\\r\n : \\\r\n ( ( ((__HANDLE__)->Instance == ADC4) \\\r\n )? \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC3) \\\r\n : \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = NULL) \\\r\n ) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n \r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_COMMON_ADC_OTHER(__HANDLE__, __HANDLE_OTHER_ADC__) \\\r\n ( ( ((__HANDLE__)->Instance == ADC1) \\\r\n )? \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = ADC1) \\\r\n )\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define ADC_COMMON_ADC_OTHER(__HANDLE__, __HANDLE_OTHER_ADC__) \\\r\n ((__HANDLE_OTHER_ADC__)->Instance = NULL)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Set handle of the ADC slave associated to the ADC master\r\n * if available (ADC2, ADC3, ADC4 availability depends on STM32 product)\r\n * @param __HANDLE_MASTER__ ADC master handle\r\n * @param __HANDLE_SLAVE__ ADC slave handle\r\n * @retval None\r\n */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ( ((__HANDLE_MASTER__)->Instance == ADC1) \\\r\n )? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ( ( ((__HANDLE_MASTER__)->Instance == ADC3) \\\r\n )? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC4) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n ) \\\r\n )\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n \r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ( ((__HANDLE_MASTER__)->Instance == ADC1) \\\r\n )? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ( NULL ) \\\r\n )\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n\r\n\r\n#define IS_ADC_RESOLUTION(RESOLUTION) (((RESOLUTION) == ADC_RESOLUTION_12B) || \\\r\n ((RESOLUTION) == ADC_RESOLUTION_10B) || \\\r\n ((RESOLUTION) == ADC_RESOLUTION_8B) || \\\r\n ((RESOLUTION) == ADC_RESOLUTION_6B) )\r\n\r\n#define IS_ADC_RESOLUTION_8_6_BITS(RESOLUTION) (((RESOLUTION) == ADC_RESOLUTION_8B) || \\\r\n ((RESOLUTION) == ADC_RESOLUTION_6B) )\r\n\r\n\r\n#define IS_ADC_DATA_ALIGN(ALIGN) (((ALIGN) == ADC_DATAALIGN_RIGHT) || \\\r\n ((ALIGN) == ADC_DATAALIGN_LEFT) )\r\n\r\n#define IS_ADC_SCAN_MODE(SCAN_MODE) (((SCAN_MODE) == ADC_SCAN_DISABLE) || \\\r\n ((SCAN_MODE) == ADC_SCAN_ENABLE) )\r\n\r\n#define IS_ADC_EOC_SELECTION(EOC_SELECTION) (((EOC_SELECTION) == ADC_EOC_SINGLE_CONV) || \\\r\n ((EOC_SELECTION) == ADC_EOC_SEQ_CONV) )\r\n\r\n#define IS_ADC_OVERRUN(OVR) (((OVR) == ADC_OVR_DATA_PRESERVED) || \\\r\n ((OVR) == ADC_OVR_DATA_OVERWRITTEN) )\r\n\r\n#define IS_ADC_CHANNEL(CHANNEL) (((CHANNEL) == ADC_CHANNEL_1) || \\\r\n ((CHANNEL) == ADC_CHANNEL_2) || \\\r\n ((CHANNEL) == ADC_CHANNEL_3) || \\\r\n ((CHANNEL) == ADC_CHANNEL_4) || \\\r\n ((CHANNEL) == ADC_CHANNEL_5) || \\\r\n ((CHANNEL) == ADC_CHANNEL_6) || \\\r\n ((CHANNEL) == ADC_CHANNEL_7) || \\\r\n ((CHANNEL) == ADC_CHANNEL_8) || \\\r\n ((CHANNEL) == ADC_CHANNEL_9) || \\\r\n ((CHANNEL) == ADC_CHANNEL_10) || \\\r\n ((CHANNEL) == ADC_CHANNEL_11) || \\\r\n ((CHANNEL) == ADC_CHANNEL_12) || \\\r\n ((CHANNEL) == ADC_CHANNEL_13) || \\\r\n ((CHANNEL) == ADC_CHANNEL_14) || \\\r\n ((CHANNEL) == ADC_CHANNEL_15) || \\\r\n ((CHANNEL) == ADC_CHANNEL_TEMPSENSOR) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VBAT) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VREFINT) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VOPAMP3) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VOPAMP4) )\r\n\r\n#define IS_ADC_DIFF_CHANNEL(CHANNEL) (((CHANNEL) == ADC_CHANNEL_1) || \\\r\n ((CHANNEL) == ADC_CHANNEL_2) || \\\r\n ((CHANNEL) == ADC_CHANNEL_3) || \\\r\n ((CHANNEL) == ADC_CHANNEL_4) || \\\r\n ((CHANNEL) == ADC_CHANNEL_5) || \\\r\n ((CHANNEL) == ADC_CHANNEL_6) || \\\r\n ((CHANNEL) == ADC_CHANNEL_7) || \\\r\n ((CHANNEL) == ADC_CHANNEL_8) || \\\r\n ((CHANNEL) == ADC_CHANNEL_9) || \\\r\n ((CHANNEL) == ADC_CHANNEL_10) || \\\r\n ((CHANNEL) == ADC_CHANNEL_11) || \\\r\n ((CHANNEL) == ADC_CHANNEL_12) || \\\r\n ((CHANNEL) == ADC_CHANNEL_13) || \\\r\n ((CHANNEL) == ADC_CHANNEL_14) )\r\n\r\n#define IS_ADC_SAMPLE_TIME(TIME) (((TIME) == ADC_SAMPLETIME_1CYCLE_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_2CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_4CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_7CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_19CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_61CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_181CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_601CYCLES_5) )\r\n\r\n#define IS_ADC_SINGLE_DIFFERENTIAL(SING_DIFF) (((SING_DIFF) == ADC_SINGLE_ENDED) || \\\r\n ((SING_DIFF) == ADC_DIFFERENTIAL_ENDED) )\r\n\r\n#define IS_ADC_OFFSET_NUMBER(OFFSET_NUMBER) (((OFFSET_NUMBER) == ADC_OFFSET_NONE) || \\\r\n ((OFFSET_NUMBER) == ADC_OFFSET_1) || \\\r\n ((OFFSET_NUMBER) == ADC_OFFSET_2) || \\\r\n ((OFFSET_NUMBER) == ADC_OFFSET_3) || \\\r\n ((OFFSET_NUMBER) == ADC_OFFSET_4) )\r\n\r\n#define IS_ADC_REGULAR_RANK(CHANNEL) (((CHANNEL) == ADC_REGULAR_RANK_1 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_2 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_3 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_4 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_5 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_6 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_7 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_8 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_9 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_10) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_11) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_12) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_13) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_14) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_15) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_16) )\r\n\r\n#define IS_ADC_EXTTRIG_EDGE(EDGE) (((EDGE) == ADC_EXTERNALTRIGCONVEDGE_NONE) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGCONVEDGE_RISING) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGCONVEDGE_FALLING) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING) )\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n#if defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T7_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT2) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T7_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT2) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_TRGO2) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#endif /* STM32F303xC || STM32F303xE || STM32F398xx || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n\r\n#if defined(STM32F302xE)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T20_CC3) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F302xE */\r\n\r\n#if defined(STM32F302xC)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F302xC */\r\n\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T8_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONVHRTIM_TRG1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONVHRTIM_TRG3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_CC4) || \\\r\n \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC1) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T1_TRGO2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T6_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T15_TRGO) || \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#define IS_ADC_EXTTRIGINJEC_EDGE(EDGE) (((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISING) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING) )\r\n\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n#if defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T7_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC2) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T7_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC2) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_CC2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO2) || \\\r\n \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#endif /* STM32F303xC || STM32F303xE || STM32F398xx || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || \\\r\n defined(STM32F302xC)\r\n\r\n#if defined(STM32F302xE)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T20_TRGO2) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F302xE */\r\n\r\n#if defined(STM32F302xC)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F302xC */\r\n\r\n#endif /* STM32F302xE || */\r\n /* STM32F302xC */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F328xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T8_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F303x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_HRTIM_TRG2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_HRTIM_TRG4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC3) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T1_TRGO2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T6_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T15_TRGO) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#define IS_ADC_INJECTED_RANK(CHANNEL) (((CHANNEL) == ADC_INJECTED_RANK_1) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_2) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_3) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_4) )\r\n\r\n#define IS_ADC_MODE(MODE) (((MODE) == ADC_MODE_INDEPENDENT) || \\\r\n ((MODE) == ADC_DUALMODE_REGSIMULT_INJECSIMULT) || \\\r\n ((MODE) == ADC_DUALMODE_REGSIMULT_ALTERTRIG) || \\\r\n ((MODE) == ADC_DUALMODE_REGINTERL_INJECSIMULT) || \\\r\n ((MODE) == ADC_DUALMODE_INJECSIMULT) || \\\r\n ((MODE) == ADC_DUALMODE_REGSIMULT) || \\\r\n ((MODE) == ADC_DUALMODE_INTERL) || \\\r\n ((MODE) == ADC_DUALMODE_ALTERTRIG) )\r\n\r\n#define IS_ADC_DMA_ACCESS_MODE(MODE) (((MODE) == ADC_DMAACCESSMODE_DISABLED) || \\\r\n ((MODE) == ADC_DMAACCESSMODE_12_10_BITS) || \\\r\n ((MODE) == ADC_DMAACCESSMODE_8_6_BITS) )\r\n\r\n#define IS_ADC_SAMPLING_DELAY(DELAY) (((DELAY) == ADC_TWOSAMPLINGDELAY_1CYCLE) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_2CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_3CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_4CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_5CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_6CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_7CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_8CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_9CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_10CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_11CYCLES) || \\\r\n ((DELAY) == ADC_TWOSAMPLINGDELAY_12CYCLES) )\r\n\r\n#define IS_ADC_ANALOG_WATCHDOG_NUMBER(WATCHDOG) (((WATCHDOG) == ADC_ANALOGWATCHDOG_1) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_2) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_3) )\r\n\r\n#define IS_ADC_ANALOG_WATCHDOG_MODE(WATCHDOG) (((WATCHDOG) == ADC_ANALOGWATCHDOG_NONE) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_REG) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_INJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_REG) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_INJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_REGINJEC) )\r\n\r\n#define IS_ADC_CONVERSION_GROUP(CONVERSION) (((CONVERSION) == ADC_REGULAR_GROUP) || \\\r\n ((CONVERSION) == ADC_INJECTED_GROUP) || \\\r\n ((CONVERSION) == ADC_REGULAR_INJECTED_GROUP) )\r\n\r\n#define IS_ADC_EVENT_TYPE(EVENT) (((EVENT) == ADC_AWD_EVENT) || \\\r\n ((EVENT) == ADC_AWD2_EVENT) || \\\r\n ((EVENT) == ADC_AWD3_EVENT) || \\\r\n ((EVENT) == ADC_OVR_EVENT) || \\\r\n ((EVENT) == ADC_JQOVF_EVENT) )\r\n\r\n/** @defgroup ADCEx_range_verification ADC Extended Range Verification\r\n * in function of ADC resolution selected (12, 10, 8 or 6 bits)\r\n * @{\r\n */\r\n#define IS_ADC_RANGE(RESOLUTION, ADC_VALUE) \\\r\n ((((RESOLUTION) == ADC_RESOLUTION_12B) && ((ADC_VALUE) <= (0x0FFFU))) || \\\r\n (((RESOLUTION) == ADC_RESOLUTION_10B) && ((ADC_VALUE) <= (0x03FFU))) || \\\r\n (((RESOLUTION) == ADC_RESOLUTION_8B) && ((ADC_VALUE) <= (0x00FFU))) || \\\r\n (((RESOLUTION) == ADC_RESOLUTION_6B) && ((ADC_VALUE) <= (0x003FU))) )\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_nb_conv_verification ADC Injected Conversion Number Verification\r\n * @{\r\n */\r\n#define IS_ADC_INJECTED_NB_CONV(LENGTH) (((LENGTH) >= (1U)) && ((LENGTH) <= (4U)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_nb_conv_verification ADC Regular Conversion Number Verification\r\n * @{\r\n */\r\n#define IS_ADC_REGULAR_NB_CONV(LENGTH) (((LENGTH) >= (1U)) && ((LENGTH) <= (16U)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_discontinuous_mode_number_verification ADC Regular Discontinuous Mode NumberVerification\r\n * @{\r\n */\r\n#define IS_ADC_REGULAR_DISCONT_NUMBER(NUMBER) (((NUMBER) >= (1U)) && ((NUMBER) <= (8U)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_calibration_factor_length_verification ADC Calibration Factor Length Verification\r\n * @{\r\n */\r\n/**\r\n * @brief Calibration factor length verification (7 bits maximum)\r\n * @param _Calibration_Factor_ Calibration factor value\r\n * @retval None\r\n */\r\n#define IS_ADC_CALFACT(_Calibration_Factor_) ((_Calibration_Factor_) <= (0x7FU))\r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n/**\r\n * @brief Verification of ADC state: enabled or disabled\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (ADC enabled) or RESET (ADC disabled)\r\n */\r\n#define ADC_IS_ENABLE(__HANDLE__) \\\r\n ((( ((__HANDLE__)->Instance->CR2 & ADC_CR2_ADON) == ADC_CR2_ADON ) \\\r\n ) ? SET : RESET)\r\n\r\n/**\r\n * @brief Test if conversion trigger of regular group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (software start) or RESET (external trigger)\r\n */\r\n#define ADC_IS_SOFTWARE_START_REGULAR(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->CR2 & ADC_CR2_EXTSEL) == ADC_SOFTWARE_START)\r\n\r\n/**\r\n * @brief Test if conversion trigger of injected group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @retval SET (software start) or RESET (external trigger)\r\n */\r\n#define ADC_IS_SOFTWARE_START_INJECTED(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->CR2 & ADC_CR2_JEXTSEL) == ADC_INJECTED_SOFTWARE_START)\r\n\r\n/**\r\n * @brief Simultaneously clears and sets specific bits of the handle State\r\n * @note: ADC_STATE_CLR_SET() macro is merely aliased to generic macro MODIFY_REG(),\r\n * the first parameter is the ADC handle State, the second parameter is the\r\n * bit field to clear, the third and last parameter is the bit field to set.\r\n * @retval None\r\n */\r\n#define ADC_STATE_CLR_SET MODIFY_REG\r\n\r\n/**\r\n * @brief Clear ADC error code (set it to error code: \"no error\")\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_CLEAR_ERRORCODE(__HANDLE__) \\\r\n ((__HANDLE__)->ErrorCode = HAL_ADC_ERROR_NONE)\r\n\r\n/**\r\n * @brief Set ADC number of conversions into regular channel sequence length.\r\n * @param _NbrOfConversion_ Regular channel sequence length \r\n * @retval None\r\n */\r\n#define ADC_SQR1_L_SHIFT(_NbrOfConversion_) \\\r\n (((_NbrOfConversion_) - (uint8_t)1U) << 20U)\r\n\r\n/**\r\n * @brief Set the ADC's sample time for channel numbers between 10 and 18.\r\n * @param _SAMPLETIME_ Sample time parameter.\r\n * @param _CHANNELNB_ Channel number. \r\n * @retval None\r\n */\r\n#define ADC_SMPR1(_SAMPLETIME_, _CHANNELNB_) \\\r\n ((_SAMPLETIME_) << (3U * ((_CHANNELNB_) - 10U)))\r\n\r\n/**\r\n * @brief Set the ADC's sample time for channel numbers between 0 and 9.\r\n * @param _SAMPLETIME_ Sample time parameter.\r\n * @param _CHANNELNB_ Channel number. \r\n * @retval None\r\n */\r\n#define ADC_SMPR2(_SAMPLETIME_, _CHANNELNB_) \\\r\n ((_SAMPLETIME_) << (3U * (_CHANNELNB_)))\r\n\r\n/**\r\n * @brief Set the selected regular channel rank for rank between 1 and 6.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR3_RK(_CHANNELNB_, _RANKNB_) \\\r\n ((_CHANNELNB_) << (5U * ((_RANKNB_) - 1U)))\r\n\r\n/**\r\n * @brief Set the selected regular channel rank for rank between 7 and 12.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR2_RK(_CHANNELNB_, _RANKNB_) \\\r\n ((_CHANNELNB_) << (5U * ((_RANKNB_) - 7U)))\r\n\r\n/**\r\n * @brief Set the selected regular channel rank for rank between 13 and 16.\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number. \r\n * @retval None\r\n */\r\n#define ADC_SQR1_RK(_CHANNELNB_, _RANKNB_) \\\r\n ((_CHANNELNB_) << (5U * ((_RANKNB_) - 13U)))\r\n\r\n/**\r\n * @brief Set the injected sequence length.\r\n * @param _JSQR_JL_ Sequence length.\r\n * @retval None\r\n */\r\n#define ADC_JSQR_JL_SHIFT(_JSQR_JL_) \\\r\n (((_JSQR_JL_) -1U) << 20U)\r\n\r\n/**\r\n * @brief Set the selected injected channel rank\r\n * Note: on STM32F37x devices, channel rank position in JSQR register\r\n * is depending on total number of ranks selected into\r\n * injected sequencer (ranks sequence starting from 4-JL)\r\n * @param _CHANNELNB_ Channel number.\r\n * @param _RANKNB_ Rank number.\r\n * @param _JSQR_JL_ Sequence length.\r\n * @retval None\r\n */\r\n#define ADC_JSQR_RK_JL(_CHANNELNB_, _RANKNB_, _JSQR_JL_) \\\r\n ((_CHANNELNB_) << (5U * ((4U - ((_JSQR_JL_) - (_RANKNB_))) - 1U)))\r\n\r\n/**\r\n * @brief Enable ADC continuous conversion mode.\r\n * @param _CONTINUOUS_MODE_ Continuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CR2_CONTINUOUS(_CONTINUOUS_MODE_) \\\r\n ((_CONTINUOUS_MODE_) << 1U)\r\n\r\n/**\r\n * @brief Configures the number of discontinuous conversions for the regular group channels.\r\n * @param _NBR_DISCONTINUOUS_CONV_ Number of discontinuous conversions.\r\n * @retval None\r\n */\r\n#define ADC_CR1_DISCONTINUOUS_NUM(_NBR_DISCONTINUOUS_CONV_) \\\r\n (((_NBR_DISCONTINUOUS_CONV_) - 1U) << 13U)\r\n \r\n/**\r\n * @brief Enable ADC scan mode to convert multiple ranks with sequencer.\r\n * @param _SCAN_MODE_ Scan conversion mode.\r\n * @retval None\r\n */\r\n/* Note: Scan mode is compared to ENABLE for legacy purpose, this parameter */\r\n/* is equivalent to ADC_SCAN_ENABLE. */\r\n#define ADC_CR1_SCAN_SET(_SCAN_MODE_) \\\r\n (( ((_SCAN_MODE_) == ADC_SCAN_ENABLE) || ((_SCAN_MODE_) == ENABLE) \\\r\n )? (ADC_SCAN_ENABLE) : (ADC_SCAN_DISABLE) \\\r\n )\r\n \r\n/**\r\n * @brief Calibration factor in differential mode to be set into calibration register\r\n * @param _Calibration_Factor_ Calibration factor value\r\n * @retval None\r\n */\r\n#define ADC_CALFACT_DIFF_SET(_Calibration_Factor_) \\\r\n ((_Calibration_Factor_) << 16U)\r\n\r\n/**\r\n * @brief Calibration factor in differential mode to be retrieved from calibration register\r\n * @param _Calibration_Factor_ Calibration factor value\r\n * @retval None\r\n */\r\n#define ADC_CALFACT_DIFF_GET(_Calibration_Factor_) \\\r\n ((_Calibration_Factor_) >> 16U)\r\n \r\n \r\n/**\r\n * @brief Get the maximum ADC conversion cycles on all channels.\r\n * Returns the selected sampling time + conversion time (12.5 ADC clock cycles)\r\n * Approximation of sampling time within 4 ranges, returns the highest value:\r\n * below 7.5 cycles {1.5 cycle; 7.5 cycles},\r\n * between 13.5 cycles and 28.5 cycles {13.5 cycles; 28.5 cycles}\r\n * between 41.5 cycles and 71.5 cycles {41.5 cycles; 55.5 cycles; 71.5cycles}\r\n * equal to 239.5 cycles\r\n * Unit: ADC clock cycles\r\n * @param __HANDLE__ ADC handle\r\n * @retval ADC conversion cycles on all channels\r\n */ \r\n#define ADC_CONVCYCLES_MAX_RANGE(__HANDLE__) \\\r\n (( (((__HANDLE__)->Instance->SMPR2 & ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT2) == RESET) && \\\r\n (((__HANDLE__)->Instance->SMPR1 & ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT2) == RESET) ) ? \\\r\n \\\r\n (( (((__HANDLE__)->Instance->SMPR2 & ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1) == RESET) && \\\r\n (((__HANDLE__)->Instance->SMPR1 & ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1) == RESET) ) ? \\\r\n ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_7CYCLES5 : ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_28CYCLES5) \\\r\n : \\\r\n ((((((__HANDLE__)->Instance->SMPR2 & ADC_SAMPLETIME_ALLCHANNELS_SMPR2BIT1) == RESET) && \\\r\n (((__HANDLE__)->Instance->SMPR1 & ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT1) == RESET)) || \\\r\n ((((__HANDLE__)->Instance->SMPR2 & ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0) == RESET) && \\\r\n (((__HANDLE__)->Instance->SMPR1 & ADC_SAMPLETIME_ALLCHANNELS_SMPR1BIT0) == RESET))) ? \\\r\n ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_71CYCLES5 : ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_239CYCLES5) \\\r\n )\r\n\r\n/**\r\n * @brief Get the total ADC clock prescaler (APB2 prescaler x ADC prescaler)\r\n * from system clock configuration register.\r\n * Approximation within 3 ranges, returns the higher value:\r\n * total prescaler minimum: 2 (ADC presc 2, APB2 presc 0)\r\n * total prescaler 32 (ADC presc 0 and APB2 presc all, or\r\n * ADC presc {4, 6, 8} and APB2 presc {0, 2, 4})\r\n * total prescaler maximum: 128 (ADC presc {4, 6, 8} and APB2 presc {8, 16})\r\n * Unit: none (prescaler factor)\r\n * @retval ADC and APB2 prescaler factor\r\n */\r\n#define ADC_CLOCK_PRESCALER_RANGE() \\\r\n (( (RCC->CFGR & (RCC_CFGR_ADCPRE_1 | RCC_CFGR_ADCPRE_0)) == RESET) ? \\\r\n (( (RCC->CFGR & RCC_CFGR_PPRE2_2) == RESET) ? 2 : 32U ) \\\r\n : \\\r\n (( (RCC->CFGR & RCC_CFGR_PPRE2_1) == RESET) ? 32 : 128U ) \\\r\n )\r\n\r\n/**\r\n * @brief Get the ADC clock prescaler from system clock configuration register. \r\n * @retval None\r\n */\r\n#define ADC_GET_CLOCK_PRESCALER() (((RCC->CFGR & RCC_CFGR_ADCPRE) >> 14U) +1U)\r\n\r\n#define IS_ADC_DATA_ALIGN(ALIGN) (((ALIGN) == ADC_DATAALIGN_RIGHT) || \\\r\n ((ALIGN) == ADC_DATAALIGN_LEFT) )\r\n\r\n#define IS_ADC_SCAN_MODE(SCAN_MODE) (((SCAN_MODE) == ADC_SCAN_DISABLE) || \\\r\n ((SCAN_MODE) == ADC_SCAN_ENABLE) )\r\n\r\n#define IS_ADC_CHANNEL(CHANNEL) (((CHANNEL) == ADC_CHANNEL_0) || \\\r\n ((CHANNEL) == ADC_CHANNEL_1) || \\\r\n ((CHANNEL) == ADC_CHANNEL_2) || \\\r\n ((CHANNEL) == ADC_CHANNEL_3) || \\\r\n ((CHANNEL) == ADC_CHANNEL_4) || \\\r\n ((CHANNEL) == ADC_CHANNEL_5) || \\\r\n ((CHANNEL) == ADC_CHANNEL_6) || \\\r\n ((CHANNEL) == ADC_CHANNEL_7) || \\\r\n ((CHANNEL) == ADC_CHANNEL_8) || \\\r\n ((CHANNEL) == ADC_CHANNEL_9) || \\\r\n ((CHANNEL) == ADC_CHANNEL_10) || \\\r\n ((CHANNEL) == ADC_CHANNEL_11) || \\\r\n ((CHANNEL) == ADC_CHANNEL_12) || \\\r\n ((CHANNEL) == ADC_CHANNEL_13) || \\\r\n ((CHANNEL) == ADC_CHANNEL_14) || \\\r\n ((CHANNEL) == ADC_CHANNEL_15) || \\\r\n ((CHANNEL) == ADC_CHANNEL_TEMPSENSOR) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VREFINT) || \\\r\n ((CHANNEL) == ADC_CHANNEL_VBAT) )\r\n\r\n#define IS_ADC_SAMPLE_TIME(TIME) (((TIME) == ADC_SAMPLETIME_1CYCLE_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_7CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_13CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_28CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_41CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_55CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_71CYCLES_5) || \\\r\n ((TIME) == ADC_SAMPLETIME_239CYCLES_5) )\r\n\r\n#define IS_ADC_REGULAR_RANK(CHANNEL) (((CHANNEL) == ADC_REGULAR_RANK_1 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_2 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_3 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_4 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_5 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_6 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_7 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_8 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_9 ) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_10) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_11) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_12) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_13) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_14) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_15) || \\\r\n ((CHANNEL) == ADC_REGULAR_RANK_16) )\r\n\r\n#define IS_ADC_EXTTRIG_EDGE(EDGE) (((EDGE) == ADC_EXTERNALTRIGCONVEDGE_NONE) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGCONVEDGE_RISING) )\r\n\r\n#define IS_ADC_EXTTRIG(REGTRIG) (((REGTRIG) == ADC_EXTERNALTRIGCONV_T2_CC2) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T3_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T4_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T19_TRGO) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T19_CC3) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_T19_CC4) || \\\r\n ((REGTRIG) == ADC_EXTERNALTRIGCONV_EXT_IT11) || \\\r\n ((REGTRIG) == ADC_SOFTWARE_START) )\r\n\r\n#define IS_ADC_EXTTRIGINJEC_EDGE(EDGE) (((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE) || \\\r\n ((EDGE) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISING) )\r\n\r\n#define IS_ADC_EXTTRIGINJEC(INJTRIG) (((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T2_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T3_CC4) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T4_TRGO) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T19_CC1) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_T19_CC2) || \\\r\n ((INJTRIG) == ADC_EXTERNALTRIGINJECCONV_EXT_IT15) || \\\r\n ((INJTRIG) == ADC_INJECTED_SOFTWARE_START) )\r\n\r\n#define IS_ADC_INJECTED_RANK(CHANNEL) (((CHANNEL) == ADC_INJECTED_RANK_1) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_2) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_3) || \\\r\n ((CHANNEL) == ADC_INJECTED_RANK_4) )\r\n\r\n#define IS_ADC_ANALOG_WATCHDOG_MODE(WATCHDOG) (((WATCHDOG) == ADC_ANALOGWATCHDOG_NONE) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_REG) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_INJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_REG) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_INJEC) || \\\r\n ((WATCHDOG) == ADC_ANALOGWATCHDOG_ALL_REGINJEC) )\r\n\r\n#define IS_ADC_CONVERSION_GROUP(CONVERSION) (((CONVERSION) == ADC_REGULAR_GROUP) || \\\r\n ((CONVERSION) == ADC_INJECTED_GROUP) || \\\r\n ((CONVERSION) == ADC_REGULAR_INJECTED_GROUP) )\r\n\r\n#define IS_ADC_EVENT_TYPE(EVENT) ((EVENT) == ADC_AWD_EVENT)\r\n\r\n/** @defgroup ADCEx_range_verification ADC Extended Range Verification\r\n * For a unique ADC resolution: 12 bits\r\n * @{\r\n */\r\n#define IS_ADC_RANGE(ADC_VALUE) ((ADC_VALUE) <= (0x0FFFU))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_nb_conv_verification ADC Injected Conversion Number Verification\r\n * @{\r\n */\r\n#define IS_ADC_INJECTED_NB_CONV(LENGTH) (((LENGTH) >= (1U)) && ((LENGTH) <= (4U)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_nb_conv_verification ADC Regular Conversion Number Verification\r\n * @{\r\n */\r\n#define IS_ADC_REGULAR_NB_CONV(LENGTH) (((LENGTH) >= (1U)) && ((LENGTH) <= (16U)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_discontinuous_mode_number_verification ADC Regular Discontinuous Mode NumberVerification\r\n * @{\r\n */\r\n#define IS_ADC_REGULAR_DISCONT_NUMBER(NUMBER) (((NUMBER) >= (1U)) && ((NUMBER) <= (8U)))\r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* STM32F373xC || STM32F378xx */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/ \r\n/** @addtogroup ADCEx_Exported_Functions ADCEx Exported Functions\r\n * @{\r\n */ \r\n \r\n/* Initialization/de-initialization functions *********************************/\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group2 ADCEx Input and Output operation functions\r\n * @{\r\n */ \r\n/* I/O operation functions ****************************************************/\r\n\r\n/* ADC calibration */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(struct __ADC_HandleTypeDef* hadc, uint32_t SingleDiff);\r\nuint32_t HAL_ADCEx_Calibration_GetValue(struct __ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(struct __ADC_HandleTypeDef *hadc, uint32_t SingleDiff, uint32_t CalibrationFactor);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(struct __ADC_HandleTypeDef* hadc);\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(struct __ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(struct __ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(struct __ADC_HandleTypeDef* hadc, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(struct __ADC_HandleTypeDef* hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(struct __ADC_HandleTypeDef* hadc);\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* ADC multimode */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(struct __ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(struct __ADC_HandleTypeDef *hadc); \r\nuint32_t HAL_ADCEx_MultiModeGetValue(struct __ADC_HandleTypeDef *hadc);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/* ADC group regular stop conversion without impacting group injected */\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(struct __ADC_HandleTypeDef* hadc);\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(struct __ADC_HandleTypeDef* hadc);\r\n/* Non-blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(struct __ADC_HandleTypeDef* hadc);\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/* ADC multimode */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(struct __ADC_HandleTypeDef *hadc);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADCEx_InjectedGetValue(struct __ADC_HandleTypeDef* hadc, uint32_t InjectedRank);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption) */\r\nvoid HAL_ADCEx_InjectedConvCpltCallback(struct __ADC_HandleTypeDef* hadc);\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\nvoid HAL_ADCEx_InjectedQueueOverflowCallback(struct __ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow2Callback(struct __ADC_HandleTypeDef* hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow3Callback(struct __ADC_HandleTypeDef* hadc);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @addtogroup ADCEx_Exported_Functions_Group3 ADCEx Peripheral Control functions\r\n * @{\r\n */ \r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(struct __ADC_HandleTypeDef* hadc,ADC_InjectionConfTypeDef* sConfigInjected);\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(struct __ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F3xx_ADC_H */\r\n\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_cortex.h\r\n * @author MCD Application Team\r\n * @brief Header file of CORTEX HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_CORTEX_H\r\n#define __STM32F3xx_HAL_CORTEX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CORTEX\r\n * @{\r\n */ \r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Types CORTEX Exported Types\r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1U)\r\n/** @defgroup CORTEX_MPU_Region_Initialization_Structure_definition MPU Region Initialization Structure Definition\r\n * @brief MPU Region initialization structure \r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint8_t Enable; /*!< Specifies the status of the region. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Enable */\r\n uint8_t Number; /*!< Specifies the number of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Number */\r\n uint32_t BaseAddress; /*!< Specifies the base address of the region to protect. */\r\n uint8_t Size; /*!< Specifies the size of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Size */\r\n uint8_t SubRegionDisable; /*!< Specifies the number of the subregion protection to disable. \r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */ \r\n uint8_t TypeExtField; /*!< Specifies the TEX field level.\r\n This parameter can be a value of @ref CORTEX_MPU_TEX_Levels */ \r\n uint8_t AccessPermission; /*!< Specifies the region access permission type. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Permission_Attributes */\r\n uint8_t DisableExec; /*!< Specifies the instruction access status. \r\n This parameter can be a value of @ref CORTEX_MPU_Instruction_Access */\r\n uint8_t IsShareable; /*!< Specifies the shareability status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Shareable */\r\n uint8_t IsCacheable; /*!< Specifies the cacheable status of the region protected. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Cacheable */\r\n uint8_t IsBufferable; /*!< Specifies the bufferable status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Bufferable */\r\n}MPU_Region_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CORTEX_Exported_Constants CORTEX Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Preemption_Priority_Group CORTEX Preemption Priority Group\r\n * @{\r\n */\r\n#define NVIC_PRIORITYGROUP_0 (0x00000007U) /*!< 0 bits for pre-emption priority\r\n 4 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_1 (0x00000006U) /*!< 1 bits for pre-emption priority\r\n 3 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_2 (0x00000005U) /*!< 2 bits for pre-emption priority\r\n 2 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_3 (0x00000004U) /*!< 3 bits for pre-emption priority\r\n 1 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_4 (0x00000003U) /*!< 4 bits for pre-emption priority\r\n 0 bits for subpriority */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_SysTick_clock_source CORTEX SysTick clock source\r\n * @{\r\n */\r\n#define SYSTICK_CLKSOURCE_HCLK_DIV8 (0x00000000U)\r\n#define SYSTICK_CLKSOURCE_HCLK (0x00000004U)\r\n/**\r\n * @}\r\n */\r\n\r\n#if (__MPU_PRESENT == 1U)\r\n/** @defgroup CORTEX_MPU_HFNMI_PRIVDEF_Control MPU HFNMI and PRIVILEGED Access control\r\n * @{\r\n */\r\n#define MPU_HFNMI_PRIVDEF_NONE (0x00000000U) \r\n#define MPU_HARDFAULT_NMI (0x00000002U)\r\n#define MPU_PRIVILEGED_DEFAULT (0x00000004U)\r\n#define MPU_HFNMI_PRIVDEF (0x00000006U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Enable CORTEX MPU Region Enable\r\n * @{\r\n */\r\n#define MPU_REGION_ENABLE ((uint8_t)0x01U)\r\n#define MPU_REGION_DISABLE ((uint8_t)0x00U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Instruction_Access CORTEX MPU Instruction Access\r\n * @{\r\n */\r\n#define MPU_INSTRUCTION_ACCESS_ENABLE ((uint8_t)0x00U)\r\n#define MPU_INSTRUCTION_ACCESS_DISABLE ((uint8_t)0x01U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Shareable CORTEX MPU Instruction Access Shareable\r\n * @{\r\n */\r\n#define MPU_ACCESS_SHAREABLE ((uint8_t)0x01U)\r\n#define MPU_ACCESS_NOT_SHAREABLE ((uint8_t)0x00U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Cacheable CORTEX MPU Instruction Access Cacheable\r\n * @{\r\n */\r\n#define MPU_ACCESS_CACHEABLE ((uint8_t)0x01U)\r\n#define MPU_ACCESS_NOT_CACHEABLE ((uint8_t)0x00U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Bufferable CORTEX MPU Instruction Access Bufferable\r\n * @{\r\n */\r\n#define MPU_ACCESS_BUFFERABLE ((uint8_t)0x01U)\r\n#define MPU_ACCESS_NOT_BUFFERABLE ((uint8_t)0x00U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_TEX_Levels MPU TEX Levels\r\n * @{\r\n */\r\n#define MPU_TEX_LEVEL0 ((uint8_t)0x00U)\r\n#define MPU_TEX_LEVEL1 ((uint8_t)0x01U)\r\n#define MPU_TEX_LEVEL2 ((uint8_t)0x02U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Size CORTEX MPU Region Size\r\n * @{\r\n */\r\n#define MPU_REGION_SIZE_32B ((uint8_t)0x04U)\r\n#define MPU_REGION_SIZE_64B ((uint8_t)0x05U)\r\n#define MPU_REGION_SIZE_128B ((uint8_t)0x06U) \r\n#define MPU_REGION_SIZE_256B ((uint8_t)0x07U) \r\n#define MPU_REGION_SIZE_512B ((uint8_t)0x08U) \r\n#define MPU_REGION_SIZE_1KB ((uint8_t)0x09U) \r\n#define MPU_REGION_SIZE_2KB ((uint8_t)0x0AU)\r\n#define MPU_REGION_SIZE_4KB ((uint8_t)0x0BU) \r\n#define MPU_REGION_SIZE_8KB ((uint8_t)0x0CU) \r\n#define MPU_REGION_SIZE_16KB ((uint8_t)0x0DU) \r\n#define MPU_REGION_SIZE_32KB ((uint8_t)0x0EU) \r\n#define MPU_REGION_SIZE_64KB ((uint8_t)0x0FU) \r\n#define MPU_REGION_SIZE_128KB ((uint8_t)0x10U)\r\n#define MPU_REGION_SIZE_256KB ((uint8_t)0x11U)\r\n#define MPU_REGION_SIZE_512KB ((uint8_t)0x12U)\r\n#define MPU_REGION_SIZE_1MB ((uint8_t)0x13U) \r\n#define MPU_REGION_SIZE_2MB ((uint8_t)0x14U) \r\n#define MPU_REGION_SIZE_4MB ((uint8_t)0x15U) \r\n#define MPU_REGION_SIZE_8MB ((uint8_t)0x16U) \r\n#define MPU_REGION_SIZE_16MB ((uint8_t)0x17U)\r\n#define MPU_REGION_SIZE_32MB ((uint8_t)0x18U)\r\n#define MPU_REGION_SIZE_64MB ((uint8_t)0x19U)\r\n#define MPU_REGION_SIZE_128MB ((uint8_t)0x1AU)\r\n#define MPU_REGION_SIZE_256MB ((uint8_t)0x1BU)\r\n#define MPU_REGION_SIZE_512MB ((uint8_t)0x1CU)\r\n#define MPU_REGION_SIZE_1GB ((uint8_t)0x1DU) \r\n#define MPU_REGION_SIZE_2GB ((uint8_t)0x1EU) \r\n#define MPU_REGION_SIZE_4GB ((uint8_t)0x1FU)\r\n/** \r\n * @}\r\n */\r\n \r\n/** @defgroup CORTEX_MPU_Region_Permission_Attributes CORTEX MPU Region Permission Attributes \r\n * @{\r\n */\r\n#define MPU_REGION_NO_ACCESS ((uint8_t)0x00U) \r\n#define MPU_REGION_PRIV_RW ((uint8_t)0x01U) \r\n#define MPU_REGION_PRIV_RW_URO ((uint8_t)0x02U) \r\n#define MPU_REGION_FULL_ACCESS ((uint8_t)0x03U) \r\n#define MPU_REGION_PRIV_RO ((uint8_t)0x05U) \r\n#define MPU_REGION_PRIV_RO_URO ((uint8_t)0x06U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Number CORTEX MPU Region Number\r\n * @{\r\n */\r\n#define MPU_REGION_NUMBER0 ((uint8_t)0x00U) \r\n#define MPU_REGION_NUMBER1 ((uint8_t)0x01U) \r\n#define MPU_REGION_NUMBER2 ((uint8_t)0x02U) \r\n#define MPU_REGION_NUMBER3 ((uint8_t)0x03U) \r\n#define MPU_REGION_NUMBER4 ((uint8_t)0x04U) \r\n#define MPU_REGION_NUMBER5 ((uint8_t)0x05U)\r\n#define MPU_REGION_NUMBER6 ((uint8_t)0x06U)\r\n#define MPU_REGION_NUMBER7 ((uint8_t)0x07U)\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported Macros -----------------------------------------------------------*/\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup CORTEX_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup);\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority);\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SystemReset(void);\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb);\r\n/**\r\n * @}\r\n */\r\n \r\n/** @addtogroup CORTEX_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\n#if (__MPU_PRESENT == 1U)\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init);\r\n#endif /* __MPU_PRESENT */\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void);\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority);\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn);\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn);\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource);\r\nvoid HAL_SYSTICK_IRQHandler(void);\r\nvoid HAL_SYSTICK_Callback(void);\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/ \r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Private_Macros CORTEX Private Macros\r\n * @{\r\n */ \r\n#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PRIORITYGROUP_0) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_1) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_2) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_3) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_4))\r\n\r\n#define IS_NVIC_PREEMPTION_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_SUB_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_DEVICE_IRQ(IRQ) ((IRQ) >= 0x00)\r\n \r\n/** @defgroup CORTEX_SysTick_clock_source_Macro_Private CORTEX SysTick clock source\r\n * @{\r\n */ \r\n#define IS_SYSTICK_CLK_SOURCE(SOURCE) (((SOURCE) == SYSTICK_CLKSOURCE_HCLK) || \\\r\n ((SOURCE) == SYSTICK_CLKSOURCE_HCLK_DIV8))\r\n/**\r\n * @}\r\n */\r\n\r\n#if (__MPU_PRESENT == 1U)\r\n#define IS_MPU_REGION_ENABLE(STATE) (((STATE) == MPU_REGION_ENABLE) || \\\r\n ((STATE) == MPU_REGION_DISABLE))\r\n\r\n#define IS_MPU_INSTRUCTION_ACCESS(STATE) (((STATE) == MPU_INSTRUCTION_ACCESS_ENABLE) || \\\r\n ((STATE) == MPU_INSTRUCTION_ACCESS_DISABLE))\r\n\r\n#define IS_MPU_ACCESS_SHAREABLE(STATE) (((STATE) == MPU_ACCESS_SHAREABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_SHAREABLE))\r\n\r\n#define IS_MPU_ACCESS_CACHEABLE(STATE) (((STATE) == MPU_ACCESS_CACHEABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_CACHEABLE))\r\n\r\n#define IS_MPU_ACCESS_BUFFERABLE(STATE) (((STATE) == MPU_ACCESS_BUFFERABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_BUFFERABLE))\r\n\r\n#define IS_MPU_TEX_LEVEL(TYPE) (((TYPE) == MPU_TEX_LEVEL0) || \\\r\n ((TYPE) == MPU_TEX_LEVEL1) || \\\r\n ((TYPE) == MPU_TEX_LEVEL2))\r\n\r\n#define IS_MPU_REGION_PERMISSION_ATTRIBUTE(TYPE) (((TYPE) == MPU_REGION_NO_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW_URO) || \\\r\n ((TYPE) == MPU_REGION_FULL_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO_URO))\r\n\r\n#define IS_MPU_REGION_NUMBER(NUMBER) (((NUMBER) == MPU_REGION_NUMBER0) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER1) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER2) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER3) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER4) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER5) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER6) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER7))\r\n\r\n#define IS_MPU_REGION_SIZE(SIZE) (((SIZE) == MPU_REGION_SIZE_32B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4GB))\r\n\r\n#define IS_MPU_SUB_REGION_DISABLE(SUBREGION) ((SUBREGION) < (uint16_t)0x00FFU)\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/ \r\n/** @defgroup CORTEX_Private_Functions CORTEX Private Functions\r\n * @brief CORTEX private functions \r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1U)\r\n\r\nvoid HAL_MPU_Disable(void);\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control);\r\n\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n \r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_CORTEX_H */\r\n \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_def.h\r\n * @author MCD Application Team\r\n * @brief This file contains HAL common defines, enumeration, macros and \r\n * structures definitions. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_DEF\r\n#define __STM32F3xx_HAL_DEF\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n#if defined USE_LEGACY\r\n#include \"Legacy/stm32_hal_legacy.h\"\r\n#endif\r\n#include \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief HAL Status structures definition \r\n */ \r\ntypedef enum \r\n{\r\n HAL_OK = 0x00U,\r\n HAL_ERROR = 0x01U,\r\n HAL_BUSY = 0x02U,\r\n HAL_TIMEOUT = 0x03\r\n} HAL_StatusTypeDef;\r\n\r\n/** \r\n * @brief HAL Lock structures definition \r\n */\r\ntypedef enum \r\n{\r\n HAL_UNLOCKED = 0x00U,\r\n HAL_LOCKED = 0x01 \r\n} HAL_LockTypeDef;\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n#define UNUSED(X) (void)X /* To avoid gcc/g++ warnings */\r\n\r\n#define HAL_MAX_DELAY 0xFFFFFFFFU\r\n\r\n#define HAL_IS_BIT_SET(REG, BIT) (((REG) & (BIT)) == BIT)\r\n#define HAL_IS_BIT_CLR(REG, BIT) (((REG) & (BIT)) == 0U)\r\n\r\n#define __HAL_LINKDMA(__HANDLE__, __PPP_DMA_FIELD_, __DMA_HANDLE_) \\\r\n do{ \\\r\n (__HANDLE__)->__PPP_DMA_FIELD_ = &(__DMA_HANDLE_); \\\r\n (__DMA_HANDLE_).Parent = (__HANDLE__); \\\r\n } while(0U)\r\n\r\n/** @brief Reset the Handle's State field.\r\n * @param __HANDLE__ specifies the Peripheral Handle.\r\n * @note This macro can be used for the following purpose:\r\n * - When the Handle is declared as local variable; before passing it as parameter\r\n * to HAL_PPP_Init() for the first time, it is mandatory to use this macro\r\n * to set to 0 the Handle's \"State\" field.\r\n * Otherwise, \"State\" field may have any random value and the first time the function\r\n * HAL_PPP_Init() is called, the low level hardware initialization will be missed\r\n * (i.e. HAL_PPP_MspInit() will not be executed).\r\n * - When there is a need to reconfigure the low level hardware: instead of calling\r\n * HAL_PPP_DeInit() then HAL_PPP_Init(), user can make a call to this macro then HAL_PPP_Init().\r\n * In this later function, when the Handle's \"State\" field is set to 0, it will execute the function\r\n * HAL_PPP_MspInit() which will reconfigure the low level hardware.\r\n * @retval None\r\n */\r\n#define __HAL_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = 0U)\r\n\r\n#if (USE_RTOS == 1U)\r\n #error \" USE_RTOS should be 0 in the current HAL release \"\r\n#else\r\n #define __HAL_LOCK(__HANDLE__) \\\r\n do{ \\\r\n if((__HANDLE__)->Lock == HAL_LOCKED) \\\r\n { \\\r\n return HAL_BUSY; \\\r\n } \\\r\n else \\\r\n { \\\r\n (__HANDLE__)->Lock = HAL_LOCKED; \\\r\n } \\\r\n \t }while (0U)\r\n\r\n #define __HAL_UNLOCK(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->Lock = HAL_UNLOCKED; \\\r\n }while (0U)\r\n#endif /* USE_RTOS */\r\n\r\n#if defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n #ifndef __weak\r\n #define __weak __attribute__((weak))\r\n #endif /* __weak */\r\n #ifndef __packed\r\n #define __packed __attribute__((__packed__))\r\n #endif /* __packed */\r\n#endif /* __GNUC__ */\r\n\r\n\r\n/* Macro to get variable aligned on 4-bytes, for __ICCARM__ the directive \"#pragma data_alignment=4\" must be used instead */\r\n#if defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n #ifndef __ALIGN_END\r\n #define __ALIGN_END __attribute__ ((aligned (4)))\r\n #endif /* __ALIGN_END */\r\n #ifndef __ALIGN_BEGIN \r\n #define __ALIGN_BEGIN\r\n #endif /* __ALIGN_BEGIN */\r\n#else\r\n #ifndef __ALIGN_END\r\n #define __ALIGN_END\r\n #endif /* __ALIGN_END */\r\n #ifndef __ALIGN_BEGIN \r\n #if defined (__CC_ARM) /* ARM Compiler */\r\n #define __ALIGN_BEGIN __align(4) \r\n #elif defined (__ICCARM__) /* IAR Compiler */\r\n #define __ALIGN_BEGIN \r\n #endif /* __CC_ARM */\r\n #endif /* __ALIGN_BEGIN */\r\n#endif /* __GNUC__ */\r\n\r\n/** \r\n * @brief __NOINLINE definition\r\n */ \r\n#if defined ( __CC_ARM ) || defined ( __GNUC__ )\r\n/* ARM & GNUCompiler \r\n ---------------- \r\n*/\r\n#define __NOINLINE __attribute__ ( (noinline) ) \r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n*/\r\n#define __NOINLINE _Pragma(\"optimize = no_inline\")\r\n\r\n#endif\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* ___STM32F3xx_HAL_DEF */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_dma.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_DMA_H\r\n#define __STM32F3xx_HAL_DMA_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n\r\n/** @defgroup DMA_Exported_Types DMA Exported Types\r\n * @{\r\n */\r\n\r\n/** \r\n * @brief DMA Configuration Structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t Direction; /*!< Specifies if the data will be transferred from memory to peripheral, \r\n from memory to memory or from peripheral to memory.\r\n This parameter can be a value of @ref DMA_Data_transfer_direction */\r\n\r\n uint32_t PeriphInc; /*!< Specifies whether the Peripheral address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Peripheral_incremented_mode */\r\n \r\n uint32_t MemInc; /*!< Specifies whether the memory address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Memory_incremented_mode */\r\n \r\n uint32_t PeriphDataAlignment; /*!< Specifies the Peripheral data width.\r\n This parameter can be a value of @ref DMA_Peripheral_data_size */\r\n\r\n uint32_t MemDataAlignment; /*!< Specifies the Memory data width.\r\n This parameter can be a value of @ref DMA_Memory_data_size */\r\n \r\n uint32_t Mode; /*!< Specifies the operation mode of the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_mode\r\n @note The circular buffer mode cannot be used if the memory-to-memory\r\n data transfer is configured on the selected Channel */ \r\n\r\n uint32_t Priority; /*!< Specifies the software priority for the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_Priority_level */\r\n} DMA_InitTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA State structures definition \r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_STATE_RESET = 0x00U, /*!< DMA not yet initialized or disabled */ \r\n HAL_DMA_STATE_READY = 0x01U, /*!< DMA initialized and ready for use */\r\n HAL_DMA_STATE_BUSY = 0x02U, /*!< DMA process is ongoing */ \r\n HAL_DMA_STATE_TIMEOUT = 0x03 /*!< DMA timeout state */ \r\n}HAL_DMA_StateTypeDef;\r\n\r\n/** \r\n * @brief HAL DMA Error Code structure definition \r\n */ \r\ntypedef enum\r\n{\r\n HAL_DMA_FULL_TRANSFER = 0x00U, /*!< Full transfer */\r\n HAL_DMA_HALF_TRANSFER = 0x01 /*!< Half Transfer */\r\n}HAL_DMA_LevelCompleteTypeDef; \r\n\r\n/** \r\n * @brief HAL DMA Callback ID structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_XFER_CPLT_CB_ID = 0x00U, /*!< Full transfer */\r\n HAL_DMA_XFER_HALFCPLT_CB_ID = 0x01U, /*!< Half transfer */\r\n HAL_DMA_XFER_ERROR_CB_ID = 0x02U, /*!< Error */ \r\n HAL_DMA_XFER_ABORT_CB_ID = 0x03U, /*!< Abort */ \r\n HAL_DMA_XFER_ALL_CB_ID = 0x04 /*!< All */ \r\n}HAL_DMA_CallbackIDTypeDef; \r\n\r\n/** \r\n * @brief DMA handle Structure definition \r\n */ \r\ntypedef struct __DMA_HandleTypeDef\r\n{ \r\n DMA_Channel_TypeDef *Instance; /*!< Register base address */\r\n \r\n DMA_InitTypeDef Init; /*!< DMA communication parameters */ \r\n \r\n HAL_LockTypeDef Lock; /*!< DMA locking object */ \r\n \r\n HAL_DMA_StateTypeDef State; /*!< DMA transfer state */\r\n \r\n void *Parent; /*!< Parent object state */ \r\n \r\n void (* XferCpltCallback)( struct __DMA_HandleTypeDef * hdma); /*!< DMA transfer complete callback */\r\n \r\n void (* XferHalfCpltCallback)( struct __DMA_HandleTypeDef * hdma); /*!< DMA Half transfer complete callback */\r\n \r\n void (* XferErrorCallback)( struct __DMA_HandleTypeDef * hdma); /*!< DMA transfer error callback */\r\n \r\n void (* XferAbortCallback)( struct __DMA_HandleTypeDef * hdma); /*!< DMA transfer abort callback */ \r\n \r\n __IO uint32_t ErrorCode; /*!< DMA Error code */\r\n \r\n DMA_TypeDef *DmaBaseAddress; /*!< DMA Channel Base Address */\r\n \r\n uint32_t ChannelIndex; /*!< DMA Channel Index */\r\n} DMA_HandleTypeDef; \r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Constants DMA Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Error_Code DMA Error Code\r\n * @{\r\n */ \r\n#define HAL_DMA_ERROR_NONE (0x00000000U) /*!< No error */\r\n#define HAL_DMA_ERROR_TE (0x00000001U) /*!< Transfer error */\r\n#define HAL_DMA_ERROR_NO_XFER (0x00000004U) /*!< no ongoin transfer */\r\n#define HAL_DMA_ERROR_TIMEOUT (0x00000020U) /*!< Timeout error */\r\n#define HAL_DMA_ERROR_NOT_SUPPORTED (0x00000100U) /*!< Not supported mode */ \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Data_transfer_direction DMA Data transfer direction\r\n * @{\r\n */ \r\n#define DMA_PERIPH_TO_MEMORY (0x00000000U) /*!< Peripheral to memory direction */\r\n#define DMA_MEMORY_TO_PERIPH ((uint32_t)DMA_CCR_DIR) /*!< Memory to peripheral direction */\r\n#define DMA_MEMORY_TO_MEMORY ((uint32_t)DMA_CCR_MEM2MEM) /*!< Memory to memory direction */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DMA_Peripheral_incremented_mode DMA Peripheral incremented mode\r\n * @{\r\n */ \r\n#define DMA_PINC_ENABLE ((uint32_t)DMA_CCR_PINC) /*!< Peripheral increment mode Enable */\r\n#define DMA_PINC_DISABLE (0x00000000U) /*!< Peripheral increment mode Disable */\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup DMA_Memory_incremented_mode DMA Memory incremented mode\r\n * @{\r\n */ \r\n#define DMA_MINC_ENABLE ((uint32_t)DMA_CCR_MINC) /*!< Memory increment mode Enable */\r\n#define DMA_MINC_DISABLE (0x00000000U) /*!< Memory increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_data_size DMA Peripheral data size\r\n * @{\r\n */ \r\n#define DMA_PDATAALIGN_BYTE (0x00000000U) /*!< Peripheral data alignment : Byte */\r\n#define DMA_PDATAALIGN_HALFWORD ((uint32_t)DMA_CCR_PSIZE_0) /*!< Peripheral data alignment : HalfWord */\r\n#define DMA_PDATAALIGN_WORD ((uint32_t)DMA_CCR_PSIZE_1) /*!< Peripheral data alignment : Word */\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup DMA_Memory_data_size DMA Memory data size\r\n * @{ \r\n */\r\n#define DMA_MDATAALIGN_BYTE (0x00000000U) /*!< Memory data alignment : Byte */\r\n#define DMA_MDATAALIGN_HALFWORD ((uint32_t)DMA_CCR_MSIZE_0) /*!< Memory data alignment : HalfWord */\r\n#define DMA_MDATAALIGN_WORD ((uint32_t)DMA_CCR_MSIZE_1) /*!< Memory data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_mode DMA mode\r\n * @{\r\n */ \r\n#define DMA_NORMAL (0x00000000U) /*!< Normal Mode */\r\n#define DMA_CIRCULAR ((uint32_t)DMA_CCR_CIRC) /*!< Circular Mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Priority_level DMA Priority level\r\n * @{\r\n */\r\n#define DMA_PRIORITY_LOW (0x00000000U) /*!< Priority level : Low */\r\n#define DMA_PRIORITY_MEDIUM ((uint32_t)DMA_CCR_PL_0) /*!< Priority level : Medium */\r\n#define DMA_PRIORITY_HIGH ((uint32_t)DMA_CCR_PL_1) /*!< Priority level : High */\r\n#define DMA_PRIORITY_VERY_HIGH ((uint32_t)DMA_CCR_PL) /*!< Priority level : Very_High */\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup DMA_interrupt_enable_definitions DMA interrupt enable definitions\r\n * @{\r\n */\r\n#define DMA_IT_TC ((uint32_t)DMA_CCR_TCIE)\r\n#define DMA_IT_HT ((uint32_t)DMA_CCR_HTIE)\r\n#define DMA_IT_TE ((uint32_t)DMA_CCR_TEIE)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_flag_definitions DMA flag definitions\r\n * @{\r\n */ \r\n#define DMA_FLAG_GL1 (0x00000001U)\r\n#define DMA_FLAG_TC1 (0x00000002U)\r\n#define DMA_FLAG_HT1 (0x00000004U)\r\n#define DMA_FLAG_TE1 (0x00000008U)\r\n#define DMA_FLAG_GL2 (0x00000010U)\r\n#define DMA_FLAG_TC2 (0x00000020U)\r\n#define DMA_FLAG_HT2 (0x00000040U)\r\n#define DMA_FLAG_TE2 (0x00000080U)\r\n#define DMA_FLAG_GL3 (0x00000100U)\r\n#define DMA_FLAG_TC3 (0x00000200U)\r\n#define DMA_FLAG_HT3 (0x00000400U)\r\n#define DMA_FLAG_TE3 (0x00000800U)\r\n#define DMA_FLAG_GL4 (0x00001000U)\r\n#define DMA_FLAG_TC4 (0x00002000U)\r\n#define DMA_FLAG_HT4 (0x00004000U)\r\n#define DMA_FLAG_TE4 (0x00008000U)\r\n#define DMA_FLAG_GL5 (0x00010000U)\r\n#define DMA_FLAG_TC5 (0x00020000U)\r\n#define DMA_FLAG_HT5 (0x00040000U)\r\n#define DMA_FLAG_TE5 (0x00080000U)\r\n#define DMA_FLAG_GL6 (0x00100000U)\r\n#define DMA_FLAG_TC6 (0x00200000U)\r\n#define DMA_FLAG_HT6 (0x00400000U)\r\n#define DMA_FLAG_TE6 (0x00800000U)\r\n#define DMA_FLAG_GL7 (0x01000000U)\r\n#define DMA_FLAG_TC7 (0x02000000U)\r\n#define DMA_FLAG_HT7 (0x04000000U)\r\n#define DMA_FLAG_TE7 (0x08000000U)\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Macros DMA Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DMA handle state\r\n * @param __HANDLE__ DMA handle.\r\n * @retval None\r\n */\r\n#define __HAL_DMA_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DMA_STATE_RESET)\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR |= DMA_CCR_EN)\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR &= ~DMA_CCR_EN)\r\n\r\n\r\n/* Interrupt & Flag management */\r\n\r\n/**\r\n * @brief Enables the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC: Transfer complete interrupt mask\r\n * @arg DMA_IT_HT: Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE: Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disables the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC: Transfer complete interrupt mask\r\n * @arg DMA_IT_HT: Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE: Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR &= ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Checks whether the specified DMA Channel interrupt is enabled or disabled.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg DMA_IT_TC: Transfer complete interrupt mask\r\n * @arg DMA_IT_HT: Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE: Transfer error interrupt mask\r\n * @retval The state of DMA_IT (SET or RESET).\r\n */\r\n#define __HAL_DMA_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CCR & (__INTERRUPT__)))\r\n\r\n/**\r\n * @brief Returns the number of remaining data units in the current DMAy Channelx transfer.\r\n * @param __HANDLE__ DMA handle\r\n * \r\n * @retval The number of remaining data units in the current DMA Channel transfer.\r\n */\r\n#define __HAL_DMA_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNDTR)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DMA HAL Extended module */\r\n#include \"stm32f3xx_hal_dma_ex.h\" \r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DMA_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group1 Initialization and de-initialization functions \r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_DeInit (DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group2 Input and Output operation functions \r\n * @{\r\n */\r\n/* Input and Output operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DMA_Start (DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, uint32_t CompleteLevel, uint32_t Timeout);\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)( DMA_HandleTypeDef * _hdma));\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group3 Peripheral State functions\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma);\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMA_Private_Macros DMA Private Macros\r\n * @brief DMA private macros \r\n * @{\r\n */\r\n\r\n#define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1U) && ((SIZE) < 0x10000U))\r\n\r\n#define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_PERIPH_TO_MEMORY ) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_PERIPH) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_MEMORY)) \r\n\r\n#define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PINC_ENABLE) || \\\r\n ((STATE) == DMA_PINC_DISABLE))\r\n\t\t\t\t\t\t\t\t\t\t\t\r\n#define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MINC_ENABLE) || \\\r\n ((STATE) == DMA_MINC_DISABLE))\r\n\r\n#define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_PDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_PDATAALIGN_WORD))\r\n\r\n#define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_MDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_MDATAALIGN_WORD ))\r\n\r\n#define IS_DMA_MODE(MODE) (((MODE) == DMA_NORMAL ) || \\\r\n ((MODE) == DMA_CIRCULAR)) \r\n\r\n#define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_PRIORITY_LOW ) || \\\r\n ((PRIORITY) == DMA_PRIORITY_MEDIUM) || \\\r\n ((PRIORITY) == DMA_PRIORITY_HIGH) || \\\r\n ((PRIORITY) == DMA_PRIORITY_VERY_HIGH)) \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_DMA_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_dma_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL extension module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_DMA_EX_H\r\n#define __STM32F3xx_HAL_DMA_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMAEx\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n/* Exported constants --------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Macros DMA Extended Exported Macros\r\n * @{\r\n */\r\n/* Interrupt & Flag management */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Returns the current DMA Channel transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer complete flag index.\r\n */\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TC7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n DMA_FLAG_TC5)\r\n\r\n/**\r\n * @brief Returns the current DMA Channel half transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified half transfer complete flag index.\r\n */ \r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_HT7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n DMA_FLAG_HT5)\r\n\r\n/**\r\n * @brief Returns the current DMA Channel transfer error flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TE7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n DMA_FLAG_TE5)\r\n\r\n/**\r\n * @brief Return the current DMA Channel Global interrupt flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_GL1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_GL2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_GL3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_GL4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_GL5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_GL6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_GL7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_GL1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_GL2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_GL3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_GL4 :\\\r\n DMA_FLAG_GL5)\r\n\r\n/**\r\n * @brief Get the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ Get the specified flag.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx: Transfer complete flag\r\n * @arg DMA_FLAG_HTx: Half transfer complete flag\r\n * @arg DMA_FLAG_TEx: Transfer error flag\r\n * Where x can be 1_7 or 1_5 (depending on DMA1 or DMA2) to select the DMA Channel flag. \r\n * @retval The state of FLAG (SET or RESET).\r\n */\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) > (uint32_t)DMA1_Channel7)? (DMA2->ISR & (__FLAG__)) :\\\r\n (DMA1->ISR & (__FLAG__)))\r\n\r\n/**\r\n * @brief Clears the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx: Transfer complete flag\r\n * @arg DMA_FLAG_HTx: Half transfer complete flag\r\n * @arg DMA_FLAG_TEx: Transfer error flag\r\n * Where x can be 1_7 or 1_5 (depending on DMA1 or DMA2) to select the DMA Channel flag. \r\n * @retval None\r\n */\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n(((uint32_t)((__HANDLE__)->Instance) > (uint32_t)DMA1_Channel7)? (DMA2->IFCR = (__FLAG__)) :\\\r\n (DMA1->IFCR = (__FLAG__)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#else /* STM32F301x8_STM32F302x8_STM32F318xx_STM32F303x8_STM32F334x8_STM32F328xx Product devices */\r\n/** @defgroup DMA_Low_density_Medium_density_Product_devices DMA Low density and Medium density product devices\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns the current DMA Channel transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer complete flag index.\r\n */\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\\r\n DMA_FLAG_TC7)\r\n\r\n/**\r\n * @brief Returns the current DMA Channel half transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified half transfer complete flag index.\r\n */ \r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\\r\n DMA_FLAG_HT7)\r\n\r\n/**\r\n * @brief Returns the current DMA Channel transfer error flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\\r\n DMA_FLAG_TE7)\r\n\r\n/**\r\n * @brief Return the current DMA Channel Global interrupt flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n(((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_GL1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_GL2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_GL3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_GL4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_GL5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_GL6 :\\\r\n DMA_FLAG_GL7)\r\n\r\n/**\r\n * @brief Get the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ Get the specified flag.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx: Transfer complete flag\r\n * @arg DMA_FLAG_HTx: Half transfer complete flag\r\n * @arg DMA_FLAG_TEx: Transfer error flag\r\n * Where x can be 1_7 to select the DMA Channel flag. \r\n * @retval The state of FLAG (SET or RESET).\r\n */\r\n\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (DMA1->ISR & (__FLAG__))\r\n\r\n/**\r\n * @brief Clears the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx: Transfer complete flag\r\n * @arg DMA_FLAG_HTx: Half transfer complete flag\r\n * @arg DMA_FLAG_TEx: Transfer error flag\r\n * Where x can be 1_7 to select the DMA Channel flag. \r\n * @retval None\r\n */\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (DMA1->IFCR = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#endif /* __STM32F3xx_HAL_DMA_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_exti.h\r\n * @author MCD Application Team\r\n * @brief Header file of EXTI HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32F3xx_HAL_EXTI_H\r\n#define STM32F3xx_HAL_EXTI_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI EXTI\r\n * @brief EXTI HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Exported_Types EXTI Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL EXTI common Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_EXTI_COMMON_CB_ID = 0x00U\r\n} EXTI_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief EXTI Handle structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< Exti line number */\r\n void (* PendingCallback)(void); /*!< Exti pending callback */\r\n} EXTI_HandleTypeDef;\r\n\r\n/**\r\n * @brief EXTI Configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< The Exti line to be configured. This parameter\r\n can be a value of @ref EXTI_Line */\r\n uint32_t Mode; /*!< The Exit Mode to be configured for a core.\r\n This parameter can be a combination of @ref EXTI_Mode */\r\n uint32_t Trigger; /*!< The Exti Trigger to be configured. This parameter\r\n can be a value of @ref EXTI_Trigger */\r\n uint32_t GPIOSel; /*!< The Exti GPIO multiplexer selection to be configured.\r\n This parameter is only possible for line 0 to 15. It\r\n can be a value of @ref EXTI_GPIOSel */\r\n} EXTI_ConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Constants EXTI Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Line EXTI Line\r\n * @{\r\n */\r\n#define EXTI_LINE_0 (EXTI_GPIO | EXTI_REG1 | 0x00u) /*!< External interrupt line 0 */\r\n#define EXTI_LINE_1 (EXTI_GPIO | EXTI_REG1 | 0x01u) /*!< External interrupt line 1 */\r\n#define EXTI_LINE_2 (EXTI_GPIO | EXTI_REG1 | 0x02u) /*!< External interrupt line 2 */\r\n#define EXTI_LINE_3 (EXTI_GPIO | EXTI_REG1 | 0x03u) /*!< External interrupt line 3 */\r\n#define EXTI_LINE_4 (EXTI_GPIO | EXTI_REG1 | 0x04u) /*!< External interrupt line 4 */\r\n#define EXTI_LINE_5 (EXTI_GPIO | EXTI_REG1 | 0x05u) /*!< External interrupt line 5 */\r\n#define EXTI_LINE_6 (EXTI_GPIO | EXTI_REG1 | 0x06u) /*!< External interrupt line 6 */\r\n#define EXTI_LINE_7 (EXTI_GPIO | EXTI_REG1 | 0x07u) /*!< External interrupt line 7 */\r\n#define EXTI_LINE_8 (EXTI_GPIO | EXTI_REG1 | 0x08u) /*!< External interrupt line 8 */\r\n#define EXTI_LINE_9 (EXTI_GPIO | EXTI_REG1 | 0x09u) /*!< External interrupt line 9 */\r\n#define EXTI_LINE_10 (EXTI_GPIO | EXTI_REG1 | 0x0Au) /*!< External interrupt line 10 */\r\n#define EXTI_LINE_11 (EXTI_GPIO | EXTI_REG1 | 0x0Bu) /*!< External interrupt line 11 */\r\n#define EXTI_LINE_12 (EXTI_GPIO | EXTI_REG1 | 0x0Cu) /*!< External interrupt line 12 */\r\n#define EXTI_LINE_13 (EXTI_GPIO | EXTI_REG1 | 0x0Du) /*!< External interrupt line 13 */\r\n#define EXTI_LINE_14 (EXTI_GPIO | EXTI_REG1 | 0x0Eu) /*!< External interrupt line 14 */\r\n#define EXTI_LINE_15 (EXTI_GPIO | EXTI_REG1 | 0x0Fu) /*!< External interrupt line 15 */\r\n#define EXTI_LINE_16 (EXTI_CONFIG | EXTI_REG1 | 0x10u) /*!< External interrupt line 16 Connected to the PVD Output */\r\n#define EXTI_LINE_17 (EXTI_CONFIG | EXTI_REG1 | 0x11u) /*!< External interrupt line 17 Connected to the RTC Alarm event */\r\n\r\n#if defined(EXTI_IMR_MR18)\r\n#define EXTI_LINE_18 (EXTI_CONFIG | EXTI_REG1 | 0x12u) /*!< External interrupt line 18 Connected to the USB OTG FS Wakeup from suspend event */\r\n#else\r\n#define EXTI_LINE_18 (EXTI_RESERVED | EXTI_REG1 | 0x12u)\r\n#endif /* EXTI_IMR_MR18 */\r\n\r\n#define EXTI_LINE_19 (EXTI_CONFIG | EXTI_REG1 | 0x13u) /*!< External interrupt line 19 Connected to the RTC tamper and Timestamps */\r\n#define EXTI_LINE_20 (EXTI_CONFIG | EXTI_REG1 | 0x14u) /*!< External interrupt line 20 Connected to the RTC wakeup timer */\r\n\r\n#if defined(EXTI_IMR_MR21)\r\n#define EXTI_LINE_21 (EXTI_CONFIG | EXTI_REG1 | 0x15u) /*!< External interrupt line 21 Connected to the Comparator 1 output */\r\n#else\r\n#define EXTI_LINE_21 (EXTI_RESERVED | EXTI_REG1 | 0x15u)\r\n#endif /* EXTI_IMR_MR21 */\r\n\r\n#define EXTI_LINE_22 (EXTI_CONFIG | EXTI_REG1 | 0x16u) /*!< External interrupt line 22 Connected to the Comparator 2 output */\r\n#define EXTI_LINE_23 (EXTI_DIRECT | EXTI_REG1 | 0x17u) /*!< External interrupt line 23 Connected to the internal I2C1 wakeup event */\r\n\r\n#if defined(EXTI_IMR_MR24)\r\n#define EXTI_LINE_24 (EXTI_DIRECT | EXTI_REG1 | 0x18u) /*!< External interrupt line 24 Connected to the internal I2C2 wakeup event */\r\n#else\r\n#define EXTI_LINE_24 (EXTI_RESERVED | EXTI_REG1 | 0x18u)\r\n#endif /* EXTI_IMR_MR24 */\r\n\r\n#define EXTI_LINE_25 (EXTI_DIRECT | EXTI_REG1 | 0x19u) /*!< External interrupt line 25 Connected to the internal USART1 wakeup event */\r\n\r\n#if defined(EXTI_IMR_MR26)\r\n#define EXTI_LINE_26 (EXTI_DIRECT | EXTI_REG1 | 0x1Au) /*!< External interrupt line 26 Connected to the internal USART2 wakeup event */\r\n#else\r\n#define EXTI_LINE_26 (EXTI_RESERVED | EXTI_REG1 | 0x1Au)\r\n#endif /* EXTI_IMR_MR26 */\r\n\r\n#if defined(EXTI_IMR_MR27)\r\n#define EXTI_LINE_27 (EXTI_DIRECT | EXTI_REG1 | 0x1Bu) /*!< External interrupt line 27 Connected to the internal I2C3 wakeup event */\r\n#else\r\n#define EXTI_LINE_27 (EXTI_RESERVED | EXTI_REG1 | 0x1Bu)\r\n#endif /* EXTI_IMR_MR27 */\r\n\r\n#if defined(EXTI_IMR_MR28)\r\n#define EXTI_LINE_28 (EXTI_DIRECT | EXTI_REG1 | 0x1Cu) /*!< External interrupt line 28 Connected to the internal USART3 wakeup event */\r\n#else\r\n#define EXTI_LINE_28 (EXTI_RESERVED | EXTI_REG1 | 0x1Cu)\r\n#endif /* EXTI_IMR_MR28 */\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n\r\n#if defined(EXTI_IMR_MR29)\r\n#define EXTI_LINE_29 (EXTI_CONFIG | EXTI_REG1 | 0x1Du) /*!< External interrupt line 29 Connected to the Comparator 3 output */\r\n#else\r\n#define EXTI_LINE_29 (EXTI_RESERVED | EXTI_REG1 | 0x1Cu)\r\n#endif /* EXTI_IMR_MR29 */\r\n\r\n#if defined(EXTI_IMR_MR30)\r\n#define EXTI_LINE_30 (EXTI_CONFIG | EXTI_REG1 | 0x1Eu) /*!< External interrupt line 30 Connected to the Comparator 4 output */\r\n#else\r\n#define EXTI_LINE_30 (EXTI_RESERVED | EXTI_REG1 | 0x1Eu)\r\n#endif /* EXTI_IMR_MR30 */\r\n\r\n#if defined(EXTI_IMR_MR31)\r\n#define EXTI_LINE_31 (EXTI_CONFIG | EXTI_REG1 | 0x1Fu) /*!< External interrupt line 31 Connected to the Comparator 5 output */\r\n#else\r\n#define EXTI_LINE_31 (EXTI_RESERVED | EXTI_REG1 | 0x1Fu)\r\n#endif /* EXTI_IMR_MR31 */\r\n\r\n#define EXTI_LINE_32 (EXTI_CONFIG | EXTI_REG2 | 0x00u) /*!< External interrupt line 32 Connected to the Comparator 6 output */\r\n\r\n#if defined(EXTI_IMR2_MR33)\r\n#define EXTI_LINE_33 (EXTI_CONFIG | EXTI_REG2 | 0x01u) /*!< External interrupt line 33 Connected to the Comparator 7 output */\r\n#else\r\n#define EXTI_LINE_33 (EXTI_RESERVED | EXTI_REG2 | 0x01u)\r\n#endif /* EXTI_IMR2_MR33 */\r\n\r\n#if defined(EXTI_IMR2_MR34)\r\n#define EXTI_LINE_34 (EXTI_DIRECT | EXTI_REG2 | 0x02u) /*!< External interrupt line 34 Connected to the USART4 output */\r\n#else\r\n#define EXTI_LINE_34 (EXTI_RESERVED | EXTI_REG2 | 0x02u)\r\n#endif /* EXTI_IMR2_MR34 */\r\n\r\n#if defined(EXTI_IMR2_MR35)\r\n#define EXTI_LINE_35 (EXTI_DIRECT | EXTI_REG2 | 0x03u) /*!< External interrupt line 35 Connected to the USART5 output */\r\n#else\r\n#define EXTI_LINE_35 (EXTI_RESERVED | EXTI_REG2 | 0x03u)\r\n#endif /* EXTI_IMR2_MR35 */\r\n\r\n#endif /* EXTI_32_63_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Mode EXTI Mode\r\n * @{\r\n */\r\n#define EXTI_MODE_NONE 0x00000000u\r\n#define EXTI_MODE_INTERRUPT 0x00000001u\r\n#define EXTI_MODE_EVENT 0x00000002u\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Trigger EXTI Trigger\r\n * @{\r\n */\r\n#define EXTI_TRIGGER_NONE 0x00000000u\r\n#define EXTI_TRIGGER_RISING 0x00000001u\r\n#define EXTI_TRIGGER_FALLING 0x00000002u\r\n#define EXTI_TRIGGER_RISING_FALLING (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_GPIOSel EXTI GPIOSel\r\n * @brief\r\n * @{\r\n */\r\n#define EXTI_GPIOA 0x00000000u\r\n#define EXTI_GPIOB 0x00000001u\r\n#define EXTI_GPIOC 0x00000002u\r\n#define EXTI_GPIOD 0x00000003u\r\n#if defined(GPIOE)\r\n#define EXTI_GPIOE 0x00000004u\r\n#endif /* GPIOE */\r\n#define EXTI_GPIOF 0x00000005u\r\n#if defined(GPIOG)\r\n#define EXTI_GPIOG 0x00000006u\r\n#endif /* GPIOG */\r\n#if defined(GPIOH)\r\n#define EXTI_GPIOH 0x00000007u\r\n#endif /* GPIOH */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Macros EXTI Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n/**\r\n * @brief EXTI Line property definition\r\n */\r\n#define EXTI_PROPERTY_SHIFT 24u\r\n#define EXTI_DIRECT (0x01uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_CONFIG (0x02uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_GPIO ((0x04uL << EXTI_PROPERTY_SHIFT) | EXTI_CONFIG)\r\n#define EXTI_RESERVED (0x08uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_PROPERTY_MASK (EXTI_DIRECT | EXTI_CONFIG | EXTI_GPIO)\r\n\r\n/**\r\n * @brief EXTI Register and bit usage\r\n */\r\n#define EXTI_REG_SHIFT 16u\r\n#define EXTI_REG1 (0x00uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG2 (0x01uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG_MASK (EXTI_REG1 | EXTI_REG2)\r\n#define EXTI_PIN_MASK 0x0000001Fu\r\n\r\n/**\r\n * @brief EXTI Mask for interrupt & event mode\r\n */\r\n#define EXTI_MODE_MASK (EXTI_MODE_EVENT | EXTI_MODE_INTERRUPT)\r\n\r\n/**\r\n * @brief EXTI Mask for trigger possibilities\r\n */\r\n#define EXTI_TRIGGER_MASK (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n\r\n/**\r\n * @brief EXTI Line number\r\n */\r\n#if defined(EXTI_32_63_SUPPORT)\r\n#define EXTI_LINE_NB 36uL\r\n#else\r\n#define EXTI_LINE_NB 29uL\r\n#endif /* EXTI_32_63_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Macros EXTI Private Macros\r\n * @{\r\n */\r\n#define IS_EXTI_LINE(__LINE__) ((((__LINE__) & ~(EXTI_PROPERTY_MASK | EXTI_REG_MASK | EXTI_PIN_MASK)) == 0x00u) && \\\r\n ((((__LINE__) & EXTI_PROPERTY_MASK) == EXTI_DIRECT) || \\\r\n (((__LINE__) & EXTI_PROPERTY_MASK) == EXTI_CONFIG) || \\\r\n (((__LINE__) & EXTI_PROPERTY_MASK) == EXTI_GPIO)) && \\\r\n (((__LINE__) & (EXTI_REG_MASK | EXTI_PIN_MASK)) < \\\r\n (((EXTI_LINE_NB / 32u) << EXTI_REG_SHIFT) | (EXTI_LINE_NB % 32u))))\r\n\r\n#define IS_EXTI_MODE(__LINE__) ((((__LINE__) & EXTI_MODE_MASK) != 0x00u) && \\\r\n (((__LINE__) & ~EXTI_MODE_MASK) == 0x00u))\r\n\r\n#define IS_EXTI_TRIGGER(__LINE__) (((__LINE__) & ~EXTI_TRIGGER_MASK) == 0x00u)\r\n\r\n#define IS_EXTI_PENDING_EDGE(__LINE__) ((__LINE__) == EXTI_TRIGGER_RISING_FALLING)\r\n\r\n#define IS_EXTI_CONFIG_LINE(__LINE__) (((__LINE__) & EXTI_CONFIG) != 0x00u)\r\n\r\n#if defined(GPIOH)\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOE) || \\\r\n ((__PORT__) == EXTI_GPIOF) || \\\r\n ((__PORT__) == EXTI_GPIOG) || \\\r\n ((__PORT__) == EXTI_GPIOH))\r\n#elif defined(GPIOE)\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOE) || \\\r\n ((__PORT__) == EXTI_GPIOF))\r\n#else\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOF))\r\n#endif /* GPIOE */\r\n\r\n#define IS_EXTI_GPIO_PIN(__PIN__) ((__PIN__) < 16u)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Functions EXTI Exported Functions\r\n * @brief EXTI Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group1 Configuration functions\r\n * @brief Configuration functions\r\n * @{\r\n */\r\n/* Configuration functions ****************************************************/\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti);\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void));\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti);\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32F3xx_HAL_EXTI_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_flash.h\r\n * @author MCD Application Team\r\n * @brief Header file of Flash HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_FLASH_H\r\n#define __STM32F3xx_HAL_FLASH_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n \r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n \r\n/** @addtogroup FLASH_Private_Constants\r\n * @{\r\n */\r\n#define FLASH_TIMEOUT_VALUE (50000U) /* 50 s */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_FLASH_TYPEPROGRAM(VALUE) (((VALUE) == FLASH_TYPEPROGRAM_HALFWORD) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_WORD) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_DOUBLEWORD)) \r\n\r\n#define IS_FLASH_LATENCY(__LATENCY__) (((__LATENCY__) == FLASH_LATENCY_0) || \\\r\n ((__LATENCY__) == FLASH_LATENCY_1) || \\\r\n ((__LATENCY__) == FLASH_LATENCY_2))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n/** @defgroup FLASH_Exported_Types FLASH Exported Types\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief FLASH Procedure structure definition\r\n */\r\ntypedef enum \r\n{\r\n FLASH_PROC_NONE = 0U, \r\n FLASH_PROC_PAGEERASE = 1U,\r\n FLASH_PROC_MASSERASE = 2U,\r\n FLASH_PROC_PROGRAMHALFWORD = 3U,\r\n FLASH_PROC_PROGRAMWORD = 4U,\r\n FLASH_PROC_PROGRAMDOUBLEWORD = 5U\r\n} FLASH_ProcedureTypeDef;\r\n\r\n/** \r\n * @brief FLASH handle Structure definition \r\n */\r\ntypedef struct\r\n{\r\n __IO FLASH_ProcedureTypeDef ProcedureOnGoing; /*!< Internal variable to indicate which procedure is ongoing or not in IT context */\r\n \r\n __IO uint32_t DataRemaining; /*!< Internal variable to save the remaining pages to erase or half-word to program in IT context */\r\n\r\n __IO uint32_t Address; /*!< Internal variable to save address selected for program or erase */\r\n\r\n __IO uint64_t Data; /*!< Internal variable to save data to be programmed */\r\n\r\n HAL_LockTypeDef Lock; /*!< FLASH locking object */\r\n\r\n __IO uint32_t ErrorCode; /*!< FLASH error code \r\n This parameter can be a value of @ref FLASH_Error_Codes */\r\n} FLASH_ProcessTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Constants FLASH Exported Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup FLASH_Error_Codes FLASH Error Codes\r\n * @{\r\n */\r\n\r\n#define HAL_FLASH_ERROR_NONE 0x00U /*!< No error */\r\n#define HAL_FLASH_ERROR_PROG 0x01U /*!< Programming error */\r\n#define HAL_FLASH_ERROR_WRP 0x02U /*!< Write protection error */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Type_Program FLASH Type Program\r\n * @{\r\n */ \r\n#define FLASH_TYPEPROGRAM_HALFWORD (0x01U) /*!ACR |= FLASH_ACR_HLFCYA)\r\n\r\n/**\r\n * @brief Disable the FLASH half cycle access.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_HALF_CYCLE_ACCESS_DISABLE() (FLASH->ACR &= (~FLASH_ACR_HLFCYA))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_EM_Latency FLASH Latency\r\n * @brief macros to handle FLASH Latency\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Set the FLASH Latency.\r\n * @param __LATENCY__ FLASH Latency \r\n * This parameter can be one of the following values:\r\n * @arg @ref FLASH_LATENCY_0 FLASH Zero Latency cycle\r\n * @arg @ref FLASH_LATENCY_1 FLASH One Latency cycle\r\n * @arg @ref FLASH_LATENCY_2 FLASH Two Latency cycles\r\n * @retval None\r\n */ \r\n#define __HAL_FLASH_SET_LATENCY(__LATENCY__) (FLASH->ACR = (FLASH->ACR&(~FLASH_ACR_LATENCY)) | (__LATENCY__))\r\n\r\n\r\n/**\r\n * @brief Get the FLASH Latency.\r\n * @retval FLASH Latency \r\n * This parameter can be one of the following values:\r\n * @arg @ref FLASH_LATENCY_0 FLASH Zero Latency cycle\r\n * @arg @ref FLASH_LATENCY_1 FLASH One Latency cycle\r\n * @arg @ref FLASH_LATENCY_2 FLASH Two Latency cycles\r\n */ \r\n#define __HAL_FLASH_GET_LATENCY() (READ_BIT((FLASH->ACR), FLASH_ACR_LATENCY))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Prefetch FLASH Prefetch\r\n * @brief macros to handle FLASH Prefetch buffer\r\n * @{\r\n */ \r\n/**\r\n * @brief Enable the FLASH prefetch buffer.\r\n * @retval None\r\n */ \r\n#define __HAL_FLASH_PREFETCH_BUFFER_ENABLE() (FLASH->ACR |= FLASH_ACR_PRFTBE)\r\n\r\n/**\r\n * @brief Disable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_DISABLE() (FLASH->ACR &= (~FLASH_ACR_PRFTBE))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FLASH_Interrupt FLASH Interrupts\r\n * @brief macros to handle FLASH interrupts\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Enable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt \r\n * This parameter can be any combination of the following values:\r\n * @arg @ref FLASH_IT_EOP End of FLASH Operation Interrupt\r\n * @arg @ref FLASH_IT_ERR Error Interrupt \r\n * @retval none\r\n */ \r\n#define __HAL_FLASH_ENABLE_IT(__INTERRUPT__) SET_BIT((FLASH->CR), (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt \r\n * This parameter can be any combination of the following values:\r\n * @arg @ref FLASH_IT_EOP End of FLASH Operation Interrupt\r\n * @arg @ref FLASH_IT_ERR Error Interrupt \r\n * @retval none\r\n */ \r\n#define __HAL_FLASH_DISABLE_IT(__INTERRUPT__) CLEAR_BIT((FLASH->CR), (uint32_t)(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Get the specified FLASH flag status. \r\n * @param __FLAG__ specifies the FLASH flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref FLASH_FLAG_BSY FLASH Busy flag\r\n * @arg @ref FLASH_FLAG_EOP FLASH End of Operation flag \r\n * @arg @ref FLASH_FLAG_WRPERR FLASH Write protected error flag \r\n * @arg @ref FLASH_FLAG_PGERR FLASH Programming error flag\r\n * @retval The new state of __FLAG__ (SET or RESET).\r\n */\r\n#define __HAL_FLASH_GET_FLAG(__FLAG__) (((FLASH->SR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the specified FLASH flag.\r\n * @param __FLAG__ specifies the FLASH flags to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref FLASH_FLAG_EOP FLASH End of Operation flag \r\n * @arg @ref FLASH_FLAG_WRPERR FLASH Write protected error flag \r\n * @arg @ref FLASH_FLAG_PGERR FLASH Programming error flag\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_CLEAR_FLAG(__FLAG__) ((FLASH->SR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Include FLASH HAL Extended module */\r\n#include \"stm32f3xx_hal_flash_ex.h\" \r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_Exported_Functions\r\n * @{\r\n */\r\n \r\n/** @addtogroup FLASH_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\n\r\n/* FLASH IRQ handler function */\r\nvoid HAL_FLASH_IRQHandler(void);\r\n/* Callbacks in non blocking modes */ \r\nvoid HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue);\r\nvoid HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nuint32_t HAL_FLASH_GetError(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function -------------------------------------------------*/\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_FLASH_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_flash_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of Flash HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_FLASH_EX_H\r\n#define __STM32F3xx_HAL_FLASH_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASHEx\r\n * @{\r\n */ \r\n\r\n/** @addtogroup FLASHEx_Private_Constants\r\n * @{\r\n */\r\n\r\n#define FLASH_SIZE_DATA_REGISTER (0x1FFFF7CCU)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @addtogroup FLASHEx_Private_Macros\r\n * @{\r\n */\r\n#define IS_FLASH_TYPEERASE(VALUE) (((VALUE) == FLASH_TYPEERASE_PAGES) || \\\r\n ((VALUE) == FLASH_TYPEERASE_MASSERASE)) \r\n\r\n#define IS_OPTIONBYTE(VALUE) ((VALUE) <= (OPTIONBYTE_WRP | OPTIONBYTE_RDP | OPTIONBYTE_USER | OPTIONBYTE_DATA))\r\n\r\n#define IS_WRPSTATE(VALUE) (((VALUE) == OB_WRPSTATE_DISABLE) || \\\r\n ((VALUE) == OB_WRPSTATE_ENABLE)) \r\n\r\n#define IS_OB_DATA_ADDRESS(ADDRESS) (((ADDRESS) == OB_DATA_ADDRESS_DATA0) || ((ADDRESS) == OB_DATA_ADDRESS_DATA1)) \r\n\r\n#define IS_OB_RDP_LEVEL(LEVEL) (((LEVEL) == OB_RDP_LEVEL_0) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_1))/*||\\\r\n ((LEVEL) == OB_RDP_LEVEL_2))*/\r\n\r\n#define IS_OB_IWDG_SOURCE(SOURCE) (((SOURCE) == OB_IWDG_SW) || ((SOURCE) == OB_IWDG_HW))\r\n\r\n#define IS_OB_STOP_SOURCE(SOURCE) (((SOURCE) == OB_STOP_NO_RST) || ((SOURCE) == OB_STOP_RST))\r\n\r\n#define IS_OB_STDBY_SOURCE(SOURCE) (((SOURCE) == OB_STDBY_NO_RST) || ((SOURCE) == OB_STDBY_RST))\r\n\r\n#define IS_OB_BOOT1(BOOT1) (((BOOT1) == OB_BOOT1_RESET) || ((BOOT1) == OB_BOOT1_SET))\r\n\r\n#define IS_OB_VDDA_ANALOG(ANALOG) (((ANALOG) == OB_VDDA_ANALOG_ON) || ((ANALOG) == OB_VDDA_ANALOG_OFF))\r\n\r\n#define IS_OB_SRAM_PARITY(PARITY) (((PARITY) == OB_SRAM_PARITY_SET) || ((PARITY) == OB_SRAM_PARITY_RESET))\r\n\r\n\r\n#if defined(FLASH_OBR_SDADC12_VDD_MONITOR)\r\n#define IS_OB_SDACD_VDD_MONITOR(VDD_MONITOR) (((VDD_MONITOR) == OB_SDACD_VDD_MONITOR_SET) || \\\r\n ((VDD_MONITOR) == OB_SDACD_VDD_MONITOR_RESET))\r\n#endif /* FLASH_OBR_SDADC12_VDD_MONITOR */\r\n\r\n#define IS_OB_WRP(PAGE) (((PAGE) != 0x0000000U))\r\n\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) \\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x100U) ? \\\r\n ((ADDRESS) <= 0x0803FFFFU) : (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x80U) ? \\\r\n ((ADDRESS) <= 0x0801FFFFU) : ((ADDRESS) <= 0x0800FFFFU))))\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && ((ADDRESS) <= 0x0807FFFFU))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) \\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x40U) ? \\\r\n ((ADDRESS) <= 0x0800FFFFU) : (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x20U) ? \\\r\n ((ADDRESS) <= 0x08007FFFU) : ((ADDRESS) <= 0x08003FFFU))))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) \\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n#define IS_FLASH_NB_PAGES(ADDRESS,NBPAGES) (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x100U) ? ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x0803FFFFU) : \\\r\n (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x80U) ? ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x0801FFFFU) : \\\r\n ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x0800FFFFU)))\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_FLASH_NB_PAGES(ADDRESS,NBPAGES) ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x0807FFFFU)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) \\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define IS_FLASH_NB_PAGES(ADDRESS,NBPAGES) (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x40U) ? ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x0800FFFFU) : \\\r\n (((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0x20U) ? ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x08007FFFU) : \\\r\n ((ADDRESS)+((NBPAGES)*FLASH_PAGE_SIZE)-1U <= 0x08003FFFU)))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n/** @defgroup FLASHEx_Exported_Types FLASHEx Exported Types\r\n * @{\r\n */\r\n/**\r\n * @brief FLASH Erase structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TypeErase; /*!< TypeErase: Mass erase or page erase.\r\n This parameter can be a value of @ref FLASHEx_Type_Erase */\r\n\r\n uint32_t PageAddress; /*!< PageAdress: Initial FLASH page address to erase when mass erase is disabled\r\n This parameter must be a number between Min_Data = FLASH_BASE and Max_Data = FLASH_BANK1_END */\r\n \r\n uint32_t NbPages; /*!< NbPages: Number of pagess to be erased.\r\n This parameter must be a value between Min_Data = 1 and Max_Data = (max number of pages - value of initial page)*/\r\n \r\n} FLASH_EraseInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Options bytes program structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OptionType; /*!< OptionType: Option byte to be configured.\r\n This parameter can be a value of @ref FLASHEx_OB_Type */\r\n\r\n uint32_t WRPState; /*!< WRPState: Write protection activation or deactivation.\r\n This parameter can be a value of @ref FLASHEx_OB_WRP_State */\r\n\r\n uint32_t WRPPage; /*!< WRPPage: specifies the page(s) to be write protected\r\n This parameter can be a value of @ref FLASHEx_OB_Write_Protection */\r\n\r\n uint8_t RDPLevel; /*!< RDPLevel: Set the read protection level..\r\n This parameter can be a value of @ref FLASHEx_OB_Read_Protection */\r\n\r\n uint8_t USERConfig; /*!< USERConfig: Program the FLASH User Option Byte: \r\n IWDG / STOP / STDBY / BOOT1 / VDDA_ANALOG / SRAM_PARITY / SDADC12_VDD_MONITOR\r\n This parameter can be a combination of @ref FLASHEx_OB_IWatchdog, @ref FLASHEx_OB_nRST_STOP, \r\n @ref FLASHEx_OB_nRST_STDBY, @ref FLASHEx_OB_BOOT1, @ref FLASHEx_OB_VDDA_Analog_Monitoring,\r\n @ref FLASHEx_OB_RAM_Parity_Check_Enable.\r\n @if STM32F373xC\r\n And @ref FLASHEx_OB_SDADC12_VDD_MONITOR (only for STM32F373xC & STM32F378xx devices)\r\n @endif\r\n @if STM32F378xx\r\n And @ref FLASHEx_OB_SDADC12_VDD_MONITOR (only for STM32F373xC & STM32F378xx devices)\r\n @endif\r\n */\r\n\r\n uint32_t DATAAddress; /*!< DATAAddress: Address of the option byte DATA to be programmed\r\n This parameter can be a value of @ref FLASHEx_OB_Data_Address */\r\n \r\n uint8_t DATAData; /*!< DATAData: Data to be stored in the option byte DATA\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFFU */ \r\n} FLASH_OBProgramInitTypeDef;\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Exported_Constants FLASHEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx_Page_Size FLASHEx Page Size\r\n * @{\r\n */\r\n#define FLASH_PAGE_SIZE 0x800\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASHEx_Type_Erase FLASH Type Erase\r\n * @{\r\n */ \r\n#define FLASH_TYPEERASE_PAGES (0x00U) /*!
© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.
\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_GPIO_H\r\n#define __STM32F3xx_HAL_GPIO_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Types GPIO Exported Types\r\n * @{\r\n */\r\n/**\r\n * @brief GPIO Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_pins */\r\n\r\n uint32_t Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIO_mode */\r\n\r\n uint32_t Pull; /*!< Specifies the Pull-up or Pull-Down activation for the selected pins.\r\n This parameter can be a value of @ref GPIO_pull */\r\n\r\n uint32_t Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIO_speed */\r\n\r\n uint32_t Alternate; /*!< Peripheral to be connected to the selected pins \r\n This parameter can be a value of @ref GPIOEx_Alternate_function_selection */\r\n}GPIO_InitTypeDef;\r\n\r\n/**\r\n * @brief GPIO Bit SET and Bit RESET enumeration\r\n */\r\ntypedef enum\r\n{\r\n GPIO_PIN_RESET = 0U,\r\n GPIO_PIN_SET\r\n}GPIO_PinState;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Constants GPIO Exported Constants\r\n * @{\r\n */\r\n/** @defgroup GPIO_pins GPIO pins\r\n * @{\r\n */\r\n#define GPIO_PIN_0 ((uint16_t)0x0001U) /* Pin 0 selected */\r\n#define GPIO_PIN_1 ((uint16_t)0x0002U) /* Pin 1 selected */\r\n#define GPIO_PIN_2 ((uint16_t)0x0004U) /* Pin 2 selected */\r\n#define GPIO_PIN_3 ((uint16_t)0x0008U) /* Pin 3 selected */\r\n#define GPIO_PIN_4 ((uint16_t)0x0010U) /* Pin 4 selected */\r\n#define GPIO_PIN_5 ((uint16_t)0x0020U) /* Pin 5 selected */\r\n#define GPIO_PIN_6 ((uint16_t)0x0040U) /* Pin 6 selected */\r\n#define GPIO_PIN_7 ((uint16_t)0x0080U) /* Pin 7 selected */\r\n#define GPIO_PIN_8 ((uint16_t)0x0100U) /* Pin 8 selected */\r\n#define GPIO_PIN_9 ((uint16_t)0x0200U) /* Pin 9 selected */\r\n#define GPIO_PIN_10 ((uint16_t)0x0400U) /* Pin 10 selected */\r\n#define GPIO_PIN_11 ((uint16_t)0x0800U) /* Pin 11 selected */\r\n#define GPIO_PIN_12 ((uint16_t)0x1000U) /* Pin 12 selected */\r\n#define GPIO_PIN_13 ((uint16_t)0x2000U) /* Pin 13 selected */\r\n#define GPIO_PIN_14 ((uint16_t)0x4000U) /* Pin 14 selected */\r\n#define GPIO_PIN_15 ((uint16_t)0x8000U) /* Pin 15 selected */\r\n#define GPIO_PIN_All ((uint16_t)0xFFFFU) /* All pins selected */\r\n\r\n#define GPIO_PIN_MASK (0x0000FFFFU) /* PIN mask for assert test */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_mode GPIO mode\r\n * @brief GPIO Configuration Mode\r\n * Elements values convention: 0xX0yz00YZ\r\n * - X : GPIO mode or EXTI Mode\r\n * - y : External IT or Event trigger detection\r\n * - z : IO configuration on External IT or Event\r\n * - Y : Output type (Push Pull or Open Drain)\r\n * - Z : IO Direction mode (Input, Output, Alternate or Analog)\r\n * @{\r\n */\r\n#define GPIO_MODE_INPUT (0x00000000U) /*!< Input Floating Mode */\r\n#define GPIO_MODE_OUTPUT_PP (0x00000001U) /*!< Output Push Pull Mode */\r\n#define GPIO_MODE_OUTPUT_OD (0x00000011U) /*!< Output Open Drain Mode */\r\n#define GPIO_MODE_AF_PP (0x00000002U) /*!< Alternate Function Push Pull Mode */\r\n#define GPIO_MODE_AF_OD (0x00000012U) /*!< Alternate Function Open Drain Mode */\r\n#define GPIO_MODE_ANALOG (0x00000003U) /*!< Analog Mode */\r\n#define GPIO_MODE_IT_RISING (0x10110000U) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_IT_FALLING (0x10210000U) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_IT_RISING_FALLING (0x10310000U) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n#define GPIO_MODE_EVT_RISING (0x10120000U) /*!< External Event Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_EVT_FALLING (0x10220000U) /*!< External Event Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_EVT_RISING_FALLING (0x10320000U) /*!< External Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_speed GPIO speed\r\n * @brief GPIO Output Maximum frequency\r\n * @{\r\n */\r\n#define GPIO_SPEED_FREQ_LOW (0x00000000U) /*!< range up to 2 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_MEDIUM (0x00000001U) /*!< range 4 MHz to 10 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_HIGH (0x00000003U) /*!< range 10 MHz to 50 MHz, please refer to the product datasheet */\r\n/**\r\n * @}\r\n */\r\n\r\n /** @defgroup GPIO_pull GPIO pull\r\n * @brief GPIO Pull-Up or Pull-Down Activation\r\n * @{\r\n */\r\n#define GPIO_NOPULL (0x00000000U) /*!< No Pull-up or Pull-down activation */\r\n#define GPIO_PULLUP (0x00000001U) /*!< Pull-up activation */\r\n#define GPIO_PULLDOWN (0x00000002U) /*!< Pull-down activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Macros GPIO Exported Macros\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Check whether the specified EXTI line flag is set or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line flag to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_FLAG(__EXTI_LINE__) (EXTI->PR & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending flags.\r\n * @param __EXTI_LINE__ specifies the EXTI lines flags to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_FLAG(__EXTI_LINE__) (EXTI->PR = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line is asserted or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_IT(__EXTI_LINE__) (EXTI->PR & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending bits.\r\n * @param __EXTI_LINE__ specifies the EXTI lines to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_IT(__EXTI_LINE__) (EXTI->PR = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_GENERATE_SWIT(__EXTI_LINE__) (EXTI->SWIER |= (__EXTI_LINE__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup GPIO_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n#define IS_GPIO_PIN_ACTION(ACTION) (((ACTION) == GPIO_PIN_RESET) || ((ACTION) == GPIO_PIN_SET))\r\n\r\n#define IS_GPIO_PIN(__PIN__) (((((uint32_t)__PIN__) & GPIO_PIN_MASK) != 0x00U) &&\\\r\n ((((uint32_t)__PIN__) & ~GPIO_PIN_MASK) == 0x00U))\r\n\r\n#define IS_GPIO_MODE(__MODE__) (((__MODE__) == GPIO_MODE_INPUT) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_ANALOG))\r\n\r\n#define IS_GPIO_SPEED(__SPEED__) (((__SPEED__) == GPIO_SPEED_FREQ_LOW) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_MEDIUM) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_HIGH))\r\n\r\n#define IS_GPIO_PULL(__PULL__) (((__PULL__) == GPIO_NOPULL) ||\\\r\n ((__PULL__) == GPIO_PULLUP) || \\\r\n ((__PULL__) == GPIO_PULLDOWN))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include GPIO HAL Extended module */\r\n#include \"stm32f3xx_hal_gpio_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/ \r\n/** @addtogroup GPIO_Exported_Functions GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions \r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n \r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init);\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup GPIO_Exported_Functions_Group2 IO operation functions \r\n * @{\r\n */\r\n \r\n/* IO operation functions *****************************************************/\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState);\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_GPIO_H */\r\n\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_gpio_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_GPIO_EX_H\r\n#define __STM32F3xx_HAL_GPIO_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx GPIOEx\r\n * @brief GPIO Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Constants GPIOEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Alternate_function_selection GPIOEx Alternate function selection\r\n * @{\r\n */\r\n \r\n#if defined (STM32F302xC)\r\n/*---------------------------------- STM32F302xC ------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 14 selection \r\n */\r\n\r\n#define GPIO_AF14_USB ((uint8_t)0x0EU) /* USB Alternate Function mapping */\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0EU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F302xC */\r\n \r\n#if defined (STM32F303xC)\r\n/*---------------------------------- STM32F303xC ------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_COMP7 ((uint8_t)0x03U) /* COMP7 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP3 ((uint8_t)0x07U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0xAU) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0BU) /* TIM8 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 14 selection \r\n */\r\n\r\n#define GPIO_AF14_USB ((uint8_t)0x0EU) /* USB Alternate Function mapping */\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0EU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F303xC */\r\n\r\n#if defined (STM32F303xE)\r\n/*---------------------------------- STM32F303xE ------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM20 ((uint8_t)0x02U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_COMP7 ((uint8_t)0x03U) /* COMP7 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF3_TIM20 ((uint8_t)0x03U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05U) /* SPI4 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_TIM20 ((uint8_t)0x06U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP3 ((uint8_t)0x07U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08U) /* I2C3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0xAU) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0BU) /* TIM8 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_FMC ((uint8_t)0xCU) /* FMC Alternate Function mapping */\r\n#define GPIO_AF12_SDIO ((uint8_t)0xCU) /* SDIO Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 14 selection \r\n */\r\n#define GPIO_AF14_USB ((uint8_t)0x0EU) /* USB Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0EU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F303xE */\r\n\r\n#if defined (STM32F302xE)\r\n/*---------------------------------- STM32F302xE ------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02U) /* I2C3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03U) /* I2C3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05U) /* SPI4 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08U) /* I2C3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_FMC ((uint8_t)0xCU) /* FMC Alternate Function mapping */\r\n#define GPIO_AF12_SDIO ((uint8_t)0xCU) /* SDIO Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 14 selection \r\n */\r\n#define GPIO_AF14_USB ((uint8_t)0x0EU) /* USB Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0EU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F302xE */\r\n\r\n#if defined (STM32F398xx)\r\n/*---------------------------------- STM32F398xx ------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM20 ((uint8_t)0x02U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_COMP7 ((uint8_t)0x03U) /* COMP7 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF3_TIM20 ((uint8_t)0x03U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05U) /* SPI4 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_TIM20 ((uint8_t)0x06U) /* TIM20 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP3 ((uint8_t)0x07U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08U) /* I2C3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0xAU) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0BU) /* TIM8 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_FMC ((uint8_t)0xCU) /* FMC Alternate Function mapping */\r\n#define GPIO_AF12_SDIO ((uint8_t)0xCU) /* SDIO Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F398xx */\r\n\r\n#if defined (STM32F358xx)\r\n/*---------------------------------- STM32F358xx -------------------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02U) /* COMP1 Alternate Function mapping */\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_COMP7 ((uint8_t)0x03U) /* COMP7 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_I2S ((uint8_t)0x05U) /* I2S Alternate Function mapping */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05U) /* I2S2ext Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05U) /* UART4 Alternate Function mapping */\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05U) /* UART5 Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06U) /* I2S3ext Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP3 ((uint8_t)0x07U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07U) /* COMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08U) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08U) /* COMP4 Alternate Function mapping */\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08U) /* COMP5 Alternate Function mapping */\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08U) /* COMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09U) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0xAU) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0BU) /* TIM8 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0xCU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F358xx */\r\n\r\n#if defined (STM32F373xC)\r\n/*---------------------------------- STM32F373xC--------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM5 ((uint8_t)0x02U) /* TIM5 Alternate Function mapping */\r\n#define GPIO_AF2_TIM13 ((uint8_t)0x02U) /* TIM13 Alternate Function mapping */\r\n#define GPIO_AF2_TIM14 ((uint8_t)0x02U) /* TIM14 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM19 ((uint8_t)0x02U) /* TIM19 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI1 ((uint8_t)0x06U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_CEC ((uint8_t)0x06U) /* CEC Alternate Function mapping */\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF7_CEC ((uint8_t)0x07U) /* CEC Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM12 ((uint8_t)0x09U) /* TIM12 Alternate Function mapping */\r\n#define GPIO_AF9_TIM13 ((uint8_t)0x09U) /* TIM13 Alternate Function mapping */\r\n#define GPIO_AF9_TIM14 ((uint8_t)0x09U) /* TIM14 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM12 ((uint8_t)0xAU) /* TIM12 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM19 ((uint8_t)0x0BU) /* TIM19 Alternate Function mapping */\r\n\r\n\r\n/** \r\n * @brief AF 14 selection \r\n */ \r\n#define GPIO_AF14_USB ((uint8_t)0x0EU) /* USB Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0BU) || ((AF) == (uint8_t)0x0EU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F373xC */\r\n\r\n\r\n#if defined (STM32F378xx)\r\n/*---------------------------------------- STM32F378xx--------------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02U) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF2_TIM5 ((uint8_t)0x02U) /* TIM5 Alternate Function mapping */\r\n#define GPIO_AF2_TIM13 ((uint8_t)0x02U) /* TIM13 Alternate Function mapping */\r\n#define GPIO_AF2_TIM14 ((uint8_t)0x02U) /* TIM14 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM19 ((uint8_t)0x02U) /* TIM19 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_SPI1 ((uint8_t)0x06U) /* SPI1/I2S1 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_CEC ((uint8_t)0x06U) /* CEC Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF7_CEC ((uint8_t)0x07U) /* CEC Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08U) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08U) /* COMP2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */\r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM12 ((uint8_t)0x09U) /* TIM12 Alternate Function mapping */\r\n#define GPIO_AF9_TIM13 ((uint8_t)0x09U) /* TIM13 Alternate Function mapping */\r\n#define GPIO_AF9_TIM14 ((uint8_t)0x09U) /* TIM14 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0xAU) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM12 ((uint8_t)0xAU) /* TIM12 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM19 ((uint8_t)0x0BU) /* TIM19 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0BU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F378xx */\r\n\r\n#if defined (STM32F303x8)\r\n/*---------------------------------- STM32F303x8--------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM16 ((uint8_t)0x02U) /* TIM16 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_GPCOMP6 ((uint8_t)0x07U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_GPCOMP2 ((uint8_t)0x08U) /* GPCOMP2 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP4 ((uint8_t)0x08U) /* GPCOMP4 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP6 ((uint8_t)0x08U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0CU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 13 selection \r\n */ \r\n#define GPIO_AF13_OPAMP2 ((uint8_t)0x0DU) /* OPAMP2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0DU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F303x8 */\r\n\r\n#if defined (STM32F334x8) || defined (STM32F328xx)\r\n/*---------------------------------- STM32F334x8/STM32F328xx -------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02U) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM16 ((uint8_t)0x02U) /* TIM16 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_HRTIM1 ((uint8_t)0x03U) /* HRTIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_GPCOMP6 ((uint8_t)0x07U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_GPCOMP2 ((uint8_t)0x08U) /* GPCOMP2 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP4 ((uint8_t)0x08U) /* GPCOMP4 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP6 ((uint8_t)0x08U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0xAU) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0CU) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_HRTIM1 ((uint8_t)0x0CU) /* HRTIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 13 selection \r\n */ \r\n#define GPIO_AF13_OPAMP2 ((uint8_t)0x0DU) /* OPAMP2 Alternate Function mapping */\r\n#define GPIO_AF13_HRTIM1 ((uint8_t)0x0DU) /* HRTIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0DU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F334x8 || STM32F328xx */\r\n\r\n#if defined (STM32F301x8) || defined (STM32F318xx)\r\n/*---------------------------------- STM32F301x8 / STM32F318xx ------------------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC Alternate Function mapping \t\t\t\t\t\t\t\t */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_GPCOMP6 ((uint8_t)0x07U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP2 ((uint8_t)0x08U) /* GPCOMP2 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP4 ((uint8_t)0x08U) /* GPCOMP4 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP6 ((uint8_t)0x08U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0CU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F301x8 || STM32F318xx */\r\n\r\n#if defined (STM32F302x8)\r\n/*---------------------------------- STM32F302x8------------------------------------------*/\r\n/** \r\n * @brief AF 0 selection \r\n */ \r\n#define GPIO_AF0_MCO ((uint8_t)0x00U) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00U) /* RTC Alternate Function mapping \t\t\t\t\t\t\t\t */\r\n#define GPIO_AF0_TAMPER ((uint8_t)0x00U) /* TAMPER (TAMPER_1 and TAMPER_2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00U) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00U) /* TRACE Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 1 selection \r\n */ \r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01U) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01U) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_EVENTOUT ((uint8_t)0x01U) /* EVENTOUT Alternate Function mapping */\r\n/** \r\n * @brief AF 2 selection \r\n */ \r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02U) /* TIM2 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 3 selection \r\n */ \r\n#define GPIO_AF3_TSC ((uint8_t)0x03U) /* TSC Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03U) /* TIM15 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 4 selection \r\n */ \r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04U) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04U) /* I2C2 Alternate Function mapping */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04U) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04U) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 5 selection \r\n */ \r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05U) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF5_SPI3 ((uint8_t)0x05U) /* SPI3/I2S3 Alternate Function mapping */\r\n#define GPIO_AF5_IR ((uint8_t)0x05U) /* IR Alternate Function mapping */\r\n/** \r\n * @brief AF 6 selection \r\n */ \r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06U) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06U) /* SPI2/I2S2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06U) /* SPI3/I2S3 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 7 selection \r\n */ \r\n#define GPIO_AF7_USART1 ((uint8_t)0x07U) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07U) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07U) /* USART3 Alternate Function mapping */\r\n#define GPIO_AF7_GPCOMP6 ((uint8_t)0x07U) /* GPCOMP6 Alternate Function mapping */\r\n#define GPIO_AF7_CAN ((uint8_t)0x07U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 8 selection \r\n */ \r\n#define GPIO_AF8_I2C3 \t ((uint8_t)0x08U) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP2 ((uint8_t)0x08U) /* GPCOMP2 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP4 ((uint8_t)0x08U) /* GPCOMP4 Alternate Function mapping */\r\n#define GPIO_AF8_GPCOMP6 ((uint8_t)0x08U) /* GPCOMP6 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 9 selection \r\n */ \r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09U) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09U) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF9_CAN ((uint8_t)0x09U) /* CAN Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 10 selection \r\n */ \r\n#define GPIO_AF10_TIM2 ((uint8_t)0xAU) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0xAU) /* TIM17 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 11 selection \r\n */ \r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0BU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 12 selection \r\n */ \r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0CU) /* TIM1 Alternate Function mapping */\r\n\r\n/** \r\n * @brief AF 15 selection \r\n */ \r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0FU) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) <= (uint8_t)0x0CU) || ((AF) == (uint8_t)0x0FU))\r\n/*------------------------------------------------------------------------------------------*/\r\n#endif /* STM32F302x8 */\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Macros GPIOEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Get_Port_Index GPIOEx_Get Port Index\r\n* @{\r\n */\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0U :\\\r\n ((__GPIOx__) == (GPIOB))? 1U :\\\r\n ((__GPIOx__) == (GPIOC))? 2U :\\\r\n ((__GPIOx__) == (GPIOD))? 3U : 5U)\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F373xC) || defined(STM32F378xx)\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0U :\\\r\n ((__GPIOx__) == (GPIOB))? 1U :\\\r\n ((__GPIOx__) == (GPIOC))? 2U :\\\r\n ((__GPIOx__) == (GPIOD))? 3U :\\\r\n ((__GPIOx__) == (GPIOE))? 4U : 5U)\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0U :\\\r\n ((__GPIOx__) == (GPIOB))? 1U :\\\r\n ((__GPIOx__) == (GPIOC))? 2U :\\\r\n ((__GPIOx__) == (GPIOD))? 3U :\\\r\n ((__GPIOx__) == (GPIOE))? 4U :\\\r\n ((__GPIOx__) == (GPIOF))? 5U :\\\r\n ((__GPIOx__) == (GPIOG))? 6U : 7U)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/ \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_GPIO_EX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_i2c.h\r\n * @author MCD Application Team\r\n * @brief Header file of I2C HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32F3xx_HAL_I2C_H\r\n#define STM32F3xx_HAL_I2C_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup I2C\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup I2C_Exported_Types I2C Exported Types\r\n * @{\r\n */\r\n\r\n/** @defgroup I2C_Configuration_Structure_definition I2C Configuration Structure definition\r\n * @brief I2C Configuration Structure definition\r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Timing; /*!< Specifies the I2C_TIMINGR_register value.\r\n This parameter calculated by referring to I2C initialization\r\n section in Reference manual */\r\n\r\n uint32_t OwnAddress1; /*!< Specifies the first device own address.\r\n This parameter can be a 7-bit or 10-bit address. */\r\n\r\n uint32_t AddressingMode; /*!< Specifies if 7-bit or 10-bit addressing mode is selected.\r\n This parameter can be a value of @ref I2C_ADDRESSING_MODE */\r\n\r\n uint32_t DualAddressMode; /*!< Specifies if dual addressing mode is selected.\r\n This parameter can be a value of @ref I2C_DUAL_ADDRESSING_MODE */\r\n\r\n uint32_t OwnAddress2; /*!< Specifies the second device own address if dual addressing mode is selected\r\n This parameter can be a 7-bit address. */\r\n\r\n uint32_t OwnAddress2Masks; /*!< Specifies the acknowledge mask address second device own address if dual addressing mode is selected\r\n This parameter can be a value of @ref I2C_OWN_ADDRESS2_MASKS */\r\n\r\n uint32_t GeneralCallMode; /*!< Specifies if general call mode is selected.\r\n This parameter can be a value of @ref I2C_GENERAL_CALL_ADDRESSING_MODE */\r\n\r\n uint32_t NoStretchMode; /*!< Specifies if nostretch mode is selected.\r\n This parameter can be a value of @ref I2C_NOSTRETCH_MODE */\r\n\r\n} I2C_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_state_structure_definition HAL state structure definition\r\n * @brief HAL State structure definition\r\n * @note HAL I2C State value coding follow below described bitmap :\\n\r\n * b7-b6 Error information\\n\r\n * 00 : No Error\\n\r\n * 01 : Abort (Abort user request on going)\\n\r\n * 10 : Timeout\\n\r\n * 11 : Error\\n\r\n * b5 Peripheral initialization status\\n\r\n * 0 : Reset (peripheral not initialized)\\n\r\n * 1 : Init done (peripheral initialized and ready to use. HAL I2C Init function called)\\n\r\n * b4 (not used)\\n\r\n * x : Should be set to 0\\n\r\n * b3\\n\r\n * 0 : Ready or Busy (No Listen mode ongoing)\\n\r\n * 1 : Listen (peripheral in Address Listen Mode)\\n\r\n * b2 Intrinsic process state\\n\r\n * 0 : Ready\\n\r\n * 1 : Busy (peripheral busy with some configuration or internal operations)\\n\r\n * b1 Rx state\\n\r\n * 0 : Ready (no Rx operation ongoing)\\n\r\n * 1 : Busy (Rx operation ongoing)\\n\r\n * b0 Tx state\\n\r\n * 0 : Ready (no Tx operation ongoing)\\n\r\n * 1 : Busy (Tx operation ongoing)\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_I2C_STATE_RESET = 0x00U, /*!< Peripheral is not yet Initialized */\r\n HAL_I2C_STATE_READY = 0x20U, /*!< Peripheral Initialized and ready for use */\r\n HAL_I2C_STATE_BUSY = 0x24U, /*!< An internal process is ongoing */\r\n HAL_I2C_STATE_BUSY_TX = 0x21U, /*!< Data Transmission process is ongoing */\r\n HAL_I2C_STATE_BUSY_RX = 0x22U, /*!< Data Reception process is ongoing */\r\n HAL_I2C_STATE_LISTEN = 0x28U, /*!< Address Listen Mode is ongoing */\r\n HAL_I2C_STATE_BUSY_TX_LISTEN = 0x29U, /*!< Address Listen Mode and Data Transmission\r\n process is ongoing */\r\n HAL_I2C_STATE_BUSY_RX_LISTEN = 0x2AU, /*!< Address Listen Mode and Data Reception\r\n process is ongoing */\r\n HAL_I2C_STATE_ABORT = 0x60U, /*!< Abort user request ongoing */\r\n HAL_I2C_STATE_TIMEOUT = 0xA0U, /*!< Timeout state */\r\n HAL_I2C_STATE_ERROR = 0xE0U /*!< Error */\r\n\r\n} HAL_I2C_StateTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_mode_structure_definition HAL mode structure definition\r\n * @brief HAL Mode structure definition\r\n * @note HAL I2C Mode value coding follow below described bitmap :\\n\r\n * b7 (not used)\\n\r\n * x : Should be set to 0\\n\r\n * b6\\n\r\n * 0 : None\\n\r\n * 1 : Memory (HAL I2C communication is in Memory Mode)\\n\r\n * b5\\n\r\n * 0 : None\\n\r\n * 1 : Slave (HAL I2C communication is in Slave Mode)\\n\r\n * b4\\n\r\n * 0 : None\\n\r\n * 1 : Master (HAL I2C communication is in Master Mode)\\n\r\n * b3-b2-b1-b0 (not used)\\n\r\n * xxxx : Should be set to 0000\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_I2C_MODE_NONE = 0x00U, /*!< No I2C communication on going */\r\n HAL_I2C_MODE_MASTER = 0x10U, /*!< I2C communication is in Master Mode */\r\n HAL_I2C_MODE_SLAVE = 0x20U, /*!< I2C communication is in Slave Mode */\r\n HAL_I2C_MODE_MEM = 0x40U /*!< I2C communication is in Memory Mode */\r\n\r\n} HAL_I2C_ModeTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_Error_Code_definition I2C Error Code definition\r\n * @brief I2C Error Code definition\r\n * @{\r\n */\r\n#define HAL_I2C_ERROR_NONE (0x00000000U) /*!< No error */\r\n#define HAL_I2C_ERROR_BERR (0x00000001U) /*!< BERR error */\r\n#define HAL_I2C_ERROR_ARLO (0x00000002U) /*!< ARLO error */\r\n#define HAL_I2C_ERROR_AF (0x00000004U) /*!< ACKF error */\r\n#define HAL_I2C_ERROR_OVR (0x00000008U) /*!< OVR error */\r\n#define HAL_I2C_ERROR_DMA (0x00000010U) /*!< DMA transfer error */\r\n#define HAL_I2C_ERROR_TIMEOUT (0x00000020U) /*!< Timeout error */\r\n#define HAL_I2C_ERROR_SIZE (0x00000040U) /*!< Size Management error */\r\n#define HAL_I2C_ERROR_DMA_PARAM (0x00000080U) /*!< DMA Parameter Error */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n#define HAL_I2C_ERROR_INVALID_CALLBACK (0x00000100U) /*!< Invalid Callback error */\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n#define HAL_I2C_ERROR_INVALID_PARAM (0x00000200U) /*!< Invalid Parameters error */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_handle_Structure_definition I2C handle Structure definition\r\n * @brief I2C handle Structure definition\r\n * @{\r\n */\r\ntypedef struct __I2C_HandleTypeDef\r\n{\r\n I2C_TypeDef *Instance; /*!< I2C registers base address */\r\n\r\n I2C_InitTypeDef Init; /*!< I2C communication parameters */\r\n\r\n uint8_t *pBuffPtr; /*!< Pointer to I2C transfer buffer */\r\n\r\n uint16_t XferSize; /*!< I2C transfer size */\r\n\r\n __IO uint16_t XferCount; /*!< I2C transfer counter */\r\n\r\n __IO uint32_t XferOptions; /*!< I2C sequantial transfer options, this parameter can\r\n be a value of @ref I2C_XFEROPTIONS */\r\n\r\n __IO uint32_t PreviousState; /*!< I2C communication Previous state */\r\n\r\n HAL_StatusTypeDef(*XferISR)(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources); /*!< I2C transfer IRQ handler function pointer */\r\n\r\n DMA_HandleTypeDef *hdmatx; /*!< I2C Tx DMA handle parameters */\r\n\r\n DMA_HandleTypeDef *hdmarx; /*!< I2C Rx DMA handle parameters */\r\n\r\n HAL_LockTypeDef Lock; /*!< I2C locking object */\r\n\r\n __IO HAL_I2C_StateTypeDef State; /*!< I2C communication state */\r\n\r\n __IO HAL_I2C_ModeTypeDef Mode; /*!< I2C communication mode */\r\n\r\n __IO uint32_t ErrorCode; /*!< I2C Error code */\r\n\r\n __IO uint32_t AddrEventCount; /*!< I2C Address Event counter */\r\n\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n void (* MasterTxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Master Tx Transfer completed callback */\r\n void (* MasterRxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Master Rx Transfer completed callback */\r\n void (* SlaveTxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Slave Tx Transfer completed callback */\r\n void (* SlaveRxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Slave Rx Transfer completed callback */\r\n void (* ListenCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Listen Complete callback */\r\n void (* MemTxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Memory Tx Transfer completed callback */\r\n void (* MemRxCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Memory Rx Transfer completed callback */\r\n void (* ErrorCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Error callback */\r\n void (* AbortCpltCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Abort callback */\r\n\r\n void (* AddrCallback)(struct __I2C_HandleTypeDef *hi2c, uint8_t TransferDirection, uint16_t AddrMatchCode); /*!< I2C Slave Address Match callback */\r\n\r\n void (* MspInitCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Msp Init callback */\r\n void (* MspDeInitCallback)(struct __I2C_HandleTypeDef *hi2c); /*!< I2C Msp DeInit callback */\r\n\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n} I2C_HandleTypeDef;\r\n\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL I2C Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_I2C_MASTER_TX_COMPLETE_CB_ID = 0x00U, /*!< I2C Master Tx Transfer completed callback ID */\r\n HAL_I2C_MASTER_RX_COMPLETE_CB_ID = 0x01U, /*!< I2C Master Rx Transfer completed callback ID */\r\n HAL_I2C_SLAVE_TX_COMPLETE_CB_ID = 0x02U, /*!< I2C Slave Tx Transfer completed callback ID */\r\n HAL_I2C_SLAVE_RX_COMPLETE_CB_ID = 0x03U, /*!< I2C Slave Rx Transfer completed callback ID */\r\n HAL_I2C_LISTEN_COMPLETE_CB_ID = 0x04U, /*!< I2C Listen Complete callback ID */\r\n HAL_I2C_MEM_TX_COMPLETE_CB_ID = 0x05U, /*!< I2C Memory Tx Transfer callback ID */\r\n HAL_I2C_MEM_RX_COMPLETE_CB_ID = 0x06U, /*!< I2C Memory Rx Transfer completed callback ID */\r\n HAL_I2C_ERROR_CB_ID = 0x07U, /*!< I2C Error callback ID */\r\n HAL_I2C_ABORT_CB_ID = 0x08U, /*!< I2C Abort callback ID */\r\n\r\n HAL_I2C_MSPINIT_CB_ID = 0x09U, /*!< I2C Msp Init callback ID */\r\n HAL_I2C_MSPDEINIT_CB_ID = 0x0AU /*!< I2C Msp DeInit callback ID */\r\n\r\n} HAL_I2C_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL I2C Callback pointer definition\r\n */\r\ntypedef void (*pI2C_CallbackTypeDef)(I2C_HandleTypeDef *hi2c); /*!< pointer to an I2C callback function */\r\ntypedef void (*pI2C_AddrCallbackTypeDef)(I2C_HandleTypeDef *hi2c, uint8_t TransferDirection, uint16_t AddrMatchCode); /*!< pointer to an I2C Address Match callback function */\r\n\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup I2C_Exported_Constants I2C Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup I2C_XFEROPTIONS I2C Sequential Transfer Options\r\n * @{\r\n */\r\n#define I2C_FIRST_FRAME ((uint32_t)I2C_SOFTEND_MODE)\r\n#define I2C_FIRST_AND_NEXT_FRAME ((uint32_t)(I2C_RELOAD_MODE | I2C_SOFTEND_MODE))\r\n#define I2C_NEXT_FRAME ((uint32_t)(I2C_RELOAD_MODE | I2C_SOFTEND_MODE))\r\n#define I2C_FIRST_AND_LAST_FRAME ((uint32_t)I2C_AUTOEND_MODE)\r\n#define I2C_LAST_FRAME ((uint32_t)I2C_AUTOEND_MODE)\r\n#define I2C_LAST_FRAME_NO_STOP ((uint32_t)I2C_SOFTEND_MODE)\r\n\r\n/* List of XferOptions in usage of :\r\n * 1- Restart condition in all use cases (direction change or not)\r\n */\r\n#define I2C_OTHER_FRAME (0x000000AAU)\r\n#define I2C_OTHER_AND_LAST_FRAME (0x0000AA00U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_ADDRESSING_MODE I2C Addressing Mode\r\n * @{\r\n */\r\n#define I2C_ADDRESSINGMODE_7BIT (0x00000001U)\r\n#define I2C_ADDRESSINGMODE_10BIT (0x00000002U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_DUAL_ADDRESSING_MODE I2C Dual Addressing Mode\r\n * @{\r\n */\r\n#define I2C_DUALADDRESS_DISABLE (0x00000000U)\r\n#define I2C_DUALADDRESS_ENABLE I2C_OAR2_OA2EN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_OWN_ADDRESS2_MASKS I2C Own Address2 Masks\r\n * @{\r\n */\r\n#define I2C_OA2_NOMASK ((uint8_t)0x00U)\r\n#define I2C_OA2_MASK01 ((uint8_t)0x01U)\r\n#define I2C_OA2_MASK02 ((uint8_t)0x02U)\r\n#define I2C_OA2_MASK03 ((uint8_t)0x03U)\r\n#define I2C_OA2_MASK04 ((uint8_t)0x04U)\r\n#define I2C_OA2_MASK05 ((uint8_t)0x05U)\r\n#define I2C_OA2_MASK06 ((uint8_t)0x06U)\r\n#define I2C_OA2_MASK07 ((uint8_t)0x07U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_GENERAL_CALL_ADDRESSING_MODE I2C General Call Addressing Mode\r\n * @{\r\n */\r\n#define I2C_GENERALCALL_DISABLE (0x00000000U)\r\n#define I2C_GENERALCALL_ENABLE I2C_CR1_GCEN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_NOSTRETCH_MODE I2C No-Stretch Mode\r\n * @{\r\n */\r\n#define I2C_NOSTRETCH_DISABLE (0x00000000U)\r\n#define I2C_NOSTRETCH_ENABLE I2C_CR1_NOSTRETCH\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_MEMORY_ADDRESS_SIZE I2C Memory Address Size\r\n * @{\r\n */\r\n#define I2C_MEMADD_SIZE_8BIT (0x00000001U)\r\n#define I2C_MEMADD_SIZE_16BIT (0x00000002U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_XFERDIRECTION I2C Transfer Direction Master Point of View\r\n * @{\r\n */\r\n#define I2C_DIRECTION_TRANSMIT (0x00000000U)\r\n#define I2C_DIRECTION_RECEIVE (0x00000001U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_RELOAD_END_MODE I2C Reload End Mode\r\n * @{\r\n */\r\n#define I2C_RELOAD_MODE I2C_CR2_RELOAD\r\n#define I2C_AUTOEND_MODE I2C_CR2_AUTOEND\r\n#define I2C_SOFTEND_MODE (0x00000000U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_START_STOP_MODE I2C Start or Stop Mode\r\n * @{\r\n */\r\n#define I2C_NO_STARTSTOP (0x00000000U)\r\n#define I2C_GENERATE_STOP (uint32_t)(0x80000000U | I2C_CR2_STOP)\r\n#define I2C_GENERATE_START_READ (uint32_t)(0x80000000U | I2C_CR2_START | I2C_CR2_RD_WRN)\r\n#define I2C_GENERATE_START_WRITE (uint32_t)(0x80000000U | I2C_CR2_START)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_Interrupt_configuration_definition I2C Interrupt configuration definition\r\n * @brief I2C Interrupt definition\r\n * Elements values convention: 0xXXXXXXXX\r\n * - XXXXXXXX : Interrupt control mask\r\n * @{\r\n */\r\n#define I2C_IT_ERRI I2C_CR1_ERRIE\r\n#define I2C_IT_TCI I2C_CR1_TCIE\r\n#define I2C_IT_STOPI I2C_CR1_STOPIE\r\n#define I2C_IT_NACKI I2C_CR1_NACKIE\r\n#define I2C_IT_ADDRI I2C_CR1_ADDRIE\r\n#define I2C_IT_RXI I2C_CR1_RXIE\r\n#define I2C_IT_TXI I2C_CR1_TXIE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_Flag_definition I2C Flag definition\r\n * @{\r\n */\r\n#define I2C_FLAG_TXE I2C_ISR_TXE\r\n#define I2C_FLAG_TXIS I2C_ISR_TXIS\r\n#define I2C_FLAG_RXNE I2C_ISR_RXNE\r\n#define I2C_FLAG_ADDR I2C_ISR_ADDR\r\n#define I2C_FLAG_AF I2C_ISR_NACKF\r\n#define I2C_FLAG_STOPF I2C_ISR_STOPF\r\n#define I2C_FLAG_TC I2C_ISR_TC\r\n#define I2C_FLAG_TCR I2C_ISR_TCR\r\n#define I2C_FLAG_BERR I2C_ISR_BERR\r\n#define I2C_FLAG_ARLO I2C_ISR_ARLO\r\n#define I2C_FLAG_OVR I2C_ISR_OVR\r\n#define I2C_FLAG_PECERR I2C_ISR_PECERR\r\n#define I2C_FLAG_TIMEOUT I2C_ISR_TIMEOUT\r\n#define I2C_FLAG_ALERT I2C_ISR_ALERT\r\n#define I2C_FLAG_BUSY I2C_ISR_BUSY\r\n#define I2C_FLAG_DIR I2C_ISR_DIR\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup I2C_Exported_Macros I2C Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset I2C handle state.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n#define __HAL_I2C_RESET_HANDLE_STATE(__HANDLE__) do{ \\\r\n (__HANDLE__)->State = HAL_I2C_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_I2C_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_I2C_STATE_RESET)\r\n#endif\r\n\r\n/** @brief Enable the specified I2C interrupt.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @param __INTERRUPT__ specifies the interrupt source to enable.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_IT_ERRI Errors interrupt enable\r\n * @arg @ref I2C_IT_TCI Transfer complete interrupt enable\r\n * @arg @ref I2C_IT_STOPI STOP detection interrupt enable\r\n * @arg @ref I2C_IT_NACKI NACK received interrupt enable\r\n * @arg @ref I2C_IT_ADDRI Address match interrupt enable\r\n * @arg @ref I2C_IT_RXI RX interrupt enable\r\n * @arg @ref I2C_IT_TXI TX interrupt enable\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_I2C_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CR1 |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the specified I2C interrupt.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @param __INTERRUPT__ specifies the interrupt source to disable.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_IT_ERRI Errors interrupt enable\r\n * @arg @ref I2C_IT_TCI Transfer complete interrupt enable\r\n * @arg @ref I2C_IT_STOPI STOP detection interrupt enable\r\n * @arg @ref I2C_IT_NACKI NACK received interrupt enable\r\n * @arg @ref I2C_IT_ADDRI Address match interrupt enable\r\n * @arg @ref I2C_IT_RXI RX interrupt enable\r\n * @arg @ref I2C_IT_TXI TX interrupt enable\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_I2C_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CR1 &= (~(__INTERRUPT__)))\r\n\r\n/** @brief Check whether the specified I2C interrupt source is enabled or not.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @param __INTERRUPT__ specifies the I2C interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_IT_ERRI Errors interrupt enable\r\n * @arg @ref I2C_IT_TCI Transfer complete interrupt enable\r\n * @arg @ref I2C_IT_STOPI STOP detection interrupt enable\r\n * @arg @ref I2C_IT_NACKI NACK received interrupt enable\r\n * @arg @ref I2C_IT_ADDRI Address match interrupt enable\r\n * @arg @ref I2C_IT_RXI RX interrupt enable\r\n * @arg @ref I2C_IT_TXI TX interrupt enable\r\n *\r\n * @retval The new state of __INTERRUPT__ (SET or RESET).\r\n */\r\n#define __HAL_I2C_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((((__HANDLE__)->Instance->CR1 & (__INTERRUPT__)) == (__INTERRUPT__)) ? SET : RESET)\r\n\r\n/** @brief Check whether the specified I2C flag is set or not.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_FLAG_TXE Transmit data register empty\r\n * @arg @ref I2C_FLAG_TXIS Transmit interrupt status\r\n * @arg @ref I2C_FLAG_RXNE Receive data register not empty\r\n * @arg @ref I2C_FLAG_ADDR Address matched (slave mode)\r\n * @arg @ref I2C_FLAG_AF Acknowledge failure received flag\r\n * @arg @ref I2C_FLAG_STOPF STOP detection flag\r\n * @arg @ref I2C_FLAG_TC Transfer complete (master mode)\r\n * @arg @ref I2C_FLAG_TCR Transfer complete reload\r\n * @arg @ref I2C_FLAG_BERR Bus error\r\n * @arg @ref I2C_FLAG_ARLO Arbitration lost\r\n * @arg @ref I2C_FLAG_OVR Overrun/Underrun\r\n * @arg @ref I2C_FLAG_PECERR PEC error in reception\r\n * @arg @ref I2C_FLAG_TIMEOUT Timeout or Tlow detection flag\r\n * @arg @ref I2C_FLAG_ALERT SMBus alert\r\n * @arg @ref I2C_FLAG_BUSY Bus busy\r\n * @arg @ref I2C_FLAG_DIR Transfer direction (slave mode)\r\n *\r\n * @retval The new state of __FLAG__ (SET or RESET).\r\n */\r\n#define I2C_FLAG_MASK (0x0001FFFFU)\r\n#define __HAL_I2C_GET_FLAG(__HANDLE__, __FLAG__) (((((__HANDLE__)->Instance->ISR) & (__FLAG__)) == (__FLAG__)) ? SET : RESET)\r\n\r\n/** @brief Clear the I2C pending flags which are cleared by writing 1 in a specific bit.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref I2C_FLAG_TXE Transmit data register empty\r\n * @arg @ref I2C_FLAG_ADDR Address matched (slave mode)\r\n * @arg @ref I2C_FLAG_AF Acknowledge failure received flag\r\n * @arg @ref I2C_FLAG_STOPF STOP detection flag\r\n * @arg @ref I2C_FLAG_BERR Bus error\r\n * @arg @ref I2C_FLAG_ARLO Arbitration lost\r\n * @arg @ref I2C_FLAG_OVR Overrun/Underrun\r\n * @arg @ref I2C_FLAG_PECERR PEC error in reception\r\n * @arg @ref I2C_FLAG_TIMEOUT Timeout or Tlow detection flag\r\n * @arg @ref I2C_FLAG_ALERT SMBus alert\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_I2C_CLEAR_FLAG(__HANDLE__, __FLAG__) (((__FLAG__) == I2C_FLAG_TXE) ? ((__HANDLE__)->Instance->ISR |= (__FLAG__)) \\\r\n : ((__HANDLE__)->Instance->ICR = (__FLAG__)))\r\n\r\n/** @brief Enable the specified I2C peripheral.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @retval None\r\n */\r\n#define __HAL_I2C_ENABLE(__HANDLE__) (SET_BIT((__HANDLE__)->Instance->CR1, I2C_CR1_PE))\r\n\r\n/** @brief Disable the specified I2C peripheral.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @retval None\r\n */\r\n#define __HAL_I2C_DISABLE(__HANDLE__) (CLEAR_BIT((__HANDLE__)->Instance->CR1, I2C_CR1_PE))\r\n\r\n/** @brief Generate a Non-Acknowledge I2C peripheral in Slave mode.\r\n * @param __HANDLE__ specifies the I2C Handle.\r\n * @retval None\r\n */\r\n#define __HAL_I2C_GENERATE_NACK(__HANDLE__) (SET_BIT((__HANDLE__)->Instance->CR2, I2C_CR2_NACK))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include I2C HAL Extended module */\r\n#include \"stm32f3xx_hal_i2c_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup I2C_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup I2C_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions******************************/\r\nHAL_StatusTypeDef HAL_I2C_Init(I2C_HandleTypeDef *hi2c);\r\nHAL_StatusTypeDef HAL_I2C_DeInit(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MspInit(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MspDeInit(I2C_HandleTypeDef *hi2c);\r\n\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\nHAL_StatusTypeDef HAL_I2C_RegisterCallback(I2C_HandleTypeDef *hi2c, HAL_I2C_CallbackIDTypeDef CallbackID, pI2C_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_I2C_UnRegisterCallback(I2C_HandleTypeDef *hi2c, HAL_I2C_CallbackIDTypeDef CallbackID);\r\n\r\nHAL_StatusTypeDef HAL_I2C_RegisterAddrCallback(I2C_HandleTypeDef *hi2c, pI2C_AddrCallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_I2C_UnRegisterAddrCallback(I2C_HandleTypeDef *hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup I2C_Exported_Functions_Group2 Input and Output operation functions\r\n * @{\r\n */\r\n/* IO operation functions ****************************************************/\r\n/******* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_I2C_IsDeviceReady(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint32_t Trials, uint32_t Timeout);\r\n\r\n/******* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size);\r\n\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Transmit_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Receive_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Transmit_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Receive_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_EnableListen_IT(I2C_HandleTypeDef *hi2c);\r\nHAL_StatusTypeDef HAL_I2C_DisableListen_IT(I2C_HandleTypeDef *hi2c);\r\nHAL_StatusTypeDef HAL_I2C_Master_Abort_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress);\r\n\r\n/******* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size);\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size);\r\n\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Receive_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Receive_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup I2C_IRQ_Handler_and_Callbacks IRQ Handler and Callbacks\r\n * @{\r\n */\r\n/******* I2C IRQHandler and Callbacks used in non blocking modes (Interrupt and DMA) */\r\nvoid HAL_I2C_EV_IRQHandler(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_ER_IRQHandler(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MasterTxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MasterRxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_SlaveTxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_SlaveRxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_AddrCallback(I2C_HandleTypeDef *hi2c, uint8_t TransferDirection, uint16_t AddrMatchCode);\r\nvoid HAL_I2C_ListenCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MemTxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_MemRxCpltCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_ErrorCallback(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2C_AbortCpltCallback(I2C_HandleTypeDef *hi2c);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup I2C_Exported_Functions_Group3 Peripheral State, Mode and Error functions\r\n * @{\r\n */\r\n/* Peripheral State, Mode and Error functions *********************************/\r\nHAL_I2C_StateTypeDef HAL_I2C_GetState(I2C_HandleTypeDef *hi2c);\r\nHAL_I2C_ModeTypeDef HAL_I2C_GetMode(I2C_HandleTypeDef *hi2c);\r\nuint32_t HAL_I2C_GetError(I2C_HandleTypeDef *hi2c);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup I2C_Private_Constants I2C Private Constants\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup I2C_Private_Macro I2C Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_I2C_ADDRESSING_MODE(MODE) (((MODE) == I2C_ADDRESSINGMODE_7BIT) || \\\r\n ((MODE) == I2C_ADDRESSINGMODE_10BIT))\r\n\r\n#define IS_I2C_DUAL_ADDRESS(ADDRESS) (((ADDRESS) == I2C_DUALADDRESS_DISABLE) || \\\r\n ((ADDRESS) == I2C_DUALADDRESS_ENABLE))\r\n\r\n#define IS_I2C_OWN_ADDRESS2_MASK(MASK) (((MASK) == I2C_OA2_NOMASK) || \\\r\n ((MASK) == I2C_OA2_MASK01) || \\\r\n ((MASK) == I2C_OA2_MASK02) || \\\r\n ((MASK) == I2C_OA2_MASK03) || \\\r\n ((MASK) == I2C_OA2_MASK04) || \\\r\n ((MASK) == I2C_OA2_MASK05) || \\\r\n ((MASK) == I2C_OA2_MASK06) || \\\r\n ((MASK) == I2C_OA2_MASK07))\r\n\r\n#define IS_I2C_GENERAL_CALL(CALL) (((CALL) == I2C_GENERALCALL_DISABLE) || \\\r\n ((CALL) == I2C_GENERALCALL_ENABLE))\r\n\r\n#define IS_I2C_NO_STRETCH(STRETCH) (((STRETCH) == I2C_NOSTRETCH_DISABLE) || \\\r\n ((STRETCH) == I2C_NOSTRETCH_ENABLE))\r\n\r\n#define IS_I2C_MEMADD_SIZE(SIZE) (((SIZE) == I2C_MEMADD_SIZE_8BIT) || \\\r\n ((SIZE) == I2C_MEMADD_SIZE_16BIT))\r\n\r\n#define IS_TRANSFER_MODE(MODE) (((MODE) == I2C_RELOAD_MODE) || \\\r\n ((MODE) == I2C_AUTOEND_MODE) || \\\r\n ((MODE) == I2C_SOFTEND_MODE))\r\n\r\n#define IS_TRANSFER_REQUEST(REQUEST) (((REQUEST) == I2C_GENERATE_STOP) || \\\r\n ((REQUEST) == I2C_GENERATE_START_READ) || \\\r\n ((REQUEST) == I2C_GENERATE_START_WRITE) || \\\r\n ((REQUEST) == I2C_NO_STARTSTOP))\r\n\r\n#define IS_I2C_TRANSFER_OPTIONS_REQUEST(REQUEST) (((REQUEST) == I2C_FIRST_FRAME) || \\\r\n ((REQUEST) == I2C_FIRST_AND_NEXT_FRAME) || \\\r\n ((REQUEST) == I2C_NEXT_FRAME) || \\\r\n ((REQUEST) == I2C_FIRST_AND_LAST_FRAME) || \\\r\n ((REQUEST) == I2C_LAST_FRAME) || \\\r\n ((REQUEST) == I2C_LAST_FRAME_NO_STOP) || \\\r\n IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(REQUEST))\r\n\r\n#define IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(REQUEST) (((REQUEST) == I2C_OTHER_FRAME) || \\\r\n ((REQUEST) == I2C_OTHER_AND_LAST_FRAME))\r\n\r\n#define I2C_RESET_CR2(__HANDLE__) ((__HANDLE__)->Instance->CR2 &= (uint32_t)~((uint32_t)(I2C_CR2_SADD | I2C_CR2_HEAD10R | I2C_CR2_NBYTES | I2C_CR2_RELOAD | I2C_CR2_RD_WRN)))\r\n\r\n#define I2C_GET_ADDR_MATCH(__HANDLE__) ((uint16_t)(((__HANDLE__)->Instance->ISR & I2C_ISR_ADDCODE) >> 16U))\r\n#define I2C_GET_DIR(__HANDLE__) ((uint8_t)(((__HANDLE__)->Instance->ISR & I2C_ISR_DIR) >> 16U))\r\n#define I2C_GET_STOP_MODE(__HANDLE__) ((__HANDLE__)->Instance->CR2 & I2C_CR2_AUTOEND)\r\n#define I2C_GET_OWN_ADDRESS1(__HANDLE__) ((uint16_t)((__HANDLE__)->Instance->OAR1 & I2C_OAR1_OA1))\r\n#define I2C_GET_OWN_ADDRESS2(__HANDLE__) ((uint16_t)((__HANDLE__)->Instance->OAR2 & I2C_OAR2_OA2))\r\n\r\n#define IS_I2C_OWN_ADDRESS1(ADDRESS1) ((ADDRESS1) <= 0x000003FFU)\r\n#define IS_I2C_OWN_ADDRESS2(ADDRESS2) ((ADDRESS2) <= (uint16_t)0x00FFU)\r\n\r\n#define I2C_MEM_ADD_MSB(__ADDRESS__) ((uint8_t)((uint16_t)(((uint16_t)((__ADDRESS__) & (uint16_t)(0xFF00U))) >> 8U)))\r\n#define I2C_MEM_ADD_LSB(__ADDRESS__) ((uint8_t)((uint16_t)((__ADDRESS__) & (uint16_t)(0x00FFU))))\r\n\r\n#define I2C_GENERATE_START(__ADDMODE__,__ADDRESS__) (((__ADDMODE__) == I2C_ADDRESSINGMODE_7BIT) ? (uint32_t)((((uint32_t)(__ADDRESS__) & (I2C_CR2_SADD)) | (I2C_CR2_START) | (I2C_CR2_AUTOEND)) & (~I2C_CR2_RD_WRN)) : \\\r\n (uint32_t)((((uint32_t)(__ADDRESS__) & (I2C_CR2_SADD)) | (I2C_CR2_ADD10) | (I2C_CR2_START)) & (~I2C_CR2_RD_WRN)))\r\n\r\n#define I2C_CHECK_FLAG(__ISR__, __FLAG__) ((((__ISR__) & ((__FLAG__) & I2C_FLAG_MASK)) == ((__FLAG__) & I2C_FLAG_MASK)) ? SET : RESET)\r\n#define I2C_CHECK_IT_SOURCE(__CR1__, __IT__) ((((__CR1__) & (__IT__)) == (__IT__)) ? SET : RESET)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private Functions ---------------------------------------------------------*/\r\n/** @defgroup I2C_Private_Functions I2C Private Functions\r\n * @{\r\n */\r\n/* Private functions are defined in stm32f3xx_hal_i2c.c file */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32F3xx_HAL_I2C_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_i2c_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of I2C HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32F3xx_HAL_I2C_EX_H\r\n#define STM32F3xx_HAL_I2C_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup I2CEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup I2CEx_Exported_Constants I2C Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup I2CEx_Analog_Filter I2C Extended Analog Filter\r\n * @{\r\n */\r\n#define I2C_ANALOGFILTER_ENABLE 0x00000000U\r\n#define I2C_ANALOGFILTER_DISABLE I2C_CR1_ANFOFF\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2CEx_FastModePlus I2C Extended Fast Mode Plus\r\n * @{\r\n */\r\n#define I2C_FMP_NOT_SUPPORTED 0xAAAA0000U /*!< Fast Mode Plus not supported */\r\n#define I2C_FASTMODEPLUS_PB6 SYSCFG_CFGR1_I2C_PB6_FMP /*!< Enable Fast Mode Plus on PB6 */\r\n#define I2C_FASTMODEPLUS_PB7 SYSCFG_CFGR1_I2C_PB7_FMP /*!< Enable Fast Mode Plus on PB7 */\r\n#define I2C_FASTMODEPLUS_PB8 SYSCFG_CFGR1_I2C_PB8_FMP /*!< Enable Fast Mode Plus on PB8 */\r\n#define I2C_FASTMODEPLUS_PB9 SYSCFG_CFGR1_I2C_PB9_FMP /*!< Enable Fast Mode Plus on PB9 */\r\n#define I2C_FASTMODEPLUS_I2C1 SYSCFG_CFGR1_I2C1_FMP /*!< Enable Fast Mode Plus on I2C1 pins */\r\n#if defined(SYSCFG_CFGR1_I2C2_FMP)\r\n#define I2C_FASTMODEPLUS_I2C2 SYSCFG_CFGR1_I2C2_FMP /*!< Enable Fast Mode Plus on I2C2 pins */\r\n#else\r\n#define I2C_FASTMODEPLUS_I2C2 (uint32_t)(0x00000200U | I2C_FMP_NOT_SUPPORTED) /*!< Fast Mode Plus I2C2 not supported */\r\n#endif\r\n#if defined(SYSCFG_CFGR1_I2C3_FMP)\r\n#define I2C_FASTMODEPLUS_I2C3 SYSCFG_CFGR1_I2C3_FMP /*!< Enable Fast Mode Plus on I2C3 pins */\r\n#else\r\n#define I2C_FASTMODEPLUS_I2C3 (uint32_t)(0x00000400U | I2C_FMP_NOT_SUPPORTED) /*!< Fast Mode Plus I2C3 not supported */\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup I2CEx_Exported_Functions I2C Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup I2CEx_Exported_Functions_Group1 Extended features functions\r\n * @brief Extended features functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_I2CEx_ConfigAnalogFilter(I2C_HandleTypeDef *hi2c, uint32_t AnalogFilter);\r\nHAL_StatusTypeDef HAL_I2CEx_ConfigDigitalFilter(I2C_HandleTypeDef *hi2c, uint32_t DigitalFilter);\r\nHAL_StatusTypeDef HAL_I2CEx_EnableWakeUp(I2C_HandleTypeDef *hi2c);\r\nHAL_StatusTypeDef HAL_I2CEx_DisableWakeUp(I2C_HandleTypeDef *hi2c);\r\nvoid HAL_I2CEx_EnableFastModePlus(uint32_t ConfigFastModePlus);\r\nvoid HAL_I2CEx_DisableFastModePlus(uint32_t ConfigFastModePlus);\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup I2CEx_Private_Constants I2C Extended Private Constants\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup I2CEx_Private_Macro I2C Extended Private Macros\r\n * @{\r\n */\r\n#define IS_I2C_ANALOG_FILTER(FILTER) (((FILTER) == I2C_ANALOGFILTER_ENABLE) || \\\r\n ((FILTER) == I2C_ANALOGFILTER_DISABLE))\r\n\r\n#define IS_I2C_DIGITAL_FILTER(FILTER) ((FILTER) <= 0x0000000FU)\r\n\r\n#define IS_I2C_FASTMODEPLUS(__CONFIG__) ((((__CONFIG__) & I2C_FMP_NOT_SUPPORTED) != I2C_FMP_NOT_SUPPORTED) && \\\r\n ((((__CONFIG__) & (I2C_FASTMODEPLUS_PB6)) == I2C_FASTMODEPLUS_PB6) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_PB7)) == I2C_FASTMODEPLUS_PB7) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_PB8)) == I2C_FASTMODEPLUS_PB8) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_PB9)) == I2C_FASTMODEPLUS_PB9) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_I2C1)) == I2C_FASTMODEPLUS_I2C1) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_I2C2)) == I2C_FASTMODEPLUS_I2C2) || \\\r\n (((__CONFIG__) & (I2C_FASTMODEPLUS_I2C3)) == I2C_FASTMODEPLUS_I2C3)))\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private Functions ---------------------------------------------------------*/\r\n/** @defgroup I2CEx_Private_Functions I2C Extended Private Functions\r\n * @{\r\n */\r\n/* Private functions are defined in stm32f3xx_hal_i2c_ex.c file */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32F3xx_HAL_I2C_EX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_pwr.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_PWR_H\r\n#define __STM32F3xx_HAL_PWR_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR PWR\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup PWR_Exported_Constants PWR Exported Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup PWR_WakeUp_Pins PWR WakeUp Pins\r\n * @{\r\n */\r\n\r\n#define PWR_WAKEUP_PIN1 ((uint32_t)PWR_CSR_EWUP1) /*!< Wakeup pin 1U */\r\n#define PWR_WAKEUP_PIN2 ((uint32_t)PWR_CSR_EWUP2) /*!< Wakeup pin 2U */\r\n#define PWR_WAKEUP_PIN3 ((uint32_t)PWR_CSR_EWUP3) /*!< Wakeup pin 3U */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Regulator_state_in_STOP_mode PWR Regulator state in STOP mode\r\n * @{\r\n */\r\n#define PWR_MAINREGULATOR_ON (0x00000000U) /*!< Voltage regulator on during STOP mode */\r\n#define PWR_LOWPOWERREGULATOR_ON PWR_CR_LPDS /*!< Voltage regulator in low-power mode during STOP mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_SLEEP_mode_entry PWR SLEEP mode entry\r\n * @{\r\n */\r\n#define PWR_SLEEPENTRY_WFI ((uint8_t)0x01U) /*!< Wait For Interruption instruction to enter SLEEP mode */\r\n#define PWR_SLEEPENTRY_WFE ((uint8_t)0x02U) /*!< Wait For Event instruction to enter SLEEP mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_STOP_mode_entry PWR STOP mode entry\r\n * @{\r\n */\r\n#define PWR_STOPENTRY_WFI ((uint8_t)0x01U) /*!< Wait For Interruption instruction to enter STOP mode */\r\n#define PWR_STOPENTRY_WFE ((uint8_t)0x02U) /*!< Wait For Event instruction to enter STOP mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Flag PWR Flag\r\n * @{\r\n */\r\n#define PWR_FLAG_WU PWR_CSR_WUF /*!< Wakeup event from wakeup pin or RTC alarm */\r\n#define PWR_FLAG_SB PWR_CSR_SBF /*!< Standby flag */\r\n#define PWR_FLAG_PVDO PWR_CSR_PVDO /*!< Power Voltage Detector output flag */\r\n#define PWR_FLAG_VREFINTRDY PWR_CSR_VREFINTRDYF /*!< VREFINT reference voltage ready */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup PWR_Exported_Macro PWR Exported Macro\r\n * @{\r\n */\r\n\r\n/** @brief Check PWR flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_FLAG_WU: Wake Up flag. This flag indicates that a wakeup event\r\n * was received from the WKUP pin or from the RTC alarm (Alarm A\r\n * or Alarm B), RTC Tamper event, RTC TimeStamp event or RTC Wakeup.\r\n * An additional wakeup event is detected if the WKUP pin is enabled\r\n * (by setting the EWUP bit) when the WKUP pin level is already high.\r\n * @arg PWR_FLAG_SB: StandBy flag. This flag indicates that the system was\r\n * resumed from StandBy mode.\r\n * @arg PWR_FLAG_PVDO: PVD Output. This flag is valid only if PVD is enabled\r\n * by the HAL_PWR_EnablePVD() function. The PVD is stopped by Standby mode\r\n * For this reason, this bit is equal to 0 after Standby or reset\r\n * until the PVDE bit is set.\r\n * @arg PWR_FLAG_VREFINTRDY: This flag indicates that the internal reference\r\n * voltage VREFINT is ready.\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_PWR_GET_FLAG(__FLAG__) ((PWR->CSR & (__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the PWR's pending flags.\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_FLAG_WU: Wake Up flag\r\n * @arg PWR_FLAG_SB: StandBy flag\r\n */\r\n#define __HAL_PWR_CLEAR_FLAG(__FLAG__) (PWR->CR |= (__FLAG__) << 2U)\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWR_Private_Macros PWR Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_WAKEUP_PIN(PIN) (((PIN) == PWR_WAKEUP_PIN1) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3))\r\n \r\n#define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_MAINREGULATOR_ON) || \\\r\n ((REGULATOR) == PWR_LOWPOWERREGULATOR_ON))\r\n \r\n#define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPENTRY_WFI) || ((ENTRY) == PWR_SLEEPENTRY_WFE))\r\n\r\n#define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPENTRY_WFI) || ((ENTRY) == PWR_STOPENTRY_WFE))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Include PWR HAL Extended module */\r\n#include \"stm32f3xx_hal_pwr_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n \r\n/** @addtogroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions \r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_PWR_DeInit(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group2 Peripheral Control functions \r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions **********************************************/\r\nvoid HAL_PWR_EnableBkUpAccess(void);\r\nvoid HAL_PWR_DisableBkUpAccess(void);\r\n\r\n/* WakeUp pins configuration functions ****************************************/\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinx);\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry);\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry);\r\nvoid HAL_PWR_EnterSTANDBYMode(void);\r\n\r\nvoid HAL_PWR_EnableSleepOnExit(void);\r\nvoid HAL_PWR_DisableSleepOnExit(void);\r\nvoid HAL_PWR_EnableSEVOnPend(void);\r\nvoid HAL_PWR_DisableSEVOnPend(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* __STM32F3xx_HAL_PWR_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_pwr_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_PWR_EX_H\r\n#define __STM32F3xx_HAL_PWR_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Types PWR Extended Exported Types\r\n * @{\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC) \r\n/**\r\n * @brief PWR PVD configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVDLevel; /*!< PVDLevel: Specifies the PVD detection level\r\n This parameter can be a value of @ref PWREx_PVD_detection_level */\r\n\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWREx_PVD_Mode */\r\n}PWR_PVDTypeDef;\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup PWREx_Exported_Constants PWR Extended Exported Constants\r\n * @{\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC)\r\n \r\n/** @defgroup PWREx_PVD_detection_level PWR Extended PVD detection level\r\n * @{\r\n */\r\n#define PWR_PVDLEVEL_0 PWR_CR_PLS_LEV0 /*!< PVD threshold around 2.2 V */ \r\n#define PWR_PVDLEVEL_1 PWR_CR_PLS_LEV1 /*!< PVD threshold around 2.3 V */ \r\n#define PWR_PVDLEVEL_2 PWR_CR_PLS_LEV2 /*!< PVD threshold around 2.4 V */ \r\n#define PWR_PVDLEVEL_3 PWR_CR_PLS_LEV3 /*!< PVD threshold around 2.5 V */ \r\n#define PWR_PVDLEVEL_4 PWR_CR_PLS_LEV4 /*!< PVD threshold around 2.6 V */ \r\n#define PWR_PVDLEVEL_5 PWR_CR_PLS_LEV5 /*!< PVD threshold around 2.7 V */ \r\n#define PWR_PVDLEVEL_6 PWR_CR_PLS_LEV6 /*!< PVD threshold around 2.8 V */ \r\n#define PWR_PVDLEVEL_7 PWR_CR_PLS_LEV7 /*!< PVD threshold around 2.9 V */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWREx_PVD_Mode PWR Extended PVD Mode\r\n * @{\r\n */\r\n#define PWR_PVD_MODE_NORMAL (0x00000000U) /*!< Basic mode is used */\r\n#define PWR_PVD_MODE_IT_RISING (0x00010001U) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_IT_FALLING (0x00010002U) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_IT_RISING_FALLING (0x00010003U) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING (0x00020001U) /*!< Event Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_FALLING (0x00020002U) /*!< Event Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING_FALLING (0x00020003U) /*!< Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n#define PWR_EXTI_LINE_PVD EXTI_IMR_MR16 /*!< External interrupt line 16 Connected to the PVD EXTI Line */\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/** @defgroup PWREx_SDADC_ANALOGx PWR Extended SDADC ANALOGx\r\n * @{\r\n */\r\n#define PWR_SDADC_ANALOG1 ((uint32_t)PWR_CR_ENSD1) /*!< Enable SDADC1 */ \r\n#define PWR_SDADC_ANALOG2 ((uint32_t)PWR_CR_ENSD2) /*!< Enable SDADC2 */\r\n#define PWR_SDADC_ANALOG3 ((uint32_t)PWR_CR_ENSD3) /*!< Enable SDADC3 */\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup PWREx_Exported_Macros PWR Extended Exported Macros\r\n * @{\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC)\r\n \r\n/**\r\n * @brief Enable interrupt on PVD Exti Line 16.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_IT() (EXTI->IMR |= (PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Disable interrupt on PVD Exti Line 16.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_IT() (EXTI->IMR &= ~(PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GENERATE_SWIT() (EXTI->SWIER |= (PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Enable event on PVD Exti Line 16.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_EVENT() (EXTI->EMR |= (PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Disable event on PVD Exti Line 16.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_EVENT() (EXTI->EMR &= ~(PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE() __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();\r\n\r\n/**\r\n * @brief PVD EXTI line configuration: set falling edge trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE() EXTI->FTSR |= (PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief PVD EXTI line configuration: set rising edge trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE() EXTI->RTSR |= (PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE() __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();\r\n\r\n/**\r\n * @brief Check whether the specified PVD EXTI interrupt flag is set or not.\r\n * @retval EXTI PVD Line Status.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GET_FLAG() (EXTI->PR & (PWR_EXTI_LINE_PVD))\r\n\r\n/**\r\n * @brief Clear the PVD EXTI flag.\r\n * @retval None.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_FLAG() (EXTI->PR = (PWR_EXTI_LINE_PVD))\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWREx_Private_Macros PWR Extended Private Macros\r\n * @{\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC)\r\n#define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLEVEL_0) || ((LEVEL) == PWR_PVDLEVEL_1)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_2) || ((LEVEL) == PWR_PVDLEVEL_3)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_4) || ((LEVEL) == PWR_PVDLEVEL_5)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_6) || ((LEVEL) == PWR_PVDLEVEL_7))\r\n\r\n#define IS_PWR_PVD_MODE(MODE) (((MODE) == PWR_PVD_MODE_IT_RISING)|| ((MODE) == PWR_PVD_MODE_IT_FALLING) || \\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING_FALLING) || ((MODE) == PWR_PVD_MODE_EVENT_RISING) || \\\r\n ((MODE) == PWR_PVD_MODE_EVENT_FALLING) || ((MODE) == PWR_PVD_MODE_EVENT_RISING_FALLING) || \\\r\n ((MODE) == PWR_PVD_MODE_NORMAL))\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define IS_PWR_SDADC_ANALOG(SDADC) (((SDADC) == PWR_SDADC_ANALOG1) || \\\r\n ((SDADC) == PWR_SDADC_ANALOG2) || \\\r\n ((SDADC) == PWR_SDADC_ANALOG3))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx_Exported_Functions_Group1 Peripheral Extended Control Functions\r\n * @{\r\n */\r\n/* Peripheral Extended control functions **************************************/\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC)\r\nvoid HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD);\r\nvoid HAL_PWR_EnablePVD(void);\r\nvoid HAL_PWR_DisablePVD(void);\r\nvoid HAL_PWR_PVD_IRQHandler(void);\r\nvoid HAL_PWR_PVDCallback(void);\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\nvoid HAL_PWREx_EnableSDADC(uint32_t Analogx);\r\nvoid HAL_PWREx_DisableSDADC(uint32_t Analogx);\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_PWR_EX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_rcc.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_RCC_H\r\n#define __STM32F3xx_HAL_RCC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC_Private_Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Timeout RCC Timeout\r\n * @{\r\n */ \r\n \r\n/* Disable Backup domain write protection state change timeout */\r\n#define RCC_DBP_TIMEOUT_VALUE (100U) /* 100 ms */\r\n/* LSE state change timeout */\r\n#define RCC_LSE_TIMEOUT_VALUE LSE_STARTUP_TIMEOUT\r\n#define CLOCKSWITCH_TIMEOUT_VALUE (5000U) /* 5 s */\r\n#define HSE_TIMEOUT_VALUE HSE_STARTUP_TIMEOUT\r\n#define HSI_TIMEOUT_VALUE (2U) /* 2 ms (minimum Tick + 1U) */\r\n#define LSI_TIMEOUT_VALUE (2U) /* 2 ms (minimum Tick + 1U) */\r\n#define PLL_TIMEOUT_VALUE (2U) /* 2 ms (minimum Tick + 1U) */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_Register_Offset Register offsets\r\n * @{\r\n */\r\n#define RCC_OFFSET (RCC_BASE - PERIPH_BASE)\r\n#define RCC_CR_OFFSET 0x00\r\n#define RCC_CFGR_OFFSET 0x04\r\n#define RCC_CIR_OFFSET 0x08\r\n#define RCC_BDCR_OFFSET 0x20\r\n#define RCC_CSR_OFFSET 0x24\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_BitAddress_AliasRegion BitAddress AliasRegion\r\n * @brief RCC registers bit address in the alias region\r\n * @{\r\n */\r\n#define RCC_CR_OFFSET_BB (RCC_OFFSET + RCC_CR_OFFSET)\r\n#define RCC_CFGR_OFFSET_BB (RCC_OFFSET + RCC_CFGR_OFFSET)\r\n#define RCC_CIR_OFFSET_BB (RCC_OFFSET + RCC_CIR_OFFSET)\r\n#define RCC_BDCR_OFFSET_BB (RCC_OFFSET + RCC_BDCR_OFFSET)\r\n#define RCC_CSR_OFFSET_BB (RCC_OFFSET + RCC_CSR_OFFSET)\r\n\r\n/* --- CR Register ---*/\r\n/* Alias word address of HSION bit */\r\n#define RCC_HSION_BIT_NUMBER POSITION_VAL(RCC_CR_HSION)\r\n#define RCC_CR_HSION_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CR_OFFSET_BB * 32U) + (RCC_HSION_BIT_NUMBER * 4U)))\r\n/* Alias word address of HSEON bit */\r\n#define RCC_HSEON_BIT_NUMBER POSITION_VAL(RCC_CR_HSEON)\r\n#define RCC_CR_HSEON_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CR_OFFSET_BB * 32U) + (RCC_HSEON_BIT_NUMBER * 4U)))\r\n/* Alias word address of CSSON bit */\r\n#define RCC_CSSON_BIT_NUMBER POSITION_VAL(RCC_CR_CSSON)\r\n#define RCC_CR_CSSON_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CR_OFFSET_BB * 32U) + (RCC_CSSON_BIT_NUMBER * 4U)))\r\n/* Alias word address of PLLON bit */\r\n#define RCC_PLLON_BIT_NUMBER POSITION_VAL(RCC_CR_PLLON)\r\n#define RCC_CR_PLLON_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CR_OFFSET_BB * 32U) + (RCC_PLLON_BIT_NUMBER * 4U)))\r\n\r\n/* --- CSR Register ---*/\r\n/* Alias word address of LSION bit */\r\n#define RCC_LSION_BIT_NUMBER POSITION_VAL(RCC_CSR_LSION)\r\n#define RCC_CSR_LSION_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CSR_OFFSET_BB * 32U) + (RCC_LSION_BIT_NUMBER * 4U)))\r\n\r\n/* Alias word address of RMVF bit */\r\n#define RCC_RMVF_BIT_NUMBER POSITION_VAL(RCC_CSR_RMVF)\r\n#define RCC_CSR_RMVF_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_CSR_OFFSET_BB * 32U) + (RCC_RMVF_BIT_NUMBER * 4U)))\r\n\r\n/* --- BDCR Registers ---*/\r\n/* Alias word address of LSEON bit */\r\n#define RCC_LSEON_BIT_NUMBER POSITION_VAL(RCC_BDCR_LSEON)\r\n#define RCC_BDCR_LSEON_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_BDCR_OFFSET_BB * 32U) + (RCC_LSEON_BIT_NUMBER * 4U)))\r\n\r\n/* Alias word address of LSEON bit */\r\n#define RCC_LSEBYP_BIT_NUMBER POSITION_VAL(RCC_BDCR_LSEBYP)\r\n#define RCC_BDCR_LSEBYP_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_BDCR_OFFSET_BB * 32U) + (RCC_LSEBYP_BIT_NUMBER * 4U)))\r\n\r\n/* Alias word address of RTCEN bit */\r\n#define RCC_RTCEN_BIT_NUMBER POSITION_VAL(RCC_BDCR_RTCEN)\r\n#define RCC_BDCR_RTCEN_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_BDCR_OFFSET_BB * 32U) + (RCC_RTCEN_BIT_NUMBER * 4U)))\r\n\r\n/* Alias word address of BDRST bit */\r\n#define RCC_BDRST_BIT_NUMBER POSITION_VAL(RCC_BDCR_BDRST)\r\n#define RCC_BDCR_BDRST_BB ((uint32_t)(PERIPH_BB_BASE + (RCC_BDCR_OFFSET_BB * 32U) + (RCC_BDRST_BIT_NUMBER * 4U)))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/* CR register byte 2 (Bits[23:16]) base address */\r\n#define RCC_CR_BYTE2_ADDRESS ((uint32_t)(RCC_BASE + RCC_CR_OFFSET + 0x02U))\r\n\r\n/* CIR register byte 1 (Bits[15:8]) base address */\r\n#define RCC_CIR_BYTE1_ADDRESS ((uint32_t)(RCC_BASE + RCC_CIR_OFFSET + 0x01U))\r\n\r\n/* CIR register byte 2 (Bits[23:16]) base address */\r\n#define RCC_CIR_BYTE2_ADDRESS ((uint32_t)(RCC_BASE + RCC_CIR_OFFSET + 0x02U))\r\n\r\n/* Defines used for Flags */\r\n#define CR_REG_INDEX ((uint8_t)1U)\r\n#define BDCR_REG_INDEX ((uint8_t)2U)\r\n#define CSR_REG_INDEX ((uint8_t)3U)\r\n#define CFGR_REG_INDEX ((uint8_t)4U)\r\n\r\n#define RCC_FLAG_MASK ((uint8_t)0x1FU)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_Private_Macros\r\n * @{\r\n */\r\n#define IS_RCC_PLLSOURCE(__SOURCE__) (((__SOURCE__) == RCC_PLLSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSE))\r\n#define IS_RCC_OSCILLATORTYPE(__OSCILLATOR__) (((__OSCILLATOR__) == RCC_OSCILLATORTYPE_NONE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE))\r\n#define IS_RCC_HSE(__HSE__) (((__HSE__) == RCC_HSE_OFF) || ((__HSE__) == RCC_HSE_ON) || \\\r\n ((__HSE__) == RCC_HSE_BYPASS))\r\n#define IS_RCC_LSE(__LSE__) (((__LSE__) == RCC_LSE_OFF) || ((__LSE__) == RCC_LSE_ON) || \\\r\n ((__LSE__) == RCC_LSE_BYPASS))\r\n#define IS_RCC_HSI(__HSI__) (((__HSI__) == RCC_HSI_OFF) || ((__HSI__) == RCC_HSI_ON))\r\n#define IS_RCC_CALIBRATION_VALUE(__VALUE__) ((__VALUE__) <= 0x1FU)\r\n#define IS_RCC_LSI(__LSI__) (((__LSI__) == RCC_LSI_OFF) || ((__LSI__) == RCC_LSI_ON))\r\n#define IS_RCC_PLL(__PLL__) (((__PLL__) == RCC_PLL_NONE) || ((__PLL__) == RCC_PLL_OFF) || \\\r\n ((__PLL__) == RCC_PLL_ON))\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n#define IS_RCC_PREDIV(__PREDIV__) (((__PREDIV__) == RCC_PREDIV_DIV1) || ((__PREDIV__) == RCC_PREDIV_DIV2) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV3) || ((__PREDIV__) == RCC_PREDIV_DIV4) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV5) || ((__PREDIV__) == RCC_PREDIV_DIV6) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV7) || ((__PREDIV__) == RCC_PREDIV_DIV8) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV9) || ((__PREDIV__) == RCC_PREDIV_DIV10) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV11) || ((__PREDIV__) == RCC_PREDIV_DIV12) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV13) || ((__PREDIV__) == RCC_PREDIV_DIV14) || \\\r\n ((__PREDIV__) == RCC_PREDIV_DIV15) || ((__PREDIV__) == RCC_PREDIV_DIV16))\r\n#else\r\n#define IS_RCC_PLL_DIV(__DIV__) (((__DIV__) == RCC_PLL_DIV2) || \\\r\n ((__DIV__) == RCC_PLL_DIV3) || ((__DIV__) == RCC_PLL_DIV4))\r\n#endif\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n#define IS_RCC_HSE_PREDIV(DIV) (((DIV) == RCC_HSE_PREDIV_DIV1) || ((DIV) == RCC_HSE_PREDIV_DIV2) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV3) || ((DIV) == RCC_HSE_PREDIV_DIV4) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV5) || ((DIV) == RCC_HSE_PREDIV_DIV6) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV7) || ((DIV) == RCC_HSE_PREDIV_DIV8) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV9) || ((DIV) == RCC_HSE_PREDIV_DIV10) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV11) || ((DIV) == RCC_HSE_PREDIV_DIV12) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV13) || ((DIV) == RCC_HSE_PREDIV_DIV14) || \\\r\n ((DIV) == RCC_HSE_PREDIV_DIV15) || ((DIV) == RCC_HSE_PREDIV_DIV16))\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n\r\n#define IS_RCC_PLL_MUL(__MUL__) (((__MUL__) == RCC_PLL_MUL2) || ((__MUL__) == RCC_PLL_MUL3) || \\\r\n ((__MUL__) == RCC_PLL_MUL4) || ((__MUL__) == RCC_PLL_MUL5) || \\\r\n ((__MUL__) == RCC_PLL_MUL6) || ((__MUL__) == RCC_PLL_MUL7) || \\\r\n ((__MUL__) == RCC_PLL_MUL8) || ((__MUL__) == RCC_PLL_MUL9) || \\\r\n ((__MUL__) == RCC_PLL_MUL10) || ((__MUL__) == RCC_PLL_MUL11) || \\\r\n ((__MUL__) == RCC_PLL_MUL12) || ((__MUL__) == RCC_PLL_MUL13) || \\\r\n ((__MUL__) == RCC_PLL_MUL14) || ((__MUL__) == RCC_PLL_MUL15) || \\\r\n ((__MUL__) == RCC_PLL_MUL16))\r\n#define IS_RCC_CLOCKTYPE(CLK) ((((CLK) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK) || \\\r\n (((CLK) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) || \\\r\n (((CLK) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1) || \\\r\n (((CLK) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2))\r\n#define IS_RCC_SYSCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_SYSCLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_PLLCLK))\r\n#define IS_RCC_SYSCLKSOURCE_STATUS(__SOURCE__) (((__SOURCE__) == RCC_SYSCLKSOURCE_STATUS_HSI) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_STATUS_HSE) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_STATUS_PLLCLK))\r\n#define IS_RCC_HCLK(__HCLK__) (((__HCLK__) == RCC_SYSCLK_DIV1) || ((__HCLK__) == RCC_SYSCLK_DIV2) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV4) || ((__HCLK__) == RCC_SYSCLK_DIV8) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV16) || ((__HCLK__) == RCC_SYSCLK_DIV64) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV128) || ((__HCLK__) == RCC_SYSCLK_DIV256) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV512))\r\n#define IS_RCC_PCLK(__PCLK__) (((__PCLK__) == RCC_HCLK_DIV1) || ((__PCLK__) == RCC_HCLK_DIV2) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV4) || ((__PCLK__) == RCC_HCLK_DIV8) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV16))\r\n#define IS_RCC_MCO(__MCO__) ((__MCO__) == RCC_MCO)\r\n#define IS_RCC_RTCCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_RTCCLKSOURCE_NO_CLK) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n#if defined(RCC_CFGR3_USART2SW)\r\n#define IS_RCC_USART2CLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_USART2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_HSI))\r\n#endif /* RCC_CFGR3_USART2SW */\r\n#if defined(RCC_CFGR3_USART3SW)\r\n#define IS_RCC_USART3CLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_USART3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_HSI))\r\n#endif /* RCC_CFGR3_USART3SW */\r\n#define IS_RCC_I2C1CLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_I2C1CLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_SYSCLK))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Types RCC Exported Types\r\n * @{\r\n */\r\n\r\n/** \r\n * @brief RCC PLL configuration structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t PLLState; /*!< PLLState: The new state of the PLL.\r\n This parameter can be a value of @ref RCC_PLL_Config */\r\n\r\n uint32_t PLLSource; /*!< PLLSource: PLL entry clock source.\r\n This parameter must be a value of @ref RCC_PLL_Clock_Source */ \r\n\r\n uint32_t PLLMUL; /*!< PLLMUL: Multiplication factor for PLL VCO input clock\r\n This parameter must be a value of @ref RCC_PLL_Multiplication_Factor*/\r\n\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n uint32_t PREDIV; /*!< PREDIV: Predivision factor for PLL VCO input clock\r\n This parameter must be a value of @ref RCC_PLL_Prediv_Factor */\r\n\r\n#endif\r\n} RCC_PLLInitTypeDef;\r\n \r\n/**\r\n * @brief RCC Internal/External Oscillator (HSE, HSI, LSE and LSI) configuration structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t OscillatorType; /*!< The oscillators to be configured.\r\n This parameter can be a value of @ref RCC_Oscillator_Type */\r\n\r\n uint32_t HSEState; /*!< The new state of the HSE.\r\n This parameter can be a value of @ref RCC_HSE_Config */\r\n\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n uint32_t HSEPredivValue; /*!< The HSE predivision factor value.\r\n This parameter can be a value of @ref RCC_PLL_HSE_Prediv_Factor */\r\n\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n uint32_t LSEState; /*!< The new state of the LSE.\r\n This parameter can be a value of @ref RCC_LSE_Config */\r\n\r\n uint32_t HSIState; /*!< The new state of the HSI.\r\n This parameter can be a value of @ref RCC_HSI_Config */\r\n\r\n uint32_t HSICalibrationValue; /*!< The HSI calibration trimming value (default is RCC_HSICALIBRATION_DEFAULT).\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0x1FU */\r\n\r\n uint32_t LSIState; /*!< The new state of the LSI.\r\n This parameter can be a value of @ref RCC_LSI_Config */\r\n\r\n RCC_PLLInitTypeDef PLL; /*!< PLL structure parameters */ \r\n\r\n} RCC_OscInitTypeDef;\r\n\r\n/**\r\n * @brief RCC System, AHB and APB busses clock configuration structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockType; /*!< The clock to be configured.\r\n This parameter can be a value of @ref RCC_System_Clock_Type */\r\n\r\n uint32_t SYSCLKSource; /*!< The clock source (SYSCLKS) used as system clock.\r\n This parameter can be a value of @ref RCC_System_Clock_Source */\r\n\r\n uint32_t AHBCLKDivider; /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_AHB_Clock_Source */\r\n\r\n uint32_t APB1CLKDivider; /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n uint32_t APB2CLKDivider; /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n} RCC_ClkInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Constants RCC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Source PLL Clock Source\r\n * @{\r\n */\r\n\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n#define RCC_PLLSOURCE_HSI RCC_CFGR_PLLSRC_HSI_PREDIV /*!< HSI clock selected as PLL entry clock source */\r\n#endif /* RCC_CFGR_PLLSRC_HSI_PREDIV */\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n#define RCC_PLLSOURCE_HSI RCC_CFGR_PLLSRC_HSI_DIV2 /*!< HSI clock divided by 2 selected as PLL entry clock source */\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n#define RCC_PLLSOURCE_HSE RCC_CFGR_PLLSRC_HSE_PREDIV /*!< HSE clock selected as PLL entry clock source */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Oscillator_Type Oscillator Type\r\n * @{\r\n */\r\n#define RCC_OSCILLATORTYPE_NONE (0x00000000U)\r\n#define RCC_OSCILLATORTYPE_HSE (0x00000001U)\r\n#define RCC_OSCILLATORTYPE_HSI (0x00000002U)\r\n#define RCC_OSCILLATORTYPE_LSE (0x00000004U)\r\n#define RCC_OSCILLATORTYPE_LSI (0x00000008U)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSE_Config HSE Config\r\n * @{\r\n */\r\n#define RCC_HSE_OFF (0x00000000U) /*!< HSE clock deactivation */\r\n#define RCC_HSE_ON RCC_CR_HSEON /*!< HSE clock activation */\r\n#define RCC_HSE_BYPASS ((uint32_t)(RCC_CR_HSEBYP | RCC_CR_HSEON)) /*!< External clock source for HSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSE_Config LSE Config\r\n * @{\r\n */\r\n#define RCC_LSE_OFF (0x00000000U) /*!< LSE clock deactivation */\r\n#define RCC_LSE_ON RCC_BDCR_LSEON /*!< LSE clock activation */\r\n#define RCC_LSE_BYPASS ((uint32_t)(RCC_BDCR_LSEBYP | RCC_BDCR_LSEON)) /*!< External clock source for LSE clock */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI_Config HSI Config\r\n * @{\r\n */\r\n#define RCC_HSI_OFF (0x00000000U) /*!< HSI clock deactivation */\r\n#define RCC_HSI_ON RCC_CR_HSION /*!< HSI clock activation */\r\n\r\n#define RCC_HSICALIBRATION_DEFAULT (0x10U) /* Default HSI calibration trimming value */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSI_Config LSI Config\r\n * @{\r\n */\r\n#define RCC_LSI_OFF (0x00000000U) /*!< LSI clock deactivation */\r\n#define RCC_LSI_ON RCC_CSR_LSION /*!< LSI clock activation */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Config PLL Config\r\n * @{\r\n */\r\n#define RCC_PLL_NONE (0x00000000U) /*!< PLL is not configured */\r\n#define RCC_PLL_OFF (0x00000001U) /*!< PLL deactivation */\r\n#define RCC_PLL_ON (0x00000002U) /*!< PLL activation */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Type System Clock Type\r\n * @{\r\n */\r\n#define RCC_CLOCKTYPE_SYSCLK (0x00000001U) /*!< SYSCLK to configure */\r\n#define RCC_CLOCKTYPE_HCLK (0x00000002U) /*!< HCLK to configure */\r\n#define RCC_CLOCKTYPE_PCLK1 (0x00000004U) /*!< PCLK1 to configure */\r\n#define RCC_CLOCKTYPE_PCLK2 (0x00000008U) /*!< PCLK2 to configure */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source System Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_HSI RCC_CFGR_SW_HSI /*!< HSI selected as system clock */\r\n#define RCC_SYSCLKSOURCE_HSE RCC_CFGR_SW_HSE /*!< HSE selected as system clock */\r\n#define RCC_SYSCLKSOURCE_PLLCLK RCC_CFGR_SW_PLL /*!< PLL selected as system clock */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source_Status System Clock Source Status\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSI RCC_CFGR_SWS_HSI /*!< HSI used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSE RCC_CFGR_SWS_HSE /*!< HSE used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_PLLCLK RCC_CFGR_SWS_PLL /*!< PLL used as system clock */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Source AHB Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLK_DIV1 RCC_CFGR_HPRE_DIV1 /*!< SYSCLK not divided */\r\n#define RCC_SYSCLK_DIV2 RCC_CFGR_HPRE_DIV2 /*!< SYSCLK divided by 2 */\r\n#define RCC_SYSCLK_DIV4 RCC_CFGR_HPRE_DIV4 /*!< SYSCLK divided by 4 */\r\n#define RCC_SYSCLK_DIV8 RCC_CFGR_HPRE_DIV8 /*!< SYSCLK divided by 8 */\r\n#define RCC_SYSCLK_DIV16 RCC_CFGR_HPRE_DIV16 /*!< SYSCLK divided by 16 */\r\n#define RCC_SYSCLK_DIV64 RCC_CFGR_HPRE_DIV64 /*!< SYSCLK divided by 64 */\r\n#define RCC_SYSCLK_DIV128 RCC_CFGR_HPRE_DIV128 /*!< SYSCLK divided by 128 */\r\n#define RCC_SYSCLK_DIV256 RCC_CFGR_HPRE_DIV256 /*!< SYSCLK divided by 256 */\r\n#define RCC_SYSCLK_DIV512 RCC_CFGR_HPRE_DIV512 /*!< SYSCLK divided by 512 */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_APB1_APB2_Clock_Source APB1 APB2 Clock Source\r\n * @{\r\n */\r\n#define RCC_HCLK_DIV1 RCC_CFGR_PPRE1_DIV1 /*!< HCLK not divided */\r\n#define RCC_HCLK_DIV2 RCC_CFGR_PPRE1_DIV2 /*!< HCLK divided by 2 */\r\n#define RCC_HCLK_DIV4 RCC_CFGR_PPRE1_DIV4 /*!< HCLK divided by 4 */\r\n#define RCC_HCLK_DIV8 RCC_CFGR_PPRE1_DIV8 /*!< HCLK divided by 8 */\r\n#define RCC_HCLK_DIV16 RCC_CFGR_PPRE1_DIV16 /*!< HCLK divided by 16 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Source RTC Clock Source\r\n * @{\r\n */\r\n#define RCC_RTCCLKSOURCE_NO_CLK RCC_BDCR_RTCSEL_NOCLOCK /*!< No clock */\r\n#define RCC_RTCCLKSOURCE_LSE RCC_BDCR_RTCSEL_LSE /*!< LSE oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSI RCC_BDCR_RTCSEL_LSI /*!< LSI oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_HSE_DIV32 RCC_BDCR_RTCSEL_HSE /*!< HSE oscillator clock divided by 32 used as RTC clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Multiplication_Factor RCC PLL Multiplication Factor\r\n * @{\r\n */\r\n#define RCC_PLL_MUL2 RCC_CFGR_PLLMUL2\r\n#define RCC_PLL_MUL3 RCC_CFGR_PLLMUL3\r\n#define RCC_PLL_MUL4 RCC_CFGR_PLLMUL4\r\n#define RCC_PLL_MUL5 RCC_CFGR_PLLMUL5\r\n#define RCC_PLL_MUL6 RCC_CFGR_PLLMUL6\r\n#define RCC_PLL_MUL7 RCC_CFGR_PLLMUL7\r\n#define RCC_PLL_MUL8 RCC_CFGR_PLLMUL8\r\n#define RCC_PLL_MUL9 RCC_CFGR_PLLMUL9\r\n#define RCC_PLL_MUL10 RCC_CFGR_PLLMUL10\r\n#define RCC_PLL_MUL11 RCC_CFGR_PLLMUL11\r\n#define RCC_PLL_MUL12 RCC_CFGR_PLLMUL12\r\n#define RCC_PLL_MUL13 RCC_CFGR_PLLMUL13\r\n#define RCC_PLL_MUL14 RCC_CFGR_PLLMUL14\r\n#define RCC_PLL_MUL15 RCC_CFGR_PLLMUL15\r\n#define RCC_PLL_MUL16 RCC_CFGR_PLLMUL16\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n/** @defgroup RCC_PLL_Prediv_Factor RCC PLL Prediv Factor\r\n * @{\r\n */\r\n\r\n#define RCC_PREDIV_DIV1 RCC_CFGR2_PREDIV_DIV1\r\n#define RCC_PREDIV_DIV2 RCC_CFGR2_PREDIV_DIV2\r\n#define RCC_PREDIV_DIV3 RCC_CFGR2_PREDIV_DIV3\r\n#define RCC_PREDIV_DIV4 RCC_CFGR2_PREDIV_DIV4\r\n#define RCC_PREDIV_DIV5 RCC_CFGR2_PREDIV_DIV5\r\n#define RCC_PREDIV_DIV6 RCC_CFGR2_PREDIV_DIV6\r\n#define RCC_PREDIV_DIV7 RCC_CFGR2_PREDIV_DIV7\r\n#define RCC_PREDIV_DIV8 RCC_CFGR2_PREDIV_DIV8\r\n#define RCC_PREDIV_DIV9 RCC_CFGR2_PREDIV_DIV9\r\n#define RCC_PREDIV_DIV10 RCC_CFGR2_PREDIV_DIV10\r\n#define RCC_PREDIV_DIV11 RCC_CFGR2_PREDIV_DIV11\r\n#define RCC_PREDIV_DIV12 RCC_CFGR2_PREDIV_DIV12\r\n#define RCC_PREDIV_DIV13 RCC_CFGR2_PREDIV_DIV13\r\n#define RCC_PREDIV_DIV14 RCC_CFGR2_PREDIV_DIV14\r\n#define RCC_PREDIV_DIV15 RCC_CFGR2_PREDIV_DIV15\r\n#define RCC_PREDIV_DIV16 RCC_CFGR2_PREDIV_DIV16\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n#endif\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n/** @defgroup RCC_PLL_HSE_Prediv_Factor RCC PLL HSE Prediv Factor\r\n * @{\r\n */\r\n\r\n#define RCC_HSE_PREDIV_DIV1 RCC_CFGR2_PREDIV_DIV1\r\n#define RCC_HSE_PREDIV_DIV2 RCC_CFGR2_PREDIV_DIV2\r\n#define RCC_HSE_PREDIV_DIV3 RCC_CFGR2_PREDIV_DIV3\r\n#define RCC_HSE_PREDIV_DIV4 RCC_CFGR2_PREDIV_DIV4\r\n#define RCC_HSE_PREDIV_DIV5 RCC_CFGR2_PREDIV_DIV5\r\n#define RCC_HSE_PREDIV_DIV6 RCC_CFGR2_PREDIV_DIV6\r\n#define RCC_HSE_PREDIV_DIV7 RCC_CFGR2_PREDIV_DIV7\r\n#define RCC_HSE_PREDIV_DIV8 RCC_CFGR2_PREDIV_DIV8\r\n#define RCC_HSE_PREDIV_DIV9 RCC_CFGR2_PREDIV_DIV9\r\n#define RCC_HSE_PREDIV_DIV10 RCC_CFGR2_PREDIV_DIV10\r\n#define RCC_HSE_PREDIV_DIV11 RCC_CFGR2_PREDIV_DIV11\r\n#define RCC_HSE_PREDIV_DIV12 RCC_CFGR2_PREDIV_DIV12\r\n#define RCC_HSE_PREDIV_DIV13 RCC_CFGR2_PREDIV_DIV13\r\n#define RCC_HSE_PREDIV_DIV14 RCC_CFGR2_PREDIV_DIV14\r\n#define RCC_HSE_PREDIV_DIV15 RCC_CFGR2_PREDIV_DIV15\r\n#define RCC_HSE_PREDIV_DIV16 RCC_CFGR2_PREDIV_DIV16\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n\r\n#if defined(RCC_CFGR3_USART2SW)\r\n/** @defgroup RCC_USART2_Clock_Source RCC USART2 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART2CLKSOURCE_PCLK1 RCC_CFGR3_USART2SW_PCLK\r\n#define RCC_USART2CLKSOURCE_SYSCLK RCC_CFGR3_USART2SW_SYSCLK\r\n#define RCC_USART2CLKSOURCE_LSE RCC_CFGR3_USART2SW_LSE\r\n#define RCC_USART2CLKSOURCE_HSI RCC_CFGR3_USART2SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* RCC_CFGR3_USART2SW */\r\n\r\n#if defined(RCC_CFGR3_USART3SW)\r\n/** @defgroup RCC_USART3_Clock_Source RCC USART3 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART3CLKSOURCE_PCLK1 RCC_CFGR3_USART3SW_PCLK\r\n#define RCC_USART3CLKSOURCE_SYSCLK RCC_CFGR3_USART3SW_SYSCLK\r\n#define RCC_USART3CLKSOURCE_LSE RCC_CFGR3_USART3SW_LSE\r\n#define RCC_USART3CLKSOURCE_HSI RCC_CFGR3_USART3SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* RCC_CFGR3_USART3SW */\r\n\r\n/** @defgroup RCC_I2C1_Clock_Source RCC I2C1 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C1CLKSOURCE_HSI RCC_CFGR3_I2C1SW_HSI\r\n#define RCC_I2C1CLKSOURCE_SYSCLK RCC_CFGR3_I2C1SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup RCC_MCO_Index MCO Index\r\n * @{\r\n */\r\n#define RCC_MCO1 (0x00000000U)\r\n#define RCC_MCO RCC_MCO1 /*!< MCO1 to be compliant with other families with 2 MCOs*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Interrupt Interrupts\r\n * @{\r\n */\r\n#define RCC_IT_LSIRDY ((uint8_t)RCC_CIR_LSIRDYF) /*!< LSI Ready Interrupt flag */\r\n#define RCC_IT_LSERDY ((uint8_t)RCC_CIR_LSERDYF) /*!< LSE Ready Interrupt flag */\r\n#define RCC_IT_HSIRDY ((uint8_t)RCC_CIR_HSIRDYF) /*!< HSI Ready Interrupt flag */\r\n#define RCC_IT_HSERDY ((uint8_t)RCC_CIR_HSERDYF) /*!< HSE Ready Interrupt flag */\r\n#define RCC_IT_PLLRDY ((uint8_t)RCC_CIR_PLLRDYF) /*!< PLL Ready Interrupt flag */\r\n#define RCC_IT_CSS ((uint8_t)RCC_CIR_CSSF) /*!< Clock Security System Interrupt flag */\r\n/**\r\n * @}\r\n */ \r\n \r\n/** @defgroup RCC_Flag Flags\r\n * Elements values convention: XXXYYYYYb\r\n * - YYYYY : Flag position in the register\r\n * - XXX : Register index\r\n * - 001: CR register\r\n * - 010: BDCR register\r\n * - 011: CSR register\r\n * - 100: CFGR register\r\n * @{\r\n */\r\n/* Flags in the CR register */\r\n#define RCC_FLAG_HSIRDY ((uint8_t)((CR_REG_INDEX << 5U) | POSITION_VAL(RCC_CR_HSIRDY))) /*!< Internal High Speed clock ready flag */\r\n#define RCC_FLAG_HSERDY ((uint8_t)((CR_REG_INDEX << 5U) | POSITION_VAL(RCC_CR_HSERDY))) /*!< External High Speed clock ready flag */\r\n#define RCC_FLAG_PLLRDY ((uint8_t)((CR_REG_INDEX << 5U) | POSITION_VAL(RCC_CR_PLLRDY))) /*!< PLL clock ready flag */\r\n\r\n/* Flags in the CSR register */\r\n#define RCC_FLAG_LSIRDY ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_LSIRDY))) /*!< Internal Low Speed oscillator Ready */\r\n#if defined(RCC_CSR_V18PWRRSTF)\r\n#define RCC_FLAG_V18PWRRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_V18PWRRSTF)))\r\n#endif\r\n#define RCC_FLAG_OBLRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_OBLRSTF))) /*!< Options bytes loading reset flag */\r\n#define RCC_FLAG_PINRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_PINRSTF))) /*!< PIN reset flag */\r\n#define RCC_FLAG_PORRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_PORRSTF))) /*!< POR/PDR reset flag */\r\n#define RCC_FLAG_SFTRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_SFTRSTF))) /*!< Software Reset flag */\r\n#define RCC_FLAG_IWDGRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_IWDGRSTF))) /*!< Independent Watchdog reset flag */\r\n#define RCC_FLAG_WWDGRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_WWDGRSTF))) /*!< Window watchdog reset flag */\r\n#define RCC_FLAG_LPWRRST ((uint8_t)((CSR_REG_INDEX << 5U) | POSITION_VAL(RCC_CSR_LPWRRSTF))) /*!< Low-Power reset flag */\r\n\r\n/* Flags in the BDCR register */\r\n#define RCC_FLAG_LSERDY ((uint8_t)((BDCR_REG_INDEX << 5U) | POSITION_VAL(RCC_BDCR_LSERDY))) /*!< External Low Speed oscillator Ready */\r\n\r\n/* Flags in the CFGR register */\r\n#if defined(RCC_CFGR_MCOF)\r\n#define RCC_FLAG_MCO ((uint8_t)((CFGR_REG_INDEX << 5U) | POSITION_VAL(RCC_CFGR_MCOF))) /*!< Microcontroller Clock Output Flag */\r\n#endif /* RCC_CFGR_MCOF */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Macros RCC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Enable_Disable RCC AHB Clock Enable Disable\r\n * @brief Enable or disable the AHB peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#define __HAL_RCC_GPIOA_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOAEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOAEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOBEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOBEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOCEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOCEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOD_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIODEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIODEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOF_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOFEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOFEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_CRC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_CRCEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_CRCEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_DMA1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_DMA1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_DMA1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SRAM_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_SRAMEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_SRAMEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_FLITF_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_FLITFEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_FLITFEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TSC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_TSCEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_TSCEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_GPIOA_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOAEN))\r\n#define __HAL_RCC_GPIOB_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOBEN))\r\n#define __HAL_RCC_GPIOC_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOCEN))\r\n#define __HAL_RCC_GPIOD_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIODEN))\r\n#define __HAL_RCC_GPIOF_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOFEN))\r\n#define __HAL_RCC_CRC_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_CRCEN))\r\n#define __HAL_RCC_DMA1_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_DMA1EN))\r\n#define __HAL_RCC_SRAM_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_SRAMEN))\r\n#define __HAL_RCC_FLITF_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_FLITFEN))\r\n#define __HAL_RCC_TSC_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_TSCEN))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable RCC APB1 Clock Enable Disable\r\n * @brief Enable or disable the Low Speed APB (APB1) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#define __HAL_RCC_TIM2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM6_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM6EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM6EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_WWDG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_WWDGEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_WWDGEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_USART2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_USART2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_USART2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_USART3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_USART3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_USART3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_I2C1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_PWR_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_PWREN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_PWREN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_DAC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM2EN))\r\n#define __HAL_RCC_TIM6_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM6EN))\r\n#define __HAL_RCC_WWDG_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_WWDGEN))\r\n#define __HAL_RCC_USART2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_USART2EN))\r\n#define __HAL_RCC_USART3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_USART3EN))\r\n#define __HAL_RCC_I2C1_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C1EN))\r\n#define __HAL_RCC_PWR_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_PWREN))\r\n#define __HAL_RCC_DAC1_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_DAC1EN))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_APB2_Clock_Enable_Disable RCC APB2 Clock Enable Disable\r\n * @brief Enable or disable the High Speed APB (APB2) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#define __HAL_RCC_SYSCFG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM15_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM16_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM17_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_USART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SYSCFGEN))\r\n#define __HAL_RCC_TIM15_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM15EN))\r\n#define __HAL_RCC_TIM16_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM16EN))\r\n#define __HAL_RCC_TIM17_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM17EN))\r\n#define __HAL_RCC_USART1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_USART1EN))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Peripheral_Clock_Enable_Disable_Status AHB Peripheral Clock Enable Disable Status\r\n * @brief Get the enable or disable status of the AHB peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n#define __HAL_RCC_GPIOA_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOAEN)) != RESET)\r\n#define __HAL_RCC_GPIOB_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOBEN)) != RESET)\r\n#define __HAL_RCC_GPIOC_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOCEN)) != RESET)\r\n#define __HAL_RCC_GPIOD_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIODEN)) != RESET)\r\n#define __HAL_RCC_GPIOF_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOFEN)) != RESET)\r\n#define __HAL_RCC_CRC_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_CRCEN)) != RESET)\r\n#define __HAL_RCC_DMA1_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA1EN)) != RESET)\r\n#define __HAL_RCC_SRAM_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_SRAMEN)) != RESET)\r\n#define __HAL_RCC_FLITF_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_FLITFEN)) != RESET)\r\n#define __HAL_RCC_TSC_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_TSCEN)) != RESET)\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOAEN)) == RESET)\r\n#define __HAL_RCC_GPIOB_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOBEN)) == RESET)\r\n#define __HAL_RCC_GPIOC_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOCEN)) == RESET)\r\n#define __HAL_RCC_GPIOD_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIODEN)) == RESET)\r\n#define __HAL_RCC_GPIOF_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOFEN)) == RESET)\r\n#define __HAL_RCC_CRC_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_CRCEN)) == RESET)\r\n#define __HAL_RCC_DMA1_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA1EN)) == RESET)\r\n#define __HAL_RCC_SRAM_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_SRAMEN)) == RESET)\r\n#define __HAL_RCC_FLITF_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_FLITFEN)) == RESET)\r\n#define __HAL_RCC_TSC_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_TSCEN)) == RESET)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable_Status APB1 Peripheral Clock Enable Disable Status\r\n * @brief Get the enable or disable status of the APB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n#define __HAL_RCC_TIM2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM2EN)) != RESET)\r\n#define __HAL_RCC_TIM6_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM6EN)) != RESET)\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_WWDGEN)) != RESET)\r\n#define __HAL_RCC_USART2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USART2EN)) != RESET)\r\n#define __HAL_RCC_USART3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USART3EN)) != RESET)\r\n#define __HAL_RCC_I2C1_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C1EN)) != RESET)\r\n#define __HAL_RCC_PWR_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_PWREN)) != RESET)\r\n#define __HAL_RCC_DAC1_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC1EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM2EN)) == RESET)\r\n#define __HAL_RCC_TIM6_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM6EN)) == RESET)\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_WWDGEN)) == RESET)\r\n#define __HAL_RCC_USART2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USART2EN)) == RESET)\r\n#define __HAL_RCC_USART3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USART3EN)) == RESET)\r\n#define __HAL_RCC_I2C1_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C1EN)) == RESET)\r\n#define __HAL_RCC_PWR_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_PWREN)) == RESET)\r\n#define __HAL_RCC_DAC1_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC1EN)) == RESET)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable_Status APB2 Peripheral Clock Enable Disable Status\r\n * @brief EGet the enable or disable status of the APB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n#define __HAL_RCC_SYSCFG_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SYSCFGEN)) != RESET)\r\n#define __HAL_RCC_TIM15_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM15EN)) != RESET)\r\n#define __HAL_RCC_TIM16_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM16EN)) != RESET)\r\n#define __HAL_RCC_TIM17_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM17EN)) != RESET)\r\n#define __HAL_RCC_USART1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_USART1EN)) != RESET)\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SYSCFGEN)) == RESET)\r\n#define __HAL_RCC_TIM15_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM15EN)) == RESET)\r\n#define __HAL_RCC_TIM16_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM16EN)) == RESET)\r\n#define __HAL_RCC_TIM17_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM17EN)) == RESET)\r\n#define __HAL_RCC_USART1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_USART1EN)) == RESET)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Force_Release_Reset RCC AHB Force Release Reset\r\n * @brief Force or release AHB peripheral reset.\r\n * @{ \r\n */\r\n#define __HAL_RCC_AHB_FORCE_RESET() (RCC->AHBRSTR = 0xFFFFFFFFU)\r\n#define __HAL_RCC_GPIOA_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOARST))\r\n#define __HAL_RCC_GPIOB_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOBRST))\r\n#define __HAL_RCC_GPIOC_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOCRST))\r\n#define __HAL_RCC_GPIOD_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIODRST))\r\n#define __HAL_RCC_GPIOF_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOFRST))\r\n#define __HAL_RCC_TSC_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_TSCRST))\r\n\r\n#define __HAL_RCC_AHB_RELEASE_RESET() (RCC->AHBRSTR = 0x00000000U)\r\n#define __HAL_RCC_GPIOA_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOARST))\r\n#define __HAL_RCC_GPIOB_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOBRST))\r\n#define __HAL_RCC_GPIOC_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOCRST))\r\n#define __HAL_RCC_GPIOD_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIODRST))\r\n#define __HAL_RCC_GPIOF_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOFRST))\r\n#define __HAL_RCC_TSC_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_TSCRST))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Force_Release_Reset RCC APB1 Force Release Reset\r\n * @brief Force or release APB1 peripheral reset.\r\n * @{ \r\n */\r\n#define __HAL_RCC_APB1_FORCE_RESET() (RCC->APB1RSTR = 0xFFFFFFFFU)\r\n#define __HAL_RCC_TIM2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM2RST))\r\n#define __HAL_RCC_TIM6_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM6RST))\r\n#define __HAL_RCC_WWDG_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_WWDGRST))\r\n#define __HAL_RCC_USART2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_USART2RST))\r\n#define __HAL_RCC_USART3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_USART3RST))\r\n#define __HAL_RCC_I2C1_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C1RST))\r\n#define __HAL_RCC_PWR_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_PWRRST))\r\n#define __HAL_RCC_DAC1_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_DAC1RST))\r\n\r\n#define __HAL_RCC_APB1_RELEASE_RESET() (RCC->APB1RSTR = 0x00000000U)\r\n#define __HAL_RCC_TIM2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM2RST))\r\n#define __HAL_RCC_TIM6_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM6RST))\r\n#define __HAL_RCC_WWDG_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_WWDGRST))\r\n#define __HAL_RCC_USART2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_USART2RST))\r\n#define __HAL_RCC_USART3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_USART3RST))\r\n#define __HAL_RCC_I2C1_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C1RST))\r\n#define __HAL_RCC_PWR_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_PWRRST))\r\n#define __HAL_RCC_DAC1_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_DAC1RST))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Force_Release_Reset RCC APB2 Force Release Reset\r\n * @brief Force or release APB2 peripheral reset.\r\n * @{ \r\n */\r\n#define __HAL_RCC_APB2_FORCE_RESET() (RCC->APB2RSTR = 0xFFFFFFFFU)\r\n#define __HAL_RCC_SYSCFG_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SYSCFGRST))\r\n#define __HAL_RCC_TIM15_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM15RST))\r\n#define __HAL_RCC_TIM16_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM16RST))\r\n#define __HAL_RCC_TIM17_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM17RST))\r\n#define __HAL_RCC_USART1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_USART1RST))\r\n\r\n#define __HAL_RCC_APB2_RELEASE_RESET() (RCC->APB2RSTR = 0x00000000U)\r\n#define __HAL_RCC_SYSCFG_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SYSCFGRST))\r\n#define __HAL_RCC_TIM15_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM15RST))\r\n#define __HAL_RCC_TIM16_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM16RST))\r\n#define __HAL_RCC_TIM17_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM17RST))\r\n#define __HAL_RCC_USART1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_USART1RST))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI_Configuration HSI Configuration\r\n * @{ \r\n */\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed oscillator (HSI).\r\n * @note The HSI is stopped by hardware when entering STOP and STANDBY modes.\r\n * It is used (enabled by hardware) as system clock source after startup\r\n * from Reset, wakeup from STOP and STANDBY mode, or in case of failure\r\n * of the HSE used directly or indirectly as system clock (if the Clock\r\n * Security System CSS is enabled).\r\n * @note HSI can not be stopped if it is used as system clock source. In this case,\r\n * you have to select another source of the system clock then stop the HSI. \r\n * @note After enabling the HSI, the application software should wait on HSIRDY\r\n * flag to be set indicating that HSI clock is stable and can be used as\r\n * system clock source. \r\n * @note When the HSI is stopped, HSIRDY flag goes low after 6 HSI oscillator\r\n * clock cycles. \r\n */\r\n#define __HAL_RCC_HSI_ENABLE() (*(__IO uint32_t *) RCC_CR_HSION_BB = ENABLE)\r\n#define __HAL_RCC_HSI_DISABLE() (*(__IO uint32_t *) RCC_CR_HSION_BB = DISABLE)\r\n\r\n/** @brief Macro to adjust the Internal High Speed oscillator (HSI) calibration value.\r\n * @note The calibration is used to compensate for the variations in voltage\r\n * and temperature that influence the frequency of the internal HSI RC.\r\n * @param _HSICALIBRATIONVALUE_ specifies the calibration trimming value.\r\n * (default is RCC_HSICALIBRATION_DEFAULT).\r\n * This parameter must be a number between 0 and 0x1F.\r\n */ \r\n#define __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(_HSICALIBRATIONVALUE_) \\\r\n (MODIFY_REG(RCC->CR, RCC_CR_HSITRIM, (uint32_t)(_HSICALIBRATIONVALUE_) << POSITION_VAL(RCC_CR_HSITRIM)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSI_Configuration LSI Configuration\r\n * @{ \r\n */\r\n\r\n/** @brief Macro to enable the Internal Low Speed oscillator (LSI).\r\n * @note After enabling the LSI, the application software should wait on \r\n * LSIRDY flag to be set indicating that LSI clock is stable and can\r\n * be used to clock the IWDG and/or the RTC.\r\n */\r\n#define __HAL_RCC_LSI_ENABLE() (*(__IO uint32_t *) RCC_CSR_LSION_BB = ENABLE)\r\n\r\n/** @brief Macro to disable the Internal Low Speed oscillator (LSI).\r\n * @note LSI can not be disabled if the IWDG is running. \r\n * @note When the LSI is stopped, LSIRDY flag goes low after 6 LSI oscillator\r\n * clock cycles. \r\n */\r\n#define __HAL_RCC_LSI_DISABLE() (*(__IO uint32_t *) RCC_CSR_LSION_BB = DISABLE)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSE_Configuration HSE Configuration\r\n * @{ \r\n */\r\n\r\n/**\r\n * @brief Macro to configure the External High Speed oscillator (HSE).\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @note After enabling the HSE (RCC_HSE_ON or RCC_HSE_Bypass), the application\r\n * software should wait on HSERDY flag to be set indicating that HSE clock\r\n * is stable and can be used to clock the PLL and/or system clock.\r\n * @note HSE state can not be changed if it is used directly or through the\r\n * PLL as system clock. In this case, you have to select another source\r\n * of the system clock then change the HSE state (ex. disable it).\r\n * @note The HSE is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note This function reset the CSSON bit, so if the clock security system(CSS)\r\n * was previously enabled you have to enable it again after calling this\r\n * function.\r\n * @param __STATE__ specifies the new state of the HSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_HSE_OFF turn OFF the HSE oscillator, HSERDY flag goes low after\r\n * 6 HSE oscillator clock cycles.\r\n * @arg @ref RCC_HSE_ON turn ON the HSE oscillator\r\n * @arg @ref RCC_HSE_BYPASS HSE oscillator bypassed with external clock\r\n */\r\n#define __HAL_RCC_HSE_CONFIG(__STATE__) \\\r\n do{ \\\r\n if ((__STATE__) == RCC_HSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else if ((__STATE__) == RCC_HSE_OFF) \\\r\n { \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n } \\\r\n else if ((__STATE__) == RCC_HSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n } \\\r\n }while(0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSE_Configuration LSE Configuration\r\n * @{ \r\n */\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE).\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not supported by this macro. \r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using \r\n * @ref HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset). \r\n * @note After enabling the LSE (RCC_LSE_ON or RCC_LSE_BYPASS), the application\r\n * software should wait on LSERDY flag to be set indicating that LSE clock\r\n * is stable and can be used to clock the RTC.\r\n * @param __STATE__ specifies the new state of the LSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSE_OFF turn OFF the LSE oscillator, LSERDY flag goes low after\r\n * 6 LSE oscillator clock cycles.\r\n * @arg @ref RCC_LSE_ON turn ON the LSE oscillator.\r\n * @arg @ref RCC_LSE_BYPASS LSE oscillator bypassed with external clock.\r\n */\r\n#define __HAL_RCC_LSE_CONFIG(__STATE__) \\\r\n do{ \\\r\n if ((__STATE__) == RCC_LSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else if ((__STATE__) == RCC_LSE_OFF) \\\r\n { \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n } \\\r\n else if ((__STATE__) == RCC_LSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n } \\\r\n }while(0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_USARTx_Clock_Config RCC USARTx Clock Config\r\n * @{ \r\n */\r\n \r\n/** @brief Macro to configure the USART1 clock (USART1CLK).\r\n * @param __USART1CLKSOURCE__ specifies the USART1 clock source.\r\n * This parameter can be one of the following values:\r\n @if STM32F302xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F303xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F358xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F302xE\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F303xE\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F398xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F373xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F378xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F301x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F302x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F318xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F303x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F334x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F328xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n */\r\n#define __HAL_RCC_USART1_CONFIG(__USART1CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_USART1SW, (uint32_t)(__USART1CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n @if STM32F302xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F303xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F358xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F302xE\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F303xE\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F398xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F373xC\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F378xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n @endif\r\n @if STM32F301x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F302x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F318xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F303x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F334x8\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n @if STM32F328xx\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK1 PCLK1 selected as USART1 clock\r\n @endif\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n */\r\n#define __HAL_RCC_GET_USART1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_USART1SW)))\r\n\r\n#if defined(RCC_CFGR3_USART2SW)\r\n/** @brief Macro to configure the USART2 clock (USART2CLK).\r\n * @param __USART2CLKSOURCE__ specifies the USART2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n */\r\n#define __HAL_RCC_USART2_CONFIG(__USART2CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_USART2SW, (uint32_t)(__USART2CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n */\r\n#define __HAL_RCC_GET_USART2_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_USART2SW)))\r\n#endif /* RCC_CFGR3_USART2SW */\r\n\r\n#if defined(RCC_CFGR3_USART3SW)\r\n/** @brief Macro to configure the USART3 clock (USART3CLK).\r\n * @param __USART3CLKSOURCE__ specifies the USART3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n */\r\n#define __HAL_RCC_USART3_CONFIG(__USART3CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_USART3SW, (uint32_t)(__USART3CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n */\r\n#define __HAL_RCC_GET_USART3_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_USART3SW)))\r\n#endif /* RCC_CFGR3_USART2SW */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_I2Cx_Clock_Config RCC I2Cx Clock Config\r\n * @{ \r\n */\r\n\r\n/** @brief Macro to configure the I2C1 clock (I2C1CLK).\r\n * @param __I2C1CLKSOURCE__ specifies the I2C1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n */\r\n#define __HAL_RCC_I2C1_CONFIG(__I2C1CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C1SW, (uint32_t)(__I2C1CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n */\r\n#define __HAL_RCC_GET_I2C1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C1SW)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Configuration PLL Configuration\r\n * @{ \r\n */\r\n\r\n/** @brief Macro to enable the main PLL.\r\n * @note After enabling the main PLL, the application software should wait on \r\n * PLLRDY flag to be set indicating that PLL clock is stable and can\r\n * be used as system clock source.\r\n * @note The main PLL is disabled by hardware when entering STOP and STANDBY modes.\r\n */\r\n#define __HAL_RCC_PLL_ENABLE() (*(__IO uint32_t *) RCC_CR_PLLON_BB = ENABLE)\r\n\r\n/** @brief Macro to disable the main PLL.\r\n * @note The main PLL can not be disabled if it is used as system clock source\r\n */\r\n#define __HAL_RCC_PLL_DISABLE() (*(__IO uint32_t *) RCC_CR_PLLON_BB = DISABLE)\r\n\r\n\r\n/** @brief Get oscillator clock selected as PLL input clock\r\n * @retval The clock source used for PLL entry. The returned value can be one\r\n * of the following:\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL input clock\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL input clock\r\n */\r\n#define __HAL_RCC_GET_PLL_OSCSOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_PLLSRC)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Get_Clock_source Get Clock source\r\n * @{ \r\n */\r\n\r\n/**\r\n * @brief Macro to configure the system clock source.\r\n * @param __SYSCLKSOURCE__ specifies the system clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_SYSCLKSOURCE_HSI HSI oscillator is used as system clock source.\r\n * @arg @ref RCC_SYSCLKSOURCE_HSE HSE oscillator is used as system clock source.\r\n * @arg @ref RCC_SYSCLKSOURCE_PLLCLK PLL output is used as system clock source.\r\n */\r\n#define __HAL_RCC_SYSCLK_CONFIG(__SYSCLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, (__SYSCLKSOURCE__))\r\n\r\n/** @brief Macro to get the clock source used as system clock.\r\n * @retval The clock source used as system clock. The returned value can be one\r\n * of the following:\r\n * @arg @ref RCC_SYSCLKSOURCE_STATUS_HSI HSI used as system clock\r\n * @arg @ref RCC_SYSCLKSOURCE_STATUS_HSE HSE used as system clock\r\n * @arg @ref RCC_SYSCLKSOURCE_STATUS_PLLCLK PLL used as system clock\r\n */\r\n#define __HAL_RCC_GET_SYSCLK_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR,RCC_CFGR_SWS)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_MCOx_Clock_Config RCC Extended MCOx Clock Config\r\n * @{ \r\n */ \r\n\r\n#if defined(RCC_CFGR_MCOPRE)\r\n/** @brief Macro to configure the MCO clock.\r\n * @param __MCOCLKSOURCE__ specifies the MCO clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK No clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System Clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI oscillator clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK_DIV2 PLLCLK Divided by 2 selected as MCO clock\r\n * @param __MCODIV__ specifies the MCO clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 MCO clock source is divided by 1\r\n * @arg @ref RCC_MCODIV_2 MCO clock source is divided by 2\r\n * @arg @ref RCC_MCODIV_4 MCO clock source is divided by 4\r\n * @arg @ref RCC_MCODIV_8 MCO clock source is divided by 8\r\n * @arg @ref RCC_MCODIV_16 MCO clock source is divided by 16\r\n * @arg @ref RCC_MCODIV_32 MCO clock source is divided by 32\r\n * @arg @ref RCC_MCODIV_64 MCO clock source is divided by 64\r\n * @arg @ref RCC_MCODIV_128 MCO clock source is divided by 128\r\n */\r\n#else\r\n/** @brief Macro to configure the MCO clock.\r\n * @param __MCOCLKSOURCE__ specifies the MCO clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK No clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System Clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK_DIV2 PLLCLK Divided by 2 selected as MCO clock\r\n * @param __MCODIV__ specifies the MCO clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 No division applied on MCO clock source\r\n */\r\n#endif\r\n#if defined(RCC_CFGR_MCOPRE)\r\n#define __HAL_RCC_MCO1_CONFIG(__MCOCLKSOURCE__, __MCODIV__) \\\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCO | RCC_CFGR_MCOPRE), ((__MCOCLKSOURCE__) | (__MCODIV__)))\r\n#else\r\n\r\n#define __HAL_RCC_MCO1_CONFIG(__MCOCLKSOURCE__, __MCODIV__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_MCO, (__MCOCLKSOURCE__))\r\n\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n /** @defgroup RCC_RTC_Clock_Configuration RCC RTC Clock Configuration\r\n * @{ \r\n */\r\n\r\n/** @brief Macro to configure the RTC clock (RTCCLK).\r\n * @note As the RTC clock configuration bits are in the Backup domain and write\r\n * access is denied to this domain after reset, you have to enable write\r\n * access using the Power Backup Access macro before to configure\r\n * the RTC clock source (to be done once after reset). \r\n * @note Once the RTC clock is configured it cannot be changed unless the \r\n * Backup domain is reset using @ref __HAL_RCC_BACKUPRESET_FORCE() macro, or by\r\n * a Power On Reset (POR).\r\n *\r\n * @param __RTC_CLKSOURCE__ specifies the RTC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RTCCLKSOURCE_NO_CLK No clock selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32\r\n * @note If the LSE or LSI is used as RTC clock source, the RTC continues to\r\n * work in STOP and STANDBY modes, and can be used as wakeup source.\r\n * However, when the LSI clock and HSE clock divided by 32 is used as RTC clock source,\r\n * the RTC cannot be used in STOP and STANDBY modes.\r\n * @note The system must always be configured so as to get a PCLK frequency greater than or\r\n * equal to the RTCCLK frequency for a proper operation of the RTC.\r\n */\r\n#define __HAL_RCC_RTC_CONFIG(__RTC_CLKSOURCE__) MODIFY_REG(RCC->BDCR, RCC_BDCR_RTCSEL, (__RTC_CLKSOURCE__))\r\n \r\n/** @brief Macro to get the RTC clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_RTCCLKSOURCE_NO_CLK No clock selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32\r\n */\r\n#define __HAL_RCC_GET_RTC_SOURCE() (READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL))\r\n\r\n/** @brief Macro to enable the the RTC clock.\r\n * @note These macros must be used only after the RTC clock source was selected.\r\n */\r\n#define __HAL_RCC_RTC_ENABLE() (*(__IO uint32_t *) RCC_BDCR_RTCEN_BB = ENABLE)\r\n\r\n/** @brief Macro to disable the the RTC clock.\r\n * @note These macros must be used only after the RTC clock source was selected.\r\n */\r\n#define __HAL_RCC_RTC_DISABLE() (*(__IO uint32_t *) RCC_BDCR_RTCEN_BB = DISABLE)\r\n\r\n/** @brief Macro to force the Backup domain reset.\r\n * @note This function resets the RTC peripheral (including the backup registers)\r\n * and the RTC clock source selection in RCC_BDCR register.\r\n */\r\n#define __HAL_RCC_BACKUPRESET_FORCE() (*(__IO uint32_t *) RCC_BDCR_BDRST_BB = ENABLE)\r\n\r\n/** @brief Macros to release the Backup domain reset.\r\n */\r\n#define __HAL_RCC_BACKUPRESET_RELEASE() (*(__IO uint32_t *) RCC_BDCR_BDRST_BB = DISABLE)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/** @brief Enable RCC interrupt.\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY main PLL ready interrupt\r\n */\r\n#define __HAL_RCC_ENABLE_IT(__INTERRUPT__) (*(__IO uint8_t *) RCC_CIR_BYTE1_ADDRESS |= (__INTERRUPT__))\r\n\r\n/** @brief Disable RCC interrupt.\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY main PLL ready interrupt\r\n */\r\n#define __HAL_RCC_DISABLE_IT(__INTERRUPT__) (*(__IO uint8_t *) RCC_CIR_BYTE1_ADDRESS &= (uint8_t)(~(__INTERRUPT__)))\r\n\r\n/** @brief Clear the RCC's interrupt pending bits.\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt.\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt.\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt.\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt.\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt.\r\n * @arg @ref RCC_IT_CSS Clock Security System interrupt\r\n */\r\n#define __HAL_RCC_CLEAR_IT(__INTERRUPT__) (*(__IO uint8_t *) RCC_CIR_BYTE2_ADDRESS = (__INTERRUPT__))\r\n\r\n/** @brief Check the RCC's interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the RCC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt.\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt.\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt.\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt.\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt.\r\n * @arg @ref RCC_IT_CSS Clock Security System interrupt\r\n * @retval The new state of __INTERRUPT__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_IT(__INTERRUPT__) ((RCC->CIR & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Set RMVF bit to clear the reset flags.\r\n * The reset flags are RCC_FLAG_PINRST, RCC_FLAG_PORRST, RCC_FLAG_SFTRST,\r\n * RCC_FLAG_OBLRST, RCC_FLAG_IWDGRST, RCC_FLAG_WWDGRST, RCC_FLAG_LPWRRST\r\n */\r\n#define __HAL_RCC_CLEAR_RESET_FLAGS() (*(__IO uint32_t *)RCC_CSR_RMVF_BB = ENABLE)\r\n\r\n/** @brief Check RCC flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FLAG_HSIRDY HSI oscillator clock ready.\r\n * @arg @ref RCC_FLAG_HSERDY HSE oscillator clock ready.\r\n * @arg @ref RCC_FLAG_PLLRDY Main PLL clock ready.\r\n * @arg @ref RCC_FLAG_LSERDY LSE oscillator clock ready.\r\n * @arg @ref RCC_FLAG_LSIRDY LSI oscillator clock ready.\r\n * @arg @ref RCC_FLAG_OBLRST Option Byte Load reset\r\n * @arg @ref RCC_FLAG_PINRST Pin reset.\r\n * @arg @ref RCC_FLAG_PORRST POR/PDR reset.\r\n * @arg @ref RCC_FLAG_SFTRST Software reset.\r\n * @arg @ref RCC_FLAG_IWDGRST Independent Watchdog reset.\r\n * @arg @ref RCC_FLAG_WWDGRST Window Watchdog reset.\r\n * @arg @ref RCC_FLAG_LPWRRST Low Power reset.\r\n @if defined(STM32F301x8)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F302x8)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F302xC)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n * @arg @ref RCC_FLAG_MCO Microcontroller Clock Output\r\n @endif\r\n @if defined(STM32F302xE)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F303x8)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F303xC)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n * @arg @ref RCC_FLAG_MCO Microcontroller Clock Output\r\n @endif\r\n @if defined(STM32F303xE)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F334x8)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n @if defined(STM32F358xx)\r\n * @arg @ref RCC_FLAG_MCO Microcontroller Clock Output\r\n @endif\r\n @if defined(STM32F373xC)\r\n * @arg @ref RCC_FLAG_V18PWRRST Reset flag of the 1.8 V domain\r\n @endif\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_FLAG(__FLAG__) (((((__FLAG__) >> 5U) == CR_REG_INDEX) ? RCC->CR : \\\r\n (((__FLAG__) >> 5U) == BDCR_REG_INDEX)? RCC->BDCR : \\\r\n (((__FLAG__) >> 5U) == CFGR_REG_INDEX)? RCC->CFGR : \\\r\n RCC->CSR) & (1U << ((__FLAG__) & RCC_FLAG_MASK)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include RCC HAL Extension module */\r\n#include \"stm32f3xx_hal_rcc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions ******************************/\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void);\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv);\r\nvoid HAL_RCC_EnableCSS(void);\r\n/* CSS NMI IRQ handler */\r\nvoid HAL_RCC_NMI_IRQHandler(void);\r\n/* User Callbacks in non blocking mode (IT mode) */\r\nvoid HAL_RCC_CSSCallback(void);\r\nvoid HAL_RCC_DisableCSS(void);\r\nuint32_t HAL_RCC_GetSysClockFreq(void);\r\nuint32_t HAL_RCC_GetHCLKFreq(void);\r\nuint32_t HAL_RCC_GetPCLK1Freq(void);\r\nuint32_t HAL_RCC_GetPCLK2Freq(void);\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_RCC_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_rcc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL Extension module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_HAL_RCC_EX_H\r\n#define __STM32F3xx_HAL_RCC_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx_Private_Macros\r\n * @{\r\n */\r\n\r\n#if defined(RCC_CFGR_PLLNODIV)\r\n#define IS_RCC_MCO1SOURCE(SOURCE) (((SOURCE) == RCC_MCO1SOURCE_NOCLOCK) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_LSI) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_LSE) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_HSI) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_HSE) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_PLLCLK) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_PLLCLK_DIV2))\r\n#else\r\n#define IS_RCC_MCO1SOURCE(SOURCE) (((SOURCE) == RCC_MCO1SOURCE_NOCLOCK) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_LSI) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_LSE) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_HSI) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_HSE) || \\\r\n ((SOURCE) == RCC_MCO1SOURCE_PLLCLK_DIV2))\r\n#endif /* RCC_CFGR_PLLNODIV */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F318xx)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_I2C3 | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_TIM15 | RCC_PERIPHCLK_TIM16 | \\\r\n RCC_PERIPHCLK_TIM17 | RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F301x8 || STM32F318xx */\r\n#if defined(STM32F302x8)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_I2C3 | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_RTC | RCC_PERIPHCLK_USB | \\\r\n RCC_PERIPHCLK_TIM15 | RCC_PERIPHCLK_TIM16 | \\\r\n RCC_PERIPHCLK_TIM17))\r\n#endif /* STM32F302x8 */\r\n#if defined(STM32F302xC)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_TIM1 | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_USB))\r\n#endif /* STM32F302xC */\r\n#if defined(STM32F303xC)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC34 | \\\r\n RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_TIM8 | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_USB))\r\n#endif /* STM32F303xC */\r\n#if defined(STM32F302xE)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_TIM1 | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_USB | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_TIM2 | RCC_PERIPHCLK_TIM34 | \\\r\n RCC_PERIPHCLK_TIM15 | RCC_PERIPHCLK_TIM16 | \\\r\n RCC_PERIPHCLK_TIM17))\r\n#endif /* STM32F302xE */\r\n#if defined(STM32F303xE)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC34 | \\\r\n RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_TIM8 | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_USB | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_TIM2 | RCC_PERIPHCLK_TIM34 | \\\r\n RCC_PERIPHCLK_TIM15 | RCC_PERIPHCLK_TIM16 | \\\r\n RCC_PERIPHCLK_TIM17 | RCC_PERIPHCLK_TIM20))\r\n#endif /* STM32F303xE */\r\n#if defined(STM32F398xx)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC34 | \\\r\n RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_TIM8 | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_I2C3 | RCC_PERIPHCLK_TIM2 | \\\r\n RCC_PERIPHCLK_TIM34 | RCC_PERIPHCLK_TIM15 | \\\r\n RCC_PERIPHCLK_TIM16 | RCC_PERIPHCLK_TIM17 | \\\r\n RCC_PERIPHCLK_TIM20))\r\n#endif /* STM32F398xx */\r\n#if defined(STM32F358xx)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC34 | \\\r\n RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_TIM1 | \\\r\n RCC_PERIPHCLK_TIM8 | RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F358xx */\r\n#if defined(STM32F303x8)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_TIM1 | RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F303x8 */\r\n#if defined(STM32F334x8)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_TIM1 | RCC_PERIPHCLK_HRTIM1 | \\\r\n RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F334x8 */\r\n#if defined(STM32F328xx)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_TIM1 | RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F328xx */\r\n#if defined(STM32F373xC)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC1 | RCC_PERIPHCLK_SDADC | \\\r\n RCC_PERIPHCLK_CEC | RCC_PERIPHCLK_RTC | \\\r\n RCC_PERIPHCLK_USB))\r\n#endif /* STM32F373xC */\r\n#if defined(STM32F378xx)\r\n#define IS_RCC_PERIPHCLOCK(SELECTION) ((SELECTION) <= (RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | \\\r\n RCC_PERIPHCLK_ADC1 | RCC_PERIPHCLK_SDADC | \\\r\n RCC_PERIPHCLK_CEC | RCC_PERIPHCLK_RTC))\r\n#endif /* STM32F378xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define IS_RCC_USART1CLKSOURCE(SOURCE) (((SOURCE) == RCC_USART1CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_HSI))\r\n#define IS_RCC_I2C2CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C2CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C2CLKSOURCE_SYSCLK))\r\n#define IS_RCC_I2C3CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C3CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C3CLKSOURCE_SYSCLK))\r\n#define IS_RCC_ADC1PLLCLK_DIV(ADCCLK) (((ADCCLK) == RCC_ADC1PLLCLK_OFF) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV1) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV2) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV6) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV8) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV10) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV12) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV16) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV32) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV64) || ((ADCCLK) == RCC_ADC1PLLCLK_DIV128) || \\\r\n ((ADCCLK) == RCC_ADC1PLLCLK_DIV256))\r\n#define IS_RCC_I2SCLKSOURCE(SOURCE) (((SOURCE) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_I2SCLKSOURCE_EXT))\r\n#define IS_RCC_TIM1CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM1CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM1CLK_PLLCLK))\r\n#define IS_RCC_TIM15CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM15CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM15CLK_PLLCLK))\r\n#define IS_RCC_TIM16CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM16CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM16CLK_PLLCLK))\r\n#define IS_RCC_TIM17CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM17CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM17CLK_PLLCLK))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_RCC_USART1CLKSOURCE(SOURCE) (((SOURCE) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_HSI))\r\n#define IS_RCC_I2C2CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C2CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C2CLKSOURCE_SYSCLK))\r\n#define IS_RCC_ADC12PLLCLK_DIV(ADCCLK) (((ADCCLK) == RCC_ADC12PLLCLK_OFF) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV1) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV2) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV6) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV8) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV10) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV12) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV16) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV32) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV64) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV128) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV256))\r\n#define IS_RCC_I2SCLKSOURCE(SOURCE) (((SOURCE) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_I2SCLKSOURCE_EXT))\r\n#define IS_RCC_TIM1CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM1CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM1CLK_PLLCLK))\r\n#define IS_RCC_UART4CLKSOURCE(SOURCE) (((SOURCE) == RCC_UART4CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_HSI))\r\n#define IS_RCC_UART5CLKSOURCE(SOURCE) (((SOURCE) == RCC_UART5CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_HSI))\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_RCC_USART1CLKSOURCE(SOURCE) (((SOURCE) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_HSI))\r\n#define IS_RCC_I2C2CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C2CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C2CLKSOURCE_SYSCLK))\r\n#define IS_RCC_I2C3CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C3CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C3CLKSOURCE_SYSCLK))\r\n#define IS_RCC_ADC12PLLCLK_DIV(ADCCLK) (((ADCCLK) == RCC_ADC12PLLCLK_OFF) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV1) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV2) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV6) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV8) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV10) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV12) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV16) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV32) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV64) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV128) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV256))\r\n#define IS_RCC_I2SCLKSOURCE(SOURCE) (((SOURCE) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_I2SCLKSOURCE_EXT))\r\n#define IS_RCC_TIM1CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM1CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM1CLK_PLLCLK))\r\n#define IS_RCC_TIM2CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM2CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM2CLK_PLLCLK))\r\n#define IS_RCC_TIM3CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM34CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM34CLK_PLLCLK))\r\n#define IS_RCC_TIM15CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM15CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM15CLK_PLLCLK))\r\n#define IS_RCC_TIM16CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM16CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM16CLK_PLLCLK))\r\n#define IS_RCC_TIM17CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM17CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM17CLK_PLLCLK))\r\n#define IS_RCC_UART4CLKSOURCE(SOURCE) (((SOURCE) == RCC_UART4CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_UART4CLKSOURCE_HSI))\r\n#define IS_RCC_UART5CLKSOURCE(SOURCE) (((SOURCE) == RCC_UART5CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_UART5CLKSOURCE_HSI))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define IS_RCC_TIM20CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM20CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM20CLK_PLLCLK))\r\n#endif /* STM32F303xE || STM32F398xx */\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_RCC_ADC34PLLCLK_DIV(ADCCLK) (((ADCCLK) == RCC_ADC34PLLCLK_OFF) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV1) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV2) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV6) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV8) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV10) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV12) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV16) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV32) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV64) || ((ADCCLK) == RCC_ADC34PLLCLK_DIV128) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_DIV256))\r\n#define IS_RCC_TIM8CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM8CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM8CLK_PLLCLK))\r\n#endif /* STM32F303xC || STM32F303xE || STM32F398xx || STM32F358xx */\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define IS_RCC_USART1CLKSOURCE(SOURCE) (((SOURCE) == RCC_USART1CLKSOURCE_PCLK1) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_HSI))\r\n#define IS_RCC_ADC12PLLCLK_DIV(ADCCLK) (((ADCCLK) == RCC_ADC12PLLCLK_OFF) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV1) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV2) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV6) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV8) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV10) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV12) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV16) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV32) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV64) || ((ADCCLK) == RCC_ADC12PLLCLK_DIV128) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_DIV256))\r\n#define IS_RCC_TIM1CLKSOURCE(SOURCE) (((SOURCE) == RCC_TIM1CLK_HCLK) || \\\r\n ((SOURCE) == RCC_TIM1CLK_PLLCLK))\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n#if defined(STM32F334x8)\r\n#define IS_RCC_HRTIM1CLKSOURCE(SOURCE) (((SOURCE) == RCC_HRTIM1CLK_HCLK) || \\\r\n ((SOURCE) == RCC_HRTIM1CLK_PLLCLK))\r\n#endif /* STM32F334x8 */\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define IS_RCC_USART1CLKSOURCE(SOURCE) (((SOURCE) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((SOURCE) == RCC_USART1CLKSOURCE_HSI))\r\n#define IS_RCC_I2C2CLKSOURCE(SOURCE) (((SOURCE) == RCC_I2C2CLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_I2C2CLKSOURCE_SYSCLK))\r\n#define IS_RCC_ADC1PCLK2_DIV(ADCCLK) (((ADCCLK) == RCC_ADC1PCLK2_DIV2) || ((ADCCLK) == RCC_ADC1PCLK2_DIV4) || \\\r\n ((ADCCLK) == RCC_ADC1PCLK2_DIV6) || ((ADCCLK) == RCC_ADC1PCLK2_DIV8))\r\n#define IS_RCC_CECCLKSOURCE(SOURCE) (((SOURCE) == RCC_CECCLKSOURCE_HSI) || \\\r\n ((SOURCE) == RCC_CECCLKSOURCE_LSE))\r\n#define IS_RCC_SDADCSYSCLK_DIV(DIV) (((DIV) == RCC_SDADCSYSCLK_DIV1) || ((DIV) == RCC_SDADCSYSCLK_DIV2) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV4) || ((DIV) == RCC_SDADCSYSCLK_DIV6) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV8) || ((DIV) == RCC_SDADCSYSCLK_DIV10) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV12) || ((DIV) == RCC_SDADCSYSCLK_DIV14) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV16) || ((DIV) == RCC_SDADCSYSCLK_DIV20) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV24) || ((DIV) == RCC_SDADCSYSCLK_DIV28) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV32) || ((DIV) == RCC_SDADCSYSCLK_DIV36) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV40) || ((DIV) == RCC_SDADCSYSCLK_DIV44) || \\\r\n ((DIV) == RCC_SDADCSYSCLK_DIV48))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n#define IS_RCC_USBCLKSOURCE(SOURCE) (((SOURCE) == RCC_USBCLKSOURCE_PLL) || \\\r\n ((SOURCE) == RCC_USBCLKSOURCE_PLL_DIV1_5))\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n#if defined(RCC_CFGR_MCOPRE)\r\n#define IS_RCC_MCODIV(DIV) (((DIV) == RCC_MCODIV_1) || ((DIV) == RCC_MCODIV_2) || \\\r\n ((DIV) == RCC_MCODIV_4) || ((DIV) == RCC_MCODIV_8) || \\\r\n ((DIV) == RCC_MCODIV_16) || ((DIV) == RCC_MCODIV_32) || \\\r\n ((DIV) == RCC_MCODIV_64) || ((DIV) == RCC_MCODIV_128))\r\n#else\r\n#define IS_RCC_MCODIV(DIV) (((DIV) == RCC_MCODIV_1))\r\n#endif /* RCC_CFGR_MCOPRE */\r\n\r\n#define IS_RCC_LSE_DRIVE(__DRIVE__) (((__DRIVE__) == RCC_LSEDRIVE_LOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMLOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMHIGH) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n/** @defgroup RCCEx_Exported_Types RCCEx Exported Types\r\n * @{\r\n */\r\n\r\n/** \r\n * @brief RCC extended clocks structure definition \r\n */\r\n#if defined(STM32F301x8) || defined(STM32F318xx)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source \r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source \r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source \r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< I2C3 clock source \r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n uint32_t Adc1ClockSelection; /*!< ADC1 clock source \r\n This parameter can be a value of @ref RCCEx_ADC1_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source \r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source \r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim15ClockSelection; /*!< TIM15 clock source \r\n This parameter can be a value of @ref RCCEx_TIM15_Clock_Source */\r\n\r\n uint32_t Tim16ClockSelection; /*!< TIM16 clock source \r\n This parameter can be a value of @ref RCCEx_TIM16_Clock_Source */\r\n\r\n uint32_t Tim17ClockSelection; /*!< TIM17 clock source \r\n This parameter can be a value of @ref RCCEx_TIM17_Clock_Source */\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F301x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302x8)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source \r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source \r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source \r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< I2C3 clock source \r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n uint32_t Adc1ClockSelection; /*!< ADC1 clock source \r\n This parameter can be a value of @ref RCCEx_ADC1_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source \r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source \r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim15ClockSelection; /*!< TIM15 clock source \r\n This parameter can be a value of @ref RCCEx_TIM15_Clock_Source */\r\n\r\n uint32_t Tim16ClockSelection; /*!< TIM16 clock source \r\n This parameter can be a value of @ref RCCEx_TIM16_Clock_Source */\r\n\r\n uint32_t Tim17ClockSelection; /*!< TIM17 clock source \r\n This parameter can be a value of @ref RCCEx_TIM17_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F302x8 */\r\n\r\n#if defined(STM32F302xC)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F302xC */\r\n\r\n#if defined(STM32F303xC)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Adc34ClockSelection; /*!< ADC3 & ADC4 clock source\r\n This parameter can be a value of @ref RCCEx_ADC34_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim8ClockSelection; /*!< TIM8 clock source\r\n This parameter can be a value of @ref RCCEx_TIM8_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F303xC */\r\n\r\n#if defined(STM32F302xE)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< I2C3 clock source \r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim2ClockSelection; /*!< TIM2 clock source\r\n This parameter can be a value of @ref RCCEx_TIM2_Clock_Source */\r\n\r\n uint32_t Tim34ClockSelection; /*!< TIM3 & TIM4 clock source\r\n This parameter can be a value of @ref RCCEx_TIM34_Clock_Source */\r\n\t\t\t\t \r\n uint32_t Tim15ClockSelection; /*!< TIM15 clock source\r\n This parameter can be a value of @ref RCCEx_TIM15_Clock_Source */\r\n\r\n uint32_t Tim16ClockSelection; /*!< TIM16 clock source\r\n This parameter can be a value of @ref RCCEx_TIM16_Clock_Source */\r\n\r\n uint32_t Tim17ClockSelection; /*!< TIM17 clock source\r\n This parameter can be a value of @ref RCCEx_TIM17_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F302xE */\r\n\r\n#if defined(STM32F303xE)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< I2C3 clock source \r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Adc34ClockSelection; /*!< ADC3 & ADC4 clock source\r\n This parameter can be a value of @ref RCCEx_ADC34_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim2ClockSelection; /*!< TIM2 clock source\r\n This parameter can be a value of @ref RCCEx_TIM2_Clock_Source */\r\n\r\n uint32_t Tim34ClockSelection; /*!< TIM3 & TIM4 clock source\r\n This parameter can be a value of @ref RCCEx_TIM34_Clock_Source */\r\n\r\n uint32_t Tim8ClockSelection; /*!< TIM8 clock source\r\n This parameter can be a value of @ref RCCEx_TIM8_Clock_Source */\r\n\r\n uint32_t Tim15ClockSelection; /*!< TIM15 clock source\r\n This parameter can be a value of @ref RCCEx_TIM15_Clock_Source */\r\n\r\n uint32_t Tim16ClockSelection; /*!< TIM16 clock source\r\n This parameter can be a value of @ref RCCEx_TIM16_Clock_Source */\r\n\r\n uint32_t Tim17ClockSelection; /*!< TIM17 clock source\r\n This parameter can be a value of @ref RCCEx_TIM17_Clock_Source */\r\n\r\n uint32_t Tim20ClockSelection; /*!< TIM20 clock source\r\n This parameter can be a value of @ref RCCEx_TIM20_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F303xE */\r\n\r\n#if defined(STM32F398xx)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< I2C3 clock source \r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Adc34ClockSelection; /*!< ADC3 & ADC4 clock source\r\n This parameter can be a value of @ref RCCEx_ADC34_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim2ClockSelection; /*!< TIM2 clock source\r\n This parameter can be a value of @ref RCCEx_TIM2_Clock_Source */\r\n\r\n uint32_t Tim34ClockSelection; /*!< TIM3 & TIM4 clock source\r\n This parameter can be a value of @ref RCCEx_TIM34_Clock_Source */\r\n\r\n uint32_t Tim8ClockSelection; /*!< TIM8 clock source\r\n This parameter can be a value of @ref RCCEx_TIM8_Clock_Source */\r\n\r\n uint32_t Tim15ClockSelection; /*!< TIM15 clock source\r\n This parameter can be a value of @ref RCCEx_TIM15_Clock_Source */\r\n\r\n uint32_t Tim16ClockSelection; /*!< TIM16 clock source\r\n This parameter can be a value of @ref RCCEx_TIM16_Clock_Source */\r\n\r\n uint32_t Tim17ClockSelection; /*!< TIM17 clock source\r\n This parameter can be a value of @ref RCCEx_TIM17_Clock_Source */\r\n\r\n uint32_t Tim20ClockSelection; /*!< TIM20 clock source\r\n This parameter can be a value of @ref RCCEx_TIM20_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F398xx */\r\n\r\n#if defined(STM32F358xx)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source\r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source\r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t Uart4ClockSelection; /*!< UART4 clock source\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n\r\n uint32_t Uart5ClockSelection; /*!< UART5 clock source\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Adc34ClockSelection; /*!< ADC3 & ADC4 clock source\r\n This parameter can be a value of @ref RCCEx_ADC34_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< I2S clock source\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Tim8ClockSelection; /*!< TIM8 clock source\r\n This parameter can be a value of @ref RCCEx_TIM8_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F358xx */\r\n\r\n#if defined(STM32F303x8)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source \r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source \r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source \r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source \r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F303x8 */\r\n\r\n#if defined(STM32F334x8)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n uint32_t Hrtim1ClockSelection; /*!< HRTIM1 clock source\r\n This parameter can be a value of @ref RCCEx_HRTIM1_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F328xx)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source\r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< ADC1 & ADC2 clock source\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n uint32_t Tim1ClockSelection; /*!< TIM1 clock source\r\n This parameter can be a value of @ref RCCEx_TIM1_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F328xx */\r\n\r\n#if defined(STM32F373xC) \r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source \r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source \r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source \r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source \r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source \r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t Adc1ClockSelection; /*!< ADC1 clock source \r\n This parameter can be a value of @ref RCCEx_ADC1_Clock_Source */\r\n\r\n uint32_t SdadcClockSelection; /*!< SDADC clock prescaler \r\n This parameter can be a value of @ref RCCEx_SDADC_Clock_Prescaler */\r\n\r\n uint32_t CecClockSelection; /*!< HDMI CEC clock source \r\n This parameter can be a value of @ref RCCEx_CEC_Clock_Source */\r\n\r\n uint32_t USBClockSelection; /*!< USB clock source \r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F373xC */\r\n\r\n#if defined(STM32F378xx)\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC Clock Prescalers Selection \r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n\r\n uint32_t Usart1ClockSelection; /*!< USART1 clock source \r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< USART2 clock source \r\n This parameter can be a value of @ref RCC_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< USART3 clock source \r\n This parameter can be a value of @ref RCC_USART3_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< I2C1 clock source \r\n This parameter can be a value of @ref RCC_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< I2C2 clock source \r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t Adc1ClockSelection; /*!< ADC1 clock source \r\n This parameter can be a value of @ref RCCEx_ADC1_Clock_Source */\r\n\r\n uint32_t SdadcClockSelection; /*!< SDADC clock prescaler \r\n This parameter can be a value of @ref RCCEx_SDADC_Clock_Prescaler */\r\n\r\n uint32_t CecClockSelection; /*!< HDMI CEC clock source \r\n This parameter can be a value of @ref RCCEx_CEC_Clock_Source */\r\n\r\n}RCC_PeriphCLKInitTypeDef;\r\n#endif /* STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Constants RCC Extended Exported Constants\r\n * @{\r\n */\r\n/** @defgroup RCCEx_MCO_Clock_Source RCC Extended MCO Clock Source\r\n * @{\r\n */\r\n#define RCC_MCO1SOURCE_NOCLOCK RCC_CFGR_MCO_NOCLOCK\r\n#define RCC_MCO1SOURCE_LSI RCC_CFGR_MCO_LSI\r\n#define RCC_MCO1SOURCE_LSE RCC_CFGR_MCO_LSE\r\n#define RCC_MCO1SOURCE_SYSCLK RCC_CFGR_MCO_SYSCLK\r\n#define RCC_MCO1SOURCE_HSI RCC_CFGR_MCO_HSI\r\n#define RCC_MCO1SOURCE_HSE RCC_CFGR_MCO_HSE\r\n#if defined(RCC_CFGR_PLLNODIV)\r\n#define RCC_MCO1SOURCE_PLLCLK (RCC_CFGR_PLLNODIV | RCC_CFGR_MCO_PLL)\r\n#endif /* RCC_CFGR_PLLNODIV */\r\n#define RCC_MCO1SOURCE_PLLCLK_DIV2 RCC_CFGR_MCO_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Periph_Clock_Selection RCC Extended Periph Clock Selection\r\n * @{\r\n */\r\n#if defined(STM32F301x8) || defined(STM32F318xx)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC1 (0x00000080U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_I2C3 (0x00008000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_TIM15 (0x00040000U)\r\n#define RCC_PERIPHCLK_TIM16 (0x00080000U)\r\n#define RCC_PERIPHCLK_TIM17 (0x00100000U)\r\n\r\n#endif /* STM32F301x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302x8)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC1 (0x00000080U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_I2C3 (0x00008000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n#define RCC_PERIPHCLK_TIM15 (0x00040000U)\r\n#define RCC_PERIPHCLK_TIM16 (0x00080000U)\r\n#define RCC_PERIPHCLK_TIM17 (0x00100000U)\r\n\r\n\r\n#endif /* STM32F302x8 */\r\n\r\n#if defined(STM32F302xC)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n\r\n#endif /* STM32F302xC */\r\n\r\n#if defined(STM32F303xC)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_ADC34 (0x00000100U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_TIM8 (0x00002000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n\r\n#endif /* STM32F303xC */\r\n\r\n#if defined(STM32F302xE)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n#define RCC_PERIPHCLK_I2C3 (0x00040000U)\r\n#define RCC_PERIPHCLK_TIM2 (0x00100000U)\r\n#define RCC_PERIPHCLK_TIM34 (0x00200000U)\r\n#define RCC_PERIPHCLK_TIM15 (0x00400000U)\r\n#define RCC_PERIPHCLK_TIM16 (0x00800000U)\r\n#define RCC_PERIPHCLK_TIM17 (0x01000000U)\r\n\r\n#endif /* STM32F302xE */\r\n\r\n#if defined(STM32F303xE)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_ADC34 (0x00000100U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_TIM8 (0x00002000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n#define RCC_PERIPHCLK_I2C3 (0x00040000U)\r\n#define RCC_PERIPHCLK_TIM2 (0x00100000U)\r\n#define RCC_PERIPHCLK_TIM34 (0x00200000U)\r\n#define RCC_PERIPHCLK_TIM15 (0x00400000U)\r\n#define RCC_PERIPHCLK_TIM16 (0x00800000U)\r\n#define RCC_PERIPHCLK_TIM17 (0x01000000U)\r\n#define RCC_PERIPHCLK_TIM20 (0x02000000U)\r\n\r\n#endif /* STM32F303xE */\r\n\r\n#if defined(STM32F398xx)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_ADC34 (0x00000100U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_TIM8 (0x00002000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_I2C3 (0x00040000U)\r\n#define RCC_PERIPHCLK_TIM2 (0x00100000U)\r\n#define RCC_PERIPHCLK_TIM34 (0x00200000U)\r\n#define RCC_PERIPHCLK_TIM15 (0x00400000U)\r\n#define RCC_PERIPHCLK_TIM16 (0x00800000U)\r\n#define RCC_PERIPHCLK_TIM17 (0x01000000U)\r\n#define RCC_PERIPHCLK_TIM20 (0x02000000U)\r\n\r\n\r\n#endif /* STM32F398xx */\r\n\r\n#if defined(STM32F358xx)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_UART4 (0x00000008U)\r\n#define RCC_PERIPHCLK_UART5 (0x00000010U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_ADC34 (0x00000100U)\r\n#define RCC_PERIPHCLK_I2S (0x00000200U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_TIM8 (0x00002000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n\r\n#endif /* STM32F358xx */\r\n\r\n#if defined(STM32F303x8)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n\r\n#endif /* STM32F303x8 */\r\n\r\n#if defined(STM32F334x8)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_HRTIM1 (0x00004000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n\r\n\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F328xx)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_ADC12 (0x00000080U)\r\n#define RCC_PERIPHCLK_TIM1 (0x00001000U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n\r\n#endif /* STM32F328xx */\r\n\r\n#if defined(STM32F373xC)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC1 (0x00000080U)\r\n#define RCC_PERIPHCLK_CEC (0x00000400U)\r\n#define RCC_PERIPHCLK_SDADC (0x00000800U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n#define RCC_PERIPHCLK_USB (0x00020000U)\r\n\r\n#endif /* STM32F373xC */\r\n\r\n#if defined(STM32F378xx)\r\n#define RCC_PERIPHCLK_USART1 (0x00000001U)\r\n#define RCC_PERIPHCLK_USART2 (0x00000002U)\r\n#define RCC_PERIPHCLK_USART3 (0x00000004U)\r\n#define RCC_PERIPHCLK_I2C1 (0x00000020U)\r\n#define RCC_PERIPHCLK_I2C2 (0x00000040U)\r\n#define RCC_PERIPHCLK_ADC1 (0x00000080U)\r\n#define RCC_PERIPHCLK_CEC (0x00000400U)\r\n#define RCC_PERIPHCLK_SDADC (0x00000800U)\r\n#define RCC_PERIPHCLK_RTC (0x00010000U)\r\n\r\n#endif /* STM32F378xx */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source RCC Extended USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK1 RCC_CFGR3_USART1SW_PCLK1\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CFGR3_USART1SW_SYSCLK\r\n#define RCC_USART1CLKSOURCE_LSE RCC_CFGR3_USART1SW_LSE\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CFGR3_USART1SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source RCC Extended I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CFGR3_I2C2SW_HSI\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CFGR3_I2C2SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C3_Clock_Source RCC Extended I2C3 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C3CLKSOURCE_HSI RCC_CFGR3_I2C3SW_HSI\r\n#define RCC_I2C3CLKSOURCE_SYSCLK RCC_CFGR3_I2C3SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC1_Clock_Source RCC Extended ADC1 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC1PLLCLK_OFF RCC_CFGR2_ADC1PRES_NO\r\n#define RCC_ADC1PLLCLK_DIV1 RCC_CFGR2_ADC1PRES_DIV1\r\n#define RCC_ADC1PLLCLK_DIV2 RCC_CFGR2_ADC1PRES_DIV2\r\n#define RCC_ADC1PLLCLK_DIV4 RCC_CFGR2_ADC1PRES_DIV4\r\n#define RCC_ADC1PLLCLK_DIV6 RCC_CFGR2_ADC1PRES_DIV6\r\n#define RCC_ADC1PLLCLK_DIV8 RCC_CFGR2_ADC1PRES_DIV8\r\n#define RCC_ADC1PLLCLK_DIV10 RCC_CFGR2_ADC1PRES_DIV10\r\n#define RCC_ADC1PLLCLK_DIV12 RCC_CFGR2_ADC1PRES_DIV12\r\n#define RCC_ADC1PLLCLK_DIV16 RCC_CFGR2_ADC1PRES_DIV16\r\n#define RCC_ADC1PLLCLK_DIV32 RCC_CFGR2_ADC1PRES_DIV32\r\n#define RCC_ADC1PLLCLK_DIV64 RCC_CFGR2_ADC1PRES_DIV64\r\n#define RCC_ADC1PLLCLK_DIV128 RCC_CFGR2_ADC1PRES_DIV128\r\n#define RCC_ADC1PLLCLK_DIV256 RCC_CFGR2_ADC1PRES_DIV256\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source RCC Extended I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK RCC_CFGR_I2SSRC_SYSCLK\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CFGR_I2SSRC_EXT\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM1_Clock_Source RCC Extended TIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM1CLK_HCLK RCC_CFGR3_TIM1SW_HCLK\r\n#define RCC_TIM1CLK_PLLCLK RCC_CFGR3_TIM1SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM15_Clock_Source RCC Extended TIM15 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM15CLK_HCLK RCC_CFGR3_TIM15SW_HCLK\r\n#define RCC_TIM15CLK_PLLCLK RCC_CFGR3_TIM15SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM16_Clock_Source RCC Extended TIM16 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM16CLK_HCLK RCC_CFGR3_TIM16SW_HCLK\r\n#define RCC_TIM16CLK_PLLCLK RCC_CFGR3_TIM16SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM17_Clock_Source RCC Extended TIM17 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM17CLK_HCLK RCC_CFGR3_TIM17SW_HCLK\r\n#define RCC_TIM17CLK_PLLCLK RCC_CFGR3_TIM17SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source RCC Extended USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 RCC_CFGR3_USART1SW_PCLK2\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CFGR3_USART1SW_SYSCLK\r\n#define RCC_USART1CLKSOURCE_LSE RCC_CFGR3_USART1SW_LSE\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CFGR3_USART1SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source RCC Extended I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CFGR3_I2C2SW_HSI\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CFGR3_I2C2SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source RCC Extended ADC12 Clock Source\r\n * @{\r\n */\r\n\r\n/* ADC1 & ADC2 */\r\n#define RCC_ADC12PLLCLK_OFF RCC_CFGR2_ADCPRE12_NO\r\n#define RCC_ADC12PLLCLK_DIV1 RCC_CFGR2_ADCPRE12_DIV1\r\n#define RCC_ADC12PLLCLK_DIV2 RCC_CFGR2_ADCPRE12_DIV2\r\n#define RCC_ADC12PLLCLK_DIV4 RCC_CFGR2_ADCPRE12_DIV4\r\n#define RCC_ADC12PLLCLK_DIV6 RCC_CFGR2_ADCPRE12_DIV6\r\n#define RCC_ADC12PLLCLK_DIV8 RCC_CFGR2_ADCPRE12_DIV8\r\n#define RCC_ADC12PLLCLK_DIV10 RCC_CFGR2_ADCPRE12_DIV10\r\n#define RCC_ADC12PLLCLK_DIV12 RCC_CFGR2_ADCPRE12_DIV12\r\n#define RCC_ADC12PLLCLK_DIV16 RCC_CFGR2_ADCPRE12_DIV16\r\n#define RCC_ADC12PLLCLK_DIV32 RCC_CFGR2_ADCPRE12_DIV32\r\n#define RCC_ADC12PLLCLK_DIV64 RCC_CFGR2_ADCPRE12_DIV64\r\n#define RCC_ADC12PLLCLK_DIV128 RCC_CFGR2_ADCPRE12_DIV128\r\n#define RCC_ADC12PLLCLK_DIV256 RCC_CFGR2_ADCPRE12_DIV256\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source RCC Extended I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK RCC_CFGR_I2SSRC_SYSCLK\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CFGR_I2SSRC_EXT\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup RCCEx_TIM1_Clock_Source RCC Extended TIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM1CLK_HCLK RCC_CFGR3_TIM1SW_HCLK\r\n#define RCC_TIM1CLK_PLLCLK RCC_CFGR3_TIM1SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_UART4_Clock_Source RCC Extended UART4 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART4CLKSOURCE_PCLK1 RCC_CFGR3_UART4SW_PCLK\r\n#define RCC_UART4CLKSOURCE_SYSCLK RCC_CFGR3_UART4SW_SYSCLK\r\n#define RCC_UART4CLKSOURCE_LSE RCC_CFGR3_UART4SW_LSE\r\n#define RCC_UART4CLKSOURCE_HSI RCC_CFGR3_UART4SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_UART5_Clock_Source RCC Extended UART5 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART5CLKSOURCE_PCLK1 RCC_CFGR3_UART5SW_PCLK\r\n#define RCC_UART5CLKSOURCE_SYSCLK RCC_CFGR3_UART5SW_SYSCLK\r\n#define RCC_UART5CLKSOURCE_LSE RCC_CFGR3_UART5SW_LSE\r\n#define RCC_UART5CLKSOURCE_HSI RCC_CFGR3_UART5SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source RCC Extended USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 RCC_CFGR3_USART1SW_PCLK2\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CFGR3_USART1SW_SYSCLK\r\n#define RCC_USART1CLKSOURCE_LSE RCC_CFGR3_USART1SW_LSE\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CFGR3_USART1SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source RCC Extended I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CFGR3_I2C2SW_HSI\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CFGR3_I2C2SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C3_Clock_Source RCC Extended I2C3 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C3CLKSOURCE_HSI RCC_CFGR3_I2C3SW_HSI\r\n#define RCC_I2C3CLKSOURCE_SYSCLK RCC_CFGR3_I2C3SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source RCC Extended ADC12 Clock Source\r\n * @{\r\n */\r\n\r\n/* ADC1 & ADC2 */\r\n#define RCC_ADC12PLLCLK_OFF RCC_CFGR2_ADCPRE12_NO\r\n#define RCC_ADC12PLLCLK_DIV1 RCC_CFGR2_ADCPRE12_DIV1\r\n#define RCC_ADC12PLLCLK_DIV2 RCC_CFGR2_ADCPRE12_DIV2\r\n#define RCC_ADC12PLLCLK_DIV4 RCC_CFGR2_ADCPRE12_DIV4\r\n#define RCC_ADC12PLLCLK_DIV6 RCC_CFGR2_ADCPRE12_DIV6\r\n#define RCC_ADC12PLLCLK_DIV8 RCC_CFGR2_ADCPRE12_DIV8\r\n#define RCC_ADC12PLLCLK_DIV10 RCC_CFGR2_ADCPRE12_DIV10\r\n#define RCC_ADC12PLLCLK_DIV12 RCC_CFGR2_ADCPRE12_DIV12\r\n#define RCC_ADC12PLLCLK_DIV16 RCC_CFGR2_ADCPRE12_DIV16\r\n#define RCC_ADC12PLLCLK_DIV32 RCC_CFGR2_ADCPRE12_DIV32\r\n#define RCC_ADC12PLLCLK_DIV64 RCC_CFGR2_ADCPRE12_DIV64\r\n#define RCC_ADC12PLLCLK_DIV128 RCC_CFGR2_ADCPRE12_DIV128\r\n#define RCC_ADC12PLLCLK_DIV256 RCC_CFGR2_ADCPRE12_DIV256\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source RCC Extended I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK RCC_CFGR_I2SSRC_SYSCLK\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CFGR_I2SSRC_EXT\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM1_Clock_Source RCC Extended TIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM1CLK_HCLK RCC_CFGR3_TIM1SW_HCLK\r\n#define RCC_TIM1CLK_PLLCLK RCC_CFGR3_TIM1SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM2_Clock_Source RCC Extended TIM2 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM2CLK_HCLK RCC_CFGR3_TIM2SW_HCLK\r\n#define RCC_TIM2CLK_PLLCLK RCC_CFGR3_TIM2SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM34_Clock_Source RCC Extended TIM3 & TIM4 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM34CLK_HCLK RCC_CFGR3_TIM34SW_HCLK\r\n#define RCC_TIM34CLK_PLLCLK RCC_CFGR3_TIM34SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM15_Clock_Source RCC Extended TIM15 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM15CLK_HCLK RCC_CFGR3_TIM15SW_HCLK\r\n#define RCC_TIM15CLK_PLLCLK RCC_CFGR3_TIM15SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM16_Clock_Source RCC Extended TIM16 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM16CLK_HCLK RCC_CFGR3_TIM16SW_HCLK\r\n#define RCC_TIM16CLK_PLLCLK RCC_CFGR3_TIM16SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM17_Clock_Source RCC Extended TIM17 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM17CLK_HCLK RCC_CFGR3_TIM17SW_HCLK\r\n#define RCC_TIM17CLK_PLLCLK RCC_CFGR3_TIM17SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_UART4_Clock_Source RCC Extended UART4 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART4CLKSOURCE_PCLK1 RCC_CFGR3_UART4SW_PCLK\r\n#define RCC_UART4CLKSOURCE_SYSCLK RCC_CFGR3_UART4SW_SYSCLK\r\n#define RCC_UART4CLKSOURCE_LSE RCC_CFGR3_UART4SW_LSE\r\n#define RCC_UART4CLKSOURCE_HSI RCC_CFGR3_UART4SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_UART5_Clock_Source RCC Extended UART5 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART5CLKSOURCE_PCLK1 RCC_CFGR3_UART5SW_PCLK\r\n#define RCC_UART5CLKSOURCE_SYSCLK RCC_CFGR3_UART5SW_SYSCLK\r\n#define RCC_UART5CLKSOURCE_LSE RCC_CFGR3_UART5SW_LSE\r\n#define RCC_UART5CLKSOURCE_HSI RCC_CFGR3_UART5SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/** @defgroup RCCEx_TIM20_Clock_Source RCC Extended TIM20 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM20CLK_HCLK RCC_CFGR3_TIM20SW_HCLK\r\n#define RCC_TIM20CLK_PLLCLK RCC_CFGR3_TIM20SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n/** @defgroup RCCEx_ADC34_Clock_Source RCC Extended ADC34 Clock Source\r\n * @{\r\n */\r\n\r\n/* ADC3 & ADC4 */\r\n#define RCC_ADC34PLLCLK_OFF RCC_CFGR2_ADCPRE34_NO\r\n#define RCC_ADC34PLLCLK_DIV1 RCC_CFGR2_ADCPRE34_DIV1\r\n#define RCC_ADC34PLLCLK_DIV2 RCC_CFGR2_ADCPRE34_DIV2\r\n#define RCC_ADC34PLLCLK_DIV4 RCC_CFGR2_ADCPRE34_DIV4\r\n#define RCC_ADC34PLLCLK_DIV6 RCC_CFGR2_ADCPRE34_DIV6\r\n#define RCC_ADC34PLLCLK_DIV8 RCC_CFGR2_ADCPRE34_DIV8\r\n#define RCC_ADC34PLLCLK_DIV10 RCC_CFGR2_ADCPRE34_DIV10\r\n#define RCC_ADC34PLLCLK_DIV12 RCC_CFGR2_ADCPRE34_DIV12\r\n#define RCC_ADC34PLLCLK_DIV16 RCC_CFGR2_ADCPRE34_DIV16\r\n#define RCC_ADC34PLLCLK_DIV32 RCC_CFGR2_ADCPRE34_DIV32\r\n#define RCC_ADC34PLLCLK_DIV64 RCC_CFGR2_ADCPRE34_DIV64\r\n#define RCC_ADC34PLLCLK_DIV128 RCC_CFGR2_ADCPRE34_DIV128\r\n#define RCC_ADC34PLLCLK_DIV256 RCC_CFGR2_ADCPRE34_DIV256\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM8_Clock_Source RCC Extended TIM8 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM8CLK_HCLK RCC_CFGR3_TIM8SW_HCLK\r\n#define RCC_TIM8CLK_PLLCLK RCC_CFGR3_TIM8SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F303xC || STM32F303xE || STM32F398xx || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source RCC Extended USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK1 RCC_CFGR3_USART1SW_PCLK1\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CFGR3_USART1SW_SYSCLK\r\n#define RCC_USART1CLKSOURCE_LSE RCC_CFGR3_USART1SW_LSE\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CFGR3_USART1SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source RCC Extended ADC12 Clock Source\r\n * @{\r\n */\r\n/* ADC1 & ADC2 */\r\n#define RCC_ADC12PLLCLK_OFF RCC_CFGR2_ADCPRE12_NO\r\n#define RCC_ADC12PLLCLK_DIV1 RCC_CFGR2_ADCPRE12_DIV1\r\n#define RCC_ADC12PLLCLK_DIV2 RCC_CFGR2_ADCPRE12_DIV2\r\n#define RCC_ADC12PLLCLK_DIV4 RCC_CFGR2_ADCPRE12_DIV4\r\n#define RCC_ADC12PLLCLK_DIV6 RCC_CFGR2_ADCPRE12_DIV6\r\n#define RCC_ADC12PLLCLK_DIV8 RCC_CFGR2_ADCPRE12_DIV8\r\n#define RCC_ADC12PLLCLK_DIV10 RCC_CFGR2_ADCPRE12_DIV10\r\n#define RCC_ADC12PLLCLK_DIV12 RCC_CFGR2_ADCPRE12_DIV12\r\n#define RCC_ADC12PLLCLK_DIV16 RCC_CFGR2_ADCPRE12_DIV16\r\n#define RCC_ADC12PLLCLK_DIV32 RCC_CFGR2_ADCPRE12_DIV32\r\n#define RCC_ADC12PLLCLK_DIV64 RCC_CFGR2_ADCPRE12_DIV64\r\n#define RCC_ADC12PLLCLK_DIV128 RCC_CFGR2_ADCPRE12_DIV128\r\n#define RCC_ADC12PLLCLK_DIV256 RCC_CFGR2_ADCPRE12_DIV256\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIM1_Clock_Source RCC Extended TIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_TIM1CLK_HCLK RCC_CFGR3_TIM1SW_HCLK\r\n#define RCC_TIM1CLK_PLLCLK RCC_CFGR3_TIM1SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n\r\n/** @defgroup RCCEx_HRTIM1_Clock_Source RCC Extended HRTIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_HRTIM1CLK_HCLK RCC_CFGR3_HRTIM1SW_HCLK\r\n#define RCC_HRTIM1CLK_PLLCLK RCC_CFGR3_HRTIM1SW_PLL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source RCC Extended USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 RCC_CFGR3_USART1SW_PCLK2\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CFGR3_USART1SW_SYSCLK\r\n#define RCC_USART1CLKSOURCE_LSE RCC_CFGR3_USART1SW_LSE\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CFGR3_USART1SW_HSI\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source RCC Extended I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CFGR3_I2C2SW_HSI\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CFGR3_I2C2SW_SYSCLK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC1_Clock_Source RCC Extended ADC1 Clock Source\r\n * @{\r\n */\r\n\r\n/* ADC1 */\r\n#define RCC_ADC1PCLK2_DIV2 RCC_CFGR_ADCPRE_DIV2\r\n#define RCC_ADC1PCLK2_DIV4 RCC_CFGR_ADCPRE_DIV4\r\n#define RCC_ADC1PCLK2_DIV6 RCC_CFGR_ADCPRE_DIV6\r\n#define RCC_ADC1PCLK2_DIV8 RCC_CFGR_ADCPRE_DIV8\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CEC_Clock_Source RCC Extended CEC Clock Source\r\n * @{\r\n */\r\n#define RCC_CECCLKSOURCE_HSI RCC_CFGR3_CECSW_HSI_DIV244\r\n#define RCC_CECCLKSOURCE_LSE RCC_CFGR3_CECSW_LSE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_SDADC_Clock_Prescaler RCC Extended SDADC Clock Prescaler\r\n * @{\r\n */\r\n#define RCC_SDADCSYSCLK_DIV1 RCC_CFGR_SDPRE_DIV1\r\n#define RCC_SDADCSYSCLK_DIV2 RCC_CFGR_SDPRE_DIV2\r\n#define RCC_SDADCSYSCLK_DIV4 RCC_CFGR_SDPRE_DIV4\r\n#define RCC_SDADCSYSCLK_DIV6 RCC_CFGR_SDPRE_DIV6\r\n#define RCC_SDADCSYSCLK_DIV8 RCC_CFGR_SDPRE_DIV8\r\n#define RCC_SDADCSYSCLK_DIV10 RCC_CFGR_SDPRE_DIV10\r\n#define RCC_SDADCSYSCLK_DIV12 RCC_CFGR_SDPRE_DIV12\r\n#define RCC_SDADCSYSCLK_DIV14 RCC_CFGR_SDPRE_DIV14\r\n#define RCC_SDADCSYSCLK_DIV16 RCC_CFGR_SDPRE_DIV16\r\n#define RCC_SDADCSYSCLK_DIV20 RCC_CFGR_SDPRE_DIV20\r\n#define RCC_SDADCSYSCLK_DIV24 RCC_CFGR_SDPRE_DIV24\r\n#define RCC_SDADCSYSCLK_DIV28 RCC_CFGR_SDPRE_DIV28\r\n#define RCC_SDADCSYSCLK_DIV32 RCC_CFGR_SDPRE_DIV32\r\n#define RCC_SDADCSYSCLK_DIV36 RCC_CFGR_SDPRE_DIV36\r\n#define RCC_SDADCSYSCLK_DIV40 RCC_CFGR_SDPRE_DIV40\r\n#define RCC_SDADCSYSCLK_DIV44 RCC_CFGR_SDPRE_DIV44\r\n#define RCC_SDADCSYSCLK_DIV48 RCC_CFGR_SDPRE_DIV48\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n/** @defgroup RCCEx_USB_Clock_Source RCC Extended USB Clock Source\r\n * @{\r\n */\r\n\r\n#define RCC_USBCLKSOURCE_PLL RCC_CFGR_USBPRE_DIV1\r\n#define RCC_USBCLKSOURCE_PLL_DIV1_5 RCC_CFGR_USBPRE_DIV1_5\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n\r\n/** @defgroup RCCEx_MCOx_Clock_Prescaler RCC Extended MCOx Clock Prescaler\r\n * @{\r\n */\r\n#if defined(RCC_CFGR_MCOPRE)\r\n\r\n#define RCC_MCODIV_1 (0x00000000U)\r\n#define RCC_MCODIV_2 (0x10000000U)\r\n#define RCC_MCODIV_4 (0x20000000U)\r\n#define RCC_MCODIV_8 (0x30000000U)\r\n#define RCC_MCODIV_16 (0x40000000U)\r\n#define RCC_MCODIV_32 (0x50000000U)\r\n#define RCC_MCODIV_64 (0x60000000U)\r\n#define RCC_MCODIV_128 (0x70000000U)\r\n\r\n#else\r\n \r\n#define RCC_MCODIV_1 (0x00000000U)\r\n\r\n#endif /* RCC_CFGR_MCOPRE */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_LSEDrive_Configuration RCC LSE Drive Configuration\r\n * @{\r\n */\r\n\r\n#define RCC_LSEDRIVE_LOW (0x00000000U) /*!< Xtal mode lower driving capability */\r\n#define RCC_LSEDRIVE_MEDIUMLOW RCC_BDCR_LSEDRV_1 /*!< Xtal mode medium low driving capability */\r\n#define RCC_LSEDRIVE_MEDIUMHIGH RCC_BDCR_LSEDRV_0 /*!< Xtal mode medium high driving capability */\r\n#define RCC_LSEDRIVE_HIGH RCC_BDCR_LSEDRV /*!< Xtal mode higher driving capability */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Macros RCC Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_PLL_Configuration RCC Extended PLL Configuration\r\n * @{ \r\n */ \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n/** @brief Macro to configure the PLL clock source, multiplication and division factors.\r\n * @note This macro must be used only when the PLL is disabled.\r\n *\r\n * @param __RCC_PLLSource__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n * @param __PREDIV__ specifies the predivider factor for PLL VCO input clock\r\n * This parameter must be a number between RCC_PREDIV_DIV1 and RCC_PREDIV_DIV16.\r\n * @param __PLLMUL__ specifies the multiplication factor for PLL VCO input clock\r\n * This parameter must be a number between RCC_PLL_MUL2 and RCC_PLL_MUL16.\r\n *\r\n */\r\n#define __HAL_RCC_PLL_CONFIG(__RCC_PLLSource__ , __PREDIV__, __PLLMUL__) \\\r\n do { \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_PREDIV, (__PREDIV__)); \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLMUL | RCC_CFGR_PLLSRC, (uint32_t)((__PLLMUL__)|(__RCC_PLLSource__))); \\\r\n } while(0U)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n/** @brief Macro to configure the PLL clock source and multiplication factor.\r\n * @note This macro must be used only when the PLL is disabled.\r\n *\r\n * @param __RCC_PLLSource__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n * @param __PLLMUL__ specifies the multiplication factor for PLL VCO input clock\r\n * This parameter must be a number between RCC_PLL_MUL2 and RCC_PLL_MUL16.\r\n *\r\n */\r\n#define __HAL_RCC_PLL_CONFIG(__RCC_PLLSource__ , __PLLMUL__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLMUL | RCC_CFGR_PLLSRC, (uint32_t)((__PLLMUL__)|(__RCC_PLLSource__)))\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n /* STM32F373xC || STM32F378xx */\r\n/**\r\n * @}\r\n */ \r\n \r\n#if defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n/** @defgroup RCCEx_HSE_Configuration RCC Extended HSE Configuration\r\n * @{ \r\n */ \r\n\r\n/**\r\n * @brief Macro to configure the External High Speed oscillator (HSE) Predivision factor for PLL.\r\n * @note Predivision factor can not be changed if PLL is used as system clock\r\n * In this case, you have to select another source of the system clock, disable the PLL and\r\n * then change the HSE predivision factor.\r\n * @param __HSE_PREDIV_VALUE__ specifies the division value applied to HSE.\r\n * This parameter must be a number between RCC_HSE_PREDIV_DIV1 and RCC_HSE_PREDIV_DIV16.\r\n */\r\n#define __HAL_RCC_HSE_PREDIV_CONFIG(__HSE_PREDIV_VALUE__) \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_PREDIV, (uint32_t)(__HSE_PREDIV_VALUE__))\r\n\r\n/**\r\n * @brief Macro to get prediv1 factor for PLL.\r\n */\r\n#define __HAL_RCC_HSE_GET_PREDIV() READ_BIT(RCC->CFGR2, RCC_CFGR2_PREDIV)\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n /* STM32F373xC || STM32F378xx */\r\n \r\n/** @defgroup RCCEx_AHB_Clock_Enable_Disable RCC Extended AHB Clock Enable Disable\r\n * @brief Enable or disable the AHB peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_ADC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_ADC1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_ADC1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_ADC1_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_ADC1EN))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_DMA2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_DMA2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_DMA2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOE_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOEEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOEEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_ADC12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_ADC12EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_ADC12EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_CLK_ENABLE() __HAL_RCC_ADC12_CLK_ENABLE()\r\n#define __HAL_RCC_ADC2_CLK_ENABLE() __HAL_RCC_ADC12_CLK_ENABLE()\r\n\r\n#define __HAL_RCC_DMA2_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_DMA2EN))\r\n#define __HAL_RCC_GPIOE_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOEEN))\r\n#define __HAL_RCC_ADC12_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_ADC12EN))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_CLK_DISABLE() __HAL_RCC_ADC12_CLK_DISABLE()\r\n#define __HAL_RCC_ADC2_CLK_DISABLE() __HAL_RCC_ADC12_CLK_DISABLE()\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_ADC34_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_ADC34EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_ADC34EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_ADC34_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_ADC34EN))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_ADC12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_ADC12EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_ADC12EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_CLK_ENABLE() __HAL_RCC_ADC12_CLK_ENABLE()\r\n#define __HAL_RCC_ADC2_CLK_ENABLE() __HAL_RCC_ADC12_CLK_ENABLE()\r\n\r\n#define __HAL_RCC_ADC12_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_ADC12EN))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_CLK_DISABLE() __HAL_RCC_ADC12_CLK_DISABLE()\r\n#define __HAL_RCC_ADC2_CLK_DISABLE() __HAL_RCC_ADC12_CLK_DISABLE()\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_DMA2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_DMA2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_DMA2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOE_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOEEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOEEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_DMA2_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_DMA2EN))\r\n#define __HAL_RCC_GPIOE_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOEEN))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_FMC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_FMCEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_FMCEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOGEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOGEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_GPIOH_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHBENR, RCC_AHBENR_GPIOHEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHBENR, RCC_AHBENR_GPIOHEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_FMC_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_FMCEN))\r\n#define __HAL_RCC_GPIOG_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOGEN))\r\n#define __HAL_RCC_GPIOH_CLK_DISABLE() (RCC->AHBENR &= ~(RCC_AHBENR_GPIOHEN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_APB1_Clock_Enable_Disable RCC Extended APB1 Clock Enable Disable\r\n * @brief Enable or disable the Low Speed APB (APB1) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_I2C3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI2EN))\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI3EN))\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C2EN))\r\n#define __HAL_RCC_I2C3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C3EN))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM4EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM4EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_UART4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_UART4EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_UART4EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_UART5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_UART5EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_UART5EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM3EN))\r\n#define __HAL_RCC_TIM4_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM4EN))\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI2EN))\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI3EN))\r\n#define __HAL_RCC_UART4_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_UART4EN))\r\n#define __HAL_RCC_UART5_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_UART5EN))\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C2EN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_DAC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM3EN))\r\n#define __HAL_RCC_DAC2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_DAC2EN))\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM4EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM4EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM5EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM5EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM12EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM12EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM13_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM13EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM13EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM14_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM14EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM14EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM18_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM18EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM18EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_SPI3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_DAC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_DAC2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_CEC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_CECEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_CECEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM3EN))\r\n#define __HAL_RCC_TIM4_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM4EN))\r\n#define __HAL_RCC_TIM5_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM5EN))\r\n#define __HAL_RCC_TIM12_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM12EN))\r\n#define __HAL_RCC_TIM13_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM13EN))\r\n#define __HAL_RCC_TIM14_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM14EN))\r\n#define __HAL_RCC_TIM18_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM18EN))\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI2EN))\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_SPI3EN))\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C2EN))\r\n#define __HAL_RCC_DAC2_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_DAC2EN))\r\n#define __HAL_RCC_CEC_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_CECEN))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx) \\\r\n || defined(STM32F303xC) || defined(STM32F358xx) \\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx) \r\n#define __HAL_RCC_TIM7_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM7EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_TIM7EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM7_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_TIM7EN))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n#define __HAL_RCC_USB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_USBEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_USBEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_USB_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_USBEN))\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if !defined(STM32F301x8)\r\n#define __HAL_RCC_CAN1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_CANEN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_CANEN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_CAN1_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_CANEN))\r\n#endif /* STM32F301x8*/\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_I2C3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR, RCC_APB1ENR_I2C3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_I2C3_CLK_DISABLE() (RCC->APB1ENR &= ~(RCC_APB1ENR_I2C3EN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCCEx_APB2_Clock_Enable_Disable RCC Extended APB2 Clock Enable Disable\r\n * @brief Enable or disable the High Speed APB (APB2) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{ \r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SPI1EN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM8_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM8_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM8EN))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SPI1EN))\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n#define __HAL_RCC_HRTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_HRTIM1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_HRTIM1EN))\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_ADC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_ADC1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_ADC1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM19_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM19EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM19EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SDADC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SDADC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC2EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC2EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_SDADC3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC3EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SDADC3EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_ADC1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_ADC1EN))\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SPI1EN))\r\n#define __HAL_RCC_TIM19_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM19EN))\r\n#define __HAL_RCC_SDADC1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SDADC1EN))\r\n#define __HAL_RCC_SDADC2_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SDADC2EN))\r\n#define __HAL_RCC_SDADC3_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SDADC3EN))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_TIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_TIM1_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM1EN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_SPI4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n\r\n#define __HAL_RCC_SPI4_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_SPI4EN))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_TIM20_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN);\\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN);\\\r\n UNUSED(tmpreg); \\\r\n } while(0U)\r\n#define __HAL_RCC_TIM20_CLK_DISABLE() (RCC->APB2ENR &= ~(RCC_APB2ENR_TIM20EN))\r\n#endif /* STM32F303xE || STM32F398xx */\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCCEx_AHB_Peripheral_Clock_Enable_Disable_Status RCC Extended AHB Peripheral Clock Enable Disable Status\r\n * @brief Get the enable or disable status of the AHB peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */ \r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_ADC1_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC1EN)) != RESET)\r\n\r\n#define __HAL_RCC_ADC1_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC1EN)) == RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_DMA2_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA2EN)) != RESET)\r\n#define __HAL_RCC_GPIOE_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOEEN)) != RESET)\r\n#define __HAL_RCC_ADC12_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC12EN)) != RESET)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA2EN)) == RESET)\r\n#define __HAL_RCC_GPIOE_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOEEN)) == RESET)\r\n#define __HAL_RCC_ADC12_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC12EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_ADC34_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC34EN)) != RESET)\r\n\r\n#define __HAL_RCC_ADC34_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC34EN)) == RESET)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_ADC12_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC12EN)) != RESET)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_ADC12EN)) == RESET)\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_DMA2_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA2EN)) != RESET)\r\n#define __HAL_RCC_GPIOE_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOEEN)) != RESET)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_DMA2EN)) == RESET)\r\n#define __HAL_RCC_GPIOE_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOEEN)) == RESET)\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_FMC_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_FMCEN)) != RESET)\r\n#define __HAL_RCC_GPIOG_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOGEN)) != RESET)\r\n#define __HAL_RCC_GPIOH_IS_CLK_ENABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOHEN)) != RESET)\r\n\r\n#define __HAL_RCC_FMC_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_FMCEN)) == RESET)\r\n#define __HAL_RCC_GPIOG_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOGEN)) == RESET)\r\n#define __HAL_RCC_GPIOH_IS_CLK_DISABLED() ((RCC->AHBENR & (RCC_AHBENR_GPIOHEN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCCEx_APB1_Clock_Enable_Disable_Status RCC Extended APB1 Peripheral Clock Enable Disable Status\r\n * @brief Get the enable or disable status of the APB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) != RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) != RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) != RESET)\r\n#define __HAL_RCC_I2C3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C3EN)) != RESET)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) == RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) == RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) == RESET)\r\n#define __HAL_RCC_I2C3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C3EN)) == RESET)\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) != RESET)\r\n#define __HAL_RCC_TIM4_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM4EN)) != RESET)\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) != RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) != RESET)\r\n#define __HAL_RCC_UART4_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_UART4EN)) != RESET)\r\n#define __HAL_RCC_UART5_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_UART5EN)) != RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) == RESET)\r\n#define __HAL_RCC_TIM4_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM4EN)) == RESET)\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) == RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) == RESET)\r\n#define __HAL_RCC_UART4_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_UART4EN)) == RESET)\r\n#define __HAL_RCC_UART5_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_UART5EN)) == RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) != RESET)\r\n#define __HAL_RCC_DAC2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC2EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) == RESET)\r\n#define __HAL_RCC_DAC2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC2EN)) == RESET)\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) != RESET)\r\n#define __HAL_RCC_TIM4_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM4EN)) != RESET)\r\n#define __HAL_RCC_TIM5_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM5EN)) != RESET)\r\n#define __HAL_RCC_TIM12_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM12EN)) != RESET)\r\n#define __HAL_RCC_TIM13_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM13EN)) != RESET)\r\n#define __HAL_RCC_TIM14_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM14EN)) != RESET)\r\n#define __HAL_RCC_TIM18_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM18EN)) != RESET)\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) != RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) != RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) != RESET)\r\n#define __HAL_RCC_DAC2_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC2EN)) != RESET)\r\n#define __HAL_RCC_CEC_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_CECEN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM3EN)) == RESET)\r\n#define __HAL_RCC_TIM4_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM4EN)) == RESET)\r\n#define __HAL_RCC_TIM5_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM5EN)) == RESET)\r\n#define __HAL_RCC_TIM12_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM12EN)) == RESET)\r\n#define __HAL_RCC_TIM13_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM13EN)) == RESET)\r\n#define __HAL_RCC_TIM14_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM14EN)) == RESET)\r\n#define __HAL_RCC_TIM18_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM18EN)) == RESET)\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI2EN)) == RESET)\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_SPI3EN)) == RESET)\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C2EN)) == RESET)\r\n#define __HAL_RCC_DAC2_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_DAC2EN)) == RESET)\r\n#define __HAL_RCC_CEC_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_CECEN)) == RESET)\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx) \\\r\n || defined(STM32F303xC) || defined(STM32F358xx) \\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx) \r\n#define __HAL_RCC_TIM7_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM7EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_TIM7EN)) == RESET)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n#define __HAL_RCC_USB_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USBEN)) != RESET)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_USBEN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if !defined(STM32F301x8)\r\n#define __HAL_RCC_CAN1_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_CANEN)) != RESET)\r\n\r\n#define __HAL_RCC_CAN1_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_CANEN)) == RESET)\r\n#endif /* STM32F301x8*/\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_I2C3_IS_CLK_ENABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C3EN)) != RESET)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_DISABLED() ((RCC->APB1ENR & (RCC_APB1ENR_I2C3EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */ \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_APB2_Clock_Enable_Disable_Status RCC Extended APB2 Peripheral Clock Enable Disable Status\r\n * @brief Get the enable or disable status of the APB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) != RESET)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM8_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM8EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM8EN)) == RESET)\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) != RESET)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) == RESET)\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_HRTIM1EN)) != RESET)\r\n\r\n#define __HAL_RCC_HRTIM1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_HRTIM1EN)) == RESET)\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_ADC1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_ADC1EN)) != RESET)\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) != RESET)\r\n#define __HAL_RCC_TIM19_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM19EN)) != RESET)\r\n#define __HAL_RCC_SDADC1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC1EN)) != RESET)\r\n#define __HAL_RCC_SDADC2_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC2EN)) != RESET)\r\n#define __HAL_RCC_SDADC3_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC3EN)) != RESET)\r\n\r\n#define __HAL_RCC_ADC1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_ADC1EN)) == RESET)\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI1EN)) == RESET)\r\n#define __HAL_RCC_TIM19_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM19EN)) == RESET)\r\n#define __HAL_RCC_SDADC1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC1EN)) == RESET)\r\n#define __HAL_RCC_SDADC2_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC2EN)) == RESET)\r\n#define __HAL_RCC_SDADC3_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SDADC3EN)) == RESET)\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_TIM1_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM1EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM1EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_SPI4_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI4EN)) != RESET)\r\n\r\n#define __HAL_RCC_SPI4_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_SPI4EN)) == RESET)\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_TIM20_IS_CLK_ENABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM20EN)) != RESET)\r\n\r\n#define __HAL_RCC_TIM20_IS_CLK_DISABLED() ((RCC->APB2ENR & (RCC_APB2ENR_TIM20EN)) == RESET)\r\n#endif /* STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCCEx_AHB_Force_Release_Reset RCC Extended AHB Force Release Reset\r\n * @brief Force or release AHB peripheral reset.\r\n * @{ \r\n */\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_ADC1_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_ADC1RST))\r\n\r\n#define __HAL_RCC_ADC1_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_ADC1RST))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_GPIOE_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOERST))\r\n#define __HAL_RCC_ADC12_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_ADC12RST))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_FORCE_RESET() __HAL_RCC_ADC12_FORCE_RESET()\r\n#define __HAL_RCC_ADC2_FORCE_RESET() __HAL_RCC_ADC12_FORCE_RESET()\r\n\r\n#define __HAL_RCC_GPIOE_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOERST))\r\n#define __HAL_RCC_ADC12_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_ADC12RST))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_RELEASE_RESET() __HAL_RCC_ADC12_RELEASE_RESET()\r\n#define __HAL_RCC_ADC2_RELEASE_RESET() __HAL_RCC_ADC12_RELEASE_RESET()\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_ADC34_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_ADC34RST))\r\n\r\n#define __HAL_RCC_ADC34_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_ADC34RST))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_ADC12_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_ADC12RST))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_FORCE_RESET() __HAL_RCC_ADC12_FORCE_RESET()\r\n#define __HAL_RCC_ADC2_FORCE_RESET() __HAL_RCC_ADC12_FORCE_RESET()\r\n\r\n#define __HAL_RCC_ADC12_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_ADC12RST))\r\n/* Aliases for STM32 F3 compatibility */\r\n#define __HAL_RCC_ADC1_RELEASE_RESET() __HAL_RCC_ADC12_RELEASE_RESET()\r\n#define __HAL_RCC_ADC2_RELEASE_RESET() __HAL_RCC_ADC12_RELEASE_RESET()\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_GPIOE_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOERST))\r\n\r\n#define __HAL_RCC_GPIOE_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOERST))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_FMC_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_FMCRST))\r\n#define __HAL_RCC_GPIOG_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOGRST))\r\n#define __HAL_RCC_GPIOH_FORCE_RESET() (RCC->AHBRSTR |= (RCC_AHBRSTR_GPIOHRST))\r\n\r\n#define __HAL_RCC_FMC_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_FMCRST))\r\n#define __HAL_RCC_GPIOG_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOGRST))\r\n#define __HAL_RCC_GPIOH_RELEASE_RESET() (RCC->AHBRSTR &= ~(RCC_AHBRSTR_GPIOHRST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_APB1_Force_Release_Reset RCC Extended APB1 Force Release Reset\r\n * @brief Force or release APB1 peripheral reset.\r\n * @{ \r\n */\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_SPI2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_I2C2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C2RST))\r\n#define __HAL_RCC_I2C3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C3RST))\r\n\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C2RST))\r\n#define __HAL_RCC_I2C3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C3RST))\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_TIM4_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM4RST))\r\n#define __HAL_RCC_SPI2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_UART4_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_UART4RST))\r\n#define __HAL_RCC_UART5_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_UART5RST))\r\n#define __HAL_RCC_I2C2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C2RST))\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_TIM4_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM4RST))\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_UART4_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_UART4RST))\r\n#define __HAL_RCC_UART5_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_UART5RST))\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C2RST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_TIM3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_DAC2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_DAC2RST))\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_DAC2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_DAC2RST))\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_TIM3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_TIM4_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM4RST))\r\n#define __HAL_RCC_TIM5_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM5RST))\r\n#define __HAL_RCC_TIM12_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM12RST))\r\n#define __HAL_RCC_TIM13_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM13RST))\r\n#define __HAL_RCC_TIM14_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM14RST))\r\n#define __HAL_RCC_TIM18_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM18RST))\r\n#define __HAL_RCC_SPI2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_I2C2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C2RST))\r\n#define __HAL_RCC_DAC2_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_DAC2RST))\r\n#define __HAL_RCC_CEC_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_CECRST))\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM3RST))\r\n#define __HAL_RCC_TIM4_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM4RST))\r\n#define __HAL_RCC_TIM5_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM5RST))\r\n#define __HAL_RCC_TIM12_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM12RST))\r\n#define __HAL_RCC_TIM13_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM13RST))\r\n#define __HAL_RCC_TIM14_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM14RST))\r\n#define __HAL_RCC_TIM18_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM18RST))\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI2RST))\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_SPI3RST))\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C2RST))\r\n#define __HAL_RCC_DAC2_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_DAC2RST))\r\n#define __HAL_RCC_CEC_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_CECRST))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx) \r\n#define __HAL_RCC_TIM7_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_TIM7RST))\r\n\r\n#define __HAL_RCC_TIM7_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_TIM7RST))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n#define __HAL_RCC_USB_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_USBRST))\r\n\r\n#define __HAL_RCC_USB_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_USBRST))\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if !defined(STM32F301x8)\r\n#define __HAL_RCC_CAN1_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_CANRST))\r\n\r\n#define __HAL_RCC_CAN1_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_CANRST))\r\n#endif /* STM32F301x8*/\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_I2C3_FORCE_RESET() (RCC->APB1RSTR |= (RCC_APB1RSTR_I2C3RST))\r\n\r\n#define __HAL_RCC_I2C3_RELEASE_RESET() (RCC->APB1RSTR &= ~(RCC_APB1RSTR_I2C3RST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_APB2_Force_Release_Reset RCC Extended APB2 Force Release Reset\r\n * @brief Force or release APB2 peripheral reset.\r\n * @{ \r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_SPI1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SPI1RST))\r\n\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SPI1RST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_RCC_TIM8_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM8RST))\r\n\r\n#define __HAL_RCC_TIM8_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM8RST))\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_RCC_SPI1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SPI1RST))\r\n\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SPI1RST))\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n#define __HAL_RCC_HRTIM1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_HRTIM1RST))\r\n\r\n#define __HAL_RCC_HRTIM1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_HRTIM1RST))\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define __HAL_RCC_ADC1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_ADC1RST))\r\n#define __HAL_RCC_SPI1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SPI1RST))\r\n#define __HAL_RCC_TIM19_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM19RST))\r\n#define __HAL_RCC_SDADC1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SDADC1RST))\r\n#define __HAL_RCC_SDADC2_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SDADC2RST))\r\n#define __HAL_RCC_SDADC3_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SDADC3RST))\r\n\r\n#define __HAL_RCC_ADC1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_ADC1RST))\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SPI1RST))\r\n#define __HAL_RCC_TIM19_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM19RST))\r\n#define __HAL_RCC_SDADC1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SDADC1RST))\r\n#define __HAL_RCC_SDADC2_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SDADC2RST))\r\n#define __HAL_RCC_SDADC3_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SDADC3RST))\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n#define __HAL_RCC_TIM1_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM1RST))\r\n\r\n#define __HAL_RCC_TIM1_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM1RST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_SPI4_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_SPI4RST))\r\n\r\n#define __HAL_RCC_SPI4_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_SPI4RST))\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n#define __HAL_RCC_TIM20_FORCE_RESET() (RCC->APB2RSTR |= (RCC_APB2RSTR_TIM20RST))\r\n\r\n#define __HAL_RCC_TIM20_RELEASE_RESET() (RCC->APB2RSTR &= ~(RCC_APB2RSTR_TIM20RST))\r\n#endif /* STM32F303xE || STM32F398xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/** @defgroup RCCEx_I2Cx_Clock_Config RCC Extended I2Cx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n * @param __I2C2CLKSource__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C2SW, (uint32_t)(__I2C2CLKSource__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C2SW)))\r\n\r\n/** @brief Macro to configure the I2C3 clock (I2C3CLK).\r\n * @param __I2C3CLKSource__ specifies the I2C3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_I2C3_CONFIG(__I2C3CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C3SW, (uint32_t)(__I2C3CLKSource__))\r\n\r\n/** @brief Macro to get the I2C3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_GET_I2C3_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C3SW)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the TIM1 clock (TIM1CLK).\r\n * @param __TIM1CLKSource__ specifies the TIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_TIM1_CONFIG(__TIM1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM1SW, (uint32_t)(__TIM1CLKSource__))\r\n\r\n/** @brief Macro to get the TIM1 clock (TIM1CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_GET_TIM1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM1SW)))\r\n\r\n/** @brief Macro to configure the TIM15 clock (TIM15CLK).\r\n * @param __TIM15CLKSource__ specifies the TIM15 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM15CLK_HCLK HCLK selected as TIM15 clock\r\n * @arg @ref RCC_TIM15CLK_PLL PLL Clock selected as TIM15 clock\r\n */\r\n#define __HAL_RCC_TIM15_CONFIG(__TIM15CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM15SW, (uint32_t)(__TIM15CLKSource__))\r\n\r\n/** @brief Macro to get the TIM15 clock (TIM15CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM15CLK_HCLK HCLK selected as TIM15 clock\r\n * @arg @ref RCC_TIM15CLK_PLL PLL Clock selected as TIM15 clock\r\n */\r\n#define __HAL_RCC_GET_TIM15_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM15SW)))\r\n\r\n/** @brief Macro to configure the TIM16 clock (TIM16CLK).\r\n * @param __TIM16CLKSource__ specifies the TIM16 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM16CLK_HCLK HCLK selected as TIM16 clock\r\n * @arg @ref RCC_TIM16CLK_PLL PLL Clock selected as TIM16 clock\r\n */\r\n#define __HAL_RCC_TIM16_CONFIG(__TIM16CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM16SW, (uint32_t)(__TIM16CLKSource__))\r\n\r\n/** @brief Macro to get the TIM16 clock (TIM16CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM16CLK_HCLK HCLK selected as TIM16 clock\r\n * @arg @ref RCC_TIM16CLK_PLL PLL Clock selected as TIM16 clock\r\n */\r\n#define __HAL_RCC_GET_TIM16_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM16SW)))\r\n\r\n/** @brief Macro to configure the TIM17 clock (TIM17CLK).\r\n * @param __TIM17CLKSource__ specifies the TIM17 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM17CLK_HCLK HCLK selected as TIM17 clock\r\n * @arg @ref RCC_TIM17CLK_PLL PLL Clock selected as TIM17 clock\r\n */\r\n#define __HAL_RCC_TIM17_CONFIG(__TIM17CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM17SW, (uint32_t)(__TIM17CLKSource__))\r\n\r\n/** @brief Macro to get the TIM17 clock (TIM17CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM17CLK_HCLK HCLK selected as TIM17 clock\r\n * @arg @ref RCC_TIM17CLK_PLL PLL Clock selected as TIM17 clock\r\n */\r\n#define __HAL_RCC_GET_TIM17_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM17SW)))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2Sx_Clock_Config RCC Extended I2Sx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the I2S clock source (I2SCLK).\r\n * @note This function must be called before enabling the I2S APB clock.\r\n * @param __I2SCLKSource__ specifies the I2S clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK SYSCLK clock used as I2S clock source\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT External clock mapped on the I2S_CKIN pin\r\n * used as I2S clock source\r\n */\r\n#define __HAL_RCC_I2S_CONFIG(__I2SCLKSource__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_I2SSRC, (uint32_t)(__I2SCLKSource__))\r\n\r\n/** @brief Macro to get the I2S clock source (I2SCLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK SYSCLK clock used as I2S clock source\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT External clock mapped on the I2S_CKIN pin\r\n * used as I2S clock source\r\n */\r\n#define __HAL_RCC_GET_I2S_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_I2SSRC)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADCx_Clock_Config RCC Extended ADCx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the ADC1 clock (ADC1CLK).\r\n * @param __ADC1CLKSource__ specifies the ADC1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC1PLLCLK_OFF ADC1 PLL clock disabled, ADC1 can use AHB clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 clock\r\n */\r\n#define __HAL_RCC_ADC1_CONFIG(__ADC1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADC1PRES, (uint32_t)(__ADC1CLKSource__))\r\n\r\n/** @brief Macro to get the ADC1 clock\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC1PLLCLK_OFF ADC1 PLL clock disabled, ADC1 can use AHB clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 clock\r\n */\r\n#define __HAL_RCC_GET_ADC1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR2, RCC_CFGR2_ADC1PRES)))\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n/** @defgroup RCCEx_I2Cx_Clock_Config RCC Extended I2Cx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n * @param __I2C2CLKSource__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C2SW, (uint32_t)(__I2C2CLKSource__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C2SW)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADCx_Clock_Config RCC Extended ADCx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the ADC1 & ADC2 clock (ADC12CLK).\r\n * @param __ADC12CLKSource__ specifies the ADC1 & ADC2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC12PLLCLK_OFF ADC1 & ADC2 PLL clock disabled, ADC1 & ADC2 can use AHB clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 & ADC2 clock\r\n */\r\n#define __HAL_RCC_ADC12_CONFIG(__ADC12CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADCPRE12, (uint32_t)(__ADC12CLKSource__))\r\n\r\n/** @brief Macro to get the ADC1 & ADC2 clock\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC12PLLCLK_OFF ADC1 & ADC2 PLL clock disabled, ADC1 & ADC2 can use AHB clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 & ADC2 clock\r\n */\r\n#define __HAL_RCC_GET_ADC12_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR2, RCC_CFGR2_ADCPRE12)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the TIM1 clock (TIM1CLK).\r\n * @param __TIM1CLKSource__ specifies the TIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_TIM1_CONFIG(__TIM1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM1SW, (uint32_t)(__TIM1CLKSource__))\r\n\r\n/** @brief Macro to get the TIM1 clock (TIM1CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_GET_TIM1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM1SW)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2Sx_Clock_Config RCC Extended I2Sx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the I2S clock source (I2SCLK).\r\n * @note This function must be called before enabling the I2S APB clock.\r\n * @param __I2SCLKSource__ specifies the I2S clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK SYSCLK clock used as I2S clock source\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT External clock mapped on the I2S_CKIN pin\r\n * used as I2S clock source\r\n */\r\n#define __HAL_RCC_I2S_CONFIG(__I2SCLKSource__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_I2SSRC, (uint32_t)(__I2SCLKSource__))\r\n\r\n/** @brief Macro to get the I2S clock source (I2SCLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK SYSCLK clock used as I2S clock source\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT External clock mapped on the I2S_CKIN pin\r\n * used as I2S clock source\r\n */\r\n#define __HAL_RCC_GET_I2S_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_I2SSRC)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_UARTx_Clock_Config RCC Extended UARTx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the UART4 clock (UART4CLK).\r\n * @param __UART4CLKSource__ specifies the UART4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n */\r\n#define __HAL_RCC_UART4_CONFIG(__UART4CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_UART4SW, (uint32_t)(__UART4CLKSource__))\r\n\r\n/** @brief Macro to get the UART4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n */\r\n#define __HAL_RCC_GET_UART4_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_UART4SW)))\r\n\r\n/** @brief Macro to configure the UART5 clock (UART5CLK).\r\n * @param __UART5CLKSource__ specifies the UART5 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n */\r\n#define __HAL_RCC_UART5_CONFIG(__UART5CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_UART5SW, (uint32_t)(__UART5CLKSource__))\r\n\r\n/** @brief Macro to get the UART5 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n */\r\n#define __HAL_RCC_GET_UART5_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_UART5SW)))\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n/** @defgroup RCCEx_ADCx_Clock_Config RCC Extended ADCx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the ADC3 & ADC4 clock (ADC34CLK).\r\n * @param __ADC34CLKSource__ specifies the ADC3 & ADC4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC34PLLCLK_OFF ADC3 & ADC4 PLL clock disabled, ADC3 & ADC4 can use AHB clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV1 PLL clock divided by 1 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV2 PLL clock divided by 2 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV4 PLL clock divided by 4 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV6 PLL clock divided by 6 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV8 PLL clock divided by 8 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV10 PLL clock divided by 10 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV12 PLL clock divided by 12 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV16 PLL clock divided by 16 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV32 PLL clock divided by 32 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV64 PLL clock divided by 64 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV128 PLL clock divided by 128 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV256 PLL clock divided by 256 selected as ADC3 & ADC4 clock\r\n */\r\n#define __HAL_RCC_ADC34_CONFIG(__ADC34CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADCPRE34, (uint32_t)(__ADC34CLKSource__))\r\n\r\n/** @brief Macro to get the ADC3 & ADC4 clock\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC34PLLCLK_OFF ADC3 & ADC4 PLL clock disabled, ADC3 & ADC4 can use AHB clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV1 PLL clock divided by 1 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV2 PLL clock divided by 2 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV4 PLL clock divided by 4 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV6 PLL clock divided by 6 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV8 PLL clock divided by 8 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV10 PLL clock divided by 10 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV12 PLL clock divided by 12 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV16 PLL clock divided by 16 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV32 PLL clock divided by 32 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV64 PLL clock divided by 64 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV128 PLL clock divided by 128 selected as ADC3 & ADC4 clock\r\n * @arg @ref RCC_ADC34PLLCLK_DIV256 PLL clock divided by 256 selected as ADC3 & ADC4 clock\r\n */\r\n#define __HAL_RCC_GET_ADC34_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR2, RCC_CFGR2_ADCPRE34)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the TIM8 clock (TIM8CLK).\r\n * @param __TIM8CLKSource__ specifies the TIM8 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM8CLK_HCLK HCLK selected as TIM8 clock\r\n * @arg @ref RCC_TIM8CLK_PLLCLK PLL Clock selected as TIM8 clock\r\n */\r\n#define __HAL_RCC_TIM8_CONFIG(__TIM8CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM8SW, (uint32_t)(__TIM8CLKSource__))\r\n\r\n/** @brief Macro to get the TIM8 clock (TIM8CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM8CLK_HCLK HCLK selected as TIM8 clock\r\n * @arg @ref RCC_TIM8CLK_PLLCLK PLL Clock selected as TIM8 clock\r\n */\r\n#define __HAL_RCC_GET_TIM8_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM8SW)))\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n/** @defgroup RCCEx_ADCx_Clock_Config RCC Extended ADCx Clock Config\r\n * @{ \r\n */ \r\n\r\n/** @brief Macro to configure the ADC1 & ADC2 clock (ADC12CLK).\r\n * @param __ADC12CLKSource__ specifies the ADC1 & ADC2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC12PLLCLK_OFF ADC1 & ADC2 PLL clock disabled, ADC1 & ADC2 can use AHB clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 & ADC2 clock\r\n */\r\n#define __HAL_RCC_ADC12_CONFIG(__ADC12CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADCPRE12, (uint32_t)(__ADC12CLKSource__))\r\n\r\n/** @brief Macro to get the ADC1 & ADC2 clock\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC12PLLCLK_OFF ADC1 & ADC2 PLL clock disabled, ADC1 & ADC2 can use AHB clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV1 PLL clock divided by 1 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV2 PLL clock divided by 2 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV4 PLL clock divided by 4 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV6 PLL clock divided by 6 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV8 PLL clock divided by 8 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV10 PLL clock divided by 10 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV12 PLL clock divided by 12 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV16 PLL clock divided by 16 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV32 PLL clock divided by 32 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV64 PLL clock divided by 64 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV128 PLL clock divided by 128 selected as ADC1 & ADC2 clock\r\n * @arg @ref RCC_ADC12PLLCLK_DIV256 PLL clock divided by 256 selected as ADC1 & ADC2 clock\r\n */\r\n#define __HAL_RCC_GET_ADC12_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR2, RCC_CFGR2_ADCPRE12))) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the TIM1 clock (TIM1CLK).\r\n * @param __TIM1CLKSource__ specifies the TIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_TIM1_CONFIG(__TIM1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM1SW, (uint32_t)(__TIM1CLKSource__))\r\n\r\n/** @brief Macro to get the TIM1 clock (TIM1CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM1CLK_HCLK HCLK selected as TIM1 clock\r\n * @arg @ref RCC_TIM1CLK_PLLCLK PLL Clock selected as TIM1 clock\r\n */\r\n#define __HAL_RCC_GET_TIM1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM1SW)))\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F334x8)\r\n/** @defgroup RCCEx_HRTIMx_Clock_Config RCC Extended HRTIMx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the HRTIM1 clock.\r\n * @param __HRTIM1CLKSource__ specifies the HRTIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_HRTIM1CLK_HCLK HCLK selected as HRTIM1 clock\r\n * @arg @ref RCC_HRTIM1CLK_PLLCLK PLL Clock selected as HRTIM1 clock\r\n */\r\n#define __HAL_RCC_HRTIM1_CONFIG(__HRTIM1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_HRTIM1SW, (uint32_t)(__HRTIM1CLKSource__))\r\n\r\n/** @brief Macro to get the HRTIM1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_HRTIM1CLK_HCLK HCLK selected as HRTIM1 clock\r\n * @arg @ref RCC_HRTIM1CLK_PLLCLK PLL Clock selected as HRTIM1 clock\r\n */\r\n#define __HAL_RCC_GET_HRTIM1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_HRTIM1SW)))\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/** @defgroup RCCEx_I2Cx_Clock_Config RCC Extended I2Cx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n * @param __I2C2CLKSource__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C2SW, (uint32_t)(__I2C2CLKSource__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C2SW)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADCx_Clock_Config RCC Extended ADCx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the ADC1 clock (ADC1CLK).\r\n * @param __ADC1CLKSource__ specifies the ADC1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC1PCLK2_DIV2 PCLK2 clock divided by 2 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV4 PCLK2 clock divided by 4 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV6 PCLK2 clock divided by 6 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV8 PCLK2 clock divided by 8 selected as ADC1 clock\r\n */\r\n#define __HAL_RCC_ADC1_CONFIG(__ADC1CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_ADCPRE, (uint32_t)(__ADC1CLKSource__))\r\n\r\n/** @brief Macro to get the ADC1 clock (ADC1CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC1PCLK2_DIV2 PCLK2 clock divided by 2 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV4 PCLK2 clock divided by 4 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV6 PCLK2 clock divided by 6 selected as ADC1 clock\r\n * @arg @ref RCC_ADC1PCLK2_DIV8 PCLK2 clock divided by 8 selected as ADC1 clock\r\n */\r\n#define __HAL_RCC_GET_ADC1_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_ADCPRE)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_SDADCx_Clock_Config RCC Extended SDADCx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the SDADCx clock (SDADCxCLK).\r\n * @param __SDADCPrescaler__ specifies the SDADCx system clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_SDADCSYSCLK_DIV1 SYSCLK clock selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV2 SYSCLK clock divided by 2 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV4 SYSCLK clock divided by 4 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV6 SYSCLK clock divided by 6 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV8 SYSCLK clock divided by 8 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV10 SYSCLK clock divided by 10 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV12 SYSCLK clock divided by 12 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV14 SYSCLK clock divided by 14 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV16 SYSCLK clock divided by 16 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV20 SYSCLK clock divided by 20 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV24 SYSCLK clock divided by 24 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV28 SYSCLK clock divided by 28 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV32 SYSCLK clock divided by 32 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV36 SYSCLK clock divided by 36 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV40 SYSCLK clock divided by 40 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV44 SYSCLK clock divided by 44 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV48 SYSCLK clock divided by 48 selected as SDADCx clock\r\n */\r\n#define __HAL_RCC_SDADC_CONFIG(__SDADCPrescaler__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SDPRE, (uint32_t)(__SDADCPrescaler__))\r\n\r\n/** @brief Macro to get the SDADCx clock prescaler.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_SDADCSYSCLK_DIV1 SYSCLK clock selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV2 SYSCLK clock divided by 2 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV4 SYSCLK clock divided by 4 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV6 SYSCLK clock divided by 6 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV8 SYSCLK clock divided by 8 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV10 SYSCLK clock divided by 10 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV12 SYSCLK clock divided by 12 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV14 SYSCLK clock divided by 14 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV16 SYSCLK clock divided by 16 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV20 SYSCLK clock divided by 20 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV24 SYSCLK clock divided by 24 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV28 SYSCLK clock divided by 28 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV32 SYSCLK clock divided by 32 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV36 SYSCLK clock divided by 36 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV40 SYSCLK clock divided by 40 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV44 SYSCLK clock divided by 44 selected as SDADCx clock\r\n * @arg @ref RCC_SDADCSYSCLK_DIV48 SYSCLK clock divided by 48 selected as SDADCx clock\r\n */\r\n#define __HAL_RCC_GET_SDADC_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_SDPRE)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CECx_Clock_Config RCC Extended CECx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the CEC clock.\r\n * @param __CECCLKSource__ specifies the CEC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CECCLKSOURCE_HSI HSI selected as CEC clock\r\n * @arg @ref RCC_CECCLKSOURCE_LSE LSE selected as CEC clock\r\n */\r\n#define __HAL_RCC_CEC_CONFIG(__CECCLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_CECSW, (uint32_t)(__CECCLKSource__))\r\n\r\n/** @brief Macro to get the HDMI CEC clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_CECCLKSOURCE_HSI HSI selected as CEC clock\r\n * @arg @ref RCC_CECCLKSOURCE_LSE LSE selected as CEC clock\r\n */\r\n#define __HAL_RCC_GET_CEC_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_CECSW)))\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n\r\n/** @defgroup RCCEx_USBx_Clock_Config RCC Extended USBx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the USB clock (USBCLK).\r\n * @param __USBCLKSource__ specifies the USB clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL Clock divided by 1 selected as USB clock\r\n * @arg @ref RCC_USBCLKSOURCE_PLL_DIV1_5 PLL Clock divided by 1.5 selected as USB clock\r\n */\r\n#define __HAL_RCC_USB_CONFIG(__USBCLKSource__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_USBPRE, (uint32_t)(__USBCLKSource__))\r\n\r\n/** @brief Macro to get the USB clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL Clock divided by 1 selected as USB clock\r\n * @arg @ref RCC_USBCLKSOURCE_PLL_DIV1_5 PLL Clock divided by 1.5 selected as USB clock\r\n */\r\n#define __HAL_RCC_GET_USB_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_USBPRE)))\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n\r\n/** @defgroup RCCEx_I2Cx_Clock_Config RCC Extended I2Cx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the I2C3 clock (I2C3CLK).\r\n * @param __I2C3CLKSource__ specifies the I2C3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_I2C3_CONFIG(__I2C3CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_I2C3SW, (uint32_t)(__I2C3CLKSource__))\r\n\r\n/** @brief Macro to get the I2C3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_GET_I2C3_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_I2C3SW)))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config\r\n * @{ \r\n */ \r\n/** @brief Macro to configure the TIM2 clock (TIM2CLK).\r\n * @param __TIM2CLKSource__ specifies the TIM2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM2CLK_HCLK HCLK selected as TIM2 clock\r\n * @arg @ref RCC_TIM2CLK_PLL PLL Clock selected as TIM2 clock\r\n */\r\n#define __HAL_RCC_TIM2_CONFIG(__TIM2CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM2SW, (uint32_t)(__TIM2CLKSource__))\r\n\r\n/** @brief Macro to get the TIM2 clock (TIM2CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM2CLK_HCLK HCLK selected as TIM2 clock\r\n * @arg @ref RCC_TIM2CLK_PLL PLL Clock selected as TIM2 clock\r\n */\r\n#define __HAL_RCC_GET_TIM2_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM2SW)))\r\n \r\n/** @brief Macro to configure the TIM3 & TIM4 clock (TIM34CLK).\r\n * @param __TIM34CLKSource__ specifies the TIM3 & TIM4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM34CLK_HCLK HCLK selected as TIM3 & TIM4 clock\r\n * @arg @ref RCC_TIM34CLK_PLL PLL Clock selected as TIM3 & TIM4 clock\r\n */\r\n#define __HAL_RCC_TIM34_CONFIG(__TIM34CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM34SW, (uint32_t)(__TIM34CLKSource__))\r\n\r\n/** @brief Macro to get the TIM3 & TIM4 clock (TIM34CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM34CLK_HCLK HCLK selected as TIM3 & TIM4 clock\r\n * @arg @ref RCC_TIM34CLK_PLL PLL Clock selected as TIM3 & TIM4 clock\r\n */\r\n#define __HAL_RCC_GET_TIM34_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM34SW)))\r\n\r\n/** @brief Macro to configure the TIM15 clock (TIM15CLK).\r\n * @param __TIM15CLKSource__ specifies the TIM15 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM15CLK_HCLK HCLK selected as TIM15 clock\r\n * @arg @ref RCC_TIM15CLK_PLL PLL Clock selected as TIM15 clock\r\n */\r\n#define __HAL_RCC_TIM15_CONFIG(__TIM15CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM15SW, (uint32_t)(__TIM15CLKSource__))\r\n\r\n/** @brief Macro to get the TIM15 clock (TIM15CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM15CLK_HCLK HCLK selected as TIM15 clock\r\n * @arg @ref RCC_TIM15CLK_PLL PLL Clock selected as TIM15 clock\r\n */\r\n#define __HAL_RCC_GET_TIM15_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM15SW)))\r\n\r\n/** @brief Macro to configure the TIM16 clock (TIM16CLK).\r\n * @param __TIM16CLKSource__ specifies the TIM16 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM16CLK_HCLK HCLK selected as TIM16 clock\r\n * @arg @ref RCC_TIM16CLK_PLL PLL Clock selected as TIM16 clock\r\n */\r\n#define __HAL_RCC_TIM16_CONFIG(__TIM16CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM16SW, (uint32_t)(__TIM16CLKSource__))\r\n\r\n/** @brief Macro to get the TIM16 clock (TIM16CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM16CLK_HCLK HCLK selected as TIM16 clock\r\n * @arg @ref RCC_TIM16CLK_PLL PLL Clock selected as TIM16 clock\r\n */\r\n#define __HAL_RCC_GET_TIM16_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM16SW)))\r\n \r\n/** @brief Macro to configure the TIM17 clock (TIM17CLK).\r\n * @param __TIM17CLKSource__ specifies the TIM17 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM17CLK_HCLK HCLK selected as TIM17 clock\r\n * @arg @ref RCC_TIM17CLK_PLL PLL Clock selected as TIM17 clock\r\n */\r\n#define __HAL_RCC_TIM17_CONFIG(__TIM17CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM17SW, (uint32_t)(__TIM17CLKSource__))\r\n\r\n/** @brief Macro to get the TIM17 clock (TIM17CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM17CLK_HCLK HCLK selected as TIM17 clock\r\n * @arg @ref RCC_TIM17CLK_PLL PLL Clock selected as TIM17 clock\r\n */\r\n#define __HAL_RCC_GET_TIM17_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM17SW)))\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* STM32f302xE || STM32f303xE || STM32F398xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n/** @addtogroup RCCEx_TIMx_Clock_Config RCC Extended TIMx Clock Config \r\n * @{\r\n */\r\n/** @brief Macro to configure the TIM20 clock (TIM20CLK).\r\n * @param __TIM20CLKSource__ specifies the TIM20 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_TIM20CLK_HCLK HCLK selected as TIM20 clock\r\n * @arg @ref RCC_TIM20CLK_PLL PLL Clock selected as TIM20 clock\r\n */\r\n#define __HAL_RCC_TIM20_CONFIG(__TIM20CLKSource__) \\\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_TIM20SW, (uint32_t)(__TIM20CLKSource__))\r\n\r\n/** @brief Macro to get the TIM20 clock (TIM20CLK).\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_TIM20CLK_HCLK HCLK selected as TIM20 clock\r\n * @arg @ref RCC_TIM20CLK_PLL PLL Clock selected as TIM20 clock\r\n */\r\n#define __HAL_RCC_GET_TIM20_SOURCE() ((uint32_t)(READ_BIT(RCC->CFGR3, RCC_CFGR3_TIM20SW)))\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32f303xE || STM32F398xx */\r\n\r\n/** @defgroup RCCEx_LSE_Configuration LSE Drive Configuration\r\n * @{ \r\n */\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE) drive capability.\r\n * @param __RCC_LSEDRIVE__ specifies the new state of the LSE drive capability.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSEDRIVE_LOW LSE oscillator low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMLOW LSE oscillator medium low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMHIGH LSE oscillator medium high drive capability.\r\n * @arg @ref RCC_LSEDRIVE_HIGH LSE oscillator high drive capability.\r\n * @retval None\r\n */ \r\n#define __HAL_RCC_LSEDRIVE_CONFIG(__RCC_LSEDRIVE__) (MODIFY_REG(RCC->BDCR,\\\r\n RCC_BDCR_LSEDRV, (uint32_t)(__RCC_LSEDRIVE__) ))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_HAL_RCC_EX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_tim.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32F3xx_HAL_TIM_H\r\n#define STM32F3xx_HAL_TIM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Types TIM Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Time base Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n\r\n uint32_t CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_Counter_Mode */\r\n\r\n uint32_t Period; /*!< Specifies the period value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF. */\r\n\r\n uint32_t ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_ClockDivision */\r\n\r\n uint32_t RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n GP timers: this parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF.\r\n Advanced timers: this parameter must be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF. */\r\n\r\n uint32_t AutoReloadPreload; /*!< Specifies the auto-reload preload.\r\n This parameter can be a value of @ref TIM_AutoReloadPreload */\r\n} TIM_Base_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Output Compare Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCFastMode; /*!< Specifies the Fast mode state.\r\n This parameter can be a value of @ref TIM_Output_Fast_State\r\n @note This parameter is valid only in PWM1 and PWM2 mode. */\r\n\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n} TIM_OC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM One Pulse Mode Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_OnePulse_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Input Capture Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_IC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t EncoderMode; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Mode */\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC1Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t IC2Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC2Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC2Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC2Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_Encoder_InitTypeDef;\r\n\r\n/**\r\n * @brief Clock Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockSource; /*!< TIM clock sources\r\n This parameter can be a value of @ref TIM_Clock_Source */\r\n uint32_t ClockPolarity; /*!< TIM clock polarity\r\n This parameter can be a value of @ref TIM_Clock_Polarity */\r\n uint32_t ClockPrescaler; /*!< TIM clock prescaler\r\n This parameter can be a value of @ref TIM_Clock_Prescaler */\r\n uint32_t ClockFilter; /*!< TIM clock filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClockConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Clear Input Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClearInputState; /*!< TIM clear Input state\r\n This parameter can be ENABLE or DISABLE */\r\n uint32_t ClearInputSource; /*!< TIM clear Input sources\r\n This parameter can be a value of @ref TIM_ClearInput_Source */\r\n uint32_t ClearInputPolarity; /*!< TIM Clear Input polarity\r\n This parameter can be a value of @ref TIM_ClearInput_Polarity */\r\n uint32_t ClearInputPrescaler; /*!< TIM Clear Input prescaler\r\n This parameter must be 0: When OCRef clear feature is used with ETR source, ETR prescaler must be off */\r\n uint32_t ClearInputFilter; /*!< TIM Clear Input filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClearInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Master configuration Structure definition\r\n * @note Advanced timers provide TRGO2 internal line which is redirected\r\n * to the ADC\r\n */\r\ntypedef struct\r\n{\r\n uint32_t MasterOutputTrigger; /*!< Trigger output (TRGO) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection */\r\n#if defined(TIM_CR2_MMS2)\r\n uint32_t MasterOutputTrigger2; /*!< Trigger output2 (TRGO2) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection_2 */\r\n#endif /* TIM_CR2_MMS2 */\r\n uint32_t MasterSlaveMode; /*!< Master/slave mode selection\r\n This parameter can be a value of @ref TIM_Master_Slave_Mode\r\n @note When the Master/slave mode is enabled, the effect of\r\n an event on the trigger input (TRGI) is delayed to allow a\r\n perfect synchronization between the current timer and its\r\n slaves (through TRGO). It is not mandatory in case of timer\r\n synchronization mode. */\r\n} TIM_MasterConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Slave configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SlaveMode; /*!< Slave mode selection\r\n This parameter can be a value of @ref TIM_Slave_Mode */\r\n uint32_t InputTrigger; /*!< Input Trigger source\r\n This parameter can be a value of @ref TIM_Trigger_Selection */\r\n uint32_t TriggerPolarity; /*!< Input Trigger polarity\r\n This parameter can be a value of @ref TIM_Trigger_Polarity */\r\n uint32_t TriggerPrescaler; /*!< Input trigger prescaler\r\n This parameter can be a value of @ref TIM_Trigger_Prescaler */\r\n uint32_t TriggerFilter; /*!< Input trigger filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n} TIM_SlaveConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Break input(s) and Dead time configuration Structure definition\r\n * @note 2 break inputs can be configured (BKIN and BKIN2) with configurable\r\n * filter and polarity.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OffStateRunMode; /*!< TIM off state in run mode\r\n This parameter can be a value of @ref TIM_OSSR_Off_State_Selection_for_Run_mode_state */\r\n uint32_t OffStateIDLEMode; /*!< TIM off state in IDLE mode\r\n This parameter can be a value of @ref TIM_OSSI_Off_State_Selection_for_Idle_mode_state */\r\n uint32_t LockLevel; /*!< TIM Lock level\r\n This parameter can be a value of @ref TIM_Lock_level */\r\n uint32_t DeadTime; /*!< TIM dead Time\r\n This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n uint32_t BreakState; /*!< TIM Break State\r\n This parameter can be a value of @ref TIM_Break_Input_enable_disable */\r\n uint32_t BreakPolarity; /*!< TIM Break input polarity\r\n This parameter can be a value of @ref TIM_Break_Polarity */\r\n uint32_t BreakFilter; /*!< Specifies the break input filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n#if defined(TIM_BDTR_BK2E)\r\n uint32_t Break2State; /*!< TIM Break2 State\r\n This parameter can be a value of @ref TIM_Break2_Input_enable_disable */\r\n uint32_t Break2Polarity; /*!< TIM Break2 input polarity\r\n This parameter can be a value of @ref TIM_Break2_Polarity */\r\n uint32_t Break2Filter; /*!< TIM break2 input filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n#endif /*TIM_BDTR_BK2E */\r\n uint32_t AutomaticOutput; /*!< TIM Automatic Output Enable state\r\n This parameter can be a value of @ref TIM_AOE_Bit_Set_Reset */\r\n} TIM_BreakDeadTimeConfigTypeDef;\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_STATE_RESET = 0x00U, /*!< Peripheral not yet initialized or disabled */\r\n HAL_TIM_STATE_READY = 0x01U, /*!< Peripheral Initialized and ready for use */\r\n HAL_TIM_STATE_BUSY = 0x02U, /*!< An internal process is ongoing */\r\n HAL_TIM_STATE_TIMEOUT = 0x03U, /*!< Timeout state */\r\n HAL_TIM_STATE_ERROR = 0x04U /*!< Reception process is ongoing */\r\n} HAL_TIM_StateTypeDef;\r\n\r\n/**\r\n * @brief HAL Active channel structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_ACTIVE_CHANNEL_1 = 0x01U, /*!< The active channel is 1 */\r\n HAL_TIM_ACTIVE_CHANNEL_2 = 0x02U, /*!< The active channel is 2 */\r\n HAL_TIM_ACTIVE_CHANNEL_3 = 0x04U, /*!< The active channel is 3 */\r\n HAL_TIM_ACTIVE_CHANNEL_4 = 0x08U, /*!< The active channel is 4 */\r\n#if defined(TIM_CCER_CC5E)\r\n HAL_TIM_ACTIVE_CHANNEL_5 = 0x10U, /*!< The active channel is 5 */\r\n#endif /* TIM_CCER_CC5E */\r\n#if defined(TIM_CCER_CC6E)\r\n HAL_TIM_ACTIVE_CHANNEL_6 = 0x20U, /*!< The active channel is 6 */\r\n#endif /* TIM_CCER_CC6E */\r\n HAL_TIM_ACTIVE_CHANNEL_CLEARED = 0x00U /*!< All active channels cleared */\r\n} HAL_TIM_ActiveChannel;\r\n\r\n/**\r\n * @brief TIM Time Base Handle Structure definition\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\ntypedef struct __TIM_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n{\r\n TIM_TypeDef *Instance; /*!< Register base address */\r\n TIM_Base_InitTypeDef Init; /*!< TIM Time Base required parameters */\r\n HAL_TIM_ActiveChannel Channel; /*!< Active channel */\r\n DMA_HandleTypeDef *hdma[7]; /*!< DMA Handlers array\r\n This array is accessed by a @ref DMA_Handle_index */\r\n HAL_LockTypeDef Lock; /*!< Locking object */\r\n __IO HAL_TIM_StateTypeDef State; /*!< TIM operation state */\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n void (* Base_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp Init Callback */\r\n void (* Base_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp DeInit Callback */\r\n void (* IC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp Init Callback */\r\n void (* IC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp DeInit Callback */\r\n void (* OC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp Init Callback */\r\n void (* OC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp DeInit Callback */\r\n void (* PWM_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp Init Callback */\r\n void (* PWM_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp DeInit Callback */\r\n void (* OnePulse_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp Init Callback */\r\n void (* OnePulse_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp DeInit Callback */\r\n void (* Encoder_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp Init Callback */\r\n void (* Encoder_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp DeInit Callback */\r\n void (* HallSensor_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp Init Callback */\r\n void (* HallSensor_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp DeInit Callback */\r\n void (* PeriodElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed Callback */\r\n void (* PeriodElapsedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed half complete Callback */\r\n void (* TriggerCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger Callback */\r\n void (* TriggerHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger half complete Callback */\r\n void (* IC_CaptureCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture Callback */\r\n void (* IC_CaptureHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture half complete Callback */\r\n void (* OC_DelayElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Output Compare Delay Elapsed Callback */\r\n void (* PWM_PulseFinishedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished Callback */\r\n void (* PWM_PulseFinishedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished half complete Callback */\r\n void (* ErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Error Callback */\r\n void (* CommutationCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation Callback */\r\n void (* CommutationHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation half complete Callback */\r\n void (* BreakCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break Callback */\r\n#if defined(TIM_BDTR_BK2E)\r\n void (* Break2Callback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break2 Callback */\r\n#endif /* */\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n} TIM_HandleTypeDef;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL TIM Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_BASE_MSPINIT_CB_ID = 0x00U /*!< TIM Base MspInit Callback ID */\r\n ,HAL_TIM_BASE_MSPDEINIT_CB_ID = 0x01U /*!< TIM Base MspDeInit Callback ID */\r\n ,HAL_TIM_IC_MSPINIT_CB_ID = 0x02U /*!< TIM IC MspInit Callback ID */\r\n ,HAL_TIM_IC_MSPDEINIT_CB_ID = 0x03U /*!< TIM IC MspDeInit Callback ID */\r\n ,HAL_TIM_OC_MSPINIT_CB_ID = 0x04U /*!< TIM OC MspInit Callback ID */\r\n ,HAL_TIM_OC_MSPDEINIT_CB_ID = 0x05U /*!< TIM OC MspDeInit Callback ID */\r\n ,HAL_TIM_PWM_MSPINIT_CB_ID = 0x06U /*!< TIM PWM MspInit Callback ID */\r\n ,HAL_TIM_PWM_MSPDEINIT_CB_ID = 0x07U /*!< TIM PWM MspDeInit Callback ID */\r\n ,HAL_TIM_ONE_PULSE_MSPINIT_CB_ID = 0x08U /*!< TIM One Pulse MspInit Callback ID */\r\n ,HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID = 0x09U /*!< TIM One Pulse MspDeInit Callback ID */\r\n ,HAL_TIM_ENCODER_MSPINIT_CB_ID = 0x0AU /*!< TIM Encoder MspInit Callback ID */\r\n ,HAL_TIM_ENCODER_MSPDEINIT_CB_ID = 0x0BU /*!< TIM Encoder MspDeInit Callback ID */\r\n ,HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID = 0x0CU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n ,HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID = 0x0DU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n ,HAL_TIM_PERIOD_ELAPSED_CB_ID = 0x0EU /*!< TIM Period Elapsed Callback ID */\r\n ,HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID = 0x0FU /*!< TIM Period Elapsed half complete Callback ID */\r\n ,HAL_TIM_TRIGGER_CB_ID = 0x10U /*!< TIM Trigger Callback ID */\r\n ,HAL_TIM_TRIGGER_HALF_CB_ID = 0x11U /*!< TIM Trigger half complete Callback ID */\r\n\r\n ,HAL_TIM_IC_CAPTURE_CB_ID = 0x12U /*!< TIM Input Capture Callback ID */\r\n ,HAL_TIM_IC_CAPTURE_HALF_CB_ID = 0x13U /*!< TIM Input Capture half complete Callback ID */\r\n ,HAL_TIM_OC_DELAY_ELAPSED_CB_ID = 0x14U /*!< TIM Output Compare Delay Elapsed Callback ID */\r\n ,HAL_TIM_PWM_PULSE_FINISHED_CB_ID = 0x15U /*!< TIM PWM Pulse Finished Callback ID */\r\n ,HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID = 0x16U /*!< TIM PWM Pulse Finished half complete Callback ID */\r\n ,HAL_TIM_ERROR_CB_ID = 0x17U /*!< TIM Error Callback ID */\r\n ,HAL_TIM_COMMUTATION_CB_ID = 0x18U /*!< TIM Commutation Callback ID */\r\n ,HAL_TIM_COMMUTATION_HALF_CB_ID = 0x19U /*!< TIM Commutation half complete Callback ID */\r\n ,HAL_TIM_BREAK_CB_ID = 0x1AU /*!< TIM Break Callback ID */\r\n#if defined(TIM_BDTR_BK2E)\r\n ,HAL_TIM_BREAK2_CB_ID = 0x1BU /*!< TIM Break2 Callback ID */\r\n#endif /* TIM_BDTR_BK2E */\r\n} HAL_TIM_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL TIM Callback pointer definition\r\n */\r\ntypedef void (*pTIM_CallbackTypeDef)(TIM_HandleTypeDef *htim); /*!< pointer to the TIM callback function */\r\n\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Constants TIM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Source TIM Clear Input Source\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTSOURCE_NONE 0x00000000U /*!< OCREF_CLR is disabled */\r\n#define TIM_CLEARINPUTSOURCE_ETR 0x00000001U /*!< OCREF_CLR is connected to ETRF input */\r\n#if defined(TIM_SMCR_OCCS)\r\n#define TIM_CLEARINPUTSOURCE_OCREFCLR 0x00000002U /*!< OCREF_CLR is connected to OCREF_CLR_INT */\r\n#endif /* TIM_SMCR_OCCS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Base_address TIM DMA Base Address\r\n * @{\r\n */\r\n#define TIM_DMABASE_CR1 0x00000000U\r\n#define TIM_DMABASE_CR2 0x00000001U\r\n#define TIM_DMABASE_SMCR 0x00000002U\r\n#define TIM_DMABASE_DIER 0x00000003U\r\n#define TIM_DMABASE_SR 0x00000004U\r\n#define TIM_DMABASE_EGR 0x00000005U\r\n#define TIM_DMABASE_CCMR1 0x00000006U\r\n#define TIM_DMABASE_CCMR2 0x00000007U\r\n#define TIM_DMABASE_CCER 0x00000008U\r\n#define TIM_DMABASE_CNT 0x00000009U\r\n#define TIM_DMABASE_PSC 0x0000000AU\r\n#define TIM_DMABASE_ARR 0x0000000BU\r\n#define TIM_DMABASE_RCR 0x0000000CU\r\n#define TIM_DMABASE_CCR1 0x0000000DU\r\n#define TIM_DMABASE_CCR2 0x0000000EU\r\n#define TIM_DMABASE_CCR3 0x0000000FU\r\n#define TIM_DMABASE_CCR4 0x00000010U\r\n#define TIM_DMABASE_BDTR 0x00000011U\r\n#define TIM_DMABASE_DCR 0x00000012U\r\n#define TIM_DMABASE_DMAR 0x00000013U\r\n#define TIM_DMABASE_OR 0x00000014U\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define TIM_DMABASE_CCMR3 0x00000015U\r\n#define TIM_DMABASE_CCR5 0x00000016U\r\n#define TIM_DMABASE_CCR6 0x00000017U\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Event_Source TIM Event Source\r\n * @{\r\n */\r\n#define TIM_EVENTSOURCE_UPDATE TIM_EGR_UG /*!< Reinitialize the counter and generates an update of the registers */\r\n#define TIM_EVENTSOURCE_CC1 TIM_EGR_CC1G /*!< A capture/compare event is generated on channel 1 */\r\n#define TIM_EVENTSOURCE_CC2 TIM_EGR_CC2G /*!< A capture/compare event is generated on channel 2 */\r\n#define TIM_EVENTSOURCE_CC3 TIM_EGR_CC3G /*!< A capture/compare event is generated on channel 3 */\r\n#define TIM_EVENTSOURCE_CC4 TIM_EGR_CC4G /*!< A capture/compare event is generated on channel 4 */\r\n#define TIM_EVENTSOURCE_COM TIM_EGR_COMG /*!< A commutation event is generated */\r\n#define TIM_EVENTSOURCE_TRIGGER TIM_EGR_TG /*!< A trigger event is generated */\r\n#define TIM_EVENTSOURCE_BREAK TIM_EGR_BG /*!< A break event is generated */\r\n#if defined(TIM_EGR_B2G)\r\n#define TIM_EVENTSOURCE_BREAK2 TIM_EGR_B2G /*!< A break 2 event is generated */\r\n#endif /* TIM_EGR_B2G */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Channel_Polarity TIM Input Channel polarity\r\n * @{\r\n */\r\n#define TIM_INPUTCHANNELPOLARITY_RISING 0x00000000U /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_FALLING TIM_CCER_CC1P /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_BOTHEDGE (TIM_CCER_CC1P | TIM_CCER_CC1NP) /*!< Polarity for TIx source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Polarity TIM ETR Polarity\r\n * @{\r\n */\r\n#define TIM_ETRPOLARITY_INVERTED TIM_SMCR_ETP /*!< Polarity for ETR source */\r\n#define TIM_ETRPOLARITY_NONINVERTED 0x00000000U /*!< Polarity for ETR source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Prescaler TIM ETR Prescaler\r\n * @{\r\n */\r\n#define TIM_ETRPRESCALER_DIV1 0x00000000U /*!< No prescaler is used */\r\n#define TIM_ETRPRESCALER_DIV2 TIM_SMCR_ETPS_0 /*!< ETR input source is divided by 2 */\r\n#define TIM_ETRPRESCALER_DIV4 TIM_SMCR_ETPS_1 /*!< ETR input source is divided by 4 */\r\n#define TIM_ETRPRESCALER_DIV8 TIM_SMCR_ETPS /*!< ETR input source is divided by 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Counter_Mode TIM Counter Mode\r\n * @{\r\n */\r\n#define TIM_COUNTERMODE_UP 0x00000000U /*!< Counter used as up-counter */\r\n#define TIM_COUNTERMODE_DOWN TIM_CR1_DIR /*!< Counter used as down-counter */\r\n#define TIM_COUNTERMODE_CENTERALIGNED1 TIM_CR1_CMS_0 /*!< Center-aligned mode 1 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED2 TIM_CR1_CMS_1 /*!< Center-aligned mode 2 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED3 TIM_CR1_CMS /*!< Center-aligned mode 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClockDivision TIM Clock Division\r\n * @{\r\n */\r\n#define TIM_CLOCKDIVISION_DIV1 0x00000000U /*!< Clock division: tDTS=tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV2 TIM_CR1_CKD_0 /*!< Clock division: tDTS=2*tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV4 TIM_CR1_CKD_1 /*!< Clock division: tDTS=4*tCK_INT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_State TIM Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTSTATE_DISABLE 0x00000000U /*!< Capture/Compare 1 output disabled */\r\n#define TIM_OUTPUTSTATE_ENABLE TIM_CCER_CC1E /*!< Capture/Compare 1 output enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AutoReloadPreload TIM Auto-Reload Preload\r\n * @{\r\n */\r\n#define TIM_AUTORELOAD_PRELOAD_DISABLE 0x00000000U /*!< TIMx_ARR register is not buffered */\r\n#define TIM_AUTORELOAD_PRELOAD_ENABLE TIM_CR1_ARPE /*!< TIMx_ARR register is buffered */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Fast_State TIM Output Fast State\r\n * @{\r\n */\r\n#define TIM_OCFAST_DISABLE 0x00000000U /*!< Output Compare fast disable */\r\n#define TIM_OCFAST_ENABLE TIM_CCMR1_OC1FE /*!< Output Compare fast enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_State TIM Complementary Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTNSTATE_DISABLE 0x00000000U /*!< OCxN is disabled */\r\n#define TIM_OUTPUTNSTATE_ENABLE TIM_CCER_CC1NE /*!< OCxN is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Polarity TIM Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCPOLARITY_HIGH 0x00000000U /*!< Capture/Compare output polarity */\r\n#define TIM_OCPOLARITY_LOW TIM_CCER_CC1P /*!< Capture/Compare output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Polarity TIM Complementary Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCNPOLARITY_HIGH 0x00000000U /*!< Capture/Compare complementary output polarity */\r\n#define TIM_OCNPOLARITY_LOW TIM_CCER_CC1NP /*!< Capture/Compare complementary output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Idle_State TIM Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCIDLESTATE_SET TIM_CR2_OIS1 /*!< Output Idle state: OCx=1 when MOE=0 */\r\n#define TIM_OCIDLESTATE_RESET 0x00000000U /*!< Output Idle state: OCx=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Idle_State TIM Complementary Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCNIDLESTATE_SET TIM_CR2_OIS1N /*!< Complementary output Idle state: OCxN=1 when MOE=0 */\r\n#define TIM_OCNIDLESTATE_RESET 0x00000000U /*!< Complementary output Idle state: OCxN=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Polarity TIM Input Capture Polarity\r\n * @{\r\n */\r\n#define TIM_ICPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Capture triggered by rising edge on timer input */\r\n#define TIM_ICPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Capture triggered by falling edge on timer input */\r\n#define TIM_ICPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Capture triggered by both rising and falling edges on timer input*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Input_Polarity TIM Encoder Input Polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINPUTPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Encoder input with rising edge polarity */\r\n#define TIM_ENCODERINPUTPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Encoder input with falling edge polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Selection TIM Input Capture Selection\r\n * @{\r\n */\r\n#define TIM_ICSELECTION_DIRECTTI TIM_CCMR1_CC1S_0 /*!< TIM Input 1, 2, 3 or 4 is selected to be\r\n connected to IC1, IC2, IC3 or IC4, respectively */\r\n#define TIM_ICSELECTION_INDIRECTTI TIM_CCMR1_CC1S_1 /*!< TIM Input 1, 2, 3 or 4 is selected to be\r\n connected to IC2, IC1, IC4 or IC3, respectively */\r\n#define TIM_ICSELECTION_TRC TIM_CCMR1_CC1S /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to TRC */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Prescaler TIM Input Capture Prescaler\r\n * @{\r\n */\r\n#define TIM_ICPSC_DIV1 0x00000000U /*!< Capture performed each time an edge is detected on the capture input */\r\n#define TIM_ICPSC_DIV2 TIM_CCMR1_IC1PSC_0 /*!< Capture performed once every 2 events */\r\n#define TIM_ICPSC_DIV4 TIM_CCMR1_IC1PSC_1 /*!< Capture performed once every 4 events */\r\n#define TIM_ICPSC_DIV8 TIM_CCMR1_IC1PSC /*!< Capture performed once every 8 events */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_One_Pulse_Mode TIM One Pulse Mode\r\n * @{\r\n */\r\n#define TIM_OPMODE_SINGLE TIM_CR1_OPM /*!< Counter stops counting at the next update event */\r\n#define TIM_OPMODE_REPETITIVE 0x00000000U /*!< Counter is not stopped at update event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Mode TIM Encoder Mode\r\n * @{\r\n */\r\n#define TIM_ENCODERMODE_TI1 TIM_SMCR_SMS_0 /*!< Quadrature encoder mode 1, x2 mode, counts up/down on TI1FP1 edge depending on TI2FP2 level */\r\n#define TIM_ENCODERMODE_TI2 TIM_SMCR_SMS_1 /*!< Quadrature encoder mode 2, x2 mode, counts up/down on TI2FP2 edge depending on TI1FP1 level. */\r\n#define TIM_ENCODERMODE_TI12 (TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode 3, x4 mode, counts up/down on both TI1FP1 and TI2FP2 edges depending on the level of the other input. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Interrupt_definition TIM interrupt Definition\r\n * @{\r\n */\r\n#define TIM_IT_UPDATE TIM_DIER_UIE /*!< Update interrupt */\r\n#define TIM_IT_CC1 TIM_DIER_CC1IE /*!< Capture/Compare 1 interrupt */\r\n#define TIM_IT_CC2 TIM_DIER_CC2IE /*!< Capture/Compare 2 interrupt */\r\n#define TIM_IT_CC3 TIM_DIER_CC3IE /*!< Capture/Compare 3 interrupt */\r\n#define TIM_IT_CC4 TIM_DIER_CC4IE /*!< Capture/Compare 4 interrupt */\r\n#define TIM_IT_COM TIM_DIER_COMIE /*!< Commutation interrupt */\r\n#define TIM_IT_TRIGGER TIM_DIER_TIE /*!< Trigger interrupt */\r\n#define TIM_IT_BREAK TIM_DIER_BIE /*!< Break interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Commutation_Source TIM Commutation Source\r\n * @{\r\n */\r\n#define TIM_COMMUTATION_TRGI TIM_CR2_CCUS /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit or when an rising edge occurs on trigger input */\r\n#define TIM_COMMUTATION_SOFTWARE 0x00000000U /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_sources TIM DMA Sources\r\n * @{\r\n */\r\n#define TIM_DMA_UPDATE TIM_DIER_UDE /*!< DMA request is triggered by the update event */\r\n#define TIM_DMA_CC1 TIM_DIER_CC1DE /*!< DMA request is triggered by the capture/compare macth 1 event */\r\n#define TIM_DMA_CC2 TIM_DIER_CC2DE /*!< DMA request is triggered by the capture/compare macth 2 event event */\r\n#define TIM_DMA_CC3 TIM_DIER_CC3DE /*!< DMA request is triggered by the capture/compare macth 3 event event */\r\n#define TIM_DMA_CC4 TIM_DIER_CC4DE /*!< DMA request is triggered by the capture/compare macth 4 event event */\r\n#define TIM_DMA_COM TIM_DIER_COMDE /*!< DMA request is triggered by the commutation event */\r\n#define TIM_DMA_TRIGGER TIM_DIER_TDE /*!< DMA request is triggered by the trigger event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Flag_definition TIM Flag Definition\r\n * @{\r\n */\r\n#define TIM_FLAG_UPDATE TIM_SR_UIF /*!< Update interrupt flag */\r\n#define TIM_FLAG_CC1 TIM_SR_CC1IF /*!< Capture/Compare 1 interrupt flag */\r\n#define TIM_FLAG_CC2 TIM_SR_CC2IF /*!< Capture/Compare 2 interrupt flag */\r\n#define TIM_FLAG_CC3 TIM_SR_CC3IF /*!< Capture/Compare 3 interrupt flag */\r\n#define TIM_FLAG_CC4 TIM_SR_CC4IF /*!< Capture/Compare 4 interrupt flag */\r\n#if defined(TIM_SR_CC5IF)\r\n#define TIM_FLAG_CC5 TIM_SR_CC5IF /*!< Capture/Compare 5 interrupt flag */\r\n#endif /* TIM_SR_CC5IF */\r\n#if defined(TIM_SR_CC6IF)\r\n#define TIM_FLAG_CC6 TIM_SR_CC6IF /*!< Capture/Compare 6 interrupt flag */\r\n#endif /* TIM_SR_CC6IF */\r\n#define TIM_FLAG_COM TIM_SR_COMIF /*!< Commutation interrupt flag */\r\n#define TIM_FLAG_TRIGGER TIM_SR_TIF /*!< Trigger interrupt flag */\r\n#define TIM_FLAG_BREAK TIM_SR_BIF /*!< Break interrupt flag */\r\n#if defined(TIM_SR_B2IF)\r\n#define TIM_FLAG_BREAK2 TIM_SR_B2IF /*!< Break 2 interrupt flag */\r\n#endif /* TIM_SR_B2IF */\r\n#define TIM_FLAG_CC1OF TIM_SR_CC1OF /*!< Capture 1 overcapture flag */\r\n#define TIM_FLAG_CC2OF TIM_SR_CC2OF /*!< Capture 2 overcapture flag */\r\n#define TIM_FLAG_CC3OF TIM_SR_CC3OF /*!< Capture 3 overcapture flag */\r\n#define TIM_FLAG_CC4OF TIM_SR_CC4OF /*!< Capture 4 overcapture flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Channel TIM Channel\r\n * @{\r\n */\r\n#define TIM_CHANNEL_1 0x00000000U /*!< Capture/compare channel 1 identifier */\r\n#define TIM_CHANNEL_2 0x00000004U /*!< Capture/compare channel 2 identifier */\r\n#define TIM_CHANNEL_3 0x00000008U /*!< Capture/compare channel 3 identifier */\r\n#define TIM_CHANNEL_4 0x0000000CU /*!< Capture/compare channel 4 identifier */\r\n#if defined(TIM_CCER_CC5E)\r\n#define TIM_CHANNEL_5 0x00000010U /*!< Compare channel 5 identifier */\r\n#endif /* TIM_CCER_CC5E */\r\n#if defined(TIM_CCER_CC6E)\r\n#define TIM_CHANNEL_6 0x00000014U /*!< Compare channel 6 identifier */\r\n#endif /* TIM_CCER_CC6E */\r\n#define TIM_CHANNEL_ALL 0x0000003CU /*!< Global Capture/compare channel identifier */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Source TIM Clock Source\r\n * @{\r\n */\r\n#define TIM_CLOCKSOURCE_ETRMODE2 TIM_SMCR_ETPS_1 /*!< External clock source mode 2 */\r\n#define TIM_CLOCKSOURCE_INTERNAL TIM_SMCR_ETPS_0 /*!< Internal clock source */\r\n#define TIM_CLOCKSOURCE_ITR0 TIM_TS_ITR0 /*!< External clock source mode 1 (ITR0) */\r\n#define TIM_CLOCKSOURCE_ITR1 TIM_TS_ITR1 /*!< External clock source mode 1 (ITR1) */\r\n#define TIM_CLOCKSOURCE_ITR2 TIM_TS_ITR2 /*!< External clock source mode 1 (ITR2) */\r\n#define TIM_CLOCKSOURCE_ITR3 TIM_TS_ITR3 /*!< External clock source mode 1 (ITR3) */\r\n#define TIM_CLOCKSOURCE_TI1ED TIM_TS_TI1F_ED /*!< External clock source mode 1 (TTI1FP1 + edge detect.) */\r\n#define TIM_CLOCKSOURCE_TI1 TIM_TS_TI1FP1 /*!< External clock source mode 1 (TTI1FP1) */\r\n#define TIM_CLOCKSOURCE_TI2 TIM_TS_TI2FP2 /*!< External clock source mode 1 (TTI2FP2) */\r\n#define TIM_CLOCKSOURCE_ETRMODE1 TIM_TS_ETRF /*!< External clock source mode 1 (ETRF) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Polarity TIM Clock Polarity\r\n * @{\r\n */\r\n#define TIM_CLOCKPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIx clock sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Prescaler TIM Clock Prescaler\r\n * @{\r\n */\r\n#define TIM_CLOCKPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLOCKPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Clock: Capture performed once every 2 events. */\r\n#define TIM_CLOCKPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Clock: Capture performed once every 4 events. */\r\n#define TIM_CLOCKPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Clock: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Polarity TIM Clear Input Polarity\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_CLEARINPUTPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Prescaler TIM Clear Input Prescaler\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLEARINPUTPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSR_Off_State_Selection_for_Run_mode_state TIM OSSR OffState Selection for Run mode state\r\n * @{\r\n */\r\n#define TIM_OSSR_ENABLE TIM_BDTR_OSSR /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSR_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSI_Off_State_Selection_for_Idle_mode_state TIM OSSI OffState Selection for Idle mode state\r\n * @{\r\n */\r\n#define TIM_OSSI_ENABLE TIM_BDTR_OSSI /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSI_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Lock_level TIM Lock level\r\n * @{\r\n */\r\n#define TIM_LOCKLEVEL_OFF 0x00000000U /*!< LOCK OFF */\r\n#define TIM_LOCKLEVEL_1 TIM_BDTR_LOCK_0 /*!< LOCK Level 1 */\r\n#define TIM_LOCKLEVEL_2 TIM_BDTR_LOCK_1 /*!< LOCK Level 2 */\r\n#define TIM_LOCKLEVEL_3 TIM_BDTR_LOCK /*!< LOCK Level 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_enable_disable TIM Break Input Enable\r\n * @{\r\n */\r\n#define TIM_BREAK_ENABLE TIM_BDTR_BKE /*!< Break input BRK is enabled */\r\n#define TIM_BREAK_DISABLE 0x00000000U /*!< Break input BRK is disabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Polarity TIM Break Input Polarity\r\n * @{\r\n */\r\n#define TIM_BREAKPOLARITY_LOW 0x00000000U /*!< Break input BRK is active low */\r\n#define TIM_BREAKPOLARITY_HIGH TIM_BDTR_BKP /*!< Break input BRK is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(TIM_BDTR_BK2E)\r\n/** @defgroup TIM_Break2_Input_enable_disable TIM Break input 2 Enable\r\n * @{\r\n */\r\n#define TIM_BREAK2_DISABLE 0x00000000U /*!< Break input BRK2 is disabled */\r\n#define TIM_BREAK2_ENABLE TIM_BDTR_BK2E /*!< Break input BRK2 is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Polarity TIM Break Input 2 Polarity\r\n * @{\r\n */\r\n#define TIM_BREAK2POLARITY_LOW 0x00000000U /*!< Break input BRK2 is active low */\r\n#define TIM_BREAK2POLARITY_HIGH TIM_BDTR_BK2P /*!< Break input BRK2 is active high */\r\n/**\r\n * @}\r\n */\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n/** @defgroup TIM_AOE_Bit_Set_Reset TIM Automatic Output Enable\r\n * @{\r\n */\r\n#define TIM_AUTOMATICOUTPUT_DISABLE 0x00000000U /*!< MOE can be set only by software */\r\n#define TIM_AUTOMATICOUTPUT_ENABLE TIM_BDTR_AOE /*!< MOE can be set by software or automatically at the next update event \r\n (if none of the break inputs BRK and BRK2 is active) */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(TIM_CCR5_CCR5)\r\n/** @defgroup TIM_Group_Channel5 Group Channel 5 and Channel 1, 2 or 3\r\n * @{\r\n */\r\n#define TIM_GROUPCH5_NONE 0x00000000U /* !< No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC */\r\n#define TIM_GROUPCH5_OC1REFC TIM_CCR5_GC5C1 /* !< OC1REFC is the logical AND of OC1REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC2REFC TIM_CCR5_GC5C2 /* !< OC2REFC is the logical AND of OC2REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC3REFC TIM_CCR5_GC5C3 /* !< OC3REFC is the logical AND of OC3REFC and OC5REF */\r\n/**\r\n * @}\r\n */\r\n#endif /* TIM_CCR5_CCR5 */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection TIM Master Mode Selection\r\n * @{\r\n */\r\n#define TIM_TRGO_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_ENABLE TIM_CR2_MMS_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_UPDATE TIM_CR2_MMS_1 /*!< Update event is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1 (TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1REF TIM_CR2_MMS_2 /*!< OC1REF signal is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC2REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_0) /*!< OC2REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC3REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1) /*!< OC3REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC4REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< OC4REF signal is used as trigger output(TRGO) */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(TIM_CR2_MMS2)\r\n/** @defgroup TIM_Master_Mode_Selection_2 TIM Master Mode Selection 2 (TRGO2)\r\n * @{\r\n */\r\n#define TIM_TRGO2_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_ENABLE TIM_CR2_MMS2_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_UPDATE TIM_CR2_MMS2_1 /*!< Update event is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1 (TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1REF TIM_CR2_MMS2_2 /*!< OC1REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC2REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC2REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC3REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1) /*!< OC3REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC4REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC5REF TIM_CR2_MMS2_3 /*!< OC5REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC6REF (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_0) /*!< OC6REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1) /*!< OC4REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC6REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC6REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2) /*!< OC4REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC4REF rising or OC6REF falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 |TIM_CR2_MMS2_1) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n/**\r\n * @}\r\n */\r\n#endif /* TIM_CR2_MMS2 */\r\n\r\n/** @defgroup TIM_Master_Slave_Mode TIM Master/Slave Mode\r\n * @{\r\n */\r\n#define TIM_MASTERSLAVEMODE_ENABLE TIM_SMCR_MSM /*!< No action */\r\n#define TIM_MASTERSLAVEMODE_DISABLE 0x00000000U /*!< Master/slave mode is selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Slave_Mode TIM Slave mode\r\n * @{\r\n */\r\n#define TIM_SLAVEMODE_DISABLE 0x00000000U /*!< Slave mode disabled */\r\n#define TIM_SLAVEMODE_RESET TIM_SMCR_SMS_2 /*!< Reset Mode */\r\n#define TIM_SLAVEMODE_GATED (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Gated Mode */\r\n#define TIM_SLAVEMODE_TRIGGER (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Trigger Mode */\r\n#define TIM_SLAVEMODE_EXTERNAL1 (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< External Clock Mode 1 */\r\n#if defined (TIM_SMCR_SMS_3)\r\n#define TIM_SLAVEMODE_COMBINED_RESETTRIGGER TIM_SMCR_SMS_3 /*!< Combined reset + trigger mode */\r\n#endif /* TIM_SMCR_SMS_3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_and_PWM_modes TIM Output Compare and PWM Modes\r\n * @{\r\n */\r\n#define TIM_OCMODE_TIMING 0x00000000U /*!< Frozen */\r\n#define TIM_OCMODE_ACTIVE TIM_CCMR1_OC1M_0 /*!< Set channel to active level on match */\r\n#define TIM_OCMODE_INACTIVE TIM_CCMR1_OC1M_1 /*!< Set channel to inactive level on match */\r\n#define TIM_OCMODE_TOGGLE (TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< Toggle */\r\n#define TIM_OCMODE_PWM1 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1) /*!< PWM mode 1 */\r\n#define TIM_OCMODE_PWM2 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< PWM mode 2 */\r\n#define TIM_OCMODE_FORCED_ACTIVE (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_0) /*!< Force active level */\r\n#define TIM_OCMODE_FORCED_INACTIVE TIM_CCMR1_OC1M_2 /*!< Force inactive level */\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM1 TIM_CCMR1_OC1M_3 /*!< Retrigerrable OPM mode 1 */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0) /*!< Retrigerrable OPM mode 2 */\r\n#define TIM_OCMODE_COMBINED_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 1 */\r\n#define TIM_OCMODE_COMBINED_PWM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 2 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2) /*!< Asymmetric PWM mode 1 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM2 TIM_CCMR1_OC1M /*!< Asymmetric PWM mode 2 */\r\n#endif /* TIM_CCMR1_OC1M_3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Selection TIM Trigger Selection\r\n * @{\r\n */\r\n#define TIM_TS_ITR0 0x00000000U /*!< Internal Trigger 0 (ITR0) */\r\n#define TIM_TS_ITR1 TIM_SMCR_TS_0 /*!< Internal Trigger 1 (ITR1) */\r\n#define TIM_TS_ITR2 TIM_SMCR_TS_1 /*!< Internal Trigger 2 (ITR2) */\r\n#define TIM_TS_ITR3 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1) /*!< Internal Trigger 3 (ITR3) */\r\n#define TIM_TS_TI1F_ED TIM_SMCR_TS_2 /*!< TI1 Edge Detector (TI1F_ED) */\r\n#define TIM_TS_TI1FP1 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 1 (TI1FP1) */\r\n#define TIM_TS_TI2FP2 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 2 (TI2FP2) */\r\n#define TIM_TS_ETRF (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered External Trigger input (ETRF) */\r\n#define TIM_TS_NONE 0x0000FFFFU /*!< No trigger selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Polarity TIM Trigger Polarity\r\n * @{\r\n */\r\n#define TIM_TRIGGERPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Prescaler TIM Trigger Prescaler\r\n * @{\r\n */\r\n#define TIM_TRIGGERPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_TRIGGERPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Trigger: Capture performed once every 2 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Trigger: Capture performed once every 4 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Trigger: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_TI1_Selection TIM TI1 Input Selection\r\n * @{\r\n */\r\n#define TIM_TI1SELECTION_CH1 0x00000000U /*!< The TIMx_CH1 pin is connected to TI1 input */\r\n#define TIM_TI1SELECTION_XORCOMBINATION TIM_CR2_TI1S /*!< The TIMx_CH1, CH2 and CH3 pins are connected to the TI1 input (XOR combination) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Burst_Length TIM DMA Burst Length\r\n * @{\r\n */\r\n#define TIM_DMABURSTLENGTH_1TRANSFER 0x00000000U /*!< The transfer is done to 1 register starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_2TRANSFERS 0x00000100U /*!< The transfer is done to 2 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_3TRANSFERS 0x00000200U /*!< The transfer is done to 3 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_4TRANSFERS 0x00000300U /*!< The transfer is done to 4 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_5TRANSFERS 0x00000400U /*!< The transfer is done to 5 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_6TRANSFERS 0x00000500U /*!< The transfer is done to 6 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_7TRANSFERS 0x00000600U /*!< The transfer is done to 7 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_8TRANSFERS 0x00000700U /*!< The transfer is done to 8 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_9TRANSFERS 0x00000800U /*!< The transfer is done to 9 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_10TRANSFERS 0x00000900U /*!< The transfer is done to 10 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_11TRANSFERS 0x00000A00U /*!< The transfer is done to 11 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_12TRANSFERS 0x00000B00U /*!< The transfer is done to 12 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_13TRANSFERS 0x00000C00U /*!< The transfer is done to 13 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_14TRANSFERS 0x00000D00U /*!< The transfer is done to 14 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_15TRANSFERS 0x00000E00U /*!< The transfer is done to 15 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_16TRANSFERS 0x00000F00U /*!< The transfer is done to 16 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_17TRANSFERS 0x00001000U /*!< The transfer is done to 17 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_18TRANSFERS 0x00001100U /*!< The transfer is done to 18 registers starting trom TIMx_CR1 + TIMx_DCR.DBA */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Handle_index TIM DMA Handle Index\r\n * @{\r\n */\r\n#define TIM_DMA_ID_UPDATE ((uint16_t) 0x0000) /*!< Index of the DMA handle used for Update DMA requests */\r\n#define TIM_DMA_ID_CC1 ((uint16_t) 0x0001) /*!< Index of the DMA handle used for Capture/Compare 1 DMA requests */\r\n#define TIM_DMA_ID_CC2 ((uint16_t) 0x0002) /*!< Index of the DMA handle used for Capture/Compare 2 DMA requests */\r\n#define TIM_DMA_ID_CC3 ((uint16_t) 0x0003) /*!< Index of the DMA handle used for Capture/Compare 3 DMA requests */\r\n#define TIM_DMA_ID_CC4 ((uint16_t) 0x0004) /*!< Index of the DMA handle used for Capture/Compare 4 DMA requests */\r\n#define TIM_DMA_ID_COMMUTATION ((uint16_t) 0x0005) /*!< Index of the DMA handle used for Commutation DMA requests */\r\n#define TIM_DMA_ID_TRIGGER ((uint16_t) 0x0006) /*!< Index of the DMA handle used for Trigger DMA requests */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Channel_CC_State TIM Capture/Compare Channel State\r\n * @{\r\n */\r\n#define TIM_CCx_ENABLE 0x00000001U /*!< Input or output channel is enabled */\r\n#define TIM_CCx_DISABLE 0x00000000U /*!< Input or output channel is disabled */\r\n#define TIM_CCxN_ENABLE 0x00000004U /*!< Complementary output channel is enabled */\r\n#define TIM_CCxN_DISABLE 0x00000000U /*!< Complementary output channel is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Macros TIM Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset TIM handle state.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->Base_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Base_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_TIM_STATE_RESET)\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|=(TIM_CR1_CEN))\r\n\r\n/**\r\n * @brief Enable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_MOE_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->BDTR|=(TIM_BDTR_MOE))\r\n\r\n/**\r\n * @brief Disable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->CR1 &= ~(TIM_CR1_CEN); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled only if all the CCx and CCxN channels have been disabled\r\n */\r\n#define __HAL_TIM_MOE_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled unconditionally\r\n */\r\n#define __HAL_TIM_MOE_DISABLE_UNCONDITIONALLY(__HANDLE__) (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE)\r\n\r\n/** @brief Enable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER &= ~(__INTERRUPT__))\r\n\r\n/** @brief Enable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER |= (__DMA__))\r\n\r\n/** @brief Disable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER &= ~(__DMA__))\r\n\r\n/** @brief Check whether the specified TIM interrupt flag is set or not.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Capture/Compare 5 interrupt flag (*)\r\n * @arg TIM_FLAG_CC5: Capture/Compare 6 interrupt flag (*)\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag (*)\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * (*) Value not defined for all devices\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_GET_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR &(__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the specified TIM interrupt flag.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Capture/Compare 5 interrupt flag (*)\r\n * @arg TIM_FLAG_CC5: Capture/Compare 6 interrupt flag (*)\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag (*)\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * (*) Value not defined for all devices\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_CLEAR_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->SR = ~(__FLAG__))\r\n\r\n/**\r\n * @brief Check whether the specified TIM interrupt source is enabled or not.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @retval The state of TIM_IT (SET or RESET).\r\n */\r\n#define __HAL_TIM_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((((__HANDLE__)->Instance->DIER & (__INTERRUPT__)) \\\r\n == (__INTERRUPT__)) ? SET : RESET)\r\n\r\n/** @brief Clear the TIM interrupt pending bits.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_CLEAR_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->SR = ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Indicates whether or not the TIM Counter is used as downcounter.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval False (Counter used as upcounter) or True (Counter used as downcounter)\r\n * @note This macro is particularly useful to get the counting mode when the timer operates in Center-aligned mode or Encoder\r\nmode.\r\n */\r\n#define __HAL_TIM_IS_TIM_COUNTING_DOWN(__HANDLE__) (((__HANDLE__)->Instance->CR1 &(TIM_CR1_DIR)) == (TIM_CR1_DIR))\r\n\r\n/**\r\n * @brief Set the TIM Prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __PRESC__ specifies the Prescaler new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_PRESCALER(__HANDLE__, __PRESC__) ((__HANDLE__)->Instance->PSC = (__PRESC__))\r\n\r\n/**\r\n * @brief Set the TIM Counter Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __COUNTER__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COUNTER(__HANDLE__, __COUNTER__) ((__HANDLE__)->Instance->CNT = (__COUNTER__))\r\n\r\n/**\r\n * @brief Get the TIM Counter Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer counter register (TIMx_CNT)\r\n */\r\n#define __HAL_TIM_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNT)\r\n\r\n/**\r\n * @brief Set the TIM Autoreload Register value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __AUTORELOAD__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_AUTORELOAD(__HANDLE__, __AUTORELOAD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->ARR = (__AUTORELOAD__); \\\r\n (__HANDLE__)->Init.Period = (__AUTORELOAD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Autoreload Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer auto-reload register(TIMx_ARR)\r\n */\r\n#define __HAL_TIM_GET_AUTORELOAD(__HANDLE__) ((__HANDLE__)->Instance->ARR)\r\n\r\n/**\r\n * @brief Set the TIM Clock Division value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CKD__ specifies the clock division value.\r\n * This parameter can be one of the following value:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CLOCKDIVISION(__HANDLE__, __CKD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->CR1 &= (~TIM_CR1_CKD); \\\r\n (__HANDLE__)->Instance->CR1 |= (__CKD__); \\\r\n (__HANDLE__)->Init.ClockDivision = (__CKD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Clock Division value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval The clock division can be one of the following values:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n */\r\n#define __HAL_TIM_GET_CLOCKDIVISION(__HANDLE__) ((__HANDLE__)->Instance->CR1 & TIM_CR1_CKD)\r\n\r\n/**\r\n * @brief Set the TIM Input Capture prescaler on runtime without calling another time HAL_TIM_IC_ConfigChannel() function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __ICPSC__ specifies the Input Capture4 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_ICPRESCALER(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n do{ \\\r\n TIM_RESET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__), (__ICPSC__)); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Input Capture prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get input capture 1 prescaler value\r\n * @arg TIM_CHANNEL_2: get input capture 2 prescaler value\r\n * @arg TIM_CHANNEL_3: get input capture 3 prescaler value\r\n * @arg TIM_CHANNEL_4: get input capture 4 prescaler value\r\n * @retval The input capture prescaler can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n */\r\n#define __HAL_TIM_GET_ICPRESCALER(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC2PSC) >> 8U) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC3PSC) :\\\r\n (((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC4PSC)) >> 8U)\r\n\r\n/**\r\n * @brief Set the TIM Capture Compare Register value on runtime without calling another time ConfigChannel function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @param __COMPARE__ specifies the Capture Compare register new value.\r\n * @retval None\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_SET_COMPARE(__HANDLE__, __CHANNEL__, __COMPARE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5 = (__COMPARE__)) :\\\r\n ((__HANDLE__)->Instance->CCR6 = (__COMPARE__)))\r\n#else\r\n#define __HAL_TIM_SET_COMPARE(__HANDLE__, __CHANNEL__, __COMPARE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3 = (__COMPARE__)) :\\\r\n ((__HANDLE__)->Instance->CCR4 = (__COMPARE__)))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Get the TIM Capture Compare Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channel associated with the capture compare register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get capture/compare 1 register value\r\n * @arg TIM_CHANNEL_2: get capture/compare 2 register value\r\n * @arg TIM_CHANNEL_3: get capture/compare 3 register value\r\n * @arg TIM_CHANNEL_4: get capture/compare 4 register value\r\n * @arg TIM_CHANNEL_5: get capture/compare 5 register value (*)\r\n * @arg TIM_CHANNEL_6: get capture/compare 6 register value (*)\r\n * (*) Value not defined for all devices\r\n * @retval 16-bit or 32-bit value of the capture/compare register (TIMx_CCRy)\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_GET_COMPARE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5) :\\\r\n ((__HANDLE__)->Instance->CCR6))\r\n#else\r\n#define __HAL_TIM_GET_COMPARE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3) :\\\r\n ((__HANDLE__)->Instance->CCR4))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Set the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval None\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_ENABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6PE))\r\n#else\r\n#define __HAL_TIM_ENABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3PE) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4PE))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Reset the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval None\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_DISABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6PE))\r\n#else\r\n#define __HAL_TIM_DISABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3PE) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4PE))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Enable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @note When fast mode is enabled an active edge on the trigger input acts\r\n * like a compare match on CCx output. Delay to sample the trigger\r\n * input and to activate CCx output is reduced to 3 clock cycles.\r\n * @note Fast mode acts only if the channel is configured in PWM1 or PWM2 mode.\r\n * @retval None\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_ENABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6FE))\r\n#else\r\n#define __HAL_TIM_ENABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3FE) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4FE))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Disable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @note When fast mode is disabled CCx output behaves normally depending\r\n * on counter and CCRx values even when the trigger is ON. The minimum\r\n * delay to activate CCx output when an active edge occurs on the\r\n * trigger input is 5 clock cycles.\r\n * @retval None\r\n */\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define __HAL_TIM_DISABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE))\r\n#else\r\n#define __HAL_TIM_DISABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Set the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is set, only counter\r\n * overflow/underflow generates an update interrupt or DMA request (if\r\n * enabled)\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|= TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Reset the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is reset, any of the\r\n * following events generate an update interrupt or DMA request (if\r\n * enabled):\r\n * _ Counter overflow underflow\r\n * _ Setting the UG bit\r\n * _ Update generation through the slave mode controller\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1&=~TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Set the TIM Capture x input polarity on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __POLARITY__ Polarity for TIx source\r\n * @arg TIM_INPUTCHANNELPOLARITY_RISING: Rising Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_FALLING: Falling Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_BOTHEDGE: Rising and Falling Edge\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n do{ \\\r\n TIM_RESET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__), (__POLARITY__)); \\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macros ----------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Constants TIM Private Constants\r\n * @{\r\n */\r\n/* The counter of a timer instance is disabled only if all the CCx and CCxN\r\n channels have been disabled */\r\n#define TIM_CCER_CCxE_MASK ((uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E | TIM_CCER_CC3E | TIM_CCER_CC4E))\r\n#define TIM_CCER_CCxNE_MASK ((uint32_t)(TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE))\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Macros TIM Private Macros\r\n * @{\r\n */\r\n#if defined(TIM_SMCR_OCCS)\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_NONE) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_OCREFCLR))\r\n#else\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_NONE) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_ETR))\r\n#endif /* TIM_SMCR_OCCS */\r\n\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define IS_TIM_DMA_BASE(__BASE__) (((__BASE__) == TIM_DMABASE_CR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CR2) || \\\r\n ((__BASE__) == TIM_DMABASE_SMCR) || \\\r\n ((__BASE__) == TIM_DMABASE_DIER) || \\\r\n ((__BASE__) == TIM_DMABASE_SR) || \\\r\n ((__BASE__) == TIM_DMABASE_EGR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCER) || \\\r\n ((__BASE__) == TIM_DMABASE_CNT) || \\\r\n ((__BASE__) == TIM_DMABASE_PSC) || \\\r\n ((__BASE__) == TIM_DMABASE_ARR) || \\\r\n ((__BASE__) == TIM_DMABASE_RCR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR4) || \\\r\n ((__BASE__) == TIM_DMABASE_BDTR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR5) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR6) || \\\r\n ((__BASE__) == TIM_DMABASE_OR))\r\n#else\r\n#define IS_TIM_DMA_BASE(__BASE__) (((__BASE__) == TIM_DMABASE_CR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CR2) || \\\r\n ((__BASE__) == TIM_DMABASE_SMCR) || \\\r\n ((__BASE__) == TIM_DMABASE_DIER) || \\\r\n ((__BASE__) == TIM_DMABASE_SR) || \\\r\n ((__BASE__) == TIM_DMABASE_EGR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCER) || \\\r\n ((__BASE__) == TIM_DMABASE_CNT) || \\\r\n ((__BASE__) == TIM_DMABASE_PSC) || \\\r\n ((__BASE__) == TIM_DMABASE_ARR) || \\\r\n ((__BASE__) == TIM_DMABASE_RCR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR4) || \\\r\n ((__BASE__) == TIM_DMABASE_BDTR) || \\\r\n ((__BASE__) == TIM_DMABASE_OR))\r\n#endif /* TIM_CCER_CC5E && TIM_CCER_CC6E */\r\n\r\n#if defined(TIM_EGR_B2G)\r\n#define IS_TIM_EVENT_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFFFE00U) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n#else\r\n#define IS_TIM_EVENT_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFFFF00U) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n#endif /* TIM_EGR_B2G */\r\n\r\n#define IS_TIM_COUNTER_MODE(__MODE__) (((__MODE__) == TIM_COUNTERMODE_UP) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_DOWN) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED1) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED2) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED3))\r\n\r\n#define IS_TIM_CLOCKDIVISION_DIV(__DIV__) (((__DIV__) == TIM_CLOCKDIVISION_DIV1) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV2) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV4))\r\n\r\n#define IS_TIM_AUTORELOAD_PRELOAD(PRELOAD) (((PRELOAD) == TIM_AUTORELOAD_PRELOAD_DISABLE) || \\\r\n ((PRELOAD) == TIM_AUTORELOAD_PRELOAD_ENABLE))\r\n\r\n#define IS_TIM_FAST_STATE(__STATE__) (((__STATE__) == TIM_OCFAST_DISABLE) || \\\r\n ((__STATE__) == TIM_OCFAST_ENABLE))\r\n\r\n#define IS_TIM_OC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCN_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCNPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCNPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCIDLESTATE_RESET))\r\n\r\n#define IS_TIM_OCNIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCNIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCNIDLESTATE_RESET))\r\n\r\n#define IS_TIM_ENCODERINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_FALLING))\r\n\r\n#define IS_TIM_IC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ICPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_IC_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_ICSELECTION_DIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_INDIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_TRC))\r\n\r\n#define IS_TIM_IC_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ICPSC_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV8))\r\n\r\n#define IS_TIM_OPM_MODE(__MODE__) (((__MODE__) == TIM_OPMODE_SINGLE) || \\\r\n ((__MODE__) == TIM_OPMODE_REPETITIVE))\r\n\r\n#define IS_TIM_ENCODER_MODE(__MODE__) (((__MODE__) == TIM_ENCODERMODE_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI12))\r\n\r\n#define IS_TIM_DMA_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFF80FFU) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#if defined(TIM_CCER_CC5E) && defined(TIM_CCER_CC6E)\r\n#define IS_TIM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_6) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_ALL))\r\n#else\r\n#define IS_TIM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_ALL))\r\n#endif /* TIM_CCER_CC5E &&TIM_CCER_CC6E */\r\n\r\n#define IS_TIM_OPM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2))\r\n\r\n#define IS_TIM_COMPLEMENTARY_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3))\r\n\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1))\r\n\r\n#define IS_TIM_CLOCKPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLOCKPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_CLOCKPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLOCKFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_CLEARINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLEARINPUTPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLEARINPUTPOLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_CLEARINPUT_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLEARINPUT_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_OSSR_STATE(__STATE__) (((__STATE__) == TIM_OSSR_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSR_DISABLE))\r\n\r\n#define IS_TIM_OSSI_STATE(__STATE__) (((__STATE__) == TIM_OSSI_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSI_DISABLE))\r\n\r\n#define IS_TIM_LOCK_LEVEL(__LEVEL__) (((__LEVEL__) == TIM_LOCKLEVEL_OFF) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_1) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_2) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_3))\r\n\r\n#define IS_TIM_BREAK_FILTER(__BRKFILTER__) ((__BRKFILTER__) <= 0xFUL)\r\n\r\n\r\n#define IS_TIM_BREAK_STATE(__STATE__) (((__STATE__) == TIM_BREAK_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK_DISABLE))\r\n\r\n#define IS_TIM_BREAK_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKPOLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKPOLARITY_HIGH))\r\n\r\n#if defined(TIM_BDTR_BK2E)\r\n#define IS_TIM_BREAK2_STATE(__STATE__) (((__STATE__) == TIM_BREAK2_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK2_DISABLE))\r\n\r\n#define IS_TIM_BREAK2_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAK2POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAK2POLARITY_HIGH))\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n#define IS_TIM_AUTOMATIC_OUTPUT_STATE(__STATE__) (((__STATE__) == TIM_AUTOMATICOUTPUT_ENABLE) || \\\r\n ((__STATE__) == TIM_AUTOMATICOUTPUT_DISABLE))\r\n\r\n#if defined(TIM_CCR5_CCR5)\r\n#define IS_TIM_GROUPCH5(__OCREF__) ((((__OCREF__) & 0x1FFFFFFFU) == 0x00000000U))\r\n#endif /* TIM_CCR5_CCR5 */\r\n\r\n#define IS_TIM_TRGO_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC4REF))\r\n\r\n#if defined(TIM_CR2_MMS2)\r\n#define IS_TIM_TRGO2_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO2_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO2_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING))\r\n#endif /* TIM_CR2_MMS2 */\r\n\r\n#define IS_TIM_MSM_STATE(__STATE__) (((__STATE__) == TIM_MASTERSLAVEMODE_ENABLE) || \\\r\n ((__STATE__) == TIM_MASTERSLAVEMODE_DISABLE))\r\n\r\n#if defined (TIM_SMCR_SMS_3)\r\n#define IS_TIM_SLAVE_MODE(__MODE__) (((__MODE__) == TIM_SLAVEMODE_DISABLE) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_RESET) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_GATED) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_EXTERNAL1) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER))\r\n#else\r\n#define IS_TIM_SLAVE_MODE(__MODE__) (((__MODE__) == TIM_SLAVEMODE_DISABLE) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_RESET) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_GATED) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_EXTERNAL1))\r\n#endif /* TIM_SMCR_SMS_3 */\r\n\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define IS_TIM_PWM_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM2))\r\n#else\r\n#define IS_TIM_PWM_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_PWM2))\r\n#endif /* TIM_CCMR1_OC1M_3 */\r\n\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define IS_TIM_OC_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_TIMING) || \\\r\n ((__MODE__) == TIM_OCMODE_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_TOGGLE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM1) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM2))\r\n#else\r\n#define IS_TIM_OC_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_TIMING) || \\\r\n ((__MODE__) == TIM_OCMODE_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_TOGGLE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_INACTIVE))\r\n#endif /* TIM_CCMR1_OC1M_3 */\r\n\r\n#define IS_TIM_TRIGGER_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n\r\n#define IS_TIM_TRIGGERPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_TRIGGERPOLARITY_INVERTED ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_RISING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_FALLING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_BOTHEDGE ))\r\n\r\n#define IS_TIM_TRIGGERPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV8))\r\n\r\n#define IS_TIM_TRIGGERFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_TI1SELECTION(__TI1SELECTION__) (((__TI1SELECTION__) == TIM_TI1SELECTION_CH1) || \\\r\n ((__TI1SELECTION__) == TIM_TI1SELECTION_XORCOMBINATION))\r\n\r\n#define IS_TIM_DMA_LENGTH(__LENGTH__) (((__LENGTH__) == TIM_DMABURSTLENGTH_1TRANSFER) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_2TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_3TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_4TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_5TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_6TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_7TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_8TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_9TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_10TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_11TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_12TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_13TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_14TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_15TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_16TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_17TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_18TRANSFERS))\r\n\r\n#define IS_TIM_DMA_DATA_LENGTH(LENGTH) (((LENGTH) >= 0x1U) && ((LENGTH) < 0x10000U))\r\n\r\n#define IS_TIM_IC_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_DEADTIME(__DEADTIME__) ((__DEADTIME__) <= 0xFFU)\r\n\r\n#if defined (TIM_SMCR_SMS_3)\r\n#define IS_TIM_SLAVEMODE_TRIGGER_ENABLED(__TRIGGER__) (((__TRIGGER__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__TRIGGER__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER))\r\n#else\r\n#define IS_TIM_SLAVEMODE_TRIGGER_ENABLED(__TRIGGER__) ((__TRIGGER__) == TIM_SLAVEMODE_TRIGGER)\r\n#endif /* TIM_SMCR_SMS_3 */\r\n\r\n#define TIM_SET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= (__ICPSC__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= ((__ICPSC__) << 8U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= (__ICPSC__)) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= ((__ICPSC__) << 8U)))\r\n\r\n#define TIM_RESET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC))\r\n\r\n#define TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER |= (__POLARITY__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 4U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 8U)) :\\\r\n ((__HANDLE__)->Instance->CCER |= (((__POLARITY__) << 12U))))\r\n\r\n#define TIM_RESET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP)) :\\\r\n ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP)))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macros -----------------------------------------------------*/\r\n\r\n/* Include TIM HAL Extended module */\r\n#include \"stm32f3xx_hal_tim_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n * @{\r\n */\r\n/* Time Base functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n * @{\r\n */\r\n/* Timer Output Compare functions *********************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n * @{\r\n */\r\n/* Timer PWM functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n * @{\r\n */\r\n/* Timer Input Capture functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n * @{\r\n */\r\n/* Timer One Pulse functions **************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n * @{\r\n */\r\n/* Timer Encoder functions ****************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief IRQ handler management\r\n * @{\r\n */\r\n/* Interrupt Handler functions ***********************************************/\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Control functions *********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim, TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig);\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength,\r\n uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength,\r\n uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource);\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n * @{\r\n */\r\n/* Callback in non blocking modes (Interrupt and DMA) *************************/\r\nvoid HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim);\r\n\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief Peripheral State functions\r\n * @{\r\n */\r\n/* Peripheral State functions ************************************************/\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure);\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection, uint32_t TIM_ICFilter);\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter);\r\n\r\nvoid TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32F3xx_HAL_TIM_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_tim_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32F3xx_HAL_TIM_EX_H\r\n#define STM32F3xx_HAL_TIM_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Types TIM Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Hall sensor Configuration Structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Commutation_Delay; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n} TIM_HallSensor_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Constants TIM Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Remap TIM Extended Remapping\r\n * @{\r\n */\r\n#if defined(TIM1)\r\n#define TIM_TIM1_ADC1_NONE (0x00000000U) /*!< TIM1_ETR is not connected to any AWD (analog watchdog)*/\r\n#define TIM_TIM1_ADC1_AWD1 (0x00000001U) /*!< TIM1_ETR is connected to ADC1 AWD1 */\r\n#define TIM_TIM1_ADC1_AWD2 (0x00000002U) /*!< TIM1_ETR is connected to ADC1 AWD2 */\r\n#define TIM_TIM1_ADC1_AWD3 (0x00000003U) /*!< TIM1_ETR is connected to ADC1 AWD3 */\r\n\r\n#if defined(ADC4)\r\n#define TIM_TIM1_ADC4_NONE (0x00000000U) /*!< TIM1_ETR is not connected to any AWD (analog watchdog)*/\r\n#define TIM_TIM1_ADC4_AWD1 (0x00000004U) /*!< TIM1_ETR is connected to ADC4 AWD1 */\r\n#define TIM_TIM1_ADC4_AWD2 (0x00000008U) /*!< TIM1_ETR is connected to ADC4 AWD2 */\r\n#define TIM_TIM1_ADC4_AWD3 (0x0000000CU) /*!< TIM1_ETR is connected to ADC4 AWD3 */\r\n#elif defined(ADC2)\r\n#define TIM_TIM1_ADC2_NONE (0x00000000U) /*!< TIM1_ETR is not connected to any AWD (analog watchdog)*/\r\n#define TIM_TIM1_ADC2_AWD1 (0x00000004U) /*!< TIM1_ETR is connected to ADC2 AWD1 */\r\n#define TIM_TIM1_ADC2_AWD2 (0x00000008U) /*!< TIM1_ETR is connected to ADC2 AWD2 */\r\n#define TIM_TIM1_ADC2_AWD3 (0x0000000CU) /*!< TIM1_ETR is connected to ADC2 AWD3 */\r\n#endif /* ADC4 */\r\n#endif /* TIM1 */\r\n\r\n#if defined(TIM8)\r\n#define TIM_TIM8_ADC2_NONE (0x00000000U) /*!< TIM8_ETR is not connected to any AWD (analog watchdog) */\r\n#define TIM_TIM8_ADC2_AWD1 (0x00000001U) /*!< TIM8_ETR is connected to ADC2 AWD1 */\r\n#define TIM_TIM8_ADC2_AWD2 (0x00000002U) /*!< TIM8_ETR is connected to ADC2 AWD2 */\r\n#define TIM_TIM8_ADC2_AWD3 (0x00000003U) /*!< TIM8_ETR is connected to ADC2 AWD3 */\r\n\r\n#define TIM_TIM8_ADC3_NONE (0x00000000U) /*!< TIM8_ETR is not connected to any AWD (analog watchdog) */\r\n#define TIM_TIM8_ADC3_AWD1 (0x00000004U) /*!< TIM8_ETR is connected to ADC3 AWD1 */\r\n#define TIM_TIM8_ADC3_AWD2 (0x00000008U) /*!< TIM8_ETR is connected to ADC3 AWD2 */\r\n#define TIM_TIM8_ADC3_AWD3 (0x0000000CU) /*!< TIM8_ETR is connected to ADC3 AWD3 */\r\n#endif /* TIM8 */\r\n\r\n#if defined(TIM14)\r\n#define TIM_TIM14_GPIO (0x00000000U) /*!< TIM14 TI1 is connected to GPIO */\r\n#define TIM_TIM14_RTC (0x00000001U) /*!< TIM14 TI1 is connected to RTC_clock */\r\n#define TIM_TIM14_HSE (0x00000002U) /*!< TIM14 TI1 is connected to HSE/32U */\r\n#define TIM_TIM14_MCO (0x00000003U) /*!< TIM14 TI1 is connected to MCO */\r\n#endif /* TIM14 */\r\n\r\n#if defined(TIM16)\r\n#define TIM_TIM16_GPIO (0x00000000U) /*!< TIM16 TI1 is connected to GPIO */\r\n#define TIM_TIM16_RTC (0x00000001U) /*!< TIM16 TI1 is connected to RTC_clock */\r\n#define TIM_TIM16_HSE (0x00000002U) /*!< TIM16 TI1 is connected to HSE/32 */\r\n#define TIM_TIM16_MCO (0x00000003U) /*!< TIM16 TI1 is connected to MCO */\r\n#endif /* TIM16 */\r\n\r\n#if defined(TIM20)\r\n#define TIM_TIM20_ADC3_NONE (0x00000000U) /*!< TIM20_ETR is not connected to any AWD (analog watchdog) */\r\n#define TIM_TIM20_ADC3_AWD1 (0x00000001U) /*!< TIM20_ETR is connected to ADC3 AWD1 */\r\n#define TIM_TIM20_ADC3_AWD2 (0x00000002U) /*!< TIM20_ETR is connected to ADC3 AWD2 */\r\n#define TIM_TIM20_ADC3_AWD3 (0x00000003U) /*!< TIM20_ETR is connected to ADC3 AWD3 */\r\n\r\n#define TIM_TIM20_ADC4_NONE (0x00000000U) /*!< TIM20_ETR is not connected to any AWD (analog watchdog) */\r\n#define TIM_TIM20_ADC4_AWD1 (0x00000004U) /*!< TIM20_ETR is connected to ADC4 AWD1 */\r\n#define TIM_TIM20_ADC4_AWD2 (0x00000008U) /*!< TIM20_ETR is connected to ADC4 AWD2 */\r\n#define TIM_TIM20_ADC4_AWD3 (0x0000000CU) /*!< TIM20_ETR is connected to ADC4 AWD3 */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Macros TIM Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macro -----------------------------------------------------*/\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Macros TIM Extended Private Macros\r\n * @{\r\n */\r\n#if defined(TIM1) && defined(TIM8) && defined(TIM20) && defined(TIM16)\r\n#define IS_TIM_REMAP(__INSTANCE__, __REMAP__) \\\r\n ((((__INSTANCE__) == TIM1) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM8) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM20) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM16) && ((((__REMAP__) & 0xFFFFFFFCU) == 0x00000000U))))\r\n#elif defined(TIM1) && defined(TIM8) && defined(TIM16)\r\n#define IS_TIM_REMAP(__INSTANCE__, __REMAP__) \\\r\n ((((__INSTANCE__) == TIM1) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM8) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM16) && ((((__REMAP__) & 0xFFFFFFFCU) == 0x00000000U))))\r\n#elif defined(TIM1) && defined(TIM16)\r\n#define IS_TIM_REMAP(__INSTANCE__, __REMAP__) \\\r\n ((((__INSTANCE__) == TIM1) && ((((__REMAP__) & 0xFFFFFFF0U) == 0x00000000U))) \\\r\n || (((__INSTANCE__) == TIM16) && ((((__REMAP__) & 0xFFFFFFFCU) == 0x00000000U))))\r\n#elif defined(TIM14)\r\n#define IS_TIM_REMAP(__INSTANCE__, __REMAP__) \\\r\n (((__INSTANCE__) == TIM14) && (((__REMAP__) & 0xFFFFFFFCU) == 0x00000000U))\r\n#endif /* TIM1 && TIM8 && TIM20 && TIM16 */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macro ------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n * @{\r\n */\r\n/* Timer Hall Sensor functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim);\r\n\r\nvoid HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n * @{\r\n */\r\n/* Timer Complementary Output Compare functions *****************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n * @{\r\n */\r\n/* Timer Complementary PWM functions ****************************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n * @{\r\n */\r\n/* Timer Complementary One Pulse functions **********************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Extended Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig);\r\n#if defined(TIM_CCR5_CCR5)\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels);\r\n#endif /* TIM_CCR5_CCR5 */\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n * @{\r\n */\r\n/* Extended Callback **********************************************************/\r\nvoid HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim);\r\n#if defined(TIM_BDTR_BK2E)\r\nvoid HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim);\r\n#endif /* TIM_BDTR_BK2E */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n * @{\r\n */\r\n/* Extended Peripheral State functions ***************************************/\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Private_Functions TIMEx Private Functions\r\n * @{\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32F3xx_HAL_TIM_EX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_bus.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_bus.h\r\n * @author MCD Application Team\r\n * @brief Header file of BUS LL module.\r\n\r\n @verbatim \r\n ##### RCC Limitations #####\r\n ==============================================================================\r\n [..] \r\n A delay between an RCC peripheral clock enable and the effective peripheral \r\n enabling should be taken into account in order to manage the peripheral read/write \r\n from/to registers.\r\n (+) This delay depends on the peripheral mapping.\r\n (++) AHB & APB peripherals, 1 dummy read is necessary\r\n\r\n [..] \r\n Workarounds:\r\n (#) For AHB & APB peripherals, a dummy read to the peripheral register has been\r\n inserted in each LL_{BUS}_GRP{x}_EnableClock() function.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_BUS_H\r\n#define __STM32F3xx_LL_BUS_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined(RCC)\r\n\r\n/** @defgroup BUS_LL BUS\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup BUS_LL_Exported_Constants BUS Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup BUS_LL_EC_AHB1_GRP1_PERIPH AHB1 GRP1 PERIPH\r\n * @{\r\n */\r\n#define LL_AHB1_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU\r\n#define LL_AHB1_GRP1_PERIPH_DMA1 RCC_AHBENR_DMA1EN\r\n#if defined(DMA2)\r\n#define LL_AHB1_GRP1_PERIPH_DMA2 RCC_AHBENR_DMA2EN\r\n#endif /*DMA2*/\r\n#define LL_AHB1_GRP1_PERIPH_SRAM RCC_AHBENR_SRAMEN\r\n#define LL_AHB1_GRP1_PERIPH_FLASH RCC_AHBENR_FLITFEN\r\n#if defined(FMC_Bank1)\r\n#define LL_AHB1_GRP1_PERIPH_FMC RCC_AHBENR_FMCEN\r\n#endif /*FMC_Bank1*/\r\n#define LL_AHB1_GRP1_PERIPH_CRC RCC_AHBENR_CRCEN\r\n#if defined(GPIOH)\r\n#define LL_AHB1_GRP1_PERIPH_GPIOH RCC_AHBENR_GPIOHEN\r\n#endif /*GPIOH*/\r\n#define LL_AHB1_GRP1_PERIPH_GPIOA RCC_AHBENR_GPIOAEN\r\n#define LL_AHB1_GRP1_PERIPH_GPIOB RCC_AHBENR_GPIOBEN\r\n#define LL_AHB1_GRP1_PERIPH_GPIOC RCC_AHBENR_GPIOCEN\r\n#define LL_AHB1_GRP1_PERIPH_GPIOD RCC_AHBENR_GPIODEN\r\n#if defined(GPIOE)\r\n#define LL_AHB1_GRP1_PERIPH_GPIOE RCC_AHBENR_GPIOEEN\r\n#endif /*GPIOE*/\r\n#define LL_AHB1_GRP1_PERIPH_GPIOF RCC_AHBENR_GPIOFEN\r\n#if defined(GPIOG)\r\n#define LL_AHB1_GRP1_PERIPH_GPIOG RCC_AHBENR_GPIOGEN\r\n#endif /*GPIOH*/\r\n#define LL_AHB1_GRP1_PERIPH_TSC RCC_AHBENR_TSCEN\r\n#if defined(RCC_AHBENR_ADC1EN)\r\n#define LL_AHB1_GRP1_PERIPH_ADC1 RCC_AHBENR_ADC1EN\r\n#endif /*RCC_AHBENR_ADC1EN*/\r\n#if defined(ADC1_2_COMMON)\r\n#define LL_AHB1_GRP1_PERIPH_ADC12 RCC_AHBENR_ADC12EN\r\n#endif /*ADC1_2_COMMON*/\r\n#if defined(ADC3_4_COMMON)\r\n#define LL_AHB1_GRP1_PERIPH_ADC34 RCC_AHBENR_ADC34EN\r\n#endif /*ADC3_4_COMMON*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup BUS_LL_EC_APB1_GRP1_PERIPH APB1 GRP1 PERIPH\r\n * @{\r\n */\r\n#define LL_APB1_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU\r\n#define LL_APB1_GRP1_PERIPH_TIM2 RCC_APB1ENR_TIM2EN\r\n#if defined(TIM3)\r\n#define LL_APB1_GRP1_PERIPH_TIM3 RCC_APB1ENR_TIM3EN\r\n#endif /*TIM3*/\r\n#if defined(TIM4)\r\n#define LL_APB1_GRP1_PERIPH_TIM4 RCC_APB1ENR_TIM4EN\r\n#endif /*TIM4*/\r\n#if defined(TIM5)\r\n#define LL_APB1_GRP1_PERIPH_TIM5 RCC_APB1ENR_TIM5EN\r\n#endif /*TIM5*/\r\n#define LL_APB1_GRP1_PERIPH_TIM6 RCC_APB1ENR_TIM6EN\r\n#if defined(TIM7)\r\n#define LL_APB1_GRP1_PERIPH_TIM7 RCC_APB1ENR_TIM7EN\r\n#endif /*TIM7*/\r\n#if defined(TIM12)\r\n#define LL_APB1_GRP1_PERIPH_TIM12 RCC_APB1ENR_TIM12EN\r\n#endif /*TIM12*/\r\n#if defined(TIM13)\r\n#define LL_APB1_GRP1_PERIPH_TIM13 RCC_APB1ENR_TIM13EN\r\n#endif /*TIM13*/\r\n#if defined(TIM14)\r\n#define LL_APB1_GRP1_PERIPH_TIM14 RCC_APB1ENR_TIM14EN\r\n#endif /*TIM14*/\r\n#if defined(TIM18)\r\n#define LL_APB1_GRP1_PERIPH_TIM18 RCC_APB1ENR_TIM18EN\r\n#endif /*TIM18*/\r\n#define LL_APB1_GRP1_PERIPH_WWDG RCC_APB1ENR_WWDGEN\r\n#if defined(SPI2)\r\n#define LL_APB1_GRP1_PERIPH_SPI2 RCC_APB1ENR_SPI2EN\r\n#endif /*SPI2*/\r\n#if defined(SPI3)\r\n#define LL_APB1_GRP1_PERIPH_SPI3 RCC_APB1ENR_SPI3EN\r\n#endif /*SPI3*/\r\n#define LL_APB1_GRP1_PERIPH_USART2 RCC_APB1ENR_USART2EN\r\n#define LL_APB1_GRP1_PERIPH_USART3 RCC_APB1ENR_USART3EN\r\n#if defined(UART4)\r\n#define LL_APB1_GRP1_PERIPH_UART4 RCC_APB1ENR_UART4EN\r\n#endif /*UART4*/\r\n#if defined(UART5)\r\n#define LL_APB1_GRP1_PERIPH_UART5 RCC_APB1ENR_UART5EN\r\n#endif /*UART5*/\r\n#define LL_APB1_GRP1_PERIPH_I2C1 RCC_APB1ENR_I2C1EN\r\n#if defined(I2C2)\r\n#define LL_APB1_GRP1_PERIPH_I2C2 RCC_APB1ENR_I2C2EN\r\n#endif /*I2C2*/\r\n#if defined(USB)\r\n#define LL_APB1_GRP1_PERIPH_USB RCC_APB1ENR_USBEN\r\n#endif /*USB*/\r\n#if defined(CAN)\r\n#define LL_APB1_GRP1_PERIPH_CAN RCC_APB1ENR_CANEN\r\n#endif /*CAN*/\r\n#if defined(DAC2)\r\n#define LL_APB1_GRP1_PERIPH_DAC2 RCC_APB1ENR_DAC2EN\r\n#endif /*DAC2*/\r\n#define LL_APB1_GRP1_PERIPH_PWR RCC_APB1ENR_PWREN\r\n#define LL_APB1_GRP1_PERIPH_DAC1 RCC_APB1ENR_DAC1EN\r\n#if defined(CEC)\r\n#define LL_APB1_GRP1_PERIPH_CEC RCC_APB1ENR_CECEN\r\n#endif /*CEC*/\r\n#if defined(I2C3)\r\n#define LL_APB1_GRP1_PERIPH_I2C3 RCC_APB1ENR_I2C3EN\r\n#endif /*I2C3*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup BUS_LL_EC_APB2_GRP1_PERIPH APB2 GRP1 PERIPH\r\n * @{\r\n */\r\n#define LL_APB2_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU\r\n#define LL_APB2_GRP1_PERIPH_SYSCFG RCC_APB2ENR_SYSCFGEN\r\n#if defined(RCC_APB2ENR_ADC1EN)\r\n#define LL_APB2_GRP1_PERIPH_ADC1 RCC_APB2ENR_ADC1EN\r\n#endif /*RCC_APB2ENR_ADC1EN*/\r\n#if defined(TIM1)\r\n#define LL_APB2_GRP1_PERIPH_TIM1 RCC_APB2ENR_TIM1EN\r\n#endif /*TIM1*/\r\n#if defined(SPI1)\r\n#define LL_APB2_GRP1_PERIPH_SPI1 RCC_APB2ENR_SPI1EN\r\n#endif /*SPI1*/\r\n#if defined(TIM8)\r\n#define LL_APB2_GRP1_PERIPH_TIM8 RCC_APB2ENR_TIM8EN\r\n#endif /*TIM8*/\r\n#define LL_APB2_GRP1_PERIPH_USART1 RCC_APB2ENR_USART1EN\r\n#if defined(SPI4)\r\n#define LL_APB2_GRP1_PERIPH_SPI4 RCC_APB2ENR_SPI4EN\r\n#endif /*SPI4*/\r\n#define LL_APB2_GRP1_PERIPH_TIM15 RCC_APB2ENR_TIM15EN\r\n#define LL_APB2_GRP1_PERIPH_TIM16 RCC_APB2ENR_TIM16EN\r\n#define LL_APB2_GRP1_PERIPH_TIM17 RCC_APB2ENR_TIM17EN\r\n#if defined(TIM19)\r\n#define LL_APB2_GRP1_PERIPH_TIM19 RCC_APB2ENR_TIM19EN\r\n#endif /*TIM19*/\r\n#if defined(TIM20)\r\n#define LL_APB2_GRP1_PERIPH_TIM20 RCC_APB2ENR_TIM20EN\r\n#endif /*TIM20*/\r\n#if defined(HRTIM1)\r\n#define LL_APB2_GRP1_PERIPH_HRTIM1 RCC_APB2ENR_HRTIM1EN\r\n#endif /*HRTIM1*/\r\n#if defined(SDADC1)\r\n#define LL_APB2_GRP1_PERIPH_SDADC1 RCC_APB2ENR_SDADC1EN\r\n#endif /*SDADC1*/\r\n#if defined(SDADC2)\r\n#define LL_APB2_GRP1_PERIPH_SDADC2 RCC_APB2ENR_SDADC2EN\r\n#endif /*SDADC2*/\r\n#if defined(SDADC3)\r\n#define LL_APB2_GRP1_PERIPH_SDADC3 RCC_APB2ENR_SDADC3EN\r\n#endif /*SDADC3*/\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup BUS_LL_Exported_Functions BUS Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup BUS_LL_EF_AHB1 AHB1\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable AHB1 peripherals clock.\r\n * @rmtoll AHBENR DMA1EN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR DMA2EN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR SRAMEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR FLITFEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR FMCEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR CRCEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOHEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOAEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOBEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOCEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIODEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOEEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOFEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR GPIOGEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR TSCEN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR ADC1EN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR ADC12EN LL_AHB1_GRP1_EnableClock\\n\r\n * AHBENR ADC34EN LL_AHB1_GRP1_EnableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA2 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_SRAM\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FLASH\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FMC (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_CRC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOH (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOA\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOB\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOD\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOE (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOF\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOG (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_TSC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC12 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC34 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_AHB1_GRP1_EnableClock(uint32_t Periphs)\r\n{\r\n __IO uint32_t tmpreg;\r\n SET_BIT(RCC->AHBENR, Periphs);\r\n /* Delay after an RCC peripheral clock enabling */\r\n tmpreg = READ_BIT(RCC->AHBENR, Periphs);\r\n (void)tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Check if AHB1 peripheral clock is enabled or not\r\n * @rmtoll AHBENR DMA1EN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR DMA2EN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR SRAMEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR FLITFEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR FMCEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR CRCEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOHEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOAEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOBEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOCEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIODEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOEEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOFEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR GPIOGEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR TSCEN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR ADC1EN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR ADC12EN LL_AHB1_GRP1_IsEnabledClock\\n\r\n * AHBENR ADC34EN LL_AHB1_GRP1_IsEnabledClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA2 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_SRAM\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FLASH\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FMC (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_CRC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOH (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOA\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOB\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOD\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOE (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOF\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOG (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_TSC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC12 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC34 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval State of Periphs (1 or 0).\r\n*/\r\n__STATIC_INLINE uint32_t LL_AHB1_GRP1_IsEnabledClock(uint32_t Periphs)\r\n{\r\n return (READ_BIT(RCC->AHBENR, Periphs) == Periphs);\r\n}\r\n\r\n/**\r\n * @brief Disable AHB1 peripherals clock.\r\n * @rmtoll AHBENR DMA1EN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR DMA2EN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR SRAMEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR FLITFEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR FMCEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR CRCEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOHEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOAEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOBEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOCEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIODEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOEEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOFEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR GPIOGEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR TSCEN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR ADC1EN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR ADC12EN LL_AHB1_GRP1_DisableClock\\n\r\n * AHBENR ADC34EN LL_AHB1_GRP1_DisableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_DMA2 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_SRAM\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FLASH\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FMC (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_CRC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOH (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOA\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOB\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOD\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOE (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOF\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOG (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_TSC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC12 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC34 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_AHB1_GRP1_DisableClock(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->AHBENR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Force AHB1 peripherals reset.\r\n * @rmtoll AHBRSTR FMCRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOHRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOARST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOBRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOCRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIODRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOERST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOFRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR GPIOGRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR TSCRST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR ADC1RST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR ADC12RST LL_AHB1_GRP1_ForceReset\\n\r\n * AHBRSTR ADC34RST LL_AHB1_GRP1_ForceReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ALL\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FMC (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOH (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOA\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOB\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOD\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOE (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOF\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOG (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_TSC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC12 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC34 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_AHB1_GRP1_ForceReset(uint32_t Periphs)\r\n{\r\n SET_BIT(RCC->AHBRSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Release AHB1 peripherals reset.\r\n * @rmtoll AHBRSTR FMCRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOHRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOARST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOBRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOCRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIODRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOERST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOFRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR GPIOGRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR TSCRST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR ADC1RST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR ADC12RST LL_AHB1_GRP1_ReleaseReset\\n\r\n * AHBRSTR ADC34RST LL_AHB1_GRP1_ReleaseReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ALL\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_FMC (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOH (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOA\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOB\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOD\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOE (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOF\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_GPIOG (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_TSC\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC12 (*)\r\n * @arg @ref LL_AHB1_GRP1_PERIPH_ADC34 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_AHB1_GRP1_ReleaseReset(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->AHBRSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup BUS_LL_EF_APB1 APB1\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable APB1 peripherals clock.\r\n * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM3EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM4EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM5EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM6EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM7EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM12EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM13EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM14EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR TIM18EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR WWDGEN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR SPI2EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR SPI3EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR USART2EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR USART3EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR UART4EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR UART5EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR I2C1EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR I2C2EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR USBEN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR CANEN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR DAC2EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR PWREN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR DAC1EN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR CECEN LL_APB1_GRP1_EnableClock\\n\r\n * APB1ENR I2C3EN LL_APB1_GRP1_EnableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM6\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM12 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM13 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM14 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM18 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_WWDG\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART3\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CAN (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_PWR\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CEC (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB1_GRP1_EnableClock(uint32_t Periphs)\r\n{\r\n __IO uint32_t tmpreg;\r\n SET_BIT(RCC->APB1ENR, Periphs);\r\n /* Delay after an RCC peripheral clock enabling */\r\n tmpreg = READ_BIT(RCC->APB1ENR, Periphs);\r\n (void)tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Check if APB1 peripheral clock is enabled or not\r\n * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM4EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM5EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM12EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM13EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM14EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR TIM18EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR SPI3EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR USART3EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR UART4EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR UART5EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR USBEN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR CANEN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR DAC2EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR DAC1EN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR CECEN LL_APB1_GRP1_IsEnabledClock\\n\r\n * APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM6\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM12 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM13 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM14 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM18 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_WWDG\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART3\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CAN (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_PWR\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CEC (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval State of Periphs (1 or 0).\r\n*/\r\n__STATIC_INLINE uint32_t LL_APB1_GRP1_IsEnabledClock(uint32_t Periphs)\r\n{\r\n return (READ_BIT(RCC->APB1ENR, Periphs) == Periphs);\r\n}\r\n\r\n/**\r\n * @brief Disable APB1 peripherals clock.\r\n * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM3EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM4EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM5EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM6EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM7EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM12EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM13EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM14EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR TIM18EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR WWDGEN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR SPI2EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR SPI3EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR USART2EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR USART3EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR UART4EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR UART5EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR I2C1EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR I2C2EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR USBEN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR CANEN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR DAC2EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR PWREN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR DAC1EN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR CECEN LL_APB1_GRP1_DisableClock\\n\r\n * APB1ENR I2C3EN LL_APB1_GRP1_DisableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM6\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM12 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM13 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM14 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM18 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_WWDG\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART3\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CAN (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_PWR\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CEC (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB1_GRP1_DisableClock(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->APB1ENR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Force APB1 peripherals reset.\r\n * @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM4RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM5RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM12RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM13RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM14RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR TIM18RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR SPI3RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR USART2RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR USART3RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR UART4RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR UART5RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR USBRST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR CANRST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR DAC2RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR PWRRST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR DAC1RST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR CECRST LL_APB1_GRP1_ForceReset\\n\r\n * APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB1_GRP1_PERIPH_ALL\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM6\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM12 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM13 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM14 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM18 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_WWDG\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART3\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CAN (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_PWR\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CEC (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB1_GRP1_ForceReset(uint32_t Periphs)\r\n{\r\n SET_BIT(RCC->APB1RSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Release APB1 peripherals reset.\r\n * @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM4RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM5RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM12RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM13RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM14RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR TIM18RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR SPI3RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR USART3RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR UART4RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR UART5RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR USBRST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR CANRST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR DAC2RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR DAC1RST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR CECRST LL_APB1_GRP1_ReleaseReset\\n\r\n * APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB1_GRP1_PERIPH_ALL\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM6\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM12 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM13 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM14 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_TIM18 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_WWDG\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_SPI3 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART2\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USART3\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART4 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_UART5 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CAN (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC2 (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_PWR\r\n * @arg @ref LL_APB1_GRP1_PERIPH_DAC1\r\n * @arg @ref LL_APB1_GRP1_PERIPH_CEC (*)\r\n * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB1_GRP1_ReleaseReset(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->APB1RSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup BUS_LL_EF_APB2 APB2\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable APB2 peripherals clock.\r\n * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR ADC1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR SPI1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM8EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR USART1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR SPI4EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM15EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM16EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM17EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM19EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR TIM20EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR HRTIM1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR SDADC1EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR SDADC2EN LL_APB2_GRP1_EnableClock\\n\r\n * APB2ENR SDADC3EN LL_APB2_GRP1_EnableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM8 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_USART1\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI4 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM15\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM16\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM17\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM19 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM20 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_HRTIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC2 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB2_GRP1_EnableClock(uint32_t Periphs)\r\n{\r\n __IO uint32_t tmpreg;\r\n SET_BIT(RCC->APB2ENR, Periphs);\r\n /* Delay after an RCC peripheral clock enabling */\r\n tmpreg = READ_BIT(RCC->APB2ENR, Periphs);\r\n (void)tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Check if APB2 peripheral clock is enabled or not\r\n * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR ADC1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM8EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR SPI4EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM15EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM16EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM17EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM19EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR TIM20EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR HRTIM1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR SDADC1EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR SDADC2EN LL_APB2_GRP1_IsEnabledClock\\n\r\n * APB2ENR SDADC3EN LL_APB2_GRP1_IsEnabledClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM8 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_USART1\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI4 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM15\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM16\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM17\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM19 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM20 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_HRTIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC2 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval State of Periphs (1 or 0).\r\n*/\r\n__STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock(uint32_t Periphs)\r\n{\r\n return (READ_BIT(RCC->APB2ENR, Periphs) == Periphs);\r\n}\r\n\r\n/**\r\n * @brief Disable APB2 peripherals clock.\r\n * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR ADC1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR SPI1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM8EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR USART1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR SPI4EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM15EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM16EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM17EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM19EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR TIM20EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR HRTIM1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR SDADC1EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR SDADC2EN LL_APB2_GRP1_DisableClock\\n\r\n * APB2ENR SDADC3EN LL_APB2_GRP1_DisableClock\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM8 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_USART1\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI4 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM15\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM16\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM17\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM19 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM20 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_HRTIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC2 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB2_GRP1_DisableClock(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->APB2ENR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Force APB2 peripherals reset.\r\n * @rmtoll APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR ADC1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM8RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR USART1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR SPI4RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM15RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM16RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM17RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM19RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR TIM20RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR HRTIM1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR SDADC1RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR SDADC2RST LL_APB2_GRP1_ForceReset\\n\r\n * APB2RSTR SDADC3RST LL_APB2_GRP1_ForceReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ALL\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM8 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_USART1\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI4 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM15\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM16\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM17\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM19 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM20 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_HRTIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC2 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB2_GRP1_ForceReset(uint32_t Periphs)\r\n{\r\n SET_BIT(RCC->APB2RSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Release APB2 peripherals reset.\r\n * @rmtoll APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR ADC1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM8RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR SPI4RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM15RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM16RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM17RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM19RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR TIM20RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR HRTIM1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR SDADC1RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR SDADC2RST LL_APB2_GRP1_ReleaseReset\\n\r\n * APB2RSTR SDADC3RST LL_APB2_GRP1_ReleaseReset\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ALL\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG\r\n * @arg @ref LL_APB2_GRP1_PERIPH_ADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM8 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_USART1\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SPI4 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM15\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM16\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM17\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM19 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_TIM20 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_HRTIM1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC1 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC2 (*)\r\n * @arg @ref LL_APB2_GRP1_PERIPH_SDADC3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n*/\r\n__STATIC_INLINE void LL_APB2_GRP1_ReleaseReset(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(RCC->APB2RSTR, Periphs);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined(RCC) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_BUS_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_cortex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_cortex.h\r\n * @author MCD Application Team\r\n * @brief Header file of CORTEX LL module.\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The LL CORTEX driver contains a set of generic APIs that can be\r\n used by user:\r\n (+) SYSTICK configuration used by @ref LL_mDelay and @ref LL_Init1msTick\r\n functions\r\n (+) Low power mode configuration (SCB register of Cortex-MCU)\r\n (+) MPU API to configure and enable regions\r\n (MPU services provided only on some devices)\r\n (+) API to access to MCU info (CPUID register)\r\n (+) API to enable fault handler (SHCSR accesses)\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_CORTEX_H\r\n#define __STM32F3xx_LL_CORTEX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_LL CORTEX\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup CORTEX_LL_Exported_Constants CORTEX Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_CLKSOURCE_HCLK SYSTICK Clock Source\r\n * @{\r\n */\r\n#define LL_SYSTICK_CLKSOURCE_HCLK_DIV8 0x00000000U /*!< AHB clock divided by 8 selected as SysTick clock source.*/\r\n#define LL_SYSTICK_CLKSOURCE_HCLK SysTick_CTRL_CLKSOURCE_Msk /*!< AHB clock selected as SysTick clock source. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_FAULT Handler Fault type\r\n * @{\r\n */\r\n#define LL_HANDLER_FAULT_USG SCB_SHCSR_USGFAULTENA_Msk /*!< Usage fault */\r\n#define LL_HANDLER_FAULT_BUS SCB_SHCSR_BUSFAULTENA_Msk /*!< Bus fault */\r\n#define LL_HANDLER_FAULT_MEM SCB_SHCSR_MEMFAULTENA_Msk /*!< Memory management fault */\r\n/**\r\n * @}\r\n */\r\n\r\n#if __MPU_PRESENT\r\n\r\n/** @defgroup CORTEX_LL_EC_CTRL_HFNMI_PRIVDEF MPU Control\r\n * @{\r\n */\r\n#define LL_MPU_CTRL_HFNMI_PRIVDEF_NONE 0x00000000U /*!< Disable NMI and privileged SW access */\r\n#define LL_MPU_CTRL_HARDFAULT_NMI MPU_CTRL_HFNMIENA_Msk /*!< Enables the operation of MPU during hard fault, NMI, and FAULTMASK handlers */\r\n#define LL_MPU_CTRL_PRIVILEGED_DEFAULT MPU_CTRL_PRIVDEFENA_Msk /*!< Enable privileged software access to default memory map */\r\n#define LL_MPU_CTRL_HFNMI_PRIVDEF (MPU_CTRL_HFNMIENA_Msk | MPU_CTRL_PRIVDEFENA_Msk) /*!< Enable NMI and privileged SW access */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_REGION MPU Region Number\r\n * @{\r\n */\r\n#define LL_MPU_REGION_NUMBER0 0x00U /*!< REGION Number 0 */\r\n#define LL_MPU_REGION_NUMBER1 0x01U /*!< REGION Number 1 */\r\n#define LL_MPU_REGION_NUMBER2 0x02U /*!< REGION Number 2 */\r\n#define LL_MPU_REGION_NUMBER3 0x03U /*!< REGION Number 3 */\r\n#define LL_MPU_REGION_NUMBER4 0x04U /*!< REGION Number 4 */\r\n#define LL_MPU_REGION_NUMBER5 0x05U /*!< REGION Number 5 */\r\n#define LL_MPU_REGION_NUMBER6 0x06U /*!< REGION Number 6 */\r\n#define LL_MPU_REGION_NUMBER7 0x07U /*!< REGION Number 7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_REGION_SIZE MPU Region Size\r\n * @{\r\n */\r\n#define LL_MPU_REGION_SIZE_32B (0x04U << MPU_RASR_SIZE_Pos) /*!< 32B Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_64B (0x05U << MPU_RASR_SIZE_Pos) /*!< 64B Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_128B (0x06U << MPU_RASR_SIZE_Pos) /*!< 128B Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_256B (0x07U << MPU_RASR_SIZE_Pos) /*!< 256B Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_512B (0x08U << MPU_RASR_SIZE_Pos) /*!< 512B Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_1KB (0x09U << MPU_RASR_SIZE_Pos) /*!< 1KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_2KB (0x0AU << MPU_RASR_SIZE_Pos) /*!< 2KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_4KB (0x0BU << MPU_RASR_SIZE_Pos) /*!< 4KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_8KB (0x0CU << MPU_RASR_SIZE_Pos) /*!< 8KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_16KB (0x0DU << MPU_RASR_SIZE_Pos) /*!< 16KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_32KB (0x0EU << MPU_RASR_SIZE_Pos) /*!< 32KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_64KB (0x0FU << MPU_RASR_SIZE_Pos) /*!< 64KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_128KB (0x10U << MPU_RASR_SIZE_Pos) /*!< 128KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_256KB (0x11U << MPU_RASR_SIZE_Pos) /*!< 256KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_512KB (0x12U << MPU_RASR_SIZE_Pos) /*!< 512KB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_1MB (0x13U << MPU_RASR_SIZE_Pos) /*!< 1MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_2MB (0x14U << MPU_RASR_SIZE_Pos) /*!< 2MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_4MB (0x15U << MPU_RASR_SIZE_Pos) /*!< 4MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_8MB (0x16U << MPU_RASR_SIZE_Pos) /*!< 8MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_16MB (0x17U << MPU_RASR_SIZE_Pos) /*!< 16MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_32MB (0x18U << MPU_RASR_SIZE_Pos) /*!< 32MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_64MB (0x19U << MPU_RASR_SIZE_Pos) /*!< 64MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_128MB (0x1AU << MPU_RASR_SIZE_Pos) /*!< 128MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_256MB (0x1BU << MPU_RASR_SIZE_Pos) /*!< 256MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_512MB (0x1CU << MPU_RASR_SIZE_Pos) /*!< 512MB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_1GB (0x1DU << MPU_RASR_SIZE_Pos) /*!< 1GB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_2GB (0x1EU << MPU_RASR_SIZE_Pos) /*!< 2GB Size of the MPU protection region */\r\n#define LL_MPU_REGION_SIZE_4GB (0x1FU << MPU_RASR_SIZE_Pos) /*!< 4GB Size of the MPU protection region */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_REGION_PRIVILEDGES MPU Region Privileges\r\n * @{\r\n */\r\n#define LL_MPU_REGION_NO_ACCESS (0x00U << MPU_RASR_AP_Pos) /*!< No access*/\r\n#define LL_MPU_REGION_PRIV_RW (0x01U << MPU_RASR_AP_Pos) /*!< RW privileged (privileged access only)*/\r\n#define LL_MPU_REGION_PRIV_RW_URO (0x02U << MPU_RASR_AP_Pos) /*!< RW privileged - RO user (Write in a user program generates a fault) */\r\n#define LL_MPU_REGION_FULL_ACCESS (0x03U << MPU_RASR_AP_Pos) /*!< RW privileged & user (Full access) */\r\n#define LL_MPU_REGION_PRIV_RO (0x05U << MPU_RASR_AP_Pos) /*!< RO privileged (privileged read only)*/\r\n#define LL_MPU_REGION_PRIV_RO_URO (0x06U << MPU_RASR_AP_Pos) /*!< RO privileged & user (read only) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_TEX MPU TEX Level\r\n * @{\r\n */\r\n#define LL_MPU_TEX_LEVEL0 (0x00U << MPU_RASR_TEX_Pos) /*!< b000 for TEX bits */\r\n#define LL_MPU_TEX_LEVEL1 (0x01U << MPU_RASR_TEX_Pos) /*!< b001 for TEX bits */\r\n#define LL_MPU_TEX_LEVEL2 (0x02U << MPU_RASR_TEX_Pos) /*!< b010 for TEX bits */\r\n#define LL_MPU_TEX_LEVEL4 (0x04U << MPU_RASR_TEX_Pos) /*!< b100 for TEX bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_INSTRUCTION_ACCESS MPU Instruction Access\r\n * @{\r\n */\r\n#define LL_MPU_INSTRUCTION_ACCESS_ENABLE 0x00U /*!< Instruction fetches enabled */\r\n#define LL_MPU_INSTRUCTION_ACCESS_DISABLE MPU_RASR_XN_Msk /*!< Instruction fetches disabled*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_SHAREABLE_ACCESS MPU Shareable Access\r\n * @{\r\n */\r\n#define LL_MPU_ACCESS_SHAREABLE MPU_RASR_S_Msk /*!< Shareable memory attribute */\r\n#define LL_MPU_ACCESS_NOT_SHAREABLE 0x00U /*!< Not Shareable memory attribute */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_CACHEABLE_ACCESS MPU Cacheable Access\r\n * @{\r\n */\r\n#define LL_MPU_ACCESS_CACHEABLE MPU_RASR_C_Msk /*!< Cacheable memory attribute */\r\n#define LL_MPU_ACCESS_NOT_CACHEABLE 0x00U /*!< Not Cacheable memory attribute */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EC_BUFFERABLE_ACCESS MPU Bufferable Access\r\n * @{\r\n */\r\n#define LL_MPU_ACCESS_BUFFERABLE MPU_RASR_B_Msk /*!< Bufferable memory attribute */\r\n#define LL_MPU_ACCESS_NOT_BUFFERABLE 0x00U /*!< Not Bufferable memory attribute */\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup CORTEX_LL_Exported_Functions CORTEX Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EF_SYSTICK SYSTICK\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function checks if the Systick counter flag is active or not.\r\n * @note It can be used in timeout function on application side.\r\n * @rmtoll STK_CTRL COUNTFLAG LL_SYSTICK_IsActiveCounterFlag\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSTICK_IsActiveCounterFlag(void)\r\n{\r\n return ((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) == (SysTick_CTRL_COUNTFLAG_Msk));\r\n}\r\n\r\n/**\r\n * @brief Configures the SysTick clock source\r\n * @rmtoll STK_CTRL CLKSOURCE LL_SYSTICK_SetClkSource\r\n * @param Source This parameter can be one of the following values:\r\n * @arg @ref LL_SYSTICK_CLKSOURCE_HCLK_DIV8\r\n * @arg @ref LL_SYSTICK_CLKSOURCE_HCLK\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSTICK_SetClkSource(uint32_t Source)\r\n{\r\n if (Source == LL_SYSTICK_CLKSOURCE_HCLK)\r\n {\r\n SET_BIT(SysTick->CTRL, LL_SYSTICK_CLKSOURCE_HCLK);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(SysTick->CTRL, LL_SYSTICK_CLKSOURCE_HCLK);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get the SysTick clock source\r\n * @rmtoll STK_CTRL CLKSOURCE LL_SYSTICK_GetClkSource\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_SYSTICK_CLKSOURCE_HCLK_DIV8\r\n * @arg @ref LL_SYSTICK_CLKSOURCE_HCLK\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSTICK_GetClkSource(void)\r\n{\r\n return READ_BIT(SysTick->CTRL, LL_SYSTICK_CLKSOURCE_HCLK);\r\n}\r\n\r\n/**\r\n * @brief Enable SysTick exception request\r\n * @rmtoll STK_CTRL TICKINT LL_SYSTICK_EnableIT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSTICK_EnableIT(void)\r\n{\r\n SET_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Disable SysTick exception request\r\n * @rmtoll STK_CTRL TICKINT LL_SYSTICK_DisableIT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSTICK_DisableIT(void)\r\n{\r\n CLEAR_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Checks if the SYSTICK interrupt is enabled or disabled.\r\n * @rmtoll STK_CTRL TICKINT LL_SYSTICK_IsEnabledIT\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSTICK_IsEnabledIT(void)\r\n{\r\n return (READ_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk) == (SysTick_CTRL_TICKINT_Msk));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EF_LOW_POWER_MODE LOW POWER MODE\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Processor uses sleep as its low power mode\r\n * @rmtoll SCB_SCR SLEEPDEEP LL_LPM_EnableSleep\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_EnableSleep(void)\r\n{\r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n/**\r\n * @brief Processor uses deep sleep as its low power mode\r\n * @rmtoll SCB_SCR SLEEPDEEP LL_LPM_EnableDeepSleep\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_EnableDeepSleep(void)\r\n{\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n/**\r\n * @brief Configures sleep-on-exit when returning from Handler mode to Thread mode.\r\n * @note Setting this bit to 1 enables an interrupt-driven application to avoid returning to an\r\n * empty main application.\r\n * @rmtoll SCB_SCR SLEEPONEXIT LL_LPM_EnableSleepOnExit\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_EnableSleepOnExit(void)\r\n{\r\n /* Set SLEEPONEXIT bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n/**\r\n * @brief Do not sleep when returning to Thread mode.\r\n * @rmtoll SCB_SCR SLEEPONEXIT LL_LPM_DisableSleepOnExit\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_DisableSleepOnExit(void)\r\n{\r\n /* Clear SLEEPONEXIT bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n/**\r\n * @brief Enabled events and all interrupts, including disabled interrupts, can wakeup the\r\n * processor.\r\n * @rmtoll SCB_SCR SEVEONPEND LL_LPM_EnableEventOnPend\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_EnableEventOnPend(void)\r\n{\r\n /* Set SEVEONPEND bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n/**\r\n * @brief Only enabled interrupts or events can wakeup the processor, disabled interrupts are\r\n * excluded\r\n * @rmtoll SCB_SCR SEVEONPEND LL_LPM_DisableEventOnPend\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_LPM_DisableEventOnPend(void)\r\n{\r\n /* Clear SEVEONPEND bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EF_HANDLER HANDLER\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable a fault in System handler control register (SHCSR)\r\n * @rmtoll SCB_SHCSR MEMFAULTENA LL_HANDLER_EnableFault\r\n * @param Fault This parameter can be a combination of the following values:\r\n * @arg @ref LL_HANDLER_FAULT_USG\r\n * @arg @ref LL_HANDLER_FAULT_BUS\r\n * @arg @ref LL_HANDLER_FAULT_MEM\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_HANDLER_EnableFault(uint32_t Fault)\r\n{\r\n /* Enable the system handler fault */\r\n SET_BIT(SCB->SHCSR, Fault);\r\n}\r\n\r\n/**\r\n * @brief Disable a fault in System handler control register (SHCSR)\r\n * @rmtoll SCB_SHCSR MEMFAULTENA LL_HANDLER_DisableFault\r\n * @param Fault This parameter can be a combination of the following values:\r\n * @arg @ref LL_HANDLER_FAULT_USG\r\n * @arg @ref LL_HANDLER_FAULT_BUS\r\n * @arg @ref LL_HANDLER_FAULT_MEM\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_HANDLER_DisableFault(uint32_t Fault)\r\n{\r\n /* Disable the system handler fault */\r\n CLEAR_BIT(SCB->SHCSR, Fault);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_LL_EF_MCU_INFO MCU INFO\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get Implementer code\r\n * @rmtoll SCB_CPUID IMPLEMENTER LL_CPUID_GetImplementer\r\n * @retval Value should be equal to 0x41 for ARM\r\n */\r\n__STATIC_INLINE uint32_t LL_CPUID_GetImplementer(void)\r\n{\r\n return (uint32_t)(READ_BIT(SCB->CPUID, SCB_CPUID_IMPLEMENTER_Msk) >> SCB_CPUID_IMPLEMENTER_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get Variant number (The r value in the rnpn product revision identifier)\r\n * @rmtoll SCB_CPUID VARIANT LL_CPUID_GetVariant\r\n * @retval Value between 0 and 255 (0x0: revision 0)\r\n */\r\n__STATIC_INLINE uint32_t LL_CPUID_GetVariant(void)\r\n{\r\n return (uint32_t)(READ_BIT(SCB->CPUID, SCB_CPUID_VARIANT_Msk) >> SCB_CPUID_VARIANT_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get Constant number\r\n * @rmtoll SCB_CPUID ARCHITECTURE LL_CPUID_GetConstant\r\n * @retval Value should be equal to 0xF for Cortex-M4 devices\r\n */\r\n__STATIC_INLINE uint32_t LL_CPUID_GetConstant(void)\r\n{\r\n return (uint32_t)(READ_BIT(SCB->CPUID, SCB_CPUID_ARCHITECTURE_Msk) >> SCB_CPUID_ARCHITECTURE_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get Part number\r\n * @rmtoll SCB_CPUID PARTNO LL_CPUID_GetParNo\r\n * @retval Value should be equal to 0xC24 for Cortex-M4\r\n */\r\n__STATIC_INLINE uint32_t LL_CPUID_GetParNo(void)\r\n{\r\n return (uint32_t)(READ_BIT(SCB->CPUID, SCB_CPUID_PARTNO_Msk) >> SCB_CPUID_PARTNO_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get Revision number (The p value in the rnpn product revision identifier, indicates patch release)\r\n * @rmtoll SCB_CPUID REVISION LL_CPUID_GetRevision\r\n * @retval Value between 0 and 255 (0x1: patch 1)\r\n */\r\n__STATIC_INLINE uint32_t LL_CPUID_GetRevision(void)\r\n{\r\n return (uint32_t)(READ_BIT(SCB->CPUID, SCB_CPUID_REVISION_Msk) >> SCB_CPUID_REVISION_Pos);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if __MPU_PRESENT\r\n/** @defgroup CORTEX_LL_EF_MPU MPU\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable MPU with input options\r\n * @rmtoll MPU_CTRL ENABLE LL_MPU_Enable\r\n * @param Options This parameter can be one of the following values:\r\n * @arg @ref LL_MPU_CTRL_HFNMI_PRIVDEF_NONE\r\n * @arg @ref LL_MPU_CTRL_HARDFAULT_NMI\r\n * @arg @ref LL_MPU_CTRL_PRIVILEGED_DEFAULT\r\n * @arg @ref LL_MPU_CTRL_HFNMI_PRIVDEF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_MPU_Enable(uint32_t Options)\r\n{\r\n /* Enable the MPU*/\r\n WRITE_REG(MPU->CTRL, (MPU_CTRL_ENABLE_Msk | Options));\r\n /* Ensure MPU settings take effects */\r\n __DSB();\r\n /* Sequence instruction fetches using update settings */\r\n __ISB();\r\n}\r\n\r\n/**\r\n * @brief Disable MPU\r\n * @rmtoll MPU_CTRL ENABLE LL_MPU_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_MPU_Disable(void)\r\n{\r\n /* Make sure outstanding transfers are done */\r\n __DMB();\r\n /* Disable MPU*/\r\n WRITE_REG(MPU->CTRL, 0U);\r\n}\r\n\r\n/**\r\n * @brief Check if MPU is enabled or not\r\n * @rmtoll MPU_CTRL ENABLE LL_MPU_IsEnabled\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_MPU_IsEnabled(void)\r\n{\r\n return (READ_BIT(MPU->CTRL, MPU_CTRL_ENABLE_Msk) == (MPU_CTRL_ENABLE_Msk));\r\n}\r\n\r\n/**\r\n * @brief Enable a MPU region\r\n * @rmtoll MPU_RASR ENABLE LL_MPU_EnableRegion\r\n * @param Region This parameter can be one of the following values:\r\n * @arg @ref LL_MPU_REGION_NUMBER0\r\n * @arg @ref LL_MPU_REGION_NUMBER1\r\n * @arg @ref LL_MPU_REGION_NUMBER2\r\n * @arg @ref LL_MPU_REGION_NUMBER3\r\n * @arg @ref LL_MPU_REGION_NUMBER4\r\n * @arg @ref LL_MPU_REGION_NUMBER5\r\n * @arg @ref LL_MPU_REGION_NUMBER6\r\n * @arg @ref LL_MPU_REGION_NUMBER7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_MPU_EnableRegion(uint32_t Region)\r\n{\r\n /* Set Region number */\r\n WRITE_REG(MPU->RNR, Region);\r\n /* Enable the MPU region */\r\n SET_BIT(MPU->RASR, MPU_RASR_ENABLE_Msk);\r\n}\r\n\r\n/**\r\n * @brief Configure and enable a region\r\n * @rmtoll MPU_RNR REGION LL_MPU_ConfigRegion\\n\r\n * MPU_RBAR REGION LL_MPU_ConfigRegion\\n\r\n * MPU_RBAR ADDR LL_MPU_ConfigRegion\\n\r\n * MPU_RASR XN LL_MPU_ConfigRegion\\n\r\n * MPU_RASR AP LL_MPU_ConfigRegion\\n\r\n * MPU_RASR S LL_MPU_ConfigRegion\\n\r\n * MPU_RASR C LL_MPU_ConfigRegion\\n\r\n * MPU_RASR B LL_MPU_ConfigRegion\\n\r\n * MPU_RASR SIZE LL_MPU_ConfigRegion\r\n * @param Region This parameter can be one of the following values:\r\n * @arg @ref LL_MPU_REGION_NUMBER0\r\n * @arg @ref LL_MPU_REGION_NUMBER1\r\n * @arg @ref LL_MPU_REGION_NUMBER2\r\n * @arg @ref LL_MPU_REGION_NUMBER3\r\n * @arg @ref LL_MPU_REGION_NUMBER4\r\n * @arg @ref LL_MPU_REGION_NUMBER5\r\n * @arg @ref LL_MPU_REGION_NUMBER6\r\n * @arg @ref LL_MPU_REGION_NUMBER7\r\n * @param Address Value of region base address\r\n * @param SubRegionDisable Sub-region disable value between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @param Attributes This parameter can be a combination of the following values:\r\n * @arg @ref LL_MPU_REGION_SIZE_32B or @ref LL_MPU_REGION_SIZE_64B or @ref LL_MPU_REGION_SIZE_128B or @ref LL_MPU_REGION_SIZE_256B or @ref LL_MPU_REGION_SIZE_512B\r\n * or @ref LL_MPU_REGION_SIZE_1KB or @ref LL_MPU_REGION_SIZE_2KB or @ref LL_MPU_REGION_SIZE_4KB or @ref LL_MPU_REGION_SIZE_8KB or @ref LL_MPU_REGION_SIZE_16KB\r\n * or @ref LL_MPU_REGION_SIZE_32KB or @ref LL_MPU_REGION_SIZE_64KB or @ref LL_MPU_REGION_SIZE_128KB or @ref LL_MPU_REGION_SIZE_256KB or @ref LL_MPU_REGION_SIZE_512KB\r\n * or @ref LL_MPU_REGION_SIZE_1MB or @ref LL_MPU_REGION_SIZE_2MB or @ref LL_MPU_REGION_SIZE_4MB or @ref LL_MPU_REGION_SIZE_8MB or @ref LL_MPU_REGION_SIZE_16MB\r\n * or @ref LL_MPU_REGION_SIZE_32MB or @ref LL_MPU_REGION_SIZE_64MB or @ref LL_MPU_REGION_SIZE_128MB or @ref LL_MPU_REGION_SIZE_256MB or @ref LL_MPU_REGION_SIZE_512MB\r\n * or @ref LL_MPU_REGION_SIZE_1GB or @ref LL_MPU_REGION_SIZE_2GB or @ref LL_MPU_REGION_SIZE_4GB\r\n * @arg @ref LL_MPU_REGION_NO_ACCESS or @ref LL_MPU_REGION_PRIV_RW or @ref LL_MPU_REGION_PRIV_RW_URO or @ref LL_MPU_REGION_FULL_ACCESS\r\n * or @ref LL_MPU_REGION_PRIV_RO or @ref LL_MPU_REGION_PRIV_RO_URO\r\n * @arg @ref LL_MPU_TEX_LEVEL0 or @ref LL_MPU_TEX_LEVEL1 or @ref LL_MPU_TEX_LEVEL2 or @ref LL_MPU_TEX_LEVEL4\r\n * @arg @ref LL_MPU_INSTRUCTION_ACCESS_ENABLE or @ref LL_MPU_INSTRUCTION_ACCESS_DISABLE\r\n * @arg @ref LL_MPU_ACCESS_SHAREABLE or @ref LL_MPU_ACCESS_NOT_SHAREABLE\r\n * @arg @ref LL_MPU_ACCESS_CACHEABLE or @ref LL_MPU_ACCESS_NOT_CACHEABLE\r\n * @arg @ref LL_MPU_ACCESS_BUFFERABLE or @ref LL_MPU_ACCESS_NOT_BUFFERABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_MPU_ConfigRegion(uint32_t Region, uint32_t SubRegionDisable, uint32_t Address, uint32_t Attributes)\r\n{\r\n /* Set Region number */\r\n WRITE_REG(MPU->RNR, Region);\r\n /* Set base address */\r\n WRITE_REG(MPU->RBAR, (Address & 0xFFFFFFE0U));\r\n /* Configure MPU */\r\n WRITE_REG(MPU->RASR, (MPU_RASR_ENABLE_Msk | Attributes | SubRegionDisable << MPU_RASR_SRD_Pos));\r\n}\r\n\r\n/**\r\n * @brief Disable a region\r\n * @rmtoll MPU_RNR REGION LL_MPU_DisableRegion\\n\r\n * MPU_RASR ENABLE LL_MPU_DisableRegion\r\n * @param Region This parameter can be one of the following values:\r\n * @arg @ref LL_MPU_REGION_NUMBER0\r\n * @arg @ref LL_MPU_REGION_NUMBER1\r\n * @arg @ref LL_MPU_REGION_NUMBER2\r\n * @arg @ref LL_MPU_REGION_NUMBER3\r\n * @arg @ref LL_MPU_REGION_NUMBER4\r\n * @arg @ref LL_MPU_REGION_NUMBER5\r\n * @arg @ref LL_MPU_REGION_NUMBER6\r\n * @arg @ref LL_MPU_REGION_NUMBER7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_MPU_DisableRegion(uint32_t Region)\r\n{\r\n /* Set Region number */\r\n WRITE_REG(MPU->RNR, Region);\r\n /* Disable the MPU region */\r\n CLEAR_BIT(MPU->RASR, MPU_RASR_ENABLE_Msk);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* __MPU_PRESENT */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_CORTEX_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dac.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_dac.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_DAC_H\r\n#define __STM32F3xx_LL_DAC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (DAC1) || defined (DAC2)\r\n\r\n/** @defgroup DAC_LL DAC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup DAC_LL_Private_Constants DAC Private Constants\r\n * @{\r\n */\r\n\r\n/* Internal masks for DAC channels definition */\r\n/* To select into literal LL_DAC_CHANNEL_x the relevant bits for: */\r\n/* - channel bits position into register CR */\r\n/* - channel bits position into register SWTRIG */\r\n/* - channel register offset of data holding register DHRx */\r\n/* - channel register offset of data output register DORx */\r\n#define DAC_CR_CH1_BITOFFSET 0U /* Position of channel bits into registers CR, MCR, CCR, SHHR, SHRR of channel 1 */\r\n#define DAC_CR_CH2_BITOFFSET 16U /* Position of channel bits into registers CR, MCR, CCR, SHHR, SHRR of channel 2 */\r\n#define DAC_CR_CHX_BITOFFSET_MASK (DAC_CR_CH1_BITOFFSET | DAC_CR_CH2_BITOFFSET)\r\n\r\n#define DAC_SWTR_CH1 (DAC_SWTRIGR_SWTRIG1) /* Channel bit into register SWTRIGR of channel 1. This bit is into area of LL_DAC_CR_CHx_BITOFFSET but excluded by mask DAC_CR_CHX_BITOFFSET_MASK (done to be enable to trig SW start of both DAC channels simultaneously). */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define DAC_SWTR_CH2 (DAC_SWTRIGR_SWTRIG2) /* Channel bit into register SWTRIGR of channel 2. This bit is into area of LL_DAC_CR_CHx_BITOFFSET but excluded by mask DAC_CR_CHX_BITOFFSET_MASK (done to be enable to trig SW start of both DAC channels simultaneously). */\r\n#define DAC_SWTR_CHX_MASK (DAC_SWTR_CH1 | DAC_SWTR_CH2)\r\n#else\r\n#define DAC_SWTR_CHX_MASK (DAC_SWTR_CH1)\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n#define DAC_REG_DHR12R1_REGOFFSET 0x00000000U /* Register DHR12Rx channel 1 taken as reference */\r\n#define DAC_REG_DHR12L1_REGOFFSET 0x00100000U /* Register offset of DHR12Lx channel 1 versus DHR12Rx channel 1 (shifted left of 20 bits) */\r\n#define DAC_REG_DHR8R1_REGOFFSET 0x02000000U /* Register offset of DHR8Rx channel 1 versus DHR12Rx channel 1 (shifted left of 24 bits) */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define DAC_REG_DHR12R2_REGOFFSET 0x00030000U /* Register offset of DHR12Rx channel 2 versus DHR12Rx channel 1 (shifted left of 16 bits) */\r\n#define DAC_REG_DHR12L2_REGOFFSET 0x00400000U /* Register offset of DHR12Lx channel 2 versus DHR12Rx channel 1 (shifted left of 20 bits) */\r\n#define DAC_REG_DHR8R2_REGOFFSET 0x05000000U /* Register offset of DHR8Rx channel 2 versus DHR12Rx channel 1 (shifted left of 24 bits) */\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n#define DAC_REG_DHR12RX_REGOFFSET_MASK 0x000F0000U\r\n#define DAC_REG_DHR12LX_REGOFFSET_MASK 0x00F00000U\r\n#define DAC_REG_DHR8RX_REGOFFSET_MASK 0x0F000000U\r\n#define DAC_REG_DHRX_REGOFFSET_MASK (DAC_REG_DHR12RX_REGOFFSET_MASK | DAC_REG_DHR12LX_REGOFFSET_MASK | DAC_REG_DHR8RX_REGOFFSET_MASK)\r\n\r\n#define DAC_REG_DOR1_REGOFFSET 0x00000000U /* Register DORx channel 1 taken as reference */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define DAC_REG_DOR2_REGOFFSET 0x10000000U /* Register offset of DORx channel 1 versus DORx channel 2 (shifted left of 28 bits) */\r\n#define DAC_REG_DORX_REGOFFSET_MASK (DAC_REG_DOR1_REGOFFSET | DAC_REG_DOR2_REGOFFSET)\r\n#else\r\n#define DAC_REG_DORX_REGOFFSET_MASK (DAC_REG_DOR1_REGOFFSET)\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/* DAC registers bits positions */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define DAC_DHR12RD_DACC2DHR_BITOFFSET_POS 16U /* Value equivalent to POSITION_VAL(DAC_DHR12RD_DACC2DHR) */\r\n#define DAC_DHR12LD_DACC2DHR_BITOFFSET_POS 20U /* Value equivalent to POSITION_VAL(DAC_DHR12LD_DACC2DHR) */\r\n#define DAC_DHR8RD_DACC2DHR_BITOFFSET_POS 8U /* Value equivalent to POSITION_VAL(DAC_DHR8RD_DACC2DHR) */\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/* Miscellaneous data */\r\n#define DAC_DIGITAL_SCALE_12BITS 4095U /* Full-scale digital value with a resolution of 12 bits (voltage range determined by analog voltage references Vref+ and Vref-, refer to reference manual) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DAC_LL_Private_Macros DAC Private Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Driver macro reserved for internal use: isolate bits with the\r\n * selected mask and shift them to the register LSB\r\n * (shift mask on register position bit 0).\r\n * @param __BITS__ Bits in register 32 bits\r\n * @param __MASK__ Mask in register 32 bits\r\n * @retval Bits in register 32 bits\r\n*/\r\n#define __DAC_MASK_SHIFT(__BITS__, __MASK__) \\\r\n (((__BITS__) & (__MASK__)) >> POSITION_VAL((__MASK__)))\r\n\r\n/**\r\n * @brief Driver macro reserved for internal use: set a pointer to\r\n * a register from a register basis from which an offset\r\n * is applied.\r\n * @param __REG__ Register basis from which the offset is applied.\r\n * @param __REG_OFFFSET__ Offset to be applied (unit: number of registers).\r\n * @retval Pointer to register address\r\n*/\r\n#define __DAC_PTR_REG_OFFSET(__REG__, __REG_OFFFSET__) \\\r\n ((__IO uint32_t *)((uint32_t) ((uint32_t)(&(__REG__)) + ((__REG_OFFFSET__) << 2U))))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup DAC_LL_ES_INIT DAC Exported Init structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Structure definition of some features of DAC instance.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set the conversion trigger source for the selected DAC channel: internal (SW start) or from external IP (timer event, external interrupt line).\r\n This parameter can be a value of @ref DAC_LL_EC_TRIGGER_SOURCE\r\n \r\n This feature can be modified afterwards using unitary function @ref LL_DAC_SetTriggerSource(). */\r\n\r\n uint32_t WaveAutoGeneration; /*!< Set the waveform automatic generation mode for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_LL_EC_WAVE_AUTO_GENERATION_MODE\r\n \r\n This feature can be modified afterwards using unitary function @ref LL_DAC_SetWaveAutoGeneration(). */\r\n\r\n uint32_t WaveAutoGenerationConfig; /*!< Set the waveform automatic generation mode for the selected DAC channel.\r\n If waveform automatic generation mode is set to noise, this parameter can be a value of @ref DAC_LL_EC_WAVE_NOISE_LFSR_UNMASK_BITS\r\n If waveform automatic generation mode is set to triangle, this parameter can be a value of @ref DAC_LL_EC_WAVE_TRIANGLE_AMPLITUDE\r\n @note If waveform automatic generation mode is disabled, this parameter is discarded.\r\n \r\n This feature can be modified afterwards using unitary function @ref LL_DAC_SetWaveNoiseLFSR() or @ref LL_DAC_SetWaveTriangleAmplitude(), depending on the wave automatic generation selected. */\r\n\r\n uint32_t OutputBuffer; /*!< Set the output buffer for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_LL_EC_OUTPUT_BUFFER\r\n \r\n This feature can be modified afterwards using unitary function @ref LL_DAC_SetOutputBuffer(). */\r\n\r\n} LL_DAC_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup DAC_LL_Exported_Constants DAC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_GET_FLAG DAC flags\r\n * @brief Flags defines which can be used with LL_DAC_ReadReg function\r\n * @{\r\n */\r\n/* DAC channel 1 flags */\r\n#define LL_DAC_FLAG_DMAUDR1 (DAC_SR_DMAUDR1) /*!< DAC channel 1 flag DMA underrun */\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/* DAC channel 2 flags */\r\n#define LL_DAC_FLAG_DMAUDR2 (DAC_SR_DMAUDR2) /*!< DAC channel 2 flag DMA underrun */\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_IT DAC interruptions\r\n * @brief IT defines which can be used with LL_DAC_ReadReg and LL_DAC_WriteReg functions\r\n * @{\r\n */\r\n#define LL_DAC_IT_DMAUDRIE1 (DAC_CR_DMAUDRIE1) /*!< DAC channel 1 interruption DMA underrun */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define LL_DAC_IT_DMAUDRIE2 (DAC_CR_DMAUDRIE2) /*!< DAC channel 2 interruption DMA underrun */\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_CHANNEL DAC channels\r\n * @{\r\n */\r\n#define LL_DAC_CHANNEL_1 (DAC_REG_DOR1_REGOFFSET | DAC_REG_DHR12R1_REGOFFSET | DAC_REG_DHR12L1_REGOFFSET | DAC_REG_DHR8R1_REGOFFSET | DAC_CR_CH1_BITOFFSET | DAC_SWTR_CH1) /*!< DAC channel 1 */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define LL_DAC_CHANNEL_2 (DAC_REG_DOR2_REGOFFSET | DAC_REG_DHR12R2_REGOFFSET | DAC_REG_DHR12L2_REGOFFSET | DAC_REG_DHR8R2_REGOFFSET | DAC_CR_CH2_BITOFFSET | DAC_SWTR_CH2) /*!< DAC channel 2 */\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_TRIGGER_SOURCE DAC trigger source\r\n * @{\r\n */\r\n#define LL_DAC_TRIG_SOFTWARE (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger internal (SW start) */\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM3_TRGO ( DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM3 TRGO. Trigger remap: by default, default trigger. If needed to restore trigger, use @ref LL_SYSCFG_DAC1_TRIG1_REMAP_TIM3_TRGO for TIM3 selection. */\r\n#define LL_DAC_TRIG_EXT_TIM7_TRGO ( DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: TIM7 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM5 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM4_TRGO (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM4 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM8_TRGO (LL_DAC_TRIG_EXT_TIM3_TRGO) /*!< DAC channel conversion trigger from external IP: TIM8 TRGO. Trigger remap: use @ref LL_SYSCFG_DAC1_TRIG1_REMAP_TIM8_TRGO for TIM8 selection. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#elif defined(STM32F303x8) || defined(STM32F328xx)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM3_TRGO ( DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM3 TRGO. */ \r\n#define LL_DAC_TRIG_EXT_TIM7_TRGO ( DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: TIM7 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM5 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#elif defined(STM32F302xE) || defined(STM32F302xC) || defined(STM32F302x8)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM3_TRGO ( DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM3 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM5 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM4_TRGO (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 ) /*!< DAC channel conversion trigger from external IP: TIM4 TRGO. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#elif defined(STM32F301x8) || defined(STM32F318xx)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM5 TRGO. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#elif defined(STM32F373xC) || defined(STM32F378xx)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM3_TRGO ( DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM3 TRGO. */ \r\n#define LL_DAC_TRIG_EXT_TIM7_TRGO ( DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: TIM7 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM5_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM5 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM4_TRGO (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM4 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM18_TRGO (LL_DAC_TRIG_EXT_TIM5_TRGO) /*!< DAC channel conversion trigger from external IP: TIM18 TRGO. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#elif defined(STM32F334x8)\r\n#define LL_DAC_TRIG_EXT_TIM6_TRGO 0x00000000U /*!< DAC channel conversion trigger from external IP: TIM6 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM3_TRGO ( DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM3 TRGO. Trigger remap: by default, default trigger. If needed to restore trigger, use @ref LL_SYSCFG_DAC1_TRIG1_REMAP_TIM3_TRGO for TIM3 selection. */\r\n#define LL_DAC_TRIG_EXT_TIM7_TRGO ( DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: TIM7 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM2_TRGO (DAC_CR_TSEL1_2 ) /*!< DAC channel conversion trigger from external IP: TIM2 TRGO. */\r\n#define LL_DAC_TRIG_EXT_TIM15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: TIM15 TRGO. Trigger remap: by default, default trigger. If needed to restore trigger, use @ref LL_SYSCFG_DAC1_TRIG3_REMAP_TIM15_TRGO for TIM15 selection. */\r\n#define LL_DAC_TRIGGER_HRTIM1_DACTRG1 (LL_DAC_TRIG_EXT_TIM15_TRGO) /*!< DAC channel conversion trigger from external IP: HRTIM1 DACTRG1. Available only on DAC instance: DAC1. Trigger remap: use @ref LL_SYSCFG_DAC1_TRIG3_REMAP_HRTIM1_DAC1_TRIG1 for HRTIM1 TRIG1 selection. */\r\n#define LL_DAC_TRIGGER_HRTIM1_DACTRG2 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0) /*!< DAC channel conversion trigger from external IP: HRTIM1 DACTRG2. Available only on DAC instance: DAC2. Trigger remap: use @ref LL_SYSCFG_DAC1_TRIG5_REMAP_HRTIM1_DAC1_TRIG2 for HRTIM1 TRIG2 selection. */\r\n#define LL_DAC_TRIGGER_HRTIM1_DACTRG3 (LL_DAC_TRIGGER_HRTIM1_DACTRG2) /*!< DAC channel conversion trigger from external IP: HRTIM1 DACTRG3. */\r\n#define LL_DAC_TRIG_EXT_EXTI_LINE9 (DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 ) /*!< DAC channel conversion trigger from external IP: external interrupt line 9. */\r\n\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_WAVE_AUTO_GENERATION_MODE DAC waveform automatic generation mode\r\n * @{\r\n */\r\n#define LL_DAC_WAVE_AUTO_GENERATION_NONE 0x00000000U /*!< DAC channel wave auto generation mode disabled. */\r\n#define LL_DAC_WAVE_AUTO_GENERATION_NOISE (DAC_CR_WAVE1_0) /*!< DAC channel wave auto generation mode enabled, set generated noise waveform. */\r\n#define LL_DAC_WAVE_AUTO_GENERATION_TRIANGLE (DAC_CR_WAVE1_1) /*!< DAC channel wave auto generation mode enabled, set generated triangle waveform. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_WAVE_NOISE_LFSR_UNMASK_BITS DAC wave generation - Noise LFSR unmask bits\r\n * @{\r\n */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BIT0 0x00000000U /*!< Noise wave generation, unmask LFSR bit0, for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS1_0 ( DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[1:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS2_0 ( DAC_CR_MAMP1_1 ) /*!< Noise wave generation, unmask LFSR bits[2:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS3_0 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[3:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS4_0 ( DAC_CR_MAMP1_2 ) /*!< Noise wave generation, unmask LFSR bits[4:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS5_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[5:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS6_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Noise wave generation, unmask LFSR bits[6:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS7_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[7:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS8_0 (DAC_CR_MAMP1_3 ) /*!< Noise wave generation, unmask LFSR bits[8:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS9_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[9:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS10_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Noise wave generation, unmask LFSR bits[10:0], for the selected DAC channel */\r\n#define LL_DAC_NOISE_LFSR_UNMASK_BITS11_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Noise wave generation, unmask LFSR bits[11:0], for the selected DAC channel */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_WAVE_TRIANGLE_AMPLITUDE DAC wave generation - Triangle amplitude\r\n * @{\r\n */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_1 0x00000000U /*!< Triangle wave generation, amplitude of 1 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_3 ( DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 3 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_7 ( DAC_CR_MAMP1_1 ) /*!< Triangle wave generation, amplitude of 7 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_15 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 15 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_31 ( DAC_CR_MAMP1_2 ) /*!< Triangle wave generation, amplitude of 31 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_63 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 63 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_127 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Triangle wave generation, amplitude of 127 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_255 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 255 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_511 (DAC_CR_MAMP1_3 ) /*!< Triangle wave generation, amplitude of 512 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_1023 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 1023 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_2047 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Triangle wave generation, amplitude of 2047 LSB of DAC output range, for the selected DAC channel */\r\n#define LL_DAC_TRIANGLE_AMPLITUDE_4095 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Triangle wave generation, amplitude of 4095 LSB of DAC output range, for the selected DAC channel */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_OUTPUT_BUFFER DAC channel output buffer\r\n * @{\r\n */\r\n#define LL_DAC_OUTPUT_BUFFER_ENABLE 0x00000000U /*!< The selected DAC channel output is buffered: higher drive current capability, but also higher current consumption */\r\n#define LL_DAC_OUTPUT_BUFFER_DISABLE (DAC_CR_BOFF1) /*!< The selected DAC channel output is not buffered: lower drive current capability, but also lower current consumption */\r\n\r\n#if defined(DAC_CR_OUTEN1) || defined(DAC_CR_OUTEN2)\r\n#define LL_DAC_OUTPUT_SWITCH_DISABLE (LL_DAC_OUTPUT_BUFFER_ENABLE) /*!< Feature specific to STM32F303x6/8 and STM32F328: On DAC1 channel 2, output buffer is replaced by a switch to connect DAC channel output to pin PA5. On DAC2 channel 1, output buffer is replaced by a switch to connect DAC channel output to pin PA6. Selection of switch disabled: DAC channel output not connected to GPIO. */\r\n#define LL_DAC_OUTPUT_SWITCH_ENABLE (LL_DAC_OUTPUT_BUFFER_DISABLE) /*!< Feature specific to STM32F303x6/8 and STM32F328: On DAC1 channel 2, output buffer is replaced by a switch to connect DAC channel output to pin PA5. On DAC2 channel 1, output buffer is replaced by a switch to connect DAC channel output to pin PA6. */\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup DAC_LL_EC_RESOLUTION DAC channel output resolution\r\n * @{\r\n */\r\n#define LL_DAC_RESOLUTION_12B 0x00000000U /*!< DAC channel resolution 12 bits */\r\n#define LL_DAC_RESOLUTION_8B 0x00000002U /*!< DAC channel resolution 8 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_REGISTERS DAC registers compliant with specific purpose\r\n * @{\r\n */\r\n/* List of DAC registers intended to be used (most commonly) with */\r\n/* DMA transfer. */\r\n/* Refer to function @ref LL_DAC_DMA_GetRegAddr(). */\r\n#define LL_DAC_DMA_REG_DATA_12BITS_RIGHT_ALIGNED DAC_REG_DHR12RX_REGOFFSET_MASK /*!< DAC channel data holding register 12 bits right aligned */\r\n#define LL_DAC_DMA_REG_DATA_12BITS_LEFT_ALIGNED DAC_REG_DHR12LX_REGOFFSET_MASK /*!< DAC channel data holding register 12 bits left aligned */\r\n#define LL_DAC_DMA_REG_DATA_8BITS_RIGHT_ALIGNED DAC_REG_DHR8RX_REGOFFSET_MASK /*!< DAC channel data holding register 8 bits right aligned */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EC_HW_DELAYS Definitions of DAC hardware constraints delays\r\n * @note Only DAC IP HW delays are defined in DAC LL driver driver,\r\n * not timeout values.\r\n * For details on delays values, refer to descriptions in source code\r\n * above each literal definition.\r\n * @{\r\n */\r\n\r\n/* Delay for DAC channel voltage settling time from DAC channel startup */\r\n/* (transition from disable to enable). */\r\n/* Note: DAC channel startup time depends on board application environment: */\r\n/* impedance connected to DAC channel output. */\r\n/* The delay below is specified under conditions: */\r\n/* - voltage maximum transition (lowest to highest value) */\r\n/* - until voltage reaches final value +-1LSB */\r\n/* - DAC channel output buffer enabled */\r\n/* - load impedance of 5kOhm (min), 50pF (max) */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tWAKEUP\"). */\r\n/* Unit: us */\r\n#define LL_DAC_DELAY_STARTUP_VOLTAGE_SETTLING_US 15U /*!< Delay for DAC channel voltage settling time from DAC channel startup (transition from disable to enable) */\r\n\r\n/* Delay for DAC channel voltage settling time. */\r\n/* Note: DAC channel startup time depends on board application environment: */\r\n/* impedance connected to DAC channel output. */\r\n/* The delay below is specified under conditions: */\r\n/* - voltage maximum transition (lowest to highest value) */\r\n/* - until voltage reaches final value +-1LSB */\r\n/* - DAC channel output buffer enabled */\r\n/* - load impedance of 5kOhm min, 50pF max */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tSETTLING\"). */\r\n/* Unit: us */\r\n#define LL_DAC_DELAY_VOLTAGE_SETTLING_US 12U /*!< Delay for DAC channel voltage settling time */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup DAC_LL_Exported_Macros DAC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_LL_EM_WRITE_READ Common write and read registers macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in DAC register\r\n * @param __INSTANCE__ DAC Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_DAC_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in DAC register\r\n * @param __INSTANCE__ DAC Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_DAC_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EM_HELPER_MACRO DAC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get DAC channel number in decimal format\r\n * from literals LL_DAC_CHANNEL_x.\r\n * Example:\r\n * __LL_DAC_CHANNEL_TO_DECIMAL_NB(LL_DAC_CHANNEL_1)\r\n * will return decimal number \"1\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval 1...2 (value \"2\" depending on DAC channel 2 availability)\r\n */\r\n#define __LL_DAC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n ((__CHANNEL__) & DAC_SWTR_CHX_MASK)\r\n\r\n/**\r\n * @brief Helper macro to get DAC channel in literal format LL_DAC_CHANNEL_x\r\n * from number in decimal format.\r\n * Example:\r\n * __LL_DAC_DECIMAL_NB_TO_CHANNEL(1)\r\n * will return a data equivalent to \"LL_DAC_CHANNEL_1\".\r\n * @note If the input parameter does not correspond to a DAC channel,\r\n * this macro returns value '0'.\r\n * @param __DECIMAL_NB__ 1...2 (value \"2\" depending on DAC channel 2 availability)\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n */\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define __LL_DAC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n (((__DECIMAL_NB__) == 1U) \\\r\n ? ( \\\r\n LL_DAC_CHANNEL_1 \\\r\n ) \\\r\n : \\\r\n (((__DECIMAL_NB__) == 2U) \\\r\n ? ( \\\r\n LL_DAC_CHANNEL_2 \\\r\n ) \\\r\n : \\\r\n ( \\\r\n 0 \\\r\n ) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_DAC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n (((__DECIMAL_NB__) == 1U) \\\r\n ? ( \\\r\n LL_DAC_CHANNEL_1 \\\r\n ) \\\r\n : \\\r\n ( \\\r\n 0 \\\r\n ) \\\r\n )\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to define the DAC conversion data full-scale digital\r\n * value corresponding to the selected DAC resolution.\r\n * @note DAC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __DAC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_RESOLUTION_12B\r\n * @arg @ref LL_DAC_RESOLUTION_8B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __LL_DAC_DIGITAL_SCALE(__DAC_RESOLUTION__) \\\r\n ((0x00000FFFU) >> ((__DAC_RESOLUTION__) << 1U))\r\n\r\n/**\r\n * @brief Helper macro to calculate the DAC conversion data (unit: digital\r\n * value) corresponding to a voltage (unit: mVolt).\r\n * @note This helper macro is intended to provide input data in voltage\r\n * rather than digital value,\r\n * to be used with LL DAC functions such as\r\n * @ref LL_DAC_ConvertData12RightAligned().\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __DAC_VOLTAGE__ Voltage to be generated by DAC channel\r\n * (unit: mVolt).\r\n * @param __DAC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_RESOLUTION_12B\r\n * @arg @ref LL_DAC_RESOLUTION_8B\r\n * @retval DAC conversion data (unit: digital value)\r\n */\r\n#define __LL_DAC_CALC_VOLTAGE_TO_DATA(__VREFANALOG_VOLTAGE__,\\\r\n __DAC_VOLTAGE__,\\\r\n __DAC_RESOLUTION__) \\\r\n ((__DAC_VOLTAGE__) * __LL_DAC_DIGITAL_SCALE(__DAC_RESOLUTION__) \\\r\n / (__VREFANALOG_VOLTAGE__) \\\r\n )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup DAC_LL_Exported_Functions DAC Exported Functions\r\n * @{\r\n */\r\n/** @defgroup DAC_LL_EF_Configuration Configuration of DAC channels\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the conversion trigger source for the selected DAC channel.\r\n * @note For conversion trigger source to be effective, DAC trigger\r\n * must be enabled using function @ref LL_DAC_EnableTrigger().\r\n * @note To set conversion trigger source, DAC channel must be disabled.\r\n * Otherwise, the setting is discarded.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll CR TSEL1 LL_DAC_SetTriggerSource\\n\r\n * CR TSEL2 LL_DAC_SetTriggerSource\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_TRIG_SOFTWARE\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM3_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM4_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM5_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM7_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM8_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM15_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM18_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG1 (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG2 (1)(2)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG3 (1) (3)\r\n * @arg @ref LL_DAC_TRIG_EXT_EXTI_LINE9\r\n * \r\n * (1) On STM32F3, parameter not available on all devices\r\n * (2) On STM32F3, parameter not available on all DAC instances: DAC1 (for DAC instances DACx available on the selected device).\\n\r\n * (3) On STM32F3, parameter not available on all DAC instances: DAC2 (for DAC instances DACx available on the selected device).\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_SetTriggerSource(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(DACx->CR,\r\n DAC_CR_TSEL1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK),\r\n TriggerSource << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get the conversion trigger source for the selected DAC channel.\r\n * @note For conversion trigger source to be effective, DAC trigger\r\n * must be enabled using function @ref LL_DAC_EnableTrigger().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll CR TSEL1 LL_DAC_GetTriggerSource\\n\r\n * CR TSEL2 LL_DAC_GetTriggerSource\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_TRIG_SOFTWARE\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM3_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM4_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM5_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM7_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM8_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM15_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_TIM18_TRGO (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG1 (1)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG2 (1)(2)\r\n * @arg @ref LL_DAC_TRIG_EXT_HRTIM1_DACTRG3 (1) (3)\r\n * @arg @ref LL_DAC_TRIG_EXT_EXTI_LINE9\r\n * \r\n * (1) On STM32F3, parameter not available on all devices\r\n * (2) On STM32F3, parameter not available on all DAC instances: DAC1 (for DAC instances DACx available on the selected device).\\n\r\n * (3) On STM32F3, parameter not available on all DAC instances: DAC2 (for DAC instances DACx available on the selected device).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_GetTriggerSource(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (uint32_t)(READ_BIT(DACx->CR, DAC_CR_TSEL1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n >> (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set the waveform automatic generation mode\r\n * for the selected DAC channel.\r\n * @rmtoll CR WAVE1 LL_DAC_SetWaveAutoGeneration\\n\r\n * CR WAVE2 LL_DAC_SetWaveAutoGeneration\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param WaveAutoGeneration This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_NONE\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_NOISE\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_TRIANGLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_SetWaveAutoGeneration(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t WaveAutoGeneration)\r\n{\r\n MODIFY_REG(DACx->CR,\r\n DAC_CR_WAVE1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK),\r\n WaveAutoGeneration << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get the waveform automatic generation mode\r\n * for the selected DAC channel.\r\n * @rmtoll CR WAVE1 LL_DAC_GetWaveAutoGeneration\\n\r\n * CR WAVE2 LL_DAC_GetWaveAutoGeneration\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_NONE\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_NOISE\r\n * @arg @ref LL_DAC_WAVE_AUTO_GENERATION_TRIANGLE\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_GetWaveAutoGeneration(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (uint32_t)(READ_BIT(DACx->CR, DAC_CR_WAVE1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n >> (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set the noise waveform generation for the selected DAC channel:\r\n * Noise mode and parameters LFSR (linear feedback shift register).\r\n * @note For wave generation to be effective, DAC channel\r\n * wave generation mode must be enabled using\r\n * function @ref LL_DAC_SetWaveAutoGeneration().\r\n * @note This setting can be set when the selected DAC channel is disabled\r\n * (otherwise, the setting operation is ignored).\r\n * @rmtoll CR MAMP1 LL_DAC_SetWaveNoiseLFSR\\n\r\n * CR MAMP2 LL_DAC_SetWaveNoiseLFSR\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param NoiseLFSRMask This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BIT0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS1_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS2_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS3_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS4_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS5_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS6_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS7_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS8_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS9_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS10_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS11_0\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_SetWaveNoiseLFSR(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t NoiseLFSRMask)\r\n{\r\n MODIFY_REG(DACx->CR,\r\n DAC_CR_MAMP1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK),\r\n NoiseLFSRMask << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Set the noise waveform generation for the selected DAC channel:\r\n * Noise mode and parameters LFSR (linear feedback shift register).\r\n * @rmtoll CR MAMP1 LL_DAC_GetWaveNoiseLFSR\\n\r\n * CR MAMP2 LL_DAC_GetWaveNoiseLFSR\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BIT0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS1_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS2_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS3_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS4_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS5_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS6_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS7_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS8_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS9_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS10_0\r\n * @arg @ref LL_DAC_NOISE_LFSR_UNMASK_BITS11_0\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_GetWaveNoiseLFSR(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (uint32_t)(READ_BIT(DACx->CR, DAC_CR_MAMP1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n >> (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set the triangle waveform generation for the selected DAC channel:\r\n * triangle mode and amplitude.\r\n * @note For wave generation to be effective, DAC channel\r\n * wave generation mode must be enabled using\r\n * function @ref LL_DAC_SetWaveAutoGeneration().\r\n * @note This setting can be set when the selected DAC channel is disabled\r\n * (otherwise, the setting operation is ignored).\r\n * @rmtoll CR MAMP1 LL_DAC_SetWaveTriangleAmplitude\\n\r\n * CR MAMP2 LL_DAC_SetWaveTriangleAmplitude\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param TriangleAmplitude This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_1\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_3\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_7\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_15\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_31\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_63\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_127\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_255\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_511\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_1023\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_2047\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_4095\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_SetWaveTriangleAmplitude(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t TriangleAmplitude)\r\n{\r\n MODIFY_REG(DACx->CR,\r\n DAC_CR_MAMP1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK),\r\n TriangleAmplitude << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Set the triangle waveform generation for the selected DAC channel:\r\n * triangle mode and amplitude.\r\n * @rmtoll CR MAMP1 LL_DAC_GetWaveTriangleAmplitude\\n\r\n * CR MAMP2 LL_DAC_GetWaveTriangleAmplitude\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_1\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_3\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_7\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_15\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_31\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_63\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_127\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_255\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_511\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_1023\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_2047\r\n * @arg @ref LL_DAC_TRIANGLE_AMPLITUDE_4095\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_GetWaveTriangleAmplitude(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (uint32_t)(READ_BIT(DACx->CR, DAC_CR_MAMP1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n >> (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set the output buffer for the selected DAC channel.\r\n * @rmtoll CR BOFF1 LL_DAC_SetOutputBuffer\\n\r\n * CR BOFF2 LL_DAC_SetOutputBuffer\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param OutputBuffer This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_OUTPUT_BUFFER_ENABLE\r\n * @arg @ref LL_DAC_OUTPUT_BUFFER_DISABLE\r\n * @arg @ref LL_DAC_OUTPUT_SWITCH_DISABLE (1)\r\n * @arg @ref LL_DAC_OUTPUT_SWITCH_ENABLE (1)\r\n * \r\n * (1) Feature specific to STM32F303x6/8 and STM32F328:\r\n * On DAC1 channel 2, output buffer is replaced by a switch\r\n * to connect DAC channel output to pin PA5.\r\n * On DAC2 channel 1, output buffer is replaced by a switch\r\n * to connect DAC channel output to pin PA6.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_SetOutputBuffer(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t OutputBuffer)\r\n{\r\n MODIFY_REG(DACx->CR,\r\n DAC_CR_BOFF1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK),\r\n OutputBuffer << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get the output buffer state for the selected DAC channel.\r\n * @rmtoll CR BOFF1 LL_DAC_GetOutputBuffer\\n\r\n * CR BOFF2 LL_DAC_GetOutputBuffer\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DAC_OUTPUT_BUFFER_ENABLE\r\n * @arg @ref LL_DAC_OUTPUT_BUFFER_DISABLE\r\n * @arg @ref LL_DAC_OUTPUT_SWITCH_DISABLE (1)\r\n * @arg @ref LL_DAC_OUTPUT_SWITCH_ENABLE (1)\r\n * \r\n * (1) Feature specific to STM32F303x6/8 and STM32F328:\r\n * On DAC1 channel 2, output buffer is replaced by a switch\r\n * to connect DAC channel output to pin PA5.\r\n * On DAC2 channel 1, output buffer is replaced by a switch\r\n * to connect DAC channel output to pin PA6.\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_GetOutputBuffer(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (uint32_t)(READ_BIT(DACx->CR, DAC_CR_BOFF1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n >> (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EF_DMA_Management DMA Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable DAC DMA transfer request of the selected channel.\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_DAC_DMA_GetRegAddr().\r\n * @rmtoll CR DMAEN1 LL_DAC_EnableDMAReq\\n\r\n * CR DMAEN2 LL_DAC_EnableDMAReq\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_EnableDMAReq(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n SET_BIT(DACx->CR,\r\n DAC_CR_DMAEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Disable DAC DMA transfer request of the selected channel.\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_DAC_DMA_GetRegAddr().\r\n * @rmtoll CR DMAEN1 LL_DAC_DisableDMAReq\\n\r\n * CR DMAEN2 LL_DAC_DisableDMAReq\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_DisableDMAReq(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n CLEAR_BIT(DACx->CR,\r\n DAC_CR_DMAEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get DAC DMA transfer request state of the selected channel.\r\n * (0: DAC DMA transfer request is disabled, 1: DAC DMA transfer request is enabled)\r\n * @rmtoll CR DMAEN1 LL_DAC_IsDMAReqEnabled\\n\r\n * CR DMAEN2 LL_DAC_IsDMAReqEnabled\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsDMAReqEnabled(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (READ_BIT(DACx->CR,\r\n DAC_CR_DMAEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n == (DAC_CR_DMAEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)));\r\n}\r\n\r\n/**\r\n * @brief Function to help to configure DMA transfer to DAC: retrieve the\r\n * DAC register address from DAC instance and a list of DAC registers\r\n * intended to be used (most commonly) with DMA transfer.\r\n * @note These DAC registers are data holding registers:\r\n * when DAC conversion is requested, DAC generates a DMA transfer\r\n * request to have data available in DAC data holding registers.\r\n * @note This macro is intended to be used with LL DMA driver, refer to\r\n * function \"LL_DMA_ConfigAddresses()\".\r\n * Example:\r\n * LL_DMA_ConfigAddresses(DMA1,\r\n * LL_DMA_CHANNEL_1,\r\n * (uint32_t)&< array or variable >,\r\n * LL_DAC_DMA_GetRegAddr(DAC1, LL_DAC_CHANNEL_1, LL_DAC_DMA_REG_DATA_12BITS_RIGHT_ALIGNED),\r\n * LL_DMA_DIRECTION_MEMORY_TO_PERIPH);\r\n * @rmtoll DHR12R1 DACC1DHR LL_DAC_DMA_GetRegAddr\\n\r\n * DHR12L1 DACC1DHR LL_DAC_DMA_GetRegAddr\\n\r\n * DHR8R1 DACC1DHR LL_DAC_DMA_GetRegAddr\\n\r\n * DHR12R2 DACC2DHR LL_DAC_DMA_GetRegAddr\\n\r\n * DHR12L2 DACC2DHR LL_DAC_DMA_GetRegAddr\\n\r\n * DHR8R2 DACC2DHR LL_DAC_DMA_GetRegAddr\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param Register This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_DMA_REG_DATA_12BITS_RIGHT_ALIGNED\r\n * @arg @ref LL_DAC_DMA_REG_DATA_12BITS_LEFT_ALIGNED\r\n * @arg @ref LL_DAC_DMA_REG_DATA_8BITS_RIGHT_ALIGNED\r\n * @retval DAC register address\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_DMA_GetRegAddr(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t Register)\r\n{\r\n /* Retrieve address of register DHR12Rx, DHR12Lx or DHR8Rx depending on */\r\n /* DAC channel selected. */\r\n return ((uint32_t)(__DAC_PTR_REG_OFFSET((DACx)->DHR12R1, __DAC_MASK_SHIFT(DAC_Channel, Register))));\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EF_Operation Operation on DAC channels\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable DAC selected channel.\r\n * @rmtoll CR EN1 LL_DAC_Enable\\n\r\n * CR EN2 LL_DAC_Enable\r\n * @note After enable from off state, DAC channel requires a delay\r\n * for output voltage to reach accuracy +/- 1 LSB.\r\n * Refer to device datasheet, parameter \"tWAKEUP\".\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_Enable(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n SET_BIT(DACx->CR,\r\n DAC_CR_EN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Disable DAC selected channel.\r\n * @rmtoll CR EN1 LL_DAC_Disable\\n\r\n * CR EN2 LL_DAC_Disable\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_Disable(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n CLEAR_BIT(DACx->CR,\r\n DAC_CR_EN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get DAC enable state of the selected channel.\r\n * (0: DAC channel is disabled, 1: DAC channel is enabled)\r\n * @rmtoll CR EN1 LL_DAC_IsEnabled\\n\r\n * CR EN2 LL_DAC_IsEnabled\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsEnabled(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (READ_BIT(DACx->CR,\r\n DAC_CR_EN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n == (DAC_CR_EN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)));\r\n}\r\n\r\n/**\r\n * @brief Enable DAC trigger of the selected channel.\r\n * @note - If DAC trigger is disabled, DAC conversion is performed\r\n * automatically once the data holding register is updated,\r\n * using functions \"LL_DAC_ConvertData{8; 12}{Right; Left} Aligned()\":\r\n * @ref LL_DAC_ConvertData12RightAligned(), ...\r\n * - If DAC trigger is enabled, DAC conversion is performed\r\n * only when a hardware of software trigger event is occurring.\r\n * Select trigger source using\r\n * function @ref LL_DAC_SetTriggerSource().\r\n * @rmtoll CR TEN1 LL_DAC_EnableTrigger\\n\r\n * CR TEN2 LL_DAC_EnableTrigger\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_EnableTrigger(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n SET_BIT(DACx->CR,\r\n DAC_CR_TEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Disable DAC trigger of the selected channel.\r\n * @rmtoll CR TEN1 LL_DAC_DisableTrigger\\n\r\n * CR TEN2 LL_DAC_DisableTrigger\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_DisableTrigger(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n CLEAR_BIT(DACx->CR,\r\n DAC_CR_TEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get DAC trigger state of the selected channel.\r\n * (0: DAC trigger is disabled, 1: DAC trigger is enabled)\r\n * @rmtoll CR TEN1 LL_DAC_IsTriggerEnabled\\n\r\n * CR TEN2 LL_DAC_IsTriggerEnabled\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsTriggerEnabled(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n return (READ_BIT(DACx->CR,\r\n DAC_CR_TEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK))\r\n == (DAC_CR_TEN1 << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)));\r\n}\r\n\r\n/**\r\n * @brief Trig DAC conversion by software for the selected DAC channel.\r\n * @note Preliminarily, DAC trigger must be set to software trigger\r\n * using function @ref LL_DAC_SetTriggerSource()\r\n * with parameter \"LL_DAC_TRIGGER_SOFTWARE\".\r\n * and DAC trigger must be enabled using\r\n * function @ref LL_DAC_EnableTrigger().\r\n * @note For devices featuring DAC with 2 channels: this function\r\n * can perform a SW start of both DAC channels simultaneously.\r\n * Two channels can be selected as parameter.\r\n * Example: (LL_DAC_CHANNEL_1 | LL_DAC_CHANNEL_2)\r\n * @rmtoll SWTRIGR SWTRIG1 LL_DAC_TrigSWConversion\\n\r\n * SWTRIGR SWTRIG2 LL_DAC_TrigSWConversion\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can a combination of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_TrigSWConversion(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n SET_BIT(DACx->SWTRIGR,\r\n (DAC_Channel & DAC_SWTR_CHX_MASK));\r\n}\r\n\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 12 bits left alignment (LSB aligned on bit 0),\r\n * for the selected DAC channel.\r\n * @rmtoll DHR12R1 DACC1DHR LL_DAC_ConvertData12RightAligned\\n\r\n * DHR12R2 DACC2DHR LL_DAC_ConvertData12RightAligned\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param Data Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertData12RightAligned(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t Data)\r\n{\r\n register __IO uint32_t *preg = __DAC_PTR_REG_OFFSET(DACx->DHR12R1, __DAC_MASK_SHIFT(DAC_Channel, DAC_REG_DHR12RX_REGOFFSET_MASK));\r\n \r\n MODIFY_REG(*preg,\r\n DAC_DHR12R1_DACC1DHR,\r\n Data);\r\n}\r\n\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 12 bits left alignment (MSB aligned on bit 15),\r\n * for the selected DAC channel.\r\n * @rmtoll DHR12L1 DACC1DHR LL_DAC_ConvertData12LeftAligned\\n\r\n * DHR12L2 DACC2DHR LL_DAC_ConvertData12LeftAligned\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param Data Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertData12LeftAligned(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t Data)\r\n{\r\n register __IO uint32_t *preg = __DAC_PTR_REG_OFFSET(DACx->DHR12R1, __DAC_MASK_SHIFT(DAC_Channel, DAC_REG_DHR12LX_REGOFFSET_MASK));\r\n \r\n MODIFY_REG(*preg,\r\n DAC_DHR12L1_DACC1DHR,\r\n Data);\r\n}\r\n\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 8 bits left alignment (LSB aligned on bit 0),\r\n * for the selected DAC channel.\r\n * @rmtoll DHR8R1 DACC1DHR LL_DAC_ConvertData8RightAligned\\n\r\n * DHR8R2 DACC2DHR LL_DAC_ConvertData8RightAligned\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param Data Value between Min_Data=0x00 and Max_Data=0xFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertData8RightAligned(DAC_TypeDef *DACx, uint32_t DAC_Channel, uint32_t Data)\r\n{\r\n register __IO uint32_t *preg = __DAC_PTR_REG_OFFSET(DACx->DHR12R1, __DAC_MASK_SHIFT(DAC_Channel, DAC_REG_DHR8RX_REGOFFSET_MASK));\r\n \r\n MODIFY_REG(*preg,\r\n DAC_DHR8R1_DACC1DHR,\r\n Data);\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 12 bits left alignment (LSB aligned on bit 0),\r\n * for both DAC channels.\r\n * @rmtoll DHR12RD DACC1DHR LL_DAC_ConvertDualData12RightAligned\\n\r\n * DHR12RD DACC2DHR LL_DAC_ConvertDualData12RightAligned\r\n * @param DACx DAC instance\r\n * @param DataChannel1 Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @param DataChannel2 Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertDualData12RightAligned(DAC_TypeDef *DACx, uint32_t DataChannel1, uint32_t DataChannel2)\r\n{\r\n MODIFY_REG(DACx->DHR12RD,\r\n (DAC_DHR12RD_DACC2DHR | DAC_DHR12RD_DACC1DHR),\r\n ((DataChannel2 << DAC_DHR12RD_DACC2DHR_BITOFFSET_POS) | DataChannel1));\r\n}\r\n\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 12 bits left alignment (MSB aligned on bit 15),\r\n * for both DAC channels.\r\n * @rmtoll DHR12LD DACC1DHR LL_DAC_ConvertDualData12LeftAligned\\n\r\n * DHR12LD DACC2DHR LL_DAC_ConvertDualData12LeftAligned\r\n * @param DACx DAC instance\r\n * @param DataChannel1 Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @param DataChannel2 Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertDualData12LeftAligned(DAC_TypeDef *DACx, uint32_t DataChannel1, uint32_t DataChannel2)\r\n{\r\n /* Note: Data of DAC channel 2 shift value subtracted of 4 because */\r\n /* data on 16 bits and DAC channel 2 bits field is on the 12 MSB, */\r\n /* the 4 LSB must be taken into account for the shift value. */\r\n MODIFY_REG(DACx->DHR12LD,\r\n (DAC_DHR12LD_DACC2DHR | DAC_DHR12LD_DACC1DHR),\r\n ((DataChannel2 << (DAC_DHR12LD_DACC2DHR_BITOFFSET_POS - 4U)) | DataChannel1));\r\n}\r\n\r\n/**\r\n * @brief Set the data to be loaded in the data holding register\r\n * in format 8 bits left alignment (LSB aligned on bit 0),\r\n * for both DAC channels.\r\n * @rmtoll DHR8RD DACC1DHR LL_DAC_ConvertDualData8RightAligned\\n\r\n * DHR8RD DACC2DHR LL_DAC_ConvertDualData8RightAligned\r\n * @param DACx DAC instance\r\n * @param DataChannel1 Value between Min_Data=0x00 and Max_Data=0xFF\r\n * @param DataChannel2 Value between Min_Data=0x00 and Max_Data=0xFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ConvertDualData8RightAligned(DAC_TypeDef *DACx, uint32_t DataChannel1, uint32_t DataChannel2)\r\n{\r\n MODIFY_REG(DACx->DHR8RD,\r\n (DAC_DHR8RD_DACC2DHR | DAC_DHR8RD_DACC1DHR),\r\n ((DataChannel2 << DAC_DHR8RD_DACC2DHR_BITOFFSET_POS) | DataChannel1));\r\n}\r\n\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n/**\r\n * @brief Retrieve output data currently generated for the selected DAC channel.\r\n * @note Whatever alignment and resolution settings\r\n * (using functions \"LL_DAC_ConvertData{8; 12}{Right; Left} Aligned()\":\r\n * @ref LL_DAC_ConvertData12RightAligned(), ...),\r\n * output data format is 12 bits right aligned (LSB aligned on bit 0).\r\n * @rmtoll DOR1 DACC1DOR LL_DAC_RetrieveOutputData\\n\r\n * DOR2 DACC2DOR LL_DAC_RetrieveOutputData\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_RetrieveOutputData(DAC_TypeDef *DACx, uint32_t DAC_Channel)\r\n{\r\n register __IO uint32_t *preg = __DAC_PTR_REG_OFFSET(DACx->DOR1, __DAC_MASK_SHIFT(DAC_Channel, DAC_REG_DORX_REGOFFSET_MASK));\r\n \r\n return (uint16_t) READ_BIT(*preg, DAC_DOR1_DACC1DOR);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EF_FLAG_Management FLAG Management\r\n * @{\r\n */\r\n/**\r\n * @brief Get DAC underrun flag for DAC channel 1\r\n * @rmtoll SR DMAUDR1 LL_DAC_IsActiveFlag_DMAUDR1\r\n * @param DACx DAC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsActiveFlag_DMAUDR1(DAC_TypeDef *DACx)\r\n{\r\n return (READ_BIT(DACx->SR, LL_DAC_FLAG_DMAUDR1) == (LL_DAC_FLAG_DMAUDR1));\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Get DAC underrun flag for DAC channel 2\r\n * @rmtoll SR DMAUDR2 LL_DAC_IsActiveFlag_DMAUDR2\r\n * @param DACx DAC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsActiveFlag_DMAUDR2(DAC_TypeDef *DACx)\r\n{\r\n return (READ_BIT(DACx->SR, LL_DAC_FLAG_DMAUDR2) == (LL_DAC_FLAG_DMAUDR2));\r\n}\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @brief Clear DAC underrun flag for DAC channel 1\r\n * @rmtoll SR DMAUDR1 LL_DAC_ClearFlag_DMAUDR1\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ClearFlag_DMAUDR1(DAC_TypeDef *DACx)\r\n{\r\n WRITE_REG(DACx->SR, LL_DAC_FLAG_DMAUDR1);\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Clear DAC underrun flag for DAC channel 2\r\n * @rmtoll SR DMAUDR2 LL_DAC_ClearFlag_DMAUDR2\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_ClearFlag_DMAUDR2(DAC_TypeDef *DACx)\r\n{\r\n WRITE_REG(DACx->SR, LL_DAC_FLAG_DMAUDR2);\r\n}\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_LL_EF_IT_Management IT management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable DMA underrun interrupt for DAC channel 1\r\n * @rmtoll CR DMAUDRIE1 LL_DAC_EnableIT_DMAUDR1\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_EnableIT_DMAUDR1(DAC_TypeDef *DACx)\r\n{\r\n SET_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE1);\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Enable DMA underrun interrupt for DAC channel 2\r\n * @rmtoll CR DMAUDRIE2 LL_DAC_EnableIT_DMAUDR2\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_EnableIT_DMAUDR2(DAC_TypeDef *DACx)\r\n{\r\n SET_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE2);\r\n}\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @brief Disable DMA underrun interrupt for DAC channel 1\r\n * @rmtoll CR DMAUDRIE1 LL_DAC_DisableIT_DMAUDR1\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_DisableIT_DMAUDR1(DAC_TypeDef *DACx)\r\n{\r\n CLEAR_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE1);\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Disable DMA underrun interrupt for DAC channel 2\r\n * @rmtoll CR DMAUDRIE2 LL_DAC_DisableIT_DMAUDR2\r\n * @param DACx DAC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DAC_DisableIT_DMAUDR2(DAC_TypeDef *DACx)\r\n{\r\n CLEAR_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE2);\r\n}\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @brief Get DMA underrun interrupt for DAC channel 1\r\n * @rmtoll CR DMAUDRIE1 LL_DAC_IsEnabledIT_DMAUDR1\r\n * @param DACx DAC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsEnabledIT_DMAUDR1(DAC_TypeDef *DACx)\r\n{\r\n return (READ_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE1) == (LL_DAC_IT_DMAUDRIE1));\r\n}\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n/**\r\n * @brief Get DMA underrun interrupt for DAC channel 2\r\n * @rmtoll CR DMAUDRIE2 LL_DAC_IsEnabledIT_DMAUDR2\r\n * @param DACx DAC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DAC_IsEnabledIT_DMAUDR2(DAC_TypeDef *DACx)\r\n{\r\n return (READ_BIT(DACx->CR, LL_DAC_IT_DMAUDRIE2) == (LL_DAC_IT_DMAUDRIE2));\r\n}\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup DAC_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\nErrorStatus LL_DAC_DeInit(DAC_TypeDef* DACx);\r\nErrorStatus LL_DAC_Init(DAC_TypeDef* DACx, uint32_t DAC_Channel, LL_DAC_InitTypeDef* DAC_InitStruct);\r\nvoid LL_DAC_StructInit(LL_DAC_InitTypeDef* DAC_InitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_DAC_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_dma.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_DMA_H\r\n#define __STM32F3xx_LL_DMA_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (DMA1) || defined (DMA2)\r\n\r\n/** @defgroup DMA_LL DMA\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup DMA_LL_Private_Variables DMA Private Variables\r\n * @{\r\n */\r\n/* Array used to get the DMA channel register offset versus channel index LL_DMA_CHANNEL_x */\r\nstatic const uint8_t CHANNEL_OFFSET_TAB[] =\r\n{\r\n (uint8_t)(DMA1_Channel1_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel2_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel3_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel4_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel5_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel6_BASE - DMA1_BASE),\r\n (uint8_t)(DMA1_Channel7_BASE - DMA1_BASE)\r\n};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup DMA_LL_Private_Macros DMA Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup DMA_LL_ES_INIT DMA Exported Init structure\r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PeriphOrM2MSrcAddress; /*!< Specifies the peripheral base address for DMA transfer\r\n or as Source base address in case of memory to memory transfer direction.\r\n\r\n This parameter must be a value between Min_Data = 0 and Max_Data = 0xFFFFFFFF. */\r\n\r\n uint32_t MemoryOrM2MDstAddress; /*!< Specifies the memory base address for DMA transfer\r\n or as Destination base address in case of memory to memory transfer direction.\r\n\r\n This parameter must be a value between Min_Data = 0 and Max_Data = 0xFFFFFFFF. */\r\n\r\n uint32_t Direction; /*!< Specifies if the data will be transferred from memory to peripheral,\r\n from memory to memory or from peripheral to memory.\r\n This parameter can be a value of @ref DMA_LL_EC_DIRECTION\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetDataTransferDirection(). */\r\n\r\n uint32_t Mode; /*!< Specifies the normal or circular operation mode.\r\n This parameter can be a value of @ref DMA_LL_EC_MODE\r\n @note: The circular buffer mode cannot be used if the memory to memory\r\n data transfer direction is configured on the selected Channel\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetMode(). */\r\n\r\n uint32_t PeriphOrM2MSrcIncMode; /*!< Specifies whether the Peripheral address or Source address in case of memory to memory transfer direction\r\n is incremented or not.\r\n This parameter can be a value of @ref DMA_LL_EC_PERIPH\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetPeriphIncMode(). */\r\n\r\n uint32_t MemoryOrM2MDstIncMode; /*!< Specifies whether the Memory address or Destination address in case of memory to memory transfer direction\r\n is incremented or not.\r\n This parameter can be a value of @ref DMA_LL_EC_MEMORY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetMemoryIncMode(). */\r\n\r\n uint32_t PeriphOrM2MSrcDataSize; /*!< Specifies the Peripheral data size alignment or Source data size alignment (byte, half word, word)\r\n in case of memory to memory transfer direction.\r\n This parameter can be a value of @ref DMA_LL_EC_PDATAALIGN\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetPeriphSize(). */\r\n\r\n uint32_t MemoryOrM2MDstDataSize; /*!< Specifies the Memory data size alignment or Destination data size alignment (byte, half word, word)\r\n in case of memory to memory transfer direction.\r\n This parameter can be a value of @ref DMA_LL_EC_MDATAALIGN\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetMemorySize(). */\r\n\r\n uint32_t NbData; /*!< Specifies the number of data to transfer, in data unit.\r\n The data unit is equal to the source buffer configuration set in PeripheralSize\r\n or MemorySize parameters depending in the transfer direction.\r\n This parameter must be a value between Min_Data = 0 and Max_Data = 0x0000FFFF\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetDataLength(). */\r\n\r\n uint32_t Priority; /*!< Specifies the channel priority level.\r\n This parameter can be a value of @ref DMA_LL_EC_PRIORITY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_DMA_SetChannelPriorityLevel(). */\r\n\r\n} LL_DMA_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup DMA_LL_Exported_Constants DMA Exported Constants\r\n * @{\r\n */\r\n/** @defgroup DMA_LL_EC_CLEAR_FLAG Clear Flags Defines\r\n * @brief Flags defines which can be used with LL_DMA_WriteReg function\r\n * @{\r\n */\r\n#define LL_DMA_IFCR_CGIF1 DMA_IFCR_CGIF1 /*!< Channel 1 global flag */\r\n#define LL_DMA_IFCR_CTCIF1 DMA_IFCR_CTCIF1 /*!< Channel 1 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF1 DMA_IFCR_CHTIF1 /*!< Channel 1 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF1 DMA_IFCR_CTEIF1 /*!< Channel 1 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF2 DMA_IFCR_CGIF2 /*!< Channel 2 global flag */\r\n#define LL_DMA_IFCR_CTCIF2 DMA_IFCR_CTCIF2 /*!< Channel 2 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF2 DMA_IFCR_CHTIF2 /*!< Channel 2 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF2 DMA_IFCR_CTEIF2 /*!< Channel 2 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF3 DMA_IFCR_CGIF3 /*!< Channel 3 global flag */\r\n#define LL_DMA_IFCR_CTCIF3 DMA_IFCR_CTCIF3 /*!< Channel 3 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF3 DMA_IFCR_CHTIF3 /*!< Channel 3 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF3 DMA_IFCR_CTEIF3 /*!< Channel 3 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF4 DMA_IFCR_CGIF4 /*!< Channel 4 global flag */\r\n#define LL_DMA_IFCR_CTCIF4 DMA_IFCR_CTCIF4 /*!< Channel 4 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF4 DMA_IFCR_CHTIF4 /*!< Channel 4 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF4 DMA_IFCR_CTEIF4 /*!< Channel 4 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF5 DMA_IFCR_CGIF5 /*!< Channel 5 global flag */\r\n#define LL_DMA_IFCR_CTCIF5 DMA_IFCR_CTCIF5 /*!< Channel 5 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF5 DMA_IFCR_CHTIF5 /*!< Channel 5 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF5 DMA_IFCR_CTEIF5 /*!< Channel 5 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF6 DMA_IFCR_CGIF6 /*!< Channel 6 global flag */\r\n#define LL_DMA_IFCR_CTCIF6 DMA_IFCR_CTCIF6 /*!< Channel 6 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF6 DMA_IFCR_CHTIF6 /*!< Channel 6 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF6 DMA_IFCR_CTEIF6 /*!< Channel 6 transfer error flag */\r\n#define LL_DMA_IFCR_CGIF7 DMA_IFCR_CGIF7 /*!< Channel 7 global flag */\r\n#define LL_DMA_IFCR_CTCIF7 DMA_IFCR_CTCIF7 /*!< Channel 7 transfer complete flag */\r\n#define LL_DMA_IFCR_CHTIF7 DMA_IFCR_CHTIF7 /*!< Channel 7 half transfer flag */\r\n#define LL_DMA_IFCR_CTEIF7 DMA_IFCR_CTEIF7 /*!< Channel 7 transfer error flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_GET_FLAG Get Flags Defines\r\n * @brief Flags defines which can be used with LL_DMA_ReadReg function\r\n * @{\r\n */\r\n#define LL_DMA_ISR_GIF1 DMA_ISR_GIF1 /*!< Channel 1 global flag */\r\n#define LL_DMA_ISR_TCIF1 DMA_ISR_TCIF1 /*!< Channel 1 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF1 DMA_ISR_HTIF1 /*!< Channel 1 half transfer flag */\r\n#define LL_DMA_ISR_TEIF1 DMA_ISR_TEIF1 /*!< Channel 1 transfer error flag */\r\n#define LL_DMA_ISR_GIF2 DMA_ISR_GIF2 /*!< Channel 2 global flag */\r\n#define LL_DMA_ISR_TCIF2 DMA_ISR_TCIF2 /*!< Channel 2 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF2 DMA_ISR_HTIF2 /*!< Channel 2 half transfer flag */\r\n#define LL_DMA_ISR_TEIF2 DMA_ISR_TEIF2 /*!< Channel 2 transfer error flag */\r\n#define LL_DMA_ISR_GIF3 DMA_ISR_GIF3 /*!< Channel 3 global flag */\r\n#define LL_DMA_ISR_TCIF3 DMA_ISR_TCIF3 /*!< Channel 3 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF3 DMA_ISR_HTIF3 /*!< Channel 3 half transfer flag */\r\n#define LL_DMA_ISR_TEIF3 DMA_ISR_TEIF3 /*!< Channel 3 transfer error flag */\r\n#define LL_DMA_ISR_GIF4 DMA_ISR_GIF4 /*!< Channel 4 global flag */\r\n#define LL_DMA_ISR_TCIF4 DMA_ISR_TCIF4 /*!< Channel 4 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF4 DMA_ISR_HTIF4 /*!< Channel 4 half transfer flag */\r\n#define LL_DMA_ISR_TEIF4 DMA_ISR_TEIF4 /*!< Channel 4 transfer error flag */\r\n#define LL_DMA_ISR_GIF5 DMA_ISR_GIF5 /*!< Channel 5 global flag */\r\n#define LL_DMA_ISR_TCIF5 DMA_ISR_TCIF5 /*!< Channel 5 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF5 DMA_ISR_HTIF5 /*!< Channel 5 half transfer flag */\r\n#define LL_DMA_ISR_TEIF5 DMA_ISR_TEIF5 /*!< Channel 5 transfer error flag */\r\n#define LL_DMA_ISR_GIF6 DMA_ISR_GIF6 /*!< Channel 6 global flag */\r\n#define LL_DMA_ISR_TCIF6 DMA_ISR_TCIF6 /*!< Channel 6 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF6 DMA_ISR_HTIF6 /*!< Channel 6 half transfer flag */\r\n#define LL_DMA_ISR_TEIF6 DMA_ISR_TEIF6 /*!< Channel 6 transfer error flag */\r\n#define LL_DMA_ISR_GIF7 DMA_ISR_GIF7 /*!< Channel 7 global flag */\r\n#define LL_DMA_ISR_TCIF7 DMA_ISR_TCIF7 /*!< Channel 7 transfer complete flag */\r\n#define LL_DMA_ISR_HTIF7 DMA_ISR_HTIF7 /*!< Channel 7 half transfer flag */\r\n#define LL_DMA_ISR_TEIF7 DMA_ISR_TEIF7 /*!< Channel 7 transfer error flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_IT IT Defines\r\n * @brief IT defines which can be used with LL_DMA_ReadReg and LL_DMA_WriteReg functions\r\n * @{\r\n */\r\n#define LL_DMA_CCR_TCIE DMA_CCR_TCIE /*!< Transfer complete interrupt */\r\n#define LL_DMA_CCR_HTIE DMA_CCR_HTIE /*!< Half Transfer interrupt */\r\n#define LL_DMA_CCR_TEIE DMA_CCR_TEIE /*!< Transfer error interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_CHANNEL CHANNEL\r\n * @{\r\n */\r\n#define LL_DMA_CHANNEL_1 0x00000001U /*!< DMA Channel 1 */\r\n#define LL_DMA_CHANNEL_2 0x00000002U /*!< DMA Channel 2 */\r\n#define LL_DMA_CHANNEL_3 0x00000003U /*!< DMA Channel 3 */\r\n#define LL_DMA_CHANNEL_4 0x00000004U /*!< DMA Channel 4 */\r\n#define LL_DMA_CHANNEL_5 0x00000005U /*!< DMA Channel 5 */\r\n#define LL_DMA_CHANNEL_6 0x00000006U /*!< DMA Channel 6 */\r\n#define LL_DMA_CHANNEL_7 0x00000007U /*!< DMA Channel 7 */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n#define LL_DMA_CHANNEL_ALL 0xFFFF0000U /*!< DMA Channel all (used only for function @ref LL_DMA_DeInit(). */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_DIRECTION Transfer Direction\r\n * @{\r\n */\r\n#define LL_DMA_DIRECTION_PERIPH_TO_MEMORY 0x00000000U /*!< Peripheral to memory direction */\r\n#define LL_DMA_DIRECTION_MEMORY_TO_PERIPH DMA_CCR_DIR /*!< Memory to peripheral direction */\r\n#define LL_DMA_DIRECTION_MEMORY_TO_MEMORY DMA_CCR_MEM2MEM /*!< Memory to memory direction */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_MODE Transfer mode\r\n * @{\r\n */\r\n#define LL_DMA_MODE_NORMAL 0x00000000U /*!< Normal Mode */\r\n#define LL_DMA_MODE_CIRCULAR DMA_CCR_CIRC /*!< Circular Mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_PERIPH Peripheral increment mode\r\n * @{\r\n */\r\n#define LL_DMA_PERIPH_INCREMENT DMA_CCR_PINC /*!< Peripheral increment mode Enable */\r\n#define LL_DMA_PERIPH_NOINCREMENT 0x00000000U /*!< Peripheral increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_MEMORY Memory increment mode\r\n * @{\r\n */\r\n#define LL_DMA_MEMORY_INCREMENT DMA_CCR_MINC /*!< Memory increment mode Enable */\r\n#define LL_DMA_MEMORY_NOINCREMENT 0x00000000U /*!< Memory increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_PDATAALIGN Peripheral data alignment\r\n * @{\r\n */\r\n#define LL_DMA_PDATAALIGN_BYTE 0x00000000U /*!< Peripheral data alignment : Byte */\r\n#define LL_DMA_PDATAALIGN_HALFWORD DMA_CCR_PSIZE_0 /*!< Peripheral data alignment : HalfWord */\r\n#define LL_DMA_PDATAALIGN_WORD DMA_CCR_PSIZE_1 /*!< Peripheral data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_MDATAALIGN Memory data alignment\r\n * @{\r\n */\r\n#define LL_DMA_MDATAALIGN_BYTE 0x00000000U /*!< Memory data alignment : Byte */\r\n#define LL_DMA_MDATAALIGN_HALFWORD DMA_CCR_MSIZE_0 /*!< Memory data alignment : HalfWord */\r\n#define LL_DMA_MDATAALIGN_WORD DMA_CCR_MSIZE_1 /*!< Memory data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EC_PRIORITY Transfer Priority level\r\n * @{\r\n */\r\n#define LL_DMA_PRIORITY_LOW 0x00000000U /*!< Priority level : Low */\r\n#define LL_DMA_PRIORITY_MEDIUM DMA_CCR_PL_0 /*!< Priority level : Medium */\r\n#define LL_DMA_PRIORITY_HIGH DMA_CCR_PL_1 /*!< Priority level : High */\r\n#define LL_DMA_PRIORITY_VERYHIGH DMA_CCR_PL /*!< Priority level : Very_High */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup DMA_LL_Exported_Macros DMA Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_LL_EM_WRITE_READ Common Write and read registers macros\r\n * @{\r\n */\r\n/**\r\n * @brief Write a value in DMA register\r\n * @param __INSTANCE__ DMA Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_DMA_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in DMA register\r\n * @param __INSTANCE__ DMA Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_DMA_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EM_CONVERT_DMAxCHANNELy Convert DMAxChannely\r\n * @{\r\n */\r\n/**\r\n * @brief Convert DMAx_Channely into DMAx\r\n * @param __CHANNEL_INSTANCE__ DMAx_Channely\r\n * @retval DMAx\r\n */\r\n#if defined(DMA2)\r\n#define __LL_DMA_GET_INSTANCE(__CHANNEL_INSTANCE__) \\\r\n(((uint32_t)(__CHANNEL_INSTANCE__) > ((uint32_t)DMA1_Channel7)) ? DMA2 : DMA1)\r\n#else\r\n#define __LL_DMA_GET_INSTANCE(__CHANNEL_INSTANCE__) (DMA1)\r\n#endif\r\n\r\n/**\r\n * @brief Convert DMAx_Channely into LL_DMA_CHANNEL_y\r\n * @param __CHANNEL_INSTANCE__ DMAx_Channely\r\n * @retval LL_DMA_CHANNEL_y\r\n */\r\n#if defined (DMA2)\r\n#if defined (DMA2_Channel6) && defined (DMA2_Channel7)\r\n#define __LL_DMA_GET_CHANNEL(__CHANNEL_INSTANCE__) \\\r\n(((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel1)) ? LL_DMA_CHANNEL_1 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel1)) ? LL_DMA_CHANNEL_1 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel2)) ? LL_DMA_CHANNEL_2 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel2)) ? LL_DMA_CHANNEL_2 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel3)) ? LL_DMA_CHANNEL_3 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel3)) ? LL_DMA_CHANNEL_3 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel4)) ? LL_DMA_CHANNEL_4 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel4)) ? LL_DMA_CHANNEL_4 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel5)) ? LL_DMA_CHANNEL_5 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel5)) ? LL_DMA_CHANNEL_5 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel6)) ? LL_DMA_CHANNEL_6 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel6)) ? LL_DMA_CHANNEL_6 : \\\r\n LL_DMA_CHANNEL_7)\r\n#else\r\n#define __LL_DMA_GET_CHANNEL(__CHANNEL_INSTANCE__) \\\r\n(((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel1)) ? LL_DMA_CHANNEL_1 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel1)) ? LL_DMA_CHANNEL_1 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel2)) ? LL_DMA_CHANNEL_2 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel2)) ? LL_DMA_CHANNEL_2 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel3)) ? LL_DMA_CHANNEL_3 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel3)) ? LL_DMA_CHANNEL_3 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel4)) ? LL_DMA_CHANNEL_4 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel4)) ? LL_DMA_CHANNEL_4 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel5)) ? LL_DMA_CHANNEL_5 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA2_Channel5)) ? LL_DMA_CHANNEL_5 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel6)) ? LL_DMA_CHANNEL_6 : \\\r\n LL_DMA_CHANNEL_7)\r\n#endif\r\n#else\r\n#define __LL_DMA_GET_CHANNEL(__CHANNEL_INSTANCE__) \\\r\n(((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel1)) ? LL_DMA_CHANNEL_1 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel2)) ? LL_DMA_CHANNEL_2 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel3)) ? LL_DMA_CHANNEL_3 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel4)) ? LL_DMA_CHANNEL_4 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel5)) ? LL_DMA_CHANNEL_5 : \\\r\n ((uint32_t)(__CHANNEL_INSTANCE__) == ((uint32_t)DMA1_Channel6)) ? LL_DMA_CHANNEL_6 : \\\r\n LL_DMA_CHANNEL_7)\r\n#endif\r\n\r\n/**\r\n * @brief Convert DMA Instance DMAx and LL_DMA_CHANNEL_y into DMAx_Channely\r\n * @param __DMA_INSTANCE__ DMAx\r\n * @param __CHANNEL__ LL_DMA_CHANNEL_y\r\n * @retval DMAx_Channely\r\n */\r\n#if defined (DMA2)\r\n#if defined (DMA2_Channel6) && defined (DMA2_Channel7)\r\n#define __LL_DMA_GET_CHANNEL_INSTANCE(__DMA_INSTANCE__, __CHANNEL__) \\\r\n((((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_1))) ? DMA1_Channel1 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_1))) ? DMA2_Channel1 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_2))) ? DMA1_Channel2 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_2))) ? DMA2_Channel2 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_3))) ? DMA1_Channel3 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_3))) ? DMA2_Channel3 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_4))) ? DMA1_Channel4 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_4))) ? DMA2_Channel4 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_5))) ? DMA1_Channel5 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_5))) ? DMA2_Channel5 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_6))) ? DMA1_Channel6 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_6))) ? DMA2_Channel6 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_7))) ? DMA1_Channel7 : \\\r\n DMA2_Channel7)\r\n#else\r\n#define __LL_DMA_GET_CHANNEL_INSTANCE(__DMA_INSTANCE__, __CHANNEL__) \\\r\n((((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_1))) ? DMA1_Channel1 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_1))) ? DMA2_Channel1 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_2))) ? DMA1_Channel2 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_2))) ? DMA2_Channel2 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_3))) ? DMA1_Channel3 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_3))) ? DMA2_Channel3 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_4))) ? DMA1_Channel4 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_4))) ? DMA2_Channel4 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_5))) ? DMA1_Channel5 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA2)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_5))) ? DMA2_Channel5 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_6))) ? DMA1_Channel6 : \\\r\n DMA1_Channel7)\r\n#endif\r\n#else\r\n#define __LL_DMA_GET_CHANNEL_INSTANCE(__DMA_INSTANCE__, __CHANNEL__) \\\r\n((((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_1))) ? DMA1_Channel1 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_2))) ? DMA1_Channel2 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_3))) ? DMA1_Channel3 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_4))) ? DMA1_Channel4 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_5))) ? DMA1_Channel5 : \\\r\n (((uint32_t)(__DMA_INSTANCE__) == ((uint32_t)DMA1)) && ((uint32_t)(__CHANNEL__) == ((uint32_t)LL_DMA_CHANNEL_6))) ? DMA1_Channel6 : \\\r\n DMA1_Channel7)\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup DMA_LL_Exported_Functions DMA Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_LL_EF_Configuration Configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Enable DMA channel.\r\n * @rmtoll CCR EN LL_DMA_EnableChannel\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_EnableChannel(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n SET_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_EN);\r\n}\r\n\r\n/**\r\n * @brief Disable DMA channel.\r\n * @rmtoll CCR EN LL_DMA_DisableChannel\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_DisableChannel(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n CLEAR_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_EN);\r\n}\r\n\r\n/**\r\n * @brief Check if DMA channel is enabled or disabled.\r\n * @rmtoll CCR EN LL_DMA_IsEnabledChannel\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsEnabledChannel(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_EN) == (DMA_CCR_EN));\r\n}\r\n\r\n/**\r\n * @brief Configure all parameters link to DMA transfer.\r\n * @rmtoll CCR DIR LL_DMA_ConfigTransfer\\n\r\n * CCR MEM2MEM LL_DMA_ConfigTransfer\\n\r\n * CCR CIRC LL_DMA_ConfigTransfer\\n\r\n * CCR PINC LL_DMA_ConfigTransfer\\n\r\n * CCR MINC LL_DMA_ConfigTransfer\\n\r\n * CCR PSIZE LL_DMA_ConfigTransfer\\n\r\n * CCR MSIZE LL_DMA_ConfigTransfer\\n\r\n * CCR PL LL_DMA_ConfigTransfer\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param Configuration This parameter must be a combination of all the following values:\r\n * @arg @ref LL_DMA_DIRECTION_PERIPH_TO_MEMORY or @ref LL_DMA_DIRECTION_MEMORY_TO_PERIPH or @ref LL_DMA_DIRECTION_MEMORY_TO_MEMORY\r\n * @arg @ref LL_DMA_MODE_NORMAL or @ref LL_DMA_MODE_CIRCULAR\r\n * @arg @ref LL_DMA_PERIPH_INCREMENT or @ref LL_DMA_PERIPH_NOINCREMENT\r\n * @arg @ref LL_DMA_MEMORY_INCREMENT or @ref LL_DMA_MEMORY_NOINCREMENT\r\n * @arg @ref LL_DMA_PDATAALIGN_BYTE or @ref LL_DMA_PDATAALIGN_HALFWORD or @ref LL_DMA_PDATAALIGN_WORD\r\n * @arg @ref LL_DMA_MDATAALIGN_BYTE or @ref LL_DMA_MDATAALIGN_HALFWORD or @ref LL_DMA_MDATAALIGN_WORD\r\n * @arg @ref LL_DMA_PRIORITY_LOW or @ref LL_DMA_PRIORITY_MEDIUM or @ref LL_DMA_PRIORITY_HIGH or @ref LL_DMA_PRIORITY_VERYHIGH\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ConfigTransfer(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t Configuration)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM | DMA_CCR_CIRC | DMA_CCR_PINC | DMA_CCR_MINC | DMA_CCR_PSIZE | DMA_CCR_MSIZE | DMA_CCR_PL,\r\n Configuration);\r\n}\r\n\r\n/**\r\n * @brief Set Data transfer direction (read from peripheral or from memory).\r\n * @rmtoll CCR DIR LL_DMA_SetDataTransferDirection\\n\r\n * CCR MEM2MEM LL_DMA_SetDataTransferDirection\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param Direction This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_DIRECTION_PERIPH_TO_MEMORY\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_PERIPH\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_MEMORY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetDataTransferDirection(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t Direction)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM, Direction);\r\n}\r\n\r\n/**\r\n * @brief Get Data transfer direction (read from peripheral or from memory).\r\n * @rmtoll CCR DIR LL_DMA_GetDataTransferDirection\\n\r\n * CCR MEM2MEM LL_DMA_GetDataTransferDirection\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_DIRECTION_PERIPH_TO_MEMORY\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_PERIPH\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_MEMORY\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetDataTransferDirection(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\r\n}\r\n\r\n/**\r\n * @brief Set DMA mode circular or normal.\r\n * @note The circular buffer mode cannot be used if the memory-to-memory\r\n * data transfer is configured on the selected Channel.\r\n * @rmtoll CCR CIRC LL_DMA_SetMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param Mode This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_MODE_NORMAL\r\n * @arg @ref LL_DMA_MODE_CIRCULAR\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetMode(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t Mode)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_CIRC,\r\n Mode);\r\n}\r\n\r\n/**\r\n * @brief Get DMA mode circular or normal.\r\n * @rmtoll CCR CIRC LL_DMA_GetMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_MODE_NORMAL\r\n * @arg @ref LL_DMA_MODE_CIRCULAR\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetMode(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_CIRC));\r\n}\r\n\r\n/**\r\n * @brief Set Peripheral increment mode.\r\n * @rmtoll CCR PINC LL_DMA_SetPeriphIncMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param PeriphOrM2MSrcIncMode This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_PERIPH_INCREMENT\r\n * @arg @ref LL_DMA_PERIPH_NOINCREMENT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetPeriphIncMode(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t PeriphOrM2MSrcIncMode)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_PINC,\r\n PeriphOrM2MSrcIncMode);\r\n}\r\n\r\n/**\r\n * @brief Get Peripheral increment mode.\r\n * @rmtoll CCR PINC LL_DMA_GetPeriphIncMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_PERIPH_INCREMENT\r\n * @arg @ref LL_DMA_PERIPH_NOINCREMENT\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetPeriphIncMode(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_PINC));\r\n}\r\n\r\n/**\r\n * @brief Set Memory increment mode.\r\n * @rmtoll CCR MINC LL_DMA_SetMemoryIncMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param MemoryOrM2MDstIncMode This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_MEMORY_INCREMENT\r\n * @arg @ref LL_DMA_MEMORY_NOINCREMENT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetMemoryIncMode(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t MemoryOrM2MDstIncMode)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_MINC,\r\n MemoryOrM2MDstIncMode);\r\n}\r\n\r\n/**\r\n * @brief Get Memory increment mode.\r\n * @rmtoll CCR MINC LL_DMA_GetMemoryIncMode\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_MEMORY_INCREMENT\r\n * @arg @ref LL_DMA_MEMORY_NOINCREMENT\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetMemoryIncMode(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_MINC));\r\n}\r\n\r\n/**\r\n * @brief Set Peripheral size.\r\n * @rmtoll CCR PSIZE LL_DMA_SetPeriphSize\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param PeriphOrM2MSrcDataSize This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_PDATAALIGN_BYTE\r\n * @arg @ref LL_DMA_PDATAALIGN_HALFWORD\r\n * @arg @ref LL_DMA_PDATAALIGN_WORD\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetPeriphSize(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t PeriphOrM2MSrcDataSize)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_PSIZE,\r\n PeriphOrM2MSrcDataSize);\r\n}\r\n\r\n/**\r\n * @brief Get Peripheral size.\r\n * @rmtoll CCR PSIZE LL_DMA_GetPeriphSize\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_PDATAALIGN_BYTE\r\n * @arg @ref LL_DMA_PDATAALIGN_HALFWORD\r\n * @arg @ref LL_DMA_PDATAALIGN_WORD\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetPeriphSize(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_PSIZE));\r\n}\r\n\r\n/**\r\n * @brief Set Memory size.\r\n * @rmtoll CCR MSIZE LL_DMA_SetMemorySize\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param MemoryOrM2MDstDataSize This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_MDATAALIGN_BYTE\r\n * @arg @ref LL_DMA_MDATAALIGN_HALFWORD\r\n * @arg @ref LL_DMA_MDATAALIGN_WORD\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetMemorySize(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t MemoryOrM2MDstDataSize)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_MSIZE,\r\n MemoryOrM2MDstDataSize);\r\n}\r\n\r\n/**\r\n * @brief Get Memory size.\r\n * @rmtoll CCR MSIZE LL_DMA_GetMemorySize\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_MDATAALIGN_BYTE\r\n * @arg @ref LL_DMA_MDATAALIGN_HALFWORD\r\n * @arg @ref LL_DMA_MDATAALIGN_WORD\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetMemorySize(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_MSIZE));\r\n}\r\n\r\n/**\r\n * @brief Set Channel priority level.\r\n * @rmtoll CCR PL LL_DMA_SetChannelPriorityLevel\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param Priority This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_PRIORITY_LOW\r\n * @arg @ref LL_DMA_PRIORITY_MEDIUM\r\n * @arg @ref LL_DMA_PRIORITY_HIGH\r\n * @arg @ref LL_DMA_PRIORITY_VERYHIGH\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetChannelPriorityLevel(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t Priority)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_PL,\r\n Priority);\r\n}\r\n\r\n/**\r\n * @brief Get Channel priority level.\r\n * @rmtoll CCR PL LL_DMA_GetChannelPriorityLevel\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DMA_PRIORITY_LOW\r\n * @arg @ref LL_DMA_PRIORITY_MEDIUM\r\n * @arg @ref LL_DMA_PRIORITY_HIGH\r\n * @arg @ref LL_DMA_PRIORITY_VERYHIGH\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetChannelPriorityLevel(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_PL));\r\n}\r\n\r\n/**\r\n * @brief Set Number of data to transfer.\r\n * @note This action has no effect if\r\n * channel is enabled.\r\n * @rmtoll CNDTR NDT LL_DMA_SetDataLength\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param NbData Between Min_Data = 0 and Max_Data = 0x0000FFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetDataLength(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t NbData)\r\n{\r\n MODIFY_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CNDTR,\r\n DMA_CNDTR_NDT, NbData);\r\n}\r\n\r\n/**\r\n * @brief Get Number of data to transfer.\r\n * @note Once the channel is enabled, the return value indicate the\r\n * remaining bytes to be transmitted.\r\n * @rmtoll CNDTR NDT LL_DMA_GetDataLength\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetDataLength(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CNDTR,\r\n DMA_CNDTR_NDT));\r\n}\r\n\r\n/**\r\n * @brief Configure the Source and Destination addresses.\r\n * @note This API must not be called when the DMA channel is enabled.\r\n * @note Each IP using DMA provides an API to get directly the register adress (LL_PPP_DMA_GetRegAddr).\r\n * @rmtoll CPAR PA LL_DMA_ConfigAddresses\\n\r\n * CMAR MA LL_DMA_ConfigAddresses\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param SrcAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @param DstAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @param Direction This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_DIRECTION_PERIPH_TO_MEMORY\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_PERIPH\r\n * @arg @ref LL_DMA_DIRECTION_MEMORY_TO_MEMORY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ConfigAddresses(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t SrcAddress,\r\n uint32_t DstAddress, uint32_t Direction)\r\n{\r\n /* Direction Memory to Periph */\r\n if (Direction == LL_DMA_DIRECTION_MEMORY_TO_PERIPH)\r\n {\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR, SrcAddress);\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR, DstAddress);\r\n }\r\n /* Direction Periph to Memory and Memory to Memory */\r\n else\r\n {\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR, SrcAddress);\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR, DstAddress);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Set the Memory address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_PERIPH_TO_MEMORY or LL_DMA_DIRECTION_MEMORY_TO_PERIPH only.\r\n * @note This API must not be called when the DMA channel is enabled.\r\n * @rmtoll CMAR MA LL_DMA_SetMemoryAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param MemoryAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetMemoryAddress(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t MemoryAddress)\r\n{\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR, MemoryAddress);\r\n}\r\n\r\n/**\r\n * @brief Set the Peripheral address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_PERIPH_TO_MEMORY or LL_DMA_DIRECTION_MEMORY_TO_PERIPH only.\r\n * @note This API must not be called when the DMA channel is enabled.\r\n * @rmtoll CPAR PA LL_DMA_SetPeriphAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param PeriphAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetPeriphAddress(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t PeriphAddress)\r\n{\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR, PeriphAddress);\r\n}\r\n\r\n/**\r\n * @brief Get Memory address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_PERIPH_TO_MEMORY or LL_DMA_DIRECTION_MEMORY_TO_PERIPH only.\r\n * @rmtoll CMAR MA LL_DMA_GetMemoryAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetMemoryAddress(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR));\r\n}\r\n\r\n/**\r\n * @brief Get Peripheral address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_PERIPH_TO_MEMORY or LL_DMA_DIRECTION_MEMORY_TO_PERIPH only.\r\n * @rmtoll CPAR PA LL_DMA_GetPeriphAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetPeriphAddress(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR));\r\n}\r\n\r\n/**\r\n * @brief Set the Memory to Memory Source address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_MEMORY_TO_MEMORY only.\r\n * @note This API must not be called when the DMA channel is enabled.\r\n * @rmtoll CPAR PA LL_DMA_SetM2MSrcAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param MemoryAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetM2MSrcAddress(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t MemoryAddress)\r\n{\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR, MemoryAddress);\r\n}\r\n\r\n/**\r\n * @brief Set the Memory to Memory Destination address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_MEMORY_TO_MEMORY only.\r\n * @note This API must not be called when the DMA channel is enabled.\r\n * @rmtoll CMAR MA LL_DMA_SetM2MDstAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param MemoryAddress Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_SetM2MDstAddress(DMA_TypeDef *DMAx, uint32_t Channel, uint32_t MemoryAddress)\r\n{\r\n WRITE_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR, MemoryAddress);\r\n}\r\n\r\n/**\r\n * @brief Get the Memory to Memory Source address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_MEMORY_TO_MEMORY only.\r\n * @rmtoll CPAR PA LL_DMA_GetM2MSrcAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetM2MSrcAddress(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CPAR));\r\n}\r\n\r\n/**\r\n * @brief Get the Memory to Memory Destination address.\r\n * @note Interface used for direction LL_DMA_DIRECTION_MEMORY_TO_MEMORY only.\r\n * @rmtoll CMAR MA LL_DMA_GetM2MDstAddress\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval Between Min_Data = 0 and Max_Data = 0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_GetM2MDstAddress(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_REG(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CMAR));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EF_FLAG_Management FLAG_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get Channel 1 global interrupt flag.\r\n * @rmtoll ISR GIF1 LL_DMA_IsActiveFlag_GI1\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI1(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF1) == (DMA_ISR_GIF1));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 2 global interrupt flag.\r\n * @rmtoll ISR GIF2 LL_DMA_IsActiveFlag_GI2\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI2(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF2) == (DMA_ISR_GIF2));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 3 global interrupt flag.\r\n * @rmtoll ISR GIF3 LL_DMA_IsActiveFlag_GI3\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI3(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF3) == (DMA_ISR_GIF3));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 4 global interrupt flag.\r\n * @rmtoll ISR GIF4 LL_DMA_IsActiveFlag_GI4\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI4(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF4) == (DMA_ISR_GIF4));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 5 global interrupt flag.\r\n * @rmtoll ISR GIF5 LL_DMA_IsActiveFlag_GI5\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI5(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF5) == (DMA_ISR_GIF5));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 6 global interrupt flag.\r\n * @rmtoll ISR GIF6 LL_DMA_IsActiveFlag_GI6\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI6(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF6) == (DMA_ISR_GIF6));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 7 global interrupt flag.\r\n * @rmtoll ISR GIF7 LL_DMA_IsActiveFlag_GI7\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_GI7(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_GIF7) == (DMA_ISR_GIF7));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 1 transfer complete flag.\r\n * @rmtoll ISR TCIF1 LL_DMA_IsActiveFlag_TC1\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC1(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF1) == (DMA_ISR_TCIF1));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 2 transfer complete flag.\r\n * @rmtoll ISR TCIF2 LL_DMA_IsActiveFlag_TC2\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC2(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF2) == (DMA_ISR_TCIF2));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 3 transfer complete flag.\r\n * @rmtoll ISR TCIF3 LL_DMA_IsActiveFlag_TC3\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC3(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF3) == (DMA_ISR_TCIF3));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 4 transfer complete flag.\r\n * @rmtoll ISR TCIF4 LL_DMA_IsActiveFlag_TC4\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC4(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF4) == (DMA_ISR_TCIF4));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 5 transfer complete flag.\r\n * @rmtoll ISR TCIF5 LL_DMA_IsActiveFlag_TC5\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC5(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF5) == (DMA_ISR_TCIF5));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 6 transfer complete flag.\r\n * @rmtoll ISR TCIF6 LL_DMA_IsActiveFlag_TC6\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC6(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF6) == (DMA_ISR_TCIF6));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 7 transfer complete flag.\r\n * @rmtoll ISR TCIF7 LL_DMA_IsActiveFlag_TC7\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TC7(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TCIF7) == (DMA_ISR_TCIF7));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 1 half transfer flag.\r\n * @rmtoll ISR HTIF1 LL_DMA_IsActiveFlag_HT1\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT1(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF1) == (DMA_ISR_HTIF1));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 2 half transfer flag.\r\n * @rmtoll ISR HTIF2 LL_DMA_IsActiveFlag_HT2\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT2(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF2) == (DMA_ISR_HTIF2));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 3 half transfer flag.\r\n * @rmtoll ISR HTIF3 LL_DMA_IsActiveFlag_HT3\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT3(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF3) == (DMA_ISR_HTIF3));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 4 half transfer flag.\r\n * @rmtoll ISR HTIF4 LL_DMA_IsActiveFlag_HT4\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT4(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF4) == (DMA_ISR_HTIF4));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 5 half transfer flag.\r\n * @rmtoll ISR HTIF5 LL_DMA_IsActiveFlag_HT5\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT5(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF5) == (DMA_ISR_HTIF5));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 6 half transfer flag.\r\n * @rmtoll ISR HTIF6 LL_DMA_IsActiveFlag_HT6\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT6(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF6) == (DMA_ISR_HTIF6));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 7 half transfer flag.\r\n * @rmtoll ISR HTIF7 LL_DMA_IsActiveFlag_HT7\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_HT7(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_HTIF7) == (DMA_ISR_HTIF7));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 1 transfer error flag.\r\n * @rmtoll ISR TEIF1 LL_DMA_IsActiveFlag_TE1\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE1(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF1) == (DMA_ISR_TEIF1));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 2 transfer error flag.\r\n * @rmtoll ISR TEIF2 LL_DMA_IsActiveFlag_TE2\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE2(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF2) == (DMA_ISR_TEIF2));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 3 transfer error flag.\r\n * @rmtoll ISR TEIF3 LL_DMA_IsActiveFlag_TE3\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE3(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF3) == (DMA_ISR_TEIF3));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 4 transfer error flag.\r\n * @rmtoll ISR TEIF4 LL_DMA_IsActiveFlag_TE4\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE4(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF4) == (DMA_ISR_TEIF4));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 5 transfer error flag.\r\n * @rmtoll ISR TEIF5 LL_DMA_IsActiveFlag_TE5\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE5(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF5) == (DMA_ISR_TEIF5));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 6 transfer error flag.\r\n * @rmtoll ISR TEIF6 LL_DMA_IsActiveFlag_TE6\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE6(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF6) == (DMA_ISR_TEIF6));\r\n}\r\n\r\n/**\r\n * @brief Get Channel 7 transfer error flag.\r\n * @rmtoll ISR TEIF7 LL_DMA_IsActiveFlag_TE7\r\n * @param DMAx DMAx Instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsActiveFlag_TE7(DMA_TypeDef *DMAx)\r\n{\r\n return (READ_BIT(DMAx->ISR, DMA_ISR_TEIF7) == (DMA_ISR_TEIF7));\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 1 global interrupt flag.\r\n * @rmtoll IFCR CGIF1 LL_DMA_ClearFlag_GI1\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI1(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF1);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 2 global interrupt flag.\r\n * @rmtoll IFCR CGIF2 LL_DMA_ClearFlag_GI2\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI2(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF2);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 3 global interrupt flag.\r\n * @rmtoll IFCR CGIF3 LL_DMA_ClearFlag_GI3\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI3(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF3);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 4 global interrupt flag.\r\n * @rmtoll IFCR CGIF4 LL_DMA_ClearFlag_GI4\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI4(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF4);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 5 global interrupt flag.\r\n * @rmtoll IFCR CGIF5 LL_DMA_ClearFlag_GI5\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI5(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF5);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 6 global interrupt flag.\r\n * @rmtoll IFCR CGIF6 LL_DMA_ClearFlag_GI6\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI6(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF6);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 7 global interrupt flag.\r\n * @rmtoll IFCR CGIF7 LL_DMA_ClearFlag_GI7\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_GI7(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CGIF7);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 1 transfer complete flag.\r\n * @rmtoll IFCR CTCIF1 LL_DMA_ClearFlag_TC1\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC1(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF1);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 2 transfer complete flag.\r\n * @rmtoll IFCR CTCIF2 LL_DMA_ClearFlag_TC2\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC2(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF2);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 3 transfer complete flag.\r\n * @rmtoll IFCR CTCIF3 LL_DMA_ClearFlag_TC3\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC3(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF3);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 4 transfer complete flag.\r\n * @rmtoll IFCR CTCIF4 LL_DMA_ClearFlag_TC4\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC4(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF4);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 5 transfer complete flag.\r\n * @rmtoll IFCR CTCIF5 LL_DMA_ClearFlag_TC5\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC5(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF5);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 6 transfer complete flag.\r\n * @rmtoll IFCR CTCIF6 LL_DMA_ClearFlag_TC6\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC6(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF6);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 7 transfer complete flag.\r\n * @rmtoll IFCR CTCIF7 LL_DMA_ClearFlag_TC7\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TC7(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTCIF7);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 1 half transfer flag.\r\n * @rmtoll IFCR CHTIF1 LL_DMA_ClearFlag_HT1\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT1(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF1);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 2 half transfer flag.\r\n * @rmtoll IFCR CHTIF2 LL_DMA_ClearFlag_HT2\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT2(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF2);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 3 half transfer flag.\r\n * @rmtoll IFCR CHTIF3 LL_DMA_ClearFlag_HT3\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT3(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF3);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 4 half transfer flag.\r\n * @rmtoll IFCR CHTIF4 LL_DMA_ClearFlag_HT4\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT4(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF4);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 5 half transfer flag.\r\n * @rmtoll IFCR CHTIF5 LL_DMA_ClearFlag_HT5\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT5(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF5);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 6 half transfer flag.\r\n * @rmtoll IFCR CHTIF6 LL_DMA_ClearFlag_HT6\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT6(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF6);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 7 half transfer flag.\r\n * @rmtoll IFCR CHTIF7 LL_DMA_ClearFlag_HT7\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_HT7(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CHTIF7);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 1 transfer error flag.\r\n * @rmtoll IFCR CTEIF1 LL_DMA_ClearFlag_TE1\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE1(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF1);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 2 transfer error flag.\r\n * @rmtoll IFCR CTEIF2 LL_DMA_ClearFlag_TE2\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE2(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF2);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 3 transfer error flag.\r\n * @rmtoll IFCR CTEIF3 LL_DMA_ClearFlag_TE3\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE3(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF3);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 4 transfer error flag.\r\n * @rmtoll IFCR CTEIF4 LL_DMA_ClearFlag_TE4\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE4(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF4);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 5 transfer error flag.\r\n * @rmtoll IFCR CTEIF5 LL_DMA_ClearFlag_TE5\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE5(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF5);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 6 transfer error flag.\r\n * @rmtoll IFCR CTEIF6 LL_DMA_ClearFlag_TE6\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE6(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF6);\r\n}\r\n\r\n/**\r\n * @brief Clear Channel 7 transfer error flag.\r\n * @rmtoll IFCR CTEIF7 LL_DMA_ClearFlag_TE7\r\n * @param DMAx DMAx Instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_ClearFlag_TE7(DMA_TypeDef *DMAx)\r\n{\r\n WRITE_REG(DMAx->IFCR, DMA_IFCR_CTEIF7);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_LL_EF_IT_Management IT_Management\r\n * @{\r\n */\r\n/**\r\n * @brief Enable Transfer complete interrupt.\r\n * @rmtoll CCR TCIE LL_DMA_EnableIT_TC\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_EnableIT_TC(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n SET_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_TCIE);\r\n}\r\n\r\n/**\r\n * @brief Enable Half transfer interrupt.\r\n * @rmtoll CCR HTIE LL_DMA_EnableIT_HT\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_EnableIT_HT(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n SET_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_HTIE);\r\n}\r\n\r\n/**\r\n * @brief Enable Transfer error interrupt.\r\n * @rmtoll CCR TEIE LL_DMA_EnableIT_TE\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_EnableIT_TE(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n SET_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_TEIE);\r\n}\r\n\r\n/**\r\n * @brief Disable Transfer complete interrupt.\r\n * @rmtoll CCR TCIE LL_DMA_DisableIT_TC\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_DisableIT_TC(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n CLEAR_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_TCIE);\r\n}\r\n\r\n/**\r\n * @brief Disable Half transfer interrupt.\r\n * @rmtoll CCR HTIE LL_DMA_DisableIT_HT\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_DisableIT_HT(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n CLEAR_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_HTIE);\r\n}\r\n\r\n/**\r\n * @brief Disable Transfer error interrupt.\r\n * @rmtoll CCR TEIE LL_DMA_DisableIT_TE\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DMA_DisableIT_TE(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n CLEAR_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR, DMA_CCR_TEIE);\r\n}\r\n\r\n/**\r\n * @brief Check if Transfer complete Interrupt is enabled.\r\n * @rmtoll CCR TCIE LL_DMA_IsEnabledIT_TC\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsEnabledIT_TC(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_TCIE) == (DMA_CCR_TCIE));\r\n}\r\n\r\n/**\r\n * @brief Check if Half transfer Interrupt is enabled.\r\n * @rmtoll CCR HTIE LL_DMA_IsEnabledIT_HT\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsEnabledIT_HT(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_HTIE) == (DMA_CCR_HTIE));\r\n}\r\n\r\n/**\r\n * @brief Check if Transfer error Interrupt is enabled.\r\n * @rmtoll CCR TEIE LL_DMA_IsEnabledIT_TE\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_DMA_IsEnabledIT_TE(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n return (READ_BIT(((DMA_Channel_TypeDef *)((uint32_t)((uint32_t)DMAx + CHANNEL_OFFSET_TAB[Channel - 1U])))->CCR,\r\n DMA_CCR_TEIE) == (DMA_CCR_TEIE));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup DMA_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\nuint32_t LL_DMA_Init(DMA_TypeDef *DMAx, uint32_t Channel, LL_DMA_InitTypeDef *DMA_InitStruct);\r\nuint32_t LL_DMA_DeInit(DMA_TypeDef *DMAx, uint32_t Channel);\r\nvoid LL_DMA_StructInit(LL_DMA_InitTypeDef *DMA_InitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DMA1 || DMA2 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_DMA_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_exti.h\r\n * @author MCD Application Team\r\n * @brief Header file of EXTI LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_EXTI_H\r\n#define __STM32F3xx_LL_EXTI_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (EXTI)\r\n\r\n/** @defgroup EXTI_LL EXTI\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private Macros ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup EXTI_LL_Private_Macros EXTI Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup EXTI_LL_ES_INIT EXTI Exported Init structure\r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n\r\n uint32_t Line_0_31; /*!< Specifies the EXTI lines to be enabled or disabled for Lines in range 0 to 31\r\n This parameter can be any combination of @ref EXTI_LL_EC_LINE */\r\n#if defined(EXTI_32_63_SUPPORT)\r\n\r\n uint32_t Line_32_63; /*!< Specifies the EXTI lines to be enabled or disabled for Lines in range 32 to 63\r\n This parameter can be any combination of @ref EXTI_LL_EC_LINE */\r\n#endif\r\n\r\n FunctionalState LineCommand; /*!< Specifies the new state of the selected EXTI lines.\r\n This parameter can be set either to ENABLE or DISABLE */\r\n\r\n uint8_t Mode; /*!< Specifies the mode for the EXTI lines.\r\n This parameter can be a value of @ref EXTI_LL_EC_MODE. */\r\n\r\n uint8_t Trigger; /*!< Specifies the trigger signal active edge for the EXTI lines.\r\n This parameter can be a value of @ref EXTI_LL_EC_TRIGGER. */\r\n} LL_EXTI_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_LL_Exported_Constants EXTI Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_LL_EC_LINE LINE\r\n * @{\r\n */\r\n#define LL_EXTI_LINE_0 EXTI_IMR_IM0 /*!< Extended line 0 */\r\n#define LL_EXTI_LINE_1 EXTI_IMR_IM1 /*!< Extended line 1 */\r\n#define LL_EXTI_LINE_2 EXTI_IMR_IM2 /*!< Extended line 2 */\r\n#define LL_EXTI_LINE_3 EXTI_IMR_IM3 /*!< Extended line 3 */\r\n#define LL_EXTI_LINE_4 EXTI_IMR_IM4 /*!< Extended line 4 */\r\n#define LL_EXTI_LINE_5 EXTI_IMR_IM5 /*!< Extended line 5 */\r\n#define LL_EXTI_LINE_6 EXTI_IMR_IM6 /*!< Extended line 6 */\r\n#define LL_EXTI_LINE_7 EXTI_IMR_IM7 /*!< Extended line 7 */\r\n#define LL_EXTI_LINE_8 EXTI_IMR_IM8 /*!< Extended line 8 */\r\n#define LL_EXTI_LINE_9 EXTI_IMR_IM9 /*!< Extended line 9 */\r\n#define LL_EXTI_LINE_10 EXTI_IMR_IM10 /*!< Extended line 10 */\r\n#define LL_EXTI_LINE_11 EXTI_IMR_IM11 /*!< Extended line 11 */\r\n#define LL_EXTI_LINE_12 EXTI_IMR_IM12 /*!< Extended line 12 */\r\n#define LL_EXTI_LINE_13 EXTI_IMR_IM13 /*!< Extended line 13 */\r\n#define LL_EXTI_LINE_14 EXTI_IMR_IM14 /*!< Extended line 14 */\r\n#define LL_EXTI_LINE_15 EXTI_IMR_IM15 /*!< Extended line 15 */\r\n#if defined(EXTI_IMR_IM16)\r\n#define LL_EXTI_LINE_16 EXTI_IMR_IM16 /*!< Extended line 16 */\r\n#endif\r\n#define LL_EXTI_LINE_17 EXTI_IMR_IM17 /*!< Extended line 17 */\r\n#if defined(EXTI_IMR_IM18)\r\n#define LL_EXTI_LINE_18 EXTI_IMR_IM18 /*!< Extended line 18 */\r\n#endif\r\n#define LL_EXTI_LINE_19 EXTI_IMR_IM19 /*!< Extended line 19 */\r\n#if defined(EXTI_IMR_IM20)\r\n#define LL_EXTI_LINE_20 EXTI_IMR_IM20 /*!< Extended line 20 */\r\n#endif\r\n#if defined(EXTI_IMR_IM21)\r\n#define LL_EXTI_LINE_21 EXTI_IMR_IM21 /*!< Extended line 21 */\r\n#endif\r\n#if defined(EXTI_IMR_IM22)\r\n#define LL_EXTI_LINE_22 EXTI_IMR_IM22 /*!< Extended line 22 */\r\n#endif\r\n#define LL_EXTI_LINE_23 EXTI_IMR_IM23 /*!< Extended line 23 */\r\n#if defined(EXTI_IMR_IM24)\r\n#define LL_EXTI_LINE_24 EXTI_IMR_IM24 /*!< Extended line 24 */\r\n#endif\r\n#if defined(EXTI_IMR_IM25)\r\n#define LL_EXTI_LINE_25 EXTI_IMR_IM25 /*!< Extended line 25 */\r\n#endif\r\n#if defined(EXTI_IMR_IM26)\r\n#define LL_EXTI_LINE_26 EXTI_IMR_IM26 /*!< Extended line 26 */\r\n#endif\r\n#if defined(EXTI_IMR_IM27)\r\n#define LL_EXTI_LINE_27 EXTI_IMR_IM27 /*!< Extended line 27 */\r\n#endif\r\n#if defined(EXTI_IMR_IM28)\r\n#define LL_EXTI_LINE_28 EXTI_IMR_IM28 /*!< Extended line 28 */\r\n#endif\r\n#if defined(EXTI_IMR_IM29)\r\n#define LL_EXTI_LINE_29 EXTI_IMR_IM29 /*!< Extended line 29 */\r\n#endif\r\n#if defined(EXTI_IMR_IM30)\r\n#define LL_EXTI_LINE_30 EXTI_IMR_IM30 /*!< Extended line 30 */\r\n#endif\r\n#if defined(EXTI_IMR_IM31)\r\n#define LL_EXTI_LINE_31 EXTI_IMR_IM31 /*!< Extended line 31 */\r\n#endif\r\n#define LL_EXTI_LINE_ALL_0_31 EXTI_IMR_IM /*!< All Extended line not reserved*/\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n#define LL_EXTI_LINE_32 EXTI_IMR2_IM32 /*!< Extended line 32 */\r\n#if defined(EXTI_IMR2_IM33)\r\n#define LL_EXTI_LINE_33 EXTI_IMR2_IM33 /*!< Extended line 33 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM34)\r\n#define LL_EXTI_LINE_34 EXTI_IMR2_IM34 /*!< Extended line 34 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM35)\r\n#define LL_EXTI_LINE_35 EXTI_IMR2_IM35 /*!< Extended line 35 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM36)\r\n#define LL_EXTI_LINE_36 EXTI_IMR2_IM36 /*!< Extended line 36 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM37)\r\n#define LL_EXTI_LINE_37 EXTI_IMR2_IM37 /*!< Extended line 37 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM38)\r\n#define LL_EXTI_LINE_38 EXTI_IMR2_IM38 /*!< Extended line 38 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM39)\r\n#define LL_EXTI_LINE_39 EXTI_IMR2_IM39 /*!< Extended line 39 */\r\n#endif\r\n#if defined(EXTI_IMR2_IM40)\r\n#define LL_EXTI_LINE_40 EXTI_IMR2_IM40 /*!< Extended line 40 */\r\n#endif\r\n#define LL_EXTI_LINE_ALL_32_63 EXTI_IMR2_IM /*!< All Extended line not reserved*/\r\n\r\n#endif\r\n\r\n#define LL_EXTI_LINE_ALL (0xFFFFFFFFU) /*!< All Extended line */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n#define LL_EXTI_LINE_NONE (0x00000000U) /*!< None Extended line */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n/**\r\n * @}\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/** @defgroup EXTI_LL_EC_MODE Mode\r\n * @{\r\n */\r\n#define LL_EXTI_MODE_IT ((uint8_t)0x00U) /*!< Interrupt Mode */\r\n#define LL_EXTI_MODE_EVENT ((uint8_t)0x01U) /*!< Event Mode */\r\n#define LL_EXTI_MODE_IT_EVENT ((uint8_t)0x02U) /*!< Interrupt & Event Mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EC_TRIGGER Edge Trigger\r\n * @{\r\n */\r\n#define LL_EXTI_TRIGGER_NONE ((uint8_t)0x00U) /*!< No Trigger Mode */\r\n#define LL_EXTI_TRIGGER_RISING ((uint8_t)0x01U) /*!< Trigger Rising Mode */\r\n#define LL_EXTI_TRIGGER_FALLING ((uint8_t)0x02U) /*!< Trigger Falling Mode */\r\n#define LL_EXTI_TRIGGER_RISING_FALLING ((uint8_t)0x03U) /*!< Trigger Rising & Falling Mode */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup EXTI_LL_Exported_Macros EXTI Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_LL_EM_WRITE_READ Common Write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in EXTI register\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_EXTI_WriteReg(__REG__, __VALUE__) WRITE_REG(EXTI->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in EXTI register\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_EXTI_ReadReg(__REG__) READ_REG(EXTI->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup EXTI_LL_Exported_Functions EXTI Exported Functions\r\n * @{\r\n */\r\n/** @defgroup EXTI_LL_EF_IT_Management IT_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ExtiLine Interrupt request for Lines in range 0 to 31\r\n * @note The reset value for the direct or internal lines (see RM)\r\n * is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR IMx LL_EXTI_EnableIT_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableIT_0_31(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->IMR, ExtiLine);\r\n}\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Enable ExtiLine Interrupt request for Lines in range 32 to 63\r\n * @note The reset value for the direct lines (lines from 32 to 34, line\r\n * 39) is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR2 IMx LL_EXTI_EnableIT_32_63\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableIT_32_63(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->IMR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Disable ExtiLine Interrupt request for Lines in range 0 to 31\r\n * @note The reset value for the direct or internal lines (see RM)\r\n * is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR IMx LL_EXTI_DisableIT_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableIT_0_31(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->IMR, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Disable ExtiLine Interrupt request for Lines in range 32 to 63\r\n * @note The reset value for the direct lines (lines from 32 to 34, line\r\n * 39) is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR2 IMx LL_EXTI_DisableIT_32_63\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableIT_32_63(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->IMR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Indicate if ExtiLine Interrupt request is enabled for Lines in range 0 to 31\r\n * @note The reset value for the direct or internal lines (see RM)\r\n * is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR IMx LL_EXTI_IsEnabledIT_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledIT_0_31(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->IMR, ExtiLine) == (ExtiLine));\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Indicate if ExtiLine Interrupt request is enabled for Lines in range 32 to 63\r\n * @note The reset value for the direct lines (lines from 32 to 34, line\r\n * 39) is set to 1 in order to enable the interrupt by default.\r\n * Bits are set automatically at Power on.\r\n * @rmtoll IMR2 IMx LL_EXTI_IsEnabledIT_32_63\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledIT_32_63(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->IMR2, ExtiLine) == (ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EF_Event_Management Event_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ExtiLine Event request for Lines in range 0 to 31\r\n * @rmtoll EMR EMx LL_EXTI_EnableEvent_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableEvent_0_31(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->EMR, ExtiLine);\r\n\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Enable ExtiLine Event request for Lines in range 32 to 63\r\n * @rmtoll EMR2 EMx LL_EXTI_EnableEvent_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableEvent_32_63(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->EMR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Disable ExtiLine Event request for Lines in range 0 to 31\r\n * @rmtoll EMR EMx LL_EXTI_DisableEvent_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableEvent_0_31(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->EMR, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Disable ExtiLine Event request for Lines in range 32 to 63\r\n * @rmtoll EMR2 EMx LL_EXTI_DisableEvent_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableEvent_32_63(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->EMR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Indicate if ExtiLine Event request is enabled for Lines in range 0 to 31\r\n * @rmtoll EMR EMx LL_EXTI_IsEnabledEvent_0_31\r\n * @param ExtiLine This parameter can be one of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_17\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_23\r\n * @arg @ref LL_EXTI_LINE_24\r\n * @arg @ref LL_EXTI_LINE_25\r\n * @arg @ref LL_EXTI_LINE_26\r\n * @arg @ref LL_EXTI_LINE_27\r\n * @arg @ref LL_EXTI_LINE_28\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @arg @ref LL_EXTI_LINE_ALL_0_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledEvent_0_31(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->EMR, ExtiLine) == (ExtiLine));\r\n\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Indicate if ExtiLine Event request is enabled for Lines in range 32 to 63\r\n * @rmtoll EMR2 EMx LL_EXTI_IsEnabledEvent_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_32\r\n * @arg @ref LL_EXTI_LINE_33\r\n * @arg @ref LL_EXTI_LINE_34\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @arg @ref LL_EXTI_LINE_39\r\n * @arg @ref LL_EXTI_LINE_ALL_32_63\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledEvent_32_63(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->EMR2, ExtiLine) == (ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EF_Rising_Trigger_Management Rising_Trigger_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ExtiLine Rising Edge Trigger for Lines in range 0 to 31\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a rising edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_RTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll RTSR RTx LL_EXTI_EnableRisingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableRisingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->RTSR, ExtiLine);\r\n\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Enable ExtiLine Rising Edge Trigger for Lines in range 32 to 63\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a rising edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_RTSR register, the\r\n * pending bit is not set.Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll RTSR2 RTx LL_EXTI_EnableRisingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableRisingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->RTSR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Disable ExtiLine Rising Edge Trigger for Lines in range 0 to 31\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a rising edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_RTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll RTSR RTx LL_EXTI_DisableRisingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableRisingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->RTSR, ExtiLine);\r\n\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Disable ExtiLine Rising Edge Trigger for Lines in range 32 to 63\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a rising edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_RTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll RTSR2 RTx LL_EXTI_DisableRisingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableRisingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->RTSR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Check if rising edge trigger is enabled for Lines in range 0 to 31\r\n * @rmtoll RTSR RTx LL_EXTI_IsEnabledRisingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledRisingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->RTSR, ExtiLine) == (ExtiLine));\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Check if rising edge trigger is enabled for Lines in range 32 to 63\r\n * @rmtoll RTSR2 RTx LL_EXTI_IsEnabledRisingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledRisingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->RTSR2, ExtiLine) == (ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EF_Falling_Trigger_Management Falling_Trigger_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ExtiLine Falling Edge Trigger for Lines in range 0 to 31\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a falling edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_FTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll FTSR FTx LL_EXTI_EnableFallingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableFallingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->FTSR, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Enable ExtiLine Falling Edge Trigger for Lines in range 32 to 63\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a Falling edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_FTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for\r\n * the same interrupt line. In this case, both generate a trigger\r\n * condition.\r\n * @rmtoll FTSR2 FTx LL_EXTI_EnableFallingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_EnableFallingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->FTSR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Disable ExtiLine Falling Edge Trigger for Lines in range 0 to 31\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a Falling edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_FTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for the same interrupt line.\r\n * In this case, both generate a trigger condition.\r\n * @rmtoll FTSR FTx LL_EXTI_DisableFallingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableFallingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->FTSR, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Disable ExtiLine Falling Edge Trigger for Lines in range 32 to 63\r\n * @note The configurable wakeup lines are edge-triggered. No glitch must be\r\n * generated on these lines. If a Falling edge on a configurable interrupt\r\n * line occurs during a write operation in the EXTI_FTSR register, the\r\n * pending bit is not set.\r\n * Rising and falling edge triggers can be set for the same interrupt line.\r\n * In this case, both generate a trigger condition.\r\n * @rmtoll FTSR2 FTx LL_EXTI_DisableFallingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_DisableFallingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n CLEAR_BIT(EXTI->FTSR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Check if falling edge trigger is enabled for Lines in range 0 to 31\r\n * @rmtoll FTSR FTx LL_EXTI_IsEnabledFallingTrig_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledFallingTrig_0_31(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->FTSR, ExtiLine) == (ExtiLine));\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Check if falling edge trigger is enabled for Lines in range 32 to 63\r\n * @rmtoll FTSR2 FTx LL_EXTI_IsEnabledFallingTrig_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsEnabledFallingTrig_32_63(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->FTSR2, ExtiLine) == (ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EF_Software_Interrupt_Management Software_Interrupt_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Generate a software Interrupt Event for Lines in range 0 to 31\r\n * @note If the interrupt is enabled on this line in the EXTI_IMR, writing a 1 to\r\n * this bit when it is at '0' sets the corresponding pending bit in EXTI_PR\r\n * resulting in an interrupt request generation.\r\n * This bit is cleared by clearing the corresponding bit in the EXTI_PR\r\n * register (by writing a 1 into the bit)\r\n * @rmtoll SWIER SWIx LL_EXTI_GenerateSWI_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_GenerateSWI_0_31(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->SWIER, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Generate a software Interrupt Event for Lines in range 32 to 63\r\n * @note If the interrupt is enabled on this line inthe EXTI_IMR2, writing a 1 to\r\n * this bit when it is at '0' sets the corresponding pending bit in EXTI_PR2\r\n * resulting in an interrupt request generation.\r\n * This bit is cleared by clearing the corresponding bit in the EXTI_PR2\r\n * register (by writing a 1 into the bit)\r\n * @rmtoll SWIER2 SWIx LL_EXTI_GenerateSWI_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_GenerateSWI_32_63(uint32_t ExtiLine)\r\n{\r\n SET_BIT(EXTI->SWIER2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_LL_EF_Flag_Management Flag_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Check if the ExtLine Flag is set or not for Lines in range 0 to 31\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR PIFx LL_EXTI_IsActiveFlag_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsActiveFlag_0_31(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->PR, ExtiLine) == (ExtiLine));\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Check if the ExtLine Flag is set or not for Lines in range 32 to 63\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR2 PIFx LL_EXTI_IsActiveFlag_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_IsActiveFlag_32_63(uint32_t ExtiLine)\r\n{\r\n return (READ_BIT(EXTI->PR2, ExtiLine) == (ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Read ExtLine Combination Flag for Lines in range 0 to 31\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR PIFx LL_EXTI_ReadFlag_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval @note This bit is set when the selected edge event arrives on the interrupt\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_ReadFlag_0_31(uint32_t ExtiLine)\r\n{\r\n return (uint32_t)(READ_BIT(EXTI->PR, ExtiLine));\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n\r\n/**\r\n * @brief Read ExtLine Combination Flag for Lines in range 32 to 63\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR2 PIFx LL_EXTI_ReadFlag_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval @note This bit is set when the selected edge event arrives on the interrupt\r\n */\r\n__STATIC_INLINE uint32_t LL_EXTI_ReadFlag_32_63(uint32_t ExtiLine)\r\n{\r\n return (uint32_t)(READ_BIT(EXTI->PR2, ExtiLine));\r\n}\r\n#endif\r\n\r\n/**\r\n * @brief Clear ExtLine Flags for Lines in range 0 to 31\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR PIFx LL_EXTI_ClearFlag_0_31\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_0\r\n * @arg @ref LL_EXTI_LINE_1\r\n * @arg @ref LL_EXTI_LINE_2\r\n * @arg @ref LL_EXTI_LINE_3\r\n * @arg @ref LL_EXTI_LINE_4\r\n * @arg @ref LL_EXTI_LINE_5\r\n * @arg @ref LL_EXTI_LINE_6\r\n * @arg @ref LL_EXTI_LINE_7\r\n * @arg @ref LL_EXTI_LINE_8\r\n * @arg @ref LL_EXTI_LINE_9\r\n * @arg @ref LL_EXTI_LINE_10\r\n * @arg @ref LL_EXTI_LINE_11\r\n * @arg @ref LL_EXTI_LINE_12\r\n * @arg @ref LL_EXTI_LINE_13\r\n * @arg @ref LL_EXTI_LINE_14\r\n * @arg @ref LL_EXTI_LINE_15\r\n * @arg @ref LL_EXTI_LINE_16\r\n * @arg @ref LL_EXTI_LINE_18\r\n * @arg @ref LL_EXTI_LINE_19\r\n * @arg @ref LL_EXTI_LINE_20\r\n * @arg @ref LL_EXTI_LINE_21\r\n * @arg @ref LL_EXTI_LINE_22\r\n * @arg @ref LL_EXTI_LINE_29\r\n * @arg @ref LL_EXTI_LINE_30\r\n * @arg @ref LL_EXTI_LINE_31\r\n * @note Please check each device line mapping for EXTI Line availability\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_ClearFlag_0_31(uint32_t ExtiLine)\r\n{\r\n WRITE_REG(EXTI->PR, ExtiLine);\r\n}\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n/**\r\n * @brief Clear ExtLine Flags for Lines in range 32 to 63\r\n * @note This bit is set when the selected edge event arrives on the interrupt\r\n * line. This bit is cleared by writing a 1 to the bit.\r\n * @rmtoll PR2 PIFx LL_EXTI_ClearFlag_32_63\r\n * @param ExtiLine This parameter can be a combination of the following values:\r\n * @arg @ref LL_EXTI_LINE_35\r\n * @arg @ref LL_EXTI_LINE_36\r\n * @arg @ref LL_EXTI_LINE_37\r\n * @arg @ref LL_EXTI_LINE_38\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_EXTI_ClearFlag_32_63(uint32_t ExtiLine)\r\n{\r\n WRITE_REG(EXTI->PR2, ExtiLine);\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup EXTI_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\nuint32_t LL_EXTI_Init(LL_EXTI_InitTypeDef *EXTI_InitStruct);\r\nuint32_t LL_EXTI_DeInit(void);\r\nvoid LL_EXTI_StructInit(LL_EXTI_InitTypeDef *EXTI_InitStruct);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* EXTI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_EXTI_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_gpio.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_gpio.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_GPIO_H\r\n#define __STM32F3xx_LL_GPIO_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (GPIOA) || defined (GPIOB) || defined (GPIOC) || defined (GPIOD) || defined (GPIOE) || defined (GPIOF) || defined (GPIOG) || defined (GPIOH)\r\n\r\n/** @defgroup GPIO_LL GPIO\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup GPIO_LL_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup GPIO_LL_ES_INIT GPIO Exported Init structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief LL GPIO Init Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_LL_EC_PIN */\r\n\r\n uint32_t Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIO_LL_EC_MODE.\r\n\r\n GPIO HW configuration can be modified afterwards using unitary function @ref LL_GPIO_SetPinMode().*/\r\n\r\n uint32_t Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIO_LL_EC_SPEED.\r\n\r\n GPIO HW configuration can be modified afterwards using unitary function @ref LL_GPIO_SetPinSpeed().*/\r\n\r\n uint32_t OutputType; /*!< Specifies the operating output type for the selected pins.\r\n This parameter can be a value of @ref GPIO_LL_EC_OUTPUT.\r\n\r\n GPIO HW configuration can be modified afterwards using unitary function @ref LL_GPIO_SetPinOutputType().*/\r\n\r\n uint32_t Pull; /*!< Specifies the operating Pull-up/Pull down for the selected pins.\r\n This parameter can be a value of @ref GPIO_LL_EC_PULL.\r\n\r\n GPIO HW configuration can be modified afterwards using unitary function @ref LL_GPIO_SetPinPull().*/\r\n\r\n uint32_t Alternate; /*!< Specifies the Peripheral to be connected to the selected pins.\r\n This parameter can be a value of @ref GPIO_LL_EC_AF.\r\n\r\n GPIO HW configuration can be modified afterwards using unitary function @ref LL_GPIO_SetAFPin_0_7() and LL_GPIO_SetAFPin_8_15().*/\r\n} LL_GPIO_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIO_LL_Exported_Constants GPIO Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_PIN PIN\r\n * @{\r\n */\r\n#define LL_GPIO_PIN_0 GPIO_BSRR_BS_0 /*!< Select pin 0 */\r\n#define LL_GPIO_PIN_1 GPIO_BSRR_BS_1 /*!< Select pin 1 */\r\n#define LL_GPIO_PIN_2 GPIO_BSRR_BS_2 /*!< Select pin 2 */\r\n#define LL_GPIO_PIN_3 GPIO_BSRR_BS_3 /*!< Select pin 3 */\r\n#define LL_GPIO_PIN_4 GPIO_BSRR_BS_4 /*!< Select pin 4 */\r\n#define LL_GPIO_PIN_5 GPIO_BSRR_BS_5 /*!< Select pin 5 */\r\n#define LL_GPIO_PIN_6 GPIO_BSRR_BS_6 /*!< Select pin 6 */\r\n#define LL_GPIO_PIN_7 GPIO_BSRR_BS_7 /*!< Select pin 7 */\r\n#define LL_GPIO_PIN_8 GPIO_BSRR_BS_8 /*!< Select pin 8 */\r\n#define LL_GPIO_PIN_9 GPIO_BSRR_BS_9 /*!< Select pin 9 */\r\n#define LL_GPIO_PIN_10 GPIO_BSRR_BS_10 /*!< Select pin 10 */\r\n#define LL_GPIO_PIN_11 GPIO_BSRR_BS_11 /*!< Select pin 11 */\r\n#define LL_GPIO_PIN_12 GPIO_BSRR_BS_12 /*!< Select pin 12 */\r\n#define LL_GPIO_PIN_13 GPIO_BSRR_BS_13 /*!< Select pin 13 */\r\n#define LL_GPIO_PIN_14 GPIO_BSRR_BS_14 /*!< Select pin 14 */\r\n#define LL_GPIO_PIN_15 GPIO_BSRR_BS_15 /*!< Select pin 15 */\r\n#define LL_GPIO_PIN_ALL (GPIO_BSRR_BS_0 | GPIO_BSRR_BS_1 | GPIO_BSRR_BS_2 | \\\r\n GPIO_BSRR_BS_3 | GPIO_BSRR_BS_4 | GPIO_BSRR_BS_5 | \\\r\n GPIO_BSRR_BS_6 | GPIO_BSRR_BS_7 | GPIO_BSRR_BS_8 | \\\r\n GPIO_BSRR_BS_9 | GPIO_BSRR_BS_10 | GPIO_BSRR_BS_11 | \\\r\n GPIO_BSRR_BS_12 | GPIO_BSRR_BS_13 | GPIO_BSRR_BS_14 | \\\r\n GPIO_BSRR_BS_15) /*!< Select all pins */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_MODE Mode\r\n * @{\r\n */\r\n#define LL_GPIO_MODE_INPUT (0x00000000U) /*!< Select input mode */\r\n#define LL_GPIO_MODE_OUTPUT GPIO_MODER_MODER0_0 /*!< Select output mode */\r\n#define LL_GPIO_MODE_ALTERNATE GPIO_MODER_MODER0_1 /*!< Select alternate function mode */\r\n#define LL_GPIO_MODE_ANALOG GPIO_MODER_MODER0 /*!< Select analog mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_OUTPUT Output Type\r\n * @{\r\n */\r\n#define LL_GPIO_OUTPUT_PUSHPULL (0x00000000U) /*!< Select push-pull as output type */\r\n#define LL_GPIO_OUTPUT_OPENDRAIN GPIO_OTYPER_OT_0 /*!< Select open-drain as output type */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_SPEED Output Speed\r\n * @{\r\n */\r\n#define LL_GPIO_SPEED_FREQ_LOW (0x00000000U) /*!< Select I/O low output speed */\r\n#define LL_GPIO_SPEED_FREQ_MEDIUM GPIO_OSPEEDER_OSPEEDR0_0 /*!< Select I/O medium output speed */\r\n#define LL_GPIO_SPEED_FREQ_HIGH GPIO_OSPEEDER_OSPEEDR0 /*!< Select I/O high output speed */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_PULL Pull Up Pull Down\r\n * @{\r\n */\r\n#define LL_GPIO_PULL_NO (0x00000000U) /*!< Select I/O no pull */\r\n#define LL_GPIO_PULL_UP GPIO_PUPDR_PUPDR0_0 /*!< Select I/O pull up */\r\n#define LL_GPIO_PULL_DOWN GPIO_PUPDR_PUPDR0_1 /*!< Select I/O pull down */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EC_AF Alternate Function\r\n * @{\r\n */\r\n#define LL_GPIO_AF_0 (0x0000000U) /*!< Select alternate function 0 */\r\n#define LL_GPIO_AF_1 (0x0000001U) /*!< Select alternate function 1 */\r\n#define LL_GPIO_AF_2 (0x0000002U) /*!< Select alternate function 2 */\r\n#define LL_GPIO_AF_3 (0x0000003U) /*!< Select alternate function 3 */\r\n#define LL_GPIO_AF_4 (0x0000004U) /*!< Select alternate function 4 */\r\n#define LL_GPIO_AF_5 (0x0000005U) /*!< Select alternate function 5 */\r\n#define LL_GPIO_AF_6 (0x0000006U) /*!< Select alternate function 6 */\r\n#define LL_GPIO_AF_7 (0x0000007U) /*!< Select alternate function 7 */\r\n#define LL_GPIO_AF_8 (0x0000008U) /*!< Select alternate function 8 */\r\n#define LL_GPIO_AF_9 (0x0000009U) /*!< Select alternate function 9 */\r\n#define LL_GPIO_AF_10 (0x000000AU) /*!< Select alternate function 10 */\r\n#define LL_GPIO_AF_11 (0x000000BU) /*!< Select alternate function 11 */\r\n#define LL_GPIO_AF_12 (0x000000CU) /*!< Select alternate function 12 */\r\n#define LL_GPIO_AF_13 (0x000000DU) /*!< Select alternate function 13 */\r\n#define LL_GPIO_AF_14 (0x000000EU) /*!< Select alternate function 14 */\r\n#define LL_GPIO_AF_15 (0x000000FU) /*!< Select alternate function 15 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIO_LL_Exported_Macros GPIO Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_LL_EM_WRITE_READ Common Write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in GPIO register\r\n * @param __INSTANCE__ GPIO Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_GPIO_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in GPIO register\r\n * @param __INSTANCE__ GPIO Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_GPIO_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup GPIO_LL_Exported_Functions GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_LL_EF_Port_Configuration Port Configuration\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure gpio mode for a dedicated pin on dedicated port.\r\n * @note I/O mode can be Input mode, General purpose output, Alternate function mode or Analog.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll MODER MODEy LL_GPIO_SetPinMode\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @param Mode This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_MODE_INPUT\r\n * @arg @ref LL_GPIO_MODE_OUTPUT\r\n * @arg @ref LL_GPIO_MODE_ALTERNATE\r\n * @arg @ref LL_GPIO_MODE_ANALOG\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetPinMode(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Mode)\r\n{\r\n MODIFY_REG(GPIOx->MODER, (GPIO_MODER_MODER0 << (POSITION_VAL(Pin) * 2U)), (Mode << (POSITION_VAL(Pin) * 2U)));\r\n}\r\n\r\n/**\r\n * @brief Return gpio mode for a dedicated pin on dedicated port.\r\n * @note I/O mode can be Input mode, General purpose output, Alternate function mode or Analog.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll MODER MODEy LL_GPIO_GetPinMode\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_MODE_INPUT\r\n * @arg @ref LL_GPIO_MODE_OUTPUT\r\n * @arg @ref LL_GPIO_MODE_ALTERNATE\r\n * @arg @ref LL_GPIO_MODE_ANALOG\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetPinMode(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->MODER,\r\n (GPIO_MODER_MODER0 << (POSITION_VAL(Pin) * 2U))) >> (POSITION_VAL(Pin) * 2U));\r\n}\r\n\r\n/**\r\n * @brief Configure gpio output type for several pins on dedicated port.\r\n * @note Output type as to be set when gpio pin is in output or\r\n * alternate modes. Possible type are Push-pull or Open-drain.\r\n * @rmtoll OTYPER OTy LL_GPIO_SetPinOutputType\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @param OutputType This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_OUTPUT_PUSHPULL\r\n * @arg @ref LL_GPIO_OUTPUT_OPENDRAIN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetPinOutputType(GPIO_TypeDef *GPIOx, uint32_t PinMask, uint32_t OutputType)\r\n{\r\n MODIFY_REG(GPIOx->OTYPER, PinMask, (PinMask * OutputType));\r\n}\r\n\r\n/**\r\n * @brief Return gpio output type for several pins on dedicated port.\r\n * @note Output type as to be set when gpio pin is in output or\r\n * alternate modes. Possible type are Push-pull or Open-drain.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll OTYPER OTy LL_GPIO_GetPinOutputType\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_OUTPUT_PUSHPULL\r\n * @arg @ref LL_GPIO_OUTPUT_OPENDRAIN\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetPinOutputType(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->OTYPER, Pin) >> POSITION_VAL(Pin));\r\n}\r\n\r\n/**\r\n * @brief Configure gpio speed for a dedicated pin on dedicated port.\r\n * @note I/O speed can be Low, Medium, Fast or High speed.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @note Refer to datasheet for frequency specifications and the power\r\n * supply and load conditions for each speed.\r\n * @rmtoll OSPEEDR OSPEEDy LL_GPIO_SetPinSpeed\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @param Speed This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_SPEED_FREQ_LOW\r\n * @arg @ref LL_GPIO_SPEED_FREQ_MEDIUM\r\n * @arg @ref LL_GPIO_SPEED_FREQ_HIGH\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetPinSpeed(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Speed)\r\n{\r\n MODIFY_REG(GPIOx->OSPEEDR, (GPIO_OSPEEDER_OSPEEDR0 << (POSITION_VAL(Pin) * 2U)),\r\n (Speed << (POSITION_VAL(Pin) * 2U)));\r\n}\r\n\r\n/**\r\n * @brief Return gpio speed for a dedicated pin on dedicated port.\r\n * @note I/O speed can be Low, Medium, Fast or High speed.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @note Refer to datasheet for frequency specifications and the power\r\n * supply and load conditions for each speed.\r\n * @rmtoll OSPEEDR OSPEEDy LL_GPIO_GetPinSpeed\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_SPEED_FREQ_LOW\r\n * @arg @ref LL_GPIO_SPEED_FREQ_MEDIUM\r\n * @arg @ref LL_GPIO_SPEED_FREQ_HIGH\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetPinSpeed(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->OSPEEDR,\r\n (GPIO_OSPEEDER_OSPEEDR0 << (POSITION_VAL(Pin) * 2U))) >> (POSITION_VAL(Pin) * 2U));\r\n}\r\n\r\n/**\r\n * @brief Configure gpio pull-up or pull-down for a dedicated pin on a dedicated port.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll PUPDR PUPDy LL_GPIO_SetPinPull\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @param Pull This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PULL_NO\r\n * @arg @ref LL_GPIO_PULL_UP\r\n * @arg @ref LL_GPIO_PULL_DOWN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetPinPull(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Pull)\r\n{\r\n MODIFY_REG(GPIOx->PUPDR, (GPIO_PUPDR_PUPDR0 << (POSITION_VAL(Pin) * 2U)), (Pull << (POSITION_VAL(Pin) * 2U)));\r\n}\r\n\r\n/**\r\n * @brief Return gpio pull-up or pull-down for a dedicated pin on a dedicated port\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll PUPDR PUPDy LL_GPIO_GetPinPull\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_PULL_NO\r\n * @arg @ref LL_GPIO_PULL_UP\r\n * @arg @ref LL_GPIO_PULL_DOWN\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetPinPull(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->PUPDR,\r\n (GPIO_PUPDR_PUPDR0 << (POSITION_VAL(Pin) * 2U))) >> (POSITION_VAL(Pin) * 2U));\r\n}\r\n\r\n/**\r\n * @brief Configure gpio alternate function of a dedicated pin from 0 to 7 for a dedicated port.\r\n * @note Possible values are from AF0 to AF15 depending on target.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll AFRL AFSELy LL_GPIO_SetAFPin_0_7\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @param Alternate This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_AF_0\r\n * @arg @ref LL_GPIO_AF_1\r\n * @arg @ref LL_GPIO_AF_2\r\n * @arg @ref LL_GPIO_AF_3\r\n * @arg @ref LL_GPIO_AF_4\r\n * @arg @ref LL_GPIO_AF_5\r\n * @arg @ref LL_GPIO_AF_6\r\n * @arg @ref LL_GPIO_AF_7\r\n * @arg @ref LL_GPIO_AF_8\r\n * @arg @ref LL_GPIO_AF_9\r\n * @arg @ref LL_GPIO_AF_10\r\n * @arg @ref LL_GPIO_AF_11\r\n * @arg @ref LL_GPIO_AF_12\r\n * @arg @ref LL_GPIO_AF_13\r\n * @arg @ref LL_GPIO_AF_14\r\n * @arg @ref LL_GPIO_AF_15\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetAFPin_0_7(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Alternate)\r\n{\r\n MODIFY_REG(GPIOx->AFR[0], (GPIO_AFRL_AFRL0 << (POSITION_VAL(Pin) * 4U)),\r\n (Alternate << (POSITION_VAL(Pin) * 4U)));\r\n}\r\n\r\n/**\r\n * @brief Return gpio alternate function of a dedicated pin from 0 to 7 for a dedicated port.\r\n * @rmtoll AFRL AFSELy LL_GPIO_GetAFPin_0_7\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_AF_0\r\n * @arg @ref LL_GPIO_AF_1\r\n * @arg @ref LL_GPIO_AF_2\r\n * @arg @ref LL_GPIO_AF_3\r\n * @arg @ref LL_GPIO_AF_4\r\n * @arg @ref LL_GPIO_AF_5\r\n * @arg @ref LL_GPIO_AF_6\r\n * @arg @ref LL_GPIO_AF_7\r\n * @arg @ref LL_GPIO_AF_8\r\n * @arg @ref LL_GPIO_AF_9\r\n * @arg @ref LL_GPIO_AF_10\r\n * @arg @ref LL_GPIO_AF_11\r\n * @arg @ref LL_GPIO_AF_12\r\n * @arg @ref LL_GPIO_AF_13\r\n * @arg @ref LL_GPIO_AF_14\r\n * @arg @ref LL_GPIO_AF_15\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetAFPin_0_7(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->AFR[0],\r\n (GPIO_AFRL_AFRL0 << (POSITION_VAL(Pin) * 4U))) >> (POSITION_VAL(Pin) * 4U));\r\n}\r\n\r\n/**\r\n * @brief Configure gpio alternate function of a dedicated pin from 8 to 15 for a dedicated port.\r\n * @note Possible values are from AF0 to AF15 depending on target.\r\n * @note Warning: only one pin can be passed as parameter.\r\n * @rmtoll AFRH AFSELy LL_GPIO_SetAFPin_8_15\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @param Alternate This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_AF_0\r\n * @arg @ref LL_GPIO_AF_1\r\n * @arg @ref LL_GPIO_AF_2\r\n * @arg @ref LL_GPIO_AF_3\r\n * @arg @ref LL_GPIO_AF_4\r\n * @arg @ref LL_GPIO_AF_5\r\n * @arg @ref LL_GPIO_AF_6\r\n * @arg @ref LL_GPIO_AF_7\r\n * @arg @ref LL_GPIO_AF_8\r\n * @arg @ref LL_GPIO_AF_9\r\n * @arg @ref LL_GPIO_AF_10\r\n * @arg @ref LL_GPIO_AF_11\r\n * @arg @ref LL_GPIO_AF_12\r\n * @arg @ref LL_GPIO_AF_13\r\n * @arg @ref LL_GPIO_AF_14\r\n * @arg @ref LL_GPIO_AF_15\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetAFPin_8_15(GPIO_TypeDef *GPIOx, uint32_t Pin, uint32_t Alternate)\r\n{\r\n MODIFY_REG(GPIOx->AFR[1], (GPIO_AFRH_AFRH0 << (POSITION_VAL(Pin >> 8U) * 4U)),\r\n (Alternate << (POSITION_VAL(Pin >> 8U) * 4U)));\r\n}\r\n\r\n/**\r\n * @brief Return gpio alternate function of a dedicated pin from 8 to 15 for a dedicated port.\r\n * @note Possible values are from AF0 to AF15 depending on target.\r\n * @rmtoll AFRH AFSELy LL_GPIO_GetAFPin_8_15\r\n * @param GPIOx GPIO Port\r\n * @param Pin This parameter can be one of the following values:\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_GPIO_AF_0\r\n * @arg @ref LL_GPIO_AF_1\r\n * @arg @ref LL_GPIO_AF_2\r\n * @arg @ref LL_GPIO_AF_3\r\n * @arg @ref LL_GPIO_AF_4\r\n * @arg @ref LL_GPIO_AF_5\r\n * @arg @ref LL_GPIO_AF_6\r\n * @arg @ref LL_GPIO_AF_7\r\n * @arg @ref LL_GPIO_AF_8\r\n * @arg @ref LL_GPIO_AF_9\r\n * @arg @ref LL_GPIO_AF_10\r\n * @arg @ref LL_GPIO_AF_11\r\n * @arg @ref LL_GPIO_AF_12\r\n * @arg @ref LL_GPIO_AF_13\r\n * @arg @ref LL_GPIO_AF_14\r\n * @arg @ref LL_GPIO_AF_15\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_GetAFPin_8_15(GPIO_TypeDef *GPIOx, uint32_t Pin)\r\n{\r\n return (uint32_t)(READ_BIT(GPIOx->AFR[1],\r\n (GPIO_AFRH_AFRH0 << (POSITION_VAL(Pin >> 8U) * 4U))) >> (POSITION_VAL(Pin >> 8U) * 4U));\r\n}\r\n\r\n\r\n/**\r\n * @brief Lock configuration of several pins for a dedicated port.\r\n * @note When the lock sequence has been applied on a port bit, the\r\n * value of this port bit can no longer be modified until the\r\n * next reset.\r\n * @note Each lock bit freezes a specific configuration register\r\n * (control and alternate function registers).\r\n * @rmtoll LCKR LCKK LL_GPIO_LockPin\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n __IO uint32_t temp;\r\n WRITE_REG(GPIOx->LCKR, GPIO_LCKR_LCKK | PinMask);\r\n WRITE_REG(GPIOx->LCKR, PinMask);\r\n WRITE_REG(GPIOx->LCKR, GPIO_LCKR_LCKK | PinMask);\r\n temp = READ_REG(GPIOx->LCKR);\r\n (void) temp;\r\n}\r\n\r\n/**\r\n * @brief Return 1 if all pins passed as parameter, of a dedicated port, are locked. else Return 0.\r\n * @rmtoll LCKR LCKy LL_GPIO_IsPinLocked\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_IsPinLocked(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n return (READ_BIT(GPIOx->LCKR, PinMask) == (PinMask));\r\n}\r\n\r\n/**\r\n * @brief Return 1 if one of the pin of a dedicated port is locked. else return 0.\r\n * @rmtoll LCKR LCKK LL_GPIO_IsAnyPinLocked\r\n * @param GPIOx GPIO Port\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_IsAnyPinLocked(GPIO_TypeDef *GPIOx)\r\n{\r\n return (READ_BIT(GPIOx->LCKR, GPIO_LCKR_LCKK) == (GPIO_LCKR_LCKK));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_LL_EF_Data_Access Data Access\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return full input data register value for a dedicated port.\r\n * @rmtoll IDR IDy LL_GPIO_ReadInputPort\r\n * @param GPIOx GPIO Port\r\n * @retval Input data register value of port\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_ReadInputPort(GPIO_TypeDef *GPIOx)\r\n{\r\n return (uint32_t)(READ_REG(GPIOx->IDR));\r\n}\r\n\r\n/**\r\n * @brief Return if input data level for several pins of dedicated port is high or low.\r\n * @rmtoll IDR IDy LL_GPIO_IsInputPinSet\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_IsInputPinSet(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n return (READ_BIT(GPIOx->IDR, PinMask) == (PinMask));\r\n}\r\n\r\n/**\r\n * @brief Write output data register for the port.\r\n * @rmtoll ODR ODy LL_GPIO_WriteOutputPort\r\n * @param GPIOx GPIO Port\r\n * @param PortValue Level value for each pin of the port\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_WriteOutputPort(GPIO_TypeDef *GPIOx, uint32_t PortValue)\r\n{\r\n WRITE_REG(GPIOx->ODR, PortValue);\r\n}\r\n\r\n/**\r\n * @brief Return full output data register value for a dedicated port.\r\n * @rmtoll ODR ODy LL_GPIO_ReadOutputPort\r\n * @param GPIOx GPIO Port\r\n * @retval Output data register value of port\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_ReadOutputPort(GPIO_TypeDef *GPIOx)\r\n{\r\n return (uint32_t)(READ_REG(GPIOx->ODR));\r\n}\r\n\r\n/**\r\n * @brief Return if input data level for several pins of dedicated port is high or low.\r\n * @rmtoll ODR ODy LL_GPIO_IsOutputPinSet\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_GPIO_IsOutputPinSet(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n return (READ_BIT(GPIOx->ODR, PinMask) == (PinMask));\r\n}\r\n\r\n/**\r\n * @brief Set several pins to high level on dedicated gpio port.\r\n * @rmtoll BSRR BSy LL_GPIO_SetOutputPin\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_SetOutputPin(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n WRITE_REG(GPIOx->BSRR, PinMask);\r\n}\r\n\r\n/**\r\n * @brief Set several pins to low level on dedicated gpio port.\r\n * @rmtoll BRR BRy LL_GPIO_ResetOutputPin\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_ResetOutputPin(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n WRITE_REG(GPIOx->BRR, PinMask);\r\n}\r\n\r\n/**\r\n * @brief Toggle data value for several pin of dedicated port.\r\n * @rmtoll ODR ODy LL_GPIO_TogglePin\r\n * @param GPIOx GPIO Port\r\n * @param PinMask This parameter can be a combination of the following values:\r\n * @arg @ref LL_GPIO_PIN_0\r\n * @arg @ref LL_GPIO_PIN_1\r\n * @arg @ref LL_GPIO_PIN_2\r\n * @arg @ref LL_GPIO_PIN_3\r\n * @arg @ref LL_GPIO_PIN_4\r\n * @arg @ref LL_GPIO_PIN_5\r\n * @arg @ref LL_GPIO_PIN_6\r\n * @arg @ref LL_GPIO_PIN_7\r\n * @arg @ref LL_GPIO_PIN_8\r\n * @arg @ref LL_GPIO_PIN_9\r\n * @arg @ref LL_GPIO_PIN_10\r\n * @arg @ref LL_GPIO_PIN_11\r\n * @arg @ref LL_GPIO_PIN_12\r\n * @arg @ref LL_GPIO_PIN_13\r\n * @arg @ref LL_GPIO_PIN_14\r\n * @arg @ref LL_GPIO_PIN_15\r\n * @arg @ref LL_GPIO_PIN_ALL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint32_t PinMask)\r\n{\r\n WRITE_REG(GPIOx->ODR, READ_REG(GPIOx->ODR) ^ PinMask);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup GPIO_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\nErrorStatus LL_GPIO_DeInit(GPIO_TypeDef *GPIOx);\r\nErrorStatus LL_GPIO_Init(GPIO_TypeDef *GPIOx, LL_GPIO_InitTypeDef *GPIO_InitStruct);\r\nvoid LL_GPIO_StructInit(LL_GPIO_InitTypeDef *GPIO_InitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined (GPIOA) || defined (GPIOB) || defined (GPIOC) || defined (GPIOD) || defined (GPIOE) || defined (GPIOF) || defined (GPIOG) || defined (GPIOH) */\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_GPIO_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_pwr.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_PWR_H\r\n#define __STM32F3xx_LL_PWR_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined(PWR)\r\n\r\n/** @defgroup PWR_LL PWR\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup PWR_LL_Exported_Constants PWR Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_LL_EC_CLEAR_FLAG Clear Flags Defines\r\n * @brief Flags defines which can be used with LL_PWR_WriteReg function\r\n * @{\r\n */\r\n#define LL_PWR_CR_CSBF PWR_CR_CSBF /*!< Clear standby flag */\r\n#define LL_PWR_CR_CWUF PWR_CR_CWUF /*!< Clear wakeup flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_LL_EC_GET_FLAG Get Flags Defines\r\n * @brief Flags defines which can be used with LL_PWR_ReadReg function\r\n * @{\r\n */\r\n#define LL_PWR_CSR_WUF PWR_CSR_WUF /*!< Wakeup flag */\r\n#define LL_PWR_CSR_SBF PWR_CSR_SBF /*!< Standby flag */\r\n#if defined(PWR_PVD_SUPPORT)\r\n#define LL_PWR_CSR_PVDO PWR_CSR_PVDO /*!< Power voltage detector output flag */\r\n#endif /* PWR_PVD_SUPPORT */\r\n#if defined(PWR_CSR_VREFINTRDYF)\r\n#define LL_PWR_CSR_VREFINTRDYF PWR_CSR_VREFINTRDYF /*!< VREFINT ready flag */\r\n#endif /* PWR_CSR_VREFINTRDYF */\r\n#define LL_PWR_CSR_EWUP1 PWR_CSR_EWUP1 /*!< Enable WKUP pin 1 */\r\n#define LL_PWR_CSR_EWUP2 PWR_CSR_EWUP2 /*!< Enable WKUP pin 2 */\r\n#if defined(PWR_CSR_EWUP3)\r\n#define LL_PWR_CSR_EWUP3 PWR_CSR_EWUP3 /*!< Enable WKUP pin 3 */\r\n#endif /* PWR_CSR_EWUP3 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWR_LL_EC_MODE_PWR Mode Power\r\n * @{\r\n */\r\n#define LL_PWR_MODE_STOP_MAINREGU 0x00000000U /*!< Enter Stop mode when the CPU enters deepsleep */\r\n#define LL_PWR_MODE_STOP_LPREGU (PWR_CR_LPDS) /*!< Enter Stop mode (with low power Regulator ON) when the CPU enters deepsleep */\r\n#define LL_PWR_MODE_STANDBY (PWR_CR_PDDS) /*!< Enter Standby mode when the CPU enters deepsleep */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(PWR_CR_LPDS)\r\n/** @defgroup PWR_LL_EC_REGU_MODE_DS_MODE Regulator Mode In Deep Sleep Mode\r\n * @{\r\n */\r\n#define LL_PWR_REGU_DSMODE_MAIN 0x00000000U /*!< Voltage Regulator in main mode during deepsleep mode */\r\n#define LL_PWR_REGU_DSMODE_LOW_POWER (PWR_CR_LPDS) /*!< Voltage Regulator in low-power mode during deepsleep mode */\r\n/**\r\n * @}\r\n */\r\n#endif /* PWR_CR_LPDS */\r\n\r\n#if defined(PWR_PVD_SUPPORT)\r\n/** @defgroup PWR_LL_EC_PVDLEVEL Power Voltage Detector Level\r\n * @{\r\n */\r\n#define LL_PWR_PVDLEVEL_0 (PWR_CR_PLS_LEV0) /*!< Voltage threshold detected by PVD 2.2 V */\r\n#define LL_PWR_PVDLEVEL_1 (PWR_CR_PLS_LEV1) /*!< Voltage threshold detected by PVD 2.3 V */\r\n#define LL_PWR_PVDLEVEL_2 (PWR_CR_PLS_LEV2) /*!< Voltage threshold detected by PVD 2.4 V */\r\n#define LL_PWR_PVDLEVEL_3 (PWR_CR_PLS_LEV3) /*!< Voltage threshold detected by PVD 2.5 V */\r\n#define LL_PWR_PVDLEVEL_4 (PWR_CR_PLS_LEV4) /*!< Voltage threshold detected by PVD 2.6 V */\r\n#define LL_PWR_PVDLEVEL_5 (PWR_CR_PLS_LEV5) /*!< Voltage threshold detected by PVD 2.7 V */\r\n#define LL_PWR_PVDLEVEL_6 (PWR_CR_PLS_LEV6) /*!< Voltage threshold detected by PVD 2.8 V */\r\n#define LL_PWR_PVDLEVEL_7 (PWR_CR_PLS_LEV7) /*!< Voltage threshold detected by PVD 2.9 V */\r\n/**\r\n * @}\r\n */\r\n#endif /* PWR_PVD_SUPPORT */\r\n/** @defgroup PWR_LL_EC_WAKEUP_PIN Wakeup Pins\r\n * @{\r\n */\r\n#define LL_PWR_WAKEUP_PIN1 (PWR_CSR_EWUP1) /*!< WKUP pin 1 : PA0 */\r\n#define LL_PWR_WAKEUP_PIN2 (PWR_CSR_EWUP2) /*!< WKUP pin 2 : PC13 */\r\n#if defined(PWR_CSR_EWUP3)\r\n#define LL_PWR_WAKEUP_PIN3 (PWR_CSR_EWUP3) /*!< WKUP pin 3 : PE6 or PA2 according to device */\r\n#endif /* PWR_CSR_EWUP3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_LL_EC_SDADC_ANALOG_X SDADC Analogx\r\n * @{\r\n */\r\n#if defined(SDADC1)\r\n#define LL_PWR_SDADC_ANALOG1 (PWR_CR_ENSD1) /*!< Enable SDADC1 */\r\n#endif /* SDADC1 */\r\n#if defined(SDADC2)\r\n#define LL_PWR_SDADC_ANALOG2 (PWR_CR_ENSD2) /*!< Enable SDADC2 */\r\n#endif /* SDADC2 */\r\n#if defined(SDADC3)\r\n#define LL_PWR_SDADC_ANALOG3 (PWR_CR_ENSD3) /*!< Enable SDADC3 */\r\n#endif /* SDADC3 */\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup PWR_LL_Exported_Macros PWR Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_LL_EM_WRITE_READ Common write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in PWR register\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_PWR_WriteReg(__REG__, __VALUE__) WRITE_REG(PWR->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in PWR register\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_PWR_ReadReg(__REG__) READ_REG(PWR->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup PWR_LL_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_LL_EF_Configuration Configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Enables the SDADC peripheral functionality\r\n * @rmtoll CR ENSD1 LL_PWR_EnableSDADC\\n\r\n * CR ENSD2 LL_PWR_EnableSDADC\\n\r\n * CR ENSD3 LL_PWR_EnableSDADC\r\n * @param Analogx This parameter can be a combination of the following values:\r\n * @arg @ref LL_PWR_SDADC_ANALOG1\r\n * @arg @ref LL_PWR_SDADC_ANALOG2\r\n * @arg @ref LL_PWR_SDADC_ANALOG3\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_EnableSDADC(uint32_t Analogx)\r\n{\r\n SET_BIT(PWR->CR, Analogx); \r\n}\r\n\r\n/**\r\n * @brief Disables the SDADC peripheral functionality\r\n * @rmtoll CR ENSD1 LL_PWR_EnableSDADC\\n\r\n * CR ENSD2 LL_PWR_EnableSDADC\\n\r\n * CR ENSD3 LL_PWR_EnableSDADC\r\n * @param Analogx This parameter can be a combination of the following values:\r\n * @arg @ref LL_PWR_SDADC_ANALOG1\r\n * @arg @ref LL_PWR_SDADC_ANALOG2\r\n * @arg @ref LL_PWR_SDADC_ANALOG3\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_DisableSDADC(uint32_t Analogx)\r\n{\r\n CLEAR_BIT(PWR->CR, Analogx);\r\n}\r\n\r\n/**\r\n * @brief Check if SDADCx has been enabled or not\r\n * @rmtoll CR ENSD1 LL_PWR_IsEnabledSDADC\\n\r\n * CR ENSD2 LL_PWR_IsEnabledSDADC\\n\r\n * CR ENSD3 LL_PWR_IsEnabledSDADC\r\n * @param Analogx This parameter can be a combination of the following values:\r\n * @arg @ref LL_PWR_SDADC_ANALOG1\r\n * @arg @ref LL_PWR_SDADC_ANALOG2\r\n * @arg @ref LL_PWR_SDADC_ANALOG3\r\n * @retval None\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsEnabledSDADC(uint32_t Analogx)\r\n{\r\n return (READ_BIT(PWR->CR, Analogx) == (Analogx));\r\n}\r\n\r\n/**\r\n * @brief Enable access to the backup domain\r\n * @rmtoll CR DBP LL_PWR_EnableBkUpAccess\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_EnableBkUpAccess(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_DBP);\r\n}\r\n\r\n/**\r\n * @brief Disable access to the backup domain\r\n * @rmtoll CR DBP LL_PWR_DisableBkUpAccess\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_DisableBkUpAccess(void)\r\n{\r\n CLEAR_BIT(PWR->CR, PWR_CR_DBP);\r\n}\r\n\r\n/**\r\n * @brief Check if the backup domain is enabled\r\n * @rmtoll CR DBP LL_PWR_IsEnabledBkUpAccess\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsEnabledBkUpAccess(void)\r\n{\r\n return (READ_BIT(PWR->CR, PWR_CR_DBP) == (PWR_CR_DBP));\r\n}\r\n\r\n#if defined(PWR_CR_LPDS)\r\n/**\r\n * @brief Set voltage Regulator mode during deep sleep mode\r\n * @rmtoll CR LPDS LL_PWR_SetRegulModeDS\r\n * @param RegulMode This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_REGU_DSMODE_MAIN\r\n * @arg @ref LL_PWR_REGU_DSMODE_LOW_POWER\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_SetRegulModeDS(uint32_t RegulMode)\r\n{\r\n MODIFY_REG(PWR->CR, PWR_CR_LPDS, RegulMode);\r\n}\r\n\r\n/**\r\n * @brief Get voltage Regulator mode during deep sleep mode\r\n * @rmtoll CR LPDS LL_PWR_GetRegulModeDS\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_PWR_REGU_DSMODE_MAIN\r\n * @arg @ref LL_PWR_REGU_DSMODE_LOW_POWER\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_GetRegulModeDS(void)\r\n{\r\n return (uint32_t)(READ_BIT(PWR->CR, PWR_CR_LPDS));\r\n}\r\n#endif /* PWR_CR_LPDS */\r\n\r\n/**\r\n * @brief Set Power Down mode when CPU enters deepsleep\r\n * @rmtoll CR PDDS LL_PWR_SetPowerMode\\n\r\n * @rmtoll CR LPDS LL_PWR_SetPowerMode\r\n * @param PDMode This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_MODE_STOP_MAINREGU\r\n * @arg @ref LL_PWR_MODE_STOP_LPREGU\r\n * @arg @ref LL_PWR_MODE_STANDBY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_SetPowerMode(uint32_t PDMode)\r\n{\r\n MODIFY_REG(PWR->CR, (PWR_CR_PDDS| PWR_CR_LPDS), PDMode);\r\n}\r\n\r\n/**\r\n * @brief Get Power Down mode when CPU enters deepsleep\r\n * @rmtoll CR PDDS LL_PWR_GetPowerMode\\n\r\n * @rmtoll CR LPDS LL_PWR_GetPowerMode\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_PWR_MODE_STOP_MAINREGU\r\n * @arg @ref LL_PWR_MODE_STOP_LPREGU\r\n * @arg @ref LL_PWR_MODE_STANDBY\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_GetPowerMode(void)\r\n{\r\n return (uint32_t)(READ_BIT(PWR->CR, (PWR_CR_PDDS| PWR_CR_LPDS)));\r\n}\r\n\r\n#if defined(PWR_PVD_SUPPORT)\r\n/**\r\n * @brief Configure the voltage threshold detected by the Power Voltage Detector\r\n * @rmtoll CR PLS LL_PWR_SetPVDLevel\r\n * @param PVDLevel This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_PVDLEVEL_0\r\n * @arg @ref LL_PWR_PVDLEVEL_1\r\n * @arg @ref LL_PWR_PVDLEVEL_2\r\n * @arg @ref LL_PWR_PVDLEVEL_3\r\n * @arg @ref LL_PWR_PVDLEVEL_4\r\n * @arg @ref LL_PWR_PVDLEVEL_5\r\n * @arg @ref LL_PWR_PVDLEVEL_6\r\n * @arg @ref LL_PWR_PVDLEVEL_7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_SetPVDLevel(uint32_t PVDLevel)\r\n{\r\n MODIFY_REG(PWR->CR, PWR_CR_PLS, PVDLevel);\r\n}\r\n\r\n/**\r\n * @brief Get the voltage threshold detection\r\n * @rmtoll CR PLS LL_PWR_GetPVDLevel\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_PWR_PVDLEVEL_0\r\n * @arg @ref LL_PWR_PVDLEVEL_1\r\n * @arg @ref LL_PWR_PVDLEVEL_2\r\n * @arg @ref LL_PWR_PVDLEVEL_3\r\n * @arg @ref LL_PWR_PVDLEVEL_4\r\n * @arg @ref LL_PWR_PVDLEVEL_5\r\n * @arg @ref LL_PWR_PVDLEVEL_6\r\n * @arg @ref LL_PWR_PVDLEVEL_7\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_GetPVDLevel(void)\r\n{\r\n return (uint32_t)(READ_BIT(PWR->CR, PWR_CR_PLS));\r\n}\r\n\r\n/**\r\n * @brief Enable Power Voltage Detector\r\n * @rmtoll CR PVDE LL_PWR_EnablePVD\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_EnablePVD(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_PVDE);\r\n}\r\n\r\n/**\r\n * @brief Disable Power Voltage Detector\r\n * @rmtoll CR PVDE LL_PWR_DisablePVD\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_DisablePVD(void)\r\n{\r\n CLEAR_BIT(PWR->CR, PWR_CR_PVDE);\r\n}\r\n\r\n/**\r\n * @brief Check if Power Voltage Detector is enabled\r\n * @rmtoll CR PVDE LL_PWR_IsEnabledPVD\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsEnabledPVD(void)\r\n{\r\n return (READ_BIT(PWR->CR, PWR_CR_PVDE) == (PWR_CR_PVDE));\r\n}\r\n#endif /* PWR_PVD_SUPPORT */\r\n\r\n/**\r\n * @brief Enable the WakeUp PINx functionality\r\n * @rmtoll CSR EWUP1 LL_PWR_EnableWakeUpPin\\n\r\n * @rmtoll CSR EWUP2 LL_PWR_EnableWakeUpPin\\n\r\n * @rmtoll CSR EWUP3 LL_PWR_EnableWakeUpPin\r\n * @param WakeUpPin This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_WAKEUP_PIN1\r\n * @arg @ref LL_PWR_WAKEUP_PIN2\r\n * @arg @ref LL_PWR_WAKEUP_PIN3 (*)\r\n *\r\n * (*) not available on all devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_EnableWakeUpPin(uint32_t WakeUpPin)\r\n{\r\n SET_BIT(PWR->CSR, WakeUpPin);\r\n}\r\n\r\n/**\r\n * @brief Disable the WakeUp PINx functionality\r\n * @rmtoll CSR EWUP1 LL_PWR_DisableWakeUpPin\\n\r\n * @rmtoll CSR EWUP2 LL_PWR_DisableWakeUpPin\\n\r\n * @rmtoll CSR EWUP3 LL_PWR_DisableWakeUpPin\r\n * @param WakeUpPin This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_WAKEUP_PIN1\r\n * @arg @ref LL_PWR_WAKEUP_PIN2\r\n * @arg @ref LL_PWR_WAKEUP_PIN3 (*)\r\n *\r\n * (*) not available on all devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_DisableWakeUpPin(uint32_t WakeUpPin)\r\n{\r\n CLEAR_BIT(PWR->CSR, WakeUpPin);\r\n}\r\n\r\n/**\r\n * @brief Check if the WakeUp PINx functionality is enabled\r\n * @rmtoll CSR EWUP1 LL_PWR_IsEnabledWakeUpPin\\n\r\n * @rmtoll CSR EWUP2 LL_PWR_IsEnabledWakeUpPin\\n\r\n * @rmtoll CSR EWUP3 LL_PWR_IsEnabledWakeUpPin\r\n * @param WakeUpPin This parameter can be one of the following values:\r\n * @arg @ref LL_PWR_WAKEUP_PIN1\r\n * @arg @ref LL_PWR_WAKEUP_PIN2\r\n * @arg @ref LL_PWR_WAKEUP_PIN3 (*)\r\n *\r\n * (*) not available on all devices\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsEnabledWakeUpPin(uint32_t WakeUpPin)\r\n{\r\n return (READ_BIT(PWR->CSR, WakeUpPin) == (WakeUpPin));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_LL_EF_FLAG_Management FLAG_Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get Wake-up Flag\r\n * @rmtoll CSR WUF LL_PWR_IsActiveFlag_WU\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU(void)\r\n{\r\n return (READ_BIT(PWR->CSR, PWR_CSR_WUF) == (PWR_CSR_WUF));\r\n}\r\n\r\n/**\r\n * @brief Get Standby Flag\r\n * @rmtoll CSR SBF LL_PWR_IsActiveFlag_SB\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_SB(void)\r\n{\r\n return (READ_BIT(PWR->CSR, PWR_CSR_SBF) == (PWR_CSR_SBF));\r\n}\r\n\r\n#if defined(PWR_PVD_SUPPORT)\r\n/**\r\n * @brief Indicate whether VDD voltage is below the selected PVD threshold\r\n * @rmtoll CSR PVDO LL_PWR_IsActiveFlag_PVDO\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVDO(void)\r\n{\r\n return (READ_BIT(PWR->CSR, PWR_CSR_PVDO) == (PWR_CSR_PVDO));\r\n}\r\n#endif /* PWR_PVD_SUPPORT */\r\n\r\n#if defined(PWR_CSR_VREFINTRDYF)\r\n/**\r\n * @brief Get Internal Reference VrefInt Flag\r\n * @rmtoll CSR VREFINTRDYF LL_PWR_IsActiveFlag_VREFINTRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_VREFINTRDY(void)\r\n{\r\n return (READ_BIT(PWR->CSR, PWR_CSR_VREFINTRDYF) == (PWR_CSR_VREFINTRDYF));\r\n}\r\n#endif /* PWR_CSR_VREFINTRDYF */\r\n/**\r\n * @brief Clear Standby Flag\r\n * @rmtoll CR CSBF LL_PWR_ClearFlag_SB\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_ClearFlag_SB(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_CSBF);\r\n}\r\n\r\n/**\r\n * @brief Clear Wake-up Flags\r\n * @rmtoll CR CWUF LL_PWR_ClearFlag_WU\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_PWR_ClearFlag_WU(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_CWUF);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup PWR_LL_EF_Init De-initialization function\r\n * @{\r\n */\r\nErrorStatus LL_PWR_DeInit(void);\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined(PWR) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_PWR_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_rcc.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_RCC_H\r\n#define __STM32F3xx_LL_RCC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined(RCC)\r\n\r\n/** @defgroup RCC_LL RCC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup RCC_LL_Private_Constants RCC Private Constants\r\n * @{\r\n */\r\n/* Defines used for the bit position in the register and perform offsets*/\r\n#define RCC_POSITION_HPRE (uint32_t)POSITION_VAL(RCC_CFGR_HPRE) /*!< field position in register RCC_CFGR */\r\n#define RCC_POSITION_PPRE1 (uint32_t)POSITION_VAL(RCC_CFGR_PPRE1) /*!< field position in register RCC_CFGR */\r\n#define RCC_POSITION_PPRE2 (uint32_t)POSITION_VAL(RCC_CFGR_PPRE2) /*!< field position in register RCC_CFGR */\r\n#define RCC_POSITION_HSICAL (uint32_t)POSITION_VAL(RCC_CR_HSICAL) /*!< field position in register RCC_CR */\r\n#define RCC_POSITION_HSITRIM (uint32_t)POSITION_VAL(RCC_CR_HSITRIM) /*!< field position in register RCC_CR */\r\n#define RCC_POSITION_PLLMUL (uint32_t)POSITION_VAL(RCC_CFGR_PLLMUL) /*!< field position in register RCC_CFGR */\r\n#define RCC_POSITION_USART1SW (uint32_t)0U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_USART2SW (uint32_t)16U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_USART3SW (uint32_t)18U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM1SW (uint32_t)8U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM8SW (uint32_t)9U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM15SW (uint32_t)10U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM16SW (uint32_t)11U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM17SW (uint32_t)13U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM20SW (uint32_t)15U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM2SW (uint32_t)24U /*!< field position in register RCC_CFGR3 */\r\n#define RCC_POSITION_TIM34SW (uint32_t)25U /*!< field position in register RCC_CFGR3 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup RCC_LL_Private_Macros RCC Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n#endif /*USE_FULL_LL_DRIVER*/\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup RCC_LL_Exported_Types RCC Exported Types\r\n * @{\r\n */\r\n\r\n/** @defgroup LL_ES_CLOCK_FREQ Clocks Frequency Structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC Clocks Frequency Structure\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SYSCLK_Frequency; /*!< SYSCLK clock frequency */\r\n uint32_t HCLK_Frequency; /*!< HCLK clock frequency */\r\n uint32_t PCLK1_Frequency; /*!< PCLK1 clock frequency */\r\n uint32_t PCLK2_Frequency; /*!< PCLK2 clock frequency */\r\n} LL_RCC_ClocksTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCC_LL_Exported_Constants RCC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_OSC_VALUES Oscillator Values adaptation\r\n * @brief Defines used to adapt values of different oscillators\r\n * @note These values could be modified in the user environment according to\r\n * HW set-up.\r\n * @{\r\n */\r\n#if !defined (HSE_VALUE)\r\n#define HSE_VALUE 8000000U /*!< Value of the HSE oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSI_VALUE)\r\n#define HSI_VALUE 8000000U /*!< Value of the HSI oscillator in Hz */\r\n#endif /* HSI_VALUE */\r\n\r\n#if !defined (LSE_VALUE)\r\n#define LSE_VALUE 32768U /*!< Value of the LSE oscillator in Hz */\r\n#endif /* LSE_VALUE */\r\n\r\n#if !defined (LSI_VALUE)\r\n#define LSI_VALUE 40000U /*!< Value of the LSI oscillator in Hz */\r\n#endif /* LSI_VALUE */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_CLEAR_FLAG Clear Flags Defines\r\n * @brief Flags defines which can be used with LL_RCC_WriteReg function\r\n * @{\r\n */\r\n#define LL_RCC_CIR_LSIRDYC RCC_CIR_LSIRDYC /*!< LSI Ready Interrupt Clear */\r\n#define LL_RCC_CIR_LSERDYC RCC_CIR_LSERDYC /*!< LSE Ready Interrupt Clear */\r\n#define LL_RCC_CIR_HSIRDYC RCC_CIR_HSIRDYC /*!< HSI Ready Interrupt Clear */\r\n#define LL_RCC_CIR_HSERDYC RCC_CIR_HSERDYC /*!< HSE Ready Interrupt Clear */\r\n#define LL_RCC_CIR_PLLRDYC RCC_CIR_PLLRDYC /*!< PLL Ready Interrupt Clear */\r\n#define LL_RCC_CIR_CSSC RCC_CIR_CSSC /*!< Clock Security System Interrupt Clear */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_GET_FLAG Get Flags Defines\r\n * @brief Flags defines which can be used with LL_RCC_ReadReg function\r\n * @{\r\n */\r\n#define LL_RCC_CIR_LSIRDYF RCC_CIR_LSIRDYF /*!< LSI Ready Interrupt flag */\r\n#define LL_RCC_CIR_LSERDYF RCC_CIR_LSERDYF /*!< LSE Ready Interrupt flag */\r\n#define LL_RCC_CIR_HSIRDYF RCC_CIR_HSIRDYF /*!< HSI Ready Interrupt flag */\r\n#define LL_RCC_CIR_HSERDYF RCC_CIR_HSERDYF /*!< HSE Ready Interrupt flag */\r\n#define LL_RCC_CFGR_MCOF RCC_CFGR_MCOF /*!< MCO flag */\r\n#define LL_RCC_CIR_PLLRDYF RCC_CIR_PLLRDYF /*!< PLL Ready Interrupt flag */\r\n#define LL_RCC_CIR_CSSF RCC_CIR_CSSF /*!< Clock Security System Interrupt flag */\r\n#define LL_RCC_CSR_OBLRSTF RCC_CSR_OBLRSTF /*!< OBL reset flag */\r\n#define LL_RCC_CSR_PINRSTF RCC_CSR_PINRSTF /*!< PIN reset flag */\r\n#define LL_RCC_CSR_PORRSTF RCC_CSR_PORRSTF /*!< POR/PDR reset flag */\r\n#define LL_RCC_CSR_SFTRSTF RCC_CSR_SFTRSTF /*!< Software Reset flag */\r\n#define LL_RCC_CSR_IWDGRSTF RCC_CSR_IWDGRSTF /*!< Independent Watchdog reset flag */\r\n#define LL_RCC_CSR_WWDGRSTF RCC_CSR_WWDGRSTF /*!< Window watchdog reset flag */\r\n#define LL_RCC_CSR_LPWRRSTF RCC_CSR_LPWRRSTF /*!< Low-Power reset flag */\r\n#if defined(RCC_CSR_V18PWRRSTF)\r\n#define LL_RCC_CSR_V18PWRRSTF RCC_CSR_V18PWRRSTF /*!< Reset flag of the 1.8 V domain. */\r\n#endif /* RCC_CSR_V18PWRRSTF */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_IT IT Defines\r\n * @brief IT defines which can be used with LL_RCC_ReadReg and LL_RCC_WriteReg functions\r\n * @{\r\n */\r\n#define LL_RCC_CIR_LSIRDYIE RCC_CIR_LSIRDYIE /*!< LSI Ready Interrupt Enable */\r\n#define LL_RCC_CIR_LSERDYIE RCC_CIR_LSERDYIE /*!< LSE Ready Interrupt Enable */\r\n#define LL_RCC_CIR_HSIRDYIE RCC_CIR_HSIRDYIE /*!< HSI Ready Interrupt Enable */\r\n#define LL_RCC_CIR_HSERDYIE RCC_CIR_HSERDYIE /*!< HSE Ready Interrupt Enable */\r\n#define LL_RCC_CIR_PLLRDYIE RCC_CIR_PLLRDYIE /*!< PLL Ready Interrupt Enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_LSEDRIVE LSE oscillator drive capability\r\n * @{\r\n */\r\n#define LL_RCC_LSEDRIVE_LOW ((uint32_t)0x00000000U) /*!< Xtal mode lower driving capability */\r\n#define LL_RCC_LSEDRIVE_MEDIUMLOW RCC_BDCR_LSEDRV_1 /*!< Xtal mode medium low driving capability */\r\n#define LL_RCC_LSEDRIVE_MEDIUMHIGH RCC_BDCR_LSEDRV_0 /*!< Xtal mode medium high driving capability */\r\n#define LL_RCC_LSEDRIVE_HIGH RCC_BDCR_LSEDRV /*!< Xtal mode higher driving capability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_SYS_CLKSOURCE System clock switch\r\n * @{\r\n */\r\n#define LL_RCC_SYS_CLKSOURCE_HSI RCC_CFGR_SW_HSI /*!< HSI selection as system clock */\r\n#define LL_RCC_SYS_CLKSOURCE_HSE RCC_CFGR_SW_HSE /*!< HSE selection as system clock */\r\n#define LL_RCC_SYS_CLKSOURCE_PLL RCC_CFGR_SW_PLL /*!< PLL selection as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_SYS_CLKSOURCE_STATUS System clock switch status\r\n * @{\r\n */\r\n#define LL_RCC_SYS_CLKSOURCE_STATUS_HSI RCC_CFGR_SWS_HSI /*!< HSI used as system clock */\r\n#define LL_RCC_SYS_CLKSOURCE_STATUS_HSE RCC_CFGR_SWS_HSE /*!< HSE used as system clock */\r\n#define LL_RCC_SYS_CLKSOURCE_STATUS_PLL RCC_CFGR_SWS_PLL /*!< PLL used as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_SYSCLK_DIV AHB prescaler\r\n * @{\r\n */\r\n#define LL_RCC_SYSCLK_DIV_1 RCC_CFGR_HPRE_DIV1 /*!< SYSCLK not divided */\r\n#define LL_RCC_SYSCLK_DIV_2 RCC_CFGR_HPRE_DIV2 /*!< SYSCLK divided by 2 */\r\n#define LL_RCC_SYSCLK_DIV_4 RCC_CFGR_HPRE_DIV4 /*!< SYSCLK divided by 4 */\r\n#define LL_RCC_SYSCLK_DIV_8 RCC_CFGR_HPRE_DIV8 /*!< SYSCLK divided by 8 */\r\n#define LL_RCC_SYSCLK_DIV_16 RCC_CFGR_HPRE_DIV16 /*!< SYSCLK divided by 16 */\r\n#define LL_RCC_SYSCLK_DIV_64 RCC_CFGR_HPRE_DIV64 /*!< SYSCLK divided by 64 */\r\n#define LL_RCC_SYSCLK_DIV_128 RCC_CFGR_HPRE_DIV128 /*!< SYSCLK divided by 128 */\r\n#define LL_RCC_SYSCLK_DIV_256 RCC_CFGR_HPRE_DIV256 /*!< SYSCLK divided by 256 */\r\n#define LL_RCC_SYSCLK_DIV_512 RCC_CFGR_HPRE_DIV512 /*!< SYSCLK divided by 512 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_APB1_DIV APB low-speed prescaler (APB1)\r\n * @{\r\n */\r\n#define LL_RCC_APB1_DIV_1 RCC_CFGR_PPRE1_DIV1 /*!< HCLK not divided */\r\n#define LL_RCC_APB1_DIV_2 RCC_CFGR_PPRE1_DIV2 /*!< HCLK divided by 2 */\r\n#define LL_RCC_APB1_DIV_4 RCC_CFGR_PPRE1_DIV4 /*!< HCLK divided by 4 */\r\n#define LL_RCC_APB1_DIV_8 RCC_CFGR_PPRE1_DIV8 /*!< HCLK divided by 8 */\r\n#define LL_RCC_APB1_DIV_16 RCC_CFGR_PPRE1_DIV16 /*!< HCLK divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_APB2_DIV APB high-speed prescaler (APB2)\r\n * @{\r\n */\r\n#define LL_RCC_APB2_DIV_1 RCC_CFGR_PPRE2_DIV1 /*!< HCLK not divided */\r\n#define LL_RCC_APB2_DIV_2 RCC_CFGR_PPRE2_DIV2 /*!< HCLK divided by 2 */\r\n#define LL_RCC_APB2_DIV_4 RCC_CFGR_PPRE2_DIV4 /*!< HCLK divided by 4 */\r\n#define LL_RCC_APB2_DIV_8 RCC_CFGR_PPRE2_DIV8 /*!< HCLK divided by 8 */\r\n#define LL_RCC_APB2_DIV_16 RCC_CFGR_PPRE2_DIV16 /*!< HCLK divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_MCO1SOURCE MCO1 SOURCE selection\r\n * @{\r\n */\r\n#define LL_RCC_MCO1SOURCE_NOCLOCK RCC_CFGR_MCOSEL_NOCLOCK /*!< MCO output disabled, no clock on MCO */\r\n#define LL_RCC_MCO1SOURCE_SYSCLK RCC_CFGR_MCOSEL_SYSCLK /*!< SYSCLK selection as MCO source */\r\n#define LL_RCC_MCO1SOURCE_HSI RCC_CFGR_MCOSEL_HSI /*!< HSI selection as MCO source */\r\n#define LL_RCC_MCO1SOURCE_HSE RCC_CFGR_MCOSEL_HSE /*!< HSE selection as MCO source */\r\n#define LL_RCC_MCO1SOURCE_LSI RCC_CFGR_MCOSEL_LSI /*!< LSI selection as MCO source */\r\n#define LL_RCC_MCO1SOURCE_LSE RCC_CFGR_MCOSEL_LSE /*!< LSE selection as MCO source */\r\n#define LL_RCC_MCO1SOURCE_PLLCLK_DIV_2 RCC_CFGR_MCOSEL_PLL_DIV2 /*!< PLL clock divided by 2*/\r\n#if defined(RCC_CFGR_PLLNODIV)\r\n#define LL_RCC_MCO1SOURCE_PLLCLK (RCC_CFGR_MCOSEL_PLL_DIV2 | RCC_CFGR_PLLNODIV) /*!< PLL clock selected*/\r\n#endif /* RCC_CFGR_PLLNODIV */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_MCO1_DIV MCO1 prescaler\r\n * @{\r\n */\r\n#define LL_RCC_MCO1_DIV_1 ((uint32_t)0x00000000U)/*!< MCO Clock divided by 1 */\r\n#if defined(RCC_CFGR_MCOPRE)\r\n#define LL_RCC_MCO1_DIV_2 RCC_CFGR_MCOPRE_DIV2 /*!< MCO Clock divided by 2 */\r\n#define LL_RCC_MCO1_DIV_4 RCC_CFGR_MCOPRE_DIV4 /*!< MCO Clock divided by 4 */\r\n#define LL_RCC_MCO1_DIV_8 RCC_CFGR_MCOPRE_DIV8 /*!< MCO Clock divided by 8 */\r\n#define LL_RCC_MCO1_DIV_16 RCC_CFGR_MCOPRE_DIV16 /*!< MCO Clock divided by 16 */\r\n#define LL_RCC_MCO1_DIV_32 RCC_CFGR_MCOPRE_DIV32 /*!< MCO Clock divided by 32 */\r\n#define LL_RCC_MCO1_DIV_64 RCC_CFGR_MCOPRE_DIV64 /*!< MCO Clock divided by 64 */\r\n#define LL_RCC_MCO1_DIV_128 RCC_CFGR_MCOPRE_DIV128 /*!< MCO Clock divided by 128 */\r\n#endif /* RCC_CFGR_MCOPRE */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup RCC_LL_EC_PERIPH_FREQUENCY Peripheral clock frequency\r\n * @{\r\n */\r\n#define LL_RCC_PERIPH_FREQUENCY_NO 0x00000000U /*!< No clock enabled for the peripheral */\r\n#define LL_RCC_PERIPH_FREQUENCY_NA 0xFFFFFFFFU /*!< Frequency cannot be provided as external clock */\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/** @defgroup RCC_LL_EC_USART1_CLKSOURCE Peripheral USART clock source selection\r\n * @{\r\n */\r\n#if defined(RCC_CFGR3_USART1SW_PCLK1)\r\n#define LL_RCC_USART1_CLKSOURCE_PCLK1 (uint32_t)((RCC_POSITION_USART1SW << 24U) | RCC_CFGR3_USART1SW_PCLK1) /*!< PCLK1 clock used as USART1 clock source */\r\n#else\r\n#define LL_RCC_USART1_CLKSOURCE_PCLK2 (uint32_t)((RCC_POSITION_USART1SW << 24U) | RCC_CFGR3_USART1SW_PCLK2) /*!< PCLK2 clock used as USART1 clock source */\r\n#endif /*RCC_CFGR3_USART1SW_PCLK1*/\r\n#define LL_RCC_USART1_CLKSOURCE_SYSCLK (uint32_t)((RCC_POSITION_USART1SW << 24U) | RCC_CFGR3_USART1SW_SYSCLK) /*!< System clock selected as USART1 clock source */\r\n#define LL_RCC_USART1_CLKSOURCE_LSE (uint32_t)((RCC_POSITION_USART1SW << 24U) | RCC_CFGR3_USART1SW_LSE) /*!< LSE oscillator clock used as USART1 clock source */\r\n#define LL_RCC_USART1_CLKSOURCE_HSI (uint32_t)((RCC_POSITION_USART1SW << 24U) | RCC_CFGR3_USART1SW_HSI) /*!< HSI oscillator clock used as USART1 clock source */\r\n#if defined(RCC_CFGR3_USART2SW)\r\n#define LL_RCC_USART2_CLKSOURCE_PCLK1 (uint32_t)((RCC_POSITION_USART2SW << 24U) | RCC_CFGR3_USART2SW_PCLK) /*!< PCLK1 clock used as USART2 clock source */\r\n#define LL_RCC_USART2_CLKSOURCE_SYSCLK (uint32_t)((RCC_POSITION_USART2SW << 24U) | RCC_CFGR3_USART2SW_SYSCLK) /*!< System clock selected as USART2 clock source */\r\n#define LL_RCC_USART2_CLKSOURCE_LSE (uint32_t)((RCC_POSITION_USART2SW << 24U) | RCC_CFGR3_USART2SW_LSE) /*!< LSE oscillator clock used as USART2 clock source */\r\n#define LL_RCC_USART2_CLKSOURCE_HSI (uint32_t)((RCC_POSITION_USART2SW << 24U) | RCC_CFGR3_USART2SW_HSI) /*!< HSI oscillator clock used as USART2 clock source */\r\n#endif /* RCC_CFGR3_USART2SW */\r\n#if defined(RCC_CFGR3_USART3SW)\r\n#define LL_RCC_USART3_CLKSOURCE_PCLK1 (uint32_t)((RCC_POSITION_USART3SW << 24U) | RCC_CFGR3_USART3SW_PCLK) /*!< PCLK1 clock used as USART3 clock source */\r\n#define LL_RCC_USART3_CLKSOURCE_SYSCLK (uint32_t)((RCC_POSITION_USART3SW << 24U) | RCC_CFGR3_USART3SW_SYSCLK) /*!< System clock selected as USART3 clock source */\r\n#define LL_RCC_USART3_CLKSOURCE_LSE (uint32_t)((RCC_POSITION_USART3SW << 24U) | RCC_CFGR3_USART3SW_LSE) /*!< LSE oscillator clock used as USART3 clock source */\r\n#define LL_RCC_USART3_CLKSOURCE_HSI (uint32_t)((RCC_POSITION_USART3SW << 24U) | RCC_CFGR3_USART3SW_HSI) /*!< HSI oscillator clock used as USART3 clock source */\r\n#endif /* RCC_CFGR3_USART3SW */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(RCC_CFGR3_UART4SW) || defined(RCC_CFGR3_UART5SW)\r\n/** @defgroup RCC_LL_EC_UART4_CLKSOURCE Peripheral UART clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_UART4_CLKSOURCE_PCLK1 (uint32_t)((RCC_CFGR3_UART4SW >> 8U) | RCC_CFGR3_UART4SW_PCLK) /*!< PCLK1 clock used as UART4 clock source */\r\n#define LL_RCC_UART4_CLKSOURCE_SYSCLK (uint32_t)((RCC_CFGR3_UART4SW >> 8U) | RCC_CFGR3_UART4SW_SYSCLK) /*!< System clock selected as UART4 clock source */\r\n#define LL_RCC_UART4_CLKSOURCE_LSE (uint32_t)((RCC_CFGR3_UART4SW >> 8U) | RCC_CFGR3_UART4SW_LSE) /*!< LSE oscillator clock used as UART4 clock source */\r\n#define LL_RCC_UART4_CLKSOURCE_HSI (uint32_t)((RCC_CFGR3_UART4SW >> 8U) | RCC_CFGR3_UART4SW_HSI) /*!< HSI oscillator clock used as UART4 clock source */\r\n#define LL_RCC_UART5_CLKSOURCE_PCLK1 (uint32_t)((RCC_CFGR3_UART5SW >> 8U) | RCC_CFGR3_UART5SW_PCLK) /*!< PCLK1 clock used as UART5 clock source */\r\n#define LL_RCC_UART5_CLKSOURCE_SYSCLK (uint32_t)((RCC_CFGR3_UART5SW >> 8U) | RCC_CFGR3_UART5SW_SYSCLK) /*!< System clock selected as UART5 clock source */\r\n#define LL_RCC_UART5_CLKSOURCE_LSE (uint32_t)((RCC_CFGR3_UART5SW >> 8U) | RCC_CFGR3_UART5SW_LSE) /*!< LSE oscillator clock used as UART5 clock source */\r\n#define LL_RCC_UART5_CLKSOURCE_HSI (uint32_t)((RCC_CFGR3_UART5SW >> 8U) | RCC_CFGR3_UART5SW_HSI) /*!< HSI oscillator clock used as UART5 clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR3_UART4SW || RCC_CFGR3_UART5SW */\r\n\r\n/** @defgroup RCC_LL_EC_I2C1_CLKSOURCE Peripheral I2C clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_I2C1_CLKSOURCE_HSI (uint32_t)((RCC_CFGR3_I2C1SW << 24U) | RCC_CFGR3_I2C1SW_HSI) /*!< HSI oscillator clock used as I2C1 clock source */\r\n#define LL_RCC_I2C1_CLKSOURCE_SYSCLK (uint32_t)((RCC_CFGR3_I2C1SW << 24U) | RCC_CFGR3_I2C1SW_SYSCLK) /*!< System clock selected as I2C1 clock source */\r\n#if defined(RCC_CFGR3_I2C2SW)\r\n#define LL_RCC_I2C2_CLKSOURCE_HSI (uint32_t)((RCC_CFGR3_I2C2SW << 24U) | RCC_CFGR3_I2C2SW_HSI) /*!< HSI oscillator clock used as I2C2 clock source */\r\n#define LL_RCC_I2C2_CLKSOURCE_SYSCLK (uint32_t)((RCC_CFGR3_I2C2SW << 24U) | RCC_CFGR3_I2C2SW_SYSCLK) /*!< System clock selected as I2C2 clock source */\r\n#endif /*RCC_CFGR3_I2C2SW*/\r\n#if defined(RCC_CFGR3_I2C3SW)\r\n#define LL_RCC_I2C3_CLKSOURCE_HSI (uint32_t)((RCC_CFGR3_I2C3SW << 24U) | RCC_CFGR3_I2C3SW_HSI) /*!< HSI oscillator clock used as I2C3 clock source */\r\n#define LL_RCC_I2C3_CLKSOURCE_SYSCLK (uint32_t)((RCC_CFGR3_I2C3SW << 24U) | RCC_CFGR3_I2C3SW_SYSCLK) /*!< System clock selected as I2C3 clock source */\r\n#endif /*RCC_CFGR3_I2C3SW*/\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(RCC_CFGR_I2SSRC)\r\n/** @defgroup RCC_LL_EC_I2S_CLKSOURCE Peripheral I2S clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_I2S_CLKSOURCE_SYSCLK RCC_CFGR_I2SSRC_SYSCLK /*!< System clock selected as I2S clock source */\r\n#define LL_RCC_I2S_CLKSOURCE_PIN RCC_CFGR_I2SSRC_EXT /*!< External clock selected as I2S clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR_I2SSRC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n/** @defgroup RCC_LL_EC_TIM1_CLKSOURCE Peripheral TIM clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_TIM1_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM1SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM1SW_PCLK2) /*!< PCLK2 used as TIM1 clock source */\r\n#define LL_RCC_TIM1_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM1SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM1SW_PLL) /*!< PLL clock used as TIM1 clock source */\r\n#if defined(RCC_CFGR3_TIM8SW)\r\n#define LL_RCC_TIM8_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM8SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM8SW_PCLK2) /*!< PCLK2 used as TIM8 clock source */\r\n#define LL_RCC_TIM8_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM8SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM8SW_PLL) /*!< PLL clock used as TIM8 clock source */\r\n#endif /*RCC_CFGR3_TIM8SW*/\r\n#if defined(RCC_CFGR3_TIM15SW)\r\n#define LL_RCC_TIM15_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM15SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM15SW_PCLK2) /*!< PCLK2 used as TIM15 clock source */\r\n#define LL_RCC_TIM15_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM15SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM15SW_PLL) /*!< PLL clock used as TIM15 clock source */\r\n#endif /*RCC_CFGR3_TIM15SW*/\r\n#if defined(RCC_CFGR3_TIM16SW)\r\n#define LL_RCC_TIM16_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM16SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM16SW_PCLK2) /*!< PCLK2 used as TIM16 clock source */\r\n#define LL_RCC_TIM16_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM16SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM16SW_PLL) /*!< PLL clock used as TIM16 clock source */\r\n#endif /*RCC_CFGR3_TIM16SW*/\r\n#if defined(RCC_CFGR3_TIM17SW)\r\n#define LL_RCC_TIM17_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM17SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM17SW_PCLK2) /*!< PCLK2 used as TIM17 clock source */\r\n#define LL_RCC_TIM17_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM17SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM17SW_PLL) /*!< PLL clock used as TIM17 clock source */\r\n#endif /*RCC_CFGR3_TIM17SW*/\r\n#if defined(RCC_CFGR3_TIM20SW)\r\n#define LL_RCC_TIM20_CLKSOURCE_PCLK2 (uint32_t)(((RCC_POSITION_TIM20SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM20SW_PCLK2) /*!< PCLK2 used as TIM20 clock source */\r\n#define LL_RCC_TIM20_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM20SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM20SW_PLL) /*!< PLL clock used as TIM20 clock source */\r\n#endif /*RCC_CFGR3_TIM20SW*/\r\n#if defined(RCC_CFGR3_TIM2SW)\r\n#define LL_RCC_TIM2_CLKSOURCE_PCLK1 (uint32_t)(((RCC_POSITION_TIM2SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM2SW_PCLK1) /*!< PCLK1 used as TIM2 clock source */\r\n#define LL_RCC_TIM2_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM2SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM2SW_PLL) /*!< PLL clock used as TIM2 clock source */\r\n#endif /*RCC_CFGR3_TIM2SW*/\r\n#if defined(RCC_CFGR3_TIM34SW)\r\n#define LL_RCC_TIM34_CLKSOURCE_PCLK1 (uint32_t)(((RCC_POSITION_TIM34SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM34SW_PCLK1) /*!< PCLK1 used as TIM3/4 clock source */\r\n#define LL_RCC_TIM34_CLKSOURCE_PLL (uint32_t)(((RCC_POSITION_TIM34SW - RCC_POSITION_TIM1SW) << 27U) | RCC_CFGR3_TIM34SW_PLL) /*!< PLL clock used as TIM3/4 clock source */\r\n#endif /*RCC_CFGR3_TIM34SW*/\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR3_TIMSW */\r\n\r\n#if defined(HRTIM1)\r\n/** @defgroup RCC_LL_EC_HRTIM1_CLKSOURCE Peripheral HRTIM1 clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_HRTIM1_CLKSOURCE_PCLK2 RCC_CFGR3_HRTIM1SW_PCLK2 /*!< PCLK2 used as HRTIM1 clock source */\r\n#define LL_RCC_HRTIM1_CLKSOURCE_PLL RCC_CFGR3_HRTIM1SW_PLL /*!< PLL clock used as HRTIM1 clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HRTIM1 */\r\n\r\n#if defined(CEC)\r\n/** @defgroup RCC_LL_EC_CEC_CLKSOURCE Peripheral CEC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_CEC_CLKSOURCE_HSI_DIV244 RCC_CFGR3_CECSW_HSI_DIV244 /*!< HSI clock divided by 244 selected as HDMI CEC entry clock source */\r\n#define LL_RCC_CEC_CLKSOURCE_LSE RCC_CFGR3_CECSW_LSE /*!< LSE clock selected as HDMI CEC entry clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* CEC */\r\n\r\n#if defined(USB)\r\n/** @defgroup RCC_LL_EC_USB_CLKSOURCE Peripheral USB clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_USB_CLKSOURCE_PLL RCC_CFGR_USBPRE_DIV1 /*!< USB prescaler is PLL clock divided by 1 */\r\n#define LL_RCC_USB_CLKSOURCE_PLL_DIV_1_5 RCC_CFGR_USBPRE_DIV1_5 /*!< USB prescaler is PLL clock divided by 1.5 */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n/** @defgroup RCC_LL_EC_ADC_CLKSOURCE Peripheral ADC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_ADC_CLKSRC_PCLK2_DIV_2 RCC_CFGR_ADCPRE_DIV2 /*!< ADC prescaler PCLK divided by 2 */\r\n#define LL_RCC_ADC_CLKSRC_PCLK2_DIV_4 RCC_CFGR_ADCPRE_DIV4 /*!< ADC prescaler PCLK divided by 4 */\r\n#define LL_RCC_ADC_CLKSRC_PCLK2_DIV_6 RCC_CFGR_ADCPRE_DIV6 /*!< ADC prescaler PCLK divided by 6 */\r\n#define LL_RCC_ADC_CLKSRC_PCLK2_DIV_8 RCC_CFGR_ADCPRE_DIV8 /*!< ADC prescaler PCLK divided by 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n#elif defined(RCC_CFGR2_ADC1PRES)\r\n/** @defgroup RCC_LL_EC_ADC1_CLKSOURCE Peripheral ADC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_ADC1_CLKSRC_HCLK RCC_CFGR2_ADC1PRES_NO /*!< ADC1 clock disabled, ADC1 can use AHB clock */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_1 RCC_CFGR2_ADC1PRES_DIV1 /*!< ADC1 PLL clock divided by 1 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_2 RCC_CFGR2_ADC1PRES_DIV2 /*!< ADC1 PLL clock divided by 2 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_4 RCC_CFGR2_ADC1PRES_DIV4 /*!< ADC1 PLL clock divided by 4 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_6 RCC_CFGR2_ADC1PRES_DIV6 /*!< ADC1 PLL clock divided by 6 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_8 RCC_CFGR2_ADC1PRES_DIV8 /*!< ADC1 PLL clock divided by 8 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_10 RCC_CFGR2_ADC1PRES_DIV10 /*!< ADC1 PLL clock divided by 10 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_12 RCC_CFGR2_ADC1PRES_DIV12 /*!< ADC1 PLL clock divided by 12 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_16 RCC_CFGR2_ADC1PRES_DIV16 /*!< ADC1 PLL clock divided by 16 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_32 RCC_CFGR2_ADC1PRES_DIV32 /*!< ADC1 PLL clock divided by 32 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_64 RCC_CFGR2_ADC1PRES_DIV64 /*!< ADC1 PLL clock divided by 64 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_128 RCC_CFGR2_ADC1PRES_DIV128 /*!< ADC1 PLL clock divided by 128 */\r\n#define LL_RCC_ADC1_CLKSRC_PLL_DIV_256 RCC_CFGR2_ADC1PRES_DIV256 /*!< ADC1 PLL clock divided by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n#elif defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n#if defined(RCC_CFGR2_ADCPRE12) && defined(RCC_CFGR2_ADCPRE34)\r\n/** @defgroup RCC_LL_EC_ADC12_CLKSOURCE Peripheral ADC12 clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_ADC12_CLKSRC_HCLK (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_NO) /*!< ADC12 clock disabled, ADC12 can use AHB clock */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_1 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV1) /*!< ADC12 PLL clock divided by 1 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_2 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV2) /*!< ADC12 PLL clock divided by 2 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_4 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV4) /*!< ADC12 PLL clock divided by 4 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_6 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV6) /*!< ADC12 PLL clock divided by 6 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_8 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV8) /*!< ADC12 PLL clock divided by 8 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_10 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV10) /*!< ADC12 PLL clock divided by 10 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_12 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV12) /*!< ADC12 PLL clock divided by 12 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_16 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV16) /*!< ADC12 PLL clock divided by 16 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_32 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV32) /*!< ADC12 PLL clock divided by 32 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_64 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV64) /*!< ADC12 PLL clock divided by 64 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_128 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV128) /*!< ADC12 PLL clock divided by 128 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_256 (uint32_t)((RCC_CFGR2_ADCPRE12 << 16U) | RCC_CFGR2_ADCPRE12_DIV256) /*!< ADC12 PLL clock divided by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_ADC34_CLKSOURCE Peripheral ADC34 clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_ADC34_CLKSRC_HCLK (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_NO) /*!< ADC34 clock disabled, ADC34 can use AHB clock */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_1 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV1) /*!< ADC34 PLL clock divided by 1 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_2 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV2) /*!< ADC34 PLL clock divided by 2 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_4 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV4) /*!< ADC34 PLL clock divided by 4 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_6 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV6) /*!< ADC34 PLL clock divided by 6 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_8 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV8) /*!< ADC34 PLL clock divided by 8 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_10 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV10) /*!< ADC34 PLL clock divided by 10 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_12 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV12) /*!< ADC34 PLL clock divided by 12 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_16 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV16) /*!< ADC34 PLL clock divided by 16 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_32 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV32) /*!< ADC34 PLL clock divided by 32 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_64 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV64) /*!< ADC34 PLL clock divided by 64 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_128 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV128) /*!< ADC34 PLL clock divided by 128 */\r\n#define LL_RCC_ADC34_CLKSRC_PLL_DIV_256 (uint32_t)((RCC_CFGR2_ADCPRE34 << 16U) | RCC_CFGR2_ADCPRE34_DIV256) /*!< ADC34 PLL clock divided by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n#else\r\n/** @defgroup RCC_LL_EC_ADC12_CLKSOURCE Peripheral ADC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_ADC12_CLKSRC_HCLK RCC_CFGR2_ADCPRE12_NO /*!< ADC12 clock disabled, ADC12 can use AHB clock */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_1 RCC_CFGR2_ADCPRE12_DIV1 /*!< ADC12 PLL clock divided by 1 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_2 RCC_CFGR2_ADCPRE12_DIV2 /*!< ADC12 PLL clock divided by 2 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_4 RCC_CFGR2_ADCPRE12_DIV4 /*!< ADC12 PLL clock divided by 4 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_6 RCC_CFGR2_ADCPRE12_DIV6 /*!< ADC12 PLL clock divided by 6 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_8 RCC_CFGR2_ADCPRE12_DIV8 /*!< ADC12 PLL clock divided by 8 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_10 RCC_CFGR2_ADCPRE12_DIV10 /*!< ADC12 PLL clock divided by 10 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_12 RCC_CFGR2_ADCPRE12_DIV12 /*!< ADC12 PLL clock divided by 12 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_16 RCC_CFGR2_ADCPRE12_DIV16 /*!< ADC12 PLL clock divided by 16 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_32 RCC_CFGR2_ADCPRE12_DIV32 /*!< ADC12 PLL clock divided by 32 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_64 RCC_CFGR2_ADCPRE12_DIV64 /*!< ADC12 PLL clock divided by 64 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_128 RCC_CFGR2_ADCPRE12_DIV128 /*!< ADC12 PLL clock divided by 128 */\r\n#define LL_RCC_ADC12_CLKSRC_PLL_DIV_256 RCC_CFGR2_ADCPRE12_DIV256 /*!< ADC12 PLL clock divided by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR2_ADCPRE12 && RCC_CFGR2_ADCPRE34 */\r\n\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n/** @defgroup RCC_LL_EC_SDADC_CLKSOURCE_SYSCLK Peripheral SDADC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_1 RCC_CFGR_SDPRE_DIV1 /*!< SDADC CLK not divided */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_2 RCC_CFGR_SDPRE_DIV2 /*!< SDADC CLK divided by 2 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_4 RCC_CFGR_SDPRE_DIV4 /*!< SDADC CLK divided by 4 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_6 RCC_CFGR_SDPRE_DIV6 /*!< SDADC CLK divided by 6 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_8 RCC_CFGR_SDPRE_DIV8 /*!< SDADC CLK divided by 8 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_10 RCC_CFGR_SDPRE_DIV10 /*!< SDADC CLK divided by 10 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_12 RCC_CFGR_SDPRE_DIV12 /*!< SDADC CLK divided by 12 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_14 RCC_CFGR_SDPRE_DIV14 /*!< SDADC CLK divided by 14 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_16 RCC_CFGR_SDPRE_DIV16 /*!< SDADC CLK divided by 16 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_20 RCC_CFGR_SDPRE_DIV20 /*!< SDADC CLK divided by 20 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_24 RCC_CFGR_SDPRE_DIV24 /*!< SDADC CLK divided by 24 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_28 RCC_CFGR_SDPRE_DIV28 /*!< SDADC CLK divided by 28 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_32 RCC_CFGR_SDPRE_DIV32 /*!< SDADC CLK divided by 32 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_36 RCC_CFGR_SDPRE_DIV36 /*!< SDADC CLK divided by 36 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_40 RCC_CFGR_SDPRE_DIV40 /*!< SDADC CLK divided by 40 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_44 RCC_CFGR_SDPRE_DIV44 /*!< SDADC CLK divided by 44 */\r\n#define LL_RCC_SDADC_CLKSRC_SYS_DIV_48 RCC_CFGR_SDPRE_DIV48 /*!< SDADC CLK divided by 48 */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n/** @defgroup RCC_LL_EC_USART Peripheral USART get clock source\r\n * @{\r\n */\r\n#define LL_RCC_USART1_CLKSOURCE RCC_POSITION_USART1SW /*!< USART1 Clock source selection */\r\n#if defined(RCC_CFGR3_USART2SW)\r\n#define LL_RCC_USART2_CLKSOURCE RCC_POSITION_USART2SW /*!< USART2 Clock source selection */\r\n#endif /* RCC_CFGR3_USART2SW */\r\n#if defined(RCC_CFGR3_USART3SW)\r\n#define LL_RCC_USART3_CLKSOURCE RCC_POSITION_USART3SW /*!< USART3 Clock source selection */\r\n#endif /* RCC_CFGR3_USART3SW */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(RCC_CFGR3_UART4SW) || defined(RCC_CFGR3_UART5SW)\r\n/** @defgroup RCC_LL_EC_UART Peripheral UART get clock source\r\n * @{\r\n */\r\n#define LL_RCC_UART4_CLKSOURCE RCC_CFGR3_UART4SW /*!< UART4 Clock source selection */\r\n#define LL_RCC_UART5_CLKSOURCE RCC_CFGR3_UART5SW /*!< UART5 Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR3_UART4SW || RCC_CFGR3_UART5SW */\r\n\r\n/** @defgroup RCC_LL_EC_I2C Peripheral I2C get clock source\r\n * @{\r\n */\r\n#define LL_RCC_I2C1_CLKSOURCE RCC_CFGR3_I2C1SW /*!< I2C1 Clock source selection */\r\n#if defined(RCC_CFGR3_I2C2SW)\r\n#define LL_RCC_I2C2_CLKSOURCE RCC_CFGR3_I2C2SW /*!< I2C2 Clock source selection */\r\n#endif /*RCC_CFGR3_I2C2SW*/\r\n#if defined(RCC_CFGR3_I2C3SW)\r\n#define LL_RCC_I2C3_CLKSOURCE RCC_CFGR3_I2C3SW /*!< I2C3 Clock source selection */\r\n#endif /*RCC_CFGR3_I2C3SW*/\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(RCC_CFGR_I2SSRC)\r\n/** @defgroup RCC_LL_EC_I2S Peripheral I2S get clock source\r\n * @{\r\n */\r\n#define LL_RCC_I2S_CLKSOURCE RCC_CFGR_I2SSRC /*!< I2S Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR_I2SSRC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n/** @defgroup RCC_LL_EC_TIM TIMx Peripheral TIM get clock source\r\n * @{\r\n */\r\n#define LL_RCC_TIM1_CLKSOURCE (RCC_POSITION_TIM1SW - RCC_POSITION_TIM1SW) /*!< TIM1 Clock source selection */\r\n#if defined(RCC_CFGR3_TIM2SW)\r\n#define LL_RCC_TIM2_CLKSOURCE (RCC_POSITION_TIM2SW - RCC_POSITION_TIM1SW) /*!< TIM2 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM2SW*/\r\n#if defined(RCC_CFGR3_TIM8SW)\r\n#define LL_RCC_TIM8_CLKSOURCE (RCC_POSITION_TIM8SW - RCC_POSITION_TIM1SW) /*!< TIM8 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM8SW*/\r\n#if defined(RCC_CFGR3_TIM15SW)\r\n#define LL_RCC_TIM15_CLKSOURCE (RCC_POSITION_TIM15SW - RCC_POSITION_TIM1SW) /*!< TIM15 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM15SW*/\r\n#if defined(RCC_CFGR3_TIM16SW)\r\n#define LL_RCC_TIM16_CLKSOURCE (RCC_POSITION_TIM16SW - RCC_POSITION_TIM1SW) /*!< TIM16 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM16SW*/\r\n#if defined(RCC_CFGR3_TIM17SW)\r\n#define LL_RCC_TIM17_CLKSOURCE (RCC_POSITION_TIM17SW - RCC_POSITION_TIM1SW) /*!< TIM17 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM17SW*/\r\n#if defined(RCC_CFGR3_TIM20SW)\r\n#define LL_RCC_TIM20_CLKSOURCE (RCC_POSITION_TIM20SW - RCC_POSITION_TIM1SW) /*!< TIM20 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM20SW*/\r\n#if defined(RCC_CFGR3_TIM34SW)\r\n#define LL_RCC_TIM34_CLKSOURCE (RCC_POSITION_TIM34SW - RCC_POSITION_TIM1SW) /*!< TIM3/4 Clock source selection */\r\n#endif /*RCC_CFGR3_TIM34SW*/\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR3_TIMSW */\r\n\r\n#if defined(HRTIM1)\r\n/** @defgroup RCC_LL_EC_HRTIM1 Peripheral HRTIM1 get clock source\r\n * @{\r\n */\r\n#define LL_RCC_HRTIM1_CLKSOURCE RCC_CFGR3_HRTIM1SW /*!< HRTIM1 Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HRTIM1 */\r\n\r\n#if defined(CEC)\r\n/** @defgroup RCC_LL_EC_CEC Peripheral CEC get clock source\r\n * @{\r\n */\r\n#define LL_RCC_CEC_CLKSOURCE RCC_CFGR3_CECSW /*!< CEC Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* CEC */\r\n\r\n#if defined(USB)\r\n/** @defgroup RCC_LL_EC_USB Peripheral USB get clock source\r\n * @{\r\n */\r\n#define LL_RCC_USB_CLKSOURCE RCC_CFGR_USBPRE /*!< USB Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n/** @defgroup RCC_LL_EC_ADC Peripheral ADC get clock source\r\n * @{\r\n */\r\n#define LL_RCC_ADC_CLKSOURCE RCC_CFGR_ADCPRE /*!< ADC Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n/** @defgroup RCC_LL_EC_ADCXX Peripheral ADC get clock source\r\n * @{\r\n */\r\n#if defined(RCC_CFGR2_ADC1PRES)\r\n#define LL_RCC_ADC1_CLKSOURCE RCC_CFGR2_ADC1PRES /*!< ADC1 Clock source selection */\r\n#else\r\n#define LL_RCC_ADC12_CLKSOURCE RCC_CFGR2_ADCPRE12 /*!< ADC12 Clock source selection */\r\n#if defined(RCC_CFGR2_ADCPRE34)\r\n#define LL_RCC_ADC34_CLKSOURCE RCC_CFGR2_ADCPRE34 /*!< ADC34 Clock source selection */\r\n#endif /*RCC_CFGR2_ADCPRE34*/\r\n#endif /*RCC_CFGR2_ADC1PRES*/\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRE12 || RCC_CFGR2_ADCPRE34 */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n/** @defgroup RCC_LL_EC_SDADC Peripheral SDADC get clock source\r\n * @{\r\n */\r\n#define LL_RCC_SDADC_CLKSOURCE RCC_CFGR_SDPRE /*!< SDADC Clock source selection */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n\r\n/** @defgroup RCC_LL_EC_RTC_CLKSOURCE RTC clock source selection\r\n * @{\r\n */\r\n#define LL_RCC_RTC_CLKSOURCE_NONE 0x00000000U /*!< No clock used as RTC clock */\r\n#define LL_RCC_RTC_CLKSOURCE_LSE RCC_BDCR_RTCSEL_0 /*!< LSE oscillator clock used as RTC clock */\r\n#define LL_RCC_RTC_CLKSOURCE_LSI RCC_BDCR_RTCSEL_1 /*!< LSI oscillator clock used as RTC clock */\r\n#define LL_RCC_RTC_CLKSOURCE_HSE_DIV32 RCC_BDCR_RTCSEL /*!< HSE oscillator clock divided by 32 used as RTC clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_PLL_MUL PLL Multiplicator factor\r\n * @{\r\n */\r\n#define LL_RCC_PLL_MUL_2 RCC_CFGR_PLLMUL2 /*!< PLL input clock*2 */\r\n#define LL_RCC_PLL_MUL_3 RCC_CFGR_PLLMUL3 /*!< PLL input clock*3 */\r\n#define LL_RCC_PLL_MUL_4 RCC_CFGR_PLLMUL4 /*!< PLL input clock*4 */\r\n#define LL_RCC_PLL_MUL_5 RCC_CFGR_PLLMUL5 /*!< PLL input clock*5 */\r\n#define LL_RCC_PLL_MUL_6 RCC_CFGR_PLLMUL6 /*!< PLL input clock*6 */\r\n#define LL_RCC_PLL_MUL_7 RCC_CFGR_PLLMUL7 /*!< PLL input clock*7 */\r\n#define LL_RCC_PLL_MUL_8 RCC_CFGR_PLLMUL8 /*!< PLL input clock*8 */\r\n#define LL_RCC_PLL_MUL_9 RCC_CFGR_PLLMUL9 /*!< PLL input clock*9 */\r\n#define LL_RCC_PLL_MUL_10 RCC_CFGR_PLLMUL10 /*!< PLL input clock*10 */\r\n#define LL_RCC_PLL_MUL_11 RCC_CFGR_PLLMUL11 /*!< PLL input clock*11 */\r\n#define LL_RCC_PLL_MUL_12 RCC_CFGR_PLLMUL12 /*!< PLL input clock*12 */\r\n#define LL_RCC_PLL_MUL_13 RCC_CFGR_PLLMUL13 /*!< PLL input clock*13 */\r\n#define LL_RCC_PLL_MUL_14 RCC_CFGR_PLLMUL14 /*!< PLL input clock*14 */\r\n#define LL_RCC_PLL_MUL_15 RCC_CFGR_PLLMUL15 /*!< PLL input clock*15 */\r\n#define LL_RCC_PLL_MUL_16 RCC_CFGR_PLLMUL16 /*!< PLL input clock*16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_PLLSOURCE PLL SOURCE\r\n * @{\r\n */\r\n#define LL_RCC_PLLSOURCE_NONE 0x00000000U /*!< No clock selected as main PLL entry clock source */ \r\n#define LL_RCC_PLLSOURCE_HSE RCC_CFGR_PLLSRC_HSE_PREDIV /*!< HSE/PREDIV clock selected as PLL entry clock source */\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n#define LL_RCC_PLLSOURCE_HSI RCC_CFGR_PLLSRC_HSI_PREDIV /*!< HSI/PREDIV clock selected as PLL entry clock source */\r\n#else\r\n#define LL_RCC_PLLSOURCE_HSI_DIV_2 RCC_CFGR_PLLSRC_HSI_DIV2 /*!< HSI clock divided by 2 selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_1 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV1) /*!< HSE clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_2 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV2) /*!< HSE/2 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_3 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV3) /*!< HSE/3 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_4 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV4) /*!< HSE/4 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_5 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV5) /*!< HSE/5 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_6 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV6) /*!< HSE/6 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_7 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV7) /*!< HSE/7 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_8 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV8) /*!< HSE/8 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_9 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV9) /*!< HSE/9 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_10 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV10) /*!< HSE/10 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_11 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV11) /*!< HSE/11 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_12 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV12) /*!< HSE/12 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_13 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV13) /*!< HSE/13 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_14 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV14) /*!< HSE/14 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_15 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV15) /*!< HSE/15 clock selected as PLL entry clock source */\r\n#define LL_RCC_PLLSOURCE_HSE_DIV_16 (RCC_CFGR_PLLSRC_HSE_PREDIV | RCC_CFGR2_PREDIV_DIV16) /*!< HSE/16 clock selected as PLL entry clock source */\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EC_PREDIV_DIV PREDIV Division factor\r\n * @{\r\n */\r\n#define LL_RCC_PREDIV_DIV_1 RCC_CFGR2_PREDIV_DIV1 /*!< PREDIV input clock not divided */\r\n#define LL_RCC_PREDIV_DIV_2 RCC_CFGR2_PREDIV_DIV2 /*!< PREDIV input clock divided by 2 */\r\n#define LL_RCC_PREDIV_DIV_3 RCC_CFGR2_PREDIV_DIV3 /*!< PREDIV input clock divided by 3 */\r\n#define LL_RCC_PREDIV_DIV_4 RCC_CFGR2_PREDIV_DIV4 /*!< PREDIV input clock divided by 4 */\r\n#define LL_RCC_PREDIV_DIV_5 RCC_CFGR2_PREDIV_DIV5 /*!< PREDIV input clock divided by 5 */\r\n#define LL_RCC_PREDIV_DIV_6 RCC_CFGR2_PREDIV_DIV6 /*!< PREDIV input clock divided by 6 */\r\n#define LL_RCC_PREDIV_DIV_7 RCC_CFGR2_PREDIV_DIV7 /*!< PREDIV input clock divided by 7 */\r\n#define LL_RCC_PREDIV_DIV_8 RCC_CFGR2_PREDIV_DIV8 /*!< PREDIV input clock divided by 8 */\r\n#define LL_RCC_PREDIV_DIV_9 RCC_CFGR2_PREDIV_DIV9 /*!< PREDIV input clock divided by 9 */\r\n#define LL_RCC_PREDIV_DIV_10 RCC_CFGR2_PREDIV_DIV10 /*!< PREDIV input clock divided by 10 */\r\n#define LL_RCC_PREDIV_DIV_11 RCC_CFGR2_PREDIV_DIV11 /*!< PREDIV input clock divided by 11 */\r\n#define LL_RCC_PREDIV_DIV_12 RCC_CFGR2_PREDIV_DIV12 /*!< PREDIV input clock divided by 12 */\r\n#define LL_RCC_PREDIV_DIV_13 RCC_CFGR2_PREDIV_DIV13 /*!< PREDIV input clock divided by 13 */\r\n#define LL_RCC_PREDIV_DIV_14 RCC_CFGR2_PREDIV_DIV14 /*!< PREDIV input clock divided by 14 */\r\n#define LL_RCC_PREDIV_DIV_15 RCC_CFGR2_PREDIV_DIV15 /*!< PREDIV input clock divided by 15 */\r\n#define LL_RCC_PREDIV_DIV_16 RCC_CFGR2_PREDIV_DIV16 /*!< PREDIV input clock divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup RCC_LL_Exported_Macros RCC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_LL_EM_WRITE_READ Common Write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in RCC register\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_RCC_WriteReg(__REG__, __VALUE__) WRITE_REG(RCC->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in RCC register\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_RCC_ReadReg(__REG__) READ_REG(RCC->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EM_CALC_FREQ Calculate frequencies\r\n * @{\r\n */\r\n\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n/**\r\n * @brief Helper macro to calculate the PLLCLK frequency\r\n * @note ex: @ref __LL_RCC_CALC_PLLCLK_FREQ (HSE_VALUE, @ref LL_RCC_PLL_GetMultiplicator()\r\n * , @ref LL_RCC_PLL_GetPrediv());\r\n * @param __INPUTFREQ__ PLL Input frequency (based on HSE/HSI)\r\n * @param __PLLMUL__ This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLL_MUL_2\r\n * @arg @ref LL_RCC_PLL_MUL_3\r\n * @arg @ref LL_RCC_PLL_MUL_4\r\n * @arg @ref LL_RCC_PLL_MUL_5\r\n * @arg @ref LL_RCC_PLL_MUL_6\r\n * @arg @ref LL_RCC_PLL_MUL_7\r\n * @arg @ref LL_RCC_PLL_MUL_8\r\n * @arg @ref LL_RCC_PLL_MUL_9\r\n * @arg @ref LL_RCC_PLL_MUL_10\r\n * @arg @ref LL_RCC_PLL_MUL_11\r\n * @arg @ref LL_RCC_PLL_MUL_12\r\n * @arg @ref LL_RCC_PLL_MUL_13\r\n * @arg @ref LL_RCC_PLL_MUL_14\r\n * @arg @ref LL_RCC_PLL_MUL_15\r\n * @arg @ref LL_RCC_PLL_MUL_16\r\n * @param __PLLPREDIV__ This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PREDIV_DIV_1\r\n * @arg @ref LL_RCC_PREDIV_DIV_2\r\n * @arg @ref LL_RCC_PREDIV_DIV_3\r\n * @arg @ref LL_RCC_PREDIV_DIV_4\r\n * @arg @ref LL_RCC_PREDIV_DIV_5\r\n * @arg @ref LL_RCC_PREDIV_DIV_6\r\n * @arg @ref LL_RCC_PREDIV_DIV_7\r\n * @arg @ref LL_RCC_PREDIV_DIV_8\r\n * @arg @ref LL_RCC_PREDIV_DIV_9\r\n * @arg @ref LL_RCC_PREDIV_DIV_10\r\n * @arg @ref LL_RCC_PREDIV_DIV_11\r\n * @arg @ref LL_RCC_PREDIV_DIV_12\r\n * @arg @ref LL_RCC_PREDIV_DIV_13\r\n * @arg @ref LL_RCC_PREDIV_DIV_14\r\n * @arg @ref LL_RCC_PREDIV_DIV_15\r\n * @arg @ref LL_RCC_PREDIV_DIV_16\r\n * @retval PLL clock frequency (in Hz)\r\n */\r\n#define __LL_RCC_CALC_PLLCLK_FREQ(__INPUTFREQ__, __PLLMUL__, __PLLPREDIV__) \\\r\n (((__INPUTFREQ__) / ((((__PLLPREDIV__) & RCC_CFGR2_PREDIV) + 1U))) * ((((__PLLMUL__) & RCC_CFGR_PLLMUL) >> RCC_POSITION_PLLMUL) + 2U))\r\n\r\n#else\r\n/**\r\n * @brief Helper macro to calculate the PLLCLK frequency\r\n * @note ex: @ref __LL_RCC_CALC_PLLCLK_FREQ (HSE_VALUE / (@ref LL_RCC_PLL_GetPrediv () + 1), @ref LL_RCC_PLL_GetMultiplicator());\r\n * @param __INPUTFREQ__ PLL Input frequency (based on HSE div Prediv / HSI div 2)\r\n * @param __PLLMUL__ This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLL_MUL_2\r\n * @arg @ref LL_RCC_PLL_MUL_3\r\n * @arg @ref LL_RCC_PLL_MUL_4\r\n * @arg @ref LL_RCC_PLL_MUL_5\r\n * @arg @ref LL_RCC_PLL_MUL_6\r\n * @arg @ref LL_RCC_PLL_MUL_7\r\n * @arg @ref LL_RCC_PLL_MUL_8\r\n * @arg @ref LL_RCC_PLL_MUL_9\r\n * @arg @ref LL_RCC_PLL_MUL_10\r\n * @arg @ref LL_RCC_PLL_MUL_11\r\n * @arg @ref LL_RCC_PLL_MUL_12\r\n * @arg @ref LL_RCC_PLL_MUL_13\r\n * @arg @ref LL_RCC_PLL_MUL_14\r\n * @arg @ref LL_RCC_PLL_MUL_15\r\n * @arg @ref LL_RCC_PLL_MUL_16\r\n * @retval PLL clock frequency (in Hz)\r\n */\r\n#define __LL_RCC_CALC_PLLCLK_FREQ(__INPUTFREQ__, __PLLMUL__) \\\r\n ((__INPUTFREQ__) * ((((__PLLMUL__) & RCC_CFGR_PLLMUL) >> RCC_POSITION_PLLMUL) + 2U))\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n/**\r\n * @brief Helper macro to calculate the HCLK frequency\r\n * @note: __AHBPRESCALER__ be retrieved by @ref LL_RCC_GetAHBPrescaler\r\n * ex: __LL_RCC_CALC_HCLK_FREQ(LL_RCC_GetAHBPrescaler())\r\n * @param __SYSCLKFREQ__ SYSCLK frequency (based on HSE/HSI/PLLCLK)\r\n * @param __AHBPRESCALER__ This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SYSCLK_DIV_1\r\n * @arg @ref LL_RCC_SYSCLK_DIV_2\r\n * @arg @ref LL_RCC_SYSCLK_DIV_4\r\n * @arg @ref LL_RCC_SYSCLK_DIV_8\r\n * @arg @ref LL_RCC_SYSCLK_DIV_16\r\n * @arg @ref LL_RCC_SYSCLK_DIV_64\r\n * @arg @ref LL_RCC_SYSCLK_DIV_128\r\n * @arg @ref LL_RCC_SYSCLK_DIV_256\r\n * @arg @ref LL_RCC_SYSCLK_DIV_512\r\n * @retval HCLK clock frequency (in Hz)\r\n */\r\n#define __LL_RCC_CALC_HCLK_FREQ(__SYSCLKFREQ__, __AHBPRESCALER__) ((__SYSCLKFREQ__) >> AHBPrescTable[((__AHBPRESCALER__) & RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos])\r\n\r\n/**\r\n * @brief Helper macro to calculate the PCLK1 frequency (ABP1)\r\n * @note: __APB1PRESCALER__ be retrieved by @ref LL_RCC_GetAPB1Prescaler\r\n * ex: __LL_RCC_CALC_PCLK1_FREQ(LL_RCC_GetAPB1Prescaler())\r\n * @param __HCLKFREQ__ HCLK frequency\r\n * @param __APB1PRESCALER__: This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_APB1_DIV_1\r\n * @arg @ref LL_RCC_APB1_DIV_2\r\n * @arg @ref LL_RCC_APB1_DIV_4\r\n * @arg @ref LL_RCC_APB1_DIV_8\r\n * @arg @ref LL_RCC_APB1_DIV_16\r\n * @retval PCLK1 clock frequency (in Hz)\r\n */\r\n#define __LL_RCC_CALC_PCLK1_FREQ(__HCLKFREQ__, __APB1PRESCALER__) ((__HCLKFREQ__) >> APBPrescTable[(__APB1PRESCALER__) >> RCC_CFGR_PPRE1_Pos])\r\n\r\n/**\r\n * @brief Helper macro to calculate the PCLK2 frequency (ABP2)\r\n * @note: __APB2PRESCALER__ be retrieved by @ref LL_RCC_GetAPB2Prescaler\r\n * ex: __LL_RCC_CALC_PCLK2_FREQ(LL_RCC_GetAPB2Prescaler())\r\n * @param __HCLKFREQ__ HCLK frequency\r\n * @param __APB2PRESCALER__: This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_APB2_DIV_1\r\n * @arg @ref LL_RCC_APB2_DIV_2\r\n * @arg @ref LL_RCC_APB2_DIV_4\r\n * @arg @ref LL_RCC_APB2_DIV_8\r\n * @arg @ref LL_RCC_APB2_DIV_16\r\n * @retval PCLK2 clock frequency (in Hz)\r\n */\r\n#define __LL_RCC_CALC_PCLK2_FREQ(__HCLKFREQ__, __APB2PRESCALER__) ((__HCLKFREQ__) >> APBPrescTable[(__APB2PRESCALER__) >> RCC_CFGR_PPRE2_Pos])\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup RCC_LL_Exported_Functions RCC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_HSE HSE\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Clock Security System.\r\n * @rmtoll CR CSSON LL_RCC_HSE_EnableCSS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_EnableCSS(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_CSSON);\r\n}\r\n\r\n/**\r\n * @brief Disable the Clock Security System.\r\n * @note Cannot be disabled in HSE is ready (only by hardware)\r\n * @rmtoll CR CSSON LL_RCC_HSE_DisableCSS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_DisableCSS(void)\r\n{\r\n CLEAR_BIT(RCC->CR, RCC_CR_CSSON);\r\n}\r\n\r\n/**\r\n * @brief Enable HSE external oscillator (HSE Bypass)\r\n * @rmtoll CR HSEBYP LL_RCC_HSE_EnableBypass\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_EnableBypass(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_HSEBYP);\r\n}\r\n\r\n/**\r\n * @brief Disable HSE external oscillator (HSE Bypass)\r\n * @rmtoll CR HSEBYP LL_RCC_HSE_DisableBypass\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_DisableBypass(void)\r\n{\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP);\r\n}\r\n\r\n/**\r\n * @brief Enable HSE crystal oscillator (HSE ON)\r\n * @rmtoll CR HSEON LL_RCC_HSE_Enable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_Enable(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_HSEON);\r\n}\r\n\r\n/**\r\n * @brief Disable HSE crystal oscillator (HSE ON)\r\n * @rmtoll CR HSEON LL_RCC_HSE_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSE_Disable(void)\r\n{\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON);\r\n}\r\n\r\n/**\r\n * @brief Check if HSE oscillator Ready\r\n * @rmtoll CR HSERDY LL_RCC_HSE_IsReady\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_HSE_IsReady(void)\r\n{\r\n return (READ_BIT(RCC->CR, RCC_CR_HSERDY) == (RCC_CR_HSERDY));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_HSI HSI\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable HSI oscillator\r\n * @rmtoll CR HSION LL_RCC_HSI_Enable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSI_Enable(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_HSION);\r\n}\r\n\r\n/**\r\n * @brief Disable HSI oscillator\r\n * @rmtoll CR HSION LL_RCC_HSI_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSI_Disable(void)\r\n{\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSION);\r\n}\r\n\r\n/**\r\n * @brief Check if HSI clock is ready\r\n * @rmtoll CR HSIRDY LL_RCC_HSI_IsReady\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_HSI_IsReady(void)\r\n{\r\n return (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == (RCC_CR_HSIRDY));\r\n}\r\n\r\n/**\r\n * @brief Get HSI Calibration value\r\n * @note When HSITRIM is written, HSICAL is updated with the sum of\r\n * HSITRIM and the factory trim value\r\n * @rmtoll CR HSICAL LL_RCC_HSI_GetCalibration\r\n * @retval Between Min_Data = 0x00 and Max_Data = 0xFF\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_HSI_GetCalibration(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CR, RCC_CR_HSICAL) >> RCC_CR_HSICAL_Pos);\r\n}\r\n\r\n/**\r\n * @brief Set HSI Calibration trimming\r\n * @note user-programmable trimming value that is added to the HSICAL\r\n * @note Default value is 16, which, when added to the HSICAL value,\r\n * should trim the HSI to 16 MHz +/- 1 %\r\n * @rmtoll CR HSITRIM LL_RCC_HSI_SetCalibTrimming\r\n * @param Value between Min_Data = 0x00 and Max_Data = 0x1F\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_HSI_SetCalibTrimming(uint32_t Value)\r\n{\r\n MODIFY_REG(RCC->CR, RCC_CR_HSITRIM, Value << RCC_CR_HSITRIM_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get HSI Calibration trimming\r\n * @rmtoll CR HSITRIM LL_RCC_HSI_GetCalibTrimming\r\n * @retval Between Min_Data = 0x00 and Max_Data = 0x1F\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_HSI_GetCalibTrimming(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CR, RCC_CR_HSITRIM) >> RCC_CR_HSITRIM_Pos);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_LSE LSE\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable Low Speed External (LSE) crystal.\r\n * @rmtoll BDCR LSEON LL_RCC_LSE_Enable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSE_Enable(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON);\r\n}\r\n\r\n/**\r\n * @brief Disable Low Speed External (LSE) crystal.\r\n * @rmtoll BDCR LSEON LL_RCC_LSE_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSE_Disable(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON);\r\n}\r\n\r\n/**\r\n * @brief Enable external clock source (LSE bypass).\r\n * @rmtoll BDCR LSEBYP LL_RCC_LSE_EnableBypass\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSE_EnableBypass(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEBYP);\r\n}\r\n\r\n/**\r\n * @brief Disable external clock source (LSE bypass).\r\n * @rmtoll BDCR LSEBYP LL_RCC_LSE_DisableBypass\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSE_DisableBypass(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP);\r\n}\r\n\r\n/**\r\n * @brief Set LSE oscillator drive capability\r\n * @note The oscillator is in Xtal mode when it is not in bypass mode.\r\n * @rmtoll BDCR LSEDRV LL_RCC_LSE_SetDriveCapability\r\n * @param LSEDrive This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_LSEDRIVE_LOW\r\n * @arg @ref LL_RCC_LSEDRIVE_MEDIUMLOW\r\n * @arg @ref LL_RCC_LSEDRIVE_MEDIUMHIGH\r\n * @arg @ref LL_RCC_LSEDRIVE_HIGH\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSE_SetDriveCapability(uint32_t LSEDrive)\r\n{\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSEDRV, LSEDrive);\r\n}\r\n\r\n/**\r\n * @brief Get LSE oscillator drive capability\r\n * @rmtoll BDCR LSEDRV LL_RCC_LSE_GetDriveCapability\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_LSEDRIVE_LOW\r\n * @arg @ref LL_RCC_LSEDRIVE_MEDIUMLOW\r\n * @arg @ref LL_RCC_LSEDRIVE_MEDIUMHIGH\r\n * @arg @ref LL_RCC_LSEDRIVE_HIGH\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_LSE_GetDriveCapability(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->BDCR, RCC_BDCR_LSEDRV));\r\n}\r\n\r\n/**\r\n * @brief Check if LSE oscillator Ready\r\n * @rmtoll BDCR LSERDY LL_RCC_LSE_IsReady\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_LSE_IsReady(void)\r\n{\r\n return (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == (RCC_BDCR_LSERDY));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_LSI LSI\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable LSI Oscillator\r\n * @rmtoll CSR LSION LL_RCC_LSI_Enable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSI_Enable(void)\r\n{\r\n SET_BIT(RCC->CSR, RCC_CSR_LSION);\r\n}\r\n\r\n/**\r\n * @brief Disable LSI Oscillator\r\n * @rmtoll CSR LSION LL_RCC_LSI_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_LSI_Disable(void)\r\n{\r\n CLEAR_BIT(RCC->CSR, RCC_CSR_LSION);\r\n}\r\n\r\n/**\r\n * @brief Check if LSI is Ready\r\n * @rmtoll CSR LSIRDY LL_RCC_LSI_IsReady\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_LSI_IsReady(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == (RCC_CSR_LSIRDY));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_System System\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure the system clock source\r\n * @rmtoll CFGR SW LL_RCC_SetSysClkSource\r\n * @param Source This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_HSE\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_PLL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetSysClkSource(uint32_t Source)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, Source);\r\n}\r\n\r\n/**\r\n * @brief Get the system clock source\r\n * @rmtoll CFGR SWS LL_RCC_GetSysClkSource\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_STATUS_HSI\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_STATUS_HSE\r\n * @arg @ref LL_RCC_SYS_CLKSOURCE_STATUS_PLL\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetSysClkSource(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_SWS));\r\n}\r\n\r\n/**\r\n * @brief Set AHB prescaler\r\n * @rmtoll CFGR HPRE LL_RCC_SetAHBPrescaler\r\n * @param Prescaler This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SYSCLK_DIV_1\r\n * @arg @ref LL_RCC_SYSCLK_DIV_2\r\n * @arg @ref LL_RCC_SYSCLK_DIV_4\r\n * @arg @ref LL_RCC_SYSCLK_DIV_8\r\n * @arg @ref LL_RCC_SYSCLK_DIV_16\r\n * @arg @ref LL_RCC_SYSCLK_DIV_64\r\n * @arg @ref LL_RCC_SYSCLK_DIV_128\r\n * @arg @ref LL_RCC_SYSCLK_DIV_256\r\n * @arg @ref LL_RCC_SYSCLK_DIV_512\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetAHBPrescaler(uint32_t Prescaler)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, Prescaler);\r\n}\r\n\r\n/**\r\n * @brief Set APB1 prescaler\r\n * @rmtoll CFGR PPRE1 LL_RCC_SetAPB1Prescaler\r\n * @param Prescaler This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_APB1_DIV_1\r\n * @arg @ref LL_RCC_APB1_DIV_2\r\n * @arg @ref LL_RCC_APB1_DIV_4\r\n * @arg @ref LL_RCC_APB1_DIV_8\r\n * @arg @ref LL_RCC_APB1_DIV_16\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetAPB1Prescaler(uint32_t Prescaler)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, Prescaler);\r\n}\r\n\r\n/**\r\n * @brief Set APB2 prescaler\r\n * @rmtoll CFGR PPRE2 LL_RCC_SetAPB2Prescaler\r\n * @param Prescaler This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_APB2_DIV_1\r\n * @arg @ref LL_RCC_APB2_DIV_2\r\n * @arg @ref LL_RCC_APB2_DIV_4\r\n * @arg @ref LL_RCC_APB2_DIV_8\r\n * @arg @ref LL_RCC_APB2_DIV_16\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetAPB2Prescaler(uint32_t Prescaler)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, Prescaler);\r\n}\r\n\r\n/**\r\n * @brief Get AHB prescaler\r\n * @rmtoll CFGR HPRE LL_RCC_GetAHBPrescaler\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_SYSCLK_DIV_1\r\n * @arg @ref LL_RCC_SYSCLK_DIV_2\r\n * @arg @ref LL_RCC_SYSCLK_DIV_4\r\n * @arg @ref LL_RCC_SYSCLK_DIV_8\r\n * @arg @ref LL_RCC_SYSCLK_DIV_16\r\n * @arg @ref LL_RCC_SYSCLK_DIV_64\r\n * @arg @ref LL_RCC_SYSCLK_DIV_128\r\n * @arg @ref LL_RCC_SYSCLK_DIV_256\r\n * @arg @ref LL_RCC_SYSCLK_DIV_512\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetAHBPrescaler(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_HPRE));\r\n}\r\n\r\n/**\r\n * @brief Get APB1 prescaler\r\n * @rmtoll CFGR PPRE1 LL_RCC_GetAPB1Prescaler\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_APB1_DIV_1\r\n * @arg @ref LL_RCC_APB1_DIV_2\r\n * @arg @ref LL_RCC_APB1_DIV_4\r\n * @arg @ref LL_RCC_APB1_DIV_8\r\n * @arg @ref LL_RCC_APB1_DIV_16\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetAPB1Prescaler(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1));\r\n}\r\n\r\n/**\r\n * @brief Get APB2 prescaler\r\n * @rmtoll CFGR PPRE2 LL_RCC_GetAPB2Prescaler\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_APB2_DIV_1\r\n * @arg @ref LL_RCC_APB2_DIV_2\r\n * @arg @ref LL_RCC_APB2_DIV_4\r\n * @arg @ref LL_RCC_APB2_DIV_8\r\n * @arg @ref LL_RCC_APB2_DIV_16\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetAPB2Prescaler(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_MCO MCO\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure MCOx\r\n * @rmtoll CFGR MCO LL_RCC_ConfigMCO\\n\r\n * CFGR MCOPRE LL_RCC_ConfigMCO\\n\r\n * CFGR PLLNODIV LL_RCC_ConfigMCO\r\n * @param MCOxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_MCO1SOURCE_NOCLOCK\r\n * @arg @ref LL_RCC_MCO1SOURCE_SYSCLK\r\n * @arg @ref LL_RCC_MCO1SOURCE_HSI\r\n * @arg @ref LL_RCC_MCO1SOURCE_HSE\r\n * @arg @ref LL_RCC_MCO1SOURCE_LSI\r\n * @arg @ref LL_RCC_MCO1SOURCE_LSE\r\n * @arg @ref LL_RCC_MCO1SOURCE_PLLCLK (*)\r\n * @arg @ref LL_RCC_MCO1SOURCE_PLLCLK_DIV_2\r\n *\r\n * (*) value not defined in all devices\r\n * @param MCOxPrescaler This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_MCO1_DIV_1\r\n * @arg @ref LL_RCC_MCO1_DIV_2 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_4 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_8 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_16 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_32 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_64 (*)\r\n * @arg @ref LL_RCC_MCO1_DIV_128 (*)\r\n *\r\n * (*) value not defined in all devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ConfigMCO(uint32_t MCOxSource, uint32_t MCOxPrescaler)\r\n{\r\n#if defined(RCC_CFGR_MCOPRE)\r\n#if defined(RCC_CFGR_PLLNODIV)\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE | RCC_CFGR_PLLNODIV, MCOxSource | MCOxPrescaler);\r\n#else\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE, MCOxSource | MCOxPrescaler);\r\n#endif /* RCC_CFGR_PLLNODIV */\r\n#else\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_MCOSEL, MCOxSource);\r\n#endif /* RCC_CFGR_MCOPRE */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_Peripheral_Clock_Source Peripheral Clock Source\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure USARTx clock source\r\n * @rmtoll CFGR3 USART1SW LL_RCC_SetUSARTClockSource\\n\r\n * CFGR3 USART2SW LL_RCC_SetUSARTClockSource\\n\r\n * CFGR3 USART3SW LL_RCC_SetUSARTClockSource\r\n * @param USARTxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_LSE (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_LSE (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_HSI (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetUSARTClockSource(uint32_t USARTxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, (RCC_CFGR3_USART1SW << ((USARTxSource & 0xFF000000U) >> 24U)), (USARTxSource & 0x00FFFFFFU));\r\n}\r\n\r\n#if defined(RCC_CFGR3_UART4SW) || defined(RCC_CFGR3_UART5SW)\r\n/**\r\n * @brief Configure UARTx clock source\r\n * @rmtoll CFGR3 UART4SW LL_RCC_SetUARTClockSource\\n\r\n * CFGR3 UART5SW LL_RCC_SetUARTClockSource\r\n * @param UARTxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_PCLK1\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_PCLK1\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_HSI\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetUARTClockSource(uint32_t UARTxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, ((UARTxSource & 0x0000FFFFU) << 8U), (UARTxSource & (RCC_CFGR3_UART4SW | RCC_CFGR3_UART5SW)));\r\n}\r\n#endif /* RCC_CFGR3_UART4SW || RCC_CFGR3_UART5SW */\r\n\r\n/**\r\n * @brief Configure I2Cx clock source\r\n * @rmtoll CFGR3 I2C1SW LL_RCC_SetI2CClockSource\\n\r\n * CFGR3 I2C2SW LL_RCC_SetI2CClockSource\\n\r\n * CFGR3 I2C3SW LL_RCC_SetI2CClockSource\r\n * @param I2CxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE_SYSCLK (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetI2CClockSource(uint32_t I2CxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, ((I2CxSource & 0xFF000000U) >> 24U), (I2CxSource & 0x00FFFFFFU));\r\n}\r\n\r\n#if defined(RCC_CFGR_I2SSRC)\r\n/**\r\n * @brief Configure I2Sx clock source\r\n * @rmtoll CFGR I2SSRC LL_RCC_SetI2SClockSource\r\n * @param I2SxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE_PIN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetI2SClockSource(uint32_t I2SxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_I2SSRC, I2SxSource);\r\n}\r\n#endif /* RCC_CFGR_I2SSRC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n/**\r\n * @brief Configure TIMx clock source\r\n * @rmtoll CFGR3 TIM1SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM8SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM15SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM16SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM17SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM20SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM2SW LL_RCC_SetTIMClockSource\\n\r\n * CFGR3 TIM34SW LL_RCC_SetTIMClockSource\r\n * @param TIMxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE_PCLK2\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE_PLL\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE_PLL (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetTIMClockSource(uint32_t TIMxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, (RCC_CFGR3_TIM1SW << (TIMxSource >> 27U)), (TIMxSource & 0x03FFFFFFU));\r\n}\r\n#endif /* RCC_CFGR3_TIMSW */\r\n\r\n#if defined(HRTIM1)\r\n/**\r\n * @brief Configure HRTIMx clock source\r\n * @rmtoll CFGR3 HRTIMSW LL_RCC_SetHRTIMClockSource\r\n * @param HRTIMxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE_PCLK2\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE_PLL\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetHRTIMClockSource(uint32_t HRTIMxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_HRTIMSW, HRTIMxSource);\r\n}\r\n#endif /* HRTIM1 */\r\n\r\n#if defined(CEC)\r\n/**\r\n * @brief Configure CEC clock source\r\n * @rmtoll CFGR3 CECSW LL_RCC_SetCECClockSource\r\n * @param CECxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE_HSI_DIV244\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE_LSE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetCECClockSource(uint32_t CECxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR3, RCC_CFGR3_CECSW, CECxSource);\r\n}\r\n#endif /* CEC */\r\n\r\n#if defined(USB)\r\n/**\r\n * @brief Configure USB clock source\r\n * @rmtoll CFGR USBPRE LL_RCC_SetUSBClockSource\r\n * @param USBxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USB_CLKSOURCE_PLL\r\n * @arg @ref LL_RCC_USB_CLKSOURCE_PLL_DIV_1_5\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetUSBClockSource(uint32_t USBxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_USBPRE, USBxSource);\r\n}\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n/**\r\n * @brief Configure ADC clock source\r\n * @rmtoll CFGR ADCPRE LL_RCC_SetADCClockSource\r\n * @param ADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_2\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_4\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_6\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetADCClockSource(uint32_t ADCxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_ADCPRE, ADCxSource);\r\n}\r\n\r\n#elif defined(RCC_CFGR2_ADC1PRES)\r\n/**\r\n * @brief Configure ADC clock source\r\n * @rmtoll CFGR2 ADC1PRES LL_RCC_SetADCClockSource\r\n * @param ADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_HCLK\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_1\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_2\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_4\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_6\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_8\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_10\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_12\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_16\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_32\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_64\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_128\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_256\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetADCClockSource(uint32_t ADCxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADC1PRES, ADCxSource);\r\n}\r\n\r\n#elif defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n/**\r\n * @brief Configure ADC clock source\r\n * @rmtoll CFGR2 ADCPRE12 LL_RCC_SetADCClockSource\\n\r\n * CFGR2 ADCPRE34 LL_RCC_SetADCClockSource\r\n * @param ADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_HCLK\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_1\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_2\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_4\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_6\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_8\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_10\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_12\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_16\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_32\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_64\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_128\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_256\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_HCLK (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_1 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_2 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_4 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_6 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_8 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_10 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_12 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_16 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_32 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_64 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_128 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_256 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetADCClockSource(uint32_t ADCxSource)\r\n{\r\n#if defined(RCC_CFGR2_ADCPRE34)\r\n MODIFY_REG(RCC->CFGR2, (ADCxSource >> 16U), (ADCxSource & 0x0000FFFFU));\r\n#else\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_ADCPRE12, ADCxSource);\r\n#endif /* RCC_CFGR2_ADCPRE34 */\r\n}\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n/**\r\n * @brief Configure SDADCx clock source\r\n * @rmtoll CFGR SDPRE LL_RCC_SetSDADCClockSource\r\n * @param SDADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_1\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_2\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_4\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_6\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_8\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_10\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_12\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_14\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_16\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_20\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_24\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_28\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_32\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_36\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_40\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_44\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_48\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetSDADCClockSource(uint32_t SDADCxSource)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SDPRE, SDADCxSource);\r\n}\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n/**\r\n * @brief Get USARTx clock source\r\n * @rmtoll CFGR3 USART1SW LL_RCC_GetUSARTClockSource\\n\r\n * CFGR3 USART2SW LL_RCC_GetUSARTClockSource\\n\r\n * CFGR3 USART3SW LL_RCC_GetUSARTClockSource\r\n * @param USARTx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_LSE (*)\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_LSE (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE_HSI (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetUSARTClockSource(uint32_t USARTx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, (RCC_CFGR3_USART1SW << USARTx)) | (USARTx << 24U));\r\n}\r\n\r\n#if defined(RCC_CFGR3_UART4SW) || defined(RCC_CFGR3_UART5SW)\r\n/**\r\n * @brief Get UARTx clock source\r\n * @rmtoll CFGR3 UART4SW LL_RCC_GetUARTClockSource\\n\r\n * CFGR3 UART5SW LL_RCC_GetUARTClockSource\r\n * @param UARTx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_PCLK1\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_PCLK1\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE_HSI\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetUARTClockSource(uint32_t UARTx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, UARTx) | (UARTx >> 8U));\r\n}\r\n#endif /* RCC_CFGR3_UART4SW || RCC_CFGR3_UART5SW */\r\n\r\n/**\r\n * @brief Get I2Cx clock source\r\n * @rmtoll CFGR3 I2C1SW LL_RCC_GetI2CClockSource\\n\r\n * CFGR3 I2C2SW LL_RCC_GetI2CClockSource\\n\r\n * CFGR3 I2C3SW LL_RCC_GetI2CClockSource\r\n * @param I2Cx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE_HSI\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE_SYSCLK (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE_SYSCLK (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetI2CClockSource(uint32_t I2Cx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, I2Cx) | (I2Cx << 24U));\r\n}\r\n\r\n#if defined(RCC_CFGR_I2SSRC)\r\n/**\r\n * @brief Get I2Sx clock source\r\n * @rmtoll CFGR I2SSRC LL_RCC_GetI2SClockSource\r\n * @param I2Sx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE_SYSCLK\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE_PIN\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetI2SClockSource(uint32_t I2Sx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, I2Sx));\r\n}\r\n#endif /* RCC_CFGR_I2SSRC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n/**\r\n * @brief Get TIMx clock source\r\n * @rmtoll CFGR3 TIM1SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM8SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM15SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM16SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM17SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM20SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM2SW LL_RCC_GetTIMClockSource\\n\r\n * CFGR3 TIM34SW LL_RCC_GetTIMClockSource\r\n * @param TIMx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE_PCLK2\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE_PLL\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE_PCLK2 (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE_PLL (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE_PCLK1 (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE_PLL (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetTIMClockSource(uint32_t TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, (RCC_CFGR3_TIM1SW << TIMx)) | (TIMx << 27U));\r\n}\r\n#endif /* RCC_CFGR3_TIMSW */\r\n\r\n#if defined(HRTIM1)\r\n/**\r\n * @brief Get HRTIMx clock source\r\n * @rmtoll CFGR3 HRTIMSW LL_RCC_GetHRTIMClockSource\r\n * @param HRTIMx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE_PCLK2\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE_PLL\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetHRTIMClockSource(uint32_t HRTIMx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, HRTIMx));\r\n}\r\n#endif /* HRTIM1 */\r\n\r\n#if defined(CEC)\r\n/**\r\n * @brief Get CEC clock source\r\n * @rmtoll CFGR3 CECSW LL_RCC_GetCECClockSource\r\n * @param CECx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE_HSI_DIV244\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE_LSE\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetCECClockSource(uint32_t CECx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR3, CECx));\r\n}\r\n#endif /* CEC */\r\n\r\n#if defined(USB)\r\n/**\r\n * @brief Get USBx clock source\r\n * @rmtoll CFGR USBPRE LL_RCC_GetUSBClockSource\r\n * @param USBx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USB_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_USB_CLKSOURCE_PLL\r\n * @arg @ref LL_RCC_USB_CLKSOURCE_PLL_DIV_1_5\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetUSBClockSource(uint32_t USBx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, USBx));\r\n}\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n/**\r\n * @brief Get ADCx clock source\r\n * @rmtoll CFGR ADCPRE LL_RCC_GetADCClockSource\r\n * @param ADCx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_2\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_4\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_6\r\n * @arg @ref LL_RCC_ADC_CLKSRC_PCLK2_DIV_8\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetADCClockSource(uint32_t ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, ADCx));\r\n}\r\n\r\n#elif defined(RCC_CFGR2_ADC1PRES)\r\n/**\r\n * @brief Get ADCx clock source\r\n * @rmtoll CFGR2 ADC1PRES LL_RCC_GetADCClockSource\r\n * @param ADCx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC1_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_HCLK\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_1\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_2\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_4\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_6\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_8\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_10\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_12\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_16\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_32\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_64\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_128\r\n * @arg @ref LL_RCC_ADC1_CLKSRC_PLL_DIV_256\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetADCClockSource(uint32_t ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR2, ADCx));\r\n}\r\n\r\n#elif defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n/**\r\n * @brief Get ADCx clock source\r\n * @rmtoll CFGR2 ADCPRE12 LL_RCC_GetADCClockSource\\n\r\n * CFGR2 ADCPRE34 LL_RCC_GetADCClockSource\r\n * @param ADCx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC12_CLKSOURCE\r\n * @arg @ref LL_RCC_ADC34_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_HCLK\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_1\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_2\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_4\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_6\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_8\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_10\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_12\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_16\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_32\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_64\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_128\r\n * @arg @ref LL_RCC_ADC12_CLKSRC_PLL_DIV_256\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_HCLK (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_1 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_2 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_4 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_6 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_8 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_10 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_12 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_16 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_32 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_64 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_128 (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSRC_PLL_DIV_256 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetADCClockSource(uint32_t ADCx)\r\n{\r\n#if defined(RCC_CFGR2_ADCPRE34)\r\n return (uint32_t)(READ_BIT(RCC->CFGR2, ADCx) | (ADCx << 16U));\r\n#else\r\n return (uint32_t)(READ_BIT(RCC->CFGR2, ADCx));\r\n#endif /*RCC_CFGR2_ADCPRE34*/\r\n}\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n/**\r\n * @brief Get SDADCx clock source\r\n * @rmtoll CFGR SDPRE LL_RCC_GetSDADCClockSource\r\n * @param SDADCx This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SDADC_CLKSOURCE\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_1\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_2\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_4\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_6\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_8\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_10\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_12\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_14\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_16\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_20\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_24\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_28\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_32\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_36\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_40\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_44\r\n * @arg @ref LL_RCC_SDADC_CLKSRC_SYS_DIV_48\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetSDADCClockSource(uint32_t SDADCx)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, SDADCx));\r\n}\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_RTC RTC\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set RTC Clock Source\r\n * @note Once the RTC clock source has been selected, it cannot be changed any more unless\r\n * the Backup domain is reset. The BDRST bit can be used to reset them.\r\n * @rmtoll BDCR RTCSEL LL_RCC_SetRTCClockSource\r\n * @param Source This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_NONE\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_LSI\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_HSE_DIV32\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_SetRTCClockSource(uint32_t Source)\r\n{\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_RTCSEL, Source);\r\n}\r\n\r\n/**\r\n * @brief Get RTC Clock Source\r\n * @rmtoll BDCR RTCSEL LL_RCC_GetRTCClockSource\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_NONE\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_LSE\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_LSI\r\n * @arg @ref LL_RCC_RTC_CLKSOURCE_HSE_DIV32\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_GetRTCClockSource(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL));\r\n}\r\n\r\n/**\r\n * @brief Enable RTC\r\n * @rmtoll BDCR RTCEN LL_RCC_EnableRTC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableRTC(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_RTCEN);\r\n}\r\n\r\n/**\r\n * @brief Disable RTC\r\n * @rmtoll BDCR RTCEN LL_RCC_DisableRTC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableRTC(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_RTCEN);\r\n}\r\n\r\n/**\r\n * @brief Check if RTC has been enabled or not\r\n * @rmtoll BDCR RTCEN LL_RCC_IsEnabledRTC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledRTC(void)\r\n{\r\n return (READ_BIT(RCC->BDCR, RCC_BDCR_RTCEN) == (RCC_BDCR_RTCEN));\r\n}\r\n\r\n/**\r\n * @brief Force the Backup domain reset\r\n * @rmtoll BDCR BDRST LL_RCC_ForceBackupDomainReset\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ForceBackupDomainReset(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_BDRST);\r\n}\r\n\r\n/**\r\n * @brief Release the Backup domain reset\r\n * @rmtoll BDCR BDRST LL_RCC_ReleaseBackupDomainReset\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ReleaseBackupDomainReset(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_BDRST);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_PLL PLL\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable PLL\r\n * @rmtoll CR PLLON LL_RCC_PLL_Enable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_PLL_Enable(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_PLLON);\r\n}\r\n\r\n/**\r\n * @brief Disable PLL\r\n * @note Cannot be disabled if the PLL clock is used as the system clock\r\n * @rmtoll CR PLLON LL_RCC_PLL_Disable\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_PLL_Disable(void)\r\n{\r\n CLEAR_BIT(RCC->CR, RCC_CR_PLLON);\r\n}\r\n\r\n/**\r\n * @brief Check if PLL Ready\r\n * @rmtoll CR PLLRDY LL_RCC_PLL_IsReady\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_PLL_IsReady(void)\r\n{\r\n return (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == (RCC_CR_PLLRDY));\r\n}\r\n\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n/**\r\n * @brief Configure PLL used for SYSCLK Domain\r\n * @rmtoll CFGR PLLSRC LL_RCC_PLL_ConfigDomain_SYS\\n\r\n * CFGR PLLMUL LL_RCC_PLL_ConfigDomain_SYS\\n\r\n * CFGR2 PREDIV LL_RCC_PLL_ConfigDomain_SYS\r\n * @param Source This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE\r\n * @param PLLMul This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLL_MUL_2\r\n * @arg @ref LL_RCC_PLL_MUL_3\r\n * @arg @ref LL_RCC_PLL_MUL_4\r\n * @arg @ref LL_RCC_PLL_MUL_5\r\n * @arg @ref LL_RCC_PLL_MUL_6\r\n * @arg @ref LL_RCC_PLL_MUL_7\r\n * @arg @ref LL_RCC_PLL_MUL_8\r\n * @arg @ref LL_RCC_PLL_MUL_9\r\n * @arg @ref LL_RCC_PLL_MUL_10\r\n * @arg @ref LL_RCC_PLL_MUL_11\r\n * @arg @ref LL_RCC_PLL_MUL_12\r\n * @arg @ref LL_RCC_PLL_MUL_13\r\n * @arg @ref LL_RCC_PLL_MUL_14\r\n * @arg @ref LL_RCC_PLL_MUL_15\r\n * @arg @ref LL_RCC_PLL_MUL_16\r\n * @param PLLDiv This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PREDIV_DIV_1\r\n * @arg @ref LL_RCC_PREDIV_DIV_2\r\n * @arg @ref LL_RCC_PREDIV_DIV_3\r\n * @arg @ref LL_RCC_PREDIV_DIV_4\r\n * @arg @ref LL_RCC_PREDIV_DIV_5\r\n * @arg @ref LL_RCC_PREDIV_DIV_6\r\n * @arg @ref LL_RCC_PREDIV_DIV_7\r\n * @arg @ref LL_RCC_PREDIV_DIV_8\r\n * @arg @ref LL_RCC_PREDIV_DIV_9\r\n * @arg @ref LL_RCC_PREDIV_DIV_10\r\n * @arg @ref LL_RCC_PREDIV_DIV_11\r\n * @arg @ref LL_RCC_PREDIV_DIV_12\r\n * @arg @ref LL_RCC_PREDIV_DIV_13\r\n * @arg @ref LL_RCC_PREDIV_DIV_14\r\n * @arg @ref LL_RCC_PREDIV_DIV_15\r\n * @arg @ref LL_RCC_PREDIV_DIV_16\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_PLL_ConfigDomain_SYS(uint32_t Source, uint32_t PLLMul, uint32_t PLLDiv)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLSRC | RCC_CFGR_PLLMUL, Source | PLLMul);\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_PREDIV, PLLDiv);\r\n}\r\n\r\n#else\r\n\r\n/**\r\n * @brief Configure PLL used for SYSCLK Domain\r\n * @rmtoll CFGR PLLSRC LL_RCC_PLL_ConfigDomain_SYS\\n\r\n * CFGR PLLMUL LL_RCC_PLL_ConfigDomain_SYS\\n\r\n * CFGR2 PREDIV LL_RCC_PLL_ConfigDomain_SYS\r\n * @param Source This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI_DIV_2\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_1\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_2\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_3\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_4\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_5\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_6\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_7\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_8\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_9\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_10\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_11\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_12\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_13\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_14\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_15\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE_DIV_16\r\n * @param PLLMul This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLL_MUL_2\r\n * @arg @ref LL_RCC_PLL_MUL_3\r\n * @arg @ref LL_RCC_PLL_MUL_4\r\n * @arg @ref LL_RCC_PLL_MUL_5\r\n * @arg @ref LL_RCC_PLL_MUL_6\r\n * @arg @ref LL_RCC_PLL_MUL_7\r\n * @arg @ref LL_RCC_PLL_MUL_8\r\n * @arg @ref LL_RCC_PLL_MUL_9\r\n * @arg @ref LL_RCC_PLL_MUL_10\r\n * @arg @ref LL_RCC_PLL_MUL_11\r\n * @arg @ref LL_RCC_PLL_MUL_12\r\n * @arg @ref LL_RCC_PLL_MUL_13\r\n * @arg @ref LL_RCC_PLL_MUL_14\r\n * @arg @ref LL_RCC_PLL_MUL_15\r\n * @arg @ref LL_RCC_PLL_MUL_16\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_PLL_ConfigDomain_SYS(uint32_t Source, uint32_t PLLMul)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLSRC | RCC_CFGR_PLLMUL, (Source & RCC_CFGR_PLLSRC) | PLLMul);\r\n MODIFY_REG(RCC->CFGR2, RCC_CFGR2_PREDIV, (Source & RCC_CFGR2_PREDIV));\r\n}\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n\r\n/**\r\n * @brief Configure PLL clock source\r\n * @rmtoll CFGR PLLSRC LL_RCC_PLL_SetMainSource\r\n * @param PLLSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_PLLSOURCE_NONE\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI_DIV_2 (*)\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI48 (*)\r\n *\r\n * (*) value not defined in all devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_PLL_SetMainSource(uint32_t PLLSource)\r\n{\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PLLSRC, PLLSource);\r\n}\r\n\r\n/**\r\n * @brief Get the oscillator used as PLL clock source.\r\n * @rmtoll CFGR PLLSRC LL_RCC_PLL_GetMainSource\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_PLLSOURCE_NONE\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI (*)\r\n * @arg @ref LL_RCC_PLLSOURCE_HSI_DIV_2 (*)\r\n * @arg @ref LL_RCC_PLLSOURCE_HSE\r\n *\r\n * (*) value not defined in all devices\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_PLL_GetMainSource(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_PLLSRC));\r\n}\r\n\r\n/**\r\n * @brief Get PLL multiplication Factor\r\n * @rmtoll CFGR PLLMUL LL_RCC_PLL_GetMultiplicator\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_PLL_MUL_2\r\n * @arg @ref LL_RCC_PLL_MUL_3\r\n * @arg @ref LL_RCC_PLL_MUL_4\r\n * @arg @ref LL_RCC_PLL_MUL_5\r\n * @arg @ref LL_RCC_PLL_MUL_6\r\n * @arg @ref LL_RCC_PLL_MUL_7\r\n * @arg @ref LL_RCC_PLL_MUL_8\r\n * @arg @ref LL_RCC_PLL_MUL_9\r\n * @arg @ref LL_RCC_PLL_MUL_10\r\n * @arg @ref LL_RCC_PLL_MUL_11\r\n * @arg @ref LL_RCC_PLL_MUL_12\r\n * @arg @ref LL_RCC_PLL_MUL_13\r\n * @arg @ref LL_RCC_PLL_MUL_14\r\n * @arg @ref LL_RCC_PLL_MUL_15\r\n * @arg @ref LL_RCC_PLL_MUL_16\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_PLL_GetMultiplicator(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR, RCC_CFGR_PLLMUL));\r\n}\r\n\r\n/**\r\n * @brief Get PREDIV division factor for the main PLL\r\n * @note They can be written only when the PLL is disabled\r\n * @rmtoll CFGR2 PREDIV LL_RCC_PLL_GetPrediv\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_RCC_PREDIV_DIV_1\r\n * @arg @ref LL_RCC_PREDIV_DIV_2\r\n * @arg @ref LL_RCC_PREDIV_DIV_3\r\n * @arg @ref LL_RCC_PREDIV_DIV_4\r\n * @arg @ref LL_RCC_PREDIV_DIV_5\r\n * @arg @ref LL_RCC_PREDIV_DIV_6\r\n * @arg @ref LL_RCC_PREDIV_DIV_7\r\n * @arg @ref LL_RCC_PREDIV_DIV_8\r\n * @arg @ref LL_RCC_PREDIV_DIV_9\r\n * @arg @ref LL_RCC_PREDIV_DIV_10\r\n * @arg @ref LL_RCC_PREDIV_DIV_11\r\n * @arg @ref LL_RCC_PREDIV_DIV_12\r\n * @arg @ref LL_RCC_PREDIV_DIV_13\r\n * @arg @ref LL_RCC_PREDIV_DIV_14\r\n * @arg @ref LL_RCC_PREDIV_DIV_15\r\n * @arg @ref LL_RCC_PREDIV_DIV_16\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_PLL_GetPrediv(void)\r\n{\r\n return (uint32_t)(READ_BIT(RCC->CFGR2, RCC_CFGR2_PREDIV));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_FLAG_Management FLAG Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Clear LSI ready interrupt flag\r\n * @rmtoll CIR LSIRDYC LL_RCC_ClearFlag_LSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_LSIRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_LSIRDYC);\r\n}\r\n\r\n/**\r\n * @brief Clear LSE ready interrupt flag\r\n * @rmtoll CIR LSERDYC LL_RCC_ClearFlag_LSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_LSERDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_LSERDYC);\r\n}\r\n\r\n/**\r\n * @brief Clear HSI ready interrupt flag\r\n * @rmtoll CIR HSIRDYC LL_RCC_ClearFlag_HSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_HSIRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_HSIRDYC);\r\n}\r\n\r\n/**\r\n * @brief Clear HSE ready interrupt flag\r\n * @rmtoll CIR HSERDYC LL_RCC_ClearFlag_HSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_HSERDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_HSERDYC);\r\n}\r\n\r\n/**\r\n * @brief Clear PLL ready interrupt flag\r\n * @rmtoll CIR PLLRDYC LL_RCC_ClearFlag_PLLRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_PLLRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_PLLRDYC);\r\n}\r\n\r\n/**\r\n * @brief Clear Clock security system interrupt flag\r\n * @rmtoll CIR CSSC LL_RCC_ClearFlag_HSECSS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearFlag_HSECSS(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_CSSC);\r\n}\r\n\r\n/**\r\n * @brief Check if LSI ready interrupt occurred or not\r\n * @rmtoll CIR LSIRDYF LL_RCC_IsActiveFlag_LSIRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_LSIRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_LSIRDYF) == (RCC_CIR_LSIRDYF));\r\n}\r\n\r\n/**\r\n * @brief Check if LSE ready interrupt occurred or not\r\n * @rmtoll CIR LSERDYF LL_RCC_IsActiveFlag_LSERDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_LSERDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_LSERDYF) == (RCC_CIR_LSERDYF));\r\n}\r\n\r\n/**\r\n * @brief Check if HSI ready interrupt occurred or not\r\n * @rmtoll CIR HSIRDYF LL_RCC_IsActiveFlag_HSIRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_HSIRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_HSIRDYF) == (RCC_CIR_HSIRDYF));\r\n}\r\n\r\n/**\r\n * @brief Check if HSE ready interrupt occurred or not\r\n * @rmtoll CIR HSERDYF LL_RCC_IsActiveFlag_HSERDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_HSERDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_HSERDYF) == (RCC_CIR_HSERDYF));\r\n}\r\n\r\n#if defined(RCC_CFGR_MCOF)\r\n/**\r\n * @brief Check if switch to new MCO source is effective or not\r\n * @rmtoll CFGR MCOF LL_RCC_IsActiveFlag_MCO1\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_MCO1(void)\r\n{\r\n return (READ_BIT(RCC->CFGR, RCC_CFGR_MCOF) == (RCC_CFGR_MCOF));\r\n}\r\n#endif /* RCC_CFGR_MCOF */\r\n\r\n/**\r\n * @brief Check if PLL ready interrupt occurred or not\r\n * @rmtoll CIR PLLRDYF LL_RCC_IsActiveFlag_PLLRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_PLLRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_PLLRDYF) == (RCC_CIR_PLLRDYF));\r\n}\r\n\r\n/**\r\n * @brief Check if Clock security system interrupt occurred or not\r\n * @rmtoll CIR CSSF LL_RCC_IsActiveFlag_HSECSS\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_HSECSS(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_CSSF) == (RCC_CIR_CSSF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag Independent Watchdog reset is set or not.\r\n * @rmtoll CSR IWDGRSTF LL_RCC_IsActiveFlag_IWDGRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_IWDGRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_IWDGRSTF) == (RCC_CSR_IWDGRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag Low Power reset is set or not.\r\n * @rmtoll CSR LPWRRSTF LL_RCC_IsActiveFlag_LPWRRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_LPWRRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_LPWRRSTF) == (RCC_CSR_LPWRRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag is set or not.\r\n * @rmtoll CSR OBLRSTF LL_RCC_IsActiveFlag_OBLRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_OBLRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_OBLRSTF) == (RCC_CSR_OBLRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag Pin reset is set or not.\r\n * @rmtoll CSR PINRSTF LL_RCC_IsActiveFlag_PINRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_PINRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_PINRSTF) == (RCC_CSR_PINRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag POR/PDR reset is set or not.\r\n * @rmtoll CSR PORRSTF LL_RCC_IsActiveFlag_PORRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_PORRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_PORRSTF) == (RCC_CSR_PORRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag Software reset is set or not.\r\n * @rmtoll CSR SFTRSTF LL_RCC_IsActiveFlag_SFTRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_SFTRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_SFTRSTF) == (RCC_CSR_SFTRSTF));\r\n}\r\n\r\n/**\r\n * @brief Check if RCC flag Window Watchdog reset is set or not.\r\n * @rmtoll CSR WWDGRSTF LL_RCC_IsActiveFlag_WWDGRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_WWDGRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_WWDGRSTF) == (RCC_CSR_WWDGRSTF));\r\n}\r\n\r\n#if defined(RCC_CSR_V18PWRRSTF)\r\n/**\r\n * @brief Check if RCC Reset flag of the 1.8 V domain is set or not.\r\n * @rmtoll CSR V18PWRRSTF LL_RCC_IsActiveFlag_V18PWRRST\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsActiveFlag_V18PWRRST(void)\r\n{\r\n return (READ_BIT(RCC->CSR, RCC_CSR_V18PWRRSTF) == (RCC_CSR_V18PWRRSTF));\r\n}\r\n#endif /* RCC_CSR_V18PWRRSTF */\r\n\r\n/**\r\n * @brief Set RMVF bit to clear the reset flags.\r\n * @rmtoll CSR RMVF LL_RCC_ClearResetFlags\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_ClearResetFlags(void)\r\n{\r\n SET_BIT(RCC->CSR, RCC_CSR_RMVF);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_IT_Management IT Management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable LSI ready interrupt\r\n * @rmtoll CIR LSIRDYIE LL_RCC_EnableIT_LSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableIT_LSIRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_LSIRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Enable LSE ready interrupt\r\n * @rmtoll CIR LSERDYIE LL_RCC_EnableIT_LSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableIT_LSERDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_LSERDYIE);\r\n}\r\n\r\n/**\r\n * @brief Enable HSI ready interrupt\r\n * @rmtoll CIR HSIRDYIE LL_RCC_EnableIT_HSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableIT_HSIRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_HSIRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Enable HSE ready interrupt\r\n * @rmtoll CIR HSERDYIE LL_RCC_EnableIT_HSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableIT_HSERDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_HSERDYIE);\r\n}\r\n\r\n/**\r\n * @brief Enable PLL ready interrupt\r\n * @rmtoll CIR PLLRDYIE LL_RCC_EnableIT_PLLRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_EnableIT_PLLRDY(void)\r\n{\r\n SET_BIT(RCC->CIR, RCC_CIR_PLLRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Disable LSI ready interrupt\r\n * @rmtoll CIR LSIRDYIE LL_RCC_DisableIT_LSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableIT_LSIRDY(void)\r\n{\r\n CLEAR_BIT(RCC->CIR, RCC_CIR_LSIRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Disable LSE ready interrupt\r\n * @rmtoll CIR LSERDYIE LL_RCC_DisableIT_LSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableIT_LSERDY(void)\r\n{\r\n CLEAR_BIT(RCC->CIR, RCC_CIR_LSERDYIE);\r\n}\r\n\r\n/**\r\n * @brief Disable HSI ready interrupt\r\n * @rmtoll CIR HSIRDYIE LL_RCC_DisableIT_HSIRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableIT_HSIRDY(void)\r\n{\r\n CLEAR_BIT(RCC->CIR, RCC_CIR_HSIRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Disable HSE ready interrupt\r\n * @rmtoll CIR HSERDYIE LL_RCC_DisableIT_HSERDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableIT_HSERDY(void)\r\n{\r\n CLEAR_BIT(RCC->CIR, RCC_CIR_HSERDYIE);\r\n}\r\n\r\n/**\r\n * @brief Disable PLL ready interrupt\r\n * @rmtoll CIR PLLRDYIE LL_RCC_DisableIT_PLLRDY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_RCC_DisableIT_PLLRDY(void)\r\n{\r\n CLEAR_BIT(RCC->CIR, RCC_CIR_PLLRDYIE);\r\n}\r\n\r\n/**\r\n * @brief Checks if LSI ready interrupt source is enabled or disabled.\r\n * @rmtoll CIR LSIRDYIE LL_RCC_IsEnabledIT_LSIRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledIT_LSIRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_LSIRDYIE) == (RCC_CIR_LSIRDYIE));\r\n}\r\n\r\n/**\r\n * @brief Checks if LSE ready interrupt source is enabled or disabled.\r\n * @rmtoll CIR LSERDYIE LL_RCC_IsEnabledIT_LSERDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledIT_LSERDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_LSERDYIE) == (RCC_CIR_LSERDYIE));\r\n}\r\n\r\n/**\r\n * @brief Checks if HSI ready interrupt source is enabled or disabled.\r\n * @rmtoll CIR HSIRDYIE LL_RCC_IsEnabledIT_HSIRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledIT_HSIRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_HSIRDYIE) == (RCC_CIR_HSIRDYIE));\r\n}\r\n\r\n/**\r\n * @brief Checks if HSE ready interrupt source is enabled or disabled.\r\n * @rmtoll CIR HSERDYIE LL_RCC_IsEnabledIT_HSERDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledIT_HSERDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_HSERDYIE) == (RCC_CIR_HSERDYIE));\r\n}\r\n\r\n/**\r\n * @brief Checks if PLL ready interrupt source is enabled or disabled.\r\n * @rmtoll CIR PLLRDYIE LL_RCC_IsEnabledIT_PLLRDY\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_RCC_IsEnabledIT_PLLRDY(void)\r\n{\r\n return (READ_BIT(RCC->CIR, RCC_CIR_PLLRDYIE) == (RCC_CIR_PLLRDYIE));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup RCC_LL_EF_Init De-initialization function\r\n * @{\r\n */\r\nErrorStatus LL_RCC_DeInit(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LL_EF_Get_Freq Get system and peripherals clocks frequency functions\r\n * @{\r\n */\r\nvoid LL_RCC_GetSystemClocksFreq(LL_RCC_ClocksTypeDef *RCC_Clocks);\r\nuint32_t LL_RCC_GetUSARTClockFreq(uint32_t USARTxSource);\r\n#if defined(UART4) || defined(UART5)\r\nuint32_t LL_RCC_GetUARTClockFreq(uint32_t UARTxSource);\r\n#endif /* UART4 || UART5 */\r\nuint32_t LL_RCC_GetI2CClockFreq(uint32_t I2CxSource);\r\n#if defined(RCC_CFGR_I2SSRC)\r\nuint32_t LL_RCC_GetI2SClockFreq(uint32_t I2SxSource);\r\n#endif /* RCC_CFGR_I2SSRC */\r\n#if defined(USB_OTG_FS) || defined(USB)\r\nuint32_t LL_RCC_GetUSBClockFreq(uint32_t USBxSource);\r\n#endif /* USB_OTG_FS || USB */\r\n#if (defined(RCC_CFGR_ADCPRE) || defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34))\r\nuint32_t LL_RCC_GetADCClockFreq(uint32_t ADCxSource);\r\n#endif /*RCC_CFGR_ADCPRE || RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRE12 || RCC_CFGR2_ADCPRE34 */\r\n#if defined(RCC_CFGR_SDPRE)\r\nuint32_t LL_RCC_GetSDADCClockFreq(uint32_t SDADCxSource);\r\n#endif /*RCC_CFGR_SDPRE */\r\n#if defined(CEC)\r\nuint32_t LL_RCC_GetCECClockFreq(uint32_t CECxSource);\r\n#endif /* CEC */\r\n#if defined(RCC_CFGR3_TIMSW)\r\nuint32_t LL_RCC_GetTIMClockFreq(uint32_t TIMxSource);\r\n#endif /*RCC_CFGR3_TIMSW*/\r\nuint32_t LL_RCC_GetHRTIMClockFreq(uint32_t HRTIMxSource);\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_RCC_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_system.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_system.h\r\n * @author MCD Application Team\r\n * @brief Header file of SYSTEM LL module.\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The LL SYSTEM driver contains a set of generic APIs that can be\r\n used by user:\r\n (+) Some of the FLASH features need to be handled in the SYSTEM file.\r\n (+) Access to DBGCMU registers\r\n (+) Access to SYSCFG registers\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_SYSTEM_H\r\n#define __STM32F3xx_LL_SYSTEM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (FLASH) || defined (SYSCFG) || defined (DBGMCU)\r\n\r\n/** @defgroup SYSTEM_LL SYSTEM\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup SYSTEM_LL_Private_Constants SYSTEM Private Constants\r\n * @{\r\n */\r\n\r\n/* Offset used to access to SYSCFG_CFGR1 and SYSCFG_CFGR3 registers */\r\n#define SYSCFG_OFFSET_CFGR1 0x00000000U\r\n#define SYSCFG_OFFSET_CFGR3 0x00000050U\r\n\r\n/* Mask used for TIM breaks functions */\r\n#if defined(SYSCFG_CFGR2_PVD_LOCK) && defined(SYSCFG_CFGR2_SRAM_PARITY_LOCK)\r\n#define SYSCFG_MASK_TIM_BREAK (SYSCFG_CFGR2_LOCKUP_LOCK | SYSCFG_CFGR2_SRAM_PARITY_LOCK | SYSCFG_CFGR2_PVD_LOCK)\r\n#elif defined(SYSCFG_CFGR2_PVD_LOCK) && !defined(SYSCFG_CFGR2_SRAM_PARITY_LOCK)\r\n#define SYSCFG_MASK_TIM_BREAK (SYSCFG_CFGR2_LOCKUP_LOCK | SYSCFG_CFGR2_PVD_LOCK)\r\n#elif !defined(SYSCFG_CFGR2_PVD_LOCK) && defined(SYSCFG_CFGR2_SRAM_PARITY_LOCK)\r\n#define SYSCFG_MASK_TIM_BREAK (SYSCFG_CFGR2_LOCKUP_LOCK | SYSCFG_CFGR2_SRAM_PARITY_LOCK)\r\n#else\r\n#define SYSCFG_MASK_TIM_BREAK (SYSCFG_CFGR2_LOCKUP_LOCK)\r\n#endif /* SYSCFG_CFGR2_PVD_LOCK && SYSCFG_CFGR2_SRAM_PARITY_LOCK */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup SYSTEM_LL_Exported_Constants SYSTEM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup SYSTEM_LL_EC_REMAP SYSCFG REMAP\r\n * @{\r\n */\r\n#define LL_SYSCFG_REMAP_FLASH (uint32_t)0x00000000 /* Main Flash memory mapped at 0x00000000 */\r\n#define LL_SYSCFG_REMAP_SYSTEMFLASH SYSCFG_CFGR1_MEM_MODE_0 /* System Flash memory mapped at 0x00000000 */\r\n#define LL_SYSCFG_REMAP_SRAM (SYSCFG_CFGR1_MEM_MODE_1 | SYSCFG_CFGR1_MEM_MODE_0) /* Embedded SRAM mapped at 0x00000000 */\r\n#if defined(FMC_BANK1)\r\n#define LL_SYSCFG_REMAP_FMC SYSCFG_CFGR1_MEM_MODE_2 /*CFGR1, SYSCFG_CFGR1_MEM_MODE, Memory);\r\n}\r\n\r\n/**\r\n * @brief Get memory mapping at address 0x00000000\r\n * @rmtoll SYSCFG_CFGR1 MEM_MODE LL_SYSCFG_GetRemapMemory\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_SYSCFG_REMAP_FLASH\r\n * @arg @ref LL_SYSCFG_REMAP_SYSTEMFLASH\r\n * @arg @ref LL_SYSCFG_REMAP_SRAM\r\n * @arg @ref LL_SYSCFG_REMAP_FMC (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_GetRemapMemory(void)\r\n{\r\n return (uint32_t)(READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_MEM_MODE));\r\n}\r\n\r\n#if defined(SYSCFG_CFGR3_SPI1_RX_DMA_RMP)\r\n/**\r\n * @brief Set DMA request remapping bits for SPI\r\n * @rmtoll SYSCFG_CFGR3 SPI1_RX_DMA_RMP LL_SYSCFG_SetRemapDMA_SPI\\n\r\n * SYSCFG_CFGR3 SPI1_TX_DMA_RMP LL_SYSCFG_SetRemapDMA_SPI\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_SPI1RX_RMP_DMA1_CH2\r\n * @arg @ref LL_SYSCFG_SPI1RX_RMP_DMA1_CH4\r\n * @arg @ref LL_SYSCFG_SPI1RX_RMP_DMA1_CH6\r\n * @arg @ref LL_SYSCFG_SPI1TX_RMP_DMA1_CH3\r\n * @arg @ref LL_SYSCFG_SPI1TX_RMP_DMA1_CH5\r\n * @arg @ref LL_SYSCFG_SPI1TX_RMP_DMA1_CH7\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapDMA_SPI(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR3, (Remap >> 16U), (Remap & 0x0000FFFF));\r\n}\r\n#endif /* SYSCFG_CFGR3_SPI1_RX_DMA_RMP */\r\n\r\n#if defined(SYSCFG_CFGR3_I2C1_RX_DMA_RMP)\r\n/**\r\n * @brief Set DMA request remapping bits for I2C\r\n * @rmtoll SYSCFG_CFGR3 I2C1_RX_DMA_RMP LL_SYSCFG_SetRemapDMA_I2C\\n\r\n * SYSCFG_CFGR3 I2C1_TX_DMA_RMP LL_SYSCFG_SetRemapDMA_I2C\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_I2C1RX_RMP_DMA1_CH7\r\n * @arg @ref LL_SYSCFG_I2C1RX_RMP_DMA1_CH3\r\n * @arg @ref LL_SYSCFG_I2C1RX_RMP_DMA1_CH5\r\n * @arg @ref LL_SYSCFG_I2C1TX_RMP_DMA1_CH6\r\n * @arg @ref LL_SYSCFG_I2C1TX_RMP_DMA1_CH2\r\n * @arg @ref LL_SYSCFG_I2C1TX_RMP_DMA1_CH4\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapDMA_I2C(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR3, (Remap >> 16U), (Remap & 0x0000FFFF));\r\n}\r\n#endif /* SYSCFG_CFGR3_I2C1_RX_DMA_RMP */\r\n\r\n#if defined(SYSCFG_CFGR1_ADC24_DMA_RMP) || defined(SYSCFG_CFGR3_ADC2_DMA_RMP)\r\n/**\r\n * @brief Set DMA request remapping bits for ADC\r\n * @rmtoll SYSCFG_CFGR1 ADC24_DMA_RMP LL_SYSCFG_SetRemapDMA_ADC\\n\r\n * SYSCFG_CFGR3 ADC2_DMA_RMP LL_SYSCFG_SetRemapDMA_ADC\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_ADC24_RMP_DMA2_CH12 (*)\r\n * @arg @ref LL_SYSCFG_ADC24_RMP_DMA2_CH34 (*)\r\n * @arg @ref LL_SYSCFG_ADC2_RMP_DMA1_CH2 (*)\r\n * @arg @ref LL_SYSCFG_ADC2_RMP_DMA1_CH4 (*)\r\n * @arg @ref LL_SYSCFG_ADC2_RMP_DMA2 (*)\r\n * @arg @ref LL_SYSCFG_ADC2_RMP_DMA1 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapDMA_ADC(uint32_t Remap)\r\n{\r\n __IO uint32_t *reg = (__IO uint32_t *)(uint32_t)(SYSCFG_BASE + (Remap >> 24U)); \r\n MODIFY_REG(*reg, (Remap & 0x00FF0000U) >> 8U, (Remap & 0x0000FFFFU));\r\n}\r\n#endif /* SYSCFG_CFGR1_ADC24_DMA_RMP || SYSCFG_CFGR3_ADC2_DMA_RMP */\r\n\r\n/**\r\n * @brief Set DMA request remapping bits for DAC\r\n * @rmtoll SYSCFG_CFGR1 TIM6DAC1Ch1_DMA_RMP LL_SYSCFG_SetRemapDMA_DAC\\n\r\n * SYSCFG_CFGR1 DAC2Ch1_DMA_RMP LL_SYSCFG_SetRemapDMA_DAC\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_DAC1_CH1_RMP_DMA2_CH3\r\n * @arg @ref LL_SYSCFG_DAC1_CH1_RMP_DMA1_CH3\r\n * @arg @ref LL_SYSCFG_DAC1_OUT2_RMP_DMA2_CH4 (*)\r\n * @arg @ref LL_SYSCFG_DAC1_OUT2_RMP_DMA1_CH4 (*)\r\n * @arg @ref LL_SYSCFG_DAC2_OUT1_RMP_DMA2_CH5 (*)\r\n * @arg @ref LL_SYSCFG_DAC2_OUT1_RMP_DMA1_CH5 (*)\r\n * @arg @ref LL_SYSCFG_DAC2_CH1_RMP_NO (*)\r\n * @arg @ref LL_SYSCFG_DAC2_CH1_RMP_DMA1_CH5 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapDMA_DAC(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR1, (Remap & 0x00FF0000U) >> 8U, (Remap & 0x0000FF00U));\r\n}\r\n\r\n/**\r\n * @brief Set DMA request remapping bits for TIM\r\n * @rmtoll SYSCFG_CFGR1 TIM16_DMA_RMP LL_SYSCFG_SetRemapDMA_TIM\\n\r\n * SYSCFG_CFGR1 TIM17_DMA_RMP LL_SYSCFG_SetRemapDMA_TIM\\n\r\n * SYSCFG_CFGR1 TIM6DAC1Ch1_DMA_RMP LL_SYSCFG_SetRemapDMA_TIM\\n\r\n * SYSCFG_CFGR1 TIM7DAC1Ch2_DMA_RMP LL_SYSCFG_SetRemapDMA_TIM\\n\r\n * SYSCFG_CFGR1 TIM18DAC2Ch1_DMA_RMP LL_SYSCFG_SetRemapDMA_TIM\r\n * @param Remap This parameter can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_TIM16_RMP_DMA1_CH3 or @ref LL_SYSCFG_TIM16_RMP_DMA1_CH6\r\n * @arg @ref LL_SYSCFG_TIM17_RMP_DMA1_CH1 or @ref LL_SYSCFG_TIM17_RMP_DMA1_CH7\r\n * @arg @ref LL_SYSCFG_TIM6_RMP_DMA2_CH3 or @ref LL_SYSCFG_TIM6_RMP_DMA1_CH3\r\n * @arg @ref LL_SYSCFG_TIM7_RMP_DMA2_CH4 or @ref LL_SYSCFG_TIM7_RMP_DMA1_CH4 (*)\r\n * @arg @ref LL_SYSCFG_TIM18_RMP_DMA2_CH5 or @ref LL_SYSCFG_TIM18_RMP_DMA1_CH5 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapDMA_TIM(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR1, (Remap & 0x00FF0000U) >> 8U, (Remap & 0x0000FF00U));\r\n}\r\n\r\n#if defined(SYSCFG_CFGR1_TIM1_ITR3_RMP) || defined(SYSCFG_CFGR1_ENCODER_MODE)\r\n/**\r\n * @brief Set Timer input remap\r\n * @rmtoll SYSCFG_CFGR1 TIM1_ITR3_RMP LL_SYSCFG_SetRemapInput_TIM\\n\r\n * SYSCFG_CFGR1 ENCODER_MODE LL_SYSCFG_SetRemapInput_TIM\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_TIM1_ITR3_RMP_TIM4_TRGO (*)\r\n * @arg @ref LL_SYSCFG_TIM1_ITR3_RMP_TIM17_OC (*)\r\n * @arg @ref LL_SYSCFG_TIM15_ENCODEMODE_NOREDIRECTION (*)\r\n * @arg @ref LL_SYSCFG_TIM15_ENCODEMODE_TIM2 (*)\r\n * @arg @ref LL_SYSCFG_TIM15_ENCODEMODE_TIM3 (*)\r\n * @arg @ref LL_SYSCFG_TIM15_ENCODEMODE_TIM4 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapInput_TIM(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR1, (Remap & 0xFF00FF00U) >> 8U, (Remap & 0x00FF00FFU));\r\n}\r\n#endif /* SYSCFG_CFGR1_TIM1_ITR3_RMP || SYSCFG_CFGR1_ENCODER_MODE */\r\n\r\n#if defined(SYSCFG_CFGR4_ADC12_EXT2_RMP)\r\n/**\r\n * @brief Set ADC Trigger remap\r\n * @rmtoll SYSCFG_CFGR4 ADC12_EXT2_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_EXT3_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_EXT5_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_EXT13_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_EXT15_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_JEXT3_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_JEXT6_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC12_JEXT13_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_EXT5_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_EXT6_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_EXT15_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_JEXT5_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_JEXT11_RMP LL_SYSCFG_SetRemapTrigger_ADC\\n\r\n * SYSCFG_CFGR4 ADC34_JEXT14_RMP LL_SYSCFG_SetRemapTrigger_ADC\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_ADC12_EXT2_RMP_TIM1_CC3\r\n * @arg @ref LL_SYSCFG_ADC12_EXT2_RMP_TIM20_TRGO\r\n * @arg @ref LL_SYSCFG_ADC12_EXT3_RMP_TIM2_CC2\r\n * @arg @ref LL_SYSCFG_ADC12_EXT3_RMP_TIM20_TRGO2\r\n * @arg @ref LL_SYSCFG_ADC12_EXT5_RMP_TIM4_CC4\r\n * @arg @ref LL_SYSCFG_ADC12_EXT5_RMP_TIM20_CC1\r\n * @arg @ref LL_SYSCFG_ADC12_EXT13_RMP_TIM6_TRGO\r\n * @arg @ref LL_SYSCFG_ADC12_EXT13_RMP_TIM20_CC2\r\n * @arg @ref LL_SYSCFG_ADC12_EXT15_RMP_TIM3_CC4\r\n * @arg @ref LL_SYSCFG_ADC12_EXT15_RMP_TIM20_CC3\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT3_RMP_TIM2_CC1\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT3_RMP_TIM20_TRGO\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT6_RMP_EXTI_LINE_15\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT6_RMP_TIM20_TRGO2\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT13_RMP_TIM3_CC1\r\n * @arg @ref LL_SYSCFG_ADC12_JEXT13_RMP_TIM20_CC4\r\n * @arg @ref LL_SYSCFG_ADC34_EXT5_RMP_EXTI_LINE_2\r\n * @arg @ref LL_SYSCFG_ADC34_EXT5_RMP_TIM20_TRGO\r\n * @arg @ref LL_SYSCFG_ADC34_EXT6_RMP_TIM4_CC1\r\n * @arg @ref LL_SYSCFG_ADC34_EXT6_RMP_TIM20_TRGO2\r\n * @arg @ref LL_SYSCFG_ADC34_EXT15_RMP_TIM2_CC1\r\n * @arg @ref LL_SYSCFG_ADC34_EXT15_RMP_TIM20_CC1\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT5_RMP_TIM4_CC3\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT5_RMP_TIM20_TRGO\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT11_RMP_TIM1_CC3\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT11_RMP_TIM20_TRGO2\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT14_RMP_TIM7_TRGO\r\n * @arg @ref LL_SYSCFG_ADC34_JEXT14_RMP_TIM20_CC2\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapTrigger_ADC(uint32_t Remap)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR4, (Remap & 0xFFFF0000U) >> 16U, (Remap & 0x0000FFFFU));\r\n}\r\n#endif /* SYSCFG_CFGR4_ADC12_EXT2_RMP */\r\n\r\n#if defined(SYSCFG_CFGR1_DAC1_TRIG1_RMP) || defined(SYSCFG_CFGR3_TRIGGER_RMP)\r\n/**\r\n * @brief Set DAC Trigger remap\r\n * @rmtoll SYSCFG_CFGR1 DAC1_TRIG1_RMP LL_SYSCFG_SetRemapTrigger_DAC\\n\r\n * SYSCFG_CFGR3 DAC1_TRG3_RMP LL_SYSCFG_SetRemapTrigger_DAC\\n\r\n * SYSCFG_CFGR3 DAC1_TRG5_RMP LL_SYSCFG_SetRemapTrigger_DAC\r\n * @param Remap This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG1_RMP_TIM8_TRGO (*)\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG1_RMP_TIM3_TRGO (*)\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG3_RMP_TIM15_TRGO (*)\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG3_RMP_HRTIM1_DAC1_TRIG1 (*)\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG5_RMP_NO (*)\r\n * @arg @ref LL_SYSCFG_DAC1_TRIG5_RMP_HRTIM1_DAC1_TRIG2 (*)\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetRemapTrigger_DAC(uint32_t Remap)\r\n{\r\n __IO uint32_t *reg = (__IO uint32_t *)(uint32_t)(SYSCFG_BASE + (Remap >> 24U)); \r\n MODIFY_REG(*reg, (Remap & 0x00F00F00U) >> 4U, (Remap & 0x000F00F0U));\r\n}\r\n#endif /* SYSCFG_CFGR1_DAC1_TRIG1_RMP || SYSCFG_CFGR3_TRIGGER_RMP */\r\n\r\n#if defined(SYSCFG_CFGR1_USB_IT_RMP)\r\n/**\r\n * @brief Enable USB interrupt remap\r\n * @note Remap the USB interrupts (USB_HP, USB_LP and USB_WKUP) on interrupt lines 74, 75 and 76\r\n * respectively\r\n * @rmtoll SYSCFG_CFGR1 USB_IT_RMP LL_SYSCFG_EnableRemapIT_USB\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableRemapIT_USB(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_USB_IT_RMP);\r\n}\r\n\r\n/**\r\n * @brief Disable USB interrupt remap\r\n * @rmtoll SYSCFG_CFGR1 USB_IT_RMP LL_SYSCFG_DisableRemapIT_USB\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableRemapIT_USB(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_USB_IT_RMP);\r\n}\r\n#endif /* SYSCFG_CFGR1_USB_IT_RMP */\r\n\r\n#if defined(SYSCFG_CFGR1_VBAT)\r\n/**\r\n * @brief Enable VBAT monitoring (to enable the power switch to deliver VBAT voltage on ADC channel 18 input)\r\n * @rmtoll SYSCFG_CFGR1 VBAT LL_SYSCFG_EnableVBATMonitoring\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableVBATMonitoring(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_VBAT);\r\n}\r\n\r\n/**\r\n * @brief Disable VBAT monitoring\r\n * @rmtoll SYSCFG_CFGR1 VBAT LL_SYSCFG_DisableVBATMonitoring\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableVBATMonitoring(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_VBAT);\r\n}\r\n#endif /* SYSCFG_CFGR1_VBAT */\r\n\r\n/**\r\n * @brief Enable the I2C fast mode plus driving capability.\r\n * @rmtoll SYSCFG_CFGR1 I2C_PB6_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB7_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB8_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB9_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C1_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C2_FMP LL_SYSCFG_EnableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C3_FMP LL_SYSCFG_EnableFastModePlus\r\n * @param ConfigFastModePlus This parameter can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB6\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB7\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB8\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB9\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C1\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C2 (*)\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableFastModePlus(uint32_t ConfigFastModePlus)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, ConfigFastModePlus);\r\n}\r\n\r\n/**\r\n * @brief Disable the I2C fast mode plus driving capability.\r\n * @rmtoll SYSCFG_CFGR1 I2C_PB6_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB7_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB8_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C_PB9_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C1_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C2_FMP LL_SYSCFG_DisableFastModePlus\\n\r\n * SYSCFG_CFGR1 I2C3_FMP LL_SYSCFG_DisableFastModePlus\r\n * @param ConfigFastModePlus This parameter can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB6\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB7\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB8\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_PB9\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C1\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C2 (*)\r\n * @arg @ref LL_SYSCFG_I2C_FASTMODEPLUS_I2C3 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableFastModePlus(uint32_t ConfigFastModePlus)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, ConfigFastModePlus);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Invalid operation Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_0 LL_SYSCFG_EnableIT_FPU_IOC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_IOC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_0);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Divide-by-zero Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_1 LL_SYSCFG_EnableIT_FPU_DZC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_DZC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_1);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Underflow Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_2 LL_SYSCFG_EnableIT_FPU_UFC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_UFC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_2);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Overflow Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_3 LL_SYSCFG_EnableIT_FPU_OFC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_OFC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_3);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Input denormal Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_4 LL_SYSCFG_EnableIT_FPU_IDC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_IDC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_4);\r\n}\r\n\r\n/**\r\n * @brief Enable Floating Point Unit Inexact Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_5 LL_SYSCFG_EnableIT_FPU_IXC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableIT_FPU_IXC(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_5);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Invalid operation Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_0 LL_SYSCFG_DisableIT_FPU_IOC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_IOC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_0);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Divide-by-zero Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_1 LL_SYSCFG_DisableIT_FPU_DZC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_DZC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_1);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Underflow Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_2 LL_SYSCFG_DisableIT_FPU_UFC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_UFC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_2);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Overflow Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_3 LL_SYSCFG_DisableIT_FPU_OFC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_OFC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_3);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Input denormal Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_4 LL_SYSCFG_DisableIT_FPU_IDC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_IDC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_4);\r\n}\r\n\r\n/**\r\n * @brief Disable Floating Point Unit Inexact Interrupt\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_5 LL_SYSCFG_DisableIT_FPU_IXC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableIT_FPU_IXC(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_5);\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Invalid operation Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_0 LL_SYSCFG_IsEnabledIT_FPU_IOC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_IOC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_0) == (SYSCFG_CFGR1_FPU_IE_0));\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Divide-by-zero Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_1 LL_SYSCFG_IsEnabledIT_FPU_DZC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_DZC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_1) == (SYSCFG_CFGR1_FPU_IE_1));\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Underflow Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_2 LL_SYSCFG_IsEnabledIT_FPU_UFC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_UFC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_2) == (SYSCFG_CFGR1_FPU_IE_2));\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Overflow Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_3 LL_SYSCFG_IsEnabledIT_FPU_OFC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_OFC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_3) == (SYSCFG_CFGR1_FPU_IE_3));\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Input denormal Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_4 LL_SYSCFG_IsEnabledIT_FPU_IDC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_IDC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_4) == (SYSCFG_CFGR1_FPU_IE_4));\r\n}\r\n\r\n/**\r\n * @brief Check if Floating Point Unit Inexact Interrupt source is enabled or disabled.\r\n * @rmtoll SYSCFG_CFGR1 FPU_IE_5 LL_SYSCFG_IsEnabledIT_FPU_IXC\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsEnabledIT_FPU_IXC(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_FPU_IE_5) == (SYSCFG_CFGR1_FPU_IE_5));\r\n}\r\n\r\n/**\r\n * @brief Configure source input for the EXTI external interrupt.\r\n * @rmtoll SYSCFG_EXTICR1 EXTI0 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI1 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI2 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI3 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI4 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI5 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI6 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI7 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI8 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI9 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI10 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI11 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI12 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI13 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI14 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI15 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI0 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI1 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI2 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI3 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI4 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI5 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI6 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI7 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI8 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI9 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI10 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI11 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI12 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI13 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI14 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI15 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI0 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI1 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI2 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI3 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI4 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI5 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI6 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI7 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI8 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI9 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI10 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI11 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI12 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI13 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI14 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI15 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI0 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI1 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI2 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI3 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI4 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI5 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI6 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI7 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI8 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI9 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI10 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI11 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI12 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI13 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI14 LL_SYSCFG_SetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI15 LL_SYSCFG_SetEXTISource\r\n * @param Port This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_EXTI_PORTA\r\n * @arg @ref LL_SYSCFG_EXTI_PORTB\r\n * @arg @ref LL_SYSCFG_EXTI_PORTC\r\n * @arg @ref LL_SYSCFG_EXTI_PORTD\r\n * @arg @ref LL_SYSCFG_EXTI_PORTE (*)\r\n * @arg @ref LL_SYSCFG_EXTI_PORTF\r\n * @arg @ref LL_SYSCFG_EXTI_PORTG (*)\r\n * @arg @ref LL_SYSCFG_EXTI_PORTH (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @param Line This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_EXTI_LINE0\r\n * @arg @ref LL_SYSCFG_EXTI_LINE1\r\n * @arg @ref LL_SYSCFG_EXTI_LINE2\r\n * @arg @ref LL_SYSCFG_EXTI_LINE3\r\n * @arg @ref LL_SYSCFG_EXTI_LINE4\r\n * @arg @ref LL_SYSCFG_EXTI_LINE5\r\n * @arg @ref LL_SYSCFG_EXTI_LINE6\r\n * @arg @ref LL_SYSCFG_EXTI_LINE7\r\n * @arg @ref LL_SYSCFG_EXTI_LINE8\r\n * @arg @ref LL_SYSCFG_EXTI_LINE9\r\n * @arg @ref LL_SYSCFG_EXTI_LINE10\r\n * @arg @ref LL_SYSCFG_EXTI_LINE11\r\n * @arg @ref LL_SYSCFG_EXTI_LINE12\r\n * @arg @ref LL_SYSCFG_EXTI_LINE13\r\n * @arg @ref LL_SYSCFG_EXTI_LINE14\r\n * @arg @ref LL_SYSCFG_EXTI_LINE15\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetEXTISource(uint32_t Port, uint32_t Line)\r\n{\r\n MODIFY_REG(SYSCFG->EXTICR[Line & 0xFF], (Line >> 16U), Port << POSITION_VAL((Line >> 16U)));\r\n}\r\n\r\n/**\r\n * @brief Get the configured defined for specific EXTI Line\r\n * @rmtoll SYSCFG_EXTICR1 EXTI0 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI1 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI2 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI3 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI4 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI5 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI6 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI7 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI8 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI9 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI10 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI11 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI12 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI13 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI14 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR1 EXTI15 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI0 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI1 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI2 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI3 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI4 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI5 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI6 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI7 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI8 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI9 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI10 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI11 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI12 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI13 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI14 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR2 EXTI15 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI0 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI1 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI2 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI3 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI4 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI5 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI6 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI7 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI8 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI9 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI10 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI11 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI12 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI13 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI14 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR3 EXTI15 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI0 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI1 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI2 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI3 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI4 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI5 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI6 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI7 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI8 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI9 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI10 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI11 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI12 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI13 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI14 LL_SYSCFG_GetEXTISource\\n\r\n * SYSCFG_EXTICR4 EXTI15 LL_SYSCFG_GetEXTISource\r\n * @param Line This parameter can be one of the following values:\r\n * @arg @ref LL_SYSCFG_EXTI_LINE0\r\n * @arg @ref LL_SYSCFG_EXTI_LINE1\r\n * @arg @ref LL_SYSCFG_EXTI_LINE2\r\n * @arg @ref LL_SYSCFG_EXTI_LINE3\r\n * @arg @ref LL_SYSCFG_EXTI_LINE4\r\n * @arg @ref LL_SYSCFG_EXTI_LINE5\r\n * @arg @ref LL_SYSCFG_EXTI_LINE6\r\n * @arg @ref LL_SYSCFG_EXTI_LINE7\r\n * @arg @ref LL_SYSCFG_EXTI_LINE8\r\n * @arg @ref LL_SYSCFG_EXTI_LINE9\r\n * @arg @ref LL_SYSCFG_EXTI_LINE10\r\n * @arg @ref LL_SYSCFG_EXTI_LINE11\r\n * @arg @ref LL_SYSCFG_EXTI_LINE12\r\n * @arg @ref LL_SYSCFG_EXTI_LINE13\r\n * @arg @ref LL_SYSCFG_EXTI_LINE14\r\n * @arg @ref LL_SYSCFG_EXTI_LINE15\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_SYSCFG_EXTI_PORTA\r\n * @arg @ref LL_SYSCFG_EXTI_PORTB\r\n * @arg @ref LL_SYSCFG_EXTI_PORTC\r\n * @arg @ref LL_SYSCFG_EXTI_PORTD\r\n * @arg @ref LL_SYSCFG_EXTI_PORTE (*)\r\n * @arg @ref LL_SYSCFG_EXTI_PORTF\r\n * @arg @ref LL_SYSCFG_EXTI_PORTG (*)\r\n * @arg @ref LL_SYSCFG_EXTI_PORTH (*)\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_GetEXTISource(uint32_t Line)\r\n{\r\n return (uint32_t)(READ_BIT(SYSCFG->EXTICR[Line & 0xFF], (Line >> 16U)) >> POSITION_VAL(Line >> 16U));\r\n}\r\n\r\n/**\r\n * @brief Set connections to TIMx Break inputs\r\n * @rmtoll SYSCFG_CFGR2 LOCKUP_LOCK LL_SYSCFG_SetTIMBreakInputs\\n\r\n * SYSCFG_CFGR2 SRAM_PARITY_LOCK LL_SYSCFG_SetTIMBreakInputs\\n\r\n * SYSCFG_CFGR2 PVD_LOCK LL_SYSCFG_SetTIMBreakInputs\r\n * @param Break This parameter can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_TIMBREAK_PVD (*)\r\n * @arg @ref LL_SYSCFG_TIMBREAK_SRAM_PARITY (*)\r\n * @arg @ref LL_SYSCFG_TIMBREAK_LOCKUP\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_SetTIMBreakInputs(uint32_t Break)\r\n{\r\n MODIFY_REG(SYSCFG->CFGR2, SYSCFG_MASK_TIM_BREAK, Break);\r\n}\r\n\r\n/**\r\n * @brief Get connections to TIMx Break inputs\r\n * @rmtoll SYSCFG_CFGR2 LOCKUP_LOCK LL_SYSCFG_GetTIMBreakInputs\\n\r\n * SYSCFG_CFGR2 SRAM_PARITY_LOCK LL_SYSCFG_GetTIMBreakInputs\\n\r\n * SYSCFG_CFGR2 PVD_LOCK LL_SYSCFG_GetTIMBreakInputs\r\n * @retval Returned value can be can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_TIMBREAK_PVD (*)\r\n * @arg @ref LL_SYSCFG_TIMBREAK_SRAM_PARITY (*)\r\n * @arg @ref LL_SYSCFG_TIMBREAK_LOCKUP\r\n *\r\n * (*) value not defined in all devices.\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_GetTIMBreakInputs(void)\r\n{\r\n return (uint32_t)(READ_BIT(SYSCFG->CFGR2, SYSCFG_MASK_TIM_BREAK));\r\n}\r\n\r\n#if defined(SYSCFG_CFGR2_BYP_ADDR_PAR)\r\n/**\r\n * @brief Disable RAM Parity Check Disable\r\n * @rmtoll SYSCFG_CFGR2 BYP_ADDR_PAR LL_SYSCFG_DisableSRAMParityCheck\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_DisableSRAMParityCheck(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_BYP_ADDR_PAR);\r\n}\r\n#endif /* SYSCFG_CFGR2_BYP_ADDR_PAR */\r\n\r\n#if defined(SYSCFG_CFGR2_SRAM_PE)\r\n/**\r\n * @brief Check if SRAM parity error detected\r\n * @rmtoll SYSCFG_CFGR2 SRAM_PE LL_SYSCFG_IsActiveFlag_SP\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_SYSCFG_IsActiveFlag_SP(void)\r\n{\r\n return (READ_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SRAM_PE) == (SYSCFG_CFGR2_SRAM_PE));\r\n}\r\n\r\n/**\r\n * @brief Clear SRAM parity error flag\r\n * @rmtoll SYSCFG_CFGR2 SRAM_PE LL_SYSCFG_ClearFlag_SP\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_ClearFlag_SP(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SRAM_PE);\r\n}\r\n#endif /* SYSCFG_CFGR2_SRAM_PE */\r\n\r\n#if defined(SYSCFG_RCR_PAGE0)\r\n/**\r\n * @brief Enable CCM SRAM page write protection\r\n * @note Write protection is cleared only by a system reset\r\n * @rmtoll SYSCFG_RCR PAGE0 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE1 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE2 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE3 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE4 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE5 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE6 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE7 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE8 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE9 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE10 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE11 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE12 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE13 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE14 LL_SYSCFG_EnableCCM_SRAMPageWRP\\n\r\n * SYSCFG_RCR PAGE15 LL_SYSCFG_EnableCCM_SRAMPageWRP\r\n * @param PageWRP This parameter can be a combination of the following values:\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE0\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE1\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE2\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE3\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE4 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE5 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE6 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE7 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE8 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE9 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE10 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE11 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE12 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE13 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE14 (*)\r\n * @arg @ref LL_SYSCFG_CCMSRAMWRP_PAGE15 (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_SYSCFG_EnableCCM_SRAMPageWRP(uint32_t PageWRP)\r\n{\r\n SET_BIT(SYSCFG->RCR, PageWRP);\r\n}\r\n#endif /* SYSCFG_RCR_PAGE0 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSTEM_LL_EF_DBGMCU DBGMCU\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the device identifier\r\n * @note For STM32F303xC, STM32F358xx and STM32F302xC devices, the device ID is 0x422\r\n * @note For STM32F373xx and STM32F378xx devices, the device ID is 0x432\r\n * @note For STM32F303x8, STM32F334xx and STM32F328xx devices, the device ID is 0x438.\r\n * @note For STM32F302x8, STM32F301x8 and STM32F318xx devices, the device ID is 0x439\r\n * @note For STM32F303xE, STM32F398xx and STM32F302xE devices, the device ID is 0x446\r\n * @rmtoll DBGMCU_IDCODE DEV_ID LL_DBGMCU_GetDeviceID\r\n * @retval Values between Min_Data=0x00 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DBGMCU_GetDeviceID(void)\r\n{\r\n return (uint32_t)(READ_BIT(DBGMCU->IDCODE, DBGMCU_IDCODE_DEV_ID));\r\n}\r\n\r\n/**\r\n * @brief Return the device revision identifier\r\n * @note This field indicates the revision of the device.\r\n * @rmtoll DBGMCU_IDCODE REV_ID LL_DBGMCU_GetRevisionID\r\n * @retval Values between Min_Data=0x00 and Max_Data=0xFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_DBGMCU_GetRevisionID(void)\r\n{\r\n return (uint32_t)(READ_BIT(DBGMCU->IDCODE, DBGMCU_IDCODE_REV_ID) >> DBGMCU_IDCODE_REV_ID_Pos);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during SLEEP mode\r\n * @rmtoll DBGMCU_CR DBG_SLEEP LL_DBGMCU_EnableDBGSleepMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_EnableDBGSleepMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during SLEEP mode\r\n * @rmtoll DBGMCU_CR DBG_SLEEP LL_DBGMCU_DisableDBGSleepMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_DisableDBGSleepMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STOP mode\r\n * @rmtoll DBGMCU_CR DBG_STOP LL_DBGMCU_EnableDBGStopMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_EnableDBGStopMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STOP mode\r\n * @rmtoll DBGMCU_CR DBG_STOP LL_DBGMCU_DisableDBGStopMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_DisableDBGStopMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STANDBY mode\r\n * @rmtoll DBGMCU_CR DBG_STANDBY LL_DBGMCU_EnableDBGStandbyMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_EnableDBGStandbyMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STANDBY mode\r\n * @rmtoll DBGMCU_CR DBG_STANDBY LL_DBGMCU_DisableDBGStandbyMode\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_DisableDBGStandbyMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Set Trace pin assignment control\r\n * @rmtoll DBGMCU_CR TRACE_IOEN LL_DBGMCU_SetTracePinAssignment\\n\r\n * DBGMCU_CR TRACE_MODE LL_DBGMCU_SetTracePinAssignment\r\n * @param PinAssignment This parameter can be one of the following values:\r\n * @arg @ref LL_DBGMCU_TRACE_NONE\r\n * @arg @ref LL_DBGMCU_TRACE_ASYNCH\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE1\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE2\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE4\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_SetTracePinAssignment(uint32_t PinAssignment)\r\n{\r\n MODIFY_REG(DBGMCU->CR, DBGMCU_CR_TRACE_IOEN | DBGMCU_CR_TRACE_MODE, PinAssignment);\r\n}\r\n\r\n/**\r\n * @brief Get Trace pin assignment control\r\n * @rmtoll DBGMCU_CR TRACE_IOEN LL_DBGMCU_GetTracePinAssignment\\n\r\n * DBGMCU_CR TRACE_MODE LL_DBGMCU_GetTracePinAssignment\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_DBGMCU_TRACE_NONE\r\n * @arg @ref LL_DBGMCU_TRACE_ASYNCH\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE1\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE2\r\n * @arg @ref LL_DBGMCU_TRACE_SYNCH_SIZE4\r\n */\r\n__STATIC_INLINE uint32_t LL_DBGMCU_GetTracePinAssignment(void)\r\n{\r\n return (uint32_t)(READ_BIT(DBGMCU->CR, DBGMCU_CR_TRACE_IOEN | DBGMCU_CR_TRACE_MODE));\r\n}\r\n\r\n/**\r\n * @brief Freeze APB1 peripherals (group1 peripherals)\r\n * @rmtoll APB1_FZ DBG_TIM2_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM3_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM4_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM5_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM6_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM7_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM12_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM13_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM14_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_TIM18_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_RTC_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_WWDG_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_IWDG_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_I2C1_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_I2C2_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_I2C3_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_FreezePeriph\\n\r\n * APB1_FZ DBG_CAN_STOP LL_DBGMCU_APB1_GRP1_FreezePeriph\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM2_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM3_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM4_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM5_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM6_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM7_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM12_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM13_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM14_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM18_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_RTC_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_WWDG_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_IWDG_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C1_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C2_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C3_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_CAN_STOP (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_APB1_GRP1_FreezePeriph(uint32_t Periphs)\r\n{\r\n SET_BIT(DBGMCU->APB1FZ, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Unfreeze APB1 peripherals (group1 peripherals)\r\n * @rmtoll APB1_FZ DBG_TIM2_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM3_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM4_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM5_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM6_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM7_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM12_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM13_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM14_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_TIM18_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_RTC_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_WWDG_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_IWDG_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_I2C1_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_I2C2_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_I2C3_SMBUS_TIMEOUT LL_DBGMCU_APB1_GRP1_UnFreezePeriph\\n\r\n * APB1_FZ DBG_CAN_STOP LL_DBGMCU_APB1_GRP1_UnFreezePeriph\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM2_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM3_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM4_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM5_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM6_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM7_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM12_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM13_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM14_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_TIM18_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_RTC_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_WWDG_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_IWDG_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C1_STOP\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C2_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_I2C3_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB1_GRP1_CAN_STOP (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_APB1_GRP1_UnFreezePeriph(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(DBGMCU->APB1FZ, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Freeze APB2 peripherals\r\n * @rmtoll APB2_FZ DBG_TIM1_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM8_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM15_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM16_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM17_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM19_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_TIM20_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\\n\r\n * APB2_FZ DBG_HRTIM1_STOP LL_DBGMCU_APB2_GRP1_FreezePeriph\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM1_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM8_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM15_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM16_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM17_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM19_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM20_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_HRTIM1_STOP (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_APB2_GRP1_FreezePeriph(uint32_t Periphs)\r\n{\r\n SET_BIT(DBGMCU->APB2FZ, Periphs);\r\n}\r\n\r\n/**\r\n * @brief Unfreeze APB2 peripherals\r\n * @rmtoll APB2_FZ DBG_TIM1_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM8_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM15_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM16_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM17_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM19_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_TIM20_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\\n\r\n * APB2_FZ DBG_HRTIM1_STOP LL_DBGMCU_APB2_GRP1_UnFreezePeriph\r\n * @param Periphs This parameter can be a combination of the following values:\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM1_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM8_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM15_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM16_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM17_STOP\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM19_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_TIM20_STOP (*)\r\n * @arg @ref LL_DBGMCU_APB2_GRP1_HRTIM1_STOP (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_DBGMCU_APB2_GRP1_UnFreezePeriph(uint32_t Periphs)\r\n{\r\n CLEAR_BIT(DBGMCU->APB2FZ, Periphs);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSTEM_LL_EF_FLASH FLASH\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set FLASH Latency\r\n * @rmtoll FLASH_ACR LATENCY LL_FLASH_SetLatency\r\n * @param Latency This parameter can be one of the following values:\r\n * @arg @ref LL_FLASH_LATENCY_0\r\n * @arg @ref LL_FLASH_LATENCY_1\r\n * @arg @ref LL_FLASH_LATENCY_2\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_FLASH_SetLatency(uint32_t Latency)\r\n{\r\n MODIFY_REG(FLASH->ACR, FLASH_ACR_LATENCY, Latency);\r\n}\r\n\r\n/**\r\n * @brief Get FLASH Latency\r\n * @rmtoll FLASH_ACR LATENCY LL_FLASH_GetLatency\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_FLASH_LATENCY_0\r\n * @arg @ref LL_FLASH_LATENCY_1\r\n * @arg @ref LL_FLASH_LATENCY_2\r\n */\r\n__STATIC_INLINE uint32_t LL_FLASH_GetLatency(void)\r\n{\r\n return (uint32_t)(READ_BIT(FLASH->ACR, FLASH_ACR_LATENCY));\r\n}\r\n\r\n/**\r\n * @brief Enable Prefetch\r\n * @rmtoll FLASH_ACR PRFTBE LL_FLASH_EnablePrefetch\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_FLASH_EnablePrefetch(void)\r\n{\r\n SET_BIT(FLASH->ACR, FLASH_ACR_PRFTBE );\r\n}\r\n\r\n/**\r\n * @brief Disable Prefetch\r\n * @rmtoll FLASH_ACR PRFTBE LL_FLASH_DisablePrefetch\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_FLASH_DisablePrefetch(void)\r\n{\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_PRFTBE );\r\n}\r\n\r\n/**\r\n * @brief Check if Prefetch buffer is enabled\r\n * @rmtoll FLASH_ACR PRFTBS LL_FLASH_IsPrefetchEnabled\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_FLASH_IsPrefetchEnabled(void)\r\n{\r\n return (READ_BIT(FLASH->ACR, FLASH_ACR_PRFTBS) == (FLASH_ACR_PRFTBS));\r\n}\r\n\r\n#if defined(FLASH_ACR_HLFCYA)\r\n/**\r\n * @brief Enable Flash Half Cycle Access\r\n * @rmtoll FLASH_ACR HLFCYA LL_FLASH_EnableHalfCycleAccess\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_FLASH_EnableHalfCycleAccess(void)\r\n{\r\n SET_BIT(FLASH->ACR, FLASH_ACR_HLFCYA);\r\n}\r\n\r\n/**\r\n * @brief Disable Flash Half Cycle Access\r\n * @rmtoll FLASH_ACR HLFCYA LL_FLASH_DisableHalfCycleAccess\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_FLASH_DisableHalfCycleAccess(void)\r\n{\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_HLFCYA);\r\n}\r\n\r\n/**\r\n * @brief Check if Flash Half Cycle Access is enabled or not\r\n * @rmtoll FLASH_ACR HLFCYA LL_FLASH_IsHalfCycleAccessEnabled\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_FLASH_IsHalfCycleAccessEnabled(void)\r\n{\r\n return (READ_BIT(FLASH->ACR, FLASH_ACR_HLFCYA) == (FLASH_ACR_HLFCYA));\r\n}\r\n#endif /* FLASH_ACR_HLFCYA */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined (FLASH) || defined (SYSCFG) || defined (DBGMCU) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_SYSTEM_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_tim.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_TIM_H\r\n#define __STM32F3xx_LL_TIM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (TIM1) || defined (TIM2) || defined (TIM3) || defined (TIM4) || defined (TIM5) || defined (TIM6) || defined (TIM7) || defined (TIM8) || defined (TIM12) || defined (TIM13) || defined (TIM14) || defined (TIM15) || defined (TIM16) || defined (TIM17) || defined (TIM18) || defined (TIM19) || defined (TIM20)\r\n\r\n/** @defgroup TIM_LL TIM\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup TIM_LL_Private_Variables TIM Private Variables\r\n * @{\r\n */\r\nstatic const uint8_t OFFSET_TAB_CCMRx[] =\r\n{\r\n 0x00U, /* 0: TIMx_CH1 */\r\n 0x00U, /* 1: TIMx_CH1N */\r\n 0x00U, /* 2: TIMx_CH2 */\r\n 0x00U, /* 3: TIMx_CH2N */\r\n 0x04U, /* 4: TIMx_CH3 */\r\n 0x04U, /* 5: TIMx_CH3N */\r\n 0x04U, /* 6: TIMx_CH4 */\r\n 0x3CU, /* 7: TIMx_CH5 */\r\n 0x3CU /* 8: TIMx_CH6 */\r\n};\r\n\r\nstatic const uint8_t SHIFT_TAB_OCxx[] =\r\n{\r\n 0U, /* 0: OC1M, OC1FE, OC1PE */\r\n 0U, /* 1: - NA */\r\n 8U, /* 2: OC2M, OC2FE, OC2PE */\r\n 0U, /* 3: - NA */\r\n 0U, /* 4: OC3M, OC3FE, OC3PE */\r\n 0U, /* 5: - NA */\r\n 8U, /* 6: OC4M, OC4FE, OC4PE */\r\n 0U, /* 7: OC5M, OC5FE, OC5PE */\r\n 8U /* 8: OC6M, OC6FE, OC6PE */\r\n};\r\n\r\nstatic const uint8_t SHIFT_TAB_ICxx[] =\r\n{\r\n 0U, /* 0: CC1S, IC1PSC, IC1F */\r\n 0U, /* 1: - NA */\r\n 8U, /* 2: CC2S, IC2PSC, IC2F */\r\n 0U, /* 3: - NA */\r\n 0U, /* 4: CC3S, IC3PSC, IC3F */\r\n 0U, /* 5: - NA */\r\n 8U, /* 6: CC4S, IC4PSC, IC4F */\r\n 0U, /* 7: - NA */\r\n 0U /* 8: - NA */\r\n};\r\n\r\nstatic const uint8_t SHIFT_TAB_CCxP[] =\r\n{\r\n 0U, /* 0: CC1P */\r\n 2U, /* 1: CC1NP */\r\n 4U, /* 2: CC2P */\r\n 6U, /* 3: CC2NP */\r\n 8U, /* 4: CC3P */\r\n 10U, /* 5: CC3NP */\r\n 12U, /* 6: CC4P */\r\n 16U, /* 7: CC5P */\r\n 20U /* 8: CC6P */\r\n};\r\n\r\nstatic const uint8_t SHIFT_TAB_OISx[] =\r\n{\r\n 0U, /* 0: OIS1 */\r\n 1U, /* 1: OIS1N */\r\n 2U, /* 2: OIS2 */\r\n 3U, /* 3: OIS2N */\r\n 4U, /* 4: OIS3 */\r\n 5U, /* 5: OIS3N */\r\n 6U, /* 6: OIS4 */\r\n 8U, /* 7: OIS5 */\r\n 10U /* 8: OIS6 */\r\n};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIM_LL_Private_Constants TIM Private Constants\r\n * @{\r\n */\r\n\r\n\r\n#define TIMx_OR_RMP_SHIFT 16U\r\n#define TIMx_OR_RMP_MASK 0x0000FFFFU\r\n#if defined(TIM1)\r\n#define TIM1_OR_RMP_MASK (TIM1_OR_ETR_RMP << TIMx_OR_RMP_SHIFT)\r\n#endif /* TIM1 */\r\n#if defined (TIM8)\r\n#define TIM8_OR_RMP_MASK (TIM8_OR_ETR_RMP << TIMx_OR_RMP_SHIFT)\r\n#endif /* TIM8 */\r\n#if defined(TIM14)\r\n#define TIM14_OR_RMP_MASK (TIM14_OR_TI1_RMP << TIMx_OR_RMP_SHIFT)\r\n#endif /* TIM14 */\r\n#if defined(TIM16)\r\n#define TIM16_OR_RMP_MASK (TIM16_OR_TI1_RMP << TIMx_OR_RMP_SHIFT)\r\n#endif /* TIM16 */\r\n#if defined(TIM20)\r\n#define TIM20_OR_RMP_MASK (TIM20_OR_ETR_RMP << TIMx_OR_RMP_SHIFT)\r\n#endif /* TIM20 */\r\n\r\n/* Mask used to set the TDG[x:0] of the DTG bits of the TIMx_BDTR register */\r\n#define DT_DELAY_1 ((uint8_t)0x7F)\r\n#define DT_DELAY_2 ((uint8_t)0x3F)\r\n#define DT_DELAY_3 ((uint8_t)0x1F)\r\n#define DT_DELAY_4 ((uint8_t)0x1F)\r\n\r\n/* Mask used to set the DTG[7:5] bits of the DTG bits of the TIMx_BDTR register */\r\n#define DT_RANGE_1 ((uint8_t)0x00)\r\n#define DT_RANGE_2 ((uint8_t)0x80)\r\n#define DT_RANGE_3 ((uint8_t)0xC0)\r\n#define DT_RANGE_4 ((uint8_t)0xE0)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup TIM_LL_Private_Macros TIM Private Macros\r\n * @{\r\n */\r\n/** @brief Convert channel id into channel index.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval none\r\n */\r\n#if defined(TIM_CCR5_CCR5)\r\n#define TIM_GET_CHANNEL_INDEX( __CHANNEL__) \\\r\n (((__CHANNEL__) == LL_TIM_CHANNEL_CH1) ? 0U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH1N) ? 1U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH2) ? 2U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH2N) ? 3U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH3) ? 4U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH3N) ? 5U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH4) ? 6U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH5) ? 7U : 8U)\r\n#else\r\n#define TIM_GET_CHANNEL_INDEX( __CHANNEL__) \\\r\n (((__CHANNEL__) == LL_TIM_CHANNEL_CH1) ? 0U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH1N) ? 1U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH2) ? 2U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH2N) ? 3U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH3) ? 4U :\\\r\n ((__CHANNEL__) == LL_TIM_CHANNEL_CH3N) ? 5U : 6U)\r\n#endif\r\n\r\n/** @brief Calculate the deadtime sampling period(in ps).\r\n * @param __TIMCLK__ timer input clock frequency (in Hz).\r\n * @param __CKD__ This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV1\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV2\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV4\r\n * @retval none\r\n */\r\n#define TIM_CALC_DTS(__TIMCLK__, __CKD__) \\\r\n (((__CKD__) == LL_TIM_CLOCKDIVISION_DIV1) ? ((uint64_t)1000000000000U/(__TIMCLK__)) : \\\r\n ((__CKD__) == LL_TIM_CLOCKDIVISION_DIV2) ? ((uint64_t)1000000000000U/((__TIMCLK__) >> 1U)) : \\\r\n ((uint64_t)1000000000000U/((__TIMCLK__) >> 2U)))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup TIM_LL_ES_INIT TIM Exported Init structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Time Base configuration structure definition.\r\n */\r\ntypedef struct\r\n{\r\n uint16_t Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between Min_Data=0x0000 and Max_Data=0xFFFF.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetPrescaler().*/\r\n\r\n uint32_t CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_LL_EC_COUNTERMODE.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetCounterMode().*/\r\n\r\n uint32_t Autoreload; /*!< Specifies the auto reload value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter must be a number between Min_Data=0x0000 and Max_Data=0xFFFF.\r\n Some timer instances may support 32 bits counters. In that case this parameter must be a number between 0x0000 and 0xFFFFFFFF.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetAutoReload().*/\r\n\r\n uint32_t ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_LL_EC_CLOCKDIVISION.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetClockDivision().*/\r\n\r\n uint8_t RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n This parameter must be a number between 0x00 and 0xFF.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetRepetitionCounter().*/\r\n} LL_TIM_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Output Compare configuration structure definition.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the output mode.\r\n This parameter can be a value of @ref TIM_LL_EC_OCMODE.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetMode().*/\r\n\r\n uint32_t OCState; /*!< Specifies the TIM Output Compare state.\r\n This parameter can be a value of @ref TIM_LL_EC_OCSTATE.\r\n\r\n This feature can be modified afterwards using unitary functions @ref LL_TIM_CC_EnableChannel() or @ref LL_TIM_CC_DisableChannel().*/\r\n\r\n uint32_t OCNState; /*!< Specifies the TIM complementary Output Compare state.\r\n This parameter can be a value of @ref TIM_LL_EC_OCSTATE.\r\n\r\n This feature can be modified afterwards using unitary functions @ref LL_TIM_CC_EnableChannel() or @ref LL_TIM_CC_DisableChannel().*/\r\n\r\n uint32_t CompareValue; /*!< Specifies the Compare value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data=0x0000 and Max_Data=0xFFFF.\r\n\r\n This feature can be modified afterwards using unitary function LL_TIM_OC_SetCompareCHx (x=1..6).*/\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_LL_EC_OCPOLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetPolarity().*/\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_LL_EC_OCPOLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetPolarity().*/\r\n\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_LL_EC_OCIDLESTATE.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetIdleState().*/\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_LL_EC_OCIDLESTATE.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetIdleState().*/\r\n} LL_TIM_OC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Input Capture configuration structure definition.\r\n */\r\n\r\ntypedef struct\r\n{\r\n\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_POLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPolarity().*/\r\n\r\n uint32_t ICActiveInput; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_LL_EC_ACTIVEINPUT.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetActiveInput().*/\r\n\r\n uint32_t ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_LL_EC_ICPSC.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPrescaler().*/\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_FILTER.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetFilter().*/\r\n} LL_TIM_IC_InitTypeDef;\r\n\r\n\r\n/**\r\n * @brief TIM Encoder interface configuration structure definition.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t EncoderMode; /*!< Specifies the encoder resolution (x2 or x4).\r\n This parameter can be a value of @ref TIM_LL_EC_ENCODERMODE.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetEncoderMode().*/\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of TI1 input.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_POLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPolarity().*/\r\n\r\n uint32_t IC1ActiveInput; /*!< Specifies the TI1 input source\r\n This parameter can be a value of @ref TIM_LL_EC_ACTIVEINPUT.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetActiveInput().*/\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the TI1 input prescaler value.\r\n This parameter can be a value of @ref TIM_LL_EC_ICPSC.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPrescaler().*/\r\n\r\n uint32_t IC1Filter; /*!< Specifies the TI1 input filter.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_FILTER.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetFilter().*/\r\n\r\n uint32_t IC2Polarity; /*!< Specifies the active edge of TI2 input.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_POLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPolarity().*/\r\n\r\n uint32_t IC2ActiveInput; /*!< Specifies the TI2 input source\r\n This parameter can be a value of @ref TIM_LL_EC_ACTIVEINPUT.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetActiveInput().*/\r\n\r\n uint32_t IC2Prescaler; /*!< Specifies the TI2 input prescaler value.\r\n This parameter can be a value of @ref TIM_LL_EC_ICPSC.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPrescaler().*/\r\n\r\n uint32_t IC2Filter; /*!< Specifies the TI2 input filter.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_FILTER.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetFilter().*/\r\n\r\n} LL_TIM_ENCODER_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Hall sensor interface configuration structure definition.\r\n */\r\ntypedef struct\r\n{\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of TI1 input.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_POLARITY.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPolarity().*/\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the TI1 input prescaler value.\r\n Prescaler must be set to get a maximum counter period longer than the\r\n time interval between 2 consecutive changes on the Hall inputs.\r\n This parameter can be a value of @ref TIM_LL_EC_ICPSC.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetPrescaler().*/\r\n\r\n uint32_t IC1Filter; /*!< Specifies the TI1 input filter.\r\n This parameter can be a value of @ref TIM_LL_EC_IC_FILTER.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_IC_SetFilter().*/\r\n\r\n uint32_t CommutationDelay; /*!< Specifies the compare value to be loaded into the Capture Compare Register.\r\n A positive pulse (TRGO event) is generated with a programmable delay every time\r\n a change occurs on the Hall inputs.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetCompareCH2().*/\r\n} LL_TIM_HALLSENSOR_InitTypeDef;\r\n\r\n/**\r\n * @brief BDTR (Break and Dead Time) structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OSSRState; /*!< Specifies the Off-State selection used in Run mode.\r\n This parameter can be a value of @ref TIM_LL_EC_OSSR\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetOffStates()\r\n\r\n @note This bit-field cannot be modified as long as LOCK level 2 has been programmed. */\r\n\r\n uint32_t OSSIState; /*!< Specifies the Off-State used in Idle state.\r\n This parameter can be a value of @ref TIM_LL_EC_OSSI\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_SetOffStates()\r\n\r\n @note This bit-field cannot be modified as long as LOCK level 2 has been programmed. */\r\n\r\n uint32_t LockLevel; /*!< Specifies the LOCK level parameters.\r\n This parameter can be a value of @ref TIM_LL_EC_LOCKLEVEL\r\n\r\n @note The LOCK bits can be written only once after the reset. Once the TIMx_BDTR register\r\n has been written, their content is frozen until the next reset.*/\r\n\r\n uint8_t DeadTime; /*!< Specifies the delay time between the switching-off and the\r\n switching-on of the outputs.\r\n This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_OC_SetDeadTime()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1, 2 or 3 has been programmed. */\r\n\r\n uint16_t BreakState; /*!< Specifies whether the TIM Break input is enabled or not.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK_ENABLE\r\n\r\n This feature can be modified afterwards using unitary functions @ref LL_TIM_EnableBRK() or @ref LL_TIM_DisableBRK()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n uint32_t BreakPolarity; /*!< Specifies the TIM Break Input pin polarity.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK_POLARITY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_ConfigBRK()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n#if defined(TIM_BDTR_BKF)\r\n uint32_t BreakFilter; /*!< Specifies the TIM Break Filter.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK_FILTER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_ConfigBRK()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n#endif /* TIM_BDTR_BKF */\r\n#if defined(TIM_BDTR_BK2E)\r\n uint32_t Break2State; /*!< Specifies whether the TIM Break2 input is enabled or not.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK2_ENABLE\r\n\r\n This feature can be modified afterwards using unitary functions @ref LL_TIM_EnableBRK2() or @ref LL_TIM_DisableBRK2()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n uint32_t Break2Polarity; /*!< Specifies the TIM Break2 Input pin polarity.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK2_POLARITY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_ConfigBRK2()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n uint32_t Break2Filter; /*!< Specifies the TIM Break2 Filter.\r\n This parameter can be a value of @ref TIM_LL_EC_BREAK2_FILTER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_TIM_ConfigBRK2()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n\r\n#endif /* TIM_BDTR_BK2E */\r\n uint32_t AutomaticOutput; /*!< Specifies whether the TIM Automatic Output feature is enabled or not.\r\n This parameter can be a value of @ref TIM_LL_EC_AUTOMATICOUTPUT_ENABLE\r\n\r\n This feature can be modified afterwards using unitary functions @ref LL_TIM_EnableAutomaticOutput() or @ref LL_TIM_DisableAutomaticOutput()\r\n\r\n @note This bit-field can not be modified as long as LOCK level 1 has been programmed. */\r\n} LL_TIM_BDTR_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIM_LL_Exported_Constants TIM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_LL_EC_GET_FLAG Get Flags Defines\r\n * @brief Flags defines which can be used with LL_TIM_ReadReg function.\r\n * @{\r\n */\r\n#define LL_TIM_SR_UIF TIM_SR_UIF /*!< Update interrupt flag */\r\n#define LL_TIM_SR_CC1IF TIM_SR_CC1IF /*!< Capture/compare 1 interrupt flag */\r\n#define LL_TIM_SR_CC2IF TIM_SR_CC2IF /*!< Capture/compare 2 interrupt flag */\r\n#define LL_TIM_SR_CC3IF TIM_SR_CC3IF /*!< Capture/compare 3 interrupt flag */\r\n#define LL_TIM_SR_CC4IF TIM_SR_CC4IF /*!< Capture/compare 4 interrupt flag */\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define LL_TIM_SR_CC5IF TIM_SR_CC5IF /*!< Capture/compare 5 interrupt flag */\r\n#define LL_TIM_SR_CC6IF TIM_SR_CC6IF /*!< Capture/compare 6 interrupt flag */\r\n#endif /* TIM_CCMR1_OC1M_3 */\r\n#define LL_TIM_SR_COMIF TIM_SR_COMIF /*!< COM interrupt flag */\r\n#define LL_TIM_SR_TIF TIM_SR_TIF /*!< Trigger interrupt flag */\r\n#define LL_TIM_SR_BIF TIM_SR_BIF /*!< Break interrupt flag */\r\n#define LL_TIM_SR_B2IF TIM_SR_B2IF /*!< Second break interrupt flag */\r\n#define LL_TIM_SR_CC1OF TIM_SR_CC1OF /*!< Capture/Compare 1 overcapture flag */\r\n#define LL_TIM_SR_CC2OF TIM_SR_CC2OF /*!< Capture/Compare 2 overcapture flag */\r\n#define LL_TIM_SR_CC3OF TIM_SR_CC3OF /*!< Capture/Compare 3 overcapture flag */\r\n#define LL_TIM_SR_CC4OF TIM_SR_CC4OF /*!< Capture/Compare 4 overcapture flag */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup TIM_LL_EC_BREAK_ENABLE Break Enable\r\n * @{\r\n */\r\n#define LL_TIM_BREAK_DISABLE 0x00000000U /*!< Break function disabled */\r\n#define LL_TIM_BREAK_ENABLE TIM_BDTR_BKE /*!< Break function enabled */\r\n/**\r\n * @}\r\n */\r\n#if defined(TIM_BDTR_BK2E)\r\n\r\n/** @defgroup TIM_LL_EC_BREAK2_ENABLE Break2 Enable\r\n * @{\r\n */\r\n#define LL_TIM_BREAK2_DISABLE 0x00000000U /*!< Break2 function disabled */\r\n#define LL_TIM_BREAK2_ENABLE TIM_BDTR_BK2E /*!< Break2 function enabled */\r\n/**\r\n * @}\r\n */\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n/** @defgroup TIM_LL_EC_AUTOMATICOUTPUT_ENABLE Automatic output enable\r\n * @{\r\n */\r\n#define LL_TIM_AUTOMATICOUTPUT_DISABLE 0x00000000U /*!< MOE can be set only by software */\r\n#define LL_TIM_AUTOMATICOUTPUT_ENABLE TIM_BDTR_AOE /*!< MOE can be set by software or automatically at the next update event */\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/** @defgroup TIM_LL_EC_IT IT Defines\r\n * @brief IT defines which can be used with LL_TIM_ReadReg and LL_TIM_WriteReg functions.\r\n * @{\r\n */\r\n#define LL_TIM_DIER_UIE TIM_DIER_UIE /*!< Update interrupt enable */\r\n#define LL_TIM_DIER_CC1IE TIM_DIER_CC1IE /*!< Capture/compare 1 interrupt enable */\r\n#define LL_TIM_DIER_CC2IE TIM_DIER_CC2IE /*!< Capture/compare 2 interrupt enable */\r\n#define LL_TIM_DIER_CC3IE TIM_DIER_CC3IE /*!< Capture/compare 3 interrupt enable */\r\n#define LL_TIM_DIER_CC4IE TIM_DIER_CC4IE /*!< Capture/compare 4 interrupt enable */\r\n#define LL_TIM_DIER_COMIE TIM_DIER_COMIE /*!< COM interrupt enable */\r\n#define LL_TIM_DIER_TIE TIM_DIER_TIE /*!< Trigger interrupt enable */\r\n#define LL_TIM_DIER_BIE TIM_DIER_BIE /*!< Break interrupt enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EC_UPDATESOURCE Update Source\r\n * @{\r\n */\r\n#define LL_TIM_UPDATESOURCE_REGULAR 0x00000000U /*!< Counter overflow/underflow, Setting the UG bit or Update generation through the slave mode controller generates an update request */\r\n#define LL_TIM_UPDATESOURCE_COUNTER TIM_CR1_URS /*!< Only counter overflow/underflow generates an update request */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EC_ONEPULSEMODE One Pulse Mode\r\n * @{\r\n */\r\n#define LL_TIM_ONEPULSEMODE_SINGLE TIM_CR1_OPM /*!< Counter is not stopped at update event */\r\n#define LL_TIM_ONEPULSEMODE_REPETITIVE 0x00000000U /*!< Counter stops counting at the next update event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EC_COUNTERMODE Counter Mode\r\n * @{\r\n */\r\n#define LL_TIM_COUNTERMODE_UP 0x00000000U /*!TIMx_CCRy else active.*/\r\n#define LL_TIM_OCMODE_PWM2 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!TIMx_CCRy else inactive*/\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define LL_TIM_OCMODE_RETRIG_OPM1 TIM_CCMR1_OC1M_3 /*!__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in TIM register.\r\n * @param __INSTANCE__ TIM Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_TIM_ReadReg(__INSTANCE__, __REG__) READ_REG((__INSTANCE__)->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EM_Exported_Macros Exported_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HELPER macro retrieving the UIFCPY flag from the counter value.\r\n * @note ex: @ref __LL_TIM_GETFLAG_UIFCPY (@ref LL_TIM_GetCounter ());\r\n * @note Relevant only if UIF flag remapping has been enabled (UIF status bit is copied\r\n * to TIMx_CNT register bit 31)\r\n * @param __CNT__ Counter value\r\n * @retval UIF status bit\r\n */\r\n#define __LL_TIM_GETFLAG_UIFCPY(__CNT__) \\\r\n (READ_BIT((__CNT__), TIM_CNT_UIFCPY) >> TIM_CNT_UIFCPY_Pos)\r\n\r\n/**\r\n * @brief HELPER macro calculating DTG[0:7] in the TIMx_BDTR register to achieve the requested dead time duration.\r\n * @note ex: @ref __LL_TIM_CALC_DEADTIME (80000000, @ref LL_TIM_GetClockDivision (), 120);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __CKD__ This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV1\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV2\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV4\r\n * @param __DT__ deadtime duration (in ns)\r\n * @retval DTG[0:7]\r\n */\r\n#define __LL_TIM_CALC_DEADTIME(__TIMCLK__, __CKD__, __DT__) \\\r\n ( (((uint64_t)((__DT__)*1000U)) < ((DT_DELAY_1+1U) * TIM_CALC_DTS((__TIMCLK__), (__CKD__)))) ? (uint8_t)(((uint64_t)((__DT__)*1000U) / TIM_CALC_DTS((__TIMCLK__), (__CKD__))) & DT_DELAY_1) : \\\r\n (((uint64_t)((__DT__)*1000U)) < ((64U + (DT_DELAY_2+1U)) * 2U * TIM_CALC_DTS((__TIMCLK__), (__CKD__)))) ? (uint8_t)(DT_RANGE_2 | ((uint8_t)((uint8_t)((((uint64_t)((__DT__)*1000U))/ TIM_CALC_DTS((__TIMCLK__), (__CKD__))) >> 1U) - (uint8_t) 64) & DT_DELAY_2)) :\\\r\n (((uint64_t)((__DT__)*1000U)) < ((32U + (DT_DELAY_3+1U)) * 8U * TIM_CALC_DTS((__TIMCLK__), (__CKD__)))) ? (uint8_t)(DT_RANGE_3 | ((uint8_t)((uint8_t)(((((uint64_t)(__DT__)*1000U))/ TIM_CALC_DTS((__TIMCLK__), (__CKD__))) >> 3U) - (uint8_t) 32) & DT_DELAY_3)) :\\\r\n (((uint64_t)((__DT__)*1000U)) < ((32U + (DT_DELAY_4+1U)) * 16U * TIM_CALC_DTS((__TIMCLK__), (__CKD__)))) ? (uint8_t)(DT_RANGE_4 | ((uint8_t)((uint8_t)(((((uint64_t)(__DT__)*1000U))/ TIM_CALC_DTS((__TIMCLK__), (__CKD__))) >> 4U) - (uint8_t) 32) & DT_DELAY_4)) :\\\r\n 0U)\r\n\r\n/**\r\n * @brief HELPER macro calculating the prescaler value to achieve the required counter clock frequency.\r\n * @note ex: @ref __LL_TIM_CALC_PSC (80000000, 1000000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __CNTCLK__ counter clock frequency (in Hz)\r\n * @retval Prescaler value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __LL_TIM_CALC_PSC(__TIMCLK__, __CNTCLK__) \\\r\n (((__TIMCLK__) >= (__CNTCLK__)) ? (uint32_t)(((__TIMCLK__)/(__CNTCLK__)) - 1U) : 0U)\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required output signal frequency.\r\n * @note ex: @ref __LL_TIM_CALC_ARR (1000000, @ref LL_TIM_GetPrescaler (), 10000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __LL_TIM_CALC_ARR(__TIMCLK__, __PSC__, __FREQ__) \\\r\n ((((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? (((__TIMCLK__)/((__FREQ__) * ((__PSC__) + 1U))) - 1U) : 0U)\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value required to achieve the required timer output compare active/inactive delay.\r\n * @note ex: @ref __LL_TIM_CALC_DELAY (1000000, @ref LL_TIM_GetPrescaler (), 10);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __LL_TIM_CALC_DELAY(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__)) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required pulse duration (when the timer operates in one pulse mode).\r\n * @note ex: @ref __LL_TIM_CALC_PULSE (1000000, @ref LL_TIM_GetPrescaler (), 10, 20);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __LL_TIM_CALC_PULSE(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__LL_TIM_CALC_DELAY((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __LL_TIM_CALC_DELAY((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @brief HELPER macro retrieving the ratio of the input capture prescaler\r\n * @note ex: @ref __LL_TIM_GET_ICPSC_RATIO (@ref LL_TIM_IC_GetPrescaler ());\r\n * @param __ICPSC__ This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ICPSC_DIV1\r\n * @arg @ref LL_TIM_ICPSC_DIV2\r\n * @arg @ref LL_TIM_ICPSC_DIV4\r\n * @arg @ref LL_TIM_ICPSC_DIV8\r\n * @retval Input capture prescaler ratio (1, 2, 4 or 8)\r\n */\r\n#define __LL_TIM_GET_ICPSC_RATIO(__ICPSC__) \\\r\n ((uint32_t)(0x01U << (((__ICPSC__) >> 16U) >> TIM_CCMR1_IC1PSC_Pos)))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup TIM_LL_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Time_Base Time Base configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Enable timer counter.\r\n * @rmtoll CR1 CEN LL_TIM_EnableCounter\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableCounter(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR1, TIM_CR1_CEN);\r\n}\r\n\r\n/**\r\n * @brief Disable timer counter.\r\n * @rmtoll CR1 CEN LL_TIM_DisableCounter\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableCounter(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR1, TIM_CR1_CEN);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the timer counter is enabled.\r\n * @rmtoll CR1 CEN LL_TIM_IsEnabledCounter\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledCounter(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->CR1, TIM_CR1_CEN) == (TIM_CR1_CEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable update event generation.\r\n * @rmtoll CR1 UDIS LL_TIM_EnableUpdateEvent\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableUpdateEvent(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR1, TIM_CR1_UDIS);\r\n}\r\n\r\n/**\r\n * @brief Disable update event generation.\r\n * @rmtoll CR1 UDIS LL_TIM_DisableUpdateEvent\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableUpdateEvent(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR1, TIM_CR1_UDIS);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether update event generation is enabled.\r\n * @rmtoll CR1 UDIS LL_TIM_IsEnabledUpdateEvent\r\n * @param TIMx Timer instance\r\n * @retval Inverted state of bit (0 or 1).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledUpdateEvent(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->CR1, TIM_CR1_UDIS) == (uint32_t)RESET) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set update event source\r\n * @note Update event source set to LL_TIM_UPDATESOURCE_REGULAR: any of the following events\r\n * generate an update interrupt or DMA request if enabled:\r\n * - Counter overflow/underflow\r\n * - Setting the UG bit\r\n * - Update generation through the slave mode controller\r\n * @note Update event source set to LL_TIM_UPDATESOURCE_COUNTER: only counter\r\n * overflow/underflow generates an update interrupt or DMA request if enabled.\r\n * @rmtoll CR1 URS LL_TIM_SetUpdateSource\r\n * @param TIMx Timer instance\r\n * @param UpdateSource This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_UPDATESOURCE_REGULAR\r\n * @arg @ref LL_TIM_UPDATESOURCE_COUNTER\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetUpdateSource(TIM_TypeDef *TIMx, uint32_t UpdateSource)\r\n{\r\n MODIFY_REG(TIMx->CR1, TIM_CR1_URS, UpdateSource);\r\n}\r\n\r\n/**\r\n * @brief Get actual event update source\r\n * @rmtoll CR1 URS LL_TIM_GetUpdateSource\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_UPDATESOURCE_REGULAR\r\n * @arg @ref LL_TIM_UPDATESOURCE_COUNTER\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetUpdateSource(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR1, TIM_CR1_URS));\r\n}\r\n\r\n/**\r\n * @brief Set one pulse mode (one shot v.s. repetitive).\r\n * @rmtoll CR1 OPM LL_TIM_SetOnePulseMode\r\n * @param TIMx Timer instance\r\n * @param OnePulseMode This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ONEPULSEMODE_SINGLE\r\n * @arg @ref LL_TIM_ONEPULSEMODE_REPETITIVE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetOnePulseMode(TIM_TypeDef *TIMx, uint32_t OnePulseMode)\r\n{\r\n MODIFY_REG(TIMx->CR1, TIM_CR1_OPM, OnePulseMode);\r\n}\r\n\r\n/**\r\n * @brief Get actual one pulse mode.\r\n * @rmtoll CR1 OPM LL_TIM_GetOnePulseMode\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_ONEPULSEMODE_SINGLE\r\n * @arg @ref LL_TIM_ONEPULSEMODE_REPETITIVE\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetOnePulseMode(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR1, TIM_CR1_OPM));\r\n}\r\n\r\n/**\r\n * @brief Set the timer counter counting mode.\r\n * @note Macro IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx) can be used to\r\n * check whether or not the counter mode selection feature is supported\r\n * by a timer instance.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * @rmtoll CR1 DIR LL_TIM_SetCounterMode\\n\r\n * CR1 CMS LL_TIM_SetCounterMode\r\n * @param TIMx Timer instance\r\n * @param CounterMode This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_COUNTERMODE_UP\r\n * @arg @ref LL_TIM_COUNTERMODE_DOWN\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_UP\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_DOWN\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_UP_DOWN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetCounterMode(TIM_TypeDef *TIMx, uint32_t CounterMode)\r\n{\r\n MODIFY_REG(TIMx->CR1, (TIM_CR1_DIR | TIM_CR1_CMS), CounterMode);\r\n}\r\n\r\n/**\r\n * @brief Get actual counter mode.\r\n * @note Macro IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx) can be used to\r\n * check whether or not the counter mode selection feature is supported\r\n * by a timer instance.\r\n * @rmtoll CR1 DIR LL_TIM_GetCounterMode\\n\r\n * CR1 CMS LL_TIM_GetCounterMode\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_COUNTERMODE_UP\r\n * @arg @ref LL_TIM_COUNTERMODE_DOWN\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_UP\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_DOWN\r\n * @arg @ref LL_TIM_COUNTERMODE_CENTER_UP_DOWN\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetCounterMode(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR1, TIM_CR1_DIR | TIM_CR1_CMS));\r\n}\r\n\r\n/**\r\n * @brief Enable auto-reload (ARR) preload.\r\n * @rmtoll CR1 ARPE LL_TIM_EnableARRPreload\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableARRPreload(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR1, TIM_CR1_ARPE);\r\n}\r\n\r\n/**\r\n * @brief Disable auto-reload (ARR) preload.\r\n * @rmtoll CR1 ARPE LL_TIM_DisableARRPreload\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableARRPreload(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR1, TIM_CR1_ARPE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether auto-reload (ARR) preload is enabled.\r\n * @rmtoll CR1 ARPE LL_TIM_IsEnabledARRPreload\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledARRPreload(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->CR1, TIM_CR1_ARPE) == (TIM_CR1_ARPE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set the division ratio between the timer clock and the sampling clock used by the dead-time generators (when supported) and the digital filters.\r\n * @note Macro IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx) can be used to check\r\n * whether or not the clock division feature is supported by the timer\r\n * instance.\r\n * @rmtoll CR1 CKD LL_TIM_SetClockDivision\r\n * @param TIMx Timer instance\r\n * @param ClockDivision This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV1\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV2\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV4\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetClockDivision(TIM_TypeDef *TIMx, uint32_t ClockDivision)\r\n{\r\n MODIFY_REG(TIMx->CR1, TIM_CR1_CKD, ClockDivision);\r\n}\r\n\r\n/**\r\n * @brief Get the actual division ratio between the timer clock and the sampling clock used by the dead-time generators (when supported) and the digital filters.\r\n * @note Macro IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx) can be used to check\r\n * whether or not the clock division feature is supported by the timer\r\n * instance.\r\n * @rmtoll CR1 CKD LL_TIM_GetClockDivision\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV1\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV2\r\n * @arg @ref LL_TIM_CLOCKDIVISION_DIV4\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetClockDivision(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR1, TIM_CR1_CKD));\r\n}\r\n\r\n/**\r\n * @brief Set the counter value.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @rmtoll CNT CNT LL_TIM_SetCounter\r\n * @param TIMx Timer instance\r\n * @param Counter Counter value (between Min_Data=0 and Max_Data=0xFFFF or 0xFFFFFFFF)\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetCounter(TIM_TypeDef *TIMx, uint32_t Counter)\r\n{\r\n WRITE_REG(TIMx->CNT, Counter);\r\n}\r\n\r\n/**\r\n * @brief Get the counter value.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @rmtoll CNT CNT LL_TIM_GetCounter\r\n * @param TIMx Timer instance\r\n * @retval Counter value (between Min_Data=0 and Max_Data=0xFFFF or 0xFFFFFFFF)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetCounter(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CNT));\r\n}\r\n\r\n/**\r\n * @brief Get the current direction of the counter\r\n * @rmtoll CR1 DIR LL_TIM_GetDirection\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_COUNTERDIRECTION_UP\r\n * @arg @ref LL_TIM_COUNTERDIRECTION_DOWN\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetDirection(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR1, TIM_CR1_DIR));\r\n}\r\n\r\n/**\r\n * @brief Set the prescaler value.\r\n * @note The counter clock frequency CK_CNT is equal to fCK_PSC / (PSC[15:0] + 1).\r\n * @note The prescaler can be changed on the fly as this control register is buffered. The new\r\n * prescaler ratio is taken into account at the next update event.\r\n * @note Helper macro @ref __LL_TIM_CALC_PSC can be used to calculate the Prescaler parameter\r\n * @rmtoll PSC PSC LL_TIM_SetPrescaler\r\n * @param TIMx Timer instance\r\n * @param Prescaler between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetPrescaler(TIM_TypeDef *TIMx, uint32_t Prescaler)\r\n{\r\n WRITE_REG(TIMx->PSC, Prescaler);\r\n}\r\n\r\n/**\r\n * @brief Get the prescaler value.\r\n * @rmtoll PSC PSC LL_TIM_GetPrescaler\r\n * @param TIMx Timer instance\r\n * @retval Prescaler value between Min_Data=0 and Max_Data=65535\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetPrescaler(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->PSC));\r\n}\r\n\r\n/**\r\n * @brief Set the auto-reload value.\r\n * @note The counter is blocked while the auto-reload value is null.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Helper macro @ref __LL_TIM_CALC_ARR can be used to calculate the AutoReload parameter\r\n * @rmtoll ARR ARR LL_TIM_SetAutoReload\r\n * @param TIMx Timer instance\r\n * @param AutoReload between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetAutoReload(TIM_TypeDef *TIMx, uint32_t AutoReload)\r\n{\r\n WRITE_REG(TIMx->ARR, AutoReload);\r\n}\r\n\r\n/**\r\n * @brief Get the auto-reload value.\r\n * @rmtoll ARR ARR LL_TIM_GetAutoReload\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @param TIMx Timer instance\r\n * @retval Auto-reload value\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetAutoReload(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->ARR));\r\n}\r\n\r\n/**\r\n * @brief Set the repetition counter value.\r\n * @note For advanced timer instances RepetitionCounter can be up to 65535 except for STM32F373xC and STM32F378xx devices.\r\n * @note Macro IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a repetition counter.\r\n * @rmtoll RCR REP LL_TIM_SetRepetitionCounter\r\n * @param TIMx Timer instance\r\n * @param RepetitionCounter between Min_Data=0 and Max_Data=255\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetRepetitionCounter(TIM_TypeDef *TIMx, uint32_t RepetitionCounter)\r\n{\r\n WRITE_REG(TIMx->RCR, RepetitionCounter);\r\n}\r\n\r\n/**\r\n * @brief Get the repetition counter value.\r\n * @note Macro IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a repetition counter.\r\n * @rmtoll RCR REP LL_TIM_GetRepetitionCounter\r\n * @param TIMx Timer instance\r\n * @retval Repetition counter value\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_GetRepetitionCounter(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->RCR));\r\n}\r\n\r\n#if defined(TIM_CR1_UIFREMAP)\r\n/**\r\n * @brief Force a continuous copy of the update interrupt flag (UIF) into the timer counter register (bit 31).\r\n * @note This allows both the counter value and a potential roll-over condition signalled by the UIFCPY flag to be read in an atomic way.\r\n * @rmtoll CR1 UIFREMAP LL_TIM_EnableUIFRemap\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableUIFRemap(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR1, TIM_CR1_UIFREMAP);\r\n}\r\n\r\n/**\r\n * @brief Disable update interrupt flag (UIF) remapping.\r\n * @rmtoll CR1 UIFREMAP LL_TIM_DisableUIFRemap\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableUIFRemap(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR1, TIM_CR1_UIFREMAP);\r\n}\r\n\r\n#endif /* TIM_CR1_UIFREMAP */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Capture_Compare Capture Compare configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Enable the capture/compare control bits (CCxE, CCxNE and OCxM) preload.\r\n * @note CCxE, CCxNE and OCxM bits are preloaded, after having been written,\r\n * they are updated only when a commutation event (COM) occurs.\r\n * @note Only on channels that have a complementary output.\r\n * @note Macro IS_TIM_COMMUTATION_EVENT_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance is able to generate a commutation event.\r\n * @rmtoll CR2 CCPC LL_TIM_CC_EnablePreload\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_EnablePreload(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR2, TIM_CR2_CCPC);\r\n}\r\n\r\n/**\r\n * @brief Disable the capture/compare control bits (CCxE, CCxNE and OCxM) preload.\r\n * @note Macro IS_TIM_COMMUTATION_EVENT_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance is able to generate a commutation event.\r\n * @rmtoll CR2 CCPC LL_TIM_CC_DisablePreload\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_DisablePreload(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR2, TIM_CR2_CCPC);\r\n}\r\n\r\n/**\r\n * @brief Set the updated source of the capture/compare control bits (CCxE, CCxNE and OCxM).\r\n * @note Macro IS_TIM_COMMUTATION_EVENT_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance is able to generate a commutation event.\r\n * @rmtoll CR2 CCUS LL_TIM_CC_SetUpdate\r\n * @param TIMx Timer instance\r\n * @param CCUpdateSource This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CCUPDATESOURCE_COMG_ONLY\r\n * @arg @ref LL_TIM_CCUPDATESOURCE_COMG_AND_TRGI\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_SetUpdate(TIM_TypeDef *TIMx, uint32_t CCUpdateSource)\r\n{\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_CCUS, CCUpdateSource);\r\n}\r\n\r\n/**\r\n * @brief Set the trigger of the capture/compare DMA request.\r\n * @rmtoll CR2 CCDS LL_TIM_CC_SetDMAReqTrigger\r\n * @param TIMx Timer instance\r\n * @param DMAReqTrigger This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CCDMAREQUEST_CC\r\n * @arg @ref LL_TIM_CCDMAREQUEST_UPDATE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_SetDMAReqTrigger(TIM_TypeDef *TIMx, uint32_t DMAReqTrigger)\r\n{\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_CCDS, DMAReqTrigger);\r\n}\r\n\r\n/**\r\n * @brief Get actual trigger of the capture/compare DMA request.\r\n * @rmtoll CR2 CCDS LL_TIM_CC_GetDMAReqTrigger\r\n * @param TIMx Timer instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_CCDMAREQUEST_CC\r\n * @arg @ref LL_TIM_CCDMAREQUEST_UPDATE\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_CC_GetDMAReqTrigger(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CR2, TIM_CR2_CCDS));\r\n}\r\n\r\n/**\r\n * @brief Set the lock level to freeze the\r\n * configuration of several capture/compare parameters.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * the lock mechanism is supported by a timer instance.\r\n * @rmtoll BDTR LOCK LL_TIM_CC_SetLockLevel\r\n * @param TIMx Timer instance\r\n * @param LockLevel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_LOCKLEVEL_OFF\r\n * @arg @ref LL_TIM_LOCKLEVEL_1\r\n * @arg @ref LL_TIM_LOCKLEVEL_2\r\n * @arg @ref LL_TIM_LOCKLEVEL_3\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_SetLockLevel(TIM_TypeDef *TIMx, uint32_t LockLevel)\r\n{\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_LOCK, LockLevel);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare channels.\r\n * @rmtoll CCER CC1E LL_TIM_CC_EnableChannel\\n\r\n * CCER CC1NE LL_TIM_CC_EnableChannel\\n\r\n * CCER CC2E LL_TIM_CC_EnableChannel\\n\r\n * CCER CC2NE LL_TIM_CC_EnableChannel\\n\r\n * CCER CC3E LL_TIM_CC_EnableChannel\\n\r\n * CCER CC3NE LL_TIM_CC_EnableChannel\\n\r\n * CCER CC4E LL_TIM_CC_EnableChannel\\n\r\n * CCER CC5E LL_TIM_CC_EnableChannel\\n\r\n * CCER CC6E LL_TIM_CC_EnableChannel\r\n * @param TIMx Timer instance\r\n * @param Channels This parameter can be a combination of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_EnableChannel(TIM_TypeDef *TIMx, uint32_t Channels)\r\n{\r\n SET_BIT(TIMx->CCER, Channels);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare channels.\r\n * @rmtoll CCER CC1E LL_TIM_CC_DisableChannel\\n\r\n * CCER CC1NE LL_TIM_CC_DisableChannel\\n\r\n * CCER CC2E LL_TIM_CC_DisableChannel\\n\r\n * CCER CC2NE LL_TIM_CC_DisableChannel\\n\r\n * CCER CC3E LL_TIM_CC_DisableChannel\\n\r\n * CCER CC3NE LL_TIM_CC_DisableChannel\\n\r\n * CCER CC4E LL_TIM_CC_DisableChannel\\n\r\n * CCER CC5E LL_TIM_CC_DisableChannel\\n\r\n * CCER CC6E LL_TIM_CC_DisableChannel\r\n * @param TIMx Timer instance\r\n * @param Channels This parameter can be a combination of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_CC_DisableChannel(TIM_TypeDef *TIMx, uint32_t Channels)\r\n{\r\n CLEAR_BIT(TIMx->CCER, Channels);\r\n}\r\n\r\n/**\r\n * @brief Indicate whether channel(s) is(are) enabled.\r\n * @rmtoll CCER CC1E LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC1NE LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC2E LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC2NE LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC3E LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC3NE LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC4E LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC5E LL_TIM_CC_IsEnabledChannel\\n\r\n * CCER CC6E LL_TIM_CC_IsEnabledChannel\r\n * @param TIMx Timer instance\r\n * @param Channels This parameter can be a combination of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_CC_IsEnabledChannel(TIM_TypeDef *TIMx, uint32_t Channels)\r\n{\r\n return ((READ_BIT(TIMx->CCER, Channels) == (Channels)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Output_Channel Output channel configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Configure an output channel.\r\n * @rmtoll CCMR1 CC1S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR1 CC2S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR2 CC3S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR2 CC4S LL_TIM_OC_ConfigOutput\\n\r\n * @if STM32F334x8\r\n * CCMR3 CC5S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR3 CC6S LL_TIM_OC_ConfigOutput\\n\r\n * @elseif STM32F303xC\r\n * CCMR3 CC5S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR3 CC6S LL_TIM_OC_ConfigOutput\\n\r\n * @elseif STM32F302x8\r\n * CCMR3 CC5S LL_TIM_OC_ConfigOutput\\n\r\n * CCMR3 CC6S LL_TIM_OC_ConfigOutput\\n\r\n * @endif\r\n * CCER CC1P LL_TIM_OC_ConfigOutput\\n\r\n * CCER CC2P LL_TIM_OC_ConfigOutput\\n\r\n * CCER CC3P LL_TIM_OC_ConfigOutput\\n\r\n * CCER CC4P LL_TIM_OC_ConfigOutput\\n\r\n * CCER CC5P LL_TIM_OC_ConfigOutput\\n\r\n * CCER CC6P LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS1 LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS2 LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS3 LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS4 LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS5 LL_TIM_OC_ConfigOutput\\n\r\n * CR2 OIS6 LL_TIM_OC_ConfigOutput\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @param Configuration This parameter must be a combination of all the following values:\r\n * @arg @ref LL_TIM_OCPOLARITY_HIGH or @ref LL_TIM_OCPOLARITY_LOW\r\n * @arg @ref LL_TIM_OCIDLESTATE_LOW or @ref LL_TIM_OCIDLESTATE_HIGH\r\n * @note CH3 CH4 CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_ConfigOutput(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t Configuration)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n CLEAR_BIT(*pReg, (TIM_CCMR1_CC1S << SHIFT_TAB_OCxx[iChannel]));\r\n MODIFY_REG(TIMx->CCER, (TIM_CCER_CC1P << SHIFT_TAB_CCxP[iChannel]),\r\n (Configuration & TIM_CCER_CC1P) << SHIFT_TAB_CCxP[iChannel]);\r\n MODIFY_REG(TIMx->CR2, (TIM_CR2_OIS1 << SHIFT_TAB_OISx[iChannel]),\r\n (Configuration & TIM_CR2_OIS1) << SHIFT_TAB_OISx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Define the behavior of the output reference signal OCxREF from which\r\n * OCx and OCxN (when relevant) are derived.\r\n * @rmtoll CCMR1 OC1M LL_TIM_OC_SetMode\\n\r\n * CCMR1 OC2M LL_TIM_OC_SetMode\\n\r\n * CCMR2 OC3M LL_TIM_OC_SetMode\\n\r\n * CCMR2 OC4M LL_TIM_OC_SetMode\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5M LL_TIM_OC_SetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_SetMode\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5M LL_TIM_OC_SetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_SetMode\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5M LL_TIM_OC_SetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_SetMode\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @param Mode This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OCMODE_FROZEN\r\n * @arg @ref LL_TIM_OCMODE_ACTIVE\r\n * @arg @ref LL_TIM_OCMODE_INACTIVE\r\n * @arg @ref LL_TIM_OCMODE_TOGGLE\r\n * @arg @ref LL_TIM_OCMODE_FORCED_INACTIVE\r\n * @arg @ref LL_TIM_OCMODE_FORCED_ACTIVE\r\n * @arg @ref LL_TIM_OCMODE_PWM1\r\n * @arg @ref LL_TIM_OCMODE_PWM2\r\n * @arg @ref LL_TIM_OCMODE_RETRIG_OPM1\r\n * @arg @ref LL_TIM_OCMODE_RETRIG_OPM2\r\n * @arg @ref LL_TIM_OCMODE_COMBINED_PWM1\r\n * @arg @ref LL_TIM_OCMODE_COMBINED_PWM2\r\n * @arg @ref LL_TIM_OCMODE_ASSYMETRIC_PWM1\r\n * @arg @ref LL_TIM_OCMODE_ASSYMETRIC_PWM2\r\n * @note The following OC modes are not available on all F3 devices :\r\n * - LL_TIM_OCMODE_RETRIG_OPM1\r\n * - LL_TIM_OCMODE_RETRIG_OPM2\r\n * - LL_TIM_OCMODE_COMBINED_PWM1\r\n * - LL_TIM_OCMODE_COMBINED_PWM2\r\n * - LL_TIM_OCMODE_ASSYMETRIC_PWM1\r\n * - LL_TIM_OCMODE_ASSYMETRIC_PWM2\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetMode(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t Mode)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n MODIFY_REG(*pReg, ((TIM_CCMR1_OC1M | TIM_CCMR1_CC1S) << SHIFT_TAB_OCxx[iChannel]), Mode << SHIFT_TAB_OCxx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the output compare mode of an output channel.\r\n * @rmtoll CCMR1 OC1M LL_TIM_OC_GetMode\\n\r\n * CCMR1 OC2M LL_TIM_OC_GetMode\\n\r\n * CCMR2 OC3M LL_TIM_OC_GetMode\\n\r\n * CCMR2 OC4M LL_TIM_OC_GetMode\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5M LL_TIM_OC_GetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_GetMode\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5M LL_TIM_OC_GetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_GetMode\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5M LL_TIM_OC_GetMode\\n\r\n * CCMR3 OC6M LL_TIM_OC_GetMode\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note The following OC modes are not available on all F3 devices :\r\n * - LL_TIM_OCMODE_RETRIG_OPM1\r\n * - LL_TIM_OCMODE_RETRIG_OPM2\r\n * - LL_TIM_OCMODE_COMBINED_PWM1\r\n * - LL_TIM_OCMODE_COMBINED_PWM2\r\n * - LL_TIM_OCMODE_ASSYMETRIC_PWM1\r\n * - LL_TIM_OCMODE_ASSYMETRIC_PWM2\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_OCMODE_FROZEN\r\n * @arg @ref LL_TIM_OCMODE_ACTIVE\r\n * @arg @ref LL_TIM_OCMODE_INACTIVE\r\n * @arg @ref LL_TIM_OCMODE_TOGGLE\r\n * @arg @ref LL_TIM_OCMODE_FORCED_INACTIVE\r\n * @arg @ref LL_TIM_OCMODE_FORCED_ACTIVE\r\n * @arg @ref LL_TIM_OCMODE_PWM1\r\n * @arg @ref LL_TIM_OCMODE_PWM2\r\n * @arg @ref LL_TIM_OCMODE_RETRIG_OPM1\r\n * @arg @ref LL_TIM_OCMODE_RETRIG_OPM2\r\n * @arg @ref LL_TIM_OCMODE_COMBINED_PWM1\r\n * @arg @ref LL_TIM_OCMODE_COMBINED_PWM2\r\n * @arg @ref LL_TIM_OCMODE_ASSYMETRIC_PWM1\r\n * @arg @ref LL_TIM_OCMODE_ASSYMETRIC_PWM2\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetMode(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n return (READ_BIT(*pReg, ((TIM_CCMR1_OC1M | TIM_CCMR1_CC1S) << SHIFT_TAB_OCxx[iChannel])) >> SHIFT_TAB_OCxx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Set the polarity of an output channel.\r\n * @rmtoll CCER CC1P LL_TIM_OC_SetPolarity\\n\r\n * CCER CC1NP LL_TIM_OC_SetPolarity\\n\r\n * CCER CC2P LL_TIM_OC_SetPolarity\\n\r\n * CCER CC2NP LL_TIM_OC_SetPolarity\\n\r\n * CCER CC3P LL_TIM_OC_SetPolarity\\n\r\n * CCER CC3NP LL_TIM_OC_SetPolarity\\n\r\n * CCER CC4P LL_TIM_OC_SetPolarity\\n\r\n * CCER CC5P LL_TIM_OC_SetPolarity\\n\r\n * CCER CC6P LL_TIM_OC_SetPolarity\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @param Polarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OCPOLARITY_HIGH\r\n * @arg @ref LL_TIM_OCPOLARITY_LOW\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetPolarity(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t Polarity)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n MODIFY_REG(TIMx->CCER, (TIM_CCER_CC1P << SHIFT_TAB_CCxP[iChannel]), Polarity << SHIFT_TAB_CCxP[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the polarity of an output channel.\r\n * @rmtoll CCER CC1P LL_TIM_OC_GetPolarity\\n\r\n * CCER CC1NP LL_TIM_OC_GetPolarity\\n\r\n * CCER CC2P LL_TIM_OC_GetPolarity\\n\r\n * CCER CC2NP LL_TIM_OC_GetPolarity\\n\r\n * CCER CC3P LL_TIM_OC_GetPolarity\\n\r\n * CCER CC3NP LL_TIM_OC_GetPolarity\\n\r\n * CCER CC4P LL_TIM_OC_GetPolarity\\n\r\n * CCER CC5P LL_TIM_OC_GetPolarity\\n\r\n * CCER CC6P LL_TIM_OC_GetPolarity\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_OCPOLARITY_HIGH\r\n * @arg @ref LL_TIM_OCPOLARITY_LOW\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetPolarity(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n return (READ_BIT(TIMx->CCER, (TIM_CCER_CC1P << SHIFT_TAB_CCxP[iChannel])) >> SHIFT_TAB_CCxP[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Set the IDLE state of an output channel\r\n * @note This function is significant only for the timer instances\r\n * supporting the break feature. Macro IS_TIM_BREAK_INSTANCE(TIMx)\r\n * can be used to check whether or not a timer instance provides\r\n * a break input.\r\n * @rmtoll CR2 OIS1 LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS2N LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS2 LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS2N LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS3 LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS3N LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS4 LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS5 LL_TIM_OC_SetIdleState\\n\r\n * CR2 OIS6 LL_TIM_OC_SetIdleState\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @param IdleState This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OCIDLESTATE_LOW\r\n * @arg @ref LL_TIM_OCIDLESTATE_HIGH\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetIdleState(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t IdleState)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n MODIFY_REG(TIMx->CR2, (TIM_CR2_OIS1 << SHIFT_TAB_OISx[iChannel]), IdleState << SHIFT_TAB_OISx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the IDLE state of an output channel\r\n * @rmtoll CR2 OIS1 LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS2N LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS2 LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS2N LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS3 LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS3N LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS4 LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS5 LL_TIM_OC_GetIdleState\\n\r\n * CR2 OIS6 LL_TIM_OC_GetIdleState\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH1N\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH2N\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH3N\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_OCIDLESTATE_LOW\r\n * @arg @ref LL_TIM_OCIDLESTATE_HIGH\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetIdleState(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n return (READ_BIT(TIMx->CR2, (TIM_CR2_OIS1 << SHIFT_TAB_OISx[iChannel])) >> SHIFT_TAB_OISx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Enable fast mode for the output channel.\r\n * @note Acts only if the channel is configured in PWM1 or PWM2 mode.\r\n * @rmtoll CCMR1 OC1FE LL_TIM_OC_EnableFast\\n\r\n * CCMR1 OC2FE LL_TIM_OC_EnableFast\\n\r\n * CCMR2 OC3FE LL_TIM_OC_EnableFast\\n\r\n * CCMR2 OC4FE LL_TIM_OC_EnableFast\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5FE LL_TIM_OC_EnableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_EnableFast\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5FE LL_TIM_OC_EnableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_EnableFast\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5FE LL_TIM_OC_EnableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_EnableFast\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5FE and OC6FE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_EnableFast(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n SET_BIT(*pReg, (TIM_CCMR1_OC1FE << SHIFT_TAB_OCxx[iChannel]));\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable fast mode for the output channel.\r\n * @rmtoll CCMR1 OC1FE LL_TIM_OC_DisableFast\\n\r\n * CCMR1 OC2FE LL_TIM_OC_DisableFast\\n\r\n * CCMR2 OC3FE LL_TIM_OC_DisableFast\\n\r\n * CCMR2 OC4FE LL_TIM_OC_DisableFast\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5FE LL_TIM_OC_DisableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_DisableFast\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5FE LL_TIM_OC_DisableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_DisableFast\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5FE LL_TIM_OC_DisableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_DisableFast\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5FE and OC6FE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_DisableFast(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n CLEAR_BIT(*pReg, (TIM_CCMR1_OC1FE << SHIFT_TAB_OCxx[iChannel]));\r\n\r\n}\r\n\r\n/**\r\n * @brief Indicates whether fast mode is enabled for the output channel.\r\n * @rmtoll CCMR1 OC1FE LL_TIM_OC_IsEnabledFast\\n\r\n * CCMR1 OC2FE LL_TIM_OC_IsEnabledFast\\n\r\n * CCMR2 OC3FE LL_TIM_OC_IsEnabledFast\\n\r\n * CCMR2 OC4FE LL_TIM_OC_IsEnabledFast\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5FE LL_TIM_OC_IsEnabledFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_IsEnabledFast\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5FE LL_TIM_OC_IsEnabledFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_IsEnabledFast\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5FE LL_TIM_OC_DisableFast\\n\r\n * CCMR3 OC6FE LL_TIM_OC_DisableFast\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5FE and OC6FE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_IsEnabledFast(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n register uint32_t bitfield = TIM_CCMR1_OC1FE << SHIFT_TAB_OCxx[iChannel];\r\n return ((READ_BIT(*pReg, bitfield) == bitfield) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable compare register (TIMx_CCRx) preload for the output channel.\r\n * @rmtoll CCMR1 OC1PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR1 OC2PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR2 OC3PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR2 OC4PE LL_TIM_OC_EnablePreload\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_EnablePreload\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_EnablePreload\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5PE LL_TIM_OC_EnablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_EnablePreload\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5PE and OC6PE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_EnablePreload(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n SET_BIT(*pReg, (TIM_CCMR1_OC1PE << SHIFT_TAB_OCxx[iChannel]));\r\n}\r\n\r\n/**\r\n * @brief Disable compare register (TIMx_CCRx) preload for the output channel.\r\n * @rmtoll CCMR1 OC1PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR1 OC2PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR2 OC3PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR2 OC4PE LL_TIM_OC_DisablePreload\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_DisablePreload\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_DisablePreload\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5PE LL_TIM_OC_DisablePreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_DisablePreload\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5PE and OC6PE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_DisablePreload(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n CLEAR_BIT(*pReg, (TIM_CCMR1_OC1PE << SHIFT_TAB_OCxx[iChannel]));\r\n}\r\n\r\n/**\r\n * @brief Indicates whether compare register (TIMx_CCRx) preload is enabled for the output channel.\r\n * @rmtoll CCMR1 OC1PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR1 OC2PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR2 OC3PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR2 OC4PE LL_TIM_OC_IsEnabledPreload\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_IsEnabledPreload\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_IsEnabledPreload\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5PE LL_TIM_OC_IsEnabledPreload\\n\r\n * CCMR3 OC6PE LL_TIM_OC_IsEnabledPreload\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5PE and OC6PE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_IsEnabledPreload(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n register uint32_t bitfield = TIM_CCMR1_OC1PE << SHIFT_TAB_OCxx[iChannel];\r\n return ((READ_BIT(*pReg, bitfield) == bitfield) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable clearing the output channel on an external event.\r\n * @note This function can only be used in Output compare and PWM modes. It does not work in Forced mode.\r\n * @note Macro IS_TIM_OCXREF_CLEAR_INSTANCE(TIMx) can be used to check whether\r\n * or not a timer instance can clear the OCxREF signal on an external event.\r\n * @rmtoll CCMR1 OC1CE LL_TIM_OC_EnableClear\\n\r\n * CCMR1 OC2CE LL_TIM_OC_EnableClear\\n\r\n * CCMR2 OC3CE LL_TIM_OC_EnableClear\\n\r\n * CCMR2 OC4CE LL_TIM_OC_EnableClear\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5CE LL_TIM_OC_EnableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_EnableClear\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5CE LL_TIM_OC_EnableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_EnableClear\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5CE LL_TIM_OC_EnableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_EnableClear\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5CE and OC6CE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_EnableClear(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n SET_BIT(*pReg, (TIM_CCMR1_OC1CE << SHIFT_TAB_OCxx[iChannel]));\r\n}\r\n\r\n/**\r\n * @brief Disable clearing the output channel on an external event.\r\n * @note Macro IS_TIM_OCXREF_CLEAR_INSTANCE(TIMx) can be used to check whether\r\n * or not a timer instance can clear the OCxREF signal on an external event.\r\n * @rmtoll CCMR1 OC1CE LL_TIM_OC_DisableClear\\n\r\n * CCMR1 OC2CE LL_TIM_OC_DisableClear\\n\r\n * CCMR2 OC3CE LL_TIM_OC_DisableClear\\n\r\n * CCMR2 OC4CE LL_TIM_OC_DisableClear\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5CE LL_TIM_OC_DisableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_DisableClear\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5CE LL_TIM_OC_DisableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_DisableClear\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5CE LL_TIM_OC_DisableClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_DisableClear\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5CE and OC6CE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_DisableClear(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n CLEAR_BIT(*pReg, (TIM_CCMR1_OC1CE << SHIFT_TAB_OCxx[iChannel]));\r\n}\r\n\r\n/**\r\n * @brief Indicates clearing the output channel on an external event is enabled for the output channel.\r\n * @note This function enables clearing the output channel on an external event.\r\n * @note This function can only be used in Output compare and PWM modes. It does not work in Forced mode.\r\n * @note Macro IS_TIM_OCXREF_CLEAR_INSTANCE(TIMx) can be used to check whether\r\n * or not a timer instance can clear the OCxREF signal on an external event.\r\n * @rmtoll CCMR1 OC1CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR1 OC2CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR2 OC3CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR2 OC4CE LL_TIM_OC_IsEnabledClear\\n\r\n * @if STM32F334x8\r\n * CCMR3 OC5CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_IsEnabledClear\r\n * @elseif STM32F303xC\r\n * CCMR3 OC5CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_IsEnabledClear\r\n * @elseif STM32F302x8\r\n * CCMR3 OC5CE LL_TIM_OC_IsEnabledClear\\n\r\n * CCMR3 OC6CE LL_TIM_OC_IsEnabledClear\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @note OC5CE and OC6CE are not available for all F3 devices\r\n * @note CH5 and CH6 channels are not available for all F3 devices\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_IsEnabledClear(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n register uint32_t bitfield = TIM_CCMR1_OC1CE << SHIFT_TAB_OCxx[iChannel];\r\n return ((READ_BIT(*pReg, bitfield) == bitfield) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set the dead-time delay (delay inserted between the rising edge of the OCxREF signal and the rising edge of the Ocx and OCxN signals).\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * dead-time insertion feature is supported by a timer instance.\r\n * @note Helper macro @ref __LL_TIM_CALC_DEADTIME can be used to calculate the DeadTime parameter\r\n * @rmtoll BDTR DTG LL_TIM_OC_SetDeadTime\r\n * @param TIMx Timer instance\r\n * @param DeadTime between Min_Data=0 and Max_Data=255\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetDeadTime(TIM_TypeDef *TIMx, uint32_t DeadTime)\r\n{\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_DTG, DeadTime);\r\n}\r\n\r\n/**\r\n * @brief Set compare value for output channel 1 (TIMx_CCR1).\r\n * @note In 32-bit timer implementations compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC1_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 1 is supported by a timer instance.\r\n * @rmtoll CCR1 CCR1 LL_TIM_OC_SetCompareCH1\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH1(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n WRITE_REG(TIMx->CCR1, CompareValue);\r\n}\r\n\r\n/**\r\n * @brief Set compare value for output channel 2 (TIMx_CCR2).\r\n * @note In 32-bit timer implementations compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC2_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 2 is supported by a timer instance.\r\n * @rmtoll CCR2 CCR2 LL_TIM_OC_SetCompareCH2\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH2(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n WRITE_REG(TIMx->CCR2, CompareValue);\r\n}\r\n\r\n/**\r\n * @brief Set compare value for output channel 3 (TIMx_CCR3).\r\n * @note In 32-bit timer implementations compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC3_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel is supported by a timer instance.\r\n * @rmtoll CCR3 CCR3 LL_TIM_OC_SetCompareCH3\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH3(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n WRITE_REG(TIMx->CCR3, CompareValue);\r\n}\r\n\r\n/**\r\n * @brief Set compare value for output channel 4 (TIMx_CCR4).\r\n * @note In 32-bit timer implementations compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC4_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 4 is supported by a timer instance.\r\n * @rmtoll CCR4 CCR4 LL_TIM_OC_SetCompareCH4\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH4(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n WRITE_REG(TIMx->CCR4, CompareValue);\r\n}\r\n\r\n#if defined(TIM_CCR5_CCR5)\r\n/**\r\n * @brief Set compare value for output channel 5 (TIMx_CCR5).\r\n * @note Macro IS_TIM_CC5_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 5 is supported by a timer instance.\r\n * @if STM32F334x8\r\n * @rmtoll CCR5 CCR5 LL_TIM_OC_SetCompareCH5\r\n * @elseif STM32F303xC\r\n * @rmtoll CCR5 CCR5 LL_TIM_OC_SetCompareCH5\r\n * @elseif STM32F302x8\r\n * @rmtoll CCR5 CCR5 LL_TIM_OC_SetCompareCH5\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @note CH5 channel is not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH5(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n MODIFY_REG(TIMx->CCR5, TIM_CCR5_CCR5, CompareValue);\r\n}\r\n\r\n#endif /* TIM_CCR5_CCR5 */\r\n#if defined(TIM_CCR6_CCR6)\r\n/**\r\n * @brief Set compare value for output channel 6 (TIMx_CCR6).\r\n * @note Macro IS_TIM_CC6_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 6 is supported by a timer instance.\r\n * @if STM32F344x8\r\n * @rmtoll CCR6 CCR6 LL_TIM_OC_SetCompareCH6\r\n * @elseif STM32F303xC\r\n * CCR6 CCR6 LL_TIM_OC_SetCompareCH6\r\n * @elseif STM32F302x8\r\n * CCR6 CCR6 LL_TIM_OC_SetCompareCH6\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param CompareValue between Min_Data=0 and Max_Data=65535\r\n * @note CH6 channel is not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_OC_SetCompareCH6(TIM_TypeDef *TIMx, uint32_t CompareValue)\r\n{\r\n WRITE_REG(TIMx->CCR6, CompareValue);\r\n}\r\n\r\n#endif /* TIM_CCR6_CCR6 */\r\n/**\r\n * @brief Get compare value (TIMx_CCR1) set for output channel 1.\r\n * @note In 32-bit timer implementations returned compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC1_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 1 is supported by a timer instance.\r\n * @rmtoll CCR1 CCR1 LL_TIM_OC_GetCompareCH1\r\n * @param TIMx Timer instance\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH1(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR1));\r\n}\r\n\r\n/**\r\n * @brief Get compare value (TIMx_CCR2) set for output channel 2.\r\n * @note In 32-bit timer implementations returned compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC2_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 2 is supported by a timer instance.\r\n * @rmtoll CCR2 CCR2 LL_TIM_OC_GetCompareCH2\r\n * @param TIMx Timer instance\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH2(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR2));\r\n}\r\n\r\n/**\r\n * @brief Get compare value (TIMx_CCR3) set for output channel 3.\r\n * @note In 32-bit timer implementations returned compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC3_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 3 is supported by a timer instance.\r\n * @rmtoll CCR3 CCR3 LL_TIM_OC_GetCompareCH3\r\n * @param TIMx Timer instance\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH3(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR3));\r\n}\r\n\r\n/**\r\n * @brief Get compare value (TIMx_CCR4) set for output channel 4.\r\n * @note In 32-bit timer implementations returned compare value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC4_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 4 is supported by a timer instance.\r\n * @rmtoll CCR4 CCR4 LL_TIM_OC_GetCompareCH4\r\n * @param TIMx Timer instance\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH4(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR4));\r\n}\r\n\r\n#if defined(TIM_CCR5_CCR5)\r\n/**\r\n * @brief Get compare value (TIMx_CCR5) set for output channel 5.\r\n * @note Macro IS_TIM_CC5_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 5 is supported by a timer instance.\r\n * @if STM32F334x8\r\n * @rmtoll CCR5 CCR5 LL_TIM_OC_GetCompareCH5\r\n * @elseif STM32F303xC\r\n * CCR5 CCR5 LL_TIM_OC_GetCompareCH5\r\n * @elseif STM32F302x8\r\n * CCR5 CCR5 LL_TIM_OC_GetCompareCH5\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @note CH5 channel is not available for all F3 devices\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH5(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_BIT(TIMx->CCR5, TIM_CCR5_CCR5));\r\n}\r\n\r\n#endif /* TIM_CCR5_CCR5 */\r\n#if defined(TIM_CCR6_CCR6)\r\n/**\r\n * @brief Get compare value (TIMx_CCR6) set for output channel 6.\r\n * @note Macro IS_TIM_CC6_INSTANCE(TIMx) can be used to check whether or not\r\n * output channel 6 is supported by a timer instance.\r\n * @if STM32F334x8\r\n * @rmtoll CCR6 CCR6 LL_TIM_OC_GetCompareCH6\r\n * @elseif STM32F303xC\r\n * CCR6 CCR6 LL_TIM_OC_GetCompareCH6\r\n * @elseif STM32F302x8\r\n * CCR6 CCR6 LL_TIM_OC_GetCompareCH6\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @note CH6 channel is not available for all F3 devices\r\n * @retval CompareValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_OC_GetCompareCH6(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR6));\r\n}\r\n\r\n#endif /* TIM_CCR6_CCR6 */\r\n#if defined(TIM_CCR5_CCR5)\r\n/**\r\n * @brief Select on which reference signal the OC5REF is combined to.\r\n * @note Macro IS_TIM_COMBINED3PHASEPWM_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports the combined 3-phase PWM mode.\r\n * @if STM32F334x8\r\n * @rmtoll CCR5 GC5C3 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C2 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C1 LL_TIM_SetCH5CombinedChannels\r\n * @elseif STM32F303xC\r\n * CCR5 GC5C3 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C2 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C1 LL_TIM_SetCH5CombinedChannels\r\n * @elseif STM32F302x8\r\n * CCR5 GC5C3 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C2 LL_TIM_SetCH5CombinedChannels\\n\r\n * CCR5 GC5C1 LL_TIM_SetCH5CombinedChannels\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param GroupCH5 This parameter can be a combination of the following values:\r\n * @arg @ref LL_TIM_GROUPCH5_NONE\r\n * @arg @ref LL_TIM_GROUPCH5_OC1REFC\r\n * @arg @ref LL_TIM_GROUPCH5_OC2REFC\r\n * @arg @ref LL_TIM_GROUPCH5_OC3REFC\r\n * @note CH5 channel is not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetCH5CombinedChannels(TIM_TypeDef *TIMx, uint32_t GroupCH5)\r\n{\r\n MODIFY_REG(TIMx->CCR5, (TIM_CCR5_GC5C3 | TIM_CCR5_GC5C2 | TIM_CCR5_GC5C1), GroupCH5);\r\n}\r\n\r\n#endif /* TIM_CCR5_CCR5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Input_Channel Input channel configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Configure input channel.\r\n * @rmtoll CCMR1 CC1S LL_TIM_IC_Config\\n\r\n * CCMR1 IC1PSC LL_TIM_IC_Config\\n\r\n * CCMR1 IC1F LL_TIM_IC_Config\\n\r\n * CCMR1 CC2S LL_TIM_IC_Config\\n\r\n * CCMR1 IC2PSC LL_TIM_IC_Config\\n\r\n * CCMR1 IC2F LL_TIM_IC_Config\\n\r\n * CCMR2 CC3S LL_TIM_IC_Config\\n\r\n * CCMR2 IC3PSC LL_TIM_IC_Config\\n\r\n * CCMR2 IC3F LL_TIM_IC_Config\\n\r\n * CCMR2 CC4S LL_TIM_IC_Config\\n\r\n * CCMR2 IC4PSC LL_TIM_IC_Config\\n\r\n * CCMR2 IC4F LL_TIM_IC_Config\\n\r\n * CCER CC1P LL_TIM_IC_Config\\n\r\n * CCER CC1NP LL_TIM_IC_Config\\n\r\n * CCER CC2P LL_TIM_IC_Config\\n\r\n * CCER CC2NP LL_TIM_IC_Config\\n\r\n * CCER CC3P LL_TIM_IC_Config\\n\r\n * CCER CC3NP LL_TIM_IC_Config\\n\r\n * CCER CC4P LL_TIM_IC_Config\\n\r\n * CCER CC4NP LL_TIM_IC_Config\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param Configuration This parameter must be a combination of all the following values:\r\n * @arg @ref LL_TIM_ACTIVEINPUT_DIRECTTI or @ref LL_TIM_ACTIVEINPUT_INDIRECTTI or @ref LL_TIM_ACTIVEINPUT_TRC\r\n * @arg @ref LL_TIM_ICPSC_DIV1 or ... or @ref LL_TIM_ICPSC_DIV8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1 or ... or @ref LL_TIM_IC_FILTER_FDIV32_N8\r\n * @arg @ref LL_TIM_IC_POLARITY_RISING or @ref LL_TIM_IC_POLARITY_FALLING or @ref LL_TIM_IC_POLARITY_BOTHEDGE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_Config(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t Configuration)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n MODIFY_REG(*pReg, ((TIM_CCMR1_IC1F | TIM_CCMR1_IC1PSC | TIM_CCMR1_CC1S) << SHIFT_TAB_ICxx[iChannel]),\r\n ((Configuration >> 16U) & (TIM_CCMR1_IC1F | TIM_CCMR1_IC1PSC | TIM_CCMR1_CC1S)) << SHIFT_TAB_ICxx[iChannel]);\r\n MODIFY_REG(TIMx->CCER, ((TIM_CCER_CC1NP | TIM_CCER_CC1P) << SHIFT_TAB_CCxP[iChannel]),\r\n (Configuration & (TIM_CCER_CC1NP | TIM_CCER_CC1P)) << SHIFT_TAB_CCxP[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Set the active input.\r\n * @rmtoll CCMR1 CC1S LL_TIM_IC_SetActiveInput\\n\r\n * CCMR1 CC2S LL_TIM_IC_SetActiveInput\\n\r\n * CCMR2 CC3S LL_TIM_IC_SetActiveInput\\n\r\n * CCMR2 CC4S LL_TIM_IC_SetActiveInput\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param ICActiveInput This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ACTIVEINPUT_DIRECTTI\r\n * @arg @ref LL_TIM_ACTIVEINPUT_INDIRECTTI\r\n * @arg @ref LL_TIM_ACTIVEINPUT_TRC\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_SetActiveInput(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ICActiveInput)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n MODIFY_REG(*pReg, ((TIM_CCMR1_CC1S) << SHIFT_TAB_ICxx[iChannel]), (ICActiveInput >> 16U) << SHIFT_TAB_ICxx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the current active input.\r\n * @rmtoll CCMR1 CC1S LL_TIM_IC_GetActiveInput\\n\r\n * CCMR1 CC2S LL_TIM_IC_GetActiveInput\\n\r\n * CCMR2 CC3S LL_TIM_IC_GetActiveInput\\n\r\n * CCMR2 CC4S LL_TIM_IC_GetActiveInput\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_ACTIVEINPUT_DIRECTTI\r\n * @arg @ref LL_TIM_ACTIVEINPUT_INDIRECTTI\r\n * @arg @ref LL_TIM_ACTIVEINPUT_TRC\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetActiveInput(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n return ((READ_BIT(*pReg, ((TIM_CCMR1_CC1S) << SHIFT_TAB_ICxx[iChannel])) >> SHIFT_TAB_ICxx[iChannel]) << 16U);\r\n}\r\n\r\n/**\r\n * @brief Set the prescaler of input channel.\r\n * @rmtoll CCMR1 IC1PSC LL_TIM_IC_SetPrescaler\\n\r\n * CCMR1 IC2PSC LL_TIM_IC_SetPrescaler\\n\r\n * CCMR2 IC3PSC LL_TIM_IC_SetPrescaler\\n\r\n * CCMR2 IC4PSC LL_TIM_IC_SetPrescaler\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param ICPrescaler This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ICPSC_DIV1\r\n * @arg @ref LL_TIM_ICPSC_DIV2\r\n * @arg @ref LL_TIM_ICPSC_DIV4\r\n * @arg @ref LL_TIM_ICPSC_DIV8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_SetPrescaler(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ICPrescaler)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n MODIFY_REG(*pReg, ((TIM_CCMR1_IC1PSC) << SHIFT_TAB_ICxx[iChannel]), (ICPrescaler >> 16U) << SHIFT_TAB_ICxx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the current prescaler value acting on an input channel.\r\n * @rmtoll CCMR1 IC1PSC LL_TIM_IC_GetPrescaler\\n\r\n * CCMR1 IC2PSC LL_TIM_IC_GetPrescaler\\n\r\n * CCMR2 IC3PSC LL_TIM_IC_GetPrescaler\\n\r\n * CCMR2 IC4PSC LL_TIM_IC_GetPrescaler\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_ICPSC_DIV1\r\n * @arg @ref LL_TIM_ICPSC_DIV2\r\n * @arg @ref LL_TIM_ICPSC_DIV4\r\n * @arg @ref LL_TIM_ICPSC_DIV8\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetPrescaler(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n return ((READ_BIT(*pReg, ((TIM_CCMR1_IC1PSC) << SHIFT_TAB_ICxx[iChannel])) >> SHIFT_TAB_ICxx[iChannel]) << 16U);\r\n}\r\n\r\n/**\r\n * @brief Set the input filter duration.\r\n * @rmtoll CCMR1 IC1F LL_TIM_IC_SetFilter\\n\r\n * CCMR1 IC2F LL_TIM_IC_SetFilter\\n\r\n * CCMR2 IC3F LL_TIM_IC_SetFilter\\n\r\n * CCMR2 IC4F LL_TIM_IC_SetFilter\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param ICFilter This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N2\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N4\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV2_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV2_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV4_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV4_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV8_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV8_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N5\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N5\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_SetFilter(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ICFilter)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n MODIFY_REG(*pReg, ((TIM_CCMR1_IC1F) << SHIFT_TAB_ICxx[iChannel]), (ICFilter >> 16U) << SHIFT_TAB_ICxx[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the input filter duration.\r\n * @rmtoll CCMR1 IC1F LL_TIM_IC_GetFilter\\n\r\n * CCMR1 IC2F LL_TIM_IC_GetFilter\\n\r\n * CCMR2 IC3F LL_TIM_IC_GetFilter\\n\r\n * CCMR2 IC4F LL_TIM_IC_GetFilter\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N2\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N4\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV1_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV2_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV2_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV4_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV4_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV8_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV8_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N5\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV16_N8\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N5\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N6\r\n * @arg @ref LL_TIM_IC_FILTER_FDIV32_N8\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetFilter(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n register const __IO uint32_t *pReg = (__IO uint32_t *)((uint32_t)((uint32_t)(&TIMx->CCMR1) + OFFSET_TAB_CCMRx[iChannel]));\r\n return ((READ_BIT(*pReg, ((TIM_CCMR1_IC1F) << SHIFT_TAB_ICxx[iChannel])) >> SHIFT_TAB_ICxx[iChannel]) << 16U);\r\n}\r\n\r\n/**\r\n * @brief Set the input channel polarity.\r\n * @rmtoll CCER CC1P LL_TIM_IC_SetPolarity\\n\r\n * CCER CC1NP LL_TIM_IC_SetPolarity\\n\r\n * CCER CC2P LL_TIM_IC_SetPolarity\\n\r\n * CCER CC2NP LL_TIM_IC_SetPolarity\\n\r\n * CCER CC3P LL_TIM_IC_SetPolarity\\n\r\n * CCER CC3NP LL_TIM_IC_SetPolarity\\n\r\n * CCER CC4P LL_TIM_IC_SetPolarity\\n\r\n * CCER CC4NP LL_TIM_IC_SetPolarity\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param ICPolarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_IC_POLARITY_RISING\r\n * @arg @ref LL_TIM_IC_POLARITY_FALLING\r\n * @arg @ref LL_TIM_IC_POLARITY_BOTHEDGE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_SetPolarity(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ICPolarity)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n MODIFY_REG(TIMx->CCER, ((TIM_CCER_CC1NP | TIM_CCER_CC1P) << SHIFT_TAB_CCxP[iChannel]),\r\n ICPolarity << SHIFT_TAB_CCxP[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Get the current input channel polarity.\r\n * @rmtoll CCER CC1P LL_TIM_IC_GetPolarity\\n\r\n * CCER CC1NP LL_TIM_IC_GetPolarity\\n\r\n * CCER CC2P LL_TIM_IC_GetPolarity\\n\r\n * CCER CC2NP LL_TIM_IC_GetPolarity\\n\r\n * CCER CC3P LL_TIM_IC_GetPolarity\\n\r\n * CCER CC3NP LL_TIM_IC_GetPolarity\\n\r\n * CCER CC4P LL_TIM_IC_GetPolarity\\n\r\n * CCER CC4NP LL_TIM_IC_GetPolarity\r\n * @param TIMx Timer instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_TIM_IC_POLARITY_RISING\r\n * @arg @ref LL_TIM_IC_POLARITY_FALLING\r\n * @arg @ref LL_TIM_IC_POLARITY_BOTHEDGE\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetPolarity(TIM_TypeDef *TIMx, uint32_t Channel)\r\n{\r\n register uint8_t iChannel = TIM_GET_CHANNEL_INDEX(Channel);\r\n return (READ_BIT(TIMx->CCER, ((TIM_CCER_CC1NP | TIM_CCER_CC1P) << SHIFT_TAB_CCxP[iChannel])) >>\r\n SHIFT_TAB_CCxP[iChannel]);\r\n}\r\n\r\n/**\r\n * @brief Connect the TIMx_CH1, CH2 and CH3 pins to the TI1 input (XOR combination).\r\n * @note Macro IS_TIM_XOR_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides an XOR input.\r\n * @rmtoll CR2 TI1S LL_TIM_IC_EnableXORCombination\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_EnableXORCombination(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->CR2, TIM_CR2_TI1S);\r\n}\r\n\r\n/**\r\n * @brief Disconnect the TIMx_CH1, CH2 and CH3 pins from the TI1 input.\r\n * @note Macro IS_TIM_XOR_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides an XOR input.\r\n * @rmtoll CR2 TI1S LL_TIM_IC_DisableXORCombination\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_IC_DisableXORCombination(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->CR2, TIM_CR2_TI1S);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the TIMx_CH1, CH2 and CH3 pins are connectected to the TI1 input.\r\n * @note Macro IS_TIM_XOR_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides an XOR input.\r\n * @rmtoll CR2 TI1S LL_TIM_IC_IsEnabledXORCombination\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_IsEnabledXORCombination(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->CR2, TIM_CR2_TI1S) == (TIM_CR2_TI1S)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get captured value for input channel 1.\r\n * @note In 32-bit timer implementations returned captured value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC1_INSTANCE(TIMx) can be used to check whether or not\r\n * input channel 1 is supported by a timer instance.\r\n * @rmtoll CCR1 CCR1 LL_TIM_IC_GetCaptureCH1\r\n * @param TIMx Timer instance\r\n * @retval CapturedValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetCaptureCH1(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR1));\r\n}\r\n\r\n/**\r\n * @brief Get captured value for input channel 2.\r\n * @note In 32-bit timer implementations returned captured value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC2_INSTANCE(TIMx) can be used to check whether or not\r\n * input channel 2 is supported by a timer instance.\r\n * @rmtoll CCR2 CCR2 LL_TIM_IC_GetCaptureCH2\r\n * @param TIMx Timer instance\r\n * @retval CapturedValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetCaptureCH2(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR2));\r\n}\r\n\r\n/**\r\n * @brief Get captured value for input channel 3.\r\n * @note In 32-bit timer implementations returned captured value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC3_INSTANCE(TIMx) can be used to check whether or not\r\n * input channel 3 is supported by a timer instance.\r\n * @rmtoll CCR3 CCR3 LL_TIM_IC_GetCaptureCH3\r\n * @param TIMx Timer instance\r\n * @retval CapturedValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetCaptureCH3(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR3));\r\n}\r\n\r\n/**\r\n * @brief Get captured value for input channel 4.\r\n * @note In 32-bit timer implementations returned captured value can be between 0x00000000 and 0xFFFFFFFF.\r\n * @note Macro IS_TIM_32B_COUNTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports a 32 bits counter.\r\n * @note Macro IS_TIM_CC4_INSTANCE(TIMx) can be used to check whether or not\r\n * input channel 4 is supported by a timer instance.\r\n * @rmtoll CCR4 CCR4 LL_TIM_IC_GetCaptureCH4\r\n * @param TIMx Timer instance\r\n * @retval CapturedValue (between Min_Data=0 and Max_Data=65535)\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IC_GetCaptureCH4(TIM_TypeDef *TIMx)\r\n{\r\n return (uint32_t)(READ_REG(TIMx->CCR4));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Clock_Selection Counter clock selection\r\n * @{\r\n */\r\n/**\r\n * @brief Enable external clock mode 2.\r\n * @note When external clock mode 2 is enabled the counter is clocked by any active edge on the ETRF signal.\r\n * @note Macro IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports external clock mode2.\r\n * @rmtoll SMCR ECE LL_TIM_EnableExternalClock\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableExternalClock(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->SMCR, TIM_SMCR_ECE);\r\n}\r\n\r\n/**\r\n * @brief Disable external clock mode 2.\r\n * @note Macro IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports external clock mode2.\r\n * @rmtoll SMCR ECE LL_TIM_DisableExternalClock\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableExternalClock(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->SMCR, TIM_SMCR_ECE);\r\n}\r\n\r\n/**\r\n * @brief Indicate whether external clock mode 2 is enabled.\r\n * @note Macro IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports external clock mode2.\r\n * @rmtoll SMCR ECE LL_TIM_IsEnabledExternalClock\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledExternalClock(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SMCR, TIM_SMCR_ECE) == (TIM_SMCR_ECE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set the clock source of the counter clock.\r\n * @note when selected clock source is external clock mode 1, the timer input\r\n * the external clock is applied is selected by calling the @ref LL_TIM_SetTriggerInput()\r\n * function. This timer input must be configured by calling\r\n * the @ref LL_TIM_IC_Config() function.\r\n * @note Macro IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports external clock mode1.\r\n * @note Macro IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports external clock mode2.\r\n * @rmtoll SMCR SMS LL_TIM_SetClockSource\\n\r\n * SMCR ECE LL_TIM_SetClockSource\r\n * @param TIMx Timer instance\r\n * @param ClockSource This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CLOCKSOURCE_INTERNAL\r\n * @arg @ref LL_TIM_CLOCKSOURCE_EXT_MODE1\r\n * @arg @ref LL_TIM_CLOCKSOURCE_EXT_MODE2\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetClockSource(TIM_TypeDef *TIMx, uint32_t ClockSource)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS | TIM_SMCR_ECE, ClockSource);\r\n}\r\n\r\n/**\r\n * @brief Set the encoder interface mode.\r\n * @note Macro IS_TIM_ENCODER_INTERFACE_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance supports the encoder mode.\r\n * @rmtoll SMCR SMS LL_TIM_SetEncoderMode\r\n * @param TIMx Timer instance\r\n * @param EncoderMode This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ENCODERMODE_X2_TI1\r\n * @arg @ref LL_TIM_ENCODERMODE_X2_TI2\r\n * @arg @ref LL_TIM_ENCODERMODE_X4_TI12\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetEncoderMode(TIM_TypeDef *TIMx, uint32_t EncoderMode)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS, EncoderMode);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Timer_Synchronization Timer synchronisation configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Set the trigger output (TRGO) used for timer synchronization .\r\n * @note Macro IS_TIM_MASTER_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance can operate as a master timer.\r\n * @rmtoll CR2 MMS LL_TIM_SetTriggerOutput\r\n * @param TIMx Timer instance\r\n * @param TimerSynchronization This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_TRGO_RESET\r\n * @arg @ref LL_TIM_TRGO_ENABLE\r\n * @arg @ref LL_TIM_TRGO_UPDATE\r\n * @arg @ref LL_TIM_TRGO_CC1IF\r\n * @arg @ref LL_TIM_TRGO_OC1REF\r\n * @arg @ref LL_TIM_TRGO_OC2REF\r\n * @arg @ref LL_TIM_TRGO_OC3REF\r\n * @arg @ref LL_TIM_TRGO_OC4REF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetTriggerOutput(TIM_TypeDef *TIMx, uint32_t TimerSynchronization)\r\n{\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS, TimerSynchronization);\r\n}\r\n\r\n#if defined(TIM_CR2_MMS2)\r\n/**\r\n * @brief Set the trigger output 2 (TRGO2) used for ADC synchronization .\r\n * @note Macro IS_TIM_TRGO2_INSTANCE(TIMx) can be used to check\r\n * whether or not a timer instance can be used for ADC synchronization.\r\n * @rmtoll CR2 MMS2 LL_TIM_SetTriggerOutput2\r\n * @param TIMx Timer Instance\r\n * @param ADCSynchronization This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_TRGO2_RESET\r\n * @arg @ref LL_TIM_TRGO2_ENABLE\r\n * @arg @ref LL_TIM_TRGO2_UPDATE\r\n * @arg @ref LL_TIM_TRGO2_CC1F\r\n * @arg @ref LL_TIM_TRGO2_OC1\r\n * @arg @ref LL_TIM_TRGO2_OC2\r\n * @arg @ref LL_TIM_TRGO2_OC3\r\n * @arg @ref LL_TIM_TRGO2_OC4\r\n * @arg @ref LL_TIM_TRGO2_OC5\r\n * @arg @ref LL_TIM_TRGO2_OC6\r\n * @arg @ref LL_TIM_TRGO2_OC4_RISINGFALLING\r\n * @arg @ref LL_TIM_TRGO2_OC6_RISINGFALLING\r\n * @arg @ref LL_TIM_TRGO2_OC4_RISING_OC6_RISING\r\n * @arg @ref LL_TIM_TRGO2_OC4_RISING_OC6_FALLING\r\n * @arg @ref LL_TIM_TRGO2_OC5_RISING_OC6_RISING\r\n * @arg @ref LL_TIM_TRGO2_OC5_RISING_OC6_FALLING\r\n * @note OC5 and OC6 are not available for all F3 devices\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetTriggerOutput2(TIM_TypeDef *TIMx, uint32_t ADCSynchronization)\r\n{\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_MMS2, ADCSynchronization);\r\n}\r\n\r\n#endif /* TIM_CR2_MMS2 */\r\n/**\r\n * @brief Set the synchronization mode of a slave timer.\r\n * @note Macro IS_TIM_SLAVE_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance can operate as a slave timer.\r\n * @rmtoll SMCR SMS LL_TIM_SetSlaveMode\r\n * @param TIMx Timer instance\r\n * @param SlaveMode This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_SLAVEMODE_DISABLED\r\n * @arg @ref LL_TIM_SLAVEMODE_RESET\r\n * @arg @ref LL_TIM_SLAVEMODE_GATED\r\n * @arg @ref LL_TIM_SLAVEMODE_TRIGGER\r\n * @arg @ref LL_TIM_SLAVEMODE_COMBINED_RESETTRIGGER\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetSlaveMode(TIM_TypeDef *TIMx, uint32_t SlaveMode)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_SMS, SlaveMode);\r\n}\r\n\r\n/**\r\n * @brief Set the selects the trigger input to be used to synchronize the counter.\r\n * @note Macro IS_TIM_SLAVE_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance can operate as a slave timer.\r\n * @rmtoll SMCR TS LL_TIM_SetTriggerInput\r\n * @param TIMx Timer instance\r\n * @param TriggerInput This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_TS_ITR0\r\n * @arg @ref LL_TIM_TS_ITR1\r\n * @arg @ref LL_TIM_TS_ITR2\r\n * @arg @ref LL_TIM_TS_ITR3\r\n * @arg @ref LL_TIM_TS_TI1F_ED\r\n * @arg @ref LL_TIM_TS_TI1FP1\r\n * @arg @ref LL_TIM_TS_TI2FP2\r\n * @arg @ref LL_TIM_TS_ETRF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetTriggerInput(TIM_TypeDef *TIMx, uint32_t TriggerInput)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_TS, TriggerInput);\r\n}\r\n\r\n/**\r\n * @brief Enable the Master/Slave mode.\r\n * @note Macro IS_TIM_SLAVE_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance can operate as a slave timer.\r\n * @rmtoll SMCR MSM LL_TIM_EnableMasterSlaveMode\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableMasterSlaveMode(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->SMCR, TIM_SMCR_MSM);\r\n}\r\n\r\n/**\r\n * @brief Disable the Master/Slave mode.\r\n * @note Macro IS_TIM_SLAVE_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance can operate as a slave timer.\r\n * @rmtoll SMCR MSM LL_TIM_DisableMasterSlaveMode\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableMasterSlaveMode(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->SMCR, TIM_SMCR_MSM);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the Master/Slave mode is enabled.\r\n * @note Macro IS_TIM_SLAVE_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance can operate as a slave timer.\r\n * @rmtoll SMCR MSM LL_TIM_IsEnabledMasterSlaveMode\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledMasterSlaveMode(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SMCR, TIM_SMCR_MSM) == (TIM_SMCR_MSM)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Configure the external trigger (ETR) input.\r\n * @note Macro IS_TIM_ETR_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides an external trigger input.\r\n * @rmtoll SMCR ETP LL_TIM_ConfigETR\\n\r\n * SMCR ETPS LL_TIM_ConfigETR\\n\r\n * SMCR ETF LL_TIM_ConfigETR\r\n * @param TIMx Timer instance\r\n * @param ETRPolarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ETR_POLARITY_NONINVERTED\r\n * @arg @ref LL_TIM_ETR_POLARITY_INVERTED\r\n * @param ETRPrescaler This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ETR_PRESCALER_DIV1\r\n * @arg @ref LL_TIM_ETR_PRESCALER_DIV2\r\n * @arg @ref LL_TIM_ETR_PRESCALER_DIV4\r\n * @arg @ref LL_TIM_ETR_PRESCALER_DIV8\r\n * @param ETRFilter This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV1\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV1_N2\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV1_N4\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV1_N8\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV2_N6\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV2_N8\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV4_N6\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV4_N8\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV8_N6\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV8_N8\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV16_N5\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV16_N6\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV16_N8\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV32_N5\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV32_N6\r\n * @arg @ref LL_TIM_ETR_FILTER_FDIV32_N8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ConfigETR(TIM_TypeDef *TIMx, uint32_t ETRPolarity, uint32_t ETRPrescaler,\r\n uint32_t ETRFilter)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_ETP | TIM_SMCR_ETPS | TIM_SMCR_ETF, ETRPolarity | ETRPrescaler | ETRFilter);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Break_Function Break function configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Enable the break function.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR BKE LL_TIM_EnableBRK\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableBRK(TIM_TypeDef *TIMx)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n SET_BIT(TIMx->BDTR, TIM_BDTR_BKE);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to this bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n/**\r\n * @brief Disable the break function.\r\n * @rmtoll BDTR BKE LL_TIM_DisableBRK\r\n * @param TIMx Timer instance\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableBRK(TIM_TypeDef *TIMx)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n CLEAR_BIT(TIMx->BDTR, TIM_BDTR_BKE);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to this bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n#if defined(TIM_BDTR_BKF)\r\n/**\r\n * @brief Configure the break input.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR BKP LL_TIM_ConfigBRK\\n\r\n * BDTR BKF LL_TIM_ConfigBRK\r\n * @param TIMx Timer instance\r\n * @param BreakPolarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_BREAK_POLARITY_LOW\r\n * @arg @ref LL_TIM_BREAK_POLARITY_HIGH\r\n * @param BreakFilter This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV1\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV1_N2\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV1_N4\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV1_N8\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV2_N6\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV2_N8\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV4_N6\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV4_N8\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV8_N6\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV8_N8\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV16_N5\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV16_N6\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV16_N8\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV32_N5\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV32_N6\r\n * @arg @ref LL_TIM_BREAK_FILTER_FDIV32_N8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ConfigBRK(TIM_TypeDef *TIMx, uint32_t BreakPolarity,\r\n uint32_t BreakFilter)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_BKP | TIM_BDTR_BKF, BreakPolarity | BreakFilter);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to BKP bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n#else\r\n/**\r\n * @brief Configure the break input.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR BKP LL_TIM_ConfigBRK\r\n * @param TIMx Timer instance\r\n * @param BreakPolarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_BREAK_POLARITY_LOW\r\n * @arg @ref LL_TIM_BREAK_POLARITY_HIGH\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ConfigBRK(TIM_TypeDef *TIMx, uint32_t BreakPolarity)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_BKP, BreakPolarity);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to BKP bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n#endif /* TIM_BDTR_BKF */\r\n#if defined(TIM_BDTR_BK2E)\r\n/**\r\n * @brief Enable the break 2 function.\r\n * @note Macro IS_TIM_BKIN2_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a second break input.\r\n * @rmtoll BDTR BK2E LL_TIM_EnableBRK2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableBRK2(TIM_TypeDef *TIMx)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n SET_BIT(TIMx->BDTR, TIM_BDTR_BK2E);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to this bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n/**\r\n * @brief Disable the break 2 function.\r\n * @note Macro IS_TIM_BKIN2_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a second break input.\r\n * @rmtoll BDTR BK2E LL_TIM_DisableBRK2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableBRK2(TIM_TypeDef *TIMx)\r\n{\r\n#if defined(TIM_IP_V2_1)\r\n __IO uint32_t tmpreg;\r\n#endif /* TIM_IP_V2_1 */\r\n CLEAR_BIT(TIMx->BDTR, TIM_BDTR_BK2E);\r\n#if defined(TIM_IP_V2_1)\r\n /* Note: Any write operation to this bit takes a delay of 1 APB clock cycle to become effective. */\r\n tmpreg = READ_REG(TIMx->BDTR);\r\n (void)(tmpreg);\r\n#endif /* TIM_IP_V2_1 */\r\n}\r\n\r\n/**\r\n * @brief Configure the break 2 input.\r\n * @note Macro IS_TIM_BKIN2_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a second break input.\r\n * @rmtoll BDTR BK2P LL_TIM_ConfigBRK2\\n\r\n * BDTR BK2F LL_TIM_ConfigBRK2\r\n * @param TIMx Timer instance\r\n * @param Break2Polarity This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_BREAK2_POLARITY_LOW\r\n * @arg @ref LL_TIM_BREAK2_POLARITY_HIGH\r\n * @param Break2Filter This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV1\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV1_N2\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV1_N4\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV1_N8\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV2_N6\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV2_N8\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV4_N6\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV4_N8\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV8_N6\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV8_N8\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV16_N5\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV16_N6\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV16_N8\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV32_N5\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV32_N6\r\n * @arg @ref LL_TIM_BREAK2_FILTER_FDIV32_N8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ConfigBRK2(TIM_TypeDef *TIMx, uint32_t Break2Polarity, uint32_t Break2Filter)\r\n{\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_BK2P | TIM_BDTR_BK2F, Break2Polarity | Break2Filter);\r\n}\r\n\r\n#endif /* TIM_BDTR_BK2E */\r\n/**\r\n * @brief Select the outputs off state (enabled v.s. disabled) in Idle and Run modes.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR OSSI LL_TIM_SetOffStates\\n\r\n * BDTR OSSR LL_TIM_SetOffStates\r\n * @param TIMx Timer instance\r\n * @param OffStateIdle This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OSSI_DISABLE\r\n * @arg @ref LL_TIM_OSSI_ENABLE\r\n * @param OffStateRun This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OSSR_DISABLE\r\n * @arg @ref LL_TIM_OSSR_ENABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetOffStates(TIM_TypeDef *TIMx, uint32_t OffStateIdle, uint32_t OffStateRun)\r\n{\r\n MODIFY_REG(TIMx->BDTR, TIM_BDTR_OSSI | TIM_BDTR_OSSR, OffStateIdle | OffStateRun);\r\n}\r\n\r\n/**\r\n * @brief Enable automatic output (MOE can be set by software or automatically when a break input is active).\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR AOE LL_TIM_EnableAutomaticOutput\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableAutomaticOutput(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->BDTR, TIM_BDTR_AOE);\r\n}\r\n\r\n/**\r\n * @brief Disable automatic output (MOE can be set only by software).\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR AOE LL_TIM_DisableAutomaticOutput\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableAutomaticOutput(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->BDTR, TIM_BDTR_AOE);\r\n}\r\n\r\n/**\r\n * @brief Indicate whether automatic output is enabled.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR AOE LL_TIM_IsEnabledAutomaticOutput\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledAutomaticOutput(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->BDTR, TIM_BDTR_AOE) == (TIM_BDTR_AOE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable the outputs (set the MOE bit in TIMx_BDTR register).\r\n * @note The MOE bit in TIMx_BDTR register allows to enable /disable the outputs by\r\n * software and is reset in case of break or break2 event\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR MOE LL_TIM_EnableAllOutputs\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableAllOutputs(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->BDTR, TIM_BDTR_MOE);\r\n}\r\n\r\n/**\r\n * @brief Disable the outputs (reset the MOE bit in TIMx_BDTR register).\r\n * @note The MOE bit in TIMx_BDTR register allows to enable /disable the outputs by\r\n * software and is reset in case of break or break2 event.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR MOE LL_TIM_DisableAllOutputs\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableAllOutputs(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->BDTR, TIM_BDTR_MOE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether outputs are enabled.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @rmtoll BDTR MOE LL_TIM_IsEnabledAllOutputs\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledAllOutputs(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->BDTR, TIM_BDTR_MOE) == (TIM_BDTR_MOE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_DMA_Burst_Mode DMA burst mode configuration\r\n * @{\r\n */\r\n/**\r\n * @brief Configures the timer DMA burst feature.\r\n * @note Macro IS_TIM_DMABURST_INSTANCE(TIMx) can be used to check whether or\r\n * not a timer instance supports the DMA burst mode.\r\n * @rmtoll DCR DBL LL_TIM_ConfigDMABurst\\n\r\n * DCR DBA LL_TIM_ConfigDMABurst\r\n * @param TIMx Timer instance\r\n * @param DMABurstBaseAddress This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CR1\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CR2\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_SMCR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_DIER\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_SR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_EGR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCMR1\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCMR2\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCER\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CNT\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_PSC\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_ARR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_RCR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR1\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR2\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR3\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR4\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_BDTR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_OR\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCMR3 (*)\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR5 (*)\r\n * @arg @ref LL_TIM_DMABURST_BASEADDR_CCR6 (*)\r\n * (*) value not defined in all devices\r\n * @param DMABurstLength This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_1TRANSFER\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_2TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_3TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_4TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_5TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_6TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_7TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_8TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_9TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_10TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_11TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_12TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_13TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_14TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_15TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_16TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_17TRANSFERS\r\n * @arg @ref LL_TIM_DMABURST_LENGTH_18TRANSFERS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ConfigDMABurst(TIM_TypeDef *TIMx, uint32_t DMABurstBaseAddress, uint32_t DMABurstLength)\r\n{\r\n MODIFY_REG(TIMx->DCR, (TIM_DCR_DBL | TIM_DCR_DBA), (DMABurstBaseAddress | DMABurstLength));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_Timer_Inputs_Remapping Timer input remapping\r\n * @{\r\n */\r\n/**\r\n * @brief Remap TIM inputs (input channel, internal/external triggers).\r\n * @note Macro IS_TIM_REMAP_INSTANCE(TIMx) can be used to check whether or not\r\n * a some timer inputs can be remapped.\r\n * @if STM32F334x8\r\n * @rmtoll TIM1_OR ETR_RMP LL_TIM_SetRemap\\n\r\n * TIM16_OR TI1_RMP LL_TIM_SetRemap\\n\r\n * @elseif STM32F302x8\r\n * @rmtoll TIM1_OR ETR_RMP LL_TIM_SetRemap\\n\r\n * TIM16_OR TI1_RMP LL_TIM_SetRemap\\n\r\n * @elseif STM32F303xC\r\n * @rmtoll TIM1_OR ETR_RMP LL_TIM_SetRemap\\n\r\n * TIM8_OR ETR_RMP LL_TIM_SetRemap\\n\r\n * TIM20_OR ETR_RMP LL_TIM_SetRemap\\n\r\n * @elseif STM32F373xC\r\n * @rmtoll TIM14_OR TI1_RMP LL_TIM_SetRemap\r\n * @endif\r\n * @param TIMx Timer instance\r\n * @param Remap Remap params depends on the TIMx. Description available only\r\n * in CHM version of the User Manual (not in .pdf).\r\n * Otherwise see Reference Manual description of OR registers.\r\n *\r\n * Below description summarizes \"Timer Instance\" and \"Remap\" param combinations:\r\n *\r\n * TIM1: any combination of ETR_RMP where (**)\r\n *\r\n * . . ETR_RMP can be one of the following values\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC1_RMP_NC\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC1_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC1_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC1_RMP_AWD3 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC2_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC2_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC2_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC2_RMP_AWD3 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC3_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC3_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC3_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM1_ETR_ADC3_RMP_AWD3 (*)\r\n *\r\n * TIM8: any combination of ETR_RMP where (**)\r\n *\r\n * . . ETR_RMP can be one of the following values\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC2_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC2_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC2_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC2_RMP_AWD3 (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC3_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC3_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC3_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM8_ETR_ADC3_RMP_AWD3 (*)\r\n *\r\n * TIM14: any combination of TI1_RMP where (**)\r\n *\r\n * . . TI1_RMP can be one of the following values\r\n * @arg @ref LL_TIM_TIM14_TI1_RMP_GPIO (*)\r\n * @arg @ref LL_TIM_TIM14_TI1_RMP_RTC_CLK (*)\r\n * @arg @ref LL_TIM_TIM14_TI1_RMP_HSE (*)\r\n * @arg @ref LL_TIM_TIM14_TI1_RMP_MCO (*)\r\n *\r\n * TIM16: any combination of TI1_RMP where (**)\r\n *\r\n * . . TI1_RMP can be one of the following values\r\n * @arg @ref LL_TIM_TIM16_TI1_RMP_GPIO (*)\r\n * @arg @ref LL_TIM_TIM16_TI1_RMP_LSI (*)\r\n * @arg @ref LL_TIM_TIM16_TI1_RMP_LSE (*)\r\n * @arg @ref LL_TIM_TIM16_TI1_RMP_RTC (*)\r\n *\r\n * TIM20: any combination of ETR_RMP where (**)\r\n *\r\n * . . ETR_RMP can be one of the following values\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC3_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC3_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC3_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC3_RMP_AWD3 (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC4_RMP_NC (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC4_RMP_AWD1 (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC4_RMP_AWD2 (*)\r\n * @arg @ref LL_TIM_TIM20_ETR_ADC4_RMP_AWD3 (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetRemap(TIM_TypeDef *TIMx, uint32_t Remap)\r\n{\r\n MODIFY_REG(TIMx->OR, (Remap >> TIMx_OR_RMP_SHIFT), (Remap & TIMx_OR_RMP_MASK));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n#if defined(TIM_SMCR_OCCS)\r\n\r\n/** @defgroup TIM_LL_EF_OCREF_Clear OCREF_Clear_Management\r\n * @{\r\n */\r\n/**\r\n * @brief Set the OCREF clear input source\r\n * @note The OCxREF signal of a given channel can be cleared when a high level is applied on the OCREF_CLR_INPUT\r\n * @note This function can only be used in Output compare and PWM modes.\r\n * @rmtoll SMCR OCCS LL_TIM_SetOCRefClearInputSource\r\n * @param TIMx Timer instance\r\n * @param OCRefClearInputSource This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_OCREF_CLR_INT_OCREF_CLR\r\n * @arg @ref LL_TIM_OCREF_CLR_INT_ETR\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_SetOCRefClearInputSource(TIM_TypeDef *TIMx, uint32_t OCRefClearInputSource)\r\n{\r\n MODIFY_REG(TIMx->SMCR, TIM_SMCR_OCCS, OCRefClearInputSource);\r\n}\r\n/**\r\n * @}\r\n */\r\n#endif /* TIM_SMCR_OCCS */\r\n\r\n/** @defgroup TIM_LL_EF_FLAG_Management FLAG-Management\r\n * @{\r\n */\r\n/**\r\n * @brief Clear the update interrupt flag (UIF).\r\n * @rmtoll SR UIF LL_TIM_ClearFlag_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_UIF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether update interrupt flag (UIF) is set (update interrupt is pending).\r\n * @rmtoll SR UIF LL_TIM_IsActiveFlag_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_UIF) == (TIM_SR_UIF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 1 interrupt flag (CC1F).\r\n * @rmtoll SR CC1IF LL_TIM_ClearFlag_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC1(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC1IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 1 interrupt flag (CC1F) is set (Capture/Compare 1 interrupt is pending).\r\n * @rmtoll SR CC1IF LL_TIM_IsActiveFlag_CC1\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC1(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC1IF) == (TIM_SR_CC1IF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 2 interrupt flag (CC2F).\r\n * @rmtoll SR CC2IF LL_TIM_ClearFlag_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC2(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC2IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 2 interrupt flag (CC2F) is set (Capture/Compare 2 interrupt is pending).\r\n * @rmtoll SR CC2IF LL_TIM_IsActiveFlag_CC2\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC2(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC2IF) == (TIM_SR_CC2IF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 3 interrupt flag (CC3F).\r\n * @rmtoll SR CC3IF LL_TIM_ClearFlag_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC3(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC3IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 3 interrupt flag (CC3F) is set (Capture/Compare 3 interrupt is pending).\r\n * @rmtoll SR CC3IF LL_TIM_IsActiveFlag_CC3\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC3(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC3IF) == (TIM_SR_CC3IF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 4 interrupt flag (CC4F).\r\n * @rmtoll SR CC4IF LL_TIM_ClearFlag_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC4(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC4IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 4 interrupt flag (CC4F) is set (Capture/Compare 4 interrupt is pending).\r\n * @rmtoll SR CC4IF LL_TIM_IsActiveFlag_CC4\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC4(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC4IF) == (TIM_SR_CC4IF)) ? 1UL : 0UL);\r\n}\r\n\r\n#if defined (TIM_SR_CC5IF)\r\n/**\r\n * @brief Clear the Capture/Compare 5 interrupt flag (CC5F).\r\n * @rmtoll SR CC5IF LL_TIM_ClearFlag_CC5\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC5(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC5IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 5 interrupt flag (CC5F) is set (Capture/Compare 5 interrupt is pending).\r\n * @rmtoll SR CC5IF LL_TIM_IsActiveFlag_CC5\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC5(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC5IF) == (TIM_SR_CC5IF)) ? 1UL : 0UL);\r\n}\r\n\r\n#endif /* TIM_SR_CC5IF */\r\n#if defined (TIM_SR_CC6IF)\r\n/**\r\n * @brief Clear the Capture/Compare 6 interrupt flag (CC6F).\r\n * @rmtoll SR CC6IF LL_TIM_ClearFlag_CC6\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC6(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC6IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 6 interrupt flag (CC6F) is set (Capture/Compare 6 interrupt is pending).\r\n * @rmtoll SR CC6IF LL_TIM_IsActiveFlag_CC6\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC6(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC6IF) == (TIM_SR_CC6IF)) ? 1UL : 0UL);\r\n}\r\n\r\n#endif /* TIM_SR_CC6IF */\r\n/**\r\n * @brief Clear the commutation interrupt flag (COMIF).\r\n * @rmtoll SR COMIF LL_TIM_ClearFlag_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_COM(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_COMIF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether commutation interrupt flag (COMIF) is set (commutation interrupt is pending).\r\n * @rmtoll SR COMIF LL_TIM_IsActiveFlag_COM\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_COM(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_COMIF) == (TIM_SR_COMIF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the trigger interrupt flag (TIF).\r\n * @rmtoll SR TIF LL_TIM_ClearFlag_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_TIF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether trigger interrupt flag (TIF) is set (trigger interrupt is pending).\r\n * @rmtoll SR TIF LL_TIM_IsActiveFlag_TRIG\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_TIF) == (TIM_SR_TIF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the break interrupt flag (BIF).\r\n * @rmtoll SR BIF LL_TIM_ClearFlag_BRK\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_BRK(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_BIF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether break interrupt flag (BIF) is set (break interrupt is pending).\r\n * @rmtoll SR BIF LL_TIM_IsActiveFlag_BRK\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_BRK(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_BIF) == (TIM_SR_BIF)) ? 1UL : 0UL);\r\n}\r\n\r\n#if defined(TIM_SR_B2IF)\r\n/**\r\n * @brief Clear the break 2 interrupt flag (B2IF).\r\n * @rmtoll SR B2IF LL_TIM_ClearFlag_BRK2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_BRK2(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_B2IF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether break 2 interrupt flag (B2IF) is set (break 2 interrupt is pending).\r\n * @rmtoll SR B2IF LL_TIM_IsActiveFlag_BRK2\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_BRK2(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_B2IF) == (TIM_SR_B2IF)) ? 1UL : 0UL);\r\n}\r\n\r\n#endif /* TIM_SR_B2IF */\r\n/**\r\n * @brief Clear the Capture/Compare 1 over-capture interrupt flag (CC1OF).\r\n * @rmtoll SR CC1OF LL_TIM_ClearFlag_CC1OVR\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC1OVR(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC1OF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 1 over-capture interrupt flag (CC1OF) is set (Capture/Compare 1 interrupt is pending).\r\n * @rmtoll SR CC1OF LL_TIM_IsActiveFlag_CC1OVR\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC1OVR(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC1OF) == (TIM_SR_CC1OF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 2 over-capture interrupt flag (CC2OF).\r\n * @rmtoll SR CC2OF LL_TIM_ClearFlag_CC2OVR\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC2OVR(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC2OF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 2 over-capture interrupt flag (CC2OF) is set (Capture/Compare 2 over-capture interrupt is pending).\r\n * @rmtoll SR CC2OF LL_TIM_IsActiveFlag_CC2OVR\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC2OVR(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC2OF) == (TIM_SR_CC2OF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 3 over-capture interrupt flag (CC3OF).\r\n * @rmtoll SR CC3OF LL_TIM_ClearFlag_CC3OVR\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC3OVR(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC3OF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 3 over-capture interrupt flag (CC3OF) is set (Capture/Compare 3 over-capture interrupt is pending).\r\n * @rmtoll SR CC3OF LL_TIM_IsActiveFlag_CC3OVR\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC3OVR(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC3OF) == (TIM_SR_CC3OF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear the Capture/Compare 4 over-capture interrupt flag (CC4OF).\r\n * @rmtoll SR CC4OF LL_TIM_ClearFlag_CC4OVR\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_ClearFlag_CC4OVR(TIM_TypeDef *TIMx)\r\n{\r\n WRITE_REG(TIMx->SR, ~(TIM_SR_CC4OF));\r\n}\r\n\r\n/**\r\n * @brief Indicate whether Capture/Compare 4 over-capture interrupt flag (CC4OF) is set (Capture/Compare 4 over-capture interrupt is pending).\r\n * @rmtoll SR CC4OF LL_TIM_IsActiveFlag_CC4OVR\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsActiveFlag_CC4OVR(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->SR, TIM_SR_CC4OF) == (TIM_SR_CC4OF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_IT_Management IT-Management\r\n * @{\r\n */\r\n/**\r\n * @brief Enable update interrupt (UIE).\r\n * @rmtoll DIER UIE LL_TIM_EnableIT_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_UIE);\r\n}\r\n\r\n/**\r\n * @brief Disable update interrupt (UIE).\r\n * @rmtoll DIER UIE LL_TIM_DisableIT_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_UIE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the update interrupt (UIE) is enabled.\r\n * @rmtoll DIER UIE LL_TIM_IsEnabledIT_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_UIE) == (TIM_DIER_UIE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 1 interrupt (CC1IE).\r\n * @rmtoll DIER CC1IE LL_TIM_EnableIT_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_CC1(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC1IE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 1 interrupt (CC1IE).\r\n * @rmtoll DIER CC1IE LL_TIM_DisableIT_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_CC1(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC1IE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 1 interrupt (CC1IE) is enabled.\r\n * @rmtoll DIER CC1IE LL_TIM_IsEnabledIT_CC1\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_CC1(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC1IE) == (TIM_DIER_CC1IE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 2 interrupt (CC2IE).\r\n * @rmtoll DIER CC2IE LL_TIM_EnableIT_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_CC2(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC2IE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 2 interrupt (CC2IE).\r\n * @rmtoll DIER CC2IE LL_TIM_DisableIT_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_CC2(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC2IE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 2 interrupt (CC2IE) is enabled.\r\n * @rmtoll DIER CC2IE LL_TIM_IsEnabledIT_CC2\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_CC2(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC2IE) == (TIM_DIER_CC2IE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 3 interrupt (CC3IE).\r\n * @rmtoll DIER CC3IE LL_TIM_EnableIT_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_CC3(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC3IE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 3 interrupt (CC3IE).\r\n * @rmtoll DIER CC3IE LL_TIM_DisableIT_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_CC3(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC3IE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 3 interrupt (CC3IE) is enabled.\r\n * @rmtoll DIER CC3IE LL_TIM_IsEnabledIT_CC3\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_CC3(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC3IE) == (TIM_DIER_CC3IE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 4 interrupt (CC4IE).\r\n * @rmtoll DIER CC4IE LL_TIM_EnableIT_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_CC4(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC4IE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 4 interrupt (CC4IE).\r\n * @rmtoll DIER CC4IE LL_TIM_DisableIT_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_CC4(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC4IE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 4 interrupt (CC4IE) is enabled.\r\n * @rmtoll DIER CC4IE LL_TIM_IsEnabledIT_CC4\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_CC4(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC4IE) == (TIM_DIER_CC4IE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable commutation interrupt (COMIE).\r\n * @rmtoll DIER COMIE LL_TIM_EnableIT_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_COM(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_COMIE);\r\n}\r\n\r\n/**\r\n * @brief Disable commutation interrupt (COMIE).\r\n * @rmtoll DIER COMIE LL_TIM_DisableIT_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_COM(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_COMIE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the commutation interrupt (COMIE) is enabled.\r\n * @rmtoll DIER COMIE LL_TIM_IsEnabledIT_COM\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_COM(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_COMIE) == (TIM_DIER_COMIE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable trigger interrupt (TIE).\r\n * @rmtoll DIER TIE LL_TIM_EnableIT_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_TIE);\r\n}\r\n\r\n/**\r\n * @brief Disable trigger interrupt (TIE).\r\n * @rmtoll DIER TIE LL_TIM_DisableIT_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_TIE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the trigger interrupt (TIE) is enabled.\r\n * @rmtoll DIER TIE LL_TIM_IsEnabledIT_TRIG\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_TIE) == (TIM_DIER_TIE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable break interrupt (BIE).\r\n * @rmtoll DIER BIE LL_TIM_EnableIT_BRK\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableIT_BRK(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_BIE);\r\n}\r\n\r\n/**\r\n * @brief Disable break interrupt (BIE).\r\n * @rmtoll DIER BIE LL_TIM_DisableIT_BRK\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableIT_BRK(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_BIE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the break interrupt (BIE) is enabled.\r\n * @rmtoll DIER BIE LL_TIM_IsEnabledIT_BRK\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledIT_BRK(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_BIE) == (TIM_DIER_BIE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_DMA_Management DMA-Management\r\n * @{\r\n */\r\n/**\r\n * @brief Enable update DMA request (UDE).\r\n * @rmtoll DIER UDE LL_TIM_EnableDMAReq_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_UDE);\r\n}\r\n\r\n/**\r\n * @brief Disable update DMA request (UDE).\r\n * @rmtoll DIER UDE LL_TIM_DisableDMAReq_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_UDE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the update DMA request (UDE) is enabled.\r\n * @rmtoll DIER UDE LL_TIM_IsEnabledDMAReq_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_UDE) == (TIM_DIER_UDE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 1 DMA request (CC1DE).\r\n * @rmtoll DIER CC1DE LL_TIM_EnableDMAReq_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_CC1(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC1DE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 1 DMA request (CC1DE).\r\n * @rmtoll DIER CC1DE LL_TIM_DisableDMAReq_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_CC1(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC1DE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 1 DMA request (CC1DE) is enabled.\r\n * @rmtoll DIER CC1DE LL_TIM_IsEnabledDMAReq_CC1\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_CC1(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC1DE) == (TIM_DIER_CC1DE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 2 DMA request (CC2DE).\r\n * @rmtoll DIER CC2DE LL_TIM_EnableDMAReq_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_CC2(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC2DE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 2 DMA request (CC2DE).\r\n * @rmtoll DIER CC2DE LL_TIM_DisableDMAReq_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_CC2(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC2DE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 2 DMA request (CC2DE) is enabled.\r\n * @rmtoll DIER CC2DE LL_TIM_IsEnabledDMAReq_CC2\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_CC2(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC2DE) == (TIM_DIER_CC2DE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 3 DMA request (CC3DE).\r\n * @rmtoll DIER CC3DE LL_TIM_EnableDMAReq_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_CC3(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC3DE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 3 DMA request (CC3DE).\r\n * @rmtoll DIER CC3DE LL_TIM_DisableDMAReq_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_CC3(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC3DE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 3 DMA request (CC3DE) is enabled.\r\n * @rmtoll DIER CC3DE LL_TIM_IsEnabledDMAReq_CC3\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_CC3(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC3DE) == (TIM_DIER_CC3DE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable capture/compare 4 DMA request (CC4DE).\r\n * @rmtoll DIER CC4DE LL_TIM_EnableDMAReq_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_CC4(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_CC4DE);\r\n}\r\n\r\n/**\r\n * @brief Disable capture/compare 4 DMA request (CC4DE).\r\n * @rmtoll DIER CC4DE LL_TIM_DisableDMAReq_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_CC4(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_CC4DE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the capture/compare 4 DMA request (CC4DE) is enabled.\r\n * @rmtoll DIER CC4DE LL_TIM_IsEnabledDMAReq_CC4\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_CC4(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_CC4DE) == (TIM_DIER_CC4DE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable commutation DMA request (COMDE).\r\n * @rmtoll DIER COMDE LL_TIM_EnableDMAReq_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_COM(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_COMDE);\r\n}\r\n\r\n/**\r\n * @brief Disable commutation DMA request (COMDE).\r\n * @rmtoll DIER COMDE LL_TIM_DisableDMAReq_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_COM(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_COMDE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the commutation DMA request (COMDE) is enabled.\r\n * @rmtoll DIER COMDE LL_TIM_IsEnabledDMAReq_COM\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_COM(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_COMDE) == (TIM_DIER_COMDE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable trigger interrupt (TDE).\r\n * @rmtoll DIER TDE LL_TIM_EnableDMAReq_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_EnableDMAReq_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->DIER, TIM_DIER_TDE);\r\n}\r\n\r\n/**\r\n * @brief Disable trigger interrupt (TDE).\r\n * @rmtoll DIER TDE LL_TIM_DisableDMAReq_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_DisableDMAReq_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n CLEAR_BIT(TIMx->DIER, TIM_DIER_TDE);\r\n}\r\n\r\n/**\r\n * @brief Indicates whether the trigger interrupt (TDE) is enabled.\r\n * @rmtoll DIER TDE LL_TIM_IsEnabledDMAReq_TRIG\r\n * @param TIMx Timer instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_TIM_IsEnabledDMAReq_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n return ((READ_BIT(TIMx->DIER, TIM_DIER_TDE) == (TIM_DIER_TDE)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_LL_EF_EVENT_Management EVENT-Management\r\n * @{\r\n */\r\n/**\r\n * @brief Generate an update event.\r\n * @rmtoll EGR UG LL_TIM_GenerateEvent_UPDATE\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_UPDATE(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_UG);\r\n}\r\n\r\n/**\r\n * @brief Generate Capture/Compare 1 event.\r\n * @rmtoll EGR CC1G LL_TIM_GenerateEvent_CC1\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_CC1(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_CC1G);\r\n}\r\n\r\n/**\r\n * @brief Generate Capture/Compare 2 event.\r\n * @rmtoll EGR CC2G LL_TIM_GenerateEvent_CC2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_CC2(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_CC2G);\r\n}\r\n\r\n/**\r\n * @brief Generate Capture/Compare 3 event.\r\n * @rmtoll EGR CC3G LL_TIM_GenerateEvent_CC3\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_CC3(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_CC3G);\r\n}\r\n\r\n/**\r\n * @brief Generate Capture/Compare 4 event.\r\n * @rmtoll EGR CC4G LL_TIM_GenerateEvent_CC4\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_CC4(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_CC4G);\r\n}\r\n\r\n/**\r\n * @brief Generate commutation event.\r\n * @rmtoll EGR COMG LL_TIM_GenerateEvent_COM\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_COM(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_COMG);\r\n}\r\n\r\n/**\r\n * @brief Generate trigger event.\r\n * @rmtoll EGR TG LL_TIM_GenerateEvent_TRIG\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_TRIG(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_TG);\r\n}\r\n\r\n/**\r\n * @brief Generate break event.\r\n * @rmtoll EGR BG LL_TIM_GenerateEvent_BRK\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_BRK(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_BG);\r\n}\r\n\r\n#if defined(TIM_EGR_B2G)\r\n/**\r\n * @brief Generate break 2 event.\r\n * @rmtoll EGR B2G LL_TIM_GenerateEvent_BRK2\r\n * @param TIMx Timer instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_TIM_GenerateEvent_BRK2(TIM_TypeDef *TIMx)\r\n{\r\n SET_BIT(TIMx->EGR, TIM_EGR_B2G);\r\n}\r\n\r\n#endif /* TIM_EGR_B2G */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup TIM_LL_EF_Init Initialisation and deinitialisation functions\r\n * @{\r\n */\r\n\r\nErrorStatus LL_TIM_DeInit(TIM_TypeDef *TIMx);\r\nvoid LL_TIM_StructInit(LL_TIM_InitTypeDef *TIM_InitStruct);\r\nErrorStatus LL_TIM_Init(TIM_TypeDef *TIMx, LL_TIM_InitTypeDef *TIM_InitStruct);\r\nvoid LL_TIM_OC_StructInit(LL_TIM_OC_InitTypeDef *TIM_OC_InitStruct);\r\nErrorStatus LL_TIM_OC_Init(TIM_TypeDef *TIMx, uint32_t Channel, LL_TIM_OC_InitTypeDef *TIM_OC_InitStruct);\r\nvoid LL_TIM_IC_StructInit(LL_TIM_IC_InitTypeDef *TIM_ICInitStruct);\r\nErrorStatus LL_TIM_IC_Init(TIM_TypeDef *TIMx, uint32_t Channel, LL_TIM_IC_InitTypeDef *TIM_IC_InitStruct);\r\nvoid LL_TIM_ENCODER_StructInit(LL_TIM_ENCODER_InitTypeDef *TIM_EncoderInitStruct);\r\nErrorStatus LL_TIM_ENCODER_Init(TIM_TypeDef *TIMx, LL_TIM_ENCODER_InitTypeDef *TIM_EncoderInitStruct);\r\nvoid LL_TIM_HALLSENSOR_StructInit(LL_TIM_HALLSENSOR_InitTypeDef *TIM_HallSensorInitStruct);\r\nErrorStatus LL_TIM_HALLSENSOR_Init(TIM_TypeDef *TIMx, LL_TIM_HALLSENSOR_InitTypeDef *TIM_HallSensorInitStruct);\r\nvoid LL_TIM_BDTR_StructInit(LL_TIM_BDTR_InitTypeDef *TIM_BDTRInitStruct);\r\nErrorStatus LL_TIM_BDTR_Init(TIM_TypeDef *TIMx, LL_TIM_BDTR_InitTypeDef *TIM_BDTRInitStruct);\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* TIM1 || TIM2 || TIM3 || TIM4 || TIM5 || TIM6 || TIM7 || TIM8 || TIM12 || TIM13 || TIM14 || TIM15 || TIM16 || TIM17 || TIM18 || TIM19 || TIM20 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_TIM_H */\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_ll_utils.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_utils.h\r\n * @author MCD Application Team\r\n * @brief Header file of UTILS LL module.\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The LL UTILS driver contains a set of generic APIs that can be\r\n used by user:\r\n (+) Device electronic signature\r\n (+) Timing functions\r\n (+) PLL configuration functions\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F3xx_LL_UTILS_H\r\n#define __STM32F3xx_LL_UTILS_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx.h\"\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup UTILS_LL UTILS\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup UTILS_LL_Private_Constants UTILS Private Constants\r\n * @{\r\n */\r\n\r\n/* Max delay can be used in LL_mDelay */\r\n#define LL_MAX_DELAY 0xFFFFFFFFU\r\n\r\n/**\r\n * @brief Unique device ID register base address\r\n */\r\n#define UID_BASE_ADDRESS UID_BASE\r\n\r\n/**\r\n * @brief Flash size data register base address\r\n */\r\n#define FLASHSIZE_BASE_ADDRESS FLASHSIZE_BASE\r\n\r\n/**\r\n * @brief Package data register base address\r\n */\r\n#define PACKAGE_BASE_ADDRESS PACKAGE_BASE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup UTILS_LL_Private_Macros UTILS Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup UTILS_LL_ES_INIT UTILS Exported structures\r\n * @{\r\n */\r\n/**\r\n * @brief UTILS PLL structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PLLMul; /*!< Multiplication factor for PLL VCO input clock.\r\n This parameter can be a value of @ref RCC_LL_EC_PLL_MUL\r\n\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_PLL_ConfigDomain_SYS(). */\r\n\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n uint32_t PLLDiv; /*!< Division factor for PLL VCO output clock.\r\n This parameter can be a value of @ref RCC_LL_EC_PREDIV_DIV \r\n \r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_PLL_ConfigDomain_SYS(). */\r\n#else\r\n uint32_t Prediv; /*!< Division factor for HSE used as PLL clock source.\r\n This parameter can be a value of @ref RCC_LL_EC_PREDIV_DIV \r\n \r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_PLL_ConfigDomain_SYS(). */\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n} LL_UTILS_PLLInitTypeDef;\r\n\r\n/**\r\n * @brief UTILS System, AHB and APB buses clock configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t AHBCLKDivider; /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_LL_EC_SYSCLK_DIV\r\n\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_SetAHBPrescaler(). */\r\n\r\n uint32_t APB1CLKDivider; /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_LL_EC_APB1_DIV\r\n\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_SetAPB1Prescaler(). */\r\n\r\n uint32_t APB2CLKDivider; /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_LL_EC_APB2_DIV\r\n\r\n This feature can be modified afterwards using unitary function\r\n @ref LL_RCC_SetAPB2Prescaler(). */\r\n\r\n} LL_UTILS_ClkInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup UTILS_LL_Exported_Constants UTILS Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup UTILS_EC_HSE_BYPASS HSE Bypass activation\r\n * @{\r\n */\r\n#define LL_UTILS_HSEBYPASS_OFF 0x00000000U /*!< HSE Bypass is not enabled */\r\n#define LL_UTILS_HSEBYPASS_ON 0x00000001U /*!< HSE Bypass is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup UTILS_LL_Exported_Functions UTILS Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup UTILS_EF_DEVICE_ELECTRONIC_SIGNATURE DEVICE ELECTRONIC SIGNATURE\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get Word0 of the unique device identifier (UID based on 96 bits)\r\n * @retval UID[31:0]: X and Y coordinates on the wafer expressed in BCD format\r\n */\r\n__STATIC_INLINE uint32_t LL_GetUID_Word0(void)\r\n{\r\n return (uint32_t)(READ_REG(*((uint32_t *)UID_BASE_ADDRESS)));\r\n}\r\n\r\n/**\r\n * @brief Get Word1 of the unique device identifier (UID based on 96 bits)\r\n * @retval UID[63:32]: Wafer number (UID[39:32]) & LOT_NUM[23:0] (UID[63:40])\r\n */\r\n__STATIC_INLINE uint32_t LL_GetUID_Word1(void)\r\n{\r\n return (uint32_t)(READ_REG(*((uint32_t *)(UID_BASE_ADDRESS + 4U))));\r\n}\r\n\r\n/**\r\n * @brief Get Word2 of the unique device identifier (UID based on 96 bits)\r\n * @retval UID[95:64]: Lot number (ASCII encoded) - LOT_NUM[55:24]\r\n */\r\n__STATIC_INLINE uint32_t LL_GetUID_Word2(void)\r\n{\r\n return (uint32_t)(READ_REG(*((uint32_t *)(UID_BASE_ADDRESS + 8U))));\r\n}\r\n\r\n/**\r\n * @brief Get Flash memory size\r\n * @note This bitfield indicates the size of the device Flash memory expressed in\r\n * Kbytes. As an example, 0x040 corresponds to 64 Kbytes.\r\n * @retval FLASH_SIZE[15:0]: Flash memory size\r\n */\r\n__STATIC_INLINE uint32_t LL_GetFlashSize(void)\r\n{\r\n return (uint16_t)(READ_REG(*((uint32_t *)FLASHSIZE_BASE_ADDRESS)));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup UTILS_LL_EF_DELAY DELAY\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function configures the Cortex-M SysTick source of the time base.\r\n * @param HCLKFrequency HCLK frequency in Hz (can be calculated thanks to RCC helper macro)\r\n * @note When a RTOS is used, it is recommended to avoid changing the SysTick \r\n * configuration by calling this function, for a delay use rather osDelay RTOS service.\r\n * @param Ticks Number of ticks\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_InitTick(uint32_t HCLKFrequency, uint32_t Ticks)\r\n{\r\n /* Configure the SysTick to have interrupt in 1ms time base */\r\n SysTick->LOAD = (uint32_t)((HCLKFrequency / Ticks) - 1UL); /* set reload register */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable the Systick Timer */\r\n}\r\n\r\nvoid LL_Init1msTick(uint32_t HCLKFrequency);\r\nvoid LL_mDelay(uint32_t Delay);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup UTILS_EF_SYSTEM SYSTEM\r\n * @{\r\n */\r\n\r\nvoid LL_SetSystemCoreClock(uint32_t HCLKFrequency);\r\nErrorStatus LL_PLL_ConfigSystemClock_HSI(LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct,\r\n LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct);\r\nErrorStatus LL_PLL_ConfigSystemClock_HSE(uint32_t HSEFrequency, uint32_t HSEBypass,\r\n LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct, LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F3xx_LL_UTILS_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal.c\r\n * @author MCD Application Team\r\n * @brief HAL module driver.\r\n * This is the common part of the HAL initialization\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The common HAL driver contains a set of generic and common APIs that can be\r\n used by the PPP peripheral drivers and the user to start using the HAL.\r\n [..]\r\n The HAL contains two APIs categories:\r\n (+) HAL Initialization and de-initialization functions\r\n (+) HAL Control functions\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL HAL\r\n * @brief HAL module driver.\r\n * @{\r\n */\r\n\r\n#ifdef HAL_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup HAL_Private Constants\r\n * @{\r\n */\r\n/**\r\n * @brief STM32F3xx HAL Driver version number V1.5.3\r\n */\r\n#define __STM32F3xx_HAL_VERSION_MAIN (0x01U) /*!< [31:24] main version */\r\n#define __STM32F3xx_HAL_VERSION_SUB1 (0x05U) /*!< [23:16] sub1 version */\r\n#define __STM32F3xx_HAL_VERSION_SUB2 (0x03U) /*!< [15:8] sub2 version */\r\n#define __STM32F3xx_HAL_VERSION_RC (0x00U) /*!< [7:0] release candidate */\r\n#define __STM32F3xx_HAL_VERSION ((__STM32F3xx_HAL_VERSION_MAIN << 24U)\\\r\n |(__STM32F3xx_HAL_VERSION_SUB1 << 16U)\\\r\n |(__STM32F3xx_HAL_VERSION_SUB2 << 8U )\\\r\n |(__STM32F3xx_HAL_VERSION_RC))\r\n\r\n#define IDCODE_DEVID_MASK (0x00000FFFU)\r\n/**\r\n * @}\r\n */\r\n \r\n/* Private macro -------------------------------------------------------------*/\r\n/* Exported variables --------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Variables HAL Exported Variables\r\n * @{\r\n */\r\n__IO uint32_t uwTick;\r\nuint32_t uwTickPrio = (1UL << __NVIC_PRIO_BITS); /* Invalid PRIO */\r\nHAL_TickFreqTypeDef uwTickFreq = HAL_TICK_FREQ_DEFAULT; /* 1KHz */\r\n/**\r\n * @}\r\n */\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Functions HAL Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group1 Initialization and de-initialization Functions \r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initializes the Flash interface, the NVIC allocation and initial clock \r\n configuration. It initializes the systick also when timeout is needed\r\n and the backup domain when enabled.\r\n (+) de-Initializes common part of the HAL.\r\n (+) Configure The time base source to have 1ms time base with a dedicated \r\n Tick interrupt priority. \r\n (++) SysTick timer is used by default as source of time base, but user \r\n can eventually implement his proper time base source (a general purpose \r\n timer for example or other time source), keeping in mind that Time base \r\n duration should be kept 1ms since PPP_TIMEOUT_VALUEs are defined and \r\n handled in milliseconds basis.\r\n (++) Time base configuration function (HAL_InitTick ()) is called automatically \r\n at the beginning of the program after reset by HAL_Init() or at any time \r\n when clock is configured, by HAL_RCC_ClockConfig(). \r\n (++) Source of time base is configured to generate interrupts at regular \r\n time intervals. Care must be taken if HAL_Delay() is called from a \r\n peripheral ISR process, the Tick interrupt line must have higher priority \r\n (numerically lower) than the peripheral interrupt. Otherwise the caller \r\n ISR process will be blocked. \r\n (++) functions affecting time base configurations are declared as __Weak \r\n to make override possible in case of other implementations in user file.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function configures the Flash prefetch, \r\n * Configures time base source, NVIC and Low level hardware\r\n * @note This function is called at the beginning of program after reset and before \r\n * the clock configuration\r\n * \r\n * @note The Systick configuration is based on HSI clock, as HSI is the clock\r\n * used after a system Reset and the NVIC configuration is set to Priority group 4 \r\n * \r\n * @note The time base configuration is based on MSI clock when exting from Reset.\r\n * Once done, time base tick start incrementing.\r\n * In the default implementation,Systick is used as source of time base.\r\n * The tick variable is incremented each 1ms in its ISR.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_Init(void)\r\n{\r\n /* Configure Flash prefetch */\r\n#if (PREFETCH_ENABLE != 0U)\r\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\r\n#endif /* PREFETCH_ENABLE */\r\n\r\n /* Set Interrupt Group Priority */\r\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\r\n\r\n /* Enable systick and configure 1ms tick (default clock after Reset is HSI) */\r\n HAL_InitTick(TICK_INT_PRIORITY);\r\n\r\n /* Init the low level hardware */\r\n HAL_MspInit();\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief This function de-Initializes common part of the HAL and stops the systick.\r\n * @note This function is optional.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DeInit(void)\r\n{\r\n /* Reset of all peripherals */\r\n __HAL_RCC_APB1_FORCE_RESET();\r\n __HAL_RCC_APB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_APB2_FORCE_RESET();\r\n __HAL_RCC_APB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB_FORCE_RESET();\r\n __HAL_RCC_AHB_RELEASE_RESET();\r\n\r\n /* De-Init the low level hardware */\r\n HAL_MspDeInit();\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspDeInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief This function configures the source of the time base. \r\n * The time source is configured to have 1ms time base with a dedicated \r\n * Tick interrupt priority. \r\n * @note This function is called automatically at the beginning of program after\r\n * reset by HAL_Init() or at any time when clock is reconfigured by HAL_RCC_ClockConfig(). \r\n * @note In the default implementation , SysTick timer is the source of time base. \r\n * It is used to generate interrupts at regular time intervals. \r\n * Care must be taken if HAL_Delay() is called from a peripheral ISR process, \r\n * The SysTick interrupt must have higher priority (numerically lower) \r\n * than the peripheral interrupt. Otherwise the caller ISR process will be blocked.\r\n * The function is declared as __Weak to be overwritten in case of other\r\n * implementation in user file.\r\n * @param TickPriority Tick interrupt priority.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\r\n{\r\n /* Configure the SysTick to have interrupt in 1ms time basis*/\r\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) > 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Configure the SysTick IRQ priority */\r\n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\r\n {\r\n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\r\n uwTickPrio = TickPriority;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group2 HAL Control functions \r\n * @brief HAL Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Provide a tick value in millisecond\r\n (+) Provide a blocking delay in millisecond\r\n (+) Suspend the time base source interrupt\r\n (+) Resume the time base source interrupt\r\n (+) Get the HAL API driver version\r\n (+) Get the device identifier\r\n (+) Get the device revision identifier\r\n (+) Enable/Disable Debug module during Sleep mode\r\n (+) Enable/Disable Debug module during STOP mode\r\n (+) Enable/Disable Debug module during STANDBY mode\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is called to increment a global variable \"uwTick\"\r\n * used as application time base.\r\n * @note In the default implementation, this variable is incremented each 1ms\r\n * in SysTick ISR.\r\n * @note This function is declared as __weak to be overwritten in case of other \r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_IncTick(void)\r\n{\r\n uwTick += uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief Povides a tick value in millisecond.\r\n * @note The function is declared as __Weak to be overwritten in case of other \r\n * implementations in user file.\r\n * @retval tick value\r\n */\r\n__weak uint32_t HAL_GetTick(void)\r\n{\r\n return uwTick; \r\n}\r\n\r\n/**\r\n * @brief This function returns a tick priority.\r\n * @retval tick priority\r\n */\r\nuint32_t HAL_GetTickPrio(void)\r\n{\r\n return uwTickPrio;\r\n}\r\n\r\n/**\r\n * @brief Set new tick Freq.\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_SetTickFreq(HAL_TickFreqTypeDef Freq)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n HAL_TickFreqTypeDef prevTickFreq;\r\n\r\n assert_param(IS_TICKFREQ(Freq));\r\n\r\n if (uwTickFreq != Freq)\r\n {\r\n /* Back up uwTickFreq frequency */\r\n prevTickFreq = uwTickFreq;\r\n\r\n /* Update uwTickFreq global variable used by HAL_InitTick() */\r\n uwTickFreq = Freq;\r\n\r\n /* Apply the new tick Freq */\r\n status = HAL_InitTick(uwTickPrio);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Restore previous tick frequency */\r\n uwTickFreq = prevTickFreq;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return tick frequency.\r\n * @retval tick period in Hz\r\n */\r\nHAL_TickFreqTypeDef HAL_GetTickFreq(void)\r\n{\r\n return uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief This function provides accurate delay (in milliseconds) based \r\n * on variable incremented.\r\n * @note In the default implementation , SysTick timer is the source of time base. \r\n * It is used to generate interrupts at regular time intervals where uwTick\r\n * is incremented.\r\n * The function is declared as __Weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @param Delay specifies the delay time length, in milliseconds.\r\n * @retval None\r\n */\r\n__weak void HAL_Delay(uint32_t Delay)\r\n{\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t wait = Delay;\r\n \r\n /* Add freq to guarantee minimum wait */\r\n if (wait < HAL_MAX_DELAY)\r\n {\r\n wait += (uint32_t)(uwTickFreq);\r\n }\r\n \r\n while((HAL_GetTick() - tickstart) < wait)\r\n {\r\n }\r\n}\r\n\r\n/**\r\n * @brief Suspend Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is \r\n * used to generate interrupts at regular time intervals. Once HAL_SuspendTick()\r\n * is called, the the SysTick interrupt will be disabled and so Tick increment \r\n * is suspended.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_SuspendTick(void)\r\n\r\n{\r\n /* Disable SysTick Interrupt */\r\n SysTick->CTRL &= ~SysTick_CTRL_TICKINT_Msk;\r\n \r\n}\r\n\r\n/**\r\n * @brief Resume Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is \r\n * used to generate interrupts at regular time intervals. Once HAL_ResumeTick()\r\n * is called, the the SysTick interrupt will be enabled and so Tick increment \r\n * is resumed.\r\n * The function is declared as __Weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_ResumeTick(void)\r\n{\r\n /* Enable SysTick Interrupt */\r\n SysTick->CTRL |= SysTick_CTRL_TICKINT_Msk;\r\n \r\n}\r\n\r\n/**\r\n * @brief This function returns the HAL revision\r\n * @retval version 0xXYZR (8bits for each decimal, R for RC)\r\n */\r\nuint32_t HAL_GetHalVersion(void)\r\n{\r\n return __STM32F3xx_HAL_VERSION;\r\n}\r\n\r\n/**\r\n * @brief Returns the device revision identifier.\r\n * @retval Device revision identifier\r\n */\r\nuint32_t HAL_GetREVID(void)\r\n{\r\n return((DBGMCU->IDCODE) >> 16U);\r\n}\r\n\r\n/**\r\n * @brief Returns the device identifier.\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetDEVID(void)\r\n{\r\n return((DBGMCU->IDCODE) & IDCODE_DEVID_MASK);\r\n}\r\n\r\n/**\r\n * @brief Returns first word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw0(void)\r\n{\r\n return(READ_REG(*((uint32_t *)UID_BASE)));\r\n}\r\n\r\n/**\r\n * @brief Returns second word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw1(void)\r\n{\r\n return(READ_REG(*((uint32_t *)(UID_BASE + 4U))));\r\n}\r\n\r\n/**\r\n * @brief Returns third word of the unique device identifier (UID based on 96 bits)\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetUIDw2(void)\r\n{\r\n return(READ_REG(*((uint32_t *)(UID_BASE + 8U))));\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during SLEEP mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during SLEEP mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STOP mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STOP mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STANDBY mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STANDBY mode\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_adc.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Analog to Digital Convertor (ADC)\r\n * peripheral:\r\n * + Initialization and de-initialization functions\r\n * ++ Initialization and Configuration of ADC\r\n * + Operation functions\r\n * ++ Start, stop, get result of conversions of regular\r\n * group, using 3 possible modes: polling, interruption or DMA.\r\n * + Control functions\r\n * ++ Channels configuration on regular group\r\n * ++ Channels configuration on injected group\r\n * ++ Analog Watchdog configuration\r\n * + State functions\r\n * ++ ADC state machine management\r\n * ++ Interrupts and flags management\r\n * Other functions (extended functions) are available in file \r\n * \"stm32f3xx_hal_adc_ex.c\".\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### ADC peripheral features #####\r\n ==============================================================================\r\n [..] \r\n (+) 12-bit, 10-bit, 8-bit or 6-bit configurable resolution (available only on \r\n STM32F30xxC devices).\r\n\r\n (+) Interrupt generation at the end of regular conversion, end of injected\r\n conversion, and in case of analog watchdog or overrun events.\r\n \r\n (+) Single and continuous conversion modes.\r\n \r\n (+) Scan mode for conversion of several channels sequentially.\r\n \r\n (+) Data alignment with in-built data coherency.\r\n \r\n (+) Programmable sampling time (channel wise)\r\n \r\n (+) ADC conversion of regular group and injected group.\r\n\r\n (+) External trigger (timer or EXTI) with configurable polarity\r\n for both regular and injected groups.\r\n\r\n (+) DMA request generation for transfer of conversions data of regular group.\r\n\r\n (+) Multimode dual mode (available on devices with 2 ADCs or more).\r\n \r\n (+) Configurable DMA data storage in Multimode Dual mode (available on devices\r\n with 2 DCs or more).\r\n \r\n (+) Configurable delay between conversions in Dual interleaved mode (available \r\n on devices with 2 DCs or more).\r\n \r\n (+) ADC calibration\r\n\r\n (+) ADC channels selectable single/differential input (available only on\r\n STM32F30xxC devices)\r\n\r\n (+) ADC Injected sequencer&channels configuration context queue (available \r\n only on STM32F30xxC devices)\r\n\r\n (+) ADC offset on injected and regular groups (offset on regular group \r\n available only on STM32F30xxC devices)\r\n\r\n (+) ADC supply requirements: 2.4 V to 3.6 V at full speed and down to 1.8 V at \r\n slower speed.\r\n \r\n (+) ADC input range: from Vref- (connected to Vssa) to Vref+ (connected to \r\n Vdda or to an external voltage reference).\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Configuration of top level parameters related to ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Enable the ADC interface\r\n (++) As prerequisite, ADC clock must be configured at RCC top level.\r\n \r\n (++) For STM32F30x/STM32F33x devices:\r\n Two possible clock sources: synchronous clock derived from AHB clock \r\n or asynchronous clock derived from ADC dedicated PLL 72MHz.\r\n - Synchronous clock is mandatory since used as ADC core clock.\r\n Synchronous clock can be used optionally as ADC conversion clock, depending on ADC init structure clock setting.\r\n Synchronous clock is configured using macro __ADCx_CLK_ENABLE().\r\n - Asynchronous can be used optionally as ADC conversion clock, depending on ADC init structure clock setting.\r\n Asynchronous clock is configured using function HAL_RCCEx_PeriphCLKConfig().\r\n (+++) For example, in case of device with a single ADC:\r\n Into HAL_ADC_MspInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) __HAL_RCC_ADC1_CLK_ENABLE() (mandatory)\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC (optional, if ADC conversion from asynchronous clock)\r\n (+++) PeriphClkInit.Adc1ClockSelection = RCC_ADC1PLLCLK_DIV1 (optional, if ADC conversion from asynchronous clock)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure) (optional, if ADC conversion from asynchronous clock)\r\n\r\n (+++) For example, in case of device with 4 ADCs:\r\n\r\n (+++) if((hadc->Instance == ADC1) || (hadc->Instance == ADC2)) \r\n (+++) { \r\n (+++) __HAL_RCC_ADC12_CLK_ENABLE() (mandatory)\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC (optional, if ADC conversion from asynchronous clock)\r\n (+++) PeriphClkInit.Adc12ClockSelection = RCC_ADC12PLLCLK_DIV1 (optional, if ADC conversion from asynchronous clock)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure) (optional, if ADC conversion from asynchronous clock)\r\n (+++) } \r\n (+++) else \r\n (+++) { \r\n (+++) __HAL_RCC_ADC34_CLK_ENABLE() (mandatory)\r\n (+++) PeriphClkInit.Adc34ClockSelection = RCC_ADC34PLLCLK_DIV1; (optional, if ADC conversion from asynchronous clock)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure); (optional, if ADC conversion from asynchronous clock)\r\n (+++) } \r\n \r\n (++) For STM32F37x devices:\r\n One clock setting is mandatory: \r\n ADC clock (core and conversion clock) from APB2 clock.\r\n (+++) Example:\r\n Into HAL_ADC_MspInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC\r\n (+++) PeriphClkInit.AdcClockSelection = RCC_ADCPLLCLK_DIV2\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit)\r\n\r\n (#) ADC pins configuration\r\n (++) Enable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_ENABLE()\r\n (++) Configure these ADC pins in analog mode\r\n using function HAL_GPIO_Init()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Configure the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler() \r\n into the function of corresponding ADC interruption vector \r\n ADCx_IRQHandler().\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Configure the DMA (DMA channel, mode normal or circular, ...)\r\n using function HAL_DMA_Init().\r\n (++) Configure the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler() \r\n into the function of corresponding DMA interruption vector \r\n DMAx_Channelx_IRQHandler().\r\n\r\n *** Configuration of ADC, groups regular/injected, channels parameters ***\r\n ==========================================================================\r\n [..]\r\n\r\n (#) Configure the ADC parameters (resolution, data alignment, ...)\r\n and regular group parameters (conversion trigger, sequencer, ...)\r\n using function HAL_ADC_Init().\r\n\r\n (#) Configure the channels for regular group parameters (channel number, \r\n channel rank into sequencer, ..., into regular group)\r\n using function HAL_ADC_ConfigChannel().\r\n\r\n (#) Optionally, configure the injected group parameters (conversion trigger, \r\n sequencer, ..., of injected group)\r\n and the channels for injected group parameters (channel number, \r\n channel rank into sequencer, ..., into injected group)\r\n using function HAL_ADCEx_InjectedConfigChannel().\r\n\r\n (#) Optionally, configure the analog watchdog parameters (channels\r\n monitored, thresholds, ...)\r\n using function HAL_ADC_AnalogWDGConfig().\r\n\r\n (#) Optionally, for devices with several ADC instances: configure the \r\n multimode parameters\r\n using function HAL_ADCEx_MultiModeConfigChannel().\r\n\r\n *** Execution of ADC conversions ***\r\n ====================================\r\n [..]\r\n\r\n (#) Optionally, perform an automatic ADC calibration to improve the\r\n conversion accuracy\r\n using function HAL_ADCEx_Calibration_Start().\r\n\r\n (#) ADC driver can be used among three modes: polling, interruption,\r\n transfer by DMA.\r\n\r\n (++) ADC conversion by polling:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start()\r\n (+++) Wait for ADC conversion completion \r\n using function HAL_ADC_PollForConversion()\r\n (or for injected group: HAL_ADCEx_InjectedPollForConversion() )\r\n (+++) Retrieve conversion results \r\n using function HAL_ADC_GetValue()\r\n (or for injected group: HAL_ADCEx_InjectedGetValue() )\r\n (+++) Stop conversion and disable the ADC peripheral \r\n using function HAL_ADC_Stop()\r\n\r\n (++) ADC conversion by interruption: \r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_IT()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback()\r\n (this function must be implemented in user program)\r\n (or for injected group: HAL_ADCEx_InjectedConvCpltCallback() )\r\n (+++) Retrieve conversion results \r\n using function HAL_ADC_GetValue()\r\n (or for injected group: HAL_ADCEx_InjectedGetValue() )\r\n (+++) Stop conversion and disable the ADC peripheral \r\n using function HAL_ADC_Stop_IT()\r\n\r\n (++) ADC conversion with transfer by DMA:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_DMA()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback() or HAL_ADC_ConvHalfCpltCallback()\r\n (these functions must be implemented in user program)\r\n (+++) Conversion results are automatically transferred by DMA into\r\n destination variable address.\r\n (+++) Stop conversion and disable the ADC peripheral \r\n using function HAL_ADC_Stop_DMA()\r\n\r\n (++) For devices with several ADCs: ADC multimode conversion \r\n with transfer by DMA:\r\n (+++) Activate the ADC peripheral (slave)\r\n using function HAL_ADC_Start()\r\n (conversion start pending ADC master)\r\n (+++) Activate the ADC peripheral (master) and start conversions\r\n using function HAL_ADCEx_MultiModeStart_DMA()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback() or HAL_ADC_ConvHalfCpltCallback()\r\n (these functions must be implemented in user program)\r\n (+++) Conversion results are automatically transferred by DMA into\r\n destination variable address.\r\n (+++) Stop conversion and disable the ADC peripheral (master)\r\n using function HAL_ADCEx_MultiModeStop_DMA()\r\n (+++) Stop conversion and disable the ADC peripheral (slave)\r\n using function HAL_ADC_Stop_IT()\r\n\r\n [..]\r\n\r\n (@) Callback functions must be implemented in user program:\r\n (+@) HAL_ADC_ErrorCallback()\r\n (+@) HAL_ADC_LevelOutOfWindowCallback() (callback of analog watchdog)\r\n (+@) HAL_ADC_ConvCpltCallback()\r\n (+@) HAL_ADC_ConvHalfCpltCallback\r\n (+@) HAL_ADCEx_InjectedConvCpltCallback()\r\n (+@) HAL_ADCEx_InjectedQueueOverflowCallback() (for STM32F30x/STM32F33x devices)\r\n\r\n *** Deinitialization of ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Disable the ADC interface\r\n (++) ADC clock can be hard reset and disabled at RCC top level.\r\n (++) Hard reset of ADC peripherals\r\n using macro __ADCx_FORCE_RESET(), __ADCx_RELEASE_RESET().\r\n (++) ADC clock disable\r\n using the equivalent macro/functions as configuration step.\r\n\r\n (++) For STM32F30x/STM32F33x devices:\r\n Caution: For devices with several ADCs:\r\n These settings impact both ADC of common group: ADC1&ADC2, ADC3&ADC4\r\n if available (ADC2, ADC3, ADC4 availability depends on STM32 product)\r\n\r\n (+++) For example, in case of device with a single ADC:\r\n Into HAL_ADC_MspDeInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) __HAL_RCC_ADC1_FORCE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC1_RELEASE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC1_CLK_DISABLE() (mandatory)\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC (optional, if configured before)\r\n (+++) PeriphClkInit.Adc1ClockSelection = RCC_ADC1PLLCLK_OFF (optional, if configured before)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure) (optional, if configured before)\r\n\r\n (+++) For example, in case of device with 4 ADCs:\r\n (+++) if((hadc->Instance == ADC1) || (hadc->Instance == ADC2)) \r\n (+++) { \r\n (+++) __HAL_RCC_ADC12_FORCE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC12_RELEASE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC12_CLK_DISABLE() (mandatory)\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC (optional, if configured before)\r\n (+++) PeriphClkInit.Adc12ClockSelection = RCC_ADC12PLLCLK_OFF (optional, if configured before)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure) (optional, if configured before)\r\n (+++) } \r\n (+++) else \r\n (+++) { \r\n (+++) __HAL_RCC_ADC32_FORCE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC32_RELEASE_RESET() (optional)\r\n (+++) __HAL_RCC_ADC34_CLK_DISABLE() (mandatory)\r\n (+++) PeriphClkInit.Adc34ClockSelection = RCC_ADC34PLLCLK_OFF (optional, if configured before)\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&RCC_PeriphClkInitStructure) (optional, if configured before)\r\n (+++) } \r\n \r\n (++) For STM32F37x devices:\r\n (+++) Example:\r\n Into HAL_ADC_MspDeInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC\r\n (+++) PeriphClkInit.AdcClockSelection = RCC_ADCPLLCLK_OFF\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit)\r\n\r\n (#) ADC pins configuration\r\n (++) Disable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_DISABLE()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Disable the NVIC for ADC\r\n using function HAL_NVIC_DisableIRQ(ADCx_IRQn)\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Deinitialize the DMA\r\n using function HAL_DMA_DeInit().\r\n (++) Disable the NVIC for DMA\r\n using function HAL_NVIC_DisableIRQ(DMAx_Channelx_IRQn)\r\n\r\n [..]\r\n \r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n\r\n The compilation flag USE_HAL_ADC_REGISTER_CALLBACKS, when set to 1,\r\n allows the user to configure dynamically the driver callbacks.\r\n Use Functions @ref HAL_ADC_RegisterCallback()\r\n to register an interrupt callback.\r\n [..]\r\n\r\n Function @ref HAL_ADC_RegisterCallback() allows to register following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n [..]\r\n\r\n Use function @ref HAL_ADC_UnRegisterCallback to reset a callback to the default\r\n weak function.\r\n [..]\r\n\r\n @ref HAL_ADC_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n This function allows to reset following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n [..]\r\n\r\n By default, after the @ref HAL_ADC_Init() and when the state is @ref HAL_ADC_STATE_RESET\r\n all callbacks are set to the corresponding weak functions:\r\n examples @ref HAL_ADC_ConvCpltCallback(), @ref HAL_ADC_ErrorCallback().\r\n Exception done for MspInit and MspDeInit functions that are\r\n reset to the legacy weak functions in the @ref HAL_ADC_Init()/ @ref HAL_ADC_DeInit() only when\r\n these callbacks are null (not registered beforehand).\r\n [..]\r\n\r\n If MspInit or MspDeInit are not null, the @ref HAL_ADC_Init()/ @ref HAL_ADC_DeInit()\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand) whatever the state.\r\n [..]\r\n\r\n Callbacks can be registered/unregistered in @ref HAL_ADC_STATE_READY state only.\r\n Exception done MspInit/MspDeInit functions that can be registered/unregistered\r\n in @ref HAL_ADC_STATE_READY or @ref HAL_ADC_STATE_RESET state,\r\n thus registered (user) MspInit/DeInit callbacks can be used during the Init/DeInit.\r\n [..]\r\n\r\n Then, the user first registers the MspInit/MspDeInit user callbacks\r\n using @ref HAL_ADC_RegisterCallback() before calling @ref HAL_ADC_DeInit()\r\n or @ref HAL_ADC_Init() function.\r\n [..]\r\n\r\n When the compilation flag USE_HAL_ADC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC ADC\r\n * @brief ADC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n \r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Functions ADC Exported Functions\r\n * @{\r\n */ \r\n\r\n/** @defgroup ADC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the ADC. \r\n (+) De-initialize the ADC. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the ADC peripheral and regular group according to \r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * depending on both possible clock sources: PLL clock or AHB clock.\r\n * See commented example code below that can be copied and uncommented \r\n * into HAL_ADC_MspInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef \r\n * structure on the fly, without modifying MSP configuration. If ADC \r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire \r\n * ADC and scope of regular group. For parameters details, see comments \r\n * of structure \"ADC_InitTypeDef\".\r\n * @note For devices with several ADCs: parameters related to common ADC \r\n * registers (ADC clock mode) are set only if all ADCs sharing the\r\n * same common group are disabled.\r\n * If this is not the case, these common parameters setting are \r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of update of a parameter of ADC_InitTypeDef on the fly,\r\n * without disabling the other ADCs sharing the same common group.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to their default reset\r\n * values, with deinitialization of the ADC MSP.\r\n * @note For devices with several ADCs: reset of ADC common registers is done \r\n * only if all ADCs sharing the same common group are disabled.\r\n * If this is not the case, reset of these common parameters reset is \r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of reset of a single ADC while the other ADCs sharing the same \r\n * common group is still running.\r\n * @note For devices with several ADCs: Global reset of all ADCs sharing a\r\n * common group is possible.\r\n * As this function is intended to reset a single ADC, to not impact \r\n * other ADCs, instructions for global reset of multiple ADCs have been\r\n * let commented below.\r\n * If needed, the example code can be copied and uncommented into\r\n * function HAL_ADC_MspDeInit().\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n \r\n/**\r\n * @brief Initializes the ADC MSP.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspInit(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspInit must be implemented in the user file.\r\n */ \r\n}\r\n\r\n/**\r\n * @brief DeInitializes the ADC MSP.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspDeInit(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspDeInit must be implemented in the user file.\r\n */ \r\n}\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User ADC Callback\r\n * To be used instead of the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @param pCallback pointer to the Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID, pADC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n \r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n \r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n \r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n \r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n \r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n \r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a ADC Callback\r\n * ADC callback is redirected to the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback;\r\n break;\r\n \r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback;\r\n break;\r\n \r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback;\r\n break;\r\n \r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback;\r\n break;\r\n \r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback;\r\n break;\r\n \r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n \r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n \r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n \r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n \r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n \r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n \r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n \r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n \r\n return status;\r\n}\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group2 Input and Output operation functions\r\n * @brief IO operation functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IO operation functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to:\r\n (+) Start conversion of regular group.\r\n (+) Stop conversion of regular group.\r\n (+) Poll for conversion complete on regular group.\r\n (+) Poll for conversion event.\r\n (+) Get result of regular channel conversion.\r\n (+) Start conversion of regular group and enable interruptions.\r\n (+) Stop conversion of regular group and disable interruptions.\r\n (+) Handle ADC interrupt request\r\n (+) Start conversion of regular group and enable DMA transfer.\r\n (+) Stop conversion of regular group and disable ADC DMA transfer.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group.\r\n * Interruptions enabled in this function: None.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC slave first, then ADC master. \r\n * For ADC slave, ADC is enabled only (conversion is not started). \r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in \r\n * case of auto_injection mode), disable ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential \r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC master first, then ADC slave.\r\n * For ADC master, converson is stopped and ADC is disabled. \r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n UNUSED(Timeout);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Poll for conversion event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_AWD_EVENT: ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_AWD2_EVENT: ADC Analog watchdog 2 event (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_AWD3_EVENT: ADC Analog watchdog 3 event (additional analog watchdog, present only on STM32F3 devices)\r\n * @arg ADC_OVR_EVENT: ADC Overrun event\r\n * @arg ADC_JQOVF_EVENT: ADC Injected context queue overflow event\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef* hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n UNUSED(EventType);\r\n UNUSED(Timeout);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group with interruption.\r\n * Interruptions enabled in this function:\r\n * - EOC (end of conversion of regular group) or EOS (end of \r\n * sequence of regular group) depending on ADC initialization \r\n * parameter \"EOCSelection\" (if available)\r\n * - overrun (if available)\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC slave first, then ADC master. \r\n * For ADC slave, ADC is enabled only (conversion is not started). \r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in \r\n * case of auto_injection mode), disable interruption of \r\n * end-of-conversion, disable ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential \r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC master first, then ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled. \r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group and transfers result\r\n * through DMA.\r\n * Interruptions enabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun (if available)\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function is for single-ADC mode only. For multimode, use the \r\n * dedicated MultimodeStart function.\r\n * @param hadc ADC handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from ADC peripheral to memory.\r\n * @retval None\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef* hadc, uint32_t* pData, uint32_t Length)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n UNUSED(pData);\r\n UNUSED(Length);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in \r\n * case of auto_injection mode), disable ADC DMA transfer, disable \r\n * ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential \r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note: Case of multimode enabled (for devices with several ADCs): This \r\n * function is for single-ADC mode only. For multimode, use the \r\n * dedicated MultimodeStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading DR register automatically clears EOC (end of conversion of\r\n * regular group) flag.\r\n * Additionally, this functions clears EOS (end of sequence of\r\n * regular group) flag, in case of the end of the sequence is reached.\r\n * @param hadc ADC handle\r\n * @retval Converted value\r\n */\r\n__weak uint32_t HAL_ADC_GetValue(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return ADC converted value */ \r\n return hadc->Instance->DR;\r\n}\r\n\r\n/**\r\n * @brief Handles ADC interrupt request. \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_IRQHandler(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non blocking mode \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion DMA half-transfer callback in non blocking mode \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvHalfCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog callback in non blocking mode. \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOoutOfWindowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief ADC error callback in non blocking mode\r\n * (ADC conversion with interruption or transfer by DMA)\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ErrorCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on regular group\r\n (+) Configure the analog watchdog\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the the selected channel to be linked to the regular\r\n * group.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * The recommended sampling time is at least:\r\n * - For devices STM32F37x: 17.1us for temperature sensor\r\n * - For the other STM32F3 devices: 2.2us for each of channels \r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be be disabled using function \r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into regular group, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_ChannelConfTypeDef\" on the fly, without reseting \r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param sConfig Structure of ADC channel for regular group.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef* hadc, ADC_ChannelConfTypeDef* sConfig)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n UNUSED(sConfig);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @brief Configures the analog watchdog.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the selected analog watchdog, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_AnalogWDGConfTypeDef\" on the fly, without reseting \r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_AnalogWDGConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param AnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef* hadc, ADC_AnalogWDGConfTypeDef* AnalogWDGConfig)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n UNUSED(AnalogWDGConfig);\r\n\r\n /* Note : This function is defined into this file for library reference. */\r\n /* Function content is located into file stm32f3xx_hal_adc_ex.c */\r\n \r\n /* Return function status */\r\n return HAL_ERROR;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group4 Peripheral State functions\r\n * @brief ADC Peripheral State functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral state and errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions to get in run-time the status of the \r\n peripheral.\r\n (+) Check the ADC state\r\n (+) Check the ADC error code\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief return the ADC state\r\n * @note ADC state machine is managed by bitfield, state must be compared\r\n * with bit by bit.\r\n * For example: \r\n * \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_REG_BUSY)) \"\r\n * \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_AWD1) ) \"\r\n * @param hadc ADC handle\r\n * @retval HAL state\r\n */\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Return ADC state */\r\n return hadc->State;\r\n}\r\n\r\n/**\r\n * @brief Return the ADC error code\r\n * @param hadc ADC handle\r\n * @retval ADC Error Code\r\n */\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc)\r\n{\r\n return hadc->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_adc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_adc_ex.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Analog to Digital Convertor (ADC)\r\n * peripheral:\r\n * + Operation functions\r\n * ++ Start, stop, get result of conversions of injected\r\n * group, using 2 possible modes: polling, interruption.\r\n * ++ Multimode feature (available on devices with 2 ADCs or more)\r\n * ++ Calibration (ADC automatic self-calibration)\r\n * + Control functions\r\n * ++ Channels configuration on injected group\r\n * Other functions (generic functions) are available in file \r\n * \"stm32f3xx_hal_adc.c\".\r\n * \r\n @verbatim\r\n [..] \r\n (@) Sections \"ADC peripheral features\" and \"How to use this driver\" are\r\n available in file of generic functions \"stm32f3xx_hal_adc.c\".\r\n [..]\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx ADCEx\r\n * @brief ADC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n \r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup ADCEx_Private_Constants ADCEx Private Constants\r\n * @{\r\n */\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n /* Fixed timeout values for ADC calibration, enable settling time, disable */\r\n /* settling time. */\r\n /* Values defined to be higher than worst cases: low clock frequency, */\r\n /* maximum prescalers. */\r\n /* Ex of profile low frequency : Clock source at 0.5 MHz, ADC clock */\r\n /* prescaler 256 (devices STM32F30xx), sampling time 7.5 ADC clock cycles, */\r\n /* resolution 12 bits. */\r\n /* Unit: ms */\r\n #define ADC_CALIBRATION_TIMEOUT ( 10U)\r\n #define ADC_ENABLE_TIMEOUT ( 2U)\r\n #define ADC_DISABLE_TIMEOUT ( 2U)\r\n #define ADC_STOP_CONVERSION_TIMEOUT ( 11U)\r\n\r\n /* Timeout to wait for current conversion on going to be completed. */\r\n /* Timeout fixed to worst case, for 1 channel. */\r\n /* - maximum sampling time (601.5 adc_clk) */\r\n /* - ADC resolution (Tsar 12 bits= 12.5 adc_clk) */\r\n /* - ADC clock (from PLL with prescaler 256 (devices STM32F30xx)) */\r\n /* Unit: cycles of CPU clock. */\r\n #define ADC_CONVERSION_TIME_MAX_CPU_CYCLES ( 156928U)\r\n \r\n /* Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n /* Maximum delay is 10us (refer to device datasheet, param. TADCVREG_STUP). */\r\n /* Unit: us */\r\n #define ADC_STAB_DELAY_US ( 10U)\r\n \r\n /* Delay for temperature sensor stabilization time. */\r\n /* Maximum delay is 10us (refer device datasheet, parameter tSTART). */\r\n /* Unit: us */\r\n #define ADC_TEMPSENSOR_DELAY_US ( 10U)\r\n \r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n /* Timeout values for ADC enable and disable settling time. */\r\n /* Values defined to be higher than worst cases: low clocks freq, */\r\n /* maximum prescaler. */\r\n /* Ex of profile low frequency : Clock source at 0.1 MHz, ADC clock */\r\n /* prescaler 4U, sampling time 12.5 ADC clock cycles, resolution 12 bits. */\r\n /* Unit: ms */\r\n #define ADC_ENABLE_TIMEOUT ( 2U)\r\n #define ADC_DISABLE_TIMEOUT ( 2U)\r\n\r\n /* Delay for ADC calibration: */\r\n /* Hardware prerequisite before starting a calibration: the ADC must have */\r\n /* been in power-on state for at least two ADC clock cycles. */\r\n /* Unit: ADC clock cycles */\r\n #define ADC_PRECALIBRATION_DELAY_ADCCLOCKCYCLES ( 2U)\r\n\r\n /* Timeout value for ADC calibration */\r\n /* Value defined to be higher than worst cases: low clocks freq, */\r\n /* maximum prescaler. */\r\n /* Ex of profile low frequency : Clock source at 0.1 MHz, ADC clock */\r\n /* prescaler 4U, sampling time 12.5 ADC clock cycles, resolution 12 bits. */\r\n /* Unit: ms */\r\n #define ADC_CALIBRATION_TIMEOUT ( 10U)\r\n\r\n /* Delay for ADC stabilization time. */\r\n /* Maximum delay is 1us (refer to device datasheet, parameter tSTAB). */\r\n /* Unit: us */\r\n #define ADC_STAB_DELAY_US ( 1U)\r\n\r\n /* Delay for temperature sensor stabilization time. */\r\n /* Maximum delay is 10us (refer to device datasheet, parameter tSTART). */\r\n /* Unit: us */\r\n #define ADC_TEMPSENSOR_DELAY_US ( 10U)\r\n\r\n /* Maximum number of CPU cycles corresponding to 1 ADC cycle */\r\n /* Value fixed to worst case: clock prescalers slowing down ADC clock to */\r\n /* minimum frequency */\r\n /* - AHB prescaler: 16 */\r\n /* - ADC prescaler: 8 */\r\n /* Unit: cycles of CPU clock. */\r\n #define ADC_CYCLE_WORST_CASE_CPU_CYCLES ( 128U)\r\n\r\n /* ADC conversion cycles (unit: ADC clock cycles) */\r\n /* (selected sampling time + conversion time of 12.5 ADC clock cycles, with */\r\n /* resolution 12 bits) */\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_1CYCLE5 ( 14U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_7CYCLES5 ( 20U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_13CYCLES5 ( 26U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_28CYCLES5 ( 41U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_41CYCLES5 ( 54U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_55CYCLES5 ( 68U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_71CYCLES5 ( 84U)\r\n #define ADC_CONVERSIONCLOCKCYCLES_SAMPLETIME_239CYCLES5 (252U)\r\n#endif /* STM32F373xC || STM32F378xx */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\nstatic HAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef* hadc);\r\nstatic HAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef* hadc);\r\nstatic HAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef* hadc, uint32_t ConversionGroup);\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\nstatic HAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef* hadc);\r\nstatic HAL_StatusTypeDef ADC_ConversionStop_Disable(ADC_HandleTypeDef* hadc);\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\nstatic void ADC_DMAConvCplt(DMA_HandleTypeDef *hdma);\r\nstatic void ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma);\r\nstatic void ADC_DMAError(DMA_HandleTypeDef *hdma);\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Functions ADCEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group1 ADCEx Initialization and de-initialization functions\r\n * @brief ADC Extended Initialization and Configuration functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the ADC. \r\n (+) De-initialize the ADC.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Initializes the ADC peripheral and regular group according to \r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * depending on possible clock sources: AHB clock or PLL clock.\r\n * See commented example code below that can be copied and uncommented \r\n * into HAL_ADC_MspInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef \r\n * structure on the fly, without modifying MSP configuration. If ADC \r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned by ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire \r\n * ADC and scope of regular group. For parameters details, see comments \r\n * of structure \"ADC_InitTypeDef\".\r\n * @note For devices with several ADCs: parameters related to common ADC \r\n * registers (ADC clock mode) are set only if all ADCs sharing the\r\n * same common group are disabled.\r\n * If this is not the case, these common parameters setting are \r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of update of a parameter of ADC_InitTypeDef on the fly,\r\n * without disabling the other ADCs sharing the same common group.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSharingSameCommonRegister;\r\n uint32_t tmpCFGR = 0U;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Check ADC handle */\r\n if(hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CLOCKPRESCALER(hadc->Init.ClockPrescaler));\r\n assert_param(IS_ADC_RESOLUTION(hadc->Init.Resolution));\r\n assert_param(IS_ADC_DATA_ALIGN(hadc->Init.DataAlign)); \r\n assert_param(IS_ADC_SCAN_MODE(hadc->Init.ScanConvMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_ADC_EXTTRIG(hadc->Init.ExternalTrigConv));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n assert_param(IS_ADC_OVERRUN(hadc->Init.Overrun));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.LowPowerAutoWait));\r\n \r\n if(hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DiscontinuousConvMode));\r\n if(hadc->Init.DiscontinuousConvMode != DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_DISCONT_NUMBER(hadc->Init.NbrOfDiscConversion));\r\n }\r\n }\r\n \r\n /* Configuration of ADC core parameters and ADC MSP related parameters */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL))\r\n {\r\n /* As prerequisite, into HAL_ADC_MspInit(), ADC clock must be configured */\r\n /* at RCC top level. */\r\n /* Refer to header of this file for more details on clock enabling */\r\n /* procedure. */\r\n \r\n /* Actions performed only if ADC is coming from state reset: */\r\n /* - Initialization of ADC MSP */\r\n /* - ADC voltage regulator enable */\r\n if (hadc->State == HAL_ADC_STATE_RESET)\r\n {\r\n /* Initialize ADC error code */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Initialize HAL ADC API internal variables */\r\n hadc->InjectionConfig.ChannelCount = 0U;\r\n hadc->InjectionConfig.ContextQueue = 0U;\r\n \r\n /* Allocate lock resource and initialize it */\r\n hadc->Lock = HAL_UNLOCKED;\r\n \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n /* Init the ADC Callback settings */\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback; /* Legacy weak callback */\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback; /* Legacy weak callback */\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback; /* Legacy weak callback */\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback; /* Legacy weak callback */\r\n \r\n if (hadc->MspInitCallback == NULL)\r\n {\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n }\r\n \r\n /* Init the low level hardware */\r\n hadc->MspInitCallback(hadc);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_ADC_MspInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Enable voltage regulator (if disabled at this step) */\r\n if (HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADVREGEN_0))\r\n {\r\n /* Note: The software must wait for the startup time of the ADC */\r\n /* voltage regulator before launching a calibration or */\r\n /* enabling the ADC. This temporization must be implemented by */ \r\n /* software and is equal to 10 us in the worst case */\r\n /* process/temperature/power supply. */\r\n \r\n /* Disable the ADC (if not already disabled) */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n /* Configuration of ADC parameters if previous preliminary actions */ \r\n /* are correctly completed. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\r\n (tmp_hal_status == HAL_OK) )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Set the intermediate state before moving the ADC voltage */\r\n /* regulator to state enable. */\r\n CLEAR_BIT(hadc->Instance->CR, (ADC_CR_ADVREGEN_1 | ADC_CR_ADVREGEN_0));\r\n /* Set ADVREGEN bits to 0x01U */\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN_0);\r\n \r\n /* Delay for ADC stabilization time. */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n }\r\n \r\n /* Verification that ADC voltage regulator is correctly enabled, whether */\r\n /* or not ADC is coming from state reset (if any potential problem of */\r\n /* clocking, voltage regulator would not be enabled). */\r\n if (HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADVREGEN_0) ||\r\n HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADVREGEN_1) )\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n\r\n \r\n /* Configuration of ADC parameters if previous preliminary actions are */ \r\n /* correctly completed and if there is no conversion on going on regular */\r\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\r\n /* called to update a parameter on the fly). */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\r\n (tmp_hal_status == HAL_OK) &&\r\n (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Configuration of common ADC parameters */\r\n \r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* Set handle of the other ADC sharing the same common register */\r\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\r\n \r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode clock configuration */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n ((tmphadcSharingSameCommonRegister.Instance == NULL) ||\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\r\n {\r\n /* Reset configuration of ADC common register CCR: */\r\n /* - ADC clock mode: CKMODE */\r\n /* Some parameters of this register are not reset, since they are set */\r\n /* by other functions and must be kept in case of usage of this */\r\n /* function on the fly (update of a parameter of ADC_InitTypeDef */\r\n /* without needing to reconfigure all other ADC groups/channels */\r\n /* parameters): */\r\n /* - multimode related parameters: MDMA, DMACFG, DELAY, MULTI (set */\r\n /* into HAL_ADCEx_MultiModeConfigChannel() ) */\r\n /* - internal measurement paths: Vbat, temperature sensor, Vref */\r\n /* (set into HAL_ADC_ConfigChannel() or */\r\n /* HAL_ADCEx_InjectedConfigChannel() ) */\r\n \r\n MODIFY_REG(tmpADC_Common->CCR ,\r\n ADC_CCR_CKMODE ,\r\n hadc->Init.ClockPrescaler );\r\n }\r\n \r\n \r\n /* Configuration of ADC: */\r\n /* - resolution */\r\n /* - data alignment */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n /* - continuous conversion mode */\r\n /* - overrun */\r\n /* - discontinuous mode */\r\n SET_BIT(tmpCFGR, ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\r\n ADC_CFGR_OVERRUN(hadc->Init.Overrun) |\r\n hadc->Init.DataAlign |\r\n hadc->Init.Resolution );\r\n \r\n /* Enable discontinuous mode only if continuous mode is disabled */\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n if (hadc->Init.ContinuousConvMode == DISABLE)\r\n {\r\n /* Enable the selected ADC regular discontinuous mode */\r\n /* Set the number of channels to be converted in discontinuous mode */\r\n SET_BIT(tmpCFGR, ADC_CFGR_DISCEN |\r\n ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion) );\r\n }\r\n else\r\n {\r\n /* ADC regular group discontinuous was intended to be enabled, */\r\n /* but ADC regular group modes continuous and sequencer discontinuous */\r\n /* cannot be enabled simultaneously. */\r\n \r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n \r\n /* Enable external trigger if trigger selection is different of software */\r\n /* start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\r\n {\r\n SET_BIT(tmpCFGR, ADC_CFGR_EXTSEL_SET(hadc, hadc->Init.ExternalTrigConv) |\r\n hadc->Init.ExternalTrigConvEdge );\r\n }\r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - DMA continuous request */\r\n /* - LowPowerAutoWait feature */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_AUTDLY |\r\n ADC_CFGR_DMACFG );\r\n \r\n SET_BIT(tmpCFGR, ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\r\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests) );\r\n }\r\n \r\n /* Update ADC configuration register with previous settings */\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_DISCNUM |\r\n ADC_CFGR_DISCEN |\r\n ADC_CFGR_CONT |\r\n ADC_CFGR_OVRMOD |\r\n ADC_CFGR_EXTSEL |\r\n ADC_CFGR_EXTEN |\r\n ADC_CFGR_ALIGN |\r\n ADC_CFGR_RES ,\r\n tmpCFGR );\r\n \r\n \r\n /* Configuration of regular group sequencer: */\r\n /* - if scan mode is disabled, regular channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1U) */\r\n /* Parameter \"NbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is not present by hardware on this device, but */\r\n /* emulated by software for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, regular channels sequence length is set to */\r\n /* parameter \"NbrOfConversion\" */ \r\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\r\n {\r\n /* Set number of ranks in regular group sequencer */ \r\n MODIFY_REG(hadc->Instance->SQR1 ,\r\n ADC_SQR1_L ,\r\n (hadc->Init.NbrOfConversion - (uint8_t)1U) ); \r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\r\n }\r\n \r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Set the ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n tmp_hal_status = HAL_ERROR; \r\n }\r\n \r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Initializes the ADC peripheral and regular group according to \r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * (clock source APB2).\r\n * See commented example code below that can be copied and uncommented \r\n * into HAL_ADC_MspInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef \r\n * structure on the fly, without modifying MSP configuration. If ADC \r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire \r\n * ADC and scope of regular group. For parameters details, see comments \r\n * of structure \"ADC_InitTypeDef\".\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_cr1 = 0U;\r\n uint32_t tmp_cr2 = 0U;\r\n uint32_t tmp_sqr1 = 0U;\r\n \r\n /* Check ADC handle */\r\n if(hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_DATA_ALIGN(hadc->Init.DataAlign));\r\n assert_param(IS_ADC_SCAN_MODE(hadc->Init.ScanConvMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG(hadc->Init.ExternalTrigConv));\r\n \r\n if(hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DiscontinuousConvMode));\r\n if(hadc->Init.DiscontinuousConvMode != DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_DISCONT_NUMBER(hadc->Init.NbrOfDiscConversion));\r\n }\r\n }\r\n \r\n /* As prerequisite, into HAL_ADC_MspInit(), ADC clock must be configured */\r\n /* at RCC top level. */\r\n /* Refer to header of this file for more details on clock enabling */\r\n /* procedure. */\r\n\r\n /* Actions performed only if ADC is coming from state reset: */\r\n /* - Initialization of ADC MSP */\r\n if (hadc->State == HAL_ADC_STATE_RESET)\r\n {\r\n /* Initialize ADC error code */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Allocate lock resource and initialize it */\r\n hadc->Lock = HAL_UNLOCKED;\r\n \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n /* Init the ADC Callback settings */\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback; /* Legacy weak callback */\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback; /* Legacy weak callback */\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback; /* Legacy weak callback */\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback; /* Legacy weak callback */\r\n \r\n if (hadc->MspInitCallback == NULL)\r\n {\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n }\r\n \r\n /* Init the low level hardware */\r\n hadc->MspInitCallback(hadc);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_ADC_MspInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n /* Note: In case of ADC already enabled, precaution to not launch an */\r\n /* unwanted conversion while modifying register CR2 by writing 1 to */\r\n /* bit ADON. */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n \r\n /* Configuration of ADC parameters if previous preliminary actions are */ \r\n /* correctly completed. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL) &&\r\n (tmp_hal_status == HAL_OK) )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Set ADC parameters */\r\n \r\n /* Configuration of ADC: */\r\n /* - data alignment */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity (always set to 1U, because needed for all */\r\n /* triggers: external trigger of SW start) */\r\n /* - continuous conversion mode */\r\n /* Note: External trigger polarity (ADC_CR2_EXTTRIG) is set into */\r\n /* HAL_ADC_Start_xxx functions because if set in this function, */\r\n /* a conversion on injected group would start a conversion also on */\r\n /* regular group after ADC enabling. */\r\n tmp_cr2 |= (hadc->Init.DataAlign |\r\n hadc->Init.ExternalTrigConv |\r\n ADC_CR2_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) );\r\n \r\n /* Configuration of ADC: */\r\n /* - scan mode */\r\n /* - discontinuous mode disable/enable */\r\n /* - discontinuous mode number of conversions */\r\n tmp_cr1 |= (ADC_CR1_SCAN_SET(hadc->Init.ScanConvMode));\r\n\r\n /* Enable discontinuous mode only if continuous mode is disabled */\r\n /* Note: If parameter \"Init.ScanConvMode\" is set to disable, parameter */\r\n /* discontinuous is set anyway, but will have no effect on ADC HW. */\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n if (hadc->Init.ContinuousConvMode == DISABLE)\r\n {\r\n /* Enable the selected ADC regular discontinuous mode */\r\n /* Set the number of channels to be converted in discontinuous mode */\r\n tmp_cr1 |= (ADC_CR1_DISCEN |\r\n ADC_CR1_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion) );\r\n }\r\n else\r\n {\r\n /* ADC regular group discontinuous was intended to be enabled, */\r\n /* but ADC regular group modes continuous and sequencer discontinuous */\r\n /* cannot be enabled simultaneously. */\r\n \r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n \r\n /* Update ADC configuration register CR1 with previous settings */\r\n MODIFY_REG(hadc->Instance->CR1,\r\n ADC_CR1_SCAN |\r\n ADC_CR1_DISCEN |\r\n ADC_CR1_DISCNUM ,\r\n tmp_cr1 );\r\n \r\n /* Update ADC configuration register CR2 with previous settings */\r\n MODIFY_REG(hadc->Instance->CR2,\r\n ADC_CR2_ALIGN |\r\n ADC_CR2_EXTSEL |\r\n ADC_CR2_EXTTRIG |\r\n ADC_CR2_CONT ,\r\n tmp_cr2 );\r\n \r\n /* Configuration of regular group sequencer: */\r\n /* - if scan mode is disabled, regular channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1U) */\r\n /* Parameter \"NbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is present by hardware on this device and, if */\r\n /* disabled, discards automatically nb of conversions. Anyway, nb of */\r\n /* conversions is forced to 0x00 for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, regular channels sequence length is set to */\r\n /* parameter \"NbrOfConversion\" */\r\n if (ADC_CR1_SCAN_SET(hadc->Init.ScanConvMode) == ADC_SCAN_ENABLE)\r\n {\r\n tmp_sqr1 = ADC_SQR1_L_SHIFT(hadc->Init.NbrOfConversion);\r\n }\r\n \r\n MODIFY_REG(hadc->Instance->SQR1,\r\n ADC_SQR1_L ,\r\n tmp_sqr1 );\r\n \r\n /* Check back that ADC registers have effectively been configured to */\r\n /* ensure of no potential problem of ADC core IP clocking. */\r\n /* Check through register CR2 (excluding bits set in other functions: */\r\n /* execution control bits (ADON, JSWSTART, SWSTART), regular group bits */\r\n /* (DMA), injected group bits (JEXTTRIG and JEXTSEL), channel internal */\r\n /* measurement path bit (TSVREFE). */\r\n if (READ_BIT(hadc->Instance->CR2, ~(ADC_CR2_ADON | ADC_CR2_DMA |\r\n ADC_CR2_SWSTART | ADC_CR2_JSWSTART |\r\n ADC_CR2_JEXTTRIG | ADC_CR2_JEXTSEL |\r\n ADC_CR2_TSVREFE ))\r\n == tmp_cr2)\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Set the ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to their default reset\r\n * values, with deinitialization of the ADC MSP.\r\n * @note For devices with several ADCs: reset of ADC common registers is done \r\n * only if all ADCs sharing the same common group are disabled.\r\n * If this is not the case, reset of these common parameters reset is \r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of reset of a single ADC while the other ADCs sharing the same \r\n * common group is still running.\r\n * @note For devices with several ADCs: Global reset of all ADCs sharing a\r\n * common group is possible.\r\n * As this function is intended to reset a single ADC, to not impact \r\n * other ADCs, instructions for global reset of multiple ADCs have been\r\n * let commented below.\r\n * If needed, the example code can be copied and uncommented into\r\n * function HAL_ADC_MspDeInit().\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSharingSameCommonRegister;\r\n \r\n /* Check ADC handle */\r\n if(hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Flush register JSQR: queue sequencer reset when injected queue */\r\n /* sequencer is enabled and ADC disabled. */\r\n /* Enable injected queue sequencer after injected conversion stop */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQM);\r\n \r\n /* Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Change ADC state */\r\n hadc->State = HAL_ADC_STATE_READY;\r\n }\r\n else\r\n { \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n \r\n \r\n /* Configuration of ADC parameters if previous preliminary actions are */ \r\n /* correctly completed. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_AWD3 | ADC_IT_AWD2 | ADC_IT_AWD1 |\r\n ADC_IT_JQOVF | ADC_IT_OVR |\r\n ADC_IT_JEOS | ADC_IT_JEOC |\r\n ADC_IT_EOS | ADC_IT_EOC |\r\n ADC_IT_EOSMP | ADC_IT_RDY ) );\r\n \r\n /* Reset register ISR */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_AWD3 | ADC_FLAG_AWD2 | ADC_FLAG_AWD1 |\r\n ADC_FLAG_JQOVF | ADC_FLAG_OVR |\r\n ADC_FLAG_JEOS | ADC_FLAG_JEOC |\r\n ADC_FLAG_EOS | ADC_FLAG_EOC |\r\n ADC_FLAG_EOSMP | ADC_FLAG_RDY ) );\r\n \r\n /* Reset register CR */\r\n /* Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART are */\r\n /* in access mode \"read-set\": no direct reset applicable. */\r\n /* Reset Calibration mode to default setting (single ended): */\r\n /* Disable voltage regulator: */\r\n /* Note: Voltage regulator disable is conditioned to ADC state disabled: */\r\n /* already done above. */\r\n /* Note: Voltage regulator disable is intended for power saving. */\r\n /* Sequence to disable voltage regulator: */\r\n /* 1. Set the intermediate state before moving the ADC voltage regulator */\r\n /* to disable state. */\r\n CLEAR_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN_1 | ADC_CR_ADVREGEN_0 | ADC_CR_ADCALDIF);\r\n /* 2. Set ADVREGEN bits to 0x10U */\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN_1);\r\n \r\n /* Reset register CFGR */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN | \r\n ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM | \r\n ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN | \r\n ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD | \r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN | \r\n ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN );\r\n \r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(hadc->Instance->SMPR1, ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 | \r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 | \r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 );\r\n \r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(hadc->Instance->SMPR2, ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16 | \r\n ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13 | \r\n ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10 );\r\n \r\n /* Reset register TR1 */\r\n CLEAR_BIT(hadc->Instance->TR1, ADC_TR1_HT1 | ADC_TR1_LT1);\r\n \r\n /* Reset register TR2 */\r\n CLEAR_BIT(hadc->Instance->TR2, ADC_TR2_HT2 | ADC_TR2_LT2);\r\n \r\n /* Reset register TR3 */\r\n CLEAR_BIT(hadc->Instance->TR3, ADC_TR3_HT3 | ADC_TR3_LT3);\r\n \r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2 | \r\n ADC_SQR1_SQ1 | ADC_SQR1_L);\r\n \r\n /* Reset register SQR2 */\r\n CLEAR_BIT(hadc->Instance->SQR2, ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7 | \r\n ADC_SQR2_SQ6 | ADC_SQR2_SQ5);\r\n \r\n /* Reset register SQR3 */\r\n CLEAR_BIT(hadc->Instance->SQR3, ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12 | \r\n ADC_SQR3_SQ11 | ADC_SQR3_SQ10);\r\n \r\n /* Reset register SQR4 */\r\n CLEAR_BIT(hadc->Instance->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n \r\n /* Reset register DR */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n \r\n /* Reset register OFR1 */\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4);\r\n \r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n \r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(hadc->Instance->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n \r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(hadc->Instance->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n \r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n \r\n /* Reset register CALFACT */\r\n CLEAR_BIT(hadc->Instance->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n \r\n \r\n \r\n \r\n \r\n /* ========== Reset common ADC registers ========== */\r\n \r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* Set handle of the other ADC sharing the same common register */\r\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\r\n \r\n /* Software is allowed to change common parameters only when all ADCs of */\r\n /* the common group are disabled. */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n ( (tmphadcSharingSameCommonRegister.Instance == NULL) ||\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\r\n {\r\n /* Reset configuration of ADC common register CCR:\r\n - clock mode: CKMODE\r\n - multimode related parameters: MDMA, DMACFG, DELAY, MULTI (set into\r\n HAL_ADCEx_MultiModeConfigChannel() )\r\n - internal measurement paths: Vbat, temperature sensor, Vref (set into\r\n HAL_ADC_ConfigChannel() or HAL_ADCEx_InjectedConfigChannel() )\r\n */\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_CKMODE |\r\n ADC_CCR_VBATEN |\r\n ADC_CCR_TSEN |\r\n ADC_CCR_VREFEN |\r\n ADC_CCR_MDMA |\r\n ADC_CCR_DMACFG |\r\n ADC_CCR_DELAY |\r\n ADC_CCR_MULTI );\r\n \r\n /* Other ADC common registers (CSR, CDR) are in access mode read only,\r\n no direct reset applicable */\r\n }\r\n \r\n \r\n /* ========== Hard reset and clock disable of ADC peripheral ========== */\r\n /* Into HAL_ADC_MspDeInit(), ADC clock can be hard reset and disabled */\r\n /* at RCC top level. */\r\n /* Refer to header of this file for more details on clock disabling */\r\n /* procedure. */\r\n \r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n if (hadc->MspDeInitCallback == NULL)\r\n {\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n \r\n /* DeInit the low level hardware */\r\n hadc->MspDeInitCallback(hadc);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_ADC_MspDeInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Set ADC state */\r\n hadc->State = HAL_ADC_STATE_RESET;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to its default reset values.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef* hadc)\r\n{ \r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check ADC handle */\r\n if(hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n \r\n /* Configuration of ADC parameters if previous preliminary actions are */ \r\n /* correctly completed. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register SR */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_AWD | ADC_FLAG_JEOC | ADC_FLAG_EOC |\r\n ADC_FLAG_JSTRT | ADC_FLAG_STRT));\r\n \r\n /* Reset register CR1 */\r\n CLEAR_BIT(hadc->Instance->CR1, (ADC_CR1_AWDEN | ADC_CR1_JAWDEN | ADC_CR1_DISCNUM | \r\n ADC_CR1_JDISCEN | ADC_CR1_DISCEN | ADC_CR1_JAUTO | \r\n ADC_CR1_AWDSGL | ADC_CR1_SCAN | ADC_CR1_JEOCIE | \r\n ADC_CR1_AWDIE | ADC_CR1_EOCIE | ADC_CR1_AWDCH ));\r\n \r\n /* Reset register CR2 */\r\n CLEAR_BIT(hadc->Instance->CR2, (ADC_CR2_TSVREFE | ADC_CR2_SWSTART | ADC_CR2_JSWSTART | \r\n ADC_CR2_EXTTRIG | ADC_CR2_EXTSEL | ADC_CR2_JEXTTRIG | \r\n ADC_CR2_JEXTSEL | ADC_CR2_ALIGN | ADC_CR2_DMA | \r\n ADC_CR2_RSTCAL | ADC_CR2_CAL | ADC_CR2_CONT | \r\n ADC_CR2_ADON ));\r\n \r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(hadc->Instance->SMPR1, (ADC_SMPR1_SMP18 | ADC_SMPR1_SMP17 | ADC_SMPR1_SMP15 | \r\n ADC_SMPR1_SMP15 | ADC_SMPR1_SMP14 | ADC_SMPR1_SMP13 | \r\n ADC_SMPR1_SMP12 | ADC_SMPR1_SMP11 | ADC_SMPR1_SMP10 ));\r\n \r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(hadc->Instance->SMPR2, (ADC_SMPR2_SMP9 | ADC_SMPR2_SMP8 | ADC_SMPR2_SMP7 | \r\n ADC_SMPR2_SMP6 | ADC_SMPR2_SMP5 | ADC_SMPR2_SMP4 | \r\n ADC_SMPR2_SMP3 | ADC_SMPR2_SMP2 | ADC_SMPR2_SMP1 | \r\n ADC_SMPR2_SMP0 ));\r\n\r\n /* Reset register JOFR1 */\r\n CLEAR_BIT(hadc->Instance->JOFR1, ADC_JOFR1_JOFFSET1);\r\n /* Reset register JOFR2 */\r\n CLEAR_BIT(hadc->Instance->JOFR2, ADC_JOFR2_JOFFSET2);\r\n /* Reset register JOFR3 */\r\n CLEAR_BIT(hadc->Instance->JOFR3, ADC_JOFR3_JOFFSET3);\r\n /* Reset register JOFR4 */\r\n CLEAR_BIT(hadc->Instance->JOFR4, ADC_JOFR4_JOFFSET4);\r\n \r\n /* Reset register HTR */\r\n CLEAR_BIT(hadc->Instance->HTR, ADC_HTR_HT);\r\n /* Reset register LTR */\r\n CLEAR_BIT(hadc->Instance->LTR, ADC_LTR_LT);\r\n \r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L |\r\n ADC_SQR1_SQ16 | ADC_SQR1_SQ15 | \r\n ADC_SQR1_SQ14 | ADC_SQR1_SQ13 );\r\n \r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L |\r\n ADC_SQR1_SQ16 | ADC_SQR1_SQ15 | \r\n ADC_SQR1_SQ14 | ADC_SQR1_SQ13 );\r\n \r\n /* Reset register SQR2 */\r\n CLEAR_BIT(hadc->Instance->SQR2, ADC_SQR2_SQ12 | ADC_SQR2_SQ11 | ADC_SQR2_SQ10 | \r\n ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7 );\r\n \r\n /* Reset register SQR3 */\r\n CLEAR_BIT(hadc->Instance->SQR3, ADC_SQR3_SQ6 | ADC_SQR3_SQ5 | ADC_SQR3_SQ4 | \r\n ADC_SQR3_SQ3 | ADC_SQR3_SQ2 | ADC_SQR3_SQ1 );\r\n \r\n /* Reset register JSQR */\r\n CLEAR_BIT(hadc->Instance->JSQR, ADC_JSQR_JL |\r\n ADC_JSQR_JSQ4 | ADC_JSQR_JSQ3 | \r\n ADC_JSQR_JSQ2 | ADC_JSQR_JSQ1 );\r\n \r\n /* Reset register JSQR */\r\n CLEAR_BIT(hadc->Instance->JSQR, ADC_JSQR_JL |\r\n ADC_JSQR_JSQ4 | ADC_JSQR_JSQ3 | \r\n ADC_JSQR_JSQ2 | ADC_JSQR_JSQ1 );\r\n \r\n /* Reset register DR */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n \r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n \r\n /* Reset VBAT measurement path, in case of enabled before by selecting */\r\n /* channel ADC_CHANNEL_VBAT. */\r\n SYSCFG->CFGR1 &= ~(SYSCFG_CFGR1_VBAT);\r\n \r\n \r\n /* ========== Hard reset ADC peripheral ========== */\r\n /* Performs a global reset of the entire ADC peripheral: ADC state is */\r\n /* forced to a similar state after device power-on. */\r\n /* If needed, copy-paste and uncomment the following reset code into */\r\n /* function \"void HAL_ADC_MspInit(ADC_HandleTypeDef* hadc)\": */\r\n /* */\r\n /* __HAL_RCC_ADC1_FORCE_RESET() */\r\n /* __HAL_RCC_ADC1_RELEASE_RESET() */\r\n \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n if (hadc->MspDeInitCallback == NULL)\r\n {\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n \r\n /* DeInit the low level hardware */\r\n hadc->MspDeInitCallback(hadc);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_ADC_MspDeInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Set ADC state */\r\n hadc->State = HAL_ADC_STATE_RESET;\r\n \r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group2 ADCEx Input and Output operation functions\r\n * @brief ADC Extended IO operation functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IO operation functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to:\r\n (+) Start conversion of regular group.\r\n (+) Stop conversion of regular group.\r\n (+) Poll for conversion complete on regular group.\r\n (+) Poll for conversion event.\r\n (+) Get result of regular channel conversion.\r\n (+) Start conversion of regular group and enable interruptions.\r\n (+) Stop conversion of regular group and disable interruptions.\r\n (+) Handle ADC interrupt request\r\n (+) Start conversion of regular group and enable DMA transfer.\r\n (+) Stop conversion of regular group and disable ADC DMA transfer.\r\n\r\n (+) Start conversion of injected group.\r\n (+) Stop conversion of injected group.\r\n (+) Poll for conversion complete on injected group.\r\n (+) Get result of injected channel conversion.\r\n (+) Start conversion of injected group and enable interruptions.\r\n (+) Stop conversion of injected group and disable interruptions.\r\n\r\n (+) Start multimode and enable DMA transfer.\r\n (+) Stop multimode and disable ADC DMA transfer.\r\n (+) Get result of multimode conversion.\r\n\r\n (+) Perform the ADC self-calibration for single or differential ending.\r\n (+) Get calibration factors for single or differential ending.\r\n (+) Set calibration factors for single or differential ending.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group.\r\n * Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled (for devices with several ADCs):\r\n * if ADC is slave, ADC is enabled only (conversion is not started).\r\n * if ADC is master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) and multimode state */\r\n /* for all cases of multimode: independent mode, multimode ADC master */\r\n /* or multimode ADC slave (for devices with several ADCs): */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n /* Set ADC state (ADC independent or master) */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n }\r\n else\r\n {\r\n /* Set ADC state (ADC slave) */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular*/\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (for devices with several ADCs): */\r\n /* - if ADC is slave, ADC is enabled only (conversion is not started). */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n if (ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(hadc))\r\n {\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADSTART);\r\n }\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group.\r\n * Interruptions enabled in this function: None.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) */\r\n /* If conversions on group regular are also triggering group injected, */\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CR1, ADC_CR1_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOC);\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Note: Alternate trigger for single conversion could be to force an */\r\n /* additional set of bit ADON \"hadc->Instance->CR2 |= ADC_CR2_ADON;\"*/\r\n if (ADC_IS_SOFTWARE_START_REGULAR(hadc))\r\n {\r\n /* Start ADC conversion on regular group with SW start */\r\n SET_BIT(hadc->Instance->CR2, (ADC_CR2_SWSTART | ADC_CR2_EXTTRIG));\r\n }\r\n else\r\n {\r\n /* Start ADC conversion on regular group with external trigger */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_EXTTRIG);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC conversion of both groups regular and injected,\r\n * disable ADC peripheral.\r\n * @note ADC peripheral disable is forcing interruption of potential \r\n * conversion on injected group. If injected group is under use,\r\n * it should be preliminarily stopped using function\r\n * @ref HAL_ADCEx_InjectedStop().\r\n * To stop ADC conversion only on ADC group regular\r\n * while letting ADC group injected conversions running,\r\n * use function @ref HAL_ADCEx_RegularStop().\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* 1. Stop potential conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in \r\n * case of auto_injection mode), disable ADC peripheral.\r\n * @note ADC peripheral disable is forcing interruption of potential \r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @note ADC conversion flags EOS (end of sequence) and EOC (end of\r\n * conversion) are cleared by this function, with an exception:\r\n * if low power feature \"LowPowerAutoWait\" is enabled, flags are \r\n * not cleared to not interfere with this feature until data register\r\n * is read using function HAL_ADC_GetValue().\r\n * @note This function cannot be used in a particular setup: ADC configured \r\n * in DMA mode and polling for end of each conversion (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SINGLE_CONV).\r\n * In this case, DMA resets the flag EOC and polling cannot be\r\n * performed on each conversion. Nevertheless, polling can still \r\n * be performed on the complete sequence (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SEQ_CONV).\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @note Depending on init parameter \"EOCSelection\", flags EOS or EOC is \r\n * checked and cleared depending on autodelay status (bit AUTDLY). \r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_EOC;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n uint32_t tmp_cfgr = 0x0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n/* If end of conversion selected to end of sequence */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_EOC = ADC_FLAG_EOS;\r\n }\r\n /* If end of conversion selected to end of each conversion */\r\n else /* ADC_EOC_SINGLE_CONV */\r\n {\r\n /* Verification that ADC configuration is compliant with polling for */\r\n /* each conversion: */\r\n /* Particular case is ADC configured in DMA mode and ADC sequencer with */\r\n /* several ranks and polling for end of each conversion. */\r\n /* For code simplicity sake, this particular case is generalized to */\r\n /* ADC configured in DMA mode and and polling for end of each conversion. */\r\n \r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may have up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* Check DMA configuration, depending on MultiMode set or not */\r\n if (READ_BIT(tmpADC_Common->CCR, ADC_CCR_MULTI) == ADC_MODE_INDEPENDENT)\r\n {\r\n if (HAL_IS_BIT_SET(hadc->Instance->CFGR, ADC_CFGR_DMAEN))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* MultiMode is enabled, Common Control Register MDMA bits must be checked */\r\n if (READ_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA) != RESET)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n tmp_Flag_EOC = (ADC_FLAG_EOC | ADC_FLAG_EOS);\r\n\r\n }\r\n \r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n if(ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR); \r\n }\r\n else\r\n {\r\n tmp_cfgr = READ_REG(ADC_MASTER_INSTANCE(hadc)->CFGR);\r\n }\r\n \r\n /* Get tick count */\r\n tickstart = HAL_GetTick(); \r\n \r\n /* Wait until End of Conversion or End of Sequence flag is raised */\r\n while(HAL_IS_BIT_CLR(hadc->Instance->ISR, tmp_Flag_EOC))\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n \r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n \r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \r\n (READ_BIT (tmp_cfgr, ADC_CFGR_CONT) == RESET) )\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if( __HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS) )\r\n {\r\n /* Allowed to modify bits ADC_IT_EOC/ADC_IT_EOS only if bit */\r\n /* ADSTART==0 (no conversion on going) */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n { \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n \r\n /* Clear end of conversion flag of regular group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature */\r\n /* until data register is read using function HAL_ADC_GetValue(). */\r\n if (READ_BIT (tmp_cfgr, ADC_CFGR_AUTDLY) == RESET)\r\n {\r\n /* Clear regular group conversion flag */\r\n /* (EOC or EOS depending on HAL ADC initialization parameter) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, tmp_Flag_EOC);\r\n }\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @note This function cannot be used in a particular setup: ADC configured \r\n * in DMA mode.\r\n * In this case, DMA resets the flag EOC and polling cannot be\r\n * performed on each conversion.\r\n * @note On STM32F37x devices, limitation in case of sequencer enabled\r\n * (several ranks selected): polling cannot be done on each \r\n * conversion inside the sequence. In this case, polling is replaced by\r\n * wait for maximum conversion time.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n \r\n /* Variables for polling in case of scan mode enabled */\r\n uint32_t Conversion_Timeout_CPU_cycles_max = 0U;\r\n uint32_t Conversion_Timeout_CPU_cycles = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Verification that ADC configuration is compliant with polling for */\r\n /* each conversion: */\r\n /* Particular case is ADC configured in DMA mode */\r\n if (HAL_IS_BIT_SET(hadc->Instance->CR2, ADC_CR2_DMA))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Polling for end of conversion: differentiation if single/sequence */\r\n /* conversion. */\r\n /* - If single conversion for regular group (Scan mode disabled or enabled */\r\n /* with NbrOfConversion =1U), flag EOC is used to determine the */\r\n /* conversion completion. */\r\n /* - If sequence conversion for regular group (scan mode enabled and */\r\n /* NbrOfConversion >=2U), flag EOC is set only at the end of the */\r\n /* sequence. */\r\n /* To poll for each conversion, the maximum conversion time is computed */\r\n /* from ADC conversion time (selected sampling time + conversion time of */\r\n /* 12.5 ADC clock cycles) and APB2/ADC clock prescalers (depending on */\r\n /* settings, conversion time range can be from 28 to 32256 CPU cycles). */\r\n /* As flag EOC is not set after each conversion, no timeout status can */\r\n /* be set. */\r\n if (HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_SCAN) &&\r\n HAL_IS_BIT_CLR(hadc->Instance->SQR1, ADC_SQR1_L) )\r\n {\r\n /* Wait until End of Conversion flag is raised */\r\n while(HAL_IS_BIT_CLR(hadc->Instance->SR, ADC_FLAG_EOC))\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Replace polling by wait for maximum conversion time */\r\n /* Calculation of CPU cycles corresponding to ADC conversion cycles. */\r\n /* Retrieve ADC clock prescaler and ADC maximum conversion cycles on all */\r\n /* channels. */\r\n Conversion_Timeout_CPU_cycles_max = ADC_CLOCK_PRESCALER_RANGE() ;\r\n Conversion_Timeout_CPU_cycles_max *= ADC_CONVCYCLES_MAX_RANGE(hadc);\r\n \r\n /* Poll with maximum conversion time */\r\n while(Conversion_Timeout_CPU_cycles < Conversion_Timeout_CPU_cycles_max)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart ) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n }\r\n \r\n /* Clear regular group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_STRT | ADC_FLAG_EOC);\r\n \r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n \r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n /* Note: On STM32F37x devices, in case of sequencer enabled */\r\n /* (several ranks selected), end of conversion flag is raised */\r\n /* at the end of the sequence. */\r\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \r\n (hadc->Init.ContinuousConvMode == DISABLE) )\r\n { \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \r\n\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n { \r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Poll for conversion event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_AWD1_EVENT: ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 devices)\r\n * @arg ADC_AWD2_EVENT: ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg ADC_AWD3_EVENT: ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg ADC_OVR_EVENT: ADC Overrun event\r\n * @arg ADC_JQOVF_EVENT: ADC Injected context queue overflow event\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef* hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n uint32_t tickstart; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EVENT_TYPE(EventType));\r\n \r\n /* Get start tick count */\r\n tickstart = HAL_GetTick(); \r\n \r\n /* Check selected event flag */\r\n while(__HAL_ADC_GET_FLAG(hadc, EventType) == RESET)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart ) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n \r\n switch(EventType)\r\n {\r\n /* Analog watchdog (level out of window) event */\r\n /* Note: In case of several analog watchdog enabled, if needed to know */\r\n /* which one triggered and on which ADCx, test ADC state of analog watchdog */\r\n /* flags HAL_ADC_STATE_AWD1/2U/3 using function \"HAL_ADC_GetState()\". */\r\n /* For example: */\r\n /* \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_AWD1)) \" */\r\n /* \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_AWD2)) \" */\r\n /* \" if (HAL_IS_BIT_SET(HAL_ADC_GetState(hadc1), HAL_ADC_STATE_AWD3)) \" */\r\n /* Check analog watchdog 1 flag */\r\n case ADC_AWD_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n \r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n break;\r\n \r\n /* Check analog watchdog 2 flag */\r\n case ADC_AWD2_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n \r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n break;\r\n \r\n /* Check analog watchdog 3 flag */\r\n case ADC_AWD3_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n \r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n break;\r\n \r\n /* Injected context queue overflow event */\r\n case ADC_JQOVF_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n \r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n \r\n /* Clear ADC Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n break;\r\n \r\n /* Overrun event */\r\n default: /* Case ADC_OVR_EVENT */\r\n /* If overrun is set to overwrite previous data, overrun event is not */\r\n /* considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n \r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n }\r\n \r\n /* Clear ADC Overrun flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n break;\r\n }\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Poll for conversion event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_AWD_EVENT: ADC Analog watchdog event.\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef* hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n uint32_t tickstart; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EVENT_TYPE(EventType));\r\n \r\n tickstart = HAL_GetTick(); \r\n \r\n /* Check selected event flag */\r\n while(__HAL_ADC_GET_FLAG(hadc, EventType) == RESET)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n \r\n /* Analog watchdog (level out of window) event */\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n \r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD);\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group with interruption.\r\n * Interruptions enabled in this function:\r\n * - EOC (end of conversion of regular group) or EOS (end of \r\n * sequence of regular group) depending on ADC initialization \r\n * parameter \"EOCSelection\"\r\n * - overrun, depending on ADC initialization parameter \"Overrun\"\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC slave first, then ADC master. \r\n * For ADC slave, ADC is enabled only (conversion is not started). \r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) and multimode state */\r\n /* for all cases of multimode: independent mode, multimode ADC master */\r\n /* or multimode ADC slave (for devices with several ADCs): */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n /* Set ADC state (ADC independent or master) */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n }\r\n else\r\n {\r\n /* Set ADC state (ADC slave) */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular*/\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n \r\n /* Enable ADC end of conversion interrupt */\r\n /* Enable ADC overrun interrupt */ \r\n switch(hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV: \r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC);\r\n __HAL_ADC_ENABLE_IT(hadc, (ADC_IT_EOS));\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_ENABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS));\r\n break;\r\n }\r\n \r\n /* If overrun is set to overwrite previous data (default setting), */\r\n /* overrun interrupt is not activated (overrun event is not considered */\r\n /* as an error). */\r\n /* (cf ref manual \"Managing conversions without using the DMA and */\r\n /* without overrun \") */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n }\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (for devices with several ADCs): */\r\n /* - if ADC is slave, ADC is enabled only (conversion is not started). */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n if (ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(hadc))\r\n {\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADSTART);\r\n }\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group with interruption.\r\n * Interruptions enabled in this function:\r\n * - EOC (end of conversion of regular group)\r\n * Each of these interruptions has its dedicated callback function.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) */\r\n /* If conversions on group regular are also triggering group injected, */\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CR1, ADC_CR1_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOC);\r\n \r\n /* Enable end of conversion interrupt for regular group */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOC);\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n if (ADC_IS_SOFTWARE_START_REGULAR(hadc))\r\n {\r\n /* Start ADC conversion on regular group with SW start */\r\n SET_BIT(hadc->Instance->CR2, (ADC_CR2_SWSTART | ADC_CR2_EXTTRIG));\r\n }\r\n else\r\n {\r\n /* Start ADC conversion on regular group with external trigger */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_EXTTRIG);\r\n }\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC conversion of both groups regular and injected,\r\n * disable ADC peripheral.\r\n * Interruptions disabled in this function:\r\n * - EOC (end of conversion of regular group) and EOS (end of \r\n * sequence of regular group)\r\n * - overrun\r\n * @note ADC peripheral disable is forcing interruption of potential \r\n * conversion on injected group. If injected group is under use,\r\n * it should be preliminarily stopped using function\r\n * @ref HAL_ADCEx_InjectedStop().\r\n * To stop ADC conversion only on ADC group regular\r\n * while letting ADC group injected conversions running,\r\n * use function @ref HAL_ADCEx_RegularStop_IT().\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* 1. Stop potential conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n \r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in \r\n * case of auto_injection mode), disable interrution of \r\n * end-of-conversion, disable ADC peripheral.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC);\r\n \r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group and transfers result\r\n * through DMA.\r\n * Interruptions enabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function is for single-ADC mode only. For multimode, use the \r\n * dedicated MultimodeStart function.\r\n * @param hadc ADC handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from ADC peripheral to memory.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef* hadc, uint32_t* pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Verification if multimode is disabled (for devices with several ADC) */\r\n /* If multimode is enabled, dedicated function multimode conversion */\r\n /* start DMA must be used. */\r\n if(ADC_COMMON_CCR_MULTI(hadc) == RESET)\r\n {\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) and multimode state */\r\n /* for all cases of multimode: independent mode, multimode ADC master */\r\n /* or multimode ADC slave (for devices with several ADCs): */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n /* Set ADC state (ADC independent or master) */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n }\r\n else\r\n {\r\n /* Set ADC state (ADC slave) */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n \r\n /* If conversions on group regular are also triggering group injected,*/\r\n /* update ADC state. */\r\n if (ADC_MULTIMODE_AUTO_INJECTED(hadc))\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular*/\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n \r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n \r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\r\n\r\n \r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n \r\n /* Enable ADC overrun interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n \r\n /* Enable ADC DMA mode */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n \r\n /* Start the DMA channel */\r\n HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately.*/\r\n /* If external trigger has been selected, conversion will start at */\r\n /* next trigger event. */\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADSTART);\r\n \r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of regular group and transfers result\r\n * through DMA.\r\n * Interruptions enabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note For devices with several ADCs: This function is for single-ADC mode \r\n * only. For multimode, use the dedicated MultimodeStart function.\r\n * @param hadc ADC handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from ADC peripheral to memory.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef* hadc, uint32_t* pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* Set group injected state (from auto-injection) */\r\n /* If conversions on group regular are also triggering group injected, */\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CR1, ADC_CR1_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n \r\n /* State machine update: Check if an injected conversion is ongoing */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to conversions on group regular */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA)); \r\n }\r\n else\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n \r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n \r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\r\n\r\n \r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n \r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOC);\r\n \r\n /* Enable ADC DMA mode */\r\n hadc->Instance->CR2 |= ADC_CR2_DMA;\r\n \r\n /* Start the DMA channel */\r\n HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Note: Alternate trigger for single conversion could be to force an */\r\n /* additional set of bit ADON \"hadc->Instance->CR2 |= ADC_CR2_ADON;\"*/\r\n if (ADC_IS_SOFTWARE_START_REGULAR(hadc))\r\n {\r\n /* Start ADC conversion on regular group with SW start */\r\n SET_BIT(hadc->Instance->CR2, (ADC_CR2_SWSTART | ADC_CR2_EXTTRIG));\r\n }\r\n else\r\n {\r\n /* Start ADC conversion on regular group with external trigger */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_EXTTRIG);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC conversion of both groups regular and injected,\r\n * disable ADC DMA transfer, disable ADC peripheral.\r\n * Interruptions disabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * @note ADC peripheral disable is forcing interruption of potential \r\n * conversion on injected group. If injected group is under use,\r\n * it should be preliminarily stopped using function\r\n * @ref HAL_ADCEx_InjectedStop().\r\n * To stop ADC conversion only on ADC group regular\r\n * while letting ADC group injected conversions running,\r\n * use function @ref HAL_ADCEx_RegularStop_DMA().\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function is for single-ADC mode only. For multimode, use the \r\n * dedicated MultimodeStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef* hadc)\r\n{ \r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* 1. Stop potential conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC DMA (ADC DMA configuration ADC_CFGR_DMACFG is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n \r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle); \r\n \r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA); \r\n }\r\n \r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n \r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to retain a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n ADC_Disable(hadc);\r\n }\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n \r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in \r\n * case of auto_injection mode), disable ADC DMA transfer, disable \r\n * ADC peripheral.\r\n * @note ADC peripheral disable is forcing interruption of potential \r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note For devices with several ADCs: This function is for single-ADC mode \r\n * only. For multimode, use the dedicated MultimodeStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC DMA mode */\r\n hadc->Instance->CR2 &= ~ADC_CR2_DMA;\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n \r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading register DR automatically clears ADC flag EOC\r\n * (ADC group regular end of unitary conversion).\r\n * @note This function does not clear ADC flag EOS \r\n * (ADC group regular end of sequence conversion).\r\n * Occurrence of flag EOS rising:\r\n * - If sequencer is composed of 1 rank, flag EOS is equivalent\r\n * to flag EOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag EOC only is raised, at the end of the scan sequence\r\n * both flags EOC and EOS are raised.\r\n * To clear this flag, either use function: \r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADC_PollForConversion() \r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_EOS).\r\n * @param hadc ADC handle\r\n * @retval ADC group regular conversion data\r\n */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Note: ADC flag EOC is not cleared here by software because */\r\n /* automatically cleared by hardware when reading register DR. */\r\n \r\n /* Return ADC converted value */ \r\n return hadc->Instance->DR;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading register DR automatically clears ADC flag EOC\r\n * (ADC group regular end of unitary conversion).\r\n * @note This function does not clear ADC flag EOS \r\n * (ADC group regular end of sequence conversion).\r\n * Occurrence of flag EOS rising:\r\n * - If sequencer is composed of 1 rank, flag EOS is equivalent\r\n * to flag EOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag EOC only is raised, at the end of the scan sequence\r\n * both flags EOC and EOS are raised.\r\n * To clear this flag, either use function: \r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADC_PollForConversion() \r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_EOS).\r\n * @param hadc ADC handle\r\n * @retval ADC group regular conversion data\r\n */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Note: EOC flag is not cleared here by software because automatically */\r\n /* cleared by hardware when reading register DR. */\r\n \r\n /* Return ADC converted value */ \r\n return hadc->Instance->DR;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Handles ADC interrupt request. \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef* hadc)\r\n{\r\n uint32_t overrun_error = 0U; /* flag set if overrun occurrence has to be considered as an error */\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n uint32_t tmp_cfgr = 0x0U;\r\n uint32_t tmp_cfgr_jqm = 0x0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n \r\n /* ========== Check End of Conversion flag for regular group ========== */\r\n if( (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOC) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_EOC)) || \r\n (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_EOS)) )\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC); \r\n }\r\n \r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n if (ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(hadc))\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR); \r\n }\r\n else\r\n {\r\n tmp_cfgr = READ_REG(ADC_MASTER_INSTANCE(hadc)->CFGR);\r\n }\r\n \r\n /* Disable interruption if no further conversion upcoming by regular */\r\n /* external trigger or by continuous mode, */\r\n /* and if scan sequence if completed. */\r\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == RESET) )\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if( __HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS) )\r\n {\r\n /* Allowed to modify bits ADC_IT_EOC/ADC_IT_EOS only if bit */\r\n /* ADSTART==0 (no conversion on going) */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n /* Note: Overrun interrupt was enabled with EOC interrupt in */\r\n /* HAL_Start_IT(), but is not disabled here because can be used */\r\n /* by overrun IRQ process below. */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC | ADC_IT_EOS);\r\n \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n \r\n /* Conversion complete callback */\r\n /* Note: into callback, to determine if conversion has been triggered */\r\n /* from EOC or EOS, possibility to use: */\r\n /* \" if( __HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_EOS)) \" */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n \r\n /* Clear regular group conversion flag */\r\n /* Note: in case of overrun set to ADC_OVR_DATA_PRESERVED, end of */\r\n /* conversion flags clear induces the release of the preserved */\r\n /* data. */\r\n /* Therefore, if the preserved data value is needed, it must be */\r\n /* read preliminarily into HAL_ADC_ConvCpltCallback(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS) );\r\n }\r\n \r\n \r\n /* ========== Check End of Conversion flag for injected group ========== */\r\n if( (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOC) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_JEOC)) || \r\n (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_JEOS)) )\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n \r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n if (ADC_NONMULTIMODE_REG_OR_MULTIMODEMASTER(hadc))\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR); \r\n }\r\n else\r\n {\r\n tmp_cfgr = READ_REG(ADC_MASTER_INSTANCE(hadc)->CFGR);\r\n }\r\n \r\n /* Disable interruption if no further conversion upcoming by injected */\r\n /* external trigger or by automatic injected conversion with regular */\r\n /* group having no further conversion upcoming (same conditions as */\r\n /* regular group interruption disabling above), */\r\n /* and if injected scan sequence is completed. */\r\n if(ADC_IS_SOFTWARE_START_INJECTED(hadc) ||\r\n ((READ_BIT (tmp_cfgr, ADC_CFGR_JAUTO) == RESET) &&\r\n (ADC_IS_SOFTWARE_START_REGULAR(hadc) &&\r\n (READ_BIT (tmp_cfgr, ADC_CFGR_CONT) == RESET) ) ) )\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if( __HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n \r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n if (ADC_NONMULTIMODE_INJ_OR_MULTIMODEMASTER(hadc))\r\n {\r\n tmp_cfgr_jqm = READ_REG(hadc->Instance->CFGR); \r\n }\r\n else\r\n {\r\n tmp_cfgr_jqm = READ_REG(ADC_MASTER_INSTANCE(hadc)->CFGR);\r\n }\r\n \r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if(READ_BIT(tmp_cfgr_jqm, ADC_CFGR_JQM) == RESET)\r\n {\r\n /* Allowed to modify bits ADC_IT_JEOC/ADC_IT_JEOS only if bit */\r\n /* JADSTART==0 (no conversion on going) */\r\n if (ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC | ADC_IT_JEOS);\r\n \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n { \r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n \r\n /* Conversion complete callback */\r\n /* Note: into callback, to determine if conversion has been triggered */\r\n /* from JEOC or JEOS, possibility to use: */\r\n /* \" if( __HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOS)) \" */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedConvCpltCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Clear injected group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC | ADC_FLAG_JEOS);\r\n }\r\n \r\n /* ========== Check analog watchdog 1 flag ========== */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_AWD1) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_AWD1))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n \r\n /* Level out of window 1 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindowCallback(hadc);\r\n#else\r\n HAL_ADC_LevelOutOfWindowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n /* Clear ADC analog watchdog flag */ \r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n }\r\n \r\n /* ========== Check analog watchdog 2 flag ========== */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_AWD2) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_AWD2))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n \r\n /* Level out of window 2 callback */\r\n HAL_ADCEx_LevelOutOfWindow2Callback(hadc);\r\n /* Clear ADC analog watchdog flag */ \r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n } \r\n \r\n /* ========== Check analog watchdog 3 flag ========== */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_AWD3) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_AWD3)) \r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n \r\n /* Level out of window 3 callback */\r\n HAL_ADCEx_LevelOutOfWindow3Callback(hadc);\r\n /* Clear ADC analog watchdog flag */ \r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n }\r\n \r\n /* ========== Check Overrun flag ========== */\r\n if(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_OVR) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_OVR))\r\n {\r\n /* If overrun is set to overwrite previous data (default setting), */\r\n /* overrun event is not considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and */\r\n /* without overrun \") */\r\n /* Exception for usage with DMA overrun event always considered as an */\r\n /* error. */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n overrun_error = 1U;\r\n }\r\n else\r\n {\r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* Check DMA configuration, depending on MultiMode set or not */\r\n if (READ_BIT(tmpADC_Common->CCR, ADC_CCR_MULTI) == ADC_MODE_INDEPENDENT)\r\n {\r\n if (HAL_IS_BIT_SET(hadc->Instance->CFGR, ADC_CFGR_DMAEN))\r\n {\r\n overrun_error = 1U; \r\n }\r\n }\r\n else\r\n {\r\n /* MultiMode is enabled, Common Control Register MDMA bits must be checked */\r\n if (READ_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA) != RESET)\r\n {\r\n overrun_error = 1U; \r\n }\r\n }\r\n }\r\n \r\n if (overrun_error == 1U)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n \r\n /* Error callback */ \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n \r\n /* Clear the Overrun flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n\r\n }\r\n \r\n \r\n /* ========== Check Injected context queue overflow flag ========== */\r\n if(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JQOVF) && __HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_JQOVF))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n \r\n /* Clear the Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n \r\n /* Error callback */ \r\n HAL_ADCEx_InjectedQueueOverflowCallback(hadc);\r\n }\r\n \r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Handles ADC interrupt request \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n \r\n \r\n /* ========== Check End of Conversion flag for regular group ========== */\r\n if(__HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_EOC))\r\n {\r\n if(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOC) )\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC); \r\n }\r\n \r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n /* Note: On STM32F37x devices, in case of sequencer enabled */\r\n /* (several ranks selected), end of conversion flag is raised */\r\n /* at the end of the sequence. */\r\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \r\n (hadc->Init.ContinuousConvMode == DISABLE) )\r\n {\r\n /* Disable ADC end of single conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC);\r\n \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Clear regular group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_STRT | ADC_FLAG_EOC);\r\n }\r\n }\r\n \r\n /* ========== Check End of Conversion flag for injected group ========== */\r\n if(__HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_JEOC))\r\n {\r\n if(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOC))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n }\r\n\r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger, scan sequence on going or by automatic injected */\r\n /* conversion from group regular (same conditions as group regular */\r\n /* interruption disabling above). */\r\n /* Note: On STM32F37x devices, in case of sequencer enabled */\r\n /* (several ranks selected), end of conversion flag is raised */\r\n /* at the end of the sequence. */\r\n if(ADC_IS_SOFTWARE_START_INJECTED(hadc) || \r\n (HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) && \r\n (ADC_IS_SOFTWARE_START_REGULAR(hadc) &&\r\n (hadc->Init.ContinuousConvMode == DISABLE) ) ) )\r\n {\r\n /* Disable ADC end of single conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n \r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY); \r\n\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n { \r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Conversion complete callback */ \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedConvCpltCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Clear injected group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JSTRT | ADC_FLAG_JEOC));\r\n }\r\n }\r\n \r\n /* ========== Check Analog watchdog flags ========== */\r\n if(__HAL_ADC_GET_IT_SOURCE(hadc, ADC_IT_AWD))\r\n {\r\n if(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_AWD))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n \r\n /* Level out of window callback */ \r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindowCallback(hadc);\r\n#else\r\n HAL_ADC_LevelOutOfWindowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n \r\n /* Clear the ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD);\r\n }\r\n }\r\n \r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Perform an ADC automatic self-calibration\r\n * Calibration prerequisite: ADC must be disabled (execute this\r\n * function before HAL_ADC_Start() or after HAL_ADC_Stop() ).\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg ADC_SINGLE_ENDED: Channel in mode input single ended\r\n * @arg ADC_DIFFERENTIAL_ENDED: Channel in mode input differential ended\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef* hadc, uint32_t SingleDiff)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tickstart;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Calibration prerequisite: ADC must be disabled. */\r\n \r\n /* Disable the ADC (if not already disabled) */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Change ADC state */\r\n hadc->State = HAL_ADC_STATE_READY;\r\n \r\n /* Select calibration mode single ended or differential ended */\r\n hadc->Instance->CR &= (~ADC_CR_ADCALDIF);\r\n if (SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n hadc->Instance->CR |= ADC_CR_ADCALDIF;\r\n }\r\n\r\n /* Start ADC calibration */\r\n hadc->Instance->CR |= ADC_CR_ADCAL;\r\n\r\n tickstart = HAL_GetTick(); \r\n\r\n /* Wait for calibration completion */\r\n while(HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADCAL))\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Perform an ADC automatic self-calibration\r\n * Calibration prerequisite: ADC must be disabled (execute this\r\n * function before HAL_ADC_Start() or after HAL_ADC_Stop() ).\r\n * During calibration process, ADC is enabled. ADC is let enabled at\r\n * the completion of this function.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tickstart;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* 1. Calibration prerequisite: */\r\n /* - ADC must be disabled for at least two ADC clock cycles in disable */\r\n /* mode before ADC enable */\r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n \r\n /* Wait two ADC clock cycles */\r\n while(wait_loop_index < ADC_CYCLE_WORST_CASE_CPU_CYCLES *2U)\r\n {\r\n wait_loop_index++;\r\n }\r\n \r\n /* 2. Enable the ADC peripheral */\r\n ADC_Enable(hadc);\r\n \r\n\r\n /* 3. Resets ADC calibration registers */ \r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_RSTCAL);\r\n \r\n tickstart = HAL_GetTick(); \r\n\r\n /* Wait for calibration reset completion */\r\n while(HAL_IS_BIT_SET(hadc->Instance->CR2, ADC_CR2_RSTCAL))\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n \r\n /* 4. Start ADC calibration */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_CAL);\r\n\r\n tickstart = HAL_GetTick(); \r\n\r\n /* Wait for calibration completion */\r\n while(HAL_IS_BIT_SET(hadc->Instance->CR2, ADC_CR2_CAL))\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Get the calibration factor from automatic conversion result\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg ADC_SINGLE_ENDED: Channel in mode input single ended\r\n * @arg ADC_DIFFERENTIAL_ENDED: Channel in mode input differential ended\r\n * @retval Converted value\r\n */\r\nuint32_t HAL_ADCEx_Calibration_GetValue(ADC_HandleTypeDef* hadc, uint32_t SingleDiff)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff)); \r\n \r\n /* Return the selected ADC calibration value */ \r\n if (SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n return ADC_CALFACT_DIFF_GET(hadc->Instance->CALFACT);\r\n }\r\n else\r\n {\r\n return ((hadc->Instance->CALFACT) & ADC_CALFACT_CALFACT_S);\r\n }\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Set the calibration factor to overwrite automatic conversion result. ADC must be enabled and no conversion on going.\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg ADC_SINGLE_ENDED: Channel in mode input single ended\r\n * @arg ADC_DIFFERENTIAL_ENDED: Channel in mode input differential ended\r\n * @param CalibrationFactor Calibration factor (coded on 7 bits maximum)\r\n * @retval HAL state\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef* hadc, uint32_t SingleDiff, uint32_t CalibrationFactor)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff)); \r\n assert_param(IS_ADC_CALFACT(CalibrationFactor)); \r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Verification of hardware constraints before modifying the calibration */\r\n /* factors register: ADC must be enabled, no conversion on going. */\r\n if ( (ADC_IS_ENABLE(hadc) != RESET) &&\r\n (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET) )\r\n {\r\n /* Set the selected ADC calibration value */ \r\n if (SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n MODIFY_REG(hadc->Instance->CALFACT ,\r\n ADC_CALFACT_CALFACT_D ,\r\n ADC_CALFACT_DIFF_SET(CalibrationFactor) );\r\n }\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->CALFACT,\r\n ADC_CALFACT_CALFACT_S ,\r\n CalibrationFactor );\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of injected group.\r\n * Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC slave first, then ADC master. \r\n * For ADC slave, ADC is enabled only (conversion is not started). \r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n \r\n /* Case of independent mode or multimode(for devices with several ADCs):*/\r\n /* Set multimode state. */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n \r\n /* Check if a regular conversion is ongoing */\r\n /* Note: On this device, there is no ADC error code fields related to */\r\n /* conversions on group injected only. In case of conversion on */\r\n /* going on group regular, no error code is reset. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n \r\n /* Enable conversion of injected group, if automatic injected */\r\n /* conversion is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (for devices with several ADCs): */\r\n /* - if ADC is slave, ADC is enabled only (conversion is not started). */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n if (HAL_IS_BIT_CLR(hadc->Instance->CFGR, ADC_CFGR_JAUTO) && \r\n ADC_NONMULTIMODE_INJ_OR_MULTIMODEMASTER(hadc) )\r\n {\r\n SET_BIT(hadc->Instance->CR, ADC_CR_JADSTART);\r\n }\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of injected group.\r\n * Interruptions enabled in this function: None.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n \r\n /* Check if a regular conversion is ongoing */\r\n /* Note: On this device, there is no ADC error code fields related to */\r\n /* conversions on group injected only. In case of conversion on */\r\n /* going on group regular, no error code is reset. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC);\r\n \r\n /* Enable conversion of injected group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* If automatic injected conversion is enabled, conversion will start */\r\n /* after next regular group conversion. */\r\n if (ADC_IS_SOFTWARE_START_INJECTED(hadc) && \r\n HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) )\r\n {\r\n /* Start ADC conversion on injected group with SW start */\r\n SET_BIT(hadc->Instance->CR2, (ADC_CR2_JSWSTART | ADC_CR2_JEXTTRIG));\r\n }\r\n else\r\n {\r\n /* Start ADC conversion on injected group with external trigger */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_JEXTTRIG);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC group injected conversion (potential conversion on going\r\n * on ADC group regular is not impacted), disable ADC peripheral\r\n * if no conversion is on going on group regular.\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularStop() and @ref HAL_ADCEx_InjectedStop(),\r\n * use function @ref HAL_ADC_Stop().\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC master first, then ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled. \r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @note In case of auto-injection mode, HAL_ADC_Stop must be used.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - In case of auto-injection mode, HAL_ADC_Stop must be used. */\r\n /* - For ADC injected group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group regular) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group regular) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n if(HAL_IS_BIT_CLR(hadc->Instance->CFGR, ADC_CFGR_JAUTO))\r\n {\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversion on ADC group injected is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group regular) is intended to continue. */\r\n if (tmp_hal_status == HAL_OK)\r\n { \r\n if((ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_REG_BUSY) == RESET) )\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on ADC group injected group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group regular is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Stop conversion of injected channels. Disable ADC peripheral if\r\n * no regular conversion is on going.\r\n * @note If ADC must be disabled and if conversion is on going on \r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note In case of auto-injection mode, HAL_ADC_Stop must be used.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential conversion and disable ADC peripheral */\r\n /* Conditioned to: */\r\n /* - No conversion on the other group (regular group) is intended to */\r\n /* continue (injected and regular groups stop conversion and ADC disable */\r\n /* are common) */\r\n /* - In case of auto-injection mode, HAL_ADC_Stop must be used. */\r\n if(((hadc->State & HAL_ADC_STATE_REG_BUSY) == RESET) &&\r\n HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) )\r\n {\r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Wait for injected group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_EOC;\r\n uint32_t tmp_cfgr = 0x00000000U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of conversion selected to end of sequence */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_EOC = ADC_FLAG_JEOS;\r\n }\r\n /* If end of conversion selected to end of each conversion */\r\n else /* ADC_EOC_SINGLE_CONV */\r\n {\r\n tmp_Flag_EOC = (ADC_FLAG_JEOC | ADC_FLAG_JEOS);\r\n }\r\n \r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR); \r\n }\r\n else\r\n {\r\n tmp_cfgr = READ_REG(ADC_MASTER_INSTANCE(hadc)->CFGR);\r\n }\r\n \r\n /* Get tick count */\r\n tickstart = HAL_GetTick(); \r\n \r\n /* Wait until End of Conversion flag is raised */\r\n while(HAL_IS_BIT_CLR(hadc->Instance->ISR, tmp_Flag_EOC))\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n \r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n \r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger or by automatic injected conversion */\r\n /* from group regular. */\r\n if(ADC_IS_SOFTWARE_START_INJECTED(hadc) ||\r\n ((READ_BIT (tmp_cfgr, ADC_CFGR_JAUTO) == RESET) &&\r\n (ADC_IS_SOFTWARE_START_REGULAR(hadc) &&\r\n (READ_BIT (tmp_cfgr, ADC_CFGR_CONT) == RESET) ) ) )\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n \r\n /* Clear end of conversion flag of injected group if low power feature */\r\n /* \"Auto Wait\" is disabled, to not interfere with this feature until data */\r\n /* register is read using function HAL_ADC_GetValue(). */\r\n if (READ_BIT (tmp_cfgr, ADC_CFGR_AUTDLY) == RESET)\r\n {\r\n /* Clear injected group conversion flag */\r\n /* (JEOC or JEOS depending on HAL ADC initialization parameter) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, tmp_Flag_EOC);\r\n }\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Wait for injected group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef* hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart = 0U;\r\n \r\n /* Variables for polling in case of scan mode enabled */\r\n uint32_t Conversion_Timeout_CPU_cycles_max =0U;\r\n uint32_t Conversion_Timeout_CPU_cycles =0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick(); \r\n \r\n /* Polling for end of conversion: differentiation if single/sequence */\r\n /* conversion. */\r\n /* For injected group, flag JEOC is set only at the end of the sequence, */\r\n /* not for each conversion within the sequence. */\r\n /* - If single conversion for injected group (scan mode disabled or */\r\n /* InjectedNbrOfConversion ==1U), flag JEOC is used to determine the */\r\n /* conversion completion. */\r\n /* - If sequence conversion for injected group (scan mode enabled and */\r\n /* InjectedNbrOfConversion >=2U), flag JEOC is set only at the end of the */\r\n /* sequence. */\r\n /* To poll for each conversion, the maximum conversion time is computed */\r\n /* from ADC conversion time (selected sampling time + conversion time of */\r\n /* 12.5 ADC clock cycles) and APB2/ADC clock prescalers (depending on */\r\n /* settings, conversion time range can be from 28 to 32256 CPU cycles). */\r\n /* As flag JEOC is not set after each conversion, no timeout status can */\r\n /* be set. */\r\n if ((hadc->Instance->JSQR & ADC_JSQR_JL) == RESET)\r\n {\r\n /* Wait until End of Conversion flag is raised */\r\n while(HAL_IS_BIT_CLR(hadc->Instance->SR, ADC_FLAG_JEOC))\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Replace polling by wait for maximum conversion time */\r\n /* Calculation of CPU cycles corresponding to ADC conversion cycles. */\r\n /* Retrieve ADC clock prescaler and ADC maximum conversion cycles on all */\r\n /* channels. */\r\n Conversion_Timeout_CPU_cycles_max = ADC_CLOCK_PRESCALER_RANGE();\r\n Conversion_Timeout_CPU_cycles_max *= ADC_CONVCYCLES_MAX_RANGE(hadc);\r\n \r\n /* Poll with maximum conversion time */\r\n while(Conversion_Timeout_CPU_cycles < Conversion_Timeout_CPU_cycles_max)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n }\r\n \r\n \r\n /* Clear injected group conversion flag (and regular conversion flag raised simultaneously) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JSTRT | ADC_FLAG_JEOC | ADC_FLAG_EOC);\r\n \r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n \r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger or by automatic injected conversion */\r\n /* from group regular. */\r\n if(ADC_IS_SOFTWARE_START_INJECTED(hadc) || \r\n (HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) && \r\n (ADC_IS_SOFTWARE_START_REGULAR(hadc) &&\r\n (hadc->Init.ContinuousConvMode == DISABLE) ) ) )\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n \r\n /* Return ADC state */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of injected group with interruption.\r\n * Interruptions enabled in this function:\r\n * - JEOC (end of conversion of injected group) or JEOS (end of \r\n * sequence of injected group) depending on ADC initialization \r\n * parameter \"EOCSelection\"\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC slave first, then ADC master. \r\n * For ADC slave, ADC is enabled only (conversion is not started). \r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n \r\n /* Case of independent mode or multimode(for devices with several ADCs):*/\r\n /* Set multimode state. */\r\n if (ADC_NONMULTIMODE_OR_MULTIMODEMASTER(hadc))\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n \r\n /* Check if a regular conversion is ongoing */\r\n /* Note: On this device, there is no ADC error code fields related to */\r\n /* conversions on group injected only. In case of conversion on */\r\n /* going on group regular, no error code is reset. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Clear injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n \r\n /* Enable ADC Injected context queue overflow interrupt if this feature */\r\n /* is enabled. */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_JQM) != RESET)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_FLAG_JQOVF);\r\n }\r\n \r\n /* Enable ADC end of conversion interrupt */\r\n switch(hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV: \r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC | ADC_IT_JEOS);\r\n break;\r\n }\r\n \r\n /* Enable conversion of injected group, if automatic injected */\r\n /* conversion is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (for devices with several ADCs): */\r\n /* - if ADC is slave, ADC is enabled only (conversion is not started). */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n if (HAL_IS_BIT_CLR(hadc->Instance->CFGR, ADC_CFGR_JAUTO) && \r\n ADC_NONMULTIMODE_INJ_OR_MULTIMODEMASTER(hadc) )\r\n {\r\n SET_BIT(hadc->Instance->CR, ADC_CR_JADSTART);\r\n }\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enables ADC, starts conversion of injected group with interruption.\r\n * Interruptions enabled in this function:\r\n * - JEOC (end of conversion of injected group)\r\n * Each of these interruptions has its dedicated callback function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n \r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n \r\n /* Check if a regular conversion is ongoing */\r\n /* Note: On this device, there is no ADC error code fields related to */\r\n /* conversions on group injected only. In case of conversion on */\r\n /* going on group regular, no error code is reset. */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_REG_BUSY))\r\n {\r\n /* Reset ADC all error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n /* Clear injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC);\r\n \r\n /* Enable end of conversion interrupt for injected channels */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n\r\n /* Enable conversion of injected group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* If automatic injected conversion is enabled, conversion will start */\r\n /* after next regular group conversion. */\r\n if (ADC_IS_SOFTWARE_START_INJECTED(hadc) && \r\n HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) )\r\n {\r\n /* Start ADC conversion on injected group with SW start */\r\n SET_BIT(hadc->Instance->CR2, (ADC_CR2_JSWSTART | ADC_CR2_JEXTTRIG));\r\n }\r\n else\r\n {\r\n /* Start ADC conversion on injected group with external trigger */\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_JEXTTRIG);\r\n }\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC group injected conversion (potential conversion on going\r\n * on ADC group regular is not impacted), disable ADC peripheral\r\n * if no conversion is on going on group regular.\r\n * Interruptions disabled in this function:\r\n * - JEOC (end of conversion of injected group) and JEOS (end of \r\n * sequence of injected group)\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularStop() and @ref HAL_ADCEx_InjectedStop(),\r\n * use function @ref HAL_ADC_Stop().\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function must be called for ADC master first, then ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled. \r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @note In case of auto-injection mode, HAL_ADC_Stop must be used.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef* hadc)\r\n{ \r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - In case of auto-injection mode, HAL_ADC_Stop must be used. */\r\n /* - For ADC injected group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group regular) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group regular) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n if(HAL_IS_BIT_CLR(hadc->Instance->CFGR, ADC_CFGR_JAUTO))\r\n {\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n \r\n /* Disable ADC peripheral if conversion on ADC group injected is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group regular) is intended to continue. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for injected channels */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_JEOC | ADC_IT_JEOS | ADC_IT_JQOVF));\r\n \r\n if((ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_REG_BUSY) == RESET) )\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on ADC group injected group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group regular is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Stop conversion of injected channels, disable interruption of \r\n * end-of-conversion. Disable ADC peripheral if no regular conversion\r\n * is on going.\r\n * @note If ADC must be disabled and if conversion is on going on \r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential conversion and disable ADC peripheral */\r\n /* Conditioned to: */\r\n /* - No conversion on the other group (regular group) is intended to */\r\n /* continue (injected and regular groups stop conversion and ADC disable */\r\n /* are common) */\r\n /* - In case of auto-injection mode, HAL_ADC_Stop must be used. */ \r\n if(((hadc->State & HAL_ADC_STATE_REG_BUSY) == RESET) &&\r\n HAL_IS_BIT_CLR(hadc->Instance->CR1, ADC_CR1_JAUTO) )\r\n {\r\n /* Stop potential conversion on going, on regular and injected groups */\r\n /* Disable ADC peripheral */\r\n tmp_hal_status = ADC_ConversionStop_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for injected channels */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n \r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n/**\r\n * @brief With ADC configured in multimode, for ADC master:\r\n * Enables ADC, starts conversion of regular group and transfers result\r\n * through DMA.\r\n * Multimode must have been previously configured using \r\n * HAL_ADCEx_MultiModeConfigChannel() function.\r\n * Interruptions enabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note ADC slave must be preliminarily enabled using single-mode \r\n * HAL_ADC_Start() function.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from ADC peripheral to memory.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef* hadc, uint32_t* pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_HandleTypeDef tmphadcSlave = {0};\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n /* (check on ADC master only) */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n /* (Depending on STM32F3 product, there may be up to 2 ADC slaves) */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n \r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n \r\n /* Enable the ADC peripherals: master and slave (in case if not already */\r\n /* enabled previously) */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Enable(&tmphadcSlave);\r\n }\r\n \r\n /* Start conversion all ADCs of multimode are effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state (ADC master) */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP | HAL_ADC_STATE_MULTIMODE_SLAVE,\r\n HAL_ADC_STATE_REG_BUSY);\r\n \r\n /* If conversions on group regular are also triggering group injected, */\r\n /* update ADC state. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != RESET)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY); \r\n }\r\n \r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n \r\n \r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n \r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n \r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError ;\r\n \r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n \r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n \r\n /* Enable ADC overrun interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Start the DMA channel */\r\n HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&tmpADC_Common->CDR, (uint32_t)pData, Length);\r\n \r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n SET_BIT(hadc->Instance->CR, ADC_CR_ADSTART);\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief With ADC configured in multimode, for ADC master:\r\n * Stop ADC group regular conversion (potential conversion on going\r\n * on ADC group injected is not impacted),\r\n * disable ADC DMA transfer, disable ADC peripheral\r\n * if no conversion is on going on group injected.\r\n * Interruptions disabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * @note In case of auto-injection mode, this function also stop conversion\r\n * on ADC group injected.\r\n * @note Multimode is kept enabled after this function. To disable multimode\r\n * (set with HAL_ADCEx_MultiModeConfigChannel() ), ADC must be \r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_ReInit().\r\n * @note In case of DMA configured in circular mode, function \r\n * HAL_ADC_Stop_DMA must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel of ADC slave.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave = {0};\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* 1. Stop potential multimode conversion on going, on regular and */\r\n /* injected groups. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n /* (Depending on STM32F3 product, there may be up to 2 ADC slaves) */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n \r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n \r\n /* 1. Wait until ADSTP=0 for ADC master and ADC slave */\r\n tickstart = HAL_GetTick(); \r\n\r\n while(ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) || \r\n ADC_IS_CONVERSION_ONGOING_REGULAR(&tmphadcSlave) )\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n /* Note: In case of ADC slave using its own DMA channel (multimode */\r\n /* parameter \"DMAAccessMode\" set to disabled): */\r\n /* DMA channel of ADC slave should stopped after this function with */\r\n /* function HAL_ADC_Stop_DMA. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n \r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n \r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n \r\n \r\n \r\n /* 2. Disable the ADC peripherals: master and slave */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to retain a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if ADC are effectively disabled */\r\n if ((ADC_Disable(hadc) != HAL_ERROR) &&\r\n (ADC_Disable(&tmphadcSlave) != HAL_ERROR) )\r\n {\r\n tmp_hal_status = HAL_OK;\r\n \r\n /* Change ADC state (ADC master) */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* In case of error, attempt to disable ADC instances anyway */\r\n ADC_Disable(hadc);\r\n ADC_Disable(&tmphadcSlave);\r\n \r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n }\r\n \r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Returns the last ADC Master&Slave regular conversions results data\r\n * in the selected multi mode.\r\n * @note Reading register CDR does not clear flag ADC flag EOC\r\n * (ADC group regular end of unitary conversion),\r\n * as it is the case for independent mode data register.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval The converted data value.\r\n */\r\nuint32_t HAL_ADCEx_MultiModeGetValue(ADC_HandleTypeDef* hadc)\r\n{\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n \r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* Return the multi mode conversion value */\r\n return tmpADC_Common->CDR;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Get ADC injected group conversion result.\r\n * @note Reading register JDRx automatically clears ADC flag JEOC\r\n * (ADC group injected end of unitary conversion).\r\n * @note This function does not clear ADC flag JEOS \r\n * (ADC group injected end of sequence conversion)\r\n * Occurrence of flag JEOS rising:\r\n * - If sequencer is composed of 1 rank, flag JEOS is equivalent\r\n * to flag JEOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag JEOC only is raised, at the end of the scan sequence\r\n * both flags JEOC and EOS are raised.\r\n * Flag JEOS must not be cleared by this function because\r\n * it would not be compliant with low power features\r\n * (feature low power auto-wait, not available on all STM32 families).\r\n * To clear this flag, either use function: \r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADCEx_InjectedPollForConversion() \r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_JEOS).\r\n * @param hadc ADC handle\r\n * @param InjectedRank the converted ADC injected rank.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_INJECTED_RANK_1: Injected Channel1 selected\r\n * @arg ADC_INJECTED_RANK_2: Injected Channel2 selected\r\n * @arg ADC_INJECTED_RANK_3: Injected Channel3 selected\r\n * @arg ADC_INJECTED_RANK_4: Injected Channel4 selected\r\n * @retval ADC group injected conversion data\r\n */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef* hadc, uint32_t InjectedRank)\r\n{\r\n uint32_t tmp_jdr = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_INJECTED_RANK(InjectedRank));\r\n \r\n /* Note: ADC flag JEOC is not cleared here by software because */\r\n /* automatically cleared by hardware when reading register JDRx. */\r\n \r\n /* Get ADC converted value */ \r\n switch(InjectedRank)\r\n { \r\n case ADC_INJECTED_RANK_4: \r\n tmp_jdr = hadc->Instance->JDR4;\r\n break;\r\n case ADC_INJECTED_RANK_3: \r\n tmp_jdr = hadc->Instance->JDR3;\r\n break;\r\n case ADC_INJECTED_RANK_2: \r\n tmp_jdr = hadc->Instance->JDR2;\r\n break;\r\n case ADC_INJECTED_RANK_1:\r\n default:\r\n tmp_jdr = hadc->Instance->JDR1;\r\n break;\r\n }\r\n \r\n /* Return ADC converted value */ \r\n return tmp_jdr;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Get ADC injected group conversion result.\r\n * @note Reading register JDRx automatically clears ADC flag JEOC\r\n * (ADC group injected end of unitary conversion).\r\n * @note This function does not clear ADC flag JEOS \r\n * (ADC group injected end of sequence conversion)\r\n * Occurrence of flag JEOS rising:\r\n * - If sequencer is composed of 1 rank, flag JEOS is equivalent\r\n * to flag JEOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag JEOC only is raised, at the end of the scan sequence\r\n * both flags JEOC and EOS are raised.\r\n * Flag JEOS must not be cleared by this function because\r\n * it would not be compliant with low power features\r\n * (feature low power auto-wait, not available on all STM32 families).\r\n * To clear this flag, either use function: \r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADCEx_InjectedPollForConversion() \r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_JEOS).\r\n * @param hadc ADC handle\r\n * @param InjectedRank the converted ADC injected rank.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_INJECTED_RANK_1: Injected Channel1 selected\r\n * @arg ADC_INJECTED_RANK_2: Injected Channel2 selected\r\n * @arg ADC_INJECTED_RANK_3: Injected Channel3 selected\r\n * @arg ADC_INJECTED_RANK_4: Injected Channel4 selected\r\n * @retval ADC group injected conversion data\r\n */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef* hadc, uint32_t InjectedRank)\r\n{\r\n uint32_t tmp_jdr = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_INJECTED_RANK(InjectedRank));\r\n \r\n /* Get ADC converted value */ \r\n switch(InjectedRank)\r\n { \r\n case ADC_INJECTED_RANK_4: \r\n tmp_jdr = hadc->Instance->JDR4;\r\n break;\r\n case ADC_INJECTED_RANK_3: \r\n tmp_jdr = hadc->Instance->JDR3;\r\n break;\r\n case ADC_INJECTED_RANK_2: \r\n tmp_jdr = hadc->Instance->JDR2;\r\n break;\r\n case ADC_INJECTED_RANK_1:\r\n default:\r\n tmp_jdr = hadc->Instance->JDR1;\r\n break;\r\n }\r\n \r\n /* Return ADC converted value */ \r\n return tmp_jdr;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Stop ADC group regular conversion (potential conversion on going\r\n * on ADC group injected is not impacted), disable ADC peripheral\r\n * if no conversion is on going on group injected.\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularStop() and @ref HAL_ADCEx_InjectedStop(),\r\n * use function @ref HAL_ADC_Stop().\r\n * @note In case of auto-injection mode, this function also stop conversion\r\n * on ADC group injected.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - For ADC regular group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group injected) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group injected) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n \r\n /* 1. Stop potential conversion on going, on regular group only */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n \r\n /* Disable ADC peripheral if conversion on ADC group regular is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group injected) is intended to continue. */\r\n if((ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == RESET) )\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on ADC group regular group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group injected is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group regular conversion (potential conversion on going\r\n * on ADC group injected is not impacted), disable ADC peripheral\r\n * if no conversion is on going on group injected.\r\n * Interruptions disabled in this function:\r\n * - EOC (end of conversion of regular group) and EOS (end of \r\n * sequence of regular group)\r\n * - overrun\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularStop() and @ref HAL_ADCEx_InjectedStop(),\r\n * use function @ref HAL_ADC_Stop().\r\n * @note In case of auto-injection mode, this function also stop conversion\r\n * on ADC group injected.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - For ADC regular group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group injected) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group injected) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n \r\n /* 1. Stop potential conversion on going, on regular group only */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n \r\n /* Disable ADC peripheral if conversion on ADC group regular is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group injected) is intended to continue. */\r\n if((ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == RESET) )\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n \r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on ADC group regular group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group injected is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group regular conversion (potential conversion on going\r\n * on ADC group injected is not impacted), \r\n * disable ADC DMA transfer, disable ADC peripheral\r\n * if no conversion is on going on group injected.\r\n * Interruptions disabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularStop() and @ref HAL_ADCEx_InjectedStop(),\r\n * use function @ref HAL_ADC_Stop().\r\n * @note Case of multimode enabled (for devices with several ADCs): This \r\n * function is for single-ADC mode only. For multimode, use the \r\n * dedicated MultimodeStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - For ADC regular group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group injected) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group injected) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n \r\n /* 1. Stop potential conversion on going, on regular group only */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n \r\n /* Disable ADC peripheral if conversion on ADC group regular is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group injected) is intended to continue. */\r\n if((ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == RESET) )\r\n {\r\n /* Disable ADC DMA (ADC DMA configuration ADC_CFGR_DMACFG is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n \r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle); \r\n \r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA); \r\n }\r\n \r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n \r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to retain a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n ADC_Disable(hadc);\r\n }\r\n \r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on ADC group regular group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group injected is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n/**\r\n * @brief With ADC configured in multimode, for ADC master:\r\n * Stop ADC group regular conversion (potential conversion on going\r\n * on ADC group injected is not impacted),\r\n * disable ADC DMA transfer, disable ADC peripheral\r\n * if no conversion is on going on group injected.\r\n * Interruptions disabled in this function:\r\n * - DMA transfer complete\r\n * - DMA half transfer\r\n * - overrun\r\n * @note To stop ADC conversion of both groups regular and injected and to\r\n * to disable ADC peripheral, instead of using 2 functions\r\n * @ref HAL_ADCEx_RegularMultiModeStop_DMA() and\r\n * @ref HAL_ADCEx_InjectedStop(), use function\r\n * @ref HAL_ADCEx_MultiModeStop_DMA.\r\n * @note In case of auto-injection mode, this function also stop conversion\r\n * on ADC group injected.\r\n * @note Multimode is kept enabled after this function. To disable multimode\r\n * (set with HAL_ADCEx_MultiModeConfigChannel() ), ADC must be \r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_ReInit().\r\n * @note In case of DMA configured in circular mode, function \r\n * HAL_ADC_Stop_DMA must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel of ADC slave.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef* hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave = {0};\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Stop potential ADC conversion on going and disable ADC peripheral */\r\n /* conditioned to: */\r\n /* - For ADC regular group conversion stop: */\r\n /* On this STM32 family, conversion on the other group */\r\n /* (group injected) can continue (groups regular and injected */\r\n /* conversion stop commands are independent) */\r\n /* - For ADC disable: */\r\n /* No conversion on the other group (group injected) must be intended to */\r\n /* continue (groups regular and injected are both impacted by */\r\n /* ADC disable) */\r\n \r\n /* 1. Stop potential conversion on going, on regular group only */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversion on ADC group regular is */\r\n /* effectively stopped and if no conversion on the other group */\r\n /* (ADC group injected) is intended to continue. */\r\n if((ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET) &&\r\n ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == RESET) )\r\n {\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n /* (Depending on STM32F3 product, there may be up to 2 ADC slaves) */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n \r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n \r\n /* 1. Wait until ADSTP=0 for ADC master and ADC slave*/\r\n tickstart = HAL_GetTick(); \r\n\r\n while(ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) || \r\n ADC_IS_CONVERSION_ONGOING_REGULAR(&tmphadcSlave) )\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n /* Note: In case of ADC slave using its own DMA channel (multimode */\r\n /* parameter \"DMAAccessMode\" set to disabled): */\r\n /* DMA channel of ADC slave should stopped after this function with */\r\n /* function HAL_ADC_Stop_DMA. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n \r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n \r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n \r\n \r\n \r\n /* 2. Disable the ADC peripherals: master and slave */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to retain a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if ADC are effectively disabled */\r\n if ((ADC_Disable(hadc) != HAL_ERROR) &&\r\n (ADC_Disable(&tmphadcSlave) != HAL_ERROR) )\r\n {\r\n tmp_hal_status = HAL_OK;\r\n \r\n /* Change ADC state (ADC master) */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* In case of error, attempt to disable ADC instances anyway */\r\n ADC_Disable(hadc);\r\n ADC_Disable(&tmphadcSlave);\r\n \r\n /* Update ADC state machine (ADC master) to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n }\r\n \r\n }\r\n /* Conversion on ADC group regular group is stopped, but ADC is not */\r\n /* disabled since conversion on ADC group injected is still on going. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @brief Injected conversion complete callback in non blocking mode \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_ADCEx_InjectedConvCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Injected context queue overflow flag callback. \r\n * @note This callback is called if injected context queue is enabled\r\n (parameter \"QueueInjectedContext\" in injected channel configuration)\r\n and if a new injected context is set when queue is full (maximum 2\r\n contexts).\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedQueueOverflowCallback must be implemented \r\n in the user file.\r\n */\r\n}\r\n \r\n/**\r\n * @brief Analog watchdog 2 callback in non blocking mode. \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOoutOfWindow2Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 3 callback in non blocking mode. \r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef* hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOoutOfWindow3Callback must be implemented in the user file.\r\n */\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group3 ADCEx Peripheral Control functions\r\n * @brief ADC Extended Peripheral Control functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on regular group\r\n (+) Configure channels on injected group\r\n (+) Configure multimode\r\n (+) Configure the analog watchdog\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Configures the the selected channel to be linked to the regular\r\n * group.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * The recommended sampling time is at least:\r\n * - For devices STM32F37x: 17.1us for temperature sensor\r\n * - For the other STM32F3 devices: 2.2us for each of channels \r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be be disabled using function \r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into regular group, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_ChannelConfTypeDef\" on the fly, without reseting \r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param sConfig Structure ADC channel for regular group.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef* hadc, ADC_ChannelConfTypeDef* sConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSharingSameCommonRegister;\r\n uint32_t tmpOffsetShifted;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_REGULAR_RANK(sConfig->Rank));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfig->SamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfig->SingleDiff));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfig->OffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfig->Offset));\r\n \r\n \r\n /* Verification of channel number: Channels 1 to 14 are available in */ \r\n /* differential mode. Channels 15U, 16U, 17U, 18 can be used only in */\r\n /* single-ended mode. */\r\n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(sConfig->Channel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(sConfig->Channel));\r\n }\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel number */\r\n /* - Channel rank */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET)\r\n {\r\n /* Regular sequence configuration */\r\n /* For Rank 1 to 4U */\r\n if (sConfig->Rank < 5U)\r\n {\r\n MODIFY_REG(hadc->Instance->SQR1,\r\n ADC_SQR1_RK(ADC_SQR2_SQ5, sConfig->Rank) ,\r\n ADC_SQR1_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n /* For Rank 5 to 9U */\r\n else if (sConfig->Rank < 10U)\r\n {\r\n MODIFY_REG(hadc->Instance->SQR2,\r\n ADC_SQR2_RK(ADC_SQR2_SQ5, sConfig->Rank) ,\r\n ADC_SQR2_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n /* For Rank 10 to 14U */\r\n else if (sConfig->Rank < 15U)\r\n {\r\n MODIFY_REG(hadc->Instance->SQR3 ,\r\n ADC_SQR3_RK(ADC_SQR3_SQ10, sConfig->Rank) ,\r\n ADC_SQR3_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n /* For Rank 15 to 16U */\r\n else\r\n { \r\n MODIFY_REG(hadc->Instance->SQR4 ,\r\n ADC_SQR4_RK(ADC_SQR4_SQ15, sConfig->Rank) ,\r\n ADC_SQR4_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n \r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\r\n {\r\n /* Channel sampling time configuration */\r\n /* For channels 10 to 18U */\r\n if (sConfig->Channel >= ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2 ,\r\n ADC_SMPR2(ADC_SMPR2_SMP10, sConfig->Channel) ,\r\n ADC_SMPR2(sConfig->SamplingTime, sConfig->Channel) );\r\n }\r\n else /* For channels 1 to 9U */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1 ,\r\n ADC_SMPR1(ADC_SMPR1_SMP0, sConfig->Channel) ,\r\n ADC_SMPR1(sConfig->SamplingTime, sConfig->Channel) );\r\n }\r\n \r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset in function of the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11U, the LSB (right bits) are set */\r\n /* to 0. */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, sConfig->Offset);\r\n \r\n /* Configure the selected offset register: */\r\n /* - Enable offset */\r\n /* - Set channel number */\r\n /* - Set offset value */\r\n switch (sConfig->OffsetNumber)\r\n {\r\n case ADC_OFFSET_1:\r\n /* Configure offset register 1U */\r\n MODIFY_REG(hadc->Instance->OFR1 ,\r\n ADC_OFR1_OFFSET1_CH |\r\n ADC_OFR1_OFFSET1 ,\r\n ADC_OFR1_OFFSET1_EN |\r\n ADC_OFR_CHANNEL(sConfig->Channel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_2:\r\n /* Configure offset register 2U */\r\n MODIFY_REG(hadc->Instance->OFR2 ,\r\n ADC_OFR2_OFFSET2_CH |\r\n ADC_OFR2_OFFSET2 ,\r\n ADC_OFR2_OFFSET2_EN |\r\n ADC_OFR_CHANNEL(sConfig->Channel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_3:\r\n /* Configure offset register 3U */\r\n MODIFY_REG(hadc->Instance->OFR3 ,\r\n ADC_OFR3_OFFSET3_CH |\r\n ADC_OFR3_OFFSET3 ,\r\n ADC_OFR3_OFFSET3_EN |\r\n ADC_OFR_CHANNEL(sConfig->Channel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_4:\r\n /* Configure offset register 4U */\r\n MODIFY_REG(hadc->Instance->OFR4 ,\r\n ADC_OFR4_OFFSET4_CH |\r\n ADC_OFR4_OFFSET4 ,\r\n ADC_OFR4_OFFSET4_EN |\r\n ADC_OFR_CHANNEL(sConfig->Channel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n /* Case ADC_OFFSET_NONE */\r\n default :\r\n /* Scan OFR1, OFR2, OFR3, OFR4 to check if the selected channel is */\r\n /* enabled. If this is the case, offset OFRx is disabled. */\r\n if (((hadc->Instance->OFR1) & ADC_OFR1_OFFSET1_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\r\n {\r\n /* Disable offset OFR1*/\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN);\r\n }\r\n if (((hadc->Instance->OFR2) & ADC_OFR2_OFFSET2_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\r\n {\r\n /* Disable offset OFR2*/\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN); \r\n }\r\n if (((hadc->Instance->OFR3) & ADC_OFR3_OFFSET3_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\r\n {\r\n /* Disable offset OFR3*/\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN);\r\n }\r\n if (((hadc->Instance->OFR4) & ADC_OFR4_OFFSET4_CH) == ADC_OFR_CHANNEL(sConfig->Channel))\r\n {\r\n /* Disable offset OFR4*/\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN);\r\n }\r\n break;\r\n }\r\n\r\n }\r\n \r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n /* - Internal measurement channels: Vbat/VrefInt/TempSensor */\r\n if (ADC_IS_ENABLE(hadc) == RESET)\r\n {\r\n /* Configuration of differential mode */\r\n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Disable differential mode (default mode: single-ended) */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfig->Channel));\r\n }\r\n else\r\n {\r\n /* Enable differential mode */\r\n SET_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfig->Channel));\r\n \r\n /* Channel sampling time configuration (channel ADC_INx +1 */\r\n /* corresponding to differential negative input). */\r\n /* For channels 10 to 18U */\r\n if (sConfig->Channel >= ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2,\r\n ADC_SMPR2(ADC_SMPR2_SMP10, sConfig->Channel +1U) ,\r\n ADC_SMPR2(sConfig->SamplingTime, sConfig->Channel +1U) );\r\n }\r\n else /* For channels 1 to 9U */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1,\r\n ADC_SMPR1(ADC_SMPR1_SMP0, sConfig->Channel +1U) ,\r\n ADC_SMPR1(sConfig->SamplingTime, sConfig->Channel +1U) );\r\n }\r\n }\r\n \r\n \r\n /* Management of internal measurement channels: VrefInt/TempSensor/Vbat */\r\n /* internal measurement paths enable: If internal channel selected, */\r\n /* enable dedicated internal buffers and path. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n \r\n /* Configuration of common ADC parameters */\r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (( (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_TSEN)) ) ||\r\n ( (sConfig->Channel == ADC_CHANNEL_VBAT) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VBATEN)) ) ||\r\n ( (sConfig->Channel == ADC_CHANNEL_VREFINT) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VREFEN)))\r\n )\r\n {\r\n /* Configuration of common ADC parameters (continuation) */\r\n /* Set handle of the other ADC sharing the same common register */\r\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\r\n \r\n /* Software is allowed to change common parameters only when all ADCs */\r\n /* of the common group are disabled. */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n ( (tmphadcSharingSameCommonRegister.Instance == NULL) ||\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\r\n {\r\n /* If Channel_16 is selected, enable Temp. sensor measurement path */\r\n /* Note: Temp. sensor internal channels available on ADC1 only */\r\n if ((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) && (hadc->Instance == ADC1))\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_TSEN);\r\n \r\n /* Delay for temperature sensor stabilization time */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n /* If Channel_17 is selected, enable VBAT measurement path */\r\n /* Note: VBAT internal channels available on ADC1 only */\r\n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && (hadc->Instance == ADC1))\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VBATEN);\r\n }\r\n /* If Channel_18 is selected, enable VREFINT measurement path */\r\n /* Note: VrefInt internal channels available on all ADCs, but only */\r\n /* one ADC is allowed to be connected to VrefInt at the same */\r\n /* time. */\r\n else if (sConfig->Channel == ADC_CHANNEL_VREFINT)\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VREFEN);\r\n }\r\n }\r\n /* If the requested internal measurement path has already been */\r\n /* enabled and other ADC of the common group are enabled, internal */\r\n /* measurement paths cannot be enabled. */\r\n else \r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n \r\n }\r\n \r\n }\r\n /* If a conversion is on going on regular group, no update on regular */\r\n /* channel could be done on neither of the channel configuration structure */\r\n /* parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Configures the the selected channel to be linked to the regular\r\n * group.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * The recommended sampling time is at least:\r\n * - For devices STM32F37x: 17.1us for temperature sensor\r\n * - For the other STM32F3 devices: 2.2us for each of channels \r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be be disabled using function \r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into regular group, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_ChannelConfTypeDef\" on the fly, without reseting \r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param sConfig Structure of ADC channel for regular group.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef* hadc, ADC_ChannelConfTypeDef* sConfig)\r\n{ \r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CHANNEL(sConfig->Channel));\r\n assert_param(IS_ADC_REGULAR_RANK(sConfig->Rank));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfig->SamplingTime));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n \r\n /* Regular sequence configuration */\r\n /* For Rank 1 to 6U */\r\n if (sConfig->Rank < 7U)\r\n {\r\n MODIFY_REG(hadc->Instance->SQR3 ,\r\n ADC_SQR3_RK(ADC_SQR3_SQ1, sConfig->Rank) ,\r\n ADC_SQR3_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n /* For Rank 7 to 12U */\r\n else if (sConfig->Rank < 13U)\r\n {\r\n MODIFY_REG(hadc->Instance->SQR2 ,\r\n ADC_SQR2_RK(ADC_SQR2_SQ7, sConfig->Rank) ,\r\n ADC_SQR2_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n /* For Rank 13 to 16U */\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->SQR1 ,\r\n ADC_SQR1_RK(ADC_SQR1_SQ13, sConfig->Rank) ,\r\n ADC_SQR1_RK(sConfig->Channel, sConfig->Rank) );\r\n }\r\n \r\n \r\n /* Channel sampling time configuration */\r\n /* For channels 10 to 18U */\r\n if (sConfig->Channel > ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1 ,\r\n ADC_SMPR1(ADC_SMPR1_SMP10, sConfig->Channel) ,\r\n ADC_SMPR1(sConfig->SamplingTime, sConfig->Channel) );\r\n }\r\n else /* For channels 0 to 9U */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2 ,\r\n ADC_SMPR2(ADC_SMPR2_SMP0, sConfig->Channel) ,\r\n ADC_SMPR2(sConfig->SamplingTime, sConfig->Channel) );\r\n }\r\n \r\n /* If ADC1 Channel_16 or Channel_17 is selected, enable Temperature sensor */\r\n /* and VREFINT measurement path. */\r\n if ((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR) ||\r\n (sConfig->Channel == ADC_CHANNEL_VREFINT) )\r\n {\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_TSVREFE);\r\n \r\n if ((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR))\r\n {\r\n /* Delay for temperature sensor stabilization time */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n /* if ADC1 Channel_18 is selected, enable VBAT measurement path */\r\n else if (sConfig->Channel == ADC_CHANNEL_VBAT)\r\n {\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_VBAT);\r\n }\r\n\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Configures the ADC injected group and the selected channel to be\r\n * linked to the injected group.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes injected group, following calls to this \r\n * function can be used to reconfigure some parameters of structure\r\n * \"ADC_InjectionConfTypeDef\" on the fly, without reseting the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_InjectionConfTypeDef\".\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * The recommended sampling time is at least:\r\n * - For devices STM32F37x: 17.1us for temperature sensor\r\n * - For the other STM32F3 devices: 2.2us for each of channels \r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be be disabled using function \r\n * HAL_ADC_DeInit().\r\n * @note To reset injected sequencer, function HAL_ADCEx_InjectedStop() can\r\n * be used.\r\n * @note Caution: For Injected Context Queue use: a context must be fully \r\n * defined before start of injected conversion: all channels configured \r\n * consecutively for the same ADC instance. Therefore, Number of calls of \r\n * HAL_ADCEx_InjectedConfigChannel() must correspond to value of parameter \r\n * InjectedNbrOfConversion for each context.\r\n * - Example 1: If 1 context intended to be used (or not use of this feature: \r\n * QueueInjectedContext=DISABLE) and usage of the 3 first injected ranks \r\n * (InjectedNbrOfConversion=3), HAL_ADCEx_InjectedConfigChannel() must be \r\n * called once for each channel (3 times) before launching a conversion. \r\n * This function must not be called to configure the 4th injected channel: \r\n * it would start a new context into context queue.\r\n * - Example 2: If 2 contexts intended to be used and usage of the 3 first \r\n * injected ranks (InjectedNbrOfConversion=3), \r\n * HAL_ADCEx_InjectedConfigChannel() must be called once for each channel and \r\n * for each context (3 channels x 2 contexts = 6 calls). Conversion can \r\n * start once the 1st context is set. The 2nd context can be set on the fly.\r\n * @param hadc ADC handle\r\n * @param sConfigInjected Structure of ADC injected group and ADC channel for\r\n * injected group.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef* hadc, ADC_InjectionConfTypeDef* sConfigInjected)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSharingSameCommonRegister;\r\n uint32_t tmpOffsetShifted;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Injected context queue feature: temporary JSQR variables defined in */\r\n /* static to be passed over calls of this function */\r\n uint32_t tmp_JSQR_ContextQueueBeingBuilt = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfigInjected->InjectedSamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfigInjected->InjectedSingleDiff));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->AutoInjectedConv));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->QueueInjectedContext));\r\n assert_param(IS_ADC_EXTTRIGINJEC_EDGE(sConfigInjected->ExternalTrigInjecConvEdge));\r\n assert_param(IS_ADC_EXTTRIGINJEC(sConfigInjected->ExternalTrigInjecConv));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfigInjected->InjectedOffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfigInjected->InjectedOffset));\r\n \r\n if(hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_INJECTED_RANK(sConfigInjected->InjectedRank));\r\n assert_param(IS_ADC_INJECTED_NB_CONV(sConfigInjected->InjectedNbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n \r\n /* Verification of channel number: Channels 1 to 14 are available in */ \r\n /* differential mode. Channels 15U, 16U, 17U, 18 can be used only in */\r\n /* single-ended mode. */\r\n if (sConfigInjected->InjectedSingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(sConfigInjected->InjectedChannel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(sConfigInjected->InjectedChannel));\r\n }\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Configuration of Injected group sequencer. */\r\n /* Hardware constraint: Must fully define injected context register JSQR */\r\n /* before make it entering into injected sequencer queue. */\r\n /* */\r\n /* - if scan mode is disabled: */\r\n /* * Injected channels sequence length is set to 0x00: 1 channel */\r\n /* converted (channel on injected rank 1U) */\r\n /* Parameter \"InjectedNbrOfConversion\" is discarded. */\r\n /* * Injected context register JSQR setting is simple: register is fully */\r\n /* defined on one call of this function (for injected rank 1U) and can */\r\n /* be entered into queue directly. */\r\n /* - if scan mode is enabled: */\r\n /* * Injected channels sequence length is set to parameter */\r\n /* \"InjectedNbrOfConversion\". */\r\n /* * Injected context register JSQR setting more complex: register is */\r\n /* fully defined over successive calls of this function, for each */\r\n /* injected channel rank. It is entered into queue only when all */\r\n /* injected ranks have been set. */\r\n /* Note: Scan mode is not present by hardware on this device, but used */\r\n /* by software for alignment over all STM32 devices. */\r\n \r\n if ((hadc->Init.ScanConvMode == ADC_SCAN_DISABLE) ||\r\n (sConfigInjected->InjectedNbrOfConversion == 1U) )\r\n {\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer: fixed to 1st rank */\r\n /* (scan mode disabled, only rank 1 used) */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n /* - channel set to rank 1 (scan mode disabled, only rank 1 used) */\r\n \r\n if (sConfigInjected->InjectedRank == ADC_INJECTED_RANK_1)\r\n {\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n SET_BIT(tmp_JSQR_ContextQueueBeingBuilt, ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1) |\r\n ADC_JSQR_JEXTSEL_SET(hadc, sConfigInjected->ExternalTrigInjecConv) |\r\n sConfigInjected->ExternalTrigInjecConvEdge );\r\n }\r\n else\r\n {\r\n SET_BIT(tmp_JSQR_ContextQueueBeingBuilt, ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1) );\r\n }\r\n \r\n /* Update ADC register JSQR */\r\n MODIFY_REG(hadc->Instance->JSQR ,\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 |\r\n ADC_JSQR_JEXTEN |\r\n ADC_JSQR_JEXTSEL |\r\n ADC_JSQR_JL ,\r\n tmp_JSQR_ContextQueueBeingBuilt );\r\n \r\n /* For debug and informative reasons, hadc handle saves JSQR setting */\r\n hadc->InjectionConfig.ContextQueue = tmp_JSQR_ContextQueueBeingBuilt;\r\n }\r\n /* If another injected rank than rank1 was intended to be set, and could */\r\n /* not due to ScanConvMode disabled, error is reported. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n }\r\n else\r\n {\r\n /* Case of scan mode enabled, several channels to set into injected group */\r\n /* sequencer. */\r\n /* Procedure to define injected context register JSQR over successive */\r\n /* calls of this function, for each injected channel rank: */\r\n \r\n /* 1. Start new context and set parameters related to all injected */\r\n /* channels: injected sequence length and trigger */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n /* Initialize number of channels that will be configured on the context */\r\n /* being built */\r\n hadc->InjectionConfig.ChannelCount = sConfigInjected->InjectedNbrOfConversion;\r\n /* Initialize value that will be set into register JSQR */\r\n hadc->InjectionConfig.ContextQueue = 0x00000000U;\r\n \r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n \r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n SET_BIT(hadc->InjectionConfig.ContextQueue, (sConfigInjected->InjectedNbrOfConversion - 1U) |\r\n ADC_JSQR_JEXTSEL_SET(hadc, sConfigInjected->ExternalTrigInjecConv) |\r\n sConfigInjected->ExternalTrigInjecConvEdge ); \r\n }\r\n else\r\n {\r\n SET_BIT(hadc->InjectionConfig.ContextQueue, (sConfigInjected->InjectedNbrOfConversion - 1U) ); \r\n }\r\n \r\n }\r\n\r\n /* 2. Continue setting of context under definition with parameter */\r\n /* related to each channel: channel rank sequence */\r\n \r\n /* Set the JSQx bits for the selected rank */\r\n MODIFY_REG(hadc->InjectionConfig.ContextQueue ,\r\n ADC_JSQR_RK(ADC_SQR3_SQ10, sConfigInjected->InjectedRank) ,\r\n ADC_JSQR_RK(sConfigInjected->InjectedChannel, sConfigInjected->InjectedRank) );\r\n \r\n /* Decrease channel count after setting into temporary JSQR variable */\r\n hadc->InjectionConfig.ChannelCount --;\r\n \r\n /* 3. End of context setting: If last channel set, then write context */\r\n /* into register JSQR and make it enter into queue */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n /* Update ADC register JSQR */\r\n MODIFY_REG(hadc->Instance->JSQR ,\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 |\r\n ADC_JSQR_JEXTEN |\r\n ADC_JSQR_JEXTSEL |\r\n ADC_JSQR_JL ,\r\n hadc->InjectionConfig.ContextQueue );\r\n }\r\n\r\n }\r\n\r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on injected group: */\r\n /* - Injected context queue: Queue disable (active context is kept) or */\r\n /* enable (context decremented, up to 2 contexts queued) */\r\n /* - Injected discontinuous mode: can be enabled only if auto-injected */\r\n /* mode is disabled. */\r\n if (ADC_IS_CONVERSION_ONGOING_INJECTED(hadc) == RESET)\r\n { \r\n /* If auto-injected mode is disabled: no constraint */\r\n if (sConfigInjected->AutoInjectedConv == DISABLE)\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR ,\r\n ADC_CFGR_JQM |\r\n ADC_CFGR_JDISCEN ,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext) | \r\n ADC_CFGR_INJECT_DISCCONTINUOUS((uint32_t)sConfigInjected->InjectedDiscontinuousConvMode) );\r\n }\r\n /* If auto-injected mode is enabled: Injected discontinuous setting is */\r\n /* discarded. */\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR ,\r\n ADC_CFGR_JQM |\r\n ADC_CFGR_JDISCEN ,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext) );\r\n \r\n /* If injected discontinuous mode was intended to be set and could not */\r\n /* due to auto-injected enabled, error is reported. */\r\n if (sConfigInjected->InjectedDiscontinuousConvMode == ENABLE)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n\r\n }\r\n \r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Automatic injected conversion: can be enabled if injected group */\r\n /* external triggers are disabled. */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\r\n { \r\n /* If injected group external triggers are disabled (set to injected */\r\n /* software start): no constraint */\r\n if (sConfigInjected->ExternalTrigInjecConv == ADC_INJECTED_SOFTWARE_START)\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR ,\r\n ADC_CFGR_JAUTO ,\r\n ADC_CFGR_INJECT_AUTO_CONVERSION((uint32_t)sConfigInjected->AutoInjectedConv) );\r\n }\r\n /* If Automatic injected conversion was intended to be set and could not */\r\n /* due to injected group external triggers enabled, error is reported. */\r\n else\r\n {\r\n /* Disable Automatic injected conversion */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n \r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n \r\n\r\n /* Channel sampling time configuration */\r\n /* For channels 10 to 18U */\r\n if (sConfigInjected->InjectedChannel >= ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2 ,\r\n ADC_SMPR2(ADC_SMPR2_SMP10, sConfigInjected->InjectedChannel) ,\r\n ADC_SMPR2(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel) );\r\n }\r\n else /* For channels 1 to 9U */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1 ,\r\n ADC_SMPR1(ADC_SMPR1_SMP0, sConfigInjected->InjectedChannel) ,\r\n ADC_SMPR1(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel) );\r\n }\r\n \r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n \r\n /* Shift the offset in function of the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11U, the LSB (right bits) are set */\r\n /* to 0. */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, sConfigInjected->InjectedOffset);\r\n \r\n /* Configure the selected offset register: */\r\n /* - Enable offset */\r\n /* - Set channel number */\r\n /* - Set offset value */\r\n switch (sConfigInjected->InjectedOffsetNumber)\r\n {\r\n case ADC_OFFSET_1:\r\n /* Configure offset register 1U */\r\n MODIFY_REG(hadc->Instance->OFR1 ,\r\n ADC_OFR1_OFFSET1_CH |\r\n ADC_OFR1_OFFSET1 ,\r\n ADC_OFR1_OFFSET1_EN |\r\n ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_2:\r\n /* Configure offset register 2U */\r\n MODIFY_REG(hadc->Instance->OFR2 ,\r\n ADC_OFR2_OFFSET2_CH |\r\n ADC_OFR2_OFFSET2 ,\r\n ADC_OFR2_OFFSET2_EN |\r\n ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_3:\r\n /* Configure offset register 3U */\r\n MODIFY_REG(hadc->Instance->OFR3 ,\r\n ADC_OFR3_OFFSET3_CH |\r\n ADC_OFR3_OFFSET3 ,\r\n ADC_OFR3_OFFSET3_EN |\r\n ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n case ADC_OFFSET_4:\r\n /* Configure offset register 4U */\r\n MODIFY_REG(hadc->Instance->OFR4 ,\r\n ADC_OFR4_OFFSET4_CH |\r\n ADC_OFR4_OFFSET4 ,\r\n ADC_OFR4_OFFSET4_EN |\r\n ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel) |\r\n tmpOffsetShifted );\r\n break;\r\n \r\n /* Case ADC_OFFSET_NONE */\r\n default :\r\n /* Scan OFR1, OFR2, OFR3, OFR4 to check if the selected channel is */\r\n /* enabled. If this is the case, offset OFRx is disabled. */\r\n if (((hadc->Instance->OFR1) & ADC_OFR1_OFFSET1_CH) == ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel))\r\n {\r\n /* Disable offset OFR1*/\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN);\r\n }\r\n if (((hadc->Instance->OFR2) & ADC_OFR2_OFFSET2_CH) == ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel))\r\n {\r\n /* Disable offset OFR2*/\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN); \r\n }\r\n if (((hadc->Instance->OFR3) & ADC_OFR3_OFFSET3_CH) == ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel))\r\n {\r\n /* Disable offset OFR3*/\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN);\r\n }\r\n if (((hadc->Instance->OFR4) & ADC_OFR4_OFFSET4_CH) == ADC_OFR_CHANNEL(sConfigInjected->InjectedChannel))\r\n {\r\n /* Disable offset OFR4*/\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN);\r\n }\r\n break;\r\n }\r\n \r\n }\r\n \r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n /* - Internal measurement channels: Vbat/VrefInt/TempSensor */\r\n if (ADC_IS_ENABLE(hadc) == RESET)\r\n {\r\n /* Configuration of differential mode */\r\n if (sConfigInjected->InjectedSingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Disable differential mode (default mode: single-ended) */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfigInjected->InjectedChannel));\r\n }\r\n else\r\n {\r\n /* Enable differential mode */\r\n SET_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_CHANNEL(sConfigInjected->InjectedChannel));\r\n \r\n /* Channel sampling time configuration (channel ADC_INx +1 */\r\n /* corresponding to differential negative input). */\r\n /* For channels 10 to 18U */\r\n if (sConfigInjected->InjectedChannel >= ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2,\r\n ADC_SMPR2(ADC_SMPR2_SMP10, sConfigInjected->InjectedChannel +1U),\r\n ADC_SMPR2(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel +1U) );\r\n }\r\n else /* For channels 1 to 9U */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1,\r\n ADC_SMPR1(ADC_SMPR1_SMP0, sConfigInjected->InjectedChannel +1U),\r\n ADC_SMPR1(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel +1U) );\r\n }\r\n }\r\n \r\n\r\n /* Management of internal measurement channels: VrefInt/TempSensor/Vbat */\r\n /* internal measurement paths enable: If internal channel selected, */\r\n /* enable dedicated internal buffers and path. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_deInit(). */\r\n \r\n /* Configuration of common ADC parameters */\r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may be up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (( (sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_TSEN)) ) ||\r\n ( (sConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VBATEN)) ) ||\r\n ( (sConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT) &&\r\n (HAL_IS_BIT_CLR(tmpADC_Common->CCR, ADC_CCR_VREFEN)))\r\n )\r\n {\r\n /* Configuration of common ADC parameters (continuation) */\r\n /* Set handle of the other ADC sharing the same common register */\r\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\r\n \r\n /* Software is allowed to change common parameters only when all ADCs */\r\n /* of the common group are disabled. */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n ( (tmphadcSharingSameCommonRegister.Instance == NULL) ||\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) ) )\r\n {\r\n /* If Channel_16 is selected, enable Temp. sensor measurement path */\r\n /* Note: Temp. sensor internal channels available on ADC1 only */\r\n if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR) && (hadc->Instance == ADC1))\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_TSEN);\r\n \r\n /* Delay for temperature sensor stabilization time */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n /* If Channel_17 is selected, enable VBAT measurement path */\r\n /* Note: VBAT internal channels available on ADC1 only */\r\n else if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT) && (hadc->Instance == ADC1))\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VBATEN);\r\n }\r\n /* If Channel_18 is selected, enable VREFINT measurement path */\r\n /* Note: VrefInt internal channels available on all ADCs, but only */\r\n /* one ADC is allowed to be connected to VrefInt at the same */\r\n /* time. */\r\n else if (sConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT)\r\n {\r\n SET_BIT(tmpADC_Common->CCR, ADC_CCR_VREFEN);\r\n }\r\n }\r\n /* If the requested internal measurement path has already been enabled */\r\n /* and other ADC of the common group are enabled, internal */\r\n /* measurement paths cannot be enabled. */\r\n else \r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n \r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Configures the ADC injected group and the selected channel to be\r\n * linked to the injected group.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes injected group, following calls to this \r\n * function can be used to reconfigure some parameters of structure\r\n * \"ADC_InjectionConfTypeDef\" on the fly, without reseting the ADC.\r\n * The setting of these parameters is conditioned to ADC state: \r\n * this function must be called when ADC is not under conversion.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * The recommended sampling time is at least:\r\n * - For devices STM32F37x: 17.1us for temperature sensor\r\n * - For the other STM32F3 devices: 2.2us for each of channels \r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be be disabled using function \r\n * HAL_ADC_DeInit().\r\n * @param hadc ADC handle\r\n * @param sConfigInjected Structure of ADC injected group and ADC channel for\r\n * injected group.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef* hadc, ADC_InjectionConfTypeDef* sConfigInjected)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CHANNEL(sConfigInjected->InjectedChannel));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfigInjected->InjectedSamplingTime));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->AutoInjectedConv));\r\n assert_param(IS_ADC_EXTTRIGINJEC(sConfigInjected->ExternalTrigInjecConv));\r\n assert_param(IS_ADC_RANGE(sConfigInjected->InjectedOffset));\r\n \r\n if(hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_INJECTED_RANK(sConfigInjected->InjectedRank));\r\n assert_param(IS_ADC_INJECTED_NB_CONV(sConfigInjected->InjectedNbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Configuration of injected group sequencer: */\r\n /* - if scan mode is disabled, injected channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1U) */\r\n /* Parameter \"InjectedNbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is present by hardware on this device and, if */\r\n /* disabled, discards automatically nb of conversions. Anyway, nb of */\r\n /* conversions is forced to 0x00 for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, injected channels sequence length is set to */\r\n /* parameter \"InjectedNbrOfConversion\". */\r\n if (hadc->Init.ScanConvMode == ADC_SCAN_DISABLE)\r\n {\r\n if (sConfigInjected->InjectedRank == ADC_INJECTED_RANK_1)\r\n {\r\n /* Clear the old SQx bits for all injected ranks */\r\n MODIFY_REG(hadc->Instance->JSQR ,\r\n ADC_JSQR_JL |\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 ,\r\n ADC_JSQR_RK_JL(sConfigInjected->InjectedChannel,\r\n ADC_INJECTED_RANK_1,\r\n 0x01U) );\r\n }\r\n /* If another injected rank than rank1 was intended to be set, and could */\r\n /* not due to ScanConvMode disabled, error is reported. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Since injected channels rank conv. order depends on total number of */\r\n /* injected conversions, selected rank must be below or equal to total */\r\n /* number of injected conversions to be updated. */\r\n if (sConfigInjected->InjectedRank <= sConfigInjected->InjectedNbrOfConversion)\r\n {\r\n /* Clear the old SQx bits for the selected rank */\r\n /* Set the SQx bits for the selected rank */\r\n MODIFY_REG(hadc->Instance->JSQR ,\r\n \r\n ADC_JSQR_JL |\r\n ADC_JSQR_RK_JL(ADC_JSQR_JSQ1, \r\n sConfigInjected->InjectedRank, \r\n sConfigInjected->InjectedNbrOfConversion) ,\r\n \r\n ADC_JSQR_JL_SHIFT(sConfigInjected->InjectedNbrOfConversion) |\r\n ADC_JSQR_RK_JL(sConfigInjected->InjectedChannel, \r\n sConfigInjected->InjectedRank, \r\n sConfigInjected->InjectedNbrOfConversion) );\r\n }\r\n else\r\n {\r\n /* Clear the old SQx bits for the selected rank */\r\n MODIFY_REG(hadc->Instance->JSQR ,\r\n \r\n ADC_JSQR_JL |\r\n ADC_JSQR_RK_JL(ADC_JSQR_JSQ1, \r\n sConfigInjected->InjectedRank, \r\n sConfigInjected->InjectedNbrOfConversion) ,\r\n \r\n 0x00000000 );\r\n }\r\n }\r\n \r\n /* Configuration of injected group */\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - external trigger to start conversion */\r\n /* Parameters update not conditioned to ADC state: */\r\n /* - Automatic injected conversion */\r\n /* - Injected discontinuous mode */\r\n /* Note: In case of ADC already enabled, caution to not launch an unwanted */\r\n /* conversion while modifying register CR2 by writing 1 to bit ADON. */\r\n if (ADC_IS_ENABLE(hadc) == RESET)\r\n { \r\n MODIFY_REG(hadc->Instance->CR2 ,\r\n ADC_CR2_JEXTSEL |\r\n ADC_CR2_ADON ,\r\n sConfigInjected->ExternalTrigInjecConv );\r\n }\r\n \r\n /* Configuration of injected group */\r\n /* - Automatic injected conversion */\r\n /* - Injected discontinuous mode */\r\n \r\n /* Automatic injected conversion can be enabled if injected group */\r\n /* external triggers are disabled. */\r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n if (sConfigInjected->ExternalTrigInjecConv == ADC_INJECTED_SOFTWARE_START)\r\n {\r\n SET_BIT(hadc->Instance->CR1, ADC_CR1_JAUTO);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n \r\n /* Injected discontinuous can be enabled only if auto-injected mode is */\r\n /* disabled. */ \r\n if (sConfigInjected->InjectedDiscontinuousConvMode == ENABLE)\r\n {\r\n if (sConfigInjected->AutoInjectedConv == DISABLE)\r\n {\r\n SET_BIT(hadc->Instance->CR1, ADC_CR1_JDISCEN);\r\n } \r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n }\r\n\r\n\r\n /* InjectedChannel sampling time configuration */\r\n /* For channels 10 to 18 */\r\n if (sConfigInjected->InjectedChannel > ADC_CHANNEL_10)\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR1,\r\n ADC_SMPR1(ADC_SMPR1_SMP10, sConfigInjected->InjectedChannel),\r\n ADC_SMPR1(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel) );\r\n }\r\n else /* For channels 1 to 9 */\r\n {\r\n MODIFY_REG(hadc->Instance->SMPR2,\r\n ADC_SMPR2(ADC_SMPR2_SMP0, sConfigInjected->InjectedChannel),\r\n ADC_SMPR2(sConfigInjected->InjectedSamplingTime, sConfigInjected->InjectedChannel) );\r\n }\r\n \r\n \r\n /* Configure the offset: offset enable/disable, InjectedChannel, offset value */\r\n switch(sConfigInjected->InjectedRank)\r\n {\r\n case 1:\r\n /* Set injected channel 1 offset */\r\n MODIFY_REG(hadc->Instance->JOFR1,\r\n ADC_JOFR1_JOFFSET1,\r\n sConfigInjected->InjectedOffset);\r\n break;\r\n case 2:\r\n /* Set injected channel 2 offset */\r\n MODIFY_REG(hadc->Instance->JOFR2,\r\n ADC_JOFR2_JOFFSET2,\r\n sConfigInjected->InjectedOffset);\r\n break;\r\n case 3:\r\n /* Set injected channel 3 offset */\r\n MODIFY_REG(hadc->Instance->JOFR3,\r\n ADC_JOFR3_JOFFSET3,\r\n sConfigInjected->InjectedOffset);\r\n break;\r\n case 4:\r\n default:\r\n MODIFY_REG(hadc->Instance->JOFR4,\r\n ADC_JOFR4_JOFFSET4,\r\n sConfigInjected->InjectedOffset);\r\n break;\r\n }\r\n \r\n /* If ADC1 Channel_16 or Channel_17 is selected, enable Temperature sensor */\r\n /* and VREFINT measurement path. */\r\n if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR) ||\r\n (sConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT) )\r\n {\r\n if (READ_BIT(hadc->Instance->CR2, ADC_CR2_TSVREFE) == RESET)\r\n {\r\n SET_BIT(hadc->Instance->CR2, ADC_CR2_TSVREFE);\r\n \r\n if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR))\r\n {\r\n /* Delay for temperature sensor stabilization time */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_TEMPSENSOR_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n }\r\n /* if ADC1 Channel_18 is selected, enable VBAT measurement path */\r\n else if (sConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT)\r\n {\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_VBAT);\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Configures the analog watchdog.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the selected analog watchdog, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_AnalogWDGConfTypeDef\" on the fly, without reseting \r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_AnalogWDGConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param AnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef* hadc, ADC_AnalogWDGConfTypeDef* AnalogWDGConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n \r\n uint32_t tmpAWDHighThresholdShifted;\r\n uint32_t tmpAWDLowThresholdShifted;\r\n \r\n uint32_t tmpADCFlagAWD2orAWD3;\r\n uint32_t tmpADCITAWD2orAWD3;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_NUMBER(AnalogWDGConfig->WatchdogNumber));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_MODE(AnalogWDGConfig->WatchdogMode));\r\n assert_param(IS_FUNCTIONAL_STATE(AnalogWDGConfig->ITMode));\r\n\r\n /* Verify if threshold is within the selected ADC resolution */\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->LowThreshold));\r\n\r\n if((AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REG) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_INJEC) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) )\r\n {\r\n assert_param(IS_ADC_CHANNEL(AnalogWDGConfig->Channel));\r\n }\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Analog watchdog channels */\r\n /* - Analog watchdog thresholds */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc) == RESET)\r\n {\r\n \r\n /* Analog watchdogs configuration */\r\n if(AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Configuration of analog watchdog: */\r\n /* - Set the analog watchdog enable mode: regular and/or injected */\r\n /* groups, one or overall group of channels. */\r\n /* - Set the Analog watchdog channel (is not used if watchdog */\r\n /* mode \"all channels\": ADC_CFGR_AWD1SGL=0U). */\r\n MODIFY_REG(hadc->Instance->CFGR ,\r\n ADC_CFGR_AWD1SGL |\r\n ADC_CFGR_JAWD1EN |\r\n ADC_CFGR_AWD1EN |\r\n ADC_CFGR_AWD1CH ,\r\n AnalogWDGConfig->WatchdogMode |\r\n ADC_CFGR_AWD1CH_SHIFT(AnalogWDGConfig->Channel) );\r\n\r\n /* Shift the offset in function of the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 11U, the LSB (right bits) */\r\n /* are set to 0 */ \r\n tmpAWDHighThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n \r\n /* Set the high and low thresholds */\r\n MODIFY_REG(hadc->Instance->TR1 ,\r\n ADC_TR1_HT1 |\r\n ADC_TR1_LT1 ,\r\n ADC_TRX_HIGHTHRESHOLD(tmpAWDHighThresholdShifted) |\r\n tmpAWDLowThresholdShifted );\r\n \r\n /* Clear the ADC Analog watchdog flag (in case of left enabled by */\r\n /* previous ADC operations) to be ready to use for HAL_ADC_IRQHandler() */\r\n /* or HAL_ADC_PollForEvent(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_IT_AWD1);\r\n \r\n /* Configure ADC Analog watchdog interrupt */\r\n if(AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n /* Enable the ADC Analog watchdog interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_AWD1);\r\n }\r\n else\r\n {\r\n /* Disable the ADC Analog watchdog interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_AWD1);\r\n }\r\n \r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 and ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n /* Shift the threshold in function of the selected ADC resolution */\r\n /* have to be left-aligned on bit 7U, the LSB (right bits) are set to 0 */\r\n tmpAWDHighThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n /* Set the Analog watchdog channel or group of channels. This also */\r\n /* enables the watchdog. */\r\n /* Note: Conditional register reset, because several channels can be */\r\n /* set by successive calls of this function. */\r\n if (AnalogWDGConfig->WatchdogMode != ADC_ANALOGWATCHDOG_NONE) \r\n {\r\n /* Set the high and low thresholds */\r\n MODIFY_REG(hadc->Instance->TR2 ,\r\n ADC_TR2_HT2 |\r\n ADC_TR2_LT2 ,\r\n ADC_TRX_HIGHTHRESHOLD(tmpAWDHighThresholdShifted) |\r\n tmpAWDLowThresholdShifted );\r\n \r\n SET_BIT(hadc->Instance->AWD2CR, ADC_CFGR_AWD23CR(AnalogWDGConfig->Channel));\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->TR2, ADC_TR2_HT2 | ADC_TR2_LT2);\r\n CLEAR_BIT(hadc->Instance->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n }\r\n \r\n /* Set temporary variable to flag and IT of AWD2 or AWD3 for further */\r\n /* settings. */\r\n tmpADCFlagAWD2orAWD3 = ADC_FLAG_AWD2;\r\n tmpADCITAWD2orAWD3 = ADC_IT_AWD2;\r\n }\r\n /* (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_3) */\r\n else\r\n {\r\n /* Set the Analog watchdog channel or group of channels. This also */\r\n /* enables the watchdog. */\r\n /* Note: Conditionnal register reset, because several channels can be */\r\n /* set by successive calls of this function. */\r\n if (AnalogWDGConfig->WatchdogMode != ADC_ANALOGWATCHDOG_NONE) \r\n {\r\n /* Set the high and low thresholds */\r\n MODIFY_REG(hadc->Instance->TR3 ,\r\n ADC_TR3_HT3 |\r\n ADC_TR3_LT3 ,\r\n ADC_TRX_HIGHTHRESHOLD(tmpAWDHighThresholdShifted) |\r\n tmpAWDLowThresholdShifted );\r\n \r\n SET_BIT(hadc->Instance->AWD3CR, ADC_CFGR_AWD23CR(AnalogWDGConfig->Channel));\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->TR3, ADC_TR3_HT3 | ADC_TR3_LT3);\r\n CLEAR_BIT(hadc->Instance->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n }\r\n \r\n /* Set temporary variable to flag and IT of AWD2 or AWD3 for further */\r\n /* settings. */\r\n tmpADCFlagAWD2orAWD3 = ADC_FLAG_AWD3;\r\n tmpADCITAWD2orAWD3 = ADC_IT_AWD3;\r\n }\r\n\r\n /* Clear the ADC Analog watchdog flag (in case of left enabled by */\r\n /* previous ADC operations) to be ready to use for HAL_ADC_IRQHandler() */\r\n /* or HAL_ADC_PollForEvent(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, tmpADCFlagAWD2orAWD3);\r\n\r\n /* Configure ADC Analog watchdog interrupt */\r\n if(AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, tmpADCITAWD2orAWD3);\r\n }\r\n else\r\n {\r\n __HAL_ADC_DISABLE_IT(hadc, tmpADCITAWD2orAWD3);\r\n }\r\n }\r\n \r\n }\r\n /* If a conversion is on going on regular or injected groups, no update */\r\n /* could be done on neither of the AWD configuration structure parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Configures the analog watchdog.\r\n * @note Analog watchdog thresholds can be modified while ADC conversion\r\n * is on going.\r\n * In this case, some constraints must be taken into account:\r\n * the programmed threshold values are effective from the next\r\n * ADC EOC (end of unitary conversion).\r\n * Considering that registers write delay may happen due to\r\n * bus activity, this might cause an uncertainty on the\r\n * effective timing of the new programmed threshold values.\r\n * @param hadc ADC handle\r\n * @param AnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef* hadc, ADC_AnalogWDGConfTypeDef* AnalogWDGConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_MODE(AnalogWDGConfig->WatchdogMode));\r\n assert_param(IS_FUNCTIONAL_STATE(AnalogWDGConfig->ITMode));\r\n assert_param(IS_ADC_RANGE(AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(AnalogWDGConfig->LowThreshold));\r\n \r\n if((AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REG) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_INJEC) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) )\r\n {\r\n assert_param(IS_ADC_CHANNEL(AnalogWDGConfig->Channel));\r\n }\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Analog watchdog configuration */\r\n\r\n /* Configure ADC Analog watchdog interrupt */\r\n if(AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n /* Enable the ADC Analog watchdog interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_AWD);\r\n }\r\n else\r\n {\r\n /* Disable the ADC Analog watchdog interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_AWD);\r\n }\r\n \r\n /* Configuration of analog watchdog: */\r\n /* - Set the analog watchdog enable mode: regular and/or injected groups, */\r\n /* one or all channels. */\r\n /* - Set the Analog watchdog channel (is not used if watchdog */\r\n /* mode \"all channels\": ADC_CFGR_AWD1SGL=0U). */\r\n MODIFY_REG(hadc->Instance->CR1 ,\r\n ADC_CR1_AWDSGL |\r\n ADC_CR1_JAWDEN |\r\n ADC_CR1_AWDEN |\r\n ADC_CR1_AWDCH ,\r\n AnalogWDGConfig->WatchdogMode |\r\n AnalogWDGConfig->Channel );\r\n \r\n /* Set the high threshold */\r\n WRITE_REG(hadc->Instance->HTR, AnalogWDGConfig->HighThreshold);\r\n \r\n /* Set the low threshold */\r\n WRITE_REG(hadc->Instance->LTR, AnalogWDGConfig->LowThreshold);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n/**\r\n * @brief Enable ADC multimode and configure multimode parameters\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes multimode parameters, following \r\n * calls to this function can be used to reconfigure some parameters \r\n * of structure \"ADC_MultiModeTypeDef\" on the fly, without reseting \r\n * the ADCs (both ADCs of the common group).\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure \r\n * \"ADC_MultiModeTypeDef\".\r\n * @note To change back configuration from multimode to single mode, ADC must\r\n * be reset (using function HAL_ADC_Init() ).\r\n * @param hadc ADC handle\r\n * @param multimode Structure of ADC multimode configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef* hadc, ADC_MultiModeTypeDef* multimode)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSharingSameCommonRegister;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_MODE(multimode->Mode));\r\n if(multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n assert_param(IS_ADC_DMA_ACCESS_MODE(multimode->DMAAccessMode));\r\n assert_param(IS_ADC_SAMPLING_DELAY(multimode->TwoSamplingDelay));\r\n }\r\n \r\n /* Set handle of the other ADC sharing the same common register */\r\n ADC_COMMON_ADC_OTHER(hadc, &tmphadcSharingSameCommonRegister);\r\n if (tmphadcSharingSameCommonRegister.Instance == NULL)\r\n {\r\n /* Return function status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n \r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Multimode DMA configuration */\r\n /* - Multimode DMA mode */\r\n if ( (ADC_IS_CONVERSION_ONGOING_REGULAR(hadc) == RESET) \r\n && (ADC_IS_CONVERSION_ONGOING_REGULAR(&tmphadcSharingSameCommonRegister) == RESET) )\r\n {\r\n /* Pointer to the common control register to which is belonging hadc */\r\n /* (Depending on STM32F3 product, there may have up to 4 ADC and 2 common */\r\n /* control registers) */\r\n tmpADC_Common = ADC_COMMON_REGISTER(hadc);\r\n \r\n /* If multimode is selected, configure all multimode paramaters. */\r\n /* Otherwise, reset multimode parameters (can be used in case of */\r\n /* transition from multimode to independent mode). */\r\n if(multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n /* Configuration of ADC common group ADC1&ADC2, ADC3&ADC4 if available */\r\n /* (ADC2, ADC3, ADC4 availability depends on STM32 product) */\r\n /* - DMA access mode */\r\n MODIFY_REG(tmpADC_Common->CCR ,\r\n ADC_CCR_MDMA |\r\n ADC_CCR_DMACFG ,\r\n multimode->DMAAccessMode |\r\n ADC_CCR_MULTI_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests) );\r\n \r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Set delay between two sampling phases */\r\n /* Note: Delay range depends on selected resolution: */\r\n /* from 1 to 12 clock cycles for 12 bits */\r\n /* from 1 to 10 clock cycles for 10 bits, */\r\n /* from 1 to 8 clock cycles for 8 bits */\r\n /* from 1 to 6 clock cycles for 6 bits */\r\n /* If a higher delay is selected, it will be clamped to maximum delay */\r\n /* range */\r\n /* Note: If ADC is not in the appropriate state to modify these */\r\n /* parameters, their setting is bypassed without error reporting */\r\n /* (as it can be the expected behaviour in case of intended action */\r\n /* to update parameter above (which fulfills the ADC state */\r\n /* condition: no conversion on going on group regular) */\r\n /* on the fly). */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR ,\r\n ADC_CCR_MULTI |\r\n ADC_CCR_DELAY ,\r\n multimode->Mode |\r\n multimode->TwoSamplingDelay );\r\n }\r\n }\r\n else /* ADC_MODE_INDEPENDENT */\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\r\n \r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n if ((ADC_IS_ENABLE(hadc) == RESET) &&\r\n (ADC_IS_ENABLE(&tmphadcSharingSameCommonRegister) == RESET) )\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MULTI | ADC_CCR_DELAY);\r\n }\r\n }\r\n }\r\n /* If one of the ADC sharing the same common group is enabled, no update */\r\n /* could be done on neither of the multimode structure parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n \r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n \r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n /* Return function status */\r\n return tmp_hal_status;\r\n} \r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F328xx || STM32F334x8 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup ADCEx_Private_Functions ADCEx Private Functions\r\n * @{\r\n */\r\n/**\r\n * @brief DMA transfer complete callback. \r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void ADC_DMAConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef* hadc = ( ADC_HandleTypeDef* )((DMA_HandleTypeDef* )hdma)->Parent;\r\n \r\n /* Update state machine on conversion status if not in error state */\r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA))\r\n {\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n \r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n /* Note: On STM32F3 devices, in case of sequencer enabled */\r\n /* (several ranks selected), end of conversion flag is raised */\r\n /* at the end of the sequence. */\r\n if(ADC_IS_SOFTWARE_START_REGULAR(hadc) && \r\n (hadc->Init.ContinuousConvMode == DISABLE) )\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY); \r\n \r\n if (HAL_IS_BIT_CLR(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n \r\n /* Conversion complete callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Call DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback(hdma);\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback. \r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma) \r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef* hadc = ( ADC_HandleTypeDef* )((DMA_HandleTypeDef* )hdma)->Parent;\r\n \r\n /* Half conversion callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvHalfCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvHalfCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */ \r\n}\r\n\r\n/**\r\n * @brief DMA error callback \r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void ADC_DMAError(DMA_HandleTypeDef *hdma) \r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef* hadc = ( ADC_HandleTypeDef* )((DMA_HandleTypeDef* )hdma)->Parent;\r\n \r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n \r\n /* Set ADC error code to DMA error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\r\n \r\n /* Error callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n/**\r\n * @brief Enable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC must be disabled\r\n * and voltage regulator must be enabled (done into HAL_ADC_Init()).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nstatic HAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef* hadc)\r\n{\r\n uint32_t tickstart = 0U;\r\n \r\n /* ADC enable and wait for ADC ready (in case of ADC is disabled or */\r\n /* enabling phase not yet completed: flag ADC ready not yet set). */\r\n /* Timeout implemented to not be stuck if ADC cannot be enabled (possible */\r\n /* causes: ADC clock not running, ...). */\r\n if (ADC_IS_ENABLE(hadc) == RESET)\r\n {\r\n /* Check if conditions to enable the ADC are fulfilled */\r\n if (ADC_ENABLING_CONDITIONS(hadc) == RESET)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n /* Enable the ADC peripheral */\r\n __HAL_ADC_ENABLE(hadc);\r\n \r\n /* Wait for ADC effectively enabled */\r\n tickstart = HAL_GetTick(); \r\n \r\n while(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n \r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC conversions must be\r\n * stopped.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nstatic HAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef* hadc)\r\n{\r\n uint32_t tickstart = 0U;\r\n \r\n /* Verification if ADC is not already disabled: */\r\n /* Note: forbidden to disable ADC (set bit ADC_CR_ADDIS) if ADC is already */\r\n /* disabled. */\r\n if (ADC_IS_ENABLE(hadc) != RESET )\r\n {\r\n /* Check if conditions to disable the ADC are fulfilled */\r\n if (ADC_DISABLING_CONDITIONS(hadc) != RESET)\r\n {\r\n /* Disable the ADC peripheral */\r\n __HAL_ADC_DISABLE(hadc);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n \r\n /* Wait for ADC effectively disabled */\r\n tickstart = HAL_GetTick();\r\n \r\n while(HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADEN))\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n \r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Stop ADC conversion.\r\n * @param hadc ADC handle\r\n * @param ConversionGroup ADC group regular and/or injected.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_REGULAR_GROUP: ADC regular conversion type.\r\n * @arg ADC_INJECTED_GROUP: ADC injected conversion type.\r\n * @arg ADC_REGULAR_INJECTED_GROUP: ADC regular and injected conversion type.\r\n * @retval HAL status.\r\n */\r\nstatic HAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef* hadc, uint32_t ConversionGroup)\r\n{\r\n uint32_t tmp_ADC_CR_ADSTART_JADSTART = 0U;\r\n uint32_t tickstart = 0U;\r\n uint32_t Conversion_Timeout_CPU_cycles = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CONVERSION_GROUP(ConversionGroup));\r\n \r\n /* Verification if ADC is not already stopped (on regular and injected */\r\n /* groups) to bypass this function if not needed. */\r\n if (ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED(hadc))\r\n {\r\n /* Particular case of continuous auto-injection mode combined with */\r\n /* auto-delay mode. */\r\n /* In auto-injection mode, regular group stop ADC_CR_ADSTP is used (not */\r\n /* injected group stop ADC_CR_JADSTP). */\r\n /* Procedure to be followed: Wait until JEOS=1U, clear JEOS, set ADSTP=1 */\r\n /* (see reference manual). */\r\n if ((HAL_IS_BIT_SET(hadc->Instance->CFGR, ADC_CFGR_JAUTO)) &&\r\n (hadc->Init.ContinuousConvMode==ENABLE) &&\r\n (hadc->Init.LowPowerAutoWait==ENABLE) )\r\n {\r\n /* Use stop of regular group */\r\n ConversionGroup = ADC_REGULAR_GROUP;\r\n \r\n /* Wait until JEOS=1 (maximum Timeout: 4 injected conversions) */\r\n while(__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS) == RESET)\r\n {\r\n if (Conversion_Timeout_CPU_cycles >= (ADC_CONVERSION_TIME_MAX_CPU_CYCLES *4U))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n\r\n /* Clear JEOS */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOS);\r\n }\r\n \r\n /* Stop potential conversion on going on regular group */\r\n if (ConversionGroup != ADC_INJECTED_GROUP)\r\n {\r\n /* Software is allowed to set ADSTP only when ADSTART=1 and ADDIS=0U */\r\n if (HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_ADSTART) && \r\n HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADDIS) )\r\n {\r\n /* Stop conversions on regular group */\r\n hadc->Instance->CR |= ADC_CR_ADSTP;\r\n }\r\n }\r\n\r\n /* Stop potential conversion on going on injected group */\r\n if (ConversionGroup != ADC_REGULAR_GROUP)\r\n {\r\n /* Software is allowed to set JADSTP only when JADSTART=1 and ADDIS=0U */\r\n if (HAL_IS_BIT_SET(hadc->Instance->CR, ADC_CR_JADSTART) && \r\n HAL_IS_BIT_CLR(hadc->Instance->CR, ADC_CR_ADDIS) )\r\n {\r\n /* Stop conversions on injected group */\r\n hadc->Instance->CR |= ADC_CR_JADSTP;\r\n }\r\n }\r\n\r\n /* Selection of start and stop bits in function of regular or injected group */\r\n switch(ConversionGroup)\r\n {\r\n case ADC_REGULAR_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = (ADC_CR_ADSTART | ADC_CR_JADSTART);\r\n break;\r\n case ADC_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_JADSTART;\r\n break;\r\n /* Case ADC_REGULAR_GROUP */\r\n default:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_ADSTART;\r\n break;\r\n }\r\n \r\n /* Wait for conversion effectively stopped */\r\n tickstart = HAL_GetTick();\r\n \r\n while((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n \r\n }\r\n \r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n/**\r\n * @brief Enable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC must be disabled\r\n * and voltage regulator must be enabled (done into HAL_ADC_Init()).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nstatic HAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef* hadc)\r\n{\r\n uint32_t tickstart = 0U;\r\n __IO uint32_t wait_loop_index = 0U;\r\n \r\n /* ADC enable and wait for ADC ready (in case of ADC is disabled or */\r\n /* enabling phase not yet completed: flag ADC ready not yet set). */\r\n /* Timeout implemented to not be stuck if ADC cannot be enabled (possible */\r\n /* causes: ADC clock not running, ...). */\r\n if (ADC_IS_ENABLE(hadc) == RESET)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_ADC_ENABLE(hadc);\r\n \r\n /* Delay for ADC stabilization time */\r\n /* Compute number of CPU cycles to wait for */\r\n wait_loop_index = (ADC_STAB_DELAY_US * (SystemCoreClock / 1000000U));\r\n while(wait_loop_index != 0U)\r\n {\r\n wait_loop_index--;\r\n }\r\n \r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait for ADC effectively enabled */\r\n while(ADC_IS_ENABLE(hadc) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n \r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion and disable the selected ADC\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nstatic HAL_StatusTypeDef ADC_ConversionStop_Disable(ADC_HandleTypeDef* hadc)\r\n{\r\n uint32_t tickstart = 0U;\r\n \r\n /* Verification if ADC is not already disabled: */\r\n if (ADC_IS_ENABLE(hadc) != RESET)\r\n {\r\n /* Disable the ADC peripheral */\r\n __HAL_ADC_DISABLE(hadc);\r\n \r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait for ADC effectively disabled */\r\n while(ADC_IS_ENABLE(hadc) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n \r\n /* Set ADC error code to ADC IP internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n \r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n \r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n#endif /* STM32F373xC || STM32F378xx */ \r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_cortex.c\r\n * @author MCD Application Team\r\n * @brief CORTEX HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the CORTEX:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n * @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n\r\n [..]\r\n *** How to configure Interrupts using CORTEX HAL driver ***\r\n ===========================================================\r\n [..]\r\n This section provides functions allowing to configure the NVIC interrupts (IRQ).\r\n The Cortex-M4 exceptions are managed by CMSIS functions.\r\n\r\n (#) Configure the NVIC Priority Grouping using HAL_NVIC_SetPriorityGrouping() function\r\n\r\n (#) Configure the priority of the selected IRQ Channels using HAL_NVIC_SetPriority()\r\n\r\n (#) Enable the selected IRQ Channels using HAL_NVIC_EnableIRQ()\r\n\r\n\r\n -@- When the NVIC_PRIORITYGROUP_0 is selected, IRQ pre-emption is no more possible.\r\n The pending IRQ priority will be managed only by the sub priority.\r\n\r\n -@- IRQ priority order (sorted by highest to lowest priority):\r\n (+@) Lowest pre-emption priority\r\n (+@) Lowest sub priority\r\n (+@) Lowest hardware priority (IRQ number)\r\n\r\n [..]\r\n *** How to configure Systick using CORTEX HAL driver ***\r\n ========================================================\r\n [..]\r\n Setup SysTick Timer for time base \r\n \r\n (+) The HAL_SYSTICK_Config()function calls the SysTick_Config() function which\r\n is a CMSIS function that:\r\n (++) Configures the SysTick Reload register with value passed as function parameter.\r\n (++) Configures the SysTick IRQ priority to the lowest value (0x0FU).\r\n (++) Resets the SysTick Counter register.\r\n (++) Configures the SysTick Counter clock source to be Core Clock Source (HCLK).\r\n (++) Enables the SysTick Interrupt.\r\n (++) Starts the SysTick Counter.\r\n \r\n (+) You can change the SysTick Clock source to be HCLK_Div8 by calling the macro\r\n __HAL_CORTEX_SYSTICKCLK_CONFIG(SYSTICK_CLKSOURCE_HCLK_DIV8) just after the\r\n HAL_SYSTICK_Config() function call. The __HAL_CORTEX_SYSTICKCLK_CONFIG() macro is defined\r\n inside the stm32f3xx_hal_cortex.h file.\r\n\r\n (+) You can change the SysTick IRQ priority by calling the\r\n HAL_NVIC_SetPriority(SysTick_IRQn,...) function just after the HAL_SYSTICK_Config() function \r\n call. The HAL_NVIC_SetPriority() call the NVIC_SetPriority() function which is a CMSIS function.\r\n\r\n (+) To adjust the SysTick time base, use the following formula:\r\n\r\n Reload Value = SysTick Counter Clock (Hz) x Desired Time base (s)\r\n (++) Reload Value is the parameter to be passed for HAL_SYSTICK_Config() function\r\n (++) Reload Value should not exceed 0xFFFFFF\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/*\r\n Additional Tables: CORTEX_NVIC_Priority_Table\r\n The table below gives the allowed values of the pre-emption priority and subpriority according\r\n to the Priority Grouping configuration performed by HAL_NVIC_SetPriorityGrouping() function\r\n ==========================================================================================================================\r\n NVIC_PriorityGroup | NVIC_IRQChannelPreemptionPriority | NVIC_IRQChannelSubPriority | Description\r\n ==========================================================================================================================\r\n NVIC_PRIORITYGROUP_0 | 0 | 0U-15 | 0 bits for pre-emption priority\r\n | | | 4 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_1 | 0U-1 | 0U-7 | 1 bits for pre-emption priority\r\n | | | 3 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_2 | 0U-3 | 0U-3 | 2 bits for pre-emption priority\r\n | | | 2 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_3 | 0U-7 | 0U-1 | 3 bits for pre-emption priority\r\n | | | 1 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_4 | 0U-15 | 0 | 4 bits for pre-emption priority\r\n | | | 0 bits for subpriority\r\n ==========================================================================================================================\r\n\r\n*/\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX CORTEX\r\n * @brief CORTEX CORTEX HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup CORTEX_Exported_Functions CORTEX Exported Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides the CORTEX HAL driver functions allowing to configure Interrupts\r\n Systick functionalities\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Sets the priority grouping field (pre-emption priority and subpriority)\r\n * using the required unlock sequence.\r\n * @param PriorityGroup The priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bits for pre-emption priority\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bits for pre-emption priority\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority\r\n * 1 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority\r\n * 0 bits for subpriority\r\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\r\n * The pending IRQ priority will be managed only by the subpriority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n\r\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\r\n NVIC_SetPriorityGrouping(PriorityGroup);\r\n}\r\n\r\n/**\r\n * @brief Sets the priority of an interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @param PreemptPriority The pre-emption priority for the IRQn channel.\r\n * This parameter can be a value between 0 and 15 as described in the table CORTEX_NVIC_Priority_Table\r\n * A lower priority value indicates a higher priority\r\n * @param SubPriority the subpriority level for the IRQ channel.\r\n * This parameter can be a value between 0 and 15 as described in the table CORTEX_NVIC_Priority_Table\r\n * A lower priority value indicates a higher priority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t prioritygroup = 0x00U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_NVIC_SUB_PRIORITY(SubPriority));\r\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\r\n \r\n prioritygroup = NVIC_GetPriorityGrouping();\r\n \r\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\r\n}\r\n\r\n/**\r\n * @brief Enables a device specific interrupt in the NVIC interrupt controller.\r\n * @note To configure interrupts priority correctly, the NVIC_PriorityGroupConfig()\r\n * function should be called before.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Enable interrupt */\r\n NVIC_EnableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Disables a device specific interrupt in the NVIC interrupt controller.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Disable interrupt */\r\n NVIC_DisableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Initiates a system reset request to reset the MCU.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SystemReset(void)\r\n{\r\n /* System Reset */\r\n NVIC_SystemReset();\r\n}\r\n\r\n/**\r\n * @brief Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n * Counter is in free running mode to generate periodic interrupts.\r\n * @param TicksNumb Specifies the ticks Number of ticks between two interrupts.\r\n * @retval status: - 0 Function succeeded.\r\n * - 1 Function failed.\r\n */\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\r\n{\r\n return SysTick_Config(TicksNumb);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Cortex control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the CORTEX\r\n (NVIC, SYSTICK, MPU) functionalities.\r\n\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1U)\r\n\t\r\n/**\r\n * @brief Disables the MPU also clears the HFNMIENA bit (ARM recommendation) \r\n * @retval None\r\n */\r\nvoid HAL_MPU_Disable(void)\r\n{\r\n /* Disable fault exceptions */\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n \r\n /* Disable the MPU */\r\n MPU->CTRL = 0U;\r\n}\r\n\r\n/**\r\n * @brief Enables the MPU\r\n * @param MPU_Control Specifies the control mode of the MPU during hard fault, \r\n * NMI, FAULTMASK and privileged access to the default memory \r\n * This parameter can be one of the following values:\r\n * @arg MPU_HFNMI_PRIVDEF_NONE\r\n * @arg MPU_HARDFAULT_NMI\r\n * @arg MPU_PRIVILEGED_DEFAULT\r\n * @arg MPU_HFNMI_PRIVDEF\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n /* Enable the MPU */\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n \r\n /* Enable fault exceptions */\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n}\r\n\t\r\n\t/**\r\n * @brief Initializes and configures the Region and the memory to be protected.\r\n * @param MPU_Init Pointer to a MPU_Region_InitTypeDef structure that contains\r\n * the initialization and configuration information.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_MPU_REGION_NUMBER(MPU_Init->Number));\r\n assert_param(IS_MPU_REGION_ENABLE(MPU_Init->Enable));\r\n\r\n /* Set the Region number */\r\n MPU->RNR = MPU_Init->Number;\r\n\r\n if ((MPU_Init->Enable) != RESET)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_MPU_INSTRUCTION_ACCESS(MPU_Init->DisableExec));\r\n assert_param(IS_MPU_REGION_PERMISSION_ATTRIBUTE(MPU_Init->AccessPermission));\r\n assert_param(IS_MPU_TEX_LEVEL(MPU_Init->TypeExtField));\r\n assert_param(IS_MPU_ACCESS_SHAREABLE(MPU_Init->IsShareable));\r\n assert_param(IS_MPU_ACCESS_CACHEABLE(MPU_Init->IsCacheable));\r\n assert_param(IS_MPU_ACCESS_BUFFERABLE(MPU_Init->IsBufferable));\r\n assert_param(IS_MPU_SUB_REGION_DISABLE(MPU_Init->SubRegionDisable));\r\n assert_param(IS_MPU_REGION_SIZE(MPU_Init->Size));\r\n \r\n MPU->RBAR = MPU_Init->BaseAddress;\r\n MPU->RASR = ((uint32_t)MPU_Init->DisableExec << MPU_RASR_XN_Pos) |\r\n ((uint32_t)MPU_Init->AccessPermission << MPU_RASR_AP_Pos) |\r\n ((uint32_t)MPU_Init->TypeExtField << MPU_RASR_TEX_Pos) |\r\n ((uint32_t)MPU_Init->IsShareable << MPU_RASR_S_Pos) |\r\n ((uint32_t)MPU_Init->IsCacheable << MPU_RASR_C_Pos) |\r\n ((uint32_t)MPU_Init->IsBufferable << MPU_RASR_B_Pos) |\r\n ((uint32_t)MPU_Init->SubRegionDisable << MPU_RASR_SRD_Pos) |\r\n ((uint32_t)MPU_Init->Size << MPU_RASR_SIZE_Pos) |\r\n ((uint32_t)MPU_Init->Enable << MPU_RASR_ENABLE_Pos);\r\n }\r\n else\r\n {\r\n MPU->RBAR = 0x00U;\r\n MPU->RASR = 0x00U;\r\n }\r\n}\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @brief Gets the priority grouping field from the NVIC Interrupt Controller.\r\n * @retval Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field)\r\n */\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void)\r\n{\r\n /* Get the PRIGROUP[10:8] field value */\r\n return NVIC_GetPriorityGrouping();\r\n}\r\n\r\n/**\r\n * @brief Gets the priority of an interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @param PriorityGroup: the priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bits for pre-emption priority\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bits for pre-emption priority\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority\r\n * 1 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority\r\n * 0 bits for subpriority\r\n * @param pPreemptPriority Pointer on the Preemptive priority value (starting from 0).\r\n * @param pSubPriority Pointer on the Subpriority value (starting from 0).\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n /* Get priority for Cortex-M system or device specific interrupts */\r\n NVIC_DecodePriority(NVIC_GetPriority(IRQn), PriorityGroup, pPreemptPriority, pSubPriority);\r\n}\r\n\r\n/**\r\n * @brief Sets Pending bit of an external interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Set interrupt pending */\r\n NVIC_SetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Gets Pending Interrupt (reads the pending register in the NVIC\r\n * and returns the pending bit for the specified interrupt).\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Return 1 if pending else 0U */\r\n return NVIC_GetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Clears the pending bit of an external interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Clear pending interrupt */\r\n NVIC_ClearPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Gets active interrupt ( reads the active register in NVIC and returns the active bit).\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32f3xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n /* Return 1 if active else 0U */\r\n return NVIC_GetActive(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Configures the SysTick clock source.\r\n * @param CLKSource specifies the SysTick clock source.\r\n * This parameter can be one of the following values:\r\n * @arg SYSTICK_CLKSOURCE_HCLK_DIV8: AHB clock divided by 8 selected as SysTick clock source.\r\n * @arg SYSTICK_CLKSOURCE_HCLK: AHB clock selected as SysTick clock source.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSTICK_CLK_SOURCE(CLKSource));\r\n if (CLKSource == SYSTICK_CLKSOURCE_HCLK)\r\n {\r\n SysTick->CTRL |= SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n else\r\n {\r\n SysTick->CTRL &= ~SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles SYSTICK interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_IRQHandler(void)\r\n{\r\n HAL_SYSTICK_Callback();\r\n}\r\n\r\n/**\r\n * @brief SYSTICK callback.\r\n * @retval None\r\n */\r\n__weak void HAL_SYSTICK_Callback(void)\r\n{\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_SYSTICK_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_dma.c\r\n * @author MCD Application Team\r\n * @brief DMA HAL module driver.\r\n * \r\n * This file provides firmware functions to manage the following \r\n * functionalities of the Direct Memory Access (DMA) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral State and errors functions\r\n @verbatim \r\n ============================================================================== \r\n ##### How to use this driver #####\r\n ============================================================================== \r\n [..]\r\n (#) Enable and configure the peripheral to be connected to the DMA Channel\r\n (except for internal SRAM / FLASH memories: no initialization is \r\n necessary). Please refer to Reference manual for connection between peripherals\r\n and DMA requests .\r\n\r\n (#) For a given Channel, program the required configuration through the following parameters: \r\n Transfer Direction, Source and Destination data formats, \r\n Circular or Normal mode, Channel Priority level, Source and Destination Increment mode, \r\n using HAL_DMA_Init() function.\r\n\r\n (#) Use HAL_DMA_GetState() function to return the DMA state and HAL_DMA_GetError() in case of error \r\n detection.\r\n \r\n (#) Use HAL_DMA_Abort() function to abort the current transfer\r\n \r\n -@- In Memory-to-Memory transfer mode, Circular mode is not allowed.\r\n *** Polling mode IO operation ***\r\n ================================= \r\n [..] \r\n (+) Use HAL_DMA_Start() to start DMA transfer after the configuration of Source \r\n address and destination address and the Length of data to be transferred\r\n (+) Use HAL_DMA_PollForTransfer() to poll for the end of current transfer, in this \r\n case a fixed Timeout can be configured by User depending from his application.\r\n\r\n *** Interrupt mode IO operation *** \r\n =================================== \r\n [..]\r\n (+) Configure the DMA interrupt priority using HAL_NVIC_SetPriority()\r\n (+) Enable the DMA IRQ handler using HAL_NVIC_EnableIRQ() \r\n (+) Use HAL_DMA_Start_IT() to start DMA transfer after the configuration of \r\n Source address and destination address and the Length of data to be transferred. \r\n In this case the DMA interrupt is configured \r\n (+) Use HAL_DMA_Channel_IRQHandler() called under DMA_IRQHandler() Interrupt subroutine\r\n (+) At the end of data transfer HAL_DMA_IRQHandler() function is executed and user can \r\n add his own function by customization of function pointer XferCpltCallback and \r\n XferErrorCallback (i.e a member of DMA handle structure). \r\n\r\n *** DMA HAL driver macros list ***\r\n ============================================= \r\n [..]\r\n Below the list of most used macros in DMA HAL driver.\r\n\r\n [..] \r\n (@) You can refer to the DMA HAL driver header file for more useful macros \r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA DMA\r\n * @brief DMA HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup DMA_Private_Functions DMA Private Functions\r\n * @{\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nstatic void DMA_CalcBaseAndBitshift(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Functions DMA Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n =============================================================================== \r\n [..]\r\n This section provides functions allowing to initialize the DMA Channel source\r\n and destination addresses, incrementation and data sizes, transfer direction, \r\n circular/normal mode selection, memory-to-memory mode selection and Channel priority value.\r\n [..]\r\n The HAL_DMA_Init() function follows the DMA configuration procedures as described in\r\n reference manual. \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Initialize the DMA according to the specified\r\n * parameters in the DMA_InitTypeDef and initialize the associated handle.\r\n * @param hdma Pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\r\n{ \r\n uint32_t tmp = 0U;\r\n \r\n /* Check the DMA handle allocation */\r\n if(NULL == hdma)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n assert_param(IS_DMA_DIRECTION(hdma->Init.Direction));\r\n assert_param(IS_DMA_PERIPHERAL_INC_STATE(hdma->Init.PeriphInc));\r\n assert_param(IS_DMA_MEMORY_INC_STATE(hdma->Init.MemInc));\r\n assert_param(IS_DMA_PERIPHERAL_DATA_SIZE(hdma->Init.PeriphDataAlignment));\r\n assert_param(IS_DMA_MEMORY_DATA_SIZE(hdma->Init.MemDataAlignment));\r\n assert_param(IS_DMA_MODE(hdma->Init.Mode));\r\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\r\n \r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n\r\n /* Get the CR register value */\r\n tmp = hdma->Instance->CCR;\r\n \r\n /* Clear PL, MSIZE, PSIZE, MINC, PINC, CIRC, DIR bits */\r\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE | \\\r\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC | \\\r\n DMA_CCR_DIR));\r\n \r\n /* Prepare the DMA Channel configuration */\r\n tmp |= hdma->Init.Direction |\r\n hdma->Init.PeriphInc | hdma->Init.MemInc |\r\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\r\n hdma->Init.Mode | hdma->Init.Priority;\r\n\r\n /* Write to DMA Channel CR register */\r\n hdma->Instance->CCR = tmp; \r\n \r\n /* Initialize DmaBaseAddress and ChannelIndex parameters used \r\n by HAL_DMA_IRQHandler() and HAL_DMA_PollForTransfer() */\r\n DMA_CalcBaseAndBitshift(hdma);\r\n \r\n /* Initialise the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state*/\r\n hdma->State = HAL_DMA_STATE_READY;\r\n \r\n /* Allocate lock resource and initialize it */\r\n hdma->Lock = HAL_UNLOCKED;\r\n \r\n return HAL_OK;\r\n} \r\n \r\n/**\r\n * @brief DeInitialize the DMA peripheral \r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the DMA handle allocation */\r\n if(NULL == hdma)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* Disable the selected DMA Channelx */\r\n hdma->Instance->CCR &= ~DMA_CCR_EN;\r\n\r\n /* Reset DMA Channel control register */\r\n hdma->Instance->CCR = 0U;\r\n\r\n /* Reset DMA Channel Number of Data to Transfer register */\r\n hdma->Instance->CNDTR = 0U;\r\n\r\n /* Reset DMA Channel peripheral address register */\r\n hdma->Instance->CPAR = 0U;\r\n \r\n /* Reset DMA Channel memory address register */\r\n hdma->Instance->CMAR = 0U;\r\n\r\n /* Get DMA Base Address */ \r\n DMA_CalcBaseAndBitshift(hdma);\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\r\n\r\n /* Clean callbacks */\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n\r\n /* Reset the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Reset the DMA state */\r\n hdma->State = HAL_DMA_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group2 Input and Output operation functions \r\n * @brief I/O operation functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IO operation functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to:\r\n (+) Configure the source, destination address and data length and Start DMA transfer\r\n (+) Configure the source, destination address and data length and \r\n Start DMA transfer with interrupt\r\n (+) Abort DMA transfer\r\n (+) Poll for transfer complete\r\n (+) Handle DMA interrupt request \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start the DMA Transfer.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n\tHAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n \r\n if(HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n \t/* Change DMA peripheral state */ \r\n \thdma->State = HAL_DMA_STATE_BUSY;\r\n \t\r\n \thdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n \t\r\n \t/* Disable the peripheral */\r\n \thdma->Instance->CCR &= ~DMA_CCR_EN; \r\n \t\r\n \t/* Configure the source, destination address and the data length */\r\n \tDMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n \t\r\n \t/* Enable the Peripheral */\r\n \thdma->Instance->CCR |= DMA_CCR_EN; \r\n }\r\n else\r\n {\r\n \t/* Process Unlocked */\r\n \t__HAL_UNLOCK(hdma);\r\n \t\r\n \t/* Remain BUSY */\r\n \tstatus = HAL_BUSY;\r\n } \r\n\r\n return status; \r\n} \r\n\r\n/**\r\n * @brief Start the DMA Transfer with interrupt enabled.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n\tHAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n \r\n if(HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n \t/* Change DMA peripheral state */ \r\n \thdma->State = HAL_DMA_STATE_BUSY;\r\n \t\r\n \thdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n \t\r\n \t/* Disable the peripheral */\r\n \thdma->Instance->CCR &= ~DMA_CCR_EN;\r\n \t\r\n \t/* Configure the source, destination address and the data length */ \r\n \tDMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n \t\r\n \t/* Enable the transfer complete, & transfer error interrupts */\r\n \t/* Half transfer interrupt is optional: enable it only if associated callback is available */\r\n if(NULL != hdma->XferHalfCpltCallback )\r\n {\r\n hdma->Instance->CCR |= (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\r\n }\r\n \telse\r\n \t{\r\n \t\thdma->Instance->CCR |= (DMA_IT_TC | DMA_IT_TE);\r\n \t\thdma->Instance->CCR &= ~DMA_IT_HT;\r\n \t}\r\n \t\r\n \t/* Enable the Peripheral */\r\n \thdma->Instance->CCR |= DMA_CCR_EN;\r\n }\r\n else\r\n {\r\n \t/* Process Unlocked */\r\n __HAL_UNLOCK(hdma); \r\n \r\n /* Remain BUSY */\r\n status = HAL_BUSY;\r\n } \r\n \r\n return status; \r\n} \r\n\r\n/**\r\n * @brief Abort the DMA Transfer.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma)\r\n{\r\n if(hdma->State != HAL_DMA_STATE_BUSY)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n \r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n \r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n hdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\r\n \r\n /* Disable the channel */\r\n hdma->Instance->CCR &= ~DMA_CCR_EN;\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\r\n }\r\n /* Change the DMA state*/\r\n hdma->State = HAL_DMA_STATE_READY; \r\n \r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n \r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Abort the DMA Transfer in Interrupt mode.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma)\r\n{ \r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n if(HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n \r\n status = HAL_ERROR;\r\n }\r\n else\r\n { \r\n \r\n /* Disable DMA IT */\r\n hdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\r\n \r\n /* Disable the channel */\r\n hdma->Instance->CCR &= ~DMA_CCR_EN;\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\r\n \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n \r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n \r\n /* Call User Abort callback */ \r\n if(hdma->XferAbortCallback != NULL)\r\n {\r\n hdma->XferAbortCallback(hdma);\r\n } \r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Polling for transfer complete.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CompleteLevel Specifies the DMA level complete. \r\n * @param Timeout Timeout duration.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, uint32_t CompleteLevel, uint32_t Timeout)\r\n{\r\n uint32_t temp;\r\n uint32_t tickstart = 0U;\r\n \r\n if(HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n __HAL_UNLOCK(hdma);\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Polling mode not supported in circular mode */\r\n if (RESET != (hdma->Instance->CCR & DMA_CCR_CIRC))\r\n {\r\n hdma->ErrorCode = HAL_DMA_ERROR_NOT_SUPPORTED;\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Get the level transfer complete flag */\r\n if(HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Transfer Complete flag */\r\n temp = DMA_FLAG_TC1 << hdma->ChannelIndex;\r\n }\r\n else\r\n {\r\n /* Half Transfer Complete flag */\r\n temp = DMA_FLAG_HT1 << hdma->ChannelIndex;\r\n }\r\n\r\n /* Get tick */\r\n tickstart = HAL_GetTick();\r\n\r\n while(RESET == (hdma->DmaBaseAddress->ISR & temp))\r\n {\r\n if(RESET != (hdma->DmaBaseAddress->ISR & (DMA_FLAG_TE1 << hdma->ChannelIndex)))\r\n { \r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\r\n \r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State= HAL_DMA_STATE_READY; \r\n \r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n \r\n return HAL_ERROR; \r\n } \r\n /* Check for the Timeout */\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick() - tickstart) > Timeout))\r\n {\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TIMEOUT;\r\n \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n if(HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_TC1 << hdma->ChannelIndex;\r\n\r\n /* The selected Channelx EN bit is cleared (DMA is disabled and \r\n all transfers are complete) */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n else\r\n { \r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_HT1 << hdma->ChannelIndex;\r\n }\r\n \r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdma); \r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle DMA interrupt request.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @retval None\r\n */\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n\tuint32_t flag_it = hdma->DmaBaseAddress->ISR;\r\n uint32_t source_it = hdma->Instance->CCR;\r\n \r\n /* Half Transfer Complete Interrupt management ******************************/\r\n if ((RESET != (flag_it & (DMA_FLAG_HT1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_HT)))\r\n {\r\n \t/* Disable the half transfer interrupt if the DMA mode is not CIRCULAR */\r\n \tif((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n \t{\r\n \t\t/* Disable the half transfer interrupt */\r\n \t\thdma->Instance->CCR &= ~DMA_IT_HT;\r\n \t}\r\n \t\r\n \t/* Clear the half transfer complete flag */\r\n \thdma->DmaBaseAddress->IFCR = DMA_FLAG_HT1 << hdma->ChannelIndex;\r\n \t\r\n \t/* DMA peripheral state is not updated in Half Transfer */\r\n \t/* State is updated only in Transfer Complete case */\r\n \t\r\n \tif(hdma->XferHalfCpltCallback != NULL)\r\n \t{\r\n \t\t/* Half transfer callback */\r\n \t\thdma->XferHalfCpltCallback(hdma);\r\n \t}\r\n }\r\n \r\n /* Transfer Complete Interrupt management ***********************************/\r\n else if ((RESET != (flag_it & (DMA_FLAG_TC1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_TC)))\r\n {\r\n \tif((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n \t{\r\n \t\t/* Disable the transfer complete & transfer error interrupts */\r\n \t\t/* if the DMA mode is not CIRCULAR */\r\n \t\thdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_TE);\r\n \t\t\r\n \t\t/* Change the DMA state */\r\n \t\thdma->State = HAL_DMA_STATE_READY;\r\n \t}\r\n \t\r\n \t/* Clear the transfer complete flag */\r\n \thdma->DmaBaseAddress->IFCR = DMA_FLAG_TC1 << hdma->ChannelIndex;\r\n \t\r\n \t/* Process Unlocked */\r\n \t__HAL_UNLOCK(hdma);\r\n \t\r\n \tif(hdma->XferCpltCallback != NULL)\r\n \t{\r\n \t\t/* Transfer complete callback */\r\n \t\thdma->XferCpltCallback(hdma);\r\n \t}\r\n }\r\n \r\n /* Transfer Error Interrupt management ***************************************/\r\n else if (( RESET != (flag_it & (DMA_FLAG_TE1 << hdma->ChannelIndex))) && (RESET != (source_it & DMA_IT_TE)))\r\n {\r\n \t/* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Then, disable all DMA interrupts */\r\n hdma->Instance->CCR &= ~(DMA_IT_TC | DMA_IT_HT | DMA_IT_TE);\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = DMA_FLAG_GL1 << hdma->ChannelIndex;\r\n \r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY; \r\n \r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma); \r\n \r\n if(hdma->XferErrorCallback != NULL)\r\n {\r\n \t/* Transfer error callback */\r\n \thdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n} \r\n\r\n/**\r\n * @brief Register callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @param CallbackID User Callback identifer\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @param pCallback pointer to private callback function which has pointer to \r\n * a DMA_HandleTypeDef structure as parameter.\r\n * @retval HAL status\r\n */ \r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)( DMA_HandleTypeDef * _hdma))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n \r\n if(HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = pCallback;\r\n break;\r\n \r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = pCallback;\r\n break; \r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = pCallback;\r\n break; \r\n \r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = pCallback;\r\n break; \r\n \r\n default:\r\n status = HAL_ERROR;\r\n break; \r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n } \r\n \r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief UnRegister callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @param CallbackID User Callback identifer\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @retval HAL status\r\n */ \r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n \r\n if(HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n break;\r\n \r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = NULL;\r\n break; \r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = NULL;\r\n break; \r\n \r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = NULL;\r\n break; \r\n \r\n case HAL_DMA_XFER_ALL_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n break; \r\n \r\n default:\r\n status = HAL_ERROR;\r\n break; \r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n } \r\n \r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group3 Peripheral State functions\r\n * @brief Peripheral State functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### State and Errors functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DMA state\r\n (+) Get error code\r\n\r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Returns the DMA state.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @retval HAL state\r\n */\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma)\r\n{\r\n return hdma->State;\r\n}\r\n\r\n/**\r\n * @brief Return the DMA error code\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval DMA Error Code\r\n */\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma)\r\n{\r\n return hdma->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the DMA Transfer parameters.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel. \r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n\t/* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_FLAG_GL1 << hdma->ChannelIndex);\r\n \r\n /* Configure DMA Channel data length */\r\n hdma->Instance->CNDTR = DataLength;\r\n \r\n /* Peripheral to Memory */\r\n if((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\r\n { \r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CPAR = DstAddress;\r\n \r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CMAR = SrcAddress;\r\n }\r\n /* Memory to Peripheral */\r\n else\r\n {\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CPAR = SrcAddress;\r\n \r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CMAR = DstAddress;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Set the DMA base address and channel index depending on DMA instance\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream. \r\n * @retval None\r\n */\r\nstatic void DMA_CalcBaseAndBitshift(DMA_HandleTypeDef *hdma)\r\n{\r\n#if defined (DMA2)\r\n /* calculation of the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else \r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2U;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n#else\r\n /* calculation of the channel index */\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2U;\r\n hdma->DmaBaseAddress = DMA1;\r\n#endif\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n /**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_exti.c\r\n * @author MCD Application Team\r\n * @brief EXTI HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Extended Interrupts and events controller (EXTI) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### EXTI Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each Exti line can be configured within this driver.\r\n\r\n (+) Exti line can be configured in 3 different modes\r\n (++) Interrupt\r\n (++) Event\r\n (++) Both of them\r\n\r\n (+) Configurable Exti lines can be configured with 3 different triggers\r\n (++) Rising\r\n (++) Falling\r\n (++) Both of them\r\n\r\n (+) When set in interrupt mode, configurable Exti lines have two different\r\n interrupts pending registers which allow to distinguish which transition\r\n occurs:\r\n (++) Rising edge pending interrupt\r\n (++) Falling\r\n\r\n (+) Exti lines 0 to 15 are linked to gpio pin number 0 to 15. Gpio port can\r\n be selected through multiplexer.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n (#) Configure the EXTI line using HAL_EXTI_SetConfigLine().\r\n (++) Choose the interrupt line number by setting \"Line\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) Configure the interrupt and/or event mode using \"Mode\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) For configurable lines, configure rising and/or falling trigger\r\n \"Trigger\" member from EXTI_ConfigTypeDef structure.\r\n (++) For Exti lines linked to gpio, choose gpio port using \"GPIOSel\"\r\n member from GPIO_InitTypeDef structure.\r\n\r\n (#) Get current Exti configuration of a dedicated line using\r\n HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n (++) Provide pointer on EXTI_ConfigTypeDef structure as second parameter.\r\n\r\n (#) Clear Exti configuration of a dedicated line using HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n\r\n (#) Register callback to treat Exti interrupts using HAL_EXTI_RegisterCallback().\r\n (++) Provide exiting handle as first parameter.\r\n (++) Provide which callback will be registered using one value from\r\n EXTI_CallbackIDTypeDef.\r\n (++) Provide callback function pointer.\r\n\r\n (#) Get interrupt pending bit using HAL_EXTI_GetPending().\r\n\r\n (#) Clear interrupt pending bit using HAL_EXTI_GetPending().\r\n\r\n (#) Generate software interrupt using HAL_EXTI_GenerateSWI().\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rule:\r\n * Rule-18.1_b - Medium: Array `EXTICR' 1st subscript interval [0,7] may be out\r\n * of bounds [0,3] in following API :\r\n * HAL_EXTI_SetConfigLine\r\n * HAL_EXTI_GetConfigLine\r\n * HAL_EXTI_ClearConfigLine\r\n */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n#define EXTI_MODE_OFFSET 0x08u /* 0x20: offset between CPU IMR/EMR registers */\r\n#define EXTI_CONFIG_OFFSET 0x08u /* 0x20: offset between CPU Rising/Falling configuration registers */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup EXTI_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group1\r\n * @brief Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on EXTI configuration to be set.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(pExtiConfig->Line));\r\n assert_param(IS_EXTI_MODE(pExtiConfig->Mode));\r\n\r\n /* Assign line number to handle */\r\n hexti->Line = pExtiConfig->Line;\r\n\r\n /* Compute line register offset and line mask */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n maskline = (1uL << linepos);\r\n\r\n /* Configure triggers for configurable lines */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n assert_param(IS_EXTI_TRIGGER(pExtiConfig->Trigger));\r\n\r\n /* Configure rising trigger */\r\n regaddr = (&EXTI->RTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_RISING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store rising trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure falling trigger */\r\n regaddr = (&EXTI->FTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_FALLING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store falling trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure gpio port selection in case of gpio exti line */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PORT(pExtiConfig->GPIOSel));\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n regval |= (pExtiConfig->GPIOSel << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n /* Configure interrupt mode : read current mode */\r\n regaddr = (&EXTI->IMR + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_INTERRUPT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store interrupt mode */\r\n *regaddr = regval;\r\n\r\n /* Configure event mode : read current mode */\r\n regaddr = (&EXTI->EMR + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_EVENT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store event mode */\r\n *regaddr = regval;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Get configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on structure to store Exti configuration.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* Store handle line number to configuration structure */\r\n pExtiConfig->Line = hexti->Line;\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Get core mode : interrupt */\r\n regaddr = (&EXTI->IMR + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_INTERRUPT;\r\n }\r\n else\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_NONE;\r\n }\r\n\r\n /* Get event mode */\r\n regaddr = (&EXTI->EMR + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode |= EXTI_MODE_EVENT;\r\n }\r\n\r\n /* 2] Get trigger for configurable lines : rising */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger = EXTI_TRIGGER_RISING;\r\n }\r\n else\r\n {\r\n pExtiConfig->Trigger = EXTI_TRIGGER_NONE;\r\n }\r\n\r\n /* Get falling configuration */\r\n regaddr = (&EXTI->FTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger |= EXTI_TRIGGER_FALLING;\r\n }\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n pExtiConfig->GPIOSel = ((regval << (SYSCFG_EXTICR1_EXTI1_Pos * (3uL - (linepos & 0x03u)))) >> 24);\r\n }\r\n else\r\n {\r\n pExtiConfig->GPIOSel = 0x00u;\r\n }\r\n }\r\n else\r\n {\r\n /* No Trigger selected */\r\n pExtiConfig->Trigger = EXTI_TRIGGER_NONE;\r\n pExtiConfig->GPIOSel = 0x00u;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Clear whole configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Clear interrupt mode */\r\n regaddr = (&EXTI->IMR + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 2] Clear event mode */\r\n regaddr = (&EXTI->EMR + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 3] Clear triggers in case of configurable lines */\r\n if ((hexti->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n regaddr = (&EXTI->FTSR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((hexti->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Register callback for a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param CallbackID User callback identifier.\r\n * This parameter can be one of @arg @ref EXTI_CallbackIDTypeDef values.\r\n * @param pPendingCbfn function pointer to be stored as callback.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n switch (CallbackID)\r\n {\r\n case HAL_EXTI_COMMON_CB_ID:\r\n hexti->PendingCallback = pPendingCbfn;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Store line number as handle private field.\r\n * @param hexti Exti handle.\r\n * @param ExtiLine Exti line number.\r\n * This parameter can be from 0 to @ref EXTI_LINE_NB.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE(ExtiLine));\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Store line number as handle private field */\r\n hexti->Line = ExtiLine;\r\n\r\n return HAL_OK;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group2\r\n * @brief EXTI IO functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param hexti Exti handle.\r\n * @retval none.\r\n */\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & maskline);\r\n\r\n if (regval != 0x00u)\r\n {\r\n /* Clear pending bit */\r\n EXTI->PR = maskline;\r\n\r\n /* Call callback */\r\n if (hexti->PendingCallback != NULL)\r\n {\r\n hexti->PendingCallback();\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge Specify which pending edge as to be checked.\r\n * This parameter can be one of the following values:\r\n * @arg @ref EXTI_TRIGGER_RISING_FALLING\r\n * This parameter is kept for compatibility with other series.\r\n * @retval 1 if interrupt is pending else 0.\r\n */\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n assert_param(IS_EXTI_PENDING_EDGE(Edge));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n maskline = (1uL << linepos);\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR + (EXTI_CONFIG_OFFSET * offset));\r\n /* return 1 if bit is set else 0 */\r\n regval = ((*regaddr & maskline) >> linepos);\r\n return regval;\r\n}\r\n\r\n/**\r\n * @brief Clear interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge Specify which pending edge as to be clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref EXTI_TRIGGER_RISING_FALLING\r\n * This parameter is kept for compatibility with other series.\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n assert_param(IS_EXTI_PENDING_EDGE(Edge));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* Clear Pending bit */\r\n *regaddr = maskline;\r\n}\r\n\r\n/**\r\n * @brief Generate a software interrupt for a dedicated line.\r\n * @param hexti Exti handle.\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n regaddr = (&EXTI->SWIER + (EXTI_CONFIG_OFFSET * offset));\r\n *regaddr = maskline;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_flash.c\r\n * @author MCD Application Team\r\n * @brief FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following \r\n * functionalities of the internal FLASH memory:\r\n * + Program operations functions\r\n * + Memory Control functions \r\n * + Peripheral State functions\r\n * \r\n @verbatim\r\n ==============================================================================\r\n ##### FLASH peripheral features #####\r\n ==============================================================================\r\n [..] The Flash memory interface manages CPU AHB I-Code and D-Code accesses \r\n to the Flash memory. It implements the erase and program Flash memory operations \r\n and the read and write protection mechanisms.\r\n\r\n [..] The Flash memory interface accelerates code execution with a system of instruction\r\n prefetch. \r\n\r\n [..] The FLASH main features are:\r\n (+) Flash memory read operations\r\n (+) Flash memory program/erase operations\r\n (+) Read / write protections\r\n (+) Prefetch on I-Code\r\n (+) Option Bytes programming\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] \r\n This driver provides functions and macros to configure and program the FLASH \r\n memory of all STM32F3xx devices.\r\n \r\n (#) FLASH Memory I/O Programming functions: this group includes all needed\r\n functions to erase and program the main memory:\r\n (++) Lock and Unlock the FLASH interface\r\n (++) Erase function: Erase page, erase all pages\r\n (++) Program functions: half word, word and doubleword\r\n (#) FLASH Option Bytes Programming functions: this group includes all needed\r\n functions to manage the Option Bytes:\r\n (++) Lock and Unlock the Option Bytes\r\n (++) Set/Reset the write protection\r\n (++) Set the Read protection Level\r\n (++) Program the user Option Bytes\r\n (++) Launch the Option Bytes loader\r\n (++) Erase Option Bytes\r\n (++) Program the data Option Bytes\r\n (++) Get the Write protection.\r\n (++) Get the user option bytes.\r\n \r\n (#) Interrupts and flags management functions : this group \r\n includes all needed functions to:\r\n (++) Handle FLASH interrupts\r\n (++) Wait for last FLASH operation according to its status\r\n (++) Get error flag status\r\n\r\n [..] In addition to these function, this driver includes a set of macros allowing\r\n to handle the following operations:\r\n \r\n (+) Set/Get the latency\r\n (+) Enable/Disable the prefetch buffer\r\n (+) Enable/Disable the half cycle access\r\n (+) Enable/Disable the FLASH interrupts\r\n (+) Monitor the FLASH flags status\r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/** @defgroup FLASH FLASH\r\n * @brief FLASH HAL module driver\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro ---------------------------- ---------------------------------*/\r\n/** @defgroup FLASH_Private_Macros FLASH Private Macros\r\n * @{\r\n */\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Variables FLASH Private Variables\r\n * @{\r\n */\r\n/* Variables used for Erase pages under interruption*/\r\nFLASH_ProcessTypeDef pFlash;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASH_Private_Functions FLASH Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_Program_HalfWord(uint32_t Address, uint16_t Data);\r\nstatic void FLASH_SetErrorCode(void);\r\nextern void FLASH_PageErase(uint32_t PageAddress);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Functions FLASH Exported Functions\r\n * @{\r\n */\r\n \r\n/** @defgroup FLASH_Exported_Functions_Group1 Programming operation functions \r\n * @brief Programming operation functions \r\n *\r\n@verbatim \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Program halfword, word or double word at a specified address\r\n * @note The function HAL_FLASH_Unlock() should be called before to unlock the FLASH interface\r\n * The function HAL_FLASH_Lock() should be called after to lock the FLASH interface\r\n *\r\n * @note If an erase and a program operations are requested simultaneously, \r\n * the erase operation is performed before the program one.\r\n * \r\n * @note FLASH should be previously erased before new programming (only exception to this \r\n * is when 0x0000 is programmed)\r\n *\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program\r\n * @param Address Specifie the address to be programmed.\r\n * @param Data Specifie the data to be programmed\r\n * \r\n * @retval HAL_StatusTypeDef HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n uint8_t index = 0U;\r\n uint8_t nbiterations = 0U;\r\n \r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE);\r\n \r\n if(status == HAL_OK)\r\n {\r\n if(TypeProgram == FLASH_TYPEPROGRAM_HALFWORD)\r\n {\r\n /* Program halfword (16-bit) at a specified address. */\r\n nbiterations = 1U;\r\n }\r\n else if(TypeProgram == FLASH_TYPEPROGRAM_WORD)\r\n {\r\n /* Program word (32-bit = 2*16-bit) at a specified address. */\r\n nbiterations = 2U;\r\n }\r\n else\r\n {\r\n /* Program double word (64-bit = 4*16-bit) at a specified address. */\r\n nbiterations = 4U;\r\n }\r\n\r\n for (index = 0U; index < nbiterations; index++)\r\n {\r\n FLASH_Program_HalfWord((Address + (2U*index)), (uint16_t)(Data >> (16U*index)));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE);\r\n \r\n /* If the program operation is completed, disable the PG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_PG);\r\n /* In case of error, stop programming procedure */\r\n if (status != HAL_OK)\r\n {\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program halfword, word or double word at a specified address with interrupt enabled.\r\n * @note The function HAL_FLASH_Unlock() should be called before to unlock the FLASH interface\r\n * The function HAL_FLASH_Lock() should be called after to lock the FLASH interface\r\n *\r\n * @note If an erase and a program operations are requested simultaneously, \r\n * the erase operation is performed before the program one.\r\n *\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program\r\n * @param Address Specifie the address to be programmed.\r\n * @param Data Specifie the data to be programmed\r\n * \r\n * @retval HAL_StatusTypeDef HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Enable End of FLASH Operation and Error source interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_ERR);\r\n \r\n pFlash.Address = Address;\r\n pFlash.Data = Data;\r\n\r\n if(TypeProgram == FLASH_TYPEPROGRAM_HALFWORD)\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAMHALFWORD;\r\n /* Program halfword (16-bit) at a specified address. */\r\n pFlash.DataRemaining = 1U;\r\n }\r\n else if(TypeProgram == FLASH_TYPEPROGRAM_WORD)\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAMWORD;\r\n /* Program word (32-bit : 2*16-bit) at a specified address. */\r\n pFlash.DataRemaining = 2U;\r\n }\r\n else\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAMDOUBLEWORD;\r\n /* Program double word (64-bit : 4*16-bit) at a specified address. */\r\n pFlash.DataRemaining = 4U;\r\n }\r\n\r\n /* Program halfword (16-bit) at a specified address. */\r\n FLASH_Program_HalfWord(Address, (uint16_t)Data);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief This function handles FLASH interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_FLASH_IRQHandler(void)\r\n{\r\n uint32_t addresstmp = 0U;\r\n \r\n /* Check FLASH operation error flags */\r\n if(__HAL_FLASH_GET_FLAG(FLASH_FLAG_WRPERR) ||__HAL_FLASH_GET_FLAG(FLASH_FLAG_PGERR))\r\n {\r\n /* Return the faulty address */\r\n addresstmp = pFlash.Address;\r\n /* Reset address */\r\n pFlash.Address = 0xFFFFFFFFU;\r\n \r\n /* Save the Error code */\r\n FLASH_SetErrorCode();\r\n \r\n /* FLASH error interrupt user callback */\r\n HAL_FLASH_OperationErrorCallback(addresstmp);\r\n\r\n /* Stop the procedure ongoing */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if(__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n \r\n /* Process can continue only if no error detected */\r\n if(pFlash.ProcedureOnGoing != FLASH_PROC_NONE)\r\n {\r\n if(pFlash.ProcedureOnGoing == FLASH_PROC_PAGEERASE)\r\n {\r\n /* Nb of pages to erased can be decreased */\r\n pFlash.DataRemaining--;\r\n\r\n /* Check if there are still pages to erase */\r\n if(pFlash.DataRemaining != 0U)\r\n {\r\n addresstmp = pFlash.Address;\r\n /*Indicate user which sector has been erased */\r\n HAL_FLASH_EndOfOperationCallback(addresstmp);\r\n\r\n /*Increment sector number*/\r\n addresstmp = pFlash.Address + FLASH_PAGE_SIZE;\r\n pFlash.Address = addresstmp;\r\n\r\n /* If the erase operation is completed, disable the PER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_PER);\r\n\r\n FLASH_PageErase(addresstmp);\r\n }\r\n else\r\n {\r\n /* No more pages to Erase, user callback can be called. */\r\n /* Reset Sector and stop Erase pages procedure */\r\n pFlash.Address = addresstmp = 0xFFFFFFFFU;\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(addresstmp);\r\n }\r\n }\r\n else if(pFlash.ProcedureOnGoing == FLASH_PROC_MASSERASE)\r\n {\r\n /* Operation is completed, disable the MER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_MER);\r\n\r\n /* MassErase ended. Return the selected bank */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(0U);\r\n\r\n /* Stop Mass Erase procedure*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n else\r\n {\r\n /* Nb of 16-bit data to program can be decreased */\r\n pFlash.DataRemaining--;\r\n \r\n /* Check if there are still 16-bit data to program */\r\n if(pFlash.DataRemaining != 0U)\r\n {\r\n /* Increment address to 16-bit */\r\n pFlash.Address += 2U;\r\n addresstmp = pFlash.Address;\r\n \r\n /* Shift to have next 16-bit data */\r\n pFlash.Data = (pFlash.Data >> 16U);\r\n \r\n /* Operation is completed, disable the PG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_PG);\r\n\r\n /*Program halfword (16-bit) at a specified address.*/\r\n FLASH_Program_HalfWord(addresstmp, (uint16_t)pFlash.Data);\r\n }\r\n else\r\n {\r\n /* Program ended. Return the selected address */\r\n /* FLASH EOP interrupt user callback */\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PROGRAMHALFWORD)\r\n {\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address);\r\n }\r\n else if (pFlash.ProcedureOnGoing == FLASH_PROC_PROGRAMWORD)\r\n {\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address - 2U);\r\n }\r\n else \r\n {\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address - 6U);\r\n }\r\n \r\n /* Reset Address and stop Program procedure */\r\n pFlash.Address = 0xFFFFFFFFU;\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n }\r\n }\r\n }\r\n \r\n\r\n if(pFlash.ProcedureOnGoing == FLASH_PROC_NONE)\r\n {\r\n /* Operation is completed, disable the PG, PER and MER Bits */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PG | FLASH_CR_PER | FLASH_CR_MER));\r\n\r\n /* Disable End of FLASH Operation and Error source interrupts */\r\n __HAL_FLASH_DISABLE_IT(FLASH_IT_EOP | FLASH_IT_ERR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n}\r\n\r\n/**\r\n * @brief FLASH end of operation interrupt callback\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure\r\n * - Mass Erase: No return value expected\r\n * - Pages Erase: Address of the page which has been erased \r\n * (if 0xFFFFFFFF, it means that all the selected pages have been erased)\r\n * - Program: Address which was selected for data program\r\n * @retval none\r\n */\r\n__weak void HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_FLASH_EndOfOperationCallback could be implemented in the user file\r\n */ \r\n}\r\n\r\n/**\r\n * @brief FLASH operation error interrupt callback\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure\r\n * - Mass Erase: No return value expected\r\n * - Pages Erase: Address of the page which returned an error\r\n * - Program: Address which was selected for data program\r\n * @retval none\r\n */\r\n__weak void HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_FLASH_OperationErrorCallback could be implemented in the user file\r\n */ \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group2 Peripheral Control functions \r\n * @brief management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to control the FLASH \r\n memory operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlock the FLASH control register access\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if(READ_BIT(FLASH->CR, FLASH_CR_LOCK) != RESET)\r\n {\r\n /* Authorize the FLASH Registers access */\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY1);\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY2);\r\n\r\n /* Verify Flash is unlocked */\r\n if(READ_BIT(FLASH->CR, FLASH_CR_LOCK) != RESET)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Locks the FLASH control register access\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void)\r\n{\r\n /* Set the LOCK Bit to lock the FLASH Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_LOCK);\r\n \r\n return HAL_OK; \r\n}\r\n\r\n/**\r\n * @brief Unlock the FLASH Option Control Registers access.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void)\r\n{\r\n if (HAL_IS_BIT_CLR(FLASH->CR, FLASH_CR_OPTWRE))\r\n {\r\n /* Authorizes the Option Byte register programming */\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY1);\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY2);\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n } \r\n \r\n return HAL_OK; \r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH Option Control Registers access.\r\n * @retval HAL Status \r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void)\r\n{\r\n /* Clear the OPTWRE Bit to lock the FLASH Option Byte Registers access */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTWRE);\r\n \r\n return HAL_OK; \r\n}\r\n \r\n/**\r\n * @brief Launch the option byte loading.\r\n * @note This function will reset automatically the MCU.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void)\r\n{\r\n /* Set the OBL_Launch bit to launch the option byte loading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n \r\n /* Wait for last operation to be completed */\r\n return(FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE));\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FLASH_Exported_Functions_Group3 Peripheral errors functions \r\n * @brief Peripheral errors functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral Errors functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection permit to get in run-time errors of the FLASH peripheral.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the specific FLASH error flag.\r\n * @retval FLASH_ErrorCode The returned value can be:\r\n * @ref FLASH_Error_Codes\r\n */\r\nuint32_t HAL_FLASH_GetError(void)\r\n{\r\n return pFlash.ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Program a half-word (16-bit) at a specified address.\r\n * @param Address specify the address to be programmed.\r\n * @param Data specify the data to be programmed.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_HalfWord(uint32_t Address, uint16_t Data)\r\n{\r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n \r\n /* Proceed to program the new data */\r\n SET_BIT(FLASH->CR, FLASH_CR_PG);\r\n\r\n /* Write data in the address */\r\n *(__IO uint16_t*)Address = Data;\r\n}\r\n\r\n/**\r\n * @brief Wait for a FLASH operation to complete.\r\n * @param Timeout maximum flash operation timeout\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout)\r\n{\r\n /* Wait for the FLASH operation to complete by polling on BUSY flag to be reset.\r\n Even if the FLASH operation fails, the BUSY flag will be reset and an error\r\n flag will be set */\r\n \r\n uint32_t tickstart = HAL_GetTick();\r\n \r\n while(__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY)) \r\n { \r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if((Timeout == 0U) || ((HAL_GetTick()-tickstart) > Timeout))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n \r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n }\r\n \r\n if(__HAL_FLASH_GET_FLAG(FLASH_FLAG_WRPERR) || \r\n __HAL_FLASH_GET_FLAG(FLASH_FLAG_PGERR))\r\n {\r\n /*Save the error code*/\r\n FLASH_SetErrorCode();\r\n return HAL_ERROR;\r\n }\r\n\r\n /* There is no error flag set */\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Set the specific FLASH error flag.\r\n * @retval None\r\n */\r\nstatic void FLASH_SetErrorCode(void)\r\n{\r\n uint32_t flags = 0U;\r\n \r\n if(__HAL_FLASH_GET_FLAG(FLASH_FLAG_WRPERR))\r\n {\r\n pFlash.ErrorCode |= HAL_FLASH_ERROR_WRP;\r\n flags |= FLASH_FLAG_WRPERR;\r\n }\r\n if(__HAL_FLASH_GET_FLAG(FLASH_FLAG_PGERR))\r\n {\r\n pFlash.ErrorCode |= HAL_FLASH_ERROR_PROG;\r\n flags |= FLASH_FLAG_PGERR;\r\n }\r\n /* Clear FLASH error pending bits */\r\n __HAL_FLASH_CLEAR_FLAG(flags);\r\n} \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_flash_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended FLASH HAL module driver.\r\n * \r\n * This file provides firmware functions to manage the following \r\n * functionalities of the FLASH peripheral:\r\n * + Extended Initialization/de-initialization functions\r\n * + Extended I/O operation functions\r\n * + Extended Peripheral Control functions \r\n * \r\n @verbatim\r\n ==============================================================================\r\n ##### Flash peripheral extended features #####\r\n ==============================================================================\r\n \r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure and program the FLASH memory \r\n of all STM32F3xxx devices. It includes\r\n \r\n (++) Set/Reset the write protection\r\n (++) Program the user Option Bytes\r\n (++) Get the Read protection Level\r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n/** @addtogroup FLASH_Private_Variables\r\n * @{\r\n */\r\n/* Variables used for Erase pages under interruption*/\r\nextern FLASH_ProcessTypeDef pFlash;\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FLASHEx FLASHEx\r\n * @brief FLASH HAL Extension module driver\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Constants FLASHEx Private Constants\r\n * @{\r\n */\r\n#define FLASH_POSITION_IWDGSW_BIT (uint32_t)POSITION_VAL(FLASH_OBR_IWDG_SW)\r\n#define FLASH_POSITION_OB_USERDATA0_BIT (uint32_t)POSITION_VAL(FLASH_OBR_DATA0)\r\n#define FLASH_POSITION_OB_USERDATA1_BIT (uint32_t)POSITION_VAL(FLASH_OBR_DATA1)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Macros FLASHEx Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Functions FLASHEx Private Functions\r\n * @{\r\n */\r\n/* Erase operations */\r\nstatic void FLASH_MassErase(void);\r\nvoid FLASH_PageErase(uint32_t PageAddress);\r\n\r\n/* Option bytes control */\r\nstatic HAL_StatusTypeDef FLASH_OB_EnableWRP(uint32_t WriteProtectPage);\r\nstatic HAL_StatusTypeDef FLASH_OB_DisableWRP(uint32_t WriteProtectPage);\r\nstatic HAL_StatusTypeDef FLASH_OB_RDP_LevelConfig(uint8_t ReadProtectLevel);\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint8_t UserConfig);\r\nstatic HAL_StatusTypeDef FLASH_OB_ProgramData(uint32_t Address, uint8_t Data);\r\nstatic uint32_t FLASH_OB_GetWRP(void);\r\nstatic uint32_t FLASH_OB_GetRDP(void);\r\nstatic uint8_t FLASH_OB_GetUser(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Exported_Functions FLASHEx Exported Functions\r\n * @{\r\n */\r\n \r\n/** @defgroup FLASHEx_Exported_Functions_Group1 FLASHEx Memory Erasing functions\r\n * @brief FLASH Memory Erasing functions\r\n *\r\n@verbatim \r\n ==============================================================================\r\n ##### FLASH Erasing Programming functions ##### \r\n ==============================================================================\r\n\r\n [..] The FLASH Memory Erasing functions, includes the following functions:\r\n (+) @ref HAL_FLASHEx_Erase: return only when erase has been done\r\n (+) @ref HAL_FLASHEx_Erase_IT: end of erase is done when @ref HAL_FLASH_EndOfOperationCallback \r\n is called with parameter 0xFFFFFFFF\r\n\r\n [..] Any operation of erase should follow these steps:\r\n (#) Call the @ref HAL_FLASH_Unlock() function to enable the flash control register and \r\n program memory access.\r\n (#) Call the desired function to erase page.\r\n (#) Call the @ref HAL_FLASH_Lock() to disable the flash program memory access \r\n (recommended to protect the FLASH memory against possible unwanted operation).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages\r\n * @note To correctly run this function, the @ref HAL_FLASH_Unlock() function\r\n * must be called before.\r\n * Call the @ref HAL_FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation)\r\n * @param[in] pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n *\r\n * @param[out] PageError pointer to variable that\r\n * contains the configuration information on faulty page in case of error\r\n * (0xFFFFFFFF means that all the pages have been correctly erased)\r\n *\r\n * @retval HAL_StatusTypeDef HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n uint32_t address = 0U;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass Erase requested for Bank1 */\r\n /* Wait for last operation to be completed */\r\n if (FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE) == HAL_OK)\r\n {\r\n /*Mass erase to be done*/\r\n FLASH_MassErase();\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n /* If the erase operation is completed, disable the MER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_MER);\r\n }\r\n }\r\n else\r\n {\r\n /* Page Erase is requested */\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(pEraseInit->PageAddress));\r\n assert_param(IS_FLASH_NB_PAGES(pEraseInit->PageAddress, pEraseInit->NbPages));\r\n \r\n /* Page Erase requested on address located on bank1 */\r\n /* Wait for last operation to be completed */\r\n if (FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE) == HAL_OK)\r\n {\r\n /*Initialization of PageError variable*/\r\n *PageError = 0xFFFFFFFFU;\r\n \r\n /* Erase page by page to be done*/\r\n for(address = pEraseInit->PageAddress;\r\n address < ((pEraseInit->NbPages * FLASH_PAGE_SIZE) + pEraseInit->PageAddress);\r\n address += FLASH_PAGE_SIZE)\r\n {\r\n FLASH_PageErase(address);\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n /* If the erase operation is completed, disable the PER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_PER);\r\n \r\n if (status != HAL_OK)\r\n {\r\n /* In case of error, stop erase procedure and return the faulty address */\r\n *PageError = address;\r\n break;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages with interrupt enabled\r\n * @note To correctly run this function, the @ref HAL_FLASH_Unlock() function\r\n * must be called before.\r\n * Call the @ref HAL_FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation)\r\n * @param pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n *\r\n * @retval HAL_StatusTypeDef HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* If procedure already ongoing, reject the next one */\r\n if (pFlash.ProcedureOnGoing != FLASH_PROC_NONE)\r\n {\r\n return HAL_ERROR;\r\n }\r\n \r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n /* Enable End of FLASH Operation and Error source interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_ERR);\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /*Mass erase to be done*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_MASSERASE;\r\n FLASH_MassErase();\r\n }\r\n else\r\n {\r\n /* Erase by page to be done*/\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(pEraseInit->PageAddress));\r\n assert_param(IS_FLASH_NB_PAGES(pEraseInit->PageAddress, pEraseInit->NbPages));\r\n\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PAGEERASE;\r\n pFlash.DataRemaining = pEraseInit->NbPages;\r\n pFlash.Address = pEraseInit->PageAddress;\r\n\r\n /*Erase 1st page and wait for IT*/\r\n FLASH_PageErase(pEraseInit->PageAddress);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASHEx_Exported_Functions_Group2 Option Bytes Programming functions\r\n * @brief Option Bytes Programming functions\r\n *\r\n@verbatim \r\n ==============================================================================\r\n ##### Option Bytes Programming functions ##### \r\n ============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to control the FLASH \r\n option bytes operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Erases the FLASH option bytes.\r\n * @note This functions erases all option bytes except the Read protection (RDP).\r\n * The function @ref HAL_FLASH_Unlock() should be called before to unlock the FLASH interface\r\n * The function @ref HAL_FLASH_OB_Unlock() should be called before to unlock the options bytes\r\n * The function @ref HAL_FLASH_OB_Launch() should be called after to force the reload of the options bytes\r\n * (system reset will occur)\r\n * @retval HAL status\r\n */\r\n\r\nHAL_StatusTypeDef HAL_FLASHEx_OBErase(void)\r\n{\r\n uint8_t rdptmp = OB_RDP_LEVEL_0;\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Get the actual read protection Option Byte value */\r\n rdptmp = FLASH_OB_GetRDP();\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if(status == HAL_OK)\r\n {\r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* If the previous operation is completed, proceed to erase the option bytes */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the erase operation is completed, disable the OPTER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTER);\r\n\r\n if(status == HAL_OK)\r\n {\r\n /* Restore the last read protection Option Byte value */\r\n status = FLASH_OB_RDP_LevelConfig(rdptmp);\r\n }\r\n }\r\n\r\n /* Return the erase status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program option bytes\r\n * @note The function @ref HAL_FLASH_Unlock() should be called before to unlock the FLASH interface\r\n * The function @ref HAL_FLASH_OB_Unlock() should be called before to unlock the options bytes\r\n * The function @ref HAL_FLASH_OB_Launch() should be called after to force the reload of the options bytes\r\n * (system reset will occur)\r\n *\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that\r\n * contains the configuration information for the programming.\r\n *\r\n * @retval HAL_StatusTypeDef HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPTIONBYTE(pOBInit->OptionType));\r\n\r\n /* Write protection configuration */\r\n if((pOBInit->OptionType & OPTIONBYTE_WRP) == OPTIONBYTE_WRP)\r\n {\r\n assert_param(IS_WRPSTATE(pOBInit->WRPState));\r\n if (pOBInit->WRPState == OB_WRPSTATE_ENABLE)\r\n {\r\n /* Enable of Write protection on the selected page */\r\n status = FLASH_OB_EnableWRP(pOBInit->WRPPage);\r\n }\r\n else\r\n {\r\n /* Disable of Write protection on the selected page */\r\n status = FLASH_OB_DisableWRP(pOBInit->WRPPage);\r\n }\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n return status;\r\n }\r\n }\r\n\r\n /* Read protection configuration */\r\n if((pOBInit->OptionType & OPTIONBYTE_RDP) == OPTIONBYTE_RDP)\r\n {\r\n status = FLASH_OB_RDP_LevelConfig(pOBInit->RDPLevel);\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n return status;\r\n }\r\n }\r\n\r\n /* USER configuration */\r\n if((pOBInit->OptionType & OPTIONBYTE_USER) == OPTIONBYTE_USER)\r\n {\r\n status = FLASH_OB_UserConfig(pOBInit->USERConfig);\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n return status;\r\n }\r\n }\r\n\r\n /* DATA configuration*/\r\n if((pOBInit->OptionType & OPTIONBYTE_DATA) == OPTIONBYTE_DATA)\r\n {\r\n status = FLASH_OB_ProgramData(pOBInit->DATAAddress, pOBInit->DATAData);\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n return status;\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the Option byte configuration\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that\r\n * contains the configuration information for the programming.\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n pOBInit->OptionType = OPTIONBYTE_WRP | OPTIONBYTE_RDP | OPTIONBYTE_USER;\r\n\r\n /*Get WRP*/\r\n pOBInit->WRPPage = FLASH_OB_GetWRP();\r\n\r\n /*Get RDP Level*/\r\n pOBInit->RDPLevel = FLASH_OB_GetRDP();\r\n\r\n /*Get USER*/\r\n pOBInit->USERConfig = FLASH_OB_GetUser();\r\n}\r\n\r\n/**\r\n * @brief Get the Option byte user data\r\n * @param DATAAdress Address of the option byte DATA\r\n * This parameter can be one of the following values:\r\n * @arg @ref OB_DATA_ADDRESS_DATA0\r\n * @arg @ref OB_DATA_ADDRESS_DATA1\r\n * @retval Value programmed in USER data\r\n */\r\nuint32_t HAL_FLASHEx_OBGetUserData(uint32_t DATAAdress)\r\n{\r\n uint32_t value = 0U;\r\n \r\n if (DATAAdress == OB_DATA_ADDRESS_DATA0)\r\n {\r\n /* Get value programmed in OB USER Data0 */\r\n value = READ_BIT(FLASH->OBR, FLASH_OBR_DATA0) >> FLASH_POSITION_OB_USERDATA0_BIT;\r\n }\r\n else\r\n {\r\n /* Get value programmed in OB USER Data1 */\r\n value = READ_BIT(FLASH->OBR, FLASH_OBR_DATA1) >> FLASH_POSITION_OB_USERDATA1_BIT;\r\n }\r\n \r\n return value;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Full erase of FLASH memory Bank \r\n *\r\n * @retval None\r\n */\r\nstatic void FLASH_MassErase(void)\r\n{\r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Only bank1 will be erased*/\r\n SET_BIT(FLASH->CR, FLASH_CR_MER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Enable the write protection of the desired pages\r\n * @note An option byte erase is done automatically in this function. \r\n * @note When the memory read protection level is selected (RDP level = 1), \r\n * it is not possible to program or erase the flash page i if\r\n * debug features are connected or boot code is executed in RAM, even if nWRPi = 1 \r\n * \r\n * @param WriteProtectPage specifies the page(s) to be write protected.\r\n * The value of this parameter depend on device used within the same series \r\n * @retval HAL status \r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_EnableWRP(uint32_t WriteProtectPage)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint16_t WRP0_Data = 0xFFFFU;\r\n#if defined(OB_WRP1_WRP1)\r\n uint16_t WRP1_Data = 0xFFFFU;\r\n#endif /* OB_WRP1_WRP1 */\r\n#if defined(OB_WRP2_WRP2)\r\n uint16_t WRP2_Data = 0xFFFFU;\r\n#endif /* OB_WRP2_WRP2 */\r\n#if defined(OB_WRP3_WRP3)\r\n uint16_t WRP3_Data = 0xFFFFU;\r\n#endif /* OB_WRP3_WRP3 */\r\n \r\n /* Check the parameters */\r\n assert_param(IS_OB_WRP(WriteProtectPage));\r\n \r\n /* Get current write protected pages and the new pages to be protected ******/\r\n WriteProtectPage = (uint32_t)(~((~FLASH_OB_GetWRP()) | WriteProtectPage));\r\n \r\n#if defined(OB_WRP_PAGES0TO15MASK)\r\n WRP0_Data = (uint16_t)(WriteProtectPage & OB_WRP_PAGES0TO15MASK);\r\n#endif /* OB_WRP_PAGES0TO31MASK */\r\n \r\n#if defined(OB_WRP_PAGES16TO31MASK)\r\n WRP1_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES16TO31MASK) >> 8U);\r\n#endif /* OB_WRP_PAGES32TO63MASK */\r\n \r\n#if defined(OB_WRP_PAGES32TO47MASK)\r\n WRP2_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES32TO47MASK) >> 16U);\r\n#endif /* OB_WRP_PAGES32TO47MASK */\r\n\r\n#if defined(OB_WRP_PAGES48TO127MASK)\r\n WRP3_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES48TO127MASK) >> 24U); \r\n#elif defined(OB_WRP_PAGES48TO255MASK)\r\n WRP3_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES48TO255MASK) >> 24U); \r\n#endif /* OB_WRP_PAGES48TO63MASK */\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if(status == HAL_OK)\r\n { \r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* To be able to write again option byte, need to perform a option byte erase */\r\n status = HAL_FLASHEx_OBErase();\r\n if (status == HAL_OK) \r\n {\r\n /* Enable write protection */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n\r\n#if defined(OB_WRP0_WRP0)\r\n if(WRP0_Data != 0xFFU)\r\n {\r\n OB->WRP0 &= WRP0_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP0_WRP0 */\r\n\r\n#if defined(OB_WRP1_WRP1)\r\n if((status == HAL_OK) && (WRP1_Data != 0xFFU))\r\n {\r\n OB->WRP1 &= WRP1_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP1_WRP1 */\r\n\r\n#if defined(OB_WRP2_WRP2)\r\n if((status == HAL_OK) && (WRP2_Data != 0xFFU))\r\n {\r\n OB->WRP2 &= WRP2_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP2_WRP2 */\r\n\r\n#if defined(OB_WRP3_WRP3)\r\n if((status == HAL_OK) && (WRP3_Data != 0xFFU))\r\n {\r\n OB->WRP3 &= WRP3_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP3_WRP3 */\r\n\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n }\r\n }\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disable the write protection of the desired pages\r\n * @note An option byte erase is done automatically in this function. \r\n * @note When the memory read protection level is selected (RDP level = 1), \r\n * it is not possible to program or erase the flash page i if \r\n * debug features are connected or boot code is executed in RAM, even if nWRPi = 1 \r\n * \r\n * @param WriteProtectPage specifies the page(s) to be write unprotected.\r\n * The value of this parameter depend on device used within the same series \r\n * @retval HAL status \r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_DisableWRP(uint32_t WriteProtectPage)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint16_t WRP0_Data = 0xFFFFU;\r\n#if defined(OB_WRP1_WRP1)\r\n uint16_t WRP1_Data = 0xFFFFU;\r\n#endif /* OB_WRP1_WRP1 */\r\n#if defined(OB_WRP2_WRP2)\r\n uint16_t WRP2_Data = 0xFFFFU;\r\n#endif /* OB_WRP2_WRP2 */\r\n#if defined(OB_WRP3_WRP3)\r\n uint16_t WRP3_Data = 0xFFFFU;\r\n#endif /* OB_WRP3_WRP3 */\r\n \r\n /* Check the parameters */\r\n assert_param(IS_OB_WRP(WriteProtectPage));\r\n\r\n /* Get current write protected pages and the new pages to be unprotected ******/\r\n WriteProtectPage = (FLASH_OB_GetWRP() | WriteProtectPage);\r\n\r\n#if defined(OB_WRP_PAGES0TO15MASK)\r\n WRP0_Data = (uint16_t)(WriteProtectPage & OB_WRP_PAGES0TO15MASK);\r\n#endif /* OB_WRP_PAGES0TO31MASK */\r\n \r\n#if defined(OB_WRP_PAGES16TO31MASK)\r\n WRP1_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES16TO31MASK) >> 8U);\r\n#endif /* OB_WRP_PAGES32TO63MASK */\r\n \r\n#if defined(OB_WRP_PAGES32TO47MASK)\r\n WRP2_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES32TO47MASK) >> 16U);\r\n#endif /* OB_WRP_PAGES32TO47MASK */\r\n\r\n#if defined(OB_WRP_PAGES48TO127MASK)\r\n WRP3_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES48TO127MASK) >> 24U); \r\n#elif defined(OB_WRP_PAGES48TO255MASK)\r\n WRP3_Data = (uint16_t)((WriteProtectPage & OB_WRP_PAGES48TO255MASK) >> 24U); \r\n#endif /* OB_WRP_PAGES48TO63MASK */\r\n\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if(status == HAL_OK)\r\n { \r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* To be able to write again option byte, need to perform a option byte erase */\r\n status = HAL_FLASHEx_OBErase();\r\n if (status == HAL_OK) \r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n\r\n#if defined(OB_WRP0_WRP0)\r\n if(WRP0_Data != 0xFFU)\r\n {\r\n OB->WRP0 |= WRP0_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP0_WRP0 */\r\n\r\n#if defined(OB_WRP1_WRP1)\r\n if((status == HAL_OK) && (WRP1_Data != 0xFFU))\r\n {\r\n OB->WRP1 |= WRP1_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP1_WRP1 */\r\n\r\n#if defined(OB_WRP2_WRP2)\r\n if((status == HAL_OK) && (WRP2_Data != 0xFFU))\r\n {\r\n OB->WRP2 |= WRP2_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP2_WRP2 */\r\n\r\n#if defined(OB_WRP3_WRP3)\r\n if((status == HAL_OK) && (WRP3_Data != 0xFFU))\r\n {\r\n OB->WRP3 |= WRP3_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n#endif /* OB_WRP3_WRP3 */\r\n\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n }\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the read protection level.\r\n * @param ReadProtectLevel specifies the read protection level.\r\n * This parameter can be one of the following values:\r\n * @arg @ref OB_RDP_LEVEL_0 No protection\r\n * @arg @ref OB_RDP_LEVEL_1 Read protection of the memory\r\n * @arg @ref OB_RDP_LEVEL_2 Full chip protection\r\n * @note Warning: When enabling OB_RDP level 2 it's no more possible to go back to level 1 or 0\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_RDP_LevelConfig(uint8_t ReadProtectLevel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_OB_RDP_LEVEL(ReadProtectLevel));\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n if(status == HAL_OK)\r\n { \r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n \r\n /* If the previous operation is completed, proceed to erase the option bytes */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the erase operation is completed, disable the OPTER Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTER);\r\n\r\n if(status == HAL_OK)\r\n {\r\n /* Enable the Option Bytes Programming operation */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n \r\n WRITE_REG(OB->RDP, ReadProtectLevel);\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE); \r\n \r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n }\r\n }\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program the FLASH User Option Byte. \r\n * @note Programming of the OB should be performed only after an erase (otherwise PGERR occurs)\r\n * @param UserConfig The FLASH User Option Bytes values: IWDG_SW(Bit0), RST_STOP(Bit1), RST_STDBY(Bit2), nBOOT1(Bit4),\r\n * VDDA_Analog_Monitoring(Bit5) and SRAM_Parity_Enable(Bit6). \r\n * And SDADC12_VDD_MONITOR(Bit7) for STM32F373 or STM32F378 . \r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint8_t UserConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_IWDG_SOURCE((UserConfig&OB_IWDG_SW)));\r\n assert_param(IS_OB_STOP_SOURCE((UserConfig&OB_STOP_NO_RST)));\r\n assert_param(IS_OB_STDBY_SOURCE((UserConfig&OB_STDBY_NO_RST)));\r\n assert_param(IS_OB_BOOT1((UserConfig&OB_BOOT1_SET)));\r\n assert_param(IS_OB_VDDA_ANALOG((UserConfig&OB_VDDA_ANALOG_ON)));\r\n assert_param(IS_OB_SRAM_PARITY((UserConfig&OB_SRAM_PARITY_RESET)));\r\n#if defined(FLASH_OBR_SDADC12_VDD_MONITOR)\r\n assert_param(IS_OB_SDACD_VDD_MONITOR((UserConfig&OB_SDACD_VDD_MONITOR_SET)));\r\n#endif /* FLASH_OBR_SDADC12_VDD_MONITOR */\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n if(status == HAL_OK)\r\n { \r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Enable the Option Bytes Programming operation */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTPG); \r\n \r\n#if defined(FLASH_OBR_SDADC12_VDD_MONITOR)\r\n OB->USER = (UserConfig | 0x08U);\r\n#else\r\n OB->USER = (UserConfig | 0x88U);\r\n#endif\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n }\r\n \r\n return status; \r\n}\r\n\r\n/**\r\n * @brief Programs a half word at a specified Option Byte Data address.\r\n * @note The function @ref HAL_FLASH_Unlock() should be called before to unlock the FLASH interface\r\n * The function @ref HAL_FLASH_OB_Unlock() should be called before to unlock the options bytes\r\n * The function @ref HAL_FLASH_OB_Launch() should be called after to force the reload of the options bytes \r\n * (system reset will occur)\r\n * Programming of the OB should be performed only after an erase (otherwise PGERR occurs)\r\n * @param Address specifies the address to be programmed.\r\n * This parameter can be 0x1FFFF804 or 0x1FFFF806. \r\n * @param Data specifies the data to be programmed.\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_ProgramData(uint32_t Address, uint8_t Data)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_OB_DATA_ADDRESS(Address));\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n if(status == HAL_OK)\r\n {\r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Enables the Option Bytes Programming operation */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTPG); \r\n *(__IO uint16_t*)Address = Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n \r\n /* If the program operation is completed, disable the OPTPG Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTPG);\r\n }\r\n /* Return the Option Byte Data Program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH Write Protection Option Bytes value.\r\n * @retval The FLASH Write Protection Option Bytes value\r\n */\r\nstatic uint32_t FLASH_OB_GetWRP(void)\r\n{\r\n /* Return the FLASH write protection Register value */\r\n return (uint32_t)(READ_REG(FLASH->WRPR));\r\n}\r\n\r\n/**\r\n * @brief Returns the FLASH Read Protection level.\r\n * @retval FLASH RDP level\r\n * This parameter can be one of the following values:\r\n * @arg @ref OB_RDP_LEVEL_0 No protection\r\n * @arg @ref OB_RDP_LEVEL_1 Read protection of the memory\r\n * @arg @ref OB_RDP_LEVEL_2 Full chip protection\r\n */\r\nstatic uint32_t FLASH_OB_GetRDP(void)\r\n{\r\n uint32_t tmp_reg = 0U;\r\n \r\n /* Read RDP level bits */\r\n#if defined(FLASH_OBR_RDPRT)\r\n tmp_reg = READ_BIT(FLASH->OBR, FLASH_OBR_RDPRT);\r\n#elif defined(FLASH_OBR_LEVEL1_PROT)\r\n tmp_reg = READ_BIT(FLASH->OBR, (FLASH_OBR_LEVEL1_PROT | FLASH_OBR_LEVEL2_PROT));\r\n#endif /* FLASH_OBR_RDPRT */\r\n\r\n#if defined(FLASH_OBR_RDPRT)\r\n if (tmp_reg == FLASH_OBR_RDPRT_2)\r\n#elif defined(FLASH_OBR_LEVEL1_PROT)\r\n if (tmp_reg == FLASH_OBR_LEVEL2_PROT)\r\n#endif /* FLASH_OBR_RDPRT */\r\n {\r\n return OB_RDP_LEVEL_2;\r\n }\r\n else if (tmp_reg == 0U)\r\n {\r\n return OB_RDP_LEVEL_0;\r\n }\r\n else \r\n {\r\n return OB_RDP_LEVEL_1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH User Option Byte value.\r\n * @retval The FLASH User Option Bytes values: IWDG_SW(Bit0), RST_STOP(Bit1), RST_STDBY(Bit2), nBOOT1(Bit4),\r\n * VDDA_Analog_Monitoring(Bit5) and SRAM_Parity_Enable(Bit6). \r\n * And SDADC12_VDD_MONITOR(Bit7) for STM32F373 or STM32F378 . \r\n */\r\nstatic uint8_t FLASH_OB_GetUser(void)\r\n{\r\n /* Return the User Option Byte */\r\n return (uint8_t)((READ_REG(FLASH->OBR) & FLASH_OBR_USER) >> FLASH_POSITION_IWDGSW_BIT);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Erase the specified FLASH memory page\r\n * @param PageAddress FLASH page to erase\r\n * The value of this parameter depend on device used within the same series \r\n * \r\n * @retval None\r\n */\r\nvoid FLASH_PageErase(uint32_t PageAddress)\r\n{\r\n /* Clean the error context */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Proceed to erase the page */\r\n SET_BIT(FLASH->CR, FLASH_CR_PER);\r\n WRITE_REG(FLASH->AR, PageAddress);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_gpio.c\r\n * @author MCD Application Team\r\n * @brief GPIO HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the General Purpose Input/Output (GPIO) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### GPIO Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each port bit of the general-purpose I/O (GPIO) ports can be individually\r\n configured by software in several modes:\r\n (++) Input mode\r\n (++) Analog mode\r\n (++) Output mode\r\n (++) Alternate function mode\r\n (++) External interrupt/event lines\r\n\r\n (+) During and just after reset, the alternate functions and external interrupt\r\n lines are not active and the I/O ports are configured in input floating mode.\r\n\r\n (+) All GPIO pins have weak internal pull-up and pull-down resistors, which can be\r\n activated or not.\r\n\r\n (+) In Output or Alternate mode, each IO can be configured on open-drain or push-pull\r\n type and the IO speed can be selected depending on the VDD value.\r\n\r\n (+) The microcontroller IO pins are connected to onboard peripherals/modules through a\r\n multiplexer that allows only one peripheral alternate function (AF) connected\r\n to an IO pin at a time. In this way, there can be no conflict between peripherals\r\n sharing the same IO pin.\r\n\r\n (+) All ports have external interrupt/event capability. To use external interrupt\r\n lines, the port must be configured in input mode. All available GPIO pins are\r\n connected to the 16 external interrupt/event lines from EXTI0 to EXTI15.\r\n\r\n (+) The external interrupt/event controller consists of up to 23 edge detectors\r\n (16 lines are connected to GPIO) for generating event/interrupt requests (each\r\n input line can be independently configured to select the type (interrupt or event)\r\n and the corresponding trigger event (rising or falling or both). Each line can\r\n also be masked independently.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable the GPIO AHB clock using the following function: __HAL_RCC_GPIOx_CLK_ENABLE().\r\n\r\n (#) Configure the GPIO pin(s) using HAL_GPIO_Init().\r\n (++) Configure the IO mode using \"Mode\" member from GPIO_InitTypeDef structure\r\n (++) Activate Pull-up, Pull-down resistor using \"Pull\" member from GPIO_InitTypeDef\r\n structure.\r\n (++) In case of Output or alternate function mode selection: the speed is\r\n configured through \"Speed\" member from GPIO_InitTypeDef structure.\r\n (++) In alternate mode is selection, the alternate function connected to the IO\r\n is configured through \"Alternate\" member from GPIO_InitTypeDef structure.\r\n (++) Analog mode is required when a pin is to be used as ADC channel\r\n or DAC output.\r\n (++) In case of external interrupt/event selection the \"Mode\" member from\r\n GPIO_InitTypeDef structure select the type (interrupt or event) and\r\n the corresponding trigger event (rising or falling or both).\r\n\r\n (#) In case of external interrupt/event mode selection, configure NVIC IRQ priority\r\n mapped to the EXTI line using HAL_NVIC_SetPriority() and enable it using\r\n HAL_NVIC_EnableIRQ().\r\n\r\n (#) To get the level of a pin configured in input mode use HAL_GPIO_ReadPin().\r\n\r\n (#) To set/reset the level of a pin configured in output mode use\r\n HAL_GPIO_WritePin()/HAL_GPIO_TogglePin().\r\n\r\n (#) To lock pin configuration until next reset use HAL_GPIO_LockPin().\r\n \r\n (#) During and just after reset, the alternate functions are not\r\n active and the GPIO pins are configured in input floating mode (except JTAG\r\n pins).\r\n\r\n (#) The LSE oscillator pins OSC32_IN and OSC32_OUT can be used as general purpose\r\n (PC14 and PC15U, respectively) when the LSE oscillator is off. The LSE has\r\n priority over the GPIO function.\r\n\r\n (#) The HSE oscillator pins OSC_IN/OSC_OUT can be used as\r\n general purpose PF0 and PF1, respectively, when the HSE oscillator is off.\r\n The HSE has priority over the GPIO function.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO GPIO\r\n * @brief GPIO HAL module driver\r\n * @{\r\n */\r\n\r\n/** MISRA C:2012 deviation rule has been granted for following rules:\r\n * Rule-18.1_d - Medium: Array pointer `GPIOx' is accessed with index [..,..]\r\n * which may be out of array bounds [..,UNKNOWN] in following APIs:\r\n * HAL_GPIO_Init\r\n * HAL_GPIO_DeInit\r\n */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup GPIO_Private_Defines GPIO Private Defines\r\n * @{\r\n */\r\n#define GPIO_MODE (0x00000003U)\r\n#define EXTI_MODE (0x10000000U)\r\n#define GPIO_MODE_IT (0x00010000U)\r\n#define GPIO_MODE_EVT (0x00020000U)\r\n#define RISING_EDGE (0x00100000U)\r\n#define FALLING_EDGE (0x00200000U)\r\n#define GPIO_OUTPUT_TYPE (0x00000010U)\r\n\r\n#define GPIO_NUMBER (16U)\r\n/**\r\n * @}\r\n */\r\n \r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Functions GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions \r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the GPIOx peripheral according to the specified parameters in the GPIO_Init.\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F3 family devices\r\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\r\n * the configuration information for the specified GPIO peripheral.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\r\n{\r\n uint32_t position = 0x00u;\r\n uint32_t iocurrent;\r\n uint32_t temp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\r\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\r\n assert_param(IS_GPIO_PULL(GPIO_Init->Pull));\r\n\r\n /* Configure the port pins */\r\n while (((GPIO_Init->Pin) >> position) != 0x00u)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Init->Pin) & (1uL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*--------------------- GPIO Mode Configuration ------------------------*/\r\n /* In case of Alternate function mode selection */\r\n if((GPIO_Init->Mode == GPIO_MODE_AF_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_OD))\r\n {\r\n /* Check the Alternate function parameters */\r\n assert_param(IS_GPIO_AF_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_AF(GPIO_Init->Alternate));\r\n\r\n /* Configure Alternate function mapped with the current IO */\r\n temp = GPIOx->AFR[position >> 3u];\r\n temp &= ~(0xFu << ((position & 0x07u) * 4u));\r\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07u) * 4u));\r\n GPIOx->AFR[position >> 3u] = temp;\r\n }\r\n\r\n /* Configure IO Direction mode (Input, Output, Alternate or Analog) */\r\n temp = GPIOx->MODER;\r\n temp &= ~(GPIO_MODER_MODER0 << (position * 2u));\r\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2u));\r\n GPIOx->MODER = temp;\r\n\r\n /* In case of Output or Alternate function mode selection */\r\n if((GPIO_Init->Mode == GPIO_MODE_OUTPUT_PP) || (GPIO_Init->Mode == GPIO_MODE_AF_PP) ||\r\n (GPIO_Init->Mode == GPIO_MODE_OUTPUT_OD) || (GPIO_Init->Mode == GPIO_MODE_AF_OD))\r\n {\r\n /* Check the Speed parameter */\r\n assert_param(IS_GPIO_SPEED(GPIO_Init->Speed));\r\n /* Configure the IO Speed */\r\n temp = GPIOx->OSPEEDR;\r\n temp &= ~(GPIO_OSPEEDER_OSPEEDR0 << (position * 2u));\r\n temp |= (GPIO_Init->Speed << (position * 2u));\r\n GPIOx->OSPEEDR = temp;\r\n\r\n /* Configure the IO Output Type */\r\n temp = GPIOx->OTYPER;\r\n temp &= ~(GPIO_OTYPER_OT_0 << position) ;\r\n temp |= (((GPIO_Init->Mode & GPIO_OUTPUT_TYPE) >> 4u) << position);\r\n GPIOx->OTYPER = temp;\r\n }\r\n\r\n /* Activate the Pull-up or Pull down resistor for the current IO */\r\n temp = GPIOx->PUPDR;\r\n temp &= ~(GPIO_PUPDR_PUPDR0 << (position * 2u));\r\n temp |= ((GPIO_Init->Pull) << (position * 2u));\r\n GPIOx->PUPDR = temp;\r\n\r\n /*--------------------- EXTI Mode Configuration ------------------------*/\r\n /* Configure the External Interrupt or event for the current IO */\r\n if((GPIO_Init->Mode & EXTI_MODE) == EXTI_MODE)\r\n {\r\n /* Enable SYSCFG Clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n temp = SYSCFG->EXTICR[position >> 2u];\r\n temp &= ~(0x0FuL << (4u * (position & 0x03u)));\r\n temp |= (GPIO_GET_INDEX(GPIOx) << (4u * (position & 0x03u)));\r\n SYSCFG->EXTICR[position >> 2u] = temp;\r\n\r\n /* Clear EXTI line configuration */\r\n temp = EXTI->IMR;\r\n temp &= ~(iocurrent);\r\n if((GPIO_Init->Mode & GPIO_MODE_IT) == GPIO_MODE_IT)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->IMR = temp;\r\n\r\n temp = EXTI->EMR;\r\n temp &= ~(iocurrent);\r\n if((GPIO_Init->Mode & GPIO_MODE_EVT) == GPIO_MODE_EVT)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->EMR = temp;\r\n\r\n /* Clear Rising Falling edge configuration */\r\n temp = EXTI->RTSR;\r\n temp &= ~(iocurrent);\r\n if((GPIO_Init->Mode & RISING_EDGE) == RISING_EDGE)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->RTSR = temp;\r\n\r\n temp = EXTI->FTSR;\r\n temp &= ~(iocurrent);\r\n if((GPIO_Init->Mode & FALLING_EDGE) == FALLING_EDGE)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->FTSR = temp;\r\n }\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @brief De-initialize the GPIOx peripheral registers to their default reset values.\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F30X device or STM32F37X device\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be one of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin)\r\n{\r\n uint32_t position = 0x00u;\r\n uint32_t iocurrent;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Configure the port pins */\r\n while ((GPIO_Pin >> position) != 0x00u)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Pin) & (1uL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*------------------------- EXTI Mode Configuration --------------------*/\r\n /* Clear the External Interrupt or Event for the current IO */\r\n\r\n tmp = SYSCFG->EXTICR[position >> 2u];\r\n tmp &= (0x0FuL << (4u * (position & 0x03u)));\r\n if (tmp == (GPIO_GET_INDEX(GPIOx) << (4u * (position & 0x03u))))\r\n {\r\n /* Clear EXTI line configuration */\r\n EXTI->IMR &= ~((uint32_t)iocurrent);\r\n EXTI->EMR &= ~((uint32_t)iocurrent);\r\n \r\n /* Clear Rising Falling edge configuration */\r\n EXTI->RTSR &= ~((uint32_t)iocurrent);\r\n EXTI->FTSR &= ~((uint32_t)iocurrent);\r\n\r\n /* Configure the External Interrupt or event for the current IO */\r\n tmp = 0x0FuL << (4u * (position & 0x03u));\r\n SYSCFG->EXTICR[position >> 2u] &= ~tmp;\r\n }\r\n\r\n /*------------------------- GPIO Mode Configuration --------------------*/\r\n /* Configure IO Direction in Input Floating Mode */\r\n GPIOx->MODER &= ~(GPIO_MODER_MODER0 << (position * 2u));\r\n\r\n /* Configure the default Alternate Function in current IO */\r\n GPIOx->AFR[position >> 3u] &= ~(0xFu << ((uint32_t)(position & 0x07u) * 4u)) ;\r\n\r\n /* Configure the default value for IO Speed */\r\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDER_OSPEEDR0 << (position * 2u));\r\n\r\n /* Configure the default value IO Output Type */\r\n GPIOx->OTYPER &= ~(GPIO_OTYPER_OT_0 << position) ;\r\n\r\n /* Deactivate the Pull-up and Pull-down resistor for the current IO */\r\n GPIOx->PUPDR &= ~(GPIO_PUPDR_PUPDR0 << (position * 2U));\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group2 IO operation functions \r\n * @brief GPIO Read, Write, Toggle, Lock and EXTI management functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Read the specified input port pin.\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F3 family\r\n * @param GPIO_Pin specifies the port bit to read.\r\n * This parameter can be GPIO_PIN_x where x can be (0..15).\r\n * @retval The input port pin value.\r\n */\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n GPIO_PinState bitstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n if((GPIOx->IDR & GPIO_Pin) != (uint32_t)GPIO_PIN_RESET)\r\n {\r\n bitstatus = GPIO_PIN_SET;\r\n }\r\n else\r\n {\r\n bitstatus = GPIO_PIN_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Set or clear the selected data port bit.\r\n *\r\n * @note This function uses GPIOx_BSRR and GPIOx_BRR registers to allow atomic read/modify\r\n * accesses. In this way, there is no risk of an IRQ occurring between\r\n * the read and the modify access.\r\n *\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F3 family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be one of GPIO_PIN_x where x can be (0..15).\r\n * @param PinState specifies the value to be written to the selected bit.\r\n * This parameter can be one of the GPIO_PinState enum values:\r\n * @arg GPIO_PIN_RESET: to clear the port pin\r\n * @arg GPIO_PIN_SET: to set the port pin\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n assert_param(IS_GPIO_PIN_ACTION(PinState));\r\n\r\n if(PinState != GPIO_PIN_RESET)\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\r\n }\r\n else\r\n {\r\n GPIOx->BRR = (uint32_t)GPIO_Pin;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Toggle the specified GPIO pin.\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F3 family\r\n * @param GPIO_Pin specifies the pin to be toggled.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n if ((GPIOx->ODR & GPIO_Pin) != 0X00u)\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin << GPIO_NUMBER;\r\n }\r\n else\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\r\n }\r\n}\r\n\r\n/**\r\n* @brief Lock GPIO Pins configuration registers.\r\n * @note The locked registers are GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR,\r\n * GPIOx_PUPDR, GPIOx_AFRL and GPIOx_AFRH.\r\n * @note The configuration of the locked GPIO pins can no longer be modified\r\n * until the next reset.\r\n * @param GPIOx where x can be (A..F) to select the GPIO peripheral for STM32F3 family\r\n * @param GPIO_Pin specifies the port bits to be locked.\r\n * This parameter can be any combination of GPIO_Pin_x where x can be (0..15).\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n __IO uint32_t tmp = GPIO_LCKR_LCKK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_LOCK_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Apply lock key write sequence */\r\n tmp |= GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15U-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Reset LCKx bit(s): LCKK='0' + LCK[15U-0] */\r\n GPIOx->LCKR = GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15U-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Read LCKK register. This read is mandatory to complete key lock sequence */\r\n tmp = GPIOx->LCKR;\r\n\r\n /* read again in order to confirm lock is active */\r\n if((GPIOx->LCKR & GPIO_LCKR_LCKK) != 0x00u)\r\n {\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param GPIO_Pin Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin)\r\n{\r\n /* EXTI line interrupt detected */\r\n if(__HAL_GPIO_EXTI_GET_IT(GPIO_Pin) != 0x00u)\r\n {\r\n __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin);\r\n HAL_GPIO_EXTI_Callback(GPIO_Pin);\r\n }\r\n}\r\n\r\n/**\r\n * @brief EXTI line detection callback.\r\n * @param GPIO_Pin Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\n__weak void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(GPIO_Pin);\r\n\r\n /* NOTE: This function should not be modified, when the callback is needed,\r\n the HAL_GPIO_EXTI_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_i2c.c\r\n * @author MCD Application Team\r\n * @brief I2C HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Inter Integrated Circuit (I2C) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral State and Errors functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The I2C HAL driver can be used as follows:\r\n\r\n (#) Declare a I2C_HandleTypeDef handle structure, for example:\r\n I2C_HandleTypeDef hi2c;\r\n\r\n (#)Initialize the I2C low level resources by implementing the @ref HAL_I2C_MspInit() API:\r\n (##) Enable the I2Cx interface clock\r\n (##) I2C pins configuration\r\n (+++) Enable the clock for the I2C GPIOs\r\n (+++) Configure I2C pins as alternate function open-drain\r\n (##) NVIC configuration if you need to use interrupt process\r\n (+++) Configure the I2Cx interrupt priority\r\n (+++) Enable the NVIC I2C IRQ Channel\r\n (##) DMA Configuration if you need to use DMA process\r\n (+++) Declare a DMA_HandleTypeDef handle structure for the transmit or receive channel\r\n (+++) Enable the DMAx interface clock using\r\n (+++) Configure the DMA handle parameters\r\n (+++) Configure the DMA Tx or Rx channel\r\n (+++) Associate the initialized DMA handle to the hi2c DMA Tx or Rx handle\r\n (+++) Configure the priority and enable the NVIC for the transfer complete interrupt on\r\n the DMA Tx or Rx channel\r\n\r\n (#) Configure the Communication Clock Timing, Own Address1, Master Addressing mode, Dual Addressing mode,\r\n Own Address2, Own Address2 Mask, General call and Nostretch mode in the hi2c Init structure.\r\n\r\n (#) Initialize the I2C registers by calling the @ref HAL_I2C_Init(), configures also the low level Hardware\r\n (GPIO, CLOCK, NVIC...etc) by calling the customized @ref HAL_I2C_MspInit(&hi2c) API.\r\n\r\n (#) To check if target device is ready for communication, use the function @ref HAL_I2C_IsDeviceReady()\r\n\r\n (#) For I2C IO and IO MEM operations, three operation modes are available within this driver :\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Transmit in master mode an amount of data in blocking mode using @ref HAL_I2C_Master_Transmit()\r\n (+) Receive in master mode an amount of data in blocking mode using @ref HAL_I2C_Master_Receive()\r\n (+) Transmit in slave mode an amount of data in blocking mode using @ref HAL_I2C_Slave_Transmit()\r\n (+) Receive in slave mode an amount of data in blocking mode using @ref HAL_I2C_Slave_Receive()\r\n\r\n *** Polling mode IO MEM operation ***\r\n =====================================\r\n [..]\r\n (+) Write an amount of data in blocking mode to a specific memory address using @ref HAL_I2C_Mem_Write()\r\n (+) Read an amount of data in blocking mode from a specific memory address using @ref HAL_I2C_Mem_Read()\r\n\r\n\r\n *** Interrupt mode IO operation ***\r\n ===================================\r\n [..]\r\n (+) Transmit in master mode an amount of data in non-blocking mode using @ref HAL_I2C_Master_Transmit_IT()\r\n (+) At transmission end of transfer, @ref HAL_I2C_MasterTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterTxCpltCallback()\r\n (+) Receive in master mode an amount of data in non-blocking mode using @ref HAL_I2C_Master_Receive_IT()\r\n (+) At reception end of transfer, @ref HAL_I2C_MasterRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterRxCpltCallback()\r\n (+) Transmit in slave mode an amount of data in non-blocking mode using @ref HAL_I2C_Slave_Transmit_IT()\r\n (+) At transmission end of transfer, @ref HAL_I2C_SlaveTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveTxCpltCallback()\r\n (+) Receive in slave mode an amount of data in non-blocking mode using @ref HAL_I2C_Slave_Receive_IT()\r\n (+) At reception end of transfer, @ref HAL_I2C_SlaveRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveRxCpltCallback()\r\n (+) In case of transfer Error, @ref HAL_I2C_ErrorCallback() function is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ErrorCallback()\r\n (+) Abort a master I2C process communication with Interrupt using @ref HAL_I2C_Master_Abort_IT()\r\n (+) End of abort process, @ref HAL_I2C_AbortCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_AbortCpltCallback()\r\n (+) Discard a slave I2C process communication using @ref __HAL_I2C_GENERATE_NACK() macro.\r\n This action will inform Master to generate a Stop condition to discard the communication.\r\n\r\n\r\n *** Interrupt mode or DMA mode IO sequential operation ***\r\n ==========================================================\r\n [..]\r\n (@) These interfaces allow to manage a sequential transfer with a repeated start condition\r\n when a direction change during transfer\r\n [..]\r\n (+) A specific option field manage the different steps of a sequential transfer\r\n (+) Option field values are defined through @ref I2C_XFEROPTIONS and are listed below:\r\n (++) I2C_FIRST_AND_LAST_FRAME: No sequential usage, functionnal is same as associated interfaces in no sequential mode\r\n (++) I2C_FIRST_FRAME: Sequential usage, this option allow to manage a sequence with start condition, address\r\n and data to transfer without a final stop condition\r\n (++) I2C_FIRST_AND_NEXT_FRAME: Sequential usage (Master only), this option allow to manage a sequence with start condition, address\r\n and data to transfer without a final stop condition, an then permit a call the same master sequential interface\r\n several times (like @ref HAL_I2C_Master_Seq_Transmit_IT() then @ref HAL_I2C_Master_Seq_Transmit_IT()\r\n or @ref HAL_I2C_Master_Seq_Transmit_DMA() then @ref HAL_I2C_Master_Seq_Transmit_DMA())\r\n (++) I2C_NEXT_FRAME: Sequential usage, this option allow to manage a sequence with a restart condition, address\r\n and with new data to transfer if the direction change or manage only the new data to transfer\r\n if no direction change and without a final stop condition in both cases\r\n (++) I2C_LAST_FRAME: Sequential usage, this option allow to manage a sequance with a restart condition, address\r\n and with new data to transfer if the direction change or manage only the new data to transfer\r\n if no direction change and with a final stop condition in both cases\r\n (++) I2C_LAST_FRAME_NO_STOP: Sequential usage (Master only), this option allow to manage a restart condition after several call of the same master sequential\r\n interface several times (link with option I2C_FIRST_AND_NEXT_FRAME).\r\n Usage can, transfer several bytes one by one using HAL_I2C_Master_Seq_Transmit_IT(option I2C_FIRST_AND_NEXT_FRAME then I2C_NEXT_FRAME)\r\n or HAL_I2C_Master_Seq_Receive_IT(option I2C_FIRST_AND_NEXT_FRAME then I2C_NEXT_FRAME)\r\n or HAL_I2C_Master_Seq_Transmit_DMA(option I2C_FIRST_AND_NEXT_FRAME then I2C_NEXT_FRAME)\r\n or HAL_I2C_Master_Seq_Receive_DMA(option I2C_FIRST_AND_NEXT_FRAME then I2C_NEXT_FRAME).\r\n Then usage of this option I2C_LAST_FRAME_NO_STOP at the last Transmit or Receive sequence permit to call the oposite interface Receive or Transmit\r\n without stopping the communication and so generate a restart condition.\r\n (++) I2C_OTHER_FRAME: Sequential usage (Master only), this option allow to manage a restart condition after each call of the same master sequential\r\n interface.\r\n Usage can, transfer several bytes one by one with a restart with slave address between each bytes using HAL_I2C_Master_Seq_Transmit_IT(option I2C_FIRST_FRAME then I2C_OTHER_FRAME)\r\n or HAL_I2C_Master_Seq_Receive_IT(option I2C_FIRST_FRAME then I2C_OTHER_FRAME)\r\n or HAL_I2C_Master_Seq_Transmit_DMA(option I2C_FIRST_FRAME then I2C_OTHER_FRAME)\r\n or HAL_I2C_Master_Seq_Receive_DMA(option I2C_FIRST_FRAME then I2C_OTHER_FRAME).\r\n Then usage of this option I2C_OTHER_AND_LAST_FRAME at the last frame to help automatic generation of STOP condition.\r\n\r\n (+) Differents sequential I2C interfaces are listed below:\r\n (++) Sequential transmit in master I2C mode an amount of data in non-blocking mode using @ref HAL_I2C_Master_Seq_Transmit_IT()\r\n or using @ref HAL_I2C_Master_Seq_Transmit_DMA()\r\n (+++) At transmission end of current frame transfer, @ref HAL_I2C_MasterTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterTxCpltCallback()\r\n (++) Sequential receive in master I2C mode an amount of data in non-blocking mode using @ref HAL_I2C_Master_Seq_Receive_IT()\r\n or using @ref HAL_I2C_Master_Seq_Receive_DMA()\r\n (+++) At reception end of current frame transfer, @ref HAL_I2C_MasterRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterRxCpltCallback()\r\n (++) Abort a master IT or DMA I2C process communication with Interrupt using @ref HAL_I2C_Master_Abort_IT()\r\n (+++) End of abort process, @ref HAL_I2C_AbortCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_AbortCpltCallback()\r\n (++) Enable/disable the Address listen mode in slave I2C mode using @ref HAL_I2C_EnableListen_IT() @ref HAL_I2C_DisableListen_IT()\r\n (+++) When address slave I2C match, @ref HAL_I2C_AddrCallback() is executed and user can\r\n add his own code to check the Address Match Code and the transmission direction request by master (Write/Read).\r\n (+++) At Listen mode end @ref HAL_I2C_ListenCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ListenCpltCallback()\r\n (++) Sequential transmit in slave I2C mode an amount of data in non-blocking mode using @ref HAL_I2C_Slave_Seq_Transmit_IT()\r\n or using @ref HAL_I2C_Slave_Seq_Transmit_DMA()\r\n (+++) At transmission end of current frame transfer, @ref HAL_I2C_SlaveTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveTxCpltCallback()\r\n (++) Sequential receive in slave I2C mode an amount of data in non-blocking mode using @ref HAL_I2C_Slave_Seq_Receive_IT()\r\n or using @ref HAL_I2C_Slave_Seq_Receive_DMA()\r\n (+++) At reception end of current frame transfer, @ref HAL_I2C_SlaveRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveRxCpltCallback()\r\n (++) In case of transfer Error, @ref HAL_I2C_ErrorCallback() function is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ErrorCallback()\r\n (++) Discard a slave I2C process communication using @ref __HAL_I2C_GENERATE_NACK() macro.\r\n This action will inform Master to generate a Stop condition to discard the communication.\r\n\r\n *** Interrupt mode IO MEM operation ***\r\n =======================================\r\n [..]\r\n (+) Write an amount of data in non-blocking mode with Interrupt to a specific memory address using\r\n @ref HAL_I2C_Mem_Write_IT()\r\n (+) At Memory end of write transfer, @ref HAL_I2C_MemTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MemTxCpltCallback()\r\n (+) Read an amount of data in non-blocking mode with Interrupt from a specific memory address using\r\n @ref HAL_I2C_Mem_Read_IT()\r\n (+) At Memory end of read transfer, @ref HAL_I2C_MemRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MemRxCpltCallback()\r\n (+) In case of transfer Error, @ref HAL_I2C_ErrorCallback() function is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ErrorCallback()\r\n\r\n *** DMA mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Transmit in master mode an amount of data in non-blocking mode (DMA) using\r\n @ref HAL_I2C_Master_Transmit_DMA()\r\n (+) At transmission end of transfer, @ref HAL_I2C_MasterTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterTxCpltCallback()\r\n (+) Receive in master mode an amount of data in non-blocking mode (DMA) using\r\n @ref HAL_I2C_Master_Receive_DMA()\r\n (+) At reception end of transfer, @ref HAL_I2C_MasterRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MasterRxCpltCallback()\r\n (+) Transmit in slave mode an amount of data in non-blocking mode (DMA) using\r\n @ref HAL_I2C_Slave_Transmit_DMA()\r\n (+) At transmission end of transfer, @ref HAL_I2C_SlaveTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveTxCpltCallback()\r\n (+) Receive in slave mode an amount of data in non-blocking mode (DMA) using\r\n @ref HAL_I2C_Slave_Receive_DMA()\r\n (+) At reception end of transfer, @ref HAL_I2C_SlaveRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_SlaveRxCpltCallback()\r\n (+) In case of transfer Error, @ref HAL_I2C_ErrorCallback() function is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ErrorCallback()\r\n (+) Abort a master I2C process communication with Interrupt using @ref HAL_I2C_Master_Abort_IT()\r\n (+) End of abort process, @ref HAL_I2C_AbortCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_AbortCpltCallback()\r\n (+) Discard a slave I2C process communication using @ref __HAL_I2C_GENERATE_NACK() macro.\r\n This action will inform Master to generate a Stop condition to discard the communication.\r\n\r\n *** DMA mode IO MEM operation ***\r\n =================================\r\n [..]\r\n (+) Write an amount of data in non-blocking mode with DMA to a specific memory address using\r\n @ref HAL_I2C_Mem_Write_DMA()\r\n (+) At Memory end of write transfer, @ref HAL_I2C_MemTxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MemTxCpltCallback()\r\n (+) Read an amount of data in non-blocking mode with DMA from a specific memory address using\r\n @ref HAL_I2C_Mem_Read_DMA()\r\n (+) At Memory end of read transfer, @ref HAL_I2C_MemRxCpltCallback() is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_MemRxCpltCallback()\r\n (+) In case of transfer Error, @ref HAL_I2C_ErrorCallback() function is executed and user can\r\n add his own code by customization of function pointer @ref HAL_I2C_ErrorCallback()\r\n\r\n\r\n *** I2C HAL driver macros list ***\r\n ==================================\r\n [..]\r\n Below the list of most used macros in I2C HAL driver.\r\n\r\n (+) @ref __HAL_I2C_ENABLE: Enable the I2C peripheral\r\n (+) @ref __HAL_I2C_DISABLE: Disable the I2C peripheral\r\n (+) @ref __HAL_I2C_GENERATE_NACK: Generate a Non-Acknowledge I2C peripheral in Slave mode\r\n (+) @ref __HAL_I2C_GET_FLAG: Check whether the specified I2C flag is set or not\r\n (+) @ref __HAL_I2C_CLEAR_FLAG: Clear the specified I2C pending flag\r\n (+) @ref __HAL_I2C_ENABLE_IT: Enable the specified I2C interrupt\r\n (+) @ref __HAL_I2C_DISABLE_IT: Disable the specified I2C interrupt\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n The compilation flag USE_HAL_I2C_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n Use Functions @ref HAL_I2C_RegisterCallback() or @ref HAL_I2C_RegisterAddrCallback()\r\n to register an interrupt callback.\r\n [..]\r\n Function @ref HAL_I2C_RegisterCallback() allows to register following callbacks:\r\n (+) MasterTxCpltCallback : callback for Master transmission end of transfer.\r\n (+) MasterRxCpltCallback : callback for Master reception end of transfer.\r\n (+) SlaveTxCpltCallback : callback for Slave transmission end of transfer.\r\n (+) SlaveRxCpltCallback : callback for Slave reception end of transfer.\r\n (+) ListenCpltCallback : callback for end of listen mode.\r\n (+) MemTxCpltCallback : callback for Memory transmission end of transfer.\r\n (+) MemRxCpltCallback : callback for Memory reception end of transfer.\r\n (+) ErrorCallback : callback for error detection.\r\n (+) AbortCpltCallback : callback for abort completion process.\r\n (+) MspInitCallback : callback for Msp Init.\r\n (+) MspDeInitCallback : callback for Msp DeInit.\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n [..]\r\n For specific callback AddrCallback use dedicated register callbacks : @ref HAL_I2C_RegisterAddrCallback().\r\n [..]\r\n Use function @ref HAL_I2C_UnRegisterCallback to reset a callback to the default\r\n weak function.\r\n @ref HAL_I2C_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n This function allows to reset following callbacks:\r\n (+) MasterTxCpltCallback : callback for Master transmission end of transfer.\r\n (+) MasterRxCpltCallback : callback for Master reception end of transfer.\r\n (+) SlaveTxCpltCallback : callback for Slave transmission end of transfer.\r\n (+) SlaveRxCpltCallback : callback for Slave reception end of transfer.\r\n (+) ListenCpltCallback : callback for end of listen mode.\r\n (+) MemTxCpltCallback : callback for Memory transmission end of transfer.\r\n (+) MemRxCpltCallback : callback for Memory reception end of transfer.\r\n (+) ErrorCallback : callback for error detection.\r\n (+) AbortCpltCallback : callback for abort completion process.\r\n (+) MspInitCallback : callback for Msp Init.\r\n (+) MspDeInitCallback : callback for Msp DeInit.\r\n [..]\r\n For callback AddrCallback use dedicated register callbacks : @ref HAL_I2C_UnRegisterAddrCallback().\r\n [..]\r\n By default, after the @ref HAL_I2C_Init() and when the state is @ref HAL_I2C_STATE_RESET\r\n all callbacks are set to the corresponding weak functions:\r\n examples @ref HAL_I2C_MasterTxCpltCallback(), @ref HAL_I2C_MasterRxCpltCallback().\r\n Exception done for MspInit and MspDeInit functions that are\r\n reset to the legacy weak functions in the @ref HAL_I2C_Init()/ @ref HAL_I2C_DeInit() only when\r\n these callbacks are null (not registered beforehand).\r\n If MspInit or MspDeInit are not null, the @ref HAL_I2C_Init()/ @ref HAL_I2C_DeInit()\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand) whatever the state.\r\n [..]\r\n Callbacks can be registered/unregistered in @ref HAL_I2C_STATE_READY state only.\r\n Exception done MspInit/MspDeInit functions that can be registered/unregistered\r\n in @ref HAL_I2C_STATE_READY or @ref HAL_I2C_STATE_RESET state,\r\n thus registered (user) MspInit/DeInit callbacks can be used during the Init/DeInit.\r\n Then, the user first registers the MspInit/MspDeInit user callbacks\r\n using @ref HAL_I2C_RegisterCallback() before calling @ref HAL_I2C_DeInit()\r\n or @ref HAL_I2C_Init() function.\r\n [..]\r\n When the compilation flag USE_HAL_I2C_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n [..]\r\n (@) You can refer to the I2C HAL driver header file for more useful macros\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup I2C I2C\r\n * @brief I2C HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup I2C_Private_Define I2C Private Define\r\n * @{\r\n */\r\n#define TIMING_CLEAR_MASK (0xF0FFFFFFU) /*!< I2C TIMING clear register Mask */\r\n#define I2C_TIMEOUT_ADDR (10000U) /*!< 10 s */\r\n#define I2C_TIMEOUT_BUSY (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_DIR (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_RXNE (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_STOPF (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_TC (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_TCR (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_TXIS (25U) /*!< 25 ms */\r\n#define I2C_TIMEOUT_FLAG (25U) /*!< 25 ms */\r\n\r\n#define MAX_NBYTE_SIZE 255U\r\n#define SlaveAddr_SHIFT 7U\r\n#define SlaveAddr_MSK 0x06U\r\n\r\n/* Private define for @ref PreviousState usage */\r\n#define I2C_STATE_MSK ((uint32_t)((uint32_t)((uint32_t)HAL_I2C_STATE_BUSY_TX | (uint32_t)HAL_I2C_STATE_BUSY_RX) & (uint32_t)(~((uint32_t)HAL_I2C_STATE_READY)))) /*!< Mask State define, keep only RX and TX bits */\r\n#define I2C_STATE_NONE ((uint32_t)(HAL_I2C_MODE_NONE)) /*!< Default Value */\r\n#define I2C_STATE_MASTER_BUSY_TX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_TX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_MASTER)) /*!< Master Busy TX, combinaison of State LSB and Mode enum */\r\n#define I2C_STATE_MASTER_BUSY_RX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_RX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_MASTER)) /*!< Master Busy RX, combinaison of State LSB and Mode enum */\r\n#define I2C_STATE_SLAVE_BUSY_TX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_TX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_SLAVE)) /*!< Slave Busy TX, combinaison of State LSB and Mode enum */\r\n#define I2C_STATE_SLAVE_BUSY_RX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_RX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_SLAVE)) /*!< Slave Busy RX, combinaison of State LSB and Mode enum */\r\n#define I2C_STATE_MEM_BUSY_TX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_TX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_MEM)) /*!< Memory Busy TX, combinaison of State LSB and Mode enum */\r\n#define I2C_STATE_MEM_BUSY_RX ((uint32_t)(((uint32_t)HAL_I2C_STATE_BUSY_RX & I2C_STATE_MSK) | (uint32_t)HAL_I2C_MODE_MEM)) /*!< Memory Busy RX, combinaison of State LSB and Mode enum */\r\n\r\n\r\n/* Private define to centralize the enable/disable of Interrupts */\r\n#define I2C_XFER_TX_IT (0x00000001U)\r\n#define I2C_XFER_RX_IT (0x00000002U)\r\n#define I2C_XFER_LISTEN_IT (0x00000004U)\r\n\r\n#define I2C_XFER_ERROR_IT (0x00000011U)\r\n#define I2C_XFER_CPLT_IT (0x00000012U)\r\n#define I2C_XFER_RELOAD_IT (0x00000012U)\r\n\r\n/* Private define Sequential Transfer Options default/reset value */\r\n#define I2C_NO_OPTION_FRAME (0xFFFF0000U)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/** @defgroup I2C_Private_Functions I2C Private Functions\r\n * @{\r\n */\r\n/* Private functions to handle DMA transfer */\r\nstatic void I2C_DMAMasterTransmitCplt(DMA_HandleTypeDef *hdma);\r\nstatic void I2C_DMAMasterReceiveCplt(DMA_HandleTypeDef *hdma);\r\nstatic void I2C_DMASlaveTransmitCplt(DMA_HandleTypeDef *hdma);\r\nstatic void I2C_DMASlaveReceiveCplt(DMA_HandleTypeDef *hdma);\r\nstatic void I2C_DMAError(DMA_HandleTypeDef *hdma);\r\nstatic void I2C_DMAAbort(DMA_HandleTypeDef *hdma);\r\n\r\n/* Private functions to handle IT transfer */\r\nstatic void I2C_ITAddrCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags);\r\nstatic void I2C_ITMasterSeqCplt(I2C_HandleTypeDef *hi2c);\r\nstatic void I2C_ITSlaveSeqCplt(I2C_HandleTypeDef *hi2c);\r\nstatic void I2C_ITMasterCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags);\r\nstatic void I2C_ITSlaveCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags);\r\nstatic void I2C_ITListenCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags);\r\nstatic void I2C_ITError(I2C_HandleTypeDef *hi2c, uint32_t ErrorCode);\r\n\r\n/* Private functions to handle IT transfer */\r\nstatic HAL_StatusTypeDef I2C_RequestMemoryWrite(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint32_t Timeout, uint32_t Tickstart);\r\nstatic HAL_StatusTypeDef I2C_RequestMemoryRead(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint32_t Timeout, uint32_t Tickstart);\r\n\r\n/* Private functions for I2C transfer IRQ handler */\r\nstatic HAL_StatusTypeDef I2C_Master_ISR_IT(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources);\r\nstatic HAL_StatusTypeDef I2C_Slave_ISR_IT(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources);\r\nstatic HAL_StatusTypeDef I2C_Master_ISR_DMA(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources);\r\nstatic HAL_StatusTypeDef I2C_Slave_ISR_DMA(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources);\r\n\r\n/* Private functions to handle flags during polling transfer */\r\nstatic HAL_StatusTypeDef I2C_WaitOnFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Flag, FlagStatus Status, uint32_t Timeout, uint32_t Tickstart);\r\nstatic HAL_StatusTypeDef I2C_WaitOnTXISFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart);\r\nstatic HAL_StatusTypeDef I2C_WaitOnRXNEFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart);\r\nstatic HAL_StatusTypeDef I2C_WaitOnSTOPFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart);\r\nstatic HAL_StatusTypeDef I2C_IsAcknowledgeFailed(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart);\r\n\r\n/* Private functions to centralize the enable/disable of Interrupts */\r\nstatic void I2C_Enable_IRQ(I2C_HandleTypeDef *hi2c, uint16_t InterruptRequest);\r\nstatic void I2C_Disable_IRQ(I2C_HandleTypeDef *hi2c, uint16_t InterruptRequest);\r\n\r\n/* Private function to flush TXDR register */\r\nstatic void I2C_Flush_TXDR(I2C_HandleTypeDef *hi2c);\r\n\r\n/* Private function to handle start, restart or stop a transfer */\r\nstatic void I2C_TransferConfig(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t Size, uint32_t Mode, uint32_t Request);\r\n\r\n/* Private function to Convert Specific options */\r\nstatic void I2C_ConvertOtherXferOptions(I2C_HandleTypeDef *hi2c);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup I2C_Exported_Functions I2C Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup I2C_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to initialize and\r\n deinitialize the I2Cx peripheral:\r\n\r\n (+) User must Implement HAL_I2C_MspInit() function in which he configures\r\n all related peripherals resources (CLOCK, GPIO, DMA, IT and NVIC ).\r\n\r\n (+) Call the function HAL_I2C_Init() to configure the selected device with\r\n the selected configuration:\r\n (++) Clock Timing\r\n (++) Own Address 1\r\n (++) Addressing mode (Master, Slave)\r\n (++) Dual Addressing mode\r\n (++) Own Address 2\r\n (++) Own Address 2 Mask\r\n (++) General call mode\r\n (++) Nostretch mode\r\n\r\n (+) Call the function HAL_I2C_DeInit() to restore the default configuration\r\n of the selected I2Cx peripheral.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the I2C according to the specified parameters\r\n * in the I2C_InitTypeDef and initialize the associated handle.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Init(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Check the I2C handle allocation */\r\n if (hi2c == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_INSTANCE(hi2c->Instance));\r\n assert_param(IS_I2C_OWN_ADDRESS1(hi2c->Init.OwnAddress1));\r\n assert_param(IS_I2C_ADDRESSING_MODE(hi2c->Init.AddressingMode));\r\n assert_param(IS_I2C_DUAL_ADDRESS(hi2c->Init.DualAddressMode));\r\n assert_param(IS_I2C_OWN_ADDRESS2(hi2c->Init.OwnAddress2));\r\n assert_param(IS_I2C_OWN_ADDRESS2_MASK(hi2c->Init.OwnAddress2Masks));\r\n assert_param(IS_I2C_GENERAL_CALL(hi2c->Init.GeneralCallMode));\r\n assert_param(IS_I2C_NO_STRETCH(hi2c->Init.NoStretchMode));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n hi2c->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n /* Init the I2C Callback settings */\r\n hi2c->MasterTxCpltCallback = HAL_I2C_MasterTxCpltCallback; /* Legacy weak MasterTxCpltCallback */\r\n hi2c->MasterRxCpltCallback = HAL_I2C_MasterRxCpltCallback; /* Legacy weak MasterRxCpltCallback */\r\n hi2c->SlaveTxCpltCallback = HAL_I2C_SlaveTxCpltCallback; /* Legacy weak SlaveTxCpltCallback */\r\n hi2c->SlaveRxCpltCallback = HAL_I2C_SlaveRxCpltCallback; /* Legacy weak SlaveRxCpltCallback */\r\n hi2c->ListenCpltCallback = HAL_I2C_ListenCpltCallback; /* Legacy weak ListenCpltCallback */\r\n hi2c->MemTxCpltCallback = HAL_I2C_MemTxCpltCallback; /* Legacy weak MemTxCpltCallback */\r\n hi2c->MemRxCpltCallback = HAL_I2C_MemRxCpltCallback; /* Legacy weak MemRxCpltCallback */\r\n hi2c->ErrorCallback = HAL_I2C_ErrorCallback; /* Legacy weak ErrorCallback */\r\n hi2c->AbortCpltCallback = HAL_I2C_AbortCpltCallback; /* Legacy weak AbortCpltCallback */\r\n hi2c->AddrCallback = HAL_I2C_AddrCallback; /* Legacy weak AddrCallback */\r\n\r\n if (hi2c->MspInitCallback == NULL)\r\n {\r\n hi2c->MspInitCallback = HAL_I2C_MspInit; /* Legacy weak MspInit */\r\n }\r\n\r\n /* Init the low level hardware : GPIO, CLOCK, CORTEX...etc */\r\n hi2c->MspInitCallback(hi2c);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, CORTEX...etc */\r\n HAL_I2C_MspInit(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the selected I2C peripheral */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n /*---------------------------- I2Cx TIMINGR Configuration ------------------*/\r\n /* Configure I2Cx: Frequency range */\r\n hi2c->Instance->TIMINGR = hi2c->Init.Timing & TIMING_CLEAR_MASK;\r\n\r\n /*---------------------------- I2Cx OAR1 Configuration ---------------------*/\r\n /* Disable Own Address1 before set the Own Address1 configuration */\r\n hi2c->Instance->OAR1 &= ~I2C_OAR1_OA1EN;\r\n\r\n /* Configure I2Cx: Own Address1 and ack own address1 mode */\r\n if (hi2c->Init.AddressingMode == I2C_ADDRESSINGMODE_7BIT)\r\n {\r\n hi2c->Instance->OAR1 = (I2C_OAR1_OA1EN | hi2c->Init.OwnAddress1);\r\n }\r\n else /* I2C_ADDRESSINGMODE_10BIT */\r\n {\r\n hi2c->Instance->OAR1 = (I2C_OAR1_OA1EN | I2C_OAR1_OA1MODE | hi2c->Init.OwnAddress1);\r\n }\r\n\r\n /*---------------------------- I2Cx CR2 Configuration ----------------------*/\r\n /* Configure I2Cx: Addressing Master mode */\r\n if (hi2c->Init.AddressingMode == I2C_ADDRESSINGMODE_10BIT)\r\n {\r\n hi2c->Instance->CR2 = (I2C_CR2_ADD10);\r\n }\r\n /* Enable the AUTOEND by default, and enable NACK (should be disable only during Slave process */\r\n hi2c->Instance->CR2 |= (I2C_CR2_AUTOEND | I2C_CR2_NACK);\r\n\r\n /*---------------------------- I2Cx OAR2 Configuration ---------------------*/\r\n /* Disable Own Address2 before set the Own Address2 configuration */\r\n hi2c->Instance->OAR2 &= ~I2C_DUALADDRESS_ENABLE;\r\n\r\n /* Configure I2Cx: Dual mode and Own Address2 */\r\n hi2c->Instance->OAR2 = (hi2c->Init.DualAddressMode | hi2c->Init.OwnAddress2 | (hi2c->Init.OwnAddress2Masks << 8));\r\n\r\n /*---------------------------- I2Cx CR1 Configuration ----------------------*/\r\n /* Configure I2Cx: Generalcall and NoStretch mode */\r\n hi2c->Instance->CR1 = (hi2c->Init.GeneralCallMode | hi2c->Init.NoStretchMode);\r\n\r\n /* Enable the selected I2C peripheral */\r\n __HAL_I2C_ENABLE(hi2c);\r\n\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the I2C peripheral.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_DeInit(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Check the I2C handle allocation */\r\n if (hi2c == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_INSTANCE(hi2c->Instance));\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the I2C Peripheral Clock */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n if (hi2c->MspDeInitCallback == NULL)\r\n {\r\n hi2c->MspDeInitCallback = HAL_I2C_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n hi2c->MspDeInitCallback(hi2c);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_I2C_MspDeInit(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n hi2c->State = HAL_I2C_STATE_RESET;\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the I2C MSP.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MspInit(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the I2C MSP.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MspDeInit(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User I2C Callback\r\n * To be used instead of the weak predefined callback\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_I2C_MASTER_TX_COMPLETE_CB_ID Master Tx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_MASTER_RX_COMPLETE_CB_ID Master Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_SLAVE_TX_COMPLETE_CB_ID Slave Tx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_SLAVE_RX_COMPLETE_CB_ID Slave Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_LISTEN_COMPLETE_CB_ID Listen Complete callback ID\r\n * @arg @ref HAL_I2C_MEM_TX_COMPLETE_CB_ID Memory Tx Transfer callback ID\r\n * @arg @ref HAL_I2C_MEM_RX_COMPLETE_CB_ID Memory Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_ERROR_CB_ID Error callback ID\r\n * @arg @ref HAL_I2C_ABORT_CB_ID Abort callback ID\r\n * @arg @ref HAL_I2C_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_I2C_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @param pCallback pointer to the Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_RegisterCallback(I2C_HandleTypeDef *hi2c, HAL_I2C_CallbackIDTypeDef CallbackID, pI2C_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if (HAL_I2C_STATE_READY == hi2c->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_I2C_MASTER_TX_COMPLETE_CB_ID :\r\n hi2c->MasterTxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MASTER_RX_COMPLETE_CB_ID :\r\n hi2c->MasterRxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_SLAVE_TX_COMPLETE_CB_ID :\r\n hi2c->SlaveTxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_SLAVE_RX_COMPLETE_CB_ID :\r\n hi2c->SlaveRxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_LISTEN_COMPLETE_CB_ID :\r\n hi2c->ListenCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MEM_TX_COMPLETE_CB_ID :\r\n hi2c->MemTxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MEM_RX_COMPLETE_CB_ID :\r\n hi2c->MemRxCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_ERROR_CB_ID :\r\n hi2c->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_ABORT_CB_ID :\r\n hi2c->AbortCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MSPINIT_CB_ID :\r\n hi2c->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MSPDEINIT_CB_ID :\r\n hi2c->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_I2C_STATE_RESET == hi2c->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_I2C_MSPINIT_CB_ID :\r\n hi2c->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_I2C_MSPDEINIT_CB_ID :\r\n hi2c->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hi2c);\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister an I2C Callback\r\n * I2C callback is redirected to the weak predefined callback\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_I2C_MASTER_TX_COMPLETE_CB_ID Master Tx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_MASTER_RX_COMPLETE_CB_ID Master Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_SLAVE_TX_COMPLETE_CB_ID Slave Tx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_SLAVE_RX_COMPLETE_CB_ID Slave Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_LISTEN_COMPLETE_CB_ID Listen Complete callback ID\r\n * @arg @ref HAL_I2C_MEM_TX_COMPLETE_CB_ID Memory Tx Transfer callback ID\r\n * @arg @ref HAL_I2C_MEM_RX_COMPLETE_CB_ID Memory Rx Transfer completed callback ID\r\n * @arg @ref HAL_I2C_ERROR_CB_ID Error callback ID\r\n * @arg @ref HAL_I2C_ABORT_CB_ID Abort callback ID\r\n * @arg @ref HAL_I2C_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_I2C_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_UnRegisterCallback(I2C_HandleTypeDef *hi2c, HAL_I2C_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if (HAL_I2C_STATE_READY == hi2c->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_I2C_MASTER_TX_COMPLETE_CB_ID :\r\n hi2c->MasterTxCpltCallback = HAL_I2C_MasterTxCpltCallback; /* Legacy weak MasterTxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_MASTER_RX_COMPLETE_CB_ID :\r\n hi2c->MasterRxCpltCallback = HAL_I2C_MasterRxCpltCallback; /* Legacy weak MasterRxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_SLAVE_TX_COMPLETE_CB_ID :\r\n hi2c->SlaveTxCpltCallback = HAL_I2C_SlaveTxCpltCallback; /* Legacy weak SlaveTxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_SLAVE_RX_COMPLETE_CB_ID :\r\n hi2c->SlaveRxCpltCallback = HAL_I2C_SlaveRxCpltCallback; /* Legacy weak SlaveRxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_LISTEN_COMPLETE_CB_ID :\r\n hi2c->ListenCpltCallback = HAL_I2C_ListenCpltCallback; /* Legacy weak ListenCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_MEM_TX_COMPLETE_CB_ID :\r\n hi2c->MemTxCpltCallback = HAL_I2C_MemTxCpltCallback; /* Legacy weak MemTxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_MEM_RX_COMPLETE_CB_ID :\r\n hi2c->MemRxCpltCallback = HAL_I2C_MemRxCpltCallback; /* Legacy weak MemRxCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_ERROR_CB_ID :\r\n hi2c->ErrorCallback = HAL_I2C_ErrorCallback; /* Legacy weak ErrorCallback */\r\n break;\r\n\r\n case HAL_I2C_ABORT_CB_ID :\r\n hi2c->AbortCpltCallback = HAL_I2C_AbortCpltCallback; /* Legacy weak AbortCpltCallback */\r\n break;\r\n\r\n case HAL_I2C_MSPINIT_CB_ID :\r\n hi2c->MspInitCallback = HAL_I2C_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_I2C_MSPDEINIT_CB_ID :\r\n hi2c->MspDeInitCallback = HAL_I2C_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_I2C_STATE_RESET == hi2c->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_I2C_MSPINIT_CB_ID :\r\n hi2c->MspInitCallback = HAL_I2C_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_I2C_MSPDEINIT_CB_ID :\r\n hi2c->MspDeInitCallback = HAL_I2C_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hi2c);\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Register the Slave Address Match I2C Callback\r\n * To be used instead of the weak HAL_I2C_AddrCallback() predefined callback\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pCallback pointer to the Address Match Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_RegisterAddrCallback(I2C_HandleTypeDef *hi2c, pI2C_AddrCallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if (HAL_I2C_STATE_READY == hi2c->State)\r\n {\r\n hi2c->AddrCallback = pCallback;\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hi2c);\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief UnRegister the Slave Address Match I2C Callback\r\n * Info Ready I2C Callback is redirected to the weak HAL_I2C_AddrCallback() predefined callback\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_UnRegisterAddrCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if (HAL_I2C_STATE_READY == hi2c->State)\r\n {\r\n hi2c->AddrCallback = HAL_I2C_AddrCallback; /* Legacy weak AddrCallback */\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hi2c);\r\n return status;\r\n}\r\n\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_Exported_Functions_Group2 Input and Output operation functions\r\n * @brief Data transfers functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the I2C data\r\n transfers.\r\n\r\n (#) There are two modes of transfer:\r\n (++) Blocking mode : The communication is performed in the polling mode.\r\n The status of all data processing is returned by the same function\r\n after finishing transfer.\r\n (++) No-Blocking mode : The communication is performed using Interrupts\r\n or DMA. These functions return the status of the transfer startup.\r\n The end of the data processing will be indicated through the\r\n dedicated I2C IRQ when using Interrupt mode or the DMA IRQ when\r\n using DMA mode.\r\n\r\n (#) Blocking mode functions are :\r\n (++) HAL_I2C_Master_Transmit()\r\n (++) HAL_I2C_Master_Receive()\r\n (++) HAL_I2C_Slave_Transmit()\r\n (++) HAL_I2C_Slave_Receive()\r\n (++) HAL_I2C_Mem_Write()\r\n (++) HAL_I2C_Mem_Read()\r\n (++) HAL_I2C_IsDeviceReady()\r\n\r\n (#) No-Blocking mode functions with Interrupt are :\r\n (++) HAL_I2C_Master_Transmit_IT()\r\n (++) HAL_I2C_Master_Receive_IT()\r\n (++) HAL_I2C_Slave_Transmit_IT()\r\n (++) HAL_I2C_Slave_Receive_IT()\r\n (++) HAL_I2C_Mem_Write_IT()\r\n (++) HAL_I2C_Mem_Read_IT()\r\n (++) HAL_I2C_Master_Seq_Transmit_IT()\r\n (++) HAL_I2C_Master_Seq_Receive_IT()\r\n (++) HAL_I2C_Slave_Seq_Transmit_IT()\r\n (++) HAL_I2C_Slave_Seq_Receive_IT()\r\n (++) HAL_I2C_EnableListen_IT()\r\n (++) HAL_I2C_DisableListen_IT()\r\n (++) HAL_I2C_Master_Abort_IT()\r\n\r\n (#) No-Blocking mode functions with DMA are :\r\n (++) HAL_I2C_Master_Transmit_DMA()\r\n (++) HAL_I2C_Master_Receive_DMA()\r\n (++) HAL_I2C_Slave_Transmit_DMA()\r\n (++) HAL_I2C_Slave_Receive_DMA()\r\n (++) HAL_I2C_Mem_Write_DMA()\r\n (++) HAL_I2C_Mem_Read_DMA()\r\n (++) HAL_I2C_Master_Seq_Transmit_DMA()\r\n (++) HAL_I2C_Master_Seq_Receive_DMA()\r\n (++) HAL_I2C_Slave_Seq_Transmit_DMA()\r\n (++) HAL_I2C_Slave_Seq_Receive_DMA()\r\n\r\n (#) A set of Transfer Complete Callbacks are provided in non Blocking mode:\r\n (++) HAL_I2C_MasterTxCpltCallback()\r\n (++) HAL_I2C_MasterRxCpltCallback()\r\n (++) HAL_I2C_SlaveTxCpltCallback()\r\n (++) HAL_I2C_SlaveRxCpltCallback()\r\n (++) HAL_I2C_MemTxCpltCallback()\r\n (++) HAL_I2C_MemRxCpltCallback()\r\n (++) HAL_I2C_AddrCallback()\r\n (++) HAL_I2C_ListenCpltCallback()\r\n (++) HAL_I2C_ErrorCallback()\r\n (++) HAL_I2C_AbortCpltCallback()\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Transmits in master mode an amount of data in blocking mode.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, I2C_TIMEOUT_BUSY, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_GENERATE_START_WRITE);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_WRITE);\r\n }\r\n\r\n while (hi2c->XferCount > 0U)\r\n {\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Write data to TXDR */\r\n hi2c->Instance->TXDR = *hi2c->pBuffPtr;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n hi2c->XferSize--;\r\n\r\n if ((hi2c->XferCount != 0U) && (hi2c->XferSize == 0U))\r\n {\r\n /* Wait until TCR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TCR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n }\r\n }\r\n\r\n /* No need to Check TC flag, with AUTOEND mode the stop is automatically generated */\r\n /* Wait until STOPF flag is set */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receives in master mode an amount of data in blocking mode.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, I2C_TIMEOUT_BUSY, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_GENERATE_START_READ);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_READ);\r\n }\r\n\r\n while (hi2c->XferCount > 0U)\r\n {\r\n /* Wait until RXNE flag is set */\r\n if (I2C_WaitOnRXNEFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n\r\n if ((hi2c->XferCount != 0U) && (hi2c->XferSize == 0U))\r\n {\r\n /* Wait until TCR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TCR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n }\r\n }\r\n\r\n /* No need to Check TC flag, with AUTOEND mode the stop is automatically generated */\r\n /* Wait until STOPF flag is set */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmits in slave mode an amount of data in blocking mode.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Wait until ADDR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_ADDR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear ADDR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n\r\n /* If 10bit addressing mode is selected */\r\n if (hi2c->Init.AddressingMode == I2C_ADDRESSINGMODE_10BIT)\r\n {\r\n /* Wait until ADDR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_ADDR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear ADDR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n }\r\n\r\n /* Wait until DIR flag is set Transmitter mode */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_DIR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n while (hi2c->XferCount > 0U)\r\n {\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Write data to TXDR */\r\n hi2c->Instance->TXDR = *hi2c->pBuffPtr;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n }\r\n\r\n /* Wait until STOP flag is set */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n if (hi2c->ErrorCode == HAL_I2C_ERROR_AF)\r\n {\r\n /* Normal use case for Transmitter mode */\r\n /* A NACK is generated to confirm the end of transfer */\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Clear STOP flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Wait until BUSY flag is reset */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receive in slave mode an amount of data in blocking mode\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Wait until ADDR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_ADDR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear ADDR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n\r\n /* Wait until DIR flag is reset Receiver mode */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_DIR, SET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n while (hi2c->XferCount > 0U)\r\n {\r\n /* Wait until RXNE flag is set */\r\n if (I2C_WaitOnRXNEFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n /* Store Last receive data if any */\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_RXNE) == SET)\r\n {\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n }\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n }\r\n\r\n /* Wait until STOP flag is set */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Wait until BUSY flag is reset */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmit in master mode an amount of data in non-blocking mode with Interrupt\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t xfermode;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_WRITE);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receive in master mode an amount of data in non-blocking mode with Interrupt\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t xfermode;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_READ);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, RXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmit in slave mode an amount of data in non-blocking mode with Interrupt\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size)\r\n{\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT | I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receive in slave mode an amount of data in non-blocking mode with Interrupt\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size)\r\n{\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, RXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT | I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmit in master mode an amount of data in non-blocking mode with DMA\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t xfermode;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n if (hi2c->XferSize > 0U)\r\n {\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmatx->XferCpltCallback = I2C_DMAMasterTransmitCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmatx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmatx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)pData, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_WRITE);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Update Transfer ISR function pointer */\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and generate START condition */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_WRITE);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receive in master mode an amount of data in non-blocking mode with DMA\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Receive_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t xfermode;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n if (hi2c->XferSize > 0U)\r\n {\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmarx->XferCpltCallback = I2C_DMAMasterReceiveCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmarx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmarx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)pData, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Send Slave Address */\r\n /* Set NBYTES to read and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_READ);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Update Transfer ISR function pointer */\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to read and generate START condition */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_READ);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmit in slave mode an amount of data in non-blocking mode with DMA\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size)\r\n{\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Slave_ISR_DMA;\r\n\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmatx->XferCpltCallback = I2C_DMASlaveTransmitCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmatx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmatx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)pData, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, STOP, NACK, ADDR interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Receive in slave mode an amount of data in non-blocking mode with DMA\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Receive_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size)\r\n{\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Slave_ISR_DMA;\r\n\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmarx->XferCpltCallback = I2C_DMASlaveReceiveCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmarx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmarx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)pData, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, STOP, NACK, ADDR interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n/**\r\n * @brief Write an amount of data in blocking mode to a specific memory address\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, I2C_TIMEOUT_BUSY, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryWrite(hi2c, DevAddress, MemAddress, MemAddSize, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n\r\n do\r\n {\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Write data to TXDR */\r\n hi2c->Instance->TXDR = *hi2c->pBuffPtr;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n hi2c->XferSize--;\r\n\r\n if ((hi2c->XferCount != 0U) && (hi2c->XferSize == 0U))\r\n {\r\n /* Wait until TCR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TCR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n }\r\n\r\n }\r\n while (hi2c->XferCount > 0U);\r\n\r\n /* No need to Check TC flag, with AUTOEND mode the stop is automatically generated */\r\n /* Wait until STOPF flag is reset */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Read an amount of data in blocking mode from a specific memory address\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_BUSY, SET, I2C_TIMEOUT_BUSY, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryRead(hi2c, DevAddress, MemAddress, MemAddSize, Timeout, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_GENERATE_START_READ);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_READ);\r\n }\r\n\r\n do\r\n {\r\n /* Wait until RXNE flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_RXNE, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n\r\n if ((hi2c->XferCount != 0U) && (hi2c->XferSize == 0U))\r\n {\r\n /* Wait until TCR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TCR, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t) hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n }\r\n }\r\n while (hi2c->XferCount > 0U);\r\n\r\n /* No need to Check TC flag, with AUTOEND mode the stop is automatically generated */\r\n /* Wait until STOPF flag is reset */\r\n if (I2C_WaitOnSTOPFlagUntilTimeout(hi2c, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n/**\r\n * @brief Write an amount of data in non-blocking mode with Interrupt to a specific memory address\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t tickstart;\r\n uint32_t xfermode;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryWrite(hi2c, DevAddress, MemAddress, MemAddSize, I2C_TIMEOUT_FLAG, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_NO_STARTSTOP);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Read an amount of data in non-blocking mode with Interrupt from a specific memory address\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t tickstart;\r\n uint32_t xfermode;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryRead(hi2c, DevAddress, MemAddress, MemAddSize, I2C_TIMEOUT_FLAG, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_READ);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n\r\n /* Enable ERR, TC, STOP, NACK, RXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n/**\r\n * @brief Write an amount of data in non-blocking mode with DMA to a specific memory address\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Write_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t tickstart;\r\n uint32_t xfermode;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryWrite(hi2c, DevAddress, MemAddress, MemAddSize, I2C_TIMEOUT_FLAG, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmatx->XferCpltCallback = I2C_DMAMasterTransmitCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmatx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmatx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)pData, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_NO_STARTSTOP);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Reads an amount of data in non-blocking mode with DMA from a specific memory address.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be read\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Mem_Read_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint8_t *pData, uint16_t Size)\r\n{\r\n uint32_t tickstart;\r\n uint32_t xfermode;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_MEMADD_SIZE(MemAddSize));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Init tickstart for timeout management*/\r\n tickstart = HAL_GetTick();\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MEM;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n\r\n /* Send Slave Address and Memory Address */\r\n if (I2C_RequestMemoryRead(hi2c, DevAddress, MemAddress, MemAddSize, I2C_TIMEOUT_FLAG, tickstart) != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmarx->XferCpltCallback = I2C_DMAMasterReceiveCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmarx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmarx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)pData, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Set NBYTES to write and reload if hi2c->XferCount > MAX_NBYTE_SIZE and generate RESTART */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, I2C_GENERATE_START_READ);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks if target device is ready for communication.\r\n * @note This function is used with Memory devices\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param Trials Number of trials\r\n * @param Timeout Timeout duration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_IsDeviceReady(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint32_t Trials, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n __IO uint32_t I2C_Trials = 0UL;\r\n\r\n FlagStatus tmp1;\r\n FlagStatus tmp2;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_BUSY) == SET)\r\n {\r\n return HAL_BUSY;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n do\r\n {\r\n /* Generate Start */\r\n hi2c->Instance->CR2 = I2C_GENERATE_START(hi2c->Init.AddressingMode, DevAddress);\r\n\r\n /* No need to Check TC flag, with AUTOEND mode the stop is automatically generated */\r\n /* Wait until STOPF flag is set or a NACK flag is set*/\r\n tickstart = HAL_GetTick();\r\n\r\n tmp1 = __HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_STOPF);\r\n tmp2 = __HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n while ((tmp1 == RESET) && (tmp2 == RESET))\r\n {\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmp1 = __HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_STOPF);\r\n tmp2 = __HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_AF);\r\n }\r\n\r\n /* Check if the NACKF flag has not been set */\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_AF) == RESET)\r\n {\r\n /* Wait until STOPF flag is reset */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_STOPF, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Device is ready */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /* Wait until STOPF flag is reset */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_STOPF, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Clear STOP Flag, auto generated with autoend*/\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n }\r\n\r\n /* Check if the maximum allowed number of trials has been reached */\r\n if (I2C_Trials == Trials)\r\n {\r\n /* Generate Stop */\r\n hi2c->Instance->CR2 |= I2C_CR2_STOP;\r\n\r\n /* Wait until STOPF flag is reset */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_STOPF, RESET, Timeout, tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n }\r\n\r\n /* Increment Trials */\r\n I2C_Trials++;\r\n }\r\n while (I2C_Trials < Trials);\r\n\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential transmit in master I2C mode an amount of data in non-blocking mode with Interrupt.\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Transmit_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n uint32_t xfermode;\r\n uint32_t xferrequest = I2C_GENERATE_START_WRITE;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* If hi2c->XferCount > MAX_NBYTE_SIZE, use reload mode */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = hi2c->XferOptions;\r\n }\r\n\r\n /* If transfer direction not change and there is no request to start another frame, do not generate Restart Condition */\r\n /* Mean Previous state is same as current state */\r\n if ((hi2c->PreviousState == I2C_STATE_MASTER_BUSY_TX) && (IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(XferOptions) == 0))\r\n {\r\n xferrequest = I2C_NO_STARTSTOP;\r\n }\r\n else\r\n {\r\n /* Convert OTHER_xxx XferOptions if any */\r\n I2C_ConvertOtherXferOptions(hi2c);\r\n\r\n /* Update xfermode accordingly if no reload is necessary */\r\n if (hi2c->XferCount < MAX_NBYTE_SIZE)\r\n {\r\n xfermode = hi2c->XferOptions;\r\n }\r\n }\r\n\r\n /* Send Slave Address and set NBYTES to write */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, xferrequest);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential transmit in master I2C mode an amount of data in non-blocking mode with DMA.\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n uint32_t xfermode;\r\n uint32_t xferrequest = I2C_GENERATE_START_WRITE;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n /* If hi2c->XferCount > MAX_NBYTE_SIZE, use reload mode */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = hi2c->XferOptions;\r\n }\r\n\r\n /* If transfer direction not change and there is no request to start another frame, do not generate Restart Condition */\r\n /* Mean Previous state is same as current state */\r\n if ((hi2c->PreviousState == I2C_STATE_MASTER_BUSY_TX) && (IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(XferOptions) == 0))\r\n {\r\n xferrequest = I2C_NO_STARTSTOP;\r\n }\r\n else\r\n {\r\n /* Convert OTHER_xxx XferOptions if any */\r\n I2C_ConvertOtherXferOptions(hi2c);\r\n\r\n /* Update xfermode accordingly if no reload is necessary */\r\n if (hi2c->XferCount < MAX_NBYTE_SIZE)\r\n {\r\n xfermode = hi2c->XferOptions;\r\n }\r\n }\r\n\r\n if (hi2c->XferSize > 0U)\r\n {\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmatx->XferCpltCallback = I2C_DMAMasterTransmitCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmatx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmatx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)pData, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Send Slave Address and set NBYTES to write */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, xferrequest);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Update Transfer ISR function pointer */\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to write and generate START condition */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_WRITE);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential receive in master I2C mode an amount of data in non-blocking mode with Interrupt\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Receive_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n uint32_t xfermode;\r\n uint32_t xferrequest = I2C_GENERATE_START_READ;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* If hi2c->XferCount > MAX_NBYTE_SIZE, use reload mode */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = hi2c->XferOptions;\r\n }\r\n\r\n /* If transfer direction not change and there is no request to start another frame, do not generate Restart Condition */\r\n /* Mean Previous state is same as current state */\r\n if ((hi2c->PreviousState == I2C_STATE_MASTER_BUSY_RX) && (IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(XferOptions) == 0))\r\n {\r\n xferrequest = I2C_NO_STARTSTOP;\r\n }\r\n else\r\n {\r\n /* Convert OTHER_xxx XferOptions if any */\r\n I2C_ConvertOtherXferOptions(hi2c);\r\n\r\n /* Update xfermode accordingly if no reload is necessary */\r\n if (hi2c->XferCount < MAX_NBYTE_SIZE)\r\n {\r\n xfermode = hi2c->XferOptions;\r\n }\r\n }\r\n\r\n /* Send Slave Address and set NBYTES to read */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, xferrequest);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential receive in master I2C mode an amount of data in non-blocking mode with DMA\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Seq_Receive_DMA(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n uint32_t xfermode;\r\n uint32_t xferrequest = I2C_GENERATE_START_READ;\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX;\r\n hi2c->Mode = HAL_I2C_MODE_MASTER;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Master_ISR_DMA;\r\n\r\n /* If hi2c->XferCount > MAX_NBYTE_SIZE, use reload mode */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n xfermode = hi2c->XferOptions;\r\n }\r\n\r\n /* If transfer direction not change and there is no request to start another frame, do not generate Restart Condition */\r\n /* Mean Previous state is same as current state */\r\n if ((hi2c->PreviousState == I2C_STATE_MASTER_BUSY_RX) && (IS_I2C_TRANSFER_OTHER_OPTIONS_REQUEST(XferOptions) == 0))\r\n {\r\n xferrequest = I2C_NO_STARTSTOP;\r\n }\r\n else\r\n {\r\n /* Convert OTHER_xxx XferOptions if any */\r\n I2C_ConvertOtherXferOptions(hi2c);\r\n\r\n /* Update xfermode accordingly if no reload is necessary */\r\n if (hi2c->XferCount < MAX_NBYTE_SIZE)\r\n {\r\n xfermode = hi2c->XferOptions;\r\n }\r\n }\r\n\r\n if (hi2c->XferSize > 0U)\r\n {\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmarx->XferCpltCallback = I2C_DMAMasterReceiveCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmarx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmarx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)pData, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Send Slave Address and set NBYTES to read */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, xfermode, xferrequest);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR and NACK interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_ERROR_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Update Transfer ISR function pointer */\r\n hi2c->XferISR = I2C_Master_ISR_IT;\r\n\r\n /* Send Slave Address */\r\n /* Set NBYTES to read and generate START condition */\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_GENERATE_START_READ);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, TC, STOP, NACK, TXI interrupt */\r\n /* possible to enable all of these */\r\n /* I2C_IT_ERRI | I2C_IT_TCI| I2C_IT_STOPI| I2C_IT_NACKI | I2C_IT_ADDRI | I2C_IT_RXI | I2C_IT_TXI */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n }\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential transmit in slave/device I2C mode an amount of data in non-blocking mode with Interrupt\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Transmit_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) == (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Interrupts, to prevent preemption during treatment in case of multicall */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_TX_IT);\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* I2C cannot manage full duplex exchange so disable previous IT enabled if any */\r\n /* and then toggle the HAL slave RX state to TX state */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_RX_LISTEN)\r\n {\r\n /* Disable associated Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n /* Abort DMA Xfer if any */\r\n if ((hi2c->Instance->CR1 & I2C_CR1_RXDMAEN) == I2C_CR1_RXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmarx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA RX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmarx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmarx->XferAbortCallback(hi2c->hdmarx);\r\n }\r\n }\r\n }\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n\r\n if (I2C_GET_DIR(hi2c) == I2C_DIRECTION_RECEIVE)\r\n {\r\n /* Clear ADDR flag after prepare the transfer parameters */\r\n /* This action will generate an acknowledge to the Master */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* REnable ADDR interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_TX_IT | I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential transmit in slave/device I2C mode an amount of data in non-blocking mode with DMA\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Transmit_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) == (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Disable Interrupts, to prevent preemption during treatment in case of multicall */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_TX_IT);\r\n\r\n /* I2C cannot manage full duplex exchange so disable previous IT enabled if any */\r\n /* and then toggle the HAL slave RX state to TX state */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_RX_LISTEN)\r\n {\r\n /* Disable associated Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n if ((hi2c->Instance->CR1 & I2C_CR1_RXDMAEN) == I2C_CR1_RXDMAEN)\r\n {\r\n /* Abort DMA Xfer if any */\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmarx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA RX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmarx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmarx->XferAbortCallback(hi2c->hdmarx);\r\n }\r\n }\r\n }\r\n }\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN)\r\n {\r\n if ((hi2c->Instance->CR1 & I2C_CR1_TXDMAEN) == I2C_CR1_TXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n /* Abort DMA Xfer if any */\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmatx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA TX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmatx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmatx->XferAbortCallback(hi2c->hdmatx);\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_TX_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Slave_ISR_DMA;\r\n\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmatx->XferCpltCallback = I2C_DMASlaveTransmitCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmatx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmatx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)pData, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Reset XferSize */\r\n hi2c->XferSize = 0;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (I2C_GET_DIR(hi2c) == I2C_DIRECTION_RECEIVE)\r\n {\r\n /* Clear ADDR flag after prepare the transfer parameters */\r\n /* This action will generate an acknowledge to the Master */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* Enable ERR, STOP, NACK, ADDR interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential receive in slave/device I2C mode an amount of data in non-blocking mode with Interrupt\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Receive_IT(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) == (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Interrupts, to prevent preemption during treatment in case of multicall */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_RX_IT);\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* I2C cannot manage full duplex exchange so disable previous IT enabled if any */\r\n /* and then toggle the HAL slave TX state to RX state */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN)\r\n {\r\n /* Disable associated Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n if ((hi2c->Instance->CR1 & I2C_CR1_TXDMAEN) == I2C_CR1_TXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n /* Abort DMA Xfer if any */\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmatx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA TX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmatx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmatx->XferAbortCallback(hi2c->hdmatx);\r\n }\r\n }\r\n }\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n\r\n if (I2C_GET_DIR(hi2c) == I2C_DIRECTION_TRANSMIT)\r\n {\r\n /* Clear ADDR flag after prepare the transfer parameters */\r\n /* This action will generate an acknowledge to the Master */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* REnable ADDR interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT | I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sequential receive in slave/device I2C mode an amount of data in non-blocking mode with DMA\r\n * @note This interface allow to manage repeated start condition when a direction change during transfer\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param pData Pointer to data buffer\r\n * @param Size Amount of data to be sent\r\n * @param XferOptions Options of Transfer, value of @ref I2C_XFEROPTIONS\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Slave_Seq_Receive_DMA(I2C_HandleTypeDef *hi2c, uint8_t *pData, uint16_t Size, uint32_t XferOptions)\r\n{\r\n HAL_StatusTypeDef dmaxferstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_TRANSFER_OPTIONS_REQUEST(XferOptions));\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) == (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n if ((pData == NULL) || (Size == 0U))\r\n {\r\n hi2c->ErrorCode = HAL_I2C_ERROR_INVALID_PARAM;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Interrupts, to prevent preemption during treatment in case of multicall */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_RX_IT);\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* I2C cannot manage full duplex exchange so disable previous IT enabled if any */\r\n /* and then toggle the HAL slave TX state to RX state */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN)\r\n {\r\n /* Disable associated Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n if ((hi2c->Instance->CR1 & I2C_CR1_TXDMAEN) == I2C_CR1_TXDMAEN)\r\n {\r\n /* Abort DMA Xfer if any */\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmatx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA TX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmatx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmatx->XferAbortCallback(hi2c->hdmatx);\r\n }\r\n }\r\n }\r\n }\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_RX_LISTEN)\r\n {\r\n if ((hi2c->Instance->CR1 & I2C_CR1_RXDMAEN) == I2C_CR1_RXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n /* Abort DMA Xfer if any */\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmarx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Abort DMA RX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmarx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmarx->XferAbortCallback(hi2c->hdmarx);\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY_RX_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_SLAVE;\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n\r\n /* Enable Address Acknowledge */\r\n hi2c->Instance->CR2 &= ~I2C_CR2_NACK;\r\n\r\n /* Prepare transfer parameters */\r\n hi2c->pBuffPtr = pData;\r\n hi2c->XferCount = Size;\r\n hi2c->XferSize = hi2c->XferCount;\r\n hi2c->XferOptions = XferOptions;\r\n hi2c->XferISR = I2C_Slave_ISR_DMA;\r\n\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA transfer complete callback */\r\n hi2c->hdmarx->XferCpltCallback = I2C_DMASlaveReceiveCplt;\r\n\r\n /* Set the DMA error callback */\r\n hi2c->hdmarx->XferErrorCallback = I2C_DMAError;\r\n\r\n /* Set the unused DMA callbacks to NULL */\r\n hi2c->hdmarx->XferHalfCpltCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Enable the DMA channel */\r\n dmaxferstatus = HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)pData, hi2c->XferSize);\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA_PARAM;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (dmaxferstatus == HAL_OK)\r\n {\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Reset XferSize */\r\n hi2c->XferSize = 0;\r\n }\r\n else\r\n {\r\n /* Update I2C state */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Update I2C error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_DMA;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if (I2C_GET_DIR(hi2c) == I2C_DIRECTION_TRANSMIT)\r\n {\r\n /* Clear ADDR flag after prepare the transfer parameters */\r\n /* This action will generate an acknowledge to the Master */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n /* REnable ADDR interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RX_IT | I2C_XFER_LISTEN_IT);\r\n\r\n /* Enable DMA Request */\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the Address listen mode with Interrupt.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_EnableListen_IT(I2C_HandleTypeDef *hi2c)\r\n{\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n\r\n /* Enable the Address Match interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the Address listen mode with Interrupt.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_DisableListen_IT(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Declaration of tmp to prevent undefined behavior of volatile usage */\r\n uint32_t tmp;\r\n\r\n /* Disable Address listen mode only if a transfer is not ongoing */\r\n if (hi2c->State == HAL_I2C_STATE_LISTEN)\r\n {\r\n tmp = (uint32_t)(hi2c->State) & I2C_STATE_MSK;\r\n hi2c->PreviousState = tmp | (uint32_t)(hi2c->Mode);\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Disable the Address Match interrupt */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Abort a master I2C IT or DMA process communication with Interrupt.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2C_Master_Abort_IT(I2C_HandleTypeDef *hi2c, uint16_t DevAddress)\r\n{\r\n if (hi2c->Mode == HAL_I2C_MODE_MASTER)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n /* Set State at HAL_I2C_STATE_ABORT */\r\n hi2c->State = HAL_I2C_STATE_ABORT;\r\n\r\n /* Set NBYTES to 1 to generate a dummy read on I2C peripheral */\r\n /* Set AUTOEND mode, this will generate a NACK then STOP condition to abort the current transfer */\r\n I2C_TransferConfig(hi2c, DevAddress, 1, I2C_AUTOEND_MODE, I2C_GENERATE_STOP);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Note : The I2C interrupts must be enabled after unlocking current process\r\n to avoid the risk of I2C interrupt handle execution before current\r\n process unlock */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_CPLT_IT);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /* Wrong usage of abort function */\r\n /* This function should be used only in case of abort monitored by master device */\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_IRQ_Handler_and_Callbacks IRQ Handler and Callbacks\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function handles I2C event interrupt request.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\nvoid HAL_I2C_EV_IRQHandler(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Get current IT Flags and IT sources value */\r\n uint32_t itflags = READ_REG(hi2c->Instance->ISR);\r\n uint32_t itsources = READ_REG(hi2c->Instance->CR1);\r\n\r\n /* I2C events treatment -------------------------------------*/\r\n if (hi2c->XferISR != NULL)\r\n {\r\n hi2c->XferISR(hi2c, itflags, itsources);\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles I2C error interrupt request.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\nvoid HAL_I2C_ER_IRQHandler(I2C_HandleTypeDef *hi2c)\r\n{\r\n uint32_t itflags = READ_REG(hi2c->Instance->ISR);\r\n uint32_t itsources = READ_REG(hi2c->Instance->CR1);\r\n uint32_t tmperror;\r\n\r\n /* I2C Bus error interrupt occurred ------------------------------------*/\r\n if ((I2C_CHECK_FLAG(itflags, I2C_FLAG_BERR) != RESET) && (I2C_CHECK_IT_SOURCE(itsources, I2C_IT_ERRI) != RESET))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_BERR;\r\n\r\n /* Clear BERR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_BERR);\r\n }\r\n\r\n /* I2C Over-Run/Under-Run interrupt occurred ----------------------------------------*/\r\n if ((I2C_CHECK_FLAG(itflags, I2C_FLAG_OVR) != RESET) && (I2C_CHECK_IT_SOURCE(itsources, I2C_IT_ERRI) != RESET))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_OVR;\r\n\r\n /* Clear OVR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_OVR);\r\n }\r\n\r\n /* I2C Arbitration Loss error interrupt occurred -------------------------------------*/\r\n if ((I2C_CHECK_FLAG(itflags, I2C_FLAG_ARLO) != RESET) && (I2C_CHECK_IT_SOURCE(itsources, I2C_IT_ERRI) != RESET))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_ARLO;\r\n\r\n /* Clear ARLO flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ARLO);\r\n }\r\n\r\n /* Store current volatile hi2c->ErrorCode, misra rule */\r\n tmperror = hi2c->ErrorCode;\r\n\r\n /* Call the Error Callback in case of Error detected */\r\n if ((tmperror & (HAL_I2C_ERROR_BERR | HAL_I2C_ERROR_OVR | HAL_I2C_ERROR_ARLO)) != HAL_I2C_ERROR_NONE)\r\n {\r\n I2C_ITError(hi2c, tmperror);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Master Tx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MasterTxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MasterTxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Master Rx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MasterRxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MasterRxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/** @brief Slave Tx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_SlaveTxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_SlaveTxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Slave Rx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_SlaveRxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_SlaveRxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Slave Address Match callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param TransferDirection Master request Transfer Direction (Write/Read), value of @ref I2C_XFERDIRECTION\r\n * @param AddrMatchCode Address Match Code\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_AddrCallback(I2C_HandleTypeDef *hi2c, uint8_t TransferDirection, uint16_t AddrMatchCode)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n UNUSED(TransferDirection);\r\n UNUSED(AddrMatchCode);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_AddrCallback() could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Listen Complete callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_ListenCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_ListenCpltCallback() could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Memory Tx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MemTxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MemTxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Memory Rx Transfer completed callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_MemRxCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_MemRxCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief I2C error callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_ErrorCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_ErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief I2C abort callback.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval None\r\n */\r\n__weak void HAL_I2C_AbortCpltCallback(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hi2c);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_I2C_AbortCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_Exported_Functions_Group3 Peripheral State, Mode and Error functions\r\n * @brief Peripheral State, Mode and Error functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral State, Mode and Error functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection permit to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the I2C handle state.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @retval HAL state\r\n */\r\nHAL_I2C_StateTypeDef HAL_I2C_GetState(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Return I2C handle state */\r\n return hi2c->State;\r\n}\r\n\r\n/**\r\n * @brief Returns the I2C Master, Slave, Memory or no mode.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for I2C module\r\n * @retval HAL mode\r\n */\r\nHAL_I2C_ModeTypeDef HAL_I2C_GetMode(I2C_HandleTypeDef *hi2c)\r\n{\r\n return hi2c->Mode;\r\n}\r\n\r\n/**\r\n* @brief Return the I2C error code.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n* @retval I2C Error Code\r\n*/\r\nuint32_t HAL_I2C_GetError(I2C_HandleTypeDef *hi2c)\r\n{\r\n return hi2c->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup I2C_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Interrupt Sub-Routine which handle the Interrupt Flags Master Mode with Interrupt.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @param ITSources Interrupt sources enabled.\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_Master_ISR_IT(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources)\r\n{\r\n uint16_t devaddress;\r\n uint32_t tmpITFlags = ITFlags;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_AF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_NACKI) != RESET))\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Set corresponding Error Code */\r\n /* No need to generate STOP, it is automatically done */\r\n /* Error callback will be send during stop flag treatment */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_RXNE) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_RXI) != RESET))\r\n {\r\n /* Remove RXNE flag on temporary variable as read done */\r\n tmpITFlags &= ~I2C_FLAG_RXNE;\r\n\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_TXIS) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TXI) != RESET))\r\n {\r\n /* Write data to TXDR */\r\n hi2c->Instance->TXDR = *hi2c->pBuffPtr;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_TCR) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TCI) != RESET))\r\n {\r\n if ((hi2c->XferCount != 0U) && (hi2c->XferSize == 0U))\r\n {\r\n devaddress = (uint16_t)(hi2c->Instance->CR2 & I2C_CR2_SADD);\r\n\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n I2C_TransferConfig(hi2c, devaddress, (uint8_t)hi2c->XferSize, I2C_RELOAD_MODE, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n if (hi2c->XferOptions != I2C_NO_OPTION_FRAME)\r\n {\r\n I2C_TransferConfig(hi2c, devaddress, (uint8_t)hi2c->XferSize, hi2c->XferOptions, I2C_NO_STARTSTOP);\r\n }\r\n else\r\n {\r\n I2C_TransferConfig(hi2c, devaddress, (uint8_t)hi2c->XferSize, I2C_AUTOEND_MODE, I2C_NO_STARTSTOP);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Call TxCpltCallback() if no stop mode is set */\r\n if (I2C_GET_STOP_MODE(hi2c) != I2C_AUTOEND_MODE)\r\n {\r\n /* Call I2C Master Sequential complete process */\r\n I2C_ITMasterSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* Wrong size Status regarding TCR flag event */\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_SIZE);\r\n }\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_TC) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TCI) != RESET))\r\n {\r\n if (hi2c->XferCount == 0U)\r\n {\r\n if (I2C_GET_STOP_MODE(hi2c) != I2C_AUTOEND_MODE)\r\n {\r\n /* Generate a stop condition in case of no transfer option */\r\n if (hi2c->XferOptions == I2C_NO_OPTION_FRAME)\r\n {\r\n /* Generate Stop */\r\n hi2c->Instance->CR2 |= I2C_CR2_STOP;\r\n }\r\n else\r\n {\r\n /* Call I2C Master Sequential complete process */\r\n I2C_ITMasterSeqCplt(hi2c);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Wrong size Status regarding TC flag event */\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_SIZE);\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_STOPF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_STOPI) != RESET))\r\n {\r\n /* Call I2C Master complete process */\r\n I2C_ITMasterCplt(hi2c, tmpITFlags);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Interrupt Sub-Routine which handle the Interrupt Flags Slave Mode with Interrupt.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @param ITSources Interrupt sources enabled.\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_Slave_ISR_IT(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources)\r\n{\r\n uint32_t tmpoptions = hi2c->XferOptions;\r\n uint32_t tmpITFlags = ITFlags;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Check if STOPF is set */\r\n if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_STOPF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_STOPI) != RESET))\r\n {\r\n /* Call I2C Slave complete process */\r\n I2C_ITSlaveCplt(hi2c, tmpITFlags);\r\n }\r\n\r\n if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_AF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_NACKI) != RESET))\r\n {\r\n /* Check that I2C transfer finished */\r\n /* if yes, normal use case, a NACK is sent by the MASTER when Transfer is finished */\r\n /* Mean XferCount == 0*/\r\n /* So clear Flag NACKF only */\r\n if (hi2c->XferCount == 0U)\r\n {\r\n if ((hi2c->State == HAL_I2C_STATE_LISTEN) && (tmpoptions == I2C_FIRST_AND_LAST_FRAME)) /* Same action must be done for (tmpoptions == I2C_LAST_FRAME) which removed for Warning[Pa134]: left and right operands are identical */\r\n {\r\n /* Call I2C Listen complete process */\r\n I2C_ITListenCplt(hi2c, tmpITFlags);\r\n }\r\n else if ((hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN) && (tmpoptions != I2C_NO_OPTION_FRAME))\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n\r\n /* Last Byte is Transmitted */\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n }\r\n }\r\n else\r\n {\r\n /* if no, error use case, a Non-Acknowledge of last Data is generated by the MASTER*/\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Set ErrorCode corresponding to a Non-Acknowledge */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n\r\n if ((tmpoptions == I2C_FIRST_FRAME) || (tmpoptions == I2C_NEXT_FRAME))\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, hi2c->ErrorCode);\r\n }\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_RXNE) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_RXI) != RESET))\r\n {\r\n if (hi2c->XferCount > 0U)\r\n {\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n }\r\n\r\n if ((hi2c->XferCount == 0U) && \\\r\n (tmpoptions != I2C_NO_OPTION_FRAME))\r\n {\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_ADDR) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_ADDRI) != RESET))\r\n {\r\n I2C_ITAddrCplt(hi2c, tmpITFlags);\r\n }\r\n else if ((I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_TXIS) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TXI) != RESET))\r\n {\r\n /* Write data to TXDR only if XferCount not reach \"0\" */\r\n /* A TXIS flag can be set, during STOP treatment */\r\n /* Check if all Datas have already been sent */\r\n /* If it is the case, this last write in TXDR is not sent, correspond to a dummy TXIS event */\r\n if (hi2c->XferCount > 0U)\r\n {\r\n /* Write data to TXDR */\r\n hi2c->Instance->TXDR = *hi2c->pBuffPtr;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n hi2c->XferCount--;\r\n hi2c->XferSize--;\r\n }\r\n else\r\n {\r\n if ((tmpoptions == I2C_NEXT_FRAME) || (tmpoptions == I2C_FIRST_FRAME))\r\n {\r\n /* Last Byte is Transmitted */\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Interrupt Sub-Routine which handle the Interrupt Flags Master Mode with DMA.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @param ITSources Interrupt sources enabled.\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_Master_ISR_DMA(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources)\r\n{\r\n uint16_t devaddress;\r\n uint32_t xfermode;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_AF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_NACKI) != RESET))\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Set corresponding Error Code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n\r\n /* No need to generate STOP, it is automatically done */\r\n /* But enable STOP interrupt, to treat it */\r\n /* Error callback will be send during stop flag treatment */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_CPLT_IT);\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n }\r\n else if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_TCR) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TCI) != RESET))\r\n {\r\n /* Disable TC interrupt */\r\n __HAL_I2C_DISABLE_IT(hi2c, I2C_IT_TCI);\r\n\r\n if (hi2c->XferCount != 0U)\r\n {\r\n /* Recover Slave address */\r\n devaddress = (uint16_t)(hi2c->Instance->CR2 & I2C_CR2_SADD);\r\n\r\n /* Prepare the new XferSize to transfer */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n xfermode = I2C_RELOAD_MODE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n if (hi2c->XferOptions != I2C_NO_OPTION_FRAME)\r\n {\r\n xfermode = hi2c->XferOptions;\r\n }\r\n else\r\n {\r\n xfermode = I2C_AUTOEND_MODE;\r\n }\r\n }\r\n\r\n /* Set the new XferSize in Nbytes register */\r\n I2C_TransferConfig(hi2c, devaddress, (uint8_t)hi2c->XferSize, xfermode, I2C_NO_STARTSTOP);\r\n\r\n /* Update XferCount value */\r\n hi2c->XferCount -= hi2c->XferSize;\r\n\r\n /* Enable DMA Request */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_RX)\r\n {\r\n hi2c->Instance->CR1 |= I2C_CR1_RXDMAEN;\r\n }\r\n else\r\n {\r\n hi2c->Instance->CR1 |= I2C_CR1_TXDMAEN;\r\n }\r\n }\r\n else\r\n {\r\n /* Call TxCpltCallback() if no stop mode is set */\r\n if (I2C_GET_STOP_MODE(hi2c) != I2C_AUTOEND_MODE)\r\n {\r\n /* Call I2C Master Sequential complete process */\r\n I2C_ITMasterSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* Wrong size Status regarding TCR flag event */\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_SIZE);\r\n }\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_TC) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_TCI) != RESET))\r\n {\r\n if (hi2c->XferCount == 0U)\r\n {\r\n if (I2C_GET_STOP_MODE(hi2c) != I2C_AUTOEND_MODE)\r\n {\r\n /* Generate a stop condition in case of no transfer option */\r\n if (hi2c->XferOptions == I2C_NO_OPTION_FRAME)\r\n {\r\n /* Generate Stop */\r\n hi2c->Instance->CR2 |= I2C_CR2_STOP;\r\n }\r\n else\r\n {\r\n /* Call I2C Master Sequential complete process */\r\n I2C_ITMasterSeqCplt(hi2c);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Wrong size Status regarding TC flag event */\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_SIZE);\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_STOPF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_STOPI) != RESET))\r\n {\r\n /* Call I2C Master complete process */\r\n I2C_ITMasterCplt(hi2c, ITFlags);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Interrupt Sub-Routine which handle the Interrupt Flags Slave Mode with DMA.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @param ITSources Interrupt sources enabled.\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_Slave_ISR_DMA(struct __I2C_HandleTypeDef *hi2c, uint32_t ITFlags, uint32_t ITSources)\r\n{\r\n uint32_t tmpoptions = hi2c->XferOptions;\r\n uint32_t treatdmanack = 0U;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n /* Check if STOPF is set */\r\n if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_STOPF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_STOPI) != RESET))\r\n {\r\n /* Call I2C Slave complete process */\r\n I2C_ITSlaveCplt(hi2c, ITFlags);\r\n }\r\n\r\n if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_AF) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_NACKI) != RESET))\r\n {\r\n /* Check that I2C transfer finished */\r\n /* if yes, normal use case, a NACK is sent by the MASTER when Transfer is finished */\r\n /* Mean XferCount == 0 */\r\n /* So clear Flag NACKF only */\r\n if ((I2C_CHECK_IT_SOURCE(ITSources, I2C_CR1_TXDMAEN) != RESET) ||\r\n (I2C_CHECK_IT_SOURCE(ITSources, I2C_CR1_RXDMAEN) != RESET))\r\n {\r\n /* Split check of hdmarx, for MISRA compliance */\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n if (I2C_CHECK_IT_SOURCE(ITSources, I2C_CR1_RXDMAEN) != RESET)\r\n {\r\n if (__HAL_DMA_GET_COUNTER(hi2c->hdmarx) == 0U)\r\n {\r\n treatdmanack = 1U;\r\n }\r\n }\r\n }\r\n\r\n /* Split check of hdmatx, for MISRA compliance */\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n if (I2C_CHECK_IT_SOURCE(ITSources, I2C_CR1_TXDMAEN) != RESET)\r\n {\r\n if (__HAL_DMA_GET_COUNTER(hi2c->hdmatx) == 0U)\r\n {\r\n treatdmanack = 1U;\r\n }\r\n }\r\n }\r\n\r\n if (treatdmanack == 1U)\r\n {\r\n if ((hi2c->State == HAL_I2C_STATE_LISTEN) && (tmpoptions == I2C_FIRST_AND_LAST_FRAME)) /* Same action must be done for (tmpoptions == I2C_LAST_FRAME) which removed for Warning[Pa134]: left and right operands are identical */\r\n {\r\n /* Call I2C Listen complete process */\r\n I2C_ITListenCplt(hi2c, ITFlags);\r\n }\r\n else if ((hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN) && (tmpoptions != I2C_NO_OPTION_FRAME))\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n\r\n /* Last Byte is Transmitted */\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n }\r\n }\r\n else\r\n {\r\n /* if no, error use case, a Non-Acknowledge of last Data is generated by the MASTER*/\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Set ErrorCode corresponding to a Non-Acknowledge */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n\r\n if ((tmpoptions == I2C_FIRST_FRAME) || (tmpoptions == I2C_NEXT_FRAME))\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, hi2c->ErrorCode);\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Only Clear NACK Flag, no DMA treatment is pending */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n }\r\n }\r\n else if ((I2C_CHECK_FLAG(ITFlags, I2C_FLAG_ADDR) != RESET) && (I2C_CHECK_IT_SOURCE(ITSources, I2C_IT_ADDRI) != RESET))\r\n {\r\n I2C_ITAddrCplt(hi2c, ITFlags);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Master sends target device address followed by internal memory address for write request.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_RequestMemoryWrite(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)MemAddSize, I2C_RELOAD_MODE, I2C_GENERATE_START_WRITE);\r\n\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* If Memory address size is 8Bit */\r\n if (MemAddSize == I2C_MEMADD_SIZE_8BIT)\r\n {\r\n /* Send Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_LSB(MemAddress);\r\n }\r\n /* If Memory address size is 16Bit */\r\n else\r\n {\r\n /* Send MSB of Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_MSB(MemAddress);\r\n\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Send LSB of Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_LSB(MemAddress);\r\n }\r\n\r\n /* Wait until TCR flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TCR, RESET, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Master sends target device address followed by internal memory address for read request.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param DevAddress Target device address: The device 7 bits address value\r\n * in datasheet must be shifted to the left before calling the interface\r\n * @param MemAddress Internal memory address\r\n * @param MemAddSize Size of internal memory address\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_RequestMemoryRead(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint16_t MemAddress, uint16_t MemAddSize, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n I2C_TransferConfig(hi2c, DevAddress, (uint8_t)MemAddSize, I2C_SOFTEND_MODE, I2C_GENERATE_START_WRITE);\r\n\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* If Memory address size is 8Bit */\r\n if (MemAddSize == I2C_MEMADD_SIZE_8BIT)\r\n {\r\n /* Send Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_LSB(MemAddress);\r\n }\r\n /* If Memory address size is 16Bit */\r\n else\r\n {\r\n /* Send MSB of Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_MSB(MemAddress);\r\n\r\n /* Wait until TXIS flag is set */\r\n if (I2C_WaitOnTXISFlagUntilTimeout(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Send LSB of Memory Address */\r\n hi2c->Instance->TXDR = I2C_MEM_ADD_LSB(MemAddress);\r\n }\r\n\r\n /* Wait until TC flag is set */\r\n if (I2C_WaitOnFlagUntilTimeout(hi2c, I2C_FLAG_TC, RESET, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief I2C Address complete process callback.\r\n * @param hi2c I2C handle.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITAddrCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags)\r\n{\r\n uint8_t transferdirection;\r\n uint16_t slaveaddrcode;\r\n uint16_t ownadd1code;\r\n uint16_t ownadd2code;\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ITFlags);\r\n\r\n /* In case of Listen state, need to inform upper layer of address match code event */\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) == (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n transferdirection = I2C_GET_DIR(hi2c);\r\n slaveaddrcode = I2C_GET_ADDR_MATCH(hi2c);\r\n ownadd1code = I2C_GET_OWN_ADDRESS1(hi2c);\r\n ownadd2code = I2C_GET_OWN_ADDRESS2(hi2c);\r\n\r\n /* If 10bits addressing mode is selected */\r\n if (hi2c->Init.AddressingMode == I2C_ADDRESSINGMODE_10BIT)\r\n {\r\n if ((slaveaddrcode & SlaveAddr_MSK) == ((ownadd1code >> SlaveAddr_SHIFT) & SlaveAddr_MSK))\r\n {\r\n slaveaddrcode = ownadd1code;\r\n hi2c->AddrEventCount++;\r\n if (hi2c->AddrEventCount == 2U)\r\n {\r\n /* Reset Address Event counter */\r\n hi2c->AddrEventCount = 0U;\r\n\r\n /* Clear ADDR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call Slave Addr callback */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#else\r\n HAL_I2C_AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n }\r\n else\r\n {\r\n slaveaddrcode = ownadd2code;\r\n\r\n /* Disable ADDR Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call Slave Addr callback */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#else\r\n HAL_I2C_AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* else 7 bits addressing mode is selected */\r\n else\r\n {\r\n /* Disable ADDR Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call Slave Addr callback */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#else\r\n HAL_I2C_AddrCallback(hi2c, transferdirection, slaveaddrcode);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* Else clear address flag only */\r\n else\r\n {\r\n /* Clear ADDR flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_ADDR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Master sequential complete process.\r\n * @param hi2c I2C handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITMasterSeqCplt(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Reset I2C handle mode */\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* No Generate Stop, to permit restart mode */\r\n /* The stop will be done at the end of transfer, when I2C_AUTOEND_MODE enable */\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_TX)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->PreviousState = I2C_STATE_MASTER_BUSY_TX;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MasterTxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MasterTxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n /* hi2c->State == HAL_I2C_STATE_BUSY_RX */\r\n else\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->PreviousState = I2C_STATE_MASTER_BUSY_RX;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MasterRxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MasterRxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Slave sequential complete process.\r\n * @param hi2c I2C handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITSlaveSeqCplt(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Reset I2C handle mode */\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n if (hi2c->State == HAL_I2C_STATE_BUSY_TX_LISTEN)\r\n {\r\n /* Remove HAL_I2C_STATE_SLAVE_BUSY_TX, keep only HAL_I2C_STATE_LISTEN */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->PreviousState = I2C_STATE_SLAVE_BUSY_TX;\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->SlaveTxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_SlaveTxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_RX_LISTEN)\r\n {\r\n /* Remove HAL_I2C_STATE_SLAVE_BUSY_RX, keep only HAL_I2C_STATE_LISTEN */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->PreviousState = I2C_STATE_SLAVE_BUSY_RX;\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->SlaveRxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_SlaveRxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Master complete process.\r\n * @param hi2c I2C handle.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITMasterCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags)\r\n{\r\n uint32_t tmperror;\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n /* Reset handle parameters */\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->XferISR = NULL;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n\r\n if (I2C_CHECK_FLAG(ITFlags, I2C_FLAG_AF) != RESET)\r\n {\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Set acknowledge error code */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n }\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n\r\n /* Disable Interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_TX_IT | I2C_XFER_RX_IT);\r\n\r\n /* Store current volatile hi2c->ErrorCode, misra rule */\r\n tmperror = hi2c->ErrorCode;\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n if ((hi2c->State == HAL_I2C_STATE_ABORT) || (tmperror != HAL_I2C_ERROR_NONE))\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, hi2c->ErrorCode);\r\n }\r\n /* hi2c->State == HAL_I2C_STATE_BUSY_TX */\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_TX)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n if (hi2c->Mode == HAL_I2C_MODE_MEM)\r\n {\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MemTxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MemTxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MasterTxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MasterTxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* hi2c->State == HAL_I2C_STATE_BUSY_RX */\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_RX)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n if (hi2c->Mode == HAL_I2C_MODE_MEM)\r\n {\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MemRxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MemRxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->MasterRxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_MasterRxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Slave complete process.\r\n * @param hi2c I2C handle.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITSlaveCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags)\r\n{\r\n uint32_t tmpcr1value = READ_REG(hi2c->Instance->CR1);\r\n uint32_t tmpITFlags = ITFlags;\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Disable all interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_TX_IT | I2C_XFER_RX_IT);\r\n\r\n /* Disable Address Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n\r\n /* If a DMA is ongoing, Update handle size context */\r\n if (I2C_CHECK_IT_SOURCE(tmpcr1value, I2C_CR1_TXDMAEN) != RESET)\r\n {\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n hi2c->XferCount = (uint16_t)__HAL_DMA_GET_COUNTER(hi2c->hdmatx);\r\n }\r\n }\r\n else if (I2C_CHECK_IT_SOURCE(tmpcr1value, I2C_CR1_RXDMAEN) != RESET)\r\n {\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n hi2c->XferCount = (uint16_t)__HAL_DMA_GET_COUNTER(hi2c->hdmarx);\r\n }\r\n }\r\n else\r\n {\r\n /* Do nothing */\r\n }\r\n\r\n /* Store Last receive data if any */\r\n if (I2C_CHECK_FLAG(tmpITFlags, I2C_FLAG_RXNE) != RESET)\r\n {\r\n /* Remove RXNE flag on temporary variable as read done */\r\n tmpITFlags &= ~I2C_FLAG_RXNE;\r\n\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n if ((hi2c->XferSize > 0U))\r\n {\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n }\r\n }\r\n\r\n /* All data are not transferred, so set error code accordingly */\r\n if (hi2c->XferCount != 0U)\r\n {\r\n /* Set ErrorCode corresponding to a Non-Acknowledge */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n }\r\n\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n hi2c->XferISR = NULL;\r\n\r\n if (hi2c->ErrorCode != HAL_I2C_ERROR_NONE)\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, hi2c->ErrorCode);\r\n\r\n /* Call the Listen Complete callback, to inform upper layer of the end of Listen usecase */\r\n if (hi2c->State == HAL_I2C_STATE_LISTEN)\r\n {\r\n /* Call I2C Listen complete process */\r\n I2C_ITListenCplt(hi2c, tmpITFlags);\r\n }\r\n }\r\n else if (hi2c->XferOptions != I2C_NO_OPTION_FRAME)\r\n {\r\n /* Call the Sequential Complete callback, to inform upper layer of the end of Tranfer */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the Listen Complete callback, to inform upper layer of the end of Listen usecase */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->ListenCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_ListenCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n else if (hi2c->State == HAL_I2C_STATE_BUSY_RX)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->SlaveRxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_SlaveRxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->SlaveTxCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_SlaveTxCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Listen complete process.\r\n * @param hi2c I2C handle.\r\n * @param ITFlags Interrupt flags to handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITListenCplt(I2C_HandleTypeDef *hi2c, uint32_t ITFlags)\r\n{\r\n /* Reset handle parameters */\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n hi2c->XferISR = NULL;\r\n\r\n /* Store Last receive data if any */\r\n if (I2C_CHECK_FLAG(ITFlags, I2C_FLAG_RXNE) != RESET)\r\n {\r\n /* Read data from RXDR */\r\n *hi2c->pBuffPtr = (uint8_t)hi2c->Instance->RXDR;\r\n\r\n /* Increment Buffer pointer */\r\n hi2c->pBuffPtr++;\r\n\r\n if ((hi2c->XferSize > 0U))\r\n {\r\n hi2c->XferSize--;\r\n hi2c->XferCount--;\r\n\r\n /* Set ErrorCode corresponding to a Non-Acknowledge */\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n }\r\n }\r\n\r\n /* Disable all Interrupts*/\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_RX_IT | I2C_XFER_TX_IT);\r\n\r\n /* Clear NACK Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the Listen Complete callback, to inform upper layer of the end of Listen usecase */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->ListenCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_ListenCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief I2C interrupts error process.\r\n * @param hi2c I2C handle.\r\n * @param ErrorCode Error code to handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ITError(I2C_HandleTypeDef *hi2c, uint32_t ErrorCode)\r\n{\r\n HAL_I2C_StateTypeDef tmpstate = hi2c->State;\r\n\r\n /* Reset handle parameters */\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n hi2c->XferOptions = I2C_NO_OPTION_FRAME;\r\n hi2c->XferCount = 0U;\r\n\r\n /* Set new error code */\r\n hi2c->ErrorCode |= ErrorCode;\r\n\r\n /* Disable Interrupts */\r\n if ((tmpstate == HAL_I2C_STATE_LISTEN) ||\r\n (tmpstate == HAL_I2C_STATE_BUSY_TX_LISTEN) ||\r\n (tmpstate == HAL_I2C_STATE_BUSY_RX_LISTEN))\r\n {\r\n /* Disable all interrupts, except interrupts related to LISTEN state */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_RX_IT | I2C_XFER_TX_IT);\r\n\r\n /* keep HAL_I2C_STATE_LISTEN if set */\r\n hi2c->State = HAL_I2C_STATE_LISTEN;\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->XferISR = I2C_Slave_ISR_IT;\r\n }\r\n else\r\n {\r\n /* Disable all interrupts */\r\n I2C_Disable_IRQ(hi2c, I2C_XFER_LISTEN_IT | I2C_XFER_RX_IT | I2C_XFER_TX_IT);\r\n\r\n /* If state is an abort treatment on goind, don't change state */\r\n /* This change will be do later */\r\n if (hi2c->State != HAL_I2C_STATE_ABORT)\r\n {\r\n /* Set HAL_I2C_STATE_READY */\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n }\r\n hi2c->PreviousState = I2C_STATE_NONE;\r\n hi2c->XferISR = NULL;\r\n }\r\n\r\n /* Abort DMA TX transfer if any */\r\n if ((hi2c->Instance->CR1 & I2C_CR1_TXDMAEN) == I2C_CR1_TXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n if (hi2c->hdmatx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmatx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Abort DMA TX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmatx) != HAL_OK)\r\n {\r\n /* Call Directly XferAbortCallback function in case of error */\r\n hi2c->hdmatx->XferAbortCallback(hi2c->hdmatx);\r\n }\r\n }\r\n }\r\n /* Abort DMA RX transfer if any */\r\n else if ((hi2c->Instance->CR1 & I2C_CR1_RXDMAEN) == I2C_CR1_RXDMAEN)\r\n {\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n if (hi2c->hdmarx != NULL)\r\n {\r\n /* Set the I2C DMA Abort callback :\r\n will lead to call HAL_I2C_ErrorCallback() at end of DMA abort procedure */\r\n hi2c->hdmarx->XferAbortCallback = I2C_DMAAbort;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Abort DMA RX */\r\n if (HAL_DMA_Abort_IT(hi2c->hdmarx) != HAL_OK)\r\n {\r\n /* Call Directly hi2c->hdmarx->XferAbortCallback function in case of error */\r\n hi2c->hdmarx->XferAbortCallback(hi2c->hdmarx);\r\n }\r\n }\r\n }\r\n else if (hi2c->State == HAL_I2C_STATE_ABORT)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->AbortCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_AbortCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->ErrorCallback(hi2c);\r\n#else\r\n HAL_I2C_ErrorCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n}\r\n\r\n/**\r\n * @brief I2C Tx data register flush process.\r\n * @param hi2c I2C handle.\r\n * @retval None\r\n */\r\nstatic void I2C_Flush_TXDR(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* If a pending TXIS flag is set */\r\n /* Write a dummy data in TXDR to clear it */\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_TXIS) != RESET)\r\n {\r\n hi2c->Instance->TXDR = 0x00U;\r\n }\r\n\r\n /* Flush TX register if not empty */\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_TXE) == RESET)\r\n {\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_TXE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA I2C master transmit process complete callback.\r\n * @param hdma DMA handle\r\n * @retval None\r\n */\r\nstatic void I2C_DMAMasterTransmitCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n\r\n /* Disable DMA Request */\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n /* If last transfer, enable STOP interrupt */\r\n if (hi2c->XferCount == 0U)\r\n {\r\n /* Enable STOP interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_CPLT_IT);\r\n }\r\n /* else prepare a new DMA transfer and enable TCReload interrupt */\r\n else\r\n {\r\n /* Update Buffer pointer */\r\n hi2c->pBuffPtr += hi2c->XferSize;\r\n\r\n /* Set the XferSize to transfer */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n }\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(hi2c->hdmatx, (uint32_t)hi2c->pBuffPtr, (uint32_t)&hi2c->Instance->TXDR, hi2c->XferSize) != HAL_OK)\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_DMA);\r\n }\r\n else\r\n {\r\n /* Enable TC interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RELOAD_IT);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA I2C slave transmit process complete callback.\r\n * @param hdma DMA handle\r\n * @retval None\r\n */\r\nstatic void I2C_DMASlaveTransmitCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n uint32_t tmpoptions = hi2c->XferOptions;\r\n\r\n if ((tmpoptions == I2C_NEXT_FRAME) || (tmpoptions == I2C_FIRST_FRAME))\r\n {\r\n /* Disable DMA Request */\r\n hi2c->Instance->CR1 &= ~I2C_CR1_TXDMAEN;\r\n\r\n /* Last Byte is Transmitted */\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* No specific action, Master fully manage the generation of STOP condition */\r\n /* Mean that this generation can arrive at any time, at the end or during DMA process */\r\n /* So STOP condition should be manage through Interrupt treatment */\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA I2C master receive process complete callback.\r\n * @param hdma DMA handle\r\n * @retval None\r\n */\r\nstatic void I2C_DMAMasterReceiveCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n\r\n /* Disable DMA Request */\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n /* If last transfer, enable STOP interrupt */\r\n if (hi2c->XferCount == 0U)\r\n {\r\n /* Enable STOP interrupt */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_CPLT_IT);\r\n }\r\n /* else prepare a new DMA transfer and enable TCReload interrupt */\r\n else\r\n {\r\n /* Update Buffer pointer */\r\n hi2c->pBuffPtr += hi2c->XferSize;\r\n\r\n /* Set the XferSize to transfer */\r\n if (hi2c->XferCount > MAX_NBYTE_SIZE)\r\n {\r\n hi2c->XferSize = MAX_NBYTE_SIZE;\r\n }\r\n else\r\n {\r\n hi2c->XferSize = hi2c->XferCount;\r\n }\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(hi2c->hdmarx, (uint32_t)&hi2c->Instance->RXDR, (uint32_t)hi2c->pBuffPtr, hi2c->XferSize) != HAL_OK)\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_DMA);\r\n }\r\n else\r\n {\r\n /* Enable TC interrupts */\r\n I2C_Enable_IRQ(hi2c, I2C_XFER_RELOAD_IT);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA I2C slave receive process complete callback.\r\n * @param hdma DMA handle\r\n * @retval None\r\n */\r\nstatic void I2C_DMASlaveReceiveCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n uint32_t tmpoptions = hi2c->XferOptions;\r\n\r\n if ((__HAL_DMA_GET_COUNTER(hi2c->hdmarx) == 0U) && \\\r\n (tmpoptions != I2C_NO_OPTION_FRAME))\r\n {\r\n /* Disable DMA Request */\r\n hi2c->Instance->CR1 &= ~I2C_CR1_RXDMAEN;\r\n\r\n /* Call I2C Slave Sequential complete process */\r\n I2C_ITSlaveSeqCplt(hi2c);\r\n }\r\n else\r\n {\r\n /* No specific action, Master fully manage the generation of STOP condition */\r\n /* Mean that this generation can arrive at any time, at the end or during DMA process */\r\n /* So STOP condition should be manage through Interrupt treatment */\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA I2C communication error callback.\r\n * @param hdma DMA handle\r\n * @retval None\r\n */\r\nstatic void I2C_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n\r\n /* Disable Acknowledge */\r\n hi2c->Instance->CR2 |= I2C_CR2_NACK;\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n I2C_ITError(hi2c, HAL_I2C_ERROR_DMA);\r\n}\r\n\r\n/**\r\n * @brief DMA I2C communication abort callback\r\n * (To be called at end of DMA Abort procedure).\r\n * @param hdma DMA handle.\r\n * @retval None\r\n */\r\nstatic void I2C_DMAAbort(DMA_HandleTypeDef *hdma)\r\n{\r\n I2C_HandleTypeDef *hi2c = (I2C_HandleTypeDef *)(((DMA_HandleTypeDef *)hdma)->Parent); /* Derogation MISRAC2012-Rule-11.5 */\r\n\r\n /* Reset AbortCpltCallback */\r\n hi2c->hdmatx->XferAbortCallback = NULL;\r\n hi2c->hdmarx->XferAbortCallback = NULL;\r\n\r\n /* Check if come from abort from user */\r\n if (hi2c->State == HAL_I2C_STATE_ABORT)\r\n {\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->AbortCpltCallback(hi2c);\r\n#else\r\n HAL_I2C_AbortCpltCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Call the corresponding callback to inform upper layer of End of Transfer */\r\n#if (USE_HAL_I2C_REGISTER_CALLBACKS == 1)\r\n hi2c->ErrorCallback(hi2c);\r\n#else\r\n HAL_I2C_ErrorCallback(hi2c);\r\n#endif /* USE_HAL_I2C_REGISTER_CALLBACKS */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles I2C Communication Timeout.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param Flag Specifies the I2C flag to check.\r\n * @param Status The new Flag status (SET or RESET).\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_WaitOnFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Flag, FlagStatus Status, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n while (__HAL_I2C_GET_FLAG(hi2c, Flag) == Status)\r\n {\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - Tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief This function handles I2C Communication Timeout for specific usage of TXIS flag.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_WaitOnTXISFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n while (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_TXIS) == RESET)\r\n {\r\n /* Check if a NACK is detected */\r\n if (I2C_IsAcknowledgeFailed(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - Tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief This function handles I2C Communication Timeout for specific usage of STOP flag.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_WaitOnSTOPFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n while (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_STOPF) == RESET)\r\n {\r\n /* Check if a NACK is detected */\r\n if (I2C_IsAcknowledgeFailed(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check for the Timeout */\r\n if (((HAL_GetTick() - Tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief This function handles I2C Communication Timeout for specific usage of RXNE flag.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_WaitOnRXNEFlagUntilTimeout(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n while (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_RXNE) == RESET)\r\n {\r\n /* Check if a NACK is detected */\r\n if (I2C_IsAcknowledgeFailed(hi2c, Timeout, Tickstart) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check if a STOPF is detected */\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_STOPF) == SET)\r\n {\r\n /* Check if an RXNE is pending */\r\n /* Store Last receive data if any */\r\n if ((__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_RXNE) == SET) && (hi2c->XferSize > 0U))\r\n {\r\n /* Return HAL_OK */\r\n /* The Reading of data from RXDR will be done in caller function */\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->ErrorCode = HAL_I2C_ERROR_NONE;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Check for the Timeout */\r\n if (((HAL_GetTick() - Tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief This function handles Acknowledge failed detection during an I2C Communication.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param Timeout Timeout duration\r\n * @param Tickstart Tick start value\r\n * @retval HAL status\r\n */\r\nstatic HAL_StatusTypeDef I2C_IsAcknowledgeFailed(I2C_HandleTypeDef *hi2c, uint32_t Timeout, uint32_t Tickstart)\r\n{\r\n if (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_AF) == SET)\r\n {\r\n /* Wait until STOP Flag is reset */\r\n /* AutoEnd should be initiate after AF */\r\n while (__HAL_I2C_GET_FLAG(hi2c, I2C_FLAG_STOPF) == RESET)\r\n {\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - Tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_TIMEOUT;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /* Clear NACKF Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_AF);\r\n\r\n /* Clear STOP Flag */\r\n __HAL_I2C_CLEAR_FLAG(hi2c, I2C_FLAG_STOPF);\r\n\r\n /* Flush TX register */\r\n I2C_Flush_TXDR(hi2c);\r\n\r\n /* Clear Configuration Register 2 */\r\n I2C_RESET_CR2(hi2c);\r\n\r\n hi2c->ErrorCode |= HAL_I2C_ERROR_AF;\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n hi2c->Mode = HAL_I2C_MODE_NONE;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_ERROR;\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handles I2Cx communication when starting transfer or during transfer (TC or TCR flag are set).\r\n * @param hi2c I2C handle.\r\n * @param DevAddress Specifies the slave address to be programmed.\r\n * @param Size Specifies the number of bytes to be programmed.\r\n * This parameter must be a value between 0 and 255.\r\n * @param Mode New state of the I2C START condition generation.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_RELOAD_MODE Enable Reload mode .\r\n * @arg @ref I2C_AUTOEND_MODE Enable Automatic end mode.\r\n * @arg @ref I2C_SOFTEND_MODE Enable Software end mode.\r\n * @param Request New state of the I2C START condition generation.\r\n * This parameter can be one of the following values:\r\n * @arg @ref I2C_NO_STARTSTOP Don't Generate stop and start condition.\r\n * @arg @ref I2C_GENERATE_STOP Generate stop condition (Size should be set to 0).\r\n * @arg @ref I2C_GENERATE_START_READ Generate Restart for read request.\r\n * @arg @ref I2C_GENERATE_START_WRITE Generate Restart for write request.\r\n * @retval None\r\n */\r\nstatic void I2C_TransferConfig(I2C_HandleTypeDef *hi2c, uint16_t DevAddress, uint8_t Size, uint32_t Mode, uint32_t Request)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_INSTANCE(hi2c->Instance));\r\n assert_param(IS_TRANSFER_MODE(Mode));\r\n assert_param(IS_TRANSFER_REQUEST(Request));\r\n\r\n /* update CR2 register */\r\n MODIFY_REG(hi2c->Instance->CR2, ((I2C_CR2_SADD | I2C_CR2_NBYTES | I2C_CR2_RELOAD | I2C_CR2_AUTOEND | (I2C_CR2_RD_WRN & (uint32_t)(Request >> (31U - I2C_CR2_RD_WRN_Pos))) | I2C_CR2_START | I2C_CR2_STOP)), \\\r\n (uint32_t)(((uint32_t)DevAddress & I2C_CR2_SADD) | (((uint32_t)Size << I2C_CR2_NBYTES_Pos) & I2C_CR2_NBYTES) | (uint32_t)Mode | (uint32_t)Request));\r\n}\r\n\r\n/**\r\n * @brief Manage the enabling of Interrupts.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param InterruptRequest Value of @ref I2C_Interrupt_configuration_definition.\r\n * @retval None\r\n */\r\nstatic void I2C_Enable_IRQ(I2C_HandleTypeDef *hi2c, uint16_t InterruptRequest)\r\n{\r\n uint32_t tmpisr = 0U;\r\n\r\n if ((hi2c->XferISR == I2C_Master_ISR_DMA) || \\\r\n (hi2c->XferISR == I2C_Slave_ISR_DMA))\r\n {\r\n if ((InterruptRequest & I2C_XFER_LISTEN_IT) == I2C_XFER_LISTEN_IT)\r\n {\r\n /* Enable ERR, STOP, NACK and ADDR interrupts */\r\n tmpisr |= I2C_IT_ADDRI | I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_ERRI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_ERROR_IT) == I2C_XFER_ERROR_IT)\r\n {\r\n /* Enable ERR and NACK interrupts */\r\n tmpisr |= I2C_IT_ERRI | I2C_IT_NACKI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_CPLT_IT) == I2C_XFER_CPLT_IT)\r\n {\r\n /* Enable STOP interrupts */\r\n tmpisr |= I2C_IT_STOPI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_RELOAD_IT) == I2C_XFER_RELOAD_IT)\r\n {\r\n /* Enable TC interrupts */\r\n tmpisr |= I2C_IT_TCI;\r\n }\r\n }\r\n else\r\n {\r\n if ((InterruptRequest & I2C_XFER_LISTEN_IT) == I2C_XFER_LISTEN_IT)\r\n {\r\n /* Enable ERR, STOP, NACK, and ADDR interrupts */\r\n tmpisr |= I2C_IT_ADDRI | I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_ERRI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_TX_IT) == I2C_XFER_TX_IT)\r\n {\r\n /* Enable ERR, TC, STOP, NACK and RXI interrupts */\r\n tmpisr |= I2C_IT_ERRI | I2C_IT_TCI | I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_TXI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_RX_IT) == I2C_XFER_RX_IT)\r\n {\r\n /* Enable ERR, TC, STOP, NACK and TXI interrupts */\r\n tmpisr |= I2C_IT_ERRI | I2C_IT_TCI | I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_RXI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_CPLT_IT) == I2C_XFER_CPLT_IT)\r\n {\r\n /* Enable STOP interrupts */\r\n tmpisr |= I2C_IT_STOPI;\r\n }\r\n }\r\n\r\n /* Enable interrupts only at the end */\r\n /* to avoid the risk of I2C interrupt handle execution before */\r\n /* all interrupts requested done */\r\n __HAL_I2C_ENABLE_IT(hi2c, tmpisr);\r\n}\r\n\r\n/**\r\n * @brief Manage the disabling of Interrupts.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2C.\r\n * @param InterruptRequest Value of @ref I2C_Interrupt_configuration_definition.\r\n * @retval None\r\n */\r\nstatic void I2C_Disable_IRQ(I2C_HandleTypeDef *hi2c, uint16_t InterruptRequest)\r\n{\r\n uint32_t tmpisr = 0U;\r\n\r\n if ((InterruptRequest & I2C_XFER_TX_IT) == I2C_XFER_TX_IT)\r\n {\r\n /* Disable TC and TXI interrupts */\r\n tmpisr |= I2C_IT_TCI | I2C_IT_TXI;\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) != (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n /* Disable NACK and STOP interrupts */\r\n tmpisr |= I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_ERRI;\r\n }\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_RX_IT) == I2C_XFER_RX_IT)\r\n {\r\n /* Disable TC and RXI interrupts */\r\n tmpisr |= I2C_IT_TCI | I2C_IT_RXI;\r\n\r\n if (((uint32_t)hi2c->State & (uint32_t)HAL_I2C_STATE_LISTEN) != (uint32_t)HAL_I2C_STATE_LISTEN)\r\n {\r\n /* Disable NACK and STOP interrupts */\r\n tmpisr |= I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_ERRI;\r\n }\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_LISTEN_IT) == I2C_XFER_LISTEN_IT)\r\n {\r\n /* Disable ADDR, NACK and STOP interrupts */\r\n tmpisr |= I2C_IT_ADDRI | I2C_IT_STOPI | I2C_IT_NACKI | I2C_IT_ERRI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_ERROR_IT) == I2C_XFER_ERROR_IT)\r\n {\r\n /* Enable ERR and NACK interrupts */\r\n tmpisr |= I2C_IT_ERRI | I2C_IT_NACKI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_CPLT_IT) == I2C_XFER_CPLT_IT)\r\n {\r\n /* Enable STOP interrupts */\r\n tmpisr |= I2C_IT_STOPI;\r\n }\r\n\r\n if ((InterruptRequest & I2C_XFER_RELOAD_IT) == I2C_XFER_RELOAD_IT)\r\n {\r\n /* Enable TC interrupts */\r\n tmpisr |= I2C_IT_TCI;\r\n }\r\n\r\n /* Disable interrupts only at the end */\r\n /* to avoid a breaking situation like at \"t\" time */\r\n /* all disable interrupts request are not done */\r\n __HAL_I2C_DISABLE_IT(hi2c, tmpisr);\r\n}\r\n\r\n/**\r\n * @brief Convert I2Cx OTHER_xxx XferOptions to functionnal XferOptions.\r\n * @param hi2c I2C handle.\r\n * @retval None\r\n */\r\nstatic void I2C_ConvertOtherXferOptions(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* if user set XferOptions to I2C_OTHER_FRAME */\r\n /* it request implicitly to generate a restart condition */\r\n /* set XferOptions to I2C_FIRST_FRAME */\r\n if (hi2c->XferOptions == I2C_OTHER_FRAME)\r\n {\r\n hi2c->XferOptions = I2C_FIRST_FRAME;\r\n }\r\n /* else if user set XferOptions to I2C_OTHER_AND_LAST_FRAME */\r\n /* it request implicitly to generate a restart condition */\r\n /* then generate a stop condition at the end of transfer */\r\n /* set XferOptions to I2C_FIRST_AND_LAST_FRAME */\r\n else if (hi2c->XferOptions == I2C_OTHER_AND_LAST_FRAME)\r\n {\r\n hi2c->XferOptions = I2C_FIRST_AND_LAST_FRAME;\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_i2c_ex.c\r\n * @author MCD Application Team\r\n * @brief I2C Extended HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of I2C Extended peripheral:\r\n * + Extended features functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### I2C peripheral Extended features #####\r\n ==============================================================================\r\n\r\n [..] Comparing to other previous devices, the I2C interface for STM32F3xx\r\n devices contains the following additional features\r\n\r\n (+) Possibility to disable or enable Analog Noise Filter\r\n (+) Use of a configured Digital Noise Filter\r\n (+) Disable or enable wakeup from Stop mode(s)\r\n (+) Disable or enable Fast Mode Plus\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure Noise Filter and Wake Up Feature\r\n (#) Configure I2C Analog noise filter using the function HAL_I2CEx_ConfigAnalogFilter()\r\n (#) Configure I2C Digital noise filter using the function HAL_I2CEx_ConfigDigitalFilter()\r\n (#) Configure the enable or disable of I2C Wake Up Mode using the functions :\r\n (++) HAL_I2CEx_EnableWakeUp()\r\n (++) HAL_I2CEx_DisableWakeUp()\r\n (#) Configure the enable or disable of fast mode plus driving capability using the functions :\r\n (++) HAL_I2CEx_EnableFastModePlus()\r\n (++) HAL_I2CEx_DisableFastModePlus()\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup I2CEx I2CEx\r\n * @brief I2C Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup I2CEx_Exported_Functions I2C Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup I2CEx_Exported_Functions_Group1 Extended features functions\r\n * @brief Extended features functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended features functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure Noise Filters\r\n (+) Configure Wake Up Feature\r\n (+) Configure Fast Mode Plus\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure I2C Analog noise filter.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2Cx peripheral.\r\n * @param AnalogFilter New state of the Analog filter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2CEx_ConfigAnalogFilter(I2C_HandleTypeDef *hi2c, uint32_t AnalogFilter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_INSTANCE(hi2c->Instance));\r\n assert_param(IS_I2C_ANALOG_FILTER(AnalogFilter));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the selected I2C peripheral */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n /* Reset I2Cx ANOFF bit */\r\n hi2c->Instance->CR1 &= ~(I2C_CR1_ANFOFF);\r\n\r\n /* Set analog filter bit*/\r\n hi2c->Instance->CR1 |= AnalogFilter;\r\n\r\n __HAL_I2C_ENABLE(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure I2C Digital noise filter.\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2Cx peripheral.\r\n * @param DigitalFilter Coefficient of digital noise filter between Min_Data=0x00 and Max_Data=0x0F.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2CEx_ConfigDigitalFilter(I2C_HandleTypeDef *hi2c, uint32_t DigitalFilter)\r\n{\r\n uint32_t tmpreg;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_INSTANCE(hi2c->Instance));\r\n assert_param(IS_I2C_DIGITAL_FILTER(DigitalFilter));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the selected I2C peripheral */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n /* Get the old register value */\r\n tmpreg = hi2c->Instance->CR1;\r\n\r\n /* Reset I2Cx DNF bits [11:8] */\r\n tmpreg &= ~(I2C_CR1_DNF);\r\n\r\n /* Set I2Cx DNF coefficient */\r\n tmpreg |= DigitalFilter << 8U;\r\n\r\n /* Store the new register value */\r\n hi2c->Instance->CR1 = tmpreg;\r\n\r\n __HAL_I2C_ENABLE(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable I2C wakeup from Stop mode(s).\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2Cx peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2CEx_EnableWakeUp(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_WAKEUP_FROMSTOP_INSTANCE(hi2c->Instance));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the selected I2C peripheral */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n /* Enable wakeup from stop mode */\r\n hi2c->Instance->CR1 |= I2C_CR1_WUPEN;\r\n\r\n __HAL_I2C_ENABLE(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable I2C wakeup from Stop mode(s).\r\n * @param hi2c Pointer to a I2C_HandleTypeDef structure that contains\r\n * the configuration information for the specified I2Cx peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_I2CEx_DisableWakeUp(I2C_HandleTypeDef *hi2c)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_WAKEUP_FROMSTOP_INSTANCE(hi2c->Instance));\r\n\r\n if (hi2c->State == HAL_I2C_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_BUSY;\r\n\r\n /* Disable the selected I2C peripheral */\r\n __HAL_I2C_DISABLE(hi2c);\r\n\r\n /* Enable wakeup from stop mode */\r\n hi2c->Instance->CR1 &= ~(I2C_CR1_WUPEN);\r\n\r\n __HAL_I2C_ENABLE(hi2c);\r\n\r\n hi2c->State = HAL_I2C_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hi2c);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_BUSY;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the I2C fast mode plus driving capability.\r\n * @param ConfigFastModePlus Selects the pin.\r\n * This parameter can be one of the @ref I2CEx_FastModePlus values\r\n * @note For I2C1, fast mode plus driving capability can be enabled on all selected\r\n * I2C1 pins using I2C_FASTMODEPLUS_I2C1 parameter or independently\r\n * on each one of the following pins PB6, PB7, PB8 and PB9.\r\n * @note For remaining I2C1 pins (PA14, PA15...) fast mode plus driving capability\r\n * can be enabled only by using I2C_FASTMODEPLUS_I2C1 parameter.\r\n * @note For all I2C2 pins fast mode plus driving capability can be enabled\r\n * only by using I2C_FASTMODEPLUS_I2C2 parameter.\r\n * @note For all I2C3 pins fast mode plus driving capability can be enabled\r\n * only by using I2C_FASTMODEPLUS_I2C3 parameter.\r\n * @retval None\r\n */\r\nvoid HAL_I2CEx_EnableFastModePlus(uint32_t ConfigFastModePlus)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_I2C_FASTMODEPLUS(ConfigFastModePlus));\r\n\r\n /* Enable SYSCFG clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n /* Enable fast mode plus driving capability for selected pin */\r\n SET_BIT(SYSCFG->CFGR1, (uint32_t)ConfigFastModePlus);\r\n}\r\n\r\n/**\r\n * @brief Disable the I2C fast mode plus driving capability.\r\n * @param ConfigFastModePlus Selects the pin.\r\n * This parameter can be one of the @ref I2CEx_FastModePlus values\r\n * @note For I2C1, fast mode plus driving capability can be disabled on all selected\r\n * I2C1 pins using I2C_FASTMODEPLUS_I2C1 parameter or independently\r\n * on each one of the following pins PB6, PB7, PB8 and PB9.\r\n * @note For remaining I2C1 pins (PA14, PA15...) fast mode plus driving capability\r\n * can be disabled only by using I2C_FASTMODEPLUS_I2C1 parameter.\r\n * @note For all I2C2 pins fast mode plus driving capability can be disabled\r\n * only by using I2C_FASTMODEPLUS_I2C2 parameter.\r\n * @note For all I2C3 pins fast mode plus driving capability can be disabled\r\n * only by using I2C_FASTMODEPLUS_I2C3 parameter.\r\n * @retval None\r\n */\r\nvoid HAL_I2CEx_DisableFastModePlus(uint32_t ConfigFastModePlus)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_I2C_FASTMODEPLUS(ConfigFastModePlus));\r\n\r\n /* Enable SYSCFG clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n /* Disable fast mode plus driving capability for selected pin */\r\n CLEAR_BIT(SYSCFG->CFGR1, (uint32_t)ConfigFastModePlus);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_pwr.c\r\n * @author MCD Application Team\r\n * @brief PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Initialization/de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n @verbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR PWR\r\n * @brief PWR HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions \r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n After reset, the backup domain (RTC registers, RTC backup data\r\n registers and backup SRAM) is protected against possible unwanted\r\n write accesses.\r\n To enable access to the RTC Domain and RTC registers, proceed as follows:\r\n (+) Enable the Power Controller (PWR) APB1 interface clock using the\r\n __HAL_RCC_PWR_CLK_ENABLE() macro.\r\n (+) Enable access to RTC domain using the HAL_PWR_EnableBkUpAccess() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the PWR peripheral registers to their default reset values.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DeInit(void)\r\n{\r\n __HAL_RCC_PWR_FORCE_RESET();\r\n __HAL_RCC_PWR_RELEASE_RESET();\r\n}\r\n\r\n/**\r\n * @brief Enables access to the backup domain (RTC registers, RTC\r\n * backup data registers and backup SRAM).\r\n * @note If the HSE divided by 32 is used as the RTC clock, the\r\n * Backup Domain Access should be kept enabled.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableBkUpAccess(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_DBP); \r\n}\r\n\r\n/**\r\n * @brief Disables access to the backup domain (RTC registers, RTC\r\n * backup data registers and backup SRAM).\r\n * @note If the HSE divided by 32 is used as the RTC clock, the\r\n * Backup Domain Access should be kept enabled.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableBkUpAccess(void)\r\n{\r\n CLEAR_BIT(PWR->CR, PWR_CR_DBP); \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Exported_Functions_Group2 Peripheral Control functions \r\n * @brief Low Power modes configuration functions\r\n *\r\n@verbatim\r\n\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n \r\n *** WakeUp pin configuration ***\r\n ================================\r\n [..]\r\n (+) WakeUp pin is used to wakeup the system from Standby mode. This pin is\r\n forced in input pull down configuration and is active on rising edges.\r\n (+) There are up to three WakeUp pins:\r\n (++)WakeUp Pin 1 on PA.00.\r\n (++)WakeUp Pin 2 on PC.13 (STM32F303xC, STM32F303xE only).\r\n (++)WakeUp Pin 3 on PE.06.\r\n\r\n *** Main and Backup Regulators configuration ***\r\n ================================================\r\n [..]\r\n (+) When the backup domain is supplied by VDD (analog switch connected to VDD)\r\n the backup SRAM is powered from VDD which replaces the VBAT power supply to\r\n save battery life.\r\n\r\n (+) The backup SRAM is not mass erased by a tamper event. It is read\r\n protected to prevent confidential data, such as cryptographic private\r\n key, from being accessed. The backup SRAM can be erased only through\r\n the Flash interface when a protection level change from level 1 to\r\n level 0 is requested.\r\n -@- Refer to the description of Read protection (RDP) in the Flash\r\n programming manual.\r\n\r\n Refer to the datasheets for more details.\r\n\r\n *** Low Power modes configuration ***\r\n =====================================\r\n [..]\r\n The devices feature 3 low-power modes:\r\n (+) Sleep mode: Cortex-M4 core stopped, peripherals kept running.\r\n (+) Stop mode: all clocks are stopped, regulator running, regulator\r\n in low power mode\r\n (+) Standby mode: 1.2V domain powered off (mode not available on STM32F3x8 devices).\r\n\r\n *** Sleep mode ***\r\n ==================\r\n [..]\r\n (+) Entry:\r\n The Sleep mode is entered by using the HAL_PWR_EnterSLEEPMode(PWR_MAINREGULATOR_ON, PWR_SLEEPENTRY_WFx)\r\n functions with\r\n (++) PWR_SLEEPENTRY_WFI: enter SLEEP mode with WFI instruction\r\n (++) PWR_SLEEPENTRY_WFE: enter SLEEP mode with WFE instruction\r\n \r\n (+) Exit:\r\n (++) Any peripheral interrupt acknowledged by the nested vectored interrupt\r\n controller (NVIC) can wake up the device from Sleep mode.\r\n\r\n *** Stop mode ***\r\n =================\r\n [..]\r\n In Stop mode, all clocks in the 1.8V domain are stopped, the PLL, the HSI,\r\n and the HSE RC oscillators are disabled. Internal SRAM and register contents\r\n are preserved.\r\n The voltage regulator can be configured either in normal or low-power mode to minimize the consumption.\r\n\r\n (+) Entry:\r\n The Stop mode is entered using the HAL_PWR_EnterSTOPMode(PWR_MAINREGULATOR_ON, PWR_STOPENTRY_WFI )\r\n function with:\r\n (++) Main regulator ON or\r\n (++) Low Power regulator ON.\r\n (++) PWR_STOPENTRY_WFI: enter STOP mode with WFI instruction or\r\n (++) PWR_STOPENTRY_WFE: enter STOP mode with WFE instruction\r\n (+) Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Interrupt/Event mode.\r\n (++) Some specific communication peripherals (CEC, USART, I2C) interrupts, \r\n when programmed in wakeup mode (the peripheral must be \r\n programmed in wakeup mode and the corresponding interrupt vector \r\n must be enabled in the NVIC).\r\n\r\n *** Standby mode ***\r\n ====================\r\n [..]\r\n The Standby mode allows to achieve the lowest power consumption. It is based\r\n on the Cortex-M4 deep sleep mode, with the voltage regulator disabled.\r\n The 1.8V domain is consequently powered off. The PLL, the HSI oscillator and\r\n the HSE oscillator are also switched off. SRAM and register contents are lost\r\n except for the RTC registers, RTC backup registers, backup SRAM and Standby\r\n circuitry.\r\n The voltage regulator is OFF.\r\n\r\n (+) Entry:\r\n (++) The Standby mode is entered using the HAL_PWR_EnterSTANDBYMode() function.\r\n (+) Exit:\r\n (++) WKUP pin rising edge, RTC alarm (Alarm A and Alarm B), RTC wakeup,\r\n tamper event, time-stamp event, external reset in NRST pin, IWDG reset.\r\n\r\n *** Auto-wakeup (AWU) from low-power mode ***\r\n =============================================\r\n [..]\r\n The MCU can be woken up from low-power mode by an RTC Alarm event, an RTC\r\n Wakeup event, a tamper event, a time-stamp event, or a comparator event, \r\n without depending on an external interrupt (Auto-wakeup mode).\r\n\r\n (+) RTC auto-wakeup (AWU) from the Stop and Standby modes\r\n\r\n (++) To wake up from the Stop mode with an RTC alarm event, it is necessary to\r\n configure the RTC to generate the RTC alarm using the HAL_RTC_SetAlarm_IT() function.\r\n\r\n (++) To wake up from the Stop mode with an RTC Tamper or time stamp event, it\r\n is necessary to configure the RTC to detect the tamper or time stamp event using the\r\n HAL_RTC_SetTimeStamp_IT() or HAL_RTC_SetTamper_IT() functions.\r\n\r\n (++) To wake up from the Stop mode with an RTC WakeUp event, it is necessary to\r\n configure the RTC to generate the RTC WakeUp event using the HAL_RTC_SetWakeUpTimer_IT() function.\r\n\r\n (+) Comparator auto-wakeup (AWU) from the Stop mode\r\n\r\n (++) To wake up from the Stop mode with a comparator wakeup event, it is necessary to:\r\n (+++) Configure the EXTI Line associated with the comparator (example EXTI Line 22 for comparator 2U) \r\n to be sensitive to to the selected edges (falling, rising or falling \r\n and rising) (Interrupt or Event modes) using the EXTI_Init() function.\r\n (+++) Configure the comparator to generate the event. \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables the WakeUp PINx functionality.\r\n * @param WakeUpPinx Specifies the Power Wake-Up pin to enable.\r\n * This parameter can be value of :\r\n * @ref PWR_WakeUp_Pins\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinx));\r\n /* Enable the EWUPx pin */\r\n SET_BIT(PWR->CSR, WakeUpPinx);\r\n}\r\n\r\n/**\r\n * @brief Disables the WakeUp PINx functionality.\r\n * @param WakeUpPinx Specifies the Power Wake-Up pin to disable.\r\n * This parameter can be values of :\r\n * @ref PWR_WakeUp_Pins\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinx));\r\n /* Disable the EWUPx pin */\r\n CLEAR_BIT(PWR->CSR, WakeUpPinx);\r\n}\r\n\r\n/**\r\n * @brief Enters Sleep mode.\r\n * @note In Sleep mode, all I/O pins keep the same state as in Run mode.\r\n * @param Regulator Specifies the regulator state in SLEEP mode.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_MAINREGULATOR_ON: SLEEP mode with regulator ON\r\n * @arg PWR_LOWPOWERREGULATOR_ON: SLEEP mode with low power regulator ON\r\n * @note This parameter has no effect in F3 family and is just maintained to \r\n * offer full portability of other STM32 families softwares.\r\n * @param SLEEPEntry Specifies if SLEEP mode is entered with WFI or WFE instruction.\r\n * When WFI entry is used, tick interrupt have to be disabled if not desired as \r\n * the interrupt wake up source.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_SLEEPENTRY_WFI: enter SLEEP mode with WFI instruction\r\n * @arg PWR_SLEEPENTRY_WFE: enter SLEEP mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_SLEEP_ENTRY(SLEEPEntry));\r\n\r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR &= (uint32_t)~((uint32_t)SCB_SCR_SLEEPDEEP_Msk);\r\n\r\n /* Select SLEEP mode entry -------------------------------------------------*/\r\n if(SLEEPEntry == PWR_SLEEPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enters STOP mode.\r\n * @note In Stop mode, all I/O pins keep the same state as in Run mode.\r\n * @note When exiting Stop mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock.\r\n * @note When the voltage regulator operates in low power mode, an additional\r\n * startup delay is incurred when waking up from Stop mode.\r\n * By keeping the internal regulator ON during Stop mode, the consumption\r\n * is higher although the startup time is reduced.\r\n * @param Regulator Specifies the regulator state in STOP mode.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_MAINREGULATOR_ON: STOP mode with regulator ON\r\n * @arg PWR_LOWPOWERREGULATOR_ON: STOP mode with low power regulator ON\r\n * @param STOPEntry specifies if STOP mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_STOPENTRY_WFI:Enter STOP mode with WFI instruction\r\n * @arg PWR_STOPENTRY_WFE: Enter STOP mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry)\r\n{\r\n uint32_t tmpreg = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Select the regulator state in STOP mode ---------------------------------*/\r\n tmpreg = PWR->CR;\r\n \r\n /* Clear PDDS and LPDS bits */\r\n tmpreg &= (uint32_t)~(PWR_CR_PDDS | PWR_CR_LPDS);\r\n\r\n /* Set LPDS bit according to Regulator value */\r\n tmpreg |= Regulator;\r\n\r\n /* Store the new value */\r\n PWR->CR = tmpreg;\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;\r\n\r\n /* Select STOP mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR &= (uint32_t)~((uint32_t)SCB_SCR_SLEEPDEEP_Msk);\r\n}\r\n\r\n/**\r\n * @brief Enters STANDBY mode.\r\n * @note In Standby mode, all I/O pins are high impedance except for:\r\n * - Reset pad (still available), \r\n * - RTC alternate function pins if configured for tamper, time-stamp, RTC\r\n * Alarm out, or RTC clock calibration out, \r\n * - WKUP pins if enabled.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTANDBYMode(void)\r\n{\r\n /* Select STANDBY mode */\r\n PWR->CR |= PWR_CR_PDDS;\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;\r\n\r\n /* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n/**\r\n * @brief Indicates Sleep-On-Exit when returning from Handler mode to Thread mode. \r\n * @note Set SLEEPONEXIT bit of SCR register. When this bit is set, the processor \r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * Setting this bit is useful when the processor is expected to run only on\r\n * interruptions handling. \r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSleepOnExit(void)\r\n{\r\n /* Set SLEEPONEXIT bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disables Sleep-On-Exit feature when returning from Handler mode to Thread mode. \r\n * @note Clears SLEEPONEXIT bit of SCR register. When this bit is set, the processor \r\n * re-enters SLEEP mode when an interruption handling is over. \r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSleepOnExit(void)\r\n{\r\n /* Clear SLEEPONEXIT bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enables CORTEX M4 SEVONPEND bit. \r\n * @note Sets SEVONPEND bit of SCR register. When this bit is set, this causes \r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSEVOnPend(void)\r\n{\r\n /* Set SEVONPEND bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disables CORTEX M4 SEVONPEND bit. \r\n * @note Clears SEVONPEND bit of SCR register. When this bit is set, this causes \r\n * WFE to wake up when an interrupt moves from inactive to pended. \r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSEVOnPend(void)\r\n{\r\n /* Clear SEVONPEND bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_pwr_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Extended Initialization and de-initialization functions\r\n * + Extended Peripheral Control functions\r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx PWREx\r\n * @brief PWREx HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup PWREx_Private_Constants PWR Extended Private Constants\r\n * @{\r\n */\r\n#define PVD_MODE_IT (0x00010000U)\r\n#define PVD_MODE_EVT (0x00020000U)\r\n#define PVD_RISING_EDGE (0x00000001U)\r\n#define PVD_FALLING_EDGE (0x00000002U)\r\n/**\r\n * @}\r\n */\r\n \r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_Exported_Functions_Group1 Peripheral Extended Control Functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n\r\n ===============================================================================\r\n ##### Peripheral Extended control functions #####\r\n ===============================================================================\r\n *** PVD configuration (present on all other devices than STM32F3x8 devices) ***\r\n =========================\r\n [..]\r\n (+) The PVD is used to monitor the VDD power supply by comparing it to a\r\n threshold selected by the PVD Level (PLS[2:0] bits in the PWR_CR).\r\n (+) A PVDO flag is available to indicate if VDD/VDDA is higher or lower\r\n than the PVD threshold. This event is internally connected to the EXTI\r\n line16 and can generate an interrupt if enabled. This is done through\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT() macro\r\n (+) The PVD is stopped in Standby mode.\r\n -@- PVD is not available on STM32F3x8 Product Line\r\n\r\n\r\n *** Voltage regulator ***\r\n =========================\r\n [..]\r\n (+) The voltage regulator is always enabled after Reset. It works in three different\r\n modes.\r\n In Run mode, the regulator supplies full power to the 1.8V domain (core, memories\r\n and digital peripherals).\r\n In Stop mode, the regulator supplies low power to the 1.8V domain, preserving\r\n contents of registers and SRAM.\r\n In Stop mode, the regulator is powered off. The contents of the registers and SRAM\r\n are lost except for the Standby circuitry and the Backup Domain.\r\n Note: in the STM32F3x8xx devices, the voltage regulator is bypassed and the\r\n microcontroller must be powered from a nominal VDD = 1.8V +/-8U% voltage.\r\n\r\n\r\n (+) A PVDO flag is available to indicate if VDD/VDDA is higher or lower\r\n than the PVD threshold. This event is internally connected to the EXTI\r\n line16 and can generate an interrupt if enabled. This is done through\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT() macro\r\n (+) The PVD is stopped in Standby mode.\r\n\r\n\r\n *** SDADC power configuration ***\r\n ================================\r\n [..]\r\n (+) On STM32F373xC/STM32F378xx devices, there are up to \r\n 3 SDADC instances that can be enabled/disabled.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || \\\r\n defined(STM32F302xC) || defined(STM32F303xC) || \\\r\n defined(STM32F303x8) || defined(STM32F334x8) || \\\r\n defined(STM32F301x8) || defined(STM32F302x8) || \\\r\n defined(STM32F373xC)\r\n\r\n/**\r\n * @brief Configures the voltage threshold detected by the Power Voltage Detector(PVD).\r\n * @param sConfigPVD pointer to an PWR_PVDTypeDef structure that contains the configuration\r\n * information for the PVD.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage threshold corresponding to each\r\n * detection level.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVD_LEVEL(sConfigPVD->PVDLevel));\r\n assert_param(IS_PWR_PVD_MODE(sConfigPVD->Mode));\r\n\r\n /* Set PLS[7:5] bits according to PVDLevel value */\r\n MODIFY_REG(PWR->CR, PWR_CR_PLS, sConfigPVD->PVDLevel);\r\n \r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVD_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVD->Mode & PVD_MODE_IT) == PVD_MODE_IT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT();\r\n }\r\n \r\n /* Configure event mode */\r\n if((sConfigPVD->Mode & PVD_MODE_EVT) == PVD_MODE_EVT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_EVENT();\r\n }\r\n \r\n /* Configure the edge */\r\n if((sConfigPVD->Mode & PVD_RISING_EDGE) == PVD_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n \r\n if((sConfigPVD->Mode & PVD_FALLING_EDGE) == PVD_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables the Power Voltage Detector(PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnablePVD(void)\r\n{\r\n SET_BIT(PWR->CR, PWR_CR_PVDE); \r\n}\r\n\r\n/**\r\n * @brief Disables the Power Voltage Detector(PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisablePVD(void)\r\n{\r\n CLEAR_BIT(PWR->CR, PWR_CR_PVDE); \r\n}\r\n\r\n/**\r\n * @brief This function handles the PWR PVD interrupt request.\r\n * @note This API should be called under the PVD_IRQHandler().\r\n * @retval None\r\n */\r\nvoid HAL_PWR_PVD_IRQHandler(void)\r\n{\r\n /* Check PWR exti flag */\r\n if(__HAL_PWR_PVD_EXTI_GET_FLAG() != RESET)\r\n {\r\n /* PWR PVD interrupt user callback */\r\n HAL_PWR_PVDCallback();\r\n\r\n /* Clear PWR Exti pending bit */\r\n __HAL_PWR_PVD_EXTI_CLEAR_FLAG();\r\n }\r\n}\r\n\r\n/**\r\n * @brief PWR PVD interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWR_PVDCallback(void)\r\n{\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_PWR_PVDCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F303x8 || STM32F334x8 || */\r\n /* STM32F301x8 || STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n/**\r\n * @brief Enables the SDADC peripheral functionaliy\r\n * @param Analogx specifies the SDADC peripheral instance.\r\n * This parameter can be: PWR_SDADC_ANALOG1, PWR_SDADC_ANALOG2 or PWR_SDADC_ANALOG3.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableSDADC(uint32_t Analogx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_SDADC_ANALOG(Analogx));\r\n\r\n /* Enable PWR clock interface for SDADC use */\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n \r\n PWR->CR |= Analogx;\r\n}\r\n\r\n/**\r\n * @brief Disables the SDADC peripheral functionaliy\r\n * @param Analogx specifies the SDADC peripheral instance.\r\n * This parameter can be: PWR_SDADC_ANALOG1, PWR_SDADC_ANALOG2 or PWR_SDADC_ANALOG3.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableSDADC(uint32_t Analogx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_SDADC_ANALOG(Analogx));\r\n \r\n PWR->CR &= ~Analogx;\r\n}\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_rcc.c\r\n * @author MCD Application Team\r\n * @brief RCC HAL module driver.\r\n * This file provides firmware functions to manage the following \r\n * functionalities of the Reset and Clock Control (RCC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n * \r\n @verbatim \r\n ==============================================================================\r\n ##### RCC specific features #####\r\n ==============================================================================\r\n [..] \r\n After reset the device is running from Internal High Speed oscillator\r\n (HSI 8MHz) with Flash 0 wait state, Flash prefetch buffer is enabled, \r\n and all peripherals are off except internal SRAM, Flash and JTAG.\r\n (+) There is no prescaler on High speed (AHB) and Low speed (APB) buses;\r\n all peripherals mapped on these buses are running at HSI speed.\r\n (+) The clock for all peripherals is switched off, except the SRAM and FLASH.\r\n (+) All GPIOs are in input floating state, except the JTAG pins which\r\n are assigned to be used for debug purpose.\r\n [..] Once the device started from reset, the user application has to:\r\n (+) Configure the clock source to be used to drive the System clock\r\n (if the application needs higher frequency/performance)\r\n (+) Configure the System clock frequency and Flash settings \r\n (+) Configure the AHB and APB buses prescalers\r\n (+) Enable the clock for the peripheral(s) to be used\r\n (+) Configure the clock source(s) for peripherals whose clocks are not\r\n derived from the System clock (RTC, ADC, I2C, I2S, TIM, USB FS)\r\n\r\n ##### RCC Limitations #####\r\n ==============================================================================\r\n [..] \r\n A delay between an RCC peripheral clock enable and the effective peripheral \r\n enabling should be taken into account in order to manage the peripheral read/write \r\n from/to registers.\r\n (+) This delay depends on the peripheral mapping.\r\n (++) AHB & APB peripherals, 1 dummy read is necessary\r\n\r\n [..] \r\n Workarounds:\r\n (#) For AHB & APB peripherals, a dummy read to the peripheral register has been\r\n inserted in each __HAL_RCC_PPP_CLK_ENABLE() macro.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC RCC\r\n* @brief RCC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Constants RCC Private Constants\r\n * @{\r\n */\r\n/* Bits position in in the CFGR register */\r\n#define RCC_CFGR_HPRE_BITNUMBER POSITION_VAL(RCC_CFGR_HPRE)\r\n#define RCC_CFGR_PPRE1_BITNUMBER POSITION_VAL(RCC_CFGR_PPRE1)\r\n#define RCC_CFGR_PPRE2_BITNUMBER POSITION_VAL(RCC_CFGR_PPRE2)\r\n/**\r\n * @}\r\n */\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Macros RCC Private Macros\r\n * @{\r\n */\r\n\r\n#define MCO1_CLK_ENABLE() __HAL_RCC_GPIOA_CLK_ENABLE()\r\n#define MCO1_GPIO_PORT GPIOA\r\n#define MCO1_PIN GPIO_PIN_8\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Variables RCC Private Variables\r\n * @{\r\n */\r\nconst uint8_t aPLLMULFactorTable[16] = { 2U, 3U, 4U, 5U, 6U, 7U, 8U, 9U,\r\n 10U, 11U, 12U, 13U, 14U, 15U, 16U, 16U};\r\nconst uint8_t aPredivFactorTable[16] = { 1U, 2U, 3U, 4U, 5U, 6U, 7U, 8U,\r\n 9U,10U, 11U, 12U, 13U, 14U, 15U, 16U};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Functions RCC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group1 Initialization and de-initialization functions \r\n * @brief Initialization and Configuration functions \r\n *\r\n @verbatim \r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to configure the internal/external oscillators\r\n (HSE, HSI, LSE, LSI, PLL, CSS and MCO) and the System buses clocks (SYSCLK, AHB, APB1\r\n and APB2).\r\n\r\n [..] Internal/external clock and PLL configuration\r\n (#) HSI (high-speed internal), 8 MHz factory-trimmed RC used directly or through\r\n the PLL as System clock source.\r\n The HSI clock can be used also to clock the USART and I2C peripherals.\r\n\r\n (#) LSI (low-speed internal), ~40 KHz low consumption RC used as IWDG and/or RTC\r\n clock source.\r\n\r\n (#) HSE (high-speed external), 4 to 32 MHz crystal oscillator used directly or\r\n through the PLL as System clock source. Can be used also as RTC clock source.\r\n\r\n (#) LSE (low-speed external), 32 KHz oscillator used as RTC clock source. \r\n\r\n (#) PLL (clocked by HSI or HSE), featuring different output clocks:\r\n (++) The first output is used to generate the high speed system clock (up to 72 MHz)\r\n (++) The second output is used to generate the clock for the USB FS (48 MHz)\r\n (++) The third output may be used to generate the clock for the ADC peripherals (up to 72 MHz)\r\n (++) The fourth output may be used to generate the clock for the TIM peripherals (144 MHz)\r\n\r\n (#) CSS (Clock security system), once enable using the macro __HAL_RCC_CSS_ENABLE()\r\n and if a HSE clock failure occurs(HSE used directly or through PLL as System \r\n clock source), the System clocks automatically switched to HSI and an interrupt\r\n is generated if enabled. The interrupt is linked to the Cortex-M4 NMI \r\n (Non-Maskable Interrupt) exception vector. \r\n\r\n (#) MCO (microcontroller clock output), used to output SYSCLK, HSI, HSE, LSI, LSE or PLL\r\n clock (divided by 2) output on pin (such as PA8 pin).\r\n\r\n [..] System, AHB and APB buses clocks configuration\r\n (#) Several clock sources can be used to drive the System clock (SYSCLK): HSI,\r\n HSE and PLL.\r\n The AHB clock (HCLK) is derived from System clock through configurable\r\n prescaler and used to clock the CPU, memory and peripherals mapped\r\n on AHB bus (DMA, GPIO...). APB1 (PCLK1) and APB2 (PCLK2) clocks are derived\r\n from AHB clock through configurable prescalers and used to clock\r\n the peripherals mapped on these buses. You can use\r\n \"@ref HAL_RCC_GetSysClockFreq()\" function to retrieve the frequencies of these clocks.\r\n\r\n (#) All the peripheral clocks are derived from the System clock (SYSCLK) except:\r\n (++) The FLASH program/erase clock which is always HSI 8MHz clock.\r\n (++) The USB 48 MHz clock which is derived from the PLL VCO clock.\r\n (++) The USART clock which can be derived as well from HSI 8MHz, LSI or LSE.\r\n (++) The I2C clock which can be derived as well from HSI 8MHz clock.\r\n (++) The ADC clock which is derived from PLL output.\r\n (++) The RTC clock which is derived from the LSE, LSI or 1 MHz HSE_RTC\r\n (HSE divided by a programmable prescaler). The System clock (SYSCLK)\r\n frequency must be higher or equal to the RTC clock frequency.\r\n (++) IWDG clock which is always the LSI clock.\r\n\r\n (#) For the STM32F3xx devices, the maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 72 MHz,\r\n Depending on the SYSCLK frequency, the flash latency should be adapted accordingly.\r\n\r\n (#) After reset, the System clock source is the HSI (8 MHz) with 0 WS and\r\n prefetch is disabled.\r\n @endverbatim\r\n * @{\r\n */\r\n \r\n/*\r\n Additional consideration on the SYSCLK based on Latency settings:\r\n +-----------------------------------------------+\r\n | Latency | SYSCLK clock frequency (MHz) |\r\n |---------------|-------------------------------|\r\n |0WS(1CPU cycle)| 0 < SYSCLK <= 24 |\r\n |---------------|-------------------------------|\r\n |1WS(2CPU cycle)| 24 < SYSCLK <= 48 |\r\n |---------------|-------------------------------|\r\n |2WS(3CPU cycle)| 48 < SYSCLK <= 72 |\r\n +-----------------------------------------------+\r\n */\r\n\r\n/**\r\n * @brief Resets the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE and PLL OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS and MCO1 OFF\r\n * - All interrupts disabled\r\n * @note This function does not modify the configuration of the\r\n * - Peripheral clocks\r\n * - LSI, LSE and RTC clocks\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void)\r\n{\r\n uint32_t tickstart = 0;\r\n\r\n /* Set HSION bit */\r\n SET_BIT(RCC->CR, RCC_CR_HSION);\r\n\r\n /* Insure HSIRDY bit is set before writing default HSITRIM value */\r\n /* Get start tick */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is ready */\r\n while(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Set HSITRIM default value */\r\n MODIFY_REG(RCC->CR, RCC_CR_HSITRIM, RCC_CR_HSITRIM_4);\r\n\r\n /* Reset SW[1:0], HPRE[3:0], PPRE1[2:0], PPRE2[2:0] and MCOSEL[2:0] bits */\r\n CLEAR_BIT(RCC->CFGR, RCC_CFGR_SW | RCC_CFGR_HPRE | RCC_CFGR_PPRE1 | RCC_CFGR_PPRE2 | RCC_CFGR_MCO);\r\n\r\n /* Insure HSI selected as system clock source */\r\n /* Get start tick */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till system clock source is ready */\r\n while(READ_BIT(RCC->CFGR, RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI)\r\n {\r\n if((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Update the SystemCoreClock global variable for HSI as system clock source */\r\n SystemCoreClock = HSI_VALUE;\r\n\r\n /* Configure the source of time base considering new system clock settings */\r\n if(HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Reset HSEON, CSSON, PLLON bits */\r\n CLEAR_BIT(RCC->CR, RCC_CR_PLLON | RCC_CR_CSSON | RCC_CR_HSEON);\r\n\r\n /* Reset HSEBYP bit */\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP);\r\n\r\n /* Insure PLLRDY is reset */\r\n /* Get start tick */\r\n tickstart = HAL_GetTick();\r\n while(READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Reset CFGR register */\r\n CLEAR_REG(RCC->CFGR);\r\n\r\n /* Reset CFGR2 register */\r\n CLEAR_REG(RCC->CFGR2);\r\n\r\n /* Reset CFGR3 register */\r\n CLEAR_REG(RCC->CFGR3);\r\n\r\n /* Clear all interrupt flags */\r\n SET_BIT(RCC->CIR, RCC_CIR_LSIRDYC | RCC_CIR_LSERDYC | RCC_CIR_HSIRDYC | RCC_CIR_HSERDYC | RCC_CIR_PLLRDYC | RCC_CIR_CSSC);\r\n\r\n /* Disable all interrupts */\r\n CLEAR_REG(RCC->CIR);\r\n\r\n /* Reset all CSR flags */\r\n __HAL_RCC_CLEAR_RESET_FLAGS();\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the RCC Oscillators according to the specified parameters in the\r\n * RCC_OscInitTypeDef.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC Oscillators.\r\n * @note The PLL is not disabled when used as system clock.\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n uint32_t tickstart;\r\n uint32_t pll_config;\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n uint32_t pll_config2;\r\n#endif /* RCC_CFGR_PLLSRC_HSI_PREDIV */\r\n\r\n /* Check Null pointer */\r\n if(RCC_OscInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\r\n\r\n /*------------------------------- HSE Configuration ------------------------*/ \r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\r\n\r\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\r\n if((__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_SYSCLKSOURCE_STATUS_HSE) \r\n || ((__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_SYSCLKSOURCE_STATUS_PLLCLK) && (__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSE)))\r\n {\r\n if((__HAL_RCC_GET_FLAG(RCC_FLAG_HSERDY) != RESET) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Set the new HSE configuration ---------------------------------------*/\r\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\r\n \r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n /* Configure the HSE predivision factor --------------------------------*/\r\n __HAL_RCC_HSE_PREDIV_CONFIG(RCC_OscInitStruct->HSEPredivValue);\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n\r\n /* Check the HSE State */\r\n if(RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\r\n {\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till HSE is ready */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_HSERDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till HSE is disabled */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_HSERDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*----------------------------- HSI Configuration --------------------------*/ \r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\r\n assert_param(IS_RCC_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\r\n \r\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */ \r\n if((__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_SYSCLKSOURCE_STATUS_HSI) \r\n || ((__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_SYSCLKSOURCE_STATUS_PLLCLK) && (__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSI)))\r\n {\r\n /* When HSI is used as system clock it will not disabled */\r\n if((__HAL_RCC_GET_FLAG(RCC_FLAG_HSIRDY) != RESET) && (RCC_OscInitStruct->HSIState != RCC_HSI_ON))\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Otherwise, just the calibration is allowed */\r\n else\r\n {\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n }\r\n }\r\n else\r\n {\r\n /* Check the HSI State */\r\n if(RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\r\n {\r\n /* Enable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_ENABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till HSI is ready */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_HSIRDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n \r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n }\r\n else\r\n {\r\n /* Disable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_DISABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till HSI is disabled */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_HSIRDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSI Configuration -------------------------*/ \r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\r\n \r\n /* Check the LSI State */\r\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_ENABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till LSI is ready */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_LSIRDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_DISABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till LSI is disabled */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_LSIRDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSE Configuration -------------------------*/ \r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\r\n\r\n /* Update LSE configuration in Backup Domain control register */\r\n /* Requires to enable write access to Backup Domain of necessary */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n \r\n if(HAL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP))\r\n {\r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR, PWR_CR_DBP);\r\n \r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while(HAL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP))\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Set the new LSE configuration -----------------------------------------*/\r\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\r\n /* Check the LSE State */\r\n if(RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\r\n {\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till LSE is ready */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_LSERDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till LSE is disabled */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_LSERDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Require to disable power clock if necessary */\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*-------------------------------- PLL Configuration -----------------------*/\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\r\n if ((RCC_OscInitStruct->PLL.PLLState) != RCC_PLL_NONE)\r\n {\r\n /* Check if the PLL is used as system clock or not */\r\n if(__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_SYSCLKSOURCE_STATUS_PLLCLK)\r\n { \r\n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_ON)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLLSOURCE(RCC_OscInitStruct->PLL.PLLSource));\r\n assert_param(IS_RCC_PLL_MUL(RCC_OscInitStruct->PLL.PLLMUL));\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n assert_param(IS_RCC_PREDIV(RCC_OscInitStruct->PLL.PREDIV));\r\n#endif\r\n \r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till PLL is disabled */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_PLLRDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n /* Configure the main PLL clock source, predivider and multiplication factor. */\r\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\r\n RCC_OscInitStruct->PLL.PREDIV,\r\n RCC_OscInitStruct->PLL.PLLMUL);\r\n#else\r\n /* Configure the main PLL clock source and multiplication factor. */\r\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\r\n RCC_OscInitStruct->PLL.PLLMUL);\r\n#endif /* RCC_CFGR_PLLSRC_HSI_PREDIV */\r\n /* Enable the main PLL. */\r\n __HAL_RCC_PLL_ENABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till PLL is ready */\r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_PLLRDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n \r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till PLL is disabled */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_PLLRDY) != RESET)\r\n {\r\n if((HAL_GetTick() - tickstart ) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check if there is a request to disable the PLL used as System clock source */\r\n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Do not return HAL_ERROR if request repeats the current configuration */\r\n pll_config = RCC->CFGR;\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n pll_config2 = RCC->CFGR2;\r\n if((READ_BIT(pll_config, RCC_CFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) || \r\n (READ_BIT(pll_config, RCC_CFGR_PLLMUL) != RCC_OscInitStruct->PLL.PLLMUL) || \r\n (READ_BIT(pll_config2, RCC_CFGR2_PREDIV) != RCC_OscInitStruct->PLL.PREDIV)) \r\n#else\r\n if((READ_BIT(pll_config, RCC_CFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) || \r\n (READ_BIT(pll_config, RCC_CFGR_PLLMUL) != RCC_OscInitStruct->PLL.PLLMUL))\r\n#endif\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the CPU, AHB and APB buses clocks according to the specified \r\n * parameters in the RCC_ClkInitStruct.\r\n * @param RCC_ClkInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC peripheral.\r\n * @param FLatency FLASH Latency \r\n * The value of this parameter depend on device used within the same series\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency \r\n * and updated by @ref HAL_RCC_GetHCLKFreq() function called within this function\r\n *\r\n * @note The HSI is used (enabled by hardware) as system clock source after\r\n * start-up from Reset, wake-up from STOP and STANDBY mode, or in case\r\n * of failure of the HSE used directly or indirectly as system clock\r\n * (if the Clock Security System CSS is enabled).\r\n * \r\n * @note A switch from one clock source to another occurs only if the target\r\n * clock source is ready (clock stable after start-up delay or PLL locked). \r\n * If a clock source which is not yet ready is selected, the switch will\r\n * occur when the clock source will be ready. \r\n * You can use @ref HAL_RCC_GetClockConfig() function to know which clock is\r\n * currently used as system clock source.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency)\r\n{\r\n uint32_t tickstart = 0U;\r\n\r\n /* Check Null pointer */\r\n if(RCC_ClkInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CLOCKTYPE(RCC_ClkInitStruct->ClockType));\r\n assert_param(IS_FLASH_LATENCY(FLatency));\r\n\r\n /* To correctly read data from FLASH memory, the number of wait states (LATENCY) \r\n must be correctly programmed according to the frequency of the CPU clock \r\n (HCLK) of the device. */\r\n\r\n /* Increasing the number of wait states because of higher CPU frequency */\r\n if(FLatency > __HAL_FLASH_GET_LATENCY())\r\n { \r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n \r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if(__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /*-------------------------- HCLK Configuration --------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\r\n {\r\n assert_param(IS_RCC_HCLK(RCC_ClkInitStruct->AHBCLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\r\n }\r\n\r\n /*------------------------- SYSCLK Configuration ---------------------------*/ \r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\r\n { \r\n assert_param(IS_RCC_SYSCLKSOURCE(RCC_ClkInitStruct->SYSCLKSource));\r\n \r\n /* HSE is selected as System Clock Source */\r\n if(RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\r\n {\r\n /* Check the HSE ready flag */ \r\n if(__HAL_RCC_GET_FLAG(RCC_FLAG_HSERDY) == RESET)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* PLL is selected as System Clock Source */\r\n else if(RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\r\n {\r\n /* Check the PLL ready flag */ \r\n if(__HAL_RCC_GET_FLAG(RCC_FLAG_PLLRDY) == RESET)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* HSI is selected as System Clock Source */\r\n else\r\n {\r\n /* Check the HSI ready flag */ \r\n if(__HAL_RCC_GET_FLAG(RCC_FLAG_HSIRDY) == RESET)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n __HAL_RCC_SYSCLK_CONFIG(RCC_ClkInitStruct->SYSCLKSource);\r\n\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n /* Decreasing the number of wait states because of lower CPU frequency */\r\n if(FLatency < __HAL_FLASH_GET_LATENCY())\r\n { \r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n \r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if(__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n return HAL_ERROR;\r\n }\r\n } \r\n\r\n /*-------------------------- PCLK1 Configuration ---------------------------*/ \r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB1CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\r\n }\r\n \r\n /*-------------------------- PCLK2 Configuration ---------------------------*/ \r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB2CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\r\n }\r\n \r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> AHBPrescTable[(RCC->CFGR & RCC_CFGR_HPRE)>> RCC_CFGR_HPRE_BITNUMBER];\r\n\r\n /* Configure the source of time base considering new system clocks settings*/\r\n HAL_InitTick (uwTickPrio);\r\n \r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief RCC clocks control functions\r\n *\r\n @verbatim \r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to control the RCC Clocks \r\n frequencies.\r\n\r\n @endverbatim\r\n * @{\r\n */\r\n\r\n#if defined(RCC_CFGR_MCOPRE)\r\n/**\r\n * @brief Selects the clock source to output on MCO pin.\r\n * @note MCO pin should be configured in alternate function mode.\r\n * @param RCC_MCOx specifies the output direction for the clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1 Clock source to output on MCO1 pin(PA8).\r\n * @param RCC_MCOSource specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK No clock selected\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System Clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK PLLCLK selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK_DIV2 PLLCLK Divided by 2 selected as MCO clock\r\n * @param RCC_MCODiv specifies the MCO DIV.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 no division applied to MCO clock\r\n * @arg @ref RCC_MCODIV_2 division by 2 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_4 division by 4 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_8 division by 8 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_16 division by 16 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_32 division by 32 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_64 division by 64 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_128 division by 128 applied to MCO clock\r\n * @retval None\r\n */\r\n#else\r\n/**\r\n * @brief Selects the clock source to output on MCO pin.\r\n * @note MCO pin should be configured in alternate function mode.\r\n * @param RCC_MCOx specifies the output direction for the clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1 Clock source to output on MCO1 pin(PA8).\r\n * @param RCC_MCOSource specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK No clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System clock selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE selected as MCO clock\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK_DIV2 PLLCLK Divided by 2 selected as MCO clock\r\n * @param RCC_MCODiv specifies the MCO DIV.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 no division applied to MCO clock\r\n * @retval None\r\n */\r\n#endif\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv)\r\n{\r\n GPIO_InitTypeDef gpio;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO(RCC_MCOx));\r\n assert_param(IS_RCC_MCODIV(RCC_MCODiv));\r\n assert_param(IS_RCC_MCO1SOURCE(RCC_MCOSource));\r\n \r\n /* Configure the MCO1 pin in alternate function mode */\r\n gpio.Mode = GPIO_MODE_AF_PP;\r\n gpio.Speed = GPIO_SPEED_FREQ_HIGH;\r\n gpio.Pull = GPIO_NOPULL;\r\n gpio.Pin = MCO1_PIN;\r\n gpio.Alternate = GPIO_AF0_MCO;\r\n\r\n /* MCO1 Clock Enable */\r\n MCO1_CLK_ENABLE();\r\n \r\n HAL_GPIO_Init(MCO1_GPIO_PORT, &gpio);\r\n \r\n /* Configure the MCO clock source */\r\n __HAL_RCC_MCO1_CONFIG(RCC_MCOSource, RCC_MCODiv);\r\n}\r\n\r\n/**\r\n * @brief Enables the Clock Security System.\r\n * @note If a failure is detected on the HSE oscillator clock, this oscillator\r\n * is automatically disabled and an interrupt is generated to inform the\r\n * software about the failure (Clock Security System Interrupt, CSSI),\r\n * allowing the MCU to perform rescue operations. The CSSI is linked to \r\n * the Cortex-M4 NMI (Non-Maskable Interrupt) exception vector. \r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableCSS(void)\r\n{\r\n *(__IO uint32_t *) RCC_CR_CSSON_BB = (uint32_t)ENABLE;\r\n}\r\n\r\n/**\r\n * @brief Disables the Clock Security System.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_DisableCSS(void)\r\n{\r\n *(__IO uint32_t *) RCC_CR_CSSON_BB = (uint32_t)DISABLE;\r\n}\r\n\r\n/**\r\n * @brief Returns the SYSCLK frequency \r\n * @note The system frequency computed by this function is not the real \r\n * frequency in the chip. It is calculated based on the predefined \r\n * constant and the selected clock source:\r\n * @note If SYSCLK source is HSI, function returns values based on HSI_VALUE(*)\r\n * @note If SYSCLK source is HSE, function returns a value based on HSE_VALUE\r\n * divided by PREDIV factor(**)\r\n * @note If SYSCLK source is PLL, function returns a value based on HSE_VALUE\r\n * divided by PREDIV factor(**) or HSI_VALUE(*) multiplied by the PLL factor.\r\n * @note (*) HSI_VALUE is a constant defined in stm32f3xx_hal_conf.h file (default value\r\n * 8 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n * @note (**) HSE_VALUE is a constant defined in stm32f3xx_hal_conf.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n * \r\n * @note The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n * \r\n * @note This function can be used by the user application to compute the \r\n * baud-rate for the communication peripherals or configure other parameters.\r\n * \r\n * @note Each time SYSCLK changes, this function must be called to update the\r\n * right SYSCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n * \r\n * @retval SYSCLK frequency\r\n */\r\nuint32_t HAL_RCC_GetSysClockFreq(void)\r\n{\r\n uint32_t tmpreg = 0U, prediv = 0U, pllclk = 0U, pllmul = 0U;\r\n uint32_t sysclockfreq = 0U;\r\n \r\n tmpreg = RCC->CFGR;\r\n \r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n switch (tmpreg & RCC_CFGR_SWS)\r\n {\r\n case RCC_SYSCLKSOURCE_STATUS_HSE: /* HSE used as system clock */\r\n {\r\n sysclockfreq = HSE_VALUE;\r\n break;\r\n }\r\n case RCC_SYSCLKSOURCE_STATUS_PLLCLK: /* PLL used as system clock */\r\n {\r\n pllmul = aPLLMULFactorTable[(uint32_t)(tmpreg & RCC_CFGR_PLLMUL) >> POSITION_VAL(RCC_CFGR_PLLMUL)];\r\n prediv = aPredivFactorTable[(uint32_t)(RCC->CFGR2 & RCC_CFGR2_PREDIV) >> POSITION_VAL(RCC_CFGR2_PREDIV)];\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n if ((tmpreg & RCC_CFGR_PLLSRC) != RCC_PLLSOURCE_HSI)\r\n {\r\n /* HSE used as PLL clock source : PLLCLK = HSE/PREDIV * PLLMUL */\r\n pllclk = (uint32_t)((uint64_t) HSE_VALUE / (uint64_t) (prediv)) * ((uint64_t) pllmul);\r\n }\r\n else\r\n {\r\n /* HSI used as PLL clock source : PLLCLK = HSI/2 * PLLMUL */\r\n pllclk = (uint32_t)((uint64_t) (HSI_VALUE >> 1U) * ((uint64_t) pllmul));\r\n }\r\n#else\r\n if ((tmpreg & RCC_CFGR_PLLSRC_HSE_PREDIV) == RCC_CFGR_PLLSRC_HSE_PREDIV)\r\n {\r\n /* HSE used as PLL clock source : PLLCLK = HSE/PREDIV * PLLMUL */\r\n pllclk = (uint32_t)((uint64_t) HSE_VALUE / (uint64_t) (prediv)) * ((uint64_t) pllmul);\r\n }\r\n else\r\n {\r\n /* HSI used as PLL clock source : PLLCLK = HSI/PREDIV * PLLMUL */\r\n pllclk = (uint32_t)((uint64_t) HSI_VALUE / (uint64_t) (prediv)) * ((uint64_t) pllmul);\r\n }\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n sysclockfreq = pllclk;\r\n break;\r\n }\r\n case RCC_SYSCLKSOURCE_STATUS_HSI: /* HSI used as system clock source */\r\n default: /* HSI used as system clock */\r\n {\r\n sysclockfreq = HSI_VALUE;\r\n break;\r\n }\r\n }\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @brief Returns the HCLK frequency \r\n * @note Each time HCLK changes, this function must be called to update the\r\n * right HCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n * \r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency \r\n * and updated within this function\r\n * @retval HCLK frequency\r\n */\r\nuint32_t HAL_RCC_GetHCLKFreq(void)\r\n{\r\n return SystemCoreClock;\r\n}\r\n\r\n/**\r\n * @brief Returns the PCLK1 frequency \r\n * @note Each time PCLK1 changes, this function must be called to update the\r\n * right PCLK1 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK1 frequency\r\n */\r\nuint32_t HAL_RCC_GetPCLK1Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK1 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq() >> APBPrescTable[(RCC->CFGR & RCC_CFGR_PPRE1) >> RCC_CFGR_PPRE1_BITNUMBER]);\r\n} \r\n\r\n/**\r\n * @brief Returns the PCLK2 frequency \r\n * @note Each time PCLK2 changes, this function must be called to update the\r\n * right PCLK2 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK2 frequency\r\n */\r\nuint32_t HAL_RCC_GetPCLK2Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK2 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq()>> APBPrescTable[(RCC->CFGR & RCC_CFGR_PPRE2) >> RCC_CFGR_PPRE2_BITNUMBER]);\r\n} \r\n\r\n/**\r\n * @brief Configures the RCC_OscInitStruct according to the internal \r\n * RCC configuration registers.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that \r\n * will be configured.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_OscInitStruct != NULL);\r\n\r\n /* Set all possible values for the Oscillator type parameter ---------------*/\r\n RCC_OscInitStruct->OscillatorType = RCC_OSCILLATORTYPE_HSE | RCC_OSCILLATORTYPE_HSI \\\r\n | RCC_OSCILLATORTYPE_LSE | RCC_OSCILLATORTYPE_LSI;\r\n\r\n\r\n /* Get the HSE configuration -----------------------------------------------*/\r\n if((RCC->CR &RCC_CR_HSEBYP) == RCC_CR_HSEBYP)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_BYPASS;\r\n }\r\n else if((RCC->CR &RCC_CR_HSEON) == RCC_CR_HSEON)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_OFF;\r\n }\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n RCC_OscInitStruct->HSEPredivValue = __HAL_RCC_HSE_GET_PREDIV();\r\n#endif\r\n\r\n /* Get the HSI configuration -----------------------------------------------*/\r\n if((RCC->CR &RCC_CR_HSION) == RCC_CR_HSION)\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_OFF;\r\n }\r\n \r\n RCC_OscInitStruct->HSICalibrationValue = (uint32_t)((RCC->CR & RCC_CR_HSITRIM) >> POSITION_VAL(RCC_CR_HSITRIM));\r\n \r\n /* Get the LSE configuration -----------------------------------------------*/\r\n if((RCC->BDCR &RCC_BDCR_LSEBYP) == RCC_BDCR_LSEBYP)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_BYPASS;\r\n }\r\n else if((RCC->BDCR &RCC_BDCR_LSEON) == RCC_BDCR_LSEON)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_OFF;\r\n }\r\n \r\n /* Get the LSI configuration -----------------------------------------------*/\r\n if((RCC->CSR &RCC_CSR_LSION) == RCC_CSR_LSION)\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_OFF;\r\n }\r\n \r\n\r\n /* Get the PLL configuration -----------------------------------------------*/\r\n if((RCC->CR &RCC_CR_PLLON) == RCC_CR_PLLON)\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_OFF;\r\n }\r\n RCC_OscInitStruct->PLL.PLLSource = (uint32_t)(RCC->CFGR & RCC_CFGR_PLLSRC);\r\n RCC_OscInitStruct->PLL.PLLMUL = (uint32_t)(RCC->CFGR & RCC_CFGR_PLLMUL);\r\n#if defined(RCC_CFGR_PLLSRC_HSI_PREDIV)\r\n RCC_OscInitStruct->PLL.PREDIV = (uint32_t)(RCC->CFGR2 & RCC_CFGR2_PREDIV);\r\n#endif /* RCC_CFGR_PLLSRC_HSI_PREDIV */\r\n}\r\n\r\n/**\r\n * @brief Get the RCC_ClkInitStruct according to the internal \r\n * RCC configuration registers.\r\n * @param RCC_ClkInitStruct pointer to an RCC_ClkInitTypeDef structure that \r\n * contains the current clock configuration.\r\n * @param pFLatency Pointer on the Flash Latency.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_ClkInitStruct != NULL);\r\n assert_param(pFLatency != NULL);\r\n\r\n /* Set all possible values for the Clock type parameter --------------------*/\r\n RCC_ClkInitStruct->ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;\r\n \r\n /* Get the SYSCLK configuration --------------------------------------------*/ \r\n RCC_ClkInitStruct->SYSCLKSource = (uint32_t)(RCC->CFGR & RCC_CFGR_SW);\r\n \r\n /* Get the HCLK configuration ----------------------------------------------*/ \r\n RCC_ClkInitStruct->AHBCLKDivider = (uint32_t)(RCC->CFGR & RCC_CFGR_HPRE); \r\n \r\n /* Get the APB1 configuration ----------------------------------------------*/ \r\n RCC_ClkInitStruct->APB1CLKDivider = (uint32_t)(RCC->CFGR & RCC_CFGR_PPRE1); \r\n \r\n /* Get the APB2 configuration ----------------------------------------------*/ \r\n RCC_ClkInitStruct->APB2CLKDivider = (uint32_t)((RCC->CFGR & RCC_CFGR_PPRE2) >> 3U);\r\n \r\n /* Get the Flash Wait State (Latency) configuration ------------------------*/ \r\n *pFLatency = (uint32_t)(FLASH->ACR & FLASH_ACR_LATENCY); \r\n}\r\n\r\n/**\r\n * @brief This function handles the RCC CSS interrupt request.\r\n * @note This API should be called under the NMI_Handler().\r\n * @retval None\r\n */\r\nvoid HAL_RCC_NMI_IRQHandler(void)\r\n{\r\n /* Check RCC CSSF flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_CSS))\r\n {\r\n /* RCC Clock Security System interrupt user callback */\r\n HAL_RCC_CSSCallback();\r\n \r\n /* Clear RCC CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_CSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCC Clock Security System interrupt callback\r\n * @retval none\r\n */\r\n__weak void HAL_RCC_CSSCallback(void)\r\n{\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_RCC_CSSCallback could be implemented in the user file\r\n */ \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_rcc_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended RCC HAL module driver.\r\n * This file provides firmware functions to manage the following \r\n * functionalities RCC extension peripheral:\r\n * + Extended Peripheral Control functions\r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/** @defgroup RCCEx RCCEx\r\n * @brief RCC Extension HAL module driver.\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Macros RCCEx Private Macros\r\n * @{\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34) || defined(RCC_CFGR_USBPRE) \\\r\n || defined(RCC_CFGR3_TIM1SW) || defined(RCC_CFGR3_TIM2SW) || defined(RCC_CFGR3_TIM8SW) || defined(RCC_CFGR3_TIM15SW) \\\r\n || defined(RCC_CFGR3_TIM16SW) || defined(RCC_CFGR3_TIM17SW) || defined(RCC_CFGR3_TIM20SW) || defined(RCC_CFGR3_TIM34SW) \\\r\n || defined(RCC_CFGR3_HRTIM1SW)\r\n/** @defgroup RCCEx_Private_Functions RCCEx Private Functions\r\n * @{\r\n */\r\nstatic uint32_t RCC_GetPLLCLKFreq(void);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRExx || RCC_CFGR3_TIMxSW || RCC_CFGR3_HRTIM1SW || RCC_CFGR_USBPRE */\r\n\r\n/** @defgroup RCCEx_Exported_Functions RCCEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group1 Extended Peripheral Control functions \r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Extended Peripheral Control functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to control the RCC Clocks \r\n frequencies.\r\n [..] \r\n (@) Important note: Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to\r\n select the RTC clock source; in this case the Backup domain will be reset in \r\n order to modify the RTC Clock source, as consequence RTC registers (including \r\n the backup registers) are set to their reset values.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the RCC extended peripherals clocks according to the specified\r\n * parameters in the RCC_PeriphCLKInitTypeDef.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * contains the configuration information for the Extended Peripherals clocks\r\n * (ADC, CEC, I2C, I2S, SDADC, HRTIM, TIM, USART, RTC and USB).\r\n *\r\n * @note Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to select \r\n * the RTC clock source; in this case the Backup domain will be reset in \r\n * order to modify the RTC Clock source, as consequence RTC registers (including \r\n * the backup registers) and RCC_BDCR register are set to their reset values.\r\n *\r\n * @note When the TIMx clock source is APB clock, so the TIMx clock is APB clock or \r\n * APB clock x 2 depending on the APB prescaler.\r\n * When the TIMx clock source is PLL clock, so the TIMx clock is PLL clock x 2.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n uint32_t tickstart = 0U;\r\n uint32_t temp_reg = 0U;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\r\n \r\n /*---------------------------- RTC configuration -------------------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RTC) == (RCC_PERIPHCLK_RTC))\r\n {\r\n /* check for RTC Parameters used to output RTCCLK */\r\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\r\n\r\n FlagStatus pwrclkchanged = RESET;\r\n\r\n /* As soon as function is called to change RTC clock source, activation of the \r\n power domain is done. */\r\n /* Requires to enable write access to Backup Domain of necessary */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n \r\n if(HAL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP))\r\n {\r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR, PWR_CR_DBP);\r\n \r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n \r\n while(HAL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP))\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n \r\n /* Reset the Backup domain only if the RTC Clock source selection is modified from reset value */ \r\n temp_reg = (RCC->BDCR & RCC_BDCR_RTCSEL);\r\n if((temp_reg != 0x00000000U) && (temp_reg != (PeriphClkInit->RTCClockSelection & RCC_BDCR_RTCSEL)))\r\n {\r\n /* Store the content of BDCR register before the reset of Backup Domain */\r\n temp_reg = (RCC->BDCR & ~(RCC_BDCR_RTCSEL));\r\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\r\n __HAL_RCC_BACKUPRESET_FORCE();\r\n __HAL_RCC_BACKUPRESET_RELEASE();\r\n /* Restore the Content of BDCR register */\r\n RCC->BDCR = temp_reg;\r\n \r\n /* Wait for LSERDY if LSE was enabled */\r\n if (HAL_IS_BIT_SET(temp_reg, RCC_BDCR_LSEON))\r\n {\r\n /* Get Start Tick */\r\n tickstart = HAL_GetTick();\r\n \r\n /* Wait till LSE is ready */ \r\n while(__HAL_RCC_GET_FLAG(RCC_FLAG_LSERDY) == RESET)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n } \r\n } \r\n }\r\n }\r\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection); \r\n\r\n /* Require to disable power clock if necessary */\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*------------------------------- USART1 Configuration ------------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\r\n \r\n /* Configure the USART1 clock source */\r\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\r\n }\r\n\r\n#if defined(RCC_CFGR3_USART2SW)\r\n /*----------------------------- USART2 Configuration --------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\r\n \r\n /* Configure the USART2 clock source */\r\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\r\n }\r\n#endif /* RCC_CFGR3_USART2SW */\r\n\r\n#if defined(RCC_CFGR3_USART3SW)\r\n /*------------------------------ USART3 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\r\n \r\n /* Configure the USART3 clock source */\r\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\r\n }\r\n#endif /* RCC_CFGR3_USART3SW */\r\n\r\n /*------------------------------ I2C1 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\r\n \r\n /* Configure the I2C1 clock source */\r\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\r\n }\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n /*------------------------------ USB Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->USBClockSelection));\r\n \r\n /* Configure the USB clock source */\r\n __HAL_RCC_USB_CONFIG(PeriphClkInit->USBClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n /*------------------------------ I2C2 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\r\n \r\n /* Configure the I2C2 clock source */\r\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n /*------------------------------ I2C3 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\r\n \r\n /* Configure the I2C3 clock source */\r\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\r\n }\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n /*------------------------------ UART4 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\r\n \r\n /* Configure the UART4 clock source */\r\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\r\n }\r\n\r\n /*------------------------------ UART5 Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART5CLKSOURCE(PeriphClkInit->Uart5ClockSelection));\r\n \r\n /* Configure the UART5 clock source */\r\n __HAL_RCC_UART5_CONFIG(PeriphClkInit->Uart5ClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n /*------------------------------ I2S Configuration ------------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\r\n \r\n /* Configure the I2S clock source */\r\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n \r\n /*------------------------------ ADC1 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC1) == RCC_PERIPHCLK_ADC1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC1PLLCLK_DIV(PeriphClkInit->Adc1ClockSelection));\r\n \r\n /* Configure the ADC1 clock source */\r\n __HAL_RCC_ADC1_CONFIG(PeriphClkInit->Adc1ClockSelection);\r\n }\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n \r\n /*------------------------------ ADC1 & ADC2 clock Configuration -------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC12PLLCLK_DIV(PeriphClkInit->Adc12ClockSelection));\r\n \r\n /* Configure the ADC12 clock source */\r\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */ \r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n /*------------------------------ ADC3 & ADC4 clock Configuration -------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC34) == RCC_PERIPHCLK_ADC34)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC34PLLCLK_DIV(PeriphClkInit->Adc34ClockSelection));\r\n \r\n /* Configure the ADC34 clock source */\r\n __HAL_RCC_ADC34_CONFIG(PeriphClkInit->Adc34ClockSelection);\r\n }\r\n\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n \r\n /*------------------------------ ADC1 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC1) == RCC_PERIPHCLK_ADC1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC1PCLK2_DIV(PeriphClkInit->Adc1ClockSelection));\r\n \r\n /* Configure the ADC1 clock source */\r\n __HAL_RCC_ADC1_CONFIG(PeriphClkInit->Adc1ClockSelection);\r\n }\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n /*------------------------------ TIM1 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM1) == RCC_PERIPHCLK_TIM1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM1CLKSOURCE(PeriphClkInit->Tim1ClockSelection));\r\n \r\n /* Configure the TIM1 clock source */\r\n __HAL_RCC_TIM1_CONFIG(PeriphClkInit->Tim1ClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n /*------------------------------ TIM8 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM8) == RCC_PERIPHCLK_TIM8)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM8CLKSOURCE(PeriphClkInit->Tim8ClockSelection));\r\n \r\n /* Configure the TIM8 clock source */\r\n __HAL_RCC_TIM8_CONFIG(PeriphClkInit->Tim8ClockSelection);\r\n }\r\n\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n /*------------------------------ TIM15 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM15) == RCC_PERIPHCLK_TIM15)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM15CLKSOURCE(PeriphClkInit->Tim15ClockSelection));\r\n \r\n /* Configure the TIM15 clock source */\r\n __HAL_RCC_TIM15_CONFIG(PeriphClkInit->Tim15ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM16 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM16) == RCC_PERIPHCLK_TIM16)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM16CLKSOURCE(PeriphClkInit->Tim16ClockSelection));\r\n \r\n /* Configure the TIM16 clock source */\r\n __HAL_RCC_TIM16_CONFIG(PeriphClkInit->Tim16ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM17 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM17) == RCC_PERIPHCLK_TIM17)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM17CLKSOURCE(PeriphClkInit->Tim17ClockSelection));\r\n \r\n /* Configure the TIM17 clock source */\r\n __HAL_RCC_TIM17_CONFIG(PeriphClkInit->Tim17ClockSelection);\r\n }\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F334x8)\r\n\r\n /*------------------------------ HRTIM1 clock Configuration ----------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_HRTIM1) == RCC_PERIPHCLK_HRTIM1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HRTIM1CLKSOURCE(PeriphClkInit->Hrtim1ClockSelection));\r\n \r\n /* Configure the HRTIM1 clock source */\r\n __HAL_RCC_HRTIM1_CONFIG(PeriphClkInit->Hrtim1ClockSelection);\r\n }\r\n\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n \r\n /*------------------------------ SDADC clock Configuration -------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SDADC) == RCC_PERIPHCLK_SDADC)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_SDADCSYSCLK_DIV(PeriphClkInit->SdadcClockSelection));\r\n \r\n /* Configure the SDADC clock prescaler */\r\n __HAL_RCC_SDADC_CONFIG(PeriphClkInit->SdadcClockSelection);\r\n }\r\n\r\n /*------------------------------ CEC clock Configuration -------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_CEC) == RCC_PERIPHCLK_CEC)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CECCLKSOURCE(PeriphClkInit->CecClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_CEC_CONFIG(PeriphClkInit->CecClockSelection);\r\n }\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n \r\n /*------------------------------ TIM2 clock Configuration -------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM2) == RCC_PERIPHCLK_TIM2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM2CLKSOURCE(PeriphClkInit->Tim2ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM2_CONFIG(PeriphClkInit->Tim2ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM3 clock Configuration -------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM34) == RCC_PERIPHCLK_TIM34)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM3CLKSOURCE(PeriphClkInit->Tim34ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM34_CONFIG(PeriphClkInit->Tim34ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM15 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM15) == RCC_PERIPHCLK_TIM15)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM15CLKSOURCE(PeriphClkInit->Tim15ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM15_CONFIG(PeriphClkInit->Tim15ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM16 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM16) == RCC_PERIPHCLK_TIM16)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM16CLKSOURCE(PeriphClkInit->Tim16ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM16_CONFIG(PeriphClkInit->Tim16ClockSelection);\r\n }\r\n\r\n /*------------------------------ TIM17 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM17) == RCC_PERIPHCLK_TIM17)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM17CLKSOURCE(PeriphClkInit->Tim17ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM17_CONFIG(PeriphClkInit->Tim17ClockSelection);\r\n }\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */ \r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\r\n /*------------------------------ TIM20 clock Configuration ------------------*/ \r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_TIM20) == RCC_PERIPHCLK_TIM20)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIM20CLKSOURCE(PeriphClkInit->Tim20ClockSelection));\r\n \r\n /* Configure the CEC clock source */\r\n __HAL_RCC_TIM20_CONFIG(PeriphClkInit->Tim20ClockSelection);\r\n }\r\n#endif /* STM32F303xE || STM32F398xx */ \r\n\r\n \r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Get the RCC_ClkInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * returns the configuration information for the Extended Peripherals clocks\r\n * (ADC, CEC, I2C, I2S, SDADC, HRTIM, TIM, USART, RTC and USB clocks).\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n /* Set all possible values for the extended clock type parameter------------*/\r\n /* Common part first */\r\n#if defined(RCC_CFGR3_USART2SW) && defined(RCC_CFGR3_USART3SW)\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_RTC;\r\n#else\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | \\\r\n RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_RTC;\r\n#endif /* RCC_CFGR3_USART2SW && RCC_CFGR3_USART3SW */\r\n \r\n /* Get the RTC configuration --------------------------------------------*/\r\n PeriphClkInit->RTCClockSelection = __HAL_RCC_GET_RTC_SOURCE();\r\n /* Get the USART1 clock configuration --------------------------------------------*/\r\n PeriphClkInit->Usart1ClockSelection = __HAL_RCC_GET_USART1_SOURCE();\r\n#if defined(RCC_CFGR3_USART2SW)\r\n /* Get the USART2 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Usart2ClockSelection = __HAL_RCC_GET_USART2_SOURCE();\r\n#endif /* RCC_CFGR3_USART2SW */\r\n#if defined(RCC_CFGR3_USART3SW)\r\n /* Get the USART3 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Usart3ClockSelection = __HAL_RCC_GET_USART3_SOURCE();\r\n#endif /* RCC_CFGR3_USART3SW */\r\n /* Get the I2C1 clock configuration -----------------------------------------*/\r\n PeriphClkInit->I2c1ClockSelection = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC)\\\r\n || defined(STM32F302x8) \\\r\n || defined(STM32F373xC)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_USB;\r\n /* Get the USB clock configuration -----------------------------------------*/\r\n PeriphClkInit->USBClockSelection = __HAL_RCC_GET_USB_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || */\r\n /* STM32F302xC || STM32F303xC || */\r\n /* STM32F302x8 || */\r\n /* STM32F373xC */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_I2C2;\r\n /* Get the I2C2 clock configuration -----------------------------------------*/\r\n PeriphClkInit->I2c2ClockSelection = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_I2C3;\r\n /* Get the I2C3 clock configuration -----------------------------------------*/\r\n PeriphClkInit->I2c3ClockSelection = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) ||defined(STM32F358xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= (RCC_PERIPHCLK_UART4 | RCC_PERIPHCLK_UART5);\r\n /* Get the UART4 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Uart4ClockSelection = __HAL_RCC_GET_UART4_SOURCE();\r\n /* Get the UART5 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Uart5ClockSelection = __HAL_RCC_GET_UART5_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_I2S;\r\n /* Get the I2S clock configuration -----------------------------------------*/\r\n PeriphClkInit->I2sClockSelection = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n \r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\\\r\n || defined(STM32F373xC) || defined(STM32F378xx)\r\n \r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_ADC1;\r\n /* Get the ADC1 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Adc1ClockSelection = __HAL_RCC_GET_ADC1_SOURCE();\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx || */\r\n /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_ADC12;\r\n /* Get the ADC1 & ADC2 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Adc12ClockSelection = __HAL_RCC_GET_ADC12_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_ADC34;\r\n /* Get the ADC3 & ADC4 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Adc34ClockSelection = __HAL_RCC_GET_ADC34_SOURCE();\r\n\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F302xC) || defined(STM32F303xC) || defined(STM32F358xx)\\\r\n || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\\\r\n || defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM1;\r\n /* Get the TIM1 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim1ClockSelection = __HAL_RCC_GET_TIM1_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx || */\r\n /* STM32F302xC || STM32F303xC || STM32F358xx || */\r\n /* STM32F303x8 || STM32F334x8 || STM32F328xx || */\r\n /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n \r\n#if defined(STM32F303xE) || defined(STM32F398xx)\\\r\n || defined(STM32F303xC) || defined(STM32F358xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM8;\r\n /* Get the TIM8 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim8ClockSelection = __HAL_RCC_GET_TIM8_SOURCE();\r\n\r\n#endif /* STM32F303xE || STM32F398xx || */\r\n /* STM32F303xC || STM32F358xx */\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= (RCC_PERIPHCLK_TIM15 | RCC_PERIPHCLK_TIM16 | RCC_PERIPHCLK_TIM17);\r\n /* Get the TIM15 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim15ClockSelection = __HAL_RCC_GET_TIM15_SOURCE();\r\n /* Get the TIM16 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim16ClockSelection = __HAL_RCC_GET_TIM16_SOURCE();\r\n /* Get the TIM17 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim17ClockSelection = __HAL_RCC_GET_TIM17_SOURCE();\r\n\r\n#endif /* STM32F301x8 || STM32F302x8 || STM32F318xx */\r\n\r\n#if defined(STM32F334x8)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_HRTIM1;\r\n /* Get the HRTIM1 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Hrtim1ClockSelection = __HAL_RCC_GET_HRTIM1_SOURCE();\r\n\r\n#endif /* STM32F334x8 */\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_SDADC;\r\n /* Get the SDADC clock configuration -----------------------------------------*/\r\n PeriphClkInit->SdadcClockSelection = __HAL_RCC_GET_SDADC_SOURCE();\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_CEC;\r\n /* Get the CEC clock configuration -----------------------------------------*/\r\n PeriphClkInit->CecClockSelection = __HAL_RCC_GET_CEC_SOURCE();\r\n\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32F302xE) || defined(STM32F303xE) || defined(STM32F398xx)\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM2;\r\n /* Get the TIM2 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim2ClockSelection = __HAL_RCC_GET_TIM2_SOURCE();\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM34;\r\n /* Get the TIM3 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim34ClockSelection = __HAL_RCC_GET_TIM34_SOURCE();\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM15;\r\n /* Get the TIM15 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim15ClockSelection = __HAL_RCC_GET_TIM15_SOURCE();\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM16;\r\n /* Get the TIM16 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim16ClockSelection = __HAL_RCC_GET_TIM16_SOURCE();\r\n\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM17;\r\n /* Get the TIM17 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim17ClockSelection = __HAL_RCC_GET_TIM17_SOURCE();\r\n\r\n#endif /* STM32F302xE || STM32F303xE || STM32F398xx */\r\n \r\n#if defined (STM32F303xE) || defined(STM32F398xx)\r\n PeriphClkInit->PeriphClockSelection |= RCC_PERIPHCLK_TIM20;\r\n /* Get the TIM20 clock configuration -----------------------------------------*/\r\n PeriphClkInit->Tim20ClockSelection = __HAL_RCC_GET_TIM20_SOURCE();\r\n#endif /* STM32F303xE || STM32F398xx */\r\n}\r\n\r\n/**\r\n * @brief Returns the peripheral clock frequency\r\n * @note Returns 0 if peripheral clock is unknown or 0xDEADDEAD if not applicable.\r\n * @param PeriphClk Peripheral clock identifier\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n @if STM32F301x8\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC1 ADC1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n @endif\r\n @if STM32F302x8\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC1 ADC1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n @endif\r\n @if STM32F302xC\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n @endif\r\n @if STM32F302xE\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM2 TIM2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM34 TIM34 peripheral clock\r\n @endif\r\n @if STM32F303x8\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n @endif\r\n @if STM32F303xC\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC34 ADC34 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM8 TIM8 peripheral clock\r\n @endif\r\n @if STM32F303xE\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC34 ADC34 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM2 TIM2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM8 TIM8 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM20 TIM20 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM34 TIM34 peripheral clock\r\n @endif\r\n @if STM32F318xx\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC1 ADC1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n @endif\r\n @if STM32F328xx\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n @endif\r\n @if STM32F334x8\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_HRTIM1 HRTIM1 peripheral clock\r\n @endif\r\n @if STM32F358xx\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC34 ADC34 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM8 TIM8 peripheral clock\r\n @endif\r\n @if STM32F373xC\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC1 ADC1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SDADC SDADC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_CEC CEC peripheral clock\r\n @endif\r\n @if STM32F378xx\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC1 ADC1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SDADC SDADC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_CEC CEC peripheral clock\r\n @endif\r\n @if STM32F398xx\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC12 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC34 ADC34 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM1 TIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM2 TIM2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM8 TIM8 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM15 TIM15 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM16 TIM16 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM17 TIM17 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM20 TIM20 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_TIM34 TIM34 peripheral clock\r\n @endif\r\n * @retval Frequency in Hz (0: means that no available frequency for the peripheral)\r\n */\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk)\r\n{\r\n /* frequency == 0 : means that no available frequency for the peripheral */\r\n uint32_t frequency = 0U;\r\n\r\n uint32_t srcclk = 0U;\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n uint16_t adc_pll_prediv_table[16] = { 1U, 2U, 4U, 6U, 8U, 10U, 12U, 16U, 32U, 64U, 128U, 256U, 256U, 256U, 256U, 256U};\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRE12 || RCC_CFGR2_ADCPRE34 */\r\n#if defined(RCC_CFGR_SDPRE)\r\n uint8_t sdadc_prescaler_table[16] = { 2U, 4U, 6U, 8U, 10U, 12U, 14U, 16U, 20U, 24U, 28U, 32U, 36U, 40U, 44U, 48U};\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClk));\r\n \r\n switch (PeriphClk)\r\n {\r\n case RCC_PERIPHCLK_RTC:\r\n {\r\n /* Get the current RTC source */\r\n srcclk = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n /* Check if LSE is ready and if RTC clock selection is LSE */\r\n if ((srcclk == RCC_RTCCLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Check if LSI is ready and if RTC clock selection is LSI */\r\n else if ((srcclk == RCC_RTCCLKSOURCE_LSI) && (HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n /* Check if HSE is ready and if RTC clock selection is HSI_DIV32*/\r\n else if ((srcclk == RCC_RTCCLKSOURCE_HSE_DIV32) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY)))\r\n {\r\n frequency = HSE_VALUE / 32U;\r\n }\r\n break;\r\n }\r\n case RCC_PERIPHCLK_USART1:\r\n {\r\n /* Get the current USART1 source */\r\n srcclk = __HAL_RCC_GET_USART1_SOURCE();\r\n\r\n /* Check if USART1 clock selection is PCLK1 */\r\n#if defined(RCC_USART1CLKSOURCE_PCLK2)\r\n if (srcclk == RCC_USART1CLKSOURCE_PCLK2)\r\n {\r\n frequency = HAL_RCC_GetPCLK2Freq();\r\n }\r\n#else\r\n if (srcclk == RCC_USART1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n#endif /* RCC_USART1CLKSOURCE_PCLK2 */\r\n /* Check if HSI is ready and if USART1 clock selection is HSI */\r\n else if ((srcclk == RCC_USART1CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if USART1 clock selection is SYSCLK */\r\n else if (srcclk == RCC_USART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Check if LSE is ready and if USART1 clock selection is LSE */\r\n else if ((srcclk == RCC_USART1CLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#if defined(RCC_CFGR3_USART2SW)\r\n case RCC_PERIPHCLK_USART2:\r\n {\r\n /* Get the current USART2 source */\r\n srcclk = __HAL_RCC_GET_USART2_SOURCE();\r\n\r\n /* Check if USART2 clock selection is PCLK1 */\r\n if (srcclk == RCC_USART2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n /* Check if HSI is ready and if USART2 clock selection is HSI */\r\n else if ((srcclk == RCC_USART2CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if USART2 clock selection is SYSCLK */\r\n else if (srcclk == RCC_USART2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Check if LSE is ready and if USART2 clock selection is LSE */\r\n else if ((srcclk == RCC_USART2CLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_USART2SW */\r\n#if defined(RCC_CFGR3_USART3SW)\r\n case RCC_PERIPHCLK_USART3:\r\n {\r\n /* Get the current USART3 source */\r\n srcclk = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n /* Check if USART3 clock selection is PCLK1 */\r\n if (srcclk == RCC_USART3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n /* Check if HSI is ready and if USART3 clock selection is HSI */\r\n else if ((srcclk == RCC_USART3CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if USART3 clock selection is SYSCLK */\r\n else if (srcclk == RCC_USART3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Check if LSE is ready and if USART3 clock selection is LSE */\r\n else if ((srcclk == RCC_USART3CLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_USART3SW */\r\n#if defined(RCC_CFGR3_UART4SW)\r\n case RCC_PERIPHCLK_UART4:\r\n {\r\n /* Get the current UART4 source */\r\n srcclk = __HAL_RCC_GET_UART4_SOURCE();\r\n\r\n /* Check if UART4 clock selection is PCLK1 */\r\n if (srcclk == RCC_UART4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n /* Check if HSI is ready and if UART4 clock selection is HSI */\r\n else if ((srcclk == RCC_UART4CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if UART4 clock selection is SYSCLK */\r\n else if (srcclk == RCC_UART4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Check if LSE is ready and if UART4 clock selection is LSE */\r\n else if ((srcclk == RCC_UART4CLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_UART4SW */\r\n#if defined(RCC_CFGR3_UART5SW)\r\n case RCC_PERIPHCLK_UART5:\r\n {\r\n /* Get the current UART5 source */\r\n srcclk = __HAL_RCC_GET_UART5_SOURCE();\r\n\r\n /* Check if UART5 clock selection is PCLK1 */\r\n if (srcclk == RCC_UART5CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n /* Check if HSI is ready and if UART5 clock selection is HSI */\r\n else if ((srcclk == RCC_UART5CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if UART5 clock selection is SYSCLK */\r\n else if (srcclk == RCC_UART5CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Check if LSE is ready and if UART5 clock selection is LSE */\r\n else if ((srcclk == RCC_UART5CLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_UART5SW */\r\n case RCC_PERIPHCLK_I2C1:\r\n {\r\n /* Get the current I2C1 source */\r\n srcclk = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n /* Check if HSI is ready and if I2C1 clock selection is HSI */\r\n if ((srcclk == RCC_I2C1CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if I2C1 clock selection is SYSCLK */\r\n else if (srcclk == RCC_I2C1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n break;\r\n }\r\n#if defined(RCC_CFGR3_I2C2SW)\r\n case RCC_PERIPHCLK_I2C2:\r\n {\r\n /* Get the current I2C2 source */\r\n srcclk = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n /* Check if HSI is ready and if I2C2 clock selection is HSI */\r\n if ((srcclk == RCC_I2C2CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if I2C2 clock selection is SYSCLK */\r\n else if (srcclk == RCC_I2C2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_I2C2SW */\r\n#if defined(RCC_CFGR3_I2C3SW)\r\n case RCC_PERIPHCLK_I2C3:\r\n {\r\n /* Get the current I2C3 source */\r\n srcclk = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n /* Check if HSI is ready and if I2C3 clock selection is HSI */\r\n if ((srcclk == RCC_I2C3CLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if I2C3 clock selection is SYSCLK */\r\n else if (srcclk == RCC_I2C3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_I2C3SW */\r\n#if defined(RCC_CFGR_I2SSRC)\r\n case RCC_PERIPHCLK_I2S:\r\n {\r\n /* Get the current I2S source */\r\n srcclk = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n /* Check if I2S clock selection is External clock mapped on the I2S_CKIN pin */\r\n if (srcclk == RCC_I2SCLKSOURCE_EXT)\r\n {\r\n /* External clock used. Frequency cannot be returned.*/\r\n frequency = 0xDEADDEADU;\r\n }\r\n /* Check if I2S clock selection is SYSCLK */\r\n else if (srcclk == RCC_I2SCLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR_I2SSRC */\r\n#if defined(RCC_CFGR_USBPRE)\r\n case RCC_PERIPHCLK_USB:\r\n {\r\n /* Check if PLL is ready */\r\n if (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY))\r\n {\r\n /* Get the current USB source */\r\n srcclk = __HAL_RCC_GET_USB_SOURCE();\r\n\r\n /* Check if USB clock selection is not divided */\r\n if (srcclk == RCC_USBCLKSOURCE_PLL)\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if USB clock selection is divided by 1.5 */\r\n else /* RCC_USBCLKSOURCE_PLL_DIV1_5 */\r\n {\r\n frequency = (RCC_GetPLLCLKFreq() * 3U) / 2U;\r\n }\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR_USBPRE */\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR_ADCPRE)\r\n case RCC_PERIPHCLK_ADC1:\r\n {\r\n /* Get the current ADC1 source */\r\n srcclk = __HAL_RCC_GET_ADC1_SOURCE();\r\n#if defined(RCC_CFGR2_ADC1PRES)\r\n /* Check if ADC1 clock selection is AHB */\r\n if (srcclk == RCC_ADC1PLLCLK_OFF)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n /* PLL clock has been selected */\r\n else\r\n {\r\n /* Check if PLL is ready */\r\n if (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY))\r\n {\r\n /* Frequency is the PLL frequency divided by ADC prescaler (1U/2U/4U/6U/8U/10U/12U/16U/32U/64U/128U/256U) */\r\n frequency = RCC_GetPLLCLKFreq() / adc_pll_prediv_table[(srcclk >> POSITION_VAL(RCC_CFGR2_ADC1PRES)) & 0xFU];\r\n }\r\n }\r\n#else /* RCC_CFGR_ADCPRE */\r\n /* ADC1 is set to PLCK2 frequency divided by 2U/4U/6U/8U */\r\n frequency = HAL_RCC_GetPCLK2Freq() / (((srcclk >> POSITION_VAL(RCC_CFGR_ADCPRE)) + 1U) * 2U);\r\n#endif /* RCC_CFGR2_ADC1PRES */\r\n break;\r\n }\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR_ADCPRE */\r\n#if defined(RCC_CFGR2_ADCPRE12)\r\n case RCC_PERIPHCLK_ADC12:\r\n {\r\n /* Get the current ADC12 source */\r\n srcclk = __HAL_RCC_GET_ADC12_SOURCE();\r\n /* Check if ADC12 clock selection is AHB */\r\n if (srcclk == RCC_ADC12PLLCLK_OFF)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n /* PLL clock has been selected */\r\n else\r\n {\r\n /* Check if PLL is ready */\r\n if (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY))\r\n {\r\n /* Frequency is the PLL frequency divided by ADC prescaler (1U/2U/4U/6/8U/10U/12U/16U/32U/64U/128U/256U) */\r\n frequency = RCC_GetPLLCLKFreq() / adc_pll_prediv_table[(srcclk >> POSITION_VAL(RCC_CFGR2_ADCPRE12)) & 0xF];\r\n }\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR2_ADCPRE12 */\r\n#if defined(RCC_CFGR2_ADCPRE34)\r\n case RCC_PERIPHCLK_ADC34:\r\n {\r\n /* Get the current ADC34 source */\r\n srcclk = __HAL_RCC_GET_ADC34_SOURCE();\r\n /* Check if ADC34 clock selection is AHB */\r\n if (srcclk == RCC_ADC34PLLCLK_OFF)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n /* PLL clock has been selected */\r\n else\r\n {\r\n /* Check if PLL is ready */\r\n if (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY))\r\n {\r\n /* Frequency is the PLL frequency divided by ADC prescaler (1U/2U/4U/6U/8U/10U/12U/16U/32U/64U/128U/256U) */\r\n frequency = RCC_GetPLLCLKFreq() / adc_pll_prediv_table[(srcclk >> POSITION_VAL(RCC_CFGR2_ADCPRE34)) & 0xF];\r\n }\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR2_ADCPRE34 */\r\n#if defined(RCC_CFGR3_TIM1SW)\r\n case RCC_PERIPHCLK_TIM1:\r\n {\r\n /* Get the current TIM1 source */\r\n srcclk = __HAL_RCC_GET_TIM1_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM1 clock selection is PLL */\r\n if ((srcclk == RCC_TIM1CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM1 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM1CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM1SW */\r\n#if defined(RCC_CFGR3_TIM2SW)\r\n case RCC_PERIPHCLK_TIM2:\r\n {\r\n /* Get the current TIM2 source */\r\n srcclk = __HAL_RCC_GET_TIM2_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM2 clock selection is PLL */\r\n if ((srcclk == RCC_TIM2CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM2 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM2CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM2SW */\r\n#if defined(RCC_CFGR3_TIM8SW)\r\n case RCC_PERIPHCLK_TIM8:\r\n {\r\n /* Get the current TIM8 source */\r\n srcclk = __HAL_RCC_GET_TIM8_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM8 clock selection is PLL */\r\n if ((srcclk == RCC_TIM8CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM8 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM8CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM8SW */\r\n#if defined(RCC_CFGR3_TIM15SW)\r\n case RCC_PERIPHCLK_TIM15:\r\n {\r\n /* Get the current TIM15 source */\r\n srcclk = __HAL_RCC_GET_TIM15_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM15 clock selection is PLL */\r\n if ((srcclk == RCC_TIM15CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM15 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM15CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM15SW */\r\n#if defined(RCC_CFGR3_TIM16SW)\r\n case RCC_PERIPHCLK_TIM16:\r\n {\r\n /* Get the current TIM16 source */\r\n srcclk = __HAL_RCC_GET_TIM16_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM16 clock selection is PLL */\r\n if ((srcclk == RCC_TIM16CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM16 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM16CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM16SW */\r\n#if defined(RCC_CFGR3_TIM17SW)\r\n case RCC_PERIPHCLK_TIM17:\r\n {\r\n /* Get the current TIM17 source */\r\n srcclk = __HAL_RCC_GET_TIM17_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM17 clock selection is PLL */\r\n if ((srcclk == RCC_TIM17CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM17 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM17CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM17SW */\r\n#if defined(RCC_CFGR3_TIM20SW)\r\n case RCC_PERIPHCLK_TIM20:\r\n {\r\n /* Get the current TIM20 source */\r\n srcclk = __HAL_RCC_GET_TIM20_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM20 clock selection is PLL */\r\n if ((srcclk == RCC_TIM20CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM20 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM20CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM20SW */\r\n#if defined(RCC_CFGR3_TIM34SW)\r\n case RCC_PERIPHCLK_TIM34:\r\n {\r\n /* Get the current TIM34 source */\r\n srcclk = __HAL_RCC_GET_TIM34_SOURCE();\r\n\r\n /* Check if PLL is ready and if TIM34 clock selection is PLL */\r\n if ((srcclk == RCC_TIM34CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if TIM34 clock selection is SYSCLK */\r\n else if (srcclk == RCC_TIM34CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_TIM34SW */\r\n#if defined(RCC_CFGR3_HRTIM1SW)\r\n case RCC_PERIPHCLK_HRTIM1:\r\n {\r\n /* Get the current HRTIM1 source */\r\n srcclk = __HAL_RCC_GET_HRTIM1_SOURCE();\r\n\r\n /* Check if PLL is ready and if HRTIM1 clock selection is PLL */\r\n if ((srcclk == RCC_HRTIM1CLK_PLLCLK) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_PLLRDY)))\r\n {\r\n frequency = RCC_GetPLLCLKFreq();\r\n }\r\n /* Check if HRTIM1 clock selection is SYSCLK */\r\n else if (srcclk == RCC_HRTIM1CLK_HCLK)\r\n {\r\n frequency = SystemCoreClock;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_HRTIM1SW */\r\n#if defined(RCC_CFGR_SDPRE)\r\n case RCC_PERIPHCLK_SDADC:\r\n {\r\n /* Get the current SDADC source */\r\n srcclk = __HAL_RCC_GET_SDADC_SOURCE();\r\n /* Frequency is the system frequency divided by SDADC prescaler (2U/4U/6U/8U/10U/12U/14U/16U/20U/24U/28U/32U/36U/40U/44U/48U) */\r\n frequency = SystemCoreClock / sdadc_prescaler_table[(srcclk >> POSITION_VAL(RCC_CFGR_SDPRE)) & 0xF];\r\n break;\r\n }\r\n#endif /* RCC_CFGR_SDPRE */\r\n#if defined(RCC_CFGR3_CECSW)\r\n case RCC_PERIPHCLK_CEC:\r\n {\r\n /* Get the current CEC source */\r\n srcclk = __HAL_RCC_GET_CEC_SOURCE();\r\n\r\n /* Check if HSI is ready and if CEC clock selection is HSI */\r\n if ((srcclk == RCC_CECCLKSOURCE_HSI) && (HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Check if LSE is ready and if CEC clock selection is LSE */\r\n else if ((srcclk == RCC_CECCLKSOURCE_LSE) && (HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n#endif /* RCC_CFGR3_CECSW */\r\n default: \r\n {\r\n break;\r\n }\r\n }\r\n return(frequency);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34) || defined(RCC_CFGR_USBPRE) \\\r\n || defined(RCC_CFGR3_TIM1SW) || defined(RCC_CFGR3_TIM2SW) || defined(RCC_CFGR3_TIM8SW) || defined(RCC_CFGR3_TIM15SW) \\\r\n || defined(RCC_CFGR3_TIM16SW) || defined(RCC_CFGR3_TIM17SW) || defined(RCC_CFGR3_TIM20SW) || defined(RCC_CFGR3_TIM34SW) \\\r\n || defined(RCC_CFGR3_HRTIM1SW)\r\n\r\n/** @addtogroup RCCEx_Private_Functions\r\n * @{\r\n */\r\nstatic uint32_t RCC_GetPLLCLKFreq(void)\r\n{\r\n uint32_t pllmul = 0U, pllsource = 0U, prediv = 0U, pllclk = 0U;\r\n\r\n pllmul = RCC->CFGR & RCC_CFGR_PLLMUL;\r\n pllmul = ( pllmul >> 18U) + 2U;\r\n pllsource = RCC->CFGR & RCC_CFGR_PLLSRC;\r\n#if defined(RCC_CFGR_PLLSRC_HSI_DIV2)\r\n if (pllsource != RCC_PLLSOURCE_HSI)\r\n {\r\n prediv = (RCC->CFGR2 & RCC_CFGR2_PREDIV) + 1U;\r\n /* HSE used as PLL clock source : PLLCLK = HSE/PREDIV * PLLMUL */\r\n pllclk = (HSE_VALUE/prediv) * pllmul;\r\n }\r\n else\r\n {\r\n /* HSI used as PLL clock source : PLLCLK = HSI/2U * PLLMUL */\r\n pllclk = (HSI_VALUE >> 1U) * pllmul;\r\n }\r\n#else\r\n prediv = (RCC->CFGR2 & RCC_CFGR2_PREDIV) + 1U;\r\n if (pllsource == RCC_CFGR_PLLSRC_HSE_PREDIV)\r\n {\r\n /* HSE used as PLL clock source : PLLCLK = HSE/PREDIV * PLLMUL */\r\n pllclk = (HSE_VALUE/prediv) * pllmul;\r\n }\r\n else\r\n {\r\n /* HSI used as PLL clock source : PLLCLK = HSI/PREDIV * PLLMUL */\r\n pllclk = (HSI_VALUE/prediv) * pllmul;\r\n }\r\n#endif /* RCC_CFGR_PLLSRC_HSI_DIV2 */\r\n\r\n return pllclk;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRExx || RCC_CFGR3_TIMxSW || RCC_CFGR3_HRTIM1SW || RCC_CFGR_USBPRE */\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_tim.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer (TIM) peripheral:\r\n * + TIM Time Base Initialization\r\n * + TIM Time Base Start\r\n * + TIM Time Base Start Interruption\r\n * + TIM Time Base Start DMA\r\n * + TIM Output Compare/PWM Initialization\r\n * + TIM Output Compare/PWM Channel Configuration\r\n * + TIM Output Compare/PWM Start\r\n * + TIM Output Compare/PWM Start Interruption\r\n * + TIM Output Compare/PWM Start DMA\r\n * + TIM Input Capture Initialization\r\n * + TIM Input Capture Channel Configuration\r\n * + TIM Input Capture Start\r\n * + TIM Input Capture Start Interruption\r\n * + TIM Input Capture Start DMA\r\n * + TIM One Pulse Initialization\r\n * + TIM One Pulse Channel Configuration\r\n * + TIM One Pulse Start\r\n * + TIM Encoder Interface Initialization\r\n * + TIM Encoder Interface Start\r\n * + TIM Encoder Interface Start Interruption\r\n * + TIM Encoder Interface Start DMA\r\n * + Commutation Event configuration with Interruption and DMA\r\n * + TIM OCRef clear configuration\r\n * + TIM External Clock configuration\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Generic features #####\r\n ==============================================================================\r\n [..] The Timer features include:\r\n (#) 16-bit up, down, up/down auto-reload counter.\r\n (#) 16-bit programmable prescaler allowing dividing (also on the fly) the\r\n counter clock frequency either by any factor between 1 and 65536.\r\n (#) Up to 4 independent channels for:\r\n (++) Input Capture\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to interconnect\r\n several timers together.\r\n (#) Supports incremental encoder for positioning purposes\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Time Base : HAL_TIM_Base_MspInit()\r\n (++) Input Capture : HAL_TIM_IC_MspInit()\r\n (++) Output Compare : HAL_TIM_OC_MspInit()\r\n (++) PWM generation : HAL_TIM_PWM_MspInit()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_MspInit()\r\n (++) Encoder mode output : HAL_TIM_Encoder_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n Initialization function of this driver:\r\n (++) HAL_TIM_Base_Init: to use the Timer to generate a simple time base\r\n (++) HAL_TIM_OC_Init and HAL_TIM_OC_ConfigChannel: to use the Timer to generate an\r\n Output Compare signal.\r\n (++) HAL_TIM_PWM_Init and HAL_TIM_PWM_ConfigChannel: to use the Timer to generate a\r\n PWM signal.\r\n (++) HAL_TIM_IC_Init and HAL_TIM_IC_ConfigChannel: to use the Timer to measure an\r\n external signal.\r\n (++) HAL_TIM_OnePulse_Init and HAL_TIM_OnePulse_ConfigChannel: to use the Timer\r\n in One Pulse Mode.\r\n (++) HAL_TIM_Encoder_Init: to use the Timer Encoder Interface.\r\n\r\n (#) Activate the TIM peripheral using one of the start functions depending from the feature used:\r\n (++) Time Base : HAL_TIM_Base_Start(), HAL_TIM_Base_Start_DMA(), HAL_TIM_Base_Start_IT()\r\n (++) Input Capture : HAL_TIM_IC_Start(), HAL_TIM_IC_Start_DMA(), HAL_TIM_IC_Start_IT()\r\n (++) Output Compare : HAL_TIM_OC_Start(), HAL_TIM_OC_Start_DMA(), HAL_TIM_OC_Start_IT()\r\n (++) PWM generation : HAL_TIM_PWM_Start(), HAL_TIM_PWM_Start_DMA(), HAL_TIM_PWM_Start_IT()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_Start(), HAL_TIM_OnePulse_Start_IT()\r\n (++) Encoder mode output : HAL_TIM_Encoder_Start(), HAL_TIM_Encoder_Start_DMA(), HAL_TIM_Encoder_Start_IT().\r\n\r\n (#) The DMA Burst is managed with the two following functions:\r\n HAL_TIM_DMABurst_WriteStart()\r\n HAL_TIM_DMABurst_ReadStart()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n\r\n [..]\r\n The compilation define USE_HAL_TIM_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n [..]\r\n Use Function @ref HAL_TIM_RegisterCallback() to register a callback.\r\n @ref HAL_TIM_RegisterCallback() takes as parameters the HAL peripheral handle,\r\n the Callback ID and a pointer to the user callback function.\r\n\r\n [..]\r\n Use function @ref HAL_TIM_UnRegisterCallback() to reset a callback to the default\r\n weak function.\r\n @ref HAL_TIM_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n\r\n [..]\r\n These functions allow to register/unregister following callbacks:\r\n (+) Base_MspInitCallback : TIM Base Msp Init Callback.\r\n (+) Base_MspDeInitCallback : TIM Base Msp DeInit Callback.\r\n (+) IC_MspInitCallback : TIM IC Msp Init Callback.\r\n (+) IC_MspDeInitCallback : TIM IC Msp DeInit Callback.\r\n (+) OC_MspInitCallback : TIM OC Msp Init Callback.\r\n (+) OC_MspDeInitCallback : TIM OC Msp DeInit Callback.\r\n (+) PWM_MspInitCallback : TIM PWM Msp Init Callback.\r\n (+) PWM_MspDeInitCallback : TIM PWM Msp DeInit Callback.\r\n (+) OnePulse_MspInitCallback : TIM One Pulse Msp Init Callback.\r\n (+) OnePulse_MspDeInitCallback : TIM One Pulse Msp DeInit Callback.\r\n (+) Encoder_MspInitCallback : TIM Encoder Msp Init Callback.\r\n (+) Encoder_MspDeInitCallback : TIM Encoder Msp DeInit Callback.\r\n (+) HallSensor_MspInitCallback : TIM Hall Sensor Msp Init Callback.\r\n (+) HallSensor_MspDeInitCallback : TIM Hall Sensor Msp DeInit Callback.\r\n (+) PeriodElapsedCallback : TIM Period Elapsed Callback.\r\n (+) PeriodElapsedHalfCpltCallback : TIM Period Elapsed half complete Callback.\r\n (+) TriggerCallback : TIM Trigger Callback.\r\n (+) TriggerHalfCpltCallback : TIM Trigger half complete Callback.\r\n (+) IC_CaptureCallback : TIM Input Capture Callback.\r\n (+) IC_CaptureHalfCpltCallback : TIM Input Capture half complete Callback.\r\n (+) OC_DelayElapsedCallback : TIM Output Compare Delay Elapsed Callback.\r\n (+) PWM_PulseFinishedCallback : TIM PWM Pulse Finished Callback.\r\n (+) PWM_PulseFinishedHalfCpltCallback : TIM PWM Pulse Finished half complete Callback.\r\n (+) ErrorCallback : TIM Error Callback.\r\n (+) CommutationCallback : TIM Commutation Callback.\r\n (+) CommutationHalfCpltCallback : TIM Commutation half complete Callback.\r\n (+) BreakCallback : TIM Break Callback.\r\n (+) Break2Callback : TIM Break2 Callback (when supported).\r\n\r\n [..]\r\nBy default, after the Init and when the state is HAL_TIM_STATE_RESET\r\nall interrupt callbacks are set to the corresponding weak functions:\r\n examples @ref HAL_TIM_TriggerCallback(), @ref HAL_TIM_ErrorCallback().\r\n\r\n [..]\r\n Exception done for MspInit and MspDeInit functions that are reset to the legacy weak\r\n functionalities in the Init / DeInit only when these callbacks are null\r\n (not registered beforehand). If not, MspInit or MspDeInit are not null, the Init / DeInit\r\n keep and use the user MspInit / MspDeInit callbacks(registered beforehand)\r\n\r\n [..]\r\n Callbacks can be registered / unregistered in HAL_TIM_STATE_READY state only.\r\n Exception done MspInit / MspDeInit that can be registered / unregistered\r\n in HAL_TIM_STATE_READY or HAL_TIM_STATE_RESET state,\r\n thus registered(user) MspInit / DeInit callbacks can be used during the Init / DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using @ref HAL_TIM_RegisterCallback() before calling DeInit or Init function.\r\n\r\n [..]\r\n When The compilation define USE_HAL_TIM_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM TIM\r\n * @brief TIM HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup TIM_Private_Functions\r\n * @{\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\n#if defined(TIM_CCER_CC5E)\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\n#endif /* TIM_CCER_CC5E */\r\n#if defined(TIM_CCER_CC6E)\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\n#endif /* TIM_CCER_CC6E */\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource);\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig);\r\n/**\r\n * @}\r\n */\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Time Base functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM base.\r\n (+) De-initialize the TIM base.\r\n (+) Start the Time Base.\r\n (+) Stop the Time Base.\r\n (+) Start the Time Base and enable interrupt.\r\n (+) Stop the Time Base and disable interrupt.\r\n (+) Start the Time Base and enable DMA transfer.\r\n (+) Stop the Time Base and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Time base Unit according to the specified\r\n * parameters in the TIM_HandleTypeDef and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Base_DeInit() before HAL_TIM_Base_Init()\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Base_MspInitCallback == NULL)\r\n {\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Base_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the Time Base configuration */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Base peripheral\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Base_MspDeInitCallback == NULL)\r\n {\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Base_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Starts the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Change the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Enable the TIM Update interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n /* Disable the TIM Update interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)pData, (uint32_t)&htim->Instance->ARR, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Update DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Output Compare.\r\n (+) De-initialize the TIM Output Compare.\r\n (+) Start the TIM Output Compare.\r\n (+) Stop the TIM Output Compare.\r\n (+) Start the TIM Output Compare and enable interrupt.\r\n (+) Stop the TIM Output Compare and disable interrupt.\r\n (+) Start the TIM Output Compare and enable DMA transfer.\r\n (+) Stop the TIM Output Compare and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Output Compare according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OC_DeInit() before HAL_TIM_OC_Init()\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OC_MspInitCallback == NULL)\r\n {\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the Output Compare */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OC_MspDeInitCallback == NULL)\r\n {\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM PWM.\r\n (+) De-initialize the TIM PWM.\r\n (+) Start the TIM PWM.\r\n (+) Stop the TIM PWM.\r\n (+) Start the TIM PWM and enable interrupt.\r\n (+) Stop the TIM PWM and disable interrupt.\r\n (+) Start the TIM PWM and enable DMA transfer.\r\n (+) Stop the TIM PWM and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM PWM Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_PWM_DeInit() before HAL_TIM_PWM_Init()\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->PWM_MspInitCallback == NULL)\r\n {\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->PWM_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the PWM */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->PWM_MspDeInitCallback == NULL)\r\n {\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->PWM_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Capture/Compare 3 request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Input Capture functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Input Capture.\r\n (+) De-initialize the TIM Input Capture.\r\n (+) Start the TIM Input Capture.\r\n (+) Stop the TIM Input Capture.\r\n (+) Start the TIM Input Capture and enable interrupt.\r\n (+) Stop the TIM Input Capture and disable interrupt.\r\n (+) Start the TIM Input Capture and enable DMA transfer.\r\n (+) Stop the TIM Input Capture and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Input Capture Time base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_IC_DeInit() before HAL_TIM_IC_Init()\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->IC_MspInitCallback == NULL)\r\n {\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->IC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the input capture */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->IC_MspDeInitCallback == NULL)\r\n {\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->IC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture MSP.\r\n * @param htim TIM Input Capture handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Input Capture MSP.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->CCR3, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->CCR4, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM One Pulse.\r\n (+) De-initialize the TIM One Pulse.\r\n (+) Start the TIM One Pulse.\r\n (+) Stop the TIM One Pulse.\r\n (+) Start the TIM One Pulse and enable interrupt.\r\n (+) Stop the TIM One Pulse and disable interrupt.\r\n (+) Start the TIM One Pulse and enable DMA transfer.\r\n (+) Stop the TIM One Pulse and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM One Pulse Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OnePulse_DeInit() before HAL_TIM_OnePulse_Init()\r\n * @param htim TIM One Pulse handle\r\n * @param OnePulseMode Select the One pulse mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OPMODE_SINGLE: Only one pulse will be generated.\r\n * @arg TIM_OPMODE_REPETITIVE: Repetitive pulses will be generated.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_OPM_MODE(OnePulseMode));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OnePulse_MspInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OnePulse_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OnePulse_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the One Pulse Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Reset the OPM Bit */\r\n htim->Instance->CR1 &= ~TIM_CR1_OPM;\r\n\r\n /* Configure the OPM Mode */\r\n htim->Instance->CR1 |= OnePulseMode;\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM One Pulse\r\n * @param htim TIM One Pulse handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OnePulse_MspDeInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OnePulse_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_OnePulse_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n in all combinations, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channels to be disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n in all combinations, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n in all combinations, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n in all combinations, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Encoder functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Encoder.\r\n (+) De-initialize the TIM Encoder.\r\n (+) Start the TIM Encoder.\r\n (+) Stop the TIM Encoder.\r\n (+) Start the TIM Encoder and enable interrupt.\r\n (+) Stop the TIM Encoder and disable interrupt.\r\n (+) Start the TIM Encoder and enable DMA transfer.\r\n (+) Stop the TIM Encoder and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Encoder Interface and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Encoder_DeInit() before HAL_TIM_Encoder_Init()\r\n * @note Encoder mode and External clock mode 2 are not compatible and must not be selected together\r\n * Ex: A call for @ref HAL_TIM_Encoder_Init will erase the settings of @ref HAL_TIM_ConfigClockSource\r\n * using TIM_CLOCKSOURCE_ETRMODE2 and vice versa\r\n * @param htim TIM Encoder Interface handle\r\n * @param sConfig TIM Encoder Interface configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_ENCODER_MODE(sConfig->EncoderMode));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC1Selection));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC2Selection));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC2Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC2Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC2Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Encoder_MspInitCallback == NULL)\r\n {\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Encoder_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_Encoder_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Reset the SMS and ECE bits */\r\n htim->Instance->SMCR &= ~(TIM_SMCR_SMS | TIM_SMCR_ECE);\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = htim->Instance->CCER;\r\n\r\n /* Set the encoder Mode */\r\n tmpsmcr |= sConfig->EncoderMode;\r\n\r\n /* Select the Capture Compare 1 and the Capture Compare 2 as input */\r\n tmpccmr1 &= ~(TIM_CCMR1_CC1S | TIM_CCMR1_CC2S);\r\n tmpccmr1 |= (sConfig->IC1Selection | (sConfig->IC2Selection << 8U));\r\n\r\n /* Set the Capture Compare 1 and the Capture Compare 2 prescalers and filters */\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1PSC | TIM_CCMR1_IC2PSC);\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1F | TIM_CCMR1_IC2F);\r\n tmpccmr1 |= sConfig->IC1Prescaler | (sConfig->IC2Prescaler << 8U);\r\n tmpccmr1 |= (sConfig->IC1Filter << 4U) | (sConfig->IC2Filter << 12U);\r\n\r\n /* Set the TI1 and the TI2 Polarities */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC2P);\r\n tmpccer &= ~(TIM_CCER_CC1NP | TIM_CCER_CC2NP);\r\n tmpccer |= sConfig->IC1Polarity | (sConfig->IC2Polarity << 4U);\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Write to TIMx CCMR1 */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n\r\n /* Write to TIMx CCER */\r\n htim->Instance->CCER = tmpccer;\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief DeInitializes the TIM Encoder interface\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Encoder_MspDeInitCallback == NULL)\r\n {\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Encoder_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Encoder_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Enable the encoder interface channels */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n }\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Enable the encoder interface channels */\r\n /* Enable the capture compare Interrupts 1 and/or 2 */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 and 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @param pData1 The destination Buffer address for IC1.\r\n * @param pData2 The destination Buffer address for IC2.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((((pData1 == NULL) || (pData2 == NULL))) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError;\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_ALL:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 and 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief TIM IRQ handler management\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IRQ handler management #####\r\n ==============================================================================\r\n [..]\r\n This section provides Timer IRQ handler function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief This function handles TIM interrupts requests.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim)\r\n{\r\n /* Capture compare 1 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC1) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC1) != RESET)\r\n {\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC1);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC1S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n }\r\n /* Capture compare 2 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC2) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC2);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC2S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 3 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC3) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC3) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC3);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC3S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 4 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC4) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC4) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC4);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC4S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* TIM Update event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_UPDATE) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_UPDATE) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_UPDATE);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_BREAK);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->BreakCallback(htim);\r\n#else\r\n HAL_TIMEx_BreakCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n#if defined(TIM_BDTR_BK2E)\r\n /* TIM Break2 input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_BREAK2);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->Break2Callback(htim);\r\n#else\r\n HAL_TIMEx_Break2Callback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n#endif /* TIM_BDTR_BK2E */\r\n /* TIM Trigger detection event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_TRIGGER) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_TRIGGER) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_TRIGGER);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM commutation event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_COM) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_COM) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_COM);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief TIM Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure The Input Output channels for OC, PWM, IC or One Pulse mode.\r\n (+) Configure External Clock source.\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master and the Slave synchronization.\r\n (+) Configure the DMA Burst Mode.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare Channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM Output Compare handle\r\n * @param sConfig TIM Output Compare configuration structure\r\n * @param Channel TIM Channels to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_OC_MODE(sConfig->OCMode));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 1 in Output Compare */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 2 in Output Compare */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 3 in Output Compare */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 4 in Output Compare */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n#if defined(TIM_CCER_CC5E)\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 5 in Output Compare */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC5E */\r\n\r\n#if defined(TIM_CCER_CC6E)\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 6 in Output Compare */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC6E */\r\n\r\n default:\r\n break;\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture Channels according to the specified\r\n * parameters in the TIM_IC_InitTypeDef.\r\n * @param htim TIM IC handle\r\n * @param sConfig TIM Input Capture configuration structure\r\n * @param Channel TIM Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->ICPolarity));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->ICSelection));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->ICPrescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->ICFilter));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n /* TI1 Configuration */\r\n TIM_TI1_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n /* TI2 Configuration */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Set the IC2PSC value */\r\n htim->Instance->CCMR1 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else if (Channel == TIM_CHANNEL_3)\r\n {\r\n /* TI3 Configuration */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n TIM_TI3_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC3PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC;\r\n\r\n /* Set the IC3PSC value */\r\n htim->Instance->CCMR2 |= sConfig->ICPrescaler;\r\n }\r\n else\r\n {\r\n /* TI4 Configuration */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n TIM_TI4_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC4PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC;\r\n\r\n /* Set the IC4PSC value */\r\n htim->Instance->CCMR2 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM PWM handle\r\n * @param sConfig TIM PWM configuration structure\r\n * @param Channel TIM Channels to be configured\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_PWM_MODE(sConfig->OCMode));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n assert_param(IS_TIM_FAST_STATE(sConfig->OCFastMode));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 1 in PWM mode */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel1 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 2 in PWM mode */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel2 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 3 in PWM mode */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel3 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 4 in PWM mode */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel4 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n#if defined(TIM_CCER_CC5E)\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 5 in PWM mode */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel5*/\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC5E */\r\n\r\n#if defined(TIM_CCER_CC6E)\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 6 in PWM mode */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel6 */\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC6E */\r\n\r\n default:\r\n break;\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse Channels according to the specified\r\n * parameters in the TIM_OnePulse_InitTypeDef.\r\n * @param htim TIM One Pulse handle\r\n * @param sConfig TIM One Pulse configuration structure\r\n * @param OutputChannel TIM output channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @param InputChannel TIM input Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @note To output a waveform with a minimum delay user can enable the fast\r\n * mode by calling the @ref __HAL_TIM_ENABLE_OCxFAST macro. Then CCx\r\n * output is forced in response to the edge detection on TIx input,\r\n * without taking in account the comparison.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel)\r\n{\r\n TIM_OC_InitTypeDef temp1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OPM_CHANNELS(OutputChannel));\r\n assert_param(IS_TIM_OPM_CHANNELS(InputChannel));\r\n\r\n if (OutputChannel != InputChannel)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Extract the Output compare configuration from sConfig structure */\r\n temp1.OCMode = sConfig->OCMode;\r\n temp1.Pulse = sConfig->Pulse;\r\n temp1.OCPolarity = sConfig->OCPolarity;\r\n temp1.OCNPolarity = sConfig->OCNPolarity;\r\n temp1.OCIdleState = sConfig->OCIdleState;\r\n temp1.OCNIdleState = sConfig->OCNIdleState;\r\n\r\n switch (OutputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_OC1_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n\r\n switch (InputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1FP1;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI2FP2;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_OR\r\n * @arg TIM_DMABASE_CCMR3 (*)\r\n * @arg TIM_DMABASE_CCR5 (*)\r\n * @arg TIM_DMABASE_CCR6 (*)\r\n * (*) value not defined in all devices\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_18TRANSFERS.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n return HAL_TIM_DMABurst_MultiWriteStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer multiple Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_OR\r\n * @arg TIM_DMABASE_CCMR3 (*)\r\n * @arg TIM_DMABASE_CCR5 (*)\r\n * @arg TIM_DMABASE_CCR6 (*)\r\n * (*) value not defined in all devices\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_18TRANSFERS.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM DMA Burst mode\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n\r\n if (HAL_OK == status)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_OR\r\n * @arg TIM_DMABASE_CCMR3 (*)\r\n * @arg TIM_DMABASE_CCR5 (*)\r\n * @arg TIM_DMABASE_CCR6 (*)\r\n * (*) value not defined in all devices\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_18TRANSFERS.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n return HAL_TIM_DMABurst_MultiReadStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_OR\r\n * @arg TIM_DMABASE_CCMR3 (*)\r\n * @arg TIM_DMABASE_CCR5 (*)\r\n * @arg TIM_DMABASE_CCR6 (*)\r\n * (*) value not defined in all devices\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_18TRANSFERS.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stop the DMA burst reading\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n status = HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n\r\n if (HAL_OK == status)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Generate a software event\r\n * @param htim TIM handle\r\n * @param EventSource specifies the event source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_EVENTSOURCE_UPDATE: Timer update Event source\r\n * @arg TIM_EVENTSOURCE_CC1: Timer Capture Compare 1 Event source\r\n * @arg TIM_EVENTSOURCE_CC2: Timer Capture Compare 2 Event source\r\n * @arg TIM_EVENTSOURCE_CC3: Timer Capture Compare 3 Event source\r\n * @arg TIM_EVENTSOURCE_CC4: Timer Capture Compare 4 Event source\r\n * @arg TIM_EVENTSOURCE_COM: Timer COM event source\r\n * @arg TIM_EVENTSOURCE_TRIGGER: Timer Trigger Event source\r\n * @arg TIM_EVENTSOURCE_BREAK: Timer Break event source\r\n * @arg TIM_EVENTSOURCE_BREAK2: Timer Break2 event source\r\n * @note Basic timers can only generate an update event.\r\n * @note TIM_EVENTSOURCE_COM is relevant only with advanced timer instances.\r\n * @note TIM_EVENTSOURCE_BREAK are relevant only for timer instances\r\n * supporting a break input.\r\n * @retval HAL status\r\n */\r\n\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_EVENT_SOURCE(EventSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the event sources */\r\n htim->Instance->EGR = EventSource;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the OCRef clear feature\r\n * @param htim TIM handle\r\n * @param sClearInputConfig pointer to a TIM_ClearInputConfigTypeDef structure that\r\n * contains the OCREF clear feature and parameters for the TIM peripheral.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 (*)\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 (*)\r\n * (*) Value not defined for all devices\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim,\r\n TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OCXREF_CLEAR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_CLEARINPUT_SOURCE(sClearInputConfig->ClearInputSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (sClearInputConfig->ClearInputSource)\r\n {\r\n case TIM_CLEARINPUTSOURCE_NONE:\r\n {\r\n /* Clear the OCREF clear selection bit and the the ETR Bits */\r\n#if defined(TIM_SMCR_OCCS)\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_OCCS | TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n#else\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n#endif /* TIM_SMCR_OCCS */\r\n break;\r\n }\r\n#if defined(TIM_SMCR_OCCS)\r\n case TIM_CLEARINPUTSOURCE_OCREFCLR:\r\n {\r\n /* Clear the OCREF clear selection bit */\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n }\r\n break;\r\n#endif /* TIM_SMCR_OCCS */\r\n\r\n case TIM_CLEARINPUTSOURCE_ETR:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLEARINPUT_POLARITY(sClearInputConfig->ClearInputPolarity));\r\n assert_param(IS_TIM_CLEARINPUT_PRESCALER(sClearInputConfig->ClearInputPrescaler));\r\n assert_param(IS_TIM_CLEARINPUT_FILTER(sClearInputConfig->ClearInputFilter));\r\n\r\n /* When OCRef clear feature is used with ETR source, ETR prescaler must be off */\r\n if (sClearInputConfig->ClearInputPrescaler != TIM_CLEARINPUTPRESCALER_DIV1)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClearInputConfig->ClearInputPrescaler,\r\n sClearInputConfig->ClearInputPolarity,\r\n sClearInputConfig->ClearInputFilter);\r\n#if defined(TIM_SMCR_OCCS)\r\n\r\n /* Set the OCREF clear selection bit */\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n#endif /* TIM_SMCR_OCCS */\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 1 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 1 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 2 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 2 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_3:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 3 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 3 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_4:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 4 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 4 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n break;\r\n }\r\n#if defined(TIM_CCER_CC5E)\r\n case TIM_CHANNEL_5:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 5 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 5 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC5E */\r\n#if defined(TIM_CCER_CC6E)\r\n case TIM_CHANNEL_6:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 6 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 6 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n break;\r\n }\r\n#endif /* TIM_CCER_CC6E */\r\n default:\r\n break;\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the clock source to be used\r\n * @param htim TIM handle\r\n * @param sClockSourceConfig pointer to a TIM_ClockConfigTypeDef structure that\r\n * contains the clock source information for the TIM peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE(sClockSourceConfig->ClockSource));\r\n\r\n /* Reset the SMS, TS, ECE, ETPS and ETRF bits */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr &= ~(TIM_SMCR_SMS | TIM_SMCR_TS);\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n switch (sClockSourceConfig->ClockSource)\r\n {\r\n case TIM_CLOCKSOURCE_INTERNAL:\r\n {\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE1:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n\r\n /* Select the External clock mode1 and the ETRF trigger */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE2:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 2 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n /* Enable the External clock mode2 */\r\n htim->Instance->SMCR |= TIM_SMCR_ECE;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI2:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI2 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI2);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1ED:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1ED);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ITR0:\r\n case TIM_CLOCKSOURCE_ITR1:\r\n case TIM_CLOCKSOURCE_ITR2:\r\n case TIM_CLOCKSOURCE_ITR3:\r\n {\r\n /* Check whether or not the timer instance supports internal trigger input */\r\n assert_param(IS_TIM_CLOCKSOURCE_ITRX_INSTANCE(htim->Instance));\r\n\r\n TIM_ITRx_SetConfig(htim->Instance, sClockSourceConfig->ClockSource);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Selects the signal connected to the TI1 input: direct from CH1_input\r\n * or a XOR combination between CH1_input, CH2_input & CH3_input\r\n * @param htim TIM handle.\r\n * @param TI1_Selection Indicate whether or not channel 1 is connected to the\r\n * output of a XOR gate.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TI1SELECTION_CH1: The TIMx_CH1 pin is connected to TI1 input\r\n * @arg TIM_TI1SELECTION_XORCOMBINATION: The TIMx_CH1, CH2 and CH3\r\n * pins are connected to the TI1 input (XOR combination)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection)\r\n{\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_XOR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TI1SELECTION(TI1_Selection));\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Reset the TI1 selection */\r\n tmpcr2 &= ~TIM_CR2_TI1S;\r\n\r\n /* Set the TI1 selection */\r\n tmpcr2 |= TI1_Selection;\r\n\r\n /* Write to TIMxCR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_SELECTION(sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Trigger Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode in interrupt mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_SELECTION(sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable Trigger Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Read the captured value from Capture Compare unit\r\n * @param htim TIM handle.\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval Captured value\r\n */\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpreg = 0U;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 1 value */\r\n tmpreg = htim->Instance->CCR1;\r\n\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 2 value */\r\n tmpreg = htim->Instance->CCR2;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 3 value */\r\n tmpreg = htim->Instance->CCR3;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 4 value */\r\n tmpreg = htim->Instance->CCR4;\r\n\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n return tmpreg;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides TIM callback functions:\r\n (+) TIM Period elapsed callback\r\n (+) TIM Output Compare callback\r\n (+) TIM Input capture callback\r\n (+) TIM Trigger callback\r\n (+) TIM Error callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Period elapsed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Period elapsed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Output Compare callback in non-blocking mode\r\n * @param htim TIM OC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_DelayElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture half complete callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Timer error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_ErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User TIM callback to be used instead of the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n#if defined(TIM_BDTR_BK2E)\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n#endif\r\n * @param pCallback pointer to the callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n htim->PeriodElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n htim->PeriodElapsedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n htim->TriggerCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n htim->TriggerHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n htim->IC_CaptureCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n htim->IC_CaptureHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n htim->OC_DelayElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n htim->PWM_PulseFinishedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n htim->PWM_PulseFinishedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n htim->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n htim->CommutationCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n htim->CommutationHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n htim->BreakCallback = pCallback;\r\n break;\r\n#if defined(TIM_BDTR_BK2E)\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n htim->Break2Callback = pCallback;\r\n break;\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a TIM callback\r\n * TIM callback is redirected to the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n#if defined(TIM_BDTR_BK2E)\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n#endif\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit; /* Legacy weak Base MspInit Callback */\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit; /* Legacy weak Base Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit; /* Legacy weak IC Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit; /* Legacy weak IC Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit; /* Legacy weak OC Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit; /* Legacy weak OC Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit; /* Legacy weak PWM Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit; /* Legacy weak PWM Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit; /* Legacy weak One Pulse Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit; /* Legacy weak One Pulse Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit; /* Legacy weak Encoder Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit; /* Legacy weak Encoder Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit; /* Legacy weak Hall Sensor Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit; /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback; /* Legacy weak Period Elapsed Callback */\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback; /* Legacy weak Period Elapsed half complete Callback */\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback; /* Legacy weak Trigger Callback */\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback; /* Legacy weak Trigger half complete Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback; /* Legacy weak IC Capture Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback; /* Legacy weak IC Capture half complete Callback */\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback; /* Legacy weak OC Delay Elapsed Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback; /* Legacy weak PWM Pulse Finished Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback; /* Legacy weak PWM Pulse Finished half complete Callback */\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback; /* Legacy weak Error Callback */\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback; /* Legacy weak Commutation Callback */\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback; /* Legacy weak Commutation half complete Callback */\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback; /* Legacy weak Break Callback */\r\n break;\r\n#if defined(TIM_BDTR_BK2E)\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback; /* Legacy weak Break2 Callback */\r\n break;\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit; /* Legacy weak Base MspInit Callback */\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit; /* Legacy weak Base Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit; /* Legacy weak IC Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit; /* Legacy weak IC Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit; /* Legacy weak OC Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit; /* Legacy weak OC Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit; /* Legacy weak PWM Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit; /* Legacy weak PWM Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit; /* Legacy weak One Pulse Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit; /* Legacy weak One Pulse Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit; /* Legacy weak Encoder Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit; /* Legacy weak Encoder Msp DeInit Callback */\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit; /* Legacy weak Hall Sensor Msp Init Callback */\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit; /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief TIM Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Base handle state.\r\n * @param htim TIM Base handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM OC handle state.\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM PWM handle state.\r\n * @param htim TIM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Input Capture handle state.\r\n * @param htim TIM IC handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM One Pulse Mode handle state.\r\n * @param htim TIM OPM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA error callback\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_TriggerHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief Time Base configuration\r\n * @param TIMx TIM peripheral\r\n * @param Structure TIM Base configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure)\r\n{\r\n uint32_t tmpcr1;\r\n tmpcr1 = TIMx->CR1;\r\n\r\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\r\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\r\n {\r\n /* Select the Counter Mode */\r\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\r\n tmpcr1 |= Structure->CounterMode;\r\n }\r\n\r\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\r\n {\r\n /* Set the clock division */\r\n tmpcr1 &= ~TIM_CR1_CKD;\r\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\r\n }\r\n\r\n /* Set the auto-reload preload */\r\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\r\n\r\n TIMx->CR1 = tmpcr1;\r\n\r\n /* Set the Autoreload value */\r\n TIMx->ARR = (uint32_t)Structure->Period ;\r\n\r\n /* Set the Prescaler value */\r\n TIMx->PSC = Structure->Prescaler;\r\n\r\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\r\n {\r\n /* Set the Repetition Counter value */\r\n TIMx->RCR = Structure->RepetitionCounter;\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler\r\n and the repetition counter (only for advanced timer) value immediately */\r\n TIMx->EGR = TIM_EGR_UG;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 1 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC1M;\r\n tmpccmrx &= ~TIM_CCMR1_CC1S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= OC_Config->OCPolarity;\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_1))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= OC_Config->OCNPolarity;\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC1NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS1;\r\n tmpcr2 &= ~TIM_CR2_OIS1N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= OC_Config->OCIdleState;\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= OC_Config->OCNIdleState;\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR1 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 2 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC2M;\r\n tmpccmrx &= ~TIM_CCMR1_CC2S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 4U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_2))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 4U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC2NE;\r\n\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS2;\r\n#if defined(TIM_CR2_OIS2N)\r\n tmpcr2 &= ~TIM_CR2_OIS2N;\r\n#endif /* TIM_CR2_OIS2N */\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 2U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR2 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 3 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 3: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC3M;\r\n tmpccmrx &= ~TIM_CCMR2_CC3S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 8U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_3))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 8U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC3NE;\r\n }\r\n\r\n#if defined(TIM_CR2_OIS3)\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS3;\r\n tmpcr2 &= ~TIM_CR2_OIS3N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 4U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\r\n }\r\n#endif /* TIM_CR2_OIS3 */\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR3 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 4 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC4M;\r\n tmpccmrx &= ~TIM_CCMR2_CC4S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 12U);\r\n\r\n#if defined(TIM_CR2_OIS4)\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4;\r\n\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 6U);\r\n }\r\n#endif /* TIM_CR2_OIS4 */\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR4 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n#if defined(TIM_CCER_CC5E)\r\n/**\r\n * @brief Timer Output Compare 5 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC5E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC5M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC5P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 16U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS5;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 8U);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR5 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n#endif /* TIM_CCER_CC5E */\r\n\r\n#if defined(TIM_CCER_CC6E)\r\n/**\r\n * @brief Timer Output Compare 6 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The ouput configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC6E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC6M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 20U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS6;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 10U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR6 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n#endif /* TIM_CCER_CC6E */\r\n\r\n/**\r\n * @brief Slave Timer configuration function\r\n * @param htim TIM handle\r\n * @param sSlaveConfig Slave timer configuration\r\n * @retval None\r\n */\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Reset the Trigger Selection Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source */\r\n tmpsmcr |= sSlaveConfig->InputTrigger;\r\n\r\n /* Reset the slave mode Bits */\r\n tmpsmcr &= ~TIM_SMCR_SMS;\r\n /* Set the slave mode */\r\n tmpsmcr |= sSlaveConfig->SlaveMode;\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Configure the trigger prescaler, filter, and polarity */\r\n switch (sSlaveConfig->InputTrigger)\r\n {\r\n case TIM_TS_ETRF:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPRESCALER(sSlaveConfig->TriggerPrescaler));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n /* Configure the ETR Trigger source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sSlaveConfig->TriggerPrescaler,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1F_ED:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n if(sSlaveConfig->SlaveMode == TIM_SLAVEMODE_GATED)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = htim->Instance->CCER;\r\n htim->Instance->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((sSlaveConfig->TriggerFilter) << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n htim->Instance->CCER = tmpccer;\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1FP1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI1 Filter and Polarity */\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI2FP2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI2 Filter and Polarity */\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_ITR0:\r\n case TIM_TS_ITR1:\r\n case TIM_TS_ITR2:\r\n case TIM_TS_ITR3:\r\n {\r\n /* Check the parameter */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI1 as Input.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 1 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 1 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 1 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI2FP1\r\n * (on channel2 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n if (IS_TIM_CC2_INSTANCE(TIMx) != RESET)\r\n {\r\n tmpccmr1 &= ~TIM_CCMR1_CC1S;\r\n tmpccmr1 |= TIM_ICSelection;\r\n }\r\n else\r\n {\r\n tmpccmr1 |= TIM_CCMR1_CC1S_0;\r\n }\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((TIM_ICFilter << 4U) & TIM_CCMR1_IC1F);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= (TIM_ICPolarity & (TIM_CCER_CC1P | TIM_CCER_CC1NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI1.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= (TIM_ICFilter << 4U);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= TIM_ICPolarity;\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI2 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 2 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 2 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 2 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI1FP2\r\n * (on channel1 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr1 &= ~TIM_CCMR1_CC2S;\r\n tmpccmr1 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= ((TIM_ICFilter << 12U) & TIM_CCMR1_IC2F);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= ((TIM_ICPolarity << 4U) & (TIM_CCER_CC2P | TIM_CCER_CC2NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI2.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= (TIM_ICFilter << 12U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (TIM_ICPolarity << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI3 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 3 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 3 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 3 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI3FP4\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC3S;\r\n tmpccmr2 |= TIM_ICSelection;\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC3F;\r\n tmpccmr2 |= ((TIM_ICFilter << 4U) & TIM_CCMR2_IC3F);\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n tmpccer &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP);\r\n tmpccer |= ((TIM_ICPolarity << 8U) & (TIM_CCER_CC3P | TIM_CCER_CC3NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI4 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 4 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 4 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 4 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI4FP3\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n * @retval None\r\n */\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC4S;\r\n tmpccmr2 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC4F;\r\n tmpccmr2 |= ((TIM_ICFilter << 12U) & TIM_CCMR2_IC4F);\r\n\r\n /* Select the Polarity and set the CC4E Bit */\r\n tmpccer &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP);\r\n tmpccer |= ((TIM_ICPolarity << 12U) & (TIM_CCER_CC4P | TIM_CCER_CC4NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer ;\r\n}\r\n\r\n/**\r\n * @brief Selects the Input Trigger source\r\n * @param TIMx to select the TIM peripheral\r\n * @param InputTriggerSource The Input Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @arg TIM_TS_TI1F_ED: TI1 Edge Detector\r\n * @arg TIM_TS_TI1FP1: Filtered Timer Input 1\r\n * @arg TIM_TS_TI2FP2: Filtered Timer Input 2\r\n * @arg TIM_TS_ETRF: External Trigger input\r\n * @retval None\r\n */\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n /* Reset the TS Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source and the slave mode*/\r\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n/**\r\n * @brief Configures the TIMx External Trigger (ETR).\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ExtTRGPrescaler The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPRESCALER_DIV1: ETRP Prescaler OFF.\r\n * @arg TIM_ETRPRESCALER_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ETRPRESCALER_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ETRPRESCALER_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPOLARITY_INVERTED: active low or falling edge active.\r\n * @arg TIM_ETRPOLARITY_NONINVERTED: active high or rising edge active.\r\n * @param ExtTRGFilter External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the ETR Bits */\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n\r\n /* Set the Prescaler, the Filter value and the Polarity */\r\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel x.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param ChannelState specifies the TIM Channel CCxE bit new state.\r\n * This parameter can be: TIM_CCx_ENABLE or TIM_CCx_DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n\r\n tmp = TIM_CCER_CC1E << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Reset interrupt callbacks to the legacy weak callbacks.\r\n * @param htim pointer to a TIM_HandleTypeDef structure that contains\r\n * the configuration information for TIM module.\r\n * @retval None\r\n */\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Reset the TIM callback to the legacy weak callbacks */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback; /* Legacy weak PeriodElapsedCallback */\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback; /* Legacy weak PeriodElapsedHalfCpltCallback */\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback; /* Legacy weak TriggerCallback */\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback; /* Legacy weak TriggerHalfCpltCallback */\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback; /* Legacy weak IC_CaptureCallback */\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback; /* Legacy weak IC_CaptureHalfCpltCallback */\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback; /* Legacy weak OC_DelayElapsedCallback */\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback; /* Legacy weak PWM_PulseFinishedCallback */\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback; /* Legacy weak PWM_PulseFinishedHalfCpltCallback */\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback; /* Legacy weak ErrorCallback */\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback; /* Legacy weak CommutationCallback */\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback; /* Legacy weak CommutationHalfCpltCallback */\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback; /* Legacy weak BreakCallback */\r\n#if defined(TIM_BDTR_BK2E)\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback; /* Legacy weak Break2Callback */\r\n#endif /* TIM_BDTR_BK2E */\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_hal_tim_ex.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer Extended peripheral:\r\n * + Time Hall Sensor Interface Initialization\r\n * + Time Hall Sensor Interface Start\r\n * + Time Complementary signal break and dead time configuration\r\n * + Time Master and Slave synchronization configuration\r\n * + Time Output Compare/PWM Channel Configuration (for channels 5 and 6)\r\n * + Time OCRef clear configuration\r\n * + Timer remapping capabilities configuration\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Extended features #####\r\n ==============================================================================\r\n [..]\r\n The Timer Extended features include:\r\n (#) Complementary outputs with programmable dead-time for :\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to\r\n interconnect several timers together.\r\n (#) Break input to put the timer output signals in reset state or in a known state.\r\n (#) Supports incremental (quadrature) encoder and hall-sensor circuitry for\r\n positioning purposes\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n initialization function of this driver:\r\n (++) HAL_TIMEx_HallSensor_Init() and HAL_TIMEx_ConfigCommutEvent(): to use the\r\n Timer Hall Sensor Interface and the commutation event with the corresponding\r\n Interrupt and DMA request if needed (Note that One Timer is used to interface\r\n with the Hall sensor Interface and another Timer should be used to use\r\n the commutation event).\r\n\r\n (#) Activate the TIM peripheral using one of the start functions:\r\n (++) Complementary Output Compare : HAL_TIMEx_OCN_Start(), HAL_TIMEx_OCN_Start_DMA(), HAL_TIMEx_OC_Start_IT()\r\n (++) Complementary PWM generation : HAL_TIMEx_PWMN_Start(), HAL_TIMEx_PWMN_Start_DMA(), HAL_TIMEx_PWMN_Start_IT()\r\n (++) Complementary One-pulse mode output : HAL_TIMEx_OnePulseN_Start(), HAL_TIMEx_OnePulseN_Start_IT()\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_Start(), HAL_TIMEx_HallSensor_Start_DMA(), HAL_TIMEx_HallSensor_Start_IT().\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_hal.h\"\r\n\r\n/** @addtogroup STM32F3xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx TIMEx\r\n * @brief TIM Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState);\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Hall Sensor functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure TIM HAL Sensor.\r\n (+) De-initialize TIM HAL Sensor.\r\n (+) Start the Hall Sensor Interface.\r\n (+) Stop the Hall Sensor Interface.\r\n (+) Start the Hall Sensor Interface and enable interrupts.\r\n (+) Stop the Hall Sensor Interface and disable interrupts.\r\n (+) Start the Hall Sensor Interface and enable DMA transfers.\r\n (+) Stop the Hall Sensor Interface and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Hall Sensor Interface and initialize the associated handle.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param sConfig TIM Hall Sensor configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig)\r\n{\r\n TIM_OC_InitTypeDef OC_Config;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy week callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->HallSensor_MspInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->HallSensor_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIMEx_HallSensor_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Configure the Channel 1 as Input Channel to interface with the three Outputs of the Hall sensor */\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->IC1Polarity, TIM_ICSELECTION_TRC, sConfig->IC1Filter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->IC1Prescaler;\r\n\r\n /* Enable the Hall sensor interface (XOR function of the three inputs) */\r\n htim->Instance->CR2 |= TIM_CR2_TI1S;\r\n\r\n /* Select the TIM_TS_TI1F_ED signal as Input trigger for the TIM */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1F_ED;\r\n\r\n /* Use the TIM_TS_TI1F_ED signal to reset the TIM counter each edge detection */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_RESET;\r\n\r\n /* Program channel 2 in PWM 2 mode with the desired Commutation_Delay*/\r\n OC_Config.OCFastMode = TIM_OCFAST_DISABLE;\r\n OC_Config.OCIdleState = TIM_OCIDLESTATE_RESET;\r\n OC_Config.OCMode = TIM_OCMODE_PWM2;\r\n OC_Config.OCNIdleState = TIM_OCNIDLESTATE_RESET;\r\n OC_Config.OCNPolarity = TIM_OCNPOLARITY_HIGH;\r\n OC_Config.OCPolarity = TIM_OCPOLARITY_HIGH;\r\n OC_Config.Pulse = sConfig->Commutation_Delay;\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &OC_Config);\r\n\r\n /* Select OC2REF as trigger output on TRGO: write the MMS bits in the TIMx_CR2\r\n register to 101 */\r\n htim->Instance->CR2 &= ~TIM_CR2_MMS;\r\n htim->Instance->CR2 |= TIM_TRGO_OC2REF;\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Hall Sensor interface\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->HallSensor_MspDeInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->HallSensor_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIMEx_HallSensor_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1, 2 and 3\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Enable the capture compare Interrupts 1 event */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts event */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if (((uint32_t)pData == 0U) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Set the DMA Input Capture 1 Callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel for Capture 1*/\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the capture compare 1 Interrupt */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1, TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n\r\n /* Disable the capture compare Interrupts 1 event */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary Output Compare/PWM.\r\n (+) Stop the Complementary Output Compare/PWM.\r\n (+) Start the Complementary Output Compare/PWM and enable interrupts.\r\n (+) Stop the Complementary Output Compare/PWM and disable interrupts.\r\n (+) Start the Complementary Output Compare/PWM and enable DMA transfers.\r\n (+) Stop the Complementary Output Compare/PWM and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM OC handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpccer;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if (((uint32_t)pData == 0U) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary PWM.\r\n (+) Stop the Complementary PWM.\r\n (+) Start the Complementary PWM and enable interrupts.\r\n (+) Stop the Complementary PWM and disable interrupts.\r\n (+) Start the Complementary PWM and enable DMA transfers.\r\n (+) Stop the Complementary PWM and disable DMA transfers.\r\n (+) Start the Complementary Input Capture measurement.\r\n (+) Stop the Complementary Input Capture.\r\n (+) Start the Complementary Input Capture and enable interrupts.\r\n (+) Stop the Complementary Input Capture and disable interrupts.\r\n (+) Start the Complementary Input Capture and enable DMA transfers.\r\n (+) Stop the Complementary Input Capture and disable DMA transfers.\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode on the\r\n * complementary output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if (((uint32_t)pData == 0U) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3, Length) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode on the complementary\r\n * output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Enable the complementary One Pulse output */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the complementary One Pulse output */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Enable the complementary One Pulse output */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the complementary One Pulse output */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure the commutation event in case of use of the Hall sensor interface.\r\n (+) Configure Output channels for OC and PWM mode.\r\n\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master synchronization.\r\n (+) Configure timer remapping capabilities.\r\n (+) Enable or disable channel grouping.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3))\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with interrupt.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3))\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n /* Enable the Commutation Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with DMA.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @note The user should configure the DMA in his own software, in This function only the COMDE bit is set\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3))\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Enable the Commutation DMA Request */\r\n /* Set the DMA Commutation Callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Enable the Commutation DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in master mode.\r\n * @param htim TIM handle.\r\n * @param sMasterConfig pointer to a TIM_MasterConfigTypeDef structure that\r\n * contains the selected trigger output (TRGO) and the Master/Slave\r\n * mode.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig)\r\n{\r\n uint32_t tmpcr2;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\r\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the handler state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n#if defined(TIM_CR2_MMS2)\r\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\r\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_TRGO2_SOURCE(sMasterConfig->MasterOutputTrigger2));\r\n\r\n /* Clear the MMS2 bits */\r\n tmpcr2 &= ~TIM_CR2_MMS2;\r\n /* Select the TRGO2 source*/\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\r\n }\r\n#endif /* TIM_CR2_MMS2 */\r\n\r\n /* Reset the MMS Bits */\r\n tmpcr2 &= ~TIM_CR2_MMS;\r\n /* Select the TRGO source */\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\r\n\r\n /* Update TIMx CR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n /* Reset the MSM Bit */\r\n tmpsmcr &= ~TIM_SMCR_MSM;\r\n /* Set master mode */\r\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\r\n\r\n /* Update TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n }\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the Break feature, dead time, Lock level, OSSI/OSSR State\r\n * and the AOE(automatic output enable).\r\n * @param htim TIM handle\r\n * @param sBreakDeadTimeConfig pointer to a TIM_ConfigBreakDeadConfigTypeDef structure that\r\n * contains the BDTR Register configuration information for the TIM peripheral.\r\n * @note Interrupts can be generated when an active level is detected on the\r\n * break input, the break 2 input or the system break input. Break\r\n * interrupt can be enabled by calling the @ref __HAL_TIM_ENABLE_IT macro.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig)\r\n{\r\n /* Keep this variable initialized to 0 as it is used to configure BDTR register */\r\n uint32_t tmpbdtr = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_OSSR_STATE(sBreakDeadTimeConfig->OffStateRunMode));\r\n assert_param(IS_TIM_OSSI_STATE(sBreakDeadTimeConfig->OffStateIDLEMode));\r\n assert_param(IS_TIM_LOCK_LEVEL(sBreakDeadTimeConfig->LockLevel));\r\n assert_param(IS_TIM_DEADTIME(sBreakDeadTimeConfig->DeadTime));\r\n assert_param(IS_TIM_BREAK_STATE(sBreakDeadTimeConfig->BreakState));\r\n assert_param(IS_TIM_BREAK_POLARITY(sBreakDeadTimeConfig->BreakPolarity));\r\n#if defined(TIM_BDTR_BKF)\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->BreakFilter));\r\n#endif /* TIM_BDTR_BKF */\r\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(sBreakDeadTimeConfig->AutomaticOutput));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n\r\n /* Set the BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, sBreakDeadTimeConfig->DeadTime);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, sBreakDeadTimeConfig->LockLevel);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\r\n#if defined(TIM_BDTR_BKF)\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\r\n#endif /* TIM_BDTR_BKF */\r\n\r\n#if defined(TIM_BDTR_BK2E)\r\n if (IS_TIM_BKIN2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_STATE(sBreakDeadTimeConfig->Break2State));\r\n assert_param(IS_TIM_BREAK2_POLARITY(sBreakDeadTimeConfig->Break2Polarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->Break2Filter));\r\n\r\n /* Set the BREAK2 input related BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (sBreakDeadTimeConfig->Break2Filter << TIM_BDTR_BK2F_Pos));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, sBreakDeadTimeConfig->Break2State);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\r\n }\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n /* Set TIMx_BDTR */\r\n htim->Instance->BDTR = tmpbdtr;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Remapping input capabilities.\r\n * @param htim TIM handle.\r\n * @param Remap specifies the TIM remapping source.\r\n @if STM32F301x8\r\n * For TIM1, the parameter can have the following values:\r\n * @arg TIM_TIM1_ADC1_NONE: TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM1_ADC1_AWD1: TIM1_ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ADC1_AWD2: TIM1_ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ADC1_AWD3: TIM1_ETR is connected to ADC1 AWD2\r\n @elseif STM32F303xE\r\n * For TIM1, the parameter is a combination of 2 fields (field1 | field2):\r\n *\r\n * field1 can have the following values:\r\n * @arg TIM_TIM1_ADC1_NONE: TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM1_ADC1_AWD1: TIM1_ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ADC1_AWD2: TIM1_ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ADC1_AWD3: TIM1_ETR is connected to ADC1 AWD2\r\n *\r\n * field2 can have the following values:\r\n * @arg TIM_TIM1_ADC4_NONE : TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM1_ADC4_AWD1: TIM1_ETR is connected to ADC4 AWD1\r\n * @arg TIM_TIM1_ADC4_AWD2: TIM1_ETR is connected to ADC4 AWD2\r\n * @arg TIM_TIM1_ADC4_AWD3: TIM1_ETR is connected to ADC4 AWD3\r\n @elseif STM32F334x8\r\n * For TIM1, the parameter is a combination of 2 fields (field1 | field2):\r\n *\r\n * field1 can have the following values:\r\n * @arg TIM_TIM1_ADC1_NONE: TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM1_ADC1_AWD1: TIM1_ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ADC1_AWD2: TIM1_ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ADC1_AWD3: TIM1_ETR is connected to ADC1 AWD2\r\n *\r\n * field2 can have the following values:\r\n * @arg TIM_TIM1_ADC2_NONE : TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM1_ADC2_AWD1: TIM1_ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM1_ADC2_AWD2: TIM1_ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM1_ADC2_AWD3: TIM1_ETR is connected to ADC2 AWD3\r\n @endif\r\n @if STM32F303xE\r\n * For TIM8, the parameter is a combination of 2 fields (field1 | field2):\r\n *\r\n * field1 can have the following values:\r\n * @arg TIM_TIM8_ADC2_NONE: TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM8_ADC2_AWD1: TIM1_ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM8_ADC2_AWD2: TIM1_ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM8_ADC2_AWD3: TIM1_ETR is connected to ADC2 AWD2\r\n *\r\n * field2 can have the following values:\r\n * @arg TIM_TIM8_ADC3_NONE : TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM8_ADC3_AWD1: TIM1_ETR is connected to ADC3 AWD1\r\n * @arg TIM_TIM8_ADC3_AWD2: TIM1_ETR is connected to ADC3 AWD2\r\n * @arg TIM_TIM8_ADC3_AWD3: TIM1_ETR is connected to ADC3 AWD3\r\n @endif\r\n @if STM32F373xC\r\n * For TIM14, the parameter can have the following values:\r\n * @arg TIM_TIM14_GPIO: TIM14 TI1 is connected to GPIO\r\n * @arg TIM_TIM14_RTC: TIM14 TI1 is connected to RTC_clock\r\n * @arg TIM_TIM14_HSE: TIM14 TI1 is connected to HSE/32\r\n * @arg TIM_TIM14_MCO: TIM14 TI1 is connected to MCO\r\n @else\r\n * For TIM16, the parameter can have the following values:\r\n * @arg TIM_TIM16_GPIO: TIM16 TI1 is connected to GPIO\r\n * @arg TIM_TIM16_RTC: TIM16 TI1 is connected to RTC_clock\r\n * @arg TIM_TIM16_HSE: TIM16 TI1 is connected to HSE/32\r\n * @arg TIM_TIM16_MCO: TIM16 TI1 is connected to MCO\r\n @endif\r\n @if STM32F303xE\r\n * For TIM20, the parameter is a combination of 2 fields (field1 | field2):\r\n *\r\n * field1 can have the following values:\r\n * @arg TIM_TIM20_ADC3_NONE: TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM20_ADC3_AWD1: TIM1_ETR is connected to ADC3 AWD1\r\n * @arg TIM_TIM20_ADC3_AWD2: TIM1_ETR is connected to ADC3 AWD2\r\n * @arg TIM_TIM20_ADC3_AWD3: TIM1_ETR is connected to ADC3 AWD2\r\n *\r\n * field2 can have the following values:\r\n * @arg TIM_TIM20_ADC4_NONE : TIM1_ETR is not connected to any AWD (analog watchdog)\r\n * @arg TIM_TIM20_ADC4_AWD1: TIM1_ETR is connected to ADC4 AWD1\r\n * @arg TIM_TIM20_ADC4_AWD2: TIM1_ETR is connected to ADC4 AWD2\r\n * @arg TIM_TIM20_ADC4_AWD3: TIM1_ETR is connected to ADC4 AWD3\r\n @endif\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap)\r\n{\r\n __HAL_LOCK(htim);\r\n\r\n /* Check parameters */\r\n assert_param(IS_TIM_REMAP(htim->Instance, Remap));\r\n\r\n /* Set the Timer remapping configuration */\r\n WRITE_REG(htim->Instance->OR, Remap);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n#if defined(TIM_CCR5_CCR5)\r\n/**\r\n * @brief Group channel 5 and channel 1, 2 or 3\r\n * @param htim TIM handle.\r\n * @param Channels specifies the reference signal(s) the OC5REF is combined with.\r\n * This parameter can be any combination of the following values:\r\n * TIM_GROUPCH5_NONE: No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC\r\n * TIM_GROUPCH5_OC1REFC: OC1REFC is the logical AND of OC1REFC and OC5REF\r\n * TIM_GROUPCH5_OC2REFC: OC2REFC is the logical AND of OC2REFC and OC5REF\r\n * TIM_GROUPCH5_OC3REFC: OC3REFC is the logical AND of OC3REFC and OC5REF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_COMBINED3PHASEPWM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_GROUPCH5(Channels));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Clear GC5Cx bit fields */\r\n htim->Instance->CCR5 &= ~(TIM_CCR5_GC5C3 | TIM_CCR5_GC5C2 | TIM_CCR5_GC5C1);\r\n\r\n /* Set GC5Cx bit fields */\r\n htim->Instance->CCR5 |= Channels;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n#endif /* TIM_CCR5_CCR5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides Extended TIM callback functions:\r\n (+) Timer Commutation callback\r\n (+) Timer Break callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Hall commutation changed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutCallback could be implemented in the user file\r\n */\r\n}\r\n/**\r\n * @brief Hall commutation changed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Break detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_BreakCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if defined(TIM_BDTR_BK2E)\r\n/**\r\n * @brief Hall Break2 detection callback in non blocking mode\r\n * @param htim: TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_TIMEx_Break2Callback could be implemented in the user file\r\n */\r\n}\r\n#endif /* TIM_BDTR_BK2E */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Hall Sensor interface handle state.\r\n * @param htim TIM Hall Sensor handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Functions TIMEx Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA Commutation callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Commutation half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationHalfCpltCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel xN.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @param ChannelNState specifies the TIM Channel CCxNE bit new state.\r\n * This parameter can be: TIM_CCxN_ENABLE or TIM_CCxN_Disable.\r\n * @retval None\r\n */\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState)\r\n{\r\n uint32_t tmp;\r\n\r\n tmp = TIM_CCER_CC1NE << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxNE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxNE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelNState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dac.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_dac.c\r\n * @author MCD Application Team\r\n * @brief DAC LL module driver\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_dac.h\"\r\n#include \"stm32f3xx_ll_bus.h\"\r\n\r\n#ifdef USE_FULL_ASSERT\r\n #include \"stm32_assert.h\"\r\n#else\r\n #define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (DAC1) || defined (DAC2)\r\n\r\n/** @addtogroup DAC_LL DAC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @addtogroup DAC_LL_Private_Macros\r\n * @{\r\n */\r\n\r\n#if defined(DAC_CHANNEL2_SUPPORT)\r\n#define IS_LL_DAC_CHANNEL(__DACX__, __DAC_CHANNEL__) \\\r\n ( \\\r\n ((__DAC_CHANNEL__) == LL_DAC_CHANNEL_1) \\\r\n || ((__DAC_CHANNEL__) == LL_DAC_CHANNEL_2) \\\r\n )\r\n#else\r\n#define IS_LL_DAC_CHANNEL(__DACX__, __DAC_CHANNEL__) \\\r\n ( \\\r\n ((__DAC_CHANNEL__) == LL_DAC_CHANNEL_1) \\\r\n )\r\n#endif /* DAC_CHANNEL2_SUPPORT */\r\n\r\n#if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n\r\n#elif defined(STM32F303x8) || defined(STM32F328xx) \r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n\r\n#elif defined(STM32F302xE) || defined(STM32F302xC) || defined(STM32F302x8)\r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n\r\n#elif defined(STM32F301x8) || defined(STM32F318xx)\r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n\r\n#elif defined(STM32F373xC) || defined(STM32F378xx)\r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM5_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n\r\n#elif defined(STM32F334x8)\r\n#define IS_LL_DAC_TRIGGER_SOURCE(__TRIGGER_SOURCE__) \\\r\n ( ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_SOFTWARE) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIGGER_HRTIM1_DACTRG2) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIGGER_HRTIM1_DACTRG3) \\\r\n || ((__TRIGGER_SOURCE__) == LL_DAC_TRIG_EXT_EXTI_LINE9) \\\r\n )\r\n#endif\r\n\r\n#define IS_LL_DAC_WAVE_AUTO_GENER_MODE(__WAVE_AUTO_GENERATION_MODE__) \\\r\n ( ((__WAVE_AUTO_GENERATION_MODE__) == LL_DAC_WAVE_AUTO_GENERATION_NONE) \\\r\n || ((__WAVE_AUTO_GENERATION_MODE__) == LL_DAC_WAVE_AUTO_GENERATION_NOISE) \\\r\n || ((__WAVE_AUTO_GENERATION_MODE__) == LL_DAC_WAVE_AUTO_GENERATION_TRIANGLE) \\\r\n )\r\n\r\n#define IS_LL_DAC_WAVE_AUTO_GENER_CONFIG(__WAVE_AUTO_GENERATION_CONFIG__) \\\r\n ( ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BIT0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS1_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS2_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS3_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS4_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS5_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS6_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS7_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS8_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS9_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS10_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_NOISE_LFSR_UNMASK_BITS11_0) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_1) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_3) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_7) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_15) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_31) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_63) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_127) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_255) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_511) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_1023) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_2047) \\\r\n || ((__WAVE_AUTO_GENERATION_CONFIG__) == LL_DAC_TRIANGLE_AMPLITUDE_4095) \\\r\n )\r\n\r\n#define IS_LL_DAC_OUTPUT_BUFFER(__OUTPUT_BUFFER__) \\\r\n ( ((__OUTPUT_BUFFER__) == LL_DAC_OUTPUT_BUFFER_ENABLE) \\\r\n || ((__OUTPUT_BUFFER__) == LL_DAC_OUTPUT_BUFFER_DISABLE) \\\r\n )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DAC_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize registers of the selected DAC instance\r\n * to their default reset values.\r\n * @param DACx DAC instance\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: DAC registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_DAC_DeInit(DAC_TypeDef *DACx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(DACx));\r\n \r\n if(DACx == DAC1)\r\n {\r\n /* Force reset of DAC clock */\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_DAC1);\r\n \r\n /* Release reset of DAC clock */\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_DAC1);\r\n }\r\n#if defined(DAC2)\r\n else\r\n {\r\n /* Force reset of DAC clock */\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_DAC2);\r\n \r\n /* Release reset of DAC clock */\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_DAC2);\r\n }\r\n#endif\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of DAC instance.\r\n * @note The setting of these parameters by function @ref LL_DAC_Init()\r\n * is conditioned to DAC state:\r\n * DAC instance must be disabled.\r\n * @param DACx DAC instance\r\n * @param DAC_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DAC_CHANNEL_1\r\n * @arg @ref LL_DAC_CHANNEL_2 (1)\r\n * \r\n * (1) On this STM32 serie, parameter not available on all devices.\r\n * Refer to device datasheet for channels availability.\r\n * @param DAC_InitStruct Pointer to a @ref LL_DAC_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: DAC registers are initialized\r\n * - ERROR: DAC registers are not initialized\r\n */\r\nErrorStatus LL_DAC_Init(DAC_TypeDef *DACx, uint32_t DAC_Channel, LL_DAC_InitTypeDef *DAC_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(DACx));\r\n assert_param(IS_LL_DAC_CHANNEL(DACx, DAC_Channel));\r\n assert_param(IS_LL_DAC_TRIGGER_SOURCE(DAC_InitStruct->TriggerSource));\r\n assert_param(IS_LL_DAC_OUTPUT_BUFFER(DAC_InitStruct->OutputBuffer));\r\n assert_param(IS_LL_DAC_WAVE_AUTO_GENER_MODE(DAC_InitStruct->WaveAutoGeneration));\r\n if (DAC_InitStruct->WaveAutoGeneration != LL_DAC_WAVE_AUTO_GENERATION_NONE)\r\n {\r\n assert_param(IS_LL_DAC_WAVE_AUTO_GENER_CONFIG(DAC_InitStruct->WaveAutoGenerationConfig));\r\n }\r\n \r\n /* Note: Hardware constraint (refer to description of this function) */\r\n /* DAC instance must be disabled. */\r\n if(LL_DAC_IsEnabled(DACx, DAC_Channel) == 0U)\r\n {\r\n /* Configuration of DAC channel: */\r\n /* - TriggerSource */\r\n /* - WaveAutoGeneration */\r\n /* - OutputBuffer */\r\n if (DAC_InitStruct->WaveAutoGeneration != LL_DAC_WAVE_AUTO_GENERATION_NONE)\r\n {\r\n MODIFY_REG(DACx->CR,\r\n ( DAC_CR_TSEL1\r\n | DAC_CR_WAVE1\r\n | DAC_CR_MAMP1\r\n | DAC_CR_BOFF1\r\n ) << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n ,\r\n ( DAC_InitStruct->TriggerSource\r\n | DAC_InitStruct->WaveAutoGeneration\r\n | DAC_InitStruct->WaveAutoGenerationConfig\r\n | DAC_InitStruct->OutputBuffer\r\n ) << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(DACx->CR,\r\n ( DAC_CR_TSEL1\r\n | DAC_CR_WAVE1\r\n | DAC_CR_BOFF1\r\n ) << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n ,\r\n ( DAC_InitStruct->TriggerSource\r\n | LL_DAC_WAVE_AUTO_GENERATION_NONE\r\n | DAC_InitStruct->OutputBuffer\r\n ) << (DAC_Channel & DAC_CR_CHX_BITOFFSET_MASK)\r\n );\r\n }\r\n }\r\n else\r\n {\r\n /* Initialization error: DAC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_DAC_InitTypeDef field to default value.\r\n * @param DAC_InitStruct pointer to a @ref LL_DAC_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_DAC_StructInit(LL_DAC_InitTypeDef *DAC_InitStruct)\r\n{\r\n /* Set DAC_InitStruct fields to default values */\r\n DAC_InitStruct->TriggerSource = LL_DAC_TRIG_SOFTWARE;\r\n DAC_InitStruct->WaveAutoGeneration = LL_DAC_WAVE_AUTO_GENERATION_NONE;\r\n /* Note: Parameter discarded if wave auto generation is disabled, */\r\n /* set anyway to its default value. */\r\n DAC_InitStruct->WaveAutoGenerationConfig = LL_DAC_NOISE_LFSR_UNMASK_BIT0;\r\n DAC_InitStruct->OutputBuffer = LL_DAC_OUTPUT_BUFFER_ENABLE;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_dma.c\r\n * @author MCD Application Team\r\n * @brief DMA LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_dma.h\"\r\n#include \"stm32f3xx_ll_bus.h\"\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (DMA1) || defined (DMA2)\r\n\r\n/** @defgroup DMA_LL DMA\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup DMA_LL_Private_Macros\r\n * @{\r\n */\r\n#define IS_LL_DMA_DIRECTION(__VALUE__) (((__VALUE__) == LL_DMA_DIRECTION_PERIPH_TO_MEMORY) || \\\r\n ((__VALUE__) == LL_DMA_DIRECTION_MEMORY_TO_PERIPH) || \\\r\n ((__VALUE__) == LL_DMA_DIRECTION_MEMORY_TO_MEMORY))\r\n\r\n#define IS_LL_DMA_MODE(__VALUE__) (((__VALUE__) == LL_DMA_MODE_NORMAL) || \\\r\n ((__VALUE__) == LL_DMA_MODE_CIRCULAR))\r\n\r\n#define IS_LL_DMA_PERIPHINCMODE(__VALUE__) (((__VALUE__) == LL_DMA_PERIPH_INCREMENT) || \\\r\n ((__VALUE__) == LL_DMA_PERIPH_NOINCREMENT))\r\n\r\n#define IS_LL_DMA_MEMORYINCMODE(__VALUE__) (((__VALUE__) == LL_DMA_MEMORY_INCREMENT) || \\\r\n ((__VALUE__) == LL_DMA_MEMORY_NOINCREMENT))\r\n\r\n#define IS_LL_DMA_PERIPHDATASIZE(__VALUE__) (((__VALUE__) == LL_DMA_PDATAALIGN_BYTE) || \\\r\n ((__VALUE__) == LL_DMA_PDATAALIGN_HALFWORD) || \\\r\n ((__VALUE__) == LL_DMA_PDATAALIGN_WORD))\r\n\r\n#define IS_LL_DMA_MEMORYDATASIZE(__VALUE__) (((__VALUE__) == LL_DMA_MDATAALIGN_BYTE) || \\\r\n ((__VALUE__) == LL_DMA_MDATAALIGN_HALFWORD) || \\\r\n ((__VALUE__) == LL_DMA_MDATAALIGN_WORD))\r\n\r\n#define IS_LL_DMA_NBDATA(__VALUE__) ((__VALUE__) <= 0x0000FFFFU)\r\n\r\n\r\n#define IS_LL_DMA_PRIORITY(__VALUE__) (((__VALUE__) == LL_DMA_PRIORITY_LOW) || \\\r\n ((__VALUE__) == LL_DMA_PRIORITY_MEDIUM) || \\\r\n ((__VALUE__) == LL_DMA_PRIORITY_HIGH) || \\\r\n ((__VALUE__) == LL_DMA_PRIORITY_VERYHIGH))\r\n\r\n#if defined (DMA2)\r\n#if defined (DMA2_Channel6) && defined (DMA2_Channel7)\r\n#define IS_LL_DMA_ALL_CHANNEL_INSTANCE(INSTANCE, CHANNEL) ((((INSTANCE) == DMA1) && \\\r\n (((CHANNEL) == LL_DMA_CHANNEL_1) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_2) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_3) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_4) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_5) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_6) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_7))) || \\\r\n (((INSTANCE) == DMA2) && \\\r\n (((CHANNEL) == LL_DMA_CHANNEL_1) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_2) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_3) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_4) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_5) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_6) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_7))))\r\n#else\r\n#define IS_LL_DMA_ALL_CHANNEL_INSTANCE(INSTANCE, CHANNEL) ((((INSTANCE) == DMA1) && \\\r\n (((CHANNEL) == LL_DMA_CHANNEL_1) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_2) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_3) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_4) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_5) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_6) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_7))) || \\\r\n (((INSTANCE) == DMA2) && \\\r\n (((CHANNEL) == LL_DMA_CHANNEL_1) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_2) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_3) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_4) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_5))))\r\n#endif\r\n#else\r\n#define IS_LL_DMA_ALL_CHANNEL_INSTANCE(INSTANCE, CHANNEL) ((((INSTANCE) == DMA1) && \\\r\n (((CHANNEL) == LL_DMA_CHANNEL_1)|| \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_2) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_3) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_4) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_5) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_6) || \\\r\n ((CHANNEL) == LL_DMA_CHANNEL_7))))\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DMA_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize the DMA registers to their default reset values.\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: DMA registers are de-initialized\r\n * - ERROR: DMA registers are not de-initialized\r\n */\r\nuint32_t LL_DMA_DeInit(DMA_TypeDef *DMAx, uint32_t Channel)\r\n{\r\n DMA_Channel_TypeDef *tmp = (DMA_Channel_TypeDef *)DMA1_Channel1;\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the DMA Instance DMAx and Channel parameters*/\r\n assert_param(IS_LL_DMA_ALL_CHANNEL_INSTANCE(DMAx, Channel));\r\n\r\n tmp = (DMA_Channel_TypeDef *)(__LL_DMA_GET_CHANNEL_INSTANCE(DMAx, Channel));\r\n\r\n /* Disable the selected DMAx_Channely */\r\n CLEAR_BIT(tmp->CCR, DMA_CCR_EN);\r\n\r\n /* Reset DMAx_Channely control register */\r\n LL_DMA_WriteReg(tmp, CCR, 0U);\r\n\r\n /* Reset DMAx_Channely remaining bytes register */\r\n LL_DMA_WriteReg(tmp, CNDTR, 0U);\r\n\r\n /* Reset DMAx_Channely peripheral address register */\r\n LL_DMA_WriteReg(tmp, CPAR, 0U);\r\n\r\n /* Reset DMAx_Channely memory address register */\r\n LL_DMA_WriteReg(tmp, CMAR, 0U);\r\n\r\n\r\n if (Channel == LL_DMA_CHANNEL_1)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel1 */\r\n LL_DMA_ClearFlag_GI1(DMAx);\r\n }\r\n else if (Channel == LL_DMA_CHANNEL_2)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel2 */\r\n LL_DMA_ClearFlag_GI2(DMAx);\r\n }\r\n else if (Channel == LL_DMA_CHANNEL_3)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel3 */\r\n LL_DMA_ClearFlag_GI3(DMAx);\r\n }\r\n else if (Channel == LL_DMA_CHANNEL_4)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel4 */\r\n LL_DMA_ClearFlag_GI4(DMAx);\r\n }\r\n else if (Channel == LL_DMA_CHANNEL_5)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel5 */\r\n LL_DMA_ClearFlag_GI5(DMAx);\r\n }\r\n\r\n else if (Channel == LL_DMA_CHANNEL_6)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel6 */\r\n LL_DMA_ClearFlag_GI6(DMAx);\r\n }\r\n else if (Channel == LL_DMA_CHANNEL_7)\r\n {\r\n /* Reset interrupt pending bits for DMAx Channel7 */\r\n LL_DMA_ClearFlag_GI7(DMAx);\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initialize the DMA registers according to the specified parameters in DMA_InitStruct.\r\n * @note To convert DMAx_Channely Instance to DMAx Instance and Channely, use helper macros :\r\n * @arg @ref __LL_DMA_GET_INSTANCE\r\n * @arg @ref __LL_DMA_GET_CHANNEL\r\n * @param DMAx DMAx Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_DMA_CHANNEL_1\r\n * @arg @ref LL_DMA_CHANNEL_2\r\n * @arg @ref LL_DMA_CHANNEL_3\r\n * @arg @ref LL_DMA_CHANNEL_4\r\n * @arg @ref LL_DMA_CHANNEL_5\r\n * @arg @ref LL_DMA_CHANNEL_6\r\n * @arg @ref LL_DMA_CHANNEL_7\r\n * @param DMA_InitStruct pointer to a @ref LL_DMA_InitTypeDef structure.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: DMA registers are initialized\r\n * - ERROR: Not applicable\r\n */\r\nuint32_t LL_DMA_Init(DMA_TypeDef *DMAx, uint32_t Channel, LL_DMA_InitTypeDef *DMA_InitStruct)\r\n{\r\n /* Check the DMA Instance DMAx and Channel parameters*/\r\n assert_param(IS_LL_DMA_ALL_CHANNEL_INSTANCE(DMAx, Channel));\r\n\r\n /* Check the DMA parameters from DMA_InitStruct */\r\n assert_param(IS_LL_DMA_DIRECTION(DMA_InitStruct->Direction));\r\n assert_param(IS_LL_DMA_MODE(DMA_InitStruct->Mode));\r\n assert_param(IS_LL_DMA_PERIPHINCMODE(DMA_InitStruct->PeriphOrM2MSrcIncMode));\r\n assert_param(IS_LL_DMA_MEMORYINCMODE(DMA_InitStruct->MemoryOrM2MDstIncMode));\r\n assert_param(IS_LL_DMA_PERIPHDATASIZE(DMA_InitStruct->PeriphOrM2MSrcDataSize));\r\n assert_param(IS_LL_DMA_MEMORYDATASIZE(DMA_InitStruct->MemoryOrM2MDstDataSize));\r\n assert_param(IS_LL_DMA_NBDATA(DMA_InitStruct->NbData));\r\n assert_param(IS_LL_DMA_PRIORITY(DMA_InitStruct->Priority));\r\n\r\n /*---------------------------- DMAx CCR Configuration ------------------------\r\n * Configure DMAx_Channely: data transfer direction, data transfer mode,\r\n * peripheral and memory increment mode,\r\n * data size alignment and priority level with parameters :\r\n * - Direction: DMA_CCR_DIR and DMA_CCR_MEM2MEM bits\r\n * - Mode: DMA_CCR_CIRC bit\r\n * - PeriphOrM2MSrcIncMode: DMA_CCR_PINC bit\r\n * - MemoryOrM2MDstIncMode: DMA_CCR_MINC bit\r\n * - PeriphOrM2MSrcDataSize: DMA_CCR_PSIZE[1:0] bits\r\n * - MemoryOrM2MDstDataSize: DMA_CCR_MSIZE[1:0] bits\r\n * - Priority: DMA_CCR_PL[1:0] bits\r\n */\r\n LL_DMA_ConfigTransfer(DMAx, Channel, DMA_InitStruct->Direction | \\\r\n DMA_InitStruct->Mode | \\\r\n DMA_InitStruct->PeriphOrM2MSrcIncMode | \\\r\n DMA_InitStruct->MemoryOrM2MDstIncMode | \\\r\n DMA_InitStruct->PeriphOrM2MSrcDataSize | \\\r\n DMA_InitStruct->MemoryOrM2MDstDataSize | \\\r\n DMA_InitStruct->Priority);\r\n\r\n /*-------------------------- DMAx CMAR Configuration -------------------------\r\n * Configure the memory or destination base address with parameter :\r\n * - MemoryOrM2MDstAddress: DMA_CMAR_MA[31:0] bits\r\n */\r\n LL_DMA_SetMemoryAddress(DMAx, Channel, DMA_InitStruct->MemoryOrM2MDstAddress);\r\n\r\n /*-------------------------- DMAx CPAR Configuration -------------------------\r\n * Configure the peripheral or source base address with parameter :\r\n * - PeriphOrM2MSrcAddress: DMA_CPAR_PA[31:0] bits\r\n */\r\n LL_DMA_SetPeriphAddress(DMAx, Channel, DMA_InitStruct->PeriphOrM2MSrcAddress);\r\n\r\n /*--------------------------- DMAx CNDTR Configuration -----------------------\r\n * Configure the peripheral base address with parameter :\r\n * - NbData: DMA_CNDTR_NDT[15:0] bits\r\n */\r\n LL_DMA_SetDataLength(DMAx, Channel, DMA_InitStruct->NbData);\r\n\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_DMA_InitTypeDef field to default value.\r\n * @param DMA_InitStruct Pointer to a @ref LL_DMA_InitTypeDef structure.\r\n * @retval None\r\n */\r\nvoid LL_DMA_StructInit(LL_DMA_InitTypeDef *DMA_InitStruct)\r\n{\r\n /* Set DMA_InitStruct fields to default values */\r\n DMA_InitStruct->PeriphOrM2MSrcAddress = 0x00000000U;\r\n DMA_InitStruct->MemoryOrM2MDstAddress = 0x00000000U;\r\n DMA_InitStruct->Direction = LL_DMA_DIRECTION_PERIPH_TO_MEMORY;\r\n DMA_InitStruct->Mode = LL_DMA_MODE_NORMAL;\r\n DMA_InitStruct->PeriphOrM2MSrcIncMode = LL_DMA_PERIPH_NOINCREMENT;\r\n DMA_InitStruct->MemoryOrM2MDstIncMode = LL_DMA_MEMORY_NOINCREMENT;\r\n DMA_InitStruct->PeriphOrM2MSrcDataSize = LL_DMA_PDATAALIGN_BYTE;\r\n DMA_InitStruct->MemoryOrM2MDstDataSize = LL_DMA_MDATAALIGN_BYTE;\r\n DMA_InitStruct->NbData = 0x00000000U;\r\n DMA_InitStruct->Priority = LL_DMA_PRIORITY_LOW;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DMA1 || DMA2 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_exti.c\r\n * @author MCD Application Team\r\n * @brief EXTI LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_exti.h\"\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (EXTI)\r\n\r\n/** @defgroup EXTI_LL EXTI\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup EXTI_LL_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_LL_EXTI_LINE_0_31(__VALUE__) (((__VALUE__) & ~LL_EXTI_LINE_ALL_0_31) == 0x00000000U)\r\n#if defined(EXTI_32_63_SUPPORT)\r\n#define IS_LL_EXTI_LINE_32_63(__VALUE__) (((__VALUE__) & ~LL_EXTI_LINE_ALL_32_63) == 0x00000000U)\r\n#endif\r\n\r\n#define IS_LL_EXTI_MODE(__VALUE__) (((__VALUE__) == LL_EXTI_MODE_IT) \\\r\n || ((__VALUE__) == LL_EXTI_MODE_EVENT) \\\r\n || ((__VALUE__) == LL_EXTI_MODE_IT_EVENT))\r\n\r\n\r\n#define IS_LL_EXTI_TRIGGER(__VALUE__) (((__VALUE__) == LL_EXTI_TRIGGER_NONE) \\\r\n || ((__VALUE__) == LL_EXTI_TRIGGER_RISING) \\\r\n || ((__VALUE__) == LL_EXTI_TRIGGER_FALLING) \\\r\n || ((__VALUE__) == LL_EXTI_TRIGGER_RISING_FALLING))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup EXTI_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize the EXTI registers to their default reset values.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: EXTI registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nuint32_t LL_EXTI_DeInit(void)\r\n{\r\n /* Interrupt mask register set to default reset values */\r\n LL_EXTI_WriteReg(IMR, 0x1F800000U);\r\n /* Event mask register set to default reset values */\r\n LL_EXTI_WriteReg(EMR, 0x00000000U);\r\n /* Rising Trigger selection register set to default reset values */\r\n LL_EXTI_WriteReg(RTSR, 0x00000000U);\r\n /* Falling Trigger selection register set to default reset values */\r\n LL_EXTI_WriteReg(FTSR, 0x00000000U);\r\n /* Software interrupt event register set to default reset values */\r\n LL_EXTI_WriteReg(SWIER, 0x00000000U);\r\n /* Pending register clear */\r\n LL_EXTI_WriteReg(PR, 0x007FFFFFU);\r\n\r\n#if defined(EXTI_32_63_SUPPORT)\r\n /* Interrupt mask register 2 set to default reset values */\r\n#if defined(STM32F334x8)\r\n LL_EXTI_WriteReg(IMR2, 0xFFFFFFFEU);\r\n#else\r\n LL_EXTI_WriteReg(IMR2, 0xFFFFFFFCU);\r\n#endif \r\n /* Event mask register 2 set to default reset values */\r\n LL_EXTI_WriteReg(EMR2, 0x00000000U);\r\n /* Rising Trigger selection register 2 set to default reset values */\r\n LL_EXTI_WriteReg(RTSR2, 0x00000000U);\r\n /* Falling Trigger selection register 2 set to default reset values */\r\n LL_EXTI_WriteReg(FTSR2, 0x00000000U);\r\n /* Software interrupt event register 2 set to default reset values */\r\n LL_EXTI_WriteReg(SWIER2, 0x00000000U);\r\n /* Pending register 2 clear */\r\n LL_EXTI_WriteReg(PR2, 0x00000003U);\r\n\r\n#endif\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Initialize the EXTI registers according to the specified parameters in EXTI_InitStruct.\r\n * @param EXTI_InitStruct pointer to a @ref LL_EXTI_InitTypeDef structure.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: EXTI registers are initialized\r\n * - ERROR: not applicable\r\n */\r\nuint32_t LL_EXTI_Init(LL_EXTI_InitTypeDef *EXTI_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n /* Check the parameters */\r\n assert_param(IS_LL_EXTI_LINE_0_31(EXTI_InitStruct->Line_0_31));\r\n#if defined(EXTI_32_63_SUPPORT)\r\n assert_param(IS_LL_EXTI_LINE_32_63(EXTI_InitStruct->Line_32_63));\r\n#endif\r\n assert_param(IS_FUNCTIONAL_STATE(EXTI_InitStruct->LineCommand));\r\n assert_param(IS_LL_EXTI_MODE(EXTI_InitStruct->Mode));\r\n\r\n /* ENABLE LineCommand */\r\n if (EXTI_InitStruct->LineCommand != DISABLE)\r\n {\r\n assert_param(IS_LL_EXTI_TRIGGER(EXTI_InitStruct->Trigger));\r\n\r\n /* Configure EXTI Lines in range from 0 to 31 */\r\n if (EXTI_InitStruct->Line_0_31 != LL_EXTI_LINE_NONE)\r\n {\r\n switch (EXTI_InitStruct->Mode)\r\n {\r\n case LL_EXTI_MODE_IT:\r\n /* First Disable Event on provided Lines */\r\n LL_EXTI_DisableEvent_0_31(EXTI_InitStruct->Line_0_31);\r\n /* Then Enable IT on provided Lines */\r\n LL_EXTI_EnableIT_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n case LL_EXTI_MODE_EVENT:\r\n /* First Disable IT on provided Lines */\r\n LL_EXTI_DisableIT_0_31(EXTI_InitStruct->Line_0_31);\r\n /* Then Enable Event on provided Lines */\r\n LL_EXTI_EnableEvent_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n case LL_EXTI_MODE_IT_EVENT:\r\n /* Directly Enable IT & Event on provided Lines */\r\n LL_EXTI_EnableIT_0_31(EXTI_InitStruct->Line_0_31);\r\n LL_EXTI_EnableEvent_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n default:\r\n status = ERROR;\r\n break;\r\n }\r\n if (EXTI_InitStruct->Trigger != LL_EXTI_TRIGGER_NONE)\r\n {\r\n switch (EXTI_InitStruct->Trigger)\r\n {\r\n case LL_EXTI_TRIGGER_RISING:\r\n /* First Disable Falling Trigger on provided Lines */\r\n LL_EXTI_DisableFallingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n /* Then Enable Rising Trigger on provided Lines */\r\n LL_EXTI_EnableRisingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n case LL_EXTI_TRIGGER_FALLING:\r\n /* First Disable Rising Trigger on provided Lines */\r\n LL_EXTI_DisableRisingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n /* Then Enable Falling Trigger on provided Lines */\r\n LL_EXTI_EnableFallingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n case LL_EXTI_TRIGGER_RISING_FALLING:\r\n LL_EXTI_EnableRisingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n LL_EXTI_EnableFallingTrig_0_31(EXTI_InitStruct->Line_0_31);\r\n break;\r\n default:\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n }\r\n#if defined(EXTI_32_63_SUPPORT)\r\n /* Configure EXTI Lines in range from 32 to 63 */\r\n if (EXTI_InitStruct->Line_32_63 != LL_EXTI_LINE_NONE)\r\n {\r\n switch (EXTI_InitStruct->Mode)\r\n {\r\n case LL_EXTI_MODE_IT:\r\n /* First Disable Event on provided Lines */\r\n LL_EXTI_DisableEvent_32_63(EXTI_InitStruct->Line_32_63);\r\n /* Then Enable IT on provided Lines */\r\n LL_EXTI_EnableIT_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n case LL_EXTI_MODE_EVENT:\r\n /* First Disable IT on provided Lines */\r\n LL_EXTI_DisableIT_32_63(EXTI_InitStruct->Line_32_63);\r\n /* Then Enable Event on provided Lines */\r\n LL_EXTI_EnableEvent_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n case LL_EXTI_MODE_IT_EVENT:\r\n /* Directly Enable IT & Event on provided Lines */\r\n LL_EXTI_EnableIT_32_63(EXTI_InitStruct->Line_32_63);\r\n LL_EXTI_EnableEvent_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n default:\r\n status = ERROR;\r\n break;\r\n }\r\n if (EXTI_InitStruct->Trigger != LL_EXTI_TRIGGER_NONE)\r\n {\r\n switch (EXTI_InitStruct->Trigger)\r\n {\r\n case LL_EXTI_TRIGGER_RISING:\r\n /* First Disable Falling Trigger on provided Lines */\r\n LL_EXTI_DisableFallingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n /* Then Enable IT on provided Lines */\r\n LL_EXTI_EnableRisingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n case LL_EXTI_TRIGGER_FALLING:\r\n /* First Disable Rising Trigger on provided Lines */\r\n LL_EXTI_DisableRisingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n /* Then Enable Falling Trigger on provided Lines */\r\n LL_EXTI_EnableFallingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n case LL_EXTI_TRIGGER_RISING_FALLING:\r\n LL_EXTI_EnableRisingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n LL_EXTI_EnableFallingTrig_32_63(EXTI_InitStruct->Line_32_63);\r\n break;\r\n default:\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n }\r\n#endif\r\n }\r\n /* DISABLE LineCommand */\r\n else\r\n {\r\n /* De-configure EXTI Lines in range from 0 to 31 */\r\n LL_EXTI_DisableIT_0_31(EXTI_InitStruct->Line_0_31);\r\n LL_EXTI_DisableEvent_0_31(EXTI_InitStruct->Line_0_31);\r\n#if defined(EXTI_32_63_SUPPORT)\r\n /* De-configure EXTI Lines in range from 32 to 63 */\r\n LL_EXTI_DisableIT_32_63(EXTI_InitStruct->Line_32_63);\r\n LL_EXTI_DisableEvent_32_63(EXTI_InitStruct->Line_32_63);\r\n#endif\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_EXTI_InitTypeDef field to default value.\r\n * @param EXTI_InitStruct Pointer to a @ref LL_EXTI_InitTypeDef structure.\r\n * @retval None\r\n */\r\nvoid LL_EXTI_StructInit(LL_EXTI_InitTypeDef *EXTI_InitStruct)\r\n{\r\n EXTI_InitStruct->Line_0_31 = LL_EXTI_LINE_NONE;\r\n#if defined(EXTI_32_63_SUPPORT)\r\n EXTI_InitStruct->Line_32_63 = LL_EXTI_LINE_NONE;\r\n#endif\r\n EXTI_InitStruct->LineCommand = DISABLE;\r\n EXTI_InitStruct->Mode = LL_EXTI_MODE_IT;\r\n EXTI_InitStruct->Trigger = LL_EXTI_TRIGGER_FALLING;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined (EXTI) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_gpio.c\r\n * @author MCD Application Team\r\n * @brief GPIO LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_gpio.h\"\r\n#include \"stm32f3xx_ll_bus.h\"\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (GPIOA) || defined (GPIOB) || defined (GPIOC) || defined (GPIOD) || defined (GPIOE) || defined (GPIOF) || defined (GPIOG) || defined (GPIOH)\r\n\r\n/** @addtogroup GPIO_LL\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rules:\r\n * Rule-12.2 - Medium: RHS argument is in interval [0,INF] which is out of\r\n * range of the shift operator in following API :\r\n * LL_GPIO_Init\r\n * LL_GPIO_DeInit\r\n * LL_GPIO_SetPinMode\r\n * LL_GPIO_GetPinMode\r\n * LL_GPIO_SetPinSpeed\r\n * LL_GPIO_GetPinSpeed\r\n * LL_GPIO_SetPinPull\r\n * LL_GPIO_GetPinPull\r\n * LL_GPIO_GetAFPin_0_7\r\n * LL_GPIO_SetAFPin_0_7\r\n * LL_GPIO_SetAFPin_8_15\r\n * LL_GPIO_GetAFPin_8_15\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup GPIO_LL_Private_Macros\r\n * @{\r\n */\r\n#define IS_LL_GPIO_PIN(__VALUE__) (((0x00u) < (__VALUE__)) && ((__VALUE__) <= (LL_GPIO_PIN_ALL)))\r\n\r\n#define IS_LL_GPIO_MODE(__VALUE__) (((__VALUE__) == LL_GPIO_MODE_INPUT) ||\\\r\n ((__VALUE__) == LL_GPIO_MODE_OUTPUT) ||\\\r\n ((__VALUE__) == LL_GPIO_MODE_ALTERNATE) ||\\\r\n ((__VALUE__) == LL_GPIO_MODE_ANALOG))\r\n\r\n#define IS_LL_GPIO_OUTPUT_TYPE(__VALUE__) (((__VALUE__) == LL_GPIO_OUTPUT_PUSHPULL) ||\\\r\n ((__VALUE__) == LL_GPIO_OUTPUT_OPENDRAIN))\r\n\r\n#define IS_LL_GPIO_SPEED(__VALUE__) (((__VALUE__) == LL_GPIO_SPEED_FREQ_LOW) ||\\\r\n ((__VALUE__) == LL_GPIO_SPEED_FREQ_MEDIUM) ||\\\r\n ((__VALUE__) == LL_GPIO_SPEED_FREQ_HIGH))\r\n\r\n#define IS_LL_GPIO_PULL(__VALUE__) (((__VALUE__) == LL_GPIO_PULL_NO) ||\\\r\n ((__VALUE__) == LL_GPIO_PULL_UP) ||\\\r\n ((__VALUE__) == LL_GPIO_PULL_DOWN))\r\n\r\n#define IS_LL_GPIO_ALTERNATE(__VALUE__) (((__VALUE__) == LL_GPIO_AF_0 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_1 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_2 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_3 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_4 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_5 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_6 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_7 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_8 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_9 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_10 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_11 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_12 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_13 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_14 ) ||\\\r\n ((__VALUE__) == LL_GPIO_AF_15 ))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup GPIO_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize GPIO registers (Registers restored to their default values).\r\n * @param GPIOx GPIO Port\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: GPIO registers are de-initialized\r\n * - ERROR: Wrong GPIO Port\r\n */\r\nErrorStatus LL_GPIO_DeInit(GPIO_TypeDef *GPIOx)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n\r\n /* Force and Release reset on clock of GPIOx Port */\r\n if (GPIOx == GPIOA)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOA);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOA);\r\n }\r\n else if (GPIOx == GPIOB)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOB);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOB);\r\n }\r\n else if (GPIOx == GPIOC)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOC);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOC);\r\n }\r\n#if defined(GPIOD)\r\n else if (GPIOx == GPIOD)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOD);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOD);\r\n }\r\n#endif /* GPIOD */\r\n#if defined(GPIOE)\r\n else if (GPIOx == GPIOE)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOE);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOE);\r\n }\r\n#endif /* GPIOE */\r\n#if defined(GPIOF)\r\n else if (GPIOx == GPIOF)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOF);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOF);\r\n }\r\n#endif /* GPIOF */\r\n#if defined(GPIOG)\r\n else if (GPIOx == GPIOG)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOG);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOG);\r\n }\r\n#endif /* GPIOG */\r\n#if defined(GPIOH)\r\n else if (GPIOx == GPIOH)\r\n {\r\n LL_AHB1_GRP1_ForceReset(LL_AHB1_GRP1_PERIPH_GPIOH);\r\n LL_AHB1_GRP1_ReleaseReset(LL_AHB1_GRP1_PERIPH_GPIOH);\r\n }\r\n#endif /* GPIOH */\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n\r\n return (status);\r\n}\r\n\r\n/**\r\n * @brief Initialize GPIO registers according to the specified parameters in GPIO_InitStruct.\r\n * @param GPIOx GPIO Port\r\n * @param GPIO_InitStruct pointer to a @ref LL_GPIO_InitTypeDef structure\r\n * that contains the configuration information for the specified GPIO peripheral.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: GPIO registers are initialized according to GPIO_InitStruct content\r\n * - ERROR: Not applicable\r\n */\r\nErrorStatus LL_GPIO_Init(GPIO_TypeDef *GPIOx, LL_GPIO_InitTypeDef *GPIO_InitStruct)\r\n{\r\n uint32_t pinpos;\r\n uint32_t currentpin;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_LL_GPIO_PIN(GPIO_InitStruct->Pin));\r\n assert_param(IS_LL_GPIO_MODE(GPIO_InitStruct->Mode));\r\n assert_param(IS_LL_GPIO_PULL(GPIO_InitStruct->Pull));\r\n\r\n /* ------------------------- Configure the port pins ---------------- */\r\n /* Initialize pinpos on first pin set */\r\n pinpos = POSITION_VAL(GPIO_InitStruct->Pin);\r\n\r\n /* Configure the port pins */\r\n while (((GPIO_InitStruct->Pin) >> pinpos) != 0x00u)\r\n {\r\n /* Get current io position */\r\n currentpin = (GPIO_InitStruct->Pin) & (0x00000001uL << pinpos);\r\n\r\n if (currentpin != 0x00u)\r\n {\r\n /* Pin Mode configuration */\r\n LL_GPIO_SetPinMode(GPIOx, currentpin, GPIO_InitStruct->Mode);\r\n\r\n if ((GPIO_InitStruct->Mode == LL_GPIO_MODE_OUTPUT) || (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE))\r\n {\r\n /* Check Speed mode parameters */\r\n assert_param(IS_LL_GPIO_SPEED(GPIO_InitStruct->Speed));\r\n\r\n /* Speed mode configuration */\r\n LL_GPIO_SetPinSpeed(GPIOx, currentpin, GPIO_InitStruct->Speed);\r\n }\r\n\r\n /* Pull-up Pull down resistor configuration*/\r\n LL_GPIO_SetPinPull(GPIOx, currentpin, GPIO_InitStruct->Pull);\r\n\r\n if (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE)\r\n {\r\n /* Check Alternate parameter */\r\n assert_param(IS_LL_GPIO_ALTERNATE(GPIO_InitStruct->Alternate));\r\n\r\n /* Speed mode configuration */\r\n if (POSITION_VAL(currentpin) < 0x00000008U)\r\n {\r\n LL_GPIO_SetAFPin_0_7(GPIOx, currentpin, GPIO_InitStruct->Alternate);\r\n }\r\n else\r\n {\r\n LL_GPIO_SetAFPin_8_15(GPIOx, currentpin, GPIO_InitStruct->Alternate);\r\n }\r\n }\r\n }\r\n pinpos++;\r\n }\r\n\r\n if ((GPIO_InitStruct->Mode == LL_GPIO_MODE_OUTPUT) || (GPIO_InitStruct->Mode == LL_GPIO_MODE_ALTERNATE))\r\n {\r\n /* Check Output mode parameters */\r\n assert_param(IS_LL_GPIO_OUTPUT_TYPE(GPIO_InitStruct->OutputType));\r\n\r\n /* Output mode configuration*/\r\n LL_GPIO_SetPinOutputType(GPIOx, GPIO_InitStruct->Pin, GPIO_InitStruct->OutputType);\r\n\r\n }\r\n return (SUCCESS);\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_GPIO_InitTypeDef field to default value.\r\n * @param GPIO_InitStruct pointer to a @ref LL_GPIO_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\n\r\nvoid LL_GPIO_StructInit(LL_GPIO_InitTypeDef *GPIO_InitStruct)\r\n{\r\n /* Reset GPIO init structure parameters values */\r\n GPIO_InitStruct->Pin = LL_GPIO_PIN_ALL;\r\n GPIO_InitStruct->Mode = LL_GPIO_MODE_ANALOG;\r\n GPIO_InitStruct->Speed = LL_GPIO_SPEED_FREQ_LOW;\r\n GPIO_InitStruct->OutputType = LL_GPIO_OUTPUT_PUSHPULL;\r\n GPIO_InitStruct->Pull = LL_GPIO_PULL_NO;\r\n GPIO_InitStruct->Alternate = LL_GPIO_AF_0;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined (GPIOA) || defined (GPIOB) || defined (GPIOC) || defined (GPIOD) || defined (GPIOE) || defined (GPIOF) || defined (GPIOG) || defined (GPIOH) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_rcc.c\r\n * @author MCD Application Team\r\n * @brief RCC LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_rcc.h\"\r\n#ifdef USE_FULL_ASSERT\r\n #include \"stm32_assert.h\"\r\n#else\r\n #define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined(RCC)\r\n\r\n/** @defgroup RCC_LL RCC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @addtogroup RCC_LL_Private_Variables\r\n * @{\r\n */\r\n#if defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\nconst uint16_t aADCPrescTable[16] = {1U, 2U, 4U, 6U, 8U, 10U, 12U, 16U, 32U, 64U, 128U, 256U, 256U, 256U, 256U, 256U};\r\n#endif /* RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRE12 || RCC_CFGR2_ADCPRE34 */\r\n#if defined(RCC_CFGR_SDPRE)\r\nconst uint8_t aSDADCPrescTable[16] = {2U, 4U, 6U, 8U, 10U, 12U, 14U, 16U, 20U, 24U, 28U, 32U, 36U, 40U, 44U, 48U};\r\n#endif /* RCC_CFGR_SDPRE */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCC_LL_Private_Macros\r\n * @{\r\n */\r\n#if defined(RCC_CFGR3_USART2SW) && defined(RCC_CFGR3_USART3SW)\r\n#define IS_LL_RCC_USART_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_USART1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_USART2_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_USART3_CLKSOURCE))\r\n#elif defined(RCC_CFGR3_USART2SW) && !defined(RCC_CFGR3_USART3SW)\r\n#define IS_LL_RCC_USART_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_USART1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_USART2_CLKSOURCE))\r\n#elif defined(RCC_CFGR3_USART3SW) && !defined(RCC_CFGR3_USART2SW)\r\n#define IS_LL_RCC_USART_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_USART1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_USART3_CLKSOURCE))\r\n#else\r\n#define IS_LL_RCC_USART_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_USART1_CLKSOURCE))\r\n#endif /* RCC_CFGR3_USART2SW && RCC_CFGR3_USART3SW */\r\n\r\n#if defined(UART4) && defined(UART5)\r\n#define IS_LL_RCC_UART_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_UART4_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_UART5_CLKSOURCE))\r\n#elif defined(UART4)\r\n#define IS_LL_RCC_UART_INSTANCE(__VALUE__) ((__VALUE__) == LL_RCC_UART4_CLKSOURCE)\r\n#elif defined(UART5)\r\n#define IS_LL_RCC_UART_INSTANCE(__VALUE__) ((__VALUE__) == LL_RCC_UART5_CLKSOURCE)\r\n#endif /* UART4 && UART5*/\r\n\r\n#if defined(RCC_CFGR3_I2C2SW) && defined(RCC_CFGR3_I2C3SW)\r\n#define IS_LL_RCC_I2C_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_I2C1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_I2C2_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_I2C3_CLKSOURCE))\r\n\r\n#elif defined(RCC_CFGR3_I2C2SW) && !defined(RCC_CFGR3_I2C3SW)\r\n#define IS_LL_RCC_I2C_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_I2C1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_I2C2_CLKSOURCE))\r\n\r\n#elif defined(RCC_CFGR3_I2C3SW) && !defined(RCC_CFGR3_I2C2SW)\r\n#define IS_LL_RCC_I2C_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_I2C1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_I2C3_CLKSOURCE))\r\n\r\n#else\r\n#define IS_LL_RCC_I2C_CLKSOURCE(__VALUE__) ((__VALUE__) == LL_RCC_I2C1_CLKSOURCE)\r\n#endif /* RCC_CFGR3_I2C2SW && RCC_CFGR3_I2C3SW */\r\n\r\n#define IS_LL_RCC_I2S_CLKSOURCE(__VALUE__) ((__VALUE__) == LL_RCC_I2S_CLKSOURCE)\r\n\r\n#if defined(USB)\r\n#define IS_LL_RCC_USB_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_USB_CLKSOURCE))\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n#define IS_LL_RCC_ADC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_ADC_CLKSOURCE))\r\n#else\r\n#if defined(RCC_CFGR2_ADC1PRES)\r\n#define IS_LL_RCC_ADC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_ADC1_CLKSOURCE))\r\n#elif defined(RCC_CFGR2_ADCPRE12) && defined(RCC_CFGR2_ADCPRE34)\r\n#define IS_LL_RCC_ADC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_ADC12_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_ADC34_CLKSOURCE))\r\n#else /* RCC_CFGR2_ADCPRE12 */\r\n#define IS_LL_RCC_ADC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_ADC12_CLKSOURCE))\r\n#endif /* RCC_CFGR2_ADC1PRES */\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n#define IS_LL_RCC_SDADC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_SDADC_CLKSOURCE))\r\n#endif /* RCC_CFGR_SDPRE */\r\n\r\n#if defined(CEC)\r\n#define IS_LL_RCC_CEC_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_CEC_CLKSOURCE))\r\n#endif /* CEC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n#if defined(RCC_CFGR3_TIM8SW) && defined(RCC_CFGR3_TIM15SW) && defined(RCC_CFGR3_TIM16SW) \\\r\n && defined(RCC_CFGR3_TIM17SW) && defined(RCC_CFGR3_TIM20SW) && defined(RCC_CFGR3_TIM2SW) \\\r\n && defined(RCC_CFGR3_TIM34SW)\r\n\r\n#define IS_LL_RCC_TIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_TIM1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM2_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM8_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM15_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM16_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM17_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM20_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM34_CLKSOURCE))\r\n\r\n#elif !defined(RCC_CFGR3_TIM8SW) && defined(RCC_CFGR3_TIM15SW) && defined(RCC_CFGR3_TIM16SW) \\\r\n && defined(RCC_CFGR3_TIM17SW) && !defined(RCC_CFGR3_TIM20SW) && defined(RCC_CFGR3_TIM2SW) \\\r\n && defined(RCC_CFGR3_TIM34SW)\r\n\r\n#define IS_LL_RCC_TIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_TIM1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM2_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM15_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM16_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM17_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM34_CLKSOURCE))\r\n\r\n#elif defined(RCC_CFGR3_TIM8SW) && !defined(RCC_CFGR3_TIM15SW) && !defined(RCC_CFGR3_TIM16SW) \\\r\n && !defined(RCC_CFGR3_TIM17SW) && !defined(RCC_CFGR3_TIM20SW) && !defined(RCC_CFGR3_TIM2SW) \\\r\n && !defined(RCC_CFGR3_TIM34SW)\r\n\r\n#define IS_LL_RCC_TIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_TIM1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM8_CLKSOURCE))\r\n\r\n#elif !defined(RCC_CFGR3_TIM8SW) && defined(RCC_CFGR3_TIM15SW) && defined(RCC_CFGR3_TIM16SW) \\\r\n && defined(RCC_CFGR3_TIM17SW) && !defined(RCC_CFGR3_TIM20SW) && !defined(RCC_CFGR3_TIM2SW) \\\r\n && !defined(RCC_CFGR3_TIM34SW)\r\n\r\n#define IS_LL_RCC_TIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_TIM1_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM15_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM16_CLKSOURCE) \\\r\n || ((__VALUE__) == LL_RCC_TIM17_CLKSOURCE))\r\n\r\n#elif !defined(RCC_CFGR3_TIM8SW) && !defined(RCC_CFGR3_TIM15SW) && !defined(RCC_CFGR3_TIM16SW) \\\r\n && !defined(RCC_CFGR3_TIM17SW) && !defined(RCC_CFGR3_TIM20SW) && !defined(RCC_CFGR3_TIM2SW) \\\r\n && !defined(RCC_CFGR3_TIM34SW)\r\n\r\n#define IS_LL_RCC_TIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_TIM1_CLKSOURCE))\r\n\r\n#else\r\n#error \"Miss macro\"\r\n#endif /* RCC_CFGR3_TIMxSW */\r\n#endif /* RCC_CFGR3_TIMSW */\r\n\r\n#if defined(HRTIM1)\r\n#define IS_LL_RCC_HRTIM_CLKSOURCE(__VALUE__) (((__VALUE__) == LL_RCC_HRTIM1_CLKSOURCE))\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCC_LL_Private_Functions RCC Private functions\r\n * @{\r\n */\r\nuint32_t RCC_GetSystemClockFreq(void);\r\nuint32_t RCC_GetHCLKClockFreq(uint32_t SYSCLK_Frequency);\r\nuint32_t RCC_GetPCLK1ClockFreq(uint32_t HCLK_Frequency);\r\nuint32_t RCC_GetPCLK2ClockFreq(uint32_t HCLK_Frequency);\r\nuint32_t RCC_PLL_GetFreqDomain_SYS(void);\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCC_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Reset the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE and PLL OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS, MCO OFF\r\n * - All interrupts disabled\r\n * @note This function doesn't modify the configuration of the\r\n * - Peripheral clocks\r\n * - LSI, LSE and RTC clocks\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RCC registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_RCC_DeInit(void)\r\n{\r\n __IO uint32_t vl_mask;\r\n\r\n /* Set HSION bit */\r\n LL_RCC_HSI_Enable();\r\n\r\n /* Wait for HSI READY bit */\r\n while(LL_RCC_HSI_IsReady() != 1U)\r\n {}\r\n\r\n /* Set HSITRIM bits to the reset value*/\r\n LL_RCC_HSI_SetCalibTrimming(0x10U);\r\n\r\n /* Reset SW, HPRE, PPRE and MCOSEL bits */\r\n vl_mask = 0xFFFFFFFFU;\r\n CLEAR_BIT(vl_mask, (RCC_CFGR_SW | RCC_CFGR_HPRE | RCC_CFGR_PPRE1 |\\\r\n RCC_CFGR_PPRE2 | RCC_CFGR_MCOSEL));\r\n \r\n /* Write new value in CFGR register */\r\n LL_RCC_WriteReg(CFGR, vl_mask);\r\n\r\n /* Wait till system clock source is ready */\r\n while(LL_RCC_GetSysClkSource() != LL_RCC_SYS_CLKSOURCE_STATUS_HSI)\r\n {}\r\n\r\n /* Read CR register */\r\n vl_mask = LL_RCC_ReadReg(CR);\r\n \r\n /* Reset HSEON, CSSON, PLLON bits */\r\n CLEAR_BIT(vl_mask, (RCC_CR_PLLON | RCC_CR_CSSON | RCC_CR_HSEON));\r\n \r\n /* Write new value in CR register */\r\n LL_RCC_WriteReg(CR, vl_mask);\r\n\r\n /* Wait for PLL READY bit to be reset */\r\n while(LL_RCC_PLL_IsReady() != 0U)\r\n {}\r\n\r\n /* Reset HSEBYP bit */\r\n LL_RCC_HSE_DisableBypass();\r\n\r\n /* Reset CFGR register */\r\n LL_RCC_WriteReg(CFGR, 0x00000000U);\r\n\r\n /* Reset CFGR2 register */\r\n LL_RCC_WriteReg(CFGR2, 0x00000000U);\r\n\r\n /* Reset CFGR3 register */\r\n LL_RCC_WriteReg(CFGR3, 0x00000000U);\r\n\r\n /* Clear pending flags */\r\n vl_mask = (LL_RCC_CIR_LSIRDYC | LL_RCC_CIR_LSERDYC | LL_RCC_CIR_HSIRDYC |\\\r\n LL_RCC_CIR_HSERDYC | LL_RCC_CIR_PLLRDYC | LL_RCC_CIR_CSSC);\r\n\r\n /* Write new value in CIR register */\r\n LL_RCC_WriteReg(CIR, vl_mask);\r\n\r\n /* Disable all interrupts */\r\n LL_RCC_WriteReg(CIR, 0x00000000U);\r\n\r\n /* Clear reset flags */\r\n LL_RCC_ClearResetFlags();\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_LL_EF_Get_Freq\r\n * @brief Return the frequencies of different on chip clocks; System, AHB, APB1 and APB2 buses clocks\r\n * and different peripheral clocks available on the device.\r\n * @note If SYSCLK source is HSI, function returns values based on HSI_VALUE(**)\r\n * @note If SYSCLK source is HSE, function returns values based on HSE_VALUE(***)\r\n * @note If SYSCLK source is PLL, function returns values based on \r\n * HSI_VALUE(**) or HSE_VALUE(***) multiplied/divided by the PLL factors.\r\n * @note (**) HSI_VALUE is a defined constant but the real value may vary \r\n * depending on the variations in voltage and temperature.\r\n * @note (***) HSE_VALUE is a defined constant, user has to ensure that\r\n * HSE_VALUE is same as the real frequency of the crystal used.\r\n * Otherwise, this function may have wrong result.\r\n * @note The result of this function could be incorrect when using fractional\r\n * value for HSE crystal.\r\n * @note This function can be used by the user application to compute the\r\n * baud-rate for the communication peripherals or configure other parameters.\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the frequencies of different on chip clocks; System, AHB, APB1 and APB2 buses clocks\r\n * @note Each time SYSCLK, HCLK, PCLK1 and/or PCLK2 clock changes, this function\r\n * must be called to update structure fields. Otherwise, any\r\n * configuration based on this function will be incorrect.\r\n * @param RCC_Clocks pointer to a @ref LL_RCC_ClocksTypeDef structure which will hold the clocks frequencies\r\n * @retval None\r\n */\r\nvoid LL_RCC_GetSystemClocksFreq(LL_RCC_ClocksTypeDef *RCC_Clocks)\r\n{\r\n /* Get SYSCLK frequency */\r\n RCC_Clocks->SYSCLK_Frequency = RCC_GetSystemClockFreq();\r\n\r\n /* HCLK clock frequency */\r\n RCC_Clocks->HCLK_Frequency = RCC_GetHCLKClockFreq(RCC_Clocks->SYSCLK_Frequency);\r\n\r\n /* PCLK1 clock frequency */\r\n RCC_Clocks->PCLK1_Frequency = RCC_GetPCLK1ClockFreq(RCC_Clocks->HCLK_Frequency);\r\n\r\n /* PCLK2 clock frequency */\r\n RCC_Clocks->PCLK2_Frequency = RCC_GetPCLK2ClockFreq(RCC_Clocks->HCLK_Frequency);\r\n}\r\n\r\n/**\r\n * @brief Return USARTx clock frequency\r\n * @param USARTxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USART1_CLKSOURCE\r\n * @arg @ref LL_RCC_USART2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_USART3_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices.\r\n * @retval USART clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NO indicates that oscillator (HSI or LSE) is not ready\r\n */\r\nuint32_t LL_RCC_GetUSARTClockFreq(uint32_t USARTxSource)\r\n{\r\n uint32_t usart_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_USART_CLKSOURCE(USARTxSource));\r\n#if defined(RCC_CFGR3_USART1SW)\r\n if (USARTxSource == LL_RCC_USART1_CLKSOURCE)\r\n {\r\n /* USART1CLK clock frequency */\r\n switch (LL_RCC_GetUSARTClockSource(USARTxSource))\r\n {\r\n case LL_RCC_USART1_CLKSOURCE_SYSCLK: /* USART1 Clock is System Clock */\r\n usart_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_USART1_CLKSOURCE_HSI: /* USART1 Clock is HSI Osc. */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n usart_frequency = HSI_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_USART1_CLKSOURCE_LSE: /* USART1 Clock is LSE Osc. */\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n usart_frequency = LSE_VALUE;\r\n }\r\n break;\r\n\r\n#if defined(RCC_CFGR3_USART1SW_PCLK1)\r\n case LL_RCC_USART1_CLKSOURCE_PCLK1: /* USART1 Clock is PCLK1 */\r\n default:\r\n usart_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n#else\r\n case LL_RCC_USART1_CLKSOURCE_PCLK2: /* USART1 Clock is PCLK2 */\r\n default:\r\n usart_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n#endif /* RCC_CFGR3_USART1SW_PCLK1 */\r\n break;\r\n }\r\n }\r\n#endif /* RCC_CFGR3_USART1SW */\r\n\r\n#if defined(RCC_CFGR3_USART2SW)\r\n if (USARTxSource == LL_RCC_USART2_CLKSOURCE)\r\n {\r\n /* USART2CLK clock frequency */\r\n switch (LL_RCC_GetUSARTClockSource(USARTxSource))\r\n {\r\n case LL_RCC_USART2_CLKSOURCE_SYSCLK: /* USART2 Clock is System Clock */\r\n usart_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_USART2_CLKSOURCE_HSI: /* USART2 Clock is HSI Osc. */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n usart_frequency = HSI_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_USART2_CLKSOURCE_LSE: /* USART2 Clock is LSE Osc. */\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n usart_frequency = LSE_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_USART2_CLKSOURCE_PCLK1: /* USART2 Clock is PCLK1 */\r\n default:\r\n usart_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n break;\r\n }\r\n }\r\n#endif /* RCC_CFGR3_USART2SW */\r\n\r\n#if defined(RCC_CFGR3_USART3SW)\r\n if (USARTxSource == LL_RCC_USART3_CLKSOURCE)\r\n {\r\n /* USART3CLK clock frequency */\r\n switch (LL_RCC_GetUSARTClockSource(USARTxSource))\r\n {\r\n case LL_RCC_USART3_CLKSOURCE_SYSCLK: /* USART3 Clock is System Clock */\r\n usart_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_USART3_CLKSOURCE_HSI: /* USART3 Clock is HSI Osc. */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n usart_frequency = HSI_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_USART3_CLKSOURCE_LSE: /* USART3 Clock is LSE Osc. */\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n usart_frequency = LSE_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_USART3_CLKSOURCE_PCLK1: /* USART3 Clock is PCLK1 */\r\n default:\r\n usart_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n break;\r\n }\r\n }\r\n\r\n#endif /* RCC_CFGR3_USART3SW */\r\n return usart_frequency;\r\n}\r\n\r\n#if defined(UART4) || defined(UART5)\r\n/**\r\n * @brief Return UARTx clock frequency\r\n * @param UARTxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_UART4_CLKSOURCE\r\n * @arg @ref LL_RCC_UART5_CLKSOURCE\r\n * @retval UART clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NO indicates that oscillator (HSI or LSE) is not ready\r\n */\r\nuint32_t LL_RCC_GetUARTClockFreq(uint32_t UARTxSource)\r\n{\r\n uint32_t uart_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_UART_CLKSOURCE(UARTxSource));\r\n\r\n#if defined(UART4)\r\n if (UARTxSource == LL_RCC_UART4_CLKSOURCE)\r\n {\r\n /* UART4CLK clock frequency */\r\n switch (LL_RCC_GetUARTClockSource(UARTxSource))\r\n {\r\n case LL_RCC_UART4_CLKSOURCE_SYSCLK: /* UART4 Clock is System Clock */\r\n uart_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_UART4_CLKSOURCE_HSI: /* UART4 Clock is HSI Osc. */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n uart_frequency = HSI_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_UART4_CLKSOURCE_LSE: /* UART4 Clock is LSE Osc. */\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n uart_frequency = LSE_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_UART4_CLKSOURCE_PCLK1: /* UART4 Clock is PCLK1 */\r\n default:\r\n uart_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n break;\r\n }\r\n }\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n if (UARTxSource == LL_RCC_UART5_CLKSOURCE)\r\n {\r\n /* UART5CLK clock frequency */\r\n switch (LL_RCC_GetUARTClockSource(UARTxSource))\r\n {\r\n case LL_RCC_UART5_CLKSOURCE_SYSCLK: /* UART5 Clock is System Clock */\r\n uart_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_UART5_CLKSOURCE_HSI: /* UART5 Clock is HSI Osc. */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n uart_frequency = HSI_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_UART5_CLKSOURCE_LSE: /* UART5 Clock is LSE Osc. */\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n uart_frequency = LSE_VALUE;\r\n }\r\n break;\r\n\r\n case LL_RCC_UART5_CLKSOURCE_PCLK1: /* UART5 Clock is PCLK1 */\r\n default:\r\n uart_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n break;\r\n }\r\n }\r\n#endif /* UART5 */\r\n\r\n return uart_frequency;\r\n}\r\n#endif /* UART4 || UART5 */\r\n\r\n/**\r\n * @brief Return I2Cx clock frequency\r\n * @param I2CxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2C1_CLKSOURCE\r\n * @arg @ref LL_RCC_I2C2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_I2C3_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices\r\n * @retval I2C clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NO indicates that HSI oscillator is not ready\r\n */\r\nuint32_t LL_RCC_GetI2CClockFreq(uint32_t I2CxSource)\r\n{\r\n uint32_t i2c_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_I2C_CLKSOURCE(I2CxSource));\r\n\r\n /* I2C1 CLK clock frequency */\r\n if (I2CxSource == LL_RCC_I2C1_CLKSOURCE)\r\n {\r\n switch (LL_RCC_GetI2CClockSource(I2CxSource))\r\n {\r\n case LL_RCC_I2C1_CLKSOURCE_SYSCLK: /* I2C1 Clock is System Clock */\r\n i2c_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_I2C1_CLKSOURCE_HSI: /* I2C1 Clock is HSI Osc. */\r\n default:\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n i2c_frequency = HSI_VALUE;\r\n }\r\n break;\r\n }\r\n }\r\n\r\n#if defined(RCC_CFGR3_I2C2SW)\r\n /* I2C2 CLK clock frequency */\r\n if (I2CxSource == LL_RCC_I2C2_CLKSOURCE)\r\n {\r\n switch (LL_RCC_GetI2CClockSource(I2CxSource))\r\n {\r\n case LL_RCC_I2C2_CLKSOURCE_SYSCLK: /* I2C2 Clock is System Clock */\r\n i2c_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\t\r\n case LL_RCC_I2C2_CLKSOURCE_HSI: /* I2C2 Clock is HSI Osc. */\r\n default:\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n i2c_frequency = HSI_VALUE;\r\n }\r\n break;\r\n }\r\n }\r\n#endif /*RCC_CFGR3_I2C2SW*/\r\n\r\n#if defined(RCC_CFGR3_I2C3SW)\r\n /* I2C3 CLK clock frequency */\r\n if (I2CxSource == LL_RCC_I2C3_CLKSOURCE)\r\n {\r\n switch (LL_RCC_GetI2CClockSource(I2CxSource))\r\n {\r\n case LL_RCC_I2C3_CLKSOURCE_SYSCLK: /* I2C3 Clock is System Clock */\r\n i2c_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_I2C3_CLKSOURCE_HSI: /* I2C3 Clock is HSI Osc. */\r\n default:\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n i2c_frequency = HSI_VALUE;\r\n }\r\n break;\r\n }\r\n }\r\n#endif /*RCC_CFGR3_I2C3SW*/\r\n\r\n return i2c_frequency;\r\n}\r\n\r\n#if defined(RCC_CFGR_I2SSRC)\r\n/**\r\n * @brief Return I2Sx clock frequency\r\n * @param I2SxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_I2S_CLKSOURCE\r\n * @retval I2S clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NA indicates that external clock is used */\r\nuint32_t LL_RCC_GetI2SClockFreq(uint32_t I2SxSource)\r\n{\r\n uint32_t i2s_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_I2S_CLKSOURCE(I2SxSource));\r\n\r\n /* I2S1CLK clock frequency */\r\n switch (LL_RCC_GetI2SClockSource(I2SxSource))\r\n {\r\n case LL_RCC_I2S_CLKSOURCE_SYSCLK: /*!< System clock selected as I2S clock source */\r\n i2s_frequency = RCC_GetSystemClockFreq();\r\n break;\r\n\r\n case LL_RCC_I2S_CLKSOURCE_PIN: /*!< External clock selected as I2S clock source */\r\n default:\r\n i2s_frequency = LL_RCC_PERIPH_FREQUENCY_NA;\r\n break;\r\n }\r\n\r\n return i2s_frequency;\r\n}\r\n#endif /* RCC_CFGR_I2SSRC */\r\n#if defined(USB)\r\n/**\r\n * @brief Return USBx clock frequency\r\n * @param USBxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_USB_CLKSOURCE\r\n * @retval USB clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NO indicates that oscillator (HSI48) or PLL is not ready\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NA indicates that no clock source selected\r\n */\r\nuint32_t LL_RCC_GetUSBClockFreq(uint32_t USBxSource)\r\n{\r\n uint32_t usb_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_USB_CLKSOURCE(USBxSource));\r\n\r\n /* USBCLK clock frequency */\r\n switch (LL_RCC_GetUSBClockSource(USBxSource))\r\n {\r\n case LL_RCC_USB_CLKSOURCE_PLL: /* PLL clock used as USB clock source */\r\n if (LL_RCC_PLL_IsReady())\r\n {\r\n usb_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n break;\r\n\r\n case LL_RCC_USB_CLKSOURCE_PLL_DIV_1_5: /* PLL clock used as USB clock source */\r\n default:\r\n if (LL_RCC_PLL_IsReady())\r\n {\r\n usb_frequency = (RCC_PLL_GetFreqDomain_SYS() * 3U) / 2U;\r\n }\r\n break;\r\n }\r\n\r\n return usb_frequency;\r\n}\r\n#endif /* USB */\r\n\r\n#if defined(RCC_CFGR_ADCPRE) || defined(RCC_CFGR2_ADC1PRES) || defined(RCC_CFGR2_ADCPRE12) || defined(RCC_CFGR2_ADCPRE34)\r\n/**\r\n * @brief Return ADCx clock frequency\r\n * @param ADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_ADC_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_ADC1_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_ADC12_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_ADC34_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices\r\n * @retval ADC clock frequency (in Hz)\r\n */\r\nuint32_t LL_RCC_GetADCClockFreq(uint32_t ADCxSource)\r\n{\r\n uint32_t adc_prescaler = 0U;\r\n uint32_t adc_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_ADC_CLKSOURCE(ADCxSource));\r\n\r\n /* Get ADC prescaler */\r\n adc_prescaler = LL_RCC_GetADCClockSource(ADCxSource);\r\n\r\n#if defined(RCC_CFGR_ADCPRE)\r\n /* ADC frequency = PCLK2 frequency / ADC prescaler (2, 4, 6 or 8) */\r\n adc_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()))\r\n / (((adc_prescaler >> POSITION_VAL(ADCxSource)) + 1U) * 2U);\r\n#else\r\n if ((adc_prescaler & 0x0000FFFFU) == ((uint32_t)0x00000000U))\r\n {\r\n /* ADC frequency = HCLK frequency */\r\n adc_frequency = RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq());\r\n }\r\n else\r\n {\r\n /* ADC frequency = PCLK2 frequency / ADC prescaler (from 1 to 256) */\r\n adc_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()))\r\n / (aADCPrescTable[((adc_prescaler & 0x0000FFFFU) >> POSITION_VAL(ADCxSource)) & 0xFU]);\r\n }\r\n#endif /* RCC_CFGR_ADCPRE */\r\n\r\n return adc_frequency;\r\n}\r\n#endif /*RCC_CFGR_ADCPRE || RCC_CFGR2_ADC1PRES || RCC_CFGR2_ADCPRE12 || RCC_CFGR2_ADCPRE34 */\r\n\r\n#if defined(RCC_CFGR_SDPRE)\r\n/**\r\n * @brief Return SDADCx clock frequency\r\n * @param SDADCxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_SDADC_CLKSOURCE\r\n * @retval SDADC clock frequency (in Hz)\r\n */\r\nuint32_t LL_RCC_GetSDADCClockFreq(uint32_t SDADCxSource)\r\n{\r\n uint32_t sdadc_prescaler = 0U;\r\n uint32_t sdadc_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_SDADC_CLKSOURCE(SDADCxSource));\r\n\r\n /* Get SDADC prescaler */\r\n sdadc_prescaler = LL_RCC_GetSDADCClockSource(SDADCxSource);\r\n\r\n /* SDADC frequency = SYSTEM frequency / SDADC prescaler (from 2 to 48) */\r\n sdadc_frequency = RCC_GetSystemClockFreq()\r\n / (aSDADCPrescTable[(sdadc_prescaler >> POSITION_VAL(SDADCxSource)) & 0xFU]);\r\n\r\n return sdadc_frequency;\r\n}\r\n#endif /*RCC_CFGR_SDPRE */\r\n\r\n#if defined(CEC)\r\n/**\r\n * @brief Return CECx clock frequency\r\n * @param CECxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_CEC_CLKSOURCE\r\n * @retval CEC clock frequency (in Hz)\r\n * @arg @ref LL_RCC_PERIPH_FREQUENCY_NO indicates that oscillators (HSI or LSE) are not ready\r\n */\r\nuint32_t LL_RCC_GetCECClockFreq(uint32_t CECxSource)\r\n{\r\n uint32_t cec_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_CEC_CLKSOURCE(CECxSource));\r\n\r\n /* CECCLK clock frequency */\r\n switch (LL_RCC_GetCECClockSource(CECxSource))\r\n {\r\n case LL_RCC_CEC_CLKSOURCE_HSI_DIV244: /* HSI / 244 clock used as CEC clock source */\r\n if (LL_RCC_HSI_IsReady())\r\n {\r\n cec_frequency = HSI_VALUE / 244U;\r\n }\r\n break;\r\n\r\n case LL_RCC_CEC_CLKSOURCE_LSE: /* LSE clock used as CEC clock source */\r\n default:\r\n if (LL_RCC_LSE_IsReady())\r\n {\r\n cec_frequency = LSE_VALUE;\r\n }\r\n break;\r\n }\r\n\r\n return cec_frequency;\r\n}\r\n#endif /* CEC */\r\n\r\n#if defined(RCC_CFGR3_TIMSW)\r\n/**\r\n * @brief Return TIMx clock frequency\r\n * @param TIMxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_TIM1_CLKSOURCE\r\n * @arg @ref LL_RCC_TIM8_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM15_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM16_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM17_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM20_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM2_CLKSOURCE (*)\r\n * @arg @ref LL_RCC_TIM34_CLKSOURCE (*)\r\n *\r\n * (*) value not defined in all devices\r\n * @retval TIM clock frequency (in Hz)\r\n */\r\nuint32_t LL_RCC_GetTIMClockFreq(uint32_t TIMxSource)\r\n{\r\n uint32_t tim_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_TIM_CLKSOURCE(TIMxSource));\r\n\r\n if (TIMxSource == LL_RCC_TIM1_CLKSOURCE)\r\n {\r\n /* TIM1CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM1_CLKSOURCE) == LL_RCC_TIM1_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM1 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM1_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM1 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n\r\n#if defined(RCC_CFGR3_TIM8SW)\r\n if (TIMxSource == LL_RCC_TIM8_CLKSOURCE)\r\n {\r\n /* TIM8CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM8_CLKSOURCE) == LL_RCC_TIM8_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM8 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM8_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM8 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM8SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM15SW)\r\n if (TIMxSource == LL_RCC_TIM15_CLKSOURCE)\r\n {\r\n /* TIM15CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM15_CLKSOURCE) == LL_RCC_TIM15_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM15 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM15_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM15 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM15SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM16SW)\r\n if (TIMxSource == LL_RCC_TIM16_CLKSOURCE)\r\n {\r\n /* TIM16CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM16_CLKSOURCE) == LL_RCC_TIM16_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM16 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM16_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM16 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM16SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM17SW)\r\n if (TIMxSource == LL_RCC_TIM17_CLKSOURCE)\r\n {\r\n /* TIM17CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM17_CLKSOURCE) == LL_RCC_TIM17_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM17 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM17_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM17 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM17SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM20SW)\r\n if (TIMxSource == LL_RCC_TIM20_CLKSOURCE)\r\n {\r\n /* TIM20CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM20_CLKSOURCE) == LL_RCC_TIM20_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as TIM20 clock source */\r\n tim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM20_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM20 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM20SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM2SW)\r\n if (TIMxSource == LL_RCC_TIM2_CLKSOURCE)\r\n {\r\n /* TIM2CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM2_CLKSOURCE) == LL_RCC_TIM2_CLKSOURCE_PCLK1)\r\n {\r\n /* PCLK1 used as TIM2 clock source */\r\n tim_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM2_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM2 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM2SW*/\r\n\r\n#if defined(RCC_CFGR3_TIM34SW)\r\n if (TIMxSource == LL_RCC_TIM34_CLKSOURCE)\r\n {\r\n /* TIM3/4 CLK clock frequency */\r\n if (LL_RCC_GetTIMClockSource(LL_RCC_TIM34_CLKSOURCE) == LL_RCC_TIM34_CLKSOURCE_PCLK1)\r\n {\r\n /* PCLK1 used as TIM3/4 clock source */\r\n tim_frequency = RCC_GetPCLK1ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_TIM34_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as TIM3/4 clock source */\r\n tim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n }\r\n#endif /*RCC_CFGR3_TIM34SW*/\r\n\r\n return tim_frequency;\r\n}\r\n#endif /*RCC_CFGR3_TIMSW*/\r\n\r\n#if defined(HRTIM1)\r\n/**\r\n * @brief Return HRTIMx clock frequency\r\n * @param HRTIMxSource This parameter can be one of the following values:\r\n * @arg @ref LL_RCC_HRTIM1_CLKSOURCE\r\n * @retval HRTIM clock frequency (in Hz)\r\n */\r\nuint32_t LL_RCC_GetHRTIMClockFreq(uint32_t HRTIMxSource)\r\n{\r\n uint32_t hrtim_frequency = LL_RCC_PERIPH_FREQUENCY_NO;\r\n\r\n /* Check parameter */\r\n assert_param(IS_LL_RCC_HRTIM_CLKSOURCE(HRTIMxSource));\r\n\r\n /* HRTIM1CLK clock frequency */\r\n if (LL_RCC_GetHRTIMClockSource(LL_RCC_HRTIM1_CLKSOURCE) == LL_RCC_HRTIM1_CLKSOURCE_PCLK2)\r\n {\r\n /* PCLK2 used as HRTIM1 clock source */\r\n hrtim_frequency = RCC_GetPCLK2ClockFreq(RCC_GetHCLKClockFreq(RCC_GetSystemClockFreq()));\r\n }\r\n else /* LL_RCC_HRTIM1_CLKSOURCE_PLL */\r\n {\r\n /* PLL clock used as HRTIM1 clock source */\r\n hrtim_frequency = RCC_PLL_GetFreqDomain_SYS();\r\n }\r\n\r\n return hrtim_frequency;\r\n}\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_LL_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return SYSTEM clock frequency\r\n * @retval SYSTEM clock frequency (in Hz)\r\n */\r\nuint32_t RCC_GetSystemClockFreq(void)\r\n{\r\n uint32_t frequency = 0U;\r\n\r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n switch (LL_RCC_GetSysClkSource())\r\n {\r\n case LL_RCC_SYS_CLKSOURCE_STATUS_HSI: /* HSI used as system clock source */\r\n frequency = HSI_VALUE;\r\n break;\r\n\r\n case LL_RCC_SYS_CLKSOURCE_STATUS_HSE: /* HSE used as system clock source */\r\n frequency = HSE_VALUE;\r\n break;\r\n\r\n case LL_RCC_SYS_CLKSOURCE_STATUS_PLL: /* PLL used as system clock source */\r\n frequency = RCC_PLL_GetFreqDomain_SYS();\r\n break;\r\n\r\n default:\r\n frequency = HSI_VALUE;\r\n break;\r\n }\r\n\r\n return frequency;\r\n}\r\n\r\n/**\r\n * @brief Return HCLK clock frequency\r\n * @param SYSCLK_Frequency SYSCLK clock frequency\r\n * @retval HCLK clock frequency (in Hz)\r\n */\r\nuint32_t RCC_GetHCLKClockFreq(uint32_t SYSCLK_Frequency)\r\n{\r\n /* HCLK clock frequency */\r\n return __LL_RCC_CALC_HCLK_FREQ(SYSCLK_Frequency, LL_RCC_GetAHBPrescaler());\r\n}\r\n\r\n/**\r\n * @brief Return PCLK1 clock frequency\r\n * @param HCLK_Frequency HCLK clock frequency\r\n * @retval PCLK1 clock frequency (in Hz)\r\n */\r\nuint32_t RCC_GetPCLK1ClockFreq(uint32_t HCLK_Frequency)\r\n{\r\n /* PCLK1 clock frequency */\r\n return __LL_RCC_CALC_PCLK1_FREQ(HCLK_Frequency, LL_RCC_GetAPB1Prescaler());\r\n}\r\n\r\n/**\r\n * @brief Return PCLK2 clock frequency\r\n * @param HCLK_Frequency HCLK clock frequency\r\n * @retval PCLK2 clock frequency (in Hz)\r\n */\r\nuint32_t RCC_GetPCLK2ClockFreq(uint32_t HCLK_Frequency)\r\n{\r\n /* PCLK2 clock frequency */\r\n return __LL_RCC_CALC_PCLK2_FREQ(HCLK_Frequency, LL_RCC_GetAPB2Prescaler());\r\n}\r\n\r\n/**\r\n * @brief Return PLL clock frequency used for system domain\r\n * @retval PLL clock frequency (in Hz)\r\n */\r\nuint32_t RCC_PLL_GetFreqDomain_SYS(void)\r\n{\r\n uint32_t pllinputfreq = 0U, pllsource = 0U;\r\n\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL divider) * PLL Multiplicator */\r\n\r\n /* Get PLL source */\r\n pllsource = LL_RCC_PLL_GetMainSource();\r\n\r\n switch (pllsource)\r\n {\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n case LL_RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n pllinputfreq = HSI_VALUE;\r\n#else\r\n case LL_RCC_PLLSOURCE_HSI_DIV_2: /* HSI used as PLL clock source */\r\n pllinputfreq = HSI_VALUE / 2U;\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n break;\r\n\r\n case LL_RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllinputfreq = HSE_VALUE;\r\n break;\r\n\r\n default:\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n pllinputfreq = HSI_VALUE;\r\n#else\r\n pllinputfreq = HSI_VALUE / 2U;\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n break;\r\n }\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n return __LL_RCC_CALC_PLLCLK_FREQ(pllinputfreq, LL_RCC_PLL_GetMultiplicator(), LL_RCC_PLL_GetPrediv());\r\n#else\r\n return __LL_RCC_CALC_PLLCLK_FREQ((pllinputfreq / (LL_RCC_PLL_GetPrediv() + 1U)), LL_RCC_PLL_GetMultiplicator());\r\n#endif /* RCC_PLLSRC_PREDIV1_SUPPORT */\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* defined(RCC) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_tim.c\r\n * @author MCD Application Team\r\n * @brief TIM LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_tim.h\"\r\n#include \"stm32f3xx_ll_bus.h\"\r\n\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (TIM1) || defined (TIM2) || defined (TIM3) || defined (TIM4) || defined (TIM5) || defined (TIM6) || defined (TIM7) || defined (TIM8) || defined (TIM12) || defined (TIM13) || defined (TIM14) || defined (TIM15) || defined (TIM16) || defined (TIM17) || defined (TIM18) || defined (TIM19) || defined (TIM20)\r\n\r\n/** @addtogroup TIM_LL\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup TIM_LL_Private_Macros\r\n * @{\r\n */\r\n#define IS_LL_TIM_COUNTERMODE(__VALUE__) (((__VALUE__) == LL_TIM_COUNTERMODE_UP) \\\r\n || ((__VALUE__) == LL_TIM_COUNTERMODE_DOWN) \\\r\n || ((__VALUE__) == LL_TIM_COUNTERMODE_CENTER_UP) \\\r\n || ((__VALUE__) == LL_TIM_COUNTERMODE_CENTER_DOWN) \\\r\n || ((__VALUE__) == LL_TIM_COUNTERMODE_CENTER_UP_DOWN))\r\n\r\n#define IS_LL_TIM_CLOCKDIVISION(__VALUE__) (((__VALUE__) == LL_TIM_CLOCKDIVISION_DIV1) \\\r\n || ((__VALUE__) == LL_TIM_CLOCKDIVISION_DIV2) \\\r\n || ((__VALUE__) == LL_TIM_CLOCKDIVISION_DIV4))\r\n\r\n#if defined(TIM_CCMR1_OC1M_3)\r\n#define IS_LL_TIM_OCMODE(__VALUE__) (((__VALUE__) == LL_TIM_OCMODE_FROZEN) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_ACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_INACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_TOGGLE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_FORCED_INACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_FORCED_ACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_PWM1) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_PWM2) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_RETRIG_OPM1) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_RETRIG_OPM2) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_COMBINED_PWM1) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_COMBINED_PWM2) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_ASSYMETRIC_PWM1) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_ASSYMETRIC_PWM2))\r\n#else\r\n#define IS_LL_TIM_OCMODE(__VALUE__) (((__VALUE__) == LL_TIM_OCMODE_FROZEN) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_ACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_INACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_TOGGLE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_FORCED_INACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_FORCED_ACTIVE) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_PWM1) \\\r\n || ((__VALUE__) == LL_TIM_OCMODE_PWM2))\r\n#endif\r\n\r\n#define IS_LL_TIM_OCSTATE(__VALUE__) (((__VALUE__) == LL_TIM_OCSTATE_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_OCSTATE_ENABLE))\r\n\r\n#define IS_LL_TIM_OCPOLARITY(__VALUE__) (((__VALUE__) == LL_TIM_OCPOLARITY_HIGH) \\\r\n || ((__VALUE__) == LL_TIM_OCPOLARITY_LOW))\r\n\r\n#define IS_LL_TIM_OCIDLESTATE(__VALUE__) (((__VALUE__) == LL_TIM_OCIDLESTATE_LOW) \\\r\n || ((__VALUE__) == LL_TIM_OCIDLESTATE_HIGH))\r\n\r\n#define IS_LL_TIM_ACTIVEINPUT(__VALUE__) (((__VALUE__) == LL_TIM_ACTIVEINPUT_DIRECTTI) \\\r\n || ((__VALUE__) == LL_TIM_ACTIVEINPUT_INDIRECTTI) \\\r\n || ((__VALUE__) == LL_TIM_ACTIVEINPUT_TRC))\r\n\r\n#define IS_LL_TIM_ICPSC(__VALUE__) (((__VALUE__) == LL_TIM_ICPSC_DIV1) \\\r\n || ((__VALUE__) == LL_TIM_ICPSC_DIV2) \\\r\n || ((__VALUE__) == LL_TIM_ICPSC_DIV4) \\\r\n || ((__VALUE__) == LL_TIM_ICPSC_DIV8))\r\n\r\n#define IS_LL_TIM_IC_FILTER(__VALUE__) (((__VALUE__) == LL_TIM_IC_FILTER_FDIV1) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV1_N2) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV1_N4) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV1_N8) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV2_N6) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV2_N8) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV4_N6) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV4_N8) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV8_N6) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV8_N8) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV16_N5) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV16_N6) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV16_N8) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV32_N5) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV32_N6) \\\r\n || ((__VALUE__) == LL_TIM_IC_FILTER_FDIV32_N8))\r\n\r\n#define IS_LL_TIM_IC_POLARITY(__VALUE__) (((__VALUE__) == LL_TIM_IC_POLARITY_RISING) \\\r\n || ((__VALUE__) == LL_TIM_IC_POLARITY_FALLING) \\\r\n || ((__VALUE__) == LL_TIM_IC_POLARITY_BOTHEDGE))\r\n\r\n#define IS_LL_TIM_ENCODERMODE(__VALUE__) (((__VALUE__) == LL_TIM_ENCODERMODE_X2_TI1) \\\r\n || ((__VALUE__) == LL_TIM_ENCODERMODE_X2_TI2) \\\r\n || ((__VALUE__) == LL_TIM_ENCODERMODE_X4_TI12))\r\n\r\n#define IS_LL_TIM_IC_POLARITY_ENCODER(__VALUE__) (((__VALUE__) == LL_TIM_IC_POLARITY_RISING) \\\r\n || ((__VALUE__) == LL_TIM_IC_POLARITY_FALLING))\r\n\r\n#define IS_LL_TIM_OSSR_STATE(__VALUE__) (((__VALUE__) == LL_TIM_OSSR_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_OSSR_ENABLE))\r\n\r\n#define IS_LL_TIM_OSSI_STATE(__VALUE__) (((__VALUE__) == LL_TIM_OSSI_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_OSSI_ENABLE))\r\n\r\n#define IS_LL_TIM_LOCK_LEVEL(__VALUE__) (((__VALUE__) == LL_TIM_LOCKLEVEL_OFF) \\\r\n || ((__VALUE__) == LL_TIM_LOCKLEVEL_1) \\\r\n || ((__VALUE__) == LL_TIM_LOCKLEVEL_2) \\\r\n || ((__VALUE__) == LL_TIM_LOCKLEVEL_3))\r\n\r\n#define IS_LL_TIM_BREAK_STATE(__VALUE__) (((__VALUE__) == LL_TIM_BREAK_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_ENABLE))\r\n\r\n#define IS_LL_TIM_BREAK_POLARITY(__VALUE__) (((__VALUE__) == LL_TIM_BREAK_POLARITY_LOW) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_POLARITY_HIGH))\r\n#if defined(TIM_BDTR_BKF)\r\n\r\n#define IS_LL_TIM_BREAK_FILTER(__VALUE__) (((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV1) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV1_N2) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV1_N4) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV1_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV2_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV2_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV4_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV4_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV8_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV8_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV16_N5) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV16_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV16_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV32_N5) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV32_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK_FILTER_FDIV32_N8))\r\n#endif /* TIM_BDTR_BKF */\r\n#if defined(TIM_BDTR_BK2E)\r\n\r\n#define IS_LL_TIM_BREAK2_STATE(__VALUE__) (((__VALUE__) == LL_TIM_BREAK2_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_ENABLE))\r\n\r\n#define IS_LL_TIM_BREAK2_POLARITY(__VALUE__) (((__VALUE__) == LL_TIM_BREAK2_POLARITY_LOW) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_POLARITY_HIGH))\r\n\r\n#define IS_LL_TIM_BREAK2_FILTER(__VALUE__) (((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV1) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV1_N2) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV1_N4) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV1_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV2_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV2_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV4_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV4_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV8_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV8_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV16_N5) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV16_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV16_N8) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV32_N5) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV32_N6) \\\r\n || ((__VALUE__) == LL_TIM_BREAK2_FILTER_FDIV32_N8))\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n#define IS_LL_TIM_AUTOMATIC_OUTPUT_STATE(__VALUE__) (((__VALUE__) == LL_TIM_AUTOMATICOUTPUT_DISABLE) \\\r\n || ((__VALUE__) == LL_TIM_AUTOMATICOUTPUT_ENABLE))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup TIM_LL_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\nstatic ErrorStatus OC1Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\nstatic ErrorStatus OC2Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\nstatic ErrorStatus OC3Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\nstatic ErrorStatus OC4Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\n#if defined(TIM_CCER_CC5E)\r\nstatic ErrorStatus OC5Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\n#endif /* TIM_CCER_CC5E */\r\n#if defined(TIM_CCER_CC6E)\r\nstatic ErrorStatus OC6Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct);\r\n#endif /* TIM_CCER_CC6E */\r\nstatic ErrorStatus IC1Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct);\r\nstatic ErrorStatus IC2Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct);\r\nstatic ErrorStatus IC3Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct);\r\nstatic ErrorStatus IC4Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIM_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set TIMx registers to their reset values.\r\n * @param TIMx Timer instance\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: invalid TIMx instance\r\n */\r\nErrorStatus LL_TIM_DeInit(TIM_TypeDef *TIMx)\r\n{\r\n ErrorStatus result = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(TIMx));\r\n\r\n\r\n if (TIMx == TIM2)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM2);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM2);\r\n }\r\n\r\n#if defined(TIM1)\r\n else if (TIMx == TIM1)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM1);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM1);\r\n }\r\n#endif\r\n#if defined(TIM3)\r\n else if (TIMx == TIM3)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM3);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM3);\r\n }\r\n#endif\r\n#if defined(TIM4)\r\n else if (TIMx == TIM4)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM4);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM4);\r\n }\r\n#endif\r\n#if defined(TIM5)\r\n else if (TIMx == TIM5)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM5);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM5);\r\n }\r\n#endif\r\n#if defined(TIM6)\r\n else if (TIMx == TIM6)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM6);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM6);\r\n }\r\n#endif\r\n#if defined(TIM7)\r\n else if (TIMx == TIM7)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM7);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM7);\r\n }\r\n#endif\r\n#if defined(TIM8)\r\n else if (TIMx == TIM8)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM8);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM8);\r\n }\r\n#endif\r\n#if defined(TIM12)\r\n else if (TIMx == TIM12)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM12);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM12);\r\n }\r\n#endif\r\n#if defined(TIM13)\r\n else if (TIMx == TIM13)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM13);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM13);\r\n }\r\n#endif\r\n#if defined(TIM14)\r\n else if (TIMx == TIM14)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM14);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM14);\r\n }\r\n#endif\r\n#if defined(TIM15)\r\n else if (TIMx == TIM15)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM15);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM15);\r\n }\r\n#endif\r\n#if defined(TIM16)\r\n else if (TIMx == TIM16)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM16);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM16);\r\n }\r\n#endif\r\n#if defined(TIM17)\r\n else if (TIMx == TIM17)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM17);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM17);\r\n }\r\n#endif\r\n#if defined(TIM18)\r\n else if (TIMx == TIM18)\r\n {\r\n LL_APB1_GRP1_ForceReset(LL_APB1_GRP1_PERIPH_TIM18);\r\n LL_APB1_GRP1_ReleaseReset(LL_APB1_GRP1_PERIPH_TIM18);\r\n }\r\n#endif\r\n#if defined(TIM19)\r\n else if (TIMx == TIM19)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM19);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM19);\r\n }\r\n#endif\r\n#if defined(TIM20)\r\n else if (TIMx == TIM20)\r\n {\r\n LL_APB2_GRP1_ForceReset(LL_APB2_GRP1_PERIPH_TIM20);\r\n LL_APB2_GRP1_ReleaseReset(LL_APB2_GRP1_PERIPH_TIM20);\r\n }\r\n#endif\r\n else\r\n {\r\n result = ERROR;\r\n }\r\n\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Set the fields of the time base unit configuration data structure\r\n * to their default values.\r\n * @param TIM_InitStruct pointer to a @ref LL_TIM_InitTypeDef structure (time base unit configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_StructInit(LL_TIM_InitTypeDef *TIM_InitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_InitStruct->Prescaler = (uint16_t)0x0000;\r\n TIM_InitStruct->CounterMode = LL_TIM_COUNTERMODE_UP;\r\n TIM_InitStruct->Autoreload = 0xFFFFFFFFU;\r\n TIM_InitStruct->ClockDivision = LL_TIM_CLOCKDIVISION_DIV1;\r\n TIM_InitStruct->RepetitionCounter = (uint8_t)0x00;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx time base unit.\r\n * @param TIMx Timer Instance\r\n * @param TIM_InitStruct pointer to a @ref LL_TIM_InitTypeDef structure (TIMx time base unit configuration data structure)\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_TIM_Init(TIM_TypeDef *TIMx, LL_TIM_InitTypeDef *TIM_InitStruct)\r\n{\r\n uint32_t tmpcr1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_COUNTERMODE(TIM_InitStruct->CounterMode));\r\n assert_param(IS_LL_TIM_CLOCKDIVISION(TIM_InitStruct->ClockDivision));\r\n\r\n tmpcr1 = LL_TIM_ReadReg(TIMx, CR1);\r\n\r\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\r\n {\r\n /* Select the Counter Mode */\r\n MODIFY_REG(tmpcr1, (TIM_CR1_DIR | TIM_CR1_CMS), TIM_InitStruct->CounterMode);\r\n }\r\n\r\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\r\n {\r\n /* Set the clock division */\r\n MODIFY_REG(tmpcr1, TIM_CR1_CKD, TIM_InitStruct->ClockDivision);\r\n }\r\n\r\n /* Write to TIMx CR1 */\r\n LL_TIM_WriteReg(TIMx, CR1, tmpcr1);\r\n\r\n /* Set the Autoreload value */\r\n LL_TIM_SetAutoReload(TIMx, TIM_InitStruct->Autoreload);\r\n\r\n /* Set the Prescaler value */\r\n LL_TIM_SetPrescaler(TIMx, TIM_InitStruct->Prescaler);\r\n\r\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\r\n {\r\n /* Set the Repetition Counter value */\r\n LL_TIM_SetRepetitionCounter(TIMx, TIM_InitStruct->RepetitionCounter);\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler\r\n and the repetition counter value (if applicable) immediately */\r\n LL_TIM_GenerateEvent_UPDATE(TIMx);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Set the fields of the TIMx output channel configuration data\r\n * structure to their default values.\r\n * @param TIM_OC_InitStruct pointer to a @ref LL_TIM_OC_InitTypeDef structure (the output channel configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_OC_StructInit(LL_TIM_OC_InitTypeDef *TIM_OC_InitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_OC_InitStruct->OCMode = LL_TIM_OCMODE_FROZEN;\r\n TIM_OC_InitStruct->OCState = LL_TIM_OCSTATE_DISABLE;\r\n TIM_OC_InitStruct->OCNState = LL_TIM_OCSTATE_DISABLE;\r\n TIM_OC_InitStruct->CompareValue = 0x00000000U;\r\n TIM_OC_InitStruct->OCPolarity = LL_TIM_OCPOLARITY_HIGH;\r\n TIM_OC_InitStruct->OCNPolarity = LL_TIM_OCPOLARITY_HIGH;\r\n TIM_OC_InitStruct->OCIdleState = LL_TIM_OCIDLESTATE_LOW;\r\n TIM_OC_InitStruct->OCNIdleState = LL_TIM_OCIDLESTATE_LOW;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx output channel.\r\n * @param TIMx Timer Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @arg @ref LL_TIM_CHANNEL_CH5\r\n * @arg @ref LL_TIM_CHANNEL_CH6\r\n * @param TIM_OC_InitStruct pointer to a @ref LL_TIM_OC_InitTypeDef structure (TIMx output channel configuration data structure)\r\n * @note OC5 and OC6 are not available for all F3 devices\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx output channel is initialized\r\n * - ERROR: TIMx output channel is not initialized\r\n */\r\nErrorStatus LL_TIM_OC_Init(TIM_TypeDef *TIMx, uint32_t Channel, LL_TIM_OC_InitTypeDef *TIM_OC_InitStruct)\r\n{\r\n ErrorStatus result = ERROR;\r\n\r\n switch (Channel)\r\n {\r\n case LL_TIM_CHANNEL_CH1:\r\n result = OC1Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH2:\r\n result = OC2Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH3:\r\n result = OC3Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH4:\r\n result = OC4Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n#if defined(TIM_CCER_CC5E)\r\n case LL_TIM_CHANNEL_CH5:\r\n result = OC5Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH6:\r\n result = OC6Config(TIMx, TIM_OC_InitStruct);\r\n break;\r\n#endif /* TIM_CCER_CC5E */\r\n default:\r\n break;\r\n }\r\n\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Set the fields of the TIMx input channel configuration data\r\n * structure to their default values.\r\n * @param TIM_ICInitStruct pointer to a @ref LL_TIM_IC_InitTypeDef structure (the input channel configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_IC_StructInit(LL_TIM_IC_InitTypeDef *TIM_ICInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_ICInitStruct->ICPolarity = LL_TIM_IC_POLARITY_RISING;\r\n TIM_ICInitStruct->ICActiveInput = LL_TIM_ACTIVEINPUT_DIRECTTI;\r\n TIM_ICInitStruct->ICPrescaler = LL_TIM_ICPSC_DIV1;\r\n TIM_ICInitStruct->ICFilter = LL_TIM_IC_FILTER_FDIV1;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx input channel.\r\n * @param TIMx Timer Instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_TIM_CHANNEL_CH1\r\n * @arg @ref LL_TIM_CHANNEL_CH2\r\n * @arg @ref LL_TIM_CHANNEL_CH3\r\n * @arg @ref LL_TIM_CHANNEL_CH4\r\n * @param TIM_IC_InitStruct pointer to a @ref LL_TIM_IC_InitTypeDef structure (TIMx input channel configuration data structure)\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx output channel is initialized\r\n * - ERROR: TIMx output channel is not initialized\r\n */\r\nErrorStatus LL_TIM_IC_Init(TIM_TypeDef *TIMx, uint32_t Channel, LL_TIM_IC_InitTypeDef *TIM_IC_InitStruct)\r\n{\r\n ErrorStatus result = ERROR;\r\n\r\n switch (Channel)\r\n {\r\n case LL_TIM_CHANNEL_CH1:\r\n result = IC1Config(TIMx, TIM_IC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH2:\r\n result = IC2Config(TIMx, TIM_IC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH3:\r\n result = IC3Config(TIMx, TIM_IC_InitStruct);\r\n break;\r\n case LL_TIM_CHANNEL_CH4:\r\n result = IC4Config(TIMx, TIM_IC_InitStruct);\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Fills each TIM_EncoderInitStruct field with its default value\r\n * @param TIM_EncoderInitStruct pointer to a @ref LL_TIM_ENCODER_InitTypeDef structure (encoder interface configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_ENCODER_StructInit(LL_TIM_ENCODER_InitTypeDef *TIM_EncoderInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_EncoderInitStruct->EncoderMode = LL_TIM_ENCODERMODE_X2_TI1;\r\n TIM_EncoderInitStruct->IC1Polarity = LL_TIM_IC_POLARITY_RISING;\r\n TIM_EncoderInitStruct->IC1ActiveInput = LL_TIM_ACTIVEINPUT_DIRECTTI;\r\n TIM_EncoderInitStruct->IC1Prescaler = LL_TIM_ICPSC_DIV1;\r\n TIM_EncoderInitStruct->IC1Filter = LL_TIM_IC_FILTER_FDIV1;\r\n TIM_EncoderInitStruct->IC2Polarity = LL_TIM_IC_POLARITY_RISING;\r\n TIM_EncoderInitStruct->IC2ActiveInput = LL_TIM_ACTIVEINPUT_DIRECTTI;\r\n TIM_EncoderInitStruct->IC2Prescaler = LL_TIM_ICPSC_DIV1;\r\n TIM_EncoderInitStruct->IC2Filter = LL_TIM_IC_FILTER_FDIV1;\r\n}\r\n\r\n/**\r\n * @brief Configure the encoder interface of the timer instance.\r\n * @param TIMx Timer Instance\r\n * @param TIM_EncoderInitStruct pointer to a @ref LL_TIM_ENCODER_InitTypeDef structure (TIMx encoder interface configuration data structure)\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_TIM_ENCODER_Init(TIM_TypeDef *TIMx, LL_TIM_ENCODER_InitTypeDef *TIM_EncoderInitStruct)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_ENCODERMODE(TIM_EncoderInitStruct->EncoderMode));\r\n assert_param(IS_LL_TIM_IC_POLARITY_ENCODER(TIM_EncoderInitStruct->IC1Polarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_EncoderInitStruct->IC1ActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_EncoderInitStruct->IC1Prescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_EncoderInitStruct->IC1Filter));\r\n assert_param(IS_LL_TIM_IC_POLARITY_ENCODER(TIM_EncoderInitStruct->IC2Polarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_EncoderInitStruct->IC2ActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_EncoderInitStruct->IC2Prescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_EncoderInitStruct->IC2Filter));\r\n\r\n /* Disable the CC1 and CC2: Reset the CC1E and CC2E Bits */\r\n TIMx->CCER &= (uint32_t)~(TIM_CCER_CC1E | TIM_CCER_CC2E);\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = LL_TIM_ReadReg(TIMx, CCMR1);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Configure TI1 */\r\n tmpccmr1 &= (uint32_t)~(TIM_CCMR1_CC1S | TIM_CCMR1_IC1F | TIM_CCMR1_IC1PSC);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC1ActiveInput >> 16U);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC1Filter >> 16U);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC1Prescaler >> 16U);\r\n\r\n /* Configure TI2 */\r\n tmpccmr1 &= (uint32_t)~(TIM_CCMR1_CC2S | TIM_CCMR1_IC2F | TIM_CCMR1_IC2PSC);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC2ActiveInput >> 8U);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC2Filter >> 8U);\r\n tmpccmr1 |= (uint32_t)(TIM_EncoderInitStruct->IC2Prescaler >> 8U);\r\n\r\n /* Set TI1 and TI2 polarity and enable TI1 and TI2 */\r\n tmpccer &= (uint32_t)~(TIM_CCER_CC1P | TIM_CCER_CC1NP | TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (uint32_t)(TIM_EncoderInitStruct->IC1Polarity);\r\n tmpccer |= (uint32_t)(TIM_EncoderInitStruct->IC2Polarity << 4U);\r\n tmpccer |= (uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E);\r\n\r\n /* Set encoder mode */\r\n LL_TIM_SetEncoderMode(TIMx, TIM_EncoderInitStruct->EncoderMode);\r\n\r\n /* Write to TIMx CCMR1 */\r\n LL_TIM_WriteReg(TIMx, CCMR1, tmpccmr1);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n#if defined TIM_CR2_MMS2\r\n/**\r\n * @brief Set the fields of the TIMx Hall sensor interface configuration data\r\n * structure to their default values.\r\n * @param TIM_HallSensorInitStruct pointer to a @ref LL_TIM_HALLSENSOR_InitTypeDef structure (HALL sensor interface configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_HALLSENSOR_StructInit(LL_TIM_HALLSENSOR_InitTypeDef *TIM_HallSensorInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_HallSensorInitStruct->IC1Polarity = LL_TIM_IC_POLARITY_RISING;\r\n TIM_HallSensorInitStruct->IC1Prescaler = LL_TIM_ICPSC_DIV1;\r\n TIM_HallSensorInitStruct->IC1Filter = LL_TIM_IC_FILTER_FDIV1;\r\n TIM_HallSensorInitStruct->CommutationDelay = 0U;\r\n}\r\n\r\n/**\r\n * @brief Configure the Hall sensor interface of the timer instance.\r\n * @note TIMx CH1, CH2 and CH3 inputs connected through a XOR\r\n * to the TI1 input channel\r\n * @note TIMx slave mode controller is configured in reset mode.\r\n Selected internal trigger is TI1F_ED.\r\n * @note Channel 1 is configured as input, IC1 is mapped on TRC.\r\n * @note Captured value stored in TIMx_CCR1 correspond to the time elapsed\r\n * between 2 changes on the inputs. It gives information about motor speed.\r\n * @note Channel 2 is configured in output PWM 2 mode.\r\n * @note Compare value stored in TIMx_CCR2 corresponds to the commutation delay.\r\n * @note OC2REF is selected as trigger output on TRGO.\r\n * @note LL_TIM_IC_POLARITY_BOTHEDGE must not be used for TI1 when it is used\r\n * when TIMx operates in Hall sensor interface mode.\r\n * @param TIMx Timer Instance\r\n * @param TIM_HallSensorInitStruct pointer to a @ref LL_TIM_HALLSENSOR_InitTypeDef structure (TIMx HALL sensor interface configuration data structure)\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_TIM_HALLSENSOR_Init(TIM_TypeDef *TIMx, LL_TIM_HALLSENSOR_InitTypeDef *TIM_HallSensorInitStruct)\r\n{\r\n uint32_t tmpcr2;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_IC_POLARITY_ENCODER(TIM_HallSensorInitStruct->IC1Polarity));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_HallSensorInitStruct->IC1Prescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_HallSensorInitStruct->IC1Filter));\r\n\r\n /* Disable the CC1 and CC2: Reset the CC1E and CC2E Bits */\r\n TIMx->CCER &= (uint32_t)~(TIM_CCER_CC1E | TIM_CCER_CC2E);\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = LL_TIM_ReadReg(TIMx, CR2);\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = LL_TIM_ReadReg(TIMx, CCMR1);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = LL_TIM_ReadReg(TIMx, SMCR);\r\n\r\n /* Connect TIMx_CH1, CH2 and CH3 pins to the TI1 input */\r\n tmpcr2 |= TIM_CR2_TI1S;\r\n\r\n /* OC2REF signal is used as trigger output (TRGO) */\r\n tmpcr2 |= LL_TIM_TRGO_OC2REF;\r\n\r\n /* Configure the slave mode controller */\r\n tmpsmcr &= (uint32_t)~(TIM_SMCR_TS | TIM_SMCR_SMS);\r\n tmpsmcr |= LL_TIM_TS_TI1F_ED;\r\n tmpsmcr |= LL_TIM_SLAVEMODE_RESET;\r\n\r\n /* Configure input channel 1 */\r\n tmpccmr1 &= (uint32_t)~(TIM_CCMR1_CC1S | TIM_CCMR1_IC1F | TIM_CCMR1_IC1PSC);\r\n tmpccmr1 |= (uint32_t)(LL_TIM_ACTIVEINPUT_TRC >> 16U);\r\n tmpccmr1 |= (uint32_t)(TIM_HallSensorInitStruct->IC1Filter >> 16U);\r\n tmpccmr1 |= (uint32_t)(TIM_HallSensorInitStruct->IC1Prescaler >> 16U);\r\n\r\n /* Configure input channel 2 */\r\n tmpccmr1 &= (uint32_t)~(TIM_CCMR1_OC2M | TIM_CCMR1_OC2FE | TIM_CCMR1_OC2PE | TIM_CCMR1_OC2CE);\r\n tmpccmr1 |= (uint32_t)(LL_TIM_OCMODE_PWM2 << 8U);\r\n\r\n /* Set Channel 1 polarity and enable Channel 1 and Channel2 */\r\n tmpccer &= (uint32_t)~(TIM_CCER_CC1P | TIM_CCER_CC1NP | TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (uint32_t)(TIM_HallSensorInitStruct->IC1Polarity);\r\n tmpccer |= (uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E);\r\n\r\n /* Write to TIMx CR2 */\r\n LL_TIM_WriteReg(TIMx, CR2, tmpcr2);\r\n\r\n /* Write to TIMx SMCR */\r\n LL_TIM_WriteReg(TIMx, SMCR, tmpsmcr);\r\n\r\n /* Write to TIMx CCMR1 */\r\n LL_TIM_WriteReg(TIMx, CCMR1, tmpccmr1);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n /* Write to TIMx CCR2 */\r\n LL_TIM_OC_SetCompareCH2(TIMx, TIM_HallSensorInitStruct->CommutationDelay);\r\n\r\n return SUCCESS;\r\n}\r\n#endif /* TIM_CR2_MMS2 */\r\n\r\n/**\r\n * @brief Set the fields of the Break and Dead Time configuration data structure\r\n * to their default values.\r\n * @param TIM_BDTRInitStruct pointer to a @ref LL_TIM_BDTR_InitTypeDef structure (Break and Dead Time configuration data structure)\r\n * @retval None\r\n */\r\nvoid LL_TIM_BDTR_StructInit(LL_TIM_BDTR_InitTypeDef *TIM_BDTRInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_BDTRInitStruct->OSSRState = LL_TIM_OSSR_DISABLE;\r\n TIM_BDTRInitStruct->OSSIState = LL_TIM_OSSI_DISABLE;\r\n TIM_BDTRInitStruct->LockLevel = LL_TIM_LOCKLEVEL_OFF;\r\n TIM_BDTRInitStruct->DeadTime = (uint8_t)0x00;\r\n TIM_BDTRInitStruct->BreakState = LL_TIM_BREAK_DISABLE;\r\n TIM_BDTRInitStruct->BreakPolarity = LL_TIM_BREAK_POLARITY_LOW;\r\n#if defined(TIM_BDTR_BKF)\r\n TIM_BDTRInitStruct->BreakFilter = LL_TIM_BREAK_FILTER_FDIV1;\r\n#endif /* TIM_BDTR_BKF */\r\n#if defined(TIM_BDTR_BK2E)\r\n TIM_BDTRInitStruct->Break2State = LL_TIM_BREAK2_DISABLE;\r\n TIM_BDTRInitStruct->Break2Polarity = LL_TIM_BREAK2_POLARITY_LOW;\r\n TIM_BDTRInitStruct->Break2Filter = LL_TIM_BREAK2_FILTER_FDIV1;\r\n#endif /* TIM_BDTR_BK2E */\r\n TIM_BDTRInitStruct->AutomaticOutput = LL_TIM_AUTOMATICOUTPUT_DISABLE;\r\n}\r\n\r\n/**\r\n * @brief Configure the Break and Dead Time feature of the timer instance.\r\n * @note As the bits BK2P, BK2E, BK2F[3:0], BKF[3:0], AOE, BKP, BKE, OSSI, OSSR\r\n * and DTG[7:0] can be write-locked depending on the LOCK configuration, it\r\n * can be necessary to configure all of them during the first write access to\r\n * the TIMx_BDTR register.\r\n * @note Macro IS_TIM_BREAK_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a break input.\r\n * @note Macro IS_TIM_BKIN2_INSTANCE(TIMx) can be used to check whether or not\r\n * a timer instance provides a second break input.\r\n * @param TIMx Timer Instance\r\n * @param TIM_BDTRInitStruct pointer to a @ref LL_TIM_BDTR_InitTypeDef structure (Break and Dead Time configuration data structure)\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: Break and Dead Time is initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_TIM_BDTR_Init(TIM_TypeDef *TIMx, LL_TIM_BDTR_InitTypeDef *TIM_BDTRInitStruct)\r\n{\r\n uint32_t tmpbdtr = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OSSR_STATE(TIM_BDTRInitStruct->OSSRState));\r\n assert_param(IS_LL_TIM_OSSI_STATE(TIM_BDTRInitStruct->OSSIState));\r\n assert_param(IS_LL_TIM_LOCK_LEVEL(TIM_BDTRInitStruct->LockLevel));\r\n assert_param(IS_LL_TIM_BREAK_STATE(TIM_BDTRInitStruct->BreakState));\r\n assert_param(IS_LL_TIM_BREAK_POLARITY(TIM_BDTRInitStruct->BreakPolarity));\r\n assert_param(IS_LL_TIM_AUTOMATIC_OUTPUT_STATE(TIM_BDTRInitStruct->AutomaticOutput));\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n\r\n /* Set the BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, TIM_BDTRInitStruct->DeadTime);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, TIM_BDTRInitStruct->LockLevel);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, TIM_BDTRInitStruct->OSSIState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, TIM_BDTRInitStruct->OSSRState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, TIM_BDTRInitStruct->BreakState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, TIM_BDTRInitStruct->BreakPolarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, TIM_BDTRInitStruct->AutomaticOutput);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_MOE, TIM_BDTRInitStruct->AutomaticOutput);\r\n#if defined(TIM_BDTR_BKF)\r\n if (IS_TIM_ADVANCED_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_BREAK_FILTER(TIM_BDTRInitStruct->BreakFilter));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, TIM_BDTRInitStruct->BreakFilter);\r\n }\r\n#endif /* TIM_BDTR_BKF */\r\n#if defined(TIM_BDTR_BK2E)\r\n\r\n if (IS_TIM_BKIN2_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_BREAK2_STATE(TIM_BDTRInitStruct->Break2State));\r\n assert_param(IS_LL_TIM_BREAK2_POLARITY(TIM_BDTRInitStruct->Break2Polarity));\r\n assert_param(IS_LL_TIM_BREAK2_FILTER(TIM_BDTRInitStruct->Break2Filter));\r\n\r\n /* Set the BREAK2 input related BDTR bit-fields */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (TIM_BDTRInitStruct->Break2Filter));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, TIM_BDTRInitStruct->Break2State);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, TIM_BDTRInitStruct->Break2Polarity);\r\n }\r\n#endif /* TIM_BDTR_BK2E */\r\n\r\n /* Set TIMx_BDTR */\r\n LL_TIM_WriteReg(TIMx, BDTR, tmpbdtr);\r\n\r\n return SUCCESS;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_LL_Private_Functions TIM Private Functions\r\n * @brief Private functions\r\n * @{\r\n */\r\n/**\r\n * @brief Configure the TIMx output channel 1.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 1 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC1Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC1E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = LL_TIM_ReadReg(TIMx, CR2);\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = LL_TIM_ReadReg(TIMx, CCMR1);\r\n\r\n /* Reset Capture/Compare selection Bits */\r\n CLEAR_BIT(tmpccmr1, TIM_CCMR1_CC1S);\r\n\r\n /* Set the Output Compare Mode */\r\n MODIFY_REG(tmpccmr1, TIM_CCMR1_OC1M, TIM_OCInitStruct->OCMode);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC1P, TIM_OCInitStruct->OCPolarity);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC1E, TIM_OCInitStruct->OCState);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n /* Set the complementary output Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC1NP, TIM_OCInitStruct->OCNPolarity << 2U);\r\n\r\n /* Set the complementary output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC1NE, TIM_OCInitStruct->OCNState << 2U);\r\n\r\n /* Set the Output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS1, TIM_OCInitStruct->OCIdleState);\r\n\r\n /* Set the complementary output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS1N, TIM_OCInitStruct->OCNIdleState << 1U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n LL_TIM_WriteReg(TIMx, CR2, tmpcr2);\r\n\r\n /* Write to TIMx CCMR1 */\r\n LL_TIM_WriteReg(TIMx, CCMR1, tmpccmr1);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH1(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx output channel 2.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 2 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC2Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC2E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = LL_TIM_ReadReg(TIMx, CR2);\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = LL_TIM_ReadReg(TIMx, CCMR1);\r\n\r\n /* Reset Capture/Compare selection Bits */\r\n CLEAR_BIT(tmpccmr1, TIM_CCMR1_CC2S);\r\n\r\n /* Select the Output Compare Mode */\r\n MODIFY_REG(tmpccmr1, TIM_CCMR1_OC2M, TIM_OCInitStruct->OCMode << 8U);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC2P, TIM_OCInitStruct->OCPolarity << 4U);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC2E, TIM_OCInitStruct->OCState << 4U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n /* Set the complementary output Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC2NP, TIM_OCInitStruct->OCNPolarity << 6U);\r\n\r\n /* Set the complementary output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC2NE, TIM_OCInitStruct->OCNState << 6U);\r\n\r\n /* Set the Output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS2, TIM_OCInitStruct->OCIdleState << 2U);\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#else\r\n /* Set the complementary output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS2N, TIM_OCInitStruct->OCNIdleState << 3U);\r\n#endif\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n LL_TIM_WriteReg(TIMx, CR2, tmpcr2);\r\n\r\n /* Write to TIMx CCMR1 */\r\n LL_TIM_WriteReg(TIMx, CCMR1, tmpccmr1);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH2(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx output channel 3.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 3 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC3Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC3E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = LL_TIM_ReadReg(TIMx, CR2);\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmr2 = LL_TIM_ReadReg(TIMx, CCMR2);\r\n\r\n /* Reset Capture/Compare selection Bits */\r\n CLEAR_BIT(tmpccmr2, TIM_CCMR2_CC3S);\r\n\r\n /* Select the Output Compare Mode */\r\n MODIFY_REG(tmpccmr2, TIM_CCMR2_OC3M, TIM_OCInitStruct->OCMode);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC3P, TIM_OCInitStruct->OCPolarity << 8U);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC3E, TIM_OCInitStruct->OCState << 8U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n /* Set the complementary output Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC3NP, TIM_OCInitStruct->OCNPolarity << 10U);\r\n\r\n /* Set the complementary output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC3NE, TIM_OCInitStruct->OCNState << 10U);\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#else\r\n /* Set the Output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS3, TIM_OCInitStruct->OCIdleState << 4U);\r\n\r\n /* Set the complementary output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS3N, TIM_OCInitStruct->OCNIdleState << 5U);\r\n#endif\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n LL_TIM_WriteReg(TIMx, CR2, tmpcr2);\r\n\r\n /* Write to TIMx CCMR2 */\r\n LL_TIM_WriteReg(TIMx, CCMR2, tmpccmr2);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH3(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx output channel 4.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 4 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC4Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC4E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = LL_TIM_ReadReg(TIMx, CR2);\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmr2 = LL_TIM_ReadReg(TIMx, CCMR2);\r\n\r\n /* Reset Capture/Compare selection Bits */\r\n CLEAR_BIT(tmpccmr2, TIM_CCMR2_CC4S);\r\n\r\n /* Select the Output Compare Mode */\r\n MODIFY_REG(tmpccmr2, TIM_CCMR2_OC4M, TIM_OCInitStruct->OCMode << 8U);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC4P, TIM_OCInitStruct->OCPolarity << 12U);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC4E, TIM_OCInitStruct->OCState << 12U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#else\r\n /* Set the Output Idle state */\r\n MODIFY_REG(tmpcr2, TIM_CR2_OIS4, TIM_OCInitStruct->OCIdleState << 6U);\r\n#endif\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n LL_TIM_WriteReg(TIMx, CR2, tmpcr2);\r\n\r\n /* Write to TIMx CCMR2 */\r\n LL_TIM_WriteReg(TIMx, CCMR2, tmpccmr2);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH4(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n#if defined(TIM_CCER_CC5E)\r\n/**\r\n * @brief Configure the TIMx output channel 5.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 5 configuration data structure\r\n * @note OC5 is not available for all F3 devices\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC5Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr3;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n\r\n /* Disable the Channel 5: Reset the CC5E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC5E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CCMR3 register value */\r\n tmpccmr3 = LL_TIM_ReadReg(TIMx, CCMR3);\r\n\r\n /* Select the Output Compare Mode */\r\n MODIFY_REG(tmpccmr3, TIM_CCMR3_OC5M, TIM_OCInitStruct->OCMode);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC5P, TIM_OCInitStruct->OCPolarity << 16U);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC5E, TIM_OCInitStruct->OCState << 16U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n /* Set the Output Idle state */\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_OIS5, TIM_OCInitStruct->OCIdleState << 8U);\r\n\r\n }\r\n\r\n /* Write to TIMx CCMR3 */\r\n LL_TIM_WriteReg(TIMx, CCMR3, tmpccmr3);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH5(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx output channel 6.\r\n * @param TIMx Timer Instance\r\n * @param TIM_OCInitStruct pointer to the the TIMx output channel 6 configuration data structure\r\n * @note OC6 is not available for all F3 devices\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus OC6Config(TIM_TypeDef *TIMx, LL_TIM_OC_InitTypeDef *TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmr3;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_OCMODE(TIM_OCInitStruct->OCMode));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCState));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCPolarity));\r\n assert_param(IS_LL_TIM_OCPOLARITY(TIM_OCInitStruct->OCNPolarity));\r\n assert_param(IS_LL_TIM_OCSTATE(TIM_OCInitStruct->OCNState));\r\n\r\n /* Disable the Channel 5: Reset the CC6E Bit */\r\n CLEAR_BIT(TIMx->CCER, TIM_CCER_CC6E);\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = LL_TIM_ReadReg(TIMx, CCER);\r\n\r\n /* Get the TIMx CCMR3 register value */\r\n tmpccmr3 = LL_TIM_ReadReg(TIMx, CCMR3);\r\n\r\n /* Select the Output Compare Mode */\r\n MODIFY_REG(tmpccmr3, TIM_CCMR3_OC6M, TIM_OCInitStruct->OCMode << 8U);\r\n\r\n /* Set the Output Compare Polarity */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC6P, TIM_OCInitStruct->OCPolarity << 20U);\r\n\r\n /* Set the Output State */\r\n MODIFY_REG(tmpccer, TIM_CCER_CC6E, TIM_OCInitStruct->OCState << 20U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCNIdleState));\r\n assert_param(IS_LL_TIM_OCIDLESTATE(TIM_OCInitStruct->OCIdleState));\r\n\r\n /* Set the Output Idle state */\r\n MODIFY_REG(TIMx->CR2, TIM_CR2_OIS6, TIM_OCInitStruct->OCIdleState << 10U);\r\n }\r\n\r\n /* Write to TIMx CCMR3 */\r\n LL_TIM_WriteReg(TIMx, CCMR3, tmpccmr3);\r\n\r\n /* Set the Capture Compare Register value */\r\n LL_TIM_OC_SetCompareCH6(TIMx, TIM_OCInitStruct->CompareValue);\r\n\r\n /* Write to TIMx CCER */\r\n LL_TIM_WriteReg(TIMx, CCER, tmpccer);\r\n\r\n return SUCCESS;\r\n}\r\n#endif /* TIM_CCER_CC5E */\r\n\r\n/**\r\n * @brief Configure the TIMx input channel 1.\r\n * @param TIMx Timer Instance\r\n * @param TIM_ICInitStruct pointer to the the TIMx input channel 1 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus IC1Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_IC_POLARITY(TIM_ICInitStruct->ICPolarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_ICInitStruct->ICActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_ICInitStruct->ICPrescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_ICInitStruct->ICFilter));\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC1E;\r\n\r\n /* Select the Input and set the filter and the prescaler value */\r\n MODIFY_REG(TIMx->CCMR1,\r\n (TIM_CCMR1_CC1S | TIM_CCMR1_IC1F | TIM_CCMR1_IC1PSC),\r\n (TIM_ICInitStruct->ICActiveInput | TIM_ICInitStruct->ICFilter | TIM_ICInitStruct->ICPrescaler) >> 16U);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n MODIFY_REG(TIMx->CCER,\r\n (TIM_CCER_CC1P | TIM_CCER_CC1NP),\r\n (TIM_ICInitStruct->ICPolarity | TIM_CCER_CC1E));\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx input channel 2.\r\n * @param TIMx Timer Instance\r\n * @param TIM_ICInitStruct pointer to the the TIMx input channel 2 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus IC2Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_IC_POLARITY(TIM_ICInitStruct->ICPolarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_ICInitStruct->ICActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_ICInitStruct->ICPrescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_ICInitStruct->ICFilter));\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC2E;\r\n\r\n /* Select the Input and set the filter and the prescaler value */\r\n MODIFY_REG(TIMx->CCMR1,\r\n (TIM_CCMR1_CC2S | TIM_CCMR1_IC2F | TIM_CCMR1_IC2PSC),\r\n (TIM_ICInitStruct->ICActiveInput | TIM_ICInitStruct->ICFilter | TIM_ICInitStruct->ICPrescaler) >> 8U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n MODIFY_REG(TIMx->CCER,\r\n (TIM_CCER_CC2P | TIM_CCER_CC2NP),\r\n ((TIM_ICInitStruct->ICPolarity << 4U) | TIM_CCER_CC2E));\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx input channel 3.\r\n * @param TIMx Timer Instance\r\n * @param TIM_ICInitStruct pointer to the the TIMx input channel 3 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus IC3Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_IC_POLARITY(TIM_ICInitStruct->ICPolarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_ICInitStruct->ICActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_ICInitStruct->ICPrescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_ICInitStruct->ICFilter));\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC3E;\r\n\r\n /* Select the Input and set the filter and the prescaler value */\r\n MODIFY_REG(TIMx->CCMR2,\r\n (TIM_CCMR2_CC3S | TIM_CCMR2_IC3F | TIM_CCMR2_IC3PSC),\r\n (TIM_ICInitStruct->ICActiveInput | TIM_ICInitStruct->ICFilter | TIM_ICInitStruct->ICPrescaler) >> 16U);\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n MODIFY_REG(TIMx->CCER,\r\n (TIM_CCER_CC3P | TIM_CCER_CC3NP),\r\n ((TIM_ICInitStruct->ICPolarity << 8U) | TIM_CCER_CC3E));\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIMx input channel 4.\r\n * @param TIMx Timer Instance\r\n * @param TIM_ICInitStruct pointer to the the TIMx input channel 4 configuration data structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: TIMx registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nstatic ErrorStatus IC4Config(TIM_TypeDef *TIMx, LL_TIM_IC_InitTypeDef *TIM_ICInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(TIMx));\r\n assert_param(IS_LL_TIM_IC_POLARITY(TIM_ICInitStruct->ICPolarity));\r\n assert_param(IS_LL_TIM_ACTIVEINPUT(TIM_ICInitStruct->ICActiveInput));\r\n assert_param(IS_LL_TIM_ICPSC(TIM_ICInitStruct->ICPrescaler));\r\n assert_param(IS_LL_TIM_IC_FILTER(TIM_ICInitStruct->ICFilter));\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC4E;\r\n\r\n /* Select the Input and set the filter and the prescaler value */\r\n MODIFY_REG(TIMx->CCMR2,\r\n (TIM_CCMR2_CC4S | TIM_CCMR2_IC4F | TIM_CCMR2_IC4PSC),\r\n (TIM_ICInitStruct->ICActiveInput | TIM_ICInitStruct->ICFilter | TIM_ICInitStruct->ICPrescaler) >> 8U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n MODIFY_REG(TIMx->CCER,\r\n (TIM_CCER_CC4P | TIM_CCER_CC4NP),\r\n ((TIM_ICInitStruct->ICPolarity << 12U) | TIM_CCER_CC4E));\r\n\r\n return SUCCESS;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* TIM1 || TIM2 || TIM3 || TIM4 || TIM5 || TIM6 || TIM7 || TIM8 || TIM12 || TIM13 || TIM14 || TIM15 || TIM16 || TIM17 || TIM18 || TIM19 || TIM20 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_ll_utils.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f3xx_ll_utils.c\r\n * @author MCD Application Team\r\n * @brief UTILS LL module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f3xx_ll_rcc.h\"\r\n#include \"stm32f3xx_ll_utils.h\"\r\n#include \"stm32f3xx_ll_system.h\"\r\n#include \"stm32f3xx_ll_pwr.h\"\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32F3xx_LL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup UTILS_LL\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup UTILS_LL_Private_Constants\r\n * @{\r\n */\r\n\r\n/* Defines used for PLL range */\r\n#define UTILS_PLL_OUTPUT_MAX 72000000U /*!< Frequency max for PLL output, in Hz */\r\n\r\n/* Defines used for HSE range */\r\n#define UTILS_HSE_FREQUENCY_MIN 4000000U /*!< Frequency min for HSE frequency, in Hz */\r\n#define UTILS_HSE_FREQUENCY_MAX 32000000U /*!< Frequency max for HSE frequency, in Hz */\r\n\r\n/* Defines used for FLASH latency according to SYSCLK Frequency */\r\n#define UTILS_LATENCY1_FREQ 24000000U /*!< SYSCLK frequency to set FLASH latency 1 */\r\n#define UTILS_LATENCY2_FREQ 48000000U /*!< SYSCLK frequency to set FLASH latency 2 */\r\n/**\r\n * @}\r\n */\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup UTILS_LL_Private_Macros\r\n * @{\r\n */\r\n#define IS_LL_UTILS_SYSCLK_DIV(__VALUE__) (((__VALUE__) == LL_RCC_SYSCLK_DIV_1) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_2) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_4) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_8) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_16) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_64) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_128) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_256) \\\r\n || ((__VALUE__) == LL_RCC_SYSCLK_DIV_512))\r\n\r\n#define IS_LL_UTILS_APB1_DIV(__VALUE__) (((__VALUE__) == LL_RCC_APB1_DIV_1) \\\r\n || ((__VALUE__) == LL_RCC_APB1_DIV_2) \\\r\n || ((__VALUE__) == LL_RCC_APB1_DIV_4) \\\r\n || ((__VALUE__) == LL_RCC_APB1_DIV_8) \\\r\n || ((__VALUE__) == LL_RCC_APB1_DIV_16))\r\n\r\n#define IS_LL_UTILS_APB2_DIV(__VALUE__) (((__VALUE__) == LL_RCC_APB2_DIV_1) \\\r\n || ((__VALUE__) == LL_RCC_APB2_DIV_2) \\\r\n || ((__VALUE__) == LL_RCC_APB2_DIV_4) \\\r\n || ((__VALUE__) == LL_RCC_APB2_DIV_8) \\\r\n || ((__VALUE__) == LL_RCC_APB2_DIV_16))\r\n\r\n#define IS_LL_UTILS_PLLMUL_VALUE(__VALUE__) (((__VALUE__) == LL_RCC_PLL_MUL_2) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_3) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_4) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_5) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_6) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_7) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_8) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_9) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_10) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_11) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_12) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_13) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_14) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_15) \\\r\n || ((__VALUE__) == LL_RCC_PLL_MUL_16))\r\n\r\n#define IS_LL_UTILS_PREDIV_VALUE(__VALUE__) (((__VALUE__) == LL_RCC_PREDIV_DIV_1) || ((__VALUE__) == LL_RCC_PREDIV_DIV_2) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_3) || ((__VALUE__) == LL_RCC_PREDIV_DIV_4) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_5) || ((__VALUE__) == LL_RCC_PREDIV_DIV_6) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_7) || ((__VALUE__) == LL_RCC_PREDIV_DIV_8) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_9) || ((__VALUE__) == LL_RCC_PREDIV_DIV_10) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_11) || ((__VALUE__) == LL_RCC_PREDIV_DIV_12) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_13) || ((__VALUE__) == LL_RCC_PREDIV_DIV_14) || \\\r\n ((__VALUE__) == LL_RCC_PREDIV_DIV_15) || ((__VALUE__) == LL_RCC_PREDIV_DIV_16))\r\n\r\n#define IS_LL_UTILS_PLL_FREQUENCY(__VALUE__) ((__VALUE__) <= UTILS_PLL_OUTPUT_MAX)\r\n\r\n\r\n#define IS_LL_UTILS_HSE_BYPASS(__STATE__) (((__STATE__) == LL_UTILS_HSEBYPASS_ON) \\\r\n || ((__STATE__) == LL_UTILS_HSEBYPASS_OFF))\r\n\r\n#define IS_LL_UTILS_HSE_FREQUENCY(__FREQUENCY__) (((__FREQUENCY__) >= UTILS_HSE_FREQUENCY_MIN) && ((__FREQUENCY__) <= UTILS_HSE_FREQUENCY_MAX))\r\n/**\r\n * @}\r\n */\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup UTILS_LL_Private_Functions UTILS Private functions\r\n * @{\r\n */\r\nstatic uint32_t UTILS_GetPLLOutputFrequency(uint32_t PLL_InputFrequency,\r\n LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct);\r\n#if defined(FLASH_ACR_LATENCY)\r\nstatic ErrorStatus UTILS_SetFlashLatency(uint32_t Frequency);\r\n#endif /* FLASH_ACR_LATENCY */\r\nstatic ErrorStatus UTILS_EnablePLLAndSwitchSystem(uint32_t SYSCLK_Frequency, LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct);\r\nstatic ErrorStatus UTILS_PLL_IsBusy(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup UTILS_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup UTILS_LL_EF_DELAY\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function configures the Cortex-M SysTick source to have 1ms time base.\r\n * @note When a RTOS is used, it is recommended to avoid changing the Systick\r\n * configuration by calling this function, for a delay use rather osDelay RTOS service.\r\n * @param HCLKFrequency HCLK frequency in Hz\r\n * @note HCLK frequency can be calculated thanks to RCC helper macro or function @ref LL_RCC_GetSystemClocksFreq\r\n * @retval None\r\n */\r\nvoid LL_Init1msTick(uint32_t HCLKFrequency)\r\n{\r\n /* Use frequency provided in argument */\r\n LL_InitTick(HCLKFrequency, 1000U);\r\n}\r\n\r\n/**\r\n * @brief This function provides accurate delay (in milliseconds) based\r\n * on SysTick counter flag\r\n * @note When a RTOS is used, it is recommended to avoid using blocking delay\r\n * and use rather osDelay service.\r\n * @note To respect 1ms timebase, user should call @ref LL_Init1msTick function which\r\n * will configure Systick to 1ms\r\n * @param Delay specifies the delay time length, in milliseconds.\r\n * @retval None\r\n */\r\nvoid LL_mDelay(uint32_t Delay)\r\n{\r\n __IO uint32_t tmp = SysTick->CTRL; /* Clear the COUNTFLAG first */\r\n /* Add this code to indicate that local variable is not used */\r\n ((void)tmp);\r\n\r\n /* Add a period to guaranty minimum wait */\r\n if (Delay < LL_MAX_DELAY)\r\n {\r\n Delay++;\r\n }\r\n\r\n while (Delay)\r\n {\r\n if ((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) != 0U)\r\n {\r\n Delay--;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup UTILS_EF_SYSTEM\r\n * @brief System Configuration functions\r\n *\r\n @verbatim\r\n ===============================================================================\r\n ##### System Configuration functions #####\r\n ===============================================================================\r\n [..]\r\n System, AHB and APB buses clocks configuration\r\n\r\n (+) The maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 72000000 Hz.\r\n @endverbatim\r\n @internal\r\n Depending on the SYSCLK frequency, the flash latency should be adapted accordingly:\r\n (++) +-----------------------------------------------+\r\n (++) | Latency | SYSCLK clock frequency (MHz) |\r\n (++) |---------------|-------------------------------|\r\n (++) |0WS(1CPU cycle)| 0 < SYSCLK <= 24 |\r\n (++) |---------------|-------------------------------|\r\n (++) |1WS(2CPU cycle)| 24 < SYSCLK <= 48 |\r\n (++) |---------------|-------------------------------|\r\n (++) |2WS(3CPU cycle)| 48 < SYSCLK <= 72 |\r\n (++) +-----------------------------------------------+\r\n @endinternal\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function sets directly SystemCoreClock CMSIS variable.\r\n * @note Variable can be calculated also through SystemCoreClockUpdate function.\r\n * @param HCLKFrequency HCLK frequency in Hz (can be calculated thanks to RCC helper macro)\r\n * @retval None\r\n */\r\nvoid LL_SetSystemCoreClock(uint32_t HCLKFrequency)\r\n{\r\n /* HCLK clock frequency */\r\n SystemCoreClock = HCLKFrequency;\r\n}\r\n\r\n/**\r\n * @brief This function configures system clock with HSI as clock source of the PLL\r\n * @note The application need to ensure that PLL is disabled.\r\n * @note Function is based on the following formula:\r\n * - PLL output frequency = ((HSI frequency / PREDIV) * PLLMUL)\r\n * - PREDIV: Set to 2 for few devices\r\n * - PLLMUL: The application software must set correctly the PLL multiplication factor to \r\n * not exceed 72MHz\r\n * @note FLASH latency can be modified through this function. \r\n * @param UTILS_PLLInitStruct pointer to a @ref LL_UTILS_PLLInitTypeDef structure that contains\r\n * the configuration information for the PLL.\r\n * @param UTILS_ClkInitStruct pointer to a @ref LL_UTILS_ClkInitTypeDef structure that contains\r\n * the configuration information for the BUS prescalers.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: Max frequency configuration done\r\n * - ERROR: Max frequency configuration not done\r\n */\r\nErrorStatus LL_PLL_ConfigSystemClock_HSI(LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct,\r\n LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n uint32_t pllfreq = 0U;\r\n\r\n /* Check if one of the PLL is enabled */\r\n if (UTILS_PLL_IsBusy() == SUCCESS)\r\n {\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n /* Check PREDIV value */\r\n assert_param(IS_LL_UTILS_PREDIV_VALUE(UTILS_PLLInitStruct->PLLDiv));\r\n#else\r\n /* Force PREDIV value to 2 */\r\n UTILS_PLLInitStruct->Prediv = LL_RCC_PREDIV_DIV_2;\r\n#endif /*RCC_PLLSRC_PREDIV1_SUPPORT*/\r\n /* Calculate the new PLL output frequency */\r\n pllfreq = UTILS_GetPLLOutputFrequency(HSI_VALUE, UTILS_PLLInitStruct);\r\n\r\n /* Enable HSI if not enabled */\r\n if (LL_RCC_HSI_IsReady() != 1U)\r\n {\r\n LL_RCC_HSI_Enable();\r\n while (LL_RCC_HSI_IsReady() != 1U)\r\n {\r\n /* Wait for HSI ready */\r\n }\r\n }\r\n\r\n /* Configure PLL */\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n LL_RCC_PLL_ConfigDomain_SYS(LL_RCC_PLLSOURCE_HSI, UTILS_PLLInitStruct->PLLMul, UTILS_PLLInitStruct->PLLDiv);\r\n#else\r\n LL_RCC_PLL_ConfigDomain_SYS(LL_RCC_PLLSOURCE_HSI_DIV_2, UTILS_PLLInitStruct->PLLMul);\r\n#endif /*RCC_PLLSRC_PREDIV1_SUPPORT*/\r\n\r\n /* Enable PLL and switch system clock to PLL */\r\n status = UTILS_EnablePLLAndSwitchSystem(pllfreq, UTILS_ClkInitStruct);\r\n }\r\n else\r\n {\r\n /* Current PLL configuration cannot be modified */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief This function configures system clock with HSE as clock source of the PLL\r\n * @note The application need to ensure that PLL is disabled.\r\n * @note Function is based on the following formula:\r\n * - PLL output frequency = ((HSI frequency / PREDIV) * PLLMUL)\r\n * - PREDIV: Set to 2 for few devices\r\n * - PLLMUL: The application software must set correctly the PLL multiplication factor to \r\n * not exceed @ref UTILS_PLL_OUTPUT_MAX\r\n * @note FLASH latency can be modified through this function. \r\n * @param HSEFrequency Value between Min_Data = 4000000 and Max_Data = 32000000\r\n * @param HSEBypass This parameter can be one of the following values:\r\n * @arg @ref LL_UTILS_HSEBYPASS_ON\r\n * @arg @ref LL_UTILS_HSEBYPASS_OFF\r\n * @param UTILS_PLLInitStruct pointer to a @ref LL_UTILS_PLLInitTypeDef structure that contains\r\n * the configuration information for the PLL.\r\n * @param UTILS_ClkInitStruct pointer to a @ref LL_UTILS_ClkInitTypeDef structure that contains\r\n * the configuration information for the BUS prescalers.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: Max frequency configuration done\r\n * - ERROR: Max frequency configuration not done\r\n */\r\nErrorStatus LL_PLL_ConfigSystemClock_HSE(uint32_t HSEFrequency, uint32_t HSEBypass,\r\n LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct, LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n uint32_t pllfreq = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_LL_UTILS_HSE_FREQUENCY(HSEFrequency));\r\n assert_param(IS_LL_UTILS_HSE_BYPASS(HSEBypass));\r\n\r\n /* Check if one of the PLL is enabled */\r\n if (UTILS_PLL_IsBusy() == SUCCESS)\r\n {\r\n /* Check PREDIV value */\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n assert_param(IS_LL_UTILS_PREDIV_VALUE(UTILS_PLLInitStruct->PLLDiv));\r\n#else\r\n assert_param(IS_LL_UTILS_PREDIV_VALUE(UTILS_PLLInitStruct->Prediv));\r\n#endif /*RCC_PLLSRC_PREDIV1_SUPPORT*/\r\n\r\n /* Calculate the new PLL output frequency */\r\n pllfreq = UTILS_GetPLLOutputFrequency(HSEFrequency, UTILS_PLLInitStruct);\r\n\r\n /* Enable HSE if not enabled */\r\n if (LL_RCC_HSE_IsReady() != 1U)\r\n {\r\n /* Check if need to enable HSE bypass feature or not */\r\n if (HSEBypass == LL_UTILS_HSEBYPASS_ON)\r\n {\r\n LL_RCC_HSE_EnableBypass();\r\n }\r\n else\r\n {\r\n LL_RCC_HSE_DisableBypass();\r\n }\r\n\r\n /* Enable HSE */\r\n LL_RCC_HSE_Enable();\r\n while (LL_RCC_HSE_IsReady() != 1U)\r\n {\r\n /* Wait for HSE ready */\r\n }\r\n }\r\n\r\n /* Configure PLL */\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n LL_RCC_PLL_ConfigDomain_SYS(LL_RCC_PLLSOURCE_HSE, UTILS_PLLInitStruct->PLLMul, UTILS_PLLInitStruct->PLLDiv);\r\n#else\r\n LL_RCC_PLL_ConfigDomain_SYS((RCC_CFGR_PLLSRC_HSE_PREDIV | UTILS_PLLInitStruct->Prediv), UTILS_PLLInitStruct->PLLMul);\r\n#endif /*RCC_PLLSRC_PREDIV1_SUPPORT*/\r\n\r\n /* Enable PLL and switch system clock to PLL */\r\n status = UTILS_EnablePLLAndSwitchSystem(pllfreq, UTILS_ClkInitStruct);\r\n }\r\n else\r\n {\r\n /* Current PLL configuration cannot be modified */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup UTILS_LL_Private_Functions\r\n * @{\r\n */\r\n/**\r\n * @brief Update number of Flash wait states in line with new frequency and current\r\n voltage range.\r\n * @param Frequency SYSCLK frequency\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: Latency has been modified\r\n * - ERROR: Latency cannot be modified\r\n */\r\n#if defined(FLASH_ACR_LATENCY)\r\nstatic ErrorStatus UTILS_SetFlashLatency(uint32_t Frequency)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n uint32_t latency = LL_FLASH_LATENCY_0; /* default value 0WS */\r\n\r\n /* Frequency cannot be equal to 0 */\r\n if (Frequency == 0U)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n if (Frequency > UTILS_LATENCY2_FREQ)\r\n {\r\n /* 48 < SYSCLK <= 72 => 2WS (3 CPU cycles) */\r\n latency = LL_FLASH_LATENCY_2;\r\n }\r\n else\r\n {\r\n if (Frequency > UTILS_LATENCY1_FREQ)\r\n {\r\n /* 24 < SYSCLK <= 48 => 1WS (2 CPU cycles) */\r\n latency = LL_FLASH_LATENCY_1;\r\n }\r\n /* else SYSCLK < 24MHz default LL_FLASH_LATENCY_0 0WS */\r\n }\r\n\r\n LL_FLASH_SetLatency(latency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if (LL_FLASH_GetLatency() != latency)\r\n {\r\n status = ERROR;\r\n }\r\n }\r\n return status;\r\n}\r\n#endif /* FLASH_ACR_LATENCY */\r\n\r\n/**\r\n * @brief Function to check that PLL can be modified\r\n * @param PLL_InputFrequency PLL input frequency (in Hz)\r\n * @param UTILS_PLLInitStruct pointer to a @ref LL_UTILS_PLLInitTypeDef structure that contains\r\n * the configuration information for the PLL.\r\n * @retval PLL output frequency (in Hz)\r\n */\r\nstatic uint32_t UTILS_GetPLLOutputFrequency(uint32_t PLL_InputFrequency, LL_UTILS_PLLInitTypeDef *UTILS_PLLInitStruct)\r\n{\r\n uint32_t pllfreq = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_LL_UTILS_PLLMUL_VALUE(UTILS_PLLInitStruct->PLLMul));\r\n\r\n /* Check different PLL parameters according to RM */\r\n /* The application software must set correctly the PLL multiplication factor to \r\n not exceed @ref UTILS_PLL_OUTPUT_MAX */\r\n#if defined(RCC_PLLSRC_PREDIV1_SUPPORT)\r\n pllfreq = __LL_RCC_CALC_PLLCLK_FREQ(PLL_InputFrequency, UTILS_PLLInitStruct->PLLMul, UTILS_PLLInitStruct->PLLDiv);\r\n#else\r\n pllfreq = __LL_RCC_CALC_PLLCLK_FREQ(PLL_InputFrequency / (UTILS_PLLInitStruct->Prediv + 1U), UTILS_PLLInitStruct->PLLMul);\r\n#endif /*RCC_PLLSRC_PREDIV1_SUPPORT*/\r\n assert_param(IS_LL_UTILS_PLL_FREQUENCY(pllfreq));\r\n\r\n return pllfreq;\r\n}\r\n\r\n/**\r\n * @brief Function to check that PLL can be modified\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: PLL modification can be done\r\n * - ERROR: PLL is busy\r\n */\r\nstatic ErrorStatus UTILS_PLL_IsBusy(void)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check if PLL is busy*/\r\n if (LL_RCC_PLL_IsReady() != 0U)\r\n {\r\n /* PLL configuration cannot be modified */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Function to enable PLL and switch system clock to PLL\r\n * @param SYSCLK_Frequency SYSCLK frequency\r\n * @param UTILS_ClkInitStruct pointer to a @ref LL_UTILS_ClkInitTypeDef structure that contains\r\n * the configuration information for the BUS prescalers.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: No problem to switch system to PLL\r\n * - ERROR: Problem to switch system to PLL\r\n */\r\nstatic ErrorStatus UTILS_EnablePLLAndSwitchSystem(uint32_t SYSCLK_Frequency, LL_UTILS_ClkInitTypeDef *UTILS_ClkInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n uint32_t sysclk_frequency_current = 0U;\r\n\r\n assert_param(IS_LL_UTILS_SYSCLK_DIV(UTILS_ClkInitStruct->AHBCLKDivider));\r\n assert_param(IS_LL_UTILS_APB1_DIV(UTILS_ClkInitStruct->APB1CLKDivider));\r\n assert_param(IS_LL_UTILS_APB2_DIV(UTILS_ClkInitStruct->APB2CLKDivider));\r\n\r\n /* Calculate current SYSCLK frequency */\r\n sysclk_frequency_current = (SystemCoreClock << AHBPrescTable[LL_RCC_GetAHBPrescaler() >> RCC_POSITION_HPRE]);\r\n\r\n /* Increasing the number of wait states because of higher CPU frequency */\r\n if (sysclk_frequency_current < SYSCLK_Frequency)\r\n {\r\n /* Set FLASH latency to highest latency */\r\n status = UTILS_SetFlashLatency(SYSCLK_Frequency);\r\n }\r\n\r\n /* Update system clock configuration */\r\n if (status == SUCCESS)\r\n {\r\n /* Enable PLL */\r\n LL_RCC_PLL_Enable();\r\n while (LL_RCC_PLL_IsReady() != 1U)\r\n {\r\n /* Wait for PLL ready */\r\n }\r\n\r\n /* Sysclk activation on the main PLL */\r\n LL_RCC_SetAHBPrescaler(UTILS_ClkInitStruct->AHBCLKDivider);\r\n LL_RCC_SetSysClkSource(LL_RCC_SYS_CLKSOURCE_PLL);\r\n while (LL_RCC_GetSysClkSource() != LL_RCC_SYS_CLKSOURCE_STATUS_PLL)\r\n {\r\n /* Wait for system clock switch to PLL */\r\n }\r\n\r\n /* Set APB1 & APB2 prescaler*/\r\n LL_RCC_SetAPB1Prescaler(UTILS_ClkInitStruct->APB1CLKDivider);\r\n LL_RCC_SetAPB2Prescaler(UTILS_ClkInitStruct->APB2CLKDivider);\r\n }\r\n\r\n /* Decreasing the number of wait states because of lower CPU frequency */\r\n if (sysclk_frequency_current > SYSCLK_Frequency)\r\n {\r\n /* Set FLASH latency to lowest latency */\r\n status = UTILS_SetFlashLatency(SYSCLK_Frequency);\r\n }\r\n\r\n /* Update SystemCoreClock variable */\r\n if (status == SUCCESS)\r\n {\r\n LL_SetSystemCoreClock(__LL_RCC_CALC_HCLK_FREQ(SYSCLK_Frequency, UTILS_ClkInitStruct->AHBCLKDivider));\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/2OPFM/firmware/_archive/2OPFM_2020/STM32F334K8TX_FLASH.ld", "content": "/*\n******************************************************************************\n**\n** File : LinkerScript.ld\n**\n** Author\t\t: Auto-generated by STM32CubeIDE\n**\n** Abstract : Linker script for STM32F334K8Tx Device from stm32f3 series\n** 64Kbytes FLASH\n** 4Kbytes CCMRAM\n** 12Kbytes RAM\n**\n** Set heap size, stack size and stack location according\n** to application requirements.\n**\n** Set memory bank area and size if external memory is used.\n**\n** Target : STMicroelectronics STM32\n**\n** Distribution: The file is distributed as is without any warranty\n** of any kind.\n**\n*****************************************************************************\n** @attention\n**\n**

© COPYRIGHT(c) 2020 STMicroelectronics

\n**\n** Redistribution and use in source and binary forms, with or without modification,\n** are permitted provided that the following conditions are met:\n** 1. Redistributions of source code must retain the above copyright notice,\n** this list of conditions and the following disclaimer.\n** 2. Redistributions in binary form must reproduce the above copyright notice,\n** this list of conditions and the following disclaimer in the documentation\n** and/or other materials provided with the distribution.\n** 3. Neither the name of STMicroelectronics nor the names of its contributors\n** may be used to endorse or promote products derived from this software\n** without specific prior written permission.\n**\n** THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\n** AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\n** IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE\n** DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE\n** FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\n** DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR\n** SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\n** CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,\n** OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\n** OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\n**\n*****************************************************************************\n*/\n\n/* Entry Point */\nENTRY(Reset_Handler)\n\n/* Highest address of the user mode stack */\n_estack = ORIGIN(RAM) + LENGTH(RAM);\t/* end of \"RAM\" Ram type memory */\n\n_Min_Heap_Size = 0x200 ;\t/* required amount of heap */\n_Min_Stack_Size = 0x400 ;\t/* required amount of stack */\n\n/* Memories definition */\nMEMORY\n{\n CCMRAM (xrw) : ORIGIN = 0x10000000, LENGTH = 4K\n RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 12K\n FLASH (rx) : ORIGIN = 0x8000000, LENGTH = 64K\n}\n\n/* Sections */\nSECTIONS\n{\n /* The startup code into \"FLASH\" Rom type memory */\n .isr_vector :\n {\n . = ALIGN(4);\n KEEP(*(.isr_vector)) /* Startup code */\n . = ALIGN(4);\n } >FLASH\n\n /* The program code and other data into \"FLASH\" Rom type memory */\n .text :\n {\n . = ALIGN(4);\n *(.text) /* .text sections (code) */\n *(.text*) /* .text* sections (code) */\n *(.glue_7) /* glue arm to thumb code */\n *(.glue_7t) /* glue thumb to arm code */\n *(.eh_frame)\n\n KEEP (*(.init))\n KEEP (*(.fini))\n\n . = ALIGN(4);\n _etext = .; /* define a global symbols at end of code */\n } >FLASH\n\n /* Constant data into \"FLASH\" Rom type memory */\n .rodata :\n {\n . = ALIGN(4);\n *(.rodata) /* .rodata sections (constants, strings, etc.) */\n *(.rodata*) /* .rodata* sections (constants, strings, etc.) */\n . = ALIGN(4);\n } >FLASH\n\n .ARM.extab : { \n . = ALIGN(4);\n *(.ARM.extab* .gnu.linkonce.armextab.*)\n . = ALIGN(4);\n } >FLASH\n \n .ARM : {\n . = ALIGN(4);\n __exidx_start = .;\n *(.ARM.exidx*)\n __exidx_end = .;\n . = ALIGN(4);\n } >FLASH\n\n .preinit_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__preinit_array_start = .);\n KEEP (*(.preinit_array*))\n PROVIDE_HIDDEN (__preinit_array_end = .);\n . = ALIGN(4);\n } >FLASH\n \n .init_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__init_array_start = .);\n KEEP (*(SORT(.init_array.*)))\n KEEP (*(.init_array*))\n PROVIDE_HIDDEN (__init_array_end = .);\n . = ALIGN(4);\n } >FLASH\n \n .fini_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__fini_array_start = .);\n KEEP (*(SORT(.fini_array.*)))\n KEEP (*(.fini_array*))\n PROVIDE_HIDDEN (__fini_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n /* Used by the startup to initialize data */\n _sidata = LOADADDR(.data);\n\n /* Initialized data sections into \"RAM\" Ram type memory */\n .data : \n {\n . = ALIGN(4);\n _sdata = .; /* create a global symbol at data start */\n *(.data) /* .data sections */\n *(.data*) /* .data* sections */\n\n . = ALIGN(4);\n _edata = .; /* define a global symbol at data end */\n \n } >RAM AT> FLASH\n\n /* Uninitialized data section into \"RAM\" Ram type memory */\n . = ALIGN(4);\n .bss :\n {\n /* This is used by the startup in order to initialize the .bss section */\n _sbss = .; /* define a global symbol at bss start */\n __bss_start__ = _sbss;\n *(.bss)\n *(.bss*)\n *(COMMON)\n\n . = ALIGN(4);\n _ebss = .; /* define a global symbol at bss end */\n __bss_end__ = _ebss;\n } >RAM\n\n /* User_heap_stack section, used to check that there is enough \"RAM\" Ram type memory left */\n ._user_heap_stack :\n {\n . = ALIGN(8);\n PROVIDE ( end = . );\n PROVIDE ( _end = . );\n . = . + _Min_Heap_Size;\n . = . + _Min_Stack_Size;\n . = ALIGN(8);\n } >RAM\n\n /* Remove information from the compiler libraries */\n /DISCARD/ :\n {\n libc.a ( * )\n libm.a ( * )\n libgcc.a ( * )\n }\n\n .ARM.attributes 0 : { *(.ARM.attributes) }\n}\n" }, { "path": "Production Modules/2OPFM/jlcpcb/2OPFM_REV5_JLCBOM.csv", "content": "Comment,Designator,Footprint,JLCPCB Part #\r\nCJ431,D8,SOT23,C3113\r\n100nf50V0603,\"C5,C6,C7,C8,C11,C12,C13,C16,C18,C19,C20,C22,C28\",0603CAP,C14663\r\nMCP6002,\"U2,U10\",SOIC-8/150mil,C444396\r\nSTM32G431KBU3,U4,QFN50P500X500X60-33N,C1341901\r\n100k1%0603,\"R1,R3,R7,R13,R14,R16\",0603RES,C25803\r\nEUROPWR-10p,J1,10P_euro_power,C492422\r\n100p0603,C14,0603CAP,C14858\r\n10uF1206,\"C3,C15,C21\",CAP_1206,C13585\r\nAMS1117-3.3,U15,SOT223-4,C6186\r\n2PHDR,J8,HDR-1x2T/2.54/5x2,C234182\r\n100k0.1%0603,R17,0603RES,C335088\r\n1k1%0603,\"R5,R6,R18,R19,R23,R27\",0603RES,C21190\r\n60.4k1%0603,\"R20,R26\",0603RES,C844800\r\n33k1%0603,\"R4,R24\",0603RES,C269485\r\nTL072,U3,SOIC-8/150mil,C5157710\r\nMMBT3904,Q1,SOT23,C7420353\r\n1n0603,\"C10,C17,C23\",0603CAP,C1588\r\n10k1%0603,\"R8,R21,R25,R43,R44\",0603RES,C3152123\r\n1N4148WS,\"D1,D2,D10,D11\",SOD-323,C2128\r\n33k0.1%0603,R15,0603RES,C705768\r\nWQP-WQP518MA,\"J2, J4, J5, J6, J7\",WQP-WQP518MA,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,\"R9, R10\",VerticalPot,\r\nPTA2043-2015DPB103,\"R11, R12\",20mmSlider,\r\nVAOL-3LAE2,D5,3mm LED ," }, { "path": "Production Modules/2OPFM/jlcpcb/2OPFM_REV5_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC3,24.765,18.097,Bottom,180.0\r\nC5,14.763,101.441,Bottom,0.0\r\nC6,18.891,93.345,Bottom,0.0\r\nC7,19.368,63.183,Bottom,180.0\r\nC8,19.685,60.007,Bottom,90.0\r\nC10,9.684,72.39,Bottom,270.0\r\nC11,21.272,46.775,Bottom,0.0\r\nC12,10.002,84.875,Bottom,180.0\r\nC13,10.795,55.721,Bottom,90.0\r\nC14,26.352,97.472,Bottom,90.0\r\nC15,24.765,27.622,Bottom,0.0\r\nC16,14.764,76.041,Bottom,180.0\r\nC17,19.845,75.18,Bottom,270.0\r\nC18,6.089,46.673,Bottom,0.0\r\nC19,22.123,8.89,Bottom,0.0\r\nC20,6.668,11.43,Bottom,180.0\r\nC21,6.35,25.082,Bottom,0.0\r\nC22,7.2,8.89,Bottom,0.0\r\nC23,6.191,81.439,Bottom,270.0\r\nC28,6.033,28.734,Bottom,180.0\r\nD1,6.974,92.551,Bottom,0.0\r\nD2,26.194,89.376,Bottom,0.0\r\nD5,6.985,96.52,Top,180.0\r\nD8,16.351,85.09,Bottom,180.0\r\nD10,20.003,27.94,Bottom,180.0\r\nD11,20.002,17.78,Bottom,0.0\r\nJ1,14.605,22.543,Bottom,180.0\r\nJ2,22.225,80.721,Top,180.0\r\nJ3,14.605,42.227,Bottom,270.0\r\nJ4,22.225,95.961,Top,180.0\r\nJ5,22.225,65.481,Top,180.0\r\nJ6,6.985,65.481,Top,180.0\r\nJ7,6.985,80.721,Top,180.0\r\nJ8,2.699,59.372,Bottom,90.0\r\nQ1,26.194,86.519,Bottom,270.0\r\nR1,26.193,92.075,Bottom,0.0\r\nR3,6.032,88.582,Bottom,0.0\r\nR4,3.493,81.439,Bottom,270.0\r\nR5,6.191,57.626,Bottom,0.0\r\nR6,8.255,100.012,Bottom,90.0\r\nR7,18.891,82.13,Bottom,90.0\r\nR8,11.748,87.948,Bottom,270.0\r\nR9,22.225,49.607,Top,0.0\r\nR10,6.985,49.607,Top,0.0\r\nR11,22.225,22.86,Top,90.0\r\nR12,6.985,22.86,Top,90.0\r\nR13,25.4,72.708,Bottom,270.0\r\nR14,24.606,82.073,Bottom,90.0\r\nR15,4.445,72.549,Bottom,270.0\r\nR16,21.749,82.073,Bottom,90.0\r\nR17,4.445,68.422,Bottom,270.0\r\nR18,18.732,89.852,Bottom,90.0\r\nR19,16.668,89.059,Bottom,0.0\r\nR20,23.495,97.472,Bottom,90.0\r\nR21,13.177,54.293,Bottom,180.0\r\nR23,19.05,101.283,Bottom,180.0\r\nR24,25.4,76.2,Bottom,270.0\r\nR25,21.465,66.62,Bottom,270.0\r\nR26,23.815,67.49,Bottom,0.0\r\nR27,4.265,101.38,Bottom,180.0\r\nR43,18.891,85.408,Bottom,270.0\r\nR44,17.938,87.63,Bottom,0.0\r\nU2,11.746,81.28,Bottom,180.0\r\nU3,16.669,97.314,Bottom,0.0\r\nU4,15.716,59.531,Bottom,0.0\r\nU10,14.605,72.39,Bottom,180.0\r\nU15,5.715,18.415,Bottom,90.0" }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_2022_NOTES.txt", "content": "2OPFM 2022 NOTES \n\nMain thing, C13 is now a 1k resistor. it was in series with the current limiting resistor for the output led, leftover from when that signal was AC coupled. it's way better as a 1k. " }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_REV3_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）,\r\n100nf 50V 0603,\"C1, C2, C4, C5, C6, C11, C12, C16, C18, C19, C20, C22, C28\",0603 CAP,,\r\n10uF 1206,\"C3, C15, C21\",CAP_1206,,\r\n*RST*,C9,0603 CAP,,\r\n1n 0603,\"C10, C17, C23\",0603 CAP,,\r\n100p 0603 ,C14,0603 CAP,,\r\n1N4148WS,\"D1, D2, D10, D11\",SOD-323,,\r\nVAOL-3MAE2,D5,LEDT1,,\r\nLM4040-5V,D12,SOT23,,\r\nEUROPWR-10p,J1,10P_euro_power,,\r\nWQP-PJ398SM,J2,Thonkiconn Jack,,\r\nC37208,J3,HDR-1x6T/2.54/15x2,,\r\nWQP-PJ398SM,J4,Thonkiconn Jack,,\r\nWQP-PJ398SM,J5,Thonkiconn Jack,,\r\nWQP-PJ398SM,J6,Thonkiconn Jack,,\r\nWQP-PJ398SM,J7,Thonkiconn Jack,,\r\nMMBT3904,Q1,SOT23,,\r\n100kΩ 0603 ,\"R1, R3, R7, R13, R14, R16, R17\",0603 RES,,\r\n10kΩ 0603,\"R2, R8, R19, R25\",0603 RES,,\r\n33kΩ 0603,\"R4, R15, R24\",0603 RES,,\r\n1kΩ 0603,\"R6, R23, C13\",0603 RES,,\r\nRV09AF-40-20K-B10K,R9,EVUF,,\r\nRV09AF-40-20K-B10K,R10,EVUF,,\r\nPTA2053-2015DPB103,R11,PTA2043,,\r\nPTA2053-2015DPB103,R12,PTA2043,,\r\n60.04kΩ 0603,\"R20, R26\",0603 RES,,\r\nMCP6002-I/SN,\"U2, U10\",SOIC-8/150mil,,\r\nTL072D,U3,SOIC-8/150mil,,\r\nSTM32F334K8,U5,QFP-32/9x9x0.8,,\r\n1117 3.3V,U15,SOT223-4,," }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_REV3_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,15.716,66.357,Bottom,90.0\r\nC2,20.955,53.975,Bottom,180.0\r\nC3,25.4,18.098,Bottom,180.0\r\nC4,10.477,65.087,Bottom,0.0\r\nC5,15.398,101.441,Bottom,0.0\r\nC6,19.526,93.345,Bottom,0.0\r\nC9,14.129,66.357,Bottom,90.0\r\nC10,10.319,72.39,Bottom,270.0\r\nC11,21.907,46.775,Bottom,0.0\r\nC12,10.637,84.875,Bottom,180.0\r\nC13,4.901,101.38,Bottom,180.0\r\nC14,26.988,97.472,Bottom,90.0\r\nC15,25.4,27.623,Bottom,0.0\r\nC16,15.399,76.041,Bottom,180.0\r\nC17,20.48,75.18,Bottom,270.0\r\nC18,6.724,46.672,Bottom,0.0\r\nC19,22.758,8.89,Bottom,0.0\r\nC20,7.303,11.43,Bottom,180.0\r\nC21,6.985,25.082,Bottom,0.0\r\nC22,7.835,8.89,Bottom,0.0\r\nC23,6.826,81.439,Bottom,270.0\r\nC28,6.668,28.734,Bottom,180.0\r\nD1,7.609,92.551,Bottom,0.0\r\nD2,26.829,89.376,Bottom,0.0\r\nD5,7.62,96.52,Top,180.0\r\nD10,20.638,27.94,Bottom,180.0\r\nD11,20.637,17.78,Bottom,0.0\r\nD12,15.875,87.789,Bottom,180.0\r\nJ1,15.24,22.543,Bottom,180.0\r\nJ2,22.86,80.721,Top,180.0\r\nJ3,15.24,42.227,Bottom,270.0\r\nJ4,22.86,95.961,Top,180.0\r\nJ5,22.86,65.481,Top,180.0\r\nJ6,7.62,65.481,Top,180.0\r\nJ7,7.62,80.721,Top,180.0\r\nQ1,26.829,86.519,Bottom,270.0\r\nR1,26.828,92.075,Bottom,0.0\r\nR2,3.651,59.214,Bottom,270.0\r\nR3,6.667,88.582,Bottom,0.0\r\nR4,4.128,81.439,Bottom,270.0\r\nR6,8.89,100.012,Bottom,90.0\r\nR7,19.526,82.13,Bottom,90.0\r\nR8,12.383,87.948,Bottom,270.0\r\nR9,22.86,49.607,Top,0.0\r\nR10,7.62,49.607,Top,0.0\r\nR11,22.86,22.86,Top,90.0\r\nR12,7.62,22.86,Top,90.0\r\nR13,26.035,72.708,Bottom,270.0\r\nR14,25.241,82.073,Bottom,90.0\r\nR15,5.08,72.549,Bottom,270.0\r\nR16,22.384,82.073,Bottom,90.0\r\nR17,5.08,68.422,Bottom,270.0\r\nR19,20.479,87.788,Bottom,90.0\r\nR20,24.13,97.472,Bottom,90.0\r\nR23,19.685,101.282,Bottom,180.0\r\nR24,26.035,76.2,Bottom,270.0\r\nR25,22.1,66.62,Bottom,270.0\r\nR26,24.45,67.49,Bottom,0.0\r\nU2,12.381,81.28,Bottom,180.0\r\nU3,17.304,97.314,Bottom,0.0\r\nU5,15.24,58.738,Bottom,270.0\r\nU10,15.24,72.39,Bottom,180.0\r\nU15,6.35,18.415,Bottom,90.0" }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_REV4_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）,\r\n100nf 50V,\"C1, C2, C4, C5, C6, C11, C12, C16, C18, C19, C20, C22, C28\",0603 CAP,,\r\n10uF,\"C3, C15, C21\",CAP_1206,,\r\n*RST*,C9,0603 CAP,,\r\n1n,\"C10, C17, C23\",0603 CAP,,\r\n100p,C14,0603 CAP,,\r\n1N4148WS,\"D1, D2, D10, D11\",SOD-323,,\r\nVAOL-3MAE2,D5,LEDT1,,\r\nLM4040-5V,D12,SOT23,,\r\nEUROPWR-10p,J1,10P_euro_power,,\r\nWQP-WQP518MA,J2,Thonkiconn Jack,,\r\nC37208,J3,HDR-1x6T/2.54/15x2,,\r\nWQP-WQP518MA,J4,Thonkiconn Jack,,\r\nWQP-WQP518MA,J5,Thonkiconn Jack,,\r\nWQP-WQP518MA,J6,Thonkiconn Jack,,\r\nWQP-WQP518MA,J7,Thonkiconn Jack,,\r\nMMBT3904,Q1,SOT23,,\r\n100k 1% 0603,\"R1, R3, R7, R13, R14, R16, R17\",0603 RES,,\r\n10k 1% 0603,\"R2, R8, R19, R25\",0603 RES,,\r\n33k 1% 0603,\"R4, R15, R24\",0603 RES,,\r\n1k 1% 0603,\"R6, R23, R27\",0603 RES,,\r\n\"R0904N-B10k, L-25 KQ\",R9,EVUF,,\r\n\"R0904N-B10k, L-25 KQ\",R10,EVUF,,\r\nPTA2053-2015DPB103,R11,PTA2043,,\r\nPTA2053-2015DPB103,R12,PTA2043,,\r\n60.4k 1% 0603,\"R20, R26\",0603 RES,,\r\nMCP6002-I/SN,\"U2, U10\",SOIC-8/150mil,,\r\nTL072D,U3,SOIC-8/150mil,,\r\nSTM32F334K8,U5,QFP-32/9x9x0.8,,\r\n1117 3.3V,U15,SOT223-4,," }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_REV4_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,15.716,66.357,Bottom,90.0\r\nC2,20.955,53.975,Bottom,180.0\r\nC3,25.4,18.098,Bottom,180.0\r\nC4,10.477,65.087,Bottom,0.0\r\nC5,15.398,101.441,Bottom,0.0\r\nC6,19.526,93.345,Bottom,0.0\r\nC9,14.129,66.357,Bottom,90.0\r\nC10,10.319,72.39,Bottom,270.0\r\nC11,21.907,46.775,Bottom,0.0\r\nC12,10.637,84.875,Bottom,180.0\r\nC14,26.988,97.472,Bottom,90.0\r\nC15,25.4,27.623,Bottom,0.0\r\nC16,15.399,76.041,Bottom,180.0\r\nC17,20.48,75.18,Bottom,270.0\r\nC18,6.724,46.672,Bottom,0.0\r\nC19,22.758,8.89,Bottom,0.0\r\nC20,7.303,11.43,Bottom,180.0\r\nC21,6.985,25.082,Bottom,0.0\r\nC22,7.835,8.89,Bottom,0.0\r\nC23,6.826,81.439,Bottom,270.0\r\nC28,6.668,28.734,Bottom,180.0\r\nD1,7.609,92.551,Bottom,0.0\r\nD2,26.829,89.376,Bottom,0.0\r\nD5,7.62,96.52,Top,180.0\r\nD10,20.638,27.94,Bottom,180.0\r\nD11,20.637,17.78,Bottom,0.0\r\nD12,15.875,87.789,Bottom,180.0\r\nJ1,15.24,22.543,Bottom,180.0\r\nJ2,22.86,80.721,Top,180.0\r\nJ3,15.24,42.227,Bottom,270.0\r\nJ4,22.86,95.961,Top,180.0\r\nJ5,22.86,65.481,Top,180.0\r\nJ6,7.62,65.481,Top,180.0\r\nJ7,7.62,80.721,Top,180.0\r\nQ1,26.829,86.519,Bottom,270.0\r\nR1,26.828,92.075,Bottom,0.0\r\nR2,3.651,59.214,Bottom,270.0\r\nR3,6.667,88.582,Bottom,0.0\r\nR4,4.128,81.439,Bottom,270.0\r\nR6,8.89,100.012,Bottom,90.0\r\nR7,19.526,82.13,Bottom,90.0\r\nR8,12.383,87.948,Bottom,270.0\r\nR9,22.86,49.607,Top,0.0\r\nR10,7.62,49.607,Top,0.0\r\nR11,22.86,22.86,Top,90.0\r\nR12,7.62,22.86,Top,90.0\r\nR13,26.035,72.708,Bottom,270.0\r\nR14,25.241,82.073,Bottom,90.0\r\nR15,5.08,72.549,Bottom,270.0\r\nR16,22.384,82.073,Bottom,90.0\r\nR17,5.08,68.422,Bottom,270.0\r\nR19,20.479,87.788,Bottom,90.0\r\nR20,24.13,97.472,Bottom,90.0\r\nR23,19.685,101.282,Bottom,180.0\r\nR24,26.035,76.2,Bottom,270.0\r\nR25,22.1,66.62,Bottom,270.0\r\nR26,24.45,67.49,Bottom,0.0\r\nR27,4.901,101.38,Bottom,180.0\r\nU2,12.381,81.28,Bottom,180.0\r\nU3,17.304,97.314,Bottom,0.0\r\nU5,15.24,58.738,Bottom,270.0\r\nU10,15.24,72.39,Bottom,180.0\r\nU15,6.35,18.415,Bottom,90.0" }, { "path": "Production Modules/2OPFM/jlcpcb/_archive/2OPFM_REV5_JLCBOM.csv", "content": "#,Comment,Designator,Footprint\r\n1,10uF 1206,\"C3, C15, C21\",CAP_1206\r\n2,100nf 50V 0603,\"C5, C6, C7, C8, C11, C12, C13, C16, C18, C19, C20, C22, C28\",0603 CAP\r\n4,1n 0603,\"C10, C17, C23\",0603 CAP\r\n5,100p 0603,C14,0603 CAP\r\n7,1N4148WS,\"D1, D2, D10, D11\",SOD-323\r\n8,VAOL-3MAE2,D5,LEDT1\r\n9,CJ431,D8,SOT23\r\n10,EUROPWR-10p,J1,10P_euro_power\r\n11,WQP-PJ398SM,\"J2, J4, J5, J6, J7\",Thonkiconn Jack\r\n12,C37208,J3,HDR-1x6T/2.54/15x2\r\n17,2PHDR,J8,HDR-1x2T/2.54/5x2\r\n18,MMBT3904,Q1,SOT23\r\n19,100k 1% 0603,\"R1, R3, R7, R13, R14, R16\",0603 RES\r\n20,33k 1% 0603,\"R4, R24\",0603 RES\r\n21,1k 1% 0603,\"R5, R6, R18, R19, R23, R27\",0603 RES\r\n22,10k 1% 0603,\"R8, R21, R25, R43, R44\",0603 RES\r\n23,RV9012NO-PA25B7.0,R9,EVUF\r\n24,RV9012NO-PA25B7.0,R10,EVUF\r\n25,PTA2043-2015DPB103,R11,PTA2043\r\n26,PTA2043-2015DPB103,R12,PTA2043\r\n27,33k 0.1% 0603,R15,0603 RES\r\n28,100k 0.1% 0603,R17,0603 RES\r\n29,60.4k 1% 0603,\"R20, R26\",0603 RES\r\n31,MCP6002,\"U2, U10\",SOIC-8/150mil\r\n32,TL072,U3,SOIC-8/150mil\r\n33,STM32G431KBU3,U4,QFN50P500X500X60-33N\r\n35,AMS1117-3.3,U15,SOT223-4\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.cproject", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\n\t\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.mxproject", "content": "[PreviousLibFiles]\r\nLibFiles=Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Drivers/CMSIS/Include/core_cm7.h;Drivers/CMSIS/Include/tz_context.h;Drivers/CMSIS/Include/core_cm3.h;Drivers/CMSIS/Include/cmsis_compiler.h;Drivers/CMSIS/Include/cmsis_armclang.h;Drivers/CMSIS/Include/core_cm35p.h;Drivers/CMSIS/Include/mpu_armv7.h;Drivers/CMSIS/Include/cmsis_armcc.h;Drivers/CMSIS/Include/core_cm4.h;Drivers/CMSIS/Include/core_cm0.h;Drivers/CMSIS/Include/cmsis_iccarm.h;Drivers/CMSIS/Include/core_armv81mml.h;Drivers/CMSIS/Include/core_armv8mml.h;Drivers/CMSIS/Include/core_sc000.h;Drivers/CMSIS/Include/core_cm1.h;Drivers/CMSIS/Include/mpu_armv8.h;Drivers/CMSIS/Include/core_sc300.h;Drivers/CMSIS/Include/cmsis_gcc.h;Drivers/CMSIS/Include/cmsis_version.h;Drivers/CMSIS/Include/core_cm23.h;Drivers/CMSIS/Include/core_cm33.h;Drivers/CMSIS/Include/core_cm0plus.h;Drivers/CMSIS/Include/core_armv8mbl.h;Drivers/CMSIS/Include/cmsis_armclang_ltm.h;\r\n\r\n[PreviousUsedCubeIDEFiles]\r\nSourceFiles=Core/Src/main.c;Core/Src/gpio.c;Core/Src/adc.c;Core/Src/dac.c;Core/Src/dma.c;Core/Src/tim.c;Core/Src/stm32g4xx_it.c;Core/Src/stm32g4xx_hal_msp.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;;;\r\nHeaderPath=Drivers/STM32G4xx_HAL_Driver/Inc;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy;Drivers/CMSIS/Device/ST/STM32G4xx/Include;Drivers/CMSIS/Include;Core/Inc;\r\nCDefines=USE_HAL_DRIVER;STM32G431xx;USE_HAL_DRIVER;USE_HAL_DRIVER;\r\n\r\n[PreviousGenFiles]\r\nAdvancedFolderStructure=true\r\nHeaderFileListSize=8\r\nHeaderFiles#0=../Core/Inc/gpio.h\r\nHeaderFiles#1=../Core/Inc/adc.h\r\nHeaderFiles#2=../Core/Inc/dac.h\r\nHeaderFiles#3=../Core/Inc/dma.h\r\nHeaderFiles#4=../Core/Inc/tim.h\r\nHeaderFiles#5=../Core/Inc/stm32g4xx_it.h\r\nHeaderFiles#6=../Core/Inc/stm32g4xx_hal_conf.h\r\nHeaderFiles#7=../Core/Inc/main.h\r\nHeaderFolderListSize=1\r\nHeaderPath#0=../Core/Inc\r\nHeaderFiles=;\r\nSourceFileListSize=8\r\nSourceFiles#0=../Core/Src/gpio.c\r\nSourceFiles#1=../Core/Src/adc.c\r\nSourceFiles#2=../Core/Src/dac.c\r\nSourceFiles#3=../Core/Src/dma.c\r\nSourceFiles#4=../Core/Src/tim.c\r\nSourceFiles#5=../Core/Src/stm32g4xx_it.c\r\nSourceFiles#6=../Core/Src/stm32g4xx_hal_msp.c\r\nSourceFiles#7=../Core/Src/main.c\r\nSourceFolderListSize=1\r\nSourcePath#0=../Core/Src\r\nSourceFiles=;\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.project", "content": "\n\n\tchorus_G431\n\t\n\t\n\t\n\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.genmakebuilder\n\t\t\tclean,full,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigBuilder\n\t\t\tfull,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\tcom.st.stm32cube.ide.mcu.MCUProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeProjectNature\n\t\torg.eclipse.cdt.core.cnature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAev2ProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUAdvancedStructureProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUSingleCpuProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCURootProjectNature\n\t\torg.eclipse.cdt.managedbuilder.core.managedBuildNature\n\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigNature\n\t\torg.eclipse.cdt.core.ccnature\n\t\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.settings/com.st.stm32cube.ide.mcu.sfrview.prefs", "content": "eclipse.preferences.version=1\nsfrviewstate={\"fFavorites\"\\:{\"fLists\"\\:{}},\"fProperties\"\\:{\"fNodeProperties\"\\:{}}}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.settings/language.settings.xml", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/.settings/stm32cubeide.project.prefs", "content": "66BE74F758C12D739921AEA421D593D3=4\n8DF89ED150041C4CBC7CB9A9CAA90856=0FBBB2C2AEE50CCE13462D1ACE6578A9\nDC22A860405A8BF2F2C095E5B6529F12=0FBBB2C2AEE50CCE13462D1ACE6578A9\neclipse.preferences.version=1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/adc.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.h\r\n * @brief This file contains all the function prototypes for\r\n * the adc.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __ADC_H__\r\n#define __ADC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern ADC_HandleTypeDef hadc1;\r\nextern ADC_HandleTypeDef hadc2;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n#define NUM_ADC1_CHANNELS 5\r\n#define NUM_ADC2_CHANNELS 1\r\n\r\nvolatile uint16_t ADC1_raw_data;\r\nvolatile uint16_t ADC2_raw_data;\r\nvolatile uint16_t ADC1_channel_data[NUM_ADC1_CHANNELS];\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_ADC1_Init(void);\r\nvoid MX_ADC2_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\nvoid ADC1_Start();\r\nvoid ADC2_Start();\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __ADC_H__ */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/big_sine_wave.h", "content": "/*\n * big_sine_wave.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef BIG_SINE_WAVE_H_\n#define BIG_SINE_WAVE_H_\n\n#include \"main.h\"\n\nstatic const uint16_t big_sine_wave[1024] = { 32768, 32969, 33170, 33371, 33572, 33773,\n\t\t33974, 34174, 34375, 34576, 34777, 34977, 35178, 35378, 35579, 35779,\n\t\t35979, 36179, 36379, 36579, 36779, 36978, 37177, 37377, 37575, 37774,\n\t\t37973, 38171, 38369, 38567, 38765, 38963, 39160, 39357, 39554, 39751,\n\t\t39947, 40143, 40339, 40534, 40729, 40924, 41119, 41313, 41507, 41701,\n\t\t41894, 42087, 42279, 42472, 42663, 42855, 43046, 43237, 43427, 43617,\n\t\t43807, 43996, 44184, 44373, 44560, 44748, 44935, 45121, 45307, 45493,\n\t\t45678, 45862, 46046, 46230, 46413, 46595, 46777, 46959, 47140, 47320,\n\t\t47500, 47679, 47858, 48036, 48214, 48391, 48567, 48743, 48919, 49093,\n\t\t49267, 49441, 49613, 49785, 49957, 50128, 50298, 50468, 50636, 50805,\n\t\t50972, 51139, 51305, 51471, 51635, 51799, 51963, 52125, 52287, 52448,\n\t\t52609, 52768, 52927, 53085, 53243, 53399, 53555, 53710, 53864, 54018,\n\t\t54170, 54322, 54473, 54623, 54773, 54921, 55069, 55216, 55362, 55507,\n\t\t55652, 55795, 55938, 56079, 56220, 56360, 56499, 56637, 56775, 56911,\n\t\t57047, 57181, 57315, 57448, 57579, 57710, 57840, 57969, 58097, 58224,\n\t\t58350, 58475, 58600, 58723, 58845, 58966, 59087, 59206, 59324, 59441,\n\t\t59558, 59673, 59787, 59900, 60013, 60124, 60234, 60343, 60451, 60558,\n\t\t60664, 60769, 60873, 60976, 61078, 61178, 61278, 61377, 61474, 61571,\n\t\t61666, 61760, 61853, 61945, 62036, 62126, 62215, 62302, 62389, 62474,\n\t\t62559, 62642, 62724, 62805, 62885, 62963, 63041, 63117, 63192, 63266,\n\t\t63339, 63411, 63482, 63551, 63620, 63687, 63753, 63818, 63881, 63944,\n\t\t64005, 64065, 64124, 64182, 64238, 64294, 64348, 64401, 64453, 64504,\n\t\t64553, 64601, 64648, 64694, 64739, 64782, 64825, 64866, 64905, 64944,\n\t\t64981, 65018, 65053, 65086, 65119, 65150, 65180, 65209, 65237, 65263,\n\t\t65289, 65313, 65335, 65357, 65377, 65396, 65414, 65431, 65446, 65460,\n\t\t65473, 65485, 65496, 65505, 65513, 65520, 65525, 65529, 65533, 65534,\n\t\t65535, 65534, 65533, 65529, 65525, 65520, 65513, 65505, 65496, 65485,\n\t\t65473, 65460, 65446, 65431, 65414, 65396, 65377, 65357, 65335, 65313,\n\t\t65289, 65263, 65237, 65209, 65180, 65150, 65119, 65086, 65053, 65018,\n\t\t64981, 64944, 64905, 64866, 64825, 64782, 64739, 64694, 64648, 64601,\n\t\t64553, 64504, 64453, 64401, 64348, 64294, 64238, 64182, 64124, 64065,\n\t\t64005, 63944, 63881, 63818, 63753, 63687, 63620, 63551, 63482, 63411,\n\t\t63339, 63266, 63192, 63117, 63041, 62963, 62885, 62805, 62724, 62642,\n\t\t62559, 62474, 62389, 62302, 62215, 62126, 62036, 61945, 61853, 61760,\n\t\t61666, 61571, 61474, 61377, 61278, 61178, 61078, 60976, 60873, 60769,\n\t\t60664, 60558, 60451, 60343, 60234, 60124, 60013, 59900, 59787, 59673,\n\t\t59558, 59441, 59324, 59206, 59087, 58966, 58845, 58723, 58600, 58475,\n\t\t58350, 58224, 58097, 57969, 57840, 57710, 57579, 57448, 57315, 57181,\n\t\t57047, 56911, 56775, 56637, 56499, 56360, 56220, 56079, 55938, 55795,\n\t\t55652, 55507, 55362, 55216, 55069, 54921, 54773, 54623, 54473, 54322,\n\t\t54170, 54018, 53864, 53710, 53555, 53399, 53243, 53085, 52927, 52768,\n\t\t52609, 52448, 52287, 52125, 51963, 51799, 51635, 51471, 51305, 51139,\n\t\t50972, 50805, 50636, 50468, 50298, 50128, 49957, 49785, 49613, 49441,\n\t\t49267, 49093, 48919, 48743, 48567, 48391, 48214, 48036, 47858, 47679,\n\t\t47500, 47320, 47140, 46959, 46777, 46595, 46413, 46230, 46046, 45862,\n\t\t45678, 45493, 45307, 45121, 44935, 44748, 44560, 44373, 44184, 43996,\n\t\t43807, 43617, 43427, 43237, 43046, 42855, 42663, 42472, 42279, 42087,\n\t\t41894, 41701, 41507, 41313, 41119, 40924, 40729, 40534, 40339, 40143,\n\t\t39947, 39751, 39554, 39357, 39160, 38963, 38765, 38567, 38369, 38171,\n\t\t37973, 37774, 37575, 37377, 37177, 36978, 36779, 36579, 36379, 36179,\n\t\t35979, 35779, 35579, 35378, 35178, 34977, 34777, 34576, 34375, 34174,\n\t\t33974, 33773, 33572, 33371, 33170, 32969, 32768, 32566, 32365, 32164,\n\t\t31963, 31762, 31561, 31361, 31160, 30959, 30758, 30558, 30357, 30157,\n\t\t29956, 29756, 29556, 29356, 29156, 28956, 28756, 28557, 28358, 28158,\n\t\t27960, 27761, 27562, 27364, 27166, 26968, 26770, 26572, 26375, 26178,\n\t\t25981, 25784, 25588, 25392, 25196, 25001, 24806, 24611, 24416, 24222,\n\t\t24028, 23834, 23641, 23448, 23256, 23063, 22872, 22680, 22489, 22298,\n\t\t22108, 21918, 21728, 21539, 21351, 21162, 20975, 20787, 20600, 20414,\n\t\t20228, 20042, 19857, 19673, 19489, 19305, 19122, 18940, 18758, 18576,\n\t\t18395, 18215, 18035, 17856, 17677, 17499, 17321, 17144, 16968, 16792,\n\t\t16616, 16442, 16268, 16094, 15922, 15750, 15578, 15407, 15237, 15067,\n\t\t14899, 14730, 14563, 14396, 14230, 14064, 13900, 13736, 13572, 13410,\n\t\t13248, 13087, 12926, 12767, 12608, 12450, 12292, 12136, 11980, 11825,\n\t\t11671, 11517, 11365, 11213, 11062, 10912, 10762, 10614, 10466, 10319,\n\t\t10173, 10028, 9883, 9740, 9597, 9456, 9315, 9175, 9036, 8898, 8760,\n\t\t8624, 8488, 8354, 8220, 8087, 7956, 7825, 7695, 7566, 7438, 7311, 7185,\n\t\t7060, 6935, 6812, 6690, 6569, 6448, 6329, 6211, 6094, 5977, 5862, 5748,\n\t\t5635, 5522, 5411, 5301, 5192, 5084, 4977, 4871, 4766, 4662, 4559, 4457,\n\t\t4357, 4257, 4158, 4061, 3964, 3869, 3775, 3682, 3590, 3499, 3409, 3320,\n\t\t3233, 3146, 3061, 2976, 2893, 2811, 2730, 2650, 2572, 2494, 2418, 2343,\n\t\t2269, 2196, 2124, 2053, 1984, 1915, 1848, 1782, 1717, 1654, 1591, 1530,\n\t\t1470, 1411, 1353, 1297, 1241, 1187, 1134, 1082, 1031, 982, 934, 887,\n\t\t841, 796, 753, 710, 669, 630, 591, 554, 517, 482, 449, 416, 385, 355,\n\t\t326, 298, 272, 246, 222, 200, 178, 158, 139, 121, 104, 89, 75, 62, 50,\n\t\t39, 30, 22, 15, 10, 6, 2, 1, 0, 1, 2, 6, 10, 15, 22, 30, 39, 50, 62, 75,\n\t\t89, 104, 121, 139, 158, 178, 200, 222, 246, 272, 298, 326, 355, 385,\n\t\t416, 449, 482, 517, 554, 591, 630, 669, 710, 753, 796, 841, 887, 934,\n\t\t982, 1031, 1082, 1134, 1187, 1241, 1297, 1353, 1411, 1470, 1530, 1591,\n\t\t1654, 1717, 1782, 1848, 1915, 1984, 2053, 2124, 2196, 2269, 2343, 2418,\n\t\t2494, 2572, 2650, 2730, 2811, 2893, 2976, 3061, 3146, 3233, 3320, 3409,\n\t\t3499, 3590, 3682, 3775, 3869, 3964, 4061, 4158, 4257, 4357, 4457, 4559,\n\t\t4662, 4766, 4871, 4977, 5084, 5192, 5301, 5411, 5522, 5635, 5748, 5862,\n\t\t5977, 6094, 6211, 6329, 6448, 6569, 6690, 6812, 6935, 7060, 7185, 7311,\n\t\t7438, 7566, 7695, 7825, 7956, 8087, 8220, 8354, 8488, 8624, 8760, 8898,\n\t\t9036, 9175, 9315, 9456, 9597, 9740, 9883, 10028, 10173, 10319, 10466,\n\t\t10614, 10762, 10912, 11062, 11213, 11365, 11517, 11671, 11825, 11980,\n\t\t12136, 12292, 12450, 12608, 12767, 12926, 13087, 13248, 13410, 13572,\n\t\t13736, 13900, 14064, 14230, 14396, 14563, 14730, 14899, 15067, 15237,\n\t\t15407, 15578, 15750, 15922, 16094, 16268, 16442, 16616, 16792, 16968,\n\t\t17144, 17321, 17499, 17677, 17856, 18035, 18215, 18395, 18576, 18758,\n\t\t18940, 19122, 19305, 19489, 19673, 19857, 20042, 20228, 20414, 20600,\n\t\t20787, 20975, 21162, 21351, 21539, 21728, 21918, 22108, 22298, 22489,\n\t\t22680, 22872, 23063, 23256, 23448, 23641, 23834, 24028, 24222, 24416,\n\t\t24611, 24806, 25001, 25196, 25392, 25588, 25784, 25981, 26178, 26375,\n\t\t26572, 26770, 26968, 27166, 27364, 27562, 27761, 27960, 28158, 28358,\n\t\t28557, 28756, 28956, 29156, 29356, 29556, 29756, 29956, 30157, 30357,\n\t\t30558, 30758, 30959, 31160, 31361, 31561, 31762, 31963, 32164, 32365,\n\t\t32566 };\n\nstatic const uint16_t sine_10b[1024] = {512,515,518,521,524,527,530,533,537,540,543,546,549,552,555,559,562,565,568,571,574,577,580,584,587,590,593,596,599,602,605,608,611,614,618,621,624,627,630,633,636,639,642,645,648,651,654,657,660,663,666,669,672,675,678,681,684,687,690,693,696,699,702,705,707,710,713,716,719,722,725,728,730,733,736,739,742,744,747,750,753,756,758,761,764,767,769,772,775,777,780,783,785,788,791,793,796,799,801,804,806,809,811,814,816,819,821,824,826,829,831,834,836,839,841,843,846,848,851,853,855,858,860,862,864,867,869,871,873,876,878,880,882,884,887,889,891,893,895,897,899,901,903,905,907,909,911,913,915,917,919,921,923,924,926,928,930,932,934,935,937,939,941,942,944,946,947,949,950,952,954,955,957,958,960,961,963,964,966,967,969,970,971,973,974,975,977,978,979,981,982,983,984,985,987,988,989,990,991,992,993,994,995,996,997,998,999,1000,1001,1002,1003,1004,1005,1005,1006,1007,1008,1009,1009,1010,1011,1011,1012,1013,1013,1014,1014,1015,1016,1016,1017,1017,1018,1018,1018,1019,1019,1020,1020,1020,1021,1021,1021,1021,1022,1022,1022,1022,1022,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1022,1022,1022,1022,1022,1022,1021,1021,1021,1020,1020,1020,1019,1019,1019,1018,1018,1017,1017,1016,1016,1015,1015,1014,1014,1013,1012,1012,1011,1010,1010,1009,1008,1007,1007,1006,1005,1004,1003,1003,1002,1001,1000,999,998,997,996,995,994,993,992,991,990,988,987,986,985,984,982,981,980,979,977,976,975,973,972,971,969,968,966,965,964,962,961,959,958,956,954,953,951,950,948,946,945,943,941,940,938,936,934,933,931,929,927,925,924,922,920,918,916,914,912,910,908,906,904,902,900,898,896,894,892,890,888,885,883,881,879,877,875,872,870,868,866,863,861,859,856,854,852,849,847,845,842,840,837,835,833,830,828,825,823,820,818,815,813,810,808,805,802,800,797,795,792,789,787,784,781,779,776,773,771,768,765,762,760,757,754,751,749,746,743,740,737,735,732,729,726,723,720,718,715,712,709,706,703,700,697,694,691,688,685,683,680,677,674,671,668,665,662,659,656,653,650,647,644,640,637,634,631,628,625,622,619,616,613,610,607,604,601,597,594,591,588,585,582,579,576,573,569,566,563,560,557,554,551,548,544,541,538,535,532,529,526,522,519,516,513,510,507,504,501,497,494,491,488,485,482,479,475,472,469,466,463,460,457,454,450,447,444,441,438,435,432,429,426,422,419,416,413,410,407,404,401,398,395,392,389,386,383,379,376,373,370,367,364,361,358,355,352,349,346,343,340,338,335,332,329,326,323,320,317,314,311,308,305,303,300,297,294,291,288,286,283,280,277,274,272,269,266,263,261,258,255,252,250,247,244,242,239,236,234,231,228,226,223,221,218,215,213,210,208,205,203,200,198,195,193,190,188,186,183,181,178,176,174,171,169,167,164,162,160,157,155,153,151,148,146,144,142,140,138,135,133,131,129,127,125,123,121,119,117,115,113,111,109,107,105,103,101,99,98,96,94,92,90,89,87,85,83,82,80,78,77,75,73,72,70,69,67,65,64,62,61,59,58,57,55,54,52,51,50,48,47,46,44,43,42,41,39,38,37,36,35,33,32,31,30,29,28,27,26,25,24,23,22,21,20,20,19,18,17,16,16,15,14,13,13,12,11,11,10,9,9,8,8,7,7,6,6,5,5,4,4,4,3,3,3,2,2,2,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,2,2,2,2,3,3,3,4,4,5,5,5,6,6,7,7,8,9,9,10,10,11,12,12,13,14,14,15,16,17,18,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32,33,34,35,36,38,39,40,41,42,44,45,46,48,49,50,52,53,54,56,57,59,60,62,63,65,66,68,69,71,73,74,76,77,79,81,82,84,86,88,89,91,93,95,97,99,100,102,104,106,108,110,112,114,116,118,120,122,124,126,128,130,132,134,136,139,141,143,145,147,150,152,154,156,159,161,163,165,168,170,172,175,177,180,182,184,187,189,192,194,197,199,202,204,207,209,212,214,217,219,222,224,227,230,232,235,238,240,243,246,248,251,254,256,259,262,265,267,270,273,276,279,281,284,287,290,293,295,298,301,304,307,310,313,316,318,321,324,327,330,333,336,339,342,345,348,351,354,357,360,363,366,369,372,375,378,381,384,387,390,393,396,399,402,405,409,412,415,418,421,424,427,430,433,436,439,443,446,449,452,455,458,461,464,468,471,474,477,480,483,486,490,493,496,499,502,505,508,512};\n\n\n#endif /* BIG_SINE_WAVE_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/c_filters.h", "content": "/*\n * c_filters.h\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_C_FILTERS_H_\n#define INC_C_FILTERS_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\n// note: SAMPLE_RATE must be defined in main.h\n\ntypedef struct {\n\tfloat low;\n\tfloat high;\n\tfloat band;\n\tfloat delay1;\n\tfloat delay2;\n\tfloat freq;\n\tfloat a;\n\tfloat q;\n} svf_typedef;\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q);\nvoid svf_tick(svf_typedef *svf, float _input);\nvoid svf_set_freq(svf_typedef *svf, float _freq);\nvoid svf_set_a_direct(svf_typedef *svf, float _a);\n\nvoid svf_set_q(svf_typedef *svf, float _q);\n\nfloat svf_get_low(svf_typedef *svf);\n\nfloat svf_get_high(svf_typedef *svf);\n\nfloat svf_get_band(svf_typedef *svf);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_C_FILTERS_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/chorus.h", "content": "/*\n * chorus.h\n *\n * Created on: Nov 22, 2020\n * Author: SUPER\n */\n\n#ifndef INC_CHORUS_H_\n#define INC_CHORUS_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"dynamic_smooth.h\"\n#include \"c_filters.h\"\n\n#define CHORUS_BUFFER_LENGTH 15000\n\nfloat chorus_signal_input;\nfloat chorus_hp_input;\nfloat chorus_lp_input;\nfloat chorus_signal_output;\nfloat feedback;\nint16_t chorus_buffer[CHORUS_BUFFER_LENGTH];\nuint32_t chorus_buffer_accumulator;\nuint16_t chorus_buffer_index_in;\nuint16_t chorus_buffer_index_out;\nfloat buffer_signal_input;\nfloat buffer_modulation;\nfloat max_sig;\n\ntypedef struct {\n\tfloat output;\n\tfloat amplitude;\n\tfloat frequency;\n\tuint32_t phase_increment;\n\tuint32_t phase_index;\n} lfo_typedef;\n\nuint32_t lfo_tick(volatile lfo_typedef *lfo, float _frequency, float _amplitude);\nuint32_t lfo_tri_tick(volatile lfo_typedef *lfo, float _frequency, float _amplitude);\n\nvolatile lfo_typedef chorus_lfo;\n\ntypedef struct {\n\tuint16_t delay;\n\tuint16_t delay_cv;\n\tuint16_t lfo_amount;\n\tuint16_t lfo_rate;\n\tuint16_t feedback;\n} chorus_params_typedef;\n\nvolatile float rate_pot;\nvolatile float feedback_pot;\nvolatile float lfo_amt_pot;\nvolatile float delay_pot;\nvolatile float delay_pot_filter;\nvolatile float delay_cv;\n#define magic_cv_offset 1900\n\nvolatile float lfo_rate_pot;\n\ndynamic_smooth smooth_delay;\n\nfloat chorus_tick(float _input);\nvoid chorus_control_tick(chorus_params_typedef *chorus);\nvoid chorus_init();\n\nsvf_typedef input_lowpass;\nsvf_typedef input_highpass;\nsvf_typedef feedback_svf;\n\n#ifdef __cplusplus\n}\n#endif\n\n\n#endif /* INC_CHORUS_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/dac.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.h\r\n * @brief This file contains all the function prototypes for\r\n * the dac.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DAC_H__\r\n#define __DAC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern DAC_HandleTypeDef hdac1;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DAC1_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid DAC_Start();\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DAC_H__ */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/dma.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.h\r\n * @brief This file contains all the function prototypes for\r\n * the dma.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DMA_H__\r\n#define __DMA_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* DMA memory to memory transfer handles -------------------------------------*/\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DMA_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DMA_H__ */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/dynamic_smooth.h", "content": "/*\n * dynamic_smooth.h\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n#ifndef INC_DYNAMIC_SMOOTH_H_\n#define INC_DYNAMIC_SMOOTH_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\n#define DYN_SMOOTH_SAMPLE_RATE 53000.0f\n\ntypedef struct {\n\t//init values\n\tfloat g0;\n\tfloat sense;\n\n\t//tick values\n\tfloat low1;\n\tfloat low2;\n\tfloat low1z;\n\tfloat low2z;\n\tfloat bandz;\n\tfloat out;\n}dynamic_smooth;\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in);\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity);\n\n#ifdef __cplusplus\n}\n#endif\n#endif /* INC_DYNAMIC_SMOOTH_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/float_expo_table.h", "content": "/*\n * float_expot_table.h\n *\n * Created on: Nov 23, 2020\n * Author: SUPER\n */\n\n#ifndef INC_FLOAT_EXPO_TABLE_H_\n#define INC_FLOAT_EXPO_TABLE_H_\n\nconst float float_expo_table[1024];\n\n#endif /* INC_FLOAT_EXPO_TABLE_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/gpio.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.h\r\n * @brief This file contains all the function prototypes for\r\n * the gpio.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __GPIO_H__\r\n#define __GPIO_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_GPIO_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n#endif /*__ GPIO_H__ */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/lerp.h", "content": "/*\n * lerp.h\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_LERP_H_\n#define INC_LERP_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_LERP_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/main.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.h\r\n * @brief : Header for main.c file.\r\n * This file contains the common defines of the application.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __MAIN_H\r\n#define __MAIN_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid Error_Handler(void);\r\n\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n/* Private defines -----------------------------------------------------------*/\r\n#define MUX_C_Pin GPIO_PIN_6\r\n#define MUX_C_GPIO_Port GPIOA\r\n#define MUX_B_Pin GPIO_PIN_7\r\n#define MUX_B_GPIO_Port GPIOA\r\n#define MUX_A_Pin GPIO_PIN_0\r\n#define MUX_A_GPIO_Port GPIOB\r\n/* USER CODE BEGIN Private defines */\r\n#define AMT_POT_INDEX \t\t0\r\n#define DELAY_POT_INDEX \t1\r\n#define CV_INPUT_INDEX\t\t2\r\n#define RATE_POT_INDEX\t\t3\r\n#define FB_POT_INDEX\t\t4\r\n\r\n#define SAMPLE_RATE\t\t\t53333\r\n/* USER CODE END Private defines */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __MAIN_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/stm32g4xx_hal_conf.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_conf.h\r\n * @author MCD Application Team\r\n * @brief HAL configuration file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_CONF_H\r\n#define STM32G4xx_HAL_CONF_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* ########################## Module Selection ############################## */\r\n/**\r\n * @brief This is the list of modules to be used in the HAL driver\r\n */\r\n\r\n#define HAL_MODULE_ENABLED\r\n\r\n #define HAL_ADC_MODULE_ENABLED\r\n/*#define HAL_COMP_MODULE_ENABLED */\r\n/*#define HAL_CORDIC_MODULE_ENABLED */\r\n/*#define HAL_CRC_MODULE_ENABLED */\r\n/*#define HAL_CRYP_MODULE_ENABLED */\r\n#define HAL_DAC_MODULE_ENABLED\r\n/*#define HAL_FDCAN_MODULE_ENABLED */\r\n/*#define HAL_FMAC_MODULE_ENABLED */\r\n/*#define HAL_HRTIM_MODULE_ENABLED */\r\n/*#define HAL_IRDA_MODULE_ENABLED */\r\n/*#define HAL_IWDG_MODULE_ENABLED */\r\n/*#define HAL_I2C_MODULE_ENABLED */\r\n/*#define HAL_I2S_MODULE_ENABLED */\r\n/*#define HAL_LPTIM_MODULE_ENABLED */\r\n/*#define HAL_NAND_MODULE_ENABLED */\r\n/*#define HAL_NOR_MODULE_ENABLED */\r\n/*#define HAL_OPAMP_MODULE_ENABLED */\r\n/*#define HAL_PCD_MODULE_ENABLED */\r\n/*#define HAL_QSPI_MODULE_ENABLED */\r\n/*#define HAL_RNG_MODULE_ENABLED */\r\n/*#define HAL_RTC_MODULE_ENABLED */\r\n/*#define HAL_SAI_MODULE_ENABLED */\r\n/*#define HAL_SMARTCARD_MODULE_ENABLED */\r\n/*#define HAL_SMBUS_MODULE_ENABLED */\r\n/*#define HAL_SPI_MODULE_ENABLED */\r\n/*#define HAL_SRAM_MODULE_ENABLED */\r\n#define HAL_TIM_MODULE_ENABLED\r\n/*#define HAL_UART_MODULE_ENABLED */\r\n/*#define HAL_USART_MODULE_ENABLED */\r\n/*#define HAL_WWDG_MODULE_ENABLED */\r\n#define HAL_GPIO_MODULE_ENABLED\r\n#define HAL_EXTI_MODULE_ENABLED\r\n#define HAL_DMA_MODULE_ENABLED\r\n#define HAL_RCC_MODULE_ENABLED\r\n#define HAL_FLASH_MODULE_ENABLED\r\n#define HAL_PWR_MODULE_ENABLED\r\n#define HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* ########################## Register Callbacks selection ############################## */\r\n/**\r\n * @brief This is the list of modules where register callback can be used\r\n */\r\n#define USE_HAL_ADC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_COMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CORDIC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CRYP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_DAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_EXTI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FDCAN_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FMAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_HRTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2C_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2S_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_IRDA_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_LPTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NAND_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NOR_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_OPAMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_PCD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_QSPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RNG_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RTC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SAI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMARTCARD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMBUS_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SRAM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_TIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_UART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_USART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_WWDG_REGISTER_CALLBACKS 0U\r\n\r\n/* ########################## Oscillator Values adaptation ####################*/\r\n/**\r\n * @brief Adjust the value of External High Speed oscillator (HSE) used in your application.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSE is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE (8000000UL) /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSE_STARTUP_TIMEOUT)\r\n #define HSE_STARTUP_TIMEOUT (100UL) /*!< Time out for HSE start up, in ms */\r\n#endif /* HSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI) value.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSI is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE (16000000UL) /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI48) value for USB FS and RNG.\r\n * This internal oscillator is mainly dedicated to provide a high precision clock to\r\n * the USB peripheral by means of a special Clock Recovery System (CRS) circuitry.\r\n * When the CRS is not used, the HSI48 RC oscillator runs on it default frequency\r\n * which is subject to manufacturing process variations.\r\n */\r\n#if !defined (HSI48_VALUE)\r\n #define HSI48_VALUE (48000000UL) /*!< Value of the Internal High Speed oscillator for USB FS/RNG in Hz.\r\n The real value my vary depending on manufacturing process variations.*/\r\n#endif /* HSI48_VALUE */\r\n\r\n/**\r\n * @brief Internal Low Speed oscillator (LSI) value.\r\n */\r\n#if !defined (LSI_VALUE)\r\n/*!< Value of the Internal Low Speed oscillator in Hz\r\nThe real value may vary depending on the variations in voltage and temperature.*/\r\n#define LSI_VALUE (32000UL) /*!< LSI Typical Value in Hz*/\r\n#endif /* LSI_VALUE */\r\n/**\r\n * @brief External Low Speed oscillator (LSE) value.\r\n * This value is used by the UART, RTC HAL module to compute the system frequency\r\n */\r\n#if !defined (LSE_VALUE)\r\n#define LSE_VALUE (32768UL) /*!< Value of the External Low Speed oscillator in Hz */\r\n#endif /* LSE_VALUE */\r\n\r\n#if !defined (LSE_STARTUP_TIMEOUT)\r\n#define LSE_STARTUP_TIMEOUT (5000UL) /*!< Time out for LSE start up, in ms */\r\n#endif /* LSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief External clock source for I2S and SAI peripherals\r\n * This value is used by the I2S and SAI HAL modules to compute the I2S and SAI clock source\r\n * frequency, this source is inserted directly through I2S_CKIN pad.\r\n */\r\n#if !defined (EXTERNAL_CLOCK_VALUE)\r\n#define EXTERNAL_CLOCK_VALUE (12288000UL) /*!< Value of the External oscillator in Hz*/\r\n#endif /* EXTERNAL_CLOCK_VALUE */\r\n\r\n/* Tip: To avoid modifying this file each time you need to use different HSE,\r\n === you can define the HSE value in your toolchain compiler preprocessor. */\r\n\r\n/* ########################### System Configuration ######################### */\r\n/**\r\n * @brief This is the HAL system configuration section\r\n */\r\n\r\n#define VDD_VALUE (3300UL) /*!< Value of VDD in mv */\r\n#define TICK_INT_PRIORITY (15UL) /*!< tick interrupt priority (lowest by default) */\r\n#define USE_RTOS 0U\r\n#define PREFETCH_ENABLE 0U\r\n#define INSTRUCTION_CACHE_ENABLE 1U\r\n#define DATA_CACHE_ENABLE 1U\r\n\r\n/* ########################## Assert Selection ############################## */\r\n/**\r\n * @brief Uncomment the line below to expanse the \"assert_param\" macro in the\r\n * HAL drivers code\r\n */\r\n/* #define USE_FULL_ASSERT 1U */\r\n\r\n/* ################## SPI peripheral configuration ########################## */\r\n\r\n/* CRC FEATURE: Use to activate CRC feature inside HAL SPI Driver\r\n * Activated: CRC code is present inside driver\r\n * Deactivated: CRC code cleaned from driver\r\n */\r\n\r\n#define USE_SPI_CRC 0U\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/**\r\n * @brief Include module's header file\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rcc.h\"\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_gpio.h\"\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dma.h\"\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cortex.h\"\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_adc.h\"\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_COMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_comp.h\"\r\n#endif /* HAL_COMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORDIC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cordic.h\"\r\n#endif /* HAL_CORDIC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_crc.h\"\r\n#endif /* HAL_CRC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRYP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cryp.h\"\r\n#endif /* HAL_CRYP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dac.h\"\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_exti.h\"\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FDCAN_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fdcan.h\"\r\n#endif /* HAL_FDCAN_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_flash.h\"\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FMAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fmac.h\"\r\n#endif /* HAL_FMAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_HRTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_hrtim.h\"\r\n#endif /* HAL_HRTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IRDA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_irda.h\"\r\n#endif /* HAL_IRDA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_iwdg.h\"\r\n#endif /* HAL_IWDG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2c.h\"\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2S_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2s.h\"\r\n#endif /* HAL_I2S_MODULE_ENABLED */\r\n\r\n#ifdef HAL_LPTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_lptim.h\"\r\n#endif /* HAL_LPTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NAND_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nand.h\"\r\n#endif /* HAL_NAND_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NOR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nor.h\"\r\n#endif /* HAL_NOR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_OPAMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_opamp.h\"\r\n#endif /* HAL_OPAMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PCD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pcd.h\"\r\n#endif /* HAL_PCD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pwr.h\"\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_QSPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_qspi.h\"\r\n#endif /* HAL_QSPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RNG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rng.h\"\r\n#endif /* HAL_RNG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RTC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rtc.h\"\r\n#endif /* HAL_RTC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SAI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sai.h\"\r\n#endif /* HAL_SAI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMARTCARD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smartcard.h\"\r\n#endif /* HAL_SMARTCARD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMBUS_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smbus.h\"\r\n#endif /* HAL_SMBUS_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_spi.h\"\r\n#endif /* HAL_SPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SRAM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sram.h\"\r\n#endif /* HAL_SRAM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_tim.h\"\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_UART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_uart.h\"\r\n#endif /* HAL_UART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_USART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_usart.h\"\r\n#endif /* HAL_USART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_WWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_wwdg.h\"\r\n#endif /* HAL_WWDG_MODULE_ENABLED */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief The assert_param macro is used for function's parameters check.\r\n * @param expr: If expr is false, it calls assert_failed function\r\n * which reports the name of the source file and the source\r\n * line number of the call that failed.\r\n * If expr is true, it returns no value.\r\n * @retval None\r\n */\r\n#define assert_param(expr) ((expr) ? (void)0U : assert_failed((uint8_t *)__FILE__, __LINE__))\r\n/* Exported functions ------------------------------------------------------- */\r\nvoid assert_failed(uint8_t *file, uint32_t line);\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_CONF_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/stm32g4xx_it.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.h\r\n * @brief This file contains the headers of the interrupt handlers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_IT_H\r\n#define __STM32G4xx_IT_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid NMI_Handler(void);\r\nvoid HardFault_Handler(void);\r\nvoid MemManage_Handler(void);\r\nvoid BusFault_Handler(void);\r\nvoid UsageFault_Handler(void);\r\nvoid SVC_Handler(void);\r\nvoid DebugMon_Handler(void);\r\nvoid PendSV_Handler(void);\r\nvoid SysTick_Handler(void);\r\nvoid DMA1_Channel1_IRQHandler(void);\r\nvoid DMA1_Channel2_IRQHandler(void);\r\nvoid TIM2_IRQHandler(void);\r\nvoid TIM3_IRQHandler(void);\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_IT_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/super_filters.h", "content": "/*\n * super_filters.h\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_SUPER_FILTERS_H_\n#define INC_SUPER_FILTERS_H_\n\n#include \"main.h\"\n\nclass Svf {\nprivate:\n\n\tfloat low;\n\tfloat high;\n\tfloat band;\n\tfloat delay1;\n\tfloat delay2;\n\tfloat freq;\n\tfloat q;\n\tfloat sample_rate;\n\npublic:\n\n\tSvf(float _sample_rate, float _freq, float _q);\n\tvoid tick(float _input);\n\tfloat getLow() {\n\t\treturn low;\n\t}\n\tfloat getHigh() {\n\t\treturn high;\n\t}\n\tfloat getBand() {\n\t\treturn band;\n\t}\n\n};\n\n#endif /* INC_SUPER_FILTERS_H_ */\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Inc/tim.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.h\r\n * @brief This file contains all the function prototypes for\r\n * the tim.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __TIM_H__\r\n#define __TIM_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern TIM_HandleTypeDef htim1;\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_TIM1_Init(void);\r\nvoid MX_TIM2_Init(void);\r\nvoid MX_TIM3_Init(void);\r\n\r\nvoid HAL_TIM_MspPostInit(TIM_HandleTypeDef *htim);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid TIM1_Start();\r\nvoid TIM2_Start();\r\nvoid TIM3_Start();\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __TIM_H__ */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/adc.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.c\r\n * @brief This file provides code for the configuration\r\n * of the ADC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"adc.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nADC_HandleTypeDef hadc1;\r\nADC_HandleTypeDef hadc2;\r\nDMA_HandleTypeDef hdma_adc1;\r\nDMA_HandleTypeDef hdma_adc2;\r\n\r\n/* ADC1 init function */\r\nvoid MX_ADC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC1_Init 0 */\r\n\r\n /* USER CODE END ADC1_Init 0 */\r\n\r\n ADC_MultiModeTypeDef multimode = {0};\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC1_Init 1 */\r\n\r\n /* USER CODE END ADC1_Init 1 */\r\n /** Common config\r\n */\r\n hadc1.Instance = ADC1;\r\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc1.Init.Resolution = ADC_RESOLUTION_12B;\r\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc1.Init.GainCompensation = 0;\r\n hadc1.Init.ScanConvMode = ADC_SCAN_DISABLE;\r\n hadc1.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\r\n hadc1.Init.LowPowerAutoWait = DISABLE;\r\n hadc1.Init.ContinuousConvMode = DISABLE;\r\n hadc1.Init.NbrOfConversion = 1;\r\n hadc1.Init.DiscontinuousConvMode = DISABLE;\r\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\r\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc1.Init.DMAContinuousRequests = ENABLE;\r\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc1.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure the ADC multi-mode\r\n */\r\n multimode.Mode = ADC_MODE_INDEPENDENT;\r\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_3;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_24CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC1_Init 2 */\r\n\r\n /* USER CODE END ADC1_Init 2 */\r\n\r\n}\r\n/* ADC2 init function */\r\nvoid MX_ADC2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC2_Init 0 */\r\n\r\n /* USER CODE END ADC2_Init 0 */\r\n\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC2_Init 1 */\r\n\r\n /* USER CODE END ADC2_Init 1 */\r\n /** Common config\r\n */\r\n hadc2.Instance = ADC2;\r\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\r\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc2.Init.GainCompensation = 0;\r\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\r\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\r\n hadc2.Init.LowPowerAutoWait = DISABLE;\r\n hadc2.Init.ContinuousConvMode = DISABLE;\r\n hadc2.Init.NbrOfConversion = 1;\r\n hadc2.Init.DiscontinuousConvMode = DISABLE;\r\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\r\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc2.Init.DMAContinuousRequests = ENABLE;\r\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc2.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_1;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_2CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC2_Init 2 */\r\n\r\n /* USER CODE END ADC2_Init 2 */\r\n\r\n}\r\n\r\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\r\n\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspInit 0 */\r\n\r\n /* USER CODE END ADC1_MspInit 0 */\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC1 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC1 GPIO Configuration\r\n PA2 ------> ADC1_IN3\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_2;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC1 DMA Init */\r\n /* ADC1 Init */\r\n hdma_adc1.Instance = DMA1_Channel2;\r\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\r\n hdma_adc1.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc1.Init.MemInc = DMA_MINC_DISABLE;\r\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc1.Init.Priority = DMA_PRIORITY_LOW;\r\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc1);\r\n\r\n /* USER CODE BEGIN ADC1_MspInit 1 */\r\n\r\n /* USER CODE END ADC1_MspInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspInit 0 */\r\n\r\n /* USER CODE END ADC2_MspInit 0 */\r\n\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC2 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC2 GPIO Configuration\r\n PA0 ------> ADC2_IN1\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_0;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC2 DMA Init */\r\n /* ADC2 Init */\r\n hdma_adc2.Instance = DMA1_Channel1;\r\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\r\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc2.Init.MemInc = DMA_MINC_DISABLE;\r\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc2.Init.Priority = DMA_PRIORITY_LOW;\r\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\r\n\r\n /* USER CODE BEGIN ADC2_MspInit 1 */\r\n\r\n /* USER CODE END ADC2_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC1 GPIO Configuration\r\n PA2 ------> ADC1_IN3\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_2);\r\n\r\n /* ADC1 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC1_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC2 GPIO Configuration\r\n PA0 ------> ADC2_IN1\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_0);\r\n\r\n /* ADC2 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC2_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid ADC1_Start() {\r\n\tHAL_ADC_Start_DMA(&hadc1, &ADC1_raw_data, 1);\r\n}\r\nvoid ADC2_Start() {\r\n\tHAL_ADC_Start_DMA(&hadc2, &ADC2_raw_data, 1);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/c_filters.c", "content": "/*\n * c_filters.c\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#include \"c_filters.h\"\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q) {\n\tsvf->freq = _freq;\n\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n\t\tsvf->a = 1.0f;\n\t}\n\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n}\n\nvoid svf_tick(svf_typedef *svf, float _input) {\n\tsvf->low = svf->delay2 + svf->a * svf->delay1;\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n\n\tsvf->delay1 = svf->band;\n\tsvf->delay2 = svf->low;\n}\n\nvoid svf_set_freq(svf_typedef *svf, float _freq) {\n\tsvf->freq = _freq;\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n\t\tsvf->a = 1.0f;\n\t}\n}\n\nvoid svf_set_a_direct(svf_typedef *svf, float _a) {\n\tsvf->a = _a;\n}\n\nvoid svf_set_q(svf_typedef *svf, float _q) {\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n}\n\nfloat svf_get_low(svf_typedef *svf) {\n\treturn svf->low;\n}\n\nfloat svf_get_high(svf_typedef *svf) {\n\treturn svf->high;\n}\n\nfloat svf_get_band(svf_typedef *svf) {\n\treturn svf->band;\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/chorus.c", "content": "/*\n * chorus.c\n *\n * Created on: Nov 22, 2020\n * Author: SUPER\n */\n\n#include \"main.h\"\n#include \"chorus.h\"\n#include \"big_sine_wave.h\"\n#include \"float_expo_table.h\"\n#include \"lerp.h\"\n\n#define SINE\n\n//#define FB_LP\n//#define BP_LP\n#define NO_FB_FILTER\n\n#define HP_INPUT_CUTOFF\t150\n#define LP_INPUT_CUTOFF 8000\n#define FB_SVF_CUTOFF\t5000\n\nuint32_t lfo_tick(volatile lfo_typedef *lfo, float _frequency, float _amplitude) {\n\tlfo->phase_increment = ((42949.6710f) * (_frequency));\n\tlfo->phase_index += lfo->phase_increment;\n\tlfo->output = ((((sine_10b[lfo->phase_index >> 22] - 512) * 0.001953125f) * 0.5f) + 0.5f) * _amplitude;\n\t//lfo->output = (big_sine_wave[lfo->phase_index >> 22]) >> 5;\n\treturn lfo->phase_index;\n}\n\nfloat chorus_tick(float _input) {\n\n\t//input highpass\n\tsvf_tick(&input_highpass, _input);\n\tchorus_hp_input = svf_get_high(&input_highpass);\n\n\t// input lowpass\n\tsvf_tick(&input_lowpass, chorus_hp_input);\n\tchorus_lp_input = svf_get_low(&input_lowpass);\n\n\t// a lil' pad\n\tchorus_signal_input = chorus_lp_input * 0.7f;\n\n\t// increment buffer index and wrap\n\tchorus_buffer_index_in++;\n\tif (chorus_buffer_index_in > (CHORUS_BUFFER_LENGTH - 1)) {\n\t\tchorus_buffer_index_in -= CHORUS_BUFFER_LENGTH;\n\t}\n\n\t// add feedback\n\tbuffer_signal_input = chorus_signal_input + (feedback);\n\n\t// store in the buffer\n\tchorus_buffer[chorus_buffer_index_in] = buffer_signal_input;\n\n\tlfo_tick(&chorus_lfo, lfo_rate_pot, lfo_amt_pot);\n\n\t// 1p low pass filter the lfo modulation\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n\n\t// dynamic smooth the delay pot and cv input (summed in control tick)\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n\n\t// use the lerp to calculate our buffer output sample\n\tchorus_signal_output = lerp_int16(chorus_buffer, CHORUS_BUFFER_LENGTH,\n\t\t\tchorus_buffer_index_in - (buffer_modulation * (1.0f - delay_pot_filter)) - ((delay_pot_filter) * (CHORUS_BUFFER_LENGTH - 1)));\n\n\t// clip\n\tif (chorus_signal_output > 2047.0f) {\n\t\tchorus_signal_output = 2047.0f;\n\t}\n\tif (chorus_signal_output < -2047.0f) {\n\t\tchorus_signal_output = -2047.0f;\n\t}\n\n\t// calculate feedback with a filter or not\n\n#ifdef BP_LP\n\tsvf_tick(&feedback_svf, chorus_signal_output);\n\tfeedback = svf_get_band(&feedback_svf) * (feedback_pot * -1.0f);\n#endif\n\n#ifdef FB_LP\n\tsvf_tick(&feedback_svf, chorus_signal_output);\n\tfeedback = svf_get_low(&feedback_svf) * (feedback_pot * -1.0f);\n#endif\n\n#ifdef NO_FB_FILTER\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n#endif\n\n\t//check for max\n\tif (chorus_signal_output > max_sig) {\n\t\tmax_sig = chorus_signal_output;\n\t}\n\n\treturn chorus_signal_output;\n}\n\nvoid chorus_control_tick(chorus_params_typedef *chorus) {\n\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n\tif (delay_input > 1023.0f) {\n\t\tdelay_input = 1023.0f;\n\t}\n\tif (delay_input < 0.0f) {\n\t\tdelay_input = 0.0f;\n\t}\n\n\tdelay_pot += (((delay_input) / 1024.0f) - delay_pot) * 0.5f;\n\n}\n\nvoid chorus_init() {\n\tdynamic_smooth_init(&smooth_delay, 0.05f, 0.5f);\n\n\tsvf_init(&input_lowpass, LP_INPUT_CUTOFF, 0.707f);\n\tsvf_init(&input_highpass, HP_INPUT_CUTOFF, 1.5f);\n\tsvf_init(&feedback_svf, FB_SVF_CUTOFF, 1.0f);\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/dac.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.c\r\n * @brief This file provides code for the configuration\r\n * of the DAC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dac.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nDAC_HandleTypeDef hdac1;\r\n\r\n/* DAC1 init function */\r\nvoid MX_DAC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN DAC1_Init 0 */\r\n\r\n /* USER CODE END DAC1_Init 0 */\r\n\r\n DAC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN DAC1_Init 1 */\r\n\r\n /* USER CODE END DAC1_Init 1 */\r\n /** DAC Initialization\r\n */\r\n hdac1.Instance = DAC1;\r\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT1 config\r\n */\r\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\r\n sConfig.DAC_DMADoubleDataMode = DISABLE;\r\n sConfig.DAC_SignedFormat = DISABLE;\r\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\r\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\r\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\r\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT2 config\r\n */\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN DAC1_Init 2 */\r\n\r\n /* USER CODE END DAC1_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspInit 0 */\r\n\r\n /* USER CODE END DAC1_MspInit 0 */\r\n /* DAC1 clock enable */\r\n __HAL_RCC_DAC1_CLK_ENABLE();\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* USER CODE BEGIN DAC1_MspInit 1 */\r\n\r\n /* USER CODE END DAC1_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspDeInit 0 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_DAC1_CLK_DISABLE();\r\n\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_4|GPIO_PIN_5);\r\n\r\n /* USER CODE BEGIN DAC1_MspDeInit 1 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid DAC_Start() {\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\r\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\r\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/dma.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.c\r\n * @brief This file provides code for the configuration\r\n * of all the requested memory to memory DMA transfers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dma.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure DMA */\r\n/*----------------------------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/**\r\n * Enable DMA controller clock\r\n */\r\nvoid MX_DMA_Init(void)\r\n{\r\n\r\n /* DMA controller clock enable */\r\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n __HAL_RCC_DMA1_CLK_ENABLE();\r\n\r\n /* DMA interrupt init */\r\n /* DMA1_Channel1_IRQn interrupt configuration */\r\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\r\n HAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\r\n /* DMA1_Channel2_IRQn interrupt configuration */\r\n HAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 2, 0);\r\n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/dynamic_smooth.c", "content": "/*\n * dynamic_smooth.c\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n\n#include \"dynamic_smooth.h\"\n#include \"math.h\"\n\nfloat cm_min(float a, float b) {\n\treturn ((a) < (b) ? a : b);\n}\n\nfloat cm_abs(float a) {\n\tif (a < 0.0f) {\n\t\treturn a*-1.0;\n\t} else {\n\t\treturn a;\n\t}\n}\n\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n\tfloat basefreq, wc, gc;\n\n\t//init values\n\tbasefreq = _base;\n\twc = basefreq / DYN_SMOOTH_SAMPLE_RATE;\n\tgc = tan(3.14f * wc);\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = _sensitivity * 4.0f;\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n\t_smooth->low2 = 0.0f;\n\t_smooth->low1z = 0.0f;\n\t_smooth->low2z = 0.0f;\n\t_smooth->bandz = 0.0f;\n\t_smooth->out = 0.0f;\n}\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n\t_smooth->low2z = _smooth->low2;\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n\n\treturn _smooth->low2;\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/float_expo_table.c", "content": "/*\n * float_expo_table.c\n *\n * Created on: Nov 23, 2020\n * Author: SUPER\n */\n\n#include \"main.h\"\n#include \"float_expo_table.h\"\n\nconst float float_expo_table[1024] = { 0.0000009536743164, 0.000003814697266, 0.000008583068848, 0.00001525878906, 0.00002384185791, 0.00003433227539,\n\t\t0.0000467300415, 0.00006103515625, 0.00007724761963, 0.00009536743164, 0.0001153945923, 0.0001373291016, 0.0001611709595, 0.000186920166,\n\t\t0.0002145767212, 0.000244140625, 0.0002756118774, 0.0003089904785, 0.0003442764282, 0.0003814697266, 0.0004205703735, 0.0004615783691,\n\t\t0.0005044937134, 0.0005493164063, 0.0005960464478, 0.0006446838379, 0.0006952285767, 0.0007476806641, 0.0008020401001, 0.0008583068848,\n\t\t0.0009164810181, 0.0009765625, 0.001038551331, 0.00110244751, 0.001168251038, 0.001235961914, 0.001305580139, 0.001377105713, 0.001450538635,\n\t\t0.001525878906, 0.001603126526, 0.001682281494, 0.001763343811, 0.001846313477, 0.001931190491, 0.002017974854, 0.002106666565,\n\t\t0.002197265625, 0.002289772034, 0.002384185791, 0.002480506897, 0.002578735352, 0.002678871155, 0.002780914307, 0.002884864807,\n\t\t0.002990722656, 0.003098487854, 0.0032081604, 0.003319740295, 0.003433227539, 0.003548622131, 0.003665924072, 0.003785133362, 0.00390625,\n\t\t0.004029273987, 0.004154205322, 0.004281044006, 0.004409790039, 0.00454044342, 0.00467300415, 0.004807472229, 0.004943847656, 0.005082130432,\n\t\t0.005222320557, 0.00536441803, 0.005508422852, 0.005654335022, 0.005802154541, 0.005951881409, 0.006103515625, 0.00625705719, 0.006412506104,\n\t\t0.006569862366, 0.006729125977, 0.006890296936, 0.007053375244, 0.007218360901, 0.007385253906, 0.00755405426, 0.007724761963, 0.007897377014,\n\t\t0.008071899414, 0.008248329163, 0.00842666626, 0.008606910706, 0.0087890625, 0.008973121643, 0.009159088135, 0.009346961975, 0.009536743164,\n\t\t0.009728431702, 0.009922027588, 0.01011753082, 0.01031494141, 0.01051425934, 0.01071548462, 0.01091861725, 0.01112365723, 0.01133060455,\n\t\t0.01153945923, 0.01175022125, 0.01196289063, 0.01217746735, 0.01239395142, 0.01261234283, 0.0128326416, 0.01305484772, 0.01327896118,\n\t\t0.01350498199, 0.01373291016, 0.01396274567, 0.01419448853, 0.01442813873, 0.01466369629, 0.01490116119, 0.01514053345, 0.01538181305,\n\t\t0.015625, 0.0158700943, 0.01611709595, 0.01636600494, 0.01661682129, 0.01686954498, 0.01712417603, 0.01738071442, 0.01763916016,\n\t\t0.01789951324, 0.01816177368, 0.01842594147, 0.0186920166, 0.01895999908, 0.01922988892, 0.0195016861, 0.01977539063, 0.0200510025,\n\t\t0.02032852173, 0.0206079483, 0.02088928223, 0.0211725235, 0.02145767212, 0.02174472809, 0.02203369141, 0.02232456207, 0.02261734009,\n\t\t0.02291202545, 0.02320861816, 0.02350711823, 0.02380752563, 0.02410984039, 0.0244140625, 0.02472019196, 0.02502822876, 0.02533817291,\n\t\t0.02565002441, 0.02596378326, 0.02627944946, 0.02659702301, 0.02691650391, 0.02723789215, 0.02756118774, 0.02788639069, 0.02821350098,\n\t\t0.02854251862, 0.0288734436, 0.02920627594, 0.02954101563, 0.02987766266, 0.03021621704, 0.03055667877, 0.03089904785, 0.03124332428,\n\t\t0.03158950806, 0.03193759918, 0.03228759766, 0.03263950348, 0.03299331665, 0.03334903717, 0.03370666504, 0.03406620026, 0.03442764282,\n\t\t0.03479099274, 0.03515625, 0.03552341461, 0.03589248657, 0.03626346588, 0.03663635254, 0.03701114655, 0.0373878479, 0.0377664566,\n\t\t0.03814697266, 0.03852939606, 0.03891372681, 0.0392999649, 0.03968811035, 0.04007816315, 0.04047012329, 0.04086399078, 0.04125976563,\n\t\t0.04165744781, 0.04205703735, 0.04245853424, 0.04286193848, 0.04326725006, 0.04367446899, 0.04408359528, 0.04449462891, 0.04490756989,\n\t\t0.04532241821, 0.04573917389, 0.04615783691, 0.04657840729, 0.04700088501, 0.04742527008, 0.0478515625, 0.04827976227, 0.04870986938,\n\t\t0.04914188385, 0.04957580566, 0.05001163483, 0.05044937134, 0.0508890152, 0.05133056641, 0.05177402496, 0.05221939087, 0.05266666412,\n\t\t0.05311584473, 0.05356693268, 0.05401992798, 0.05447483063, 0.05493164063, 0.05539035797, 0.05585098267, 0.05631351471, 0.0567779541,\n\t\t0.05724430084, 0.05771255493, 0.05818271637, 0.05865478516, 0.05912876129, 0.05960464478, 0.06008243561, 0.06056213379, 0.06104373932,\n\t\t0.0615272522, 0.06201267242, 0.0625, 0.06298923492, 0.0634803772, 0.06397342682, 0.06446838379, 0.06496524811, 0.06546401978, 0.06596469879,\n\t\t0.06646728516, 0.06697177887, 0.06747817993, 0.06798648834, 0.0684967041, 0.06900882721, 0.06952285767, 0.07003879547, 0.07055664063,\n\t\t0.07107639313, 0.07159805298, 0.07212162018, 0.07264709473, 0.07317447662, 0.07370376587, 0.07423496246, 0.07476806641, 0.0753030777,\n\t\t0.07583999634, 0.07637882233, 0.07691955566, 0.07746219635, 0.07800674438, 0.07855319977, 0.0791015625, 0.07965183258, 0.08020401001,\n\t\t0.08075809479, 0.08131408691, 0.08187198639, 0.08243179321, 0.08299350739, 0.08355712891, 0.08412265778, 0.08469009399, 0.08525943756,\n\t\t0.08583068848, 0.08640384674, 0.08697891235, 0.08755588531, 0.08813476563, 0.08871555328, 0.08929824829, 0.08988285065, 0.09046936035,\n\t\t0.0910577774, 0.09164810181, 0.09224033356, 0.09283447266, 0.0934305191, 0.0940284729, 0.09462833405, 0.09523010254, 0.09583377838,\n\t\t0.09643936157, 0.09704685211, 0.09765625, 0.09826755524, 0.09888076782, 0.09949588776, 0.100112915, 0.1007318497, 0.1013526917, 0.101975441,\n\t\t0.1026000977, 0.1032266617, 0.1038551331, 0.1044855118, 0.1051177979, 0.1057519913, 0.106388092, 0.1070261002, 0.1076660156, 0.1083078384,\n\t\t0.1089515686, 0.1095972061, 0.110244751, 0.1108942032, 0.1115455627, 0.1121988297, 0.1128540039, 0.1135110855, 0.1141700745, 0.1148309708,\n\t\t0.1154937744, 0.1161584854, 0.1168251038, 0.1174936295, 0.1181640625, 0.1188364029, 0.1195106506, 0.1201868057, 0.1208648682, 0.121544838,\n\t\t0.1222267151, 0.1229104996, 0.1235961914, 0.1242837906, 0.1249732971, 0.125664711, 0.1263580322, 0.1270532608, 0.1277503967, 0.12844944,\n\t\t0.1291503906, 0.1298532486, 0.1305580139, 0.1312646866, 0.1319732666, 0.132683754, 0.1333961487, 0.1341104507, 0.1348266602, 0.1355447769,\n\t\t0.136264801, 0.1369867325, 0.1377105713, 0.1384363174, 0.1391639709, 0.1398935318, 0.140625, 0.1413583755, 0.1420936584, 0.1428308487,\n\t\t0.1435699463, 0.1443109512, 0.1450538635, 0.1457986832, 0.1465454102, 0.1472940445, 0.1480445862, 0.1487970352, 0.1495513916, 0.1503076553,\n\t\t0.1510658264, 0.1518259048, 0.1525878906, 0.1533517838, 0.1541175842, 0.1548852921, 0.1556549072, 0.1564264297, 0.1571998596, 0.1579751968,\n\t\t0.1587524414, 0.1595315933, 0.1603126526, 0.1610956192, 0.1618804932, 0.1626672745, 0.1634559631, 0.1642465591, 0.1650390625, 0.1658334732,\n\t\t0.1666297913, 0.1674280167, 0.1682281494, 0.1690301895, 0.169834137, 0.1706399918, 0.1714477539, 0.1722574234, 0.1730690002, 0.1738824844,\n\t\t0.174697876, 0.1755151749, 0.1763343811, 0.1771554947, 0.1779785156, 0.1788034439, 0.1796302795, 0.1804590225, 0.1812896729, 0.1821222305,\n\t\t0.1829566956, 0.1837930679, 0.1846313477, 0.1854715347, 0.1863136292, 0.1871576309, 0.18800354, 0.1888513565, 0.1897010803, 0.1905527115,\n\t\t0.19140625, 0.1922616959, 0.1931190491, 0.1939783096, 0.1948394775, 0.1957025528, 0.1965675354, 0.1974344254, 0.1983032227, 0.1991739273,\n\t\t0.2000465393, 0.2009210587, 0.2017974854, 0.2026758194, 0.2035560608, 0.2044382095, 0.2053222656, 0.2062082291, 0.2070960999, 0.207985878,\n\t\t0.2088775635, 0.2097711563, 0.2106666565, 0.211564064, 0.2124633789, 0.2133646011, 0.2142677307, 0.2151727676, 0.2160797119, 0.2169885635,\n\t\t0.2178993225, 0.2188119888, 0.2197265625, 0.2206430435, 0.2215614319, 0.2224817276, 0.2234039307, 0.2243280411, 0.2252540588, 0.2261819839,\n\t\t0.2271118164, 0.2280435562, 0.2289772034, 0.2299127579, 0.2308502197, 0.2317895889, 0.2327308655, 0.2336740494, 0.2346191406, 0.2355661392,\n\t\t0.2365150452, 0.2374658585, 0.2384185791, 0.2393732071, 0.2403297424, 0.2412881851, 0.2422485352, 0.2432107925, 0.2441749573, 0.2451410294,\n\t\t0.2461090088, 0.2470788956, 0.2480506897, 0.2490243912, 0.25, 0.2509775162, 0.2519569397, 0.2529382706, 0.2539215088, 0.2549066544,\n\t\t0.2558937073, 0.2568826675, 0.2578735352, 0.2588663101, 0.2598609924, 0.2608575821, 0.2618560791, 0.2628564835, 0.2638587952, 0.2648630142,\n\t\t0.2658691406, 0.2668771744, 0.2678871155, 0.2688989639, 0.2699127197, 0.2709283829, 0.2719459534, 0.2729654312, 0.2739868164, 0.2750101089,\n\t\t0.2760353088, 0.2770624161, 0.2780914307, 0.2791223526, 0.2801551819, 0.2811899185, 0.2822265625, 0.2832651138, 0.2843055725, 0.2853479385,\n\t\t0.2863922119, 0.2874383926, 0.2884864807, 0.2895364761, 0.2905883789, 0.291642189, 0.2926979065, 0.2937555313, 0.2948150635, 0.295876503,\n\t\t0.2969398499, 0.2980051041, 0.2990722656, 0.3001413345, 0.3012123108, 0.3022851944, 0.3033599854, 0.3044366837, 0.3055152893, 0.3065958023,\n\t\t0.3076782227, 0.3087625504, 0.3098487854, 0.3109369278, 0.3120269775, 0.3131189346, 0.3142127991, 0.3153085709, 0.31640625, 0.3175058365,\n\t\t0.3186073303, 0.3197107315, 0.32081604, 0.3219232559, 0.3230323792, 0.3241434097, 0.3252563477, 0.3263711929, 0.3274879456, 0.3286066055,\n\t\t0.3297271729, 0.3308496475, 0.3319740295, 0.3331003189, 0.3342285156, 0.3353586197, 0.3364906311, 0.3376245499, 0.338760376, 0.3398981094,\n\t\t0.3410377502, 0.3421792984, 0.3433227539, 0.3444681168, 0.345615387, 0.3467645645, 0.3479156494, 0.3490686417, 0.3502235413, 0.3513803482,\n\t\t0.3525390625, 0.3536996841, 0.3548622131, 0.3560266495, 0.3571929932, 0.3583612442, 0.3595314026, 0.3607034683, 0.3618774414, 0.3630533218,\n\t\t0.3642311096, 0.3654108047, 0.3665924072, 0.3677759171, 0.3689613342, 0.3701486588, 0.3713378906, 0.3725290298, 0.3737220764, 0.3749170303,\n\t\t0.3761138916, 0.3773126602, 0.3785133362, 0.3797159195, 0.3809204102, 0.3821268082, 0.3833351135, 0.3845453262, 0.3857574463, 0.3869714737,\n\t\t0.3881874084, 0.3894052505, 0.390625, 0.3918466568, 0.3930702209, 0.3942956924, 0.3955230713, 0.3967523575, 0.397983551, 0.3992166519,\n\t\t0.4004516602, 0.4016885757, 0.4029273987, 0.404168129, 0.4054107666, 0.4066553116, 0.4079017639, 0.4091501236, 0.4104003906, 0.411652565,\n\t\t0.4129066467, 0.4141626358, 0.4154205322, 0.416680336, 0.4179420471, 0.4192056656, 0.4204711914, 0.4217386246, 0.4230079651, 0.424279213,\n\t\t0.4255523682, 0.4268274307, 0.4281044006, 0.4293832779, 0.4306640625, 0.4319467545, 0.4332313538, 0.4345178604, 0.4358062744, 0.4370965958,\n\t\t0.4383888245, 0.4396829605, 0.4409790039, 0.4422769547, 0.4435768127, 0.4448785782, 0.446182251, 0.4474878311, 0.4487953186, 0.4501047134,\n\t\t0.4514160156, 0.4527292252, 0.454044342, 0.4553613663, 0.4566802979, 0.4580011368, 0.4593238831, 0.4606485367, 0.4619750977, 0.463303566,\n\t\t0.4646339417, 0.4659662247, 0.467300415, 0.4686365128, 0.4699745178, 0.4713144302, 0.47265625, 0.4739999771, 0.4753456116, 0.4766931534,\n\t\t0.4780426025, 0.479393959, 0.4807472229, 0.4821023941, 0.4834594727, 0.4848184586, 0.4861793518, 0.4875421524, 0.4889068604, 0.4902734756,\n\t\t0.4916419983, 0.4930124283, 0.4943847656, 0.4957590103, 0.4971351624, 0.4985132217, 0.4998931885, 0.5012750626, 0.502658844, 0.5040445328,\n\t\t0.5054321289, 0.5068216324, 0.5082130432, 0.5096063614, 0.5110015869, 0.5123987198, 0.51379776, 0.5151987076, 0.5166015625, 0.5180063248,\n\t\t0.5194129944, 0.5208215714, 0.5222320557, 0.5236444473, 0.5250587463, 0.5264749527, 0.5278930664, 0.5293130875, 0.5307350159, 0.5321588516,\n\t\t0.5335845947, 0.5350122452, 0.536441803, 0.5378732681, 0.5393066406, 0.5407419205, 0.5421791077, 0.5436182022, 0.5450592041, 0.5465021133,\n\t\t0.5479469299, 0.5493936539, 0.5508422852, 0.5522928238, 0.5537452698, 0.5551996231, 0.5566558838, 0.5581140518, 0.5595741272, 0.5610361099,\n\t\t0.5625, 0.5639657974, 0.5654335022, 0.5669031143, 0.5683746338, 0.5698480606, 0.5713233948, 0.5728006363, 0.5742797852, 0.5757608414,\n\t\t0.5772438049, 0.5787286758, 0.5802154541, 0.5817041397, 0.5831947327, 0.584687233, 0.5861816406, 0.5876779556, 0.589176178, 0.5906763077,\n\t\t0.5921783447, 0.5936822891, 0.5951881409, 0.5966959, 0.5982055664, 0.5997171402, 0.6012306213, 0.6027460098, 0.6042633057, 0.6057825089,\n\t\t0.6073036194, 0.6088266373, 0.6103515625, 0.6118783951, 0.613407135, 0.6149377823, 0.6164703369, 0.6180047989, 0.6195411682, 0.6210794449,\n\t\t0.6226196289, 0.6241617203, 0.625705719, 0.6272516251, 0.6287994385, 0.6303491592, 0.6319007874, 0.6334543228, 0.6350097656, 0.6365671158,\n\t\t0.6381263733, 0.6396875381, 0.6412506104, 0.6428155899, 0.6443824768, 0.6459512711, 0.6475219727, 0.6490945816, 0.6506690979, 0.6522455215,\n\t\t0.6538238525, 0.6554040909, 0.6569862366, 0.6585702896, 0.66015625, 0.6617441177, 0.6633338928, 0.6649255753, 0.666519165, 0.6681146622,\n\t\t0.6697120667, 0.6713113785, 0.6729125977, 0.6745157242, 0.6761207581, 0.6777276993, 0.6793365479, 0.6809473038, 0.682559967, 0.6841745377,\n\t\t0.6857910156, 0.6874094009, 0.6890296936, 0.6906518936, 0.692276001, 0.6939020157, 0.6955299377, 0.6971597672, 0.6987915039, 0.700425148,\n\t\t0.7020606995, 0.7036981583, 0.7053375244, 0.7069787979, 0.7086219788, 0.710267067, 0.7119140625, 0.7135629654, 0.7152137756, 0.7168664932,\n\t\t0.7185211182, 0.7201776505, 0.7218360901, 0.7234964371, 0.7251586914, 0.7268228531, 0.7284889221, 0.7301568985, 0.7318267822, 0.7334985733,\n\t\t0.7351722717, 0.7368478775, 0.7385253906, 0.7402048111, 0.7418861389, 0.7435693741, 0.7452545166, 0.7469415665, 0.7486305237, 0.7503213882,\n\t\t0.7520141602, 0.7537088394, 0.755405426, 0.75710392, 0.7588043213, 0.7605066299, 0.7622108459, 0.7639169693, 0.765625, 0.767334938,\n\t\t0.7690467834, 0.7707605362, 0.7724761963, 0.7741937637, 0.7759132385, 0.7776346207, 0.7793579102, 0.781083107, 0.7828102112, 0.7845392227,\n\t\t0.7862701416, 0.7880029678, 0.7897377014, 0.7914743423, 0.7932128906, 0.7949533463, 0.7966957092, 0.7984399796, 0.8001861572, 0.8019342422,\n\t\t0.8036842346, 0.8054361343, 0.8071899414, 0.8089456558, 0.8107032776, 0.8124628067, 0.8142242432, 0.815987587, 0.8177528381, 0.8195199966,\n\t\t0.8212890625, 0.8230600357, 0.8248329163, 0.8266077042, 0.8283843994, 0.830163002, 0.831943512, 0.8337259293, 0.8355102539, 0.8372964859,\n\t\t0.8390846252, 0.8408746719, 0.842666626, 0.8444604874, 0.8462562561, 0.8480539322, 0.8498535156, 0.8516550064, 0.8534584045, 0.85526371,\n\t\t0.8570709229, 0.858880043, 0.8606910706, 0.8625040054, 0.8643188477, 0.8661355972, 0.8679542542, 0.8697748184, 0.87159729, 0.873421669,\n\t\t0.8752479553, 0.877076149, 0.87890625, 0.8807382584, 0.8825721741, 0.8844079971, 0.8862457275, 0.8880853653, 0.8899269104, 0.8917703629,\n\t\t0.8936157227, 0.8954629898, 0.8973121643, 0.8991632462, 0.9010162354, 0.9028711319, 0.9047279358, 0.906586647, 0.9084472656, 0.9103097916,\n\t\t0.9121742249, 0.9140405655, 0.9159088135, 0.9177789688, 0.9196510315, 0.9215250015, 0.9234008789, 0.9252786636, 0.9271583557, 0.9290399551,\n\t\t0.9309234619, 0.932808876, 0.9346961975, 0.9365854263, 0.9384765625, 0.940369606, 0.9422645569, 0.9441614151, 0.9460601807, 0.9479608536,\n\t\t0.9498634338, 0.9517679214, 0.9536743164, 0.9555826187, 0.9574928284, 0.9594049454, 0.9613189697, 0.9632349014, 0.9651527405, 0.9670724869,\n\t\t0.9689941406, 0.9709177017, 0.9728431702, 0.974770546, 0.9766998291, 0.9786310196, 0.9805641174, 0.9824991226, 0.9844360352, 0.986374855,\n\t\t0.9883155823, 0.9902582169, 0.9922027588, 0.9941492081 };\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/gpio.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.c\r\n * @brief This file provides code for the configuration\r\n * of all used GPIO pins.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"gpio.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure GPIO */\r\n/*----------------------------------------------------------------------------*/\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/** Configure pins\r\n*/\r\nvoid MX_GPIO_Init(void)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n\r\n /* GPIO Ports Clock Enable */\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n __HAL_RCC_GPIOB_CLK_ENABLE();\r\n\r\n /*Configure GPIO pin Output Level */\r\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\r\n\r\n /*Configure GPIO pin Output Level */\r\n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\r\n\r\n /*Configure GPIO pins : PAPin PAPin */\r\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\r\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /*Configure GPIO pin : PtPin */\r\n GPIO_InitStruct.Pin = MUX_A_Pin;\r\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\r\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/lerp.c", "content": "/*\n * lerp.c\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#include \"lerp.h\"\n\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position) {\n\tuint16_t integer_part;\n\tfloat float_part;\n\tint16_t this_sample, next_sample;\n\n\tif (position < 0.0f) {\n\t\tposition += _bufsize;\n\t}\n\n\tif (position > (_bufsize - 1)) {\n\t\tposition -= _bufsize;\n\t}\n\n\tinteger_part = (uint16_t) (position);\n\tfloat_part = position - integer_part;\n\tthis_sample = _buf[integer_part];\n\tif (integer_part < (_bufsize - 1)) {\n\t\tnext_sample = _buf[integer_part + 1];\n\t} else {\n\t\tnext_sample = _buf[(integer_part + 1) - _bufsize];\n\t}\n\n\treturn (((next_sample - this_sample) * float_part) + this_sample);\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/main.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.c\r\n * @brief : Main program body\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"adc.h\"\r\n#include \"dac.h\"\r\n#include \"dma.h\"\r\n#include \"tim.h\"\r\n#include \"gpio.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"chorus.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN PTD */\r\n\r\n/* USER CODE END PTD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN PV */\r\nvolatile uint8_t mux_channel;\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\nvoid SystemClock_Config(void);\r\n/* USER CODE BEGIN PFP */\r\nvoid DWT_Start();\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/**\r\n * @brief The application entry point.\r\n * @retval int\r\n */\r\nint main(void)\r\n{\r\n /* USER CODE BEGIN 1 */\r\n\r\n /* USER CODE END 1 */\r\n\r\n /* MCU Configuration--------------------------------------------------------*/\r\n\r\n /* Reset of all peripherals, Initializes the Flash interface and the Systick. */\r\n HAL_Init();\r\n\r\n /* USER CODE BEGIN Init */\r\n\r\n /* USER CODE END Init */\r\n\r\n /* Configure the system clock */\r\n SystemClock_Config();\r\n\r\n /* USER CODE BEGIN SysInit */\r\n\r\n /* USER CODE END SysInit */\r\n\r\n /* Initialize all configured peripherals */\r\n MX_GPIO_Init();\r\n MX_DMA_Init();\r\n MX_ADC1_Init();\r\n MX_ADC2_Init();\r\n MX_DAC1_Init();\r\n MX_TIM2_Init();\r\n MX_TIM1_Init();\r\n MX_TIM3_Init();\r\n /* USER CODE BEGIN 2 */\r\n\tDAC_Start();\r\n\tADC1_Start();\r\n\tADC2_Start();\r\n\tTIM1_Start();\r\n\tTIM2_Start();\r\n\tTIM3_Start();\r\n\tDWT_Start();\r\n\tchorus_init();\r\n /* USER CODE END 2 */\r\n\r\n /* Infinite loop */\r\n /* USER CODE BEGIN WHILE */\r\n\twhile (1) {\r\n /* USER CODE END WHILE */\r\n\r\n /* USER CODE BEGIN 3 */\r\n\t}\r\n /* USER CODE END 3 */\r\n}\r\n\r\n/**\r\n * @brief System Clock Configuration\r\n * @retval None\r\n */\r\nvoid SystemClock_Config(void)\r\n{\r\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\r\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\r\n\r\n /** Configure the main internal regulator output voltage\r\n */\r\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\r\n /** Initializes the RCC Oscillators according to the specified parameters\r\n * in the RCC_OscInitTypeDef structure.\r\n */\r\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\r\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\r\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\r\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\r\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\r\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\r\n RCC_OscInitStruct.PLL.PLLN = 12;\r\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\r\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\r\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\r\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Initializes the CPU, AHB and APB buses clocks\r\n */\r\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\r\n |RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;\r\n RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;\r\n RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;\r\n RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV1;\r\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\r\n\r\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 4 */\r\n\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc) {\r\n\r\n\tif (hadc->Instance == ADC1) {\r\n\r\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\r\n\t\tif (mux_channel > NUM_ADC1_CHANNELS) {\r\n\t\t\tmux_channel = 0;\r\n\t\t}\r\n\r\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\r\n\t\t\t\t(GPIO_PinState) (mux_channel & 1));\r\n\t\tHAL_GPIO_WritePin(MUX_B_GPIO_Port, MUX_B_Pin,\r\n\t\t\t\t(GPIO_PinState) ((mux_channel >> 1) & 1));\r\n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\r\n\t\t\t\t(GPIO_PinState) ((mux_channel >> 2) & 1));\r\n\r\n\t}\r\n}\r\n\r\nvoid DWT_Start() {\r\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\r\n\tDWT->CYCCNT = 0;\r\n\tDWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;\r\n}\r\n\r\n/* USER CODE END 4 */\r\n\r\n/**\r\n * @brief This function is executed in case of error occurrence.\r\n * @retval None\r\n */\r\nvoid Error_Handler(void)\r\n{\r\n /* USER CODE BEGIN Error_Handler_Debug */\r\n\t/* User can add his own implementation to report the HAL error return state */\r\n\t__disable_irq();\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END Error_Handler_Debug */\r\n}\r\n\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief Reports the name of the source file and the source line number\r\n * where the assert_param error has occurred.\r\n * @param file: pointer to the source file name\r\n * @param line: assert_param error line source number\r\n * @retval None\r\n */\r\nvoid assert_failed(uint8_t *file, uint32_t line)\r\n{\r\n /* USER CODE BEGIN 6 */\r\n /* User can add his own implementation to report the file name and line number,\r\n ex: printf(\"Wrong parameters value: file %s on line %d\\r\\n\", file, line) */\r\n /* USER CODE END 6 */\r\n}\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/stm32g4xx_hal_msp.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_msp.c\r\n * @brief This file provides code for the MSP Initialization\r\n * and de-Initialization codes.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN Define */\r\n\r\n/* USER CODE END Define */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN Macro */\r\n\r\n/* USER CODE END Macro */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* External functions --------------------------------------------------------*/\r\n/* USER CODE BEGIN ExternalFunctions */\r\n\r\n/* USER CODE END ExternalFunctions */\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n/**\r\n * Initializes the Global MSP.\r\n */\r\nvoid HAL_MspInit(void)\r\n{\r\n /* USER CODE BEGIN MspInit 0 */\r\n\r\n /* USER CODE END MspInit 0 */\r\n\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n\r\n /* System interrupt init*/\r\n\r\n /** Disable the internal Pull-Up in Dead Battery pins of UCPD peripheral\r\n */\r\n HAL_PWREx_DisableUCPDDeadBattery();\r\n\r\n /* USER CODE BEGIN MspInit 1 */\r\n\r\n /* USER CODE END MspInit 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/stm32g4xx_it.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.c\r\n * @brief Interrupt Service Routines.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"stm32g4xx_it.h\"\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"dac.h\"\r\n#include \"adc.h\"\r\n#include \"chorus.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\nuint32_t tim2_tick_start;\r\nuint32_t tim2_tick_end;\r\nuint32_t tim2_ticks;\r\nuint32_t chorus_tick_start;\r\nuint32_t chorus_tick_end;\r\nuint32_t chorus_ticks;\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/* External variables --------------------------------------------------------*/\r\nextern DMA_HandleTypeDef hdma_adc1;\r\nextern DMA_HandleTypeDef hdma_adc2;\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n/* USER CODE BEGIN EV */\r\n\r\n/* USER CODE END EV */\r\n\r\n/******************************************************************************/\r\n/* Cortex-M4 Processor Interruption and Exception Handlers */\r\n/******************************************************************************/\r\n/**\r\n * @brief This function handles Non maskable interrupt.\r\n */\r\nvoid NMI_Handler(void)\r\n{\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\r\n\r\n /* USER CODE END NonMaskableInt_IRQn 0 */\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END NonMaskableInt_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Hard fault interrupt.\r\n */\r\nvoid HardFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN HardFault_IRQn 0 */\r\n\r\n /* USER CODE END HardFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_HardFault_IRQn 0 */\r\n /* USER CODE END W1_HardFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Memory management fault.\r\n */\r\nvoid MemManage_Handler(void)\r\n{\r\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\r\n\r\n /* USER CODE END MemoryManagement_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_MemoryManagement_IRQn 0 */\r\n /* USER CODE END W1_MemoryManagement_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Prefetch fault, memory access fault.\r\n */\r\nvoid BusFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN BusFault_IRQn 0 */\r\n\r\n /* USER CODE END BusFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_BusFault_IRQn 0 */\r\n /* USER CODE END W1_BusFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Undefined instruction or illegal state.\r\n */\r\nvoid UsageFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN UsageFault_IRQn 0 */\r\n\r\n /* USER CODE END UsageFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_UsageFault_IRQn 0 */\r\n /* USER CODE END W1_UsageFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles System service call via SWI instruction.\r\n */\r\nvoid SVC_Handler(void)\r\n{\r\n /* USER CODE BEGIN SVCall_IRQn 0 */\r\n\r\n /* USER CODE END SVCall_IRQn 0 */\r\n /* USER CODE BEGIN SVCall_IRQn 1 */\r\n\r\n /* USER CODE END SVCall_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Debug monitor.\r\n */\r\nvoid DebugMon_Handler(void)\r\n{\r\n /* USER CODE BEGIN DebugMonitor_IRQn 0 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 0 */\r\n /* USER CODE BEGIN DebugMonitor_IRQn 1 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Pendable request for system service.\r\n */\r\nvoid PendSV_Handler(void)\r\n{\r\n /* USER CODE BEGIN PendSV_IRQn 0 */\r\n\r\n /* USER CODE END PendSV_IRQn 0 */\r\n /* USER CODE BEGIN PendSV_IRQn 1 */\r\n\r\n /* USER CODE END PendSV_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles System tick timer.\r\n */\r\nvoid SysTick_Handler(void)\r\n{\r\n /* USER CODE BEGIN SysTick_IRQn 0 */\r\n\r\n /* USER CODE END SysTick_IRQn 0 */\r\n HAL_IncTick();\r\n /* USER CODE BEGIN SysTick_IRQn 1 */\r\n\r\n /* USER CODE END SysTick_IRQn 1 */\r\n}\r\n\r\n/******************************************************************************/\r\n/* STM32G4xx Peripheral Interrupt Handlers */\r\n/* Add here the Interrupt Handlers for the used peripherals. */\r\n/* For the available peripheral interrupt handler names, */\r\n/* please refer to the startup file (startup_stm32g4xx.s). */\r\n/******************************************************************************/\r\n\r\n/**\r\n * @brief This function handles DMA1 channel1 global interrupt.\r\n */\r\nvoid DMA1_Channel1_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc2);\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles DMA1 channel2 global interrupt.\r\n */\r\nvoid DMA1_Channel2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc1);\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM2 global interrupt.\r\n */\r\nvoid TIM2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM2_IRQn 0 */\r\n\ttim2_tick_end = DWT->CYCCNT;\r\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\r\n\ttim2_tick_start = DWT->CYCCNT;\r\n\r\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\r\n\r\n\t\t\tchorus_tick_start = DWT->CYCCNT;\r\n\r\n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R,\r\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\r\n\r\n\t\t\tchorus_tick_end = DWT->CYCCNT;\r\n\t\t\tchorus_ticks = chorus_tick_end - chorus_tick_start;\r\n\t\t}\r\n\t}\r\n\r\n#if 0\r\n /* USER CODE END TIM2_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim2);\r\n /* USER CODE BEGIN TIM2_IRQn 1 */\r\n#endif\r\n\r\n /* USER CODE END TIM2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM3 global interrupt.\r\n */\r\nvoid TIM3_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM3_IRQn 0 */\r\n\r\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\r\n\r\n\t\t\tchorus_params_typedef params;\r\n\r\n\t\t\tparams.delay = ADC1_channel_data[DELAY_POT_INDEX] >> 2;\r\n\t\t\tparams.delay_cv = ADC1_channel_data[CV_INPUT_INDEX];\r\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX] >> 2;\r\n\t\t\tparams.lfo_rate = ADC1_channel_data[RATE_POT_INDEX] >> 2;\r\n\t\t\tparams.lfo_amount = ADC1_channel_data[AMT_POT_INDEX] >> 2;\r\n\r\n\t\t\tchorus_control_tick(¶ms);\r\n\t\t\tTIM1->CCR1 = (uint16_t) chorus_lfo.output;\r\n\t\t}\r\n\t}\r\n#if 0\r\n /* USER CODE END TIM3_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim3);\r\n /* USER CODE BEGIN TIM3_IRQn 1 */\r\n#endif\r\n\r\n /* USER CODE END TIM3_IRQn 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/super_filters.cpp", "content": "/*\n * super_filters.cpp\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#include \"super_filters.h\"\n\nSvf::Svf(float _sample_rate, float _freq, float _q) {\n\tfreq = (6.28f * _freq) / _sample_rate;\n\tq = 1.0f / _q;\n}\nvoid Svf::tick(float _input) {\n\tlow = delay2 + freq * delay1;\n\thigh = _input - low - (q * delay1);\n\tband = (freq * high) + delay1;\n\n\tdelay1 = band;\n\tdelay2 = low;\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/syscalls.c", "content": "/**\n ******************************************************************************\n * @file syscalls.c\n * @author Auto-generated by STM32CubeIDE\n * @brief STM32CubeIDE Minimal System calls file\n *\n * For more information about which c-functions\n * need which of these lowlevel functions\n * please consult the Newlib libc-manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n\n/* Variables */\nextern int __io_putchar(int ch) __attribute__((weak));\nextern int __io_getchar(void) __attribute__((weak));\n\n\nchar *__env[1] = { 0 };\nchar **environ = __env;\n\n\n/* Functions */\nvoid initialise_monitor_handles()\n{\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n\nint _kill(int pid, int sig)\n{\n\terrno = EINVAL;\n\treturn -1;\n}\n\nvoid _exit (int status)\n{\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n}\n\n__attribute__((weak)) int _read(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t*ptr++ = __io_getchar();\n\t}\n\nreturn len;\n}\n\n__attribute__((weak)) int _write(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t__io_putchar(*ptr++);\n\t}\n\treturn len;\n}\n\nint _close(int file)\n{\n\treturn -1;\n}\n\n\nint _fstat(int file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _isatty(int file)\n{\n\treturn 1;\n}\n\nint _lseek(int file, int ptr, int dir)\n{\n\treturn 0;\n}\n\nint _open(char *path, int flags, ...)\n{\n\t/* Pretend like we always fail */\n\treturn -1;\n}\n\nint _wait(int *status)\n{\n\terrno = ECHILD;\n\treturn -1;\n}\n\nint _unlink(char *name)\n{\n\terrno = ENOENT;\n\treturn -1;\n}\n\nint _times(struct tms *buf)\n{\n\treturn -1;\n}\n\nint _stat(char *file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _link(char *old, char *new)\n{\n\terrno = EMLINK;\n\treturn -1;\n}\n\nint _fork(void)\n{\n\terrno = EAGAIN;\n\treturn -1;\n}\n\nint _execve(char *name, char **argv, char **env)\n{\n\terrno = ENOMEM;\n\treturn -1;\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/sysmem.c", "content": "/**\n ******************************************************************************\n * @file sysmem.c\n * @author Generated by STM32CubeIDE\n * @brief STM32CubeIDE System Memory calls file\n *\n * For more information about which C functions\n * need which of these lowlevel functions\n * please consult the newlib libc manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n\n/**\n * Pointer to the current high watermark of the heap usage\n */\nstatic uint8_t *__sbrk_heap_end = NULL;\n\n/**\n * @brief _sbrk() allocates memory to the newlib heap and is used by malloc\n * and others from the C library\n *\n * @verbatim\n * ############################################################################\n * # .data # .bss # newlib heap # MSP stack #\n * # # # # Reserved by _Min_Stack_Size #\n * ############################################################################\n * ^-- RAM start ^-- _end _estack, RAM end --^\n * @endverbatim\n *\n * This implementation starts allocating at the '_end' linker symbol\n * The '_Min_Stack_Size' linker symbol reserves a memory for the MSP stack\n * The implementation considers '_estack' linker symbol to be RAM end\n * NOTE: If the MSP stack, at any point during execution, grows larger than the\n * reserved size, please increase the '_Min_Stack_Size'.\n *\n * @param incr Memory size\n * @return Pointer to allocated memory\n */\nvoid *_sbrk(ptrdiff_t incr)\n{\n extern uint8_t _end; /* Symbol defined in the linker script */\n extern uint8_t _estack; /* Symbol defined in the linker script */\n extern uint32_t _Min_Stack_Size; /* Symbol defined in the linker script */\n const uint32_t stack_limit = (uint32_t)&_estack - (uint32_t)&_Min_Stack_Size;\n const uint8_t *max_heap = (uint8_t *)stack_limit;\n uint8_t *prev_heap_end;\n\n /* Initialize heap end at first call */\n if (NULL == __sbrk_heap_end)\n {\n __sbrk_heap_end = &_end;\n }\n\n /* Protect heap from growing into the reserved MSP stack */\n if (__sbrk_heap_end + incr > max_heap)\n {\n errno = ENOMEM;\n return (void *)-1;\n }\n\n prev_heap_end = __sbrk_heap_end;\n __sbrk_heap_end += incr;\n\n return (void *)prev_heap_end;\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/system_stm32g4xx.c", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32g4xx.c\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer System Source File\r\n *\r\n * This file provides two functions and one global variable to be called from\r\n * user application:\r\n * - SystemInit(): This function is called at startup just after reset and\r\n * before branch to main program. This call is made inside\r\n * the \"startup_stm32g4xx.s\" file.\r\n *\r\n * - SystemCoreClock variable: Contains the core clock (HCLK), it can be used\r\n * by the user application to setup the SysTick\r\n * timer or configure other parameters.\r\n *\r\n * - SystemCoreClockUpdate(): Updates the variable SystemCoreClock and must\r\n * be called whenever the core clock is changed\r\n * during program execution.\r\n *\r\n * After each device reset the HSI (16 MHz) is used as system clock source.\r\n * Then SystemInit() function is called, in \"startup_stm32g4xx.s\" file, to\r\n * configure the system clock before to branch to main program.\r\n *\r\n * This file configures the system clock as follows:\r\n *=============================================================================\r\n *-----------------------------------------------------------------------------\r\n * System Clock source | HSI\r\n *-----------------------------------------------------------------------------\r\n * SYSCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * HCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * AHB Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB1 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB2 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_M | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_N | 16\r\n *-----------------------------------------------------------------------------\r\n * PLL_P | 7\r\n *-----------------------------------------------------------------------------\r\n * PLL_Q | 2\r\n *-----------------------------------------------------------------------------\r\n * PLL_R | 2\r\n *-----------------------------------------------------------------------------\r\n * Require 48MHz for RNG | Disabled\r\n *-----------------------------------------------------------------------------\r\n *=============================================================================\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g4xx_system\r\n * @{\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Includes\r\n * @{\r\n */\r\n\r\n#include \"stm32g4xx.h\"\r\n\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE 24000000U /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE 16000000U /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_TypesDefinitions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Defines\r\n * @{\r\n */\r\n\r\n/************************* Miscellaneous Configuration ************************/\r\n/* Note: Following vector table addresses must be defined in line with linker\r\n configuration. */\r\n/*!< Uncomment the following line if you need to relocate the vector table\r\n anywhere in Flash or Sram, else the vector table is kept at the automatic\r\n remap of boot address selected */\r\n/* #define USER_VECT_TAB_ADDRESS */\r\n\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n/*!< Uncomment the following line if you need to relocate your vector Table\r\n in Sram else user remap will be done in Flash. */\r\n/* #define VECT_TAB_SRAM */\r\n#if defined(VECT_TAB_SRAM)\r\n#define VECT_TAB_BASE_ADDRESS SRAM_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#else\r\n#define VECT_TAB_BASE_ADDRESS FLASH_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#endif /* VECT_TAB_SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n/******************************************************************************/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Variables\r\n * @{\r\n */\r\n /* The SystemCoreClock variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 2) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) each time HAL_RCC_ClockConfig() is called to configure the system clock frequency\r\n Note: If you use this function to configure the system clock; then there\r\n is no need to call the 2 first functions listed above, since SystemCoreClock\r\n variable is updated automatically.\r\n */\r\n uint32_t SystemCoreClock = HSI_VALUE;\r\n\r\n const uint8_t AHBPrescTable[16] = {0U, 0U, 0U, 0U, 0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U, 6U, 7U, 8U, 9U};\r\n const uint8_t APBPrescTable[8] = {0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U};\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_FunctionPrototypes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Setup the microcontroller system.\r\n * @param None\r\n * @retval None\r\n */\r\n\r\nvoid SystemInit(void)\r\n{\r\n /* FPU settings ------------------------------------------------------------*/\r\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\r\n #endif\r\n\r\n /* Configure the Vector Table location add offset address ------------------*/\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n}\r\n\r\n/**\r\n * @brief Update SystemCoreClock variable according to Clock Register Values.\r\n * The SystemCoreClock variable contains the core clock (HCLK), it can\r\n * be used by the user application to setup the SysTick timer or configure\r\n * other parameters.\r\n *\r\n * @note Each time the core clock (HCLK) changes, this function must be called\r\n * to update SystemCoreClock variable value. Otherwise, any configuration\r\n * based on this variable will be incorrect.\r\n *\r\n * @note - The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n *\r\n * - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(**)\r\n *\r\n * - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(***)\r\n *\r\n * - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(***)\r\n * or HSI_VALUE(*) multiplied/divided by the PLL factors.\r\n *\r\n * (**) HSI_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n *\r\n * (***) HSE_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 24 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * - The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SystemCoreClockUpdate(void)\r\n{\r\n uint32_t tmp, pllvco, pllr, pllsource, pllm;\r\n\r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n switch (RCC->CFGR & RCC_CFGR_SWS)\r\n {\r\n case 0x04: /* HSI used as system clock source */\r\n SystemCoreClock = HSI_VALUE;\r\n break;\r\n\r\n case 0x08: /* HSE used as system clock source */\r\n SystemCoreClock = HSE_VALUE;\r\n break;\r\n\r\n case 0x0C: /* PLL used as system clock source */\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = (RCC->PLLCFGR & RCC_PLLCFGR_PLLSRC);\r\n pllm = ((RCC->PLLCFGR & RCC_PLLCFGR_PLLM) >> 4) + 1U ;\r\n if (pllsource == 0x02UL) /* HSI used as PLL clock source */\r\n {\r\n pllvco = (HSI_VALUE / pllm);\r\n }\r\n else /* HSE used as PLL clock source */\r\n {\r\n pllvco = (HSE_VALUE / pllm);\r\n }\r\n pllvco = pllvco * ((RCC->PLLCFGR & RCC_PLLCFGR_PLLN) >> 8);\r\n pllr = (((RCC->PLLCFGR & RCC_PLLCFGR_PLLR) >> 25) + 1U) * 2U;\r\n SystemCoreClock = pllvco/pllr;\r\n break;\r\n\r\n default:\r\n break;\r\n }\r\n /* Compute HCLK clock frequency --------------------------------------------*/\r\n /* Get HCLK prescaler */\r\n tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];\r\n /* HCLK clock frequency */\r\n SystemCoreClock >>= tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Src/tim.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.c\r\n * @brief This file provides code for the configuration\r\n * of the TIM instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"tim.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nTIM_HandleTypeDef htim1;\r\nTIM_HandleTypeDef htim2;\r\nTIM_HandleTypeDef htim3;\r\n\r\n/* TIM1 init function */\r\nvoid MX_TIM1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM1_Init 0 */\r\n\r\n /* USER CODE END TIM1_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n TIM_OC_InitTypeDef sConfigOC = {0};\r\n TIM_BreakDeadTimeConfigTypeDef sBreakDeadTimeConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM1_Init 1 */\r\n\r\n /* USER CODE END TIM1_Init 1 */\r\n htim1.Instance = TIM1;\r\n htim1.Init.Prescaler = 200;\r\n htim1.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim1.Init.Period = 4096;\r\n htim1.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim1.Init.RepetitionCounter = 0;\r\n htim1.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim1, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n if (HAL_TIM_PWM_Init(&htim1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_RESET;\r\n sMasterConfig.MasterOutputTrigger2 = TIM_TRGO2_RESET;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim1, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sConfigOC.OCMode = TIM_OCMODE_PWM1;\r\n sConfigOC.Pulse = 512;\r\n sConfigOC.OCPolarity = TIM_OCPOLARITY_HIGH;\r\n sConfigOC.OCNPolarity = TIM_OCNPOLARITY_HIGH;\r\n sConfigOC.OCFastMode = TIM_OCFAST_DISABLE;\r\n sConfigOC.OCIdleState = TIM_OCIDLESTATE_RESET;\r\n sConfigOC.OCNIdleState = TIM_OCNIDLESTATE_RESET;\r\n if (HAL_TIM_PWM_ConfigChannel(&htim1, &sConfigOC, TIM_CHANNEL_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sBreakDeadTimeConfig.OffStateRunMode = TIM_OSSR_DISABLE;\r\n sBreakDeadTimeConfig.OffStateIDLEMode = TIM_OSSI_DISABLE;\r\n sBreakDeadTimeConfig.LockLevel = TIM_LOCKLEVEL_OFF;\r\n sBreakDeadTimeConfig.DeadTime = 0;\r\n sBreakDeadTimeConfig.BreakState = TIM_BREAK_DISABLE;\r\n sBreakDeadTimeConfig.BreakPolarity = TIM_BREAKPOLARITY_HIGH;\r\n sBreakDeadTimeConfig.BreakFilter = 0;\r\n sBreakDeadTimeConfig.BreakAFMode = TIM_BREAK_AFMODE_INPUT;\r\n sBreakDeadTimeConfig.Break2State = TIM_BREAK2_DISABLE;\r\n sBreakDeadTimeConfig.Break2Polarity = TIM_BREAK2POLARITY_HIGH;\r\n sBreakDeadTimeConfig.Break2Filter = 0;\r\n sBreakDeadTimeConfig.Break2AFMode = TIM_BREAK_AFMODE_INPUT;\r\n sBreakDeadTimeConfig.AutomaticOutput = TIM_AUTOMATICOUTPUT_DISABLE;\r\n if (HAL_TIMEx_ConfigBreakDeadTime(&htim1, &sBreakDeadTimeConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM1_Init 2 */\r\n\r\n /* USER CODE END TIM1_Init 2 */\r\n HAL_TIM_MspPostInit(&htim1);\r\n\r\n}\r\n/* TIM2 init function */\r\nvoid MX_TIM2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM2_Init 0 */\r\n\r\n /* USER CODE END TIM2_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM2_Init 1 */\r\n\r\n /* USER CODE END TIM2_Init 1 */\r\n htim2.Instance = TIM2;\r\n htim2.Init.Prescaler = 0;\r\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim2.Init.Period = 960;\r\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM2_Init 2 */\r\n\r\n /* USER CODE END TIM2_Init 2 */\r\n\r\n}\r\n/* TIM3 init function */\r\nvoid MX_TIM3_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM3_Init 0 */\r\n\r\n /* USER CODE END TIM3_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM3_Init 1 */\r\n\r\n /* USER CODE END TIM3_Init 1 */\r\n htim3.Instance = TIM3;\r\n htim3.Init.Prescaler = 0;\r\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim3.Init.Period = 6400;\r\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM3_Init 2 */\r\n\r\n /* USER CODE END TIM3_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM1)\r\n {\r\n /* USER CODE BEGIN TIM1_MspInit 0 */\r\n\r\n /* USER CODE END TIM1_MspInit 0 */\r\n /* TIM1 clock enable */\r\n __HAL_RCC_TIM1_CLK_ENABLE();\r\n /* USER CODE BEGIN TIM1_MspInit 1 */\r\n\r\n /* USER CODE END TIM1_MspInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspInit 0 */\r\n\r\n /* USER CODE END TIM2_MspInit 0 */\r\n /* TIM2 clock enable */\r\n __HAL_RCC_TIM2_CLK_ENABLE();\r\n\r\n /* TIM2 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\r\n HAL_NVIC_EnableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspInit 1 */\r\n\r\n /* USER CODE END TIM2_MspInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspInit 0 */\r\n\r\n /* USER CODE END TIM3_MspInit 0 */\r\n /* TIM3 clock enable */\r\n __HAL_RCC_TIM3_CLK_ENABLE();\r\n\r\n /* TIM3 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\r\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspInit 1 */\r\n\r\n /* USER CODE END TIM3_MspInit 1 */\r\n }\r\n}\r\nvoid HAL_TIM_MspPostInit(TIM_HandleTypeDef* timHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n if(timHandle->Instance==TIM1)\r\n {\r\n /* USER CODE BEGIN TIM1_MspPostInit 0 */\r\n\r\n /* USER CODE END TIM1_MspPostInit 0 */\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**TIM1 GPIO Configuration\r\n PA8 ------> TIM1_CH1\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_8;\r\n GPIO_InitStruct.Mode = GPIO_MODE_AF_PP;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\r\n GPIO_InitStruct.Alternate = GPIO_AF6_TIM1;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* USER CODE BEGIN TIM1_MspPostInit 1 */\r\n\r\n /* USER CODE END TIM1_MspPostInit 1 */\r\n }\r\n\r\n}\r\n\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM1)\r\n {\r\n /* USER CODE BEGIN TIM1_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM1_CLK_DISABLE();\r\n /* USER CODE BEGIN TIM1_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM1_MspDeInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM2_CLK_DISABLE();\r\n\r\n /* TIM2 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM3_CLK_DISABLE();\r\n\r\n /* TIM3 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid TIM1_Start() {\r\n\tHAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_1);\r\n}\r\n\r\nvoid TIM2_Start() {\r\n\tHAL_TIM_Base_Start_IT(&htim2);\r\n}\r\n\r\nvoid TIM3_Start() {\r\n\tHAL_TIM_Base_Start_IT(&htim3);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Core/Startup/startup_stm32g431kbux.s", "content": "/**\r\n ******************************************************************************\r\n * @file startup_stm32g431xx.s\r\n * @author MCD Application Team\r\n * @brief STM32G431xx devices vector table GCC toolchain.\r\n * This module performs:\r\n * - Set the initial SP\r\n * - Set the initial PC == Reset_Handler,\r\n * - Set the vector table entries with the exceptions ISR address,\r\n * - Configure the clock system\r\n * - Branches to main in the C library (which eventually\r\n * calls main()).\r\n * After Reset the Cortex-M4 processor is in Thread mode,\r\n * priority is Privileged, and the Stack is set to Main.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n .syntax unified\r\n\t.cpu cortex-m4\r\n\t.fpu softvfp\r\n\t.thumb\r\n\r\n.global\tg_pfnVectors\r\n.global\tDefault_Handler\r\n\r\n/* start address for the initialization values of the .data section.\r\ndefined in linker script */\r\n.word\t_sidata\r\n/* start address for the .data section. defined in linker script */\r\n.word\t_sdata\r\n/* end address for the .data section. defined in linker script */\r\n.word\t_edata\r\n/* start address for the .bss section. defined in linker script */\r\n.word\t_sbss\r\n/* end address for the .bss section. defined in linker script */\r\n.word\t_ebss\r\n\r\n.equ BootRAM, 0xF1E0F85F\r\n/**\r\n * @brief This is the code that gets called when the processor first\r\n * starts execution following a reset event. Only the absolutely\r\n * necessary set is performed, after which the application\r\n * supplied main() routine is called.\r\n * @param None\r\n * @retval : None\r\n*/\r\n\r\n .section\t.text.Reset_Handler\r\n\t.weak\tReset_Handler\r\n\t.type\tReset_Handler, %function\r\nReset_Handler:\r\n ldr r0, =_estack\r\n mov sp, r0 /* set stack pointer */\r\n\r\n/* Copy the data segment initializers from flash to SRAM */\r\n ldr r0, =_sdata\r\n ldr r1, =_edata\r\n ldr r2, =_sidata\r\n movs r3, #0\r\n b\tLoopCopyDataInit\r\n\r\nCopyDataInit:\r\n ldr r4, [r2, r3]\r\n str r4, [r0, r3]\r\n adds r3, r3, #4\r\n\r\nLoopCopyDataInit:\r\n adds r4, r0, r3\r\n cmp r4, r1\r\n bcc CopyDataInit\r\n \r\n/* Zero fill the bss segment. */\r\n ldr r2, =_sbss\r\n ldr r4, =_ebss\r\n movs r3, #0\r\n b LoopFillZerobss\r\n\r\nFillZerobss:\r\n str r3, [r2]\r\n adds r2, r2, #4\r\n\r\nLoopFillZerobss:\r\n cmp r2, r4\r\n bcc FillZerobss\r\n\r\n/* Call the clock system intitialization function.*/\r\n bl SystemInit\r\n/* Call static constructors */\r\n bl __libc_init_array\r\n/* Call the application's entry point.*/\r\n\tbl\tmain\r\n\r\nLoopForever:\r\n b LoopForever\r\n\r\n.size\tReset_Handler, .-Reset_Handler\r\n\r\n/**\r\n * @brief This is the code that gets called when the processor receives an\r\n * unexpected interrupt. This simply enters an infinite loop, preserving\r\n * the system state for examination by a debugger.\r\n *\r\n * @param None\r\n * @retval : None\r\n*/\r\n .section\t.text.Default_Handler,\"ax\",%progbits\r\nDefault_Handler:\r\nInfinite_Loop:\r\n\tb\tInfinite_Loop\r\n\t.size\tDefault_Handler, .-Default_Handler\r\n/******************************************************************************\r\n*\r\n* The minimal vector table for a Cortex-M4. Note that the proper constructs\r\n* must be placed on this to ensure that it ends up at physical address\r\n* 0x0000.0000.\r\n*\r\n******************************************************************************/\r\n \t.section\t.isr_vector,\"a\",%progbits\r\n\t.type\tg_pfnVectors, %object\r\n\t.size\tg_pfnVectors, .-g_pfnVectors\r\n\r\n\r\ng_pfnVectors:\r\n\t.word\t_estack\r\n\t.word\tReset_Handler\r\n\t.word\tNMI_Handler\r\n\t.word\tHardFault_Handler\r\n\t.word\tMemManage_Handler\r\n\t.word\tBusFault_Handler\r\n\t.word\tUsageFault_Handler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSVC_Handler\r\n\t.word\tDebugMon_Handler\r\n\t.word\t0\r\n\t.word\tPendSV_Handler\r\n\t.word\tSysTick_Handler\r\n\t.word\tWWDG_IRQHandler\r\n\t.word\tPVD_PVM_IRQHandler\r\n\t.word\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.word\tRTC_WKUP_IRQHandler\r\n\t.word\tFLASH_IRQHandler\r\n\t.word\tRCC_IRQHandler\r\n\t.word\tEXTI0_IRQHandler\r\n\t.word\tEXTI1_IRQHandler\r\n\t.word\tEXTI2_IRQHandler\r\n\t.word\tEXTI3_IRQHandler\r\n\t.word\tEXTI4_IRQHandler\r\n\t.word\tDMA1_Channel1_IRQHandler\r\n\t.word\tDMA1_Channel2_IRQHandler\r\n\t.word\tDMA1_Channel3_IRQHandler\r\n\t.word\tDMA1_Channel4_IRQHandler\r\n\t.word\tDMA1_Channel5_IRQHandler\r\n\t.word\tDMA1_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\tADC1_2_IRQHandler\r\n\t.word\tUSB_HP_IRQHandler\r\n\t.word\tUSB_LP_IRQHandler\r\n\t.word\tFDCAN1_IT0_IRQHandler\r\n\t.word\tFDCAN1_IT1_IRQHandler\r\n\t.word\tEXTI9_5_IRQHandler\r\n\t.word\tTIM1_BRK_TIM15_IRQHandler\r\n\t.word\tTIM1_UP_TIM16_IRQHandler\r\n\t.word\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.word\tTIM1_CC_IRQHandler\r\n\t.word\tTIM2_IRQHandler\r\n\t.word\tTIM3_IRQHandler\r\n\t.word\tTIM4_IRQHandler\r\n\t.word\tI2C1_EV_IRQHandler\r\n\t.word\tI2C1_ER_IRQHandler\r\n\t.word\tI2C2_EV_IRQHandler\r\n\t.word\tI2C2_ER_IRQHandler\r\n\t.word\tSPI1_IRQHandler\r\n\t.word\tSPI2_IRQHandler\r\n\t.word\tUSART1_IRQHandler\r\n\t.word\tUSART2_IRQHandler\r\n\t.word\tUSART3_IRQHandler\r\n\t.word\tEXTI15_10_IRQHandler\r\n\t.word\tRTC_Alarm_IRQHandler\r\n\t.word\tUSBWakeUp_IRQHandler\r\n\t.word\tTIM8_BRK_IRQHandler\r\n\t.word\tTIM8_UP_IRQHandler\r\n\t.word\tTIM8_TRG_COM_IRQHandler\r\n\t.word\tTIM8_CC_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tLPTIM1_IRQHandler\r\n\t.word\t0\r\n\t.word\tSPI3_IRQHandler\r\n\t.word\tUART4_IRQHandler\r\n\t.word\t0\r\n\t.word\tTIM6_DAC_IRQHandler\r\n\t.word\tTIM7_IRQHandler\r\n\t.word\tDMA2_Channel1_IRQHandler\r\n\t.word\tDMA2_Channel2_IRQHandler\r\n\t.word\tDMA2_Channel3_IRQHandler\r\n\t.word\tDMA2_Channel4_IRQHandler\r\n\t.word\tDMA2_Channel5_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tUCPD1_IRQHandler\r\n\t.word\tCOMP1_2_3_IRQHandler\r\n\t.word\tCOMP4_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCRS_IRQHandler\r\n\t.word\tSAI1_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tFPU_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tRNG_IRQHandler\r\n\t.word\tLPUART1_IRQHandler\r\n\t.word\tI2C3_EV_IRQHandler\r\n\t.word\tI2C3_ER_IRQHandler\r\n\t.word\tDMAMUX_OVR_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tDMA2_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCORDIC_IRQHandler\r\n\t.word\tFMAC_IRQHandler\r\n\r\n/*******************************************************************************\r\n*\r\n* Provide weak aliases for each Exception handler to the Default_Handler.\r\n* As they are weak aliases, any function with the same name will override\r\n* this definition.\r\n*\r\n*******************************************************************************/\r\n\r\n\t.weak\tNMI_Handler\r\n\t.thumb_set NMI_Handler,Default_Handler\r\n\r\n\t.weak\tHardFault_Handler\r\n\t.thumb_set HardFault_Handler,Default_Handler\r\n\r\n\t.weak\tMemManage_Handler\r\n\t.thumb_set MemManage_Handler,Default_Handler\r\n\r\n\t.weak\tBusFault_Handler\r\n\t.thumb_set BusFault_Handler,Default_Handler\r\n\r\n\t.weak\tUsageFault_Handler\r\n\t.thumb_set UsageFault_Handler,Default_Handler\r\n\r\n\t.weak\tSVC_Handler\r\n\t.thumb_set SVC_Handler,Default_Handler\r\n\r\n\t.weak\tDebugMon_Handler\r\n\t.thumb_set DebugMon_Handler,Default_Handler\r\n\r\n\t.weak\tPendSV_Handler\r\n\t.thumb_set PendSV_Handler,Default_Handler\r\n\r\n\t.weak\tSysTick_Handler\r\n\t.thumb_set SysTick_Handler,Default_Handler\r\n\r\n\t.weak\tWWDG_IRQHandler\r\n\t.thumb_set WWDG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tPVD_PVM_IRQHandler\r\n\t.thumb_set PVD_PVM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.thumb_set RTC_TAMP_LSECSS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_WKUP_IRQHandler\r\n\t.thumb_set RTC_WKUP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFLASH_IRQHandler\r\n\t.thumb_set FLASH_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRCC_IRQHandler\r\n\t.thumb_set RCC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI0_IRQHandler\r\n\t.thumb_set EXTI0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI1_IRQHandler\r\n\t.thumb_set EXTI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI2_IRQHandler\r\n\t.thumb_set EXTI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI3_IRQHandler\r\n\t.thumb_set EXTI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI4_IRQHandler\r\n\t.thumb_set EXTI4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel1_IRQHandler\r\n\t.thumb_set DMA1_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel2_IRQHandler\r\n\t.thumb_set DMA1_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel3_IRQHandler\r\n\t.thumb_set DMA1_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel4_IRQHandler\r\n\t.thumb_set DMA1_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel5_IRQHandler\r\n\t.thumb_set DMA1_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel6_IRQHandler\r\n\t.thumb_set DMA1_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC1_2_IRQHandler\r\n\t.thumb_set ADC1_2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_HP_IRQHandler\r\n\t.thumb_set USB_HP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_LP_IRQHandler\r\n\t.thumb_set USB_LP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT0_IRQHandler\r\n\t.thumb_set FDCAN1_IT0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT1_IRQHandler\r\n\t.thumb_set FDCAN1_IT1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI9_5_IRQHandler\r\n\t.thumb_set EXTI9_5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_BRK_TIM15_IRQHandler\r\n\t.thumb_set TIM1_BRK_TIM15_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_UP_TIM16_IRQHandler\r\n\t.thumb_set TIM1_UP_TIM16_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.thumb_set TIM1_TRG_COM_TIM17_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_CC_IRQHandler\r\n\t.thumb_set TIM1_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM2_IRQHandler\r\n\t.thumb_set TIM2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM3_IRQHandler\r\n\t.thumb_set TIM3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM4_IRQHandler\r\n\t.thumb_set TIM4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_EV_IRQHandler\r\n\t.thumb_set I2C1_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_ER_IRQHandler\r\n\t.thumb_set I2C1_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_EV_IRQHandler\r\n\t.thumb_set I2C2_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_ER_IRQHandler\r\n\t.thumb_set I2C2_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI1_IRQHandler\r\n\t.thumb_set SPI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI2_IRQHandler\r\n\t.thumb_set SPI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART1_IRQHandler\r\n\t.thumb_set USART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART2_IRQHandler\r\n\t.thumb_set USART2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART3_IRQHandler\r\n\t.thumb_set USART3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI15_10_IRQHandler\r\n\t.thumb_set EXTI15_10_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_Alarm_IRQHandler\r\n\t.thumb_set RTC_Alarm_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSBWakeUp_IRQHandler\r\n\t.thumb_set USBWakeUp_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_BRK_IRQHandler\r\n\t.thumb_set TIM8_BRK_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_UP_IRQHandler\r\n\t.thumb_set TIM8_UP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_TRG_COM_IRQHandler\r\n\t.thumb_set TIM8_TRG_COM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_CC_IRQHandler\r\n\t.thumb_set TIM8_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPTIM1_IRQHandler\r\n\t.thumb_set LPTIM1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI3_IRQHandler\r\n\t.thumb_set SPI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUART4_IRQHandler\r\n\t.thumb_set UART4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM6_DAC_IRQHandler\r\n\t.thumb_set TIM6_DAC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM7_IRQHandler\r\n\t.thumb_set TIM7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel1_IRQHandler\r\n\t.thumb_set DMA2_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel2_IRQHandler\r\n\t.thumb_set DMA2_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel3_IRQHandler\r\n\t.thumb_set DMA2_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel4_IRQHandler\r\n\t.thumb_set DMA2_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel5_IRQHandler\r\n\t.thumb_set DMA2_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUCPD1_IRQHandler\r\n\t.thumb_set UCPD1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP1_2_3_IRQHandler\r\n\t.thumb_set COMP1_2_3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP4_IRQHandler\r\n\t.thumb_set COMP4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCRS_IRQHandler\r\n\t.thumb_set CRS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSAI1_IRQHandler\r\n\t.thumb_set SAI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFPU_IRQHandler\r\n\t.thumb_set FPU_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRNG_IRQHandler\r\n\t.thumb_set RNG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPUART1_IRQHandler\r\n\t.thumb_set LPUART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_EV_IRQHandler\r\n\t.thumb_set I2C3_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_ER_IRQHandler\r\n\t.thumb_set I2C3_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMAMUX_OVR_IRQHandler\r\n\t.thumb_set DMAMUX_OVR_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel6_IRQHandler\r\n\t.thumb_set DMA2_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCORDIC_IRQHandler\r\n\t.thumb_set CORDIC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFMAC_IRQHandler\r\n\t.thumb_set FMAC_IRQHandler,Default_Handler\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Inc/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \n\n# Each subdirectory must supply rules for building sources it contributes\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/adc.cyclo", "content": "../Core/Src/adc.c:33:6:MX_ADC1_Init\t4\n../Core/Src/adc.c:93:6:MX_ADC2_Init\t3\n../Core/Src/adc.c:147:6:HAL_ADC_MspInit\t9\n../Core/Src/adc.c:257:6:HAL_ADC_MspDeInit\t5\n../Core/Src/adc.c:308:6:ADC1_Start\t1\n../Core/Src/adc.c:311:6:ADC2_Start\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/adc.d", "content": "Core/Src/adc.o: ../Core/Src/adc.c ../Core/Inc/adc.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/adc.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/adc.su", "content": "../Core/Src/adc.c:33:6:MX_ADC1_Init\t56\tstatic\n../Core/Src/adc.c:93:6:MX_ADC2_Init\t40\tstatic\n../Core/Src/adc.c:147:6:HAL_ADC_MspInit\t120\tstatic\n../Core/Src/adc.c:257:6:HAL_ADC_MspDeInit\t8\tstatic\n../Core/Src/adc.c:308:6:ADC1_Start\t0\tstatic\n../Core/Src/adc.c:311:6:ADC2_Start\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/c_filters.cyclo", "content": "../Core/Src/c_filters.c:10:6:svf_init\t2\n../Core/Src/c_filters.c:24:6:svf_tick\t1\n../Core/Src/c_filters.c:33:6:svf_set_freq\t2\n../Core/Src/c_filters.c:41:6:svf_set_a_direct\t1\n../Core/Src/c_filters.c:45:6:svf_set_q\t1\n../Core/Src/c_filters.c:52:7:svf_get_low\t1\n../Core/Src/c_filters.c:56:7:svf_get_high\t1\n../Core/Src/c_filters.c:60:7:svf_get_band\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/c_filters.d", "content": "Core/Src/c_filters.o: ../Core/Src/c_filters.c ../Core/Inc/c_filters.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/c_filters.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/c_filters.su", "content": "../Core/Src/c_filters.c:10:6:svf_init\t0\tstatic\n../Core/Src/c_filters.c:24:6:svf_tick\t0\tstatic\n../Core/Src/c_filters.c:33:6:svf_set_freq\t0\tstatic\n../Core/Src/c_filters.c:41:6:svf_set_a_direct\t0\tstatic\n../Core/Src/c_filters.c:45:6:svf_set_q\t0\tstatic\n../Core/Src/c_filters.c:52:7:svf_get_low\t0\tstatic\n../Core/Src/c_filters.c:56:7:svf_get_high\t0\tstatic\n../Core/Src/c_filters.c:60:7:svf_get_band\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/chorus.cyclo", "content": "../Core/Src/chorus.c:24:10:lfo_tick\t1\n../Core/Src/chorus.c:32:7:chorus_tick\t5\n../Core/Src/chorus.c:101:6:chorus_control_tick\t1\n../Core/Src/chorus.c:121:6:chorus_init\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/chorus.d", "content": "Core/Src/chorus.o: ../Core/Src/chorus.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/chorus.h ../Core/Inc/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Core/Inc/c_filters.h ../Core/Inc/big_sine_wave.h \\\n ../Core/Inc/float_expo_table.h ../Core/Inc/lerp.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/chorus.h:\n../Core/Inc/dynamic_smooth.h:\n../Core/Inc/main.h:\n../Core/Inc/c_filters.h:\n../Core/Inc/big_sine_wave.h:\n../Core/Inc/float_expo_table.h:\n../Core/Inc/lerp.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/chorus.su", "content": "../Core/Src/chorus.c:24:10:lfo_tick\t0\tstatic\n../Core/Src/chorus.c:32:7:chorus_tick\t24\tstatic\n../Core/Src/chorus.c:101:6:chorus_control_tick\t0\tstatic\n../Core/Src/chorus.c:121:6:chorus_init\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dac.cyclo", "content": "../Core/Src/dac.c:30:6:MX_DAC1_Init\t4\n../Core/Src/dac.c:76:6:HAL_DAC_MspInit\t2\n../Core/Src/dac.c:104:6:HAL_DAC_MspDeInit\t2\n../Core/Src/dac.c:129:6:DAC_Start\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dac.d", "content": "Core/Src/dac.o: ../Core/Src/dac.c ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/dac.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dac.su", "content": "../Core/Src/dac.c:30:6:MX_DAC1_Init\t56\tstatic\n../Core/Src/dac.c:76:6:HAL_DAC_MspInit\t40\tstatic\n../Core/Src/dac.c:104:6:HAL_DAC_MspDeInit\t0\tstatic\n../Core/Src/dac.c:129:6:DAC_Start\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dma.cyclo", "content": "../Core/Src/dma.c:39:6:MX_DMA_Init\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dma.d", "content": "Core/Src/dma.o: ../Core/Src/dma.c ../Core/Inc/dma.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/dma.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dma.su", "content": "../Core/Src/dma.c:39:6:MX_DMA_Init\t16\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dynamic_smooth.cyclo", "content": "../Core/Src/dynamic_smooth.c:12:7:cm_min\t1\n../Core/Src/dynamic_smooth.c:16:7:cm_abs\t1\n../Core/Src/dynamic_smooth.c:24:6:dynamic_smooth_init\t1\n../Core/Src/dynamic_smooth.c:43:7:dynamic_smooth_tick\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dynamic_smooth.d", "content": "Core/Src/dynamic_smooth.o: ../Core/Src/dynamic_smooth.c \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/dynamic_smooth.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/dynamic_smooth.su", "content": "../Core/Src/dynamic_smooth.c:12:7:cm_min\t0\tstatic\n../Core/Src/dynamic_smooth.c:16:7:cm_abs\t0\tstatic\n../Core/Src/dynamic_smooth.c:24:6:dynamic_smooth_init\t16\tstatic\n../Core/Src/dynamic_smooth.c:43:7:dynamic_smooth_tick\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/float_expo_table.cyclo", "content": "" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/float_expo_table.d", "content": "Core/Src/float_expo_table.o: ../Core/Src/float_expo_table.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/float_expo_table.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/float_expo_table.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/float_expo_table.su", "content": "" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/gpio.cyclo", "content": "../Core/Src/gpio.c:37:6:MX_GPIO_Init\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/gpio.d", "content": "Core/Src/gpio.o: ../Core/Src/gpio.c ../Core/Inc/gpio.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/gpio.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/gpio.su", "content": "../Core/Src/gpio.c:37:6:MX_GPIO_Init\t56\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/lerp.cyclo", "content": "../Core/Src/lerp.c:10:7:lerp_int16\t4\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/lerp.d", "content": "Core/Src/lerp.o: ../Core/Src/lerp.c ../Core/Inc/lerp.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/lerp.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/lerp.su", "content": "../Core/Src/lerp.c:10:7:lerp_int16\t4\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/main.cyclo", "content": "../Core/Src/main.c:124:6:void SystemClock_Config()\t3\n../Core/Src/main.c:68:5:int main()\t1\n../Core/Src/main.c:166:6:void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef*)\t3\n../Core/Src/main.c:185:6:void DWT_Start()\t1\n../Core/Src/main.c:197:6:void Error_Handler()\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/main.d", "content": "Core/Src/main.o: ../Core/Src/main.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/adc.h ../Core/Inc/main.h ../Core/Inc/dac.h ../Core/Inc/dma.h \\\n ../Core/Inc/tim.h ../Core/Inc/gpio.h ../Core/Inc/chorus.h \\\n ../Core/Inc/dynamic_smooth.h ../Core/Inc/c_filters.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/adc.h:\n../Core/Inc/main.h:\n../Core/Inc/dac.h:\n../Core/Inc/dma.h:\n../Core/Inc/tim.h:\n../Core/Inc/gpio.h:\n../Core/Inc/chorus.h:\n../Core/Inc/dynamic_smooth.h:\n../Core/Inc/c_filters.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/main.su", "content": "../Core/Src/main.c:124:6:void SystemClock_Config()\t88\tstatic,ignoring_inline_asm\n../Core/Src/main.c:68:5:int main()\t8\tstatic\n../Core/Src/main.c:166:6:void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef*)\t8\tstatic\n../Core/Src/main.c:185:6:void DWT_Start()\t0\tstatic\n../Core/Src/main.c:197:6:void Error_Handler()\t0\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_hal_msp.cyclo", "content": "../Core/Src/stm32g4xx_hal_msp.c:63:6:HAL_MspInit\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_hal_msp.d", "content": "Core/Src/stm32g4xx_hal_msp.o: ../Core/Src/stm32g4xx_hal_msp.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_hal_msp.su", "content": "../Core/Src/stm32g4xx_hal_msp.c:63:6:HAL_MspInit\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_it.cyclo", "content": "../Core/Src/stm32g4xx_it.c:81:6:NMI_Handler\t1\n../Core/Src/stm32g4xx_it.c:95:6:HardFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:110:6:MemManage_Handler\t1\n../Core/Src/stm32g4xx_it.c:125:6:BusFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:140:6:UsageFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:155:6:SVC_Handler\t1\n../Core/Src/stm32g4xx_it.c:168:6:DebugMon_Handler\t1\n../Core/Src/stm32g4xx_it.c:181:6:PendSV_Handler\t1\n../Core/Src/stm32g4xx_it.c:194:6:SysTick_Handler\t1\n../Core/Src/stm32g4xx_it.c:215:6:DMA1_Channel1_IRQHandler\t1\n../Core/Src/stm32g4xx_it.c:229:6:DMA1_Channel2_IRQHandler\t1\n../Core/Src/stm32g4xx_it.c:243:6:TIM2_IRQHandler\t3\n../Core/Src/stm32g4xx_it.c:276:6:TIM3_IRQHandler\t3\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_it.d", "content": "Core/Src/stm32g4xx_it.o: ../Core/Src/stm32g4xx_it.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/stm32g4xx_it.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Core/Inc/adc.h ../Core/Inc/chorus.h ../Core/Inc/dynamic_smooth.h \\\n ../Core/Inc/c_filters.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/stm32g4xx_it.h:\n../Core/Inc/dac.h:\n../Core/Inc/main.h:\n../Core/Inc/adc.h:\n../Core/Inc/chorus.h:\n../Core/Inc/dynamic_smooth.h:\n../Core/Inc/c_filters.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/stm32g4xx_it.su", "content": "../Core/Src/stm32g4xx_it.c:81:6:NMI_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:95:6:HardFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:110:6:MemManage_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:125:6:BusFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:140:6:UsageFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:155:6:SVC_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:168:6:DebugMon_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:181:6:PendSV_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:194:6:SysTick_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:215:6:DMA1_Channel1_IRQHandler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:229:6:DMA1_Channel2_IRQHandler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:243:6:TIM2_IRQHandler\t16\tstatic\n../Core/Src/stm32g4xx_it.c:276:6:TIM3_IRQHandler\t24\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nCPP_SRCS += \\\n../Core/Src/super_filters.cpp \n\nC_SRCS += \\\n../Core/Src/adc.c \\\n../Core/Src/c_filters.c \\\n../Core/Src/chorus.c \\\n../Core/Src/dac.c \\\n../Core/Src/dma.c \\\n../Core/Src/dynamic_smooth.c \\\n../Core/Src/float_expo_table.c \\\n../Core/Src/gpio.c \\\n../Core/Src/lerp.c \\\n../Core/Src/main.c \\\n../Core/Src/stm32g4xx_hal_msp.c \\\n../Core/Src/stm32g4xx_it.c \\\n../Core/Src/syscalls.c \\\n../Core/Src/sysmem.c \\\n../Core/Src/system_stm32g4xx.c \\\n../Core/Src/tim.c \n\nC_DEPS += \\\n./Core/Src/adc.d \\\n./Core/Src/c_filters.d \\\n./Core/Src/chorus.d \\\n./Core/Src/dac.d \\\n./Core/Src/dma.d \\\n./Core/Src/dynamic_smooth.d \\\n./Core/Src/float_expo_table.d \\\n./Core/Src/gpio.d \\\n./Core/Src/lerp.d \\\n./Core/Src/main.d \\\n./Core/Src/stm32g4xx_hal_msp.d \\\n./Core/Src/stm32g4xx_it.d \\\n./Core/Src/syscalls.d \\\n./Core/Src/sysmem.d \\\n./Core/Src/system_stm32g4xx.d \\\n./Core/Src/tim.d \n\nOBJS += \\\n./Core/Src/adc.o \\\n./Core/Src/c_filters.o \\\n./Core/Src/chorus.o \\\n./Core/Src/dac.o \\\n./Core/Src/dma.o \\\n./Core/Src/dynamic_smooth.o \\\n./Core/Src/float_expo_table.o \\\n./Core/Src/gpio.o \\\n./Core/Src/lerp.o \\\n./Core/Src/main.o \\\n./Core/Src/stm32g4xx_hal_msp.o \\\n./Core/Src/stm32g4xx_it.o \\\n./Core/Src/super_filters.o \\\n./Core/Src/syscalls.o \\\n./Core/Src/sysmem.o \\\n./Core/Src/system_stm32g4xx.o \\\n./Core/Src/tim.o \n\nCPP_DEPS += \\\n./Core/Src/super_filters.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Src/%.o Core/Src/%.su Core/Src/%.cyclo: ../Core/Src/%.c Core/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\nCore/Src/main.o: ../Core/Src/main.c Core/Src/subdir.mk\n\tarm-none-eabi-g++ \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\nCore/Src/%.o Core/Src/%.su Core/Src/%.cyclo: ../Core/Src/%.cpp Core/Src/subdir.mk\n\tarm-none-eabi-g++ \"$<\" -mcpu=cortex-m4 -std=gnu++14 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -fno-exceptions -fno-rtti -fno-use-cxa-atexit -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Src\n\nclean-Core-2f-Src:\n\t-$(RM) ./Core/Src/adc.cyclo ./Core/Src/adc.d ./Core/Src/adc.o ./Core/Src/adc.su ./Core/Src/c_filters.cyclo ./Core/Src/c_filters.d ./Core/Src/c_filters.o ./Core/Src/c_filters.su ./Core/Src/chorus.cyclo ./Core/Src/chorus.d ./Core/Src/chorus.o ./Core/Src/chorus.su ./Core/Src/dac.cyclo ./Core/Src/dac.d ./Core/Src/dac.o ./Core/Src/dac.su ./Core/Src/dma.cyclo ./Core/Src/dma.d ./Core/Src/dma.o ./Core/Src/dma.su ./Core/Src/dynamic_smooth.cyclo ./Core/Src/dynamic_smooth.d ./Core/Src/dynamic_smooth.o ./Core/Src/dynamic_smooth.su ./Core/Src/float_expo_table.cyclo ./Core/Src/float_expo_table.d ./Core/Src/float_expo_table.o ./Core/Src/float_expo_table.su ./Core/Src/gpio.cyclo ./Core/Src/gpio.d ./Core/Src/gpio.o ./Core/Src/gpio.su ./Core/Src/lerp.cyclo ./Core/Src/lerp.d ./Core/Src/lerp.o ./Core/Src/lerp.su ./Core/Src/main.cyclo ./Core/Src/main.d ./Core/Src/main.o ./Core/Src/main.su ./Core/Src/stm32g4xx_hal_msp.cyclo ./Core/Src/stm32g4xx_hal_msp.d ./Core/Src/stm32g4xx_hal_msp.o ./Core/Src/stm32g4xx_hal_msp.su ./Core/Src/stm32g4xx_it.cyclo ./Core/Src/stm32g4xx_it.d ./Core/Src/stm32g4xx_it.o ./Core/Src/stm32g4xx_it.su ./Core/Src/super_filters.cyclo ./Core/Src/super_filters.d ./Core/Src/super_filters.o ./Core/Src/super_filters.su ./Core/Src/syscalls.cyclo ./Core/Src/syscalls.d ./Core/Src/syscalls.o ./Core/Src/syscalls.su ./Core/Src/sysmem.cyclo ./Core/Src/sysmem.d ./Core/Src/sysmem.o ./Core/Src/sysmem.su ./Core/Src/system_stm32g4xx.cyclo ./Core/Src/system_stm32g4xx.d ./Core/Src/system_stm32g4xx.o ./Core/Src/system_stm32g4xx.su ./Core/Src/tim.cyclo ./Core/Src/tim.d ./Core/Src/tim.o ./Core/Src/tim.su\n\n.PHONY: clean-Core-2f-Src\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/super_filters.cyclo", "content": "../Core/Src/super_filters.cpp:10:1:Svf::Svf(float, float, float)\t1\n../Core/Src/super_filters.cpp:14:6:void Svf::tick(float)\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/super_filters.d", "content": "Core/Src/super_filters.o: ../Core/Src/super_filters.cpp \\\n ../Core/Inc/super_filters.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/super_filters.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/super_filters.su", "content": "../Core/Src/super_filters.cpp:10:1:Svf::Svf(float, float, float)\t0\tstatic\n../Core/Src/super_filters.cpp:14:6:void Svf::tick(float)\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/syscalls.cyclo", "content": "../Core/Src/syscalls.c:44:6:initialise_monitor_handles\t1\n../Core/Src/syscalls.c:48:5:_getpid\t1\n../Core/Src/syscalls.c:53:5:_kill\t1\n../Core/Src/syscalls.c:59:6:_exit\t1\n../Core/Src/syscalls.c:65:27:_read\t3\n../Core/Src/syscalls.c:77:27:_write\t3\n../Core/Src/syscalls.c:88:5:_close\t1\n../Core/Src/syscalls.c:94:5:_fstat\t1\n../Core/Src/syscalls.c:100:5:_isatty\t1\n../Core/Src/syscalls.c:105:5:_lseek\t1\n../Core/Src/syscalls.c:110:5:_open\t1\n../Core/Src/syscalls.c:116:5:_wait\t1\n../Core/Src/syscalls.c:122:5:_unlink\t1\n../Core/Src/syscalls.c:128:5:_times\t1\n../Core/Src/syscalls.c:133:5:_stat\t1\n../Core/Src/syscalls.c:139:5:_link\t1\n../Core/Src/syscalls.c:145:5:_fork\t1\n../Core/Src/syscalls.c:151:5:_execve\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/syscalls.d", "content": "Core/Src/syscalls.o: ../Core/Src/syscalls.c\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/syscalls.su", "content": "../Core/Src/syscalls.c:44:6:initialise_monitor_handles\t0\tstatic\n../Core/Src/syscalls.c:48:5:_getpid\t0\tstatic\n../Core/Src/syscalls.c:53:5:_kill\t8\tstatic\n../Core/Src/syscalls.c:59:6:_exit\t8\tstatic\n../Core/Src/syscalls.c:65:27:_read\t16\tstatic\n../Core/Src/syscalls.c:77:27:_write\t16\tstatic\n../Core/Src/syscalls.c:88:5:_close\t0\tstatic\n../Core/Src/syscalls.c:94:5:_fstat\t0\tstatic\n../Core/Src/syscalls.c:100:5:_isatty\t0\tstatic\n../Core/Src/syscalls.c:105:5:_lseek\t0\tstatic\n../Core/Src/syscalls.c:110:5:_open\t0\tstatic\n../Core/Src/syscalls.c:116:5:_wait\t8\tstatic\n../Core/Src/syscalls.c:122:5:_unlink\t8\tstatic\n../Core/Src/syscalls.c:128:5:_times\t0\tstatic\n../Core/Src/syscalls.c:133:5:_stat\t0\tstatic\n../Core/Src/syscalls.c:139:5:_link\t8\tstatic\n../Core/Src/syscalls.c:145:5:_fork\t8\tstatic\n../Core/Src/syscalls.c:151:5:_execve\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/sysmem.cyclo", "content": "../Core/Src/sysmem.c:53:7:_sbrk\t3\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/sysmem.d", "content": "Core/Src/sysmem.o: ../Core/Src/sysmem.c\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/sysmem.su", "content": "../Core/Src/sysmem.c:53:7:_sbrk\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/system_stm32g4xx.cyclo", "content": "../Core/Src/system_stm32g4xx.c:179:6:SystemInit\t1\n../Core/Src/system_stm32g4xx.c:228:6:SystemCoreClockUpdate\t5\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/system_stm32g4xx.d", "content": "Core/Src/system_stm32g4xx.o: ../Core/Src/system_stm32g4xx.c \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/system_stm32g4xx.su", "content": "../Core/Src/system_stm32g4xx.c:179:6:SystemInit\t0\tstatic\n../Core/Src/system_stm32g4xx.c:228:6:SystemCoreClockUpdate\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/tim.cyclo", "content": "../Core/Src/tim.c:32:6:MX_TIM1_Init\t8\n../Core/Src/tim.c:109:6:MX_TIM2_Init\t4\n../Core/Src/tim.c:149:6:MX_TIM3_Init\t4\n../Core/Src/tim.c:189:6:HAL_TIM_Base_MspInit\t4\n../Core/Src/tim.c:234:6:HAL_TIM_MspPostInit\t2\n../Core/Src/tim.c:262:6:HAL_TIM_Base_MspDeInit\t4\n../Core/Src/tim.c:308:6:TIM1_Start\t1\n../Core/Src/tim.c:312:6:TIM2_Start\t1\n../Core/Src/tim.c:316:6:TIM3_Start\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/tim.d", "content": "Core/Src/tim.o: ../Core/Src/tim.c ../Core/Inc/tim.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/tim.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Src/tim.su", "content": "../Core/Src/tim.c:32:6:MX_TIM1_Init\t160\tstatic\n../Core/Src/tim.c:109:6:MX_TIM2_Init\t40\tstatic\n../Core/Src/tim.c:149:6:MX_TIM3_Init\t40\tstatic\n../Core/Src/tim.c:189:6:HAL_TIM_Base_MspInit\t24\tstatic\n../Core/Src/tim.c:234:6:HAL_TIM_MspPostInit\t40\tstatic\n../Core/Src/tim.c:262:6:HAL_TIM_Base_MspDeInit\t0\tstatic\n../Core/Src/tim.c:308:6:TIM1_Start\t0\tstatic\n../Core/Src/tim.c:312:6:TIM2_Start\t0\tstatic\n../Core/Src/tim.c:316:6:TIM3_Start\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Startup/startup_stm32g431kbux.d", "content": "Core/Startup/startup_stm32g431kbux.o: \\\n ../Core/Startup/startup_stm32g431kbux.s\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Core/Startup/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nS_SRCS += \\\n../Core/Startup/startup_stm32g431kbux.s \n\nS_DEPS += \\\n./Core/Startup/startup_stm32g431kbux.d \n\nOBJS += \\\n./Core/Startup/startup_stm32g431kbux.o \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Startup/%.o: ../Core/Startup/%.s Core/Startup/subdir.mk\n\tarm-none-eabi-gcc -mcpu=cortex-m4 -g3 -DDEBUG -c -x assembler-with-cpp -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\" \"$<\"\n\nclean: clean-Core-2f-Startup\n\nclean-Core-2f-Startup:\n\t-$(RM) ./Core/Startup/startup_stm32g431kbux.d ./Core/Startup/startup_stm32g431kbux.o\n\n.PHONY: clean-Core-2f-Startup\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:221:13:HAL_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:232:13:HAL_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:192:19:HAL_DeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:255:26:HAL_InitTick\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:148:19:HAL_Init\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:322:13:HAL_IncTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:333:17:HAL_GetTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:342:10:HAL_GetTickPrio\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:351:19:HAL_SetTickFreq\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:383:10:HAL_GetTickFreq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:399:13:HAL_Delay\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:425:13:HAL_SuspendTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:441:13:HAL_ResumeTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:451:10:HAL_GetHalVersion\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:460:10:HAL_GetREVID\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:469:10:HAL_GetDEVID\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:498:6:HAL_DBGMCU_EnableDBGSleepMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:507:6:HAL_DBGMCU_DisableDBGSleepMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:516:6:HAL_DBGMCU_EnableDBGStopMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:525:6:HAL_DBGMCU_DisableDBGStopMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:534:6:HAL_DBGMCU_EnableDBGStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:543:6:HAL_DBGMCU_DisableDBGStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:576:6:HAL_SYSCFG_CCMSRAMErase\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:595:6:HAL_SYSCFG_EnableMemorySwappingBank\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:610:6:HAL_SYSCFG_DisableMemorySwappingBank\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:628:6:HAL_SYSCFG_VREFBUF_VoltageScalingConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:644:6:HAL_SYSCFG_VREFBUF_HighImpedanceConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:658:6:HAL_SYSCFG_VREFBUF_TrimmingConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:670:19:HAL_SYSCFG_EnableVREFBUF\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:696:6:HAL_SYSCFG_DisableVREFBUF\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:707:6:HAL_SYSCFG_EnableIOSwitchBooster\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:717:6:HAL_SYSCFG_DisableIOSwitchBooster\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:727:6:HAL_SYSCFG_EnableIOSwitchVDD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:737:6:HAL_SYSCFG_DisableIOSwitchVDD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:748:6:HAL_SYSCFG_CCMSRAM_WriteProtectionEnable\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:221:13:HAL_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:232:13:HAL_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:192:19:HAL_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:255:26:HAL_InitTick\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:148:19:HAL_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:322:13:HAL_IncTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:333:17:HAL_GetTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:342:10:HAL_GetTickPrio\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:351:19:HAL_SetTickFreq\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:383:10:HAL_GetTickFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:399:13:HAL_Delay\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:425:13:HAL_SuspendTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:441:13:HAL_ResumeTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:451:10:HAL_GetHalVersion\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:460:10:HAL_GetREVID\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:469:10:HAL_GetDEVID\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:498:6:HAL_DBGMCU_EnableDBGSleepMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:507:6:HAL_DBGMCU_DisableDBGSleepMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:516:6:HAL_DBGMCU_EnableDBGStopMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:525:6:HAL_DBGMCU_DisableDBGStopMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:534:6:HAL_DBGMCU_EnableDBGStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:543:6:HAL_DBGMCU_DisableDBGStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:576:6:HAL_SYSCFG_CCMSRAMErase\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:595:6:HAL_SYSCFG_EnableMemorySwappingBank\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:610:6:HAL_SYSCFG_DisableMemorySwappingBank\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:628:6:HAL_SYSCFG_VREFBUF_VoltageScalingConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:644:6:HAL_SYSCFG_VREFBUF_HighImpedanceConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:658:6:HAL_SYSCFG_VREFBUF_TrimmingConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:670:19:HAL_SYSCFG_EnableVREFBUF\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:696:6:HAL_SYSCFG_DisableVREFBUF\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:707:6:HAL_SYSCFG_EnableIOSwitchBooster\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:717:6:HAL_SYSCFG_DisableIOSwitchBooster\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:727:6:HAL_SYSCFG_EnableIOSwitchVDD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:737:6:HAL_SYSCFG_DisableIOSwitchVDD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:748:6:HAL_SYSCFG_CCMSRAM_WriteProtectionEnable\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:913:13:HAL_ADC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:395:19:HAL_ADC_Init\t19\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:930:13:HAL_ADC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1409:19:HAL_ADC_PollForConversion\t19\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1592:19:HAL_ADC_PollForEvent\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2228:10:HAL_ADC_GetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2249:19:HAL_ADC_StartSampling\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2271:19:HAL_ADC_StopSampling\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2660:13:HAL_ADC_ConvCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2675:13:HAL_ADC_ConvHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3634:6:ADC_DMAHalfConvCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2690:13:HAL_ADC_LevelOutOfWindowCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2712:13:HAL_ADC_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2288:6:HAL_ADC_IRQHandler\t44\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3556:6:ADC_DMAConvCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3652:6:ADC_DMAError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2758:19:HAL_ADC_ConfigChannel\t47\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2991:19:HAL_ADC_AnalogWDGConfig\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3246:10:HAL_ADC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3260:10:HAL_ADC_GetError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3290:19:ADC_ConversionStop\t22\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3422:19:ADC_Enable\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1220:19:HAL_ADC_Start\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1741:19:HAL_ADC_Start_IT\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2001:19:HAL_ADC_Start_DMA\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3494:19:ADC_Disable\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:714:19:HAL_ADC_DeInit\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1355:19:HAL_ADC_Stop\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1948:19:HAL_ADC_Stop_IT\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2143:19:HAL_ADC_Stop_DMA\t6\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:913:13:HAL_ADC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:395:19:HAL_ADC_Init\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:930:13:HAL_ADC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1409:19:HAL_ADC_PollForConversion\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1592:19:HAL_ADC_PollForEvent\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2228:10:HAL_ADC_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2249:19:HAL_ADC_StartSampling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2271:19:HAL_ADC_StopSampling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2660:13:HAL_ADC_ConvCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2675:13:HAL_ADC_ConvHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3634:6:ADC_DMAHalfConvCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2690:13:HAL_ADC_LevelOutOfWindowCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2712:13:HAL_ADC_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2288:6:HAL_ADC_IRQHandler\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3556:6:ADC_DMAConvCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3652:6:ADC_DMAError\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2758:19:HAL_ADC_ConfigChannel\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2991:19:HAL_ADC_AnalogWDGConfig\t12\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3246:10:HAL_ADC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3260:10:HAL_ADC_GetError\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3290:19:ADC_ConversionStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3422:19:ADC_Enable\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1220:19:HAL_ADC_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1741:19:HAL_ADC_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2001:19:HAL_ADC_Start_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3494:19:ADC_Disable\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:714:19:HAL_ADC_DeInit\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1355:19:HAL_ADC_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1948:19:HAL_ADC_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2143:19:HAL_ADC_Stop_DMA\t16\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:125:19:HAL_ADCEx_Calibration_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:199:10:HAL_ADCEx_Calibration_GetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:219:19:HAL_ADCEx_Calibration_SetValue\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:276:19:HAL_ADCEx_InjectedStart\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:425:19:HAL_ADCEx_InjectedStop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:480:19:HAL_ADCEx_InjectedPollForConversion\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:621:19:HAL_ADCEx_InjectedStart_IT\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:794:19:HAL_ADCEx_InjectedStop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:861:19:HAL_ADCEx_MultiModeStart_DMA\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:980:19:HAL_ADCEx_MultiModeStop_DMA\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1104:10:HAL_ADCEx_MultiModeGetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1151:10:HAL_ADCEx_InjectedGetValue\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1186:13:HAL_ADCEx_InjectedConvCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1205:13:HAL_ADCEx_InjectedQueueOverflowCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1220:13:HAL_ADCEx_LevelOutOfWindow2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1235:13:HAL_ADCEx_LevelOutOfWindow3Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1251:13:HAL_ADCEx_EndOfSamplingCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1268:19:HAL_ADCEx_RegularStop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1326:19:HAL_ADCEx_RegularStop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1386:19:HAL_ADCEx_RegularStop_DMA\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1473:19:HAL_ADCEx_RegularMultiModeStop_DMA\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1658:19:HAL_ADCEx_InjectedConfigChannel\t60\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2105:19:HAL_ADCEx_MultiModeConfigChannel\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2222:19:HAL_ADCEx_EnableInjectedQueue\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2263:19:HAL_ADCEx_DisableInjectedQueue\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2300:19:HAL_ADCEx_DisableVoltageRegulator\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2337:19:HAL_ADCEx_EnterADCDeepPowerDownMode\t2\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:125:19:HAL_ADCEx_Calibration_Start\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:199:10:HAL_ADCEx_Calibration_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:219:19:HAL_ADCEx_Calibration_SetValue\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:276:19:HAL_ADCEx_InjectedStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:425:19:HAL_ADCEx_InjectedStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:480:19:HAL_ADCEx_InjectedPollForConversion\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:621:19:HAL_ADCEx_InjectedStart_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:794:19:HAL_ADCEx_InjectedStop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:861:19:HAL_ADCEx_MultiModeStart_DMA\t136\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:980:19:HAL_ADCEx_MultiModeStop_DMA\t128\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1104:10:HAL_ADCEx_MultiModeGetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1151:10:HAL_ADCEx_InjectedGetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1186:13:HAL_ADCEx_InjectedConvCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1205:13:HAL_ADCEx_InjectedQueueOverflowCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1220:13:HAL_ADCEx_LevelOutOfWindow2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1235:13:HAL_ADCEx_LevelOutOfWindow3Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1251:13:HAL_ADCEx_EndOfSamplingCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1268:19:HAL_ADCEx_RegularStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1326:19:HAL_ADCEx_RegularStop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1386:19:HAL_ADCEx_RegularStop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1473:19:HAL_ADCEx_RegularMultiModeStop_DMA\t128\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1658:19:HAL_ADCEx_InjectedConfigChannel\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2105:19:HAL_ADCEx_MultiModeConfigChannel\t136\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2222:19:HAL_ADCEx_EnableInjectedQueue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2263:19:HAL_ADCEx_DisableInjectedQueue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2300:19:HAL_ADCEx_DisableVoltageRegulator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2337:19:HAL_ADCEx_EnterADCDeepPowerDownMode\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:163:6:HAL_NVIC_SetPriorityGrouping\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:185:6:HAL_NVIC_SetPriority\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:207:6:HAL_NVIC_EnableIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:223:6:HAL_NVIC_DisableIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:236:6:HAL_NVIC_SystemReset\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:249:10:HAL_SYSTICK_Config\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:277:10:HAL_NVIC_GetPriorityGrouping\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:304:6:HAL_NVIC_GetPriority\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:319:6:HAL_NVIC_SetPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:337:10:HAL_NVIC_GetPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:353:6:HAL_NVIC_ClearPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:370:10:HAL_NVIC_GetActive\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:384:6:HAL_SYSTICK_CLKSourceConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:411:13:HAL_SYSTICK_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:402:6:HAL_SYSTICK_IRQHandler\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:430:6:HAL_MPU_Enable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:445:6:HAL_MPU_Disable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:461:6:HAL_MPU_ConfigRegion\t2\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:163:6:HAL_NVIC_SetPriorityGrouping\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:185:6:HAL_NVIC_SetPriority\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:207:6:HAL_NVIC_EnableIRQ\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:223:6:HAL_NVIC_DisableIRQ\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:236:6:HAL_NVIC_SystemReset\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:249:10:HAL_SYSTICK_Config\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:277:10:HAL_NVIC_GetPriorityGrouping\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:304:6:HAL_NVIC_GetPriority\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:319:6:HAL_NVIC_SetPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:337:10:HAL_NVIC_GetPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:353:6:HAL_NVIC_ClearPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:370:10:HAL_NVIC_GetActive\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:384:6:HAL_SYSTICK_CLKSourceConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:411:13:HAL_SYSTICK_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:402:6:HAL_SYSTICK_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:430:6:HAL_MPU_Enable\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:445:6:HAL_MPU_Disable\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:461:6:HAL_MPU_ConfigRegion\t4\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:511:13:HAL_DAC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:405:19:HAL_DAC_Init\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:527:13:HAL_DAC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:466:19:HAL_DAC_DeInit\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:572:19:HAL_DAC_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:632:19:HAL_DAC_Stop\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:669:19:HAL_DAC_Start_DMA\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:806:19:HAL_DAC_Stop_DMA\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:932:19:HAL_DAC_SetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:970:13:HAL_DAC_ConvCpltCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1608:6:DAC_DMAConvCpltCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:986:13:HAL_DAC_ConvHalfCpltCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1627:6:DAC_DMAHalfConvCpltCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1002:13:HAL_DAC_ErrorCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1644:6:DAC_DMAErrorCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1018:13:HAL_DAC_DMAUnderrunCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:856:6:HAL_DAC_IRQHandler\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1060:10:HAL_DAC_GetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1100:19:HAL_DAC_ConfigChannel\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1329:22:HAL_DAC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1342:10:HAL_DAC_GetError\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:511:13:HAL_DAC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:405:19:HAL_DAC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:527:13:HAL_DAC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:466:19:HAL_DAC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:572:19:HAL_DAC_Start\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:632:19:HAL_DAC_Stop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:669:19:HAL_DAC_Start_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:806:19:HAL_DAC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:932:19:HAL_DAC_SetValue\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:970:13:HAL_DAC_ConvCpltCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1608:6:DAC_DMAConvCpltCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:986:13:HAL_DAC_ConvHalfCpltCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1627:6:DAC_DMAHalfConvCpltCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1002:13:HAL_DAC_ErrorCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1644:6:DAC_DMAErrorCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1018:13:HAL_DAC_DMAUnderrunCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:856:6:HAL_DAC_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1060:10:HAL_DAC_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1100:19:HAL_DAC_ConfigChannel\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1329:22:HAL_DAC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1342:10:HAL_DAC_GetError\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:123:19:HAL_DACEx_DualStart\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:170:19:HAL_DACEx_DualStop\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:205:19:HAL_DACEx_DualStart_DMA\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:318:19:HAL_DACEx_DualStop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:398:19:HAL_DACEx_TriangleWaveGenerate\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:451:19:HAL_DACEx_NoiseWaveGenerate\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:501:19:HAL_DACEx_SawtoothWaveGenerate\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:563:19:HAL_DACEx_SawtoothWaveDataReset\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:619:19:HAL_DACEx_SawtoothWaveDataStep\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:676:19:HAL_DACEx_DualSetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:712:13:HAL_DACEx_ConvCpltCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1032:6:DAC_DMAConvCpltCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:728:13:HAL_DACEx_ConvHalfCpltCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1051:6:DAC_DMAHalfConvCpltCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:744:13:HAL_DACEx_ErrorCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1068:6:DAC_DMAErrorCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:760:13:HAL_DACEx_DMAUnderrunCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:787:19:HAL_DACEx_SelfCalibrate\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:920:19:HAL_DACEx_SetUserTrimming\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:965:10:HAL_DACEx_GetTrimOffset\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:999:10:HAL_DACEx_DualGetValue\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:123:19:HAL_DACEx_DualStart\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:170:19:HAL_DACEx_DualStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:205:19:HAL_DACEx_DualStart_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:318:19:HAL_DACEx_DualStop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:398:19:HAL_DACEx_TriangleWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:451:19:HAL_DACEx_NoiseWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:501:19:HAL_DACEx_SawtoothWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:563:19:HAL_DACEx_SawtoothWaveDataReset\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:619:19:HAL_DACEx_SawtoothWaveDataStep\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:676:19:HAL_DACEx_DualSetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:712:13:HAL_DACEx_ConvCpltCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1032:6:DAC_DMAConvCpltCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:728:13:HAL_DACEx_ConvHalfCpltCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1051:6:DAC_DMAHalfConvCpltCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:744:13:HAL_DACEx_ErrorCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1068:6:DAC_DMAErrorCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:760:13:HAL_DACEx_DMAUnderrunCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:787:19:HAL_DACEx_SelfCalibrate\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:920:19:HAL_DACEx_SetUserTrimming\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:965:10:HAL_DACEx_GetTrimOffset\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:999:10:HAL_DACEx_DualGetValue\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:152:19:HAL_DMA_Init\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:263:19:HAL_DMA_DeInit\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:378:19:HAL_DMA_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:421:19:HAL_DMA_Start_IT\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:491:19:HAL_DMA_Abort\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:544:19:HAL_DMA_Abort_IT\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:611:19:HAL_DMA_PollForTransfer\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:741:6:HAL_DMA_IRQHandler\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:835:19:HAL_DMA_RegisterCallback\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:886:19:HAL_DMA_UnRegisterCallback\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:964:22:HAL_DMA_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:976:10:HAL_DMA_GetError\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:152:19:HAL_DMA_Init\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:263:19:HAL_DMA_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:378:19:HAL_DMA_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:421:19:HAL_DMA_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:491:19:HAL_DMA_Abort\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:544:19:HAL_DMA_Abort_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:611:19:HAL_DMA_PollForTransfer\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:741:6:HAL_DMA_IRQHandler\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:835:19:HAL_DMA_RegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:886:19:HAL_DMA_UnRegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:964:22:HAL_DMA_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:976:10:HAL_DMA_GetError\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:95:19:HAL_DMAEx_ConfigMuxSync\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:141:19:HAL_DMAEx_ConfigMuxRequestGenerator\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:181:19:HAL_DMAEx_EnableMuxRequestGenerator\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:209:19:HAL_DMAEx_DisableMuxRequestGenerator\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:237:6:HAL_DMAEx_MUX_IRQHandler\t6\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:95:19:HAL_DMAEx_ConfigMuxSync\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:141:19:HAL_DMAEx_ConfigMuxRequestGenerator\t4\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:181:19:HAL_DMAEx_EnableMuxRequestGenerator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:209:19:HAL_DMAEx_DisableMuxRequestGenerator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:237:6:HAL_DMAEx_MUX_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:268:19:HAL_EXTI_GetConfigLine\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:364:19:HAL_EXTI_ClearConfigLine\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:432:19:HAL_EXTI_RegisterCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:463:19:HAL_EXTI_GetHandle\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:504:6:HAL_EXTI_IRQHandler\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:539:10:HAL_EXTI_GetPending\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:574:6:HAL_EXTI_ClearPending\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:603:6:HAL_EXTI_GenerateSWI\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:268:19:HAL_EXTI_GetConfigLine\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:364:19:HAL_EXTI_ClearConfigLine\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:432:19:HAL_EXTI_RegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:463:19:HAL_EXTI_GetHandle\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:504:6:HAL_EXTI_IRQHandler\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:539:10:HAL_EXTI_GetPending\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:574:6:HAL_EXTI_ClearPending\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:603:6:HAL_EXTI_GenerateSWI\t4\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:173:19:HAL_FLASH_Program\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:241:19:HAL_FLASH_Program_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:441:13:HAL_FLASH_EndOfOperationCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:459:13:HAL_FLASH_OperationErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:301:6:HAL_FLASH_IRQHandler\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:492:19:HAL_FLASH_Unlock\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:516:19:HAL_FLASH_Lock\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:536:19:HAL_FLASH_OB_Unlock\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:560:19:HAL_FLASH_OB_Lock\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:580:19:HAL_FLASH_OB_Launch\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:628:10:HAL_FLASH_GetError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:652:19:FLASH_WaitForLastOperation\t5\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:173:19:HAL_FLASH_Program\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:241:19:HAL_FLASH_Program_IT\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:441:13:HAL_FLASH_EndOfOperationCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:459:13:HAL_FLASH_OperationErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:301:6:HAL_FLASH_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:492:19:HAL_FLASH_Unlock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:516:19:HAL_FLASH_Lock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:536:19:HAL_FLASH_OB_Unlock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:560:19:HAL_FLASH_OB_Lock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:580:19:HAL_FLASH_OB_Launch\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:628:10:HAL_FLASH_GetError\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:652:19:FLASH_WaitForLastOperation\t16\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:138:19:HAL_FLASHEx_Erase\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:237:19:HAL_FLASHEx_Erase_IT\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:310:19:HAL_FLASHEx_OBProgram\t39\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:399:6:HAL_FLASHEx_OBGetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:459:19:HAL_FLASHEx_EnableSecMemProtection\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:493:6:HAL_FLASHEx_EnableDebugger\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:505:6:HAL_FLASHEx_DisableDebugger\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:578:6:FLASH_PageErase\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:613:6:FLASH_FlushCaches\t3\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:138:19:HAL_FLASHEx_Erase\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:237:19:HAL_FLASHEx_Erase_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:310:19:HAL_FLASHEx_OBProgram\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:399:6:HAL_FLASHEx_OBGetConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:459:19:HAL_FLASHEx_EnableSecMemProtection\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:493:6:HAL_FLASHEx_EnableDebugger\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:505:6:HAL_FLASHEx_DisableDebugger\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:578:6:FLASH_PageErase\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:613:6:FLASH_FlushCaches\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:92:30:HAL_FLASHEx_EnableRunPowerDown\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:106:30:HAL_FLASHEx_DisableRunPowerDown\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:92:30:HAL_FLASHEx_EnableRunPowerDown\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:106:30:HAL_FLASHEx_DisableRunPowerDown\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:162:6:HAL_GPIO_Init\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:292:6:HAL_GPIO_DeInit\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:373:15:HAL_GPIO_ReadPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:407:6:HAL_GPIO_WritePin\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:430:6:HAL_GPIO_TogglePin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:455:19:HAL_GPIO_LockPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:505:13:HAL_GPIO_EXTI_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:490:6:HAL_GPIO_EXTI_IRQHandler\t2\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:162:6:HAL_GPIO_Init\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:292:6:HAL_GPIO_DeInit\t36\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:373:15:HAL_GPIO_ReadPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:407:6:HAL_GPIO_WritePin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:430:6:HAL_GPIO_TogglePin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:455:19:HAL_GPIO_LockPin\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:505:13:HAL_GPIO_EXTI_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:490:6:HAL_GPIO_EXTI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:86:6:HAL_PWR_DeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:104:6:HAL_PWR_EnableBkUpAccess\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:114:6:HAL_PWR_DisableBkUpAccess\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:308:19:HAL_PWR_ConfigPVD\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:354:6:HAL_PWR_EnablePVD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:363:6:HAL_PWR_DisablePVD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:388:6:HAL_PWR_EnableWakeUpPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:409:6:HAL_PWR_DisableWakeUpPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:441:6:HAL_PWR_EnterSLEEPMode\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:516:6:HAL_PWR_EnterSTOPMode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:549:6:HAL_PWR_EnterSTANDBYMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:575:6:HAL_PWR_EnableSleepOnExit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:588:6:HAL_PWR_DisableSleepOnExit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:602:6:HAL_PWR_EnableSEVOnPend\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:615:6:HAL_PWR_DisableSEVOnPend\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:629:13:HAL_PWR_PVDCallback\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:86:6:HAL_PWR_DeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:104:6:HAL_PWR_EnableBkUpAccess\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:114:6:HAL_PWR_DisableBkUpAccess\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:308:19:HAL_PWR_ConfigPVD\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:354:6:HAL_PWR_EnablePVD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:363:6:HAL_PWR_DisablePVD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:388:6:HAL_PWR_EnableWakeUpPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:409:6:HAL_PWR_DisableWakeUpPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:441:6:HAL_PWR_EnterSLEEPMode\t8\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:516:6:HAL_PWR_EnterSTOPMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:549:6:HAL_PWR_EnterSTANDBYMode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:575:6:HAL_PWR_EnableSleepOnExit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:588:6:HAL_PWR_DisableSleepOnExit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:602:6:HAL_PWR_EnableSEVOnPend\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:615:6:HAL_PWR_DisableSEVOnPend\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:629:13:HAL_PWR_PVDCallback\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:109:10:HAL_PWREx_GetVoltageRange\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:153:19:HAL_PWREx_ControlVoltageScaling\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:238:6:HAL_PWREx_EnableBatteryCharging\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:254:6:HAL_PWREx_DisableBatteryCharging\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:264:6:HAL_PWREx_EnableInternalWakeUpLine\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:274:6:HAL_PWREx_DisableInternalWakeUpLine\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:302:19:HAL_PWREx_EnableGPIOPullUp\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:363:19:HAL_PWREx_DisableGPIOPullUp\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:424:19:HAL_PWREx_EnableGPIOPullDown\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:485:19:HAL_PWREx_DisableGPIOPullDown\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:535:6:HAL_PWREx_EnablePullUpPullDownConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:547:6:HAL_PWREx_DisablePullUpPullDownConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:560:6:HAL_PWREx_EnableSRAM2ContentRetention\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:572:6:HAL_PWREx_DisableSRAM2ContentRetention\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:585:6:HAL_PWREx_EnablePVM1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:594:6:HAL_PWREx_DisablePVM1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:606:6:HAL_PWREx_EnablePVM2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:615:6:HAL_PWREx_DisablePVM2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:626:6:HAL_PWREx_EnablePVM3\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:635:6:HAL_PWREx_DisablePVM3\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:645:6:HAL_PWREx_EnablePVM4\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:654:6:HAL_PWREx_DisablePVM4\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:674:19:HAL_PWREx_ConfigPVM\t22\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:835:6:HAL_PWREx_EnableLowPowerRunMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:850:19:HAL_PWREx_DisableLowPowerRunMode\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:894:6:HAL_PWREx_EnterSTOP0Mode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:945:6:HAL_PWREx_EnterSTOP1Mode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:986:6:HAL_PWREx_EnterSHUTDOWNMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1067:13:HAL_PWREx_PVM1Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1080:13:HAL_PWREx_PVM2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1092:13:HAL_PWREx_PVM3Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1103:13:HAL_PWREx_PVM4Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1011:6:HAL_PWREx_PVD_PVM_IRQHandler\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1115:6:HAL_PWREx_EnableUCPDStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1127:6:HAL_PWREx_DisableUCPDStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1141:6:HAL_PWREx_EnableUCPDDeadBattery\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1157:6:HAL_PWREx_DisableUCPDDeadBattery\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:109:10:HAL_PWREx_GetVoltageRange\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:153:19:HAL_PWREx_ControlVoltageScaling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:238:6:HAL_PWREx_EnableBatteryCharging\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:254:6:HAL_PWREx_DisableBatteryCharging\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:264:6:HAL_PWREx_EnableInternalWakeUpLine\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:274:6:HAL_PWREx_DisableInternalWakeUpLine\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:302:19:HAL_PWREx_EnableGPIOPullUp\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:363:19:HAL_PWREx_DisableGPIOPullUp\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:424:19:HAL_PWREx_EnableGPIOPullDown\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:485:19:HAL_PWREx_DisableGPIOPullDown\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:535:6:HAL_PWREx_EnablePullUpPullDownConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:547:6:HAL_PWREx_DisablePullUpPullDownConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:560:6:HAL_PWREx_EnableSRAM2ContentRetention\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:572:6:HAL_PWREx_DisableSRAM2ContentRetention\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:585:6:HAL_PWREx_EnablePVM1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:594:6:HAL_PWREx_DisablePVM1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:606:6:HAL_PWREx_EnablePVM2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:615:6:HAL_PWREx_DisablePVM2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:626:6:HAL_PWREx_EnablePVM3\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:635:6:HAL_PWREx_DisablePVM3\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:645:6:HAL_PWREx_EnablePVM4\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:654:6:HAL_PWREx_DisablePVM4\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:674:19:HAL_PWREx_ConfigPVM\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:835:6:HAL_PWREx_EnableLowPowerRunMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:850:19:HAL_PWREx_DisableLowPowerRunMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:894:6:HAL_PWREx_EnterSTOP0Mode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:945:6:HAL_PWREx_EnterSTOP1Mode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:986:6:HAL_PWREx_EnterSHUTDOWNMode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1067:13:HAL_PWREx_PVM1Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1080:13:HAL_PWREx_PVM2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1092:13:HAL_PWREx_PVM3Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1103:13:HAL_PWREx_PVM4Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1011:6:HAL_PWREx_PVD_PVM_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1115:6:HAL_PWREx_EnableUCPDStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1127:6:HAL_PWREx_DisableUCPDStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1141:6:HAL_PWREx_EnableUCPDDeadBattery\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1157:6:HAL_PWREx_DisableUCPDDeadBattery\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:219:19:HAL_RCC_DeInit\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:312:19:HAL_RCC_OscConfig\t67\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:995:6:HAL_RCC_MCOConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1064:10:HAL_RCC_GetSysClockFreq\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:767:19:HAL_RCC_ClockConfig\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1119:10:HAL_RCC_GetHCLKFreq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1130:10:HAL_RCC_GetPCLK1Freq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1142:10:HAL_RCC_GetPCLK2Freq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1155:6:HAL_RCC_GetOscConfig\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1249:6:HAL_RCC_GetClockConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1284:6:HAL_RCC_EnableCSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1298:6:HAL_RCC_EnableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1309:6:HAL_RCC_DisableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1336:13:HAL_RCC_CSSCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1319:6:HAL_RCC_NMI_IRQHandler\t2\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:219:19:HAL_RCC_DeInit\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:312:19:HAL_RCC_OscConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:995:6:HAL_RCC_MCOConfig\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1064:10:HAL_RCC_GetSysClockFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:767:19:HAL_RCC_ClockConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1119:10:HAL_RCC_GetHCLKFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1130:10:HAL_RCC_GetPCLK1Freq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1142:10:HAL_RCC_GetPCLK2Freq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1155:6:HAL_RCC_GetOscConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1249:6:HAL_RCC_GetClockConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1284:6:HAL_RCC_EnableCSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1298:6:HAL_RCC_EnableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1309:6:HAL_RCC_DisableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1336:13:HAL_RCC_CSSCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1319:6:HAL_RCC_NMI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:123:19:HAL_RCCEx_PeriphCLKConfig\t32\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:485:6:HAL_RCCEx_GetPeriphCLKConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:648:10:HAL_RCCEx_GetPeriphCLKFreq\t90\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1286:6:HAL_RCCEx_EnableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1296:6:HAL_RCCEx_DisableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1309:6:HAL_RCCEx_EnableLSECSS_IT\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1343:13:HAL_RCCEx_LSECSS_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1326:6:HAL_RCCEx_LSECSS_IRQHandler\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1358:6:HAL_RCCEx_EnableLSCO\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1405:6:HAL_RCCEx_DisableLSCO\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1513:6:HAL_RCCEx_CRSConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1555:6:HAL_RCCEx_CRSSoftwareSynchronizationGenerate\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1565:6:HAL_RCCEx_CRSGetSynchronizationInfo\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1598:10:HAL_RCCEx_CRSWaitSynchronization\t26\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1746:13:HAL_RCCEx_CRS_SyncOkCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1757:13:HAL_RCCEx_CRS_SyncWarnCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1768:13:HAL_RCCEx_CRS_ExpectedSyncCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1784:13:HAL_RCCEx_CRS_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1681:6:HAL_RCCEx_CRS_IRQHandler\t11\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:123:19:HAL_RCCEx_PeriphCLKConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:485:6:HAL_RCCEx_GetPeriphCLKConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:648:10:HAL_RCCEx_GetPeriphCLKFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1286:6:HAL_RCCEx_EnableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1296:6:HAL_RCCEx_DisableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1309:6:HAL_RCCEx_EnableLSECSS_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1343:13:HAL_RCCEx_LSECSS_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1326:6:HAL_RCCEx_LSECSS_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1358:6:HAL_RCCEx_EnableLSCO\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1405:6:HAL_RCCEx_DisableLSCO\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1513:6:HAL_RCCEx_CRSConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1555:6:HAL_RCCEx_CRSSoftwareSynchronizationGenerate\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1565:6:HAL_RCCEx_CRSGetSynchronizationInfo\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1598:10:HAL_RCCEx_CRSWaitSynchronization\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1746:13:HAL_RCCEx_CRS_SyncOkCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1757:13:HAL_RCCEx_CRS_SyncWarnCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1768:13:HAL_RCCEx_CRS_ExpectedSyncCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1784:13:HAL_RCCEx_CRS_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1681:6:HAL_RCCEx_CRS_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7154:13:TIM_OC1_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7305:13:TIM_OC3_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7379:13:TIM_OC4_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:383:13:HAL_TIM_Base_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:281:19:HAL_TIM_Base_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:398:13:HAL_TIM_Base_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:340:19:HAL_TIM_Base_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:414:19:HAL_TIM_Base_Start\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:453:19:HAL_TIM_Base_Stop\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:473:19:HAL_TIM_Base_Start_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:515:19:HAL_TIM_Base_Stop_IT\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:540:19:HAL_TIM_Base_Start_DMA\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:609:19:HAL_TIM_Base_Stop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:766:13:HAL_TIM_OC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:664:19:HAL_TIM_OC_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:781:13:HAL_TIM_OC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:723:19:HAL_TIM_OC_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:804:19:HAL_TIM_OC_Start\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:860:19:HAL_TIM_OC_Stop\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:895:19:HAL_TIM_OC_Start_IT\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:988:19:HAL_TIM_OC_Stop_IT\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1065:19:HAL_TIM_OC_Start_DMA\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1228:19:HAL_TIM_OC_Stop_DMA\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1433:13:HAL_TIM_PWM_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1331:19:HAL_TIM_PWM_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1448:13:HAL_TIM_PWM_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1390:19:HAL_TIM_PWM_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1471:19:HAL_TIM_PWM_Start\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1527:19:HAL_TIM_PWM_Stop\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1562:19:HAL_TIM_PWM_Start_IT\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1655:19:HAL_TIM_PWM_Stop_IT\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1732:19:HAL_TIM_PWM_Start_DMA\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1894:19:HAL_TIM_PWM_Stop_DMA\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2099:13:HAL_TIM_IC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1997:19:HAL_TIM_IC_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2114:13:HAL_TIM_IC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2056:19:HAL_TIM_IC_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2135:19:HAL_TIM_IC_Start\t23\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2187:19:HAL_TIM_IC_Stop\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2217:19:HAL_TIM_IC_Start_IT\t24\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2309:19:HAL_TIM_IC_Stop_IT\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2381:19:HAL_TIM_IC_Start_DMA\t34\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2540:19:HAL_TIM_IC_Stop_DMA\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2758:13:HAL_TIM_OnePulse_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2645:19:HAL_TIM_OnePulse_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2773:13:HAL_TIM_OnePulse_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2713:19:HAL_TIM_OnePulse_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2793:19:HAL_TIM_OnePulse_Start\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2850:19:HAL_TIM_OnePulse_Stop\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2893:19:HAL_TIM_OnePulse_Start_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2956:19:HAL_TIM_OnePulse_Stop_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3194:13:HAL_TIM_Encoder_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3035:19:HAL_TIM_Encoder_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3209:13:HAL_TIM_Encoder_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3149:19:HAL_TIM_Encoder_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3229:19:HAL_TIM_Encoder_Start\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3323:19:HAL_TIM_Encoder_Stop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3383:19:HAL_TIM_Encoder_Start_IT\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3483:19:HAL_TIM_Encoder_Stop_IT\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3548:19:HAL_TIM_Encoder_Start_DMA\t30\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3761:19:HAL_TIM_Encoder_Stop_DMA\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4219:19:HAL_TIM_IC_ConfigChannel\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4625:19:HAL_TIM_DMABurst_WriteStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4686:19:HAL_TIM_DMABurst_MultiWriteStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4870:19:HAL_TIM_DMABurst_WriteStop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4980:19:HAL_TIM_DMABurst_ReadStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5040:19:HAL_TIM_DMABurst_MultiReadStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5224:19:HAL_TIM_DMABurst_ReadStop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5308:19:HAL_TIM_GenerateEvent\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5347:19:HAL_TIM_ConfigOCrefClear\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5549:19:HAL_TIM_ConfigClockSource\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5717:19:HAL_TIM_ConfigTI1Input\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5749:19:HAL_TIM_SlaveConfigSynchro\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5789:19:HAL_TIM_SlaveConfigSynchro_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5832:10:HAL_TIM_ReadCapturedValue\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5920:13:HAL_TIM_PeriodElapsedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7031:13:TIM_DMAPeriodElapsedCplt\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5935:13:HAL_TIM_PeriodElapsedHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7052:13:TIM_DMAPeriodElapsedHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5950:13:HAL_TIM_OC_DelayElapsedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5965:13:HAL_TIM_IC_CaptureCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6929:6:TIM_DMACaptureCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5980:13:HAL_TIM_IC_CaptureHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6992:6:TIM_DMACaptureHalfCplt\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5995:13:HAL_TIM_PWM_PulseFinishedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6831:13:TIM_DMADelayPulseCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6010:13:HAL_TIM_PWM_PulseFinishedHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6890:6:TIM_DMADelayPulseHalfCplt\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6025:13:HAL_TIM_TriggerCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3838:6:HAL_TIM_IRQHandler\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7068:13:TIM_DMATriggerCplt\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6040:13:HAL_TIM_TriggerHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7089:13:TIM_DMATriggerHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6055:13:HAL_TIM_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6788:6:TIM_DMAError\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6668:22:HAL_TIM_Base_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6678:22:HAL_TIM_OC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6688:22:HAL_TIM_PWM_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6698:22:HAL_TIM_IC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6708:22:HAL_TIM_OnePulse_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6718:22:HAL_TIM_Encoder_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6728:23:HAL_TIM_GetActiveChannel\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6746:29:HAL_TIM_GetChannelState\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6763:30:HAL_TIM_DMABurstState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7106:6:TIM_Base_SetConfig\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7229:6:TIM_OC2_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4120:19:HAL_TIM_OC_ConfigChannel\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4320:19:HAL_TIM_PWM_ConfigChannel\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4468:19:HAL_TIM_OnePulse_ConfigChannel\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7712:6:TIM_TI1_SetConfig\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8017:6:TIM_ETR_SetConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8049:6:TIM_CCxChannelCmd\t1\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7154:13:TIM_OC1_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7305:13:TIM_OC3_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7379:13:TIM_OC4_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:383:13:HAL_TIM_Base_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:281:19:HAL_TIM_Base_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:398:13:HAL_TIM_Base_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:340:19:HAL_TIM_Base_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:414:19:HAL_TIM_Base_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:453:19:HAL_TIM_Base_Stop\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:473:19:HAL_TIM_Base_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:515:19:HAL_TIM_Base_Stop_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:540:19:HAL_TIM_Base_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:609:19:HAL_TIM_Base_Stop_DMA\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:766:13:HAL_TIM_OC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:664:19:HAL_TIM_OC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:781:13:HAL_TIM_OC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:723:19:HAL_TIM_OC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:804:19:HAL_TIM_OC_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:860:19:HAL_TIM_OC_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:895:19:HAL_TIM_OC_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:988:19:HAL_TIM_OC_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1065:19:HAL_TIM_OC_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1228:19:HAL_TIM_OC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1433:13:HAL_TIM_PWM_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1331:19:HAL_TIM_PWM_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1448:13:HAL_TIM_PWM_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1390:19:HAL_TIM_PWM_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1471:19:HAL_TIM_PWM_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1527:19:HAL_TIM_PWM_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1562:19:HAL_TIM_PWM_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1655:19:HAL_TIM_PWM_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1732:19:HAL_TIM_PWM_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1894:19:HAL_TIM_PWM_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2099:13:HAL_TIM_IC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1997:19:HAL_TIM_IC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2114:13:HAL_TIM_IC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2056:19:HAL_TIM_IC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2135:19:HAL_TIM_IC_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2187:19:HAL_TIM_IC_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2217:19:HAL_TIM_IC_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2309:19:HAL_TIM_IC_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2381:19:HAL_TIM_IC_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2540:19:HAL_TIM_IC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2758:13:HAL_TIM_OnePulse_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2645:19:HAL_TIM_OnePulse_Init\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2773:13:HAL_TIM_OnePulse_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2713:19:HAL_TIM_OnePulse_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2793:19:HAL_TIM_OnePulse_Start\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2850:19:HAL_TIM_OnePulse_Stop\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2893:19:HAL_TIM_OnePulse_Start_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2956:19:HAL_TIM_OnePulse_Stop_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3194:13:HAL_TIM_Encoder_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3035:19:HAL_TIM_Encoder_Init\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3209:13:HAL_TIM_Encoder_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3149:19:HAL_TIM_Encoder_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3229:19:HAL_TIM_Encoder_Start\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3323:19:HAL_TIM_Encoder_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3383:19:HAL_TIM_Encoder_Start_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3483:19:HAL_TIM_Encoder_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3548:19:HAL_TIM_Encoder_Start_DMA\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3761:19:HAL_TIM_Encoder_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4219:19:HAL_TIM_IC_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4625:19:HAL_TIM_DMABurst_WriteStart\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4686:19:HAL_TIM_DMABurst_MultiWriteStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4870:19:HAL_TIM_DMABurst_WriteStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4980:19:HAL_TIM_DMABurst_ReadStart\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5040:19:HAL_TIM_DMABurst_MultiReadStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5224:19:HAL_TIM_DMABurst_ReadStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5308:19:HAL_TIM_GenerateEvent\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5347:19:HAL_TIM_ConfigOCrefClear\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5549:19:HAL_TIM_ConfigClockSource\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5717:19:HAL_TIM_ConfigTI1Input\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5749:19:HAL_TIM_SlaveConfigSynchro\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5789:19:HAL_TIM_SlaveConfigSynchro_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5832:10:HAL_TIM_ReadCapturedValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5920:13:HAL_TIM_PeriodElapsedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7031:13:TIM_DMAPeriodElapsedCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5935:13:HAL_TIM_PeriodElapsedHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7052:13:TIM_DMAPeriodElapsedHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5950:13:HAL_TIM_OC_DelayElapsedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5965:13:HAL_TIM_IC_CaptureCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6929:6:TIM_DMACaptureCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5980:13:HAL_TIM_IC_CaptureHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6992:6:TIM_DMACaptureHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5995:13:HAL_TIM_PWM_PulseFinishedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6831:13:TIM_DMADelayPulseCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6010:13:HAL_TIM_PWM_PulseFinishedHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6890:6:TIM_DMADelayPulseHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6025:13:HAL_TIM_TriggerCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3838:6:HAL_TIM_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7068:13:TIM_DMATriggerCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6040:13:HAL_TIM_TriggerHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7089:13:TIM_DMATriggerHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6055:13:HAL_TIM_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6788:6:TIM_DMAError\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6668:22:HAL_TIM_Base_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6678:22:HAL_TIM_OC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6688:22:HAL_TIM_PWM_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6698:22:HAL_TIM_IC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6708:22:HAL_TIM_OnePulse_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6718:22:HAL_TIM_Encoder_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6728:23:HAL_TIM_GetActiveChannel\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6746:29:HAL_TIM_GetChannelState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6763:30:HAL_TIM_DMABurstState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7106:6:TIM_Base_SetConfig\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7229:6:TIM_OC2_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4120:19:HAL_TIM_OC_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4320:19:HAL_TIM_PWM_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4468:19:HAL_TIM_OnePulse_ConfigChannel\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7712:6:TIM_TI1_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8017:6:TIM_ETR_SetConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8049:6:TIM_CCxChannelCmd\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3632:13:TIM_DMAErrorCCxN\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3573:13:TIM_DMADelayPulseNCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:303:13:HAL_TIMEx_HallSensor_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:157:19:HAL_TIMEx_HallSensor_Init\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:318:13:HAL_TIMEx_HallSensor_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:258:19:HAL_TIMEx_HallSensor_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:333:19:HAL_TIMEx_HallSensor_Start\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:387:19:HAL_TIMEx_HallSensor_Stop\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:415:19:HAL_TIMEx_HallSensor_Start_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:472:19:HAL_TIMEx_HallSensor_Stop_IT\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:505:19:HAL_TIMEx_HallSensor_Start_DMA\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:581:19:HAL_TIMEx_HallSensor_Stop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:644:19:HAL_TIMEx_OCN_Start\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:696:19:HAL_TIMEx_OCN_Stop\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:729:19:HAL_TIMEx_OCN_Start_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:824:19:HAL_TIMEx_OCN_Stop_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:907:19:HAL_TIMEx_OCN_Start_DMA\t36\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1066:19:HAL_TIMEx_OCN_Stop_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1176:19:HAL_TIMEx_PWMN_Start\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1227:19:HAL_TIMEx_PWMN_Stop\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1260:19:HAL_TIMEx_PWMN_Start_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1354:19:HAL_TIMEx_PWMN_Stop_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1437:19:HAL_TIMEx_PWMN_Start_DMA\t36\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1596:19:HAL_TIMEx_PWMN_Stop_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1695:19:HAL_TIMEx_OnePulseN_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1744:19:HAL_TIMEx_OnePulseN_Stop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1783:19:HAL_TIMEx_OnePulseN_Start_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1838:19:HAL_TIMEx_OnePulseN_Stop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1932:19:HAL_TIMEx_ConfigCommutEvent\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2023:19:HAL_TIMEx_ConfigCommutEvent_IT\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2115:19:HAL_TIMEx_ConfigCommutEvent_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2188:19:HAL_TIMEx_MasterConfigSynchronization\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2261:19:HAL_TIMEx_ConfigBreakDeadTime\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2343:19:HAL_TIMEx_ConfigBreakInput\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2607:19:HAL_TIMEx_RemapConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2781:20:HAL_TIMEx_TISelection\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2836:19:HAL_TIMEx_GroupChannel5\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2874:19:HAL_TIMEx_DisarmBreakInput\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2929:19:HAL_TIMEx_ReArmBreakInput\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3012:19:HAL_TIMEx_DitheringEnable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3036:19:HAL_TIMEx_DitheringDisable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3054:19:HAL_TIMEx_OC_ConfigPulseOnCompare\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3099:19:HAL_TIMEx_ConfigSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3114:19:HAL_TIMEx_EnableSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3128:19:HAL_TIMEx_DisableSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3142:19:HAL_TIMEx_EnableDeadTimePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3156:19:HAL_TIMEx_DisableDeadTimePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3172:19:HAL_TIMEx_ConfigDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3189:19:HAL_TIMEx_ConfigAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3204:19:HAL_TIMEx_EnableAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3218:19:HAL_TIMEx_DisableAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3236:19:HAL_TIMEx_ConfigEncoderIndex\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3275:19:HAL_TIMEx_EnableEncoderIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3289:19:HAL_TIMEx_DisableEncoderIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3303:19:HAL_TIMEx_EnableEncoderFirstIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3317:19:HAL_TIMEx_DisableEncoderFirstIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3351:13:HAL_TIMEx_CommutCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3534:6:TIMEx_DMACommutationCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3365:13:HAL_TIMEx_CommutHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3553:6:TIMEx_DMACommutationHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3380:13:HAL_TIMEx_BreakCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3395:13:HAL_TIMEx_Break2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3410:13:HAL_TIMEx_EncoderIndexCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3425:13:HAL_TIMEx_DirectionChangeCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3440:13:HAL_TIMEx_IndexErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3455:13:HAL_TIMEx_TransitionErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3489:22:HAL_TIMEx_HallSensor_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3505:29:HAL_TIMEx_GetChannelNState\t4\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3632:13:TIM_DMAErrorCCxN\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3573:13:TIM_DMADelayPulseNCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:303:13:HAL_TIMEx_HallSensor_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:157:19:HAL_TIMEx_HallSensor_Init\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:318:13:HAL_TIMEx_HallSensor_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:258:19:HAL_TIMEx_HallSensor_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:333:19:HAL_TIMEx_HallSensor_Start\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:387:19:HAL_TIMEx_HallSensor_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:415:19:HAL_TIMEx_HallSensor_Start_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:472:19:HAL_TIMEx_HallSensor_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:505:19:HAL_TIMEx_HallSensor_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:581:19:HAL_TIMEx_HallSensor_Stop_DMA\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:644:19:HAL_TIMEx_OCN_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:696:19:HAL_TIMEx_OCN_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:729:19:HAL_TIMEx_OCN_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:824:19:HAL_TIMEx_OCN_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:907:19:HAL_TIMEx_OCN_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1066:19:HAL_TIMEx_OCN_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1176:19:HAL_TIMEx_PWMN_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1227:19:HAL_TIMEx_PWMN_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1260:19:HAL_TIMEx_PWMN_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1354:19:HAL_TIMEx_PWMN_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1437:19:HAL_TIMEx_PWMN_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1596:19:HAL_TIMEx_PWMN_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1695:19:HAL_TIMEx_OnePulseN_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1744:19:HAL_TIMEx_OnePulseN_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1783:19:HAL_TIMEx_OnePulseN_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1838:19:HAL_TIMEx_OnePulseN_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1932:19:HAL_TIMEx_ConfigCommutEvent\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2023:19:HAL_TIMEx_ConfigCommutEvent_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2115:19:HAL_TIMEx_ConfigCommutEvent_DMA\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2188:19:HAL_TIMEx_MasterConfigSynchronization\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2261:19:HAL_TIMEx_ConfigBreakDeadTime\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2343:19:HAL_TIMEx_ConfigBreakInput\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2607:19:HAL_TIMEx_RemapConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2781:20:HAL_TIMEx_TISelection\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2836:19:HAL_TIMEx_GroupChannel5\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2874:19:HAL_TIMEx_DisarmBreakInput\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2929:19:HAL_TIMEx_ReArmBreakInput\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3012:19:HAL_TIMEx_DitheringEnable\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3036:19:HAL_TIMEx_DitheringDisable\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3054:19:HAL_TIMEx_OC_ConfigPulseOnCompare\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3099:19:HAL_TIMEx_ConfigSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3114:19:HAL_TIMEx_EnableSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3128:19:HAL_TIMEx_DisableSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3142:19:HAL_TIMEx_EnableDeadTimePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3156:19:HAL_TIMEx_DisableDeadTimePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3172:19:HAL_TIMEx_ConfigDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3189:19:HAL_TIMEx_ConfigAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3204:19:HAL_TIMEx_EnableAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3218:19:HAL_TIMEx_DisableAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3236:19:HAL_TIMEx_ConfigEncoderIndex\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3275:19:HAL_TIMEx_EnableEncoderIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3289:19:HAL_TIMEx_DisableEncoderIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3303:19:HAL_TIMEx_EnableEncoderFirstIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3317:19:HAL_TIMEx_DisableEncoderFirstIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3351:13:HAL_TIMEx_CommutCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3534:6:TIMEx_DMACommutationCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3365:13:HAL_TIMEx_CommutHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3553:6:TIMEx_DMACommutationHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3380:13:HAL_TIMEx_BreakCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3395:13:HAL_TIMEx_Break2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3410:13:HAL_TIMEx_EncoderIndexCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3425:13:HAL_TIMEx_DirectionChangeCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3440:13:HAL_TIMEx_IndexErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3455:13:HAL_TIMEx_TransitionErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3489:22:HAL_TIMEx_HallSensor_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3505:29:HAL_TIMEx_GetChannelNState\t0\tstatic\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.cyclo", "content": "" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.su", "content": "" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c \n\nC_DEPS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d \n\nOBJS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o \n\n\n# Each subdirectory must supply rules for building sources it contributes\nDrivers/STM32G4xx_HAL_Driver/Src/%.o Drivers/STM32G4xx_HAL_Driver/Src/%.su Drivers/STM32G4xx_HAL_Driver/Src/%.cyclo: ../Drivers/STM32G4xx_HAL_Driver/Src/%.c Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\nclean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src:\n\t-$(RM) ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.su\n\n.PHONY: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/chorus_G431.list", "content": "\nchorus_G431.elf: file format elf32-littlearm\n\nSections:\nIdx Name Size VMA LMA File off Algn\n 0 .isr_vector 000001d8 08000000 08000000 00010000 2**0\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 1 .text 00006358 080001d8 080001d8 000101d8 2**3\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 2 .rodata 000019e8 08006530 08006530 00016530 2**3\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 3 .ARM.extab 00000024 08007f18 08007f18 00017f18 2**2\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 4 .ARM 000000d8 08007f3c 08007f3c 00017f3c 2**2\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 5 .preinit_array 00000000 08008014 08008014 0002005c 2**0\n CONTENTS, ALLOC, LOAD, DATA\n 6 .init_array 00000004 08008014 08008014 00018014 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 7 .fini_array 00000004 08008018 08008018 00018018 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 8 .data 0000005c 20000000 0800801c 00020000 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 9 .bss 00007a18 2000005c 08008078 0002005c 2**2\n ALLOC\n 10 ._user_heap_stack 00000404 20007a74 08008078 00027a74 2**0\n ALLOC\n 11 .ARM.attributes 00000030 00000000 00000000 0002005c 2**0\n CONTENTS, READONLY\n 12 .debug_info 0001c467 00000000 00000000 0002008c 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 13 .debug_abbrev 00003eca 00000000 00000000 0003c4f3 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 14 .debug_loclists 0000c31c 00000000 00000000 000403bd 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 15 .debug_aranges 00000f70 00000000 00000000 0004c6e0 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 16 .debug_rnglists 00001760 00000000 00000000 0004d650 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 17 .debug_macro 00023e70 00000000 00000000 0004edb0 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 18 .debug_line 0001ef62 00000000 00000000 00072c20 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 19 .debug_str 000dafb4 00000000 00000000 00091b82 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 20 .comment 00000043 00000000 00000000 0016cb36 2**0\n CONTENTS, READONLY\n 21 .debug_frame 0000390c 00000000 00000000 0016cb7c 2**2\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 22 .debug_line_str 0000006b 00000000 00000000 00170488 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n\nDisassembly of section .text:\n\n080001d8 <__do_global_dtors_aux>:\n 80001d8:\tb510 \tpush\t{r4, lr}\n 80001da:\t4c05 \tldr\tr4, [pc, #20]\t; (80001f0 <__do_global_dtors_aux+0x18>)\n 80001dc:\t7823 \tldrb\tr3, [r4, #0]\n 80001de:\tb933 \tcbnz\tr3, 80001ee <__do_global_dtors_aux+0x16>\n 80001e0:\t4b04 \tldr\tr3, [pc, #16]\t; (80001f4 <__do_global_dtors_aux+0x1c>)\n 80001e2:\tb113 \tcbz\tr3, 80001ea <__do_global_dtors_aux+0x12>\n 80001e4:\t4804 \tldr\tr0, [pc, #16]\t; (80001f8 <__do_global_dtors_aux+0x20>)\n 80001e6:\tf3af 8000 \tnop.w\n 80001ea:\t2301 \tmovs\tr3, #1\n 80001ec:\t7023 \tstrb\tr3, [r4, #0]\n 80001ee:\tbd10 \tpop\t{r4, pc}\n 80001f0:\t2000005c \t.word\t0x2000005c\n 80001f4:\t00000000 \t.word\t0x00000000\n 80001f8:\t08006518 \t.word\t0x08006518\n\n080001fc :\n 80001fc:\tb508 \tpush\t{r3, lr}\n 80001fe:\t4b03 \tldr\tr3, [pc, #12]\t; (800020c )\n 8000200:\tb11b \tcbz\tr3, 800020a \n 8000202:\t4903 \tldr\tr1, [pc, #12]\t; (8000210 )\n 8000204:\t4803 \tldr\tr0, [pc, #12]\t; (8000214 )\n 8000206:\tf3af 8000 \tnop.w\n 800020a:\tbd08 \tpop\t{r3, pc}\n 800020c:\t00000000 \t.word\t0x00000000\n 8000210:\t20000060 \t.word\t0x20000060\n 8000214:\t08006518 \t.word\t0x08006518\n\n08000218 <__aeabi_drsub>:\n 8000218:\tf081 4100 \teor.w\tr1, r1, #2147483648\t; 0x80000000\n 800021c:\te002 \tb.n\t8000224 <__adddf3>\n 800021e:\tbf00 \tnop\n\n08000220 <__aeabi_dsub>:\n 8000220:\tf083 4300 \teor.w\tr3, r3, #2147483648\t; 0x80000000\n\n08000224 <__adddf3>:\n 8000224:\tb530 \tpush\t{r4, r5, lr}\n 8000226:\tea4f 0441 \tmov.w\tr4, r1, lsl #1\n 800022a:\tea4f 0543 \tmov.w\tr5, r3, lsl #1\n 800022e:\tea94 0f05 \tteq\tr4, r5\n 8000232:\tbf08 \tit\teq\n 8000234:\tea90 0f02 \tteqeq\tr0, r2\n 8000238:\tbf1f \titttt\tne\n 800023a:\tea54 0c00 \torrsne.w\tip, r4, r0\n 800023e:\tea55 0c02 \torrsne.w\tip, r5, r2\n 8000242:\tea7f 5c64 \tmvnsne.w\tip, r4, asr #21\n 8000246:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 800024a:\tf000 80e2 \tbeq.w\t8000412 <__adddf3+0x1ee>\n 800024e:\tea4f 5454 \tmov.w\tr4, r4, lsr #21\n 8000252:\tebd4 5555 \trsbs\tr5, r4, r5, lsr #21\n 8000256:\tbfb8 \tit\tlt\n 8000258:\t426d \tneglt\tr5, r5\n 800025a:\tdd0c \tble.n\t8000276 <__adddf3+0x52>\n 800025c:\t442c \tadd\tr4, r5\n 800025e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000262:\tea81 0303 \teor.w\tr3, r1, r3\n 8000266:\tea82 0000 \teor.w\tr0, r2, r0\n 800026a:\tea83 0101 \teor.w\tr1, r3, r1\n 800026e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000272:\tea81 0303 \teor.w\tr3, r1, r3\n 8000276:\t2d36 \tcmp\tr5, #54\t; 0x36\n 8000278:\tbf88 \tit\thi\n 800027a:\tbd30 \tpophi\t{r4, r5, pc}\n 800027c:\tf011 4f00 \ttst.w\tr1, #2147483648\t; 0x80000000\n 8000280:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 8000284:\tf44f 1c80 \tmov.w\tip, #1048576\t; 0x100000\n 8000288:\tea4c 3111 \torr.w\tr1, ip, r1, lsr #12\n 800028c:\td002 \tbeq.n\t8000294 <__adddf3+0x70>\n 800028e:\t4240 \tnegs\tr0, r0\n 8000290:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 8000294:\tf013 4f00 \ttst.w\tr3, #2147483648\t; 0x80000000\n 8000298:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 800029c:\tea4c 3313 \torr.w\tr3, ip, r3, lsr #12\n 80002a0:\td002 \tbeq.n\t80002a8 <__adddf3+0x84>\n 80002a2:\t4252 \tnegs\tr2, r2\n 80002a4:\teb63 0343 \tsbc.w\tr3, r3, r3, lsl #1\n 80002a8:\tea94 0f05 \tteq\tr4, r5\n 80002ac:\tf000 80a7 \tbeq.w\t80003fe <__adddf3+0x1da>\n 80002b0:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 80002b4:\tf1d5 0e20 \trsbs\tlr, r5, #32\n 80002b8:\tdb0d \tblt.n\t80002d6 <__adddf3+0xb2>\n 80002ba:\tfa02 fc0e \tlsl.w\tip, r2, lr\n 80002be:\tfa22 f205 \tlsr.w\tr2, r2, r5\n 80002c2:\t1880 \tadds\tr0, r0, r2\n 80002c4:\tf141 0100 \tadc.w\tr1, r1, #0\n 80002c8:\tfa03 f20e \tlsl.w\tr2, r3, lr\n 80002cc:\t1880 \tadds\tr0, r0, r2\n 80002ce:\tfa43 f305 \tasr.w\tr3, r3, r5\n 80002d2:\t4159 \tadcs\tr1, r3\n 80002d4:\te00e \tb.n\t80002f4 <__adddf3+0xd0>\n 80002d6:\tf1a5 0520 \tsub.w\tr5, r5, #32\n 80002da:\tf10e 0e20 \tadd.w\tlr, lr, #32\n 80002de:\t2a01 \tcmp\tr2, #1\n 80002e0:\tfa03 fc0e \tlsl.w\tip, r3, lr\n 80002e4:\tbf28 \tit\tcs\n 80002e6:\tf04c 0c02 \torrcs.w\tip, ip, #2\n 80002ea:\tfa43 f305 \tasr.w\tr3, r3, r5\n 80002ee:\t18c0 \tadds\tr0, r0, r3\n 80002f0:\teb51 71e3 \tadcs.w\tr1, r1, r3, asr #31\n 80002f4:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80002f8:\td507 \tbpl.n\t800030a <__adddf3+0xe6>\n 80002fa:\tf04f 0e00 \tmov.w\tlr, #0\n 80002fe:\tf1dc 0c00 \trsbs\tip, ip, #0\n 8000302:\teb7e 0000 \tsbcs.w\tr0, lr, r0\n 8000306:\teb6e 0101 \tsbc.w\tr1, lr, r1\n 800030a:\tf5b1 1f80 \tcmp.w\tr1, #1048576\t; 0x100000\n 800030e:\td31b \tbcc.n\t8000348 <__adddf3+0x124>\n 8000310:\tf5b1 1f00 \tcmp.w\tr1, #2097152\t; 0x200000\n 8000314:\td30c \tbcc.n\t8000330 <__adddf3+0x10c>\n 8000316:\t0849 \tlsrs\tr1, r1, #1\n 8000318:\tea5f 0030 \tmovs.w\tr0, r0, rrx\n 800031c:\tea4f 0c3c \tmov.w\tip, ip, rrx\n 8000320:\tf104 0401 \tadd.w\tr4, r4, #1\n 8000324:\tea4f 5244 \tmov.w\tr2, r4, lsl #21\n 8000328:\tf512 0f80 \tcmn.w\tr2, #4194304\t; 0x400000\n 800032c:\tf080 809a \tbcs.w\t8000464 <__adddf3+0x240>\n 8000330:\tf1bc 4f00 \tcmp.w\tip, #2147483648\t; 0x80000000\n 8000334:\tbf08 \tit\teq\n 8000336:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 800033a:\tf150 0000 \tadcs.w\tr0, r0, #0\n 800033e:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 8000342:\tea41 0105 \torr.w\tr1, r1, r5\n 8000346:\tbd30 \tpop\t{r4, r5, pc}\n 8000348:\tea5f 0c4c \tmovs.w\tip, ip, lsl #1\n 800034c:\t4140 \tadcs\tr0, r0\n 800034e:\teb41 0101 \tadc.w\tr1, r1, r1\n 8000352:\t3c01 \tsubs\tr4, #1\n 8000354:\tbf28 \tit\tcs\n 8000356:\tf5b1 1f80 \tcmpcs.w\tr1, #1048576\t; 0x100000\n 800035a:\td2e9 \tbcs.n\t8000330 <__adddf3+0x10c>\n 800035c:\tf091 0f00 \tteq\tr1, #0\n 8000360:\tbf04 \titt\teq\n 8000362:\t4601 \tmoveq\tr1, r0\n 8000364:\t2000 \tmoveq\tr0, #0\n 8000366:\tfab1 f381 \tclz\tr3, r1\n 800036a:\tbf08 \tit\teq\n 800036c:\t3320 \taddeq\tr3, #32\n 800036e:\tf1a3 030b \tsub.w\tr3, r3, #11\n 8000372:\tf1b3 0220 \tsubs.w\tr2, r3, #32\n 8000376:\tda0c \tbge.n\t8000392 <__adddf3+0x16e>\n 8000378:\t320c \tadds\tr2, #12\n 800037a:\tdd08 \tble.n\t800038e <__adddf3+0x16a>\n 800037c:\tf102 0c14 \tadd.w\tip, r2, #20\n 8000380:\tf1c2 020c \trsb\tr2, r2, #12\n 8000384:\tfa01 f00c \tlsl.w\tr0, r1, ip\n 8000388:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800038c:\te00c \tb.n\t80003a8 <__adddf3+0x184>\n 800038e:\tf102 0214 \tadd.w\tr2, r2, #20\n 8000392:\tbfd8 \tit\tle\n 8000394:\tf1c2 0c20 \trsble\tip, r2, #32\n 8000398:\tfa01 f102 \tlsl.w\tr1, r1, r2\n 800039c:\tfa20 fc0c \tlsr.w\tip, r0, ip\n 80003a0:\tbfdc \titt\tle\n 80003a2:\tea41 010c \torrle.w\tr1, r1, ip\n 80003a6:\t4090 \tlslle\tr0, r2\n 80003a8:\t1ae4 \tsubs\tr4, r4, r3\n 80003aa:\tbfa2 \tittt\tge\n 80003ac:\teb01 5104 \taddge.w\tr1, r1, r4, lsl #20\n 80003b0:\t4329 \torrge\tr1, r5\n 80003b2:\tbd30 \tpopge\t{r4, r5, pc}\n 80003b4:\tea6f 0404 \tmvn.w\tr4, r4\n 80003b8:\t3c1f \tsubs\tr4, #31\n 80003ba:\tda1c \tbge.n\t80003f6 <__adddf3+0x1d2>\n 80003bc:\t340c \tadds\tr4, #12\n 80003be:\tdc0e \tbgt.n\t80003de <__adddf3+0x1ba>\n 80003c0:\tf104 0414 \tadd.w\tr4, r4, #20\n 80003c4:\tf1c4 0220 \trsb\tr2, r4, #32\n 80003c8:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 80003cc:\tfa01 f302 \tlsl.w\tr3, r1, r2\n 80003d0:\tea40 0003 \torr.w\tr0, r0, r3\n 80003d4:\tfa21 f304 \tlsr.w\tr3, r1, r4\n 80003d8:\tea45 0103 \torr.w\tr1, r5, r3\n 80003dc:\tbd30 \tpop\t{r4, r5, pc}\n 80003de:\tf1c4 040c \trsb\tr4, r4, #12\n 80003e2:\tf1c4 0220 \trsb\tr2, r4, #32\n 80003e6:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 80003ea:\tfa01 f304 \tlsl.w\tr3, r1, r4\n 80003ee:\tea40 0003 \torr.w\tr0, r0, r3\n 80003f2:\t4629 \tmov\tr1, r5\n 80003f4:\tbd30 \tpop\t{r4, r5, pc}\n 80003f6:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 80003fa:\t4629 \tmov\tr1, r5\n 80003fc:\tbd30 \tpop\t{r4, r5, pc}\n 80003fe:\tf094 0f00 \tteq\tr4, #0\n 8000402:\tf483 1380 \teor.w\tr3, r3, #1048576\t; 0x100000\n 8000406:\tbf06 \titte\teq\n 8000408:\tf481 1180 \teoreq.w\tr1, r1, #1048576\t; 0x100000\n 800040c:\t3401 \taddeq\tr4, #1\n 800040e:\t3d01 \tsubne\tr5, #1\n 8000410:\te74e \tb.n\t80002b0 <__adddf3+0x8c>\n 8000412:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000416:\tbf18 \tit\tne\n 8000418:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 800041c:\td029 \tbeq.n\t8000472 <__adddf3+0x24e>\n 800041e:\tea94 0f05 \tteq\tr4, r5\n 8000422:\tbf08 \tit\teq\n 8000424:\tea90 0f02 \tteqeq\tr0, r2\n 8000428:\td005 \tbeq.n\t8000436 <__adddf3+0x212>\n 800042a:\tea54 0c00 \torrs.w\tip, r4, r0\n 800042e:\tbf04 \titt\teq\n 8000430:\t4619 \tmoveq\tr1, r3\n 8000432:\t4610 \tmoveq\tr0, r2\n 8000434:\tbd30 \tpop\t{r4, r5, pc}\n 8000436:\tea91 0f03 \tteq\tr1, r3\n 800043a:\tbf1e \tittt\tne\n 800043c:\t2100 \tmovne\tr1, #0\n 800043e:\t2000 \tmovne\tr0, #0\n 8000440:\tbd30 \tpopne\t{r4, r5, pc}\n 8000442:\tea5f 5c54 \tmovs.w\tip, r4, lsr #21\n 8000446:\td105 \tbne.n\t8000454 <__adddf3+0x230>\n 8000448:\t0040 \tlsls\tr0, r0, #1\n 800044a:\t4149 \tadcs\tr1, r1\n 800044c:\tbf28 \tit\tcs\n 800044e:\tf041 4100 \torrcs.w\tr1, r1, #2147483648\t; 0x80000000\n 8000452:\tbd30 \tpop\t{r4, r5, pc}\n 8000454:\tf514 0480 \tadds.w\tr4, r4, #4194304\t; 0x400000\n 8000458:\tbf3c \titt\tcc\n 800045a:\tf501 1180 \taddcc.w\tr1, r1, #1048576\t; 0x100000\n 800045e:\tbd30 \tpopcc\t{r4, r5, pc}\n 8000460:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 8000464:\tf045 41fe \torr.w\tr1, r5, #2130706432\t; 0x7f000000\n 8000468:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 800046c:\tf04f 0000 \tmov.w\tr0, #0\n 8000470:\tbd30 \tpop\t{r4, r5, pc}\n 8000472:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000476:\tbf1a \titte\tne\n 8000478:\t4619 \tmovne\tr1, r3\n 800047a:\t4610 \tmovne\tr0, r2\n 800047c:\tea7f 5c65 \tmvnseq.w\tip, r5, asr #21\n 8000480:\tbf1c \titt\tne\n 8000482:\t460b \tmovne\tr3, r1\n 8000484:\t4602 \tmovne\tr2, r0\n 8000486:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800048a:\tbf06 \titte\teq\n 800048c:\tea52 3503 \torrseq.w\tr5, r2, r3, lsl #12\n 8000490:\tea91 0f03 \tteqeq\tr1, r3\n 8000494:\tf441 2100 \torrne.w\tr1, r1, #524288\t; 0x80000\n 8000498:\tbd30 \tpop\t{r4, r5, pc}\n 800049a:\tbf00 \tnop\n\n0800049c <__aeabi_ui2d>:\n 800049c:\tf090 0f00 \tteq\tr0, #0\n 80004a0:\tbf04 \titt\teq\n 80004a2:\t2100 \tmoveq\tr1, #0\n 80004a4:\t4770 \tbxeq\tlr\n 80004a6:\tb530 \tpush\t{r4, r5, lr}\n 80004a8:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004ac:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 80004b0:\tf04f 0500 \tmov.w\tr5, #0\n 80004b4:\tf04f 0100 \tmov.w\tr1, #0\n 80004b8:\te750 \tb.n\t800035c <__adddf3+0x138>\n 80004ba:\tbf00 \tnop\n\n080004bc <__aeabi_i2d>:\n 80004bc:\tf090 0f00 \tteq\tr0, #0\n 80004c0:\tbf04 \titt\teq\n 80004c2:\t2100 \tmoveq\tr1, #0\n 80004c4:\t4770 \tbxeq\tlr\n 80004c6:\tb530 \tpush\t{r4, r5, lr}\n 80004c8:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004cc:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 80004d0:\tf010 4500 \tands.w\tr5, r0, #2147483648\t; 0x80000000\n 80004d4:\tbf48 \tit\tmi\n 80004d6:\t4240 \tnegmi\tr0, r0\n 80004d8:\tf04f 0100 \tmov.w\tr1, #0\n 80004dc:\te73e \tb.n\t800035c <__adddf3+0x138>\n 80004de:\tbf00 \tnop\n\n080004e0 <__aeabi_f2d>:\n 80004e0:\t0042 \tlsls\tr2, r0, #1\n 80004e2:\tea4f 01e2 \tmov.w\tr1, r2, asr #3\n 80004e6:\tea4f 0131 \tmov.w\tr1, r1, rrx\n 80004ea:\tea4f 7002 \tmov.w\tr0, r2, lsl #28\n 80004ee:\tbf1f \titttt\tne\n 80004f0:\tf012 437f \tandsne.w\tr3, r2, #4278190080\t; 0xff000000\n 80004f4:\tf093 4f7f \tteqne\tr3, #4278190080\t; 0xff000000\n 80004f8:\tf081 5160 \teorne.w\tr1, r1, #939524096\t; 0x38000000\n 80004fc:\t4770 \tbxne\tlr\n 80004fe:\tf032 427f \tbics.w\tr2, r2, #4278190080\t; 0xff000000\n 8000502:\tbf08 \tit\teq\n 8000504:\t4770 \tbxeq\tlr\n 8000506:\tf093 4f7f \tteq\tr3, #4278190080\t; 0xff000000\n 800050a:\tbf04 \titt\teq\n 800050c:\tf441 2100 \torreq.w\tr1, r1, #524288\t; 0x80000\n 8000510:\t4770 \tbxeq\tlr\n 8000512:\tb530 \tpush\t{r4, r5, lr}\n 8000514:\tf44f 7460 \tmov.w\tr4, #896\t; 0x380\n 8000518:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 800051c:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 8000520:\te71c \tb.n\t800035c <__adddf3+0x138>\n 8000522:\tbf00 \tnop\n\n08000524 <__aeabi_ul2d>:\n 8000524:\tea50 0201 \torrs.w\tr2, r0, r1\n 8000528:\tbf08 \tit\teq\n 800052a:\t4770 \tbxeq\tlr\n 800052c:\tb530 \tpush\t{r4, r5, lr}\n 800052e:\tf04f 0500 \tmov.w\tr5, #0\n 8000532:\te00a \tb.n\t800054a <__aeabi_l2d+0x16>\n\n08000534 <__aeabi_l2d>:\n 8000534:\tea50 0201 \torrs.w\tr2, r0, r1\n 8000538:\tbf08 \tit\teq\n 800053a:\t4770 \tbxeq\tlr\n 800053c:\tb530 \tpush\t{r4, r5, lr}\n 800053e:\tf011 4500 \tands.w\tr5, r1, #2147483648\t; 0x80000000\n 8000542:\td502 \tbpl.n\t800054a <__aeabi_l2d+0x16>\n 8000544:\t4240 \tnegs\tr0, r0\n 8000546:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 800054a:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800054e:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000552:\tea5f 5c91 \tmovs.w\tip, r1, lsr #22\n 8000556:\tf43f aed8 \tbeq.w\t800030a <__adddf3+0xe6>\n 800055a:\tf04f 0203 \tmov.w\tr2, #3\n 800055e:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 8000562:\tbf18 \tit\tne\n 8000564:\t3203 \taddne\tr2, #3\n 8000566:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 800056a:\tbf18 \tit\tne\n 800056c:\t3203 \taddne\tr2, #3\n 800056e:\teb02 02dc \tadd.w\tr2, r2, ip, lsr #3\n 8000572:\tf1c2 0320 \trsb\tr3, r2, #32\n 8000576:\tfa00 fc03 \tlsl.w\tip, r0, r3\n 800057a:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800057e:\tfa01 fe03 \tlsl.w\tlr, r1, r3\n 8000582:\tea40 000e \torr.w\tr0, r0, lr\n 8000586:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800058a:\t4414 \tadd\tr4, r2\n 800058c:\te6bd \tb.n\t800030a <__adddf3+0xe6>\n 800058e:\tbf00 \tnop\n\n08000590 <__aeabi_dmul>:\n 8000590:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000592:\tf04f 0cff \tmov.w\tip, #255\t; 0xff\n 8000596:\tf44c 6ce0 \torr.w\tip, ip, #1792\t; 0x700\n 800059a:\tea1c 5411 \tands.w\tr4, ip, r1, lsr #20\n 800059e:\tbf1d \tittte\tne\n 80005a0:\tea1c 5513 \tandsne.w\tr5, ip, r3, lsr #20\n 80005a4:\tea94 0f0c \tteqne\tr4, ip\n 80005a8:\tea95 0f0c \tteqne\tr5, ip\n 80005ac:\tf000 f8de \tbleq\t800076c <__aeabi_dmul+0x1dc>\n 80005b0:\t442c \tadd\tr4, r5\n 80005b2:\tea81 0603 \teor.w\tr6, r1, r3\n 80005b6:\tea21 514c \tbic.w\tr1, r1, ip, lsl #21\n 80005ba:\tea23 534c \tbic.w\tr3, r3, ip, lsl #21\n 80005be:\tea50 3501 \torrs.w\tr5, r0, r1, lsl #12\n 80005c2:\tbf18 \tit\tne\n 80005c4:\tea52 3503 \torrsne.w\tr5, r2, r3, lsl #12\n 80005c8:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 80005cc:\tf443 1380 \torr.w\tr3, r3, #1048576\t; 0x100000\n 80005d0:\td038 \tbeq.n\t8000644 <__aeabi_dmul+0xb4>\n 80005d2:\tfba0 ce02 \tumull\tip, lr, r0, r2\n 80005d6:\tf04f 0500 \tmov.w\tr5, #0\n 80005da:\tfbe1 e502 \tumlal\tlr, r5, r1, r2\n 80005de:\tf006 4200 \tand.w\tr2, r6, #2147483648\t; 0x80000000\n 80005e2:\tfbe0 e503 \tumlal\tlr, r5, r0, r3\n 80005e6:\tf04f 0600 \tmov.w\tr6, #0\n 80005ea:\tfbe1 5603 \tumlal\tr5, r6, r1, r3\n 80005ee:\tf09c 0f00 \tteq\tip, #0\n 80005f2:\tbf18 \tit\tne\n 80005f4:\tf04e 0e01 \torrne.w\tlr, lr, #1\n 80005f8:\tf1a4 04ff \tsub.w\tr4, r4, #255\t; 0xff\n 80005fc:\tf5b6 7f00 \tcmp.w\tr6, #512\t; 0x200\n 8000600:\tf564 7440 \tsbc.w\tr4, r4, #768\t; 0x300\n 8000604:\td204 \tbcs.n\t8000610 <__aeabi_dmul+0x80>\n 8000606:\tea5f 0e4e \tmovs.w\tlr, lr, lsl #1\n 800060a:\t416d \tadcs\tr5, r5\n 800060c:\teb46 0606 \tadc.w\tr6, r6, r6\n 8000610:\tea42 21c6 \torr.w\tr1, r2, r6, lsl #11\n 8000614:\tea41 5155 \torr.w\tr1, r1, r5, lsr #21\n 8000618:\tea4f 20c5 \tmov.w\tr0, r5, lsl #11\n 800061c:\tea40 505e \torr.w\tr0, r0, lr, lsr #21\n 8000620:\tea4f 2ece \tmov.w\tlr, lr, lsl #11\n 8000624:\tf1b4 0cfd \tsubs.w\tip, r4, #253\t; 0xfd\n 8000628:\tbf88 \tit\thi\n 800062a:\tf5bc 6fe0 \tcmphi.w\tip, #1792\t; 0x700\n 800062e:\td81e \tbhi.n\t800066e <__aeabi_dmul+0xde>\n 8000630:\tf1be 4f00 \tcmp.w\tlr, #2147483648\t; 0x80000000\n 8000634:\tbf08 \tit\teq\n 8000636:\tea5f 0e50 \tmovseq.w\tlr, r0, lsr #1\n 800063a:\tf150 0000 \tadcs.w\tr0, r0, #0\n 800063e:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 8000642:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000644:\tf006 4600 \tand.w\tr6, r6, #2147483648\t; 0x80000000\n 8000648:\tea46 0101 \torr.w\tr1, r6, r1\n 800064c:\tea40 0002 \torr.w\tr0, r0, r2\n 8000650:\tea81 0103 \teor.w\tr1, r1, r3\n 8000654:\tebb4 045c \tsubs.w\tr4, r4, ip, lsr #1\n 8000658:\tbfc2 \tittt\tgt\n 800065a:\tebd4 050c \trsbsgt\tr5, r4, ip\n 800065e:\tea41 5104 \torrgt.w\tr1, r1, r4, lsl #20\n 8000662:\tbd70 \tpopgt\t{r4, r5, r6, pc}\n 8000664:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 8000668:\tf04f 0e00 \tmov.w\tlr, #0\n 800066c:\t3c01 \tsubs\tr4, #1\n 800066e:\tf300 80ab \tbgt.w\t80007c8 <__aeabi_dmul+0x238>\n 8000672:\tf114 0f36 \tcmn.w\tr4, #54\t; 0x36\n 8000676:\tbfde \tittt\tle\n 8000678:\t2000 \tmovle\tr0, #0\n 800067a:\tf001 4100 \tandle.w\tr1, r1, #2147483648\t; 0x80000000\n 800067e:\tbd70 \tpople\t{r4, r5, r6, pc}\n 8000680:\tf1c4 0400 \trsb\tr4, r4, #0\n 8000684:\t3c20 \tsubs\tr4, #32\n 8000686:\tda35 \tbge.n\t80006f4 <__aeabi_dmul+0x164>\n 8000688:\t340c \tadds\tr4, #12\n 800068a:\tdc1b \tbgt.n\t80006c4 <__aeabi_dmul+0x134>\n 800068c:\tf104 0414 \tadd.w\tr4, r4, #20\n 8000690:\tf1c4 0520 \trsb\tr5, r4, #32\n 8000694:\tfa00 f305 \tlsl.w\tr3, r0, r5\n 8000698:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 800069c:\tfa01 f205 \tlsl.w\tr2, r1, r5\n 80006a0:\tea40 0002 \torr.w\tr0, r0, r2\n 80006a4:\tf001 4200 \tand.w\tr2, r1, #2147483648\t; 0x80000000\n 80006a8:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 80006ac:\teb10 70d3 \tadds.w\tr0, r0, r3, lsr #31\n 80006b0:\tfa21 f604 \tlsr.w\tr6, r1, r4\n 80006b4:\teb42 0106 \tadc.w\tr1, r2, r6\n 80006b8:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 80006bc:\tbf08 \tit\teq\n 80006be:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 80006c2:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80006c4:\tf1c4 040c \trsb\tr4, r4, #12\n 80006c8:\tf1c4 0520 \trsb\tr5, r4, #32\n 80006cc:\tfa00 f304 \tlsl.w\tr3, r0, r4\n 80006d0:\tfa20 f005 \tlsr.w\tr0, r0, r5\n 80006d4:\tfa01 f204 \tlsl.w\tr2, r1, r4\n 80006d8:\tea40 0002 \torr.w\tr0, r0, r2\n 80006dc:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 80006e0:\teb10 70d3 \tadds.w\tr0, r0, r3, lsr #31\n 80006e4:\tf141 0100 \tadc.w\tr1, r1, #0\n 80006e8:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 80006ec:\tbf08 \tit\teq\n 80006ee:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 80006f2:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80006f4:\tf1c4 0520 \trsb\tr5, r4, #32\n 80006f8:\tfa00 f205 \tlsl.w\tr2, r0, r5\n 80006fc:\tea4e 0e02 \torr.w\tlr, lr, r2\n 8000700:\tfa20 f304 \tlsr.w\tr3, r0, r4\n 8000704:\tfa01 f205 \tlsl.w\tr2, r1, r5\n 8000708:\tea43 0302 \torr.w\tr3, r3, r2\n 800070c:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 8000710:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 8000714:\tfa21 f204 \tlsr.w\tr2, r1, r4\n 8000718:\tea20 0002 \tbic.w\tr0, r0, r2\n 800071c:\teb00 70d3 \tadd.w\tr0, r0, r3, lsr #31\n 8000720:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 8000724:\tbf08 \tit\teq\n 8000726:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 800072a:\tbd70 \tpop\t{r4, r5, r6, pc}\n 800072c:\tf094 0f00 \tteq\tr4, #0\n 8000730:\td10f \tbne.n\t8000752 <__aeabi_dmul+0x1c2>\n 8000732:\tf001 4600 \tand.w\tr6, r1, #2147483648\t; 0x80000000\n 8000736:\t0040 \tlsls\tr0, r0, #1\n 8000738:\teb41 0101 \tadc.w\tr1, r1, r1\n 800073c:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 8000740:\tbf08 \tit\teq\n 8000742:\t3c01 \tsubeq\tr4, #1\n 8000744:\td0f7 \tbeq.n\t8000736 <__aeabi_dmul+0x1a6>\n 8000746:\tea41 0106 \torr.w\tr1, r1, r6\n 800074a:\tf095 0f00 \tteq\tr5, #0\n 800074e:\tbf18 \tit\tne\n 8000750:\t4770 \tbxne\tlr\n 8000752:\tf003 4600 \tand.w\tr6, r3, #2147483648\t; 0x80000000\n 8000756:\t0052 \tlsls\tr2, r2, #1\n 8000758:\teb43 0303 \tadc.w\tr3, r3, r3\n 800075c:\tf413 1f80 \ttst.w\tr3, #1048576\t; 0x100000\n 8000760:\tbf08 \tit\teq\n 8000762:\t3d01 \tsubeq\tr5, #1\n 8000764:\td0f7 \tbeq.n\t8000756 <__aeabi_dmul+0x1c6>\n 8000766:\tea43 0306 \torr.w\tr3, r3, r6\n 800076a:\t4770 \tbx\tlr\n 800076c:\tea94 0f0c \tteq\tr4, ip\n 8000770:\tea0c 5513 \tand.w\tr5, ip, r3, lsr #20\n 8000774:\tbf18 \tit\tne\n 8000776:\tea95 0f0c \tteqne\tr5, ip\n 800077a:\td00c \tbeq.n\t8000796 <__aeabi_dmul+0x206>\n 800077c:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 8000780:\tbf18 \tit\tne\n 8000782:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 8000786:\td1d1 \tbne.n\t800072c <__aeabi_dmul+0x19c>\n 8000788:\tea81 0103 \teor.w\tr1, r1, r3\n 800078c:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 8000790:\tf04f 0000 \tmov.w\tr0, #0\n 8000794:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000796:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 800079a:\tbf06 \titte\teq\n 800079c:\t4610 \tmoveq\tr0, r2\n 800079e:\t4619 \tmoveq\tr1, r3\n 80007a0:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 80007a4:\td019 \tbeq.n\t80007da <__aeabi_dmul+0x24a>\n 80007a6:\tea94 0f0c \tteq\tr4, ip\n 80007aa:\td102 \tbne.n\t80007b2 <__aeabi_dmul+0x222>\n 80007ac:\tea50 3601 \torrs.w\tr6, r0, r1, lsl #12\n 80007b0:\td113 \tbne.n\t80007da <__aeabi_dmul+0x24a>\n 80007b2:\tea95 0f0c \tteq\tr5, ip\n 80007b6:\td105 \tbne.n\t80007c4 <__aeabi_dmul+0x234>\n 80007b8:\tea52 3603 \torrs.w\tr6, r2, r3, lsl #12\n 80007bc:\tbf1c \titt\tne\n 80007be:\t4610 \tmovne\tr0, r2\n 80007c0:\t4619 \tmovne\tr1, r3\n 80007c2:\td10a \tbne.n\t80007da <__aeabi_dmul+0x24a>\n 80007c4:\tea81 0103 \teor.w\tr1, r1, r3\n 80007c8:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 80007cc:\tf041 41fe \torr.w\tr1, r1, #2130706432\t; 0x7f000000\n 80007d0:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 80007d4:\tf04f 0000 \tmov.w\tr0, #0\n 80007d8:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80007da:\tf041 41fe \torr.w\tr1, r1, #2130706432\t; 0x7f000000\n 80007de:\tf441 0178 \torr.w\tr1, r1, #16252928\t; 0xf80000\n 80007e2:\tbd70 \tpop\t{r4, r5, r6, pc}\n\n080007e4 <__aeabi_ddiv>:\n 80007e4:\tb570 \tpush\t{r4, r5, r6, lr}\n 80007e6:\tf04f 0cff \tmov.w\tip, #255\t; 0xff\n 80007ea:\tf44c 6ce0 \torr.w\tip, ip, #1792\t; 0x700\n 80007ee:\tea1c 5411 \tands.w\tr4, ip, r1, lsr #20\n 80007f2:\tbf1d \tittte\tne\n 80007f4:\tea1c 5513 \tandsne.w\tr5, ip, r3, lsr #20\n 80007f8:\tea94 0f0c \tteqne\tr4, ip\n 80007fc:\tea95 0f0c \tteqne\tr5, ip\n 8000800:\tf000 f8a7 \tbleq\t8000952 <__aeabi_ddiv+0x16e>\n 8000804:\teba4 0405 \tsub.w\tr4, r4, r5\n 8000808:\tea81 0e03 \teor.w\tlr, r1, r3\n 800080c:\tea52 3503 \torrs.w\tr5, r2, r3, lsl #12\n 8000810:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 8000814:\tf000 8088 \tbeq.w\t8000928 <__aeabi_ddiv+0x144>\n 8000818:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 800081c:\tf04f 5580 \tmov.w\tr5, #268435456\t; 0x10000000\n 8000820:\tea45 1313 \torr.w\tr3, r5, r3, lsr #4\n 8000824:\tea43 6312 \torr.w\tr3, r3, r2, lsr #24\n 8000828:\tea4f 2202 \tmov.w\tr2, r2, lsl #8\n 800082c:\tea45 1511 \torr.w\tr5, r5, r1, lsr #4\n 8000830:\tea45 6510 \torr.w\tr5, r5, r0, lsr #24\n 8000834:\tea4f 2600 \tmov.w\tr6, r0, lsl #8\n 8000838:\tf00e 4100 \tand.w\tr1, lr, #2147483648\t; 0x80000000\n 800083c:\t429d \tcmp\tr5, r3\n 800083e:\tbf08 \tit\teq\n 8000840:\t4296 \tcmpeq\tr6, r2\n 8000842:\tf144 04fd \tadc.w\tr4, r4, #253\t; 0xfd\n 8000846:\tf504 7440 \tadd.w\tr4, r4, #768\t; 0x300\n 800084a:\td202 \tbcs.n\t8000852 <__aeabi_ddiv+0x6e>\n 800084c:\t085b \tlsrs\tr3, r3, #1\n 800084e:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 8000852:\t1ab6 \tsubs\tr6, r6, r2\n 8000854:\teb65 0503 \tsbc.w\tr5, r5, r3\n 8000858:\t085b \tlsrs\tr3, r3, #1\n 800085a:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 800085e:\tf44f 1080 \tmov.w\tr0, #1048576\t; 0x100000\n 8000862:\tf44f 2c00 \tmov.w\tip, #524288\t; 0x80000\n 8000866:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 800086a:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 800086e:\tbf22 \tittt\tcs\n 8000870:\t1ab6 \tsubcs\tr6, r6, r2\n 8000872:\t4675 \tmovcs\tr5, lr\n 8000874:\tea40 000c \torrcs.w\tr0, r0, ip\n 8000878:\t085b \tlsrs\tr3, r3, #1\n 800087a:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 800087e:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 8000882:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 8000886:\tbf22 \tittt\tcs\n 8000888:\t1ab6 \tsubcs\tr6, r6, r2\n 800088a:\t4675 \tmovcs\tr5, lr\n 800088c:\tea40 005c \torrcs.w\tr0, r0, ip, lsr #1\n 8000890:\t085b \tlsrs\tr3, r3, #1\n 8000892:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 8000896:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 800089a:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 800089e:\tbf22 \tittt\tcs\n 80008a0:\t1ab6 \tsubcs\tr6, r6, r2\n 80008a2:\t4675 \tmovcs\tr5, lr\n 80008a4:\tea40 009c \torrcs.w\tr0, r0, ip, lsr #2\n 80008a8:\t085b \tlsrs\tr3, r3, #1\n 80008aa:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 80008ae:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 80008b2:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 80008b6:\tbf22 \tittt\tcs\n 80008b8:\t1ab6 \tsubcs\tr6, r6, r2\n 80008ba:\t4675 \tmovcs\tr5, lr\n 80008bc:\tea40 00dc \torrcs.w\tr0, r0, ip, lsr #3\n 80008c0:\tea55 0e06 \torrs.w\tlr, r5, r6\n 80008c4:\td018 \tbeq.n\t80008f8 <__aeabi_ddiv+0x114>\n 80008c6:\tea4f 1505 \tmov.w\tr5, r5, lsl #4\n 80008ca:\tea45 7516 \torr.w\tr5, r5, r6, lsr #28\n 80008ce:\tea4f 1606 \tmov.w\tr6, r6, lsl #4\n 80008d2:\tea4f 03c3 \tmov.w\tr3, r3, lsl #3\n 80008d6:\tea43 7352 \torr.w\tr3, r3, r2, lsr #29\n 80008da:\tea4f 02c2 \tmov.w\tr2, r2, lsl #3\n 80008de:\tea5f 1c1c \tmovs.w\tip, ip, lsr #4\n 80008e2:\td1c0 \tbne.n\t8000866 <__aeabi_ddiv+0x82>\n 80008e4:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 80008e8:\td10b \tbne.n\t8000902 <__aeabi_ddiv+0x11e>\n 80008ea:\tea41 0100 \torr.w\tr1, r1, r0\n 80008ee:\tf04f 0000 \tmov.w\tr0, #0\n 80008f2:\tf04f 4c00 \tmov.w\tip, #2147483648\t; 0x80000000\n 80008f6:\te7b6 \tb.n\t8000866 <__aeabi_ddiv+0x82>\n 80008f8:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 80008fc:\tbf04 \titt\teq\n 80008fe:\t4301 \torreq\tr1, r0\n 8000900:\t2000 \tmoveq\tr0, #0\n 8000902:\tf1b4 0cfd \tsubs.w\tip, r4, #253\t; 0xfd\n 8000906:\tbf88 \tit\thi\n 8000908:\tf5bc 6fe0 \tcmphi.w\tip, #1792\t; 0x700\n 800090c:\tf63f aeaf \tbhi.w\t800066e <__aeabi_dmul+0xde>\n 8000910:\tebb5 0c03 \tsubs.w\tip, r5, r3\n 8000914:\tbf04 \titt\teq\n 8000916:\tebb6 0c02 \tsubseq.w\tip, r6, r2\n 800091a:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 800091e:\tf150 0000 \tadcs.w\tr0, r0, #0\n 8000922:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 8000926:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000928:\tf00e 4e00 \tand.w\tlr, lr, #2147483648\t; 0x80000000\n 800092c:\tea4e 3111 \torr.w\tr1, lr, r1, lsr #12\n 8000930:\teb14 045c \tadds.w\tr4, r4, ip, lsr #1\n 8000934:\tbfc2 \tittt\tgt\n 8000936:\tebd4 050c \trsbsgt\tr5, r4, ip\n 800093a:\tea41 5104 \torrgt.w\tr1, r1, r4, lsl #20\n 800093e:\tbd70 \tpopgt\t{r4, r5, r6, pc}\n 8000940:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 8000944:\tf04f 0e00 \tmov.w\tlr, #0\n 8000948:\t3c01 \tsubs\tr4, #1\n 800094a:\te690 \tb.n\t800066e <__aeabi_dmul+0xde>\n 800094c:\tea45 0e06 \torr.w\tlr, r5, r6\n 8000950:\te68d \tb.n\t800066e <__aeabi_dmul+0xde>\n 8000952:\tea0c 5513 \tand.w\tr5, ip, r3, lsr #20\n 8000956:\tea94 0f0c \tteq\tr4, ip\n 800095a:\tbf08 \tit\teq\n 800095c:\tea95 0f0c \tteqeq\tr5, ip\n 8000960:\tf43f af3b \tbeq.w\t80007da <__aeabi_dmul+0x24a>\n 8000964:\tea94 0f0c \tteq\tr4, ip\n 8000968:\td10a \tbne.n\t8000980 <__aeabi_ddiv+0x19c>\n 800096a:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800096e:\tf47f af34 \tbne.w\t80007da <__aeabi_dmul+0x24a>\n 8000972:\tea95 0f0c \tteq\tr5, ip\n 8000976:\tf47f af25 \tbne.w\t80007c4 <__aeabi_dmul+0x234>\n 800097a:\t4610 \tmov\tr0, r2\n 800097c:\t4619 \tmov\tr1, r3\n 800097e:\te72c \tb.n\t80007da <__aeabi_dmul+0x24a>\n 8000980:\tea95 0f0c \tteq\tr5, ip\n 8000984:\td106 \tbne.n\t8000994 <__aeabi_ddiv+0x1b0>\n 8000986:\tea52 3503 \torrs.w\tr5, r2, r3, lsl #12\n 800098a:\tf43f aefd \tbeq.w\t8000788 <__aeabi_dmul+0x1f8>\n 800098e:\t4610 \tmov\tr0, r2\n 8000990:\t4619 \tmov\tr1, r3\n 8000992:\te722 \tb.n\t80007da <__aeabi_dmul+0x24a>\n 8000994:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 8000998:\tbf18 \tit\tne\n 800099a:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 800099e:\tf47f aec5 \tbne.w\t800072c <__aeabi_dmul+0x19c>\n 80009a2:\tea50 0441 \torrs.w\tr4, r0, r1, lsl #1\n 80009a6:\tf47f af0d \tbne.w\t80007c4 <__aeabi_dmul+0x234>\n 80009aa:\tea52 0543 \torrs.w\tr5, r2, r3, lsl #1\n 80009ae:\tf47f aeeb \tbne.w\t8000788 <__aeabi_dmul+0x1f8>\n 80009b2:\te712 \tb.n\t80007da <__aeabi_dmul+0x24a>\n\n080009b4 <__gedf2>:\n 80009b4:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 80009b8:\te006 \tb.n\t80009c8 <__cmpdf2+0x4>\n 80009ba:\tbf00 \tnop\n\n080009bc <__ledf2>:\n 80009bc:\tf04f 0c01 \tmov.w\tip, #1\n 80009c0:\te002 \tb.n\t80009c8 <__cmpdf2+0x4>\n 80009c2:\tbf00 \tnop\n\n080009c4 <__cmpdf2>:\n 80009c4:\tf04f 0c01 \tmov.w\tip, #1\n 80009c8:\tf84d cd04 \tstr.w\tip, [sp, #-4]!\n 80009cc:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 80009d0:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80009d4:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 80009d8:\tbf18 \tit\tne\n 80009da:\tea7f 5c6c \tmvnsne.w\tip, ip, asr #21\n 80009de:\td01b \tbeq.n\t8000a18 <__cmpdf2+0x54>\n 80009e0:\tb001 \tadd\tsp, #4\n 80009e2:\tea50 0c41 \torrs.w\tip, r0, r1, lsl #1\n 80009e6:\tbf0c \tite\teq\n 80009e8:\tea52 0c43 \torrseq.w\tip, r2, r3, lsl #1\n 80009ec:\tea91 0f03 \tteqne\tr1, r3\n 80009f0:\tbf02 \tittt\teq\n 80009f2:\tea90 0f02 \tteqeq\tr0, r2\n 80009f6:\t2000 \tmoveq\tr0, #0\n 80009f8:\t4770 \tbxeq\tlr\n 80009fa:\tf110 0f00 \tcmn.w\tr0, #0\n 80009fe:\tea91 0f03 \tteq\tr1, r3\n 8000a02:\tbf58 \tit\tpl\n 8000a04:\t4299 \tcmppl\tr1, r3\n 8000a06:\tbf08 \tit\teq\n 8000a08:\t4290 \tcmpeq\tr0, r2\n 8000a0a:\tbf2c \tite\tcs\n 8000a0c:\t17d8 \tasrcs\tr0, r3, #31\n 8000a0e:\tea6f 70e3 \tmvncc.w\tr0, r3, asr #31\n 8000a12:\tf040 0001 \torr.w\tr0, r0, #1\n 8000a16:\t4770 \tbx\tlr\n 8000a18:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 8000a1c:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000a20:\td102 \tbne.n\t8000a28 <__cmpdf2+0x64>\n 8000a22:\tea50 3c01 \torrs.w\tip, r0, r1, lsl #12\n 8000a26:\td107 \tbne.n\t8000a38 <__cmpdf2+0x74>\n 8000a28:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8000a2c:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000a30:\td1d6 \tbne.n\t80009e0 <__cmpdf2+0x1c>\n 8000a32:\tea52 3c03 \torrs.w\tip, r2, r3, lsl #12\n 8000a36:\td0d3 \tbeq.n\t80009e0 <__cmpdf2+0x1c>\n 8000a38:\tf85d 0b04 \tldr.w\tr0, [sp], #4\n 8000a3c:\t4770 \tbx\tlr\n 8000a3e:\tbf00 \tnop\n\n08000a40 <__aeabi_cdrcmple>:\n 8000a40:\t4684 \tmov\tip, r0\n 8000a42:\t4610 \tmov\tr0, r2\n 8000a44:\t4662 \tmov\tr2, ip\n 8000a46:\t468c \tmov\tip, r1\n 8000a48:\t4619 \tmov\tr1, r3\n 8000a4a:\t4663 \tmov\tr3, ip\n 8000a4c:\te000 \tb.n\t8000a50 <__aeabi_cdcmpeq>\n 8000a4e:\tbf00 \tnop\n\n08000a50 <__aeabi_cdcmpeq>:\n 8000a50:\tb501 \tpush\t{r0, lr}\n 8000a52:\tf7ff ffb7 \tbl\t80009c4 <__cmpdf2>\n 8000a56:\t2800 \tcmp\tr0, #0\n 8000a58:\tbf48 \tit\tmi\n 8000a5a:\tf110 0f00 \tcmnmi.w\tr0, #0\n 8000a5e:\tbd01 \tpop\t{r0, pc}\n\n08000a60 <__aeabi_dcmpeq>:\n 8000a60:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a64:\tf7ff fff4 \tbl\t8000a50 <__aeabi_cdcmpeq>\n 8000a68:\tbf0c \tite\teq\n 8000a6a:\t2001 \tmoveq\tr0, #1\n 8000a6c:\t2000 \tmovne\tr0, #0\n 8000a6e:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a72:\tbf00 \tnop\n\n08000a74 <__aeabi_dcmplt>:\n 8000a74:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a78:\tf7ff ffea \tbl\t8000a50 <__aeabi_cdcmpeq>\n 8000a7c:\tbf34 \tite\tcc\n 8000a7e:\t2001 \tmovcc\tr0, #1\n 8000a80:\t2000 \tmovcs\tr0, #0\n 8000a82:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a86:\tbf00 \tnop\n\n08000a88 <__aeabi_dcmple>:\n 8000a88:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a8c:\tf7ff ffe0 \tbl\t8000a50 <__aeabi_cdcmpeq>\n 8000a90:\tbf94 \tite\tls\n 8000a92:\t2001 \tmovls\tr0, #1\n 8000a94:\t2000 \tmovhi\tr0, #0\n 8000a96:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a9a:\tbf00 \tnop\n\n08000a9c <__aeabi_dcmpge>:\n 8000a9c:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000aa0:\tf7ff ffce \tbl\t8000a40 <__aeabi_cdrcmple>\n 8000aa4:\tbf94 \tite\tls\n 8000aa6:\t2001 \tmovls\tr0, #1\n 8000aa8:\t2000 \tmovhi\tr0, #0\n 8000aaa:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000aae:\tbf00 \tnop\n\n08000ab0 <__aeabi_dcmpgt>:\n 8000ab0:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000ab4:\tf7ff ffc4 \tbl\t8000a40 <__aeabi_cdrcmple>\n 8000ab8:\tbf34 \tite\tcc\n 8000aba:\t2001 \tmovcc\tr0, #1\n 8000abc:\t2000 \tmovcs\tr0, #0\n 8000abe:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000ac2:\tbf00 \tnop\n\n08000ac4 <__aeabi_d2iz>:\n 8000ac4:\tea4f 0241 \tmov.w\tr2, r1, lsl #1\n 8000ac8:\tf512 1200 \tadds.w\tr2, r2, #2097152\t; 0x200000\n 8000acc:\td215 \tbcs.n\t8000afa <__aeabi_d2iz+0x36>\n 8000ace:\td511 \tbpl.n\t8000af4 <__aeabi_d2iz+0x30>\n 8000ad0:\tf46f 7378 \tmvn.w\tr3, #992\t; 0x3e0\n 8000ad4:\tebb3 5262 \tsubs.w\tr2, r3, r2, asr #21\n 8000ad8:\td912 \tbls.n\t8000b00 <__aeabi_d2iz+0x3c>\n 8000ada:\tea4f 23c1 \tmov.w\tr3, r1, lsl #11\n 8000ade:\tf043 4300 \torr.w\tr3, r3, #2147483648\t; 0x80000000\n 8000ae2:\tea43 5350 \torr.w\tr3, r3, r0, lsr #21\n 8000ae6:\tf011 4f00 \ttst.w\tr1, #2147483648\t; 0x80000000\n 8000aea:\tfa23 f002 \tlsr.w\tr0, r3, r2\n 8000aee:\tbf18 \tit\tne\n 8000af0:\t4240 \tnegne\tr0, r0\n 8000af2:\t4770 \tbx\tlr\n 8000af4:\tf04f 0000 \tmov.w\tr0, #0\n 8000af8:\t4770 \tbx\tlr\n 8000afa:\tea50 3001 \torrs.w\tr0, r0, r1, lsl #12\n 8000afe:\td105 \tbne.n\t8000b0c <__aeabi_d2iz+0x48>\n 8000b00:\tf011 4000 \tands.w\tr0, r1, #2147483648\t; 0x80000000\n 8000b04:\tbf08 \tit\teq\n 8000b06:\tf06f 4000 \tmvneq.w\tr0, #2147483648\t; 0x80000000\n 8000b0a:\t4770 \tbx\tlr\n 8000b0c:\tf04f 0000 \tmov.w\tr0, #0\n 8000b10:\t4770 \tbx\tlr\n 8000b12:\tbf00 \tnop\n\n08000b14 <__aeabi_d2f>:\n 8000b14:\tea4f 0241 \tmov.w\tr2, r1, lsl #1\n 8000b18:\tf1b2 43e0 \tsubs.w\tr3, r2, #1879048192\t; 0x70000000\n 8000b1c:\tbf24 \titt\tcs\n 8000b1e:\tf5b3 1c00 \tsubscs.w\tip, r3, #2097152\t; 0x200000\n 8000b22:\tf1dc 5cfe \trsbscs\tip, ip, #532676608\t; 0x1fc00000\n 8000b26:\td90d \tbls.n\t8000b44 <__aeabi_d2f+0x30>\n 8000b28:\tf001 4c00 \tand.w\tip, r1, #2147483648\t; 0x80000000\n 8000b2c:\tea4f 02c0 \tmov.w\tr2, r0, lsl #3\n 8000b30:\tea4c 7050 \torr.w\tr0, ip, r0, lsr #29\n 8000b34:\tf1b2 4f00 \tcmp.w\tr2, #2147483648\t; 0x80000000\n 8000b38:\teb40 0083 \tadc.w\tr0, r0, r3, lsl #2\n 8000b3c:\tbf08 \tit\teq\n 8000b3e:\tf020 0001 \tbiceq.w\tr0, r0, #1\n 8000b42:\t4770 \tbx\tlr\n 8000b44:\tf011 4f80 \ttst.w\tr1, #1073741824\t; 0x40000000\n 8000b48:\td121 \tbne.n\t8000b8e <__aeabi_d2f+0x7a>\n 8000b4a:\tf113 7238 \tadds.w\tr2, r3, #48234496\t; 0x2e00000\n 8000b4e:\tbfbc \titt\tlt\n 8000b50:\tf001 4000 \tandlt.w\tr0, r1, #2147483648\t; 0x80000000\n 8000b54:\t4770 \tbxlt\tlr\n 8000b56:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 8000b5a:\tea4f 5252 \tmov.w\tr2, r2, lsr #21\n 8000b5e:\tf1c2 0218 \trsb\tr2, r2, #24\n 8000b62:\tf1c2 0c20 \trsb\tip, r2, #32\n 8000b66:\tfa10 f30c \tlsls.w\tr3, r0, ip\n 8000b6a:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 8000b6e:\tbf18 \tit\tne\n 8000b70:\tf040 0001 \torrne.w\tr0, r0, #1\n 8000b74:\tea4f 23c1 \tmov.w\tr3, r1, lsl #11\n 8000b78:\tea4f 23d3 \tmov.w\tr3, r3, lsr #11\n 8000b7c:\tfa03 fc0c \tlsl.w\tip, r3, ip\n 8000b80:\tea40 000c \torr.w\tr0, r0, ip\n 8000b84:\tfa23 f302 \tlsr.w\tr3, r3, r2\n 8000b88:\tea4f 0343 \tmov.w\tr3, r3, lsl #1\n 8000b8c:\te7cc \tb.n\t8000b28 <__aeabi_d2f+0x14>\n 8000b8e:\tea7f 5362 \tmvns.w\tr3, r2, asr #21\n 8000b92:\td107 \tbne.n\t8000ba4 <__aeabi_d2f+0x90>\n 8000b94:\tea50 3301 \torrs.w\tr3, r0, r1, lsl #12\n 8000b98:\tbf1e \tittt\tne\n 8000b9a:\tf04f 40fe \tmovne.w\tr0, #2130706432\t; 0x7f000000\n 8000b9e:\tf440 0040 \torrne.w\tr0, r0, #12582912\t; 0xc00000\n 8000ba2:\t4770 \tbxne\tlr\n 8000ba4:\tf001 4000 \tand.w\tr0, r1, #2147483648\t; 0x80000000\n 8000ba8:\tf040 40fe \torr.w\tr0, r0, #2130706432\t; 0x7f000000\n 8000bac:\tf440 0000 \torr.w\tr0, r0, #8388608\t; 0x800000\n 8000bb0:\t4770 \tbx\tlr\n 8000bb2:\tbf00 \tnop\n\n08000bb4 :\n 8000bb4:\t6803 \tldr\tr3, [r0, #0]\n 8000bb6:\t005a \tlsls\tr2, r3, #1\n 8000bb8:\tbf4c \tite\tmi\n 8000bba:\tf043 4300 \torrmi.w\tr3, r3, #2147483648\t; 0x80000000\n 8000bbe:\tf023 4300 \tbicpl.w\tr3, r3, #2147483648\t; 0x80000000\n 8000bc2:\t4418 \tadd\tr0, r3\n 8000bc4:\t4770 \tbx\tlr\n 8000bc6:\tbf00 \tnop\n\n08000bc8 :\n 8000bc8:\te92d 43f8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n 8000bcc:\tb329 \tcbz\tr1, 8000c1a \n 8000bce:\t1e4f \tsubs\tr7, r1, #1\n 8000bd0:\t4604 \tmov\tr4, r0\n 8000bd2:\t4615 \tmov\tr5, r2\n 8000bd4:\t463e \tmov\tr6, r7\n 8000bd6:\tf04f 0800 \tmov.w\tr8, #0\n 8000bda:\teb08 0106 \tadd.w\tr1, r8, r6\n 8000bde:\teb01 71d1 \tadd.w\tr1, r1, r1, lsr #31\n 8000be2:\t1049 \tasrs\tr1, r1, #1\n 8000be4:\teb04 09c1 \tadd.w\tr9, r4, r1, lsl #3\n 8000be8:\t4648 \tmov\tr0, r9\n 8000bea:\tf7ff ffe3 \tbl\t8000bb4 \n 8000bee:\t4603 \tmov\tr3, r0\n 8000bf0:\t00c8 \tlsls\tr0, r1, #3\n 8000bf2:\t3008 \tadds\tr0, #8\n 8000bf4:\t428f \tcmp\tr7, r1\n 8000bf6:\t4420 \tadd\tr0, r4\n 8000bf8:\td009 \tbeq.n\t8000c0e \n 8000bfa:\t42ab \tcmp\tr3, r5\n 8000bfc:\td809 \tbhi.n\t8000c12 \n 8000bfe:\tf7ff ffd9 \tbl\t8000bb4 \n 8000c02:\t3801 \tsubs\tr0, #1\n 8000c04:\t42a8 \tcmp\tr0, r5\n 8000c06:\td20a \tbcs.n\t8000c1e \n 8000c08:\tf101 0801 \tadd.w\tr8, r1, #1\n 8000c0c:\te7e5 \tb.n\t8000bda \n 8000c0e:\t42ab \tcmp\tr3, r5\n 8000c10:\td905 \tbls.n\t8000c1e \n 8000c12:\t4588 \tcmp\tr8, r1\n 8000c14:\td001 \tbeq.n\t8000c1a \n 8000c16:\t1e4e \tsubs\tr6, r1, #1\n 8000c18:\te7df \tb.n\t8000bda \n 8000c1a:\tf04f 0900 \tmov.w\tr9, #0\n 8000c1e:\t4648 \tmov\tr0, r9\n 8000c20:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n\n08000c24 <__gnu_unwind_get_pr_addr>:\n 8000c24:\t2801 \tcmp\tr0, #1\n 8000c26:\td007 \tbeq.n\t8000c38 <__gnu_unwind_get_pr_addr+0x14>\n 8000c28:\t2802 \tcmp\tr0, #2\n 8000c2a:\td007 \tbeq.n\t8000c3c <__gnu_unwind_get_pr_addr+0x18>\n 8000c2c:\t4b04 \tldr\tr3, [pc, #16]\t; (8000c40 <__gnu_unwind_get_pr_addr+0x1c>)\n 8000c2e:\t2800 \tcmp\tr0, #0\n 8000c30:\tbf0c \tite\teq\n 8000c32:\t4618 \tmoveq\tr0, r3\n 8000c34:\t2000 \tmovne\tr0, #0\n 8000c36:\t4770 \tbx\tlr\n 8000c38:\t4802 \tldr\tr0, [pc, #8]\t; (8000c44 <__gnu_unwind_get_pr_addr+0x20>)\n 8000c3a:\t4770 \tbx\tlr\n 8000c3c:\t4802 \tldr\tr0, [pc, #8]\t; (8000c48 <__gnu_unwind_get_pr_addr+0x24>)\n 8000c3e:\t4770 \tbx\tlr\n 8000c40:\t080012f9 \t.word\t0x080012f9\n 8000c44:\t080012fd \t.word\t0x080012fd\n 8000c48:\t08001301 \t.word\t0x08001301\n\n08000c4c :\n 8000c4c:\tb530 \tpush\t{r4, r5, lr}\n 8000c4e:\t4b22 \tldr\tr3, [pc, #136]\t; (8000cd8 )\n 8000c50:\tb083 \tsub\tsp, #12\n 8000c52:\t4604 \tmov\tr4, r0\n 8000c54:\t1e8d \tsubs\tr5, r1, #2\n 8000c56:\tb343 \tcbz\tr3, 8000caa \n 8000c58:\ta901 \tadd\tr1, sp, #4\n 8000c5a:\t4628 \tmov\tr0, r5\n 8000c5c:\tf3af 8000 \tnop.w\n 8000c60:\tb1f0 \tcbz\tr0, 8000ca0 \n 8000c62:\t9901 \tldr\tr1, [sp, #4]\n 8000c64:\t462a \tmov\tr2, r5\n 8000c66:\tf7ff ffaf \tbl\t8000bc8 \n 8000c6a:\t4601 \tmov\tr1, r0\n 8000c6c:\tb1c0 \tcbz\tr0, 8000ca0 \n 8000c6e:\tf7ff ffa1 \tbl\t8000bb4 \n 8000c72:\t684b \tldr\tr3, [r1, #4]\n 8000c74:\t64a0 \tstr\tr0, [r4, #72]\t; 0x48\n 8000c76:\t2b01 \tcmp\tr3, #1\n 8000c78:\td02b \tbeq.n\t8000cd2 \n 8000c7a:\t2b00 \tcmp\tr3, #0\n 8000c7c:\tf101 0004 \tadd.w\tr0, r1, #4\n 8000c80:\tdb25 \tblt.n\t8000cce \n 8000c82:\tf7ff ff97 \tbl\t8000bb4 \n 8000c86:\t2300 \tmovs\tr3, #0\n 8000c88:\t6523 \tstr\tr3, [r4, #80]\t; 0x50\n 8000c8a:\t6803 \tldr\tr3, [r0, #0]\n 8000c8c:\t64e0 \tstr\tr0, [r4, #76]\t; 0x4c\n 8000c8e:\t2b00 \tcmp\tr3, #0\n 8000c90:\tdb12 \tblt.n\t8000cb8 \n 8000c92:\tf7ff ff8f \tbl\t8000bb4 \n 8000c96:\t4603 \tmov\tr3, r0\n 8000c98:\t2000 \tmovs\tr0, #0\n 8000c9a:\t6123 \tstr\tr3, [r4, #16]\n 8000c9c:\tb003 \tadd\tsp, #12\n 8000c9e:\tbd30 \tpop\t{r4, r5, pc}\n 8000ca0:\t2300 \tmovs\tr3, #0\n 8000ca2:\t2009 \tmovs\tr0, #9\n 8000ca4:\t6123 \tstr\tr3, [r4, #16]\n 8000ca6:\tb003 \tadd\tsp, #12\n 8000ca8:\tbd30 \tpop\t{r4, r5, pc}\n 8000caa:\t4b0c \tldr\tr3, [pc, #48]\t; (8000cdc )\n 8000cac:\t490c \tldr\tr1, [pc, #48]\t; (8000ce0 )\n 8000cae:\t1ac9 \tsubs\tr1, r1, r3\n 8000cb0:\t10c9 \tasrs\tr1, r1, #3\n 8000cb2:\t4618 \tmov\tr0, r3\n 8000cb4:\t9101 \tstr\tr1, [sp, #4]\n 8000cb6:\te7d5 \tb.n\t8000c64 \n 8000cb8:\tf3c3 6003 \tubfx\tr0, r3, #24, #4\n 8000cbc:\tf7ff ffb2 \tbl\t8000c24 <__gnu_unwind_get_pr_addr>\n 8000cc0:\t1e03 \tsubs\tr3, r0, #0\n 8000cc2:\tbf0c \tite\teq\n 8000cc4:\t2009 \tmoveq\tr0, #9\n 8000cc6:\t2000 \tmovne\tr0, #0\n 8000cc8:\t6123 \tstr\tr3, [r4, #16]\n 8000cca:\tb003 \tadd\tsp, #12\n 8000ccc:\tbd30 \tpop\t{r4, r5, pc}\n 8000cce:\t2301 \tmovs\tr3, #1\n 8000cd0:\te7da \tb.n\t8000c88 \n 8000cd2:\t2300 \tmovs\tr3, #0\n 8000cd4:\t2005 \tmovs\tr0, #5\n 8000cd6:\te7e0 \tb.n\t8000c9a \n 8000cd8:\t00000000 \t.word\t0x00000000\n 8000cdc:\t08007f3c \t.word\t0x08007f3c\n 8000ce0:\t08008014 \t.word\t0x08008014\n\n08000ce4 :\n 8000ce4:\t6803 \tldr\tr3, [r0, #0]\n 8000ce6:\t07da \tlsls\tr2, r3, #31\n 8000ce8:\tb510 \tpush\t{r4, lr}\n 8000cea:\t4604 \tmov\tr4, r0\n 8000cec:\td406 \tbmi.n\t8000cfc \n 8000cee:\t079b \tlsls\tr3, r3, #30\n 8000cf0:\tf100 0048 \tadd.w\tr0, r0, #72\t; 0x48\n 8000cf4:\td509 \tbpl.n\t8000d0a \n 8000cf6:\tf000 fc71 \tbl\t80015dc <__gnu_Unwind_Restore_VFP_D>\n 8000cfa:\t6823 \tldr\tr3, [r4, #0]\n 8000cfc:\t0759 \tlsls\tr1, r3, #29\n 8000cfe:\td509 \tbpl.n\t8000d14 \n 8000d00:\t071a \tlsls\tr2, r3, #28\n 8000d02:\td50e \tbpl.n\t8000d22 \n 8000d04:\t06db \tlsls\tr3, r3, #27\n 8000d06:\td513 \tbpl.n\t8000d30 \n 8000d08:\tbd10 \tpop\t{r4, pc}\n 8000d0a:\tf000 fc5f \tbl\t80015cc <__gnu_Unwind_Restore_VFP>\n 8000d0e:\t6823 \tldr\tr3, [r4, #0]\n 8000d10:\t0759 \tlsls\tr1, r3, #29\n 8000d12:\td4f5 \tbmi.n\t8000d00 \n 8000d14:\tf104 00d0 \tadd.w\tr0, r4, #208\t; 0xd0\n 8000d18:\tf000 fc68 \tbl\t80015ec <__gnu_Unwind_Restore_VFP_D_16_to_31>\n 8000d1c:\t6823 \tldr\tr3, [r4, #0]\n 8000d1e:\t071a \tlsls\tr2, r3, #28\n 8000d20:\td4f0 \tbmi.n\t8000d04 \n 8000d22:\tf504 70a8 \tadd.w\tr0, r4, #336\t; 0x150\n 8000d26:\tf000 fc69 \tbl\t80015fc <__gnu_Unwind_Restore_WMMXD>\n 8000d2a:\t6823 \tldr\tr3, [r4, #0]\n 8000d2c:\t06db \tlsls\tr3, r3, #27\n 8000d2e:\td4eb \tbmi.n\t8000d08 \n 8000d30:\tf504 70e8 \tadd.w\tr0, r4, #464\t; 0x1d0\n 8000d34:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n 8000d38:\tf000 bca4 \tb.w\t8001684 <__gnu_Unwind_Restore_WMMXC>\n\n08000d3c <__gnu_unwind_24bit.constprop.0>:\n 8000d3c:\t2009 \tmovs\tr0, #9\n 8000d3e:\t4770 \tbx\tlr\n\n08000d40 <_Unwind_decode_typeinfo_ptr.constprop.0>:\n 8000d40:\t4603 \tmov\tr3, r0\n 8000d42:\t6800 \tldr\tr0, [r0, #0]\n 8000d44:\tb100 \tcbz\tr0, 8000d48 <_Unwind_decode_typeinfo_ptr.constprop.0+0x8>\n 8000d46:\t4418 \tadd\tr0, r3\n 8000d48:\t4770 \tbx\tlr\n 8000d4a:\tbf00 \tnop\n\n08000d4c <_Unwind_DebugHook>:\n 8000d4c:\t4770 \tbx\tlr\n 8000d4e:\tbf00 \tnop\n\n08000d50 :\n 8000d50:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000d52:\t4604 \tmov\tr4, r0\n 8000d54:\t460e \tmov\tr6, r1\n 8000d56:\t6c31 \tldr\tr1, [r6, #64]\t; 0x40\n 8000d58:\t4620 \tmov\tr0, r4\n 8000d5a:\tf7ff ff77 \tbl\t8000c4c \n 8000d5e:\t4605 \tmov\tr5, r0\n 8000d60:\tb988 \tcbnz\tr0, 8000d86 \n 8000d62:\t6c32 \tldr\tr2, [r6, #64]\t; 0x40\n 8000d64:\t6162 \tstr\tr2, [r4, #20]\n 8000d66:\t6923 \tldr\tr3, [r4, #16]\n 8000d68:\t4632 \tmov\tr2, r6\n 8000d6a:\t4621 \tmov\tr1, r4\n 8000d6c:\t2001 \tmovs\tr0, #1\n 8000d6e:\t4798 \tblx\tr3\n 8000d70:\t2808 \tcmp\tr0, #8\n 8000d72:\td0f0 \tbeq.n\t8000d56 \n 8000d74:\t2807 \tcmp\tr0, #7\n 8000d76:\td106 \tbne.n\t8000d86 \n 8000d78:\t4628 \tmov\tr0, r5\n 8000d7a:\t6c31 \tldr\tr1, [r6, #64]\t; 0x40\n 8000d7c:\tf7ff ffe6 \tbl\t8000d4c <_Unwind_DebugHook>\n 8000d80:\t1d30 \tadds\tr0, r6, #4\n 8000d82:\tf000 fc17 \tbl\t80015b4 <__restore_core_regs>\n 8000d86:\tf005 fb6d \tbl\t8006464 \n 8000d8a:\tbf00 \tnop\n\n08000d8c :\n 8000d8c:\te92d 47f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, lr}\n 8000d90:\t1d0d \tadds\tr5, r1, #4\n 8000d92:\tf8d0 800c \tldr.w\tr8, [r0, #12]\n 8000d96:\tf8d0 9018 \tldr.w\tr9, [r0, #24]\n 8000d9a:\t4607 \tmov\tr7, r0\n 8000d9c:\t4614 \tmov\tr4, r2\n 8000d9e:\tcd0f \tldmia\tr5!, {r0, r1, r2, r3}\n 8000da0:\tf5ad 7d72 \tsub.w\tsp, sp, #968\t; 0x3c8\n 8000da4:\tf10d 0c0c \tadd.w\tip, sp, #12\n 8000da8:\te8ac 000f \tstmia.w\tip!, {r0, r1, r2, r3}\n 8000dac:\tcd0f \tldmia\tr5!, {r0, r1, r2, r3}\n 8000dae:\te8ac 000f \tstmia.w\tip!, {r0, r1, r2, r3}\n 8000db2:\tcd0f \tldmia\tr5!, {r0, r1, r2, r3}\n 8000db4:\te8ac 000f \tstmia.w\tip!, {r0, r1, r2, r3}\n 8000db8:\te895 000f \tldmia.w\tr5, {r0, r1, r2, r3}\n 8000dbc:\tae02 \tadd\tr6, sp, #8\n 8000dbe:\tf04f 0e00 \tmov.w\tlr, #0\n 8000dc2:\te88c 000f \tstmia.w\tip, {r0, r1, r2, r3}\n 8000dc6:\tf8c6 e000 \tstr.w\tlr, [r6]\n 8000dca:\te020 \tb.n\t8000e0e \n 8000dcc:\t6c33 \tldr\tr3, [r6, #64]\t; 0x40\n 8000dce:\t617b \tstr\tr3, [r7, #20]\n 8000dd0:\tf44f 72f0 \tmov.w\tr2, #480\t; 0x1e0\n 8000dd4:\t4631 \tmov\tr1, r6\n 8000dd6:\ta87a \tadd\tr0, sp, #488\t; 0x1e8\n 8000dd8:\tf005 fb90 \tbl\t80064fc \n 8000ddc:\t693b \tldr\tr3, [r7, #16]\n 8000dde:\taa7a \tadd\tr2, sp, #488\t; 0x1e8\n 8000de0:\t4639 \tmov\tr1, r7\n 8000de2:\t4650 \tmov\tr0, sl\n 8000de4:\t4798 \tblx\tr3\n 8000de6:\t9b88 \tldr\tr3, [sp, #544]\t; 0x220\n 8000de8:\t6473 \tstr\tr3, [r6, #68]\t; 0x44\n 8000dea:\t4621 \tmov\tr1, r4\n 8000dec:\te9cd 6900 \tstrd\tr6, r9, [sp]\n 8000df0:\t4605 \tmov\tr5, r0\n 8000df2:\t463b \tmov\tr3, r7\n 8000df4:\t463a \tmov\tr2, r7\n 8000df6:\t2001 \tmovs\tr0, #1\n 8000df8:\t47c0 \tblx\tr8\n 8000dfa:\t4604 \tmov\tr4, r0\n 8000dfc:\tb9e0 \tcbnz\tr0, 8000e38 \n 8000dfe:\tf44f 72f0 \tmov.w\tr2, #480\t; 0x1e0\n 8000e02:\ta97a \tadd\tr1, sp, #488\t; 0x1e8\n 8000e04:\t4630 \tmov\tr0, r6\n 8000e06:\tf005 fb79 \tbl\t80064fc \n 8000e0a:\t2d08 \tcmp\tr5, #8\n 8000e0c:\td11a \tbne.n\t8000e44 \n 8000e0e:\t6c31 \tldr\tr1, [r6, #64]\t; 0x40\n 8000e10:\t4638 \tmov\tr0, r7\n 8000e12:\tf7ff ff1b \tbl\t8000c4c \n 8000e16:\t3409 \tadds\tr4, #9\n 8000e18:\tfa5f fa84 \tuxtb.w\tsl, r4\n 8000e1c:\t4605 \tmov\tr5, r0\n 8000e1e:\t2800 \tcmp\tr0, #0\n 8000e20:\td0d4 \tbeq.n\t8000dcc \n 8000e22:\t6bb3 \tldr\tr3, [r6, #56]\t; 0x38\n 8000e24:\t6473 \tstr\tr3, [r6, #68]\t; 0x44\n 8000e26:\t463a \tmov\tr2, r7\n 8000e28:\te9cd 6900 \tstrd\tr6, r9, [sp]\n 8000e2c:\t463b \tmov\tr3, r7\n 8000e2e:\tf04a 0110 \torr.w\tr1, sl, #16\n 8000e32:\t2001 \tmovs\tr0, #1\n 8000e34:\t47c0 \tblx\tr8\n 8000e36:\tb100 \tcbz\tr0, 8000e3a \n 8000e38:\t2509 \tmovs\tr5, #9\n 8000e3a:\t4628 \tmov\tr0, r5\n 8000e3c:\tf50d 7d72 \tadd.w\tsp, sp, #968\t; 0x3c8\n 8000e40:\te8bd 87f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, pc}\n 8000e44:\t2d07 \tcmp\tr5, #7\n 8000e46:\td1f7 \tbne.n\t8000e38 \n 8000e48:\t4620 \tmov\tr0, r4\n 8000e4a:\t6c31 \tldr\tr1, [r6, #64]\t; 0x40\n 8000e4c:\tf7ff ff7e \tbl\t8000d4c <_Unwind_DebugHook>\n 8000e50:\ta803 \tadd\tr0, sp, #12\n 8000e52:\tf000 fbaf \tbl\t80015b4 <__restore_core_regs>\n 8000e56:\tbf00 \tnop\n\n08000e58 <_Unwind_GetCFA>:\n 8000e58:\t6c40 \tldr\tr0, [r0, #68]\t; 0x44\n 8000e5a:\t4770 \tbx\tlr\n\n08000e5c <__gnu_Unwind_RaiseException>:\n 8000e5c:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n 8000e5e:\t6bcb \tldr\tr3, [r1, #60]\t; 0x3c\n 8000e60:\t640b \tstr\tr3, [r1, #64]\t; 0x40\n 8000e62:\tf101 0c04 \tadd.w\tip, r1, #4\n 8000e66:\t460e \tmov\tr6, r1\n 8000e68:\t4605 \tmov\tr5, r0\n 8000e6a:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000e6e:\tb0f9 \tsub\tsp, #484\t; 0x1e4\n 8000e70:\tac01 \tadd\tr4, sp, #4\n 8000e72:\tc40f \tstmia\tr4!, {r0, r1, r2, r3}\n 8000e74:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000e78:\tc40f \tstmia\tr4!, {r0, r1, r2, r3}\n 8000e7a:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000e7e:\tc40f \tstmia\tr4!, {r0, r1, r2, r3}\n 8000e80:\te89c 000f \tldmia.w\tip, {r0, r1, r2, r3}\n 8000e84:\tf04f 37ff \tmov.w\tr7, #4294967295\t; 0xffffffff\n 8000e88:\te884 000f \tstmia.w\tr4, {r0, r1, r2, r3}\n 8000e8c:\t9700 \tstr\tr7, [sp, #0]\n 8000e8e:\te006 \tb.n\t8000e9e <__gnu_Unwind_RaiseException+0x42>\n 8000e90:\t692b \tldr\tr3, [r5, #16]\n 8000e92:\t466a \tmov\tr2, sp\n 8000e94:\t4629 \tmov\tr1, r5\n 8000e96:\t4798 \tblx\tr3\n 8000e98:\t2808 \tcmp\tr0, #8\n 8000e9a:\t4604 \tmov\tr4, r0\n 8000e9c:\td108 \tbne.n\t8000eb0 <__gnu_Unwind_RaiseException+0x54>\n 8000e9e:\t9910 \tldr\tr1, [sp, #64]\t; 0x40\n 8000ea0:\t4628 \tmov\tr0, r5\n 8000ea2:\tf7ff fed3 \tbl\t8000c4c \n 8000ea6:\t2800 \tcmp\tr0, #0\n 8000ea8:\td0f2 \tbeq.n\t8000e90 <__gnu_Unwind_RaiseException+0x34>\n 8000eaa:\t2009 \tmovs\tr0, #9\n 8000eac:\tb079 \tadd\tsp, #484\t; 0x1e4\n 8000eae:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 8000eb0:\t4668 \tmov\tr0, sp\n 8000eb2:\tf7ff ff17 \tbl\t8000ce4 \n 8000eb6:\t2c06 \tcmp\tr4, #6\n 8000eb8:\td1f7 \tbne.n\t8000eaa <__gnu_Unwind_RaiseException+0x4e>\n 8000eba:\t4631 \tmov\tr1, r6\n 8000ebc:\t4628 \tmov\tr0, r5\n 8000ebe:\tf7ff ff47 \tbl\t8000d50 \n 8000ec2:\tbf00 \tnop\n\n08000ec4 <__gnu_Unwind_ForcedUnwind>:\n 8000ec4:\t60c1 \tstr\tr1, [r0, #12]\n 8000ec6:\t6bd9 \tldr\tr1, [r3, #60]\t; 0x3c\n 8000ec8:\t6182 \tstr\tr2, [r0, #24]\n 8000eca:\t6419 \tstr\tr1, [r3, #64]\t; 0x40\n 8000ecc:\t2200 \tmovs\tr2, #0\n 8000ece:\t4619 \tmov\tr1, r3\n 8000ed0:\te75c \tb.n\t8000d8c \n 8000ed2:\tbf00 \tnop\n\n08000ed4 <__gnu_Unwind_Resume>:\n 8000ed4:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000ed6:\t68c6 \tldr\tr6, [r0, #12]\n 8000ed8:\t6943 \tldr\tr3, [r0, #20]\n 8000eda:\t640b \tstr\tr3, [r1, #64]\t; 0x40\n 8000edc:\tb9ae \tcbnz\tr6, 8000f0a <__gnu_Unwind_Resume+0x36>\n 8000ede:\t6903 \tldr\tr3, [r0, #16]\n 8000ee0:\t460a \tmov\tr2, r1\n 8000ee2:\t4604 \tmov\tr4, r0\n 8000ee4:\t460d \tmov\tr5, r1\n 8000ee6:\t4601 \tmov\tr1, r0\n 8000ee8:\t2002 \tmovs\tr0, #2\n 8000eea:\t4798 \tblx\tr3\n 8000eec:\t2807 \tcmp\tr0, #7\n 8000eee:\td005 \tbeq.n\t8000efc <__gnu_Unwind_Resume+0x28>\n 8000ef0:\t2808 \tcmp\tr0, #8\n 8000ef2:\td10f \tbne.n\t8000f14 <__gnu_Unwind_Resume+0x40>\n 8000ef4:\t4629 \tmov\tr1, r5\n 8000ef6:\t4620 \tmov\tr0, r4\n 8000ef8:\tf7ff ff2a \tbl\t8000d50 \n 8000efc:\t4630 \tmov\tr0, r6\n 8000efe:\t6c29 \tldr\tr1, [r5, #64]\t; 0x40\n 8000f00:\tf7ff ff24 \tbl\t8000d4c <_Unwind_DebugHook>\n 8000f04:\t1d28 \tadds\tr0, r5, #4\n 8000f06:\tf000 fb55 \tbl\t80015b4 <__restore_core_regs>\n 8000f0a:\t2201 \tmovs\tr2, #1\n 8000f0c:\tf7ff ff3e \tbl\t8000d8c \n 8000f10:\tf005 faa8 \tbl\t8006464 \n 8000f14:\tf005 faa6 \tbl\t8006464 \n\n08000f18 <__gnu_Unwind_Resume_or_Rethrow>:\n 8000f18:\t68c2 \tldr\tr2, [r0, #12]\n 8000f1a:\tb11a \tcbz\tr2, 8000f24 <__gnu_Unwind_Resume_or_Rethrow+0xc>\n 8000f1c:\t6bca \tldr\tr2, [r1, #60]\t; 0x3c\n 8000f1e:\t640a \tstr\tr2, [r1, #64]\t; 0x40\n 8000f20:\t2200 \tmovs\tr2, #0\n 8000f22:\te733 \tb.n\t8000d8c \n 8000f24:\te79a \tb.n\t8000e5c <__gnu_Unwind_RaiseException>\n 8000f26:\tbf00 \tnop\n\n08000f28 <_Unwind_Complete>:\n 8000f28:\t4770 \tbx\tlr\n 8000f2a:\tbf00 \tnop\n\n08000f2c <_Unwind_DeleteException>:\n 8000f2c:\t6883 \tldr\tr3, [r0, #8]\n 8000f2e:\t4601 \tmov\tr1, r0\n 8000f30:\tb10b \tcbz\tr3, 8000f36 <_Unwind_DeleteException+0xa>\n 8000f32:\t2001 \tmovs\tr0, #1\n 8000f34:\t4718 \tbx\tr3\n 8000f36:\t4770 \tbx\tlr\n\n08000f38 <_Unwind_VRS_Get>:\n 8000f38:\t2901 \tcmp\tr1, #1\n 8000f3a:\td012 \tbeq.n\t8000f62 <_Unwind_VRS_Get+0x2a>\n 8000f3c:\td809 \tbhi.n\t8000f52 <_Unwind_VRS_Get+0x1a>\n 8000f3e:\tb973 \tcbnz\tr3, 8000f5e <_Unwind_VRS_Get+0x26>\n 8000f40:\t2a0f \tcmp\tr2, #15\n 8000f42:\td80c \tbhi.n\t8000f5e <_Unwind_VRS_Get+0x26>\n 8000f44:\teb00 0282 \tadd.w\tr2, r0, r2, lsl #2\n 8000f48:\t4618 \tmov\tr0, r3\n 8000f4a:\t6853 \tldr\tr3, [r2, #4]\n 8000f4c:\t9a00 \tldr\tr2, [sp, #0]\n 8000f4e:\t6013 \tstr\tr3, [r2, #0]\n 8000f50:\t4770 \tbx\tlr\n 8000f52:\t3903 \tsubs\tr1, #3\n 8000f54:\t2901 \tcmp\tr1, #1\n 8000f56:\tbf94 \tite\tls\n 8000f58:\t2001 \tmovls\tr0, #1\n 8000f5a:\t2002 \tmovhi\tr0, #2\n 8000f5c:\t4770 \tbx\tlr\n 8000f5e:\t2002 \tmovs\tr0, #2\n 8000f60:\t4770 \tbx\tlr\n 8000f62:\t4608 \tmov\tr0, r1\n 8000f64:\t4770 \tbx\tlr\n 8000f66:\tbf00 \tnop\n\n08000f68 <_Unwind_GetGR>:\n 8000f68:\tb500 \tpush\t{lr}\n 8000f6a:\tb085 \tsub\tsp, #20\n 8000f6c:\t460a \tmov\tr2, r1\n 8000f6e:\t2300 \tmovs\tr3, #0\n 8000f70:\ta903 \tadd\tr1, sp, #12\n 8000f72:\t9100 \tstr\tr1, [sp, #0]\n 8000f74:\t4619 \tmov\tr1, r3\n 8000f76:\tf7ff ffdf \tbl\t8000f38 <_Unwind_VRS_Get>\n 8000f7a:\t9803 \tldr\tr0, [sp, #12]\n 8000f7c:\tb005 \tadd\tsp, #20\n 8000f7e:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 8000f82:\tbf00 \tnop\n\n08000f84 <_Unwind_VRS_Set>:\n 8000f84:\t2901 \tcmp\tr1, #1\n 8000f86:\td012 \tbeq.n\t8000fae <_Unwind_VRS_Set+0x2a>\n 8000f88:\td809 \tbhi.n\t8000f9e <_Unwind_VRS_Set+0x1a>\n 8000f8a:\tb973 \tcbnz\tr3, 8000faa <_Unwind_VRS_Set+0x26>\n 8000f8c:\t2a0f \tcmp\tr2, #15\n 8000f8e:\td80c \tbhi.n\t8000faa <_Unwind_VRS_Set+0x26>\n 8000f90:\t9900 \tldr\tr1, [sp, #0]\n 8000f92:\teb00 0282 \tadd.w\tr2, r0, r2, lsl #2\n 8000f96:\t6809 \tldr\tr1, [r1, #0]\n 8000f98:\t6051 \tstr\tr1, [r2, #4]\n 8000f9a:\t4618 \tmov\tr0, r3\n 8000f9c:\t4770 \tbx\tlr\n 8000f9e:\t3903 \tsubs\tr1, #3\n 8000fa0:\t2901 \tcmp\tr1, #1\n 8000fa2:\tbf94 \tite\tls\n 8000fa4:\t2001 \tmovls\tr0, #1\n 8000fa6:\t2002 \tmovhi\tr0, #2\n 8000fa8:\t4770 \tbx\tlr\n 8000faa:\t2002 \tmovs\tr0, #2\n 8000fac:\t4770 \tbx\tlr\n 8000fae:\t4608 \tmov\tr0, r1\n 8000fb0:\t4770 \tbx\tlr\n 8000fb2:\tbf00 \tnop\n\n08000fb4 <_Unwind_SetGR>:\n 8000fb4:\tb510 \tpush\t{r4, lr}\n 8000fb6:\tb084 \tsub\tsp, #16\n 8000fb8:\t2300 \tmovs\tr3, #0\n 8000fba:\tac03 \tadd\tr4, sp, #12\n 8000fbc:\t9203 \tstr\tr2, [sp, #12]\n 8000fbe:\t9400 \tstr\tr4, [sp, #0]\n 8000fc0:\t460a \tmov\tr2, r1\n 8000fc2:\t4619 \tmov\tr1, r3\n 8000fc4:\tf7ff ffde \tbl\t8000f84 <_Unwind_VRS_Set>\n 8000fc8:\tb004 \tadd\tsp, #16\n 8000fca:\tbd10 \tpop\t{r4, pc}\n\n08000fcc <__gnu_Unwind_Backtrace>:\n 8000fcc:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000fce:\t6bd3 \tldr\tr3, [r2, #60]\t; 0x3c\n 8000fd0:\t6413 \tstr\tr3, [r2, #64]\t; 0x40\n 8000fd2:\tf102 0c04 \tadd.w\tip, r2, #4\n 8000fd6:\t4605 \tmov\tr5, r0\n 8000fd8:\t460c \tmov\tr4, r1\n 8000fda:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000fde:\tf5ad 7d0e \tsub.w\tsp, sp, #568\t; 0x238\n 8000fe2:\tf10d 0e5c \tadd.w\tlr, sp, #92\t; 0x5c\n 8000fe6:\te8ae 000f \tstmia.w\tlr!, {r0, r1, r2, r3}\n 8000fea:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000fee:\te8ae 000f \tstmia.w\tlr!, {r0, r1, r2, r3}\n 8000ff2:\te8bc 000f \tldmia.w\tip!, {r0, r1, r2, r3}\n 8000ff6:\te8ae 000f \tstmia.w\tlr!, {r0, r1, r2, r3}\n 8000ffa:\te89c 000f \tldmia.w\tip, {r0, r1, r2, r3}\n 8000ffe:\tf04f 36ff \tmov.w\tr6, #4294967295\t; 0xffffffff\n 8001002:\te88e 000f \tstmia.w\tlr, {r0, r1, r2, r3}\n 8001006:\t9616 \tstr\tr6, [sp, #88]\t; 0x58\n 8001008:\te010 \tb.n\t800102c <__gnu_Unwind_Backtrace+0x60>\n 800100a:\tf7ff ffd3 \tbl\t8000fb4 <_Unwind_SetGR>\n 800100e:\t4621 \tmov\tr1, r4\n 8001010:\ta816 \tadd\tr0, sp, #88\t; 0x58\n 8001012:\t47a8 \tblx\tr5\n 8001014:\t4603 \tmov\tr3, r0\n 8001016:\taa16 \tadd\tr2, sp, #88\t; 0x58\n 8001018:\t4669 \tmov\tr1, sp\n 800101a:\t2008 \tmovs\tr0, #8\n 800101c:\tb983 \tcbnz\tr3, 8001040 <__gnu_Unwind_Backtrace+0x74>\n 800101e:\t9b04 \tldr\tr3, [sp, #16]\n 8001020:\t4798 \tblx\tr3\n 8001022:\t2805 \tcmp\tr0, #5\n 8001024:\t4606 \tmov\tr6, r0\n 8001026:\td00c \tbeq.n\t8001042 <__gnu_Unwind_Backtrace+0x76>\n 8001028:\t2809 \tcmp\tr0, #9\n 800102a:\td009 \tbeq.n\t8001040 <__gnu_Unwind_Backtrace+0x74>\n 800102c:\t9926 \tldr\tr1, [sp, #152]\t; 0x98\n 800102e:\t4668 \tmov\tr0, sp\n 8001030:\tf7ff fe0c \tbl\t8000c4c \n 8001034:\t4603 \tmov\tr3, r0\n 8001036:\t466a \tmov\tr2, sp\n 8001038:\t210c \tmovs\tr1, #12\n 800103a:\ta816 \tadd\tr0, sp, #88\t; 0x58\n 800103c:\t2b00 \tcmp\tr3, #0\n 800103e:\td0e4 \tbeq.n\t800100a <__gnu_Unwind_Backtrace+0x3e>\n 8001040:\t2609 \tmovs\tr6, #9\n 8001042:\ta816 \tadd\tr0, sp, #88\t; 0x58\n 8001044:\tf7ff fe4e \tbl\t8000ce4 \n 8001048:\t4630 \tmov\tr0, r6\n 800104a:\tf50d 7d0e \tadd.w\tsp, sp, #568\t; 0x238\n 800104e:\tbd70 \tpop\t{r4, r5, r6, pc}\n\n08001050 <__gnu_unwind_pr_common>:\n 8001050:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 8001054:\t6ccc \tldr\tr4, [r1, #76]\t; 0x4c\n 8001056:\tb089 \tsub\tsp, #36\t; 0x24\n 8001058:\t461e \tmov\tr6, r3\n 800105a:\tf854 3b04 \tldr.w\tr3, [r4], #4\n 800105e:\t9406 \tstr\tr4, [sp, #24]\n 8001060:\t460d \tmov\tr5, r1\n 8001062:\t4617 \tmov\tr7, r2\n 8001064:\tf000 0803 \tand.w\tr8, r0, #3\n 8001068:\t2e00 \tcmp\tr6, #0\n 800106a:\td079 \tbeq.n\t8001160 <__gnu_unwind_pr_common+0x110>\n 800106c:\t0c1a \tlsrs\tr2, r3, #16\n 800106e:\tf88d 201d \tstrb.w\tr2, [sp, #29]\n 8001072:\t041b \tlsls\tr3, r3, #16\n 8001074:\tb2d2 \tuxtb\tr2, r2\n 8001076:\t9305 \tstr\tr3, [sp, #20]\n 8001078:\teb04 0482 \tadd.w\tr4, r4, r2, lsl #2\n 800107c:\t2302 \tmovs\tr3, #2\n 800107e:\tf88d 301c \tstrb.w\tr3, [sp, #28]\n 8001082:\t6d2b \tldr\tr3, [r5, #80]\t; 0x50\n 8001084:\tf1b8 0f02 \tcmp.w\tr8, #2\n 8001088:\tbf08 \tit\teq\n 800108a:\t6bac \tldreq\tr4, [r5, #56]\t; 0x38\n 800108c:\tf013 0301 \tands.w\tr3, r3, #1\n 8001090:\td00c \tbeq.n\t80010ac <__gnu_unwind_pr_common+0x5c>\n 8001092:\ta905 \tadd\tr1, sp, #20\n 8001094:\t4638 \tmov\tr0, r7\n 8001096:\tf000 fb8f \tbl\t80017b8 <__gnu_unwind_execute>\n 800109a:\tb918 \tcbnz\tr0, 80010a4 <__gnu_unwind_pr_common+0x54>\n 800109c:\t2008 \tmovs\tr0, #8\n 800109e:\tb009 \tadd\tsp, #36\t; 0x24\n 80010a0:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 80010a4:\t2009 \tmovs\tr0, #9\n 80010a6:\tb009 \tadd\tsp, #36\t; 0x24\n 80010a8:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 80010ac:\tf8d4 a000 \tldr.w\tsl, [r4]\n 80010b0:\tf1ba 0f00 \tcmp.w\tsl, #0\n 80010b4:\td0ed \tbeq.n\t8001092 <__gnu_unwind_pr_common+0x42>\n 80010b6:\t9301 \tstr\tr3, [sp, #4]\n 80010b8:\tf000 0308 \tand.w\tr3, r0, #8\n 80010bc:\t9302 \tstr\tr3, [sp, #8]\n 80010be:\t2e02 \tcmp\tr6, #2\n 80010c0:\td04a \tbeq.n\t8001158 <__gnu_unwind_pr_common+0x108>\n 80010c2:\tf8b4 a000 \tldrh.w\tsl, [r4]\n 80010c6:\tf8b4 9002 \tldrh.w\tr9, [r4, #2]\n 80010ca:\t3404 \tadds\tr4, #4\n 80010cc:\t6cab \tldr\tr3, [r5, #72]\t; 0x48\n 80010ce:\tf029 0b01 \tbic.w\tfp, r9, #1\n 80010d2:\t210f \tmovs\tr1, #15\n 80010d4:\t4638 \tmov\tr0, r7\n 80010d6:\t449b \tadd\tfp, r3\n 80010d8:\tf7ff ff46 \tbl\t8000f68 <_Unwind_GetGR>\n 80010dc:\t4583 \tcmp\tfp, r0\n 80010de:\td839 \tbhi.n\t8001154 <__gnu_unwind_pr_common+0x104>\n 80010e0:\tf02a 0201 \tbic.w\tr2, sl, #1\n 80010e4:\t445a \tadd\tr2, fp\n 80010e6:\t4282 \tcmp\tr2, r0\n 80010e8:\tbf94 \tite\tls\n 80010ea:\t2200 \tmovls\tr2, #0\n 80010ec:\t2201 \tmovhi\tr2, #1\n 80010ee:\tea4f 0349 \tmov.w\tr3, r9, lsl #1\n 80010f2:\tf003 0302 \tand.w\tr3, r3, #2\n 80010f6:\tf00a 0a01 \tand.w\tsl, sl, #1\n 80010fa:\tea43 030a \torr.w\tr3, r3, sl\n 80010fe:\t2b01 \tcmp\tr3, #1\n 8001100:\td04b \tbeq.n\t800119a <__gnu_unwind_pr_common+0x14a>\n 8001102:\t2b02 \tcmp\tr3, #2\n 8001104:\td032 \tbeq.n\t800116c <__gnu_unwind_pr_common+0x11c>\n 8001106:\t2b00 \tcmp\tr3, #0\n 8001108:\td1cc \tbne.n\t80010a4 <__gnu_unwind_pr_common+0x54>\n 800110a:\tf1b8 0f00 \tcmp.w\tr8, #0\n 800110e:\td002 \tbeq.n\t8001116 <__gnu_unwind_pr_common+0xc6>\n 8001110:\t2a00 \tcmp\tr2, #0\n 8001112:\tf040 80cd \tbne.w\t80012b0 <__gnu_unwind_pr_common+0x260>\n 8001116:\t3404 \tadds\tr4, #4\n 8001118:\tf8d4 a000 \tldr.w\tsl, [r4]\n 800111c:\tf1ba 0f00 \tcmp.w\tsl, #0\n 8001120:\td1cd \tbne.n\t80010be <__gnu_unwind_pr_common+0x6e>\n 8001122:\ta905 \tadd\tr1, sp, #20\n 8001124:\t4638 \tmov\tr0, r7\n 8001126:\tf000 fb47 \tbl\t80017b8 <__gnu_unwind_execute>\n 800112a:\t2800 \tcmp\tr0, #0\n 800112c:\td1ba \tbne.n\t80010a4 <__gnu_unwind_pr_common+0x54>\n 800112e:\t9b01 \tldr\tr3, [sp, #4]\n 8001130:\t2b00 \tcmp\tr3, #0\n 8001132:\td0b3 \tbeq.n\t800109c <__gnu_unwind_pr_common+0x4c>\n 8001134:\t210f \tmovs\tr1, #15\n 8001136:\t4638 \tmov\tr0, r7\n 8001138:\tf7ff ff16 \tbl\t8000f68 <_Unwind_GetGR>\n 800113c:\t210e \tmovs\tr1, #14\n 800113e:\t4602 \tmov\tr2, r0\n 8001140:\t4638 \tmov\tr0, r7\n 8001142:\tf7ff ff37 \tbl\t8000fb4 <_Unwind_SetGR>\n 8001146:\t4638 \tmov\tr0, r7\n 8001148:\t4a6a \tldr\tr2, [pc, #424]\t; (80012f4 <__gnu_unwind_pr_common+0x2a4>)\n 800114a:\t210f \tmovs\tr1, #15\n 800114c:\tf7ff ff32 \tbl\t8000fb4 <_Unwind_SetGR>\n 8001150:\t2007 \tmovs\tr0, #7\n 8001152:\te7a8 \tb.n\t80010a6 <__gnu_unwind_pr_common+0x56>\n 8001154:\t2200 \tmovs\tr2, #0\n 8001156:\te7ca \tb.n\t80010ee <__gnu_unwind_pr_common+0x9e>\n 8001158:\tf8d4 9004 \tldr.w\tr9, [r4, #4]\n 800115c:\t3408 \tadds\tr4, #8\n 800115e:\te7b5 \tb.n\t80010cc <__gnu_unwind_pr_common+0x7c>\n 8001160:\t021b \tlsls\tr3, r3, #8\n 8001162:\t9305 \tstr\tr3, [sp, #20]\n 8001164:\tf88d 601d \tstrb.w\tr6, [sp, #29]\n 8001168:\t2303 \tmovs\tr3, #3\n 800116a:\te788 \tb.n\t800107e <__gnu_unwind_pr_common+0x2e>\n 800116c:\tf8d4 9000 \tldr.w\tr9, [r4]\n 8001170:\tf029 4b00 \tbic.w\tfp, r9, #2147483648\t; 0x80000000\n 8001174:\tf1b8 0f00 \tcmp.w\tr8, #0\n 8001178:\td146 \tbne.n\t8001208 <__gnu_unwind_pr_common+0x1b8>\n 800117a:\tb12a \tcbz\tr2, 8001188 <__gnu_unwind_pr_common+0x138>\n 800117c:\t9b02 \tldr\tr3, [sp, #8]\n 800117e:\t2b00 \tcmp\tr3, #0\n 8001180:\td05b \tbeq.n\t800123a <__gnu_unwind_pr_common+0x1ea>\n 8001182:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8001186:\td073 \tbeq.n\t8001270 <__gnu_unwind_pr_common+0x220>\n 8001188:\tf1b9 0f00 \tcmp.w\tr9, #0\n 800118c:\tda00 \tbge.n\t8001190 <__gnu_unwind_pr_common+0x140>\n 800118e:\t3404 \tadds\tr4, #4\n 8001190:\tf10b 0b01 \tadd.w\tfp, fp, #1\n 8001194:\teb04 048b \tadd.w\tr4, r4, fp, lsl #2\n 8001198:\te7be \tb.n\t8001118 <__gnu_unwind_pr_common+0xc8>\n 800119a:\tf1b8 0f00 \tcmp.w\tr8, #0\n 800119e:\td119 \tbne.n\t80011d4 <__gnu_unwind_pr_common+0x184>\n 80011a0:\tb1b2 \tcbz\tr2, 80011d0 <__gnu_unwind_pr_common+0x180>\n 80011a2:\t6861 \tldr\tr1, [r4, #4]\n 80011a4:\t6822 \tldr\tr2, [r4, #0]\n 80011a6:\t1c88 \tadds\tr0, r1, #2\n 80011a8:\tea4f 72d2 \tmov.w\tr2, r2, lsr #31\n 80011ac:\tf43f af7a \tbeq.w\t80010a4 <__gnu_unwind_pr_common+0x54>\n 80011b0:\tf105 0358 \tadd.w\tr3, r5, #88\t; 0x58\n 80011b4:\t3101 \tadds\tr1, #1\n 80011b6:\t9304 \tstr\tr3, [sp, #16]\n 80011b8:\tf000 808e \tbeq.w\t80012d8 <__gnu_unwind_pr_common+0x288>\n 80011bc:\t1d20 \tadds\tr0, r4, #4\n 80011be:\tf7ff fdbf \tbl\t8000d40 <_Unwind_decode_typeinfo_ptr.constprop.0>\n 80011c2:\tab04 \tadd\tr3, sp, #16\n 80011c4:\t4601 \tmov\tr1, r0\n 80011c6:\t4628 \tmov\tr0, r5\n 80011c8:\tf3af 8000 \tnop.w\n 80011cc:\t2800 \tcmp\tr0, #0\n 80011ce:\td159 \tbne.n\t8001284 <__gnu_unwind_pr_common+0x234>\n 80011d0:\t3408 \tadds\tr4, #8\n 80011d2:\te7a1 \tb.n\t8001118 <__gnu_unwind_pr_common+0xc8>\n 80011d4:\t210d \tmovs\tr1, #13\n 80011d6:\t4638 \tmov\tr0, r7\n 80011d8:\tf8d5 9020 \tldr.w\tr9, [r5, #32]\n 80011dc:\tf7ff fec4 \tbl\t8000f68 <_Unwind_GetGR>\n 80011e0:\t4581 \tcmp\tr9, r0\n 80011e2:\td1f5 \tbne.n\t80011d0 <__gnu_unwind_pr_common+0x180>\n 80011e4:\t6aab \tldr\tr3, [r5, #40]\t; 0x28\n 80011e6:\t429c \tcmp\tr4, r3\n 80011e8:\td1f2 \tbne.n\t80011d0 <__gnu_unwind_pr_common+0x180>\n 80011ea:\t4620 \tmov\tr0, r4\n 80011ec:\tf7ff fce2 \tbl\t8000bb4 \n 80011f0:\t210f \tmovs\tr1, #15\n 80011f2:\t4602 \tmov\tr2, r0\n 80011f4:\t4638 \tmov\tr0, r7\n 80011f6:\tf7ff fedd \tbl\t8000fb4 <_Unwind_SetGR>\n 80011fa:\t4638 \tmov\tr0, r7\n 80011fc:\t462a \tmov\tr2, r5\n 80011fe:\t2100 \tmovs\tr1, #0\n 8001200:\tf7ff fed8 \tbl\t8000fb4 <_Unwind_SetGR>\n 8001204:\t2007 \tmovs\tr0, #7\n 8001206:\te74e \tb.n\t80010a6 <__gnu_unwind_pr_common+0x56>\n 8001208:\t210d \tmovs\tr1, #13\n 800120a:\t4638 \tmov\tr0, r7\n 800120c:\tf8d5 a020 \tldr.w\tsl, [r5, #32]\n 8001210:\tf7ff feaa \tbl\t8000f68 <_Unwind_GetGR>\n 8001214:\t4582 \tcmp\tsl, r0\n 8001216:\td1b7 \tbne.n\t8001188 <__gnu_unwind_pr_common+0x138>\n 8001218:\t6aab \tldr\tr3, [r5, #40]\t; 0x28\n 800121a:\t429c \tcmp\tr4, r3\n 800121c:\td1b4 \tbne.n\t8001188 <__gnu_unwind_pr_common+0x138>\n 800121e:\t2304 \tmovs\tr3, #4\n 8001220:\t2200 \tmovs\tr2, #0\n 8001222:\te9c5 230b \tstrd\tr2, r3, [r5, #44]\t; 0x2c\n 8001226:\t18e3 \tadds\tr3, r4, r3\n 8001228:\tf8c5 b028 \tstr.w\tfp, [r5, #40]\t; 0x28\n 800122c:\t636b \tstr\tr3, [r5, #52]\t; 0x34\n 800122e:\t6823 \tldr\tr3, [r4, #0]\n 8001230:\t2b00 \tcmp\tr3, #0\n 8001232:\tdb59 \tblt.n\t80012e8 <__gnu_unwind_pr_common+0x298>\n 8001234:\t2301 \tmovs\tr3, #1\n 8001236:\t9301 \tstr\tr3, [sp, #4]\n 8001238:\te7aa \tb.n\t8001190 <__gnu_unwind_pr_common+0x140>\n 800123a:\t4699 \tmov\tr9, r3\n 800123c:\tf105 0358 \tadd.w\tr3, r5, #88\t; 0x58\n 8001240:\tf8cd 800c \tstr.w\tr8, [sp, #12]\n 8001244:\tf104 0a04 \tadd.w\tsl, r4, #4\n 8001248:\t46b0 \tmov\tr8, r6\n 800124a:\t461e \tmov\tr6, r3\n 800124c:\te00e \tb.n\t800126c <__gnu_unwind_pr_common+0x21c>\n 800124e:\t4650 \tmov\tr0, sl\n 8001250:\t9604 \tstr\tr6, [sp, #16]\n 8001252:\tf7ff fd75 \tbl\t8000d40 <_Unwind_decode_typeinfo_ptr.constprop.0>\n 8001256:\t2200 \tmovs\tr2, #0\n 8001258:\t4601 \tmov\tr1, r0\n 800125a:\tab04 \tadd\tr3, sp, #16\n 800125c:\t4628 \tmov\tr0, r5\n 800125e:\tf109 0901 \tadd.w\tr9, r9, #1\n 8001262:\tf10a 0a04 \tadd.w\tsl, sl, #4\n 8001266:\tf3af 8000 \tnop.w\n 800126a:\tb9d8 \tcbnz\tr0, 80012a4 <__gnu_unwind_pr_common+0x254>\n 800126c:\t45d9 \tcmp\tr9, fp\n 800126e:\td1ee \tbne.n\t800124e <__gnu_unwind_pr_common+0x1fe>\n 8001270:\t210d \tmovs\tr1, #13\n 8001272:\t4638 \tmov\tr0, r7\n 8001274:\tf7ff fe78 \tbl\t8000f68 <_Unwind_GetGR>\n 8001278:\t9b04 \tldr\tr3, [sp, #16]\n 800127a:\t6228 \tstr\tr0, [r5, #32]\n 800127c:\te9c5 3409 \tstrd\tr3, r4, [r5, #36]\t; 0x24\n 8001280:\t2006 \tmovs\tr0, #6\n 8001282:\te710 \tb.n\t80010a6 <__gnu_unwind_pr_common+0x56>\n 8001284:\t4681 \tmov\tr9, r0\n 8001286:\t210d \tmovs\tr1, #13\n 8001288:\t4638 \tmov\tr0, r7\n 800128a:\tf7ff fe6d \tbl\t8000f68 <_Unwind_GetGR>\n 800128e:\tf1b9 0f02 \tcmp.w\tr9, #2\n 8001292:\tbf04 \titt\teq\n 8001294:\t462b \tmoveq\tr3, r5\n 8001296:\t9a04 \tldreq\tr2, [sp, #16]\n 8001298:\t6228 \tstr\tr0, [r5, #32]\n 800129a:\tbf14 \tite\tne\n 800129c:\t9b04 \tldrne\tr3, [sp, #16]\n 800129e:\tf843 2f2c \tstreq.w\tr2, [r3, #44]!\n 80012a2:\te7eb \tb.n\t800127c <__gnu_unwind_pr_common+0x22c>\n 80012a4:\t4646 \tmov\tr6, r8\n 80012a6:\tf8d4 9000 \tldr.w\tr9, [r4]\n 80012aa:\tf8dd 800c \tldr.w\tr8, [sp, #12]\n 80012ae:\te76b \tb.n\t8001188 <__gnu_unwind_pr_common+0x138>\n 80012b0:\t4620 \tmov\tr0, r4\n 80012b2:\tf7ff fc7f \tbl\t8000bb4 \n 80012b6:\t3404 \tadds\tr4, #4\n 80012b8:\t4602 \tmov\tr2, r0\n 80012ba:\t63ac \tstr\tr4, [r5, #56]\t; 0x38\n 80012bc:\t4628 \tmov\tr0, r5\n 80012be:\t4614 \tmov\tr4, r2\n 80012c0:\tf3af 8000 \tnop.w\n 80012c4:\t2800 \tcmp\tr0, #0\n 80012c6:\tf43f aeed \tbeq.w\t80010a4 <__gnu_unwind_pr_common+0x54>\n 80012ca:\t4638 \tmov\tr0, r7\n 80012cc:\t4622 \tmov\tr2, r4\n 80012ce:\t210f \tmovs\tr1, #15\n 80012d0:\tf7ff fe70 \tbl\t8000fb4 <_Unwind_SetGR>\n 80012d4:\t2007 \tmovs\tr0, #7\n 80012d6:\te6e6 \tb.n\t80010a6 <__gnu_unwind_pr_common+0x56>\n 80012d8:\t210d \tmovs\tr1, #13\n 80012da:\t4638 \tmov\tr0, r7\n 80012dc:\t9301 \tstr\tr3, [sp, #4]\n 80012de:\tf7ff fe43 \tbl\t8000f68 <_Unwind_GetGR>\n 80012e2:\t9b01 \tldr\tr3, [sp, #4]\n 80012e4:\t6228 \tstr\tr0, [r5, #32]\n 80012e6:\te7c9 \tb.n\t800127c <__gnu_unwind_pr_common+0x22c>\n 80012e8:\tf10b 0001 \tadd.w\tr0, fp, #1\n 80012ec:\teb04 0080 \tadd.w\tr0, r4, r0, lsl #2\n 80012f0:\te77c \tb.n\t80011ec <__gnu_unwind_pr_common+0x19c>\n 80012f2:\tbf00 \tnop\n 80012f4:\t00000000 \t.word\t0x00000000\n\n080012f8 <__aeabi_unwind_cpp_pr0>:\n 80012f8:\t2300 \tmovs\tr3, #0\n 80012fa:\te6a9 \tb.n\t8001050 <__gnu_unwind_pr_common>\n\n080012fc <__aeabi_unwind_cpp_pr1>:\n 80012fc:\t2301 \tmovs\tr3, #1\n 80012fe:\te6a7 \tb.n\t8001050 <__gnu_unwind_pr_common>\n\n08001300 <__aeabi_unwind_cpp_pr2>:\n 8001300:\t2302 \tmovs\tr3, #2\n 8001302:\te6a5 \tb.n\t8001050 <__gnu_unwind_pr_common>\n\n08001304 <_Unwind_VRS_Pop>:\n 8001304:\te92d 43f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, lr}\n 8001308:\t4606 \tmov\tr6, r0\n 800130a:\tb0c3 \tsub\tsp, #268\t; 0x10c\n 800130c:\t4691 \tmov\tr9, r2\n 800130e:\t461c \tmov\tr4, r3\n 8001310:\t2904 \tcmp\tr1, #4\n 8001312:\tf200 809b \tbhi.w\t800144c <_Unwind_VRS_Pop+0x148>\n 8001316:\te8df f001 \ttbb\t[pc, r1]\n 800131a:\t567b \t.short\t0x567b\n 800131c:\t2e99 \t.short\t0x2e99\n 800131e:\t03 \t.byte\t0x03\n 800131f:\t00 \t.byte\t0x00\n 8001320:\t2c00 \tcmp\tr4, #0\n 8001322:\tf040 8093 \tbne.w\t800144c <_Unwind_VRS_Pop+0x148>\n 8001326:\t2a10 \tcmp\tr2, #16\n 8001328:\tf200 8090 \tbhi.w\t800144c <_Unwind_VRS_Pop+0x148>\n 800132c:\t6803 \tldr\tr3, [r0, #0]\n 800132e:\t06dc \tlsls\tr4, r3, #27\n 8001330:\tf100 80f3 \tbmi.w\t800151a <_Unwind_VRS_Pop+0x216>\n 8001334:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 8001336:\t4638 \tmov\tr0, r7\n 8001338:\tf000 f9ae \tbl\t8001698 <__gnu_Unwind_Save_WMMXC>\n 800133c:\t6bb4 \tldr\tr4, [r6, #56]\t; 0x38\n 800133e:\t4639 \tmov\tr1, r7\n 8001340:\t2300 \tmovs\tr3, #0\n 8001342:\tf04f 0c01 \tmov.w\tip, #1\n 8001346:\tfa0c f203 \tlsl.w\tr2, ip, r3\n 800134a:\tea12 0f09 \ttst.w\tr2, r9\n 800134e:\t4620 \tmov\tr0, r4\n 8001350:\tf103 0301 \tadd.w\tr3, r3, #1\n 8001354:\td003 \tbeq.n\t800135e <_Unwind_VRS_Pop+0x5a>\n 8001356:\tf850 2b04 \tldr.w\tr2, [r0], #4\n 800135a:\t600a \tstr\tr2, [r1, #0]\n 800135c:\t4604 \tmov\tr4, r0\n 800135e:\t2b04 \tcmp\tr3, #4\n 8001360:\tf101 0104 \tadd.w\tr1, r1, #4\n 8001364:\td1ef \tbne.n\t8001346 <_Unwind_VRS_Pop+0x42>\n 8001366:\t4638 \tmov\tr0, r7\n 8001368:\t63b4 \tstr\tr4, [r6, #56]\t; 0x38\n 800136a:\tf000 f98b \tbl\t8001684 <__gnu_Unwind_Restore_WMMXC>\n 800136e:\t2000 \tmovs\tr0, #0\n 8001370:\tb043 \tadd\tsp, #268\t; 0x10c\n 8001372:\te8bd 83f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, pc}\n 8001376:\t2c03 \tcmp\tr4, #3\n 8001378:\td168 \tbne.n\t800144c <_Unwind_VRS_Pop+0x148>\n 800137a:\tb294 \tuxth\tr4, r2\n 800137c:\teb04 4312 \tadd.w\tr3, r4, r2, lsr #16\n 8001380:\t2b10 \tcmp\tr3, #16\n 8001382:\tea4f 4912 \tmov.w\tr9, r2, lsr #16\n 8001386:\td861 \tbhi.n\t800144c <_Unwind_VRS_Pop+0x148>\n 8001388:\t6803 \tldr\tr3, [r0, #0]\n 800138a:\t071d \tlsls\tr5, r3, #28\n 800138c:\tf100 80cd \tbmi.w\t800152a <_Unwind_VRS_Pop+0x226>\n 8001390:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 8001392:\t4638 \tmov\tr0, r7\n 8001394:\tf000 f954 \tbl\t8001640 <__gnu_Unwind_Save_WMMXD>\n 8001398:\t6bb2 \tldr\tr2, [r6, #56]\t; 0x38\n 800139a:\teb07 01c9 \tadd.w\tr1, r7, r9, lsl #3\n 800139e:\tb154 \tcbz\tr4, 80013b6 <_Unwind_VRS_Pop+0xb2>\n 80013a0:\t460b \tmov\tr3, r1\n 80013a2:\t1ad0 \tsubs\tr0, r2, r3\n 80013a4:\teb01 01c4 \tadd.w\tr1, r1, r4, lsl #3\n 80013a8:\t00e4 \tlsls\tr4, r4, #3\n 80013aa:\t581d \tldr\tr5, [r3, r0]\n 80013ac:\tf843 5b04 \tstr.w\tr5, [r3], #4\n 80013b0:\t428b \tcmp\tr3, r1\n 80013b2:\td1fa \tbne.n\t80013aa <_Unwind_VRS_Pop+0xa6>\n 80013b4:\t4422 \tadd\tr2, r4\n 80013b6:\t4638 \tmov\tr0, r7\n 80013b8:\t63b2 \tstr\tr2, [r6, #56]\t; 0x38\n 80013ba:\tf000 f91f \tbl\t80015fc <__gnu_Unwind_Restore_WMMXD>\n 80013be:\t2000 \tmovs\tr0, #0\n 80013c0:\tb043 \tadd\tsp, #268\t; 0x10c\n 80013c2:\te8bd 83f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, pc}\n 80013c6:\t2c01 \tcmp\tr4, #1\n 80013c8:\tea4f 4812 \tmov.w\tr8, r2, lsr #16\n 80013cc:\tfa1f f982 \tuxth.w\tr9, r2\n 80013d0:\td038 \tbeq.n\t8001444 <_Unwind_VRS_Pop+0x140>\n 80013d2:\t2c05 \tcmp\tr4, #5\n 80013d4:\td13a \tbne.n\t800144c <_Unwind_VRS_Pop+0x148>\n 80013d6:\teb08 0309 \tadd.w\tr3, r8, r9\n 80013da:\t2b20 \tcmp\tr3, #32\n 80013dc:\td836 \tbhi.n\t800144c <_Unwind_VRS_Pop+0x148>\n 80013de:\tf1b8 0f0f \tcmp.w\tr8, #15\n 80013e2:\td976 \tbls.n\t80014d2 <_Unwind_VRS_Pop+0x1ce>\n 80013e4:\tf1b9 0f00 \tcmp.w\tr9, #0\n 80013e8:\tf040 8083 \tbne.w\t80014f2 <_Unwind_VRS_Pop+0x1ee>\n 80013ec:\t2b0f \tcmp\tr3, #15\n 80013ee:\td80b \tbhi.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 80013f0:\t6833 \tldr\tr3, [r6, #0]\n 80013f2:\t07d8 \tlsls\tr0, r3, #31\n 80013f4:\td508 \tbpl.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 80013f6:\t4630 \tmov\tr0, r6\n 80013f8:\tf023 0301 \tbic.w\tr3, r3, #1\n 80013fc:\tf043 0302 \torr.w\tr3, r3, #2\n 8001400:\tf840 3b48 \tstr.w\tr3, [r0], #72\n 8001404:\tf000 f8ee \tbl\t80015e4 <__gnu_Unwind_Save_VFP_D>\n 8001408:\t2000 \tmovs\tr0, #0\n 800140a:\tb043 \tadd\tsp, #268\t; 0x10c\n 800140c:\te8bd 83f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, pc}\n 8001410:\tb9e4 \tcbnz\tr4, 800144c <_Unwind_VRS_Pop+0x148>\n 8001412:\t6b87 \tldr\tr7, [r0, #56]\t; 0x38\n 8001414:\t4623 \tmov\tr3, r4\n 8001416:\tfa1f fc82 \tuxth.w\tip, r2\n 800141a:\t2001 \tmovs\tr0, #1\n 800141c:\t1d34 \tadds\tr4, r6, #4\n 800141e:\tfa00 f203 \tlsl.w\tr2, r0, r3\n 8001422:\tea12 0f0c \ttst.w\tr2, ip\n 8001426:\t4639 \tmov\tr1, r7\n 8001428:\td004 \tbeq.n\t8001434 <_Unwind_VRS_Pop+0x130>\n 800142a:\tf851 2b04 \tldr.w\tr2, [r1], #4\n 800142e:\tf844 2023 \tstr.w\tr2, [r4, r3, lsl #2]\n 8001432:\t460f \tmov\tr7, r1\n 8001434:\t3301 \tadds\tr3, #1\n 8001436:\t2b10 \tcmp\tr3, #16\n 8001438:\td1f1 \tbne.n\t800141e <_Unwind_VRS_Pop+0x11a>\n 800143a:\tf419 5000 \tands.w\tr0, r9, #8192\t; 0x2000\n 800143e:\td1e3 \tbne.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 8001440:\t63b7 \tstr\tr7, [r6, #56]\t; 0x38\n 8001442:\te004 \tb.n\t800144e <_Unwind_VRS_Pop+0x14a>\n 8001444:\teb08 0309 \tadd.w\tr3, r8, r9\n 8001448:\t2b10 \tcmp\tr3, #16\n 800144a:\td903 \tbls.n\t8001454 <_Unwind_VRS_Pop+0x150>\n 800144c:\t2002 \tmovs\tr0, #2\n 800144e:\tb043 \tadd\tsp, #268\t; 0x10c\n 8001450:\te8bd 83f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, pc}\n 8001454:\tf1b8 0f0f \tcmp.w\tr8, #15\n 8001458:\td8f8 \tbhi.n\t800144c <_Unwind_VRS_Pop+0x148>\n 800145a:\t6833 \tldr\tr3, [r6, #0]\n 800145c:\t07da \tlsls\tr2, r3, #31\n 800145e:\td506 \tbpl.n\t800146e <_Unwind_VRS_Pop+0x16a>\n 8001460:\t4630 \tmov\tr0, r6\n 8001462:\tf023 0303 \tbic.w\tr3, r3, #3\n 8001466:\tf840 3b48 \tstr.w\tr3, [r0], #72\n 800146a:\tf000 f8b3 \tbl\t80015d4 <__gnu_Unwind_Save_VFP>\n 800146e:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 8001470:\t4638 \tmov\tr0, r7\n 8001472:\t464d \tmov\tr5, r9\n 8001474:\tf000 f8ae \tbl\t80015d4 <__gnu_Unwind_Save_VFP>\n 8001478:\t6bb2 \tldr\tr2, [r6, #56]\t; 0x38\n 800147a:\t2d00 \tcmp\tr5, #0\n 800147c:\td05e \tbeq.n\t800153c <_Unwind_VRS_Pop+0x238>\n 800147e:\tf04f 0900 \tmov.w\tr9, #0\n 8001482:\teb07 01c8 \tadd.w\tr1, r7, r8, lsl #3\n 8001486:\teb02 03c5 \tadd.w\tr3, r2, r5, lsl #3\n 800148a:\t3904 \tsubs\tr1, #4\n 800148c:\tf852 0b04 \tldr.w\tr0, [r2], #4\n 8001490:\tf841 0f04 \tstr.w\tr0, [r1, #4]!\n 8001494:\t429a \tcmp\tr2, r3\n 8001496:\td1f9 \tbne.n\t800148c <_Unwind_VRS_Pop+0x188>\n 8001498:\tf1b9 0f00 \tcmp.w\tr9, #0\n 800149c:\td054 \tbeq.n\t8001548 <_Unwind_VRS_Pop+0x244>\n 800149e:\t466f \tmov\tr7, sp\n 80014a0:\t4641 \tmov\tr1, r8\n 80014a2:\t2910 \tcmp\tr1, #16\n 80014a4:\tbf38 \tit\tcc\n 80014a6:\t2110 \tmovcc\tr1, #16\n 80014a8:\teb07 01c1 \tadd.w\tr1, r7, r1, lsl #3\n 80014ac:\t3984 \tsubs\tr1, #132\t; 0x84\n 80014ae:\teb03 02c9 \tadd.w\tr2, r3, r9, lsl #3\n 80014b2:\tf853 5b04 \tldr.w\tr5, [r3], #4\n 80014b6:\tf841 5f04 \tstr.w\tr5, [r1, #4]!\n 80014ba:\t429a \tcmp\tr2, r3\n 80014bc:\td1f9 \tbne.n\t80014b2 <_Unwind_VRS_Pop+0x1ae>\n 80014be:\t2c01 \tcmp\tr4, #1\n 80014c0:\td03b \tbeq.n\t800153a <_Unwind_VRS_Pop+0x236>\n 80014c2:\tf1b8 0f0f \tcmp.w\tr8, #15\n 80014c6:\t63b2 \tstr\tr2, [r6, #56]\t; 0x38\n 80014c8:\td958 \tbls.n\t800157c <_Unwind_VRS_Pop+0x278>\n 80014ca:\t4638 \tmov\tr0, r7\n 80014cc:\tf000 f88e \tbl\t80015ec <__gnu_Unwind_Restore_VFP_D_16_to_31>\n 80014d0:\te79a \tb.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 80014d2:\t2b10 \tcmp\tr3, #16\n 80014d4:\td954 \tbls.n\t8001580 <_Unwind_VRS_Pop+0x27c>\n 80014d6:\t6832 \tldr\tr2, [r6, #0]\n 80014d8:\t07d7 \tlsls\tr7, r2, #31\n 80014da:\tf1a3 0910 \tsub.w\tr9, r3, #16\n 80014de:\td509 \tbpl.n\t80014f4 <_Unwind_VRS_Pop+0x1f0>\n 80014e0:\tf022 0301 \tbic.w\tr3, r2, #1\n 80014e4:\t4630 \tmov\tr0, r6\n 80014e6:\tf043 0302 \torr.w\tr3, r3, #2\n 80014ea:\tf840 3b48 \tstr.w\tr3, [r0], #72\n 80014ee:\tf000 f879 \tbl\t80015e4 <__gnu_Unwind_Save_VFP_D>\n 80014f2:\t6832 \tldr\tr2, [r6, #0]\n 80014f4:\t0753 \tlsls\tr3, r2, #29\n 80014f6:\td439 \tbmi.n\t800156c <_Unwind_VRS_Pop+0x268>\n 80014f8:\tf1b8 0f0f \tcmp.w\tr8, #15\n 80014fc:\td802 \tbhi.n\t8001504 <_Unwind_VRS_Pop+0x200>\n 80014fe:\ta820 \tadd\tr0, sp, #128\t; 0x80\n 8001500:\tf000 f870 \tbl\t80015e4 <__gnu_Unwind_Save_VFP_D>\n 8001504:\t466f \tmov\tr7, sp\n 8001506:\t4638 \tmov\tr0, r7\n 8001508:\tf1c8 0510 \trsb\tr5, r8, #16\n 800150c:\tf000 f872 \tbl\t80015f4 <__gnu_Unwind_Save_VFP_D_16_to_31>\n 8001510:\t2d00 \tcmp\tr5, #0\n 8001512:\t6bb2 \tldr\tr2, [r6, #56]\t; 0x38\n 8001514:\tdd28 \tble.n\t8001568 <_Unwind_VRS_Pop+0x264>\n 8001516:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 8001518:\te7b3 \tb.n\t8001482 <_Unwind_VRS_Pop+0x17e>\n 800151a:\tf023 0310 \tbic.w\tr3, r3, #16\n 800151e:\t6003 \tstr\tr3, [r0, #0]\n 8001520:\tf500 70e8 \tadd.w\tr0, r0, #464\t; 0x1d0\n 8001524:\tf000 f8b8 \tbl\t8001698 <__gnu_Unwind_Save_WMMXC>\n 8001528:\te704 \tb.n\t8001334 <_Unwind_VRS_Pop+0x30>\n 800152a:\tf023 0308 \tbic.w\tr3, r3, #8\n 800152e:\t6003 \tstr\tr3, [r0, #0]\n 8001530:\tf500 70a8 \tadd.w\tr0, r0, #336\t; 0x150\n 8001534:\tf000 f884 \tbl\t8001640 <__gnu_Unwind_Save_WMMXD>\n 8001538:\te72a \tb.n\t8001390 <_Unwind_VRS_Pop+0x8c>\n 800153a:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 800153c:\t3204 \tadds\tr2, #4\n 800153e:\t63b2 \tstr\tr2, [r6, #56]\t; 0x38\n 8001540:\t4638 \tmov\tr0, r7\n 8001542:\tf000 f843 \tbl\t80015cc <__gnu_Unwind_Restore_VFP>\n 8001546:\te75f \tb.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 8001548:\t2c01 \tcmp\tr4, #1\n 800154a:\td0f7 \tbeq.n\t800153c <_Unwind_VRS_Pop+0x238>\n 800154c:\tf1b8 0f0f \tcmp.w\tr8, #15\n 8001550:\t63b2 \tstr\tr2, [r6, #56]\t; 0x38\n 8001552:\tf63f af59 \tbhi.w\t8001408 <_Unwind_VRS_Pop+0x104>\n 8001556:\t4638 \tmov\tr0, r7\n 8001558:\tf000 f840 \tbl\t80015dc <__gnu_Unwind_Restore_VFP_D>\n 800155c:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8001560:\tf43f af52 \tbeq.w\t8001408 <_Unwind_VRS_Pop+0x104>\n 8001564:\t466f \tmov\tr7, sp\n 8001566:\te7b0 \tb.n\t80014ca <_Unwind_VRS_Pop+0x1c6>\n 8001568:\t4613 \tmov\tr3, r2\n 800156a:\te799 \tb.n\t80014a0 <_Unwind_VRS_Pop+0x19c>\n 800156c:\t4630 \tmov\tr0, r6\n 800156e:\tf022 0204 \tbic.w\tr2, r2, #4\n 8001572:\tf840 2bd0 \tstr.w\tr2, [r0], #208\n 8001576:\tf000 f83d \tbl\t80015f4 <__gnu_Unwind_Save_VFP_D_16_to_31>\n 800157a:\te7bd \tb.n\t80014f8 <_Unwind_VRS_Pop+0x1f4>\n 800157c:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 800157e:\te7ea \tb.n\t8001556 <_Unwind_VRS_Pop+0x252>\n 8001580:\t6833 \tldr\tr3, [r6, #0]\n 8001582:\t07d9 \tlsls\tr1, r3, #31\n 8001584:\td508 \tbpl.n\t8001598 <_Unwind_VRS_Pop+0x294>\n 8001586:\tf023 0301 \tbic.w\tr3, r3, #1\n 800158a:\t4630 \tmov\tr0, r6\n 800158c:\tf043 0302 \torr.w\tr3, r3, #2\n 8001590:\tf840 3b48 \tstr.w\tr3, [r0], #72\n 8001594:\tf000 f826 \tbl\t80015e4 <__gnu_Unwind_Save_VFP_D>\n 8001598:\taf20 \tadd\tr7, sp, #128\t; 0x80\n 800159a:\t4638 \tmov\tr0, r7\n 800159c:\t464d \tmov\tr5, r9\n 800159e:\tf000 f821 \tbl\t80015e4 <__gnu_Unwind_Save_VFP_D>\n 80015a2:\t6bb2 \tldr\tr2, [r6, #56]\t; 0x38\n 80015a4:\t2d00 \tcmp\tr5, #0\n 80015a6:\tf47f af6a \tbne.w\t800147e <_Unwind_VRS_Pop+0x17a>\n 80015aa:\t4638 \tmov\tr0, r7\n 80015ac:\tf000 f816 \tbl\t80015dc <__gnu_Unwind_Restore_VFP_D>\n 80015b0:\te72a \tb.n\t8001408 <_Unwind_VRS_Pop+0x104>\n 80015b2:\tbf00 \tnop\n\n080015b4 <__restore_core_regs>:\n 80015b4:\tf100 0134 \tadd.w\tr1, r0, #52\t; 0x34\n 80015b8:\te891 0038 \tldmia.w\tr1, {r3, r4, r5}\n 80015bc:\t469c \tmov\tip, r3\n 80015be:\t46a6 \tmov\tlr, r4\n 80015c0:\tf84c 5d04 \tstr.w\tr5, [ip, #-4]!\n 80015c4:\te890 0fff \tldmia.w\tr0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp}\n 80015c8:\t46e5 \tmov\tsp, ip\n 80015ca:\tbd00 \tpop\t{pc}\n\n080015cc <__gnu_Unwind_Restore_VFP>:\n 80015cc:\tec90 0b21 \tfldmiax\tr0, {d0-d15}\t;@ Deprecated\n 80015d0:\t4770 \tbx\tlr\n 80015d2:\tbf00 \tnop\n\n080015d4 <__gnu_Unwind_Save_VFP>:\n 80015d4:\tec80 0b21 \tfstmiax\tr0, {d0-d15}\t;@ Deprecated\n 80015d8:\t4770 \tbx\tlr\n 80015da:\tbf00 \tnop\n\n080015dc <__gnu_Unwind_Restore_VFP_D>:\n 80015dc:\tec90 0b20 \tvldmia\tr0, {d0-d15}\n 80015e0:\t4770 \tbx\tlr\n 80015e2:\tbf00 \tnop\n\n080015e4 <__gnu_Unwind_Save_VFP_D>:\n 80015e4:\tec80 0b20 \tvstmia\tr0, {d0-d15}\n 80015e8:\t4770 \tbx\tlr\n 80015ea:\tbf00 \tnop\n\n080015ec <__gnu_Unwind_Restore_VFP_D_16_to_31>:\n 80015ec:\tecd0 0b20 \tvldmia\tr0, {d16-d31}\n 80015f0:\t4770 \tbx\tlr\n 80015f2:\tbf00 \tnop\n\n080015f4 <__gnu_Unwind_Save_VFP_D_16_to_31>:\n 80015f4:\tecc0 0b20 \tvstmia\tr0, {d16-d31}\n 80015f8:\t4770 \tbx\tlr\n 80015fa:\tbf00 \tnop\n\n080015fc <__gnu_Unwind_Restore_WMMXD>:\n 80015fc:\tecf0 0102 \tldfe\tf0, [r0], #8\n 8001600:\tecf0 1102 \tldfe\tf1, [r0], #8\n 8001604:\tecf0 2102 \tldfe\tf2, [r0], #8\n 8001608:\tecf0 3102 \tldfe\tf3, [r0], #8\n 800160c:\tecf0 4102 \tldfe\tf4, [r0], #8\n 8001610:\tecf0 5102 \tldfe\tf5, [r0], #8\n 8001614:\tecf0 6102 \tldfe\tf6, [r0], #8\n 8001618:\tecf0 7102 \tldfe\tf7, [r0], #8\n 800161c:\tecf0 8102 \tldfp\tf0, [r0], #8\n 8001620:\tecf0 9102 \tldfp\tf1, [r0], #8\n 8001624:\tecf0 a102 \tldfp\tf2, [r0], #8\n 8001628:\tecf0 b102 \tldfp\tf3, [r0], #8\n 800162c:\tecf0 c102 \tldfp\tf4, [r0], #8\n 8001630:\tecf0 d102 \tldfp\tf5, [r0], #8\n 8001634:\tecf0 e102 \tldfp\tf6, [r0], #8\n 8001638:\tecf0 f102 \tldfp\tf7, [r0], #8\n 800163c:\t4770 \tbx\tlr\n 800163e:\tbf00 \tnop\n\n08001640 <__gnu_Unwind_Save_WMMXD>:\n 8001640:\tece0 0102 \tstfe\tf0, [r0], #8\n 8001644:\tece0 1102 \tstfe\tf1, [r0], #8\n 8001648:\tece0 2102 \tstfe\tf2, [r0], #8\n 800164c:\tece0 3102 \tstfe\tf3, [r0], #8\n 8001650:\tece0 4102 \tstfe\tf4, [r0], #8\n 8001654:\tece0 5102 \tstfe\tf5, [r0], #8\n 8001658:\tece0 6102 \tstfe\tf6, [r0], #8\n 800165c:\tece0 7102 \tstfe\tf7, [r0], #8\n 8001660:\tece0 8102 \tstfp\tf0, [r0], #8\n 8001664:\tece0 9102 \tstfp\tf1, [r0], #8\n 8001668:\tece0 a102 \tstfp\tf2, [r0], #8\n 800166c:\tece0 b102 \tstfp\tf3, [r0], #8\n 8001670:\tece0 c102 \tstfp\tf4, [r0], #8\n 8001674:\tece0 d102 \tstfp\tf5, [r0], #8\n 8001678:\tece0 e102 \tstfp\tf6, [r0], #8\n 800167c:\tece0 f102 \tstfp\tf7, [r0], #8\n 8001680:\t4770 \tbx\tlr\n 8001682:\tbf00 \tnop\n\n08001684 <__gnu_Unwind_Restore_WMMXC>:\n 8001684:\tfcb0 8101 \tldc2\t1, cr8, [r0], #4\n 8001688:\tfcb0 9101 \tldc2\t1, cr9, [r0], #4\n 800168c:\tfcb0 a101 \tldc2\t1, cr10, [r0], #4\n 8001690:\tfcb0 b101 \tldc2\t1, cr11, [r0], #4\n 8001694:\t4770 \tbx\tlr\n 8001696:\tbf00 \tnop\n\n08001698 <__gnu_Unwind_Save_WMMXC>:\n 8001698:\tfca0 8101 \tstc2\t1, cr8, [r0], #4\n 800169c:\tfca0 9101 \tstc2\t1, cr9, [r0], #4\n 80016a0:\tfca0 a101 \tstc2\t1, cr10, [r0], #4\n 80016a4:\tfca0 b101 \tstc2\t1, cr11, [r0], #4\n 80016a8:\t4770 \tbx\tlr\n 80016aa:\tbf00 \tnop\n\n080016ac <_Unwind_RaiseException>:\n 80016ac:\t46ec \tmov\tip, sp\n 80016ae:\tb500 \tpush\t{lr}\n 80016b0:\te92d 5000 \tstmdb\tsp!, {ip, lr}\n 80016b4:\te92d 1fff \tstmdb\tsp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip}\n 80016b8:\tf04f 0300 \tmov.w\tr3, #0\n 80016bc:\te92d 000c \tstmdb\tsp!, {r2, r3}\n 80016c0:\ta901 \tadd\tr1, sp, #4\n 80016c2:\tf7ff fbcb \tbl\t8000e5c <__gnu_Unwind_RaiseException>\n 80016c6:\tf8dd e040 \tldr.w\tlr, [sp, #64]\t; 0x40\n 80016ca:\tb012 \tadd\tsp, #72\t; 0x48\n 80016cc:\t4770 \tbx\tlr\n 80016ce:\tbf00 \tnop\n\n080016d0 <_Unwind_Resume>:\n 80016d0:\t46ec \tmov\tip, sp\n 80016d2:\tb500 \tpush\t{lr}\n 80016d4:\te92d 5000 \tstmdb\tsp!, {ip, lr}\n 80016d8:\te92d 1fff \tstmdb\tsp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip}\n 80016dc:\tf04f 0300 \tmov.w\tr3, #0\n 80016e0:\te92d 000c \tstmdb\tsp!, {r2, r3}\n 80016e4:\ta901 \tadd\tr1, sp, #4\n 80016e6:\tf7ff fbf5 \tbl\t8000ed4 <__gnu_Unwind_Resume>\n 80016ea:\tf8dd e040 \tldr.w\tlr, [sp, #64]\t; 0x40\n 80016ee:\tb012 \tadd\tsp, #72\t; 0x48\n 80016f0:\t4770 \tbx\tlr\n 80016f2:\tbf00 \tnop\n\n080016f4 <_Unwind_Resume_or_Rethrow>:\n 80016f4:\t46ec \tmov\tip, sp\n 80016f6:\tb500 \tpush\t{lr}\n 80016f8:\te92d 5000 \tstmdb\tsp!, {ip, lr}\n 80016fc:\te92d 1fff \tstmdb\tsp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip}\n 8001700:\tf04f 0300 \tmov.w\tr3, #0\n 8001704:\te92d 000c \tstmdb\tsp!, {r2, r3}\n 8001708:\ta901 \tadd\tr1, sp, #4\n 800170a:\tf7ff fc05 \tbl\t8000f18 <__gnu_Unwind_Resume_or_Rethrow>\n 800170e:\tf8dd e040 \tldr.w\tlr, [sp, #64]\t; 0x40\n 8001712:\tb012 \tadd\tsp, #72\t; 0x48\n 8001714:\t4770 \tbx\tlr\n 8001716:\tbf00 \tnop\n\n08001718 <_Unwind_ForcedUnwind>:\n 8001718:\t46ec \tmov\tip, sp\n 800171a:\tb500 \tpush\t{lr}\n 800171c:\te92d 5000 \tstmdb\tsp!, {ip, lr}\n 8001720:\te92d 1fff \tstmdb\tsp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip}\n 8001724:\tf04f 0300 \tmov.w\tr3, #0\n 8001728:\te92d 000c \tstmdb\tsp!, {r2, r3}\n 800172c:\tab01 \tadd\tr3, sp, #4\n 800172e:\tf7ff fbc9 \tbl\t8000ec4 <__gnu_Unwind_ForcedUnwind>\n 8001732:\tf8dd e040 \tldr.w\tlr, [sp, #64]\t; 0x40\n 8001736:\tb012 \tadd\tsp, #72\t; 0x48\n 8001738:\t4770 \tbx\tlr\n 800173a:\tbf00 \tnop\n\n0800173c <_Unwind_Backtrace>:\n 800173c:\t46ec \tmov\tip, sp\n 800173e:\tb500 \tpush\t{lr}\n 8001740:\te92d 5000 \tstmdb\tsp!, {ip, lr}\n 8001744:\te92d 1fff \tstmdb\tsp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip}\n 8001748:\tf04f 0300 \tmov.w\tr3, #0\n 800174c:\te92d 000c \tstmdb\tsp!, {r2, r3}\n 8001750:\taa01 \tadd\tr2, sp, #4\n 8001752:\tf7ff fc3b \tbl\t8000fcc <__gnu_Unwind_Backtrace>\n 8001756:\tf8dd e040 \tldr.w\tlr, [sp, #64]\t; 0x40\n 800175a:\tb012 \tadd\tsp, #72\t; 0x48\n 800175c:\t4770 \tbx\tlr\n 800175e:\tbf00 \tnop\n\n08001760 :\n 8001760:\t7a02 \tldrb\tr2, [r0, #8]\n 8001762:\t4603 \tmov\tr3, r0\n 8001764:\tb97a \tcbnz\tr2, 8001786 \n 8001766:\t7a42 \tldrb\tr2, [r0, #9]\n 8001768:\tb1a2 \tcbz\tr2, 8001794 \n 800176a:\t6841 \tldr\tr1, [r0, #4]\n 800176c:\t3a01 \tsubs\tr2, #1\n 800176e:\tb410 \tpush\t{r4}\n 8001770:\t7242 \tstrb\tr2, [r0, #9]\n 8001772:\t6808 \tldr\tr0, [r1, #0]\n 8001774:\t2203 \tmovs\tr2, #3\n 8001776:\t1d0c \tadds\tr4, r1, #4\n 8001778:\t721a \tstrb\tr2, [r3, #8]\n 800177a:\t0202 \tlsls\tr2, r0, #8\n 800177c:\t605c \tstr\tr4, [r3, #4]\n 800177e:\t0e00 \tlsrs\tr0, r0, #24\n 8001780:\tbc10 \tpop\t{r4}\n 8001782:\t601a \tstr\tr2, [r3, #0]\n 8001784:\t4770 \tbx\tlr\n 8001786:\t6800 \tldr\tr0, [r0, #0]\n 8001788:\t3a01 \tsubs\tr2, #1\n 800178a:\t721a \tstrb\tr2, [r3, #8]\n 800178c:\t0202 \tlsls\tr2, r0, #8\n 800178e:\t601a \tstr\tr2, [r3, #0]\n 8001790:\t0e00 \tlsrs\tr0, r0, #24\n 8001792:\t4770 \tbx\tlr\n 8001794:\t20b0 \tmovs\tr0, #176\t; 0xb0\n 8001796:\t4770 \tbx\tlr\n\n08001798 <_Unwind_GetGR.constprop.0>:\n 8001798:\tb500 \tpush\t{lr}\n 800179a:\tb085 \tsub\tsp, #20\n 800179c:\t2300 \tmovs\tr3, #0\n 800179e:\taa03 \tadd\tr2, sp, #12\n 80017a0:\t9200 \tstr\tr2, [sp, #0]\n 80017a2:\t4619 \tmov\tr1, r3\n 80017a4:\t220c \tmovs\tr2, #12\n 80017a6:\tf7ff fbc7 \tbl\t8000f38 <_Unwind_VRS_Get>\n 80017aa:\t9803 \tldr\tr0, [sp, #12]\n 80017ac:\tb005 \tadd\tsp, #20\n 80017ae:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80017b2:\tbf00 \tnop\n\n080017b4 :\n 80017b4:\te7f0 \tb.n\t8001798 <_Unwind_GetGR.constprop.0>\n 80017b6:\tbf00 \tnop\n\n080017b8 <__gnu_unwind_execute>:\n 80017b8:\te92d 43f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, lr}\n 80017bc:\tb085 \tsub\tsp, #20\n 80017be:\t4607 \tmov\tr7, r0\n 80017c0:\t460e \tmov\tr6, r1\n 80017c2:\tf04f 0800 \tmov.w\tr8, #0\n 80017c6:\tad03 \tadd\tr5, sp, #12\n 80017c8:\t4630 \tmov\tr0, r6\n 80017ca:\tf7ff ffc9 \tbl\t8001760 \n 80017ce:\t28b0 \tcmp\tr0, #176\t; 0xb0\n 80017d0:\t4604 \tmov\tr4, r0\n 80017d2:\tf000 80cb \tbeq.w\t800196c <__gnu_unwind_execute+0x1b4>\n 80017d6:\t0603 \tlsls\tr3, r0, #24\n 80017d8:\td540 \tbpl.n\t800185c <__gnu_unwind_execute+0xa4>\n 80017da:\tf000 03f0 \tand.w\tr3, r0, #240\t; 0xf0\n 80017de:\t2b80 \tcmp\tr3, #128\t; 0x80\n 80017e0:\td056 \tbeq.n\t8001890 <__gnu_unwind_execute+0xd8>\n 80017e2:\t2bb0 \tcmp\tr3, #176\t; 0xb0\n 80017e4:\td07d \tbeq.n\t80018e2 <__gnu_unwind_execute+0x12a>\n 80017e6:\td81c \tbhi.n\t8001822 <__gnu_unwind_execute+0x6a>\n 80017e8:\t2b90 \tcmp\tr3, #144\t; 0x90\n 80017ea:\tf000 8093 \tbeq.w\t8001914 <__gnu_unwind_execute+0x15c>\n 80017ee:\t2ba0 \tcmp\tr3, #160\t; 0xa0\n 80017f0:\td113 \tbne.n\t800181a <__gnu_unwind_execute+0x62>\n 80017f2:\t43c3 \tmvns\tr3, r0\n 80017f4:\tf003 0307 \tand.w\tr3, r3, #7\n 80017f8:\tf44f 627f \tmov.w\tr2, #4080\t; 0xff0\n 80017fc:\t411a \tasrs\tr2, r3\n 80017fe:\t0701 \tlsls\tr1, r0, #28\n 8001800:\tf402 627f \tand.w\tr2, r2, #4080\t; 0xff0\n 8001804:\tf04f 0300 \tmov.w\tr3, #0\n 8001808:\tbf48 \tit\tmi\n 800180a:\tf442 4280 \torrmi.w\tr2, r2, #16384\t; 0x4000\n 800180e:\t4619 \tmov\tr1, r3\n 8001810:\t4638 \tmov\tr0, r7\n 8001812:\tf7ff fd77 \tbl\t8001304 <_Unwind_VRS_Pop>\n 8001816:\t2800 \tcmp\tr0, #0\n 8001818:\td0d6 \tbeq.n\t80017c8 <__gnu_unwind_execute+0x10>\n 800181a:\t2009 \tmovs\tr0, #9\n 800181c:\tb005 \tadd\tsp, #20\n 800181e:\te8bd 83f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, pc}\n 8001822:\t2bc0 \tcmp\tr3, #192\t; 0xc0\n 8001824:\td14b \tbne.n\t80018be <__gnu_unwind_execute+0x106>\n 8001826:\t28c6 \tcmp\tr0, #198\t; 0xc6\n 8001828:\tf000 8089 \tbeq.w\t800193e <__gnu_unwind_execute+0x186>\n 800182c:\t28c7 \tcmp\tr0, #199\t; 0xc7\n 800182e:\tf000 80a2 \tbeq.w\t8001976 <__gnu_unwind_execute+0x1be>\n 8001832:\tf000 03f8 \tand.w\tr3, r0, #248\t; 0xf8\n 8001836:\t2bc0 \tcmp\tr3, #192\t; 0xc0\n 8001838:\tf000 80bc \tbeq.w\t80019b4 <__gnu_unwind_execute+0x1fc>\n 800183c:\t28c8 \tcmp\tr0, #200\t; 0xc8\n 800183e:\tf000 80bf \tbeq.w\t80019c0 <__gnu_unwind_execute+0x208>\n 8001842:\t28c9 \tcmp\tr0, #201\t; 0xc9\n 8001844:\td1e9 \tbne.n\t800181a <__gnu_unwind_execute+0x62>\n 8001846:\t4630 \tmov\tr0, r6\n 8001848:\tf7ff ff8a \tbl\t8001760 \n 800184c:\t0302 \tlsls\tr2, r0, #12\n 800184e:\tf000 000f \tand.w\tr0, r0, #15\n 8001852:\tf402 2270 \tand.w\tr2, r2, #983040\t; 0xf0000\n 8001856:\t3001 \tadds\tr0, #1\n 8001858:\t4302 \torrs\tr2, r0\n 800185a:\te039 \tb.n\t80018d0 <__gnu_unwind_execute+0x118>\n 800185c:\t0083 \tlsls\tr3, r0, #2\n 800185e:\tb2db \tuxtb\tr3, r3\n 8001860:\tf103 0904 \tadd.w\tr9, r3, #4\n 8001864:\t2300 \tmovs\tr3, #0\n 8001866:\t4619 \tmov\tr1, r3\n 8001868:\t9500 \tstr\tr5, [sp, #0]\n 800186a:\t220d \tmovs\tr2, #13\n 800186c:\t4638 \tmov\tr0, r7\n 800186e:\tf7ff fb63 \tbl\t8000f38 <_Unwind_VRS_Get>\n 8001872:\t9b03 \tldr\tr3, [sp, #12]\n 8001874:\t0660 \tlsls\tr0, r4, #25\n 8001876:\tbf4c \tite\tmi\n 8001878:\teba3 0309 \tsubmi.w\tr3, r3, r9\n 800187c:\t444b \taddpl\tr3, r9\n 800187e:\t9303 \tstr\tr3, [sp, #12]\n 8001880:\t2300 \tmovs\tr3, #0\n 8001882:\t9500 \tstr\tr5, [sp, #0]\n 8001884:\t220d \tmovs\tr2, #13\n 8001886:\t4619 \tmov\tr1, r3\n 8001888:\t4638 \tmov\tr0, r7\n 800188a:\tf7ff fb7b \tbl\t8000f84 <_Unwind_VRS_Set>\n 800188e:\te79b \tb.n\t80017c8 <__gnu_unwind_execute+0x10>\n 8001890:\t0204 \tlsls\tr4, r0, #8\n 8001892:\t4630 \tmov\tr0, r6\n 8001894:\tf7ff ff64 \tbl\t8001760 \n 8001898:\t4320 \torrs\tr0, r4\n 800189a:\tf5b0 4f00 \tcmp.w\tr0, #32768\t; 0x8000\n 800189e:\td0bc \tbeq.n\t800181a <__gnu_unwind_execute+0x62>\n 80018a0:\t0104 \tlsls\tr4, r0, #4\n 80018a2:\t2300 \tmovs\tr3, #0\n 80018a4:\tb2a2 \tuxth\tr2, r4\n 80018a6:\t4619 \tmov\tr1, r3\n 80018a8:\t4638 \tmov\tr0, r7\n 80018aa:\tf7ff fd2b \tbl\t8001304 <_Unwind_VRS_Pop>\n 80018ae:\t2800 \tcmp\tr0, #0\n 80018b0:\td1b3 \tbne.n\t800181a <__gnu_unwind_execute+0x62>\n 80018b2:\tf414 4f00 \ttst.w\tr4, #32768\t; 0x8000\n 80018b6:\tbf18 \tit\tne\n 80018b8:\tf04f 0801 \tmovne.w\tr8, #1\n 80018bc:\te784 \tb.n\t80017c8 <__gnu_unwind_execute+0x10>\n 80018be:\tf000 03f8 \tand.w\tr3, r0, #248\t; 0xf8\n 80018c2:\t2bd0 \tcmp\tr3, #208\t; 0xd0\n 80018c4:\td1a9 \tbne.n\t800181a <__gnu_unwind_execute+0x62>\n 80018c6:\tf000 0207 \tand.w\tr2, r0, #7\n 80018ca:\t3201 \tadds\tr2, #1\n 80018cc:\tf442 2200 \torr.w\tr2, r2, #524288\t; 0x80000\n 80018d0:\t2305 \tmovs\tr3, #5\n 80018d2:\t2101 \tmovs\tr1, #1\n 80018d4:\t4638 \tmov\tr0, r7\n 80018d6:\tf7ff fd15 \tbl\t8001304 <_Unwind_VRS_Pop>\n 80018da:\t2800 \tcmp\tr0, #0\n 80018dc:\tf43f af74 \tbeq.w\t80017c8 <__gnu_unwind_execute+0x10>\n 80018e0:\te79b \tb.n\t800181a <__gnu_unwind_execute+0x62>\n 80018e2:\t28b1 \tcmp\tr0, #177\t; 0xb1\n 80018e4:\td037 \tbeq.n\t8001956 <__gnu_unwind_execute+0x19e>\n 80018e6:\t28b2 \tcmp\tr0, #178\t; 0xb2\n 80018e8:\tf000 8087 \tbeq.w\t80019fa <__gnu_unwind_execute+0x242>\n 80018ec:\t28b3 \tcmp\tr0, #179\t; 0xb3\n 80018ee:\td056 \tbeq.n\t800199e <__gnu_unwind_execute+0x1e6>\n 80018f0:\tf000 03fc \tand.w\tr3, r0, #252\t; 0xfc\n 80018f4:\t2bb4 \tcmp\tr3, #180\t; 0xb4\n 80018f6:\td090 \tbeq.n\t800181a <__gnu_unwind_execute+0x62>\n 80018f8:\tf000 0207 \tand.w\tr2, r0, #7\n 80018fc:\t3201 \tadds\tr2, #1\n 80018fe:\tf442 2200 \torr.w\tr2, r2, #524288\t; 0x80000\n 8001902:\t2301 \tmovs\tr3, #1\n 8001904:\t4619 \tmov\tr1, r3\n 8001906:\t4638 \tmov\tr0, r7\n 8001908:\tf7ff fcfc \tbl\t8001304 <_Unwind_VRS_Pop>\n 800190c:\t2800 \tcmp\tr0, #0\n 800190e:\tf43f af5b \tbeq.w\t80017c8 <__gnu_unwind_execute+0x10>\n 8001912:\te782 \tb.n\t800181a <__gnu_unwind_execute+0x62>\n 8001914:\tf000 030d \tand.w\tr3, r0, #13\n 8001918:\t2b0d \tcmp\tr3, #13\n 800191a:\tf43f af7e \tbeq.w\t800181a <__gnu_unwind_execute+0x62>\n 800191e:\t2300 \tmovs\tr3, #0\n 8001920:\tf000 020f \tand.w\tr2, r0, #15\n 8001924:\t4619 \tmov\tr1, r3\n 8001926:\t9500 \tstr\tr5, [sp, #0]\n 8001928:\t4638 \tmov\tr0, r7\n 800192a:\tf7ff fb05 \tbl\t8000f38 <_Unwind_VRS_Get>\n 800192e:\t2300 \tmovs\tr3, #0\n 8001930:\t9500 \tstr\tr5, [sp, #0]\n 8001932:\t220d \tmovs\tr2, #13\n 8001934:\t4619 \tmov\tr1, r3\n 8001936:\t4638 \tmov\tr0, r7\n 8001938:\tf7ff fb24 \tbl\t8000f84 <_Unwind_VRS_Set>\n 800193c:\te744 \tb.n\t80017c8 <__gnu_unwind_execute+0x10>\n 800193e:\t4630 \tmov\tr0, r6\n 8001940:\tf7ff ff0e \tbl\t8001760 \n 8001944:\t0302 \tlsls\tr2, r0, #12\n 8001946:\tf000 000f \tand.w\tr0, r0, #15\n 800194a:\tf402 2270 \tand.w\tr2, r2, #983040\t; 0xf0000\n 800194e:\t3001 \tadds\tr0, #1\n 8001950:\t4302 \torrs\tr2, r0\n 8001952:\t2303 \tmovs\tr3, #3\n 8001954:\te7d6 \tb.n\t8001904 <__gnu_unwind_execute+0x14c>\n 8001956:\t4630 \tmov\tr0, r6\n 8001958:\tf7ff ff02 \tbl\t8001760 \n 800195c:\t4602 \tmov\tr2, r0\n 800195e:\t2800 \tcmp\tr0, #0\n 8001960:\tf43f af5b \tbeq.w\t800181a <__gnu_unwind_execute+0x62>\n 8001964:\tf010 03f0 \tands.w\tr3, r0, #240\t; 0xf0\n 8001968:\td0cc \tbeq.n\t8001904 <__gnu_unwind_execute+0x14c>\n 800196a:\te756 \tb.n\t800181a <__gnu_unwind_execute+0x62>\n 800196c:\tf1b8 0f00 \tcmp.w\tr8, #0\n 8001970:\td032 \tbeq.n\t80019d8 <__gnu_unwind_execute+0x220>\n 8001972:\t2000 \tmovs\tr0, #0\n 8001974:\te752 \tb.n\t800181c <__gnu_unwind_execute+0x64>\n 8001976:\t4630 \tmov\tr0, r6\n 8001978:\tf7ff fef2 \tbl\t8001760 \n 800197c:\t4602 \tmov\tr2, r0\n 800197e:\t2800 \tcmp\tr0, #0\n 8001980:\tf43f af4b \tbeq.w\t800181a <__gnu_unwind_execute+0x62>\n 8001984:\tf010 0ff0 \ttst.w\tr0, #240\t; 0xf0\n 8001988:\tf47f af47 \tbne.w\t800181a <__gnu_unwind_execute+0x62>\n 800198c:\t2300 \tmovs\tr3, #0\n 800198e:\t2104 \tmovs\tr1, #4\n 8001990:\t4638 \tmov\tr0, r7\n 8001992:\tf7ff fcb7 \tbl\t8001304 <_Unwind_VRS_Pop>\n 8001996:\t2800 \tcmp\tr0, #0\n 8001998:\tf43f af16 \tbeq.w\t80017c8 <__gnu_unwind_execute+0x10>\n 800199c:\te73d \tb.n\t800181a <__gnu_unwind_execute+0x62>\n 800199e:\t4630 \tmov\tr0, r6\n 80019a0:\tf7ff fede \tbl\t8001760 \n 80019a4:\t0302 \tlsls\tr2, r0, #12\n 80019a6:\tf000 000f \tand.w\tr0, r0, #15\n 80019aa:\tf402 2270 \tand.w\tr2, r2, #983040\t; 0xf0000\n 80019ae:\t3001 \tadds\tr0, #1\n 80019b0:\t4302 \torrs\tr2, r0\n 80019b2:\te7a6 \tb.n\t8001902 <__gnu_unwind_execute+0x14a>\n 80019b4:\tf000 020f \tand.w\tr2, r0, #15\n 80019b8:\t3201 \tadds\tr2, #1\n 80019ba:\tf442 2220 \torr.w\tr2, r2, #655360\t; 0xa0000\n 80019be:\te7c8 \tb.n\t8001952 <__gnu_unwind_execute+0x19a>\n 80019c0:\t4630 \tmov\tr0, r6\n 80019c2:\tf7ff fecd \tbl\t8001760 \n 80019c6:\tf000 02f0 \tand.w\tr2, r0, #240\t; 0xf0\n 80019ca:\tf000 030f \tand.w\tr3, r0, #15\n 80019ce:\t3210 \tadds\tr2, #16\n 80019d0:\t3301 \tadds\tr3, #1\n 80019d2:\tea43 3202 \torr.w\tr2, r3, r2, lsl #12\n 80019d6:\te77b \tb.n\t80018d0 <__gnu_unwind_execute+0x118>\n 80019d8:\tac03 \tadd\tr4, sp, #12\n 80019da:\t4643 \tmov\tr3, r8\n 80019dc:\t220e \tmovs\tr2, #14\n 80019de:\t4641 \tmov\tr1, r8\n 80019e0:\t9400 \tstr\tr4, [sp, #0]\n 80019e2:\t4638 \tmov\tr0, r7\n 80019e4:\tf7ff faa8 \tbl\t8000f38 <_Unwind_VRS_Get>\n 80019e8:\t9400 \tstr\tr4, [sp, #0]\n 80019ea:\t4643 \tmov\tr3, r8\n 80019ec:\t220f \tmovs\tr2, #15\n 80019ee:\t4641 \tmov\tr1, r8\n 80019f0:\t4638 \tmov\tr0, r7\n 80019f2:\tf7ff fac7 \tbl\t8000f84 <_Unwind_VRS_Set>\n 80019f6:\t4640 \tmov\tr0, r8\n 80019f8:\te710 \tb.n\t800181c <__gnu_unwind_execute+0x64>\n 80019fa:\t2300 \tmovs\tr3, #0\n 80019fc:\t220d \tmovs\tr2, #13\n 80019fe:\t4619 \tmov\tr1, r3\n 8001a00:\t9500 \tstr\tr5, [sp, #0]\n 8001a02:\t4638 \tmov\tr0, r7\n 8001a04:\tf7ff fa98 \tbl\t8000f38 <_Unwind_VRS_Get>\n 8001a08:\t4630 \tmov\tr0, r6\n 8001a0a:\tf7ff fea9 \tbl\t8001760 \n 8001a0e:\t0602 \tlsls\tr2, r0, #24\n 8001a10:\t9c03 \tldr\tr4, [sp, #12]\n 8001a12:\tf04f 0902 \tmov.w\tr9, #2\n 8001a16:\td50c \tbpl.n\t8001a32 <__gnu_unwind_execute+0x27a>\n 8001a18:\tf000 007f \tand.w\tr0, r0, #127\t; 0x7f\n 8001a1c:\tfa00 f009 \tlsl.w\tr0, r0, r9\n 8001a20:\t4404 \tadd\tr4, r0\n 8001a22:\t4630 \tmov\tr0, r6\n 8001a24:\t9403 \tstr\tr4, [sp, #12]\n 8001a26:\tf7ff fe9b \tbl\t8001760 \n 8001a2a:\t0603 \tlsls\tr3, r0, #24\n 8001a2c:\tf109 0907 \tadd.w\tr9, r9, #7\n 8001a30:\td4f2 \tbmi.n\t8001a18 <__gnu_unwind_execute+0x260>\n 8001a32:\tf000 037f \tand.w\tr3, r0, #127\t; 0x7f\n 8001a36:\tfa03 f309 \tlsl.w\tr3, r3, r9\n 8001a3a:\tf504 7401 \tadd.w\tr4, r4, #516\t; 0x204\n 8001a3e:\t4423 \tadd\tr3, r4\n 8001a40:\te71d \tb.n\t800187e <__gnu_unwind_execute+0xc6>\n 8001a42:\tbf00 \tnop\n\n08001a44 <__gnu_unwind_frame>:\n 8001a44:\tb510 \tpush\t{r4, lr}\n 8001a46:\t6cc2 \tldr\tr2, [r0, #76]\t; 0x4c\n 8001a48:\t6853 \tldr\tr3, [r2, #4]\n 8001a4a:\tb084 \tsub\tsp, #16\n 8001a4c:\tf04f 0c03 \tmov.w\tip, #3\n 8001a50:\t3208 \tadds\tr2, #8\n 8001a52:\t021c \tlsls\tr4, r3, #8\n 8001a54:\t4608 \tmov\tr0, r1\n 8001a56:\t0e1b \tlsrs\tr3, r3, #24\n 8001a58:\ta901 \tadd\tr1, sp, #4\n 8001a5a:\t9401 \tstr\tr4, [sp, #4]\n 8001a5c:\t9202 \tstr\tr2, [sp, #8]\n 8001a5e:\tf88d c00c \tstrb.w\tip, [sp, #12]\n 8001a62:\tf88d 300d \tstrb.w\tr3, [sp, #13]\n 8001a66:\tf7ff fea7 \tbl\t80017b8 <__gnu_unwind_execute>\n 8001a6a:\tb004 \tadd\tsp, #16\n 8001a6c:\tbd10 \tpop\t{r4, pc}\n 8001a6e:\tbf00 \tnop\n\n08001a70 <_Unwind_GetRegionStart>:\n 8001a70:\tb508 \tpush\t{r3, lr}\n 8001a72:\tf7ff fe9f \tbl\t80017b4 \n 8001a76:\t6c80 \tldr\tr0, [r0, #72]\t; 0x48\n 8001a78:\tbd08 \tpop\t{r3, pc}\n 8001a7a:\tbf00 \tnop\n\n08001a7c <_Unwind_GetLanguageSpecificData>:\n 8001a7c:\tb508 \tpush\t{r3, lr}\n 8001a7e:\tf7ff fe99 \tbl\t80017b4 \n 8001a82:\t6cc0 \tldr\tr0, [r0, #76]\t; 0x4c\n 8001a84:\t79c3 \tldrb\tr3, [r0, #7]\n 8001a86:\t3302 \tadds\tr3, #2\n 8001a88:\teb00 0083 \tadd.w\tr0, r0, r3, lsl #2\n 8001a8c:\tbd08 \tpop\t{r3, pc}\n 8001a8e:\tbf00 \tnop\n\n08001a90 :\nDMA_HandleTypeDef hdma_adc1;\nDMA_HandleTypeDef hdma_adc2;\n\n/* ADC1 init function */\nvoid MX_ADC1_Init(void)\n{\n 8001a90:\tb510 \tpush\t{r4, lr}\n\n /* USER CODE BEGIN ADC1_Init 0 */\n\n /* USER CODE END ADC1_Init 0 */\n\n ADC_MultiModeTypeDef multimode = {0};\n 8001a92:\t2400 \tmovs\tr4, #0\n{\n 8001a94:\tb08c \tsub\tsp, #48\t; 0x30\n ADC_ChannelConfTypeDef sConfig = {0};\n 8001a96:\t2220 \tmovs\tr2, #32\n 8001a98:\t4621 \tmov\tr1, r4\n 8001a9a:\ta804 \tadd\tr0, sp, #16\n ADC_MultiModeTypeDef multimode = {0};\n 8001a9c:\te9cd 4401 \tstrd\tr4, r4, [sp, #4]\n 8001aa0:\t9403 \tstr\tr4, [sp, #12]\n ADC_ChannelConfTypeDef sConfig = {0};\n 8001aa2:\tf004 fcad \tbl\t8006400 \n /* USER CODE BEGIN ADC1_Init 1 */\n\n /* USER CODE END ADC1_Init 1 */\n /** Common config\n */\n hadc1.Instance = ADC1;\n 8001aa6:\t4822 \tldr\tr0, [pc, #136]\t; (8001b30 )\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8001aa8:\tf44f 3200 \tmov.w\tr2, #131072\t; 0x20000\n 8001aac:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n 8001ab0:\te9c0 1200 \tstrd\tr1, r2, [r0]\n hadc1.Init.Resolution = ADC_RESOLUTION_12B;\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n hadc1.Init.GainCompensation = 0;\n hadc1.Init.ScanConvMode = ADC_SCAN_DISABLE;\n hadc1.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8001ab4:\t2204 \tmovs\tr2, #4\n 8001ab6:\t6182 \tstr\tr2, [r0, #24]\n hadc1.Init.LowPowerAutoWait = DISABLE;\n hadc1.Init.ContinuousConvMode = DISABLE;\n hadc1.Init.NbrOfConversion = 1;\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\n 8001ab8:\tf44f 6290 \tmov.w\tr2, #1152\t; 0x480\n hadc1.Init.NbrOfConversion = 1;\n 8001abc:\t2301 \tmovs\tr3, #1\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\n 8001abe:\t62c2 \tstr\tr2, [r0, #44]\t; 0x2c\n hadc1.Init.LowPowerAutoWait = DISABLE;\n 8001ac0:\t8384 \tstrh\tr4, [r0, #28]\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8001ac2:\tf44f 6280 \tmov.w\tr2, #1024\t; 0x400\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n 8001ac6:\te9c0 4402 \tstrd\tr4, r4, [r0, #8]\n hadc1.Init.ScanConvMode = ADC_SCAN_DISABLE;\n 8001aca:\te9c0 4404 \tstrd\tr4, r4, [r0, #16]\n hadc1.Init.NbrOfConversion = 1;\n 8001ace:\t6203 \tstr\tr3, [r0, #32]\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n 8001ad0:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8001ad4:\t6302 \tstr\tr2, [r0, #48]\t; 0x30\n hadc1.Init.DMAContinuousRequests = ENABLE;\n 8001ad6:\tf880 3038 \tstrb.w\tr3, [r0, #56]\t; 0x38\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 8001ada:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n hadc1.Init.OversamplingMode = DISABLE;\n 8001adc:\tf880 4040 \tstrb.w\tr4, [r0, #64]\t; 0x40\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\n 8001ae0:\tf001 f85c \tbl\t8002b9c \n 8001ae4:\tb9c8 \tcbnz\tr0, 8001b1a \n {\n Error_Handler();\n }\n /** Configure the ADC multi-mode\n */\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 8001ae6:\t2300 \tmovs\tr3, #0\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 8001ae8:\t4811 \tldr\tr0, [pc, #68]\t; (8001b30 )\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 8001aea:\t9301 \tstr\tr3, [sp, #4]\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 8001aec:\ta901 \tadd\tr1, sp, #4\n 8001aee:\tf001 fcc1 \tbl\t8003474 \n 8001af2:\tb9c8 \tcbnz\tr0, 8001b28 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_3;\n 8001af4:\t4a0f \tldr\tr2, [pc, #60]\t; (8001b34 )\n sConfig.Rank = ADC_REGULAR_RANK_1;\n sConfig.SamplingTime = ADC_SAMPLETIME_24CYCLES_5;\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n sConfig.Offset = 0;\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8001af6:\t480e \tldr\tr0, [pc, #56]\t; (8001b30 )\n sConfig.Rank = ADC_REGULAR_RANK_1;\n 8001af8:\t2306 \tmovs\tr3, #6\n 8001afa:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n sConfig.SamplingTime = ADC_SAMPLETIME_24CYCLES_5;\n 8001afe:\t2403 \tmovs\tr4, #3\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 8001b00:\t237f \tmovs\tr3, #127\t; 0x7f\n 8001b02:\te9cd 4306 \tstrd\tr4, r3, [sp, #24]\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n 8001b06:\t2204 \tmovs\tr2, #4\n sConfig.Offset = 0;\n 8001b08:\t2300 \tmovs\tr3, #0\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8001b0a:\ta904 \tadd\tr1, sp, #16\n sConfig.Offset = 0;\n 8001b0c:\te9cd 2308 \tstrd\tr2, r3, [sp, #32]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 8001b10:\tf001 f996 \tbl\t8002e40 \n 8001b14:\tb920 \tcbnz\tr0, 8001b20 \n }\n /* USER CODE BEGIN ADC1_Init 2 */\n\n /* USER CODE END ADC1_Init 2 */\n\n}\n 8001b16:\tb00c \tadd\tsp, #48\t; 0x30\n 8001b18:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 8001b1a:\tf000 fd57 \tbl\t80025cc \n 8001b1e:\te7e2 \tb.n\t8001ae6 \n Error_Handler();\n 8001b20:\tf000 fd54 \tbl\t80025cc \n}\n 8001b24:\tb00c \tadd\tsp, #48\t; 0x30\n 8001b26:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 8001b28:\tf000 fd50 \tbl\t80025cc \n 8001b2c:\te7e2 \tb.n\t8001af4 \n 8001b2e:\tbf00 \tnop\n 8001b30:\t20007834 \t.word\t0x20007834\n 8001b34:\t0c900008 \t.word\t0x0c900008\n\n08001b38 :\n/* ADC2 init function */\nvoid MX_ADC2_Init(void)\n{\n 8001b38:\tb510 \tpush\t{r4, lr}\n 8001b3a:\tb088 \tsub\tsp, #32\n\n /* USER CODE BEGIN ADC2_Init 0 */\n\n /* USER CODE END ADC2_Init 0 */\n\n ADC_ChannelConfTypeDef sConfig = {0};\n 8001b3c:\t2220 \tmovs\tr2, #32\n 8001b3e:\t2100 \tmovs\tr1, #0\n 8001b40:\t4668 \tmov\tr0, sp\n 8001b42:\tf004 fc5d \tbl\t8006400 \n\n /* USER CODE END ADC2_Init 1 */\n /** Common config\n */\n hadc2.Instance = ADC2;\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8001b46:\t4c1c \tldr\tr4, [pc, #112]\t; (8001bb8 )\n hadc2.Instance = ADC2;\n 8001b48:\t481c \tldr\tr0, [pc, #112]\t; (8001bbc )\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8001b4a:\tf44f 3100 \tmov.w\tr1, #131072\t; 0x20000\n 8001b4e:\te9c0 4100 \tstrd\tr4, r1, [r0]\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n hadc2.Init.GainCompensation = 0;\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8001b52:\t2104 \tmovs\tr1, #4\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\n 8001b54:\t2300 \tmovs\tr3, #0\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8001b56:\t6181 \tstr\tr1, [r0, #24]\n hadc2.Init.LowPowerAutoWait = DISABLE;\n hadc2.Init.ContinuousConvMode = DISABLE;\n hadc2.Init.NbrOfConversion = 1;\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 8001b58:\tf44f 61ac \tmov.w\tr1, #1376\t; 0x560\n hadc2.Init.NbrOfConversion = 1;\n 8001b5c:\t2201 \tmovs\tr2, #1\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 8001b5e:\t62c1 \tstr\tr1, [r0, #44]\t; 0x2c\n hadc2.Init.LowPowerAutoWait = DISABLE;\n 8001b60:\t8383 \tstrh\tr3, [r0, #28]\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8001b62:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n 8001b66:\te9c0 3302 \tstrd\tr3, r3, [r0, #8]\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\n 8001b6a:\te9c0 3304 \tstrd\tr3, r3, [r0, #16]\n hadc2.Init.NbrOfConversion = 1;\n 8001b6e:\t6202 \tstr\tr2, [r0, #32]\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n 8001b70:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8001b74:\t6301 \tstr\tr1, [r0, #48]\t; 0x30\n hadc2.Init.DMAContinuousRequests = ENABLE;\n 8001b76:\tf880 2038 \tstrb.w\tr2, [r0, #56]\t; 0x38\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 8001b7a:\t63c3 \tstr\tr3, [r0, #60]\t; 0x3c\n hadc2.Init.OversamplingMode = DISABLE;\n 8001b7c:\tf880 3040 \tstrb.w\tr3, [r0, #64]\t; 0x40\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\n 8001b80:\tf001 f80c \tbl\t8002b9c \n 8001b84:\tb988 \tcbnz\tr0, 8001baa \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_1;\n 8001b86:\t4a0e \tldr\tr2, [pc, #56]\t; (8001bc0 )\n 8001b88:\t9200 \tstr\tr2, [sp, #0]\n sConfig.Rank = ADC_REGULAR_RANK_1;\n sConfig.SamplingTime = ADC_SAMPLETIME_2CYCLES_5;\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 8001b8a:\t227f \tmovs\tr2, #127\t; 0x7f\n sConfig.SamplingTime = ADC_SAMPLETIME_2CYCLES_5;\n 8001b8c:\t2300 \tmovs\tr3, #0\n sConfig.Rank = ADC_REGULAR_RANK_1;\n 8001b8e:\t2406 \tmovs\tr4, #6\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 8001b90:\t9203 \tstr\tr2, [sp, #12]\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n sConfig.Offset = 0;\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8001b92:\t480a \tldr\tr0, [pc, #40]\t; (8001bbc )\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n 8001b94:\t2204 \tmovs\tr2, #4\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8001b96:\t4669 \tmov\tr1, sp\n sConfig.SamplingTime = ADC_SAMPLETIME_2CYCLES_5;\n 8001b98:\te9cd 4301 \tstrd\tr4, r3, [sp, #4]\n sConfig.Offset = 0;\n 8001b9c:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8001ba0:\tf001 f94e \tbl\t8002e40 \n 8001ba4:\tb920 \tcbnz\tr0, 8001bb0 \n }\n /* USER CODE BEGIN ADC2_Init 2 */\n\n /* USER CODE END ADC2_Init 2 */\n\n}\n 8001ba6:\tb008 \tadd\tsp, #32\n 8001ba8:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 8001baa:\tf000 fd0f \tbl\t80025cc \n 8001bae:\te7ea \tb.n\t8001b86 \n Error_Handler();\n 8001bb0:\tf000 fd0c \tbl\t80025cc \n}\n 8001bb4:\tb008 \tadd\tsp, #32\n 8001bb6:\tbd10 \tpop\t{r4, pc}\n 8001bb8:\t50000100 \t.word\t0x50000100\n 8001bbc:\t200077c8 \t.word\t0x200077c8\n 8001bc0:\t04300002 \t.word\t0x04300002\n\n08001bc4 :\n\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\n\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\n{\n 8001bc4:\tb570 \tpush\t{r4, r5, r6, lr}\n 8001bc6:\t4604 \tmov\tr4, r0\n 8001bc8:\tb09a \tsub\tsp, #104\t; 0x68\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8001bca:\t2100 \tmovs\tr1, #0\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 8001bcc:\t2244 \tmovs\tr2, #68\t; 0x44\n 8001bce:\ta809 \tadd\tr0, sp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8001bd0:\te9cd 1104 \tstrd\tr1, r1, [sp, #16]\n 8001bd4:\te9cd 1106 \tstrd\tr1, r1, [sp, #24]\n 8001bd8:\t9108 \tstr\tr1, [sp, #32]\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 8001bda:\tf004 fc11 \tbl\t8006400 \n if(adcHandle->Instance==ADC1)\n 8001bde:\t6823 \tldr\tr3, [r4, #0]\n 8001be0:\tf1b3 4fa0 \tcmp.w\tr3, #1342177280\t; 0x50000000\n 8001be4:\td004 \tbeq.n\t8001bf0 \n\n /* USER CODE BEGIN ADC1_MspInit 1 */\n\n /* USER CODE END ADC1_MspInit 1 */\n }\n else if(adcHandle->Instance==ADC2)\n 8001be6:\t4a46 \tldr\tr2, [pc, #280]\t; (8001d00 )\n 8001be8:\t4293 \tcmp\tr3, r2\n 8001bea:\td04b \tbeq.n\t8001c84 \n\n /* USER CODE BEGIN ADC2_MspInit 1 */\n\n /* USER CODE END ADC2_MspInit 1 */\n }\n}\n 8001bec:\tb01a \tadd\tsp, #104\t; 0x68\n 8001bee:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8001bf0:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8001bf4:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8001bf8:\ta809 \tadd\tr0, sp, #36\t; 0x24\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8001bfa:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8001bfc:\t9318 \tstr\tr3, [sp, #96]\t; 0x60\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8001bfe:\tf002 fcb7 \tbl\t8004570 \n 8001c02:\t2800 \tcmp\tr0, #0\n 8001c04:\td175 \tbne.n\t8001cf2 \n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001c06:\t4a3f \tldr\tr2, [pc, #252]\t; (8001d04 )\n 8001c08:\t6813 \tldr\tr3, [r2, #0]\n 8001c0a:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8001c0c:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001c0e:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8001c10:\td109 \tbne.n\t8001c26 \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8001c12:\t4b3d \tldr\tr3, [pc, #244]\t; (8001d08 )\n 8001c14:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001c16:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 8001c1a:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8001c1c:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8001c1e:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 8001c22:\t9300 \tstr\tr3, [sp, #0]\n 8001c24:\t9b00 \tldr\tr3, [sp, #0]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001c26:\t4b38 \tldr\tr3, [pc, #224]\t; (8001d08 )\n hdma_adc1.Instance = DMA1_Channel2;\n 8001c28:\t4d38 \tldr\tr5, [pc, #224]\t; (8001d0c )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001c2a:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001c2c:\tf042 0201 \torr.w\tr2, r2, #1\n 8001c30:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8001c32:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8001c34:\tf003 0301 \tand.w\tr3, r3, #1\n 8001c38:\t9301 \tstr\tr3, [sp, #4]\n GPIO_InitStruct.Pin = GPIO_PIN_2;\n 8001c3a:\t2204 \tmovs\tr2, #4\n 8001c3c:\t2303 \tmovs\tr3, #3\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001c3e:\ta904 \tadd\tr1, sp, #16\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001c40:\t2600 \tmovs\tr6, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001c42:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_2;\n 8001c46:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001c4a:\t9606 \tstr\tr6, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001c4c:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001c4e:\tf001 ff83 \tbl\t8003b58 \n hdma_adc1.Instance = DMA1_Channel2;\n 8001c52:\t4a2f \tldr\tr2, [pc, #188]\t; (8001d10 )\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\n 8001c54:\t2305 \tmovs\tr3, #5\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\n 8001c56:\te9c5 2300 \tstrd\tr2, r3, [r5]\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 8001c5a:\tf44f 6380 \tmov.w\tr3, #1024\t; 0x400\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8001c5e:\tf44f 7280 \tmov.w\tr2, #256\t; 0x100\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 8001c62:\t61ab \tstr\tr3, [r5, #24]\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 8001c64:\t2320 \tmovs\tr3, #32\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\n 8001c66:\te9c5 6602 \tstrd\tr6, r6, [r5, #8]\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8001c6a:\te9c5 6204 \tstrd\tr6, r2, [r5, #16]\n hdma_adc2.Init.Priority = DMA_PRIORITY_LOW;\n 8001c6e:\te9c5 3607 \tstrd\tr3, r6, [r5, #28]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 8001c72:\t4628 \tmov\tr0, r5\n 8001c74:\tf001 fe32 \tbl\t80038dc \n 8001c78:\t2800 \tcmp\tr0, #0\n 8001c7a:\td137 \tbne.n\t8001cec \n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\n 8001c7c:\t6565 \tstr\tr5, [r4, #84]\t; 0x54\n 8001c7e:\t62ac \tstr\tr4, [r5, #40]\t; 0x28\n}\n 8001c80:\tb01a \tadd\tsp, #104\t; 0x68\n 8001c82:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8001c84:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8001c88:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8001c8c:\ta809 \tadd\tr0, sp, #36\t; 0x24\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8001c8e:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8001c90:\t9318 \tstr\tr3, [sp, #96]\t; 0x60\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8001c92:\tf002 fc6d \tbl\t8004570 \n 8001c96:\t2800 \tcmp\tr0, #0\n 8001c98:\td12e \tbne.n\t8001cf8 \n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001c9a:\t4a1a \tldr\tr2, [pc, #104]\t; (8001d04 )\n 8001c9c:\t6813 \tldr\tr3, [r2, #0]\n 8001c9e:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8001ca0:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8001ca2:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8001ca4:\td109 \tbne.n\t8001cba \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8001ca6:\t4b18 \tldr\tr3, [pc, #96]\t; (8001d08 )\n 8001ca8:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001caa:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 8001cae:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8001cb0:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8001cb2:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 8001cb6:\t9302 \tstr\tr3, [sp, #8]\n 8001cb8:\t9b02 \tldr\tr3, [sp, #8]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001cba:\t4b13 \tldr\tr3, [pc, #76]\t; (8001d08 )\n hdma_adc2.Instance = DMA1_Channel1;\n 8001cbc:\t4d15 \tldr\tr5, [pc, #84]\t; (8001d14 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001cbe:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8001cc0:\tf042 0201 \torr.w\tr2, r2, #1\n 8001cc4:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8001cc6:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8001cc8:\tf003 0301 \tand.w\tr3, r3, #1\n 8001ccc:\t9303 \tstr\tr3, [sp, #12]\n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 8001cce:\t2201 \tmovs\tr2, #1\n 8001cd0:\t2303 \tmovs\tr3, #3\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001cd2:\ta904 \tadd\tr1, sp, #16\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001cd4:\t2600 \tmovs\tr6, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001cd6:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 8001cda:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8001cde:\t9606 \tstr\tr6, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8001ce0:\t9b03 \tldr\tr3, [sp, #12]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8001ce2:\tf001 ff39 \tbl\t8003b58 \n hdma_adc2.Instance = DMA1_Channel1;\n 8001ce6:\t4a0c \tldr\tr2, [pc, #48]\t; (8001d18 )\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\n 8001ce8:\t2324 \tmovs\tr3, #36\t; 0x24\n 8001cea:\te7b4 \tb.n\t8001c56 \n Error_Handler();\n 8001cec:\tf000 fc6e \tbl\t80025cc \n 8001cf0:\te7c4 \tb.n\t8001c7c \n Error_Handler();\n 8001cf2:\tf000 fc6b \tbl\t80025cc \n 8001cf6:\te786 \tb.n\t8001c06 \n Error_Handler();\n 8001cf8:\tf000 fc68 \tbl\t80025cc \n 8001cfc:\te7cd \tb.n\t8001c9a \n 8001cfe:\tbf00 \tnop\n 8001d00:\t50000100 \t.word\t0x50000100\n 8001d04:\t20000078 \t.word\t0x20000078\n 8001d08:\t40021000 \t.word\t0x40021000\n 8001d0c:\t200078a0 \t.word\t0x200078a0\n 8001d10:\t4002001c \t.word\t0x4002001c\n 8001d14:\t20007900 \t.word\t0x20007900\n 8001d18:\t40020008 \t.word\t0x40020008\n\n08001d1c :\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid ADC1_Start() {\n\tHAL_ADC_Start_DMA(&hadc1, &ADC1_raw_data, 1);\n 8001d1c:\t4902 \tldr\tr1, [pc, #8]\t; (8001d28 )\n 8001d1e:\t4803 \tldr\tr0, [pc, #12]\t; (8001d2c )\n 8001d20:\t2201 \tmovs\tr2, #1\n 8001d22:\tf001 bb2f \tb.w\t8003384 \n 8001d26:\tbf00 \tnop\n 8001d28:\t20000086 \t.word\t0x20000086\n 8001d2c:\t20007834 \t.word\t0x20007834\n\n08001d30 :\n}\nvoid ADC2_Start() {\n\tHAL_ADC_Start_DMA(&hadc2, &ADC2_raw_data, 1);\n 8001d30:\t4902 \tldr\tr1, [pc, #8]\t; (8001d3c )\n 8001d32:\t4803 \tldr\tr0, [pc, #12]\t; (8001d40 )\n 8001d34:\t2201 \tmovs\tr2, #1\n 8001d36:\tf001 bb25 \tb.w\t8003384 \n 8001d3a:\tbf00 \tnop\n 8001d3c:\t20000088 \t.word\t0x20000088\n 8001d40:\t200077c8 \t.word\t0x200077c8\n\n08001d44 :\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q) {\n\tsvf->freq = _freq;\n\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n 8001d44:\teddf 7a10 \tvldr\ts15, [pc, #64]\t; 8001d88 \n\tsvf->freq = _freq;\n 8001d48:\ted80 0a05 \tvstr\ts0, [r0, #20]\n\tif (svf->a > 1.0f) {\n 8001d4c:\teeb4 0ae7 \tvcmpe.f32\ts0, s15\n 8001d50:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n 8001d54:\tbfdc \titt\tle\n 8001d56:\teddf 7a0d \tvldrle\ts15, [pc, #52]\t; 8001d8c \n 8001d5a:\tee20 0a27 \tvmulle.f32\ts0, s0, s15\n\t}\n\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n 8001d5e:\teef6 7a00 \tvmov.f32\ts15, #96\t; 0x3f000000 0.5\n 8001d62:\teef4 0ae7 \tvcmpe.f32\ts1, s15\n\t\tsvf->a = 1.0f;\n 8001d66:\tbfc8 \tit\tgt\n 8001d68:\teeb7 0a00 \tvmovgt.f32\ts0, #112\t; 0x3f800000 1.0\n\tsvf->q = 1.0f / _q;\n 8001d6c:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8001d70:\tbfb8 \tit\tlt\n 8001d72:\teef0 0a67 \tvmovlt.f32\ts1, s15\n 8001d76:\teeb7 7a00 \tvmov.f32\ts14, #112\t; 0x3f800000 1.0\n 8001d7a:\teec7 7a20 \tvdiv.f32\ts15, s14, s1\n 8001d7e:\ted80 0a06 \tvstr\ts0, [r0, #24]\n 8001d82:\tedc0 7a07 \tvstr\ts15, [r0, #28]\n}\n 8001d86:\t4770 \tbx\tlr\n 8001d88:\t4604b210 \t.word\t0x4604b210\n 8001d8c:\t38f6f0f3 \t.word\t0x38f6f0f3\n\n08001d90 :\n\nvoid svf_tick(svf_typedef *svf, float _input) {\n\tsvf->low = svf->delay2 + svf->a * svf->delay1;\n 8001d90:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n 8001d94:\tedd0 6a06 \tvldr\ts13, [r0, #24]\n 8001d98:\ted90 7a04 \tvldr\ts14, [r0, #16]\n 8001d9c:\ted90 6a07 \tvldr\ts12, [r0, #28]\n 8001da0:\teea6 7aa7 \tvfma.f32\ts14, s13, s15\n 8001da4:\teea7 0ac6 \tvfms.f32\ts0, s15, s12\n 8001da8:\ted80 7a00 \tvstr\ts14, [r0]\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n 8001dac:\tee30 0a47 \tvsub.f32\ts0, s0, s14\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n\n\tsvf->delay1 = svf->band;\n\tsvf->delay2 = svf->low;\n 8001db0:\ted80 7a04 \tvstr\ts14, [r0, #16]\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n 8001db4:\teee6 7a80 \tvfma.f32\ts15, s13, s0\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n 8001db8:\ted80 0a01 \tvstr\ts0, [r0, #4]\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n 8001dbc:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\tsvf->delay1 = svf->band;\n 8001dc0:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n}\n 8001dc4:\t4770 \tbx\tlr\n 8001dc6:\tbf00 \tnop\n\n08001dc8 :\n\tsvf->q = 1.0f / _q;\n}\n\nfloat svf_get_low(svf_typedef *svf) {\n\treturn svf->low;\n}\n 8001dc8:\ted90 0a00 \tvldr\ts0, [r0]\n 8001dcc:\t4770 \tbx\tlr\n 8001dce:\tbf00 \tnop\n\n08001dd0 :\n\nfloat svf_get_high(svf_typedef *svf) {\n\treturn svf->high;\n}\n 8001dd0:\ted90 0a01 \tvldr\ts0, [r0, #4]\n 8001dd4:\t4770 \tbx\tlr\n 8001dd6:\tbf00 \tnop\n\n08001dd8 :\n\tlfo->output = ((((sine_10b[lfo->phase_index >> 22] - 512) * 0.001953125f) * 0.5f) + 0.5f) * _amplitude;\n\t//lfo->output = (big_sine_wave[lfo->phase_index >> 22]) >> 5;\n\treturn lfo->phase_index;\n}\n\nfloat chorus_tick(float _input) {\n 8001dd8:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n\n\t//input highpass\n\tsvf_tick(&input_highpass, _input);\n 8001dda:\t485e \tldr\tr0, [pc, #376]\t; (8001f54 )\n\n\t// a lil' pad\n\tchorus_signal_input = chorus_lp_input * 0.7f;\n\n\t// increment buffer index and wrap\n\tchorus_buffer_index_in++;\n 8001ddc:\t4d5e \tldr\tr5, [pc, #376]\t; (8001f58 )\n\tif (chorus_buffer_index_in > (CHORUS_BUFFER_LENGTH - 1)) {\n\t\tchorus_buffer_index_in -= CHORUS_BUFFER_LENGTH;\n\t}\n\n\t// add feedback\n\tbuffer_signal_input = chorus_signal_input + (feedback);\n 8001dde:\t4e5f \tldr\tr6, [pc, #380]\t; (8001f5c )\n\tchorus_buffer[chorus_buffer_index_in] = buffer_signal_input;\n\n\tlfo_tick(&chorus_lfo, lfo_rate_pot, lfo_amt_pot);\n\n\t// 1p low pass filter the lfo modulation\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001de0:\t4c5f \tldr\tr4, [pc, #380]\t; (8001f60 )\n\tchorus_buffer[chorus_buffer_index_in] = buffer_signal_input;\n 8001de2:\t4f60 \tldr\tr7, [pc, #384]\t; (8001f64 )\n\tsvf_tick(&input_highpass, _input);\n 8001de4:\tf7ff ffd4 \tbl\t8001d90 \n\tchorus_hp_input = svf_get_high(&input_highpass);\n 8001de8:\t485a \tldr\tr0, [pc, #360]\t; (8001f54 )\n 8001dea:\tf7ff fff1 \tbl\t8001dd0 \n 8001dee:\t4b5e \tldr\tr3, [pc, #376]\t; (8001f68 )\n\tsvf_tick(&input_lowpass, chorus_hp_input);\n 8001df0:\t485e \tldr\tr0, [pc, #376]\t; (8001f6c )\n\tchorus_hp_input = svf_get_high(&input_highpass);\n 8001df2:\ted83 0a00 \tvstr\ts0, [r3]\n\tsvf_tick(&input_lowpass, chorus_hp_input);\n 8001df6:\tf7ff ffcb \tbl\t8001d90 \n\tchorus_lp_input = svf_get_low(&input_lowpass);\n 8001dfa:\t485c \tldr\tr0, [pc, #368]\t; (8001f6c )\n 8001dfc:\tf7ff ffe4 \tbl\t8001dc8 \n\tchorus_signal_input = chorus_lp_input * 0.7f;\n 8001e00:\teddf 7a5b \tvldr\ts15, [pc, #364]\t; 8001f70 \n\tchorus_buffer_index_in++;\n 8001e04:\t882b \tldrh\tr3, [r5, #0]\n\tchorus_signal_input = chorus_lp_input * 0.7f;\n 8001e06:\t495b \tldr\tr1, [pc, #364]\t; (8001f74 )\n\tbuffer_signal_input = chorus_signal_input + (feedback);\n 8001e08:\ted96 7a00 \tvldr\ts14, [r6]\n\tlfo->phase_increment = ((42949.6710f) * (_frequency));\n 8001e0c:\ted9f 6a5a \tvldr\ts12, [pc, #360]\t; 8001f78 \n\tchorus_lp_input = svf_get_low(&input_lowpass);\n 8001e10:\t485a \tldr\tr0, [pc, #360]\t; (8001f7c )\n\tlfo->output = ((((sine_10b[lfo->phase_index >> 22] - 512) * 0.001953125f) * 0.5f) + 0.5f) * _amplitude;\n 8001e12:\teddf 4a5b \tvldr\ts9, [pc, #364]\t; 8001f80 \n\tchorus_lp_input = svf_get_low(&input_lowpass);\n 8001e16:\ted80 0a00 \tvstr\ts0, [r0]\n\tchorus_signal_input = chorus_lp_input * 0.7f;\n 8001e1a:\tee60 7a27 \tvmul.f32\ts15, s0, s15\n\tchorus_buffer_index_in++;\n 8001e1e:\t1c5a \tadds\tr2, r3, #1\n 8001e20:\tb292 \tuxth\tr2, r2\n\tchorus_signal_input = chorus_lp_input * 0.7f;\n 8001e22:\tedc1 7a00 \tvstr\ts15, [r1]\n\tif (chorus_buffer_index_in > (CHORUS_BUFFER_LENGTH - 1)) {\n 8001e26:\tf643 2197 \tmovw\tr1, #14999\t; 0x3a97\n 8001e2a:\t428a \tcmp\tr2, r1\n\tlfo_tick(&chorus_lfo, lfo_rate_pot, lfo_amt_pot);\n 8001e2c:\t4955 \tldr\tr1, [pc, #340]\t; (8001f84 )\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001e2e:\tedd4 6a00 \tvldr\ts13, [r4]\n 8001e32:\ted9f 5a55 \tvldr\ts10, [pc, #340]\t; 8001f88 \n\tbuffer_signal_input = chorus_signal_input + (feedback);\n 8001e36:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\tlfo_tick(&chorus_lfo, lfo_rate_pot, lfo_amt_pot);\n 8001e3a:\ted91 7a00 \tvldr\ts14, [r1]\n 8001e3e:\t4953 \tldr\tr1, [pc, #332]\t; (8001f8c )\n\t\tchorus_buffer_index_in -= CHORUS_BUFFER_LENGTH;\n 8001e40:\tbf88 \tit\thi\n 8001e42:\tf5a3 536a \tsubhi.w\tr3, r3, #14976\t; 0x3a80\n\tlfo->phase_increment = ((42949.6710f) * (_frequency));\n 8001e46:\tee27 7a06 \tvmul.f32\ts14, s14, s12\n\t\tchorus_buffer_index_in -= CHORUS_BUFFER_LENGTH;\n 8001e4a:\tbf84 \titt\thi\n 8001e4c:\t3b17 \tsubhi\tr3, #23\n 8001e4e:\tb29a \tuxthhi\tr2, r3\n\tlfo->phase_increment = ((42949.6710f) * (_frequency));\n 8001e50:\teebc 7ac7 \tvcvt.u32.f32\ts14, s14\n 8001e54:\t4b4e \tldr\tr3, [pc, #312]\t; (8001f90 )\n\tlfo_tick(&chorus_lfo, lfo_rate_pot, lfo_amt_pot);\n 8001e56:\ted91 6a00 \tvldr\ts12, [r1]\n\tlfo->phase_increment = ((42949.6710f) * (_frequency));\n 8001e5a:\ted83 7a03 \tvstr\ts14, [r3, #12]\n\tlfo->phase_index += lfo->phase_increment;\n 8001e5e:\t68d9 \tldr\tr1, [r3, #12]\n 8001e60:\t6918 \tldr\tr0, [r3, #16]\n\t\tchorus_buffer_index_in -= CHORUS_BUFFER_LENGTH;\n 8001e62:\t802a \tstrh\tr2, [r5, #0]\n\tlfo->phase_index += lfo->phase_increment;\n 8001e64:\t4401 \tadd\tr1, r0\n 8001e66:\t6119 \tstr\tr1, [r3, #16]\n\tlfo->output = ((((sine_10b[lfo->phase_index >> 22] - 512) * 0.001953125f) * 0.5f) + 0.5f) * _amplitude;\n 8001e68:\t6919 \tldr\tr1, [r3, #16]\n 8001e6a:\t484a \tldr\tr0, [pc, #296]\t; (8001f94 )\n 8001e6c:\t0d89 \tlsrs\tr1, r1, #22\n 8001e6e:\teef6 5a00 \tvmov.f32\ts11, #96\t; 0x3f000000 0.5\n 8001e72:\tf830 1011 \tldrh.w\tr1, [r0, r1, lsl #1]\n\n\t// dynamic smooth the delay pot and cv input (summed in control tick)\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n 8001e76:\t4848 \tldr\tr0, [pc, #288]\t; (8001f98 )\n\tlfo->output = ((((sine_10b[lfo->phase_index >> 22] - 512) * 0.001953125f) * 0.5f) + 0.5f) * _amplitude;\n 8001e78:\tf5a1 7100 \tsub.w\tr1, r1, #512\t; 0x200\n 8001e7c:\tee07 1a10 \tvmov\ts14, r1\n 8001e80:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8001e84:\teee7 5a24 \tvfma.f32\ts11, s14, s9\n 8001e88:\tee26 7a25 \tvmul.f32\ts14, s12, s11\n 8001e8c:\ted83 7a00 \tvstr\ts14, [r3]\n\treturn lfo->phase_index;\n 8001e90:\t6919 \tldr\tr1, [r3, #16]\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001e92:\ted93 7a00 \tvldr\ts14, [r3]\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n 8001e96:\t4b41 \tldr\tr3, [pc, #260]\t; (8001f9c )\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001e98:\tee37 7a66 \tvsub.f32\ts14, s14, s13\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n 8001e9c:\ted93 0a00 \tvldr\ts0, [r3]\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001ea0:\teee7 6a05 \tvfma.f32\ts13, s14, s10\n\tchorus_buffer[chorus_buffer_index_in] = buffer_signal_input;\n 8001ea4:\teebd 7ae7 \tvcvt.s32.f32\ts14, s15\n\tbuffer_modulation += ((chorus_lfo.output) - buffer_modulation) * 0.03f;\n 8001ea8:\tedc4 6a00 \tvstr\ts13, [r4]\n\tchorus_buffer[chorus_buffer_index_in] = buffer_signal_input;\n 8001eac:\tee17 3a10 \tvmov\tr3, s14\n 8001eb0:\tf827 3012 \tstrh.w\tr3, [r7, r2, lsl #1]\n\tbuffer_signal_input = chorus_signal_input + (feedback);\n 8001eb4:\t4b3a \tldr\tr3, [pc, #232]\t; (8001fa0 )\n 8001eb6:\tedc3 7a00 \tvstr\ts15, [r3]\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n 8001eba:\tf000 fa1f \tbl\t80022fc \n 8001ebe:\t4a39 \tldr\tr2, [pc, #228]\t; (8001fa4 )\n\n\t// use the lerp to calculate our buffer output sample\n\tchorus_signal_output = lerp_int16(chorus_buffer, CHORUS_BUFFER_LENGTH,\n\t\t\tchorus_buffer_index_in - (buffer_modulation * (1.0f - delay_pot_filter)) - ((delay_pot_filter) * (CHORUS_BUFFER_LENGTH - 1)));\n 8001ec0:\t882b \tldrh\tr3, [r5, #0]\n\tdelay_pot_filter = dynamic_smooth_tick(&smooth_delay, delay_pot);\n 8001ec2:\ted82 0a00 \tvstr\ts0, [r2]\n\t\t\tchorus_buffer_index_in - (buffer_modulation * (1.0f - delay_pot_filter)) - ((delay_pot_filter) * (CHORUS_BUFFER_LENGTH - 1)));\n 8001ec6:\tedd2 7a00 \tvldr\ts15, [r2]\n 8001eca:\tee06 3a90 \tvmov\ts13, r3\n 8001ece:\teeb7 7a00 \tvmov.f32\ts14, #112\t; 0x3f800000 1.0\n 8001ed2:\tee77 7ac7 \tvsub.f32\ts15, s15, s14\n 8001ed6:\teeb8 0ae6 \tvcvt.f32.s32\ts0, s13\n 8001eda:\tedd4 6a00 \tvldr\ts13, [r4]\n 8001ede:\ted92 7a00 \tvldr\ts14, [r2]\n 8001ee2:\teea7 0aa6 \tvfma.f32\ts0, s15, s13\n\tchorus_signal_output = lerp_int16(chorus_buffer, CHORUS_BUFFER_LENGTH,\n 8001ee6:\tf643 2198 \tmovw\tr1, #15000\t; 0x3a98\n 8001eea:\t4638 \tmov\tr0, r7\n 8001eec:\teddf 7a2e \tvldr\ts15, [pc, #184]\t; 8001fa8 \n 8001ef0:\teea7 0a67 \tvfms.f32\ts0, s14, s15\n 8001ef4:\tf000 fa74 \tbl\t80023e0 \n\n\t// clip\n\tif (chorus_signal_output > 2047.0f) {\n 8001ef8:\teddf 7a2c \tvldr\ts15, [pc, #176]\t; 8001fac \n 8001efc:\teeb4 0ae7 \tvcmpe.f32\ts0, s15\n 8001f00:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8001f04:\tdd16 \tble.n\t8001f34 \n\t\tchorus_signal_output = 2047.0f;\n 8001f06:\t4b2a \tldr\tr3, [pc, #168]\t; (8001fb0 )\n 8001f08:\teeb0 0a67 \tvmov.f32\ts0, s15\n 8001f0c:\tedc3 7a00 \tvstr\ts15, [r3]\n#ifdef NO_FB_FILTER\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n#endif\n\n\t//check for max\n\tif (chorus_signal_output > max_sig) {\n 8001f10:\t4b28 \tldr\tr3, [pc, #160]\t; (8001fb4 )\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n 8001f12:\t4a29 \tldr\tr2, [pc, #164]\t; (8001fb8 )\n\tif (chorus_signal_output > max_sig) {\n 8001f14:\ted93 7a00 \tvldr\ts14, [r3]\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n 8001f18:\tedd2 7a00 \tvldr\ts15, [r2]\n\tif (chorus_signal_output > max_sig) {\n 8001f1c:\teeb4 7ac0 \tvcmpe.f32\ts14, s0\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n 8001f20:\tee60 7a67 \tvnmul.f32\ts15, s0, s15\n\tif (chorus_signal_output > max_sig) {\n 8001f24:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\tfeedback = chorus_signal_output * (feedback_pot * -1.0f);\n 8001f28:\tedc6 7a00 \tvstr\ts15, [r6]\n\t\tmax_sig = chorus_signal_output;\n 8001f2c:\tbf48 \tit\tmi\n 8001f2e:\ted83 0a00 \tvstrmi\ts0, [r3]\n\t}\n\n\treturn chorus_signal_output;\n}\n 8001f32:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n\tif (chorus_signal_output < -2047.0f) {\n 8001f34:\teddf 7a21 \tvldr\ts15, [pc, #132]\t; 8001fbc \n\t\tchorus_signal_output = -2047.0f;\n 8001f38:\t4b1d \tldr\tr3, [pc, #116]\t; (8001fb0 )\n\tif (chorus_signal_output < -2047.0f) {\n 8001f3a:\teeb4 0ae7 \tvcmpe.f32\ts0, s15\n 8001f3e:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\tchorus_signal_output = lerp_int16(chorus_buffer, CHORUS_BUFFER_LENGTH,\n 8001f42:\tbf52 \titee\tpl\n 8001f44:\ted83 0a00 \tvstrpl\ts0, [r3]\n\t\tchorus_signal_output = -2047.0f;\n 8001f48:\teeb0 0a67 \tvmovmi.f32\ts0, s15\n 8001f4c:\tedc3 7a00 \tvstrmi\ts15, [r3]\n 8001f50:\te7de \tb.n\t8001f10 \n 8001f52:\tbf00 \tnop\n 8001f54:\t2000761c \t.word\t0x2000761c\n 8001f58:\t200075c4 \t.word\t0x200075c4\n 8001f5c:\t200075f4 \t.word\t0x200075f4\n 8001f60:\t2000008c \t.word\t0x2000008c\n 8001f64:\t20000094 \t.word\t0x20000094\n 8001f68:\t200075c8 \t.word\t0x200075c8\n 8001f6c:\t2000763c \t.word\t0x2000763c\n 8001f70:\t3f333333 \t.word\t0x3f333333\n 8001f74:\t200075e4 \t.word\t0x200075e4\n 8001f78:\t4727c5ac \t.word\t0x4727c5ac\n 8001f7c:\t200075e0 \t.word\t0x200075e0\n 8001f80:\t3a800000 \t.word\t0x3a800000\n 8001f84:\t20007660 \t.word\t0x20007660\n 8001f88:\t3cf5c28f \t.word\t0x3cf5c28f\n 8001f8c:\t2000765c \t.word\t0x2000765c\n 8001f90:\t200075cc \t.word\t0x200075cc\n 8001f94:\t08006530 \t.word\t0x08006530\n 8001f98:\t2000766c \t.word\t0x2000766c\n 8001f9c:\t200075ec \t.word\t0x200075ec\n 8001fa0:\t20000090 \t.word\t0x20000090\n 8001fa4:\t200075f0 \t.word\t0x200075f0\n 8001fa8:\t466a5c00 \t.word\t0x466a5c00\n 8001fac:\t44ffe000 \t.word\t0x44ffe000\n 8001fb0:\t200075e8 \t.word\t0x200075e8\n 8001fb4:\t20007664 \t.word\t0x20007664\n 8001fb8:\t200075f8 \t.word\t0x200075f8\n 8001fbc:\tc4ffe000 \t.word\t0xc4ffe000\n\n08001fc0 :\n\nvoid chorus_control_tick(chorus_params_typedef *chorus) {\n\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8001fc0:\t4b35 \tldr\tr3, [pc, #212]\t; (8002098 )\n 8001fc2:\t88c1 \tldrh\tr1, [r0, #6]\n 8001fc4:\t4a35 \tldr\tr2, [pc, #212]\t; (800209c )\n 8001fc6:\teddf 6a36 \tvldr\ts13, [pc, #216]\t; 80020a0 \n 8001fca:\ted92 7a00 \tvldr\ts14, [r2]\n 8001fce:\tedd2 7a00 \tvldr\ts15, [r2]\n\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8001fd2:\tf8b0 c004 \tldrh.w\tip, [r0, #4]\n\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8001fd6:\ted9f 5a33 \tvldr\ts10, [pc, #204]\t; 80020a4 \n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8001fda:\teb03 0181 \tadd.w\tr1, r3, r1, lsl #2\n 8001fde:\ted91 6a00 \tvldr\ts12, [r1]\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8001fe2:\t4931 \tldr\tr1, [pc, #196]\t; (80020a8 )\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8001fe4:\tee96 7a26 \tvfnms.f32\ts14, s12, s13\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8001fe8:\teb03 038c \tadd.w\tr3, r3, ip, lsl #2\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8001fec:\tf8b0 c008 \tldrh.w\tip, [r0, #8]\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8001ff0:\teddf 6a2e \tvldr\ts13, [pc, #184]\t; 80020ac \n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8001ff4:\tedd3 5a00 \tvldr\ts11, [r3]\n 8001ff8:\ted9f 6a2d \tvldr\ts12, [pc, #180]\t; 80020b0 \n\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 8001ffc:\t8843 \tldrh\tr3, [r0, #2]\n 8001ffe:\t8800 \tldrh\tr0, [r0, #0]\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8002000:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 8002004:\tf2a3 736c \tsubw\tr3, r3, #1900\t; 0x76c\n\tlfo_rate_pot += ((float_expo_table[chorus->lfo_rate] * 75.0f) - lfo_rate_pot) * 0.03f;\n 8002008:\tedc2 7a00 \tvstr\ts15, [r2]\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 800200c:\tedd1 7a00 \tvldr\ts15, [r1]\n 8002010:\ted91 7a00 \tvldr\ts14, [r1]\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8002014:\t4a27 \tldr\tr2, [pc, #156]\t; (80020b4 )\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8002016:\teed5 7a86 \tvfnms.f32\ts15, s11, s12\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 800201a:\tee05 ca90 \tvmov\ts11, ip\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 800201e:\teea7 7aa6 \tvfma.f32\ts14, s15, s13\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 8002022:\tee07 0a90 \tvmov\ts15, r0\n\tlfo_amt_pot += ((float_expo_table[chorus->lfo_amount] * (CHORUS_BUFFER_LENGTH - 1)) - lfo_amt_pot) * 0.03f;\n 8002026:\ted81 7a00 \tvstr\ts14, [r1]\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 800202a:\tee07 3a10 \tvmov\ts14, r3\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 800202e:\ted92 6a00 \tvldr\ts12, [r2]\n\t}\n\tif (delay_input < 0.0f) {\n\t\tdelay_input = 0.0f;\n\t}\n\n\tdelay_pot += (((delay_input) / 1024.0f) - delay_pot) * 0.01f;\n 8002032:\t4b21 \tldr\tr3, [pc, #132]\t; (80020b8 )\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8002034:\teef8 5ae5 \tvcvt.f32.s32\ts11, s11\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 8002038:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 800203c:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8002040:\tee95 6a85 \tvfnms.f32\ts12, s11, s10\n\tfloat delay_input = chorus->delay + ((chorus->delay_cv - magic_cv_offset) * 0.75f);\n 8002044:\teef6 5a08 \tvmov.f32\ts11, #104\t; 0x3f400000 0.750\n 8002048:\teee7 7a25 \tvfma.f32\ts15, s14, s11\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 800204c:\ted92 7a00 \tvldr\ts14, [r2]\n\tdelay_pot += (((delay_input) / 1024.0f) - delay_pot) * 0.01f;\n 8002050:\teddf 5a1a \tvldr\ts11, [pc, #104]\t; 80020bc \n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8002054:\teea6 7a26 \tvfma.f32\ts14, s12, s13\n\tdelay_pot += (((delay_input) / 1024.0f) - delay_pot) * 0.01f;\n 8002058:\teef4 7ae5 \tvcmpe.f32\ts15, s11\n 800205c:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8002060:\tbf88 \tit\thi\n 8002062:\teef0 7a65 \tvmovhi.f32\ts15, s11\n\tfeedback_pot += ((chorus->feedback / 1024.0f) - feedback_pot) * 0.03f;\n 8002066:\ted82 7a00 \tvstr\ts14, [r2]\n\tdelay_pot += (((delay_input) / 1024.0f) - delay_pot) * 0.01f;\n 800206a:\teddf 6a15 \tvldr\ts13, [pc, #84]\t; 80020c0 \n 800206e:\ted93 7a00 \tvldr\ts14, [r3]\n 8002072:\teef5 7ac0 \tvcmpe.f32\ts15, #0.0\n 8002076:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800207a:\tbfb8 \tit\tlt\n 800207c:\teef0 7a66 \tvmovlt.f32\ts15, s13\n 8002080:\tee97 7a85 \tvfnms.f32\ts14, s15, s10\n 8002084:\teddf 6a0f \tvldr\ts13, [pc, #60]\t; 80020c4 \n 8002088:\tedd3 7a00 \tvldr\ts15, [r3]\n 800208c:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n 8002090:\tedc3 7a00 \tvstr\ts15, [r3]\n\n}\n 8002094:\t4770 \tbx\tlr\n 8002096:\tbf00 \tnop\n 8002098:\t08006d30 \t.word\t0x08006d30\n 800209c:\t20007660 \t.word\t0x20007660\n 80020a0:\t42960000 \t.word\t0x42960000\n 80020a4:\t3a800000 \t.word\t0x3a800000\n 80020a8:\t2000765c \t.word\t0x2000765c\n 80020ac:\t3cf5c28f \t.word\t0x3cf5c28f\n 80020b0:\t466a5c00 \t.word\t0x466a5c00\n 80020b4:\t200075f8 \t.word\t0x200075f8\n 80020b8:\t200075ec \t.word\t0x200075ec\n 80020bc:\t447fc000 \t.word\t0x447fc000\n 80020c0:\t00000000 \t.word\t0x00000000\n 80020c4:\t3c23d70a \t.word\t0x3c23d70a\n\n080020c8 :\n\nvoid chorus_init() {\n 80020c8:\tb508 \tpush\t{r3, lr}\n\tdynamic_smooth_init(&smooth_delay, 0.05f, 0.5f);\n 80020ca:\ted9f 0a0f \tvldr\ts0, [pc, #60]\t; 8002108 \n 80020ce:\t480f \tldr\tr0, [pc, #60]\t; (800210c )\n 80020d0:\teef6 0a00 \tvmov.f32\ts1, #96\t; 0x3f000000 0.5\n 80020d4:\tf000 f8de \tbl\t8002294 \n\n\tsvf_init(&input_lowpass, LP_INPUT_CUTOFF, 0.707f);\n 80020d8:\teddf 0a0d \tvldr\ts1, [pc, #52]\t; 8002110 \n 80020dc:\ted9f 0a0d \tvldr\ts0, [pc, #52]\t; 8002114 \n 80020e0:\t480d \tldr\tr0, [pc, #52]\t; (8002118 )\n 80020e2:\tf7ff fe2f \tbl\t8001d44 \n\tsvf_init(&input_highpass, HP_INPUT_CUTOFF, 1.5f);\n 80020e6:\ted9f 0a0d \tvldr\ts0, [pc, #52]\t; 800211c \n 80020ea:\t480d \tldr\tr0, [pc, #52]\t; (8002120 )\n 80020ec:\teef7 0a08 \tvmov.f32\ts1, #120\t; 0x3fc00000 1.5\n 80020f0:\tf7ff fe28 \tbl\t8001d44 \n\tsvf_init(&feedback_svf, FB_SVF_CUTOFF, 1.0f);\n}\n 80020f4:\te8bd 4008 \tldmia.w\tsp!, {r3, lr}\n\tsvf_init(&feedback_svf, FB_SVF_CUTOFF, 1.0f);\n 80020f8:\ted9f 0a0a \tvldr\ts0, [pc, #40]\t; 8002124 \n 80020fc:\t480a \tldr\tr0, [pc, #40]\t; (8002128 )\n 80020fe:\teef7 0a00 \tvmov.f32\ts1, #112\t; 0x3f800000 1.0\n 8002102:\tf7ff be1f \tb.w\t8001d44 \n 8002106:\tbf00 \tnop\n 8002108:\t3d4ccccd \t.word\t0x3d4ccccd\n 800210c:\t2000766c \t.word\t0x2000766c\n 8002110:\t3f34fdf4 \t.word\t0x3f34fdf4\n 8002114:\t45fa0000 \t.word\t0x45fa0000\n 8002118:\t2000763c \t.word\t0x2000763c\n 800211c:\t43160000 \t.word\t0x43160000\n 8002120:\t2000761c \t.word\t0x2000761c\n 8002124:\t459c4000 \t.word\t0x459c4000\n 8002128:\t200075fc \t.word\t0x200075fc\n\n0800212c :\n\nDAC_HandleTypeDef hdac1;\n\n/* DAC1 init function */\nvoid MX_DAC1_Init(void)\n{\n 800212c:\tb500 \tpush\t{lr}\n 800212e:\tb08d \tsub\tsp, #52\t; 0x34\n\n /* USER CODE BEGIN DAC1_Init 0 */\n\n /* USER CODE END DAC1_Init 0 */\n\n DAC_ChannelConfTypeDef sConfig = {0};\n 8002130:\t2230 \tmovs\tr2, #48\t; 0x30\n 8002132:\t2100 \tmovs\tr1, #0\n 8002134:\t4668 \tmov\tr0, sp\n 8002136:\tf004 f963 \tbl\t8006400 \n /* USER CODE BEGIN DAC1_Init 1 */\n\n /* USER CODE END DAC1_Init 1 */\n /** DAC Initialization\n */\n hdac1.Instance = DAC1;\n 800213a:\t4815 \tldr\tr0, [pc, #84]\t; (8002190 )\n 800213c:\t4b15 \tldr\tr3, [pc, #84]\t; (8002194 )\n 800213e:\t6003 \tstr\tr3, [r0, #0]\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\n 8002140:\tf001 fa7c \tbl\t800363c \n 8002144:\tb9c8 \tcbnz\tr0, 800217a \n {\n Error_Handler();\n }\n /** DAC channel OUT1 config\n */\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 8002146:\t2102 \tmovs\tr1, #2\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8002148:\t2200 \tmovs\tr2, #0\n sConfig.DAC_SignedFormat = DISABLE;\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\n 800214a:\t2301 \tmovs\tr3, #1\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 800214c:\t9100 \tstr\tr1, [sp, #0]\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 800214e:\t4810 \tldr\tr0, [pc, #64]\t; (8002190 )\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8002150:\tf8ad 2004 \tstrh.w\tr2, [sp, #4]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8002154:\t4669 \tmov\tr1, sp\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\n 8002156:\te9cd 2202 \tstrd\tr2, r2, [sp, #8]\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\n 800215a:\te9cd 2204 \tstrd\tr2, r2, [sp, #16]\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\n 800215e:\t9306 \tstr\tr3, [sp, #24]\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\n 8002160:\t9207 \tstr\tr2, [sp, #28]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8002162:\tf001 facf \tbl\t8003704 \n 8002166:\tb980 \tcbnz\tr0, 800218a \n {\n Error_Handler();\n }\n /** DAC channel OUT2 config\n */\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\n 8002168:\t4809 \tldr\tr0, [pc, #36]\t; (8002190 )\n 800216a:\t2210 \tmovs\tr2, #16\n 800216c:\t4669 \tmov\tr1, sp\n 800216e:\tf001 fac9 \tbl\t8003704 \n 8002172:\tb928 \tcbnz\tr0, 8002180 \n }\n /* USER CODE BEGIN DAC1_Init 2 */\n\n /* USER CODE END DAC1_Init 2 */\n\n}\n 8002174:\tb00d \tadd\tsp, #52\t; 0x34\n 8002176:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 800217a:\tf000 fa27 \tbl\t80025cc \n 800217e:\te7e2 \tb.n\t8002146 \n Error_Handler();\n 8002180:\tf000 fa24 \tbl\t80025cc \n}\n 8002184:\tb00d \tadd\tsp, #52\t; 0x34\n 8002186:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 800218a:\tf000 fa1f \tbl\t80025cc \n 800218e:\te7eb \tb.n\t8002168 \n 8002190:\t20007960 \t.word\t0x20007960\n 8002194:\t50000800 \t.word\t0x50000800\n\n08002198 :\n\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\n{\n 8002198:\tb500 \tpush\t{lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n if(dacHandle->Instance==DAC1)\n 800219a:\t4a1b \tldr\tr2, [pc, #108]\t; (8002208 )\n 800219c:\t6801 \tldr\tr1, [r0, #0]\n{\n 800219e:\tb089 \tsub\tsp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 80021a0:\t2300 \tmovs\tr3, #0\n if(dacHandle->Instance==DAC1)\n 80021a2:\t4291 \tcmp\tr1, r2\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 80021a4:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 80021a8:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 80021ac:\t9306 \tstr\tr3, [sp, #24]\n if(dacHandle->Instance==DAC1)\n 80021ae:\td002 \tbeq.n\t80021b6 \n\n /* USER CODE BEGIN DAC1_MspInit 1 */\n\n /* USER CODE END DAC1_MspInit 1 */\n }\n}\n 80021b0:\tb009 \tadd\tsp, #36\t; 0x24\n 80021b2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_DAC1_CLK_ENABLE();\n 80021b6:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 80021ba:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 80021be:\ted9f 7b10 \tvldr\td7, [pc, #64]\t; 8002200 \n __HAL_RCC_DAC1_CLK_ENABLE();\n 80021c2:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80021c4:\tf442 3280 \torr.w\tr2, r2, #65536\t; 0x10000\n 80021c8:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80021ca:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80021cc:\tf402 3280 \tand.w\tr2, r2, #65536\t; 0x10000\n 80021d0:\t9200 \tstr\tr2, [sp, #0]\n 80021d2:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80021d4:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80021d6:\tf042 0201 \torr.w\tr2, r2, #1\n 80021da:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80021dc:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80021de:\tf003 0301 \tand.w\tr3, r3, #1\n 80021e2:\t9301 \tstr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80021e4:\ta902 \tadd\tr1, sp, #8\n 80021e6:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 80021ea:\ted8d 7b02 \tvstr\td7, [sp, #8]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80021ee:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80021f0:\tf001 fcb2 \tbl\t8003b58 \n}\n 80021f4:\tb009 \tadd\tsp, #36\t; 0x24\n 80021f6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80021fa:\tbf00 \tnop\n 80021fc:\tf3af 8000 \tnop.w\n 8002200:\t00000030 \t.word\t0x00000030\n 8002204:\t00000003 \t.word\t0x00000003\n 8002208:\t50000800 \t.word\t0x50000800\n\n0800220c :\n }\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid DAC_Start() {\n 800220c:\tb510 \tpush\t{r4, lr}\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\n 800220e:\t4c0c \tldr\tr4, [pc, #48]\t; (8002240 )\n 8002210:\t2100 \tmovs\tr1, #0\n 8002212:\t4620 \tmov\tr0, r4\n 8002214:\tf001 fa28 \tbl\t8003668 \n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\n 8002218:\t2110 \tmovs\tr1, #16\n 800221a:\t4620 \tmov\tr0, r4\n 800221c:\tf001 fa24 \tbl\t8003668 \n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\n 8002220:\t2200 \tmovs\tr2, #0\n 8002222:\t4611 \tmov\tr1, r2\n 8002224:\tf240 73ff \tmovw\tr3, #2047\t; 0x7ff\n 8002228:\t4620 \tmov\tr0, r4\n 800222a:\tf001 fa53 \tbl\t80036d4 \n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\n 800222e:\t4620 \tmov\tr0, r4\n 8002230:\tf240 73ff \tmovw\tr3, #2047\t; 0x7ff\n}\n 8002234:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\n 8002238:\t2200 \tmovs\tr2, #0\n 800223a:\t2110 \tmovs\tr1, #16\n 800223c:\tf001 ba4a \tb.w\t80036d4 \n 8002240:\t20007960 \t.word\t0x20007960\n\n08002244 :\n */\nvoid MX_DMA_Init(void)\n{\n\n /* DMA controller clock enable */\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8002244:\t4b12 \tldr\tr3, [pc, #72]\t; (8002290 )\n{\n 8002246:\tb510 \tpush\t{r4, lr}\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8002248:\t6c98 \tldr\tr0, [r3, #72]\t; 0x48\n 800224a:\tf040 0004 \torr.w\tr0, r0, #4\n 800224e:\t6498 \tstr\tr0, [r3, #72]\t; 0x48\n 8002250:\t6c9c \tldr\tr4, [r3, #72]\t; 0x48\n{\n 8002252:\tb082 \tsub\tsp, #8\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8002254:\tf004 0404 \tand.w\tr4, r4, #4\n 8002258:\t9400 \tstr\tr4, [sp, #0]\n 800225a:\t9c00 \tldr\tr4, [sp, #0]\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800225c:\t6c9c \tldr\tr4, [r3, #72]\t; 0x48\n\n /* DMA interrupt init */\n /* DMA1_Channel1_IRQn interrupt configuration */\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 800225e:\t2101 \tmovs\tr1, #1\n __HAL_RCC_DMA1_CLK_ENABLE();\n 8002260:\t430c \torrs\tr4, r1\n 8002262:\t649c \tstr\tr4, [r3, #72]\t; 0x48\n 8002264:\t6c9b \tldr\tr3, [r3, #72]\t; 0x48\n 8002266:\t400b \tands\tr3, r1\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 8002268:\t2200 \tmovs\tr2, #0\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800226a:\t9301 \tstr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 800226c:\t200b \tmovs\tr0, #11\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800226e:\t9b01 \tldr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 8002270:\tf001 f97e \tbl\t8003570 \n HAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\n 8002274:\t200b \tmovs\tr0, #11\n 8002276:\tf001 f9b9 \tbl\t80035ec \n /* DMA1_Channel2_IRQn interrupt configuration */\n HAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 2, 0);\n 800227a:\t200c \tmovs\tr0, #12\n 800227c:\t2200 \tmovs\tr2, #0\n 800227e:\t2102 \tmovs\tr1, #2\n 8002280:\tf001 f976 \tbl\t8003570 \n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\n 8002284:\t200c \tmovs\tr0, #12\n\n}\n 8002286:\tb002 \tadd\tsp, #8\n 8002288:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\n 800228c:\tf001 b9ae \tb.w\t80035ec \n 8002290:\t40021000 \t.word\t0x40021000\n\n08002294 :\n\t} else {\n\t\treturn a;\n\t}\n}\n\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n 8002294:\tb510 \tpush\t{r4, lr}\n\tfloat basefreq, wc, gc;\n\n\t//init values\n\tbasefreq = _base;\n\twc = basefreq / DYN_SMOOTH_SAMPLE_RATE;\n\tgc = tan(3.14f * wc);\n 8002296:\teddf 7a18 \tvldr\ts15, [pc, #96]\t; 80022f8 \n 800229a:\tee60 7a27 \tvmul.f32\ts15, s0, s15\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n 800229e:\t4604 \tmov\tr4, r0\n 80022a0:\ted2d 8b02 \tvpush\t{d8}\n\tgc = tan(3.14f * wc);\n 80022a4:\tee17 0a90 \tvmov\tr0, s15\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n 80022a8:\teeb0 8a60 \tvmov.f32\ts16, s1\n\tgc = tan(3.14f * wc);\n 80022ac:\tf7fe f918 \tbl\t80004e0 <__aeabi_f2d>\n 80022b0:\tec41 0b10 \tvmov\td0, r0, r1\n 80022b4:\tf003 f804 \tbl\t80052c0 \n 80022b8:\tec51 0b10 \tvmov\tr0, r1, d0\n 80022bc:\tf7fe fc2a \tbl\t8000b14 <__aeabi_d2f>\n 80022c0:\tee07 0a90 \tvmov\ts15, r0\n\t_smooth->g0 = 2*gc/(1+gc);\n 80022c4:\teeb7 7a00 \tvmov.f32\ts14, #112\t; 0x3f800000 1.0\n 80022c8:\tee37 6aa7 \tvadd.f32\ts12, s15, s15\n 80022cc:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\t_smooth->sense = _sensitivity * 4.0f;\n 80022d0:\teef1 6a00 \tvmov.f32\ts13, #16\t; 0x40800000 4.0\n\t_smooth->g0 = 2*gc/(1+gc);\n 80022d4:\tee86 7a27 \tvdiv.f32\ts14, s12, s15\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n 80022d8:\t2300 \tmovs\tr3, #0\n 80022da:\t60a3 \tstr\tr3, [r4, #8]\n\t_smooth->low2 = 0.0f;\n 80022dc:\t60e3 \tstr\tr3, [r4, #12]\n\t_smooth->low1z = 0.0f;\n 80022de:\t6123 \tstr\tr3, [r4, #16]\n\t_smooth->low2z = 0.0f;\n 80022e0:\t6163 \tstr\tr3, [r4, #20]\n\t_smooth->bandz = 0.0f;\n 80022e2:\t61a3 \tstr\tr3, [r4, #24]\n\t_smooth->out = 0.0f;\n 80022e4:\t61e3 \tstr\tr3, [r4, #28]\n\t_smooth->sense = _sensitivity * 4.0f;\n 80022e6:\tee28 8a26 \tvmul.f32\ts16, s16, s13\n\t_smooth->g0 = 2*gc/(1+gc);\n 80022ea:\ted84 7a00 \tvstr\ts14, [r4]\n\t_smooth->sense = _sensitivity * 4.0f;\n 80022ee:\ted84 8a01 \tvstr\ts16, [r4, #4]\n}\n 80022f2:\tecbd 8b02 \tvpop\t{d8}\n 80022f6:\tbd10 \tpop\t{r4, pc}\n 80022f8:\t38787e24 \t.word\t0x38787e24\n\n080022fc :\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n 80022fc:\tedd0 6a02 \tvldr\ts13, [r0, #8]\n\t_smooth->low2z = _smooth->low2;\n 8002300:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8002304:\ted90 6a01 \tvldr\ts12, [r0, #4]\n 8002308:\ted90 7a00 \tvldr\ts14, [r0]\n\t_smooth->low1z = _smooth->low1;\n 800230c:\tedc0 6a04 \tvstr\ts13, [r0, #16]\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8002310:\tee77 5ae6 \tvsub.f32\ts11, s15, s13\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8002314:\tee30 0a66 \tvsub.f32\ts0, s0, s13\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n 8002318:\teeb0 5ae5 \tvabs.f32\ts10, s11\n 800231c:\teea5 7a06 \tvfma.f32\ts14, s10, s12\n\treturn ((a) < (b) ? a : b);\n 8002320:\teeb7 6a00 \tvmov.f32\ts12, #112\t; 0x3f800000 1.0\n 8002324:\teeb4 7ac6 \tvcmpe.f32\ts14, s12\n 8002328:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800232c:\tbf88 \tit\thi\n 800232e:\teeb0 7a46 \tvmovhi.f32\ts14, s12\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 8002332:\teeb0 6a66 \tvmov.f32\ts12, s13\n 8002336:\teea0 6a07 \tvfma.f32\ts12, s0, s14\n\t_smooth->low2z = _smooth->low2;\n 800233a:\tedc0 7a05 \tvstr\ts15, [r0, #20]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 800233e:\tee76 6a67 \tvsub.f32\ts13, s12, s15\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n 8002342:\tedc0 5a06 \tvstr\ts11, [r0, #24]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 8002346:\teee6 7a87 \tvfma.f32\ts15, s13, s14\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n 800234a:\ted80 6a02 \tvstr\ts12, [r0, #8]\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n 800234e:\teeb0 0a67 \tvmov.f32\ts0, s15\n 8002352:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n\n\treturn _smooth->low2;\n}\n 8002356:\t4770 \tbx\tlr\n\n08002358 :\n/* USER CODE END 1 */\n\n/** Configure pins\n*/\nvoid MX_GPIO_Init(void)\n{\n 8002358:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800235a:\t2400 \tmovs\tr4, #0\n{\n 800235c:\tb089 \tsub\tsp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800235e:\te9cd 4402 \tstrd\tr4, r4, [sp, #8]\n 8002362:\te9cd 4404 \tstrd\tr4, r4, [sp, #16]\n\n /* GPIO Ports Clock Enable */\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8002366:\t4b1c \tldr\tr3, [pc, #112]\t; (80023d8 )\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8002368:\t9406 \tstr\tr4, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800236a:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n\n /*Configure GPIO pin Output Level */\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n\n /*Configure GPIO pin Output Level */\n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\n 800236c:\t4d1b \tldr\tr5, [pc, #108]\t; (80023dc )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800236e:\tf041 0101 \torr.w\tr1, r1, #1\n 8002372:\t64d9 \tstr\tr1, [r3, #76]\t; 0x4c\n 8002374:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n 8002376:\tf001 0101 \tand.w\tr1, r1, #1\n 800237a:\t9100 \tstr\tr1, [sp, #0]\n 800237c:\t9900 \tldr\tr1, [sp, #0]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 800237e:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n 8002380:\tf041 0102 \torr.w\tr1, r1, #2\n 8002384:\t64d9 \tstr\tr1, [r3, #76]\t; 0x4c\n 8002386:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8002388:\tf003 0302 \tand.w\tr3, r3, #2\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 800238c:\t4622 \tmov\tr2, r4\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 800238e:\t9301 \tstr\tr3, [sp, #4]\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 8002390:\t21c0 \tmovs\tr1, #192\t; 0xc0\n 8002392:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 8002396:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 8002398:\tf001 fcd8 \tbl\t8003d4c \n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\n 800239c:\t4622 \tmov\tr2, r4\n 800239e:\t4628 \tmov\tr0, r5\n 80023a0:\t2101 \tmovs\tr1, #1\n 80023a2:\tf001 fcd3 \tbl\t8003d4c \n\n /*Configure GPIO pins : PAPin PAPin */\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80023a6:\t2600 \tmovs\tr6, #0\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80023a8:\ta902 \tadd\tr1, sp, #8\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80023aa:\t22c0 \tmovs\tr2, #192\t; 0xc0\n 80023ac:\t2301 \tmovs\tr3, #1\n 80023ae:\t2700 \tmovs\tr7, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80023b0:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80023b4:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n 80023b8:\te9cd 6704 \tstrd\tr6, r7, [sp, #16]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80023bc:\tf001 fbcc \tbl\t8003b58 \n\n /*Configure GPIO pin : PtPin */\n GPIO_InitStruct.Pin = MUX_A_Pin;\n 80023c0:\t2201 \tmovs\tr2, #1\n 80023c2:\t2301 \tmovs\tr3, #1\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\n 80023c4:\ta902 \tadd\tr1, sp, #8\n 80023c6:\t4628 \tmov\tr0, r5\n GPIO_InitStruct.Pin = MUX_A_Pin;\n 80023c8:\te9cd 6704 \tstrd\tr6, r7, [sp, #16]\n 80023cc:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\n 80023d0:\tf001 fbc2 \tbl\t8003b58 \n\n}\n 80023d4:\tb009 \tadd\tsp, #36\t; 0x24\n 80023d6:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 80023d8:\t40021000 \t.word\t0x40021000\n 80023dc:\t48000400 \t.word\t0x48000400\n\n080023e0 :\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position) {\n\tuint16_t integer_part;\n\tfloat float_part;\n\tint16_t this_sample, next_sample;\n\n\tif (position < 0.0f) {\n 80023e0:\teeb5 0ac0 \tvcmpe.f32\ts0, #0.0\n 80023e4:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position) {\n 80023e8:\tb500 \tpush\t{lr}\n\tif (position < 0.0f) {\n 80023ea:\td505 \tbpl.n\t80023f8 \n\t\tposition += _bufsize;\n 80023ec:\tee07 1a90 \tvmov\ts15, r1\n 80023f0:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 80023f4:\tee30 0a27 \tvadd.f32\ts0, s0, s15\n\t}\n\n\tif (position > (_bufsize - 1)) {\n 80023f8:\tf101 3cff \tadd.w\tip, r1, #4294967295\t; 0xffffffff\n 80023fc:\tee07 ca90 \tvmov\ts15, ip\n 8002400:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8002404:\teef4 7ac0 \tvcmpe.f32\ts15, s0\n 8002408:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800240c:\td505 \tbpl.n\t800241a \n\t\tposition -= _bufsize;\n 800240e:\tee07 1a90 \tvmov\ts15, r1\n 8002412:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8002416:\tee30 0a67 \tvsub.f32\ts0, s0, s15\n\t}\n\n\tinteger_part = (uint16_t) (position);\n 800241a:\teefc 7ac0 \tvcvt.u32.f32\ts15, s0\n 800241e:\tee17 3a90 \tvmov\tr3, s15\n 8002422:\tb29b \tuxth\tr3, r3\n\tfloat_part = position - integer_part;\n 8002424:\tee07 3a90 \tvmov\ts15, r3\n 8002428:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tthis_sample = _buf[integer_part];\n\tif (integer_part < (_bufsize - 1)) {\n 800242c:\t459c \tcmp\tip, r3\n\tfloat_part = position - integer_part;\n 800242e:\tee70 7a67 \tvsub.f32\ts15, s0, s15\n\tthis_sample = _buf[integer_part];\n 8002432:\tf930 2013 \tldrsh.w\tr2, [r0, r3, lsl #1]\n 8002436:\tea4f 0e43 \tmov.w\tlr, r3, lsl #1\n\tif (integer_part < (_bufsize - 1)) {\n 800243a:\tdd0f \tble.n\t800245c \n\t\tnext_sample = _buf[integer_part + 1];\n 800243c:\t4470 \tadd\tr0, lr\n 800243e:\tf9b0 3002 \tldrsh.w\tr3, [r0, #2]\n\t} else {\n\t\tnext_sample = _buf[(integer_part + 1) - _bufsize];\n\t}\n\n\treturn (((next_sample - this_sample) * float_part) + this_sample);\n 8002442:\t1a9b \tsubs\tr3, r3, r2\n 8002444:\tee07 3a10 \tvmov\ts14, r3\n 8002448:\tee06 2a90 \tvmov\ts13, r2\n 800244c:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 8002450:\teeb8 0ae6 \tvcvt.f32.s32\ts0, s13\n}\n 8002454:\teea7 0a27 \tvfma.f32\ts0, s14, s15\n 8002458:\tf85d fb04 \tldr.w\tpc, [sp], #4\n\t\tnext_sample = _buf[(integer_part + 1) - _bufsize];\n 800245c:\t3301 \tadds\tr3, #1\n 800245e:\t1a59 \tsubs\tr1, r3, r1\n 8002460:\tf930 3011 \tldrsh.w\tr3, [r0, r1, lsl #1]\n 8002464:\te7ed \tb.n\t8002442 \n 8002466:\tbf00 \tnop\n\n08002468 <_Z18SystemClock_Configv>:\n/**\n * @brief System Clock Configuration\n * @retval None\n */\nvoid SystemClock_Config(void)\n{\n 8002468:\tb510 \tpush\t{r4, lr}\n 800246a:\tb094 \tsub\tsp, #80\t; 0x50\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\n 800246c:\t2238 \tmovs\tr2, #56\t; 0x38\n 800246e:\t2100 \tmovs\tr1, #0\n 8002470:\ta806 \tadd\tr0, sp, #24\n 8002472:\tf003 ffc5 \tbl\t8006400 \n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 8002476:\t2300 \tmovs\tr3, #0\n\n /** Configure the main internal regulator output voltage\n */\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 8002478:\tf44f 7000 \tmov.w\tr0, #512\t; 0x200\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 800247c:\te9cd 3300 \tstrd\tr3, r3, [sp]\n 8002480:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 8002484:\t9304 \tstr\tr3, [sp, #16]\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 8002486:\tf001 fc67 \tbl\t8003d58 \n /** Initializes the RCC Oscillators according to the specified parameters\n * in the RCC_OscInitTypeDef structure.\n */\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\n 800248a:\tf44f 7280 \tmov.w\tr2, #256\t; 0x100\n 800248e:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 8002490:\t2240 \tmovs\tr2, #64\t; 0x40\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\n 8002492:\t2401 \tmovs\tr4, #1\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 8002494:\t920a \tstr\tr2, [sp, #40]\t; 0x28\n RCC_OscInitStruct.PLL.PLLN = 12;\n 8002496:\t220c \tmovs\tr2, #12\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 8002498:\t2302 \tmovs\tr3, #2\n RCC_OscInitStruct.PLL.PLLN = 12;\n 800249a:\te9cd 420f \tstrd\tr4, r2, [sp, #60]\t; 0x3c\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 800249e:\ta806 \tadd\tr0, sp, #24\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n 80024a0:\t2204 \tmovs\tr2, #4\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\n 80024a2:\te9cd 330d \tstrd\tr3, r3, [sp, #52]\t; 0x34\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\n 80024a6:\te9cd 3311 \tstrd\tr3, r3, [sp, #68]\t; 0x44\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 80024aa:\t9306 \tstr\tr3, [sp, #24]\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n 80024ac:\t9213 \tstr\tr2, [sp, #76]\t; 0x4c\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 80024ae:\tf001 fcd1 \tbl\t8003e54 \n 80024b2:\tb108 \tcbz\tr0, 80024b8 <_Z18SystemClock_Configv+0x50>\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\n Can only be executed in Privileged modes.\n */\n__STATIC_FORCEINLINE void __disable_irq(void)\n{\n __ASM volatile (\"cpsid i\" : : : \"memory\");\n 80024b4:\tb672 \tcpsid\ti\nvoid Error_Handler(void)\n{\n /* USER CODE BEGIN Error_Handler_Debug */\n\t/* User can add his own implementation to report the HAL error return state */\n\t__disable_irq();\n\twhile (1) {\n 80024b6:\te7fe \tb.n\t80024b6 <_Z18SystemClock_Configv+0x4e>\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 80024b8:\ted9f 7b09 \tvldr\td7, [pc, #36]\t; 80024e0 <_Z18SystemClock_Configv+0x78>\n 80024bc:\ted8d 7b00 \tvstr\td7, [sp]\n 80024c0:\ted9f 7b09 \tvldr\td7, [pc, #36]\t; 80024e8 <_Z18SystemClock_Configv+0x80>\n 80024c4:\t4603 \tmov\tr3, r0\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 80024c6:\t4621 \tmov\tr1, r4\n 80024c8:\t4668 \tmov\tr0, sp\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 80024ca:\ted8d 7b02 \tvstr\td7, [sp, #8]\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\n 80024ce:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 80024d0:\tf001 ff44 \tbl\t800435c \n 80024d4:\tb108 \tcbz\tr0, 80024da <_Z18SystemClock_Configv+0x72>\n 80024d6:\tb672 \tcpsid\ti\n\twhile (1) {\n 80024d8:\te7fe \tb.n\t80024d8 <_Z18SystemClock_Configv+0x70>\n}\n 80024da:\tb014 \tadd\tsp, #80\t; 0x50\n 80024dc:\tbd10 \tpop\t{r4, pc}\n 80024de:\tbf00 \tnop\n 80024e0:\t0000000f \t.word\t0x0000000f\n 80024e4:\t00000003 \t.word\t0x00000003\n\t...\n\n080024f0
:\n{\n 80024f0:\tb508 \tpush\t{r3, lr}\n HAL_Init();\n 80024f2:\tf000 fb1f \tbl\t8002b34 \n SystemClock_Config();\n 80024f6:\tf7ff ffb7 \tbl\t8002468 <_Z18SystemClock_Configv>\n MX_GPIO_Init();\n 80024fa:\tf7ff ff2d \tbl\t8002358 \n MX_DMA_Init();\n 80024fe:\tf7ff fea1 \tbl\t8002244 \n MX_ADC1_Init();\n 8002502:\tf7ff fac5 \tbl\t8001a90 \n MX_ADC2_Init();\n 8002506:\tf7ff fb17 \tbl\t8001b38 \n MX_DAC1_Init();\n 800250a:\tf7ff fe0f \tbl\t800212c \n MX_TIM2_Init();\n 800250e:\tf000 f9ef \tbl\t80028f0 \n MX_TIM1_Init();\n 8002512:\tf000 f941 \tbl\t8002798 \n MX_TIM3_Init();\n 8002516:\tf000 fa25 \tbl\t8002964 \n\tDAC_Start();\n 800251a:\tf7ff fe77 \tbl\t800220c \n\tADC1_Start();\n 800251e:\tf7ff fbfd \tbl\t8001d1c \n\tADC2_Start();\n 8002522:\tf7ff fc05 \tbl\t8001d30 \n\tTIM1_Start();\n 8002526:\tf000 faa3 \tbl\t8002a70 \n\tTIM2_Start();\n 800252a:\tf000 faa7 \tbl\t8002a7c \n\tTIM3_Start();\n 800252e:\tf000 faab \tbl\t8002a88 \n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 8002532:\t4908 \tldr\tr1, [pc, #32]\t; (8002554 )\n\tDWT->CYCCNT = 0;\n 8002534:\t4b08 \tldr\tr3, [pc, #32]\t; (8002558 )\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 8002536:\tf8d1 20fc \tldr.w\tr2, [r1, #252]\t; 0xfc\n\tDWT->CYCCNT = 0;\n 800253a:\t2000 \tmovs\tr0, #0\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 800253c:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 8002540:\tf8c1 20fc \tstr.w\tr2, [r1, #252]\t; 0xfc\n\tDWT->CYCCNT = 0;\n 8002544:\t6058 \tstr\tr0, [r3, #4]\n\tDWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;\n 8002546:\t681a \tldr\tr2, [r3, #0]\n 8002548:\tf042 0201 \torr.w\tr2, r2, #1\n 800254c:\t601a \tstr\tr2, [r3, #0]\n\tchorus_init();\n 800254e:\tf7ff fdbb \tbl\t80020c8 \n\twhile (1) {\n 8002552:\te7fe \tb.n\t8002552 \n 8002554:\te000ed00 \t.word\t0xe000ed00\n 8002558:\te0001000 \t.word\t0xe0001000\n\n0800255c :\n\tif (hadc->Instance == ADC1) {\n 800255c:\t6803 \tldr\tr3, [r0, #0]\n 800255e:\tf1b3 4fa0 \tcmp.w\tr3, #1342177280\t; 0x50000000\n 8002562:\td000 \tbeq.n\t8002566 \n 8002564:\t4770 \tbx\tlr\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc) {\n 8002566:\tb510 \tpush\t{r4, lr}\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\n 8002568:\t4b14 \tldr\tr3, [pc, #80]\t; (80025bc )\n 800256a:\t4c15 \tldr\tr4, [pc, #84]\t; (80025c0 )\n 800256c:\t881a \tldrh\tr2, [r3, #0]\n 800256e:\t7823 \tldrb\tr3, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\n 8002570:\t4814 \tldr\tr0, [pc, #80]\t; (80025c4 )\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\n 8002572:\tb2d9 \tuxtb\tr1, r3\n 8002574:\t3301 \tadds\tr3, #1\n 8002576:\tb2db \tuxtb\tr3, r3\n 8002578:\t7023 \tstrb\tr3, [r4, #0]\n 800257a:\t4b13 \tldr\tr3, [pc, #76]\t; (80025c8 )\n 800257c:\tb292 \tuxth\tr2, r2\n 800257e:\tf823 2011 \tstrh.w\tr2, [r3, r1, lsl #1]\n\t\tif (mux_channel > NUM_ADC1_CHANNELS) {\n 8002582:\t7823 \tldrb\tr3, [r4, #0]\n 8002584:\t2b05 \tcmp\tr3, #5\n\t\t\tmux_channel = 0;\n 8002586:\tbf84 \titt\thi\n 8002588:\t2300 \tmovhi\tr3, #0\n 800258a:\t7023 \tstrbhi\tr3, [r4, #0]\n\t\t\t\t(GPIO_PinState) (mux_channel & 1));\n 800258c:\t7822 \tldrb\tr2, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\n 800258e:\t2101 \tmovs\tr1, #1\n 8002590:\tf002 0201 \tand.w\tr2, r2, #1\n 8002594:\tf001 fbda \tbl\t8003d4c \n\t\t\t\t(GPIO_PinState) ((mux_channel >> 1) & 1));\n 8002598:\t7822 \tldrb\tr2, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_B_GPIO_Port, MUX_B_Pin,\n 800259a:\t2180 \tmovs\tr1, #128\t; 0x80\n 800259c:\tf3c2 0240 \tubfx\tr2, r2, #1, #1\n 80025a0:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 80025a4:\tf001 fbd2 \tbl\t8003d4c \n\t\t\t\t(GPIO_PinState) ((mux_channel >> 2) & 1));\n 80025a8:\t7822 \tldrb\tr2, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\n 80025aa:\t2140 \tmovs\tr1, #64\t; 0x40\n}\n 80025ac:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\n 80025b0:\tf3c2 0280 \tubfx\tr2, r2, #2, #1\n 80025b4:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 80025b8:\tf001 bbc8 \tb.w\t8003d4c \n 80025bc:\t20000086 \t.word\t0x20000086\n 80025c0:\t20007668 \t.word\t0x20007668\n 80025c4:\t48000400 \t.word\t0x48000400\n 80025c8:\t2000007c \t.word\t0x2000007c\n\n080025cc :\n 80025cc:\tb672 \tcpsid\ti\n\twhile (1) {\n 80025ce:\te7fe \tb.n\t80025ce \n\n080025d0 :\n{\n /* USER CODE BEGIN MspInit 0 */\n\n /* USER CODE END MspInit 0 */\n\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80025d0:\t4b0b \tldr\tr3, [pc, #44]\t; (8002600 )\n 80025d2:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n 80025d4:\tf042 0201 \torr.w\tr2, r2, #1\n 80025d8:\t661a \tstr\tr2, [r3, #96]\t; 0x60\n 80025da:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n{\n 80025dc:\tb082 \tsub\tsp, #8\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 80025de:\tf002 0201 \tand.w\tr2, r2, #1\n 80025e2:\t9200 \tstr\tr2, [sp, #0]\n 80025e4:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_PWR_CLK_ENABLE();\n 80025e6:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 80025e8:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 80025ec:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 80025ee:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 80025f0:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 80025f4:\t9301 \tstr\tr3, [sp, #4]\n 80025f6:\t9b01 \tldr\tr3, [sp, #4]\n HAL_PWREx_DisableUCPDDeadBattery();\n\n /* USER CODE BEGIN MspInit 1 */\n\n /* USER CODE END MspInit 1 */\n}\n 80025f8:\tb002 \tadd\tsp, #8\n HAL_PWREx_DisableUCPDDeadBattery();\n 80025fa:\tf001 bc23 \tb.w\t8003e44 \n 80025fe:\tbf00 \tnop\n 8002600:\t40021000 \t.word\t0x40021000\n\n08002604 :\n{\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\n\n /* USER CODE END NonMaskableInt_IRQn 0 */\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\n\twhile (1) {\n 8002604:\te7fe \tb.n\t8002604 \n 8002606:\tbf00 \tnop\n\n08002608 :\nvoid HardFault_Handler(void)\n{\n /* USER CODE BEGIN HardFault_IRQn 0 */\n\n /* USER CODE END HardFault_IRQn 0 */\n while (1)\n 8002608:\te7fe \tb.n\t8002608 \n 800260a:\tbf00 \tnop\n\n0800260c :\nvoid MemManage_Handler(void)\n{\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\n\n /* USER CODE END MemoryManagement_IRQn 0 */\n while (1)\n 800260c:\te7fe \tb.n\t800260c \n 800260e:\tbf00 \tnop\n\n08002610 :\nvoid BusFault_Handler(void)\n{\n /* USER CODE BEGIN BusFault_IRQn 0 */\n\n /* USER CODE END BusFault_IRQn 0 */\n while (1)\n 8002610:\te7fe \tb.n\t8002610 \n 8002612:\tbf00 \tnop\n\n08002614 :\nvoid UsageFault_Handler(void)\n{\n /* USER CODE BEGIN UsageFault_IRQn 0 */\n\n /* USER CODE END UsageFault_IRQn 0 */\n while (1)\n 8002614:\te7fe \tb.n\t8002614 \n 8002616:\tbf00 \tnop\n\n08002618 :\n\n /* USER CODE END SVCall_IRQn 0 */\n /* USER CODE BEGIN SVCall_IRQn 1 */\n\n /* USER CODE END SVCall_IRQn 1 */\n}\n 8002618:\t4770 \tbx\tlr\n 800261a:\tbf00 \tnop\n\n0800261c :\n 800261c:\t4770 \tbx\tlr\n 800261e:\tbf00 \tnop\n\n08002620 :\n 8002620:\t4770 \tbx\tlr\n 8002622:\tbf00 \tnop\n\n08002624 :\nvoid SysTick_Handler(void)\n{\n /* USER CODE BEGIN SysTick_IRQn 0 */\n\n /* USER CODE END SysTick_IRQn 0 */\n HAL_IncTick();\n 8002624:\tf000 ba96 \tb.w\t8002b54 \n\n08002628 :\nvoid DMA1_Channel1_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\n\n /* USER CODE END DMA1_Channel1_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc2);\n 8002628:\t4801 \tldr\tr0, [pc, #4]\t; (8002630 )\n 800262a:\tf001 ba47 \tb.w\t8003abc \n 800262e:\tbf00 \tnop\n 8002630:\t20007900 \t.word\t0x20007900\n\n08002634 :\nvoid DMA1_Channel2_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\n\n /* USER CODE END DMA1_Channel2_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc1);\n 8002634:\t4801 \tldr\tr0, [pc, #4]\t; (800263c )\n 8002636:\tf001 ba41 \tb.w\t8003abc \n 800263a:\tbf00 \tnop\n 800263c:\t200078a0 \t.word\t0x200078a0\n\n08002640 :\n\n/**\n * @brief This function handles TIM2 global interrupt.\n */\nvoid TIM2_IRQHandler(void)\n{\n 8002640:\tb538 \tpush\t{r3, r4, r5, lr}\n /* USER CODE BEGIN TIM2_IRQn 0 */\n\ttim2_tick_end = DWT->CYCCNT;\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8002642:\t4a1d \tldr\tr2, [pc, #116]\t; (80026b8 )\n\ttim2_tick_end = DWT->CYCCNT;\n 8002644:\t4c1d \tldr\tr4, [pc, #116]\t; (80026bc )\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8002646:\t6810 \tldr\tr0, [r2, #0]\n\ttim2_tick_end = DWT->CYCCNT;\n 8002648:\t6863 \tldr\tr3, [r4, #4]\n 800264a:\t4d1d \tldr\tr5, [pc, #116]\t; (80026c0 )\n\ttim2_tick_start = DWT->CYCCNT;\n\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 800264c:\t491d \tldr\tr1, [pc, #116]\t; (80026c4 )\n\ttim2_tick_end = DWT->CYCCNT;\n 800264e:\t602b \tstr\tr3, [r5, #0]\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8002650:\t1a1b \tsubs\tr3, r3, r0\n 8002652:\t481d \tldr\tr0, [pc, #116]\t; (80026c8 )\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8002654:\t6809 \tldr\tr1, [r1, #0]\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8002656:\t6003 \tstr\tr3, [r0, #0]\n\ttim2_tick_start = DWT->CYCCNT;\n 8002658:\t6860 \tldr\tr0, [r4, #4]\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 800265a:\t690b \tldr\tr3, [r1, #16]\n\ttim2_tick_start = DWT->CYCCNT;\n 800265c:\t6010 \tstr\tr0, [r2, #0]\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 800265e:\t07da \tlsls\tr2, r3, #31\n 8002660:\td502 \tbpl.n\t8002668 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\n 8002662:\t68cb \tldr\tr3, [r1, #12]\n 8002664:\t07db \tlsls\tr3, r3, #31\n 8002666:\td400 \tbmi.n\t800266a \n HAL_TIM_IRQHandler(&htim2);\n /* USER CODE BEGIN TIM2_IRQn 1 */\n#endif\n\n /* USER CODE END TIM2_IRQn 1 */\n}\n 8002668:\tbd38 \tpop\t{r3, r4, r5, pc}\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n 800266a:\tf06f 0201 \tmvn.w\tr2, #1\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\n 800266e:\t4b17 \tldr\tr3, [pc, #92]\t; (80026cc )\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n 8002670:\t610a \tstr\tr2, [r1, #16]\n\t\t\tchorus_tick_start = DWT->CYCCNT;\n 8002672:\t6862 \tldr\tr2, [r4, #4]\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\n 8002674:\t881b \tldrh\tr3, [r3, #0]\n\t\t\tchorus_tick_start = DWT->CYCCNT;\n 8002676:\t4d16 \tldr\tr5, [pc, #88]\t; (80026d0 )\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\n 8002678:\tb29b \tuxth\tr3, r3\n 800267a:\tf5a3 6300 \tsub.w\tr3, r3, #2048\t; 0x800\n 800267e:\tee00 3a10 \tvmov\ts0, r3\n 8002682:\teeb8 0ac0 \tvcvt.f32.s32\ts0, s0\n\t\t\tchorus_tick_start = DWT->CYCCNT;\n 8002686:\t602a \tstr\tr2, [r5, #0]\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\n 8002688:\tf7ff fba6 \tbl\t8001dd8 \n 800268c:\teddf 7a11 \tvldr\ts15, [pc, #68]\t; 80026d4 \n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R,\n 8002690:\t4811 \tldr\tr0, [pc, #68]\t; (80026d8 )\n\t\t\t\t\tchorus_tick(ADC2_raw_data - 2048) + 2048);\n 8002692:\tee30 0a27 \tvadd.f32\ts0, s0, s15\n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R,\n 8002696:\t2200 \tmovs\tr2, #0\n 8002698:\teefc 7ac0 \tvcvt.u32.f32\ts15, s0\n 800269c:\t4611 \tmov\tr1, r2\n 800269e:\tee17 3a90 \tvmov\tr3, s15\n 80026a2:\tf001 f817 \tbl\t80036d4 \n\t\t\tchorus_tick_end = DWT->CYCCNT;\n 80026a6:\t6862 \tldr\tr2, [r4, #4]\n\t\t\tchorus_ticks = chorus_tick_end - chorus_tick_start;\n 80026a8:\t682b \tldr\tr3, [r5, #0]\n\t\t\tchorus_tick_end = DWT->CYCCNT;\n 80026aa:\t480c \tldr\tr0, [pc, #48]\t; (80026dc )\n\t\t\tchorus_ticks = chorus_tick_end - chorus_tick_start;\n 80026ac:\t490c \tldr\tr1, [pc, #48]\t; (80026e0 )\n\t\t\tchorus_tick_end = DWT->CYCCNT;\n 80026ae:\t6002 \tstr\tr2, [r0, #0]\n\t\t\tchorus_ticks = chorus_tick_end - chorus_tick_start;\n 80026b0:\t1ad3 \tsubs\tr3, r2, r3\n 80026b2:\t600b \tstr\tr3, [r1, #0]\n}\n 80026b4:\tbd38 \tpop\t{r3, r4, r5, pc}\n 80026b6:\tbf00 \tnop\n 80026b8:\t20007978 \t.word\t0x20007978\n 80026bc:\te0001000 \t.word\t0xe0001000\n 80026c0:\t20007988 \t.word\t0x20007988\n 80026c4:\t20007a24 \t.word\t0x20007a24\n 80026c8:\t20007980 \t.word\t0x20007980\n 80026cc:\t20000088 \t.word\t0x20000088\n 80026d0:\t20007984 \t.word\t0x20007984\n 80026d4:\t45000000 \t.word\t0x45000000\n 80026d8:\t20007960 \t.word\t0x20007960\n 80026dc:\t20007974 \t.word\t0x20007974\n 80026e0:\t2000797c \t.word\t0x2000797c\n\n080026e4 :\n */\nvoid TIM3_IRQHandler(void)\n{\n /* USER CODE BEGIN TIM3_IRQn 0 */\n\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\n 80026e4:\t4b1b \tldr\tr3, [pc, #108]\t; (8002754 )\n 80026e6:\t681b \tldr\tr3, [r3, #0]\n 80026e8:\t691a \tldr\tr2, [r3, #16]\n 80026ea:\t07d1 \tlsls\tr1, r2, #31\n 80026ec:\td502 \tbpl.n\t80026f4 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\n 80026ee:\t68da \tldr\tr2, [r3, #12]\n 80026f0:\t07d2 \tlsls\tr2, r2, #31\n 80026f2:\td400 \tbmi.n\t80026f6 \n 80026f4:\t4770 \tbx\tlr\n{\n 80026f6:\tb500 \tpush\t{lr}\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n\n\t\t\tchorus_params_typedef params;\n\n\t\t\tparams.delay = ADC1_channel_data[DELAY_POT_INDEX] >> 2;\n 80026f8:\t4a17 \tldr\tr2, [pc, #92]\t; (8002758 )\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n 80026fa:\tf06f 0101 \tmvn.w\tr1, #1\n 80026fe:\t6119 \tstr\tr1, [r3, #16]\n\t\t\tparams.delay = ADC1_channel_data[DELAY_POT_INDEX] >> 2;\n 8002700:\tf8b2 c002 \tldrh.w\tip, [r2, #2]\n\t\t\tparams.delay_cv = ADC1_channel_data[CV_INPUT_INDEX];\n 8002704:\tf8b2 e004 \tldrh.w\tlr, [r2, #4]\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX] >> 2;\n 8002708:\t8910 \tldrh\tr0, [r2, #8]\n\t\t\tparams.lfo_rate = ADC1_channel_data[RATE_POT_INDEX] >> 2;\n 800270a:\t88d1 \tldrh\tr1, [r2, #6]\n\t\t\tparams.lfo_amount = ADC1_channel_data[AMT_POT_INDEX] >> 2;\n 800270c:\t8813 \tldrh\tr3, [r2, #0]\n{\n 800270e:\tb085 \tsub\tsp, #20\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX] >> 2;\n 8002710:\tf3c0 008d \tubfx\tr0, r0, #2, #14\n\t\t\tparams.lfo_rate = ADC1_channel_data[RATE_POT_INDEX] >> 2;\n 8002714:\tf3c1 028d \tubfx\tr2, r1, #2, #14\n\t\t\tparams.delay = ADC1_channel_data[DELAY_POT_INDEX] >> 2;\n 8002718:\tf3cc 0c8d \tubfx\tip, ip, #2, #14\n\t\t\tparams.lfo_amount = ADC1_channel_data[AMT_POT_INDEX] >> 2;\n 800271c:\tf3c3 038d \tubfx\tr3, r3, #2, #14\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX] >> 2;\n 8002720:\tf8ad 000c \tstrh.w\tr0, [sp, #12]\n\n\t\t\tchorus_control_tick(¶ms);\n 8002724:\ta801 \tadd\tr0, sp, #4\n\t\t\tparams.lfo_rate = ADC1_channel_data[RATE_POT_INDEX] >> 2;\n 8002726:\tf8ad 200a \tstrh.w\tr2, [sp, #10]\n\t\t\tparams.lfo_amount = ADC1_channel_data[AMT_POT_INDEX] >> 2;\n 800272a:\tf8ad 3008 \tstrh.w\tr3, [sp, #8]\n\t\t\tparams.delay = ADC1_channel_data[DELAY_POT_INDEX] >> 2;\n 800272e:\tf8ad c004 \tstrh.w\tip, [sp, #4]\n\t\t\tparams.delay_cv = ADC1_channel_data[CV_INPUT_INDEX];\n 8002732:\tf8ad e006 \tstrh.w\tlr, [sp, #6]\n\t\t\tchorus_control_tick(¶ms);\n 8002736:\tf7ff fc43 \tbl\t8001fc0 \n\t\t\tTIM1->CCR1 = (uint16_t) chorus_lfo.output;\n 800273a:\t4b08 \tldr\tr3, [pc, #32]\t; (800275c )\n 800273c:\t4a08 \tldr\tr2, [pc, #32]\t; (8002760 )\n 800273e:\tedd3 7a00 \tvldr\ts15, [r3]\n 8002742:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n 8002746:\tee17 3a90 \tvmov\tr3, s15\n 800274a:\tb29b \tuxth\tr3, r3\n 800274c:\t6353 \tstr\tr3, [r2, #52]\t; 0x34\n HAL_TIM_IRQHandler(&htim3);\n /* USER CODE BEGIN TIM3_IRQn 1 */\n#endif\n\n /* USER CODE END TIM3_IRQn 1 */\n}\n 800274e:\tb005 \tadd\tsp, #20\n 8002750:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 8002754:\t2000798c \t.word\t0x2000798c\n 8002758:\t2000007c \t.word\t0x2000007c\n 800275c:\t200075cc \t.word\t0x200075cc\n 8002760:\t40012c00 \t.word\t0x40012c00\n\n08002764 <_getpid>:\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n 8002764:\t2001 \tmovs\tr0, #1\n 8002766:\t4770 \tbx\tlr\n\n08002768 <_kill>:\n\nint _kill(int pid, int sig)\n{\n 8002768:\tb508 \tpush\t{r3, lr}\n\terrno = EINVAL;\n 800276a:\tf003 fe51 \tbl\t8006410 <__errno>\n 800276e:\t2316 \tmovs\tr3, #22\n 8002770:\t6003 \tstr\tr3, [r0, #0]\n\treturn -1;\n}\n 8002772:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 8002776:\tbd08 \tpop\t{r3, pc}\n\n08002778 <_exit>:\n\nvoid _exit (int status)\n{\n 8002778:\tb508 \tpush\t{r3, lr}\n\terrno = EINVAL;\n 800277a:\tf003 fe49 \tbl\t8006410 <__errno>\n 800277e:\t2316 \tmovs\tr3, #22\n 8002780:\t6003 \tstr\tr3, [r0, #0]\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n 8002782:\te7fe \tb.n\t8002782 <_exit+0xa>\n\n08002784 :\n\nvoid SystemInit(void)\n{\n /* FPU settings ------------------------------------------------------------*/\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\n 8002784:\t4a03 \tldr\tr2, [pc, #12]\t; (8002794 )\n 8002786:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 800278a:\tf443 0370 \torr.w\tr3, r3, #15728640\t; 0xf00000\n 800278e:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n\n /* Configure the Vector Table location add offset address ------------------*/\n#if defined(USER_VECT_TAB_ADDRESS)\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\n#endif /* USER_VECT_TAB_ADDRESS */\n}\n 8002792:\t4770 \tbx\tlr\n 8002794:\te000ed00 \t.word\t0xe000ed00\n\n08002798 :\nTIM_HandleTypeDef htim2;\nTIM_HandleTypeDef htim3;\n\n/* TIM1 init function */\nvoid MX_TIM1_Init(void)\n{\n 8002798:\tb530 \tpush\t{r4, r5, lr}\n\n /* USER CODE BEGIN TIM1_Init 0 */\n\n /* USER CODE END TIM1_Init 0 */\n\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 800279a:\t2400 \tmovs\tr4, #0\n{\n 800279c:\tb0a5 \tsub\tsp, #148\t; 0x94\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n TIM_OC_InitTypeDef sConfigOC = {0};\n TIM_BreakDeadTimeConfigTypeDef sBreakDeadTimeConfig = {0};\n 800279e:\t2234 \tmovs\tr2, #52\t; 0x34\n 80027a0:\t4621 \tmov\tr1, r4\n 80027a2:\ta817 \tadd\tr0, sp, #92\t; 0x5c\n\n /* USER CODE BEGIN TIM1_Init 1 */\n\n /* USER CODE END TIM1_Init 1 */\n htim1.Instance = TIM1;\n 80027a4:\t4d50 \tldr\tr5, [pc, #320]\t; (80028e8 )\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 80027a6:\t9406 \tstr\tr4, [sp, #24]\n 80027a8:\te9cd 4407 \tstrd\tr4, r4, [sp, #28]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 80027ac:\te9cd 4403 \tstrd\tr4, r4, [sp, #12]\n TIM_OC_InitTypeDef sConfigOC = {0};\n 80027b0:\te9cd 4411 \tstrd\tr4, r4, [sp, #68]\t; 0x44\n 80027b4:\te9cd 4413 \tstrd\tr4, r4, [sp, #76]\t; 0x4c\n 80027b8:\te9cd 4415 \tstrd\tr4, r4, [sp, #84]\t; 0x54\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 80027bc:\t9402 \tstr\tr4, [sp, #8]\n TIM_OC_InitTypeDef sConfigOC = {0};\n 80027be:\t9410 \tstr\tr4, [sp, #64]\t; 0x40\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 80027c0:\t9409 \tstr\tr4, [sp, #36]\t; 0x24\n TIM_BreakDeadTimeConfigTypeDef sBreakDeadTimeConfig = {0};\n 80027c2:\tf003 fe1d \tbl\t8006400 \n htim1.Init.Prescaler = 200;\n 80027c6:\t4a49 \tldr\tr2, [pc, #292]\t; (80028ec )\n htim1.Init.CounterMode = TIM_COUNTERMODE_UP;\n htim1.Init.Period = 4096;\n htim1.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n htim1.Init.RepetitionCounter = 0;\n htim1.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 80027c8:\t61ac \tstr\tr4, [r5, #24]\n htim1.Init.Prescaler = 200;\n 80027ca:\t23c8 \tmovs\tr3, #200\t; 0xc8\n 80027cc:\te9c5 2300 \tstrd\tr2, r3, [r5]\n if (HAL_TIM_Base_Init(&htim1) != HAL_OK)\n 80027d0:\t4628 \tmov\tr0, r5\n htim1.Init.Period = 4096;\n 80027d2:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n 80027d6:\te9c5 4302 \tstrd\tr4, r3, [r5, #8]\n htim1.Init.RepetitionCounter = 0;\n 80027da:\te9c5 4404 \tstrd\tr4, r4, [r5, #16]\n if (HAL_TIM_Base_Init(&htim1) != HAL_OK)\n 80027de:\tf002 f8cf \tbl\t8004980 \n 80027e2:\t2800 \tcmp\tr0, #0\n 80027e4:\td14e \tbne.n\t8002884 \n {\n Error_Handler();\n }\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 80027e6:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim1, &sClockSourceConfig) != HAL_OK)\n 80027ea:\t483f \tldr\tr0, [pc, #252]\t; (80028e8 )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 80027ec:\t9306 \tstr\tr3, [sp, #24]\n if (HAL_TIM_ConfigClockSource(&htim1, &sClockSourceConfig) != HAL_OK)\n 80027ee:\ta906 \tadd\tr1, sp, #24\n 80027f0:\tf002 fab8 \tbl\t8004d64 \n 80027f4:\t2800 \tcmp\tr0, #0\n 80027f6:\td154 \tbne.n\t80028a2 \n {\n Error_Handler();\n }\n if (HAL_TIM_PWM_Init(&htim1) != HAL_OK)\n 80027f8:\t483b \tldr\tr0, [pc, #236]\t; (80028e8 )\n 80027fa:\tf002 f985 \tbl\t8004b08 \n 80027fe:\t2800 \tcmp\tr0, #0\n 8002800:\td14c \tbne.n\t800289c \n {\n Error_Handler();\n }\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_RESET;\n 8002802:\t2300 \tmovs\tr3, #0\n 8002804:\t2200 \tmovs\tr2, #0\n 8002806:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n sMasterConfig.MasterOutputTrigger2 = TIM_TRGO2_RESET;\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n if (HAL_TIMEx_MasterConfigSynchronization(&htim1, &sMasterConfig) != HAL_OK)\n 800280a:\t4837 \tldr\tr0, [pc, #220]\t; (80028e8 )\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 800280c:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim1, &sMasterConfig) != HAL_OK)\n 800280e:\ta902 \tadd\tr1, sp, #8\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8002810:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim1, &sMasterConfig) != HAL_OK)\n 8002812:\tf002 fcbb \tbl\t800518c \n 8002816:\t2800 \tcmp\tr0, #0\n 8002818:\td13d \tbne.n\t8002896 \n }\n sConfigOC.OCMode = TIM_OCMODE_PWM1;\n sConfigOC.Pulse = 512;\n sConfigOC.OCPolarity = TIM_OCPOLARITY_HIGH;\n sConfigOC.OCNPolarity = TIM_OCNPOLARITY_HIGH;\n sConfigOC.OCFastMode = TIM_OCFAST_DISABLE;\n 800281a:\ted9f 7b31 \tvldr\td7, [pc, #196]\t; 80028e0 \n sConfigOC.OCMode = TIM_OCMODE_PWM1;\n 800281e:\t2360 \tmovs\tr3, #96\t; 0x60\n sConfigOC.OCPolarity = TIM_OCPOLARITY_HIGH;\n 8002820:\t2200 \tmovs\tr2, #0\n sConfigOC.OCMode = TIM_OCMODE_PWM1;\n 8002822:\t9310 \tstr\tr3, [sp, #64]\t; 0x40\n sConfigOC.OCIdleState = TIM_OCIDLESTATE_RESET;\n sConfigOC.OCNIdleState = TIM_OCNIDLESTATE_RESET;\n if (HAL_TIM_PWM_ConfigChannel(&htim1, &sConfigOC, TIM_CHANNEL_1) != HAL_OK)\n 8002824:\t4830 \tldr\tr0, [pc, #192]\t; (80028e8 )\n sConfigOC.OCNPolarity = TIM_OCNPOLARITY_HIGH;\n 8002826:\t9213 \tstr\tr2, [sp, #76]\t; 0x4c\n sConfigOC.Pulse = 512;\n 8002828:\tf44f 7300 \tmov.w\tr3, #512\t; 0x200\n if (HAL_TIM_PWM_ConfigChannel(&htim1, &sConfigOC, TIM_CHANNEL_1) != HAL_OK)\n 800282c:\ta910 \tadd\tr1, sp, #64\t; 0x40\n sConfigOC.OCPolarity = TIM_OCPOLARITY_HIGH;\n 800282e:\te9cd 3211 \tstrd\tr3, r2, [sp, #68]\t; 0x44\n sConfigOC.OCFastMode = TIM_OCFAST_DISABLE;\n 8002832:\ted8d 7b14 \tvstr\td7, [sp, #80]\t; 0x50\n sConfigOC.OCNIdleState = TIM_OCNIDLESTATE_RESET;\n 8002836:\t9216 \tstr\tr2, [sp, #88]\t; 0x58\n if (HAL_TIM_PWM_ConfigChannel(&htim1, &sConfigOC, TIM_CHANNEL_1) != HAL_OK)\n 8002838:\tf002 fba6 \tbl\t8004f88 \n 800283c:\tbb40 \tcbnz\tr0, 8002890 \n {\n Error_Handler();\n }\n sBreakDeadTimeConfig.OffStateRunMode = TIM_OSSR_DISABLE;\n 800283e:\t2300 \tmovs\tr3, #0\n sBreakDeadTimeConfig.OffStateIDLEMode = TIM_OSSI_DISABLE;\n sBreakDeadTimeConfig.LockLevel = TIM_LOCKLEVEL_OFF;\n sBreakDeadTimeConfig.DeadTime = 0;\n sBreakDeadTimeConfig.BreakState = TIM_BREAK_DISABLE;\n sBreakDeadTimeConfig.BreakPolarity = TIM_BREAKPOLARITY_HIGH;\n 8002840:\tf44f 5200 \tmov.w\tr2, #8192\t; 0x2000\n 8002844:\te9cd 321b \tstrd\tr3, r2, [sp, #108]\t; 0x6c\n sBreakDeadTimeConfig.Break2State = TIM_BREAK2_DISABLE;\n sBreakDeadTimeConfig.Break2Polarity = TIM_BREAK2POLARITY_HIGH;\n sBreakDeadTimeConfig.Break2Filter = 0;\n sBreakDeadTimeConfig.Break2AFMode = TIM_BREAK_AFMODE_INPUT;\n sBreakDeadTimeConfig.AutomaticOutput = TIM_AUTOMATICOUTPUT_DISABLE;\n if (HAL_TIMEx_ConfigBreakDeadTime(&htim1, &sBreakDeadTimeConfig) != HAL_OK)\n 8002848:\t4827 \tldr\tr0, [pc, #156]\t; (80028e8 )\n sBreakDeadTimeConfig.AutomaticOutput = TIM_AUTOMATICOUTPUT_DISABLE;\n 800284a:\t9323 \tstr\tr3, [sp, #140]\t; 0x8c\n sBreakDeadTimeConfig.Break2Polarity = TIM_BREAK2POLARITY_HIGH;\n 800284c:\tf04f 7200 \tmov.w\tr2, #33554432\t; 0x2000000\n if (HAL_TIMEx_ConfigBreakDeadTime(&htim1, &sBreakDeadTimeConfig) != HAL_OK)\n 8002850:\ta917 \tadd\tr1, sp, #92\t; 0x5c\n sBreakDeadTimeConfig.OffStateIDLEMode = TIM_OSSI_DISABLE;\n 8002852:\te9cd 3317 \tstrd\tr3, r3, [sp, #92]\t; 0x5c\n sBreakDeadTimeConfig.DeadTime = 0;\n 8002856:\te9cd 3319 \tstrd\tr3, r3, [sp, #100]\t; 0x64\n sBreakDeadTimeConfig.BreakAFMode = TIM_BREAK_AFMODE_INPUT;\n 800285a:\te9cd 331d \tstrd\tr3, r3, [sp, #116]\t; 0x74\n sBreakDeadTimeConfig.Break2Polarity = TIM_BREAK2POLARITY_HIGH;\n 800285e:\te9cd 321f \tstrd\tr3, r2, [sp, #124]\t; 0x7c\n sBreakDeadTimeConfig.Break2AFMode = TIM_BREAK_AFMODE_INPUT;\n 8002862:\te9cd 3321 \tstrd\tr3, r3, [sp, #132]\t; 0x84\n if (HAL_TIMEx_ConfigBreakDeadTime(&htim1, &sBreakDeadTimeConfig) != HAL_OK)\n 8002866:\tf002 fcdb \tbl\t8005220 \n 800286a:\tb970 \tcbnz\tr0, 800288a \n}\nvoid HAL_TIM_MspPostInit(TIM_HandleTypeDef* timHandle)\n{\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n if(timHandle->Instance==TIM1)\n 800286c:\t4a1f \tldr\tr2, [pc, #124]\t; (80028ec )\n 800286e:\t6829 \tldr\tr1, [r5, #0]\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8002870:\t2300 \tmovs\tr3, #0\n if(timHandle->Instance==TIM1)\n 8002872:\t4291 \tcmp\tr1, r2\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8002874:\te9cd 330a \tstrd\tr3, r3, [sp, #40]\t; 0x28\n 8002878:\te9cd 330c \tstrd\tr3, r3, [sp, #48]\t; 0x30\n 800287c:\t930e \tstr\tr3, [sp, #56]\t; 0x38\n if(timHandle->Instance==TIM1)\n 800287e:\td013 \tbeq.n\t80028a8 \n}\n 8002880:\tb025 \tadd\tsp, #148\t; 0x94\n 8002882:\tbd30 \tpop\t{r4, r5, pc}\n Error_Handler();\n 8002884:\tf7ff fea2 \tbl\t80025cc \n 8002888:\te7ad \tb.n\t80027e6 \n Error_Handler();\n 800288a:\tf7ff fe9f \tbl\t80025cc \n 800288e:\te7ed \tb.n\t800286c \n Error_Handler();\n 8002890:\tf7ff fe9c \tbl\t80025cc \n 8002894:\te7d3 \tb.n\t800283e \n Error_Handler();\n 8002896:\tf7ff fe99 \tbl\t80025cc \n 800289a:\te7be \tb.n\t800281a \n Error_Handler();\n 800289c:\tf7ff fe96 \tbl\t80025cc \n 80028a0:\te7af \tb.n\t8002802 \n Error_Handler();\n 80028a2:\tf7ff fe93 \tbl\t80025cc \n 80028a6:\te7a7 \tb.n\t80027f8 \n {\n /* USER CODE BEGIN TIM1_MspPostInit 0 */\n\n /* USER CODE END TIM1_MspPostInit 0 */\n\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80028a8:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 80028ac:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n /**TIM1 GPIO Configuration\n PA8 ------> TIM1_CH1\n */\n GPIO_InitStruct.Pin = GPIO_PIN_8;\n 80028b0:\tf44f 7480 \tmov.w\tr4, #256\t; 0x100\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80028b4:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80028b6:\tf042 0201 \torr.w\tr2, r2, #1\n 80028ba:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80028bc:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80028be:\tf003 0301 \tand.w\tr3, r3, #1\n 80028c2:\t9301 \tstr\tr3, [sp, #4]\n GPIO_InitStruct.Pin = GPIO_PIN_8;\n 80028c4:\t2502 \tmovs\tr5, #2\n GPIO_InitStruct.Mode = GPIO_MODE_AF_PP;\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\n GPIO_InitStruct.Alternate = GPIO_AF6_TIM1;\n 80028c6:\t2306 \tmovs\tr3, #6\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80028c8:\ta90a \tadd\tr1, sp, #40\t; 0x28\n 80028ca:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_8;\n 80028ce:\te9cd 450a \tstrd\tr4, r5, [sp, #40]\t; 0x28\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80028d2:\t9a01 \tldr\tr2, [sp, #4]\n GPIO_InitStruct.Alternate = GPIO_AF6_TIM1;\n 80028d4:\t930e \tstr\tr3, [sp, #56]\t; 0x38\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80028d6:\tf001 f93f \tbl\t8003b58 \n}\n 80028da:\tb025 \tadd\tsp, #148\t; 0x94\n 80028dc:\tbd30 \tpop\t{r4, r5, pc}\n 80028de:\tbf00 \tnop\n\t...\n 80028e8:\t200079d8 \t.word\t0x200079d8\n 80028ec:\t40012c00 \t.word\t0x40012c00\n\n080028f0 :\n{\n 80028f0:\tb500 \tpush\t{lr}\n htim2.Instance = TIM2;\n 80028f2:\t481b \tldr\tr0, [pc, #108]\t; (8002960 )\n{\n 80028f4:\tb089 \tsub\tsp, #36\t; 0x24\n htim2.Instance = TIM2;\n 80028f6:\tf04f 4280 \tmov.w\tr2, #1073741824\t; 0x40000000\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 80028fa:\t2300 \tmovs\tr3, #0\n htim2.Instance = TIM2;\n 80028fc:\t6002 \tstr\tr2, [r0, #0]\n htim2.Init.Period = 960;\n 80028fe:\tf44f 7270 \tmov.w\tr2, #960\t; 0x3c0\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8002902:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 8002906:\te9cd 3306 \tstrd\tr3, r3, [sp, #24]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 800290a:\te9cd 3301 \tstrd\tr3, r3, [sp, #4]\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\n 800290e:\te9c0 3301 \tstrd\tr3, r3, [r0, #4]\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8002912:\te9c0 2303 \tstrd\tr2, r3, [r0, #12]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8002916:\t9303 \tstr\tr3, [sp, #12]\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 8002918:\t6183 \tstr\tr3, [r0, #24]\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\n 800291a:\tf002 f831 \tbl\t8004980 \n 800291e:\tb998 \tcbnz\tr0, 8002948 \n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8002920:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8002924:\t480e \tldr\tr0, [pc, #56]\t; (8002960 )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8002926:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8002928:\ta904 \tadd\tr1, sp, #16\n 800292a:\tf002 fa1b \tbl\t8004d64 \n 800292e:\tb998 \tcbnz\tr0, 8002958 \n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8002930:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8002932:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8002934:\t480a \tldr\tr0, [pc, #40]\t; (8002960 )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8002936:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8002938:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 800293a:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 800293c:\tf002 fc26 \tbl\t800518c \n 8002940:\tb928 \tcbnz\tr0, 800294e \n}\n 8002942:\tb009 \tadd\tsp, #36\t; 0x24\n 8002944:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8002948:\tf7ff fe40 \tbl\t80025cc \n 800294c:\te7e8 \tb.n\t8002920 \n Error_Handler();\n 800294e:\tf7ff fe3d \tbl\t80025cc \n}\n 8002952:\tb009 \tadd\tsp, #36\t; 0x24\n 8002954:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8002958:\tf7ff fe38 \tbl\t80025cc \n 800295c:\te7e8 \tb.n\t8002930 \n 800295e:\tbf00 \tnop\n 8002960:\t20007a24 \t.word\t0x20007a24\n\n08002964 :\n{\n 8002964:\tb500 \tpush\t{lr}\n htim3.Instance = TIM3;\n 8002966:\t481a \tldr\tr0, [pc, #104]\t; (80029d0 )\n 8002968:\t4a1a \tldr\tr2, [pc, #104]\t; (80029d4 )\n 800296a:\t6002 \tstr\tr2, [r0, #0]\n{\n 800296c:\tb089 \tsub\tsp, #36\t; 0x24\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 800296e:\t2300 \tmovs\tr3, #0\n htim3.Init.Period = 6400;\n 8002970:\tf44f 52c8 \tmov.w\tr2, #6400\t; 0x1900\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8002974:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 8002978:\te9cd 3306 \tstrd\tr3, r3, [sp, #24]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 800297c:\te9cd 3301 \tstrd\tr3, r3, [sp, #4]\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\n 8002980:\te9c0 3301 \tstrd\tr3, r3, [r0, #4]\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8002984:\te9c0 2303 \tstrd\tr2, r3, [r0, #12]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8002988:\t9303 \tstr\tr3, [sp, #12]\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 800298a:\t6183 \tstr\tr3, [r0, #24]\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\n 800298c:\tf001 fff8 \tbl\t8004980 \n 8002990:\tb998 \tcbnz\tr0, 80029ba \n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8002992:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 8002996:\t480e \tldr\tr0, [pc, #56]\t; (80029d0 )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8002998:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 800299a:\ta904 \tadd\tr1, sp, #16\n 800299c:\tf002 f9e2 \tbl\t8004d64 \n 80029a0:\tb998 \tcbnz\tr0, 80029ca \n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 80029a2:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 80029a4:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80029a6:\t480a \tldr\tr0, [pc, #40]\t; (80029d0 )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 80029a8:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80029aa:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 80029ac:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 80029ae:\tf002 fbed \tbl\t800518c \n 80029b2:\tb928 \tcbnz\tr0, 80029c0 \n}\n 80029b4:\tb009 \tadd\tsp, #36\t; 0x24\n 80029b6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 80029ba:\tf7ff fe07 \tbl\t80025cc \n 80029be:\te7e8 \tb.n\t8002992 \n Error_Handler();\n 80029c0:\tf7ff fe04 \tbl\t80025cc \n}\n 80029c4:\tb009 \tadd\tsp, #36\t; 0x24\n 80029c6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 80029ca:\tf7ff fdff \tbl\t80025cc \n 80029ce:\te7e8 \tb.n\t80029a2 \n 80029d0:\t2000798c \t.word\t0x2000798c\n 80029d4:\t40000400 \t.word\t0x40000400\n\n080029d8 :\n{\n 80029d8:\tb500 \tpush\t{lr}\n if(tim_baseHandle->Instance==TIM1)\n 80029da:\t4a22 \tldr\tr2, [pc, #136]\t; (8002a64 )\n 80029dc:\t6803 \tldr\tr3, [r0, #0]\n 80029de:\t4293 \tcmp\tr3, r2\n{\n 80029e0:\tb085 \tsub\tsp, #20\n if(tim_baseHandle->Instance==TIM1)\n 80029e2:\td008 \tbeq.n\t80029f6 \n else if(tim_baseHandle->Instance==TIM2)\n 80029e4:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 80029e8:\td026 \tbeq.n\t8002a38 \n else if(tim_baseHandle->Instance==TIM3)\n 80029ea:\t4a1f \tldr\tr2, [pc, #124]\t; (8002a68 )\n 80029ec:\t4293 \tcmp\tr3, r2\n 80029ee:\td00f \tbeq.n\t8002a10 \n}\n 80029f0:\tb005 \tadd\tsp, #20\n 80029f2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_TIM1_CLK_ENABLE();\n 80029f6:\t4b1d \tldr\tr3, [pc, #116]\t; (8002a6c )\n 80029f8:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n 80029fa:\tf442 6200 \torr.w\tr2, r2, #2048\t; 0x800\n 80029fe:\t661a \tstr\tr2, [r3, #96]\t; 0x60\n 8002a00:\t6e1b \tldr\tr3, [r3, #96]\t; 0x60\n 8002a02:\tf403 6300 \tand.w\tr3, r3, #2048\t; 0x800\n 8002a06:\t9301 \tstr\tr3, [sp, #4]\n 8002a08:\t9b01 \tldr\tr3, [sp, #4]\n}\n 8002a0a:\tb005 \tadd\tsp, #20\n 8002a0c:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8002a10:\t4b16 \tldr\tr3, [pc, #88]\t; (8002a6c )\n 8002a12:\t6d99 \tldr\tr1, [r3, #88]\t; 0x58\n 8002a14:\tf041 0102 \torr.w\tr1, r1, #2\n 8002a18:\t6599 \tstr\tr1, [r3, #88]\t; 0x58\n 8002a1a:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8002a1c:\t2102 \tmovs\tr1, #2\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8002a1e:\t400b \tands\tr3, r1\n 8002a20:\t9303 \tstr\tr3, [sp, #12]\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8002a22:\t201d \tmovs\tr0, #29\n 8002a24:\t2200 \tmovs\tr2, #0\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8002a26:\t9b03 \tldr\tr3, [sp, #12]\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8002a28:\tf000 fda2 \tbl\t8003570 \n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8002a2c:\t201d \tmovs\tr0, #29\n}\n 8002a2e:\tb005 \tadd\tsp, #20\n 8002a30:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8002a34:\tf000 bdda \tb.w\t80035ec \n __HAL_RCC_TIM2_CLK_ENABLE();\n 8002a38:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8002a3c:\t2200 \tmovs\tr2, #0\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8002a3e:\t6d99 \tldr\tr1, [r3, #88]\t; 0x58\n 8002a40:\tf041 0101 \torr.w\tr1, r1, #1\n 8002a44:\t6599 \tstr\tr1, [r3, #88]\t; 0x58\n 8002a46:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8002a48:\tf003 0301 \tand.w\tr3, r3, #1\n 8002a4c:\t9302 \tstr\tr3, [sp, #8]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8002a4e:\t201c \tmovs\tr0, #28\n 8002a50:\t4611 \tmov\tr1, r2\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8002a52:\t9b02 \tldr\tr3, [sp, #8]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8002a54:\tf000 fd8c \tbl\t8003570 \n HAL_NVIC_EnableIRQ(TIM2_IRQn);\n 8002a58:\t201c \tmovs\tr0, #28\n}\n 8002a5a:\tb005 \tadd\tsp, #20\n 8002a5c:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8002a60:\tf000 bdc4 \tb.w\t80035ec \n 8002a64:\t40012c00 \t.word\t0x40012c00\n 8002a68:\t40000400 \t.word\t0x40000400\n 8002a6c:\t40021000 \t.word\t0x40021000\n\n08002a70 :\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid TIM1_Start() {\n\tHAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_1);\n 8002a70:\t4801 \tldr\tr0, [pc, #4]\t; (8002a78 )\n 8002a72:\t2100 \tmovs\tr1, #0\n 8002a74:\tf002 b8d0 \tb.w\t8004c18 \n 8002a78:\t200079d8 \t.word\t0x200079d8\n\n08002a7c :\n}\n\nvoid TIM2_Start() {\n\tHAL_TIM_Base_Start_IT(&htim2);\n 8002a7c:\t4801 \tldr\tr0, [pc, #4]\t; (8002a84 )\n 8002a7e:\tf002 b807 \tb.w\t8004a90 \n 8002a82:\tbf00 \tnop\n 8002a84:\t20007a24 \t.word\t0x20007a24\n\n08002a88 :\n}\n\nvoid TIM3_Start() {\n\tHAL_TIM_Base_Start_IT(&htim3);\n 8002a88:\t4801 \tldr\tr0, [pc, #4]\t; (8002a90 )\n 8002a8a:\tf002 b801 \tb.w\t8004a90 \n 8002a8e:\tbf00 \tnop\n 8002a90:\t2000798c \t.word\t0x2000798c\n\n08002a94 :\n\n .section\t.text.Reset_Handler\n\t.weak\tReset_Handler\n\t.type\tReset_Handler, %function\nReset_Handler:\n ldr r0, =_estack\n 8002a94:\t480d \tldr\tr0, [pc, #52]\t; (8002acc )\n mov sp, r0 /* set stack pointer */\n 8002a96:\t4685 \tmov\tsp, r0\n\n/* Copy the data segment initializers from flash to SRAM */\n ldr r0, =_sdata\n 8002a98:\t480d \tldr\tr0, [pc, #52]\t; (8002ad0 )\n ldr r1, =_edata\n 8002a9a:\t490e \tldr\tr1, [pc, #56]\t; (8002ad4 )\n ldr r2, =_sidata\n 8002a9c:\t4a0e \tldr\tr2, [pc, #56]\t; (8002ad8 )\n movs r3, #0\n 8002a9e:\t2300 \tmovs\tr3, #0\n b\tLoopCopyDataInit\n 8002aa0:\te002 \tb.n\t8002aa8 \n\n08002aa2 :\n\nCopyDataInit:\n ldr r4, [r2, r3]\n 8002aa2:\t58d4 \tldr\tr4, [r2, r3]\n str r4, [r0, r3]\n 8002aa4:\t50c4 \tstr\tr4, [r0, r3]\n adds r3, r3, #4\n 8002aa6:\t3304 \tadds\tr3, #4\n\n08002aa8 :\n\nLoopCopyDataInit:\n adds r4, r0, r3\n 8002aa8:\t18c4 \tadds\tr4, r0, r3\n cmp r4, r1\n 8002aaa:\t428c \tcmp\tr4, r1\n bcc CopyDataInit\n 8002aac:\td3f9 \tbcc.n\t8002aa2 \n \n/* Zero fill the bss segment. */\n ldr r2, =_sbss\n 8002aae:\t4a0b \tldr\tr2, [pc, #44]\t; (8002adc )\n ldr r4, =_ebss\n 8002ab0:\t4c0b \tldr\tr4, [pc, #44]\t; (8002ae0 )\n movs r3, #0\n 8002ab2:\t2300 \tmovs\tr3, #0\n b LoopFillZerobss\n 8002ab4:\te001 \tb.n\t8002aba \n\n08002ab6 :\n\nFillZerobss:\n str r3, [r2]\n 8002ab6:\t6013 \tstr\tr3, [r2, #0]\n adds r2, r2, #4\n 8002ab8:\t3204 \tadds\tr2, #4\n\n08002aba :\n\nLoopFillZerobss:\n cmp r2, r4\n 8002aba:\t42a2 \tcmp\tr2, r4\n bcc FillZerobss\n 8002abc:\td3fb \tbcc.n\t8002ab6 \n\n/* Call the clock system intitialization function.*/\n bl SystemInit\n 8002abe:\tf7ff fe61 \tbl\t8002784 \n/* Call static constructors */\n bl __libc_init_array\n 8002ac2:\tf003 fcab \tbl\t800641c <__libc_init_array>\n/* Call the application's entry point.*/\n\tbl\tmain\n 8002ac6:\tf7ff fd13 \tbl\t80024f0
\n\n08002aca :\n\nLoopForever:\n b LoopForever\n 8002aca:\te7fe \tb.n\t8002aca \n ldr r0, =_estack\n 8002acc:\t20008000 \t.word\t0x20008000\n ldr r0, =_sdata\n 8002ad0:\t20000000 \t.word\t0x20000000\n ldr r1, =_edata\n 8002ad4:\t2000005c \t.word\t0x2000005c\n ldr r2, =_sidata\n 8002ad8:\t0800801c \t.word\t0x0800801c\n ldr r2, =_sbss\n 8002adc:\t2000005c \t.word\t0x2000005c\n ldr r4, =_ebss\n 8002ae0:\t20007a74 \t.word\t0x20007a74\n\n08002ae4 :\n * @retval : None\n*/\n .section\t.text.Default_Handler,\"ax\",%progbits\nDefault_Handler:\nInfinite_Loop:\n\tb\tInfinite_Loop\n 8002ae4:\te7fe \tb.n\t8002ae4 \n\t...\n\n08002ae8 :\n * implementation in user file.\n * @param TickPriority: Tick interrupt priority.\n * @retval HAL status\n */\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\n{\n 8002ae8:\tb538 \tpush\t{r3, r4, r5, lr}\n HAL_StatusTypeDef status = HAL_OK;\n\n if (uwTickFreq != 0U)\n 8002aea:\t4b0f \tldr\tr3, [pc, #60]\t; (8002b28 )\n 8002aec:\t681b \tldr\tr3, [r3, #0]\n 8002aee:\tb90b \tcbnz\tr3, 8002af4 \n status = HAL_ERROR;\n }\n }\n else\n {\n status = HAL_ERROR;\n 8002af0:\t2001 \tmovs\tr0, #1\n }\n\n /* Return function status */\n return status;\n}\n 8002af2:\tbd38 \tpop\t{r3, r4, r5, pc}\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\n 8002af4:\t490d \tldr\tr1, [pc, #52]\t; (8002b2c )\n 8002af6:\tf44f 727a \tmov.w\tr2, #1000\t; 0x3e8\n 8002afa:\t4605 \tmov\tr5, r0\n 8002afc:\tfbb2 f3f3 \tudiv\tr3, r2, r3\n 8002b00:\t6808 \tldr\tr0, [r1, #0]\n 8002b02:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n 8002b06:\tf000 fd7f \tbl\t8003608 \n 8002b0a:\t4604 \tmov\tr4, r0\n 8002b0c:\t2800 \tcmp\tr0, #0\n 8002b0e:\td1ef \tbne.n\t8002af0 \n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\n 8002b10:\t2d0f \tcmp\tr5, #15\n 8002b12:\td8ed \tbhi.n\t8002af0 \n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\n 8002b14:\t4602 \tmov\tr2, r0\n 8002b16:\t4629 \tmov\tr1, r5\n 8002b18:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 8002b1c:\tf000 fd28 \tbl\t8003570 \n uwTickPrio = TickPriority;\n 8002b20:\t4b03 \tldr\tr3, [pc, #12]\t; (8002b30 )\n 8002b22:\t4620 \tmov\tr0, r4\n 8002b24:\t601d \tstr\tr5, [r3, #0]\n}\n 8002b26:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8002b28:\t20000004 \t.word\t0x20000004\n 8002b2c:\t20000000 \t.word\t0x20000000\n 8002b30:\t20000008 \t.word\t0x20000008\n\n08002b34 :\n{\n 8002b34:\tb510 \tpush\t{r4, lr}\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\n 8002b36:\t2003 \tmovs\tr0, #3\n 8002b38:\tf000 fd08 \tbl\t800354c \n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\n 8002b3c:\t200f \tmovs\tr0, #15\n 8002b3e:\tf7ff ffd3 \tbl\t8002ae8 \n 8002b42:\tb110 \tcbz\tr0, 8002b4a \n status = HAL_ERROR;\n 8002b44:\t2401 \tmovs\tr4, #1\n}\n 8002b46:\t4620 \tmov\tr0, r4\n 8002b48:\tbd10 \tpop\t{r4, pc}\n 8002b4a:\t4604 \tmov\tr4, r0\n HAL_MspInit();\n 8002b4c:\tf7ff fd40 \tbl\t80025d0 \n}\n 8002b50:\t4620 \tmov\tr0, r4\n 8002b52:\tbd10 \tpop\t{r4, pc}\n\n08002b54 :\n * implementations in user file.\n * @retval None\n */\n__weak void HAL_IncTick(void)\n{\n uwTick += uwTickFreq;\n 8002b54:\t4a03 \tldr\tr2, [pc, #12]\t; (8002b64 )\n 8002b56:\t4904 \tldr\tr1, [pc, #16]\t; (8002b68 )\n 8002b58:\t6813 \tldr\tr3, [r2, #0]\n 8002b5a:\t6809 \tldr\tr1, [r1, #0]\n 8002b5c:\t440b \tadd\tr3, r1\n 8002b5e:\t6013 \tstr\tr3, [r2, #0]\n}\n 8002b60:\t4770 \tbx\tlr\n 8002b62:\tbf00 \tnop\n 8002b64:\t20007a70 \t.word\t0x20007a70\n 8002b68:\t20000004 \t.word\t0x20000004\n\n08002b6c :\n * implementations in user file.\n * @retval tick value\n */\n__weak uint32_t HAL_GetTick(void)\n{\n return uwTick;\n 8002b6c:\t4b01 \tldr\tr3, [pc, #4]\t; (8002b74 )\n 8002b6e:\t6818 \tldr\tr0, [r3, #0]\n}\n 8002b70:\t4770 \tbx\tlr\n 8002b72:\tbf00 \tnop\n 8002b74:\t20007a70 \t.word\t0x20007a70\n\n08002b78 :\n * implementations in user file.\n * @param Delay specifies the delay time length, in milliseconds.\n * @retval None\n */\n__weak void HAL_Delay(uint32_t Delay)\n{\n 8002b78:\tb538 \tpush\t{r3, r4, r5, lr}\n 8002b7a:\t4604 \tmov\tr4, r0\n uint32_t tickstart = HAL_GetTick();\n 8002b7c:\tf7ff fff6 \tbl\t8002b6c \n uint32_t wait = Delay;\n\n /* Add a freq to guarantee minimum wait */\n if (wait < HAL_MAX_DELAY)\n 8002b80:\t1c63 \tadds\tr3, r4, #1\n uint32_t tickstart = HAL_GetTick();\n 8002b82:\t4605 \tmov\tr5, r0\n if (wait < HAL_MAX_DELAY)\n 8002b84:\td002 \tbeq.n\t8002b8c \n {\n wait += (uint32_t)(uwTickFreq);\n 8002b86:\t4b04 \tldr\tr3, [pc, #16]\t; (8002b98 )\n 8002b88:\t681b \tldr\tr3, [r3, #0]\n 8002b8a:\t441c \tadd\tr4, r3\n }\n\n while ((HAL_GetTick() - tickstart) < wait)\n 8002b8c:\tf7ff ffee \tbl\t8002b6c \n 8002b90:\t1b43 \tsubs\tr3, r0, r5\n 8002b92:\t42a3 \tcmp\tr3, r4\n 8002b94:\td3fa \tbcc.n\t8002b8c \n {\n }\n}\n 8002b96:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8002b98:\t20000004 \t.word\t0x20000004\n\n08002b9c :\n * without disabling the other ADCs.\n * @param hadc ADC handle\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\n{\n 8002b9c:\tb530 \tpush\t{r4, r5, lr}\n 8002b9e:\tb083 \tsub\tsp, #12\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n uint32_t tmpCFGR;\n uint32_t tmp_adc_reg_is_conversion_on_going;\n __IO uint32_t wait_loop_index = 0UL;\n 8002ba0:\t2300 \tmovs\tr3, #0\n 8002ba2:\t9301 \tstr\tr3, [sp, #4]\n uint32_t tmp_adc_is_conversion_on_going_regular;\n uint32_t tmp_adc_is_conversion_on_going_injected;\n\n /* Check ADC handle */\n if (hadc == NULL)\n 8002ba4:\t2800 \tcmp\tr0, #0\n 8002ba6:\tf000 80c9 \tbeq.w\t8002d3c \n /* DISCEN and CONT bits cannot be set at the same time */\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\n\n /* Actions performed only if ADC is coming from state reset: */\n /* - Initialization of ADC MSP */\n if (hadc->State == HAL_ADC_STATE_RESET)\n 8002baa:\t6dc5 \tldr\tr5, [r0, #92]\t; 0x5c\n 8002bac:\t4604 \tmov\tr4, r0\n 8002bae:\t2d00 \tcmp\tr5, #0\n 8002bb0:\tf000 8092 \tbeq.w\t8002cd8 \n /* Initialize Lock */\n hadc->Lock = HAL_UNLOCKED;\n }\n\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\n 8002bb4:\t6822 \tldr\tr2, [r4, #0]\n * @param ADCx ADC instance\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\n 8002bb6:\t6893 \tldr\tr3, [r2, #8]\n 8002bb8:\t009b \tlsls\tr3, r3, #2\n 8002bba:\td505 \tbpl.n\t8002bc8 \n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\n 8002bbc:\t6893 \tldr\tr3, [r2, #8]\n 8002bbe:\tf023 4320 \tbic.w\tr3, r3, #2684354560\t; 0xa0000000\n 8002bc2:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8002bc6:\t6093 \tstr\tr3, [r2, #8]\n * @param ADCx ADC instance\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 8002bc8:\t6893 \tldr\tr3, [r2, #8]\n 8002bca:\t00dd \tlsls\tr5, r3, #3\n 8002bcc:\td419 \tbmi.n\t8002c02 \n LL_ADC_EnableInternalRegulator(hadc->Instance);\n\n /* Note: Variable divided by 2 to compensate partially */\n /* CPU processing cycles, scaling in us split to not */\n /* exceed 32 bits register capacity and handle low frequency. */\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8002bce:\t4b70 \tldr\tr3, [pc, #448]\t; (8002d90 )\n 8002bd0:\t4870 \tldr\tr0, [pc, #448]\t; (8002d94 )\n 8002bd2:\t681b \tldr\tr3, [r3, #0]\n MODIFY_REG(ADCx->CR,\n 8002bd4:\t6891 \tldr\tr1, [r2, #8]\n 8002bd6:\t099b \tlsrs\tr3, r3, #6\n 8002bd8:\tfba0 0303 \tumull\tr0, r3, r0, r3\n 8002bdc:\tf021 4110 \tbic.w\tr1, r1, #2415919104\t; 0x90000000\n 8002be0:\t099b \tlsrs\tr3, r3, #6\n 8002be2:\tf021 013f \tbic.w\tr1, r1, #63\t; 0x3f\n 8002be6:\t3301 \tadds\tr3, #1\n 8002be8:\t005b \tlsls\tr3, r3, #1\n 8002bea:\tf041 5180 \torr.w\tr1, r1, #268435456\t; 0x10000000\n 8002bee:\t6091 \tstr\tr1, [r2, #8]\n 8002bf0:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8002bf2:\t9b01 \tldr\tr3, [sp, #4]\n 8002bf4:\tb12b \tcbz\tr3, 8002c02 \n {\n wait_loop_index--;\n 8002bf6:\t9b01 \tldr\tr3, [sp, #4]\n 8002bf8:\t3b01 \tsubs\tr3, #1\n 8002bfa:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8002bfc:\t9b01 \tldr\tr3, [sp, #4]\n 8002bfe:\t2b00 \tcmp\tr3, #0\n 8002c00:\td1f9 \tbne.n\t8002bf6 \n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 8002c02:\t6893 \tldr\tr3, [r2, #8]\n 8002c04:\t00d8 \tlsls\tr0, r3, #3\n 8002c06:\td459 \tbmi.n\t8002cbc \n /* or not ADC is coming from state reset (if any potential problem of */\n /* clocking, voltage regulator would not be enabled). */\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8002c08:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002c0a:\tf043 0310 \torr.w\tr3, r3, #16\n 8002c0e:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n\n /* Set ADC error code to ADC peripheral internal error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8002c10:\t6e23 \tldr\tr3, [r4, #96]\t; 0x60\n\n tmp_hal_status = HAL_ERROR;\n 8002c12:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8002c14:\t4303 \torrs\tr3, r0\n 8002c16:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group regular.\n */\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8002c18:\t6893 \tldr\tr3, [r2, #8]\n 8002c1a:\tf013 0f04 \ttst.w\tr3, #4\n /* correctly completed and if there is no conversion on going on regular */\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\n /* called to update a parameter on the fly). */\n tmp_adc_reg_is_conversion_on_going = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\n\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 8002c1e:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002c20:\td153 \tbne.n\t8002cca \n 8002c22:\t06d9 \tlsls\tr1, r3, #27\n 8002c24:\td451 \tbmi.n\t8002cca \n && (tmp_adc_reg_is_conversion_on_going == 0UL)\n )\n {\n /* Set ADC state */\n ADC_STATE_CLR_SET(hadc->State,\n 8002c26:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002c28:\tf423 7381 \tbic.w\tr3, r3, #258\t; 0x102\n 8002c2c:\tf043 0302 \torr.w\tr3, r3, #2\n 8002c30:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8002c32:\t6893 \tldr\tr3, [r2, #8]\n 8002c34:\t07db \tlsls\tr3, r3, #31\n 8002c36:\td40e \tbmi.n\t8002c56 \n 8002c38:\t4b57 \tldr\tr3, [pc, #348]\t; (8002d98 )\n 8002c3a:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n 8002c3e:\t6889 \tldr\tr1, [r1, #8]\n 8002c40:\t689b \tldr\tr3, [r3, #8]\n 8002c42:\t430b \torrs\tr3, r1\n 8002c44:\t07dd \tlsls\tr5, r3, #31\n 8002c46:\td406 \tbmi.n\t8002c56 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\n 8002c48:\t4954 \tldr\tr1, [pc, #336]\t; (8002d9c )\n 8002c4a:\t6865 \tldr\tr5, [r4, #4]\n 8002c4c:\t688b \tldr\tr3, [r1, #8]\n 8002c4e:\tf423 137c \tbic.w\tr3, r3, #4128768\t; 0x3f0000\n 8002c52:\t432b \torrs\tr3, r5\n 8002c54:\t608b \tstr\tr3, [r1, #8]\n /* - overrun Init.Overrun */\n /* - discontinuous mode Init.DiscontinuousConvMode */\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n hadc->Init.Overrun |\n hadc->Init.DataAlign |\n 8002c56:\t68e5 \tldr\tr5, [r4, #12]\n 8002c58:\t6be3 \tldr\tr3, [r4, #60]\t; 0x3c\n hadc->Init.Resolution |\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\n 8002c5a:\tf894 1024 \tldrb.w\tr1, [r4, #36]\t; 0x24\n hadc->Init.DataAlign |\n 8002c5e:\t432b \torrs\tr3, r5\n 8002c60:\t68a5 \tldr\tr5, [r4, #8]\n 8002c62:\t432b \torrs\tr3, r5\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8002c64:\t7f65 \tldrb\tr5, [r4, #29]\n\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8002c66:\t2901 \tcmp\tr1, #1\n hadc->Init.DataAlign |\n 8002c68:\tea43 3345 \torr.w\tr3, r3, r5, lsl #13\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8002c6c:\tea43 4301 \torr.w\tr3, r3, r1, lsl #16\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8002c70:\td05f \tbeq.n\t8002d32 \n /* Enable external trigger if trigger selection is different of software */\n /* start. */\n /* Note: This configuration keeps the hardware feature of parameter */\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\n /* software start. */\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\n 8002c72:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 8002c74:\tb121 \tcbz\tr1, 8002c80 \n {\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n | hadc->Init.ExternalTrigConvEdge\n 8002c76:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 8002c78:\tf401 7178 \tand.w\tr1, r1, #992\t; 0x3e0\n | hadc->Init.ExternalTrigConvEdge\n 8002c7c:\t4329 \torrs\tr1, r5\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 8002c7e:\t430b \torrs\tr3, r1\n );\n }\n\n /* Update Configuration Register CFGR */\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmpCFGR);\n 8002c80:\t68d5 \tldr\tr5, [r2, #12]\n 8002c82:\t4947 \tldr\tr1, [pc, #284]\t; (8002da0 )\n 8002c84:\t4029 \tands\tr1, r5\n 8002c86:\t4319 \torrs\tr1, r3\n 8002c88:\t60d1 \tstr\tr1, [r2, #12]\n\n /* Configuration of sampling mode */\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\n 8002c8a:\t6913 \tldr\tr3, [r2, #16]\n 8002c8c:\t6b61 \tldr\tr1, [r4, #52]\t; 0x34\n 8002c8e:\tf023 6340 \tbic.w\tr3, r3, #201326592\t; 0xc000000\n 8002c92:\t430b \torrs\tr3, r1\n 8002c94:\t6113 \tstr\tr3, [r2, #16]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8002c96:\t6893 \tldr\tr3, [r2, #8]\n 8002c98:\t0759 \tlsls\tr1, r3, #29\n 8002c9a:\td523 \tbpl.n\t8002ce4 \n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group injected.\n */\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8002c9c:\t6893 \tldr\tr3, [r2, #8]\n /* Note: Scan mode is not present by hardware on this device, but */\n /* emulated by software for alignment over all STM32 devices. */\n /* - if scan mode is enabled, regular channels sequence length is set to */\n /* parameter \"NbrOfConversion\". */\n\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 8002c9e:\t6963 \tldr\tr3, [r4, #20]\n 8002ca0:\t2b01 \tcmp\tr3, #1\n 8002ca2:\td04e \tbeq.n\t8002d42 \n /* Set number of ranks in regular group sequencer */\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n }\n else\n {\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\n 8002ca4:\t6b13 \tldr\tr3, [r2, #48]\t; 0x30\n 8002ca6:\tf023 030f \tbic.w\tr3, r3, #15\n 8002caa:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n }\n\n /* Initialize the ADC state */\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\n 8002cac:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002cae:\tf023 0303 \tbic.w\tr3, r3, #3\n 8002cb2:\tf043 0301 \torr.w\tr3, r3, #1\n 8002cb6:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n }\n\n /* Return function status */\n return tmp_hal_status;\n}\n 8002cb8:\tb003 \tadd\tsp, #12\n 8002cba:\tbd30 \tpop\t{r4, r5, pc}\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8002cbc:\t6893 \tldr\tr3, [r2, #8]\n 8002cbe:\tf013 0f04 \ttst.w\tr3, #4\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8002cc2:\tf04f 0000 \tmov.w\tr0, #0\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 8002cc6:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8002cc8:\td0ab \tbeq.n\t8002c22 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8002cca:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n 8002ccc:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8002cce:\tf043 0310 \torr.w\tr3, r3, #16\n 8002cd2:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n}\n 8002cd4:\tb003 \tadd\tsp, #12\n 8002cd6:\tbd30 \tpop\t{r4, r5, pc}\n HAL_ADC_MspInit(hadc);\n 8002cd8:\tf7fe ff74 \tbl\t8001bc4 \n ADC_CLEAR_ERRORCODE(hadc);\n 8002cdc:\t6625 \tstr\tr5, [r4, #96]\t; 0x60\n hadc->Lock = HAL_UNLOCKED;\n 8002cde:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n 8002ce2:\te767 \tb.n\t8002bb4 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8002ce4:\t6893 \tldr\tr3, [r2, #8]\n 8002ce6:\t071b \tlsls\tr3, r3, #28\n 8002ce8:\td4d9 \tbmi.n\t8002c9e \n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 8002cea:\t68d1 \tldr\tr1, [r2, #12]\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 8002cec:\tf894 3038 \tldrb.w\tr3, [r4, #56]\t; 0x38\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\n 8002cf0:\t7f25 \tldrb\tr5, [r4, #28]\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 8002cf2:\tf421 4180 \tbic.w\tr1, r1, #16384\t; 0x4000\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 8002cf6:\t005b \tlsls\tr3, r3, #1\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 8002cf8:\tf021 0102 \tbic.w\tr1, r1, #2\n tmpCFGR = (ADC_CFGR_DFSDM(hadc) |\n 8002cfc:\tea43 3385 \torr.w\tr3, r3, r5, lsl #14\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 8002d00:\t430b \torrs\tr3, r1\n if (hadc->Init.GainCompensation != 0UL)\n 8002d02:\t6921 \tldr\tr1, [r4, #16]\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 8002d04:\t60d3 \tstr\tr3, [r2, #12]\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8002d06:\t6913 \tldr\tr3, [r2, #16]\n if (hadc->Init.GainCompensation != 0UL)\n 8002d08:\tbb19 \tcbnz\tr1, 8002d52 \n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8002d0a:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 8002d0e:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\n 8002d10:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 8002d14:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 8002d18:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8002d1c:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n if (hadc->Init.OversamplingMode == ENABLE)\n 8002d20:\tf894 3040 \tldrb.w\tr3, [r4, #64]\t; 0x40\n 8002d24:\t2b01 \tcmp\tr3, #1\n 8002d26:\td021 \tbeq.n\t8002d6c \n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\n 8002d28:\t6913 \tldr\tr3, [r2, #16]\n 8002d2a:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002d2e:\t6113 \tstr\tr3, [r2, #16]\n 8002d30:\te7b5 \tb.n\t8002c9e \n tmpCFGR |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\n 8002d32:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 8002d34:\t3901 \tsubs\tr1, #1\n 8002d36:\tea43 4341 \torr.w\tr3, r3, r1, lsl #17\n 8002d3a:\te79a \tb.n\t8002c72 \n return HAL_ERROR;\n 8002d3c:\t2001 \tmovs\tr0, #1\n}\n 8002d3e:\tb003 \tadd\tsp, #12\n 8002d40:\tbd30 \tpop\t{r4, r5, pc}\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n 8002d42:\t6b11 \tldr\tr1, [r2, #48]\t; 0x30\n 8002d44:\t6a23 \tldr\tr3, [r4, #32]\n 8002d46:\tf021 010f \tbic.w\tr1, r1, #15\n 8002d4a:\t3b01 \tsubs\tr3, #1\n 8002d4c:\t430b \torrs\tr3, r1\n 8002d4e:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 8002d50:\te7ac \tb.n\t8002cac \n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 8002d52:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 8002d56:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\n 8002d58:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 8002d5c:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 8002d60:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8002d64:\t430b \torrs\tr3, r1\n 8002d66:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n 8002d6a:\te7d9 \tb.n\t8002d20 \n MODIFY_REG(hadc->Instance->CFGR2,\n 8002d6c:\t6911 \tldr\tr1, [r2, #16]\n 8002d6e:\t6c63 \tldr\tr3, [r4, #68]\t; 0x44\n 8002d70:\t6ca5 \tldr\tr5, [r4, #72]\t; 0x48\n 8002d72:\tf421 61ff \tbic.w\tr1, r1, #2040\t; 0x7f8\n 8002d76:\tf021 0104 \tbic.w\tr1, r1, #4\n 8002d7a:\t432b \torrs\tr3, r5\n 8002d7c:\t430b \torrs\tr3, r1\n 8002d7e:\t6ce1 \tldr\tr1, [r4, #76]\t; 0x4c\n 8002d80:\t430b \torrs\tr3, r1\n 8002d82:\t6d21 \tldr\tr1, [r4, #80]\t; 0x50\n 8002d84:\t430b \torrs\tr3, r1\n 8002d86:\tf043 0301 \torr.w\tr3, r3, #1\n 8002d8a:\t6113 \tstr\tr3, [r2, #16]\n 8002d8c:\te787 \tb.n\t8002c9e \n 8002d8e:\tbf00 \tnop\n 8002d90:\t20000000 \t.word\t0x20000000\n 8002d94:\t053e2d63 \t.word\t0x053e2d63\n 8002d98:\t50000100 \t.word\t0x50000100\n 8002d9c:\t50000300 \t.word\t0x50000300\n 8002da0:\tfff04007 \t.word\t0xfff04007\n\n08002da4 :\n 8002da4:\t4770 \tbx\tlr\n 8002da6:\tbf00 \tnop\n\n08002da8 :\n * @brief DMA half transfer complete callback.\n * @param hdma pointer to DMA handle.\n * @retval None\n */\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\n{\n 8002da8:\tb508 \tpush\t{r3, lr}\n\n /* Half conversion callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ConvHalfCpltCallback(hadc);\n#else\n HAL_ADC_ConvHalfCpltCallback(hadc);\n 8002daa:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n 8002dac:\tf7ff fffa \tbl\t8002da4 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 8002db0:\tbd08 \tpop\t{r3, pc}\n 8002db2:\tbf00 \tnop\n\n08002db4 :\n 8002db4:\t4770 \tbx\tlr\n 8002db6:\tbf00 \tnop\n\n08002db8 :\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 8002db8:\t6a83 \tldr\tr3, [r0, #40]\t; 0x28\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 8002dba:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8002dbc:\tf012 0f50 \ttst.w\tr2, #80\t; 0x50\n{\n 8002dc0:\tb510 \tpush\t{r4, lr}\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 8002dc2:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 8002dc4:\td11d \tbne.n\t8002e02 \n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 8002dc6:\t6819 \tldr\tr1, [r3, #0]\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 8002dc8:\tf442 7200 \torr.w\tr2, r2, #512\t; 0x200\n 8002dcc:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 8002dce:\t680a \tldr\tr2, [r1, #0]\n 8002dd0:\tf012 0f08 \ttst.w\tr2, #8\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\n 8002dd4:\t68ca \tldr\tr2, [r1, #12]\n 8002dd6:\td01b \tbeq.n\t8002e10 \n 8002dd8:\tf412 6f40 \ttst.w\tr2, #3072\t; 0xc00\n 8002ddc:\td10d \tbne.n\t8002dfa \n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\n 8002dde:\t68ca \tldr\tr2, [r1, #12]\n 8002de0:\t0494 \tlsls\tr4, r2, #18\n 8002de2:\td40a \tbmi.n\t8002dfa \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\n 8002de4:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8002de6:\tf422 7280 \tbic.w\tr2, r2, #256\t; 0x100\n 8002dea:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\n 8002dec:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8002dee:\t04d1 \tlsls\tr1, r2, #19\n 8002df0:\td403 \tbmi.n\t8002dfa \n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\n 8002df2:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8002df4:\tf042 0201 \torr.w\tr2, r2, #1\n 8002df8:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n HAL_ADC_ConvCpltCallback(hadc);\n 8002dfa:\t4618 \tmov\tr0, r3\n 8002dfc:\tf7ff fbae \tbl\t800255c \n}\n 8002e00:\tbd10 \tpop\t{r4, pc}\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\n 8002e02:\t06d2 \tlsls\tr2, r2, #27\n 8002e04:\td40a \tbmi.n\t8002e1c \n hadc->DMA_Handle->XferErrorCallback(hdma);\n 8002e06:\t6d5b \tldr\tr3, [r3, #84]\t; 0x54\n}\n 8002e08:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n hadc->DMA_Handle->XferErrorCallback(hdma);\n 8002e0c:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 8002e0e:\t4718 \tbx\tr3\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\n 8002e10:\t0790 \tlsls\tr0, r2, #30\n 8002e12:\td5e7 \tbpl.n\t8002de4 \n HAL_ADC_ConvCpltCallback(hadc);\n 8002e14:\t4618 \tmov\tr0, r3\n 8002e16:\tf7ff fba1 \tbl\t800255c \n 8002e1a:\te7f1 \tb.n\t8002e00 \n HAL_ADC_ErrorCallback(hadc);\n 8002e1c:\t4618 \tmov\tr0, r3\n 8002e1e:\tf7ff ffc9 \tbl\t8002db4 \n}\n 8002e22:\tbd10 \tpop\t{r4, pc}\n\n08002e24 :\n * @retval None\n */\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\n{\n /* Retrieve ADC handle corresponding to current DMA handle */\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 8002e24:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n{\n 8002e26:\tb508 \tpush\t{r3, lr}\n\n /* Set ADC state */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\n 8002e28:\t6dc3 \tldr\tr3, [r0, #92]\t; 0x5c\n 8002e2a:\tf043 0340 \torr.w\tr3, r3, #64\t; 0x40\n 8002e2e:\t65c3 \tstr\tr3, [r0, #92]\t; 0x5c\n\n /* Set ADC error code to DMA error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\n 8002e30:\t6e03 \tldr\tr3, [r0, #96]\t; 0x60\n 8002e32:\tf043 0304 \torr.w\tr3, r3, #4\n 8002e36:\t6603 \tstr\tr3, [r0, #96]\t; 0x60\n\n /* Error callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ErrorCallback(hadc);\n#else\n HAL_ADC_ErrorCallback(hadc);\n 8002e38:\tf7ff ffbc \tbl\t8002db4 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 8002e3c:\tbd08 \tpop\t{r3, pc}\n 8002e3e:\tbf00 \tnop\n\n08002e40 :\n{\n 8002e40:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n __HAL_LOCK(hadc);\n 8002e42:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n{\n 8002e46:\tb083 \tsub\tsp, #12\n 8002e48:\t4603 \tmov\tr3, r0\n __HAL_LOCK(hadc);\n 8002e4a:\t2a01 \tcmp\tr2, #1\n __IO uint32_t wait_loop_index = 0UL;\n 8002e4c:\tf04f 0000 \tmov.w\tr0, #0\n 8002e50:\t9001 \tstr\tr0, [sp, #4]\n __HAL_LOCK(hadc);\n 8002e52:\tf000 8141 \tbeq.w\t80030d8 \n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 8002e56:\t681c \tldr\tr4, [r3, #0]\n __HAL_LOCK(hadc);\n 8002e58:\t2001 \tmovs\tr0, #1\n 8002e5a:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8002e5e:\t68a2 \tldr\tr2, [r4, #8]\n 8002e60:\t0756 \tlsls\tr6, r2, #29\n 8002e62:\td44c \tbmi.n\t8002efe \n LL_ADC_REG_SetSequencerRanks(hadc->Instance, sConfig->Rank, sConfig->Channel);\n 8002e64:\t6848 \tldr\tr0, [r1, #4]\n MODIFY_REG(*preg,\n 8002e66:\t680a \tldr\tr2, [r1, #0]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\n 8002e68:\tea4f 1c90 \tmov.w\tip, r0, lsr #6\n 8002e6c:\tf00c 0c0c \tand.w\tip, ip, #12\n 8002e70:\tf104 0e30 \tadd.w\tlr, r4, #48\t; 0x30\n MODIFY_REG(*preg,\n 8002e74:\tf000 001f \tand.w\tr0, r0, #31\n 8002e78:\tf85e 500c \tldr.w\tr5, [lr, ip]\n 8002e7c:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n 8002e80:\t261f \tmovs\tr6, #31\n 8002e82:\t4082 \tlsls\tr2, r0\n 8002e84:\tfa06 f000 \tlsl.w\tr0, r6, r0\n 8002e88:\tea25 0000 \tbic.w\tr0, r5, r0\n 8002e8c:\t4302 \torrs\tr2, r0\n 8002e8e:\tf84e 200c \tstr.w\tr2, [lr, ip]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8002e92:\t68a2 \tldr\tr2, [r4, #8]\n 8002e94:\t0755 \tlsls\tr5, r2, #29\n 8002e96:\td543 \tbpl.n\t8002f20 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8002e98:\t68a2 \tldr\tr2, [r4, #8]\n 8002e9a:\t6808 \tldr\tr0, [r1, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8002e9c:\t68a2 \tldr\tr2, [r4, #8]\n 8002e9e:\tf012 0f01 \ttst.w\tr2, #1\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfig->Channel, sConfig->SingleDiff);\n 8002ea2:\t4602 \tmov\tr2, r0\n 8002ea4:\td10c \tbne.n\t8002ec0 \n if (SingleDiff == LL_ADC_DIFFERENTIAL_ENDED)\n 8002ea6:\t4dbf \tldr\tr5, [pc, #764]\t; (80031a4 )\n 8002ea8:\t68ce \tldr\tr6, [r1, #12]\n 8002eaa:\t42ae \tcmp\tr6, r5\n 8002eac:\tf000 80bc \tbeq.w\t8003028 \n CLEAR_BIT(ADCx->DIFSEL,\n 8002eb0:\tf8d4 10b0 \tldr.w\tr1, [r4, #176]\t; 0xb0\n 8002eb4:\tf3c0 0012 \tubfx\tr0, r0, #0, #19\n 8002eb8:\tea21 0100 \tbic.w\tr1, r1, r0\n 8002ebc:\tf8c4 10b0 \tstr.w\tr1, [r4, #176]\t; 0xb0\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\n 8002ec0:\t49b9 \tldr\tr1, [pc, #740]\t; (80031a8 )\n 8002ec2:\t420a \ttst\tr2, r1\n 8002ec4:\td02a \tbeq.n\t8002f1c \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\n 8002ec6:\t49b9 \tldr\tr1, [pc, #740]\t; (80031ac )\n if (((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\n 8002ec8:\t4db9 \tldr\tr5, [pc, #740]\t; (80031b0 )\n 8002eca:\t6888 \tldr\tr0, [r1, #8]\n 8002ecc:\t42aa \tcmp\tr2, r5\n 8002ece:\tf000 76e0 \tand.w\tr6, r0, #29360128\t; 0x1c00000\n 8002ed2:\td01d \tbeq.n\t8002f10 \n 8002ed4:\t4db7 \tldr\tr5, [pc, #732]\t; (80031b4 )\n 8002ed6:\t42aa \tcmp\tr2, r5\n 8002ed8:\td01a \tbeq.n\t8002f10 \n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\n 8002eda:\t4db7 \tldr\tr5, [pc, #732]\t; (80031b8 )\n 8002edc:\t42aa \tcmp\tr2, r5\n 8002ede:\tf040 812d \tbne.w\t800313c \n 8002ee2:\tf010 7080 \tands.w\tr0, r0, #16777216\t; 0x1000000\n 8002ee6:\td119 \tbne.n\t8002f1c \n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\n 8002ee8:\t4ab4 \tldr\tr2, [pc, #720]\t; (80031bc )\n 8002eea:\t4294 \tcmp\tr4, r2\n 8002eec:\td016 \tbeq.n\t8002f1c \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 8002eee:\t688a \tldr\tr2, [r1, #8]\n 8002ef0:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 8002ef4:\t4332 \torrs\tr2, r6\n 8002ef6:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 8002efa:\t608a \tstr\tr2, [r1, #8]\n}\n 8002efc:\te003 \tb.n\t8002f06 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8002efe:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 8002f00:\tf042 0220 \torr.w\tr2, r2, #32\n 8002f04:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 8002f06:\t2200 \tmovs\tr2, #0\n 8002f08:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 8002f0c:\tb003 \tadd\tsp, #12\n 8002f0e:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\n 8002f10:\t0202 \tlsls\tr2, r0, #8\n 8002f12:\td403 \tbmi.n\t8002f1c \n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\n 8002f14:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n 8002f18:\tf000 80f1 \tbeq.w\t80030fe \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8002f1c:\t2000 \tmovs\tr0, #0\n 8002f1e:\te7f2 \tb.n\t8002f06 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8002f20:\t68a2 \tldr\tr2, [r4, #8]\n 8002f22:\t0710 \tlsls\tr0, r2, #28\n 8002f24:\td47e \tbmi.n\t8003024 \n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8002f26:\t688a \tldr\tr2, [r1, #8]\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\n 8002f28:\t680d \tldr\tr5, [r1, #0]\n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8002f2a:\tf1b2 4f00 \tcmp.w\tr2, #2147483648\t; 0x80000000\n 8002f2e:\tf000 8119 \tbeq.w\t8003164 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 8002f32:\t0dee \tlsrs\tr6, r5, #23\n 8002f34:\tf104 0c14 \tadd.w\tip, r4, #20\n 8002f38:\tf006 0604 \tand.w\tr6, r6, #4\n MODIFY_REG(*preg,\n 8002f3c:\tf3c5 5504 \tubfx\tr5, r5, #20, #5\n 8002f40:\tf85c 0006 \tldr.w\tr0, [ip, r6]\n 8002f44:\t2707 \tmovs\tr7, #7\n 8002f46:\t40aa \tlsls\tr2, r5\n 8002f48:\tfa07 f505 \tlsl.w\tr5, r7, r5\n 8002f4c:\tea20 0005 \tbic.w\tr0, r0, r5\n 8002f50:\t4302 \torrs\tr2, r0\n 8002f52:\tf84c 2006 \tstr.w\tr2, [ip, r6]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 8002f56:\t6962 \tldr\tr2, [r4, #20]\n 8002f58:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 8002f5c:\t6162 \tstr\tr2, [r4, #20]\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 8002f5e:\te9d1 5604 \tldrd\tr5, r6, [r1, #16]\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\n 8002f62:\t2d04 \tcmp\tr5, #4\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 8002f64:\t68e2 \tldr\tr2, [r4, #12]\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\n 8002f66:\td02d \tbeq.n\t8002fc4 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8002f68:\tf104 0060 \tadd.w\tr0, r4, #96\t; 0x60\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 8002f6c:\tf3c2 02c1 \tubfx\tr2, r2, #3, #2\n 8002f70:\t0052 \tlsls\tr2, r2, #1\n MODIFY_REG(*preg,\n 8002f72:\tf850 c025 \tldr.w\tip, [r0, r5, lsl #2]\n 8002f76:\t4f92 \tldr\tr7, [pc, #584]\t; (80031c0 )\n 8002f78:\t4096 \tlsls\tr6, r2\n 8002f7a:\t680a \tldr\tr2, [r1, #0]\n 8002f7c:\tea0c 0707 \tand.w\tr7, ip, r7\n 8002f80:\tf002 42f8 \tand.w\tr2, r2, #2080374784\t; 0x7c000000\n 8002f84:\t433a \torrs\tr2, r7\n 8002f86:\t4332 \torrs\tr2, r6\n 8002f88:\tf042 4200 \torr.w\tr2, r2, #2147483648\t; 0x80000000\n 8002f8c:\tf840 2025 \tstr.w\tr2, [r0, r5, lsl #2]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8002f90:\t690d \tldr\tr5, [r1, #16]\n MODIFY_REG(*preg,\n 8002f92:\t698e \tldr\tr6, [r1, #24]\n 8002f94:\tf850 2025 \tldr.w\tr2, [r0, r5, lsl #2]\n 8002f98:\tf022 7280 \tbic.w\tr2, r2, #16777216\t; 0x1000000\n 8002f9c:\t4332 \torrs\tr2, r6\n 8002f9e:\tf840 2025 \tstr.w\tr2, [r0, r5, lsl #2]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8002fa2:\t690e \tldr\tr6, [r1, #16]\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfig->OffsetNumber, (sConfig->OffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\n 8002fa4:\t7f0d \tldrb\tr5, [r1, #28]\n MODIFY_REG(*preg,\n 8002fa6:\tf850 2026 \tldr.w\tr2, [r0, r6, lsl #2]\n 8002faa:\tf1a5 0501 \tsub.w\tr5, r5, #1\n 8002fae:\tfab5 f585 \tclz\tr5, r5\n 8002fb2:\t096d \tlsrs\tr5, r5, #5\n 8002fb4:\tf022 7200 \tbic.w\tr2, r2, #33554432\t; 0x2000000\n 8002fb8:\tea42 6245 \torr.w\tr2, r2, r5, lsl #25\n 8002fbc:\tf840 2026 \tstr.w\tr2, [r0, r6, lsl #2]\n 8002fc0:\t6808 \tldr\tr0, [r1, #0]\n}\n 8002fc2:\te76b \tb.n\t8002e9c \n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8002fc4:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8002fc6:\t6e22 \tldr\tr2, [r4, #96]\t; 0x60\n 8002fc8:\t6e22 \tldr\tr2, [r4, #96]\t; 0x60\n 8002fca:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 8002fce:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8002fd2:\t2d00 \tcmp\tr5, #0\n 8002fd4:\tf040 80fc \tbne.w\t80031d0 \n 8002fd8:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 8002fdc:\t42aa \tcmp\tr2, r5\n 8002fde:\tf000 8170 \tbeq.w\t80032c2 \n 8002fe2:\t6e62 \tldr\tr2, [r4, #100]\t; 0x64\n 8002fe4:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8002fe6:\tf104 0260 \tadd.w\tr2, r4, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 8002fea:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8002fee:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n 8002ff2:\t42ae \tcmp\tr6, r5\n 8002ff4:\tf000 8153 \tbeq.w\t800329e \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8002ff8:\t6896 \tldr\tr6, [r2, #8]\n 8002ffa:\t6896 \tldr\tr6, [r2, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8002ffc:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 8003000:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 8003004:\t42ae \tcmp\tr6, r5\n 8003006:\tf000 8138 \tbeq.w\t800327a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 800300a:\t68d6 \tldr\tr6, [r2, #12]\n 800300c:\t68d6 \tldr\tr6, [r2, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 800300e:\tf102 070c \tadd.w\tr7, r2, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 8003012:\tf3c6 6284 \tubfx\tr2, r6, #26, #5\n 8003016:\t4295 \tcmp\tr5, r2\n 8003018:\tf47f af40 \tbne.w\t8002e9c \n MODIFY_REG(*preg,\n 800301c:\t683a \tldr\tr2, [r7, #0]\n 800301e:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 8003022:\t603a \tstr\tr2, [r7, #0]\n 8003024:\t6808 \tldr\tr0, [r1, #0]\n}\n 8003026:\te739 \tb.n\t8002e9c \n SET_BIT(ADCx->DIFSEL,\n 8003028:\tf8d4 20b0 \tldr.w\tr2, [r4, #176]\t; 0xb0\n 800302c:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n 8003030:\t432a \torrs\tr2, r5\n 8003032:\tf8c4 20b0 \tstr.w\tr2, [r4, #176]\t; 0xb0\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 8003036:\t2d00 \tcmp\tr5, #0\n 8003038:\td051 \tbeq.n\t80030de \n uint32_t result;\n\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800303a:\tfa90 f2a0 \trbit\tr2, r0\n optimisations using the logic \"value was passed to __builtin_clz, so it\n is non-zero\".\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\n single CLZ instruction.\n */\n if (value == 0U)\n 800303e:\t2a00 \tcmp\tr2, #0\n 8003040:\tf000 80f7 \tbeq.w\t8003232 \n {\n return 32U;\n }\n return __builtin_clz(value);\n 8003044:\tfab2 f282 \tclz\tr2, r2\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 8003048:\t3201 \tadds\tr2, #1\n 800304a:\tf002 021f \tand.w\tr2, r2, #31\n 800304e:\t2a09 \tcmp\tr2, #9\n 8003050:\tf240 80ef \tbls.w\t8003232 \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003054:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8003058:\t2d00 \tcmp\tr5, #0\n 800305a:\tf000 814e \tbeq.w\t80032fa \n return __builtin_clz(value);\n 800305e:\tfab5 f585 \tclz\tr5, r5\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 8003062:\t3501 \tadds\tr5, #1\n 8003064:\t06ad \tlsls\tr5, r5, #26\n 8003066:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800306a:\tfa90 f2a0 \trbit\tr2, r0\n if (value == 0U)\n 800306e:\t2a00 \tcmp\tr2, #0\n 8003070:\tf000 8148 \tbeq.w\t8003304 \n return __builtin_clz(value);\n 8003074:\tfab2 f282 \tclz\tr2, r2\n 8003078:\t3201 \tadds\tr2, #1\n 800307a:\tf002 021f \tand.w\tr2, r2, #31\n 800307e:\t2601 \tmovs\tr6, #1\n 8003080:\tfa06 f202 \tlsl.w\tr2, r6, r2\n 8003084:\t4315 \torrs\tr5, r2\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003086:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 800308a:\t2800 \tcmp\tr0, #0\n 800308c:\tf000 8138 \tbeq.w\t8003300 \n return __builtin_clz(value);\n 8003090:\tfab0 f080 \tclz\tr0, r0\n 8003094:\t3001 \tadds\tr0, #1\n 8003096:\tf000 001f \tand.w\tr0, r0, #31\n 800309a:\t2203 \tmovs\tr2, #3\n 800309c:\tf06f 061d \tmvn.w\tr6, #29\n 80030a0:\tfb12 6200 \tsmlabb\tr2, r2, r0, r6\n 80030a4:\t0512 \tlsls\tr2, r2, #20\n 80030a6:\tf042 7200 \torr.w\tr2, r2, #33554432\t; 0x2000000\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 80030aa:\t432a \torrs\tr2, r5\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 80030ac:\t0dd5 \tlsrs\tr5, r2, #23\n MODIFY_REG(*preg,\n 80030ae:\t6888 \tldr\tr0, [r1, #8]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 80030b0:\tf005 0504 \tand.w\tr5, r5, #4\n 80030b4:\tf104 0614 \tadd.w\tr6, r4, #20\n MODIFY_REG(*preg,\n 80030b8:\tf3c2 5204 \tubfx\tr2, r2, #20, #5\n 80030bc:\tfa00 fc02 \tlsl.w\tip, r0, r2\n 80030c0:\tf04f 0e07 \tmov.w\tlr, #7\n 80030c4:\t5970 \tldr\tr0, [r6, r5]\n 80030c6:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80030ca:\tea20 0202 \tbic.w\tr2, r0, r2\n 80030ce:\tea42 020c \torr.w\tr2, r2, ip\n 80030d2:\t5172 \tstr\tr2, [r6, r5]\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\n 80030d4:\t680a \tldr\tr2, [r1, #0]\n}\n 80030d6:\te6f3 \tb.n\t8002ec0 \n __HAL_LOCK(hadc);\n 80030d8:\t2002 \tmovs\tr0, #2\n}\n 80030da:\tb003 \tadd\tsp, #12\n 80030dc:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 80030de:\t0e82 \tlsrs\tr2, r0, #26\n 80030e0:\t3201 \tadds\tr2, #1\n 80030e2:\tf002 001f \tand.w\tr0, r2, #31\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 80030e6:\t2809 \tcmp\tr0, #9\n 80030e8:\td84e \tbhi.n\t8003188 \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 80030ea:\t0695 \tlsls\tr5, r2, #26\n 80030ec:\t2201 \tmovs\tr2, #1\n 80030ee:\t4082 \tlsls\tr2, r0\n 80030f0:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 80030f4:\t4315 \torrs\tr5, r2\n 80030f6:\teb00 0240 \tadd.w\tr2, r0, r0, lsl #1\n 80030fa:\t0512 \tlsls\tr2, r2, #20\n 80030fc:\te7d5 \tb.n\t80030aa \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 80030fe:\t492b \tldr\tr1, [pc, #172]\t; (80031ac )\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8003100:\t4830 \tldr\tr0, [pc, #192]\t; (80031c4 )\n 8003102:\t688a \tldr\tr2, [r1, #8]\n 8003104:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 8003108:\t4332 \torrs\tr2, r6\n 800310a:\tf442 0200 \torr.w\tr2, r2, #8388608\t; 0x800000\n 800310e:\t608a \tstr\tr2, [r1, #8]\n 8003110:\t6802 \tldr\tr2, [r0, #0]\n 8003112:\t492d \tldr\tr1, [pc, #180]\t; (80031c8 )\n 8003114:\t0992 \tlsrs\tr2, r2, #6\n 8003116:\tfba1 1202 \tumull\tr1, r2, r1, r2\n 800311a:\t0992 \tlsrs\tr2, r2, #6\n 800311c:\t3201 \tadds\tr2, #1\n 800311e:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n 8003122:\t0092 \tlsls\tr2, r2, #2\n 8003124:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8003126:\t9a01 \tldr\tr2, [sp, #4]\n 8003128:\t2a00 \tcmp\tr2, #0\n 800312a:\tf43f aef7 \tbeq.w\t8002f1c \n wait_loop_index--;\n 800312e:\t9a01 \tldr\tr2, [sp, #4]\n 8003130:\t3a01 \tsubs\tr2, #1\n 8003132:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8003134:\t9a01 \tldr\tr2, [sp, #4]\n 8003136:\t2a00 \tcmp\tr2, #0\n 8003138:\td1f9 \tbne.n\t800312e \n 800313a:\te6ef \tb.n\t8002f1c \n else if ((sConfig->Channel == ADC_CHANNEL_VREFINT)\n 800313c:\t4d23 \tldr\tr5, [pc, #140]\t; (80031cc )\n 800313e:\t42aa \tcmp\tr2, r5\n 8003140:\tf47f aeec \tbne.w\t8002f1c \n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\n 8003144:\tf410 0080 \tands.w\tr0, r0, #4194304\t; 0x400000\n 8003148:\tf47f aee8 \tbne.w\t8002f1c \n if (ADC_VREFINT_INSTANCE(hadc))\n 800314c:\t4a1b \tldr\tr2, [pc, #108]\t; (80031bc )\n 800314e:\t4294 \tcmp\tr4, r2\n 8003150:\tf43f aee4 \tbeq.w\t8002f1c \n 8003154:\t688a \tldr\tr2, [r1, #8]\n 8003156:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 800315a:\t4332 \torrs\tr2, r6\n 800315c:\tf442 0280 \torr.w\tr2, r2, #4194304\t; 0x400000\n 8003160:\t608a \tstr\tr2, [r1, #8]\n}\n 8003162:\te6d0 \tb.n\t8002f06 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 8003164:\t0dea \tlsrs\tr2, r5, #23\n 8003166:\tf002 0204 \tand.w\tr2, r2, #4\n 800316a:\tf104 0014 \tadd.w\tr0, r4, #20\n MODIFY_REG(*preg,\n 800316e:\tf3c5 5504 \tubfx\tr5, r5, #20, #5\n 8003172:\t2607 \tmovs\tr6, #7\n 8003174:\t40ae \tlsls\tr6, r5\n 8003176:\t5885 \tldr\tr5, [r0, r2]\n 8003178:\tea25 0506 \tbic.w\tr5, r5, r6\n 800317c:\t5085 \tstr\tr5, [r0, r2]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 800317e:\t6962 \tldr\tr2, [r4, #20]\n 8003180:\tf042 4200 \torr.w\tr2, r2, #2147483648\t; 0x80000000\n 8003184:\t6162 \tstr\tr2, [r4, #20]\n}\n 8003186:\te6ea \tb.n\t8002f5e \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 8003188:\t0695 \tlsls\tr5, r2, #26\n 800318a:\teb00 0240 \tadd.w\tr2, r0, r0, lsl #1\n 800318e:\t3a1e \tsubs\tr2, #30\n 8003190:\t2601 \tmovs\tr6, #1\n 8003192:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 8003196:\t0512 \tlsls\tr2, r2, #20\n 8003198:\tfa06 f000 \tlsl.w\tr0, r6, r0\n 800319c:\tf042 7200 \torr.w\tr2, r2, #33554432\t; 0x2000000\n 80031a0:\t4305 \torrs\tr5, r0\n 80031a2:\te782 \tb.n\t80030aa \n 80031a4:\t407f0000 \t.word\t0x407f0000\n 80031a8:\t80080000 \t.word\t0x80080000\n 80031ac:\t50000300 \t.word\t0x50000300\n 80031b0:\tc3210000 \t.word\t0xc3210000\n 80031b4:\t90c00010 \t.word\t0x90c00010\n 80031b8:\tc7520000 \t.word\t0xc7520000\n 80031bc:\t50000100 \t.word\t0x50000100\n 80031c0:\t03fff000 \t.word\t0x03fff000\n 80031c4:\t20000000 \t.word\t0x20000000\n 80031c8:\t053e2d63 \t.word\t0x053e2d63\n 80031cc:\tcb840000 \t.word\t0xcb840000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80031d0:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 80031d4:\tb11d \tcbz\tr5, 80031de \n return __builtin_clz(value);\n 80031d6:\tfab5 f585 \tclz\tr5, r5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 80031da:\t42aa \tcmp\tr2, r5\n 80031dc:\td071 \tbeq.n\t80032c2 \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80031de:\t6e62 \tldr\tr2, [r4, #100]\t; 0x64\n 80031e0:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80031e2:\tf104 0260 \tadd.w\tr2, r4, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 80031e6:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 80031ea:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80031ee:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 80031f2:\tb11d \tcbz\tr5, 80031fc \n return __builtin_clz(value);\n 80031f4:\tfab5 f585 \tclz\tr5, r5\n 80031f8:\t42ae \tcmp\tr6, r5\n 80031fa:\td050 \tbeq.n\t800329e \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80031fc:\t6895 \tldr\tr5, [r2, #8]\n 80031fe:\t6896 \tldr\tr6, [r2, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8003200:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 8003204:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003208:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 800320c:\tb11d \tcbz\tr5, 8003216 \n return __builtin_clz(value);\n 800320e:\tfab5 f585 \tclz\tr5, r5\n 8003212:\t42ae \tcmp\tr6, r5\n 8003214:\td031 \tbeq.n\t800327a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8003216:\t68d5 \tldr\tr5, [r2, #12]\n 8003218:\t68d5 \tldr\tr5, [r2, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 800321a:\tf102 070c \tadd.w\tr7, r2, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 800321e:\tf3c5 6284 \tubfx\tr2, r5, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003222:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8003226:\t2d00 \tcmp\tr5, #0\n 8003228:\tf43f ae38 \tbeq.w\t8002e9c \n return __builtin_clz(value);\n 800322c:\tfab5 f585 \tclz\tr5, r5\n 8003230:\te6f1 \tb.n\t8003016 \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003232:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8003236:\t2d00 \tcmp\tr5, #0\n 8003238:\td059 \tbeq.n\t80032ee \n return __builtin_clz(value);\n 800323a:\tfab5 f585 \tclz\tr5, r5\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 800323e:\t3501 \tadds\tr5, #1\n 8003240:\t06ad \tlsls\tr5, r5, #26\n 8003242:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003246:\tfa90 f2a0 \trbit\tr2, r0\n if (value == 0U)\n 800324a:\t2a00 \tcmp\tr2, #0\n 800324c:\td04d \tbeq.n\t80032ea \n return __builtin_clz(value);\n 800324e:\tfab2 f282 \tclz\tr2, r2\n 8003252:\t3201 \tadds\tr2, #1\n 8003254:\tf002 021f \tand.w\tr2, r2, #31\n 8003258:\t2601 \tmovs\tr6, #1\n 800325a:\tfa06 f202 \tlsl.w\tr2, r6, r2\n 800325e:\t4315 \torrs\tr5, r2\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8003260:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 8003264:\t2800 \tcmp\tr0, #0\n 8003266:\td045 \tbeq.n\t80032f4 \n return __builtin_clz(value);\n 8003268:\tfab0 f280 \tclz\tr2, r0\n 800326c:\t3201 \tadds\tr2, #1\n 800326e:\tf002 021f \tand.w\tr2, r2, #31\n 8003272:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n 8003276:\t0512 \tlsls\tr2, r2, #20\n 8003278:\te717 \tb.n\t80030aa \n MODIFY_REG(*preg,\n 800327a:\t6838 \tldr\tr0, [r7, #0]\n 800327c:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8003280:\t6038 \tstr\tr0, [r7, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8003282:\t68d0 \tldr\tr0, [r2, #12]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8003284:\t6808 \tldr\tr0, [r1, #0]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8003286:\tf102 070c \tadd.w\tr7, r2, #12\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 800328a:\t68d2 \tldr\tr2, [r2, #12]\n 800328c:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 8003290:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8003294:\t2d00 \tcmp\tr5, #0\n 8003296:\td1c4 \tbne.n\t8003222 \n 8003298:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 800329c:\te6bb \tb.n\t8003016 \n MODIFY_REG(*preg,\n 800329e:\t6838 \tldr\tr0, [r7, #0]\n 80032a0:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 80032a4:\t6038 \tstr\tr0, [r7, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80032a6:\t6890 \tldr\tr0, [r2, #8]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80032a8:\t6808 \tldr\tr0, [r1, #0]\n 80032aa:\t6896 \tldr\tr6, [r2, #8]\n 80032ac:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80032b0:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 80032b4:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80032b8:\t2d00 \tcmp\tr5, #0\n 80032ba:\td1a5 \tbne.n\t8003208 \n 80032bc:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 80032c0:\te6a0 \tb.n\t8003004 \n MODIFY_REG(*preg,\n 80032c2:\t6e20 \tldr\tr0, [r4, #96]\t; 0x60\n 80032c4:\t4622 \tmov\tr2, r4\n 80032c6:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 80032ca:\tf842 0f60 \tstr.w\tr0, [r2, #96]!\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80032ce:\t6e60 \tldr\tr0, [r4, #100]\t; 0x64\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80032d0:\t6808 \tldr\tr0, [r1, #0]\n 80032d2:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n 80032d4:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80032d8:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 80032dc:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80032e0:\t2d00 \tcmp\tr5, #0\n 80032e2:\td184 \tbne.n\t80031ee \n 80032e4:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 80032e8:\te683 \tb.n\t8002ff2 \n 80032ea:\t2202 \tmovs\tr2, #2\n 80032ec:\te7b7 \tb.n\t800325e \n 80032ee:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 80032f2:\te7a8 \tb.n\t8003246 \n 80032f4:\tf44f 1240 \tmov.w\tr2, #3145728\t; 0x300000\n 80032f8:\te6d7 \tb.n\t80030aa \n 80032fa:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 80032fe:\te6b4 \tb.n\t800306a \n 8003300:\t4a01 \tldr\tr2, [pc, #4]\t; (8003308 )\n 8003302:\te6d2 \tb.n\t80030aa \n 8003304:\t2202 \tmovs\tr2, #2\n 8003306:\te6bd \tb.n\t8003084 \n 8003308:\tfe500000 \t.word\t0xfe500000\n\n0800330c :\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 800330c:\t6803 \tldr\tr3, [r0, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 800330e:\t689a \tldr\tr2, [r3, #8]\n 8003310:\t07d2 \tlsls\tr2, r2, #31\n 8003312:\td501 \tbpl.n\t8003318 \n return HAL_OK;\n 8003314:\t2000 \tmovs\tr0, #0\n}\n 8003316:\t4770 \tbx\tlr\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\n 8003318:\t6899 \tldr\tr1, [r3, #8]\n 800331a:\t4a18 \tldr\tr2, [pc, #96]\t; (800337c )\n 800331c:\t4211 \ttst\tr1, r2\n{\n 800331e:\tb570 \tpush\t{r4, r5, r6, lr}\n 8003320:\t4606 \tmov\tr6, r0\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\n 8003322:\td008 \tbeq.n\t8003336 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8003324:\t6df3 \tldr\tr3, [r6, #92]\t; 0x5c\n 8003326:\tf043 0310 \torr.w\tr3, r3, #16\n 800332a:\t65f3 \tstr\tr3, [r6, #92]\t; 0x5c\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 800332c:\t6e33 \tldr\tr3, [r6, #96]\t; 0x60\n return HAL_ERROR;\n 800332e:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8003330:\t4303 \torrs\tr3, r0\n 8003332:\t6633 \tstr\tr3, [r6, #96]\t; 0x60\n}\n 8003334:\tbd70 \tpop\t{r4, r5, r6, pc}\n MODIFY_REG(ADCx->CR,\n 8003336:\t689a \tldr\tr2, [r3, #8]\n 8003338:\t4d11 \tldr\tr5, [pc, #68]\t; (8003380 )\n 800333a:\t402a \tands\tr2, r5\n 800333c:\tf042 0201 \torr.w\tr2, r2, #1\n 8003340:\t609a \tstr\tr2, [r3, #8]\n tickstart = HAL_GetTick();\n 8003342:\tf7ff fc13 \tbl\t8002b6c \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8003346:\t6833 \tldr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 8003348:\t4604 \tmov\tr4, r0\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 800334a:\t681a \tldr\tr2, [r3, #0]\n 800334c:\t07d0 \tlsls\tr0, r2, #31\n 800334e:\td413 \tbmi.n\t8003378 \n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8003350:\t689a \tldr\tr2, [r3, #8]\n 8003352:\t07d1 \tlsls\tr1, r2, #31\n 8003354:\td404 \tbmi.n\t8003360 \n MODIFY_REG(ADCx->CR,\n 8003356:\t689a \tldr\tr2, [r3, #8]\n 8003358:\t402a \tands\tr2, r5\n 800335a:\tf042 0201 \torr.w\tr2, r2, #1\n 800335e:\t609a \tstr\tr2, [r3, #8]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 8003360:\tf7ff fc04 \tbl\t8002b6c \n 8003364:\t1b03 \tsubs\tr3, r0, r4\n 8003366:\t2b02 \tcmp\tr3, #2\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8003368:\t6833 \tldr\tr3, [r6, #0]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 800336a:\td9ee \tbls.n\t800334a \n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 800336c:\t681a \tldr\tr2, [r3, #0]\n 800336e:\t07d2 \tlsls\tr2, r2, #31\n 8003370:\td5d8 \tbpl.n\t8003324 \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8003372:\t681a \tldr\tr2, [r3, #0]\n 8003374:\t07d0 \tlsls\tr0, r2, #31\n 8003376:\td5eb \tbpl.n\t8003350 \n return HAL_OK;\n 8003378:\t2000 \tmovs\tr0, #0\n}\n 800337a:\tbd70 \tpop\t{r4, r5, r6, pc}\n 800337c:\t8000003f \t.word\t0x8000003f\n 8003380:\t7fffffc0 \t.word\t0x7fffffc0\n\n08003384 :\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 8003384:\t4b36 \tldr\tr3, [pc, #216]\t; (8003460 )\n{\n 8003386:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n 800338a:\tf8d3 8008 \tldr.w\tr8, [r3, #8]\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 800338e:\t6803 \tldr\tr3, [r0, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8003390:\t689d \tldr\tr5, [r3, #8]\n 8003392:\tf015 0504 \tands.w\tr5, r5, #4\n 8003396:\td116 \tbne.n\t80033c6 \n __HAL_LOCK(hadc);\n 8003398:\tf890 3058 \tldrb.w\tr3, [r0, #88]\t; 0x58\n 800339c:\t2b01 \tcmp\tr3, #1\n 800339e:\t4604 \tmov\tr4, r0\n 80033a0:\td011 \tbeq.n\t80033c6 \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 80033a2:\tf008 081f \tand.w\tr8, r8, #31\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 80033a6:\tf240 2321 \tmovw\tr3, #545\t; 0x221\n __HAL_LOCK(hadc);\n 80033aa:\tf04f 0c01 \tmov.w\tip, #1\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 80033ae:\tfa23 f308 \tlsr.w\tr3, r3, r8\n 80033b2:\tea13 030c \tands.w\tr3, r3, ip\n __HAL_LOCK(hadc);\n 80033b6:\tf880 c058 \tstrb.w\tip, [r0, #88]\t; 0x58\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 80033ba:\td107 \tbne.n\t80033cc \n __HAL_UNLOCK(hadc);\n 80033bc:\tf880 3058 \tstrb.w\tr3, [r0, #88]\t; 0x58\n tmp_hal_status = HAL_ERROR;\n 80033c0:\t4660 \tmov\tr0, ip\n}\n 80033c2:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tmp_hal_status = HAL_BUSY;\n 80033c6:\t2002 \tmovs\tr0, #2\n}\n 80033c8:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tmp_hal_status = ADC_Enable(hadc);\n 80033cc:\t460e \tmov\tr6, r1\n 80033ce:\t4617 \tmov\tr7, r2\n 80033d0:\tf7ff ff9c \tbl\t800330c \n if (tmp_hal_status == HAL_OK)\n 80033d4:\t2800 \tcmp\tr0, #0\n 80033d6:\td13b \tbne.n\t8003450 \n ADC_STATE_CLR_SET(hadc->State,\n 80033d8:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 80033da:\t6821 \tldr\tr1, [r4, #0]\n ADC_STATE_CLR_SET(hadc->State,\n 80033dc:\tf423 6370 \tbic.w\tr3, r3, #3840\t; 0xf00\n 80033e0:\tf023 0301 \tbic.w\tr3, r3, #1\n 80033e4:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80033e8:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 80033ea:\t4b1e \tldr\tr3, [pc, #120]\t; (8003464 )\n 80033ec:\t4299 \tcmp\tr1, r3\n 80033ee:\td033 \tbeq.n\t8003458 \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 80033f0:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80033f2:\tf423 1380 \tbic.w\tr3, r3, #1048576\t; 0x100000\n 80033f6:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 80033f8:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 80033fa:\t6d60 \tldr\tr0, [r4, #84]\t; 0x54\n 80033fc:\t4d1a \tldr\tr5, [pc, #104]\t; (8003468 )\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 80033fe:\tf413 5380 \tands.w\tr3, r3, #4096\t; 0x1000\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\n 8003402:\tbf1c \titt\tne\n 8003404:\t6e23 \tldrne\tr3, [r4, #96]\t; 0x60\n 8003406:\tf023 0306 \tbicne.w\tr3, r3, #6\n ADC_CLEAR_ERRORCODE(hadc);\n 800340a:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 800340c:\t62c5 \tstr\tr5, [r0, #44]\t; 0x2c\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 800340e:\t4d17 \tldr\tr5, [pc, #92]\t; (800346c )\n 8003410:\t6305 \tstr\tr5, [r0, #48]\t; 0x30\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\n 8003412:\t4d17 \tldr\tr5, [pc, #92]\t; (8003470 )\n 8003414:\t6345 \tstr\tr5, [r0, #52]\t; 0x34\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\n 8003416:\t251c \tmovs\tr5, #28\n 8003418:\t600d \tstr\tr5, [r1, #0]\n __HAL_UNLOCK(hadc);\n 800341a:\t2500 \tmovs\tr5, #0\n 800341c:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\n 8003420:\t684d \tldr\tr5, [r1, #4]\n 8003422:\tf045 0510 \torr.w\tr5, r5, #16\n 8003426:\t604d \tstr\tr5, [r1, #4]\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8003428:\t68cd \tldr\tr5, [r1, #12]\n 800342a:\tf045 0501 \torr.w\tr5, r5, #1\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 800342e:\t463b \tmov\tr3, r7\n 8003430:\t4632 \tmov\tr2, r6\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8003432:\t60cd \tstr\tr5, [r1, #12]\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 8003434:\t3140 \tadds\tr1, #64\t; 0x40\n 8003436:\tf000 fae7 \tbl\t8003a08 \n LL_ADC_REG_StartConversion(hadc->Instance);\n 800343a:\t6822 \tldr\tr2, [r4, #0]\n MODIFY_REG(ADCx->CR,\n 800343c:\t6893 \tldr\tr3, [r2, #8]\n 800343e:\tf023 4300 \tbic.w\tr3, r3, #2147483648\t; 0x80000000\n 8003442:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8003446:\tf043 0304 \torr.w\tr3, r3, #4\n 800344a:\t6093 \tstr\tr3, [r2, #8]\n}\n 800344c:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_UNLOCK(hadc);\n 8003450:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n}\n 8003454:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\n 8003458:\tf1b8 0f00 \tcmp.w\tr8, #0\n 800345c:\td0c8 \tbeq.n\t80033f0 \n 800345e:\te7cb \tb.n\t80033f8 \n 8003460:\t50000300 \t.word\t0x50000300\n 8003464:\t50000100 \t.word\t0x50000100\n 8003468:\t08002db9 \t.word\t0x08002db9\n 800346c:\t08002da9 \t.word\t0x08002da9\n 8003470:\t08002e25 \t.word\t0x08002e25\n\n08003474 :\n * @param hadc Master ADC handle\n * @param multimode Structure of ADC multimode configuration\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode)\n{\n 8003474:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(multimode->DMAAccessMode));\n assert_param(IS_ADC_SAMPLING_DELAY(multimode->TwoSamplingDelay));\n }\n\n /* Process locked */\n __HAL_LOCK(hadc);\n 8003476:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\n 800347a:\t680e \tldr\tr6, [r1, #0]\n __HAL_LOCK(hadc);\n 800347c:\t2a01 \tcmp\tr2, #1\n{\n 800347e:\tb09d \tsub\tsp, #116\t; 0x74\n __HAL_LOCK(hadc);\n 8003480:\td047 \tbeq.n\t8003512 \n\n /* Temporary handle minimum initialization */\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\n\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 8003482:\t6804 \tldr\tr4, [r0, #0]\n 8003484:\t4603 \tmov\tr3, r0\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n 8003486:\t2200 \tmovs\tr2, #0\n __HAL_LOCK(hadc);\n 8003488:\t2001 \tmovs\tr0, #1\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 800348a:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n 800348e:\t9218 \tstr\tr2, [sp, #96]\t; 0x60\n __HAL_LOCK(hadc);\n 8003490:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\n 8003494:\t9219 \tstr\tr2, [sp, #100]\t; 0x64\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 8003496:\td007 \tbeq.n\t80034a8 \n\n if (tmphadcSlave.Instance == NULL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8003498:\t6dd9 \tldr\tr1, [r3, #92]\t; 0x5c\n\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n 800349a:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 800349e:\tf041 0120 \torr.w\tr1, r1, #32\n 80034a2:\t65d9 \tstr\tr1, [r3, #92]\t; 0x5c\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n\n /* Return function status */\n return tmp_hal_status;\n}\n 80034a4:\tb01d \tadd\tsp, #116\t; 0x74\n 80034a6:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 80034a8:\t4d26 \tldr\tr5, [pc, #152]\t; (8003544 )\n 80034aa:\t68aa \tldr\tr2, [r5, #8]\n 80034ac:\t0752 \tlsls\tr2, r2, #29\n 80034ae:\td50a \tbpl.n\t80034c6 \n 80034b0:\t68a2 \tldr\tr2, [r4, #8]\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80034b2:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80034b4:\tf042 0220 \torr.w\tr2, r2, #32\n tmp_hal_status = HAL_ERROR;\n 80034b8:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80034ba:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 80034bc:\t2200 \tmovs\tr2, #0\n 80034be:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 80034c2:\tb01d \tadd\tsp, #116\t; 0x74\n 80034c4:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 80034c6:\t68a0 \tldr\tr0, [r4, #8]\n 80034c8:\tf010 0004 \tands.w\tr0, r0, #4\n 80034cc:\td1f1 \tbne.n\t80034b2 \n if (multimode->Mode != ADC_MODE_INDEPENDENT)\n 80034ce:\tb31e \tcbz\tr6, 8003518 \n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\n 80034d0:\tf8df e074 \tldr.w\tlr, [pc, #116]\t; 8003548 \n 80034d4:\t684f \tldr\tr7, [r1, #4]\n 80034d6:\tf8de 2008 \tldr.w\tr2, [lr, #8]\n 80034da:\tf893 c038 \tldrb.w\tip, [r3, #56]\t; 0x38\n 80034de:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 80034e2:\t433a \torrs\tr2, r7\n 80034e4:\tea42 324c \torr.w\tr2, r2, ip, lsl #13\n 80034e8:\tf8ce 2008 \tstr.w\tr2, [lr, #8]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 80034ec:\t68a2 \tldr\tr2, [r4, #8]\n 80034ee:\t07d4 \tlsls\tr4, r2, #31\n 80034f0:\td426 \tbmi.n\t8003540 \n 80034f2:\t68a8 \tldr\tr0, [r5, #8]\n 80034f4:\tf010 0001 \tands.w\tr0, r0, #1\n 80034f8:\td119 \tbne.n\t800352e \n MODIFY_REG(tmpADC_Common->CCR,\n 80034fa:\t688a \tldr\tr2, [r1, #8]\n 80034fc:\tf8de 1008 \tldr.w\tr1, [lr, #8]\n 8003500:\tf421 6171 \tbic.w\tr1, r1, #3856\t; 0xf10\n 8003504:\t4332 \torrs\tr2, r6\n 8003506:\tf021 010f \tbic.w\tr1, r1, #15\n 800350a:\t430a \torrs\tr2, r1\n 800350c:\tf8ce 2008 \tstr.w\tr2, [lr, #8]\n 8003510:\te7d4 \tb.n\t80034bc \n __HAL_LOCK(hadc);\n 8003512:\t2002 \tmovs\tr0, #2\n}\n 8003514:\tb01d \tadd\tsp, #116\t; 0x74\n 8003516:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\n 8003518:\t490b \tldr\tr1, [pc, #44]\t; (8003548 )\n 800351a:\t688a \tldr\tr2, [r1, #8]\n 800351c:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 8003520:\t608a \tstr\tr2, [r1, #8]\n 8003522:\t68a2 \tldr\tr2, [r4, #8]\n 8003524:\t68a8 \tldr\tr0, [r5, #8]\n 8003526:\t4310 \torrs\tr0, r2\n 8003528:\tf010 0001 \tands.w\tr0, r0, #1\n 800352c:\td001 \tbeq.n\t8003532 \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 800352e:\t2000 \tmovs\tr0, #0\n 8003530:\te7c4 \tb.n\t80034bc \n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\n 8003532:\t688a \tldr\tr2, [r1, #8]\n 8003534:\tf422 6271 \tbic.w\tr2, r2, #3856\t; 0xf10\n 8003538:\tf022 020f \tbic.w\tr2, r2, #15\n 800353c:\t608a \tstr\tr2, [r1, #8]\n 800353e:\te7bd \tb.n\t80034bc \n 8003540:\t68aa \tldr\tr2, [r5, #8]\n 8003542:\te7bb \tb.n\t80034bc \n 8003544:\t50000100 \t.word\t0x50000100\n 8003548:\t50000300 \t.word\t0x50000300\n\n0800354c :\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\n{\n uint32_t reg_value;\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n\n reg_value = SCB->AIRCR; /* read old register configuration */\n 800354c:\t4907 \tldr\tr1, [pc, #28]\t; (800356c )\n 800354e:\t68ca \tldr\tr2, [r1, #12]\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n reg_value = (reg_value |\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8003550:\t0203 \tlsls\tr3, r0, #8\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 8003552:\tf64f 00ff \tmovw\tr0, #63743\t; 0xf8ff\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8003556:\tf403 63e0 \tand.w\tr3, r3, #1792\t; 0x700\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 800355a:\t4002 \tands\tr2, r0\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n 800355c:\t4313 \torrs\tr3, r2\n reg_value = (reg_value |\n 800355e:\tf043 63bf \torr.w\tr3, r3, #100139008\t; 0x5f80000\n 8003562:\tf443 3300 \torr.w\tr3, r3, #131072\t; 0x20000\n SCB->AIRCR = reg_value;\n 8003566:\t60cb \tstr\tr3, [r1, #12]\n /* Check the parameters */\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\n\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\n NVIC_SetPriorityGrouping(PriorityGroup);\n}\n 8003568:\t4770 \tbx\tlr\n 800356a:\tbf00 \tnop\n 800356c:\te000ed00 \t.word\t0xe000ed00\n\n08003570 :\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\n */\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\n{\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 8003570:\t4b1c \tldr\tr3, [pc, #112]\t; (80035e4 )\n 8003572:\t68db \tldr\tr3, [r3, #12]\n 8003574:\tf3c3 2302 \tubfx\tr3, r3, #8, #3\n * This parameter can be a value between 0 and 15\n * A lower priority value indicates a higher priority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\n{\n 8003578:\tb500 \tpush\t{lr}\n{\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n uint32_t PreemptPriorityBits;\n uint32_t SubPriorityBits;\n\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 800357a:\tf1c3 0e07 \trsb\tlr, r3, #7\n 800357e:\tf1be 0f04 \tcmp.w\tlr, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 8003582:\tf103 0c04 \tadd.w\tip, r3, #4\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8003586:\tbf28 \tit\tcs\n 8003588:\tf04f 0e04 \tmovcs.w\tlr, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 800358c:\tf1bc 0f06 \tcmp.w\tip, #6\n 8003590:\td91b \tbls.n\t80035ca \n 8003592:\t3b03 \tsubs\tr3, #3\n\n return (\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\n 8003594:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8003598:\tfa0c fc03 \tlsl.w\tip, ip, r3\n 800359c:\tea22 020c \tbic.w\tr2, r2, ip\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80035a0:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 80035a4:\tfa0c fc0e \tlsl.w\tip, ip, lr\n 80035a8:\tea21 010c \tbic.w\tr1, r1, ip\n 80035ac:\t4099 \tlsls\tr1, r3\n if ((int32_t)(IRQn) >= 0)\n 80035ae:\t2800 \tcmp\tr0, #0\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 80035b0:\tea41 0102 \torr.w\tr1, r1, r2\n if ((int32_t)(IRQn) >= 0)\n 80035b4:\tdb0c \tblt.n\t80035d0 \n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80035b6:\tf100 4060 \tadd.w\tr0, r0, #3758096384\t; 0xe0000000\n 80035ba:\t0109 \tlsls\tr1, r1, #4\n 80035bc:\tf500 4061 \tadd.w\tr0, r0, #57600\t; 0xe100\n 80035c0:\tb2c9 \tuxtb\tr1, r1\n 80035c2:\tf880 1300 \tstrb.w\tr1, [r0, #768]\t; 0x300\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\n\n prioritygroup = NVIC_GetPriorityGrouping();\n\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\n}\n 80035c6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80035ca:\t2200 \tmovs\tr2, #0\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 80035cc:\t4613 \tmov\tr3, r2\n 80035ce:\te7e7 \tb.n\t80035a0 \n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80035d0:\t4b05 \tldr\tr3, [pc, #20]\t; (80035e8 )\n 80035d2:\tf000 000f \tand.w\tr0, r0, #15\n 80035d6:\t0109 \tlsls\tr1, r1, #4\n 80035d8:\t4403 \tadd\tr3, r0\n 80035da:\tb2c9 \tuxtb\tr1, r1\n 80035dc:\t7619 \tstrb\tr1, [r3, #24]\n 80035de:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80035e2:\tbf00 \tnop\n 80035e4:\te000ed00 \t.word\t0xe000ed00\n 80035e8:\te000ecfc \t.word\t0xe000ecfc\n\n080035ec :\n if ((int32_t)(IRQn) >= 0)\n 80035ec:\t2800 \tcmp\tr0, #0\n 80035ee:\tdb07 \tblt.n\t8003600 \n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 80035f0:\t4a04 \tldr\tr2, [pc, #16]\t; (8003604 )\n 80035f2:\t0941 \tlsrs\tr1, r0, #5\n 80035f4:\t2301 \tmovs\tr3, #1\n 80035f6:\tf000 001f \tand.w\tr0, r0, #31\n 80035fa:\t4083 \tlsls\tr3, r0\n 80035fc:\tf842 3021 \tstr.w\tr3, [r2, r1, lsl #2]\n /* Check the parameters */\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\n \n /* Enable interrupt */\n NVIC_EnableIRQ(IRQn);\n}\n 8003600:\t4770 \tbx\tlr\n 8003602:\tbf00 \tnop\n 8003604:\te000e100 \t.word\t0xe000e100\n\n08003608 :\n function SysTick_Config is not included. In this case, the file device.h\n must contain a vendor-specific implementation of this function.\n */\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\n{\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\n 8003608:\t3801 \tsubs\tr0, #1\n 800360a:\tf1b0 7f80 \tcmp.w\tr0, #16777216\t; 0x1000000\n 800360e:\td210 \tbcs.n\t8003632 \n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\n * @retval status: - 0 Function succeeded.\n * - 1 Function failed.\n */\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\n{\n 8003610:\tb410 \tpush\t{r4}\n {\n return (1UL); /* Reload value impossible */\n }\n\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8003612:\tf04f 23e0 \tmov.w\tr3, #3758153728\t; 0xe000e000\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8003616:\t4c08 \tldr\tr4, [pc, #32]\t; (8003638 )\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8003618:\t6158 \tstr\tr0, [r3, #20]\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 800361a:\tf04f 0cf0 \tmov.w\tip, #240\t; 0xf0\n 800361e:\tf884 c023 \tstrb.w\tip, [r4, #35]\t; 0x23\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8003622:\t2200 \tmovs\tr2, #0\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8003624:\t2107 \tmovs\tr1, #7\n SysTick_CTRL_TICKINT_Msk |\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\n return (0UL); /* Function successful */\n 8003626:\t4610 \tmov\tr0, r2\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8003628:\t619a \tstr\tr2, [r3, #24]\n return SysTick_Config(TicksNumb);\n}\n 800362a:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 800362e:\t6119 \tstr\tr1, [r3, #16]\n 8003630:\t4770 \tbx\tlr\n return (1UL); /* Reload value impossible */\n 8003632:\t2001 \tmovs\tr0, #1\n 8003634:\t4770 \tbx\tlr\n 8003636:\tbf00 \tnop\n 8003638:\te000ed00 \t.word\t0xe000ed00\n\n0800363c :\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\n{\n /* Check DAC handle */\n if (hdac == NULL)\n 800363c:\tb188 \tcbz\tr0, 8003662 \n{\n 800363e:\tb510 \tpush\t{r4, lr}\n return HAL_ERROR;\n }\n /* Check the parameters */\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\n\n if (hdac->State == HAL_DAC_STATE_RESET)\n 8003640:\t7903 \tldrb\tr3, [r0, #4]\n 8003642:\t4604 \tmov\tr4, r0\n 8003644:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8003648:\tb13b \tcbz\tr3, 800365a \n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_BUSY;\n\n /* Set DAC error code to none */\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 800364a:\t2300 \tmovs\tr3, #0\n hdac->State = HAL_DAC_STATE_BUSY;\n 800364c:\t2102 \tmovs\tr1, #2\n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_READY;\n 800364e:\t2201 \tmovs\tr2, #1\n hdac->State = HAL_DAC_STATE_BUSY;\n 8003650:\t7121 \tstrb\tr1, [r4, #4]\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 8003652:\t6123 \tstr\tr3, [r4, #16]\n hdac->State = HAL_DAC_STATE_READY;\n 8003654:\t7122 \tstrb\tr2, [r4, #4]\n\n /* Return function status */\n return HAL_OK;\n 8003656:\t4618 \tmov\tr0, r3\n}\n 8003658:\tbd10 \tpop\t{r4, pc}\n hdac->Lock = HAL_UNLOCKED;\n 800365a:\t7142 \tstrb\tr2, [r0, #5]\n HAL_DAC_MspInit(hdac);\n 800365c:\tf7fe fd9c \tbl\t8002198 \n 8003660:\te7f3 \tb.n\t800364a \n return HAL_ERROR;\n 8003662:\t2001 \tmovs\tr0, #1\n}\n 8003664:\t4770 \tbx\tlr\n 8003666:\tbf00 \tnop\n\n08003668 :\n * (1) On this STM32 series, parameter not available on all instances.\n * Refer to device datasheet for channels availability.\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\n{\n 8003668:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 800366a:\t7943 \tldrb\tr3, [r0, #5]\n 800366c:\t2b01 \tcmp\tr3, #1\n 800366e:\td02e \tbeq.n\t80036ce \n 8003670:\t4604 \tmov\tr4, r0\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_BUSY;\n 8003672:\t2602 \tmovs\tr6, #2\n\n /* Enable the Peripheral */\n __HAL_DAC_ENABLE(hdac, Channel);\n 8003674:\t6822 \tldr\tr2, [r4, #0]\n hdac->State = HAL_DAC_STATE_BUSY;\n 8003676:\t7126 \tstrb\tr6, [r4, #4]\n __HAL_LOCK(hdac);\n 8003678:\t2001 \tmovs\tr0, #1\n 800367a:\t7160 \tstrb\tr0, [r4, #5]\n __HAL_DAC_ENABLE(hdac, Channel);\n 800367c:\t460d \tmov\tr5, r1\n 800367e:\tf005 0710 \tand.w\tr7, r5, #16\n 8003682:\t6811 \tldr\tr1, [r2, #0]\n 8003684:\tfa00 f307 \tlsl.w\tr3, r0, r7\n 8003688:\t430b \torrs\tr3, r1\n 800368a:\t6013 \tstr\tr3, [r2, #0]\n /* Ensure minimum wait before using peripheral after enabling it */\n HAL_Delay(1);\n 800368c:\tf7ff fa74 \tbl\t8002b78 \n\n if (Channel == DAC_CHANNEL_1)\n {\n /* Check if software trigger enabled */\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\n 8003690:\t6822 \tldr\tr2, [r4, #0]\n if (Channel == DAC_CHANNEL_1)\n 8003692:\tb96d \tcbnz\tr5, 80036b0 \n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\n 8003694:\t6813 \tldr\tr3, [r2, #0]\n 8003696:\tf003 033e \tand.w\tr3, r3, #62\t; 0x3e\n 800369a:\t42b3 \tcmp\tr3, r6\n 800369c:\td103 \tbne.n\t80036a6 \n {\n /* Enable the selected DAC software conversion */\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\n 800369e:\t6853 \tldr\tr3, [r2, #4]\n 80036a0:\tf043 0301 \torr.w\tr3, r3, #1\n 80036a4:\t6053 \tstr\tr3, [r2, #4]\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 80036a6:\t2000 \tmovs\tr0, #0\n hdac->State = HAL_DAC_STATE_READY;\n 80036a8:\t2301 \tmovs\tr3, #1\n 80036aa:\t7123 \tstrb\tr3, [r4, #4]\n __HAL_UNLOCK(hdac);\n 80036ac:\t7160 \tstrb\tr0, [r4, #5]\n\n /* Return function status */\n return HAL_OK;\n}\n 80036ae:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\n 80036b0:\t6813 \tldr\tr3, [r2, #0]\n 80036b2:\t40be \tlsls\tr6, r7\n 80036b4:\tf403 1378 \tand.w\tr3, r3, #4063232\t; 0x3e0000\n 80036b8:\t42b3 \tcmp\tr3, r6\n 80036ba:\td1f4 \tbne.n\t80036a6 \n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\n 80036bc:\t6853 \tldr\tr3, [r2, #4]\n 80036be:\tf043 0302 \torr.w\tr3, r3, #2\n 80036c2:\t6053 \tstr\tr3, [r2, #4]\n __HAL_UNLOCK(hdac);\n 80036c4:\t2000 \tmovs\tr0, #0\n hdac->State = HAL_DAC_STATE_READY;\n 80036c6:\t2301 \tmovs\tr3, #1\n 80036c8:\t7123 \tstrb\tr3, [r4, #4]\n __HAL_UNLOCK(hdac);\n 80036ca:\t7160 \tstrb\tr0, [r4, #5]\n return HAL_OK;\n 80036cc:\te7ef \tb.n\t80036ae \n __HAL_LOCK(hdac);\n 80036ce:\t2002 \tmovs\tr0, #2\n}\n 80036d0:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n 80036d2:\tbf00 \tnop\n\n080036d4 :\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\n * @param Data Data to be loaded in the selected data holding register.\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\n{\n 80036d4:\tb410 \tpush\t{r4}\n 80036d6:\tb083 \tsub\tsp, #12\n\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_DAC_ALIGN(Alignment));\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\n 80036d8:\t6800 \tldr\tr0, [r0, #0]\n __IO uint32_t tmp = 0UL;\n 80036da:\t2400 \tmovs\tr4, #0\n 80036dc:\t9401 \tstr\tr4, [sp, #4]\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\n 80036de:\t6bc4 \tldr\tr4, [r0, #60]\t; 0x3c\n {\n assert_param(IS_DAC_DATA(Data));\n }\n\n tmp = (uint32_t)hdac->Instance;\n 80036e0:\t9001 \tstr\tr0, [sp, #4]\n if (Channel == DAC_CHANNEL_1)\n 80036e2:\tb951 \tcbnz\tr1, 80036fa \n {\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\n 80036e4:\t9901 \tldr\tr1, [sp, #4]\n 80036e6:\t3108 \tadds\tr1, #8\n 80036e8:\t440a \tadd\tr2, r1\n 80036ea:\t9201 \tstr\tr2, [sp, #4]\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\n }\n\n\n /* Set the DAC channel selected data holding register */\n *(__IO uint32_t *) tmp = Data;\n 80036ec:\t9a01 \tldr\tr2, [sp, #4]\n\n /* Return function status */\n return HAL_OK;\n}\n 80036ee:\t2000 \tmovs\tr0, #0\n *(__IO uint32_t *) tmp = Data;\n 80036f0:\t6013 \tstr\tr3, [r2, #0]\n}\n 80036f2:\tb003 \tadd\tsp, #12\n 80036f4:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 80036f8:\t4770 \tbx\tlr\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\n 80036fa:\t9901 \tldr\tr1, [sp, #4]\n 80036fc:\t3114 \tadds\tr1, #20\n 80036fe:\t440a \tadd\tr2, r1\n 8003700:\t9201 \tstr\tr2, [sp, #4]\n 8003702:\te7f3 \tb.n\t80036ec \n\n08003704 :\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 8003704:\t7943 \tldrb\tr3, [r0, #5]\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\n 8003706:\tf8d1 c008 \tldr.w\tip, [r1, #8]\n __HAL_LOCK(hdac);\n 800370a:\t2b01 \tcmp\tr3, #1\n 800370c:\tf000 80d0 \tbeq.w\t80038b0 \n 8003710:\t2301 \tmovs\tr3, #1\n{\n 8003712:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_BUSY;\n\n /* Sample and hold configuration */\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 8003716:\tf1bc 0f04 \tcmp.w\tip, #4\n __HAL_LOCK(hdac);\n 800371a:\t7143 \tstrb\tr3, [r0, #5]\n hdac->State = HAL_DAC_STATE_BUSY;\n 800371c:\tf04f 0302 \tmov.w\tr3, #2\n 8003720:\t4605 \tmov\tr5, r0\n 8003722:\t460f \tmov\tr7, r1\n 8003724:\t4616 \tmov\tr6, r2\n 8003726:\t7103 \tstrb\tr3, [r0, #4]\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 8003728:\td07d \tbeq.n\t8003826 \n\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\n /* USER TRIMMING */\n {\n /* Get the DAC CCR value */\n tmpreg1 = hdac->Instance->CCR;\n 800372a:\t6800 \tldr\tr0, [r0, #0]\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 800372c:\tf002 0610 \tand.w\tr6, r2, #16\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\n 8003730:\t69fb \tldr\tr3, [r7, #28]\n 8003732:\t2b01 \tcmp\tr3, #1\n 8003734:\td108 \tbne.n\t8003748 \n tmpreg1 = hdac->Instance->CCR;\n 8003736:\t6b82 \tldr\tr2, [r0, #56]\t; 0x38\n /* Clear trimming value */\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n /* Configure for the selected trimming offset */\n tmpreg2 = sConfig->DAC_TrimmingValue;\n /* Calculate CCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8003738:\t6a3b \tldr\tr3, [r7, #32]\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n 800373a:\t211f \tmovs\tr1, #31\n 800373c:\t40b1 \tlsls\tr1, r6\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 800373e:\t40b3 \tlsls\tr3, r6\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n 8003740:\tea22 0201 \tbic.w\tr2, r2, r1\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8003744:\t4313 \torrs\tr3, r2\n /* Write to DAC CCR */\n hdac->Instance->CCR = tmpreg1;\n 8003746:\t6383 \tstr\tr3, [r0, #56]\t; 0x38\n /* Get the DAC MCR value */\n tmpreg1 = hdac->Instance->MCR;\n /* Clear DAC_MCR_MODEx bits */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8003748:\t69ba \tldr\tr2, [r7, #24]\n tmpreg1 = hdac->Instance->MCR;\n 800374a:\t6bc3 \tldr\tr3, [r0, #60]\t; 0x3c\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 800374c:\t2107 \tmovs\tr1, #7\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 800374e:\t2a01 \tcmp\tr2, #1\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 8003750:\tfa01 f106 \tlsl.w\tr1, r1, r6\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8003754:\td063 \tbeq.n\t800381e \n {\n connectOnChip = 0x00000000UL;\n }\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\n 8003756:\t2a02 \tcmp\tr2, #2\n {\n connectOnChip = DAC_MCR_MODE1_0;\n }\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\n {\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 8003758:\t697a \tldr\tr2, [r7, #20]\n 800375a:\tbf16 \titet\tne\n 800375c:\tfab2 fe82 \tclzne\tlr, r2\n connectOnChip = DAC_MCR_MODE1_0;\n 8003760:\tf04f 0e01 \tmoveq.w\tlr, #1\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 8003764:\tea4f 1e5e \tmovne.w\tlr, lr, lsr #5\n /* Configure for the selected DAC channel: DMA double data mode */\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n /* Clear DAC_MCR_SINFORMATx */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n /* Configure for the selected DAC channel: Signed format */\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8003768:\t797c \tldrb\tr4, [r7, #5]\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 800376a:\tf897 8004 \tldrb.w\tr8, [r7, #4]\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 800376e:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 8003772:\tfab4 f484 \tclz\tr4, r4\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 8003776:\tf1a8 0801 \tsub.w\tr8, r8, #1\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 800377a:\t0964 \tlsrs\tr4, r4, #5\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 800377c:\tfab8 f888 \tclz\tr8, r8\n 8003780:\tea4f 1858 \tmov.w\tr8, r8, lsr #5\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8003784:\t0264 \tlsls\tr4, r4, #9\n 8003786:\tea44 2408 \torr.w\tr4, r4, r8, lsl #8\n 800378a:\tea44 040c \torr.w\tr4, r4, ip\n 800378e:\tea44 040e \torr.w\tr4, r4, lr\n 8003792:\t4314 \torrs\tr4, r2\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 8003794:\tf44f 7200 \tmov.w\tr2, #512\t; 0x200\n 8003798:\t40b2 \tlsls\tr2, r6\n 800379a:\t430a \torrs\tr2, r1\n 800379c:\tea23 0802 \tbic.w\tr8, r3, r2\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\n 80037a0:\tf44f 7380 \tmov.w\tr3, #256\t; 0x100\n 80037a4:\t40b3 \tlsls\tr3, r6\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 80037a6:\tea28 0803 \tbic.w\tr8, r8, r3\n /* Clear DAC_MCR_HFSEL bits */\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n /* Configure for both DAC channels: high frequency mode */\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 80037aa:\t683b \tldr\tr3, [r7, #0]\n 80037ac:\t2b02 \tcmp\tr3, #2\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n 80037ae:\tf428 4840 \tbic.w\tr8, r8, #49152\t; 0xc000\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 80037b2:\td074 \tbeq.n\t800389e \n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\n }\n }\n else\n {\n tmpreg1 |= sConfig->DAC_HighFrequency;\n 80037b4:\tea48 0803 \torr.w\tr8, r8, r3\n }\n /* Calculate MCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 80037b8:\t40b4 \tlsls\tr4, r6\n 80037ba:\tea44 0408 \torr.w\tr4, r4, r8\n /* Write to DAC MCR */\n hdac->Instance->MCR = tmpreg1;\n 80037be:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n\n /* DAC in normal operating mode hence clear DAC_CR_CENx bit */\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\n 80037c0:\t6803 \tldr\tr3, [r0, #0]\n 80037c2:\tf44f 4280 \tmov.w\tr2, #16384\t; 0x4000\n 80037c6:\t40b2 \tlsls\tr2, r6\n 80037c8:\tea23 0302 \tbic.w\tr3, r3, r2\n 80037cc:\t6003 \tstr\tr3, [r0, #0]\n /* Disable wave generation */\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 80037ce:\te9d7 2303 \tldrd\tr2, r3, [r7, #12]\n tmpreg1 = hdac->Instance->CR;\n 80037d2:\t6804 \tldr\tr4, [r0, #0]\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\n 80037d4:\tf640 71fe \tmovw\tr1, #4094\t; 0xffe\n 80037d8:\t40b1 \tlsls\tr1, r6\n 80037da:\tea24 0401 \tbic.w\tr4, r4, r1\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 80037de:\tfa02 f106 \tlsl.w\tr1, r2, r6\n 80037e2:\t4321 \torrs\tr1, r4\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 80037e4:\t019b \tlsls\tr3, r3, #6\n hdac->Instance->CR = tmpreg1;\n 80037e6:\t6001 \tstr\tr1, [r0, #0]\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n 80037e8:\tf3c2 0283 \tubfx\tr2, r2, #2, #4\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 80037ec:\tf403 6370 \tand.w\tr3, r3, #3840\t; 0xf00\n 80037f0:\t4313 \torrs\tr3, r2\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n 80037f2:\t24c0 \tmovs\tr4, #192\t; 0xc0\n 80037f4:\t6802 \tldr\tr2, [r0, #0]\n 80037f6:\t40b4 \tlsls\tr4, r6\n 80037f8:\tea22 0204 \tbic.w\tr2, r2, r4\n 80037fc:\t6002 \tstr\tr2, [r0, #0]\n /* Modify STMODR register value depending on DAC_Channel */\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 80037fe:\t6e02 \tldr\tr2, [r0, #96]\t; 0x60\n 8003800:\tf640 710f \tmovw\tr1, #3855\t; 0xf0f\n 8003804:\t40b1 \tlsls\tr1, r6\n 8003806:\tea22 0201 \tbic.w\tr2, r2, r1\n 800380a:\t40b3 \tlsls\tr3, r6\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 800380c:\t2100 \tmovs\tr1, #0\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 800380e:\t4313 \torrs\tr3, r2\n hdac->State = HAL_DAC_STATE_READY;\n 8003810:\t2201 \tmovs\tr2, #1\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 8003812:\t6603 \tstr\tr3, [r0, #96]\t; 0x60\n\n /* Return function status */\n return HAL_OK;\n 8003814:\t4608 \tmov\tr0, r1\n hdac->State = HAL_DAC_STATE_READY;\n 8003816:\t712a \tstrb\tr2, [r5, #4]\n __HAL_UNLOCK(hdac);\n 8003818:\t7169 \tstrb\tr1, [r5, #5]\n}\n 800381a:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 800381e:\t697a \tldr\tr2, [r7, #20]\n connectOnChip = 0x00000000UL;\n 8003820:\tf04f 0e00 \tmov.w\tlr, #0\n 8003824:\te7a0 \tb.n\t8003768 \n tickstart = HAL_GetTick();\n 8003826:\tf7ff f9a1 \tbl\t8002b6c \n 800382a:\t4604 \tmov\tr4, r0\n if (Channel == DAC_CHANNEL_1)\n 800382c:\tb12e \tcbz\tr6, 800383a \n 800382e:\te014 \tb.n\t800385a \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8003830:\tf7ff f99c \tbl\t8002b6c \n 8003834:\t1b03 \tsubs\tr3, r0, r4\n 8003836:\t2b01 \tcmp\tr3, #1\n 8003838:\td83c \tbhi.n\t80038b4 \n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 800383a:\t682b \tldr\tr3, [r5, #0]\n 800383c:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 800383e:\t041b \tlsls\tr3, r3, #16\n 8003840:\td4f6 \tbmi.n\t8003830 \n HAL_Delay(1);\n 8003842:\t2001 \tmovs\tr0, #1\n 8003844:\tf7ff f998 \tbl\t8002b78 \n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 8003848:\t6828 \tldr\tr0, [r5, #0]\n 800384a:\t6a7b \tldr\tr3, [r7, #36]\t; 0x24\n 800384c:\t6403 \tstr\tr3, [r0, #64]\t; 0x40\n 800384e:\te00e \tb.n\t800386e \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8003850:\tf7ff f98c \tbl\t8002b6c \n 8003854:\t1b03 \tsubs\tr3, r0, r4\n 8003856:\t2b01 \tcmp\tr3, #1\n 8003858:\td82c \tbhi.n\t80038b4 \n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\n 800385a:\t682b \tldr\tr3, [r5, #0]\n 800385c:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 800385e:\t2b00 \tcmp\tr3, #0\n 8003860:\tdbf6 \tblt.n\t8003850 \n HAL_Delay(1U);\n 8003862:\t2001 \tmovs\tr0, #1\n 8003864:\tf7ff f988 \tbl\t8002b78 \n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 8003868:\t6828 \tldr\tr0, [r5, #0]\n 800386a:\t6a7b \tldr\tr3, [r7, #36]\t; 0x24\n 800386c:\t6443 \tstr\tr3, [r0, #68]\t; 0x44\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 800386e:\t6c83 \tldr\tr3, [r0, #72]\t; 0x48\n 8003870:\t6aba \tldr\tr2, [r7, #40]\t; 0x28\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\n 8003872:\tf8d7 c008 \tldr.w\tip, [r7, #8]\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 8003876:\tf006 0610 \tand.w\tr6, r6, #16\n 800387a:\tf240 31ff \tmovw\tr1, #1023\t; 0x3ff\n 800387e:\t40b1 \tlsls\tr1, r6\n 8003880:\t40b2 \tlsls\tr2, r6\n 8003882:\tea23 0301 \tbic.w\tr3, r3, r1\n 8003886:\t4313 \torrs\tr3, r2\n 8003888:\t6483 \tstr\tr3, [r0, #72]\t; 0x48\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\n 800388a:\t6cc3 \tldr\tr3, [r0, #76]\t; 0x4c\n 800388c:\t6afa \tldr\tr2, [r7, #44]\t; 0x2c\n 800388e:\t21ff \tmovs\tr1, #255\t; 0xff\n 8003890:\t40b1 \tlsls\tr1, r6\n 8003892:\t40b2 \tlsls\tr2, r6\n 8003894:\tea23 0301 \tbic.w\tr3, r3, r1\n 8003898:\t4313 \torrs\tr3, r2\n 800389a:\t64c3 \tstr\tr3, [r0, #76]\t; 0x4c\n 800389c:\te748 \tb.n\t8003730 \n hclkfreq = HAL_RCC_GetHCLKFreq();\n 800389e:\tf000 fe61 \tbl\t8004564 \n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\n 80038a2:\t4b0c \tldr\tr3, [pc, #48]\t; (80038d4 )\n 80038a4:\t4298 \tcmp\tr0, r3\n 80038a6:\td90d \tbls.n\t80038c4 \n hdac->Instance->MCR = tmpreg1;\n 80038a8:\t6828 \tldr\tr0, [r5, #0]\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\n 80038aa:\tf448 4800 \torr.w\tr8, r8, #32768\t; 0x8000\n 80038ae:\te783 \tb.n\t80037b8 \n __HAL_LOCK(hdac);\n 80038b0:\t2002 \tmovs\tr0, #2\n}\n 80038b2:\t4770 \tbx\tlr\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 80038b4:\t692b \tldr\tr3, [r5, #16]\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 80038b6:\t2203 \tmovs\tr2, #3\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 80038b8:\tf043 0308 \torr.w\tr3, r3, #8\n 80038bc:\t612b \tstr\tr3, [r5, #16]\n return HAL_TIMEOUT;\n 80038be:\t4610 \tmov\tr0, r2\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 80038c0:\t712a \tstrb\tr2, [r5, #4]\n return HAL_TIMEOUT;\n 80038c2:\te7aa \tb.n\t800381a \n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\n 80038c4:\t4b04 \tldr\tr3, [pc, #16]\t; (80038d8 )\n 80038c6:\t4298 \tcmp\tr0, r3\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\n 80038c8:\tbf88 \tit\thi\n 80038ca:\tf448 4880 \torrhi.w\tr8, r8, #16384\t; 0x4000\n hdac->Instance->MCR = tmpreg1;\n 80038ce:\t6828 \tldr\tr0, [r5, #0]\n 80038d0:\te772 \tb.n\t80037b8 \n 80038d2:\tbf00 \tnop\n 80038d4:\t09896800 \t.word\t0x09896800\n 80038d8:\t04c4b400 \t.word\t0x04c4b400\n\n080038dc :\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\n{\n uint32_t tmp;\n\n /* Check the DMA handle allocation */\n if (hdma == NULL)\n 80038dc:\t2800 \tcmp\tr0, #0\n 80038de:\td078 \tbeq.n\t80039d2 \n{\n 80038e0:\tb4f0 \tpush\t{r4, r5, r6, r7}\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\n\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\n\n /* Compute the channel index */\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\n 80038e2:\t4b3d \tldr\tr3, [pc, #244]\t; (80039d8 )\n 80038e4:\t6804 \tldr\tr4, [r0, #0]\n 80038e6:\t429c \tcmp\tr4, r3\n 80038e8:\td95f \tbls.n\t80039aa \n hdma->DmaBaseAddress = DMA1;\n }\n else\n {\n /* DMA2 */\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 80038ea:\t4a3c \tldr\tr2, [pc, #240]\t; (80039dc )\n 80038ec:\t4b3c \tldr\tr3, [pc, #240]\t; (80039e0 )\n hdma->DmaBaseAddress = DMA2;\n 80038ee:\t493d \tldr\tr1, [pc, #244]\t; (80039e4 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 80038f0:\t4422 \tadd\tr2, r4\n 80038f2:\tfba3 3202 \tumull\tr3, r2, r3, r2\n 80038f6:\t0912 \tlsrs\tr2, r2, #4\n 80038f8:\t0092 \tlsls\tr2, r2, #2\n }\n\n /* Change DMA peripheral state */\n hdma->State = HAL_DMA_STATE_BUSY;\n 80038fa:\t2302 \tmovs\tr3, #2\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\n\n /* Prepare the DMA Channel configuration */\n tmp |= hdma->Init.Direction |\n 80038fc:\t6885 \tldr\tr5, [r0, #8]\n hdma->State = HAL_DMA_STATE_BUSY;\n 80038fe:\tf880 3025 \tstrb.w\tr3, [r0, #37]\t; 0x25\n tmp |= hdma->Init.Direction |\n 8003902:\t68c3 \tldr\tr3, [r0, #12]\n#else\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\n#endif /* STM32G4x1xx) */\n }\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8003904:\t4e36 \tldr\tr6, [pc, #216]\t; (80039e0 )\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8003906:\t4f34 \tldr\tr7, [pc, #208]\t; (80039d8 )\n 8003908:\te9c0 1210 \tstrd\tr1, r2, [r0, #64]\t; 0x40\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 800390c:\t6901 \tldr\tr1, [r0, #16]\n tmp |= hdma->Init.Direction |\n 800390e:\t432b \torrs\tr3, r5\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8003910:\t430b \torrs\tr3, r1\n 8003912:\t6941 \tldr\tr1, [r0, #20]\n 8003914:\t430b \torrs\tr3, r1\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8003916:\t6981 \tldr\tr1, [r0, #24]\n 8003918:\t430b \torrs\tr3, r1\n tmp = hdma->Instance->CCR;\n 800391a:\t6821 \tldr\tr1, [r4, #0]\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 800391c:\tf421 4cff \tbic.w\tip, r1, #32640\t; 0x7f80\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8003920:\t69c1 \tldr\tr1, [r0, #28]\n 8003922:\t430b \torrs\tr3, r1\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8003924:\tb2e1 \tuxtb\tr1, r4\n 8003926:\t3908 \tsubs\tr1, #8\n 8003928:\tfba6 6101 \tumull\tr6, r1, r6, r1\n hdma->Init.Mode | hdma->Init.Priority;\n 800392c:\t6a06 \tldr\tr6, [r0, #32]\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 800392e:\tf02c 0c70 \tbic.w\tip, ip, #112\t; 0x70\n hdma->Init.Mode | hdma->Init.Priority;\n 8003932:\t4333 \torrs\tr3, r6\n tmp |= hdma->Init.Direction |\n 8003934:\tea43 030c \torr.w\tr3, r3, ip\n hdma->Instance->CCR = tmp;\n 8003938:\t6023 \tstr\tr3, [r4, #0]\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 800393a:\t4e2b \tldr\tr6, [pc, #172]\t; (80039e8 )\n 800393c:\t4b2b \tldr\tr3, [pc, #172]\t; (80039ec )\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 800393e:\tf3c1 1104 \tubfx\tr1, r1, #4, #5\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8003942:\t42bc \tcmp\tr4, r7\n 8003944:\tbf98 \tit\tls\n 8003946:\t4633 \tmovls\tr3, r6\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8003948:\tf04f 0c01 \tmov.w\tip, #1\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n 800394c:\t4c28 \tldr\tr4, [pc, #160]\t; (80039f0 )\n 800394e:\t64c4 \tstr\tr4, [r0, #76]\t; 0x4c\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8003950:\tfa0c f101 \tlsl.w\tr1, ip, r1\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 8003954:\t18d4 \tadds\tr4, r2, r3\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 8003956:\tf5b5 4f80 \tcmp.w\tr5, #16384\t; 0x4000\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 800395a:\t6501 \tstr\tr1, [r0, #80]\t; 0x50\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 800395c:\t6484 \tstr\tr4, [r0, #72]\t; 0x48\n 800395e:\tea4f 0292 \tmov.w\tr2, r2, lsr #2\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 8003962:\td02b \tbeq.n\t80039bc \n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 8003964:\t6845 \tldr\tr5, [r0, #4]\n 8003966:\tb2ec \tuxtb\tr4, r5\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 8003968:\t3d01 \tsubs\tr5, #1\n 800396a:\t2d03 \tcmp\tr5, #3\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 800396c:\tf843 4022 \tstr.w\tr4, [r3, r2, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8003970:\tf8c6 1084 \tstr.w\tr1, [r6, #132]\t; 0x84\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 8003974:\td828 \tbhi.n\t80039c8 \nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\n{\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\n\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 8003976:\t4b1f \tldr\tr3, [pc, #124]\t; (80039f4 )\n\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\n 8003978:\t4d1f \tldr\tr5, [pc, #124]\t; (80039f8 )\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 800397a:\t4a20 \tldr\tr2, [pc, #128]\t; (80039fc )\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 800397c:\t4423 \tadd\tr3, r4\n\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 800397e:\t3c01 \tsubs\tr4, #1\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 8003980:\t009b \tlsls\tr3, r3, #2\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 8003982:\tf004 041f \tand.w\tr4, r4, #31\n 8003986:\tfa0c f404 \tlsl.w\tr4, ip, r4\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 800398a:\t2100 \tmovs\tr1, #0\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\n 800398c:\te9c0 3515 \tstrd\tr3, r5, [r0, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 8003990:\t65c4 \tstr\tr4, [r0, #92]\t; 0x5c\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 8003992:\t6019 \tstr\tr1, [r3, #0]\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8003994:\t6454 \tstr\tr4, [r2, #68]\t; 0x44\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8003996:\t2300 \tmovs\tr3, #0\n hdma->State = HAL_DMA_STATE_READY;\n 8003998:\t2201 \tmovs\tr2, #1\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 800399a:\t63c3 \tstr\tr3, [r0, #60]\t; 0x3c\n hdma->Lock = HAL_UNLOCKED;\n 800399c:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n hdma->State = HAL_DMA_STATE_READY;\n 80039a0:\tf880 2025 \tstrb.w\tr2, [r0, #37]\t; 0x25\n}\n 80039a4:\tbcf0 \tpop\t{r4, r5, r6, r7}\n return HAL_OK;\n 80039a6:\t4618 \tmov\tr0, r3\n}\n 80039a8:\t4770 \tbx\tlr\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 80039aa:\t4a15 \tldr\tr2, [pc, #84]\t; (8003a00 )\n 80039ac:\t4b0c \tldr\tr3, [pc, #48]\t; (80039e0 )\n hdma->DmaBaseAddress = DMA1;\n 80039ae:\t4915 \tldr\tr1, [pc, #84]\t; (8003a04 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 80039b0:\t4422 \tadd\tr2, r4\n 80039b2:\tfba3 3202 \tumull\tr3, r2, r3, r2\n 80039b6:\t0912 \tlsrs\tr2, r2, #4\n 80039b8:\t0092 \tlsls\tr2, r2, #2\n hdma->DmaBaseAddress = DMA1;\n 80039ba:\te79e \tb.n\t80038fa \n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\n 80039bc:\t2400 \tmovs\tr4, #0\n 80039be:\t6044 \tstr\tr4, [r0, #4]\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 80039c0:\tf843 4022 \tstr.w\tr4, [r3, r2, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 80039c4:\tf8c6 1084 \tstr.w\tr1, [r6, #132]\t; 0x84\n hdma->DMAmuxRequestGen = 0U;\n 80039c8:\t2300 \tmovs\tr3, #0\n hdma->DMAmuxRequestGenStatus = 0U;\n 80039ca:\te9c0 3315 \tstrd\tr3, r3, [r0, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 0U;\n 80039ce:\t65c3 \tstr\tr3, [r0, #92]\t; 0x5c\n 80039d0:\te7e1 \tb.n\t8003996 \n return HAL_ERROR;\n 80039d2:\t2001 \tmovs\tr0, #1\n}\n 80039d4:\t4770 \tbx\tlr\n 80039d6:\tbf00 \tnop\n 80039d8:\t40020407 \t.word\t0x40020407\n 80039dc:\tbffdfbf8 \t.word\t0xbffdfbf8\n 80039e0:\tcccccccd \t.word\t0xcccccccd\n 80039e4:\t40020400 \t.word\t0x40020400\n 80039e8:\t40020800 \t.word\t0x40020800\n 80039ec:\t40020820 \t.word\t0x40020820\n 80039f0:\t40020880 \t.word\t0x40020880\n 80039f4:\t1000823f \t.word\t0x1000823f\n 80039f8:\t40020940 \t.word\t0x40020940\n 80039fc:\t40020900 \t.word\t0x40020900\n 8003a00:\tbffdfff8 \t.word\t0xbffdfff8\n 8003a04:\t40020000 \t.word\t0x40020000\n\n08003a08 :\n{\n 8003a08:\tb4f0 \tpush\t{r4, r5, r6, r7}\n __HAL_LOCK(hdma);\n 8003a0a:\tf890 4024 \tldrb.w\tr4, [r0, #36]\t; 0x24\n 8003a0e:\t2c01 \tcmp\tr4, #1\n 8003a10:\td051 \tbeq.n\t8003ab6 \n 8003a12:\t2401 \tmovs\tr4, #1\n 8003a14:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n if (HAL_DMA_STATE_READY == hdma->State)\n 8003a18:\tf890 4025 \tldrb.w\tr4, [r0, #37]\t; 0x25\n 8003a1c:\t2c01 \tcmp\tr4, #1\n 8003a1e:\td005 \tbeq.n\t8003a2c \n __HAL_UNLOCK(hdma);\n 8003a20:\t2300 \tmovs\tr3, #0\n 8003a22:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n}\n 8003a26:\tbcf0 \tpop\t{r4, r5, r6, r7}\n status = HAL_BUSY;\n 8003a28:\t2002 \tmovs\tr0, #2\n}\n 8003a2a:\t4770 \tbx\tlr\n hdma->State = HAL_DMA_STATE_BUSY;\n 8003a2c:\t2402 \tmovs\tr4, #2\n 8003a2e:\tf880 4025 \tstrb.w\tr4, [r0, #37]\t; 0x25\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8003a32:\t2400 \tmovs\tr4, #0\n 8003a34:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n __HAL_DMA_DISABLE(hdma);\n 8003a36:\t6804 \tldr\tr4, [r0, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8003a38:\t6cc6 \tldr\tr6, [r0, #76]\t; 0x4c\n __HAL_DMA_DISABLE(hdma);\n 8003a3a:\t6825 \tldr\tr5, [r4, #0]\n 8003a3c:\tf025 0501 \tbic.w\tr5, r5, #1\n 8003a40:\t6025 \tstr\tr5, [r4, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8003a42:\te9d0 7514 \tldrd\tr7, r5, [r0, #80]\t; 0x50\n 8003a46:\t6077 \tstr\tr7, [r6, #4]\n if (hdma->DMAmuxRequestGen != 0U)\n 8003a48:\tb115 \tcbz\tr5, 8003a50 \n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8003a4a:\te9d0 6716 \tldrd\tr6, r7, [r0, #88]\t; 0x58\n 8003a4e:\t6077 \tstr\tr7, [r6, #4]\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8003a50:\t6c46 \tldr\tr6, [r0, #68]\t; 0x44\n 8003a52:\t6c07 \tldr\tr7, [r0, #64]\t; 0x40\n 8003a54:\tf006 0c1f \tand.w\tip, r6, #31\n 8003a58:\t2601 \tmovs\tr6, #1\n 8003a5a:\tfa06 f60c \tlsl.w\tr6, r6, ip\n 8003a5e:\t607e \tstr\tr6, [r7, #4]\n hdma->Instance->CNDTR = DataLength;\n 8003a60:\t6063 \tstr\tr3, [r4, #4]\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 8003a62:\t6883 \tldr\tr3, [r0, #8]\n 8003a64:\t2b10 \tcmp\tr3, #16\n if (NULL != hdma->XferHalfCpltCallback)\n 8003a66:\t6b03 \tldr\tr3, [r0, #48]\t; 0x30\n hdma->Instance->CPAR = DstAddress;\n 8003a68:\tbf0b \titete\teq\n 8003a6a:\t60a2 \tstreq\tr2, [r4, #8]\n hdma->Instance->CPAR = SrcAddress;\n 8003a6c:\t60a1 \tstrne\tr1, [r4, #8]\n hdma->Instance->CMAR = SrcAddress;\n 8003a6e:\t60e1 \tstreq\tr1, [r4, #12]\n hdma->Instance->CMAR = DstAddress;\n 8003a70:\t60e2 \tstrne\tr2, [r4, #12]\n if (NULL != hdma->XferHalfCpltCallback)\n 8003a72:\tb1bb \tcbz\tr3, 8003aa4 \n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8003a74:\t6823 \tldr\tr3, [r4, #0]\n 8003a76:\tf043 030e \torr.w\tr3, r3, #14\n 8003a7a:\t6023 \tstr\tr3, [r4, #0]\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\n 8003a7c:\t6c83 \tldr\tr3, [r0, #72]\t; 0x48\n 8003a7e:\t681a \tldr\tr2, [r3, #0]\n 8003a80:\t03d2 \tlsls\tr2, r2, #15\n 8003a82:\td503 \tbpl.n\t8003a8c \n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\n 8003a84:\t681a \tldr\tr2, [r3, #0]\n 8003a86:\tf442 7280 \torr.w\tr2, r2, #256\t; 0x100\n 8003a8a:\t601a \tstr\tr2, [r3, #0]\n if (hdma->DMAmuxRequestGen != 0U)\n 8003a8c:\tb11d \tcbz\tr5, 8003a96 \n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\n 8003a8e:\t682b \tldr\tr3, [r5, #0]\n 8003a90:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8003a94:\t602b \tstr\tr3, [r5, #0]\n __HAL_DMA_ENABLE(hdma);\n 8003a96:\t6823 \tldr\tr3, [r4, #0]\n 8003a98:\tf043 0301 \torr.w\tr3, r3, #1\n HAL_StatusTypeDef status = HAL_OK;\n 8003a9c:\t2000 \tmovs\tr0, #0\n __HAL_DMA_ENABLE(hdma);\n 8003a9e:\t6023 \tstr\tr3, [r4, #0]\n}\n 8003aa0:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8003aa2:\t4770 \tbx\tlr\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\n 8003aa4:\t6823 \tldr\tr3, [r4, #0]\n 8003aa6:\tf023 0304 \tbic.w\tr3, r3, #4\n 8003aaa:\t6023 \tstr\tr3, [r4, #0]\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\n 8003aac:\t6823 \tldr\tr3, [r4, #0]\n 8003aae:\tf043 030a \torr.w\tr3, r3, #10\n 8003ab2:\t6023 \tstr\tr3, [r4, #0]\n 8003ab4:\te7e2 \tb.n\t8003a7c \n __HAL_LOCK(hdma);\n 8003ab6:\t2002 \tmovs\tr0, #2\n}\n 8003ab8:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8003aba:\t4770 \tbx\tlr\n\n08003abc :\n{\n 8003abc:\tb470 \tpush\t{r4, r5, r6}\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\n 8003abe:\t6c43 \tldr\tr3, [r0, #68]\t; 0x44\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\n 8003ac0:\t6c06 \tldr\tr6, [r0, #64]\t; 0x40\n uint32_t source_it = hdma->Instance->CCR;\n 8003ac2:\t6805 \tldr\tr5, [r0, #0]\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\n 8003ac4:\t6831 \tldr\tr1, [r6, #0]\n uint32_t source_it = hdma->Instance->CCR;\n 8003ac6:\t682c \tldr\tr4, [r5, #0]\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\n 8003ac8:\tf003 031f \tand.w\tr3, r3, #31\n 8003acc:\t2204 \tmovs\tr2, #4\n 8003ace:\t409a \tlsls\tr2, r3\n 8003ad0:\t420a \ttst\tr2, r1\n 8003ad2:\td00e \tbeq.n\t8003af2 \n 8003ad4:\tf014 0f04 \ttst.w\tr4, #4\n 8003ad8:\td00b \tbeq.n\t8003af2 \n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8003ada:\t682b \tldr\tr3, [r5, #0]\n 8003adc:\t069b \tlsls\tr3, r3, #26\n 8003ade:\td403 \tbmi.n\t8003ae8 \n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\n 8003ae0:\t682b \tldr\tr3, [r5, #0]\n 8003ae2:\tf023 0304 \tbic.w\tr3, r3, #4\n 8003ae6:\t602b \tstr\tr3, [r5, #0]\n if (hdma->XferHalfCpltCallback != NULL)\n 8003ae8:\t6b03 \tldr\tr3, [r0, #48]\t; 0x30\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_HTIF1 << (hdma->ChannelIndex & 0x1FU));\n 8003aea:\t6072 \tstr\tr2, [r6, #4]\n if (hdma->XferHalfCpltCallback != NULL)\n 8003aec:\tb1cb \tcbz\tr3, 8003b22 \n}\n 8003aee:\tbc70 \tpop\t{r4, r5, r6}\n hdma->XferCpltCallback(hdma);\n 8003af0:\t4718 \tbx\tr3\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU))))\n 8003af2:\t2202 \tmovs\tr2, #2\n 8003af4:\t409a \tlsls\tr2, r3\n 8003af6:\t420a \ttst\tr2, r1\n 8003af8:\td015 \tbeq.n\t8003b26 \n && (0U != (source_it & DMA_IT_TC)))\n 8003afa:\tf014 0f02 \ttst.w\tr4, #2\n 8003afe:\td012 \tbeq.n\t8003b26 \n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8003b00:\t682b \tldr\tr3, [r5, #0]\n 8003b02:\t0699 \tlsls\tr1, r3, #26\n 8003b04:\td406 \tbmi.n\t8003b14 \n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_TE | DMA_IT_TC);\n 8003b06:\t682b \tldr\tr3, [r5, #0]\n 8003b08:\tf023 030a \tbic.w\tr3, r3, #10\n 8003b0c:\t602b \tstr\tr3, [r5, #0]\n hdma->State = HAL_DMA_STATE_READY;\n 8003b0e:\t2301 \tmovs\tr3, #1\n 8003b10:\tf880 3025 \tstrb.w\tr3, [r0, #37]\t; 0x25\n if (hdma->XferCpltCallback != NULL)\n 8003b14:\t6ac3 \tldr\tr3, [r0, #44]\t; 0x2c\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_TCIF1 << (hdma->ChannelIndex & 0x1FU));\n 8003b16:\t6072 \tstr\tr2, [r6, #4]\n __HAL_UNLOCK(hdma);\n 8003b18:\t2100 \tmovs\tr1, #0\n 8003b1a:\tf880 1024 \tstrb.w\tr1, [r0, #36]\t; 0x24\n if (hdma->XferCpltCallback != NULL)\n 8003b1e:\t2b00 \tcmp\tr3, #0\n 8003b20:\td1e5 \tbne.n\t8003aee \n}\n 8003b22:\tbc70 \tpop\t{r4, r5, r6}\n 8003b24:\t4770 \tbx\tlr\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU))))\n 8003b26:\t2208 \tmovs\tr2, #8\n 8003b28:\t409a \tlsls\tr2, r3\n 8003b2a:\t420a \ttst\tr2, r1\n 8003b2c:\td0f9 \tbeq.n\t8003b22 \n && (0U != (source_it & DMA_IT_TE)))\n 8003b2e:\t0722 \tlsls\tr2, r4, #28\n 8003b30:\td5f7 \tbpl.n\t8003b22 \n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8003b32:\t682a \tldr\tr2, [r5, #0]\n if (hdma->XferErrorCallback != NULL)\n 8003b34:\t6b41 \tldr\tr1, [r0, #52]\t; 0x34\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8003b36:\tf022 020e \tbic.w\tr2, r2, #14\n 8003b3a:\t602a \tstr\tr2, [r5, #0]\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8003b3c:\t2201 \tmovs\tr2, #1\n 8003b3e:\tfa02 f303 \tlsl.w\tr3, r2, r3\n __HAL_UNLOCK(hdma);\n 8003b42:\t2400 \tmovs\tr4, #0\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8003b44:\t6073 \tstr\tr3, [r6, #4]\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\n 8003b46:\t63c2 \tstr\tr2, [r0, #60]\t; 0x3c\n __HAL_UNLOCK(hdma);\n 8003b48:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n hdma->State = HAL_DMA_STATE_READY;\n 8003b4c:\tf880 2025 \tstrb.w\tr2, [r0, #37]\t; 0x25\n if (hdma->XferErrorCallback != NULL)\n 8003b50:\t2900 \tcmp\tr1, #0\n 8003b52:\td0e6 \tbeq.n\t8003b22 \n}\n 8003b54:\tbc70 \tpop\t{r4, r5, r6}\n hdma->XferErrorCallback(hdma);\n 8003b56:\t4708 \tbx\tr1\n\n08003b58 :\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\n * the configuration information for the specified GPIO peripheral.\n * @retval None\n */\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\n{\n 8003b58:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\n\n /* Configure the port pins */\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8003b5c:\t680c \tldr\tr4, [r1, #0]\n{\n 8003b5e:\tb085 \tsub\tsp, #20\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8003b60:\t2c00 \tcmp\tr4, #0\n 8003b62:\td07d \tbeq.n\t8003c60 \n 8003b64:\tf04f 0c00 \tmov.w\tip, #0\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n SYSCFG->EXTICR[position >> 2U] = temp;\n\n /* Clear Rising Falling edge configuration */\n temp = EXTI->RTSR1;\n 8003b68:\t4e71 \tldr\tr6, [pc, #452]\t; (8003d30 )\n uint32_t position = 0x00U;\n 8003b6a:\t4663 \tmov\tr3, ip\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\n 8003b6c:\tf04f 0b01 \tmov.w\tfp, #1\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8003b70:\t468e \tmov\tlr, r1\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\n 8003b72:\tfa0b f703 \tlsl.w\tr7, fp, r3\n if (iocurrent != 0x00u)\n 8003b76:\tea17 0a04 \tands.w\tsl, r7, r4\n 8003b7a:\td06b \tbeq.n\t8003c54 \n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\n 8003b7c:\tf8de 1004 \tldr.w\tr1, [lr, #4]\n 8003b80:\tf001 0203 \tand.w\tr2, r1, #3\n 8003b84:\t1e55 \tsubs\tr5, r2, #1\n 8003b86:\t2d01 \tcmp\tr5, #1\n 8003b88:\td96d \tbls.n\t8003c66 \n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\n 8003b8a:\t2a03 \tcmp\tr2, #3\n 8003b8c:\tf040 80b1 \tbne.w\t8003cf2 \n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8003b90:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 8003b94:\t43d5 \tmvns\tr5, r2\n temp = GPIOx->MODER;\n 8003b96:\t6807 \tldr\tr7, [r0, #0]\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\n 8003b98:\t403d \tands\tr5, r7\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\n 8003b9a:\t432a \torrs\tr2, r5\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8003b9c:\tf411 3f40 \ttst.w\tr1, #196608\t; 0x30000\n GPIOx->MODER = temp;\n 8003ba0:\t6002 \tstr\tr2, [r0, #0]\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8003ba2:\td057 \tbeq.n\t8003c54 \n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8003ba4:\t4d63 \tldr\tr5, [pc, #396]\t; (8003d34 )\n 8003ba6:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 8003ba8:\tf042 0201 \torr.w\tr2, r2, #1\n 8003bac:\t662a \tstr\tr2, [r5, #96]\t; 0x60\n 8003bae:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 8003bb0:\tf002 0201 \tand.w\tr2, r2, #1\n 8003bb4:\t9203 \tstr\tr2, [sp, #12]\n 8003bb6:\t9a03 \tldr\tr2, [sp, #12]\n temp = SYSCFG->EXTICR[position >> 2U];\n 8003bb8:\tf023 0203 \tbic.w\tr2, r3, #3\n 8003bbc:\tf102 4280 \tadd.w\tr2, r2, #1073741824\t; 0x40000000\n 8003bc0:\tf502 3280 \tadd.w\tr2, r2, #65536\t; 0x10000\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8003bc4:\tf003 0703 \tand.w\tr7, r3, #3\n temp = SYSCFG->EXTICR[position >> 2U];\n 8003bc8:\t6895 \tldr\tr5, [r2, #8]\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8003bca:\t00bf \tlsls\tr7, r7, #2\n 8003bcc:\tf04f 080f \tmov.w\tr8, #15\n 8003bd0:\tfa08 f807 \tlsl.w\tr8, r8, r7\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8003bd4:\tf1b0 4f90 \tcmp.w\tr0, #1207959552\t; 0x48000000\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8003bd8:\tea25 0908 \tbic.w\tr9, r5, r8\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8003bdc:\td01a \tbeq.n\t8003c14 \n 8003bde:\t4d56 \tldr\tr5, [pc, #344]\t; (8003d38 )\n 8003be0:\t42a8 \tcmp\tr0, r5\n 8003be2:\tf000 8092 \tbeq.w\t8003d0a \n 8003be6:\t4d55 \tldr\tr5, [pc, #340]\t; (8003d3c )\n 8003be8:\t42a8 \tcmp\tr0, r5\n 8003bea:\tf000 8093 \tbeq.w\t8003d14 \n 8003bee:\t4d54 \tldr\tr5, [pc, #336]\t; (8003d40 )\n 8003bf0:\t42a8 \tcmp\tr0, r5\n 8003bf2:\tf000 8083 \tbeq.w\t8003cfc \n 8003bf6:\t4d53 \tldr\tr5, [pc, #332]\t; (8003d44 )\n 8003bf8:\t42a8 \tcmp\tr0, r5\n 8003bfa:\tf000 8092 \tbeq.w\t8003d22 \n 8003bfe:\t4d52 \tldr\tr5, [pc, #328]\t; (8003d48 )\n 8003c00:\t42a8 \tcmp\tr0, r5\n 8003c02:\tbf0c \tite\teq\n 8003c04:\tf04f 0805 \tmoveq.w\tr8, #5\n 8003c08:\tf04f 0806 \tmovne.w\tr8, #6\n 8003c0c:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8003c10:\tea49 0907 \torr.w\tr9, r9, r7\n SYSCFG->EXTICR[position >> 2U] = temp;\n 8003c14:\tf8c2 9008 \tstr.w\tr9, [r2, #8]\n temp = EXTI->RTSR1;\n 8003c18:\t68b2 \tldr\tr2, [r6, #8]\n temp &= ~(iocurrent);\n 8003c1a:\tea6f 050a \tmvn.w\tr5, sl\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\n 8003c1e:\t02cf \tlsls\tr7, r1, #11\n temp &= ~(iocurrent);\n 8003c20:\tbf54 \tite\tpl\n 8003c22:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 8003c24:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->RTSR1 = temp;\n 8003c28:\t60b2 \tstr\tr2, [r6, #8]\n\n temp = EXTI->FTSR1;\n 8003c2a:\t68f2 \tldr\tr2, [r6, #12]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\n 8003c2c:\t028f \tlsls\tr7, r1, #10\n temp &= ~(iocurrent);\n 8003c2e:\tbf54 \tite\tpl\n 8003c30:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 8003c32:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->FTSR1 = temp;\n 8003c36:\t60f2 \tstr\tr2, [r6, #12]\n\n temp = EXTI->EMR1;\n 8003c38:\t6872 \tldr\tr2, [r6, #4]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\n 8003c3a:\t038f \tlsls\tr7, r1, #14\n temp &= ~(iocurrent);\n 8003c3c:\tbf54 \tite\tpl\n 8003c3e:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 8003c40:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->EMR1 = temp;\n 8003c44:\t6072 \tstr\tr2, [r6, #4]\n\n /* Clear EXTI line configuration */\n temp = EXTI->IMR1;\n 8003c46:\t6832 \tldr\tr2, [r6, #0]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\n 8003c48:\t03c9 \tlsls\tr1, r1, #15\n temp &= ~(iocurrent);\n 8003c4a:\tbf54 \tite\tpl\n 8003c4c:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 8003c4e:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->IMR1 = temp;\n 8003c52:\t6032 \tstr\tr2, [r6, #0]\n }\n }\n\n position++;\n 8003c54:\t3301 \tadds\tr3, #1\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8003c56:\tfa34 f203 \tlsrs.w\tr2, r4, r3\n 8003c5a:\tf10c 0c02 \tadd.w\tip, ip, #2\n 8003c5e:\td188 \tbne.n\t8003b72 \n }\n}\n 8003c60:\tb005 \tadd\tsp, #20\n 8003c62:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n temp = GPIOx->OSPEEDR;\n 8003c66:\tf8d0 9008 \tldr.w\tr9, [r0, #8]\n temp |= (GPIO_Init->Speed << (position * 2U));\n 8003c6a:\tf8de 500c \tldr.w\tr5, [lr, #12]\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8003c6e:\tf04f 0803 \tmov.w\tr8, #3\n 8003c72:\tfa08 f80c \tlsl.w\tr8, r8, ip\n 8003c76:\tea29 0908 \tbic.w\tr9, r9, r8\n temp |= (GPIO_Init->Speed << (position * 2U));\n 8003c7a:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 8003c7e:\tea45 0509 \torr.w\tr5, r5, r9\n GPIOx->OSPEEDR = temp;\n 8003c82:\t6085 \tstr\tr5, [r0, #8]\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8003c84:\tea6f 0508 \tmvn.w\tr5, r8\n temp = GPIOx->OTYPER;\n 8003c88:\tf8d0 8004 \tldr.w\tr8, [r0, #4]\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\n 8003c8c:\tea28 0807 \tbic.w\tr8, r8, r7\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\n 8003c90:\tf3c1 1700 \tubfx\tr7, r1, #4, #1\n 8003c94:\t409f \tlsls\tr7, r3\n 8003c96:\tea47 0708 \torr.w\tr7, r7, r8\n GPIOx->OTYPER = temp;\n 8003c9a:\t6047 \tstr\tr7, [r0, #4]\n temp = GPIOx->PUPDR;\n 8003c9c:\t68c7 \tldr\tr7, [r0, #12]\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\n 8003c9e:\tea07 0805 \tand.w\tr8, r7, r5\n temp |= ((GPIO_Init->Pull) << (position * 2U));\n 8003ca2:\tf8de 7008 \tldr.w\tr7, [lr, #8]\n 8003ca6:\tfa07 f70c \tlsl.w\tr7, r7, ip\n 8003caa:\tea47 0708 \torr.w\tr7, r7, r8\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 8003cae:\t2a02 \tcmp\tr2, #2\n GPIOx->PUPDR = temp;\n 8003cb0:\t60c7 \tstr\tr7, [r0, #12]\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 8003cb2:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 8003cb6:\tf47f af6e \tbne.w\t8003b96 \n temp = GPIOx->AFR[position >> 3U];\n 8003cba:\tea4f 09d3 \tmov.w\tr9, r3, lsr #3\n 8003cbe:\teb00 0989 \tadd.w\tr9, r0, r9, lsl #2\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 8003cc2:\tf003 0807 \tand.w\tr8, r3, #7\n temp = GPIOx->AFR[position >> 3U];\n 8003cc6:\tf8d9 7020 \tldr.w\tr7, [r9, #32]\n 8003cca:\t9700 \tstr\tr7, [sp, #0]\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 8003ccc:\tf8de 7010 \tldr.w\tr7, [lr, #16]\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 8003cd0:\tea4f 0888 \tmov.w\tr8, r8, lsl #2\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 8003cd4:\tfa07 f708 \tlsl.w\tr7, r7, r8\n 8003cd8:\t9701 \tstr\tr7, [sp, #4]\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 8003cda:\t270f \tmovs\tr7, #15\n 8003cdc:\tfa07 f808 \tlsl.w\tr8, r7, r8\n 8003ce0:\t9f00 \tldr\tr7, [sp, #0]\n 8003ce2:\tea27 0808 \tbic.w\tr8, r7, r8\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 8003ce6:\t9f01 \tldr\tr7, [sp, #4]\n 8003ce8:\tea47 0708 \torr.w\tr7, r7, r8\n GPIOx->AFR[position >> 3U] = temp;\n 8003cec:\tf8c9 7020 \tstr.w\tr7, [r9, #32]\n 8003cf0:\te751 \tb.n\t8003b96 \n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8003cf2:\t2503 \tmovs\tr5, #3\n 8003cf4:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 8003cf8:\t43ed \tmvns\tr5, r5\n 8003cfa:\te7cf \tb.n\t8003c9c \n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8003cfc:\tf04f 0803 \tmov.w\tr8, #3\n 8003d00:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8003d04:\tea49 0907 \torr.w\tr9, r9, r7\n 8003d08:\te784 \tb.n\t8003c14 \n 8003d0a:\tfa0b f707 \tlsl.w\tr7, fp, r7\n 8003d0e:\tea49 0907 \torr.w\tr9, r9, r7\n 8003d12:\te77f \tb.n\t8003c14 \n 8003d14:\tf04f 0802 \tmov.w\tr8, #2\n 8003d18:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8003d1c:\tea49 0907 \torr.w\tr9, r9, r7\n 8003d20:\te778 \tb.n\t8003c14 \n 8003d22:\tf04f 0804 \tmov.w\tr8, #4\n 8003d26:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8003d2a:\tea49 0907 \torr.w\tr9, r9, r7\n 8003d2e:\te771 \tb.n\t8003c14 \n 8003d30:\t40010400 \t.word\t0x40010400\n 8003d34:\t40021000 \t.word\t0x40021000\n 8003d38:\t48000400 \t.word\t0x48000400\n 8003d3c:\t48000800 \t.word\t0x48000800\n 8003d40:\t48000c00 \t.word\t0x48000c00\n 8003d44:\t48001000 \t.word\t0x48001000\n 8003d48:\t48001400 \t.word\t0x48001400\n\n08003d4c :\n{\n /* Check the parameters */\n assert_param(IS_GPIO_PIN(GPIO_Pin));\n assert_param(IS_GPIO_PIN_ACTION(PinState));\n\n if (PinState != GPIO_PIN_RESET)\n 8003d4c:\tb10a \tcbz\tr2, 8003d52 \n {\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\n 8003d4e:\t6181 \tstr\tr1, [r0, #24]\n 8003d50:\t4770 \tbx\tlr\n }\n else\n {\n GPIOx->BRR = (uint32_t)GPIO_Pin;\n 8003d52:\t6281 \tstr\tr1, [r0, #40]\t; 0x28\n }\n}\n 8003d54:\t4770 \tbx\tlr\n 8003d56:\tbf00 \tnop\n\n08003d58 :\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\n\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n {\n /* If current range is range 2 */\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8003d58:\t4a37 \tldr\tr2, [pc, #220]\t; (8003e38 )\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n 8003d5a:\tb960 \tcbnz\tr0, 8003d76 \n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8003d5c:\t6813 \tldr\tr3, [r2, #0]\n 8003d5e:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 8003d62:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n {\n /* Make sure Range 1 Boost is enabled */\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003d66:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8003d6a:\td01d \tbeq.n\t8003da8 \n }\n /* If current range is range 1 normal or boost mode */\n else\n {\n /* Enable Range 1 Boost (no issue if bit already reset) */\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003d6c:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8003d70:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n 8003d74:\t4770 \tbx\tlr\n }\n }\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\n 8003d76:\tf5b0 7f00 \tcmp.w\tr0, #512\t; 0x200\n 8003d7a:\td007 \tbeq.n\t8003d8c \n }\n }\n else\n {\n /* Set Range 2 */\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\n 8003d7c:\t6813 \tldr\tr3, [r2, #0]\n 8003d7e:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 8003d82:\tf443 6380 \torr.w\tr3, r3, #1024\t; 0x400\n /* No need to wait for VOSF to be cleared for this transition */\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\n }\n\n return HAL_OK;\n 8003d86:\t2000 \tmovs\tr0, #0\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\n 8003d88:\t6013 \tstr\tr3, [r2, #0]\n}\n 8003d8a:\t4770 \tbx\tlr\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8003d8c:\t6813 \tldr\tr3, [r2, #0]\n 8003d8e:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 8003d92:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003d96:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8003d9a:\td02b \tbeq.n\t8003df4 \n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003d9c:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n return HAL_OK;\n 8003da0:\t2000 \tmovs\tr0, #0\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003da2:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n 8003da6:\t4770 \tbx\tlr\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003da8:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8003dac:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 8003db0:\t6813 \tldr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003db2:\t4822 \tldr\tr0, [pc, #136]\t; (8003e3c )\n 8003db4:\t4922 \tldr\tr1, [pc, #136]\t; (8003e40 )\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 8003db6:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 8003dba:\tf443 7300 \torr.w\tr3, r3, #512\t; 0x200\n 8003dbe:\t6013 \tstr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003dc0:\t6803 \tldr\tr3, [r0, #0]\n 8003dc2:\t2032 \tmovs\tr0, #50\t; 0x32\n 8003dc4:\tfb00 f303 \tmul.w\tr3, r0, r3\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003dc8:\t6950 \tldr\tr0, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003dca:\tfba1 1303 \tumull\tr1, r3, r1, r3\n 8003dce:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003dd0:\t0540 \tlsls\tr0, r0, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003dd2:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003dd6:\td506 \tbpl.n\t8003de6 \n 8003dd8:\te000 \tb.n\t8003ddc \n 8003dda:\tb123 \tcbz\tr3, 8003de6 \n 8003ddc:\t6951 \tldr\tr1, [r2, #20]\n 8003dde:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 8003de0:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003de4:\td4f9 \tbmi.n\t8003dda \n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\n 8003de6:\t4b14 \tldr\tr3, [pc, #80]\t; (8003e38 )\n 8003de8:\t695b \tldr\tr3, [r3, #20]\n 8003dea:\t055b \tlsls\tr3, r3, #21\n return HAL_OK;\n 8003dec:\tbf54 \tite\tpl\n 8003dee:\t2000 \tmovpl\tr0, #0\n return HAL_TIMEOUT;\n 8003df0:\t2003 \tmovmi\tr0, #3\n 8003df2:\t4770 \tbx\tlr\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8003df4:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8003df8:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 8003dfc:\t6813 \tldr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003dfe:\t480f \tldr\tr0, [pc, #60]\t; (8003e3c )\n 8003e00:\t490f \tldr\tr1, [pc, #60]\t; (8003e40 )\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 8003e02:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 8003e06:\tf443 7300 \torr.w\tr3, r3, #512\t; 0x200\n 8003e0a:\t6013 \tstr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003e0c:\t6803 \tldr\tr3, [r0, #0]\n 8003e0e:\t2032 \tmovs\tr0, #50\t; 0x32\n 8003e10:\tfb00 f303 \tmul.w\tr3, r0, r3\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003e14:\t6950 \tldr\tr0, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003e16:\tfba1 1303 \tumull\tr1, r3, r1, r3\n 8003e1a:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003e1c:\t0540 \tlsls\tr0, r0, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8003e1e:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003e22:\td5e0 \tbpl.n\t8003de6 \n 8003e24:\te001 \tb.n\t8003e2a \n 8003e26:\t2b00 \tcmp\tr3, #0\n 8003e28:\td0dd \tbeq.n\t8003de6 \n 8003e2a:\t6951 \tldr\tr1, [r2, #20]\n 8003e2c:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 8003e2e:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8003e32:\td5d8 \tbpl.n\t8003de6 \n 8003e34:\te7f7 \tb.n\t8003e26 \n 8003e36:\tbf00 \tnop\n 8003e38:\t40007000 \t.word\t0x40007000\n 8003e3c:\t20000000 \t.word\t0x20000000\n 8003e40:\t431bde83 \t.word\t0x431bde83\n\n08003e44 :\n * @retval None\n */\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\n{\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\n 8003e44:\t4a02 \tldr\tr2, [pc, #8]\t; (8003e50 )\n 8003e46:\t6893 \tldr\tr3, [r2, #8]\n 8003e48:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n 8003e4c:\t6093 \tstr\tr3, [r2, #8]\n}\n 8003e4e:\t4770 \tbx\tlr\n 8003e50:\t40007000 \t.word\t0x40007000\n\n08003e54 :\n uint32_t tickstart;\n uint32_t temp_sysclksrc;\n uint32_t temp_pllckcfg;\n\n /* Check Null pointer */\n if (RCC_OscInitStruct == NULL)\n 8003e54:\t2800 \tcmp\tr0, #0\n 8003e56:\tf000 81c3 \tbeq.w\t80041e0 \n{\n 8003e5a:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\n\n /*------------------------------- HSE Configuration ------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 8003e5e:\t6803 \tldr\tr3, [r0, #0]\n 8003e60:\t07d9 \tlsls\tr1, r3, #31\n{\n 8003e62:\tb082 \tsub\tsp, #8\n 8003e64:\t4604 \tmov\tr4, r0\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 8003e66:\td52d \tbpl.n\t8003ec4 \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\n\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8003e68:\t49a6 \tldr\tr1, [pc, #664]\t; (8004104 )\n 8003e6a:\t688a \tldr\tr2, [r1, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8003e6c:\t68c9 \tldr\tr1, [r1, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8003e6e:\tf002 020c \tand.w\tr2, r2, #12\n\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 8003e72:\t2a0c \tcmp\tr2, #12\n 8003e74:\tf000 810a \tbeq.w\t800408c \n 8003e78:\t2a08 \tcmp\tr2, #8\n 8003e7a:\tf000 810c \tbeq.w\t8004096 \n }\n }\n else\n {\n /* Set the new HSE configuration ---------------------------------------*/\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 8003e7e:\t6863 \tldr\tr3, [r4, #4]\n 8003e80:\tf5b3 3f80 \tcmp.w\tr3, #65536\t; 0x10000\n 8003e84:\tf000 8133 \tbeq.w\t80040ee \n 8003e88:\tf5b3 2fa0 \tcmp.w\tr3, #327680\t; 0x50000\n 8003e8c:\tf000 819b \tbeq.w\t80041c6 \n 8003e90:\t4d9c \tldr\tr5, [pc, #624]\t; (8004104 )\n 8003e92:\t682a \tldr\tr2, [r5, #0]\n 8003e94:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 8003e98:\t602a \tstr\tr2, [r5, #0]\n 8003e9a:\t682a \tldr\tr2, [r5, #0]\n 8003e9c:\tf422 2280 \tbic.w\tr2, r2, #262144\t; 0x40000\n 8003ea0:\t602a \tstr\tr2, [r5, #0]\n\n /* Check the HSE State */\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 8003ea2:\t2b00 \tcmp\tr3, #0\n 8003ea4:\tf040 8128 \tbne.w\t80040f8 \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8003ea8:\tf7fe fe60 \tbl\t8002b6c \n 8003eac:\t4606 \tmov\tr6, r0\n\n /* Wait till HSE is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 8003eae:\te005 \tb.n\t8003ebc \n {\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 8003eb0:\tf7fe fe5c \tbl\t8002b6c \n 8003eb4:\t1b80 \tsubs\tr0, r0, r6\n 8003eb6:\t2864 \tcmp\tr0, #100\t; 0x64\n 8003eb8:\tf200 8142 \tbhi.w\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 8003ebc:\t682b \tldr\tr3, [r5, #0]\n 8003ebe:\t039f \tlsls\tr7, r3, #14\n 8003ec0:\td4f6 \tbmi.n\t8003eb0 \n }\n }\n }\n }\n /*----------------------------- HSI Configuration --------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\n 8003ec2:\t6823 \tldr\tr3, [r4, #0]\n 8003ec4:\t079e \tlsls\tr6, r3, #30\n 8003ec6:\td528 \tbpl.n\t8003f1a \n /* Check the parameters */\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\n\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8003ec8:\t4a8e \tldr\tr2, [pc, #568]\t; (8004104 )\n 8003eca:\t6893 \tldr\tr3, [r2, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8003ecc:\t68d2 \tldr\tr2, [r2, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8003ece:\tf003 030c \tand.w\tr3, r3, #12\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 8003ed2:\t2b0c \tcmp\tr3, #12\n 8003ed4:\tf000 80ec \tbeq.w\t80040b0 \n 8003ed8:\t2b04 \tcmp\tr3, #4\n 8003eda:\tf000 80ee \tbeq.w\t80040ba \n }\n }\n else\n {\n /* Check the HSI State */\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 8003ede:\t68e3 \tldr\tr3, [r4, #12]\n {\n /* Enable the Internal High Speed oscillator (HSI). */\n __HAL_RCC_HSI_ENABLE();\n 8003ee0:\t4d88 \tldr\tr5, [pc, #544]\t; (8004104 )\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 8003ee2:\t2b00 \tcmp\tr3, #0\n 8003ee4:\tf000 811d \tbeq.w\t8004122 \n __HAL_RCC_HSI_ENABLE();\n 8003ee8:\t682b \tldr\tr3, [r5, #0]\n 8003eea:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8003eee:\t602b \tstr\tr3, [r5, #0]\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8003ef0:\tf7fe fe3c \tbl\t8002b6c \n 8003ef4:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI is ready */\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8003ef6:\te005 \tb.n\t8003f04 \n {\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 8003ef8:\tf7fe fe38 \tbl\t8002b6c \n 8003efc:\t1b80 \tsubs\tr0, r0, r6\n 8003efe:\t2802 \tcmp\tr0, #2\n 8003f00:\tf200 811e \tbhi.w\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8003f04:\t682b \tldr\tr3, [r5, #0]\n 8003f06:\t0558 \tlsls\tr0, r3, #21\n 8003f08:\td5f6 \tbpl.n\t8003ef8 \n return HAL_TIMEOUT;\n }\n }\n\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 8003f0a:\t686b \tldr\tr3, [r5, #4]\n 8003f0c:\t6922 \tldr\tr2, [r4, #16]\n 8003f0e:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 8003f12:\tea43 6302 \torr.w\tr3, r3, r2, lsl #24\n 8003f16:\t606b \tstr\tr3, [r5, #4]\n }\n }\n }\n }\n /*------------------------------ LSI Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 8003f18:\t6823 \tldr\tr3, [r4, #0]\n 8003f1a:\t071a \tlsls\tr2, r3, #28\n 8003f1c:\td519 \tbpl.n\t8003f52 \n {\n /* Check the parameters */\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\n\n /* Check the LSI State */\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 8003f1e:\t6963 \tldr\tr3, [r4, #20]\n {\n /* Enable the Internal Low Speed oscillator (LSI). */\n __HAL_RCC_LSI_ENABLE();\n 8003f20:\t4d78 \tldr\tr5, [pc, #480]\t; (8004104 )\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 8003f22:\t2b00 \tcmp\tr3, #0\n 8003f24:\tf000 809e \tbeq.w\t8004064 \n __HAL_RCC_LSI_ENABLE();\n 8003f28:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8003f2c:\tf043 0301 \torr.w\tr3, r3, #1\n 8003f30:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8003f34:\tf7fe fe1a \tbl\t8002b6c \n 8003f38:\t4606 \tmov\tr6, r0\n\n /* Wait till LSI is ready */\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8003f3a:\te005 \tb.n\t8003f48 \n {\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8003f3c:\tf7fe fe16 \tbl\t8002b6c \n 8003f40:\t1b80 \tsubs\tr0, r0, r6\n 8003f42:\t2802 \tcmp\tr0, #2\n 8003f44:\tf200 80fc \tbhi.w\t8004140 \n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8003f48:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8003f4c:\t079f \tlsls\tr7, r3, #30\n 8003f4e:\td5f5 \tbpl.n\t8003f3c \n }\n }\n }\n }\n /*------------------------------ LSE Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\n 8003f50:\t6823 \tldr\tr3, [r4, #0]\n 8003f52:\t0759 \tlsls\tr1, r3, #29\n 8003f54:\td541 \tbpl.n\t8003fda \n /* Check the parameters */\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\n\n /* Update LSE configuration in Backup Domain control register */\n /* Requires to enable write access to Backup Domain if necessary */\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\n 8003f56:\t4b6b \tldr\tr3, [pc, #428]\t; (8004104 )\n 8003f58:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8003f5a:\t00d2 \tlsls\tr2, r2, #3\n 8003f5c:\tf100 80f4 \tbmi.w\t8004148 \n {\n __HAL_RCC_PWR_CLK_ENABLE();\n 8003f60:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8003f62:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8003f66:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8003f68:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8003f6a:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8003f6e:\t9301 \tstr\tr3, [sp, #4]\n 8003f70:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 8003f72:\t2501 \tmovs\tr5, #1\n }\n\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 8003f74:\t4e64 \tldr\tr6, [pc, #400]\t; (8004108 )\n 8003f76:\t6833 \tldr\tr3, [r6, #0]\n 8003f78:\t05df \tlsls\tr7, r3, #23\n 8003f7a:\tf140 8113 \tbpl.w\t80041a4 \n }\n }\n }\n\n /* Set the new LSE configuration -----------------------------------------*/\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 8003f7e:\t68a3 \tldr\tr3, [r4, #8]\n 8003f80:\t2b01 \tcmp\tr3, #1\n 8003f82:\tf000 80e3 \tbeq.w\t800414c \n 8003f86:\t2b05 \tcmp\tr3, #5\n 8003f88:\tf000 8169 \tbeq.w\t800425e \n 8003f8c:\t4e5d \tldr\tr6, [pc, #372]\t; (8004104 )\n 8003f8e:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 8003f92:\tf022 0201 \tbic.w\tr2, r2, #1\n 8003f96:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n 8003f9a:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 8003f9e:\tf022 0204 \tbic.w\tr2, r2, #4\n 8003fa2:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n\n /* Check the LSE State */\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8003fa6:\t2b00 \tcmp\tr3, #0\n 8003fa8:\tf040 80d7 \tbne.w\t800415a \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8003fac:\tf7fe fdde \tbl\t8002b6c \n\n /* Wait till LSE is disabled */\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8003fb0:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 8003fb4:\t4607 \tmov\tr7, r0\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 8003fb6:\te005 \tb.n\t8003fc4 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8003fb8:\tf7fe fdd8 \tbl\t8002b6c \n 8003fbc:\t1bc0 \tsubs\tr0, r0, r7\n 8003fbe:\t4540 \tcmp\tr0, r8\n 8003fc0:\tf200 80be \tbhi.w\t8004140 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 8003fc4:\tf8d6 3090 \tldr.w\tr3, [r6, #144]\t; 0x90\n 8003fc8:\t079a \tlsls\tr2, r3, #30\n 8003fca:\td4f5 \tbmi.n\t8003fb8 \n }\n }\n }\n\n /* Restore clock configuration if changed */\n if (pwrclkchanged == SET)\n 8003fcc:\tb125 \tcbz\tr5, 8003fd8 \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 8003fce:\t4a4d \tldr\tr2, [pc, #308]\t; (8004104 )\n 8003fd0:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 8003fd2:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 8003fd6:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n }\n }\n\n /*------------------------------ HSI48 Configuration -----------------------*/\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\n 8003fd8:\t6823 \tldr\tr3, [r4, #0]\n 8003fda:\t069b \tlsls\tr3, r3, #26\n 8003fdc:\td518 \tbpl.n\t8004010 \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\n\n /* Check the HSI48 State */\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 8003fde:\t69a3 \tldr\tr3, [r4, #24]\n {\n /* Enable the Internal Low Speed oscillator (HSI48). */\n __HAL_RCC_HSI48_ENABLE();\n 8003fe0:\t4d48 \tldr\tr5, [pc, #288]\t; (8004104 )\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 8003fe2:\t2b00 \tcmp\tr3, #0\n 8003fe4:\tf000 80ca \tbeq.w\t800417c \n __HAL_RCC_HSI48_ENABLE();\n 8003fe8:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8003fec:\tf043 0301 \torr.w\tr3, r3, #1\n 8003ff0:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8003ff4:\tf7fe fdba \tbl\t8002b6c \n 8003ff8:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI48 is ready */\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 8003ffa:\te005 \tb.n\t8004008 \n {\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 8003ffc:\tf7fe fdb6 \tbl\t8002b6c \n 8004000:\t1b80 \tsubs\tr0, r0, r6\n 8004002:\t2802 \tcmp\tr0, #2\n 8004004:\tf200 809c \tbhi.w\t8004140 \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 8004008:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 800400c:\t079f \tlsls\tr7, r3, #30\n 800400e:\td5f5 \tbpl.n\t8003ffc \n\n /*-------------------------------- PLL Configuration -----------------------*/\n /* Check the parameters */\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\n\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\n 8004010:\t69e0 \tldr\tr0, [r4, #28]\n 8004012:\tb318 \tcbz\tr0, 800405c \n {\n /* Check if the PLL is used as system clock or not */\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\n 8004014:\t4d3b \tldr\tr5, [pc, #236]\t; (8004104 )\n 8004016:\t68ab \tldr\tr3, [r5, #8]\n 8004018:\tf003 030c \tand.w\tr3, r3, #12\n 800401c:\t2b0c \tcmp\tr3, #12\n 800401e:\tf000 812c \tbeq.w\t800427a \n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\n\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n 8004022:\t682b \tldr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 8004024:\t2802 \tcmp\tr0, #2\n __HAL_RCC_PLL_DISABLE();\n 8004026:\tf023 7380 \tbic.w\tr3, r3, #16777216\t; 0x1000000\n 800402a:\t602b \tstr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 800402c:\tf000 80da \tbeq.w\t80041e4 \n {\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n\n /* Disable all PLL outputs to save power if no PLLs on */\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, RCC_PLLSOURCE_NONE);\n 8004030:\t68eb \tldr\tr3, [r5, #12]\n 8004032:\tf023 0303 \tbic.w\tr3, r3, #3\n 8004036:\t60eb \tstr\tr3, [r5, #12]\n __HAL_RCC_PLLCLKOUT_DISABLE(RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\n 8004038:\t68eb \tldr\tr3, [r5, #12]\n 800403a:\tf023 7388 \tbic.w\tr3, r3, #17825792\t; 0x1100000\n 800403e:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 8004042:\t60eb \tstr\tr3, [r5, #12]\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8004044:\tf7fe fd92 \tbl\t8002b6c \n 8004048:\t4604 \tmov\tr4, r0\n\n /* Wait till PLL is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 800404a:\te004 \tb.n\t8004056 \n {\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 800404c:\tf7fe fd8e \tbl\t8002b6c \n 8004050:\t1b00 \tsubs\tr0, r0, r4\n 8004052:\t2802 \tcmp\tr0, #2\n 8004054:\td874 \tbhi.n\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8004056:\t682b \tldr\tr3, [r5, #0]\n 8004058:\t019b \tlsls\tr3, r3, #6\n 800405a:\td4f7 \tbmi.n\t800404c \n }\n }\n }\n }\n\n return HAL_OK;\n 800405c:\t2000 \tmovs\tr0, #0\n}\n 800405e:\tb002 \tadd\tsp, #8\n 8004060:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_RCC_LSI_DISABLE();\n 8004064:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8004068:\tf023 0301 \tbic.w\tr3, r3, #1\n 800406c:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n tickstart = HAL_GetTick();\n 8004070:\tf7fe fd7c \tbl\t8002b6c \n 8004074:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 8004076:\te004 \tb.n\t8004082 \n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8004078:\tf7fe fd78 \tbl\t8002b6c \n 800407c:\t1b80 \tsubs\tr0, r0, r6\n 800407e:\t2802 \tcmp\tr0, #2\n 8004080:\td85e \tbhi.n\t8004140 \n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 8004082:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8004086:\t0798 \tlsls\tr0, r3, #30\n 8004088:\td4f6 \tbmi.n\t8004078 \n 800408a:\te761 \tb.n\t8003f50 \n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 800408c:\tf001 0103 \tand.w\tr1, r1, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 8004090:\t2903 \tcmp\tr1, #3\n 8004092:\tf47f aef4 \tbne.w\t8003e7e \n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\n 8004096:\t4a1b \tldr\tr2, [pc, #108]\t; (8004104 )\n 8004098:\t6812 \tldr\tr2, [r2, #0]\n 800409a:\t0392 \tlsls\tr2, r2, #14\n 800409c:\tf57f af12 \tbpl.w\t8003ec4 \n 80040a0:\t6862 \tldr\tr2, [r4, #4]\n 80040a2:\t2a00 \tcmp\tr2, #0\n 80040a4:\tf47f af0e \tbne.w\t8003ec4 \n return HAL_ERROR;\n 80040a8:\t2001 \tmovs\tr0, #1\n}\n 80040aa:\tb002 \tadd\tsp, #8\n 80040ac:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 80040b0:\tf002 0203 \tand.w\tr2, r2, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 80040b4:\t2a02 \tcmp\tr2, #2\n 80040b6:\tf47f af12 \tbne.w\t8003ede \n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\n 80040ba:\t4b12 \tldr\tr3, [pc, #72]\t; (8004104 )\n 80040bc:\t681b \tldr\tr3, [r3, #0]\n 80040be:\t055d \tlsls\tr5, r3, #21\n 80040c0:\td502 \tbpl.n\t80040c8 \n 80040c2:\t68e3 \tldr\tr3, [r4, #12]\n 80040c4:\t2b00 \tcmp\tr3, #0\n 80040c6:\td0ef \tbeq.n\t80040a8 \n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 80040c8:\t4a0e \tldr\tr2, [pc, #56]\t; (8004104 )\n 80040ca:\t6920 \tldr\tr0, [r4, #16]\n 80040cc:\t6853 \tldr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 80040ce:\t490f \tldr\tr1, [pc, #60]\t; (800410c )\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 80040d0:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 80040d4:\tea43 6300 \torr.w\tr3, r3, r0, lsl #24\n 80040d8:\t6053 \tstr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 80040da:\t6808 \tldr\tr0, [r1, #0]\n 80040dc:\tf7fe fd04 \tbl\t8002ae8 \n 80040e0:\t2800 \tcmp\tr0, #0\n 80040e2:\td1e1 \tbne.n\t80040a8 \n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 80040e4:\t6823 \tldr\tr3, [r4, #0]\n 80040e6:\t071a \tlsls\tr2, r3, #28\n 80040e8:\tf57f af33 \tbpl.w\t8003f52 \n 80040ec:\te717 \tb.n\t8003f1e \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 80040ee:\t4a05 \tldr\tr2, [pc, #20]\t; (8004104 )\n 80040f0:\t6813 \tldr\tr3, [r2, #0]\n 80040f2:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80040f6:\t6013 \tstr\tr3, [r2, #0]\n tickstart = HAL_GetTick();\n 80040f8:\tf7fe fd38 \tbl\t8002b6c \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80040fc:\t4e01 \tldr\tr6, [pc, #4]\t; (8004104 )\n tickstart = HAL_GetTick();\n 80040fe:\t4605 \tmov\tr5, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8004100:\te00b \tb.n\t800411a \n 8004102:\tbf00 \tnop\n 8004104:\t40021000 \t.word\t0x40021000\n 8004108:\t40007000 \t.word\t0x40007000\n 800410c:\t20000008 \t.word\t0x20000008\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 8004110:\tf7fe fd2c \tbl\t8002b6c \n 8004114:\t1b40 \tsubs\tr0, r0, r5\n 8004116:\t2864 \tcmp\tr0, #100\t; 0x64\n 8004118:\td812 \tbhi.n\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 800411a:\t6833 \tldr\tr3, [r6, #0]\n 800411c:\t039b \tlsls\tr3, r3, #14\n 800411e:\td5f7 \tbpl.n\t8004110 \n 8004120:\te6cf \tb.n\t8003ec2 \n __HAL_RCC_HSI_DISABLE();\n 8004122:\t682b \tldr\tr3, [r5, #0]\n 8004124:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8004128:\t602b \tstr\tr3, [r5, #0]\n tickstart = HAL_GetTick();\n 800412a:\tf7fe fd1f \tbl\t8002b6c \n 800412e:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\n 8004130:\t682b \tldr\tr3, [r5, #0]\n 8004132:\t0559 \tlsls\tr1, r3, #21\n 8004134:\td5d6 \tbpl.n\t80040e4 \n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 8004136:\tf7fe fd19 \tbl\t8002b6c \n 800413a:\t1b80 \tsubs\tr0, r0, r6\n 800413c:\t2802 \tcmp\tr0, #2\n 800413e:\td9f7 \tbls.n\t8004130 \n return HAL_TIMEOUT;\n 8004140:\t2003 \tmovs\tr0, #3\n}\n 8004142:\tb002 \tadd\tsp, #8\n 8004144:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n FlagStatus pwrclkchanged = RESET;\n 8004148:\t2500 \tmovs\tr5, #0\n 800414a:\te713 \tb.n\t8003f74 \n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 800414c:\t4a65 \tldr\tr2, [pc, #404]\t; (80042e4 )\n 800414e:\tf8d2 3090 \tldr.w\tr3, [r2, #144]\t; 0x90\n 8004152:\tf043 0301 \torr.w\tr3, r3, #1\n 8004156:\tf8c2 3090 \tstr.w\tr3, [r2, #144]\t; 0x90\n tickstart = HAL_GetTick();\n 800415a:\tf7fe fd07 \tbl\t8002b6c \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 800415e:\t4f61 \tldr\tr7, [pc, #388]\t; (80042e4 )\n tickstart = HAL_GetTick();\n 8004160:\t4606 \tmov\tr6, r0\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8004162:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8004166:\te004 \tb.n\t8004172 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8004168:\tf7fe fd00 \tbl\t8002b6c \n 800416c:\t1b80 \tsubs\tr0, r0, r6\n 800416e:\t4540 \tcmp\tr0, r8\n 8004170:\td8e6 \tbhi.n\t8004140 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8004172:\tf8d7 3090 \tldr.w\tr3, [r7, #144]\t; 0x90\n 8004176:\t0799 \tlsls\tr1, r3, #30\n 8004178:\td5f6 \tbpl.n\t8004168 \n 800417a:\te727 \tb.n\t8003fcc \n __HAL_RCC_HSI48_DISABLE();\n 800417c:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 8004180:\tf023 0301 \tbic.w\tr3, r3, #1\n 8004184:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n tickstart = HAL_GetTick();\n 8004188:\tf7fe fcf0 \tbl\t8002b6c \n 800418c:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 800418e:\te004 \tb.n\t800419a \n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 8004190:\tf7fe fcec \tbl\t8002b6c \n 8004194:\t1b80 \tsubs\tr0, r0, r6\n 8004196:\t2802 \tcmp\tr0, #2\n 8004198:\td8d2 \tbhi.n\t8004140 \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 800419a:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 800419e:\t0798 \tlsls\tr0, r3, #30\n 80041a0:\td4f6 \tbmi.n\t8004190 \n 80041a2:\te735 \tb.n\t8004010 \n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 80041a4:\t6833 \tldr\tr3, [r6, #0]\n 80041a6:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80041aa:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 80041ac:\tf7fe fcde \tbl\t8002b6c \n 80041b0:\t4607 \tmov\tr7, r0\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 80041b2:\t6833 \tldr\tr3, [r6, #0]\n 80041b4:\t05d8 \tlsls\tr0, r3, #23\n 80041b6:\tf53f aee2 \tbmi.w\t8003f7e \n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 80041ba:\tf7fe fcd7 \tbl\t8002b6c \n 80041be:\t1bc0 \tsubs\tr0, r0, r7\n 80041c0:\t2802 \tcmp\tr0, #2\n 80041c2:\td9f6 \tbls.n\t80041b2 \n 80041c4:\te7bc \tb.n\t8004140 \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 80041c6:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 80041ca:\tf5a3 333c \tsub.w\tr3, r3, #192512\t; 0x2f000\n 80041ce:\t681a \tldr\tr2, [r3, #0]\n 80041d0:\tf442 2280 \torr.w\tr2, r2, #262144\t; 0x40000\n 80041d4:\t601a \tstr\tr2, [r3, #0]\n 80041d6:\t681a \tldr\tr2, [r3, #0]\n 80041d8:\tf442 3280 \torr.w\tr2, r2, #65536\t; 0x10000\n 80041dc:\t601a \tstr\tr2, [r3, #0]\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 80041de:\te78b \tb.n\t80040f8 \n return HAL_ERROR;\n 80041e0:\t2001 \tmovs\tr0, #1\n}\n 80041e2:\t4770 \tbx\tlr\n tickstart = HAL_GetTick();\n 80041e4:\tf7fe fcc2 \tbl\t8002b6c \n 80041e8:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 80041ea:\te004 \tb.n\t80041f6 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 80041ec:\tf7fe fcbe \tbl\t8002b6c \n 80041f0:\t1b80 \tsubs\tr0, r0, r6\n 80041f2:\t2802 \tcmp\tr0, #2\n 80041f4:\td8a4 \tbhi.n\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 80041f6:\t682b \tldr\tr3, [r5, #0]\n 80041f8:\t0199 \tlsls\tr1, r3, #6\n 80041fa:\td4f7 \tbmi.n\t80041ec \n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\n 80041fc:\t68e9 \tldr\tr1, [r5, #12]\n 80041fe:\t4b3a \tldr\tr3, [pc, #232]\t; (80042e8 )\n 8004200:\t6a22 \tldr\tr2, [r4, #32]\n 8004202:\t6a60 \tldr\tr0, [r4, #36]\t; 0x24\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8004204:\t4e37 \tldr\tr6, [pc, #220]\t; (80042e4 )\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\n 8004206:\t400b \tands\tr3, r1\n 8004208:\t4313 \torrs\tr3, r2\n 800420a:\te9d4 120a \tldrd\tr1, r2, [r4, #40]\t; 0x28\n 800420e:\tea43 2301 \torr.w\tr3, r3, r1, lsl #8\n 8004212:\tea43 63c2 \torr.w\tr3, r3, r2, lsl #27\n 8004216:\te9d4 120c \tldrd\tr1, r2, [r4, #48]\t; 0x30\n 800421a:\t3801 \tsubs\tr0, #1\n 800421c:\t0849 \tlsrs\tr1, r1, #1\n 800421e:\tea43 1300 \torr.w\tr3, r3, r0, lsl #4\n 8004222:\t3901 \tsubs\tr1, #1\n 8004224:\t0852 \tlsrs\tr2, r2, #1\n 8004226:\tea43 5341 \torr.w\tr3, r3, r1, lsl #21\n 800422a:\t3a01 \tsubs\tr2, #1\n 800422c:\tea43 6342 \torr.w\tr3, r3, r2, lsl #25\n 8004230:\t60eb \tstr\tr3, [r5, #12]\n __HAL_RCC_PLL_ENABLE();\n 8004232:\t682b \tldr\tr3, [r5, #0]\n 8004234:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 8004238:\t602b \tstr\tr3, [r5, #0]\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\n 800423a:\t68eb \tldr\tr3, [r5, #12]\n 800423c:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 8004240:\t60eb \tstr\tr3, [r5, #12]\n tickstart = HAL_GetTick();\n 8004242:\tf7fe fc93 \tbl\t8002b6c \n 8004246:\t4604 \tmov\tr4, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8004248:\te005 \tb.n\t8004256 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 800424a:\tf7fe fc8f \tbl\t8002b6c \n 800424e:\t1b00 \tsubs\tr0, r0, r4\n 8004250:\t2802 \tcmp\tr0, #2\n 8004252:\tf63f af75 \tbhi.w\t8004140 \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8004256:\t6833 \tldr\tr3, [r6, #0]\n 8004258:\t019a \tlsls\tr2, r3, #6\n 800425a:\td5f6 \tbpl.n\t800424a \n 800425c:\te6fe \tb.n\t800405c \n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 800425e:\t4b21 \tldr\tr3, [pc, #132]\t; (80042e4 )\n 8004260:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 8004264:\tf042 0204 \torr.w\tr2, r2, #4\n 8004268:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n 800426c:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 8004270:\tf042 0201 \torr.w\tr2, r2, #1\n 8004274:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8004278:\te76f \tb.n\t800415a \n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\n 800427a:\t2801 \tcmp\tr0, #1\n 800427c:\tf43f aeef \tbeq.w\t800405e \n temp_pllckcfg = RCC->PLLCFGR;\n 8004280:\t68eb \tldr\tr3, [r5, #12]\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 8004282:\t6a22 \tldr\tr2, [r4, #32]\n 8004284:\tf003 0103 \tand.w\tr1, r3, #3\n 8004288:\t4291 \tcmp\tr1, r2\n 800428a:\tf47f af0d \tbne.w\t80040a8 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 800428e:\t6a61 \tldr\tr1, [r4, #36]\t; 0x24\n 8004290:\tf003 02f0 \tand.w\tr2, r3, #240\t; 0xf0\n 8004294:\t3901 \tsubs\tr1, #1\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 8004296:\tebb2 1f01 \tcmp.w\tr2, r1, lsl #4\n 800429a:\tf47f af05 \tbne.w\t80040a8 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 800429e:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 80042a0:\tf403 42fe \tand.w\tr2, r3, #32512\t; 0x7f00\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 80042a4:\tebb2 2f01 \tcmp.w\tr2, r1, lsl #8\n 80042a8:\tf47f aefe \tbne.w\t80040a8 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 80042ac:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 80042ae:\tf003 4278 \tand.w\tr2, r3, #4160749568\t; 0xf8000000\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 80042b2:\tebb2 6fc1 \tcmp.w\tr2, r1, lsl #27\n 80042b6:\tf47f aef7 \tbne.w\t80040a8 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 80042ba:\t6b22 \tldr\tr2, [r4, #48]\t; 0x30\n 80042bc:\t0852 \tlsrs\tr2, r2, #1\n 80042be:\tf403 01c0 \tand.w\tr1, r3, #6291456\t; 0x600000\n 80042c2:\t3a01 \tsubs\tr2, #1\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 80042c4:\tebb1 5f42 \tcmp.w\tr1, r2, lsl #21\n 80042c8:\tf47f aeee \tbne.w\t80040a8 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\n 80042cc:\t6b62 \tldr\tr2, [r4, #52]\t; 0x34\n 80042ce:\t0852 \tlsrs\tr2, r2, #1\n 80042d0:\tf003 63c0 \tand.w\tr3, r3, #100663296\t; 0x6000000\n 80042d4:\t3a01 \tsubs\tr2, #1\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 80042d6:\tebb3 6f42 \tcmp.w\tr3, r2, lsl #25\n return HAL_ERROR;\n 80042da:\tbf14 \tite\tne\n 80042dc:\t2001 \tmovne\tr0, #1\n 80042de:\t2000 \tmoveq\tr0, #0\n 80042e0:\te6bd \tb.n\t800405e \n 80042e2:\tbf00 \tnop\n 80042e4:\t40021000 \t.word\t0x40021000\n 80042e8:\t019f800c \t.word\t0x019f800c\n\n080042ec :\nuint32_t HAL_RCC_GetSysClockFreq(void)\n{\n uint32_t pllvco, pllsource, pllr, pllm;\n uint32_t sysclockfreq;\n\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\n 80042ec:\t4b18 \tldr\tr3, [pc, #96]\t; (8004350 )\n 80042ee:\t689a \tldr\tr2, [r3, #8]\n 80042f0:\tf002 020c \tand.w\tr2, r2, #12\n 80042f4:\t2a04 \tcmp\tr2, #4\n 80042f6:\td026 \tbeq.n\t8004346 \n {\n /* HSI used as system clock source */\n sysclockfreq = HSI_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\n 80042f8:\t689a \tldr\tr2, [r3, #8]\n 80042fa:\tf002 020c \tand.w\tr2, r2, #12\n 80042fe:\t2a08 \tcmp\tr2, #8\n 8004300:\td023 \tbeq.n\t800434a \n {\n /* HSE used as system clock source */\n sysclockfreq = HSE_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\n 8004302:\t689a \tldr\tr2, [r3, #8]\n 8004304:\tf002 020c \tand.w\tr2, r2, #12\n 8004308:\t2a0c \tcmp\tr2, #12\n 800430a:\td001 \tbeq.n\t8004310 \n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n sysclockfreq = pllvco/pllr;\n }\n else\n {\n sysclockfreq = 0U;\n 800430c:\t2000 \tmovs\tr0, #0\n }\n\n return sysclockfreq;\n}\n 800430e:\t4770 \tbx\tlr\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 8004310:\t68d9 \tldr\tr1, [r3, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8004312:\t68da \tldr\tr2, [r3, #12]\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004314:\t68d8 \tldr\tr0, [r3, #12]\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 8004316:\tf001 0103 \tand.w\tr1, r1, #3\n switch (pllsource)\n 800431a:\t2903 \tcmp\tr1, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 800431c:\tf3c2 1203 \tubfx\tr2, r2, #4, #4\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004320:\tf3c0 2006 \tubfx\tr0, r0, #8, #7\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004324:\tbf0c \tite\teq\n 8004326:\t4b0b \tldreq\tr3, [pc, #44]\t; (8004354 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004328:\t4b0b \tldrne\tr3, [pc, #44]\t; (8004358 )\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 800432a:\t3201 \tadds\tr2, #1\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 800432c:\tfbb3 f3f2 \tudiv\tr3, r3, r2\n 8004330:\tfb03 f000 \tmul.w\tr0, r3, r0\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 8004334:\t4b06 \tldr\tr3, [pc, #24]\t; (8004350 )\n 8004336:\t68db \tldr\tr3, [r3, #12]\n 8004338:\tf3c3 6341 \tubfx\tr3, r3, #25, #2\n 800433c:\t3301 \tadds\tr3, #1\n 800433e:\t005b \tlsls\tr3, r3, #1\n sysclockfreq = pllvco/pllr;\n 8004340:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n return sysclockfreq;\n 8004344:\t4770 \tbx\tlr\n sysclockfreq = HSI_VALUE;\n 8004346:\t4804 \tldr\tr0, [pc, #16]\t; (8004358 )\n 8004348:\t4770 \tbx\tlr\n sysclockfreq = HSE_VALUE;\n 800434a:\t4802 \tldr\tr0, [pc, #8]\t; (8004354 )\n 800434c:\t4770 \tbx\tlr\n 800434e:\tbf00 \tnop\n 8004350:\t40021000 \t.word\t0x40021000\n 8004354:\t007a1200 \t.word\t0x007a1200\n 8004358:\t00f42400 \t.word\t0x00f42400\n\n0800435c :\n if (RCC_ClkInitStruct == NULL)\n 800435c:\t2800 \tcmp\tr0, #0\n 800435e:\tf000 80ee \tbeq.w\t800453e \n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 8004362:\t4a78 \tldr\tr2, [pc, #480]\t; (8004544 )\n{\n 8004364:\te92d 43f8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 8004368:\t6813 \tldr\tr3, [r2, #0]\n 800436a:\tf003 030f \tand.w\tr3, r3, #15\n 800436e:\t428b \tcmp\tr3, r1\n 8004370:\t460d \tmov\tr5, r1\n 8004372:\t4604 \tmov\tr4, r0\n 8004374:\td20c \tbcs.n\t8004390 \n __HAL_FLASH_SET_LATENCY(FLatency);\n 8004376:\t6813 \tldr\tr3, [r2, #0]\n 8004378:\tf023 030f \tbic.w\tr3, r3, #15\n 800437c:\t430b \torrs\tr3, r1\n 800437e:\t6013 \tstr\tr3, [r2, #0]\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\n 8004380:\t6813 \tldr\tr3, [r2, #0]\n 8004382:\tf003 030f \tand.w\tr3, r3, #15\n 8004386:\t428b \tcmp\tr3, r1\n 8004388:\td002 \tbeq.n\t8004390 \n return HAL_ERROR;\n 800438a:\t2001 \tmovs\tr0, #1\n}\n 800438c:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\n 8004390:\t6823 \tldr\tr3, [r4, #0]\n 8004392:\t07df \tlsls\tr7, r3, #31\n 8004394:\td569 \tbpl.n\t800446a \n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\n 8004396:\t6867 \tldr\tr7, [r4, #4]\n 8004398:\t2f03 \tcmp\tr7, #3\n 800439a:\tf000 80a0 \tbeq.w\t80044de \n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 800439e:\t4b6a \tldr\tr3, [pc, #424]\t; (8004548 )\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 80043a0:\t2f02 \tcmp\tr7, #2\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80043a2:\t681b \tldr\tr3, [r3, #0]\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 80043a4:\tf000 8097 \tbeq.w\t80044d6 \n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 80043a8:\t055b \tlsls\tr3, r3, #21\n 80043aa:\td5ee \tbpl.n\t800438a \n pllfreq = HAL_RCC_GetSysClockFreq();\n 80043ac:\tf7ff ff9e \tbl\t80042ec \n if(pllfreq > 80000000U)\n 80043b0:\t4b66 \tldr\tr3, [pc, #408]\t; (800454c )\n 80043b2:\t4298 \tcmp\tr0, r3\n 80043b4:\tf240 80c0 \tbls.w\t8004538 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\n 80043b8:\t4a63 \tldr\tr2, [pc, #396]\t; (8004548 )\n 80043ba:\t6893 \tldr\tr3, [r2, #8]\n 80043bc:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 80043c0:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n 80043c4:\t6093 \tstr\tr3, [r2, #8]\n hpre = RCC_SYSCLK_DIV2;\n 80043c6:\tf04f 0980 \tmov.w\tr9, #128\t; 0x80\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\n 80043ca:\t4e5f \tldr\tr6, [pc, #380]\t; (8004548 )\n 80043cc:\t68b3 \tldr\tr3, [r6, #8]\n 80043ce:\tf023 0303 \tbic.w\tr3, r3, #3\n 80043d2:\t433b \torrs\tr3, r7\n 80043d4:\t60b3 \tstr\tr3, [r6, #8]\n tickstart = HAL_GetTick();\n 80043d6:\tf7fe fbc9 \tbl\t8002b6c \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80043da:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80043de:\t4607 \tmov\tr7, r0\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 80043e0:\te004 \tb.n\t80043ec \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80043e2:\tf7fe fbc3 \tbl\t8002b6c \n 80043e6:\t1bc0 \tsubs\tr0, r0, r7\n 80043e8:\t4540 \tcmp\tr0, r8\n 80043ea:\td871 \tbhi.n\t80044d0 \n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 80043ec:\t68b3 \tldr\tr3, [r6, #8]\n 80043ee:\t6862 \tldr\tr2, [r4, #4]\n 80043f0:\tf003 030c \tand.w\tr3, r3, #12\n 80043f4:\tebb3 0f82 \tcmp.w\tr3, r2, lsl #2\n 80043f8:\td1f3 \tbne.n\t80043e2 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 80043fa:\t6823 \tldr\tr3, [r4, #0]\n 80043fc:\t079f \tlsls\tr7, r3, #30\n 80043fe:\td436 \tbmi.n\t800446e \n if(hpre == RCC_SYSCLK_DIV2)\n 8004400:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8004404:\td003 \tbeq.n\t800440e \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\n 8004406:\t68b3 \tldr\tr3, [r6, #8]\n 8004408:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 800440c:\t60b3 \tstr\tr3, [r6, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 800440e:\t4e4d \tldr\tr6, [pc, #308]\t; (8004544 )\n 8004410:\t6833 \tldr\tr3, [r6, #0]\n 8004412:\tf003 030f \tand.w\tr3, r3, #15\n 8004416:\t42ab \tcmp\tr3, r5\n 8004418:\td846 \tbhi.n\t80044a8 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 800441a:\t6823 \tldr\tr3, [r4, #0]\n 800441c:\t075a \tlsls\tr2, r3, #29\n 800441e:\td506 \tbpl.n\t800442e \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\n 8004420:\t4949 \tldr\tr1, [pc, #292]\t; (8004548 )\n 8004422:\t68e0 \tldr\tr0, [r4, #12]\n 8004424:\t688a \tldr\tr2, [r1, #8]\n 8004426:\tf422 62e0 \tbic.w\tr2, r2, #1792\t; 0x700\n 800442a:\t4302 \torrs\tr2, r0\n 800442c:\t608a \tstr\tr2, [r1, #8]\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 800442e:\t071b \tlsls\tr3, r3, #28\n 8004430:\td507 \tbpl.n\t8004442 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\n 8004432:\t4a45 \tldr\tr2, [pc, #276]\t; (8004548 )\n 8004434:\t6921 \tldr\tr1, [r4, #16]\n 8004436:\t6893 \tldr\tr3, [r2, #8]\n 8004438:\tf423 5360 \tbic.w\tr3, r3, #14336\t; 0x3800\n 800443c:\tea43 03c1 \torr.w\tr3, r3, r1, lsl #3\n 8004440:\t6093 \tstr\tr3, [r2, #8]\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 8004442:\tf7ff ff53 \tbl\t80042ec \n 8004446:\t4a40 \tldr\tr2, [pc, #256]\t; (8004548 )\n 8004448:\t4c41 \tldr\tr4, [pc, #260]\t; (8004550 )\n 800444a:\t6892 \tldr\tr2, [r2, #8]\n 800444c:\t4941 \tldr\tr1, [pc, #260]\t; (8004554 )\n 800444e:\tf3c2 1203 \tubfx\tr2, r2, #4, #4\n 8004452:\t4603 \tmov\tr3, r0\n 8004454:\t5ca2 \tldrb\tr2, [r4, r2]\n return HAL_InitTick(uwTickPrio);\n 8004456:\t4840 \tldr\tr0, [pc, #256]\t; (8004558 )\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 8004458:\tf002 021f \tand.w\tr2, r2, #31\n 800445c:\t40d3 \tlsrs\tr3, r2\n 800445e:\t600b \tstr\tr3, [r1, #0]\n return HAL_InitTick(uwTickPrio);\n 8004460:\t6800 \tldr\tr0, [r0, #0]\n}\n 8004462:\te8bd 43f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n return HAL_InitTick(uwTickPrio);\n 8004466:\tf7fe bb3f \tb.w\t8002ae8 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 800446a:\t079e \tlsls\tr6, r3, #30\n 800446c:\td5cf \tbpl.n\t800440e \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 800446e:\t0758 \tlsls\tr0, r3, #29\n 8004470:\td504 \tbpl.n\t800447c \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\n 8004472:\t4935 \tldr\tr1, [pc, #212]\t; (8004548 )\n 8004474:\t688a \tldr\tr2, [r1, #8]\n 8004476:\tf442 62e0 \torr.w\tr2, r2, #1792\t; 0x700\n 800447a:\t608a \tstr\tr2, [r1, #8]\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 800447c:\t0719 \tlsls\tr1, r3, #28\n 800447e:\td506 \tbpl.n\t800448e \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\n 8004480:\t4a31 \tldr\tr2, [pc, #196]\t; (8004548 )\n 8004482:\t6893 \tldr\tr3, [r2, #8]\n 8004484:\tf423 537c \tbic.w\tr3, r3, #16128\t; 0x3f00\n 8004488:\tf443 63e0 \torr.w\tr3, r3, #1792\t; 0x700\n 800448c:\t6093 \tstr\tr3, [r2, #8]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 800448e:\t4a2e \tldr\tr2, [pc, #184]\t; (8004548 )\n 8004490:\t68a1 \tldr\tr1, [r4, #8]\n 8004492:\t6893 \tldr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 8004494:\t4e2b \tldr\tr6, [pc, #172]\t; (8004544 )\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 8004496:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 800449a:\t430b \torrs\tr3, r1\n 800449c:\t6093 \tstr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 800449e:\t6833 \tldr\tr3, [r6, #0]\n 80044a0:\tf003 030f \tand.w\tr3, r3, #15\n 80044a4:\t42ab \tcmp\tr3, r5\n 80044a6:\td9b8 \tbls.n\t800441a \n __HAL_FLASH_SET_LATENCY(FLatency);\n 80044a8:\t6833 \tldr\tr3, [r6, #0]\n 80044aa:\tf023 030f \tbic.w\tr3, r3, #15\n 80044ae:\t432b \torrs\tr3, r5\n 80044b0:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 80044b2:\tf7fe fb5b \tbl\t8002b6c \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80044b6:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80044ba:\t4607 \tmov\tr7, r0\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\n 80044bc:\t6833 \tldr\tr3, [r6, #0]\n 80044be:\tf003 030f \tand.w\tr3, r3, #15\n 80044c2:\t42ab \tcmp\tr3, r5\n 80044c4:\td0a9 \tbeq.n\t800441a \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80044c6:\tf7fe fb51 \tbl\t8002b6c \n 80044ca:\t1bc0 \tsubs\tr0, r0, r7\n 80044cc:\t4540 \tcmp\tr0, r8\n 80044ce:\td9f5 \tbls.n\t80044bc \n return HAL_TIMEOUT;\n 80044d0:\t2003 \tmovs\tr0, #3\n}\n 80044d2:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80044d6:\t039a \tlsls\tr2, r3, #14\n 80044d8:\tf53f af68 \tbmi.w\t80043ac \n 80044dc:\te755 \tb.n\t800438a \n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 80044de:\t4a1a \tldr\tr2, [pc, #104]\t; (8004548 )\n 80044e0:\t6811 \tldr\tr1, [r2, #0]\n 80044e2:\t0188 \tlsls\tr0, r1, #6\n 80044e4:\tf57f af51 \tbpl.w\t800438a \n uint32_t sysclockfreq;\n\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\n SYSCLK = PLL_VCO / PLLR\n */\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80044e8:\t68d0 \tldr\tr0, [r2, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80044ea:\t68d1 \tldr\tr1, [r2, #12]\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n break;\n\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\n default:\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80044ec:\t68d2 \tldr\tr2, [r2, #12]\n if(pllfreq > 80000000U)\n 80044ee:\t4e17 \tldr\tr6, [pc, #92]\t; (800454c )\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80044f0:\tf000 0003 \tand.w\tr0, r0, #3\n switch (pllsource)\n 80044f4:\t2803 \tcmp\tr0, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80044f6:\tf3c1 1103 \tubfx\tr1, r1, #4, #4\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80044fa:\tbf0c \tite\teq\n 80044fc:\t4817 \tldreq\tr0, [pc, #92]\t; (800455c )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80044fe:\t4818 \tldrne\tr0, [pc, #96]\t; (8004560 )\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8004500:\t3101 \tadds\tr1, #1\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004502:\tfbb0 f1f1 \tudiv\tr1, r0, r1\n break;\n }\n\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 8004506:\t4810 \tldr\tr0, [pc, #64]\t; (8004548 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8004508:\tf3c2 2206 \tubfx\tr2, r2, #8, #7\n 800450c:\tfb01 f202 \tmul.w\tr2, r1, r2\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 8004510:\t68c1 \tldr\tr1, [r0, #12]\n 8004512:\tf3c1 6141 \tubfx\tr1, r1, #25, #2\n 8004516:\t3101 \tadds\tr1, #1\n 8004518:\t0049 \tlsls\tr1, r1, #1\n sysclockfreq = pllvco/pllr;\n 800451a:\tfbb2 f2f1 \tudiv\tr2, r2, r1\n if(pllfreq > 80000000U)\n 800451e:\t42b2 \tcmp\tr2, r6\n 8004520:\td90a \tbls.n\t8004538 \n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\n 8004522:\t6882 \tldr\tr2, [r0, #8]\n 8004524:\tf012 0ff0 \ttst.w\tr2, #240\t; 0xf0\n 8004528:\tf43f af46 \tbeq.w\t80043b8 \n 800452c:\t0799 \tlsls\tr1, r3, #30\n 800452e:\td503 \tbpl.n\t8004538 \n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\n 8004530:\t68a3 \tldr\tr3, [r4, #8]\n 8004532:\t2b00 \tcmp\tr3, #0\n 8004534:\tf43f af40 \tbeq.w\t80043b8 \n uint32_t hpre = RCC_SYSCLK_DIV1;\n 8004538:\tf04f 0900 \tmov.w\tr9, #0\n 800453c:\te745 \tb.n\t80043ca \n return HAL_ERROR;\n 800453e:\t2001 \tmovs\tr0, #1\n}\n 8004540:\t4770 \tbx\tlr\n 8004542:\tbf00 \tnop\n 8004544:\t40022000 \t.word\t0x40022000\n 8004548:\t40021000 \t.word\t0x40021000\n 800454c:\t04c4b400 \t.word\t0x04c4b400\n 8004550:\t08007d30 \t.word\t0x08007d30\n 8004554:\t20000000 \t.word\t0x20000000\n 8004558:\t20000008 \t.word\t0x20000008\n 800455c:\t007a1200 \t.word\t0x007a1200\n 8004560:\t00f42400 \t.word\t0x00f42400\n\n08004564 :\n return SystemCoreClock;\n 8004564:\t4b01 \tldr\tr3, [pc, #4]\t; (800456c )\n}\n 8004566:\t6818 \tldr\tr0, [r3, #0]\n 8004568:\t4770 \tbx\tlr\n 800456a:\tbf00 \tnop\n 800456c:\t20000000 \t.word\t0x20000000\n\n08004570 :\n * the RTC clock source: in this case the access to Backup domain is enabled.\n *\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\n{\n 8004570:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\n\n /*-------------------------- RTC clock source configuration ----------------------*/\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8004574:\t6803 \tldr\tr3, [r0, #0]\n{\n 8004576:\t4604 \tmov\tr4, r0\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8004578:\tf413 2000 \tands.w\tr0, r3, #524288\t; 0x80000\n{\n 800457c:\tb082 \tsub\tsp, #8\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 800457e:\td056 \tbeq.n\t800462e \n \n /* Check for RTC Parameters used to output RTCCLK */\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\n\n /* Enable Power Clock */\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\n 8004580:\t4b9f \tldr\tr3, [pc, #636]\t; (8004800 )\n 8004582:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8004584:\t00d5 \tlsls\tr5, r2, #3\n 8004586:\tf140 810c \tbpl.w\t80047a2 \n FlagStatus pwrclkchanged = RESET;\n 800458a:\t2700 \tmovs\tr7, #0\n __HAL_RCC_PWR_CLK_ENABLE();\n pwrclkchanged = SET;\n }\n \n /* Enable write access to Backup domain */\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 800458c:\t4d9d \tldr\tr5, [pc, #628]\t; (8004804 )\n 800458e:\t682b \tldr\tr3, [r5, #0]\n 8004590:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8004594:\t602b \tstr\tr3, [r5, #0]\n\n /* Wait for Backup domain Write protection disable */\n tickstart = HAL_GetTick();\n 8004596:\tf7fe fae9 \tbl\t8002b6c \n 800459a:\t4606 \tmov\tr6, r0\n\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 800459c:\te005 \tb.n\t80045aa \n {\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 800459e:\tf7fe fae5 \tbl\t8002b6c \n 80045a2:\t1b83 \tsubs\tr3, r0, r6\n 80045a4:\t2b02 \tcmp\tr3, #2\n 80045a6:\tf200 8107 \tbhi.w\t80047b8 \n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 80045aa:\t682b \tldr\tr3, [r5, #0]\n 80045ac:\t05d8 \tlsls\tr0, r3, #23\n 80045ae:\td5f6 \tbpl.n\t800459e \n }\n\n if(ret == HAL_OK)\n { \n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\n 80045b0:\t4d93 \tldr\tr5, [pc, #588]\t; (8004800 )\n 80045b2:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n \n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\n 80045b6:\tf413 7340 \tands.w\tr3, r3, #768\t; 0x300\n 80045ba:\td027 \tbeq.n\t800460c \n 80045bc:\t6c22 \tldr\tr2, [r4, #64]\t; 0x40\n 80045be:\t429a \tcmp\tr2, r3\n 80045c0:\td025 \tbeq.n\t800460e \n {\n /* Store the content of BDCR register before the reset of Backup Domain */\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80045c2:\tf8d5 1090 \tldr.w\tr1, [r5, #144]\t; 0x90\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\n __HAL_RCC_BACKUPRESET_FORCE();\n 80045c6:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80045ca:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80045ce:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n __HAL_RCC_BACKUPRESET_RELEASE();\n 80045d2:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80045d6:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 80045da:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80045de:\tf421 7340 \tbic.w\tr3, r1, #768\t; 0x300\n /* Restore the Content of BDCR register */\n RCC->BDCR = tmpregister;\n }\n\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80045e2:\t07c9 \tlsls\tr1, r1, #31\n RCC->BDCR = tmpregister;\n 80045e4:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80045e8:\tf140 8108 \tbpl.w\t80047fc \n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 80045ec:\tf7fe fabe \tbl\t8002b6c \n\n /* Wait till LSE is ready */\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80045f0:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80045f4:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 80045f6:\te005 \tb.n\t8004604 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80045f8:\tf7fe fab8 \tbl\t8002b6c \n 80045fc:\t1b80 \tsubs\tr0, r0, r6\n 80045fe:\t4540 \tcmp\tr0, r8\n 8004600:\tf200 80da \tbhi.w\t80047b8 \n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8004604:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 8004608:\t079b \tlsls\tr3, r3, #30\n 800460a:\td5f5 \tbpl.n\t80045f8 \n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\n 800460c:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n }\n \n if(ret == HAL_OK)\n {\n /* Apply new RTC clock source selection */\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\n 800460e:\t497c \tldr\tr1, [pc, #496]\t; (8004800 )\n 8004610:\tf8d1 2090 \tldr.w\tr2, [r1, #144]\t; 0x90\n 8004614:\tf422 7240 \tbic.w\tr2, r2, #768\t; 0x300\n 8004618:\t4313 \torrs\tr3, r2\n 800461a:\tf8c1 3090 \tstr.w\tr3, [r1, #144]\t; 0x90\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\n 800461e:\t2000 \tmovs\tr0, #0\n /* set overall return value */\n status = ret;\n }\n\n /* Restore clock configuration if changed */\n if(pwrclkchanged == SET)\n 8004620:\tb127 \tcbz\tr7, 800462c \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 8004622:\t4a77 \tldr\tr2, [pc, #476]\t; (8004800 )\n 8004624:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 8004626:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 800462a:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n }\n }\n\n /*-------------------------- USART1 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\n 800462c:\t6823 \tldr\tr3, [r4, #0]\n 800462e:\t07de \tlsls\tr6, r3, #31\n 8004630:\td508 \tbpl.n\t8004644 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\n\n /* Configure the USART1 clock source */\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\n 8004632:\t4973 \tldr\tr1, [pc, #460]\t; (8004800 )\n 8004634:\t6865 \tldr\tr5, [r4, #4]\n 8004636:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800463a:\tf022 0203 \tbic.w\tr2, r2, #3\n 800463e:\t432a \torrs\tr2, r5\n 8004640:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART2 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\n 8004644:\t079d \tlsls\tr5, r3, #30\n 8004646:\td508 \tbpl.n\t800465a \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\n\n /* Configure the USART2 clock source */\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\n 8004648:\t496d \tldr\tr1, [pc, #436]\t; (8004800 )\n 800464a:\t68a5 \tldr\tr5, [r4, #8]\n 800464c:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004650:\tf022 020c \tbic.w\tr2, r2, #12\n 8004654:\t432a \torrs\tr2, r5\n 8004656:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART3 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\n 800465a:\t0759 \tlsls\tr1, r3, #29\n 800465c:\td508 \tbpl.n\t8004670 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\n\n /* Configure the USART3 clock source */\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\n 800465e:\t4968 \tldr\tr1, [pc, #416]\t; (8004800 )\n 8004660:\t68e5 \tldr\tr5, [r4, #12]\n 8004662:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004666:\tf022 0230 \tbic.w\tr2, r2, #48\t; 0x30\n 800466a:\t432a \torrs\tr2, r5\n 800466c:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#if defined(UART4)\n /*-------------------------- UART4 clock source configuration --------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\n 8004670:\t071a \tlsls\tr2, r3, #28\n 8004672:\td508 \tbpl.n\t8004686 \n {\n /* Check the parameters */\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\n\n /* Configure the UART4 clock source */\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\n 8004674:\t4962 \tldr\tr1, [pc, #392]\t; (8004800 )\n 8004676:\t6925 \tldr\tr5, [r4, #16]\n 8004678:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800467c:\tf022 02c0 \tbic.w\tr2, r2, #192\t; 0xc0\n 8004680:\t432a \torrs\tr2, r5\n 8004682:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* UART5 */\n\n /*-------------------------- LPUART1 clock source configuration ------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\n 8004686:\t069f \tlsls\tr7, r3, #26\n 8004688:\td508 \tbpl.n\t800469c \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\n\n /* Configure the LPUAR1 clock source */\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\n 800468a:\t495d \tldr\tr1, [pc, #372]\t; (8004800 )\n 800468c:\t6965 \tldr\tr5, [r4, #20]\n 800468e:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004692:\tf422 6240 \tbic.w\tr2, r2, #3072\t; 0xc00\n 8004696:\t432a \torrs\tr2, r5\n 8004698:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\n 800469c:\t065e \tlsls\tr6, r3, #25\n 800469e:\td508 \tbpl.n\t80046b2 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\n\n /* Configure the I2C1 clock source */\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\n 80046a0:\t4957 \tldr\tr1, [pc, #348]\t; (8004800 )\n 80046a2:\t69a5 \tldr\tr5, [r4, #24]\n 80046a4:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80046a8:\tf422 5240 \tbic.w\tr2, r2, #12288\t; 0x3000\n 80046ac:\t432a \torrs\tr2, r5\n 80046ae:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C2 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\n 80046b2:\t061d \tlsls\tr5, r3, #24\n 80046b4:\td508 \tbpl.n\t80046c8 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\n\n /* Configure the I2C2 clock source */\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\n 80046b6:\t4952 \tldr\tr1, [pc, #328]\t; (8004800 )\n 80046b8:\t69e5 \tldr\tr5, [r4, #28]\n 80046ba:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80046be:\tf422 4240 \tbic.w\tr2, r2, #49152\t; 0xc000\n 80046c2:\t432a \torrs\tr2, r5\n 80046c4:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C3 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\n 80046c8:\t05d9 \tlsls\tr1, r3, #23\n 80046ca:\td508 \tbpl.n\t80046de \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\n\n /* Configure the I2C3 clock source */\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\n 80046cc:\t494c \tldr\tr1, [pc, #304]\t; (8004800 )\n 80046ce:\t6a25 \tldr\tr5, [r4, #32]\n 80046d0:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80046d4:\tf422 3240 \tbic.w\tr2, r2, #196608\t; 0x30000\n 80046d8:\t432a \torrs\tr2, r5\n 80046da:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* I2C4 */\n\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\n 80046de:\t059a \tlsls\tr2, r3, #22\n 80046e0:\td508 \tbpl.n\t80046f4 \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\n\n /* Configure the LPTIM1 clock source */\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\n 80046e2:\t4947 \tldr\tr1, [pc, #284]\t; (8004800 )\n 80046e4:\t6a65 \tldr\tr5, [r4, #36]\t; 0x24\n 80046e6:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 80046ea:\tf422 2240 \tbic.w\tr2, r2, #786432\t; 0xc0000\n 80046ee:\t432a \torrs\tr2, r5\n 80046f0:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- SAI1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\n 80046f4:\t055f \tlsls\tr7, r3, #21\n 80046f6:\td50b \tbpl.n\t8004710 \n {\n /* Check the parameters */\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\n\n /* Configure the SAI1 interface clock source */\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 80046f8:\t4941 \tldr\tr1, [pc, #260]\t; (8004800 )\n 80046fa:\t6aa5 \tldr\tr5, [r4, #40]\t; 0x28\n 80046fc:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004700:\tf422 1240 \tbic.w\tr2, r2, #3145728\t; 0x300000\n 8004704:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 8004706:\tf5b5 1f80 \tcmp.w\tr5, #1048576\t; 0x100000\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 800470a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 800470e:\td055 \tbeq.n\t80047bc \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- I2S clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\n 8004710:\t051e \tlsls\tr6, r3, #20\n 8004712:\td50b \tbpl.n\t800472c \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\n\n /* Configure the I2S interface clock source */\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 8004714:\t493a \tldr\tr1, [pc, #232]\t; (8004800 )\n 8004716:\t6ae5 \tldr\tr5, [r4, #44]\t; 0x2c\n 8004718:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 800471c:\tf422 0240 \tbic.w\tr2, r2, #12582912\t; 0xc00000\n 8004720:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 8004722:\tf5b5 0f80 \tcmp.w\tr5, #4194304\t; 0x400000\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 8004726:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 800472a:\td04c \tbeq.n\t80047c6 \n }\n }\n\n#if defined(FDCAN1)\n /*-------------------------- FDCAN clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\n 800472c:\t04dd \tlsls\tr5, r3, #19\n 800472e:\td50b \tbpl.n\t8004748 \n {\n /* Check the parameters */\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\n\n /* Configure the FDCAN interface clock source */\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 8004730:\t4933 \tldr\tr1, [pc, #204]\t; (8004800 )\n 8004732:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n 8004734:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004738:\tf022 7240 \tbic.w\tr2, r2, #50331648\t; 0x3000000\n 800473c:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 800473e:\tf1b5 7f80 \tcmp.w\tr5, #16777216\t; 0x1000000\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 8004742:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 8004746:\td043 \tbeq.n\t80047d0 \n#endif /* FDCAN1 */\n\n#if defined(USB)\n\n /*-------------------------- USB clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\n 8004748:\t0499 \tlsls\tr1, r3, #18\n 800474a:\td50b \tbpl.n\t8004764 \n {\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 800474c:\t492c \tldr\tr1, [pc, #176]\t; (8004800 )\n 800474e:\t6b65 \tldr\tr5, [r4, #52]\t; 0x34\n 8004750:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004754:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 8004758:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 800475a:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 800475e:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 8004762:\td03a \tbeq.n\t80047da \n }\n\n#endif /* USB */\n\n /*-------------------------- RNG clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\n 8004764:\t045a \tlsls\tr2, r3, #17\n 8004766:\td50b \tbpl.n\t8004780 \n {\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 8004768:\t4925 \tldr\tr1, [pc, #148]\t; (8004800 )\n 800476a:\t6ba5 \tldr\tr5, [r4, #56]\t; 0x38\n 800476c:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8004770:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 8004774:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 8004776:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 800477a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 800477e:\td031 \tbeq.n\t80047e4 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- ADC12 clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\n 8004780:\t041b \tlsls\tr3, r3, #16\n 8004782:\td50b \tbpl.n\t800479c \n {\n /* Check the parameters */\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\n\n /* Configure the ADC12 interface clock source */\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 8004784:\t4a1e \tldr\tr2, [pc, #120]\t; (8004800 )\n 8004786:\t6be1 \tldr\tr1, [r4, #60]\t; 0x3c\n 8004788:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 800478c:\tf023 5340 \tbic.w\tr3, r3, #805306368\t; 0x30000000\n 8004790:\t430b \torrs\tr3, r1\n \n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 8004792:\tf1b1 5f80 \tcmp.w\tr1, #268435456\t; 0x10000000\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 8004796:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 800479a:\td028 \tbeq.n\t80047ee \n }\n\n#endif /* QUADSPI */\n\n return status;\n}\n 800479c:\tb002 \tadd\tsp, #8\n 800479e:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_RCC_PWR_CLK_ENABLE();\n 80047a2:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 80047a4:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 80047a8:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 80047aa:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 80047ac:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 80047b0:\t9301 \tstr\tr3, [sp, #4]\n 80047b2:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 80047b4:\t2701 \tmovs\tr7, #1\n 80047b6:\te6e9 \tb.n\t800458c \n status = ret;\n 80047b8:\t2003 \tmovs\tr0, #3\n 80047ba:\te731 \tb.n\t8004620 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80047bc:\t68ca \tldr\tr2, [r1, #12]\n 80047be:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80047c2:\t60ca \tstr\tr2, [r1, #12]\n 80047c4:\te7a4 \tb.n\t8004710 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80047c6:\t68ca \tldr\tr2, [r1, #12]\n 80047c8:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80047cc:\t60ca \tstr\tr2, [r1, #12]\n 80047ce:\te7ad \tb.n\t800472c \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80047d0:\t68ca \tldr\tr2, [r1, #12]\n 80047d2:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80047d6:\t60ca \tstr\tr2, [r1, #12]\n 80047d8:\te7b6 \tb.n\t8004748 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80047da:\t68ca \tldr\tr2, [r1, #12]\n 80047dc:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80047e0:\t60ca \tstr\tr2, [r1, #12]\n 80047e2:\te7bf \tb.n\t8004764 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 80047e4:\t68ca \tldr\tr2, [r1, #12]\n 80047e6:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 80047ea:\t60ca \tstr\tr2, [r1, #12]\n 80047ec:\te7c8 \tb.n\t8004780 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\n 80047ee:\t68d3 \tldr\tr3, [r2, #12]\n 80047f0:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80047f4:\t60d3 \tstr\tr3, [r2, #12]\n}\n 80047f6:\tb002 \tadd\tsp, #8\n 80047f8:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 80047fc:\t4613 \tmov\tr3, r2\n 80047fe:\te706 \tb.n\t800460e \n 8004800:\t40021000 \t.word\t0x40021000\n 8004804:\t40007000 \t.word\t0x40007000\n\n08004808 :\n uint32_t tmpccmrx;\n uint32_t tmpccer;\n uint32_t tmpcr2;\n\n /* Disable the Channel 1: Reset the CC1E Bit */\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8004808:\t6a03 \tldr\tr3, [r0, #32]\n 800480a:\tf023 0301 \tbic.w\tr3, r3, #1\n 800480e:\t6203 \tstr\tr3, [r0, #32]\n\n /* Get the TIMx CCER register value */\n tmpccer = TIMx->CCER;\n 8004810:\t6a03 \tldr\tr3, [r0, #32]\n{\n 8004812:\tb470 \tpush\t{r4, r5, r6}\n /* Get the TIMx CR2 register value */\n tmpcr2 = TIMx->CR2;\n 8004814:\t6844 \tldr\tr4, [r0, #4]\n\n /* Get the TIMx CCMR1 register value */\n tmpccmrx = TIMx->CCMR1;\n 8004816:\t6982 \tldr\tr2, [r0, #24]\n\n /* Reset the Output Compare Mode Bits */\n tmpccmrx &= ~TIM_CCMR1_OC1M;\n tmpccmrx &= ~TIM_CCMR1_CC1S;\n /* Select the Output Compare Mode */\n tmpccmrx |= OC_Config->OCMode;\n 8004818:\t680d \tldr\tr5, [r1, #0]\n tmpccmrx &= ~TIM_CCMR1_CC1S;\n 800481a:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 800481e:\tf022 0273 \tbic.w\tr2, r2, #115\t; 0x73\n tmpccmrx |= OC_Config->OCMode;\n 8004822:\t432a \torrs\tr2, r5\n\n /* Reset the Output Polarity level */\n tmpccer &= ~TIM_CCER_CC1P;\n /* Set the Output Compare Polarity */\n tmpccer |= OC_Config->OCPolarity;\n 8004824:\t688d \tldr\tr5, [r1, #8]\n tmpccer &= ~TIM_CCER_CC1P;\n 8004826:\tf023 0302 \tbic.w\tr3, r3, #2\n tmpccer |= OC_Config->OCPolarity;\n 800482a:\t432b \torrs\tr3, r5\n\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_1))\n 800482c:\t4d13 \tldr\tr5, [pc, #76]\t; (800487c )\n 800482e:\t42a8 \tcmp\tr0, r5\n 8004830:\td00f \tbeq.n\t8004852 \n 8004832:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 8004836:\t42a8 \tcmp\tr0, r5\n 8004838:\td00b \tbeq.n\t8004852 \n 800483a:\tf505 6540 \tadd.w\tr5, r5, #3072\t; 0xc00\n 800483e:\t42a8 \tcmp\tr0, r5\n 8004840:\td007 \tbeq.n\t8004852 \n 8004842:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 8004846:\t42a8 \tcmp\tr0, r5\n 8004848:\td003 \tbeq.n\t8004852 \n 800484a:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 800484e:\t42a8 \tcmp\tr0, r5\n 8004850:\td10d \tbne.n\t800486e \n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\n\n /* Reset the Output N Polarity level */\n tmpccer &= ~TIM_CCER_CC1NP;\n /* Set the Output N Polarity */\n tmpccer |= OC_Config->OCNPolarity;\n 8004852:\t68cd \tldr\tr5, [r1, #12]\n tmpccer &= ~TIM_CCER_CC1NP;\n 8004854:\tf023 0308 \tbic.w\tr3, r3, #8\n tmpccer |= OC_Config->OCNPolarity;\n 8004858:\t432b \torrs\tr3, r5\n tmpcr2 &= ~TIM_CR2_OIS1;\n tmpcr2 &= ~TIM_CR2_OIS1N;\n /* Set the Output Idle state */\n tmpcr2 |= OC_Config->OCIdleState;\n /* Set the Output N Idle state */\n tmpcr2 |= OC_Config->OCNIdleState;\n 800485a:\te9d1 6505 \tldrd\tr6, r5, [r1, #20]\n tmpcr2 &= ~TIM_CR2_OIS1N;\n 800485e:\tf424 7440 \tbic.w\tr4, r4, #768\t; 0x300\n tmpcr2 |= OC_Config->OCNIdleState;\n 8004862:\tea46 0c05 \torr.w\tip, r6, r5\n tmpccer &= ~TIM_CCER_CC1NE;\n 8004866:\tf023 0304 \tbic.w\tr3, r3, #4\n tmpcr2 |= OC_Config->OCNIdleState;\n 800486a:\tea4c 0404 \torr.w\tr4, ip, r4\n\n /* Write to TIMx CCMR1 */\n TIMx->CCMR1 = tmpccmrx;\n\n /* Set the Capture Compare Register value */\n TIMx->CCR1 = OC_Config->Pulse;\n 800486e:\t6849 \tldr\tr1, [r1, #4]\n TIMx->CR2 = tmpcr2;\n 8004870:\t6044 \tstr\tr4, [r0, #4]\n TIMx->CCMR1 = tmpccmrx;\n 8004872:\t6182 \tstr\tr2, [r0, #24]\n\n /* Write to TIMx CCER */\n TIMx->CCER = tmpccer;\n}\n 8004874:\tbc70 \tpop\t{r4, r5, r6}\n TIMx->CCR1 = OC_Config->Pulse;\n 8004876:\t6341 \tstr\tr1, [r0, #52]\t; 0x34\n TIMx->CCER = tmpccer;\n 8004878:\t6203 \tstr\tr3, [r0, #32]\n}\n 800487a:\t4770 \tbx\tlr\n 800487c:\t40012c00 \t.word\t0x40012c00\n\n08004880 :\n uint32_t tmpccmrx;\n uint32_t tmpccer;\n uint32_t tmpcr2;\n\n /* Disable the Channel 3: Reset the CC2E Bit */\n TIMx->CCER &= ~TIM_CCER_CC3E;\n 8004880:\t6a03 \tldr\tr3, [r0, #32]\n 8004882:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8004886:\t6203 \tstr\tr3, [r0, #32]\n\n /* Get the TIMx CCER register value */\n tmpccer = TIMx->CCER;\n 8004888:\t6a03 \tldr\tr3, [r0, #32]\n{\n 800488a:\tb470 \tpush\t{r4, r5, r6}\n /* Get the TIMx CR2 register value */\n tmpcr2 = TIMx->CR2;\n 800488c:\t6844 \tldr\tr4, [r0, #4]\n\n /* Get the TIMx CCMR2 register value */\n tmpccmrx = TIMx->CCMR2;\n 800488e:\t69c2 \tldr\tr2, [r0, #28]\n\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\n tmpccmrx &= ~TIM_CCMR2_OC3M;\n tmpccmrx &= ~TIM_CCMR2_CC3S;\n /* Select the Output Compare Mode */\n tmpccmrx |= OC_Config->OCMode;\n 8004890:\t680d \tldr\tr5, [r1, #0]\n tmpccmrx &= ~TIM_CCMR2_CC3S;\n 8004892:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 8004896:\tf022 0273 \tbic.w\tr2, r2, #115\t; 0x73\n tmpccmrx |= OC_Config->OCMode;\n 800489a:\t432a \torrs\tr2, r5\n\n /* Reset the Output Polarity level */\n tmpccer &= ~TIM_CCER_CC3P;\n /* Set the Output Compare Polarity */\n tmpccer |= (OC_Config->OCPolarity << 8U);\n 800489c:\t688d \tldr\tr5, [r1, #8]\n tmpccer &= ~TIM_CCER_CC3P;\n 800489e:\tf423 7300 \tbic.w\tr3, r3, #512\t; 0x200\n tmpccer |= (OC_Config->OCPolarity << 8U);\n 80048a2:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_3))\n 80048a6:\t4d15 \tldr\tr5, [pc, #84]\t; (80048fc )\n 80048a8:\t42a8 \tcmp\tr0, r5\n 80048aa:\td010 \tbeq.n\t80048ce \n 80048ac:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 80048b0:\t42a8 \tcmp\tr0, r5\n 80048b2:\td00c \tbeq.n\t80048ce \n tmpccer |= (OC_Config->OCNPolarity << 8U);\n /* Reset the Output N State */\n tmpccer &= ~TIM_CCER_CC3NE;\n }\n\n if (IS_TIM_BREAK_INSTANCE(TIMx))\n 80048b4:\tf505 6540 \tadd.w\tr5, r5, #3072\t; 0xc00\n 80048b8:\t42a8 \tcmp\tr0, r5\n 80048ba:\td00f \tbeq.n\t80048dc \n 80048bc:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 80048c0:\t42a8 \tcmp\tr0, r5\n 80048c2:\td00b \tbeq.n\t80048dc \n 80048c4:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 80048c8:\t42a8 \tcmp\tr0, r5\n 80048ca:\td10f \tbne.n\t80048ec \n 80048cc:\te006 \tb.n\t80048dc \n tmpccer |= (OC_Config->OCNPolarity << 8U);\n 80048ce:\t68cd \tldr\tr5, [r1, #12]\n tmpccer &= ~TIM_CCER_CC3NP;\n 80048d0:\tf423 6300 \tbic.w\tr3, r3, #2048\t; 0x800\n tmpccer |= (OC_Config->OCNPolarity << 8U);\n 80048d4:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n tmpccer &= ~TIM_CCER_CC3NE;\n 80048d8:\tf423 6380 \tbic.w\tr3, r3, #1024\t; 0x400\n tmpcr2 &= ~TIM_CR2_OIS3;\n tmpcr2 &= ~TIM_CR2_OIS3N;\n /* Set the Output Idle state */\n tmpcr2 |= (OC_Config->OCIdleState << 4U);\n /* Set the Output N Idle state */\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\n 80048dc:\te9d1 6505 \tldrd\tr6, r5, [r1, #20]\n tmpcr2 &= ~TIM_CR2_OIS3N;\n 80048e0:\tf424 5440 \tbic.w\tr4, r4, #12288\t; 0x3000\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\n 80048e4:\tea46 0c05 \torr.w\tip, r6, r5\n 80048e8:\tea44 140c \torr.w\tr4, r4, ip, lsl #4\n\n /* Write to TIMx CCMR2 */\n TIMx->CCMR2 = tmpccmrx;\n\n /* Set the Capture Compare Register value */\n TIMx->CCR3 = OC_Config->Pulse;\n 80048ec:\t6849 \tldr\tr1, [r1, #4]\n TIMx->CR2 = tmpcr2;\n 80048ee:\t6044 \tstr\tr4, [r0, #4]\n TIMx->CCMR2 = tmpccmrx;\n 80048f0:\t61c2 \tstr\tr2, [r0, #28]\n\n /* Write to TIMx CCER */\n TIMx->CCER = tmpccer;\n}\n 80048f2:\tbc70 \tpop\t{r4, r5, r6}\n TIMx->CCR3 = OC_Config->Pulse;\n 80048f4:\t63c1 \tstr\tr1, [r0, #60]\t; 0x3c\n TIMx->CCER = tmpccer;\n 80048f6:\t6203 \tstr\tr3, [r0, #32]\n}\n 80048f8:\t4770 \tbx\tlr\n 80048fa:\tbf00 \tnop\n 80048fc:\t40012c00 \t.word\t0x40012c00\n\n08004900 :\n uint32_t tmpccmrx;\n uint32_t tmpccer;\n uint32_t tmpcr2;\n\n /* Disable the Channel 4: Reset the CC4E Bit */\n TIMx->CCER &= ~TIM_CCER_CC4E;\n 8004900:\t6a03 \tldr\tr3, [r0, #32]\n 8004902:\tf423 5380 \tbic.w\tr3, r3, #4096\t; 0x1000\n 8004906:\t6203 \tstr\tr3, [r0, #32]\n\n /* Get the TIMx CCER register value */\n tmpccer = TIMx->CCER;\n 8004908:\t6a03 \tldr\tr3, [r0, #32]\n{\n 800490a:\tb470 \tpush\t{r4, r5, r6}\n /* Get the TIMx CR2 register value */\n tmpcr2 = TIMx->CR2;\n 800490c:\t6844 \tldr\tr4, [r0, #4]\n\n /* Get the TIMx CCMR2 register value */\n tmpccmrx = TIMx->CCMR2;\n 800490e:\t69c2 \tldr\tr2, [r0, #28]\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\n tmpccmrx &= ~TIM_CCMR2_OC4M;\n tmpccmrx &= ~TIM_CCMR2_CC4S;\n\n /* Select the Output Compare Mode */\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 8004910:\t680d \tldr\tr5, [r1, #0]\n tmpccmrx &= ~TIM_CCMR2_CC4S;\n 8004912:\tf022 7280 \tbic.w\tr2, r2, #16777216\t; 0x1000000\n 8004916:\tf422 42e6 \tbic.w\tr2, r2, #29440\t; 0x7300\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 800491a:\tea42 2205 \torr.w\tr2, r2, r5, lsl #8\n\n /* Reset the Output Polarity level */\n tmpccer &= ~TIM_CCER_CC4P;\n /* Set the Output Compare Polarity */\n tmpccer |= (OC_Config->OCPolarity << 12U);\n 800491e:\t688d \tldr\tr5, [r1, #8]\n tmpccer &= ~TIM_CCER_CC4P;\n 8004920:\tf423 5300 \tbic.w\tr3, r3, #8192\t; 0x2000\n tmpccer |= (OC_Config->OCPolarity << 12U);\n 8004924:\tea43 3305 \torr.w\tr3, r3, r5, lsl #12\n\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_4))\n 8004928:\t4d14 \tldr\tr5, [pc, #80]\t; (800497c )\n 800492a:\t42a8 \tcmp\tr0, r5\n 800492c:\td010 \tbeq.n\t8004950 \n 800492e:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 8004932:\t42a8 \tcmp\tr0, r5\n 8004934:\td00c \tbeq.n\t8004950 \n tmpccer |= (OC_Config->OCNPolarity << 12U);\n /* Reset the Output N State */\n tmpccer &= ~TIM_CCER_CC4NE;\n }\n\n if (IS_TIM_BREAK_INSTANCE(TIMx))\n 8004936:\tf505 6540 \tadd.w\tr5, r5, #3072\t; 0xc00\n 800493a:\t42a8 \tcmp\tr0, r5\n 800493c:\td00f \tbeq.n\t800495e \n 800493e:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 8004942:\t42a8 \tcmp\tr0, r5\n 8004944:\td00b \tbeq.n\t800495e \n 8004946:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 800494a:\t42a8 \tcmp\tr0, r5\n 800494c:\td10f \tbne.n\t800496e \n 800494e:\te006 \tb.n\t800495e \n tmpccer |= (OC_Config->OCNPolarity << 12U);\n 8004950:\t68cd \tldr\tr5, [r1, #12]\n tmpccer &= ~TIM_CCER_CC4NP;\n 8004952:\tf423 4300 \tbic.w\tr3, r3, #32768\t; 0x8000\n tmpccer |= (OC_Config->OCNPolarity << 12U);\n 8004956:\tea43 3305 \torr.w\tr3, r3, r5, lsl #12\n tmpccer &= ~TIM_CCER_CC4NE;\n 800495a:\tf423 4380 \tbic.w\tr3, r3, #16384\t; 0x4000\n tmpcr2 &= ~TIM_CR2_OIS4N;\n\n /* Set the Output Idle state */\n tmpcr2 |= (OC_Config->OCIdleState << 6U);\n /* Set the Output N Idle state */\n tmpcr2 |= (OC_Config->OCNIdleState << 6U);\n 800495e:\te9d1 6505 \tldrd\tr6, r5, [r1, #20]\n tmpcr2 &= ~TIM_CR2_OIS4N;\n 8004962:\tf424 4440 \tbic.w\tr4, r4, #49152\t; 0xc000\n tmpcr2 |= (OC_Config->OCNIdleState << 6U);\n 8004966:\tea46 0c05 \torr.w\tip, r6, r5\n 800496a:\tea44 148c \torr.w\tr4, r4, ip, lsl #6\n\n /* Write to TIMx CCMR2 */\n TIMx->CCMR2 = tmpccmrx;\n\n /* Set the Capture Compare Register value */\n TIMx->CCR4 = OC_Config->Pulse;\n 800496e:\t6849 \tldr\tr1, [r1, #4]\n TIMx->CR2 = tmpcr2;\n 8004970:\t6044 \tstr\tr4, [r0, #4]\n TIMx->CCMR2 = tmpccmrx;\n 8004972:\t61c2 \tstr\tr2, [r0, #28]\n\n /* Write to TIMx CCER */\n TIMx->CCER = tmpccer;\n}\n 8004974:\tbc70 \tpop\t{r4, r5, r6}\n TIMx->CCR4 = OC_Config->Pulse;\n 8004976:\t6401 \tstr\tr1, [r0, #64]\t; 0x40\n TIMx->CCER = tmpccer;\n 8004978:\t6203 \tstr\tr3, [r0, #32]\n}\n 800497a:\t4770 \tbx\tlr\n 800497c:\t40012c00 \t.word\t0x40012c00\n\n08004980 :\n if (htim == NULL)\n 8004980:\t2800 \tcmp\tr0, #0\n 8004982:\tf000 8081 \tbeq.w\t8004a88 \n{\n 8004986:\tb510 \tpush\t{r4, lr}\n if (htim->State == HAL_TIM_STATE_RESET)\n 8004988:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 800498c:\t4604 \tmov\tr4, r0\n 800498e:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8004992:\t2b00 \tcmp\tr3, #0\n 8004994:\td06d \tbeq.n\t8004a72 \n TIM_Base_SetConfig(htim->Instance, &htim->Init);\n 8004996:\t6822 \tldr\tr2, [r4, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8004998:\t493c \tldr\tr1, [pc, #240]\t; (8004a8c )\n htim->State = HAL_TIM_STATE_BUSY;\n 800499a:\t2302 \tmovs\tr3, #2\n 800499c:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 80049a0:\t428a \tcmp\tr2, r1\n tmpcr1 = TIMx->CR1;\n 80049a2:\t6813 \tldr\tr3, [r2, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 80049a4:\td051 \tbeq.n\t8004a4a \n 80049a6:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n 80049aa:\td021 \tbeq.n\t80049f0 \n 80049ac:\tf5a1 3194 \tsub.w\tr1, r1, #75776\t; 0x12800\n 80049b0:\t428a \tcmp\tr2, r1\n 80049b2:\td01d \tbeq.n\t80049f0 \n 80049b4:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 80049b8:\t428a \tcmp\tr2, r1\n 80049ba:\td019 \tbeq.n\t80049f0 \n 80049bc:\tf501 3196 \tadd.w\tr1, r1, #76800\t; 0x12c00\n 80049c0:\t428a \tcmp\tr2, r1\n 80049c2:\td042 \tbeq.n\t8004a4a \n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\n 80049c4:\tf501 6140 \tadd.w\tr1, r1, #3072\t; 0xc00\n 80049c8:\t428a \tcmp\tr2, r1\n 80049ca:\td057 \tbeq.n\t8004a7c \n 80049cc:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 80049d0:\t428a \tcmp\tr2, r1\n 80049d2:\td053 \tbeq.n\t8004a7c \n 80049d4:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 80049d8:\t428a \tcmp\tr2, r1\n 80049da:\td04f \tbeq.n\t8004a7c \n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80049dc:\t69a0 \tldr\tr0, [r4, #24]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 80049de:\t68e1 \tldr\tr1, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80049e0:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 80049e4:\t4303 \torrs\tr3, r0\n TIMx->CR1 = tmpcr1;\n 80049e6:\t6013 \tstr\tr3, [r2, #0]\n TIMx->PSC = Structure->Prescaler;\n 80049e8:\t6863 \tldr\tr3, [r4, #4]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 80049ea:\t62d1 \tstr\tr1, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 80049ec:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\n 80049ee:\te010 \tb.n\t8004a12 \n tmpcr1 |= Structure->CounterMode;\n 80049f0:\t68a1 \tldr\tr1, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 80049f2:\t6920 \tldr\tr0, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 80049f4:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 80049f8:\t430b \torrs\tr3, r1\n tmpcr1 &= ~TIM_CR1_CKD;\n 80049fa:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 80049fe:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004a00:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004a02:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004a06:\t68e0 \tldr\tr0, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004a08:\t430b \torrs\tr3, r1\n TIMx->PSC = Structure->Prescaler;\n 8004a0a:\t6861 \tldr\tr1, [r4, #4]\n TIMx->CR1 = tmpcr1;\n 8004a0c:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004a0e:\t62d0 \tstr\tr0, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8004a10:\t6291 \tstr\tr1, [r2, #40]\t; 0x28\n TIMx->EGR = TIM_EGR_UG;\n 8004a12:\t2301 \tmovs\tr3, #1\n 8004a14:\t6153 \tstr\tr3, [r2, #20]\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\n 8004a16:\tf884 3048 \tstrb.w\tr3, [r4, #72]\t; 0x48\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8004a1a:\tf884 303e \tstrb.w\tr3, [r4, #62]\t; 0x3e\n 8004a1e:\tf884 303f \tstrb.w\tr3, [r4, #63]\t; 0x3f\n 8004a22:\tf884 3040 \tstrb.w\tr3, [r4, #64]\t; 0x40\n 8004a26:\tf884 3041 \tstrb.w\tr3, [r4, #65]\t; 0x41\n 8004a2a:\tf884 3042 \tstrb.w\tr3, [r4, #66]\t; 0x42\n 8004a2e:\tf884 3043 \tstrb.w\tr3, [r4, #67]\t; 0x43\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8004a32:\tf884 3044 \tstrb.w\tr3, [r4, #68]\t; 0x44\n 8004a36:\tf884 3045 \tstrb.w\tr3, [r4, #69]\t; 0x45\n 8004a3a:\tf884 3046 \tstrb.w\tr3, [r4, #70]\t; 0x46\n 8004a3e:\tf884 3047 \tstrb.w\tr3, [r4, #71]\t; 0x47\n htim->State = HAL_TIM_STATE_READY;\n 8004a42:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n return HAL_OK;\n 8004a46:\t2000 \tmovs\tr0, #0\n}\n 8004a48:\tbd10 \tpop\t{r4, pc}\n tmpcr1 |= Structure->CounterMode;\n 8004a4a:\t68a0 \tldr\tr0, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004a4c:\t6921 \tldr\tr1, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8004a4e:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 8004a52:\t4303 \torrs\tr3, r0\n tmpcr1 &= ~TIM_CR1_CKD;\n 8004a54:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004a58:\t430b \torrs\tr3, r1\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004a5a:\t69a1 \tldr\tr1, [r4, #24]\n 8004a5c:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8004a60:\t430b \torrs\tr3, r1\n TIMx->CR1 = tmpcr1;\n 8004a62:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004a64:\t68e3 \tldr\tr3, [r4, #12]\n 8004a66:\t62d3 \tstr\tr3, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8004a68:\t6863 \tldr\tr3, [r4, #4]\n 8004a6a:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n 8004a6c:\t6963 \tldr\tr3, [r4, #20]\n 8004a6e:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 8004a70:\te7cf \tb.n\t8004a12 \n htim->Lock = HAL_UNLOCKED;\n 8004a72:\tf880 203c \tstrb.w\tr2, [r0, #60]\t; 0x3c\n HAL_TIM_Base_MspInit(htim);\n 8004a76:\tf7fd ffaf \tbl\t80029d8 \n 8004a7a:\te78c \tb.n\t8004996 \n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004a7c:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004a7e:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 &= ~TIM_CR1_CKD;\n 8004a80:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004a84:\t4303 \torrs\tr3, r0\n 8004a86:\te7e9 \tb.n\t8004a5c \n return HAL_ERROR;\n 8004a88:\t2001 \tmovs\tr0, #1\n}\n 8004a8a:\t4770 \tbx\tlr\n 8004a8c:\t40012c00 \t.word\t0x40012c00\n\n08004a90 :\n if (htim->State != HAL_TIM_STATE_READY)\n 8004a90:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 8004a94:\t2b01 \tcmp\tr3, #1\n 8004a96:\td122 \tbne.n\t8004ade \n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8004a98:\t6803 \tldr\tr3, [r0, #0]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8004a9a:\t4917 \tldr\tr1, [pc, #92]\t; (8004af8 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8004a9c:\t2202 \tmovs\tr2, #2\n 8004a9e:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8004aa2:\t68da \tldr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8004aa4:\t428b \tcmp\tr3, r1\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8004aa6:\tf042 0201 \torr.w\tr2, r2, #1\n 8004aaa:\t60da \tstr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8004aac:\td019 \tbeq.n\t8004ae2 \n 8004aae:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 8004ab2:\td016 \tbeq.n\t8004ae2 \n 8004ab4:\t4a11 \tldr\tr2, [pc, #68]\t; (8004afc )\n 8004ab6:\t4293 \tcmp\tr3, r2\n 8004ab8:\td013 \tbeq.n\t8004ae2 \n 8004aba:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8004abe:\t4293 \tcmp\tr3, r2\n 8004ac0:\td00f \tbeq.n\t8004ae2 \n 8004ac2:\tf502 3296 \tadd.w\tr2, r2, #76800\t; 0x12c00\n 8004ac6:\t4293 \tcmp\tr3, r2\n 8004ac8:\td00b \tbeq.n\t8004ae2 \n 8004aca:\tf502 6240 \tadd.w\tr2, r2, #3072\t; 0xc00\n 8004ace:\t4293 \tcmp\tr3, r2\n 8004ad0:\td007 \tbeq.n\t8004ae2 \n __HAL_TIM_ENABLE(htim);\n 8004ad2:\t681a \tldr\tr2, [r3, #0]\n 8004ad4:\tf042 0201 \torr.w\tr2, r2, #1\n return HAL_OK;\n 8004ad8:\t2000 \tmovs\tr0, #0\n __HAL_TIM_ENABLE(htim);\n 8004ada:\t601a \tstr\tr2, [r3, #0]\n 8004adc:\t4770 \tbx\tlr\n return HAL_ERROR;\n 8004ade:\t2001 \tmovs\tr0, #1\n 8004ae0:\t4770 \tbx\tlr\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\n 8004ae2:\t6899 \tldr\tr1, [r3, #8]\n 8004ae4:\t4a06 \tldr\tr2, [pc, #24]\t; (8004b00 )\n 8004ae6:\t400a \tands\tr2, r1\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\n 8004ae8:\t2a06 \tcmp\tr2, #6\n 8004aea:\td002 \tbeq.n\t8004af2 \n 8004aec:\tf5b2 3f80 \tcmp.w\tr2, #65536\t; 0x10000\n 8004af0:\td1ef \tbne.n\t8004ad2 \n return HAL_OK;\n 8004af2:\t2000 \tmovs\tr0, #0\n}\n 8004af4:\t4770 \tbx\tlr\n 8004af6:\tbf00 \tnop\n 8004af8:\t40012c00 \t.word\t0x40012c00\n 8004afc:\t40000400 \t.word\t0x40000400\n 8004b00:\t00010007 \t.word\t0x00010007\n\n08004b04 :\n 8004b04:\t4770 \tbx\tlr\n 8004b06:\tbf00 \tnop\n\n08004b08 :\n if (htim == NULL)\n 8004b08:\t2800 \tcmp\tr0, #0\n 8004b0a:\tf000 8081 \tbeq.w\t8004c10 \n{\n 8004b0e:\tb510 \tpush\t{r4, lr}\n if (htim->State == HAL_TIM_STATE_RESET)\n 8004b10:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 8004b14:\t4604 \tmov\tr4, r0\n 8004b16:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8004b1a:\t2b00 \tcmp\tr3, #0\n 8004b1c:\td06d \tbeq.n\t8004bfa \n TIM_Base_SetConfig(htim->Instance, &htim->Init);\n 8004b1e:\t6822 \tldr\tr2, [r4, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8004b20:\t493c \tldr\tr1, [pc, #240]\t; (8004c14 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8004b22:\t2302 \tmovs\tr3, #2\n 8004b24:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8004b28:\t428a \tcmp\tr2, r1\n tmpcr1 = TIMx->CR1;\n 8004b2a:\t6813 \tldr\tr3, [r2, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8004b2c:\td051 \tbeq.n\t8004bd2 \n 8004b2e:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n 8004b32:\td021 \tbeq.n\t8004b78 \n 8004b34:\tf5a1 3194 \tsub.w\tr1, r1, #75776\t; 0x12800\n 8004b38:\t428a \tcmp\tr2, r1\n 8004b3a:\td01d \tbeq.n\t8004b78 \n 8004b3c:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8004b40:\t428a \tcmp\tr2, r1\n 8004b42:\td019 \tbeq.n\t8004b78 \n 8004b44:\tf501 3196 \tadd.w\tr1, r1, #76800\t; 0x12c00\n 8004b48:\t428a \tcmp\tr2, r1\n 8004b4a:\td042 \tbeq.n\t8004bd2 \n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\n 8004b4c:\tf501 6140 \tadd.w\tr1, r1, #3072\t; 0xc00\n 8004b50:\t428a \tcmp\tr2, r1\n 8004b52:\td057 \tbeq.n\t8004c04 \n 8004b54:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8004b58:\t428a \tcmp\tr2, r1\n 8004b5a:\td053 \tbeq.n\t8004c04 \n 8004b5c:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8004b60:\t428a \tcmp\tr2, r1\n 8004b62:\td04f \tbeq.n\t8004c04 \n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004b64:\t69a0 \tldr\tr0, [r4, #24]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004b66:\t68e1 \tldr\tr1, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004b68:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8004b6c:\t4303 \torrs\tr3, r0\n TIMx->CR1 = tmpcr1;\n 8004b6e:\t6013 \tstr\tr3, [r2, #0]\n TIMx->PSC = Structure->Prescaler;\n 8004b70:\t6863 \tldr\tr3, [r4, #4]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004b72:\t62d1 \tstr\tr1, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8004b74:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\n 8004b76:\te010 \tb.n\t8004b9a \n tmpcr1 |= Structure->CounterMode;\n 8004b78:\t68a1 \tldr\tr1, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004b7a:\t6920 \tldr\tr0, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8004b7c:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 8004b80:\t430b \torrs\tr3, r1\n tmpcr1 &= ~TIM_CR1_CKD;\n 8004b82:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004b86:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004b88:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004b8a:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004b8e:\t68e0 \tldr\tr0, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004b90:\t430b \torrs\tr3, r1\n TIMx->PSC = Structure->Prescaler;\n 8004b92:\t6861 \tldr\tr1, [r4, #4]\n TIMx->CR1 = tmpcr1;\n 8004b94:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004b96:\t62d0 \tstr\tr0, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8004b98:\t6291 \tstr\tr1, [r2, #40]\t; 0x28\n TIMx->EGR = TIM_EGR_UG;\n 8004b9a:\t2301 \tmovs\tr3, #1\n 8004b9c:\t6153 \tstr\tr3, [r2, #20]\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\n 8004b9e:\tf884 3048 \tstrb.w\tr3, [r4, #72]\t; 0x48\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8004ba2:\tf884 303e \tstrb.w\tr3, [r4, #62]\t; 0x3e\n 8004ba6:\tf884 303f \tstrb.w\tr3, [r4, #63]\t; 0x3f\n 8004baa:\tf884 3040 \tstrb.w\tr3, [r4, #64]\t; 0x40\n 8004bae:\tf884 3041 \tstrb.w\tr3, [r4, #65]\t; 0x41\n 8004bb2:\tf884 3042 \tstrb.w\tr3, [r4, #66]\t; 0x42\n 8004bb6:\tf884 3043 \tstrb.w\tr3, [r4, #67]\t; 0x43\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8004bba:\tf884 3044 \tstrb.w\tr3, [r4, #68]\t; 0x44\n 8004bbe:\tf884 3045 \tstrb.w\tr3, [r4, #69]\t; 0x45\n 8004bc2:\tf884 3046 \tstrb.w\tr3, [r4, #70]\t; 0x46\n 8004bc6:\tf884 3047 \tstrb.w\tr3, [r4, #71]\t; 0x47\n htim->State = HAL_TIM_STATE_READY;\n 8004bca:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n return HAL_OK;\n 8004bce:\t2000 \tmovs\tr0, #0\n}\n 8004bd0:\tbd10 \tpop\t{r4, pc}\n tmpcr1 |= Structure->CounterMode;\n 8004bd2:\t68a0 \tldr\tr0, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004bd4:\t6921 \tldr\tr1, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8004bd6:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 8004bda:\t4303 \torrs\tr3, r0\n tmpcr1 &= ~TIM_CR1_CKD;\n 8004bdc:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004be0:\t430b \torrs\tr3, r1\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004be2:\t69a1 \tldr\tr1, [r4, #24]\n 8004be4:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8004be8:\t430b \torrs\tr3, r1\n TIMx->CR1 = tmpcr1;\n 8004bea:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8004bec:\t68e3 \tldr\tr3, [r4, #12]\n 8004bee:\t62d3 \tstr\tr3, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8004bf0:\t6863 \tldr\tr3, [r4, #4]\n 8004bf2:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n 8004bf4:\t6963 \tldr\tr3, [r4, #20]\n 8004bf6:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 8004bf8:\te7cf \tb.n\t8004b9a \n htim->Lock = HAL_UNLOCKED;\n 8004bfa:\tf880 203c \tstrb.w\tr2, [r0, #60]\t; 0x3c\n HAL_TIM_PWM_MspInit(htim);\n 8004bfe:\tf7ff ff81 \tbl\t8004b04 \n 8004c02:\te78c \tb.n\t8004b1e \n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004c04:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8004c06:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 &= ~TIM_CR1_CKD;\n 8004c08:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8004c0c:\t4303 \torrs\tr3, r0\n 8004c0e:\te7e9 \tb.n\t8004be4 \n return HAL_ERROR;\n 8004c10:\t2001 \tmovs\tr0, #1\n}\n 8004c12:\t4770 \tbx\tlr\n 8004c14:\t40012c00 \t.word\t0x40012c00\n\n08004c18 :\n 8004c18:\t2910 \tcmp\tr1, #16\n 8004c1a:\td80a \tbhi.n\t8004c32 \n 8004c1c:\te8df f001 \ttbb\t[pc, r1]\n 8004c20:\t09090955 \t.word\t0x09090955\n 8004c24:\t0909095b \t.word\t0x0909095b\n 8004c28:\t09090963 \t.word\t0x09090963\n 8004c2c:\t09090968 \t.word\t0x09090968\n 8004c30:\t71 \t.byte\t0x71\n 8004c31:\t00 \t.byte\t0x00\n 8004c32:\tf890 3043 \tldrb.w\tr3, [r0, #67]\t; 0x43\n 8004c36:\t2b01 \tcmp\tr3, #1\n 8004c38:\td14b \tbne.n\t8004cd2 \n 8004c3a:\t2910 \tcmp\tr1, #16\n 8004c3c:\td80a \tbhi.n\t8004c54 \n 8004c3e:\te8df f001 \ttbb\t[pc, r1]\n 8004c42:\t0987 \t.short\t0x0987\n 8004c44:\t094e0909 \t.word\t0x094e0909\n 8004c48:\t09700909 \t.word\t0x09700909\n 8004c4c:\t096c0909 \t.word\t0x096c0909\n 8004c50:\t0909 \t.short\t0x0909\n 8004c52:\t68 \t.byte\t0x68\n 8004c53:\t00 \t.byte\t0x00\n 8004c54:\t2302 \tmovs\tr3, #2\n 8004c56:\tf880 3043 \tstrb.w\tr3, [r0, #67]\t; 0x43\n 8004c5a:\t6803 \tldr\tr3, [r0, #0]\n 8004c5c:\t2201 \tmovs\tr2, #1\n 8004c5e:\t6a18 \tldr\tr0, [r3, #32]\n 8004c60:\tf001 011f \tand.w\tr1, r1, #31\n 8004c64:\tfa02 f101 \tlsl.w\tr1, r2, r1\n 8004c68:\tea20 0001 \tbic.w\tr0, r0, r1\n 8004c6c:\t6218 \tstr\tr0, [r3, #32]\n 8004c6e:\t6a18 \tldr\tr0, [r3, #32]\n 8004c70:\t4a39 \tldr\tr2, [pc, #228]\t; (8004d58 )\n 8004c72:\t4301 \torrs\tr1, r0\n 8004c74:\t4293 \tcmp\tr3, r2\n 8004c76:\t6219 \tstr\tr1, [r3, #32]\n 8004c78:\td057 \tbeq.n\t8004d2a \n 8004c7a:\tf502 6200 \tadd.w\tr2, r2, #2048\t; 0x800\n 8004c7e:\t4293 \tcmp\tr3, r2\n 8004c80:\td061 \tbeq.n\t8004d46 \n 8004c82:\tf502 6240 \tadd.w\tr2, r2, #3072\t; 0xc00\n 8004c86:\t4293 \tcmp\tr3, r2\n 8004c88:\td05d \tbeq.n\t8004d46 \n 8004c8a:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8004c8e:\t4293 \tcmp\tr3, r2\n 8004c90:\td059 \tbeq.n\t8004d46 \n 8004c92:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8004c96:\t4293 \tcmp\tr3, r2\n 8004c98:\td055 \tbeq.n\t8004d46 \n 8004c9a:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 8004c9e:\td048 \tbeq.n\t8004d32 \n 8004ca0:\t4a2e \tldr\tr2, [pc, #184]\t; (8004d5c )\n 8004ca2:\t4293 \tcmp\tr3, r2\n 8004ca4:\td045 \tbeq.n\t8004d32 \n 8004ca6:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8004caa:\t4293 \tcmp\tr3, r2\n 8004cac:\td041 \tbeq.n\t8004d32 \n 8004cae:\tf502 3296 \tadd.w\tr2, r2, #76800\t; 0x12c00\n 8004cb2:\t4293 \tcmp\tr3, r2\n 8004cb4:\td03d \tbeq.n\t8004d32 \n 8004cb6:\tf502 6240 \tadd.w\tr2, r2, #3072\t; 0xc00\n 8004cba:\t4293 \tcmp\tr3, r2\n 8004cbc:\td039 \tbeq.n\t8004d32 \n 8004cbe:\t681a \tldr\tr2, [r3, #0]\n 8004cc0:\tf042 0201 \torr.w\tr2, r2, #1\n 8004cc4:\t2000 \tmovs\tr0, #0\n 8004cc6:\t601a \tstr\tr2, [r3, #0]\n 8004cc8:\t4770 \tbx\tlr\n 8004cca:\tf890 303e \tldrb.w\tr3, [r0, #62]\t; 0x3e\n 8004cce:\t2b01 \tcmp\tr3, #1\n 8004cd0:\td03e \tbeq.n\t8004d50 \n 8004cd2:\t2001 \tmovs\tr0, #1\n 8004cd4:\t4770 \tbx\tlr\n 8004cd6:\tf890 303f \tldrb.w\tr3, [r0, #63]\t; 0x3f\n 8004cda:\t2b01 \tcmp\tr3, #1\n 8004cdc:\td1f9 \tbne.n\t8004cd2 \n 8004cde:\t2302 \tmovs\tr3, #2\n 8004ce0:\tf880 303f \tstrb.w\tr3, [r0, #63]\t; 0x3f\n 8004ce4:\te7b9 \tb.n\t8004c5a \n 8004ce6:\tf890 3040 \tldrb.w\tr3, [r0, #64]\t; 0x40\n 8004cea:\t2b01 \tcmp\tr3, #1\n 8004cec:\td0a5 \tbeq.n\t8004c3a \n 8004cee:\te7f0 \tb.n\t8004cd2 \n 8004cf0:\tf890 3041 \tldrb.w\tr3, [r0, #65]\t; 0x41\n 8004cf4:\t3b01 \tsubs\tr3, #1\n 8004cf6:\tbf18 \tit\tne\n 8004cf8:\t2301 \tmovne\tr3, #1\n 8004cfa:\t2b00 \tcmp\tr3, #0\n 8004cfc:\td09d \tbeq.n\t8004c3a \n 8004cfe:\t2001 \tmovs\tr0, #1\n 8004d00:\t4770 \tbx\tlr\n 8004d02:\tf890 3042 \tldrb.w\tr3, [r0, #66]\t; 0x42\n 8004d06:\t3b01 \tsubs\tr3, #1\n 8004d08:\tbf18 \tit\tne\n 8004d0a:\t2301 \tmovne\tr3, #1\n 8004d0c:\t2b00 \tcmp\tr3, #0\n 8004d0e:\td094 \tbeq.n\t8004c3a \n 8004d10:\te7f5 \tb.n\t8004cfe \n 8004d12:\t2302 \tmovs\tr3, #2\n 8004d14:\tf880 3042 \tstrb.w\tr3, [r0, #66]\t; 0x42\n 8004d18:\te79f \tb.n\t8004c5a \n 8004d1a:\t2302 \tmovs\tr3, #2\n 8004d1c:\tf880 3041 \tstrb.w\tr3, [r0, #65]\t; 0x41\n 8004d20:\te79b \tb.n\t8004c5a \n 8004d22:\t2302 \tmovs\tr3, #2\n 8004d24:\tf880 3040 \tstrb.w\tr3, [r0, #64]\t; 0x40\n 8004d28:\te797 \tb.n\t8004c5a \n 8004d2a:\t6c5a \tldr\tr2, [r3, #68]\t; 0x44\n 8004d2c:\tf442 4200 \torr.w\tr2, r2, #32768\t; 0x8000\n 8004d30:\t645a \tstr\tr2, [r3, #68]\t; 0x44\n 8004d32:\t6899 \tldr\tr1, [r3, #8]\n 8004d34:\t4a0a \tldr\tr2, [pc, #40]\t; (8004d60 )\n 8004d36:\t400a \tands\tr2, r1\n 8004d38:\t2a06 \tcmp\tr2, #6\n 8004d3a:\td002 \tbeq.n\t8004d42 \n 8004d3c:\tf5b2 3f80 \tcmp.w\tr2, #65536\t; 0x10000\n 8004d40:\td1bd \tbne.n\t8004cbe \n 8004d42:\t2000 \tmovs\tr0, #0\n 8004d44:\t4770 \tbx\tlr\n 8004d46:\t6c5a \tldr\tr2, [r3, #68]\t; 0x44\n 8004d48:\tf442 4200 \torr.w\tr2, r2, #32768\t; 0x8000\n 8004d4c:\t645a \tstr\tr2, [r3, #68]\t; 0x44\n 8004d4e:\te7a4 \tb.n\t8004c9a \n 8004d50:\t2302 \tmovs\tr3, #2\n 8004d52:\tf880 303e \tstrb.w\tr3, [r0, #62]\t; 0x3e\n 8004d56:\te780 \tb.n\t8004c5a \n 8004d58:\t40012c00 \t.word\t0x40012c00\n 8004d5c:\t40000400 \t.word\t0x40000400\n 8004d60:\t00010007 \t.word\t0x00010007\n\n08004d64 :\n __HAL_LOCK(htim);\n 8004d64:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8004d68:\t2b01 \tcmp\tr3, #1\n 8004d6a:\tf000 8088 \tbeq.w\t8004e7e \n 8004d6e:\t4602 \tmov\tr2, r0\n{\n 8004d70:\tb430 \tpush\t{r4, r5}\n htim->State = HAL_TIM_STATE_BUSY;\n 8004d72:\t2302 \tmovs\tr3, #2\n tmpsmcr = htim->Instance->SMCR;\n 8004d74:\t6804 \tldr\tr4, [r0, #0]\n htim->State = HAL_TIM_STATE_BUSY;\n 8004d76:\tf882 303d \tstrb.w\tr3, [r2, #61]\t; 0x3d\n __HAL_LOCK(htim);\n 8004d7a:\t2001 \tmovs\tr0, #1\n 8004d7c:\tf882 003c \tstrb.w\tr0, [r2, #60]\t; 0x3c\n tmpsmcr = htim->Instance->SMCR;\n 8004d80:\t68a5 \tldr\tr5, [r4, #8]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8004d82:\t4b5e \tldr\tr3, [pc, #376]\t; (8004efc )\n 8004d84:\t402b \tands\tr3, r5\n htim->Instance->SMCR = tmpsmcr;\n 8004d86:\t60a3 \tstr\tr3, [r4, #8]\n switch (sClockSourceConfig->ClockSource)\n 8004d88:\t680b \tldr\tr3, [r1, #0]\n 8004d8a:\t2b70 \tcmp\tr3, #112\t; 0x70\n 8004d8c:\tf000 80a5 \tbeq.w\t8004eda \n 8004d90:\td827 \tbhi.n\t8004de2 \n 8004d92:\t2b50 \tcmp\tr3, #80\t; 0x50\n 8004d94:\td075 \tbeq.n\t8004e82 \n 8004d96:\td93d \tbls.n\t8004e14 \n 8004d98:\t2b60 \tcmp\tr3, #96\t; 0x60\n 8004d9a:\td11a \tbne.n\t8004dd2 \n{\n uint32_t tmpccmr1;\n uint32_t tmpccer;\n\n /* Disable the Channel 2: Reset the CC2E Bit */\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 8004d9c:\t6a23 \tldr\tr3, [r4, #32]\n TIM_TI2_ConfigInputStage(htim->Instance,\n 8004d9e:\t6848 \tldr\tr0, [r1, #4]\n 8004da0:\t68cd \tldr\tr5, [r1, #12]\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 8004da2:\tf023 0310 \tbic.w\tr3, r3, #16\n 8004da6:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8004da8:\t69a1 \tldr\tr1, [r4, #24]\n tmpccer = TIMx->CCER;\n 8004daa:\t6a23 \tldr\tr3, [r4, #32]\n\n /* Set the filter */\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\n 8004dac:\tf421 4170 \tbic.w\tr1, r1, #61440\t; 0xf000\n tmpccmr1 |= (TIM_ICFilter << 12U);\n\n /* Select the Polarity and set the CC2E Bit */\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\n 8004db0:\tf023 03a0 \tbic.w\tr3, r3, #160\t; 0xa0\n tmpccer |= (TIM_ICPolarity << 4U);\n 8004db4:\tea43 1300 \torr.w\tr3, r3, r0, lsl #4\n tmpccmr1 |= (TIM_ICFilter << 12U);\n 8004db8:\tea41 3105 \torr.w\tr1, r1, r5, lsl #12\n\n /* Write to TIMx CCMR1 and CCER registers */\n TIMx->CCMR1 = tmpccmr1 ;\n 8004dbc:\t61a1 \tstr\tr1, [r4, #24]\n TIMx->CCER = tmpccer;\n 8004dbe:\t6223 \tstr\tr3, [r4, #32]\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\n{\n uint32_t tmpsmcr;\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = TIMx->SMCR;\n 8004dc0:\t68a3 \tldr\tr3, [r4, #8]\n /* Reset the TS Bits */\n tmpsmcr &= ~TIM_SMCR_TS;\n 8004dc2:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8004dc6:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n /* Set the Input Trigger source and the slave mode*/\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8004dca:\tf043 0367 \torr.w\tr3, r3, #103\t; 0x67\n HAL_StatusTypeDef status = HAL_OK;\n 8004dce:\t2000 \tmovs\tr0, #0\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 8004dd0:\t60a3 \tstr\tr3, [r4, #8]\n htim->State = HAL_TIM_STATE_READY;\n 8004dd2:\t2101 \tmovs\tr1, #1\n __HAL_UNLOCK(htim);\n 8004dd4:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 8004dd6:\tf882 103d \tstrb.w\tr1, [r2, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 8004dda:\tf882 303c \tstrb.w\tr3, [r2, #60]\t; 0x3c\n}\n 8004dde:\tbc30 \tpop\t{r4, r5}\n 8004de0:\t4770 \tbx\tlr\n switch (sClockSourceConfig->ClockSource)\n 8004de2:\tf5b3 5f00 \tcmp.w\tr3, #8192\t; 0x2000\n 8004de6:\td067 \tbeq.n\t8004eb8 \n 8004de8:\td938 \tbls.n\t8004e5c \n 8004dea:\t4945 \tldr\tr1, [pc, #276]\t; (8004f00 )\n 8004dec:\t428b \tcmp\tr3, r1\n 8004dee:\td006 \tbeq.n\t8004dfe \n 8004df0:\td92d \tbls.n\t8004e4e \n 8004df2:\t4944 \tldr\tr1, [pc, #272]\t; (8004f04 )\n 8004df4:\t428b \tcmp\tr3, r1\n 8004df6:\td002 \tbeq.n\t8004dfe \n 8004df8:\t3130 \tadds\tr1, #48\t; 0x30\n 8004dfa:\t428b \tcmp\tr3, r1\n 8004dfc:\td1e9 \tbne.n\t8004dd2 \n tmpsmcr = TIMx->SMCR;\n 8004dfe:\t68a1 \tldr\tr1, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8004e00:\tf421 1140 \tbic.w\tr1, r1, #3145728\t; 0x300000\n 8004e04:\tf021 0170 \tbic.w\tr1, r1, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8004e08:\t4319 \torrs\tr1, r3\n 8004e0a:\tf041 0107 \torr.w\tr1, r1, #7\n HAL_StatusTypeDef status = HAL_OK;\n 8004e0e:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8004e10:\t60a1 \tstr\tr1, [r4, #8]\n}\n 8004e12:\te7de \tb.n\t8004dd2 \n switch (sClockSourceConfig->ClockSource)\n 8004e14:\t2b40 \tcmp\tr3, #64\t; 0x40\n 8004e16:\td126 \tbne.n\t8004e66 \n TIM_TI1_ConfigInputStage(htim->Instance,\n 8004e18:\t684b \tldr\tr3, [r1, #4]\n 8004e1a:\t68cd \tldr\tr5, [r1, #12]\n tmpccer = TIMx->CCER;\n 8004e1c:\t6a21 \tldr\tr1, [r4, #32]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 8004e1e:\tf021 010a \tbic.w\tr1, r1, #10\n tmpccer |= TIM_ICPolarity;\n 8004e22:\t4319 \torrs\tr1, r3\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8004e24:\t6a23 \tldr\tr3, [r4, #32]\n 8004e26:\tf023 0301 \tbic.w\tr3, r3, #1\n 8004e2a:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8004e2c:\t69a3 \tldr\tr3, [r4, #24]\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 8004e2e:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 8004e32:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 8004e36:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 8004e38:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 8004e3a:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8004e3c:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8004e40:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8004e44:\tf043 0347 \torr.w\tr3, r3, #71\t; 0x47\n HAL_StatusTypeDef status = HAL_OK;\n 8004e48:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8004e4a:\t60a3 \tstr\tr3, [r4, #8]\n}\n 8004e4c:\te7c1 \tb.n\t8004dd2 \n switch (sClockSourceConfig->ClockSource)\n 8004e4e:\tf1b3 1f10 \tcmp.w\tr3, #1048592\t; 0x100010\n 8004e52:\td0d4 \tbeq.n\t8004dfe \n 8004e54:\t3910 \tsubs\tr1, #16\n 8004e56:\t428b \tcmp\tr3, r1\n 8004e58:\td0d1 \tbeq.n\t8004dfe \n 8004e5a:\te7ba \tb.n\t8004dd2 \n HAL_StatusTypeDef status = HAL_OK;\n 8004e5c:\tf5b3 5080 \tsubs.w\tr0, r3, #4096\t; 0x1000\n 8004e60:\tbf18 \tit\tne\n 8004e62:\t2001 \tmovne\tr0, #1\n 8004e64:\te7b5 \tb.n\t8004dd2 \n switch (sClockSourceConfig->ClockSource)\n 8004e66:\td8b4 \tbhi.n\t8004dd2 \n 8004e68:\t2b20 \tcmp\tr3, #32\n 8004e6a:\td0c8 \tbeq.n\t8004dfe \n 8004e6c:\td903 \tbls.n\t8004e76 \n 8004e6e:\t2b30 \tcmp\tr3, #48\t; 0x30\n 8004e70:\td0c5 \tbeq.n\t8004dfe \n 8004e72:\t2001 \tmovs\tr0, #1\n 8004e74:\te7ad \tb.n\t8004dd2 \n 8004e76:\tf033 0110 \tbics.w\tr1, r3, #16\n 8004e7a:\td1aa \tbne.n\t8004dd2 \n 8004e7c:\te7bf \tb.n\t8004dfe \n __HAL_LOCK(htim);\n 8004e7e:\t2002 \tmovs\tr0, #2\n}\n 8004e80:\t4770 \tbx\tlr\n TIM_TI1_ConfigInputStage(htim->Instance,\n 8004e82:\t684b \tldr\tr3, [r1, #4]\n 8004e84:\t68cd \tldr\tr5, [r1, #12]\n tmpccer = TIMx->CCER;\n 8004e86:\t6a21 \tldr\tr1, [r4, #32]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 8004e88:\tf021 010a \tbic.w\tr1, r1, #10\n tmpccer |= TIM_ICPolarity;\n 8004e8c:\t4319 \torrs\tr1, r3\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8004e8e:\t6a23 \tldr\tr3, [r4, #32]\n 8004e90:\tf023 0301 \tbic.w\tr3, r3, #1\n 8004e94:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8004e96:\t69a3 \tldr\tr3, [r4, #24]\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 8004e98:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 8004e9c:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 8004ea0:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 8004ea2:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 8004ea4:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8004ea6:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8004eaa:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8004eae:\tf043 0357 \torr.w\tr3, r3, #87\t; 0x57\n HAL_StatusTypeDef status = HAL_OK;\n 8004eb2:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8004eb4:\t60a3 \tstr\tr3, [r4, #8]\n}\n 8004eb6:\te78c \tb.n\t8004dd2 \n\n /* Reset the ETR Bits */\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n\n /* Set the Prescaler, the Filter value and the Polarity */\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004eb8:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n tmpsmcr = TIMx->SMCR;\n 8004ebc:\t68a0 \tldr\tr0, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004ebe:\t432b \torrs\tr3, r5\n 8004ec0:\t68cd \tldr\tr5, [r1, #12]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8004ec2:\tf420 417f \tbic.w\tr1, r0, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004ec6:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n 8004eca:\t430b \torrs\tr3, r1\n\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 8004ecc:\t60a3 \tstr\tr3, [r4, #8]\n htim->Instance->SMCR |= TIM_SMCR_ECE;\n 8004ece:\t68a3 \tldr\tr3, [r4, #8]\n 8004ed0:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n HAL_StatusTypeDef status = HAL_OK;\n 8004ed4:\t2000 \tmovs\tr0, #0\n htim->Instance->SMCR |= TIM_SMCR_ECE;\n 8004ed6:\t60a3 \tstr\tr3, [r4, #8]\n break;\n 8004ed8:\te77b \tb.n\t8004dd2 \n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004eda:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n tmpsmcr = TIMx->SMCR;\n 8004ede:\t68a0 \tldr\tr0, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004ee0:\t432b \torrs\tr3, r5\n 8004ee2:\t68cd \tldr\tr5, [r1, #12]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8004ee4:\tf420 417f \tbic.w\tr1, r0, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8004ee8:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n 8004eec:\t430b \torrs\tr3, r1\n TIMx->SMCR = tmpsmcr;\n 8004eee:\t60a3 \tstr\tr3, [r4, #8]\n tmpsmcr = htim->Instance->SMCR;\n 8004ef0:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\n 8004ef2:\tf043 0377 \torr.w\tr3, r3, #119\t; 0x77\n HAL_StatusTypeDef status = HAL_OK;\n 8004ef6:\t2000 \tmovs\tr0, #0\n htim->Instance->SMCR = tmpsmcr;\n 8004ef8:\t60a3 \tstr\tr3, [r4, #8]\n break;\n 8004efa:\te76a \tb.n\t8004dd2 \n 8004efc:\tffce0088 \t.word\t0xffce0088\n 8004f00:\t00100030 \t.word\t0x00100030\n 8004f04:\t00100040 \t.word\t0x00100040\n\n08004f08 :\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 8004f08:\t6a03 \tldr\tr3, [r0, #32]\n 8004f0a:\tf023 0310 \tbic.w\tr3, r3, #16\n 8004f0e:\t6203 \tstr\tr3, [r0, #32]\n tmpccer = TIMx->CCER;\n 8004f10:\t6a03 \tldr\tr3, [r0, #32]\n{\n 8004f12:\tb470 \tpush\t{r4, r5, r6}\n tmpcr2 = TIMx->CR2;\n 8004f14:\t6844 \tldr\tr4, [r0, #4]\n tmpccmrx = TIMx->CCMR1;\n 8004f16:\t6982 \tldr\tr2, [r0, #24]\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 8004f18:\t680d \tldr\tr5, [r1, #0]\n tmpccmrx &= ~TIM_CCMR1_CC2S;\n 8004f1a:\tf022 7280 \tbic.w\tr2, r2, #16777216\t; 0x1000000\n 8004f1e:\tf422 42e6 \tbic.w\tr2, r2, #29440\t; 0x7300\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 8004f22:\tea42 2205 \torr.w\tr2, r2, r5, lsl #8\n tmpccer |= (OC_Config->OCPolarity << 4U);\n 8004f26:\t688d \tldr\tr5, [r1, #8]\n tmpccer &= ~TIM_CCER_CC2P;\n 8004f28:\tf023 0320 \tbic.w\tr3, r3, #32\n tmpccer |= (OC_Config->OCPolarity << 4U);\n 8004f2c:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_2))\n 8004f30:\t4d14 \tldr\tr5, [pc, #80]\t; (8004f84 )\n 8004f32:\t42a8 \tcmp\tr0, r5\n 8004f34:\td010 \tbeq.n\t8004f58 \n 8004f36:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 8004f3a:\t42a8 \tcmp\tr0, r5\n 8004f3c:\td00c \tbeq.n\t8004f58 \n if (IS_TIM_BREAK_INSTANCE(TIMx))\n 8004f3e:\tf505 6540 \tadd.w\tr5, r5, #3072\t; 0xc00\n 8004f42:\t42a8 \tcmp\tr0, r5\n 8004f44:\td00f \tbeq.n\t8004f66 \n 8004f46:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 8004f4a:\t42a8 \tcmp\tr0, r5\n 8004f4c:\td00b \tbeq.n\t8004f66 \n 8004f4e:\tf505 6580 \tadd.w\tr5, r5, #1024\t; 0x400\n 8004f52:\t42a8 \tcmp\tr0, r5\n 8004f54:\td10f \tbne.n\t8004f76 \n 8004f56:\te006 \tb.n\t8004f66 \n tmpccer |= (OC_Config->OCNPolarity << 4U);\n 8004f58:\t68cd \tldr\tr5, [r1, #12]\n tmpccer &= ~TIM_CCER_CC2NP;\n 8004f5a:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n tmpccer |= (OC_Config->OCNPolarity << 4U);\n 8004f5e:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n tmpccer &= ~TIM_CCER_CC2NE;\n 8004f62:\tf023 0340 \tbic.w\tr3, r3, #64\t; 0x40\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\n 8004f66:\te9d1 6505 \tldrd\tr6, r5, [r1, #20]\n tmpcr2 &= ~TIM_CR2_OIS2N;\n 8004f6a:\tf424 6440 \tbic.w\tr4, r4, #3072\t; 0xc00\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\n 8004f6e:\tea46 0c05 \torr.w\tip, r6, r5\n 8004f72:\tea44 048c \torr.w\tr4, r4, ip, lsl #2\n TIMx->CCR2 = OC_Config->Pulse;\n 8004f76:\t6849 \tldr\tr1, [r1, #4]\n TIMx->CR2 = tmpcr2;\n 8004f78:\t6044 \tstr\tr4, [r0, #4]\n TIMx->CCMR1 = tmpccmrx;\n 8004f7a:\t6182 \tstr\tr2, [r0, #24]\n}\n 8004f7c:\tbc70 \tpop\t{r4, r5, r6}\n TIMx->CCR2 = OC_Config->Pulse;\n 8004f7e:\t6381 \tstr\tr1, [r0, #56]\t; 0x38\n TIMx->CCER = tmpccer;\n 8004f80:\t6203 \tstr\tr3, [r0, #32]\n}\n 8004f82:\t4770 \tbx\tlr\n 8004f84:\t40012c00 \t.word\t0x40012c00\n\n08004f88 :\n __HAL_LOCK(htim);\n 8004f88:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8004f8c:\t2b01 \tcmp\tr3, #1\n 8004f8e:\tf000 80f7 \tbeq.w\t8005180 \n 8004f92:\t2301 \tmovs\tr3, #1\n{\n 8004f94:\tb570 \tpush\t{r4, r5, r6, lr}\n 8004f96:\t4604 \tmov\tr4, r0\n 8004f98:\t460d \tmov\tr5, r1\n __HAL_LOCK(htim);\n 8004f9a:\tf880 303c \tstrb.w\tr3, [r0, #60]\t; 0x3c\n switch (Channel)\n 8004f9e:\t2a14 \tcmp\tr2, #20\n 8004fa0:\td80c \tbhi.n\t8004fbc \n 8004fa2:\te8df f002 \ttbb\t[pc, r2]\n 8004fa6:\t0b55 \t.short\t0x0b55\n 8004fa8:\t0b6a0b0b \t.word\t0x0b6a0b0b\n 8004fac:\t0b800b0b \t.word\t0x0b800b0b\n 8004fb0:\t0b950b0b \t.word\t0x0b950b0b\n 8004fb4:\t0bab0b0b \t.word\t0x0bab0b0b\n 8004fb8:\t0b0b \t.short\t0x0b0b\n 8004fba:\t11 \t.byte\t0x11\n 8004fbb:\t00 \t.byte\t0x00\n __HAL_UNLOCK(htim);\n 8004fbc:\t2200 \tmovs\tr2, #0\n switch (Channel)\n 8004fbe:\t2301 \tmovs\tr3, #1\n __HAL_UNLOCK(htim);\n 8004fc0:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 8004fc4:\t4618 \tmov\tr0, r3\n 8004fc6:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC6_SetConfig(htim->Instance, sConfig);\n 8004fc8:\t6802 \tldr\tr2, [r0, #0]\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 8004fca:\t682e \tldr\tr6, [r5, #0]\n TIMx->CCER &= ~TIM_CCER_CC6E;\n 8004fcc:\t6a13 \tldr\tr3, [r2, #32]\n 8004fce:\tf423 1380 \tbic.w\tr3, r3, #1048576\t; 0x100000\n 8004fd2:\t6213 \tstr\tr3, [r2, #32]\n tmpccer = TIMx->CCER;\n 8004fd4:\t6a13 \tldr\tr3, [r2, #32]\n tmpcr2 = TIMx->CR2;\n 8004fd6:\t6850 \tldr\tr0, [r2, #4]\n tmpccmrx = TIMx->CCMR3;\n 8004fd8:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n tmpccmrx &= ~(TIM_CCMR3_OC6M);\n 8004fda:\tf021 7180 \tbic.w\tr1, r1, #16777216\t; 0x1000000\n 8004fde:\tf421 41e0 \tbic.w\tr1, r1, #28672\t; 0x7000\n tmpccmrx |= (OC_Config->OCMode << 8U);\n 8004fe2:\tea41 2106 \torr.w\tr1, r1, r6, lsl #8\n tmpccer |= (OC_Config->OCPolarity << 20U);\n 8004fe6:\t68ae \tldr\tr6, [r5, #8]\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\n 8004fe8:\tf423 1300 \tbic.w\tr3, r3, #2097152\t; 0x200000\n tmpccer |= (OC_Config->OCPolarity << 20U);\n 8004fec:\tea43 5306 \torr.w\tr3, r3, r6, lsl #20\n if (IS_TIM_BREAK_INSTANCE(TIMx))\n 8004ff0:\t4e65 \tldr\tr6, [pc, #404]\t; (8005188 )\n 8004ff2:\t42b2 \tcmp\tr2, r6\n 8004ff4:\td00f \tbeq.n\t8005016 \n 8004ff6:\tf506 6600 \tadd.w\tr6, r6, #2048\t; 0x800\n 8004ffa:\t42b2 \tcmp\tr2, r6\n 8004ffc:\td00b \tbeq.n\t8005016 \n 8004ffe:\tf506 6640 \tadd.w\tr6, r6, #3072\t; 0xc00\n 8005002:\t42b2 \tcmp\tr2, r6\n 8005004:\td007 \tbeq.n\t8005016 \n 8005006:\tf506 6680 \tadd.w\tr6, r6, #1024\t; 0x400\n 800500a:\t42b2 \tcmp\tr2, r6\n 800500c:\td003 \tbeq.n\t8005016 \n 800500e:\tf506 6680 \tadd.w\tr6, r6, #1024\t; 0x400\n 8005012:\t42b2 \tcmp\tr2, r6\n 8005014:\td104 \tbne.n\t8005020 \n tmpcr2 |= (OC_Config->OCIdleState << 10U);\n 8005016:\t696e \tldr\tr6, [r5, #20]\n tmpcr2 &= ~TIM_CR2_OIS6;\n 8005018:\tf420 2080 \tbic.w\tr0, r0, #262144\t; 0x40000\n tmpcr2 |= (OC_Config->OCIdleState << 10U);\n 800501c:\tea40 2086 \torr.w\tr0, r0, r6, lsl #10\n TIMx->CR2 = tmpcr2;\n 8005020:\t6050 \tstr\tr0, [r2, #4]\n TIMx->CCMR3 = tmpccmrx;\n 8005022:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n TIMx->CCR6 = OC_Config->Pulse;\n 8005024:\t6869 \tldr\tr1, [r5, #4]\n 8005026:\t64d1 \tstr\tr1, [r2, #76]\t; 0x4c\n TIMx->CCER = tmpccer;\n 8005028:\t6213 \tstr\tr3, [r2, #32]\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\n 800502a:\t6d13 \tldr\tr3, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\n 800502c:\t6928 \tldr\tr0, [r5, #16]\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\n 800502e:\tf443 6300 \torr.w\tr3, r3, #2048\t; 0x800\n 8005032:\t6513 \tstr\tr3, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE;\n 8005034:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n 8005036:\tf421 6180 \tbic.w\tr1, r1, #1024\t; 0x400\n 800503a:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\n 800503c:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n 800503e:\tea41 2100 \torr.w\tr1, r1, r0, lsl #8\n 8005042:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n __HAL_UNLOCK(htim);\n 8005044:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 8005046:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 8005048:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 800504c:\t4618 \tmov\tr0, r3\n 800504e:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC1_SetConfig(htim->Instance, sConfig);\n 8005050:\t6800 \tldr\tr0, [r0, #0]\n 8005052:\tf7ff fbd9 \tbl\t8004808 \n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\n 8005056:\t6983 \tldr\tr3, [r0, #24]\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\n 8005058:\t6929 \tldr\tr1, [r5, #16]\n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\n 800505a:\tf043 0308 \torr.w\tr3, r3, #8\n 800505e:\t6183 \tstr\tr3, [r0, #24]\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE;\n 8005060:\t6982 \tldr\tr2, [r0, #24]\n 8005062:\tf022 0204 \tbic.w\tr2, r2, #4\n 8005066:\t6182 \tstr\tr2, [r0, #24]\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\n 8005068:\t6982 \tldr\tr2, [r0, #24]\n 800506a:\t430a \torrs\tr2, r1\n 800506c:\t6182 \tstr\tr2, [r0, #24]\n __HAL_UNLOCK(htim);\n 800506e:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 8005070:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 8005072:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 8005076:\t4618 \tmov\tr0, r3\n 8005078:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC2_SetConfig(htim->Instance, sConfig);\n 800507a:\t6800 \tldr\tr0, [r0, #0]\n 800507c:\tf7ff ff44 \tbl\t8004f08 \n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\n 8005080:\t6983 \tldr\tr3, [r0, #24]\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\n 8005082:\t6929 \tldr\tr1, [r5, #16]\n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\n 8005084:\tf443 6300 \torr.w\tr3, r3, #2048\t; 0x800\n 8005088:\t6183 \tstr\tr3, [r0, #24]\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE;\n 800508a:\t6982 \tldr\tr2, [r0, #24]\n 800508c:\tf422 6280 \tbic.w\tr2, r2, #1024\t; 0x400\n 8005090:\t6182 \tstr\tr2, [r0, #24]\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\n 8005092:\t6982 \tldr\tr2, [r0, #24]\n 8005094:\tea42 2201 \torr.w\tr2, r2, r1, lsl #8\n 8005098:\t6182 \tstr\tr2, [r0, #24]\n __HAL_UNLOCK(htim);\n 800509a:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 800509c:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 800509e:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 80050a2:\t4618 \tmov\tr0, r3\n 80050a4:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC3_SetConfig(htim->Instance, sConfig);\n 80050a6:\t6800 \tldr\tr0, [r0, #0]\n 80050a8:\tf7ff fbea \tbl\t8004880 \n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\n 80050ac:\t69c3 \tldr\tr3, [r0, #28]\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\n 80050ae:\t6929 \tldr\tr1, [r5, #16]\n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\n 80050b0:\tf043 0308 \torr.w\tr3, r3, #8\n 80050b4:\t61c3 \tstr\tr3, [r0, #28]\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE;\n 80050b6:\t69c2 \tldr\tr2, [r0, #28]\n 80050b8:\tf022 0204 \tbic.w\tr2, r2, #4\n 80050bc:\t61c2 \tstr\tr2, [r0, #28]\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\n 80050be:\t69c2 \tldr\tr2, [r0, #28]\n 80050c0:\t430a \torrs\tr2, r1\n 80050c2:\t61c2 \tstr\tr2, [r0, #28]\n __HAL_UNLOCK(htim);\n 80050c4:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 80050c6:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 80050c8:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 80050cc:\t4618 \tmov\tr0, r3\n 80050ce:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC4_SetConfig(htim->Instance, sConfig);\n 80050d0:\t6800 \tldr\tr0, [r0, #0]\n 80050d2:\tf7ff fc15 \tbl\t8004900 \n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\n 80050d6:\t69c3 \tldr\tr3, [r0, #28]\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\n 80050d8:\t6929 \tldr\tr1, [r5, #16]\n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\n 80050da:\tf443 6300 \torr.w\tr3, r3, #2048\t; 0x800\n 80050de:\t61c3 \tstr\tr3, [r0, #28]\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE;\n 80050e0:\t69c2 \tldr\tr2, [r0, #28]\n 80050e2:\tf422 6280 \tbic.w\tr2, r2, #1024\t; 0x400\n 80050e6:\t61c2 \tstr\tr2, [r0, #28]\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\n 80050e8:\t69c2 \tldr\tr2, [r0, #28]\n 80050ea:\tea42 2201 \torr.w\tr2, r2, r1, lsl #8\n 80050ee:\t61c2 \tstr\tr2, [r0, #28]\n __HAL_UNLOCK(htim);\n 80050f0:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 80050f2:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 80050f4:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 80050f8:\t4618 \tmov\tr0, r3\n 80050fa:\tbd70 \tpop\t{r4, r5, r6, pc}\n TIM_OC5_SetConfig(htim->Instance, sConfig);\n 80050fc:\t6802 \tldr\tr2, [r0, #0]\n tmpccmrx |= OC_Config->OCMode;\n 80050fe:\t682e \tldr\tr6, [r5, #0]\n TIMx->CCER &= ~TIM_CCER_CC5E;\n 8005100:\t6a13 \tldr\tr3, [r2, #32]\n 8005102:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 8005106:\t6213 \tstr\tr3, [r2, #32]\n tmpccer = TIMx->CCER;\n 8005108:\t6a13 \tldr\tr3, [r2, #32]\n tmpcr2 = TIMx->CR2;\n 800510a:\t6850 \tldr\tr0, [r2, #4]\n tmpccmrx = TIMx->CCMR3;\n 800510c:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n tmpccmrx &= ~(TIM_CCMR3_OC5M);\n 800510e:\tf421 3180 \tbic.w\tr1, r1, #65536\t; 0x10000\n 8005112:\tf021 0170 \tbic.w\tr1, r1, #112\t; 0x70\n tmpccmrx |= OC_Config->OCMode;\n 8005116:\t4331 \torrs\tr1, r6\n tmpccer |= (OC_Config->OCPolarity << 16U);\n 8005118:\t68ae \tldr\tr6, [r5, #8]\n tmpccer &= ~TIM_CCER_CC5P;\n 800511a:\tf423 3300 \tbic.w\tr3, r3, #131072\t; 0x20000\n tmpccer |= (OC_Config->OCPolarity << 16U);\n 800511e:\tea43 4306 \torr.w\tr3, r3, r6, lsl #16\n if (IS_TIM_BREAK_INSTANCE(TIMx))\n 8005122:\t4e19 \tldr\tr6, [pc, #100]\t; (8005188 )\n 8005124:\t42b2 \tcmp\tr2, r6\n 8005126:\td00f \tbeq.n\t8005148 \n 8005128:\tf506 6600 \tadd.w\tr6, r6, #2048\t; 0x800\n 800512c:\t42b2 \tcmp\tr2, r6\n 800512e:\td00b \tbeq.n\t8005148 \n 8005130:\tf506 6640 \tadd.w\tr6, r6, #3072\t; 0xc00\n 8005134:\t42b2 \tcmp\tr2, r6\n 8005136:\td007 \tbeq.n\t8005148 \n 8005138:\tf506 6680 \tadd.w\tr6, r6, #1024\t; 0x400\n 800513c:\t42b2 \tcmp\tr2, r6\n 800513e:\td003 \tbeq.n\t8005148 \n 8005140:\tf506 6680 \tadd.w\tr6, r6, #1024\t; 0x400\n 8005144:\t42b2 \tcmp\tr2, r6\n 8005146:\td104 \tbne.n\t8005152 \n tmpcr2 |= (OC_Config->OCIdleState << 8U);\n 8005148:\t696e \tldr\tr6, [r5, #20]\n tmpcr2 &= ~TIM_CR2_OIS5;\n 800514a:\tf420 3080 \tbic.w\tr0, r0, #65536\t; 0x10000\n tmpcr2 |= (OC_Config->OCIdleState << 8U);\n 800514e:\tea40 2006 \torr.w\tr0, r0, r6, lsl #8\n TIMx->CR2 = tmpcr2;\n 8005152:\t6050 \tstr\tr0, [r2, #4]\n TIMx->CCMR3 = tmpccmrx;\n 8005154:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n TIMx->CCR5 = OC_Config->Pulse;\n 8005156:\t6869 \tldr\tr1, [r5, #4]\n 8005158:\t6491 \tstr\tr1, [r2, #72]\t; 0x48\n TIMx->CCER = tmpccer;\n 800515a:\t6213 \tstr\tr3, [r2, #32]\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\n 800515c:\t6d13 \tldr\tr3, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\n 800515e:\t6928 \tldr\tr0, [r5, #16]\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\n 8005160:\tf043 0308 \torr.w\tr3, r3, #8\n 8005164:\t6513 \tstr\tr3, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE;\n 8005166:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n 8005168:\tf021 0104 \tbic.w\tr1, r1, #4\n 800516c:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\n 800516e:\t6d11 \tldr\tr1, [r2, #80]\t; 0x50\n 8005170:\t4301 \torrs\tr1, r0\n 8005172:\t6511 \tstr\tr1, [r2, #80]\t; 0x50\n __HAL_UNLOCK(htim);\n 8005174:\t2200 \tmovs\tr2, #0\n HAL_StatusTypeDef status = HAL_OK;\n 8005176:\t2300 \tmovs\tr3, #0\n __HAL_UNLOCK(htim);\n 8005178:\tf884 203c \tstrb.w\tr2, [r4, #60]\t; 0x3c\n}\n 800517c:\t4618 \tmov\tr0, r3\n 800517e:\tbd70 \tpop\t{r4, r5, r6, pc}\n __HAL_LOCK(htim);\n 8005180:\t2302 \tmovs\tr3, #2\n}\n 8005182:\t4618 \tmov\tr0, r3\n 8005184:\t4770 \tbx\tlr\n 8005186:\tbf00 \tnop\n 8005188:\t40012c00 \t.word\t0x40012c00\n\n0800518c :\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\n\n /* Check input state */\n __HAL_LOCK(htim);\n 800518c:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8005190:\t2b01 \tcmp\tr3, #1\n 8005192:\td03e \tbeq.n\t8005212 \n{\n 8005194:\tb470 \tpush\t{r4, r5, r6}\n\n /* Change the handler state */\n htim->State = HAL_TIM_STATE_BUSY;\n\n /* Get the TIMx CR2 register value */\n tmpcr2 = htim->Instance->CR2;\n 8005196:\t6802 \tldr\tr2, [r0, #0]\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = htim->Instance->SMCR;\n\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8005198:\t4d1f \tldr\tr5, [pc, #124]\t; (8005218 )\n htim->State = HAL_TIM_STATE_BUSY;\n 800519a:\t2302 \tmovs\tr3, #2\n 800519c:\tf880 303d \tstrb.w\tr3, [r0, #61]\t; 0x3d\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 80051a0:\t42aa \tcmp\tr2, r5\n tmpcr2 = htim->Instance->CR2;\n 80051a2:\t6853 \tldr\tr3, [r2, #4]\n tmpsmcr = htim->Instance->SMCR;\n 80051a4:\t6894 \tldr\tr4, [r2, #8]\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 80051a6:\td028 \tbeq.n\t80051fa \n 80051a8:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 80051ac:\t42aa \tcmp\tr2, r5\n 80051ae:\td024 \tbeq.n\t80051fa \n }\n\n /* Reset the MMS Bits */\n tmpcr2 &= ~TIM_CR2_MMS;\n /* Select the TRGO source */\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 80051b0:\t680e \tldr\tr6, [r1, #0]\n tmpcr2 &= ~TIM_CR2_MMS;\n 80051b2:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n 80051b6:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 80051ba:\t4333 \torrs\tr3, r6\n\n /* Update TIMx CR2 */\n htim->Instance->CR2 = tmpcr2;\n\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 80051bc:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n htim->Instance->CR2 = tmpcr2;\n 80051c0:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 80051c2:\td00c \tbeq.n\t80051de \n 80051c4:\t4b15 \tldr\tr3, [pc, #84]\t; (800521c )\n 80051c6:\t429a \tcmp\tr2, r3\n 80051c8:\td009 \tbeq.n\t80051de \n 80051ca:\tf503 6380 \tadd.w\tr3, r3, #1024\t; 0x400\n 80051ce:\t429a \tcmp\tr2, r3\n 80051d0:\td005 \tbeq.n\t80051de \n 80051d2:\t42aa \tcmp\tr2, r5\n 80051d4:\td003 \tbeq.n\t80051de \n 80051d6:\tf503 339c \tadd.w\tr3, r3, #79872\t; 0x13800\n 80051da:\t429a \tcmp\tr2, r3\n 80051dc:\td104 \tbne.n\t80051e8 \n {\n /* Reset the MSM Bit */\n tmpsmcr &= ~TIM_SMCR_MSM;\n /* Set master mode */\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 80051de:\t688b \tldr\tr3, [r1, #8]\n tmpsmcr &= ~TIM_SMCR_MSM;\n 80051e0:\tf024 0480 \tbic.w\tr4, r4, #128\t; 0x80\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 80051e4:\t431c \torrs\tr4, r3\n\n /* Update TIMx SMCR */\n htim->Instance->SMCR = tmpsmcr;\n 80051e6:\t6094 \tstr\tr4, [r2, #8]\n }\n\n /* Change the htim state */\n htim->State = HAL_TIM_STATE_READY;\n\n __HAL_UNLOCK(htim);\n 80051e8:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 80051ea:\t2201 \tmovs\tr2, #1\n 80051ec:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 80051f0:\tf880 303c \tstrb.w\tr3, [r0, #60]\t; 0x3c\n\n return HAL_OK;\n}\n 80051f4:\tbc70 \tpop\t{r4, r5, r6}\n return HAL_OK;\n 80051f6:\t4618 \tmov\tr0, r3\n}\n 80051f8:\t4770 \tbx\tlr\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\n 80051fa:\t684d \tldr\tr5, [r1, #4]\n tmpcr2 &= ~TIM_CR2_MMS2;\n 80051fc:\tf423 0370 \tbic.w\tr3, r3, #15728640\t; 0xf00000\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\n 8005200:\t432b \torrs\tr3, r5\n tmpcr2 &= ~TIM_CR2_MMS;\n 8005202:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8005206:\t680d \tldr\tr5, [r1, #0]\n tmpcr2 &= ~TIM_CR2_MMS;\n 8005208:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 800520c:\t432b \torrs\tr3, r5\n htim->Instance->CR2 = tmpcr2;\n 800520e:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8005210:\te7e5 \tb.n\t80051de \n __HAL_LOCK(htim);\n 8005212:\t2002 \tmovs\tr0, #2\n}\n 8005214:\t4770 \tbx\tlr\n 8005216:\tbf00 \tnop\n 8005218:\t40012c00 \t.word\t0x40012c00\n 800521c:\t40000400 \t.word\t0x40000400\n\n08005220 :\n assert_param(IS_TIM_BREAK_POLARITY(sBreakDeadTimeConfig->BreakPolarity));\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->BreakFilter));\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(sBreakDeadTimeConfig->AutomaticOutput));\n\n /* Check input state */\n __HAL_LOCK(htim);\n 8005220:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8005224:\t2b01 \tcmp\tr3, #1\n 8005226:\td045 \tbeq.n\t80052b4 \n{\n 8005228:\tb410 \tpush\t{r4}\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\n\n /* Set the BDTR bits */\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, sBreakDeadTimeConfig->DeadTime);\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, sBreakDeadTimeConfig->LockLevel);\n 800522a:\te9d1 4302 \tldrd\tr4, r3, [r1, #8]\n 800522e:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n 8005232:\t4602 \tmov\tr2, r0\n 8005234:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\n 8005236:\t6848 \tldr\tr0, [r1, #4]\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\n 8005238:\t680c \tldr\tr4, [r1, #0]\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\n 800523a:\tf423 6380 \tbic.w\tr3, r3, #1024\t; 0x400\n 800523e:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\n 8005240:\tf423 6300 \tbic.w\tr3, r3, #2048\t; 0x800\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\n 8005244:\t6908 \tldr\tr0, [r1, #16]\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\n 8005246:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\n 8005248:\tf423 5380 \tbic.w\tr3, r3, #4096\t; 0x1000\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\n 800524c:\t694c \tldr\tr4, [r1, #20]\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\n 800524e:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\n 8005250:\tf423 5300 \tbic.w\tr3, r3, #8192\t; 0x2000\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\n 8005254:\t6b08 \tldr\tr0, [r1, #48]\t; 0x30\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\n 8005256:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\n 8005258:\tf423 4380 \tbic.w\tr3, r3, #16384\t; 0x4000\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\n 800525c:\t698c \tldr\tr4, [r1, #24]\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\n 800525e:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\n 8005260:\tf423 2370 \tbic.w\tr3, r3, #983040\t; 0xf0000\n\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\n 8005264:\t6810 \tldr\tr0, [r2, #0]\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\n 8005266:\tea43 4304 \torr.w\tr3, r3, r4, lsl #16\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\n 800526a:\t4c13 \tldr\tr4, [pc, #76]\t; (80052b8 )\n 800526c:\t42a0 \tcmp\tr0, r4\n 800526e:\td00b \tbeq.n\t8005288 \n 8005270:\tf504 6400 \tadd.w\tr4, r4, #2048\t; 0x800\n 8005274:\t42a0 \tcmp\tr0, r4\n 8005276:\td007 \tbeq.n\t8005288 \n }\n\n /* Set TIMx_BDTR */\n htim->Instance->BDTR = tmpbdtr;\n\n __HAL_UNLOCK(htim);\n 8005278:\t2100 \tmovs\tr1, #0\n htim->Instance->BDTR = tmpbdtr;\n 800527a:\t6443 \tstr\tr3, [r0, #68]\t; 0x44\n __HAL_UNLOCK(htim);\n 800527c:\tf882 103c \tstrb.w\tr1, [r2, #60]\t; 0x3c\n\n return HAL_OK;\n 8005280:\t4608 \tmov\tr0, r1\n}\n 8005282:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 8005286:\t4770 \tbx\tlr\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKBID, sBreakDeadTimeConfig->BreakAFMode);\n 8005288:\t69cc \tldr\tr4, [r1, #28]\n 800528a:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 800528e:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (sBreakDeadTimeConfig->Break2Filter << TIM_BDTR_BK2F_Pos));\n 8005290:\t6a8c \tldr\tr4, [r1, #40]\t; 0x28\n 8005292:\tf423 0370 \tbic.w\tr3, r3, #15728640\t; 0xf00000\n 8005296:\tea43 5304 \torr.w\tr3, r3, r4, lsl #20\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, sBreakDeadTimeConfig->Break2State);\n 800529a:\t6a0c \tldr\tr4, [r1, #32]\n 800529c:\tf023 7380 \tbic.w\tr3, r3, #16777216\t; 0x1000000\n 80052a0:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\n 80052a2:\t6a4c \tldr\tr4, [r1, #36]\t; 0x24\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2BID, sBreakDeadTimeConfig->Break2AFMode);\n 80052a4:\t6ac9 \tldr\tr1, [r1, #44]\t; 0x2c\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\n 80052a6:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n 80052aa:\t4323 \torrs\tr3, r4\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2BID, sBreakDeadTimeConfig->Break2AFMode);\n 80052ac:\tf023 5300 \tbic.w\tr3, r3, #536870912\t; 0x20000000\n 80052b0:\t430b \torrs\tr3, r1\n 80052b2:\te7e1 \tb.n\t8005278 \n __HAL_LOCK(htim);\n 80052b4:\t2002 \tmovs\tr0, #2\n}\n 80052b6:\t4770 \tbx\tlr\n 80052b8:\t40012c00 \t.word\t0x40012c00\n 80052bc:\t00000000 \t.word\t0x00000000\n\n080052c0 :\n 80052c0:\tb51f \tpush\t{r0, r1, r2, r3, r4, lr}\n 80052c2:\tec53 2b10 \tvmov\tr2, r3, d0\n 80052c6:\t4816 \tldr\tr0, [pc, #88]\t; (8005320 )\n 80052c8:\tf023 4100 \tbic.w\tr1, r3, #2147483648\t; 0x80000000\n 80052cc:\t4281 \tcmp\tr1, r0\n 80052ce:\tdc07 \tbgt.n\t80052e0 \n 80052d0:\ted9f 1b11 \tvldr\td1, [pc, #68]\t; 8005318 \n 80052d4:\t2001 \tmovs\tr0, #1\n 80052d6:\tb005 \tadd\tsp, #20\n 80052d8:\tf85d eb04 \tldr.w\tlr, [sp], #4\n 80052dc:\tf000 bd7c \tb.w\t8005dd8 <__kernel_tan>\n 80052e0:\t4810 \tldr\tr0, [pc, #64]\t; (8005324 )\n 80052e2:\t4281 \tcmp\tr1, r0\n 80052e4:\tdd09 \tble.n\t80052fa \n 80052e6:\tee10 0a10 \tvmov\tr0, s0\n 80052ea:\t4619 \tmov\tr1, r3\n 80052ec:\tf7fa ff98 \tbl\t8000220 <__aeabi_dsub>\n 80052f0:\tec41 0b10 \tvmov\td0, r0, r1\n 80052f4:\tb005 \tadd\tsp, #20\n 80052f6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80052fa:\t4668 \tmov\tr0, sp\n 80052fc:\tf000 f814 \tbl\t8005328 <__ieee754_rem_pio2>\n 8005300:\t0040 \tlsls\tr0, r0, #1\n 8005302:\tf000 0002 \tand.w\tr0, r0, #2\n 8005306:\ted9d 1b02 \tvldr\td1, [sp, #8]\n 800530a:\ted9d 0b00 \tvldr\td0, [sp]\n 800530e:\tf1c0 0001 \trsb\tr0, r0, #1\n 8005312:\tf000 fd61 \tbl\t8005dd8 <__kernel_tan>\n 8005316:\te7ed \tb.n\t80052f4 \n\t...\n 8005320:\t3fe921fb \t.word\t0x3fe921fb\n 8005324:\t7fefffff \t.word\t0x7fefffff\n\n08005328 <__ieee754_rem_pio2>:\n 8005328:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 800532c:\ted2d 8b02 \tvpush\t{d8}\n 8005330:\tec55 4b10 \tvmov\tr4, r5, d0\n 8005334:\t4bca \tldr\tr3, [pc, #808]\t; (8005660 <__ieee754_rem_pio2+0x338>)\n 8005336:\tb08b \tsub\tsp, #44\t; 0x2c\n 8005338:\tf025 4800 \tbic.w\tr8, r5, #2147483648\t; 0x80000000\n 800533c:\t4598 \tcmp\tr8, r3\n 800533e:\t4682 \tmov\tsl, r0\n 8005340:\t9502 \tstr\tr5, [sp, #8]\n 8005342:\tdc08 \tbgt.n\t8005356 <__ieee754_rem_pio2+0x2e>\n 8005344:\t2200 \tmovs\tr2, #0\n 8005346:\t2300 \tmovs\tr3, #0\n 8005348:\ted80 0b00 \tvstr\td0, [r0]\n 800534c:\te9c0 2302 \tstrd\tr2, r3, [r0, #8]\n 8005350:\tf04f 0b00 \tmov.w\tfp, #0\n 8005354:\te028 \tb.n\t80053a8 <__ieee754_rem_pio2+0x80>\n 8005356:\t4bc3 \tldr\tr3, [pc, #780]\t; (8005664 <__ieee754_rem_pio2+0x33c>)\n 8005358:\t4598 \tcmp\tr8, r3\n 800535a:\tdc78 \tbgt.n\t800544e <__ieee754_rem_pio2+0x126>\n 800535c:\t9b02 \tldr\tr3, [sp, #8]\n 800535e:\t4ec2 \tldr\tr6, [pc, #776]\t; (8005668 <__ieee754_rem_pio2+0x340>)\n 8005360:\t2b00 \tcmp\tr3, #0\n 8005362:\tee10 0a10 \tvmov\tr0, s0\n 8005366:\ta3b0 \tadd\tr3, pc, #704\t; (adr r3, 8005628 <__ieee754_rem_pio2+0x300>)\n 8005368:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800536c:\t4629 \tmov\tr1, r5\n 800536e:\tdd39 \tble.n\t80053e4 <__ieee754_rem_pio2+0xbc>\n 8005370:\tf7fa ff56 \tbl\t8000220 <__aeabi_dsub>\n 8005374:\t45b0 \tcmp\tr8, r6\n 8005376:\t4604 \tmov\tr4, r0\n 8005378:\t460d \tmov\tr5, r1\n 800537a:\td01b \tbeq.n\t80053b4 <__ieee754_rem_pio2+0x8c>\n 800537c:\ta3ac \tadd\tr3, pc, #688\t; (adr r3, 8005630 <__ieee754_rem_pio2+0x308>)\n 800537e:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005382:\tf7fa ff4d \tbl\t8000220 <__aeabi_dsub>\n 8005386:\t4602 \tmov\tr2, r0\n 8005388:\t460b \tmov\tr3, r1\n 800538a:\te9ca 2300 \tstrd\tr2, r3, [sl]\n 800538e:\t4620 \tmov\tr0, r4\n 8005390:\t4629 \tmov\tr1, r5\n 8005392:\tf7fa ff45 \tbl\t8000220 <__aeabi_dsub>\n 8005396:\ta3a6 \tadd\tr3, pc, #664\t; (adr r3, 8005630 <__ieee754_rem_pio2+0x308>)\n 8005398:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800539c:\tf7fa ff40 \tbl\t8000220 <__aeabi_dsub>\n 80053a0:\te9ca 0102 \tstrd\tr0, r1, [sl, #8]\n 80053a4:\tf04f 0b01 \tmov.w\tfp, #1\n 80053a8:\t4658 \tmov\tr0, fp\n 80053aa:\tb00b \tadd\tsp, #44\t; 0x2c\n 80053ac:\tecbd 8b02 \tvpop\t{d8}\n 80053b0:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 80053b4:\ta3a0 \tadd\tr3, pc, #640\t; (adr r3, 8005638 <__ieee754_rem_pio2+0x310>)\n 80053b6:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80053ba:\tf7fa ff31 \tbl\t8000220 <__aeabi_dsub>\n 80053be:\ta3a0 \tadd\tr3, pc, #640\t; (adr r3, 8005640 <__ieee754_rem_pio2+0x318>)\n 80053c0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80053c4:\t4604 \tmov\tr4, r0\n 80053c6:\t460d \tmov\tr5, r1\n 80053c8:\tf7fa ff2a \tbl\t8000220 <__aeabi_dsub>\n 80053cc:\t4602 \tmov\tr2, r0\n 80053ce:\t460b \tmov\tr3, r1\n 80053d0:\te9ca 2300 \tstrd\tr2, r3, [sl]\n 80053d4:\t4620 \tmov\tr0, r4\n 80053d6:\t4629 \tmov\tr1, r5\n 80053d8:\tf7fa ff22 \tbl\t8000220 <__aeabi_dsub>\n 80053dc:\ta398 \tadd\tr3, pc, #608\t; (adr r3, 8005640 <__ieee754_rem_pio2+0x318>)\n 80053de:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80053e2:\te7db \tb.n\t800539c <__ieee754_rem_pio2+0x74>\n 80053e4:\tf7fa ff1e \tbl\t8000224 <__adddf3>\n 80053e8:\t45b0 \tcmp\tr8, r6\n 80053ea:\t4604 \tmov\tr4, r0\n 80053ec:\t460d \tmov\tr5, r1\n 80053ee:\td016 \tbeq.n\t800541e <__ieee754_rem_pio2+0xf6>\n 80053f0:\ta38f \tadd\tr3, pc, #572\t; (adr r3, 8005630 <__ieee754_rem_pio2+0x308>)\n 80053f2:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80053f6:\tf7fa ff15 \tbl\t8000224 <__adddf3>\n 80053fa:\t4602 \tmov\tr2, r0\n 80053fc:\t460b \tmov\tr3, r1\n 80053fe:\te9ca 2300 \tstrd\tr2, r3, [sl]\n 8005402:\t4620 \tmov\tr0, r4\n 8005404:\t4629 \tmov\tr1, r5\n 8005406:\tf7fa ff0b \tbl\t8000220 <__aeabi_dsub>\n 800540a:\ta389 \tadd\tr3, pc, #548\t; (adr r3, 8005630 <__ieee754_rem_pio2+0x308>)\n 800540c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005410:\tf7fa ff08 \tbl\t8000224 <__adddf3>\n 8005414:\tf04f 3bff \tmov.w\tfp, #4294967295\t; 0xffffffff\n 8005418:\te9ca 0102 \tstrd\tr0, r1, [sl, #8]\n 800541c:\te7c4 \tb.n\t80053a8 <__ieee754_rem_pio2+0x80>\n 800541e:\ta386 \tadd\tr3, pc, #536\t; (adr r3, 8005638 <__ieee754_rem_pio2+0x310>)\n 8005420:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005424:\tf7fa fefe \tbl\t8000224 <__adddf3>\n 8005428:\ta385 \tadd\tr3, pc, #532\t; (adr r3, 8005640 <__ieee754_rem_pio2+0x318>)\n 800542a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800542e:\t4604 \tmov\tr4, r0\n 8005430:\t460d \tmov\tr5, r1\n 8005432:\tf7fa fef7 \tbl\t8000224 <__adddf3>\n 8005436:\t4602 \tmov\tr2, r0\n 8005438:\t460b \tmov\tr3, r1\n 800543a:\te9ca 2300 \tstrd\tr2, r3, [sl]\n 800543e:\t4620 \tmov\tr0, r4\n 8005440:\t4629 \tmov\tr1, r5\n 8005442:\tf7fa feed \tbl\t8000220 <__aeabi_dsub>\n 8005446:\ta37e \tadd\tr3, pc, #504\t; (adr r3, 8005640 <__ieee754_rem_pio2+0x318>)\n 8005448:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800544c:\te7e0 \tb.n\t8005410 <__ieee754_rem_pio2+0xe8>\n 800544e:\t4b87 \tldr\tr3, [pc, #540]\t; (800566c <__ieee754_rem_pio2+0x344>)\n 8005450:\t4598 \tcmp\tr8, r3\n 8005452:\tf300 80d8 \tbgt.w\t8005606 <__ieee754_rem_pio2+0x2de>\n 8005456:\tf000 fec9 \tbl\t80061ec \n 800545a:\tec55 4b10 \tvmov\tr4, r5, d0\n 800545e:\tee10 0a10 \tvmov\tr0, s0\n 8005462:\ta379 \tadd\tr3, pc, #484\t; (adr r3, 8005648 <__ieee754_rem_pio2+0x320>)\n 8005464:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005468:\t4629 \tmov\tr1, r5\n 800546a:\tf7fb f891 \tbl\t8000590 <__aeabi_dmul>\n 800546e:\t4b80 \tldr\tr3, [pc, #512]\t; (8005670 <__ieee754_rem_pio2+0x348>)\n 8005470:\t2200 \tmovs\tr2, #0\n 8005472:\tf7fa fed7 \tbl\t8000224 <__adddf3>\n 8005476:\tf7fb fb25 \tbl\t8000ac4 <__aeabi_d2iz>\n 800547a:\t4683 \tmov\tfp, r0\n 800547c:\tf7fb f81e \tbl\t80004bc <__aeabi_i2d>\n 8005480:\t4602 \tmov\tr2, r0\n 8005482:\t460b \tmov\tr3, r1\n 8005484:\tec43 2b18 \tvmov\td8, r2, r3\n 8005488:\ta367 \tadd\tr3, pc, #412\t; (adr r3, 8005628 <__ieee754_rem_pio2+0x300>)\n 800548a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800548e:\tf7fb f87f \tbl\t8000590 <__aeabi_dmul>\n 8005492:\t4602 \tmov\tr2, r0\n 8005494:\t460b \tmov\tr3, r1\n 8005496:\t4620 \tmov\tr0, r4\n 8005498:\t4629 \tmov\tr1, r5\n 800549a:\tf7fa fec1 \tbl\t8000220 <__aeabi_dsub>\n 800549e:\ta364 \tadd\tr3, pc, #400\t; (adr r3, 8005630 <__ieee754_rem_pio2+0x308>)\n 80054a0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80054a4:\t4606 \tmov\tr6, r0\n 80054a6:\t460f \tmov\tr7, r1\n 80054a8:\tec51 0b18 \tvmov\tr0, r1, d8\n 80054ac:\tf7fb f870 \tbl\t8000590 <__aeabi_dmul>\n 80054b0:\tf1bb 0f1f \tcmp.w\tfp, #31\n 80054b4:\t4604 \tmov\tr4, r0\n 80054b6:\t460d \tmov\tr5, r1\n 80054b8:\tdc0d \tbgt.n\t80054d6 <__ieee754_rem_pio2+0x1ae>\n 80054ba:\t4b6e \tldr\tr3, [pc, #440]\t; (8005674 <__ieee754_rem_pio2+0x34c>)\n 80054bc:\tf10b 32ff \tadd.w\tr2, fp, #4294967295\t; 0xffffffff\n 80054c0:\tf853 3022 \tldr.w\tr3, [r3, r2, lsl #2]\n 80054c4:\t4543 \tcmp\tr3, r8\n 80054c6:\td006 \tbeq.n\t80054d6 <__ieee754_rem_pio2+0x1ae>\n 80054c8:\t4622 \tmov\tr2, r4\n 80054ca:\t462b \tmov\tr3, r5\n 80054cc:\t4630 \tmov\tr0, r6\n 80054ce:\t4639 \tmov\tr1, r7\n 80054d0:\tf7fa fea6 \tbl\t8000220 <__aeabi_dsub>\n 80054d4:\te00e \tb.n\t80054f4 <__ieee754_rem_pio2+0x1cc>\n 80054d6:\t462b \tmov\tr3, r5\n 80054d8:\t4622 \tmov\tr2, r4\n 80054da:\t4630 \tmov\tr0, r6\n 80054dc:\t4639 \tmov\tr1, r7\n 80054de:\tf7fa fe9f \tbl\t8000220 <__aeabi_dsub>\n 80054e2:\tea4f 5328 \tmov.w\tr3, r8, asr #20\n 80054e6:\t9303 \tstr\tr3, [sp, #12]\n 80054e8:\tf3c1 530a \tubfx\tr3, r1, #20, #11\n 80054ec:\tebc3 5318 \trsb\tr3, r3, r8, lsr #20\n 80054f0:\t2b10 \tcmp\tr3, #16\n 80054f2:\tdc02 \tbgt.n\t80054fa <__ieee754_rem_pio2+0x1d2>\n 80054f4:\te9ca 0100 \tstrd\tr0, r1, [sl]\n 80054f8:\te039 \tb.n\t800556e <__ieee754_rem_pio2+0x246>\n 80054fa:\ta34f \tadd\tr3, pc, #316\t; (adr r3, 8005638 <__ieee754_rem_pio2+0x310>)\n 80054fc:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005500:\tec51 0b18 \tvmov\tr0, r1, d8\n 8005504:\tf7fb f844 \tbl\t8000590 <__aeabi_dmul>\n 8005508:\t4604 \tmov\tr4, r0\n 800550a:\t460d \tmov\tr5, r1\n 800550c:\t4602 \tmov\tr2, r0\n 800550e:\t460b \tmov\tr3, r1\n 8005510:\t4630 \tmov\tr0, r6\n 8005512:\t4639 \tmov\tr1, r7\n 8005514:\tf7fa fe84 \tbl\t8000220 <__aeabi_dsub>\n 8005518:\t4602 \tmov\tr2, r0\n 800551a:\t460b \tmov\tr3, r1\n 800551c:\t4680 \tmov\tr8, r0\n 800551e:\t4689 \tmov\tr9, r1\n 8005520:\t4630 \tmov\tr0, r6\n 8005522:\t4639 \tmov\tr1, r7\n 8005524:\tf7fa fe7c \tbl\t8000220 <__aeabi_dsub>\n 8005528:\t4622 \tmov\tr2, r4\n 800552a:\t462b \tmov\tr3, r5\n 800552c:\tf7fa fe78 \tbl\t8000220 <__aeabi_dsub>\n 8005530:\ta343 \tadd\tr3, pc, #268\t; (adr r3, 8005640 <__ieee754_rem_pio2+0x318>)\n 8005532:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005536:\t4604 \tmov\tr4, r0\n 8005538:\t460d \tmov\tr5, r1\n 800553a:\tec51 0b18 \tvmov\tr0, r1, d8\n 800553e:\tf7fb f827 \tbl\t8000590 <__aeabi_dmul>\n 8005542:\t4622 \tmov\tr2, r4\n 8005544:\t462b \tmov\tr3, r5\n 8005546:\tf7fa fe6b \tbl\t8000220 <__aeabi_dsub>\n 800554a:\t4602 \tmov\tr2, r0\n 800554c:\t460b \tmov\tr3, r1\n 800554e:\t4604 \tmov\tr4, r0\n 8005550:\t460d \tmov\tr5, r1\n 8005552:\t4640 \tmov\tr0, r8\n 8005554:\t4649 \tmov\tr1, r9\n 8005556:\tf7fa fe63 \tbl\t8000220 <__aeabi_dsub>\n 800555a:\t9a03 \tldr\tr2, [sp, #12]\n 800555c:\tf3c1 530a \tubfx\tr3, r1, #20, #11\n 8005560:\t1ad3 \tsubs\tr3, r2, r3\n 8005562:\t2b31 \tcmp\tr3, #49\t; 0x31\n 8005564:\tdc24 \tbgt.n\t80055b0 <__ieee754_rem_pio2+0x288>\n 8005566:\te9ca 0100 \tstrd\tr0, r1, [sl]\n 800556a:\t4646 \tmov\tr6, r8\n 800556c:\t464f \tmov\tr7, r9\n 800556e:\te9da 8900 \tldrd\tr8, r9, [sl]\n 8005572:\t4630 \tmov\tr0, r6\n 8005574:\t4642 \tmov\tr2, r8\n 8005576:\t464b \tmov\tr3, r9\n 8005578:\t4639 \tmov\tr1, r7\n 800557a:\tf7fa fe51 \tbl\t8000220 <__aeabi_dsub>\n 800557e:\t462b \tmov\tr3, r5\n 8005580:\t4622 \tmov\tr2, r4\n 8005582:\tf7fa fe4d \tbl\t8000220 <__aeabi_dsub>\n 8005586:\t9b02 \tldr\tr3, [sp, #8]\n 8005588:\t2b00 \tcmp\tr3, #0\n 800558a:\te9ca 0102 \tstrd\tr0, r1, [sl, #8]\n 800558e:\tf6bf af0b \tbge.w\t80053a8 <__ieee754_rem_pio2+0x80>\n 8005592:\tf109 4300 \tadd.w\tr3, r9, #2147483648\t; 0x80000000\n 8005596:\tf8ca 3004 \tstr.w\tr3, [sl, #4]\n 800559a:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 800559e:\tf8ca 8000 \tstr.w\tr8, [sl]\n 80055a2:\tf8ca 0008 \tstr.w\tr0, [sl, #8]\n 80055a6:\tf8ca 300c \tstr.w\tr3, [sl, #12]\n 80055aa:\tf1cb 0b00 \trsb\tfp, fp, #0\n 80055ae:\te6fb \tb.n\t80053a8 <__ieee754_rem_pio2+0x80>\n 80055b0:\ta327 \tadd\tr3, pc, #156\t; (adr r3, 8005650 <__ieee754_rem_pio2+0x328>)\n 80055b2:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80055b6:\tec51 0b18 \tvmov\tr0, r1, d8\n 80055ba:\tf7fa ffe9 \tbl\t8000590 <__aeabi_dmul>\n 80055be:\t4604 \tmov\tr4, r0\n 80055c0:\t460d \tmov\tr5, r1\n 80055c2:\t4602 \tmov\tr2, r0\n 80055c4:\t460b \tmov\tr3, r1\n 80055c6:\t4640 \tmov\tr0, r8\n 80055c8:\t4649 \tmov\tr1, r9\n 80055ca:\tf7fa fe29 \tbl\t8000220 <__aeabi_dsub>\n 80055ce:\t4602 \tmov\tr2, r0\n 80055d0:\t460b \tmov\tr3, r1\n 80055d2:\t4606 \tmov\tr6, r0\n 80055d4:\t460f \tmov\tr7, r1\n 80055d6:\t4640 \tmov\tr0, r8\n 80055d8:\t4649 \tmov\tr1, r9\n 80055da:\tf7fa fe21 \tbl\t8000220 <__aeabi_dsub>\n 80055de:\t4622 \tmov\tr2, r4\n 80055e0:\t462b \tmov\tr3, r5\n 80055e2:\tf7fa fe1d \tbl\t8000220 <__aeabi_dsub>\n 80055e6:\ta31c \tadd\tr3, pc, #112\t; (adr r3, 8005658 <__ieee754_rem_pio2+0x330>)\n 80055e8:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80055ec:\t4604 \tmov\tr4, r0\n 80055ee:\t460d \tmov\tr5, r1\n 80055f0:\tec51 0b18 \tvmov\tr0, r1, d8\n 80055f4:\tf7fa ffcc \tbl\t8000590 <__aeabi_dmul>\n 80055f8:\t4622 \tmov\tr2, r4\n 80055fa:\t462b \tmov\tr3, r5\n 80055fc:\tf7fa fe10 \tbl\t8000220 <__aeabi_dsub>\n 8005600:\t4604 \tmov\tr4, r0\n 8005602:\t460d \tmov\tr5, r1\n 8005604:\te760 \tb.n\t80054c8 <__ieee754_rem_pio2+0x1a0>\n 8005606:\t4b1c \tldr\tr3, [pc, #112]\t; (8005678 <__ieee754_rem_pio2+0x350>)\n 8005608:\t4598 \tcmp\tr8, r3\n 800560a:\tdd37 \tble.n\t800567c <__ieee754_rem_pio2+0x354>\n 800560c:\tee10 2a10 \tvmov\tr2, s0\n 8005610:\t462b \tmov\tr3, r5\n 8005612:\t4620 \tmov\tr0, r4\n 8005614:\t4629 \tmov\tr1, r5\n 8005616:\tf7fa fe03 \tbl\t8000220 <__aeabi_dsub>\n 800561a:\te9ca 0102 \tstrd\tr0, r1, [sl, #8]\n 800561e:\te9ca 0100 \tstrd\tr0, r1, [sl]\n 8005622:\te695 \tb.n\t8005350 <__ieee754_rem_pio2+0x28>\n 8005624:\tf3af 8000 \tnop.w\n 8005628:\t54400000 \t.word\t0x54400000\n 800562c:\t3ff921fb \t.word\t0x3ff921fb\n 8005630:\t1a626331 \t.word\t0x1a626331\n 8005634:\t3dd0b461 \t.word\t0x3dd0b461\n 8005638:\t1a600000 \t.word\t0x1a600000\n 800563c:\t3dd0b461 \t.word\t0x3dd0b461\n 8005640:\t2e037073 \t.word\t0x2e037073\n 8005644:\t3ba3198a \t.word\t0x3ba3198a\n 8005648:\t6dc9c883 \t.word\t0x6dc9c883\n 800564c:\t3fe45f30 \t.word\t0x3fe45f30\n 8005650:\t2e000000 \t.word\t0x2e000000\n 8005654:\t3ba3198a \t.word\t0x3ba3198a\n 8005658:\t252049c1 \t.word\t0x252049c1\n 800565c:\t397b839a \t.word\t0x397b839a\n 8005660:\t3fe921fb \t.word\t0x3fe921fb\n 8005664:\t4002d97b \t.word\t0x4002d97b\n 8005668:\t3ff921fb \t.word\t0x3ff921fb\n 800566c:\t413921fb \t.word\t0x413921fb\n 8005670:\t3fe00000 \t.word\t0x3fe00000\n 8005674:\t08007d40 \t.word\t0x08007d40\n 8005678:\t7fefffff \t.word\t0x7fefffff\n 800567c:\tea4f 5628 \tmov.w\tr6, r8, asr #20\n 8005680:\tf2a6 4616 \tsubw\tr6, r6, #1046\t; 0x416\n 8005684:\teba8 5106 \tsub.w\tr1, r8, r6, lsl #20\n 8005688:\t4620 \tmov\tr0, r4\n 800568a:\t460d \tmov\tr5, r1\n 800568c:\tf7fb fa1a \tbl\t8000ac4 <__aeabi_d2iz>\n 8005690:\tf7fa ff14 \tbl\t80004bc <__aeabi_i2d>\n 8005694:\t4602 \tmov\tr2, r0\n 8005696:\t460b \tmov\tr3, r1\n 8005698:\t4620 \tmov\tr0, r4\n 800569a:\t4629 \tmov\tr1, r5\n 800569c:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n 80056a0:\tf7fa fdbe \tbl\t8000220 <__aeabi_dsub>\n 80056a4:\t4b21 \tldr\tr3, [pc, #132]\t; (800572c <__ieee754_rem_pio2+0x404>)\n 80056a6:\t2200 \tmovs\tr2, #0\n 80056a8:\tf7fa ff72 \tbl\t8000590 <__aeabi_dmul>\n 80056ac:\t460d \tmov\tr5, r1\n 80056ae:\t4604 \tmov\tr4, r0\n 80056b0:\tf7fb fa08 \tbl\t8000ac4 <__aeabi_d2iz>\n 80056b4:\tf7fa ff02 \tbl\t80004bc <__aeabi_i2d>\n 80056b8:\t4602 \tmov\tr2, r0\n 80056ba:\t460b \tmov\tr3, r1\n 80056bc:\t4620 \tmov\tr0, r4\n 80056be:\t4629 \tmov\tr1, r5\n 80056c0:\te9cd 2306 \tstrd\tr2, r3, [sp, #24]\n 80056c4:\tf7fa fdac \tbl\t8000220 <__aeabi_dsub>\n 80056c8:\t4b18 \tldr\tr3, [pc, #96]\t; (800572c <__ieee754_rem_pio2+0x404>)\n 80056ca:\t2200 \tmovs\tr2, #0\n 80056cc:\tf7fa ff60 \tbl\t8000590 <__aeabi_dmul>\n 80056d0:\te9cd 0108 \tstrd\tr0, r1, [sp, #32]\n 80056d4:\tf10d 0828 \tadd.w\tr8, sp, #40\t; 0x28\n 80056d8:\t2703 \tmovs\tr7, #3\n 80056da:\t2400 \tmovs\tr4, #0\n 80056dc:\t2500 \tmovs\tr5, #0\n 80056de:\te978 0102 \tldrd\tr0, r1, [r8, #-8]!\n 80056e2:\t4622 \tmov\tr2, r4\n 80056e4:\t462b \tmov\tr3, r5\n 80056e6:\t46b9 \tmov\tr9, r7\n 80056e8:\t3f01 \tsubs\tr7, #1\n 80056ea:\tf7fb f9b9 \tbl\t8000a60 <__aeabi_dcmpeq>\n 80056ee:\t2800 \tcmp\tr0, #0\n 80056f0:\td1f5 \tbne.n\t80056de <__ieee754_rem_pio2+0x3b6>\n 80056f2:\t4b0f \tldr\tr3, [pc, #60]\t; (8005730 <__ieee754_rem_pio2+0x408>)\n 80056f4:\t9301 \tstr\tr3, [sp, #4]\n 80056f6:\t2302 \tmovs\tr3, #2\n 80056f8:\t9300 \tstr\tr3, [sp, #0]\n 80056fa:\t4632 \tmov\tr2, r6\n 80056fc:\t464b \tmov\tr3, r9\n 80056fe:\t4651 \tmov\tr1, sl\n 8005700:\ta804 \tadd\tr0, sp, #16\n 8005702:\tf000 f819 \tbl\t8005738 <__kernel_rem_pio2>\n 8005706:\t9b02 \tldr\tr3, [sp, #8]\n 8005708:\t2b00 \tcmp\tr3, #0\n 800570a:\t4683 \tmov\tfp, r0\n 800570c:\tf6bf ae4c \tbge.w\t80053a8 <__ieee754_rem_pio2+0x80>\n 8005710:\te9da 2100 \tldrd\tr2, r1, [sl]\n 8005714:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005718:\te9ca 2300 \tstrd\tr2, r3, [sl]\n 800571c:\te9da 2102 \tldrd\tr2, r1, [sl, #8]\n 8005720:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005724:\te9ca 2302 \tstrd\tr2, r3, [sl, #8]\n 8005728:\te73f \tb.n\t80055aa <__ieee754_rem_pio2+0x282>\n 800572a:\tbf00 \tnop\n 800572c:\t41700000 \t.word\t0x41700000\n 8005730:\t08007dc0 \t.word\t0x08007dc0\n 8005734:\t00000000 \t.word\t0x00000000\n\n08005738 <__kernel_rem_pio2>:\n 8005738:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 800573c:\ted2d 8b02 \tvpush\t{d8}\n 8005740:\tf5ad 7d19 \tsub.w\tsp, sp, #612\t; 0x264\n 8005744:\tf112 0f14 \tcmn.w\tr2, #20\n 8005748:\t9306 \tstr\tr3, [sp, #24]\n 800574a:\t9104 \tstr\tr1, [sp, #16]\n 800574c:\t4bc2 \tldr\tr3, [pc, #776]\t; (8005a58 <__kernel_rem_pio2+0x320>)\n 800574e:\t99a4 \tldr\tr1, [sp, #656]\t; 0x290\n 8005750:\t9009 \tstr\tr0, [sp, #36]\t; 0x24\n 8005752:\tf853 3021 \tldr.w\tr3, [r3, r1, lsl #2]\n 8005756:\t9300 \tstr\tr3, [sp, #0]\n 8005758:\t9b06 \tldr\tr3, [sp, #24]\n 800575a:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n 800575e:\tbfa8 \tit\tge\n 8005760:\t1ed4 \tsubge\tr4, r2, #3\n 8005762:\t9305 \tstr\tr3, [sp, #20]\n 8005764:\tbfb2 \titee\tlt\n 8005766:\t2400 \tmovlt\tr4, #0\n 8005768:\t2318 \tmovge\tr3, #24\n 800576a:\tfb94 f4f3 \tsdivge\tr4, r4, r3\n 800576e:\tf06f 0317 \tmvn.w\tr3, #23\n 8005772:\tfb04 3303 \tmla\tr3, r4, r3, r3\n 8005776:\teb03 0a02 \tadd.w\tsl, r3, r2\n 800577a:\t9b00 \tldr\tr3, [sp, #0]\n 800577c:\t9a05 \tldr\tr2, [sp, #20]\n 800577e:\ted9f 8bb2 \tvldr\td8, [pc, #712]\t; 8005a48 <__kernel_rem_pio2+0x310>\n 8005782:\teb03 0802 \tadd.w\tr8, r3, r2\n 8005786:\t9ba5 \tldr\tr3, [sp, #660]\t; 0x294\n 8005788:\t1aa7 \tsubs\tr7, r4, r2\n 800578a:\tae20 \tadd\tr6, sp, #128\t; 0x80\n 800578c:\teb03 0987 \tadd.w\tr9, r3, r7, lsl #2\n 8005790:\t2500 \tmovs\tr5, #0\n 8005792:\t4545 \tcmp\tr5, r8\n 8005794:\tdd13 \tble.n\t80057be <__kernel_rem_pio2+0x86>\n 8005796:\t9b06 \tldr\tr3, [sp, #24]\n 8005798:\taa20 \tadd\tr2, sp, #128\t; 0x80\n 800579a:\teb02 05c3 \tadd.w\tr5, r2, r3, lsl #3\n 800579e:\tf50d 7be0 \tadd.w\tfp, sp, #448\t; 0x1c0\n 80057a2:\tf04f 0800 \tmov.w\tr8, #0\n 80057a6:\t9b00 \tldr\tr3, [sp, #0]\n 80057a8:\t4598 \tcmp\tr8, r3\n 80057aa:\tdc31 \tbgt.n\t8005810 <__kernel_rem_pio2+0xd8>\n 80057ac:\ted9f 7ba6 \tvldr\td7, [pc, #664]\t; 8005a48 <__kernel_rem_pio2+0x310>\n 80057b0:\tf8dd 9024 \tldr.w\tr9, [sp, #36]\t; 0x24\n 80057b4:\ted8d 7b02 \tvstr\td7, [sp, #8]\n 80057b8:\t462f \tmov\tr7, r5\n 80057ba:\t2600 \tmovs\tr6, #0\n 80057bc:\te01b \tb.n\t80057f6 <__kernel_rem_pio2+0xbe>\n 80057be:\t42ef \tcmn\tr7, r5\n 80057c0:\td407 \tbmi.n\t80057d2 <__kernel_rem_pio2+0x9a>\n 80057c2:\tf859 0025 \tldr.w\tr0, [r9, r5, lsl #2]\n 80057c6:\tf7fa fe79 \tbl\t80004bc <__aeabi_i2d>\n 80057ca:\te8e6 0102 \tstrd\tr0, r1, [r6], #8\n 80057ce:\t3501 \tadds\tr5, #1\n 80057d0:\te7df \tb.n\t8005792 <__kernel_rem_pio2+0x5a>\n 80057d2:\tec51 0b18 \tvmov\tr0, r1, d8\n 80057d6:\te7f8 \tb.n\t80057ca <__kernel_rem_pio2+0x92>\n 80057d8:\te9d7 2300 \tldrd\tr2, r3, [r7]\n 80057dc:\te8f9 0102 \tldrd\tr0, r1, [r9], #8\n 80057e0:\tf7fa fed6 \tbl\t8000590 <__aeabi_dmul>\n 80057e4:\t4602 \tmov\tr2, r0\n 80057e6:\t460b \tmov\tr3, r1\n 80057e8:\te9dd 0102 \tldrd\tr0, r1, [sp, #8]\n 80057ec:\tf7fa fd1a \tbl\t8000224 <__adddf3>\n 80057f0:\te9cd 0102 \tstrd\tr0, r1, [sp, #8]\n 80057f4:\t3601 \tadds\tr6, #1\n 80057f6:\t9b05 \tldr\tr3, [sp, #20]\n 80057f8:\t429e \tcmp\tr6, r3\n 80057fa:\tf1a7 0708 \tsub.w\tr7, r7, #8\n 80057fe:\tddeb \tble.n\t80057d8 <__kernel_rem_pio2+0xa0>\n 8005800:\ted9d 7b02 \tvldr\td7, [sp, #8]\n 8005804:\tf108 0801 \tadd.w\tr8, r8, #1\n 8005808:\tecab 7b02 \tvstmia\tfp!, {d7}\n 800580c:\t3508 \tadds\tr5, #8\n 800580e:\te7ca \tb.n\t80057a6 <__kernel_rem_pio2+0x6e>\n 8005810:\t9b00 \tldr\tr3, [sp, #0]\n 8005812:\taa0c \tadd\tr2, sp, #48\t; 0x30\n 8005814:\teb02 0383 \tadd.w\tr3, r2, r3, lsl #2\n 8005818:\t930b \tstr\tr3, [sp, #44]\t; 0x2c\n 800581a:\t9ba5 \tldr\tr3, [sp, #660]\t; 0x294\n 800581c:\teb03 0384 \tadd.w\tr3, r3, r4, lsl #2\n 8005820:\t9c00 \tldr\tr4, [sp, #0]\n 8005822:\t930a \tstr\tr3, [sp, #40]\t; 0x28\n 8005824:\t00e3 \tlsls\tr3, r4, #3\n 8005826:\t9308 \tstr\tr3, [sp, #32]\n 8005828:\tab98 \tadd\tr3, sp, #608\t; 0x260\n 800582a:\teb03 03c4 \tadd.w\tr3, r3, r4, lsl #3\n 800582e:\te953 6728 \tldrd\tr6, r7, [r3, #-160]\t; 0xa0\n 8005832:\tf10d 0830 \tadd.w\tr8, sp, #48\t; 0x30\n 8005836:\tab70 \tadd\tr3, sp, #448\t; 0x1c0\n 8005838:\teb03 05c4 \tadd.w\tr5, r3, r4, lsl #3\n 800583c:\t46c3 \tmov\tfp, r8\n 800583e:\t46a1 \tmov\tr9, r4\n 8005840:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8005844:\tf1a5 0508 \tsub.w\tr5, r5, #8\n 8005848:\tdc77 \tbgt.n\t800593a <__kernel_rem_pio2+0x202>\n 800584a:\tec47 6b10 \tvmov\td0, r6, r7\n 800584e:\t4650 \tmov\tr0, sl\n 8005850:\tf000 fcd6 \tbl\t8006200 \n 8005854:\tec57 6b10 \tvmov\tr6, r7, d0\n 8005858:\t2200 \tmovs\tr2, #0\n 800585a:\tf04f 537f \tmov.w\tr3, #1069547520\t; 0x3fc00000\n 800585e:\tee10 0a10 \tvmov\tr0, s0\n 8005862:\t4639 \tmov\tr1, r7\n 8005864:\tf7fa fe94 \tbl\t8000590 <__aeabi_dmul>\n 8005868:\tec41 0b10 \tvmov\td0, r0, r1\n 800586c:\tf000 fd48 \tbl\t8006300 \n 8005870:\t4b7a \tldr\tr3, [pc, #488]\t; (8005a5c <__kernel_rem_pio2+0x324>)\n 8005872:\tec51 0b10 \tvmov\tr0, r1, d0\n 8005876:\t2200 \tmovs\tr2, #0\n 8005878:\tf7fa fe8a \tbl\t8000590 <__aeabi_dmul>\n 800587c:\t4602 \tmov\tr2, r0\n 800587e:\t460b \tmov\tr3, r1\n 8005880:\t4630 \tmov\tr0, r6\n 8005882:\t4639 \tmov\tr1, r7\n 8005884:\tf7fa fccc \tbl\t8000220 <__aeabi_dsub>\n 8005888:\t460f \tmov\tr7, r1\n 800588a:\t4606 \tmov\tr6, r0\n 800588c:\tf7fb f91a \tbl\t8000ac4 <__aeabi_d2iz>\n 8005890:\t9002 \tstr\tr0, [sp, #8]\n 8005892:\tf7fa fe13 \tbl\t80004bc <__aeabi_i2d>\n 8005896:\t4602 \tmov\tr2, r0\n 8005898:\t460b \tmov\tr3, r1\n 800589a:\t4630 \tmov\tr0, r6\n 800589c:\t4639 \tmov\tr1, r7\n 800589e:\tf7fa fcbf \tbl\t8000220 <__aeabi_dsub>\n 80058a2:\tf1ba 0f00 \tcmp.w\tsl, #0\n 80058a6:\t4606 \tmov\tr6, r0\n 80058a8:\t460f \tmov\tr7, r1\n 80058aa:\tdd6d \tble.n\t8005988 <__kernel_rem_pio2+0x250>\n 80058ac:\t1e61 \tsubs\tr1, r4, #1\n 80058ae:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 80058b0:\t9d02 \tldr\tr5, [sp, #8]\n 80058b2:\tf853 3021 \tldr.w\tr3, [r3, r1, lsl #2]\n 80058b6:\tf1ca 0018 \trsb\tr0, sl, #24\n 80058ba:\tfa43 f200 \tasr.w\tr2, r3, r0\n 80058be:\t4415 \tadd\tr5, r2\n 80058c0:\t4082 \tlsls\tr2, r0\n 80058c2:\t1a9b \tsubs\tr3, r3, r2\n 80058c4:\taa0c \tadd\tr2, sp, #48\t; 0x30\n 80058c6:\t9502 \tstr\tr5, [sp, #8]\n 80058c8:\tf842 3021 \tstr.w\tr3, [r2, r1, lsl #2]\n 80058cc:\tf1ca 0217 \trsb\tr2, sl, #23\n 80058d0:\tfa43 fb02 \tasr.w\tfp, r3, r2\n 80058d4:\tf1bb 0f00 \tcmp.w\tfp, #0\n 80058d8:\tdd65 \tble.n\t80059a6 <__kernel_rem_pio2+0x26e>\n 80058da:\t9b02 \tldr\tr3, [sp, #8]\n 80058dc:\t2200 \tmovs\tr2, #0\n 80058de:\t3301 \tadds\tr3, #1\n 80058e0:\t9302 \tstr\tr3, [sp, #8]\n 80058e2:\t4615 \tmov\tr5, r2\n 80058e4:\tf06f 417f \tmvn.w\tr1, #4278190080\t; 0xff000000\n 80058e8:\t4294 \tcmp\tr4, r2\n 80058ea:\tf300 809f \tbgt.w\t8005a2c <__kernel_rem_pio2+0x2f4>\n 80058ee:\tf1ba 0f00 \tcmp.w\tsl, #0\n 80058f2:\tdd07 \tble.n\t8005904 <__kernel_rem_pio2+0x1cc>\n 80058f4:\tf1ba 0f01 \tcmp.w\tsl, #1\n 80058f8:\tf000 80c1 \tbeq.w\t8005a7e <__kernel_rem_pio2+0x346>\n 80058fc:\tf1ba 0f02 \tcmp.w\tsl, #2\n 8005900:\tf000 80c7 \tbeq.w\t8005a92 <__kernel_rem_pio2+0x35a>\n 8005904:\tf1bb 0f02 \tcmp.w\tfp, #2\n 8005908:\td14d \tbne.n\t80059a6 <__kernel_rem_pio2+0x26e>\n 800590a:\t4632 \tmov\tr2, r6\n 800590c:\t463b \tmov\tr3, r7\n 800590e:\t4954 \tldr\tr1, [pc, #336]\t; (8005a60 <__kernel_rem_pio2+0x328>)\n 8005910:\t2000 \tmovs\tr0, #0\n 8005912:\tf7fa fc85 \tbl\t8000220 <__aeabi_dsub>\n 8005916:\t4606 \tmov\tr6, r0\n 8005918:\t460f \tmov\tr7, r1\n 800591a:\t2d00 \tcmp\tr5, #0\n 800591c:\td043 \tbeq.n\t80059a6 <__kernel_rem_pio2+0x26e>\n 800591e:\t4650 \tmov\tr0, sl\n 8005920:\ted9f 0b4b \tvldr\td0, [pc, #300]\t; 8005a50 <__kernel_rem_pio2+0x318>\n 8005924:\tf000 fc6c \tbl\t8006200 \n 8005928:\t4630 \tmov\tr0, r6\n 800592a:\t4639 \tmov\tr1, r7\n 800592c:\tec53 2b10 \tvmov\tr2, r3, d0\n 8005930:\tf7fa fc76 \tbl\t8000220 <__aeabi_dsub>\n 8005934:\t4606 \tmov\tr6, r0\n 8005936:\t460f \tmov\tr7, r1\n 8005938:\te035 \tb.n\t80059a6 <__kernel_rem_pio2+0x26e>\n 800593a:\t4b4a \tldr\tr3, [pc, #296]\t; (8005a64 <__kernel_rem_pio2+0x32c>)\n 800593c:\t2200 \tmovs\tr2, #0\n 800593e:\t4630 \tmov\tr0, r6\n 8005940:\t4639 \tmov\tr1, r7\n 8005942:\tf7fa fe25 \tbl\t8000590 <__aeabi_dmul>\n 8005946:\tf7fb f8bd \tbl\t8000ac4 <__aeabi_d2iz>\n 800594a:\tf7fa fdb7 \tbl\t80004bc <__aeabi_i2d>\n 800594e:\t4602 \tmov\tr2, r0\n 8005950:\t460b \tmov\tr3, r1\n 8005952:\tec43 2b18 \tvmov\td8, r2, r3\n 8005956:\t4b44 \tldr\tr3, [pc, #272]\t; (8005a68 <__kernel_rem_pio2+0x330>)\n 8005958:\t2200 \tmovs\tr2, #0\n 800595a:\tf7fa fe19 \tbl\t8000590 <__aeabi_dmul>\n 800595e:\t4602 \tmov\tr2, r0\n 8005960:\t460b \tmov\tr3, r1\n 8005962:\t4630 \tmov\tr0, r6\n 8005964:\t4639 \tmov\tr1, r7\n 8005966:\tf7fa fc5b \tbl\t8000220 <__aeabi_dsub>\n 800596a:\tf7fb f8ab \tbl\t8000ac4 <__aeabi_d2iz>\n 800596e:\te9d5 2300 \tldrd\tr2, r3, [r5]\n 8005972:\tf84b 0b04 \tstr.w\tr0, [fp], #4\n 8005976:\tec51 0b18 \tvmov\tr0, r1, d8\n 800597a:\tf7fa fc53 \tbl\t8000224 <__adddf3>\n 800597e:\tf109 39ff \tadd.w\tr9, r9, #4294967295\t; 0xffffffff\n 8005982:\t4606 \tmov\tr6, r0\n 8005984:\t460f \tmov\tr7, r1\n 8005986:\te75b \tb.n\t8005840 <__kernel_rem_pio2+0x108>\n 8005988:\td106 \tbne.n\t8005998 <__kernel_rem_pio2+0x260>\n 800598a:\t1e63 \tsubs\tr3, r4, #1\n 800598c:\taa0c \tadd\tr2, sp, #48\t; 0x30\n 800598e:\tf852 3023 \tldr.w\tr3, [r2, r3, lsl #2]\n 8005992:\tea4f 5be3 \tmov.w\tfp, r3, asr #23\n 8005996:\te79d \tb.n\t80058d4 <__kernel_rem_pio2+0x19c>\n 8005998:\t4b34 \tldr\tr3, [pc, #208]\t; (8005a6c <__kernel_rem_pio2+0x334>)\n 800599a:\t2200 \tmovs\tr2, #0\n 800599c:\tf7fb f87e \tbl\t8000a9c <__aeabi_dcmpge>\n 80059a0:\t2800 \tcmp\tr0, #0\n 80059a2:\td140 \tbne.n\t8005a26 <__kernel_rem_pio2+0x2ee>\n 80059a4:\t4683 \tmov\tfp, r0\n 80059a6:\t2200 \tmovs\tr2, #0\n 80059a8:\t2300 \tmovs\tr3, #0\n 80059aa:\t4630 \tmov\tr0, r6\n 80059ac:\t4639 \tmov\tr1, r7\n 80059ae:\tf7fb f857 \tbl\t8000a60 <__aeabi_dcmpeq>\n 80059b2:\t2800 \tcmp\tr0, #0\n 80059b4:\tf000 80c1 \tbeq.w\t8005b3a <__kernel_rem_pio2+0x402>\n 80059b8:\t1e65 \tsubs\tr5, r4, #1\n 80059ba:\t462b \tmov\tr3, r5\n 80059bc:\t2200 \tmovs\tr2, #0\n 80059be:\t9900 \tldr\tr1, [sp, #0]\n 80059c0:\t428b \tcmp\tr3, r1\n 80059c2:\tda6d \tbge.n\t8005aa0 <__kernel_rem_pio2+0x368>\n 80059c4:\t2a00 \tcmp\tr2, #0\n 80059c6:\tf000 808a \tbeq.w\t8005ade <__kernel_rem_pio2+0x3a6>\n 80059ca:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 80059cc:\tf1aa 0a18 \tsub.w\tsl, sl, #24\n 80059d0:\tf853 3025 \tldr.w\tr3, [r3, r5, lsl #2]\n 80059d4:\t2b00 \tcmp\tr3, #0\n 80059d6:\tf000 80ae \tbeq.w\t8005b36 <__kernel_rem_pio2+0x3fe>\n 80059da:\t4650 \tmov\tr0, sl\n 80059dc:\ted9f 0b1c \tvldr\td0, [pc, #112]\t; 8005a50 <__kernel_rem_pio2+0x318>\n 80059e0:\tf000 fc0e \tbl\t8006200 \n 80059e4:\t1c6b \tadds\tr3, r5, #1\n 80059e6:\t00da \tlsls\tr2, r3, #3\n 80059e8:\t9205 \tstr\tr2, [sp, #20]\n 80059ea:\tec57 6b10 \tvmov\tr6, r7, d0\n 80059ee:\taa70 \tadd\tr2, sp, #448\t; 0x1c0\n 80059f0:\tf8df 9070 \tldr.w\tr9, [pc, #112]\t; 8005a64 <__kernel_rem_pio2+0x32c>\n 80059f4:\teb02 0ac3 \tadd.w\tsl, r2, r3, lsl #3\n 80059f8:\t462c \tmov\tr4, r5\n 80059fa:\tf04f 0800 \tmov.w\tr8, #0\n 80059fe:\t2c00 \tcmp\tr4, #0\n 8005a00:\tf280 80d4 \tbge.w\t8005bac <__kernel_rem_pio2+0x474>\n 8005a04:\t462c \tmov\tr4, r5\n 8005a06:\t2c00 \tcmp\tr4, #0\n 8005a08:\tf2c0 8102 \tblt.w\t8005c10 <__kernel_rem_pio2+0x4d8>\n 8005a0c:\t4b18 \tldr\tr3, [pc, #96]\t; (8005a70 <__kernel_rem_pio2+0x338>)\n 8005a0e:\t461e \tmov\tr6, r3\n 8005a10:\tab70 \tadd\tr3, sp, #448\t; 0x1c0\n 8005a12:\teb03 08c4 \tadd.w\tr8, r3, r4, lsl #3\n 8005a16:\t1b2b \tsubs\tr3, r5, r4\n 8005a18:\tf04f 0900 \tmov.w\tr9, #0\n 8005a1c:\tf04f 0a00 \tmov.w\tsl, #0\n 8005a20:\t2700 \tmovs\tr7, #0\n 8005a22:\t9306 \tstr\tr3, [sp, #24]\n 8005a24:\te0e6 \tb.n\t8005bf4 <__kernel_rem_pio2+0x4bc>\n 8005a26:\tf04f 0b02 \tmov.w\tfp, #2\n 8005a2a:\te756 \tb.n\t80058da <__kernel_rem_pio2+0x1a2>\n 8005a2c:\tf8d8 3000 \tldr.w\tr3, [r8]\n 8005a30:\tbb05 \tcbnz\tr5, 8005a74 <__kernel_rem_pio2+0x33c>\n 8005a32:\tb123 \tcbz\tr3, 8005a3e <__kernel_rem_pio2+0x306>\n 8005a34:\tf1c3 7380 \trsb\tr3, r3, #16777216\t; 0x1000000\n 8005a38:\tf8c8 3000 \tstr.w\tr3, [r8]\n 8005a3c:\t2301 \tmovs\tr3, #1\n 8005a3e:\t3201 \tadds\tr2, #1\n 8005a40:\tf108 0804 \tadd.w\tr8, r8, #4\n 8005a44:\t461d \tmov\tr5, r3\n 8005a46:\te74f \tb.n\t80058e8 <__kernel_rem_pio2+0x1b0>\n\t...\n 8005a54:\t3ff00000 \t.word\t0x3ff00000\n 8005a58:\t08007f08 \t.word\t0x08007f08\n 8005a5c:\t40200000 \t.word\t0x40200000\n 8005a60:\t3ff00000 \t.word\t0x3ff00000\n 8005a64:\t3e700000 \t.word\t0x3e700000\n 8005a68:\t41700000 \t.word\t0x41700000\n 8005a6c:\t3fe00000 \t.word\t0x3fe00000\n 8005a70:\t08007ec8 \t.word\t0x08007ec8\n 8005a74:\t1acb \tsubs\tr3, r1, r3\n 8005a76:\tf8c8 3000 \tstr.w\tr3, [r8]\n 8005a7a:\t462b \tmov\tr3, r5\n 8005a7c:\te7df \tb.n\t8005a3e <__kernel_rem_pio2+0x306>\n 8005a7e:\t1e62 \tsubs\tr2, r4, #1\n 8005a80:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 8005a82:\tf853 3022 \tldr.w\tr3, [r3, r2, lsl #2]\n 8005a86:\tf3c3 0316 \tubfx\tr3, r3, #0, #23\n 8005a8a:\ta90c \tadd\tr1, sp, #48\t; 0x30\n 8005a8c:\tf841 3022 \tstr.w\tr3, [r1, r2, lsl #2]\n 8005a90:\te738 \tb.n\t8005904 <__kernel_rem_pio2+0x1cc>\n 8005a92:\t1e62 \tsubs\tr2, r4, #1\n 8005a94:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 8005a96:\tf853 3022 \tldr.w\tr3, [r3, r2, lsl #2]\n 8005a9a:\tf3c3 0315 \tubfx\tr3, r3, #0, #22\n 8005a9e:\te7f4 \tb.n\t8005a8a <__kernel_rem_pio2+0x352>\n 8005aa0:\ta90c \tadd\tr1, sp, #48\t; 0x30\n 8005aa2:\tf851 1023 \tldr.w\tr1, [r1, r3, lsl #2]\n 8005aa6:\t3b01 \tsubs\tr3, #1\n 8005aa8:\t430a \torrs\tr2, r1\n 8005aaa:\te788 \tb.n\t80059be <__kernel_rem_pio2+0x286>\n 8005aac:\t3301 \tadds\tr3, #1\n 8005aae:\tf852 1d04 \tldr.w\tr1, [r2, #-4]!\n 8005ab2:\t2900 \tcmp\tr1, #0\n 8005ab4:\td0fa \tbeq.n\t8005aac <__kernel_rem_pio2+0x374>\n 8005ab6:\t9a08 \tldr\tr2, [sp, #32]\n 8005ab8:\tf502 7218 \tadd.w\tr2, r2, #608\t; 0x260\n 8005abc:\t446a \tadd\tr2, sp\n 8005abe:\t3a98 \tsubs\tr2, #152\t; 0x98\n 8005ac0:\t9208 \tstr\tr2, [sp, #32]\n 8005ac2:\t9a06 \tldr\tr2, [sp, #24]\n 8005ac4:\ta920 \tadd\tr1, sp, #128\t; 0x80\n 8005ac6:\t18a2 \tadds\tr2, r4, r2\n 8005ac8:\t18e3 \tadds\tr3, r4, r3\n 8005aca:\tf104 0801 \tadd.w\tr8, r4, #1\n 8005ace:\teb01 05c2 \tadd.w\tr5, r1, r2, lsl #3\n 8005ad2:\t9302 \tstr\tr3, [sp, #8]\n 8005ad4:\t9b02 \tldr\tr3, [sp, #8]\n 8005ad6:\t4543 \tcmp\tr3, r8\n 8005ad8:\tda04 \tbge.n\t8005ae4 <__kernel_rem_pio2+0x3ac>\n 8005ada:\t461c \tmov\tr4, r3\n 8005adc:\te6a2 \tb.n\t8005824 <__kernel_rem_pio2+0xec>\n 8005ade:\t9a0b \tldr\tr2, [sp, #44]\t; 0x2c\n 8005ae0:\t2301 \tmovs\tr3, #1\n 8005ae2:\te7e4 \tb.n\t8005aae <__kernel_rem_pio2+0x376>\n 8005ae4:\t9b0a \tldr\tr3, [sp, #40]\t; 0x28\n 8005ae6:\tf853 0028 \tldr.w\tr0, [r3, r8, lsl #2]\n 8005aea:\tf7fa fce7 \tbl\t80004bc <__aeabi_i2d>\n 8005aee:\te8e5 0102 \tstrd\tr0, r1, [r5], #8\n 8005af2:\t9b09 \tldr\tr3, [sp, #36]\t; 0x24\n 8005af4:\t46ab \tmov\tfp, r5\n 8005af6:\t461c \tmov\tr4, r3\n 8005af8:\tf04f 0900 \tmov.w\tr9, #0\n 8005afc:\t2600 \tmovs\tr6, #0\n 8005afe:\t2700 \tmovs\tr7, #0\n 8005b00:\t9b05 \tldr\tr3, [sp, #20]\n 8005b02:\t4599 \tcmp\tr9, r3\n 8005b04:\tdd06 \tble.n\t8005b14 <__kernel_rem_pio2+0x3dc>\n 8005b06:\t9b08 \tldr\tr3, [sp, #32]\n 8005b08:\te8e3 6702 \tstrd\tr6, r7, [r3], #8\n 8005b0c:\tf108 0801 \tadd.w\tr8, r8, #1\n 8005b10:\t9308 \tstr\tr3, [sp, #32]\n 8005b12:\te7df \tb.n\t8005ad4 <__kernel_rem_pio2+0x39c>\n 8005b14:\te97b 2302 \tldrd\tr2, r3, [fp, #-8]!\n 8005b18:\te8f4 0102 \tldrd\tr0, r1, [r4], #8\n 8005b1c:\tf7fa fd38 \tbl\t8000590 <__aeabi_dmul>\n 8005b20:\t4602 \tmov\tr2, r0\n 8005b22:\t460b \tmov\tr3, r1\n 8005b24:\t4630 \tmov\tr0, r6\n 8005b26:\t4639 \tmov\tr1, r7\n 8005b28:\tf7fa fb7c \tbl\t8000224 <__adddf3>\n 8005b2c:\tf109 0901 \tadd.w\tr9, r9, #1\n 8005b30:\t4606 \tmov\tr6, r0\n 8005b32:\t460f \tmov\tr7, r1\n 8005b34:\te7e4 \tb.n\t8005b00 <__kernel_rem_pio2+0x3c8>\n 8005b36:\t3d01 \tsubs\tr5, #1\n 8005b38:\te747 \tb.n\t80059ca <__kernel_rem_pio2+0x292>\n 8005b3a:\tec47 6b10 \tvmov\td0, r6, r7\n 8005b3e:\tf1ca 0000 \trsb\tr0, sl, #0\n 8005b42:\tf000 fb5d \tbl\t8006200 \n 8005b46:\tec57 6b10 \tvmov\tr6, r7, d0\n 8005b4a:\t4ba0 \tldr\tr3, [pc, #640]\t; (8005dcc <__kernel_rem_pio2+0x694>)\n 8005b4c:\tee10 0a10 \tvmov\tr0, s0\n 8005b50:\t2200 \tmovs\tr2, #0\n 8005b52:\t4639 \tmov\tr1, r7\n 8005b54:\tf7fa ffa2 \tbl\t8000a9c <__aeabi_dcmpge>\n 8005b58:\tb1f8 \tcbz\tr0, 8005b9a <__kernel_rem_pio2+0x462>\n 8005b5a:\t4b9d \tldr\tr3, [pc, #628]\t; (8005dd0 <__kernel_rem_pio2+0x698>)\n 8005b5c:\t2200 \tmovs\tr2, #0\n 8005b5e:\t4630 \tmov\tr0, r6\n 8005b60:\t4639 \tmov\tr1, r7\n 8005b62:\tf7fa fd15 \tbl\t8000590 <__aeabi_dmul>\n 8005b66:\tf7fa ffad \tbl\t8000ac4 <__aeabi_d2iz>\n 8005b6a:\t4680 \tmov\tr8, r0\n 8005b6c:\tf7fa fca6 \tbl\t80004bc <__aeabi_i2d>\n 8005b70:\t4b96 \tldr\tr3, [pc, #600]\t; (8005dcc <__kernel_rem_pio2+0x694>)\n 8005b72:\t2200 \tmovs\tr2, #0\n 8005b74:\tf7fa fd0c \tbl\t8000590 <__aeabi_dmul>\n 8005b78:\t460b \tmov\tr3, r1\n 8005b7a:\t4602 \tmov\tr2, r0\n 8005b7c:\t4639 \tmov\tr1, r7\n 8005b7e:\t4630 \tmov\tr0, r6\n 8005b80:\tf7fa fb4e \tbl\t8000220 <__aeabi_dsub>\n 8005b84:\tf7fa ff9e \tbl\t8000ac4 <__aeabi_d2iz>\n 8005b88:\t1c65 \tadds\tr5, r4, #1\n 8005b8a:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 8005b8c:\tf10a 0a18 \tadd.w\tsl, sl, #24\n 8005b90:\tf843 0024 \tstr.w\tr0, [r3, r4, lsl #2]\n 8005b94:\tf843 8025 \tstr.w\tr8, [r3, r5, lsl #2]\n 8005b98:\te71f \tb.n\t80059da <__kernel_rem_pio2+0x2a2>\n 8005b9a:\t4630 \tmov\tr0, r6\n 8005b9c:\t4639 \tmov\tr1, r7\n 8005b9e:\tf7fa ff91 \tbl\t8000ac4 <__aeabi_d2iz>\n 8005ba2:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 8005ba4:\t4625 \tmov\tr5, r4\n 8005ba6:\tf843 0024 \tstr.w\tr0, [r3, r4, lsl #2]\n 8005baa:\te716 \tb.n\t80059da <__kernel_rem_pio2+0x2a2>\n 8005bac:\tab0c \tadd\tr3, sp, #48\t; 0x30\n 8005bae:\tf853 0024 \tldr.w\tr0, [r3, r4, lsl #2]\n 8005bb2:\tf7fa fc83 \tbl\t80004bc <__aeabi_i2d>\n 8005bb6:\t4632 \tmov\tr2, r6\n 8005bb8:\t463b \tmov\tr3, r7\n 8005bba:\tf7fa fce9 \tbl\t8000590 <__aeabi_dmul>\n 8005bbe:\t4642 \tmov\tr2, r8\n 8005bc0:\te96a 0102 \tstrd\tr0, r1, [sl, #-8]!\n 8005bc4:\t464b \tmov\tr3, r9\n 8005bc6:\t4630 \tmov\tr0, r6\n 8005bc8:\t4639 \tmov\tr1, r7\n 8005bca:\tf7fa fce1 \tbl\t8000590 <__aeabi_dmul>\n 8005bce:\t3c01 \tsubs\tr4, #1\n 8005bd0:\t4606 \tmov\tr6, r0\n 8005bd2:\t460f \tmov\tr7, r1\n 8005bd4:\te713 \tb.n\t80059fe <__kernel_rem_pio2+0x2c6>\n 8005bd6:\te8f8 2302 \tldrd\tr2, r3, [r8], #8\n 8005bda:\te8f6 0102 \tldrd\tr0, r1, [r6], #8\n 8005bde:\tf7fa fcd7 \tbl\t8000590 <__aeabi_dmul>\n 8005be2:\t4602 \tmov\tr2, r0\n 8005be4:\t460b \tmov\tr3, r1\n 8005be6:\t4648 \tmov\tr0, r9\n 8005be8:\t4651 \tmov\tr1, sl\n 8005bea:\tf7fa fb1b \tbl\t8000224 <__adddf3>\n 8005bee:\t3701 \tadds\tr7, #1\n 8005bf0:\t4681 \tmov\tr9, r0\n 8005bf2:\t468a \tmov\tsl, r1\n 8005bf4:\t9b00 \tldr\tr3, [sp, #0]\n 8005bf6:\t429f \tcmp\tr7, r3\n 8005bf8:\tdc02 \tbgt.n\t8005c00 <__kernel_rem_pio2+0x4c8>\n 8005bfa:\t9b06 \tldr\tr3, [sp, #24]\n 8005bfc:\t429f \tcmp\tr7, r3\n 8005bfe:\tddea \tble.n\t8005bd6 <__kernel_rem_pio2+0x49e>\n 8005c00:\t9a06 \tldr\tr2, [sp, #24]\n 8005c02:\tab48 \tadd\tr3, sp, #288\t; 0x120\n 8005c04:\teb03 06c2 \tadd.w\tr6, r3, r2, lsl #3\n 8005c08:\te9c6 9a00 \tstrd\tr9, sl, [r6]\n 8005c0c:\t3c01 \tsubs\tr4, #1\n 8005c0e:\te6fa \tb.n\t8005a06 <__kernel_rem_pio2+0x2ce>\n 8005c10:\t9ba4 \tldr\tr3, [sp, #656]\t; 0x290\n 8005c12:\t2b02 \tcmp\tr3, #2\n 8005c14:\tdc0b \tbgt.n\t8005c2e <__kernel_rem_pio2+0x4f6>\n 8005c16:\t2b00 \tcmp\tr3, #0\n 8005c18:\tdc39 \tbgt.n\t8005c8e <__kernel_rem_pio2+0x556>\n 8005c1a:\td05d \tbeq.n\t8005cd8 <__kernel_rem_pio2+0x5a0>\n 8005c1c:\t9b02 \tldr\tr3, [sp, #8]\n 8005c1e:\tf003 0007 \tand.w\tr0, r3, #7\n 8005c22:\tf50d 7d19 \tadd.w\tsp, sp, #612\t; 0x264\n 8005c26:\tecbd 8b02 \tvpop\t{d8}\n 8005c2a:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 8005c2e:\t9ba4 \tldr\tr3, [sp, #656]\t; 0x290\n 8005c30:\t2b03 \tcmp\tr3, #3\n 8005c32:\td1f3 \tbne.n\t8005c1c <__kernel_rem_pio2+0x4e4>\n 8005c34:\t9b05 \tldr\tr3, [sp, #20]\n 8005c36:\t9500 \tstr\tr5, [sp, #0]\n 8005c38:\tf503 7318 \tadd.w\tr3, r3, #608\t; 0x260\n 8005c3c:\teb0d 0403 \tadd.w\tr4, sp, r3\n 8005c40:\tf5a4 74a4 \tsub.w\tr4, r4, #328\t; 0x148\n 8005c44:\t46a2 \tmov\tsl, r4\n 8005c46:\t9b00 \tldr\tr3, [sp, #0]\n 8005c48:\t2b00 \tcmp\tr3, #0\n 8005c4a:\tf1aa 0a08 \tsub.w\tsl, sl, #8\n 8005c4e:\tdc69 \tbgt.n\t8005d24 <__kernel_rem_pio2+0x5ec>\n 8005c50:\t46aa \tmov\tsl, r5\n 8005c52:\tf1ba 0f01 \tcmp.w\tsl, #1\n 8005c56:\tf1a4 0408 \tsub.w\tr4, r4, #8\n 8005c5a:\tf300 8083 \tbgt.w\t8005d64 <__kernel_rem_pio2+0x62c>\n 8005c5e:\t9c05 \tldr\tr4, [sp, #20]\n 8005c60:\tab48 \tadd\tr3, sp, #288\t; 0x120\n 8005c62:\t441c \tadd\tr4, r3\n 8005c64:\t2000 \tmovs\tr0, #0\n 8005c66:\t2100 \tmovs\tr1, #0\n 8005c68:\t2d01 \tcmp\tr5, #1\n 8005c6a:\tf300 809a \tbgt.w\t8005da2 <__kernel_rem_pio2+0x66a>\n 8005c6e:\te9dd 7848 \tldrd\tr7, r8, [sp, #288]\t; 0x120\n 8005c72:\te9dd 564a \tldrd\tr5, r6, [sp, #296]\t; 0x128\n 8005c76:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8005c7a:\tf040 8098 \tbne.w\t8005dae <__kernel_rem_pio2+0x676>\n 8005c7e:\t9b04 \tldr\tr3, [sp, #16]\n 8005c80:\te9c3 7800 \tstrd\tr7, r8, [r3]\n 8005c84:\te9c3 5602 \tstrd\tr5, r6, [r3, #8]\n 8005c88:\te9c3 0104 \tstrd\tr0, r1, [r3, #16]\n 8005c8c:\te7c6 \tb.n\t8005c1c <__kernel_rem_pio2+0x4e4>\n 8005c8e:\t9e05 \tldr\tr6, [sp, #20]\n 8005c90:\tab48 \tadd\tr3, sp, #288\t; 0x120\n 8005c92:\t441e \tadd\tr6, r3\n 8005c94:\t462c \tmov\tr4, r5\n 8005c96:\t2000 \tmovs\tr0, #0\n 8005c98:\t2100 \tmovs\tr1, #0\n 8005c9a:\t2c00 \tcmp\tr4, #0\n 8005c9c:\tda33 \tbge.n\t8005d06 <__kernel_rem_pio2+0x5ce>\n 8005c9e:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8005ca2:\td036 \tbeq.n\t8005d12 <__kernel_rem_pio2+0x5da>\n 8005ca4:\t4602 \tmov\tr2, r0\n 8005ca6:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005caa:\t9c04 \tldr\tr4, [sp, #16]\n 8005cac:\te9c4 2300 \tstrd\tr2, r3, [r4]\n 8005cb0:\t4602 \tmov\tr2, r0\n 8005cb2:\t460b \tmov\tr3, r1\n 8005cb4:\te9dd 0148 \tldrd\tr0, r1, [sp, #288]\t; 0x120\n 8005cb8:\tf7fa fab2 \tbl\t8000220 <__aeabi_dsub>\n 8005cbc:\tae4a \tadd\tr6, sp, #296\t; 0x128\n 8005cbe:\t2401 \tmovs\tr4, #1\n 8005cc0:\t42a5 \tcmp\tr5, r4\n 8005cc2:\tda29 \tbge.n\t8005d18 <__kernel_rem_pio2+0x5e0>\n 8005cc4:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8005cc8:\td002 \tbeq.n\t8005cd0 <__kernel_rem_pio2+0x598>\n 8005cca:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005cce:\t4619 \tmov\tr1, r3\n 8005cd0:\t9b04 \tldr\tr3, [sp, #16]\n 8005cd2:\te9c3 0102 \tstrd\tr0, r1, [r3, #8]\n 8005cd6:\te7a1 \tb.n\t8005c1c <__kernel_rem_pio2+0x4e4>\n 8005cd8:\t9c05 \tldr\tr4, [sp, #20]\n 8005cda:\tab48 \tadd\tr3, sp, #288\t; 0x120\n 8005cdc:\t441c \tadd\tr4, r3\n 8005cde:\t2000 \tmovs\tr0, #0\n 8005ce0:\t2100 \tmovs\tr1, #0\n 8005ce2:\t2d00 \tcmp\tr5, #0\n 8005ce4:\tda09 \tbge.n\t8005cfa <__kernel_rem_pio2+0x5c2>\n 8005ce6:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8005cea:\td002 \tbeq.n\t8005cf2 <__kernel_rem_pio2+0x5ba>\n 8005cec:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005cf0:\t4619 \tmov\tr1, r3\n 8005cf2:\t9b04 \tldr\tr3, [sp, #16]\n 8005cf4:\te9c3 0100 \tstrd\tr0, r1, [r3]\n 8005cf8:\te790 \tb.n\t8005c1c <__kernel_rem_pio2+0x4e4>\n 8005cfa:\te974 2302 \tldrd\tr2, r3, [r4, #-8]!\n 8005cfe:\tf7fa fa91 \tbl\t8000224 <__adddf3>\n 8005d02:\t3d01 \tsubs\tr5, #1\n 8005d04:\te7ed \tb.n\t8005ce2 <__kernel_rem_pio2+0x5aa>\n 8005d06:\te976 2302 \tldrd\tr2, r3, [r6, #-8]!\n 8005d0a:\tf7fa fa8b \tbl\t8000224 <__adddf3>\n 8005d0e:\t3c01 \tsubs\tr4, #1\n 8005d10:\te7c3 \tb.n\t8005c9a <__kernel_rem_pio2+0x562>\n 8005d12:\t4602 \tmov\tr2, r0\n 8005d14:\t460b \tmov\tr3, r1\n 8005d16:\te7c8 \tb.n\t8005caa <__kernel_rem_pio2+0x572>\n 8005d18:\te8f6 2302 \tldrd\tr2, r3, [r6], #8\n 8005d1c:\tf7fa fa82 \tbl\t8000224 <__adddf3>\n 8005d20:\t3401 \tadds\tr4, #1\n 8005d22:\te7cd \tb.n\t8005cc0 <__kernel_rem_pio2+0x588>\n 8005d24:\te9da 8900 \tldrd\tr8, r9, [sl]\n 8005d28:\te9da 6702 \tldrd\tr6, r7, [sl, #8]\n 8005d2c:\t9b00 \tldr\tr3, [sp, #0]\n 8005d2e:\t3b01 \tsubs\tr3, #1\n 8005d30:\t9300 \tstr\tr3, [sp, #0]\n 8005d32:\t4632 \tmov\tr2, r6\n 8005d34:\t463b \tmov\tr3, r7\n 8005d36:\t4640 \tmov\tr0, r8\n 8005d38:\t4649 \tmov\tr1, r9\n 8005d3a:\tf7fa fa73 \tbl\t8000224 <__adddf3>\n 8005d3e:\te9cd 0106 \tstrd\tr0, r1, [sp, #24]\n 8005d42:\t4602 \tmov\tr2, r0\n 8005d44:\t460b \tmov\tr3, r1\n 8005d46:\t4640 \tmov\tr0, r8\n 8005d48:\t4649 \tmov\tr1, r9\n 8005d4a:\tf7fa fa69 \tbl\t8000220 <__aeabi_dsub>\n 8005d4e:\t4632 \tmov\tr2, r6\n 8005d50:\t463b \tmov\tr3, r7\n 8005d52:\tf7fa fa67 \tbl\t8000224 <__adddf3>\n 8005d56:\ted9d 7b06 \tvldr\td7, [sp, #24]\n 8005d5a:\te9ca 0102 \tstrd\tr0, r1, [sl, #8]\n 8005d5e:\ted8a 7b00 \tvstr\td7, [sl]\n 8005d62:\te770 \tb.n\t8005c46 <__kernel_rem_pio2+0x50e>\n 8005d64:\te9d4 8900 \tldrd\tr8, r9, [r4]\n 8005d68:\te9d4 6702 \tldrd\tr6, r7, [r4, #8]\n 8005d6c:\t4640 \tmov\tr0, r8\n 8005d6e:\t4632 \tmov\tr2, r6\n 8005d70:\t463b \tmov\tr3, r7\n 8005d72:\t4649 \tmov\tr1, r9\n 8005d74:\tf7fa fa56 \tbl\t8000224 <__adddf3>\n 8005d78:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 8005d7c:\t4602 \tmov\tr2, r0\n 8005d7e:\t460b \tmov\tr3, r1\n 8005d80:\t4640 \tmov\tr0, r8\n 8005d82:\t4649 \tmov\tr1, r9\n 8005d84:\tf7fa fa4c \tbl\t8000220 <__aeabi_dsub>\n 8005d88:\t4632 \tmov\tr2, r6\n 8005d8a:\t463b \tmov\tr3, r7\n 8005d8c:\tf7fa fa4a \tbl\t8000224 <__adddf3>\n 8005d90:\ted9d 7b00 \tvldr\td7, [sp]\n 8005d94:\te9c4 0102 \tstrd\tr0, r1, [r4, #8]\n 8005d98:\ted84 7b00 \tvstr\td7, [r4]\n 8005d9c:\tf10a 3aff \tadd.w\tsl, sl, #4294967295\t; 0xffffffff\n 8005da0:\te757 \tb.n\t8005c52 <__kernel_rem_pio2+0x51a>\n 8005da2:\te974 2302 \tldrd\tr2, r3, [r4, #-8]!\n 8005da6:\tf7fa fa3d \tbl\t8000224 <__adddf3>\n 8005daa:\t3d01 \tsubs\tr5, #1\n 8005dac:\te75c \tb.n\t8005c68 <__kernel_rem_pio2+0x530>\n 8005dae:\t9b04 \tldr\tr3, [sp, #16]\n 8005db0:\t9a04 \tldr\tr2, [sp, #16]\n 8005db2:\t601f \tstr\tr7, [r3, #0]\n 8005db4:\tf108 4400 \tadd.w\tr4, r8, #2147483648\t; 0x80000000\n 8005db8:\t605c \tstr\tr4, [r3, #4]\n 8005dba:\t609d \tstr\tr5, [r3, #8]\n 8005dbc:\tf106 4300 \tadd.w\tr3, r6, #2147483648\t; 0x80000000\n 8005dc0:\t60d3 \tstr\tr3, [r2, #12]\n 8005dc2:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8005dc6:\t6110 \tstr\tr0, [r2, #16]\n 8005dc8:\t6153 \tstr\tr3, [r2, #20]\n 8005dca:\te727 \tb.n\t8005c1c <__kernel_rem_pio2+0x4e4>\n 8005dcc:\t41700000 \t.word\t0x41700000\n 8005dd0:\t3e700000 \t.word\t0x3e700000\n 8005dd4:\t00000000 \t.word\t0x00000000\n\n08005dd8 <__kernel_tan>:\n 8005dd8:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 8005ddc:\ted2d 8b06 \tvpush\t{d8-d10}\n 8005de0:\tec5b ab10 \tvmov\tsl, fp, d0\n 8005de4:\t4be0 \tldr\tr3, [pc, #896]\t; (8006168 <__kernel_tan+0x390>)\n 8005de6:\tb083 \tsub\tsp, #12\n 8005de8:\tf02b 4700 \tbic.w\tr7, fp, #2147483648\t; 0x80000000\n 8005dec:\t429f \tcmp\tr7, r3\n 8005dee:\tec59 8b11 \tvmov\tr8, r9, d1\n 8005df2:\t4606 \tmov\tr6, r0\n 8005df4:\tf8cd b000 \tstr.w\tfp, [sp]\n 8005df8:\tdc61 \tbgt.n\t8005ebe <__kernel_tan+0xe6>\n 8005dfa:\tee10 0a10 \tvmov\tr0, s0\n 8005dfe:\t4659 \tmov\tr1, fp\n 8005e00:\tf7fa fe60 \tbl\t8000ac4 <__aeabi_d2iz>\n 8005e04:\t4605 \tmov\tr5, r0\n 8005e06:\t2800 \tcmp\tr0, #0\n 8005e08:\tf040 8083 \tbne.w\t8005f12 <__kernel_tan+0x13a>\n 8005e0c:\t1c73 \tadds\tr3, r6, #1\n 8005e0e:\t4652 \tmov\tr2, sl\n 8005e10:\t4313 \torrs\tr3, r2\n 8005e12:\t433b \torrs\tr3, r7\n 8005e14:\td112 \tbne.n\t8005e3c <__kernel_tan+0x64>\n 8005e16:\tec4b ab10 \tvmov\td0, sl, fp\n 8005e1a:\tf000 f9e7 \tbl\t80061ec \n 8005e1e:\t49d3 \tldr\tr1, [pc, #844]\t; (800616c <__kernel_tan+0x394>)\n 8005e20:\tec53 2b10 \tvmov\tr2, r3, d0\n 8005e24:\t2000 \tmovs\tr0, #0\n 8005e26:\tf7fa fcdd \tbl\t80007e4 <__aeabi_ddiv>\n 8005e2a:\t4682 \tmov\tsl, r0\n 8005e2c:\t468b \tmov\tfp, r1\n 8005e2e:\tec4b ab10 \tvmov\td0, sl, fp\n 8005e32:\tb003 \tadd\tsp, #12\n 8005e34:\tecbd 8b06 \tvpop\t{d8-d10}\n 8005e38:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 8005e3c:\t2e01 \tcmp\tr6, #1\n 8005e3e:\td0f6 \tbeq.n\t8005e2e <__kernel_tan+0x56>\n 8005e40:\t4642 \tmov\tr2, r8\n 8005e42:\t464b \tmov\tr3, r9\n 8005e44:\t4650 \tmov\tr0, sl\n 8005e46:\t4659 \tmov\tr1, fp\n 8005e48:\tf7fa f9ec \tbl\t8000224 <__adddf3>\n 8005e4c:\t4602 \tmov\tr2, r0\n 8005e4e:\t460b \tmov\tr3, r1\n 8005e50:\t460f \tmov\tr7, r1\n 8005e52:\t2000 \tmovs\tr0, #0\n 8005e54:\t49c6 \tldr\tr1, [pc, #792]\t; (8006170 <__kernel_tan+0x398>)\n 8005e56:\tf7fa fcc5 \tbl\t80007e4 <__aeabi_ddiv>\n 8005e5a:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 8005e5e:\te9dd 2300 \tldrd\tr2, r3, [sp]\n 8005e62:\t462e \tmov\tr6, r5\n 8005e64:\t4652 \tmov\tr2, sl\n 8005e66:\t462c \tmov\tr4, r5\n 8005e68:\t4630 \tmov\tr0, r6\n 8005e6a:\t461d \tmov\tr5, r3\n 8005e6c:\t4639 \tmov\tr1, r7\n 8005e6e:\t465b \tmov\tr3, fp\n 8005e70:\tf7fa f9d6 \tbl\t8000220 <__aeabi_dsub>\n 8005e74:\t4602 \tmov\tr2, r0\n 8005e76:\t460b \tmov\tr3, r1\n 8005e78:\t4640 \tmov\tr0, r8\n 8005e7a:\t4649 \tmov\tr1, r9\n 8005e7c:\tf7fa f9d0 \tbl\t8000220 <__aeabi_dsub>\n 8005e80:\t4632 \tmov\tr2, r6\n 8005e82:\t462b \tmov\tr3, r5\n 8005e84:\tf7fa fb84 \tbl\t8000590 <__aeabi_dmul>\n 8005e88:\t4632 \tmov\tr2, r6\n 8005e8a:\t4680 \tmov\tr8, r0\n 8005e8c:\t4689 \tmov\tr9, r1\n 8005e8e:\t462b \tmov\tr3, r5\n 8005e90:\t4630 \tmov\tr0, r6\n 8005e92:\t4639 \tmov\tr1, r7\n 8005e94:\tf7fa fb7c \tbl\t8000590 <__aeabi_dmul>\n 8005e98:\t4bb4 \tldr\tr3, [pc, #720]\t; (800616c <__kernel_tan+0x394>)\n 8005e9a:\t2200 \tmovs\tr2, #0\n 8005e9c:\tf7fa f9c2 \tbl\t8000224 <__adddf3>\n 8005ea0:\t4602 \tmov\tr2, r0\n 8005ea2:\t460b \tmov\tr3, r1\n 8005ea4:\t4640 \tmov\tr0, r8\n 8005ea6:\t4649 \tmov\tr1, r9\n 8005ea8:\tf7fa f9bc \tbl\t8000224 <__adddf3>\n 8005eac:\te9dd 2300 \tldrd\tr2, r3, [sp]\n 8005eb0:\tf7fa fb6e \tbl\t8000590 <__aeabi_dmul>\n 8005eb4:\t4622 \tmov\tr2, r4\n 8005eb6:\t462b \tmov\tr3, r5\n 8005eb8:\tf7fa f9b4 \tbl\t8000224 <__adddf3>\n 8005ebc:\te7b5 \tb.n\t8005e2a <__kernel_tan+0x52>\n 8005ebe:\t4bad \tldr\tr3, [pc, #692]\t; (8006174 <__kernel_tan+0x39c>)\n 8005ec0:\t429f \tcmp\tr7, r3\n 8005ec2:\tdd26 \tble.n\t8005f12 <__kernel_tan+0x13a>\n 8005ec4:\t9b00 \tldr\tr3, [sp, #0]\n 8005ec6:\t2b00 \tcmp\tr3, #0\n 8005ec8:\tda09 \tbge.n\t8005ede <__kernel_tan+0x106>\n 8005eca:\tf10b 4300 \tadd.w\tr3, fp, #2147483648\t; 0x80000000\n 8005ece:\t469b \tmov\tfp, r3\n 8005ed0:\tee10 aa10 \tvmov\tsl, s0\n 8005ed4:\tf109 4300 \tadd.w\tr3, r9, #2147483648\t; 0x80000000\n 8005ed8:\tee11 8a10 \tvmov\tr8, s2\n 8005edc:\t4699 \tmov\tr9, r3\n 8005ede:\t4652 \tmov\tr2, sl\n 8005ee0:\t465b \tmov\tr3, fp\n 8005ee2:\ta183 \tadd\tr1, pc, #524\t; (adr r1, 80060f0 <__kernel_tan+0x318>)\n 8005ee4:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8005ee8:\tf7fa f99a \tbl\t8000220 <__aeabi_dsub>\n 8005eec:\t4642 \tmov\tr2, r8\n 8005eee:\t464b \tmov\tr3, r9\n 8005ef0:\t4604 \tmov\tr4, r0\n 8005ef2:\t460d \tmov\tr5, r1\n 8005ef4:\ta180 \tadd\tr1, pc, #512\t; (adr r1, 80060f8 <__kernel_tan+0x320>)\n 8005ef6:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8005efa:\tf7fa f991 \tbl\t8000220 <__aeabi_dsub>\n 8005efe:\t4622 \tmov\tr2, r4\n 8005f00:\t462b \tmov\tr3, r5\n 8005f02:\tf7fa f98f \tbl\t8000224 <__adddf3>\n 8005f06:\tf04f 0800 \tmov.w\tr8, #0\n 8005f0a:\t4682 \tmov\tsl, r0\n 8005f0c:\t468b \tmov\tfp, r1\n 8005f0e:\tf04f 0900 \tmov.w\tr9, #0\n 8005f12:\t4652 \tmov\tr2, sl\n 8005f14:\t465b \tmov\tr3, fp\n 8005f16:\t4650 \tmov\tr0, sl\n 8005f18:\t4659 \tmov\tr1, fp\n 8005f1a:\tf7fa fb39 \tbl\t8000590 <__aeabi_dmul>\n 8005f1e:\t4602 \tmov\tr2, r0\n 8005f20:\t460b \tmov\tr3, r1\n 8005f22:\tec43 2b18 \tvmov\td8, r2, r3\n 8005f26:\tf7fa fb33 \tbl\t8000590 <__aeabi_dmul>\n 8005f2a:\tec53 2b18 \tvmov\tr2, r3, d8\n 8005f2e:\t4604 \tmov\tr4, r0\n 8005f30:\t460d \tmov\tr5, r1\n 8005f32:\t4650 \tmov\tr0, sl\n 8005f34:\t4659 \tmov\tr1, fp\n 8005f36:\tf7fa fb2b \tbl\t8000590 <__aeabi_dmul>\n 8005f3a:\ta371 \tadd\tr3, pc, #452\t; (adr r3, 8006100 <__kernel_tan+0x328>)\n 8005f3c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f40:\tec41 0b19 \tvmov\td9, r0, r1\n 8005f44:\t4620 \tmov\tr0, r4\n 8005f46:\t4629 \tmov\tr1, r5\n 8005f48:\tf7fa fb22 \tbl\t8000590 <__aeabi_dmul>\n 8005f4c:\ta36e \tadd\tr3, pc, #440\t; (adr r3, 8006108 <__kernel_tan+0x330>)\n 8005f4e:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f52:\tf7fa f967 \tbl\t8000224 <__adddf3>\n 8005f56:\t4622 \tmov\tr2, r4\n 8005f58:\t462b \tmov\tr3, r5\n 8005f5a:\tf7fa fb19 \tbl\t8000590 <__aeabi_dmul>\n 8005f5e:\ta36c \tadd\tr3, pc, #432\t; (adr r3, 8006110 <__kernel_tan+0x338>)\n 8005f60:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f64:\tf7fa f95e \tbl\t8000224 <__adddf3>\n 8005f68:\t4622 \tmov\tr2, r4\n 8005f6a:\t462b \tmov\tr3, r5\n 8005f6c:\tf7fa fb10 \tbl\t8000590 <__aeabi_dmul>\n 8005f70:\ta369 \tadd\tr3, pc, #420\t; (adr r3, 8006118 <__kernel_tan+0x340>)\n 8005f72:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f76:\tf7fa f955 \tbl\t8000224 <__adddf3>\n 8005f7a:\t4622 \tmov\tr2, r4\n 8005f7c:\t462b \tmov\tr3, r5\n 8005f7e:\tf7fa fb07 \tbl\t8000590 <__aeabi_dmul>\n 8005f82:\ta367 \tadd\tr3, pc, #412\t; (adr r3, 8006120 <__kernel_tan+0x348>)\n 8005f84:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f88:\tf7fa f94c \tbl\t8000224 <__adddf3>\n 8005f8c:\t4622 \tmov\tr2, r4\n 8005f8e:\t462b \tmov\tr3, r5\n 8005f90:\tf7fa fafe \tbl\t8000590 <__aeabi_dmul>\n 8005f94:\ta364 \tadd\tr3, pc, #400\t; (adr r3, 8006128 <__kernel_tan+0x350>)\n 8005f96:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005f9a:\tf7fa f943 \tbl\t8000224 <__adddf3>\n 8005f9e:\tec53 2b18 \tvmov\tr2, r3, d8\n 8005fa2:\tf7fa faf5 \tbl\t8000590 <__aeabi_dmul>\n 8005fa6:\ta362 \tadd\tr3, pc, #392\t; (adr r3, 8006130 <__kernel_tan+0x358>)\n 8005fa8:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005fac:\tec41 0b1a \tvmov\td10, r0, r1\n 8005fb0:\t4620 \tmov\tr0, r4\n 8005fb2:\t4629 \tmov\tr1, r5\n 8005fb4:\tf7fa faec \tbl\t8000590 <__aeabi_dmul>\n 8005fb8:\ta35f \tadd\tr3, pc, #380\t; (adr r3, 8006138 <__kernel_tan+0x360>)\n 8005fba:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005fbe:\tf7fa f931 \tbl\t8000224 <__adddf3>\n 8005fc2:\t4622 \tmov\tr2, r4\n 8005fc4:\t462b \tmov\tr3, r5\n 8005fc6:\tf7fa fae3 \tbl\t8000590 <__aeabi_dmul>\n 8005fca:\ta35d \tadd\tr3, pc, #372\t; (adr r3, 8006140 <__kernel_tan+0x368>)\n 8005fcc:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005fd0:\tf7fa f928 \tbl\t8000224 <__adddf3>\n 8005fd4:\t4622 \tmov\tr2, r4\n 8005fd6:\t462b \tmov\tr3, r5\n 8005fd8:\tf7fa fada \tbl\t8000590 <__aeabi_dmul>\n 8005fdc:\ta35a \tadd\tr3, pc, #360\t; (adr r3, 8006148 <__kernel_tan+0x370>)\n 8005fde:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005fe2:\tf7fa f91f \tbl\t8000224 <__adddf3>\n 8005fe6:\t4622 \tmov\tr2, r4\n 8005fe8:\t462b \tmov\tr3, r5\n 8005fea:\tf7fa fad1 \tbl\t8000590 <__aeabi_dmul>\n 8005fee:\ta358 \tadd\tr3, pc, #352\t; (adr r3, 8006150 <__kernel_tan+0x378>)\n 8005ff0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8005ff4:\tf7fa f916 \tbl\t8000224 <__adddf3>\n 8005ff8:\t4622 \tmov\tr2, r4\n 8005ffa:\t462b \tmov\tr3, r5\n 8005ffc:\tf7fa fac8 \tbl\t8000590 <__aeabi_dmul>\n 8006000:\ta355 \tadd\tr3, pc, #340\t; (adr r3, 8006158 <__kernel_tan+0x380>)\n 8006002:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8006006:\tf7fa f90d \tbl\t8000224 <__adddf3>\n 800600a:\t4602 \tmov\tr2, r0\n 800600c:\t460b \tmov\tr3, r1\n 800600e:\tec51 0b1a \tvmov\tr0, r1, d10\n 8006012:\tf7fa f907 \tbl\t8000224 <__adddf3>\n 8006016:\tec53 2b19 \tvmov\tr2, r3, d9\n 800601a:\tf7fa fab9 \tbl\t8000590 <__aeabi_dmul>\n 800601e:\t4642 \tmov\tr2, r8\n 8006020:\t464b \tmov\tr3, r9\n 8006022:\tf7fa f8ff \tbl\t8000224 <__adddf3>\n 8006026:\tec53 2b18 \tvmov\tr2, r3, d8\n 800602a:\tf7fa fab1 \tbl\t8000590 <__aeabi_dmul>\n 800602e:\t4642 \tmov\tr2, r8\n 8006030:\t464b \tmov\tr3, r9\n 8006032:\tf7fa f8f7 \tbl\t8000224 <__adddf3>\n 8006036:\ta34a \tadd\tr3, pc, #296\t; (adr r3, 8006160 <__kernel_tan+0x388>)\n 8006038:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800603c:\t4604 \tmov\tr4, r0\n 800603e:\t460d \tmov\tr5, r1\n 8006040:\tec51 0b19 \tvmov\tr0, r1, d9\n 8006044:\tf7fa faa4 \tbl\t8000590 <__aeabi_dmul>\n 8006048:\t4622 \tmov\tr2, r4\n 800604a:\t462b \tmov\tr3, r5\n 800604c:\tf7fa f8ea \tbl\t8000224 <__adddf3>\n 8006050:\t460b \tmov\tr3, r1\n 8006052:\tec41 0b18 \tvmov\td8, r0, r1\n 8006056:\t4602 \tmov\tr2, r0\n 8006058:\t4659 \tmov\tr1, fp\n 800605a:\t4650 \tmov\tr0, sl\n 800605c:\tf7fa f8e2 \tbl\t8000224 <__adddf3>\n 8006060:\t4b44 \tldr\tr3, [pc, #272]\t; (8006174 <__kernel_tan+0x39c>)\n 8006062:\t429f \tcmp\tr7, r3\n 8006064:\t4604 \tmov\tr4, r0\n 8006066:\t460d \tmov\tr5, r1\n 8006068:\tf340 8086 \tble.w\t8006178 <__kernel_tan+0x3a0>\n 800606c:\t4630 \tmov\tr0, r6\n 800606e:\tf7fa fa25 \tbl\t80004bc <__aeabi_i2d>\n 8006072:\t4622 \tmov\tr2, r4\n 8006074:\t4680 \tmov\tr8, r0\n 8006076:\t4689 \tmov\tr9, r1\n 8006078:\t462b \tmov\tr3, r5\n 800607a:\t4620 \tmov\tr0, r4\n 800607c:\t4629 \tmov\tr1, r5\n 800607e:\tf7fa fa87 \tbl\t8000590 <__aeabi_dmul>\n 8006082:\t4642 \tmov\tr2, r8\n 8006084:\t4606 \tmov\tr6, r0\n 8006086:\t460f \tmov\tr7, r1\n 8006088:\t464b \tmov\tr3, r9\n 800608a:\t4620 \tmov\tr0, r4\n 800608c:\t4629 \tmov\tr1, r5\n 800608e:\tf7fa f8c9 \tbl\t8000224 <__adddf3>\n 8006092:\t4602 \tmov\tr2, r0\n 8006094:\t460b \tmov\tr3, r1\n 8006096:\t4630 \tmov\tr0, r6\n 8006098:\t4639 \tmov\tr1, r7\n 800609a:\tf7fa fba3 \tbl\t80007e4 <__aeabi_ddiv>\n 800609e:\tec53 2b18 \tvmov\tr2, r3, d8\n 80060a2:\tf7fa f8bd \tbl\t8000220 <__aeabi_dsub>\n 80060a6:\t4602 \tmov\tr2, r0\n 80060a8:\t460b \tmov\tr3, r1\n 80060aa:\t4650 \tmov\tr0, sl\n 80060ac:\t4659 \tmov\tr1, fp\n 80060ae:\tf7fa f8b7 \tbl\t8000220 <__aeabi_dsub>\n 80060b2:\t4602 \tmov\tr2, r0\n 80060b4:\t460b \tmov\tr3, r1\n 80060b6:\tf7fa f8b5 \tbl\t8000224 <__adddf3>\n 80060ba:\t4602 \tmov\tr2, r0\n 80060bc:\t460b \tmov\tr3, r1\n 80060be:\t4640 \tmov\tr0, r8\n 80060c0:\t4649 \tmov\tr1, r9\n 80060c2:\tf7fa f8ad \tbl\t8000220 <__aeabi_dsub>\n 80060c6:\t9b00 \tldr\tr3, [sp, #0]\n 80060c8:\tea4f 7aa3 \tmov.w\tsl, r3, asr #30\n 80060cc:\tf00a 0a02 \tand.w\tsl, sl, #2\n 80060d0:\t4604 \tmov\tr4, r0\n 80060d2:\tf1ca 0001 \trsb\tr0, sl, #1\n 80060d6:\t460d \tmov\tr5, r1\n 80060d8:\tf7fa f9f0 \tbl\t80004bc <__aeabi_i2d>\n 80060dc:\t4602 \tmov\tr2, r0\n 80060de:\t460b \tmov\tr3, r1\n 80060e0:\t4620 \tmov\tr0, r4\n 80060e2:\t4629 \tmov\tr1, r5\n 80060e4:\tf7fa fa54 \tbl\t8000590 <__aeabi_dmul>\n 80060e8:\te69f \tb.n\t8005e2a <__kernel_tan+0x52>\n 80060ea:\tbf00 \tnop\n 80060ec:\tf3af 8000 \tnop.w\n 80060f0:\t54442d18 \t.word\t0x54442d18\n 80060f4:\t3fe921fb \t.word\t0x3fe921fb\n 80060f8:\t33145c07 \t.word\t0x33145c07\n 80060fc:\t3c81a626 \t.word\t0x3c81a626\n 8006100:\t74bf7ad4 \t.word\t0x74bf7ad4\n 8006104:\t3efb2a70 \t.word\t0x3efb2a70\n 8006108:\t32f0a7e9 \t.word\t0x32f0a7e9\n 800610c:\t3f12b80f \t.word\t0x3f12b80f\n 8006110:\t1a8d1068 \t.word\t0x1a8d1068\n 8006114:\t3f3026f7 \t.word\t0x3f3026f7\n 8006118:\tfee08315 \t.word\t0xfee08315\n 800611c:\t3f57dbc8 \t.word\t0x3f57dbc8\n 8006120:\te96e8493 \t.word\t0xe96e8493\n 8006124:\t3f8226e3 \t.word\t0x3f8226e3\n 8006128:\t1bb341fe \t.word\t0x1bb341fe\n 800612c:\t3faba1ba \t.word\t0x3faba1ba\n 8006130:\tdb605373 \t.word\t0xdb605373\n 8006134:\tbef375cb \t.word\t0xbef375cb\n 8006138:\ta03792a6 \t.word\t0xa03792a6\n 800613c:\t3f147e88 \t.word\t0x3f147e88\n 8006140:\tf2f26501 \t.word\t0xf2f26501\n 8006144:\t3f4344d8 \t.word\t0x3f4344d8\n 8006148:\tc9560328 \t.word\t0xc9560328\n 800614c:\t3f6d6d22 \t.word\t0x3f6d6d22\n 8006150:\t8406d637 \t.word\t0x8406d637\n 8006154:\t3f9664f4 \t.word\t0x3f9664f4\n 8006158:\t1110fe7a \t.word\t0x1110fe7a\n 800615c:\t3fc11111 \t.word\t0x3fc11111\n 8006160:\t55555563 \t.word\t0x55555563\n 8006164:\t3fd55555 \t.word\t0x3fd55555\n 8006168:\t3e2fffff \t.word\t0x3e2fffff\n 800616c:\t3ff00000 \t.word\t0x3ff00000\n 8006170:\tbff00000 \t.word\t0xbff00000\n 8006174:\t3fe59427 \t.word\t0x3fe59427\n 8006178:\t2e01 \tcmp\tr6, #1\n 800617a:\td02f \tbeq.n\t80061dc <__kernel_tan+0x404>\n 800617c:\t460f \tmov\tr7, r1\n 800617e:\t4602 \tmov\tr2, r0\n 8006180:\t460b \tmov\tr3, r1\n 8006182:\t4689 \tmov\tr9, r1\n 8006184:\t2000 \tmovs\tr0, #0\n 8006186:\t4917 \tldr\tr1, [pc, #92]\t; (80061e4 <__kernel_tan+0x40c>)\n 8006188:\tf7fa fb2c \tbl\t80007e4 <__aeabi_ddiv>\n 800618c:\t2600 \tmovs\tr6, #0\n 800618e:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 8006192:\t4652 \tmov\tr2, sl\n 8006194:\t465b \tmov\tr3, fp\n 8006196:\t4630 \tmov\tr0, r6\n 8006198:\t4639 \tmov\tr1, r7\n 800619a:\tf7fa f841 \tbl\t8000220 <__aeabi_dsub>\n 800619e:\te9dd 4500 \tldrd\tr4, r5, [sp]\n 80061a2:\t4602 \tmov\tr2, r0\n 80061a4:\t460b \tmov\tr3, r1\n 80061a6:\tec51 0b18 \tvmov\tr0, r1, d8\n 80061aa:\tf7fa f839 \tbl\t8000220 <__aeabi_dsub>\n 80061ae:\t4632 \tmov\tr2, r6\n 80061b0:\t462b \tmov\tr3, r5\n 80061b2:\tf7fa f9ed \tbl\t8000590 <__aeabi_dmul>\n 80061b6:\t46b0 \tmov\tr8, r6\n 80061b8:\t460f \tmov\tr7, r1\n 80061ba:\t4642 \tmov\tr2, r8\n 80061bc:\t462b \tmov\tr3, r5\n 80061be:\t4634 \tmov\tr4, r6\n 80061c0:\t4649 \tmov\tr1, r9\n 80061c2:\t4606 \tmov\tr6, r0\n 80061c4:\t4640 \tmov\tr0, r8\n 80061c6:\tf7fa f9e3 \tbl\t8000590 <__aeabi_dmul>\n 80061ca:\t4b07 \tldr\tr3, [pc, #28]\t; (80061e8 <__kernel_tan+0x410>)\n 80061cc:\t2200 \tmovs\tr2, #0\n 80061ce:\tf7fa f829 \tbl\t8000224 <__adddf3>\n 80061d2:\t4602 \tmov\tr2, r0\n 80061d4:\t460b \tmov\tr3, r1\n 80061d6:\t4630 \tmov\tr0, r6\n 80061d8:\t4639 \tmov\tr1, r7\n 80061da:\te665 \tb.n\t8005ea8 <__kernel_tan+0xd0>\n 80061dc:\t4682 \tmov\tsl, r0\n 80061de:\t468b \tmov\tfp, r1\n 80061e0:\te625 \tb.n\t8005e2e <__kernel_tan+0x56>\n 80061e2:\tbf00 \tnop\n 80061e4:\tbff00000 \t.word\t0xbff00000\n 80061e8:\t3ff00000 \t.word\t0x3ff00000\n\n080061ec :\n 80061ec:\tec51 0b10 \tvmov\tr0, r1, d0\n 80061f0:\tee10 2a10 \tvmov\tr2, s0\n 80061f4:\tf021 4300 \tbic.w\tr3, r1, #2147483648\t; 0x80000000\n 80061f8:\tec43 2b10 \tvmov\td0, r2, r3\n 80061fc:\t4770 \tbx\tlr\n\t...\n\n08006200 :\n 8006200:\tb570 \tpush\t{r4, r5, r6, lr}\n 8006202:\tec55 4b10 \tvmov\tr4, r5, d0\n 8006206:\tf3c5 510a \tubfx\tr1, r5, #20, #11\n 800620a:\t4606 \tmov\tr6, r0\n 800620c:\t462b \tmov\tr3, r5\n 800620e:\tb999 \tcbnz\tr1, 8006238 \n 8006210:\tf025 4300 \tbic.w\tr3, r5, #2147483648\t; 0x80000000\n 8006214:\t4323 \torrs\tr3, r4\n 8006216:\td03f \tbeq.n\t8006298 \n 8006218:\t4b35 \tldr\tr3, [pc, #212]\t; (80062f0 )\n 800621a:\t4629 \tmov\tr1, r5\n 800621c:\tee10 0a10 \tvmov\tr0, s0\n 8006220:\t2200 \tmovs\tr2, #0\n 8006222:\tf7fa f9b5 \tbl\t8000590 <__aeabi_dmul>\n 8006226:\t4b33 \tldr\tr3, [pc, #204]\t; (80062f4 )\n 8006228:\t429e \tcmp\tr6, r3\n 800622a:\t4604 \tmov\tr4, r0\n 800622c:\t460d \tmov\tr5, r1\n 800622e:\tda10 \tbge.n\t8006252 \n 8006230:\ta327 \tadd\tr3, pc, #156\t; (adr r3, 80062d0 )\n 8006232:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8006236:\te01f \tb.n\t8006278 \n 8006238:\tf240 72ff \tmovw\tr2, #2047\t; 0x7ff\n 800623c:\t4291 \tcmp\tr1, r2\n 800623e:\td10c \tbne.n\t800625a \n 8006240:\tee10 2a10 \tvmov\tr2, s0\n 8006244:\t4620 \tmov\tr0, r4\n 8006246:\t4629 \tmov\tr1, r5\n 8006248:\tf7f9 ffec \tbl\t8000224 <__adddf3>\n 800624c:\t4604 \tmov\tr4, r0\n 800624e:\t460d \tmov\tr5, r1\n 8006250:\te022 \tb.n\t8006298 \n 8006252:\t460b \tmov\tr3, r1\n 8006254:\tf3c1 510a \tubfx\tr1, r1, #20, #11\n 8006258:\t3936 \tsubs\tr1, #54\t; 0x36\n 800625a:\tf24c 3250 \tmovw\tr2, #50000\t; 0xc350\n 800625e:\t4296 \tcmp\tr6, r2\n 8006260:\tdd0d \tble.n\t800627e \n 8006262:\t2d00 \tcmp\tr5, #0\n 8006264:\ta11c \tadd\tr1, pc, #112\t; (adr r1, 80062d8 )\n 8006266:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 800626a:\tda02 \tbge.n\t8006272 \n 800626c:\ta11c \tadd\tr1, pc, #112\t; (adr r1, 80062e0 )\n 800626e:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8006272:\ta319 \tadd\tr3, pc, #100\t; (adr r3, 80062d8 )\n 8006274:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8006278:\tf7fa f98a \tbl\t8000590 <__aeabi_dmul>\n 800627c:\te7e6 \tb.n\t800624c \n 800627e:\t1872 \tadds\tr2, r6, r1\n 8006280:\tf240 71fe \tmovw\tr1, #2046\t; 0x7fe\n 8006284:\t428a \tcmp\tr2, r1\n 8006286:\tdcec \tbgt.n\t8006262 \n 8006288:\t2a00 \tcmp\tr2, #0\n 800628a:\tdd08 \tble.n\t800629e \n 800628c:\tf023 43ff \tbic.w\tr3, r3, #2139095040\t; 0x7f800000\n 8006290:\tf423 03e0 \tbic.w\tr3, r3, #7340032\t; 0x700000\n 8006294:\tea43 5502 \torr.w\tr5, r3, r2, lsl #20\n 8006298:\tec45 4b10 \tvmov\td0, r4, r5\n 800629c:\tbd70 \tpop\t{r4, r5, r6, pc}\n 800629e:\tf112 0f35 \tcmn.w\tr2, #53\t; 0x35\n 80062a2:\tda08 \tbge.n\t80062b6 \n 80062a4:\t2d00 \tcmp\tr5, #0\n 80062a6:\ta10a \tadd\tr1, pc, #40\t; (adr r1, 80062d0 )\n 80062a8:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 80062ac:\tdac0 \tbge.n\t8006230 \n 80062ae:\ta10e \tadd\tr1, pc, #56\t; (adr r1, 80062e8 )\n 80062b0:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 80062b4:\te7bc \tb.n\t8006230 \n 80062b6:\tf023 43ff \tbic.w\tr3, r3, #2139095040\t; 0x7f800000\n 80062ba:\t3236 \tadds\tr2, #54\t; 0x36\n 80062bc:\tf423 03e0 \tbic.w\tr3, r3, #7340032\t; 0x700000\n 80062c0:\tea43 5102 \torr.w\tr1, r3, r2, lsl #20\n 80062c4:\t4620 \tmov\tr0, r4\n 80062c6:\t4b0c \tldr\tr3, [pc, #48]\t; (80062f8 )\n 80062c8:\t2200 \tmovs\tr2, #0\n 80062ca:\te7d5 \tb.n\t8006278 \n 80062cc:\tf3af 8000 \tnop.w\n 80062d0:\tc2f8f359 \t.word\t0xc2f8f359\n 80062d4:\t01a56e1f \t.word\t0x01a56e1f\n 80062d8:\t8800759c \t.word\t0x8800759c\n 80062dc:\t7e37e43c \t.word\t0x7e37e43c\n 80062e0:\t8800759c \t.word\t0x8800759c\n 80062e4:\tfe37e43c \t.word\t0xfe37e43c\n 80062e8:\tc2f8f359 \t.word\t0xc2f8f359\n 80062ec:\t81a56e1f \t.word\t0x81a56e1f\n 80062f0:\t43500000 \t.word\t0x43500000\n 80062f4:\tffff3cb0 \t.word\t0xffff3cb0\n 80062f8:\t3c900000 \t.word\t0x3c900000\n 80062fc:\t00000000 \t.word\t0x00000000\n\n08006300 :\n 8006300:\tec51 0b10 \tvmov\tr0, r1, d0\n 8006304:\tf3c1 530a \tubfx\tr3, r1, #20, #11\n 8006308:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n 800630c:\tf2a3 36ff \tsubw\tr6, r3, #1023\t; 0x3ff\n 8006310:\t2e13 \tcmp\tr6, #19\n 8006312:\tee10 5a10 \tvmov\tr5, s0\n 8006316:\tee10 8a10 \tvmov\tr8, s0\n 800631a:\t460c \tmov\tr4, r1\n 800631c:\tdc31 \tbgt.n\t8006382 \n 800631e:\t2e00 \tcmp\tr6, #0\n 8006320:\tda14 \tbge.n\t800634c \n 8006322:\ta333 \tadd\tr3, pc, #204\t; (adr r3, 80063f0 )\n 8006324:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8006328:\tf7f9 ff7c \tbl\t8000224 <__adddf3>\n 800632c:\t2200 \tmovs\tr2, #0\n 800632e:\t2300 \tmovs\tr3, #0\n 8006330:\tf7fa fbbe \tbl\t8000ab0 <__aeabi_dcmpgt>\n 8006334:\tb138 \tcbz\tr0, 8006346 \n 8006336:\t2c00 \tcmp\tr4, #0\n 8006338:\tda53 \tbge.n\t80063e2 \n 800633a:\tf024 4400 \tbic.w\tr4, r4, #2147483648\t; 0x80000000\n 800633e:\t4325 \torrs\tr5, r4\n 8006340:\td052 \tbeq.n\t80063e8 \n 8006342:\t4c2d \tldr\tr4, [pc, #180]\t; (80063f8 )\n 8006344:\t2500 \tmovs\tr5, #0\n 8006346:\t4621 \tmov\tr1, r4\n 8006348:\t4628 \tmov\tr0, r5\n 800634a:\te024 \tb.n\t8006396 \n 800634c:\t4f2b \tldr\tr7, [pc, #172]\t; (80063fc )\n 800634e:\t4137 \tasrs\tr7, r6\n 8006350:\tea01 0307 \tand.w\tr3, r1, r7\n 8006354:\t4303 \torrs\tr3, r0\n 8006356:\td01e \tbeq.n\t8006396 \n 8006358:\ta325 \tadd\tr3, pc, #148\t; (adr r3, 80063f0 )\n 800635a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800635e:\tf7f9 ff61 \tbl\t8000224 <__adddf3>\n 8006362:\t2200 \tmovs\tr2, #0\n 8006364:\t2300 \tmovs\tr3, #0\n 8006366:\tf7fa fba3 \tbl\t8000ab0 <__aeabi_dcmpgt>\n 800636a:\t2800 \tcmp\tr0, #0\n 800636c:\td0eb \tbeq.n\t8006346 \n 800636e:\t2c00 \tcmp\tr4, #0\n 8006370:\tbfbe \tittt\tlt\n 8006372:\tf44f 1380 \tmovlt.w\tr3, #1048576\t; 0x100000\n 8006376:\t4133 \tasrlt\tr3, r6\n 8006378:\t18e4 \taddlt\tr4, r4, r3\n 800637a:\tea24 0407 \tbic.w\tr4, r4, r7\n 800637e:\t2500 \tmovs\tr5, #0\n 8006380:\te7e1 \tb.n\t8006346 \n 8006382:\t2e33 \tcmp\tr6, #51\t; 0x33\n 8006384:\tdd0b \tble.n\t800639e \n 8006386:\tf5b6 6f80 \tcmp.w\tr6, #1024\t; 0x400\n 800638a:\td104 \tbne.n\t8006396 \n 800638c:\tee10 2a10 \tvmov\tr2, s0\n 8006390:\t460b \tmov\tr3, r1\n 8006392:\tf7f9 ff47 \tbl\t8000224 <__adddf3>\n 8006396:\tec41 0b10 \tvmov\td0, r0, r1\n 800639a:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 800639e:\tf2a3 4313 \tsubw\tr3, r3, #1043\t; 0x413\n 80063a2:\tf04f 37ff \tmov.w\tr7, #4294967295\t; 0xffffffff\n 80063a6:\t40df \tlsrs\tr7, r3\n 80063a8:\t4238 \ttst\tr0, r7\n 80063aa:\td0f4 \tbeq.n\t8006396 \n 80063ac:\ta310 \tadd\tr3, pc, #64\t; (adr r3, 80063f0 )\n 80063ae:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80063b2:\tf7f9 ff37 \tbl\t8000224 <__adddf3>\n 80063b6:\t2200 \tmovs\tr2, #0\n 80063b8:\t2300 \tmovs\tr3, #0\n 80063ba:\tf7fa fb79 \tbl\t8000ab0 <__aeabi_dcmpgt>\n 80063be:\t2800 \tcmp\tr0, #0\n 80063c0:\td0c1 \tbeq.n\t8006346 \n 80063c2:\t2c00 \tcmp\tr4, #0\n 80063c4:\tda0a \tbge.n\t80063dc \n 80063c6:\t2e14 \tcmp\tr6, #20\n 80063c8:\td101 \tbne.n\t80063ce \n 80063ca:\t3401 \tadds\tr4, #1\n 80063cc:\te006 \tb.n\t80063dc \n 80063ce:\tf1c6 0634 \trsb\tr6, r6, #52\t; 0x34\n 80063d2:\t2301 \tmovs\tr3, #1\n 80063d4:\t40b3 \tlsls\tr3, r6\n 80063d6:\t441d \tadd\tr5, r3\n 80063d8:\t45a8 \tcmp\tr8, r5\n 80063da:\td8f6 \tbhi.n\t80063ca \n 80063dc:\tea25 0507 \tbic.w\tr5, r5, r7\n 80063e0:\te7b1 \tb.n\t8006346 \n 80063e2:\t2500 \tmovs\tr5, #0\n 80063e4:\t462c \tmov\tr4, r5\n 80063e6:\te7ae \tb.n\t8006346 \n 80063e8:\tf04f 4400 \tmov.w\tr4, #2147483648\t; 0x80000000\n 80063ec:\te7ab \tb.n\t8006346 \n 80063ee:\tbf00 \tnop\n 80063f0:\t8800759c \t.word\t0x8800759c\n 80063f4:\t7e37e43c \t.word\t0x7e37e43c\n 80063f8:\tbff00000 \t.word\t0xbff00000\n 80063fc:\t000fffff \t.word\t0x000fffff\n\n08006400 :\n 8006400:\t4402 \tadd\tr2, r0\n 8006402:\t4603 \tmov\tr3, r0\n 8006404:\t4293 \tcmp\tr3, r2\n 8006406:\td100 \tbne.n\t800640a \n 8006408:\t4770 \tbx\tlr\n 800640a:\tf803 1b01 \tstrb.w\tr1, [r3], #1\n 800640e:\te7f9 \tb.n\t8006404 \n\n08006410 <__errno>:\n 8006410:\t4b01 \tldr\tr3, [pc, #4]\t; (8006418 <__errno+0x8>)\n 8006412:\t6818 \tldr\tr0, [r3, #0]\n 8006414:\t4770 \tbx\tlr\n 8006416:\tbf00 \tnop\n 8006418:\t20000058 \t.word\t0x20000058\n\n0800641c <__libc_init_array>:\n 800641c:\tb570 \tpush\t{r4, r5, r6, lr}\n 800641e:\t4d0d \tldr\tr5, [pc, #52]\t; (8006454 <__libc_init_array+0x38>)\n 8006420:\t4c0d \tldr\tr4, [pc, #52]\t; (8006458 <__libc_init_array+0x3c>)\n 8006422:\t1b64 \tsubs\tr4, r4, r5\n 8006424:\t10a4 \tasrs\tr4, r4, #2\n 8006426:\t2600 \tmovs\tr6, #0\n 8006428:\t42a6 \tcmp\tr6, r4\n 800642a:\td109 \tbne.n\t8006440 <__libc_init_array+0x24>\n 800642c:\t4d0b \tldr\tr5, [pc, #44]\t; (800645c <__libc_init_array+0x40>)\n 800642e:\t4c0c \tldr\tr4, [pc, #48]\t; (8006460 <__libc_init_array+0x44>)\n 8006430:\tf000 f872 \tbl\t8006518 <_init>\n 8006434:\t1b64 \tsubs\tr4, r4, r5\n 8006436:\t10a4 \tasrs\tr4, r4, #2\n 8006438:\t2600 \tmovs\tr6, #0\n 800643a:\t42a6 \tcmp\tr6, r4\n 800643c:\td105 \tbne.n\t800644a <__libc_init_array+0x2e>\n 800643e:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8006440:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8006444:\t4798 \tblx\tr3\n 8006446:\t3601 \tadds\tr6, #1\n 8006448:\te7ee \tb.n\t8006428 <__libc_init_array+0xc>\n 800644a:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 800644e:\t4798 \tblx\tr3\n 8006450:\t3601 \tadds\tr6, #1\n 8006452:\te7f2 \tb.n\t800643a <__libc_init_array+0x1e>\n 8006454:\t08008014 \t.word\t0x08008014\n 8006458:\t08008014 \t.word\t0x08008014\n 800645c:\t08008014 \t.word\t0x08008014\n 8006460:\t08008018 \t.word\t0x08008018\n\n08006464 :\n 8006464:\tb508 \tpush\t{r3, lr}\n 8006466:\t2006 \tmovs\tr0, #6\n 8006468:\tf000 f82c \tbl\t80064c4 \n 800646c:\t2001 \tmovs\tr0, #1\n 800646e:\tf7fc f983 \tbl\t8002778 <_exit>\n\n08006472 <_raise_r>:\n 8006472:\t291f \tcmp\tr1, #31\n 8006474:\tb538 \tpush\t{r3, r4, r5, lr}\n 8006476:\t4604 \tmov\tr4, r0\n 8006478:\t460d \tmov\tr5, r1\n 800647a:\td904 \tbls.n\t8006486 <_raise_r+0x14>\n 800647c:\t2316 \tmovs\tr3, #22\n 800647e:\t6003 \tstr\tr3, [r0, #0]\n 8006480:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 8006484:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8006486:\t6bc2 \tldr\tr2, [r0, #60]\t; 0x3c\n 8006488:\tb112 \tcbz\tr2, 8006490 <_raise_r+0x1e>\n 800648a:\tf852 3021 \tldr.w\tr3, [r2, r1, lsl #2]\n 800648e:\tb94b \tcbnz\tr3, 80064a4 <_raise_r+0x32>\n 8006490:\t4620 \tmov\tr0, r4\n 8006492:\tf000 f831 \tbl\t80064f8 <_getpid_r>\n 8006496:\t462a \tmov\tr2, r5\n 8006498:\t4601 \tmov\tr1, r0\n 800649a:\t4620 \tmov\tr0, r4\n 800649c:\te8bd 4038 \tldmia.w\tsp!, {r3, r4, r5, lr}\n 80064a0:\tf000 b818 \tb.w\t80064d4 <_kill_r>\n 80064a4:\t2b01 \tcmp\tr3, #1\n 80064a6:\td00a \tbeq.n\t80064be <_raise_r+0x4c>\n 80064a8:\t1c59 \tadds\tr1, r3, #1\n 80064aa:\td103 \tbne.n\t80064b4 <_raise_r+0x42>\n 80064ac:\t2316 \tmovs\tr3, #22\n 80064ae:\t6003 \tstr\tr3, [r0, #0]\n 80064b0:\t2001 \tmovs\tr0, #1\n 80064b2:\te7e7 \tb.n\t8006484 <_raise_r+0x12>\n 80064b4:\t2400 \tmovs\tr4, #0\n 80064b6:\tf842 4025 \tstr.w\tr4, [r2, r5, lsl #2]\n 80064ba:\t4628 \tmov\tr0, r5\n 80064bc:\t4798 \tblx\tr3\n 80064be:\t2000 \tmovs\tr0, #0\n 80064c0:\te7e0 \tb.n\t8006484 <_raise_r+0x12>\n\t...\n\n080064c4 :\n 80064c4:\t4b02 \tldr\tr3, [pc, #8]\t; (80064d0 )\n 80064c6:\t4601 \tmov\tr1, r0\n 80064c8:\t6818 \tldr\tr0, [r3, #0]\n 80064ca:\tf7ff bfd2 \tb.w\t8006472 <_raise_r>\n 80064ce:\tbf00 \tnop\n 80064d0:\t20000058 \t.word\t0x20000058\n\n080064d4 <_kill_r>:\n 80064d4:\tb538 \tpush\t{r3, r4, r5, lr}\n 80064d6:\t4d07 \tldr\tr5, [pc, #28]\t; (80064f4 <_kill_r+0x20>)\n 80064d8:\t2300 \tmovs\tr3, #0\n 80064da:\t4604 \tmov\tr4, r0\n 80064dc:\t4608 \tmov\tr0, r1\n 80064de:\t4611 \tmov\tr1, r2\n 80064e0:\t602b \tstr\tr3, [r5, #0]\n 80064e2:\tf7fc f941 \tbl\t8002768 <_kill>\n 80064e6:\t1c43 \tadds\tr3, r0, #1\n 80064e8:\td102 \tbne.n\t80064f0 <_kill_r+0x1c>\n 80064ea:\t682b \tldr\tr3, [r5, #0]\n 80064ec:\tb103 \tcbz\tr3, 80064f0 <_kill_r+0x1c>\n 80064ee:\t6023 \tstr\tr3, [r4, #0]\n 80064f0:\tbd38 \tpop\t{r3, r4, r5, pc}\n 80064f2:\tbf00 \tnop\n 80064f4:\t200077c4 \t.word\t0x200077c4\n\n080064f8 <_getpid_r>:\n 80064f8:\tf7fc b934 \tb.w\t8002764 <_getpid>\n\n080064fc :\n 80064fc:\t440a \tadd\tr2, r1\n 80064fe:\t4291 \tcmp\tr1, r2\n 8006500:\tf100 33ff \tadd.w\tr3, r0, #4294967295\t; 0xffffffff\n 8006504:\td100 \tbne.n\t8006508 \n 8006506:\t4770 \tbx\tlr\n 8006508:\tb510 \tpush\t{r4, lr}\n 800650a:\tf811 4b01 \tldrb.w\tr4, [r1], #1\n 800650e:\tf803 4f01 \tstrb.w\tr4, [r3, #1]!\n 8006512:\t4291 \tcmp\tr1, r2\n 8006514:\td1f9 \tbne.n\t800650a \n 8006516:\tbd10 \tpop\t{r4, pc}\n\n08006518 <_init>:\n 8006518:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 800651a:\tbf00 \tnop\n 800651c:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 800651e:\tbc08 \tpop\t{r3}\n 8006520:\t469e \tmov\tlr, r3\n 8006522:\t4770 \tbx\tlr\n\n08006524 <_fini>:\n 8006524:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 8006526:\tbf00 \tnop\n 8006528:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 800652a:\tbc08 \tpop\t{r3}\n 800652c:\t469e \tmov\tlr, r3\n 800652e:\t4770 \tbx\tlr\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/makefile", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n-include ../makefile.init\n\nRM := rm -rf\n\n# All of the sources participating in the build are defined here\n-include sources.mk\n-include Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n-include Core/Startup/subdir.mk\n-include Core/Src/subdir.mk\n-include Core/Inc/subdir.mk\n-include objects.mk\n\nifneq ($(MAKECMDGOALS),clean)\nifneq ($(strip $(CC_DEPS)),)\n-include $(CC_DEPS)\nendif\nifneq ($(strip $(C++_DEPS)),)\n-include $(C++_DEPS)\nendif\nifneq ($(strip $(CCM_DEPS)),)\n-include $(CCM_DEPS)\nendif\nifneq ($(strip $(C_UPPER_DEPS)),)\n-include $(C_UPPER_DEPS)\nendif\nifneq ($(strip $(CXX_DEPS)),)\n-include $(CXX_DEPS)\nendif\nifneq ($(strip $(S_DEPS)),)\n-include $(S_DEPS)\nendif\nifneq ($(strip $(S_UPPER_DEPS)),)\n-include $(S_UPPER_DEPS)\nendif\nifneq ($(strip $(CXXM_DEPS)),)\n-include $(CXXM_DEPS)\nendif\nifneq ($(strip $(C++M_DEPS)),)\n-include $(C++M_DEPS)\nendif\nifneq ($(strip $(C_DEPS)),)\n-include $(C_DEPS)\nendif\nifneq ($(strip $(CPP_DEPS)),)\n-include $(CPP_DEPS)\nendif\nendif\n\n-include ../makefile.defs\n\nOPTIONAL_TOOL_DEPS := \\\n$(wildcard ../makefile.defs) \\\n$(wildcard ../makefile.init) \\\n$(wildcard ../makefile.targets) \\\n\n\nBUILD_ARTIFACT_NAME := chorus_G431\nBUILD_ARTIFACT_EXTENSION := elf\nBUILD_ARTIFACT_PREFIX :=\nBUILD_ARTIFACT := $(BUILD_ARTIFACT_PREFIX)$(BUILD_ARTIFACT_NAME)$(if $(BUILD_ARTIFACT_EXTENSION),.$(BUILD_ARTIFACT_EXTENSION),)\n\n# Add inputs and outputs from these tool invocations to the build variables \nEXECUTABLES += \\\nchorus_G431.elf \\\n\nMAP_FILES += \\\nchorus_G431.map \\\n\nSIZE_OUTPUT += \\\ndefault.size.stdout \\\n\nOBJDUMP_LIST += \\\nchorus_G431.list \\\n\n\n# All Target\nall: main-build\n\n# Main-build Target\nmain-build: chorus_G431.elf secondary-outputs\n\n# Tool invocations\nchorus_G431.elf chorus_G431.map: $(OBJS) $(USER_OBJS) /Users/chrismcdowell/Desktop/Super/super_fw_2023/chorus_G431/STM32G431KBUX_FLASH.ld makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-g++ -o \"chorus_G431.elf\" @\"objects.list\" $(USER_OBJS) $(LIBS) -mcpu=cortex-m4 -T\"/Users/chrismcdowell/Desktop/Super/super_fw_2023/chorus_G431/STM32G431KBUX_FLASH.ld\" --specs=nosys.specs -Wl,-Map=\"chorus_G431.map\" -Wl,--gc-sections -static -fcommon --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -Wl,--start-group -lc -lm -lstdc++ -lsupc++ -Wl,--end-group\n\t@echo 'Finished building target: $@'\n\t@echo ' '\n\ndefault.size.stdout: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-size $(EXECUTABLES)\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\nchorus_G431.list: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objdump -h -S $(EXECUTABLES) > \"chorus_G431.list\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n# Other Targets\nclean:\n\t-$(RM) chorus_G431.elf chorus_G431.list chorus_G431.map default.size.stdout\n\t-@echo ' '\n\nsecondary-outputs: $(SIZE_OUTPUT) $(OBJDUMP_LIST)\n\nfail-specified-linker-script-missing:\n\t@echo 'Error: Cannot find the specified linker script. Check the linker settings in the build configuration.'\n\t@exit 2\n\nwarn-no-linker-script-specified:\n\t@echo 'Warning: No linker script specified. Check the linker settings in the build configuration.'\n\n.PHONY: all clean dependents main-build fail-specified-linker-script-missing warn-no-linker-script-specified\n\n-include ../makefile.targets\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/objects.list", "content": "\"./Core/Src/adc.o\"\n\"./Core/Src/c_filters.o\"\n\"./Core/Src/chorus.o\"\n\"./Core/Src/dac.o\"\n\"./Core/Src/dma.o\"\n\"./Core/Src/dynamic_smooth.o\"\n\"./Core/Src/float_expo_table.o\"\n\"./Core/Src/gpio.o\"\n\"./Core/Src/lerp.o\"\n\"./Core/Src/main.o\"\n\"./Core/Src/stm32g4xx_hal_msp.o\"\n\"./Core/Src/stm32g4xx_it.o\"\n\"./Core/Src/super_filters.o\"\n\"./Core/Src/syscalls.o\"\n\"./Core/Src/sysmem.o\"\n\"./Core/Src/system_stm32g4xx.o\"\n\"./Core/Src/tim.o\"\n\"./Core/Startup/startup_stm32g431kbux.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o\"\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/objects.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\nUSER_OBJS :=\n\nLIBS :=\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Debug/sources.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\nC++M_SRCS := \nCPP_SRCS := \nS_UPPER_SRCS := \nO_SRCS := \nELF_SRCS := \nC_UPPER_SRCS := \nCXX_SRCS := \nCCM_SRCS := \nC++_SRCS := \nOBJ_SRCS := \nS_SRCS := \nCC_SRCS := \nC_SRCS := \nCXXM_SRCS := \nCYCLO_FILES := \nOBJDUMP_LIST := \nCCM_DEPS := \nC_UPPER_DEPS := \nS_DEPS := \nCXXM_DEPS := \nC_DEPS := \nCC_DEPS := \nSIZE_OUTPUT := \nC++_DEPS := \nSU_FILES := \nEXECUTABLES := \nOBJS := \nCXX_DEPS := \nMAP_FILES := \nS_UPPER_DEPS := \nC++M_DEPS := \nCPP_DEPS := \n\n# Every subdirectory with source files must be described here\nSUBDIRS := \\\nCore/Inc \\\nCore/Src \\\nCore/Startup \\\nDrivers/STM32G4xx_HAL_Driver/Src \\\n\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g431xx.h\r\n * @author MCD Application Team\r\n * @brief CMSIS STM32G431xx Device Peripheral Access Layer Header File.\r\n *\r\n * This file contains:\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral's registers declarations and bits definition\r\n * - Macros to access peripheral's registers hardware\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS_Device\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g431xx\r\n * @{\r\n */\r\n\r\n#ifndef __STM32G431xx_H\r\n#define __STM32G431xx_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals\r\n */\r\n#define __CM4_REV 0x0001U /*!< Cortex-M4 revision r0p1 */\r\n#define __MPU_PRESENT 1U /*!< STM32G4XX provides an MPU */\r\n#define __NVIC_PRIO_BITS 4U /*!< STM32G4XX uses 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0U /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1U /*!< FPU present */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_interrupt_number_definition\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32G4XX Interrupt Number Definition, according to the selected device\r\n * in @ref Library_configuration_section\r\n */\r\ntypedef enum\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers *********************************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Cortex-M4 Non Maskable Interrupt */\r\n HardFault_IRQn = -13, /*!< 3 Cortex-M4 Hard Fault Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers ***************************************************************************************/\r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_PVM_IRQn = 1, /*!< PVD/PVM1/PVM2/PVM3/PVM4 through EXTI Line detection Interrupts */\r\n RTC_TAMP_LSECSS_IRQn = 2, /*!< RTC Tamper and TimeStamp and RCC LSE CSS interrupts through the EXTI */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI line */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_IRQn = 8, /*!< EXTI Line2 Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 global Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 global Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 global Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 global Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 global Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 global Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 and ADC2 global Interrupt */\r\n USB_HP_IRQn = 19, /*!< USB HP Interrupt */\r\n USB_LP_IRQn = 20, /*!< USB LP Interrupt */\r\n FDCAN1_IT0_IRQn = 21, /*!< FDCAN1 IT0 Interrupt */\r\n FDCAN1_IT1_IRQn = 22, /*!< FDCAN1 IT1 Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break, Transition error, Index error and TIM15 global interrupt */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update Interrupt and TIM16 global interrupt */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 TIM1 Trigger, Commutation, Direction change, Index and TIM17 global interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n TIM4_IRQn = 30, /*!< TIM4 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */\r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */\r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */\r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup through EXTI line Interrupt */\r\n TIM8_BRK_IRQn = 43, /*!< TIM8 Break, Transition error and Index error Interrupt */\r\n TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */\r\n TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger, Commutation, Direction change and Index Interrupt */\r\n TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */\r\n LPTIM1_IRQn = 49, /*!< LP TIM1 Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n UART4_IRQn = 52, /*!< UART4 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&3 underrun error interrupts */\r\n TIM7_IRQn = 55, /*!< TIM7 global interrupts */\r\n DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */\r\n DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */\r\n DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */\r\n DMA2_Channel4_IRQn = 59, /*!< DMA2 Channel 4 global Interrupt */\r\n DMA2_Channel5_IRQn = 60, /*!< DMA2 Channel 5 global Interrupt */\r\n UCPD1_IRQn = 63, /*!< UCPD global Interrupt */\r\n COMP1_2_3_IRQn = 64, /*!< COMP1, COMP2 and COMP3 Interrupts */\r\n COMP4_IRQn = 65, /*!< COMP4 */\r\n CRS_IRQn = 75, /*!< CRS global interrupt */\r\n SAI1_IRQn = 76, /*!< Serial Audio Interface global interrupt */\r\n FPU_IRQn = 81, /*!< FPU global interrupt */\r\n RNG_IRQn = 90, /*!< RNG global interrupt */\r\n LPUART1_IRQn = 91, /*!< LP UART 1 Interrupt */\r\n I2C3_EV_IRQn = 92, /*!< I2C3 Event Interrupt */\r\n I2C3_ER_IRQn = 93, /*!< I2C3 Error interrupt */\r\n DMAMUX_OVR_IRQn = 94, /*!< DMAMUX overrun global interrupt */\r\n DMA2_Channel6_IRQn = 97, /*!< DMA2 Channel 6 interrupt */\r\n CORDIC_IRQn = 100, /*!< CORDIC global Interrupt */\r\n FMAC_IRQn = 101 /*!< FMAC global Interrupt */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32g4xx.h\"\r\n#include \r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Analog to Digital Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC interrupt and status register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC interrupt enable register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC configuration register 1, Address offset: 0x0C */\r\n __IO uint32_t CFGR2; /*!< ADC configuration register 2, Address offset: 0x10 */\r\n __IO uint32_t SMPR1; /*!< ADC sampling time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sampling time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x1C */\r\n __IO uint32_t TR1; /*!< ADC analog watchdog 1 threshold register, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC analog watchdog 2 threshold register, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC analog watchdog 3 threshold register, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x2C */\r\n __IO uint32_t SQR1; /*!< ADC group regular sequencer register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC group regular sequencer register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC group regular sequencer register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC group regular sequencer register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC group regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x44 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x48 */\r\n __IO uint32_t JSQR; /*!< ADC group injected sequencer register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x50 - 0x5C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x70 - 0x7C */\r\n __IO uint32_t JDR1; /*!< ADC group injected rank 1 data register, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC group injected rank 2 data register, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC group injected rank 3 data register, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC group injected rank 4 data register, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */\r\n __IO uint32_t AWD2CR; /*!< ADC analog watchdog 2 configuration register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC analog watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */\r\n __IO uint32_t DIFSEL; /*!< ADC differential mode selection register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC calibration factors, Address offset: 0xB4 */\r\n uint32_t RESERVED10[2];/*!< Reserved, 0x0B8 - 0x0BC */\r\n __IO uint32_t GCOMP; /*!< ADC calibration factors, Address offset: 0xC0 */\r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC common status register, Address offset: 0x300 + 0x00 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x300 + 0x04 */\r\n __IO uint32_t CCR; /*!< ADC common configuration register, Address offset: 0x300 + 0x08 */\r\n __IO uint32_t CDR; /*!< ADC common group regular data register Address offset: 0x300 + 0x0C */\r\n} ADC_Common_TypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CREL; /*!< FDCAN Core Release register, Address offset: 0x000 */\r\n __IO uint32_t ENDN; /*!< FDCAN Endian register, Address offset: 0x004 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x008 */\r\n __IO uint32_t DBTP; /*!< FDCAN Data Bit Timing & Prescaler register, Address offset: 0x00C */\r\n __IO uint32_t TEST; /*!< FDCAN Test register, Address offset: 0x010 */\r\n __IO uint32_t RWD; /*!< FDCAN RAM Watchdog register, Address offset: 0x014 */\r\n __IO uint32_t CCCR; /*!< FDCAN CC Control register, Address offset: 0x018 */\r\n __IO uint32_t NBTP; /*!< FDCAN Nominal Bit Timing & Prescaler register, Address offset: 0x01C */\r\n __IO uint32_t TSCC; /*!< FDCAN Timestamp Counter Configuration register, Address offset: 0x020 */\r\n __IO uint32_t TSCV; /*!< FDCAN Timestamp Counter Value register, Address offset: 0x024 */\r\n __IO uint32_t TOCC; /*!< FDCAN Timeout Counter Configuration register, Address offset: 0x028 */\r\n __IO uint32_t TOCV; /*!< FDCAN Timeout Counter Value register, Address offset: 0x02C */\r\n uint32_t RESERVED2[4]; /*!< Reserved, 0x030 - 0x03C */\r\n __IO uint32_t ECR; /*!< FDCAN Error Counter register, Address offset: 0x040 */\r\n __IO uint32_t PSR; /*!< FDCAN Protocol Status register, Address offset: 0x044 */\r\n __IO uint32_t TDCR; /*!< FDCAN Transmitter Delay Compensation register, Address offset: 0x048 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x04C */\r\n __IO uint32_t IR; /*!< FDCAN Interrupt register, Address offset: 0x050 */\r\n __IO uint32_t IE; /*!< FDCAN Interrupt Enable register, Address offset: 0x054 */\r\n __IO uint32_t ILS; /*!< FDCAN Interrupt Line Select register, Address offset: 0x058 */\r\n __IO uint32_t ILE; /*!< FDCAN Interrupt Line Enable register, Address offset: 0x05C */\r\n uint32_t RESERVED4[8]; /*!< Reserved, 0x060 - 0x07C */\r\n __IO uint32_t RXGFC; /*!< FDCAN Global Filter Configuration register, Address offset: 0x080 */\r\n __IO uint32_t XIDAM; /*!< FDCAN Extended ID AND Mask register, Address offset: 0x084 */\r\n __IO uint32_t HPMS; /*!< FDCAN High Priority Message Status register, Address offset: 0x088 */\r\n uint32_t RESERVED5; /*!< Reserved, 0x08C */\r\n __IO uint32_t RXF0S; /*!< FDCAN Rx FIFO 0 Status register, Address offset: 0x090 */\r\n __IO uint32_t RXF0A; /*!< FDCAN Rx FIFO 0 Acknowledge register, Address offset: 0x094 */\r\n __IO uint32_t RXF1S; /*!< FDCAN Rx FIFO 1 Status register, Address offset: 0x098 */\r\n __IO uint32_t RXF1A; /*!< FDCAN Rx FIFO 1 Acknowledge register, Address offset: 0x09C */\r\n uint32_t RESERVED6[8]; /*!< Reserved, 0x0A0 - 0x0BC */\r\n __IO uint32_t TXBC; /*!< FDCAN Tx Buffer Configuration register, Address offset: 0x0C0 */\r\n __IO uint32_t TXFQS; /*!< FDCAN Tx FIFO/Queue Status register, Address offset: 0x0C4 */\r\n __IO uint32_t TXBRP; /*!< FDCAN Tx Buffer Request Pending register, Address offset: 0x0C8 */\r\n __IO uint32_t TXBAR; /*!< FDCAN Tx Buffer Add Request register, Address offset: 0x0CC */\r\n __IO uint32_t TXBCR; /*!< FDCAN Tx Buffer Cancellation Request register, Address offset: 0x0D0 */\r\n __IO uint32_t TXBTO; /*!< FDCAN Tx Buffer Transmission Occurred register, Address offset: 0x0D4 */\r\n __IO uint32_t TXBCF; /*!< FDCAN Tx Buffer Cancellation Finished register, Address offset: 0x0D8 */\r\n __IO uint32_t TXBTIE; /*!< FDCAN Tx Buffer Transmission Interrupt Enable register, Address offset: 0x0DC */\r\n __IO uint32_t TXBCIE; /*!< FDCAN Tx Buffer Cancellation Finished Interrupt Enable register, Address offset: 0x0E0 */\r\n __IO uint32_t TXEFS; /*!< FDCAN Tx Event FIFO Status register, Address offset: 0x0E4 */\r\n __IO uint32_t TXEFA; /*!< FDCAN Tx Event FIFO Acknowledge register, Address offset: 0x0E8 */\r\n} FDCAN_GlobalTypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network Configuration\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CKDIV; /*!< FDCAN clock divider register, Address offset: 0x100 + 0x000 */\r\n} FDCAN_Config_TypeDef;\r\n\r\n/**\r\n * @brief Comparator\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\n/**\r\n * @brief CRC calculation unit\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint32_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED0; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/**\r\n * @brief Clock Recovery System\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< CRS ccontrol register, Address offset: 0x00 */\r\n __IO uint32_t CFGR; /*!< CRS configuration register, Address offset: 0x04 */\r\n __IO uint32_t ISR; /*!< CRS interrupt and status register, Address offset: 0x08 */\r\n __IO uint32_t ICR; /*!< CRS interrupt flag clear register, Address offset: 0x0C */\r\n} CRS_TypeDef;\r\n\r\n/**\r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n __IO uint32_t CCR; /*!< DAC calibration control register, Address offset: 0x38 */\r\n __IO uint32_t MCR; /*!< DAC mode control register, Address offset: 0x3C */\r\n __IO uint32_t SHSR1; /*!< DAC Sample and Hold sample time register 1, Address offset: 0x40 */\r\n __IO uint32_t SHSR2; /*!< DAC Sample and Hold sample time register 2, Address offset: 0x44 */\r\n __IO uint32_t SHHR; /*!< DAC Sample and Hold hold time register, Address offset: 0x48 */\r\n __IO uint32_t SHRR; /*!< DAC Sample and Hold refresh time register, Address offset: 0x4C */\r\n __IO uint32_t RESERVED[2];\r\n __IO uint32_t STR1; /*!< DAC Sawtooth register, Address offset: 0x58 */\r\n __IO uint32_t STR2; /*!< DAC Sawtooth register, Address offset: 0x5C */\r\n __IO uint32_t STMODR; /*!< DAC Sawtooth Mode register, Address offset: 0x60 */\r\n} DAC_TypeDef;\r\n\r\n/**\r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZR1; /*!< Debug MCU APB1 freeze register 1, Address offset: 0x08 */\r\n __IO uint32_t APB1FZR2; /*!< Debug MCU APB1 freeze register 2, Address offset: 0x0C */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x10 */\r\n} DBGMCU_TypeDef;\r\n\r\n/**\r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt flag clear register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/**\r\n * @brief DMA Multiplexer\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA Multiplexer Channel x Control Register Address offset: 0x0004 * (channel x) */\r\n}DMAMUX_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< DMA Channel Status Register Address offset: 0x0080 */\r\n __IO uint32_t CFR; /*!< DMA Channel Clear Flag Register Address offset: 0x0084 */\r\n}DMAMUX_ChannelStatus_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGCR; /*!< DMA Request Generator x Control Register Address offset: 0x0100 + 0x0004 * (Req Gen x) */\r\n}DMAMUX_RequestGen_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGSR; /*!< DMA Request Generator Status Register Address offset: 0x0140 */\r\n __IO uint32_t RGCFR; /*!< DMA Request Generator Clear Flag Register Address offset: 0x0144 */\r\n}DMAMUX_RequestGenStatus_TypeDef;\r\n\r\n/**\r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR1; /*!< EXTI Interrupt mask register 1, Address offset: 0x00 */\r\n __IO uint32_t EMR1; /*!< EXTI Event mask register 1, Address offset: 0x04 */\r\n __IO uint32_t RTSR1; /*!< EXTI Rising trigger selection register 1, Address offset: 0x08 */\r\n __IO uint32_t FTSR1; /*!< EXTI Falling trigger selection register 1, Address offset: 0x0C */\r\n __IO uint32_t SWIER1; /*!< EXTI Software interrupt event register 1, Address offset: 0x10 */\r\n __IO uint32_t PR1; /*!< EXTI Pending register 1, Address offset: 0x14 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x18 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x1C */\r\n __IO uint32_t IMR2; /*!< EXTI Interrupt mask register 2, Address offset: 0x20 */\r\n __IO uint32_t EMR2; /*!< EXTI Event mask register 2, Address offset: 0x24 */\r\n __IO uint32_t RTSR2; /*!< EXTI Rising trigger selection register 2, Address offset: 0x28 */\r\n __IO uint32_t FTSR2; /*!< EXTI Falling trigger selection register 2, Address offset: 0x2C */\r\n __IO uint32_t SWIER2; /*!< EXTI Software interrupt event register 2, Address offset: 0x30 */\r\n __IO uint32_t PR2; /*!< EXTI Pending register 2, Address offset: 0x34 */\r\n} EXTI_TypeDef;\r\n\r\n/**\r\n * @brief FLASH Registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ACR; /*!< FLASH access control register, Address offset: 0x00 */\r\n __IO uint32_t PDKEYR; /*!< FLASH power down key register, Address offset: 0x04 */\r\n __IO uint32_t KEYR; /*!< FLASH key register, Address offset: 0x08 */\r\n __IO uint32_t OPTKEYR; /*!< FLASH option key register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< FLASH status register, Address offset: 0x10 */\r\n __IO uint32_t CR; /*!< FLASH control register, Address offset: 0x14 */\r\n __IO uint32_t ECCR; /*!< FLASH ECC register, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved1, Address offset: 0x1C */\r\n __IO uint32_t OPTR; /*!< FLASH option register, Address offset: 0x20 */\r\n __IO uint32_t PCROP1SR; /*!< FLASH bank1 PCROP start address register, Address offset: 0x24 */\r\n __IO uint32_t PCROP1ER; /*!< FLASH bank1 PCROP end address register, Address offset: 0x28 */\r\n __IO uint32_t WRP1AR; /*!< FLASH bank1 WRP area A address register, Address offset: 0x2C */\r\n __IO uint32_t WRP1BR; /*!< FLASH bank1 WRP area B address register, Address offset: 0x30 */\r\n uint32_t RESERVED2[15]; /*!< Reserved2, Address offset: 0x34 */\r\n __IO uint32_t SEC1R; /*!< FLASH Securable memory register bank1, Address offset: 0x70 */\r\n} FLASH_TypeDef;\r\n\r\n/**\r\n * @brief FMAC\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t X1BUFCFG; /*!< FMAC X1 Buffer Configuration register, Address offset: 0x00 */\r\n __IO uint32_t X2BUFCFG; /*!< FMAC X2 Buffer Configuration register, Address offset: 0x04 */\r\n __IO uint32_t YBUFCFG; /*!< FMAC Y Buffer Configuration register, Address offset: 0x08 */\r\n __IO uint32_t PARAM; /*!< FMAC Parameter register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< FMAC Control register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< FMAC Status register, Address offset: 0x14 */\r\n __IO uint32_t WDATA; /*!< FMAC Write Data register, Address offset: 0x18 */\r\n __IO uint32_t RDATA; /*!< FMAC Read Data register, Address offset: 0x1C */\r\n} FMAC_TypeDef;\r\n\r\n\r\n/**\r\n * @brief General Purpose I/O\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MODER; /*!< GPIO port mode register, Address offset: 0x00 */\r\n __IO uint32_t OTYPER; /*!< GPIO port output type register, Address offset: 0x04 */\r\n __IO uint32_t OSPEEDR; /*!< GPIO port output speed register, Address offset: 0x08 */\r\n __IO uint32_t PUPDR; /*!< GPIO port pull-up/pull-down register, Address offset: 0x0C */\r\n __IO uint32_t IDR; /*!< GPIO port input data register, Address offset: 0x10 */\r\n __IO uint32_t ODR; /*!< GPIO port output data register, Address offset: 0x14 */\r\n __IO uint32_t BSRR; /*!< GPIO port bit set/reset register, Address offset: 0x18 */\r\n __IO uint32_t LCKR; /*!< GPIO port configuration lock register, Address offset: 0x1C */\r\n __IO uint32_t AFR[2]; /*!< GPIO alternate function registers, Address offset: 0x20-0x24 */\r\n __IO uint32_t BRR; /*!< GPIO Bit Reset register, Address offset: 0x28 */\r\n} GPIO_TypeDef;\r\n\r\n/**\r\n * @brief Inter-integrated Circuit Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< I2C Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< I2C Control register 2, Address offset: 0x04 */\r\n __IO uint32_t OAR1; /*!< I2C Own address 1 register, Address offset: 0x08 */\r\n __IO uint32_t OAR2; /*!< I2C Own address 2 register, Address offset: 0x0C */\r\n __IO uint32_t TIMINGR; /*!< I2C Timing register, Address offset: 0x10 */\r\n __IO uint32_t TIMEOUTR; /*!< I2C Timeout register, Address offset: 0x14 */\r\n __IO uint32_t ISR; /*!< I2C Interrupt and status register, Address offset: 0x18 */\r\n __IO uint32_t ICR; /*!< I2C Interrupt clear register, Address offset: 0x1C */\r\n __IO uint32_t PECR; /*!< I2C PEC register, Address offset: 0x20 */\r\n __IO uint32_t RXDR; /*!< I2C Receive data register, Address offset: 0x24 */\r\n __IO uint32_t TXDR; /*!< I2C Transmit data register, Address offset: 0x28 */\r\n} I2C_TypeDef;\r\n\r\n/**\r\n * @brief Independent WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t KR; /*!< IWDG Key register, Address offset: 0x00 */\r\n __IO uint32_t PR; /*!< IWDG Prescaler register, Address offset: 0x04 */\r\n __IO uint32_t RLR; /*!< IWDG Reload register, Address offset: 0x08 */\r\n __IO uint32_t SR; /*!< IWDG Status register, Address offset: 0x0C */\r\n __IO uint32_t WINR; /*!< IWDG Window register, Address offset: 0x10 */\r\n} IWDG_TypeDef;\r\n\r\n/**\r\n * @brief LPTIMER\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< LPTIM Interrupt and Status register, Address offset: 0x00 */\r\n __IO uint32_t ICR; /*!< LPTIM Interrupt Clear register, Address offset: 0x04 */\r\n __IO uint32_t IER; /*!< LPTIM Interrupt Enable register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< LPTIM Configuration register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< LPTIM Control register, Address offset: 0x10 */\r\n __IO uint32_t CMP; /*!< LPTIM Compare register, Address offset: 0x14 */\r\n __IO uint32_t ARR; /*!< LPTIM Autoreload register, Address offset: 0x18 */\r\n __IO uint32_t CNT; /*!< LPTIM Counter register, Address offset: 0x1C */\r\n __IO uint32_t OR; /*!< LPTIM Option register, Address offset: 0x20 */\r\n} LPTIM_TypeDef;\r\n\r\n/**\r\n * @brief Operational Amplifier (OPAMP)\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< OPAMP control/status register, Address offset: 0x00 */\r\n __IO uint32_t RESERVED[5]; /*!< OPAMP offset trimming register for normal mode, Address offset: 0x04 */\r\n __IO uint32_t TCMR; /*!< OPAMP timer controlled mux mode register, Address offset: 0x18 */\r\n} OPAMP_TypeDef;\r\n\r\n/**\r\n * @brief Power Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< PWR power control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< PWR power control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< PWR power control register 3, Address offset: 0x08 */\r\n __IO uint32_t CR4; /*!< PWR power control register 4, Address offset: 0x0C */\r\n __IO uint32_t SR1; /*!< PWR power status register 1, Address offset: 0x10 */\r\n __IO uint32_t SR2; /*!< PWR power status register 2, Address offset: 0x14 */\r\n __IO uint32_t SCR; /*!< PWR power status reset register, Address offset: 0x18 */\r\n uint32_t RESERVED; /*!< Reserved, Address offset: 0x1C */\r\n __IO uint32_t PUCRA; /*!< Pull_up control register of portA, Address offset: 0x20 */\r\n __IO uint32_t PDCRA; /*!< Pull_Down control register of portA, Address offset: 0x24 */\r\n __IO uint32_t PUCRB; /*!< Pull_up control register of portB, Address offset: 0x28 */\r\n __IO uint32_t PDCRB; /*!< Pull_Down control register of portB, Address offset: 0x2C */\r\n __IO uint32_t PUCRC; /*!< Pull_up control register of portC, Address offset: 0x30 */\r\n __IO uint32_t PDCRC; /*!< Pull_Down control register of portC, Address offset: 0x34 */\r\n __IO uint32_t PUCRD; /*!< Pull_up control register of portD, Address offset: 0x38 */\r\n __IO uint32_t PDCRD; /*!< Pull_Down control register of portD, Address offset: 0x3C */\r\n __IO uint32_t PUCRE; /*!< Pull_up control register of portE, Address offset: 0x40 */\r\n __IO uint32_t PDCRE; /*!< Pull_Down control register of portE, Address offset: 0x44 */\r\n __IO uint32_t PUCRF; /*!< Pull_up control register of portF, Address offset: 0x48 */\r\n __IO uint32_t PDCRF; /*!< Pull_Down control register of portF, Address offset: 0x4C */\r\n __IO uint32_t PUCRG; /*!< Pull_up control register of portG, Address offset: 0x50 */\r\n __IO uint32_t PDCRG; /*!< Pull_Down control register of portG, Address offset: 0x54 */\r\n uint32_t RESERVED1[10]; /*!< Reserved Address offset: 0x58 - 0x7C */\r\n __IO uint32_t CR5; /*!< PWR power control register 5, Address offset: 0x80 */\r\n} PWR_TypeDef;\r\n\r\n\r\n/**\r\n * @brief Reset and Clock Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RCC clock control register, Address offset: 0x00 */\r\n __IO uint32_t ICSCR; /*!< RCC internal clock sources calibration register, Address offset: 0x04 */\r\n __IO uint32_t CFGR; /*!< RCC clock configuration register, Address offset: 0x08 */\r\n __IO uint32_t PLLCFGR; /*!< RCC system PLL configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, Address offset: 0x10 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x14 */\r\n __IO uint32_t CIER; /*!< RCC clock interrupt enable register, Address offset: 0x18 */\r\n __IO uint32_t CIFR; /*!< RCC clock interrupt flag register, Address offset: 0x1C */\r\n __IO uint32_t CICR; /*!< RCC clock interrupt clear register, Address offset: 0x20 */\r\n uint32_t RESERVED2; /*!< Reserved, Address offset: 0x24 */\r\n __IO uint32_t AHB1RSTR; /*!< RCC AHB1 peripheral reset register, Address offset: 0x28 */\r\n __IO uint32_t AHB2RSTR; /*!< RCC AHB2 peripheral reset register, Address offset: 0x2C */\r\n __IO uint32_t AHB3RSTR; /*!< RCC AHB3 peripheral reset register, Address offset: 0x30 */\r\n uint32_t RESERVED3; /*!< Reserved, Address offset: 0x34 */\r\n __IO uint32_t APB1RSTR1; /*!< RCC APB1 peripheral reset register 1, Address offset: 0x38 */\r\n __IO uint32_t APB1RSTR2; /*!< RCC APB1 peripheral reset register 2, Address offset: 0x3C */\r\n __IO uint32_t APB2RSTR; /*!< RCC APB2 peripheral reset register, Address offset: 0x40 */\r\n uint32_t RESERVED4; /*!< Reserved, Address offset: 0x44 */\r\n __IO uint32_t AHB1ENR; /*!< RCC AHB1 peripheral clocks enable register, Address offset: 0x48 */\r\n __IO uint32_t AHB2ENR; /*!< RCC AHB2 peripheral clocks enable register, Address offset: 0x4C */\r\n __IO uint32_t AHB3ENR; /*!< RCC AHB3 peripheral clocks enable register, Address offset: 0x50 */\r\n uint32_t RESERVED5; /*!< Reserved, Address offset: 0x54 */\r\n __IO uint32_t APB1ENR1; /*!< RCC APB1 peripheral clocks enable register 1, Address offset: 0x58 */\r\n __IO uint32_t APB1ENR2; /*!< RCC APB1 peripheral clocks enable register 2, Address offset: 0x5C */\r\n __IO uint32_t APB2ENR; /*!< RCC APB2 peripheral clocks enable register, Address offset: 0x60 */\r\n uint32_t RESERVED6; /*!< Reserved, Address offset: 0x64 */\r\n __IO uint32_t AHB1SMENR; /*!< RCC AHB1 peripheral clocks enable in sleep and stop modes register, Address offset: 0x68 */\r\n __IO uint32_t AHB2SMENR; /*!< RCC AHB2 peripheral clocks enable in sleep and stop modes register, Address offset: 0x6C */\r\n __IO uint32_t AHB3SMENR; /*!< RCC AHB3 peripheral clocks enable in sleep and stop modes register, Address offset: 0x70 */\r\n uint32_t RESERVED7; /*!< Reserved, Address offset: 0x74 */\r\n __IO uint32_t APB1SMENR1; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 1, Address offset: 0x78 */\r\n __IO uint32_t APB1SMENR2; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 2, Address offset: 0x7C */\r\n __IO uint32_t APB2SMENR; /*!< RCC APB2 peripheral clocks enable in sleep mode and stop modes register, Address offset: 0x80 */\r\n uint32_t RESERVED8; /*!< Reserved, Address offset: 0x84 */\r\n __IO uint32_t CCIPR; /*!< RCC peripherals independent clock configuration register, Address offset: 0x88 */\r\n uint32_t RESERVED9; /*!< Reserved, Address offset: 0x8C */\r\n __IO uint32_t BDCR; /*!< RCC backup domain control register, Address offset: 0x90 */\r\n __IO uint32_t CSR; /*!< RCC clock control & status register, Address offset: 0x94 */\r\n __IO uint32_t CRRCR; /*!< RCC clock recovery RC register, Address offset: 0x98 */\r\n __IO uint32_t CCIPR2; /*!< RCC peripherals independent clock configuration register 2, Address offset: 0x9C */\r\n} RCC_TypeDef;\r\n\r\n/**\r\n * @brief Real-Time Clock\r\n */\r\n/*\r\n* @brief Specific device feature definitions\r\n*/\r\n#define RTC_TAMP_INT_6_SUPPORT\r\n#define RTC_TAMP_INT_NB 4u\r\n\r\n#define RTC_TAMP_NB 3u\r\n#define RTC_BACKUP_NB 16u\r\n\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t TR; /*!< RTC time register, Address offset: 0x00 */\r\n __IO uint32_t DR; /*!< RTC date register, Address offset: 0x04 */\r\n __IO uint32_t SSR; /*!< RTC sub second register, Address offset: 0x08 */\r\n __IO uint32_t ICSR; /*!< RTC initialization control and status register, Address offset: 0x0C */\r\n __IO uint32_t PRER; /*!< RTC prescaler register, Address offset: 0x10 */\r\n __IO uint32_t WUTR; /*!< RTC wakeup timer register, Address offset: 0x14 */\r\n __IO uint32_t CR; /*!< RTC control register, Address offset: 0x18 */\r\n uint32_t RESERVED0; /*!< Reserved Address offset: 0x1C */\r\n uint32_t RESERVED1; /*!< Reserved Address offset: 0x20 */\r\n __IO uint32_t WPR; /*!< RTC write protection register, Address offset: 0x24 */\r\n __IO uint32_t CALR; /*!< RTC calibration register, Address offset: 0x28 */\r\n __IO uint32_t SHIFTR; /*!< RTC shift control register, Address offset: 0x2C */\r\n __IO uint32_t TSTR; /*!< RTC time stamp time register, Address offset: 0x30 */\r\n __IO uint32_t TSDR; /*!< RTC time stamp date register, Address offset: 0x34 */\r\n __IO uint32_t TSSSR; /*!< RTC time-stamp sub second register, Address offset: 0x38 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x3C */\r\n __IO uint32_t ALRMAR; /*!< RTC alarm A register, Address offset: 0x40 */\r\n __IO uint32_t ALRMASSR; /*!< RTC alarm A sub second register, Address offset: 0x44 */\r\n __IO uint32_t ALRMBR; /*!< RTC alarm B register, Address offset: 0x48 */\r\n __IO uint32_t ALRMBSSR; /*!< RTC alarm B sub second register, Address offset: 0x4C */\r\n __IO uint32_t SR; /*!< RTC Status register, Address offset: 0x50 */\r\n __IO uint32_t MISR; /*!< RTC Masked Interrupt Status register, Address offset: 0x54 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x58 */\r\n __IO uint32_t SCR; /*!< RTC Status Clear register, Address offset: 0x5C */\r\n} RTC_TypeDef;\r\n\r\n/**\r\n * @brief Tamper and backup registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TAMP configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TAMP configuration register 2, Address offset: 0x04 */\r\n uint32_t RESERVED0; /*!< no configuration register 3, Address offset: 0x08 */\r\n __IO uint32_t FLTCR; /*!< TAMP filter control register, Address offset: 0x0C */\r\n uint32_t RESERVED1[6]; /*!< Reserved Address offset: 0x10 - 0x24 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x28 */\r\n __IO uint32_t IER; /*!< TAMP Interrupt enable register, Address offset: 0x2C */\r\n __IO uint32_t SR; /*!< TAMP Status register, Address offset: 0x30 */\r\n __IO uint32_t MISR; /*!< TAMP Masked Interrupt Status register Address offset: 0x34 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x38 */\r\n __IO uint32_t SCR; /*!< TAMP Status clear register, Address offset: 0x3C */\r\n uint32_t RESERVED4[48]; /*!< Reserved Address offset: 0x040 - 0xFC */\r\n __IO uint32_t BKP0R; /*!< TAMP backup register 0, Address offset: 0x100 */\r\n __IO uint32_t BKP1R; /*!< TAMP backup register 1, Address offset: 0x104 */\r\n __IO uint32_t BKP2R; /*!< TAMP backup register 2, Address offset: 0x108 */\r\n __IO uint32_t BKP3R; /*!< TAMP backup register 3, Address offset: 0x10C */\r\n __IO uint32_t BKP4R; /*!< TAMP backup register 4, Address offset: 0x110 */\r\n __IO uint32_t BKP5R; /*!< TAMP backup register 5, Address offset: 0x114 */\r\n __IO uint32_t BKP6R; /*!< TAMP backup register 6, Address offset: 0x118 */\r\n __IO uint32_t BKP7R; /*!< TAMP backup register 7, Address offset: 0x11C */\r\n __IO uint32_t BKP8R; /*!< TAMP backup register 8, Address offset: 0x120 */\r\n __IO uint32_t BKP9R; /*!< TAMP backup register 9, Address offset: 0x124 */\r\n __IO uint32_t BKP10R; /*!< TAMP backup register 10, Address offset: 0x128 */\r\n __IO uint32_t BKP11R; /*!< TAMP backup register 11, Address offset: 0x12C */\r\n __IO uint32_t BKP12R; /*!< TAMP backup register 12, Address offset: 0x130 */\r\n __IO uint32_t BKP13R; /*!< TAMP backup register 13, Address offset: 0x134 */\r\n __IO uint32_t BKP14R; /*!< TAMP backup register 14, Address offset: 0x138 */\r\n __IO uint32_t BKP15R; /*!< TAMP backup register 15, Address offset: 0x13C */\r\n} TAMP_TypeDef;\r\n\r\n/**\r\n * @brief Serial Audio Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t GCR; /*!< SAI global configuration register, Address offset: 0x00 */\r\n uint32_t RESERVED[16]; /*!< Reserved, Address offset: 0x04 to 0x40 */\r\n __IO uint32_t PDMCR; /*!< SAI PDM control register, Address offset: 0x44 */\r\n __IO uint32_t PDMDLY; /*!< SAI PDM delay register, Address offset: 0x48 */\r\n} SAI_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SAI block x configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t CR2; /*!< SAI block x configuration register 2, Address offset: 0x08 */\r\n __IO uint32_t FRCR; /*!< SAI block x frame configuration register, Address offset: 0x0C */\r\n __IO uint32_t SLOTR; /*!< SAI block x slot register, Address offset: 0x10 */\r\n __IO uint32_t IMR; /*!< SAI block x interrupt mask register, Address offset: 0x14 */\r\n __IO uint32_t SR; /*!< SAI block x status register, Address offset: 0x18 */\r\n __IO uint32_t CLRFR; /*!< SAI block x clear flag register, Address offset: 0x1C */\r\n __IO uint32_t DR; /*!< SAI block x data register, Address offset: 0x20 */\r\n} SAI_Block_TypeDef;\r\n\r\n/**\r\n * @brief Serial Peripheral Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SPI Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< SPI Control register 2, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< SPI Status register, Address offset: 0x08 */\r\n __IO uint32_t DR; /*!< SPI data register, Address offset: 0x0C */\r\n __IO uint32_t CRCPR; /*!< SPI CRC polynomial register, Address offset: 0x10 */\r\n __IO uint32_t RXCRCR; /*!< SPI Rx CRC register, Address offset: 0x14 */\r\n __IO uint32_t TXCRCR; /*!< SPI Tx CRC register, Address offset: 0x18 */\r\n __IO uint32_t I2SCFGR; /*!< SPI_I2S configuration register, Address offset: 0x1C */\r\n __IO uint32_t I2SPR; /*!< SPI_I2S prescaler register, Address offset: 0x20 */\r\n} SPI_TypeDef;\r\n\r\n/**\r\n * @brief System configuration controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MEMRMP; /*!< SYSCFG memory remap register, Address offset: 0x00 */\r\n __IO uint32_t CFGR1; /*!< SYSCFG configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t EXTICR[4]; /*!< SYSCFG external interrupt configuration registers, Address offset: 0x08-0x14 */\r\n __IO uint32_t SCSR; /*!< SYSCFG CCMSRAM control and status register, Address offset: 0x18 */\r\n __IO uint32_t CFGR2; /*!< SYSCFG configuration register 2, Address offset: 0x1C */\r\n __IO uint32_t SWPR; /*!< SYSCFG CCMSRAM write protection register, Address offset: 0x20 */\r\n __IO uint32_t SKR; /*!< SYSCFG CCMSRAM Key Register, Address offset: 0x24 */\r\n} SYSCFG_TypeDef;\r\n\r\n/**\r\n * @brief TIM\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TIM control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TIM control register 2, Address offset: 0x04 */\r\n __IO uint32_t SMCR; /*!< TIM slave mode control register, Address offset: 0x08 */\r\n __IO uint32_t DIER; /*!< TIM DMA/interrupt enable register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< TIM status register, Address offset: 0x10 */\r\n __IO uint32_t EGR; /*!< TIM event generation register, Address offset: 0x14 */\r\n __IO uint32_t CCMR1; /*!< TIM capture/compare mode register 1, Address offset: 0x18 */\r\n __IO uint32_t CCMR2; /*!< TIM capture/compare mode register 2, Address offset: 0x1C */\r\n __IO uint32_t CCER; /*!< TIM capture/compare enable register, Address offset: 0x20 */\r\n __IO uint32_t CNT; /*!< TIM counter register, Address offset: 0x24 */\r\n __IO uint32_t PSC; /*!< TIM prescaler, Address offset: 0x28 */\r\n __IO uint32_t ARR; /*!< TIM auto-reload register, Address offset: 0x2C */\r\n __IO uint32_t RCR; /*!< TIM repetition counter register, Address offset: 0x30 */\r\n __IO uint32_t CCR1; /*!< TIM capture/compare register 1, Address offset: 0x34 */\r\n __IO uint32_t CCR2; /*!< TIM capture/compare register 2, Address offset: 0x38 */\r\n __IO uint32_t CCR3; /*!< TIM capture/compare register 3, Address offset: 0x3C */\r\n __IO uint32_t CCR4; /*!< TIM capture/compare register 4, Address offset: 0x40 */\r\n __IO uint32_t BDTR; /*!< TIM break and dead-time register, Address offset: 0x44 */\r\n __IO uint32_t CCR5; /*!< TIM capture/compare register 5, Address offset: 0x48 */\r\n __IO uint32_t CCR6; /*!< TIM capture/compare register 6, Address offset: 0x4C */\r\n __IO uint32_t CCMR3; /*!< TIM capture/compare mode register 3, Address offset: 0x50 */\r\n __IO uint32_t DTR2; /*!< TIM deadtime register 2, Address offset: 0x54 */\r\n __IO uint32_t ECR; /*!< TIM encoder control register, Address offset: 0x58 */\r\n __IO uint32_t TISEL; /*!< TIM Input Selection register, Address offset: 0x5C */\r\n __IO uint32_t AF1; /*!< TIM alternate function option register 1, Address offset: 0x60 */\r\n __IO uint32_t AF2; /*!< TIM alternate function option register 2, Address offset: 0x64 */\r\n __IO uint32_t OR ; /*!< TIM option register, Address offset: 0x68 */\r\n uint32_t RESERVED0[220];/*!< Reserved, Address offset: 0x6C */\r\n __IO uint32_t DCR; /*!< TIM DMA control register, Address offset: 0x3DC */\r\n __IO uint32_t DMAR; /*!< TIM DMA address for full transfer, Address offset: 0x3E0 */\r\n} TIM_TypeDef;\r\n\r\n/**\r\n * @brief Universal Synchronous Asynchronous Receiver Transmitter\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< USART Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< USART Control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< USART Control register 3, Address offset: 0x08 */\r\n __IO uint32_t BRR; /*!< USART Baud rate register, Address offset: 0x0C */\r\n __IO uint32_t GTPR; /*!< USART Guard time and prescaler register, Address offset: 0x10 */\r\n __IO uint32_t RTOR; /*!< USART Receiver Timeout register, Address offset: 0x14 */\r\n __IO uint32_t RQR; /*!< USART Request register, Address offset: 0x18 */\r\n __IO uint32_t ISR; /*!< USART Interrupt and status register, Address offset: 0x1C */\r\n __IO uint32_t ICR; /*!< USART Interrupt flag Clear register, Address offset: 0x20 */\r\n __IO uint32_t RDR; /*!< USART Receive Data register, Address offset: 0x24 */\r\n __IO uint32_t TDR; /*!< USART Transmit Data register, Address offset: 0x28 */\r\n __IO uint32_t PRESC; /*!< USART Prescaler register, Address offset: 0x2C */\r\n} USART_TypeDef;\r\n\r\n/**\r\n * @brief Universal Serial Bus Full Speed Device\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint16_t EP0R; /*!< USB Endpoint 0 register, Address offset: 0x00 */\r\n __IO uint16_t RESERVED0; /*!< Reserved */\r\n __IO uint16_t EP1R; /*!< USB Endpoint 1 register, Address offset: 0x04 */\r\n __IO uint16_t RESERVED1; /*!< Reserved */\r\n __IO uint16_t EP2R; /*!< USB Endpoint 2 register, Address offset: 0x08 */\r\n __IO uint16_t RESERVED2; /*!< Reserved */\r\n __IO uint16_t EP3R; /*!< USB Endpoint 3 register, Address offset: 0x0C */\r\n __IO uint16_t RESERVED3; /*!< Reserved */\r\n __IO uint16_t EP4R; /*!< USB Endpoint 4 register, Address offset: 0x10 */\r\n __IO uint16_t RESERVED4; /*!< Reserved */\r\n __IO uint16_t EP5R; /*!< USB Endpoint 5 register, Address offset: 0x14 */\r\n __IO uint16_t RESERVED5; /*!< Reserved */\r\n __IO uint16_t EP6R; /*!< USB Endpoint 6 register, Address offset: 0x18 */\r\n __IO uint16_t RESERVED6; /*!< Reserved */\r\n __IO uint16_t EP7R; /*!< USB Endpoint 7 register, Address offset: 0x1C */\r\n __IO uint16_t RESERVED7[17]; /*!< Reserved */\r\n __IO uint16_t CNTR; /*!< Control register, Address offset: 0x40 */\r\n __IO uint16_t RESERVED8; /*!< Reserved */\r\n __IO uint16_t ISTR; /*!< Interrupt status register, Address offset: 0x44 */\r\n __IO uint16_t RESERVED9; /*!< Reserved */\r\n __IO uint16_t FNR; /*!< Frame number register, Address offset: 0x48 */\r\n __IO uint16_t RESERVEDA; /*!< Reserved */\r\n __IO uint16_t DADDR; /*!< Device address register, Address offset: 0x4C */\r\n __IO uint16_t RESERVEDB; /*!< Reserved */\r\n __IO uint16_t BTABLE; /*!< Buffer Table address register, Address offset: 0x50 */\r\n __IO uint16_t RESERVEDC; /*!< Reserved */\r\n __IO uint16_t LPMCSR; /*!< LPM Control and Status register, Address offset: 0x54 */\r\n __IO uint16_t RESERVEDD; /*!< Reserved */\r\n __IO uint16_t BCDR; /*!< Battery Charging detector register, Address offset: 0x58 */\r\n __IO uint16_t RESERVEDE; /*!< Reserved */\r\n} USB_TypeDef;\r\n\r\n/**\r\n * @brief VREFBUF\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< VREFBUF control and status register, Address offset: 0x00 */\r\n __IO uint32_t CCR; /*!< VREFBUF calibration and control register, Address offset: 0x04 */\r\n} VREFBUF_TypeDef;\r\n\r\n/**\r\n * @brief Window WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< WWDG Control register, Address offset: 0x00 */\r\n __IO uint32_t CFR; /*!< WWDG Configuration register, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< WWDG Status register, Address offset: 0x08 */\r\n} WWDG_TypeDef;\r\n\r\n\r\n/**\r\n * @brief RNG\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RNG control register, Address offset: 0x00 */\r\n __IO uint32_t SR; /*!< RNG status register, Address offset: 0x04 */\r\n __IO uint32_t DR; /*!< RNG data register, Address offset: 0x08 */\r\n} RNG_TypeDef;\r\n\r\n/**\r\n * @brief CORDIC\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< CORDIC control and status register, Address offset: 0x00 */\r\n __IO uint32_t WDATA; /*!< CORDIC argument register, Address offset: 0x04 */\r\n __IO uint32_t RDATA; /*!< CORDIC result register, Address offset: 0x08 */\r\n} CORDIC_TypeDef;\r\n\r\n/**\r\n * @brief UCPD\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CFG1; /*!< UCPD configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CFG2; /*!< UCPD configuration register 2, Address offset: 0x04 */\r\n __IO uint32_t RESERVED0; /*!< UCPD reserved register, Address offset: 0x08 */\r\n __IO uint32_t CR; /*!< UCPD control register, Address offset: 0x0C */\r\n __IO uint32_t IMR; /*!< UCPD interrupt mask register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< UCPD status register, Address offset: 0x14 */\r\n __IO uint32_t ICR; /*!< UCPD interrupt flag clear register Address offset: 0x18 */\r\n __IO uint32_t TX_ORDSET; /*!< UCPD Tx ordered set type register, Address offset: 0x1C */\r\n __IO uint32_t TX_PAYSZ; /*!< UCPD Tx payload size register, Address offset: 0x20 */\r\n __IO uint32_t TXDR; /*!< UCPD Tx data register, Address offset: 0x24 */\r\n __IO uint32_t RX_ORDSET; /*!< UCPD Rx ordered set type register, Address offset: 0x28 */\r\n __IO uint32_t RX_PAYSZ; /*!< UCPD Rx payload size register, Address offset: 0x2C */\r\n __IO uint32_t RXDR; /*!< UCPD Rx data register, Address offset: 0x30 */\r\n __IO uint32_t RX_ORDEXT1; /*!< UCPD Rx ordered set extension 1 register, Address offset: 0x34 */\r\n __IO uint32_t RX_ORDEXT2; /*!< UCPD Rx ordered set extension 2 register, Address offset: 0x38 */\r\n} UCPD_TypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_memory_map\r\n * @{\r\n */\r\n\r\n#define FLASH_BASE (0x08000000UL) /*!< FLASH (up to 128 kB) base address */\r\n#define SRAM1_BASE (0x20000000UL) /*!< SRAM1(up to 16 KB) base address */\r\n#define SRAM2_BASE (0x20004000UL) /*!< SRAM2(6 KB) base address */\r\n#define CCMSRAM_BASE (0x10000000UL) /*!< CCMSRAM(10 KB) base address */\r\n#define PERIPH_BASE (0x40000000UL) /*!< Peripheral base address */\r\n\r\n#define SRAM1_BB_BASE (0x22000000UL) /*!< SRAM1(16 KB) base address in the bit-band region */\r\n#define SRAM2_BB_BASE (0x22080000UL) /*!< SRAM2(6 KB) base address in the bit-band region */\r\n#define CCMSRAM_BB_BASE (0x220B0000UL) /*!< CCMSRAM(10 KB) base address in the bit-band region */\r\n#define PERIPH_BB_BASE (0x42000000UL) /*!< Peripheral base address in the bit-band region */\r\n/* Legacy defines */\r\n#define SRAM_BASE SRAM1_BASE\r\n#define SRAM_BB_BASE SRAM1_BB_BASE\r\n\r\n#define SRAM1_SIZE_MAX (0x00004000UL) /*!< maximum SRAM1 size (up to 16 KBytes) */\r\n#define SRAM2_SIZE (0x00001800UL) /*!< SRAM2 size (6 KBytes) */\r\n#define CCMSRAM_SIZE (0x00002800UL) /*!< CCMSRAM size (10 KBytes) */\r\n\r\n/*!< Peripheral memory map */\r\n#define APB1PERIPH_BASE PERIPH_BASE\r\n#define APB2PERIPH_BASE (PERIPH_BASE + 0x00010000UL)\r\n#define AHB1PERIPH_BASE (PERIPH_BASE + 0x00020000UL)\r\n#define AHB2PERIPH_BASE (PERIPH_BASE + 0x08000000UL)\r\n\r\n\r\n/*!< APB1 peripherals */\r\n#define TIM2_BASE (APB1PERIPH_BASE + 0x0000UL)\r\n#define TIM3_BASE (APB1PERIPH_BASE + 0x0400UL)\r\n#define TIM4_BASE (APB1PERIPH_BASE + 0x0800UL)\r\n#define TIM6_BASE (APB1PERIPH_BASE + 0x1000UL)\r\n#define TIM7_BASE (APB1PERIPH_BASE + 0x1400UL)\r\n#define CRS_BASE (APB1PERIPH_BASE + 0x2000UL)\r\n#define TAMP_BASE (APB1PERIPH_BASE + 0x2400UL)\r\n#define RTC_BASE (APB1PERIPH_BASE + 0x2800UL)\r\n#define WWDG_BASE (APB1PERIPH_BASE + 0x2C00UL)\r\n#define IWDG_BASE (APB1PERIPH_BASE + 0x3000UL)\r\n#define SPI2_BASE (APB1PERIPH_BASE + 0x3800UL)\r\n#define SPI3_BASE (APB1PERIPH_BASE + 0x3C00UL)\r\n#define USART2_BASE (APB1PERIPH_BASE + 0x4400UL)\r\n#define USART3_BASE (APB1PERIPH_BASE + 0x4800UL)\r\n#define UART4_BASE (APB1PERIPH_BASE + 0x4C00UL)\r\n#define I2C1_BASE (APB1PERIPH_BASE + 0x5400UL)\r\n#define I2C2_BASE (APB1PERIPH_BASE + 0x5800UL)\r\n#define USB_BASE (APB1PERIPH_BASE + 0x5C00UL) /*!< USB_IP Peripheral Registers base address */\r\n#define USB_PMAADDR (APB1PERIPH_BASE + 0x6000UL) /*!< USB_IP Packet Memory Area base address */\r\n#define FDCAN1_BASE (APB1PERIPH_BASE + 0x6400UL)\r\n#define FDCAN_CONFIG_BASE (APB1PERIPH_BASE + 0x6500UL) /*!< FDCAN configuration registers base address */\r\n#define PWR_BASE (APB1PERIPH_BASE + 0x7000UL)\r\n#define I2C3_BASE (APB1PERIPH_BASE + 0x7800UL)\r\n#define LPTIM1_BASE (APB1PERIPH_BASE + 0x7C00UL)\r\n#define LPUART1_BASE (APB1PERIPH_BASE + 0x8000UL)\r\n#define UCPD1_BASE (APB1PERIPH_BASE + 0xA000UL)\r\n#define SRAMCAN_BASE (APB1PERIPH_BASE + 0xA400UL)\r\n\r\n/*!< APB2 peripherals */\r\n#define SYSCFG_BASE (APB2PERIPH_BASE + 0x0000UL)\r\n#define VREFBUF_BASE (APB2PERIPH_BASE + 0x0030UL)\r\n#define COMP1_BASE (APB2PERIPH_BASE + 0x0200UL)\r\n#define COMP2_BASE (APB2PERIPH_BASE + 0x0204UL)\r\n#define COMP3_BASE (APB2PERIPH_BASE + 0x0208UL)\r\n#define COMP4_BASE (APB2PERIPH_BASE + 0x020CUL)\r\n#define OPAMP_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP1_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP2_BASE (APB2PERIPH_BASE + 0x0304UL)\r\n#define OPAMP3_BASE (APB2PERIPH_BASE + 0x0308UL)\r\n\r\n#define EXTI_BASE (APB2PERIPH_BASE + 0x0400UL)\r\n#define TIM1_BASE (APB2PERIPH_BASE + 0x2C00UL)\r\n#define SPI1_BASE (APB2PERIPH_BASE + 0x3000UL)\r\n#define TIM8_BASE (APB2PERIPH_BASE + 0x3400UL)\r\n#define USART1_BASE (APB2PERIPH_BASE + 0x3800UL)\r\n#define TIM15_BASE (APB2PERIPH_BASE + 0x4000UL)\r\n#define TIM16_BASE (APB2PERIPH_BASE + 0x4400UL)\r\n#define TIM17_BASE (APB2PERIPH_BASE + 0x4800UL)\r\n#define SAI1_BASE (APB2PERIPH_BASE + 0x5400UL)\r\n#define SAI1_Block_A_BASE (SAI1_BASE + 0x0004UL)\r\n#define SAI1_Block_B_BASE (SAI1_BASE + 0x0024UL)\r\n\r\n/*!< AHB1 peripherals */\r\n#define DMA1_BASE (AHB1PERIPH_BASE)\r\n#define DMA2_BASE (AHB1PERIPH_BASE + 0x0400UL)\r\n#define DMAMUX1_BASE (AHB1PERIPH_BASE + 0x0800UL)\r\n#define CORDIC_BASE (AHB1PERIPH_BASE + 0x0C00UL)\r\n#define RCC_BASE (AHB1PERIPH_BASE + 0x1000UL)\r\n#define FMAC_BASE (AHB1PERIPH_BASE + 0x1400UL)\r\n#define FLASH_R_BASE (AHB1PERIPH_BASE + 0x2000UL)\r\n#define CRC_BASE (AHB1PERIPH_BASE + 0x3000UL)\r\n\r\n#define DMA1_Channel1_BASE (DMA1_BASE + 0x0008UL)\r\n#define DMA1_Channel2_BASE (DMA1_BASE + 0x001CUL)\r\n#define DMA1_Channel3_BASE (DMA1_BASE + 0x0030UL)\r\n#define DMA1_Channel4_BASE (DMA1_BASE + 0x0044UL)\r\n#define DMA1_Channel5_BASE (DMA1_BASE + 0x0058UL)\r\n#define DMA1_Channel6_BASE (DMA1_BASE + 0x006CUL)\r\n\r\n#define DMA2_Channel1_BASE (DMA2_BASE + 0x0008UL)\r\n#define DMA2_Channel2_BASE (DMA2_BASE + 0x001CUL)\r\n#define DMA2_Channel3_BASE (DMA2_BASE + 0x0030UL)\r\n#define DMA2_Channel4_BASE (DMA2_BASE + 0x0044UL)\r\n#define DMA2_Channel5_BASE (DMA2_BASE + 0x0058UL)\r\n#define DMA2_Channel6_BASE (DMA2_BASE + 0x006CUL)\r\n\r\n#define DMAMUX1_Channel0_BASE (DMAMUX1_BASE)\r\n#define DMAMUX1_Channel1_BASE (DMAMUX1_BASE + 0x0004UL)\r\n#define DMAMUX1_Channel2_BASE (DMAMUX1_BASE + 0x0008UL)\r\n#define DMAMUX1_Channel3_BASE (DMAMUX1_BASE + 0x000CUL)\r\n#define DMAMUX1_Channel4_BASE (DMAMUX1_BASE + 0x0010UL)\r\n#define DMAMUX1_Channel5_BASE (DMAMUX1_BASE + 0x0014UL)\r\n#define DMAMUX1_Channel6_BASE (DMAMUX1_BASE + 0x0020UL)\r\n#define DMAMUX1_Channel7_BASE (DMAMUX1_BASE + 0x0024UL)\r\n#define DMAMUX1_Channel8_BASE (DMAMUX1_BASE + 0x0028UL)\r\n#define DMAMUX1_Channel9_BASE (DMAMUX1_BASE + 0x002CUL)\r\n#define DMAMUX1_Channel10_BASE (DMAMUX1_BASE + 0x0030UL)\r\n#define DMAMUX1_Channel11_BASE (DMAMUX1_BASE + 0x0034UL)\r\n#define DMAMUX1_RequestGenerator0_BASE (DMAMUX1_BASE + 0x0100UL)\r\n#define DMAMUX1_RequestGenerator1_BASE (DMAMUX1_BASE + 0x0104UL)\r\n#define DMAMUX1_RequestGenerator2_BASE (DMAMUX1_BASE + 0x0108UL)\r\n#define DMAMUX1_RequestGenerator3_BASE (DMAMUX1_BASE + 0x010CUL)\r\n\r\n#define DMAMUX1_ChannelStatus_BASE (DMAMUX1_BASE + 0x0080UL)\r\n#define DMAMUX1_RequestGenStatus_BASE (DMAMUX1_BASE + 0x0140UL)\r\n\r\n/*!< AHB2 peripherals */\r\n#define GPIOA_BASE (AHB2PERIPH_BASE + 0x0000UL)\r\n#define GPIOB_BASE (AHB2PERIPH_BASE + 0x0400UL)\r\n#define GPIOC_BASE (AHB2PERIPH_BASE + 0x0800UL)\r\n#define GPIOD_BASE (AHB2PERIPH_BASE + 0x0C00UL)\r\n#define GPIOE_BASE (AHB2PERIPH_BASE + 0x1000UL)\r\n#define GPIOF_BASE (AHB2PERIPH_BASE + 0x1400UL)\r\n#define GPIOG_BASE (AHB2PERIPH_BASE + 0x1800UL)\r\n\r\n#define ADC1_BASE (AHB2PERIPH_BASE + 0x08000000UL)\r\n#define ADC2_BASE (AHB2PERIPH_BASE + 0x08000100UL)\r\n#define ADC12_COMMON_BASE (AHB2PERIPH_BASE + 0x08000300UL)\r\n\r\n#define DAC_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC1_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC3_BASE (AHB2PERIPH_BASE + 0x08001000UL)\r\n\r\n#define RNG_BASE (AHB2PERIPH_BASE + 0x08060800UL)\r\n/* Debug MCU registers base address */\r\n#define DBGMCU_BASE (0xE0042000UL)\r\n\r\n#define PACKAGE_BASE (0x1FFF7500UL) /*!< Package data register base address */\r\n#define UID_BASE (0x1FFF7590UL) /*!< Unique device ID register base address */\r\n#define FLASHSIZE_BASE (0x1FFF75E0UL) /*!< Flash size data register base address */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_declaration\r\n * @{\r\n */\r\n#define TIM2 ((TIM_TypeDef *) TIM2_BASE)\r\n#define TIM3 ((TIM_TypeDef *) TIM3_BASE)\r\n#define TIM4 ((TIM_TypeDef *) TIM4_BASE)\r\n#define TIM6 ((TIM_TypeDef *) TIM6_BASE)\r\n#define TIM7 ((TIM_TypeDef *) TIM7_BASE)\r\n#define CRS ((CRS_TypeDef *) CRS_BASE)\r\n#define TAMP ((TAMP_TypeDef *) TAMP_BASE)\r\n#define RTC ((RTC_TypeDef *) RTC_BASE)\r\n#define WWDG ((WWDG_TypeDef *) WWDG_BASE)\r\n#define IWDG ((IWDG_TypeDef *) IWDG_BASE)\r\n#define SPI2 ((SPI_TypeDef *) SPI2_BASE)\r\n#define SPI3 ((SPI_TypeDef *) SPI3_BASE)\r\n#define USART2 ((USART_TypeDef *) USART2_BASE)\r\n#define USART3 ((USART_TypeDef *) USART3_BASE)\r\n#define UART4 ((USART_TypeDef *) UART4_BASE)\r\n#define I2C1 ((I2C_TypeDef *) I2C1_BASE)\r\n#define I2C2 ((I2C_TypeDef *) I2C2_BASE)\r\n#define USB ((USB_TypeDef *) USB_BASE)\r\n#define FDCAN1 ((FDCAN_GlobalTypeDef *) FDCAN1_BASE)\r\n#define FDCAN_CONFIG ((FDCAN_Config_TypeDef *) FDCAN_CONFIG_BASE)\r\n#define PWR ((PWR_TypeDef *) PWR_BASE)\r\n#define I2C3 ((I2C_TypeDef *) I2C3_BASE)\r\n#define LPTIM1 ((LPTIM_TypeDef *) LPTIM1_BASE)\r\n#define LPUART1 ((USART_TypeDef *) LPUART1_BASE)\r\n#define UCPD1 ((UCPD_TypeDef *) UCPD1_BASE)\r\n\r\n#define SYSCFG ((SYSCFG_TypeDef *) SYSCFG_BASE)\r\n#define VREFBUF ((VREFBUF_TypeDef *) VREFBUF_BASE)\r\n#define COMP1 ((COMP_TypeDef *) COMP1_BASE)\r\n#define COMP2 ((COMP_TypeDef *) COMP2_BASE)\r\n#define COMP3 ((COMP_TypeDef *) COMP3_BASE)\r\n#define COMP4 ((COMP_TypeDef *) COMP4_BASE)\r\n\r\n#define OPAMP ((OPAMP_TypeDef *) OPAMP_BASE)\r\n#define OPAMP1 ((OPAMP_TypeDef *) OPAMP1_BASE)\r\n#define OPAMP2 ((OPAMP_TypeDef *) OPAMP2_BASE)\r\n#define OPAMP3 ((OPAMP_TypeDef *) OPAMP3_BASE)\r\n\r\n#define EXTI ((EXTI_TypeDef *) EXTI_BASE)\r\n#define TIM1 ((TIM_TypeDef *) TIM1_BASE)\r\n#define SPI1 ((SPI_TypeDef *) SPI1_BASE)\r\n#define TIM8 ((TIM_TypeDef *) TIM8_BASE)\r\n#define USART1 ((USART_TypeDef *) USART1_BASE)\r\n#define TIM15 ((TIM_TypeDef *) TIM15_BASE)\r\n#define TIM16 ((TIM_TypeDef *) TIM16_BASE)\r\n#define TIM17 ((TIM_TypeDef *) TIM17_BASE)\r\n#define SAI1 ((SAI_TypeDef *) SAI1_BASE)\r\n#define SAI1_Block_A ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)\r\n#define SAI1_Block_B ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)\r\n#define DMA1 ((DMA_TypeDef *) DMA1_BASE)\r\n#define DMA2 ((DMA_TypeDef *) DMA2_BASE)\r\n#define DMAMUX1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_BASE)\r\n#define CORDIC ((CORDIC_TypeDef *) CORDIC_BASE)\r\n#define RCC ((RCC_TypeDef *) RCC_BASE)\r\n#define FMAC ((FMAC_TypeDef *) FMAC_BASE)\r\n#define FLASH ((FLASH_TypeDef *) FLASH_R_BASE)\r\n#define CRC ((CRC_TypeDef *) CRC_BASE)\r\n\r\n#define GPIOA ((GPIO_TypeDef *) GPIOA_BASE)\r\n#define GPIOB ((GPIO_TypeDef *) GPIOB_BASE)\r\n#define GPIOC ((GPIO_TypeDef *) GPIOC_BASE)\r\n#define GPIOD ((GPIO_TypeDef *) GPIOD_BASE)\r\n#define GPIOE ((GPIO_TypeDef *) GPIOE_BASE)\r\n#define GPIOF ((GPIO_TypeDef *) GPIOF_BASE)\r\n#define GPIOG ((GPIO_TypeDef *) GPIOG_BASE)\r\n#define ADC1 ((ADC_TypeDef *) ADC1_BASE)\r\n#define ADC2 ((ADC_TypeDef *) ADC2_BASE)\r\n#define ADC12_COMMON ((ADC_Common_TypeDef *) ADC12_COMMON_BASE)\r\n#define DAC ((DAC_TypeDef *) DAC_BASE)\r\n#define DAC1 ((DAC_TypeDef *) DAC1_BASE)\r\n#define DAC3 ((DAC_TypeDef *) DAC3_BASE)\r\n#define RNG ((RNG_TypeDef *) RNG_BASE)\r\n\r\n#define DMA1_Channel1 ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)\r\n#define DMA1_Channel2 ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)\r\n#define DMA1_Channel3 ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)\r\n#define DMA1_Channel4 ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)\r\n#define DMA1_Channel5 ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)\r\n#define DMA1_Channel6 ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)\r\n\r\n#define DMA2_Channel1 ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)\r\n#define DMA2_Channel2 ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)\r\n#define DMA2_Channel3 ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)\r\n#define DMA2_Channel4 ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)\r\n#define DMA2_Channel5 ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)\r\n#define DMA2_Channel6 ((DMA_Channel_TypeDef *) DMA2_Channel6_BASE)\r\n\r\n#define DMAMUX1_Channel0 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel0_BASE)\r\n#define DMAMUX1_Channel1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel1_BASE)\r\n#define DMAMUX1_Channel2 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel2_BASE)\r\n#define DMAMUX1_Channel3 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel3_BASE)\r\n#define DMAMUX1_Channel4 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel4_BASE)\r\n#define DMAMUX1_Channel5 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel5_BASE)\r\n#define DMAMUX1_Channel6 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel6_BASE)\r\n#define DMAMUX1_Channel7 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel7_BASE)\r\n#define DMAMUX1_Channel8 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel8_BASE)\r\n#define DMAMUX1_Channel9 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel9_BASE)\r\n#define DMAMUX1_Channel10 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel10_BASE)\r\n#define DMAMUX1_Channel11 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel11_BASE)\r\n\r\n#define DMAMUX1_RequestGenerator0 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator0_BASE)\r\n#define DMAMUX1_RequestGenerator1 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator1_BASE)\r\n#define DMAMUX1_RequestGenerator2 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator2_BASE)\r\n#define DMAMUX1_RequestGenerator3 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator3_BASE)\r\n\r\n#define DMAMUX1_ChannelStatus ((DMAMUX_ChannelStatus_TypeDef *) DMAMUX1_ChannelStatus_BASE)\r\n#define DMAMUX1_RequestGenStatus ((DMAMUX_RequestGenStatus_TypeDef *) DMAMUX1_RequestGenStatus_BASE)\r\n\r\n\r\n\r\n#define DBGMCU ((DBGMCU_TypeDef *) DBGMCU_BASE)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Exported_constants\r\n * @{\r\n */\r\n\r\n /** @addtogroup Hardware_Constant_Definition\r\n * @{\r\n */\r\n#define LSI_STARTUP_TIME 130U /*!< LSI Maximum startup time in us */\r\n\r\n /**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_Registers_Bits_Definition\r\n * @{\r\n */\r\n\r\n/******************************************************************************/\r\n/* Peripheral Registers_Bits_Definition */\r\n/******************************************************************************/\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog to Digital Converter */\r\n/* */\r\n/******************************************************************************/\r\n\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 serie)\r\n */\r\n#define ADC_MULTIMODE_SUPPORT /*!< ADC feature available only on specific devices: multimode available on devices with several ADC instances */\r\n\r\n/******************** Bit definition for ADC_ISR register *******************/\r\n#define ADC_ISR_ADRDY_Pos (0U)\r\n#define ADC_ISR_ADRDY_Msk (0x1UL << ADC_ISR_ADRDY_Pos) /*!< 0x00000001 */\r\n#define ADC_ISR_ADRDY ADC_ISR_ADRDY_Msk /*!< ADC ready flag */\r\n#define ADC_ISR_EOSMP_Pos (1U)\r\n#define ADC_ISR_EOSMP_Msk (0x1UL << ADC_ISR_EOSMP_Pos) /*!< 0x00000002 */\r\n#define ADC_ISR_EOSMP ADC_ISR_EOSMP_Msk /*!< ADC group regular end of sampling flag */\r\n#define ADC_ISR_EOC_Pos (2U)\r\n#define ADC_ISR_EOC_Msk (0x1UL << ADC_ISR_EOC_Pos) /*!< 0x00000004 */\r\n#define ADC_ISR_EOC ADC_ISR_EOC_Msk /*!< ADC group regular end of unitary conversion flag */\r\n#define ADC_ISR_EOS_Pos (3U)\r\n#define ADC_ISR_EOS_Msk (0x1UL << ADC_ISR_EOS_Pos) /*!< 0x00000008 */\r\n#define ADC_ISR_EOS ADC_ISR_EOS_Msk /*!< ADC group regular end of sequence conversions flag */\r\n#define ADC_ISR_OVR_Pos (4U)\r\n#define ADC_ISR_OVR_Msk (0x1UL << ADC_ISR_OVR_Pos) /*!< 0x00000010 */\r\n#define ADC_ISR_OVR ADC_ISR_OVR_Msk /*!< ADC group regular overrun flag */\r\n#define ADC_ISR_JEOC_Pos (5U)\r\n#define ADC_ISR_JEOC_Msk (0x1UL << ADC_ISR_JEOC_Pos) /*!< 0x00000020 */\r\n#define ADC_ISR_JEOC ADC_ISR_JEOC_Msk /*!< ADC group injected end of unitary conversion flag */\r\n#define ADC_ISR_JEOS_Pos (6U)\r\n#define ADC_ISR_JEOS_Msk (0x1UL << ADC_ISR_JEOS_Pos) /*!< 0x00000040 */\r\n#define ADC_ISR_JEOS ADC_ISR_JEOS_Msk /*!< ADC group injected end of sequence conversions flag */\r\n#define ADC_ISR_AWD1_Pos (7U)\r\n#define ADC_ISR_AWD1_Msk (0x1UL << ADC_ISR_AWD1_Pos) /*!< 0x00000080 */\r\n#define ADC_ISR_AWD1 ADC_ISR_AWD1_Msk /*!< ADC analog watchdog 1 flag */\r\n#define ADC_ISR_AWD2_Pos (8U)\r\n#define ADC_ISR_AWD2_Msk (0x1UL << ADC_ISR_AWD2_Pos) /*!< 0x00000100 */\r\n#define ADC_ISR_AWD2 ADC_ISR_AWD2_Msk /*!< ADC analog watchdog 2 flag */\r\n#define ADC_ISR_AWD3_Pos (9U)\r\n#define ADC_ISR_AWD3_Msk (0x1UL << ADC_ISR_AWD3_Pos) /*!< 0x00000200 */\r\n#define ADC_ISR_AWD3 ADC_ISR_AWD3_Msk /*!< ADC analog watchdog 3 flag */\r\n#define ADC_ISR_JQOVF_Pos (10U)\r\n#define ADC_ISR_JQOVF_Msk (0x1UL << ADC_ISR_JQOVF_Pos) /*!< 0x00000400 */\r\n#define ADC_ISR_JQOVF ADC_ISR_JQOVF_Msk /*!< ADC group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_IER register *******************/\r\n#define ADC_IER_ADRDYIE_Pos (0U)\r\n#define ADC_IER_ADRDYIE_Msk (0x1UL << ADC_IER_ADRDYIE_Pos) /*!< 0x00000001 */\r\n#define ADC_IER_ADRDYIE ADC_IER_ADRDYIE_Msk /*!< ADC ready interrupt */\r\n#define ADC_IER_EOSMPIE_Pos (1U)\r\n#define ADC_IER_EOSMPIE_Msk (0x1UL << ADC_IER_EOSMPIE_Pos) /*!< 0x00000002 */\r\n#define ADC_IER_EOSMPIE ADC_IER_EOSMPIE_Msk /*!< ADC group regular end of sampling interrupt */\r\n#define ADC_IER_EOCIE_Pos (2U)\r\n#define ADC_IER_EOCIE_Msk (0x1UL << ADC_IER_EOCIE_Pos) /*!< 0x00000004 */\r\n#define ADC_IER_EOCIE ADC_IER_EOCIE_Msk /*!< ADC group regular end of unitary conversion interrupt */\r\n#define ADC_IER_EOSIE_Pos (3U)\r\n#define ADC_IER_EOSIE_Msk (0x1UL << ADC_IER_EOSIE_Pos) /*!< 0x00000008 */\r\n#define ADC_IER_EOSIE ADC_IER_EOSIE_Msk /*!< ADC group regular end of sequence conversions interrupt */\r\n#define ADC_IER_OVRIE_Pos (4U)\r\n#define ADC_IER_OVRIE_Msk (0x1UL << ADC_IER_OVRIE_Pos) /*!< 0x00000010 */\r\n#define ADC_IER_OVRIE ADC_IER_OVRIE_Msk /*!< ADC group regular overrun interrupt */\r\n#define ADC_IER_JEOCIE_Pos (5U)\r\n#define ADC_IER_JEOCIE_Msk (0x1UL << ADC_IER_JEOCIE_Pos) /*!< 0x00000020 */\r\n#define ADC_IER_JEOCIE ADC_IER_JEOCIE_Msk /*!< ADC group injected end of unitary conversion interrupt */\r\n#define ADC_IER_JEOSIE_Pos (6U)\r\n#define ADC_IER_JEOSIE_Msk (0x1UL << ADC_IER_JEOSIE_Pos) /*!< 0x00000040 */\r\n#define ADC_IER_JEOSIE ADC_IER_JEOSIE_Msk /*!< ADC group injected end of sequence conversions interrupt */\r\n#define ADC_IER_AWD1IE_Pos (7U)\r\n#define ADC_IER_AWD1IE_Msk (0x1UL << ADC_IER_AWD1IE_Pos) /*!< 0x00000080 */\r\n#define ADC_IER_AWD1IE ADC_IER_AWD1IE_Msk /*!< ADC analog watchdog 1 interrupt */\r\n#define ADC_IER_AWD2IE_Pos (8U)\r\n#define ADC_IER_AWD2IE_Msk (0x1UL << ADC_IER_AWD2IE_Pos) /*!< 0x00000100 */\r\n#define ADC_IER_AWD2IE ADC_IER_AWD2IE_Msk /*!< ADC analog watchdog 2 interrupt */\r\n#define ADC_IER_AWD3IE_Pos (9U)\r\n#define ADC_IER_AWD3IE_Msk (0x1UL << ADC_IER_AWD3IE_Pos) /*!< 0x00000200 */\r\n#define ADC_IER_AWD3IE ADC_IER_AWD3IE_Msk /*!< ADC analog watchdog 3 interrupt */\r\n#define ADC_IER_JQOVFIE_Pos (10U)\r\n#define ADC_IER_JQOVFIE_Msk (0x1UL << ADC_IER_JQOVFIE_Pos) /*!< 0x00000400 */\r\n#define ADC_IER_JQOVFIE ADC_IER_JQOVFIE_Msk /*!< ADC group injected contexts queue overflow interrupt */\r\n\r\n/******************** Bit definition for ADC_CR register ********************/\r\n#define ADC_CR_ADEN_Pos (0U)\r\n#define ADC_CR_ADEN_Msk (0x1UL << ADC_CR_ADEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CR_ADEN ADC_CR_ADEN_Msk /*!< ADC enable */\r\n#define ADC_CR_ADDIS_Pos (1U)\r\n#define ADC_CR_ADDIS_Msk (0x1UL << ADC_CR_ADDIS_Pos) /*!< 0x00000002 */\r\n#define ADC_CR_ADDIS ADC_CR_ADDIS_Msk /*!< ADC disable */\r\n#define ADC_CR_ADSTART_Pos (2U)\r\n#define ADC_CR_ADSTART_Msk (0x1UL << ADC_CR_ADSTART_Pos) /*!< 0x00000004 */\r\n#define ADC_CR_ADSTART ADC_CR_ADSTART_Msk /*!< ADC group regular conversion start */\r\n#define ADC_CR_JADSTART_Pos (3U)\r\n#define ADC_CR_JADSTART_Msk (0x1UL << ADC_CR_JADSTART_Pos) /*!< 0x00000008 */\r\n#define ADC_CR_JADSTART ADC_CR_JADSTART_Msk /*!< ADC group injected conversion start */\r\n#define ADC_CR_ADSTP_Pos (4U)\r\n#define ADC_CR_ADSTP_Msk (0x1UL << ADC_CR_ADSTP_Pos) /*!< 0x00000010 */\r\n#define ADC_CR_ADSTP ADC_CR_ADSTP_Msk /*!< ADC group regular conversion stop */\r\n#define ADC_CR_JADSTP_Pos (5U)\r\n#define ADC_CR_JADSTP_Msk (0x1UL << ADC_CR_JADSTP_Pos) /*!< 0x00000020 */\r\n#define ADC_CR_JADSTP ADC_CR_JADSTP_Msk /*!< ADC group injected conversion stop */\r\n#define ADC_CR_ADVREGEN_Pos (28U)\r\n#define ADC_CR_ADVREGEN_Msk (0x1UL << ADC_CR_ADVREGEN_Pos) /*!< 0x10000000 */\r\n#define ADC_CR_ADVREGEN ADC_CR_ADVREGEN_Msk /*!< ADC voltage regulator enable */\r\n#define ADC_CR_DEEPPWD_Pos (29U)\r\n#define ADC_CR_DEEPPWD_Msk (0x1UL << ADC_CR_DEEPPWD_Pos) /*!< 0x20000000 */\r\n#define ADC_CR_DEEPPWD ADC_CR_DEEPPWD_Msk /*!< ADC deep power down enable */\r\n#define ADC_CR_ADCALDIF_Pos (30U)\r\n#define ADC_CR_ADCALDIF_Msk (0x1UL << ADC_CR_ADCALDIF_Pos) /*!< 0x40000000 */\r\n#define ADC_CR_ADCALDIF ADC_CR_ADCALDIF_Msk /*!< ADC differential mode for calibration */\r\n#define ADC_CR_ADCAL_Pos (31U)\r\n#define ADC_CR_ADCAL_Msk (0x1UL << ADC_CR_ADCAL_Pos) /*!< 0x80000000 */\r\n#define ADC_CR_ADCAL ADC_CR_ADCAL_Msk /*!< ADC calibration */\r\n\r\n/******************** Bit definition for ADC_CFGR register ******************/\r\n#define ADC_CFGR_DMAEN_Pos (0U)\r\n#define ADC_CFGR_DMAEN_Msk (0x1UL << ADC_CFGR_DMAEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR_DMAEN ADC_CFGR_DMAEN_Msk /*!< ADC DMA transfer enable */\r\n#define ADC_CFGR_DMACFG_Pos (1U)\r\n#define ADC_CFGR_DMACFG_Msk (0x1UL << ADC_CFGR_DMACFG_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR_DMACFG ADC_CFGR_DMACFG_Msk /*!< ADC DMA transfer configuration */\r\n\r\n#define ADC_CFGR_RES_Pos (3U)\r\n#define ADC_CFGR_RES_Msk (0x3UL << ADC_CFGR_RES_Pos) /*!< 0x00000018 */\r\n#define ADC_CFGR_RES ADC_CFGR_RES_Msk /*!< ADC data resolution */\r\n#define ADC_CFGR_RES_0 (0x1UL << ADC_CFGR_RES_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR_RES_1 (0x2UL << ADC_CFGR_RES_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR_EXTSEL_Pos (5U)\r\n#define ADC_CFGR_EXTSEL_Msk (0x1FUL << ADC_CFGR_EXTSEL_Pos) /*!< 0x000003E0 */\r\n#define ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_Msk /*!< ADC group regular external trigger source */\r\n#define ADC_CFGR_EXTSEL_0 (0x1UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR_EXTSEL_1 (0x2UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR_EXTSEL_2 (0x4UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR_EXTSEL_3 (0x8UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_CFGR_EXTSEL_4 (0x10UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000200 */\r\n\r\n#define ADC_CFGR_EXTEN_Pos (10U)\r\n#define ADC_CFGR_EXTEN_Msk (0x3UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000C00 */\r\n#define ADC_CFGR_EXTEN ADC_CFGR_EXTEN_Msk /*!< ADC group regular external trigger polarity */\r\n#define ADC_CFGR_EXTEN_0 (0x1UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR_EXTEN_1 (0x2UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CFGR_OVRMOD_Pos (12U)\r\n#define ADC_CFGR_OVRMOD_Msk (0x1UL << ADC_CFGR_OVRMOD_Pos) /*!< 0x00001000 */\r\n#define ADC_CFGR_OVRMOD ADC_CFGR_OVRMOD_Msk /*!< ADC group regular overrun configuration */\r\n#define ADC_CFGR_CONT_Pos (13U)\r\n#define ADC_CFGR_CONT_Msk (0x1UL << ADC_CFGR_CONT_Pos) /*!< 0x00002000 */\r\n#define ADC_CFGR_CONT ADC_CFGR_CONT_Msk /*!< ADC group regular continuous conversion mode */\r\n#define ADC_CFGR_AUTDLY_Pos (14U)\r\n#define ADC_CFGR_AUTDLY_Msk (0x1UL << ADC_CFGR_AUTDLY_Pos) /*!< 0x00004000 */\r\n#define ADC_CFGR_AUTDLY ADC_CFGR_AUTDLY_Msk /*!< ADC low power auto wait */\r\n#define ADC_CFGR_ALIGN_Pos (15U)\r\n#define ADC_CFGR_ALIGN_Msk (0x1UL << ADC_CFGR_ALIGN_Pos) /*!< 0x00008000 */\r\n#define ADC_CFGR_ALIGN ADC_CFGR_ALIGN_Msk /*!< ADC data alignement */\r\n#define ADC_CFGR_DISCEN_Pos (16U)\r\n#define ADC_CFGR_DISCEN_Msk (0x1UL << ADC_CFGR_DISCEN_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR_DISCEN ADC_CFGR_DISCEN_Msk /*!< ADC group regular sequencer discontinuous mode */\r\n\r\n#define ADC_CFGR_DISCNUM_Pos (17U)\r\n#define ADC_CFGR_DISCNUM_Msk (0x7UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x000E0000 */\r\n#define ADC_CFGR_DISCNUM ADC_CFGR_DISCNUM_Msk /*!< ADC group regular sequencer discontinuous number of ranks */\r\n#define ADC_CFGR_DISCNUM_0 (0x1UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00020000 */\r\n#define ADC_CFGR_DISCNUM_1 (0x2UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00040000 */\r\n#define ADC_CFGR_DISCNUM_2 (0x4UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00080000 */\r\n\r\n#define ADC_CFGR_JDISCEN_Pos (20U)\r\n#define ADC_CFGR_JDISCEN_Msk (0x1UL << ADC_CFGR_JDISCEN_Pos) /*!< 0x00100000 */\r\n#define ADC_CFGR_JDISCEN ADC_CFGR_JDISCEN_Msk /*!< ADC group injected sequencer discontinuous mode */\r\n#define ADC_CFGR_JQM_Pos (21U)\r\n#define ADC_CFGR_JQM_Msk (0x1UL << ADC_CFGR_JQM_Pos) /*!< 0x00200000 */\r\n#define ADC_CFGR_JQM ADC_CFGR_JQM_Msk /*!< ADC group injected contexts queue mode */\r\n#define ADC_CFGR_AWD1SGL_Pos (22U)\r\n#define ADC_CFGR_AWD1SGL_Msk (0x1UL << ADC_CFGR_AWD1SGL_Pos) /*!< 0x00400000 */\r\n#define ADC_CFGR_AWD1SGL ADC_CFGR_AWD1SGL_Msk /*!< ADC analog watchdog 1 monitoring a single channel or all channels */\r\n#define ADC_CFGR_AWD1EN_Pos (23U)\r\n#define ADC_CFGR_AWD1EN_Msk (0x1UL << ADC_CFGR_AWD1EN_Pos) /*!< 0x00800000 */\r\n#define ADC_CFGR_AWD1EN ADC_CFGR_AWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group regular */\r\n#define ADC_CFGR_JAWD1EN_Pos (24U)\r\n#define ADC_CFGR_JAWD1EN_Msk (0x1UL << ADC_CFGR_JAWD1EN_Pos) /*!< 0x01000000 */\r\n#define ADC_CFGR_JAWD1EN ADC_CFGR_JAWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group injected */\r\n#define ADC_CFGR_JAUTO_Pos (25U)\r\n#define ADC_CFGR_JAUTO_Msk (0x1UL << ADC_CFGR_JAUTO_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR_JAUTO ADC_CFGR_JAUTO_Msk /*!< ADC group injected automatic trigger mode */\r\n\r\n#define ADC_CFGR_AWD1CH_Pos (26U)\r\n#define ADC_CFGR_AWD1CH_Msk (0x1FUL << ADC_CFGR_AWD1CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_Msk /*!< ADC analog watchdog 1 monitored channel selection */\r\n#define ADC_CFGR_AWD1CH_0 (0x01UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR_AWD1CH_1 (0x02UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR_AWD1CH_2 (0x04UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x10000000 */\r\n#define ADC_CFGR_AWD1CH_3 (0x08UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x20000000 */\r\n#define ADC_CFGR_AWD1CH_4 (0x10UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_CFGR_JQDIS_Pos (31U)\r\n#define ADC_CFGR_JQDIS_Msk (0x1UL << ADC_CFGR_JQDIS_Pos) /*!< 0x80000000 */\r\n#define ADC_CFGR_JQDIS ADC_CFGR_JQDIS_Msk /*!< ADC group injected contexts queue disable */\r\n\r\n/******************** Bit definition for ADC_CFGR2 register *****************/\r\n#define ADC_CFGR2_ROVSE_Pos (0U)\r\n#define ADC_CFGR2_ROVSE_Msk (0x1UL << ADC_CFGR2_ROVSE_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR2_ROVSE ADC_CFGR2_ROVSE_Msk /*!< ADC oversampler enable on scope ADC group regular */\r\n#define ADC_CFGR2_JOVSE_Pos (1U)\r\n#define ADC_CFGR2_JOVSE_Msk (0x1UL << ADC_CFGR2_JOVSE_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR2_JOVSE ADC_CFGR2_JOVSE_Msk /*!< ADC oversampler enable on scope ADC group injected */\r\n\r\n#define ADC_CFGR2_OVSR_Pos (2U)\r\n#define ADC_CFGR2_OVSR_Msk (0x7UL << ADC_CFGR2_OVSR_Pos) /*!< 0x0000001C */\r\n#define ADC_CFGR2_OVSR ADC_CFGR2_OVSR_Msk /*!< ADC oversampling ratio */\r\n#define ADC_CFGR2_OVSR_0 (0x1UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000004 */\r\n#define ADC_CFGR2_OVSR_1 (0x2UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR2_OVSR_2 (0x4UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR2_OVSS_Pos (5U)\r\n#define ADC_CFGR2_OVSS_Msk (0xFUL << ADC_CFGR2_OVSS_Pos) /*!< 0x000001E0 */\r\n#define ADC_CFGR2_OVSS ADC_CFGR2_OVSS_Msk /*!< ADC oversampling shift */\r\n#define ADC_CFGR2_OVSS_0 (0x1UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR2_OVSS_1 (0x2UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR2_OVSS_2 (0x4UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR2_OVSS_3 (0x8UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_CFGR2_TROVS_Pos (9U)\r\n#define ADC_CFGR2_TROVS_Msk (0x1UL << ADC_CFGR2_TROVS_Pos) /*!< 0x00000200 */\r\n#define ADC_CFGR2_TROVS ADC_CFGR2_TROVS_Msk /*!< ADC oversampling discontinuous mode (triggered mode) for ADC group regular */\r\n#define ADC_CFGR2_ROVSM_Pos (10U)\r\n#define ADC_CFGR2_ROVSM_Msk (0x1UL << ADC_CFGR2_ROVSM_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR2_ROVSM ADC_CFGR2_ROVSM_Msk /*!< ADC oversampling mode managing interlaced conversions of ADC group regular and group injected */\r\n\r\n#define ADC_CFGR2_GCOMP_Pos (16U)\r\n#define ADC_CFGR2_GCOMP_Msk (0x1UL << ADC_CFGR2_GCOMP_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR2_GCOMP ADC_CFGR2_GCOMP_Msk /*!< ADC Gain Compensation mode */\r\n\r\n#define ADC_CFGR2_SWTRIG_Pos (25U)\r\n#define ADC_CFGR2_SWTRIG_Msk (0x1UL << ADC_CFGR2_SWTRIG_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR2_SWTRIG ADC_CFGR2_SWTRIG_Msk /*!< ADC Software Trigger Bit for Sample time control trigger mode */\r\n#define ADC_CFGR2_BULB_Pos (26U)\r\n#define ADC_CFGR2_BULB_Msk (0x1UL << ADC_CFGR2_BULB_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR2_BULB ADC_CFGR2_BULB_Msk /*!< ADC Bulb sampling mode */\r\n#define ADC_CFGR2_SMPTRIG_Pos (27U)\r\n#define ADC_CFGR2_SMPTRIG_Msk (0x1UL << ADC_CFGR2_SMPTRIG_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR2_SMPTRIG ADC_CFGR2_SMPTRIG_Msk /*!< ADC Sample Time Control Trigger mode */\r\n\r\n/******************** Bit definition for ADC_SMPR1 register *****************/\r\n#define ADC_SMPR1_SMP0_Pos (0U)\r\n#define ADC_SMPR1_SMP0_Msk (0x7UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR1_SMP0 ADC_SMPR1_SMP0_Msk /*!< ADC channel 0 sampling time selection */\r\n#define ADC_SMPR1_SMP0_0 (0x1UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR1_SMP0_1 (0x2UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR1_SMP0_2 (0x4UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR1_SMP1_Pos (3U)\r\n#define ADC_SMPR1_SMP1_Msk (0x7UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR1_SMP1 ADC_SMPR1_SMP1_Msk /*!< ADC channel 1 sampling time selection */\r\n#define ADC_SMPR1_SMP1_0 (0x1UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR1_SMP1_1 (0x2UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR1_SMP1_2 (0x4UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR1_SMP2_Pos (6U)\r\n#define ADC_SMPR1_SMP2_Msk (0x7UL << ADC_SMPR1_SMP2_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR1_SMP2 ADC_SMPR1_SMP2_Msk /*!< ADC channel 2 sampling time selection */\r\n#define ADC_SMPR1_SMP2_0 (0x1UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR1_SMP2_1 (0x2UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR1_SMP2_2 (0x4UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR1_SMP3_Pos (9U)\r\n#define ADC_SMPR1_SMP3_Msk (0x7UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR1_SMP3 ADC_SMPR1_SMP3_Msk /*!< ADC channel 3 sampling time selection */\r\n#define ADC_SMPR1_SMP3_0 (0x1UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR1_SMP3_1 (0x2UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR1_SMP3_2 (0x4UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR1_SMP4_Pos (12U)\r\n#define ADC_SMPR1_SMP4_Msk (0x7UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR1_SMP4 ADC_SMPR1_SMP4_Msk /*!< ADC channel 4 sampling time selection */\r\n#define ADC_SMPR1_SMP4_0 (0x1UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR1_SMP4_1 (0x2UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR1_SMP4_2 (0x4UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR1_SMP5_Pos (15U)\r\n#define ADC_SMPR1_SMP5_Msk (0x7UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR1_SMP5 ADC_SMPR1_SMP5_Msk /*!< ADC channel 5 sampling time selection */\r\n#define ADC_SMPR1_SMP5_0 (0x1UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR1_SMP5_1 (0x2UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR1_SMP5_2 (0x4UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR1_SMP6_Pos (18U)\r\n#define ADC_SMPR1_SMP6_Msk (0x7UL << ADC_SMPR1_SMP6_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR1_SMP6 ADC_SMPR1_SMP6_Msk /*!< ADC channel 6 sampling time selection */\r\n#define ADC_SMPR1_SMP6_0 (0x1UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR1_SMP6_1 (0x2UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR1_SMP6_2 (0x4UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR1_SMP7_Pos (21U)\r\n#define ADC_SMPR1_SMP7_Msk (0x7UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR1_SMP7 ADC_SMPR1_SMP7_Msk /*!< ADC channel 7 sampling time selection */\r\n#define ADC_SMPR1_SMP7_0 (0x1UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR1_SMP7_1 (0x2UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR1_SMP7_2 (0x4UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR1_SMP8_Pos (24U)\r\n#define ADC_SMPR1_SMP8_Msk (0x7UL << ADC_SMPR1_SMP8_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR1_SMP8 ADC_SMPR1_SMP8_Msk /*!< ADC channel 8 sampling time selection */\r\n#define ADC_SMPR1_SMP8_0 (0x1UL << ADC_SMPR1_SMP8_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR1_SMP8_1 (0x2UL << ADC_SMPR1_SMP8_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR1_SMP8_2 (0x4UL << ADC_SMPR1_SMP8_Pos) /*!< 0x04000000 */\r\n\r\n#define ADC_SMPR1_SMP9_Pos (27U)\r\n#define ADC_SMPR1_SMP9_Msk (0x7UL << ADC_SMPR1_SMP9_Pos) /*!< 0x38000000 */\r\n#define ADC_SMPR1_SMP9 ADC_SMPR1_SMP9_Msk /*!< ADC channel 9 sampling time selection */\r\n#define ADC_SMPR1_SMP9_0 (0x1UL << ADC_SMPR1_SMP9_Pos) /*!< 0x08000000 */\r\n#define ADC_SMPR1_SMP9_1 (0x2UL << ADC_SMPR1_SMP9_Pos) /*!< 0x10000000 */\r\n#define ADC_SMPR1_SMP9_2 (0x4UL << ADC_SMPR1_SMP9_Pos) /*!< 0x20000000 */\r\n\r\n#define ADC_SMPR1_SMPPLUS_Pos (31U)\r\n#define ADC_SMPR1_SMPPLUS_Msk (0x1UL << ADC_SMPR1_SMPPLUS_Pos) /*!< 0x80000000 */\r\n#define ADC_SMPR1_SMPPLUS ADC_SMPR1_SMPPLUS_Msk /*!< ADC channels sampling time additional setting */\r\n\r\n/******************** Bit definition for ADC_SMPR2 register *****************/\r\n#define ADC_SMPR2_SMP10_Pos (0U)\r\n#define ADC_SMPR2_SMP10_Msk (0x7UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR2_SMP10 ADC_SMPR2_SMP10_Msk /*!< ADC channel 10 sampling time selection */\r\n#define ADC_SMPR2_SMP10_0 (0x1UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR2_SMP10_1 (0x2UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR2_SMP10_2 (0x4UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR2_SMP11_Pos (3U)\r\n#define ADC_SMPR2_SMP11_Msk (0x7UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR2_SMP11 ADC_SMPR2_SMP11_Msk /*!< ADC channel 11 sampling time selection */\r\n#define ADC_SMPR2_SMP11_0 (0x1UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR2_SMP11_1 (0x2UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR2_SMP11_2 (0x4UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR2_SMP12_Pos (6U)\r\n#define ADC_SMPR2_SMP12_Msk (0x7UL << ADC_SMPR2_SMP12_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR2_SMP12 ADC_SMPR2_SMP12_Msk /*!< ADC channel 12 sampling time selection */\r\n#define ADC_SMPR2_SMP12_0 (0x1UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR2_SMP12_1 (0x2UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR2_SMP12_2 (0x4UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR2_SMP13_Pos (9U)\r\n#define ADC_SMPR2_SMP13_Msk (0x7UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR2_SMP13 ADC_SMPR2_SMP13_Msk /*!< ADC channel 13 sampling time selection */\r\n#define ADC_SMPR2_SMP13_0 (0x1UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR2_SMP13_1 (0x2UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR2_SMP13_2 (0x4UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR2_SMP14_Pos (12U)\r\n#define ADC_SMPR2_SMP14_Msk (0x7UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR2_SMP14 ADC_SMPR2_SMP14_Msk /*!< ADC channel 14 sampling time selection */\r\n#define ADC_SMPR2_SMP14_0 (0x1UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR2_SMP14_1 (0x2UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR2_SMP14_2 (0x4UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR2_SMP15_Pos (15U)\r\n#define ADC_SMPR2_SMP15_Msk (0x7UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR2_SMP15 ADC_SMPR2_SMP15_Msk /*!< ADC channel 15 sampling time selection */\r\n#define ADC_SMPR2_SMP15_0 (0x1UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR2_SMP15_1 (0x2UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR2_SMP15_2 (0x4UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR2_SMP16_Pos (18U)\r\n#define ADC_SMPR2_SMP16_Msk (0x7UL << ADC_SMPR2_SMP16_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR2_SMP16 ADC_SMPR2_SMP16_Msk /*!< ADC channel 16 sampling time selection */\r\n#define ADC_SMPR2_SMP16_0 (0x1UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR2_SMP16_1 (0x2UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR2_SMP16_2 (0x4UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR2_SMP17_Pos (21U)\r\n#define ADC_SMPR2_SMP17_Msk (0x7UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR2_SMP17 ADC_SMPR2_SMP17_Msk /*!< ADC channel 17 sampling time selection */\r\n#define ADC_SMPR2_SMP17_0 (0x1UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR2_SMP17_1 (0x2UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR2_SMP17_2 (0x4UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR2_SMP18_Pos (24U)\r\n#define ADC_SMPR2_SMP18_Msk (0x7UL << ADC_SMPR2_SMP18_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR2_SMP18 ADC_SMPR2_SMP18_Msk /*!< ADC channel 18 sampling time selection */\r\n#define ADC_SMPR2_SMP18_0 (0x1UL << ADC_SMPR2_SMP18_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR2_SMP18_1 (0x2UL << ADC_SMPR2_SMP18_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR2_SMP18_2 (0x4UL << ADC_SMPR2_SMP18_Pos) /*!< 0x04000000 */\r\n\r\n/******************** Bit definition for ADC_TR1 register *******************/\r\n#define ADC_TR1_LT1_Pos (0U)\r\n#define ADC_TR1_LT1_Msk (0xFFFUL << ADC_TR1_LT1_Pos) /*!< 0x00000FFF */\r\n#define ADC_TR1_LT1 ADC_TR1_LT1_Msk /*!< ADC analog watchdog 1 threshold low */\r\n\r\n#define ADC_TR1_AWDFILT_Pos (12U)\r\n#define ADC_TR1_AWDFILT_Msk (0x7UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00007000 */\r\n#define ADC_TR1_AWDFILT ADC_TR1_AWDFILT_Msk /*!< ADC analog watchdog filtering parameter */\r\n#define ADC_TR1_AWDFILT_0 (0x1UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00001000 */\r\n#define ADC_TR1_AWDFILT_1 (0x2UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00002000 */\r\n#define ADC_TR1_AWDFILT_2 (0x4UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_TR1_HT1_Pos (16U)\r\n#define ADC_TR1_HT1_Msk (0xFFFUL << ADC_TR1_HT1_Pos) /*!< 0x0FFF0000 */\r\n#define ADC_TR1_HT1 ADC_TR1_HT1_Msk /*!< ADC analog watchdog 1 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR2 register *******************/\r\n#define ADC_TR2_LT2_Pos (0U)\r\n#define ADC_TR2_LT2_Msk (0xFFUL << ADC_TR2_LT2_Pos) /*!< 0x000000FF */\r\n#define ADC_TR2_LT2 ADC_TR2_LT2_Msk /*!< ADC analog watchdog 2 threshold low */\r\n\r\n#define ADC_TR2_HT2_Pos (16U)\r\n#define ADC_TR2_HT2_Msk (0xFFUL << ADC_TR2_HT2_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR2_HT2 ADC_TR2_HT2_Msk /*!< ADC analog watchdog 2 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR3 register *******************/\r\n#define ADC_TR3_LT3_Pos (0U)\r\n#define ADC_TR3_LT3_Msk (0xFFUL << ADC_TR3_LT3_Pos) /*!< 0x000000FF */\r\n#define ADC_TR3_LT3 ADC_TR3_LT3_Msk /*!< ADC analog watchdog 3 threshold low */\r\n\r\n#define ADC_TR3_HT3_Pos (16U)\r\n#define ADC_TR3_HT3_Msk (0xFFUL << ADC_TR3_HT3_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR3_HT3 ADC_TR3_HT3_Msk /*!< ADC analog watchdog 3 threshold high */\r\n\r\n/******************** Bit definition for ADC_SQR1 register ******************/\r\n#define ADC_SQR1_L_Pos (0U)\r\n#define ADC_SQR1_L_Msk (0xFUL << ADC_SQR1_L_Pos) /*!< 0x0000000F */\r\n#define ADC_SQR1_L ADC_SQR1_L_Msk /*!< ADC group regular sequencer scan length */\r\n#define ADC_SQR1_L_0 (0x1UL << ADC_SQR1_L_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR1_L_1 (0x2UL << ADC_SQR1_L_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR1_L_2 (0x4UL << ADC_SQR1_L_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR1_L_3 (0x8UL << ADC_SQR1_L_Pos) /*!< 0x00000008 */\r\n\r\n#define ADC_SQR1_SQ1_Pos (6U)\r\n#define ADC_SQR1_SQ1_Msk (0x1FUL << ADC_SQR1_SQ1_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR1_SQ1 ADC_SQR1_SQ1_Msk /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_SQR1_SQ1_0 (0x01UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR1_SQ1_1 (0x02UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR1_SQ1_2 (0x04UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR1_SQ1_3 (0x08UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR1_SQ1_4 (0x10UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR1_SQ2_Pos (12U)\r\n#define ADC_SQR1_SQ2_Msk (0x1FUL << ADC_SQR1_SQ2_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR1_SQ2 ADC_SQR1_SQ2_Msk /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_SQR1_SQ2_0 (0x01UL << ADC_SQR1_SQ2_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR1_SQ2_1 (0x02UL << ADC_SQR1_SQ2_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR1_SQ2_2 (0x04UL << ADC_SQR1_SQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR1_SQ2_3 (0x08UL << ADC_SQR1_SQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR1_SQ2_4 (0x10UL << ADC_SQR1_SQ2_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR1_SQ3_Pos (18U)\r\n#define ADC_SQR1_SQ3_Msk (0x1FUL << ADC_SQR1_SQ3_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR1_SQ3 ADC_SQR1_SQ3_Msk /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_SQR1_SQ3_0 (0x01UL << ADC_SQR1_SQ3_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR1_SQ3_1 (0x02UL << ADC_SQR1_SQ3_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR1_SQ3_2 (0x04UL << ADC_SQR1_SQ3_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR1_SQ3_3 (0x08UL << ADC_SQR1_SQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR1_SQ3_4 (0x10UL<< ADC_SQR1_SQ3_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR1_SQ4_Pos (24U)\r\n#define ADC_SQR1_SQ4_Msk (0x1FUL << ADC_SQR1_SQ4_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR1_SQ4 ADC_SQR1_SQ4_Msk /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_SQR1_SQ4_0 (0x01UL << ADC_SQR1_SQ4_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR1_SQ4_1 (0x02UL << ADC_SQR1_SQ4_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR1_SQ4_2 (0x04UL << ADC_SQR1_SQ4_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR1_SQ4_3 (0x08UL << ADC_SQR1_SQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR1_SQ4_4 (0x10UL << ADC_SQR1_SQ4_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR2 register ******************/\r\n#define ADC_SQR2_SQ5_Pos (0U)\r\n#define ADC_SQR2_SQ5_Msk (0x1FUL << ADC_SQR2_SQ5_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR2_SQ5 ADC_SQR2_SQ5_Msk /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_SQR2_SQ5_0 (0x01UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR2_SQ5_1 (0x02UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR2_SQ5_2 (0x04UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR2_SQ5_3 (0x08UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR2_SQ5_4 (0x10UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR2_SQ6_Pos (6U)\r\n#define ADC_SQR2_SQ6_Msk (0x1FUL << ADC_SQR2_SQ6_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR2_SQ6 ADC_SQR2_SQ6_Msk /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_SQR2_SQ6_0 (0x01UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR2_SQ6_1 (0x02UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR2_SQ6_2 (0x04UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR2_SQ6_3 (0x08UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR2_SQ6_4 (0x10UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR2_SQ7_Pos (12U)\r\n#define ADC_SQR2_SQ7_Msk (0x1FUL << ADC_SQR2_SQ7_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR2_SQ7 ADC_SQR2_SQ7_Msk /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_SQR2_SQ7_0 (0x01UL << ADC_SQR2_SQ7_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR2_SQ7_1 (0x02UL << ADC_SQR2_SQ7_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR2_SQ7_2 (0x04UL << ADC_SQR2_SQ7_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR2_SQ7_3 (0x08UL << ADC_SQR2_SQ7_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR2_SQ7_4 (0x10UL << ADC_SQR2_SQ7_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR2_SQ8_Pos (18U)\r\n#define ADC_SQR2_SQ8_Msk (0x1FUL << ADC_SQR2_SQ8_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR2_SQ8 ADC_SQR2_SQ8_Msk /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_SQR2_SQ8_0 (0x01UL << ADC_SQR2_SQ8_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR2_SQ8_1 (0x02UL << ADC_SQR2_SQ8_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR2_SQ8_2 (0x04UL << ADC_SQR2_SQ8_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR2_SQ8_3 (0x08UL << ADC_SQR2_SQ8_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR2_SQ8_4 (0x10UL << ADC_SQR2_SQ8_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR2_SQ9_Pos (24U)\r\n#define ADC_SQR2_SQ9_Msk (0x1FUL << ADC_SQR2_SQ9_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR2_SQ9 ADC_SQR2_SQ9_Msk /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_SQR2_SQ9_0 (0x01UL << ADC_SQR2_SQ9_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR2_SQ9_1 (0x02UL << ADC_SQR2_SQ9_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR2_SQ9_2 (0x04UL << ADC_SQR2_SQ9_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR2_SQ9_3 (0x08UL << ADC_SQR2_SQ9_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR2_SQ9_4 (0x10UL << ADC_SQR2_SQ9_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR3 register ******************/\r\n#define ADC_SQR3_SQ10_Pos (0U)\r\n#define ADC_SQR3_SQ10_Msk (0x1FUL << ADC_SQR3_SQ10_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR3_SQ10 ADC_SQR3_SQ10_Msk /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_SQR3_SQ10_0 (0x01UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR3_SQ10_1 (0x02UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR3_SQ10_2 (0x04UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR3_SQ10_3 (0x08UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR3_SQ10_4 (0x10UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR3_SQ11_Pos (6U)\r\n#define ADC_SQR3_SQ11_Msk (0x1FUL << ADC_SQR3_SQ11_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR3_SQ11 ADC_SQR3_SQ11_Msk /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_SQR3_SQ11_0 (0x01UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR3_SQ11_1 (0x02UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR3_SQ11_2 (0x04UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR3_SQ11_3 (0x08UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR3_SQ11_4 (0x10UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR3_SQ12_Pos (12U)\r\n#define ADC_SQR3_SQ12_Msk (0x1FUL << ADC_SQR3_SQ12_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR3_SQ12 ADC_SQR3_SQ12_Msk /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_SQR3_SQ12_0 (0x01UL << ADC_SQR3_SQ12_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR3_SQ12_1 (0x02UL << ADC_SQR3_SQ12_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR3_SQ12_2 (0x04UL << ADC_SQR3_SQ12_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR3_SQ12_3 (0x08UL << ADC_SQR3_SQ12_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR3_SQ12_4 (0x10UL << ADC_SQR3_SQ12_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR3_SQ13_Pos (18U)\r\n#define ADC_SQR3_SQ13_Msk (0x1FUL << ADC_SQR3_SQ13_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR3_SQ13 ADC_SQR3_SQ13_Msk /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_SQR3_SQ13_0 (0x01UL << ADC_SQR3_SQ13_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR3_SQ13_1 (0x02UL << ADC_SQR3_SQ13_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR3_SQ13_2 (0x04UL << ADC_SQR3_SQ13_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR3_SQ13_3 (0x08UL << ADC_SQR3_SQ13_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR3_SQ13_4 (0x10UL << ADC_SQR3_SQ13_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR3_SQ14_Pos (24U)\r\n#define ADC_SQR3_SQ14_Msk (0x1FUL << ADC_SQR3_SQ14_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR3_SQ14 ADC_SQR3_SQ14_Msk /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_SQR3_SQ14_0 (0x01UL << ADC_SQR3_SQ14_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR3_SQ14_1 (0x02UL << ADC_SQR3_SQ14_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR3_SQ14_2 (0x04UL << ADC_SQR3_SQ14_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR3_SQ14_3 (0x08UL << ADC_SQR3_SQ14_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR3_SQ14_4 (0x10UL << ADC_SQR3_SQ14_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR4 register ******************/\r\n#define ADC_SQR4_SQ15_Pos (0U)\r\n#define ADC_SQR4_SQ15_Msk (0x1FUL << ADC_SQR4_SQ15_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR4_SQ15 ADC_SQR4_SQ15_Msk /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_SQR4_SQ15_0 (0x01UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR4_SQ15_1 (0x02UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR4_SQ15_2 (0x04UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR4_SQ15_3 (0x08UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR4_SQ15_4 (0x10UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR4_SQ16_Pos (6U)\r\n#define ADC_SQR4_SQ16_Msk (0x1FUL << ADC_SQR4_SQ16_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR4_SQ16 ADC_SQR4_SQ16_Msk /*!< ADC group regular sequencer rank 16 */\r\n#define ADC_SQR4_SQ16_0 (0x01UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR4_SQ16_1 (0x02UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR4_SQ16_2 (0x04UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR4_SQ16_3 (0x08UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR4_SQ16_4 (0x10UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000400 */\r\n\r\n/******************** Bit definition for ADC_DR register ********************/\r\n#define ADC_DR_RDATA_Pos (0U)\r\n#define ADC_DR_RDATA_Msk (0xFFFFUL << ADC_DR_RDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_DR_RDATA ADC_DR_RDATA_Msk /*!< ADC group regular conversion data */\r\n\r\n/******************** Bit definition for ADC_JSQR register ******************/\r\n#define ADC_JSQR_JL_Pos (0U)\r\n#define ADC_JSQR_JL_Msk (0x3UL << ADC_JSQR_JL_Pos) /*!< 0x00000003 */\r\n#define ADC_JSQR_JL ADC_JSQR_JL_Msk /*!< ADC group injected sequencer scan length */\r\n#define ADC_JSQR_JL_0 (0x1UL << ADC_JSQR_JL_Pos) /*!< 0x00000001 */\r\n#define ADC_JSQR_JL_1 (0x2UL << ADC_JSQR_JL_Pos) /*!< 0x00000002 */\r\n\r\n#define ADC_JSQR_JEXTSEL_Pos (2U)\r\n#define ADC_JSQR_JEXTSEL_Msk (0x1FUL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x0000007C */\r\n#define ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_Msk /*!< ADC group injected external trigger source */\r\n#define ADC_JSQR_JEXTSEL_0 (0x1UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_JSQR_JEXTSEL_1 (0x2UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_JSQR_JEXTSEL_2 (0x4UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_JSQR_JEXTSEL_3 (0x8UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_JSQR_JEXTSEL_4 (0x10UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000040 */\r\n\r\n#define ADC_JSQR_JEXTEN_Pos (7U)\r\n#define ADC_JSQR_JEXTEN_Msk (0x3UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000180 */\r\n#define ADC_JSQR_JEXTEN ADC_JSQR_JEXTEN_Msk /*!< ADC group injected external trigger polarity */\r\n#define ADC_JSQR_JEXTEN_0 (0x1UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000080 */\r\n#define ADC_JSQR_JEXTEN_1 (0x2UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_JSQR_JSQ1_Pos (9U)\r\n#define ADC_JSQR_JSQ1_Msk (0x1FUL << ADC_JSQR_JSQ1_Pos) /*!< 0x00003E00 */\r\n#define ADC_JSQR_JSQ1 ADC_JSQR_JSQ1_Msk /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_JSQR_JSQ1_0 (0x01UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_JSQR_JSQ1_1 (0x02UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000400 */\r\n#define ADC_JSQR_JSQ1_2 (0x04UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000800 */\r\n#define ADC_JSQR_JSQ1_3 (0x08UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00001000 */\r\n#define ADC_JSQR_JSQ1_4 (0x10UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00002000 */\r\n\r\n#define ADC_JSQR_JSQ2_Pos (15U)\r\n#define ADC_JSQR_JSQ2_Msk (0x1FUL << ADC_JSQR_JSQ2_Pos) /*!< 0x0007C000 */\r\n#define ADC_JSQR_JSQ2 ADC_JSQR_JSQ2_Msk /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_JSQR_JSQ2_0 (0x01UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_JSQR_JSQ2_1 (0x02UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_JSQR_JSQ2_2 (0x04UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00010000 */\r\n#define ADC_JSQR_JSQ2_3 (0x08UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00020000 */\r\n#define ADC_JSQR_JSQ2_4 (0x10UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00040000 */\r\n\r\n#define ADC_JSQR_JSQ3_Pos (21U)\r\n#define ADC_JSQR_JSQ3_Msk (0x1FUL << ADC_JSQR_JSQ3_Pos) /*!< 0x03E00000 */\r\n#define ADC_JSQR_JSQ3 ADC_JSQR_JSQ3_Msk /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_JSQR_JSQ3_0 (0x01UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_JSQR_JSQ3_1 (0x02UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00400000 */\r\n#define ADC_JSQR_JSQ3_2 (0x04UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00800000 */\r\n#define ADC_JSQR_JSQ3_3 (0x08UL << ADC_JSQR_JSQ3_Pos) /*!< 0x01000000 */\r\n#define ADC_JSQR_JSQ3_4 (0x10UL << ADC_JSQR_JSQ3_Pos) /*!< 0x02000000 */\r\n\r\n#define ADC_JSQR_JSQ4_Pos (27U)\r\n#define ADC_JSQR_JSQ4_Msk (0x1FUL << ADC_JSQR_JSQ4_Pos) /*!< 0xF8000000 */\r\n#define ADC_JSQR_JSQ4 ADC_JSQR_JSQ4_Msk /*!< ADC group injected sequencer rank 4 */\r\n#define ADC_JSQR_JSQ4_0 (0x01UL << ADC_JSQR_JSQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_JSQR_JSQ4_1 (0x02UL << ADC_JSQR_JSQ4_Pos) /*!< 0x10000000 */\r\n#define ADC_JSQR_JSQ4_2 (0x04UL << ADC_JSQR_JSQ4_Pos) /*!< 0x20000000 */\r\n#define ADC_JSQR_JSQ4_3 (0x08UL << ADC_JSQR_JSQ4_Pos) /*!< 0x40000000 */\r\n#define ADC_JSQR_JSQ4_4 (0x10UL << ADC_JSQR_JSQ4_Pos) /*!< 0x80000000 */\r\n\r\n/******************** Bit definition for ADC_OFR1 register ******************/\r\n#define ADC_OFR1_OFFSET1_Pos (0U)\r\n#define ADC_OFR1_OFFSET1_Msk (0xFFFUL << ADC_OFR1_OFFSET1_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR1_OFFSET1 ADC_OFR1_OFFSET1_Msk /*!< ADC offset number 1 offset level */\r\n\r\n#define ADC_OFR1_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR1_OFFSETPOS_Msk (0x1UL << ADC_OFR1_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR1_OFFSETPOS ADC_OFR1_OFFSETPOS_Msk /*!< ADC offset number 1 positive */\r\n#define ADC_OFR1_SATEN_Pos (25U)\r\n#define ADC_OFR1_SATEN_Msk (0x1UL << ADC_OFR1_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR1_SATEN ADC_OFR1_SATEN_Msk /*!< ADC offset number 1 saturation enable */\r\n\r\n#define ADC_OFR1_OFFSET1_CH_Pos (26U)\r\n#define ADC_OFR1_OFFSET1_CH_Msk (0x1FUL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR1_OFFSET1_CH ADC_OFR1_OFFSET1_CH_Msk /*!< ADC offset number 1 channel selection */\r\n#define ADC_OFR1_OFFSET1_CH_0 (0x01UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR1_OFFSET1_CH_1 (0x02UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR1_OFFSET1_CH_2 (0x04UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR1_OFFSET1_CH_3 (0x08UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR1_OFFSET1_CH_4 (0x10UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR1_OFFSET1_EN_Pos (31U)\r\n#define ADC_OFR1_OFFSET1_EN_Msk (0x1UL << ADC_OFR1_OFFSET1_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR1_OFFSET1_EN ADC_OFR1_OFFSET1_EN_Msk /*!< ADC offset number 1 enable */\r\n\r\n/******************** Bit definition for ADC_OFR2 register ******************/\r\n#define ADC_OFR2_OFFSET2_Pos (0U)\r\n#define ADC_OFR2_OFFSET2_Msk (0xFFFUL << ADC_OFR2_OFFSET2_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR2_OFFSET2 ADC_OFR2_OFFSET2_Msk /*!< ADC offset number 2 offset level */\r\n\r\n#define ADC_OFR2_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR2_OFFSETPOS_Msk (0x1UL << ADC_OFR2_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR2_OFFSETPOS ADC_OFR2_OFFSETPOS_Msk /*!< ADC offset number 2 positive */\r\n#define ADC_OFR2_SATEN_Pos (25U)\r\n#define ADC_OFR2_SATEN_Msk (0x1UL << ADC_OFR2_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR2_SATEN ADC_OFR2_SATEN_Msk /*!< ADC offset number 2 saturation enable */\r\n\r\n#define ADC_OFR2_OFFSET2_CH_Pos (26U)\r\n#define ADC_OFR2_OFFSET2_CH_Msk (0x1FUL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR2_OFFSET2_CH ADC_OFR2_OFFSET2_CH_Msk /*!< ADC offset number 2 channel selection */\r\n#define ADC_OFR2_OFFSET2_CH_0 (0x01UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR2_OFFSET2_CH_1 (0x02UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR2_OFFSET2_CH_2 (0x04UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR2_OFFSET2_CH_3 (0x08UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR2_OFFSET2_CH_4 (0x10UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR2_OFFSET2_EN_Pos (31U)\r\n#define ADC_OFR2_OFFSET2_EN_Msk (0x1UL << ADC_OFR2_OFFSET2_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR2_OFFSET2_EN ADC_OFR2_OFFSET2_EN_Msk /*!< ADC offset number 2 enable */\r\n\r\n/******************** Bit definition for ADC_OFR3 register ******************/\r\n#define ADC_OFR3_OFFSET3_Pos (0U)\r\n#define ADC_OFR3_OFFSET3_Msk (0xFFFUL << ADC_OFR3_OFFSET3_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR3_OFFSET3 ADC_OFR3_OFFSET3_Msk /*!< ADC offset number 3 offset level */\r\n\r\n#define ADC_OFR3_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR3_OFFSETPOS_Msk (0x1UL << ADC_OFR3_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR3_OFFSETPOS ADC_OFR3_OFFSETPOS_Msk /*!< ADC offset number 3 positive */\r\n#define ADC_OFR3_SATEN_Pos (25U)\r\n#define ADC_OFR3_SATEN_Msk (0x1UL << ADC_OFR3_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR3_SATEN ADC_OFR3_SATEN_Msk /*!< ADC offset number 3 saturation enable */\r\n\r\n#define ADC_OFR3_OFFSET3_CH_Pos (26U)\r\n#define ADC_OFR3_OFFSET3_CH_Msk (0x1FUL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR3_OFFSET3_CH ADC_OFR3_OFFSET3_CH_Msk /*!< ADC offset number 3 channel selection */\r\n#define ADC_OFR3_OFFSET3_CH_0 (0x01UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR3_OFFSET3_CH_1 (0x02UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR3_OFFSET3_CH_2 (0x04UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR3_OFFSET3_CH_3 (0x08UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR3_OFFSET3_CH_4 (0x10UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR3_OFFSET3_EN_Pos (31U)\r\n#define ADC_OFR3_OFFSET3_EN_Msk (0x1UL << ADC_OFR3_OFFSET3_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR3_OFFSET3_EN ADC_OFR3_OFFSET3_EN_Msk /*!< ADC offset number 3 enable */\r\n\r\n/******************** Bit definition for ADC_OFR4 register ******************/\r\n#define ADC_OFR4_OFFSET4_Pos (0U)\r\n#define ADC_OFR4_OFFSET4_Msk (0xFFFUL << ADC_OFR4_OFFSET4_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR4_OFFSET4 ADC_OFR4_OFFSET4_Msk /*!< ADC offset number 4 offset level */\r\n\r\n#define ADC_OFR4_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR4_OFFSETPOS_Msk (0x1UL << ADC_OFR4_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR4_OFFSETPOS ADC_OFR4_OFFSETPOS_Msk /*!< ADC offset number 4 positive */\r\n#define ADC_OFR4_SATEN_Pos (25U)\r\n#define ADC_OFR4_SATEN_Msk (0x1UL << ADC_OFR4_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR4_SATEN ADC_OFR4_SATEN_Msk /*!< ADC offset number 4 saturation enable */\r\n\r\n#define ADC_OFR4_OFFSET4_CH_Pos (26U)\r\n#define ADC_OFR4_OFFSET4_CH_Msk (0x1FUL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR4_OFFSET4_CH ADC_OFR4_OFFSET4_CH_Msk /*!< ADC offset number 4 channel selection */\r\n#define ADC_OFR4_OFFSET4_CH_0 (0x01UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR4_OFFSET4_CH_1 (0x02UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR4_OFFSET4_CH_2 (0x04UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR4_OFFSET4_CH_3 (0x08UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR4_OFFSET4_CH_4 (0x10UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR4_OFFSET4_EN_Pos (31U)\r\n#define ADC_OFR4_OFFSET4_EN_Msk (0x1UL << ADC_OFR4_OFFSET4_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR4_OFFSET4_EN ADC_OFR4_OFFSET4_EN_Msk /*!< ADC offset number 4 enable */\r\n\r\n/******************** Bit definition for ADC_JDR1 register ******************/\r\n#define ADC_JDR1_JDATA_Pos (0U)\r\n#define ADC_JDR1_JDATA_Msk (0xFFFFUL << ADC_JDR1_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR1_JDATA ADC_JDR1_JDATA_Msk /*!< ADC group injected sequencer rank 1 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR2 register ******************/\r\n#define ADC_JDR2_JDATA_Pos (0U)\r\n#define ADC_JDR2_JDATA_Msk (0xFFFFUL << ADC_JDR2_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR2_JDATA ADC_JDR2_JDATA_Msk /*!< ADC group injected sequencer rank 2 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR3 register ******************/\r\n#define ADC_JDR3_JDATA_Pos (0U)\r\n#define ADC_JDR3_JDATA_Msk (0xFFFFUL << ADC_JDR3_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR3_JDATA ADC_JDR3_JDATA_Msk /*!< ADC group injected sequencer rank 3 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR4 register ******************/\r\n#define ADC_JDR4_JDATA_Pos (0U)\r\n#define ADC_JDR4_JDATA_Msk (0xFFFFUL << ADC_JDR4_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR4_JDATA ADC_JDR4_JDATA_Msk /*!< ADC group injected sequencer rank 4 conversion data */\r\n\r\n/******************** Bit definition for ADC_AWD2CR register ****************/\r\n#define ADC_AWD2CR_AWD2CH_Pos (0U)\r\n#define ADC_AWD2CR_AWD2CH_Msk (0x7FFFFUL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD2CR_AWD2CH ADC_AWD2CR_AWD2CH_Msk /*!< ADC analog watchdog 2 monitored channel selection */\r\n#define ADC_AWD2CR_AWD2CH_0 (0x00001UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD2CR_AWD2CH_1 (0x00002UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD2CR_AWD2CH_2 (0x00004UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD2CR_AWD2CH_3 (0x00008UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD2CR_AWD2CH_4 (0x00010UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD2CR_AWD2CH_5 (0x00020UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD2CR_AWD2CH_6 (0x00040UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD2CR_AWD2CH_7 (0x00080UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD2CR_AWD2CH_8 (0x00100UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD2CR_AWD2CH_9 (0x00200UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD2CR_AWD2CH_10 (0x00400UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD2CR_AWD2CH_11 (0x00800UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD2CR_AWD2CH_12 (0x01000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD2CR_AWD2CH_13 (0x02000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD2CR_AWD2CH_14 (0x04000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD2CR_AWD2CH_15 (0x08000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD2CR_AWD2CH_16 (0x10000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD2CR_AWD2CH_17 (0x20000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD2CR_AWD2CH_18 (0x40000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_AWD3CR register ****************/\r\n#define ADC_AWD3CR_AWD3CH_Pos (0U)\r\n#define ADC_AWD3CR_AWD3CH_Msk (0x7FFFFUL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD3CR_AWD3CH ADC_AWD3CR_AWD3CH_Msk /*!< ADC analog watchdog 3 monitored channel selection */\r\n#define ADC_AWD3CR_AWD3CH_0 (0x00001UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD3CR_AWD3CH_1 (0x00002UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD3CR_AWD3CH_2 (0x00004UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD3CR_AWD3CH_3 (0x00008UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD3CR_AWD3CH_4 (0x00010UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD3CR_AWD3CH_5 (0x00020UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD3CR_AWD3CH_6 (0x00040UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD3CR_AWD3CH_7 (0x00080UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD3CR_AWD3CH_8 (0x00100UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD3CR_AWD3CH_9 (0x00200UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD3CR_AWD3CH_10 (0x00400UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD3CR_AWD3CH_11 (0x00800UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD3CR_AWD3CH_12 (0x01000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD3CR_AWD3CH_13 (0x02000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD3CR_AWD3CH_14 (0x04000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD3CR_AWD3CH_15 (0x08000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD3CR_AWD3CH_16 (0x10000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD3CR_AWD3CH_17 (0x20000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD3CR_AWD3CH_18 (0x40000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_DIFSEL register ****************/\r\n#define ADC_DIFSEL_DIFSEL_Pos (0U)\r\n#define ADC_DIFSEL_DIFSEL_Msk (0x7FFFFUL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x0007FFFF */\r\n#define ADC_DIFSEL_DIFSEL ADC_DIFSEL_DIFSEL_Msk /*!< ADC channel differential or single-ended mode */\r\n#define ADC_DIFSEL_DIFSEL_0 (0x00001UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000001 */\r\n#define ADC_DIFSEL_DIFSEL_1 (0x00002UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000002 */\r\n#define ADC_DIFSEL_DIFSEL_2 (0x00004UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_DIFSEL_DIFSEL_3 (0x00008UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_DIFSEL_DIFSEL_4 (0x00010UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_DIFSEL_DIFSEL_5 (0x00020UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_DIFSEL_DIFSEL_6 (0x00040UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_DIFSEL_DIFSEL_7 (0x00080UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_DIFSEL_DIFSEL_8 (0x00100UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_DIFSEL_DIFSEL_9 (0x00200UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000200 */\r\n#define ADC_DIFSEL_DIFSEL_10 (0x00400UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000400 */\r\n#define ADC_DIFSEL_DIFSEL_11 (0x00800UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000800 */\r\n#define ADC_DIFSEL_DIFSEL_12 (0x01000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00001000 */\r\n#define ADC_DIFSEL_DIFSEL_13 (0x02000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00002000 */\r\n#define ADC_DIFSEL_DIFSEL_14 (0x04000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00004000 */\r\n#define ADC_DIFSEL_DIFSEL_15 (0x08000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00008000 */\r\n#define ADC_DIFSEL_DIFSEL_16 (0x10000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00010000 */\r\n#define ADC_DIFSEL_DIFSEL_17 (0x20000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00020000 */\r\n#define ADC_DIFSEL_DIFSEL_18 (0x40000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_CALFACT register ***************/\r\n#define ADC_CALFACT_CALFACT_S_Pos (0U)\r\n#define ADC_CALFACT_CALFACT_S_Msk (0x7FUL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x0000007F */\r\n#define ADC_CALFACT_CALFACT_S ADC_CALFACT_CALFACT_S_Msk /*!< ADC calibration factor in single-ended mode */\r\n#define ADC_CALFACT_CALFACT_S_0 (0x01UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000001 */\r\n#define ADC_CALFACT_CALFACT_S_1 (0x02UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000002 */\r\n#define ADC_CALFACT_CALFACT_S_2 (0x04UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000004 */\r\n#define ADC_CALFACT_CALFACT_S_3 (0x08UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000008 */\r\n#define ADC_CALFACT_CALFACT_S_4 (0x10UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000010 */\r\n#define ADC_CALFACT_CALFACT_S_5 (0x20UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000020 */\r\n#define ADC_CALFACT_CALFACT_S_6 (0x40UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000030 */\r\n\r\n#define ADC_CALFACT_CALFACT_D_Pos (16U)\r\n#define ADC_CALFACT_CALFACT_D_Msk (0x7FUL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x007F0000 */\r\n#define ADC_CALFACT_CALFACT_D ADC_CALFACT_CALFACT_D_Msk /*!< ADC calibration factor in differential mode */\r\n#define ADC_CALFACT_CALFACT_D_0 (0x01UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00010000 */\r\n#define ADC_CALFACT_CALFACT_D_1 (0x02UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00020000 */\r\n#define ADC_CALFACT_CALFACT_D_2 (0x04UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00040000 */\r\n#define ADC_CALFACT_CALFACT_D_3 (0x08UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00080000 */\r\n#define ADC_CALFACT_CALFACT_D_4 (0x10UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00100000 */\r\n#define ADC_CALFACT_CALFACT_D_5 (0x20UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00200000 */\r\n#define ADC_CALFACT_CALFACT_D_6 (0x40UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00300000 */\r\n\r\n/******************** Bit definition for ADC_GCOMP register *****************/\r\n#define ADC_GCOMP_GCOMPCOEFF_Pos (0U)\r\n#define ADC_GCOMP_GCOMPCOEFF_Msk (0x3FFFUL << ADC_GCOMP_GCOMPCOEFF_Pos) /*!< 0x00003FFF */\r\n#define ADC_GCOMP_GCOMPCOEFF ADC_GCOMP_GCOMPCOEFF_Msk /*!< ADC Gain Compensation Coefficient */\r\n\r\n/************************* ADC Common registers *****************************/\r\n/******************** Bit definition for ADC_CSR register *******************/\r\n#define ADC_CSR_ADRDY_MST_Pos (0U)\r\n#define ADC_CSR_ADRDY_MST_Msk (0x1UL << ADC_CSR_ADRDY_MST_Pos) /*!< 0x00000001 */\r\n#define ADC_CSR_ADRDY_MST ADC_CSR_ADRDY_MST_Msk /*!< ADC multimode master ready flag */\r\n#define ADC_CSR_EOSMP_MST_Pos (1U)\r\n#define ADC_CSR_EOSMP_MST_Msk (0x1UL << ADC_CSR_EOSMP_MST_Pos) /*!< 0x00000002 */\r\n#define ADC_CSR_EOSMP_MST ADC_CSR_EOSMP_MST_Msk /*!< ADC multimode master group regular end of sampling flag */\r\n#define ADC_CSR_EOC_MST_Pos (2U)\r\n#define ADC_CSR_EOC_MST_Msk (0x1UL << ADC_CSR_EOC_MST_Pos) /*!< 0x00000004 */\r\n#define ADC_CSR_EOC_MST ADC_CSR_EOC_MST_Msk /*!< ADC multimode master group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_MST_Pos (3U)\r\n#define ADC_CSR_EOS_MST_Msk (0x1UL << ADC_CSR_EOS_MST_Pos) /*!< 0x00000008 */\r\n#define ADC_CSR_EOS_MST ADC_CSR_EOS_MST_Msk /*!< ADC multimode master group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_MST_Pos (4U)\r\n#define ADC_CSR_OVR_MST_Msk (0x1UL << ADC_CSR_OVR_MST_Pos) /*!< 0x00000010 */\r\n#define ADC_CSR_OVR_MST ADC_CSR_OVR_MST_Msk /*!< ADC multimode master group regular overrun flag */\r\n#define ADC_CSR_JEOC_MST_Pos (5U)\r\n#define ADC_CSR_JEOC_MST_Msk (0x1UL << ADC_CSR_JEOC_MST_Pos) /*!< 0x00000020 */\r\n#define ADC_CSR_JEOC_MST ADC_CSR_JEOC_MST_Msk /*!< ADC multimode master group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_MST_Pos (6U)\r\n#define ADC_CSR_JEOS_MST_Msk (0x1UL << ADC_CSR_JEOS_MST_Pos) /*!< 0x00000040 */\r\n#define ADC_CSR_JEOS_MST ADC_CSR_JEOS_MST_Msk /*!< ADC multimode master group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_MST_Pos (7U)\r\n#define ADC_CSR_AWD1_MST_Msk (0x1UL << ADC_CSR_AWD1_MST_Pos) /*!< 0x00000080 */\r\n#define ADC_CSR_AWD1_MST ADC_CSR_AWD1_MST_Msk /*!< ADC multimode master analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_MST_Pos (8U)\r\n#define ADC_CSR_AWD2_MST_Msk (0x1UL << ADC_CSR_AWD2_MST_Pos) /*!< 0x00000100 */\r\n#define ADC_CSR_AWD2_MST ADC_CSR_AWD2_MST_Msk /*!< ADC multimode master analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_MST_Pos (9U)\r\n#define ADC_CSR_AWD3_MST_Msk (0x1UL << ADC_CSR_AWD3_MST_Pos) /*!< 0x00000200 */\r\n#define ADC_CSR_AWD3_MST ADC_CSR_AWD3_MST_Msk /*!< ADC multimode master analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_MST_Pos (10U)\r\n#define ADC_CSR_JQOVF_MST_Msk (0x1UL << ADC_CSR_JQOVF_MST_Pos) /*!< 0x00000400 */\r\n#define ADC_CSR_JQOVF_MST ADC_CSR_JQOVF_MST_Msk /*!< ADC multimode master group injected contexts queue overflow flag */\r\n\r\n#define ADC_CSR_ADRDY_SLV_Pos (16U)\r\n#define ADC_CSR_ADRDY_SLV_Msk (0x1UL << ADC_CSR_ADRDY_SLV_Pos) /*!< 0x00010000 */\r\n#define ADC_CSR_ADRDY_SLV ADC_CSR_ADRDY_SLV_Msk /*!< ADC multimode slave ready flag */\r\n#define ADC_CSR_EOSMP_SLV_Pos (17U)\r\n#define ADC_CSR_EOSMP_SLV_Msk (0x1UL << ADC_CSR_EOSMP_SLV_Pos) /*!< 0x00020000 */\r\n#define ADC_CSR_EOSMP_SLV ADC_CSR_EOSMP_SLV_Msk /*!< ADC multimode slave group regular end of sampling flag */\r\n#define ADC_CSR_EOC_SLV_Pos (18U)\r\n#define ADC_CSR_EOC_SLV_Msk (0x1UL << ADC_CSR_EOC_SLV_Pos) /*!< 0x00040000 */\r\n#define ADC_CSR_EOC_SLV ADC_CSR_EOC_SLV_Msk /*!< ADC multimode slave group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_SLV_Pos (19U)\r\n#define ADC_CSR_EOS_SLV_Msk (0x1UL << ADC_CSR_EOS_SLV_Pos) /*!< 0x00080000 */\r\n#define ADC_CSR_EOS_SLV ADC_CSR_EOS_SLV_Msk /*!< ADC multimode slave group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_SLV_Pos (20U)\r\n#define ADC_CSR_OVR_SLV_Msk (0x1UL << ADC_CSR_OVR_SLV_Pos) /*!< 0x00100000 */\r\n#define ADC_CSR_OVR_SLV ADC_CSR_OVR_SLV_Msk /*!< ADC multimode slave group regular overrun flag */\r\n#define ADC_CSR_JEOC_SLV_Pos (21U)\r\n#define ADC_CSR_JEOC_SLV_Msk (0x1UL << ADC_CSR_JEOC_SLV_Pos) /*!< 0x00200000 */\r\n#define ADC_CSR_JEOC_SLV ADC_CSR_JEOC_SLV_Msk /*!< ADC multimode slave group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_SLV_Pos (22U)\r\n#define ADC_CSR_JEOS_SLV_Msk (0x1UL << ADC_CSR_JEOS_SLV_Pos) /*!< 0x00400000 */\r\n#define ADC_CSR_JEOS_SLV ADC_CSR_JEOS_SLV_Msk /*!< ADC multimode slave group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_SLV_Pos (23U)\r\n#define ADC_CSR_AWD1_SLV_Msk (0x1UL << ADC_CSR_AWD1_SLV_Pos) /*!< 0x00800000 */\r\n#define ADC_CSR_AWD1_SLV ADC_CSR_AWD1_SLV_Msk /*!< ADC multimode slave analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_SLV_Pos (24U)\r\n#define ADC_CSR_AWD2_SLV_Msk (0x1UL << ADC_CSR_AWD2_SLV_Pos) /*!< 0x01000000 */\r\n#define ADC_CSR_AWD2_SLV ADC_CSR_AWD2_SLV_Msk /*!< ADC multimode slave analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_SLV_Pos (25U)\r\n#define ADC_CSR_AWD3_SLV_Msk (0x1UL << ADC_CSR_AWD3_SLV_Pos) /*!< 0x02000000 */\r\n#define ADC_CSR_AWD3_SLV ADC_CSR_AWD3_SLV_Msk /*!< ADC multimode slave analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_SLV_Pos (26U)\r\n#define ADC_CSR_JQOVF_SLV_Msk (0x1UL << ADC_CSR_JQOVF_SLV_Pos) /*!< 0x04000000 */\r\n#define ADC_CSR_JQOVF_SLV ADC_CSR_JQOVF_SLV_Msk /*!< ADC multimode slave group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_CCR register *******************/\r\n#define ADC_CCR_DUAL_Pos (0U)\r\n#define ADC_CCR_DUAL_Msk (0x1FUL << ADC_CCR_DUAL_Pos) /*!< 0x0000001F */\r\n#define ADC_CCR_DUAL ADC_CCR_DUAL_Msk /*!< ADC multimode mode selection */\r\n#define ADC_CCR_DUAL_0 (0x01UL << ADC_CCR_DUAL_Pos) /*!< 0x00000001 */\r\n#define ADC_CCR_DUAL_1 (0x02UL << ADC_CCR_DUAL_Pos) /*!< 0x00000002 */\r\n#define ADC_CCR_DUAL_2 (0x04UL << ADC_CCR_DUAL_Pos) /*!< 0x00000004 */\r\n#define ADC_CCR_DUAL_3 (0x08UL << ADC_CCR_DUAL_Pos) /*!< 0x00000008 */\r\n#define ADC_CCR_DUAL_4 (0x10UL << ADC_CCR_DUAL_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CCR_DELAY_Pos (8U)\r\n#define ADC_CCR_DELAY_Msk (0xFUL << ADC_CCR_DELAY_Pos) /*!< 0x00000F00 */\r\n#define ADC_CCR_DELAY ADC_CCR_DELAY_Msk /*!< ADC multimode delay between 2 sampling phases */\r\n#define ADC_CCR_DELAY_0 (0x1UL << ADC_CCR_DELAY_Pos) /*!< 0x00000100 */\r\n#define ADC_CCR_DELAY_1 (0x2UL << ADC_CCR_DELAY_Pos) /*!< 0x00000200 */\r\n#define ADC_CCR_DELAY_2 (0x4UL << ADC_CCR_DELAY_Pos) /*!< 0x00000400 */\r\n#define ADC_CCR_DELAY_3 (0x8UL << ADC_CCR_DELAY_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CCR_DMACFG_Pos (13U)\r\n#define ADC_CCR_DMACFG_Msk (0x1UL << ADC_CCR_DMACFG_Pos) /*!< 0x00002000 */\r\n#define ADC_CCR_DMACFG ADC_CCR_DMACFG_Msk /*!< ADC multimode DMA transfer configuration */\r\n\r\n#define ADC_CCR_MDMA_Pos (14U)\r\n#define ADC_CCR_MDMA_Msk (0x3UL << ADC_CCR_MDMA_Pos) /*!< 0x0000C000 */\r\n#define ADC_CCR_MDMA ADC_CCR_MDMA_Msk /*!< ADC multimode DMA transfer enable */\r\n#define ADC_CCR_MDMA_0 (0x1UL << ADC_CCR_MDMA_Pos) /*!< 0x00004000 */\r\n#define ADC_CCR_MDMA_1 (0x2UL << ADC_CCR_MDMA_Pos) /*!< 0x00008000 */\r\n\r\n#define ADC_CCR_CKMODE_Pos (16U)\r\n#define ADC_CCR_CKMODE_Msk (0x3UL << ADC_CCR_CKMODE_Pos) /*!< 0x00030000 */\r\n#define ADC_CCR_CKMODE ADC_CCR_CKMODE_Msk /*!< ADC common clock source and prescaler (prescaler only for clock source synchronous) */\r\n#define ADC_CCR_CKMODE_0 (0x1UL << ADC_CCR_CKMODE_Pos) /*!< 0x00010000 */\r\n#define ADC_CCR_CKMODE_1 (0x2UL << ADC_CCR_CKMODE_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_CCR_PRESC_Pos (18U)\r\n#define ADC_CCR_PRESC_Msk (0xFUL << ADC_CCR_PRESC_Pos) /*!< 0x003C0000 */\r\n#define ADC_CCR_PRESC ADC_CCR_PRESC_Msk /*!< ADC common clock prescaler, only for clock source asynchronous */\r\n#define ADC_CCR_PRESC_0 (0x1UL << ADC_CCR_PRESC_Pos) /*!< 0x00040000 */\r\n#define ADC_CCR_PRESC_1 (0x2UL << ADC_CCR_PRESC_Pos) /*!< 0x00080000 */\r\n#define ADC_CCR_PRESC_2 (0x4UL << ADC_CCR_PRESC_Pos) /*!< 0x00100000 */\r\n#define ADC_CCR_PRESC_3 (0x8UL << ADC_CCR_PRESC_Pos) /*!< 0x00200000 */\r\n\r\n#define ADC_CCR_VREFEN_Pos (22U)\r\n#define ADC_CCR_VREFEN_Msk (0x1UL << ADC_CCR_VREFEN_Pos) /*!< 0x00400000 */\r\n#define ADC_CCR_VREFEN ADC_CCR_VREFEN_Msk /*!< ADC internal path to VrefInt enable */\r\n#define ADC_CCR_VSENSESEL_Pos (23U)\r\n#define ADC_CCR_VSENSESEL_Msk (0x1UL << ADC_CCR_VSENSESEL_Pos) /*!< 0x00800000 */\r\n#define ADC_CCR_VSENSESEL ADC_CCR_VSENSESEL_Msk /*!< ADC internal path to temperature sensor enable */\r\n#define ADC_CCR_VBATSEL_Pos (24U)\r\n#define ADC_CCR_VBATSEL_Msk (0x1UL << ADC_CCR_VBATSEL_Pos) /*!< 0x01000000 */\r\n#define ADC_CCR_VBATSEL ADC_CCR_VBATSEL_Msk /*!< ADC internal path to battery voltage enable */\r\n\r\n/******************** Bit definition for ADC_CDR register *******************/\r\n#define ADC_CDR_RDATA_MST_Pos (0U)\r\n#define ADC_CDR_RDATA_MST_Msk (0xFFFFUL << ADC_CDR_RDATA_MST_Pos) /*!< 0x0000FFFF */\r\n#define ADC_CDR_RDATA_MST ADC_CDR_RDATA_MST_Msk /*!< ADC multimode master group regular conversion data */\r\n\r\n#define ADC_CDR_RDATA_SLV_Pos (16U)\r\n#define ADC_CDR_RDATA_SLV_Msk (0xFFFFUL << ADC_CDR_RDATA_SLV_Pos) /*!< 0xFFFF0000 */\r\n#define ADC_CDR_RDATA_SLV ADC_CDR_RDATA_SLV_Msk /*!< ADC multimode slave group regular conversion data */\r\n\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog Comparators (COMP) */\r\n/* */\r\n/******************************************************************************/\r\n/********************** Bit definition for COMP_CSR register ****************/\r\n#define COMP_CSR_EN_Pos (0U)\r\n#define COMP_CSR_EN_Msk (0x1UL << COMP_CSR_EN_Pos) /*!< 0x00000001 */\r\n#define COMP_CSR_EN COMP_CSR_EN_Msk /*!< Comparator enable */\r\n\r\n#define COMP_CSR_INMSEL_Pos (4U)\r\n#define COMP_CSR_INMSEL_Msk (0xFUL << COMP_CSR_INMSEL_Pos) /*!< 0x00000070 */\r\n#define COMP_CSR_INMSEL COMP_CSR_INMSEL_Msk /*!< Comparator input minus selection */\r\n#define COMP_CSR_INMSEL_0 (0x1UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000010 */\r\n#define COMP_CSR_INMSEL_1 (0x2UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000020 */\r\n#define COMP_CSR_INMSEL_2 (0x4UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000040 */\r\n#define COMP_CSR_INMSEL_3 (0x8UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000080 */\r\n\r\n#define COMP_CSR_INPSEL_Pos (8U)\r\n#define COMP_CSR_INPSEL_Msk (0x1UL << COMP_CSR_INPSEL_Pos) /*!< 0x00000100 */\r\n#define COMP_CSR_INPSEL COMP_CSR_INPSEL_Msk /*!< Comparator input plus selection */\r\n\r\n#define COMP_CSR_POLARITY_Pos (15U)\r\n#define COMP_CSR_POLARITY_Msk (0x1UL << COMP_CSR_POLARITY_Pos) /*!< 0x00008000 */\r\n#define COMP_CSR_POLARITY COMP_CSR_POLARITY_Msk /*!< Comparator output polarity */\r\n\r\n#define COMP_CSR_HYST_Pos (16U)\r\n#define COMP_CSR_HYST_Msk (0x7UL << COMP_CSR_HYST_Pos) /*!< 0x00070000 */\r\n#define COMP_CSR_HYST COMP_CSR_HYST_Msk /*!< Comparator hysteresis */\r\n#define COMP_CSR_HYST_0 (0x1UL << COMP_CSR_HYST_Pos) /*!< 0x00010000 */\r\n#define COMP_CSR_HYST_1 (0x2UL << COMP_CSR_HYST_Pos) /*!< 0x00020000 */\r\n#define COMP_CSR_HYST_2 (0x4UL << COMP_CSR_HYST_Pos) /*!< 0x00040000 */\r\n\r\n#define COMP_CSR_BLANKING_Pos (19U)\r\n#define COMP_CSR_BLANKING_Msk (0x7UL << COMP_CSR_BLANKING_Pos) /*!< 0x00380000 */\r\n#define COMP_CSR_BLANKING COMP_CSR_BLANKING_Msk /*!< Comparator blanking source */\r\n#define COMP_CSR_BLANKING_0 (0x1UL << COMP_CSR_BLANKING_Pos) /*!< 0x00080000 */\r\n#define COMP_CSR_BLANKING_1 (0x2UL << COMP_CSR_BLANKING_Pos) /*!< 0x00100000 */\r\n#define COMP_CSR_BLANKING_2 (0x4UL << COMP_CSR_BLANKING_Pos) /*!< 0x00200000 */\r\n\r\n#define COMP_CSR_BRGEN_Pos (22U)\r\n#define COMP_CSR_BRGEN_Msk (0x1UL << COMP_CSR_BRGEN_Pos) /*!< 0x00400000 */\r\n#define COMP_CSR_BRGEN COMP_CSR_BRGEN_Msk /*!< Comparator scaler bridge enable */\r\n\r\n#define COMP_CSR_SCALEN_Pos (23U)\r\n#define COMP_CSR_SCALEN_Msk (0x1UL << COMP_CSR_SCALEN_Pos) /*!< 0x00800000 */\r\n#define COMP_CSR_SCALEN COMP_CSR_SCALEN_Msk /*!< Comparator voltage scaler enable */\r\n\r\n#define COMP_CSR_VALUE_Pos (30U)\r\n#define COMP_CSR_VALUE_Msk (0x1UL << COMP_CSR_VALUE_Pos) /*!< 0x40000000 */\r\n#define COMP_CSR_VALUE COMP_CSR_VALUE_Msk /*!< Comparator output level */\r\n\r\n#define COMP_CSR_LOCK_Pos (31U)\r\n#define COMP_CSR_LOCK_Msk (0x1UL << COMP_CSR_LOCK_Pos) /*!< 0x80000000 */\r\n#define COMP_CSR_LOCK COMP_CSR_LOCK_Msk /*!< Comparator lock */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CORDIC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CORDIC_CSR register *****************/\r\n#define CORDIC_CSR_FUNC_Pos (0U)\r\n#define CORDIC_CSR_FUNC_Msk (0xFUL << CORDIC_CSR_FUNC_Pos) /*!< 0x0000000F */\r\n#define CORDIC_CSR_FUNC CORDIC_CSR_FUNC_Msk /*!< Function */\r\n#define CORDIC_CSR_FUNC_0 (0x1UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000001 */\r\n#define CORDIC_CSR_FUNC_1 (0x2UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000002 */\r\n#define CORDIC_CSR_FUNC_2 (0x4UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000004 */\r\n#define CORDIC_CSR_FUNC_3 (0x8UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000008 */\r\n#define CORDIC_CSR_PRECISION_Pos (4U)\r\n#define CORDIC_CSR_PRECISION_Msk (0xFUL << CORDIC_CSR_PRECISION_Pos) /*!< 0x000000F0 */\r\n#define CORDIC_CSR_PRECISION CORDIC_CSR_PRECISION_Msk /*!< Precision */\r\n#define CORDIC_CSR_PRECISION_0 (0x1UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000010 */\r\n#define CORDIC_CSR_PRECISION_1 (0x2UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000020 */\r\n#define CORDIC_CSR_PRECISION_2 (0x4UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000040 */\r\n#define CORDIC_CSR_PRECISION_3 (0x8UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000080 */\r\n#define CORDIC_CSR_SCALE_Pos (8U)\r\n#define CORDIC_CSR_SCALE_Msk (0x7UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000700 */\r\n#define CORDIC_CSR_SCALE CORDIC_CSR_SCALE_Msk /*!< Scaling factor */\r\n#define CORDIC_CSR_SCALE_0 (0x1UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000100 */\r\n#define CORDIC_CSR_SCALE_1 (0x2UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000200 */\r\n#define CORDIC_CSR_SCALE_2 (0x4UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000400 */\r\n#define CORDIC_CSR_IEN_Pos (16U)\r\n#define CORDIC_CSR_IEN_Msk (0x1UL << CORDIC_CSR_IEN_Pos) /*!< 0x00010000 */\r\n#define CORDIC_CSR_IEN CORDIC_CSR_IEN_Msk /*!< Interrupt Enable */\r\n#define CORDIC_CSR_DMAREN_Pos (17U)\r\n#define CORDIC_CSR_DMAREN_Msk (0x1UL << CORDIC_CSR_DMAREN_Pos) /*!< 0x00020000 */\r\n#define CORDIC_CSR_DMAREN CORDIC_CSR_DMAREN_Msk /*!< DMA Read channel Enable */\r\n#define CORDIC_CSR_DMAWEN_Pos (18U)\r\n#define CORDIC_CSR_DMAWEN_Msk (0x1UL << CORDIC_CSR_DMAWEN_Pos) /*!< 0x00040000 */\r\n#define CORDIC_CSR_DMAWEN CORDIC_CSR_DMAWEN_Msk /*!< DMA Write channel Enable */\r\n#define CORDIC_CSR_NRES_Pos (19U)\r\n#define CORDIC_CSR_NRES_Msk (0x1UL << CORDIC_CSR_NRES_Pos) /*!< 0x00080000 */\r\n#define CORDIC_CSR_NRES CORDIC_CSR_NRES_Msk /*!< Number of results in WDATA register */\r\n#define CORDIC_CSR_NARGS_Pos (20U)\r\n#define CORDIC_CSR_NARGS_Msk (0x1UL << CORDIC_CSR_NARGS_Pos) /*!< 0x00100000 */\r\n#define CORDIC_CSR_NARGS CORDIC_CSR_NARGS_Msk /*!< Number of arguments in RDATA register */\r\n#define CORDIC_CSR_RESSIZE_Pos (21U)\r\n#define CORDIC_CSR_RESSIZE_Msk (0x1UL << CORDIC_CSR_RESSIZE_Pos) /*!< 0x00200000 */\r\n#define CORDIC_CSR_RESSIZE CORDIC_CSR_RESSIZE_Msk /*!< Width of output data */\r\n#define CORDIC_CSR_ARGSIZE_Pos (22U)\r\n#define CORDIC_CSR_ARGSIZE_Msk (0x1UL << CORDIC_CSR_ARGSIZE_Pos) /*!< 0x00400000 */\r\n#define CORDIC_CSR_ARGSIZE CORDIC_CSR_ARGSIZE_Msk /*!< Width of input data */\r\n#define CORDIC_CSR_RRDY_Pos (31U)\r\n#define CORDIC_CSR_RRDY_Msk (0x1UL << CORDIC_CSR_RRDY_Pos) /*!< 0x80000000 */\r\n#define CORDIC_CSR_RRDY CORDIC_CSR_RRDY_Msk /*!< Result Ready Flag */\r\n\r\n/******************* Bit definition for CORDIC_WDATA register ***************/\r\n#define CORDIC_WDATA_ARG_Pos (0U)\r\n#define CORDIC_WDATA_ARG_Msk (0xFFFFFFFFUL << CORDIC_WDATA_ARG_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_WDATA_ARG CORDIC_WDATA_ARG_Msk /*!< Input Argument */\r\n\r\n/******************* Bit definition for CORDIC_RDATA register ***************/\r\n#define CORDIC_RDATA_RES_Pos (0U)\r\n#define CORDIC_RDATA_RES_Msk (0xFFFFFFFFUL << CORDIC_RDATA_RES_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_RDATA_RES CORDIC_RDATA_RES_Msk /*!< Output Result */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CRC_DR register *********************/\r\n#define CRC_DR_DR_Pos (0U)\r\n#define CRC_DR_DR_Msk (0xFFFFFFFFUL << CRC_DR_DR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_DR_DR CRC_DR_DR_Msk /*!< Data register bits */\r\n\r\n/******************* Bit definition for CRC_IDR register ********************/\r\n#define CRC_IDR_IDR_Pos (0U)\r\n#define CRC_IDR_IDR_Msk (0xFFFFFFFFUL << CRC_IDR_IDR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_IDR_IDR CRC_IDR_IDR_Msk /*!< General-purpose 32-bit data register bits */\r\n\r\n/******************** Bit definition for CRC_CR register ********************/\r\n#define CRC_CR_RESET_Pos (0U)\r\n#define CRC_CR_RESET_Msk (0x1UL << CRC_CR_RESET_Pos) /*!< 0x00000001 */\r\n#define CRC_CR_RESET CRC_CR_RESET_Msk /*!< RESET the CRC computation unit bit */\r\n#define CRC_CR_POLYSIZE_Pos (3U)\r\n#define CRC_CR_POLYSIZE_Msk (0x3UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000018 */\r\n#define CRC_CR_POLYSIZE CRC_CR_POLYSIZE_Msk /*!< Polynomial size bits */\r\n#define CRC_CR_POLYSIZE_0 (0x1UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000008 */\r\n#define CRC_CR_POLYSIZE_1 (0x2UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000010 */\r\n#define CRC_CR_REV_IN_Pos (5U)\r\n#define CRC_CR_REV_IN_Msk (0x3UL << CRC_CR_REV_IN_Pos) /*!< 0x00000060 */\r\n#define CRC_CR_REV_IN CRC_CR_REV_IN_Msk /*!< REV_IN Reverse Input Data bits */\r\n#define CRC_CR_REV_IN_0 (0x1UL << CRC_CR_REV_IN_Pos) /*!< 0x00000020 */\r\n#define CRC_CR_REV_IN_1 (0x2UL << CRC_CR_REV_IN_Pos) /*!< 0x00000040 */\r\n#define CRC_CR_REV_OUT_Pos (7U)\r\n#define CRC_CR_REV_OUT_Msk (0x1UL << CRC_CR_REV_OUT_Pos) /*!< 0x00000080 */\r\n#define CRC_CR_REV_OUT CRC_CR_REV_OUT_Msk /*!< REV_OUT Reverse Output Data bits */\r\n\r\n/******************* Bit definition for CRC_INIT register *******************/\r\n#define CRC_INIT_INIT_Pos (0U)\r\n#define CRC_INIT_INIT_Msk (0xFFFFFFFFUL << CRC_INIT_INIT_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_INIT_INIT CRC_INIT_INIT_Msk /*!< Initial CRC value bits */\r\n\r\n/******************* Bit definition for CRC_POL register ********************/\r\n#define CRC_POL_POL_Pos (0U)\r\n#define CRC_POL_POL_Msk (0xFFFFFFFFUL << CRC_POL_POL_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_POL_POL CRC_POL_POL_Msk /*!< Coefficients of the polynomial */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRS Clock Recovery System */\r\n/******************************************************************************/\r\n\r\n/******************* Bit definition for CRS_CR register *********************/\r\n#define CRS_CR_SYNCOKIE_Pos (0U)\r\n#define CRS_CR_SYNCOKIE_Msk (0x1UL << CRS_CR_SYNCOKIE_Pos) /*!< 0x00000001 */\r\n#define CRS_CR_SYNCOKIE CRS_CR_SYNCOKIE_Msk /*!< SYNC event OK interrupt enable */\r\n#define CRS_CR_SYNCWARNIE_Pos (1U)\r\n#define CRS_CR_SYNCWARNIE_Msk (0x1UL << CRS_CR_SYNCWARNIE_Pos) /*!< 0x00000002 */\r\n#define CRS_CR_SYNCWARNIE CRS_CR_SYNCWARNIE_Msk /*!< SYNC warning interrupt enable */\r\n#define CRS_CR_ERRIE_Pos (2U)\r\n#define CRS_CR_ERRIE_Msk (0x1UL << CRS_CR_ERRIE_Pos) /*!< 0x00000004 */\r\n#define CRS_CR_ERRIE CRS_CR_ERRIE_Msk /*!< SYNC error or trimming error interrupt enable */\r\n#define CRS_CR_ESYNCIE_Pos (3U)\r\n#define CRS_CR_ESYNCIE_Msk (0x1UL << CRS_CR_ESYNCIE_Pos) /*!< 0x00000008 */\r\n#define CRS_CR_ESYNCIE CRS_CR_ESYNCIE_Msk /*!< Expected SYNC interrupt enable */\r\n#define CRS_CR_CEN_Pos (5U)\r\n#define CRS_CR_CEN_Msk (0x1UL << CRS_CR_CEN_Pos) /*!< 0x00000020 */\r\n#define CRS_CR_CEN CRS_CR_CEN_Msk /*!< Frequency error counter enable */\r\n#define CRS_CR_AUTOTRIMEN_Pos (6U)\r\n#define CRS_CR_AUTOTRIMEN_Msk (0x1UL << CRS_CR_AUTOTRIMEN_Pos) /*!< 0x00000040 */\r\n#define CRS_CR_AUTOTRIMEN CRS_CR_AUTOTRIMEN_Msk /*!< Automatic trimming enable */\r\n#define CRS_CR_SWSYNC_Pos (7U)\r\n#define CRS_CR_SWSYNC_Msk (0x1UL << CRS_CR_SWSYNC_Pos) /*!< 0x00000080 */\r\n#define CRS_CR_SWSYNC CRS_CR_SWSYNC_Msk /*!< Generate software SYNC event */\r\n#define CRS_CR_TRIM_Pos (8U)\r\n#define CRS_CR_TRIM_Msk (0x7FUL << CRS_CR_TRIM_Pos) /*!< 0x00007F00 */\r\n#define CRS_CR_TRIM CRS_CR_TRIM_Msk /*!< HSI48 oscillator smooth trimming */\r\n\r\n/******************* Bit definition for CRS_CFGR register *********************/\r\n#define CRS_CFGR_RELOAD_Pos (0U)\r\n#define CRS_CFGR_RELOAD_Msk (0xFFFFUL << CRS_CFGR_RELOAD_Pos) /*!< 0x0000FFFF */\r\n#define CRS_CFGR_RELOAD CRS_CFGR_RELOAD_Msk /*!< Counter reload value */\r\n#define CRS_CFGR_FELIM_Pos (16U)\r\n#define CRS_CFGR_FELIM_Msk (0xFFUL << CRS_CFGR_FELIM_Pos) /*!< 0x00FF0000 */\r\n#define CRS_CFGR_FELIM CRS_CFGR_FELIM_Msk /*!< Frequency error limit */\r\n\r\n#define CRS_CFGR_SYNCDIV_Pos (24U)\r\n#define CRS_CFGR_SYNCDIV_Msk (0x7UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x07000000 */\r\n#define CRS_CFGR_SYNCDIV CRS_CFGR_SYNCDIV_Msk /*!< SYNC divider */\r\n#define CRS_CFGR_SYNCDIV_0 (0x1UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x01000000 */\r\n#define CRS_CFGR_SYNCDIV_1 (0x2UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x02000000 */\r\n#define CRS_CFGR_SYNCDIV_2 (0x4UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x04000000 */\r\n\r\n#define CRS_CFGR_SYNCSRC_Pos (28U)\r\n#define CRS_CFGR_SYNCSRC_Msk (0x3UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x30000000 */\r\n#define CRS_CFGR_SYNCSRC CRS_CFGR_SYNCSRC_Msk /*!< SYNC signal source selection */\r\n#define CRS_CFGR_SYNCSRC_0 (0x1UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x10000000 */\r\n#define CRS_CFGR_SYNCSRC_1 (0x2UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x20000000 */\r\n\r\n#define CRS_CFGR_SYNCPOL_Pos (31U)\r\n#define CRS_CFGR_SYNCPOL_Msk (0x1UL << CRS_CFGR_SYNCPOL_Pos) /*!< 0x80000000 */\r\n#define CRS_CFGR_SYNCPOL CRS_CFGR_SYNCPOL_Msk /*!< SYNC polarity selection */\r\n\r\n/******************* Bit definition for CRS_ISR register *********************/\r\n#define CRS_ISR_SYNCOKF_Pos (0U)\r\n#define CRS_ISR_SYNCOKF_Msk (0x1UL << CRS_ISR_SYNCOKF_Pos) /*!< 0x00000001 */\r\n#define CRS_ISR_SYNCOKF CRS_ISR_SYNCOKF_Msk /*!< SYNC event OK flag */\r\n#define CRS_ISR_SYNCWARNF_Pos (1U)\r\n#define CRS_ISR_SYNCWARNF_Msk (0x1UL << CRS_ISR_SYNCWARNF_Pos) /*!< 0x00000002 */\r\n#define CRS_ISR_SYNCWARNF CRS_ISR_SYNCWARNF_Msk /*!< SYNC warning flag */\r\n#define CRS_ISR_ERRF_Pos (2U)\r\n#define CRS_ISR_ERRF_Msk (0x1UL << CRS_ISR_ERRF_Pos) /*!< 0x00000004 */\r\n#define CRS_ISR_ERRF CRS_ISR_ERRF_Msk /*!< Error flag */\r\n#define CRS_ISR_ESYNCF_Pos (3U)\r\n#define CRS_ISR_ESYNCF_Msk (0x1UL << CRS_ISR_ESYNCF_Pos) /*!< 0x00000008 */\r\n#define CRS_ISR_ESYNCF CRS_ISR_ESYNCF_Msk /*!< Expected SYNC flag */\r\n#define CRS_ISR_SYNCERR_Pos (8U)\r\n#define CRS_ISR_SYNCERR_Msk (0x1UL << CRS_ISR_SYNCERR_Pos) /*!< 0x00000100 */\r\n#define CRS_ISR_SYNCERR CRS_ISR_SYNCERR_Msk /*!< SYNC error */\r\n#define CRS_ISR_SYNCMISS_Pos (9U)\r\n#define CRS_ISR_SYNCMISS_Msk (0x1UL << CRS_ISR_SYNCMISS_Pos) /*!< 0x00000200 */\r\n#define CRS_ISR_SYNCMISS CRS_ISR_SYNCMISS_Msk /*!< SYNC missed */\r\n#define CRS_ISR_TRIMOVF_Pos (10U)\r\n#define CRS_ISR_TRIMOVF_Msk (0x1UL << CRS_ISR_TRIMOVF_Pos) /*!< 0x00000400 */\r\n#define CRS_ISR_TRIMOVF CRS_ISR_TRIMOVF_Msk /*!< Trimming overflow or underflow */\r\n#define CRS_ISR_FEDIR_Pos (15U)\r\n#define CRS_ISR_FEDIR_Msk (0x1UL << CRS_ISR_FEDIR_Pos) /*!< 0x00008000 */\r\n#define CRS_ISR_FEDIR CRS_ISR_FEDIR_Msk /*!< Frequency error direction */\r\n#define CRS_ISR_FECAP_Pos (16U)\r\n#define CRS_ISR_FECAP_Msk (0xFFFFUL << CRS_ISR_FECAP_Pos) /*!< 0xFFFF0000 */\r\n#define CRS_ISR_FECAP CRS_ISR_FECAP_Msk /*!< Frequency error capture */\r\n\r\n/******************* Bit definition for CRS_ICR register *********************/\r\n#define CRS_ICR_SYNCOKC_Pos (0U)\r\n#define CRS_ICR_SYNCOKC_Msk (0x1UL << CRS_ICR_SYNCOKC_Pos) /*!< 0x00000001 */\r\n#define CRS_ICR_SYNCOKC CRS_ICR_SYNCOKC_Msk /*!< SYNC event OK clear flag */\r\n#define CRS_ICR_SYNCWARNC_Pos (1U)\r\n#define CRS_ICR_SYNCWARNC_Msk (0x1UL << CRS_ICR_SYNCWARNC_Pos) /*!< 0x00000002 */\r\n#define CRS_ICR_SYNCWARNC CRS_ICR_SYNCWARNC_Msk /*!< SYNC warning clear flag */\r\n#define CRS_ICR_ERRC_Pos (2U)\r\n#define CRS_ICR_ERRC_Msk (0x1UL << CRS_ICR_ERRC_Pos) /*!< 0x00000004 */\r\n#define CRS_ICR_ERRC CRS_ICR_ERRC_Msk /*!< Error clear flag */\r\n#define CRS_ICR_ESYNCC_Pos (3U)\r\n#define CRS_ICR_ESYNCC_Msk (0x1UL << CRS_ICR_ESYNCC_Pos) /*!< 0x00000008 */\r\n#define CRS_ICR_ESYNCC CRS_ICR_ESYNCC_Msk /*!< Expected SYNC clear flag */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Digital to Analog Converter */\r\n/* */\r\n/******************************************************************************/\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 series)\r\n */\r\n#define DAC_CHANNEL2_SUPPORT /*!< DAC feature available only on specific devices: DAC channel 2 available */\r\n\r\n/******************** Bit definition for DAC_CR register ********************/\r\n#define DAC_CR_EN1_Pos (0U)\r\n#define DAC_CR_EN1_Msk (0x1UL << DAC_CR_EN1_Pos) /*!< 0x00000001 */\r\n#define DAC_CR_EN1 DAC_CR_EN1_Msk /*!*/\r\n#define DAC_CR_CEN1_Pos (14U)\r\n#define DAC_CR_CEN1_Msk (0x1UL << DAC_CR_CEN1_Pos) /*!< 0x00004000 */\r\n#define DAC_CR_CEN1 DAC_CR_CEN1_Msk /*!*/\r\n\r\n#define DAC_CR_HFSEL_Pos (15U)\r\n#define DAC_CR_HFSEL_Msk (0x1UL << DAC_CR_HFSEL_Pos) /*!< 0x00008000 */\r\n#define DAC_CR_HFSEL DAC_CR_HFSEL_Msk /*!*/\r\n\r\n#define DAC_CR_EN2_Pos (16U)\r\n#define DAC_CR_EN2_Msk (0x1UL << DAC_CR_EN2_Pos) /*!< 0x00010000 */\r\n#define DAC_CR_EN2 DAC_CR_EN2_Msk /*!*/\r\n#define DAC_CR_CEN2_Pos (30U)\r\n#define DAC_CR_CEN2_Msk (0x1UL << DAC_CR_CEN2_Pos) /*!< 0x40000000 */\r\n#define DAC_CR_CEN2 DAC_CR_CEN2_Msk /*!*/\r\n\r\n/***************** Bit definition for DAC_SWTRIGR register ******************/\r\n#define DAC_SWTRIGR_SWTRIG1_Pos (0U)\r\n#define DAC_SWTRIGR_SWTRIG1_Msk (0x1UL << DAC_SWTRIGR_SWTRIG1_Pos) /*!< 0x00000001 */\r\n#define DAC_SWTRIGR_SWTRIG1 DAC_SWTRIGR_SWTRIG1_Msk /*!>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n return result;\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ __clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXB(ptr) ((uint8_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXB(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint8_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXH(ptr) ((uint16_t) __ldrex(ptr))\r\n#else\r\n #define __LDREXH(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint16_t) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXW(ptr) ((uint32_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXW(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint32_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXB(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXB(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXH(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXH(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXW(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXW(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __clrex\r\n\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rrx_text\"))) __STATIC_INLINE __ASM uint32_t __RRX(uint32_t value)\r\n{\r\n rrx r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDRBT(ptr) ((uint8_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDRHT(ptr) ((uint16_t) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDRT(ptr) ((uint32_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRBT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRHT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRT(value, ptr) __strt(value, ptr)\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n#define __SADD8 __sadd8\r\n#define __QADD8 __qadd8\r\n#define __SHADD8 __shadd8\r\n#define __UADD8 __uadd8\r\n#define __UQADD8 __uqadd8\r\n#define __UHADD8 __uhadd8\r\n#define __SSUB8 __ssub8\r\n#define __QSUB8 __qsub8\r\n#define __SHSUB8 __shsub8\r\n#define __USUB8 __usub8\r\n#define __UQSUB8 __uqsub8\r\n#define __UHSUB8 __uhsub8\r\n#define __SADD16 __sadd16\r\n#define __QADD16 __qadd16\r\n#define __SHADD16 __shadd16\r\n#define __UADD16 __uadd16\r\n#define __UQADD16 __uqadd16\r\n#define __UHADD16 __uhadd16\r\n#define __SSUB16 __ssub16\r\n#define __QSUB16 __qsub16\r\n#define __SHSUB16 __shsub16\r\n#define __USUB16 __usub16\r\n#define __UQSUB16 __uqsub16\r\n#define __UHSUB16 __uhsub16\r\n#define __SASX __sasx\r\n#define __QASX __qasx\r\n#define __SHASX __shasx\r\n#define __UASX __uasx\r\n#define __UQASX __uqasx\r\n#define __UHASX __uhasx\r\n#define __SSAX __ssax\r\n#define __QSAX __qsax\r\n#define __SHSAX __shsax\r\n#define __USAX __usax\r\n#define __UQSAX __uqsax\r\n#define __UHSAX __uhsax\r\n#define __USAD8 __usad8\r\n#define __USADA8 __usada8\r\n#define __SSAT16 __ssat16\r\n#define __USAT16 __usat16\r\n#define __UXTB16 __uxtb16\r\n#define __UXTAB16 __uxtab16\r\n#define __SXTB16 __sxtb16\r\n#define __SXTAB16 __sxtab16\r\n#define __SMUAD __smuad\r\n#define __SMUADX __smuadx\r\n#define __SMLAD __smlad\r\n#define __SMLADX __smladx\r\n#define __SMLALD __smlald\r\n#define __SMLALDX __smlaldx\r\n#define __SMUSD __smusd\r\n#define __SMUSDX __smusdx\r\n#define __SMLSD __smlsd\r\n#define __SMLSDX __smlsdx\r\n#define __SMLSLD __smlsld\r\n#define __SMLSLDX __smlsldx\r\n#define __SEL __sel\r\n#define __QADD __qadd\r\n#define __QSUB __qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n#define __SMMLA(ARG1,ARG2,ARG3) ( (int32_t)((((int64_t)(ARG1) * (ARG2)) + \\\r\n ((int64_t)(ARG3) << 32U) ) >> 32U))\r\n\r\n#endif /* ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCC_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_armclang.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n#define __SADD8 __builtin_arm_sadd8\r\n#define __QADD8 __builtin_arm_qadd8\r\n#define __SHADD8 __builtin_arm_shadd8\r\n#define __UADD8 __builtin_arm_uadd8\r\n#define __UQADD8 __builtin_arm_uqadd8\r\n#define __UHADD8 __builtin_arm_uhadd8\r\n#define __SSUB8 __builtin_arm_ssub8\r\n#define __QSUB8 __builtin_arm_qsub8\r\n#define __SHSUB8 __builtin_arm_shsub8\r\n#define __USUB8 __builtin_arm_usub8\r\n#define __UQSUB8 __builtin_arm_uqsub8\r\n#define __UHSUB8 __builtin_arm_uhsub8\r\n#define __SADD16 __builtin_arm_sadd16\r\n#define __QADD16 __builtin_arm_qadd16\r\n#define __SHADD16 __builtin_arm_shadd16\r\n#define __UADD16 __builtin_arm_uadd16\r\n#define __UQADD16 __builtin_arm_uqadd16\r\n#define __UHADD16 __builtin_arm_uhadd16\r\n#define __SSUB16 __builtin_arm_ssub16\r\n#define __QSUB16 __builtin_arm_qsub16\r\n#define __SHSUB16 __builtin_arm_shsub16\r\n#define __USUB16 __builtin_arm_usub16\r\n#define __UQSUB16 __builtin_arm_uqsub16\r\n#define __UHSUB16 __builtin_arm_uhsub16\r\n#define __SASX __builtin_arm_sasx\r\n#define __QASX __builtin_arm_qasx\r\n#define __SHASX __builtin_arm_shasx\r\n#define __UASX __builtin_arm_uasx\r\n#define __UQASX __builtin_arm_uqasx\r\n#define __UHASX __builtin_arm_uhasx\r\n#define __SSAX __builtin_arm_ssax\r\n#define __QSAX __builtin_arm_qsax\r\n#define __SHSAX __builtin_arm_shsax\r\n#define __USAX __builtin_arm_usax\r\n#define __UQSAX __builtin_arm_uqsax\r\n#define __UHSAX __builtin_arm_uhsax\r\n#define __USAD8 __builtin_arm_usad8\r\n#define __USADA8 __builtin_arm_usada8\r\n#define __SSAT16 __builtin_arm_ssat16\r\n#define __USAT16 __builtin_arm_usat16\r\n#define __UXTB16 __builtin_arm_uxtb16\r\n#define __UXTAB16 __builtin_arm_uxtab16\r\n#define __SXTB16 __builtin_arm_sxtb16\r\n#define __SXTAB16 __builtin_arm_sxtab16\r\n#define __SMUAD __builtin_arm_smuad\r\n#define __SMUADX __builtin_arm_smuadx\r\n#define __SMLAD __builtin_arm_smlad\r\n#define __SMLADX __builtin_arm_smladx\r\n#define __SMLALD __builtin_arm_smlald\r\n#define __SMLALDX __builtin_arm_smlaldx\r\n#define __SMUSD __builtin_arm_smusd\r\n#define __SMUSDX __builtin_arm_smusdx\r\n#define __SMLSD __builtin_arm_smlsd\r\n#define __SMLSDX __builtin_arm_smlsdx\r\n#define __SMLSLD __builtin_arm_smlsld\r\n#define __SMLSLDX __builtin_arm_smlsldx\r\n#define __SEL __builtin_arm_sel\r\n#define __QADD __builtin_arm_qadd\r\n#define __QSUB __builtin_arm_qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_armclang_ltm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang_ltm.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V1.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_compiler.h", "content": "/**************************************************************************//**\r\n * @file cmsis_compiler.h\r\n * @brief CMSIS compiler generic header file\r\n * @version V5.1.0\r\n * @date 09. October 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_COMPILER_H\r\n#define __CMSIS_COMPILER_H\r\n\r\n#include \r\n\r\n/*\r\n * Arm Compiler 4/5\r\n */\r\n#if defined ( __CC_ARM )\r\n #include \"cmsis_armcc.h\"\r\n\r\n\r\n/*\r\n * Arm Compiler 6.6 LTM (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) && (__ARMCC_VERSION < 6100100)\r\n #include \"cmsis_armclang_ltm.h\"\r\n\r\n /*\r\n * Arm Compiler above 6.10.1 (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6100100)\r\n #include \"cmsis_armclang.h\"\r\n\r\n\r\n/*\r\n * GNU Compiler\r\n */\r\n#elif defined ( __GNUC__ )\r\n #include \"cmsis_gcc.h\"\r\n\r\n\r\n/*\r\n * IAR Compiler\r\n */\r\n#elif defined ( __ICCARM__ )\r\n #include \r\n\r\n\r\n/*\r\n * TI Arm Compiler\r\n */\r\n#elif defined ( __TI_ARM__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void*)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #endif\r\n #ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * TASKING Compiler\r\n */\r\n#elif defined ( __TASKING__ )\r\n /*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __packed__\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __packed__\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __packed__\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __packed__ T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __align(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * COSMIC Compiler\r\n */\r\n#elif defined ( __CSMC__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM _asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n // NO RETURN is automatically detected hence no warning here\r\n #define __NO_RETURN\r\n #endif\r\n #ifndef __USED\r\n #warning No compiler specific solution for __USED. __USED is ignored.\r\n #define __USED\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __weak\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED @packed\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT @packed struct\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION @packed union\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n @packed struct T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #warning No compiler specific solution for __ALIGNED. __ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n#else\r\n #error Unknown compiler.\r\n#endif\r\n\r\n\r\n#endif /* __CMSIS_COMPILER_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_gcc.h", "content": "/**************************************************************************//**\r\n * @file cmsis_gcc.h\r\n * @brief CMSIS compiler GCC header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_GCC_H\r\n#define __CMSIS_GCC_H\r\n\r\n/* ignore some GCC warnings */\r\n#pragma GCC diagnostic push\r\n#pragma GCC diagnostic ignored \"-Wsign-conversion\"\r\n#pragma GCC diagnostic ignored \"-Wconversion\"\r\n#pragma GCC diagnostic ignored \"-Wunused-parameter\"\r\n\r\n/* Fallback for __has_builtin */\r\n#ifndef __has_builtin\r\n #define __has_builtin(x) (0)\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static inline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n\r\n/**\r\n \\brief Initializes data and bss sections\r\n \\details This default implementations initialized all data and additional bss\r\n sections relying on .copy.table and .zero.table specified properly\r\n in the used linker script.\r\n \r\n */\r\n__STATIC_FORCEINLINE __NO_RETURN void __cmsis_start(void)\r\n{\r\n extern void _start(void) __NO_RETURN;\r\n \r\n typedef struct {\r\n uint32_t const* src;\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __copy_table_t;\r\n \r\n typedef struct {\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __zero_table_t;\r\n \r\n extern const __copy_table_t __copy_table_start__;\r\n extern const __copy_table_t __copy_table_end__;\r\n extern const __zero_table_t __zero_table_start__;\r\n extern const __zero_table_t __zero_table_end__;\r\n\r\n for (__copy_table_t const* pTable = &__copy_table_start__; pTable < &__copy_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = pTable->src[i];\r\n }\r\n }\r\n \r\n for (__zero_table_t const* pTable = &__zero_table_start__; pTable < &__zero_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = 0u;\r\n }\r\n }\r\n \r\n _start();\r\n}\r\n \r\n#define __PROGRAM_START __cmsis_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP __StackTop\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT __StackLimit\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\".vectors\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_irq(void)\r\n{\r\n __ASM volatile (\"cpsie i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_irq(void)\r\n{\r\n __ASM volatile (\"cpsid i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsie f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsid f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_get_fpscr) \r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n return __builtin_arm_get_fpscr();\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"VMRS %0, fpscr\" : \"=r\" (result) );\r\n return(result);\r\n#endif\r\n#else\r\n return(0U);\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_set_fpscr)\r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n __builtin_arm_set_fpscr(fpscr);\r\n#else\r\n __ASM volatile (\"VMSR fpscr, %0\" : : \"r\" (fpscr) : \"vfpcc\", \"memory\");\r\n#endif\r\n#else\r\n (void)fpscr;\r\n#endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP() __ASM volatile (\"nop\")\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI() __ASM volatile (\"wfi\")\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE() __ASM volatile (\"wfe\")\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV() __ASM volatile (\"sev\")\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n__STATIC_FORCEINLINE void __ISB(void)\r\n{\r\n __ASM volatile (\"isb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n__STATIC_FORCEINLINE void __DSB(void)\r\n{\r\n __ASM volatile (\"dsb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n__STATIC_FORCEINLINE void __DMB(void)\r\n{\r\n __ASM volatile (\"dmb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV(uint32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 5)\r\n return __builtin_bswap32(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV16(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev16 %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE int16_t __REVSH(int16_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n return (int16_t)__builtin_bswap16(value);\r\n#else\r\n int16_t result;\r\n\r\n __ASM volatile (\"revsh %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n#else\r\n uint32_t s = (4U /*sizeof(v)*/ * 8U) - 1U; /* extra shift needed at end */\r\n\r\n result = value; /* r will be reversed bits of v; first get LSB of v */\r\n for (value >>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n#endif\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDREXB(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexb %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexb %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDREXH(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexh %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexh %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDREXW(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrex %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXB(uint8_t value, volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXH(uint16_t value, volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXW(uint32_t value, volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n__STATIC_FORCEINLINE void __CLREX(void)\r\n{\r\n __ASM volatile (\"clrex\" ::: \"memory\");\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT(ARG1,ARG2) \\\r\n__extension__ \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT(ARG1,ARG2) \\\r\n __extension__ \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrbt %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrht %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexb %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexh %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDAEX(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaex %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#if 0\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n#endif\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#pragma GCC diagnostic pop\r\n\r\n#endif /* __CMSIS_GCC_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_iccarm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_iccarm.h\r\n * @brief CMSIS compiler ICCARM (IAR Compiler for Arm) header file\r\n * @version V5.1.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n\r\n//------------------------------------------------------------------------------\r\n//\r\n// Copyright (c) 2017-2019 IAR Systems\r\n// Copyright (c) 2017-2019 Arm Limited. All rights reserved. \r\n//\r\n// Licensed under the Apache License, Version 2.0 (the \"License\")\r\n// you may not use this file except in compliance with the License.\r\n// You may obtain a copy of the License at\r\n// http://www.apache.org/licenses/LICENSE-2.0\r\n//\r\n// Unless required by applicable law or agreed to in writing, software\r\n// distributed under the License is distributed on an \"AS IS\" BASIS,\r\n// WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n// See the License for the specific language governing permissions and\r\n// limitations under the License.\r\n//\r\n//------------------------------------------------------------------------------\r\n\r\n\r\n#ifndef __CMSIS_ICCARM_H__\r\n#define __CMSIS_ICCARM_H__\r\n\r\n#ifndef __ICCARM__\r\n #error This file should only be compiled by ICCARM\r\n#endif\r\n\r\n#pragma system_include\r\n\r\n#define __IAR_FT _Pragma(\"inline=forced\") __intrinsic\r\n\r\n#if (__VER__ >= 8000000)\r\n #define __ICCARM_V8 1\r\n#else\r\n #define __ICCARM_V8 0\r\n#endif\r\n\r\n#ifndef __ALIGNED\r\n #if __ICCARM_V8\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #elif (__VER__ >= 7080000)\r\n /* Needs IAR language extensions */\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #else\r\n #warning No compiler specific solution for __ALIGNED.__ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n#endif\r\n\r\n\r\n/* Define compiler macros for CPU architecture, used in CMSIS 5.\r\n */\r\n#if __ARM_ARCH_6M__ || __ARM_ARCH_7M__ || __ARM_ARCH_7EM__ || __ARM_ARCH_8M_BASE__ || __ARM_ARCH_8M_MAIN__\r\n/* Macros already defined */\r\n#else\r\n #if defined(__ARM8M_MAINLINE__) || defined(__ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM_ARCH_PROFILE) && __ARM_ARCH_PROFILE == 'M'\r\n #if __ARM_ARCH == 6\r\n #define __ARM_ARCH_6M__ 1\r\n #elif __ARM_ARCH == 7\r\n #if __ARM_FEATURE_DSP\r\n #define __ARM_ARCH_7EM__ 1\r\n #else\r\n #define __ARM_ARCH_7M__ 1\r\n #endif\r\n #endif /* __ARM_ARCH */\r\n #endif /* __ARM_ARCH_PROFILE == 'M' */\r\n#endif\r\n\r\n/* Alternativ core deduction for older ICCARM's */\r\n#if !defined(__ARM_ARCH_6M__) && !defined(__ARM_ARCH_7M__) && !defined(__ARM_ARCH_7EM__) && \\\r\n !defined(__ARM_ARCH_8M_BASE__) && !defined(__ARM_ARCH_8M_MAIN__)\r\n #if defined(__ARM6M__) && (__CORE__ == __ARM6M__)\r\n #define __ARM_ARCH_6M__ 1\r\n #elif defined(__ARM7M__) && (__CORE__ == __ARM7M__)\r\n #define __ARM_ARCH_7M__ 1\r\n #elif defined(__ARM7EM__) && (__CORE__ == __ARM7EM__)\r\n #define __ARM_ARCH_7EM__ 1\r\n #elif defined(__ARM8M_BASELINE__) && (__CORE == __ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM8M_MAINLINE__) && (__CORE == __ARM8M_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8EM_MAINLINE__) && (__CORE == __ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #else\r\n #error \"Unknown target.\"\r\n #endif\r\n#endif\r\n\r\n\r\n\r\n#if defined(__ARM_ARCH_6M__) && __ARM_ARCH_6M__==1\r\n #define __IAR_M0_FAMILY 1\r\n#elif defined(__ARM_ARCH_8M_BASE__) && __ARM_ARCH_8M_BASE__==1\r\n #define __IAR_M0_FAMILY 1\r\n#else\r\n #define __IAR_M0_FAMILY 0\r\n#endif\r\n\r\n\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n\r\n#ifndef __NO_RETURN\r\n #if __ICCARM_V8\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n #else\r\n #define __NO_RETURN _Pragma(\"object_attribute=__noreturn\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED\r\n #if __ICCARM_V8\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED __packed\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_STRUCT\r\n #if __ICCARM_V8\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_STRUCT __packed struct\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_UNION\r\n #if __ICCARM_V8\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_UNION __packed union\r\n #endif\r\n#endif\r\n\r\n#ifndef __RESTRICT\r\n #if __ICCARM_V8\r\n #define __RESTRICT __restrict\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __RESTRICT restrict\r\n #endif\r\n#endif\r\n\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n\r\n#ifndef __FORCEINLINE\r\n #define __FORCEINLINE _Pragma(\"inline=forced\")\r\n#endif\r\n\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __FORCEINLINE __STATIC_INLINE\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT16_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint16_t __iar_uint16_read(void const *ptr)\r\n{\r\n return *(__packed uint16_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_READ(PTR) __iar_uint16_read(PTR)\r\n#endif\r\n\r\n\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint16_write(void const *ptr, uint16_t val)\r\n{\r\n *(__packed uint16_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_WRITE(PTR,VAL) __iar_uint16_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint32_t __iar_uint32_read(void const *ptr)\r\n{\r\n return *(__packed uint32_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_READ(PTR) __iar_uint32_read(PTR)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint32_write(void const *ptr, uint32_t val)\r\n{\r\n *(__packed uint32_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_WRITE(PTR,VAL) __iar_uint32_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n#pragma language=save\r\n#pragma language=extended\r\n__packed struct __iar_u32 { uint32_t v; };\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32(PTR) (((struct __iar_u32 *)(PTR))->v)\r\n#endif\r\n\r\n#ifndef __USED\r\n #if __ICCARM_V8\r\n #define __USED __attribute__((used))\r\n #else\r\n #define __USED _Pragma(\"__root\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __WEAK\r\n #if __ICCARM_V8\r\n #define __WEAK __attribute__((weak))\r\n #else\r\n #define __WEAK _Pragma(\"__weak\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __iar_program_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP CSTACK$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT CSTACK$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __vector_table\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE @\".intvec\"\r\n#endif\r\n\r\n#ifndef __ICCARM_INTRINSICS_VERSION__\r\n #define __ICCARM_INTRINSICS_VERSION__ 0\r\n#endif\r\n\r\n#if __ICCARM_INTRINSICS_VERSION__ == 2\r\n\r\n #if defined(__CLZ)\r\n #undef __CLZ\r\n #endif\r\n #if defined(__REVSH)\r\n #undef __REVSH\r\n #endif\r\n #if defined(__RBIT)\r\n #undef __RBIT\r\n #endif\r\n #if defined(__SSAT)\r\n #undef __SSAT\r\n #endif\r\n #if defined(__USAT)\r\n #undef __USAT\r\n #endif\r\n\r\n #include \"iccarm_builtin.h\"\r\n\r\n #define __disable_fault_irq __iar_builtin_disable_fiq\r\n #define __disable_irq __iar_builtin_disable_interrupt\r\n #define __enable_fault_irq __iar_builtin_enable_fiq\r\n #define __enable_irq __iar_builtin_enable_interrupt\r\n #define __arm_rsr __iar_builtin_rsr\r\n #define __arm_wsr __iar_builtin_wsr\r\n\r\n\r\n #define __get_APSR() (__arm_rsr(\"APSR\"))\r\n #define __get_BASEPRI() (__arm_rsr(\"BASEPRI\"))\r\n #define __get_CONTROL() (__arm_rsr(\"CONTROL\"))\r\n #define __get_FAULTMASK() (__arm_rsr(\"FAULTMASK\"))\r\n\r\n #if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n #define __get_FPSCR() (__arm_rsr(\"FPSCR\"))\r\n #define __set_FPSCR(VALUE) (__arm_wsr(\"FPSCR\", (VALUE)))\r\n #else\r\n #define __get_FPSCR() ( 0 )\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #define __get_IPSR() (__arm_rsr(\"IPSR\"))\r\n #define __get_MSP() (__arm_rsr(\"MSP\"))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __get_MSPLIM() (0U)\r\n #else\r\n #define __get_MSPLIM() (__arm_rsr(\"MSPLIM\"))\r\n #endif\r\n #define __get_PRIMASK() (__arm_rsr(\"PRIMASK\"))\r\n #define __get_PSP() (__arm_rsr(\"PSP\"))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __get_PSPLIM() (0U)\r\n #else\r\n #define __get_PSPLIM() (__arm_rsr(\"PSPLIM\"))\r\n #endif\r\n\r\n #define __get_xPSR() (__arm_rsr(\"xPSR\"))\r\n\r\n #define __set_BASEPRI(VALUE) (__arm_wsr(\"BASEPRI\", (VALUE)))\r\n #define __set_BASEPRI_MAX(VALUE) (__arm_wsr(\"BASEPRI_MAX\", (VALUE)))\r\n #define __set_CONTROL(VALUE) (__arm_wsr(\"CONTROL\", (VALUE)))\r\n #define __set_FAULTMASK(VALUE) (__arm_wsr(\"FAULTMASK\", (VALUE)))\r\n #define __set_MSP(VALUE) (__arm_wsr(\"MSP\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __set_MSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_MSPLIM(VALUE) (__arm_wsr(\"MSPLIM\", (VALUE)))\r\n #endif\r\n #define __set_PRIMASK(VALUE) (__arm_wsr(\"PRIMASK\", (VALUE)))\r\n #define __set_PSP(VALUE) (__arm_wsr(\"PSP\", (VALUE)))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __set_PSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_PSPLIM(VALUE) (__arm_wsr(\"PSPLIM\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_CONTROL_NS() (__arm_rsr(\"CONTROL_NS\"))\r\n #define __TZ_set_CONTROL_NS(VALUE) (__arm_wsr(\"CONTROL_NS\", (VALUE)))\r\n #define __TZ_get_PSP_NS() (__arm_rsr(\"PSP_NS\"))\r\n #define __TZ_set_PSP_NS(VALUE) (__arm_wsr(\"PSP_NS\", (VALUE)))\r\n #define __TZ_get_MSP_NS() (__arm_rsr(\"MSP_NS\"))\r\n #define __TZ_set_MSP_NS(VALUE) (__arm_wsr(\"MSP_NS\", (VALUE)))\r\n #define __TZ_get_SP_NS() (__arm_rsr(\"SP_NS\"))\r\n #define __TZ_set_SP_NS(VALUE) (__arm_wsr(\"SP_NS\", (VALUE)))\r\n #define __TZ_get_PRIMASK_NS() (__arm_rsr(\"PRIMASK_NS\"))\r\n #define __TZ_set_PRIMASK_NS(VALUE) (__arm_wsr(\"PRIMASK_NS\", (VALUE)))\r\n #define __TZ_get_BASEPRI_NS() (__arm_rsr(\"BASEPRI_NS\"))\r\n #define __TZ_set_BASEPRI_NS(VALUE) (__arm_wsr(\"BASEPRI_NS\", (VALUE)))\r\n #define __TZ_get_FAULTMASK_NS() (__arm_rsr(\"FAULTMASK_NS\"))\r\n #define __TZ_set_FAULTMASK_NS(VALUE)(__arm_wsr(\"FAULTMASK_NS\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __TZ_get_PSPLIM_NS() (0U)\r\n #define __TZ_set_PSPLIM_NS(VALUE) ((void)(VALUE))\r\n #else\r\n #define __TZ_get_PSPLIM_NS() (__arm_rsr(\"PSPLIM_NS\"))\r\n #define __TZ_set_PSPLIM_NS(VALUE) (__arm_wsr(\"PSPLIM_NS\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_MSPLIM_NS() (__arm_rsr(\"MSPLIM_NS\"))\r\n #define __TZ_set_MSPLIM_NS(VALUE) (__arm_wsr(\"MSPLIM_NS\", (VALUE)))\r\n\r\n #define __NOP __iar_builtin_no_operation\r\n\r\n #define __CLZ __iar_builtin_CLZ\r\n #define __CLREX __iar_builtin_CLREX\r\n\r\n #define __DMB __iar_builtin_DMB\r\n #define __DSB __iar_builtin_DSB\r\n #define __ISB __iar_builtin_ISB\r\n\r\n #define __LDREXB __iar_builtin_LDREXB\r\n #define __LDREXH __iar_builtin_LDREXH\r\n #define __LDREXW __iar_builtin_LDREX\r\n\r\n #define __RBIT __iar_builtin_RBIT\r\n #define __REV __iar_builtin_REV\r\n #define __REV16 __iar_builtin_REV16\r\n\r\n __IAR_FT int16_t __REVSH(int16_t val)\r\n {\r\n return (int16_t) __iar_builtin_REVSH(val);\r\n }\r\n\r\n #define __ROR __iar_builtin_ROR\r\n #define __RRX __iar_builtin_RRX\r\n\r\n #define __SEV __iar_builtin_SEV\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __SSAT __iar_builtin_SSAT\r\n #endif\r\n\r\n #define __STREXB __iar_builtin_STREXB\r\n #define __STREXH __iar_builtin_STREXH\r\n #define __STREXW __iar_builtin_STREX\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __USAT __iar_builtin_USAT\r\n #endif\r\n\r\n #define __WFE __iar_builtin_WFE\r\n #define __WFI __iar_builtin_WFI\r\n\r\n #if __ARM_MEDIA__\r\n #define __SADD8 __iar_builtin_SADD8\r\n #define __QADD8 __iar_builtin_QADD8\r\n #define __SHADD8 __iar_builtin_SHADD8\r\n #define __UADD8 __iar_builtin_UADD8\r\n #define __UQADD8 __iar_builtin_UQADD8\r\n #define __UHADD8 __iar_builtin_UHADD8\r\n #define __SSUB8 __iar_builtin_SSUB8\r\n #define __QSUB8 __iar_builtin_QSUB8\r\n #define __SHSUB8 __iar_builtin_SHSUB8\r\n #define __USUB8 __iar_builtin_USUB8\r\n #define __UQSUB8 __iar_builtin_UQSUB8\r\n #define __UHSUB8 __iar_builtin_UHSUB8\r\n #define __SADD16 __iar_builtin_SADD16\r\n #define __QADD16 __iar_builtin_QADD16\r\n #define __SHADD16 __iar_builtin_SHADD16\r\n #define __UADD16 __iar_builtin_UADD16\r\n #define __UQADD16 __iar_builtin_UQADD16\r\n #define __UHADD16 __iar_builtin_UHADD16\r\n #define __SSUB16 __iar_builtin_SSUB16\r\n #define __QSUB16 __iar_builtin_QSUB16\r\n #define __SHSUB16 __iar_builtin_SHSUB16\r\n #define __USUB16 __iar_builtin_USUB16\r\n #define __UQSUB16 __iar_builtin_UQSUB16\r\n #define __UHSUB16 __iar_builtin_UHSUB16\r\n #define __SASX __iar_builtin_SASX\r\n #define __QASX __iar_builtin_QASX\r\n #define __SHASX __iar_builtin_SHASX\r\n #define __UASX __iar_builtin_UASX\r\n #define __UQASX __iar_builtin_UQASX\r\n #define __UHASX __iar_builtin_UHASX\r\n #define __SSAX __iar_builtin_SSAX\r\n #define __QSAX __iar_builtin_QSAX\r\n #define __SHSAX __iar_builtin_SHSAX\r\n #define __USAX __iar_builtin_USAX\r\n #define __UQSAX __iar_builtin_UQSAX\r\n #define __UHSAX __iar_builtin_UHSAX\r\n #define __USAD8 __iar_builtin_USAD8\r\n #define __USADA8 __iar_builtin_USADA8\r\n #define __SSAT16 __iar_builtin_SSAT16\r\n #define __USAT16 __iar_builtin_USAT16\r\n #define __UXTB16 __iar_builtin_UXTB16\r\n #define __UXTAB16 __iar_builtin_UXTAB16\r\n #define __SXTB16 __iar_builtin_SXTB16\r\n #define __SXTAB16 __iar_builtin_SXTAB16\r\n #define __SMUAD __iar_builtin_SMUAD\r\n #define __SMUADX __iar_builtin_SMUADX\r\n #define __SMMLA __iar_builtin_SMMLA\r\n #define __SMLAD __iar_builtin_SMLAD\r\n #define __SMLADX __iar_builtin_SMLADX\r\n #define __SMLALD __iar_builtin_SMLALD\r\n #define __SMLALDX __iar_builtin_SMLALDX\r\n #define __SMUSD __iar_builtin_SMUSD\r\n #define __SMUSDX __iar_builtin_SMUSDX\r\n #define __SMLSD __iar_builtin_SMLSD\r\n #define __SMLSDX __iar_builtin_SMLSDX\r\n #define __SMLSLD __iar_builtin_SMLSLD\r\n #define __SMLSLDX __iar_builtin_SMLSLDX\r\n #define __SEL __iar_builtin_SEL\r\n #define __QADD __iar_builtin_QADD\r\n #define __QSUB __iar_builtin_QSUB\r\n #define __PKHBT __iar_builtin_PKHBT\r\n #define __PKHTB __iar_builtin_PKHTB\r\n #endif\r\n\r\n#else /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #define __CLZ __cmsis_iar_clz_not_active\r\n #define __SSAT __cmsis_iar_ssat_not_active\r\n #define __USAT __cmsis_iar_usat_not_active\r\n #define __RBIT __cmsis_iar_rbit_not_active\r\n #define __get_APSR __cmsis_iar_get_APSR_not_active\r\n #endif\r\n\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #define __get_FPSCR __cmsis_iar_get_FPSR_not_active\r\n #define __set_FPSCR __cmsis_iar_set_FPSR_not_active\r\n #endif\r\n\r\n #ifdef __INTRINSICS_INCLUDED\r\n #error intrinsics.h is already included previously!\r\n #endif\r\n\r\n #include \r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #undef __CLZ\r\n #undef __SSAT\r\n #undef __USAT\r\n #undef __RBIT\r\n #undef __get_APSR\r\n\r\n __STATIC_INLINE uint8_t __CLZ(uint32_t data)\r\n {\r\n if (data == 0U) { return 32U; }\r\n\r\n uint32_t count = 0U;\r\n uint32_t mask = 0x80000000U;\r\n\r\n while ((data & mask) == 0U)\r\n {\r\n count += 1U;\r\n mask = mask >> 1U;\r\n }\r\n return count;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __RBIT(uint32_t v)\r\n {\r\n uint8_t sc = 31U;\r\n uint32_t r = v;\r\n for (v >>= 1U; v; v >>= 1U)\r\n {\r\n r <<= 1U;\r\n r |= v & 1U;\r\n sc--;\r\n }\r\n return (r << sc);\r\n }\r\n\r\n __STATIC_INLINE uint32_t __get_APSR(void)\r\n {\r\n uint32_t res;\r\n __asm(\"MRS %0,APSR\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n #endif\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #undef __get_FPSCR\r\n #undef __set_FPSCR\r\n #define __get_FPSCR() (0)\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #pragma diag_suppress=Pe940\r\n #pragma diag_suppress=Pe177\r\n\r\n #define __enable_irq __enable_interrupt\r\n #define __disable_irq __disable_interrupt\r\n #define __NOP __no_operation\r\n\r\n #define __get_xPSR __get_PSR\r\n\r\n #if (!defined(__ARM_ARCH_6M__) || __ARM_ARCH_6M__==0)\r\n\r\n __IAR_FT uint32_t __LDREXW(uint32_t volatile *ptr)\r\n {\r\n return __LDREX((unsigned long *)ptr);\r\n }\r\n\r\n __IAR_FT uint32_t __STREXW(uint32_t value, uint32_t volatile *ptr)\r\n {\r\n return __STREX(value, (unsigned long *)ptr);\r\n }\r\n #endif\r\n\r\n\r\n /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n #if (__CORTEX_M >= 0x03)\r\n\r\n __IAR_FT uint32_t __RRX(uint32_t value)\r\n {\r\n uint32_t result;\r\n __ASM(\"RRX %0, %1\" : \"=r\"(result) : \"r\" (value) : \"cc\");\r\n return(result);\r\n }\r\n\r\n __IAR_FT void __set_BASEPRI_MAX(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_MAX,%0\"::\"r\" (value));\r\n }\r\n\r\n\r\n #define __enable_fault_irq __enable_fiq\r\n #define __disable_fault_irq __disable_fiq\r\n\r\n\r\n #endif /* (__CORTEX_M >= 0x03) */\r\n\r\n __IAR_FT uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n {\r\n return (op1 >> op2) | (op1 << ((sizeof(op1)*8)-op2));\r\n }\r\n\r\n #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n __IAR_FT uint32_t __get_MSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,MSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_MSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR MSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __get_PSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_PSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_CONTROL_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,CONTROL_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_CONTROL_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR CONTROL_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_SP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,SP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n __IAR_FT void __TZ_set_SP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR SP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PRIMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PRIMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PRIMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PRIMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_BASEPRI_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,BASEPRI_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_BASEPRI_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_FAULTMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,FAULTMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_FAULTMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR FAULTMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM_NS\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSPLIM_NS(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM_NS,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSPLIM_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSPLIM_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSPLIM_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n #endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#endif /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n#define __BKPT(value) __asm volatile (\"BKPT %0\" : : \"i\"(value))\r\n\r\n#if __IAR_M0_FAMILY\r\n __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n {\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n {\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n }\r\n#endif\r\n\r\n#if (__CORTEX_M >= 0x03) /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n\r\n __IAR_FT uint8_t __LDRBT(volatile uint8_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRBT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDRHT(volatile uint16_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRHT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDRT(volatile uint32_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STRBT(uint8_t value, volatile uint8_t *addr)\r\n {\r\n __ASM(\"STRBT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRHT(uint16_t value, volatile uint16_t *addr)\r\n {\r\n __ASM(\"STRHT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRT(uint32_t value, volatile uint32_t *addr)\r\n {\r\n __ASM(\"STRT %1, [%0]\" : : \"r\" (addr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n#endif /* (__CORTEX_M >= 0x03) */\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n\r\n __IAR_FT uint8_t __LDAB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDA(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDA %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n __ASM volatile (\"STLB %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n __ASM volatile (\"STLH %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STL(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n __ASM volatile (\"STL %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDAEX(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEX %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXB %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXH %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEX %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n#endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#undef __IAR_FT\r\n#undef __IAR_M0_FAMILY\r\n#undef __ICCARM_V8\r\n\r\n#pragma diag_default=Pe940\r\n#pragma diag_default=Pe177\r\n\r\n#endif /* __CMSIS_ICCARM_H__ */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/cmsis_version.h", "content": "/**************************************************************************//**\r\n * @file cmsis_version.h\r\n * @brief CMSIS Core(M) Version definitions\r\n * @version V5.0.3\r\n * @date 24. June 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 ARM Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CMSIS_VERSION_H\r\n#define __CMSIS_VERSION_H\r\n\r\n/* CMSIS Version definitions */\r\n#define __CM_CMSIS_VERSION_MAIN ( 5U) /*!< [31:16] CMSIS Core(M) main version */\r\n#define __CM_CMSIS_VERSION_SUB ( 3U) /*!< [15:0] CMSIS Core(M) sub version */\r\n#define __CM_CMSIS_VERSION ((__CM_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM_CMSIS_VERSION_SUB ) /*!< CMSIS Core(M) version number */\r\n#endif\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_armv81mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv81mml.h\r\n * @brief CMSIS Armv8.1-M Mainline Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 15. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV81MML_H_GENERIC\r\n#define __CORE_ARMV81MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMV81MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n#define __ARM_ARCH_8M_MAIN__ 1 // patching for now\r\n/* CMSIS ARMV81MML definitions */\r\n#define __ARMv81MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv81MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv81MML_CMSIS_VERSION ((__ARMv81MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv81MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n \r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV81MML_H_DEPENDANT\r\n#define __CORE_ARMV81MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv81MML_REV\r\n #define __ARMv81MML_REV 0x0000U\r\n #warning \"__ARMv81MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv81MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0U /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY_Pos*/) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0U /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY_Pos*/) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_MajorType_Pos 4U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n#define TPI_DEVTYPE_SubType_Pos 0U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_PXN_Pos 4U /*!< MPU RLAR: PXN Position */\r\n#define MPU_RLAR_PXN_Msk (0x1UL << MPU_RLAR_PXN_Pos) /*!< MPU RLAR: PXN Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_armv8mbl.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mbl.h\r\n * @brief CMSIS Armv8-M Baseline Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MBL_H_GENERIC\r\n#define __CORE_ARMV8MBL_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MBL\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __ARMv8MBL_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MBL_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MBL_CMSIS_VERSION ((__ARMv8MBL_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MBL_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M ( 2U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MBL_H_DEPENDANT\r\n#define __CORE_ARMV8MBL_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MBL_REV\r\n #define __ARMv8MBL_REV 0x0000U\r\n #warning \"__ARMv8MBL_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MBL */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_armv8mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mml.h\r\n * @brief CMSIS Armv8-M Mainline Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. September 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MML_H_GENERIC\r\n#define __CORE_ARMV8MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS Armv8MML definitions */\r\n#define __ARMv8MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MML_CMSIS_VERSION ((__ARMv8MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MML_H_DEPENDANT\r\n#define __CORE_ARMV8MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MML_REV\r\n #define __ARMv8MML_REV 0x0000U\r\n #warning \"__ARMv8MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm0.h", "content": "/**************************************************************************//**\r\n * @file core_cm0.h\r\n * @brief CMSIS Cortex-M0 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0_H_GENERIC\r\n#define __CORE_CM0_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M0\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0 definitions */\r\n#define __CM0_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0_CMSIS_VERSION ((__CM0_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0_H_DEPENDANT\r\n#define __CORE_CM0_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0_REV\r\n #define __CM0_REV 0x0000U\r\n #warning \"__CM0_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M0 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = 0x0U;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = 0x0U;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm0plus.h", "content": "/**************************************************************************//**\r\n * @file core_cm0plus.h\r\n * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0PLUS_H_GENERIC\r\n#define __CORE_CM0PLUS_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex-M0+\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0+ definitions */\r\n#define __CM0PLUS_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0PLUS_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0PLUS_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0PLUS_H_DEPENDANT\r\n#define __CORE_CM0PLUS_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0PLUS_REV\r\n #define __CM0PLUS_REV 0x0000U\r\n #warning \"__CM0PLUS_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex-M0+ */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 8U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0+ header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0+ */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0+ does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm1.h", "content": "/**************************************************************************//**\r\n * @file core_cm1.h\r\n * @brief CMSIS Cortex-M1 Core Peripheral Access Layer Header File\r\n * @version V1.0.1\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM1_H_GENERIC\r\n#define __CORE_CM1_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M1\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM1 definitions */\r\n#define __CM1_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM1_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM1_CMSIS_VERSION ((__CM1_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM1_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (1U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM1_H_DEPENDANT\r\n#define __CORE_CM1_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM1_REV\r\n #define __CM1_REV 0x0100U\r\n #warning \"__CM1_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M1 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Pos 4U /*!< ACTLR: Instruction TCM Upper Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Msk (1UL << SCnSCB_ACTLR_ITCMUAEN_Pos) /*!< ACTLR: Instruction TCM Upper Alias Enable Mask */\r\n\r\n#define SCnSCB_ACTLR_ITCMLAEN_Pos 3U /*!< ACTLR: Instruction TCM Lower Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMLAEN_Msk (1UL << SCnSCB_ACTLR_ITCMLAEN_Pos) /*!< ACTLR: Instruction TCM Lower Alias Enable Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M1 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M1 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M1 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M1 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm23.h", "content": "/**************************************************************************//**\r\n * @file core_cm23.h\r\n * @brief CMSIS Cortex-M23 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM23_H_GENERIC\r\n#define __CORE_CM23_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M23\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __CM23_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM23_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM23_CMSIS_VERSION ((__CM23_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM23_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (23U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM23_H_DEPENDANT\r\n#define __CORE_CM23_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM23_REV\r\n #define __CM23_REV 0x0000U\r\n #warning \"__CM23_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M23 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for Cortex-M23 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for Cortex-M23 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\t\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm3.h", "content": "/**************************************************************************//**\r\n * @file core_cm3.h\r\n * @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM3_H_GENERIC\r\n#define __CORE_CM3_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M3\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM3 definitions */\r\n#define __CM3_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM3_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM3_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (3U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM3_H_DEPENDANT\r\n#define __CORE_CM3_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM3_REV\r\n #define __CM3_REV 0x0200U\r\n #warning \"__CM3_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M3 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV < 0x0201U) /* core r2p1 */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#else\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n#else\r\n uint32_t RESERVED1[1U];\r\n#endif\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n#endif\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm33.h", "content": "/**************************************************************************//**\r\n * @file core_cm33.h\r\n * @brief CMSIS Cortex-M33 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM33_H_GENERIC\r\n#define __CORE_CM33_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M33\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM33 definitions */\r\n#define __CM33_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM33_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM33_CMSIS_VERSION ((__CM33_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM33_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (33U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM33_H_DEPENDANT\r\n#define __CORE_CM33_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM33_REV\r\n #define __CM33_REV 0x0000U\r\n #warning \"__CM33_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M33 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm35p.h", "content": "/**************************************************************************//**\r\n * @file core_cm35p.h\r\n * @brief CMSIS Cortex-M35P Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM35P_H_GENERIC\r\n#define __CORE_CM35P_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M35P\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM35P definitions */\r\n#define __CM35P_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM35P_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM35P_CMSIS_VERSION ((__CM35P_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM35P_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (35U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM35P_H_DEPENDANT\r\n#define __CORE_CM35P_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM35P_REV\r\n #define __CM35P_REV 0x0000U\r\n #warning \"__CM35P_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M35P */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm4.h", "content": "/**************************************************************************//**\r\n * @file core_cm4.h\r\n * @brief CMSIS Cortex-M4 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM4_H_GENERIC\r\n#define __CORE_CM4_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M4\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM4 definitions */\r\n#define __CM4_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM4_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM4_CMSIS_VERSION ((__CM4_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM4_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (4U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM4_H_DEPENDANT\r\n#define __CORE_CM4_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM4_REV\r\n #define __CM4_REV 0x0000U\r\n #warning \"__CM4_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M4 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M4 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_cm7.h", "content": "/**************************************************************************//**\r\n * @file core_cm7.h\r\n * @brief CMSIS Cortex-M7 Core Peripheral Access Layer Header File\r\n * @version V5.1.1\r\n * @date 28. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM7_H_GENERIC\r\n#define __CORE_CM7_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M7\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM7 definitions */\r\n#define __CM7_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM7_CMSIS_VERSION_SUB ( __CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM7_CMSIS_VERSION ((__CM7_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM7_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (7U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM7_H_DEPENDANT\r\n#define __CORE_CM7_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM7_REV\r\n #define __CM7_REV 0x0000U\r\n #warning \"__CM7_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ICACHE_PRESENT\r\n #define __ICACHE_PRESENT 0U\r\n #warning \"__ICACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DCACHE_PRESENT\r\n #define __DCACHE_PRESENT 0U\r\n #warning \"__DCACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DTCM_PRESENT\r\n #define __DTCM_PRESENT 0U\r\n #warning \"__DTCM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M7 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_AFR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED3[93U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: Branch prediction enable bit Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: Branch prediction enable bit Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: Instruction cache enable bit Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: Instruction cache enable bit Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: Cache enable bit Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: Cache enable bit Mask */\r\n\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISDYNADD_Pos 26U /*!< ACTLR: DISDYNADD Position */\r\n#define SCnSCB_ACTLR_DISDYNADD_Msk (1UL << SCnSCB_ACTLR_DISDYNADD_Pos) /*!< ACTLR: DISDYNADD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISISSCH1_Pos 21U /*!< ACTLR: DISISSCH1 Position */\r\n#define SCnSCB_ACTLR_DISISSCH1_Msk (0x1FUL << SCnSCB_ACTLR_DISISSCH1_Pos) /*!< ACTLR: DISISSCH1 Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDI_Pos 16U /*!< ACTLR: DISDI Position */\r\n#define SCnSCB_ACTLR_DISDI_Msk (0x1FUL << SCnSCB_ACTLR_DISDI_Pos) /*!< ACTLR: DISDI Mask */\r\n\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Pos 15U /*!< ACTLR: DISCRITAXIRUR Position */\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Msk (1UL << SCnSCB_ACTLR_DISCRITAXIRUR_Pos) /*!< ACTLR: DISCRITAXIRUR Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Pos 14U /*!< ACTLR: DISBTACALLOC Position */\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Msk (1UL << SCnSCB_ACTLR_DISBTACALLOC_Pos) /*!< ACTLR: DISBTACALLOC Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACREAD_Pos 13U /*!< ACTLR: DISBTACREAD Position */\r\n#define SCnSCB_ACTLR_DISBTACREAD_Msk (1UL << SCnSCB_ACTLR_DISBTACREAD_Pos) /*!< ACTLR: DISBTACREAD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Pos 12U /*!< ACTLR: DISITMATBFLUSH Position */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Msk (1UL << SCnSCB_ACTLR_DISITMATBFLUSH_Pos) /*!< ACTLR: DISITMATBFLUSH Mask */\r\n\r\n#define SCnSCB_ACTLR_DISRAMODE_Pos 11U /*!< ACTLR: DISRAMODE Position */\r\n#define SCnSCB_ACTLR_DISRAMODE_Msk (1UL << SCnSCB_ACTLR_DISRAMODE_Pos) /*!< ACTLR: DISRAMODE Mask */\r\n\r\n#define SCnSCB_ACTLR_FPEXCODIS_Pos 10U /*!< ACTLR: FPEXCODIS Position */\r\n#define SCnSCB_ACTLR_FPEXCODIS_Msk (1UL << SCnSCB_ACTLR_FPEXCODIS_Pos) /*!< ACTLR: FPEXCODIS Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED3[981U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( W) Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = SCB->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## Cache functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_CacheFunctions Cache Functions\r\n \\brief Functions that configure Instruction and Data cache.\r\n @{\r\n */\r\n\r\n/* Cache Size ID Register Macros */\r\n#define CCSIDR_WAYS(x) (((x) & SCB_CCSIDR_ASSOCIATIVITY_Msk) >> SCB_CCSIDR_ASSOCIATIVITY_Pos)\r\n#define CCSIDR_SETS(x) (((x) & SCB_CCSIDR_NUMSETS_Msk ) >> SCB_CCSIDR_NUMSETS_Pos )\r\n\r\n#define __SCB_DCACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n#define __SCB_ICACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n\r\n/**\r\n \\brief Enable I-Cache\r\n \\details Turns on I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if (SCB->CCR & SCB_CCR_IC_Msk) return; /* return if ICache is already enabled */\r\n\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n SCB->CCR |= (uint32_t)SCB_CCR_IC_Msk; /* enable I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable I-Cache\r\n \\details Turns off I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_IC_Msk; /* disable I-Cache */\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate I-Cache\r\n \\details Invalidates I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL;\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief I-Cache Invalidate by address\r\n \\details Invalidates I-Cache for the given address.\r\n I-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n I-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] isize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache_by_Addr (void *addr, int32_t isize)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if ( isize > 0 ) {\r\n int32_t op_size = isize + (((uint32_t)addr) & (__SCB_ICACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_ICACHE_LINE_SIZE - 1U) */;\r\n\r\n __DSB();\r\n\r\n do {\r\n SCB->ICIMVAU = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_ICACHE_LINE_SIZE;\r\n op_size -= __SCB_ICACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable D-Cache\r\n \\details Turns on D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n if (SCB->CCR & SCB_CCR_DC_Msk) return; /* return if DCache is already enabled */\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n __DSB();\r\n\r\n SCB->CCR |= (uint32_t)SCB_CCR_DC_Msk; /* enable D-Cache */\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable D-Cache\r\n \\details Turns off D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_DC_Msk; /* disable D-Cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate D-Cache\r\n \\details Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean D-Cache\r\n \\details Cleans D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |\r\n ((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean & Invalidate D-Cache\r\n \\details Cleans and Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Invalidate by address\r\n \\details Invalidates D-Cache for the given address.\r\n D-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache_by_Addr (void *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean by address\r\n \\details Cleans D-Cache for the given address\r\n D-Cache is cleaned starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean and Invalidate by address\r\n \\details Cleans and invalidates D_Cache for the given address\r\n D-Cache is cleaned and invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned and invalidated.\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n/*@} end of CMSIS_Core_CacheFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_sc000.h", "content": "/**************************************************************************//**\r\n * @file core_sc000.h\r\n * @brief CMSIS SC000 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC000_H_GENERIC\r\n#define __CORE_SC000_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC000 definitions */\r\n#define __SC000_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC000_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC000_CMSIS_VERSION ((__SC000_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC000_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (000U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC000_H_DEPENDANT\r\n#define __CORE_SC000_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC000_REV\r\n #define __SC000_REV 0x0000U\r\n #warning \"__SC000_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC000 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n uint32_t RESERVED1[154U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief SC000 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the SC000 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for SC000 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for SC000 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for SC000 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M0 and M0+ do not require the architectural barrier - assume SC000 is the same */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/core_sc300.h", "content": "/**************************************************************************//**\r\n * @file core_sc300.h\r\n * @brief CMSIS SC300 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 31. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC300_H_GENERIC\r\n#define __CORE_SC300_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC3000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC300 definitions */\r\n#define __SC300_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC300_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC300_CMSIS_VERSION ((__SC300_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC300_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (300U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC300_H_DEPENDANT\r\n#define __CORE_SC300_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC300_REV\r\n #define __SC300_REV 0x0000U\r\n #warning \"__SC300_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC300 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED1[129U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/mpu_armv7.h", "content": "/******************************************************************************\r\n * @file mpu_armv7.h\r\n * @brief CMSIS MPU API for Armv7-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n \r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n \r\n#ifndef ARM_MPU_ARMV7_H\r\n#define ARM_MPU_ARMV7_H\r\n\r\n#define ARM_MPU_REGION_SIZE_32B ((uint8_t)0x04U) ///!< MPU Region Size 32 Bytes\r\n#define ARM_MPU_REGION_SIZE_64B ((uint8_t)0x05U) ///!< MPU Region Size 64 Bytes\r\n#define ARM_MPU_REGION_SIZE_128B ((uint8_t)0x06U) ///!< MPU Region Size 128 Bytes\r\n#define ARM_MPU_REGION_SIZE_256B ((uint8_t)0x07U) ///!< MPU Region Size 256 Bytes\r\n#define ARM_MPU_REGION_SIZE_512B ((uint8_t)0x08U) ///!< MPU Region Size 512 Bytes\r\n#define ARM_MPU_REGION_SIZE_1KB ((uint8_t)0x09U) ///!< MPU Region Size 1 KByte\r\n#define ARM_MPU_REGION_SIZE_2KB ((uint8_t)0x0AU) ///!< MPU Region Size 2 KBytes\r\n#define ARM_MPU_REGION_SIZE_4KB ((uint8_t)0x0BU) ///!< MPU Region Size 4 KBytes\r\n#define ARM_MPU_REGION_SIZE_8KB ((uint8_t)0x0CU) ///!< MPU Region Size 8 KBytes\r\n#define ARM_MPU_REGION_SIZE_16KB ((uint8_t)0x0DU) ///!< MPU Region Size 16 KBytes\r\n#define ARM_MPU_REGION_SIZE_32KB ((uint8_t)0x0EU) ///!< MPU Region Size 32 KBytes\r\n#define ARM_MPU_REGION_SIZE_64KB ((uint8_t)0x0FU) ///!< MPU Region Size 64 KBytes\r\n#define ARM_MPU_REGION_SIZE_128KB ((uint8_t)0x10U) ///!< MPU Region Size 128 KBytes\r\n#define ARM_MPU_REGION_SIZE_256KB ((uint8_t)0x11U) ///!< MPU Region Size 256 KBytes\r\n#define ARM_MPU_REGION_SIZE_512KB ((uint8_t)0x12U) ///!< MPU Region Size 512 KBytes\r\n#define ARM_MPU_REGION_SIZE_1MB ((uint8_t)0x13U) ///!< MPU Region Size 1 MByte\r\n#define ARM_MPU_REGION_SIZE_2MB ((uint8_t)0x14U) ///!< MPU Region Size 2 MBytes\r\n#define ARM_MPU_REGION_SIZE_4MB ((uint8_t)0x15U) ///!< MPU Region Size 4 MBytes\r\n#define ARM_MPU_REGION_SIZE_8MB ((uint8_t)0x16U) ///!< MPU Region Size 8 MBytes\r\n#define ARM_MPU_REGION_SIZE_16MB ((uint8_t)0x17U) ///!< MPU Region Size 16 MBytes\r\n#define ARM_MPU_REGION_SIZE_32MB ((uint8_t)0x18U) ///!< MPU Region Size 32 MBytes\r\n#define ARM_MPU_REGION_SIZE_64MB ((uint8_t)0x19U) ///!< MPU Region Size 64 MBytes\r\n#define ARM_MPU_REGION_SIZE_128MB ((uint8_t)0x1AU) ///!< MPU Region Size 128 MBytes\r\n#define ARM_MPU_REGION_SIZE_256MB ((uint8_t)0x1BU) ///!< MPU Region Size 256 MBytes\r\n#define ARM_MPU_REGION_SIZE_512MB ((uint8_t)0x1CU) ///!< MPU Region Size 512 MBytes\r\n#define ARM_MPU_REGION_SIZE_1GB ((uint8_t)0x1DU) ///!< MPU Region Size 1 GByte\r\n#define ARM_MPU_REGION_SIZE_2GB ((uint8_t)0x1EU) ///!< MPU Region Size 2 GBytes\r\n#define ARM_MPU_REGION_SIZE_4GB ((uint8_t)0x1FU) ///!< MPU Region Size 4 GBytes\r\n\r\n#define ARM_MPU_AP_NONE 0U ///!< MPU Access Permission no access\r\n#define ARM_MPU_AP_PRIV 1U ///!< MPU Access Permission privileged access only\r\n#define ARM_MPU_AP_URO 2U ///!< MPU Access Permission unprivileged access read-only\r\n#define ARM_MPU_AP_FULL 3U ///!< MPU Access Permission full access\r\n#define ARM_MPU_AP_PRO 5U ///!< MPU Access Permission privileged access read-only\r\n#define ARM_MPU_AP_RO 6U ///!< MPU Access Permission read-only access\r\n\r\n/** MPU Region Base Address Register Value\r\n*\r\n* \\param Region The region to be configured, number 0 to 15.\r\n* \\param BaseAddress The base address for the region.\r\n*/\r\n#define ARM_MPU_RBAR(Region, BaseAddress) \\\r\n (((BaseAddress) & MPU_RBAR_ADDR_Msk) | \\\r\n ((Region) & MPU_RBAR_REGION_Msk) | \\\r\n (MPU_RBAR_VALID_Msk))\r\n\r\n/**\r\n* MPU Memory Access Attributes\r\n* \r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n*/ \r\n#define ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable) \\\r\n ((((TypeExtField) << MPU_RASR_TEX_Pos) & MPU_RASR_TEX_Msk) | \\\r\n (((IsShareable) << MPU_RASR_S_Pos) & MPU_RASR_S_Msk) | \\\r\n (((IsCacheable) << MPU_RASR_C_Pos) & MPU_RASR_C_Msk) | \\\r\n (((IsBufferable) << MPU_RASR_B_Pos) & MPU_RASR_B_Msk))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param AccessAttributes Memory access attribution, see \\ref ARM_MPU_ACCESS_.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/\r\n#define ARM_MPU_RASR_EX(DisableExec, AccessPermission, AccessAttributes, SubRegionDisable, Size) \\\r\n ((((DisableExec) << MPU_RASR_XN_Pos) & MPU_RASR_XN_Msk) | \\\r\n (((AccessPermission) << MPU_RASR_AP_Pos) & MPU_RASR_AP_Msk) | \\\r\n (((AccessAttributes) & (MPU_RASR_TEX_Msk | MPU_RASR_S_Msk | MPU_RASR_C_Msk | MPU_RASR_B_Msk))) | \\\r\n (((SubRegionDisable) << MPU_RASR_SRD_Pos) & MPU_RASR_SRD_Msk) | \\\r\n (((Size) << MPU_RASR_SIZE_Pos) & MPU_RASR_SIZE_Msk) | \\\r\n (((MPU_RASR_ENABLE_Msk))))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/ \r\n#define ARM_MPU_RASR(DisableExec, AccessPermission, TypeExtField, IsShareable, IsCacheable, IsBufferable, SubRegionDisable, Size) \\\r\n ARM_MPU_RASR_EX(DisableExec, AccessPermission, ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable), SubRegionDisable, Size)\r\n\r\n/**\r\n* MPU Memory Access Attribute for strongly ordered memory.\r\n* - TEX: 000b\r\n* - Shareable\r\n* - Non-cacheable\r\n* - Non-bufferable\r\n*/ \r\n#define ARM_MPU_ACCESS_ORDERED ARM_MPU_ACCESS_(0U, 1U, 0U, 0U)\r\n\r\n/**\r\n* MPU Memory Access Attribute for device memory.\r\n* - TEX: 000b (if shareable) or 010b (if non-shareable)\r\n* - Shareable or non-shareable\r\n* - Non-cacheable\r\n* - Bufferable (if shareable) or non-bufferable (if non-shareable)\r\n*\r\n* \\param IsShareable Configures the device memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_DEVICE(IsShareable) ((IsShareable) ? ARM_MPU_ACCESS_(0U, 1U, 0U, 1U) : ARM_MPU_ACCESS_(2U, 0U, 0U, 0U))\r\n\r\n/**\r\n* MPU Memory Access Attribute for normal memory.\r\n* - TEX: 1BBb (reflecting outer cacheability rules)\r\n* - Shareable or non-shareable\r\n* - Cacheable or non-cacheable (reflecting inner cacheability rules)\r\n* - Bufferable or non-bufferable (reflecting inner cacheability rules)\r\n*\r\n* \\param OuterCp Configures the outer cache policy.\r\n* \\param InnerCp Configures the inner cache policy.\r\n* \\param IsShareable Configures the memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_NORMAL(OuterCp, InnerCp, IsShareable) ARM_MPU_ACCESS_((4U | (OuterCp)), IsShareable, ((InnerCp) & 2U), ((InnerCp) & 1U))\r\n\r\n/**\r\n* MPU Memory Access Attribute non-cacheable policy.\r\n*/\r\n#define ARM_MPU_CACHEP_NOCACHE 0U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, write and read allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_WRA 1U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-through, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WT_NWA 2U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_NWA 3U\r\n\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; //!< The region base address register value (RBAR)\r\n uint32_t RASR; //!< The region attribute and size register value (RASR) \\ref MPU_RASR\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RASR = 0U;\r\n}\r\n\r\n/** Configure an MPU region.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(uint32_t rnr, uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n while (cnt > MPU_TYPE_RALIASES) {\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), MPU_TYPE_RALIASES*rowWordSize);\r\n table += MPU_TYPE_RALIASES;\r\n cnt -= MPU_TYPE_RALIASES;\r\n }\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), cnt*rowWordSize);\r\n}\r\n\r\n#endif\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/mpu_armv8.h", "content": "/******************************************************************************\r\n * @file mpu_armv8.h\r\n * @brief CMSIS MPU API for Armv8-M and Armv8.1-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef ARM_MPU_ARMV8_H\r\n#define ARM_MPU_ARMV8_H\r\n\r\n/** \\brief Attribute for device memory (outer only) */\r\n#define ARM_MPU_ATTR_DEVICE ( 0U )\r\n\r\n/** \\brief Attribute for non-cacheable, normal memory */\r\n#define ARM_MPU_ATTR_NON_CACHEABLE ( 4U )\r\n\r\n/** \\brief Attribute for normal memory (outer and inner)\r\n* \\param NT Non-Transient: Set to 1 for non-transient data.\r\n* \\param WB Write-Back: Set to 1 to use write-back update policy.\r\n* \\param RA Read Allocation: Set to 1 to use cache allocation on read miss.\r\n* \\param WA Write Allocation: Set to 1 to use cache allocation on write miss.\r\n*/\r\n#define ARM_MPU_ATTR_MEMORY_(NT, WB, RA, WA) \\\r\n (((NT & 1U) << 3U) | ((WB & 1U) << 2U) | ((RA & 1U) << 1U) | (WA & 1U))\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, non Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRnE (0U)\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRE (1U)\r\n\r\n/** \\brief Device memory type non Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGRE (2U)\r\n\r\n/** \\brief Device memory type Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_GRE (3U)\r\n\r\n/** \\brief Memory Attribute\r\n* \\param O Outer memory attributes\r\n* \\param I O == ARM_MPU_ATTR_DEVICE: Device memory attributes, else: Inner memory attributes\r\n*/\r\n#define ARM_MPU_ATTR(O, I) (((O & 0xFU) << 4U) | (((O & 0xFU) != 0U) ? (I & 0xFU) : ((I & 0x3U) << 2U)))\r\n\r\n/** \\brief Normal memory non-shareable */\r\n#define ARM_MPU_SH_NON (0U)\r\n\r\n/** \\brief Normal memory outer shareable */\r\n#define ARM_MPU_SH_OUTER (2U)\r\n\r\n/** \\brief Normal memory inner shareable */\r\n#define ARM_MPU_SH_INNER (3U)\r\n\r\n/** \\brief Memory access permissions\r\n* \\param RO Read-Only: Set to 1 for read-only memory.\r\n* \\param NP Non-Privileged: Set to 1 for non-privileged memory.\r\n*/\r\n#define ARM_MPU_AP_(RO, NP) (((RO & 1U) << 1U) | (NP & 1U))\r\n\r\n/** \\brief Region Base Address Register value\r\n* \\param BASE The base address bits [31:5] of a memory region. The value is zero extended. Effective address gets 32 byte aligned.\r\n* \\param SH Defines the Shareability domain for this memory region.\r\n* \\param RO Read-Only: Set to 1 for a read-only memory region.\r\n* \\param NP Non-Privileged: Set to 1 for a non-privileged memory region.\r\n* \\oaram XN eXecute Never: Set to 1 for a non-executable memory region.\r\n*/\r\n#define ARM_MPU_RBAR(BASE, SH, RO, NP, XN) \\\r\n ((BASE & MPU_RBAR_BASE_Msk) | \\\r\n ((SH << MPU_RBAR_SH_Pos) & MPU_RBAR_SH_Msk) | \\\r\n ((ARM_MPU_AP_(RO, NP) << MPU_RBAR_AP_Pos) & MPU_RBAR_AP_Msk) | \\\r\n ((XN << MPU_RBAR_XN_Pos) & MPU_RBAR_XN_Msk))\r\n\r\n/** \\brief Region Limit Address Register value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR(LIMIT, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n\r\n#if defined(MPU_RLAR_PXN_Pos)\r\n \r\n/** \\brief Region Limit Address Register with PXN value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param PXN Privileged execute never. Defines whether code can be executed from this privileged region.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR_PXN(LIMIT, PXN, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((PXN << MPU_RLAR_PXN_Pos) & MPU_RLAR_PXN_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n \r\n#endif\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; /*!< Region Base Address Register value */\r\n uint32_t RLAR; /*!< Region Limit Address Register value */\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Enable the Non-secure MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable_NS(uint32_t MPU_Control)\r\n{\r\n MPU_NS->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the Non-secure MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable_NS(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU_NS->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n#endif\r\n\r\n/** Set the memory attribute encoding to the given MPU.\r\n* \\param mpu Pointer to the MPU to be configured.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttrEx(MPU_Type* mpu, uint8_t idx, uint8_t attr)\r\n{\r\n const uint8_t reg = idx / 4U;\r\n const uint32_t pos = ((idx % 4U) * 8U);\r\n const uint32_t mask = 0xFFU << pos;\r\n \r\n if (reg >= (sizeof(mpu->MAIR) / sizeof(mpu->MAIR[0]))) {\r\n return; // invalid index\r\n }\r\n \r\n mpu->MAIR[reg] = ((mpu->MAIR[reg] & ~mask) | ((attr << pos) & mask));\r\n}\r\n\r\n/** Set the memory attribute encoding.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU, idx, attr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Set the memory attribute encoding to the Non-secure MPU.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr_NS(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU_NS, idx, attr);\r\n}\r\n#endif\r\n\r\n/** Clear and disable the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegionEx(MPU_Type* mpu, uint32_t rnr)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RLAR = 0U;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n ARM_MPU_ClrRegionEx(MPU, rnr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Clear and disable the given Non-secure MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion_NS(uint32_t rnr)\r\n{ \r\n ARM_MPU_ClrRegionEx(MPU_NS, rnr);\r\n}\r\n#endif\r\n\r\n/** Configure the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(MPU_Type* mpu, uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RBAR = rbar;\r\n mpu->RLAR = rlar;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU, rnr, rbar, rlar);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Configure the given Non-secure MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion_NS(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU_NS, rnr, rbar, rlar); \r\n}\r\n#endif\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table to the given MPU.\r\n* \\param mpu Pointer to the MPU registers to be used.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_LoadEx(MPU_Type* mpu, uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n if (cnt == 1U) {\r\n mpu->RNR = rnr;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR), &(table->RBAR), rowWordSize);\r\n } else {\r\n uint32_t rnrBase = rnr & ~(MPU_TYPE_RALIASES-1U);\r\n uint32_t rnrOffset = rnr % MPU_TYPE_RALIASES;\r\n \r\n mpu->RNR = rnrBase;\r\n while ((rnrOffset + cnt) > MPU_TYPE_RALIASES) {\r\n uint32_t c = MPU_TYPE_RALIASES - rnrOffset;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), c*rowWordSize);\r\n table += c;\r\n cnt -= c;\r\n rnrOffset = 0U;\r\n rnrBase += MPU_TYPE_RALIASES;\r\n mpu->RNR = rnrBase;\r\n }\r\n \r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), cnt*rowWordSize);\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU, rnr, table, cnt);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Load the given number of MPU regions from a table to the Non-secure MPU.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load_NS(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU_NS, rnr, table, cnt);\r\n}\r\n#endif\r\n\r\n#endif\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/Include/tz_context.h", "content": "/******************************************************************************\r\n * @file tz_context.h\r\n * @brief Context Management for Armv8-M TrustZone\r\n * @version V1.0.1\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef TZ_CONTEXT_H\r\n#define TZ_CONTEXT_H\r\n \r\n#include \r\n \r\n#ifndef TZ_MODULEID_T\r\n#define TZ_MODULEID_T\r\n/// \\details Data type that identifies secure software modules called by a process.\r\ntypedef uint32_t TZ_ModuleId_t;\r\n#endif\r\n \r\n/// \\details TZ Memory ID identifies an allocated memory slot.\r\ntypedef uint32_t TZ_MemoryId_t;\r\n \r\n/// Initialize secure context memory system\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_InitContextSystem_S (void);\r\n \r\n/// Allocate context memory for calling secure software modules in TrustZone\r\n/// \\param[in] module identifies software modules called from non-secure mode\r\n/// \\return value != 0 id TrustZone memory slot identifier\r\n/// \\return value 0 no memory available or internal error\r\nTZ_MemoryId_t TZ_AllocModuleContext_S (TZ_ModuleId_t module);\r\n \r\n/// Free context memory that was previously allocated with \\ref TZ_AllocModuleContext_S\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_FreeModuleContext_S (TZ_MemoryId_t id);\r\n \r\n/// Load secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_LoadContext_S (TZ_MemoryId_t id);\r\n \r\n/// Store secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_StoreContext_S (TZ_MemoryId_t id);\r\n \r\n#endif // TZ_CONTEXT_H\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/CMSIS/LICENSE.txt", "content": " Apache License\r\n Version 2.0, January 2004\r\n http://www.apache.org/licenses/\r\n\r\n TERMS AND CONDITIONS FOR USE, REPRODUCTION, AND DISTRIBUTION\r\n\r\n 1. Definitions.\r\n\r\n \"License\" shall mean the terms and conditions for use, reproduction,\r\n and distribution as defined by Sections 1 through 9 of this document.\r\n\r\n \"Licensor\" shall mean the copyright owner or entity authorized by\r\n the copyright owner that is granting the License.\r\n\r\n \"Legal Entity\" shall mean the union of the acting entity and all\r\n other entities that control, are controlled by, or are under common\r\n control with that entity. For the purposes of this definition,\r\n \"control\" means (i) the power, direct or indirect, to cause the\r\n direction or management of such entity, whether by contract or\r\n otherwise, or (ii) ownership of fifty percent (50%) or more of the\r\n outstanding shares, or (iii) beneficial ownership of such entity.\r\n\r\n \"You\" (or \"Your\") shall mean an individual or Legal Entity\r\n exercising permissions granted by this License.\r\n\r\n \"Source\" form shall mean the preferred form for making modifications,\r\n including but not limited to software source code, documentation\r\n source, and configuration files.\r\n\r\n \"Object\" form shall mean any form resulting from mechanical\r\n transformation or translation of a Source form, including but\r\n not limited to compiled object code, generated documentation,\r\n and conversions to other media types.\r\n\r\n \"Work\" shall mean the work of authorship, whether in Source or\r\n Object form, made available under the License, as indicated by a\r\n copyright notice that is included in or attached to the work\r\n (an example is provided in the Appendix below).\r\n\r\n \"Derivative Works\" shall mean any work, whether in Source or Object\r\n form, that is based on (or derived from) the Work and for which the\r\n editorial revisions, annotations, elaborations, or other modifications\r\n represent, as a whole, an original work of authorship. For the purposes\r\n of this License, Derivative Works shall not include works that remain\r\n separable from, or merely link (or bind by name) to the interfaces of,\r\n the Work and Derivative Works thereof.\r\n\r\n \"Contribution\" shall mean any work of authorship, including\r\n the original version of the Work and any modifications or additions\r\n to that Work or Derivative Works thereof, that is intentionally\r\n submitted to Licensor for inclusion in the Work by the copyright owner\r\n or by an individual or Legal Entity authorized to submit on behalf of\r\n the copyright owner. For the purposes of this definition, \"submitted\"\r\n means any form of electronic, verbal, or written communication sent\r\n to the Licensor or its representatives, including but not limited to\r\n communication on electronic mailing lists, source code control systems,\r\n and issue tracking systems that are managed by, or on behalf of, the\r\n Licensor for the purpose of discussing and improving the Work, but\r\n excluding communication that is conspicuously marked or otherwise\r\n designated in writing by the copyright owner as \"Not a Contribution.\"\r\n\r\n \"Contributor\" shall mean Licensor and any individual or Legal Entity\r\n on behalf of whom a Contribution has been received by Licensor and\r\n subsequently incorporated within the Work.\r\n\r\n 2. Grant of Copyright License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n copyright license to reproduce, prepare Derivative Works of,\r\n publicly display, publicly perform, sublicense, and distribute the\r\n Work and such Derivative Works in Source or Object form.\r\n\r\n 3. Grant of Patent License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n (except as stated in this section) patent license to make, have made,\r\n use, offer to sell, sell, import, and otherwise transfer the Work,\r\n where such license applies only to those patent claims licensable\r\n by such Contributor that are necessarily infringed by their\r\n Contribution(s) alone or by combination of their Contribution(s)\r\n with the Work to which such Contribution(s) was submitted. If You\r\n institute patent litigation against any entity (including a\r\n cross-claim or counterclaim in a lawsuit) alleging that the Work\r\n or a Contribution incorporated within the Work constitutes direct\r\n or contributory patent infringement, then any patent licenses\r\n granted to You under this License for that Work shall terminate\r\n as of the date such litigation is filed.\r\n\r\n 4. Redistribution. You may reproduce and distribute copies of the\r\n Work or Derivative Works thereof in any medium, with or without\r\n modifications, and in Source or Object form, provided that You\r\n meet the following conditions:\r\n\r\n (a) You must give any other recipients of the Work or\r\n Derivative Works a copy of this License; and\r\n\r\n (b) You must cause any modified files to carry prominent notices\r\n stating that You changed the files; and\r\n\r\n (c) You must retain, in the Source form of any Derivative Works\r\n that You distribute, all copyright, patent, trademark, and\r\n attribution notices from the Source form of the Work,\r\n excluding those notices that do not pertain to any part of\r\n the Derivative Works; and\r\n\r\n (d) If the Work includes a \"NOTICE\" text file as part of its\r\n distribution, then any Derivative Works that You distribute must\r\n include a readable copy of the attribution notices contained\r\n within such NOTICE file, excluding those notices that do not\r\n pertain to any part of the Derivative Works, in at least one\r\n of the following places: within a NOTICE text file distributed\r\n as part of the Derivative Works; within the Source form or\r\n documentation, if provided along with the Derivative Works; or,\r\n within a display generated by the Derivative Works, if and\r\n wherever such third-party notices normally appear. The contents\r\n of the NOTICE file are for informational purposes only and\r\n do not modify the License. You may add Your own attribution\r\n notices within Derivative Works that You distribute, alongside\r\n or as an addendum to the NOTICE text from the Work, provided\r\n that such additional attribution notices cannot be construed\r\n as modifying the License.\r\n\r\n You may add Your own copyright statement to Your modifications and\r\n may provide additional or different license terms and conditions\r\n for use, reproduction, or distribution of Your modifications, or\r\n for any such Derivative Works as a whole, provided Your use,\r\n reproduction, and distribution of the Work otherwise complies with\r\n the conditions stated in this License.\r\n\r\n 5. Submission of Contributions. Unless You explicitly state otherwise,\r\n any Contribution intentionally submitted for inclusion in the Work\r\n by You to the Licensor shall be under the terms and conditions of\r\n this License, without any additional terms or conditions.\r\n Notwithstanding the above, nothing herein shall supersede or modify\r\n the terms of any separate license agreement you may have executed\r\n with Licensor regarding such Contributions.\r\n\r\n 6. Trademarks. This License does not grant permission to use the trade\r\n names, trademarks, service marks, or product names of the Licensor,\r\n except as required for reasonable and customary use in describing the\r\n origin of the Work and reproducing the content of the NOTICE file.\r\n\r\n 7. Disclaimer of Warranty. Unless required by applicable law or\r\n agreed to in writing, Licensor provides the Work (and each\r\n Contributor provides its Contributions) on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or\r\n implied, including, without limitation, any warranties or conditions\r\n of TITLE, NON-INFRINGEMENT, MERCHANTABILITY, or FITNESS FOR A\r\n PARTICULAR PURPOSE. You are solely responsible for determining the\r\n appropriateness of using or redistributing the Work and assume any\r\n risks associated with Your exercise of permissions under this License.\r\n\r\n 8. Limitation of Liability. In no event and under no legal theory,\r\n whether in tort (including negligence), contract, or otherwise,\r\n unless required by applicable law (such as deliberate and grossly\r\n negligent acts) or agreed to in writing, shall any Contributor be\r\n liable to You for damages, including any direct, indirect, special,\r\n incidental, or consequential damages of any character arising as a\r\n result of this License or out of the use or inability to use the\r\n Work (including but not limited to damages for loss of goodwill,\r\n work stoppage, computer failure or malfunction, or any and all\r\n other commercial damages or losses), even if such Contributor\r\n has been advised of the possibility of such damages.\r\n\r\n 9. Accepting Warranty or Additional Liability. While redistributing\r\n the Work or Derivative Works thereof, You may choose to offer,\r\n and charge a fee for, acceptance of support, warranty, indemnity,\r\n or other liability obligations and/or rights consistent with this\r\n License. However, in accepting such obligations, You may act only\r\n on Your own behalf and on Your sole responsibility, not on behalf\r\n of any other Contributor, and only if You agree to indemnify,\r\n defend, and hold each Contributor harmless for any liability\r\n incurred by, or claims asserted against, such Contributor by reason\r\n of your accepting any such warranty or additional liability.\r\n\r\n END OF TERMS AND CONDITIONS\r\n\r\n APPENDIX: How to apply the Apache License to your work.\r\n\r\n To apply the Apache License to your work, attach the following\r\n boilerplate notice, with the fields enclosed by brackets \"{}\"\r\n replaced with your own identifying information. (Don't include\r\n the brackets!) The text should be enclosed in the appropriate\r\n comment syntax for the file format. We also recommend that a\r\n file or class name and description of purpose be included on the\r\n same \"printed page\" as the copyright notice for easier\r\n identification within third-party archives.\r\n\r\n Copyright {yyyy} {name of copyright owner}\r\n\r\n Licensed under the Apache License, Version 2.0 (the \"License\");\r\n you may not use this file except in compliance with the License.\r\n You may obtain a copy of the License at\r\n\r\n http://www.apache.org/licenses/LICENSE-2.0\r\n\r\n Unless required by applicable law or agreed to in writing, software\r\n distributed under the License is distributed on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n See the License for the specific language governing permissions and\r\n limitations under the License.\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32_hal_legacy.h\r\n * @author MCD Application Team\r\n * @brief This file contains aliases definition for the STM32Cube HAL constants\r\n * macros and functions maintained for legacy purpose.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2021 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32_HAL_LEGACY\r\n#define STM32_HAL_LEGACY\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Defines HAL CRYP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_FLAG_RDERR CRYP_FLAG_RDERR\r\n#define AES_FLAG_WRERR CRYP_FLAG_WRERR\r\n#define AES_CLEARFLAG_CCF CRYP_CLEARFLAG_CCF\r\n#define AES_CLEARFLAG_RDERR CRYP_CLEARFLAG_RDERR\r\n#define AES_CLEARFLAG_WRERR CRYP_CLEARFLAG_WRERR\r\n#if defined(STM32U5)\r\n#define CRYP_DATATYPE_32B CRYP_NO_SWAP\r\n#define CRYP_DATATYPE_16B CRYP_HALFWORD_SWAP\r\n#define CRYP_DATATYPE_8B CRYP_BYTE_SWAP\r\n#define CRYP_DATATYPE_1B CRYP_BIT_SWAP\r\n#define CRYP_CCF_CLEAR CRYP_CLEAR_CCF\r\n#define CRYP_ERR_CLEAR CRYP_CLEAR_RWEIF\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ADC_Aliased_Defines HAL ADC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define ADC_RESOLUTION12b ADC_RESOLUTION_12B\r\n#define ADC_RESOLUTION10b ADC_RESOLUTION_10B\r\n#define ADC_RESOLUTION8b ADC_RESOLUTION_8B\r\n#define ADC_RESOLUTION6b ADC_RESOLUTION_6B\r\n#define OVR_DATA_OVERWRITTEN ADC_OVR_DATA_OVERWRITTEN\r\n#define OVR_DATA_PRESERVED ADC_OVR_DATA_PRESERVED\r\n#define EOC_SINGLE_CONV ADC_EOC_SINGLE_CONV\r\n#define EOC_SEQ_CONV ADC_EOC_SEQ_CONV\r\n#define EOC_SINGLE_SEQ_CONV ADC_EOC_SINGLE_SEQ_CONV\r\n#define REGULAR_GROUP ADC_REGULAR_GROUP\r\n#define INJECTED_GROUP ADC_INJECTED_GROUP\r\n#define REGULAR_INJECTED_GROUP ADC_REGULAR_INJECTED_GROUP\r\n#define AWD_EVENT ADC_AWD_EVENT\r\n#define AWD1_EVENT ADC_AWD1_EVENT\r\n#define AWD2_EVENT ADC_AWD2_EVENT\r\n#define AWD3_EVENT ADC_AWD3_EVENT\r\n#define OVR_EVENT ADC_OVR_EVENT\r\n#define JQOVF_EVENT ADC_JQOVF_EVENT\r\n#define ALL_CHANNELS ADC_ALL_CHANNELS\r\n#define REGULAR_CHANNELS ADC_REGULAR_CHANNELS\r\n#define INJECTED_CHANNELS ADC_INJECTED_CHANNELS\r\n#define SYSCFG_FLAG_SENSOR_ADC ADC_FLAG_SENSOR\r\n#define SYSCFG_FLAG_VREF_ADC ADC_FLAG_VREFINT\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV1 ADC_CLOCK_SYNC_PCLK_DIV1\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV2 ADC_CLOCK_SYNC_PCLK_DIV2\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV4 ADC_CLOCK_SYNC_PCLK_DIV4\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV6 ADC_CLOCK_SYNC_PCLK_DIV6\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV8 ADC_CLOCK_SYNC_PCLK_DIV8\r\n#define ADC_EXTERNALTRIG0_T6_TRGO ADC_EXTERNALTRIGCONV_T6_TRGO\r\n#define ADC_EXTERNALTRIG1_T21_CC2 ADC_EXTERNALTRIGCONV_T21_CC2\r\n#define ADC_EXTERNALTRIG2_T2_TRGO ADC_EXTERNALTRIGCONV_T2_TRGO\r\n#define ADC_EXTERNALTRIG3_T2_CC4 ADC_EXTERNALTRIGCONV_T2_CC4\r\n#define ADC_EXTERNALTRIG4_T22_TRGO ADC_EXTERNALTRIGCONV_T22_TRGO\r\n#define ADC_EXTERNALTRIG7_EXT_IT11 ADC_EXTERNALTRIGCONV_EXT_IT11\r\n#define ADC_CLOCK_ASYNC ADC_CLOCK_ASYNC_DIV1\r\n#define ADC_EXTERNALTRIG_EDGE_NONE ADC_EXTERNALTRIGCONVEDGE_NONE\r\n#define ADC_EXTERNALTRIG_EDGE_RISING ADC_EXTERNALTRIGCONVEDGE_RISING\r\n#define ADC_EXTERNALTRIG_EDGE_FALLING ADC_EXTERNALTRIGCONVEDGE_FALLING\r\n#define ADC_EXTERNALTRIG_EDGE_RISINGFALLING ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING\r\n#define ADC_SAMPLETIME_2CYCLE_5 ADC_SAMPLETIME_2CYCLES_5\r\n\r\n#define HAL_ADC_STATE_BUSY_REG HAL_ADC_STATE_REG_BUSY\r\n#define HAL_ADC_STATE_BUSY_INJ HAL_ADC_STATE_INJ_BUSY\r\n#define HAL_ADC_STATE_EOC_REG HAL_ADC_STATE_REG_EOC\r\n#define HAL_ADC_STATE_EOC_INJ HAL_ADC_STATE_INJ_EOC\r\n#define HAL_ADC_STATE_ERROR HAL_ADC_STATE_ERROR_INTERNAL\r\n#define HAL_ADC_STATE_BUSY HAL_ADC_STATE_BUSY_INTERNAL\r\n#define HAL_ADC_STATE_AWD HAL_ADC_STATE_AWD1\r\n\r\n#if defined(STM32H7)\r\n#define ADC_CHANNEL_VBAT_DIV4 ADC_CHANNEL_VBAT\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CEC_Aliased_Defines HAL CEC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_CEC_GET_IT __HAL_CEC_GET_FLAG\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Defines HAL COMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define COMP_WINDOWMODE_DISABLED COMP_WINDOWMODE_DISABLE\r\n#define COMP_WINDOWMODE_ENABLED COMP_WINDOWMODE_ENABLE\r\n#define COMP_EXTI_LINE_COMP1_EVENT COMP_EXTI_LINE_COMP1\r\n#define COMP_EXTI_LINE_COMP2_EVENT COMP_EXTI_LINE_COMP2\r\n#define COMP_EXTI_LINE_COMP3_EVENT COMP_EXTI_LINE_COMP3\r\n#define COMP_EXTI_LINE_COMP4_EVENT COMP_EXTI_LINE_COMP4\r\n#define COMP_EXTI_LINE_COMP5_EVENT COMP_EXTI_LINE_COMP5\r\n#define COMP_EXTI_LINE_COMP6_EVENT COMP_EXTI_LINE_COMP6\r\n#define COMP_EXTI_LINE_COMP7_EVENT COMP_EXTI_LINE_COMP7\r\n#if defined(STM32L0)\r\n#define COMP_LPTIMCONNECTION_ENABLED ((uint32_t)0x00000003U) /*!< COMPX output generic naming: connected to LPTIM input 1 for COMP1, LPTIM input 2 for COMP2 */\r\n#endif\r\n#define COMP_OUTPUT_COMP6TIM2OCREFCLR COMP_OUTPUT_COMP6_TIM2OCREFCLR\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define COMP_OUTPUT_TIM3IC1 COMP_OUTPUT_COMP1_TIM3IC1\r\n#define COMP_OUTPUT_TIM3OCREFCLR COMP_OUTPUT_COMP1_TIM3OCREFCLR\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n#define COMP_WINDOWMODE_ENABLE COMP_WINDOWMODE_COMP1_INPUT_PLUS_COMMON\r\n\r\n#define COMP_NONINVERTINGINPUT_IO1 COMP_INPUT_PLUS_IO1\r\n#define COMP_NONINVERTINGINPUT_IO2 COMP_INPUT_PLUS_IO2\r\n#define COMP_NONINVERTINGINPUT_IO3 COMP_INPUT_PLUS_IO3\r\n#define COMP_NONINVERTINGINPUT_IO4 COMP_INPUT_PLUS_IO4\r\n#define COMP_NONINVERTINGINPUT_IO5 COMP_INPUT_PLUS_IO5\r\n#define COMP_NONINVERTINGINPUT_IO6 COMP_INPUT_PLUS_IO6\r\n\r\n#define COMP_INVERTINGINPUT_1_4VREFINT COMP_INPUT_MINUS_1_4VREFINT\r\n#define COMP_INVERTINGINPUT_1_2VREFINT COMP_INPUT_MINUS_1_2VREFINT\r\n#define COMP_INVERTINGINPUT_3_4VREFINT COMP_INPUT_MINUS_3_4VREFINT\r\n#define COMP_INVERTINGINPUT_VREFINT COMP_INPUT_MINUS_VREFINT\r\n#define COMP_INVERTINGINPUT_DAC1_CH1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC1_CH2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_DAC1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO1 COMP_INPUT_MINUS_IO1\r\n#if defined(STM32L0)\r\n/* Issue fixed on STM32L0 COMP driver: only 2 dedicated IO (IO1 and IO2), */\r\n/* IO2 was wrongly assigned to IO shared with DAC and IO3 was corresponding */\r\n/* to the second dedicated IO (only for COMP2). */\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO2\r\n#else\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_IO2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO3\r\n#endif\r\n#define COMP_INVERTINGINPUT_IO4 COMP_INPUT_MINUS_IO4\r\n#define COMP_INVERTINGINPUT_IO5 COMP_INPUT_MINUS_IO5\r\n\r\n#define COMP_OUTPUTLEVEL_LOW COMP_OUTPUT_LEVEL_LOW\r\n#define COMP_OUTPUTLEVEL_HIGH COMP_OUTPUT_LEVEL_HIGH\r\n\r\n/* Note: Literal \"COMP_FLAG_LOCK\" kept for legacy purpose. */\r\n/* To check COMP lock state, use macro \"__HAL_COMP_IS_LOCKED()\". */\r\n#if defined(COMP_CSR_LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_LOCK\r\n#elif defined(COMP_CSR_COMP1LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMP1LOCK\r\n#elif defined(COMP_CSR_COMPxLOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMPxLOCK\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define COMP_BLANKINGSRCE_TIM1OC5 COMP_BLANKINGSRC_TIM1_OC5_COMP1\r\n#define COMP_BLANKINGSRCE_TIM2OC3 COMP_BLANKINGSRC_TIM2_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC3 COMP_BLANKINGSRC_TIM3_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC4 COMP_BLANKINGSRC_TIM3_OC4_COMP2\r\n#define COMP_BLANKINGSRCE_TIM8OC5 COMP_BLANKINGSRC_TIM8_OC5_COMP2\r\n#define COMP_BLANKINGSRCE_TIM15OC1 COMP_BLANKINGSRC_TIM15_OC1_COMP2\r\n#define COMP_BLANKINGSRCE_NONE COMP_BLANKINGSRC_NONE\r\n#endif\r\n\r\n#if defined(STM32L0)\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWSPEED COMP_POWERMODE_ULTRALOWPOWER\r\n#else\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_HIGHSPEED\r\n#define COMP_MODE_MEDIUMSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWPOWER COMP_POWERMODE_LOWPOWER\r\n#define COMP_MODE_ULTRALOWPOWER COMP_POWERMODE_ULTRALOWPOWER\r\n#endif\r\n\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CORTEX_Aliased_Defines HAL CORTEX Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_CORTEX_SYSTICKCLK_CONFIG HAL_SYSTICK_CLKSourceConfig\r\n#if defined(STM32U5)\r\n#define MPU_DEVICE_nGnRnE MPU_DEVICE_NGNRNE\r\n#define MPU_DEVICE_nGnRE MPU_DEVICE_NGNRE\r\n#define MPU_DEVICE_nGRE MPU_DEVICE_NGRE\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_Aliases CRC API aliases\r\n * @{\r\n */\r\n#define HAL_CRC_Input_Data_Reverse HAL_CRCEx_Input_Data_Reverse /*!< Aliased to HAL_CRCEx_Input_Data_Reverse for inter STM32 series compatibility */\r\n#define HAL_CRC_Output_Data_Reverse HAL_CRCEx_Output_Data_Reverse /*!< Aliased to HAL_CRCEx_Output_Data_Reverse for inter STM32 series compatibility */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CRC_Aliased_Defines HAL CRC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define CRC_OUTPUTDATA_INVERSION_DISABLED CRC_OUTPUTDATA_INVERSION_DISABLE\r\n#define CRC_OUTPUTDATA_INVERSION_ENABLED CRC_OUTPUTDATA_INVERSION_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Defines HAL DAC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define DAC1_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC1_CHANNEL_2 DAC_CHANNEL_2\r\n#define DAC2_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC_WAVE_NONE 0x00000000U\r\n#define DAC_WAVE_NOISE DAC_CR_WAVE1_0\r\n#define DAC_WAVE_TRIANGLE DAC_CR_WAVE1_1\r\n#define DAC_WAVEGENERATION_NONE DAC_WAVE_NONE\r\n#define DAC_WAVEGENERATION_NOISE DAC_WAVE_NOISE\r\n#define DAC_WAVEGENERATION_TRIANGLE DAC_WAVE_TRIANGLE\r\n\r\n#if defined(STM32G4) || defined(STM32H7) || defined (STM32U5)\r\n#define DAC_CHIPCONNECT_DISABLE DAC_CHIPCONNECT_EXTERNAL\r\n#define DAC_CHIPCONNECT_ENABLE DAC_CHIPCONNECT_INTERNAL\r\n#endif\r\n\r\n#if defined(STM32U5)\r\n#define DAC_TRIGGER_STOP_LPTIM1_OUT DAC_TRIGGER_STOP_LPTIM1_CH1\r\n#define DAC_TRIGGER_STOP_LPTIM3_OUT DAC_TRIGGER_STOP_LPTIM3_CH1\r\n#define DAC_TRIGGER_LPTIM1_OUT DAC_TRIGGER_LPTIM1_CH1\r\n#define DAC_TRIGGER_LPTIM3_OUT DAC_TRIGGER_LPTIM3_CH1\r\n#endif\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32G0) || defined(STM32L5) || defined(STM32H7) || defined(STM32F4) || defined(STM32G4)\r\n#define HAL_DAC_MSP_INIT_CB_ID HAL_DAC_MSPINIT_CB_ID\r\n#define HAL_DAC_MSP_DEINIT_CB_ID HAL_DAC_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DMA_Aliased_Defines HAL DMA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_REMAPDMA_ADC_DMA_CH2 DMA_REMAP_ADC_DMA_CH2\r\n#define HAL_REMAPDMA_USART1_TX_DMA_CH4 DMA_REMAP_USART1_TX_DMA_CH4\r\n#define HAL_REMAPDMA_USART1_RX_DMA_CH5 DMA_REMAP_USART1_RX_DMA_CH5\r\n#define HAL_REMAPDMA_TIM16_DMA_CH4 DMA_REMAP_TIM16_DMA_CH4\r\n#define HAL_REMAPDMA_TIM17_DMA_CH2 DMA_REMAP_TIM17_DMA_CH2\r\n#define HAL_REMAPDMA_USART3_DMA_CH32 DMA_REMAP_USART3_DMA_CH32\r\n#define HAL_REMAPDMA_TIM16_DMA_CH6 DMA_REMAP_TIM16_DMA_CH6\r\n#define HAL_REMAPDMA_TIM17_DMA_CH7 DMA_REMAP_TIM17_DMA_CH7\r\n#define HAL_REMAPDMA_SPI2_DMA_CH67 DMA_REMAP_SPI2_DMA_CH67\r\n#define HAL_REMAPDMA_USART2_DMA_CH67 DMA_REMAP_USART2_DMA_CH67\r\n#define HAL_REMAPDMA_I2C1_DMA_CH76 DMA_REMAP_I2C1_DMA_CH76\r\n#define HAL_REMAPDMA_TIM1_DMA_CH6 DMA_REMAP_TIM1_DMA_CH6\r\n#define HAL_REMAPDMA_TIM2_DMA_CH7 DMA_REMAP_TIM2_DMA_CH7\r\n#define HAL_REMAPDMA_TIM3_DMA_CH6 DMA_REMAP_TIM3_DMA_CH6\r\n\r\n#define IS_HAL_REMAPDMA IS_DMA_REMAP\r\n#define __HAL_REMAPDMA_CHANNEL_ENABLE __HAL_DMA_REMAP_CHANNEL_ENABLE\r\n#define __HAL_REMAPDMA_CHANNEL_DISABLE __HAL_DMA_REMAP_CHANNEL_DISABLE\r\n\r\n#if defined(STM32L4)\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI1 HAL_DMAMUX1_REQ_GEN_EXTI1\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI2 HAL_DMAMUX1_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI3 HAL_DMAMUX1_REQ_GEN_EXTI3\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI4 HAL_DMAMUX1_REQ_GEN_EXTI4\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI5 HAL_DMAMUX1_REQ_GEN_EXTI5\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI6 HAL_DMAMUX1_REQ_GEN_EXTI6\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI7 HAL_DMAMUX1_REQ_GEN_EXTI7\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI8 HAL_DMAMUX1_REQ_GEN_EXTI8\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI9 HAL_DMAMUX1_REQ_GEN_EXTI9\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI10 HAL_DMAMUX1_REQ_GEN_EXTI10\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI11 HAL_DMAMUX1_REQ_GEN_EXTI11\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI12 HAL_DMAMUX1_REQ_GEN_EXTI12\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI13 HAL_DMAMUX1_REQ_GEN_EXTI13\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI14 HAL_DMAMUX1_REQ_GEN_EXTI14\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI15 HAL_DMAMUX1_REQ_GEN_EXTI15\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH3_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_TE HAL_DMAMUX1_REQ_GEN_DSI_TE\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_EOT HAL_DMAMUX1_REQ_GEN_DSI_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMA2D_EOT HAL_DMAMUX1_REQ_GEN_DMA2D_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LTDC_IT HAL_DMAMUX1_REQ_GEN_LTDC_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#if defined(STM32L4R5xx) || defined(STM32L4R9xx) || defined(STM32L4R9xx) || defined(STM32L4S5xx) || defined(STM32L4S7xx) || defined(STM32L4S9xx)\r\n#define DMA_REQUEST_DCMI_PSSI DMA_REQUEST_DCMI\r\n#endif\r\n\r\n#endif /* STM32L4 */\r\n\r\n#if defined(STM32G0)\r\n#define DMA_REQUEST_DAC1_CHANNEL1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC1_CHANNEL2 DMA_REQUEST_DAC1_CH2\r\n#define DMA_REQUEST_TIM16_TRIG_COM DMA_REQUEST_TIM16_COM\r\n#define DMA_REQUEST_TIM17_TRIG_COM DMA_REQUEST_TIM17_COM\r\n\r\n#define LL_DMAMUX_REQ_TIM16_TRIG_COM LL_DMAMUX_REQ_TIM16_COM\r\n#define LL_DMAMUX_REQ_TIM17_TRIG_COM LL_DMAMUX_REQ_TIM17_COM\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n\r\n#define DMA_REQUEST_DAC1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC2 DMA_REQUEST_DAC1_CH2\r\n\r\n#define BDMA_REQUEST_LP_UART1_RX BDMA_REQUEST_LPUART1_RX\r\n#define BDMA_REQUEST_LP_UART1_TX BDMA_REQUEST_LPUART1_TX\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX1_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_TIM12_TRGO HAL_DMAMUX1_REQ_GEN_TIM12_TRGO\r\n\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH0_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH0_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH1_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH1_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH2_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH2_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH3_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH3_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH4_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH4_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH5_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH5_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH6_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH6_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_RX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_TX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM2_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX2_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM3_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX2_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM4_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM5_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM5_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_WKUP HAL_DMAMUX2_REQ_GEN_I2C4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_WKUP HAL_DMAMUX2_REQ_GEN_SPI6_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP1_OUT HAL_DMAMUX2_REQ_GEN_COMP1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP2_OUT HAL_DMAMUX2_REQ_GEN_COMP2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_RTC_WKUP HAL_DMAMUX2_REQ_GEN_RTC_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI0 HAL_DMAMUX2_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI2 HAL_DMAMUX2_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_IT_EVT HAL_DMAMUX2_REQ_GEN_I2C4_IT_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_IT HAL_DMAMUX2_REQ_GEN_SPI6_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_TX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_RX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_IT HAL_DMAMUX2_REQ_GEN_ADC3_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_AWD1_OUT HAL_DMAMUX2_REQ_GEN_ADC3_AWD1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH0_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH0_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH1_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH1_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM1 DFSDM_FILTER_EXT_TRIG_LPTIM1_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM2 DFSDM_FILTER_EXT_TRIG_LPTIM2_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM3 DFSDM_FILTER_EXT_TRIG_LPTIM3_OUT\r\n\r\n#define DAC_TRIGGER_LP1_OUT DAC_TRIGGER_LPTIM1_OUT\r\n#define DAC_TRIGGER_LP2_OUT DAC_TRIGGER_LPTIM2_OUT\r\n\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Defines HAL FLASH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define TYPEPROGRAM_BYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_HALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_WORD FLASH_TYPEPROGRAM_WORD\r\n#define TYPEPROGRAM_DOUBLEWORD FLASH_TYPEPROGRAM_DOUBLEWORD\r\n#define TYPEERASE_SECTORS FLASH_TYPEERASE_SECTORS\r\n#define TYPEERASE_PAGES FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_PAGEERASE FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_MASSERASE FLASH_TYPEERASE_MASSERASE\r\n#define WRPSTATE_DISABLE OB_WRPSTATE_DISABLE\r\n#define WRPSTATE_ENABLE OB_WRPSTATE_ENABLE\r\n#define HAL_FLASH_TIMEOUT_VALUE FLASH_TIMEOUT_VALUE\r\n#define OBEX_PCROP OPTIONBYTE_PCROP\r\n#define OBEX_BOOTCONFIG OPTIONBYTE_BOOTCONFIG\r\n#define PCROPSTATE_DISABLE OB_PCROP_STATE_DISABLE\r\n#define PCROPSTATE_ENABLE OB_PCROP_STATE_ENABLE\r\n#define TYPEERASEDATA_BYTE FLASH_TYPEERASEDATA_BYTE\r\n#define TYPEERASEDATA_HALFWORD FLASH_TYPEERASEDATA_HALFWORD\r\n#define TYPEERASEDATA_WORD FLASH_TYPEERASEDATA_WORD\r\n#define TYPEPROGRAMDATA_BYTE FLASH_TYPEPROGRAMDATA_BYTE\r\n#define TYPEPROGRAMDATA_HALFWORD FLASH_TYPEPROGRAMDATA_HALFWORD\r\n#define TYPEPROGRAMDATA_WORD FLASH_TYPEPROGRAMDATA_WORD\r\n#define TYPEPROGRAMDATA_FASTBYTE FLASH_TYPEPROGRAMDATA_FASTBYTE\r\n#define TYPEPROGRAMDATA_FASTHALFWORD FLASH_TYPEPROGRAMDATA_FASTHALFWORD\r\n#define TYPEPROGRAMDATA_FASTWORD FLASH_TYPEPROGRAMDATA_FASTWORD\r\n#define PAGESIZE FLASH_PAGE_SIZE\r\n#define TYPEPROGRAM_FASTBYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_FASTHALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_FASTWORD FLASH_TYPEPROGRAM_WORD\r\n#define VOLTAGE_RANGE_1 FLASH_VOLTAGE_RANGE_1\r\n#define VOLTAGE_RANGE_2 FLASH_VOLTAGE_RANGE_2\r\n#define VOLTAGE_RANGE_3 FLASH_VOLTAGE_RANGE_3\r\n#define VOLTAGE_RANGE_4 FLASH_VOLTAGE_RANGE_4\r\n#define TYPEPROGRAM_FAST FLASH_TYPEPROGRAM_FAST\r\n#define TYPEPROGRAM_FAST_AND_LAST FLASH_TYPEPROGRAM_FAST_AND_LAST\r\n#define WRPAREA_BANK1_AREAA OB_WRPAREA_BANK1_AREAA\r\n#define WRPAREA_BANK1_AREAB OB_WRPAREA_BANK1_AREAB\r\n#define WRPAREA_BANK2_AREAA OB_WRPAREA_BANK2_AREAA\r\n#define WRPAREA_BANK2_AREAB OB_WRPAREA_BANK2_AREAB\r\n#define IWDG_STDBY_FREEZE OB_IWDG_STDBY_FREEZE\r\n#define IWDG_STDBY_ACTIVE OB_IWDG_STDBY_RUN\r\n#define IWDG_STOP_FREEZE OB_IWDG_STOP_FREEZE\r\n#define IWDG_STOP_ACTIVE OB_IWDG_STOP_RUN\r\n#define FLASH_ERROR_NONE HAL_FLASH_ERROR_NONE\r\n#define FLASH_ERROR_RD HAL_FLASH_ERROR_RD\r\n#define FLASH_ERROR_PG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_PGP HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_WRP HAL_FLASH_ERROR_WRP\r\n#define FLASH_ERROR_OPTV HAL_FLASH_ERROR_OPTV\r\n#define FLASH_ERROR_OPTVUSR HAL_FLASH_ERROR_OPTVUSR\r\n#define FLASH_ERROR_PROG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_OP HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_PGA HAL_FLASH_ERROR_PGA\r\n#define FLASH_ERROR_SIZE HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_SIZ HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_PGS HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_MIS HAL_FLASH_ERROR_MIS\r\n#define FLASH_ERROR_FAST HAL_FLASH_ERROR_FAST\r\n#define FLASH_ERROR_FWWERR HAL_FLASH_ERROR_FWWERR\r\n#define FLASH_ERROR_NOTZERO HAL_FLASH_ERROR_NOTZERO\r\n#define FLASH_ERROR_OPERATION HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_ERS HAL_FLASH_ERROR_ERS\r\n#define OB_WDG_SW OB_IWDG_SW\r\n#define OB_WDG_HW OB_IWDG_HW\r\n#define OB_SDADC12_VDD_MONITOR_SET OB_SDACD_VDD_MONITOR_SET\r\n#define OB_SDADC12_VDD_MONITOR_RESET OB_SDACD_VDD_MONITOR_RESET\r\n#define OB_RAM_PARITY_CHECK_SET OB_SRAM_PARITY_SET\r\n#define OB_RAM_PARITY_CHECK_RESET OB_SRAM_PARITY_RESET\r\n#define IS_OB_SDADC12_VDD_MONITOR IS_OB_SDACD_VDD_MONITOR\r\n#define OB_RDP_LEVEL0 OB_RDP_LEVEL_0\r\n#define OB_RDP_LEVEL1 OB_RDP_LEVEL_1\r\n#define OB_RDP_LEVEL2 OB_RDP_LEVEL_2\r\n#if defined(STM32G0)\r\n#define OB_BOOT_LOCK_DISABLE OB_BOOT_ENTRY_FORCED_NONE\r\n#define OB_BOOT_LOCK_ENABLE OB_BOOT_ENTRY_FORCED_FLASH\r\n#else\r\n#define OB_BOOT_ENTRY_FORCED_NONE OB_BOOT_LOCK_DISABLE\r\n#define OB_BOOT_ENTRY_FORCED_FLASH OB_BOOT_LOCK_ENABLE\r\n#endif\r\n#if defined(STM32H7)\r\n#define FLASH_FLAG_SNECCE_BANK1RR FLASH_FLAG_SNECCERR_BANK1\r\n#define FLASH_FLAG_DBECCE_BANK1RR FLASH_FLAG_DBECCERR_BANK1\r\n#define FLASH_FLAG_STRBER_BANK1R FLASH_FLAG_STRBERR_BANK1\r\n#define FLASH_FLAG_SNECCE_BANK2RR FLASH_FLAG_SNECCERR_BANK2\r\n#define FLASH_FLAG_DBECCE_BANK2RR FLASH_FLAG_DBECCERR_BANK2\r\n#define FLASH_FLAG_STRBER_BANK2R FLASH_FLAG_STRBERR_BANK2\r\n#define FLASH_FLAG_WDW FLASH_FLAG_WBNE\r\n#define OB_WRP_SECTOR_All OB_WRP_SECTOR_ALL\r\n#endif /* STM32H7 */\r\n#if defined(STM32U5)\r\n#define OB_USER_nRST_STOP OB_USER_NRST_STOP\r\n#define OB_USER_nRST_STDBY OB_USER_NRST_STDBY\r\n#define OB_USER_nRST_SHDW OB_USER_NRST_SHDW\r\n#define OB_USER_nSWBOOT0 OB_USER_NSWBOOT0\r\n#define OB_USER_nBOOT0 OB_USER_NBOOT0\r\n#define OB_nBOOT0_RESET OB_NBOOT0_RESET\r\n#define OB_nBOOT0_SET OB_NBOOT0_SET\r\n#endif /* STM32U5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_JPEG_Aliased_Macros HAL JPEG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_JPEG_CLK_ENABLE __HAL_RCC_JPGDECEN_CLK_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_DISABLE __HAL_RCC_JPGDECEN_CLK_DISABLE\r\n#define __HAL_RCC_JPEG_FORCE_RESET __HAL_RCC_JPGDECRST_FORCE_RESET\r\n#define __HAL_RCC_JPEG_RELEASE_RESET __HAL_RCC_JPGDECRST_RELEASE_RESET\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_ENABLE __HAL_RCC_JPGDEC_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_DISABLE __HAL_RCC_JPGDEC_CLK_SLEEP_DISABLE\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SYSCFG_Aliased_Defines HAL SYSCFG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA9 I2C_FASTMODEPLUS_PA9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA10 I2C_FASTMODEPLUS_PA10\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB6 I2C_FASTMODEPLUS_PB6\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB7 I2C_FASTMODEPLUS_PB7\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB8 I2C_FASTMODEPLUS_PB8\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB9 I2C_FASTMODEPLUS_PB9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C1 I2C_FASTMODEPLUS_I2C1\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C2 I2C_FASTMODEPLUS_I2C2\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C3 I2C_FASTMODEPLUS_I2C3\r\n#if defined(STM32G4)\r\n\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchBooster HAL_SYSCFG_EnableIOSwitchBooster\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchBooster HAL_SYSCFG_DisableIOSwitchBooster\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchVDD HAL_SYSCFG_EnableIOSwitchVDD\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchVDD HAL_SYSCFG_DisableIOSwitchVDD\r\n#endif /* STM32G4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup LL_FMC_Aliased_Defines LL FMC Aliased Defines maintained for compatibility purpose\r\n * @{\r\n */\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32H7) || defined(STM32G4)\r\n#define FMC_NAND_PCC_WAIT_FEATURE_DISABLE FMC_NAND_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_PCC_WAIT_FEATURE_ENABLE FMC_NAND_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_8 FMC_NAND_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_16 FMC_NAND_MEM_BUS_WIDTH_16\r\n#elif defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4)\r\n#define FMC_NAND_WAIT_FEATURE_DISABLE FMC_NAND_PCC_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_WAIT_FEATURE_ENABLE FMC_NAND_PCC_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_MEM_BUS_WIDTH_8 FMC_NAND_PCC_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_MEM_BUS_WIDTH_16 FMC_NAND_PCC_MEM_BUS_WIDTH_16\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup LL_FSMC_Aliased_Defines LL FSMC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FSMC_NORSRAM_TYPEDEF FSMC_NORSRAM_TypeDef\r\n#define FSMC_NORSRAM_EXTENDED_TYPEDEF FSMC_NORSRAM_EXTENDED_TypeDef\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GPIO_Aliased_Macros HAL GPIO Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define GET_GPIO_SOURCE GPIO_GET_INDEX\r\n#define GET_GPIO_INDEX GPIO_GET_INDEX\r\n\r\n#if defined(STM32F4)\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDIO\r\n#define GPIO_AF12_SDMMC1 GPIO_AF12_SDIO\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define GPIO_AF7_SDIO1 GPIO_AF7_SDMMC1\r\n#define GPIO_AF8_SDIO1 GPIO_AF8_SDMMC1\r\n#define GPIO_AF12_SDIO1 GPIO_AF12_SDMMC1\r\n#define GPIO_AF9_SDIO2 GPIO_AF9_SDMMC2\r\n#define GPIO_AF10_SDIO2 GPIO_AF10_SDMMC2\r\n#define GPIO_AF11_SDIO2 GPIO_AF11_SDMMC2\r\n\r\n#if defined (STM32H743xx) || defined (STM32H753xx) || defined (STM32H750xx) || defined (STM32H742xx) || \\\r\n defined (STM32H745xx) || defined (STM32H755xx) || defined (STM32H747xx) || defined (STM32H757xx)\r\n#define GPIO_AF10_OTG2_HS GPIO_AF10_OTG2_FS\r\n#define GPIO_AF10_OTG1_FS GPIO_AF10_OTG1_HS\r\n#define GPIO_AF12_OTG2_FS GPIO_AF12_OTG1_FS\r\n#endif /*STM32H743xx || STM32H753xx || STM32H750xx || STM32H742xx || STM32H745xx || STM32H755xx || STM32H747xx || STM32H757xx */\r\n#endif /* STM32H7 */\r\n\r\n#define GPIO_AF0_LPTIM GPIO_AF0_LPTIM1\r\n#define GPIO_AF1_LPTIM GPIO_AF1_LPTIM1\r\n#define GPIO_AF2_LPTIM GPIO_AF2_LPTIM1\r\n\r\n#if defined(STM32L0) || defined(STM32L4) || defined(STM32F4) || defined(STM32F2) || defined(STM32F7) || defined(STM32G4) || defined(STM32H7) || defined(STM32WB) || defined(STM32U5)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_FAST GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L0 || STM32L4 || STM32F4 || STM32F2 || STM32F7 || STM32G4 || STM32H7 || STM32WB || STM32U5*/\r\n\r\n#if defined(STM32L1)\r\n#define GPIO_SPEED_VERY_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F1)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_HIGH\r\n#endif /* STM32F0 || STM32F3 || STM32F1 */\r\n\r\n#define GPIO_AF6_DFSDM GPIO_AF6_DFSDM1\r\n\r\n#if defined(STM32U5)\r\n#define GPIO_AF0_RTC_50Hz GPIO_AF0_RTC_50HZ\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GTZC_Aliased_Defines HAL GTZC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32U5)\r\n#define GTZC_PERIPH_DCMI GTZC_PERIPH_DCMI_PSSI\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Macros HAL HRTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HRTIM_TIMDELAYEDPROTECTION_DISABLED HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DISABLED\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV7\r\n\r\n#define __HAL_HRTIM_SetCounter __HAL_HRTIM_SETCOUNTER\r\n#define __HAL_HRTIM_GetCounter __HAL_HRTIM_GETCOUNTER\r\n#define __HAL_HRTIM_SetPeriod __HAL_HRTIM_SETPERIOD\r\n#define __HAL_HRTIM_GetPeriod __HAL_HRTIM_GETPERIOD\r\n#define __HAL_HRTIM_SetClockPrescaler __HAL_HRTIM_SETCLOCKPRESCALER\r\n#define __HAL_HRTIM_GetClockPrescaler __HAL_HRTIM_GETCLOCKPRESCALER\r\n#define __HAL_HRTIM_SetCompare __HAL_HRTIM_SETCOMPARE\r\n#define __HAL_HRTIM_GetCompare __HAL_HRTIM_GETCOMPARE\r\n\r\n#if defined(STM32G4)\r\n#define HAL_HRTIM_ExternalEventCounterConfig HAL_HRTIM_ExtEventCounterConfig\r\n#define HAL_HRTIM_ExternalEventCounterEnable HAL_HRTIM_ExtEventCounterEnable\r\n#define HAL_HRTIM_ExternalEventCounterDisable HAL_HRTIM_ExtEventCounterDisable\r\n#define HAL_HRTIM_ExternalEventCounterReset HAL_HRTIM_ExtEventCounterReset\r\n#define HRTIM_TIMEEVENT_A HRTIM_EVENTCOUNTER_A\r\n#define HRTIM_TIMEEVENT_B HRTIM_EVENTCOUNTER_B\r\n#define HRTIM_TIMEEVENTRESETMODE_UNCONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_UNCONDITIONAL\r\n#define HRTIM_TIMEEVENTRESETMODE_CONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_CONDITIONAL\r\n#endif /* STM32G4 */\r\n\r\n#if defined(STM32H7)\r\n#define HRTIM_OUTPUTSET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n\r\n#define HRTIM_OUTPUTRESET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#endif /* STM32H7 */\r\n\r\n#if defined(STM32F3)\r\n/** @brief Constants defining available sources associated to external events.\r\n */\r\n#define HRTIM_EVENTSRC_1 (0x00000000U)\r\n#define HRTIM_EVENTSRC_2 (HRTIM_EECR1_EE1SRC_0)\r\n#define HRTIM_EVENTSRC_3 (HRTIM_EECR1_EE1SRC_1)\r\n#define HRTIM_EVENTSRC_4 (HRTIM_EECR1_EE1SRC_1 | HRTIM_EECR1_EE1SRC_0)\r\n\r\n/** @brief Constants defining the DLL calibration periods (in micro seconds)\r\n */\r\n#define HRTIM_CALIBRATIONRATE_7300 0x00000000U\r\n#define HRTIM_CALIBRATIONRATE_910 (HRTIM_DLLCR_CALRTE_0)\r\n#define HRTIM_CALIBRATIONRATE_114 (HRTIM_DLLCR_CALRTE_1)\r\n#define HRTIM_CALIBRATIONRATE_14 (HRTIM_DLLCR_CALRTE_1 | HRTIM_DLLCR_CALRTE_0)\r\n\r\n#endif /* STM32F3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Defines HAL I2C Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2C_DUALADDRESS_DISABLED I2C_DUALADDRESS_DISABLE\r\n#define I2C_DUALADDRESS_ENABLED I2C_DUALADDRESS_ENABLE\r\n#define I2C_GENERALCALL_DISABLED I2C_GENERALCALL_DISABLE\r\n#define I2C_GENERALCALL_ENABLED I2C_GENERALCALL_ENABLE\r\n#define I2C_NOSTRETCH_DISABLED I2C_NOSTRETCH_DISABLE\r\n#define I2C_NOSTRETCH_ENABLED I2C_NOSTRETCH_ENABLE\r\n#define I2C_ANALOGFILTER_ENABLED I2C_ANALOGFILTER_ENABLE\r\n#define I2C_ANALOGFILTER_DISABLED I2C_ANALOGFILTER_DISABLE\r\n#if defined(STM32F0) || defined(STM32F1) || defined(STM32F3) || defined(STM32G0) || defined(STM32L4) || defined(STM32L1) || defined(STM32F7)\r\n#define HAL_I2C_STATE_MEM_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MEM_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_MASTER_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MASTER_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Defines HAL IRDA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define IRDA_ONE_BIT_SAMPLE_DISABLED IRDA_ONE_BIT_SAMPLE_DISABLE\r\n#define IRDA_ONE_BIT_SAMPLE_ENABLED IRDA_ONE_BIT_SAMPLE_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Defines HAL IWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define KR_KEY_RELOAD IWDG_KEY_RELOAD\r\n#define KR_KEY_ENABLE IWDG_KEY_ENABLE\r\n#define KR_KEY_EWA IWDG_KEY_WRITE_ACCESS_ENABLE\r\n#define KR_KEY_DWA IWDG_KEY_WRITE_ACCESS_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define LPTIM_CLOCKSAMPLETIME_DIRECTTRANSISTION LPTIM_CLOCKSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_CLOCKSAMPLETIME_2TRANSISTIONS LPTIM_CLOCKSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_4TRANSISTIONS LPTIM_CLOCKSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_8TRANSISTIONS LPTIM_CLOCKSAMPLETIME_8TRANSITIONS\r\n\r\n#define LPTIM_CLOCKPOLARITY_RISINGEDGE LPTIM_CLOCKPOLARITY_RISING\r\n#define LPTIM_CLOCKPOLARITY_FALLINGEDGE LPTIM_CLOCKPOLARITY_FALLING\r\n#define LPTIM_CLOCKPOLARITY_BOTHEDGES LPTIM_CLOCKPOLARITY_RISING_FALLING\r\n\r\n#define LPTIM_TRIGSAMPLETIME_DIRECTTRANSISTION LPTIM_TRIGSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSISTIONS LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSISTIONS LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSISTIONS LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n/* The following 3 definition have also been present in a temporary version of lptim.h */\r\n/* They need to be renamed also to the right name, just in case */\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSITION LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSITION LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSITION LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LPTIM_ReadCompare HAL_LPTIM_ReadCapturedValue\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup HAL_LPTIM_Aliased_Defines LL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define LL_LPTIM_SetCompareCH1 LL_LPTIM_OC_SetCompareCH1\r\n#define LL_LPTIM_SetCompareCH2 LL_LPTIM_OC_SetCompareCH2\r\n#define LL_LPTIM_GetCompareCH1 LL_LPTIM_OC_GetCompareCH1\r\n#define LL_LPTIM_GetCompareCH2 LL_LPTIM_OC_GetCompareCH2\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32U5)\r\n#define LPTIM_ISR_CC1 LPTIM_ISR_CC1IF\r\n#define LPTIM_ISR_CC2 LPTIM_ISR_CC2IF\r\n#define LPTIM_CHANNEL_ALL 0x00000000U\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NAND_Aliased_Defines HAL NAND Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_NAND_Read_Page HAL_NAND_Read_Page_8b\r\n#define HAL_NAND_Write_Page HAL_NAND_Write_Page_8b\r\n#define HAL_NAND_Read_SpareArea HAL_NAND_Read_SpareArea_8b\r\n#define HAL_NAND_Write_SpareArea HAL_NAND_Write_SpareArea_8b\r\n\r\n#define NAND_AddressTypedef NAND_AddressTypeDef\r\n\r\n#define __ARRAY_ADDRESS ARRAY_ADDRESS\r\n#define __ADDR_1st_CYCLE ADDR_1ST_CYCLE\r\n#define __ADDR_2nd_CYCLE ADDR_2ND_CYCLE\r\n#define __ADDR_3rd_CYCLE ADDR_3RD_CYCLE\r\n#define __ADDR_4th_CYCLE ADDR_4TH_CYCLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NOR_Aliased_Defines HAL NOR Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define NOR_StatusTypedef HAL_NOR_StatusTypeDef\r\n#define NOR_SUCCESS HAL_NOR_STATUS_SUCCESS\r\n#define NOR_ONGOING HAL_NOR_STATUS_ONGOING\r\n#define NOR_ERROR HAL_NOR_STATUS_ERROR\r\n#define NOR_TIMEOUT HAL_NOR_STATUS_TIMEOUT\r\n\r\n#define __NOR_WRITE NOR_WRITE\r\n#define __NOR_ADDR_SHIFT NOR_ADDR_SHIFT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Defines HAL OPAMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define OPAMP_NONINVERTINGINPUT_VP0 OPAMP_NONINVERTINGINPUT_IO0\r\n#define OPAMP_NONINVERTINGINPUT_VP1 OPAMP_NONINVERTINGINPUT_IO1\r\n#define OPAMP_NONINVERTINGINPUT_VP2 OPAMP_NONINVERTINGINPUT_IO2\r\n#define OPAMP_NONINVERTINGINPUT_VP3 OPAMP_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP0 OPAMP_SEC_NONINVERTINGINPUT_IO0\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP1 OPAMP_SEC_NONINVERTINGINPUT_IO1\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP2 OPAMP_SEC_NONINVERTINGINPUT_IO2\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP3 OPAMP_SEC_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define OPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define IOPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define IOPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_SEC_INVERTINGINPUT_VM0 OPAMP_SEC_INVERTINGINPUT_IO0\r\n#define OPAMP_SEC_INVERTINGINPUT_VM1 OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_INVERTINGINPUT_VINM OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_PGACONNECT_NO OPAMP_PGA_CONNECT_INVERTINGINPUT_NO\r\n#define OPAMP_PGACONNECT_VM0 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO0\r\n#define OPAMP_PGACONNECT_VM1 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO1\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32L5) || defined(STM32H7) || defined(STM32G4)\r\n#define HAL_OPAMP_MSP_INIT_CB_ID HAL_OPAMP_MSPINIT_CB_ID\r\n#define HAL_OPAMP_MSP_DEINIT_CB_ID HAL_OPAMP_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n#if defined(STM32L4) || defined(STM32L5)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALPOWER\r\n#elif defined(STM32G4)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALSPEED\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Defines HAL I2S Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2S_STANDARD_PHILLIPS I2S_STANDARD_PHILIPS\r\n\r\n#if defined(STM32H7)\r\n#define I2S_IT_TXE I2S_IT_TXP\r\n#define I2S_IT_RXNE I2S_IT_RXP\r\n\r\n#define I2S_FLAG_TXE I2S_FLAG_TXP\r\n#define I2S_FLAG_RXNE I2S_FLAG_RXP\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define I2S_CLOCK_SYSCLK I2S_CLOCK_PLL\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PCCARD_Aliased_Defines HAL PCCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/* Compact Flash-ATA registers description */\r\n#define CF_DATA ATA_DATA\r\n#define CF_SECTOR_COUNT ATA_SECTOR_COUNT\r\n#define CF_SECTOR_NUMBER ATA_SECTOR_NUMBER\r\n#define CF_CYLINDER_LOW ATA_CYLINDER_LOW\r\n#define CF_CYLINDER_HIGH ATA_CYLINDER_HIGH\r\n#define CF_CARD_HEAD ATA_CARD_HEAD\r\n#define CF_STATUS_CMD ATA_STATUS_CMD\r\n#define CF_STATUS_CMD_ALTERNATE ATA_STATUS_CMD_ALTERNATE\r\n#define CF_COMMON_DATA_AREA ATA_COMMON_DATA_AREA\r\n\r\n/* Compact Flash-ATA commands */\r\n#define CF_READ_SECTOR_CMD ATA_READ_SECTOR_CMD\r\n#define CF_WRITE_SECTOR_CMD ATA_WRITE_SECTOR_CMD\r\n#define CF_ERASE_SECTOR_CMD ATA_ERASE_SECTOR_CMD\r\n#define CF_IDENTIFY_CMD ATA_IDENTIFY_CMD\r\n\r\n#define PCCARD_StatusTypedef HAL_PCCARD_StatusTypeDef\r\n#define PCCARD_SUCCESS HAL_PCCARD_STATUS_SUCCESS\r\n#define PCCARD_ONGOING HAL_PCCARD_STATUS_ONGOING\r\n#define PCCARD_ERROR HAL_PCCARD_STATUS_ERROR\r\n#define PCCARD_TIMEOUT HAL_PCCARD_STATUS_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Defines HAL RTC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FORMAT_BIN RTC_FORMAT_BIN\r\n#define FORMAT_BCD RTC_FORMAT_BCD\r\n\r\n#define RTC_ALARMSUBSECONDMASK_None RTC_ALARMSUBSECONDMASK_NONE\r\n#define RTC_TAMPERERASEBACKUP_DISABLED RTC_TAMPER_ERASE_BACKUP_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n\r\n#define RTC_MASKTAMPERFLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_MASKTAMPERFLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n#define RTC_TAMPERERASEBACKUP_ENABLED RTC_TAMPER_ERASE_BACKUP_ENABLE\r\n#define RTC_TAMPER1_2_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n#define RTC_TAMPER1_2_3_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n\r\n#define RTC_TIMESTAMPPIN_PC13 RTC_TIMESTAMPPIN_DEFAULT\r\n#define RTC_TIMESTAMPPIN_PA0 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PI8 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PC1 RTC_TIMESTAMPPIN_POS2\r\n\r\n#define RTC_OUTPUT_REMAP_PC13 RTC_OUTPUT_REMAP_NONE\r\n#define RTC_OUTPUT_REMAP_PB14 RTC_OUTPUT_REMAP_POS1\r\n#define RTC_OUTPUT_REMAP_PB2 RTC_OUTPUT_REMAP_POS1\r\n\r\n#define RTC_TAMPERPIN_PC13 RTC_TAMPERPIN_DEFAULT\r\n#define RTC_TAMPERPIN_PA0 RTC_TAMPERPIN_POS1\r\n#define RTC_TAMPERPIN_PI8 RTC_TAMPERPIN_POS1\r\n\r\n#if defined(STM32H7)\r\n#define RTC_TAMPCR_TAMPXE RTC_TAMPER_X\r\n#define RTC_TAMPCR_TAMPXIE RTC_TAMPER_X_INTERRUPT\r\n\r\n#define RTC_TAMPER1_INTERRUPT RTC_IT_TAMP1\r\n#define RTC_TAMPER2_INTERRUPT RTC_IT_TAMP2\r\n#define RTC_TAMPER3_INTERRUPT RTC_IT_TAMP3\r\n#define RTC_ALL_TAMPER_INTERRUPT RTC_IT_TAMPALL\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Defines HAL SMARTCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMARTCARD_NACK_ENABLED SMARTCARD_NACK_ENABLE\r\n#define SMARTCARD_NACK_DISABLED SMARTCARD_NACK_DISABLE\r\n\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLED SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLED SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLE SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLE SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define SMARTCARD_TIMEOUT_DISABLED SMARTCARD_TIMEOUT_DISABLE\r\n#define SMARTCARD_TIMEOUT_ENABLED SMARTCARD_TIMEOUT_ENABLE\r\n\r\n#define SMARTCARD_LASTBIT_DISABLED SMARTCARD_LASTBIT_DISABLE\r\n#define SMARTCARD_LASTBIT_ENABLED SMARTCARD_LASTBIT_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Defines HAL SMBUS Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMBUS_DUALADDRESS_DISABLED SMBUS_DUALADDRESS_DISABLE\r\n#define SMBUS_DUALADDRESS_ENABLED SMBUS_DUALADDRESS_ENABLE\r\n#define SMBUS_GENERALCALL_DISABLED SMBUS_GENERALCALL_DISABLE\r\n#define SMBUS_GENERALCALL_ENABLED SMBUS_GENERALCALL_ENABLE\r\n#define SMBUS_NOSTRETCH_DISABLED SMBUS_NOSTRETCH_DISABLE\r\n#define SMBUS_NOSTRETCH_ENABLED SMBUS_NOSTRETCH_ENABLE\r\n#define SMBUS_ANALOGFILTER_ENABLED SMBUS_ANALOGFILTER_ENABLE\r\n#define SMBUS_ANALOGFILTER_DISABLED SMBUS_ANALOGFILTER_DISABLE\r\n#define SMBUS_PEC_DISABLED SMBUS_PEC_DISABLE\r\n#define SMBUS_PEC_ENABLED SMBUS_PEC_ENABLE\r\n#define HAL_SMBUS_STATE_SLAVE_LISTEN HAL_SMBUS_STATE_LISTEN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Defines HAL SPI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SPI_TIMODE_DISABLED SPI_TIMODE_DISABLE\r\n#define SPI_TIMODE_ENABLED SPI_TIMODE_ENABLE\r\n\r\n#define SPI_CRCCALCULATION_DISABLED SPI_CRCCALCULATION_DISABLE\r\n#define SPI_CRCCALCULATION_ENABLED SPI_CRCCALCULATION_ENABLE\r\n\r\n#define SPI_NSS_PULSE_DISABLED SPI_NSS_PULSE_DISABLE\r\n#define SPI_NSS_PULSE_ENABLED SPI_NSS_PULSE_ENABLE\r\n\r\n#if defined(STM32H7)\r\n\r\n#define SPI_FLAG_TXE SPI_FLAG_TXP\r\n#define SPI_FLAG_RXNE SPI_FLAG_RXP\r\n\r\n#define SPI_IT_TXE SPI_IT_TXP\r\n#define SPI_IT_RXNE SPI_IT_RXP\r\n\r\n#define SPI_FRLVL_EMPTY SPI_RX_FIFO_0PACKET\r\n#define SPI_FRLVL_QUARTER_FULL SPI_RX_FIFO_1PACKET\r\n#define SPI_FRLVL_HALF_FULL SPI_RX_FIFO_2PACKET\r\n#define SPI_FRLVL_FULL SPI_RX_FIFO_3PACKET\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Defines HAL TIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CCER_CCxE_MASK TIM_CCER_CCxE_MASK\r\n#define CCER_CCxNE_MASK TIM_CCER_CCxNE_MASK\r\n\r\n#define TIM_DMABase_CR1 TIM_DMABASE_CR1\r\n#define TIM_DMABase_CR2 TIM_DMABASE_CR2\r\n#define TIM_DMABase_SMCR TIM_DMABASE_SMCR\r\n#define TIM_DMABase_DIER TIM_DMABASE_DIER\r\n#define TIM_DMABase_SR TIM_DMABASE_SR\r\n#define TIM_DMABase_EGR TIM_DMABASE_EGR\r\n#define TIM_DMABase_CCMR1 TIM_DMABASE_CCMR1\r\n#define TIM_DMABase_CCMR2 TIM_DMABASE_CCMR2\r\n#define TIM_DMABase_CCER TIM_DMABASE_CCER\r\n#define TIM_DMABase_CNT TIM_DMABASE_CNT\r\n#define TIM_DMABase_PSC TIM_DMABASE_PSC\r\n#define TIM_DMABase_ARR TIM_DMABASE_ARR\r\n#define TIM_DMABase_RCR TIM_DMABASE_RCR\r\n#define TIM_DMABase_CCR1 TIM_DMABASE_CCR1\r\n#define TIM_DMABase_CCR2 TIM_DMABASE_CCR2\r\n#define TIM_DMABase_CCR3 TIM_DMABASE_CCR3\r\n#define TIM_DMABase_CCR4 TIM_DMABASE_CCR4\r\n#define TIM_DMABase_BDTR TIM_DMABASE_BDTR\r\n#define TIM_DMABase_DCR TIM_DMABASE_DCR\r\n#define TIM_DMABase_DMAR TIM_DMABASE_DMAR\r\n#define TIM_DMABase_OR1 TIM_DMABASE_OR1\r\n#define TIM_DMABase_CCMR3 TIM_DMABASE_CCMR3\r\n#define TIM_DMABase_CCR5 TIM_DMABASE_CCR5\r\n#define TIM_DMABase_CCR6 TIM_DMABASE_CCR6\r\n#define TIM_DMABase_OR2 TIM_DMABASE_OR2\r\n#define TIM_DMABase_OR3 TIM_DMABASE_OR3\r\n#define TIM_DMABase_OR TIM_DMABASE_OR\r\n\r\n#define TIM_EventSource_Update TIM_EVENTSOURCE_UPDATE\r\n#define TIM_EventSource_CC1 TIM_EVENTSOURCE_CC1\r\n#define TIM_EventSource_CC2 TIM_EVENTSOURCE_CC2\r\n#define TIM_EventSource_CC3 TIM_EVENTSOURCE_CC3\r\n#define TIM_EventSource_CC4 TIM_EVENTSOURCE_CC4\r\n#define TIM_EventSource_COM TIM_EVENTSOURCE_COM\r\n#define TIM_EventSource_Trigger TIM_EVENTSOURCE_TRIGGER\r\n#define TIM_EventSource_Break TIM_EVENTSOURCE_BREAK\r\n#define TIM_EventSource_Break2 TIM_EVENTSOURCE_BREAK2\r\n\r\n#define TIM_DMABurstLength_1Transfer TIM_DMABURSTLENGTH_1TRANSFER\r\n#define TIM_DMABurstLength_2Transfers TIM_DMABURSTLENGTH_2TRANSFERS\r\n#define TIM_DMABurstLength_3Transfers TIM_DMABURSTLENGTH_3TRANSFERS\r\n#define TIM_DMABurstLength_4Transfers TIM_DMABURSTLENGTH_4TRANSFERS\r\n#define TIM_DMABurstLength_5Transfers TIM_DMABURSTLENGTH_5TRANSFERS\r\n#define TIM_DMABurstLength_6Transfers TIM_DMABURSTLENGTH_6TRANSFERS\r\n#define TIM_DMABurstLength_7Transfers TIM_DMABURSTLENGTH_7TRANSFERS\r\n#define TIM_DMABurstLength_8Transfers TIM_DMABURSTLENGTH_8TRANSFERS\r\n#define TIM_DMABurstLength_9Transfers TIM_DMABURSTLENGTH_9TRANSFERS\r\n#define TIM_DMABurstLength_10Transfers TIM_DMABURSTLENGTH_10TRANSFERS\r\n#define TIM_DMABurstLength_11Transfers TIM_DMABURSTLENGTH_11TRANSFERS\r\n#define TIM_DMABurstLength_12Transfers TIM_DMABURSTLENGTH_12TRANSFERS\r\n#define TIM_DMABurstLength_13Transfers TIM_DMABURSTLENGTH_13TRANSFERS\r\n#define TIM_DMABurstLength_14Transfers TIM_DMABURSTLENGTH_14TRANSFERS\r\n#define TIM_DMABurstLength_15Transfers TIM_DMABURSTLENGTH_15TRANSFERS\r\n#define TIM_DMABurstLength_16Transfers TIM_DMABURSTLENGTH_16TRANSFERS\r\n#define TIM_DMABurstLength_17Transfers TIM_DMABURSTLENGTH_17TRANSFERS\r\n#define TIM_DMABurstLength_18Transfers TIM_DMABURSTLENGTH_18TRANSFERS\r\n\r\n#if defined(STM32L0)\r\n#define TIM22_TI1_GPIO1 TIM22_TI1_GPIO\r\n#define TIM22_TI1_GPIO2 TIM22_TI1_GPIO\r\n#endif\r\n\r\n#if defined(STM32F3)\r\n#define IS_TIM_HALL_INTERFACE_INSTANCE IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define TIM_TIM1_ETR_COMP1_OUT TIM_TIM1_ETR_COMP1\r\n#define TIM_TIM1_ETR_COMP2_OUT TIM_TIM1_ETR_COMP2\r\n#define TIM_TIM8_ETR_COMP1_OUT TIM_TIM8_ETR_COMP1\r\n#define TIM_TIM8_ETR_COMP2_OUT TIM_TIM8_ETR_COMP2\r\n#define TIM_TIM2_ETR_COMP1_OUT TIM_TIM2_ETR_COMP1\r\n#define TIM_TIM2_ETR_COMP2_OUT TIM_TIM2_ETR_COMP2\r\n#define TIM_TIM3_ETR_COMP1_OUT TIM_TIM3_ETR_COMP1\r\n#define TIM_TIM1_TI1_COMP1_OUT TIM_TIM1_TI1_COMP1\r\n#define TIM_TIM8_TI1_COMP2_OUT TIM_TIM8_TI1_COMP2\r\n#define TIM_TIM2_TI4_COMP1_OUT TIM_TIM2_TI4_COMP1\r\n#define TIM_TIM2_TI4_COMP2_OUT TIM_TIM2_TI4_COMP2\r\n#define TIM_TIM2_TI4_COMP1COMP2_OUT TIM_TIM2_TI4_COMP1_COMP2\r\n#define TIM_TIM3_TI1_COMP1_OUT TIM_TIM3_TI1_COMP1\r\n#define TIM_TIM3_TI1_COMP2_OUT TIM_TIM3_TI1_COMP2\r\n#define TIM_TIM3_TI1_COMP1COMP2_OUT TIM_TIM3_TI1_COMP1_COMP2\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TSC_Aliased_Defines HAL TSC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define TSC_SYNC_POL_FALL TSC_SYNC_POLARITY_FALLING\r\n#define TSC_SYNC_POL_RISE_HIGH TSC_SYNC_POLARITY_RISING\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Defines HAL UART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define UART_ONEBIT_SAMPLING_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONEBIT_SAMPLING_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n#define UART_ONE_BIT_SAMPLE_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONE_BIT_SAMPLE_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define __HAL_UART_ONEBIT_ENABLE __HAL_UART_ONE_BIT_SAMPLE_ENABLE\r\n#define __HAL_UART_ONEBIT_DISABLE __HAL_UART_ONE_BIT_SAMPLE_DISABLE\r\n\r\n#define __DIV_SAMPLING16 UART_DIV_SAMPLING16\r\n#define __DIVMANT_SAMPLING16 UART_DIVMANT_SAMPLING16\r\n#define __DIVFRAQ_SAMPLING16 UART_DIVFRAQ_SAMPLING16\r\n#define __UART_BRR_SAMPLING16 UART_BRR_SAMPLING16\r\n\r\n#define __DIV_SAMPLING8 UART_DIV_SAMPLING8\r\n#define __DIVMANT_SAMPLING8 UART_DIVMANT_SAMPLING8\r\n#define __DIVFRAQ_SAMPLING8 UART_DIVFRAQ_SAMPLING8\r\n#define __UART_BRR_SAMPLING8 UART_BRR_SAMPLING8\r\n\r\n#define __DIV_LPUART UART_DIV_LPUART\r\n\r\n#define UART_WAKEUPMETHODE_IDLELINE UART_WAKEUPMETHOD_IDLELINE\r\n#define UART_WAKEUPMETHODE_ADDRESSMARK UART_WAKEUPMETHOD_ADDRESSMARK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Defines HAL USART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define USART_CLOCK_DISABLED USART_CLOCK_DISABLE\r\n#define USART_CLOCK_ENABLED USART_CLOCK_ENABLE\r\n\r\n#define USARTNACK_ENABLED USART_NACK_ENABLE\r\n#define USARTNACK_DISABLED USART_NACK_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_WWDG_Aliased_Defines HAL WWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CFR_BASE WWDG_CFR_BASE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CAN_Aliased_Defines HAL CAN Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CAN_FilterFIFO0 CAN_FILTER_FIFO0\r\n#define CAN_FilterFIFO1 CAN_FILTER_FIFO1\r\n#define CAN_IT_RQCP0 CAN_IT_TME\r\n#define CAN_IT_RQCP1 CAN_IT_TME\r\n#define CAN_IT_RQCP2 CAN_IT_TME\r\n#define INAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define SLAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define CAN_TXSTATUS_FAILED ((uint8_t)0x00U)\r\n#define CAN_TXSTATUS_OK ((uint8_t)0x01U)\r\n#define CAN_TXSTATUS_PENDING ((uint8_t)0x02U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Defines HAL ETH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define VLAN_TAG ETH_VLAN_TAG\r\n#define MIN_ETH_PAYLOAD ETH_MIN_ETH_PAYLOAD\r\n#define MAX_ETH_PAYLOAD ETH_MAX_ETH_PAYLOAD\r\n#define JUMBO_FRAME_PAYLOAD ETH_JUMBO_FRAME_PAYLOAD\r\n#define MACMIIAR_CR_MASK ETH_MACMIIAR_CR_MASK\r\n#define MACCR_CLEAR_MASK ETH_MACCR_CLEAR_MASK\r\n#define MACFCR_CLEAR_MASK ETH_MACFCR_CLEAR_MASK\r\n#define DMAOMR_CLEAR_MASK ETH_DMAOMR_CLEAR_MASK\r\n\r\n#define ETH_MMCCR 0x00000100U\r\n#define ETH_MMCRIR 0x00000104U\r\n#define ETH_MMCTIR 0x00000108U\r\n#define ETH_MMCRIMR 0x0000010CU\r\n#define ETH_MMCTIMR 0x00000110U\r\n#define ETH_MMCTGFSCCR 0x0000014CU\r\n#define ETH_MMCTGFMSCCR 0x00000150U\r\n#define ETH_MMCTGFCR 0x00000168U\r\n#define ETH_MMCRFCECR 0x00000194U\r\n#define ETH_MMCRFAECR 0x00000198U\r\n#define ETH_MMCRGUFCR 0x000001C4U\r\n\r\n#define ETH_MAC_TXFIFO_FULL 0x02000000U /* Tx FIFO full */\r\n#define ETH_MAC_TXFIFONOT_EMPTY 0x01000000U /* Tx FIFO not empty */\r\n#define ETH_MAC_TXFIFO_WRITE_ACTIVE 0x00400000U /* Tx FIFO write active */\r\n#define ETH_MAC_TXFIFO_IDLE 0x00000000U /* Tx FIFO read status: Idle */\r\n#define ETH_MAC_TXFIFO_READ 0x00100000U /* Tx FIFO read status: Read (transferring data to the MAC transmitter) */\r\n#define ETH_MAC_TXFIFO_WAITING 0x00200000U /* Tx FIFO read status: Waiting for TxStatus from MAC transmitter */\r\n#define ETH_MAC_TXFIFO_WRITING 0x00300000U /* Tx FIFO read status: Writing the received TxStatus or flushing the TxFIFO */\r\n#define ETH_MAC_TRANSMISSION_PAUSE 0x00080000U /* MAC transmitter in pause */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_IDLE 0x00000000U /* MAC transmit frame controller: Idle */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_WAITING 0x00020000U /* MAC transmit frame controller: Waiting for Status of previous frame or IFG/backoff period to be over */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_GENRATING_PCF 0x00040000U /* MAC transmit frame controller: Generating and transmitting a Pause control frame (in full duplex mode) */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_TRANSFERRING 0x00060000U /* MAC transmit frame controller: Transferring input frame for transmission */\r\n#define ETH_MAC_MII_TRANSMIT_ACTIVE 0x00010000U /* MAC MII transmit engine active */\r\n#define ETH_MAC_RXFIFO_EMPTY 0x00000000U /* Rx FIFO fill level: empty */\r\n#define ETH_MAC_RXFIFO_BELOW_THRESHOLD 0x00000100U /* Rx FIFO fill level: fill-level below flow-control de-activate threshold */\r\n#define ETH_MAC_RXFIFO_ABOVE_THRESHOLD 0x00000200U /* Rx FIFO fill level: fill-level above flow-control activate threshold */\r\n#define ETH_MAC_RXFIFO_FULL 0x00000300U /* Rx FIFO fill level: full */\r\n#if defined(STM32F1)\r\n#else\r\n#define ETH_MAC_READCONTROLLER_IDLE 0x00000000U /* Rx FIFO read controller IDLE state */\r\n#define ETH_MAC_READCONTROLLER_READING_DATA 0x00000020U /* Rx FIFO read controller Reading frame data */\r\n#define ETH_MAC_READCONTROLLER_READING_STATUS 0x00000040U /* Rx FIFO read controller Reading frame status (or time-stamp) */\r\n#endif\r\n#define ETH_MAC_READCONTROLLER_FLUSHING 0x00000060U /* Rx FIFO read controller Flushing the frame data and status */\r\n#define ETH_MAC_RXFIFO_WRITE_ACTIVE 0x00000010U /* Rx FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_NOTACTIVE 0x00000000U /* MAC small FIFO read / write controllers not active */\r\n#define ETH_MAC_SMALL_FIFO_READ_ACTIVE 0x00000002U /* MAC small FIFO read controller active */\r\n#define ETH_MAC_SMALL_FIFO_WRITE_ACTIVE 0x00000004U /* MAC small FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_RW_ACTIVE 0x00000006U /* MAC small FIFO read / write controllers active */\r\n#define ETH_MAC_MII_RECEIVE_PROTOCOL_ACTIVE 0x00000001U /* MAC MII receive protocol engine active */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCMI_Aliased_Defines HAL DCMI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_DCMI_ERROR_OVF HAL_DCMI_ERROR_OVR\r\n#define DCMI_IT_OVF DCMI_IT_OVR\r\n#define DCMI_FLAG_OVFRI DCMI_FLAG_OVRRI\r\n#define DCMI_FLAG_OVFMI DCMI_FLAG_OVRMI\r\n\r\n#define HAL_DCMI_ConfigCROP HAL_DCMI_ConfigCrop\r\n#define HAL_DCMI_EnableCROP HAL_DCMI_EnableCrop\r\n#define HAL_DCMI_DisableCROP HAL_DCMI_DisableCrop\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7)\r\n/** @defgroup HAL_DMA2D_Aliased_Defines HAL DMA2D Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define DMA2D_ARGB8888 DMA2D_OUTPUT_ARGB8888\r\n#define DMA2D_RGB888 DMA2D_OUTPUT_RGB888\r\n#define DMA2D_RGB565 DMA2D_OUTPUT_RGB565\r\n#define DMA2D_ARGB1555 DMA2D_OUTPUT_ARGB1555\r\n#define DMA2D_ARGB4444 DMA2D_OUTPUT_ARGB4444\r\n\r\n#define CM_ARGB8888 DMA2D_INPUT_ARGB8888\r\n#define CM_RGB888 DMA2D_INPUT_RGB888\r\n#define CM_RGB565 DMA2D_INPUT_RGB565\r\n#define CM_ARGB1555 DMA2D_INPUT_ARGB1555\r\n#define CM_ARGB4444 DMA2D_INPUT_ARGB4444\r\n#define CM_L8 DMA2D_INPUT_L8\r\n#define CM_AL44 DMA2D_INPUT_AL44\r\n#define CM_AL88 DMA2D_INPUT_AL88\r\n#define CM_L4 DMA2D_INPUT_L4\r\n#define CM_A8 DMA2D_INPUT_A8\r\n#define CM_A4 DMA2D_INPUT_A4\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7) || defined(STM32U5)\r\n/** @defgroup DMA2D_Aliases DMA2D API Aliases\r\n * @{\r\n */\r\n#define HAL_DMA2D_DisableCLUT HAL_DMA2D_CLUTLoading_Abort /*!< Aliased to HAL_DMA2D_CLUTLoading_Abort\r\n for compatibility with legacy code */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 || STM32U5 */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Defines HAL PPP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_CRYP_Aliased_Functions HAL CRYP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_CRYP_ComputationCpltCallback HAL_CRYPEx_ComputationCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCACHE_Aliased_Functions HAL DCACHE Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32U5)\r\n#define HAL_DCACHE_CleanInvalidateByAddr HAL_DCACHE_CleanInvalidByAddr\r\n#define HAL_DCACHE_CleanInvalidateByAddr_IT HAL_DCACHE_CleanInvalidByAddr_IT\r\n#endif /* STM32U5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if !defined(STM32F2)\r\n/** @defgroup HASH_alias HASH API alias\r\n * @{\r\n */\r\n#define HAL_HASHEx_IRQHandler HAL_HASH_IRQHandler /*!< Redirection for compatibility with legacy code */\r\n/**\r\n *\r\n * @}\r\n */\r\n#endif /* STM32F2 */\r\n/** @defgroup HAL_HASH_Aliased_Functions HAL HASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_HASH_STATETypeDef HAL_HASH_StateTypeDef\r\n#define HAL_HASHPhaseTypeDef HAL_HASH_PhaseTypeDef\r\n#define HAL_HMAC_MD5_Finish HAL_HASH_MD5_Finish\r\n#define HAL_HMAC_SHA1_Finish HAL_HASH_SHA1_Finish\r\n#define HAL_HMAC_SHA224_Finish HAL_HASH_SHA224_Finish\r\n#define HAL_HMAC_SHA256_Finish HAL_HASH_SHA256_Finish\r\n\r\n/*HASH Algorithm Selection*/\r\n\r\n#define HASH_AlgoSelection_SHA1 HASH_ALGOSELECTION_SHA1\r\n#define HASH_AlgoSelection_SHA224 HASH_ALGOSELECTION_SHA224\r\n#define HASH_AlgoSelection_SHA256 HASH_ALGOSELECTION_SHA256\r\n#define HASH_AlgoSelection_MD5 HASH_ALGOSELECTION_MD5\r\n\r\n#define HASH_AlgoMode_HASH HASH_ALGOMODE_HASH\r\n#define HASH_AlgoMode_HMAC HASH_ALGOMODE_HMAC\r\n\r\n#define HASH_HMACKeyType_ShortKey HASH_HMAC_KEYTYPE_SHORTKEY\r\n#define HASH_HMACKeyType_LongKey HASH_HMAC_KEYTYPE_LONGKEY\r\n\r\n#if defined(STM32L4) || defined(STM32L5) || defined(STM32F2) || defined(STM32F4) || defined(STM32F7) || defined(STM32H7)\r\n\r\n#define HAL_HASH_MD5_Accumulate HAL_HASH_MD5_Accmlt\r\n#define HAL_HASH_MD5_Accumulate_End HAL_HASH_MD5_Accmlt_End\r\n#define HAL_HASH_MD5_Accumulate_IT HAL_HASH_MD5_Accmlt_IT\r\n#define HAL_HASH_MD5_Accumulate_End_IT HAL_HASH_MD5_Accmlt_End_IT\r\n\r\n#define HAL_HASH_SHA1_Accumulate HAL_HASH_SHA1_Accmlt\r\n#define HAL_HASH_SHA1_Accumulate_End HAL_HASH_SHA1_Accmlt_End\r\n#define HAL_HASH_SHA1_Accumulate_IT HAL_HASH_SHA1_Accmlt_IT\r\n#define HAL_HASH_SHA1_Accumulate_End_IT HAL_HASH_SHA1_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA224_Accumulate HAL_HASHEx_SHA224_Accmlt\r\n#define HAL_HASHEx_SHA224_Accumulate_End HAL_HASHEx_SHA224_Accmlt_End\r\n#define HAL_HASHEx_SHA224_Accumulate_IT HAL_HASHEx_SHA224_Accmlt_IT\r\n#define HAL_HASHEx_SHA224_Accumulate_End_IT HAL_HASHEx_SHA224_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA256_Accumulate HAL_HASHEx_SHA256_Accmlt\r\n#define HAL_HASHEx_SHA256_Accumulate_End HAL_HASHEx_SHA256_Accmlt_End\r\n#define HAL_HASHEx_SHA256_Accumulate_IT HAL_HASHEx_SHA256_Accmlt_IT\r\n#define HAL_HASHEx_SHA256_Accumulate_End_IT HAL_HASHEx_SHA256_Accmlt_End_IT\r\n\r\n#endif /* STM32L4 || STM32L5 || STM32F2 || STM32F4 || STM32F7 || STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Functions HAL Generic Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_EnableDBGSleepMode HAL_DBGMCU_EnableDBGSleepMode\r\n#define HAL_DisableDBGSleepMode HAL_DBGMCU_DisableDBGSleepMode\r\n#define HAL_EnableDBGStopMode HAL_DBGMCU_EnableDBGStopMode\r\n#define HAL_DisableDBGStopMode HAL_DBGMCU_DisableDBGStopMode\r\n#define HAL_EnableDBGStandbyMode HAL_DBGMCU_EnableDBGStandbyMode\r\n#define HAL_DisableDBGStandbyMode HAL_DBGMCU_DisableDBGStandbyMode\r\n#define HAL_DBG_LowPowerConfig(Periph, cmd) (((cmd\\\r\n )==ENABLE)? HAL_DBGMCU_DBG_EnableLowPowerConfig(Periph) : HAL_DBGMCU_DBG_DisableLowPowerConfig(Periph))\r\n#define HAL_VREFINT_OutputSelect HAL_SYSCFG_VREFINT_OutputSelect\r\n#define HAL_Lock_Cmd(cmd) (((cmd)==ENABLE) ? HAL_SYSCFG_Enable_Lock_VREFINT() : HAL_SYSCFG_Disable_Lock_VREFINT())\r\n#if defined(STM32L0)\r\n#else\r\n#define HAL_VREFINT_Cmd(cmd) (((cmd)==ENABLE)? HAL_SYSCFG_EnableVREFINT() : HAL_SYSCFG_DisableVREFINT())\r\n#endif\r\n#define HAL_ADC_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? HAL_ADCEx_EnableVREFINT() : HAL_ADCEx_DisableVREFINT())\r\n#define HAL_ADC_EnableBufferSensor_Cmd(cmd) (((cmd\\\r\n )==ENABLE) ? HAL_ADCEx_EnableVREFINTTempSensor() : HAL_ADCEx_DisableVREFINTTempSensor())\r\n#if defined(STM32H7A3xx) || defined(STM32H7B3xx) || defined(STM32H7B0xx) || defined(STM32H7A3xxQ) || defined(STM32H7B3xxQ) || defined(STM32H7B0xxQ)\r\n#define HAL_EnableSRDomainDBGStopMode HAL_EnableDomain3DBGStopMode\r\n#define HAL_DisableSRDomainDBGStopMode HAL_DisableDomain3DBGStopMode\r\n#define HAL_EnableSRDomainDBGStandbyMode HAL_EnableDomain3DBGStandbyMode\r\n#define HAL_DisableSRDomainDBGStandbyMode HAL_DisableDomain3DBGStandbyMode\r\n#endif /* STM32H7A3xx || STM32H7B3xx || STM32H7B0xx || STM32H7A3xxQ || STM32H7B3xxQ || STM32H7B0xxQ */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Functions HAL FLASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define FLASH_HalfPageProgram HAL_FLASHEx_HalfPageProgram\r\n#define FLASH_EnableRunPowerDown HAL_FLASHEx_EnableRunPowerDown\r\n#define FLASH_DisableRunPowerDown HAL_FLASHEx_DisableRunPowerDown\r\n#define HAL_DATA_EEPROMEx_Unlock HAL_FLASHEx_DATAEEPROM_Unlock\r\n#define HAL_DATA_EEPROMEx_Lock HAL_FLASHEx_DATAEEPROM_Lock\r\n#define HAL_DATA_EEPROMEx_Erase HAL_FLASHEx_DATAEEPROM_Erase\r\n#define HAL_DATA_EEPROMEx_Program HAL_FLASHEx_DATAEEPROM_Program\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Functions HAL I2C Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_I2CEx_AnalogFilter_Config HAL_I2CEx_ConfigAnalogFilter\r\n#define HAL_I2CEx_DigitalFilter_Config HAL_I2CEx_ConfigDigitalFilter\r\n#define HAL_FMPI2CEx_AnalogFilter_Config HAL_FMPI2CEx_ConfigAnalogFilter\r\n#define HAL_FMPI2CEx_DigitalFilter_Config HAL_FMPI2CEx_ConfigDigitalFilter\r\n\r\n#define HAL_I2CFastModePlusConfig(SYSCFG_I2CFastModePlus, cmd) (((cmd\\\r\n )==ENABLE)? HAL_I2CEx_EnableFastModePlus(SYSCFG_I2CFastModePlus): HAL_I2CEx_DisableFastModePlus(SYSCFG_I2CFastModePlus))\r\n\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4) || defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_IT HAL_I2C_Master_Seq_Transmit_IT\r\n#define HAL_I2C_Master_Sequential_Receive_IT HAL_I2C_Master_Seq_Receive_IT\r\n#define HAL_I2C_Slave_Sequential_Transmit_IT HAL_I2C_Slave_Seq_Transmit_IT\r\n#define HAL_I2C_Slave_Sequential_Receive_IT HAL_I2C_Slave_Seq_Receive_IT\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4)|| defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_DMA HAL_I2C_Master_Seq_Transmit_DMA\r\n#define HAL_I2C_Master_Sequential_Receive_DMA HAL_I2C_Master_Seq_Receive_DMA\r\n#define HAL_I2C_Slave_Sequential_Transmit_DMA HAL_I2C_Slave_Seq_Transmit_DMA\r\n#define HAL_I2C_Slave_Sequential_Receive_DMA HAL_I2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_IT HAL_FMPI2C_Master_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Master_Sequential_Receive_IT HAL_FMPI2C_Master_Seq_Receive_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_IT HAL_FMPI2C_Slave_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_IT HAL_FMPI2C_Slave_Seq_Receive_IT\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_DMA HAL_FMPI2C_Master_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Master_Sequential_Receive_DMA HAL_FMPI2C_Master_Seq_Receive_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_DMA HAL_FMPI2C_Slave_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_DMA HAL_FMPI2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PWR_Aliased HAL PWR Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32G0)\r\n#define HAL_PWR_ConfigPVD HAL_PWREx_ConfigPVD\r\n#define HAL_PWR_EnablePVD HAL_PWREx_EnablePVD\r\n#define HAL_PWR_DisablePVD HAL_PWREx_DisablePVD\r\n#define HAL_PWR_PVD_IRQHandler HAL_PWREx_PVD_IRQHandler\r\n#endif\r\n#define HAL_PWR_PVDConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_DisableBkUpReg HAL_PWREx_DisableBkUpReg\r\n#define HAL_PWR_DisableFlashPowerDown HAL_PWREx_DisableFlashPowerDown\r\n#define HAL_PWR_DisableVddio2Monitor HAL_PWREx_DisableVddio2Monitor\r\n#define HAL_PWR_EnableBkUpReg HAL_PWREx_EnableBkUpReg\r\n#define HAL_PWR_EnableFlashPowerDown HAL_PWREx_EnableFlashPowerDown\r\n#define HAL_PWR_EnableVddio2Monitor HAL_PWREx_EnableVddio2Monitor\r\n#define HAL_PWR_PVD_PVM_IRQHandler HAL_PWREx_PVD_PVM_IRQHandler\r\n#define HAL_PWR_PVDLevelConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_Vddio2Monitor_IRQHandler HAL_PWREx_Vddio2Monitor_IRQHandler\r\n#define HAL_PWR_Vddio2MonitorCallback HAL_PWREx_Vddio2MonitorCallback\r\n#define HAL_PWREx_ActivateOverDrive HAL_PWREx_EnableOverDrive\r\n#define HAL_PWREx_DeactivateOverDrive HAL_PWREx_DisableOverDrive\r\n#define HAL_PWREx_DisableSDADCAnalog HAL_PWREx_DisableSDADC\r\n#define HAL_PWREx_EnableSDADCAnalog HAL_PWREx_EnableSDADC\r\n#define HAL_PWREx_PVMConfig HAL_PWREx_ConfigPVM\r\n\r\n#define PWR_MODE_NORMAL PWR_PVD_MODE_NORMAL\r\n#define PWR_MODE_IT_RISING PWR_PVD_MODE_IT_RISING\r\n#define PWR_MODE_IT_FALLING PWR_PVD_MODE_IT_FALLING\r\n#define PWR_MODE_IT_RISING_FALLING PWR_PVD_MODE_IT_RISING_FALLING\r\n#define PWR_MODE_EVENT_RISING PWR_PVD_MODE_EVENT_RISING\r\n#define PWR_MODE_EVENT_FALLING PWR_PVD_MODE_EVENT_FALLING\r\n#define PWR_MODE_EVENT_RISING_FALLING PWR_PVD_MODE_EVENT_RISING_FALLING\r\n\r\n#define CR_OFFSET_BB PWR_CR_OFFSET_BB\r\n#define CSR_OFFSET_BB PWR_CSR_OFFSET_BB\r\n#define PMODE_BIT_NUMBER VOS_BIT_NUMBER\r\n#define CR_PMODE_BB CR_VOS_BB\r\n\r\n#define DBP_BitNumber DBP_BIT_NUMBER\r\n#define PVDE_BitNumber PVDE_BIT_NUMBER\r\n#define PMODE_BitNumber PMODE_BIT_NUMBER\r\n#define EWUP_BitNumber EWUP_BIT_NUMBER\r\n#define FPDS_BitNumber FPDS_BIT_NUMBER\r\n#define ODEN_BitNumber ODEN_BIT_NUMBER\r\n#define ODSWEN_BitNumber ODSWEN_BIT_NUMBER\r\n#define MRLVDS_BitNumber MRLVDS_BIT_NUMBER\r\n#define LPLVDS_BitNumber LPLVDS_BIT_NUMBER\r\n#define BRE_BitNumber BRE_BIT_NUMBER\r\n\r\n#define PWR_MODE_EVT PWR_PVD_MODE_NORMAL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Functions HAL SMBUS Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SMBUS_Slave_Listen_IT HAL_SMBUS_EnableListen_IT\r\n#define HAL_SMBUS_SlaveAddrCallback HAL_SMBUS_AddrCallback\r\n#define HAL_SMBUS_SlaveListenCpltCallback HAL_SMBUS_ListenCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Functions HAL SPI Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SPI_FlushRxFifo HAL_SPIEx_FlushRxFifo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Functions HAL TIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_TIM_DMADelayPulseCplt TIM_DMADelayPulseCplt\r\n#define HAL_TIM_DMAError TIM_DMAError\r\n#define HAL_TIM_DMACaptureCplt TIM_DMACaptureCplt\r\n#define HAL_TIMEx_DMACommutationCplt TIMEx_DMACommutationCplt\r\n#if defined(STM32H7) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4)\r\n#define HAL_TIM_SlaveConfigSynchronization HAL_TIM_SlaveConfigSynchro\r\n#define HAL_TIM_SlaveConfigSynchronization_IT HAL_TIM_SlaveConfigSynchro_IT\r\n#define HAL_TIMEx_CommutationCallback HAL_TIMEx_CommutCallback\r\n#define HAL_TIMEx_ConfigCommutationEvent HAL_TIMEx_ConfigCommutEvent\r\n#define HAL_TIMEx_ConfigCommutationEvent_IT HAL_TIMEx_ConfigCommutEvent_IT\r\n#define HAL_TIMEx_ConfigCommutationEvent_DMA HAL_TIMEx_ConfigCommutEvent_DMA\r\n#endif /* STM32H7 || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Functions HAL UART Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_UART_WakeupCallback HAL_UARTEx_WakeupCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Functions HAL LTDC Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LTDC_LineEvenCallback HAL_LTDC_LineEventCallback\r\n#define HAL_LTDC_Relaod HAL_LTDC_Reload\r\n#define HAL_LTDC_StructInitFromVideoConfig HAL_LTDCEx_StructInitFromVideoConfig\r\n#define HAL_LTDC_StructInitFromAdaptedCommandConfig HAL_LTDCEx_StructInitFromAdaptedCommandConfig\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PPP_Aliased_Functions HAL PPP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Macros HAL CRYP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_IT_CC CRYP_IT_CC\r\n#define AES_IT_ERR CRYP_IT_ERR\r\n#define AES_FLAG_CCF CRYP_FLAG_CCF\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_GET_BOOT_MODE __HAL_SYSCFG_GET_BOOT_MODE\r\n#define __HAL_REMAPMEMORY_FLASH __HAL_SYSCFG_REMAPMEMORY_FLASH\r\n#define __HAL_REMAPMEMORY_SYSTEMFLASH __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH\r\n#define __HAL_REMAPMEMORY_SRAM __HAL_SYSCFG_REMAPMEMORY_SRAM\r\n#define __HAL_REMAPMEMORY_FMC __HAL_SYSCFG_REMAPMEMORY_FMC\r\n#define __HAL_REMAPMEMORY_FMC_SDRAM __HAL_SYSCFG_REMAPMEMORY_FMC_SDRAM\r\n#define __HAL_REMAPMEMORY_FSMC __HAL_SYSCFG_REMAPMEMORY_FSMC\r\n#define __HAL_REMAPMEMORY_QUADSPI __HAL_SYSCFG_REMAPMEMORY_QUADSPI\r\n#define __HAL_FMC_BANK __HAL_SYSCFG_FMC_BANK\r\n#define __HAL_GET_FLAG __HAL_SYSCFG_GET_FLAG\r\n#define __HAL_CLEAR_FLAG __HAL_SYSCFG_CLEAR_FLAG\r\n#define __HAL_VREFINT_OUT_ENABLE __HAL_SYSCFG_VREFINT_OUT_ENABLE\r\n#define __HAL_VREFINT_OUT_DISABLE __HAL_SYSCFG_VREFINT_OUT_DISABLE\r\n#define __HAL_SYSCFG_SRAM2_WRP_ENABLE __HAL_SYSCFG_SRAM2_WRP_0_31_ENABLE\r\n\r\n#define SYSCFG_FLAG_VREF_READY SYSCFG_FLAG_VREFINT_READY\r\n#define SYSCFG_FLAG_RC48 RCC_FLAG_HSI48\r\n#define IS_SYSCFG_FASTMODEPLUS_CONFIG IS_I2C_FASTMODEPLUS\r\n#define UFB_MODE_BitNumber UFB_MODE_BIT_NUMBER\r\n#define CMP_PD_BitNumber CMP_PD_BIT_NUMBER\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_ADC_Aliased_Macros HAL ADC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __ADC_ENABLE __HAL_ADC_ENABLE\r\n#define __ADC_DISABLE __HAL_ADC_DISABLE\r\n#define __HAL_ADC_ENABLING_CONDITIONS ADC_ENABLING_CONDITIONS\r\n#define __HAL_ADC_DISABLING_CONDITIONS ADC_DISABLING_CONDITIONS\r\n#define __HAL_ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __HAL_ADC_IS_SOFTWARE_START_REGULAR ADC_IS_SOFTWARE_START_REGULAR\r\n#define __HAL_ADC_IS_SOFTWARE_START_INJECTED ADC_IS_SOFTWARE_START_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR ADC_IS_CONVERSION_ONGOING_REGULAR\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_INJECTED ADC_IS_CONVERSION_ONGOING_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING ADC_IS_CONVERSION_ONGOING\r\n#define __HAL_ADC_CLEAR_ERRORCODE ADC_CLEAR_ERRORCODE\r\n\r\n#define __HAL_ADC_GET_RESOLUTION ADC_GET_RESOLUTION\r\n#define __HAL_ADC_JSQR_RK ADC_JSQR_RK\r\n#define __HAL_ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_SHIFT\r\n#define __HAL_ADC_CFGR_AWD23CR ADC_CFGR_AWD23CR\r\n#define __HAL_ADC_CFGR_INJECT_AUTO_CONVERSION ADC_CFGR_INJECT_AUTO_CONVERSION\r\n#define __HAL_ADC_CFGR_INJECT_CONTEXT_QUEUE ADC_CFGR_INJECT_CONTEXT_QUEUE\r\n#define __HAL_ADC_CFGR_INJECT_DISCCONTINUOUS ADC_CFGR_INJECT_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_REG_DISCCONTINUOUS ADC_CFGR_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_DISCONTINUOUS_NUM ADC_CFGR_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CFGR_AUTOWAIT ADC_CFGR_AUTOWAIT\r\n#define __HAL_ADC_CFGR_CONTINUOUS ADC_CFGR_CONTINUOUS\r\n#define __HAL_ADC_CFGR_OVERRUN ADC_CFGR_OVERRUN\r\n#define __HAL_ADC_CFGR_DMACONTREQ ADC_CFGR_DMACONTREQ\r\n#define __HAL_ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_SET\r\n#define __HAL_ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_SET\r\n#define __HAL_ADC_OFR_CHANNEL ADC_OFR_CHANNEL\r\n#define __HAL_ADC_DIFSEL_CHANNEL ADC_DIFSEL_CHANNEL\r\n#define __HAL_ADC_CALFACT_DIFF_SET ADC_CALFACT_DIFF_SET\r\n#define __HAL_ADC_CALFACT_DIFF_GET ADC_CALFACT_DIFF_GET\r\n#define __HAL_ADC_TRX_HIGHTHRESHOLD ADC_TRX_HIGHTHRESHOLD\r\n\r\n#define __HAL_ADC_OFFSET_SHIFT_RESOLUTION ADC_OFFSET_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD1THRESHOLD_SHIFT_RESOLUTION ADC_AWD1THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD23THRESHOLD_SHIFT_RESOLUTION ADC_AWD23THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_COMMON_REGISTER ADC_COMMON_REGISTER\r\n#define __HAL_ADC_COMMON_CCR_MULTI ADC_COMMON_CCR_MULTI\r\n#define __HAL_ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __HAL_ADC_NONMULTIMODE_OR_MULTIMODEMASTER ADC_NONMULTIMODE_OR_MULTIMODEMASTER\r\n#define __HAL_ADC_COMMON_ADC_OTHER ADC_COMMON_ADC_OTHER\r\n#define __HAL_ADC_MULTI_SLAVE ADC_MULTI_SLAVE\r\n\r\n#define __HAL_ADC_SQR1_L ADC_SQR1_L_SHIFT\r\n#define __HAL_ADC_JSQR_JL ADC_JSQR_JL_SHIFT\r\n#define __HAL_ADC_JSQR_RK_JL ADC_JSQR_RK_JL\r\n#define __HAL_ADC_CR1_DISCONTINUOUS_NUM ADC_CR1_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CR1_SCAN ADC_CR1_SCAN_SET\r\n#define __HAL_ADC_CONVCYCLES_MAX_RANGE ADC_CONVCYCLES_MAX_RANGE\r\n#define __HAL_ADC_CLOCK_PRESCALER_RANGE ADC_CLOCK_PRESCALER_RANGE\r\n#define __HAL_ADC_GET_CLOCK_PRESCALER ADC_GET_CLOCK_PRESCALER\r\n\r\n#define __HAL_ADC_SQR1 ADC_SQR1\r\n#define __HAL_ADC_SMPR1 ADC_SMPR1\r\n#define __HAL_ADC_SMPR2 ADC_SMPR2\r\n#define __HAL_ADC_SQR3_RK ADC_SQR3_RK\r\n#define __HAL_ADC_SQR2_RK ADC_SQR2_RK\r\n#define __HAL_ADC_SQR1_RK ADC_SQR1_RK\r\n#define __HAL_ADC_CR2_CONTINUOUS ADC_CR2_CONTINUOUS\r\n#define __HAL_ADC_CR1_DISCONTINUOUS ADC_CR1_DISCONTINUOUS\r\n#define __HAL_ADC_CR1_SCANCONV ADC_CR1_SCANCONV\r\n#define __HAL_ADC_CR2_EOCSelection ADC_CR2_EOCSelection\r\n#define __HAL_ADC_CR2_DMAContReq ADC_CR2_DMAContReq\r\n#define __HAL_ADC_JSQR ADC_JSQR\r\n\r\n#define __HAL_ADC_CHSELR_CHANNEL ADC_CHSELR_CHANNEL\r\n#define __HAL_ADC_CFGR1_REG_DISCCONTINUOUS ADC_CFGR1_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR1_AUTOOFF ADC_CFGR1_AUTOOFF\r\n#define __HAL_ADC_CFGR1_AUTOWAIT ADC_CFGR1_AUTOWAIT\r\n#define __HAL_ADC_CFGR1_CONTINUOUS ADC_CFGR1_CONTINUOUS\r\n#define __HAL_ADC_CFGR1_OVERRUN ADC_CFGR1_OVERRUN\r\n#define __HAL_ADC_CFGR1_SCANDIR ADC_CFGR1_SCANDIR\r\n#define __HAL_ADC_CFGR1_DMACONTREQ ADC_CFGR1_DMACONTREQ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_DHR12R1_ALIGNEMENT DAC_DHR12R1_ALIGNMENT\r\n#define __HAL_DHR12R2_ALIGNEMENT DAC_DHR12R2_ALIGNMENT\r\n#define __HAL_DHR12RD_ALIGNEMENT DAC_DHR12RD_ALIGNMENT\r\n#define IS_DAC_GENERATE_WAVE IS_DAC_WAVE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DBGMCU_Aliased_Macros HAL DBGMCU Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_FREEZE_TIM1_DBGMCU __HAL_DBGMCU_FREEZE_TIM1\r\n#define __HAL_UNFREEZE_TIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM1\r\n#define __HAL_FREEZE_TIM2_DBGMCU __HAL_DBGMCU_FREEZE_TIM2\r\n#define __HAL_UNFREEZE_TIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM2\r\n#define __HAL_FREEZE_TIM3_DBGMCU __HAL_DBGMCU_FREEZE_TIM3\r\n#define __HAL_UNFREEZE_TIM3_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM3\r\n#define __HAL_FREEZE_TIM4_DBGMCU __HAL_DBGMCU_FREEZE_TIM4\r\n#define __HAL_UNFREEZE_TIM4_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM4\r\n#define __HAL_FREEZE_TIM5_DBGMCU __HAL_DBGMCU_FREEZE_TIM5\r\n#define __HAL_UNFREEZE_TIM5_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM5\r\n#define __HAL_FREEZE_TIM6_DBGMCU __HAL_DBGMCU_FREEZE_TIM6\r\n#define __HAL_UNFREEZE_TIM6_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM6\r\n#define __HAL_FREEZE_TIM7_DBGMCU __HAL_DBGMCU_FREEZE_TIM7\r\n#define __HAL_UNFREEZE_TIM7_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM7\r\n#define __HAL_FREEZE_TIM8_DBGMCU __HAL_DBGMCU_FREEZE_TIM8\r\n#define __HAL_UNFREEZE_TIM8_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM8\r\n\r\n#define __HAL_FREEZE_TIM9_DBGMCU __HAL_DBGMCU_FREEZE_TIM9\r\n#define __HAL_UNFREEZE_TIM9_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM9\r\n#define __HAL_FREEZE_TIM10_DBGMCU __HAL_DBGMCU_FREEZE_TIM10\r\n#define __HAL_UNFREEZE_TIM10_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM10\r\n#define __HAL_FREEZE_TIM11_DBGMCU __HAL_DBGMCU_FREEZE_TIM11\r\n#define __HAL_UNFREEZE_TIM11_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM11\r\n#define __HAL_FREEZE_TIM12_DBGMCU __HAL_DBGMCU_FREEZE_TIM12\r\n#define __HAL_UNFREEZE_TIM12_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM12\r\n#define __HAL_FREEZE_TIM13_DBGMCU __HAL_DBGMCU_FREEZE_TIM13\r\n#define __HAL_UNFREEZE_TIM13_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM13\r\n#define __HAL_FREEZE_TIM14_DBGMCU __HAL_DBGMCU_FREEZE_TIM14\r\n#define __HAL_UNFREEZE_TIM14_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM14\r\n#define __HAL_FREEZE_CAN2_DBGMCU __HAL_DBGMCU_FREEZE_CAN2\r\n#define __HAL_UNFREEZE_CAN2_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN2\r\n\r\n\r\n#define __HAL_FREEZE_TIM15_DBGMCU __HAL_DBGMCU_FREEZE_TIM15\r\n#define __HAL_UNFREEZE_TIM15_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM15\r\n#define __HAL_FREEZE_TIM16_DBGMCU __HAL_DBGMCU_FREEZE_TIM16\r\n#define __HAL_UNFREEZE_TIM16_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM16\r\n#define __HAL_FREEZE_TIM17_DBGMCU __HAL_DBGMCU_FREEZE_TIM17\r\n#define __HAL_UNFREEZE_TIM17_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM17\r\n#define __HAL_FREEZE_RTC_DBGMCU __HAL_DBGMCU_FREEZE_RTC\r\n#define __HAL_UNFREEZE_RTC_DBGMCU __HAL_DBGMCU_UNFREEZE_RTC\r\n#if defined(STM32H7)\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG1\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UnFreeze_WWDG1\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG1\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UnFreeze_IWDG1\r\n#else\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_WWDG\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_IWDG\r\n#endif /* STM32H7 */\r\n#define __HAL_FREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT\r\n#define __HAL_FREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT\r\n#define __HAL_FREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT\r\n#define __HAL_FREEZE_CAN1_DBGMCU __HAL_DBGMCU_FREEZE_CAN1\r\n#define __HAL_UNFREEZE_CAN1_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN1\r\n#define __HAL_FREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM1\r\n#define __HAL_UNFREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM1\r\n#define __HAL_FREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM2\r\n#define __HAL_UNFREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM2\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Macros HAL COMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32F3)\r\n#define COMP_START __HAL_COMP_ENABLE\r\n#define COMP_STOP __HAL_COMP_DISABLE\r\n#define COMP_LOCK __HAL_COMP_LOCK\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F302xE) || defined(STM32F302xC)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F373xC) ||defined(STM32F378xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n# endif\r\n#else\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n#endif\r\n\r\n#define __HAL_COMP_GET_EXTI_LINE COMP_GET_EXTI_LINE\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/* Note: On these STM32 families, the only argument of this macro */\r\n/* is COMP_FLAG_LOCK. */\r\n/* This macro is replaced by __HAL_COMP_IS_LOCKED with only HAL handle */\r\n/* argument. */\r\n#define __HAL_COMP_GET_FLAG(__HANDLE__, __FLAG__) (__HAL_COMP_IS_LOCKED(__HANDLE__))\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/** @defgroup HAL_COMP_Aliased_Functions HAL COMP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_COMP_Start_IT HAL_COMP_Start /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n#define HAL_COMP_Stop_IT HAL_COMP_Stop /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_DAC_WAVE(WAVE) (((WAVE) == DAC_WAVE_NONE) || \\\r\n ((WAVE) == DAC_WAVE_NOISE)|| \\\r\n ((WAVE) == DAC_WAVE_TRIANGLE))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Macros HAL FLASH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_WRPAREA IS_OB_WRPAREA\r\n#define IS_TYPEPROGRAM IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEPROGRAMFLASH IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEERASE IS_FLASH_TYPEERASE\r\n#define IS_NBSECTORS IS_FLASH_NBSECTORS\r\n#define IS_OB_WDG_SOURCE IS_OB_IWDG_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Macros HAL I2C Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_I2C_RESET_CR2 I2C_RESET_CR2\r\n#define __HAL_I2C_GENERATE_START I2C_GENERATE_START\r\n#if defined(STM32F1)\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQRANGE\r\n#else\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQ_RANGE\r\n#endif /* STM32F1 */\r\n#define __HAL_I2C_RISE_TIME I2C_RISE_TIME\r\n#define __HAL_I2C_SPEED_STANDARD I2C_SPEED_STANDARD\r\n#define __HAL_I2C_SPEED_FAST I2C_SPEED_FAST\r\n#define __HAL_I2C_SPEED I2C_SPEED\r\n#define __HAL_I2C_7BIT_ADD_WRITE I2C_7BIT_ADD_WRITE\r\n#define __HAL_I2C_7BIT_ADD_READ I2C_7BIT_ADD_READ\r\n#define __HAL_I2C_10BIT_ADDRESS I2C_10BIT_ADDRESS\r\n#define __HAL_I2C_10BIT_HEADER_WRITE I2C_10BIT_HEADER_WRITE\r\n#define __HAL_I2C_10BIT_HEADER_READ I2C_10BIT_HEADER_READ\r\n#define __HAL_I2C_MEM_ADD_MSB I2C_MEM_ADD_MSB\r\n#define __HAL_I2C_MEM_ADD_LSB I2C_MEM_ADD_LSB\r\n#define __HAL_I2C_FREQRANGE I2C_FREQRANGE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Macros HAL I2S Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_I2S_INSTANCE IS_I2S_ALL_INSTANCE\r\n#define IS_I2S_INSTANCE_EXT IS_I2S_ALL_INSTANCE_EXT\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_I2S_CLEAR_FREFLAG __HAL_I2S_CLEAR_TIFREFLAG\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Macros HAL IRDA Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __IRDA_DISABLE __HAL_IRDA_DISABLE\r\n#define __IRDA_ENABLE __HAL_IRDA_ENABLE\r\n\r\n#define __HAL_IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __HAL_IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n#define __IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n\r\n#define IS_IRDA_ONEBIT_SAMPLE IS_IRDA_ONE_BIT_SAMPLE\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Macros HAL IWDG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_IWDG_ENABLE_WRITE_ACCESS IWDG_ENABLE_WRITE_ACCESS\r\n#define __HAL_IWDG_DISABLE_WRITE_ACCESS IWDG_DISABLE_WRITE_ACCESS\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Macros HAL LPTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_LPTIM_ENABLE_INTERRUPT __HAL_LPTIM_ENABLE_IT\r\n#define __HAL_LPTIM_DISABLE_INTERRUPT __HAL_LPTIM_DISABLE_IT\r\n#define __HAL_LPTIM_GET_ITSTATUS __HAL_LPTIM_GET_IT_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Macros HAL OPAMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __OPAMP_CSR_OPAXPD OPAMP_CSR_OPAXPD\r\n#define __OPAMP_CSR_S3SELX OPAMP_CSR_S3SELX\r\n#define __OPAMP_CSR_S4SELX OPAMP_CSR_S4SELX\r\n#define __OPAMP_CSR_S5SELX OPAMP_CSR_S5SELX\r\n#define __OPAMP_CSR_S6SELX OPAMP_CSR_S6SELX\r\n#define __OPAMP_CSR_OPAXCAL_L OPAMP_CSR_OPAXCAL_L\r\n#define __OPAMP_CSR_OPAXCAL_H OPAMP_CSR_OPAXCAL_H\r\n#define __OPAMP_CSR_OPAXLPM OPAMP_CSR_OPAXLPM\r\n#define __OPAMP_CSR_ALL_SWITCHES OPAMP_CSR_ALL_SWITCHES\r\n#define __OPAMP_CSR_ANAWSELX OPAMP_CSR_ANAWSELX\r\n#define __OPAMP_CSR_OPAXCALOUT OPAMP_CSR_OPAXCALOUT\r\n#define __OPAMP_OFFSET_TRIM_BITSPOSITION OPAMP_OFFSET_TRIM_BITSPOSITION\r\n#define __OPAMP_OFFSET_TRIM_SET OPAMP_OFFSET_TRIM_SET\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PWR_Aliased_Macros HAL PWR Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_PVD_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PVD_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PVM_EVENT_DISABLE __HAL_PWR_PVM_EVENT_DISABLE\r\n#define __HAL_PVM_EVENT_ENABLE __HAL_PWR_PVM_EVENT_ENABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_ENABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_ENABLE\r\n#define __HAL_PWR_INTERNALWAKEUP_DISABLE HAL_PWREx_DisableInternalWakeUpLine\r\n#define __HAL_PWR_INTERNALWAKEUP_ENABLE HAL_PWREx_EnableInternalWakeUpLine\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_DISABLE HAL_PWREx_DisablePullUpPullDownConfig\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_ENABLE HAL_PWREx_EnablePullUpPullDownConfig\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_EGDE_TRIGGER() do { __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); } while(0)\r\n#define __HAL_PWR_PVD_EXTI_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_RISING_EDGE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVM_DISABLE() do { HAL_PWREx_DisablePVM1();HAL_PWREx_DisablePVM2();HAL_PWREx_DisablePVM3();HAL_PWREx_DisablePVM4(); } while(0)\r\n#define __HAL_PWR_PVM_ENABLE() do { HAL_PWREx_EnablePVM1();HAL_PWREx_EnablePVM2();HAL_PWREx_EnablePVM3();HAL_PWREx_EnablePVM4(); } while(0)\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_DISABLE HAL_PWREx_DisableSRAM2ContentRetention\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_ENABLE HAL_PWREx_EnableSRAM2ContentRetention\r\n#define __HAL_PWR_VDDIO2_DISABLE HAL_PWREx_DisableVddIO2\r\n#define __HAL_PWR_VDDIO2_ENABLE HAL_PWREx_EnableVddIO2\r\n#define __HAL_PWR_VDDIO2_EXTI_CLEAR_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDIO2_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDUSB_DISABLE HAL_PWREx_DisableVddUSB\r\n#define __HAL_PWR_VDDUSB_ENABLE HAL_PWREx_EnableVddUSB\r\n\r\n#if defined (STM32F4)\r\n#define __HAL_PVD_EXTI_ENABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_ENABLE_IT()\r\n#define __HAL_PVD_EXTI_DISABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_DISABLE_IT()\r\n#define __HAL_PVD_EXTI_GET_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GET_FLAG()\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_CLEAR_FLAG()\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG __HAL_PWR_PVD_EXTI_CLEAR_FLAG\r\n#define __HAL_PVD_EXTI_DISABLE_IT __HAL_PWR_PVD_EXTI_DISABLE_IT\r\n#define __HAL_PVD_EXTI_ENABLE_IT __HAL_PWR_PVD_EXTI_ENABLE_IT\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT __HAL_PWR_PVD_EXTI_GENERATE_SWIT\r\n#define __HAL_PVD_EXTI_GET_FLAG __HAL_PWR_PVD_EXTI_GET_FLAG\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_RCC_Aliased HAL RCC Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define RCC_StopWakeUpClock_MSI RCC_STOP_WAKEUPCLOCK_MSI\r\n#define RCC_StopWakeUpClock_HSI RCC_STOP_WAKEUPCLOCK_HSI\r\n\r\n#define HAL_RCC_CCSCallback HAL_RCC_CSSCallback\r\n#define HAL_RC48_EnableBuffer_Cmd(cmd) (((cmd\\\r\n )==ENABLE) ? HAL_RCCEx_EnableHSI48_VREFINT() : HAL_RCCEx_DisableHSI48_VREFINT())\r\n\r\n#define __ADC_CLK_DISABLE __HAL_RCC_ADC_CLK_DISABLE\r\n#define __ADC_CLK_ENABLE __HAL_RCC_ADC_CLK_ENABLE\r\n#define __ADC_CLK_SLEEP_DISABLE __HAL_RCC_ADC_CLK_SLEEP_DISABLE\r\n#define __ADC_CLK_SLEEP_ENABLE __HAL_RCC_ADC_CLK_SLEEP_ENABLE\r\n#define __ADC_FORCE_RESET __HAL_RCC_ADC_FORCE_RESET\r\n#define __ADC_RELEASE_RESET __HAL_RCC_ADC_RELEASE_RESET\r\n#define __ADC1_CLK_DISABLE __HAL_RCC_ADC1_CLK_DISABLE\r\n#define __ADC1_CLK_ENABLE __HAL_RCC_ADC1_CLK_ENABLE\r\n#define __ADC1_FORCE_RESET __HAL_RCC_ADC1_FORCE_RESET\r\n#define __ADC1_RELEASE_RESET __HAL_RCC_ADC1_RELEASE_RESET\r\n#define __ADC1_CLK_SLEEP_ENABLE __HAL_RCC_ADC1_CLK_SLEEP_ENABLE\r\n#define __ADC1_CLK_SLEEP_DISABLE __HAL_RCC_ADC1_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_DISABLE __HAL_RCC_ADC2_CLK_DISABLE\r\n#define __ADC2_CLK_ENABLE __HAL_RCC_ADC2_CLK_ENABLE\r\n#define __ADC2_FORCE_RESET __HAL_RCC_ADC2_FORCE_RESET\r\n#define __ADC2_RELEASE_RESET __HAL_RCC_ADC2_RELEASE_RESET\r\n#define __ADC3_CLK_DISABLE __HAL_RCC_ADC3_CLK_DISABLE\r\n#define __ADC3_CLK_ENABLE __HAL_RCC_ADC3_CLK_ENABLE\r\n#define __ADC3_FORCE_RESET __HAL_RCC_ADC3_FORCE_RESET\r\n#define __ADC3_RELEASE_RESET __HAL_RCC_ADC3_RELEASE_RESET\r\n#define __AES_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __AES_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __AES_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __AES_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __AES_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __AES_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#define __CRYP_CLK_SLEEP_ENABLE __HAL_RCC_CRYP_CLK_SLEEP_ENABLE\r\n#define __CRYP_CLK_SLEEP_DISABLE __HAL_RCC_CRYP_CLK_SLEEP_DISABLE\r\n#define __CRYP_CLK_ENABLE __HAL_RCC_CRYP_CLK_ENABLE\r\n#define __CRYP_CLK_DISABLE __HAL_RCC_CRYP_CLK_DISABLE\r\n#define __CRYP_FORCE_RESET __HAL_RCC_CRYP_FORCE_RESET\r\n#define __CRYP_RELEASE_RESET __HAL_RCC_CRYP_RELEASE_RESET\r\n#define __AFIO_CLK_DISABLE __HAL_RCC_AFIO_CLK_DISABLE\r\n#define __AFIO_CLK_ENABLE __HAL_RCC_AFIO_CLK_ENABLE\r\n#define __AFIO_FORCE_RESET __HAL_RCC_AFIO_FORCE_RESET\r\n#define __AFIO_RELEASE_RESET __HAL_RCC_AFIO_RELEASE_RESET\r\n#define __AHB_FORCE_RESET __HAL_RCC_AHB_FORCE_RESET\r\n#define __AHB_RELEASE_RESET __HAL_RCC_AHB_RELEASE_RESET\r\n#define __AHB1_FORCE_RESET __HAL_RCC_AHB1_FORCE_RESET\r\n#define __AHB1_RELEASE_RESET __HAL_RCC_AHB1_RELEASE_RESET\r\n#define __AHB2_FORCE_RESET __HAL_RCC_AHB2_FORCE_RESET\r\n#define __AHB2_RELEASE_RESET __HAL_RCC_AHB2_RELEASE_RESET\r\n#define __AHB3_FORCE_RESET __HAL_RCC_AHB3_FORCE_RESET\r\n#define __AHB3_RELEASE_RESET __HAL_RCC_AHB3_RELEASE_RESET\r\n#define __APB1_FORCE_RESET __HAL_RCC_APB1_FORCE_RESET\r\n#define __APB1_RELEASE_RESET __HAL_RCC_APB1_RELEASE_RESET\r\n#define __APB2_FORCE_RESET __HAL_RCC_APB2_FORCE_RESET\r\n#define __APB2_RELEASE_RESET __HAL_RCC_APB2_RELEASE_RESET\r\n#define __BKP_CLK_DISABLE __HAL_RCC_BKP_CLK_DISABLE\r\n#define __BKP_CLK_ENABLE __HAL_RCC_BKP_CLK_ENABLE\r\n#define __BKP_FORCE_RESET __HAL_RCC_BKP_FORCE_RESET\r\n#define __BKP_RELEASE_RESET __HAL_RCC_BKP_RELEASE_RESET\r\n#define __CAN1_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN1_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN1_CLK_SLEEP_DISABLE __HAL_RCC_CAN1_CLK_SLEEP_DISABLE\r\n#define __CAN1_CLK_SLEEP_ENABLE __HAL_RCC_CAN1_CLK_SLEEP_ENABLE\r\n#define __CAN1_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN1_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN2_CLK_DISABLE __HAL_RCC_CAN2_CLK_DISABLE\r\n#define __CAN2_CLK_ENABLE __HAL_RCC_CAN2_CLK_ENABLE\r\n#define __CAN2_FORCE_RESET __HAL_RCC_CAN2_FORCE_RESET\r\n#define __CAN2_RELEASE_RESET __HAL_RCC_CAN2_RELEASE_RESET\r\n#define __CEC_CLK_DISABLE __HAL_RCC_CEC_CLK_DISABLE\r\n#define __CEC_CLK_ENABLE __HAL_RCC_CEC_CLK_ENABLE\r\n#define __COMP_CLK_DISABLE __HAL_RCC_COMP_CLK_DISABLE\r\n#define __COMP_CLK_ENABLE __HAL_RCC_COMP_CLK_ENABLE\r\n#define __COMP_FORCE_RESET __HAL_RCC_COMP_FORCE_RESET\r\n#define __COMP_RELEASE_RESET __HAL_RCC_COMP_RELEASE_RESET\r\n#define __COMP_CLK_SLEEP_ENABLE __HAL_RCC_COMP_CLK_SLEEP_ENABLE\r\n#define __COMP_CLK_SLEEP_DISABLE __HAL_RCC_COMP_CLK_SLEEP_DISABLE\r\n#define __CEC_FORCE_RESET __HAL_RCC_CEC_FORCE_RESET\r\n#define __CEC_RELEASE_RESET __HAL_RCC_CEC_RELEASE_RESET\r\n#define __CRC_CLK_DISABLE __HAL_RCC_CRC_CLK_DISABLE\r\n#define __CRC_CLK_ENABLE __HAL_RCC_CRC_CLK_ENABLE\r\n#define __CRC_CLK_SLEEP_DISABLE __HAL_RCC_CRC_CLK_SLEEP_DISABLE\r\n#define __CRC_CLK_SLEEP_ENABLE __HAL_RCC_CRC_CLK_SLEEP_ENABLE\r\n#define __CRC_FORCE_RESET __HAL_RCC_CRC_FORCE_RESET\r\n#define __CRC_RELEASE_RESET __HAL_RCC_CRC_RELEASE_RESET\r\n#define __DAC_CLK_DISABLE __HAL_RCC_DAC_CLK_DISABLE\r\n#define __DAC_CLK_ENABLE __HAL_RCC_DAC_CLK_ENABLE\r\n#define __DAC_FORCE_RESET __HAL_RCC_DAC_FORCE_RESET\r\n#define __DAC_RELEASE_RESET __HAL_RCC_DAC_RELEASE_RESET\r\n#define __DAC1_CLK_DISABLE __HAL_RCC_DAC1_CLK_DISABLE\r\n#define __DAC1_CLK_ENABLE __HAL_RCC_DAC1_CLK_ENABLE\r\n#define __DAC1_CLK_SLEEP_DISABLE __HAL_RCC_DAC1_CLK_SLEEP_DISABLE\r\n#define __DAC1_CLK_SLEEP_ENABLE __HAL_RCC_DAC1_CLK_SLEEP_ENABLE\r\n#define __DAC1_FORCE_RESET __HAL_RCC_DAC1_FORCE_RESET\r\n#define __DAC1_RELEASE_RESET __HAL_RCC_DAC1_RELEASE_RESET\r\n#define __DBGMCU_CLK_ENABLE __HAL_RCC_DBGMCU_CLK_ENABLE\r\n#define __DBGMCU_CLK_DISABLE __HAL_RCC_DBGMCU_CLK_DISABLE\r\n#define __DBGMCU_FORCE_RESET __HAL_RCC_DBGMCU_FORCE_RESET\r\n#define __DBGMCU_RELEASE_RESET __HAL_RCC_DBGMCU_RELEASE_RESET\r\n#define __DFSDM_CLK_DISABLE __HAL_RCC_DFSDM_CLK_DISABLE\r\n#define __DFSDM_CLK_ENABLE __HAL_RCC_DFSDM_CLK_ENABLE\r\n#define __DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE\r\n#define __DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE\r\n#define __DFSDM_FORCE_RESET __HAL_RCC_DFSDM_FORCE_RESET\r\n#define __DFSDM_RELEASE_RESET __HAL_RCC_DFSDM_RELEASE_RESET\r\n#define __DMA1_CLK_DISABLE __HAL_RCC_DMA1_CLK_DISABLE\r\n#define __DMA1_CLK_ENABLE __HAL_RCC_DMA1_CLK_ENABLE\r\n#define __DMA1_CLK_SLEEP_DISABLE __HAL_RCC_DMA1_CLK_SLEEP_DISABLE\r\n#define __DMA1_CLK_SLEEP_ENABLE __HAL_RCC_DMA1_CLK_SLEEP_ENABLE\r\n#define __DMA1_FORCE_RESET __HAL_RCC_DMA1_FORCE_RESET\r\n#define __DMA1_RELEASE_RESET __HAL_RCC_DMA1_RELEASE_RESET\r\n#define __DMA2_CLK_DISABLE __HAL_RCC_DMA2_CLK_DISABLE\r\n#define __DMA2_CLK_ENABLE __HAL_RCC_DMA2_CLK_ENABLE\r\n#define __DMA2_CLK_SLEEP_DISABLE __HAL_RCC_DMA2_CLK_SLEEP_DISABLE\r\n#define __DMA2_CLK_SLEEP_ENABLE __HAL_RCC_DMA2_CLK_SLEEP_ENABLE\r\n#define __DMA2_FORCE_RESET __HAL_RCC_DMA2_FORCE_RESET\r\n#define __DMA2_RELEASE_RESET __HAL_RCC_DMA2_RELEASE_RESET\r\n#define __ETHMAC_CLK_DISABLE __HAL_RCC_ETHMAC_CLK_DISABLE\r\n#define __ETHMAC_CLK_ENABLE __HAL_RCC_ETHMAC_CLK_ENABLE\r\n#define __ETHMAC_FORCE_RESET __HAL_RCC_ETHMAC_FORCE_RESET\r\n#define __ETHMAC_RELEASE_RESET __HAL_RCC_ETHMAC_RELEASE_RESET\r\n#define __ETHMACRX_CLK_DISABLE __HAL_RCC_ETHMACRX_CLK_DISABLE\r\n#define __ETHMACRX_CLK_ENABLE __HAL_RCC_ETHMACRX_CLK_ENABLE\r\n#define __ETHMACTX_CLK_DISABLE __HAL_RCC_ETHMACTX_CLK_DISABLE\r\n#define __ETHMACTX_CLK_ENABLE __HAL_RCC_ETHMACTX_CLK_ENABLE\r\n#define __FIREWALL_CLK_DISABLE __HAL_RCC_FIREWALL_CLK_DISABLE\r\n#define __FIREWALL_CLK_ENABLE __HAL_RCC_FIREWALL_CLK_ENABLE\r\n#define __FLASH_CLK_DISABLE __HAL_RCC_FLASH_CLK_DISABLE\r\n#define __FLASH_CLK_ENABLE __HAL_RCC_FLASH_CLK_ENABLE\r\n#define __FLASH_CLK_SLEEP_DISABLE __HAL_RCC_FLASH_CLK_SLEEP_DISABLE\r\n#define __FLASH_CLK_SLEEP_ENABLE __HAL_RCC_FLASH_CLK_SLEEP_ENABLE\r\n#define __FLASH_FORCE_RESET __HAL_RCC_FLASH_FORCE_RESET\r\n#define __FLASH_RELEASE_RESET __HAL_RCC_FLASH_RELEASE_RESET\r\n#define __FLITF_CLK_DISABLE __HAL_RCC_FLITF_CLK_DISABLE\r\n#define __FLITF_CLK_ENABLE __HAL_RCC_FLITF_CLK_ENABLE\r\n#define __FLITF_FORCE_RESET __HAL_RCC_FLITF_FORCE_RESET\r\n#define __FLITF_RELEASE_RESET __HAL_RCC_FLITF_RELEASE_RESET\r\n#define __FLITF_CLK_SLEEP_ENABLE __HAL_RCC_FLITF_CLK_SLEEP_ENABLE\r\n#define __FLITF_CLK_SLEEP_DISABLE __HAL_RCC_FLITF_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_DISABLE __HAL_RCC_FMC_CLK_DISABLE\r\n#define __FMC_CLK_ENABLE __HAL_RCC_FMC_CLK_ENABLE\r\n#define __FMC_CLK_SLEEP_DISABLE __HAL_RCC_FMC_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_SLEEP_ENABLE __HAL_RCC_FMC_CLK_SLEEP_ENABLE\r\n#define __FMC_FORCE_RESET __HAL_RCC_FMC_FORCE_RESET\r\n#define __FMC_RELEASE_RESET __HAL_RCC_FMC_RELEASE_RESET\r\n#define __FSMC_CLK_DISABLE __HAL_RCC_FSMC_CLK_DISABLE\r\n#define __FSMC_CLK_ENABLE __HAL_RCC_FSMC_CLK_ENABLE\r\n#define __GPIOA_CLK_DISABLE __HAL_RCC_GPIOA_CLK_DISABLE\r\n#define __GPIOA_CLK_ENABLE __HAL_RCC_GPIOA_CLK_ENABLE\r\n#define __GPIOA_CLK_SLEEP_DISABLE __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE\r\n#define __GPIOA_CLK_SLEEP_ENABLE __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE\r\n#define __GPIOA_FORCE_RESET __HAL_RCC_GPIOA_FORCE_RESET\r\n#define __GPIOA_RELEASE_RESET __HAL_RCC_GPIOA_RELEASE_RESET\r\n#define __GPIOB_CLK_DISABLE __HAL_RCC_GPIOB_CLK_DISABLE\r\n#define __GPIOB_CLK_ENABLE __HAL_RCC_GPIOB_CLK_ENABLE\r\n#define __GPIOB_CLK_SLEEP_DISABLE __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE\r\n#define __GPIOB_CLK_SLEEP_ENABLE __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE\r\n#define __GPIOB_FORCE_RESET __HAL_RCC_GPIOB_FORCE_RESET\r\n#define __GPIOB_RELEASE_RESET __HAL_RCC_GPIOB_RELEASE_RESET\r\n#define __GPIOC_CLK_DISABLE __HAL_RCC_GPIOC_CLK_DISABLE\r\n#define __GPIOC_CLK_ENABLE __HAL_RCC_GPIOC_CLK_ENABLE\r\n#define __GPIOC_CLK_SLEEP_DISABLE __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE\r\n#define __GPIOC_CLK_SLEEP_ENABLE __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE\r\n#define __GPIOC_FORCE_RESET __HAL_RCC_GPIOC_FORCE_RESET\r\n#define __GPIOC_RELEASE_RESET __HAL_RCC_GPIOC_RELEASE_RESET\r\n#define __GPIOD_CLK_DISABLE __HAL_RCC_GPIOD_CLK_DISABLE\r\n#define __GPIOD_CLK_ENABLE __HAL_RCC_GPIOD_CLK_ENABLE\r\n#define __GPIOD_CLK_SLEEP_DISABLE __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE\r\n#define __GPIOD_CLK_SLEEP_ENABLE __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE\r\n#define __GPIOD_FORCE_RESET __HAL_RCC_GPIOD_FORCE_RESET\r\n#define __GPIOD_RELEASE_RESET __HAL_RCC_GPIOD_RELEASE_RESET\r\n#define __GPIOE_CLK_DISABLE __HAL_RCC_GPIOE_CLK_DISABLE\r\n#define __GPIOE_CLK_ENABLE __HAL_RCC_GPIOE_CLK_ENABLE\r\n#define __GPIOE_CLK_SLEEP_DISABLE __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE\r\n#define __GPIOE_CLK_SLEEP_ENABLE __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE\r\n#define __GPIOE_FORCE_RESET __HAL_RCC_GPIOE_FORCE_RESET\r\n#define __GPIOE_RELEASE_RESET __HAL_RCC_GPIOE_RELEASE_RESET\r\n#define __GPIOF_CLK_DISABLE __HAL_RCC_GPIOF_CLK_DISABLE\r\n#define __GPIOF_CLK_ENABLE __HAL_RCC_GPIOF_CLK_ENABLE\r\n#define __GPIOF_CLK_SLEEP_DISABLE __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE\r\n#define __GPIOF_CLK_SLEEP_ENABLE __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE\r\n#define __GPIOF_FORCE_RESET __HAL_RCC_GPIOF_FORCE_RESET\r\n#define __GPIOF_RELEASE_RESET __HAL_RCC_GPIOF_RELEASE_RESET\r\n#define __GPIOG_CLK_DISABLE __HAL_RCC_GPIOG_CLK_DISABLE\r\n#define __GPIOG_CLK_ENABLE __HAL_RCC_GPIOG_CLK_ENABLE\r\n#define __GPIOG_CLK_SLEEP_DISABLE __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE\r\n#define __GPIOG_CLK_SLEEP_ENABLE __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE\r\n#define __GPIOG_FORCE_RESET __HAL_RCC_GPIOG_FORCE_RESET\r\n#define __GPIOG_RELEASE_RESET __HAL_RCC_GPIOG_RELEASE_RESET\r\n#define __GPIOH_CLK_DISABLE __HAL_RCC_GPIOH_CLK_DISABLE\r\n#define __GPIOH_CLK_ENABLE __HAL_RCC_GPIOH_CLK_ENABLE\r\n#define __GPIOH_CLK_SLEEP_DISABLE __HAL_RCC_GPIOH_CLK_SLEEP_DISABLE\r\n#define __GPIOH_CLK_SLEEP_ENABLE __HAL_RCC_GPIOH_CLK_SLEEP_ENABLE\r\n#define __GPIOH_FORCE_RESET __HAL_RCC_GPIOH_FORCE_RESET\r\n#define __GPIOH_RELEASE_RESET __HAL_RCC_GPIOH_RELEASE_RESET\r\n#define __I2C1_CLK_DISABLE __HAL_RCC_I2C1_CLK_DISABLE\r\n#define __I2C1_CLK_ENABLE __HAL_RCC_I2C1_CLK_ENABLE\r\n#define __I2C1_CLK_SLEEP_DISABLE __HAL_RCC_I2C1_CLK_SLEEP_DISABLE\r\n#define __I2C1_CLK_SLEEP_ENABLE __HAL_RCC_I2C1_CLK_SLEEP_ENABLE\r\n#define __I2C1_FORCE_RESET __HAL_RCC_I2C1_FORCE_RESET\r\n#define __I2C1_RELEASE_RESET __HAL_RCC_I2C1_RELEASE_RESET\r\n#define __I2C2_CLK_DISABLE __HAL_RCC_I2C2_CLK_DISABLE\r\n#define __I2C2_CLK_ENABLE __HAL_RCC_I2C2_CLK_ENABLE\r\n#define __I2C2_CLK_SLEEP_DISABLE __HAL_RCC_I2C2_CLK_SLEEP_DISABLE\r\n#define __I2C2_CLK_SLEEP_ENABLE __HAL_RCC_I2C2_CLK_SLEEP_ENABLE\r\n#define __I2C2_FORCE_RESET __HAL_RCC_I2C2_FORCE_RESET\r\n#define __I2C2_RELEASE_RESET __HAL_RCC_I2C2_RELEASE_RESET\r\n#define __I2C3_CLK_DISABLE __HAL_RCC_I2C3_CLK_DISABLE\r\n#define __I2C3_CLK_ENABLE __HAL_RCC_I2C3_CLK_ENABLE\r\n#define __I2C3_CLK_SLEEP_DISABLE __HAL_RCC_I2C3_CLK_SLEEP_DISABLE\r\n#define __I2C3_CLK_SLEEP_ENABLE __HAL_RCC_I2C3_CLK_SLEEP_ENABLE\r\n#define __I2C3_FORCE_RESET __HAL_RCC_I2C3_FORCE_RESET\r\n#define __I2C3_RELEASE_RESET __HAL_RCC_I2C3_RELEASE_RESET\r\n#define __LCD_CLK_DISABLE __HAL_RCC_LCD_CLK_DISABLE\r\n#define __LCD_CLK_ENABLE __HAL_RCC_LCD_CLK_ENABLE\r\n#define __LCD_CLK_SLEEP_DISABLE __HAL_RCC_LCD_CLK_SLEEP_DISABLE\r\n#define __LCD_CLK_SLEEP_ENABLE __HAL_RCC_LCD_CLK_SLEEP_ENABLE\r\n#define __LCD_FORCE_RESET __HAL_RCC_LCD_FORCE_RESET\r\n#define __LCD_RELEASE_RESET __HAL_RCC_LCD_RELEASE_RESET\r\n#define __LPTIM1_CLK_DISABLE __HAL_RCC_LPTIM1_CLK_DISABLE\r\n#define __LPTIM1_CLK_ENABLE __HAL_RCC_LPTIM1_CLK_ENABLE\r\n#define __LPTIM1_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE\r\n#define __LPTIM1_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE\r\n#define __LPTIM1_FORCE_RESET __HAL_RCC_LPTIM1_FORCE_RESET\r\n#define __LPTIM1_RELEASE_RESET __HAL_RCC_LPTIM1_RELEASE_RESET\r\n#define __LPTIM2_CLK_DISABLE __HAL_RCC_LPTIM2_CLK_DISABLE\r\n#define __LPTIM2_CLK_ENABLE __HAL_RCC_LPTIM2_CLK_ENABLE\r\n#define __LPTIM2_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM2_CLK_SLEEP_DISABLE\r\n#define __LPTIM2_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM2_CLK_SLEEP_ENABLE\r\n#define __LPTIM2_FORCE_RESET __HAL_RCC_LPTIM2_FORCE_RESET\r\n#define __LPTIM2_RELEASE_RESET __HAL_RCC_LPTIM2_RELEASE_RESET\r\n#define __LPUART1_CLK_DISABLE __HAL_RCC_LPUART1_CLK_DISABLE\r\n#define __LPUART1_CLK_ENABLE __HAL_RCC_LPUART1_CLK_ENABLE\r\n#define __LPUART1_CLK_SLEEP_DISABLE __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE\r\n#define __LPUART1_CLK_SLEEP_ENABLE __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE\r\n#define __LPUART1_FORCE_RESET __HAL_RCC_LPUART1_FORCE_RESET\r\n#define __LPUART1_RELEASE_RESET __HAL_RCC_LPUART1_RELEASE_RESET\r\n#define __OPAMP_CLK_DISABLE __HAL_RCC_OPAMP_CLK_DISABLE\r\n#define __OPAMP_CLK_ENABLE __HAL_RCC_OPAMP_CLK_ENABLE\r\n#define __OPAMP_CLK_SLEEP_DISABLE __HAL_RCC_OPAMP_CLK_SLEEP_DISABLE\r\n#define __OPAMP_CLK_SLEEP_ENABLE __HAL_RCC_OPAMP_CLK_SLEEP_ENABLE\r\n#define __OPAMP_FORCE_RESET __HAL_RCC_OPAMP_FORCE_RESET\r\n#define __OPAMP_RELEASE_RESET __HAL_RCC_OPAMP_RELEASE_RESET\r\n#define __OTGFS_CLK_DISABLE __HAL_RCC_OTGFS_CLK_DISABLE\r\n#define __OTGFS_CLK_ENABLE __HAL_RCC_OTGFS_CLK_ENABLE\r\n#define __OTGFS_CLK_SLEEP_DISABLE __HAL_RCC_OTGFS_CLK_SLEEP_DISABLE\r\n#define __OTGFS_CLK_SLEEP_ENABLE __HAL_RCC_OTGFS_CLK_SLEEP_ENABLE\r\n#define __OTGFS_FORCE_RESET __HAL_RCC_OTGFS_FORCE_RESET\r\n#define __OTGFS_RELEASE_RESET __HAL_RCC_OTGFS_RELEASE_RESET\r\n#define __PWR_CLK_DISABLE __HAL_RCC_PWR_CLK_DISABLE\r\n#define __PWR_CLK_ENABLE __HAL_RCC_PWR_CLK_ENABLE\r\n#define __PWR_CLK_SLEEP_DISABLE __HAL_RCC_PWR_CLK_SLEEP_DISABLE\r\n#define __PWR_CLK_SLEEP_ENABLE __HAL_RCC_PWR_CLK_SLEEP_ENABLE\r\n#define __PWR_FORCE_RESET __HAL_RCC_PWR_FORCE_RESET\r\n#define __PWR_RELEASE_RESET __HAL_RCC_PWR_RELEASE_RESET\r\n#define __QSPI_CLK_DISABLE __HAL_RCC_QSPI_CLK_DISABLE\r\n#define __QSPI_CLK_ENABLE __HAL_RCC_QSPI_CLK_ENABLE\r\n#define __QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QSPI_CLK_SLEEP_DISABLE\r\n#define __QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QSPI_CLK_SLEEP_ENABLE\r\n#define __QSPI_FORCE_RESET __HAL_RCC_QSPI_FORCE_RESET\r\n#define __QSPI_RELEASE_RESET __HAL_RCC_QSPI_RELEASE_RESET\r\n\r\n#if defined(STM32WB)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE __HAL_RCC_QUADSPI_CLK_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_ENABLE __HAL_RCC_QUADSPI_CLK_ENABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QUADSPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QUADSPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_QSPI_FORCE_RESET __HAL_RCC_QUADSPI_FORCE_RESET\r\n#define __HAL_RCC_QSPI_RELEASE_RESET __HAL_RCC_QUADSPI_RELEASE_RESET\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED __HAL_RCC_QUADSPI_IS_CLK_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED __HAL_RCC_QUADSPI_IS_CLK_DISABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_DISABLED\r\n#define QSPI_IRQHandler QUADSPI_IRQHandler\r\n#endif /* __HAL_RCC_QUADSPI_CLK_ENABLE */\r\n\r\n#define __RNG_CLK_DISABLE __HAL_RCC_RNG_CLK_DISABLE\r\n#define __RNG_CLK_ENABLE __HAL_RCC_RNG_CLK_ENABLE\r\n#define __RNG_CLK_SLEEP_DISABLE __HAL_RCC_RNG_CLK_SLEEP_DISABLE\r\n#define __RNG_CLK_SLEEP_ENABLE __HAL_RCC_RNG_CLK_SLEEP_ENABLE\r\n#define __RNG_FORCE_RESET __HAL_RCC_RNG_FORCE_RESET\r\n#define __RNG_RELEASE_RESET __HAL_RCC_RNG_RELEASE_RESET\r\n#define __SAI1_CLK_DISABLE __HAL_RCC_SAI1_CLK_DISABLE\r\n#define __SAI1_CLK_ENABLE __HAL_RCC_SAI1_CLK_ENABLE\r\n#define __SAI1_CLK_SLEEP_DISABLE __HAL_RCC_SAI1_CLK_SLEEP_DISABLE\r\n#define __SAI1_CLK_SLEEP_ENABLE __HAL_RCC_SAI1_CLK_SLEEP_ENABLE\r\n#define __SAI1_FORCE_RESET __HAL_RCC_SAI1_FORCE_RESET\r\n#define __SAI1_RELEASE_RESET __HAL_RCC_SAI1_RELEASE_RESET\r\n#define __SAI2_CLK_DISABLE __HAL_RCC_SAI2_CLK_DISABLE\r\n#define __SAI2_CLK_ENABLE __HAL_RCC_SAI2_CLK_ENABLE\r\n#define __SAI2_CLK_SLEEP_DISABLE __HAL_RCC_SAI2_CLK_SLEEP_DISABLE\r\n#define __SAI2_CLK_SLEEP_ENABLE __HAL_RCC_SAI2_CLK_SLEEP_ENABLE\r\n#define __SAI2_FORCE_RESET __HAL_RCC_SAI2_FORCE_RESET\r\n#define __SAI2_RELEASE_RESET __HAL_RCC_SAI2_RELEASE_RESET\r\n#define __SDIO_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __SDIO_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __SDMMC_CLK_DISABLE __HAL_RCC_SDMMC_CLK_DISABLE\r\n#define __SDMMC_CLK_ENABLE __HAL_RCC_SDMMC_CLK_ENABLE\r\n#define __SDMMC_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC_CLK_SLEEP_DISABLE\r\n#define __SDMMC_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC_CLK_SLEEP_ENABLE\r\n#define __SDMMC_FORCE_RESET __HAL_RCC_SDMMC_FORCE_RESET\r\n#define __SDMMC_RELEASE_RESET __HAL_RCC_SDMMC_RELEASE_RESET\r\n#define __SPI1_CLK_DISABLE __HAL_RCC_SPI1_CLK_DISABLE\r\n#define __SPI1_CLK_ENABLE __HAL_RCC_SPI1_CLK_ENABLE\r\n#define __SPI1_CLK_SLEEP_DISABLE __HAL_RCC_SPI1_CLK_SLEEP_DISABLE\r\n#define __SPI1_CLK_SLEEP_ENABLE __HAL_RCC_SPI1_CLK_SLEEP_ENABLE\r\n#define __SPI1_FORCE_RESET __HAL_RCC_SPI1_FORCE_RESET\r\n#define __SPI1_RELEASE_RESET __HAL_RCC_SPI1_RELEASE_RESET\r\n#define __SPI2_CLK_DISABLE __HAL_RCC_SPI2_CLK_DISABLE\r\n#define __SPI2_CLK_ENABLE __HAL_RCC_SPI2_CLK_ENABLE\r\n#define __SPI2_CLK_SLEEP_DISABLE __HAL_RCC_SPI2_CLK_SLEEP_DISABLE\r\n#define __SPI2_CLK_SLEEP_ENABLE __HAL_RCC_SPI2_CLK_SLEEP_ENABLE\r\n#define __SPI2_FORCE_RESET __HAL_RCC_SPI2_FORCE_RESET\r\n#define __SPI2_RELEASE_RESET __HAL_RCC_SPI2_RELEASE_RESET\r\n#define __SPI3_CLK_DISABLE __HAL_RCC_SPI3_CLK_DISABLE\r\n#define __SPI3_CLK_ENABLE __HAL_RCC_SPI3_CLK_ENABLE\r\n#define __SPI3_CLK_SLEEP_DISABLE __HAL_RCC_SPI3_CLK_SLEEP_DISABLE\r\n#define __SPI3_CLK_SLEEP_ENABLE __HAL_RCC_SPI3_CLK_SLEEP_ENABLE\r\n#define __SPI3_FORCE_RESET __HAL_RCC_SPI3_FORCE_RESET\r\n#define __SPI3_RELEASE_RESET __HAL_RCC_SPI3_RELEASE_RESET\r\n#define __SRAM_CLK_DISABLE __HAL_RCC_SRAM_CLK_DISABLE\r\n#define __SRAM_CLK_ENABLE __HAL_RCC_SRAM_CLK_ENABLE\r\n#define __SRAM1_CLK_SLEEP_DISABLE __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE\r\n#define __SRAM1_CLK_SLEEP_ENABLE __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE\r\n#define __SRAM2_CLK_SLEEP_DISABLE __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE\r\n#define __SRAM2_CLK_SLEEP_ENABLE __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_CLK_DISABLE __HAL_RCC_SWPMI1_CLK_DISABLE\r\n#define __SWPMI1_CLK_ENABLE __HAL_RCC_SWPMI1_CLK_ENABLE\r\n#define __SWPMI1_CLK_SLEEP_DISABLE __HAL_RCC_SWPMI1_CLK_SLEEP_DISABLE\r\n#define __SWPMI1_CLK_SLEEP_ENABLE __HAL_RCC_SWPMI1_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_FORCE_RESET __HAL_RCC_SWPMI1_FORCE_RESET\r\n#define __SWPMI1_RELEASE_RESET __HAL_RCC_SWPMI1_RELEASE_RESET\r\n#define __SYSCFG_CLK_DISABLE __HAL_RCC_SYSCFG_CLK_DISABLE\r\n#define __SYSCFG_CLK_ENABLE __HAL_RCC_SYSCFG_CLK_ENABLE\r\n#define __SYSCFG_CLK_SLEEP_DISABLE __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE\r\n#define __SYSCFG_CLK_SLEEP_ENABLE __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE\r\n#define __SYSCFG_FORCE_RESET __HAL_RCC_SYSCFG_FORCE_RESET\r\n#define __SYSCFG_RELEASE_RESET __HAL_RCC_SYSCFG_RELEASE_RESET\r\n#define __TIM1_CLK_DISABLE __HAL_RCC_TIM1_CLK_DISABLE\r\n#define __TIM1_CLK_ENABLE __HAL_RCC_TIM1_CLK_ENABLE\r\n#define __TIM1_CLK_SLEEP_DISABLE __HAL_RCC_TIM1_CLK_SLEEP_DISABLE\r\n#define __TIM1_CLK_SLEEP_ENABLE __HAL_RCC_TIM1_CLK_SLEEP_ENABLE\r\n#define __TIM1_FORCE_RESET __HAL_RCC_TIM1_FORCE_RESET\r\n#define __TIM1_RELEASE_RESET __HAL_RCC_TIM1_RELEASE_RESET\r\n#define __TIM10_CLK_DISABLE __HAL_RCC_TIM10_CLK_DISABLE\r\n#define __TIM10_CLK_ENABLE __HAL_RCC_TIM10_CLK_ENABLE\r\n#define __TIM10_FORCE_RESET __HAL_RCC_TIM10_FORCE_RESET\r\n#define __TIM10_RELEASE_RESET __HAL_RCC_TIM10_RELEASE_RESET\r\n#define __TIM11_CLK_DISABLE __HAL_RCC_TIM11_CLK_DISABLE\r\n#define __TIM11_CLK_ENABLE __HAL_RCC_TIM11_CLK_ENABLE\r\n#define __TIM11_FORCE_RESET __HAL_RCC_TIM11_FORCE_RESET\r\n#define __TIM11_RELEASE_RESET __HAL_RCC_TIM11_RELEASE_RESET\r\n#define __TIM12_CLK_DISABLE __HAL_RCC_TIM12_CLK_DISABLE\r\n#define __TIM12_CLK_ENABLE __HAL_RCC_TIM12_CLK_ENABLE\r\n#define __TIM12_FORCE_RESET __HAL_RCC_TIM12_FORCE_RESET\r\n#define __TIM12_RELEASE_RESET __HAL_RCC_TIM12_RELEASE_RESET\r\n#define __TIM13_CLK_DISABLE __HAL_RCC_TIM13_CLK_DISABLE\r\n#define __TIM13_CLK_ENABLE __HAL_RCC_TIM13_CLK_ENABLE\r\n#define __TIM13_FORCE_RESET __HAL_RCC_TIM13_FORCE_RESET\r\n#define __TIM13_RELEASE_RESET __HAL_RCC_TIM13_RELEASE_RESET\r\n#define __TIM14_CLK_DISABLE __HAL_RCC_TIM14_CLK_DISABLE\r\n#define __TIM14_CLK_ENABLE __HAL_RCC_TIM14_CLK_ENABLE\r\n#define __TIM14_FORCE_RESET __HAL_RCC_TIM14_FORCE_RESET\r\n#define __TIM14_RELEASE_RESET __HAL_RCC_TIM14_RELEASE_RESET\r\n#define __TIM15_CLK_DISABLE __HAL_RCC_TIM15_CLK_DISABLE\r\n#define __TIM15_CLK_ENABLE __HAL_RCC_TIM15_CLK_ENABLE\r\n#define __TIM15_CLK_SLEEP_DISABLE __HAL_RCC_TIM15_CLK_SLEEP_DISABLE\r\n#define __TIM15_CLK_SLEEP_ENABLE __HAL_RCC_TIM15_CLK_SLEEP_ENABLE\r\n#define __TIM15_FORCE_RESET __HAL_RCC_TIM15_FORCE_RESET\r\n#define __TIM15_RELEASE_RESET __HAL_RCC_TIM15_RELEASE_RESET\r\n#define __TIM16_CLK_DISABLE __HAL_RCC_TIM16_CLK_DISABLE\r\n#define __TIM16_CLK_ENABLE __HAL_RCC_TIM16_CLK_ENABLE\r\n#define __TIM16_CLK_SLEEP_DISABLE __HAL_RCC_TIM16_CLK_SLEEP_DISABLE\r\n#define __TIM16_CLK_SLEEP_ENABLE __HAL_RCC_TIM16_CLK_SLEEP_ENABLE\r\n#define __TIM16_FORCE_RESET __HAL_RCC_TIM16_FORCE_RESET\r\n#define __TIM16_RELEASE_RESET __HAL_RCC_TIM16_RELEASE_RESET\r\n#define __TIM17_CLK_DISABLE __HAL_RCC_TIM17_CLK_DISABLE\r\n#define __TIM17_CLK_ENABLE __HAL_RCC_TIM17_CLK_ENABLE\r\n#define __TIM17_CLK_SLEEP_DISABLE __HAL_RCC_TIM17_CLK_SLEEP_DISABLE\r\n#define __TIM17_CLK_SLEEP_ENABLE __HAL_RCC_TIM17_CLK_SLEEP_ENABLE\r\n#define __TIM17_FORCE_RESET __HAL_RCC_TIM17_FORCE_RESET\r\n#define __TIM17_RELEASE_RESET __HAL_RCC_TIM17_RELEASE_RESET\r\n#define __TIM2_CLK_DISABLE __HAL_RCC_TIM2_CLK_DISABLE\r\n#define __TIM2_CLK_ENABLE __HAL_RCC_TIM2_CLK_ENABLE\r\n#define __TIM2_CLK_SLEEP_DISABLE __HAL_RCC_TIM2_CLK_SLEEP_DISABLE\r\n#define __TIM2_CLK_SLEEP_ENABLE __HAL_RCC_TIM2_CLK_SLEEP_ENABLE\r\n#define __TIM2_FORCE_RESET __HAL_RCC_TIM2_FORCE_RESET\r\n#define __TIM2_RELEASE_RESET __HAL_RCC_TIM2_RELEASE_RESET\r\n#define __TIM3_CLK_DISABLE __HAL_RCC_TIM3_CLK_DISABLE\r\n#define __TIM3_CLK_ENABLE __HAL_RCC_TIM3_CLK_ENABLE\r\n#define __TIM3_CLK_SLEEP_DISABLE __HAL_RCC_TIM3_CLK_SLEEP_DISABLE\r\n#define __TIM3_CLK_SLEEP_ENABLE __HAL_RCC_TIM3_CLK_SLEEP_ENABLE\r\n#define __TIM3_FORCE_RESET __HAL_RCC_TIM3_FORCE_RESET\r\n#define __TIM3_RELEASE_RESET __HAL_RCC_TIM3_RELEASE_RESET\r\n#define __TIM4_CLK_DISABLE __HAL_RCC_TIM4_CLK_DISABLE\r\n#define __TIM4_CLK_ENABLE __HAL_RCC_TIM4_CLK_ENABLE\r\n#define __TIM4_CLK_SLEEP_DISABLE __HAL_RCC_TIM4_CLK_SLEEP_DISABLE\r\n#define __TIM4_CLK_SLEEP_ENABLE __HAL_RCC_TIM4_CLK_SLEEP_ENABLE\r\n#define __TIM4_FORCE_RESET __HAL_RCC_TIM4_FORCE_RESET\r\n#define __TIM4_RELEASE_RESET __HAL_RCC_TIM4_RELEASE_RESET\r\n#define __TIM5_CLK_DISABLE __HAL_RCC_TIM5_CLK_DISABLE\r\n#define __TIM5_CLK_ENABLE __HAL_RCC_TIM5_CLK_ENABLE\r\n#define __TIM5_CLK_SLEEP_DISABLE __HAL_RCC_TIM5_CLK_SLEEP_DISABLE\r\n#define __TIM5_CLK_SLEEP_ENABLE __HAL_RCC_TIM5_CLK_SLEEP_ENABLE\r\n#define __TIM5_FORCE_RESET __HAL_RCC_TIM5_FORCE_RESET\r\n#define __TIM5_RELEASE_RESET __HAL_RCC_TIM5_RELEASE_RESET\r\n#define __TIM6_CLK_DISABLE __HAL_RCC_TIM6_CLK_DISABLE\r\n#define __TIM6_CLK_ENABLE __HAL_RCC_TIM6_CLK_ENABLE\r\n#define __TIM6_CLK_SLEEP_DISABLE __HAL_RCC_TIM6_CLK_SLEEP_DISABLE\r\n#define __TIM6_CLK_SLEEP_ENABLE __HAL_RCC_TIM6_CLK_SLEEP_ENABLE\r\n#define __TIM6_FORCE_RESET __HAL_RCC_TIM6_FORCE_RESET\r\n#define __TIM6_RELEASE_RESET __HAL_RCC_TIM6_RELEASE_RESET\r\n#define __TIM7_CLK_DISABLE __HAL_RCC_TIM7_CLK_DISABLE\r\n#define __TIM7_CLK_ENABLE __HAL_RCC_TIM7_CLK_ENABLE\r\n#define __TIM7_CLK_SLEEP_DISABLE __HAL_RCC_TIM7_CLK_SLEEP_DISABLE\r\n#define __TIM7_CLK_SLEEP_ENABLE __HAL_RCC_TIM7_CLK_SLEEP_ENABLE\r\n#define __TIM7_FORCE_RESET __HAL_RCC_TIM7_FORCE_RESET\r\n#define __TIM7_RELEASE_RESET __HAL_RCC_TIM7_RELEASE_RESET\r\n#define __TIM8_CLK_DISABLE __HAL_RCC_TIM8_CLK_DISABLE\r\n#define __TIM8_CLK_ENABLE __HAL_RCC_TIM8_CLK_ENABLE\r\n#define __TIM8_CLK_SLEEP_DISABLE __HAL_RCC_TIM8_CLK_SLEEP_DISABLE\r\n#define __TIM8_CLK_SLEEP_ENABLE __HAL_RCC_TIM8_CLK_SLEEP_ENABLE\r\n#define __TIM8_FORCE_RESET __HAL_RCC_TIM8_FORCE_RESET\r\n#define __TIM8_RELEASE_RESET __HAL_RCC_TIM8_RELEASE_RESET\r\n#define __TIM9_CLK_DISABLE __HAL_RCC_TIM9_CLK_DISABLE\r\n#define __TIM9_CLK_ENABLE __HAL_RCC_TIM9_CLK_ENABLE\r\n#define __TIM9_FORCE_RESET __HAL_RCC_TIM9_FORCE_RESET\r\n#define __TIM9_RELEASE_RESET __HAL_RCC_TIM9_RELEASE_RESET\r\n#define __TSC_CLK_DISABLE __HAL_RCC_TSC_CLK_DISABLE\r\n#define __TSC_CLK_ENABLE __HAL_RCC_TSC_CLK_ENABLE\r\n#define __TSC_CLK_SLEEP_DISABLE __HAL_RCC_TSC_CLK_SLEEP_DISABLE\r\n#define __TSC_CLK_SLEEP_ENABLE __HAL_RCC_TSC_CLK_SLEEP_ENABLE\r\n#define __TSC_FORCE_RESET __HAL_RCC_TSC_FORCE_RESET\r\n#define __TSC_RELEASE_RESET __HAL_RCC_TSC_RELEASE_RESET\r\n#define __UART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __UART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __UART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __UART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __UART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __UART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __UART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __UART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __UART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __UART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __UART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __UART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART1_CLK_DISABLE __HAL_RCC_USART1_CLK_DISABLE\r\n#define __USART1_CLK_ENABLE __HAL_RCC_USART1_CLK_ENABLE\r\n#define __USART1_CLK_SLEEP_DISABLE __HAL_RCC_USART1_CLK_SLEEP_DISABLE\r\n#define __USART1_CLK_SLEEP_ENABLE __HAL_RCC_USART1_CLK_SLEEP_ENABLE\r\n#define __USART1_FORCE_RESET __HAL_RCC_USART1_FORCE_RESET\r\n#define __USART1_RELEASE_RESET __HAL_RCC_USART1_RELEASE_RESET\r\n#define __USART2_CLK_DISABLE __HAL_RCC_USART2_CLK_DISABLE\r\n#define __USART2_CLK_ENABLE __HAL_RCC_USART2_CLK_ENABLE\r\n#define __USART2_CLK_SLEEP_DISABLE __HAL_RCC_USART2_CLK_SLEEP_DISABLE\r\n#define __USART2_CLK_SLEEP_ENABLE __HAL_RCC_USART2_CLK_SLEEP_ENABLE\r\n#define __USART2_FORCE_RESET __HAL_RCC_USART2_FORCE_RESET\r\n#define __USART2_RELEASE_RESET __HAL_RCC_USART2_RELEASE_RESET\r\n#define __USART3_CLK_DISABLE __HAL_RCC_USART3_CLK_DISABLE\r\n#define __USART3_CLK_ENABLE __HAL_RCC_USART3_CLK_ENABLE\r\n#define __USART3_CLK_SLEEP_DISABLE __HAL_RCC_USART3_CLK_SLEEP_DISABLE\r\n#define __USART3_CLK_SLEEP_ENABLE __HAL_RCC_USART3_CLK_SLEEP_ENABLE\r\n#define __USART3_FORCE_RESET __HAL_RCC_USART3_FORCE_RESET\r\n#define __USART3_RELEASE_RESET __HAL_RCC_USART3_RELEASE_RESET\r\n#define __USART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __USART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __USART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __USART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __USART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __USART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __USART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __USART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __USART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __USART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __USART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __USART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __USART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __USART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __USART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __USART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __USART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __USART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __USART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __USB_CLK_DISABLE __HAL_RCC_USB_CLK_DISABLE\r\n#define __USB_CLK_ENABLE __HAL_RCC_USB_CLK_ENABLE\r\n#define __USB_FORCE_RESET __HAL_RCC_USB_FORCE_RESET\r\n#define __USB_CLK_SLEEP_ENABLE __HAL_RCC_USB_CLK_SLEEP_ENABLE\r\n#define __USB_CLK_SLEEP_DISABLE __HAL_RCC_USB_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_FS_CLK_DISABLE __HAL_RCC_USB_OTG_FS_CLK_DISABLE\r\n#define __USB_OTG_FS_CLK_ENABLE __HAL_RCC_USB_OTG_FS_CLK_ENABLE\r\n#define __USB_RELEASE_RESET __HAL_RCC_USB_RELEASE_RESET\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_WWDG_CLK_DISABLE __HAL_RCC_WWDG1_CLK_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_ENABLE __HAL_RCC_WWDG1_CLK_ENABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG1_CLK_SLEEP_ENABLE\r\n\r\n#define __HAL_RCC_WWDG_FORCE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n#define __HAL_RCC_WWDG_RELEASE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG1_IS_CLK_ENABLED\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG1_IS_CLK_DISABLED\r\n#endif\r\n\r\n#define __WWDG_CLK_DISABLE __HAL_RCC_WWDG_CLK_DISABLE\r\n#define __WWDG_CLK_ENABLE __HAL_RCC_WWDG_CLK_ENABLE\r\n#define __WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG_CLK_SLEEP_DISABLE\r\n#define __WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG_CLK_SLEEP_ENABLE\r\n#define __WWDG_FORCE_RESET __HAL_RCC_WWDG_FORCE_RESET\r\n#define __WWDG_RELEASE_RESET __HAL_RCC_WWDG_RELEASE_RESET\r\n\r\n#define __TIM21_CLK_ENABLE __HAL_RCC_TIM21_CLK_ENABLE\r\n#define __TIM21_CLK_DISABLE __HAL_RCC_TIM21_CLK_DISABLE\r\n#define __TIM21_FORCE_RESET __HAL_RCC_TIM21_FORCE_RESET\r\n#define __TIM21_RELEASE_RESET __HAL_RCC_TIM21_RELEASE_RESET\r\n#define __TIM21_CLK_SLEEP_ENABLE __HAL_RCC_TIM21_CLK_SLEEP_ENABLE\r\n#define __TIM21_CLK_SLEEP_DISABLE __HAL_RCC_TIM21_CLK_SLEEP_DISABLE\r\n#define __TIM22_CLK_ENABLE __HAL_RCC_TIM22_CLK_ENABLE\r\n#define __TIM22_CLK_DISABLE __HAL_RCC_TIM22_CLK_DISABLE\r\n#define __TIM22_FORCE_RESET __HAL_RCC_TIM22_FORCE_RESET\r\n#define __TIM22_RELEASE_RESET __HAL_RCC_TIM22_RELEASE_RESET\r\n#define __TIM22_CLK_SLEEP_ENABLE __HAL_RCC_TIM22_CLK_SLEEP_ENABLE\r\n#define __TIM22_CLK_SLEEP_DISABLE __HAL_RCC_TIM22_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_DISABLE __HAL_RCC_CRS_CLK_DISABLE\r\n#define __CRS_CLK_ENABLE __HAL_RCC_CRS_CLK_ENABLE\r\n#define __CRS_CLK_SLEEP_DISABLE __HAL_RCC_CRS_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_SLEEP_ENABLE __HAL_RCC_CRS_CLK_SLEEP_ENABLE\r\n#define __CRS_FORCE_RESET __HAL_RCC_CRS_FORCE_RESET\r\n#define __CRS_RELEASE_RESET __HAL_RCC_CRS_RELEASE_RESET\r\n#define __RCC_BACKUPRESET_FORCE __HAL_RCC_BACKUPRESET_FORCE\r\n#define __RCC_BACKUPRESET_RELEASE __HAL_RCC_BACKUPRESET_RELEASE\r\n\r\n#define __USB_OTG_FS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __USB_OTG_FS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n#define __USB_OTG_FS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE\r\n#define __USB_OTG_FS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_HS_CLK_DISABLE __HAL_RCC_USB_OTG_HS_CLK_DISABLE\r\n#define __USB_OTG_HS_CLK_ENABLE __HAL_RCC_USB_OTG_HS_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE\r\n#define __TIM9_CLK_SLEEP_ENABLE __HAL_RCC_TIM9_CLK_SLEEP_ENABLE\r\n#define __TIM9_CLK_SLEEP_DISABLE __HAL_RCC_TIM9_CLK_SLEEP_DISABLE\r\n#define __TIM10_CLK_SLEEP_ENABLE __HAL_RCC_TIM10_CLK_SLEEP_ENABLE\r\n#define __TIM10_CLK_SLEEP_DISABLE __HAL_RCC_TIM10_CLK_SLEEP_DISABLE\r\n#define __TIM11_CLK_SLEEP_ENABLE __HAL_RCC_TIM11_CLK_SLEEP_ENABLE\r\n#define __TIM11_CLK_SLEEP_DISABLE __HAL_RCC_TIM11_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_ENABLE\r\n#define __ETHMACPTP_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_ENABLE __HAL_RCC_ETHMACPTP_CLK_ENABLE\r\n#define __ETHMACPTP_CLK_DISABLE __HAL_RCC_ETHMACPTP_CLK_DISABLE\r\n#define __HASH_CLK_ENABLE __HAL_RCC_HASH_CLK_ENABLE\r\n#define __HASH_FORCE_RESET __HAL_RCC_HASH_FORCE_RESET\r\n#define __HASH_RELEASE_RESET __HAL_RCC_HASH_RELEASE_RESET\r\n#define __HASH_CLK_SLEEP_ENABLE __HAL_RCC_HASH_CLK_SLEEP_ENABLE\r\n#define __HASH_CLK_SLEEP_DISABLE __HAL_RCC_HASH_CLK_SLEEP_DISABLE\r\n#define __HASH_CLK_DISABLE __HAL_RCC_HASH_CLK_DISABLE\r\n#define __SPI5_CLK_ENABLE __HAL_RCC_SPI5_CLK_ENABLE\r\n#define __SPI5_CLK_DISABLE __HAL_RCC_SPI5_CLK_DISABLE\r\n#define __SPI5_FORCE_RESET __HAL_RCC_SPI5_FORCE_RESET\r\n#define __SPI5_RELEASE_RESET __HAL_RCC_SPI5_RELEASE_RESET\r\n#define __SPI5_CLK_SLEEP_ENABLE __HAL_RCC_SPI5_CLK_SLEEP_ENABLE\r\n#define __SPI5_CLK_SLEEP_DISABLE __HAL_RCC_SPI5_CLK_SLEEP_DISABLE\r\n#define __SPI6_CLK_ENABLE __HAL_RCC_SPI6_CLK_ENABLE\r\n#define __SPI6_CLK_DISABLE __HAL_RCC_SPI6_CLK_DISABLE\r\n#define __SPI6_FORCE_RESET __HAL_RCC_SPI6_FORCE_RESET\r\n#define __SPI6_RELEASE_RESET __HAL_RCC_SPI6_RELEASE_RESET\r\n#define __SPI6_CLK_SLEEP_ENABLE __HAL_RCC_SPI6_CLK_SLEEP_ENABLE\r\n#define __SPI6_CLK_SLEEP_DISABLE __HAL_RCC_SPI6_CLK_SLEEP_DISABLE\r\n#define __LTDC_CLK_ENABLE __HAL_RCC_LTDC_CLK_ENABLE\r\n#define __LTDC_CLK_DISABLE __HAL_RCC_LTDC_CLK_DISABLE\r\n#define __LTDC_FORCE_RESET __HAL_RCC_LTDC_FORCE_RESET\r\n#define __LTDC_RELEASE_RESET __HAL_RCC_LTDC_RELEASE_RESET\r\n#define __LTDC_CLK_SLEEP_ENABLE __HAL_RCC_LTDC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_ENABLE __HAL_RCC_ETHMAC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_DISABLE __HAL_RCC_ETHMAC_CLK_SLEEP_DISABLE\r\n#define __ETHMACTX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_ENABLE\r\n#define __ETHMACTX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_DISABLE\r\n#define __ETHMACRX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_ENABLE\r\n#define __ETHMACRX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_DISABLE\r\n#define __TIM12_CLK_SLEEP_ENABLE __HAL_RCC_TIM12_CLK_SLEEP_ENABLE\r\n#define __TIM12_CLK_SLEEP_DISABLE __HAL_RCC_TIM12_CLK_SLEEP_DISABLE\r\n#define __TIM13_CLK_SLEEP_ENABLE __HAL_RCC_TIM13_CLK_SLEEP_ENABLE\r\n#define __TIM13_CLK_SLEEP_DISABLE __HAL_RCC_TIM13_CLK_SLEEP_DISABLE\r\n#define __TIM14_CLK_SLEEP_ENABLE __HAL_RCC_TIM14_CLK_SLEEP_ENABLE\r\n#define __TIM14_CLK_SLEEP_DISABLE __HAL_RCC_TIM14_CLK_SLEEP_DISABLE\r\n#define __BKPSRAM_CLK_ENABLE __HAL_RCC_BKPSRAM_CLK_ENABLE\r\n#define __BKPSRAM_CLK_DISABLE __HAL_RCC_BKPSRAM_CLK_DISABLE\r\n#define __BKPSRAM_CLK_SLEEP_ENABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE\r\n#define __BKPSRAM_CLK_SLEEP_DISABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE\r\n#define __CCMDATARAMEN_CLK_ENABLE __HAL_RCC_CCMDATARAMEN_CLK_ENABLE\r\n#define __CCMDATARAMEN_CLK_DISABLE __HAL_RCC_CCMDATARAMEN_CLK_DISABLE\r\n#define __USART6_CLK_ENABLE __HAL_RCC_USART6_CLK_ENABLE\r\n#define __USART6_CLK_DISABLE __HAL_RCC_USART6_CLK_DISABLE\r\n#define __USART6_FORCE_RESET __HAL_RCC_USART6_FORCE_RESET\r\n#define __USART6_RELEASE_RESET __HAL_RCC_USART6_RELEASE_RESET\r\n#define __USART6_CLK_SLEEP_ENABLE __HAL_RCC_USART6_CLK_SLEEP_ENABLE\r\n#define __USART6_CLK_SLEEP_DISABLE __HAL_RCC_USART6_CLK_SLEEP_DISABLE\r\n#define __SPI4_CLK_ENABLE __HAL_RCC_SPI4_CLK_ENABLE\r\n#define __SPI4_CLK_DISABLE __HAL_RCC_SPI4_CLK_DISABLE\r\n#define __SPI4_FORCE_RESET __HAL_RCC_SPI4_FORCE_RESET\r\n#define __SPI4_RELEASE_RESET __HAL_RCC_SPI4_RELEASE_RESET\r\n#define __SPI4_CLK_SLEEP_ENABLE __HAL_RCC_SPI4_CLK_SLEEP_ENABLE\r\n#define __SPI4_CLK_SLEEP_DISABLE __HAL_RCC_SPI4_CLK_SLEEP_DISABLE\r\n#define __GPIOI_CLK_ENABLE __HAL_RCC_GPIOI_CLK_ENABLE\r\n#define __GPIOI_CLK_DISABLE __HAL_RCC_GPIOI_CLK_DISABLE\r\n#define __GPIOI_FORCE_RESET __HAL_RCC_GPIOI_FORCE_RESET\r\n#define __GPIOI_RELEASE_RESET __HAL_RCC_GPIOI_RELEASE_RESET\r\n#define __GPIOI_CLK_SLEEP_ENABLE __HAL_RCC_GPIOI_CLK_SLEEP_ENABLE\r\n#define __GPIOI_CLK_SLEEP_DISABLE __HAL_RCC_GPIOI_CLK_SLEEP_DISABLE\r\n#define __GPIOJ_CLK_ENABLE __HAL_RCC_GPIOJ_CLK_ENABLE\r\n#define __GPIOJ_CLK_DISABLE __HAL_RCC_GPIOJ_CLK_DISABLE\r\n#define __GPIOJ_FORCE_RESET __HAL_RCC_GPIOJ_FORCE_RESET\r\n#define __GPIOJ_RELEASE_RESET __HAL_RCC_GPIOJ_RELEASE_RESET\r\n#define __GPIOJ_CLK_SLEEP_ENABLE __HAL_RCC_GPIOJ_CLK_SLEEP_ENABLE\r\n#define __GPIOJ_CLK_SLEEP_DISABLE __HAL_RCC_GPIOJ_CLK_SLEEP_DISABLE\r\n#define __GPIOK_CLK_ENABLE __HAL_RCC_GPIOK_CLK_ENABLE\r\n#define __GPIOK_CLK_DISABLE __HAL_RCC_GPIOK_CLK_DISABLE\r\n#define __GPIOK_RELEASE_RESET __HAL_RCC_GPIOK_RELEASE_RESET\r\n#define __GPIOK_CLK_SLEEP_ENABLE __HAL_RCC_GPIOK_CLK_SLEEP_ENABLE\r\n#define __GPIOK_CLK_SLEEP_DISABLE __HAL_RCC_GPIOK_CLK_SLEEP_DISABLE\r\n#define __ETH_CLK_ENABLE __HAL_RCC_ETH_CLK_ENABLE\r\n#define __ETH_CLK_DISABLE __HAL_RCC_ETH_CLK_DISABLE\r\n#define __DCMI_CLK_ENABLE __HAL_RCC_DCMI_CLK_ENABLE\r\n#define __DCMI_CLK_DISABLE __HAL_RCC_DCMI_CLK_DISABLE\r\n#define __DCMI_FORCE_RESET __HAL_RCC_DCMI_FORCE_RESET\r\n#define __DCMI_RELEASE_RESET __HAL_RCC_DCMI_RELEASE_RESET\r\n#define __DCMI_CLK_SLEEP_ENABLE __HAL_RCC_DCMI_CLK_SLEEP_ENABLE\r\n#define __DCMI_CLK_SLEEP_DISABLE __HAL_RCC_DCMI_CLK_SLEEP_DISABLE\r\n#define __UART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __UART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __UART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __UART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __UART7_CLK_SLEEP_ENABLE __HAL_RCC_UART7_CLK_SLEEP_ENABLE\r\n#define __UART7_CLK_SLEEP_DISABLE __HAL_RCC_UART7_CLK_SLEEP_DISABLE\r\n#define __UART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __UART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __UART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __UART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __UART8_CLK_SLEEP_ENABLE __HAL_RCC_UART8_CLK_SLEEP_ENABLE\r\n#define __UART8_CLK_SLEEP_DISABLE __HAL_RCC_UART8_CLK_SLEEP_DISABLE\r\n#define __OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_DISABLED\r\n#define __HAL_RCC_OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __HAL_RCC_OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_DISABLED\r\n#define __SRAM3_CLK_SLEEP_ENABLE __HAL_RCC_SRAM3_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_ENABLE __HAL_RCC_CAN2_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_DISABLE __HAL_RCC_CAN2_CLK_SLEEP_DISABLE\r\n#define __DAC_CLK_SLEEP_ENABLE __HAL_RCC_DAC_CLK_SLEEP_ENABLE\r\n#define __DAC_CLK_SLEEP_DISABLE __HAL_RCC_DAC_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_SLEEP_ENABLE __HAL_RCC_ADC2_CLK_SLEEP_ENABLE\r\n#define __ADC2_CLK_SLEEP_DISABLE __HAL_RCC_ADC2_CLK_SLEEP_DISABLE\r\n#define __ADC3_CLK_SLEEP_ENABLE __HAL_RCC_ADC3_CLK_SLEEP_ENABLE\r\n#define __ADC3_CLK_SLEEP_DISABLE __HAL_RCC_ADC3_CLK_SLEEP_DISABLE\r\n#define __FSMC_FORCE_RESET __HAL_RCC_FSMC_FORCE_RESET\r\n#define __FSMC_RELEASE_RESET __HAL_RCC_FSMC_RELEASE_RESET\r\n#define __FSMC_CLK_SLEEP_ENABLE __HAL_RCC_FSMC_CLK_SLEEP_ENABLE\r\n#define __FSMC_CLK_SLEEP_DISABLE __HAL_RCC_FSMC_CLK_SLEEP_DISABLE\r\n#define __SDIO_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __SDIO_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_ENABLE __HAL_RCC_DMA2D_CLK_ENABLE\r\n#define __DMA2D_CLK_DISABLE __HAL_RCC_DMA2D_CLK_DISABLE\r\n#define __DMA2D_FORCE_RESET __HAL_RCC_DMA2D_FORCE_RESET\r\n#define __DMA2D_RELEASE_RESET __HAL_RCC_DMA2D_RELEASE_RESET\r\n#define __DMA2D_CLK_SLEEP_ENABLE __HAL_RCC_DMA2D_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_SLEEP_DISABLE __HAL_RCC_DMA2D_CLK_SLEEP_DISABLE\r\n\r\n/* alias define maintained for legacy */\r\n#define __HAL_RCC_OTGFS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __HAL_RCC_OTGFS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n\r\n#define __ADC12_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __ADC12_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __ADC34_CLK_ENABLE __HAL_RCC_ADC34_CLK_ENABLE\r\n#define __ADC34_CLK_DISABLE __HAL_RCC_ADC34_CLK_DISABLE\r\n#define __DAC2_CLK_ENABLE __HAL_RCC_DAC2_CLK_ENABLE\r\n#define __DAC2_CLK_DISABLE __HAL_RCC_DAC2_CLK_DISABLE\r\n#define __TIM18_CLK_ENABLE __HAL_RCC_TIM18_CLK_ENABLE\r\n#define __TIM18_CLK_DISABLE __HAL_RCC_TIM18_CLK_DISABLE\r\n#define __TIM19_CLK_ENABLE __HAL_RCC_TIM19_CLK_ENABLE\r\n#define __TIM19_CLK_DISABLE __HAL_RCC_TIM19_CLK_DISABLE\r\n#define __TIM20_CLK_ENABLE __HAL_RCC_TIM20_CLK_ENABLE\r\n#define __TIM20_CLK_DISABLE __HAL_RCC_TIM20_CLK_DISABLE\r\n#define __HRTIM1_CLK_ENABLE __HAL_RCC_HRTIM1_CLK_ENABLE\r\n#define __HRTIM1_CLK_DISABLE __HAL_RCC_HRTIM1_CLK_DISABLE\r\n#define __SDADC1_CLK_ENABLE __HAL_RCC_SDADC1_CLK_ENABLE\r\n#define __SDADC2_CLK_ENABLE __HAL_RCC_SDADC2_CLK_ENABLE\r\n#define __SDADC3_CLK_ENABLE __HAL_RCC_SDADC3_CLK_ENABLE\r\n#define __SDADC1_CLK_DISABLE __HAL_RCC_SDADC1_CLK_DISABLE\r\n#define __SDADC2_CLK_DISABLE __HAL_RCC_SDADC2_CLK_DISABLE\r\n#define __SDADC3_CLK_DISABLE __HAL_RCC_SDADC3_CLK_DISABLE\r\n\r\n#define __ADC12_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __ADC12_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#define __ADC34_FORCE_RESET __HAL_RCC_ADC34_FORCE_RESET\r\n#define __ADC34_RELEASE_RESET __HAL_RCC_ADC34_RELEASE_RESET\r\n#define __DAC2_FORCE_RESET __HAL_RCC_DAC2_FORCE_RESET\r\n#define __DAC2_RELEASE_RESET __HAL_RCC_DAC2_RELEASE_RESET\r\n#define __TIM18_FORCE_RESET __HAL_RCC_TIM18_FORCE_RESET\r\n#define __TIM18_RELEASE_RESET __HAL_RCC_TIM18_RELEASE_RESET\r\n#define __TIM19_FORCE_RESET __HAL_RCC_TIM19_FORCE_RESET\r\n#define __TIM19_RELEASE_RESET __HAL_RCC_TIM19_RELEASE_RESET\r\n#define __TIM20_FORCE_RESET __HAL_RCC_TIM20_FORCE_RESET\r\n#define __TIM20_RELEASE_RESET __HAL_RCC_TIM20_RELEASE_RESET\r\n#define __HRTIM1_FORCE_RESET __HAL_RCC_HRTIM1_FORCE_RESET\r\n#define __HRTIM1_RELEASE_RESET __HAL_RCC_HRTIM1_RELEASE_RESET\r\n#define __SDADC1_FORCE_RESET __HAL_RCC_SDADC1_FORCE_RESET\r\n#define __SDADC2_FORCE_RESET __HAL_RCC_SDADC2_FORCE_RESET\r\n#define __SDADC3_FORCE_RESET __HAL_RCC_SDADC3_FORCE_RESET\r\n#define __SDADC1_RELEASE_RESET __HAL_RCC_SDADC1_RELEASE_RESET\r\n#define __SDADC2_RELEASE_RESET __HAL_RCC_SDADC2_RELEASE_RESET\r\n#define __SDADC3_RELEASE_RESET __HAL_RCC_SDADC3_RELEASE_RESET\r\n\r\n#define __ADC1_IS_CLK_ENABLED __HAL_RCC_ADC1_IS_CLK_ENABLED\r\n#define __ADC1_IS_CLK_DISABLED __HAL_RCC_ADC1_IS_CLK_DISABLED\r\n#define __ADC12_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __ADC12_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __ADC34_IS_CLK_ENABLED __HAL_RCC_ADC34_IS_CLK_ENABLED\r\n#define __ADC34_IS_CLK_DISABLED __HAL_RCC_ADC34_IS_CLK_DISABLED\r\n#define __CEC_IS_CLK_ENABLED __HAL_RCC_CEC_IS_CLK_ENABLED\r\n#define __CEC_IS_CLK_DISABLED __HAL_RCC_CEC_IS_CLK_DISABLED\r\n#define __CRC_IS_CLK_ENABLED __HAL_RCC_CRC_IS_CLK_ENABLED\r\n#define __CRC_IS_CLK_DISABLED __HAL_RCC_CRC_IS_CLK_DISABLED\r\n#define __DAC1_IS_CLK_ENABLED __HAL_RCC_DAC1_IS_CLK_ENABLED\r\n#define __DAC1_IS_CLK_DISABLED __HAL_RCC_DAC1_IS_CLK_DISABLED\r\n#define __DAC2_IS_CLK_ENABLED __HAL_RCC_DAC2_IS_CLK_ENABLED\r\n#define __DAC2_IS_CLK_DISABLED __HAL_RCC_DAC2_IS_CLK_DISABLED\r\n#define __DMA1_IS_CLK_ENABLED __HAL_RCC_DMA1_IS_CLK_ENABLED\r\n#define __DMA1_IS_CLK_DISABLED __HAL_RCC_DMA1_IS_CLK_DISABLED\r\n#define __DMA2_IS_CLK_ENABLED __HAL_RCC_DMA2_IS_CLK_ENABLED\r\n#define __DMA2_IS_CLK_DISABLED __HAL_RCC_DMA2_IS_CLK_DISABLED\r\n#define __FLITF_IS_CLK_ENABLED __HAL_RCC_FLITF_IS_CLK_ENABLED\r\n#define __FLITF_IS_CLK_DISABLED __HAL_RCC_FLITF_IS_CLK_DISABLED\r\n#define __FMC_IS_CLK_ENABLED __HAL_RCC_FMC_IS_CLK_ENABLED\r\n#define __FMC_IS_CLK_DISABLED __HAL_RCC_FMC_IS_CLK_DISABLED\r\n#define __GPIOA_IS_CLK_ENABLED __HAL_RCC_GPIOA_IS_CLK_ENABLED\r\n#define __GPIOA_IS_CLK_DISABLED __HAL_RCC_GPIOA_IS_CLK_DISABLED\r\n#define __GPIOB_IS_CLK_ENABLED __HAL_RCC_GPIOB_IS_CLK_ENABLED\r\n#define __GPIOB_IS_CLK_DISABLED __HAL_RCC_GPIOB_IS_CLK_DISABLED\r\n#define __GPIOC_IS_CLK_ENABLED __HAL_RCC_GPIOC_IS_CLK_ENABLED\r\n#define __GPIOC_IS_CLK_DISABLED __HAL_RCC_GPIOC_IS_CLK_DISABLED\r\n#define __GPIOD_IS_CLK_ENABLED __HAL_RCC_GPIOD_IS_CLK_ENABLED\r\n#define __GPIOD_IS_CLK_DISABLED __HAL_RCC_GPIOD_IS_CLK_DISABLED\r\n#define __GPIOE_IS_CLK_ENABLED __HAL_RCC_GPIOE_IS_CLK_ENABLED\r\n#define __GPIOE_IS_CLK_DISABLED __HAL_RCC_GPIOE_IS_CLK_DISABLED\r\n#define __GPIOF_IS_CLK_ENABLED __HAL_RCC_GPIOF_IS_CLK_ENABLED\r\n#define __GPIOF_IS_CLK_DISABLED __HAL_RCC_GPIOF_IS_CLK_DISABLED\r\n#define __GPIOG_IS_CLK_ENABLED __HAL_RCC_GPIOG_IS_CLK_ENABLED\r\n#define __GPIOG_IS_CLK_DISABLED __HAL_RCC_GPIOG_IS_CLK_DISABLED\r\n#define __GPIOH_IS_CLK_ENABLED __HAL_RCC_GPIOH_IS_CLK_ENABLED\r\n#define __GPIOH_IS_CLK_DISABLED __HAL_RCC_GPIOH_IS_CLK_DISABLED\r\n#define __HRTIM1_IS_CLK_ENABLED __HAL_RCC_HRTIM1_IS_CLK_ENABLED\r\n#define __HRTIM1_IS_CLK_DISABLED __HAL_RCC_HRTIM1_IS_CLK_DISABLED\r\n#define __I2C1_IS_CLK_ENABLED __HAL_RCC_I2C1_IS_CLK_ENABLED\r\n#define __I2C1_IS_CLK_DISABLED __HAL_RCC_I2C1_IS_CLK_DISABLED\r\n#define __I2C2_IS_CLK_ENABLED __HAL_RCC_I2C2_IS_CLK_ENABLED\r\n#define __I2C2_IS_CLK_DISABLED __HAL_RCC_I2C2_IS_CLK_DISABLED\r\n#define __I2C3_IS_CLK_ENABLED __HAL_RCC_I2C3_IS_CLK_ENABLED\r\n#define __I2C3_IS_CLK_DISABLED __HAL_RCC_I2C3_IS_CLK_DISABLED\r\n#define __PWR_IS_CLK_ENABLED __HAL_RCC_PWR_IS_CLK_ENABLED\r\n#define __PWR_IS_CLK_DISABLED __HAL_RCC_PWR_IS_CLK_DISABLED\r\n#define __SYSCFG_IS_CLK_ENABLED __HAL_RCC_SYSCFG_IS_CLK_ENABLED\r\n#define __SYSCFG_IS_CLK_DISABLED __HAL_RCC_SYSCFG_IS_CLK_DISABLED\r\n#define __SPI1_IS_CLK_ENABLED __HAL_RCC_SPI1_IS_CLK_ENABLED\r\n#define __SPI1_IS_CLK_DISABLED __HAL_RCC_SPI1_IS_CLK_DISABLED\r\n#define __SPI2_IS_CLK_ENABLED __HAL_RCC_SPI2_IS_CLK_ENABLED\r\n#define __SPI2_IS_CLK_DISABLED __HAL_RCC_SPI2_IS_CLK_DISABLED\r\n#define __SPI3_IS_CLK_ENABLED __HAL_RCC_SPI3_IS_CLK_ENABLED\r\n#define __SPI3_IS_CLK_DISABLED __HAL_RCC_SPI3_IS_CLK_DISABLED\r\n#define __SPI4_IS_CLK_ENABLED __HAL_RCC_SPI4_IS_CLK_ENABLED\r\n#define __SPI4_IS_CLK_DISABLED __HAL_RCC_SPI4_IS_CLK_DISABLED\r\n#define __SDADC1_IS_CLK_ENABLED __HAL_RCC_SDADC1_IS_CLK_ENABLED\r\n#define __SDADC1_IS_CLK_DISABLED __HAL_RCC_SDADC1_IS_CLK_DISABLED\r\n#define __SDADC2_IS_CLK_ENABLED __HAL_RCC_SDADC2_IS_CLK_ENABLED\r\n#define __SDADC2_IS_CLK_DISABLED __HAL_RCC_SDADC2_IS_CLK_DISABLED\r\n#define __SDADC3_IS_CLK_ENABLED __HAL_RCC_SDADC3_IS_CLK_ENABLED\r\n#define __SDADC3_IS_CLK_DISABLED __HAL_RCC_SDADC3_IS_CLK_DISABLED\r\n#define __SRAM_IS_CLK_ENABLED __HAL_RCC_SRAM_IS_CLK_ENABLED\r\n#define __SRAM_IS_CLK_DISABLED __HAL_RCC_SRAM_IS_CLK_DISABLED\r\n#define __TIM1_IS_CLK_ENABLED __HAL_RCC_TIM1_IS_CLK_ENABLED\r\n#define __TIM1_IS_CLK_DISABLED __HAL_RCC_TIM1_IS_CLK_DISABLED\r\n#define __TIM2_IS_CLK_ENABLED __HAL_RCC_TIM2_IS_CLK_ENABLED\r\n#define __TIM2_IS_CLK_DISABLED __HAL_RCC_TIM2_IS_CLK_DISABLED\r\n#define __TIM3_IS_CLK_ENABLED __HAL_RCC_TIM3_IS_CLK_ENABLED\r\n#define __TIM3_IS_CLK_DISABLED __HAL_RCC_TIM3_IS_CLK_DISABLED\r\n#define __TIM4_IS_CLK_ENABLED __HAL_RCC_TIM4_IS_CLK_ENABLED\r\n#define __TIM4_IS_CLK_DISABLED __HAL_RCC_TIM4_IS_CLK_DISABLED\r\n#define __TIM5_IS_CLK_ENABLED __HAL_RCC_TIM5_IS_CLK_ENABLED\r\n#define __TIM5_IS_CLK_DISABLED __HAL_RCC_TIM5_IS_CLK_DISABLED\r\n#define __TIM6_IS_CLK_ENABLED __HAL_RCC_TIM6_IS_CLK_ENABLED\r\n#define __TIM6_IS_CLK_DISABLED __HAL_RCC_TIM6_IS_CLK_DISABLED\r\n#define __TIM7_IS_CLK_ENABLED __HAL_RCC_TIM7_IS_CLK_ENABLED\r\n#define __TIM7_IS_CLK_DISABLED __HAL_RCC_TIM7_IS_CLK_DISABLED\r\n#define __TIM8_IS_CLK_ENABLED __HAL_RCC_TIM8_IS_CLK_ENABLED\r\n#define __TIM8_IS_CLK_DISABLED __HAL_RCC_TIM8_IS_CLK_DISABLED\r\n#define __TIM12_IS_CLK_ENABLED __HAL_RCC_TIM12_IS_CLK_ENABLED\r\n#define __TIM12_IS_CLK_DISABLED __HAL_RCC_TIM12_IS_CLK_DISABLED\r\n#define __TIM13_IS_CLK_ENABLED __HAL_RCC_TIM13_IS_CLK_ENABLED\r\n#define __TIM13_IS_CLK_DISABLED __HAL_RCC_TIM13_IS_CLK_DISABLED\r\n#define __TIM14_IS_CLK_ENABLED __HAL_RCC_TIM14_IS_CLK_ENABLED\r\n#define __TIM14_IS_CLK_DISABLED __HAL_RCC_TIM14_IS_CLK_DISABLED\r\n#define __TIM15_IS_CLK_ENABLED __HAL_RCC_TIM15_IS_CLK_ENABLED\r\n#define __TIM15_IS_CLK_DISABLED __HAL_RCC_TIM15_IS_CLK_DISABLED\r\n#define __TIM16_IS_CLK_ENABLED __HAL_RCC_TIM16_IS_CLK_ENABLED\r\n#define __TIM16_IS_CLK_DISABLED __HAL_RCC_TIM16_IS_CLK_DISABLED\r\n#define __TIM17_IS_CLK_ENABLED __HAL_RCC_TIM17_IS_CLK_ENABLED\r\n#define __TIM17_IS_CLK_DISABLED __HAL_RCC_TIM17_IS_CLK_DISABLED\r\n#define __TIM18_IS_CLK_ENABLED __HAL_RCC_TIM18_IS_CLK_ENABLED\r\n#define __TIM18_IS_CLK_DISABLED __HAL_RCC_TIM18_IS_CLK_DISABLED\r\n#define __TIM19_IS_CLK_ENABLED __HAL_RCC_TIM19_IS_CLK_ENABLED\r\n#define __TIM19_IS_CLK_DISABLED __HAL_RCC_TIM19_IS_CLK_DISABLED\r\n#define __TIM20_IS_CLK_ENABLED __HAL_RCC_TIM20_IS_CLK_ENABLED\r\n#define __TIM20_IS_CLK_DISABLED __HAL_RCC_TIM20_IS_CLK_DISABLED\r\n#define __TSC_IS_CLK_ENABLED __HAL_RCC_TSC_IS_CLK_ENABLED\r\n#define __TSC_IS_CLK_DISABLED __HAL_RCC_TSC_IS_CLK_DISABLED\r\n#define __UART4_IS_CLK_ENABLED __HAL_RCC_UART4_IS_CLK_ENABLED\r\n#define __UART4_IS_CLK_DISABLED __HAL_RCC_UART4_IS_CLK_DISABLED\r\n#define __UART5_IS_CLK_ENABLED __HAL_RCC_UART5_IS_CLK_ENABLED\r\n#define __UART5_IS_CLK_DISABLED __HAL_RCC_UART5_IS_CLK_DISABLED\r\n#define __USART1_IS_CLK_ENABLED __HAL_RCC_USART1_IS_CLK_ENABLED\r\n#define __USART1_IS_CLK_DISABLED __HAL_RCC_USART1_IS_CLK_DISABLED\r\n#define __USART2_IS_CLK_ENABLED __HAL_RCC_USART2_IS_CLK_ENABLED\r\n#define __USART2_IS_CLK_DISABLED __HAL_RCC_USART2_IS_CLK_DISABLED\r\n#define __USART3_IS_CLK_ENABLED __HAL_RCC_USART3_IS_CLK_ENABLED\r\n#define __USART3_IS_CLK_DISABLED __HAL_RCC_USART3_IS_CLK_DISABLED\r\n#define __USB_IS_CLK_ENABLED __HAL_RCC_USB_IS_CLK_ENABLED\r\n#define __USB_IS_CLK_DISABLED __HAL_RCC_USB_IS_CLK_DISABLED\r\n#define __WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG_IS_CLK_ENABLED\r\n#define __WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG_IS_CLK_DISABLED\r\n\r\n#if defined(STM32L1)\r\n#define __HAL_RCC_CRYP_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_CRYP_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __HAL_RCC_CRYP_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define __HAL_RCC_SDMMC1_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __HAL_RCC_SDMMC1_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDMMC1_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __HAL_RCC_SDMMC1_IS_CLK_ENABLED __HAL_RCC_SDIO_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDMMC1_IS_CLK_DISABLED __HAL_RCC_SDIO_IS_CLK_DISABLED\r\n#define Sdmmc1ClockSelection SdioClockSelection\r\n#define RCC_PERIPHCLK_SDMMC1 RCC_PERIPHCLK_SDIO\r\n#define RCC_SDMMC1CLKSOURCE_CLK48 RCC_SDIOCLKSOURCE_CK48\r\n#define RCC_SDMMC1CLKSOURCE_SYSCLK RCC_SDIOCLKSOURCE_SYSCLK\r\n#define __HAL_RCC_SDMMC1_CONFIG __HAL_RCC_SDIO_CONFIG\r\n#define __HAL_RCC_GET_SDMMC1_SOURCE __HAL_RCC_GET_SDIO_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define __HAL_RCC_SDIO_FORCE_RESET __HAL_RCC_SDMMC1_FORCE_RESET\r\n#define __HAL_RCC_SDIO_RELEASE_RESET __HAL_RCC_SDMMC1_RELEASE_RESET\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDIO_CLK_ENABLE __HAL_RCC_SDMMC1_CLK_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_DISABLE __HAL_RCC_SDMMC1_CLK_DISABLE\r\n#define __HAL_RCC_SDIO_IS_CLK_ENABLED __HAL_RCC_SDMMC1_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDIO_IS_CLK_DISABLED __HAL_RCC_SDMMC1_IS_CLK_DISABLED\r\n#define SdioClockSelection Sdmmc1ClockSelection\r\n#define RCC_PERIPHCLK_SDIO RCC_PERIPHCLK_SDMMC1\r\n#define __HAL_RCC_SDIO_CONFIG __HAL_RCC_SDMMC1_CONFIG\r\n#define __HAL_RCC_GET_SDIO_SOURCE __HAL_RCC_GET_SDMMC1_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define RCC_SDIOCLKSOURCE_CLK48 RCC_SDMMC1CLKSOURCE_CLK48\r\n#define RCC_SDIOCLKSOURCE_SYSCLK RCC_SDMMC1CLKSOURCE_SYSCLK\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_USB_OTG_HS_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_FORCE_RESET() __HAL_RCC_USB1_OTG_HS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_RELEASE_RESET() __HAL_RCC_USB1_OTG_HS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_DISABLE()\r\n\r\n#define __HAL_RCC_USB_OTG_FS_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_FORCE_RESET() __HAL_RCC_USB2_OTG_FS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_RELEASE_RESET() __HAL_RCC_USB2_OTG_FS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_DISABLE()\r\n#endif\r\n\r\n#define __HAL_RCC_I2SCLK __HAL_RCC_I2S_CONFIG\r\n#define __HAL_RCC_I2SCLK_CONFIG __HAL_RCC_I2S_CONFIG\r\n\r\n#define __RCC_PLLSRC RCC_GET_PLL_OSCSOURCE\r\n\r\n#define IS_RCC_MSIRANGE IS_RCC_MSI_CLOCK_RANGE\r\n#define IS_RCC_RTCCLK_SOURCE IS_RCC_RTCCLKSOURCE\r\n#define IS_RCC_SYSCLK_DIV IS_RCC_HCLK\r\n#define IS_RCC_HCLK_DIV IS_RCC_PCLK\r\n#define IS_RCC_PERIPHCLK IS_RCC_PERIPHCLOCK\r\n\r\n#define RCC_IT_HSI14 RCC_IT_HSI14RDY\r\n\r\n#define RCC_IT_CSSLSE RCC_IT_LSECSS\r\n#define RCC_IT_CSSHSE RCC_IT_CSS\r\n\r\n#define RCC_PLLMUL_3 RCC_PLL_MUL3\r\n#define RCC_PLLMUL_4 RCC_PLL_MUL4\r\n#define RCC_PLLMUL_6 RCC_PLL_MUL6\r\n#define RCC_PLLMUL_8 RCC_PLL_MUL8\r\n#define RCC_PLLMUL_12 RCC_PLL_MUL12\r\n#define RCC_PLLMUL_16 RCC_PLL_MUL16\r\n#define RCC_PLLMUL_24 RCC_PLL_MUL24\r\n#define RCC_PLLMUL_32 RCC_PLL_MUL32\r\n#define RCC_PLLMUL_48 RCC_PLL_MUL48\r\n\r\n#define RCC_PLLDIV_2 RCC_PLL_DIV2\r\n#define RCC_PLLDIV_3 RCC_PLL_DIV3\r\n#define RCC_PLLDIV_4 RCC_PLL_DIV4\r\n\r\n#define IS_RCC_MCOSOURCE IS_RCC_MCO1SOURCE\r\n#define __HAL_RCC_MCO_CONFIG __HAL_RCC_MCO1_CONFIG\r\n#define RCC_MCO_NODIV RCC_MCODIV_1\r\n#define RCC_MCO_DIV1 RCC_MCODIV_1\r\n#define RCC_MCO_DIV2 RCC_MCODIV_2\r\n#define RCC_MCO_DIV4 RCC_MCODIV_4\r\n#define RCC_MCO_DIV8 RCC_MCODIV_8\r\n#define RCC_MCO_DIV16 RCC_MCODIV_16\r\n#define RCC_MCO_DIV32 RCC_MCODIV_32\r\n#define RCC_MCO_DIV64 RCC_MCODIV_64\r\n#define RCC_MCO_DIV128 RCC_MCODIV_128\r\n#define RCC_MCOSOURCE_NONE RCC_MCO1SOURCE_NOCLOCK\r\n#define RCC_MCOSOURCE_LSI RCC_MCO1SOURCE_LSI\r\n#define RCC_MCOSOURCE_LSE RCC_MCO1SOURCE_LSE\r\n#define RCC_MCOSOURCE_SYSCLK RCC_MCO1SOURCE_SYSCLK\r\n#define RCC_MCOSOURCE_HSI RCC_MCO1SOURCE_HSI\r\n#define RCC_MCOSOURCE_HSI14 RCC_MCO1SOURCE_HSI14\r\n#define RCC_MCOSOURCE_HSI48 RCC_MCO1SOURCE_HSI48\r\n#define RCC_MCOSOURCE_HSE RCC_MCO1SOURCE_HSE\r\n#define RCC_MCOSOURCE_PLLCLK_DIV1 RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_NODIV RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_DIV2 RCC_MCO1SOURCE_PLLCLK_DIV2\r\n\r\n#if defined(STM32L4) || defined(STM32WB) || defined(STM32G0) || defined(STM32G4) || defined(STM32L5) || defined(STM32WL)\r\n#define RCC_RTCCLKSOURCE_NO_CLK RCC_RTCCLKSOURCE_NONE\r\n#else\r\n#define RCC_RTCCLKSOURCE_NONE RCC_RTCCLKSOURCE_NO_CLK\r\n#endif\r\n\r\n#define RCC_USBCLK_PLLSAI1 RCC_USBCLKSOURCE_PLLSAI1\r\n#define RCC_USBCLK_PLL RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBCLK_MSI RCC_USBCLKSOURCE_MSI\r\n#define RCC_USBCLKSOURCE_PLLCLK RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1 RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1_5 RCC_USBCLKSOURCE_PLL_DIV1_5\r\n#define RCC_USBPLLCLK_DIV2 RCC_USBCLKSOURCE_PLL_DIV2\r\n#define RCC_USBPLLCLK_DIV3 RCC_USBCLKSOURCE_PLL_DIV3\r\n\r\n#define HSION_BitNumber RCC_HSION_BIT_NUMBER\r\n#define HSION_BITNUMBER RCC_HSION_BIT_NUMBER\r\n#define HSEON_BitNumber RCC_HSEON_BIT_NUMBER\r\n#define HSEON_BITNUMBER RCC_HSEON_BIT_NUMBER\r\n#define MSION_BITNUMBER RCC_MSION_BIT_NUMBER\r\n#define CSSON_BitNumber RCC_CSSON_BIT_NUMBER\r\n#define CSSON_BITNUMBER RCC_CSSON_BIT_NUMBER\r\n#define PLLON_BitNumber RCC_PLLON_BIT_NUMBER\r\n#define PLLON_BITNUMBER RCC_PLLON_BIT_NUMBER\r\n#define PLLI2SON_BitNumber RCC_PLLI2SON_BIT_NUMBER\r\n#define I2SSRC_BitNumber RCC_I2SSRC_BIT_NUMBER\r\n#define RTCEN_BitNumber RCC_RTCEN_BIT_NUMBER\r\n#define RTCEN_BITNUMBER RCC_RTCEN_BIT_NUMBER\r\n#define BDRST_BitNumber RCC_BDRST_BIT_NUMBER\r\n#define BDRST_BITNUMBER RCC_BDRST_BIT_NUMBER\r\n#define RTCRST_BITNUMBER RCC_RTCRST_BIT_NUMBER\r\n#define LSION_BitNumber RCC_LSION_BIT_NUMBER\r\n#define LSION_BITNUMBER RCC_LSION_BIT_NUMBER\r\n#define LSEON_BitNumber RCC_LSEON_BIT_NUMBER\r\n#define LSEON_BITNUMBER RCC_LSEON_BIT_NUMBER\r\n#define LSEBYP_BITNUMBER RCC_LSEBYP_BIT_NUMBER\r\n#define PLLSAION_BitNumber RCC_PLLSAION_BIT_NUMBER\r\n#define TIMPRE_BitNumber RCC_TIMPRE_BIT_NUMBER\r\n#define RMVF_BitNumber RCC_RMVF_BIT_NUMBER\r\n#define RMVF_BITNUMBER RCC_RMVF_BIT_NUMBER\r\n#define RCC_CR2_HSI14TRIM_BitNumber RCC_HSI14TRIM_BIT_NUMBER\r\n#define CR_BYTE2_ADDRESS RCC_CR_BYTE2_ADDRESS\r\n#define CIR_BYTE1_ADDRESS RCC_CIR_BYTE1_ADDRESS\r\n#define CIR_BYTE2_ADDRESS RCC_CIR_BYTE2_ADDRESS\r\n#define BDCR_BYTE0_ADDRESS RCC_BDCR_BYTE0_ADDRESS\r\n#define DBP_TIMEOUT_VALUE RCC_DBP_TIMEOUT_VALUE\r\n#define LSE_TIMEOUT_VALUE RCC_LSE_TIMEOUT_VALUE\r\n\r\n#define CR_HSION_BB RCC_CR_HSION_BB\r\n#define CR_CSSON_BB RCC_CR_CSSON_BB\r\n#define CR_PLLON_BB RCC_CR_PLLON_BB\r\n#define CR_PLLI2SON_BB RCC_CR_PLLI2SON_BB\r\n#define CR_MSION_BB RCC_CR_MSION_BB\r\n#define CSR_LSION_BB RCC_CSR_LSION_BB\r\n#define CSR_LSEON_BB RCC_CSR_LSEON_BB\r\n#define CSR_LSEBYP_BB RCC_CSR_LSEBYP_BB\r\n#define CSR_RTCEN_BB RCC_CSR_RTCEN_BB\r\n#define CSR_RTCRST_BB RCC_CSR_RTCRST_BB\r\n#define CFGR_I2SSRC_BB RCC_CFGR_I2SSRC_BB\r\n#define BDCR_RTCEN_BB RCC_BDCR_RTCEN_BB\r\n#define BDCR_BDRST_BB RCC_BDCR_BDRST_BB\r\n#define CR_HSEON_BB RCC_CR_HSEON_BB\r\n#define CSR_RMVF_BB RCC_CSR_RMVF_BB\r\n#define CR_PLLSAION_BB RCC_CR_PLLSAION_BB\r\n#define DCKCFGR_TIMPRE_BB RCC_DCKCFGR_TIMPRE_BB\r\n\r\n#define __HAL_RCC_CRS_ENABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE\r\n#define __HAL_RCC_CRS_ENABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE\r\n#define __HAL_RCC_CRS_CALCULATE_RELOADVALUE __HAL_RCC_CRS_RELOADVALUE_CALCULATE\r\n\r\n#define __HAL_RCC_GET_IT_SOURCE __HAL_RCC_GET_IT\r\n\r\n#define RCC_CRS_SYNCWARM RCC_CRS_SYNCWARN\r\n#define RCC_CRS_TRIMOV RCC_CRS_TRIMOVF\r\n\r\n#define RCC_PERIPHCLK_CK48 RCC_PERIPHCLK_CLK48\r\n#define RCC_CK48CLKSOURCE_PLLQ RCC_CLK48CLKSOURCE_PLLQ\r\n#define RCC_CK48CLKSOURCE_PLLSAIP RCC_CLK48CLKSOURCE_PLLSAIP\r\n#define RCC_CK48CLKSOURCE_PLLI2SQ RCC_CLK48CLKSOURCE_PLLI2SQ\r\n#define IS_RCC_CK48CLKSOURCE IS_RCC_CLK48CLKSOURCE\r\n#define RCC_SDIOCLKSOURCE_CK48 RCC_SDIOCLKSOURCE_CLK48\r\n\r\n#define __HAL_RCC_DFSDM_CLK_ENABLE __HAL_RCC_DFSDM1_CLK_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_DISABLE __HAL_RCC_DFSDM1_CLK_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_ENABLED __HAL_RCC_DFSDM1_IS_CLK_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_DISABLED __HAL_RCC_DFSDM1_IS_CLK_DISABLED\r\n#define __HAL_RCC_DFSDM_FORCE_RESET __HAL_RCC_DFSDM1_FORCE_RESET\r\n#define __HAL_RCC_DFSDM_RELEASE_RESET __HAL_RCC_DFSDM1_RELEASE_RESET\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_ENABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_DISABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_DISABLED\r\n#define DfsdmClockSelection Dfsdm1ClockSelection\r\n#define RCC_PERIPHCLK_DFSDM RCC_PERIPHCLK_DFSDM1\r\n#define RCC_DFSDMCLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDMCLKSOURCE_SYSCLK RCC_DFSDM1CLKSOURCE_SYSCLK\r\n#define __HAL_RCC_DFSDM_CONFIG __HAL_RCC_DFSDM1_CONFIG\r\n#define __HAL_RCC_GET_DFSDM_SOURCE __HAL_RCC_GET_DFSDM1_SOURCE\r\n#define RCC_DFSDM1CLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_SWPMI1CLKSOURCE_PCLK RCC_SWPMI1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM1CLKSOURCE_PCLK RCC_LPTIM1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM2CLKSOURCE_PCLK RCC_LPTIM2CLKSOURCE_PCLK1\r\n\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM1AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM1AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM2AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM2AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM1CLKSOURCE_APB2 RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDM2CLKSOURCE_APB2 RCC_DFSDM2CLKSOURCE_PCLK2\r\n#define RCC_FMPI2C1CLKSOURCE_APB RCC_FMPI2C1CLKSOURCE_PCLK1\r\n#if defined(STM32U5)\r\n#define MSIKPLLModeSEL RCC_MSIKPLL_MODE_SEL\r\n#define MSISPLLModeSEL RCC_MSISPLL_MODE_SEL\r\n#define __HAL_RCC_AHB21_CLK_DISABLE __HAL_RCC_AHB2_1_CLK_DISABLE\r\n#define __HAL_RCC_AHB22_CLK_DISABLE __HAL_RCC_AHB2_2_CLK_DISABLE\r\n#define __HAL_RCC_AHB1_CLK_Disable_Clear __HAL_RCC_AHB1_CLK_ENABLE\r\n#define __HAL_RCC_AHB21_CLK_Disable_Clear __HAL_RCC_AHB2_1_CLK_ENABLE\r\n#define __HAL_RCC_AHB22_CLK_Disable_Clear __HAL_RCC_AHB2_2_CLK_ENABLE\r\n#define __HAL_RCC_AHB3_CLK_Disable_Clear __HAL_RCC_AHB3_CLK_ENABLE\r\n#define __HAL_RCC_APB1_CLK_Disable_Clear __HAL_RCC_APB1_CLK_ENABLE\r\n#define __HAL_RCC_APB2_CLK_Disable_Clear __HAL_RCC_APB2_CLK_ENABLE\r\n#define __HAL_RCC_APB3_CLK_Disable_Clear __HAL_RCC_APB3_CLK_ENABLE\r\n#define IS_RCC_MSIPLLModeSelection IS_RCC_MSIPLLMODE_SELECT\r\n#define RCC_PERIPHCLK_CLK48 RCC_PERIPHCLK_ICLK\r\n#define RCC_CLK48CLKSOURCE_HSI48 RCC_ICLK_CLKSOURCE_HSI48\r\n#define RCC_CLK48CLKSOURCE_PLL2 RCC_ICLK_CLKSOURCE_PLL2\r\n#define RCC_CLK48CLKSOURCE_PLL1 RCC_ICLK_CLKSOURCE_PLL1\r\n#define RCC_CLK48CLKSOURCE_MSIK RCC_ICLK_CLKSOURCE_MSIK\r\n#define __HAL_RCC_ADC1_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __HAL_RCC_ADC1_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __HAL_RCC_ADC1_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __HAL_RCC_ADC1_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __HAL_RCC_ADC1_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __HAL_RCC_ADC1_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RNG_Aliased_Macros HAL RNG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_RNG_ReadyCallback(__HANDLE__) HAL_RNG_ReadyDataCallback((__HANDLE__), uint32_t random32bit)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Macros HAL RTC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32G0) || defined (STM32L5) || defined (STM32L412xx) || defined (STM32L422xx) || defined (STM32L4P5xx) || defined (STM32L4Q5xx) || defined (STM32G4) || defined (STM32WL) || defined (STM32U5)\r\n#else\r\n#define __HAL_RTC_CLEAR_FLAG __HAL_RTC_EXTI_CLEAR_FLAG\r\n#endif\r\n#define __HAL_RTC_DISABLE_IT __HAL_RTC_EXTI_DISABLE_IT\r\n#define __HAL_RTC_ENABLE_IT __HAL_RTC_EXTI_ENABLE_IT\r\n\r\n#if defined (STM32F1)\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_CLEAR_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_ENABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_ENABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_DISABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_DISABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_GET_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GET_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_CLEAR_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_CLEAR_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_CLEAR_FLAG()))\r\n#define __HAL_RTC_EXTI_ENABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_ENABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_ENABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_ENABLE_IT()))\r\n#define __HAL_RTC_EXTI_DISABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_DISABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_DISABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_DISABLE_IT()))\r\n#define __HAL_RTC_EXTI_GET_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GET_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GET_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GET_FLAG()))\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GENERATE_SWIT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GENERATE_SWIT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GENERATE_SWIT()))\r\n#endif /* STM32F1 */\r\n\r\n#define IS_ALARM IS_RTC_ALARM\r\n#define IS_ALARM_MASK IS_RTC_ALARM_MASK\r\n#define IS_TAMPER IS_RTC_TAMPER\r\n#define IS_TAMPER_ERASE_MODE IS_RTC_TAMPER_ERASE_MODE\r\n#define IS_TAMPER_FILTER IS_RTC_TAMPER_FILTER\r\n#define IS_TAMPER_INTERRUPT IS_RTC_TAMPER_INTERRUPT\r\n#define IS_TAMPER_MASKFLAG_STATE IS_RTC_TAMPER_MASKFLAG_STATE\r\n#define IS_TAMPER_PRECHARGE_DURATION IS_RTC_TAMPER_PRECHARGE_DURATION\r\n#define IS_TAMPER_PULLUP_STATE IS_RTC_TAMPER_PULLUP_STATE\r\n#define IS_TAMPER_SAMPLING_FREQ IS_RTC_TAMPER_SAMPLING_FREQ\r\n#define IS_TAMPER_TIMESTAMPONTAMPER_DETECTION IS_RTC_TAMPER_TIMESTAMPONTAMPER_DETECTION\r\n#define IS_TAMPER_TRIGGER IS_RTC_TAMPER_TRIGGER\r\n#define IS_WAKEUP_CLOCK IS_RTC_WAKEUP_CLOCK\r\n#define IS_WAKEUP_COUNTER IS_RTC_WAKEUP_COUNTER\r\n\r\n#define __RTC_WRITEPROTECTION_ENABLE __HAL_RTC_WRITEPROTECTION_ENABLE\r\n#define __RTC_WRITEPROTECTION_DISABLE __HAL_RTC_WRITEPROTECTION_DISABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SD_Aliased_Macros HAL SD/MMC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define SD_OCR_CID_CSD_OVERWRIETE SD_OCR_CID_CSD_OVERWRITE\r\n#define SD_CMD_SD_APP_STAUS SD_CMD_SD_APP_STATUS\r\n\r\n#if !defined(STM32F1) && !defined(STM32F2) && !defined(STM32F4) && !defined(STM32F7) && !defined(STM32L1)\r\n#define eMMC_HIGH_VOLTAGE_RANGE EMMC_HIGH_VOLTAGE_RANGE\r\n#define eMMC_DUAL_VOLTAGE_RANGE EMMC_DUAL_VOLTAGE_RANGE\r\n#define eMMC_LOW_VOLTAGE_RANGE EMMC_LOW_VOLTAGE_RANGE\r\n\r\n#define SDMMC_NSpeed_CLK_DIV SDMMC_NSPEED_CLK_DIV\r\n#define SDMMC_HSpeed_CLK_DIV SDMMC_HSPEED_CLK_DIV\r\n#endif\r\n\r\n#if defined(STM32F4) || defined(STM32F2)\r\n#define SD_SDMMC_DISABLED SD_SDIO_DISABLED\r\n#define SD_SDMMC_FUNCTION_BUSY SD_SDIO_FUNCTION_BUSY\r\n#define SD_SDMMC_FUNCTION_FAILED SD_SDIO_FUNCTION_FAILED\r\n#define SD_SDMMC_UNKNOWN_FUNCTION SD_SDIO_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDMMC_SEN_OP_COND SD_CMD_SDIO_SEN_OP_COND\r\n#define SD_CMD_SDMMC_RW_DIRECT SD_CMD_SDIO_RW_DIRECT\r\n#define SD_CMD_SDMMC_RW_EXTENDED SD_CMD_SDIO_RW_EXTENDED\r\n#define __HAL_SD_SDMMC_ENABLE __HAL_SD_SDIO_ENABLE\r\n#define __HAL_SD_SDMMC_DISABLE __HAL_SD_SDIO_DISABLE\r\n#define __HAL_SD_SDMMC_DMA_ENABLE __HAL_SD_SDIO_DMA_ENABLE\r\n#define __HAL_SD_SDMMC_DMA_DISABLE __HAL_SD_SDIO_DMA_DISABL\r\n#define __HAL_SD_SDMMC_ENABLE_IT __HAL_SD_SDIO_ENABLE_IT\r\n#define __HAL_SD_SDMMC_DISABLE_IT __HAL_SD_SDIO_DISABLE_IT\r\n#define __HAL_SD_SDMMC_GET_FLAG __HAL_SD_SDIO_GET_FLAG\r\n#define __HAL_SD_SDMMC_CLEAR_FLAG __HAL_SD_SDIO_CLEAR_FLAG\r\n#define __HAL_SD_SDMMC_GET_IT __HAL_SD_SDIO_GET_IT\r\n#define __HAL_SD_SDMMC_CLEAR_IT __HAL_SD_SDIO_CLEAR_IT\r\n#define SDMMC_STATIC_FLAGS SDIO_STATIC_FLAGS\r\n#define SDMMC_CMD0TIMEOUT SDIO_CMD0TIMEOUT\r\n#define SD_SDMMC_SEND_IF_COND SD_SDIO_SEND_IF_COND\r\n/* alias CMSIS */\r\n#define SDMMC1_IRQn SDIO_IRQn\r\n#define SDMMC1_IRQHandler SDIO_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define SD_SDIO_DISABLED SD_SDMMC_DISABLED\r\n#define SD_SDIO_FUNCTION_BUSY SD_SDMMC_FUNCTION_BUSY\r\n#define SD_SDIO_FUNCTION_FAILED SD_SDMMC_FUNCTION_FAILED\r\n#define SD_SDIO_UNKNOWN_FUNCTION SD_SDMMC_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDIO_SEN_OP_COND SD_CMD_SDMMC_SEN_OP_COND\r\n#define SD_CMD_SDIO_RW_DIRECT SD_CMD_SDMMC_RW_DIRECT\r\n#define SD_CMD_SDIO_RW_EXTENDED SD_CMD_SDMMC_RW_EXTENDED\r\n#define __HAL_SD_SDIO_ENABLE __HAL_SD_SDMMC_ENABLE\r\n#define __HAL_SD_SDIO_DISABLE __HAL_SD_SDMMC_DISABLE\r\n#define __HAL_SD_SDIO_DMA_ENABLE __HAL_SD_SDMMC_DMA_ENABLE\r\n#define __HAL_SD_SDIO_DMA_DISABL __HAL_SD_SDMMC_DMA_DISABLE\r\n#define __HAL_SD_SDIO_ENABLE_IT __HAL_SD_SDMMC_ENABLE_IT\r\n#define __HAL_SD_SDIO_DISABLE_IT __HAL_SD_SDMMC_DISABLE_IT\r\n#define __HAL_SD_SDIO_GET_FLAG __HAL_SD_SDMMC_GET_FLAG\r\n#define __HAL_SD_SDIO_CLEAR_FLAG __HAL_SD_SDMMC_CLEAR_FLAG\r\n#define __HAL_SD_SDIO_GET_IT __HAL_SD_SDMMC_GET_IT\r\n#define __HAL_SD_SDIO_CLEAR_IT __HAL_SD_SDMMC_CLEAR_IT\r\n#define SDIO_STATIC_FLAGS SDMMC_STATIC_FLAGS\r\n#define SDIO_CMD0TIMEOUT SDMMC_CMD0TIMEOUT\r\n#define SD_SDIO_SEND_IF_COND SD_SDMMC_SEND_IF_COND\r\n/* alias CMSIS for compatibilities */\r\n#define SDIO_IRQn SDMMC1_IRQn\r\n#define SDIO_IRQHandler SDMMC1_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32F4) || defined(STM32F2) || defined(STM32L4) || defined(STM32H7)\r\n#define HAL_SD_CardCIDTypedef HAL_SD_CardCIDTypeDef\r\n#define HAL_SD_CardCSDTypedef HAL_SD_CardCSDTypeDef\r\n#define HAL_SD_CardStatusTypedef HAL_SD_CardStatusTypeDef\r\n#define HAL_SD_CardStateTypedef HAL_SD_CardStateTypeDef\r\n#endif\r\n\r\n#if defined(STM32H7) || defined(STM32L5)\r\n#define HAL_MMCEx_Read_DMADoubleBuffer0CpltCallback HAL_MMCEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Read_DMADoubleBuffer1CpltCallback HAL_MMCEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer0CpltCallback HAL_MMCEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer1CpltCallback HAL_MMCEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer0CpltCallback HAL_SDEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer1CpltCallback HAL_SDEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer0CpltCallback HAL_SDEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer1CpltCallback HAL_SDEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SD_DriveTransciver_1_8V_Callback HAL_SD_DriveTransceiver_1_8V_Callback\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Macros HAL SMARTCARD Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __SMARTCARD_ENABLE_IT __HAL_SMARTCARD_ENABLE_IT\r\n#define __SMARTCARD_DISABLE_IT __HAL_SMARTCARD_DISABLE_IT\r\n#define __SMARTCARD_ENABLE __HAL_SMARTCARD_ENABLE\r\n#define __SMARTCARD_DISABLE __HAL_SMARTCARD_DISABLE\r\n#define __SMARTCARD_DMA_REQUEST_ENABLE __HAL_SMARTCARD_DMA_REQUEST_ENABLE\r\n#define __SMARTCARD_DMA_REQUEST_DISABLE __HAL_SMARTCARD_DMA_REQUEST_DISABLE\r\n\r\n#define __HAL_SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n#define __SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n\r\n#define IS_SMARTCARD_ONEBIT_SAMPLING IS_SMARTCARD_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Macros HAL SMBUS Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_SMBUS_RESET_CR1 SMBUS_RESET_CR1\r\n#define __HAL_SMBUS_RESET_CR2 SMBUS_RESET_CR2\r\n#define __HAL_SMBUS_GENERATE_START SMBUS_GENERATE_START\r\n#define __HAL_SMBUS_GET_ADDR_MATCH SMBUS_GET_ADDR_MATCH\r\n#define __HAL_SMBUS_GET_DIR SMBUS_GET_DIR\r\n#define __HAL_SMBUS_GET_STOP_MODE SMBUS_GET_STOP_MODE\r\n#define __HAL_SMBUS_GET_PEC_MODE SMBUS_GET_PEC_MODE\r\n#define __HAL_SMBUS_GET_ALERT_ENABLED SMBUS_GET_ALERT_ENABLED\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Macros HAL SPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_SPI_1LINE_TX SPI_1LINE_TX\r\n#define __HAL_SPI_1LINE_RX SPI_1LINE_RX\r\n#define __HAL_SPI_RESET_CRC SPI_RESET_CRC\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Macros HAL UART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __HAL_UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n#define __UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n\r\n#define IS_UART_WAKEUPMETHODE IS_UART_WAKEUPMETHOD\r\n\r\n#define IS_UART_ONEBIT_SAMPLE IS_UART_ONE_BIT_SAMPLE\r\n#define IS_UART_ONEBIT_SAMPLING IS_UART_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Macros HAL USART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __USART_ENABLE_IT __HAL_USART_ENABLE_IT\r\n#define __USART_DISABLE_IT __HAL_USART_DISABLE_IT\r\n#define __USART_ENABLE __HAL_USART_ENABLE\r\n#define __USART_DISABLE __HAL_USART_DISABLE\r\n\r\n#define __HAL_USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n#define __USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F7)\r\n#define USART_OVERSAMPLING_16 0x00000000U\r\n#define USART_OVERSAMPLING_8 USART_CR1_OVER8\r\n\r\n#define IS_USART_OVERSAMPLING(__SAMPLING__) (((__SAMPLING__) == USART_OVERSAMPLING_16) || \\\r\n ((__SAMPLING__) == USART_OVERSAMPLING_8))\r\n#endif /* STM32F0 || STM32F3 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_USB_Aliased_Macros HAL USB Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define USB_EXTI_LINE_WAKEUP USB_WAKEUP_EXTI_LINE\r\n\r\n#define USB_FS_EXTI_TRIGGER_RISING_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_FS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_FS_EXTI_LINE_WAKEUP USB_OTG_FS_WAKEUP_EXTI_LINE\r\n\r\n#define USB_HS_EXTI_TRIGGER_RISING_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_HS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_HS_EXTI_LINE_WAKEUP USB_OTG_HS_WAKEUP_EXTI_LINE\r\n\r\n#define __HAL_USB_EXTI_ENABLE_IT __HAL_USB_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_EXTI_DISABLE_IT __HAL_USB_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_EXTI_GET_FLAG __HAL_USB_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_EXTI_CLEAR_FLAG __HAL_USB_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_EXTI_SET_RISING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n\r\n#define __HAL_USB_FS_EXTI_ENABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_FS_EXTI_DISABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_FS_EXTI_GET_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_FS_EXTI_CLEAR_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_FS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_GENERATE_SWIT __HAL_USB_OTG_FS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define __HAL_USB_HS_EXTI_ENABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_HS_EXTI_DISABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_HS_EXTI_GET_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_HS_EXTI_CLEAR_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_HS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_GENERATE_SWIT __HAL_USB_OTG_HS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define HAL_PCD_ActiveRemoteWakeup HAL_PCD_ActivateRemoteWakeup\r\n#define HAL_PCD_DeActiveRemoteWakeup HAL_PCD_DeActivateRemoteWakeup\r\n\r\n#define HAL_PCD_SetTxFiFo HAL_PCDEx_SetTxFiFo\r\n#define HAL_PCD_SetRxFiFo HAL_PCDEx_SetRxFiFo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Macros HAL TIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_TIM_SetICPrescalerValue TIM_SET_ICPRESCALERVALUE\r\n#define __HAL_TIM_ResetICPrescalerValue TIM_RESET_ICPRESCALERVALUE\r\n\r\n#define TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n#define TIM_GET_CLEAR_IT __HAL_TIM_CLEAR_IT\r\n\r\n#define __HAL_TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n\r\n#define __HAL_TIM_DIRECTION_STATUS __HAL_TIM_IS_TIM_COUNTING_DOWN\r\n#define __HAL_TIM_PRESCALER __HAL_TIM_SET_PRESCALER\r\n#define __HAL_TIM_SetCounter __HAL_TIM_SET_COUNTER\r\n#define __HAL_TIM_GetCounter __HAL_TIM_GET_COUNTER\r\n#define __HAL_TIM_SetAutoreload __HAL_TIM_SET_AUTORELOAD\r\n#define __HAL_TIM_GetAutoreload __HAL_TIM_GET_AUTORELOAD\r\n#define __HAL_TIM_SetClockDivision __HAL_TIM_SET_CLOCKDIVISION\r\n#define __HAL_TIM_GetClockDivision __HAL_TIM_GET_CLOCKDIVISION\r\n#define __HAL_TIM_SetICPrescaler __HAL_TIM_SET_ICPRESCALER\r\n#define __HAL_TIM_GetICPrescaler __HAL_TIM_GET_ICPRESCALER\r\n#define __HAL_TIM_SetCompare __HAL_TIM_SET_COMPARE\r\n#define __HAL_TIM_GetCompare __HAL_TIM_GET_COMPARE\r\n\r\n#define TIM_BREAKINPUTSOURCE_DFSDM TIM_BREAKINPUTSOURCE_DFSDM1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Macros HAL ETH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_ETH_EXTI_ENABLE_IT __HAL_ETH_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_ETH_EXTI_DISABLE_IT __HAL_ETH_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_ETH_EXTI_GET_FLAG __HAL_ETH_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_ETH_EXTI_CLEAR_FLAG __HAL_ETH_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_ETH_EXTI_SET_RISING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_RISING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLINGRISING_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLINGRISING_TRIGGER\r\n\r\n#define ETH_PROMISCIOUSMODE_ENABLE ETH_PROMISCUOUS_MODE_ENABLE\r\n#define ETH_PROMISCIOUSMODE_DISABLE ETH_PROMISCUOUS_MODE_DISABLE\r\n#define IS_ETH_PROMISCIOUS_MODE IS_ETH_PROMISCUOUS_MODE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Macros HAL LTDC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_LTDC_LAYER LTDC_LAYER\r\n#define __HAL_LTDC_RELOAD_CONFIG __HAL_LTDC_RELOAD_IMMEDIATE_CONFIG\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SAI_Aliased_Macros HAL SAI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define SAI_OUTPUTDRIVE_DISABLED SAI_OUTPUTDRIVE_DISABLE\r\n#define SAI_OUTPUTDRIVE_ENABLED SAI_OUTPUTDRIVE_ENABLE\r\n#define SAI_MASTERDIVIDER_ENABLED SAI_MASTERDIVIDER_ENABLE\r\n#define SAI_MASTERDIVIDER_DISABLED SAI_MASTERDIVIDER_DISABLE\r\n#define SAI_STREOMODE SAI_STEREOMODE\r\n#define SAI_FIFOStatus_Empty SAI_FIFOSTATUS_EMPTY\r\n#define SAI_FIFOStatus_Less1QuarterFull SAI_FIFOSTATUS_LESS1QUARTERFULL\r\n#define SAI_FIFOStatus_1QuarterFull SAI_FIFOSTATUS_1QUARTERFULL\r\n#define SAI_FIFOStatus_HalfFull SAI_FIFOSTATUS_HALFFULL\r\n#define SAI_FIFOStatus_3QuartersFull SAI_FIFOSTATUS_3QUARTERFULL\r\n#define SAI_FIFOStatus_Full SAI_FIFOSTATUS_FULL\r\n#define IS_SAI_BLOCK_MONO_STREO_MODE IS_SAI_BLOCK_MONO_STEREO_MODE\r\n#define SAI_SYNCHRONOUS_EXT SAI_SYNCHRONOUS_EXT_SAI1\r\n#define SAI_SYNCEXT_IN_ENABLE SAI_SYNCEXT_OUTBLOCKA_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPDIFRX_Aliased_Macros HAL SPDIFRX Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32H7)\r\n#define HAL_SPDIFRX_ReceiveControlFlow HAL_SPDIFRX_ReceiveCtrlFlow\r\n#define HAL_SPDIFRX_ReceiveControlFlow_IT HAL_SPDIFRX_ReceiveCtrlFlow_IT\r\n#define HAL_SPDIFRX_ReceiveControlFlow_DMA HAL_SPDIFRX_ReceiveCtrlFlow_DMA\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Functions HAL HRTIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32H7) || defined (STM32G4) || defined (STM32F3)\r\n#define HAL_HRTIM_WaveformCounterStart_IT HAL_HRTIM_WaveformCountStart_IT\r\n#define HAL_HRTIM_WaveformCounterStart_DMA HAL_HRTIM_WaveformCountStart_DMA\r\n#define HAL_HRTIM_WaveformCounterStart HAL_HRTIM_WaveformCountStart\r\n#define HAL_HRTIM_WaveformCounterStop_IT HAL_HRTIM_WaveformCountStop_IT\r\n#define HAL_HRTIM_WaveformCounterStop_DMA HAL_HRTIM_WaveformCountStop_DMA\r\n#define HAL_HRTIM_WaveformCounterStop HAL_HRTIM_WaveformCountStop\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_QSPI_Aliased_Macros HAL QSPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32L4) || defined (STM32F4) || defined (STM32F7) || defined(STM32H7)\r\n#define HAL_QPSI_TIMEOUT_DEFAULT_VALUE HAL_QSPI_TIMEOUT_DEFAULT_VALUE\r\n#endif /* STM32L4 || STM32F4 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Generic_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32F7)\r\n#define ART_ACCLERATOR_ENABLE ART_ACCELERATOR_ENABLE\r\n#endif /* STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Macros HAL PPP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32_HAL_LEGACY */\r\n\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.h\r\n * @author MCD Application Team\r\n * @brief This file contains all the functions prototypes for the HAL\r\n * module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_H\r\n#define STM32G4xx_HAL_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_conf.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL HAL\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Constants HAL Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_TICK_FREQ Tick Frequency\r\n * @{\r\n */\r\n#define HAL_TICK_FREQ_10HZ 100U\r\n#define HAL_TICK_FREQ_100HZ 10U\r\n#define HAL_TICK_FREQ_1KHZ 1U\r\n#define HAL_TICK_FREQ_DEFAULT HAL_TICK_FREQ_1KHZ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Constants SYSCFG Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup SYSCFG_BootMode Boot Mode\r\n * @{\r\n */\r\n#define SYSCFG_BOOT_MAINFLASH 0x00000000U\r\n#define SYSCFG_BOOT_SYSTEMFLASH SYSCFG_MEMMEMRMP_MODE_0\r\n\r\n#if defined (FMC_BANK1)\r\n#define SYSCFG_BOOT_FMC SYSCFG_MEMMEMRMP_MODE_1\r\n#endif /* FMC_BANK1 */\r\n\r\n#define SYSCFG_BOOT_SRAM (SYSCFG_MEMMEMRMP_MODE_1 | SYSCFG_MEMMEMRMP_MODE_0)\r\n\r\n#if defined (QUADSPI)\r\n#define SYSCFG_BOOT_QUADSPI (SYSCFG_MEMMEMRMP_MODE_2 | SYSCFG_MEMMEMRMP_MODE_1)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FPU_Interrupts FPU Interrupts\r\n * @{\r\n */\r\n#define SYSCFG_IT_FPU_IOC SYSCFG_CFGR1_FPU_IE_0 /*!< Floating Point Unit Invalid operation Interrupt */\r\n#define SYSCFG_IT_FPU_DZC SYSCFG_CFGR1_FPU_IE_1 /*!< Floating Point Unit Divide-by-zero Interrupt */\r\n#define SYSCFG_IT_FPU_UFC SYSCFG_CFGR1_FPU_IE_2 /*!< Floating Point Unit Underflow Interrupt */\r\n#define SYSCFG_IT_FPU_OFC SYSCFG_CFGR1_FPU_IE_3 /*!< Floating Point Unit Overflow Interrupt */\r\n#define SYSCFG_IT_FPU_IDC SYSCFG_CFGR1_FPU_IE_4 /*!< Floating Point Unit Input denormal Interrupt */\r\n#define SYSCFG_IT_FPU_IXC SYSCFG_CFGR1_FPU_IE_5 /*!< Floating Point Unit Inexact Interrupt */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_CCMSRAMWRP CCM Write protection\r\n * @{\r\n */\r\n#define SYSCFG_CCMSRAMWRP_PAGE0 SYSCFG_SWPR_PAGE0 /*!< CCMSRAM Write protection page 0 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE1 SYSCFG_SWPR_PAGE1 /*!< CCMSRAM Write protection page 1 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE2 SYSCFG_SWPR_PAGE2 /*!< CCMSRAM Write protection page 2 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE3 SYSCFG_SWPR_PAGE3 /*!< CCMSRAM Write protection page 3 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE4 SYSCFG_SWPR_PAGE4 /*!< CCMSRAM Write protection page 4 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE5 SYSCFG_SWPR_PAGE5 /*!< CCMSRAM Write protection page 5 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE6 SYSCFG_SWPR_PAGE6 /*!< CCMSRAM Write protection page 6 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE7 SYSCFG_SWPR_PAGE7 /*!< CCMSRAM Write protection page 7 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE8 SYSCFG_SWPR_PAGE8 /*!< CCMSRAM Write protection page 8 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE9 SYSCFG_SWPR_PAGE9 /*!< CCMSRAM Write protection page 9 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE10 SYSCFG_SWPR_PAGE10 /*!< CCMSRAM Write protection page 10 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE11 SYSCFG_SWPR_PAGE11 /*!< CCMSRAM Write protection page 11 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE12 SYSCFG_SWPR_PAGE12 /*!< CCMSRAM Write protection page 12 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE13 SYSCFG_SWPR_PAGE13 /*!< CCMSRAM Write protection page 13 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE14 SYSCFG_SWPR_PAGE14 /*!< CCMSRAM Write protection page 14 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE15 SYSCFG_SWPR_PAGE15 /*!< CCMSRAM Write protection page 15 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE16 SYSCFG_SWPR_PAGE16 /*!< CCMSRAM Write protection page 16 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE17 SYSCFG_SWPR_PAGE17 /*!< CCMSRAM Write protection page 17 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE18 SYSCFG_SWPR_PAGE18 /*!< CCMSRAM Write protection page 18 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE19 SYSCFG_SWPR_PAGE19 /*!< CCMSRAM Write protection page 19 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE20 SYSCFG_SWPR_PAGE20 /*!< CCMSRAM Write protection page 20 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE21 SYSCFG_SWPR_PAGE21 /*!< CCMSRAM Write protection page 21 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE22 SYSCFG_SWPR_PAGE22 /*!< CCMSRAM Write protection page 22 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE23 SYSCFG_SWPR_PAGE23 /*!< CCMSRAM Write protection page 23 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE24 SYSCFG_SWPR_PAGE24 /*!< CCMSRAM Write protection page 24 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE25 SYSCFG_SWPR_PAGE25 /*!< CCMSRAM Write protection page 25 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE26 SYSCFG_SWPR_PAGE26 /*!< CCMSRAM Write protection page 26 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE27 SYSCFG_SWPR_PAGE27 /*!< CCMSRAM Write protection page 27 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE28 SYSCFG_SWPR_PAGE28 /*!< CCMSRAM Write protection page 28 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE29 SYSCFG_SWPR_PAGE29 /*!< CCMSRAM Write protection page 29 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE30 SYSCFG_SWPR_PAGE30 /*!< CCMSRAM Write protection page 30 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE31 SYSCFG_SWPR_PAGE31 /*!< CCMSRAM Write protection page 31 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(VREFBUF)\r\n/** @defgroup SYSCFG_VREFBUF_VoltageScale VREFBUF Voltage Scale\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE0 0x00000000U /*!< Voltage reference scale 0 (VREFBUF_OUT = 2.048V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE1 VREFBUF_CSR_VRS_0 /*!< Voltage reference scale 1 (VREFBUF_OUT = 2.5V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE2 VREFBUF_CSR_VRS_1 /*!< Voltage reference scale 2 (VREFBUF_OUT = 2.9V) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_VREFBUF_HighImpedance VREFBUF High Impedance\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE 0x00000000U /*!< VREF_plus pin is internally connected to Voltage reference buffer output */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE VREFBUF_CSR_HIZ /*!< VREF_plus pin is high impedance */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* VREFBUF */\r\n\r\n/** @defgroup SYSCFG_flags_definition Flags\r\n * @{\r\n */\r\n\r\n#define SYSCFG_FLAG_SRAM_PE SYSCFG_CFGR2_SPF /*!< SRAM parity error (first 32kB of SRAM1 + CCM SRAM) */\r\n#define SYSCFG_FLAG_CCMSRAM_BUSY SYSCFG_SCSR_CCMBSY /*!< CCMSRAM busy by erase operation */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FastModePlus_GPIO Fast-mode Plus on GPIO\r\n * @{\r\n */\r\n\r\n/** @brief Fast-mode Plus driving capability on a specific GPIO\r\n */\r\n#define SYSCFG_FASTMODEPLUS_PB6 SYSCFG_CFGR1_I2C_PB6_FMP /*!< Enable Fast-mode Plus on PB6 */\r\n#define SYSCFG_FASTMODEPLUS_PB7 SYSCFG_CFGR1_I2C_PB7_FMP /*!< Enable Fast-mode Plus on PB7 */\r\n#if defined(SYSCFG_CFGR1_I2C_PB8_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB8 SYSCFG_CFGR1_I2C_PB8_FMP /*!< Enable Fast-mode Plus on PB8 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB8_FMP */\r\n#if defined(SYSCFG_CFGR1_I2C_PB9_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB9 SYSCFG_CFGR1_I2C_PB9_FMP /*!< Enable Fast-mode Plus on PB9 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB9_FMP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup DBGMCU_Exported_Macros DBGMCU Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Freeze/Unfreeze Peripherals in Debug mode\r\n */\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM2() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM2() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM3() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM3() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM4() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM4() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM4_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM5() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM5() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM5_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM6() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM6() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM6_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM7() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM7() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM7_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_FREEZE_RTC() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_RTC() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_RTC_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_WWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_WWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_WWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_IWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_IWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_IWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_LPTIM1() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_LPTIM1() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_LPTIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C4_TIMEOUT() SET_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C4_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#endif /* DBGMCU_APB1FZR2_DBG_I2C4_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM8() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM8() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM8_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM15() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM15() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM15_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM16() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM16() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM16_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM17() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM17() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM17_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM20() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM20() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM20_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_HRTIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_HRTIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_HRTIM1_STOP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Macros SYSCFG Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Main Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FLASH() CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief System Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_0)\r\n\r\n/** @brief Embedded SRAM mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SRAM() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_1|SYSCFG_MEMRMP_MEM_MODE_0))\r\n\r\n#if defined (FMC_BANK1)\r\n/** @brief FMC Bank1 (NOR/PSRAM 1 and 2) mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FMC() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_1)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined (QUADSPI)\r\n/** @brief QUADSPI mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_QUADSPI() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_2|SYSCFG_MEMRMP_MEM_MODE_1))\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief Return the boot mode as configured by user.\r\n * @retval The boot mode as configured by user. The returned value can be one\r\n * of the following values:\r\n * @arg @ref SYSCFG_BOOT_MAINFLASH\r\n * @arg @ref SYSCFG_BOOT_SYSTEMFLASH\r\n * @arg @ref SYSCFG_BOOT_FMC (*)\r\n * @arg @ref SYSCFG_BOOT_QUADSPI (*)\r\n * @arg @ref SYSCFG_BOOT_SRAM\r\n * @note (*) availability depends on devices\r\n */\r\n#define __HAL_SYSCFG_GET_BOOT_MODE() READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief CCMSRAM page write protection enable macro\r\n * @param __CCMSRAMWRP__: This parameter can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\n/* Legacy define */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_1_31_ENABLE __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE(__CCMSRAMWRP__) do {assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE((__CCMSRAMWRP__)));\\\r\n SET_BIT(SYSCFG->SWPR,(__CCMSRAMWRP__));\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM page write protection unlock prior to erase\r\n * @note Writing a wrong key reactivates the write protection\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_UNLOCK() do {SYSCFG->SKR = 0xCA;\\\r\n SYSCFG->SKR = 0x53;\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM erase\r\n * @note __SYSCFG_GET_FLAG(SYSCFG_FLAG_CCMSRAM_BUSY) may be used to check end of erase\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_ERASE() SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER)\r\n\r\n/** @brief Floating Point Unit interrupt enable/disable macros\r\n * @param __INTERRUPT__: This parameter can be a value of @ref SYSCFG_FPU_Interrupts\r\n */\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_ENABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_DISABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n/** @brief SYSCFG Break ECC lock.\r\n * Enable and lock the connection of Flash ECC error connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_ECC_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_ECCL)\r\n\r\n/** @brief SYSCFG Break Cortex-M4 Lockup lock.\r\n * Enable and lock the connection of Cortex-M4 LOCKUP (Hardfault) output to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_LOCKUP_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_CLL)\r\n\r\n/** @brief SYSCFG Break PVD lock.\r\n * Enable and lock the PVD connection to Timer1/8/15/16/17 Break input, as well as the PVDE and PLS[2:0] in the PWR_CR2 register.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_PVD_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_PVDL)\r\n\r\n/** @brief SYSCFG Break SRAM parity lock.\r\n * Enable and lock the SRAM parity error (first 32kB of SRAM1 + CCM SRAM) signal connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_SRAMPARITY_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPL)\r\n\r\n/** @brief Check SYSCFG flag is set or not.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref SYSCFG_FLAG_SRAM_PE SRAM Parity Error Flag\r\n * @arg @ref SYSCFG_FLAG_CCMSRAM_BUSY CCMSRAM Erase Ongoing\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_SYSCFG_GET_FLAG(__FLAG__) ((((((__FLAG__) == SYSCFG_SCSR_CCMBSY)? SYSCFG->SCSR : SYSCFG->CFGR2)\\\r\n & (__FLAG__))!= 0U) ? 1U : 0U)\r\n\r\n/** @brief Set the SPF bit to clear the SRAM Parity Error Flag.\r\n */\r\n#define __HAL_SYSCFG_CLEAR_FLAG() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPF)\r\n\r\n/** @brief Fast-mode Plus driving capability enable/disable macros\r\n * @param __FASTMODEPLUS__: This parameter can be a value of :\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB6 Fast-mode Plus driving capability activation on PB6\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB7 Fast-mode Plus driving capability activation on PB7\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB8 Fast-mode Plus driving capability activation on PB8\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB9 Fast-mode Plus driving capability activation on PB9\r\n */\r\n#define __HAL_SYSCFG_FASTMODEPLUS_ENABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FASTMODEPLUS_DISABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup SYSCFG_Private_Macros SYSCFG Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_SYSCFG_FPU_INTERRUPT(__INTERRUPT__) ((((__INTERRUPT__) & SYSCFG_IT_FPU_IOC) == SYSCFG_IT_FPU_IOC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_DZC) == SYSCFG_IT_FPU_DZC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_UFC) == SYSCFG_IT_FPU_UFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_OFC) == SYSCFG_IT_FPU_OFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IDC) == SYSCFG_IT_FPU_IDC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IXC) == SYSCFG_IT_FPU_IXC))\r\n\r\n#define IS_SYSCFG_BREAK_CONFIG(__CONFIG__) (((__CONFIG__) == SYSCFG_BREAK_ECC) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_PVD) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_SRAMPARITY) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_LOCKUP))\r\n\r\n#if (CCMSRAM_SIZE == 0x00008000UL) || (CCMSRAM_SIZE == 0x00004000UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) ((__PAGE__) > 0U)\r\n#elif (CCMSRAM_SIZE == 0x00002800UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0x000003FFU))\r\n#endif /* CCMSRAM_SIZE */\r\n\r\n#if defined(VREFBUF)\r\n#define IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(__SCALE__) (((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE0) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE1) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE2))\r\n\r\n#define IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(__VALUE__) (((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE) || \\\r\n ((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE))\r\n\r\n#define IS_SYSCFG_VREFBUF_TRIMMING(__VALUE__) (((__VALUE__) > 0U) && ((__VALUE__) <= VREFBUF_CCR_TRIM))\r\n#endif /* VREFBUF */\r\n\r\n#if defined(SYSCFG_FASTMODEPLUS_PB8) && defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB8)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#else\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7))\r\n#endif /* SYSCFG_FASTMODEPLUS_PB */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Private_Macros HAL Private Macros\r\n * @{\r\n */\r\n#define IS_TICKFREQ(FREQ) (((FREQ) == HAL_TICK_FREQ_10HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_100HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_1KHZ))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup HAL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and Configuration functions ******************************/\r\nHAL_StatusTypeDef HAL_Init(void);\r\nHAL_StatusTypeDef HAL_DeInit(void);\r\nvoid HAL_MspInit(void);\r\nvoid HAL_MspDeInit(void);\r\nHAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_IncTick(void);\r\nvoid HAL_Delay(uint32_t Delay);\r\nuint32_t HAL_GetTick(void);\r\nuint32_t HAL_GetTickPrio(void);\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq);\r\nuint32_t HAL_GetTickFreq(void);\r\nvoid HAL_SuspendTick(void);\r\nvoid HAL_ResumeTick(void);\r\nuint32_t HAL_GetHalVersion(void);\r\nuint32_t HAL_GetREVID(void);\r\nuint32_t HAL_GetDEVID(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\n/* DBGMCU Peripheral Control functions *****************************************/\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @addtogroup HAL_Exported_Variables\r\n * @{\r\n */\r\nextern __IO uint32_t uwTick;\r\nextern uint32_t uwTickPrio;\r\nextern uint32_t uwTickFreq;\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group4\r\n * @{\r\n */\r\n\r\n/* SYSCFG Control functions ****************************************************/\r\nvoid HAL_SYSCFG_CCMSRAMErase(void);\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void);\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void);\r\n\r\n#if defined(VREFBUF)\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling);\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode);\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue);\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void);\r\nvoid HAL_SYSCFG_DisableVREFBUF(void);\r\n#endif /* VREFBUF */\r\n\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void);\r\n\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_H\r\n#define STM32G4xx_HAL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/* Include low level driver */\r\n#include \"stm32g4xx_ll_adc.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADC_Exported_Types ADC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC group regular oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n\r\n uint32_t TriggeredMode; /*!< Selects the regular triggered oversampling mode.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_DISCONT_MODE */\r\n\r\n uint32_t OversamplingStopReset; /*!< Selects the regular oversampling mode.\r\n The oversampling is either temporary stopped or reset upon an injected\r\n sequence interruption.\r\n If oversampling is enabled on both regular and injected groups, this parameter\r\n is discarded and forced to setting \"ADC_REGOVERSAMPLING_RESUMED_MODE\"\r\n (the oversampling buffer is zeroed during injection sequence).\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SCOPE_REG */\r\n\r\n} ADC_OversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC instance and ADC group regular.\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope entire ADC (affects ADC groups regular and injected): ClockPrescaler, Resolution, DataAlign,\r\n * GainCompensation, ScanConvMode, EOCSelection, LowPowerAutoWait.\r\n * - Scope ADC group regular: ContinuousConvMode, NbrOfConversion, DiscontinuousConvMode, NbrOfDiscConversion,\r\n * ExternalTrigConv, ExternalTrigConvEdge, DMAContinuousRequests, Overrun, OversamplingMode, Oversampling, SamplingMode.\r\n * @note The setting of these parameters by function HAL_ADC_Init() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled\r\n * - For all parameters except 'LowPowerAutoWait', 'DMAContinuousRequests' and 'Oversampling': ADC enabled without conversion on going on group regular.\r\n * - For parameters 'LowPowerAutoWait' and 'DMAContinuousRequests': ADC enabled without conversion on going on groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter\r\n * (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockPrescaler; /*!< Select ADC clock source (synchronous clock derived from APB clock or asynchronous clock derived from system clock or PLL (Refer to reference manual for list of clocks available)) and clock prescaler.\r\n This parameter can be a value of @ref ADC_HAL_EC_COMMON_CLOCK_SOURCE.\r\n Note: The ADC clock configuration is common to all ADC instances.\r\n Note: In case of usage of channels on injected group, ADC frequency should be lower than AHB clock frequency /4 for resolution 12 or 10 bits,\r\n AHB clock frequency /3 for resolution 8 bits, AHB clock frequency /2 for resolution 6 bits.\r\n Note: In case of synchronous clock mode based on HCLK/1, the configuration must be enabled only\r\n if the system clock has a 50% duty clock cycle (APB prescaler configured inside RCC\r\n must be bypassed and PCLK clock must have 50% duty cycle). Refer to reference manual for details.\r\n Note: In case of usage of asynchronous clock, the selected clock must be preliminarily enabled at RCC top level.\r\n Note: This parameter can be modified only if all ADC instances are disabled. */\r\n\r\n uint32_t Resolution; /*!< Configure the ADC resolution.\r\n This parameter can be a value of @ref ADC_HAL_EC_RESOLUTION */\r\n\r\n uint32_t DataAlign; /*!< Specify ADC data alignment in conversion data register (right or left).\r\n Refer to reference manual for alignments formats versus resolutions.\r\n This parameter can be a value of @ref ADC_HAL_EC_DATA_ALIGN */\r\n\r\n uint32_t GainCompensation; /*!< Specify the ADC gain compensation coefficient to be applied to ADC raw conversion data, based on following formula:\r\n DATA = DATA(raw) * (gain compensation coef) / 4096\r\n 2.12 bit format, unsigned: 2 bits exponents / 12 bits mantissa\r\n Gain step is 1/4096 = 0.000244\r\n Gain range is 0.0000 to 3.999756\r\n This parameter value can be\r\n 0 Gain compensation will be disabled and coefficient set to 0\r\n 1 -> 0x3FFF Gain compensation will be enabled and coefficient set to specified value\r\n\r\n Note: Gain compensation when enabled is applied to all channels. */\r\n\r\n uint32_t ScanConvMode; /*!< Configure the sequencer of ADC groups regular and injected.\r\n This parameter can be associated to parameter 'DiscontinuousConvMode' to have main sequence subdivided in successive parts.\r\n If disabled: Conversion is performed in single mode (one channel converted, the one defined in rank 1).\r\n Parameters 'NbrOfConversion' and 'InjectedNbrOfConversion' are discarded (equivalent to set to 1).\r\n If enabled: Conversions are performed in sequence mode (multiple ranks defined by 'NbrOfConversion' or 'InjectedNbrOfConversion' and rank of each channel in sequencer).\r\n Scan direction is upward: from rank 1 to rank 'n'.\r\n This parameter can be a value of @ref ADC_Scan_mode */\r\n\r\n uint32_t EOCSelection; /*!< Specify which EOC (End Of Conversion) flag is used for conversion by polling and interruption: end of unitary conversion or end of sequence conversions.\r\n This parameter can be a value of @ref ADC_EOCSelection. */\r\n\r\n FunctionalState LowPowerAutoWait; /*!< Select the dynamic low power Auto Delay: new conversion start only when the previous\r\n conversion (for ADC group regular) or previous sequence (for ADC group injected) has been retrieved by user software,\r\n using function HAL_ADC_GetValue() or HAL_ADCEx_InjectedGetValue().\r\n This feature automatically adapts the frequency of ADC conversions triggers to the speed of the system that reads the data. Moreover, this avoids risk of overrun\r\n for low frequency applications.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: It is not recommended to use with interruption or DMA (HAL_ADC_Start_IT(), HAL_ADC_Start_DMA()) since these modes have to clear immediately the EOC flag (by CPU to free the IRQ pending event or by DMA).\r\n Auto wait will work but fort a very short time, discarding its intended benefit (except specific case of high load of CPU or DMA transfers which can justify usage of auto wait).\r\n Do use with polling: 1. Start conversion with HAL_ADC_Start(), 2. Later on, when ADC conversion data is needed:\r\n use HAL_ADC_PollForConversion() to ensure that conversion is completed and HAL_ADC_GetValue() to retrieve conversion result and trig another conversion start.\r\n (in case of usage of ADC group injected, use the equivalent functions HAL_ADCExInjected_Start(), HAL_ADCEx_InjectedGetValue(), ...). */\r\n\r\n FunctionalState ContinuousConvMode; /*!< Specify whether the conversion is performed in single mode (one conversion) or continuous mode for ADC group regular,\r\n after the first ADC conversion start trigger occurred (software start or external trigger).\r\n This parameter can be set to ENABLE or DISABLE. */\r\n\r\n uint32_t NbrOfConversion; /*!< Specify the number of ranks that will be converted within the regular group sequencer.\r\n To use the regular group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 16.\r\n Note: This parameter must be modified when no conversion is on going on regular group (ADC disabled, or ADC enabled without\r\n continuous mode or external trigger that could launch a conversion). */\r\n\r\n FunctionalState DiscontinuousConvMode; /*!< Specify whether the conversions sequence of ADC group regular is performed in Complete-sequence/Discontinuous-sequence\r\n (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n\r\n uint32_t NbrOfDiscConversion; /*!< Specifies the number of discontinuous conversions in which the main sequence of ADC group regular (parameter NbrOfConversion) will be subdivided.\r\n If parameter 'DiscontinuousConvMode' is disabled, this parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8. */\r\n\r\n uint32_t ExternalTrigConv; /*!< Select the external event source used to trigger ADC group regular conversion start.\r\n If set to ADC_SOFTWARE_START, external triggers are disabled and software trigger is used instead.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_source.\r\n Caution: external trigger source is common to all ADC instances. */\r\n\r\n uint32_t ExternalTrigConvEdge; /*!< Select the external event edge used to trigger ADC group regular conversion start.\r\n If trigger source is set to ADC_SOFTWARE_START, this parameter is discarded.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_edge */\r\n\r\n uint32_t SamplingMode; /*!< Select the sampling mode to be used for ADC group regular conversion.\r\n This parameter can be a value of @ref ADC_regular_sampling_mode */\r\n\r\n FunctionalState DMAContinuousRequests; /*!< Specify whether the DMA requests are performed in one shot mode (DMA transfer stops when number of conversions is reached)\r\n or in continuous mode (DMA transfer unlimited, whatever number of conversions).\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: In continuous mode, DMA must be configured in circular mode. Otherwise an overrun will be triggered when DMA buffer maximum pointer is reached. */\r\n\r\n uint32_t Overrun; /*!< Select the behavior in case of overrun: data overwritten or preserved (default).\r\n This parameter applies to ADC group regular only.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR.\r\n Note: In case of overrun set to data preserved and usage with programming model with interruption (HAL_Start_IT()): ADC IRQ handler has to clear\r\n end of conversion flags, this induces the release of the preserved data. If needed, this data can be saved in function\r\n HAL_ADC_ConvCpltCallback(), placed in user program code (called before end of conversion flags clear).\r\n Note: Error reporting with respect to the conversion mode:\r\n - Usage with ADC conversion by polling for event or interruption: Error is reported only if overrun is set to data preserved. If overrun is set to data\r\n overwritten, user can willingly not read all the converted data, this is not considered as an erroneous case.\r\n - Usage with ADC conversion by DMA: Error is reported whatever overrun setting (DMA is expected to process all data from data register). */\r\n\r\n FunctionalState OversamplingMode; /*!< Specify whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no conversion is ongoing on ADC groups regular and injected */\r\n\r\n ADC_OversamplingTypeDef Oversampling; /*!< Specify the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling configuration if oversampling is already enabled. */\r\n\r\n} ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC channel for regular group\r\n * @note The setting of these parameters by function HAL_ADC_ConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'SingleDiff')\r\n * - For all except parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular group.\r\n * - For parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter (which fulfills the ADC state condition)\r\n * on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Channel; /*!< Specify the channel to configure into ADC regular group.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be available on device package pins. Refer to device datasheet for channels availability. */\r\n\r\n uint32_t Rank; /*!< Specify the rank in the regular group sequencer.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_SEQ_RANKS\r\n Note: to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by\r\n the new channel setting (or parameter number of conversions adjusted) */\r\n\r\n uint32_t SamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME\r\n Caution: This parameter applies to a channel that can be used into regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values. */\r\n\r\n uint32_t SingleDiff; /*!< Select single-ended or differential input.\r\n In differential mode: Differential measurement is carried out between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is available in differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behavior in case\r\n of another parameter update on the fly) */\r\n\r\n uint32_t OffsetNumber; /*!< Select the offset number\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB\r\n Caution: Only one offset is allowed per channel. This parameter overwrites the last setting. */\r\n\r\n uint32_t Offset; /*!< Define the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFF,\r\n 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t OffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added (positive sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n FunctionalState OffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n} ADC_ChannelConfTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC analog watchdog\r\n * @note The setting of these parameters by function HAL_ADC_AnalogWDGConfig() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters except 'HighThreshold', 'LowThreshold': ADC disabled or ADC enabled without conversion on going on ADC groups regular and injected.\r\n * - For parameters 'HighThreshold', 'LowThreshold': ADC enabled with conversion on going on regular and injected groups.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t WatchdogNumber; /*!< Select which ADC analog watchdog is monitoring the selected channel.\r\n For Analog Watchdog 1: Only 1 channel can be monitored (or overall group of channels by setting parameter 'WatchdogMode')\r\n For Analog Watchdog 2 and 3: Several channels can be monitored (by successive calls of 'HAL_ADC_AnalogWDGConfig()' for each channel)\r\n This parameter can be a value of @ref ADC_HAL_EC_AWD_NUMBER. */\r\n\r\n uint32_t WatchdogMode; /*!< Configure the ADC analog watchdog mode: single/all/none channels.\r\n For Analog Watchdog 1: Configure the ADC analog watchdog mode: single channel or all channels, ADC groups regular and-or injected.\r\n For Analog Watchdog 2 and 3: Several channels can be monitored by applying successively the AWD init structure. Channels on ADC group regular and injected are not differentiated: Set value 'ADC_ANALOGWATCHDOG_SINGLE_xxx' to monitor 1 channel, value 'ADC_ANALOGWATCHDOG_ALL_xxx' to monitor all channels, 'ADC_ANALOGWATCHDOG_NONE' to monitor no channel.\r\n This parameter can be a value of @ref ADC_analog_watchdog_mode. */\r\n\r\n uint32_t Channel; /*!< Select which ADC channel to monitor by analog watchdog.\r\n For Analog Watchdog 1: this parameter has an effect only if parameter 'WatchdogMode' is configured on single channel (only 1 channel can be monitored).\r\n For Analog Watchdog 2 and 3: Several channels can be monitored. To use this feature, call successively the function HAL_ADC_AnalogWDGConfig() for each channel to be added (or removed with value 'ADC_ANALOGWATCHDOG_NONE').\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL. */\r\n\r\n FunctionalState ITMode; /*!< Specify whether the analog watchdog is configured in interrupt or polling mode.\r\n This parameter can be set to ENABLE or DISABLE */\r\n\r\n uint32_t HighThreshold; /*!< Configure the ADC analog watchdog High threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits\r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits). */\r\n\r\n uint32_t LowThreshold; /*!< Configures the ADC analog watchdog Low threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits\r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits). */\r\n\r\n uint32_t FilteringConfig; /*!< Specify whether filtering should be use and the number of samples to consider.\r\n Before setting flag or raising interrupt, analog watchdog can wait to have several\r\n consecutive out-of-window samples. This parameter allows to configure this number.\r\n This parameter only applies to Analog watchdog 1. For others, use value ADC_AWD_FILTERING_NONE.\r\n This parameter can be a value of @ref ADC_analog_watchdog_filtering_config. */\r\n} ADC_AnalogWDGConfTypeDef;\r\n\r\n/**\r\n * @brief ADC group injected contexts queue configuration\r\n * @note Structure intended to be used only through structure \"ADC_HandleTypeDef\"\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ContextQueue; /*!< Injected channel configuration context: build-up over each\r\n HAL_ADCEx_InjectedConfigChannel() call to finally initialize\r\n JSQR register at HAL_ADCEx_InjectedConfigChannel() last call */\r\n\r\n uint32_t ChannelCount; /*!< Number of channels in the injected sequence */\r\n} ADC_InjectionConfigTypeDef;\r\n\r\n/** @defgroup ADC_States ADC States\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL ADC state machine: ADC states definition (bitfields)\r\n * @note ADC state machine is managed by bitfields, state must be compared\r\n * with bit by bit.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n */\r\n/* States of ADC global scope */\r\n#define HAL_ADC_STATE_RESET (0x00000000UL) /*!< ADC not yet initialized or disabled */\r\n#define HAL_ADC_STATE_READY (0x00000001UL) /*!< ADC peripheral ready for use */\r\n#define HAL_ADC_STATE_BUSY_INTERNAL (0x00000002UL) /*!< ADC is busy due to an internal process (initialization, calibration) */\r\n#define HAL_ADC_STATE_TIMEOUT (0x00000004UL) /*!< TimeOut occurrence */\r\n\r\n/* States of ADC errors */\r\n#define HAL_ADC_STATE_ERROR_INTERNAL (0x00000010UL) /*!< Internal error occurrence */\r\n#define HAL_ADC_STATE_ERROR_CONFIG (0x00000020UL) /*!< Configuration error occurrence */\r\n#define HAL_ADC_STATE_ERROR_DMA (0x00000040UL) /*!< DMA error occurrence */\r\n\r\n/* States of ADC group regular */\r\n#define HAL_ADC_STATE_REG_BUSY (0x00000100UL) /*!< A conversion on ADC group regular is ongoing or can occur (either by continuous mode,\r\n external trigger, low power auto power-on (if feature available), multimode ADC master control (if feature available)) */\r\n#define HAL_ADC_STATE_REG_EOC (0x00000200UL) /*!< Conversion data available on group regular */\r\n#define HAL_ADC_STATE_REG_OVR (0x00000400UL) /*!< Overrun occurrence */\r\n#define HAL_ADC_STATE_REG_EOSMP (0x00000800UL) /*!< Not available on this STM32 series: End Of Sampling flag raised */\r\n\r\n/* States of ADC group injected */\r\n#define HAL_ADC_STATE_INJ_BUSY (0x00001000UL) /*!< A conversion on ADC group injected is ongoing or can occur (either by auto-injection mode,\r\n external trigger, low power auto power-on (if feature available), multimode ADC master control (if feature available)) */\r\n#define HAL_ADC_STATE_INJ_EOC (0x00002000UL) /*!< Conversion data available on group injected */\r\n#define HAL_ADC_STATE_INJ_JQOVF (0x00004000UL) /*!< Injected queue overflow occurrence */\r\n\r\n/* States of ADC analog watchdogs */\r\n#define HAL_ADC_STATE_AWD1 (0x00010000UL) /*!< Out-of-window occurrence of ADC analog watchdog 1 */\r\n#define HAL_ADC_STATE_AWD2 (0x00020000UL) /*!< Out-of-window occurrence of ADC analog watchdog 2 */\r\n#define HAL_ADC_STATE_AWD3 (0x00040000UL) /*!< Out-of-window occurrence of ADC analog watchdog 3 */\r\n\r\n/* States of ADC multi-mode */\r\n#define HAL_ADC_STATE_MULTIMODE_SLAVE (0x00100000UL) /*!< ADC in multimode slave state, controlled by another ADC master (when feature available) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief ADC handle Structure definition\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __ADC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n{\r\n ADC_TypeDef *Instance; /*!< Register base address */\r\n ADC_InitTypeDef Init; /*!< ADC initialization parameters and regular conversions setting */\r\n DMA_HandleTypeDef *DMA_Handle; /*!< Pointer DMA Handler */\r\n HAL_LockTypeDef Lock; /*!< ADC locking object */\r\n __IO uint32_t State; /*!< ADC communication state (bitmap of ADC states) */\r\n __IO uint32_t ErrorCode; /*!< ADC Error code */\r\n ADC_InjectionConfigTypeDef InjectionConfig ; /*!< ADC injected channel configuration build-up structure */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion complete callback */\r\n void (* ConvHalfCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion DMA half-transfer callback */\r\n void (* LevelOutOfWindowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 1 callback */\r\n void (* ErrorCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC error callback */\r\n void (* InjectedConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected conversion complete callback */\r\n void (* InjectedQueueOverflowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected context queue overflow callback */\r\n void (* LevelOutOfWindow2Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 2 callback */\r\n void (* LevelOutOfWindow3Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 3 callback */\r\n void (* EndOfSamplingCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC end of sampling callback */\r\n void (* MspInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp Init callback */\r\n void (* MspDeInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp DeInit callback */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n} ADC_HandleTypeDef;\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL ADC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_ADC_CONVERSION_COMPLETE_CB_ID = 0x00U, /*!< ADC conversion complete callback ID */\r\n HAL_ADC_CONVERSION_HALF_CB_ID = 0x01U, /*!< ADC conversion DMA half-transfer callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID = 0x02U, /*!< ADC analog watchdog 1 callback ID */\r\n HAL_ADC_ERROR_CB_ID = 0x03U, /*!< ADC error callback ID */\r\n HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID = 0x04U, /*!< ADC group injected conversion complete callback ID */\r\n HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID = 0x05U, /*!< ADC group injected context queue overflow callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID = 0x06U, /*!< ADC analog watchdog 2 callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID = 0x07U, /*!< ADC analog watchdog 3 callback ID */\r\n HAL_ADC_END_OF_SAMPLING_CB_ID = 0x08U, /*!< ADC end of sampling callback ID */\r\n HAL_ADC_MSPINIT_CB_ID = 0x09U, /*!< ADC Msp Init callback ID */\r\n HAL_ADC_MSPDEINIT_CB_ID = 0x0AU /*!< ADC Msp DeInit callback ID */\r\n} HAL_ADC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL ADC Callback pointer definition\r\n */\r\ntypedef void (*pADC_CallbackTypeDef)(ADC_HandleTypeDef *hadc); /*!< pointer to a ADC callback function */\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Error_Code ADC Error Code\r\n * @{\r\n */\r\n#define HAL_ADC_ERROR_NONE (0x00U) /*!< No error */\r\n#define HAL_ADC_ERROR_INTERNAL (0x01U) /*!< ADC peripheral internal error (problem of clocking,\r\n enable/disable, erroneous state, ...) */\r\n#define HAL_ADC_ERROR_OVR (0x02U) /*!< Overrun error */\r\n#define HAL_ADC_ERROR_DMA (0x04U) /*!< DMA transfer error */\r\n#define HAL_ADC_ERROR_JQOVF (0x08U) /*!< Injected context queue overflow error */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define HAL_ADC_ERROR_INVALID_CALLBACK (0x10U) /*!< Invalid Callback error */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV1 (LL_ADC_CLOCK_SYNC_PCLK_DIV1) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV2 (LL_ADC_CLOCK_SYNC_PCLK_DIV2) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 2 */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV4 (LL_ADC_CLOCK_SYNC_PCLK_DIV4) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 4 */\r\n\r\n#define ADC_CLOCK_ASYNC_DIV1 (LL_ADC_CLOCK_ASYNC_DIV1) /*!< ADC asynchronous clock without prescaler */\r\n#define ADC_CLOCK_ASYNC_DIV2 (LL_ADC_CLOCK_ASYNC_DIV2) /*!< ADC asynchronous clock with prescaler division by 2 */\r\n#define ADC_CLOCK_ASYNC_DIV4 (LL_ADC_CLOCK_ASYNC_DIV4) /*!< ADC asynchronous clock with prescaler division by 4 */\r\n#define ADC_CLOCK_ASYNC_DIV6 (LL_ADC_CLOCK_ASYNC_DIV6) /*!< ADC asynchronous clock with prescaler division by 6 */\r\n#define ADC_CLOCK_ASYNC_DIV8 (LL_ADC_CLOCK_ASYNC_DIV8) /*!< ADC asynchronous clock with prescaler division by 8 */\r\n#define ADC_CLOCK_ASYNC_DIV10 (LL_ADC_CLOCK_ASYNC_DIV10) /*!< ADC asynchronous clock with prescaler division by 10 */\r\n#define ADC_CLOCK_ASYNC_DIV12 (LL_ADC_CLOCK_ASYNC_DIV12) /*!< ADC asynchronous clock with prescaler division by 12 */\r\n#define ADC_CLOCK_ASYNC_DIV16 (LL_ADC_CLOCK_ASYNC_DIV16) /*!< ADC asynchronous clock with prescaler division by 16 */\r\n#define ADC_CLOCK_ASYNC_DIV32 (LL_ADC_CLOCK_ASYNC_DIV32) /*!< ADC asynchronous clock with prescaler division by 32 */\r\n#define ADC_CLOCK_ASYNC_DIV64 (LL_ADC_CLOCK_ASYNC_DIV64) /*!< ADC asynchronous clock with prescaler division by 64 */\r\n#define ADC_CLOCK_ASYNC_DIV128 (LL_ADC_CLOCK_ASYNC_DIV128) /*!< ADC asynchronous clock with prescaler division by 128 */\r\n#define ADC_CLOCK_ASYNC_DIV256 (LL_ADC_CLOCK_ASYNC_DIV256) /*!< ADC asynchronous clock with prescaler division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define ADC_RESOLUTION_12B (LL_ADC_RESOLUTION_12B) /*!< ADC resolution 12 bits */\r\n#define ADC_RESOLUTION_10B (LL_ADC_RESOLUTION_10B) /*!< ADC resolution 10 bits */\r\n#define ADC_RESOLUTION_8B (LL_ADC_RESOLUTION_8B) /*!< ADC resolution 8 bits */\r\n#define ADC_RESOLUTION_6B (LL_ADC_RESOLUTION_6B) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_DATA_ALIGN ADC conversion data alignment\r\n * @{\r\n */\r\n#define ADC_DATAALIGN_RIGHT (LL_ADC_DATA_ALIGN_RIGHT)/*!< ADC conversion data alignment: right aligned (alignment on data register LSB bit 0)*/\r\n#define ADC_DATAALIGN_LEFT (LL_ADC_DATA_ALIGN_LEFT) /*!< ADC conversion data alignment: left aligned (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Scan_mode ADC sequencer scan mode\r\n * @{\r\n */\r\n#define ADC_SCAN_DISABLE (0x00000000UL) /*!< Scan mode disabled */\r\n#define ADC_SCAN_ENABLE (0x00000001UL) /*!< Scan mode enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_source ADC group regular trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_SOFTWARE_START (LL_ADC_REG_TRIG_SOFTWARE) /*!< ADC group regular conversion trigger internal: SW start. */\r\n#define ADC_EXTERNALTRIG_T1_TRGO (LL_ADC_REG_TRIG_EXT_TIM1_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC1 (LL_ADC_REG_TRIG_EXT_TIM1_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC2 (LL_ADC_REG_TRIG_EXT_TIM1_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC3 (LL_ADC_REG_TRIG_EXT_TIM1_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_TRGO (LL_ADC_REG_TRIG_EXT_TIM2_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC1 (LL_ADC_REG_TRIG_EXT_TIM2_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC2 (LL_ADC_REG_TRIG_EXT_TIM2_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC3 (LL_ADC_REG_TRIG_EXT_TIM2_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_TRGO (LL_ADC_REG_TRIG_EXT_TIM3_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_CC1 (LL_ADC_REG_TRIG_EXT_TIM3_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_CC4 (LL_ADC_REG_TRIG_EXT_TIM3_CH4) /*!< ADC group regular conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_TRGO (LL_ADC_REG_TRIG_EXT_TIM4_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_CC1 (LL_ADC_REG_TRIG_EXT_TIM4_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM4 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_CC4 (LL_ADC_REG_TRIG_EXT_TIM4_CH4) /*!< ADC group regular conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T6_TRGO (LL_ADC_REG_TRIG_EXT_TIM6_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T7_TRGO (LL_ADC_REG_TRIG_EXT_TIM7_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_TRGO (LL_ADC_REG_TRIG_EXT_TIM8_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_CC1 (LL_ADC_REG_TRIG_EXT_TIM8_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM8 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T15_TRGO (LL_ADC_REG_TRIG_EXT_TIM15_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_TRGO (LL_ADC_REG_TRIG_EXT_TIM20_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC1 (LL_ADC_REG_TRIG_EXT_TIM20_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC2 (LL_ADC_REG_TRIG_EXT_TIM20_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC3 (LL_ADC_REG_TRIG_EXT_TIM20_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG1 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG2 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG3 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG4 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG5 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG6 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG7 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG8 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG9 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG10 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_EXT_IT2 (LL_ADC_REG_TRIG_EXT_EXTI_LINE2) /*!< ADC group regular conversion trigger from external peripheral: external interrupt line 2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_EXT_IT11 (LL_ADC_REG_TRIG_EXT_EXTI_LINE11) /*!< ADC group regular conversion trigger from external peripheral: external interrupt line 11. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_LPTIM_OUT (LL_ADC_REG_TRIG_EXT_LPTIM_OUT) /*!< ADC group regular conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_edge ADC group regular trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGCONVEDGE_NONE (0x00000000UL) /*!< Regular conversions hardware trigger detection disabled */\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISING (LL_ADC_REG_TRIG_EXT_RISING) /*!< ADC group regular conversion trigger polarity set to rising edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_FALLING (LL_ADC_REG_TRIG_EXT_FALLING) /*!< ADC group regular conversion trigger polarity set to falling edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING (LL_ADC_REG_TRIG_EXT_RISINGFALLING) /*!< ADC group regular conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_sampling_mode ADC group regular sampling mode\r\n * @{\r\n */\r\n#define ADC_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration is defined using @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME */\r\n#define ADC_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time (see @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define ADC_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is controlled by trigger events:\r\n Trigger rising edge = start sampling\r\n Trigger falling edge = stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_EOCSelection ADC sequencer end of unitary conversion or sequence conversions\r\n * @{\r\n */\r\n#define ADC_EOC_SINGLE_CONV (ADC_ISR_EOC) /*!< End of unitary conversion flag */\r\n#define ADC_EOC_SEQ_CONV (ADC_ISR_EOS) /*!< End of sequence conversions flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define ADC_OVR_DATA_PRESERVED (LL_ADC_REG_OVR_DATA_PRESERVED) /*!< ADC group regular behavior in case of overrun: data preserved */\r\n#define ADC_OVR_DATA_OVERWRITTEN (LL_ADC_REG_OVR_DATA_OVERWRITTEN) /*!< ADC group regular behavior in case of overrun: data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_REGULAR_RANK_1 (LL_ADC_REG_RANK_1) /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_REGULAR_RANK_2 (LL_ADC_REG_RANK_2) /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_REGULAR_RANK_3 (LL_ADC_REG_RANK_3) /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_REGULAR_RANK_4 (LL_ADC_REG_RANK_4) /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_REGULAR_RANK_5 (LL_ADC_REG_RANK_5) /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_REGULAR_RANK_6 (LL_ADC_REG_RANK_6) /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_REGULAR_RANK_7 (LL_ADC_REG_RANK_7) /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_REGULAR_RANK_8 (LL_ADC_REG_RANK_8) /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_REGULAR_RANK_9 (LL_ADC_REG_RANK_9) /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_REGULAR_RANK_10 (LL_ADC_REG_RANK_10) /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_REGULAR_RANK_11 (LL_ADC_REG_RANK_11) /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_REGULAR_RANK_12 (LL_ADC_REG_RANK_12) /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_REGULAR_RANK_13 (LL_ADC_REG_RANK_13) /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_REGULAR_RANK_14 (LL_ADC_REG_RANK_14) /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_REGULAR_RANK_15 (LL_ADC_REG_RANK_15) /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_REGULAR_RANK_16 (LL_ADC_REG_RANK_16) /*!< ADC group regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_2CYCLES_5 (LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_6CYCLES_5 (LL_ADC_SAMPLINGTIME_6CYCLES_5) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_12CYCLES_5 (LL_ADC_SAMPLINGTIME_12CYCLES_5) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_24CYCLES_5 (LL_ADC_SAMPLINGTIME_24CYCLES_5) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_47CYCLES_5 (LL_ADC_SAMPLINGTIME_47CYCLES_5) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_92CYCLES_5 (LL_ADC_SAMPLINGTIME_92CYCLES_5) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_247CYCLES_5 (LL_ADC_SAMPLINGTIME_247CYCLES_5) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_640CYCLES_5 (LL_ADC_SAMPLINGTIME_640CYCLES_5) /*!< Sampling time 640.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_3CYCLES_5 (ADC_SMPR1_SMPPLUS | LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 3.5 ADC clock cycles. If selected, this sampling time replaces all sampling time 2.5 ADC clock cycles. These 2 sampling times cannot be used simultaneously. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n/* Note: VrefInt, TempSensor and Vbat internal channels are not available on */\r\n/* all ADC instances (refer to Reference Manual). */\r\n#define ADC_CHANNEL_0 (LL_ADC_CHANNEL_0) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN0 */\r\n#define ADC_CHANNEL_1 (LL_ADC_CHANNEL_1) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN1 */\r\n#define ADC_CHANNEL_2 (LL_ADC_CHANNEL_2) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN2 */\r\n#define ADC_CHANNEL_3 (LL_ADC_CHANNEL_3) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN3 */\r\n#define ADC_CHANNEL_4 (LL_ADC_CHANNEL_4) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN4 */\r\n#define ADC_CHANNEL_5 (LL_ADC_CHANNEL_5) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN5 */\r\n#define ADC_CHANNEL_6 (LL_ADC_CHANNEL_6) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN6 */\r\n#define ADC_CHANNEL_7 (LL_ADC_CHANNEL_7) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN7 */\r\n#define ADC_CHANNEL_8 (LL_ADC_CHANNEL_8) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN8 */\r\n#define ADC_CHANNEL_9 (LL_ADC_CHANNEL_9) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN9 */\r\n#define ADC_CHANNEL_10 (LL_ADC_CHANNEL_10) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN10 */\r\n#define ADC_CHANNEL_11 (LL_ADC_CHANNEL_11) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN11 */\r\n#define ADC_CHANNEL_12 (LL_ADC_CHANNEL_12) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN12 */\r\n#define ADC_CHANNEL_13 (LL_ADC_CHANNEL_13) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN13 */\r\n#define ADC_CHANNEL_14 (LL_ADC_CHANNEL_14) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN14 */\r\n#define ADC_CHANNEL_15 (LL_ADC_CHANNEL_15) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN15 */\r\n#define ADC_CHANNEL_16 (LL_ADC_CHANNEL_16) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN16 */\r\n#define ADC_CHANNEL_17 (LL_ADC_CHANNEL_17) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN17 */\r\n#define ADC_CHANNEL_18 (LL_ADC_CHANNEL_18) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN18 */\r\n#define ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_VREFINT) /*!< ADC internal channel connected to VrefInt: Internal voltage reference. On this STM32 series, ADC channel available on all instances but ADC2. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_TEMPSENSOR_ADC1) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_TEMPSENSOR_ADC5) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availaibility */\r\n#define ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_VBAT) /*!< ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda. On this STM32 series, ADC channel available on all ADC instances but ADC2 & ADC4. Refer to device datasheet for ADC4 availaibility */\r\n#define ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_VOPAMP1) /*!< ADC internal channel connected to OPAMP1 output. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_VOPAMP2) /*!< ADC internal channel connected to OPAMP2 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_VOPAMP3_ADC2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_VOPAMP3_ADC3) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC3 instance. Refer to device datasheet for ADC3 availability */\r\n#define ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_VOPAMP4) /*!< ADC internal channel connected to OPAMP4 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_VOPAMP5) /*!< ADC internal channel connected to OPAMP5 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_VOPAMP6) /*!< ADC internal channel connected to OPAMP6 output. On this STM32 series, ADC channel available only on ADC4 instance. Refer to device datasheet for ADC4 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_AWD_NUMBER Analog watchdog - Analog watchdog number\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_1 (LL_ADC_AWD1) /*!< ADC analog watchdog number 1 */\r\n#define ADC_ANALOGWATCHDOG_2 (LL_ADC_AWD2) /*!< ADC analog watchdog number 2 */\r\n#define ADC_ANALOGWATCHDOG_3 (LL_ADC_AWD3) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_filtering_config ADC Analog Watchdog filtering configuration\r\n * @{\r\n */\r\n#define ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC analog wathdog no filtering, one out-of-window sample is needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_2SAMPLES ((ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 2 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_3SAMPLES ((ADC_TR1_AWDFILT_1)) /*!< ADC analog wathdog 3 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_4SAMPLES ((ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 4 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_5SAMPLES ((ADC_TR1_AWDFILT_2)) /*!< ADC analog wathdog 5 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_6SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 6 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_7SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1)) /*!< ADC analog wathdog 7 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_8SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 8 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_mode ADC Analog Watchdog Mode\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_NONE (0x00000000UL) /*!< No analog watchdog selected */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REG (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN) /*!< Analog watchdog applied to a regular group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_INJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to an injected group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REGINJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to a regular and injected groups single channel */\r\n#define ADC_ANALOGWATCHDOG_ALL_REG (ADC_CFGR_AWD1EN) /*!< Analog watchdog applied to regular group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_INJEC (ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to injected group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_REGINJEC (ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to regular and injected groups all channels */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n#define ADC_OVERSAMPLING_RATIO_2 (LL_ADC_OVS_RATIO_2) /*!< ADC oversampling ratio of 2 (2 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_4 (LL_ADC_OVS_RATIO_4) /*!< ADC oversampling ratio of 4 (4 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_8 (LL_ADC_OVS_RATIO_8) /*!< ADC oversampling ratio of 8 (8 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_16 (LL_ADC_OVS_RATIO_16) /*!< ADC oversampling ratio of 16 (16 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_32 (LL_ADC_OVS_RATIO_32) /*!< ADC oversampling ratio of 32 (32 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_64 (LL_ADC_OVS_RATIO_64) /*!< ADC oversampling ratio of 64 (64 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_128 (LL_ADC_OVS_RATIO_128) /*!< ADC oversampling ratio of 128 (128 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_256 (LL_ADC_OVS_RATIO_256) /*!< ADC oversampling ratio of 256 (256 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SHIFT Oversampling - Data shift\r\n * @{\r\n */\r\n#define ADC_RIGHTBITSHIFT_NONE (LL_ADC_OVS_SHIFT_NONE) /*!< ADC oversampling no shift (sum of the ADC conversions data is not divided to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_1 (LL_ADC_OVS_SHIFT_RIGHT_1) /*!< ADC oversampling shift of 1 (sum of the ADC conversions data is divided by 2 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_2 (LL_ADC_OVS_SHIFT_RIGHT_2) /*!< ADC oversampling shift of 2 (sum of the ADC conversions data is divided by 4 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_3 (LL_ADC_OVS_SHIFT_RIGHT_3) /*!< ADC oversampling shift of 3 (sum of the ADC conversions data is divided by 8 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_4 (LL_ADC_OVS_SHIFT_RIGHT_4) /*!< ADC oversampling shift of 4 (sum of the ADC conversions data is divided by 16 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_5 (LL_ADC_OVS_SHIFT_RIGHT_5) /*!< ADC oversampling shift of 5 (sum of the ADC conversions data is divided by 32 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_6 (LL_ADC_OVS_SHIFT_RIGHT_6) /*!< ADC oversampling shift of 6 (sum of the ADC conversions data is divided by 64 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_7 (LL_ADC_OVS_SHIFT_RIGHT_7) /*!< ADC oversampling shift of 7 (sum of the ADC conversions data is divided by 128 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_8 (LL_ADC_OVS_SHIFT_RIGHT_8) /*!< ADC oversampling shift of 8 (sum of the ADC conversions data is divided by 256 to result as the ADC oversampling conversion data) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define ADC_TRIGGEREDMODE_SINGLE_TRIGGER (LL_ADC_OVS_REG_CONT) /*!< ADC oversampling discontinuous mode: continuous mode (all conversions of oversampling ratio are done from 1 trigger) */\r\n#define ADC_TRIGGEREDMODE_MULTI_TRIGGER (LL_ADC_OVS_REG_DISCONT) /*!< ADC oversampling discontinuous mode: discontinuous mode (each conversion of oversampling ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SCOPE_REG Oversampling - Oversampling scope for ADC group regular\r\n * @{\r\n */\r\n#define ADC_REGOVERSAMPLING_CONTINUED_MODE (LL_ADC_OVS_GRP_REGULAR_CONTINUED) /*!< Oversampling buffer maintained during injection sequence */\r\n#define ADC_REGOVERSAMPLING_RESUMED_MODE (LL_ADC_OVS_GRP_REGULAR_RESUMED) /*!< Oversampling buffer zeroed during injection sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Event_type ADC Event type\r\n * @{\r\n */\r\n#define ADC_EOSMP_EVENT (ADC_FLAG_EOSMP) /*!< ADC End of Sampling event */\r\n#define ADC_AWD1_EVENT (ADC_FLAG_AWD1) /*!< ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 series) */\r\n#define ADC_AWD2_EVENT (ADC_FLAG_AWD2) /*!< ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 series) */\r\n#define ADC_AWD3_EVENT (ADC_FLAG_AWD3) /*!< ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 series) */\r\n#define ADC_OVR_EVENT (ADC_FLAG_OVR) /*!< ADC overrun event */\r\n#define ADC_JQOVF_EVENT (ADC_FLAG_JQOVF) /*!< ADC Injected Context Queue Overflow event */\r\n/**\r\n * @}\r\n */\r\n#define ADC_AWD_EVENT ADC_AWD1_EVENT /*!< ADC Analog watchdog 1 event: Naming for compatibility with other STM32 devices having only one analog watchdog */\r\n\r\n/** @defgroup ADC_interrupts_definition ADC interrupts definition\r\n * @{\r\n */\r\n#define ADC_IT_RDY ADC_IER_ADRDYIE /*!< ADC Ready interrupt source */\r\n#define ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC End of sampling interrupt source */\r\n#define ADC_IT_EOC ADC_IER_EOCIE /*!< ADC End of regular conversion interrupt source */\r\n#define ADC_IT_EOS ADC_IER_EOSIE /*!< ADC End of regular sequence of conversions interrupt source */\r\n#define ADC_IT_OVR ADC_IER_OVRIE /*!< ADC overrun interrupt source */\r\n#define ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC End of injected conversion interrupt source */\r\n#define ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC End of injected sequence of conversions interrupt source */\r\n#define ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC Analog watchdog 1 interrupt source (main analog watchdog) */\r\n#define ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC Analog watchdog 2 interrupt source (additional analog watchdog) */\r\n#define ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC Analog watchdog 3 interrupt source (additional analog watchdog) */\r\n#define ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC Injected Context Queue Overflow interrupt source */\r\n\r\n#define ADC_IT_AWD ADC_IT_AWD1 /*!< ADC Analog watchdog 1 interrupt source: naming for compatibility with other STM32 devices having only one analog watchdog */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_flags_definition ADC flags definition\r\n * @{\r\n */\r\n#define ADC_FLAG_RDY ADC_ISR_ADRDY /*!< ADC Ready flag */\r\n#define ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC End of Sampling flag */\r\n#define ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC End of Regular Conversion flag */\r\n#define ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC overrun flag */\r\n#define ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC End of Injected Conversion flag */\r\n#define ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC Analog watchdog 1 flag (main analog watchdog) */\r\n#define ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC Analog watchdog 2 flag (additional analog watchdog) */\r\n#define ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC Analog watchdog 3 flag (additional analog watchdog) */\r\n#define ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC Injected Context Queue Overflow flag */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Return resolution bits in CFGR register RES[1:0] field.\r\n * @param __HANDLE__ ADC handle\r\n * @retval Value of bitfield RES in CFGR register.\r\n */\r\n#define ADC_GET_RESOLUTION(__HANDLE__) \\\r\n (LL_ADC_GetResolution((__HANDLE__)->Instance))\r\n\r\n/**\r\n * @brief Clear ADC error code (set it to no error code \"HAL_ADC_ERROR_NONE\").\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_CLEAR_ERRORCODE(__HANDLE__) ((__HANDLE__)->ErrorCode = HAL_ADC_ERROR_NONE)\r\n\r\n/**\r\n * @brief Simultaneously clear and set specific bits of the handle State.\r\n * @note ADC_STATE_CLR_SET() macro is merely aliased to generic macro MODIFY_REG(),\r\n * the first parameter is the ADC handle State, the second parameter is the\r\n * bit field to clear, the third and last parameter is the bit field to set.\r\n * @retval None\r\n */\r\n#define ADC_STATE_CLR_SET MODIFY_REG\r\n\r\n/**\r\n * @brief Verify that a given value is aligned with the ADC resolution range.\r\n * @param __RESOLUTION__ ADC resolution (12, 10, 8 or 6 bits).\r\n * @param __ADC_VALUE__ value checked against the resolution.\r\n * @retval SET (__ADC_VALUE__ in line with __RESOLUTION__) or RESET (__ADC_VALUE__ not in line with __RESOLUTION__)\r\n */\r\n#define IS_ADC_RANGE(__RESOLUTION__, __ADC_VALUE__) \\\r\n ((__ADC_VALUE__) <= __LL_ADC_DIGITAL_SCALE(__RESOLUTION__))\r\n\r\n/**\r\n * @brief Verify the length of the scheduled regular conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable regular conversions) or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1UL)) && ((__LENGTH__) <= (16UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the number of scheduled regular conversions in discontinuous mode.\r\n * @param NUMBER number of scheduled regular conversions in discontinuous mode.\r\n * @retval SET (NUMBER is within the maximum number of regular conversions in discontinuous mode) or RESET (NUMBER is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_DISCONT_NUMBER(NUMBER) (((NUMBER) >= (1UL)) && ((NUMBER) <= (8UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC clock setting.\r\n * @param __ADC_CLOCK__ programmed ADC clock.\r\n * @retval SET (__ADC_CLOCK__ is a valid value) or RESET (__ADC_CLOCK__ is invalid)\r\n */\r\n#define IS_ADC_CLOCKPRESCALER(__ADC_CLOCK__) (((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV6) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV8) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV10) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV12) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV16) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV32) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV64) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV128) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV256) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting.\r\n * @param __RESOLUTION__ programmed ADC resolution.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_12B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_10B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting when limited to 6 or 8 bits.\r\n * @param __RESOLUTION__ programmed ADC resolution when limited to 6 or 8 bits.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION_8_6_BITS(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC converted data alignment.\r\n * @param __ALIGN__ programmed ADC converted data alignment.\r\n * @retval SET (__ALIGN__ is a valid value) or RESET (__ALIGN__ is invalid)\r\n */\r\n#define IS_ADC_DATA_ALIGN(__ALIGN__) (((__ALIGN__) == ADC_DATAALIGN_RIGHT) || \\\r\n ((__ALIGN__) == ADC_DATAALIGN_LEFT) )\r\n\r\n/**\r\n * @brief Verify the ADC gain compensation.\r\n * @param __GAIN_COMPENSATION__ programmed ADC gain compensation coefficient.\r\n * @retval SET (__GAIN_COMPENSATION__ is a valid value) or RESET (__GAIN_COMPENSATION__ is invalid)\r\n */\r\n#define IS_ADC_GAIN_COMPENSATION(__GAIN_COMPENSATION__) ((__GAIN_COMPENSATION__) <= 16393UL)\r\n\r\n/**\r\n * @brief Verify the ADC scan mode.\r\n * @param __SCAN_MODE__ programmed ADC scan mode.\r\n * @retval SET (__SCAN_MODE__ is valid) or RESET (__SCAN_MODE__ is invalid)\r\n */\r\n#define IS_ADC_SCAN_MODE(__SCAN_MODE__) (((__SCAN_MODE__) == ADC_SCAN_DISABLE) || \\\r\n ((__SCAN_MODE__) == ADC_SCAN_ENABLE) )\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for regular group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIG_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @param __REGTRIG__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__REGTRIG__ is a valid value) or RESET (__REGTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG5) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG6) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG7) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG8) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG9) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG10) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __SAMPLINGMODE__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__SAMPLINGMODE__ is a valid value) or RESET (__SAMPLINGMODE__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLINGMODE(__SAMPLINGMODE__) (((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_NORMAL) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_BULB) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_TRIGGER_CONTROLED) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions check for converted data availability.\r\n * @param __EOC_SELECTION__ converted data availability check.\r\n * @retval SET (__EOC_SELECTION__ is a valid value) or RESET (__EOC_SELECTION__ is invalid)\r\n */\r\n#define IS_ADC_EOC_SELECTION(__EOC_SELECTION__) (((__EOC_SELECTION__) == ADC_EOC_SINGLE_CONV) || \\\r\n ((__EOC_SELECTION__) == ADC_EOC_SEQ_CONV) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions overrun handling.\r\n * @param __OVR__ ADC regular conversions overrun handling.\r\n * @retval SET (__OVR__ is a valid value) or RESET (__OVR__ is invalid)\r\n */\r\n#define IS_ADC_OVERRUN(__OVR__) (((__OVR__) == ADC_OVR_DATA_PRESERVED) || \\\r\n ((__OVR__) == ADC_OVR_DATA_OVERWRITTEN) )\r\n\r\n/**\r\n * @brief Verify the ADC conversions sampling time.\r\n * @param __TIME__ ADC conversions sampling time.\r\n * @retval SET (__TIME__ is a valid value) or RESET (__TIME__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLE_TIME(__TIME__) (((__TIME__) == ADC_SAMPLETIME_2CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_3CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_6CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_12CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_24CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_47CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_92CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_247CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_640CYCLES_5) )\r\n\r\n/**\r\n * @brief Verify the ADC regular channel setting.\r\n * @param __CHANNEL__ programmed ADC regular channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_REGULAR_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_REGULAR_RANK_1 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_2 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_3 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_4 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_5 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_6 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_7 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_8 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_9 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_10) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_11) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_12) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_13) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_14) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_15) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_16) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Fixed timeout values for ADC conversion (including sampling time) */\r\n/* Maximum sampling time is 640.5 ADC clock cycle (SMPx[2:0] = 0b111 */\r\n/* Maximum conversion time is 12.5 + Maximum sampling time */\r\n/* or 12.5 + 640.5 = 653 ADC clock cycles */\r\n/* Minimum ADC Clock frequency is 0.14 MHz */\r\n/* Maximum conversion time is */\r\n/* 653 / 0.14 MHz = 4.66 ms */\r\n#define ADC_STOP_CONVERSION_TIMEOUT ( 5UL) /*!< ADC stop time-out value */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Maximum delay is 120us (refer device datasheet, parameter tSTART). */\r\n/* Unit: us */\r\n#define ADC_TEMPSENSOR_DELAY_US (LL_ADC_DELAY_TEMPSENSOR_STAB_US)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n/* Macro for internal HAL driver usage, and possibly can be used into code of */\r\n/* final user. */\r\n\r\n/** @defgroup ADC_HAL_EM_HANDLE_IT_FLAG HAL ADC macro to manage HAL ADC handle, IT and flags.\r\n * @{\r\n */\r\n\r\n/** @brief Reset ADC handle state.\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->State = HAL_ADC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n ((__HANDLE__)->State = HAL_ADC_STATE_RESET)\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Checks if the specified ADC interrupt source is enabled or disabled.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC interrupt source to check\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_ADC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified ADC flag is set or not.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval State of flag (TRUE or FALSE).\r\n */\r\n#define __HAL_ADC_GET_FLAG(__HANDLE__, __FLAG__) \\\r\n ((((__HANDLE__)->Instance->ISR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the specified ADC flag.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval None\r\n */\r\n/* Note: bit cleared bit by writing 1 (writing 0 has no effect on any bit of register ISR) */\r\n#define __HAL_ADC_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n (((__HANDLE__)->Instance->ISR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EM_HELPER_MACRO HAL ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals ADC_CHANNEL_x.\r\n * @note Example:\r\n * __HAL_ADC_CHANNEL_TO_DECIMAL_NB(ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __HAL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_TO_DECIMAL_NB((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __HAL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __HAL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n __LL_ADC_DECIMAL_NB_TO_CHANNEL((__DECIMAL_NB__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * ADC_CHANNEL_1, ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (ADC_CHANNEL_1, ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1\r\n * @arg @ref ADC_CHANNEL_2\r\n * @arg @ref ADC_CHANNEL_3\r\n * @arg @ref ADC_CHANNEL_4\r\n * @arg @ref ADC_CHANNEL_5\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n */\r\n#define __HAL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE((__ADC_INSTANCE__), (__CHANNEL__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __HAL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE((__ADC_MULTI_MASTER_SLAVE__), (__ADC_MULTI_CONV_DATA__))\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#define __HAL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n __LL_ADC_COMMON_INSTANCE((__ADCx__))\r\n\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#define __HAL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE((__ADCXY_COMMON__))\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value\r\n */\r\n#define __HAL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n __LL_ADC_DIGITAL_SCALE((__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of to the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __HAL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n__LL_ADC_CONVERT_DATA_RESOLUTION((__DATA__),\\\r\n (__ADC_RESOLUTION_CURRENT__),\\\r\n (__ADC_RESOLUTION_TARGET__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __HAL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_DATA_TO_VOLTAGE((__VREFANALOG_VOLTAGE__),\\\r\n (__ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __HAL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_VREFANALOG_VOLTAGE((__VREFINT_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE((__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value (at temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to device datasheet parameter \"V30\" (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage (see parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE_TYP_PARAMS((__TEMPSENSOR_TYP_AVGSLOPE__),\\\r\n (__TEMPSENSOR_TYP_CALX_V__),\\\r\n (__TEMPSENSOR_CALX_TEMP__),\\\r\n (__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include ADC HAL Extended module */\r\n#include \"stm32g4xx_hal_adc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions ****************************/\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc);\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group2\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n/* Non-blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC sampling control */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption and DMA) */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, ADC_ChannelConfTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc, ADC_AnalogWDGConfTypeDef *AnalogWDGConfig);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions *************************************************/\r\n/** @addtogroup ADC_Exported_Functions_Group4\r\n * @{\r\n */\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions -----------------------------------------------------------*/\r\n/** @addtogroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup);\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc);\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_ADC_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_EX_H\r\n#define STM32G4xx_HAL_ADC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADCEx_Exported_Types ADC Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC Injected Conversion Oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n} ADC_InjOversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC group injected and ADC channel affected to ADC group injected\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope channel: InjectedChannel, InjectedRank, InjectedSamplingTime , InjectedSingleDiff, InjectedOffsetNumber, InjectedOffset, InjectedOffsetSign, InjectedOffsetSaturation\r\n * - Scope ADC group injected (affects all channels of injected group): InjectedNbrOfConversion, InjectedDiscontinuousConvMode,\r\n * AutoInjectedConv, QueueInjectedContext, ExternalTrigInjecConv, ExternalTrigInjecConvEdge, InjecOversamplingMode, InjecOversampling.\r\n * @note The setting of these parameters by function HAL_ADCEx_InjectedConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'InjectedSingleDiff')\r\n * - For parameters 'InjectedDiscontinuousConvMode', 'QueueInjectedContext', 'InjecOversampling': ADC enabled without conversion on going on injected group.\r\n * - For parameters 'InjectedSamplingTime', 'InjectedOffset', 'InjectedOffsetNumber', 'InjectedOffsetSign', 'InjectedOffsetSaturation', 'AutoInjectedConv': ADC enabled without conversion on going on regular and injected groups.\r\n * - For parameters 'InjectedChannel', 'InjectedRank', 'InjectedNbrOfConversion', 'ExternalTrigInjecConv', 'ExternalTrigInjecConvEdge': ADC enabled and while conversion on going\r\n * on ADC groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t InjectedChannel; /*!< Specifies the channel to configure into ADC group injected.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be available on device package pins. Refer to device datasheet for channels availability. */\r\n\r\n uint32_t InjectedRank; /*!< Specifies the rank in the ADC group injected sequencer.\r\n This parameter must be a value of @ref ADC_INJ_SEQ_RANKS.\r\n Note: to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by\r\n the new channel setting (or parameter number of conversions adjusted) */\r\n\r\n uint32_t InjectedSamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles.\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME.\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values. */\r\n\r\n uint32_t InjectedSingleDiff; /*!< Selection of single-ended or differential input.\r\n In differential mode: Differential measurement is between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING.\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is available in differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behavior in case\r\n of another parameter update on the fly) */\r\n\r\n uint32_t InjectedOffsetNumber; /*!< Selects the offset number.\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB.\r\n Caution: Only one offset is allowed per channel. This parameter overwrites the last setting. */\r\n\r\n uint32_t InjectedOffset; /*!< Defines the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t InjectedOffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added (positive sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n FunctionalState InjectedOffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t InjectedNbrOfConversion; /*!< Specifies the number of ranks that will be converted within the ADC group injected sequencer.\r\n To use the injected group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 4.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState InjectedDiscontinuousConvMode; /*!< Specifies whether the conversions sequence of ADC group injected is performed in Complete-sequence/Discontinuous-sequence\r\n (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n Note: For injected group, discontinuous mode converts the sequence channel by channel (discontinuous length fixed to 1 rank).\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState AutoInjectedConv; /*!< Enables or disables the selected ADC group injected automatic conversion after regular one\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: To use Automatic injected conversion, discontinuous mode must be disabled ('DiscontinuousConvMode' and 'InjectedDiscontinuousConvMode' set to DISABLE)\r\n Note: To use Automatic injected conversion, injected group external triggers must be disabled ('ExternalTrigInjecConv' set to ADC_INJECTED_SOFTWARE_START)\r\n Note: In case of DMA used with regular group: if DMA configured in normal mode (single shot) JAUTO will be stopped upon DMA transfer complete.\r\n To maintain JAUTO always enabled, DMA must be configured in circular mode.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState QueueInjectedContext; /*!< Specifies whether the context queue feature is enabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n If context queue is enabled, injected sequencer&channels configurations are queued on up to 2 contexts. If a\r\n new injected context is set when queue is full, error is triggered by interruption and through function\r\n 'HAL_ADCEx_InjectedQueueOverflowCallback'.\r\n Caution: This feature request that the sequence is fully configured before injected conversion start.\r\n Therefore, configure channels with as many calls to HAL_ADCEx_InjectedConfigChannel() as the 'InjectedNbrOfConversion' parameter.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion). */\r\n\r\n uint32_t ExternalTrigInjecConv; /*!< Selects the external event used to trigger the conversion start of injected group.\r\n If set to ADC_INJECTED_SOFTWARE_START, external triggers are disabled and software trigger is used instead.\r\n This parameter can be a value of @ref ADC_injected_external_trigger_source.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n uint32_t ExternalTrigInjecConvEdge; /*!< Selects the external trigger edge of injected group.\r\n This parameter can be a value of @ref ADC_injected_external_trigger_edge.\r\n If trigger source is set to ADC_INJECTED_SOFTWARE_START, this parameter is discarded.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState InjecOversamplingMode; /*!< Specifies whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no conversion is ongoing (both ADSTART and JADSTART cleared). */\r\n\r\n ADC_InjOversamplingTypeDef InjecOversampling; /*!< Specifies the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling configuration if oversampling already enabled.\r\n Note: This parameter can be modified only if there is no conversion is ongoing (both ADSTART and JADSTART cleared). */\r\n} ADC_InjectionConfTypeDef;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Structure definition of ADC multimode\r\n * @note The setting of these parameters by function HAL_ADCEx_MultiModeConfigChannel() is conditioned by ADCs state (both Master and Slave ADCs).\r\n * Both Master and Slave ADCs must be disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Mode; /*!< Configures the ADC to operate in independent or multimode.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_MODE. */\r\n\r\n uint32_t DMAAccessMode; /*!< Configures the DMA mode for multimode ADC:\r\n selection whether 2 DMA channels (each ADC uses its own DMA channel) or 1 DMA channel (one DMA channel for both ADC, DMA of ADC master)\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION. */\r\n\r\n uint32_t TwoSamplingDelay; /*!< Configures the Delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_TWOSMP_DELAY.\r\n Delay range depends on selected resolution:\r\n from 1 to 12 clock cycles for 12 bits, from 1 to 10 clock cycles for 10 bits,\r\n from 1 to 8 clock cycles for 8 bits, from 1 to 6 clock cycles for 6 bits. */\r\n} ADC_MultiModeTypeDef;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Constants ADC Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_source ADC group injected trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_INJECTED_SOFTWARE_START (LL_ADC_INJ_TRIG_SOFTWARE) /*!< Software triggers injected group conversion start */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC3 (LL_ADC_INJ_TRIG_EXT_TIM1_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC4 (LL_ADC_INJ_TRIG_EXT_TIM1_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM1 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T2_TRGO (LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T2_CC1 (LL_ADC_INJ_TRIG_EXT_TIM2_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_TRGO (LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC1 (LL_ADC_INJ_TRIG_EXT_TIM3_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC3 (LL_ADC_INJ_TRIG_EXT_TIM3_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC4 (LL_ADC_INJ_TRIG_EXT_TIM3_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_TRGO (LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC3 (LL_ADC_INJ_TRIG_EXT_TIM4_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM4 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC4 (LL_ADC_INJ_TRIG_EXT_TIM4_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T6_TRGO (LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T7_TRGO (LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC2 (LL_ADC_INJ_TRIG_EXT_TIM8_CH2) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC4 (LL_ADC_INJ_TRIG_EXT_TIM8_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T15_TRGO (LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T16_CC1 (LL_ADC_INJ_TRIG_EXT_TIM16_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC2 (LL_ADC_INJ_TRIG_EXT_TIM20_CH2) /*!< ADC group injected conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC4 (LL_ADC_INJ_TRIG_EXT_TIM20_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM20 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG1 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG2 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG3 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG4 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG5 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG6 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG7 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG8 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG9 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG10 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT3 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) /*!< ADC group injected conversion trigger from external peripheral: external interrupt line 3. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT15 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) /*!< ADC group injected conversion trigger from external peripheral: external interrupt line 15. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_LPTIM_OUT (LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) /*!< ADC group injected conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_edge ADC group injected trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_NONE (0x00000000UL) /*!< Injected conversions hardware trigger detection disabled */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISING (ADC_JSQR_JEXTEN_0) /*!< Injected conversions hardware trigger detection on the rising edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING (ADC_JSQR_JEXTEN_1) /*!< Injected conversions hardware trigger detection on the falling edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING (ADC_JSQR_JEXTEN) /*!< Injected conversions hardware trigger detection on both the rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define ADC_SINGLE_ENDED (LL_ADC_SINGLE_ENDED) /*!< ADC channel ending set to single ended (literal also used to set calibration mode) */\r\n#define ADC_DIFFERENTIAL_ENDED (LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending set to differential (literal also used to set calibration mode) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OFFSET_NB ADC instance - Offset number\r\n * @{\r\n */\r\n#define ADC_OFFSET_NONE (ADC_OFFSET_4 + 1U) /*!< ADC offset disabled: no offset correction for the selected ADC channel */\r\n#define ADC_OFFSET_1 (LL_ADC_OFFSET_1) /*!< ADC offset number 1: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_2 (LL_ADC_OFFSET_2) /*!< ADC offset number 2: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_3 (LL_ADC_OFFSET_3) /*!< ADC offset number 3: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_4 (LL_ADC_OFFSET_4) /*!< ADC offset number 4: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_OffsetSign ADC Extended Offset Sign\r\n * @{\r\n */\r\n#define ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< Offset sign negative, offset is subtracted */\r\n#define ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< Offset sign positive, offset is added */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_INJECTED_RANK_1 (LL_ADC_INJ_RANK_1) /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_INJECTED_RANK_2 (LL_ADC_INJ_RANK_2) /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_INJECTED_RANK_3 (LL_ADC_INJ_RANK_3) /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_INJECTED_RANK_4 (LL_ADC_INJ_RANK_4) /*!< ADC group injected sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_HAL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define ADC_MODE_INDEPENDENT (LL_ADC_MULTI_INDEPENDENT) /*!< ADC dual mode disabled (ADC independent mode) */\r\n#define ADC_DUALMODE_REGSIMULT (LL_ADC_MULTI_DUAL_REG_SIMULT) /*!< ADC dual mode enabled: group regular simultaneous */\r\n#define ADC_DUALMODE_INTERL (LL_ADC_MULTI_DUAL_REG_INTERL) /*!< ADC dual mode enabled: Combined group regular interleaved */\r\n#define ADC_DUALMODE_INJECSIMULT (LL_ADC_MULTI_DUAL_INJ_SIMULT) /*!< ADC dual mode enabled: group injected simultaneous */\r\n#define ADC_DUALMODE_ALTERTRIG (LL_ADC_MULTI_DUAL_INJ_ALTERN) /*!< ADC dual mode enabled: group injected alternate trigger. Works only with external triggers (not internal SW start) */\r\n#define ADC_DUALMODE_REGSIMULT_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected simultaneous */\r\n#define ADC_DUALMODE_REGSIMULT_ALTERTRIG (LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected alternate trigger */\r\n#define ADC_DUALMODE_REGINTERL_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) /*!< ADC dual mode enabled: Combined group regular interleaved + group injected simultaneous */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION Multimode - DMA transfer mode depending on ADC resolution\r\n * @{\r\n */\r\n#define ADC_DMAACCESSMODE_DISABLED (0x00000000UL) /*!< DMA multimode disabled: each ADC uses its own DMA channel */\r\n#define ADC_DMAACCESSMODE_12_10_BITS (ADC_CCR_MDMA_1) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 12 and 10 bits resolution */\r\n#define ADC_DMAACCESSMODE_8_6_BITS (ADC_CCR_MDMA) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 8 and 6 bits resolution */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define ADC_TWOSAMPLINGDELAY_1CYCLE (LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) /*!< ADC multimode delay between two sampling phases: 1 ADC clock cycle */\r\n#define ADC_TWOSAMPLINGDELAY_2CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) /*!< ADC multimode delay between two sampling phases: 2 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_3CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) /*!< ADC multimode delay between two sampling phases: 3 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_4CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) /*!< ADC multimode delay between two sampling phases: 4 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_5CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) /*!< ADC multimode delay between two sampling phases: 5 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_6CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) /*!< ADC multimode delay between two sampling phases: 6 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_7CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) /*!< ADC multimode delay between two sampling phases: 7 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_8CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) /*!< ADC multimode delay between two sampling phases: 8 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_9CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) /*!< ADC multimode delay between two sampling phases: 9 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_10CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) /*!< ADC multimode delay between two sampling phases: 10 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_11CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) /*!< ADC multimode delay between two sampling phases: 11 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_12CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) /*!< ADC multimode delay between two sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/** @defgroup ADC_HAL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define ADC_REGULAR_GROUP (LL_ADC_GROUP_REGULAR) /*!< ADC group regular (available on all STM32 devices) */\r\n#define ADC_INJECTED_GROUP (LL_ADC_GROUP_INJECTED) /*!< ADC group injected (not available on all STM32 devices)*/\r\n#define ADC_REGULAR_INJECTED_GROUP (LL_ADC_GROUP_REGULAR_INJECTED) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields ADCx CFGR fields\r\n * @{\r\n */\r\n#define ADC_CFGR_FIELDS (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN |\\\r\n ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM |\\\r\n ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN |\\\r\n ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN )\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_SMPR1_fields ADCx SMPR1 fields\r\n * @{\r\n */\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0 | ADC_SMPR1_SMPPLUS)\r\n#else\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0)\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields_2 ADCx CFGR sub fields\r\n * @{\r\n */\r\n/* ADC_CFGR fields of parameters that can be updated when no conversion\r\n (neither regular nor injected) is on-going */\r\n#define ADC_CFGR_FIELDS_2 ((ADC_CFGR_DMACFG | ADC_CFGR_AUTDLY))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADCEx_Exported_Macro ADC Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Force ADC instance in multimode mode independent (multimode disable).\r\n * @note This macro must be used only in case of transition from multimode\r\n * to mode independent and in case of unknown previous state,\r\n * to ensure ADC configuration is in mode independent.\r\n * @note Standard way of multimode configuration change is done from\r\n * HAL ADC handle of ADC master using function\r\n * \"HAL_ADCEx_MultiModeConfigChannel(..., ADC_MODE_INDEPENDENT)\" )\".\r\n * Usage of this macro is not the Standard way of multimode\r\n * configuration and can lead to have HAL ADC handles status\r\n * misaligned. Usage of this macro must be limited to cases\r\n * mentioned above.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#define ADC_FORCE_MODE_INDEPENDENT(__HANDLE__) \\\r\n LL_ADC_SetMultimode(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance), LL_ADC_MULTI_INDEPENDENT)\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Macro_internal_HAL_driver ADC Extended Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Test if conversion trigger of injected group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (software start) or RESET (external trigger).\r\n */\r\n#define ADC_IS_SOFTWARE_START_INJECTED(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->JSQR & ADC_JSQR_JEXTEN) == 0UL)\r\n\r\n/**\r\n * @brief Check whether or not ADC is independent.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When multimode feature is not available, the macro always returns SET.\r\n * @retval SET (ADC is independent) or RESET (ADC is not).\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC5) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC3) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) (RESET)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Set the selected injected Channel rank.\r\n * @param __CHANNELNB__ Channel number.\r\n * @param __RANKNB__ Rank number.\r\n * @retval None\r\n */\r\n#define ADC_JSQR_RK(__CHANNELNB__, __RANKNB__) ((((__CHANNELNB__)\\\r\n & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << ((__RANKNB__) & ADC_INJ_RANK_ID_JSQR_MASK))\r\n\r\n/**\r\n * @brief Configure ADC injected context queue\r\n * @param __INJECT_CONTEXT_QUEUE_MODE__ Injected context queue mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_CONTEXT_QUEUE(__INJECT_CONTEXT_QUEUE_MODE__) ((__INJECT_CONTEXT_QUEUE_MODE__) << ADC_CFGR_JQM_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for injected group\r\n * @param __INJECT_DISCONTINUOUS_MODE__ Injected discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_DISCCONTINUOUS(__INJECT_DISCONTINUOUS_MODE__) ((__INJECT_DISCONTINUOUS_MODE__) << ADC_CFGR_JDISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for regular group\r\n * @param __REG_DISCONTINUOUS_MODE__ Regular discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_REG_DISCONTINUOUS(__REG_DISCONTINUOUS_MODE__) ((__REG_DISCONTINUOUS_MODE__) << ADC_CFGR_DISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure the number of discontinuous conversions for regular group.\r\n * @param __NBR_DISCONTINUOUS_CONV__ Number of discontinuous conversions.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DISCONTINUOUS_NUM(__NBR_DISCONTINUOUS_CONV__) (((__NBR_DISCONTINUOUS_CONV__) - 1UL) << ADC_CFGR_DISCNUM_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC auto delay mode.\r\n * @param __AUTOWAIT__ Auto delay bit enable or disable.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AUTOWAIT(__AUTOWAIT__) ((__AUTOWAIT__) << ADC_CFGR_AUTDLY_Pos)\r\n\r\n/**\r\n * @brief Configure ADC continuous conversion mode.\r\n * @param __CONTINUOUS_MODE__ Continuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_CONTINUOUS(__CONTINUOUS_MODE__) ((__CONTINUOUS_MODE__) << ADC_CFGR_CONT_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC DMA continuous request.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CFGR_DMACFG_Pos)\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Configure the ADC DMA continuous request for ADC multimode.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CCR_MULTI_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CCR_DMACFG_Pos)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Shift the offset with respect to the selected ADC resolution.\r\n * @note Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __OFFSET__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_OFFSET_SHIFT_RESOLUTION(__HANDLE__, __OFFSET__) \\\r\n ((__OFFSET__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD1 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((__THRESHOLD__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD2 and AWD3 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 7.\r\n * If resolution 12 bits, shift of 4 ranks on the right (the 4 LSB are discarded).\r\n * If resolution 10 bits, shift of 2 ranks on the right (the 2 LSB are discarded).\r\n * If resolution 8 bits, no shift.\r\n * If resolution 6 bits, shift of 2 ranks on the left (the 2 LSB are set to 0).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) != (ADC_CFGR_RES_1 | ADC_CFGR_RES_0)) ? \\\r\n ((__THRESHOLD__) >> ((4UL - ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL)) & 0x1FUL)) : \\\r\n ((__THRESHOLD__) << 2UL) \\\r\n )\r\n\r\n/**\r\n * @brief Clear Common Control Register.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define ADC_CLEAR_COMMON_CONTROL_REGISTER(__HANDLE__) CLEAR_BIT(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance)->CCR, \\\r\n ADC_CCR_CKMODE | \\\r\n ADC_CCR_PRESC | \\\r\n ADC_CCR_VBATSEL | \\\r\n ADC_CCR_VSENSESEL | \\\r\n ADC_CCR_VREFEN | \\\r\n ADC_CCR_MDMA | \\\r\n ADC_CCR_DMACFG | \\\r\n ADC_CCR_DELAY | \\\r\n ADC_CCR_DUAL)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is set to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_MASTER__)->Instance == ADC3) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC4) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is set to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#endif\r\n\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the temperature sensor.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC5))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the battery voltage VBAT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) ((((__HANDLE__)->Instance) != ADC2) || (((__HANDLE__)->Instance) != ADC4))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the internal voltage reference VREFINT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#define ADC_VREFINT_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n\r\n/**\r\n * @brief Verify the length of scheduled injected conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable injected conversions) or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_INJECTED_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1U)) && ((__LENGTH__) <= (4U)))\r\n\r\n/**\r\n * @brief Calibration factor size verification (7 bits maximum).\r\n * @param __CALIBRATION_FACTOR__ Calibration factor value.\r\n * @retval SET (__CALIBRATION_FACTOR__ is within the authorized size) or RESET (__CALIBRATION_FACTOR__ is too large)\r\n */\r\n#define IS_ADC_CALFACT(__CALIBRATION_FACTOR__) ((__CALIBRATION_FACTOR__) <= (0x7FU))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC channel setting.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC channel setting in differential mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC single-ended input or differential mode setting.\r\n * @param __SING_DIFF__ programmed channel setting.\r\n * @retval SET (__SING_DIFF__ is valid) or RESET (__SING_DIFF__ is invalid)\r\n */\r\n#define IS_ADC_SINGLE_DIFFERENTIAL(__SING_DIFF__) (((__SING_DIFF__) == ADC_SINGLE_ENDED) || \\\r\n ((__SING_DIFF__) == ADC_DIFFERENTIAL_ENDED) )\r\n\r\n/**\r\n * @brief Verify the ADC offset management setting.\r\n * @param __OFFSET_NUMBER__ ADC offset management.\r\n * @retval SET (__OFFSET_NUMBER__ is valid) or RESET (__OFFSET_NUMBER__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_NUMBER(__OFFSET_NUMBER__) (((__OFFSET_NUMBER__) == ADC_OFFSET_NONE) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_1) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_2) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_3) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_4) )\r\n\r\n/**\r\n * @brief Verify the ADC offset sign setting.\r\n * @param __OFFSET_SIGN__ ADC offset sign.\r\n * @retval SET (__OFFSET_SIGN__ is valid) or RESET (__OFFSET_SIGN__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_SIGN(__OFFSET_SIGN__) (((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_NEGATIVE) || \\\r\n ((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_POSITIVE) )\r\n\r\n/**\r\n * @brief Verify the ADC injected channel setting.\r\n * @param __CHANNEL__ programmed ADC injected channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_INJECTED_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_INJECTED_RANK_1) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_2) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_3) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_4) )\r\n\r\n/**\r\n * @brief Verify the ADC injected conversions external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __INJTRIG__ programmed ADC injected conversions external trigger.\r\n * @retval SET (__INJTRIG__ is a valid value) or RESET (__INJTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG5) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG6) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG7) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG8) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG9) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG10) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for injected group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIGINJEC_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING) )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Verify the ADC multimode setting.\r\n * @param __MODE__ programmed ADC multimode setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_MULTIMODE(__MODE__) (((__MODE__) == ADC_MODE_INDEPENDENT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_ALTERTRIG) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGINTERL_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INTERL) || \\\r\n ((__MODE__) == ADC_DUALMODE_ALTERTRIG) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode DMA access setting.\r\n * @param __MODE__ programmed ADC multimode DMA access setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_DMA_ACCESS_MULTIMODE(__MODE__) (((__MODE__) == ADC_DMAACCESSMODE_DISABLED) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_12_10_BITS) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_8_6_BITS) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode delay setting.\r\n * @param __DELAY__ programmed ADC multimode delay setting.\r\n * @retval SET (__DELAY__ is a valid value) or RESET (__DELAY__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLING_DELAY(__DELAY__) (((__DELAY__) == ADC_TWOSAMPLINGDELAY_1CYCLE) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_2CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_3CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_4CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_5CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_6CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_7CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_8CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_9CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_10CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_11CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_12CYCLES) )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog setting.\r\n * @param __WATCHDOG__ programmed ADC analog watchdog setting.\r\n * @retval SET (__WATCHDOG__ is valid) or RESET (__WATCHDOG__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_NUMBER(__WATCHDOG__) (((__WATCHDOG__) == ADC_ANALOGWATCHDOG_1) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_2) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_3) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog mode setting.\r\n * @param __WATCHDOG_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__WATCHDOG_MODE__ is valid) or RESET (__WATCHDOG_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_MODE(__WATCHDOG_MODE__) (((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_NONE) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REGINJEC) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog filtering setting.\r\n * @param __FILTERING_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__FILTERING_MODE__ is valid) or RESET (__FILTERING_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(__FILTERING_MODE__) (((__FILTERING_MODE__) == ADC_AWD_FILTERING_NONE) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_2SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_3SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_4SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_5SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_6SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_7SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_8SAMPLES) )\r\n\r\n\r\n/**\r\n * @brief Verify the ADC conversion (regular or injected or both).\r\n * @param __CONVERSION__ ADC conversion group.\r\n * @retval SET (__CONVERSION__ is valid) or RESET (__CONVERSION__ is invalid)\r\n */\r\n#define IS_ADC_CONVERSION_GROUP(__CONVERSION__) (((__CONVERSION__) == ADC_REGULAR_GROUP) || \\\r\n ((__CONVERSION__) == ADC_INJECTED_GROUP) || \\\r\n ((__CONVERSION__) == ADC_REGULAR_INJECTED_GROUP) )\r\n\r\n/**\r\n * @brief Verify the ADC event type.\r\n * @param __EVENT__ ADC event.\r\n * @retval SET (__EVENT__ is valid) or RESET (__EVENT__ is invalid)\r\n */\r\n#define IS_ADC_EVENT_TYPE(__EVENT__) (((__EVENT__) == ADC_EOSMP_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD2_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD3_EVENT) || \\\r\n ((__EVENT__) == ADC_OVR_EVENT) || \\\r\n ((__EVENT__) == ADC_JQOVF_EVENT) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling ratio.\r\n * @param __RATIO__ programmed ADC oversampling ratio.\r\n * @retval SET (__RATIO__ is a valid value) or RESET (__RATIO__ is invalid)\r\n */\r\n#define IS_ADC_OVERSAMPLING_RATIO(__RATIO__) (((__RATIO__) == ADC_OVERSAMPLING_RATIO_2 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_4 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_8 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_16 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_32 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_64 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_128 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_256 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling shift.\r\n * @param __SHIFT__ programmed ADC oversampling shift.\r\n * @retval SET (__SHIFT__ is a valid value) or RESET (__SHIFT__ is invalid)\r\n */\r\n#define IS_ADC_RIGHT_BIT_SHIFT(__SHIFT__) (((__SHIFT__) == ADC_RIGHTBITSHIFT_NONE) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_1 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_2 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_3 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_4 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_5 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_6 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_7 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_8 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling triggered mode.\r\n * @param __MODE__ programmed ADC oversampling triggered mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_TRIGGERED_OVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_TRIGGEREDMODE_SINGLE_TRIGGER) || \\\r\n ((__MODE__) == ADC_TRIGGEREDMODE_MULTI_TRIGGER) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling regular conversion resumed or continued mode.\r\n * @param __MODE__ programmed ADC oversampling regular conversion resumed or continued mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_REGOVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_REGOVERSAMPLING_CONTINUED_MODE) || \\\r\n ((__MODE__) == ADC_REGOVERSAMPLING_RESUMED_MODE) )\r\n\r\n/**\r\n * @brief Verify the DFSDM mode configuration.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports SET. For\r\n * this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval SET (DFSDM mode configuration is valid) or RESET (DFSDM mode configuration is invalid)\r\n */\r\n#define IS_ADC_DFSDMCFG_MODE(__HANDLE__) (SET)\r\n\r\n/**\r\n * @brief Return the DFSDM configuration mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports 0x0 (i.e disabled).\r\n * For this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval DFSDM configuration mode\r\n */\r\n#define ADC_CFGR_DFSDM(__HANDLE__) (0x0UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* ADC calibration */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nuint32_t HAL_ADCEx_Calibration_GetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* ADC multimode */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADCEx_MultiModeGetValue(ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef *hadc, uint32_t InjectedRank);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption) */\r\nvoid HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC group regular conversions stop */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc,\r\n ADC_InjectionConfTypeDef *sConfigInjected);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_ADC_EX_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.h\r\n * @author MCD Application Team\r\n * @brief Header file of CORTEX HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_CORTEX_H\r\n#define __STM32G4xx_HAL_CORTEX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX CORTEX\r\n * @brief CORTEX HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Types CORTEX Exported Types\r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_Region_Initialization_Structure_definition MPU Region Initialization Structure Definition\r\n * @brief MPU Region initialization structure \r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint8_t Enable; /*!< Specifies the status of the region. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Enable */\r\n uint8_t Number; /*!< Specifies the number of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Number */\r\n uint32_t BaseAddress; /*!< Specifies the base address of the region to protect. */\r\n uint8_t Size; /*!< Specifies the size of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Size */\r\n uint8_t SubRegionDisable; /*!< Specifies the number of the subregion protection to disable. \r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n uint8_t TypeExtField; /*!< Specifies the TEX field level.\r\n This parameter can be a value of @ref CORTEX_MPU_TEX_Levels */\r\n uint8_t AccessPermission; /*!< Specifies the region access permission type. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Permission_Attributes */\r\n uint8_t DisableExec; /*!< Specifies the instruction access status. \r\n This parameter can be a value of @ref CORTEX_MPU_Instruction_Access */\r\n uint8_t IsShareable; /*!< Specifies the shareability status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Shareable */\r\n uint8_t IsCacheable; /*!< Specifies the cacheable status of the region protected. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Cacheable */\r\n uint8_t IsBufferable; /*!< Specifies the bufferable status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Bufferable */\r\n}MPU_Region_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CORTEX_Exported_Constants CORTEX Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Preemption_Priority_Group CORTEX Preemption Priority Group\r\n * @{\r\n */\r\n#define NVIC_PRIORITYGROUP_0 0x00000007U /*!< 0 bit for pre-emption priority,\r\n 4 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_1 0x00000006U /*!< 1 bit for pre-emption priority,\r\n 3 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_2 0x00000005U /*!< 2 bits for pre-emption priority,\r\n 2 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_3 0x00000004U /*!< 3 bits for pre-emption priority,\r\n 1 bit for subpriority */\r\n#define NVIC_PRIORITYGROUP_4 0x00000003U /*!< 4 bits for pre-emption priority,\r\n 0 bit for subpriority */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_SysTick_clock_source CORTEX SysTick clock source\r\n * @{\r\n */\r\n#define SYSTICK_CLKSOURCE_HCLK_DIV8 0x00000000U\r\n#define SYSTICK_CLKSOURCE_HCLK 0x00000004U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_HFNMI_PRIVDEF_Control CORTEX MPU HFNMI and PRIVILEGED Access control\r\n * @{\r\n */\r\n#define MPU_HFNMI_PRIVDEF_NONE 0x00000000U\r\n#define MPU_HARDFAULT_NMI (MPU_CTRL_HFNMIENA_Msk)\r\n#define MPU_PRIVILEGED_DEFAULT (MPU_CTRL_PRIVDEFENA_Msk)\r\n#define MPU_HFNMI_PRIVDEF (MPU_CTRL_HFNMIENA_Msk | MPU_CTRL_PRIVDEFENA_Msk)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Enable CORTEX MPU Region Enable\r\n * @{\r\n */\r\n#define MPU_REGION_ENABLE ((uint8_t)0x01)\r\n#define MPU_REGION_DISABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Instruction_Access CORTEX MPU Instruction Access\r\n * @{\r\n */\r\n#define MPU_INSTRUCTION_ACCESS_ENABLE ((uint8_t)0x00)\r\n#define MPU_INSTRUCTION_ACCESS_DISABLE ((uint8_t)0x01)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Shareable CORTEX MPU Instruction Access Shareable\r\n * @{\r\n */\r\n#define MPU_ACCESS_SHAREABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_SHAREABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Cacheable CORTEX MPU Instruction Access Cacheable\r\n * @{\r\n */\r\n#define MPU_ACCESS_CACHEABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_CACHEABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Bufferable CORTEX MPU Instruction Access Bufferable\r\n * @{\r\n */\r\n#define MPU_ACCESS_BUFFERABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_BUFFERABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_TEX_Levels CORTEX MPU TEX Levels\r\n * @{\r\n */\r\n#define MPU_TEX_LEVEL0 ((uint8_t)0x00)\r\n#define MPU_TEX_LEVEL1 ((uint8_t)0x01)\r\n#define MPU_TEX_LEVEL2 ((uint8_t)0x02)\r\n#define MPU_TEX_LEVEL4 ((uint8_t)0x04)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Size CORTEX MPU Region Size\r\n * @{\r\n */\r\n#define MPU_REGION_SIZE_32B ((uint8_t)0x04)\r\n#define MPU_REGION_SIZE_64B ((uint8_t)0x05)\r\n#define MPU_REGION_SIZE_128B ((uint8_t)0x06)\r\n#define MPU_REGION_SIZE_256B ((uint8_t)0x07)\r\n#define MPU_REGION_SIZE_512B ((uint8_t)0x08)\r\n#define MPU_REGION_SIZE_1KB ((uint8_t)0x09)\r\n#define MPU_REGION_SIZE_2KB ((uint8_t)0x0A)\r\n#define MPU_REGION_SIZE_4KB ((uint8_t)0x0B)\r\n#define MPU_REGION_SIZE_8KB ((uint8_t)0x0C)\r\n#define MPU_REGION_SIZE_16KB ((uint8_t)0x0D)\r\n#define MPU_REGION_SIZE_32KB ((uint8_t)0x0E)\r\n#define MPU_REGION_SIZE_64KB ((uint8_t)0x0F)\r\n#define MPU_REGION_SIZE_128KB ((uint8_t)0x10)\r\n#define MPU_REGION_SIZE_256KB ((uint8_t)0x11)\r\n#define MPU_REGION_SIZE_512KB ((uint8_t)0x12)\r\n#define MPU_REGION_SIZE_1MB ((uint8_t)0x13)\r\n#define MPU_REGION_SIZE_2MB ((uint8_t)0x14)\r\n#define MPU_REGION_SIZE_4MB ((uint8_t)0x15)\r\n#define MPU_REGION_SIZE_8MB ((uint8_t)0x16)\r\n#define MPU_REGION_SIZE_16MB ((uint8_t)0x17)\r\n#define MPU_REGION_SIZE_32MB ((uint8_t)0x18)\r\n#define MPU_REGION_SIZE_64MB ((uint8_t)0x19)\r\n#define MPU_REGION_SIZE_128MB ((uint8_t)0x1A)\r\n#define MPU_REGION_SIZE_256MB ((uint8_t)0x1B)\r\n#define MPU_REGION_SIZE_512MB ((uint8_t)0x1C)\r\n#define MPU_REGION_SIZE_1GB ((uint8_t)0x1D)\r\n#define MPU_REGION_SIZE_2GB ((uint8_t)0x1E)\r\n#define MPU_REGION_SIZE_4GB ((uint8_t)0x1F)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Permission_Attributes CORTEX MPU Region Permission Attributes \r\n * @{\r\n */\r\n#define MPU_REGION_NO_ACCESS ((uint8_t)0x00)\r\n#define MPU_REGION_PRIV_RW ((uint8_t)0x01)\r\n#define MPU_REGION_PRIV_RW_URO ((uint8_t)0x02)\r\n#define MPU_REGION_FULL_ACCESS ((uint8_t)0x03)\r\n#define MPU_REGION_PRIV_RO ((uint8_t)0x05)\r\n#define MPU_REGION_PRIV_RO_URO ((uint8_t)0x06)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Number CORTEX MPU Region Number\r\n * @{\r\n */\r\n#define MPU_REGION_NUMBER0 ((uint8_t)0x00)\r\n#define MPU_REGION_NUMBER1 ((uint8_t)0x01)\r\n#define MPU_REGION_NUMBER2 ((uint8_t)0x02)\r\n#define MPU_REGION_NUMBER3 ((uint8_t)0x03)\r\n#define MPU_REGION_NUMBER4 ((uint8_t)0x04)\r\n#define MPU_REGION_NUMBER5 ((uint8_t)0x05)\r\n#define MPU_REGION_NUMBER6 ((uint8_t)0x06)\r\n#define MPU_REGION_NUMBER7 ((uint8_t)0x07)\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Macros CORTEX Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Functions CORTEX Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group1 Initialization and Configuration functions \r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and Configuration functions *****************************/\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup);\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority);\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SystemReset(void);\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group2 Peripheral Control functions \r\n * @brief Cortex control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void);\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority);\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn);\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn);\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource);\r\nvoid HAL_SYSTICK_IRQHandler(void);\r\nvoid HAL_SYSTICK_Callback(void);\r\n\r\n#if (__MPU_PRESENT == 1)\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control);\r\nvoid HAL_MPU_Disable(void);\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init);\r\n#endif /* __MPU_PRESENT */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/ \r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Private_Macros CORTEX Private Macros\r\n * @{\r\n */\r\n#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PRIORITYGROUP_0) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_1) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_2) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_3) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_4))\r\n\r\n#define IS_NVIC_PREEMPTION_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_SUB_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_DEVICE_IRQ(IRQ) ((IRQ) > SysTick_IRQn)\r\n\r\n#define IS_SYSTICK_CLK_SOURCE(SOURCE) (((SOURCE) == SYSTICK_CLKSOURCE_HCLK) || \\\r\n ((SOURCE) == SYSTICK_CLKSOURCE_HCLK_DIV8))\r\n\r\n#if (__MPU_PRESENT == 1)\r\n#define IS_MPU_REGION_ENABLE(STATE) (((STATE) == MPU_REGION_ENABLE) || \\\r\n ((STATE) == MPU_REGION_DISABLE))\r\n\r\n#define IS_MPU_INSTRUCTION_ACCESS(STATE) (((STATE) == MPU_INSTRUCTION_ACCESS_ENABLE) || \\\r\n ((STATE) == MPU_INSTRUCTION_ACCESS_DISABLE))\r\n\r\n#define IS_MPU_ACCESS_SHAREABLE(STATE) (((STATE) == MPU_ACCESS_SHAREABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_SHAREABLE))\r\n\r\n#define IS_MPU_ACCESS_CACHEABLE(STATE) (((STATE) == MPU_ACCESS_CACHEABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_CACHEABLE))\r\n\r\n#define IS_MPU_ACCESS_BUFFERABLE(STATE) (((STATE) == MPU_ACCESS_BUFFERABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_BUFFERABLE))\r\n\r\n#define IS_MPU_TEX_LEVEL(TYPE) (((TYPE) == MPU_TEX_LEVEL0) || \\\r\n ((TYPE) == MPU_TEX_LEVEL1) || \\\r\n ((TYPE) == MPU_TEX_LEVEL2) || \\\r\n ((TYPE) == MPU_TEX_LEVEL4))\r\n\r\n#define IS_MPU_REGION_PERMISSION_ATTRIBUTE(TYPE) (((TYPE) == MPU_REGION_NO_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW_URO) || \\\r\n ((TYPE) == MPU_REGION_FULL_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO_URO))\r\n\r\n#define IS_MPU_REGION_NUMBER(NUMBER) (((NUMBER) == MPU_REGION_NUMBER0) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER1) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER2) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER3) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER4) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER5) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER6) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER7))\r\n\r\n#define IS_MPU_REGION_SIZE(SIZE) (((SIZE) == MPU_REGION_SIZE_32B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4GB))\r\n\r\n#define IS_MPU_SUB_REGION_DISABLE(SUBREGION) ((SUBREGION) < (uint16_t)0x00FF)\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_CORTEX_H */\r\n\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_H\r\n#define STM32G4xx_HAL_DAC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DAC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Types DAC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_STATE_RESET = 0x00U, /*!< DAC not yet initialized or disabled */\r\n HAL_DAC_STATE_READY = 0x01U, /*!< DAC initialized and ready for use */\r\n HAL_DAC_STATE_BUSY = 0x02U, /*!< DAC internal processing is ongoing */\r\n HAL_DAC_STATE_TIMEOUT = 0x03U, /*!< DAC timeout state */\r\n HAL_DAC_STATE_ERROR = 0x04U /*!< DAC error state */\r\n\r\n} HAL_DAC_StateTypeDef;\r\n\r\n/**\r\n * @brief DAC handle Structure definition\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __DAC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n{\r\n DAC_TypeDef *Instance; /*!< Register base address */\r\n\r\n __IO HAL_DAC_StateTypeDef State; /*!< DAC communication state */\r\n\r\n HAL_LockTypeDef Lock; /*!< DAC locking object */\r\n\r\n DMA_HandleTypeDef *DMA_Handle1; /*!< Pointer DMA handler for channel 1 */\r\n\r\n DMA_HandleTypeDef *DMA_Handle2; /*!< Pointer DMA handler for channel 2 */\r\n\r\n __IO uint32_t ErrorCode; /*!< DAC Error code */\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n\r\n void (* ConvCpltCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n\r\n\r\n void (* MspInitCallback) (struct __DAC_HandleTypeDef *hdac);\r\n void (* MspDeInitCallback) (struct __DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n} DAC_HandleTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration sample and hold Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_SampleTime ; /*!< Specifies the Sample time for the selected channel.\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_HoldTime ; /*!< Specifies the hold time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_RefreshTime ; /*!< Specifies the refresh time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 255 */\r\n} DAC_SampleAndHoldConfTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration regular Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_HighFrequency; /*!< Specifies the frequency interface mode\r\n This parameter can be a value of @ref DAC_HighFrequency */\r\n\r\n FunctionalState DAC_DMADoubleDataMode; /*!< Specifies if DMA double data mode should be enabled or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n FunctionalState DAC_SignedFormat; /*!< Specifies if signed format should be used or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n uint32_t DAC_SampleAndHold; /*!< Specifies whether the DAC mode.\r\n This parameter can be a value of @ref DAC_SampleAndHold */\r\n\r\n uint32_t DAC_Trigger; /*!< Specifies the external trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the reset trigger. */\r\n\r\n uint32_t DAC_Trigger2; /*!< Specifies the external secondary trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the step trigger.*/\r\n\r\n uint32_t DAC_OutputBuffer; /*!< Specifies whether the DAC channel output buffer is enabled or disabled.\r\n This parameter can be a value of @ref DAC_output_buffer */\r\n\r\n uint32_t DAC_ConnectOnChipPeripheral ; /*!< Specifies whether the DAC output is connected or not to on chip peripheral .\r\n This parameter can be a value of @ref DAC_ConnectOnChipPeripheral */\r\n\r\n uint32_t DAC_UserTrimming; /*!< Specifies the trimming mode\r\n This parameter must be a value of @ref DAC_UserTrimming\r\n DAC_UserTrimming is either factory or user trimming */\r\n\r\n uint32_t DAC_TrimmingValue; /*!< Specifies the offset trimming value\r\n i.e. when DAC_SampleAndHold is DAC_TRIMMING_USER.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 31 */\r\n DAC_SampleAndHoldConfTypeDef DAC_SampleAndHoldConfig; /*!< Sample and Hold settings */\r\n} DAC_ChannelConfTypeDef;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL DAC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_CH1_COMPLETE_CB_ID = 0x00U, /*!< DAC CH1 Complete Callback ID */\r\n HAL_DAC_CH1_HALF_COMPLETE_CB_ID = 0x01U, /*!< DAC CH1 half Complete Callback ID */\r\n HAL_DAC_CH1_ERROR_ID = 0x02U, /*!< DAC CH1 error Callback ID */\r\n HAL_DAC_CH1_UNDERRUN_CB_ID = 0x03U, /*!< DAC CH1 underrun Callback ID */\r\n\r\n HAL_DAC_CH2_COMPLETE_CB_ID = 0x04U, /*!< DAC CH2 Complete Callback ID */\r\n HAL_DAC_CH2_HALF_COMPLETE_CB_ID = 0x05U, /*!< DAC CH2 half Complete Callback ID */\r\n HAL_DAC_CH2_ERROR_ID = 0x06U, /*!< DAC CH2 error Callback ID */\r\n HAL_DAC_CH2_UNDERRUN_CB_ID = 0x07U, /*!< DAC CH2 underrun Callback ID */\r\n\r\n HAL_DAC_MSPINIT_CB_ID = 0x08U, /*!< DAC MspInit Callback ID */\r\n HAL_DAC_MSPDEINIT_CB_ID = 0x09U, /*!< DAC MspDeInit Callback ID */\r\n HAL_DAC_ALL_CB_ID = 0x0AU /*!< DAC All ID */\r\n} HAL_DAC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL DAC Callback pointer definition\r\n */\r\ntypedef void (*pDAC_CallbackTypeDef)(DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Constants DAC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Error_Code DAC Error Code\r\n * @{\r\n */\r\n#define HAL_DAC_ERROR_NONE 0x00U /*!< No error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH1 0x01U /*!< DAC channel1 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH2 0x02U /*!< DAC channel2 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMA 0x04U /*!< DMA error */\r\n#define HAL_DAC_ERROR_TIMEOUT 0x08U /*!< Timeout error */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define HAL_DAC_ERROR_INVALID_CALLBACK 0x10U /*!< Invalid callback error */\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_trigger_selection DAC trigger selection\r\n * @{\r\n */\r\n#define DAC_TRIGGER_NONE 0x00000000UL /*!< DAC (all) conversion is automatic once the DAC_DHRxxxx register has been loaded, and not by external trigger */\r\n#define DAC_TRIGGER_SOFTWARE ( DAC_CR_TEN1) /*!< DAC (all) conversion started by software trigger for DAC channel */\r\n#define DAC_TRIGGER_T1_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: TIM1 TRGO selected as external conversion trigger for DAC channel. */\r\n#define DAC_TRIGGER_T8_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1/2/4: TIM8 TRGO selected as external conversion trigger for DAC channel. Refer to device datasheet for DACx availability. */\r\n#define DAC_TRIGGER_T7_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): TIM7 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM15 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T2_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): TIM2 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T4_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM4 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_EXT_IT9 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line9 event selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_EXT_IT10 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line10 event selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_T6_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM6 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T3_TRGO (DAC_CR_TSEL1_3 | DAC_CR_TEN1) /*!< DAC (all): TIM3 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG01 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1&4: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. Refer to device datasheet for DACx instance availability. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG02 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC2: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported and DAC2 instance present (refer to device datasheet for supported features list and DAC2 instance availability) */\r\n#define DAC_TRIGGER_HRTIM_TRG03 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_output_buffer DAC output buffer\r\n * @{\r\n */\r\n#define DAC_OUTPUTBUFFER_ENABLE 0x00000000U\r\n#define DAC_OUTPUTBUFFER_DISABLE (DAC_MCR_MODE1_1)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Channel_selection DAC Channel selection\r\n * @{\r\n */\r\n#define DAC_CHANNEL_1 0x00000000U\r\n\r\n#define DAC_CHANNEL_2 0x00000010U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_data_alignment DAC data alignment\r\n * @{\r\n */\r\n#define DAC_ALIGN_12B_R 0x00000000U\r\n#define DAC_ALIGN_12B_L 0x00000004U\r\n#define DAC_ALIGN_8B_R 0x00000008U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_flags_definition DAC flags definition\r\n * @{\r\n */\r\n#define DAC_FLAG_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_FLAG_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n#define DAC_FLAG_DAC1RDY (DAC_SR_DAC1RDY)\r\n\r\n#define DAC_FLAG_DAC2RDY (DAC_SR_DAC2RDY)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_IT_definition DAC IT definition\r\n * @{\r\n */\r\n#define DAC_IT_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_IT_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_ConnectOnChipPeripheral DAC ConnectOnChipPeripheral\r\n * @{\r\n */\r\n#define DAC_CHIPCONNECT_EXTERNAL (1UL << 0)\r\n#define DAC_CHIPCONNECT_INTERNAL (1UL << 1)\r\n#define DAC_CHIPCONNECT_BOTH (1UL << 2)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_UserTrimming DAC User Trimming\r\n * @{\r\n */\r\n#define DAC_TRIMMING_FACTORY (0x00000000UL) /*!< Factory trimming */\r\n#define DAC_TRIMMING_USER (0x00000001UL) /*!< User trimming */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_SampleAndHold DAC power mode\r\n * @{\r\n */\r\n#define DAC_SAMPLEANDHOLD_DISABLE (0x00000000UL)\r\n#define DAC_SAMPLEANDHOLD_ENABLE (DAC_MCR_MODE1_2)\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup DAC_HighFrequency DAC high frequency interface mode\r\n * @{\r\n */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE 0x00000000UL /*!< High frequency interface mode disabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ (DAC_MCR_HFSEL_0) /*!< High frequency interface mode compatible to AHB>80MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ (DAC_MCR_HFSEL_1) /*!< High frequency interface mode compatible to AHB>160MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC 0x00000002UL /*!< High frequency interface mode automatic */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Macros DAC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DAC handle state.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_DAC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DAC_STATE_RESET)\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/** @brief Enable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __DAC_Channel__ specifies the DAC channel\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR |= (DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Disable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __DAC_Channel__ specifies the DAC channel.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR &= ~(DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Set DHR12R1 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R1_ALIGNMENT(__ALIGNMENT__) (0x00000008UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12R2 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R2_ALIGNMENT(__ALIGNMENT__) (0x00000014UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12RD alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12RD_ALIGNMENT(__ALIGNMENT__) (0x00000020UL + (__ALIGNMENT__))\r\n\r\n/** @brief Enable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Check whether the specified DAC interrupt source is enabled or not.\r\n * @param __HANDLE__ DAC handle\r\n * @param __INTERRUPT__ DAC interrupt source to check\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_DAC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR\\\r\n & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Get the selected DAC's flag status.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to get.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n * @arg DAC_FLAG_DAC1RDY DAC channel 1 ready status flag\r\n * @arg DAC_FLAG_DAC2RDY DAC channel 2 ready status flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_GET_FLAG(__HANDLE__, __FLAG__) ((((__HANDLE__)->Instance->SR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the DAC's flag.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_CLEAR_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Private_Macros DAC Private Macros\r\n * @{\r\n */\r\n#define IS_DAC_OUTPUT_BUFFER_STATE(STATE) (((STATE) == DAC_OUTPUTBUFFER_ENABLE) || \\\r\n ((STATE) == DAC_OUTPUTBUFFER_DISABLE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx)\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((DACX) == DAC2) ? \\\r\n ((CHANNEL) == DAC_CHANNEL_1) \\\r\n : \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2)))\r\n#else\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2))\r\n#endif\r\n\r\n#define IS_DAC_ALIGN(ALIGN) (((ALIGN) == DAC_ALIGN_12B_R) || \\\r\n ((ALIGN) == DAC_ALIGN_12B_L) || \\\r\n ((ALIGN) == DAC_ALIGN_8B_R))\r\n\r\n#define IS_DAC_DATA(DATA) ((DATA) <= 0xFFF0UL)\r\n\r\n#define IS_DAC_REFRESHTIME(TIME) ((TIME) <= 0x000000FFUL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DAC HAL Extended module */\r\n#include \"stm32g4xx_hal_dac_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data);\r\n\r\nvoid HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac);\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/* DAC callback registering/unregistering */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_DAC_GetValue(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group4\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(DAC_HandleTypeDef *hdac);\r\nuint32_t HAL_DAC_GetError(DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Private_Functions DAC Private Functions\r\n * @{\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_DAC_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_EX_H\r\n#define STM32G4xx_HAL_DAC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DACEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Constants DACEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_lfsrunmask_triangleamplitude DACEx lfsrunmask triangle amplitude\r\n * @{\r\n */\r\n#define DAC_LFSRUNMASK_BIT0 0x00000000UL /*!< Unmask DAC channel LFSR bit0 for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS1_0 ( DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[1:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS2_0 ( DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[2:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS3_0 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[3:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS4_0 ( DAC_CR_MAMP1_2 ) /*!< Unmask DAC channel LFSR bit[4:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS5_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[5:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS6_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[6:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS7_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[7:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS8_0 (DAC_CR_MAMP1_3 ) /*!< Unmask DAC channel LFSR bit[8:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS9_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[9:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS10_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[10:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS11_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[11:0] for noise wave generation */\r\n#define DAC_TRIANGLEAMPLITUDE_1 0x00000000UL /*!< Select max triangle amplitude of 1 */\r\n#define DAC_TRIANGLEAMPLITUDE_3 ( DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 3 */\r\n#define DAC_TRIANGLEAMPLITUDE_7 ( DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 7 */\r\n#define DAC_TRIANGLEAMPLITUDE_15 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 15 */\r\n#define DAC_TRIANGLEAMPLITUDE_31 ( DAC_CR_MAMP1_2 ) /*!< Select max triangle amplitude of 31 */\r\n#define DAC_TRIANGLEAMPLITUDE_63 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 63 */\r\n#define DAC_TRIANGLEAMPLITUDE_127 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 127 */\r\n#define DAC_TRIANGLEAMPLITUDE_255 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 255 */\r\n#define DAC_TRIANGLEAMPLITUDE_511 (DAC_CR_MAMP1_3 ) /*!< Select max triangle amplitude of 511 */\r\n#define DAC_TRIANGLEAMPLITUDE_1023 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 1023 */\r\n#define DAC_TRIANGLEAMPLITUDE_2047 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 2047 */\r\n#define DAC_TRIANGLEAMPLITUDE_4095 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 4095 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_SawtoothPolarityMode DAC Sawtooth polarity mode\r\n * @{\r\n */\r\n#define DAC_SAWTOOTH_POLARITY_DECREMENT 0x00000000UL /*!< Sawtooth wave generation, polarity is decrement */\r\n#define DAC_SAWTOOTH_POLARITY_INCREMENT (DAC_STR1_STDIR1) /*!< Sawtooth wave generation, polarity is increment */\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Private_Macros DACEx Private Macros\r\n * @{\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG02)) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T1_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG03)) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n : ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n :((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif\r\n#define IS_DAC_HIGH_FREQUENCY_MODE(MODE) (((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC))\r\n\r\n#define IS_DAC_SAMPLETIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_HOLDTIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_SAMPLEANDHOLD(MODE) (((MODE) == DAC_SAMPLEANDHOLD_DISABLE) || \\\r\n ((MODE) == DAC_SAMPLEANDHOLD_ENABLE))\r\n\r\n#define IS_DAC_TRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_NEWTRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_CHIP_CONNECTION(CONNECT) (((CONNECT) == DAC_CHIPCONNECT_EXTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_INTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_BOTH))\r\n\r\n#define IS_DAC_TRIMMING(TRIMMING) (((TRIMMING) == DAC_TRIMMING_FACTORY) || \\\r\n ((TRIMMING) == DAC_TRIMMING_USER))\r\n\r\n#define IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(VALUE) (((VALUE) == DAC_LFSRUNMASK_BIT0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS1_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS2_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS3_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS4_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS5_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS6_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS7_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS8_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS9_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS10_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS11_0) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_3) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_7) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_15) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_31) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_63) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_127) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_255) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_511) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1023) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_2047) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_4095))\r\n\r\n#define IS_DAC_SAWTOOTH_POLARITY(POLARITY) (((POLARITY) == DAC_SAWTOOTH_POLARITY_DECREMENT) || \\\r\n ((POLARITY) == DAC_SAWTOOTH_POLARITY_INCREMENT))\r\n\r\n#define IS_DAC_RESET_DATA(DATA) ((DATA) <= 0x00000FFFUL)\r\n#define IS_DAC_STEP_DATA(DATA) ((DATA) <= 0x0000FFFFUL)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/* Extended features functions ***********************************************/\r\n\r\n/** @addtogroup DACEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2);\r\nuint32_t HAL_DACEx_DualGetValue(DAC_HandleTypeDef *hdac);\r\n\r\nvoid HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue);\r\nuint32_t HAL_DACEx_GetTrimOffset(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/* DAC_DMAConvCpltCh2 / DAC_DMAErrorCh2 / DAC_DMAHalfConvCpltCh2 */\r\n/* are called by HAL_DAC_Start_DMA */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_DAC_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_def.h\r\n * @author MCD Application Team\r\n * @brief This file contains HAL common defines, enumeration, macros and\r\n * structures definitions.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DEF\r\n#define __STM32G4xx_HAL_DEF\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n#include \"Legacy/stm32_hal_legacy.h\" /* Aliases file for old names compatibility */\r\n#include \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL Status structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_OK = 0x00U,\r\n HAL_ERROR = 0x01U,\r\n HAL_BUSY = 0x02U,\r\n HAL_TIMEOUT = 0x03U\r\n} HAL_StatusTypeDef;\r\n\r\n/**\r\n * @brief HAL Lock structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_UNLOCKED = 0x00U,\r\n HAL_LOCKED = 0x01U\r\n} HAL_LockTypeDef;\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#define HAL_MAX_DELAY 0xFFFFFFFFU\r\n\r\n#define HAL_IS_BIT_SET(REG, BIT) (((REG) & (BIT)) == (BIT))\r\n#define HAL_IS_BIT_CLR(REG, BIT) (((REG) & (BIT)) == 0U)\r\n\r\n#define __HAL_LINKDMA(__HANDLE__, __PPP_DMA_FIELD__, __DMA_HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->__PPP_DMA_FIELD__ = &(__DMA_HANDLE__); \\\r\n (__DMA_HANDLE__).Parent = (__HANDLE__); \\\r\n } while(0)\r\n\r\n#define UNUSED(X) (void)X\r\n\r\n/** @brief Reset the Handle's State field.\r\n * @param __HANDLE__: specifies the Peripheral Handle.\r\n * @note This macro can be used for the following purpose:\r\n * - When the Handle is declared as local variable; before passing it as parameter\r\n * to HAL_PPP_Init() for the first time, it is mandatory to use this macro\r\n * to set to 0 the Handle's \"State\" field.\r\n * Otherwise, \"State\" field may have any random value and the first time the function\r\n * HAL_PPP_Init() is called, the low level hardware initialization will be missed\r\n * (i.e. HAL_PPP_MspInit() will not be executed).\r\n * - When there is a need to reconfigure the low level hardware: instead of calling\r\n * HAL_PPP_DeInit() then HAL_PPP_Init(), user can make a call to this macro then HAL_PPP_Init().\r\n * In this later function, when the Handle's \"State\" field is set to 0, it will execute the function\r\n * HAL_PPP_MspInit() which will reconfigure the low level hardware.\r\n * @retval None\r\n */\r\n#define __HAL_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = 0)\r\n\r\n#if (USE_RTOS == 1U)\r\n/* Reserved for future use */\r\n#error \" USE_RTOS should be 0 in the current HAL release \"\r\n#else\r\n#define __HAL_LOCK(__HANDLE__) \\\r\n do{ \\\r\n if((__HANDLE__)->Lock == HAL_LOCKED) \\\r\n { \\\r\n return HAL_BUSY; \\\r\n } \\\r\n else \\\r\n { \\\r\n (__HANDLE__)->Lock = HAL_LOCKED; \\\r\n } \\\r\n }while (0U)\r\n\r\n#define __HAL_UNLOCK(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->Lock = HAL_UNLOCKED; \\\r\n }while (0U)\r\n#endif /* USE_RTOS */\r\n\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif\r\n#ifndef __packed\r\n#define __packed __attribute__((packed))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif /* __weak */\r\n#ifndef __packed\r\n#define __packed __attribute__((__packed__))\r\n#endif /* __packed */\r\n#endif /* __GNUC__ */\r\n\r\n\r\n/* Macro to get variable aligned on 4-bytes, for __ICCARM__ the directive \"#pragma data_alignment=4\" must be used instead */\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4)))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4U)))\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif /* __ALIGN_BEGIN */\r\n#else\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#if defined (__CC_ARM) /* ARM Compiler V5*/\r\n#define __ALIGN_BEGIN __align(4U)\r\n#elif defined (__ICCARM__) /* IAR Compiler */\r\n#define __ALIGN_BEGIN\r\n#endif /* __CC_ARM */\r\n#endif /* __ALIGN_BEGIN */\r\n#endif /* __GNUC__ */\r\n\r\n/**\r\n * @brief __RAM_FUNC definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050))\r\n/* ARM Compiler V4/V5 and V6\r\n --------------------------\r\n RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate source module.\r\n Using the 'Options for File' dialog you can simply change the 'Code / Const'\r\n area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the 'Options for Target'\r\n dialog.\r\n*/\r\n#define __RAM_FUNC\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n*/\r\n#define __RAM_FUNC __ramfunc\r\n\r\n#elif defined ( __GNUC__ )\r\n/* GNU Compiler\r\n ------------\r\n RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n*/\r\n#define __RAM_FUNC __attribute__((section(\".RamFunc\")))\r\n\r\n#endif /* __CC_ARM */\r\n\r\n/**\r\n * @brief __NOINLINE definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)) || defined ( __GNUC__ )\r\n/* ARM V4/V5 and V6 & GNU Compiler\r\n -------------------------------\r\n*/\r\n#define __NOINLINE __attribute__ ( (noinline) )\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n*/\r\n#define __NOINLINE _Pragma(\"optimize = no_inline\")\r\n\r\n#endif /* __CC_ARM || __GNUC__ */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* ___STM32G4xx_HAL_DEF */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_H\r\n#define __STM32G4xx_HAL_DMA_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Types DMA Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Request; /*!< Specifies the request selected for the specified channel.\r\n This parameter can be a value of @ref DMA_request */\r\n\r\n uint32_t Direction; /*!< Specifies if the data will be transferred from memory to peripheral,\r\n from memory to memory or from peripheral to memory.\r\n This parameter can be a value of @ref DMA_Data_transfer_direction */\r\n\r\n uint32_t PeriphInc; /*!< Specifies whether the Peripheral address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Peripheral_incremented_mode */\r\n\r\n uint32_t MemInc; /*!< Specifies whether the memory address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Memory_incremented_mode */\r\n\r\n uint32_t PeriphDataAlignment; /*!< Specifies the Peripheral data width.\r\n This parameter can be a value of @ref DMA_Peripheral_data_size */\r\n\r\n uint32_t MemDataAlignment; /*!< Specifies the Memory data width.\r\n This parameter can be a value of @ref DMA_Memory_data_size */\r\n\r\n uint32_t Mode; /*!< Specifies the operation mode of the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_mode\r\n @note The circular buffer mode cannot be used if the memory-to-memory\r\n data transfer is configured on the selected Channel */\r\n\r\n uint32_t Priority; /*!< Specifies the software priority for the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_Priority_level */\r\n} DMA_InitTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_STATE_RESET = 0x00U, /*!< DMA not yet initialized or disabled */\r\n HAL_DMA_STATE_READY = 0x01U, /*!< DMA initialized and ready for use */\r\n HAL_DMA_STATE_BUSY = 0x02U, /*!< DMA process is ongoing */\r\n HAL_DMA_STATE_TIMEOUT = 0x03U, /*!< DMA timeout state */\r\n} HAL_DMA_StateTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA Error Code structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_FULL_TRANSFER = 0x00U, /*!< Full transfer */\r\n HAL_DMA_HALF_TRANSFER = 0x01U /*!< Half Transfer */\r\n} HAL_DMA_LevelCompleteTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMA Callback ID structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_XFER_CPLT_CB_ID = 0x00U, /*!< Full transfer */\r\n HAL_DMA_XFER_HALFCPLT_CB_ID = 0x01U, /*!< Half transfer */\r\n HAL_DMA_XFER_ERROR_CB_ID = 0x02U, /*!< Error */\r\n HAL_DMA_XFER_ABORT_CB_ID = 0x03U, /*!< Abort */\r\n HAL_DMA_XFER_ALL_CB_ID = 0x04U /*!< All */\r\n\r\n} HAL_DMA_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief DMA handle Structure definition\r\n */\r\ntypedef struct __DMA_HandleTypeDef\r\n{\r\n DMA_Channel_TypeDef *Instance; /*!< Register base address */\r\n\r\n DMA_InitTypeDef Init; /*!< DMA communication parameters */\r\n\r\n HAL_LockTypeDef Lock; /*!< DMA locking object */\r\n\r\n __IO HAL_DMA_StateTypeDef State; /*!< DMA transfer state */\r\n\r\n void *Parent; /*!< Parent object state */\r\n\r\n void (* XferCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer complete callback */\r\n\r\n void (* XferHalfCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA Half transfer complete callback */\r\n\r\n void (* XferErrorCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer error callback */\r\n\r\n void (* XferAbortCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer abort callback */\r\n\r\n __IO uint32_t ErrorCode; /*!< DMA Error code */\r\n\r\n DMA_TypeDef *DmaBaseAddress; /*!< DMA Channel Base Address */\r\n\r\n uint32_t ChannelIndex; /*!< DMA Channel Index */\r\n\r\n DMAMUX_Channel_TypeDef *DMAmuxChannel; /*!< Register base address */\r\n\r\n DMAMUX_ChannelStatus_TypeDef *DMAmuxChannelStatus; /*!< DMAMUX Channels Status Base Address */\r\n\r\n uint32_t DMAmuxChannelStatusMask; /*!< DMAMUX Channel Status Mask */\r\n\r\n DMAMUX_RequestGen_TypeDef *DMAmuxRequestGen; /*!< DMAMUX request generator Base Address */\r\n\r\n DMAMUX_RequestGenStatus_TypeDef *DMAmuxRequestGenStatus; /*!< DMAMUX request generator Address */\r\n\r\n uint32_t DMAmuxRequestGenStatusMask; /*!< DMAMUX request generator Status mask */\r\n\r\n} DMA_HandleTypeDef;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Constants DMA Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Error_Code DMA Error Code\r\n * @{\r\n */\r\n#define HAL_DMA_ERROR_NONE 0x00000000U /*!< No error */\r\n#define HAL_DMA_ERROR_TE 0x00000001U /*!< Transfer error */\r\n#define HAL_DMA_ERROR_NO_XFER 0x00000004U /*!< Abort requested with no Xfer ongoing */\r\n#define HAL_DMA_ERROR_TIMEOUT 0x00000020U /*!< Timeout error */\r\n#define HAL_DMA_ERROR_NOT_SUPPORTED 0x00000100U /*!< Not supported mode */\r\n#define HAL_DMA_ERROR_SYNC 0x00000200U /*!< DMAMUX sync overrun error */\r\n#define HAL_DMA_ERROR_REQGEN 0x00000400U /*!< DMAMUX request generator overrun error */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_request DMA request\r\n * @{\r\n */\r\n#define DMA_REQUEST_MEM2MEM 0U /*!< memory to memory transfer */\r\n\r\n#define DMA_REQUEST_GENERATOR0 1U\r\n#define DMA_REQUEST_GENERATOR1 2U\r\n#define DMA_REQUEST_GENERATOR2 3U\r\n#define DMA_REQUEST_GENERATOR3 4U\r\n\r\n#define DMA_REQUEST_ADC1 5U\r\n\r\n#define DMA_REQUEST_DAC1_CHANNEL1 6U\r\n#define DMA_REQUEST_DAC1_CHANNEL2 7U\r\n\r\n#define DMA_REQUEST_TIM6_UP 8U\r\n#define DMA_REQUEST_TIM7_UP 9U\r\n\r\n#define DMA_REQUEST_SPI1_RX 10U\r\n#define DMA_REQUEST_SPI1_TX 11U\r\n#define DMA_REQUEST_SPI2_RX 12U\r\n#define DMA_REQUEST_SPI2_TX 13U\r\n#define DMA_REQUEST_SPI3_RX 14U\r\n#define DMA_REQUEST_SPI3_TX 15U\r\n\r\n#define DMA_REQUEST_I2C1_RX 16U\r\n#define DMA_REQUEST_I2C1_TX 17U\r\n#define DMA_REQUEST_I2C2_RX 18U\r\n#define DMA_REQUEST_I2C2_TX 19U\r\n#define DMA_REQUEST_I2C3_RX 20U\r\n#define DMA_REQUEST_I2C3_TX 21U\r\n#if defined (I2C4)\r\n#define DMA_REQUEST_I2C4_RX 22U\r\n#define DMA_REQUEST_I2C4_TX 23U\r\n#endif /* I2C4 */\r\n\r\n#define DMA_REQUEST_USART1_RX 24U\r\n#define DMA_REQUEST_USART1_TX 25U\r\n#define DMA_REQUEST_USART2_RX 26U\r\n#define DMA_REQUEST_USART2_TX 27U\r\n#define DMA_REQUEST_USART3_RX 28U\r\n#define DMA_REQUEST_USART3_TX 29U\r\n\r\n#define DMA_REQUEST_UART4_RX 30U\r\n#define DMA_REQUEST_UART4_TX 31U\r\n#if defined (UART5)\r\n#define DMA_REQUEST_UART5_RX 32U\r\n#define DMA_REQUEST_UART5_TX 33U\r\n#endif /* UART5 */\r\n\r\n#define DMA_REQUEST_LPUART1_RX 34U\r\n#define DMA_REQUEST_LPUART1_TX 35U\r\n\r\n#define DMA_REQUEST_ADC2 36U\r\n#if defined (ADC3)\r\n#define DMA_REQUEST_ADC3 37U\r\n#endif /* ADC3 */\r\n#if defined (ADC4)\r\n#define DMA_REQUEST_ADC4 38U\r\n#endif /* ADC4 */\r\n#if defined (ADC5)\r\n#define DMA_REQUEST_ADC5 39U\r\n#endif /* ADC5 */\r\n\r\n#if defined (QUADSPI)\r\n#define DMA_REQUEST_QUADSPI 40U\r\n#endif /* QUADSPI */\r\n\r\n#if defined (DAC2)\r\n#define DMA_REQUEST_DAC2_CHANNEL1 41U\r\n#endif /* DAC2 */\r\n\r\n#define DMA_REQUEST_TIM1_CH1 42U\r\n#define DMA_REQUEST_TIM1_CH2 43U\r\n#define DMA_REQUEST_TIM1_CH3 44U\r\n#define DMA_REQUEST_TIM1_CH4 45U\r\n#define DMA_REQUEST_TIM1_UP 46U\r\n#define DMA_REQUEST_TIM1_TRIG 47U\r\n#define DMA_REQUEST_TIM1_COM 48U\r\n\r\n#define DMA_REQUEST_TIM8_CH1 49U\r\n#define DMA_REQUEST_TIM8_CH2 50U\r\n#define DMA_REQUEST_TIM8_CH3 51U\r\n#define DMA_REQUEST_TIM8_CH4 52U\r\n#define DMA_REQUEST_TIM8_UP 53U\r\n#define DMA_REQUEST_TIM8_TRIG 54U\r\n#define DMA_REQUEST_TIM8_COM 55U\r\n\r\n#define DMA_REQUEST_TIM2_CH1 56U\r\n#define DMA_REQUEST_TIM2_CH2 57U\r\n#define DMA_REQUEST_TIM2_CH3 58U\r\n#define DMA_REQUEST_TIM2_CH4 59U\r\n#define DMA_REQUEST_TIM2_UP 60U\r\n\r\n#define DMA_REQUEST_TIM3_CH1 61U\r\n#define DMA_REQUEST_TIM3_CH2 62U\r\n#define DMA_REQUEST_TIM3_CH3 63U\r\n#define DMA_REQUEST_TIM3_CH4 64U\r\n#define DMA_REQUEST_TIM3_UP 65U\r\n#define DMA_REQUEST_TIM3_TRIG 66U\r\n\r\n#define DMA_REQUEST_TIM4_CH1 67U\r\n#define DMA_REQUEST_TIM4_CH2 68U\r\n#define DMA_REQUEST_TIM4_CH3 69U\r\n#define DMA_REQUEST_TIM4_CH4 70U\r\n#define DMA_REQUEST_TIM4_UP 71U\r\n\r\n#if defined (TIM5)\r\n#define DMA_REQUEST_TIM5_CH1 72U\r\n#define DMA_REQUEST_TIM5_CH2 73U\r\n#define DMA_REQUEST_TIM5_CH3 74U\r\n#define DMA_REQUEST_TIM5_CH4 75U\r\n#define DMA_REQUEST_TIM5_UP 76U\r\n#define DMA_REQUEST_TIM5_TRIG 77U\r\n#endif /* TIM5 */\r\n\r\n#define DMA_REQUEST_TIM15_CH1 78U\r\n#define DMA_REQUEST_TIM15_UP 79U\r\n#define DMA_REQUEST_TIM15_TRIG 80U\r\n#define DMA_REQUEST_TIM15_COM 81U\r\n\r\n#define DMA_REQUEST_TIM16_CH1 82U\r\n#define DMA_REQUEST_TIM16_UP 83U\r\n#define DMA_REQUEST_TIM17_CH1 84U\r\n#define DMA_REQUEST_TIM17_UP 85U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_CH1 86U\r\n#define DMA_REQUEST_TIM20_CH2 87U\r\n#define DMA_REQUEST_TIM20_CH3 88U\r\n#define DMA_REQUEST_TIM20_CH4 89U\r\n#define DMA_REQUEST_TIM20_UP 90U\r\n#endif /* TIM20 */\r\n\r\n#define DMA_REQUEST_AES_IN 91U\r\n#define DMA_REQUEST_AES_OUT 92U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_TRIG 93U\r\n#define DMA_REQUEST_TIM20_COM 94U\r\n#endif /* TIM20 */\r\n\r\n#if defined (HRTIM1)\r\n#define DMA_REQUEST_HRTIM1_M 95U\r\n#define DMA_REQUEST_HRTIM1_A 96U\r\n#define DMA_REQUEST_HRTIM1_B 97U\r\n#define DMA_REQUEST_HRTIM1_C 98U\r\n#define DMA_REQUEST_HRTIM1_D 99U\r\n#define DMA_REQUEST_HRTIM1_E 100U\r\n#define DMA_REQUEST_HRTIM1_F 101U\r\n#endif /* HRTIM1 */\r\n\r\n#define DMA_REQUEST_DAC3_CHANNEL1 102U\r\n#define DMA_REQUEST_DAC3_CHANNEL2 103U\r\n#if defined (DAC4)\r\n#define DMA_REQUEST_DAC4_CHANNEL1 104U\r\n#define DMA_REQUEST_DAC4_CHANNEL2 105U\r\n#endif /* DAC4 */\r\n\r\n#if defined (SPI4)\r\n#define DMA_REQUEST_SPI4_RX 106U\r\n#define DMA_REQUEST_SPI4_TX 107U\r\n#endif /* SPI4 */\r\n\r\n#define DMA_REQUEST_SAI1_A 108U\r\n#define DMA_REQUEST_SAI1_B 109U\r\n\r\n#define DMA_REQUEST_FMAC_READ 110U\r\n#define DMA_REQUEST_FMAC_WRITE 111U\r\n\r\n#define DMA_REQUEST_CORDIC_READ 112U\r\n#define DMA_REQUEST_CORDIC_WRITE 113U\r\n\r\n#define DMA_REQUEST_UCPD1_RX 114U\r\n#define DMA_REQUEST_UCPD1_TX 115U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Data_transfer_direction DMA Data transfer direction\r\n * @{\r\n */\r\n#define DMA_PERIPH_TO_MEMORY 0x00000000U /*!< Peripheral to memory direction */\r\n#define DMA_MEMORY_TO_PERIPH DMA_CCR_DIR /*!< Memory to peripheral direction */\r\n#define DMA_MEMORY_TO_MEMORY DMA_CCR_MEM2MEM /*!< Memory to memory direction */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_incremented_mode DMA Peripheral incremented mode\r\n * @{\r\n */\r\n#define DMA_PINC_ENABLE DMA_CCR_PINC /*!< Peripheral increment mode Enable */\r\n#define DMA_PINC_DISABLE 0x00000000U /*!< Peripheral increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_incremented_mode DMA Memory incremented mode\r\n * @{\r\n */\r\n#define DMA_MINC_ENABLE DMA_CCR_MINC /*!< Memory increment mode Enable */\r\n#define DMA_MINC_DISABLE 0x00000000U /*!< Memory increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_data_size DMA Peripheral data size\r\n * @{\r\n */\r\n#define DMA_PDATAALIGN_BYTE 0x00000000U /*!< Peripheral data alignment : Byte */\r\n#define DMA_PDATAALIGN_HALFWORD DMA_CCR_PSIZE_0 /*!< Peripheral data alignment : HalfWord */\r\n#define DMA_PDATAALIGN_WORD DMA_CCR_PSIZE_1 /*!< Peripheral data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_data_size DMA Memory data size\r\n * @{\r\n */\r\n#define DMA_MDATAALIGN_BYTE 0x00000000U /*!< Memory data alignment : Byte */\r\n#define DMA_MDATAALIGN_HALFWORD DMA_CCR_MSIZE_0 /*!< Memory data alignment : HalfWord */\r\n#define DMA_MDATAALIGN_WORD DMA_CCR_MSIZE_1 /*!< Memory data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_mode DMA mode\r\n * @{\r\n */\r\n#define DMA_NORMAL 0x00000000U /*!< Normal mode */\r\n#define DMA_CIRCULAR DMA_CCR_CIRC /*!< Circular mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Priority_level DMA Priority level\r\n * @{\r\n */\r\n#define DMA_PRIORITY_LOW 0x00000000U /*!< Priority level : Low */\r\n#define DMA_PRIORITY_MEDIUM DMA_CCR_PL_0 /*!< Priority level : Medium */\r\n#define DMA_PRIORITY_HIGH DMA_CCR_PL_1 /*!< Priority level : High */\r\n#define DMA_PRIORITY_VERY_HIGH DMA_CCR_PL /*!< Priority level : Very_High */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup DMA_interrupt_enable_definitions DMA interrupt enable definitions\r\n * @{\r\n */\r\n#define DMA_IT_TC DMA_CCR_TCIE\r\n#define DMA_IT_HT DMA_CCR_HTIE\r\n#define DMA_IT_TE DMA_CCR_TEIE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_flag_definitions DMA flag definitions\r\n * @{\r\n */\r\n#define DMA_FLAG_GL1 0x00000001U\r\n#define DMA_FLAG_TC1 0x00000002U\r\n#define DMA_FLAG_HT1 0x00000004U\r\n#define DMA_FLAG_TE1 0x00000008U\r\n#define DMA_FLAG_GL2 0x00000010U\r\n#define DMA_FLAG_TC2 0x00000020U\r\n#define DMA_FLAG_HT2 0x00000040U\r\n#define DMA_FLAG_TE2 0x00000080U\r\n#define DMA_FLAG_GL3 0x00000100U\r\n#define DMA_FLAG_TC3 0x00000200U\r\n#define DMA_FLAG_HT3 0x00000400U\r\n#define DMA_FLAG_TE3 0x00000800U\r\n#define DMA_FLAG_GL4 0x00001000U\r\n#define DMA_FLAG_TC4 0x00002000U\r\n#define DMA_FLAG_HT4 0x00004000U\r\n#define DMA_FLAG_TE4 0x00008000U\r\n#define DMA_FLAG_GL5 0x00010000U\r\n#define DMA_FLAG_TC5 0x00020000U\r\n#define DMA_FLAG_HT5 0x00040000U\r\n#define DMA_FLAG_TE5 0x00080000U\r\n#define DMA_FLAG_GL6 0x00100000U\r\n#define DMA_FLAG_TC6 0x00200000U\r\n#define DMA_FLAG_HT6 0x00400000U\r\n#define DMA_FLAG_TE6 0x00800000U\r\n#if defined (DMA1_Channel7)\r\n#define DMA_FLAG_GL7 0x01000000U\r\n#define DMA_FLAG_TC7 0x02000000U\r\n#define DMA_FLAG_HT7 0x04000000U\r\n#define DMA_FLAG_TE7 0x08000000U\r\n#endif /* DMA1_Channel7 */\r\n#if defined (DMA1_Channel8)\r\n#define DMA_FLAG_GL8 0x10000000U\r\n#define DMA_FLAG_TC8 0x20000000U\r\n#define DMA_FLAG_HT8 0x40000000U\r\n#define DMA_FLAG_TE8 0x80000000U\r\n#endif /* DMA1_Channel8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Macros DMA Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DMA handle state.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DMA_STATE_RESET)\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR |= DMA_CCR_EN)\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR &= ~DMA_CCR_EN)\r\n\r\n\r\n/* Interrupt & Flag management */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer complete flag index.\r\n */\r\n\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TC7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TC7 :\\\r\n DMA_FLAG_TC8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n DMA_FLAG_TC6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel half transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified half transfer complete flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_HT7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_HT7 :\\\r\n DMA_FLAG_HT8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n DMA_FLAG_HT6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer error flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TE7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TE7 :\\\r\n DMA_FLAG_TE8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n DMA_FLAG_TE6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel Global interrupt flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_ISR_GIF7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_ISR_GIF7 :\\\r\n DMA_ISR_GIF8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n DMA_ISR_GIF6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Get the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ Get the specified flag.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval The state of FLAG (SET or RESET).\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Clear the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval None\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#else\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR &= ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified DMA Channel interrupt is enabled or not.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval The state of DMA_IT (SET or RESET).\r\n */\r\n#define __HAL_DMA_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CCR & (__INTERRUPT__)))\r\n\r\n/**\r\n * @brief Return the number of remaining data units in the current DMA Channel transfer.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The number of remaining data units in the current DMA Channel transfer.\r\n */\r\n#define __HAL_DMA_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNDTR)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DMA HAL Extension module */\r\n#include \"stm32g4xx_hal_dma_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DMA_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout);\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma));\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma);\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMA_Private_Macros DMA Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_PERIPH_TO_MEMORY ) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_PERIPH) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_MEMORY))\r\n\r\n#define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1U) && ((SIZE) < 0x40000U))\r\n\r\n#define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PINC_ENABLE) || \\\r\n ((STATE) == DMA_PINC_DISABLE))\r\n\r\n#define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MINC_ENABLE) || \\\r\n ((STATE) == DMA_MINC_DISABLE))\r\n\r\n#define IS_DMA_ALL_REQUEST(REQUEST) ((REQUEST) <= DMA_REQUEST_UCPD1_TX)\r\n\r\n#define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_PDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_PDATAALIGN_WORD))\r\n\r\n#define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_MDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_MDATAALIGN_WORD ))\r\n\r\n#define IS_DMA_MODE(MODE) (((MODE) == DMA_NORMAL ) || \\\r\n ((MODE) == DMA_CIRCULAR))\r\n\r\n#define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_PRIORITY_LOW ) || \\\r\n ((PRIORITY) == DMA_PRIORITY_MEDIUM) || \\\r\n ((PRIORITY) == DMA_PRIORITY_HIGH) || \\\r\n ((PRIORITY) == DMA_PRIORITY_VERY_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL extension module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_EX_H\r\n#define __STM32G4xx_HAL_DMA_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMAEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Types DMAEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL DMA Synchro definition\r\n */\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX Synchronization configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SyncSignalID; /*!< Specifies the synchronization signal gating the DMA request in periodic mode.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncSignalID_selection */\r\n\r\n uint32_t SyncPolarity; /*!< Specifies the polarity of the signal on which the DMA request is synchronized.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncPolarity_selection */\r\n\r\n FunctionalState SyncEnable; /*!< Specifies if the synchronization shall be enabled or disabled\r\n This parameter can take the value ENABLE or DISABLE*/\r\n\r\n\r\n FunctionalState EventEnable; /*!< Specifies if an event shall be generated once the RequestNumber is reached.\r\n This parameter can take the value ENABLE or DISABLE */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be authorized after a sync event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n\r\n} HAL_DMA_MuxSyncConfigTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX request generator parameters structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SignalID; /*!< Specifies the ID of the signal used for DMAMUX request generator\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SignalGeneratorID_selection */\r\n\r\n uint32_t Polarity; /*!< Specifies the polarity of the signal on which the request is generated.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_RequestGeneneratorPolarity_selection */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be generated after a signal event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n} HAL_DMA_MuxRequestGeneratorConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Constants DMAEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncSignalID_selection DMAMUX SyncSignalID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_SYNC_EXTI0 0U /*!< Synchronization Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI1 1U /*!< Synchronization Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI2 2U /*!< Synchronization Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI3 3U /*!< Synchronization Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI4 4U /*!< Synchronization Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI5 5U /*!< Synchronization Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI6 6U /*!< Synchronization Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI7 7U /*!< Synchronization Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI8 8U /*!< Synchronization Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI9 9U /*!< Synchronization Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI10 10U /*!< Synchronization Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI11 11U /*!< Synchronization Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI12 12U /*!< Synchronization Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI13 13U /*!< Synchronization Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI14 14U /*!< Synchronization Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI15 15U /*!< Synchronization Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH0_EVT 16U /*!< Synchronization Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH1_EVT 17U /*!< Synchronization Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH2_EVT 18U /*!< Synchronization Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH3_EVT 19U /*!< Synchronization Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_SYNC_LPTIM1_OUT 20U /*!< Synchronization Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncPolarity_selection DMAMUX SyncPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_SYNC_NO_EVENT 0U /*!< block synchronization events */\r\n#define HAL_DMAMUX_SYNC_RISING ((uint32_t)DMAMUX_CxCR_SPOL_0) /*!< synchronize with rising edge events */\r\n#define HAL_DMAMUX_SYNC_FALLING ((uint32_t)DMAMUX_CxCR_SPOL_1) /*!< synchronize with falling edge events */\r\n#define HAL_DMAMUX_SYNC_RISING_FALLING ((uint32_t)DMAMUX_CxCR_SPOL) /*!< synchronize with rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SignalGeneratorID_selection DMAMUX SignalGeneratorID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI0 0U /*!< Request generator Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI1 1U /*!< Request generator Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI2 2U /*!< Request generator Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI3 3U /*!< Request generator Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI4 4U /*!< Request generator Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI5 5U /*!< Request generator Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI6 6U /*!< Request generator Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI7 7U /*!< Request generator Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI8 8U /*!< Request generator Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI9 9U /*!< Request generator Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI10 10U /*!< Request generator Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI11 11U /*!< Request generator Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI12 12U /*!< Request generator Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI13 13U /*!< Request generator Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI14 14U /*!< Request generator Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI15 15U /*!< Request generator Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT 16U /*!< Request generator Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT 17U /*!< Request generator Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT 18U /*!< Request generator Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT 19U /*!< Request generator Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT 20U /*!< Request generator Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_RequestGeneneratorPolarity_selection DMAMUX RequestGeneneratorPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_REQ_GEN_NO_EVENT 0x00000000U /*!< block request generator events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING DMAMUX_RGxCR_GPOL_0 /*!< generate request on rising edge events */\r\n#define HAL_DMAMUX_REQ_GEN_FALLING DMAMUX_RGxCR_GPOL_1 /*!< generate request on falling edge events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING_FALLING DMAMUX_RGxCR_GPOL /*!< generate request on rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DMAEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\n/** @addtogroup DMAEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* ------------------------- REQUEST -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig);\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\n/* -------------------------------------------------------------------------- */\r\n\r\n/* ------------------------- SYNCHRO -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig);\r\n/* -------------------------------------------------------------------------- */\r\n\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Private_Macros DMAEx Private Macros\r\n * @brief DMAEx private macros\r\n * @{\r\n */\r\n\r\n#define IS_DMAMUX_SYNC_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_SYNC_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_SYNC_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_SYNC_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_SYNC_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING_FALLING))\r\n\r\n#define IS_DMAMUX_SYNC_STATE(SYNC) (((SYNC) == DISABLE) || ((SYNC) == ENABLE))\r\n\r\n#define IS_DMAMUX_SYNC_EVENT(EVENT) (((EVENT) == DISABLE) || \\\r\n ((EVENT) == ENABLE))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_REQ_GEN_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING_FALLING))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.h\r\n * @author MCD Application Team\r\n * @brief Header file of EXTI HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_EXTI_H\r\n#define STM32G4xx_HAL_EXTI_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI EXTI\r\n * @brief EXTI HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Exported_Types EXTI Exported Types\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_EXTI_COMMON_CB_ID = 0x00UL\r\n} EXTI_CallbackIDTypeDef;\r\n\r\n\r\n/**\r\n * @brief EXTI Handle structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< Exti line number */\r\n void (* PendingCallback)(void); /*!< Exti pending callback */\r\n} EXTI_HandleTypeDef;\r\n\r\n/**\r\n * @brief EXTI Configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< The Exti line to be configured. This parameter\r\n can be a value of @ref EXTI_Line */\r\n uint32_t Mode; /*!< The Exit Mode to be configured for a core.\r\n This parameter can be a combination of @ref EXTI_Mode */\r\n uint32_t Trigger; /*!< The Exti Trigger to be configured. This parameter\r\n can be a value of @ref EXTI_Trigger */\r\n uint32_t GPIOSel; /*!< The Exti GPIO multiplexer selection to be configured.\r\n This parameter is only possible for line 0 to 15. It\r\n can be a value of @ref EXTI_GPIOSel */\r\n} EXTI_ConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Constants EXTI Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Line EXTI Line\r\n * @{\r\n */\r\n#define EXTI_LINE_0 (EXTI_GPIO | EXTI_REG1 | 0x00u)\r\n#define EXTI_LINE_1 (EXTI_GPIO | EXTI_REG1 | 0x01u)\r\n#define EXTI_LINE_2 (EXTI_GPIO | EXTI_REG1 | 0x02u)\r\n#define EXTI_LINE_3 (EXTI_GPIO | EXTI_REG1 | 0x03u)\r\n#define EXTI_LINE_4 (EXTI_GPIO | EXTI_REG1 | 0x04u)\r\n#define EXTI_LINE_5 (EXTI_GPIO | EXTI_REG1 | 0x05u)\r\n#define EXTI_LINE_6 (EXTI_GPIO | EXTI_REG1 | 0x06u)\r\n#define EXTI_LINE_7 (EXTI_GPIO | EXTI_REG1 | 0x07u)\r\n#define EXTI_LINE_8 (EXTI_GPIO | EXTI_REG1 | 0x08u)\r\n#define EXTI_LINE_9 (EXTI_GPIO | EXTI_REG1 | 0x09u)\r\n#define EXTI_LINE_10 (EXTI_GPIO | EXTI_REG1 | 0x0Au)\r\n#define EXTI_LINE_11 (EXTI_GPIO | EXTI_REG1 | 0x0Bu)\r\n#define EXTI_LINE_12 (EXTI_GPIO | EXTI_REG1 | 0x0Cu)\r\n#define EXTI_LINE_13 (EXTI_GPIO | EXTI_REG1 | 0x0Du)\r\n#define EXTI_LINE_14 (EXTI_GPIO | EXTI_REG1 | 0x0Eu)\r\n#define EXTI_LINE_15 (EXTI_GPIO | EXTI_REG1 | 0x0Fu)\r\n#define EXTI_LINE_16 (EXTI_CONFIG | EXTI_REG1 | 0x10u)\r\n#define EXTI_LINE_17 (EXTI_CONFIG | EXTI_REG1 | 0x11u)\r\n#define EXTI_LINE_18 (EXTI_DIRECT | EXTI_REG1 | 0x12u)\r\n#define EXTI_LINE_19 (EXTI_CONFIG | EXTI_REG1 | 0x13u)\r\n#define EXTI_LINE_20 (EXTI_CONFIG | EXTI_REG1 | 0x14u)\r\n#define EXTI_LINE_21 (EXTI_CONFIG | EXTI_REG1 | 0x15u)\r\n#define EXTI_LINE_22 (EXTI_CONFIG | EXTI_REG1 | 0x16u)\r\n#define EXTI_LINE_23 (EXTI_DIRECT | EXTI_REG1 | 0x17u)\r\n#define EXTI_LINE_24 (EXTI_DIRECT | EXTI_REG1 | 0x18u)\r\n#define EXTI_LINE_25 (EXTI_DIRECT | EXTI_REG1 | 0x19u)\r\n#define EXTI_LINE_26 (EXTI_DIRECT | EXTI_REG1 | 0x1Au)\r\n#define EXTI_LINE_27 (EXTI_DIRECT | EXTI_REG1 | 0x1Bu)\r\n#define EXTI_LINE_28 (EXTI_DIRECT | EXTI_REG1 | 0x1Cu)\r\n#define EXTI_LINE_29 (EXTI_CONFIG | EXTI_REG1 | 0x1Du)\r\n#define EXTI_LINE_30 (EXTI_CONFIG | EXTI_REG1 | 0x1Eu)\r\n#define EXTI_LINE_31 (EXTI_CONFIG | EXTI_REG1 | 0x1Fu)\r\n#define EXTI_LINE_32 (EXTI_CONFIG | EXTI_REG2 | 0x00u)\r\n#define EXTI_LINE_33 (EXTI_CONFIG | EXTI_REG2 | 0x01u)\r\n#define EXTI_LINE_34 (EXTI_DIRECT | EXTI_REG2 | 0x02u)\r\n#define EXTI_LINE_35 (EXTI_DIRECT | EXTI_REG2 | 0x03u)\r\n#define EXTI_LINE_36 (EXTI_DIRECT | EXTI_REG2 | 0x04u)\r\n#define EXTI_LINE_37 (EXTI_DIRECT | EXTI_REG2 | 0x05u)\r\n#define EXTI_LINE_38 (EXTI_CONFIG | EXTI_REG2 | 0x06u)\r\n#define EXTI_LINE_39 (EXTI_CONFIG | EXTI_REG2 | 0x07u)\r\n#define EXTI_LINE_40 (EXTI_CONFIG | EXTI_REG2 | 0x08u)\r\n#define EXTI_LINE_41 (EXTI_CONFIG | EXTI_REG2 | 0x09u)\r\n#define EXTI_LINE_42 (EXTI_DIRECT | EXTI_REG2 | 0x0Au)\r\n#define EXTI_LINE_43 (EXTI_DIRECT | EXTI_REG2 | 0x0Bu)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Mode EXTI Mode\r\n * @{\r\n */\r\n#define EXTI_MODE_NONE 0x00000000U\r\n#define EXTI_MODE_INTERRUPT 0x00000001U\r\n#define EXTI_MODE_EVENT 0x00000002U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Trigger EXTI Trigger\r\n * @{\r\n */\r\n#define EXTI_TRIGGER_NONE 0x00000000U\r\n#define EXTI_TRIGGER_RISING 0x00000001U\r\n#define EXTI_TRIGGER_FALLING 0x00000002U\r\n#define EXTI_TRIGGER_RISING_FALLING (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_GPIOSel EXTI GPIOSel\r\n * @brief\r\n * @{\r\n */\r\n#define EXTI_GPIOA 0x00000000U\r\n#define EXTI_GPIOB 0x00000001U\r\n#define EXTI_GPIOC 0x00000002U\r\n#define EXTI_GPIOD 0x00000003U\r\n#define EXTI_GPIOE 0x00000004U\r\n#define EXTI_GPIOF 0x00000005U\r\n#define EXTI_GPIOG 0x00000006U\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Macros EXTI Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n/**\r\n * @brief EXTI Line property definition\r\n */\r\n#define EXTI_PROPERTY_SHIFT 24U\r\n#define EXTI_DIRECT (0x01uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_CONFIG (0x02uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_GPIO ((0x04uL << EXTI_PROPERTY_SHIFT) | EXTI_CONFIG)\r\n#define EXTI_RESERVED (0x08uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_PROPERTY_MASK (EXTI_DIRECT | EXTI_CONFIG | EXTI_GPIO)\r\n\r\n/**\r\n * @brief EXTI Register and bit usage\r\n */\r\n#define EXTI_REG_SHIFT 16U\r\n#define EXTI_REG1 (0x00uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG2 (0x01uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG_MASK (EXTI_REG1 | EXTI_REG2)\r\n#define EXTI_PIN_MASK 0x0000001FU\r\n\r\n/**\r\n * @brief EXTI Mask for interrupt & event mode\r\n */\r\n#define EXTI_MODE_MASK (EXTI_MODE_EVENT | EXTI_MODE_INTERRUPT)\r\n\r\n/**\r\n * @brief EXTI Mask for trigger possibilities\r\n */\r\n#define EXTI_TRIGGER_MASK (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n\r\n/**\r\n * @brief EXTI Line number\r\n */\r\n#define EXTI_LINE_NB 44UL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Macros EXTI Private Macros\r\n * @{\r\n */\r\n#define IS_EXTI_LINE(__EXTI_LINE__) ((((__EXTI_LINE__) & ~(EXTI_PROPERTY_MASK | EXTI_REG_MASK | EXTI_PIN_MASK)) == 0x00U) && \\\r\n ((((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_DIRECT) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_CONFIG) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_GPIO)) && \\\r\n (((__EXTI_LINE__) & (EXTI_REG_MASK | EXTI_PIN_MASK)) < \\\r\n (((EXTI_LINE_NB / 32u) << EXTI_REG_SHIFT) | (EXTI_LINE_NB % 32u))))\r\n\r\n#define IS_EXTI_MODE(__EXTI_LINE__) ((((__EXTI_LINE__) & EXTI_MODE_MASK) != 0x00U) && \\\r\n (((__EXTI_LINE__) & ~EXTI_MODE_MASK) == 0x00U))\r\n\r\n#define IS_EXTI_TRIGGER(__EXTI_LINE__) (((__EXTI_LINE__) & ~EXTI_TRIGGER_MASK) == 0x00U)\r\n\r\n#define IS_EXTI_CONFIG_LINE(__EXTI_LINE__) (((__EXTI_LINE__) & EXTI_CONFIG) != 0x00U)\r\n\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOE) || \\\r\n ((__PORT__) == EXTI_GPIOF) || \\\r\n ((__PORT__) == EXTI_GPIOG))\r\n\r\n#define IS_EXTI_GPIO_PIN(__PIN__) ((__PIN__) < 16u)\r\n\r\n#define IS_EXTI_PENDING_EDGE(__EDGE__) (((__EDGE__) == EXTI_TRIGGER_RISING) || \\\r\n ((__EDGE__) == EXTI_TRIGGER_FALLING)|| \\\r\n ((__EDGE__) == EXTI_TRIGGER_RISING_FALLING))\r\n\r\n#define IS_EXTI_CB(__CB__) ((__CB__) == HAL_EXTI_COMMON_CB_ID)\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Functions EXTI Exported Functions\r\n * @brief EXTI Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group1 Configuration functions\r\n * @brief Configuration functions\r\n * @{\r\n */\r\n/* Configuration functions ****************************************************/\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti);\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void));\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti);\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_EXTI_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_H\r\n#define STM32G4xx_HAL_FLASH_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Types FLASH Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief FLASH Erase structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TypeErase; /*!< Mass erase or page erase.\r\n This parameter can be a value of @ref FLASH_Type_Erase */\r\n uint32_t Banks; /*!< Select bank to erase.\r\n This parameter must be a value of @ref FLASH_Banks\r\n (FLASH_BANK_BOTH should be used only for mass erase) */\r\n uint32_t Page; /*!< Initial Flash page to erase when page erase is disabled.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1)\r\n (eg : 127 for 512KB dual bank) */\r\n uint32_t NbPages; /*!< Number of pages to be erased.\r\n This parameter must be a value between 1 and (max number of pages in the bank - value of initial page)*/\r\n} FLASH_EraseInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Option Bytes Program structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OptionType; /*!< Option byte to be configured.\r\n This parameter can be a combination of the values of @ref FLASH_OB_Type */\r\n uint32_t WRPArea; /*!< Write protection area to be programmed (used for OPTIONBYTE_WRP).\r\n Only one WRP area could be programmed at the same time.\r\n This parameter can be value of @ref FLASH_OB_WRP_Area */\r\n uint32_t WRPStartOffset; /*!< Write protection start offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n uint32_t WRPEndOffset; /*!< Write protection end offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between WRPStartOffset and (max number of pages in the bank - 1) */\r\n uint32_t RDPLevel; /*!< Set the read protection level.. (used for OPTIONBYTE_RDP).\r\n This parameter can be a value of @ref FLASH_OB_Read_Protection */\r\n uint32_t USERType; /*!< User option byte(s) to be configured (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_Type */\r\n uint32_t USERConfig; /*!< Value of the user option byte (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_BFB2 (*),\r\n @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n @ref FLASH_OB_USER_CCMSRAM_RST\r\n @note (*) availability depends on devices */\r\n uint32_t PCROPConfig; /*!< Configuration of the PCROP (used for OPTIONBYTE_PCROP).\r\n This parameter must be a combination of @ref FLASH_Banks (except FLASH_BANK_BOTH)\r\n and @ref FLASH_OB_PCROP_RDP */\r\n uint32_t PCROPStartAddr; /*!< PCROP Start address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between begin and end of bank\r\n => Be careful of the bank swapping for the address */\r\n uint32_t PCROPEndAddr; /*!< PCROP End address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between PCROP Start address and end of bank */\r\n uint32_t BootEntryPoint; /*!< Set the Boot Lock (used for OPTIONBYTE_BOOT_LOCK).\r\n This parameter can be a value of @ref FLASH_OB_Boot_Lock */\r\n uint32_t SecBank; /*!< Bank of securable memory area to be programmed (used for OPTIONBYTE_SEC).\r\n Only one securable memory area could be programmed at the same time.\r\n This parameter can be one of the following values:\r\n FLASH_BANK_1: Securable memory area to be programmed in bank 1\r\n FLASH_BANK_2: Securable memory area to be programmed in bank 2 (*)\r\n @note (*) availability depends on devices */\r\n uint32_t SecSize; /*!< Size of securable memory area to be programmed (used for OPTIONBYTE_SEC),\r\n in number of pages. Securable memory area is starting from first page of the bank.\r\n Only one securable memory could be programmed at the same time.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n} FLASH_OBProgramInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Procedure structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_PROC_NONE = 0,\r\n FLASH_PROC_PAGE_ERASE,\r\n FLASH_PROC_MASS_ERASE,\r\n FLASH_PROC_PROGRAM,\r\n FLASH_PROC_PROGRAM_LAST\r\n} FLASH_ProcedureTypeDef;\r\n\r\n/**\r\n * @brief FLASH Cache structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_CACHE_DISABLED = 0,\r\n FLASH_CACHE_ICACHE_ENABLED,\r\n FLASH_CACHE_DCACHE_ENABLED,\r\n FLASH_CACHE_ICACHE_DCACHE_ENABLED\r\n} FLASH_CacheTypeDef;\r\n\r\n/**\r\n * @brief FLASH handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n HAL_LockTypeDef Lock; /* FLASH locking object */\r\n __IO uint32_t ErrorCode; /* FLASH error code */\r\n __IO FLASH_ProcedureTypeDef ProcedureOnGoing; /* Internal variable to indicate which procedure is ongoing or not in IT context */\r\n __IO uint32_t Address; /* Internal variable to save address selected for program in IT context */\r\n __IO uint32_t Bank; /* Internal variable to save current bank selected during erase in IT context */\r\n __IO uint32_t Page; /* Internal variable to define the current page which is erasing in IT context */\r\n __IO uint32_t NbPagesToErase; /* Internal variable to save the remaining pages to erase in IT context */\r\n __IO FLASH_CacheTypeDef CacheToReactivate; /* Internal variable to indicate which caches should be reactivated */\r\n} FLASH_ProcessTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Constants FLASH Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Error FLASH Error\r\n * @{\r\n */\r\n#define HAL_FLASH_ERROR_NONE 0x00000000U\r\n#define HAL_FLASH_ERROR_OP FLASH_FLAG_OPERR\r\n#define HAL_FLASH_ERROR_PROG FLASH_FLAG_PROGERR\r\n#define HAL_FLASH_ERROR_WRP FLASH_FLAG_WRPERR\r\n#define HAL_FLASH_ERROR_PGA FLASH_FLAG_PGAERR\r\n#define HAL_FLASH_ERROR_SIZ FLASH_FLAG_SIZERR\r\n#define HAL_FLASH_ERROR_PGS FLASH_FLAG_PGSERR\r\n#define HAL_FLASH_ERROR_MIS FLASH_FLAG_MISERR\r\n#define HAL_FLASH_ERROR_FAST FLASH_FLAG_FASTERR\r\n#define HAL_FLASH_ERROR_RD FLASH_FLAG_RDERR\r\n#define HAL_FLASH_ERROR_OPTV FLASH_FLAG_OPTVERR\r\n#define HAL_FLASH_ERROR_ECCC FLASH_FLAG_ECCC\r\n#define HAL_FLASH_ERROR_ECCD FLASH_FLAG_ECCD\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define HAL_FLASH_ERROR_ECCC2 FLASH_FLAG_ECCC2\r\n#define HAL_FLASH_ERROR_ECCD2 FLASH_FLAG_ECCD2\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Type_Erase FLASH Erase Type\r\n * @{\r\n */\r\n#define FLASH_TYPEERASE_PAGES 0x00U /*!> 24U) /*!< ECC Correction Interrupt source */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Macros FLASH Exported Macros\r\n * @brief macros to control FLASH features\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the FLASH Latency.\r\n * @param __LATENCY__ FLASH Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_SET_LATENCY(__LATENCY__) MODIFY_REG(FLASH->ACR, FLASH_ACR_LATENCY, (__LATENCY__))\r\n\r\n/**\r\n * @brief Get the FLASH Latency.\r\n * @retval FLASH_Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n */\r\n#define __HAL_FLASH_GET_LATENCY() READ_BIT(FLASH->ACR, FLASH_ACR_LATENCY)\r\n\r\n/**\r\n * @brief Enable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Disable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Enable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Disable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Enable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Disable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Reset the FLASH instruction Cache.\r\n * @note This function must be used only when the Instruction Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Reset the FLASH data Cache.\r\n * @note This function must be used only when the data Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 1, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 0.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_ENABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n SET_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 0, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 1.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_DISABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Interrupt FLASH Interrupts Macros\r\n * @brief macros to handle FLASH interrupts\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_ENABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { SET_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { SET_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DISABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { CLEAR_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { CLEAR_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Check whether the specified FLASH flag is set or not.\r\n * @param __FLAG__ specifies the FLASH flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_BSY: FLASH write/erase operations in progress flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @note (*) availability depends on devices\r\n * @retval The new state of FLASH_FLAG (SET or RESET).\r\n */\r\n#define __HAL_FLASH_GET_FLAG(__FLAG__) ((((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) ? \\\r\n (READ_BIT(FLASH->ECCR, (__FLAG__)) == (__FLAG__)) : \\\r\n (READ_BIT(FLASH->SR, (__FLAG__)) == (__FLAG__)))\r\n\r\n/**\r\n * @brief Clear the FLASH's pending flags.\r\n * @param __FLAG__ specifies the FLASH flags to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_SR_ERRORS: FLASH All SR errors flags\r\n * @arg FLASH_FLAG_ECCR_ERRORS: FLASH All ECCR errors flags\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_CLEAR_FLAG(__FLAG__) do { if(((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) { SET_BIT(FLASH->ECCR, ((__FLAG__) & FLASH_FLAG_ECCR_ERRORS)); }\\\r\n if(((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS)) != 0U) { WRITE_REG(FLASH->SR, ((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS))); }\\\r\n } while (0)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include FLASH HAL Extended module */\r\n#include \"stm32g4xx_hal_flash_ex.h\"\r\n#include \"stm32g4xx_hal_flash_ramfunc.h\"\r\n\r\n/* Exported variables --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Variables FLASH Exported Variables\r\n * @{\r\n */\r\nextern FLASH_ProcessTypeDef pFlash;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Program operation functions ***********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\n/* FLASH IRQ handler method */\r\nvoid HAL_FLASH_IRQHandler(void);\r\n/* Callbacks in non blocking modes */\r\nvoid HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue);\r\nvoid HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral Control functions **********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group2\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void);\r\n/* Option bytes control */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions ************************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group3\r\n * @{\r\n */\r\nuint32_t HAL_FLASH_GetError(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_SIZE_DATA_REGISTER FLASHSIZE_BASE\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x200UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE >> 1)\r\n#define FLASH_PAGE_NB 128U\r\n#define FLASH_PAGE_SIZE_128_BITS 0x1000U /* 4 KB */\r\n#else\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x80UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE)\r\n#define FLASH_PAGE_NB ((FLASH_SIZE == 0x00080000U) ? 256U : \\\r\n ((FLASH_SIZE == 0x00040000U) ? 128U : 64U))\r\n#endif\r\n\r\n#define FLASH_PAGE_SIZE 0x800U /* 2 KB */\r\n\r\n#define FLASH_TIMEOUT_VALUE 1000U /* 1 s */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Macros FLASH Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_FLASH_TYPEERASE(VALUE) (((VALUE) == FLASH_TYPEERASE_PAGES) || \\\r\n ((VALUE) == FLASH_TYPEERASE_MASSERASE))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_FLASH_BANK(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2) || \\\r\n ((BANK) == FLASH_BANK_BOTH))\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2))\r\n#else\r\n#define IS_FLASH_BANK(BANK) ((BANK) == FLASH_BANK_1)\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) ((BANK) == FLASH_BANK_1)\r\n#endif\r\n\r\n#define IS_FLASH_TYPEPROGRAM(VALUE) (((VALUE) == FLASH_TYPEPROGRAM_DOUBLEWORD) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n\r\n#define IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && ((ADDRESS) < (FLASH_BASE+FLASH_SIZE)))\r\n\r\n#define IS_FLASH_OTP_ADDRESS(ADDRESS) (((ADDRESS) >= 0x1FFF7000U) && ((ADDRESS) <= 0x1FFF73FFU))\r\n\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) || IS_FLASH_OTP_ADDRESS(ADDRESS))\r\n\r\n#define IS_FLASH_PAGE(PAGE) ((PAGE) < FLASH_PAGE_NB)\r\n\r\n#define IS_OPTIONBYTE(VALUE) (((VALUE) <= (OPTIONBYTE_WRP | OPTIONBYTE_RDP | OPTIONBYTE_USER | OPTIONBYTE_PCROP | \\\r\n OPTIONBYTE_BOOT_LOCK | OPTIONBYTE_SEC)))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB) || \\\r\n ((VALUE) == OB_WRPAREA_BANK2_AREAA) || ((VALUE) == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n\r\n#define IS_OB_BOOT_LOCK(VALUE) (((VALUE) == OB_BOOT_LOCK_ENABLE) || ((VALUE) == OB_BOOT_LOCK_DISABLE))\r\n\r\n#define IS_OB_RDP_LEVEL(LEVEL) (((LEVEL) == OB_RDP_LEVEL_0) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_1) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_2))\r\n\r\n#define IS_OB_USER_TYPE(TYPE) (((TYPE) <= 0x1FFFFU) && ((TYPE) != 0U))\r\n\r\n#define IS_OB_USER_BOR_LEVEL(LEVEL) (((LEVEL) == OB_BOR_LEVEL_0) || ((LEVEL) == OB_BOR_LEVEL_1) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_2) || ((LEVEL) == OB_BOR_LEVEL_3) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_4))\r\n\r\n#define IS_OB_USER_STOP(VALUE) (((VALUE) == OB_STOP_RST) || ((VALUE) == OB_STOP_NORST))\r\n\r\n#define IS_OB_USER_STANDBY(VALUE) (((VALUE) == OB_STANDBY_RST) || ((VALUE) == OB_STANDBY_NORST))\r\n\r\n#define IS_OB_USER_SHUTDOWN(VALUE) (((VALUE) == OB_SHUTDOWN_RST) || ((VALUE) == OB_SHUTDOWN_NORST))\r\n\r\n#define IS_OB_USER_IWDG(VALUE) (((VALUE) == OB_IWDG_HW) || ((VALUE) == OB_IWDG_SW))\r\n\r\n#define IS_OB_USER_IWDG_STOP(VALUE) (((VALUE) == OB_IWDG_STOP_FREEZE) || ((VALUE) == OB_IWDG_STOP_RUN))\r\n\r\n#define IS_OB_USER_IWDG_STDBY(VALUE) (((VALUE) == OB_IWDG_STDBY_FREEZE) || ((VALUE) == OB_IWDG_STDBY_RUN))\r\n\r\n#define IS_OB_USER_WWDG(VALUE) (((VALUE) == OB_WWDG_HW) || ((VALUE) == OB_WWDG_SW))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_USER_BFB2(VALUE) (((VALUE) == OB_BFB2_DISABLE) || ((VALUE) == OB_BFB2_ENABLE))\r\n\r\n#define IS_OB_USER_DBANK(VALUE) (((VALUE) == OB_DBANK_128_BITS) || ((VALUE) == OB_DBANK_64_BITS))\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_PB4_PUPEN)\r\n#define IS_OB_USER_PB4_PUPEN(VALUE) (((VALUE) == OB_PB4_PUPEN_DISABLE) || ((VALUE) == OB_PB4_PUPEN_ENABLE))\r\n#endif\r\n\r\n#define IS_OB_USER_BOOT1(VALUE) (((VALUE) == OB_BOOT1_SRAM) || ((VALUE) == OB_BOOT1_SYSTEM))\r\n\r\n#define IS_OB_USER_SRAM_PARITY(VALUE) (((VALUE) == OB_SRAM_PARITY_ENABLE) || ((VALUE) == OB_SRAM_PARITY_DISABLE))\r\n\r\n#define IS_OB_USER_CCMSRAM_RST(VALUE) (((VALUE) == OB_CCMSRAM_RST_ERASE) || ((VALUE) == OB_CCMSRAM_RST_NOT_ERASE))\r\n\r\n#define IS_OB_USER_SWBOOT0(VALUE) (((VALUE) == OB_BOOT0_FROM_OB) || ((VALUE) == OB_BOOT0_FROM_PIN))\r\n\r\n#define IS_OB_USER_BOOT0(VALUE) (((VALUE) == OB_nBOOT0_RESET) || ((VALUE) == OB_nBOOT0_SET))\r\n\r\n#define IS_OB_USER_NRST_MODE(VALUE) (((VALUE) == OB_NRST_MODE_GPIO) || ((VALUE) == OB_NRST_MODE_INPUT_ONLY) || \\\r\n ((VALUE) == OB_NRST_MODE_INPUT_OUTPUT))\r\n\r\n#define IS_OB_USER_IRHEN(VALUE) (((VALUE) == OB_IRH_ENABLE) || ((VALUE) == OB_IRH_DISABLE))\r\n\r\n#define IS_OB_PCROP_RDP(VALUE) (((VALUE) == OB_PCROP_RDP_NOT_ERASE) || ((VALUE) == OB_PCROP_RDP_ERASE))\r\n\r\n#define IS_OB_SECMEM_SIZE(VALUE) ((VALUE) <= FLASH_PAGE_NB)\r\n\r\n#define IS_FLASH_LATENCY(LATENCY) (((LATENCY) == FLASH_LATENCY_0) || ((LATENCY) == FLASH_LATENCY_1) || \\\r\n ((LATENCY) == FLASH_LATENCY_2) || ((LATENCY) == FLASH_LATENCY_3) || \\\r\n ((LATENCY) == FLASH_LATENCY_4) || ((LATENCY) == FLASH_LATENCY_5) || \\\r\n ((LATENCY) == FLASH_LATENCY_6) || ((LATENCY) == FLASH_LATENCY_7) || \\\r\n ((LATENCY) == FLASH_LATENCY_8) || ((LATENCY) == FLASH_LATENCY_9) || \\\r\n ((LATENCY) == FLASH_LATENCY_10) || ((LATENCY) == FLASH_LATENCY_11) || \\\r\n ((LATENCY) == FLASH_LATENCY_12) || ((LATENCY) == FLASH_LATENCY_13) || \\\r\n ((LATENCY) == FLASH_LATENCY_14) || ((LATENCY) == FLASH_LATENCY_15))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_EX_H\r\n#define STM32G4xx_HAL_FLASH_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASHEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASHEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Extended Program operation functions *************************************/\r\n/** @addtogroup FLASHEx_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError);\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit);\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank);\r\nvoid HAL_FLASHEx_EnableDebugger(void);\r\nvoid HAL_FLASHEx_DisableDebugger(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks);\r\nvoid FLASH_FlushCaches(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH RAMFUNC driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_FLASH_RAMFUNC_H\r\n#define STM32G4xx_FLASH_RAMFUNC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Peripheral Control functions ************************************************/\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void);\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void);\r\n#if defined (FLASH_OPTR_DBANK)\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig);\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_FLASH_RAMFUNC_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_H\r\n#define STM32G4xx_HAL_GPIO_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO GPIO\r\n * @brief GPIO HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Types GPIO Exported Types\r\n * @{\r\n */\r\n/**\r\n * @brief GPIO Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_pins */\r\n\r\n uint32_t Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIO_mode */\r\n\r\n uint32_t Pull; /*!< Specifies the Pull-up or Pull-Down activation for the selected pins.\r\n This parameter can be a value of @ref GPIO_pull */\r\n\r\n uint32_t Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIO_speed */\r\n\r\n uint32_t Alternate; /*!< Peripheral to be connected to the selected pins\r\n This parameter can be a value of @ref GPIOEx_Alternate_function_selection */\r\n} GPIO_InitTypeDef;\r\n\r\n/**\r\n * @brief GPIO Bit SET and Bit RESET enumeration\r\n */\r\ntypedef enum\r\n{\r\n GPIO_PIN_RESET = 0U,\r\n GPIO_PIN_SET\r\n} GPIO_PinState;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Constants GPIO Exported Constants\r\n * @{\r\n */\r\n/** @defgroup GPIO_pins GPIO pins\r\n * @{\r\n */\r\n#define GPIO_PIN_0 ((uint16_t)0x0001) /* Pin 0 selected */\r\n#define GPIO_PIN_1 ((uint16_t)0x0002) /* Pin 1 selected */\r\n#define GPIO_PIN_2 ((uint16_t)0x0004) /* Pin 2 selected */\r\n#define GPIO_PIN_3 ((uint16_t)0x0008) /* Pin 3 selected */\r\n#define GPIO_PIN_4 ((uint16_t)0x0010) /* Pin 4 selected */\r\n#define GPIO_PIN_5 ((uint16_t)0x0020) /* Pin 5 selected */\r\n#define GPIO_PIN_6 ((uint16_t)0x0040) /* Pin 6 selected */\r\n#define GPIO_PIN_7 ((uint16_t)0x0080) /* Pin 7 selected */\r\n#define GPIO_PIN_8 ((uint16_t)0x0100) /* Pin 8 selected */\r\n#define GPIO_PIN_9 ((uint16_t)0x0200) /* Pin 9 selected */\r\n#define GPIO_PIN_10 ((uint16_t)0x0400) /* Pin 10 selected */\r\n#define GPIO_PIN_11 ((uint16_t)0x0800) /* Pin 11 selected */\r\n#define GPIO_PIN_12 ((uint16_t)0x1000) /* Pin 12 selected */\r\n#define GPIO_PIN_13 ((uint16_t)0x2000) /* Pin 13 selected */\r\n#define GPIO_PIN_14 ((uint16_t)0x4000) /* Pin 14 selected */\r\n#define GPIO_PIN_15 ((uint16_t)0x8000) /* Pin 15 selected */\r\n#define GPIO_PIN_All ((uint16_t)0xFFFF) /* All pins selected */\r\n\r\n#define GPIO_PIN_MASK (0x0000FFFFU) /* PIN mask for assert test */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_mode GPIO mode\r\n * @brief GPIO Configuration Mode\r\n * Elements values convention: 0x00WX00YZ\r\n * - W : EXTI trigger detection on 3 bits\r\n * - X : EXTI mode (IT or Event) on 2 bits\r\n * - Y : Output type (Push Pull or Open Drain) on 1 bit\r\n * - Z : GPIO mode (Input, Output, Alternate or Analog) on 2 bits\r\n * @{\r\n */ \r\n#define GPIO_MODE_INPUT MODE_INPUT /*!< Input Floating Mode */\r\n#define GPIO_MODE_OUTPUT_PP (MODE_OUTPUT | OUTPUT_PP) /*!< Output Push Pull Mode */\r\n#define GPIO_MODE_OUTPUT_OD (MODE_OUTPUT | OUTPUT_OD) /*!< Output Open Drain Mode */\r\n#define GPIO_MODE_AF_PP (MODE_AF | OUTPUT_PP) /*!< Alternate Function Push Pull Mode */\r\n#define GPIO_MODE_AF_OD (MODE_AF | OUTPUT_OD) /*!< Alternate Function Open Drain Mode */\r\n\r\n#define GPIO_MODE_ANALOG MODE_ANALOG /*!< Analog Mode */\r\n \r\n#define GPIO_MODE_IT_RISING (MODE_INPUT | EXTI_IT | TRIGGER_RISING) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_IT_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_FALLING) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_IT_RISING_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n \r\n#define GPIO_MODE_EVT_RISING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING) /*!< External Event Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_EVT_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_FALLING) /*!< External Event Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_EVT_RISING_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_speed GPIO speed\r\n * @brief GPIO Output Maximum frequency\r\n * @{\r\n */\r\n#define GPIO_SPEED_FREQ_LOW (0x00000000U) /*!< range up to 5 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_MEDIUM (0x00000001U) /*!< range 5 MHz to 25 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_HIGH (0x00000002U) /*!< range 25 MHz to 50 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_VERY_HIGH (0x00000003U) /*!< range 50 MHz to 120 MHz, please refer to the product datasheet */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_pull GPIO pull\r\n * @brief GPIO Pull-Up or Pull-Down Activation\r\n * @{\r\n */\r\n#define GPIO_NOPULL (0x00000000U) /*!< No Pull-up or Pull-down activation */\r\n#define GPIO_PULLUP (0x00000001U) /*!< Pull-up activation */\r\n#define GPIO_PULLDOWN (0x00000002U) /*!< Pull-down activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Macros GPIO Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line flag is set or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line flag to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_FLAG(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending flags.\r\n * @param __EXTI_LINE__ specifies the EXTI lines flags to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_FLAG(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line is asserted or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_IT(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending bits.\r\n * @param __EXTI_LINE__ specifies the EXTI lines to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_IT(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_GENERATE_SWIT(__EXTI_LINE__) (EXTI->SWIER1 |= (__EXTI_LINE__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_MODE_Pos 0U\r\n#define GPIO_MODE (0x3UL << GPIO_MODE_Pos)\r\n#define MODE_INPUT (0x0UL << GPIO_MODE_Pos)\r\n#define MODE_OUTPUT (0x1UL << GPIO_MODE_Pos)\r\n#define MODE_AF (0x2UL << GPIO_MODE_Pos)\r\n#define MODE_ANALOG (0x3UL << GPIO_MODE_Pos)\r\n#define OUTPUT_TYPE_Pos 4U\r\n#define OUTPUT_TYPE (0x1UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_PP (0x0UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_OD (0x1UL << OUTPUT_TYPE_Pos)\r\n#define EXTI_MODE_Pos 16U\r\n#define EXTI_MODE (0x3UL << EXTI_MODE_Pos)\r\n#define EXTI_IT (0x1UL << EXTI_MODE_Pos)\r\n#define EXTI_EVT (0x2UL << EXTI_MODE_Pos)\r\n#define TRIGGER_MODE_Pos 20U\r\n#define TRIGGER_MODE (0x7UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_RISING (0x1UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_FALLING (0x2UL << TRIGGER_MODE_Pos)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n#define IS_GPIO_PIN_ACTION(ACTION) (((ACTION) == GPIO_PIN_RESET) || ((ACTION) == GPIO_PIN_SET))\r\n\r\n#define IS_GPIO_PIN(__PIN__) ((((uint32_t)(__PIN__) & GPIO_PIN_MASK) != 0x00U) &&\\\r\n (((uint32_t)(__PIN__) & ~GPIO_PIN_MASK) == 0x00U))\r\n\r\n#define IS_GPIO_MODE(__MODE__) (((__MODE__) == GPIO_MODE_INPUT) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_ANALOG))\r\n\r\n#define IS_GPIO_SPEED(__SPEED__) (((__SPEED__) == GPIO_SPEED_FREQ_LOW) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_MEDIUM) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_HIGH) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_VERY_HIGH))\r\n\r\n#define IS_GPIO_PULL(__PULL__) (((__PULL__) == GPIO_NOPULL) ||\\\r\n ((__PULL__) == GPIO_PULLUP) || \\\r\n ((__PULL__) == GPIO_PULLDOWN))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include GPIO HAL Extended module */\r\n#include \"stm32g4xx_hal_gpio_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Functions GPIO Exported Functions\r\n * @brief GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init);\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState);\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_EX_H\r\n#define STM32G4xx_HAL_GPIO_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx GPIOEx\r\n * @brief GPIO Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Constants GPIOEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Alternate_function_selection GPIOEx Alternate function selection\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief AF 0 selection\r\n */\r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00) /* TRACE Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 1 selection\r\n */\r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01) /* TIM2 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF1_TIM5 ((uint8_t)0x01) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17_COMP1 ((uint8_t)0x01) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_LPTIM1 ((uint8_t)0x01) /* LPTIM1 Alternate Function mapping */\r\n#define GPIO_AF1_IR ((uint8_t)0x01) /* IR Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 2 selection\r\n */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02) /* TIM4 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF2_TIM5 ((uint8_t)0x02) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM16 ((uint8_t)0x02) /* TIM16 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20 ((uint8_t)0x02) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_TIM1_COMP1 ((uint8_t)0x02) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM15_COMP1 ((uint8_t)0x02) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM16_COMP1 ((uint8_t)0x02) /* TIM16/COMP1 Break in Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20_COMP1 ((uint8_t)0x02) /* TIM20/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM20_COMP2 ((uint8_t)0x02) /* TIM20/COMP2 Break in Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02) /* COMP1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 3 selection\r\n */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03) /* TIM15 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF3_TIM20 ((uint8_t)0x03) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF3_UCPD1 ((uint8_t)0x03) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF3_I2C4 ((uint8_t)0x03) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF3_HRTIM1 ((uint8_t)0x03) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF3_QUADSPI ((uint8_t)0x03) /* QUADSPI Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_SAI1 ((uint8_t)0x03) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF3_COMP3 ((uint8_t)0x03) /* COMP3 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 4 selection\r\n */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8_COMP1 ((uint8_t)0x04) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04) /* I2C2 Alternate Function mapping */\r\n#define GPIO_AF4_I2C3 ((uint8_t)0x04) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF4_I2C4 ((uint8_t)0x04) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n\r\n/**\r\n * @brief AF 5 selection\r\n */\r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05) /* SPI2 Alternate Function mapping */\r\n#if defined(SPI4)\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05) /* SPI4 Alternate Function mapping */\r\n#endif /* SPI4 */\r\n#define GPIO_AF5_IR ((uint8_t)0x05) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_TIM8_COMP1 ((uint8_t)0x05) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05) /* I2S2ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 6 selection\r\n */\r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06) /* SPI2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06) /* SPI3 Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06) /* TIM1 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF6_TIM5 ((uint8_t)0x06) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06) /* TIM8 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF6_TIM20 ((uint8_t)0x06) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF6_TIM1_COMP1 ((uint8_t)0x06) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM1_COMP2 ((uint8_t)0x06) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM8_COMP2 ((uint8_t)0x06) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06) /* I2S3ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 7 selection\r\n */\r\n#define GPIO_AF7_USART1 ((uint8_t)0x07) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07) /* USART3 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF7_COMP7 ((uint8_t)0x07) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n\r\n/**\r\n * @brief AF 8 selection\r\n */\r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08) /* COMP4 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF8_COMP7 ((uint8_t)0x08) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF8_I2C4 ((uint8_t)0x08) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#define GPIO_AF8_LPUART1 ((uint8_t)0x08) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF8_UART4 ((uint8_t)0x08) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF8_UART5 ((uint8_t)0x08) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 9 selection\r\n */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF9_TIM1_COMP1 ((uint8_t)0x09) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM8_COMP1 ((uint8_t)0x09) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM15_COMP1 ((uint8_t)0x09) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_FDCAN1 ((uint8_t)0x09) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN2)\r\n#define GPIO_AF9_FDCAN2 ((uint8_t)0x09) /* FDCAN2 Alternate Function mapping */\r\n#endif /* FDCAN2 */\r\n\r\n/**\r\n * @brief AF 10 selection\r\n */\r\n#define GPIO_AF10_TIM2 ((uint8_t)0x0A) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0x0A) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0x0A) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0x0A) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0x0A) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8_COMP2 ((uint8_t)0x0A) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF10_TIM17_COMP1 ((uint8_t)0x0A) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF10_QUADSPI ((uint8_t)0x0A) /* OctoSPI Manager Port 1 Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief AF 11 selection\r\n */\r\n#define GPIO_AF11_FDCAN1 ((uint8_t)0x0B) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN3)\r\n#define GPIO_AF11_FDCAN3 ((uint8_t)0x0B) /* FDCAN3 Alternate Function mapping */\r\n#endif /* FDCAN3 */\r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0B) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0B) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8_COMP1 ((uint8_t)0x0B) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF11_LPTIM1 ((uint8_t)0x0B) /* LPTIM1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 12 selection\r\n */\r\n#define GPIO_AF12_LPUART1 ((uint8_t)0x0C) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0C) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP1 ((uint8_t)0x0C) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP2 ((uint8_t)0x0C) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF12_HRTIM1 ((uint8_t)0x0C) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(FMC_BANK1)\r\n#define GPIO_AF12_FMC ((uint8_t)0x0C) /* FMC Alternate Function mapping */\r\n#endif /* FMC_BANK1 */\r\n#define GPIO_AF12_SAI1 ((uint8_t)0x0C) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 13 selection\r\n */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF13_HRTIM1 ((uint8_t)0x0D) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#define GPIO_AF13_SAI1 ((uint8_t)0x0D) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 14 selection\r\n */\r\n#define GPIO_AF14_TIM2 ((uint8_t)0x0E) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF14_TIM15 ((uint8_t)0x0E) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF14_UCPD1 ((uint8_t)0x0E) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF14_SAI1 ((uint8_t)0x0E) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF14_UART4 ((uint8_t)0x0E) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF14_UART5 ((uint8_t)0x0E) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 15 selection\r\n */\r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0F) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) ((AF) <= (uint8_t)0x0F)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Macros GPIOEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Get_Port_Index GPIOEx Get Port Index\r\n * @{\r\n */\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0UL :\\\r\n ((__GPIOx__) == (GPIOB))? 1UL :\\\r\n ((__GPIOx__) == (GPIOC))? 2UL :\\\r\n ((__GPIOx__) == (GPIOD))? 3UL :\\\r\n ((__GPIOx__) == (GPIOE))? 4UL :\\\r\n ((__GPIOx__) == (GPIOF))? 5UL : 6UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_H\r\n#define STM32G4xx_HAL_PWR_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Types PWR Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief PWR PVD configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVDLevel; /*!< PVDLevel: Specifies the PVD detection level.\r\n This parameter can be a value of @ref PWR_PVD_detection_level. */\r\n\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWR_PVD_Mode. */\r\n}PWR_PVDTypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Constants PWR Exported Constants\r\n * @{\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_detection_level Programmable Voltage Detection levels\r\n * @{\r\n */\r\n#define PWR_PVDLEVEL_0 PWR_CR2_PLS_LEV0 /*!< PVD threshold around 2.0 V */\r\n#define PWR_PVDLEVEL_1 PWR_CR2_PLS_LEV1 /*!< PVD threshold around 2.2 V */\r\n#define PWR_PVDLEVEL_2 PWR_CR2_PLS_LEV2 /*!< PVD threshold around 2.4 V */\r\n#define PWR_PVDLEVEL_3 PWR_CR2_PLS_LEV3 /*!< PVD threshold around 2.5 V */\r\n#define PWR_PVDLEVEL_4 PWR_CR2_PLS_LEV4 /*!< PVD threshold around 2.6 V */\r\n#define PWR_PVDLEVEL_5 PWR_CR2_PLS_LEV5 /*!< PVD threshold around 2.8 V */\r\n#define PWR_PVDLEVEL_6 PWR_CR2_PLS_LEV6 /*!< PVD threshold around 2.9 V */\r\n#define PWR_PVDLEVEL_7 PWR_CR2_PLS_LEV7 /*!< External input analog voltage (compared internally to VREFINT) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode PWR PVD interrupt and event mode\r\n * @{\r\n */\r\n#define PWR_PVD_MODE_NORMAL ((uint32_t)0x00000000) /*!< Basic mode is used */\r\n#define PWR_PVD_MODE_IT_RISING ((uint32_t)0x00010001) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_IT_FALLING ((uint32_t)0x00010002) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_IT_RISING_FALLING ((uint32_t)0x00010003) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING ((uint32_t)0x00020001) /*!< Event Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_FALLING ((uint32_t)0x00020002) /*!< Event Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING_FALLING ((uint32_t)0x00020003) /*!< Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n/** @defgroup PWR_Regulator_state_in_SLEEP_STOP_mode PWR regulator mode\r\n * @{\r\n */\r\n#define PWR_MAINREGULATOR_ON ((uint32_t)0x00000000) /*!< Regulator in main mode */\r\n#define PWR_LOWPOWERREGULATOR_ON PWR_CR1_LPR /*!< Regulator in low-power mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_SLEEP_mode_entry PWR SLEEP mode entry\r\n * @{\r\n */\r\n#define PWR_SLEEPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Sleep mode */\r\n#define PWR_SLEEPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Sleep mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_STOP_mode_entry PWR STOP mode entry\r\n * @{\r\n */\r\n#define PWR_STOPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Stop mode */\r\n#define PWR_STOPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Stop mode */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_EXTI_LINE PWR PVD external interrupt line\r\n * @{\r\n */\r\n#define PWR_EXTI_LINE_PVD ((uint32_t)0x00010000) /*!< External interrupt line 16 Connected to the PVD EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_EVENT_LINE PWR PVD event line\r\n * @{\r\n */\r\n#define PWR_EVENT_LINE_PVD ((uint32_t)0x00010000) /*!< Event line 16 Connected to the PVD Event Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup PWR_Exported_Macros PWR Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Check whether or not a specific PWR flag is set.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_SB StandBy Flag. Indicates that the system\r\n * entered StandBy mode.\r\n * @arg @ref PWR_FLAG_WUFI Wake-Up Flag Internal. Set when a wakeup is detected on\r\n * the internal wakeup line.\r\n * @arg @ref PWR_FLAG_REGLPS Low Power Regulator Started. Indicates whether or not the\r\n * low-power regulator is ready.\r\n * @arg @ref PWR_FLAG_REGLPF Low Power Regulator Flag. Indicates whether the\r\n * regulator is ready in main mode or is in low-power mode.\r\n * @arg @ref PWR_FLAG_VOSF Voltage Scaling Flag. Indicates whether the regulator is ready\r\n * in the selected voltage range or is still changing to the required voltage level.\r\n * @arg @ref PWR_FLAG_PVDO Power Voltage Detector Output. Indicates whether VDD voltage is\r\n * below or above the selected PVD threshold.\r\n@if PWR_CR2_PVME1\r\n * @arg @ref PWR_FLAG_PVMO1 Peripheral Voltage Monitoring Output 1. Indicates whether VDDUSB voltage is\r\n * is below or above PVM1 threshold (applicable when USB feature is supported).\r\n@endif\r\n@if PWR_CR2_PVME2\r\n * @arg @ref PWR_FLAG_PVMO2 Peripheral Voltage Monitoring Output 2. Indicates whether VDDIO2 voltage is\r\n * is below or above PVM2 threshold (applicable when VDDIO2 is present on device).\r\n@endif\r\n * @arg @ref PWR_FLAG_PVMO3 Peripheral Voltage Monitoring Output 3. Indicates whether VDDA voltage is\r\n * is below or above PVM3 threshold.\r\n * @arg @ref PWR_FLAG_PVMO4 Peripheral Voltage Monitoring Output 4. Indicates whether VDDA voltage is\r\n * is below or above PVM4 threshold.\r\n *\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_PWR_GET_FLAG(__FLAG__) ( ((((uint8_t)(__FLAG__)) >> 5U) == 1) ?\\\r\n (PWR->SR1 & (1U << ((__FLAG__) & 31U))) :\\\r\n (PWR->SR2 & (1U << ((__FLAG__) & 31U))) )\r\n\r\n/** @brief Clear a specific PWR flag.\r\n * @param __FLAG__: specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_WU Encompasses all five Wake Up Flags.\r\n * @arg @ref PWR_FLAG_SB Standby Flag. Indicates that the system\r\n * entered Standby mode.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_CLEAR_FLAG(__FLAG__) ( (((uint8_t)(__FLAG__)) == PWR_FLAG_WU) ?\\\r\n (PWR->SCR = (__FLAG__)) :\\\r\n (PWR->SCR = (1U << ((__FLAG__) & 31U))) )\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Check whether or not the PVD EXTI interrupt flag is set.\r\n * @retval EXTI PVD Line Status.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GET_FLAG() (EXTI->PR1 & PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Clear the PVD EXTI interrupt flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWR_Private_Macros PWR Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLEVEL_0) || ((LEVEL) == PWR_PVDLEVEL_1)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_2) || ((LEVEL) == PWR_PVDLEVEL_3)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_4) || ((LEVEL) == PWR_PVDLEVEL_5)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_6) || ((LEVEL) == PWR_PVDLEVEL_7))\r\n\r\n#define IS_PWR_PVD_MODE(MODE) (((MODE) == PWR_PVD_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING_FALLING))\r\n\r\n#define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_MAINREGULATOR_ON) || \\\r\n ((REGULATOR) == PWR_LOWPOWERREGULATOR_ON))\r\n\r\n#define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPENTRY_WFI) || ((ENTRY) == PWR_SLEEPENTRY_WFE))\r\n\r\n#define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPENTRY_WFI) || ((ENTRY) == PWR_STOPENTRY_WFE) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include PWR HAL Extended module */\r\n#include \"stm32g4xx_hal_pwr_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *******************************/\r\nvoid HAL_PWR_DeInit(void);\r\nvoid HAL_PWR_EnableBkUpAccess(void);\r\nvoid HAL_PWR_DisableBkUpAccess(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD);\r\nvoid HAL_PWR_EnablePVD(void);\r\nvoid HAL_PWR_DisablePVD(void);\r\n\r\n\r\n/* WakeUp pins configuration functions ****************************************/\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity);\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry);\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry);\r\nvoid HAL_PWR_EnterSTANDBYMode(void);\r\n\r\nvoid HAL_PWR_EnableSleepOnExit(void);\r\nvoid HAL_PWR_DisableSleepOnExit(void);\r\nvoid HAL_PWR_EnableSEVOnPend(void);\r\nvoid HAL_PWR_DisableSEVOnPend(void);\r\n\r\nvoid HAL_PWR_PVDCallback(void);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_EX_H\r\n#define STM32G4xx_HAL_PWR_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx\r\n * @{\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Types PWR Extended Exported Types\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief PWR PVM configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVMType; /*!< PVMType: Specifies which voltage is monitored and against which threshold.\r\n This parameter can be a value of @ref PWREx_PVM_Type. */\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWREx_PVM_Mode. */\r\n}PWR_PVMTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Constants PWR Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_WUP_Polarity Shift to apply to retrieve polarity information from PWR_WAKEUP_PINy_xxx constants\r\n * @{\r\n */\r\n#define PWR_WUP_POLARITY_SHIFT 0x05U /*!< Internal constant used to retrieve wakeup pin polariry */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWREx_WakeUp_Pins PWR wake-up pins\r\n * @{\r\n */\r\n#define PWR_WAKEUP_PIN1 PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2 PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3 PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4 PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5 PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_HIGH PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2_HIGH PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3_HIGH PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4_HIGH PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5_HIGH PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_LOW (uint32_t)((PWR_CR4_WP1<IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief PVM1 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Check whether the specified PVM1 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM1 Line Status.\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Clear the PVM1 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM1)\r\n\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief PVM2 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Check whether the specified PVM2 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM2 Line Status.\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Clear the PVM2 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM2)\r\n\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief PVM3 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Check whether the specified PVM3 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM3 Line Status.\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Clear the PVM3 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief PVM4 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Check whether or not the specified PVM4 EXTI interrupt flag is set.\r\n * @retval EXTI PVM4 Line Status.\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Clear the PVM4 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param __REGULATOR__: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note This macro is similar to HAL_PWREx_ControlVoltageScaling() API but doesn't check\r\n * whether or not VOSF flag is cleared when moving from range 2 to range 1. User\r\n * may resort to __HAL_PWR_GET_FLAG() macro to check VOSF bit resetting.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_VOLTAGESCALING_CONFIG(__REGULATOR__) do { \\\r\n __IO uint32_t tmpreg; \\\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, (__REGULATOR__)); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(PWR->CR1, PWR_CR1_VOS); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWREx_Private_Macros PWR Extended Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_WAKEUP_PIN(PIN) (((PIN) == PWR_WAKEUP_PIN1) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_LOW))\r\n\r\n#define IS_PWR_PVM_TYPE(TYPE) (((TYPE) == PWR_PVM_1) ||\\\r\n ((TYPE) == PWR_PVM_2) ||\\\r\n ((TYPE) == PWR_PVM_3) ||\\\r\n ((TYPE) == PWR_PVM_4))\r\n\r\n#define IS_PWR_PVM_MODE(MODE) (((MODE) == PWR_PVM_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING_FALLING))\r\n\r\n#if defined(PWR_CR5_R1MODE)\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#else\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#endif\r\n\r\n\r\n#define IS_PWR_BATTERY_RESISTOR_SELECT(RESISTOR) (((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_5) ||\\\r\n ((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_1_5))\r\n\r\n#define IS_PWR_BATTERY_CHARGING(CHARGING) (((CHARGING) == PWR_BATTERY_CHARGING_DISABLE) ||\\\r\n ((CHARGING) == PWR_BATTERY_CHARGING_ENABLE))\r\n\r\n#define IS_PWR_GPIO_BIT_NUMBER(BIT_NUMBER) (((BIT_NUMBER) & GPIO_PIN_MASK) != (uint32_t)0x00U)\r\n#define IS_PWR_GPIO(GPIO) (((GPIO) == PWR_GPIO_A) ||\\\r\n ((GPIO) == PWR_GPIO_B) ||\\\r\n ((GPIO) == PWR_GPIO_C) ||\\\r\n ((GPIO) == PWR_GPIO_D) ||\\\r\n ((GPIO) == PWR_GPIO_E) ||\\\r\n ((GPIO) == PWR_GPIO_F) ||\\\r\n ((GPIO) == PWR_GPIO_G))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @{\r\n */\r\n\r\n\r\n/* Peripheral Control functions **********************************************/\r\nuint32_t HAL_PWREx_GetVoltageRange(void);\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling);\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection);\r\nvoid HAL_PWREx_DisableBatteryCharging(void);\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void);\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void);\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_EnablePVM1(void);\r\nvoid HAL_PWREx_DisablePVM1(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_EnablePVM2(void);\r\nvoid HAL_PWREx_DisablePVM2(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_EnablePVM3(void);\r\nvoid HAL_PWREx_DisablePVM3(void);\r\nvoid HAL_PWREx_EnablePVM4(void);\r\nvoid HAL_PWREx_DisablePVM4(void);\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void);\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void);\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void);\r\n\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_PVM1Callback(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_PVM2Callback(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_PVM3Callback(void);\r\nvoid HAL_PWREx_PVM4Callback(void);\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void);\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void);\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void);\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void);\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_H\r\n#define STM32G4xx_HAL_RCC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Types RCC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC PLL configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PLLState; /*!< The new state of the PLL.\r\n This parameter can be a value of @ref RCC_PLL_Config */\r\n\r\n uint32_t PLLSource; /*!< RCC_PLLSource: PLL entry clock source.\r\n This parameter must be a value of @ref RCC_PLL_Clock_Source */\r\n\r\n uint32_t PLLM; /*!< PLLM: Division factor for PLL VCO input clock.\r\n This parameter must be a value of @ref RCC_PLLM_Clock_Divider */\r\n\r\n uint32_t PLLN; /*!< PLLN: Multiplication factor for PLL VCO output clock.\r\n This parameter must be a number between Min_Data = 8 and Max_Data = 127 */\r\n\r\n uint32_t PLLP; /*!< PLLP: Division factor for ADC clock.\r\n This parameter must be a value of @ref RCC_PLLP_Clock_Divider */\r\n\r\n uint32_t PLLQ; /*!< PLLQ: Division factor for SAI, I2S, USB, FDCAN and QUADSPI clocks.\r\n This parameter must be a value of @ref RCC_PLLQ_Clock_Divider */\r\n\r\n uint32_t PLLR; /*!< PLLR: Division for the main system clock.\r\n User have to set the PLLR parameter correctly to not exceed max frequency 170MHZ.\r\n This parameter must be a value of @ref RCC_PLLR_Clock_Divider */\r\n\r\n}RCC_PLLInitTypeDef;\r\n\r\n/**\r\n * @brief RCC Internal/External Oscillator (HSE, HSI, LSE and LSI) configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OscillatorType; /*!< The oscillators to be configured.\r\n This parameter can be a value of @ref RCC_Oscillator_Type */\r\n\r\n uint32_t HSEState; /*!< The new state of the HSE.\r\n This parameter can be a value of @ref RCC_HSE_Config */\r\n\r\n uint32_t LSEState; /*!< The new state of the LSE.\r\n This parameter can be a value of @ref RCC_LSE_Config */\r\n\r\n uint32_t HSIState; /*!< The new state of the HSI.\r\n This parameter can be a value of @ref RCC_HSI_Config */\r\n\r\n uint32_t HSICalibrationValue; /*!< The calibration trimming value (default is RCC_HSICALIBRATION_DEFAULT).\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t LSIState; /*!< The new state of the LSI.\r\n This parameter can be a value of @ref RCC_LSI_Config */\r\n\r\n uint32_t HSI48State; /*!< The new state of the HSI48.\r\n This parameter can be a value of @ref RCC_HSI48_Config */\r\n\r\n RCC_PLLInitTypeDef PLL; /*!< Main PLL structure parameters */\r\n\r\n}RCC_OscInitTypeDef;\r\n\r\n/**\r\n * @brief RCC System, AHB and APB busses clock configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockType; /*!< The clock to be configured.\r\n This parameter can be a value of @ref RCC_System_Clock_Type */\r\n\r\n uint32_t SYSCLKSource; /*!< The clock source used as system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_System_Clock_Source */\r\n\r\n uint32_t AHBCLKDivider; /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_AHB_Clock_Source */\r\n\r\n uint32_t APB1CLKDivider; /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n uint32_t APB2CLKDivider; /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n}RCC_ClkInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Constants RCC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Timeout_Value Timeout Values\r\n * @{\r\n */\r\n#define RCC_DBP_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define RCC_LSE_TIMEOUT_VALUE LSE_STARTUP_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Oscillator_Type Oscillator Type\r\n * @{\r\n */\r\n#define RCC_OSCILLATORTYPE_NONE 0x00000000U /*!< Oscillator configuration unchanged */\r\n#define RCC_OSCILLATORTYPE_HSE 0x00000001U /*!< HSE to configure */\r\n#define RCC_OSCILLATORTYPE_HSI 0x00000002U /*!< HSI to configure */\r\n#define RCC_OSCILLATORTYPE_LSE 0x00000004U /*!< LSE to configure */\r\n#define RCC_OSCILLATORTYPE_LSI 0x00000008U /*!< LSI to configure */\r\n#define RCC_OSCILLATORTYPE_HSI48 0x00000020U /*!< HSI48 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSE_Config HSE Config\r\n * @{\r\n */\r\n#define RCC_HSE_OFF 0x00000000U /*!< HSE clock deactivation */\r\n#define RCC_HSE_ON RCC_CR_HSEON /*!< HSE clock activation */\r\n#define RCC_HSE_BYPASS (RCC_CR_HSEBYP | RCC_CR_HSEON) /*!< External clock source for HSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSE_Config LSE Config\r\n * @{\r\n */\r\n#define RCC_LSE_OFF 0x00000000U /*!< LSE clock deactivation */\r\n#define RCC_LSE_ON RCC_BDCR_LSEON /*!< LSE clock activation */\r\n#define RCC_LSE_BYPASS (RCC_BDCR_LSEBYP | RCC_BDCR_LSEON) /*!< External clock source for LSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI_Config HSI Config\r\n * @{\r\n */\r\n#define RCC_HSI_OFF 0x00000000U /*!< HSI clock deactivation */\r\n#define RCC_HSI_ON RCC_CR_HSION /*!< HSI clock activation */\r\n#define RCC_HSICALIBRATION_DEFAULT 0x40U /* Default HSI calibration trimming value */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSI_Config LSI Config\r\n * @{\r\n */\r\n#define RCC_LSI_OFF 0x00000000U /*!< LSI clock deactivation */\r\n#define RCC_LSI_ON RCC_CSR_LSION /*!< LSI clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI48_Config HSI48 Config\r\n * @{\r\n */\r\n#define RCC_HSI48_OFF 0x00000000U /*!< HSI48 clock deactivation */\r\n#define RCC_HSI48_ON RCC_CRRCR_HSI48ON /*!< HSI48 clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Config PLL Config\r\n * @{\r\n */\r\n#define RCC_PLL_NONE 0x00000000U /*!< PLL configuration unchanged */\r\n#define RCC_PLL_OFF 0x00000001U /*!< PLL deactivation */\r\n#define RCC_PLL_ON 0x00000002U /*!< PLL activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLM_Clock_Divider PLLM Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLM_DIV1 0x00000001U /*!< PLLM division factor = 1 */\r\n#define RCC_PLLM_DIV2 0x00000002U /*!< PLLM division factor = 2 */\r\n#define RCC_PLLM_DIV3 0x00000003U /*!< PLLM division factor = 3 */\r\n#define RCC_PLLM_DIV4 0x00000004U /*!< PLLM division factor = 4 */\r\n#define RCC_PLLM_DIV5 0x00000005U /*!< PLLM division factor = 5 */\r\n#define RCC_PLLM_DIV6 0x00000006U /*!< PLLM division factor = 6 */\r\n#define RCC_PLLM_DIV7 0x00000007U /*!< PLLM division factor = 7 */\r\n#define RCC_PLLM_DIV8 0x00000008U /*!< PLLM division factor = 8 */\r\n#define RCC_PLLM_DIV9 0x00000009U /*!< PLLM division factor = 9 */\r\n#define RCC_PLLM_DIV10 0x0000000AU /*!< PLLM division factor = 10 */\r\n#define RCC_PLLM_DIV11 0x0000000BU /*!< PLLM division factor = 11 */\r\n#define RCC_PLLM_DIV12 0x0000000CU /*!< PLLM division factor = 12 */\r\n#define RCC_PLLM_DIV13 0x0000000DU /*!< PLLM division factor = 13 */\r\n#define RCC_PLLM_DIV14 0x0000000EU /*!< PLLM division factor = 14 */\r\n#define RCC_PLLM_DIV15 0x0000000FU /*!< PLLM division factor = 15 */\r\n#define RCC_PLLM_DIV16 0x00000010U /*!< PLLM division factor = 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLP_Clock_Divider PLLP Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLP_DIV2 0x00000002U /*!< PLLP division factor = 2 */\r\n#define RCC_PLLP_DIV3 0x00000003U /*!< PLLP division factor = 3 */\r\n#define RCC_PLLP_DIV4 0x00000004U /*!< PLLP division factor = 4 */\r\n#define RCC_PLLP_DIV5 0x00000005U /*!< PLLP division factor = 5 */\r\n#define RCC_PLLP_DIV6 0x00000006U /*!< PLLP division factor = 6 */\r\n#define RCC_PLLP_DIV7 0x00000007U /*!< PLLP division factor = 7 */\r\n#define RCC_PLLP_DIV8 0x00000008U /*!< PLLP division factor = 8 */\r\n#define RCC_PLLP_DIV9 0x00000009U /*!< PLLP division factor = 9 */\r\n#define RCC_PLLP_DIV10 0x0000000AU /*!< PLLP division factor = 10 */\r\n#define RCC_PLLP_DIV11 0x0000000BU /*!< PLLP division factor = 11 */\r\n#define RCC_PLLP_DIV12 0x0000000CU /*!< PLLP division factor = 12 */\r\n#define RCC_PLLP_DIV13 0x0000000DU /*!< PLLP division factor = 13 */\r\n#define RCC_PLLP_DIV14 0x0000000EU /*!< PLLP division factor = 14 */\r\n#define RCC_PLLP_DIV15 0x0000000FU /*!< PLLP division factor = 15 */\r\n#define RCC_PLLP_DIV16 0x00000010U /*!< PLLP division factor = 16 */\r\n#define RCC_PLLP_DIV17 0x00000011U /*!< PLLP division factor = 17 */\r\n#define RCC_PLLP_DIV18 0x00000012U /*!< PLLP division factor = 18 */\r\n#define RCC_PLLP_DIV19 0x00000013U /*!< PLLP division factor = 19 */\r\n#define RCC_PLLP_DIV20 0x00000014U /*!< PLLP division factor = 20 */\r\n#define RCC_PLLP_DIV21 0x00000015U /*!< PLLP division factor = 21 */\r\n#define RCC_PLLP_DIV22 0x00000016U /*!< PLLP division factor = 22 */\r\n#define RCC_PLLP_DIV23 0x00000017U /*!< PLLP division factor = 23 */\r\n#define RCC_PLLP_DIV24 0x00000018U /*!< PLLP division factor = 24 */\r\n#define RCC_PLLP_DIV25 0x00000019U /*!< PLLP division factor = 25 */\r\n#define RCC_PLLP_DIV26 0x0000001AU /*!< PLLP division factor = 26 */\r\n#define RCC_PLLP_DIV27 0x0000001BU /*!< PLLP division factor = 27 */\r\n#define RCC_PLLP_DIV28 0x0000001CU /*!< PLLP division factor = 28 */\r\n#define RCC_PLLP_DIV29 0x0000001DU /*!< PLLP division factor = 29 */\r\n#define RCC_PLLP_DIV30 0x0000001EU /*!< PLLP division factor = 30 */\r\n#define RCC_PLLP_DIV31 0x0000001FU /*!< PLLP division factor = 31 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLQ_Clock_Divider PLLQ Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLQ_DIV2 0x00000002U /*!< PLLQ division factor = 2 */\r\n#define RCC_PLLQ_DIV4 0x00000004U /*!< PLLQ division factor = 4 */\r\n#define RCC_PLLQ_DIV6 0x00000006U /*!< PLLQ division factor = 6 */\r\n#define RCC_PLLQ_DIV8 0x00000008U /*!< PLLQ division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLR_Clock_Divider PLLR Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLR_DIV2 0x00000002U /*!< PLLR division factor = 2 */\r\n#define RCC_PLLR_DIV4 0x00000004U /*!< PLLR division factor = 4 */\r\n#define RCC_PLLR_DIV6 0x00000006U /*!< PLLR division factor = 6 */\r\n#define RCC_PLLR_DIV8 0x00000008U /*!< PLLR division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Source PLL Clock Source\r\n * @{\r\n */\r\n#define RCC_PLLSOURCE_NONE 0x00000000U /*!< No clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSI RCC_PLLCFGR_PLLSRC_HSI /*!< HSI clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSE RCC_PLLCFGR_PLLSRC_HSE /*!< HSE clock selected as PLL entry clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Output PLL Clock Output\r\n * @{\r\n */\r\n#define RCC_PLL_ADCCLK RCC_PLLCFGR_PLLPEN /*!< PLLADCCLK selection from main PLL */\r\n#define RCC_PLL_48M1CLK RCC_PLLCFGR_PLLQEN /*!< PLL48M1CLK selection from main PLL */\r\n#define RCC_PLL_SYSCLK RCC_PLLCFGR_PLLREN /*!< PLLCLK selection from main PLL */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Type System Clock Type\r\n * @{\r\n */\r\n#define RCC_CLOCKTYPE_SYSCLK 0x00000001U /*!< SYSCLK to configure */\r\n#define RCC_CLOCKTYPE_HCLK 0x00000002U /*!< HCLK to configure */\r\n#define RCC_CLOCKTYPE_PCLK1 0x00000004U /*!< PCLK1 to configure */\r\n#define RCC_CLOCKTYPE_PCLK2 0x00000008U /*!< PCLK2 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source System Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_HSI RCC_CFGR_SW_HSI /*!< HSI selection as system clock */\r\n#define RCC_SYSCLKSOURCE_HSE RCC_CFGR_SW_HSE /*!< HSE selection as system clock */\r\n#define RCC_SYSCLKSOURCE_PLLCLK RCC_CFGR_SW_PLL /*!< PLL selection as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source_Status System Clock Source Status\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSI RCC_CFGR_SWS_HSI /*!< HSI used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSE RCC_CFGR_SWS_HSE /*!< HSE used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_PLLCLK RCC_CFGR_SWS_PLL /*!< PLL used as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Source AHB Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLK_DIV1 RCC_CFGR_HPRE_DIV1 /*!< SYSCLK not divided */\r\n#define RCC_SYSCLK_DIV2 RCC_CFGR_HPRE_DIV2 /*!< SYSCLK divided by 2 */\r\n#define RCC_SYSCLK_DIV4 RCC_CFGR_HPRE_DIV4 /*!< SYSCLK divided by 4 */\r\n#define RCC_SYSCLK_DIV8 RCC_CFGR_HPRE_DIV8 /*!< SYSCLK divided by 8 */\r\n#define RCC_SYSCLK_DIV16 RCC_CFGR_HPRE_DIV16 /*!< SYSCLK divided by 16 */\r\n#define RCC_SYSCLK_DIV64 RCC_CFGR_HPRE_DIV64 /*!< SYSCLK divided by 64 */\r\n#define RCC_SYSCLK_DIV128 RCC_CFGR_HPRE_DIV128 /*!< SYSCLK divided by 128 */\r\n#define RCC_SYSCLK_DIV256 RCC_CFGR_HPRE_DIV256 /*!< SYSCLK divided by 256 */\r\n#define RCC_SYSCLK_DIV512 RCC_CFGR_HPRE_DIV512 /*!< SYSCLK divided by 512 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_APB2_Clock_Source APB1 APB2 Clock Source\r\n * @{\r\n */\r\n#define RCC_HCLK_DIV1 RCC_CFGR_PPRE1_DIV1 /*!< HCLK not divided */\r\n#define RCC_HCLK_DIV2 RCC_CFGR_PPRE1_DIV2 /*!< HCLK divided by 2 */\r\n#define RCC_HCLK_DIV4 RCC_CFGR_PPRE1_DIV4 /*!< HCLK divided by 4 */\r\n#define RCC_HCLK_DIV8 RCC_CFGR_PPRE1_DIV8 /*!< HCLK divided by 8 */\r\n#define RCC_HCLK_DIV16 RCC_CFGR_PPRE1_DIV16 /*!< HCLK divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Source RTC Clock Source\r\n * @{\r\n */\r\n#define RCC_RTCCLKSOURCE_NONE 0x00000000U /*!< No clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSE RCC_BDCR_RTCSEL_0 /*!< LSE oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSI RCC_BDCR_RTCSEL_1 /*!< LSI oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_HSE_DIV32 RCC_BDCR_RTCSEL /*!< HSE oscillator clock divided by 32 used as RTC clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO_Index MCO Index\r\n * @{\r\n */\r\n/* 32 28 20 16 0\r\n --------------------------------\r\n | MCO | GPIO | GPIO | GPIO |\r\n | Index | AF | Port | Pin |\r\n -------------------------------*/\r\n\r\n#define RCC_MCO_GPIOPORT_POS 16U\r\n#define RCC_MCO_GPIOPORT_MASK (0xFUL << RCC_MCO_GPIOPORT_POS)\r\n#define RCC_MCO_GPIOAF_POS 20U\r\n#define RCC_MCO_GPIOAF_MASK (0xFFUL << RCC_MCO_GPIOAF_POS)\r\n#define RCC_MCO_INDEX_POS 28U\r\n#define RCC_MCO_INDEX_MASK (0x1UL << RCC_MCO_INDEX_POS)\r\n#define RCC_MCO1_INDEX (0x0UL << RCC_MCO_INDEX_POS) /*!< MCO1 index */\r\n#define RCC_MCO_PA8 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOA) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_8)\r\n#define RCC_MCO_PG10 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOG) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_10)\r\n\r\n/* Legacy Defines*/\r\n#define RCC_MCO1 RCC_MCO_PA8\r\n#define RCC_MCO RCC_MCO1 /*!< MCO1 to be compliant with other families with 2 MCOs*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO1_Clock_Source MCO1 Clock Source\r\n * @{\r\n */\r\n#define RCC_MCO1SOURCE_NOCLOCK 0x00000000U /*!< MCO1 output disabled, no clock on MCO1 */\r\n#define RCC_MCO1SOURCE_SYSCLK RCC_CFGR_MCOSEL_0 /*!< SYSCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI (RCC_CFGR_MCOSEL_0| RCC_CFGR_MCOSEL_1) /*!< HSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSE RCC_CFGR_MCOSEL_2 /*!< HSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_PLLCLK (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_2) /*!< PLLCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSI (RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSE (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI48 RCC_CFGR_MCOSEL_3 /*!< HSI48 selection as MCO1 source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCOx_Clock_Prescaler MCO1 Clock Prescaler\r\n * @{\r\n */\r\n#define RCC_MCODIV_1 RCC_CFGR_MCOPRE_DIV1 /*!< MCO not divided */\r\n#define RCC_MCODIV_2 RCC_CFGR_MCOPRE_DIV2 /*!< MCO divided by 2 */\r\n#define RCC_MCODIV_4 RCC_CFGR_MCOPRE_DIV4 /*!< MCO divided by 4 */\r\n#define RCC_MCODIV_8 RCC_CFGR_MCOPRE_DIV8 /*!< MCO divided by 8 */\r\n#define RCC_MCODIV_16 RCC_CFGR_MCOPRE_DIV16 /*!< MCO divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Interrupt Interrupts\r\n * @{\r\n */\r\n#define RCC_IT_LSIRDY RCC_CIFR_LSIRDYF /*!< LSI Ready Interrupt flag */\r\n#define RCC_IT_LSERDY RCC_CIFR_LSERDYF /*!< LSE Ready Interrupt flag */\r\n#define RCC_IT_HSIRDY RCC_CIFR_HSIRDYF /*!< HSI16 Ready Interrupt flag */\r\n#define RCC_IT_HSERDY RCC_CIFR_HSERDYF /*!< HSE Ready Interrupt flag */\r\n#define RCC_IT_PLLRDY RCC_CIFR_PLLRDYF /*!< PLL Ready Interrupt flag */\r\n#define RCC_IT_CSS RCC_CIFR_CSSF /*!< Clock Security System Interrupt flag */\r\n#define RCC_IT_LSECSS RCC_CIFR_LSECSSF /*!< LSE Clock Security System Interrupt flag */\r\n#define RCC_IT_HSI48RDY RCC_CIFR_HSI48RDYF /*!< HSI48 Ready Interrupt flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Flag Flags\r\n * Elements values convention: XXXYYYYYb\r\n * - YYYYY : Flag position in the register\r\n * - XXX : Register index\r\n * - 001: CR register\r\n * - 010: BDCR register\r\n * - 011: CSR register\r\n * - 100: CRRCR register\r\n * @{\r\n */\r\n/* Flags in the CR register */\r\n#define RCC_FLAG_HSIRDY ((CR_REG_INDEX << 5U) | RCC_CR_HSIRDY_Pos) /*!< HSI Ready flag */\r\n#define RCC_FLAG_HSERDY ((CR_REG_INDEX << 5U) | RCC_CR_HSERDY_Pos) /*!< HSE Ready flag */\r\n#define RCC_FLAG_PLLRDY ((CR_REG_INDEX << 5U) | RCC_CR_PLLRDY_Pos) /*!< PLL Ready flag */\r\n\r\n/* Flags in the BDCR register */\r\n#define RCC_FLAG_LSERDY ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSERDY_Pos) /*!< LSE Ready flag */\r\n#define RCC_FLAG_LSECSSD ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSECSSD_Pos) /*!< LSE Clock Security System Interrupt flag */\r\n\r\n/* Flags in the CSR register */\r\n#define RCC_FLAG_LSIRDY ((CSR_REG_INDEX << 5U) | RCC_CSR_LSIRDY_Pos) /*!< LSI Ready flag */\r\n#define RCC_FLAG_OBLRST ((CSR_REG_INDEX << 5U) | RCC_CSR_OBLRSTF_Pos) /*!< Option Byte Loader reset flag */\r\n#define RCC_FLAG_PINRST ((CSR_REG_INDEX << 5U) | RCC_CSR_PINRSTF_Pos) /*!< PIN reset flag */\r\n#define RCC_FLAG_BORRST ((CSR_REG_INDEX << 5U) | RCC_CSR_BORRSTF_Pos) /*!< BOR reset flag */\r\n#define RCC_FLAG_SFTRST ((CSR_REG_INDEX << 5U) | RCC_CSR_SFTRSTF_Pos) /*!< Software Reset flag */\r\n#define RCC_FLAG_IWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_IWDGRSTF_Pos) /*!< Independent Watchdog reset flag */\r\n#define RCC_FLAG_WWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_WWDGRSTF_Pos) /*!< Window watchdog reset flag */\r\n#define RCC_FLAG_LPWRRST ((CSR_REG_INDEX << 5U) | RCC_CSR_LPWRRSTF_Pos) /*!< Low-Power reset flag */\r\n\r\n/* Flags in the CRRCR register */\r\n#define RCC_FLAG_HSI48RDY ((CRRCR_REG_INDEX << 5U) | RCC_CRRCR_HSI48RDY_Pos) /*!< HSI48 Ready flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSEDrive_Config LSE Drive Config\r\n * @{\r\n */\r\n#define RCC_LSEDRIVE_LOW 0x00000000U /*!< LSE low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMLOW RCC_BDCR_LSEDRV_0 /*!< LSE medium low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMHIGH RCC_BDCR_LSEDRV_1 /*!< LSE medium high drive capability */\r\n#define RCC_LSEDRIVE_HIGH RCC_BDCR_LSEDRV /*!< LSE high drive capability */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Macros RCC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable AHB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FMAC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FLASH_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Peripheral_Clock_Enable_Disable AHB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_ADC12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN);\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable AHB3 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable APB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM7_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRS_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_WWDG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN)\r\n\r\n#define __HAL_RCC_CRS_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN);\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN);\r\n\r\n#define __HAL_RCC_WWDG_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDG2EN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN)\r\n\r\n#define __HAL_RCC_USART2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN)\r\n\r\n#define __HAL_RCC_USART3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN)\r\n\r\n#define __HAL_RCC_USB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable APB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM8_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM16_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM17_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* HRTIM1 */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN)\r\n\r\n#define __HAL_RCC_USART1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable_Status AHB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Enable_Disable_Status AHB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable_Status AHB3 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable_Status APB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) == 0U)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) == 0U)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable_Status APB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Force_Release_Reset AHB1 Peripheral Force Release Reset\r\n * @brief Force or release AHB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB1_FORCE_RESET() WRITE_REG(RCC->AHB1RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_DMA1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n\r\n#define __HAL_RCC_AHB1_RELEASE_RESET() WRITE_REG(RCC->AHB1RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_DMA1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Force_Release_Reset AHB2 Peripheral Force Release Reset\r\n * @brief Force or release AHB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB2_FORCE_RESET() WRITE_REG(RCC->AHB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_GPIOA_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n\r\n#define __HAL_RCC_AHB2_RELEASE_RESET() WRITE_REG(RCC->AHB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_GPIOA_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Force_Release_Reset AHB3 Peripheral Force Release Reset\r\n * @brief Force or release AHB3 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB3_FORCE_RESET() WRITE_REG(RCC->AHB3RSTR, 0xFFFFFFFFU)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n#define __HAL_RCC_AHB3_RELEASE_RESET() WRITE_REG(RCC->AHB3RSTR, 0x00000000U)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Force_Release_Reset APB1 Peripheral Force Release Reset\r\n * @brief Force or release APB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB1_FORCE_RESET() WRITE_REG(RCC->APB1RSTR1, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_TIM2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n#define __HAL_RCC_APB1_RELEASE_RESET() WRITE_REG(RCC->APB1RSTR1, 0x00000000U)\r\n\r\n#define __HAL_RCC_TIM2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Force_Release_Reset APB2 Peripheral Force Release Reset\r\n * @brief Force or release APB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB2_FORCE_RESET() WRITE_REG(RCC->APB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_SYSCFG_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_APB2_RELEASE_RESET() WRITE_REG(RCC->APB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_SYSCFG_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable AHB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable AHB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable AHB3 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable APB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable APB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable_Status AHB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable_Status AHB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable_Status AHB3 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable_Status APB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) == 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable_Status APB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Backup_Domain_Reset RCC Backup Domain Reset\r\n * @{\r\n */\r\n\r\n/** @brief Macros to force or release the Backup domain reset.\r\n * @note This function resets the RTC peripheral (including the backup registers)\r\n * and the RTC clock source selection in RCC_CSR register.\r\n * @note The BKPSRAM is not affected by this reset.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_BACKUPRESET_FORCE() SET_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n#define __HAL_RCC_BACKUPRESET_RELEASE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Configuration RCC RTC Clock Configuration\r\n * @{\r\n */\r\n\r\n/** @brief Macros to enable or disable the RTC clock.\r\n * @note As the RTC is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the RTC\r\n * (to be done once after reset).\r\n * @note These macros must be used after the RTC clock source was selected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_ENABLE() SET_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n#define __HAL_RCC_RTC_DISABLE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 16MHz oscillator (HSI).\r\n * @note The HSI is stopped by hardware when entering STOP and STANDBY modes.\r\n * It is used (enabled by hardware) as system clock source after startup\r\n * from Reset, wakeup from STOP and STANDBY mode, or in case of failure\r\n * of the HSE used directly or indirectly as system clock (if the Clock\r\n * Security System CSS is enabled).\r\n * @note HSI can not be stopped if it is used as system clock source. In this case,\r\n * you have to select another source of the system clock then stop the HSI.\r\n * @note After enabling the HSI, the application software should wait on HSIRDY\r\n * flag to be set indicating that HSI clock is stable and can be used as\r\n * system clock source.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note When the HSI is stopped, HSIRDY flag goes low after 6 HSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n#define __HAL_RCC_HSI_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n/** @brief Macro to adjust the Internal High Speed 16MHz oscillator (HSI) calibration value.\r\n * @note The calibration is used to compensate for the variations in voltage\r\n * and temperature that influence the frequency of the internal HSI RC.\r\n * @param __HSICALIBRATIONVALUE__ specifies the calibration trimming value\r\n * (default is RCC_HSICALIBRATION_DEFAULT).\r\n * This parameter must be a number between 0 and 0x7F.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(__HSICALIBRATIONVALUE__) \\\r\n MODIFY_REG(RCC->ICSCR, RCC_ICSCR_HSITRIM, (__HSICALIBRATIONVALUE__) << RCC_ICSCR_HSITRIM_Pos)\r\n\r\n/**\r\n * @brief Macros to enable or disable the force of the Internal High Speed oscillator (HSI)\r\n * in STOP mode to be quickly available as kernel clock for USARTs and I2Cs.\r\n * @note Keeping the HSI ON in STOP mode allows to avoid slowing down the communication\r\n * speed because of the HSI startup time.\r\n * @note The enable of this function has not effect on the HSION bit.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSISTOP_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n#define __HAL_RCC_HSISTOP_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n/** @brief Macros to enable or disable the Internal Low Speed oscillator (LSI).\r\n * @note After enabling the LSI, the application software should wait on\r\n * LSIRDY flag to be set indicating that LSI clock is stable and can\r\n * be used to clock the IWDG and/or the RTC.\r\n * @note LSI can not be disabled if the IWDG is running.\r\n * @note When the LSI is stopped, LSIRDY flag goes low after 6 LSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSI_ENABLE() SET_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n#define __HAL_RCC_LSI_DISABLE() CLEAR_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n/**\r\n * @brief Macro to configure the External High Speed oscillator (HSE).\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @note After enabling the HSE (RCC_HSE_ON or RCC_HSE_Bypass), the application\r\n * software should wait on HSERDY flag to be set indicating that HSE clock\r\n * is stable and can be used to clock the PLL and/or system clock.\r\n * @note HSE state can not be changed if it is used directly or through the\r\n * PLL as system clock. In this case, you have to select another source\r\n * of the system clock then change the HSE state (ex. disable it).\r\n * @note The HSE is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note This function reset the CSSON bit, so if the clock security system(CSS)\r\n * was previously enabled you have to enable it again after calling this\r\n * function.\r\n * @param __STATE__ specifies the new state of the HSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_HSE_OFF Turn OFF the HSE oscillator, HSERDY flag goes low after\r\n * 6 HSE oscillator clock cycles.\r\n * @arg @ref RCC_HSE_ON Turn ON the HSE oscillator.\r\n * @arg @ref RCC_HSE_BYPASS HSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_HSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_HSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE).\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @note After enabling the LSE (RCC_LSE_ON or RCC_LSE_BYPASS), the application\r\n * software should wait on LSERDY flag to be set indicating that LSE clock\r\n * is stable and can be used to clock the RTC.\r\n * @param __STATE__ specifies the new state of the LSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSE_OFF Turn OFF the LSE oscillator, LSERDY flag goes low after\r\n * 6 LSE oscillator clock cycles.\r\n * @arg @ref RCC_LSE_ON Turn ON the LSE oscillator.\r\n * @arg @ref RCC_LSE_BYPASS LSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_LSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_LSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 48MHz oscillator (HSI48).\r\n * @note The HSI48 is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note After enabling the HSI48, the application software should wait on HSI48RDY\r\n * flag to be set indicating that HSI48 clock is stable.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI48_ENABLE() SET_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n#define __HAL_RCC_HSI48_DISABLE() CLEAR_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n/** @brief Macros to configure the RTC clock (RTCCLK).\r\n * @note As the RTC clock configuration bits are in the Backup domain and write\r\n * access is denied to this domain after reset, you have to enable write\r\n * access using the Power Backup Access macro before to configure\r\n * the RTC clock source (to be done once after reset).\r\n * @note Once the RTC clock is configured it cannot be changed unless the\r\n * Backup domain is reset using __HAL_RCC_BACKUPRESET_FORCE() macro, or by\r\n * a Power On Reset (POR).\r\n *\r\n * @param __RTC_CLKSOURCE__ specifies the RTC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n *\r\n * @note If the LSE or LSI is used as RTC clock source, the RTC continues to\r\n * work in STOP and STANDBY modes, and can be used as wakeup source.\r\n * However, when the HSE clock is used as RTC clock source, the RTC\r\n * cannot be used in STOP and STANDBY modes.\r\n * @note The maximum input clock frequency for RTC is 1MHz (when using HSE as\r\n * RTC clock source).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_CONFIG(__RTC_CLKSOURCE__) \\\r\n MODIFY_REG( RCC->BDCR, RCC_BDCR_RTCSEL, (__RTC_CLKSOURCE__))\r\n\r\n\r\n/** @brief Macro to get the RTC clock source.\r\n * @retval The returned value can be one of the following:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n */\r\n#define __HAL_RCC_GET_RTC_SOURCE() (READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL))\r\n\r\n/** @brief Macros to enable or disable the main PLL.\r\n * @note After enabling the main PLL, the application software should wait on\r\n * PLLRDY flag to be set indicating that PLL clock is stable and can\r\n * be used as system clock source.\r\n * @note The main PLL can not be disabled if it is used as system clock source\r\n * @note The main PLL is disabled by hardware when entering STOP and STANDBY modes.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_ENABLE() SET_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n#define __HAL_RCC_PLL_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n/** @brief Macro to configure the PLL clock source.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLSOURCE_CONFIG(__PLLSOURCE__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__PLLSOURCE__))\r\n\r\n/** @brief Macro to configure the PLL source division factor M.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider.\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLM_CONFIG(__PLLM__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLM, ((__PLLM__) - 1) << RCC_PLLCFGR_PLLM_Pos)\r\n\r\n/**\r\n * @brief Macro to configure the main PLL clock source, multiplication and division factors.\r\n * @note This macro must be used only when the main PLL is disabled.\r\n * @note This macro preserves the PLL's output clocks enable state.\r\n *\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n *\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock.\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n *\r\n * @param __PLLN__ specifies the multiplication factor for PLL VCO output clock.\r\n * This parameter must be a number between 8 and 127.\r\n * @note You have to set the PLLN parameter correctly to ensure that the VCO\r\n * output frequency is between 64 and 344 MHz.\r\n *\r\n * @param __PLLP__ specifies the division factor for SAI clock.\r\n * This parameter must be a number in the range (2 to 31).\r\n *\r\n * @param __PLLQ__ specifies the division factor for OTG FS, SDMMC1 and RNG clocks.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @note If the USB OTG FS is used in your application, you have to set the\r\n * PLLQ parameter correctly to have 48 MHz clock for the USB. However,\r\n * the SDMMC1 and RNG need a frequency lower than or equal to 48 MHz to work\r\n * correctly.\r\n * @param __PLLR__ specifies the division factor for the main system clock.\r\n * @note You have to set the PLLR parameter correctly to not exceed 170MHZ.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \\\r\n MODIFY_REG(RCC->PLLCFGR, \\\r\n (RCC_PLLCFGR_PLLSRC | RCC_PLLCFGR_PLLM | RCC_PLLCFGR_PLLN | \\\r\n RCC_PLLCFGR_PLLQ | RCC_PLLCFGR_PLLR | RCC_PLLCFGR_PLLPDIV), \\\r\n ((__PLLSOURCE__) | \\\r\n (((__PLLM__) - 1U) << RCC_PLLCFGR_PLLM_Pos) | \\\r\n ((__PLLN__) << RCC_PLLCFGR_PLLN_Pos) | \\\r\n ((((__PLLQ__) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos) | \\\r\n ((((__PLLR__) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos) | \\\r\n ((__PLLP__) << RCC_PLLCFGR_PLLPDIV_Pos)))\r\n\r\n/** @brief Macro to get the oscillator used as PLL clock source.\r\n * @retval The oscillator used as PLL clock source. The returned value can be one\r\n * of the following:\r\n * - RCC_PLLSOURCE_NONE: No oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSI: HSI oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSE: HSE oscillator is used as PLL clock source.\r\n */\r\n#define __HAL_RCC_GET_PLL_OSCSOURCE() (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC))\r\n\r\n/**\r\n * @brief Enable or disable each clock output (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_ADCCLK)\r\n * @note Enabling/disabling clock outputs RCC_PLL_ADCCLK and RCC_PLL_48M1CLK can be done at anytime\r\n * without the need to stop the PLL in order to save power. But RCC_PLL_SYSCLK cannot\r\n * be stopped if used as System Clock.\r\n * @param __PLLCLOCKOUT__ specifies the PLL clock to be output.\r\n * This parameter can be one or a combination of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLLCLKOUT_ENABLE(__PLLCLOCKOUT__) SET_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n#define __HAL_RCC_PLLCLKOUT_DISABLE(__PLLCLOCKOUT__) CLEAR_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Get clock output enable status (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_SAI3CLK)\r\n * @param __PLLCLOCKOUT__ specifies the output PLL clock to be checked.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval SET / RESET\r\n */\r\n#define __HAL_RCC_GET_PLLCLKOUT_CONFIG(__PLLCLOCKOUT__) READ_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Macro to configure the system clock source.\r\n * @param __SYSCLKSOURCE__ specifies the system clock source.\r\n * This parameter can be one of the following values:\r\n * - RCC_SYSCLKSOURCE_HSI: HSI oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_HSE: HSE oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_PLLCLK: PLL output is used as system clock source.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SYSCLK_CONFIG(__SYSCLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, (__SYSCLKSOURCE__))\r\n\r\n/** @brief Macro to get the clock source used as system clock.\r\n * @retval The clock source used as system clock. The returned value can be one\r\n * of the following:\r\n * - RCC_SYSCLKSOURCE_STATUS_HSI: HSI used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_HSE: HSE used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_PLLCLK: PLL used as system clock.\r\n */\r\n#define __HAL_RCC_GET_SYSCLK_SOURCE() (READ_BIT(RCC->CFGR, RCC_CFGR_SWS))\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE) drive capability.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @param __LSEDRIVE__ specifies the new state of the LSE drive capability.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSEDRIVE_LOW LSE oscillator low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMLOW LSE oscillator medium low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMHIGH LSE oscillator medium high drive capability.\r\n * @arg @ref RCC_LSEDRIVE_HIGH LSE oscillator high drive capability.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSEDRIVE_CONFIG(__LSEDRIVE__) \\\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSEDRV, (__LSEDRIVE__))\r\n\r\n/** @brief Macro to configure the MCO clock.\r\n * @param __MCOCLKSOURCE__ specifies the MCO clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO sourcee\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK Main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param __MCODIV__ specifies the MCO clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 MCO clock source is divided by 1\r\n * @arg @ref RCC_MCODIV_2 MCO clock source is divided by 2\r\n * @arg @ref RCC_MCODIV_4 MCO clock source is divided by 4\r\n * @arg @ref RCC_MCODIV_8 MCO clock source is divided by 8\r\n * @arg @ref RCC_MCODIV_16 MCO clock source is divided by 16\r\n */\r\n#define __HAL_RCC_MCO1_CONFIG(__MCOCLKSOURCE__, __MCODIV__) \\\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), ((__MCOCLKSOURCE__) | (__MCODIV__)))\r\n\r\n/** @defgroup RCC_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/** @brief Enable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to enable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ENABLE_IT(__INTERRUPT__) SET_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Disable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to disable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Clear the RCC's interrupt pending bits (Perform Byte access to RCC_CIR[23:16]\r\n * bits to clear the selected interrupt pending bits.\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_IT(__INTERRUPT__) (RCC->CICR = (__INTERRUPT__))\r\n\r\n/** @brief Check whether the RCC interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the RCC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval The new state of __INTERRUPT__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_IT(__INTERRUPT__) ((RCC->CIFR & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Set RMVF bit to clear the reset flags.\r\n * The reset flags are: RCC_FLAG_FWRRST, RCC_FLAG_OBLRST, RCC_FLAG_PINRST, RCC_FLAG_BORRST,\r\n * RCC_FLAG_SFTRST, RCC_FLAG_IWDGRST, RCC_FLAG_WWDGRST and RCC_FLAG_LPWRRST.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_RESET_FLAGS() (RCC->CSR |= RCC_CSR_RMVF)\r\n\r\n/** @brief Check whether the selected RCC flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FLAG_HSIRDY HSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_HSERDY HSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_PLLRDY Main PLL clock ready\r\n * @arg @ref RCC_FLAG_HSI48RDY HSI48 clock ready for devices with HSI48\r\n * @arg @ref RCC_FLAG_LSERDY LSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_LSECSSD Clock security system failure on LSE oscillator detection\r\n * @arg @ref RCC_FLAG_LSIRDY LSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_BORRST BOR reset\r\n * @arg @ref RCC_FLAG_OBLRST OBLRST reset\r\n * @arg @ref RCC_FLAG_PINRST Pin reset\r\n * @arg @ref RCC_FLAG_SFTRST Software reset\r\n * @arg @ref RCC_FLAG_IWDGRST Independent Watchdog reset\r\n * @arg @ref RCC_FLAG_WWDGRST Window Watchdog reset\r\n * @arg @ref RCC_FLAG_LPWRRST Low Power reset\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_FLAG(__FLAG__) (((((((__FLAG__) >> 5U) == 1U) ? RCC->CR : \\\r\n ((((__FLAG__) >> 5U) == 4U) ? RCC->CRRCR : \\\r\n ((((__FLAG__) >> 5U) == 2U) ? RCC->BDCR : \\\r\n ((((__FLAG__) >> 5U) == 3U) ? RCC->CSR : RCC->CIFR)))) & \\\r\n ((uint32_t)1U << ((__FLAG__) & RCC_FLAG_MASK))) != 0U) \\\r\n ? 1U : 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Constants\r\n * @{\r\n */\r\n/* Defines used for Flags */\r\n#define CR_REG_INDEX 1U\r\n#define BDCR_REG_INDEX 2U\r\n#define CSR_REG_INDEX 3U\r\n#define CRRCR_REG_INDEX 4U\r\n\r\n#define RCC_FLAG_MASK 0x1FU\r\n\r\n/* Define used for IS_RCC_CLOCKTYPE() */\r\n#define RCC_CLOCKTYPE_ALL (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2) /*!< All clcoktype to configure */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_OSCILLATORTYPE(__OSCILLATOR__) (((__OSCILLATOR__) == RCC_OSCILLATORTYPE_NONE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE))\r\n\r\n#define IS_RCC_HSE(__HSE__) (((__HSE__) == RCC_HSE_OFF) || ((__HSE__) == RCC_HSE_ON) || \\\r\n ((__HSE__) == RCC_HSE_BYPASS))\r\n\r\n#define IS_RCC_LSE(__LSE__) (((__LSE__) == RCC_LSE_OFF) || ((__LSE__) == RCC_LSE_ON) || \\\r\n ((__LSE__) == RCC_LSE_BYPASS))\r\n\r\n#define IS_RCC_HSI(__HSI__) (((__HSI__) == RCC_HSI_OFF) || ((__HSI__) == RCC_HSI_ON))\r\n\r\n#define IS_RCC_HSI_CALIBRATION_VALUE(__VALUE__) ((__VALUE__) <= (RCC_ICSCR_HSITRIM >> RCC_ICSCR_HSITRIM_Pos))\r\n\r\n#define IS_RCC_LSI(__LSI__) (((__LSI__) == RCC_LSI_OFF) || ((__LSI__) == RCC_LSI_ON))\r\n\r\n#define IS_RCC_HSI48(__HSI48__) (((__HSI48__) == RCC_HSI48_OFF) || ((__HSI48__) == RCC_HSI48_ON))\r\n\r\n#define IS_RCC_PLL(__PLL__) (((__PLL__) == RCC_PLL_NONE) ||((__PLL__) == RCC_PLL_OFF) || \\\r\n ((__PLL__) == RCC_PLL_ON))\r\n\r\n#define IS_RCC_PLLSOURCE(__SOURCE__) (((__SOURCE__) == RCC_PLLSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSE))\r\n\r\n#define IS_RCC_PLLM_VALUE(__VALUE__) ((1U <= (__VALUE__)) && ((__VALUE__) <= 16U))\r\n\r\n#define IS_RCC_PLLN_VALUE(__VALUE__) ((8U <= (__VALUE__)) && ((__VALUE__) <= 127U))\r\n\r\n#define IS_RCC_PLLP_VALUE(__VALUE__) (((__VALUE__) >= 2U) && ((__VALUE__) <= 31U))\r\n\r\n#define IS_RCC_PLLQ_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_PLLR_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_CLOCKTYPE(__CLK__) ((((__CLK__) & RCC_CLOCKTYPE_ALL) != 0x00UL) && (((__CLK__) & ~RCC_CLOCKTYPE_ALL) == 0x00UL))\r\n\r\n#define IS_RCC_SYSCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_SYSCLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_PLLCLK))\r\n\r\n#define IS_RCC_HCLK(__HCLK__) (((__HCLK__) == RCC_SYSCLK_DIV1) || ((__HCLK__) == RCC_SYSCLK_DIV2) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV4) || ((__HCLK__) == RCC_SYSCLK_DIV8) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV16) || ((__HCLK__) == RCC_SYSCLK_DIV64) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV128) || ((__HCLK__) == RCC_SYSCLK_DIV256) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV512))\r\n\r\n#define IS_RCC_PCLK(__PCLK__) (((__PCLK__) == RCC_HCLK_DIV1) || ((__PCLK__) == RCC_HCLK_DIV2) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV4) || ((__PCLK__) == RCC_HCLK_DIV8) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV16))\r\n\r\n#define IS_RCC_RTCCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_RTCCLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n\r\n#define IS_RCC_MCO(__MCOX__) (((__MCOX__) == RCC_MCO_PA8) || \\\r\n ((__MCOX__) == RCC_MCO_PG10))\r\n\r\n#define IS_RCC_MCO1SOURCE(__SOURCE__) (((__SOURCE__) == RCC_MCO1SOURCE_NOCLOCK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_PLLCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI48))\r\n\r\n#define IS_RCC_MCODIV(__DIV__) (((__DIV__) == RCC_MCODIV_1) || ((__DIV__) == RCC_MCODIV_2) || \\\r\n ((__DIV__) == RCC_MCODIV_4) || ((__DIV__) == RCC_MCODIV_8) || \\\r\n ((__DIV__) == RCC_MCODIV_16))\r\n\r\n#define IS_RCC_LSE_DRIVE(__DRIVE__) (((__DRIVE__) == RCC_LSEDRIVE_LOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMLOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMHIGH) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include RCC HAL Extended module */\r\n#include \"stm32g4xx_hal_rcc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCC_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions ******************************/\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void);\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv);\r\nvoid HAL_RCC_EnableCSS(void);\r\nvoid HAL_RCC_EnableLSECSS(void);\r\nvoid HAL_RCC_DisableLSECSS(void);\r\nuint32_t HAL_RCC_GetSysClockFreq(void);\r\nuint32_t HAL_RCC_GetHCLKFreq(void);\r\nuint32_t HAL_RCC_GetPCLK1Freq(void);\r\nuint32_t HAL_RCC_GetPCLK2Freq(void);\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency);\r\n/* CSS NMI IRQ handler */\r\nvoid HAL_RCC_NMI_IRQHandler(void);\r\n/* User Callbacks in non blocking mode (IT mode) */\r\nvoid HAL_RCC_CSSCallback(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_EX_H\r\n#define STM32G4xx_HAL_RCC_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Types RCCEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC extended clocks structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t Usart1ClockSelection; /*!< Specifies USART1 clock source.\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< Specifies USART2 clock source.\r\n This parameter can be a value of @ref RCCEx_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< Specifies USART3 clock source.\r\n This parameter can be a value of @ref RCCEx_USART3_Clock_Source */\r\n\r\n#if defined(UART4)\r\n uint32_t Uart4ClockSelection; /*!< Specifies UART4 clock source.\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n uint32_t Uart5ClockSelection; /*!< Specifies UART5 clock source.\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n#endif /* UART5 */\r\n\r\n uint32_t Lpuart1ClockSelection; /*!< Specifies LPUART1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPUART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< Specifies I2C1 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< Specifies I2C2 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< Specifies I2C3 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n#if defined(I2C4)\r\n\r\n uint32_t I2c4ClockSelection; /*!< Specifies I2C4 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C4_Clock_Source */\r\n#endif /* I2C4 */\r\n\r\n uint32_t Lptim1ClockSelection; /*!< Specifies LPTIM1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPTIM1_Clock_Source */\r\n\r\n uint32_t Sai1ClockSelection; /*!< Specifies SAI1 clock source.\r\n This parameter can be a value of @ref RCCEx_SAI1_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< Specifies I2S clock source.\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n#if defined(FDCAN1)\r\n\r\n uint32_t FdcanClockSelection; /*!< Specifies FDCAN clock source.\r\n This parameter can be a value of @ref RCCEx_FDCAN_Clock_Source */\r\n#endif /* FDCAN1 */\r\n#if defined(USB)\r\n\r\n uint32_t UsbClockSelection; /*!< Specifies USB clock source (warning: same source for RNG).\r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n#endif /* USB */\r\n\r\n uint32_t RngClockSelection; /*!< Specifies RNG clock source (warning: same source for USB).\r\n This parameter can be a value of @ref RCCEx_RNG_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< Specifies ADC12 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n#if defined(ADC345_COMMON)\r\n uint32_t Adc345ClockSelection; /*!< Specifies ADC345 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC345_Clock_Source */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n uint32_t QspiClockSelection; /*!< Specifies QuadSPI clock source.\r\n This parameter can be a value of @ref RCCEx_QSPI_Clock_Source */\r\n#endif\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC clock source.\r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n}RCC_PeriphCLKInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the division factor of the SYNC signal.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroDivider */\r\n\r\n uint32_t Source; /*!< Specifies the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroSource */\r\n\r\n uint32_t Polarity; /*!< Specifies the input polarity for the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroPolarity */\r\n\r\n uint32_t ReloadValue; /*!< Specifies the value to be loaded in the frequency error counter with each SYNC event.\r\n It can be calculated in using macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__)\r\n This parameter must be a number between 0 and 0xFFFF or a value of @ref RCCEx_CRS_ReloadValueDefault .*/\r\n\r\n uint32_t ErrorLimitValue; /*!< Specifies the value to be used to evaluate the captured frequency error value.\r\n This parameter must be a number between 0 and 0xFF or a value of @ref RCCEx_CRS_ErrorLimitDefault */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies a user-programmable trimming value to the HSI48 oscillator.\r\n This parameter must be a number between 0 and 0x7F or a value of @ref RCCEx_CRS_HSI48CalibrationDefault */\r\n\r\n}RCC_CRSInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Synchronization structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ReloadValue; /*!< Specifies the value loaded in the Counter reload value.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies value loaded in HSI48 oscillator smooth trimming.\r\n This parameter must be a number between 0 and 0x7F */\r\n\r\n uint32_t FreqErrorCapture; /*!< Specifies the value loaded in the .FECAP, the frequency error counter\r\n value latched in the time of the last SYNC event.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t FreqErrorDirection; /*!< Specifies the value loaded in the .FEDIR, the counting direction of the\r\n frequency error counter latched in the time of the last SYNC event.\r\n It shows whether the actual frequency is below or above the target.\r\n This parameter must be a value of @ref RCCEx_CRS_FreqErrorDirection*/\r\n\r\n}RCC_CRSSynchroInfoTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Constants RCCEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_LSCO_Clock_Source Low Speed Clock Source\r\n * @{\r\n */\r\n#define RCC_LSCOSOURCE_LSI 0x00000000U /*!< LSI selection for low speed clock output */\r\n#define RCC_LSCOSOURCE_LSE RCC_BDCR_LSCOSEL /*!< LSE selection for low speed clock output */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Periph_Clock_Selection Periph Clock Selection\r\n * @{\r\n */\r\n#define RCC_PERIPHCLK_USART1 0x00000001U\r\n#define RCC_PERIPHCLK_USART2 0x00000002U\r\n#define RCC_PERIPHCLK_USART3 0x00000004U\r\n#if defined(UART4)\r\n#define RCC_PERIPHCLK_UART4 0x00000008U\r\n#endif /* UART4 */\r\n#if defined(UART5)\r\n#define RCC_PERIPHCLK_UART5 0x00000010U\r\n#endif /* UART5 */\r\n#define RCC_PERIPHCLK_LPUART1 0x00000020U\r\n#define RCC_PERIPHCLK_I2C1 0x00000040U\r\n#define RCC_PERIPHCLK_I2C2 0x00000080U\r\n#define RCC_PERIPHCLK_I2C3 0x00000100U\r\n#define RCC_PERIPHCLK_LPTIM1 0x00000200U\r\n#define RCC_PERIPHCLK_SAI1 0x00000400U\r\n#define RCC_PERIPHCLK_I2S 0x00000800U\r\n#if defined(FDCAN1)\r\n#define RCC_PERIPHCLK_FDCAN 0x00001000U\r\n#endif /* FDCAN1 */\r\n#define RCC_PERIPHCLK_USB 0x00002000U\r\n#define RCC_PERIPHCLK_RNG 0x00004000U\r\n#define RCC_PERIPHCLK_ADC12 0x00008000U\r\n#if defined(ADC345_COMMON)\r\n#define RCC_PERIPHCLK_ADC345 0x00010000U\r\n#endif /* ADC345_COMMON */\r\n#if defined(I2C4)\r\n#define RCC_PERIPHCLK_I2C4 0x00020000U\r\n#endif /* I2C4 */\r\n#if defined(QUADSPI)\r\n#define RCC_PERIPHCLK_QSPI 0x00040000U\r\n#endif /* QUADSPI */\r\n#define RCC_PERIPHCLK_RTC 0x00080000U\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 0x00000000U\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CCIPR_USART1SEL_0\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CCIPR_USART1SEL_1\r\n#define RCC_USART1CLKSOURCE_LSE (RCC_CCIPR_USART1SEL_0 | RCC_CCIPR_USART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART2_Clock_Source USART2 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART2CLKSOURCE_SYSCLK RCC_CCIPR_USART2SEL_0\r\n#define RCC_USART2CLKSOURCE_HSI RCC_CCIPR_USART2SEL_1\r\n#define RCC_USART2CLKSOURCE_LSE (RCC_CCIPR_USART2SEL_0 | RCC_CCIPR_USART2SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART3_Clock_Source USART3 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART3CLKSOURCE_SYSCLK RCC_CCIPR_USART3SEL_0\r\n#define RCC_USART3CLKSOURCE_HSI RCC_CCIPR_USART3SEL_1\r\n#define RCC_USART3CLKSOURCE_LSE (RCC_CCIPR_USART3SEL_0 | RCC_CCIPR_USART3SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(UART4)\r\n/** @defgroup RCCEx_UART4_Clock_Source UART4 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART4CLKSOURCE_SYSCLK RCC_CCIPR_UART4SEL_0\r\n#define RCC_UART4CLKSOURCE_HSI RCC_CCIPR_UART4SEL_1\r\n#define RCC_UART4CLKSOURCE_LSE (RCC_CCIPR_UART4SEL_0 | RCC_CCIPR_UART4SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n/** @defgroup RCCEx_UART5_Clock_Source UART5 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART5CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART5CLKSOURCE_SYSCLK RCC_CCIPR_UART5SEL_0\r\n#define RCC_UART5CLKSOURCE_HSI RCC_CCIPR_UART5SEL_1\r\n#define RCC_UART5CLKSOURCE_LSE (RCC_CCIPR_UART5SEL_0 | RCC_CCIPR_UART5SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART5 */\r\n\r\n/** @defgroup RCCEx_LPUART1_Clock_Source LPUART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPUART1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPUART1CLKSOURCE_SYSCLK RCC_CCIPR_LPUART1SEL_0\r\n#define RCC_LPUART1CLKSOURCE_HSI RCC_CCIPR_LPUART1SEL_1\r\n#define RCC_LPUART1CLKSOURCE_LSE (RCC_CCIPR_LPUART1SEL_0 | RCC_CCIPR_LPUART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C1_Clock_Source I2C1 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C1CLKSOURCE_SYSCLK RCC_CCIPR_I2C1SEL_0\r\n#define RCC_I2C1CLKSOURCE_HSI RCC_CCIPR_I2C1SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CCIPR_I2C2SEL_0\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CCIPR_I2C2SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C3_Clock_Source I2C3 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C3CLKSOURCE_SYSCLK RCC_CCIPR_I2C3SEL_0\r\n#define RCC_I2C3CLKSOURCE_HSI RCC_CCIPR_I2C3SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_LPTIM1_Clock_Source LPTIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPTIM1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPTIM1CLKSOURCE_LSI RCC_CCIPR_LPTIM1SEL_0\r\n#define RCC_LPTIM1CLKSOURCE_HSI RCC_CCIPR_LPTIM1SEL_1\r\n#define RCC_LPTIM1CLKSOURCE_LSE RCC_CCIPR_LPTIM1SEL\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_SAI1_Clock_Source SAI1 Clock Source\r\n * @{\r\n */\r\n#define RCC_SAI1CLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_SAI1CLKSOURCE_PLL RCC_CCIPR_SAI1SEL_0\r\n#define RCC_SAI1CLKSOURCE_EXT RCC_CCIPR_SAI1SEL_1\r\n#define RCC_SAI1CLKSOURCE_HSI (RCC_CCIPR_SAI1SEL_1 | RCC_CCIPR_SAI1SEL_0)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_I2SCLKSOURCE_PLL RCC_CCIPR_I2S23SEL_0\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CCIPR_I2S23SEL_1\r\n#define RCC_I2SCLKSOURCE_HSI (RCC_CCIPR_I2S23SEL_1 | RCC_CCIPR_I2S23SEL_0)\r\n/**\r\n * @}\r\n */\r\n#if defined(FDCAN1)\r\n/** @defgroup RCCEx_FDCAN_Clock_Source FDCAN Clock Source\r\n * @{\r\n */\r\n#define RCC_FDCANCLKSOURCE_HSE 0x00000000U\r\n#define RCC_FDCANCLKSOURCE_PLL RCC_CCIPR_FDCANSEL_0\r\n#define RCC_FDCANCLKSOURCE_PCLK1 RCC_CCIPR_FDCANSEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* FDCAN1 */\r\n\r\n/** @defgroup RCCEx_RNG_Clock_Source RNG Clock Source\r\n * @{\r\n */\r\n#define RCC_RNGCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_RNGCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USB_Clock_Source USB Clock Source\r\n * @{\r\n */\r\n#define RCC_USBCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_USBCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source ADC12 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC12CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC12CLKSOURCE_PLL RCC_CCIPR_ADC12SEL_0\r\n#define RCC_ADC12CLKSOURCE_SYSCLK RCC_CCIPR_ADC12SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @defgroup RCCEx_ADC345_Clock_Source ADC345 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC345CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC345CLKSOURCE_PLL RCC_CCIPR_ADC345SEL_0\r\n#define RCC_ADC345CLKSOURCE_SYSCLK RCC_CCIPR_ADC345SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(I2C4)\r\n/** @defgroup RCCEx_I2C4_Clock_Source I2C4 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C4CLKSOURCE_SYSCLK RCC_CCIPR2_I2C4SEL_0\r\n#define RCC_I2C4CLKSOURCE_HSI RCC_CCIPR2_I2C4SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* I2C4 */\r\n\r\n#if defined(QUADSPI)\r\n/** @defgroup RCCEx_QSPI_Clock_Source QuadSPI Clock Source\r\n * @{\r\n */\r\n#define RCC_QSPICLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_QSPICLKSOURCE_HSI RCC_CCIPR2_QSPISEL_0\r\n#define RCC_QSPICLKSOURCE_PLL RCC_CCIPR2_QSPISEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_EXTI_LINE_LSECSS RCC LSE CSS external interrupt line\r\n * @{\r\n */\r\n#define RCC_EXTI_LINE_LSECSS EXTI_IMR1_IM19 /*!< External interrupt line 19 connected to the LSE CSS EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Status RCCEx CRS Status\r\n * @{\r\n */\r\n#define RCC_CRS_NONE 0x00000000U\r\n#define RCC_CRS_TIMEOUT 0x00000001U\r\n#define RCC_CRS_SYNCOK 0x00000002U\r\n#define RCC_CRS_SYNCWARN 0x00000004U\r\n#define RCC_CRS_SYNCERR 0x00000008U\r\n#define RCC_CRS_SYNCMISS 0x00000010U\r\n#define RCC_CRS_TRIMOVF 0x00000020U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroSource RCCEx CRS SynchroSource\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_SOURCE_GPIO 0x00000000U /*!< Synchro Signal source GPIO */\r\n#define RCC_CRS_SYNC_SOURCE_LSE CRS_CFGR_SYNCSRC_0 /*!< Synchro Signal source LSE */\r\n#define RCC_CRS_SYNC_SOURCE_USB CRS_CFGR_SYNCSRC_1 /*!< Synchro Signal source USB SOF (default)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroDivider RCCEx CRS SynchroDivider\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_DIV1 0x00000000U /*!< Synchro Signal not divided (default) */\r\n#define RCC_CRS_SYNC_DIV2 CRS_CFGR_SYNCDIV_0 /*!< Synchro Signal divided by 2 */\r\n#define RCC_CRS_SYNC_DIV4 CRS_CFGR_SYNCDIV_1 /*!< Synchro Signal divided by 4 */\r\n#define RCC_CRS_SYNC_DIV8 (CRS_CFGR_SYNCDIV_1 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 8 */\r\n#define RCC_CRS_SYNC_DIV16 CRS_CFGR_SYNCDIV_2 /*!< Synchro Signal divided by 16 */\r\n#define RCC_CRS_SYNC_DIV32 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 32 */\r\n#define RCC_CRS_SYNC_DIV64 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_1) /*!< Synchro Signal divided by 64 */\r\n#define RCC_CRS_SYNC_DIV128 CRS_CFGR_SYNCDIV /*!< Synchro Signal divided by 128 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroPolarity RCCEx CRS SynchroPolarity\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_POLARITY_RISING 0x00000000U /*!< Synchro Active on rising edge (default) */\r\n#define RCC_CRS_SYNC_POLARITY_FALLING CRS_CFGR_SYNCPOL /*!< Synchro Active on falling edge */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ReloadValueDefault RCCEx CRS ReloadValueDefault\r\n * @{\r\n */\r\n#define RCC_CRS_RELOADVALUE_DEFAULT 0x0000BB7FU /*!< The reset value of the RELOAD field corresponds\r\n to a target frequency of 48 MHz and a synchronization signal frequency of 1 kHz (SOF signal from USB). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ErrorLimitDefault RCCEx CRS ErrorLimitDefault\r\n * @{\r\n */\r\n#define RCC_CRS_ERRORLIMIT_DEFAULT 0x00000022U /*!< Default Frequency error limit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_HSI48CalibrationDefault RCCEx CRS HSI48CalibrationDefault\r\n * @{\r\n */\r\n#define RCC_CRS_HSI48CALIBRATION_DEFAULT 0x00000020U /*!< The default value is 32, which corresponds to the middle of the trimming interval.\r\n The trimming step is around 67 kHz between two consecutive TRIM steps. A higher TRIM value\r\n corresponds to a higher output frequency */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_FreqErrorDirection RCCEx CRS FreqErrorDirection\r\n * @{\r\n */\r\n#define RCC_CRS_FREQERRORDIR_UP 0x00000000U /*!< Upcounting direction, the actual frequency is above the target */\r\n#define RCC_CRS_FREQERRORDIR_DOWN CRS_ISR_FEDIR /*!< Downcounting direction, the actual frequency is below the target */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Interrupt_Sources RCCEx CRS Interrupt Sources\r\n * @{\r\n */\r\n#define RCC_CRS_IT_SYNCOK CRS_CR_SYNCOKIE /*!< SYNC event OK */\r\n#define RCC_CRS_IT_SYNCWARN CRS_CR_SYNCWARNIE /*!< SYNC warning */\r\n#define RCC_CRS_IT_ERR CRS_CR_ERRIE /*!< Error */\r\n#define RCC_CRS_IT_ESYNC CRS_CR_ESYNCIE /*!< Expected SYNC */\r\n#define RCC_CRS_IT_SYNCERR CRS_CR_ERRIE /*!< SYNC error */\r\n#define RCC_CRS_IT_SYNCMISS CRS_CR_ERRIE /*!< SYNC missed */\r\n#define RCC_CRS_IT_TRIMOVF CRS_CR_ERRIE /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Flags RCCEx CRS Flags\r\n * @{\r\n */\r\n#define RCC_CRS_FLAG_SYNCOK CRS_ISR_SYNCOKF /*!< SYNC event OK flag */\r\n#define RCC_CRS_FLAG_SYNCWARN CRS_ISR_SYNCWARNF /*!< SYNC warning flag */\r\n#define RCC_CRS_FLAG_ERR CRS_ISR_ERRF /*!< Error flag */\r\n#define RCC_CRS_FLAG_ESYNC CRS_ISR_ESYNCF /*!< Expected SYNC flag */\r\n#define RCC_CRS_FLAG_SYNCERR CRS_ISR_SYNCERR /*!< SYNC error */\r\n#define RCC_CRS_FLAG_SYNCMISS CRS_ISR_SYNCMISS /*!< SYNC missed*/\r\n#define RCC_CRS_FLAG_TRIMOVF CRS_ISR_TRIMOVF /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Macros RCCEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Macro to configure the USART1 clock (USART1CLK).\r\n *\r\n * @param __USART1_CLKSOURCE__ specifies the USART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART1_CONFIG(__USART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART1SEL, (__USART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n */\r\n#define __HAL_RCC_GET_USART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART1SEL))\r\n\r\n/** @brief Macro to configure the USART2 clock (USART2CLK).\r\n *\r\n * @param __USART2_CLKSOURCE__ specifies the USART2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART2_CONFIG(__USART2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART2SEL, (__USART2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n */\r\n#define __HAL_RCC_GET_USART2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART2SEL))\r\n\r\n/** @brief Macro to configure the USART3 clock (USART3CLK).\r\n *\r\n * @param __USART3_CLKSOURCE__ specifies the USART3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART3_CONFIG(__USART3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART3SEL, (__USART3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n */\r\n#define __HAL_RCC_GET_USART3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART3SEL))\r\n\r\n#if defined(UART4)\r\n/** @brief Macro to configure the UART4 clock (UART4CLK).\r\n *\r\n * @param __UART4_CLKSOURCE__ specifies the UART4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART4_CONFIG(__UART4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART4SEL, (__UART4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n */\r\n#define __HAL_RCC_GET_UART4_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART4SEL))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n/** @brief Macro to configure the UART5 clock (UART5CLK).\r\n *\r\n * @param __UART5_CLKSOURCE__ specifies the UART5 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART5_CONFIG(__UART5_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART5SEL, (__UART5_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART5 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n */\r\n#define __HAL_RCC_GET_UART5_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART5SEL))\r\n\r\n#endif /* UART5 */\r\n\r\n/** @brief Macro to configure the LPUART1 clock (LPUART1CLK).\r\n *\r\n * @param __LPUART1_CLKSOURCE__ specifies the LPUART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPUART1_CONFIG(__LPUART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPUART1SEL, (__LPUART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPUART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPUART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPUART1SEL))\r\n\r\n/** @brief Macro to configure the I2C1 clock (I2C1CLK).\r\n *\r\n * @param __I2C1_CLKSOURCE__ specifies the I2C1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C1_CONFIG(__I2C1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C1SEL, (__I2C1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n */\r\n#define __HAL_RCC_GET_I2C1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C1SEL))\r\n\r\n\r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n *\r\n * @param __I2C2_CLKSOURCE__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C2SEL, (__I2C2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C2SEL))\r\n\r\n/** @brief Macro to configure the I2C3 clock (I2C3CLK).\r\n *\r\n * @param __I2C3_CLKSOURCE__ specifies the I2C3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C3_CONFIG(__I2C3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C3SEL, (__I2C3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_GET_I2C3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C3SEL))\r\n\r\n#if defined(I2C4)\r\n\r\n/** @brief Macro to configure the I2C4 clock (I2C4CLK).\r\n *\r\n * @param __I2C4_CLKSOURCE__ specifies the I2C4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C4_CONFIG(__I2C4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL, (__I2C4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n */\r\n#define __HAL_RCC_GET_I2C4_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL))\r\n\r\n#endif /* I2C4 */\r\n\r\n/** @brief Macro to configure the LPTIM1 clock (LPTIM1CLK).\r\n *\r\n * @param __LPTIM1_CLKSOURCE__ specifies the LPTIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI LSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPTIM1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPTIM1_CONFIG(__LPTIM1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL, (__LPTIM1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPTIM1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPTIM1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the SAI1 clock source.\r\n * @param __SAI1_CLKSOURCE__ defines the SAI1 clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SAI1_CONFIG(__SAI1_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_SAI1SEL, (__SAI1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the SAI1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_SAI1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_SAI1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the I2S clock source.\r\n * @param __I2S_CLKSOURCE__ defines the I2S clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2S_CONFIG(__I2S_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2S23SEL, (__I2S_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2S clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_I2S_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_I2S23SEL)))\r\n\r\n#if defined(FDCAN1)\r\n/**\r\n * @brief Macro to configure the FDCAN clock source.\r\n * @param __FDCAN_CLKSOURCE__ defines the FDCAN clock source. This clock is derived\r\n * from the HSE, system PLL or PCLK1.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_FDCAN_CONFIG(__FDCAN_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_FDCANSEL, (uint32_t)(__FDCAN_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the FDCAN clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n */\r\n#define __HAL_RCC_GET_FDCAN_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_FDCANSEL)))\r\n#endif /* FDCAN1 */\r\n\r\n/** @brief Macro to configure the RNG clock.\r\n *\r\n * @note USB and RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __RNG_CLKSOURCE__ specifies the RNG clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL Clock selected as RNG clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RNG_CONFIG(__RNG_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__RNG_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the RNG clock.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL \"Q\" clock selected as RNG clock\r\n */\r\n#define __HAL_RCC_GET_RNG_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#if defined(USB)\r\n\r\n/** @brief Macro to configure the USB clock (USBCLK).\r\n *\r\n * @note USB, RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __USB_CLKSOURCE__ specifies the USB clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USB_CONFIG(__USB_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__USB_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USB clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n */\r\n#define __HAL_RCC_GET_USB_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#endif /* USB */\r\n\r\n/** @brief Macro to configure the ADC12 interface clock.\r\n * @param __ADC12_CLKSOURCE__ specifies the ADC12 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC12_CONFIG(__ADC12_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC12SEL, (__ADC12_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the ADC12 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n */\r\n#define __HAL_RCC_GET_ADC12_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC12SEL))\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @brief Macro to configure the ADC345 interface clock.\r\n * @param __ADC345_CLKSOURCE__ specifies the ADC345 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC345_CONFIG(__ADC345_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC345SEL, __ADC345_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the ADC345 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n */\r\n#define __HAL_RCC_GET_ADC345_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC345SEL))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n/** @brief Macro to configure the QuadSPI clock.\r\n * @param __QSPI_CLKSOURCE__ specifies the QuadSPI clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_QSPI_CONFIG(__QSPI_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_QSPISEL, __QSPI_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the QuadSPI clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n */\r\n#define __HAL_RCC_GET_QSPI_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_QSPISEL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified RCC LSE CSS EXTI interrupt flag is set or not.\r\n * @retval EXTI RCC LSE CSS Line Status.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GET_FLAG() (READ_BIT(EXTI->PR1, RCC_EXTI_LINE_LSECSS) == RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Clear the RCC LSE CSS EXTI flag.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on the RCC LSE CSS EXTI line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_ENABLE_IT(__INTERRUPT__) SET_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/** @brief Check whether the CRS interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the CRS interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval The new state of __INTERRUPT__ (SET or RESET).\r\n */\r\n#define __HAL_RCC_CRS_GET_IT_SOURCE(__INTERRUPT__) ((READ_BIT(CRS->CR, (__INTERRUPT__)) != 0U) ? SET : RESET)\r\n\r\n/** @brief Clear the CRS interrupt pending bits\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @arg @ref RCC_CRS_IT_TRIMOVF Trimming overflow or underflow interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCERR SYNC error interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCMISS SYNC missed interrupt\r\n */\r\n/* CRS IT Error Mask */\r\n#define RCC_CRS_IT_ERROR_MASK (RCC_CRS_IT_TRIMOVF | RCC_CRS_IT_SYNCERR | RCC_CRS_IT_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_IT(__INTERRUPT__) do { \\\r\n if(((__INTERRUPT__) & RCC_CRS_IT_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__INTERRUPT__) & ~RCC_CRS_IT_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__INTERRUPT__)); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified CRS flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @retval The new state of _FLAG_ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_CRS_GET_FLAG(__FLAG__) (READ_BIT(CRS->ISR, (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the CRS specified FLAG.\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @note RCC_CRS_FLAG_ERR clears RCC_CRS_FLAG_TRIMOVF, RCC_CRS_FLAG_SYNCERR, RCC_CRS_FLAG_SYNCMISS and consequently RCC_CRS_FLAG_ERR\r\n * @retval None\r\n */\r\n\r\n/* CRS Flag Error Mask */\r\n#define RCC_CRS_FLAG_ERROR_MASK (RCC_CRS_FLAG_TRIMOVF | RCC_CRS_FLAG_SYNCERR | RCC_CRS_FLAG_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_FLAG(__FLAG__) do { \\\r\n if(((__FLAG__) & RCC_CRS_FLAG_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__FLAG__) & ~RCC_CRS_FLAG_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__FLAG__)); \\\r\n } \\\r\n } while(0)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Extended_Features RCCEx CRS Extended Features\r\n * @{\r\n */\r\n/**\r\n * @brief Enable the oscillator clock for frequency error counter.\r\n * @note when the CEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE() SET_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Disable the oscillator clock for frequency error counter.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Enable the automatic hardware adjustment of TRIM bits.\r\n * @note When the AUTOTRIMEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE() SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Enable or disable the automatic hardware adjustment of TRIM bits.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Macro to calculate reload value to be set in CRS register according to target and sync frequencies\r\n * @note The RELOAD value should be selected according to the ratio between the target frequency and the frequency\r\n * of the synchronization source after prescaling. It is then decreased by one in order to\r\n * reach the expected synchronization on the zero value. The formula is the following:\r\n * RELOAD = (fTARGET / fSYNC) -1\r\n * @param __FTARGET__ Target frequency (value in Hz)\r\n * @param __FSYNC__ Synchronization signal frequency (value in Hz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__) (((__FTARGET__) / (__FSYNC__)) - 1U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_EnableLSECSS(void);\r\nvoid HAL_RCCEx_DisableLSECSS(void);\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void);\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void);\r\nvoid HAL_RCCEx_LSECSS_Callback(void);\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource);\r\nvoid HAL_RCCEx_DisableLSCO(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit);\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void);\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo);\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout);\r\nvoid HAL_RCCEx_CRS_IRQHandler(void);\r\nvoid HAL_RCCEx_CRS_SyncOkCallback(void);\r\nvoid HAL_RCCEx_CRS_SyncWarnCallback(void);\r\nvoid HAL_RCCEx_CRS_ExpectedSyncCallback(void);\r\nvoid HAL_RCCEx_CRS_ErrorCallback(uint32_t Error);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_LSCOSOURCE(__SOURCE__) (((__SOURCE__) == RCC_LSCOSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LSCOSOURCE_LSE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32GBK1CB)\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#endif /* STM32G474xx || STM32G484xx */\r\n\r\n#define IS_RCC_USART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_HSI))\r\n\r\n#if defined(UART4)\r\n#define IS_RCC_UART4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_HSI))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define IS_RCC_UART5CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART5CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_HSI))\r\n\r\n#endif /* UART5 */\r\n\r\n#define IS_RCC_LPUART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPUART1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_HSI))\r\n\r\n#if defined(I2C4)\r\n\r\n#define IS_RCC_I2C4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_HSI))\r\n\r\n#endif /* I2C4 */\r\n\r\n#define IS_RCC_LPTIM1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPTIM1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSE))\r\n\r\n#define IS_RCC_SAI1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_SAI1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2SCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_HSI))\r\n\r\n#if defined(FDCAN1)\r\n#define IS_RCC_FDCANCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_FDCANCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PCLK1))\r\n\r\n#endif /* FDCAN1 */\r\n#define IS_RCC_RNGCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_RNGCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_RNGCLKSOURCE_PLL))\r\n\r\n#if defined(USB)\r\n#define IS_RCC_USBCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USBCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_USBCLKSOURCE_PLL))\r\n\r\n#endif /* USB */\r\n\r\n#define IS_RCC_ADC12CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC12CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_SYSCLK))\r\n\r\n#if defined(ADC345_COMMON)\r\n#define IS_RCC_ADC345CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC345CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_SYSCLK))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n#define IS_RCC_QSPICLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_QSPICLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_PLL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n#define IS_RCC_CRS_SYNC_SOURCE(__SOURCE__) (((__SOURCE__) == RCC_CRS_SYNC_SOURCE_GPIO) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_USB))\r\n\r\n#define IS_RCC_CRS_SYNC_DIV(__DIV__) (((__DIV__) == RCC_CRS_SYNC_DIV1) || ((__DIV__) == RCC_CRS_SYNC_DIV2) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV4) || ((__DIV__) == RCC_CRS_SYNC_DIV8) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV16) || ((__DIV__) == RCC_CRS_SYNC_DIV32) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV64) || ((__DIV__) == RCC_CRS_SYNC_DIV128))\r\n\r\n#define IS_RCC_CRS_SYNC_POLARITY(__POLARITY__) (((__POLARITY__) == RCC_CRS_SYNC_POLARITY_RISING) || \\\r\n ((__POLARITY__) == RCC_CRS_SYNC_POLARITY_FALLING))\r\n\r\n#define IS_RCC_CRS_RELOADVALUE(__VALUE__) (((__VALUE__) <= 0xFFFFU))\r\n\r\n#define IS_RCC_CRS_ERRORLIMIT(__VALUE__) (((__VALUE__) <= 0xFFU))\r\n\r\n#define IS_RCC_CRS_HSI48CALIBRATION(__VALUE__) (((__VALUE__) <= 0x3FU))\r\n\r\n#define IS_RCC_CRS_FREQERRORDIR(__DIR__) (((__DIR__) == RCC_CRS_FREQERRORDIR_UP) || \\\r\n ((__DIR__) == RCC_CRS_FREQERRORDIR_DOWN))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_EX_H */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_H\r\n#define STM32G4xx_HAL_TIM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Types TIM Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Time base Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n Macro __HAL_TIM_CALC_PSC() can be used to calculate prescaler value */\r\n\r\n uint32_t CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_Counter_Mode */\r\n\r\n uint32_t Period; /*!< Specifies the period value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)Macros __HAL_TIM_CALC_PERIOD(),\r\n __HAL_TIM_CALC_PERIOD_DITHER(),__HAL_TIM_CALC_PERIOD_BY_DELAY(),\r\n __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY()can be used to calculate Period value */\r\n\r\n uint32_t ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_ClockDivision */\r\n\r\n uint32_t RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n GP timers: this parameter must be a number between Min_Data = 0x00 and\r\n Max_Data = 0xFF.\r\n Advanced timers: this parameter must be a number between Min_Data = 0x0000 and\r\n Max_Data = 0xFFFF. */\r\n\r\n uint32_t AutoReloadPreload; /*!< Specifies the auto-reload preload.\r\n This parameter can be a value of @ref TIM_AutoReloadPreload */\r\n} TIM_Base_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Output Compare Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCFastMode; /*!< Specifies the Fast mode state.\r\n This parameter can be a value of @ref TIM_Output_Fast_State\r\n @note This parameter is valid only in PWM1 and PWM2 mode. */\r\n\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n} TIM_OC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM One Pulse Mode Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_OnePulse_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Input Capture Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_IC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t EncoderMode; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Mode */\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC1Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t IC2Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC2Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC2Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC2Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_Encoder_InitTypeDef;\r\n\r\n/**\r\n * @brief Clock Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockSource; /*!< TIM clock sources\r\n This parameter can be a value of @ref TIM_Clock_Source */\r\n uint32_t ClockPolarity; /*!< TIM clock polarity\r\n This parameter can be a value of @ref TIM_Clock_Polarity */\r\n uint32_t ClockPrescaler; /*!< TIM clock prescaler\r\n This parameter can be a value of @ref TIM_Clock_Prescaler */\r\n uint32_t ClockFilter; /*!< TIM clock filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClockConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Clear Input Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClearInputState; /*!< TIM clear Input state\r\n This parameter can be ENABLE or DISABLE */\r\n uint32_t ClearInputSource; /*!< TIM clear Input sources\r\n This parameter can be a value of @ref TIM_ClearInput_Source */\r\n uint32_t ClearInputPolarity; /*!< TIM Clear Input polarity\r\n This parameter can be a value of @ref TIM_ClearInput_Polarity */\r\n uint32_t ClearInputPrescaler; /*!< TIM Clear Input prescaler\r\n This parameter must be 0: When OCRef clear feature is used with ETR source,\r\n ETR prescaler must be off */\r\n uint32_t ClearInputFilter; /*!< TIM Clear Input filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClearInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Master configuration Structure definition\r\n * @note Advanced timers provide TRGO2 internal line which is redirected\r\n * to the ADC\r\n */\r\ntypedef struct\r\n{\r\n uint32_t MasterOutputTrigger; /*!< Trigger output (TRGO) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection */\r\n uint32_t MasterOutputTrigger2; /*!< Trigger output2 (TRGO2) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection_2 */\r\n uint32_t MasterSlaveMode; /*!< Master/slave mode selection\r\n This parameter can be a value of @ref TIM_Master_Slave_Mode\r\n @note When the Master/slave mode is enabled, the effect of\r\n an event on the trigger input (TRGI) is delayed to allow a\r\n perfect synchronization between the current timer and its\r\n slaves (through TRGO). It is not mandatory in case of timer\r\n synchronization mode. */\r\n} TIM_MasterConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Slave configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SlaveMode; /*!< Slave mode selection\r\n This parameter can be a value of @ref TIM_Slave_Mode */\r\n uint32_t InputTrigger; /*!< Input Trigger source\r\n This parameter can be a value of @ref TIM_Trigger_Selection */\r\n uint32_t TriggerPolarity; /*!< Input Trigger polarity\r\n This parameter can be a value of @ref TIM_Trigger_Polarity */\r\n uint32_t TriggerPrescaler; /*!< Input trigger prescaler\r\n This parameter can be a value of @ref TIM_Trigger_Prescaler */\r\n uint32_t TriggerFilter; /*!< Input trigger filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n} TIM_SlaveConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Break input(s) and Dead time configuration Structure definition\r\n * @note 2 break inputs can be configured (BKIN and BKIN2) with configurable\r\n * filter and polarity.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OffStateRunMode; /*!< TIM off state in run mode, This parameter can be a value of @ref TIM_OSSR_Off_State_Selection_for_Run_mode_state */\r\n\r\n uint32_t OffStateIDLEMode; /*!< TIM off state in IDLE mode, This parameter can be a value of @ref TIM_OSSI_Off_State_Selection_for_Idle_mode_state */\r\n\r\n uint32_t LockLevel; /*!< TIM Lock level, This parameter can be a value of @ref TIM_Lock_level */\r\n\r\n uint32_t DeadTime; /*!< TIM dead Time, This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t BreakState; /*!< TIM Break State, This parameter can be a value of @ref TIM_Break_Input_enable_disable */\r\n\r\n uint32_t BreakPolarity; /*!< TIM Break input polarity, This parameter can be a value of @ref TIM_Break_Polarity */\r\n\r\n uint32_t BreakFilter; /*!< Specifies the break input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t BreakAFMode; /*!< Specifies the alternate function mode of the break input.This parameter can be a value of @ref TIM_Break_Input_AF_Mode */\r\n\r\n uint32_t Break2State; /*!< TIM Break2 State, This parameter can be a value of @ref TIM_Break2_Input_enable_disable */\r\n\r\n uint32_t Break2Polarity; /*!< TIM Break2 input polarity, This parameter can be a value of @ref TIM_Break2_Polarity */\r\n\r\n uint32_t Break2Filter; /*!< TIM break2 input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Break2AFMode; /*!< Specifies the alternate function mode of the break2 input.This parameter can be a value of @ref TIM_Break2_Input_AF_Mode */\r\n\r\n uint32_t AutomaticOutput; /*!< TIM Automatic Output Enable state, This parameter can be a value of @ref TIM_AOE_Bit_Set_Reset */\r\n\r\n} TIM_BreakDeadTimeConfigTypeDef;\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_STATE_RESET = 0x00U, /*!< Peripheral not yet initialized or disabled */\r\n HAL_TIM_STATE_READY = 0x01U, /*!< Peripheral Initialized and ready for use */\r\n HAL_TIM_STATE_BUSY = 0x02U, /*!< An internal process is ongoing */\r\n HAL_TIM_STATE_TIMEOUT = 0x03U, /*!< Timeout state */\r\n HAL_TIM_STATE_ERROR = 0x04U /*!< Reception process is ongoing */\r\n} HAL_TIM_StateTypeDef;\r\n\r\n/**\r\n * @brief TIM Channel States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_CHANNEL_STATE_RESET = 0x00U, /*!< TIM Channel initial state */\r\n HAL_TIM_CHANNEL_STATE_READY = 0x01U, /*!< TIM Channel ready for use */\r\n HAL_TIM_CHANNEL_STATE_BUSY = 0x02U, /*!< An internal process is ongoing on the TIM channel */\r\n} HAL_TIM_ChannelStateTypeDef;\r\n\r\n/**\r\n * @brief DMA Burst States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_BURST_STATE_RESET = 0x00U, /*!< DMA Burst initial state */\r\n HAL_DMA_BURST_STATE_READY = 0x01U, /*!< DMA Burst ready for use */\r\n HAL_DMA_BURST_STATE_BUSY = 0x02U, /*!< Ongoing DMA Burst */\r\n} HAL_TIM_DMABurstStateTypeDef;\r\n\r\n/**\r\n * @brief HAL Active channel structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_ACTIVE_CHANNEL_1 = 0x01U, /*!< The active channel is 1 */\r\n HAL_TIM_ACTIVE_CHANNEL_2 = 0x02U, /*!< The active channel is 2 */\r\n HAL_TIM_ACTIVE_CHANNEL_3 = 0x04U, /*!< The active channel is 3 */\r\n HAL_TIM_ACTIVE_CHANNEL_4 = 0x08U, /*!< The active channel is 4 */\r\n HAL_TIM_ACTIVE_CHANNEL_5 = 0x10U, /*!< The active channel is 5 */\r\n HAL_TIM_ACTIVE_CHANNEL_6 = 0x20U, /*!< The active channel is 6 */\r\n HAL_TIM_ACTIVE_CHANNEL_CLEARED = 0x00U /*!< All active channels cleared */\r\n} HAL_TIM_ActiveChannel;\r\n\r\n/**\r\n * @brief TIM Time Base Handle Structure definition\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\ntypedef struct __TIM_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n{\r\n TIM_TypeDef *Instance; /*!< Register base address */\r\n TIM_Base_InitTypeDef Init; /*!< TIM Time Base required parameters */\r\n HAL_TIM_ActiveChannel Channel; /*!< Active channel */\r\n DMA_HandleTypeDef *hdma[7]; /*!< DMA Handlers array\r\n This array is accessed by a @ref DMA_Handle_index */\r\n HAL_LockTypeDef Lock; /*!< Locking object */\r\n __IO HAL_TIM_StateTypeDef State; /*!< TIM operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelState[6]; /*!< TIM channel operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelNState[4]; /*!< TIM complementary channel operation state */\r\n __IO HAL_TIM_DMABurstStateTypeDef DMABurstState; /*!< DMA burst operation state */\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n void (* Base_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp Init Callback */\r\n void (* Base_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp DeInit Callback */\r\n void (* IC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp Init Callback */\r\n void (* IC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp DeInit Callback */\r\n void (* OC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp Init Callback */\r\n void (* OC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp DeInit Callback */\r\n void (* PWM_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp Init Callback */\r\n void (* PWM_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp DeInit Callback */\r\n void (* OnePulse_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp Init Callback */\r\n void (* OnePulse_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp DeInit Callback */\r\n void (* Encoder_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp Init Callback */\r\n void (* Encoder_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp DeInit Callback */\r\n void (* HallSensor_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp Init Callback */\r\n void (* HallSensor_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp DeInit Callback */\r\n void (* PeriodElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed Callback */\r\n void (* PeriodElapsedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed half complete Callback */\r\n void (* TriggerCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger Callback */\r\n void (* TriggerHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger half complete Callback */\r\n void (* IC_CaptureCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture Callback */\r\n void (* IC_CaptureHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture half complete Callback */\r\n void (* OC_DelayElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Output Compare Delay Elapsed Callback */\r\n void (* PWM_PulseFinishedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished Callback */\r\n void (* PWM_PulseFinishedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished half complete Callback */\r\n void (* ErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Error Callback */\r\n void (* CommutationCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation Callback */\r\n void (* CommutationHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation half complete Callback */\r\n void (* BreakCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break Callback */\r\n void (* Break2Callback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break2 Callback */\r\n void (* EncoderIndexCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Index Callback */\r\n void (* DirectionChangeCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Direction Change Callback */\r\n void (* IndexErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Index Error Callback */\r\n void (* TransitionErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Transition Error Callback */\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n} TIM_HandleTypeDef;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL TIM Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_BASE_MSPINIT_CB_ID = 0x00U /*!< TIM Base MspInit Callback ID */\r\n , HAL_TIM_BASE_MSPDEINIT_CB_ID = 0x01U /*!< TIM Base MspDeInit Callback ID */\r\n , HAL_TIM_IC_MSPINIT_CB_ID = 0x02U /*!< TIM IC MspInit Callback ID */\r\n , HAL_TIM_IC_MSPDEINIT_CB_ID = 0x03U /*!< TIM IC MspDeInit Callback ID */\r\n , HAL_TIM_OC_MSPINIT_CB_ID = 0x04U /*!< TIM OC MspInit Callback ID */\r\n , HAL_TIM_OC_MSPDEINIT_CB_ID = 0x05U /*!< TIM OC MspDeInit Callback ID */\r\n , HAL_TIM_PWM_MSPINIT_CB_ID = 0x06U /*!< TIM PWM MspInit Callback ID */\r\n , HAL_TIM_PWM_MSPDEINIT_CB_ID = 0x07U /*!< TIM PWM MspDeInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPINIT_CB_ID = 0x08U /*!< TIM One Pulse MspInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID = 0x09U /*!< TIM One Pulse MspDeInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPINIT_CB_ID = 0x0AU /*!< TIM Encoder MspInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPDEINIT_CB_ID = 0x0BU /*!< TIM Encoder MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID = 0x0CU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID = 0x0DU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_CB_ID = 0x0EU /*!< TIM Period Elapsed Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID = 0x0FU /*!< TIM Period Elapsed half complete Callback ID */\r\n , HAL_TIM_TRIGGER_CB_ID = 0x10U /*!< TIM Trigger Callback ID */\r\n , HAL_TIM_TRIGGER_HALF_CB_ID = 0x11U /*!< TIM Trigger half complete Callback ID */\r\n\r\n , HAL_TIM_IC_CAPTURE_CB_ID = 0x12U /*!< TIM Input Capture Callback ID */\r\n , HAL_TIM_IC_CAPTURE_HALF_CB_ID = 0x13U /*!< TIM Input Capture half complete Callback ID */\r\n , HAL_TIM_OC_DELAY_ELAPSED_CB_ID = 0x14U /*!< TIM Output Compare Delay Elapsed Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_CB_ID = 0x15U /*!< TIM PWM Pulse Finished Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID = 0x16U /*!< TIM PWM Pulse Finished half complete Callback ID */\r\n , HAL_TIM_ERROR_CB_ID = 0x17U /*!< TIM Error Callback ID */\r\n , HAL_TIM_COMMUTATION_CB_ID = 0x18U /*!< TIM Commutation Callback ID */\r\n , HAL_TIM_COMMUTATION_HALF_CB_ID = 0x19U /*!< TIM Commutation half complete Callback ID */\r\n , HAL_TIM_BREAK_CB_ID = 0x1AU /*!< TIM Break Callback ID */\r\n , HAL_TIM_BREAK2_CB_ID = 0x1BU /*!< TIM Break2 Callback ID */\r\n , HAL_TIM_ENCODER_INDEX_CB_ID = 0x1CU /*!< TIM Encoder Index Callback ID */\r\n , HAL_TIM_DIRECTION_CHANGE_CB_ID = 0x1DU /*!< TIM Direction Change Callback ID */\r\n , HAL_TIM_INDEX_ERROR_CB_ID = 0x1EU /*!< TIM Index Error Callback ID */\r\n , HAL_TIM_TRANSITION_ERROR_CB_ID = 0x1FU /*!< TIM Transition Error Callback ID */\r\n} HAL_TIM_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL TIM Callback pointer definition\r\n */\r\ntypedef void (*pTIM_CallbackTypeDef)(TIM_HandleTypeDef *htim); /*!< pointer to the TIM callback function */\r\n\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Constants TIM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Source TIM Clear Input Source\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTSOURCE_NONE 0xFFFFFFFFU /*!< OCREF_CLR is disabled */\r\n#define TIM_CLEARINPUTSOURCE_ETR 0x00000001U /*!< OCREF_CLR is connected to ETRF input */\r\n#define TIM_CLEARINPUTSOURCE_COMP1 0x00000000U /*!< OCREF_CLR_INT is connected to COMP1 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP2 TIM1_AF2_OCRSEL_0 /*!< OCREF_CLR_INT is connected to COMP2 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP3 TIM1_AF2_OCRSEL_1 /*!< OCREF_CLR_INT is connected to COMP3 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP4 (TIM1_AF2_OCRSEL_1 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP4 output */\r\n#if defined (COMP5)\r\n#define TIM_CLEARINPUTSOURCE_COMP5 TIM1_AF2_OCRSEL_2 /*!< OCREF_CLR_INT is connected to COMP5 output */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_CLEARINPUTSOURCE_COMP6 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP6 output */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_CLEARINPUTSOURCE_COMP7 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_1) /*!< OCREF_CLR_INT is connected to COMP7 output */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Base_address TIM DMA Base Address\r\n * @{\r\n */\r\n#define TIM_DMABASE_CR1 0x00000000U\r\n#define TIM_DMABASE_CR2 0x00000001U\r\n#define TIM_DMABASE_SMCR 0x00000002U\r\n#define TIM_DMABASE_DIER 0x00000003U\r\n#define TIM_DMABASE_SR 0x00000004U\r\n#define TIM_DMABASE_EGR 0x00000005U\r\n#define TIM_DMABASE_CCMR1 0x00000006U\r\n#define TIM_DMABASE_CCMR2 0x00000007U\r\n#define TIM_DMABASE_CCER 0x00000008U\r\n#define TIM_DMABASE_CNT 0x00000009U\r\n#define TIM_DMABASE_PSC 0x0000000AU\r\n#define TIM_DMABASE_ARR 0x0000000BU\r\n#define TIM_DMABASE_RCR 0x0000000CU\r\n#define TIM_DMABASE_CCR1 0x0000000DU\r\n#define TIM_DMABASE_CCR2 0x0000000EU\r\n#define TIM_DMABASE_CCR3 0x0000000FU\r\n#define TIM_DMABASE_CCR4 0x00000010U\r\n#define TIM_DMABASE_BDTR 0x00000011U\r\n#define TIM_DMABASE_CCR5 0x00000012U\r\n#define TIM_DMABASE_CCR6 0x00000013U\r\n#define TIM_DMABASE_CCMR3 0x00000014U\r\n#define TIM_DMABASE_DTR2 0x00000015U\r\n#define TIM_DMABASE_ECR 0x00000016U\r\n#define TIM_DMABASE_TISEL 0x00000017U\r\n#define TIM_DMABASE_AF1 0x00000018U\r\n#define TIM_DMABASE_AF2 0x00000019U\r\n#define TIM_DMABASE_OR 0x0000001AU\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Event_Source TIM Event Source\r\n * @{\r\n */\r\n#define TIM_EVENTSOURCE_UPDATE TIM_EGR_UG /*!< Reinitialize the counter and generates an update of the registers */\r\n#define TIM_EVENTSOURCE_CC1 TIM_EGR_CC1G /*!< A capture/compare event is generated on channel 1 */\r\n#define TIM_EVENTSOURCE_CC2 TIM_EGR_CC2G /*!< A capture/compare event is generated on channel 2 */\r\n#define TIM_EVENTSOURCE_CC3 TIM_EGR_CC3G /*!< A capture/compare event is generated on channel 3 */\r\n#define TIM_EVENTSOURCE_CC4 TIM_EGR_CC4G /*!< A capture/compare event is generated on channel 4 */\r\n#define TIM_EVENTSOURCE_COM TIM_EGR_COMG /*!< A commutation event is generated */\r\n#define TIM_EVENTSOURCE_TRIGGER TIM_EGR_TG /*!< A trigger event is generated */\r\n#define TIM_EVENTSOURCE_BREAK TIM_EGR_BG /*!< A break event is generated */\r\n#define TIM_EVENTSOURCE_BREAK2 TIM_EGR_B2G /*!< A break 2 event is generated */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Channel_Polarity TIM Input Channel polarity\r\n * @{\r\n */\r\n#define TIM_INPUTCHANNELPOLARITY_RISING 0x00000000U /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_FALLING TIM_CCER_CC1P /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_BOTHEDGE (TIM_CCER_CC1P | TIM_CCER_CC1NP) /*!< Polarity for TIx source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Polarity TIM ETR Polarity\r\n * @{\r\n */\r\n#define TIM_ETRPOLARITY_INVERTED TIM_SMCR_ETP /*!< Polarity for ETR source */\r\n#define TIM_ETRPOLARITY_NONINVERTED 0x00000000U /*!< Polarity for ETR source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Prescaler TIM ETR Prescaler\r\n * @{\r\n */\r\n#define TIM_ETRPRESCALER_DIV1 0x00000000U /*!< No prescaler is used */\r\n#define TIM_ETRPRESCALER_DIV2 TIM_SMCR_ETPS_0 /*!< ETR input source is divided by 2 */\r\n#define TIM_ETRPRESCALER_DIV4 TIM_SMCR_ETPS_1 /*!< ETR input source is divided by 4 */\r\n#define TIM_ETRPRESCALER_DIV8 TIM_SMCR_ETPS /*!< ETR input source is divided by 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Counter_Mode TIM Counter Mode\r\n * @{\r\n */\r\n#define TIM_COUNTERMODE_UP 0x00000000U /*!< Counter used as up-counter */\r\n#define TIM_COUNTERMODE_DOWN TIM_CR1_DIR /*!< Counter used as down-counter */\r\n#define TIM_COUNTERMODE_CENTERALIGNED1 TIM_CR1_CMS_0 /*!< Center-aligned mode 1 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED2 TIM_CR1_CMS_1 /*!< Center-aligned mode 2 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED3 TIM_CR1_CMS /*!< Center-aligned mode 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Update_Interrupt_Flag_Remap TIM Update Interrupt Flag Remap\r\n * @{\r\n */\r\n#define TIM_UIFREMAP_DISABLE 0x00000000U /*!< Update interrupt flag remap disabled */\r\n#define TIM_UIFREMAP_ENABLE TIM_CR1_UIFREMAP /*!< Update interrupt flag remap enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClockDivision TIM Clock Division\r\n * @{\r\n */\r\n#define TIM_CLOCKDIVISION_DIV1 0x00000000U /*!< Clock division: tDTS=tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV2 TIM_CR1_CKD_0 /*!< Clock division: tDTS=2*tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV4 TIM_CR1_CKD_1 /*!< Clock division: tDTS=4*tCK_INT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_State TIM Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTSTATE_DISABLE 0x00000000U /*!< Capture/Compare 1 output disabled */\r\n#define TIM_OUTPUTSTATE_ENABLE TIM_CCER_CC1E /*!< Capture/Compare 1 output enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AutoReloadPreload TIM Auto-Reload Preload\r\n * @{\r\n */\r\n#define TIM_AUTORELOAD_PRELOAD_DISABLE 0x00000000U /*!< TIMx_ARR register is not buffered */\r\n#define TIM_AUTORELOAD_PRELOAD_ENABLE TIM_CR1_ARPE /*!< TIMx_ARR register is buffered */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Fast_State TIM Output Fast State\r\n * @{\r\n */\r\n#define TIM_OCFAST_DISABLE 0x00000000U /*!< Output Compare fast disable */\r\n#define TIM_OCFAST_ENABLE TIM_CCMR1_OC1FE /*!< Output Compare fast enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_State TIM Complementary Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTNSTATE_DISABLE 0x00000000U /*!< OCxN is disabled */\r\n#define TIM_OUTPUTNSTATE_ENABLE TIM_CCER_CC1NE /*!< OCxN is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Polarity TIM Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCPOLARITY_HIGH 0x00000000U /*!< Capture/Compare output polarity */\r\n#define TIM_OCPOLARITY_LOW TIM_CCER_CC1P /*!< Capture/Compare output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Polarity TIM Complementary Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCNPOLARITY_HIGH 0x00000000U /*!< Capture/Compare complementary output polarity */\r\n#define TIM_OCNPOLARITY_LOW TIM_CCER_CC1NP /*!< Capture/Compare complementary output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Idle_State TIM Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCIDLESTATE_SET TIM_CR2_OIS1 /*!< Output Idle state: OCx=1 when MOE=0 */\r\n#define TIM_OCIDLESTATE_RESET 0x00000000U /*!< Output Idle state: OCx=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Idle_State TIM Complementary Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCNIDLESTATE_SET TIM_CR2_OIS1N /*!< Complementary output Idle state: OCxN=1 when MOE=0 */\r\n#define TIM_OCNIDLESTATE_RESET 0x00000000U /*!< Complementary output Idle state: OCxN=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Polarity TIM Input Capture Polarity\r\n * @{\r\n */\r\n#define TIM_ICPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Capture triggered by rising edge on timer input */\r\n#define TIM_ICPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Capture triggered by falling edge on timer input */\r\n#define TIM_ICPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Capture triggered by both rising and falling edges on timer input*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Input_Polarity TIM Encoder Input Polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINPUTPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Encoder input with rising edge polarity */\r\n#define TIM_ENCODERINPUTPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Encoder input with falling edge polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Selection TIM Input Capture Selection\r\n * @{\r\n */\r\n#define TIM_ICSELECTION_DIRECTTI TIM_CCMR1_CC1S_0 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC1, IC2, IC3 or IC4, respectively */\r\n#define TIM_ICSELECTION_INDIRECTTI TIM_CCMR1_CC1S_1 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC2, IC1, IC4 or IC3, respectively */\r\n#define TIM_ICSELECTION_TRC TIM_CCMR1_CC1S /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to TRC */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Prescaler TIM Input Capture Prescaler\r\n * @{\r\n */\r\n#define TIM_ICPSC_DIV1 0x00000000U /*!< Capture performed each time an edge is detected on the capture input */\r\n#define TIM_ICPSC_DIV2 TIM_CCMR1_IC1PSC_0 /*!< Capture performed once every 2 events */\r\n#define TIM_ICPSC_DIV4 TIM_CCMR1_IC1PSC_1 /*!< Capture performed once every 4 events */\r\n#define TIM_ICPSC_DIV8 TIM_CCMR1_IC1PSC /*!< Capture performed once every 8 events */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_One_Pulse_Mode TIM One Pulse Mode\r\n * @{\r\n */\r\n#define TIM_OPMODE_SINGLE TIM_CR1_OPM /*!< Counter stops counting at the next update event */\r\n#define TIM_OPMODE_REPETITIVE 0x00000000U /*!< Counter is not stopped at update event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Mode TIM Encoder Mode\r\n * @{\r\n */\r\n#define TIM_ENCODERMODE_TI1 TIM_SMCR_SMS_0 /*!< Quadrature encoder mode 1, x2 mode, counts up/down on TI1FP1 edge depending on TI2FP2 level */\r\n#define TIM_ENCODERMODE_TI2 TIM_SMCR_SMS_1 /*!< Quadrature encoder mode 2, x2 mode, counts up/down on TI2FP2 edge depending on TI1FP1 level. */\r\n#define TIM_ENCODERMODE_TI12 (TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode 3, x4 mode, counts up/down on both TI1FP1 and TI2FP2 edges depending on the level of the other input. */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1) /*!< Encoder mode: Clock plus direction, x2 mode */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Encoder mode: Clock plus direction, x1 mode, TI2FP2 edge sensitivity is set by CC2P */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2) /*!< Encoder mode: Directional Clock, x2 mode */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Encoder mode: Directional Clock, x1 mode, TI1FP1 and TI2FP2 edge sensitivity is set by CC1P and CC2P */\r\n#define TIM_ENCODERMODE_X1_TI1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Quadrature encoder mode: x1 mode, counting on TI1FP1 edges only, edge sensitivity is set by CC1P */\r\n#define TIM_ENCODERMODE_X1_TI2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode: x1 mode, counting on TI2FP2 edges only, edge sensitivity is set by CC1P */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Interrupt_definition TIM interrupt Definition\r\n * @{\r\n */\r\n#define TIM_IT_UPDATE TIM_DIER_UIE /*!< Update interrupt */\r\n#define TIM_IT_CC1 TIM_DIER_CC1IE /*!< Capture/Compare 1 interrupt */\r\n#define TIM_IT_CC2 TIM_DIER_CC2IE /*!< Capture/Compare 2 interrupt */\r\n#define TIM_IT_CC3 TIM_DIER_CC3IE /*!< Capture/Compare 3 interrupt */\r\n#define TIM_IT_CC4 TIM_DIER_CC4IE /*!< Capture/Compare 4 interrupt */\r\n#define TIM_IT_COM TIM_DIER_COMIE /*!< Commutation interrupt */\r\n#define TIM_IT_TRIGGER TIM_DIER_TIE /*!< Trigger interrupt */\r\n#define TIM_IT_BREAK TIM_DIER_BIE /*!< Break interrupt */\r\n#define TIM_IT_IDX TIM_DIER_IDXIE /*!< Index interrupt */\r\n#define TIM_IT_DIR TIM_DIER_DIRIE /*!< Direction change interrupt */\r\n#define TIM_IT_IERR TIM_DIER_IERRIE /*!< Index error interrupt */\r\n#define TIM_IT_TERR TIM_DIER_TERRIE /*!< Transition error interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Commutation_Source TIM Commutation Source\r\n * @{\r\n */\r\n#define TIM_COMMUTATION_TRGI TIM_CR2_CCUS /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit or when an rising edge occurs on trigger input */\r\n#define TIM_COMMUTATION_SOFTWARE 0x00000000U /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_sources TIM DMA Sources\r\n * @{\r\n */\r\n#define TIM_DMA_UPDATE TIM_DIER_UDE /*!< DMA request is triggered by the update event */\r\n#define TIM_DMA_CC1 TIM_DIER_CC1DE /*!< DMA request is triggered by the capture/compare macth 1 event */\r\n#define TIM_DMA_CC2 TIM_DIER_CC2DE /*!< DMA request is triggered by the capture/compare macth 2 event event */\r\n#define TIM_DMA_CC3 TIM_DIER_CC3DE /*!< DMA request is triggered by the capture/compare macth 3 event event */\r\n#define TIM_DMA_CC4 TIM_DIER_CC4DE /*!< DMA request is triggered by the capture/compare macth 4 event event */\r\n#define TIM_DMA_COM TIM_DIER_COMDE /*!< DMA request is triggered by the commutation event */\r\n#define TIM_DMA_TRIGGER TIM_DIER_TDE /*!< DMA request is triggered by the trigger event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Flag_definition TIM Flag Definition\r\n * @{\r\n */\r\n#define TIM_FLAG_UPDATE TIM_SR_UIF /*!< Update interrupt flag */\r\n#define TIM_FLAG_CC1 TIM_SR_CC1IF /*!< Capture/Compare 1 interrupt flag */\r\n#define TIM_FLAG_CC2 TIM_SR_CC2IF /*!< Capture/Compare 2 interrupt flag */\r\n#define TIM_FLAG_CC3 TIM_SR_CC3IF /*!< Capture/Compare 3 interrupt flag */\r\n#define TIM_FLAG_CC4 TIM_SR_CC4IF /*!< Capture/Compare 4 interrupt flag */\r\n#define TIM_FLAG_CC5 TIM_SR_CC5IF /*!< Capture/Compare 5 interrupt flag */\r\n#define TIM_FLAG_CC6 TIM_SR_CC6IF /*!< Capture/Compare 6 interrupt flag */\r\n#define TIM_FLAG_COM TIM_SR_COMIF /*!< Commutation interrupt flag */\r\n#define TIM_FLAG_TRIGGER TIM_SR_TIF /*!< Trigger interrupt flag */\r\n#define TIM_FLAG_BREAK TIM_SR_BIF /*!< Break interrupt flag */\r\n#define TIM_FLAG_BREAK2 TIM_SR_B2IF /*!< Break 2 interrupt flag */\r\n#define TIM_FLAG_SYSTEM_BREAK TIM_SR_SBIF /*!< System Break interrupt flag */\r\n#define TIM_FLAG_CC1OF TIM_SR_CC1OF /*!< Capture 1 overcapture flag */\r\n#define TIM_FLAG_CC2OF TIM_SR_CC2OF /*!< Capture 2 overcapture flag */\r\n#define TIM_FLAG_CC3OF TIM_SR_CC3OF /*!< Capture 3 overcapture flag */\r\n#define TIM_FLAG_CC4OF TIM_SR_CC4OF /*!< Capture 4 overcapture flag */\r\n#define TIM_FLAG_IDX TIM_SR_IDXF /*!< Encoder index flag */\r\n#define TIM_FLAG_DIR TIM_SR_DIRF /*!< Direction change flag */\r\n#define TIM_FLAG_IERR TIM_SR_IERRF /*!< Index error flag */\r\n#define TIM_FLAG_TERR TIM_SR_TERRF /*!< Transition error flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Channel TIM Channel\r\n * @{\r\n */\r\n#define TIM_CHANNEL_1 0x00000000U /*!< Capture/compare channel 1 identifier */\r\n#define TIM_CHANNEL_2 0x00000004U /*!< Capture/compare channel 2 identifier */\r\n#define TIM_CHANNEL_3 0x00000008U /*!< Capture/compare channel 3 identifier */\r\n#define TIM_CHANNEL_4 0x0000000CU /*!< Capture/compare channel 4 identifier */\r\n#define TIM_CHANNEL_5 0x00000010U /*!< Compare channel 5 identifier */\r\n#define TIM_CHANNEL_6 0x00000014U /*!< Compare channel 6 identifier */\r\n#define TIM_CHANNEL_ALL 0x0000003CU /*!< Global Capture/compare channel identifier */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Source TIM Clock Source\r\n * @{\r\n */\r\n#define TIM_CLOCKSOURCE_ETRMODE2 TIM_SMCR_ETPS_1 /*!< External clock source mode 2 */\r\n#define TIM_CLOCKSOURCE_INTERNAL TIM_SMCR_ETPS_0 /*!< Internal clock source */\r\n#define TIM_CLOCKSOURCE_ITR0 TIM_TS_ITR0 /*!< External clock source mode 1 (ITR0) */\r\n#define TIM_CLOCKSOURCE_ITR1 TIM_TS_ITR1 /*!< External clock source mode 1 (ITR1) */\r\n#define TIM_CLOCKSOURCE_ITR2 TIM_TS_ITR2 /*!< External clock source mode 1 (ITR2) */\r\n#define TIM_CLOCKSOURCE_ITR3 TIM_TS_ITR3 /*!< External clock source mode 1 (ITR3) */\r\n#define TIM_CLOCKSOURCE_TI1ED TIM_TS_TI1F_ED /*!< External clock source mode 1 (TTI1FP1 + edge detect.) */\r\n#define TIM_CLOCKSOURCE_TI1 TIM_TS_TI1FP1 /*!< External clock source mode 1 (TTI1FP1) */\r\n#define TIM_CLOCKSOURCE_TI2 TIM_TS_TI2FP2 /*!< External clock source mode 1 (TTI2FP2) */\r\n#define TIM_CLOCKSOURCE_ETRMODE1 TIM_TS_ETRF /*!< External clock source mode 1 (ETRF) */\r\n#if defined (TIM5)\r\n#define TIM_CLOCKSOURCE_ITR4 TIM_TS_ITR4 /*!< External clock source mode 1 (ITR4) */\r\n#endif /* TIM5 */\r\n#define TIM_CLOCKSOURCE_ITR5 TIM_TS_ITR5 /*!< External clock source mode 1 (ITR5) */\r\n#define TIM_CLOCKSOURCE_ITR6 TIM_TS_ITR6 /*!< External clock source mode 1 (ITR6) */\r\n#define TIM_CLOCKSOURCE_ITR7 TIM_TS_ITR7 /*!< External clock source mode 1 (ITR7) */\r\n#define TIM_CLOCKSOURCE_ITR8 TIM_TS_ITR8 /*!< External clock source mode 1 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_CLOCKSOURCE_ITR9 TIM_TS_ITR9 /*!< External clock source mode 1 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_CLOCKSOURCE_ITR10 TIM_TS_ITR10 /*!< External clock source mode 1 (ITR10) */\r\n#define TIM_CLOCKSOURCE_ITR11 TIM_TS_ITR11 /*!< External clock source mode 1 (ITR11) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Polarity TIM Clock Polarity\r\n * @{\r\n */\r\n#define TIM_CLOCKPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIx clock sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Prescaler TIM Clock Prescaler\r\n * @{\r\n */\r\n#define TIM_CLOCKPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLOCKPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Clock: Capture performed once every 2 events. */\r\n#define TIM_CLOCKPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Clock: Capture performed once every 4 events. */\r\n#define TIM_CLOCKPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Clock: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Polarity TIM Clear Input Polarity\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_CLEARINPUTPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Prescaler TIM Clear Input Prescaler\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLEARINPUTPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSR_Off_State_Selection_for_Run_mode_state TIM OSSR OffState Selection for Run mode state\r\n * @{\r\n */\r\n#define TIM_OSSR_ENABLE TIM_BDTR_OSSR /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSR_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSI_Off_State_Selection_for_Idle_mode_state TIM OSSI OffState Selection for Idle mode state\r\n * @{\r\n */\r\n#define TIM_OSSI_ENABLE TIM_BDTR_OSSI /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSI_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Lock_level TIM Lock level\r\n * @{\r\n */\r\n#define TIM_LOCKLEVEL_OFF 0x00000000U /*!< LOCK OFF */\r\n#define TIM_LOCKLEVEL_1 TIM_BDTR_LOCK_0 /*!< LOCK Level 1 */\r\n#define TIM_LOCKLEVEL_2 TIM_BDTR_LOCK_1 /*!< LOCK Level 2 */\r\n#define TIM_LOCKLEVEL_3 TIM_BDTR_LOCK /*!< LOCK Level 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_enable_disable TIM Break Input Enable\r\n * @{\r\n */\r\n#define TIM_BREAK_ENABLE TIM_BDTR_BKE /*!< Break input BRK is enabled */\r\n#define TIM_BREAK_DISABLE 0x00000000U /*!< Break input BRK is disabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Polarity TIM Break Input Polarity\r\n * @{\r\n */\r\n#define TIM_BREAKPOLARITY_LOW 0x00000000U /*!< Break input BRK is active low */\r\n#define TIM_BREAKPOLARITY_HIGH TIM_BDTR_BKP /*!< Break input BRK is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_AF_Mode TIM Break Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK_AFMODE_INPUT 0x00000000U /*!< Break input BRK in input mode */\r\n#define TIM_BREAK_AFMODE_BIDIRECTIONAL TIM_BDTR_BKBID /*!< Break input BRK in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_enable_disable TIM Break input 2 Enable\r\n * @{\r\n */\r\n#define TIM_BREAK2_DISABLE 0x00000000U /*!< Break input BRK2 is disabled */\r\n#define TIM_BREAK2_ENABLE TIM_BDTR_BK2E /*!< Break input BRK2 is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Polarity TIM Break Input 2 Polarity\r\n * @{\r\n */\r\n#define TIM_BREAK2POLARITY_LOW 0x00000000U /*!< Break input BRK2 is active low */\r\n#define TIM_BREAK2POLARITY_HIGH TIM_BDTR_BK2P /*!< Break input BRK2 is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_AF_Mode TIM Break2 Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK2_AFMODE_INPUT 0x00000000U /*!< Break2 input BRK2 in input mode */\r\n#define TIM_BREAK2_AFMODE_BIDIRECTIONAL TIM_BDTR_BK2BID /*!< Break2 input BRK2 in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AOE_Bit_Set_Reset TIM Automatic Output Enable\r\n * @{\r\n */\r\n#define TIM_AUTOMATICOUTPUT_DISABLE 0x00000000U /*!< MOE can be set only by software */\r\n#define TIM_AUTOMATICOUTPUT_ENABLE TIM_BDTR_AOE /*!< MOE can be set by software or automatically at the next update event (if none of the break inputs BRK and BRK2 is active) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group_Channel5 TIM Group Channel 5 and Channel 1, 2 or 3\r\n * @{\r\n */\r\n#define TIM_GROUPCH5_NONE 0x00000000U /*!< No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC */\r\n#define TIM_GROUPCH5_OC1REFC TIM_CCR5_GC5C1 /*!< OC1REFC is the logical AND of OC1REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC2REFC TIM_CCR5_GC5C2 /*!< OC2REFC is the logical AND of OC2REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC3REFC TIM_CCR5_GC5C3 /*!< OC3REFC is the logical AND of OC3REFC and OC5REF */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection TIM Master Mode Selection\r\n * @{\r\n */\r\n#define TIM_TRGO_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_ENABLE TIM_CR2_MMS_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_UPDATE TIM_CR2_MMS_1 /*!< Update event is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1 (TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1REF TIM_CR2_MMS_2 /*!< OC1REF signal is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC2REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_0) /*!< OC2REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC3REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1) /*!< OC3REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC4REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< OC4REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_ENCODER_CLK TIM_CR2_MMS_3 /*!< Encoder clock is used as trigger output(TRGO) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection_2 TIM Master Mode Selection 2 (TRGO2)\r\n * @{\r\n */\r\n#define TIM_TRGO2_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_ENABLE TIM_CR2_MMS2_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_UPDATE TIM_CR2_MMS2_1 /*!< Update event is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1 (TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1REF TIM_CR2_MMS2_2 /*!< OC1REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC2REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC2REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC3REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1) /*!< OC3REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC4REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC5REF TIM_CR2_MMS2_3 /*!< OC5REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC6REF (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_0) /*!< OC6REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1) /*!< OC4REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC6REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC6REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2) /*!< OC4REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC4REF rising or OC6REF falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 |TIM_CR2_MMS2_1) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Slave_Mode TIM Master/Slave Mode\r\n * @{\r\n */\r\n#define TIM_MASTERSLAVEMODE_ENABLE TIM_SMCR_MSM /*!< No action */\r\n#define TIM_MASTERSLAVEMODE_DISABLE 0x00000000U /*!< Master/slave mode is selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Slave_Mode TIM Slave mode\r\n * @{\r\n */\r\n#define TIM_SLAVEMODE_DISABLE 0x00000000U /*!< Slave mode disabled */\r\n#define TIM_SLAVEMODE_RESET TIM_SMCR_SMS_2 /*!< Reset Mode */\r\n#define TIM_SLAVEMODE_GATED (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Gated Mode */\r\n#define TIM_SLAVEMODE_TRIGGER (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Trigger Mode */\r\n#define TIM_SLAVEMODE_EXTERNAL1 (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< External Clock Mode 1 */\r\n#define TIM_SLAVEMODE_COMBINED_RESETTRIGGER TIM_SMCR_SMS_3 /*!< Combined reset + trigger mode */\r\n#define TIM_SLAVEMODE_COMBINED_GATEDRESET (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_0) /*!< Combined gated + reset mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_and_PWM_modes TIM Output Compare and PWM Modes\r\n * @{\r\n */\r\n#define TIM_OCMODE_TIMING 0x00000000U /*!< Frozen */\r\n#define TIM_OCMODE_ACTIVE TIM_CCMR1_OC1M_0 /*!< Set channel to active level on match */\r\n#define TIM_OCMODE_INACTIVE TIM_CCMR1_OC1M_1 /*!< Set channel to inactive level on match */\r\n#define TIM_OCMODE_TOGGLE (TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< Toggle */\r\n#define TIM_OCMODE_PWM1 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1) /*!< PWM mode 1 */\r\n#define TIM_OCMODE_PWM2 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< PWM mode 2 */\r\n#define TIM_OCMODE_FORCED_ACTIVE (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_0) /*!< Force active level */\r\n#define TIM_OCMODE_FORCED_INACTIVE TIM_CCMR1_OC1M_2 /*!< Force inactive level */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM1 TIM_CCMR1_OC1M_3 /*!< Retrigerrable OPM mode 1 */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0) /*!< Retrigerrable OPM mode 2 */\r\n#define TIM_OCMODE_COMBINED_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 1 */\r\n#define TIM_OCMODE_COMBINED_PWM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 2 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2) /*!< Asymmetric PWM mode 1 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM2 TIM_CCMR1_OC1M /*!< Asymmetric PWM mode 2 */\r\n#define TIM_OCMODE_PULSE_ON_COMPARE (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1) /*!< Pulse on compare (CH3&CH4 only) */\r\n#define TIM_OCMODE_DIRECTION_OUTPUT (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1 | TIM_CCMR2_OC3M_0) /*!< Direction output (CH3&CH4 only) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Selection TIM Trigger Selection\r\n * @{\r\n */\r\n#define TIM_TS_ITR0 0x00000000U /*!< Internal Trigger 0 (ITR0) */\r\n#define TIM_TS_ITR1 TIM_SMCR_TS_0 /*!< Internal Trigger 1 (ITR1) */\r\n#define TIM_TS_ITR2 TIM_SMCR_TS_1 /*!< Internal Trigger 2 (ITR2) */\r\n#define TIM_TS_ITR3 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1) /*!< Internal Trigger 3 (ITR3) */\r\n#define TIM_TS_TI1F_ED TIM_SMCR_TS_2 /*!< TI1 Edge Detector (TI1F_ED) */\r\n#define TIM_TS_TI1FP1 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 1 (TI1FP1) */\r\n#define TIM_TS_TI2FP2 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 2 (TI2FP2) */\r\n#define TIM_TS_ETRF (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered External Trigger input (ETRF) */\r\n#if defined (TIM5)\r\n#define TIM_TS_ITR4 TIM_SMCR_TS_3 /*!< Internal Trigger 4 (ITR9) */\r\n#endif /* TIM5 */\r\n#define TIM_TS_ITR5 (TIM_SMCR_TS_0 | TIM_SMCR_TS_3) /*!< Internal Trigger 5 (ITR5) */\r\n#define TIM_TS_ITR6 (TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 6 (ITR6) */\r\n#define TIM_TS_ITR7 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 7 (ITR7) */\r\n#define TIM_TS_ITR8 (TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 8 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_TS_ITR9 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 9 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_TS_ITR10 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 10 (ITR10) */\r\n#define TIM_TS_ITR11 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 11 (ITR11) */\r\n#define TIM_TS_NONE 0xFFFFFFFFU /*!< No trigger selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Polarity TIM Trigger Polarity\r\n * @{\r\n */\r\n#define TIM_TRIGGERPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Prescaler TIM Trigger Prescaler\r\n * @{\r\n */\r\n#define TIM_TRIGGERPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_TRIGGERPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Trigger: Capture performed once every 2 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Trigger: Capture performed once every 4 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Trigger: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_TI1_Selection TIM TI1 Input Selection\r\n * @{\r\n */\r\n#define TIM_TI1SELECTION_CH1 0x00000000U /*!< The TIMx_CH1 pin is connected to TI1 input */\r\n#define TIM_TI1SELECTION_XORCOMBINATION TIM_CR2_TI1S /*!< The TIMx_CH1, CH2 and CH3 pins are connected to the TI1 input (XOR combination) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Burst_Length TIM DMA Burst Length\r\n * @{\r\n */\r\n#define TIM_DMABURSTLENGTH_1TRANSFER 0x00000000U /*!< The transfer is done to 1 register starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_2TRANSFERS 0x00000100U /*!< The transfer is done to 2 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_3TRANSFERS 0x00000200U /*!< The transfer is done to 3 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_4TRANSFERS 0x00000300U /*!< The transfer is done to 4 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_5TRANSFERS 0x00000400U /*!< The transfer is done to 5 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_6TRANSFERS 0x00000500U /*!< The transfer is done to 6 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_7TRANSFERS 0x00000600U /*!< The transfer is done to 7 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_8TRANSFERS 0x00000700U /*!< The transfer is done to 8 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_9TRANSFERS 0x00000800U /*!< The transfer is done to 9 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_10TRANSFERS 0x00000900U /*!< The transfer is done to 10 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_11TRANSFERS 0x00000A00U /*!< The transfer is done to 11 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_12TRANSFERS 0x00000B00U /*!< The transfer is done to 12 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_13TRANSFERS 0x00000C00U /*!< The transfer is done to 13 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_14TRANSFERS 0x00000D00U /*!< The transfer is done to 14 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_15TRANSFERS 0x00000E00U /*!< The transfer is done to 15 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_16TRANSFERS 0x00000F00U /*!< The transfer is done to 16 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_17TRANSFERS 0x00001000U /*!< The transfer is done to 17 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_18TRANSFERS 0x00001100U /*!< The transfer is done to 18 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_19TRANSFERS 0x00001200U /*!< The transfer is done to 19 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_20TRANSFERS 0x00001300U /*!< The transfer is done to 20 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_21TRANSFERS 0x00001400U /*!< The transfer is done to 21 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_22TRANSFERS 0x00001500U /*!< The transfer is done to 22 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_23TRANSFERS 0x00001600U /*!< The transfer is done to 23 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_24TRANSFERS 0x00001700U /*!< The transfer is done to 24 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_25TRANSFERS 0x00001800U /*!< The transfer is done to 25 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_26TRANSFERS 0x00001900U /*!< The transfer is done to 26 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Handle_index TIM DMA Handle Index\r\n * @{\r\n */\r\n#define TIM_DMA_ID_UPDATE ((uint16_t) 0x0000) /*!< Index of the DMA handle used for Update DMA requests */\r\n#define TIM_DMA_ID_CC1 ((uint16_t) 0x0001) /*!< Index of the DMA handle used for Capture/Compare 1 DMA requests */\r\n#define TIM_DMA_ID_CC2 ((uint16_t) 0x0002) /*!< Index of the DMA handle used for Capture/Compare 2 DMA requests */\r\n#define TIM_DMA_ID_CC3 ((uint16_t) 0x0003) /*!< Index of the DMA handle used for Capture/Compare 3 DMA requests */\r\n#define TIM_DMA_ID_CC4 ((uint16_t) 0x0004) /*!< Index of the DMA handle used for Capture/Compare 4 DMA requests */\r\n#define TIM_DMA_ID_COMMUTATION ((uint16_t) 0x0005) /*!< Index of the DMA handle used for Commutation DMA requests */\r\n#define TIM_DMA_ID_TRIGGER ((uint16_t) 0x0006) /*!< Index of the DMA handle used for Trigger DMA requests */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Channel_CC_State TIM Capture/Compare Channel State\r\n * @{\r\n */\r\n#define TIM_CCx_ENABLE 0x00000001U /*!< Input or output channel is enabled */\r\n#define TIM_CCx_DISABLE 0x00000000U /*!< Input or output channel is disabled */\r\n#define TIM_CCxN_ENABLE 0x00000004U /*!< Complementary output channel is enabled */\r\n#define TIM_CCxN_DISABLE 0x00000000U /*!< Complementary output channel is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_System TIM Break System\r\n * @{\r\n */\r\n#define TIM_BREAK_SYSTEM_ECC SYSCFG_CFGR2_ECCL /*!< Enables and locks the ECC error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_PVD SYSCFG_CFGR2_PVDL /*!< Enables and locks the PVD connection with TIM1/8/15/16/17/20 Break Input and also the PVDE and PLS bits of the Power Control Interface */\r\n#define TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR SYSCFG_CFGR2_SPL /*!< Enables and locks the SRAM_PARITY error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_LOCKUP SYSCFG_CFGR2_CLL /*!< Enables and locks the LOCKUP output of CortexM4 with Break Input of TIM1/8/15/16/17/20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Macros TIM Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset TIM handle state.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n (__HANDLE__)->Base_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Base_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n } while(0)\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|=(TIM_CR1_CEN))\r\n\r\n/**\r\n * @brief Enable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_MOE_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->BDTR|=(TIM_BDTR_MOE))\r\n\r\n/**\r\n * @brief Disable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->CR1 &= ~(TIM_CR1_CEN); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled only if all the CCx and CCxN channels have been\r\n * disabled\r\n */\r\n#define __HAL_TIM_MOE_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled unconditionally\r\n */\r\n#define __HAL_TIM_MOE_DISABLE_UNCONDITIONALLY(__HANDLE__) (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE)\r\n\r\n/** @brief Enable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER &= ~(__INTERRUPT__))\r\n\r\n/** @brief Enable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER |= (__DMA__))\r\n\r\n/** @brief Disable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER &= ~(__DMA__))\r\n\r\n/** @brief Check whether the specified TIM interrupt flag is set or not.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_GET_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR &(__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the specified TIM interrupt flag.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_CLEAR_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->SR = ~(__FLAG__))\r\n\r\n/**\r\n * @brief Check whether the specified TIM interrupt source is enabled or not.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval The state of TIM_IT (SET or RESET).\r\n */\r\n#define __HAL_TIM_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((((__HANDLE__)->Instance->DIER & (__INTERRUPT__)) \\\r\n == (__INTERRUPT__)) ? SET : RESET)\r\n\r\n/** @brief Clear the TIM interrupt pending bits.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_CLEAR_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->SR = ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Force a continuous copy of the update interrupt flag (UIF) into the timer counter register (bit 31).\r\n * @note This allows both the counter value and a potential roll-over condition signalled by the UIFCPY flag to be read\r\n * in an atomic way.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_ENABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 |= TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Disable update interrupt flag (UIF) remapping.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_DISABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 &= ~TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Get update interrupt flag (UIF) copy status.\r\n * @param __COUNTER__ Counter value.\r\n * @retval The state of UIFCPY (TRUE or FALSE).\r\nmode.\r\n */\r\n#define __HAL_TIM_GET_UIFCPY(__COUNTER__) (((__COUNTER__) & (TIM_CNT_UIFCPY)) == (TIM_CNT_UIFCPY))\r\n\r\n/**\r\n * @brief Indicates whether or not the TIM Counter is used as downcounter.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval False (Counter used as upcounter) or True (Counter used as downcounter)\r\n * @note This macro is particularly useful to get the counting mode when the timer operates in Center-aligned mode\r\n * or Encoder mode.\r\n */\r\n#define __HAL_TIM_IS_TIM_COUNTING_DOWN(__HANDLE__) (((__HANDLE__)->Instance->CR1 &(TIM_CR1_DIR)) == (TIM_CR1_DIR))\r\n\r\n/**\r\n * @brief Set the TIM Prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __PRESC__ specifies the Prescaler new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_PRESCALER(__HANDLE__, __PRESC__) ((__HANDLE__)->Instance->PSC = (__PRESC__))\r\n\r\n/**\r\n * @brief Set the TIM Counter Register value on runtime.\r\n * Note Please check if the bit 31 of CNT register is used as UIF copy or not, this may affect the counter range in\r\n * case of 32 bits counter TIM instance.\r\n * Bit 31 of CNT can be enabled/disabled using __HAL_TIM_UIFREMAP_ENABLE()/__HAL_TIM_UIFREMAP_DISABLE() macros.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __COUNTER__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COUNTER(__HANDLE__, __COUNTER__) ((__HANDLE__)->Instance->CNT = (__COUNTER__))\r\n\r\n/**\r\n * @brief Get the TIM Counter Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer counter register (TIMx_CNT)\r\n */\r\n#define __HAL_TIM_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNT)\r\n\r\n/**\r\n * @brief Set the TIM Autoreload Register value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __AUTORELOAD__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_AUTORELOAD(__HANDLE__, __AUTORELOAD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->ARR = (__AUTORELOAD__); \\\r\n (__HANDLE__)->Init.Period = (__AUTORELOAD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Autoreload Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer auto-reload register(TIMx_ARR)\r\n */\r\n#define __HAL_TIM_GET_AUTORELOAD(__HANDLE__) ((__HANDLE__)->Instance->ARR)\r\n\r\n/**\r\n * @brief Set the TIM Clock Division value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CKD__ specifies the clock division value.\r\n * This parameter can be one of the following value:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CLOCKDIVISION(__HANDLE__, __CKD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->CR1 &= (~TIM_CR1_CKD); \\\r\n (__HANDLE__)->Instance->CR1 |= (__CKD__); \\\r\n (__HANDLE__)->Init.ClockDivision = (__CKD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Clock Division value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval The clock division can be one of the following values:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n */\r\n#define __HAL_TIM_GET_CLOCKDIVISION(__HANDLE__) ((__HANDLE__)->Instance->CR1 & TIM_CR1_CKD)\r\n\r\n/**\r\n * @brief Set the TIM Input Capture prescaler on runtime without calling another time HAL_TIM_IC_ConfigChannel()\r\n * function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __ICPSC__ specifies the Input Capture4 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_ICPRESCALER(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n do{ \\\r\n TIM_RESET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__), (__ICPSC__)); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Input Capture prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get input capture 1 prescaler value\r\n * @arg TIM_CHANNEL_2: get input capture 2 prescaler value\r\n * @arg TIM_CHANNEL_3: get input capture 3 prescaler value\r\n * @arg TIM_CHANNEL_4: get input capture 4 prescaler value\r\n * @retval The input capture prescaler can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n */\r\n#define __HAL_TIM_GET_ICPRESCALER(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC2PSC) >> 8U) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC3PSC) :\\\r\n (((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC4PSC)) >> 8U)\r\n\r\n/**\r\n * @brief Set the TIM Capture Compare Register value on runtime without calling another time ConfigChannel function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param __COMPARE__ specifies the Capture Compare register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COMPARE(__HANDLE__, __CHANNEL__, __COMPARE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5 = (__COMPARE__)) :\\\r\n ((__HANDLE__)->Instance->CCR6 = (__COMPARE__)))\r\n\r\n/**\r\n * @brief Get the TIM Capture Compare Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channel associated with the capture compare register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get capture/compare 1 register value\r\n * @arg TIM_CHANNEL_2: get capture/compare 2 register value\r\n * @arg TIM_CHANNEL_3: get capture/compare 3 register value\r\n * @arg TIM_CHANNEL_4: get capture/compare 4 register value\r\n * @arg TIM_CHANNEL_5: get capture/compare 5 register value\r\n * @arg TIM_CHANNEL_6: get capture/compare 6 register value\r\n * @retval 16-bit or 32-bit value of the capture/compare register (TIMx_CCRy)\r\n */\r\n#define __HAL_TIM_GET_COMPARE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5) :\\\r\n ((__HANDLE__)->Instance->CCR6))\r\n\r\n/**\r\n * @brief Set the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Reset the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Enable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is enabled an active edge on the trigger input acts\r\n * like a compare match on CCx output. Delay to sample the trigger\r\n * input and to activate CCx output is reduced to 3 clock cycles.\r\n * @note Fast mode acts only if the channel is configured in PWM1 or PWM2 mode.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Disable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is disabled CCx output behaves normally depending\r\n * on counter and CCRx values even when the trigger is ON. The minimum\r\n * delay to activate CCx output when an active edge occurs on the\r\n * trigger input is 5 clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Set the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is set, only counter\r\n * overflow/underflow generates an update interrupt or DMA request (if\r\n * enabled)\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|= TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Reset the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is reset, any of the\r\n * following events generate an update interrupt or DMA request (if\r\n * enabled):\r\n * _ Counter overflow underflow\r\n * _ Setting the UG bit\r\n * _ Update generation through the slave mode controller\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1&=~TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Set the TIM Capture x input polarity on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __POLARITY__ Polarity for TIx source\r\n * @arg TIM_INPUTCHANNELPOLARITY_RISING: Rising Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_FALLING: Falling Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_BOTHEDGE: Rising and Falling Edge\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n do{ \\\r\n TIM_RESET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__), (__POLARITY__)); \\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macros ----------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Constants TIM Private Constants\r\n * @{\r\n */\r\n/* The counter of a timer instance is disabled only if all the CCx and CCxN\r\n channels have been disabled */\r\n#define TIM_CCER_CCxE_MASK ((uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E | TIM_CCER_CC3E | TIM_CCER_CC4E))\r\n#define TIM_CCER_CCxNE_MASK ((uint32_t)(TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE))\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Macros TIM Private Macros\r\n * @{\r\n */\r\n#if defined(COMP5) && defined(COMP6) && defined(COMP7)\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP5) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP6) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP7) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#else /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n\r\n#define IS_TIM_DMA_BASE(__BASE__) (((__BASE__) == TIM_DMABASE_CR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CR2) || \\\r\n ((__BASE__) == TIM_DMABASE_SMCR) || \\\r\n ((__BASE__) == TIM_DMABASE_DIER) || \\\r\n ((__BASE__) == TIM_DMABASE_SR) || \\\r\n ((__BASE__) == TIM_DMABASE_EGR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCER) || \\\r\n ((__BASE__) == TIM_DMABASE_CNT) || \\\r\n ((__BASE__) == TIM_DMABASE_PSC) || \\\r\n ((__BASE__) == TIM_DMABASE_ARR) || \\\r\n ((__BASE__) == TIM_DMABASE_RCR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR4) || \\\r\n ((__BASE__) == TIM_DMABASE_BDTR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR5) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR6) || \\\r\n ((__BASE__) == TIM_DMABASE_AF1) || \\\r\n ((__BASE__) == TIM_DMABASE_AF2) || \\\r\n ((__BASE__) == TIM_DMABASE_TISEL) || \\\r\n ((__BASE__) == TIM_DMABASE_DTR2) || \\\r\n ((__BASE__) == TIM_DMABASE_ECR) || \\\r\n ((__BASE__) == TIM_DMABASE_OR))\r\n\r\n#define IS_TIM_EVENT_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFFFE00U) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_COUNTER_MODE(__MODE__) (((__MODE__) == TIM_COUNTERMODE_UP) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_DOWN) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED1) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED2) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED3))\r\n\r\n#define IS_TIM_UIFREMAP_MODE(__MODE__) (((__MODE__) == TIM_UIFREMAP_DISABLE) || \\\r\n ((__MODE__) == TIM_UIFREMAP_ENALE))\r\n\r\n#define IS_TIM_CLOCKDIVISION_DIV(__DIV__) (((__DIV__) == TIM_CLOCKDIVISION_DIV1) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV2) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV4))\r\n\r\n#define IS_TIM_AUTORELOAD_PRELOAD(PRELOAD) (((PRELOAD) == TIM_AUTORELOAD_PRELOAD_DISABLE) || \\\r\n ((PRELOAD) == TIM_AUTORELOAD_PRELOAD_ENABLE))\r\n\r\n#define IS_TIM_FAST_STATE(__STATE__) (((__STATE__) == TIM_OCFAST_DISABLE) || \\\r\n ((__STATE__) == TIM_OCFAST_ENABLE))\r\n\r\n#define IS_TIM_OC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCN_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCNPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCNPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCIDLESTATE_RESET))\r\n\r\n#define IS_TIM_OCNIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCNIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCNIDLESTATE_RESET))\r\n\r\n#define IS_TIM_ENCODERINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_FALLING))\r\n\r\n#define IS_TIM_IC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ICPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_IC_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_ICSELECTION_DIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_INDIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_TRC))\r\n\r\n#define IS_TIM_IC_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ICPSC_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV8))\r\n\r\n#define IS_TIM_OPM_MODE(__MODE__) (((__MODE__) == TIM_OPMODE_SINGLE) || \\\r\n ((__MODE__) == TIM_OPMODE_REPETITIVE))\r\n\r\n#define IS_TIM_ENCODER_MODE(__MODE__) (((__MODE__) == TIM_ENCODERMODE_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI2))\r\n\r\n#define IS_TIM_DMA_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFF80FFU) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_6) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_ALL))\r\n\r\n#define IS_TIM_OPM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2))\r\n\r\n#define IS_TIM_COMPLEMENTARY_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_CLOCKPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLOCKPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_CLOCKPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLOCKFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_CLEARINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLEARINPUTPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLEARINPUTPOLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_CLEARINPUT_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLEARINPUT_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_OSSR_STATE(__STATE__) (((__STATE__) == TIM_OSSR_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSR_DISABLE))\r\n\r\n#define IS_TIM_OSSI_STATE(__STATE__) (((__STATE__) == TIM_OSSI_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSI_DISABLE))\r\n\r\n#define IS_TIM_LOCK_LEVEL(__LEVEL__) (((__LEVEL__) == TIM_LOCKLEVEL_OFF) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_1) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_2) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_3))\r\n\r\n#define IS_TIM_BREAK_FILTER(__BRKFILTER__) ((__BRKFILTER__) <= 0xFUL)\r\n\r\n\r\n#define IS_TIM_BREAK_STATE(__STATE__) (((__STATE__) == TIM_BREAK_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK_DISABLE))\r\n\r\n#define IS_TIM_BREAK_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKPOLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKPOLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_BREAK2_STATE(__STATE__) (((__STATE__) == TIM_BREAK2_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK2_DISABLE))\r\n\r\n#define IS_TIM_BREAK2_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAK2POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAK2POLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK2_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK2_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK2_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_AUTOMATIC_OUTPUT_STATE(__STATE__) (((__STATE__) == TIM_AUTOMATICOUTPUT_ENABLE) || \\\r\n ((__STATE__) == TIM_AUTOMATICOUTPUT_DISABLE))\r\n\r\n#define IS_TIM_GROUPCH5(__OCREF__) ((((__OCREF__) & 0x1FFFFFFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_TRGO_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENCODER_CLK))\r\n\r\n#define IS_TIM_TRGO2_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO2_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO2_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING))\r\n\r\n#define IS_TIM_MSM_STATE(__STATE__) (((__STATE__) == TIM_MASTERSLAVEMODE_ENABLE) || \\\r\n ((__STATE__) == TIM_MASTERSLAVEMODE_DISABLE))\r\n\r\n#define IS_TIM_SLAVE_MODE(__MODE__) (((__MODE__) == TIM_SLAVEMODE_DISABLE) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_RESET) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_GATED) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_EXTERNAL1) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n\r\n#define IS_TIM_PWM_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM2))\r\n\r\n#define IS_TIM_OC_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_TIMING) || \\\r\n ((__MODE__) == TIM_OCMODE_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_TOGGLE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM1) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM2) || \\\r\n ((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || \\\r\n ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE))\r\n\r\n#if defined (TIM5) && defined(TIM20)\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#elif defined (TIM5)\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#elif defined (TIM20)\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#else\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_TRIGGERPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_TRIGGERPOLARITY_INVERTED ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_RISING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_FALLING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_BOTHEDGE ))\r\n\r\n#define IS_TIM_TRIGGERPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV8))\r\n\r\n#define IS_TIM_TRIGGERFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_TI1SELECTION(__TI1SELECTION__) (((__TI1SELECTION__) == TIM_TI1SELECTION_CH1) || \\\r\n ((__TI1SELECTION__) == TIM_TI1SELECTION_XORCOMBINATION))\r\n\r\n#define IS_TIM_DMA_LENGTH(__LENGTH__) (((__LENGTH__) == TIM_DMABURSTLENGTH_1TRANSFER) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_2TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_3TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_4TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_5TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_6TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_7TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_8TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_9TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_10TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_11TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_12TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_13TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_14TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_15TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_16TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_17TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_18TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_19TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_20TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_21TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_22TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_23TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_24TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_25TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_26TRANSFERS))\r\n\r\n#define IS_TIM_DMA_DATA_LENGTH(LENGTH) (((LENGTH) >= 0x1U) && ((LENGTH) < 0x10000U))\r\n\r\n#define IS_TIM_IC_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_DEADTIME(__DEADTIME__) ((__DEADTIME__) <= 0xFFU)\r\n\r\n#define IS_TIM_BREAK_SYSTEM(__CONFIG__) (((__CONFIG__) == TIM_BREAK_SYSTEM_ECC) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_PVD) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_LOCKUP))\r\n\r\n#define IS_TIM_SLAVEMODE_TRIGGER_ENABLED(__TRIGGER__) (((__TRIGGER__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__TRIGGER__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER))\r\n\r\n#define TIM_SET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= (__ICPSC__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= ((__ICPSC__) << 8U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= (__ICPSC__)) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= ((__ICPSC__) << 8U)))\r\n\r\n#define TIM_RESET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC))\r\n\r\n#define TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER |= (__POLARITY__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 4U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 8U)) :\\\r\n ((__HANDLE__)->Instance->CCER |= (((__POLARITY__) << 12U))))\r\n\r\n#define TIM_RESET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP)) :\\\r\n ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP)))\r\n\r\n#define TIM_CHANNEL_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelState[2] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? (__HANDLE__)->ChannelState[3] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? (__HANDLE__)->ChannelState[4] :\\\r\n (__HANDLE__)->ChannelState[5])\r\n\r\n#define TIM_CHANNEL_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->ChannelState[3] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->ChannelState[4] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelState[5] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[4] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[5] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n#define TIM_CHANNEL_N_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelNState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelNState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelNState[2] :\\\r\n (__HANDLE__)->ChannelNState[3])\r\n\r\n#define TIM_CHANNEL_N_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelNState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelNState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelNState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelNState[3] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_N_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelNState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macros -----------------------------------------------------*/\r\n\r\n/* Include TIM HAL Extended module */\r\n#include \"stm32g4xx_hal_tim_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n * @{\r\n */\r\n/* Time Base functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n * @{\r\n */\r\n/* Timer Output Compare functions *********************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n * @{\r\n */\r\n/* Timer PWM functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n * @{\r\n */\r\n/* Timer Input Capture functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n * @{\r\n */\r\n/* Timer One Pulse functions **************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n * @{\r\n */\r\n/* Timer Encoder functions ****************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief IRQ handler management\r\n * @{\r\n */\r\n/* Interrupt Handler functions ***********************************************/\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Control functions *********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim, TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig);\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource);\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n * @{\r\n */\r\n/* Callback in non blocking modes (Interrupt and DMA) *************************/\r\nvoid HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim);\r\n\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief Peripheral State functions\r\n * @{\r\n */\r\n/* Peripheral State functions ************************************************/\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim);\r\n\r\n/* Peripheral Channel state functions ************************************************/\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure);\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection, uint32_t TIM_ICFilter);\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter);\r\n\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_TIM_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_EX_H\r\n#define STM32G4xx_HAL_TIM_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Types TIM Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Hall sensor Configuration Structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Commutation_Delay; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n} TIM_HallSensor_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Break/Break2 input configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Source; /*!< Specifies the source of the timer break input.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source */\r\n uint32_t Enable; /*!< Specifies whether or not the break input source is enabled.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Enable */\r\n uint32_t Polarity; /*!< Specifies the break input source polarity.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Polarity */\r\n} TIMEx_BreakInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder index configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Polarity; /*!< TIM Encoder index polarity.This parameter can be a value of @ref TIMEx_Encoder_Index_Polarity */\r\n\r\n uint32_t Prescaler; /*!< TIM Encoder index prescaler.This parameter can be a value of @ref TIMEx_Encoder_Index_Prescaler */\r\n\r\n uint32_t Filter; /*!< TIM Encoder index filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n FunctionalState FirstIndexEnable; /*!< Specifies whether or not the encoder first index is enabled.This parameter value can be ENABLE or DISABLE. */\r\n\r\n uint32_t Position; /*!< Specifies in which AB input configuration the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Position */\r\n\r\n uint32_t Direction; /*!< Specifies in which counter direction the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Direction */\r\n\r\n} TIMEx_EncoderIndexConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Constants TIM Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Remap TIM Extended Remapping\r\n * @{\r\n */\r\n#define TIM_TIM1_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM1_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM1_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM1_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM1_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM1_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM1_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM1_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM1_ETR_ADC1_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC1 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC1_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC1 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC1_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC1 analog watchdog 3 */\r\n#if defined (ADC4)\r\n#define TIM_TIM1_ETR_ADC4_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC4 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC4_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC4 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC4_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC4 analog watchdog 3 */\r\n#endif /* ADC4 */\r\n\r\n#define TIM_TIM2_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM2_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM2_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM2_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM2_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM2_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM2_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM2_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0)/* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM2_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM3 ETR */\r\n#define TIM_TIM2_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM4 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM2_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n#define TIM_TIM2_ETR_LSE (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to LSE */\r\n\r\n#define TIM_TIM3_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM3_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM3_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM3_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM3_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM3_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM3_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM3_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM3_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM3_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM4 ETR */\r\n#define TIM_TIM3_ETR_ADC2_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 1 */\r\n#define TIM_TIM3_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC2 analog watchdog 2 */\r\n#define TIM_TIM3_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 3 */\r\n\r\n#define TIM_TIM4_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM4_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM4_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM4_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM4_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM4_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM4_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM4_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM4_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM3 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM4_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n\r\n#if defined (TIM5)\r\n#define TIM_TIM5_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM5_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM5_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM5_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM5_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM5_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM5_ETR_TIM3_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM3 ETR */\r\n#endif /* TIM5 */\r\n\r\n#define TIM_TIM8_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM8_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM8_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM8_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM8_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM8_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM8_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM8_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM8_ETR_ADC2_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC2 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC2 analog watchdog 3 */\r\n#if defined (ADC3)\r\n#define TIM_TIM8_ETR_ADC3_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC3 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 3 */\r\n#endif /* ADC3 */\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM20_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM20_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM20_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM20_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM20_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM20_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM20_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM20_ETR_ADC3_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC3 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC3 analog watchdog 3 */\r\n#if defined (ADC5)\r\n#define TIM_TIM20_ETR_ADC5_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC5 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC5_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC5 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC5_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC5 analog watchdog 3 */\r\n#endif /* ADC5 */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input TIM Extended Break input\r\n * @{\r\n */\r\n#define TIM_BREAKINPUT_BRK 0x00000001U /*!< Timer break input */\r\n#define TIM_BREAKINPUT_BRK2 0x00000002U /*!< Timer break2 input */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source TIM Extended Break input source\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_BKIN 0x00000001U /* !< An external source (GPIO) is connected to the BKIN pin */\r\n#define TIM_BREAKINPUTSOURCE_COMP1 0x00000002U /* !< The COMP1 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP2 0x00000004U /* !< The COMP2 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP3 0x00000008U /* !< The COMP3 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP4 0x00000010U /* !< The COMP4 output is connected to the break input */\r\n#if defined(COMP5)\r\n#define TIM_BREAKINPUTSOURCE_COMP5 0x00000020U /* !< The COMP5 output is connected to the break input */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_BREAKINPUTSOURCE_COMP6 0x00000040U /* !< The COMP6 output is connected to the break input */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_BREAKINPUTSOURCE_COMP7 0x00000080U /* !< The COMP7 output is connected to the break input */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Enable TIM Extended Break input source enabling\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_DISABLE 0x00000000U /*!< Break input source is disabled */\r\n#define TIM_BREAKINPUTSOURCE_ENABLE 0x00000001U /*!< Break input source is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Polarity TIM Extended Break input polarity\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_LOW 0x00000001U /*!< Break input source is active low */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_HIGH 0x00000000U /*!< Break input source is active_high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Timer_Input_Selection TIM Extended Timer input selection\r\n * @{\r\n */\r\n#define TIM_TIM1_TI1_GPIO 0x00000000U /*!< TIM1 input 1 is connected to GPIO */\r\n#define TIM_TIM1_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM1 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM1_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM1 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM1_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM1 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM1_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM1 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM2_TI1_GPIO 0x00000000U /*!< TIM2 input 1 is connected to GPIO */\r\n#define TIM_TIM2_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM2 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM2 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM2 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM2_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM2_TI2_GPIO 0x00000000U /*!< TIM2 input 2 is connected to GPIO */\r\n#define TIM_TIM2_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM2 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM2 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM2 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM2_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n#define TIM_TIM2_TI3_GPIO 0x00000000U /*!< TIM2 input 3 is connected to GPIO */\r\n#define TIM_TIM2_TI3_COMP4 TIM_TISEL_TI3SEL_0 /*!< TIM2 input 3 is connected to COMP4_OUT */\r\n\r\n#define TIM_TIM2_TI4_GPIO 0x00000000U /*!< TIM2 input 4 is connected to GPIO */\r\n#define TIM_TIM2_TI4_COMP1 TIM_TISEL_TI4SEL_0 /*!< TIM2 input 4 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI4_COMP2 TIM_TISEL_TI4SEL_1 /*!< TIM2 input 4 is connected to COMP2_OUT */\r\n\r\n\r\n#define TIM_TIM3_TI1_GPIO 0x00000000U /*!< TIM3 input 1 is connected to GPIO */\r\n#define TIM_TIM3_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM3 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM3 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM3 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM3 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI2_GPIO 0x00000000U /*!< TIM3 input 2 is connected to GPIO */\r\n#define TIM_TIM3_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM3 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM3 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM3 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM3 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI3_GPIO 0x00000000U /*!< TIM3 input 3 is connected to GPIO */\r\n#define TIM_TIM3_TI3_COMP3 TIM_TISEL_TI3SEL_0 /*!< TIM3 input 3 is connected to COMP3_OUT */\r\n\r\n\r\n#define TIM_TIM4_TI1_GPIO 0x00000000U /*!< TIM4 input 1 is connected to GPIO */\r\n#define TIM_TIM4_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM4 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM4 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM4 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM4 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI2_GPIO 0x00000000U /*!< TIM4 input 2 is connected to GPIO */\r\n#define TIM_TIM4_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM4 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM4 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM4 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM4 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI3_GPIO 0x00000000U /*!< TIM4 input 3 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI3_COMP5 TIM_TISEL_TI3SEL_0 /*!< TIM4 input 3 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM4_TI4_GPIO 0x00000000U /*!< TIM4 input 4 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI4_COMP6 TIM_TISEL_TI4SEL_0 /*!< TIM4 input 4 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n\r\n#if defined(TIM5)\r\n#define TIM_TIM5_TI1_GPIO 0x00000000U /*!< TIM5 input 1 is connected to GPIO */\r\n#define TIM_TIM5_TI1_LSI TIM_TISEL_TI1SEL_0 /*!< TIM5 input 1 is connected to LSI */\r\n#define TIM_TIM5_TI1_LSE TIM_TISEL_TI1SEL_1 /*!< TIM5 input 1 is connected to LSE */\r\n#define TIM_TIM5_TI1_RTC_WK (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM5_TI1_COMP1 TIM_TISEL_TI1SEL_2 /*!< TIM5 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI1_COMP2 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI1_COMP3 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI1_COMP4 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI1_COMP5 TIM_TISEL_TI1SEL_3 /*!< TIM5 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI1_COMP6 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI1_COMP7 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM5_TI2_GPIO 0x00000000U /*!< TIM5 input 2 is connected to GPIO */\r\n#define TIM_TIM5_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM5 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM5 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM5 input 2 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM5 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#endif /* TIM5 */\r\n\r\n\r\n#define TIM_TIM8_TI1_GPIO 0x00000000U /*!< TIM8 input 1 is connected to GPIO */\r\n#define TIM_TIM8_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM8 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM8_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM8 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM8_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM8 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM8_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM8 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM15_TI1_GPIO 0x00000000U /*!< TIM15 input 1 is connected to GPIO */\r\n#define TIM_TIM15_TI1_LSE TIM_TISEL_TI1SEL_0 /*!< TIM15 input 1 is connected to LSE */\r\n#define TIM_TIM15_TI1_COMP1 TIM_TISEL_TI1SEL_1 /*!< TIM15 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM15_TI1_COMP2 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP2_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM15_TI1_COMP5 TIM_TISEL_TI1SEL_2 /*!< TIM15 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM15_TI2_GPIO 0x00000000U /*!< TIM15 input 2 is connected to GPIO */\r\n#define TIM_TIM15_TI2_COMP2 TIM_TISEL_TI2SEL_0 /*!< TIM15 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM15_TI2_COMP3 TIM_TISEL_TI2SEL_1 /*!< TIM15 input 2 is connected to COMP3_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM15_TI2_COMP6 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM15 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI2_COMP7 TIM_TISEL_TI2SEL_2 /*!< TIM15 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n\r\n#define TIM_TIM16_TI1_GPIO 0x00000000U /*!< TIM16 input 1 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM16_TI1_COMP6 TIM_TISEL_TI1SEL_0 /*!< TIM16 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#define TIM_TIM16_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM16 input 1 is connected to MCO */\r\n#define TIM_TIM16_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to HSE/32 */\r\n#define TIM_TIM16_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM16 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM16_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to LSE */\r\n#define TIM_TIM16_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM16 input 1 is connected to LSI */\r\n\r\n\r\n#define TIM_TIM17_TI1_GPIO 0x00000000U /*!< TIM17 input 1 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM17_TI1_COMP5 TIM_TISEL_TI1SEL_0 /*!< TIM17 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#define TIM_TIM17_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM17 input 1 is connected to MCO */\r\n#define TIM_TIM17_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to HSE/32 */\r\n#define TIM_TIM17_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM17 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM17_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to LSE */\r\n#define TIM_TIM17_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM17 input 1 is connected to LSI */\r\n\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_TI1_GPIO 0x00000000U /*!< TIM20 input 1 is connected to GPIO */\r\n#define TIM_TIM20_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM20 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM20_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM20 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM20_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM20 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM20_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM20 input 1 is connected to COMP4_OUT */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_SMS_Preload_Enable TIM Extended Bitfield SMS preload enabling\r\n * @{\r\n */\r\n#define TIM_SMS_PRELOAD_SOURCE_UPDATE 0x00000000U /*!< Prelaod of SMS bitfield is disabled */\r\n#define TIM_SMS_PRELOAD_SOURCE_INDEX TIM_SMCR_SMSPS /*!< Preload of SMS bitfield is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Position TIM Extended Encoder index position\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POSITION_00 0x00000000U /*!< Encoder index position is AB=00 */\r\n#define TIM_ENCODERINDEX_POSITION_01 TIM_ECR_IPOS_0 /*!< Encoder index position is AB=01 */\r\n#define TIM_ENCODERINDEX_POSITION_10 TIM_ECR_IPOS_1 /*!< Encoder index position is AB=10 */\r\n#define TIM_ENCODERINDEX_POSITION_11 (TIM_ECR_IPOS_1 | TIM_ECR_IPOS_0) /*!< Encoder index position is AB=11 */\r\n#define TIM_ENCODERINDEX_POSITION_0 0x00000000U /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 0 */\r\n#define TIM_ENCODERINDEX_POSITION_1 TIM_ECR_IPOS_0 /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 1 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Direction TIM Extended Encoder index direction\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP_DOWN 0x00000000U /*!< Index resets the counter whatever the direction */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP TIM_ECR_IDIR_0 /*!< Index resets the counter when up-counting only */\r\n#define TIM_ENCODERINDEX_DIRECTION_DOWN TIM_ECR_IDIR_1 /*!< Index resets the counter when down-counting only */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Polarity TIM Extended Encoder index polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_ENCODERINDEX_POLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Prescaler TIM Extended Encodder index prescaler\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Macros TIM Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HELPER macro calculating the prescaler value to achieve the required counter clock frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PSC(80000000, 1000000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __CNTCLK__ counter clock frequency (in Hz)\r\n * @retval Prescaler value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PSC(__TIMCLK__, __CNTCLK__) \\\r\n ((__TIMCLK__) >= (__CNTCLK__)) ? (uint32_t)((__TIMCLK__)/(__CNTCLK__) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD(1000000, 0, 10000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? ((__TIMCLK__)/((__FREQ__) * ((__PSC__) + 1U)) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER(1000000, 0, 10000);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? \\\r\n (uint32_t)(((uint64_t)(__TIMCLK__)*16/((__FREQ__) * ((__PSC__) + 1U)) - 16U)) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value required to achieve the required timer output compare\r\n * active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE(1000000, 0, 10);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PULSE(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__)) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value, with dithering feature enabled, to achieve the required timer\r\n * output compare active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE_DITHER(1000000, 0, 10);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PULSE_DITHER(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__) * 16U) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required pulse duration\r\n * (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_BY_DELAY(1000000, 0, 10, 20);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * pulse duration (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(1000000, 0, 10, 20);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macro -----------------------------------------------------*/\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Macros TIM Extended Private Macros\r\n * @{\r\n */\r\n#define IS_TIM_REMAP(__REMAP__) ((((__REMAP__) & 0xFFFC3FFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_BREAKINPUT(__BREAKINPUT__) (((__BREAKINPUT__) == TIM_BREAKINPUT_BRK) || \\\r\n ((__BREAKINPUT__) == TIM_BREAKINPUT_BRK2))\r\n\r\n#if defined (COMP5) && defined (COMP6) && defined (COMP7)\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP5) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP6) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP7))\r\n\r\n\r\n#else\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4))\r\n\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_BREAKINPUTSOURCE_STATE(__STATE__) (((__STATE__) == TIM_BREAKINPUTSOURCE_DISABLE) || \\\r\n ((__STATE__) == TIM_BREAKINPUTSOURCE_ENABLE))\r\n\r\n#define IS_TIM_BREAKINPUTSOURCE_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_HIGH))\r\n\r\n#define IS_TIM_TISEL(__TISEL__) ((((__TISEL__) & 0xF0F0F0F0U) == 0x00000000U))\r\n\r\n#define IS_TIM_TISEL_TIX_INSTANCE(INSTANCE, CHANNEL) \\\r\n (IS_TIM_CCX_INSTANCE(INSTANCE, CHANNEL) && ((CHANNEL) < TIM_CHANNEL_5))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#endif /* TIM5 && TIM20 */\r\n#define IS_TIM_OC_CHANNEL_MODE(__MODE__, __CHANNEL__) \\\r\n (IS_TIM_OC_MODE(__MODE__) \\\r\n && ((((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE)) \\\r\n ? (((__CHANNEL__) == TIM_CHANNEL_3) || ((__CHANNEL__) == TIM_CHANNEL_4)) : (1 == 1)))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_CHANNEL(__CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_INSTANCE(INSTANCE) IS_TIM_CC3_INSTANCE(INSTANCE)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTH(__WIDTH__) ((__WIDTH__) <= 0xFFU)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(__PRESCALER__) ((__PRESCALER__) <= 0x7U)\r\n\r\n#define IS_TIM_SLAVE_PRELOAD_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_UPDATE) \\\r\n || ((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_INDEX))\r\n\r\n#define IS_TIM_ENCODERINDEX_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_ENCODERINDEX_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV8))\r\n\r\n#define IS_TIM_ENCODERINDEX_FILTER(__FILTER__) ((__FILTER__) <= 0xFUL)\r\n\r\n#define IS_TIM_ENCODERINDEX_POSITION(__POSITION__) (((__POSITION__) == TIM_ENCODERINDEX_POSITION_00) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_01) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_10) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_11) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_0) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_1))\r\n\r\n#define IS_TIM_ENCODERINDEX_DIRECTION(__DIRECTION__) (((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP_DOWN) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_DOWN))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macro ------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n * @{\r\n */\r\n/* Timer Hall Sensor functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim);\r\n\r\nvoid HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n * @{\r\n */\r\n/* Timer Complementary Output Compare functions *****************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n * @{\r\n */\r\n/* Timer Complementary PWM functions ****************************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n * @{\r\n */\r\n/* Timer Complementary One Pulse functions **********************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Extended Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput,\r\n TIMEx_BreakInputConfigTypeDef *sBreakInputConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels);\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap);\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim, uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n * @{\r\n */\r\n/* Extended Callback **********************************************************/\r\nvoid HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n * @{\r\n */\r\n/* Extended Peripheral State functions ***************************************/\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(TIM_HandleTypeDef *htim, uint32_t ChannelN);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_TIM_EX_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_LL_ADC_H\r\n#define STM32G4xx_LL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @defgroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Internal mask for ADC group regular sequencer: */\r\n/* To select into literal LL_ADC_REG_RANK_x the relevant bits for: */\r\n/* - sequencer register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group regular sequencer configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SQR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SQR2_REGOFFSET (0x00000100UL)\r\n#define ADC_SQR3_REGOFFSET (0x00000200UL)\r\n#define ADC_SQR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_REG_SQRX_REGOFFSET_MASK (ADC_SQR1_REGOFFSET | ADC_SQR2_REGOFFSET \\\r\n | ADC_SQR3_REGOFFSET | ADC_SQR4_REGOFFSET)\r\n#define ADC_SQRX_REGOFFSET_POS (8UL) /* Position of bits ADC_SQRx_REGOFFSET in ADC_REG_SQRX_REGOFFSET_MASK */\r\n#define ADC_REG_RANK_ID_SQRX_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n\r\n/* Definition of ADC group regular sequencer bits information to be inserted */\r\n/* into ADC group regular sequencer ranks literals definition. */\r\n#define ADC_REG_RANK_1_SQRX_BITOFFSET_POS (ADC_SQR1_SQ1_Pos)\r\n#define ADC_REG_RANK_2_SQRX_BITOFFSET_POS (ADC_SQR1_SQ2_Pos)\r\n#define ADC_REG_RANK_3_SQRX_BITOFFSET_POS (ADC_SQR1_SQ3_Pos)\r\n#define ADC_REG_RANK_4_SQRX_BITOFFSET_POS (ADC_SQR1_SQ4_Pos)\r\n#define ADC_REG_RANK_5_SQRX_BITOFFSET_POS (ADC_SQR2_SQ5_Pos)\r\n#define ADC_REG_RANK_6_SQRX_BITOFFSET_POS (ADC_SQR2_SQ6_Pos)\r\n#define ADC_REG_RANK_7_SQRX_BITOFFSET_POS (ADC_SQR2_SQ7_Pos)\r\n#define ADC_REG_RANK_8_SQRX_BITOFFSET_POS (ADC_SQR2_SQ8_Pos)\r\n#define ADC_REG_RANK_9_SQRX_BITOFFSET_POS (ADC_SQR2_SQ9_Pos)\r\n#define ADC_REG_RANK_10_SQRX_BITOFFSET_POS (ADC_SQR3_SQ10_Pos)\r\n#define ADC_REG_RANK_11_SQRX_BITOFFSET_POS (ADC_SQR3_SQ11_Pos)\r\n#define ADC_REG_RANK_12_SQRX_BITOFFSET_POS (ADC_SQR3_SQ12_Pos)\r\n#define ADC_REG_RANK_13_SQRX_BITOFFSET_POS (ADC_SQR3_SQ13_Pos)\r\n#define ADC_REG_RANK_14_SQRX_BITOFFSET_POS (ADC_SQR3_SQ14_Pos)\r\n#define ADC_REG_RANK_15_SQRX_BITOFFSET_POS (ADC_SQR4_SQ15_Pos)\r\n#define ADC_REG_RANK_16_SQRX_BITOFFSET_POS (ADC_SQR4_SQ16_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected sequencer: */\r\n/* To select into literal LL_ADC_INJ_RANK_x the relevant bits for: */\r\n/* - data register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group injected data register */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_JDR1_REGOFFSET (0x00000000UL)\r\n#define ADC_JDR2_REGOFFSET (0x00000100UL)\r\n#define ADC_JDR3_REGOFFSET (0x00000200UL)\r\n#define ADC_JDR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_INJ_JDRX_REGOFFSET_MASK (ADC_JDR1_REGOFFSET | ADC_JDR2_REGOFFSET \\\r\n | ADC_JDR3_REGOFFSET | ADC_JDR4_REGOFFSET)\r\n#define ADC_INJ_RANK_ID_JSQR_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n#define ADC_JDRX_REGOFFSET_POS (8UL) /* Position of bits ADC_JDRx_REGOFFSET in ADC_INJ_JDRX_REGOFFSET_MASK */\r\n\r\n/* Definition of ADC group injected sequencer bits information to be inserted */\r\n/* into ADC group injected sequencer ranks literals definition. */\r\n#define ADC_INJ_RANK_1_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ1_Pos)\r\n#define ADC_INJ_RANK_2_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ2_Pos)\r\n#define ADC_INJ_RANK_3_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ3_Pos)\r\n#define ADC_INJ_RANK_4_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ4_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group regular trigger: */\r\n/* To select into literal LL_ADC_REG_TRIG_x the relevant bits for: */\r\n/* - regular trigger source */\r\n/* - regular trigger edge */\r\n#define ADC_REG_TRIG_EXT_EDGE_DEFAULT (ADC_CFGR_EXTEN_0) /* Trigger edge set to rising edge (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_SOURCE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_EDGE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN) << (4U * 0UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group regular trigger bits information. */\r\n#define ADC_REG_TRIG_EXTSEL_BITOFFSET_POS (ADC_CFGR_EXTSEL_Pos)\r\n#define ADC_REG_TRIG_EXTEN_BITOFFSET_POS (ADC_CFGR_EXTEN_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected trigger: */\r\n/* To select into literal LL_ADC_INJ_TRIG_x the relevant bits for: */\r\n/* - injected trigger source */\r\n/* - injected trigger edge */\r\n#define ADC_INJ_TRIG_EXT_EDGE_DEFAULT (ADC_JSQR_JEXTEN_0) /* Trigger edge set to rising edge (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_SOURCE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_EDGE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN) << (4U * 0UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group injected trigger bits information. */\r\n#define ADC_INJ_TRIG_EXTSEL_BITOFFSET_POS (ADC_JSQR_JEXTSEL_Pos)\r\n#define ADC_INJ_TRIG_EXTEN_BITOFFSET_POS (ADC_JSQR_JEXTEN_Pos)\r\n\r\n\r\n\r\n\r\n\r\n\r\n/* Internal mask for ADC channel: */\r\n/* To select into literal LL_ADC_CHANNEL_x the relevant bits for: */\r\n/* - channel identifier defined by number */\r\n/* - channel identifier defined by bitfield */\r\n/* - channel differentiation between external channels (connected to */\r\n/* GPIO pins) and internal channels (connected to internal paths) */\r\n/* - channel sampling time defined by SMPRx register offset */\r\n/* and SMPx bits positions into SMPRx register */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK (ADC_CFGR_AWD1CH)\r\n#define ADC_CHANNEL_ID_BITFIELD_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS (ADC_CFGR_AWD1CH_Pos)\r\n#define ADC_CHANNEL_ID_MASK (ADC_CHANNEL_ID_NUMBER_MASK | ADC_CHANNEL_ID_BITFIELD_MASK \\\r\n | ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n/* Equivalent mask of ADC_CHANNEL_NUMBER_MASK aligned on register LSB (bit 0) */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 (ADC_SQR2_SQ5) /* Equivalent to shift: (ADC_CHANNEL_NUMBER_MASK >> [Position of bitfield \"ADC_CHANNEL_NUMBER_MASK\" in register]) */\r\n\r\n/* Channel differentiation between external and internal channels */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH (0x80000000UL) /* Marker of internal channel */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_2 (0x00080000UL) /* Marker of internal channel for other ADC instances, in case of different ADC internal channels mapped on same channel number on different ADC instances */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_MASK (ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2)\r\n\r\n/* Internal register offset for ADC channel sampling time configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SMPR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SMPR2_REGOFFSET (0x02000000UL)\r\n#define ADC_CHANNEL_SMPRX_REGOFFSET_MASK (ADC_SMPR1_REGOFFSET | ADC_SMPR2_REGOFFSET)\r\n#define ADC_SMPRX_REGOFFSET_POS (25UL) /* Position of bits ADC_SMPRx_REGOFFSET in ADC_CHANNEL_SMPRX_REGOFFSET_MASK */\r\n\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_MASK (0x01F00000UL)\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_POS (20UL) /* Value equivalent to bitfield \"ADC_CHANNEL_SMPx_BITOFFSET_MASK\" position in register */\r\n\r\n/* Definition of channels ID number information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_NUMBER (0x00000000UL)\r\n#define ADC_CHANNEL_1_NUMBER (ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_2_NUMBER (ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_3_NUMBER (ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_4_NUMBER (ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_5_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_6_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_7_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_8_NUMBER (ADC_CFGR_AWD1CH_3)\r\n#define ADC_CHANNEL_9_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_10_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_11_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_12_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_13_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_14_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_15_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | \\\r\n ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_16_NUMBER (ADC_CFGR_AWD1CH_4)\r\n#define ADC_CHANNEL_17_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_18_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_1)\r\n\r\n/* Definition of channels ID bitfield information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_BITFIELD (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_CHANNEL_1_BITFIELD (ADC_AWD2CR_AWD2CH_1)\r\n#define ADC_CHANNEL_2_BITFIELD (ADC_AWD2CR_AWD2CH_2)\r\n#define ADC_CHANNEL_3_BITFIELD (ADC_AWD2CR_AWD2CH_3)\r\n#define ADC_CHANNEL_4_BITFIELD (ADC_AWD2CR_AWD2CH_4)\r\n#define ADC_CHANNEL_5_BITFIELD (ADC_AWD2CR_AWD2CH_5)\r\n#define ADC_CHANNEL_6_BITFIELD (ADC_AWD2CR_AWD2CH_6)\r\n#define ADC_CHANNEL_7_BITFIELD (ADC_AWD2CR_AWD2CH_7)\r\n#define ADC_CHANNEL_8_BITFIELD (ADC_AWD2CR_AWD2CH_8)\r\n#define ADC_CHANNEL_9_BITFIELD (ADC_AWD2CR_AWD2CH_9)\r\n#define ADC_CHANNEL_10_BITFIELD (ADC_AWD2CR_AWD2CH_10)\r\n#define ADC_CHANNEL_11_BITFIELD (ADC_AWD2CR_AWD2CH_11)\r\n#define ADC_CHANNEL_12_BITFIELD (ADC_AWD2CR_AWD2CH_12)\r\n#define ADC_CHANNEL_13_BITFIELD (ADC_AWD2CR_AWD2CH_13)\r\n#define ADC_CHANNEL_14_BITFIELD (ADC_AWD2CR_AWD2CH_14)\r\n#define ADC_CHANNEL_15_BITFIELD (ADC_AWD2CR_AWD2CH_15)\r\n#define ADC_CHANNEL_16_BITFIELD (ADC_AWD2CR_AWD2CH_16)\r\n#define ADC_CHANNEL_17_BITFIELD (ADC_AWD2CR_AWD2CH_17)\r\n#define ADC_CHANNEL_18_BITFIELD (ADC_AWD2CR_AWD2CH_18)\r\n\r\n/* Definition of channels sampling time information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_SMP (ADC_SMPR1_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP0\" position in register */\r\n#define ADC_CHANNEL_1_SMP (ADC_SMPR1_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP1\" position in register */\r\n#define ADC_CHANNEL_2_SMP (ADC_SMPR1_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP2\" position in register */\r\n#define ADC_CHANNEL_3_SMP (ADC_SMPR1_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP3\" position in register */\r\n#define ADC_CHANNEL_4_SMP (ADC_SMPR1_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP4\" position in register */\r\n#define ADC_CHANNEL_5_SMP (ADC_SMPR1_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP5\" position in register */\r\n#define ADC_CHANNEL_6_SMP (ADC_SMPR1_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP6\" position in register */\r\n#define ADC_CHANNEL_7_SMP (ADC_SMPR1_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP7\" position in register */\r\n#define ADC_CHANNEL_8_SMP (ADC_SMPR1_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP8\" position in register */\r\n#define ADC_CHANNEL_9_SMP (ADC_SMPR1_REGOFFSET | ((27UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP9\" position in register */\r\n#define ADC_CHANNEL_10_SMP (ADC_SMPR2_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP10\" position in register */\r\n#define ADC_CHANNEL_11_SMP (ADC_SMPR2_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP11\" position in register */\r\n#define ADC_CHANNEL_12_SMP (ADC_SMPR2_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP12\" position in register */\r\n#define ADC_CHANNEL_13_SMP (ADC_SMPR2_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP13\" position in register */\r\n#define ADC_CHANNEL_14_SMP (ADC_SMPR2_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP14\" position in register */\r\n#define ADC_CHANNEL_15_SMP (ADC_SMPR2_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP15\" position in register */\r\n#define ADC_CHANNEL_16_SMP (ADC_SMPR2_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP16\" position in register */\r\n#define ADC_CHANNEL_17_SMP (ADC_SMPR2_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP17\" position in register */\r\n#define ADC_CHANNEL_18_SMP (ADC_SMPR2_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP18\" position in register */\r\n\r\n\r\n/* Internal mask for ADC mode single or differential ended: */\r\n/* To select into literals LL_ADC_SINGLE_ENDED or LL_ADC_SINGLE_DIFFERENTIAL */\r\n/* the relevant bits for: */\r\n/* (concatenation of multiple bits used in different registers) */\r\n/* - ADC calibration: calibration start, calibration factor get or set */\r\n/* - ADC channels: set each ADC channel ending mode */\r\n#define ADC_SINGLEDIFF_CALIB_START_MASK (ADC_CR_ADCALDIF)\r\n#define ADC_SINGLEDIFF_CALIB_FACTOR_MASK (ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S)\r\n#define ADC_SINGLEDIFF_CHANNEL_MASK (ADC_CHANNEL_ID_BITFIELD_MASK) /* Equivalent to ADC_DIFSEL_DIFSEL */\r\n#define ADC_SINGLEDIFF_CHANNEL_SHIFT_MASK (ADC_CALFACT_CALFACT_S_4 | ADC_CALFACT_CALFACT_S_3) /* Bits chosen to perform of shift when single mode is selected, shift value out of channels bits range. */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK (0x00010000UL) /* Selection of 1 bit to discriminate differential mode: mask of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_POS (16UL) /* Selection of 1 bit to discriminate differential mode: position of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4 (ADC_SINGLEDIFF_CALIB_F_BIT_D_POS - 4UL) /* Shift of bit ADC_SINGLEDIFF_CALIB_F_BIT_D to position to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC analog watchdog: */\r\n/* To select into literals LL_ADC_AWD_CHANNELx_xxx the relevant bits for: */\r\n/* (concatenation of multiple bits used in different analog watchdogs, */\r\n/* (feature of several watchdogs not available on all STM32 families)). */\r\n/* - analog watchdog 1: monitored channel defined by number, */\r\n/* selection of ADC group (ADC groups regular and-or injected). */\r\n/* - analog watchdog 2 and 3: monitored channel defined by bitfield, no */\r\n/* selection on groups. */\r\n\r\n/* Internal register offset for ADC analog watchdog channel configuration */\r\n#define ADC_AWD_CR1_REGOFFSET (0x00000000UL)\r\n#define ADC_AWD_CR2_REGOFFSET (0x00100000UL)\r\n#define ADC_AWD_CR3_REGOFFSET (0x00200000UL)\r\n\r\n/* Register offset gap between AWD1 and AWD2-AWD3 configuration registers */\r\n/* (Set separately as ADC_AWD_CRX_REGOFFSET to spare 32 bits space */\r\n#define ADC_AWD_CR12_REGOFFSETGAP_MASK (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_AWD_CR12_REGOFFSETGAP_VAL (0x00000024UL)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_MASK (ADC_AWD_CR1_REGOFFSET | ADC_AWD_CR2_REGOFFSET | ADC_AWD_CR3_REGOFFSET)\r\n\r\n#define ADC_AWD_CR1_CHANNEL_MASK (ADC_CFGR_AWD1CH | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n#define ADC_AWD_CR23_CHANNEL_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_AWD_CR_ALL_CHANNEL_MASK (ADC_AWD_CR1_CHANNEL_MASK | ADC_AWD_CR23_CHANNEL_MASK)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_POS (20UL) /* Position of bits ADC_AWD_CRx_REGOFFSET in ADC_AWD_CRX_REGOFFSET_MASK */\r\n\r\n/* Internal register offset for ADC analog watchdog threshold configuration */\r\n#define ADC_AWD_TR1_REGOFFSET (ADC_AWD_CR1_REGOFFSET)\r\n#define ADC_AWD_TR2_REGOFFSET (ADC_AWD_CR2_REGOFFSET)\r\n#define ADC_AWD_TR3_REGOFFSET (ADC_AWD_CR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_MASK (ADC_AWD_TR1_REGOFFSET | ADC_AWD_TR2_REGOFFSET | ADC_AWD_TR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_POS (ADC_AWD_CRX_REGOFFSET_POS) /* Position of bits ADC_SQRx_REGOFFSET in ADC_AWD_TRX_REGOFFSET_MASK */\r\n#define ADC_AWD_TRX_BIT_HIGH_MASK (0x00010000UL) /* Selection of 1 bit to discriminate threshold high: mask of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_POS (16UL) /* Selection of 1 bit to discriminate threshold high: position of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_SHIFT4 (ADC_AWD_TRX_BIT_HIGH_POS - 4UL) /* Shift of bit ADC_AWD_TRX_BIT_HIGH to position to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC offset: */\r\n/* Internal register offset for ADC offset number configuration */\r\n#define ADC_OFR1_REGOFFSET (0x00000000UL)\r\n#define ADC_OFR2_REGOFFSET (0x00000001UL)\r\n#define ADC_OFR3_REGOFFSET (0x00000002UL)\r\n#define ADC_OFR4_REGOFFSET (0x00000003UL)\r\n#define ADC_OFRx_REGOFFSET_MASK (ADC_OFR1_REGOFFSET | ADC_OFR2_REGOFFSET \\\r\n | ADC_OFR3_REGOFFSET | ADC_OFR4_REGOFFSET)\r\n\r\n\r\n/* ADC registers bits positions */\r\n#define ADC_CFGR_RES_BITOFFSET_POS (ADC_CFGR_RES_Pos)\r\n#define ADC_CFGR_AWD1SGL_BITOFFSET_POS (ADC_CFGR_AWD1SGL_Pos)\r\n#define ADC_CFGR_AWD1EN_BITOFFSET_POS (ADC_CFGR_AWD1EN_Pos)\r\n#define ADC_CFGR_JAWD1EN_BITOFFSET_POS (ADC_CFGR_JAWD1EN_Pos)\r\n#define ADC_TR1_HT1_BITOFFSET_POS (ADC_TR1_HT1_Pos)\r\n\r\n\r\n/* ADC registers bits groups */\r\n#define ADC_CR_BITS_PROPERTY_RS (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADDIS | ADC_CR_ADEN) /* ADC register CR bits with HW property \"rs\": Software can read as well as set this bit. Writing '0' has no effect on the bit value. */\r\n\r\n\r\n/* ADC internal channels related definitions */\r\n/* Internal voltage reference VrefInt */\r\n#define VREFINT_CAL_ADDR ((uint16_t*) (0x1FFF75AAUL)) /* Internal voltage reference, address of parameter VREFINT_CAL: VrefInt ADC raw data acquired at temperature 30 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define VREFINT_CAL_VREF (3000UL) /* Analog voltage reference (Vref+) value with which temperature sensor has been calibrated in production (tolerance: +-10 mV) (unit: mV). */\r\n/* Temperature sensor */\r\n#define TEMPSENSOR_CAL1_ADDR ((uint16_t*) (0x1FFF75A8UL)) /* Internal temperature sensor, address of parameter TS_CAL1: On STM32G4, temperature sensor ADC raw data acquired at temperature 30 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL2_ADDR ((uint16_t*) (0x1FFF75CAUL)) /* Internal temperature sensor, address of parameter TS_CAL2: On STM32G4, temperature sensor ADC raw data acquired at temperature 110 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL1_TEMP (30L) /* Internal temperature sensor, temperature at which temperature sensor has been calibrated in production for data into TEMPSENSOR_CAL1_ADDR (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL2_TEMP (130L) /* Internal temperature sensor, temperature at which temperature sensor has been calibrated in production for data into TEMPSENSOR_CAL2_ADDR (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL_VREFANALOG (3000UL) /* Analog voltage reference (Vref+) voltage with which temperature sensor has been calibrated in production (+-10 mV) (unit: mV). */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Driver macro reserved for internal use: set a pointer to\r\n * a register from a register basis from which an offset\r\n * is applied.\r\n * @param __REG__ Register basis from which the offset is applied.\r\n * @param __REG_OFFFSET__ Offset to be applied (unit: number of registers).\r\n * @retval Pointer to register address\r\n */\r\n#define __ADC_PTR_REG_OFFSET(__REG__, __REG_OFFFSET__) \\\r\n ((__IO uint32_t *)((uint32_t) ((uint32_t)(&(__REG__)) + ((__REG_OFFFSET__) << 2UL))))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_ES_INIT ADC Exported Init structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC common parameters\r\n * and multimode\r\n * (all ADC instances belonging to the same ADC common instance).\r\n * @note The setting of these parameters by function @ref LL_ADC_CommonInit()\r\n * is conditioned to ADC instances state (all ADC instances\r\n * sharing the same ADC common instance):\r\n * All ADC instances sharing the same ADC common instance must be\r\n * disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t CommonClock; /*!< Set parameter common to several ADC: Clock source and prescaler.\r\n This parameter can be a value of @ref ADC_LL_EC_COMMON_CLOCK_SOURCE\r\n @note On this STM32 series, if ADC group injected is used, some\r\n clock ratio constraints between ADC clock and AHB clock\r\n must be respected. Refer to reference manual.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetCommonClock(). */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t Multimode; /*!< Set ADC multimode configuration to operate in independent mode or multimode (for devices with several ADC instances).\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_MODE\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultimode(). */\r\n\r\n uint32_t MultiDMATransfer; /*!< Set ADC multimode conversion data transfer: no transfer or transfer by DMA.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_DMA_TRANSFER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultiDMATransfer(). */\r\n\r\n uint32_t MultiTwoSamplingDelay; /*!< Set ADC multimode delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_TWOSMP_DELAY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultiTwoSamplingDelay(). */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n} LL_ADC_CommonInitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 families).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Resolution; /*!< Set ADC resolution.\r\n This parameter can be a value of @ref ADC_LL_EC_RESOLUTION\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetResolution(). */\r\n\r\n uint32_t DataAlignment; /*!< Set ADC conversion data alignment.\r\n This parameter can be a value of @ref ADC_LL_EC_DATA_ALIGN\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetDataAlignment(). */\r\n\r\n uint32_t LowPowerMode; /*!< Set ADC low power mode.\r\n This parameter can be a value of @ref ADC_LL_EC_LP_MODE\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetLowPowerMode(). */\r\n\r\n} LL_ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_REG_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group regular conversion trigger source: internal (SW start) or from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also set trigger polarity to rising edge\r\n (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value).\r\n In case of need to modify trigger edge, use function @ref LL_ADC_REG_SetTriggerEdge().\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group regular sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_SCAN_LENGTH\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group regular sequencer discontinuous mode: sequence subdivided and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group regular sequencer is enabled\r\n (scan length of 2 ranks or more).\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetSequencerDiscont(). */\r\n\r\n uint32_t ContinuousMode; /*!< Set ADC continuous conversion mode on ADC group regular, whether ADC conversions are performed in single mode (one conversion per trigger) or in continuous mode (after the first trigger, following conversions launched successively automatically).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_CONTINUOUS_MODE\r\n Note: It is not possible to enable both ADC group regular continuous mode and discontinuous mode.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetContinuousMode(). */\r\n\r\n uint32_t DMATransfer; /*!< Set ADC group regular conversion data transfer: no transfer or transfer by DMA, and DMA requests mode.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_DMA_TRANSFER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetDMATransfer(). */\r\n\r\n uint32_t Overrun; /*!< Set ADC group regular behavior in case of overrun:\r\n data preserved or overwritten.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_OVR_DATA_BEHAVIOR\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetOverrun(). */\r\n\r\n} LL_ADC_REG_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_INJ_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group injected conversion trigger source: internal (SW start) or from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also set trigger polarity to rising edge\r\n (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value).\r\n In case of need to modify trigger edge, use function @ref LL_ADC_INJ_SetTriggerEdge().\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group injected sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_SCAN_LENGTH\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group injected sequencer discontinuous mode: sequence subdivided and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group injected sequencer is enabled\r\n (scan length of 2 ranks or more).\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetSequencerDiscont(). */\r\n\r\n uint32_t TrigAuto; /*!< Set ADC group injected conversion trigger: independent or from ADC group regular.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIG_AUTO\r\n Note: This parameter must be set to set to independent trigger if injected trigger source is set to an external trigger.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetTrigAuto(). */\r\n\r\n} LL_ADC_INJ_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_FLAG ADC flags\r\n * @brief Flags defines which can be used with LL_ADC_ReadReg function\r\n * @{\r\n */\r\n#define LL_ADC_FLAG_ADRDY ADC_ISR_ADRDY /*!< ADC flag ADC instance ready */\r\n#define LL_ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC flag ADC group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC flag ADC group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC flag ADC group regular overrun */\r\n#define LL_ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC flag ADC group regular end of sampling phase */\r\n#define LL_ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC flag ADC group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC flag ADC group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC flag ADC group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC flag ADC analog watchdog 1 */\r\n#define LL_ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC flag ADC analog watchdog 2 */\r\n#define LL_ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC flag ADC analog watchdog 3 */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_FLAG_ADRDY_MST ADC_CSR_ADRDY_MST /*!< ADC flag ADC multimode master instance ready */\r\n#define LL_ADC_FLAG_ADRDY_SLV ADC_CSR_ADRDY_SLV /*!< ADC flag ADC multimode slave instance ready */\r\n#define LL_ADC_FLAG_EOC_MST ADC_CSR_EOC_MST /*!< ADC flag ADC multimode master group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOC_SLV ADC_CSR_EOC_SLV /*!< ADC flag ADC multimode slave group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOS_MST ADC_CSR_EOS_MST /*!< ADC flag ADC multimode master group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_EOS_SLV ADC_CSR_EOS_SLV /*!< ADC flag ADC multimode slave group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_OVR_MST ADC_CSR_OVR_MST /*!< ADC flag ADC multimode master group regular overrun */\r\n#define LL_ADC_FLAG_OVR_SLV ADC_CSR_OVR_SLV /*!< ADC flag ADC multimode slave group regular overrun */\r\n#define LL_ADC_FLAG_EOSMP_MST ADC_CSR_EOSMP_MST /*!< ADC flag ADC multimode master group regular end of sampling phase */\r\n#define LL_ADC_FLAG_EOSMP_SLV ADC_CSR_EOSMP_SLV /*!< ADC flag ADC multimode slave group regular end of sampling phase */\r\n#define LL_ADC_FLAG_JEOC_MST ADC_CSR_JEOC_MST /*!< ADC flag ADC multimode master group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOC_SLV ADC_CSR_JEOC_SLV /*!< ADC flag ADC multimode slave group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOS_MST ADC_CSR_JEOS_MST /*!< ADC flag ADC multimode master group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JEOS_SLV ADC_CSR_JEOS_SLV /*!< ADC flag ADC multimode slave group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JQOVF_MST ADC_CSR_JQOVF_MST /*!< ADC flag ADC multimode master group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_JQOVF_SLV ADC_CSR_JQOVF_SLV /*!< ADC flag ADC multimode slave group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_AWD1_MST ADC_CSR_AWD1_MST /*!< ADC flag ADC multimode master analog watchdog 1 of the ADC master */\r\n#define LL_ADC_FLAG_AWD1_SLV ADC_CSR_AWD1_SLV /*!< ADC flag ADC multimode slave analog watchdog 1 of the ADC slave */\r\n#define LL_ADC_FLAG_AWD2_MST ADC_CSR_AWD2_MST /*!< ADC flag ADC multimode master analog watchdog 2 of the ADC master */\r\n#define LL_ADC_FLAG_AWD2_SLV ADC_CSR_AWD2_SLV /*!< ADC flag ADC multimode slave analog watchdog 2 of the ADC slave */\r\n#define LL_ADC_FLAG_AWD3_MST ADC_CSR_AWD3_MST /*!< ADC flag ADC multimode master analog watchdog 3 of the ADC master */\r\n#define LL_ADC_FLAG_AWD3_SLV ADC_CSR_AWD3_SLV /*!< ADC flag ADC multimode slave analog watchdog 3 of the ADC slave */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_IT ADC interruptions for configuration (interruption enable or disable)\r\n * @brief IT defines which can be used with LL_ADC_ReadReg and LL_ADC_WriteReg functions\r\n * @{\r\n */\r\n#define LL_ADC_IT_ADRDY ADC_IER_ADRDYIE /*!< ADC interruption ADC instance ready */\r\n#define LL_ADC_IT_EOC ADC_IER_EOCIE /*!< ADC interruption ADC group regular end of unitary conversion */\r\n#define LL_ADC_IT_EOS ADC_IER_EOSIE /*!< ADC interruption ADC group regular end of sequence conversions */\r\n#define LL_ADC_IT_OVR ADC_IER_OVRIE /*!< ADC interruption ADC group regular overrun */\r\n#define LL_ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC interruption ADC group regular end of sampling phase */\r\n#define LL_ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC interruption ADC group injected end of unitary conversion */\r\n#define LL_ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC interruption ADC group injected end of sequence conversions */\r\n#define LL_ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC interruption ADC group injected contexts queue overflow */\r\n#define LL_ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC interruption ADC analog watchdog 1 */\r\n#define LL_ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC interruption ADC analog watchdog 2 */\r\n#define LL_ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC interruption ADC analog watchdog 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REGISTERS ADC registers compliant with specific purpose\r\n * @{\r\n */\r\n/* List of ADC registers intended to be used (most commonly) with */\r\n/* DMA transfer. */\r\n/* Refer to function @ref LL_ADC_DMA_GetRegAddr(). */\r\n#define LL_ADC_DMA_REG_REGULAR_DATA (0x00000000UL) /* ADC group regular conversion data register (corresponding to register DR) to be used with ADC configured in independent mode. Without DMA transfer, register accessed by LL function @ref LL_ADC_REG_ReadConversionData32() and other functions @ref LL_ADC_REG_ReadConversionDatax() */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_DMA_REG_REGULAR_DATA_MULTI (0x00000001UL) /* ADC group regular conversion data register (corresponding to register CDR) to be used with ADC configured in multimode (available on STM32 devices with several ADC instances). Without DMA transfer, register accessed by LL function @ref LL_ADC_REG_ReadMultiConversionData32() */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV1 (ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV2 (ADC_CCR_CKMODE_1 ) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 2 */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV4 (ADC_CCR_CKMODE_1 | ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV1 (0x00000000UL) /*!< ADC asynchronous clock without prescaler */\r\n#define LL_ADC_CLOCK_ASYNC_DIV2 (ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 2 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV4 (ADC_CCR_PRESC_1 ) /*!< ADC asynchronous clock with prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV6 (ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 6 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV8 (ADC_CCR_PRESC_2 ) /*!< ADC asynchronous clock with prescaler division by 8 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV10 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 10 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV12 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1 ) /*!< ADC asynchronous clock with prescaler division by 12 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV16 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 16 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV32 (ADC_CCR_PRESC_3) /*!< ADC asynchronous clock with prescaler division by 32 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV64 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 64 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV128 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1) /*!< ADC asynchronous clock with prescaler division by 128 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV256 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_PATH_INTERNAL ADC common - Measurement path to internal channels\r\n * @{\r\n */\r\n/* Note: Other measurement paths to internal channels may be available */\r\n/* (connections to other peripherals). */\r\n/* If they are not listed below, they do not require any specific */\r\n/* path enable. In this case, Access to measurement path is done */\r\n/* only by selecting the corresponding ADC internal channel. */\r\n#define LL_ADC_PATH_INTERNAL_NONE (0x00000000UL) /*!< ADC measurement paths all disabled */\r\n#define LL_ADC_PATH_INTERNAL_VREFINT (ADC_CCR_VREFEN) /*!< ADC measurement path to internal channel VrefInt */\r\n#define LL_ADC_PATH_INTERNAL_TEMPSENSOR (ADC_CCR_VSENSESEL) /*!< ADC measurement path to internal channel temperature sensor */\r\n#define LL_ADC_PATH_INTERNAL_VBAT (ADC_CCR_VBATSEL) /*!< ADC measurement path to internal channel Vbat */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define LL_ADC_RESOLUTION_12B (0x00000000UL) /*!< ADC resolution 12 bits */\r\n#define LL_ADC_RESOLUTION_10B ( ADC_CFGR_RES_0) /*!< ADC resolution 10 bits */\r\n#define LL_ADC_RESOLUTION_8B (ADC_CFGR_RES_1 ) /*!< ADC resolution 8 bits */\r\n#define LL_ADC_RESOLUTION_6B (ADC_CFGR_RES_1 | ADC_CFGR_RES_0) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_DATA_ALIGN ADC instance - Data alignment\r\n * @{\r\n */\r\n#define LL_ADC_DATA_ALIGN_RIGHT (0x00000000UL) /*!< ADC conversion data alignment: right aligned (alignment on data register LSB bit 0)*/\r\n#define LL_ADC_DATA_ALIGN_LEFT (ADC_CFGR_ALIGN) /*!< ADC conversion data alignment: left aligned (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_LP_MODE ADC instance - Low power mode\r\n * @{\r\n */\r\n#define LL_ADC_LP_MODE_NONE (0x00000000UL) /*!< No ADC low power mode activated */\r\n#define LL_ADC_LP_AUTOWAIT (ADC_CFGR_AUTDLY) /*!< ADC low power mode auto delay: Dynamic low power mode, ADC conversions are performed only when necessary (when previous ADC conversion data is read). See description with function @ref LL_ADC_SetLowPowerMode(). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_NB ADC instance - Offset number\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_1 ADC_OFR1_REGOFFSET /*!< ADC offset number 1: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_2 ADC_OFR2_REGOFFSET /*!< ADC offset number 2: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_3 ADC_OFR3_REGOFFSET /*!< ADC offset number 3: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_4 ADC_OFR4_REGOFFSET /*!< ADC offset number 4: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_STATE ADC instance - Offset state\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_DISABLE (0x00000000UL) /*!< ADC offset disabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_ENABLE (ADC_OFR1_OFFSET1_EN) /*!< ADC offset enabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SIGN ADC instance - Offset sign\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< ADC offset is negative (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< ADC offset is positive (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SATURATION ADC instance - Offset saturation mode\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SATURATION_DISABLE (0x00000000UL) /*!< ADC offset saturation is disabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_SATURATION_ENABLE (ADC_OFR1_SATEN) /*!< ADC offset saturation is enabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define LL_ADC_GROUP_REGULAR (0x00000001UL) /*!< ADC group regular (available on all STM32 devices) */\r\n#define LL_ADC_GROUP_INJECTED (0x00000002UL) /*!< ADC group injected (not available on all STM32 devices)*/\r\n#define LL_ADC_GROUP_REGULAR_INJECTED (0x00000003UL) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n#define LL_ADC_CHANNEL_0 (ADC_CHANNEL_0_NUMBER | ADC_CHANNEL_0_SMP | ADC_CHANNEL_0_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN0 */\r\n#define LL_ADC_CHANNEL_1 (ADC_CHANNEL_1_NUMBER | ADC_CHANNEL_1_SMP | ADC_CHANNEL_1_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN1 */\r\n#define LL_ADC_CHANNEL_2 (ADC_CHANNEL_2_NUMBER | ADC_CHANNEL_2_SMP | ADC_CHANNEL_2_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN2 */\r\n#define LL_ADC_CHANNEL_3 (ADC_CHANNEL_3_NUMBER | ADC_CHANNEL_3_SMP | ADC_CHANNEL_3_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN3 */\r\n#define LL_ADC_CHANNEL_4 (ADC_CHANNEL_4_NUMBER | ADC_CHANNEL_4_SMP | ADC_CHANNEL_4_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN4 */\r\n#define LL_ADC_CHANNEL_5 (ADC_CHANNEL_5_NUMBER | ADC_CHANNEL_5_SMP | ADC_CHANNEL_5_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN5 */\r\n#define LL_ADC_CHANNEL_6 (ADC_CHANNEL_6_NUMBER | ADC_CHANNEL_6_SMP | ADC_CHANNEL_6_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN6 */\r\n#define LL_ADC_CHANNEL_7 (ADC_CHANNEL_7_NUMBER | ADC_CHANNEL_7_SMP | ADC_CHANNEL_7_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN7 */\r\n#define LL_ADC_CHANNEL_8 (ADC_CHANNEL_8_NUMBER | ADC_CHANNEL_8_SMP | ADC_CHANNEL_8_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN8 */\r\n#define LL_ADC_CHANNEL_9 (ADC_CHANNEL_9_NUMBER | ADC_CHANNEL_9_SMP | ADC_CHANNEL_9_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN9 */\r\n#define LL_ADC_CHANNEL_10 (ADC_CHANNEL_10_NUMBER | ADC_CHANNEL_10_SMP | ADC_CHANNEL_10_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN10 */\r\n#define LL_ADC_CHANNEL_11 (ADC_CHANNEL_11_NUMBER | ADC_CHANNEL_11_SMP | ADC_CHANNEL_11_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN11 */\r\n#define LL_ADC_CHANNEL_12 (ADC_CHANNEL_12_NUMBER | ADC_CHANNEL_12_SMP | ADC_CHANNEL_12_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN12 */\r\n#define LL_ADC_CHANNEL_13 (ADC_CHANNEL_13_NUMBER | ADC_CHANNEL_13_SMP | ADC_CHANNEL_13_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN13 */\r\n#define LL_ADC_CHANNEL_14 (ADC_CHANNEL_14_NUMBER | ADC_CHANNEL_14_SMP | ADC_CHANNEL_14_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN14 */\r\n#define LL_ADC_CHANNEL_15 (ADC_CHANNEL_15_NUMBER | ADC_CHANNEL_15_SMP | ADC_CHANNEL_15_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN15 */\r\n#define LL_ADC_CHANNEL_16 (ADC_CHANNEL_16_NUMBER | ADC_CHANNEL_16_SMP | ADC_CHANNEL_16_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN16 */\r\n#define LL_ADC_CHANNEL_17 (ADC_CHANNEL_17_NUMBER | ADC_CHANNEL_17_SMP | ADC_CHANNEL_17_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN17 */\r\n#define LL_ADC_CHANNEL_18 (ADC_CHANNEL_18_NUMBER | ADC_CHANNEL_18_SMP | ADC_CHANNEL_18_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN18 */\r\n#define LL_ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to VrefInt: Internal voltage reference. On this STM32 series, ADC channel available on all instances but ADC2. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_4 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availaibility */\r\n#define LL_ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda. On this STM32 series, ADC channel available on all ADC instances but ADC2 & ADC4. Refer to device datasheet for ADC4 availaibility */\r\n#define LL_ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP1 output. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP2 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC3 instance. Refer to device datasheet for ADC3 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_5 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP4 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 & OPAMP4 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_3 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP5 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 & OPAMP5 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP6 output. On this STM32 series, ADC channel available only on ADC4 instance. Refer to device datasheet for ADC4 & OPAMP6 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_SOURCE ADC group regular - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_SOFTWARE (0x00000000UL) /*!<\r\n ADC group regular conversion trigger internal: SW start. */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH2 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH3 (ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH1 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH2 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH3 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_TRGO (ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH4 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH1 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH4 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM6_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM7_TRGO (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_CH1 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM15_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO (ADC_CFGR_EXTSEL_4 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances, and TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances, and TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG5 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG6 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG7 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG8 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG9 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG10 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: external interrupt line 11. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: external interrupt line 2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_LPTIM_OUT (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_EDGE ADC group regular - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_EXT_RISING ( ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion trigger polarity set to rising edge */\r\n#define LL_ADC_REG_TRIG_EXT_FALLING (ADC_CFGR_EXTEN_1 ) /*!< ADC group regular conversion trigger polarity set to falling edge */\r\n#define LL_ADC_REG_TRIG_EXT_RISINGFALLING (ADC_CFGR_EXTEN_1 | ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SAMPLING_MODE ADC group regular - Sampling mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration is defined using @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME */\r\n#define LL_ADC_REG_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time (see @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is controlled by trigger events:\r\n Trigger rising edge = start sampling\r\n Trigger falling edge = stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_CONTINUOUS_MODE ADC group regular - Continuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_CONV_SINGLE (0x00000000UL) /*!< ADC conversions are performed in single mode: one conversion per trigger */\r\n#define LL_ADC_REG_CONV_CONTINUOUS (ADC_CFGR_CONT) /*!< ADC conversions are performed in continuous mode: after the first trigger, following conversions launched successively automatically */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_DMA_TRANSFER ADC group regular - DMA transfer of ADC conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_DMA_TRANSFER_NONE (0x00000000UL) /*!< ADC conversions are not transferred by DMA */\r\n#define LL_ADC_REG_DMA_TRANSFER_LIMITED ( ADC_CFGR_DMAEN) /*!< ADC conversion data are transferred by DMA, in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. */\r\n#define LL_ADC_REG_DMA_TRANSFER_UNLIMITED (ADC_CFGR_DMACFG | ADC_CFGR_DMAEN) /*!< ADC conversion data are transferred by DMA, in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/** @defgroup ADC_LL_EC_SAMPLINGTIME_COMMON_CONFIG ADC instance - ADC sampling time common configuration\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_DEFAULT (0x00000000UL) /*!< ADC sampling time let to default settings. */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5 (ADC_SMPR1_SMPPLUS) /*!< ADC additional sampling time 3.5 ADC clock cycles replacing 2.5 ADC clock cycles (this applies to all channels mapped with selection sampling time 2.5 ADC clock cycles, whatever channels mapped on ADC groups regular or injected). */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup ADC_LL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_OVR_DATA_PRESERVED (0x00000000UL) /*!< ADC group regular behavior in case of overrun: data preserved */\r\n#define LL_ADC_REG_OVR_DATA_OVERWRITTEN (ADC_CFGR_OVRMOD) /*!< ADC group regular behavior in case of overrun: data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_SCAN_LENGTH ADC group regular - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group regular sequencer disable (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS ( ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 2 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS ( ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 3 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS ( ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 4 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS ( ADC_SQR1_L_2 ) /*!< ADC group regular sequencer enable with 5 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 6 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 7 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 8 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS (ADC_SQR1_L_3 ) /*!< ADC group regular sequencer enable with 9 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 10 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 11 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 12 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 ) /*!< ADC group regular sequencer enable with 13 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 14 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 15 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 16 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_DISCONT_MODE ADC group regular - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group regular sequencer discontinuous mode disable */\r\n#define LL_ADC_REG_SEQ_DISCONT_1RANK ( ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every rank */\r\n#define LL_ADC_REG_SEQ_DISCONT_2RANKS ( ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enabled with sequence interruption every 2 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_3RANKS ( ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 3 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_4RANKS ( ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 4 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_5RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 5 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_6RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 6 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_7RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 7 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_8RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 8 ranks */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_REG_RANK_1 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_1_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 1 */\r\n#define LL_ADC_REG_RANK_2 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_2_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 2 */\r\n#define LL_ADC_REG_RANK_3 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_3_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 3 */\r\n#define LL_ADC_REG_RANK_4 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_4_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 4 */\r\n#define LL_ADC_REG_RANK_5 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_5_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 5 */\r\n#define LL_ADC_REG_RANK_6 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_6_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 6 */\r\n#define LL_ADC_REG_RANK_7 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_7_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 7 */\r\n#define LL_ADC_REG_RANK_8 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_8_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 8 */\r\n#define LL_ADC_REG_RANK_9 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_9_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 9 */\r\n#define LL_ADC_REG_RANK_10 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_10_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 10 */\r\n#define LL_ADC_REG_RANK_11 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_11_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 11 */\r\n#define LL_ADC_REG_RANK_12 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_12_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 12 */\r\n#define LL_ADC_REG_RANK_13 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_13_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 13 */\r\n#define LL_ADC_REG_RANK_14 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_14_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 14 */\r\n#define LL_ADC_REG_RANK_15 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_15_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 15 */\r\n#define LL_ADC_REG_RANK_16 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_16_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_SOURCE ADC group injected - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_SOFTWARE (0x00000000UL) /*!<\r\n ADC group injected conversion trigger internal: SW start.. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO (ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH4 (ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_TRGO (ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_TRGO (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM6_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM7_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM15_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC3/4/5 instances. On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC1/2 instances. On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external interrupt line 3. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external interrupt line 15. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances. */\r\n#define LL_ADC_INJ_TRIG_EXT_LPTIM_OUT (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_EDGE ADC group injected - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_EXT_RISING ( ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion trigger polarity set to rising edge */\r\n#define LL_ADC_INJ_TRIG_EXT_FALLING (ADC_JSQR_JEXTEN_1 ) /*!< ADC group injected conversion trigger polarity set to falling edge */\r\n#define LL_ADC_INJ_TRIG_EXT_RISINGFALLING (ADC_JSQR_JEXTEN_1 | ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIG_AUTO ADC group injected - Automatic trigger mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_INDEPENDENT (0x00000000UL) /*!< ADC group injected conversion trigger independent. Setting mandatory if ADC group injected injected trigger source is set to an external trigger. */\r\n#define LL_ADC_INJ_TRIG_FROM_GRP_REGULAR (ADC_CFGR_JAUTO) /*!< ADC group injected conversion trigger from ADC group regular. Setting compliant only with group injected trigger source set to SW start, without any further action on ADC group injected conversion start or stop: in this case, ADC group injected is controlled only from ADC group regular. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_CONTEXT_QUEUE ADC group injected - Context queue mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE (0x00000000UL) /* Group injected sequence context queue is enabled and can contain up to 2 contexts. When all contexts have been processed, the queue maintains the last context active perpetually. */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY (ADC_CFGR_JQM) /* Group injected sequence context queue is enabled and can contain up to 2 contexts. When all contexts have been processed, the queue is empty and injected group triggers are disabled. */\r\n#define LL_ADC_INJ_QUEUE_DISABLE (ADC_CFGR_JQDIS) /* Group injected sequence context queue is disabled: only 1 sequence can be configured and is active perpetually. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_SCAN_LENGTH ADC group injected - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group injected sequencer disable (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS ( ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable with 2 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS (ADC_JSQR_JL_1 ) /*!< ADC group injected sequencer enable with 3 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS (ADC_JSQR_JL_1 | ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable with 4 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_DISCONT_MODE ADC group injected - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group injected sequencer discontinuous mode disable */\r\n#define LL_ADC_INJ_SEQ_DISCONT_1RANK (ADC_CFGR_JDISCEN) /*!< ADC group injected sequencer discontinuous mode enable with sequence interruption every rank */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_INJ_RANK_1 (ADC_JDR1_REGOFFSET | ADC_INJ_RANK_1_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 1 */\r\n#define LL_ADC_INJ_RANK_2 (ADC_JDR2_REGOFFSET | ADC_INJ_RANK_2_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 2 */\r\n#define LL_ADC_INJ_RANK_3 (ADC_JDR3_REGOFFSET | ADC_INJ_RANK_3_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 3 */\r\n#define LL_ADC_INJ_RANK_4 (ADC_JDR4_REGOFFSET | ADC_INJ_RANK_4_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_2CYCLES_5 (0x00000000UL) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_6CYCLES_5 ( ADC_SMPR2_SMP10_0) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_12CYCLES_5 ( ADC_SMPR2_SMP10_1 ) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_24CYCLES_5 ( ADC_SMPR2_SMP10_1 | ADC_SMPR2_SMP10_0) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_47CYCLES_5 (ADC_SMPR2_SMP10_2 ) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_92CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_0) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_247CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_1 ) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_640CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_1 | ADC_SMPR2_SMP10_0) /*!< Sampling time 640.5 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define LL_ADC_SINGLE_ENDED ( ADC_CALFACT_CALFACT_S) /*!< ADC channel ending set to single ended (literal also used to set calibration mode) */\r\n#define LL_ADC_DIFFERENTIAL_ENDED (ADC_CR_ADCALDIF | ADC_CALFACT_CALFACT_D) /*!< ADC channel ending set to differential (literal also used to set calibration mode) */\r\n#define LL_ADC_BOTH_SINGLE_DIFF_ENDED (LL_ADC_SINGLE_ENDED | LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending set to both single ended and differential (literal used only to set calibration factors) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_NUMBER Analog watchdog - Analog watchdog number\r\n * @{\r\n */\r\n#define LL_ADC_AWD1 (ADC_AWD_CR1_CHANNEL_MASK | ADC_AWD_CR1_REGOFFSET) /*!< ADC analog watchdog number 1 */\r\n#define LL_ADC_AWD2 (ADC_AWD_CR23_CHANNEL_MASK | ADC_AWD_CR2_REGOFFSET) /*!< ADC analog watchdog number 2 */\r\n#define LL_ADC_AWD3 (ADC_AWD_CR23_CHANNEL_MASK | ADC_AWD_CR3_REGOFFSET) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_CHANNELS Analog watchdog - Monitored channels\r\n * @{\r\n */\r\n#define LL_ADC_AWD_DISABLE (0x00000000UL) /*!< ADC analog watchdog monitoring disabled */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_AWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by group regular only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_INJ (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_JAWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by group injected only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG_INJ (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_0_REG ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_0_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_0_REG_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_1_REG ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_1_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_1_REG_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_2_REG ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_2_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_2_REG_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_3_REG ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_3_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_3_REG_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_4_REG ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_4_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_4_REG_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_5_REG ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_5_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_5_REG_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_6_REG ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_6_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_6_REG_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_7_REG ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_7_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_7_REG_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_8_REG ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_8_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_8_REG_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_9_REG ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_9_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_9_REG_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_10_REG ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_10_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_10_REG_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_11_REG ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_11_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_11_REG_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_12_REG ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_12_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_12_REG_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_13_REG ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_13_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_13_REG_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_14_REG ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_14_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_14_REG_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_15_REG ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_15_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_15_REG_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_16_REG ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_16_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_16_REG_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_17_REG ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_17_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_17_REG_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_18_REG ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_18_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_18_REG_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VREFINT_REG ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VREFINT_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VREFINT_REG_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VBAT_REG ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VBAT_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VBAT_REG_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by either group regular or injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_THRESHOLDS Analog watchdog - Thresholds\r\n * @{\r\n */\r\n#define LL_ADC_AWD_THRESHOLD_HIGH (ADC_TR1_HT1 ) /*!< ADC analog watchdog threshold high */\r\n#define LL_ADC_AWD_THRESHOLD_LOW ( ADC_TR1_LT1) /*!< ADC analog watchdog threshold low */\r\n#define LL_ADC_AWD_THRESHOLDS_HIGH_LOW (ADC_TR1_HT1 | ADC_TR1_LT1) /*!< ADC analog watchdog both thresholds high and low concatenated into the same data */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_FILTERING_CONFIG Analog watchdog - filtering config\r\n * @{\r\n */\r\n#define LL_ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC analog wathdog no filtering, one out-of-window sample is needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_2SAMPLES ( ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 2 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_3SAMPLES ( ADC_TR1_AWDFILT_1 ) /*!< ADC analog wathdog 3 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_4SAMPLES ( ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 4 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_5SAMPLES (ADC_TR1_AWDFILT_2 ) /*!< ADC analog wathdog 5 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_6SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 6 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_7SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 ) /*!< ADC analog wathdog 7 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_8SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 8 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SCOPE Oversampling - Oversampling scope\r\n * @{\r\n */\r\n#define LL_ADC_OVS_DISABLE (0x00000000UL) /*!< ADC oversampling disabled. */\r\n#define LL_ADC_OVS_GRP_REGULAR_CONTINUED ( ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of ADC group regular. If group injected interrupts group regular: when ADC group injected is triggered, the oversampling on ADC group regular is temporary stopped and continued afterwards. */\r\n#define LL_ADC_OVS_GRP_REGULAR_RESUMED (ADC_CFGR2_ROVSM | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of ADC group regular. If group injected interrupts group regular: when ADC group injected is triggered, the oversampling on ADC group regular is resumed from start (oversampler buffer reset). */\r\n#define LL_ADC_OVS_GRP_INJECTED ( ADC_CFGR2_JOVSE ) /*!< ADC oversampling on conversions of ADC group injected. */\r\n#define LL_ADC_OVS_GRP_INJ_REG_RESUMED ( ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of both ADC groups regular and injected. If group injected interrupting group regular: when ADC group injected is triggered, the oversampling on ADC group regular is resumed from start (oversampler buffer reset). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_OVS_REG_CONT (0x00000000UL) /*!< ADC oversampling discontinuous mode: continuous mode (all conversions of oversampling ratio are done from 1 trigger) */\r\n#define LL_ADC_OVS_REG_DISCONT (ADC_CFGR2_TROVS) /*!< ADC oversampling discontinuous mode: discontinuous mode (each conversion of oversampling ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n#define LL_ADC_OVS_RATIO_2 (0x00000000UL) /*!< ADC oversampling ratio of 2 (2 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_4 ( ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 4 (4 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_8 ( ADC_CFGR2_OVSR_1 ) /*!< ADC oversampling ratio of 8 (8 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_16 ( ADC_CFGR2_OVSR_1 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 16 (16 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_32 (ADC_CFGR2_OVSR_2 ) /*!< ADC oversampling ratio of 32 (32 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_64 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 64 (64 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_128 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1 ) /*!< ADC oversampling ratio of 128 (128 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_256 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 256 (256 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SHIFT Oversampling - Data shift\r\n * @{\r\n */\r\n#define LL_ADC_OVS_SHIFT_NONE (0x00000000UL) /*!< ADC oversampling no shift (sum of the ADC conversions data is not divided to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_1 ( ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 1 (sum of the ADC conversions data is divided by 2 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_2 ( ADC_CFGR2_OVSS_1 ) /*!< ADC oversampling shift of 2 (sum of the ADC conversions data is divided by 4 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_3 ( ADC_CFGR2_OVSS_1 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 3 (sum of the ADC conversions data is divided by 8 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_4 ( ADC_CFGR2_OVSS_2 ) /*!< ADC oversampling shift of 4 (sum of the ADC conversions data is divided by 16 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_5 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 5 (sum of the ADC conversions data is divided by 32 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_6 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1 ) /*!< ADC oversampling shift of 6 (sum of the ADC conversions data is divided by 64 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_7 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 7 (sum of the ADC conversions data is divided by 128 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_8 (ADC_CFGR2_OVSS_3 ) /*!< ADC oversampling shift of 8 (sum of the ADC conversions data is divided by 256 to result as the ADC oversampling conversion data) */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_LL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_INDEPENDENT (0x00000000UL) /*!< ADC dual mode disabled (ADC independent mode) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIMULT ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1 ) /*!< ADC dual mode enabled: group regular simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_INTERL ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular interleaved */\r\n#define LL_ADC_MULTI_DUAL_INJ_SIMULT ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected simultaneous */\r\n#define LL_ADC_MULTI_DUAL_INJ_ALTERN (ADC_CCR_DUAL_3 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected alternate trigger. Works only with external triggers (not internal SW start) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM ( ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT ( ADC_CCR_DUAL_1 ) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected alternate trigger */\r\n#define LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM ( ADC_CCR_DUAL_1 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular interleaved + group injected simultaneous */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_DMA_TRANSFER Multimode - DMA transfer\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_REG_DMA_EACH_ADC (0x00000000UL) /*!< ADC multimode group regular conversions are transferred by DMA: each ADC uses its own DMA channel, with its individual DMA transfer settings */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B ( ADC_CCR_MDMA_1 ) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B ( ADC_CCR_MDMA_1 | ADC_CCR_MDMA_0) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. Setting for ADC resolution of 8 and 6 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1 ) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1 | ADC_CCR_MDMA_0) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. Setting for ADC resolution of 8 and 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE (0x00000000UL) /*!< ADC multimode delay between two sampling phases: 1 ADC clock cycle */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES ( ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 2 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES ( ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 3 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES ( ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 4 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES ( ADC_CCR_DELAY_2 ) /*!< ADC multimode delay between two sampling phases: 5 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 6 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 7 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 8 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (ADC_CCR_DELAY_3 ) /*!< ADC multimode delay between two sampling phases: 9 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 10 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 11 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_MASTER_SLAVE Multimode - ADC master or slave\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_MASTER ( ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC instances: ADC master */\r\n#define LL_ADC_MULTI_SLAVE (ADC_CDR_RDATA_SLV ) /*!< In multimode, selection among several ADC instances: ADC slave */\r\n#define LL_ADC_MULTI_MASTER_SLAVE (ADC_CDR_RDATA_SLV | ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC instances: both ADC master and ADC slave */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n\r\n/** @defgroup ADC_LL_EC_HW_DELAYS Definitions of ADC hardware constraints delays\r\n * @note Only ADC peripheral HW delays are defined in ADC LL driver driver,\r\n * not timeout values.\r\n * For details on delays values, refer to descriptions in source code\r\n * above each literal definition.\r\n * @{\r\n */\r\n\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values. */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Indications for estimation of ADC timeout delays, for this */\r\n/* STM32 series: */\r\n/* - ADC calibration time: maximum delay is 112/fADC. */\r\n/* (refer to device datasheet, parameter \"tCAL\") */\r\n/* - ADC enable time: maximum delay is 1 conversion cycle. */\r\n/* (refer to device datasheet, parameter \"tSTAB\") */\r\n/* - ADC disable time: maximum delay should be a few ADC clock cycles */\r\n/* - ADC stop conversion time: maximum delay should be a few ADC clock */\r\n/* cycles */\r\n/* - ADC conversion time: duration depending on ADC clock and ADC */\r\n/* configuration. */\r\n/* (refer to device reference manual, section \"Timing\") */\r\n\r\n/* Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tADCVREG_STUP\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_INTERNAL_REGUL_STAB_US ( 20UL) /*!< Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n\r\n/* Delay for internal voltage reference stabilization time. */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tstart_vrefint\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_VREFINT_STAB_US ( 12UL) /*!< Delay for internal voltage reference stabilization time */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tSTART\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_TEMPSENSOR_STAB_US (120UL) /*!< Delay for temperature sensor stabilization time */\r\n\r\n/* Delay required between ADC end of calibration and ADC enable. */\r\n/* Note: On this STM32 series, a minimum number of ADC clock cycles */\r\n/* are required between ADC end of calibration and ADC enable. */\r\n/* Wait time can be computed in user application by waiting for the */\r\n/* equivalent number of CPU cycles, by taking into account */\r\n/* ratio of CPU clock versus ADC clock prescalers. */\r\n/* Unit: ADC clock cycles. */\r\n#define LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES ( 4UL) /*!< Delay required between ADC end of calibration and ADC enable */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_WRITE_READ Common write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_ADC_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_ADC_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_HELPER_MACRO ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals LL_ADC_CHANNEL_x.\r\n * @note Example:\r\n * __LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __LL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n ((((__CHANNEL__) & ADC_CHANNEL_ID_BITFIELD_MASK) == 0UL) ? \\\r\n ( \\\r\n ((__CHANNEL__) & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (uint32_t)POSITION_VAL((__CHANNEL__)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format LL_ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __LL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"LL_ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __LL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n (((__DECIMAL_NB__) <= 9UL) ? \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR1_REGOFFSET | (((3UL * (__DECIMAL_NB__))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR2_REGOFFSET | (((3UL * ((__DECIMAL_NB__) - 10UL))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_INTERNAL_CH_MASK) != 0UL)\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n */\r\n#define __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n ((__CHANNEL__) & ~ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC4) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC5) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n/**\r\n * @brief Helper macro to define ADC analog watchdog parameter:\r\n * define a single channel to monitor with analog watchdog\r\n * from sequencer channel and groups definition.\r\n * @note To be used with function @ref LL_ADC_SetAnalogWDMonitChannels().\r\n * Example:\r\n * LL_ADC_SetAnalogWDMonitChannels(\r\n * ADC1, LL_ADC_AWD1,\r\n * __LL_ADC_ANALOGWD_CHANNEL_GROUP(LL_ADC_CHANNEL4, LL_ADC_GROUP_REGULAR))\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n * @param __GROUP__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_GROUP_REGULAR\r\n * @arg @ref LL_ADC_GROUP_INJECTED\r\n * @arg @ref LL_ADC_GROUP_REGULAR_INJECTED\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n#define __LL_ADC_ANALOGWD_CHANNEL_GROUP(__CHANNEL__, __GROUP__) \\\r\n (((__GROUP__) == LL_ADC_GROUP_REGULAR) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n ((__GROUP__) == LL_ADC_GROUP_INJECTED) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to set the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_ConfigAnalogWDThresholds()\r\n * or @ref LL_ADC_SetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to set the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * LL_ADC_SetAnalogWDThresholds\r\n * (< ADCx param >,\r\n * __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(LL_ADC_RESOLUTION_8B, )\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD__) \\\r\n ((__AWD_THRESHOLD__) << ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to get the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * < threshold_value_6_bits > = __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION\r\n * (LL_ADC_RESOLUTION_8B,\r\n * LL_ADC_GetAnalogWDThresholds(, LL_ADC_AWD_THRESHOLD_HIGH)\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD_12_BITS__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD_12_BITS__) \\\r\n ((__AWD_THRESHOLD_12_BITS__) >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the ADC analog watchdog threshold high\r\n * or low from raw value containing both thresholds concatenated.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, to get analog watchdog threshold high from the register raw value:\r\n * __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(LL_ADC_AWD_THRESHOLD_HIGH, );\r\n * @param __AWD_THRESHOLD_TYPE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param __AWD_THRESHOLDS__ Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(__AWD_THRESHOLD_TYPE__, __AWD_THRESHOLDS__) \\\r\n (((__AWD_THRESHOLDS__) >> (((__AWD_THRESHOLD_TYPE__) & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)) & LL_ADC_AWD_THRESHOLD_LOW)\r\n\r\n/**\r\n * @brief Helper macro to set the ADC calibration value with both single ended\r\n * and differential modes calibration factors concatenated.\r\n * @note To be used with function @ref LL_ADC_SetCalibrationFactor().\r\n * Example, to set calibration factors single ended to 0x55\r\n * and differential ended to 0x2A:\r\n * LL_ADC_SetCalibrationFactor(\r\n * ADC1,\r\n * __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(0x55, 0x2A))\r\n * @param __CALIB_FACTOR_SINGLE_ENDED__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @param __CALIB_FACTOR_DIFFERENTIAL__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n#define __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(__CALIB_FACTOR_SINGLE_ENDED__, __CALIB_FACTOR_DIFFERENTIAL__) \\\r\n (((__CALIB_FACTOR_DIFFERENTIAL__) << ADC_CALFACT_CALFACT_D_Pos) | (__CALIB_FACTOR_SINGLE_ENDED__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n (((__ADC_MULTI_CONV_DATA__) >> ((ADC_CDR_RDATA_SLV_Pos) & ~(__ADC_MULTI_MASTER_SLAVE__))) & ADC_CDR_RDATA_MST)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to select, from a ADC instance, to which ADC instance\r\n * it has a dependence in multimode (ADC master of the corresponding\r\n * ADC common instance).\r\n * @note In case of device with multimode available and a mix of\r\n * ADC instances compliant and not compliant with multimode feature,\r\n * ADC instances not compliant with multimode feature are\r\n * considered as master instances (do not depend to\r\n * any other ADC instance).\r\n * @param __ADCx__ ADC instance\r\n * @retval __ADCx__ ADC instance master of the corresponding ADC common instance\r\n */\r\n#if defined(ADC5)\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n ( ( ((__ADCx__) == ADC4) \\\r\n )? \\\r\n (ADC3) \\\r\n : \\\r\n (__ADCx__) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n (__ADCx__) \\\r\n )\r\n#endif /* ADC5 */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#if defined(ADC345_COMMON)\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n ((((__ADCx__) == ADC1) || ((__ADCx__) == ADC2)) \\\r\n ? ( \\\r\n (ADC12_COMMON) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (ADC345_COMMON) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) (ADC12_COMMON)\r\n#endif /* ADC345_COMMON */\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#if defined(ADC345_COMMON)\r\n#if defined(ADC4) && defined(ADC5)\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (LL_ADC_IsEnabled(ADC3) | \\\r\n LL_ADC_IsEnabled(ADC4) | \\\r\n LL_ADC_IsEnabled(ADC5) ) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n (LL_ADC_IsEnabled(ADC3)) \\\r\n )\r\n#endif /* ADC4 && ADC5 */\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (LL_ADC_IsEnabled(ADC1) | LL_ADC_IsEnabled(ADC2))\r\n#endif\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value (unit: digital value of ADC conversion data)\r\n */\r\n#define __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n (0xFFFUL >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __LL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n(((__DATA__) \\\r\n << ((__ADC_RESOLUTION_CURRENT__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL))) \\\r\n >> ((__ADC_RESOLUTION_TARGET__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __LL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n((__ADC_DATA__) * (__VREFANALOG_VOLTAGE__) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __LL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((uint32_t)(*VREFINT_CAL_ADDR) * VREFINT_CAL_VREF) \\\r\n / __LL_ADC_CONVERT_DATA_RESOLUTION((__VREFINT_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((( ((int32_t)((__LL_ADC_CONVERT_DATA_RESOLUTION((__TEMPSENSOR_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n * (__VREFANALOG_VOLTAGE__)) \\\r\n / TEMPSENSOR_CAL_VREFANALOG) \\\r\n - (int32_t) *TEMPSENSOR_CAL1_ADDR) \\\r\n ) * (int32_t)(TEMPSENSOR_CAL2_TEMP - TEMPSENSOR_CAL1_TEMP) \\\r\n ) / (int32_t)((int32_t)*TEMPSENSOR_CAL2_ADDR - (int32_t)*TEMPSENSOR_CAL1_ADDR) \\\r\n ) + TEMPSENSOR_CAL1_TEMP \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12 bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value (at temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to device datasheet parameter \"V30\" (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage (see parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((((int32_t)((((__TEMPSENSOR_ADC_DATA__) * (__VREFANALOG_VOLTAGE__)) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__)) \\\r\n * 1000UL) \\\r\n - \\\r\n (int32_t)(((__TEMPSENSOR_TYP_CALX_V__)) \\\r\n * 1000UL) \\\r\n ) \\\r\n ) / (int32_t)(__TEMPSENSOR_TYP_AVGSLOPE__) \\\r\n ) + (int32_t)(__TEMPSENSOR_CALX_TEMP__) \\\r\n)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_DMA_Management ADC DMA management\r\n * @{\r\n */\r\n/* Note: LL ADC functions to set DMA transfer are located into sections of */\r\n/* configuration of ADC instance, groups and multimode (if available): */\r\n/* @ref LL_ADC_REG_SetDMATransfer(), ... */\r\n\r\n/**\r\n * @brief Function to help to configure DMA transfer from ADC: retrieve the\r\n * ADC register address from ADC instance and a list of ADC registers\r\n * intended to be used (most commonly) with DMA transfer.\r\n * @note These ADC registers are data registers:\r\n * when ADC conversion data is available in ADC data registers,\r\n * ADC generates a DMA transfer request.\r\n * @note This macro is intended to be used with LL DMA driver, refer to\r\n * function \"LL_DMA_ConfigAddresses()\".\r\n * Example:\r\n * LL_DMA_ConfigAddresses(DMA1,\r\n * LL_DMA_CHANNEL_1,\r\n * LL_ADC_DMA_GetRegAddr(ADC1, LL_ADC_DMA_REG_REGULAR_DATA),\r\n * (uint32_t)&< array or variable >,\r\n * LL_DMA_DIRECTION_PERIPH_TO_MEMORY);\r\n * @note For devices with several ADC: in multimode, some devices\r\n * use a different data register outside of ADC instance scope\r\n * (common data register). This macro manages this register difference,\r\n * only ADC instance has to be set as parameter.\r\n * @rmtoll DR RDATA LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_MST LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_SLV LL_ADC_DMA_GetRegAddr\r\n * @param ADCx ADC instance\r\n * @param Register This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA_MULTI (1)\r\n *\r\n * (1) Available on devices with several ADC instances.\r\n * @retval ADC register address\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n uint32_t data_reg_addr;\r\n\r\n if (Register == LL_ADC_DMA_REG_REGULAR_DATA)\r\n {\r\n /* Retrieve address of register DR */\r\n data_reg_addr = (uint32_t) &(ADCx->DR);\r\n }\r\n else /* (Register == LL_ADC_DMA_REG_REGULAR_DATA_MULTI) */\r\n {\r\n /* Retrieve address of register CDR */\r\n data_reg_addr = (uint32_t) &((__LL_ADC_COMMON_INSTANCE(ADCx))->CDR);\r\n }\r\n\r\n return data_reg_addr;\r\n}\r\n#else\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(Register);\r\n\r\n /* Retrieve address of register DR */\r\n return (uint32_t) &(ADCx->DR);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Common Configuration of ADC hierarchical scope: common to several ADC instances\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: Clock source and prescaler.\r\n * @note On this STM32 series, if ADC group injected is used, some\r\n * clock ratio constraints between ADC clock and AHB clock\r\n * must be respected.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR CKMODE LL_ADC_SetCommonClock\\n\r\n * CCR PRESC LL_ADC_SetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param CommonClock This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonClock(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t CommonClock)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: Clock source and prescaler.\r\n * @rmtoll CCR CKMODE LL_ADC_GetCommonClock\\n\r\n * CCR PRESC LL_ADC_GetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonClock(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC));\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Configure all paths (overwrite current configuration).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * The values not selected are removed from configuration.\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literal @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalCh(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Add paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literal @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChAdd\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChAdd(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n SET_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Remove paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChRem\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChRem(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n CLEAR_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: measurement path to internal\r\n * channels (VrefInt, temperature sensor, ...).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_GetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonPathInternalCh(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Instance Configuration of ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note This function is intended to set calibration parameters\r\n * without having to perform a new calibration using\r\n * @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration factor must be specified for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note In case of setting calibration factors of both modes single ended\r\n * and differential (parameter LL_ADC_BOTH_SINGLE_DIFF_ENDED):\r\n * both calibration factors must be concatenated.\r\n * To perform this processing, use helper macro\r\n * @ref __LL_ADC_CALIB_FACTOR_SINGLE_DIFF().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled, without calibration on going, without conversion\r\n * on going on group regular.\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_SetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_SetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @arg @ref LL_ADC_BOTH_SINGLE_DIFF_ENDED\r\n * @param CalibrationFactor Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCalibrationFactor(ADC_TypeDef *ADCx, uint32_t SingleDiff, uint32_t CalibrationFactor)\r\n{\r\n MODIFY_REG(ADCx->CALFACT,\r\n SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK,\r\n CalibrationFactor << (((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK) >> ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4) & ~(SingleDiff & ADC_CALFACT_CALFACT_S)));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note Calibration factors are set by hardware after performing\r\n * a calibration run using function @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_GetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_GetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x7F\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCalibrationFactor(ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Retrieve bits with position in register depending on parameter */\r\n /* \"SingleDiff\". */\r\n /* Parameter used with mask \"ADC_SINGLEDIFF_CALIB_FACTOR_MASK\" because */\r\n /* containing other bits reserved for other purpose. */\r\n return (uint32_t)(READ_BIT(ADCx->CALFACT,\r\n (SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK)) >> ((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK) >>\r\n ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Set ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR RES LL_ADC_SetResolution\r\n * @param ADCx ADC instance\r\n * @param Resolution This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetResolution(ADC_TypeDef *ADCx, uint32_t Resolution)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_RES, Resolution);\r\n}\r\n\r\n/**\r\n * @brief Get ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR RES LL_ADC_GetResolution\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetResolution(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_RES));\r\n}\r\n\r\n/**\r\n * @brief Set ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR ALIGN LL_ADC_SetDataAlignment\r\n * @param ADCx ADC instance\r\n * @param DataAlignment This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetDataAlignment(ADC_TypeDef *ADCx, uint32_t DataAlignment)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_ALIGN, DataAlignment);\r\n}\r\n\r\n/**\r\n * @brief Get ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR ALIGN LL_ADC_GetDataAlignment\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetDataAlignment(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_ALIGN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC low power mode.\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * - ADC low power mode \"auto power-off\" (feature available on\r\n * this device if parameter LL_ADC_LP_AUTOPOWEROFF is available):\r\n * the ADC automatically powers-off after a conversion and\r\n * automatically wakes up when a new conversion is triggered\r\n * (with startup time between trigger and start of sampling).\r\n * This feature can be combined with low power mode \"auto wait\".\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AUTDLY LL_ADC_SetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @param LowPowerMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetLowPowerMode(ADC_TypeDef *ADCx, uint32_t LowPowerMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_AUTDLY, LowPowerMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC low power mode:\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * - ADC low power mode \"auto power-off\" (feature available on\r\n * this device if parameter LL_ADC_LP_AUTOPOWEROFF is available):\r\n * the ADC automatically powers-off after a conversion and\r\n * automatically wakes up when a new conversion is triggered\r\n * (with startup time between trigger and start of sampling).\r\n * This feature can be combined with low power mode \"auto wait\".\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @rmtoll CFGR AUTDLY LL_ADC_GetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetLowPowerMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_AUTDLY));\r\n}\r\n\r\n/**\r\n * @brief Set ADC selected offset number 1, 2, 3 or 4.\r\n * @note This function set the 2 items of offset configuration:\r\n * - ADC channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * - Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @note This function enables the offset, by default. It can be forced\r\n * to disable state using function LL_ADC_SetOffsetState().\r\n * @note If a channel is mapped on several offsets numbers, only the offset\r\n * with the lowest value is considered for the subtraction.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1 LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1_EN LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_CH LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2 LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_CH LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3 LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_CH LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4 LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffset\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param OffsetLevel Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffset(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t Channel, uint32_t OffsetLevel)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1,\r\n ADC_OFR1_OFFSET1_EN | (Channel & ADC_CHANNEL_ID_NUMBER_MASK) | OffsetLevel);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * Channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR2 OFFSET2_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR3 OFFSET3_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR4 OFFSET4_CH LL_ADC_GetOffsetChannel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetChannel(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @rmtoll OFR1 OFFSET1 LL_ADC_GetOffsetLevel\\n\r\n * OFR2 OFFSET2 LL_ADC_GetOffsetLevel\\n\r\n * OFR3 OFFSET3 LL_ADC_GetOffsetLevel\\n\r\n * OFR4 OFFSET4 LL_ADC_GetOffsetLevel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetLevel(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * force offset state disable or enable\r\n * without modifying offset channel or offset value.\r\n * @note This function should be needed only in case of offset to be\r\n * enabled-disabled dynamically, and should not be needed in other cases:\r\n * function LL_ADC_SetOffset() automatically enables the offset.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_SetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetState This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetState(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetState)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN,\r\n OffsetState);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset state disabled or enabled.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_GetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_GetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_GetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_GetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetState(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_EN);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * choose offset sign.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_SetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSign This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSign(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSign)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSETPOS,\r\n OffsetSign);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset sign if positive or negative.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_GetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSign(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSETPOS);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * choose offset saturation mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_SetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSaturation This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSaturation(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSaturation)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_SATEN,\r\n OffsetSaturation);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset saturation if enabled or disabled.\r\n * @rmtoll OFR1 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_GetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSaturation(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_SATEN);\r\n}\r\n\r\n/**\r\n * @brief Set ADC gain compensation.\r\n * @note This function set the gain compensation coefficient\r\n * that is applied to raw converted data using the formula:\r\n * DATA = DATA(raw) * (gain compensation coef) / 4096\r\n * @note This function enables the gain compensation if given\r\n * coefficient is above 0, otherwise it disables it.\r\n * @note Gain compensation when enabled is applied to all channels.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_SetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_SetGainCompensation\r\n * @param ADCx ADC instance\r\n * @param GainCompensation This parameter can be:\r\n * 0 Gain compensation will be disabled and value set to 0\r\n * 1 -> 16393 Gain compensation will be enabled with specified value\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetGainCompensation(ADC_TypeDef *ADCx, uint32_t GainCompensation)\r\n{\r\n MODIFY_REG(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF, GainCompensation);\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_GCOMP, ((GainCompensation == 0UL) ? 0UL : 1UL) << ADC_CFGR2_GCOMP_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC gain compensation value\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_GetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_GetGainCompensation\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be:\r\n * 0 Gain compensation is disabled\r\n * 1 -> 16393 Gain compensation is enabled with returned value\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetGainCompensation(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR2, ADC_CFGR2_GCOMP) == ADC_CFGR2_GCOMP) ? READ_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF) : 0UL);\r\n}\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/**\r\n * @brief Set ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_SetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @param SamplingTimeCommonConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetSamplingTimeCommonConfig(ADC_TypeDef *ADCx, uint32_t SamplingTimeCommonConfig)\r\n{\r\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_GetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetSamplingTimeCommonConfig(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SMPR1, ADC_SMPR1_SMPPLUS));\r\n}\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Regular Configuration of ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 families having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_REG_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_SetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group regular trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_REG_GetTriggerSource(ADC1) == LL_ADC_REG_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_REG_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_GetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerSource(ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t TriggerSource = READ_BIT(ADCx->CFGR, ADC_CFGR_EXTSEL | ADC_CFGR_EXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_CFGR_EXTEN {0; 1; 2; 3}. */\r\n uint32_t ShiftExten = ((TriggerSource & ADC_CFGR_EXTEN) >> (ADC_REG_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_CFGR_EXTEN and ADC_CFGR_EXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((TriggerSource\r\n & (ADC_REG_TRIG_SOURCE_MASK >> ShiftExten) & ADC_CFGR_EXTSEL)\r\n | ((ADC_REG_TRIG_EDGE_MASK >> ShiftExten) & ADC_CFGR_EXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source internal (SW start)\r\n * or external.\r\n * @note In case of group regular trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_REG_GetTriggerSource().\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsTriggerSourceSWStart(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerEdge(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC sampling mode.\r\n * @note This function set the ADC conversion sampling mode\r\n * @note This mode applies to regular group only.\r\n * @note Set sampling mode is applied to all conversion of regular group.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_SetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_SetSamplingMode\r\n * @param ADCx ADC instance\r\n * @param SamplingMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSamplingMode(ADC_TypeDef *ADCx, uint32_t SamplingMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, SamplingMode);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC sampling mode\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_GetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_GetSamplingMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSamplingMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 L LL_ADC_REG_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->SQR1, ADC_SQR1_L, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll SQR1 L LL_ADC_REG_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerLength(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SQR1, ADC_SQR1_L));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note It is not possible to enable both ADC auto-injected mode\r\n * and ADC group regular sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_SetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_GetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note This function performs configuration of:\r\n * - Channels ordering into each rank of scan sequence:\r\n * whatever channel can be placed into whatever rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register and register position depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_REG_RANK_ID_SQRX_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)((READ_BIT(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK))\r\n >> (Rank & ADC_REG_RANK_ID_SQRX_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR CONT LL_ADC_REG_SetContinuousMode\r\n * @param ADCx ADC instance\r\n * @param Continuous This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetContinuousMode(ADC_TypeDef *ADCx, uint32_t Continuous)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_CONT, Continuous);\r\n}\r\n\r\n/**\r\n * @brief Get ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @rmtoll CFGR CONT LL_ADC_REG_GetContinuousMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetContinuousMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_CONT));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_SetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_SetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_SetDMATransfer\r\n * @param ADCx ADC instance\r\n * @param DMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetDMATransfer(ADC_TypeDef *ADCx, uint32_t DMATransfer)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG, DMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_GetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_GetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_GetDMATransfer\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetDMATransfer(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @note Compatibility with devices without feature overrun:\r\n * other devices without this feature have a behavior\r\n * equivalent to data overwritten.\r\n * The default setting of overrun is data preserved.\r\n * Therefore, for compatibility with all devices, parameter\r\n * overrun should be set to data overwritten.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_SetOverrun\r\n * @param ADCx ADC instance\r\n * @param Overrun This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetOverrun(ADC_TypeDef *ADCx, uint32_t Overrun)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_OVRMOD, Overrun);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_GetOverrun\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetOverrun(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_OVRMOD));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Injected Configuration of ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 families having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_INJ_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_SetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group injected trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_INJ_GetTriggerSource(ADC1) == LL_ADC_INJ_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_INJ_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_GetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerSource(ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t TriggerSource = READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_JSQR_JEXTEN {0; 1; 2; 3}. */\r\n uint32_t ShiftJexten = ((TriggerSource & ADC_JSQR_JEXTEN) >> (ADC_INJ_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_JSQR_JEXTEN and ADC_JSQR_JEXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((TriggerSource\r\n & (ADC_INJ_TRIG_SOURCE_MASK >> ShiftJexten) & ADC_JSQR_JEXTSEL)\r\n | ((ADC_INJ_TRIG_EDGE_MASK >> ShiftJexten) & ADC_JSQR_JEXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source internal (SW start)\r\n or external\r\n * @note In case of group injected trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_INJ_GetTriggerSource.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsTriggerSourceSWStart(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN) == (LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerEdge(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer length and scan direction.\r\n * @note This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JL LL_ADC_INJ_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JL, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer length and scan direction.\r\n * @note This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll JSQR JL LL_ADC_INJ_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerLength(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JDISCEN, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JDISCEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n MODIFY_REG(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n return (uint32_t)((READ_BIT(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK))\r\n >> (Rank & ADC_INJ_RANK_ID_JSQR_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @note This mode can be used to extend number of data registers\r\n * updated after one ADC conversion trigger and with data\r\n * permanently kept (not erased by successive conversions of scan of\r\n * ADC sequencer ranks), up to 5 data registers:\r\n * 1 data register on ADC group regular, 4 data registers\r\n * on ADC group injected.\r\n * @note If ADC group injected injected trigger source is set to an\r\n * external trigger, this feature must be must be set to\r\n * independent trigger.\r\n * ADC group injected automatic trigger is compliant only with\r\n * group injected trigger source set to SW start, without any\r\n * further action on ADC group injected conversion start or stop:\r\n * in this case, ADC group injected is controlled only\r\n * from ADC group regular.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_SetTrigAuto\r\n * @param ADCx ADC instance\r\n * @param TrigAuto This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTrigAuto(ADC_TypeDef *ADCx, uint32_t TrigAuto)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JAUTO, TrigAuto);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_GetTrigAuto\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTrigAuto(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JAUTO));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected contexts queue mode.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * If contexts queue is disabled:\r\n * - only 1 sequence can be configured\r\n * and is active perpetually.\r\n * If contexts queue is enabled:\r\n * - up to 2 contexts can be queued\r\n * and are checked in and out as a FIFO stack (first-in, first-out).\r\n * - If a new context is set when queues is full, error is triggered\r\n * by interruption \"Injected Queue Overflow\".\r\n * - Two behaviors are possible when all contexts have been processed:\r\n * the contexts queue can maintain the last context active perpetually\r\n * or can be empty and injected group triggers are disabled.\r\n * - Triggers can be only external (not internal SW start)\r\n * - Caution: The sequence must be fully configured in one time\r\n * (one write of register JSQR makes a check-in of a new context\r\n * into the queue).\r\n * Therefore functions to set separately injected trigger and\r\n * sequencer channels cannot be used, register JSQR must be set\r\n * using function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @note This parameter can be modified only when no conversion is on going\r\n * on either groups regular or injected.\r\n * @note A modification of the context mode (bit JQDIS) causes the contexts\r\n * queue to be flushed and the register JSQR is cleared.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_SetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_SetQueueMode\r\n * @param ADCx ADC instance\r\n * @param QueueMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetQueueMode(ADC_TypeDef *ADCx, uint32_t QueueMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS, QueueMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected context queue mode.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_GetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_GetQueueMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetQueueMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS));\r\n}\r\n\r\n/**\r\n * @brief Set one context on ADC group injected that will be checked in\r\n * contexts queue.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * This function is intended to be used when contexts queue is enabled,\r\n * because the sequence must be fully configured in one time\r\n * (functions to set separately injected trigger and sequencer channels\r\n * cannot be used):\r\n * Refer to function @ref LL_ADC_INJ_SetQueueMode().\r\n * @note In the contexts queue, only the active context can be read.\r\n * The parameters of this function can be read using functions:\r\n * @arg @ref LL_ADC_INJ_GetTriggerSource()\r\n * @arg @ref LL_ADC_INJ_GetTriggerEdge()\r\n * @arg @ref LL_ADC_INJ_GetSequencerRanks()\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JEXTEN LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ1 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ2 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ3 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ4 LL_ADC_INJ_ConfigQueueContext\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n *\r\n * Note: This parameter is discarded in case of SW start:\r\n * parameter \"TriggerSource\" set to \"LL_ADC_INJ_TRIG_SOFTWARE\".\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @param Rank1_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank2_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank3_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank4_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_ConfigQueueContext(ADC_TypeDef *ADCx,\r\n uint32_t TriggerSource,\r\n uint32_t ExternalTriggerEdge,\r\n uint32_t SequencerNbRanks,\r\n uint32_t Rank1_Channel,\r\n uint32_t Rank2_Channel,\r\n uint32_t Rank3_Channel,\r\n uint32_t Rank4_Channel)\r\n{\r\n /* Set bits with content of parameter \"Rankx_Channel\" with bits position */\r\n /* in register depending on literal \"LL_ADC_INJ_RANK_x\". */\r\n /* Parameters \"Rankx_Channel\" and \"LL_ADC_INJ_RANK_x\" are used with masks */\r\n /* because containing other bits reserved for other purpose. */\r\n /* If parameter \"TriggerSource\" is set to SW start, then parameter */\r\n /* \"ExternalTriggerEdge\" is discarded. */\r\n uint32_t is_trigger_not_sw = (uint32_t)((TriggerSource != LL_ADC_INJ_TRIG_SOFTWARE) ? 1UL : 0UL);\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL |\r\n ADC_JSQR_JEXTEN |\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 |\r\n ADC_JSQR_JL,\r\n (TriggerSource & ADC_JSQR_JEXTSEL) |\r\n (ExternalTriggerEdge * (is_trigger_not_sw)) |\r\n (((Rank4_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_4 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank3_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_3 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank2_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_2 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank1_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_1 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n SequencerNbRanks\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_Channels Configuration of ADC hierarchical scope: channels\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note In case of internal channel (VrefInt, TempSensor, ...) to be\r\n * converted:\r\n * sampling time constraints must be respected (sampling time can be\r\n * adjusted in function of ADC clock frequency and sampling time\r\n * setting).\r\n * Refer to device datasheet for timings values (parameters TS_vrefint,\r\n * TS_temp, ...).\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @note In case of ADC conversion of internal channel (VrefInt,\r\n * temperature sensor, ...), a sampling time minimum value\r\n * is required.\r\n * Refer to device datasheet.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMP0 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_SetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param SamplingTime This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSamplingTime(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SamplingTime)\r\n{\r\n /* Set bits with content of parameter \"SamplingTime\" with bits position */\r\n /* in register and register position depending on parameter \"Channel\". */\r\n /* Parameter \"Channel\" is used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_SMPR1_SMP0 << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS),\r\n SamplingTime << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS));\r\n}\r\n\r\n/**\r\n * @brief Get sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @rmtoll SMPR1 SMP0 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_GetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSamplingTime(ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_SMPR1_SMP0 << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n >> ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note Channel ending is on channel scope: independently of channel mapped\r\n * on ADC group regular or injected.\r\n * In differential mode: Differential measurement is carried out\r\n * between the selected channel 'i' (positive input) and\r\n * channel 'i+1' (negative input). Only channel 'i' has to be\r\n * configured, channel 'i+1' is configured automatically.\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note For ADC channels configured in differential mode, both inputs\r\n * should be biased at (Vref+)/2 +/-200mV.\r\n * (Vref+ is the analog voltage reference)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_SetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @param SingleDiff This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSingleDiff(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SingleDiff)\r\n{\r\n /* Bits for single or differential mode selection for each channel are set */\r\n /* to 1 only when the differential mode is selected, and to 0 when the */\r\n /* single mode is selected. */\r\n \r\n if (SingleDiff == LL_ADC_DIFFERENTIAL_ENDED)\r\n {\r\n SET_BIT(ADCx->DIFSEL,\r\n Channel & ADC_SINGLEDIFF_CHANNEL_MASK);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(ADCx->DIFSEL,\r\n Channel & ADC_SINGLEDIFF_CHANNEL_MASK);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * Therefore, to ensure a channel is configured in single-ended mode,\r\n * the configuration of channel itself and the channel 'i-1' must be\r\n * read back (to ensure that the selected channel channel has not been\r\n * configured in differential mode by the previous channel).\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note One or several values can be selected. In this case, the value\r\n * returned is null if all channels are in single ended-mode.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_GetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @retval 0: channel in single-ended mode, else: channel in differential mode\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSingleDiff(ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DIFSEL, (Channel & ADC_SINGLEDIFF_CHANNEL_MASK)));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_AnalogWatchdog Configuration of ADC transversal scope: analog watchdog\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC analog watchdog monitored channels:\r\n * a single channel, multiple channels or all channels,\r\n * on ADC groups regular and-or injected.\r\n * @note Once monitored channels are selected, analog watchdog\r\n * is enabled.\r\n * @note In case of need to define a single channel to monitor\r\n * with analog watchdog from sequencer channel definition,\r\n * use helper macro @ref __LL_ADC_ANALOGWD_CHANNEL_GROUP().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_SetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDChannelGroup This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDMonitChannels(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDChannelGroup)\r\n{\r\n /* Set bits with content of parameter \"AWDChannelGroup\" with bits position */\r\n /* in register and register position depending on parameter \"AWDy\". */\r\n /* Parameters \"AWDChannelGroup\" and \"AWDy\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR, ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK) * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n MODIFY_REG(*preg,\r\n (AWDy & ADC_AWD_CR_ALL_CHANNEL_MASK),\r\n AWDChannelGroup & AWDy);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog monitored channel.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Applicable only when the analog watchdog is set to monitor\r\n * one channel.\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_GetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2 (1)\r\n * @arg @ref LL_ADC_AWD3 (1)\r\n *\r\n * (1) On this AWD number, monitored channel can be retrieved\r\n * if only 1 channel is programmed (or none or all channels).\r\n * This function cannot retrieve monitored channel if\r\n * multiple channels are programmed simultaneously\r\n * by bitfield.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDMonitChannels(ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR, ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK) * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n uint32_t AnalogWDMonitChannels = (READ_BIT(*preg, AWDy) & ADC_AWD_CR_ALL_CHANNEL_MASK);\r\n\r\n /* If \"AnalogWDMonitChannels\" == 0, then the selected AWD is disabled */\r\n /* (parameter value LL_ADC_AWD_DISABLE). */\r\n /* Else, the selected AWD is enabled and is monitoring a group of channels */\r\n /* or a single channel. */\r\n if (AnalogWDMonitChannels != 0UL)\r\n {\r\n if (AWDy == LL_ADC_AWD1)\r\n {\r\n if ((AnalogWDMonitChannels & ADC_CFGR_AWD1SGL) == 0UL)\r\n {\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = ((AnalogWDMonitChannels\r\n | (ADC_AWD_CR23_CHANNEL_MASK)\r\n )\r\n & (~(ADC_CFGR_AWD1CH))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n AnalogWDMonitChannels = (AnalogWDMonitChannels\r\n | (ADC_AWD2CR_AWD2CH_0 << (AnalogWDMonitChannels >> ADC_CFGR_AWD1CH_Pos))\r\n );\r\n }\r\n }\r\n else\r\n {\r\n if ((AnalogWDMonitChannels & ADC_AWD_CR23_CHANNEL_MASK) == ADC_AWD_CR23_CHANNEL_MASK)\r\n {\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = (ADC_AWD_CR23_CHANNEL_MASK\r\n | ((ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = (AnalogWDMonitChannels\r\n | (ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n | (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDMonitChannels) << ADC_CFGR_AWD1CH_Pos)\r\n );\r\n }\r\n }\r\n }\r\n\r\n return AnalogWDMonitChannels;\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog thresholds value of both thresholds\r\n * high and low.\r\n * @note If value of only one threshold high or low must be set,\r\n * use function @ref LL_ADC_SetAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * @rmtoll TR1 HT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_ConfigAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdHighValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @param AWDThresholdLowValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdHighValue,\r\n uint32_t AWDThresholdLowValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdxxxValue\" with bits */\r\n /* position in register and register position depending on parameter */\r\n /* \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdxxxValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1, ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_TR1_HT1 | ADC_TR1_LT1,\r\n (AWDThresholdHighValue << ADC_TR1_HT1_BITOFFSET_POS) | AWDThresholdLowValue);\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog threshold value of threshold\r\n * high or low.\r\n * @note If values of both thresholds high or low must be set,\r\n * use function @ref LL_ADC_ConfigAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * @note On this STM32 series, setting of this feature is not conditioned to\r\n * ADC state:\r\n * ADC can be disabled, enabled with or without conversion on going\r\n * on either ADC groups regular or injected.\r\n * @rmtoll TR1 HT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_SetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param AWDThresholdValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdsHighLow,\r\n uint32_t AWDThresholdValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdValue\" with bits */\r\n /* position in register and register position depending on parameters */\r\n /* \"AWDThresholdsHighLow\" and \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n AWDThresholdsHighLow,\r\n AWDThresholdValue << ((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog threshold value of threshold high,\r\n * threshold low or raw data with ADC thresholds high and low\r\n * concatenated.\r\n * @note If raw data with ADC thresholds high and low is retrieved,\r\n * the data of each threshold high or low can be isolated\r\n * using helper macro:\r\n * @ref __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION().\r\n * @rmtoll TR1 HT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_GetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @arg @ref LL_ADC_AWD_THRESHOLDS_HIGH_LOW\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdsHighLow)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n (AWDThresholdsHighLow | ADC_TR1_LT1))\r\n >> (((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)\r\n & ~(AWDThresholdsHighLow & ADC_TR1_LT1)));\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_SetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @param FilteringConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAWDFilteringConfiguration(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t FilteringConfig)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT, FilteringConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_GetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @retval Returned value can be:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAWDFilteringConfiguration(ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n return (uint32_t)(READ_BIT(ADCx->TR1, ADC_TR1_AWDFILT));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_oversampling Configuration of ADC transversal scope: oversampling\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 families).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 ROVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_SetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @param OvsScope This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingScope(ADC_TypeDef *ADCx, uint32_t OvsScope)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM, OvsScope);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 families).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @rmtoll CFGR2 ROVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_GetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingScope(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @note On this STM32 series, oversampling discontinuous mode\r\n * (triggered mode) can be used only when oversampling is\r\n * set on group regular only and in resumed mode.\r\n * @rmtoll CFGR2 TROVS LL_ADC_SetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @param OverSamplingDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingDiscont(ADC_TypeDef *ADCx, uint32_t OverSamplingDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_TROVS, OverSamplingDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @rmtoll CFGR2 TROVS LL_ADC_GetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_TROVS));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling\r\n * (impacting both ADC groups regular and injected)\r\n * @note This function set the 2 items of oversampling configuration:\r\n * - ratio\r\n * - shift\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 OVSS LL_ADC_ConfigOverSamplingRatioShift\\n\r\n * CFGR2 OVSR LL_ADC_ConfigOverSamplingRatioShift\r\n * @param ADCx ADC instance\r\n * @param Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n * @param Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigOverSamplingRatioShift(ADC_TypeDef *ADCx, uint32_t Ratio, uint32_t Shift)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, (ADC_CFGR2_OVSS | ADC_CFGR2_OVSR), (Shift | Ratio));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling ratio\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSR LL_ADC_GetOverSamplingRatio\r\n * @param ADCx ADC instance\r\n * @retval Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingRatio(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSR));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling shift\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSS LL_ADC_GetOverSamplingShift\r\n * @param ADCx ADC instance\r\n * @retval Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingShift(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSS));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Multimode Configuration of ADC hierarchical scope: multimode\r\n * @{\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Set ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DUAL LL_ADC_SetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param Multimode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultimode(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t Multimode)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DUAL, Multimode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @rmtoll CCR DUAL LL_ADC_GetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultimode(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled\r\n * or enabled without conversion on going on group regular.\r\n * @rmtoll CCR MDMA LL_ADC_SetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_SetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiDMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiDMATransfer(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiDMATransfer)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG, MultiDMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @rmtoll CCR MDMA LL_ADC_GetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_GetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiDMATransfer(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode delay between 2 sampling phases.\r\n * @note The sampling delay range depends on ADC resolution:\r\n * - ADC resolution 12 bits can have maximum delay of 12 cycles.\r\n * - ADC resolution 10 bits can have maximum delay of 10 cycles.\r\n * - ADC resolution 8 bits can have maximum delay of 8 cycles.\r\n * - ADC resolution 6 bits can have maximum delay of 6 cycles.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DELAY LL_ADC_SetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiTwoSamplingDelay This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiTwoSamplingDelay(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiTwoSamplingDelay)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DELAY, MultiTwoSamplingDelay);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode delay between 2 sampling phases.\r\n * @rmtoll CCR DELAY LL_ADC_GetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiTwoSamplingDelay(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DELAY));\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Instance Operation on ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Put ADC instance in deep power down state.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_EnableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_DEEPPWD);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC deep power down mode.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_DisableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance deep power down state.\r\n * @rmtoll CR DEEPPWD LL_ADC_IsDeepPowerDownEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC instance internal voltage regulator.\r\n * @note On this STM32 series, after ADC internal voltage regulator enable,\r\n * a delay for ADC internal voltage regulator stabilization\r\n * is required before performing a ADC calibration or ADC enable.\r\n * Refer to device datasheet, parameter tADCVREG_STUP.\r\n * Refer to literal @ref LL_ADC_DELAY_INTERNAL_REGUL_STAB_US.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_EnableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADVREGEN);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC internal voltage regulator.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_DisableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_ADVREGEN | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance internal voltage regulator state.\r\n * @rmtoll CR ADVREGEN LL_ADC_IsInternalRegulatorEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC instance.\r\n * @note On this STM32 series, after ADC enable, a delay for\r\n * ADC internal analog stabilization is required before performing a\r\n * ADC conversion start.\r\n * Refer to device datasheet, parameter tSTAB.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled and ADC internal voltage regulator enabled.\r\n * @rmtoll CR ADEN LL_ADC_Enable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Enable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC instance.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be not disabled. Must be enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CR ADDIS LL_ADC_Disable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Disable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADDIS);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance enable state.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll CR ADEN LL_ADC_IsEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: ADC is disabled, 1: ADC is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance disable state.\r\n * @rmtoll CR ADDIS LL_ADC_IsDisableOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no ADC disable command on going.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDisableOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADDIS) == (ADC_CR_ADDIS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC calibration in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note On this STM32 series, a minimum number of ADC clock cycles\r\n * are required between ADC end of calibration and ADC enable.\r\n * Refer to literal @ref LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES.\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration run must be performed for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADCAL LL_ADC_StartCalibration\\n\r\n * CR ADCALDIF LL_ADC_StartCalibration\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_StartCalibration(ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_ADCALDIF | ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADCAL | (SingleDiff & ADC_SINGLEDIFF_CALIB_START_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration state.\r\n * @rmtoll CR ADCAL LL_ADC_IsCalibrationOnGoing\r\n * @param ADCx ADC instance\r\n * @retval 0: calibration complete, 1: calibration in progress.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsCalibrationOnGoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADCAL) == (ADC_CR_ADCAL)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Regular Operation on ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group regular conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTART LL_ADC_REG_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group regular conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTP LL_ADC_REG_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion state.\r\n * @rmtoll CR ADSTART LL_ADC_REG_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular command of conversion stop state\r\n * @rmtoll CR ADSTP LL_ADC_REG_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsStopConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTP) == (ADC_CR_ADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC sampling phase for sampling time trigger mode\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StartSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC sampling phase for sampling time trigger mode and start conversion\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * - @ref LL_ADC_REG_StartSamplingPhase has been called to start\r\n * the sampling phase\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StopSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadConversionData32(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData12(ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData10(ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData8(ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData6(ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get ADC multimode conversion data of ADC master, ADC slave\r\n * or raw data with ADC master and slave concatenated.\r\n * @note If raw data with ADC master and slave concatenated is retrieved,\r\n * a macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * (however this macro is mainly intended for multimode\r\n * transfer by DMA, because this function can do the same\r\n * by getting multimode conversion data of ADC master or ADC slave\r\n * separately).\r\n * @rmtoll CDR RDATA_MST LL_ADC_REG_ReadMultiConversionData32\\n\r\n * CDR RDATA_SLV LL_ADC_REG_ReadMultiConversionData32\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param ConversionData This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @arg @ref LL_ADC_MULTI_MASTER_SLAVE\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadMultiConversionData32(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t ConversionData)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CDR,\r\n ConversionData)\r\n >> (POSITION_VAL(ConversionData) & 0x1FUL)\r\n );\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Injected Operation on ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group injected conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group injected,\r\n * without conversion stop command on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group injected conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTP LL_ADC_INJ_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion state.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected command of conversion stop state\r\n * @rmtoll CR JADSTP LL_ADC_INJ_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsStopConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTP) == (ADC_CR_JADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_ReadConversionData32(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData12(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData10(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData8(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData6(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_FLAG_Management ADC flag management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_IsActiveFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_ADRDY) == (LL_ADC_FLAG_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_IsActiveFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, ADC_ISR_EOC) == (ADC_ISR_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_IsActiveFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOS) == (LL_ADC_FLAG_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_IsActiveFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_OVR(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_OVR) == (LL_ADC_FLAG_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_IsActiveFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOSMP) == (LL_ADC_FLAG_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_IsActiveFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOC) == (LL_ADC_FLAG_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_IsActiveFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOS) == (LL_ADC_FLAG_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_IsActiveFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JQOVF) == (LL_ADC_FLAG_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 1 flag\r\n * @rmtoll ISR AWD1 LL_ADC_IsActiveFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD1) == (LL_ADC_FLAG_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_IsActiveFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD2) == (LL_ADC_FLAG_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_IsActiveFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD3) == (LL_ADC_FLAG_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_ClearFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_ClearFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_ClearFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_ClearFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_OVR(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_OVR);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_ClearFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_ClearFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_ClearFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_ClearFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 1.\r\n * @rmtoll ISR AWD1 LL_ADC_ClearFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_ClearFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_ClearFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD3);\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC master.\r\n * @rmtoll CSR ADRDY_MST LL_ADC_IsActiveFlag_MST_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_ADRDY(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_MST) == (LL_ADC_FLAG_ADRDY_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC slave.\r\n * @rmtoll CSR ADRDY_SLV LL_ADC_IsActiveFlag_SLV_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_ADRDY(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_SLV) == (LL_ADC_FLAG_ADRDY_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC master.\r\n * @rmtoll CSR EOC_MST LL_ADC_IsActiveFlag_MST_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR EOC_SLV LL_ADC_IsActiveFlag_SLV_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC master.\r\n * @rmtoll CSR EOS_MST LL_ADC_IsActiveFlag_MST_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_MST) == (LL_ADC_FLAG_EOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR EOS_SLV LL_ADC_IsActiveFlag_SLV_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_SLV) == (LL_ADC_FLAG_EOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC master.\r\n * @rmtoll CSR OVR_MST LL_ADC_IsActiveFlag_MST_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_OVR(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_MST) == (LL_ADC_FLAG_OVR_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC slave.\r\n * @rmtoll CSR OVR_SLV LL_ADC_IsActiveFlag_SLV_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_OVR(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_SLV) == (LL_ADC_FLAG_OVR_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC master.\r\n * @rmtoll CSR EOSMP_MST LL_ADC_IsActiveFlag_MST_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOSMP(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_MST) == (LL_ADC_FLAG_EOSMP_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC slave.\r\n * @rmtoll CSR EOSMP_SLV LL_ADC_IsActiveFlag_SLV_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOSMP(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_SLV) == (LL_ADC_FLAG_EOSMP_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC master.\r\n * @rmtoll CSR JEOC_MST LL_ADC_IsActiveFlag_MST_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_MST) == (LL_ADC_FLAG_JEOC_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR JEOC_SLV LL_ADC_IsActiveFlag_SLV_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_SLV) == (LL_ADC_FLAG_JEOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC master.\r\n * @rmtoll CSR JEOS_MST LL_ADC_IsActiveFlag_MST_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_MST) == (LL_ADC_FLAG_JEOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR JEOS_SLV LL_ADC_IsActiveFlag_SLV_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_SLV) == (LL_ADC_FLAG_JEOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC master.\r\n * @rmtoll CSR JQOVF_MST LL_ADC_IsActiveFlag_MST_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JQOVF(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_MST) == (LL_ADC_FLAG_JQOVF_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC slave.\r\n * @rmtoll CSR JQOVF_SLV LL_ADC_IsActiveFlag_SLV_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JQOVF(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_SLV) == (LL_ADC_FLAG_JQOVF_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 1 of the ADC master.\r\n * @rmtoll CSR AWD1_MST LL_ADC_IsActiveFlag_MST_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD1(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_MST) == (LL_ADC_FLAG_AWD1_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode analog watchdog 1 of the ADC slave.\r\n * @rmtoll CSR AWD1_SLV LL_ADC_IsActiveFlag_SLV_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD1(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_SLV) == (LL_ADC_FLAG_AWD1_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC master.\r\n * @rmtoll CSR AWD2_MST LL_ADC_IsActiveFlag_MST_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD2(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_MST) == (LL_ADC_FLAG_AWD2_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC slave.\r\n * @rmtoll CSR AWD2_SLV LL_ADC_IsActiveFlag_SLV_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD2(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_SLV) == (LL_ADC_FLAG_AWD2_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC master.\r\n * @rmtoll CSR AWD3_MST LL_ADC_IsActiveFlag_MST_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD3(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_MST) == (LL_ADC_FLAG_AWD3_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC slave.\r\n * @rmtoll CSR AWD3_SLV LL_ADC_IsActiveFlag_SLV_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD3(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_SLV) == (LL_ADC_FLAG_AWD3_SLV)) ? 1UL : 0UL);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_IT_Management ADC IT management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_EnableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_EnableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_EnableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC group regular interruption overrun.\r\n * @rmtoll IER OVRIE LL_ADC_EnableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_EnableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_EnableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_EnableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_EnableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_EnableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_EnableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_EnableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_DisableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_DisableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_DisableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular overrun.\r\n * @rmtoll IER OVRIE LL_ADC_DisableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_DisableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_DisableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_DisableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_DisableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_DisableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_DisableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_DisableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC ready\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER ADRDYIE LL_ADC_IsEnabledIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_ADRDY) == (LL_ADC_IT_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOCIE LL_ADC_IsEnabledIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOC) == (LL_ADC_IT_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSIE LL_ADC_IsEnabledIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOS) == (LL_ADC_IT_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular overrun\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER OVRIE LL_ADC_IsEnabledIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_OVR) == (LL_ADC_IT_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sampling\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSMPIE LL_ADC_IsEnabledIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOSMP) == (LL_ADC_IT_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOCIE LL_ADC_IsEnabledIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOC) == (LL_ADC_IT_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOSIE LL_ADC_IsEnabledIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOS) == (LL_ADC_IT_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected context queue overflow interrupt state\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JQOVFIE LL_ADC_IsEnabledIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JQOVF) == (LL_ADC_IT_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC analog watchdog 1\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD1IE LL_ADC_IsEnabledIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD1) == (LL_ADC_IT_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 2\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD2IE LL_ADC_IsEnabledIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD2) == (LL_ADC_IT_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 3\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD3IE LL_ADC_IsEnabledIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD3) == (LL_ADC_IT_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization of some features of ADC common parameters and multimode */\r\nErrorStatus LL_ADC_CommonDeInit(ADC_Common_TypeDef *ADCxy_COMMON);\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct);\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct);\r\n\r\n/* De-initialization of ADC instance, ADC group regular and ADC group injected */\r\n/* (availability of ADC group injected depends on STM32 families) */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx);\r\n\r\n/* Initialization of some features of ADC instance */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, LL_ADC_InitTypeDef *ADC_InitStruct);\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *ADC_InitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group regular */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct);\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group injected */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct);\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_LL_ADC_H */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/LICENSE.txt", "content": "This software component is provided to you as part of a software package and\r\napplicable license terms are in the Package_license file. If you received this\r\nsoftware component outside of a package or without applicable license terms,\r\nthe terms of the BSD-3-Clause license shall apply. \r\nYou may obtain a copy of the BSD-3-Clause at:\r\nhttps://opensource.org/licenses/BSD-3-Clause\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.c\r\n * @author MCD Application Team\r\n * @brief HAL module driver.\r\n * This is the common part of the HAL initialization\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The common HAL driver contains a set of generic and common APIs that can be\r\n used by the PPP peripheral drivers and the user to start using the HAL.\r\n [..]\r\n The HAL contains two APIs' categories:\r\n (+) Common HAL APIs\r\n (+) Services HAL APIs\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL HAL\r\n * @brief HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/**\r\n * @brief STM32G4xx HAL Driver version number V1.2.2\r\n */\r\n#define __STM32G4xx_HAL_VERSION_MAIN (0x01U) /*!< [31:24] main version */\r\n#define __STM32G4xx_HAL_VERSION_SUB1 (0x02U) /*!< [23:16] sub1 version */\r\n#define __STM32G4xx_HAL_VERSION_SUB2 (0x02U) /*!< [15:8] sub2 version */\r\n#define __STM32G4xx_HAL_VERSION_RC (0x00U) /*!< [7:0] release candidate */\r\n#define __STM32G4xx_HAL_VERSION ((__STM32G4xx_HAL_VERSION_MAIN << 24U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB1 << 16U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB2 << 8U )\\\r\n |(__STM32G4xx_HAL_VERSION_RC))\r\n\r\n#if defined(VREFBUF)\r\n#define VREFBUF_TIMEOUT_VALUE 10U /* 10 ms */\r\n#endif /* VREFBUF */\r\n\r\n/* ------------ SYSCFG registers bit address in the alias region ------------ */\r\n#define SYSCFG_OFFSET (SYSCFG_BASE - PERIPH_BASE)\r\n/* --- MEMRMP Register ---*/\r\n/* Alias word address of FB_MODE bit */\r\n#define MEMRMP_OFFSET SYSCFG_OFFSET\r\n#define FB_MODE_BitNumber ((uint8_t)0x8)\r\n#define FB_MODE_BB (PERIPH_BB_BASE + (MEMRMP_OFFSET * 32) + (FB_MODE_BitNumber * 4))\r\n\r\n/* --- GPC Register ---*/\r\n/* Alias word address of CCMER bit */\r\n#define SCSR_OFFSET (SYSCFG_OFFSET + 0x18)\r\n#define CCMER_BitNumber ((uint8_t)0x0)\r\n#define SCSR_CCMER_BB (PERIPH_BB_BASE + (SCSR_OFFSET * 32) + (CCMER_BitNumber * 4))\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Variables HAL Exported Variables\r\n * @{\r\n */\r\n__IO uint32_t uwTick;\r\nuint32_t uwTickPrio = (1UL << __NVIC_PRIO_BITS); /* Invalid PRIO */\r\nuint32_t uwTickFreq = HAL_TICK_FREQ_DEFAULT; /* 1KHz */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Functions HAL Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group1 Initialization and de-initialization Functions\r\n * @brief HAL Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize the Flash interface the NVIC allocation and initial time base\r\n clock configuration.\r\n (+) De-Initialize common part of the HAL.\r\n (+) Configure the time base source to have 1ms time base with a dedicated\r\n Tick interrupt priority.\r\n (++) SysTick timer is used by default as source of time base, but user\r\n can eventually implement his proper time base source (a general purpose\r\n timer for example or other time source), keeping in mind that Time base\r\n duration should be kept 1ms since PPP_TIMEOUT_VALUEs are defined and\r\n handled in milliseconds basis.\r\n (++) Time base configuration function (HAL_InitTick ()) is called automatically\r\n at the beginning of the program after reset by HAL_Init() or at any time\r\n when clock is configured, by HAL_RCC_ClockConfig().\r\n (++) Source of time base is configured to generate interrupts at regular\r\n time intervals. Care must be taken if HAL_Delay() is called from a\r\n peripheral ISR process, the Tick interrupt line must have higher priority\r\n (numerically lower) than the peripheral interrupt. Otherwise the caller\r\n ISR process will be blocked.\r\n (++) functions affecting time base configurations are declared as __weak\r\n to make override possible in case of other implementations in user file.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is used to configure the Flash prefetch, the Instruction and Data caches,\r\n * the time base source, NVIC and any required global low level hardware\r\n * by calling the HAL_MspInit() callback function to be optionally defined in user file\r\n * stm32g4xx_hal_msp.c.\r\n *\r\n * @note HAL_Init() function is called at the beginning of program after reset and before\r\n * the clock configuration.\r\n *\r\n * @note In the default implementation the System Timer (Systick) is used as source of time base.\r\n * The Systick configuration is based on HSI clock, as HSI is the clock\r\n * used after a system Reset and the NVIC configuration is set to Priority group 4.\r\n * Once done, time base tick starts incrementing: the tick variable counter is incremented\r\n * each 1ms in the SysTick_Handler() interrupt handler.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_Init(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n /* Configure Flash prefetch, Instruction cache, Data cache */\r\n /* Default configuration at reset is: */\r\n /* - Prefetch disabled */\r\n /* - Instruction cache enabled */\r\n /* - Data cache enabled */\r\n#if (INSTRUCTION_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n#endif /* INSTRUCTION_CACHE_ENABLE */\r\n\r\n#if (DATA_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n#endif /* DATA_CACHE_ENABLE */\r\n\r\n#if (PREFETCH_ENABLE != 0U)\r\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\r\n#endif /* PREFETCH_ENABLE */\r\n\r\n /* Set Interrupt Group Priority */\r\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\r\n\r\n /* Use SysTick as time base source and configure 1ms tick (default clock after Reset is HSI) */\r\n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Init the low level hardware */\r\n HAL_MspInit();\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n\r\n}\r\n\r\n/**\r\n * @brief This function de-initializes common part of the HAL and stops the source of time base.\r\n * @note This function is optional.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DeInit(void)\r\n{\r\n /* Reset of all peripherals */\r\n __HAL_RCC_APB1_FORCE_RESET();\r\n __HAL_RCC_APB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_APB2_FORCE_RESET();\r\n __HAL_RCC_APB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB1_FORCE_RESET();\r\n __HAL_RCC_AHB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB2_FORCE_RESET();\r\n __HAL_RCC_AHB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB3_FORCE_RESET();\r\n __HAL_RCC_AHB3_RELEASE_RESET();\r\n\r\n /* De-Init the low level hardware */\r\n HAL_MspDeInit();\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspDeInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief This function configures the source of the time base:\r\n * The time source is configured to have 1ms time base with a dedicated\r\n * Tick interrupt priority.\r\n * @note This function is called automatically at the beginning of program after\r\n * reset by HAL_Init() or at any time when clock is reconfigured by HAL_RCC_ClockConfig().\r\n * @note In the default implementation, SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals.\r\n * Care must be taken if HAL_Delay() is called from a peripheral ISR process,\r\n * The SysTick interrupt must have higher priority (numerically lower)\r\n * than the peripheral interrupt. Otherwise the caller ISR process will be blocked.\r\n * The function is declared as __weak to be overwritten in case of other\r\n * implementation in user file.\r\n * @param TickPriority: Tick interrupt priority.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (uwTickFreq != 0U)\r\n {\r\n /* Configure the SysTick to have interrupt in 1ms time basis*/\r\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\r\n {\r\n /* Configure the SysTick IRQ priority */\r\n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\r\n {\r\n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\r\n uwTickPrio = TickPriority;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @brief HAL Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Provide a tick value in millisecond\r\n (+) Provide a blocking delay in millisecond\r\n (+) Suspend the time base source interrupt\r\n (+) Resume the time base source interrupt\r\n (+) Get the HAL API driver version\r\n (+) Get the device identifier\r\n (+) Get the device revision identifier\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is called to increment a global variable \"uwTick\"\r\n * used as application time base.\r\n * @note In the default implementation, this variable is incremented each 1ms\r\n * in SysTick ISR.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_IncTick(void)\r\n{\r\n uwTick += uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief Provides a tick value in millisecond.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval tick value\r\n */\r\n__weak uint32_t HAL_GetTick(void)\r\n{\r\n return uwTick;\r\n}\r\n\r\n/**\r\n * @brief This function returns a tick priority.\r\n * @retval tick priority\r\n */\r\nuint32_t HAL_GetTickPrio(void)\r\n{\r\n return uwTickPrio;\r\n}\r\n\r\n/**\r\n * @brief Set new tick Freq.\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t prevTickFreq;\r\n\r\n assert_param(IS_TICKFREQ(Freq));\r\n\r\n if (uwTickFreq != Freq)\r\n {\r\n /* Back up uwTickFreq frequency */\r\n prevTickFreq = uwTickFreq;\r\n\r\n /* Update uwTickFreq global variable used by HAL_InitTick() */\r\n uwTickFreq = Freq;\r\n\r\n /* Apply the new tick Freq */\r\n status = HAL_InitTick(uwTickPrio);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Restore previous tick frequency */\r\n uwTickFreq = prevTickFreq;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Returns tick frequency.\r\n * @retval tick period in Hz\r\n */\r\nuint32_t HAL_GetTickFreq(void)\r\n{\r\n return uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief This function provides minimum delay (in milliseconds) based\r\n * on variable incremented.\r\n * @note In the default implementation , SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals where uwTick\r\n * is incremented.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @param Delay specifies the delay time length, in milliseconds.\r\n * @retval None\r\n */\r\n__weak void HAL_Delay(uint32_t Delay)\r\n{\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t wait = Delay;\r\n\r\n /* Add a freq to guarantee minimum wait */\r\n if (wait < HAL_MAX_DELAY)\r\n {\r\n wait += (uint32_t)(uwTickFreq);\r\n }\r\n\r\n while ((HAL_GetTick() - tickstart) < wait)\r\n {\r\n }\r\n}\r\n\r\n/**\r\n * @brief Suspends Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_SuspendTick()\r\n * is called, the SysTick interrupt will be disabled and so Tick increment\r\n * is suspended.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_SuspendTick(void)\r\n{\r\n /* Disable SysTick Interrupt */\r\n CLEAR_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Resume Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_ResumeTick()\r\n * is called, the SysTick interrupt will be enabled and so Tick increment\r\n * is resumed.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_ResumeTick(void)\r\n{\r\n /* Enable SysTick Interrupt */\r\n SET_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Returns the HAL revision.\r\n * @retval version : 0xXYZR (8bits for each decimal, R for RC)\r\n */\r\nuint32_t HAL_GetHalVersion(void)\r\n{\r\n return __STM32G4xx_HAL_VERSION;\r\n}\r\n\r\n/**\r\n * @brief Returns the device revision identifier.\r\n * @retval Device revision identifier\r\n */\r\nuint32_t HAL_GetREVID(void)\r\n{\r\n return ((DBGMCU->IDCODE & DBGMCU_IDCODE_REV_ID) >> 16U);\r\n}\r\n\r\n/**\r\n * @brief Returns the device identifier.\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetDEVID(void)\r\n{\r\n return (DBGMCU->IDCODE & DBGMCU_IDCODE_DEV_ID);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group3 HAL Debug functions\r\n * @brief HAL Debug functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Debug functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Enable/Disable Debug module during SLEEP mode\r\n (+) Enable/Disable Debug module during STOP0/STOP1/STOP2 modes\r\n (+) Enable/Disable Debug module during STANDBY mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group4 HAL SYSCFG configuration functions\r\n * @brief HAL SYSCFG configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL SYSCFG configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start a hardware CCMSRAM erase operation\r\n (+) Enable/Disable the Internal FLASH Bank Swapping\r\n (+) Configure the Voltage reference buffer\r\n (+) Enable/Disable the Voltage reference buffer\r\n (+) Enable/Disable the I/O analog switch voltage booster\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start a hardware CCMSRAM erase operation.\r\n * @note As long as CCMSRAM is not erased the CCMER bit will be set.\r\n * This bit is automatically reset at the end of the CCMSRAM erase operation.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAMErase(void)\r\n{\r\n /* unlock the write protection of the CCMER bit */\r\n SYSCFG->SKR = 0xCA;\r\n SYSCFG->SKR = 0x53;\r\n /* Starts a hardware CCMSRAM erase operation*/\r\n SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note Flash Bank2 mapped at 0x08000000 (and aliased @0x00000000)\r\n * and Flash Bank1 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void)\r\n{\r\n SET_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note The default state : Flash Bank1 mapped at 0x08000000 (and aliased @0x0000 0000)\r\n * and Flash Bank2 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void)\r\n{\r\n CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n#if defined(VREFBUF)\r\n/**\r\n * @brief Configure the internal voltage reference buffer voltage scale.\r\n * @param VoltageScaling: specifies the output voltage to achieve\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE0: VREFBUF_OUT around 2.048 V.\r\n * This requires VDDA equal to or higher than 2.4 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE1: VREFBUF_OUT around 2.5 V.\r\n * This requires VDDA equal to or higher than 2.8 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE2: VREFBUF_OUT around 2.9 V.\r\n * This requires VDDA equal to or higher than 3.15 V.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(VoltageScaling));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_VRS, VoltageScaling);\r\n}\r\n\r\n/**\r\n * @brief Configure the internal voltage reference buffer high impedance mode.\r\n * @param Mode: specifies the high impedance mode\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE: VREF+ pin is internally connect to VREFINT output.\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE: VREF+ pin is high impedance.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(Mode));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_HIZ, Mode);\r\n}\r\n\r\n/**\r\n * @brief Tune the Internal Voltage Reference buffer (VREFBUF).\r\n * @param TrimmingValue specifies trimming code for VREFBUF calibration\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0x3F\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_TRIMMING(TrimmingValue));\r\n\r\n MODIFY_REG(VREFBUF->CCR, VREFBUF_CCR_TRIM, TrimmingValue);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal Voltage Reference buffer (VREFBUF).\r\n * @retval HAL_OK/HAL_TIMEOUT\r\n */\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n SET_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for VRR bit */\r\n while (READ_BIT(VREFBUF->CSR, VREFBUF_CSR_VRR) == 0x00U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > VREFBUF_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal Voltage Reference buffer (VREFBUF).\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableVREFBUF(void)\r\n{\r\n CLEAR_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n}\r\n#endif /* VREFBUF */\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n\r\n/** @brief CCMSRAM page write protection enable\r\n * @param Page: This parameter is a long 32bit value and can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page)\r\n{\r\n assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE(Page));\r\n\r\n SET_BIT(SYSCFG->SWPR, (uint32_t)(Page));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n * + Peripheral State functions\r\n * Other functions (extended functions) are available in file\r\n * \"stm32g4xx_hal_adc_ex.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### ADC peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) 12-bit, 10-bit, 8-bit or 6-bit configurable resolution.\r\n\r\n (+) Interrupt generation at the end of regular conversion and in case of\r\n analog watchdog or overrun events.\r\n\r\n (+) Single and continuous conversion modes.\r\n\r\n (+) Scan mode for conversion of several channels sequentially.\r\n\r\n (+) Data alignment with in-built data coherency.\r\n\r\n (+) Programmable sampling time (channel wise)\r\n\r\n (+) External trigger (timer or EXTI) with configurable polarity\r\n\r\n (+) DMA request generation for transfer of conversions data of regular group.\r\n\r\n (+) Configurable delay between conversions in Dual interleaved mode.\r\n\r\n (+) ADC channels selectable single/differential input.\r\n\r\n (+) ADC offset shared on 4 offset instances.\r\n (+) ADC gain compensation\r\n\r\n (+) ADC calibration\r\n\r\n (+) ADC conversion of regular group.\r\n\r\n (+) ADC supply requirements: 1.62 V to 3.6 V.\r\n\r\n (+) ADC input range: from Vref- (connected to Vssa) to Vref+ (connected to\r\n Vdda or to an external voltage reference).\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Configuration of top level parameters related to ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Enable the ADC interface\r\n (++) As prerequisite, ADC clock must be configured at RCC top level.\r\n\r\n (++) Two clock settings are mandatory:\r\n (+++) ADC clock (core clock, also possibly conversion clock).\r\n\r\n (+++) ADC clock (conversions clock).\r\n Two possible clock sources: synchronous clock derived from AHB clock\r\n or asynchronous clock derived from system clock or PLL (output divider P)\r\n running up to 75MHz.\r\n\r\n (+++) Example:\r\n Into HAL_ADC_MspInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) __HAL_RCC_ADC_CLK_ENABLE(); (mandatory)\r\n\r\n RCC_ADCCLKSOURCE_PLL enable: (optional: if asynchronous clock selected)\r\n (+++) RCC_PeriphClkInitTypeDef RCC_PeriphClkInit;\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC;\r\n (+++) PeriphClkInit.AdcClockSelection = RCC_ADCCLKSOURCE_PLL;\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit);\r\n\r\n (++) ADC clock source and clock prescaler are configured at ADC level with\r\n parameter \"ClockPrescaler\" using function HAL_ADC_Init().\r\n\r\n (#) ADC pins configuration\r\n (++) Enable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_ENABLE()\r\n (++) Configure these ADC pins in analog mode\r\n using function HAL_GPIO_Init()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Configure the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding ADC interruption vector\r\n ADCx_IRQHandler().\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Configure the DMA (DMA channel, mode normal or circular, ...)\r\n using function HAL_DMA_Init().\r\n (++) Configure the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding DMA interruption vector\r\n DMAx_Channelx_IRQHandler().\r\n\r\n *** Configuration of ADC, group regular, channels parameters ***\r\n ================================================================\r\n [..]\r\n\r\n (#) Configure the ADC parameters (resolution, data alignment, ...)\r\n and regular group parameters (conversion trigger, sequencer, ...)\r\n using function HAL_ADC_Init().\r\n\r\n (#) Configure the channels for regular group parameters (channel number,\r\n channel rank into sequencer, ..., into regular group)\r\n using function HAL_ADC_ConfigChannel().\r\n\r\n (#) Optionally, configure the analog watchdog parameters (channels\r\n monitored, thresholds, ...)\r\n using function HAL_ADC_AnalogWDGConfig().\r\n\r\n *** Execution of ADC conversions ***\r\n ====================================\r\n [..]\r\n\r\n (#) Optionally, perform an automatic ADC calibration to improve the\r\n conversion accuracy\r\n using function HAL_ADCEx_Calibration_Start().\r\n\r\n (#) ADC driver can be used among three modes: polling, interruption,\r\n transfer by DMA.\r\n\r\n (++) ADC conversion by polling:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start()\r\n (+++) Wait for ADC conversion completion\r\n using function HAL_ADC_PollForConversion()\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop()\r\n\r\n (++) ADC conversion by interruption:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_IT()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback()\r\n (this function must be implemented in user program)\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_IT()\r\n\r\n (++) ADC conversion with transfer by DMA:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_DMA()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback() or HAL_ADC_ConvHalfCpltCallback()\r\n (these functions must be implemented in user program)\r\n (+++) Conversion results are automatically transferred by DMA into\r\n destination variable address.\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_DMA()\r\n\r\n [..]\r\n\r\n (@) Callback functions must be implemented in user program:\r\n (+@) HAL_ADC_ErrorCallback()\r\n (+@) HAL_ADC_LevelOutOfWindowCallback() (callback of analog watchdog)\r\n (+@) HAL_ADC_ConvCpltCallback()\r\n (+@) HAL_ADC_ConvHalfCpltCallback\r\n\r\n *** Deinitialization of ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Disable the ADC interface\r\n (++) ADC clock can be hard reset and disabled at RCC top level.\r\n (++) Hard reset of ADC peripherals\r\n using macro __ADCx_FORCE_RESET(), __ADCx_RELEASE_RESET().\r\n (++) ADC clock disable\r\n using the equivalent macro/functions as configuration step.\r\n (+++) Example:\r\n Into HAL_ADC_MspDeInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) RCC_OscInitStructure.OscillatorType = RCC_OSCILLATORTYPE_HSI14;\r\n (+++) RCC_OscInitStructure.HSI14State = RCC_HSI14_OFF; (if not used for system clock)\r\n (+++) HAL_RCC_OscConfig(&RCC_OscInitStructure);\r\n\r\n (#) ADC pins configuration\r\n (++) Disable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_DISABLE()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Disable the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Deinitialize the DMA\r\n using function HAL_DMA_Init().\r\n (++) Disable the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n\r\n [..]\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n\r\n The compilation flag USE_HAL_ADC_REGISTER_CALLBACKS, when set to 1,\r\n allows the user to configure dynamically the driver callbacks.\r\n Use Functions HAL_ADC_RegisterCallback()\r\n to register an interrupt callback.\r\n [..]\r\n\r\n Function HAL_ADC_RegisterCallback() allows to register following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n [..]\r\n\r\n Use function HAL_ADC_UnRegisterCallback to reset a callback to the default\r\n weak function.\r\n [..]\r\n\r\n HAL_ADC_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n This function allows to reset following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n [..]\r\n\r\n By default, after the HAL_ADC_Init() and when the state is HAL_ADC_STATE_RESET\r\n all callbacks are set to the corresponding weak functions:\r\n examples HAL_ADC_ConvCpltCallback(), HAL_ADC_ErrorCallback().\r\n Exception done for MspInit and MspDeInit functions that are\r\n reset to the legacy weak functions in the HAL_ADC_Init()/ HAL_ADC_DeInit() only when\r\n these callbacks are null (not registered beforehand).\r\n [..]\r\n\r\n If MspInit or MspDeInit are not null, the HAL_ADC_Init()/ HAL_ADC_DeInit()\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand) whatever the state.\r\n [..]\r\n\r\n Callbacks can be registered/unregistered in HAL_ADC_STATE_READY state only.\r\n Exception done MspInit/MspDeInit functions that can be registered/unregistered\r\n in HAL_ADC_STATE_READY or HAL_ADC_STATE_RESET state,\r\n thus registered (user) MspInit/DeInit callbacks can be used during the Init/DeInit.\r\n [..]\r\n\r\n Then, the user first registers the MspInit/MspDeInit user callbacks\r\n using HAL_ADC_RegisterCallback() before calling HAL_ADC_DeInit()\r\n or HAL_ADC_Init() function.\r\n [..]\r\n\r\n When the compilation flag USE_HAL_ADC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC ADC\r\n * @brief ADC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_CFGR_FIELDS_1 ((ADC_CFGR_RES | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL)) /*!< ADC_CFGR fields of parameters that can be updated when no regular conversion is on-going */\r\n\r\n/* Timeout values for ADC operations (enable settling time, */\r\n/* disable settling time, ...). */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n#define ADC_ENABLE_TIMEOUT (2UL) /*!< ADC enable time-out value */\r\n#define ADC_DISABLE_TIMEOUT (2UL) /*!< ADC disable time-out value */\r\n\r\n/* Timeout to wait for current conversion on going to be completed. */\r\n/* Timeout fixed to longest ADC conversion possible, for 1 channel: */\r\n/* - maximum sampling time (640.5 adc_clk) */\r\n/* - ADC resolution (Tsar 12 bits= 12.5 adc_clk) */\r\n/* - System clock / ADC clock <= 4096 (hypothesis of maximum clock ratio) */\r\n/* - ADC oversampling ratio 256 */\r\n/* Calculation: 653 * 4096 * 256 CPU clock cycles max */\r\n/* Unit: cycles of CPU clock. */\r\n#define ADC_CONVERSION_TIME_MAX_CPU_CYCLES (653UL * 4096UL * 256UL) /*!< ADC conversion completion time-out value */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief ADC Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the ADC.\r\n (+) De-initialize the ADC.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the ADC peripheral and regular group according to\r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * (refer to description of RCC configuration for ADC\r\n * in header of this file).\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef\r\n * structure on the fly, without modifying MSP configuration. If ADC\r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire\r\n * ADC and scope of regular group. For parameters details, see comments\r\n * of structure \"ADC_InitTypeDef\".\r\n * @note Parameters related to common ADC registers (ADC clock mode) are set\r\n * only if all ADCs are disabled.\r\n * If this is not the case, these common parameters setting are\r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of update of a parameter of ADC_InitTypeDef on the fly,\r\n * without disabling the other ADCs.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpCFGR;\r\n uint32_t tmp_adc_reg_is_conversion_on_going;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CLOCKPRESCALER(hadc->Init.ClockPrescaler));\r\n assert_param(IS_ADC_RESOLUTION(hadc->Init.Resolution));\r\n assert_param(IS_ADC_DATA_ALIGN(hadc->Init.DataAlign));\r\n assert_param(IS_ADC_GAIN_COMPENSATION(hadc->Init.GainCompensation));\r\n assert_param(IS_ADC_SCAN_MODE(hadc->Init.ScanConvMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_ADC_EXTTRIG(hadc, hadc->Init.ExternalTrigConv));\r\n assert_param(IS_ADC_SAMPLINGMODE(hadc->Init.SamplingMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n assert_param(IS_ADC_OVERRUN(hadc->Init.Overrun));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.LowPowerAutoWait));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.OversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_DISCONT_NUMBER(hadc->Init.NbrOfDiscConversion));\r\n }\r\n }\r\n\r\n /* DISCEN and CONT bits cannot be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\r\n\r\n /* Actions performed only if ADC is coming from state reset: */\r\n /* - Initialization of ADC MSP */\r\n if (hadc->State == HAL_ADC_STATE_RESET)\r\n {\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n /* Init the ADC Callback settings */\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback; /* Legacy weak callback */\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback; /* Legacy weak callback */\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback; /* Legacy weak callback */\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback; /* Legacy weak callback */\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback; /* Legacy weak callback */\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback; /* Legacy weak callback */\r\n\r\n if (hadc->MspInitCallback == NULL)\r\n {\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n }\r\n\r\n /* Init the low level hardware */\r\n hadc->MspInitCallback(hadc);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_ADC_MspInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Initialize Lock */\r\n hadc->Lock = HAL_UNLOCKED;\r\n }\r\n\r\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\r\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\r\n {\r\n /* Disable ADC deep power down mode */\r\n LL_ADC_DisableDeepPowerDown(hadc->Instance);\r\n\r\n /* System was in deep power down mode, calibration must\r\n be relaunched or a previously saved calibration factor\r\n re-applied once the ADC voltage regulator is enabled */\r\n }\r\n\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Enable ADC internal voltage regulator */\r\n LL_ADC_EnableInternalRegulator(hadc->Instance);\r\n\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n\r\n /* Verification that ADC voltage regulator is correctly enabled, whether */\r\n /* or not ADC is coming from state reset (if any potential problem of */\r\n /* clocking, voltage regulator would not be enabled). */\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Configuration of ADC parameters if previous preliminary actions are */\r\n /* correctly completed and if there is no conversion on going on regular */\r\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\r\n /* called to update a parameter on the fly). */\r\n tmp_adc_reg_is_conversion_on_going = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n\r\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n && (tmp_adc_reg_is_conversion_on_going == 0UL)\r\n )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Configuration of common ADC parameters */\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - clock configuration */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR: */\r\n /* */\r\n /* - ADC clock mode and ACC prescaler (CKMODE and PRESC bits)are set */\r\n /* according to adc->Init.ClockPrescaler. It selects the clock */\r\n /* source and sets the clock division factor. */\r\n /* */\r\n /* Some parameters of this register are not reset, since they are set */\r\n /* by other functions and must be kept in case of usage of this */\r\n /* function on the fly (update of a parameter of ADC_InitTypeDef */\r\n /* without needing to reconfigure all other ADC groups/channels */\r\n /* parameters): */\r\n /* - when multimode feature is available, multimode-related */\r\n /* parameters: MDMA, DMACFG, DELAY, DUAL (set by API */\r\n /* HAL_ADCEx_MultiModeConfigChannel() ) */\r\n /* - internal measurement paths: Vbat, temperature sensor, Vref */\r\n /* (set into HAL_ADC_ConfigChannel() or */\r\n /* HAL_ADCEx_InjectedConfigChannel() ) */\r\n LL_ADC_SetCommonClock(__LL_ADC_COMMON_INSTANCE(hadc->Instance), hadc->Init.ClockPrescaler);\r\n }\r\n }\r\n\r\n /* Configuration of ADC: */\r\n /* - resolution Init.Resolution */\r\n /* - data alignment Init.DataAlign */\r\n /* - external trigger to start conversion Init.ExternalTrigConv */\r\n /* - external trigger polarity Init.ExternalTrigConvEdge */\r\n /* - continuous conversion mode Init.ContinuousConvMode */\r\n /* - overrun Init.Overrun */\r\n /* - discontinuous mode Init.DiscontinuousConvMode */\r\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\r\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\r\n hadc->Init.Overrun |\r\n hadc->Init.DataAlign |\r\n hadc->Init.Resolution |\r\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n tmpCFGR |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\r\n }\r\n\r\n /* Enable external trigger if trigger selection is different of software */\r\n /* start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\r\n {\r\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\r\n | hadc->Init.ExternalTrigConvEdge\r\n );\r\n }\r\n\r\n /* Update Configuration Register CFGR */\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmpCFGR);\r\n\r\n /* Configuration of sampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Gain Compensation Init.GainCompensation */\r\n /* - DMA continuous request Init.DMAContinuousRequests */\r\n /* - LowPowerAutoWait feature Init.LowPowerAutoWait */\r\n /* - Oversampling parameters Init.Oversampling */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n tmpCFGR = (ADC_CFGR_DFSDM(hadc) |\r\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\r\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\r\n\r\n if (hadc->Init.GainCompensation != 0UL)\r\n {\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\r\n }\r\n\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(hadc->Init.Oversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(hadc->Init.Oversampling.RightBitShift));\r\n assert_param(IS_ADC_TRIGGERED_OVERSAMPLING_MODE(hadc->Init.Oversampling.TriggeredMode));\r\n assert_param(IS_ADC_REGOVERSAMPLING_MODE(hadc->Init.Oversampling.OversamplingStopReset));\r\n\r\n /* Configuration of Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n /* - Triggered mode */\r\n /* - Oversampling mode (continued/resumed) */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS |\r\n ADC_CFGR2_TROVS |\r\n ADC_CFGR2_ROVSM,\r\n ADC_CFGR2_ROVSE |\r\n hadc->Init.Oversampling.Ratio |\r\n hadc->Init.Oversampling.RightBitShift |\r\n hadc->Init.Oversampling.TriggeredMode |\r\n hadc->Init.Oversampling.OversamplingStopReset\r\n );\r\n }\r\n else\r\n {\r\n /* Disable ADC oversampling scope on ADC group regular */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\r\n }\r\n\r\n }\r\n\r\n /* Configuration of regular group sequencer: */\r\n /* - if scan mode is disabled, regular channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1) */\r\n /* Parameter \"NbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is not present by hardware on this device, but */\r\n /* emulated by software for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, regular channels sequence length is set to */\r\n /* parameter \"NbrOfConversion\". */\r\n\r\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\r\n {\r\n /* Set number of ranks in regular group sequencer */\r\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\r\n }\r\n\r\n /* Initialize the ADC state */\r\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to their default reset\r\n * values, with deinitialization of the ADC MSP.\r\n * @note For devices with several ADCs: reset of ADC common registers is done\r\n * only if all ADCs sharing the same common group are disabled.\r\n * (function \"HAL_ADC_MspDeInit()\" is also called under the same conditions:\r\n * all ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * If this is not the case, reset of these common parameters reset is\r\n * bypassed without error reporting: it can be the intended behavior in\r\n * case of reset of a single ADC while the other ADCs sharing the same\r\n * common group is still running.\r\n * @note By default, HAL_ADC_DeInit() set ADC in mode deep power-down:\r\n * this saves more power by reducing leakage currents\r\n * and is particularly interesting before entering MCU low-power modes.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Stop potential conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n /* Flush register JSQR: reset the queue sequencer when injected */\r\n /* queue sequencer is enabled and ADC disabled. */\r\n /* The software and hardware triggers of the injected sequence are both */\r\n /* internally disabled just after the completion of the last valid */\r\n /* injected sequence. */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQM);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Change ADC state */\r\n hadc->State = HAL_ADC_STATE_READY;\r\n }\r\n }\r\n\r\n /* Note: HAL ADC deInit is done independently of ADC conversion stop */\r\n /* and disable return status. In case of status fail, attempt to */\r\n /* perform deinitialization anyway and it is up user code in */\r\n /* in HAL_ADC_MspDeInit() to reset the ADC peripheral using */\r\n /* system RCC hard reset. */\r\n\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_AWD3 | ADC_IT_AWD2 | ADC_IT_AWD1 |\r\n ADC_IT_JQOVF | ADC_IT_OVR |\r\n ADC_IT_JEOS | ADC_IT_JEOC |\r\n ADC_IT_EOS | ADC_IT_EOC |\r\n ADC_IT_EOSMP | ADC_IT_RDY));\r\n\r\n /* Reset register ISR */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_AWD3 | ADC_FLAG_AWD2 | ADC_FLAG_AWD1 |\r\n ADC_FLAG_JQOVF | ADC_FLAG_OVR |\r\n ADC_FLAG_JEOS | ADC_FLAG_JEOC |\r\n ADC_FLAG_EOS | ADC_FLAG_EOC |\r\n ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n\r\n /* Reset register CR */\r\n /* Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART,\r\n ADC_CR_ADCAL, ADC_CR_ADDIS and ADC_CR_ADEN are in access mode \"read-set\":\r\n no direct reset applicable.\r\n Update CR register to reset value where doable by software */\r\n CLEAR_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(hadc->Instance->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_FIELDS);\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS |\r\n ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE);\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(hadc->Instance->SMPR1, ADC_SMPR1_FIELDS);\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(hadc->Instance->SMPR2, ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16 |\r\n ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13 |\r\n ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10);\r\n\r\n /* Reset register TR1 */\r\n CLEAR_BIT(hadc->Instance->TR1, ADC_TR1_HT1 | ADC_TR1_LT1);\r\n\r\n /* Reset register TR2 */\r\n CLEAR_BIT(hadc->Instance->TR2, ADC_TR2_HT2 | ADC_TR2_LT2);\r\n\r\n /* Reset register TR3 */\r\n CLEAR_BIT(hadc->Instance->TR3, ADC_TR3_HT3 | ADC_TR3_LT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2 |\r\n ADC_SQR1_SQ1 | ADC_SQR1_L);\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(hadc->Instance->SQR2, ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7 |\r\n ADC_SQR2_SQ6 | ADC_SQR2_SQ5);\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(hadc->Instance->SQR3, ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12 |\r\n ADC_SQR3_SQ11 | ADC_SQR3_SQ10);\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(hadc->Instance->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Register JSQR was reset when the ADC was disabled */\r\n\r\n /* Reset register DR */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(hadc->Instance->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(hadc->Instance->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(hadc->Instance->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n\r\n /* ========== Reset common ADC registers ========== */\r\n\r\n /* Software is allowed to change common parameters only when all the other\r\n ADCs are disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR:\r\n - clock mode: CKMODE, PRESCEN\r\n - multimode related parameters (when this feature is available): MDMA,\r\n DMACFG, DELAY, DUAL (set by HAL_ADCEx_MultiModeConfigChannel() API)\r\n - internal measurement paths: Vbat, temperature sensor, Vref (set into\r\n HAL_ADC_ConfigChannel() or HAL_ADCEx_InjectedConfigChannel() )\r\n */\r\n ADC_CLEAR_COMMON_CONTROL_REGISTER(hadc);\r\n\r\n /* ========== Hard reset ADC peripheral ========== */\r\n /* Performs a global reset of the entire ADC peripherals instances */\r\n /* sharing the same common ADC instance: ADC state is forced to */\r\n /* a similar state as after device power-on. */\r\n /* Note: A possible implementation is to add RCC bus reset of ADC */\r\n /* (for example, using macro */\r\n /* __HAL_RCC_ADC..._FORCE_RESET()/..._RELEASE_RESET()/..._CLK_DISABLE()) */\r\n /* in function \"void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\": */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n if (hadc->MspDeInitCallback == NULL)\r\n {\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n\r\n /* DeInit the low level hardware */\r\n hadc->MspDeInitCallback(hadc);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_ADC_MspDeInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Reset injected channel configuration parameters */\r\n hadc->InjectionConfig.ContextQueue = 0;\r\n hadc->InjectionConfig.ChannelCount = 0;\r\n\r\n /* Set ADC state */\r\n hadc->State = HAL_ADC_STATE_RESET;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Initialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @note All ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspDeInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User ADC Callback\r\n * To be used instead of the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @param pCallback pointer to the Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a ADC Callback\r\n * ADC callback is redirected to the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group2 ADC Input and Output operation functions\r\n * @brief ADC IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion of regular group.\r\n (+) Stop conversion of regular group.\r\n (+) Poll for conversion complete on regular group.\r\n (+) Poll for conversion event.\r\n (+) Get result of regular channel conversion.\r\n (+) Start conversion of regular group and enable interruptions.\r\n (+) Stop conversion of regular group and disable interruptions.\r\n (+) Handle ADC interrupt request\r\n (+) Start conversion of regular group and enable DMA transfer.\r\n (+) Stop conversion of regular group and disable ADC DMA transfer.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * if ADC is Slave, ADC is enabled but conversion is not started,\r\n * if ADC is master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, update Slave State in setting\r\n HAL_ADC_STATE_INJ_BUSY bit and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n }\r\n#else\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @note ADC conversion flags EOS (end of sequence) and EOC (end of\r\n * conversion) are cleared by this function, with an exception:\r\n * if low power feature \"LowPowerAutoWait\" is enabled, flags are\r\n * not cleared to not interfere with this feature until data register\r\n * is read using function HAL_ADC_GetValue().\r\n * @note This function cannot be used in a particular setup: ADC configured\r\n * in DMA mode and polling for end of each conversion (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SINGLE_CONV).\r\n * In this case, DMA resets the flag EOC and polling cannot be\r\n * performed on each conversion. Nevertheless, polling can still\r\n * be performed on the complete sequence (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SEQ_CONV).\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_End;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of conversion selected to end of sequence conversions */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_End = ADC_FLAG_EOS;\r\n }\r\n /* If end of conversion selected to end of unitary conversion */\r\n else /* ADC_EOC_SINGLE_CONV */\r\n {\r\n /* Verification that ADC configuration is compliant with polling for */\r\n /* each conversion: */\r\n /* Particular case is ADC configured in DMA mode and ADC sequencer with */\r\n /* several ranks and polling for end of each conversion. */\r\n /* For code simplicity sake, this particular case is generalized to */\r\n /* ADC configured in DMA mode and and polling for end of each conversion. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Check ADC DMA mode in independent mode on ADC group regular */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n else\r\n {\r\n /* Check ADC DMA mode in multimode on ADC group regular */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n#else\r\n /* Check ADC DMA mode */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n#endif\r\n }\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of unitary conversion or sequence conversions flag is raised */\r\n while ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n if ((LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == DISABLE)\r\n )\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* Retrieve Master ADC CFGR register */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Clear polled flag */\r\n if (tmp_Flag_End == ADC_FLAG_EOS)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOS);\r\n }\r\n else\r\n {\r\n /* Clear end of conversion EOC flag of regular group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature */\r\n /* until data register is read using function HAL_ADC_GetValue(). */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Poll for ADC event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_EOSMP_EVENT ADC End of Sampling event\r\n * @arg @ref ADC_AWD1_EVENT ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 devices)\r\n * @arg @ref ADC_AWD2_EVENT ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg @ref ADC_AWD3_EVENT ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg @ref ADC_OVR_EVENT ADC Overrun event\r\n * @arg @ref ADC_JQOVF_EVENT ADC Injected context queue overflow event\r\n * @param Timeout Timeout value in millisecond.\r\n * @note The relevant flag is cleared if found to be set, except for ADC_FLAG_OVR.\r\n * Indeed, the latter is reset only if hadc->Init.Overrun field is set\r\n * to ADC_OVR_DATA_OVERWRITTEN. Otherwise, data register may be potentially overwritten\r\n * by a new converted data as soon as OVR is cleared.\r\n * To reset OVR flag once the preserved data is retrieved, the user can resort\r\n * to macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EVENT_TYPE(EventType));\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Check selected event flag */\r\n while (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n switch (EventType)\r\n {\r\n /* End Of Sampling event */\r\n case ADC_EOSMP_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n\r\n /* Clear the End Of Sampling flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n\r\n break;\r\n\r\n /* Analog watchdog (level out of window) event */\r\n /* Note: In case of several analog watchdog enabled, if needed to know */\r\n /* which one triggered and on which ADCx, test ADC state of analog watchdog */\r\n /* flags HAL_ADC_STATE_AWD1/2/3 using function \"HAL_ADC_GetState()\". */\r\n /* For example: */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD2) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD3) != 0UL) \" */\r\n\r\n /* Check analog watchdog 1 flag */\r\n case ADC_AWD_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 2 flag */\r\n case ADC_AWD2_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 3 flag */\r\n case ADC_AWD3_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n\r\n break;\r\n\r\n /* Injected context queue overflow event */\r\n case ADC_JQOVF_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear ADC Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n break;\r\n\r\n /* Overrun event */\r\n default: /* Case ADC_OVR_EVENT */\r\n /* If overrun is set to overwrite previous data, overrun event is not */\r\n /* considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n }\r\n else\r\n {\r\n /* Clear ADC Overrun flag only if Overrun is set to ADC_OVR_DATA_OVERWRITTEN\r\n otherwise, data register is potentially overwritten by new converted data as soon\r\n as OVR is cleared. */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n break;\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : EOC (end of conversion), EOS (end of sequence),\r\n * OVR overrun.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Start_IT() must be called for ADC Slave first, then for\r\n * ADC Master.\r\n * For ADC Slave, ADC is enabled only (conversion is not started).\r\n * For ADC Master, ADC is enabled and multimode conversion is started.\r\n * @note To guarantee a proper reset of all interruptions once all the needed\r\n * conversions are obtained, HAL_ADC_Stop_IT() must be called to ensure\r\n * a correct stop of the IT-based conversions.\r\n * @note By default, HAL_ADC_Start_IT() does not enable the End Of Sampling\r\n * interruption. If required (e.g. in case of oversampling with trigger\r\n * mode), the user must:\r\n * 1. first clear the EOSMP flag if set with macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP)\r\n * 2. then enable the EOSMP interrupt with macro __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOSMP)\r\n * before calling HAL_ADC_Start_IT().\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Disable all interruptions before enabling the desired ones */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOC);\r\n break;\r\n }\r\n\r\n /* Enable ADC overrun interrupt */\r\n /* If hadc->Init.Overrun is set to ADC_OVR_DATA_PRESERVED, only then is\r\n ADC_IT_OVR enabled; otherwise data overwrite is considered as normal\r\n behavior and no CPU time is lost for a non-processed interruption */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n }\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, Slave injected interruptions\r\n are enabled nevertheless (for same reason as above) */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n /* First, update Slave State in setting HAL_ADC_STATE_INJ_BUSY bit\r\n and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n /* Next, set Slave injected interruptions */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n }\r\n#else\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable interrution of\r\n * end-of-conversion, disable ADC peripheral.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group and transfer result through DMA.\r\n * @note Interruptions enabled in this function:\r\n * overrun (if applicable), DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available): HAL_ADC_Start_DMA()\r\n * is designed for single-ADC mode only. For multimode, the dedicated\r\n * HAL_ADCEx_MultiModeStart_DMA() function must be used.\r\n * @param hadc ADC handle\r\n * @param pData Destination Buffer address.\r\n * @param Length Number of data to be transferred from ADC peripheral to memory\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Ensure that multimode regular conversions are not enabled. */\r\n /* Otherwise, dedicated API HAL_ADCEx_MultiModeStart_DMA() must be used. */\r\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n {\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\r\n\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, */\r\n /* ADC start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* With DMA, overrun event is always considered as an error even if\r\n hadc->Init.Overrun is set to ADC_OVR_DATA_OVERWRITTEN. Therefore,\r\n ADC_IT_OVR is enabled. */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Enable ADC DMA mode */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n#endif\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on ADC group injected. If ADC group injected is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Stop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode, the dedicated HAL_ADCEx_MultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential ADC group regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC DMA (ADC DMA configuration of continuous requests is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n if (hadc->DMA_Handle->State == HAL_DMA_STATE_BUSY)\r\n {\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading register DR automatically clears ADC flag EOC\r\n * (ADC group regular end of unitary conversion).\r\n * @note This function does not clear ADC flag EOS\r\n * (ADC group regular end of sequence conversion).\r\n * Occurrence of flag EOS rising:\r\n * - If sequencer is composed of 1 rank, flag EOS is equivalent\r\n * to flag EOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag EOC only is raised, at the end of the scan sequence\r\n * both flags EOC and EOS are raised.\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADC_PollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_EOS).\r\n * @param hadc ADC handle\r\n * @retval ADC group regular conversion data\r\n */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Note: EOC flag is not cleared here by software because automatically */\r\n /* cleared by hardware when reading register DR. */\r\n\r\n /* Return ADC converted value */\r\n return hadc->Instance->DR;\r\n}\r\n\r\n/**\r\n * @brief Start ADC conversion sampling phase of regular group\r\n * @note: This function should only be called to start sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion sampling phase of regular group and start conversion\r\n * @note: This function should only be called to stop sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * - after sampling has been started using @ref HAL_ADC_StartSampling.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle ADC interrupt request.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t overrun_error = 0UL; /* flag set if overrun occurrence has to be considered as an error */\r\n uint32_t tmp_isr = hadc->Instance->ISR;\r\n uint32_t tmp_ier = hadc->Instance->IER;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n\r\n /* ========== Check End of Sampling flag for ADC group regular ========== */\r\n if (((tmp_isr & ADC_FLAG_EOSMP) == ADC_FLAG_EOSMP) && ((tmp_ier & ADC_IT_EOSMP) == ADC_IT_EOSMP))\r\n {\r\n /* Update state machine on end of sampling status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n }\r\n\r\n /* End Of Sampling callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->EndOfSamplingCallback(hadc);\r\n#else\r\n HAL_ADCEx_EndOfSamplingCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n }\r\n\r\n /* ====== Check ADC group regular end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_EOC) == ADC_FLAG_EOC) && ((tmp_ier & ADC_IT_EOC) == ADC_IT_EOC)) ||\r\n (((tmp_isr & ADC_FLAG_EOS) == ADC_FLAG_EOS) && ((tmp_ier & ADC_IT_EOS) == ADC_IT_EOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n }\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* check CONT bit directly in handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* else need to check Master ADC CONT bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Carry on if continuous mode is disabled */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) != ADC_CFGR_CONT)\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Allowed to modify bits ADC_IT_EOC/ADC_IT_EOS only if bit */\r\n /* ADSTART==0 (no conversion on going) */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n /* Note: Overrun interrupt was enabled with EOC interrupt in */\r\n /* HAL_Start_IT(), but is not disabled here because can be used */\r\n /* by overrun IRQ process below. */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC | ADC_IT_EOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n /* Note: Into callback function \"HAL_ADC_ConvCpltCallback()\", */\r\n /* to determine if conversion has been triggered from EOC or EOS, */\r\n /* possibility to use: */\r\n /* \" if ( __HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_EOS)) \" */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n /* Note: in case of overrun set to ADC_OVR_DATA_PRESERVED, end of */\r\n /* conversion flags clear induces the release of the preserved data.*/\r\n /* Therefore, if the preserved data value is needed, it must be */\r\n /* read preliminarily into HAL_ADC_ConvCpltCallback(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n\r\n /* ====== Check ADC group injected end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_JEOC) == ADC_FLAG_JEOC) && ((tmp_ier & ADC_IT_JEOC) == ADC_IT_JEOC)) ||\r\n (((tmp_isr & ADC_FLAG_JEOS) == ADC_FLAG_JEOS) && ((tmp_ier & ADC_IT_JEOS) == ADC_IT_JEOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Disable interruption if no further conversion upcoming by injected */\r\n /* external trigger or by automatic injected conversion with regular */\r\n /* group having no further conversion upcoming (same conditions as */\r\n /* regular group interruption disabling above), */\r\n /* and if injected scan sequence is completed. */\r\n if (tmp_adc_inj_is_trigger_source_sw_start != 0UL)\r\n {\r\n if ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) ||\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL)))\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Allowed to modify bits ADC_IT_JEOC/ADC_IT_JEOS only if bit */\r\n /* JADSTART==0 (no conversion on going) */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC | ADC_IT_JEOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Injected Conversion complete callback */\r\n /* Note: HAL_ADCEx_InjectedConvCpltCallback can resort to\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOS)) or\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOC)) to determine whether\r\n interruption has been triggered by end of conversion or end of\r\n sequence. */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedConvCpltCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear injected group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC | ADC_FLAG_JEOS);\r\n }\r\n\r\n /* ========== Check Analog watchdog 1 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD1) == ADC_FLAG_AWD1) && ((tmp_ier & ADC_IT_AWD1) == ADC_IT_AWD1))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Level out of window 1 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindowCallback(hadc);\r\n#else\r\n HAL_ADC_LevelOutOfWindowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n }\r\n\r\n /* ========== Check analog watchdog 2 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD2) == ADC_FLAG_AWD2) && ((tmp_ier & ADC_IT_AWD2) == ADC_IT_AWD2))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Level out of window 2 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow2Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow2Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n }\r\n\r\n /* ========== Check analog watchdog 3 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD3) == ADC_FLAG_AWD3) && ((tmp_ier & ADC_IT_AWD3) == ADC_IT_AWD3))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Level out of window 3 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow3Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow3Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n }\r\n\r\n /* ========== Check Overrun flag ========== */\r\n if (((tmp_isr & ADC_FLAG_OVR) == ADC_FLAG_OVR) && ((tmp_ier & ADC_IT_OVR) == ADC_IT_OVR))\r\n {\r\n /* If overrun is set to overwrite previous data (default setting), */\r\n /* overrun event is not considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n /* Exception for usage with DMA overrun event always considered as an */\r\n /* error. */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n else\r\n {\r\n /* Check DMA configuration */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (tmp_multimode_config != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n /* Multimode (when feature is available) is enabled,\r\n Common Control Register MDMA bits must be checked. */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n /* Multimode not set or feature not available or ADC independent */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n }\r\n\r\n if (overrun_error == 1UL)\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n\r\n /* Error callback */\r\n /* Note: In case of overrun, ADC conversion data is preserved until */\r\n /* flag OVR is reset. */\r\n /* Therefore, old ADC conversion data can be retrieved in */\r\n /* function \"HAL_ADC_ErrorCallback()\". */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Clear ADC overrun flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n\r\n /* ========== Check Injected context queue overflow flag ========== */\r\n if (((tmp_isr & ADC_FLAG_JQOVF) == ADC_FLAG_JQOVF) && ((tmp_ier & ADC_IT_JQOVF) == ADC_IT_JQOVF))\r\n {\r\n /* Change ADC state to overrun state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear the Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n /* Injected context queue overflow callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedQueueOverflowCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedQueueOverflowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion DMA half-transfer callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvHalfCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 1 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOutOfWindowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief ADC error callback in non-blocking mode\r\n * (ADC conversion with interruption or transfer by DMA).\r\n * @note In case of error due to overrun when using ADC with DMA transfer\r\n * (HAL ADC handle parameter \"ErrorCode\" to state \"HAL_ADC_ERROR_OVR\"):\r\n * - Reinitialize the DMA using function \"HAL_ADC_Stop_DMA()\".\r\n * - If needed, restart a new ADC conversion using function\r\n * \"HAL_ADC_Start_DMA()\"\r\n * (this function is also clearing overrun flag)\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ErrorCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on regular group\r\n (+) Configure the analog watchdog\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group regular.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into ADC group regular,\r\n * following calls to this function can be used to reconfigure\r\n * some parameters of structure \"ADC_ChannelConfTypeDef\" on the fly,\r\n * without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param sConfig Structure of ADC channel assigned to ADC group regular.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, ADC_ChannelConfTypeDef *sConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpOffsetShifted;\r\n uint32_t tmp_config_internal_channel;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_REGULAR_RANK(sConfig->Rank));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfig->SamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfig->SingleDiff));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfig->OffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfig->Offset));\r\n\r\n /* if ROVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((sConfig->OffsetNumber != ADC_OFFSET_NONE) && (hadc->Init.OversamplingMode == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, sConfig->Channel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, sConfig->Channel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel number */\r\n /* - Channel rank */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Set ADC group regular sequence: channel on the selected scan sequence rank */\r\n LL_ADC_REG_SetSequencerRanks(hadc->Instance, sConfig->Rank, sConfig->Channel);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, sConfig->SamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\r\n\r\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, sConfig->OffsetNumber, sConfig->Channel, tmpOffsetShifted);\r\n\r\n assert_param(IS_ADC_OFFSET_SIGN(sConfig->OffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->OffsetSaturation));\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, sConfig->OffsetNumber, sConfig->OffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfig->OffsetNumber, (sConfig->OffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfig->Channel, sConfig->SingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n if (sConfig->SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\r\n sConfig->SamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor. */\r\n /* If internal channel selected, enable dedicated internal buffers and */\r\n /* paths. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((sConfig->Channel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n }\r\n\r\n /* If a conversion is on going on regular group, no update on regular */\r\n /* channel could be done on neither of the channel configuration structure */\r\n /* parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Configure the analog watchdog.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the selected analog watchdog, successive\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_AnalogWDGConfTypeDef\" on the fly, without resetting\r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_AnalogWDGConfTypeDef\".\r\n * @note On this STM32 series, analog watchdog thresholds can be modified\r\n * while ADC conversion is on going.\r\n * In this case, some constraints must be taken into account:\r\n * the programmed threshold values are effective from the next\r\n * ADC EOC (end of unitary conversion).\r\n * Considering that registers write delay may happen due to\r\n * bus activity, this might cause an uncertainty on the\r\n * effective timing of the new programmed threshold values.\r\n * @param hadc ADC handle\r\n * @param AnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc, ADC_AnalogWDGConfTypeDef *AnalogWDGConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpAWDHighThresholdShifted;\r\n uint32_t tmpAWDLowThresholdShifted;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_NUMBER(AnalogWDGConfig->WatchdogNumber));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_MODE(AnalogWDGConfig->WatchdogMode));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(AnalogWDGConfig->FilteringConfig));\r\n assert_param(IS_FUNCTIONAL_STATE(AnalogWDGConfig->ITMode));\r\n\r\n if ((AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REG) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_INJEC) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC))\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, AnalogWDGConfig->Channel));\r\n }\r\n\r\n /* Verify thresholds range */\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n /* Case of oversampling enabled: depending on ratio and shift configuration,\r\n analog watchdog thresholds can be higher than ADC resolution.\r\n Verify if thresholds are within maximum thresholds range. */\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, AnalogWDGConfig->LowThreshold));\r\n }\r\n else\r\n {\r\n /* Verify if thresholds are within the selected ADC resolution */\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->LowThreshold));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on ADC groups regular and injected: */\r\n /* - Analog watchdog channels */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Analog watchdog configuration */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Configuration of analog watchdog: */\r\n /* - Set the analog watchdog enable mode: one or overall group of */\r\n /* channels, on groups regular and-or injected. */\r\n switch (AnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_INJ);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n /* Set the filtering configuration */\r\n MODIFY_REG(hadc->Instance->TR1,\r\n ADC_TR1_AWDFILT,\r\n AnalogWDGConfig->FilteringConfig);\r\n\r\n /* Update state, clear previous result related to AWD1 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD1(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD1(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD1(hadc->Instance);\r\n }\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 or ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n switch (AnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n /* Update AWD by bitfield to keep the possibility to monitor */\r\n /* several channels by successive calls of this function. */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n SET_BIT(hadc->Instance->AWD2CR, (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->Instance->AWD3CR, (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, AnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, AnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n /* Update state, clear previous result related to AWD2 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD2(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD2(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD2(hadc->Instance);\r\n }\r\n }\r\n /* (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_3) */\r\n else\r\n {\r\n /* Update state, clear previous result related to AWD3 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD3(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD3(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD3(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Analog watchdog thresholds configuration */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 11, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmpAWDHighThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 and ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 7, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmpAWDHighThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n }\r\n\r\n /* Set ADC analog watchdog thresholds value of both thresholds high and low */\r\n LL_ADC_ConfigAnalogWDThresholds(hadc->Instance, AnalogWDGConfig->WatchdogNumber, tmpAWDHighThresholdShifted,\r\n tmpAWDLowThresholdShifted);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group4 Peripheral State functions\r\n * @brief ADC Peripheral State functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral state and errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions to get in run-time the status of the\r\n peripheral.\r\n (+) Check the ADC state\r\n (+) Check the ADC error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the ADC handle state.\r\n * @note ADC state machine is managed by bitfields, ADC status must be\r\n * compared with states bits.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n * @param hadc ADC handle\r\n * @retval ADC handle state (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Return ADC handle state */\r\n return hadc->State;\r\n}\r\n\r\n/**\r\n * @brief Return the ADC error code.\r\n * @param hadc ADC handle\r\n * @retval ADC error code (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n return hadc->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Stop ADC conversion.\r\n * @param hadc ADC handle\r\n * @param ConversionGroup ADC group regular and/or injected.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_REGULAR_GROUP ADC regular conversion type.\r\n * @arg @ref ADC_INJECTED_GROUP ADC injected conversion type.\r\n * @arg @ref ADC_REGULAR_INJECTED_GROUP ADC regular and injected conversion type.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup)\r\n{\r\n uint32_t tickstart;\r\n uint32_t Conversion_Timeout_CPU_cycles = 0UL;\r\n uint32_t conversion_group_reassigned = ConversionGroup;\r\n uint32_t tmp_ADC_CR_ADSTART_JADSTART;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CONVERSION_GROUP(ConversionGroup));\r\n\r\n /* Verification if ADC is not already stopped (on regular and injected */\r\n /* groups) to bypass this function if not needed. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular != 0UL)\r\n || (tmp_adc_is_conversion_on_going_injected != 0UL)\r\n )\r\n {\r\n /* Particular case of continuous auto-injection mode combined with */\r\n /* auto-delay mode. */\r\n /* In auto-injection mode, regular group stop ADC_CR_ADSTP is used (not */\r\n /* injected group stop ADC_CR_JADSTP). */\r\n /* Procedure to be followed: Wait until JEOS=1, clear JEOS, set ADSTP=1 */\r\n /* (see reference manual). */\r\n if (((hadc->Instance->CFGR & ADC_CFGR_JAUTO) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == ENABLE)\r\n && (hadc->Init.LowPowerAutoWait == ENABLE)\r\n )\r\n {\r\n /* Use stop of regular group */\r\n conversion_group_reassigned = ADC_REGULAR_GROUP;\r\n\r\n /* Wait until JEOS=1 (maximum Timeout: 4 injected conversions) */\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS) == 0UL)\r\n {\r\n if (Conversion_Timeout_CPU_cycles >= (ADC_CONVERSION_TIME_MAX_CPU_CYCLES * 4UL))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n\r\n /* Clear JEOS */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOS);\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group regular */\r\n if (conversion_group_reassigned != ADC_INJECTED_GROUP)\r\n {\r\n /* Software is allowed to set ADSTP only when ADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group regular conversion */\r\n LL_ADC_REG_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group injected */\r\n if (conversion_group_reassigned != ADC_REGULAR_GROUP)\r\n {\r\n /* Software is allowed to set JADSTP only when JADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group injected conversion */\r\n LL_ADC_INJ_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Selection of start and stop bits with respect to the regular or injected group */\r\n switch (conversion_group_reassigned)\r\n {\r\n case ADC_REGULAR_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = (ADC_CR_ADSTART | ADC_CR_JADSTART);\r\n break;\r\n case ADC_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_JADSTART;\r\n break;\r\n /* Case ADC_REGULAR_GROUP only*/\r\n default:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_ADSTART;\r\n break;\r\n }\r\n\r\n /* Wait for conversion effectively stopped */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC must be disabled\r\n * and voltage regulator must be enabled (done into HAL_ADC_Init()).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* ADC enable and wait for ADC ready (in case of ADC is disabled or */\r\n /* enabling phase not yet completed: flag ADC ready not yet set). */\r\n /* Timeout implemented to not be stuck if ADC cannot be enabled (possible */\r\n /* causes: ADC clock not running, ...). */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Check if conditions to enable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripheral */\r\n LL_ADC_Enable(hadc->Instance);\r\n\r\n /* Wait for ADC effectively enabled */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* If ADEN bit is set less than 4 ADC clock cycles after the ADCAL bit\r\n has been cleared (after a calibration), ADEN bit is reset by the\r\n calibration logic.\r\n The workaround is to continue setting ADEN until ADRDY is becomes 1.\r\n Additionally, ADC_ENABLE_TIMEOUT is defined to encompass this\r\n 4 ADC clock cycle duration */\r\n /* Note: Test of ADC enabled required due to hardware constraint to */\r\n /* not enable ADC if already enabled. */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_Enable(hadc->Instance);\r\n }\r\n\r\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC conversions must be\r\n * stopped.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n const uint32_t tmp_adc_is_disable_on_going = LL_ADC_IsDisableOngoing(hadc->Instance);\r\n\r\n /* Verification if ADC is not already disabled: */\r\n /* Note: forbidden to disable ADC (set bit ADC_CR_ADDIS) if ADC is already */\r\n /* disabled. */\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_disable_on_going == 0UL)\r\n )\r\n {\r\n /* Check if conditions to disable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADEN)) == ADC_CR_ADEN)\r\n {\r\n /* Disable the ADC peripheral */\r\n LL_ADC_Disable(hadc->Instance);\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Wait for ADC effectively disabled */\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DMA transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n /* Is it the end of the regular sequence ? */\r\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\r\n {\r\n /* Are conversions software-triggered ? */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Is CONT bit set ? */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\r\n {\r\n /* CONT bit is not set, no more conversions expected */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* DMA End of Transfer interrupt was triggered but conversions sequence\r\n is not over. If DMACFG is set to 0, conversions are stopped. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\r\n {\r\n /* DMACFG bit is not set, conversions are stopped. */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else /* DMA and-or internal error occurred */\r\n {\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\r\n {\r\n /* Call HAL ADC Error Callback function */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Call ADC DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback(hdma);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Half conversion callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvHalfCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvHalfCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n\r\n /* Set ADC error code to DMA error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Peripheral Control functions\r\n * Other functions (generic functions) are available in file\r\n * \"stm32g4xx_hal_adc.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n [..]\r\n (@) Sections \"ADC peripheral features\" and \"How to use this driver\" are\r\n available in file of generic functions \"stm32g4xx_hal_adc.c\".\r\n [..]\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx ADCEx\r\n * @brief ADC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Constants ADC Extended Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_JSQR_FIELDS ((ADC_JSQR_JL | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN |\\\r\n ADC_JSQR_JSQ1 | ADC_JSQR_JSQ2 |\\\r\n ADC_JSQR_JSQ3 | ADC_JSQR_JSQ4 )) /*!< ADC_JSQR fields of parameters that can be updated anytime once the ADC is enabled */\r\n\r\n/* Fixed timeout value for ADC calibration. */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n/* Ex of profile low frequency : f_ADC at f_CPU/3968 (minimum value */\r\n/* considering both possible ADC clocking scheme: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 ) */\r\n/* Calibration_time MAX = 81 / f_ADC */\r\n/* = 81 / (f_CPU/3938) = 318978 CPU cycles */\r\n#define ADC_CALIBRATION_TIMEOUT (318978UL) /*!< ADC calibration time-out value (unit: CPU cycles) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Functions ADC Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group1 Extended Input and Output operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Perform the ADC self-calibration for single or differential ending.\r\n (+) Get calibration factors for single or differential ending.\r\n (+) Set calibration factors for single or differential ending.\r\n\r\n (+) Start conversion of ADC group injected.\r\n (+) Stop conversion of ADC group injected.\r\n (+) Poll for conversion complete on ADC group injected.\r\n (+) Get result of ADC group injected channel conversion.\r\n (+) Start conversion of ADC group injected and enable interruptions.\r\n (+) Stop conversion of ADC group injected and disable interruptions.\r\n\r\n (+) When multimode feature is available, start multimode and enable DMA transfer.\r\n (+) Stop multimode and disable ADC DMA transfer.\r\n (+) Get result of multimode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Perform an ADC automatic self-calibration\r\n * Calibration prerequisite: ADC must be disabled (execute this\r\n * function before HAL_ADC_Start() or after HAL_ADC_Stop() ).\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Calibration prerequisite: ADC must be disabled. */\r\n\r\n /* Disable the ADC (if not already disabled) */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Start ADC calibration in mode single-ended or differential */\r\n LL_ADC_StartCalibration(hadc->Instance, SingleDiff);\r\n\r\n /* Wait for calibration completion */\r\n while (LL_ADC_IsCalibrationOnGoing(hadc->Instance) != 0UL)\r\n {\r\n wait_loop_index++;\r\n if (wait_loop_index >= ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Note: No need to update variable \"tmp_hal_status\" here: already set */\r\n /* to state \"HAL_ERROR\" by function disabling the ADC. */\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get the calibration factor.\r\n * @param hadc ADC handle.\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval Calibration value.\r\n */\r\nuint32_t HAL_ADCEx_Calibration_GetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Return the selected ADC calibration value */\r\n return LL_ADC_GetCalibrationFactor(hadc->Instance, SingleDiff);\r\n}\r\n\r\n/**\r\n * @brief Set the calibration factor to overwrite automatic conversion result.\r\n * ADC must be enabled and no conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @param CalibrationFactor Calibration factor (coded on 7 bits maximum)\r\n * @retval HAL state\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n assert_param(IS_ADC_CALFACT(CalibrationFactor));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Verification of hardware constraints before modifying the calibration */\r\n /* factors register: ADC must be enabled, no conversion on going. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Set the selected ADC calibration value */\r\n LL_ADC_SetCalibrationFactor(hadc->Instance, SingleDiff, CalibrationFactor);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n /* Update ADC error code */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n /* Update ADC state machine to error */\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled when multimode feature is available:\r\n * HAL_ADCEx_InjectedStart() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels. Disable ADC peripheral if\r\n * no regular conversion is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note In case of multimode enabled (when multimode feature is available),\r\n * HAL_ADCEx_InjectedStop() must be called for ADC master first, then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on regular group is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for injected group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @note Depending on hadc->Init.EOCSelection, JEOS or JEOC is\r\n * checked and cleared depending on AUTDLY bit status.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_End;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of sequence selected */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_End = ADC_FLAG_JEOS;\r\n }\r\n else /* end of conversion selected */\r\n {\r\n tmp_Flag_End = ADC_FLAG_JEOC;\r\n }\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of Conversion or Sequence flag is raised */\r\n while ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger or by automatic injected conversion */\r\n /* from group regular. */\r\n if ((tmp_adc_inj_is_trigger_source_sw_start != 0UL) ||\r\n ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) &&\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL))))\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Clear polled flag */\r\n if (tmp_Flag_End == ADC_FLAG_JEOS)\r\n {\r\n /* Clear end of sequence JEOS flag of injected group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature. */\r\n /* For injected groups, no new conversion will start before JEOS is */\r\n /* cleared. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n }\r\n }\r\n else\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC);\r\n }\r\n\r\n /* Return API HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : JEOC (end of conversion) or JEOS (end of sequence)\r\n * @note Case of multimode enabled (when multimode feature is enabled):\r\n * HAL_ADCEx_InjectedStart_IT() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC Injected context queue overflow interrupt if this feature */\r\n /* is enabled. */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_JQM) != 0UL)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_FLAG_JQOVF);\r\n }\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels, disable interruption of\r\n * end-of-conversion. Disable ADC peripheral if no regular conversion\r\n * is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADCEx_InjectedStop_IT() API must be called for ADC master first,\r\n * then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @note In case of auto-injection mode, HAL_ADC_Stop() must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on the other group (regular group) is intended to */\r\n /* continue. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for injected channels */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_JEOC | ADC_IT_JEOS | ADC_FLAG_JQOVF));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC, start MultiMode conversion and transfer regular results through DMA.\r\n * @note Multimode must have been previously configured using\r\n * HAL_ADCEx_MultiModeConfigChannel() function.\r\n * Interruptions enabled in this function:\r\n * overrun, DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note State field of Slave ADC handle is not updated in this configuration:\r\n * user should not rely on it for information related to Slave regular\r\n * conversions.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @param pData Destination Buffer address.\r\n * @param Length Length of data to be transferred from ADC peripheral to memory (in bytes).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripherals: master and slave (in case if not already */\r\n /* enabled previously) */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Enable(&tmphadcSlave);\r\n }\r\n\r\n /* Start multimode conversion of ADCs pair */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n (HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP),\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError ;\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC overrun interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&tmpADC_Common->CDR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral.\r\n * @note Multimode is kept enabled after this function. MultiMode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * Multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADC_Stop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n HAL_StatusTypeDef tmphadcSlave_disable_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADC_Stop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status == HAL_ERROR)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmphadcSlave_disable_status = ADC_Disable(&tmphadcSlave);\r\n if ((ADC_Disable(hadc) == HAL_OK) &&\r\n (tmphadcSlave_disable_status == HAL_OK))\r\n {\r\n tmp_hal_status = HAL_OK;\r\n }\r\n }\r\n else\r\n {\r\n /* In case of error, attempt to disable ADC master and slave without status assert */\r\n (void) ADC_Disable(hadc);\r\n (void) ADC_Disable(&tmphadcSlave);\r\n }\r\n\r\n /* Set ADC state (ADC master) */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Return the last ADC Master and Slave regular conversions results when in multimode configuration.\r\n * @param hadc ADC handle of ADC Master (handle of ADC Slave must not be used)\r\n * @retval The converted data values.\r\n */\r\nuint32_t HAL_ADCEx_MultiModeGetValue(ADC_HandleTypeDef *hadc)\r\n{\r\n const ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Prevent unused argument(s) compilation warning if no assert_param check */\r\n /* and possible no usage in __LL_ADC_COMMON_INSTANCE() below */\r\n UNUSED(hadc);\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Return the multi mode conversion value */\r\n return tmpADC_Common->CDR;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Get ADC injected group conversion result.\r\n * @note Reading register JDRx automatically clears ADC flag JEOC\r\n * (ADC group injected end of unitary conversion).\r\n * @note This function does not clear ADC flag JEOS\r\n * (ADC group injected end of sequence conversion)\r\n * Occurrence of flag JEOS rising:\r\n * - If sequencer is composed of 1 rank, flag JEOS is equivalent\r\n * to flag JEOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag JEOC only is raised, at the end of the scan sequence\r\n * both flags JEOC and EOS are raised.\r\n * Flag JEOS must not be cleared by this function because\r\n * it would not be compliant with low power features\r\n * (feature low power auto-wait, not available on all STM32 families).\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADCEx_InjectedPollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_JEOS).\r\n * @param hadc ADC handle\r\n * @param InjectedRank the converted ADC injected rank.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_INJECTED_RANK_1 ADC group injected rank 1\r\n * @arg @ref ADC_INJECTED_RANK_2 ADC group injected rank 2\r\n * @arg @ref ADC_INJECTED_RANK_3 ADC group injected rank 3\r\n * @arg @ref ADC_INJECTED_RANK_4 ADC group injected rank 4\r\n * @retval ADC group injected conversion data\r\n */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef *hadc, uint32_t InjectedRank)\r\n{\r\n uint32_t tmp_jdr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_INJECTED_RANK(InjectedRank));\r\n\r\n /* Get ADC converted value */\r\n switch (InjectedRank)\r\n {\r\n case ADC_INJECTED_RANK_4:\r\n tmp_jdr = hadc->Instance->JDR4;\r\n break;\r\n case ADC_INJECTED_RANK_3:\r\n tmp_jdr = hadc->Instance->JDR3;\r\n break;\r\n case ADC_INJECTED_RANK_2:\r\n tmp_jdr = hadc->Instance->JDR2;\r\n break;\r\n case ADC_INJECTED_RANK_1:\r\n default:\r\n tmp_jdr = hadc->Instance->JDR1;\r\n break;\r\n }\r\n\r\n /* Return ADC converted value */\r\n return tmp_jdr;\r\n}\r\n\r\n/**\r\n * @brief Injected conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Injected context queue overflow callback.\r\n * @note This callback is called if injected context queue is enabled\r\n (parameter \"QueueInjectedContext\" in injected channel configuration)\r\n and if a new injected context is set when queue is full (maximum 2\r\n contexts).\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedQueueOverflowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 2 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow2Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 3 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow3Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief End Of Sampling callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_EndOfSamplingCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral if no\r\n * conversion is on going on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if regular conversions are effectively stopped\r\n and if no injected conversions are on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Stop ADC conversion of ADC groups regular and injected,\r\n * disable interrution of end-of-conversion,\r\n * disable ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable all regular-related interrupts */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable ADC peripheral if no injected conversions are on-going */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n /* if no issue reported */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @note HAL_ADCEx_RegularStop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode (when multimode feature is available),\r\n * HAL_ADCEx_RegularMultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable ADC DMA (ADC DMA configuration ADC_CFGR_DMACFG is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Stop DMA-based multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral if no injected conversion is on-going.\r\n * @note Multimode is kept enabled after this function. Multimode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADCEx_RegularStop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADCEx_RegularStop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave if no injected */\r\n /* conversion is on-going. */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing((&tmphadcSlave)->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(&tmphadcSlave);\r\n }\r\n }\r\n }\r\n\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Both Master and Slave ADC's could be disabled. Update Master State */\r\n /* Clear HAL_ADC_STATE_INJ_BUSY bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* injected (Master or Slave) conversions are still on-going,\r\n no Master State change */\r\n }\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group2 ADC Extended Peripheral Control functions\r\n * @brief ADC Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on injected group\r\n (+) Configure multimode when multimode feature is available\r\n (+) Enable or Disable Injected Queue\r\n (+) Disable ADC voltage regulator\r\n (+) Enter ADC deep-power-down mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group injected.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes injected group, following calls to this\r\n * function can be used to reconfigure some parameters of structure\r\n * \"ADC_InjectionConfTypeDef\" on the fly, without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_InjectionConfTypeDef\".\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Caution: For Injected Context Queue use, a context must be fully\r\n * defined before start of injected conversion. All channels are configured\r\n * consecutively for the same ADC instance. Therefore, the number of calls to\r\n * HAL_ADCEx_InjectedConfigChannel() must be equal to the value of parameter\r\n * InjectedNbrOfConversion for each context.\r\n * - Example 1: If 1 context is intended to be used (or if there is no use of the\r\n * Injected Queue Context feature) and if the context contains 3 injected ranks\r\n * (InjectedNbrOfConversion = 3), HAL_ADCEx_InjectedConfigChannel() must be\r\n * called once for each channel (i.e. 3 times) before starting a conversion.\r\n * This function must not be called to configure a 4th injected channel:\r\n * it would start a new context into context queue.\r\n * - Example 2: If 2 contexts are intended to be used and each of them contains\r\n * 3 injected ranks (InjectedNbrOfConversion = 3),\r\n * HAL_ADCEx_InjectedConfigChannel() must be called once for each channel and\r\n * for each context (3 channels x 2 contexts = 6 calls). Conversion can\r\n * start once the 1st context is set, that is after the first three\r\n * HAL_ADCEx_InjectedConfigChannel() calls. The 2nd context can be set on the fly.\r\n * @param hadc ADC handle\r\n * @param sConfigInjected Structure of ADC injected group and ADC channel for\r\n * injected group.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc, ADC_InjectionConfTypeDef *sConfigInjected)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpOffsetShifted;\r\n uint32_t tmp_config_internal_channel;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n __IO uint32_t wait_loop_index = 0;\r\n\r\n uint32_t tmp_JSQR_ContextQueueBeingBuilt = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfigInjected->InjectedSamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfigInjected->InjectedSingleDiff));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->AutoInjectedConv));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->QueueInjectedContext));\r\n assert_param(IS_ADC_EXTTRIGINJEC_EDGE(sConfigInjected->ExternalTrigInjecConvEdge));\r\n assert_param(IS_ADC_EXTTRIGINJEC(hadc, sConfigInjected->ExternalTrigInjecConv));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfigInjected->InjectedOffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfigInjected->InjectedOffset));\r\n assert_param(IS_ADC_OFFSET_SIGN(sConfigInjected->InjectedOffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedOffsetSaturation));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjecOversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_INJECTED_RANK(sConfigInjected->InjectedRank));\r\n assert_param(IS_ADC_INJECTED_NB_CONV(sConfigInjected->InjectedNbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n\r\n\r\n /* if JOVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((sConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE) && (sConfigInjected->InjecOversamplingMode == ENABLE)));\r\n\r\n /* JDISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((sConfigInjected->InjectedDiscontinuousConvMode == ENABLE) && (sConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* DISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (sConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (sConfigInjected->InjectedSingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, sConfigInjected->InjectedChannel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, sConfigInjected->InjectedChannel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Configuration of injected group sequencer: */\r\n /* Hardware constraint: Must fully define injected context register JSQR */\r\n /* before make it entering into injected sequencer queue. */\r\n /* */\r\n /* - if scan mode is disabled: */\r\n /* * Injected channels sequence length is set to 0x00: 1 channel */\r\n /* converted (channel on injected rank 1) */\r\n /* Parameter \"InjectedNbrOfConversion\" is discarded. */\r\n /* * Injected context register JSQR setting is simple: register is fully */\r\n /* defined on one call of this function (for injected rank 1) and can */\r\n /* be entered into queue directly. */\r\n /* - if scan mode is enabled: */\r\n /* * Injected channels sequence length is set to parameter */\r\n /* \"InjectedNbrOfConversion\". */\r\n /* * Injected context register JSQR setting more complex: register is */\r\n /* fully defined over successive calls of this function, for each */\r\n /* injected channel rank. It is entered into queue only when all */\r\n /* injected ranks have been set. */\r\n /* Note: Scan mode is not present by hardware on this device, but used */\r\n /* by software for alignment over all STM32 devices. */\r\n\r\n if ((hadc->Init.ScanConvMode == ADC_SCAN_DISABLE) ||\r\n (sConfigInjected->InjectedNbrOfConversion == 1U))\r\n {\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer: fixed to 1st rank */\r\n /* (scan mode disabled, only rank 1 used) */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n /* - channel set to rank 1 (scan mode disabled, only rank 1 can be used) */\r\n\r\n if (sConfigInjected->InjectedRank == ADC_INJECTED_RANK_1)\r\n {\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = (ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1)\r\n | (sConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | sConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = (ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1));\r\n }\r\n\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, tmp_JSQR_ContextQueueBeingBuilt);\r\n /* For debug and informative reasons, hadc handle saves JSQR setting */\r\n hadc->InjectionConfig.ContextQueue = tmp_JSQR_ContextQueueBeingBuilt;\r\n\r\n }\r\n }\r\n else\r\n {\r\n /* Case of scan mode enabled, several channels to set into injected group */\r\n /* sequencer. */\r\n /* */\r\n /* Procedure to define injected context register JSQR over successive */\r\n /* calls of this function, for each injected channel rank: */\r\n /* 1. Start new context and set parameters related to all injected */\r\n /* channels: injected sequence length and trigger. */\r\n\r\n /* if hadc->InjectionConfig.ChannelCount is equal to 0, this is the first */\r\n /* call of the context under setting */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n /* Initialize number of channels that will be configured on the context */\r\n /* being built */\r\n hadc->InjectionConfig.ChannelCount = sConfigInjected->InjectedNbrOfConversion;\r\n /* Handle hadc saves the context under build up over each HAL_ADCEx_InjectedConfigChannel()\r\n call, this context will be written in JSQR register at the last call.\r\n At this point, the context is merely reset */\r\n hadc->InjectionConfig.ContextQueue = 0x00000000U;\r\n\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = ((sConfigInjected->InjectedNbrOfConversion - 1U)\r\n | (sConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | sConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = ((sConfigInjected->InjectedNbrOfConversion - 1U));\r\n }\r\n\r\n }\r\n\r\n /* 2. Continue setting of context under definition with parameter */\r\n /* related to each channel: channel rank sequence */\r\n /* Clear the old JSQx bits for the selected rank */\r\n tmp_JSQR_ContextQueueBeingBuilt &= ~ADC_JSQR_RK(ADC_SQR3_SQ10, sConfigInjected->InjectedRank);\r\n\r\n /* Set the JSQx bits for the selected rank */\r\n tmp_JSQR_ContextQueueBeingBuilt |= ADC_JSQR_RK(sConfigInjected->InjectedChannel, sConfigInjected->InjectedRank);\r\n\r\n /* Decrease channel count */\r\n hadc->InjectionConfig.ChannelCount--;\r\n\r\n /* 3. tmp_JSQR_ContextQueueBeingBuilt is fully built for this HAL_ADCEx_InjectedConfigChannel()\r\n call, aggregate the setting to those already built during the previous\r\n HAL_ADCEx_InjectedConfigChannel() calls (for the same context of course) */\r\n hadc->InjectionConfig.ContextQueue |= tmp_JSQR_ContextQueueBeingBuilt;\r\n\r\n /* 4. End of context setting: if this is the last channel set, then write context\r\n into register JSQR and make it enter into queue */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, hadc->InjectionConfig.ContextQueue);\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on injected group: */\r\n /* - Injected context queue: Queue disable (active context is kept) or */\r\n /* enable (context decremented, up to 2 contexts queued) */\r\n /* - Injected discontinuous mode: can be enabled only if auto-injected */\r\n /* mode is disabled. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* If auto-injected mode is disabled: no constraint */\r\n if (sConfigInjected->AutoInjectedConv == DISABLE)\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext) |\r\n ADC_CFGR_INJECT_DISCCONTINUOUS((uint32_t)sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n /* If auto-injected mode is enabled: Injected discontinuous setting is */\r\n /* discarded. */\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext));\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Automatic injected conversion: can be enabled if injected group */\r\n /* external triggers are disabled. */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* If injected group external triggers are disabled (set to injected */\r\n /* software start): no constraint */\r\n if ((sConfigInjected->ExternalTrigInjecConv == ADC_INJECTED_SOFTWARE_START)\r\n || (sConfigInjected->ExternalTrigInjecConvEdge == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE))\r\n {\r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n /* If Automatic injected conversion was intended to be set and could not */\r\n /* due to injected group external triggers enabled, error is reported. */\r\n else\r\n {\r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n\r\n if (sConfigInjected->InjecOversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(sConfigInjected->InjecOversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(sConfigInjected->InjecOversampling.RightBitShift));\r\n\r\n /* JOVSE must be reset in case of triggered regular mode */\r\n assert_param(!(READ_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS) == (ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS)));\r\n\r\n /* Configuration of Injected Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n\r\n /* Enable OverSampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_JOVSE |\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS,\r\n ADC_CFGR2_JOVSE |\r\n sConfigInjected->InjecOversampling.Ratio |\r\n sConfigInjected->InjecOversampling.RightBitShift\r\n );\r\n }\r\n else\r\n {\r\n /* Disable Regular OverSampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_JOVSE);\r\n }\r\n\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (sConfigInjected->InjectedSamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfigInjected->InjectedChannel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfigInjected->InjectedChannel, sConfigInjected->InjectedSamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, sConfigInjected->InjectedOffset);\r\n\r\n if (sConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, sConfigInjected->InjectedOffsetNumber, sConfigInjected->InjectedChannel,\r\n tmpOffsetShifted);\r\n\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, sConfigInjected->InjectedOffsetNumber, sConfigInjected->InjectedOffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfigInjected->InjectedOffsetNumber,\r\n (sConfigInjected->InjectedOffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfigInjected->InjectedChannel, sConfigInjected->InjectedSingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n if (sConfigInjected->InjectedSingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfigInjected->InjectedChannel)\r\n + 1UL) & 0x1FUL)), sConfigInjected->InjectedSamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor */\r\n /* internal measurement paths enable: If internal channel selected, */\r\n /* enable dedicated internal buffers and path. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfigInjected->InjectedChannel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC1)\r\n || (sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * (((SystemCoreClock / (100000UL * 2UL)) + 1UL) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC multimode and configure multimode parameters\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes multimode parameters, following\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_MultiModeTypeDef\" on the fly, without resetting\r\n * the ADCs.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_MultiModeTypeDef\".\r\n * @note To move back configuration from multimode to single mode, ADC must\r\n * be reset (using function HAL_ADC_Init() ).\r\n * @param hadc Master ADC handle\r\n * @param multimode Structure of ADC multimode configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_MULTIMODE(multimode->Mode));\r\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(multimode->DMAAccessMode));\r\n assert_param(IS_ADC_SAMPLING_DELAY(multimode->TwoSamplingDelay));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Multimode DMA configuration */\r\n /* - Multimode DMA mode */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n && (tmphadcSlave_conversion_on_going == 0UL))\r\n {\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* If multimode is selected, configure all multimode parameters. */\r\n /* Otherwise, reset multimode parameters (can be used in case of */\r\n /* transition from multimode to independent mode). */\r\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\r\n multimode->DMAAccessMode |\r\n ADC_CCR_MULTI_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n /* Note: Delay range depends on selected resolution: */\r\n /* from 1 to 12 clock cycles for 12 bits */\r\n /* from 1 to 10 clock cycles for 10 bits, */\r\n /* from 1 to 8 clock cycles for 8 bits */\r\n /* from 1 to 6 clock cycles for 6 bits */\r\n /* If a higher delay is selected, it will be clipped to maximum delay */\r\n /* range */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR,\r\n ADC_CCR_DUAL |\r\n ADC_CCR_DELAY,\r\n multimode->Mode |\r\n multimode->TwoSamplingDelay\r\n );\r\n }\r\n }\r\n else /* ADC_MODE_INDEPENDENT */\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\r\n }\r\n }\r\n }\r\n /* If one of the ADC sharing the same common group is enabled, no update */\r\n /* could be done on neither of the multimode structure parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Enable Injected Queue\r\n * @note This function resets CFGR register JQDIS bit in order to enable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Update state, clear previous result related to injected queue overflow */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable Injected Queue\r\n * @note This function sets CFGR register JQDIS bit in order to disable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n LL_ADC_INJ_SetQueueMode(hadc->Instance, LL_ADC_INJ_QUEUE_DISABLE);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable ADC voltage regulator.\r\n * @note Disabling voltage regulator allows to save power. This operation can\r\n * be carried out only when ADC is disabled.\r\n * @note To enable again the voltage regulator, the user is expected to\r\n * resort to HAL_ADC_Init() API.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_DisableInternalRegulator(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enter ADC deep-power-down mode\r\n * @note This mode is achieved in setting DEEPPWD bit and allows to save power\r\n * in reducing leakage currents. It is particularly interesting before\r\n * entering stop modes.\r\n * @note Setting DEEPPWD automatically clears ADVREGEN bit and disables the\r\n * ADC voltage regulator. This means that this API encompasses\r\n * HAL_ADCEx_DisableVoltageRegulator(). Additionally, the internal\r\n * calibration is lost.\r\n * @note To exit the ADC deep-power-down mode, the user is expected to\r\n * resort to HAL_ADC_Init() API as well as to relaunch a calibration\r\n * with HAL_ADCEx_Calibration_Start() API or to re-apply a previously\r\n * saved calibration factor.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_EnableDeepPowerDown(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.c\r\n * @author MCD Application Team\r\n * @brief CORTEX HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the CORTEX:\r\n * + Initialization and Configuration functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n\r\n [..]\r\n *** How to configure Interrupts using CORTEX HAL driver ***\r\n ===========================================================\r\n [..]\r\n This section provides functions allowing to configure the NVIC interrupts (IRQ).\r\n The Cortex-M4 exceptions are managed by CMSIS functions.\r\n\r\n (#) Configure the NVIC Priority Grouping using HAL_NVIC_SetPriorityGrouping() function.\r\n (#) Configure the priority of the selected IRQ Channels using HAL_NVIC_SetPriority().\r\n (#) Enable the selected IRQ Channels using HAL_NVIC_EnableIRQ().\r\n\r\n -@- When the NVIC_PRIORITYGROUP_0 is selected, IRQ pre-emption is no more possible.\r\n The pending IRQ priority will be managed only by the sub priority.\r\n\r\n -@- IRQ priority order (sorted by highest to lowest priority):\r\n (+@) Lowest pre-emption priority\r\n (+@) Lowest sub priority\r\n (+@) Lowest hardware priority (IRQ number)\r\n\r\n [..]\r\n *** How to configure SysTick using CORTEX HAL driver ***\r\n ========================================================\r\n [..]\r\n Setup SysTick Timer for time base.\r\n\r\n (+) The HAL_SYSTICK_Config() function calls the SysTick_Config() function which\r\n is a CMSIS function that:\r\n (++) Configures the SysTick Reload register with value passed as function parameter.\r\n (++) Configures the SysTick IRQ priority to the lowest value (0x0F).\r\n (++) Resets the SysTick Counter register.\r\n (++) Configures the SysTick Counter clock source to be Core Clock Source (HCLK).\r\n (++) Enables the SysTick Interrupt.\r\n (++) Starts the SysTick Counter.\r\n\r\n (+) You can change the SysTick Clock source to be HCLK_Div8 by calling the macro\r\n __HAL_CORTEX_SYSTICKCLK_CONFIG(SYSTICK_CLKSOURCE_HCLK_DIV8) just after the\r\n HAL_SYSTICK_Config() function call. The __HAL_CORTEX_SYSTICKCLK_CONFIG() macro is defined\r\n inside the stm32g4xx_hal_cortex.h file.\r\n\r\n (+) You can change the SysTick IRQ priority by calling the\r\n HAL_NVIC_SetPriority(SysTick_IRQn,...) function just after the HAL_SYSTICK_Config() function\r\n call. The HAL_NVIC_SetPriority() call the NVIC_SetPriority() function which is a CMSIS function.\r\n\r\n (+) To adjust the SysTick time base, use the following formula:\r\n\r\n Reload Value = SysTick Counter Clock (Hz) x Desired Time base (s)\r\n (++) Reload Value is the parameter to be passed for HAL_SYSTICK_Config() function\r\n (++) Reload Value should not exceed 0xFFFFFF\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n\r\n The table below gives the allowed values of the pre-emption priority and subpriority according\r\n to the Priority Grouping configuration performed by HAL_NVIC_SetPriorityGrouping() function.\r\n \r\n ==========================================================================================================================\r\n NVIC_PriorityGroup | NVIC_IRQChannelPreemptionPriority | NVIC_IRQChannelSubPriority | Description\r\n ==========================================================================================================================\r\n NVIC_PRIORITYGROUP_0 | 0 | 0-15 | 0 bit for pre-emption priority\r\n | | | 4 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_1 | 0-1 | 0-7 | 1 bit for pre-emption priority\r\n | | | 3 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_2 | 0-3 | 0-3 | 2 bits for pre-emption priority\r\n | | | 2 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_3 | 0-7 | 0-1 | 3 bits for pre-emption priority\r\n | | | 1 bit for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_4 | 0-15 | 0 | 4 bits for pre-emption priority\r\n | | | 0 bit for subpriority \r\n ==========================================================================================================================\r\n\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CORTEX\r\n * @{\r\n */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup CORTEX_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides the CORTEX HAL driver functions allowing to configure Interrupts\r\n SysTick functionalities\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Set the priority grouping field (pre-emption priority and subpriority)\r\n * using the required unlock sequence.\r\n * @param PriorityGroup: The priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\r\n * The pending IRQ priority will be managed only by the subpriority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n\r\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\r\n NVIC_SetPriorityGrouping(PriorityGroup);\r\n}\r\n\r\n/**\r\n * @brief Set the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PreemptPriority: The pre-emption priority for the IRQn channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority\r\n * @param SubPriority: the subpriority level for the IRQ channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t prioritygroup;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_SUB_PRIORITY(SubPriority));\r\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\r\n\r\n prioritygroup = NVIC_GetPriorityGrouping();\r\n\r\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\r\n}\r\n\r\n/**\r\n * @brief Enable a device specific interrupt in the NVIC interrupt controller.\r\n * @note To configure interrupts priority correctly, the NVIC_PriorityGroupConfig()\r\n * function should be called before.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Enable interrupt */\r\n NVIC_EnableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Disable a device specific interrupt in the NVIC interrupt controller.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Disable interrupt */\r\n NVIC_DisableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Initiate a system reset request to reset the MCU.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SystemReset(void)\r\n{\r\n /* System Reset */\r\n NVIC_SystemReset();\r\n}\r\n\r\n/**\r\n * @brief Initialize the System Timer with interrupt enabled and start the System Tick Timer (SysTick): \r\n * Counter is in free running mode to generate periodic interrupts.\r\n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\r\n * @retval status: - 0 Function succeeded.\r\n * - 1 Function failed.\r\n */\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\r\n{\r\n return SysTick_Config(TicksNumb);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group2\r\n * @brief Cortex control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the CORTEX\r\n (NVIC, SYSTICK, MPU) functionalities.\r\n\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the priority grouping field from the NVIC Interrupt Controller.\r\n * @retval Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field)\r\n */\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void)\r\n{\r\n /* Get the PRIGROUP[10:8] field value */\r\n return NVIC_GetPriorityGrouping();\r\n}\r\n\r\n/**\r\n * @brief Get the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PriorityGroup: the priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @param pPreemptPriority: Pointer on the Preemptive priority value (starting from 0).\r\n * @param pSubPriority: Pointer on the Subpriority value (starting from 0).\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t *pPreemptPriority, uint32_t *pSubPriority)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n /* Get priority for Cortex-M system or device specific interrupts */\r\n NVIC_DecodePriority(NVIC_GetPriority(IRQn), PriorityGroup, pPreemptPriority, pSubPriority);\r\n}\r\n\r\n/**\r\n * @brief Set Pending bit of an external interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Set interrupt pending */\r\n NVIC_SetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get Pending Interrupt (read the pending register in the NVIC\r\n * and return the pending bit for the specified interrupt).\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Return 1 if pending else 0 */\r\n return NVIC_GetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Clear the pending bit of an external interrupt.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Clear pending interrupt */\r\n NVIC_ClearPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get active interrupt (read the active register in NVIC and return the active bit).\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n /* Return 1 if active else 0 */\r\n return NVIC_GetActive(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Configure the SysTick clock source.\r\n * @param CLKSource: specifies the SysTick clock source.\r\n * This parameter can be one of the following values:\r\n * @arg SYSTICK_CLKSOURCE_HCLK_DIV8: AHB clock divided by 8 selected as SysTick clock source.\r\n * @arg SYSTICK_CLKSOURCE_HCLK: AHB clock selected as SysTick clock source.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSTICK_CLK_SOURCE(CLKSource));\r\n if (CLKSource == SYSTICK_CLKSOURCE_HCLK)\r\n {\r\n SysTick->CTRL |= SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n else\r\n {\r\n SysTick->CTRL &= ~SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle SYSTICK interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_IRQHandler(void)\r\n{\r\n HAL_SYSTICK_Callback();\r\n}\r\n\r\n/**\r\n * @brief SYSTICK callback.\r\n * @retval None\r\n */\r\n__weak void HAL_SYSTICK_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_SYSTICK_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/**\r\n * @brief Enable the MPU.\r\n * @param MPU_Control: Specifies the control mode of the MPU during hard fault, \r\n * NMI, FAULTMASK and privileged accessto the default memory \r\n * This parameter can be one of the following values:\r\n * @arg MPU_HFNMI_PRIVDEF_NONE\r\n * @arg MPU_HARDFAULT_NMI\r\n * @arg MPU_PRIVILEGED_DEFAULT\r\n * @arg MPU_HFNMI_PRIVDEF\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n /* Enable the MPU */\r\n MPU->CTRL = (MPU_Control | MPU_CTRL_ENABLE_Msk);\r\n\r\n /* Ensure MPU setting take effects */\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable the MPU.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Disable(void)\r\n{\r\n /* Make sure outstanding transfers are done */\r\n __DMB();\r\n\r\n /* Disable the MPU and clear the control register*/\r\n MPU->CTRL = 0;\r\n}\r\n\r\n\r\n/**\r\n * @brief Initialize and configure the Region and the memory to be protected.\r\n * @param MPU_Init: Pointer to a MPU_Region_InitTypeDef structure that contains\r\n * the initialization and configuration information.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_MPU_REGION_NUMBER(MPU_Init->Number));\r\n assert_param(IS_MPU_REGION_ENABLE(MPU_Init->Enable));\r\n\r\n /* Set the Region number */\r\n MPU->RNR = MPU_Init->Number;\r\n\r\n if ((MPU_Init->Enable) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_MPU_INSTRUCTION_ACCESS(MPU_Init->DisableExec));\r\n assert_param(IS_MPU_REGION_PERMISSION_ATTRIBUTE(MPU_Init->AccessPermission));\r\n assert_param(IS_MPU_TEX_LEVEL(MPU_Init->TypeExtField));\r\n assert_param(IS_MPU_ACCESS_SHAREABLE(MPU_Init->IsShareable));\r\n assert_param(IS_MPU_ACCESS_CACHEABLE(MPU_Init->IsCacheable));\r\n assert_param(IS_MPU_ACCESS_BUFFERABLE(MPU_Init->IsBufferable));\r\n assert_param(IS_MPU_SUB_REGION_DISABLE(MPU_Init->SubRegionDisable));\r\n assert_param(IS_MPU_REGION_SIZE(MPU_Init->Size));\r\n\r\n MPU->RBAR = MPU_Init->BaseAddress;\r\n MPU->RASR = ((uint32_t)MPU_Init->DisableExec << MPU_RASR_XN_Pos) |\r\n ((uint32_t)MPU_Init->AccessPermission << MPU_RASR_AP_Pos) |\r\n ((uint32_t)MPU_Init->TypeExtField << MPU_RASR_TEX_Pos) |\r\n ((uint32_t)MPU_Init->IsShareable << MPU_RASR_S_Pos) |\r\n ((uint32_t)MPU_Init->IsCacheable << MPU_RASR_C_Pos) |\r\n ((uint32_t)MPU_Init->IsBufferable << MPU_RASR_B_Pos) |\r\n ((uint32_t)MPU_Init->SubRegionDisable << MPU_RASR_SRD_Pos) |\r\n ((uint32_t)MPU_Init->Size << MPU_RASR_SIZE_Pos) |\r\n ((uint32_t)MPU_Init->Enable << MPU_RASR_ENABLE_Pos);\r\n }\r\n else\r\n {\r\n MPU->RBAR = 0x00;\r\n MPU->RASR = 0x00;\r\n }\r\n}\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.c\r\n * @author MCD Application Team\r\n * @brief DAC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Digital to Analog Converter (DAC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral Control functions\r\n * + Peripheral State and Errors functions\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### DAC Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n *** DAC Channels ***\r\n ====================\r\n [..]\r\n STM32G4 devices integrate up to seven 12-bit Digital Analog Converters,\r\n up to six of them grouped by pair forming a DAC instance.\r\n\r\n The 2 converters of an single instance (i.e. channel1 & channel2)\r\n can be used independently or simultaneously (dual mode):\r\n (#) DAC channel1 with DAC_OUT1 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n (#) DAC channel2 with DAC_OUT2 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n Note: when an instance only includes one converter, only independent mode is\r\n supported by this converter.\r\n\r\n STM32G4 instances & converters availability and output PIO mapping (DAC_OUTx):\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | YES | YES | YES | YES\r\n | DAC_OUT1 | PA4 | PA6 | - | -\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | YES | NO | YES | YES\r\n | DAC_OUT2 | PA5 | - | - | -\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** DAC Triggers ***\r\n ====================\r\n [..]\r\n Digital to Analog conversion can be non-triggered using DAC_TRIGGER_NONE\r\n and DAC_OUT1/DAC_OUT2 is available once writing to DHRx register.\r\n [..]\r\n Digital to Analog conversion can be triggered by:\r\n (#) External event: EXTI Line 9 (any GPIOx_PIN_9) using DAC_TRIGGER_EXT_IT9.\r\n The used pin (GPIOx_PIN_9) must be configured in input mode.\r\n\r\n (#) Timers TRGO: TIM1, TIM2, TIM3, TIM4, TIM6, TIM7, TIM8 and TIM15\r\n (DAC_TRIGGER_T2_TRGO, DAC_TRIGGER_T3_TRGO...)\r\n\r\n (#) Software using DAC_TRIGGER_SOFTWARE\r\n\r\n (#) HRTimer TRGO: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_TRG01, DAC_TRIGGER_HRTIM_TRG02...)\r\n\r\n [..]\r\n Specific triggers for sawtooth generation:\r\n (#) External event: EXTI Line 10 (any GPIOx_PIN_10) using DAC_TRIGGER_EXT_IT10.\r\n The used pin (GPIOx_PIN_10) must be configured in input mode.\r\n\r\n (#) HRTimer Step & Reset: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_RST_TRG1, DAC_TRIGGER_HRTIM_STEP_TRG1...)\r\n\r\n Note: On this STM32 series, parameter only available if HRTIM feature is\r\n supported (refer to device datasheet for supported features list)\r\n\r\n *** DAC Buffer mode feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel integrates an output buffer that can be used to\r\n reduce the output impedance, and to drive external loads directly\r\n without having to add an external operational amplifier.\r\n To enable, the output buffer use\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n [..]\r\n (@) Refer to the device datasheet for more details about output\r\n impedance value with and without output buffer.\r\n\r\n *** DAC connect feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel can be connected internally.\r\n To connect, use\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_INTERNAL;\r\n or\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_BOTH;\r\n\r\n *** GPIO configurations guidelines ***\r\n =====================\r\n [..]\r\n When a DAC channel is used (ex channel1 on PA4) and the other is not\r\n (ex channel2 on PA5 is configured in Analog and disabled).\r\n Channel1 may disturb channel2 as coupling effect.\r\n Note that there is no coupling on channel2 as soon as channel2 is turned on.\r\n Coupling on adjacent channel could be avoided as follows:\r\n when unused PA5 is configured as INPUT PULL-UP or DOWN.\r\n PA5 is configured in ANALOG just before it is turned on.\r\n\r\n *** DAC Sample and Hold feature ***\r\n ========================\r\n [..]\r\n For each converter, 2 modes are supported: normal mode and\r\n \"sample and hold\" mode (i.e. low power mode).\r\n In the sample and hold mode, the DAC core converts data, then holds the\r\n converted voltage on a capacitor. When not converting, the DAC cores and\r\n buffer are completely turned off between samples and the DAC output is\r\n tri-stated, therefore reducing the overall power consumption. A new\r\n stabilization period is needed before each new conversion.\r\n\r\n The sample and hold allow setting internal or external voltage @\r\n low power consumption cost (output value can be at any given rate either\r\n by CPU or DMA).\r\n\r\n The Sample and hold block and registers uses either LSI & run in\r\n several power modes: run mode, sleep mode, low power run, low power sleep\r\n mode & stop1 mode.\r\n\r\n Low power stop1 mode allows only static conversion.\r\n\r\n To enable Sample and Hold mode\r\n Enable LSI using HAL_RCC_OscConfig with RCC_OSCILLATORTYPE_LSI &\r\n RCC_LSI_ON parameters.\r\n\r\n Use DAC_InitStructure.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_ENABLE;\r\n & DAC_ChannelConfTypeDef.DAC_SampleAndHoldConfig.DAC_SampleTime,\r\n DAC_HoldTime & DAC_RefreshTime;\r\n\r\n *** DAC calibration feature ***\r\n ===================================\r\n [..]\r\n (#) The 2 converters (channel1 & channel2) provide calibration capabilities.\r\n (++) Calibration aims at correcting some offset of output buffer.\r\n (++) The DAC uses either factory calibration settings OR user defined\r\n calibration (trimming) settings (i.e. trimming mode).\r\n (++) The user defined settings can be figured out using self calibration\r\n handled by HAL_DACEx_SelfCalibrate.\r\n (++) HAL_DACEx_SelfCalibrate:\r\n (+++) Runs automatically the calibration.\r\n (+++) Enables the user trimming mode\r\n (+++) Updates a structure with trimming values with fresh calibration\r\n results.\r\n The user may store the calibration results for larger\r\n (ex monitoring the trimming as a function of temperature\r\n for instance)\r\n\r\n *** DAC wave generation feature ***\r\n ===================================\r\n [..]\r\n Both DAC channels can be used to generate\r\n (#) Noise wave\r\n (#) Triangle wave\r\n (#) Sawtooth wave\r\n\r\n *** DAC data format ***\r\n =======================\r\n [..]\r\n The DAC data format can be:\r\n (#) 8-bit right alignment using DAC_ALIGN_8B_R\r\n (#) 12-bit left alignment using DAC_ALIGN_12B_L\r\n (#) 12-bit right alignment using DAC_ALIGN_12B_R\r\n\r\n *** DAC data value to voltage correspondence ***\r\n ================================================\r\n [..]\r\n The analog output voltage on each DAC channel pin is determined\r\n by the following equation:\r\n [..]\r\n DAC_OUTx = VREF+ * DOR / 4095\r\n (+) with DOR is the Data Output Register\r\n [..]\r\n VREF+ is the input voltage reference (refer to the device datasheet)\r\n [..]\r\n e.g. To set DAC_OUT1 to 0.7V, use\r\n (+) Assuming that VREF+ = 3.3V, DAC_OUT1 = (3.3 * 868) / 4095 = 0.7V\r\n\r\n *** DMA requests ***\r\n =====================\r\n [..]\r\n A DMAMUX request can be generated when an external trigger (but not a software trigger)\r\n occurs if DMAMUX requests are enabled using HAL_DAC_Start_DMA().\r\n DMAMUX requests are mapped as following:\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | 6 | 41 | 102 | 104\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | 7 | - | 103 | 105\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** High frequency interface mode ***\r\n =====================================\r\n [..]\r\n The high frequency interface informs DAC instance about the bus frequency in use.\r\n It is mandatory information for DAC (as internal timing of DAC is bus frequency dependent)\r\n provided thanks to parameter DAC_HighFrequency handled in HAL_DAC_ConfigChannel () function.\r\n Use of DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC value of DAC_HighFrequency is recommended\r\n function figured out the correct setting.\r\n The high frequency mode is same for all converters of a same DAC instance. Either same\r\n parameter DAC_HighFrequency is used for all DAC converters or again self\r\n DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC detection parameter.\r\n\r\n [..]\r\n (@) For Dual mode and specific signal (Sawtooth, triangle and noise) generation\r\n please refer to Extended Features Driver description\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (+) DAC APB clock must be enabled to get write access to DAC\r\n registers using HAL_DAC_Init()\r\n (+) If available & needed, configure DAC_OUTx (DAC_OUT1, DAC_OUT2) in analog mode.\r\n (+) Configure the DAC channel using HAL_DAC_ConfigChannel() function.\r\n (+) Enable the DAC channel using HAL_DAC_Start() or HAL_DAC_Start_DMA() functions.\r\n\r\n *** Calibration mode IO operation ***\r\n ======================================\r\n [..]\r\n (+) Retrieve the factory trimming (calibration settings) using HAL_DACEx_GetTrimOffset()\r\n (+) Run the calibration using HAL_DACEx_SelfCalibrate()\r\n (+) Update the trimming while DAC running using HAL_DACEx_SetUserTrimming()\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start()\r\n (+) To read the DAC last data output value, use the HAL_DAC_GetValue() function.\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop()\r\n\r\n *** DMA mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start_DMA(), at this stage the user specify the length\r\n of data to be transferred at each end of conversion\r\n First issued trigger will start the conversion of the value previously set by HAL_DAC_SetValue().\r\n (+) At the middle of data transfer HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) At The end of data transfer HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) In case of transfer Error, HAL_DAC_ErrorCallbackCh1() function is executed and user can\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1\r\n (+) In case of DMA underrun, DAC interruption triggers and execute internal function HAL_DAC_IRQHandler.\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2() and\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1()\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop_DMA()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n The compilation define USE_HAL_DAC_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n Use Functions HAL_DAC_RegisterCallback() to register a user callback,\r\n it allows to register following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n\r\n Use function HAL_DAC_UnRegisterCallback() to reset a callback to the default\r\n weak (surcharged) function. It allows to reset following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n (+) All Callbacks\r\n This function) takes as parameters the HAL peripheral handle and the Callback ID.\r\n\r\n By default, after the HAL_DAC_Init and if the state is HAL_DAC_STATE_RESET\r\n all callbacks are reset to the corresponding legacy weak (surcharged) functions.\r\n Exception done for MspInit and MspDeInit callbacks that are respectively\r\n reset to the legacy weak (surcharged) functions in the HAL_DAC_Init\r\n and HAL_DAC_DeInit only when these callbacks are null (not registered beforehand).\r\n If not, MspInit or MspDeInit are not null, the HAL_DAC_Init and HAL_DAC_DeInit\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand)\r\n\r\n Callbacks can be registered/unregistered in READY state only.\r\n Exception done for MspInit/MspDeInit callbacks that can be registered/unregistered\r\n in READY or RESET state, thus registered (user) MspInit/DeInit callbacks can be used\r\n during the Init/DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_DAC_RegisterCallback before calling HAL_DAC_DeInit\r\n or HAL_DAC_Init function.\r\n\r\n When The compilation define USE_HAL_DAC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registering feature is not available\r\n and weak (surcharged) callbacks are used.\r\n\r\n *** DAC HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of most used macros in DAC HAL driver.\r\n\r\n (+) __HAL_DAC_ENABLE : Enable the DAC peripheral\r\n (+) __HAL_DAC_DISABLE : Disable the DAC peripheral\r\n (+) __HAL_DAC_CLEAR_FLAG: Clear the DAC's pending flags\r\n (+) __HAL_DAC_GET_FLAG: Get the selected DAC's flag status\r\n\r\n [..]\r\n (@) You can refer to the DAC HAL driver header file for more useful macros\r\n\r\n@endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DAC DAC\r\n * @brief DAC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup DAC_Private_Constants DAC Private Constants\r\n * @{\r\n */\r\n#define TIMEOUT_DAC_CALIBCONFIG 1U /* 1 ms */\r\n#define HFSEL_ENABLE_THRESHOLD_80MHZ 80000000U /* 80 MHz */\r\n#define HFSEL_ENABLE_THRESHOLD_160MHZ 160000000U /* 160 MHz */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Functions DAC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the DAC.\r\n (+) De-initialize the DAC.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DAC peripheral according to the specified parameters\r\n * in the DAC_InitStruct and initialize the associated handle.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check DAC handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the DAC Callback settings */\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n if (hdac->MspInitCallback == NULL)\r\n {\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n }\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdac->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the low level hardware */\r\n hdac->MspInitCallback(hdac);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_DAC_MspInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the DAC peripheral registers to their default reset values.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check DAC handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n if (hdac->MspDeInitCallback == NULL)\r\n {\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n hdac->MspDeInitCallback(hdac);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_DAC_MspDeInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IO operation functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\r\n {\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n\r\n /* Case of use of channel 1 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R1;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L1;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R1;\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n\r\n /* Case of use of channel 2 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R2;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L2;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R2;\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n\r\n /* Enable the DMA channel */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n hdac->Instance->CR &= ~(DAC_CR_DMAEN1 << (Channel & 0x10UL));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n\r\n else /* Channel2 is used for */\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handles DAC interrupt request\r\n * This function uses the interruption of DMA\r\n * underrun.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac)\r\n{\r\n if (__HAL_DAC_GET_IT_SOURCE(hdac, DAC_IT_DMAUDR1))\r\n {\r\n /* Check underrun flag of DAC channel 1 */\r\n if (__HAL_DAC_GET_FLAG(hdac, DAC_FLAG_DMAUDR1))\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel1 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH1);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR1);\r\n\r\n /* Disable the selected DAC channel1 DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_DMAUnderrunCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n\r\n if (__HAL_DAC_GET_IT_SOURCE(hdac, DAC_IT_DMAUDR2))\r\n {\r\n /* Check underrun flag of DAC channel 2 */\r\n if (__HAL_DAC_GET_FLAG(hdac, DAC_FLAG_DMAUDR2))\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel2 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH2);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR2);\r\n\r\n /* Disable the selected DAC channel2 DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_DMAUnderrunCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Alignment Specifies the data alignment.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data Data to be loaded in the selected data holding register.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\r\n{\r\n __IO uint32_t tmp = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\r\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n assert_param(IS_DAC_DATA(Data));\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\r\n }\r\n\r\n else\r\n {\r\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\r\n }\r\n\r\n\r\n /* Set the DAC channel selected data holding register */\r\n *(__IO uint32_t *) tmp = Data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvHalfCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ErrorCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_DMAUnderrunCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels.\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DAC_GetValue(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n uint32_t result;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n result = hdac->Instance->DOR1;\r\n }\r\n\r\n else\r\n {\r\n result = hdac->Instance->DOR2;\r\n }\r\n\r\n /* Returns the DAC channel data output register value */\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Configures the selected DAC channel.\r\n * @note By calling this function, the high frequency interface mode (HFSEL bits)\r\n * will be set. This parameter scope is the DAC instance. As the function\r\n * is called for each channel, the @ref DAC_HighFrequency of @arg sConfig\r\n * must be the same at each call.\r\n * (or DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC self detect).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n uint32_t tmpreg1;\r\n uint32_t tmpreg2;\r\n uint32_t tickstart;\r\n uint32_t hclkfreq;\r\n uint32_t connectOnChip;\r\n\r\n /* Check the DAC parameters */\r\n assert_param(IS_DAC_HIGH_FREQUENCY_MODE(sConfig->DAC_HighFrequency));\r\n assert_param(IS_DAC_TRIGGER(hdac->Instance, sConfig->DAC_Trigger));\r\n assert_param(IS_DAC_TRIGGER(hdac->Instance, sConfig->DAC_Trigger2));\r\n assert_param(IS_DAC_OUTPUT_BUFFER_STATE(sConfig->DAC_OutputBuffer));\r\n assert_param(IS_DAC_CHIP_CONNECTION(sConfig->DAC_ConnectOnChipPeripheral));\r\n assert_param(IS_DAC_TRIMMING(sConfig->DAC_UserTrimming));\r\n if ((sConfig->DAC_UserTrimming) == DAC_TRIMMING_USER)\r\n {\r\n assert_param(IS_DAC_TRIMMINGVALUE(sConfig->DAC_TrimmingValue));\r\n }\r\n assert_param(IS_DAC_SAMPLEANDHOLD(sConfig->DAC_SampleAndHold));\r\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n assert_param(IS_DAC_SAMPLETIME(sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime));\r\n assert_param(IS_DAC_HOLDTIME(sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime));\r\n assert_param(IS_DAC_REFRESHTIME(sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime));\r\n }\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Sample and hold configuration */\r\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* SHSR1 can be written when BWST1 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n HAL_Delay(1);\r\n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n else /* Channel 2 */\r\n {\r\n /* SHSR2 can be written when BWST2 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n HAL_Delay(1U);\r\n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n\r\n /* HoldTime */\r\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime) << (Channel & 0x10UL));\r\n /* RefreshTime */\r\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime) << (Channel & 0x10UL));\r\n }\r\n\r\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\r\n /* USER TRIMMING */\r\n {\r\n /* Get the DAC CCR value */\r\n tmpreg1 = hdac->Instance->CCR;\r\n /* Clear trimming value */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\r\n /* Configure for the selected trimming offset */\r\n tmpreg2 = sConfig->DAC_TrimmingValue;\r\n /* Calculate CCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CCR */\r\n hdac->Instance->CCR = tmpreg1;\r\n }\r\n /* else factory trimming is used (factory setting are available at reset)*/\r\n /* SW Nothing has nothing to do */\r\n\r\n /* Get the DAC MCR value */\r\n tmpreg1 = hdac->Instance->MCR;\r\n /* Clear DAC_MCR_MODEx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\r\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\r\n {\r\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n }\r\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\r\n /* Clear DAC_MCR_DMADOUBLEx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: DMA double data mode */\r\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\r\n /* Clear DAC_MCR_SINFORMATx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: Signed format */\r\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\r\n /* Clear DAC_MCR_HFSEL bits */\r\n tmpreg1 &= ~(DAC_MCR_HFSEL);\r\n /* Configure for both DAC channels: high frequency mode */\r\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\r\n {\r\n hclkfreq = HAL_RCC_GetHCLKFreq();\r\n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\r\n }\r\n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\r\n }\r\n else\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\r\n }\r\n }\r\n else\r\n {\r\n tmpreg1 |= sConfig->DAC_HighFrequency;\r\n }\r\n /* Calculate MCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC MCR */\r\n hdac->Instance->MCR = tmpreg1;\r\n\r\n /* DAC in normal operating mode hence clear DAC_CR_CENx bit */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\r\n\r\n /* Get the DAC CR value */\r\n tmpreg1 = hdac->Instance->CR;\r\n /* Clear TENx, TSELx, WAVEx and MAMPx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: trigger */\r\n /* Set TSELx and TENx bits according to DAC_Trigger value */\r\n tmpreg2 = sConfig->DAC_Trigger;\r\n /* Calculate CR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CR */\r\n hdac->Instance->CR = tmpreg1;\r\n /* Disable wave generation */\r\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\r\n\r\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\r\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\r\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\r\n /* Modify STMODR register value depending on DAC_Channel */\r\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group4 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DAC state.\r\n (+) Check the DAC Errors.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief return the DAC handle state\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL state\r\n */\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Return DAC handle state */\r\n return hdac->State;\r\n}\r\n\r\n\r\n/**\r\n * @brief Return the DAC error code\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval DAC Error Code\r\n */\r\nuint32_t HAL_DAC_GetError(DAC_HandleTypeDef *hdac)\r\n{\r\n return hdac->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User DAC Callback\r\n * To be used instead of the weak (surcharged) predefined callback\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_ERROR_INVALID_CALLBACK DAC Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n *\r\n * @param pCallback pointer to the Callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a User DAC Callback\r\n * DAC Callback is redirected to the weak (surcharged) predefined callback\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 transfer Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n * @arg @ref HAL_DAC_ALL_CB_ID DAC All callbacks\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n case HAL_DAC_ALL_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n return status;\r\n}\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvHalfCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ErrorCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended DAC HAL module driver.\r\n * This file provides firmware functions to manage the extended\r\n * functionalities of the DAC peripheral.\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Dual mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Use HAL_DACEx_DualStart() to enable both channel and start conversion\r\n for dual mode operation.\r\n If software trigger is selected, using HAL_DACEx_DualStart() will start\r\n the conversion of the value previously set by HAL_DACEx_DualSetValue().\r\n (+) Use HAL_DACEx_DualStop() to disable both channel and stop conversion\r\n for dual mode operation.\r\n (+) Use HAL_DACEx_DualStart_DMA() to enable both channel and start conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n First issued trigger will start the conversion of the value previously\r\n set by HAL_DACEx_DualSetValue().\r\n The same callbacks that are used in single mode are called in dual mode to notify\r\n transfer completion (half complete or complete), errors or underrun.\r\n (+) Use HAL_DACEx_DualStop_DMA() to disable both channel and stop conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n (+) When Dual mode is enabled (i.e. DAC Channel1 and Channel2 are used simultaneously) :\r\n Use HAL_DACEx_DualGetValue() to get digital data to be converted and use\r\n HAL_DACEx_DualSetValue() to set digital value to converted simultaneously in\r\n Channel 1 and Channel 2.\r\n\r\n *** Signal generation operation ***\r\n ===================================\r\n [..]\r\n (+) Use HAL_DACEx_TriangleWaveGenerate() to generate Triangle signal.\r\n (+) Use HAL_DACEx_NoiseWaveGenerate() to generate Noise signal.\r\n\r\n (+) Use HAL_DACEx_SawtoothWaveGenerate() to generate sawtooth signal.\r\n (+) Use HAL_DACEx_SawtoothWaveDataReset() to reset sawtooth wave.\r\n (+) Use HAL_DACEx_SawtoothWaveDataStep() to step sawtooth wave.\r\n\r\n (+) HAL_DACEx_SelfCalibrate to calibrate one DAC channel.\r\n (+) HAL_DACEx_SetUserTrimming to set user trimming value.\r\n (+) HAL_DACEx_GetTrimOffset to retrieve trimming value (factory setting\r\n after reset, user setting if HAL_DACEx_SetUserTrimming have been used\r\n at least one time after reset).\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DACEx DACEx\r\n * @brief DAC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Functions DACEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group2 IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended features functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n (+) Get result of dual mode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp_swtrig = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG1;\r\n }\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (DAC_CHANNEL_2 & 0x10UL)))\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG2;\r\n }\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, tmp_swtrig);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channel 1 and 2 of the same DAC.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that will request data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @param pData The destination peripheral Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n }\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n }\r\n\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12RD;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12LD;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8RD;\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the DMA channel */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion both channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that requests data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN2 | DAC_CR_DMAEN1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n else\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n /* Check if DMA Channel effectively disabled */\r\n if (status != HAL_OK)\r\n {\r\n /* Update DAC state machine to error */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n }\r\n else\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Select max triangle amplitude.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_TRIANGLEAMPLITUDE_1: Select max triangle amplitude of 1\r\n * @arg DAC_TRIANGLEAMPLITUDE_3: Select max triangle amplitude of 3\r\n * @arg DAC_TRIANGLEAMPLITUDE_7: Select max triangle amplitude of 7\r\n * @arg DAC_TRIANGLEAMPLITUDE_15: Select max triangle amplitude of 15\r\n * @arg DAC_TRIANGLEAMPLITUDE_31: Select max triangle amplitude of 31\r\n * @arg DAC_TRIANGLEAMPLITUDE_63: Select max triangle amplitude of 63\r\n * @arg DAC_TRIANGLEAMPLITUDE_127: Select max triangle amplitude of 127\r\n * @arg DAC_TRIANGLEAMPLITUDE_255: Select max triangle amplitude of 255\r\n * @arg DAC_TRIANGLEAMPLITUDE_511: Select max triangle amplitude of 511\r\n * @arg DAC_TRIANGLEAMPLITUDE_1023: Select max triangle amplitude of 1023\r\n * @arg DAC_TRIANGLEAMPLITUDE_2047: Select max triangle amplitude of 2047\r\n * @arg DAC_TRIANGLEAMPLITUDE_4095: Select max triangle amplitude of 4095\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the triangle wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_1 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Unmask DAC channel LFSR for noise wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_LFSRUNMASK_BIT0: Unmask DAC channel LFSR bit0 for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS1_0: Unmask DAC channel LFSR bit[1:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS2_0: Unmask DAC channel LFSR bit[2:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS3_0: Unmask DAC channel LFSR bit[3:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS4_0: Unmask DAC channel LFSR bit[4:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS5_0: Unmask DAC channel LFSR bit[5:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS6_0: Unmask DAC channel LFSR bit[6:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS7_0: Unmask DAC channel LFSR bit[7:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS8_0: Unmask DAC channel LFSR bit[8:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS9_0: Unmask DAC channel LFSR bit[9:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS10_0: Unmask DAC channel LFSR bit[10:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS11_0: Unmask DAC channel LFSR bit[11:0] for noise wave generation\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the noise wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_0 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel sawtooth wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Polarity polarity to be used for wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_SAWTOOTH_POLARITY_DECREMENT\r\n * @arg DAC_SAWTOOTH_POLARITY_INCREMENT\r\n * @param ResetData Sawtooth wave reset value.\r\n * Range is from 0 to DAC full range 4095 (0xFFF)\r\n * @param StepData Sawtooth wave step value.\r\n * 12.4 bit format, unsigned: 12 bits exponent / 4 bits mantissa\r\n * Step value step is 1/16 = 0.0625\r\n * Step value range is 0.0000 to 4095.9375 (0xFFF.F)\r\n * @note Sawtooth reset and step triggers are configured by calling @ref HAL_DAC_ConfigChannel\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_SAWTOOTH_POLARITY(Polarity));\r\n assert_param(IS_DAC_RESET_DATA(ResetData));\r\n assert_param(IS_DAC_STEP_DATA(StepData));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR1,\r\n DAC_STR1_STINCDATA1 | DAC_STR1_STDIR1 | DAC_STR1_STRSTDATA1,\r\n (StepData << DAC_STR1_STINCDATA1_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR1_STRSTDATA1_Pos));\r\n }\r\n else\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR2,\r\n DAC_STR2_STINCDATA2 | DAC_STR2_STDIR2 | DAC_STR2_STRSTDATA2,\r\n (StepData << DAC_STR2_STINCDATA2_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR2_STRSTDATA2_Pos));\r\n }\r\n\r\n /* Enable the sawtooth wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, (DAC_CR_WAVE1) << (Channel & 0x10UL), (uint32_t)(DAC_CR_WAVE1_1 | DAC_CR_WAVE1_0) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave reset\r\n * @note This function allows to reset sawtooth wave in case of SW trigger\r\n * has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STRSTTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave step\r\n * @note This function allows to generate step in sawtooth wave in case of\r\n * SW trigger has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STINCTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Set the specified data holding register value for dual DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Alignment Specifies the data alignment for dual channel DAC.\r\n * This parameter can be one of the following values:\r\n * DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data1 Data for DAC Channel1 to be loaded in the selected data holding register.\r\n * @param Data2 Data for DAC Channel2 to be loaded in the selected data holding register.\r\n * @note In dual mode, a unique register access is required to write in both\r\n * DAC channels at the same time.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2)\r\n{\r\n uint32_t data;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n assert_param(IS_DAC_DATA(Data1));\r\n assert_param(IS_DAC_DATA(Data2));\r\n\r\n /* Calculate and set dual DAC data holding register value */\r\n if (Alignment == DAC_ALIGN_8B_R)\r\n {\r\n data = ((uint32_t)Data2 << 8U) | Data1;\r\n }\r\n else\r\n {\r\n data = ((uint32_t)Data2 << 16U) | Data1;\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n tmp += DAC_DHR12RD_ALIGNMENT(Alignment);\r\n\r\n /* Set the dual DAC selected data holding register */\r\n *(__IO uint32_t *)tmp = data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvHalfCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ErrorCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_DMAUnderrunCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Run the self calibration of one DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC channel configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Updates DAC_TrimmingValue. , DAC_UserTrimming set to DAC_UserTrimming\r\n * @retval HAL status\r\n * @note Calibration runs about 7 ms.\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n __IO uint32_t tmp;\r\n uint32_t trimmingvalue;\r\n uint32_t delta;\r\n\r\n /* store/restore channel configuration structure purpose */\r\n uint32_t oldmodeconfiguration;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Check the DAC handle allocation */\r\n /* Check if DAC running */\r\n if (hdac == NULL)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_BUSY)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Store configuration */\r\n oldmodeconfiguration = (hdac->Instance->MCR & (DAC_MCR_MODE1 << (Channel & 0x10UL)));\r\n\r\n /* Disable the selected DAC channel */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_EN1 << (Channel & 0x10UL)));\r\n /* Wait for ready bit to be de-asserted */\r\n HAL_Delay(1);\r\n\r\n /* Set mode in MCR for calibration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), 0U);\r\n\r\n /* Set DAC Channel1 DHR register to the middle value */\r\n tmp = (uint32_t)hdac->Instance;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n tmp += DAC_DHR12R1_ALIGNMENT(DAC_ALIGN_12B_R);\r\n }\r\n else\r\n {\r\n tmp += DAC_DHR12R2_ALIGNMENT(DAC_ALIGN_12B_R);\r\n }\r\n\r\n *(__IO uint32_t *) tmp = 0x0800UL;\r\n\r\n /* Enable the selected DAC channel calibration */\r\n /* i.e. set DAC_CR_CENx bit */\r\n SET_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n /* Init trimming counter */\r\n /* Medium value */\r\n trimmingvalue = 16UL;\r\n delta = 8UL;\r\n while (delta != 0UL)\r\n {\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* tOFFTRIMmax delay x ms as per datasheet (electrical characteristics */\r\n /* i.e. minimum time needed between two calibration steps */\r\n HAL_Delay(1);\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL)))\r\n {\r\n /* DAC_SR_CAL_FLAGx is HIGH try higher trimming */\r\n trimmingvalue -= delta;\r\n }\r\n else\r\n {\r\n /* DAC_SR_CAL_FLAGx is LOW try lower trimming */\r\n trimmingvalue += delta;\r\n }\r\n delta >>= 1UL;\r\n }\r\n\r\n /* Still need to check if right calibration is current value or one step below */\r\n /* Indeed the first value that causes the DAC_SR_CAL_FLAGx bit to change from 0 to 1 */\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* tOFFTRIMmax delay x ms as per datasheet (electrical characteristics */\r\n /* i.e. minimum time needed between two calibration steps */\r\n HAL_Delay(1U);\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n /* Trimming is actually one value more */\r\n trimmingvalue++;\r\n /* Set right trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n }\r\n\r\n /* Disable the selected DAC channel calibration */\r\n /* i.e. clear DAC_CR_CENx bit */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n sConfig->DAC_TrimmingValue = trimmingvalue;\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n\r\n /* Restore configuration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), oldmodeconfiguration);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the trimming mode and trimming value (user trimming mode applied).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure updated with new DAC trimming value.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param NewTrimmingValue DAC new trimming value\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_NEWTRIMMINGVALUE(NewTrimmingValue));\r\n\r\n /* Check the DAC handle allocation */\r\n if (hdac == NULL)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Set new trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (NewTrimmingValue << (Channel & 0x10UL)));\r\n\r\n /* Update trimming mode */\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n sConfig->DAC_TrimmingValue = NewTrimmingValue;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the DAC trimming value.\r\n * @param hdac DAC handle\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Trimming value : range: 0->31\r\n *\r\n */\r\nuint32_t HAL_DACEx_GetTrimOffset(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Retrieve trimming */\r\n return ((hdac->Instance->CCR & (DAC_CCR_OTRIM1 << (Channel & 0x10UL))) >> (Channel & 0x10UL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DACEx_DualGetValue(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp = 0UL;\r\n\r\n tmp |= hdac->Instance->DOR1;\r\n\r\n tmp |= hdac->Instance->DOR2 << 16UL;\r\n\r\n /* Returns the DAC channel data output register value */\r\n return tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup DACEx_Private_Functions DACEx private functions\r\n * @brief Extended private functions\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvHalfCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ErrorCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.c\r\n * @author MCD Application Team\r\n * @brief DMA HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Direct Memory Access (DMA) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral State and errors functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable and configure the peripheral to be connected to the DMA Channel\r\n (except for internal SRAM / FLASH memories: no initialization is\r\n necessary). Please refer to the Reference manual for connection between peripherals\r\n and DMA requests.\r\n\r\n (#) For a given Channel, program the required configuration through the following parameters:\r\n Channel request, Transfer Direction, Source and Destination data formats,\r\n Circular or Normal mode, Channel Priority level, Source and Destination Increment mode\r\n using HAL_DMA_Init() function.\r\n\r\n Prior to HAL_DMA_Init the peripheral clock shall be enabled for both DMA & DMAMUX\r\n thanks to:\r\n (##) DMA1 or DMA2: __HAL_RCC_DMA1_CLK_ENABLE() or __HAL_RCC_DMA2_CLK_ENABLE() ;\r\n (##) DMAMUX1: __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n\r\n (#) Use HAL_DMA_GetState() function to return the DMA state and HAL_DMA_GetError() in case of error\r\n detection.\r\n\r\n (#) Use HAL_DMA_Abort() function to abort the current transfer\r\n\r\n -@- In Memory-to-Memory transfer mode, Circular mode is not allowed.\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Use HAL_DMA_Start() to start DMA transfer after the configuration of Source\r\n address and destination address and the Length of data to be transferred\r\n (+) Use HAL_DMA_PollForTransfer() to poll for the end of current transfer, in this\r\n case a fixed Timeout can be configured by User depending from his application.\r\n\r\n *** Interrupt mode IO operation ***\r\n ===================================\r\n [..]\r\n (+) Configure the DMA interrupt priority using HAL_NVIC_SetPriority()\r\n (+) Enable the DMA IRQ handler using HAL_NVIC_EnableIRQ()\r\n (+) Use HAL_DMA_Start_IT() to start DMA transfer after the configuration of\r\n Source address and destination address and the Length of data to be transferred.\r\n In this case the DMA interrupt is configured\r\n (+) Use HAL_DMA_IRQHandler() called under DMA_IRQHandler() Interrupt subroutine\r\n (+) At the end of data transfer HAL_DMA_IRQHandler() function is executed and user can\r\n add his own function to register callbacks with HAL_DMA_RegisterCallback().\r\n\r\n *** DMA HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of macros in DMA HAL driver.\r\n\r\n (+) __HAL_DMA_ENABLE: Enable the specified DMA Channel.\r\n (+) __HAL_DMA_DISABLE: Disable the specified DMA Channel.\r\n (+) __HAL_DMA_GET_FLAG: Get the DMA Channel pending flags.\r\n (+) __HAL_DMA_CLEAR_FLAG: Clear the DMA Channel pending flags.\r\n (+) __HAL_DMA_ENABLE_IT: Enable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_DISABLE_IT: Disable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_GET_IT_SOURCE: Check whether the specified DMA Channel interrupt has occurred or not.\r\n\r\n [..]\r\n (@) You can refer to the DMA HAL driver header file for more useful macros\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA DMA\r\n * @brief DMA HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup DMA_Private_Functions DMA Private Functions\r\n * @{\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\n\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma);\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Functions DMA Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to initialize the DMA Channel source\r\n and destination addresses, incrementation and data sizes, transfer direction,\r\n circular/normal mode selection, memory-to-memory mode selection and Channel priority value.\r\n [..]\r\n The HAL_DMA_Init() function follows the DMA configuration procedures as described in\r\n reference manual.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DMA according to the specified\r\n * parameters in the DMA_InitTypeDef and initialize the associated handle.\r\n * @param hdma Pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the DMA handle allocation */\r\n if (hdma == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n assert_param(IS_DMA_DIRECTION(hdma->Init.Direction));\r\n assert_param(IS_DMA_PERIPHERAL_INC_STATE(hdma->Init.PeriphInc));\r\n assert_param(IS_DMA_MEMORY_INC_STATE(hdma->Init.MemInc));\r\n assert_param(IS_DMA_PERIPHERAL_DATA_SIZE(hdma->Init.PeriphDataAlignment));\r\n assert_param(IS_DMA_MEMORY_DATA_SIZE(hdma->Init.MemDataAlignment));\r\n assert_param(IS_DMA_MODE(hdma->Init.Mode));\r\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\r\n\r\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n\r\n /* Get the CR register value */\r\n tmp = hdma->Instance->CCR;\r\n\r\n /* Clear PL, MSIZE, PSIZE, MINC, PINC, CIRC, DIR and MEM2MEM bits */\r\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\r\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\r\n\r\n /* Prepare the DMA Channel configuration */\r\n tmp |= hdma->Init.Direction |\r\n hdma->Init.PeriphInc | hdma->Init.MemInc |\r\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\r\n hdma->Init.Mode | hdma->Init.Priority;\r\n\r\n /* Write to DMA Channel CR register */\r\n hdma->Instance->CCR = tmp;\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask\r\n */\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\r\n {\r\n /* if memory to memory force the request to 0*/\r\n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\r\n }\r\n\r\n /* Set peripheral request to DMAMUX channel */\r\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n else\r\n {\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n }\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state*/\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdma->Lock = HAL_UNLOCKED;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DMA peripheral.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma)\r\n{\r\n\r\n /* Check the DMA handle allocation */\r\n if (NULL == hdma)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* Disable the selected DMA Channelx */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Reset DMA Channel control register */\r\n hdma->Instance->CCR = 0;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask */\r\n\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX channel that corresponds to the DMA channel */\r\n hdma->DMAmuxChannel->CCR = 0;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Reset Request generator parameters if any */\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n\r\n /* Clean callbacks */\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state */\r\n hdma->State = HAL_DMA_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group2 Input and Output operation functions\r\n * @brief Input and Output operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure the source, destination address and data length and Start DMA transfer\r\n (+) Configure the source, destination address and data length and\r\n Start DMA transfer with interrupt\r\n (+) Abort DMA transfer\r\n (+) Poll for transfer complete\r\n (+) Handle DMA interrupt request\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Start the DMA Transfer with interrupt enabled.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the transfer complete interrupt */\r\n /* Enable the transfer Error interrupt */\r\n if (NULL != hdma->XferHalfCpltCallback)\r\n {\r\n /* Enable the Half transfer complete interrupt as well */\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n }\r\n else\r\n {\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\r\n }\r\n\r\n /* Check if DMAMUX Synchronization is enabled*/\r\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\r\n {\r\n /* Enable DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, enable the DMAMUX request generator overrun IT*/\r\n /* enable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Remain BUSY */\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Abort the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if(hdma->State != HAL_DMA_STATE_BUSY)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n \r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n \r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n \r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n \r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n \r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n } \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Aborts the DMA Transfer in Interrupt mode.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Call User Abort callback */\r\n if (hdma->XferAbortCallback != NULL)\r\n {\r\n hdma->XferAbortCallback(hdma);\r\n }\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Polling for transfer complete.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CompleteLevel Specifies the DMA level complete.\r\n * @param Timeout Timeout duration.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout)\r\n{\r\n uint32_t temp;\r\n uint32_t tickstart;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n __HAL_UNLOCK(hdma);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Polling mode not supported in circular mode */\r\n if (0U != (hdma->Instance->CCR & DMA_CCR_CIRC))\r\n {\r\n hdma->ErrorCode = HAL_DMA_ERROR_NOT_SUPPORTED;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Get the level transfer complete flag */\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Transfer Complete flag */\r\n\r\n temp = (uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n else\r\n {\r\n /* Half Transfer Complete flag */\r\n temp = (uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n\r\n /* Get tick */\r\n tickstart = HAL_GetTick();\r\n\r\n while (0U == (hdma->DmaBaseAddress->ISR & temp))\r\n {\r\n if ((0U != (hdma->DmaBaseAddress->ISR & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU)))))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TIMEOUT;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /*Check for DMAMUX Request generator (if used) overrun status */\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n }\r\n }\r\n\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n }\r\n\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* The selected Channelx EN bit is cleared (DMA is disabled and\r\n all transfers are complete) */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n else\r\n {\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU));\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle DMA interrupt request.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\r\n uint32_t source_it = hdma->Instance->CCR;\r\n\r\n /* Half Transfer Complete Interrupt management ******************************/\r\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\r\n {\r\n /* Disable the half transfer interrupt if the DMA mode is not CIRCULAR */\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the half transfer interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n }\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_HTIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* DMA peripheral state is not updated in Half Transfer */\r\n /* but in Transfer Complete case */\r\n\r\n if (hdma->XferHalfCpltCallback != NULL)\r\n {\r\n /* Half transfer callback */\r\n hdma->XferHalfCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Complete Interrupt management ***********************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TC)))\r\n {\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the transfer complete and error interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_TE | DMA_IT_TC);\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_TCIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferCpltCallback != NULL)\r\n {\r\n /* Transfer complete callback */\r\n hdma->XferCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Error Interrupt management **************************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TE)))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Disable ALL DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing To Do */\r\n }\r\n return;\r\n}\r\n\r\n/**\r\n * @brief Register callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @param pCallback pointer to private callbacsk function which has pointer to\r\n * a DMA_HandleTypeDef structure as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = pCallback;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief UnRegister callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ALL_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup DMA_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DMA state\r\n (+) Get error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the DMA hande state.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL state\r\n */\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Return DMA handle state */\r\n return hdma->State;\r\n}\r\n\r\n/**\r\n * @brief Return the DMA error code.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval DMA Error Code\r\n */\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma)\r\n{\r\n return hdma->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the DMA Transfer parameter.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Configure DMA Channel data length */\r\n hdma->Instance->CNDTR = DataLength;\r\n\r\n /* Memory to Peripheral */\r\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\r\n {\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CPAR = DstAddress;\r\n\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CMAR = SrcAddress;\r\n }\r\n /* Peripheral to Memory */\r\n else\r\n {\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CPAR = SrcAddress;\r\n\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CMAR = DstAddress;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX channel and status mask depending on stream number\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @retval None\r\n */\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t dmamux_base_addr;\r\n uint32_t channel_number;\r\n DMAMUX_Channel_TypeDef *DMAMUX1_ChannelBase;\r\n\r\n /* check if instance is not outside the DMA channel range */\r\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\r\n {\r\n /* DMA1 */\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel0;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel8;\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel6;\r\n#else\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\r\n#endif /* STM32G4x1xx) */\r\n }\r\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\r\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\r\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\r\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\r\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX request generator params\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\n\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\r\n\r\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\r\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\r\n\r\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\r\n\r\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.c\r\n * @author MCD Application Team\r\n * @brief DMA Extension HAL module driver\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the DMA Extension peripheral:\r\n * + Extended features functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The DMA Extension HAL driver can be used as follows:\r\n\r\n (+) Configure the DMA_MUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMA_MUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n (+) To handle the DMAMUX Interrupts, the function HAL_DMAEx_MUX_IRQHandler should be called from\r\n the DMAMUX IRQ handler i.e DMAMUX1_OVR_IRQHandler.\r\n As only one interrupt line is available for all DMAMUX channels and request generators , HAL_DMAEx_MUX_IRQHandler should be\r\n called with, as parameter, the appropriate DMA handle as many as used DMAs in the user project\r\n (exception done if a given DMA is not using the DMAMUX SYNC block neither a request generator)\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx DMAEx\r\n * @brief DMA Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private Constants ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n\r\n/** @defgroup DMAEx_Exported_Functions DMAEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_Exported_Functions_Group1 DMAEx Extended features functions\r\n * @brief Extended features functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended features functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Configure the DMAMUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMAMUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Configure the DMAMUX synchronization parameters for a given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pSyncConfig : pointer to HAL_DMA_MuxSyncConfigTypeDef : contains the DMAMUX synchronization parameters\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_SYNC_SIGNAL_ID(pSyncConfig->SyncSignalID));\r\n\r\n assert_param(IS_DMAMUX_SYNC_POLARITY(pSyncConfig-> SyncPolarity));\r\n assert_param(IS_DMAMUX_SYNC_STATE(pSyncConfig->SyncEnable));\r\n assert_param(IS_DMAMUX_SYNC_EVENT(pSyncConfig->EventEnable));\r\n assert_param(IS_DMAMUX_SYNC_REQUEST_NUMBER(pSyncConfig->RequestNumber));\r\n\r\n /*Check if the DMA state is ready */\r\n if (hdma->State == HAL_DMA_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the new synchronization parameters (and keep the request ID filled during the Init)*/\r\n MODIFY_REG(hdma->DMAmuxChannel->CCR, \\\r\n (~DMAMUX_CxCR_DMAREQ_ID), \\\r\n ((pSyncConfig->SyncSignalID) << DMAMUX_CxCR_SYNC_ID_Pos) | ((pSyncConfig->RequestNumber - 1U) << DMAMUX_CxCR_NBREQ_Pos) | \\\r\n pSyncConfig->SyncPolarity | ((uint32_t)pSyncConfig->SyncEnable << DMAMUX_CxCR_SE_Pos) | \\\r\n ((uint32_t)pSyncConfig->EventEnable << DMAMUX_CxCR_EGE_Pos));\r\n\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /*DMA State not Ready*/\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pRequestGeneratorConfig : pointer to HAL_DMA_MuxRequestGeneratorConfigTypeDef :\r\n * contains the request generator parameters.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(pRequestGeneratorConfig->SignalID));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_POLARITY(pRequestGeneratorConfig->Polarity));\r\n assert_param(IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(pRequestGeneratorConfig->RequestNumber));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State == HAL_DMA_STATE_READY) && (hdma->DMAmuxRequestGen != 0U))\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the request generator new parameters */\r\n hdma->DMAmuxRequestGen->RGCR = pRequestGeneratorConfig->SignalID | \\\r\n ((pRequestGeneratorConfig->RequestNumber - 1U) << (POSITION_VAL(DMAMUX_RGxCR_GNBREQ) & 0x1FU)) | \\\r\n pRequestGeneratorConfig->Polarity;\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Enable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Disable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handles DMAMUX interrupt request.\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Disable the synchro overrun interrupt */\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0)\r\n {\r\n /* if using a DMAMUX request generator block Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.c\r\n * @author MCD Application Team\r\n * @brief EXTI HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Extended Interrupts and events controller (EXTI) peripheral:\r\n * functionalities of the General Purpose Input/Output (EXTI) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### EXTI Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each Exti line can be configured within this driver.\r\n\r\n (+) Exti line can be configured in 3 different modes\r\n (++) Interrupt\r\n (++) Event\r\n (++) Both of them\r\n\r\n (+) Configurable Exti lines can be configured with 3 different triggers\r\n (++) Rising\r\n (++) Falling\r\n (++) Both of them\r\n\r\n (+) When set in interrupt mode, configurable Exti lines have two different\r\n interrupt pending registers which allow to distinguish which transition\r\n occurs:\r\n (++) Rising edge pending interrupt\r\n (++) Falling\r\n\r\n (+) Exti lines 0 to 15 are linked to gpio pin number 0 to 15. Gpio port can\r\n be selected through multiplexer.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n (#) Configure the EXTI line using HAL_EXTI_SetConfigLine().\r\n (++) Choose the interrupt line number by setting \"Line\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) Configure the interrupt and/or event mode using \"Mode\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) For configurable lines, configure rising and/or falling trigger\r\n \"Trigger\" member from EXTI_ConfigTypeDef structure.\r\n (++) For Exti lines linked to gpio, choose gpio port using \"GPIOSel\"\r\n member from GPIO_InitTypeDef structure.\r\n\r\n (#) Get current Exti configuration of a dedicated line using\r\n HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n (++) Provide pointer on EXTI_ConfigTypeDef structure as second parameter.\r\n\r\n (#) Clear Exti configuration of a dedicated line using HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n\r\n (#) Register callback to treat Exti interrupts using HAL_EXTI_RegisterCallback().\r\n (++) Provide exiting handle as first parameter.\r\n (++) Provide which callback will be registered using one value from\r\n EXTI_CallbackIDTypeDef.\r\n (++) Provide callback function pointer.\r\n\r\n (#) Get interrupt pending bit using HAL_EXTI_GetPending().\r\n\r\n (#) Clear interrupt pending bit using HAL_EXTI_ClearPending().\r\n\r\n (#) Generate software interrupt using HAL_EXTI_GenerateSWI().\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rule:\r\n * Rule-18.1_b - Medium: Array `EXTICR' 1st subscript interval [0,7] may be out\r\n * of bounds [0,3] in following API :\r\n * HAL_EXTI_SetConfigLine\r\n * HAL_EXTI_GetConfigLine\r\n * HAL_EXTI_ClearConfigLine\r\n */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n#define EXTI_MODE_OFFSET 0x08U /* 0x20: offset between MCU IMR/EMR registers */\r\n#define EXTI_CONFIG_OFFSET 0x08U /* 0x20: offset between MCU Rising/Falling configuration registers */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup EXTI_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group1\r\n * @brief Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on EXTI configuration to be set.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(pExtiConfig->Line));\r\n assert_param(IS_EXTI_MODE(pExtiConfig->Mode));\r\n\r\n /* Assign line number to handle */\r\n hexti->Line = pExtiConfig->Line;\r\n\r\n /* Compute line register offset */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Configure triggers for configurable lines */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n assert_param(IS_EXTI_TRIGGER(pExtiConfig->Trigger));\r\n\r\n /* Configure rising trigger */\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_RISING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store rising trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure falling trigger */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_FALLING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store falling trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure gpio port selection in case of gpio exti line */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PORT(pExtiConfig->GPIOSel));\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n regval |= (pExtiConfig->GPIOSel << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n /* Configure interrupt mode : read current mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_INTERRUPT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store interrupt mode */\r\n *regaddr = regval;\r\n\r\n /* Configure event mode : read current mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_EVENT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store event mode */\r\n *regaddr = regval;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Get configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on structure to store Exti configuration.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* Store handle line number to configuration structure */\r\n pExtiConfig->Line = hexti->Line;\r\n\r\n /* Compute line register offset and line mask */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Get core mode : interrupt */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_INTERRUPT;\r\n }\r\n else\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_NONE;\r\n }\r\n\r\n /* Get event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode |= EXTI_MODE_EVENT;\r\n }\r\n\r\n /* Get default Trigger and GPIOSel configuration */\r\n pExtiConfig->Trigger = EXTI_TRIGGER_NONE;\r\n pExtiConfig->GPIOSel = 0x00u;\r\n\r\n /* 2] Get trigger for configurable lines : rising */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger = EXTI_TRIGGER_RISING;\r\n }\r\n\r\n /* Get falling configuration */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger |= EXTI_TRIGGER_FALLING;\r\n }\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n pExtiConfig->GPIOSel = ((regval >> (SYSCFG_EXTICR1_EXTI1_Pos * ((linepos & 0x03u)))));\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear whole configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Clear interrupt mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 2] Clear event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 3] Clear triggers in case of configurable lines */\r\n if ((hexti->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((hexti->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Register callback for a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param CallbackID User callback identifier.\r\n * This parameter can be one of @arg @ref EXTI_CallbackIDTypeDef values.\r\n * @param pPendingCbfn function pointer to be stored as callback.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_CB(CallbackID));\r\n\r\n switch (CallbackID)\r\n {\r\n /* set common callback */\r\n case HAL_EXTI_COMMON_CB_ID:\r\n hexti->PendingCallback = pPendingCbfn;\r\n break;\r\n\r\n default:\r\n hexti->PendingCallback = NULL;\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Store line number as handle private field.\r\n * @param hexti Exti handle.\r\n * @param ExtiLine Exti line number.\r\n * This parameter can be from 0 to @ref EXTI_LINE_NB.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE(ExtiLine));\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Store line number as handle private field */\r\n hexti->Line = ExtiLine;\r\n\r\n return HAL_OK;\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group2\r\n * @brief EXTI IO functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param hexti Exti handle.\r\n * @retval none.\r\n */\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & maskline);\r\n\r\n if (regval != 0x00u)\r\n {\r\n /* Clear pending bit */\r\n *regaddr = maskline;\r\n\r\n /* Call pending callback */\r\n if (hexti->PendingCallback != NULL)\r\n {\r\n hexti->PendingCallback();\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval 1 if interrupt is pending else 0.\r\n */\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* return 1 if bit is set else 0 */\r\n regval = ((*regaddr & maskline) >> linepos);\r\n return regval;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending register address */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* Clear Pending bit */\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @brief Generate a software interrupt for a dedicated line.\r\n * @param hexti Exti handle.\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n\r\n /* compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n regaddr = (&EXTI->SWIER1 + (EXTI_CONFIG_OFFSET * offset));\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.c\r\n * @author MCD Application Team\r\n * @brief FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the internal FLASH memory:\r\n * + Program operations functions\r\n * + Memory Control functions\r\n * + Peripheral Errors functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### FLASH peripheral features #####\r\n ==============================================================================\r\n\r\n [..] The Flash memory interface manages CPU AHB I-Code and D-Code accesses\r\n to the Flash memory. It implements the erase and program Flash memory operations\r\n and the read and write protection mechanisms.\r\n\r\n [..] The Flash memory interface accelerates code execution with a system of instruction\r\n prefetch and cache lines.\r\n\r\n [..] The FLASH main features are:\r\n (+) Flash memory read operations\r\n (+) Flash memory program/erase operations\r\n (+) Read / write protections\r\n (+) Option bytes programming\r\n (+) Prefetch on I-Code\r\n (+) 32 cache lines of 4*64 or 2*128 bits on I-Code\r\n (+) 8 cache lines of 4*64 or 2*128 bits on D-Code\r\n (+) Error code correction (ECC) : Data in flash are 72-bits word\r\n (8 bits added per double word)\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n This driver provides functions and macros to configure and program the FLASH\r\n memory of all STM32G4xx devices.\r\n\r\n (#) Flash Memory IO Programming functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Program functions: double word and fast program (full row programming)\r\n (++) There are two modes of programming :\r\n (+++) Polling mode using HAL_FLASH_Program() function\r\n (+++) Interrupt mode using HAL_FLASH_Program_IT() function\r\n\r\n (#) Interrupts and flags management functions:\r\n (++) Handle FLASH interrupts by calling HAL_FLASH_IRQHandler()\r\n (++) Callback functions are called when the flash operations are finished :\r\n HAL_FLASH_EndOfOperationCallback() when everything is ok, otherwise\r\n HAL_FLASH_OperationErrorCallback()\r\n (++) Get error flag status by calling HAL_GetError()\r\n\r\n (#) Option bytes management functions:\r\n (++) Lock and Unlock the option bytes using HAL_FLASH_OB_Unlock() and\r\n HAL_FLASH_OB_Lock() functions\r\n (++) Launch the reload of the option bytes using HAL_FLASH_Launch() function.\r\n In this case, a reset is generated\r\n\r\n [..]\r\n In addition to these functions, this driver includes a set of macros allowing\r\n to handle the following operations:\r\n (+) Set the latency\r\n (+) Enable/Disable the prefetch buffer\r\n (+) Enable/Disable the Instruction cache and the Data cache\r\n (+) Reset the Instruction cache and the Data cache\r\n (+) Enable/Disable the Flash power-down during low-power run and sleep modes\r\n (+) Enable/Disable the Flash interrupts\r\n (+) Monitor the Flash flags status\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH FLASH\r\n * @brief FLASH HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_NB_DOUBLE_WORDS_IN_ROW 32\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Variables FLASH Private Variables\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Variable used for Program/Erase sectors under interruption\r\n */\r\nFLASH_ProcessTypeDef pFlash = {.Lock = HAL_UNLOCKED,\r\n .ErrorCode = HAL_FLASH_ERROR_NONE,\r\n .ProcedureOnGoing = FLASH_PROC_NONE,\r\n .Address = 0U,\r\n .Bank = FLASH_BANK_1,\r\n .Page = 0U,\r\n .NbPagesToErase = 0U,\r\n .CacheToReactivate = FLASH_CACHE_DISABLED};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASH_Private_Functions FLASH Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data);\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Functions FLASH Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group1 Programming operation functions\r\n * @brief Programming operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the FLASH\r\n program operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t prog_bit = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n prog_bit = FLASH_CR_PG;\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n\r\n /* If it is the last row, the bit will be cleared at the end of the operation */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n prog_bit = FLASH_CR_FSTPG;\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the program operation is completed, disable the PG or FSTPG Bit */\r\n if (prog_bit != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, prog_bit);\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n /* return status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address with interrupt enabled.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Reset error code */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n else\r\n {\r\n /* Set internal variables used by the IRQ handler */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM_LAST;\r\n }\r\n else\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM;\r\n }\r\n pFlash.Address = Address;\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Handle FLASH interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_FLASH_IRQHandler(void)\r\n{\r\n uint32_t tmp_page;\r\n uint32_t error;\r\n FLASH_ProcedureTypeDef procedure;\r\n\r\n /* If the operation is completed, disable the PG, PNB, MER1, MER2 and PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PG | FLASH_CR_MER1 | FLASH_CR_PER | FLASH_CR_PNB));\r\n#if defined (FLASH_OPTR_DBANK)\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_MER2);\r\n#endif\r\n\r\n /* Disable the FSTPG Bit only if it is the last row programmed */\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PROGRAM_LAST)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n\r\n if (error != 0U)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n /* FLASH error interrupt user callback */\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_PAGE_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Page);\r\n }\r\n else if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Stop the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PAGE_ERASE)\r\n {\r\n /* Nb of pages to erased can be decreased */\r\n pFlash.NbPagesToErase--;\r\n\r\n /* Check if there are still pages to erase*/\r\n if (pFlash.NbPagesToErase != 0U)\r\n {\r\n /* Indicate user which page has been erased*/\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n\r\n /* Increment page number */\r\n pFlash.Page++;\r\n tmp_page = pFlash.Page;\r\n FLASH_PageErase(tmp_page, pFlash.Bank);\r\n }\r\n else\r\n {\r\n /* No more pages to Erase */\r\n /* Reset Address and stop Erase pages procedure */\r\n pFlash.Page = 0xFFFFFFFFU;\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n }\r\n }\r\n else\r\n {\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n /* MassErase ended. Return the selected bank */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n /* Program ended. Return the selected address */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Clear the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n }\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_NONE)\r\n {\r\n /* Disable End of Operation and Error interrupts */\r\n __HAL_FLASH_DISABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n}\r\n\r\n/**\r\n * @brief FLASH end of operation interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page which has been erased\r\n * (if 0xFFFFFFFF, it means that all the selected pages have been erased)\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_EndOfOperationCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief FLASH operation error interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page number which returned an error\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_OperationErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the FLASH\r\n memory operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n /* Authorize the FLASH Registers access */\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY1);\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY2);\r\n\r\n /* verify Flash is unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the LOCK Bit to lock the FLASH Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_LOCK);\r\n\r\n /* verify Flash is locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unlock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n /* Authorizes the Option Byte register programming */\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY1);\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY2);\r\n\r\n /* verify option bytes are unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the OPTLOCK Bit to lock the FLASH Option Byte Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTLOCK);\r\n\r\n /* Verify option bytes are locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Launch the option byte loading.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void)\r\n{\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n\r\n /* Wait for last operation to be completed */\r\n return (FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection permits to get in run-time Errors of the FLASH peripheral.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the specific FLASH error flag.\r\n * @retval FLASH_ErrorCode. The returned value can be:\r\n * @arg HAL_FLASH_ERROR_RD: FLASH Read Protection error flag (PCROP)\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming Sequence error flag\r\n * @arg HAL_FLASH_ERROR_PGP: FLASH Programming Parallelism error flag\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming Alignment error flag\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protected error flag\r\n * @arg HAL_FLASH_ERROR_OPERATION: FLASH operation Error flag\r\n * @arg HAL_FLASH_ERROR_NONE: No error set\r\n * @arg HAL_FLASH_ERROR_OP: FLASH Operation error\r\n * @arg HAL_FLASH_ERROR_PROG: FLASH Programming error\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protection error\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming alignment error\r\n * @arg HAL_FLASH_ERROR_SIZ: FLASH Size error\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming sequence error\r\n * @arg HAL_FLASH_ERROR_MIS: FLASH Fast programming data miss error\r\n * @arg HAL_FLASH_ERROR_FAST: FLASH Fast programming error\r\n * @arg HAL_FLASH_ERROR_RD: FLASH PCROP read error\r\n * @arg HAL_FLASH_ERROR_OPTV: FLASH Option validity error\r\n */\r\nuint32_t HAL_FLASH_GetError(void)\r\n{\r\n return pFlash.ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Wait for a FLASH operation to complete.\r\n * @param Timeout maximum flash operation timeout.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout)\r\n{\r\n /* Wait for the FLASH operation to complete by polling on BUSY flag to be reset.\r\n Even if the FLASH operation fails, the BUSY flag will be reset and an error\r\n flag will be set */\r\n\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t error;\r\n\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY))\r\n {\r\n if ((HAL_GetTick() - tickstart) > Timeout)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n if (error != 0u)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n }\r\n\r\n /* If there is an error flag set */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Program double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Set PG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_PG);\r\n\r\n /* Program first word */\r\n *(uint32_t *)Address = (uint32_t)Data;\r\n\r\n /* Barrier to ensure programming is performed in 2 steps, in right order\r\n (independently of compiler optimization behavior) */\r\n __ISB();\r\n\r\n /* Program second word */\r\n *(uint32_t *)(Address + 4U) = (uint32_t)(Data >> 32U);\r\n}\r\n\r\n/**\r\n * @brief Fast program a row double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param DataAddress specifies the address where the data are stored.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress)\r\n{\r\n uint8_t row_index = (2 * FLASH_NB_DOUBLE_WORDS_IN_ROW);\r\n uint32_t *dest_addr = (uint32_t *)Address;\r\n uint32_t *src_addr = (uint32_t *)DataAddress;\r\n uint32_t primask_bit;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(Address));\r\n\r\n /* Set FSTPG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n\r\n /* Enter critical section: Disable interrupts to avoid any interruption during the loop */\r\n primask_bit = __get_PRIMASK();\r\n __disable_irq();\r\n\r\n /* Program the double words of the row */\r\n do\r\n {\r\n *dest_addr = *src_addr;\r\n dest_addr++;\r\n src_addr++;\r\n row_index--;\r\n }\r\n while (row_index != 0U);\r\n\r\n /* Exit critical section: restore previous priority mask */\r\n __set_PRIMASK(primask_bit);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the FLASH extended peripheral:\r\n * + Extended programming operations functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash Extended features #####\r\n ==============================================================================\r\n\r\n [..] Comparing to other previous devices, the FLASH interface for STM32G4xx\r\n devices contains the following additional features\r\n\r\n (+) Capacity up to 512 Kbytes with dual bank architecture supporting read-while-write\r\n capability (RWW)\r\n (+) Dual bank 64-bits memory organization with possibility of single bank 128-bits\r\n (+) Protected areas including WRP, PCROP and Securable memory\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure and program the FLASH memory\r\n of all STM32G4xx devices. It includes\r\n (#) Flash Memory Erase functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Erase function: Erase pages, or mass erase banks\r\n (++) There are two modes of erase :\r\n (+++) Polling Mode using HAL_FLASHEx_Erase()\r\n (+++) Interrupt Mode using HAL_FLASHEx_Erase_IT()\r\n\r\n (#) Option Bytes Programming function: Use HAL_FLASHEx_OBProgram() to:\r\n (++) Configure the write protection areas (WRP)\r\n (++) Set the Read protection Level (RDP)\r\n (++) Program the user Option Bytes\r\n (++) Configure the Proprietary Code ReadOut protection areas (PCROP)\r\n (++) Configure the Securable memory areas\r\n (++) Configure the Boot Lock\r\n\r\n (#) Get Option Bytes Configuration function: Use HAL_FLASHEx_OBGetConfig() to:\r\n (++) Get the configuration of write protection areas (WRP)\r\n (++) Get the level of read protection (RDP)\r\n (++) Get the value of the user Option Bytes\r\n (++) Get the configuration of Proprietary Code ReadOut Protection areas (PCROP)\r\n (++) Get the configuration of Securable memory areas\r\n (++) Get the status of Boot Lock\r\n\r\n (#) Activation of Securable memory area: Use HAL_FLASHEx_EnableSecMemProtection()\r\n (++) Deny the access to securable memory area\r\n\r\n (#) Enable or disable debugger: Use HAL_FLASHEx_EnableDebugger() or\r\n HAL_FLASHEx_DisableDebugger()\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx FLASHEx\r\n * @brief FLASH Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Functions FLASHEx Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks);\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset);\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel);\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig);\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr);\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset);\r\nstatic uint32_t FLASH_OB_GetRDP(void);\r\nstatic uint32_t FLASH_OB_GetUser(void);\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr);\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecMemBank, uint32_t SecMemSize);\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecMemBank, uint32_t *SecMemSize);\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig);\r\nstatic uint32_t FLASH_OB_GetBootLock(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions -------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Exported_Functions FLASHEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx_Exported_Functions_Group1 Extended IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the Extended FLASH\r\n programming operations Operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages.\r\n * @param[in] pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @param[out] PageError pointer to variable that contains the configuration\r\n * information on faulty page in case of error (0xFFFFFFFF means that all\r\n * the pages have been correctly erased).\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t page_index;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n FLASH_MassErase(pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* If the erase operation is completed, disable the MER1 and MER2 Bits */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n#else\r\n /* If the erase operation is completed, disable the MER1 Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1));\r\n#endif\r\n }\r\n else\r\n {\r\n /*Initialization of PageError variable*/\r\n *PageError = 0xFFFFFFFFU;\r\n\r\n for (page_index = pEraseInit->Page; page_index < (pEraseInit->Page + pEraseInit->NbPages); page_index++)\r\n {\r\n FLASH_PageErase(page_index, pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the erase operation is completed, disable the PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PER | FLASH_CR_PNB));\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* In case of error, stop erase procedure and return the faulty page */\r\n *PageError = page_index;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages with interrupt enabled.\r\n * @param pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n pFlash.Bank = pEraseInit->Banks;\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_MASS_ERASE;\r\n FLASH_MassErase(pEraseInit->Banks);\r\n }\r\n else\r\n {\r\n /* Erase by page to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PAGE_ERASE;\r\n pFlash.NbPagesToErase = pEraseInit->NbPages;\r\n pFlash.Page = pEraseInit->Page;\r\n\r\n /*Erase 1st page and wait for IT */\r\n FLASH_PageErase(pEraseInit->Page, pEraseInit->Banks);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program Option bytes.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that\r\n * contains the configuration information for the programming.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPTIONBYTE(pOBInit->OptionType));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Write protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_WRP) != 0U)\r\n {\r\n /* Configure of Write protection on the selected area */\r\n if (FLASH_OB_WRPConfig(pOBInit->WRPArea, pOBInit->WRPStartOffset, pOBInit->WRPEndOffset) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Read protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_RDP) != 0U)\r\n {\r\n /* Configure the Read protection level */\r\n if (FLASH_OB_RDPConfig(pOBInit->RDPLevel) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* User Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_USER) != 0U)\r\n {\r\n /* Configure the user option bytes */\r\n if (FLASH_OB_UserConfig(pOBInit->USERType, pOBInit->USERConfig) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* PCROP Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_PCROP) != 0U)\r\n {\r\n if (pOBInit->PCROPStartAddr != pOBInit->PCROPEndAddr)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if (FLASH_OB_PCROPConfig(pOBInit->PCROPConfig, pOBInit->PCROPStartAddr, pOBInit->PCROPEndAddr) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /* Securable memory Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_SEC) != 0U)\r\n {\r\n /* Configure the securable memory area */\r\n if (FLASH_OB_SecMemConfig(pOBInit->SecBank, pOBInit->SecSize) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Boot Entry Point Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_BOOT_LOCK) != 0U)\r\n {\r\n /* Configure the boot unique entry point option */\r\n if (FLASH_OB_BootLockConfig(pOBInit->BootEntryPoint) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the Option bytes configuration.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that contains the\r\n * configuration information.\r\n * @note The fields pOBInit->WRPArea and pOBInit->PCROPConfig should indicate\r\n * which area is requested for the WRP and PCROP, else no information will be returned.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n pOBInit->OptionType = (OPTIONBYTE_RDP | OPTIONBYTE_USER);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB) ||\r\n (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_WRP;\r\n /* Get write protection on the selected area */\r\n FLASH_OB_GetWRP(pOBInit->WRPArea, &(pOBInit->WRPStartOffset), &(pOBInit->WRPEndOffset));\r\n }\r\n\r\n /* Get Read protection level */\r\n pOBInit->RDPLevel = FLASH_OB_GetRDP();\r\n\r\n /* Get the user option bytes */\r\n pOBInit->USERConfig = FLASH_OB_GetUser();\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->PCROPConfig == FLASH_BANK_1) || (pOBInit->PCROPConfig == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->PCROPConfig == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_PCROP;\r\n /* Get the Proprietary code readout protection */\r\n FLASH_OB_GetPCROP(&(pOBInit->PCROPConfig), &(pOBInit->PCROPStartAddr), &(pOBInit->PCROPEndAddr));\r\n }\r\n\r\n pOBInit->OptionType |= OPTIONBYTE_BOOT_LOCK;\r\n\r\n /* Get the boot entry point */\r\n pOBInit->BootEntryPoint = FLASH_OB_GetBootLock();\r\n\r\n /* Get the securable memory area configuration */\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->SecBank == FLASH_BANK_1) || (pOBInit->SecBank == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->SecBank == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_SEC;\r\n FLASH_OB_GetSecMem(pOBInit->SecBank, &(pOBInit->SecSize));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the FLASH Securable Memory protection.\r\n * @param Bank: Bank to be protected\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be protected\r\n * @arg FLASH_BANK_2: Bank2 to be protected (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be protected (*)\r\n * @note (*) availability depends on devices\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Bank));\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 1 if requested */\r\n if ((Bank & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 2 if requested */\r\n if ((Bank & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT2);\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable Debugger.\r\n * @note After calling this API, flash interface allow debugger intrusion.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_EnableDebugger(void)\r\n{\r\n FLASH->ACR |= FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Debugger.\r\n * @note After calling this API, Debugger is disabled: it's no more possible to\r\n * break, see CPU register, etc...\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_DisableDebugger(void)\r\n{\r\n FLASH->ACR &= ~FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\n/**\r\n * @brief Mass erase of FLASH memory.\r\n * @param Banks Banks to be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be erased\r\n * @arg FLASH_BANK_2: Bank2 to be erased (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n#endif\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Banks));\r\n\r\n /* Set the Mass Erase Bit for the bank 1 if requested */\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER1);\r\n }\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Set the Mass Erase Bit for the bank 2 if requested */\r\n if ((Banks & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER2);\r\n }\r\n#endif\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else\r\n {\r\n SET_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n }\r\n#endif\r\n\r\n /* Proceed to erase all sectors */\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Erase the specified FLASH memory page.\r\n * @param Page FLASH page to erase.\r\n * This parameter must be a value between 0 and (max number of pages in the bank - 1).\r\n * @param Banks Bank where the page will be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Page in bank 1 to be erased\r\n * @arg FLASH_BANK_2: Page in bank 2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PAGE(Page));\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(Banks));\r\n\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n }\r\n#endif\r\n\r\n /* Proceed to erase the page */\r\n MODIFY_REG(FLASH->CR, FLASH_CR_PNB, ((Page & 0xFFU) << FLASH_CR_PNB_Pos));\r\n SET_BIT(FLASH->CR, FLASH_CR_PER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Flush the instruction and data caches.\r\n * @retval None\r\n */\r\nvoid FLASH_FlushCaches(void)\r\n{\r\n FLASH_CacheTypeDef cache = pFlash.CacheToReactivate;\r\n\r\n /* Flush instruction cache */\r\n if ((cache == FLASH_CACHE_ICACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Disable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n /* Reset instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n /* Enable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_ENABLE();\r\n }\r\n\r\n /* Flush data cache */\r\n if ((cache == FLASH_CACHE_DCACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Reset data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n /* Enable data cache */\r\n __HAL_FLASH_DATA_CACHE_ENABLE();\r\n }\r\n\r\n /* Reset internal variable */\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n}\r\n\r\n/**\r\n * @brief Configure the write protection area into Option Bytes.\r\n * @note When the memory read protection level is selected (RDP level = 1),\r\n * it is not possible to program or erase Flash memory if the CPU debug\r\n * features are connected (JTAG or single wire) or boot code is being\r\n * executed from RAM or System flash, even if WRP is not activated.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param WRPArea specifies the area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (*)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (*)\r\n * @note (*) availability depends on devices\r\n * @param WRPStartOffset specifies the start page of the write protected area.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1).\r\n * @param WRDPEndOffset specifies the end page of the write protected area.\r\n * This parameter can be page number between WRPStartOffset and (max number of pages in the bank - 1).\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_WRPAREA(WRPArea));\r\n assert_param(IS_FLASH_PAGE(WRPStartOffset));\r\n assert_param(IS_FLASH_PAGE(WRDPEndOffset));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n FLASH->WRP1AR = ((WRDPEndOffset << FLASH_WRP1AR_WRP1A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n FLASH->WRP1BR = ((WRDPEndOffset << FLASH_WRP1BR_WRP1B_END_Pos) | WRPStartOffset);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n FLASH->WRP2AR = ((WRDPEndOffset << FLASH_WRP2AR_WRP2A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n FLASH->WRP2BR = ((WRDPEndOffset << FLASH_WRP2BR_WRP2B_END_Pos) | WRPStartOffset);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the read protection level into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @note !!! Warning : When enabling OB_RDP level 2 it's no more possible\r\n * to go back to level 1 or 0 !!!\r\n * @param RDPLevel specifies the read protection level.\r\n * This parameter can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Memory Read protection\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_RDP_LEVEL(RDPLevel));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the RDP level in the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_RDP, RDPLevel);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program the FLASH User Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param UserType The FLASH User Option Bytes to be modified.\r\n * This parameter can be a combination of @ref FLASH_OB_USER_Type.\r\n * @param UserConfig The selected User Option Bytes values:\r\n * This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY ,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_nBOOT1,\r\n * @ref FLASH_OB_USER_SRAM_PE, @ref FLASH_OB_USER_CCMSRAM_RST,\r\n * @ref FLASH_OB_USER_nSWBOOT0, @ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig)\r\n{\r\n uint32_t optr_reg_val = 0;\r\n uint32_t optr_reg_mask = 0;\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_USER_TYPE(UserType));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n if ((UserType & OB_USER_BOR_LEV) != 0U)\r\n {\r\n /* BOR level option byte should be modified */\r\n assert_param(IS_OB_USER_BOR_LEVEL(UserConfig & FLASH_OPTR_BOR_LEV));\r\n\r\n /* Set value and mask for BOR level option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BOR_LEV);\r\n optr_reg_mask |= FLASH_OPTR_BOR_LEV;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STOP) != 0U)\r\n {\r\n /* nRST_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_STOP(UserConfig & FLASH_OPTR_nRST_STOP));\r\n\r\n /* Set value and mask for nRST_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STOP);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STDBY) != 0U)\r\n {\r\n /* nRST_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_STANDBY(UserConfig & FLASH_OPTR_nRST_STDBY));\r\n\r\n /* Set value and mask for nRST_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_SHDW) != 0U)\r\n {\r\n /* nRST_SHDW option byte should be modified */\r\n assert_param(IS_OB_USER_SHUTDOWN(UserConfig & FLASH_OPTR_nRST_SHDW));\r\n\r\n /* Set value and mask for nRST_SHDW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_SHDW);\r\n optr_reg_mask |= FLASH_OPTR_nRST_SHDW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_SW) != 0U)\r\n {\r\n /* IWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG(UserConfig & FLASH_OPTR_IWDG_SW));\r\n\r\n /* Set value and mask for IWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_SW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STOP) != 0U)\r\n {\r\n /* IWDG_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STOP(UserConfig & FLASH_OPTR_IWDG_STOP));\r\n\r\n /* Set value and mask for IWDG_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STOP);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STDBY) != 0U)\r\n {\r\n /* IWDG_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STDBY(UserConfig & FLASH_OPTR_IWDG_STDBY));\r\n\r\n /* Set value and mask for IWDG_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_WWDG_SW) != 0U)\r\n {\r\n /* WWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_WWDG(UserConfig & FLASH_OPTR_WWDG_SW));\r\n\r\n /* Set value and mask for WWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_WWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_WWDG_SW;\r\n }\r\n\r\n#if defined (FLASH_OPTR_BFB2)\r\n if ((UserType & OB_USER_BFB2) != 0U)\r\n {\r\n /* BFB2 option byte should be modified */\r\n assert_param(IS_OB_USER_BFB2(UserConfig & FLASH_OPTR_BFB2));\r\n\r\n /* Set value and mask for BFB2 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BFB2);\r\n optr_reg_mask |= FLASH_OPTR_BFB2;\r\n }\r\n#endif\r\n\r\n if ((UserType & OB_USER_nBOOT1) != 0U)\r\n {\r\n /* nBOOT1 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT1(UserConfig & FLASH_OPTR_nBOOT1));\r\n\r\n /* Set value and mask for nBOOT1 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT1);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT1;\r\n }\r\n\r\n if ((UserType & OB_USER_SRAM_PE) != 0U)\r\n {\r\n /* SRAM_PE option byte should be modified */\r\n assert_param(IS_OB_USER_SRAM_PARITY(UserConfig & FLASH_OPTR_SRAM_PE));\r\n\r\n /* Set value and mask for SRAM_PE option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_SRAM_PE);\r\n optr_reg_mask |= FLASH_OPTR_SRAM_PE;\r\n }\r\n\r\n if ((UserType & OB_USER_CCMSRAM_RST) != 0U)\r\n {\r\n /* CCMSRAM_RST option byte should be modified */\r\n assert_param(IS_OB_USER_CCMSRAM_RST(UserConfig & FLASH_OPTR_CCMSRAM_RST));\r\n\r\n /* Set value and mask for CCMSRAM_RST option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_CCMSRAM_RST);\r\n optr_reg_mask |= FLASH_OPTR_CCMSRAM_RST;\r\n }\r\n\r\n if ((UserType & OB_USER_nSWBOOT0) != 0U)\r\n {\r\n /* nSWBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_SWBOOT0(UserConfig & FLASH_OPTR_nSWBOOT0));\r\n\r\n /* Set value and mask for nSWBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nSWBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nSWBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_nBOOT0) != 0U)\r\n {\r\n /* nBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT0(UserConfig & FLASH_OPTR_nBOOT0));\r\n\r\n /* Set value and mask for nBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_NRST_MODE) != 0U)\r\n {\r\n /* Reset Configuration option byte should be modified */\r\n assert_param(IS_OB_USER_NRST_MODE(UserConfig & FLASH_OPTR_NRST_MODE));\r\n\r\n /* Set value and mask for Reset Configuration option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_NRST_MODE);\r\n optr_reg_mask |= FLASH_OPTR_NRST_MODE;\r\n }\r\n\r\n if ((UserType & OB_USER_IRHEN) != 0U)\r\n {\r\n /* IRH option byte should be modified */\r\n assert_param(IS_OB_USER_IRHEN(UserConfig & FLASH_OPTR_IRHEN));\r\n\r\n /* Set value and mask for IRH option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IRHEN);\r\n optr_reg_mask |= FLASH_OPTR_IRHEN;\r\n }\r\n\r\n /* Configure the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, optr_reg_mask, optr_reg_val);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Proprietary code readout protection area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2 (*)\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @note (*) availability depends on devices\r\n * @param PCROPStartAddr specifies the start address of the Proprietary code readout protection.\r\n * This parameter can be an address between begin and end of the bank.\r\n * @param PCROPEndAddr specifies the end address of the Proprietary code readout protection.\r\n * This parameter can be an address between PCROPStartAddr and end of the bank.\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(PCROPConfig & FLASH_BANK_BOTH));\r\n assert_param(IS_OB_PCROP_RDP(PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPStartAddr));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPEndAddr));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP_RDP, (PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Securable memory area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param SecBank specifies bank of securable memory area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1 to be configured\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 to be configured (*)\r\n * @note (*) availability depends on devices\r\n * @param SecSize specifies the number of pages of the Securable memory area,\r\n * starting from first page of the bank.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1)\r\n * @retval HAL Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecBank, uint32_t SecSize)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(SecBank));\r\n assert_param(IS_OB_SECMEM_SIZE(SecSize));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1, SecSize);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n MODIFY_REG(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2, SecSize);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Boot Lock into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param BootLockConfig specifies the boot lock configuration.\r\n * This parameter can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Enable Boot Lock\r\n * @arg OB_BOOT_LOCK_DISABLE: Disable Boot Lock\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_BOOT_LOCK(BootLockConfig));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_BOOT_LOCK, BootLockConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the Securable memory area configuration into Option Bytes.\r\n * @param[in] SecBank specifies the bank where securable memory area is located.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 (*)\r\n * @note (*) availability depends on devices\r\n * @param[out] SecSize specifies the number of pages used in the securable\r\n memory area of the bank.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecBank, uint32_t *SecSize)\r\n{\r\n /* Get the configuration of the securable memory area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n}\r\n\r\n/**\r\n * @brief Return the Boot Lock configuration into Option Byte.\r\n * @retval BootLockConfig.\r\n * This return value can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Boot lock enabled\r\n * @arg OB_BOOT_LOCK_DISABLE: Boot lock disabled\r\n */\r\nstatic uint32_t FLASH_OB_GetBootLock(void)\r\n{\r\n return (READ_REG(FLASH->SEC1R) & FLASH_SEC1R_BOOT_LOCK);\r\n}\r\n\r\n/**\r\n * @brief Return the Write Protection configuration into Option Bytes.\r\n * @param[in] WRPArea specifies the area to be returned.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (don't apply to STM32G43x/STM32G44x devices)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (don't apply to STM32G43x/STM32G44x devices)\r\n * @param[out] WRPStartOffset specifies the address where to copied the start page\r\n * of the write protected area.\r\n * @param[out] WRDPEndOffset specifies the address where to copied the end page of\r\n * the write protected area.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset)\r\n{\r\n /* Get the configuration of the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH Read Protection level into Option Bytes.\r\n * @retval RDP_Level\r\n * This return value can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Read protection of the memory\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n */\r\nstatic uint32_t FLASH_OB_GetRDP(void)\r\n{\r\n uint32_t rdp_level = READ_BIT(FLASH->OPTR, FLASH_OPTR_RDP);\r\n\r\n if ((rdp_level != OB_RDP_LEVEL_0) && (rdp_level != OB_RDP_LEVEL_2))\r\n {\r\n return (OB_RDP_LEVEL_1);\r\n }\r\n else\r\n {\r\n return rdp_level;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH User Option Byte value.\r\n * @retval OB_user_config\r\n * This return value is a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_DBANK (*),\r\n * @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n * @ref FLASH_OB_USER_CCMSRAM_RST, @ref OB_USER_nSWBOOT0,@ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n */\r\nstatic uint32_t FLASH_OB_GetUser(void)\r\n{\r\n uint32_t user_config = READ_REG(FLASH->OPTR);\r\n CLEAR_BIT(user_config, FLASH_OPTR_RDP);\r\n\r\n return user_config;\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH PCROP configuration into Option Bytes.\r\n * @param[in,out] PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @param[out] PCROPStartAddr specifies the address where to copied the start address\r\n * of the Proprietary code readout protection.\r\n * @param[out] PCROPEndAddr specifies the address where to copied the end address of\r\n * the Proprietary code readout protection.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr)\r\n{\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank1_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank1_addr;\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank2_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank2_addr;\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n *PCROPConfig |= (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP_RDP);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.c\r\n * @author MCD Application Team\r\n * @brief FLASH RAMFUNC driver.\r\n * This file provides a Flash firmware functions which should be\r\n * executed from internal SRAM\r\n * + FLASH Power Down in Run mode\r\n * + FLASH DBANK User Option Byte\r\n *\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash RAM functions #####\r\n ==============================================================================\r\n\r\n *** ARM Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate\r\n source module. Using the 'Options for File' dialog you can simply change\r\n the 'Code / Const' area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the\r\n Options for Target' dialog.\r\n\r\n *** ICCARM Compiler ***\r\n -----------------------\r\n [..] RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n\r\n *** GNU Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC FLASH_RAMFUNC\r\n * @brief FLASH functions executed from RAM\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions FLASH_RAMFUNC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions_Group1 Peripheral features functions\r\n * @brief Data transfers functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### ramfunc functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions that should be executed from RAM.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void)\r\n{\r\n /* Enable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_ENABLE();\r\n\r\n return HAL_OK;\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void)\r\n{\r\n /* Disable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_DISABLE();\r\n\r\n return HAL_OK;\r\n}\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n/**\r\n * @brief Program the FLASH DBANK User Option Byte.\r\n *\r\n * @note To configure the user option bytes, the option lock bit OPTLOCK must\r\n * be cleared with the call of the HAL_FLASH_OB_Unlock() function.\r\n * @note To modify the DBANK option byte, no PCROP region should be defined.\r\n * To deactivate PCROP, user should perform RDP changing.\r\n *\r\n * @param DBankConfig The FLASH DBANK User Option Byte value.\r\n * This parameter can be one of the following values:\r\n * @arg OB_DBANK_128_BITS: Single-bank with 128-bits data\r\n * @arg OB_DBANK_64_BITS: Dual-bank with 64-bits data\r\n *\r\n * @retval HAL_Status\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig)\r\n{\r\n uint32_t count, reg;\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check if the PCROP is disabled */\r\n reg = FLASH->PCROP1SR;\r\n if (reg > FLASH->PCROP1ER)\r\n {\r\n reg = FLASH->PCROP2SR;\r\n if (reg > FLASH->PCROP2ER)\r\n {\r\n /* Disable Flash prefetch */\r\n __HAL_FLASH_PREFETCH_BUFFER_DISABLE();\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n /* Disable Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n\r\n /* Flush Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n }\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n\r\n /* Flush Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n }\r\n\r\n /* Disable WRP zone A of 1st bank if needed */\r\n reg = FLASH->WRP1AR;\r\n if (((reg & FLASH_WRP1AR_WRP1A_STRT) >> FLASH_WRP1AR_WRP1A_STRT_Pos) <=\r\n ((reg & FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1AR, (FLASH_WRP1AR_WRP1A_STRT | FLASH_WRP1AR_WRP1A_END), FLASH_WRP1AR_WRP1A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 1st bank if needed */\r\n reg = FLASH->WRP1BR;\r\n if (((reg & FLASH_WRP1BR_WRP1B_STRT) >> FLASH_WRP1BR_WRP1B_STRT_Pos) <=\r\n ((reg & FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1BR, (FLASH_WRP1BR_WRP1B_STRT | FLASH_WRP1BR_WRP1B_END), FLASH_WRP1BR_WRP1B_STRT);\r\n }\r\n\r\n /* Disable WRP zone A of 2nd bank if needed */\r\n reg = FLASH->WRP2AR;\r\n if (((reg & FLASH_WRP2AR_WRP2A_STRT) >> FLASH_WRP2AR_WRP2A_STRT_Pos) <=\r\n ((reg & FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2AR, (FLASH_WRP2AR_WRP2A_STRT | FLASH_WRP2AR_WRP2A_END), FLASH_WRP2AR_WRP2A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 2nd bank if needed */\r\n reg = FLASH->WRP2BR;\r\n if (((reg & FLASH_WRP2BR_WRP2B_STRT) >> FLASH_WRP2BR_WRP2B_STRT_Pos) <=\r\n ((reg & FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2BR, (FLASH_WRP2BR_WRP2B_STRT | FLASH_WRP2BR_WRP2B_END), FLASH_WRP2BR_WRP2B_STRT);\r\n }\r\n\r\n /* Modify the DBANK user option byte */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_DBANK, DBankConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n /* 8 is the number of required instruction cycles for the below loop statement (timeout expressed in ms) */\r\n count = FLASH_TIMEOUT_VALUE * (SystemCoreClock / 8U / 1000U);\r\n do\r\n {\r\n if (count == 0U)\r\n {\r\n break;\r\n }\r\n count--;\r\n }\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY) != RESET);\r\n\r\n /* If the option byte program operation is completed, disable the OPTSTRT Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.c\r\n * @author MCD Application Team\r\n * @brief GPIO HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the General Purpose Input/Output (GPIO) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### GPIO Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each port bit of the general-purpose I/O (GPIO) ports can be individually\r\n configured by software in several modes:\r\n (++) Input mode\r\n (++) Analog mode\r\n (++) Output mode\r\n (++) Alternate function mode\r\n (++) External interrupt/event lines\r\n\r\n (+) During and just after reset, the alternate functions and external interrupt\r\n lines are not active and the I/O ports are configured in input floating mode.\r\n\r\n (+) All GPIO pins have weak internal pull-up and pull-down resistors, which can be\r\n activated or not.\r\n\r\n (+) In Output or Alternate mode, each IO can be configured on open-drain or push-pull\r\n type and the IO speed can be selected depending on the VDD value.\r\n\r\n (+) The microcontroller IO pins are connected to onboard peripherals/modules through a\r\n multiplexer that allows only one peripheral alternate function (AF) connected\r\n to an IO pin at a time. In this way, there can be no conflict between peripherals\r\n sharing the same IO pin.\r\n\r\n (+) All ports have external interrupt/event capability. To use external interrupt\r\n lines, the port must be configured in input mode. All available GPIO pins are\r\n connected to the 16 external interrupt/event lines from EXTI0 to EXTI15.\r\n\r\n (+) The external interrupt/event controller consists of up to 44 edge detectors\r\n (16 lines are connected to GPIO) for generating event/interrupt requests (each\r\n input line can be independently configured to select the type (interrupt or event)\r\n and the corresponding trigger event (rising or falling or both). Each line can\r\n also be masked independently.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable the GPIO AHB clock using the following function: __HAL_RCC_GPIOx_CLK_ENABLE().\r\n\r\n (#) Configure the GPIO pin(s) using HAL_GPIO_Init().\r\n (++) Configure the IO mode using \"Mode\" member from GPIO_InitTypeDef structure\r\n (++) Activate Pull-up, Pull-down resistor using \"Pull\" member from GPIO_InitTypeDef\r\n structure.\r\n (++) In case of Output or alternate function mode selection: the speed is\r\n configured through \"Speed\" member from GPIO_InitTypeDef structure.\r\n (++) In alternate mode is selection, the alternate function connected to the IO\r\n is configured through \"Alternate\" member from GPIO_InitTypeDef structure.\r\n (++) Analog mode is required when a pin is to be used as ADC channel\r\n or DAC output.\r\n (++) In case of external interrupt/event selection the \"Mode\" member from\r\n GPIO_InitTypeDef structure select the type (interrupt or event) and\r\n the corresponding trigger event (rising or falling or both).\r\n\r\n (#) In case of external interrupt/event mode selection, configure NVIC IRQ priority\r\n mapped to the EXTI line using HAL_NVIC_SetPriority() and enable it using\r\n HAL_NVIC_EnableIRQ().\r\n\r\n (#) To get the level of a pin configured in input mode use HAL_GPIO_ReadPin().\r\n\r\n (#) To set/reset the level of a pin configured in output mode use\r\n HAL_GPIO_WritePin()/HAL_GPIO_TogglePin().\r\n\r\n (#) To lock pin configuration until next reset use HAL_GPIO_LockPin().\r\n\r\n (#) During and just after reset, the alternate functions are not\r\n active and the GPIO pins are configured in input floating mode (except JTAG\r\n pins).\r\n\r\n (#) The LSE oscillator pins OSC32_IN and OSC32_OUT can be used as general purpose\r\n (PC14 and PC15, respectively) when the LSE oscillator is off. The LSE has\r\n priority over the GPIO function.\r\n\r\n (#) The HSE oscillator pins OSC_IN/OSC_OUT can be used as\r\n general purpose PF0 and PF1, respectively, when the HSE oscillator is off.\r\n The HSE has priority over the GPIO function.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rules:\r\n * Rule-12.2 - Medium: RHS argument is in interval [0,INF] which is out of\r\n * range of the shift operator in following API :\r\n * HAL_GPIO_Init\r\n * HAL_GPIO_DeInit\r\n */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @addtogroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_NUMBER (16U)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup GPIO_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the GPIOx peripheral according to the specified parameters in the GPIO_Init.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\r\n * the configuration information for the specified GPIO peripheral.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t temp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\r\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\r\n\r\n /* Configure the port pins */\r\n while (((GPIO_Init->Pin) >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*--------------------- GPIO Mode Configuration ------------------------*/\r\n /* In case of Output or Alternate function mode selection */\r\n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\r\n ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF))\r\n {\r\n /* Check the Speed parameter */\r\n assert_param(IS_GPIO_SPEED(GPIO_Init->Speed));\r\n /* Configure the IO Speed */\r\n temp = GPIOx->OSPEEDR;\r\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\r\n temp |= (GPIO_Init->Speed << (position * 2U));\r\n GPIOx->OSPEEDR = temp;\r\n\r\n /* Configure the IO Output Type */\r\n temp = GPIOx->OTYPER;\r\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\r\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\r\n GPIOx->OTYPER = temp;\r\n }\r\n\r\n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\r\n {\r\n /* Check the Pull parameter */\r\n assert_param(IS_GPIO_PULL(GPIO_Init->Pull));\r\n\r\n /* Activate the Pull-up or Pull down resistor for the current IO */\r\n temp = GPIOx->PUPDR;\r\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\r\n temp |= ((GPIO_Init->Pull) << (position * 2U));\r\n GPIOx->PUPDR = temp;\r\n }\r\n\r\n /* In case of Alternate function mode selection */\r\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\r\n {\r\n /* Check the Alternate function parameters */\r\n assert_param(IS_GPIO_AF_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_AF(GPIO_Init->Alternate));\r\n\r\n /* Configure Alternate function mapped with the current IO */\r\n temp = GPIOx->AFR[position >> 3U];\r\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\r\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\r\n GPIOx->AFR[position >> 3U] = temp;\r\n }\r\n\r\n /* Configure IO Direction mode (Input, Output, Alternate or Analog) */\r\n temp = GPIOx->MODER;\r\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\r\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\r\n GPIOx->MODER = temp;\r\n\r\n /*--------------------- EXTI Mode Configuration ------------------------*/\r\n /* Configure the External Interrupt or event for the current IO */\r\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\r\n {\r\n /* Enable SYSCFG Clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n temp = SYSCFG->EXTICR[position >> 2U];\r\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\r\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\r\n SYSCFG->EXTICR[position >> 2U] = temp;\r\n\r\n /* Clear Rising Falling edge configuration */\r\n temp = EXTI->RTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->RTSR1 = temp;\r\n\r\n temp = EXTI->FTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->FTSR1 = temp;\r\n\r\n temp = EXTI->EMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->EMR1 = temp;\r\n\r\n /* Clear EXTI line configuration */\r\n temp = EXTI->IMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->IMR1 = temp;\r\n }\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @brief De-initialize the GPIOx peripheral registers to their default reset values.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Configure the port pins */\r\n while ((GPIO_Pin >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*------------------------- EXTI Mode Configuration --------------------*/\r\n /* Clear the External Interrupt or Event for the current IO */\r\n\r\n tmp = SYSCFG->EXTICR[position >> 2U];\r\n tmp &= (0x0FUL << (4U * (position & 0x03U)));\r\n if (tmp == (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U))))\r\n {\r\n /* Clear EXTI line configuration */\r\n EXTI->IMR1 &= ~(iocurrent);\r\n EXTI->EMR1 &= ~(iocurrent);\r\n\r\n /* Clear Rising Falling edge configuration */\r\n EXTI->FTSR1 &= ~(iocurrent);\r\n EXTI->RTSR1 &= ~(iocurrent);\r\n\r\n tmp = 0x0FUL << (4U * (position & 0x03U));\r\n SYSCFG->EXTICR[position >> 2U] &= ~tmp;\r\n }\r\n\r\n /*------------------------- GPIO Mode Configuration --------------------*/\r\n /* Configure IO in Analog Mode */\r\n GPIOx->MODER |= (GPIO_MODER_MODE0 << (position * 2u));\r\n\r\n /* Configure the default Alternate Function in current IO */\r\n GPIOx->AFR[position >> 3u] &= ~(0xFu << ((position & 0x07u) * 4u));\r\n\r\n /* Deactivate the Pull-up and Pull-down resistor for the current IO */\r\n GPIOx->PUPDR &= ~(GPIO_PUPDR_PUPD0 << (position * 2u));\r\n\r\n /* Configure the default value IO Output Type */\r\n GPIOx->OTYPER &= ~(GPIO_OTYPER_OT0 << position);\r\n\r\n /* Configure the default value for IO Speed */\r\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2u));\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup GPIO_Exported_Functions_Group2\r\n * @brief GPIO Read, Write, Toggle, Lock and EXTI management functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Read the specified input port pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to read.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval The input port pin value.\r\n */\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n GPIO_PinState bitstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n if ((GPIOx->IDR & GPIO_Pin) != 0x00U)\r\n {\r\n bitstatus = GPIO_PIN_SET;\r\n }\r\n else\r\n {\r\n bitstatus = GPIO_PIN_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Set or clear the selected data port bit.\r\n *\r\n * @note This function uses GPIOx_BSRR and GPIOx_BRR registers to allow atomic read/modify\r\n * accesses. In this way, there is no risk of an IRQ occurring between\r\n * the read and the modify access.\r\n *\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @param PinState specifies the value to be written to the selected bit.\r\n * This parameter can be one of the GPIO_PinState enum values:\r\n * @arg GPIO_PIN_RESET: to clear the port pin\r\n * @arg GPIO_PIN_SET: to set the port pin\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n assert_param(IS_GPIO_PIN_ACTION(PinState));\r\n\r\n if (PinState != GPIO_PIN_RESET)\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\r\n }\r\n else\r\n {\r\n GPIOx->BRR = (uint32_t)GPIO_Pin;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Toggle the specified GPIO pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the pin to be toggled.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint32_t odr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* get current Output Data Register value */\r\n odr = GPIOx->ODR;\r\n\r\n /* Set selected pins that were at low level, and reset ones that were high */\r\n GPIOx->BSRR = ((odr & GPIO_Pin) << GPIO_NUMBER) | (~odr & GPIO_Pin);\r\n}\r\n\r\n/**\r\n * @brief Lock GPIO Pins configuration registers.\r\n * @note The locked registers are GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR,\r\n * GPIOx_PUPDR, GPIOx_AFRL and GPIOx_AFRH.\r\n * @note The configuration of the locked GPIO pins can no longer be modified\r\n * until the next reset.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bits to be locked.\r\n * This parameter can be any combination of GPIO_Pin_x where x can be (0..15).\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n __IO uint32_t tmp = GPIO_LCKR_LCKK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_LOCK_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Apply lock key write sequence */\r\n tmp |= GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Reset LCKx bit(s): LCKK='0' + LCK[15-0] */\r\n GPIOx->LCKR = GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Read LCKK register. This read is mandatory to complete key lock sequence */\r\n tmp = GPIOx->LCKR;\r\n\r\n /* read again in order to confirm lock is active */\r\n if ((GPIOx->LCKR & GPIO_LCKR_LCKK) != 0x00u)\r\n {\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param GPIO_Pin Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin)\r\n{\r\n /* EXTI line interrupt detected */\r\n if (__HAL_GPIO_EXTI_GET_IT(GPIO_Pin) != 0x00u)\r\n {\r\n __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin);\r\n HAL_GPIO_EXTI_Callback(GPIO_Pin);\r\n }\r\n}\r\n\r\n/**\r\n * @brief EXTI line detection callback.\r\n * @param GPIO_Pin: Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\n__weak void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(GPIO_Pin);\r\n\r\n /* NOTE: This function should not be modified, when the callback is needed,\r\n the HAL_GPIO_EXTI_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.c\r\n * @author MCD Application Team\r\n * @brief PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Initialization/de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR PWR\r\n * @brief PWR HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Private_Defines PWR Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode_Mask PWR PVD Mode Mask\r\n * @{\r\n */\r\n#define PVD_MODE_IT ((uint32_t)0x00010000) /*!< Mask for interruption yielded by PVD threshold crossing */\r\n#define PVD_MODE_EVT ((uint32_t)0x00020000) /*!< Mask for event yielded by PVD threshold crossing */\r\n#define PVD_RISING_EDGE ((uint32_t)0x00000001) /*!< Mask for rising edge set as PVD trigger */\r\n#define PVD_FALLING_EDGE ((uint32_t)0x00000002) /*!< Mask for falling edge set as PVD trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitialize the HAL PWR peripheral registers to their default reset values.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DeInit(void)\r\n{\r\n __HAL_RCC_PWR_FORCE_RESET();\r\n __HAL_RCC_PWR_RELEASE_RESET();\r\n}\r\n\r\n/**\r\n * @brief Enable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @note After reset, the backup domain is protected against\r\n * possible unwanted write accesses.\r\n * @note RTCSEL that sets the RTC clock source selection is in the RTC back-up domain.\r\n * In order to set or modify the RTC clock, the backup domain access must be\r\n * disabled.\r\n * @note LSEON bit that switches on and off the LSE crystal belongs as well to the\r\n * back-up domain.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableBkUpAccess(void)\r\n{\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n/**\r\n * @brief Disable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableBkUpAccess(void)\r\n{\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Low Power modes configuration functions\r\n *\r\n@verbatim\r\n\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n\r\n [..]\r\n *** PVD configuration ***\r\n =========================\r\n [..]\r\n (+) The PVD is used to monitor the VDD power supply by comparing it to a\r\n threshold selected by the PVD Level (PLS[2:0] bits in PWR_CR2 register).\r\n\r\n (+) PVDO flag is available to indicate if VDD/VDDA is higher or lower\r\n than the PVD threshold. This event is internally connected to the EXTI\r\n line16 and can generate an interrupt if enabled. This is done through\r\n __HAL_PVD_EXTI_ENABLE_IT() macro.\r\n (+) The PVD is stopped in Standby mode.\r\n\r\n\r\n *** WakeUp pin configuration ***\r\n ================================\r\n [..]\r\n (+) WakeUp pins are used to wakeup the system from Standby mode or Shutdown mode.\r\n The polarity of these pins can be set to configure event detection on high\r\n level (rising edge) or low level (falling edge).\r\n\r\n\r\n\r\n *** Low Power modes configuration ***\r\n =====================================\r\n [..]\r\n The devices feature 8 low-power modes:\r\n (+) Low-power Run mode: core and peripherals are running, main regulator off, low power regulator on.\r\n (+) Sleep mode: Cortex-M4 core stopped, peripherals kept running, main and low power regulators on.\r\n (+) Low-power Sleep mode: Cortex-M4 core stopped, peripherals kept running, main regulator off, low power regulator on.\r\n (+) Stop 0 mode: all clocks are stopped except LSI and LSE, main and low power regulators on.\r\n (+) Stop 1 mode: all clocks are stopped except LSI and LSE, main regulator off, low power regulator on.\r\n (+) Standby mode with SRAM2: all clocks are stopped except LSI and LSE, SRAM2 content preserved, main regulator off, low power regulator on.\r\n (+) Standby mode without SRAM2: all clocks are stopped except LSI and LSE, main and low power regulators off.\r\n (+) Shutdown mode: all clocks are stopped except LSE, main and low power regulators off.\r\n\r\n\r\n *** Low-power run mode ***\r\n ==========================\r\n [..]\r\n (+) Entry: (from main run mode)\r\n (++) set LPR bit with HAL_PWREx_EnableLowPowerRunMode() API after having decreased the system clock below 2 MHz.\r\n\r\n (+) Exit:\r\n (++) clear LPR bit then wait for REGLP bit to be reset with HAL_PWREx_DisableLowPowerRunMode() API. Only\r\n then can the system clock frequency be increased above 2 MHz.\r\n\r\n\r\n *** Sleep mode / Low-power sleep mode ***\r\n =========================================\r\n [..]\r\n (+) Entry:\r\n The Sleep mode / Low-power Sleep mode is entered through HAL_PWR_EnterSLEEPMode() API\r\n in specifying whether or not the regulator is forced to low-power mode and if exit is interrupt or event-triggered.\r\n (++) PWR_MAINREGULATOR_ON: Sleep mode (regulator in main mode).\r\n (++) PWR_LOWPOWERREGULATOR_ON: Low-power sleep (regulator in low power mode).\r\n In the latter case, the system clock frequency must have been decreased below 2 MHz beforehand.\r\n (++) PWR_SLEEPENTRY_WFI: enter SLEEP mode with WFI instruction\r\n (++) PWR_SLEEPENTRY_WFE: enter SLEEP mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any peripheral interrupt acknowledged by the nested vectored interrupt\r\n controller (NVIC) or any wake-up event.\r\n\r\n (+) WFE Exit:\r\n (++) Any wake-up event such as an EXTI line configured in event mode.\r\n\r\n [..] When exiting the Low-power sleep mode by issuing an interrupt or a wakeup event,\r\n the MCU is in Low-power Run mode.\r\n\r\n *** Stop 0, Stop 1 modes ***\r\n ===============================\r\n [..]\r\n (+) Entry:\r\n The Stop 0, Stop 1 modes are entered through the following API's:\r\n (++) HAL_PWREx_EnterSTOP0Mode() for mode 0 or HAL_PWREx_EnterSTOP1Mode() for mode 1 or for porting reasons HAL_PWR_EnterSTOPMode().\r\n (+) Regulator setting (applicable to HAL_PWR_EnterSTOPMode() only):\r\n (++) PWR_MAINREGULATOR_ON\r\n (++) PWR_LOWPOWERREGULATOR_ON\r\n (+) Exit (interrupt or event-triggered, specified when entering STOP mode):\r\n (++) PWR_STOPENTRY_WFI: enter Stop mode with WFI instruction\r\n (++) PWR_STOPENTRY_WFE: enter Stop mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Interrupt mode.\r\n (++) Some specific communication peripherals (USART, LPUART, I2C) interrupts\r\n when programmed in wakeup mode.\r\n (+) WFE Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Event mode.\r\n\r\n [..]\r\n When exiting Stop 0 and Stop 1 modes, the MCU is either in Run mode or in Low-power Run mode\r\n depending on the LPR bit setting.\r\n\r\n *** Standby mode ***\r\n ====================\r\n [..]\r\n The Standby mode offers two options:\r\n (+) option a) all clocks off except LSI and LSE, RRS bit set (keeps voltage regulator in low power mode).\r\n SRAM and registers contents are lost except for the SRAM2 content, the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n (+) option b) all clocks off except LSI and LSE, RRS bit cleared (voltage regulator then disabled).\r\n SRAM and register contents are lost except for the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n\r\n (++) Entry:\r\n (+++) The Standby mode is entered through HAL_PWR_EnterSTANDBYMode() API.\r\n SRAM1 and register contents are lost except for registers in the Backup domain and\r\n Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n to set RRS bit.\r\n\r\n (++) Exit:\r\n (+++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin, IWDG reset.\r\n\r\n [..] After waking up from Standby mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Shutdown mode ***\r\n ======================\r\n [..]\r\n In Shutdown mode,\r\n voltage regulator is disabled, all clocks are off except LSE, RRS bit is cleared.\r\n SRAM and registers contents are lost except for backup domain registers.\r\n\r\n (+) Entry:\r\n The Shutdown mode is entered through HAL_PWREx_EnterSHUTDOWNMode() API.\r\n\r\n (+) Exit:\r\n (++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin.\r\n\r\n [..] After waking up from Shutdown mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Auto-wakeup (AWU) from low-power mode ***\r\n =============================================\r\n [..]\r\n The MCU can be woken up from low-power mode by an RTC Alarm event, an RTC\r\n Wakeup event, a tamper event or a time-stamp event, without depending on\r\n an external interrupt (Auto-wakeup mode).\r\n\r\n (+) RTC auto-wakeup (AWU) from the Stop, Standby and Shutdown modes\r\n\r\n\r\n (++) To wake up from the Stop mode with an RTC alarm event, it is necessary to\r\n configure the RTC to generate the RTC alarm using the HAL_RTC_SetAlarm_IT() function.\r\n\r\n (++) To wake up from the Stop mode with an RTC Tamper or time stamp event, it\r\n is necessary to configure the RTC to detect the tamper or time stamp event using the\r\n HAL_RTCEx_SetTimeStamp_IT() or HAL_RTCEx_SetTamper_IT() functions.\r\n\r\n (++) To wake up from the Stop mode with an RTC WakeUp event, it is necessary to\r\n configure the RTC to generate the RTC WakeUp event using the HAL_RTCEx_SetWakeUpTimer_IT() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the voltage threshold detected by the Power Voltage Detector (PVD).\r\n * @param sConfigPVD: pointer to a PWR_PVDTypeDef structure that contains the PVD\r\n * configuration information.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVD_LEVEL(sConfigPVD->PVDLevel));\r\n assert_param(IS_PWR_PVD_MODE(sConfigPVD->Mode));\r\n\r\n /* Set PLS bits according to PVDLevel value */\r\n MODIFY_REG(PWR->CR2, PWR_CR2_PLS, sConfigPVD->PVDLevel);\r\n\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVD_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVD->Mode & PVD_MODE_IT) == PVD_MODE_IT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVD->Mode & PVD_MODE_EVT) == PVD_MODE_EVT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVD->Mode & PVD_RISING_EDGE) == PVD_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVD->Mode & PVD_FALLING_EDGE) == PVD_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnablePVD(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisablePVD(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the WakeUp PINx functionality.\r\n * @param WakeUpPinPolarity: Specifies which Wake-Up pin to enable.\r\n * This parameter can be one of the following legacy values which set the default polarity\r\n * i.e. detection on high level (rising edge):\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n *\r\n * or one of the following value where the user can explicitly specify the enabled pin and\r\n * the chosen polarity:\r\n * @arg @ref PWR_WAKEUP_PIN1_HIGH or PWR_WAKEUP_PIN1_LOW\r\n * @arg @ref PWR_WAKEUP_PIN2_HIGH or PWR_WAKEUP_PIN2_LOW\r\n * @arg @ref PWR_WAKEUP_PIN3_HIGH or PWR_WAKEUP_PIN3_LOW\r\n * @arg @ref PWR_WAKEUP_PIN4_HIGH or PWR_WAKEUP_PIN4_LOW\r\n * @arg @ref PWR_WAKEUP_PIN5_HIGH or PWR_WAKEUP_PIN5_LOW\r\n * @note PWR_WAKEUP_PINx and PWR_WAKEUP_PINx_HIGH are equivalent.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinPolarity));\r\n\r\n /* Specifies the Wake-Up pin polarity for the event detection\r\n (rising or falling edge) */\r\n MODIFY_REG(PWR->CR4, (PWR_CR3_EWUP & WakeUpPinPolarity), (WakeUpPinPolarity >> PWR_WUP_POLARITY_SHIFT));\r\n\r\n /* Enable wake-up pin */\r\n SET_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinPolarity));\r\n\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the WakeUp PINx functionality.\r\n * @param WakeUpPinx: Specifies the Power Wake-Up pin to disable.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinx));\r\n\r\n CLEAR_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinx));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Sleep or Low-power Sleep mode.\r\n * @note In Sleep/Low-power Sleep mode, all I/O pins keep the same state as in Run mode.\r\n * @param Regulator: Specifies the regulator state in Sleep/Low-power Sleep mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Sleep mode (regulator in main mode)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Low-power Sleep mode (regulator in low-power mode)\r\n * @note Low-power Sleep mode is entered from Low-power Run mode. Therefore, if not yet\r\n * in Low-power Run mode before calling HAL_PWR_EnterSLEEPMode() with Regulator set\r\n * to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the SLEEP_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting SLEEP_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWR_EnterSLEEPMode() API.\r\n * @note When exiting Low-power Sleep mode, the MCU is in Low-power Run mode. To move in\r\n * Run mode, the user must resort to HAL_PWREx_DisableLowPowerRunMode() API.\r\n * @param SLEEPEntry: Specifies if Sleep mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_SLEEPENTRY_WFI enter Sleep or Low-power Sleep mode with WFI instruction\r\n * @arg @ref PWR_SLEEPENTRY_WFE enter Sleep or Low-power Sleep mode with WFE instruction\r\n * @note When WFI entry is used, tick interrupt have to be disabled if not desired as\r\n * the interrupt wake up source.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n assert_param(IS_PWR_SLEEP_ENTRY(SLEEPEntry));\r\n\r\n /* Set Regulator parameter */\r\n if (Regulator == PWR_MAINREGULATOR_ON)\r\n {\r\n /* If in low-power run mode at this point, exit it */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n (void)HAL_PWREx_DisableLowPowerRunMode();\r\n }\r\n /* Regulator now in main mode. */\r\n }\r\n else\r\n {\r\n /* If in run mode, first move to low-power run mode.\r\n The system clock frequency must be below 2 MHz at this point. */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF) == 0U)\r\n {\r\n HAL_PWREx_EnableLowPowerRunMode();\r\n }\r\n }\r\n\r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select SLEEP mode entry -------------------------------------------------*/\r\n if(SLEEPEntry == PWR_SLEEPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop mode\r\n * @note This API is named HAL_PWR_EnterSTOPMode to ensure compatibility with legacy code running\r\n * on devices where only \"Stop mode\" is mentioned with main or low power regulator ON.\r\n * @note In Stop mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL,\r\n * the HSI and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * The voltage regulator can be configured either in normal (Stop 0) or low-power mode (Stop 1).\r\n * @note When exiting Stop 0 or Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock.\r\n * @note When the voltage regulator operates in low power mode (Stop 1), an additional\r\n * startup delay is incurred when waking up.\r\n * By keeping the internal regulator ON during Stop mode (Stop 0), the consumption\r\n * is higher although the startup time is reduced.\r\n * @param Regulator: Specifies the regulator state in Stop mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Stop 0 mode (main regulator ON)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Stop 1 mode (low power regulator ON)\r\n * @param STOPEntry: Specifies Stop 0 or Stop 1 mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop 0 or Stop 1 mode with WFI instruction.\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop 0 or Stop 1 mode with WFE instruction.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n\r\n if(Regulator == PWR_LOWPOWERREGULATOR_ON)\r\n {\r\n HAL_PWREx_EnterSTOP1Mode(STOPEntry);\r\n }\r\n else\r\n {\r\n HAL_PWREx_EnterSTOP0Mode(STOPEntry);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enter Standby mode.\r\n * @note In Standby mode, the PLL, the HSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled, except when SRAM2 content is preserved\r\n * in which case the regulator is in low-power mode.\r\n * SRAM1 and register contents are lost except for registers in the Backup domain and\r\n * Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n * To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n * to set RRS bit.\r\n * The BOR is available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() respectively enable Pull Up and\r\n * Pull Down state, HAL_PWREx_DisableGPIOPullUp() and HAL_PWREx_DisableGPIOPullDown() disable the\r\n * same.\r\n * These states are effective in Standby mode only if APC bit is set through\r\n * HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTANDBYMode(void)\r\n{\r\n /* Set Stand-by mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STANDBY);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Indicate Sleep-On-Exit when returning from Handler mode to Thread mode.\r\n * @note Set SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * Setting this bit is useful when the processor is expected to run only on\r\n * interruptions handling.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSleepOnExit(void)\r\n{\r\n /* Set SLEEPONEXIT bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Sleep-On-Exit feature when returning from Handler mode to Thread mode.\r\n * @note Clear SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSleepOnExit(void)\r\n{\r\n /* Clear SLEEPONEXIT bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable CORTEX M4 SEVONPEND bit.\r\n * @note Set SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSEVOnPend(void)\r\n{\r\n /* Set SEVONPEND bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable CORTEX M4 SEVONPEND bit.\r\n * @note Clear SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSEVOnPend(void)\r\n{\r\n /* Clear SEVONPEND bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief PWR PVD interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWR_PVDCallback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n the HAL_PWR_PVDCallback can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Extended Initialization and de-initialization functions\r\n * + Extended Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx PWREx\r\n * @brief PWR Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x0000FFFFU /* PF0..PF15 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x000007FFU /* PG0..PG10 */\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x00000607U /* PF0..PF2 and PF9 and PF10 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x00000400U /* PG10 */\r\n#endif\r\n\r\n/** @defgroup PWR_Extended_Private_Defines PWR Extended Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_PVM_Mode_Mask PWR PVM Mode Mask\r\n * @{\r\n */\r\n#define PVM_MODE_IT 0x00010000U /*!< Mask for interruption yielded by PVM threshold crossing */\r\n#define PVM_MODE_EVT 0x00020000U /*!< Mask for event yielded by PVM threshold crossing */\r\n#define PVM_RISING_EDGE 0x00000001U /*!< Mask for rising edge set as PVM trigger */\r\n#define PVM_FALLING_EDGE 0x00000002U /*!< Mask for falling edge set as PVM trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWREx_TimeOut_Value PWR Extended Flag Setting Time Out Value\r\n * @{\r\n */\r\n#define PWR_FLAG_SETTING_DELAY_US 50UL /*!< Time out value for REGLPF and VOSF flags setting */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return Voltage Scaling Range.\r\n * @retval VOS bit field (PWR_REGULATOR_VOLTAGE_SCALE1 or PWR_REGULATOR_VOLTAGE_SCALE2\r\n * or PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when applicable)\r\n */\r\nuint32_t HAL_PWREx_GetVoltageRange(void)\r\n{\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE2;\r\n }\r\n else if (READ_BIT(PWR->CR5, PWR_CR5_R1MODE) == PWR_CR5_R1MODE)\r\n {\r\n /* PWR_CR5_R1MODE bit set means that Range 1 Boost is disabled */\r\n return PWR_REGULATOR_VOLTAGE_SCALE1;\r\n }\r\n else\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE1_BOOST;\r\n }\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param VoltageScaling: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when available, Regulator voltage output range 1 boost mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note When moving from Range 1 to Range 2, the system frequency must be decreased to\r\n * a value below 26 MHz before calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 2 to Range 1, the system frequency can be increased to\r\n * a value up to 150 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 1 to Boost Mode Range 1, the system frequency can be increased to\r\n * a value up to 170 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * @note When moving from Range 2 to Range 1, the API waits for VOSF flag to be\r\n * cleared before returning the status. If the flag is not cleared within\r\n * 50 microseconds, HAL_TIMEOUT status is reported.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\r\n\r\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is enabled */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Enable Range 1 Boost (no issue if bit already reset) */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is disabled */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Disable Range 1 Boost (no issue if bit already set) */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else\r\n {\r\n /* Set Range 2 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\r\n /* No need to wait for VOSF to be cleared for this transition */\r\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable battery charging.\r\n * When VDD is present, charge the external battery on VBAT through an internal resistor.\r\n * @param ResistorSelection: specifies the resistor impedance.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_5 5 kOhms resistor\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_1_5 1.5 kOhms resistor\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection)\r\n{\r\n assert_param(IS_PWR_BATTERY_RESISTOR_SELECT(ResistorSelection));\r\n\r\n /* Specify resistor selection */\r\n MODIFY_REG(PWR->CR4, PWR_CR4_VBRS, ResistorSelection);\r\n\r\n /* Enable battery charging */\r\n SET_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable battery charging.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableBatteryCharging(void)\r\n{\r\n CLEAR_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-up state in Standby and Shutdown modes.\r\n * @note Set the relevant PUy bits of PWR_PUCRx register to configure the I/O in\r\n * pull-up state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PDy bit of PWR_PDCRx register is cleared unless it is reserved.\r\n * @note Even if a PUy bit to set is reserved, the other PUy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PUCRB, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PUCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PUCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PUCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-up state in Standby mode and Shutdown modes.\r\n * @note Reset the relevant PUy bits of PWR_PUCRx register used to configure the I/O\r\n * in pull-up state in Standby and Shutdown modes.\r\n * @note Even if a PUy bit to reset is reserved, the other PUy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Set the relevant PDy bits of PWR_PDCRx register to configure the I/O in\r\n * pull-down state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PUy bit of PWR_PUCRx register is cleared unless it is reserved.\r\n * @note Even if a PDy bit to set is reserved, the other PDy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PDCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PDCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PDCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Reset the relevant PDy bits of PWR_PDCRx register used to configure the I/O\r\n * in pull-down state in Standby and Shutdown modes.\r\n * @note Even if a PDy bit to reset is reserved, the other PDy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable pull-up and pull-down configuration.\r\n * @note When APC bit is set, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are applied in Standby and Shutdown modes.\r\n * @note Pull-up set by PUy bit of PWR_PUCRx register is not activated if the corresponding\r\n * PDy bit of PWR_PDCRx register is also set (pull-down configuration priority is higher).\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() API's ensure there\r\n * is no conflict when setting PUy or PDy bit.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable pull-up and pull-down configuration.\r\n * @note When APC bit is cleared, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are not applied in Standby and Shutdown modes.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is set, SRAM2 is powered by the low-power regulator in\r\n * Standby mode and its content is kept.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is reset, SRAM2 is powered off in Standby mode\r\n * and its content is lost.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM1(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM1(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM2(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM2(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM3(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM3(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM4(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM4(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the Peripheral Voltage Monitoring (PVM).\r\n * @param sConfigPVM: pointer to a PWR_PVMTypeDef structure that contains the\r\n * PVM configuration information.\r\n * @note The API configures a single PVM according to the information contained\r\n * in the input structure. To configure several PVMs, the API must be singly\r\n * called for each PVM used.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level and to each monitored supply.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVM_TYPE(sConfigPVM->PVMType));\r\n assert_param(IS_PWR_PVM_MODE(sConfigPVM->Mode));\r\n\r\n\r\n /* Configure EXTI 35 to 38 interrupts if so required:\r\n scan through PVMType to detect which PVMx is set and\r\n configure the corresponding EXTI line accordingly. */\r\n switch (sConfigPVM->PVMType)\r\n {\r\n#if defined(PWR_CR2_PVME1)\r\n case PWR_PVM_1:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM1_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n case PWR_PVM_2:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM2_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n case PWR_PVM_3:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM3_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n case PWR_PVM_4:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM4_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Low-power Run mode\r\n * @note In Low-power Run mode, all I/O pins keep the same state as in Run mode.\r\n * @note When Regulator is set to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the RUN_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting RUN_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWREx_EnableLowPowerRunMode() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void)\r\n{\r\n /* Set Regulator parameter */\r\n SET_BIT(PWR->CR1, PWR_CR1_LPR);\r\n}\r\n\r\n\r\n/**\r\n * @brief Exit Low-power Run mode.\r\n * @note Before HAL_PWREx_DisableLowPowerRunMode() completion, the function checks that\r\n * REGLPF has been properly reset (otherwise, HAL_PWREx_DisableLowPowerRunMode\r\n * returns HAL_TIMEOUT status). The system clock frequency can then be\r\n * increased above 2 MHz.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n /* Clear LPR bit */\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_LPR);\r\n\r\n /* Wait until REGLPF is reset */\r\n wait_loop_index = (PWR_FLAG_SETTING_DELAY_US * (SystemCoreClock / 1000000U));\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 0 mode.\r\n * @note In Stop 0 mode, main and low voltage regulators are ON.\r\n * @note In Stop 0 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 0 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set; the HSI oscillator is selected if STOPWUCK is cleared.\r\n * @note By keeping the internal regulator ON during Stop 0 mode, the consumption\r\n * is higher although the startup time is reduced.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 0 mode with Main Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP0);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 1 mode.\r\n * @note In Stop 1 mode, only low power voltage regulator is ON.\r\n * @note In Stop 1 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set.\r\n * @note Due to low power mode, an additional startup delay is incurred when waking up from Stop 1 mode.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 1 mode with Low-Power Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP1);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enter Shutdown mode.\r\n * @note In Shutdown mode, the PLL, the HSI, the LSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled and Vcore domain is powered off.\r\n * SRAM1, SRAM2 and registers contents are lost except for registers in the Backup domain.\r\n * The BOR is not available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void)\r\n{\r\n\r\n /* Set Shutdown mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_SHUTDOWN);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief This function handles the PWR PVD/PVMx interrupt request.\r\n * @note This API should be called under the PVD_PVM_IRQHandler().\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void)\r\n{\r\n /* Check PWR exti flag */\r\n if(__HAL_PWR_PVD_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVD interrupt user callback */\r\n HAL_PWR_PVDCallback();\r\n\r\n /* Clear PVD exti pending bit */\r\n __HAL_PWR_PVD_EXTI_CLEAR_FLAG();\r\n }\r\n /* Next, successively check PVMx exti flags */\r\n#if defined(PWR_CR2_PVME1)\r\n if(__HAL_PWR_PVM1_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM1 interrupt user callback */\r\n HAL_PWREx_PVM1Callback();\r\n\r\n /* Clear PVM1 exti pending bit */\r\n __HAL_PWR_PVM1_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\n if(__HAL_PWR_PVM2_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM2 interrupt user callback */\r\n HAL_PWREx_PVM2Callback();\r\n\r\n /* Clear PVM2 exti pending bit */\r\n __HAL_PWR_PVM2_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME2 */\r\n if(__HAL_PWR_PVM3_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM3 interrupt user callback */\r\n HAL_PWREx_PVM3Callback();\r\n\r\n /* Clear PVM3 exti pending bit */\r\n __HAL_PWR_PVM3_EXTI_CLEAR_FLAG();\r\n }\r\n if(__HAL_PWR_PVM4_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM4 interrupt user callback */\r\n HAL_PWREx_PVM4Callback();\r\n\r\n /* Clear PVM4 exti pending bit */\r\n __HAL_PWR_PVM4_EXTI_CLEAR_FLAG();\r\n }\r\n}\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief PWR PVM1 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM1Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM1Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief PWR PVM2 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM2Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM2Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n/**\r\n * @brief PWR PVM3 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM3Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM3Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWR PVM4 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM4Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM4Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\n/**\r\n * @brief Enable UCPD configuration memorization in Standby.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void)\r\n{\r\n /* Memorize UCPD configuration when entering standby mode */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable UCPD configuration memorization in Standby.\r\n * @note This function must be called on exiting the Standby mode and before any UCPD\r\n * configuration update.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void)\r\n{\r\n /* Write 0 immediately after Standby exit when using UCPD,\r\n and before writing any UCPD registers */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\n/**\r\n * @brief Enable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void)\r\n{\r\n /* Write 0 to enable the USB Type-C dead battery pull-down behavior */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n\r\n/**\r\n * @brief Disable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @note After exiting reset, the USB Type-C dead battery behavior will be enabled,\r\n * which may have a pull-down effect on CC1 and CC2 pins.\r\n * It is recommended to disable it in all cases, either to stop this pull-down\r\n * or to hand over control to the UCPD (which should therefore be\r\n * initialized before doing the disable).\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\r\n{\r\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.c\r\n * @author MCD Application Team\r\n * @brief RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Reset and Clock Control (RCC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### RCC specific features #####\r\n ==============================================================================\r\n [..]\r\n After reset the device is running from High Speed Internal oscillator\r\n (16 MHz) with Flash 0 wait state. Flash prefetch buffer, D-Cache\r\n and I-Cache are disabled, and all peripherals are off except internal\r\n SRAM, Flash and JTAG.\r\n\r\n (+) There is no prescaler on High speed (AHBs) and Low speed (APBs) buses:\r\n all peripherals mapped on these buses are running at HSI speed.\r\n (+) The clock for all peripherals is switched off, except the SRAM and FLASH.\r\n (+) All GPIOs are in analog mode, except the JTAG pins which\r\n are assigned to be used for debug purpose.\r\n\r\n [..]\r\n Once the device started from reset, the user application has to:\r\n (+) Configure the clock source to be used to drive the System clock\r\n (if the application needs higher frequency/performance)\r\n (+) Configure the System clock frequency and Flash settings\r\n (+) Configure the AHB and APB buses prescalers\r\n (+) Enable the clock for the peripheral(s) to be used\r\n (+) Configure the clock source(s) for peripherals which clocks are not\r\n derived from the System clock (USB, RNG, USART, LPUART, FDCAN, some TIMERs,\r\n UCPD, I2S, I2C, LPTIM, ADC, QSPI)\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC RCC\r\n * @brief RCC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Constants RCC Private Constants\r\n * @{\r\n */\r\n#define HSE_TIMEOUT_VALUE HSE_STARTUP_TIMEOUT\r\n#define HSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define LSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define HSI48_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define CLOCKSWITCH_TIMEOUT_VALUE 5000U /* 5 s */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Macros RCC Private Macros\r\n * @{\r\n */\r\n#define RCC_GET_MCO_GPIO_PIN(__RCC_MCOx__) ((__RCC_MCOx__) & GPIO_PIN_MASK)\r\n\r\n#define RCC_GET_MCO_GPIO_AF(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOAF_MASK) >> RCC_MCO_GPIOAF_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOPORT_MASK) >> RCC_MCO_GPIOPORT_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_PORT(__RCC_MCOx__) (AHB2PERIPH_BASE + ((0x00000400UL) * RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__)))\r\n\r\n#define RCC_PLL_OSCSOURCE_CONFIG(__HAL_RCC_PLLSOURCE__) \\\r\n (MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__HAL_RCC_PLLSOURCE__)))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCC_Private_Functions RCC Private Functions\r\n * @{\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Functions RCC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n @verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to configure the internal and external oscillators\r\n (HSE, HSI, LSE, LSI, PLL, CSS and MCO) and the System buses clocks (SYSCLK, AHB, APB1\r\n and APB2).\r\n\r\n [..] Internal/external clock and PLL configuration\r\n (+) HSI (high-speed internal): 16 MHz factory-trimmed RC used directly or through\r\n the PLL as System clock source.\r\n\r\n (+) LSI (low-speed internal): 32 KHz low consumption RC used as IWDG and/or RTC\r\n clock source.\r\n\r\n (+) HSE (high-speed external): 4 to 48 MHz crystal oscillator used directly or\r\n through the PLL as System clock source. Can be used also optionally as RTC clock source.\r\n\r\n (+) LSE (low-speed external): 32.768 KHz oscillator used optionally as RTC clock source.\r\n\r\n (+) PLL (clocked by HSI, HSE) providing up to three independent output clocks:\r\n (++) The first output is used to generate the high speed system clock (up to 170 MHz).\r\n (++) The second output is used to generate the clock for the USB (48 MHz),\r\n the QSPI (<= 48 MHz), the FDCAN, the SAI and the I2S.\r\n (++) The third output is used to generate a clock for ADC\r\n\r\n (+) CSS (Clock security system): once enabled, if a HSE clock failure occurs\r\n (HSE used directly or through PLL as System clock source), the System clock\r\n is automatically switched to HSI and an interrupt is generated if enabled.\r\n The interrupt is linked to the Cortex-M4 NMI (Non-Maskable Interrupt)\r\n exception vector.\r\n\r\n (+) MCO (microcontroller clock output): used to output LSI, HSI, LSE, HSE,\r\n main PLL clock, system clock or RC48 clock (through a configurable prescaler) on PA8 pin.\r\n\r\n [..] System, AHB and APB buses clocks configuration\r\n (+) Several clock sources can be used to drive the System clock (SYSCLK): HSI,\r\n HSE and main PLL.\r\n The AHB clock (HCLK) is derived from System clock through configurable\r\n prescaler and used to clock the CPU, memory and peripherals mapped\r\n on AHB bus (DMA, GPIO...). APB1 (PCLK1) and APB2 (PCLK2) clocks are derived\r\n from AHB clock through configurable prescalers and used to clock\r\n the peripherals mapped on these buses. You can use\r\n \"HAL_RCC_GetSysClockFreq()\" function to retrieve the frequencies of these clocks.\r\n\r\n -@- All the peripheral clocks are derived from the System clock (SYSCLK) except:\r\n\r\n (+@) RTC: the RTC clock can be derived either from the LSI, LSE or HSE clock\r\n divided by 2 to 31.\r\n You have to use __HAL_RCC_RTC_ENABLE() and HAL_RCCEx_PeriphCLKConfig() function\r\n to configure this clock.\r\n (+@) USB FS and RNG: USB FS requires a frequency equal to 48 MHz\r\n to work correctly, while the RNG peripheral requires a frequency\r\n equal or lower than to 48 MHz. This clock is derived of the main PLL\r\n through PLLQ divider. You have to enable the peripheral clock and use\r\n HAL_RCCEx_PeriphCLKConfig() function to configure this clock.\r\n (+@) IWDG clock which is always the LSI clock.\r\n\r\n\r\n (+) The maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 170 MHz.\r\n The clock source frequency should be adapted depending on the device voltage range\r\n as listed in the Reference Manual \"Clock source frequency versus voltage scaling\" chapter.\r\n\r\n @endverbatim\r\n\r\n Table 1. HCLK clock frequency for STM32G4xx devices\r\n +----------------------------------------------------------------------------+\r\n | Latency | HCLK clock frequency (MHz) |\r\n | |----------------------------------------------------------|\r\n | | voltage range 1 | voltage range 1 | voltage range 2 |\r\n | | boost mode 1.28 V | normal mode 1.2 V | 1.0 V |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |0WS(1 CPU cycles)| HCLK <= 34 | HCLK <= 30 | HCLK <= 13 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |1WS(2 CPU cycles)| HCLK <= 68 | HCLK <= 60 | HCLK <= 26 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |2WS(3 CPU cycles)| HCLK <= 102 | HCLK <= 90 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |3WS(4 CPU cycles)| HCLK <= 136 | HCLK <= 120 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |4WS(5 CPU cycles)| HCLK <= 170 | HCLK <= 150 | - |\r\n +----------------------------------------------------------------------------+\r\n\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Reset the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE, PLL OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS, MCO1 OFF\r\n * - All interrupts disabled\r\n * - All interrupt and reset flags cleared\r\n * @note This function doesn't modify the configuration of the\r\n * - Peripheral clocks\r\n * - LSI, LSE and RTC clocks\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Set HSION bit to the reset value */\r\n SET_BIT(RCC->CR, RCC_CR_HSION);\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Set HSITRIM[6:0] bits to the reset value */\r\n SET_BIT(RCC->ICSCR, RCC_HSICALIBRATION_DEFAULT << RCC_ICSCR_HSITRIM_Pos);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Reset CFGR register (HSI is selected as system clock source) */\r\n RCC->CFGR = 0x00000001u;\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CFGR, RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HSI_VALUE;\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear CR register in 2 steps: first to clear HSEON in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Then again to HSEBYP in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is OFF */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* once PLL is OFF, reset PLLCFGR register to default value */\r\n RCC->PLLCFGR = RCC_PLLCFGR_PLLN_4;\r\n\r\n /* Disable all interrupts */\r\n CLEAR_REG(RCC->CIER);\r\n\r\n /* Clear all interrupt flags */\r\n WRITE_REG(RCC->CICR, 0xFFFFFFFFU);\r\n\r\n /* Clear all reset flags */\r\n SET_BIT(RCC->CSR, RCC_CSR_RMVF);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the RCC Oscillators according to the specified parameters in the\r\n * RCC_OscInitTypeDef.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC Oscillators.\r\n * @note The PLL is not disabled when used as system clock.\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n uint32_t tickstart;\r\n uint32_t temp_sysclksrc;\r\n uint32_t temp_pllckcfg;\r\n\r\n /* Check Null pointer */\r\n if (RCC_OscInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\r\n\r\n /*------------------------------- HSE Configuration ------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\r\n\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n\r\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\r\n {\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Set the new HSE configuration ---------------------------------------*/\r\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\r\n\r\n /* Check the HSE State */\r\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*----------------------------- HSI Configuration --------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\r\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\r\n\r\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\r\n {\r\n /* When HSI is used as system clock it will not be disabled */\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Otherwise, just the calibration is allowed */\r\n else\r\n {\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check the HSI State */\r\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\r\n {\r\n /* Enable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n }\r\n else\r\n {\r\n /* Disable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSI Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\r\n\r\n /* Check the LSI State */\r\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is ready */\r\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is disabled */\r\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSE Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\r\n\r\n /* Update LSE configuration in Backup Domain control register */\r\n /* Requires to enable write access to Backup Domain if necessary */\r\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n\r\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Set the new LSE configuration -----------------------------------------*/\r\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\r\n\r\n /* Check the LSE State */\r\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is disabled */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if (pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*------------------------------ HSI48 Configuration -----------------------*/\r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\r\n\r\n /* Check the HSI48 State */\r\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is ready */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is disabled */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------------- PLL Configuration -----------------------*/\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\r\n\r\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\r\n {\r\n /* Check if the PLL is used as system clock or not */\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\r\n {\r\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLLSOURCE(RCC_OscInitStruct->PLL.PLLSource));\r\n assert_param(IS_RCC_PLLM_VALUE(RCC_OscInitStruct->PLL.PLLM));\r\n assert_param(IS_RCC_PLLN_VALUE(RCC_OscInitStruct->PLL.PLLN));\r\n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\r\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\r\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\r\n\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Configure the main PLL clock source, multiplication and division factors. */\r\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\r\n RCC_OscInitStruct->PLL.PLLM,\r\n RCC_OscInitStruct->PLL.PLLN,\r\n RCC_OscInitStruct->PLL.PLLP,\r\n RCC_OscInitStruct->PLL.PLLQ,\r\n RCC_OscInitStruct->PLL.PLLR);\r\n\r\n /* Enable the main PLL. */\r\n __HAL_RCC_PLL_ENABLE();\r\n\r\n /* Enable PLL System Clock output. */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Disable all PLL outputs to save power if no PLLs on */\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, RCC_PLLSOURCE_NONE);\r\n __HAL_RCC_PLLCLKOUT_DISABLE(RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check if there is a request to disable the PLL used as System clock source */\r\n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Do not return HAL_ERROR if request repeats the current configuration */\r\n temp_pllckcfg = RCC->PLLCFGR;\r\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the CPU, AHB and APB buses clocks according to the specified\r\n * parameters in the RCC_ClkInitStruct.\r\n * @param RCC_ClkInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC peripheral.\r\n * @param FLatency FLASH Latency\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_LATENCY_0 FLASH 0 Latency cycle\r\n * @arg FLASH_LATENCY_1 FLASH 1 Latency cycle\r\n * @arg FLASH_LATENCY_2 FLASH 2 Latency cycles\r\n * @arg FLASH_LATENCY_3 FLASH 3 Latency cycles\r\n * @arg FLASH_LATENCY_4 FLASH 4 Latency cycles\r\n * @arg FLASH_LATENCY_5 FLASH 5 Latency cycles\r\n * @arg FLASH_LATENCY_6 FLASH 6 Latency cycles\r\n * @arg FLASH_LATENCY_7 FLASH 7 Latency cycles\r\n * @arg FLASH_LATENCY_8 FLASH 8 Latency cycles\r\n * @arg FLASH_LATENCY_9 FLASH 9 Latency cycles\r\n * @arg FLASH_LATENCY_10 FLASH 10 Latency cycles\r\n * @arg FLASH_LATENCY_11 FLASH 11 Latency cycles\r\n * @arg FLASH_LATENCY_12 FLASH 12 Latency cycles\r\n * @arg FLASH_LATENCY_13 FLASH 13 Latency cycles\r\n * @arg FLASH_LATENCY_14 FLASH 14 Latency cycles\r\n * @arg FLASH_LATENCY_15 FLASH 15 Latency cycles\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency\r\n * and updated by HAL_RCC_GetHCLKFreq() function called within this function\r\n *\r\n * @note The HSI is used by default as system clock source after\r\n * startup from Reset, wake-up from STANDBY mode. After restart from Reset,\r\n * the HSI frequency is set to its default value 16 MHz.\r\n *\r\n * @note The HSI can be selected as system clock source after\r\n * from STOP modes or in case of failure of the HSE used directly or indirectly\r\n * as system clock (if the Clock Security System CSS is enabled).\r\n *\r\n * @note A switch from one clock source to another occurs only if the target\r\n * clock source is ready (clock stable after startup delay or PLL locked).\r\n * If a clock source which is not yet ready is selected, the switch will\r\n * occur when the clock source is ready.\r\n *\r\n * @note You can use HAL_RCC_GetClockConfig() function to know which clock is\r\n * currently used as system clock source.\r\n *\r\n * @note Depending on the device voltage range, the software has to set correctly\r\n * HPRE[3:0] bits to ensure that HCLK not exceed the maximum allowed frequency\r\n * (for more details refer to section above \"Initialization/de-initialization functions\")\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency)\r\n{\r\n uint32_t tickstart;\r\n uint32_t pllfreq;\r\n uint32_t hpre = RCC_SYSCLK_DIV1;\r\n\r\n /* Check Null pointer */\r\n if (RCC_ClkInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CLOCKTYPE(RCC_ClkInitStruct->ClockType));\r\n assert_param(IS_FLASH_LATENCY(FLatency));\r\n\r\n /* To correctly read data from FLASH memory, the number of wait states (LATENCY)\r\n must be correctly programmed according to the frequency of the CPU clock\r\n (HCLK) and the supply voltage of the device. */\r\n\r\n /* Increasing the number of wait states because of higher CPU frequency */\r\n if (FLatency > __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /*------------------------- SYSCLK Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\r\n {\r\n assert_param(IS_RCC_SYSCLKSOURCE(RCC_ClkInitStruct->SYSCLKSource));\r\n\r\n /* PLL is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\r\n {\r\n /* Check the PLL ready flag */\r\n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Undershoot management when selection PLL as SYSCLK source and frequency above 80Mhz */\r\n /* Compute target PLL output frequency */\r\n pllfreq = RCC_GetSysClockFreqFromPLLSource();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go over 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\r\n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\r\n (RCC_ClkInitStruct->AHBCLKDivider == RCC_SYSCLK_DIV1))))\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* HSE is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\r\n {\r\n /* Check the HSE ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* HSI is selected as System Clock Source */\r\n else\r\n {\r\n /* Check the HSI ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* Overshoot management when going down from PLL as SYSCLK source and frequency above 80Mhz */\r\n pllfreq = HAL_RCC_GetSysClockFreq();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go under 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n\r\n }\r\n\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- HCLK Configuration --------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\r\n {\r\n /* Set the highest APB divider in order to ensure that we do not go through\r\n a non-spec phase whatever we decrease or increase HCLK. */\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\r\n }\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\r\n }\r\n\r\n /* Set the new HCLK clock divider */\r\n assert_param(IS_RCC_HCLK(RCC_ClkInitStruct->AHBCLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\r\n }\r\n else\r\n {\r\n /* Is intermediate HCLK prescaler 2 applied internally, complete with HCLK prescaler 1 */\r\n if(hpre == RCC_SYSCLK_DIV2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\r\n }\r\n }\r\n\r\n /* Decreasing the number of wait states because of lower CPU frequency */\r\n if (FLatency < __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by polling the FLASH_ACR register */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- PCLK1 Configuration ---------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB1CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\r\n }\r\n\r\n /*-------------------------- PCLK2 Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB2CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\r\n\r\n /* Configure the source of time base considering new system clocks settings*/\r\n return HAL_InitTick(uwTickPrio);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief RCC clocks control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to:\r\n\r\n (+) Output clock to MCO pin.\r\n (+) Retrieve current clock frequencies.\r\n (+) Enable the Clock Security System.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Select the clock source to output on MCO pin(PA8/PG10).\r\n * @note PA8/PG10 should be configured in alternate function mode.\r\n * @note The default configuration of the GPIOG pin 10 (PG10) is set to reset mode (NRST pin)\r\n * and user shall set the NRST_MODE Bit in the FLASH OPTR register to be able to use it \r\n * as an MCO pin.\r\n * The @ref HAL_FLASHEx_OBProgram() API can be used to configure the NRST_MODE Bit value.\r\n * @param RCC_MCOx specifies the output direction for the clock source.\r\n * For STM32G4xx family this parameter can have only one value:\r\n * @arg @ref RCC_MCO_PA8 Clock source to output on MCO1 pin(PA8).\r\n * @arg @ref RCC_MCO_PG10 Clock source to output on MCO1 pin(PG10).\r\n * @param RCC_MCOSource specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled, no clock on MCO\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK system clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO sourcee\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param RCC_MCODiv specifies the MCO prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 no division applied to MCO clock\r\n * @arg @ref RCC_MCODIV_2 division by 2 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_4 division by 4 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_8 division by 8 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_16 division by 16 applied to MCO clock\r\n * @retval None\r\n */\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv)\r\n{\r\n GPIO_InitTypeDef gpio_initstruct;\r\n uint32_t mcoindex;\r\n uint32_t mco_gpio_index;\r\n GPIO_TypeDef * mco_gpio_port;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO(RCC_MCOx));\r\n\r\n /* Common GPIO init parameters */\r\n gpio_initstruct.Mode = GPIO_MODE_AF_PP;\r\n gpio_initstruct.Speed = GPIO_SPEED_FREQ_VERY_HIGH;\r\n gpio_initstruct.Pull = GPIO_NOPULL;\r\n\r\n /* Get MCOx selection */\r\n mcoindex = RCC_MCOx & RCC_MCO_INDEX_MASK;\r\n\r\n /* Get MCOx GPIO Port */\r\n mco_gpio_port = (GPIO_TypeDef *) RCC_GET_MCO_GPIO_PORT(RCC_MCOx);\r\n\r\n /* MCOx Clock Enable */\r\n mco_gpio_index = RCC_GET_MCO_GPIO_INDEX(RCC_MCOx);\r\n SET_BIT(RCC->AHB2ENR, (1UL << mco_gpio_index ));\r\n\r\n /* Configure the MCOx pin in alternate function mode */\r\n gpio_initstruct.Pin = RCC_GET_MCO_GPIO_PIN(RCC_MCOx);\r\n gpio_initstruct.Alternate = RCC_GET_MCO_GPIO_AF(RCC_MCOx);\r\n HAL_GPIO_Init(mco_gpio_port, &gpio_initstruct);\r\n\r\n if (mcoindex == RCC_MCO1_INDEX)\r\n {\r\n assert_param(IS_RCC_MCODIV(RCC_MCODiv));\r\n assert_param(IS_RCC_MCO1SOURCE(RCC_MCOSource));\r\n /* Mask MCOSEL[] and MCOPRE[] bits then set MCO clock source and prescaler */\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), (RCC_MCOSource | RCC_MCODiv));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the SYSCLK frequency.\r\n *\r\n * @note The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n * @note If SYSCLK source is HSI, function returns values based on HSI_VALUE(*)\r\n * @note If SYSCLK source is HSE, function returns values based on HSE_VALUE(**)\r\n * @note If SYSCLK source is PLL, function returns values based on HSE_VALUE(**),\r\n * HSI_VALUE(*) Value multiplied/divided by the PLL factors.\r\n * @note (*) HSI_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n * @note (**) HSE_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * @note The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @note This function can be used by the user application to compute the\r\n * baudrate for the communication peripherals or configure other parameters.\r\n *\r\n * @note Each time SYSCLK changes, this function must be called to update the\r\n * right SYSCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n *\r\n * @retval SYSCLK frequency\r\n */\r\nuint32_t HAL_RCC_GetSysClockFreq(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\r\n {\r\n /* HSI used as system clock source */\r\n sysclockfreq = HSI_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\r\n {\r\n /* HSE used as system clock source */\r\n sysclockfreq = HSE_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\r\n {\r\n /* PLL used as system clock source */\r\n\r\n /* PLL_VCO = ((HSE_VALUE or HSI_VALUE)/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n }\r\n else\r\n {\r\n sysclockfreq = 0U;\r\n }\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @brief Return the HCLK frequency.\r\n * @note Each time HCLK changes, this function must be called to update the\r\n * right HCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency.\r\n * @retval HCLK frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetHCLKFreq(void)\r\n{\r\n return SystemCoreClock;\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK1 frequency.\r\n * @note Each time PCLK1 changes, this function must be called to update the\r\n * right PCLK1 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK1 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK1Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK1 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq() >> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1) >> RCC_CFGR_PPRE1_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK2 frequency.\r\n * @note Each time PCLK2 changes, this function must be called to update the\r\n * right PCLK2 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK2 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK2Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK2 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq()>> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> RCC_CFGR_PPRE2_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_OscInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * will be configured.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_OscInitStruct != (void *)NULL);\r\n\r\n /* Set all possible values for the Oscillator type parameter ---------------*/\r\n RCC_OscInitStruct->OscillatorType = RCC_OSCILLATORTYPE_HSE | RCC_OSCILLATORTYPE_HSI | \\\r\n RCC_OSCILLATORTYPE_LSE | RCC_OSCILLATORTYPE_LSI | RCC_OSCILLATORTYPE_HSI48;\r\n\r\n /* Get the HSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSEBYP) == RCC_CR_HSEBYP)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->CR, RCC_CR_HSEON) == RCC_CR_HSEON)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_OFF;\r\n }\r\n\r\n /* Get the HSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSION) == RCC_CR_HSION)\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_OFF;\r\n }\r\n\r\n RCC_OscInitStruct->HSICalibrationValue = READ_BIT(RCC->ICSCR, RCC_ICSCR_HSITRIM) >> RCC_ICSCR_HSITRIM_Pos;\r\n\r\n /* Get the LSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEBYP) == RCC_BDCR_LSEBYP)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEON) == RCC_BDCR_LSEON)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_OFF;\r\n }\r\n\r\n /* Get the LSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CSR, RCC_CSR_LSION) == RCC_CSR_LSION)\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_OFF;\r\n }\r\n\r\n /* Get the HSI48 configuration ---------------------------------------------*/\r\n if(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON) == RCC_CRRCR_HSI48ON)\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_OFF;\r\n }\r\n\r\n /* Get the PLL configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_PLLON) == RCC_CR_PLLON)\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_OFF;\r\n }\r\n RCC_OscInitStruct->PLL.PLLSource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n RCC_OscInitStruct->PLL.PLLM = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U;\r\n RCC_OscInitStruct->PLL.PLLN = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n RCC_OscInitStruct->PLL.PLLQ = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLR = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLP = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_ClkInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_ClkInitStruct pointer to an RCC_ClkInitTypeDef structure that\r\n * will be configured.\r\n * @param pFLatency Pointer on the Flash Latency.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_ClkInitStruct != (void *)NULL);\r\n assert_param(pFLatency != (void *)NULL);\r\n\r\n /* Set all possible values for the Clock type parameter --------------------*/\r\n RCC_ClkInitStruct->ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;\r\n\r\n /* Get the SYSCLK configuration --------------------------------------------*/\r\n RCC_ClkInitStruct->SYSCLKSource = READ_BIT(RCC->CFGR, RCC_CFGR_SW);\r\n\r\n /* Get the HCLK configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->AHBCLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_HPRE);\r\n\r\n /* Get the APB1 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB1CLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1);\r\n\r\n /* Get the APB2 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB2CLKDivider = (READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> 3U);\r\n\r\n /* Get the Flash Wait State (Latency) configuration ------------------------*/\r\n *pFLatency = __HAL_FLASH_GET_LATENCY();\r\n}\r\n\r\n/**\r\n * @brief Enable the Clock Security System.\r\n * @note If a failure is detected on the HSE oscillator clock, this oscillator\r\n * is automatically disabled and an interrupt is generated to inform the\r\n * software about the failure (Clock Security System Interrupt, CSSI),\r\n * allowing the MCU to perform rescue operations. The CSSI is linked to\r\n * the Cortex-M4 NMI (Non-Maskable Interrupt) exception vector.\r\n * @note The Clock Security System can only be cleared by reset.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableCSS(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_CSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note If a failure is detected on the external 32 kHz oscillator,\r\n * the LSE clock is no longer supplied to the RTC but no hardware action\r\n * is made to the registers. If enabled, an interrupt will be generated\r\n * and handle through @ref RCCEx_EXTI_LINE_LSECSS\r\n * @note The Clock Security System can only be cleared by reset or after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note After LSE failure detection, the software must disable LSECSSON\r\n * @note The Clock Security System can only be cleared by reset otherwise.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC Clock Security System interrupt request.\r\n * @note This API should be called under the NMI_Handler().\r\n * @retval None\r\n */\r\nvoid HAL_RCC_NMI_IRQHandler(void)\r\n{\r\n /* Check RCC CSSF interrupt flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_CSS))\r\n {\r\n /* RCC Clock Security System interrupt user callback */\r\n HAL_RCC_CSSCallback();\r\n\r\n /* Clear RCC CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_CSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCC Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCC_CSSCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_RCC_CSSCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup RCC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Compute SYSCLK frequency based on PLL SYSCLK source.\r\n * @retval SYSCLK frequency\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities RCC extended peripheral:\r\n * + Extended Peripheral Control functions\r\n * + Extended Clock management functions\r\n * + Extended Clock Recovery System Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx RCCEx\r\n * @brief RCC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Constants RCCEx Private Constants\r\n * @{\r\n */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n\r\n#define DIVIDER_P_UPDATE 0U\r\n#define DIVIDER_Q_UPDATE 1U\r\n#define DIVIDER_R_UPDATE 2U\r\n\r\n#define __LSCO_CLK_ENABLE() __HAL_RCC_GPIOA_CLK_ENABLE()\r\n#define LSCO_GPIO_PORT GPIOA\r\n#define LSCO_PIN GPIO_PIN_2\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Functions RCCEx Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Functions RCCEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the RCC Clocks\r\n frequencies.\r\n [..]\r\n (@) Important note: Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to\r\n select the RTC clock source; in this case the Backup domain will be reset in\r\n order to modify the RTC Clock source, as consequence RTC registers (including\r\n the backup registers) are set to their reset values.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initialize the RCC extended peripherals clocks according to the specified\r\n * parameters in the RCC_PeriphCLKInitTypeDef.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * contains a field PeriphClockSelection which can be a combination of the following values:\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QuadSPI peripheral clock (only for devices with QuadSPI)\r\n *\r\n * @note Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to select\r\n * the RTC clock source: in this case the access to Backup domain is enabled.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n uint32_t tmpregister;\r\n uint32_t tickstart;\r\n HAL_StatusTypeDef ret = HAL_OK; /* Intermediate status */\r\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\r\n\r\n /*-------------------------- RTC clock source configuration ----------------------*/\r\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n \r\n /* Check for RTC Parameters used to output RTCCLK */\r\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\r\n\r\n /* Enable Power Clock */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n \r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n\r\n if(ret == HAL_OK)\r\n { \r\n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\r\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\r\n \r\n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\r\n {\r\n /* Store the content of BDCR register before the reset of Backup Domain */\r\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\r\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\r\n __HAL_RCC_BACKUPRESET_FORCE();\r\n __HAL_RCC_BACKUPRESET_RELEASE();\r\n /* Restore the Content of BDCR register */\r\n RCC->BDCR = tmpregister;\r\n }\r\n\r\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\r\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n }\r\n \r\n if(ret == HAL_OK)\r\n {\r\n /* Apply new RTC clock source selection */\r\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*-------------------------- USART1 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\r\n\r\n /* Configure the USART1 clock source */\r\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART2 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\r\n\r\n /* Configure the USART2 clock source */\r\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART3 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\r\n\r\n /* Configure the USART3 clock source */\r\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\r\n }\r\n\r\n#if defined(UART4)\r\n /*-------------------------- UART4 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\r\n\r\n /* Configure the UART4 clock source */\r\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\r\n }\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n /*-------------------------- UART5 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART5CLKSOURCE(PeriphClkInit->Uart5ClockSelection));\r\n\r\n /* Configure the UART5 clock source */\r\n __HAL_RCC_UART5_CONFIG(PeriphClkInit->Uart5ClockSelection);\r\n }\r\n\r\n#endif /* UART5 */\r\n\r\n /*-------------------------- LPUART1 clock source configuration ------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\r\n\r\n /* Configure the LPUAR1 clock source */\r\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\r\n\r\n /* Configure the I2C1 clock source */\r\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C2 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\r\n\r\n /* Configure the I2C2 clock source */\r\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C3 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\r\n\r\n /* Configure the I2C3 clock source */\r\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\r\n }\r\n\r\n#if defined(I2C4) \r\n\r\n /*-------------------------- I2C4 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C4CLKSOURCE(PeriphClkInit->I2c4ClockSelection));\r\n\r\n /* Configure the I2C4 clock source */\r\n __HAL_RCC_I2C4_CONFIG(PeriphClkInit->I2c4ClockSelection);\r\n }\r\n\r\n#endif /* I2C4 */\r\n\r\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\r\n\r\n /* Configure the LPTIM1 clock source */\r\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\r\n }\r\n\r\n /*-------------------------- SAI1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\r\n\r\n /* Configure the SAI1 interface clock source */\r\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\r\n \r\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- I2S clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\r\n\r\n /* Configure the I2S interface clock source */\r\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\r\n \r\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#if defined(FDCAN1)\r\n /*-------------------------- FDCAN clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\r\n\r\n /* Configure the FDCAN interface clock source */\r\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\r\n \r\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n\r\n /*-------------------------- USB clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\r\n {\r\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\r\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\r\n\r\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* USB */\r\n\r\n /*-------------------------- RNG clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\r\n {\r\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\r\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\r\n\r\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- ADC12 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\r\n\r\n /* Configure the ADC12 interface clock source */\r\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\r\n \r\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n \r\n#if defined(ADC345_COMMON)\r\n /*-------------------------- ADC345 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC345CLKSOURCE(PeriphClkInit->Adc345ClockSelection));\r\n\r\n /* Configure the ADC345 interface clock source */\r\n __HAL_RCC_ADC345_CONFIG(PeriphClkInit->Adc345ClockSelection);\r\n \r\n if(PeriphClkInit->Adc345ClockSelection == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n /*-------------------------- QuadSPIx clock source configuration ----------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_QSPICLKSOURCE(PeriphClkInit->QspiClockSelection));\r\n\r\n /* Configure the QuadSPI clock source */\r\n __HAL_RCC_QSPI_CONFIG(PeriphClkInit->QspiClockSelection);\r\n\r\n if(PeriphClkInit->QspiClockSelection == RCC_QSPICLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* QUADSPI */\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the RCC_ClkInitStruct according to the internal RCC configuration registers.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * returns the configuration information for the Extended Peripherals\r\n * clocks(USART1, USART2, USART3, UART4, UART5, LPUART1, I2C1, I2C2, I2C3, I2C4,\r\n * LPTIM1, SAI1, I2Sx, FDCANx, USB, RNG, ADCx, RTC, QSPI).\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n /* Set all possible values for the extended clock type parameter------------*/\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32GBK1CB)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#endif /* STM32G431xx */\r\n\r\n\r\n /* Get the USART1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart1ClockSelection = __HAL_RCC_GET_USART1_SOURCE();\r\n /* Get the USART2 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart2ClockSelection = __HAL_RCC_GET_USART2_SOURCE();\r\n /* Get the USART3 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart3ClockSelection = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n#if defined(UART4)\r\n /* Get the UART4 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart4ClockSelection = __HAL_RCC_GET_UART4_SOURCE();\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n /* Get the UART5 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart5ClockSelection = __HAL_RCC_GET_UART5_SOURCE();\r\n#endif /* UART5 */\r\n \r\n /* Get the LPUART1 clock source --------------------------------------------*/\r\n PeriphClkInit->Lpuart1ClockSelection = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n /* Get the I2C1 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c1ClockSelection = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n /* Get the I2C2 clock source ----------------------------------------------*/\r\n PeriphClkInit->I2c2ClockSelection = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n /* Get the I2C3 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c3ClockSelection = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n#if defined(I2C4)\r\n /* Get the I2C4 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c4ClockSelection = __HAL_RCC_GET_I2C4_SOURCE();\r\n#endif /* I2C4 */\r\n\r\n /* Get the LPTIM1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Lptim1ClockSelection = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n /* Get the SAI1 clock source -----------------------------------------------*/\r\n PeriphClkInit->Sai1ClockSelection = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n /* Get the I2S clock source -----------------------------------------------*/\r\n PeriphClkInit->I2sClockSelection = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n#if defined(FDCAN1)\r\n /* Get the FDCAN clock source -----------------------------------------------*/\r\n PeriphClkInit->FdcanClockSelection = __HAL_RCC_GET_FDCAN_SOURCE();\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n /* Get the USB clock source ------------------------------------------------*/\r\n PeriphClkInit->UsbClockSelection = __HAL_RCC_GET_USB_SOURCE();\r\n#endif /* USB */\r\n\r\n /* Get the RNG clock source ------------------------------------------------*/\r\n PeriphClkInit->RngClockSelection = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n /* Get the ADC12 clock source -----------------------------------------------*/\r\n PeriphClkInit->Adc12ClockSelection = __HAL_RCC_GET_ADC12_SOURCE();\r\n\r\n#if defined(ADC345_COMMON)\r\n /* Get the ADC345 clock source ----------------------------------------------*/\r\n PeriphClkInit->Adc345ClockSelection = __HAL_RCC_GET_ADC345_SOURCE();\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n /* Get the QuadSPIclock source --------------------------------------------*/\r\n PeriphClkInit->QspiClockSelection = __HAL_RCC_GET_QSPI_SOURCE();\r\n#endif /* QUADSPI */\r\n\r\n /* Get the RTC clock source ------------------------------------------------*/\r\n PeriphClkInit->RTCClockSelection = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n}\r\n\r\n/**\r\n * @brief Return the peripheral clock frequency for peripherals with clock source from PLL\r\n * @note Return 0 if peripheral clock identifier not managed by this API\r\n * @param PeriphClk Peripheral clock identifier\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S SPI peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QSPI peripheral clock (only for devices with QSPI)\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @retval Frequency in Hz\r\n */\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk)\r\n{\r\n uint32_t frequency = 0U;\r\n uint32_t srcclk;\r\n uint32_t pllvco, plln, pllp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClk));\r\n\r\n if(PeriphClk == RCC_PERIPHCLK_RTC)\r\n {\r\n /* Get the current RTC source */\r\n srcclk = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n /* Check if LSE is ready and if RTC clock selection is LSE */\r\n if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_RTCCLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Check if LSI is ready and if RTC clock selection is LSI */\r\n else if ((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_RTCCLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n /* Check if HSE is ready and if RTC clock selection is HSI_DIV32*/\r\n else if ((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY)) && (srcclk == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n {\r\n frequency = HSE_VALUE / 32U;\r\n }\r\n /* Clock not enabled for RTC*/\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n }\r\n else\r\n {\r\n /* Other external peripheral clock source than RTC */\r\n\r\n /* Compute PLL clock input */\r\n if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSI) /* HSI ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY))\r\n {\r\n pllvco = HSI_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSE) /* HSE ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY))\r\n {\r\n pllvco = HSE_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else /* No source */\r\n {\r\n pllvco = 0U;\r\n }\r\n\r\n /* f(PLL Source) / PLLM */\r\n pllvco = (pllvco / ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U));\r\n\r\n switch(PeriphClk)\r\n {\r\n\r\n case RCC_PERIPHCLK_USART1:\r\n /* Get the current USART1 source */\r\n srcclk = __HAL_RCC_GET_USART1_SOURCE();\r\n\r\n if(srcclk == RCC_USART1CLKSOURCE_PCLK2)\r\n {\r\n frequency = HAL_RCC_GetPCLK2Freq();\r\n }\r\n else if(srcclk == RCC_USART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART1CLKSOURCE_HSI) )\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART2:\r\n /* Get the current USART2 source */\r\n srcclk = __HAL_RCC_GET_USART2_SOURCE();\r\n\r\n if(srcclk == RCC_USART2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART2CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART3:\r\n /* Get the current USART3 source */\r\n srcclk = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n if(srcclk == RCC_USART3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART3CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(UART4)\r\n case RCC_PERIPHCLK_UART4:\r\n /* Get the current UART4 source */\r\n srcclk = __HAL_RCC_GET_UART4_SOURCE();\r\n\r\n if(srcclk == RCC_UART4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART4CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n case RCC_PERIPHCLK_UART5:\r\n /* Get the current UART5 source */\r\n srcclk = __HAL_RCC_GET_UART5_SOURCE();\r\n\r\n if(srcclk == RCC_UART5CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART5CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART5CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART5CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART5 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART5 */\r\n\r\n case RCC_PERIPHCLK_LPUART1:\r\n /* Get the current LPUART1 source */\r\n srcclk = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n if(srcclk == RCC_LPUART1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_LPUART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPUART1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPUART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPUART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C1:\r\n /* Get the current I2C1 source */\r\n srcclk = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n if(srcclk == RCC_I2C1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C2:\r\n /* Get the current I2C2 source */\r\n srcclk = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n if(srcclk == RCC_I2C2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C3:\r\n /* Get the current I2C3 source */\r\n srcclk = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n if(srcclk == RCC_I2C3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(I2C4)\r\n\r\n case RCC_PERIPHCLK_I2C4:\r\n /* Get the current I2C4 source */\r\n srcclk = __HAL_RCC_GET_I2C4_SOURCE();\r\n\r\n if(srcclk == RCC_I2C4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* I2C4 */\r\n\r\n case RCC_PERIPHCLK_LPTIM1:\r\n /* Get the current LPTIM1 source */\r\n srcclk = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n if(srcclk == RCC_LPTIM1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPTIM1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_SAI1:\r\n /* Get the current SAI1 source */\r\n srcclk = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n if(srcclk == RCC_SAI1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_SAI1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for SAI1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2S:\r\n /* Get the current I2Sx source */\r\n srcclk = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n if(srcclk == RCC_I2SCLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n } \r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2SCLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2S */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(FDCAN1)\r\n case RCC_PERIPHCLK_FDCAN:\r\n /* Get the current FDCANx source */\r\n srcclk = __HAL_RCC_GET_FDCAN_SOURCE();\r\n\r\n if(srcclk == RCC_FDCANCLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_HSE)\r\n {\r\n frequency = HSE_VALUE;\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n /* Clock not enabled for FDCAN */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* FDCAN1 */\r\n \r\n#if defined(USB)\r\n \r\n case RCC_PERIPHCLK_USB:\r\n /* Get the current USB source */\r\n srcclk = __HAL_RCC_GET_USB_SOURCE();\r\n \r\n if(srcclk == RCC_USBCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_USBCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n \r\n#endif /* USB */\r\n\r\n case RCC_PERIPHCLK_RNG:\r\n /* Get the current RNG source */\r\n srcclk = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n if(srcclk == RCC_RNGCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if( (HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_RNGCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_ADC12:\r\n /* Get the current ADC12 source */\r\n srcclk = __HAL_RCC_GET_ADC12_SOURCE();\r\n \r\n if(srcclk == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC12CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC12 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(ADC345_COMMON)\r\n case RCC_PERIPHCLK_ADC345:\r\n /* Get the current ADC345 source */\r\n srcclk = __HAL_RCC_GET_ADC345_SOURCE();\r\n \r\n if(srcclk == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC345CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC345 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n case RCC_PERIPHCLK_QSPI:\r\n /* Get the current QSPI source */\r\n srcclk = __HAL_RCC_GET_QSPI_SOURCE();\r\n \r\n if(srcclk == RCC_QSPICLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if(srcclk == RCC_QSPICLKSOURCE_HSI)\r\n {\r\n frequency = HSI_VALUE;\r\n } \r\n else if(srcclk == RCC_QSPICLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* QUADSPI */\r\n\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n return(frequency);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group2 Extended Clock management functions\r\n * @brief Extended Clock management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended clock management functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the\r\n activation or deactivation of LSE CSS,\r\n Low speed clock output and clock after wake-up from STOP mode.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note Prior to enable the LSE Clock Security System, LSE oscillator is to be enabled\r\n * with HAL_RCC_OscConfig() and the LSE oscillator clock is to be selected as RTC\r\n * clock with HAL_RCCEx_PeriphCLKConfig().\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note LSE Clock Security System can only be disabled after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Disable LSE CSS IT if any */\r\n __HAL_RCC_DISABLE_IT(RCC_IT_LSECSS);\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System Interrupt & corresponding EXTI line.\r\n * @note LSE Clock Security System Interrupt is mapped on RTC EXTI line 19\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void)\r\n{\r\n /* Enable LSE CSS */\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Enable LSE CSS IT */\r\n __HAL_RCC_ENABLE_IT(RCC_IT_LSECSS);\r\n\r\n /* Enable IT on EXTI Line 19 */\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_IT();\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE();\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC LSE Clock Security System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void)\r\n{\r\n /* Check RCC LSE CSSF flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_LSECSS))\r\n {\r\n /* RCC LSE Clock Security System interrupt user callback */\r\n HAL_RCCEx_LSECSS_Callback();\r\n\r\n /* Clear RCC LSE CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_LSECSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx LSE Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_LSECSS_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_LSECSS_Callback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Select the Low Speed clock source to output on LSCO pin (PA2).\r\n * @param LSCOSource specifies the Low Speed clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSCOSOURCE_LSI LSI clock selected as LSCO source\r\n * @arg @ref RCC_LSCOSOURCE_LSE LSE clock selected as LSCO source\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource)\r\n{\r\n GPIO_InitTypeDef GPIO_InitStruct;\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSCOSOURCE(LSCOSource));\r\n\r\n /* LSCO Pin Clock Enable */\r\n __LSCO_CLK_ENABLE();\r\n\r\n /* Configure the LSCO pin in analog mode */\r\n GPIO_InitStruct.Pin = LSCO_PIN;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(LSCO_GPIO_PORT, &GPIO_InitStruct);\r\n\r\n /* Update LSCOSEL clock source in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSCOSEL | RCC_BDCR_LSCOEN, LSCOSource | RCC_BDCR_LSCOEN);\r\n\r\n if(backupchanged == SET)\r\n {\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the Low Speed clock output.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSCO(void)\r\n{\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Update LSCOEN bit in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable access to the backup domain */\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSCOEN);\r\n\r\n /* Restore previous configuration */\r\n if(backupchanged == SET)\r\n {\r\n /* Disable access to the backup domain */\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(CRS)\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group3 Extended Clock Recovery System Control functions\r\n * @brief Extended Clock Recovery System Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Clock Recovery System Control functions #####\r\n ===============================================================================\r\n [..]\r\n For devices with Clock Recovery System feature (CRS), RCC Extension HAL driver can be used as follows:\r\n\r\n (#) In System clock config, HSI48 needs to be enabled\r\n\r\n (#) Enable CRS clock in IP MSP init which will use CRS functions\r\n\r\n (#) Call CRS functions as follows:\r\n (##) Prepare synchronization configuration necessary for HSI48 calibration\r\n (+++) Default values can be set for frequency Error Measurement (reload and error limit)\r\n and also HSI48 oscillator smooth trimming.\r\n (+++) Macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE can be also used to calculate\r\n directly reload value with target and sychronization frequencies values\r\n (##) Call function HAL_RCCEx_CRSConfig which\r\n (+++) Resets CRS registers to their default values.\r\n (+++) Configures CRS registers with synchronization configuration\r\n (+++) Enables automatic calibration and frequency error counter feature\r\n Note: When using USB LPM (Link Power Management) and the device is in Sleep mode, the\r\n periodic USB SOF will not be generated by the host. No SYNC signal will therefore be\r\n provided to the CRS to calibrate the HSI48 on the run. To guarantee the required clock\r\n precision after waking up from Sleep mode, the LSE or reference clock on the GPIOs\r\n should be used as SYNC signal.\r\n\r\n (##) A polling function is provided to wait for complete synchronization\r\n (+++) Call function HAL_RCCEx_CRSWaitSynchronization()\r\n (+++) According to CRS status, user can decide to adjust again the calibration or continue\r\n application if synchronization is OK\r\n\r\n (#) User can retrieve information related to synchronization in calling function\r\n HAL_RCCEx_CRSGetSynchronizationInfo()\r\n\r\n (#) Regarding synchronization status and synchronization information, user can try a new calibration\r\n in changing synchronization configuration and call again HAL_RCCEx_CRSConfig.\r\n Note: When the SYNC event is detected during the downcounting phase (before reaching the zero value),\r\n it means that the actual frequency is lower than the target (and so, that the TRIM value should be\r\n incremented), while when it is detected during the upcounting phase it means that the actual frequency\r\n is higher (and that the TRIM value should be decremented).\r\n\r\n (#) In interrupt mode, user can resort to the available macros (__HAL_RCC_CRS_XXX_IT). Interrupts will go\r\n through CRS Handler (CRS_IRQn/CRS_IRQHandler)\r\n (++) Call function HAL_RCCEx_CRSConfig()\r\n (++) Enable CRS_IRQn (thanks to NVIC functions)\r\n (++) Enable CRS interrupt (__HAL_RCC_CRS_ENABLE_IT)\r\n (++) Implement CRS status management in the following user callbacks called from\r\n HAL_RCCEx_CRS_IRQHandler():\r\n (+++) HAL_RCCEx_CRS_SyncOkCallback()\r\n (+++) HAL_RCCEx_CRS_SyncWarnCallback()\r\n (+++) HAL_RCCEx_CRS_ExpectedSyncCallback()\r\n (+++) HAL_RCCEx_CRS_ErrorCallback()\r\n\r\n (#) To force a SYNC EVENT, user can use the function HAL_RCCEx_CRSSoftwareSynchronizationGenerate().\r\n This function can be called before calling HAL_RCCEx_CRSConfig (for instance in Systick handler)\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start automatic synchronization for polling mode\r\n * @param pInit Pointer on RCC_CRSInitTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit)\r\n{\r\n uint32_t value;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CRS_SYNC_DIV(pInit->Prescaler));\r\n assert_param(IS_RCC_CRS_SYNC_SOURCE(pInit->Source));\r\n assert_param(IS_RCC_CRS_SYNC_POLARITY(pInit->Polarity));\r\n assert_param(IS_RCC_CRS_RELOADVALUE(pInit->ReloadValue));\r\n assert_param(IS_RCC_CRS_ERRORLIMIT(pInit->ErrorLimitValue));\r\n assert_param(IS_RCC_CRS_HSI48CALIBRATION(pInit->HSI48CalibrationValue));\r\n\r\n /* CONFIGURATION */\r\n\r\n /* Before configuration, reset CRS registers to their default values*/\r\n __HAL_RCC_CRS_FORCE_RESET();\r\n __HAL_RCC_CRS_RELEASE_RESET();\r\n\r\n /* Set the SYNCDIV[2:0] bits according to Prescaler value */\r\n /* Set the SYNCSRC[1:0] bits according to Source value */\r\n /* Set the SYNCSPOL bit according to Polarity value */\r\n value = (pInit->Prescaler | pInit->Source | pInit->Polarity);\r\n /* Set the RELOAD[15:0] bits according to ReloadValue value */\r\n value |= pInit->ReloadValue;\r\n /* Set the FELIM[7:0] bits according to ErrorLimitValue value */\r\n value |= (pInit->ErrorLimitValue << CRS_CFGR_FELIM_Pos);\r\n WRITE_REG(CRS->CFGR, value);\r\n\r\n /* Adjust HSI48 oscillator smooth trimming */\r\n /* Set the TRIM[6:0] bits according to RCC_CRS_HSI48CalibrationValue value */\r\n MODIFY_REG(CRS->CR, CRS_CR_TRIM, (pInit->HSI48CalibrationValue << CRS_CR_TRIM_Pos));\r\n\r\n /* START AUTOMATIC SYNCHRONIZATION*/\r\n\r\n /* Enable Automatic trimming & Frequency error counter */\r\n SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN | CRS_CR_CEN);\r\n}\r\n\r\n/**\r\n * @brief Generate the software synchronization event\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void)\r\n{\r\n SET_BIT(CRS->CR, CRS_CR_SWSYNC);\r\n}\r\n\r\n/**\r\n * @brief Return synchronization info\r\n * @param pSynchroInfo Pointer on RCC_CRSSynchroInfoTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo)\r\n{\r\n /* Check the parameter */\r\n assert_param(pSynchroInfo != (void *)NULL);\r\n\r\n /* Get the reload value */\r\n pSynchroInfo->ReloadValue = (READ_BIT(CRS->CFGR, CRS_CFGR_RELOAD));\r\n\r\n /* Get HSI48 oscillator smooth trimming */\r\n pSynchroInfo->HSI48CalibrationValue = (READ_BIT(CRS->CR, CRS_CR_TRIM) >> CRS_CR_TRIM_Pos);\r\n\r\n /* Get Frequency error capture */\r\n pSynchroInfo->FreqErrorCapture = (READ_BIT(CRS->ISR, CRS_ISR_FECAP) >> CRS_ISR_FECAP_Pos);\r\n\r\n /* Get Frequency error direction */\r\n pSynchroInfo->FreqErrorDirection = (READ_BIT(CRS->ISR, CRS_ISR_FEDIR));\r\n}\r\n\r\n/**\r\n* @brief Wait for CRS Synchronization status.\r\n* @param Timeout Duration of the timeout\r\n* @note Timeout is based on the maximum time to receive a SYNC event based on synchronization\r\n* frequency.\r\n* @note If Timeout set to HAL_MAX_DELAY, HAL_TIMEOUT will be never returned.\r\n* @retval Combination of Synchronization status\r\n* This parameter can be a combination of the following values:\r\n* @arg @ref RCC_CRS_TIMEOUT\r\n* @arg @ref RCC_CRS_SYNCOK\r\n* @arg @ref RCC_CRS_SYNCWARN\r\n* @arg @ref RCC_CRS_SYNCERR\r\n* @arg @ref RCC_CRS_SYNCMISS\r\n* @arg @ref RCC_CRS_TRIMOVF\r\n*/\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout)\r\n{\r\n uint32_t crsstatus = RCC_CRS_NONE;\r\n uint32_t tickstart;\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for CRS flag or timeout detection */\r\n do\r\n {\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if(((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n crsstatus = RCC_CRS_TIMEOUT;\r\n }\r\n }\r\n /* Check CRS SYNCOK flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCOK))\r\n {\r\n /* CRS SYNC event OK */\r\n crsstatus |= RCC_CRS_SYNCOK;\r\n\r\n /* Clear CRS SYNC event OK bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCOK);\r\n }\r\n\r\n /* Check CRS SYNCWARN flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCWARN))\r\n {\r\n /* CRS SYNC warning */\r\n crsstatus |= RCC_CRS_SYNCWARN;\r\n\r\n /* Clear CRS SYNCWARN bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCWARN);\r\n }\r\n\r\n /* Check CRS TRIM overflow flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_TRIMOVF))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_TRIMOVF;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_TRIMOVF);\r\n }\r\n\r\n /* Check CRS Error flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCERR))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_SYNCERR;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCERR);\r\n }\r\n\r\n /* Check CRS SYNC Missed flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCMISS))\r\n {\r\n /* CRS SYNC Missed */\r\n crsstatus |= RCC_CRS_SYNCMISS;\r\n\r\n /* Clear CRS SYNC Missed bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCMISS);\r\n }\r\n\r\n /* Check CRS Expected SYNC flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_ESYNC))\r\n {\r\n /* frequency error counter reached a zero value */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_ESYNC);\r\n }\r\n } while(RCC_CRS_NONE == crsstatus);\r\n\r\n return crsstatus;\r\n}\r\n\r\n/**\r\n * @brief Handle the Clock Recovery System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRS_IRQHandler(void)\r\n{\r\n uint32_t crserror = RCC_CRS_NONE;\r\n /* Get current IT flags and IT sources values */\r\n uint32_t itflags = READ_REG(CRS->ISR);\r\n uint32_t itsources = READ_REG(CRS->CR);\r\n\r\n /* Check CRS SYNCOK flag */\r\n if(((itflags & RCC_CRS_FLAG_SYNCOK) != 0U) && ((itsources & RCC_CRS_IT_SYNCOK) != 0U))\r\n {\r\n /* Clear CRS SYNC event OK flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCOKC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncOkCallback();\r\n }\r\n /* Check CRS SYNCWARN flag */\r\n else if(((itflags & RCC_CRS_FLAG_SYNCWARN) != 0U) && ((itsources & RCC_CRS_IT_SYNCWARN) != 0U))\r\n {\r\n /* Clear CRS SYNCWARN flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCWARNC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncWarnCallback();\r\n }\r\n /* Check CRS Expected SYNC flag */\r\n else if(((itflags & RCC_CRS_FLAG_ESYNC) != 0U) && ((itsources & RCC_CRS_IT_ESYNC) != 0U))\r\n {\r\n /* frequency error counter reached a zero value */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ESYNCC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_ExpectedSyncCallback();\r\n }\r\n /* Check CRS Error flags */\r\n else\r\n {\r\n if(((itflags & RCC_CRS_FLAG_ERR) != 0U) && ((itsources & RCC_CRS_IT_ERR) != 0U))\r\n {\r\n if((itflags & RCC_CRS_FLAG_SYNCERR) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCERR;\r\n }\r\n if((itflags & RCC_CRS_FLAG_SYNCMISS) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCMISS;\r\n }\r\n if((itflags & RCC_CRS_FLAG_TRIMOVF) != 0U)\r\n {\r\n crserror |= RCC_CRS_TRIMOVF;\r\n }\r\n\r\n /* Clear CRS Error flags */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC);\r\n\r\n /* user error callback */\r\n HAL_RCCEx_CRS_ErrorCallback(crserror);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCOK interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncOkCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncOkCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCWARN interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncWarnCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncWarnCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Expected SYNC interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ExpectedSyncCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ExpectedSyncCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Error interrupt callback.\r\n * @param Error Combination of Error status.\r\n * This parameter can be a combination of the following values:\r\n * @arg @ref RCC_CRS_SYNCERR\r\n * @arg @ref RCC_CRS_SYNCMISS\r\n * @arg @ref RCC_CRS_TRIMOVF\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ErrorCallback(uint32_t Error)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(Error);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ErrorCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* CRS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer (TIM) peripheral:\r\n * + TIM Time Base Initialization\r\n * + TIM Time Base Start\r\n * + TIM Time Base Start Interruption\r\n * + TIM Time Base Start DMA\r\n * + TIM Output Compare/PWM Initialization\r\n * + TIM Output Compare/PWM Channel Configuration\r\n * + TIM Output Compare/PWM Start\r\n * + TIM Output Compare/PWM Start Interruption\r\n * + TIM Output Compare/PWM Start DMA\r\n * + TIM Input Capture Initialization\r\n * + TIM Input Capture Channel Configuration\r\n * + TIM Input Capture Start\r\n * + TIM Input Capture Start Interruption\r\n * + TIM Input Capture Start DMA\r\n * + TIM One Pulse Initialization\r\n * + TIM One Pulse Channel Configuration\r\n * + TIM One Pulse Start\r\n * + TIM Encoder Interface Initialization\r\n * + TIM Encoder Interface Start\r\n * + TIM Encoder Interface Start Interruption\r\n * + TIM Encoder Interface Start DMA\r\n * + Commutation Event configuration with Interruption and DMA\r\n * + TIM OCRef clear configuration\r\n * + TIM External Clock configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Generic features #####\r\n ==============================================================================\r\n [..] The Timer features include:\r\n (#) 16-bit up, down, up/down auto-reload counter.\r\n (#) 16-bit programmable prescaler allowing dividing (also on the fly) the\r\n counter clock frequency either by any factor between 1 and 65536.\r\n (#) Up to 4 independent channels for:\r\n (++) Input Capture\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to interconnect\r\n several timers together.\r\n (#) Supports incremental encoder for positioning purposes\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Time Base : HAL_TIM_Base_MspInit()\r\n (++) Input Capture : HAL_TIM_IC_MspInit()\r\n (++) Output Compare : HAL_TIM_OC_MspInit()\r\n (++) PWM generation : HAL_TIM_PWM_MspInit()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_MspInit()\r\n (++) Encoder mode output : HAL_TIM_Encoder_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n Initialization function of this driver:\r\n (++) HAL_TIM_Base_Init: to use the Timer to generate a simple time base\r\n (++) HAL_TIM_OC_Init, HAL_TIM_OC_ConfigChannel and optionally HAL_TIMEx_OC_ConfigPulseOnCompare:\r\n to use the Timer to generate an Output Compare signal.\r\n (++) HAL_TIM_PWM_Init and HAL_TIM_PWM_ConfigChannel: to use the Timer to generate a\r\n PWM signal.\r\n (++) HAL_TIM_IC_Init and HAL_TIM_IC_ConfigChannel: to use the Timer to measure an\r\n external signal.\r\n (++) HAL_TIM_OnePulse_Init and HAL_TIM_OnePulse_ConfigChannel: to use the Timer\r\n in One Pulse Mode.\r\n (++) HAL_TIM_Encoder_Init: to use the Timer Encoder Interface.\r\n\r\n (#) Activate the TIM peripheral using one of the start functions depending from the feature used:\r\n (++) Time Base : HAL_TIM_Base_Start(), HAL_TIM_Base_Start_DMA(), HAL_TIM_Base_Start_IT()\r\n (++) Input Capture : HAL_TIM_IC_Start(), HAL_TIM_IC_Start_DMA(), HAL_TIM_IC_Start_IT()\r\n (++) Output Compare : HAL_TIM_OC_Start(), HAL_TIM_OC_Start_DMA(), HAL_TIM_OC_Start_IT()\r\n (++) PWM generation : HAL_TIM_PWM_Start(), HAL_TIM_PWM_Start_DMA(), HAL_TIM_PWM_Start_IT()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_Start(), HAL_TIM_OnePulse_Start_IT()\r\n (++) Encoder mode output : HAL_TIM_Encoder_Start(), HAL_TIM_Encoder_Start_DMA(), HAL_TIM_Encoder_Start_IT().\r\n\r\n (#) The DMA Burst is managed with the two following functions:\r\n HAL_TIM_DMABurst_WriteStart()\r\n HAL_TIM_DMABurst_ReadStart()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n\r\n [..]\r\n The compilation define USE_HAL_TIM_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n [..]\r\n Use Function HAL_TIM_RegisterCallback() to register a callback.\r\n HAL_TIM_RegisterCallback() takes as parameters the HAL peripheral handle,\r\n the Callback ID and a pointer to the user callback function.\r\n\r\n [..]\r\n Use function HAL_TIM_UnRegisterCallback() to reset a callback to the default\r\n weak function.\r\n HAL_TIM_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n\r\n [..]\r\n These functions allow to register/unregister following callbacks:\r\n (+) Base_MspInitCallback : TIM Base Msp Init Callback.\r\n (+) Base_MspDeInitCallback : TIM Base Msp DeInit Callback.\r\n (+) IC_MspInitCallback : TIM IC Msp Init Callback.\r\n (+) IC_MspDeInitCallback : TIM IC Msp DeInit Callback.\r\n (+) OC_MspInitCallback : TIM OC Msp Init Callback.\r\n (+) OC_MspDeInitCallback : TIM OC Msp DeInit Callback.\r\n (+) PWM_MspInitCallback : TIM PWM Msp Init Callback.\r\n (+) PWM_MspDeInitCallback : TIM PWM Msp DeInit Callback.\r\n (+) OnePulse_MspInitCallback : TIM One Pulse Msp Init Callback.\r\n (+) OnePulse_MspDeInitCallback : TIM One Pulse Msp DeInit Callback.\r\n (+) Encoder_MspInitCallback : TIM Encoder Msp Init Callback.\r\n (+) Encoder_MspDeInitCallback : TIM Encoder Msp DeInit Callback.\r\n (+) HallSensor_MspInitCallback : TIM Hall Sensor Msp Init Callback.\r\n (+) HallSensor_MspDeInitCallback : TIM Hall Sensor Msp DeInit Callback.\r\n (+) PeriodElapsedCallback : TIM Period Elapsed Callback.\r\n (+) PeriodElapsedHalfCpltCallback : TIM Period Elapsed half complete Callback.\r\n (+) TriggerCallback : TIM Trigger Callback.\r\n (+) TriggerHalfCpltCallback : TIM Trigger half complete Callback.\r\n (+) IC_CaptureCallback : TIM Input Capture Callback.\r\n (+) IC_CaptureHalfCpltCallback : TIM Input Capture half complete Callback.\r\n (+) OC_DelayElapsedCallback : TIM Output Compare Delay Elapsed Callback.\r\n (+) PWM_PulseFinishedCallback : TIM PWM Pulse Finished Callback.\r\n (+) PWM_PulseFinishedHalfCpltCallback : TIM PWM Pulse Finished half complete Callback.\r\n (+) ErrorCallback : TIM Error Callback.\r\n (+) CommutationCallback : TIM Commutation Callback.\r\n (+) CommutationHalfCpltCallback : TIM Commutation half complete Callback.\r\n (+) BreakCallback : TIM Break Callback.\r\n (+) Break2Callback : TIM Break2 Callback.\r\n (+) EncoderIndexCallback : TIM Encoder Index Callback.\r\n (+) DirectionChangeCallback : TIM Direction Change Callback\r\n (+) IndexErrorCallback : TIM Index Error Callback.\r\n (+) TransitionErrorCallback : TIM Transition Error Callback\r\n\r\n [..]\r\nBy default, after the Init and when the state is HAL_TIM_STATE_RESET\r\nall interrupt callbacks are set to the corresponding weak functions:\r\n examples HAL_TIM_TriggerCallback(), HAL_TIM_ErrorCallback().\r\n\r\n [..]\r\n Exception done for MspInit and MspDeInit functions that are reset to the legacy weak\r\n functionalities in the Init / DeInit only when these callbacks are null\r\n (not registered beforehand). If not, MspInit or MspDeInit are not null, the Init / DeInit\r\n keep and use the user MspInit / MspDeInit callbacks(registered beforehand)\r\n\r\n [..]\r\n Callbacks can be registered / unregistered in HAL_TIM_STATE_READY state only.\r\n Exception done MspInit / MspDeInit that can be registered / unregistered\r\n in HAL_TIM_STATE_READY or HAL_TIM_STATE_RESET state,\r\n thus registered(user) MspInit / DeInit callbacks can be used during the Init / DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_TIM_RegisterCallback() before calling DeInit or Init function.\r\n\r\n [..]\r\n When The compilation define USE_HAL_TIM_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM TIM\r\n * @brief TIM HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @addtogroup TIM_Private_Constants\r\n * @{\r\n */\r\n#define TIMx_AF2_OCRSEL TIM1_AF2_OCRSEL\r\n\r\n/**\r\n * @}\r\n */\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup TIM_Private_Functions\r\n * @{\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource);\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig);\r\n/**\r\n * @}\r\n */\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Time Base functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM base.\r\n (+) De-initialize the TIM base.\r\n (+) Start the Time Base.\r\n (+) Stop the Time Base.\r\n (+) Start the Time Base and enable interrupt.\r\n (+) Stop the Time Base and disable interrupt.\r\n (+) Start the Time Base and enable DMA transfer.\r\n (+) Stop the Time Base and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Time base Unit according to the specified\r\n * parameters in the TIM_HandleTypeDef and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Base_DeInit() before HAL_TIM_Base_Init()\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Base_MspInitCallback == NULL)\r\n {\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Base_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the Time Base configuration */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Base peripheral\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Base_MspDeInitCallback == NULL)\r\n {\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Base_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Starts the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the TIM Update interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM state */\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)pData, (uint32_t)&htim->Instance->ARR,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Update DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Output Compare.\r\n (+) De-initialize the TIM Output Compare.\r\n (+) Start the TIM Output Compare.\r\n (+) Stop the TIM Output Compare.\r\n (+) Start the TIM Output Compare and enable interrupt.\r\n (+) Stop the TIM Output Compare and disable interrupt.\r\n (+) Start the TIM Output Compare and enable DMA transfer.\r\n (+) Stop the TIM Output Compare and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Output Compare according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OC_DeInit() before HAL_TIM_OC_Init()\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OC_MspInitCallback == NULL)\r\n {\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the Output Compare */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OC_MspDeInitCallback == NULL)\r\n {\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM PWM.\r\n (+) De-initialize the TIM PWM.\r\n (+) Start the TIM PWM.\r\n (+) Stop the TIM PWM.\r\n (+) Start the TIM PWM and enable interrupt.\r\n (+) Stop the TIM PWM and disable interrupt.\r\n (+) Start the TIM PWM and enable DMA transfer.\r\n (+) Stop the TIM PWM and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM PWM Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_PWM_DeInit() before HAL_TIM_PWM_Init()\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->PWM_MspInitCallback == NULL)\r\n {\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->PWM_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the PWM */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->PWM_MspDeInitCallback == NULL)\r\n {\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->PWM_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Capture/Compare 3 request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Input Capture functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Input Capture.\r\n (+) De-initialize the TIM Input Capture.\r\n (+) Start the TIM Input Capture.\r\n (+) Stop the TIM Input Capture.\r\n (+) Start the TIM Input Capture and enable interrupt.\r\n (+) Stop the TIM Input Capture and disable interrupt.\r\n (+) Start the TIM Input Capture and enable DMA transfer.\r\n (+) Stop the TIM Input Capture and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Input Capture Time base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_IC_DeInit() before HAL_TIM_IC_Init()\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->IC_MspInitCallback == NULL)\r\n {\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->IC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the input capture */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->IC_MspDeInitCallback == NULL)\r\n {\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->IC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture MSP.\r\n * @param htim TIM Input Capture handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Input Capture MSP.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->CCR3, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->CCR4, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM One Pulse.\r\n (+) De-initialize the TIM One Pulse.\r\n (+) Start the TIM One Pulse.\r\n (+) Stop the TIM One Pulse.\r\n (+) Start the TIM One Pulse and enable interrupt.\r\n (+) Stop the TIM One Pulse and disable interrupt.\r\n (+) Start the TIM One Pulse and enable DMA transfer.\r\n (+) Stop the TIM One Pulse and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM One Pulse Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OnePulse_DeInit() before HAL_TIM_OnePulse_Init()\r\n * @note When the timer instance is initialized in One Pulse mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM One Pulse handle\r\n * @param OnePulseMode Select the One pulse mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OPMODE_SINGLE: Only one pulse will be generated.\r\n * @arg TIM_OPMODE_REPETITIVE: Repetitive pulses will be generated.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_OPM_MODE(OnePulseMode));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OnePulse_MspInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OnePulse_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OnePulse_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the One Pulse Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Reset the OPM Bit */\r\n htim->Instance->CR1 &= ~TIM_CR1_OPM;\r\n\r\n /* Configure the OPM Mode */\r\n htim->Instance->CR1 |= OnePulseMode;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM One Pulse\r\n * @param htim TIM One Pulse handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OnePulse_MspDeInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OnePulse_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_OnePulse_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Encoder functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Encoder.\r\n (+) De-initialize the TIM Encoder.\r\n (+) Start the TIM Encoder.\r\n (+) Stop the TIM Encoder.\r\n (+) Start the TIM Encoder and enable interrupt.\r\n (+) Stop the TIM Encoder and disable interrupt.\r\n (+) Start the TIM Encoder and enable DMA transfer.\r\n (+) Stop the TIM Encoder and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Encoder Interface and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Encoder_DeInit() before HAL_TIM_Encoder_Init()\r\n * @note Encoder mode and External clock mode 2 are not compatible and must not be selected together\r\n * Ex: A call for @ref HAL_TIM_Encoder_Init will erase the settings of @ref HAL_TIM_ConfigClockSource\r\n * using TIM_CLOCKSOURCE_ETRMODE2 and vice versa\r\n * @note When the timer instance is initialized in Encoder mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM Encoder Interface handle\r\n * @param sConfig TIM Encoder Interface configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_ENCODER_MODE(sConfig->EncoderMode));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC1Selection));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC2Selection));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC2Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC2Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC2Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Encoder_MspInitCallback == NULL)\r\n {\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Encoder_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_Encoder_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Reset the SMS and ECE bits */\r\n htim->Instance->SMCR &= ~(TIM_SMCR_SMS | TIM_SMCR_ECE);\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = htim->Instance->CCER;\r\n\r\n /* Set the encoder Mode */\r\n tmpsmcr |= sConfig->EncoderMode;\r\n\r\n /* Select the Capture Compare 1 and the Capture Compare 2 as input */\r\n tmpccmr1 &= ~(TIM_CCMR1_CC1S | TIM_CCMR1_CC2S);\r\n tmpccmr1 |= (sConfig->IC1Selection | (sConfig->IC2Selection << 8U));\r\n\r\n /* Set the Capture Compare 1 and the Capture Compare 2 prescalers and filters */\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1PSC | TIM_CCMR1_IC2PSC);\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1F | TIM_CCMR1_IC2F);\r\n tmpccmr1 |= sConfig->IC1Prescaler | (sConfig->IC2Prescaler << 8U);\r\n tmpccmr1 |= (sConfig->IC1Filter << 4U) | (sConfig->IC2Filter << 12U);\r\n\r\n /* Set the TI1 and the TI2 Polarities */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC2P);\r\n tmpccer &= ~(TIM_CCER_CC1NP | TIM_CCER_CC2NP);\r\n tmpccer |= sConfig->IC1Polarity | (sConfig->IC2Polarity << 4U);\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Write to TIMx CCMR1 */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n\r\n /* Write to TIMx CCER */\r\n htim->Instance->CCER = tmpccer;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief DeInitializes the TIM Encoder interface\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Encoder_MspDeInitCallback == NULL)\r\n {\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Encoder_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Encoder_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n }\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n /* Enable the capture compare Interrupts 1 and/or 2 */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 and 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @param pData1 The destination Buffer address for IC1.\r\n * @param pData2 The destination Buffer address for IC2.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData1 == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData2 == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((((pData1 == NULL) || (pData2 == NULL))) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError;\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n default:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 and 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief TIM IRQ handler management\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IRQ handler management #####\r\n ==============================================================================\r\n [..]\r\n This section provides Timer IRQ handler function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief This function handles TIM interrupts requests.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim)\r\n{\r\n /* Capture compare 1 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC1) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC1) != RESET)\r\n {\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC1);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC1S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n }\r\n /* Capture compare 2 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC2) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC2);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC2S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 3 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC3) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC3) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC3);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC3S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 4 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC4) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC4) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC4);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC4S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* TIM Update event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_UPDATE) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_UPDATE) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_UPDATE);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_BREAK);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->BreakCallback(htim);\r\n#else\r\n HAL_TIMEx_BreakCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break2 input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_BREAK2);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->Break2Callback(htim);\r\n#else\r\n HAL_TIMEx_Break2Callback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Trigger detection event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_TRIGGER) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_TRIGGER) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_TRIGGER);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM commutation event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_COM) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_COM) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_COM);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Encoder index event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_IDX) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_IDX) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_IDX);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->EncoderIndexCallback(htim);\r\n#else\r\n HAL_TIMEx_EncoderIndexCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Direction change event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_DIR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_DIR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_DIR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->DirectionChangeCallback(htim);\r\n#else\r\n HAL_TIMEx_DirectionChangeCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Index error event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_IERR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_IERR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_IERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IndexErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_IndexErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Transition error event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_TERR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_TERR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_TERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TransitionErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_TransitionErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief TIM Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure The Input Output channels for OC, PWM, IC or One Pulse mode.\r\n (+) Configure External Clock source.\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master and the Slave synchronization.\r\n (+) Configure the DMA Burst Mode.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare Channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM Output Compare handle\r\n * @param sConfig TIM Output Compare configuration structure\r\n * @param Channel TIM Channels to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_OC_CHANNEL_MODE(sConfig->OCMode, Channel));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 1 in Output Compare */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 2 in Output Compare */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 3 in Output Compare */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 4 in Output Compare */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 5 in Output Compare */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 6 in Output Compare */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture Channels according to the specified\r\n * parameters in the TIM_IC_InitTypeDef.\r\n * @param htim TIM IC handle\r\n * @param sConfig TIM Input Capture configuration structure\r\n * @param Channel TIM Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->ICPolarity));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->ICSelection));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->ICPrescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->ICFilter));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n /* TI1 Configuration */\r\n TIM_TI1_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n /* TI2 Configuration */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Set the IC2PSC value */\r\n htim->Instance->CCMR1 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else if (Channel == TIM_CHANNEL_3)\r\n {\r\n /* TI3 Configuration */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n TIM_TI3_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC3PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC;\r\n\r\n /* Set the IC3PSC value */\r\n htim->Instance->CCMR2 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_4)\r\n {\r\n /* TI4 Configuration */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n TIM_TI4_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC4PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC;\r\n\r\n /* Set the IC4PSC value */\r\n htim->Instance->CCMR2 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM PWM handle\r\n * @param sConfig TIM PWM configuration structure\r\n * @param Channel TIM Channels to be configured\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_PWM_MODE(sConfig->OCMode));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n assert_param(IS_TIM_FAST_STATE(sConfig->OCFastMode));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 1 in PWM mode */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel1 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 2 in PWM mode */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel2 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 3 in PWM mode */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel3 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 4 in PWM mode */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel4 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 5 in PWM mode */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel5*/\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 6 in PWM mode */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel6 */\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse Channels according to the specified\r\n * parameters in the TIM_OnePulse_InitTypeDef.\r\n * @param htim TIM One Pulse handle\r\n * @param sConfig TIM One Pulse configuration structure\r\n * @param OutputChannel TIM output channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @param InputChannel TIM input Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @note To output a waveform with a minimum delay user can enable the fast\r\n * mode by calling the @ref __HAL_TIM_ENABLE_OCxFAST macro. Then CCx\r\n * output is forced in response to the edge detection on TIx input,\r\n * without taking in account the comparison.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n TIM_OC_InitTypeDef temp1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OPM_CHANNELS(OutputChannel));\r\n assert_param(IS_TIM_OPM_CHANNELS(InputChannel));\r\n\r\n if (OutputChannel != InputChannel)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Extract the Output compare configuration from sConfig structure */\r\n temp1.OCMode = sConfig->OCMode;\r\n temp1.Pulse = sConfig->Pulse;\r\n temp1.OCPolarity = sConfig->OCPolarity;\r\n temp1.OCNPolarity = sConfig->OCNPolarity;\r\n temp1.OCIdleState = sConfig->OCIdleState;\r\n temp1.OCNIdleState = sConfig->OCNIdleState;\r\n\r\n switch (OutputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_OC1_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (InputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1FP1;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI2FP2;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiWriteStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer multiple Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM DMA Burst mode\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiReadStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stop the DMA burst reading\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Generate a software event\r\n * @param htim TIM handle\r\n * @param EventSource specifies the event source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_EVENTSOURCE_UPDATE: Timer update Event source\r\n * @arg TIM_EVENTSOURCE_CC1: Timer Capture Compare 1 Event source\r\n * @arg TIM_EVENTSOURCE_CC2: Timer Capture Compare 2 Event source\r\n * @arg TIM_EVENTSOURCE_CC3: Timer Capture Compare 3 Event source\r\n * @arg TIM_EVENTSOURCE_CC4: Timer Capture Compare 4 Event source\r\n * @arg TIM_EVENTSOURCE_COM: Timer COM event source\r\n * @arg TIM_EVENTSOURCE_TRIGGER: Timer Trigger Event source\r\n * @arg TIM_EVENTSOURCE_BREAK: Timer Break event source\r\n * @arg TIM_EVENTSOURCE_BREAK2: Timer Break2 event source\r\n * @note Basic timers can only generate an update event.\r\n * @note TIM_EVENTSOURCE_COM is relevant only with advanced timer instances.\r\n * @note TIM_EVENTSOURCE_BREAK and TIM_EVENTSOURCE_BREAK2 are relevant\r\n * only for timer instances supporting break input(s).\r\n * @retval HAL status\r\n */\r\n\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_EVENT_SOURCE(EventSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the event sources */\r\n htim->Instance->EGR = EventSource;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the OCRef clear feature\r\n * @param htim TIM handle\r\n * @param sClearInputConfig pointer to a TIM_ClearInputConfigTypeDef structure that\r\n * contains the OCREF clear feature and parameters for the TIM peripheral.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim,\r\n TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OCXREF_CLEAR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_CLEARINPUT_SOURCE(sClearInputConfig->ClearInputSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (sClearInputConfig->ClearInputSource)\r\n {\r\n case TIM_CLEARINPUTSOURCE_NONE:\r\n {\r\n /* Clear the OCREF clear selection bit and the the ETR Bits */\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_OCCS | TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n }\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_COMP1:\r\n case TIM_CLEARINPUTSOURCE_COMP2:\r\n case TIM_CLEARINPUTSOURCE_COMP3:\r\n case TIM_CLEARINPUTSOURCE_COMP4:\r\n#if defined (COMP5)\r\n case TIM_CLEARINPUTSOURCE_COMP5:\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_CLEARINPUTSOURCE_COMP6:\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n case TIM_CLEARINPUTSOURCE_COMP7:\r\n#endif /* COMP7 */\r\n {\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Clear the OCREF clear selection bit */\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n\r\n /* Clear TIM1_AF2_OCRSEL (reset value) */\r\n MODIFY_REG(htim->Instance->AF2, TIMx_AF2_OCRSEL, sClearInputConfig->ClearInputSource);\r\n }\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_ETR:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLEARINPUT_POLARITY(sClearInputConfig->ClearInputPolarity));\r\n assert_param(IS_TIM_CLEARINPUT_PRESCALER(sClearInputConfig->ClearInputPrescaler));\r\n assert_param(IS_TIM_CLEARINPUT_FILTER(sClearInputConfig->ClearInputFilter));\r\n\r\n /* When OCRef clear feature is used with ETR source, ETR prescaler must be off */\r\n if (sClearInputConfig->ClearInputPrescaler != TIM_CLEARINPUTPRESCALER_DIV1)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClearInputConfig->ClearInputPrescaler,\r\n sClearInputConfig->ClearInputPolarity,\r\n sClearInputConfig->ClearInputFilter);\r\n\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Set the OCREF clear selection bit */\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 1 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 1 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 2 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 2 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_3:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 3 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 3 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_4:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 4 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 4 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_5:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 5 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 5 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_6:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 6 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 6 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the clock source to be used\r\n * @param htim TIM handle\r\n * @param sClockSourceConfig pointer to a TIM_ClockConfigTypeDef structure that\r\n * contains the clock source information for the TIM peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE(sClockSourceConfig->ClockSource));\r\n\r\n /* Reset the SMS, TS, ECE, ETPS and ETRF bits */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr &= ~(TIM_SMCR_SMS | TIM_SMCR_TS);\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n switch (sClockSourceConfig->ClockSource)\r\n {\r\n case TIM_CLOCKSOURCE_INTERNAL:\r\n {\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE1:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n\r\n /* Select the External clock mode1 and the ETRF trigger */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE2:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 2 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n /* Enable the External clock mode2 */\r\n htim->Instance->SMCR |= TIM_SMCR_ECE;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI2:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI2 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI2);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1ED:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1ED);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ITR0:\r\n case TIM_CLOCKSOURCE_ITR1:\r\n case TIM_CLOCKSOURCE_ITR2:\r\n case TIM_CLOCKSOURCE_ITR3:\r\n#if defined (TIM5)\r\n case TIM_CLOCKSOURCE_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_CLOCKSOURCE_ITR5:\r\n case TIM_CLOCKSOURCE_ITR6:\r\n case TIM_CLOCKSOURCE_ITR7:\r\n case TIM_CLOCKSOURCE_ITR8:\r\n#if defined (TIM20)\r\n case TIM_CLOCKSOURCE_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_CLOCKSOURCE_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_CLOCKSOURCE_ITR11:\r\n {\r\n /* Check whether or not the timer instance supports internal trigger input */\r\n assert_param(IS_TIM_CLOCKSOURCE_INSTANCE((htim->Instance), sClockSourceConfig->ClockSource));\r\n\r\n TIM_ITRx_SetConfig(htim->Instance, sClockSourceConfig->ClockSource);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Selects the signal connected to the TI1 input: direct from CH1_input\r\n * or a XOR combination between CH1_input, CH2_input & CH3_input\r\n * @param htim TIM handle.\r\n * @param TI1_Selection Indicate whether or not channel 1 is connected to the\r\n * output of a XOR gate.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TI1SELECTION_CH1: The TIMx_CH1 pin is connected to TI1 input\r\n * @arg TIM_TI1SELECTION_XORCOMBINATION: The TIMx_CH1, CH2 and CH3\r\n * pins are connected to the TI1 input (XOR combination)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection)\r\n{\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_XOR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TI1SELECTION(TI1_Selection));\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Reset the TI1 selection */\r\n tmpcr2 &= ~TIM_CR2_TI1S;\r\n\r\n /* Set the TI1 selection */\r\n tmpcr2 |= TI1_Selection;\r\n\r\n /* Write to TIMxCR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Trigger Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode in interrupt mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable Trigger Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Read the captured value from Capture Compare unit\r\n * @param htim TIM handle.\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval Captured value\r\n */\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpreg = 0U;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 1 value */\r\n tmpreg = htim->Instance->CCR1;\r\n\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 2 value */\r\n tmpreg = htim->Instance->CCR2;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 3 value */\r\n tmpreg = htim->Instance->CCR3;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 4 value */\r\n tmpreg = htim->Instance->CCR4;\r\n\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n return tmpreg;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides TIM callback functions:\r\n (+) TIM Period elapsed callback\r\n (+) TIM Output Compare callback\r\n (+) TIM Input capture callback\r\n (+) TIM Trigger callback\r\n (+) TIM Error callback\r\n (+) TIM Index callback\r\n (+) TIM Direction change callback\r\n (+) TIM Index error callback\r\n (+) TIM Transition error callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Period elapsed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Period elapsed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Output Compare callback in non-blocking mode\r\n * @param htim TIM OC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_DelayElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture half complete callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Timer error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_ErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User TIM callback to be used instead of the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @param pCallback pointer to the callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n htim->PeriodElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n htim->PeriodElapsedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n htim->TriggerCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n htim->TriggerHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n htim->IC_CaptureCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n htim->IC_CaptureHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n htim->OC_DelayElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n htim->PWM_PulseFinishedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n htim->PWM_PulseFinishedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n htim->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n htim->CommutationCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n htim->CommutationHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n htim->BreakCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n htim->Break2Callback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n htim->EncoderIndexCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n htim->DirectionChangeCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n htim->IndexErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n htim->TransitionErrorCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a TIM callback\r\n * TIM callback is redirected to the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n /* Legacy weak Period Elapsed Callback */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n /* Legacy weak Period Elapsed half complete Callback */\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n /* Legacy weak Trigger Callback */\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n /* Legacy weak Trigger half complete Callback */\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n /* Legacy weak IC Capture Callback */\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n /* Legacy weak IC Capture half complete Callback */\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n /* Legacy weak OC Delay Elapsed Callback */\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n /* Legacy weak PWM Pulse Finished Callback */\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n /* Legacy weak PWM Pulse Finished half complete Callback */\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n /* Legacy weak Error Callback */\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n /* Legacy weak Commutation Callback */\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n /* Legacy weak Commutation half complete Callback */\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n /* Legacy weak Break Callback */\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n /* Legacy weak Break2 Callback */\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n /* Legacy weak Encoder Index Callback */\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n /* Legacy weak Direction Change Callback */\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n /* Legacy weak Index Error Callback */\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n /* Legacy weak Transition Error Callback */\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief TIM Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Base handle state.\r\n * @param htim TIM Base handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM OC handle state.\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM PWM handle state.\r\n * @param htim TIM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Input Capture handle state.\r\n * @param htim TIM IC handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM One Pulse Mode handle state.\r\n * @param htim TIM OPM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM handle\r\n * @retval Active channel\r\n */\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->Channel;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM channel.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval TIM Channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n\r\n return channel_state;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of a DMA burst operation.\r\n * @param htim TIM handle\r\n * @retval DMA burst state\r\n */\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n\r\n return htim->DMABurstState;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA error callback\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_UPDATE]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_TRIGGER]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_TriggerHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief Time Base configuration\r\n * @param TIMx TIM peripheral\r\n * @param Structure TIM Base configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure)\r\n{\r\n uint32_t tmpcr1;\r\n tmpcr1 = TIMx->CR1;\r\n\r\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\r\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\r\n {\r\n /* Select the Counter Mode */\r\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\r\n tmpcr1 |= Structure->CounterMode;\r\n }\r\n\r\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\r\n {\r\n /* Set the clock division */\r\n tmpcr1 &= ~TIM_CR1_CKD;\r\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\r\n }\r\n\r\n /* Set the auto-reload preload */\r\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\r\n\r\n TIMx->CR1 = tmpcr1;\r\n\r\n /* Set the Autoreload value */\r\n TIMx->ARR = (uint32_t)Structure->Period ;\r\n\r\n /* Set the Prescaler value */\r\n TIMx->PSC = Structure->Prescaler;\r\n\r\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\r\n {\r\n /* Set the Repetition Counter value */\r\n TIMx->RCR = Structure->RepetitionCounter;\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler\r\n and the repetition counter (only for advanced timer) value immediately */\r\n TIMx->EGR = TIM_EGR_UG;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 1 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC1M;\r\n tmpccmrx &= ~TIM_CCMR1_CC1S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= OC_Config->OCPolarity;\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_1))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= OC_Config->OCNPolarity;\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC1NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS1;\r\n tmpcr2 &= ~TIM_CR2_OIS1N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= OC_Config->OCIdleState;\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= OC_Config->OCNIdleState;\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR1 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 2 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC2M;\r\n tmpccmrx &= ~TIM_CCMR1_CC2S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 4U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_2))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 4U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC2NE;\r\n\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS2;\r\n tmpcr2 &= ~TIM_CR2_OIS2N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 2U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR2 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 3 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 3: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC3M;\r\n tmpccmrx &= ~TIM_CCMR2_CC3S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 8U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_3))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 8U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC3NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS3;\r\n tmpcr2 &= ~TIM_CR2_OIS3N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 4U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR3 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 4 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC4M;\r\n tmpccmrx &= ~TIM_CCMR2_CC4S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 12U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_4))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 12U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC4NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4;\r\n /* Reset the Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4N;\r\n\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 6U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 6U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR4 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 5 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC5E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC5M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC5P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 16U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS5;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 8U);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR5 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 6 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC6E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC6M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 20U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS6;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 10U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR6 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Slave Timer configuration function\r\n * @param htim TIM handle\r\n * @param sSlaveConfig Slave timer configuration\r\n * @retval None\r\n */\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Reset the Trigger Selection Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source */\r\n tmpsmcr |= sSlaveConfig->InputTrigger;\r\n\r\n /* Reset the slave mode Bits */\r\n tmpsmcr &= ~TIM_SMCR_SMS;\r\n /* Set the slave mode */\r\n tmpsmcr |= sSlaveConfig->SlaveMode;\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Configure the trigger prescaler, filter, and polarity */\r\n switch (sSlaveConfig->InputTrigger)\r\n {\r\n case TIM_TS_ETRF:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPRESCALER(sSlaveConfig->TriggerPrescaler));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n /* Configure the ETR Trigger source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sSlaveConfig->TriggerPrescaler,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1F_ED:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n if ((sSlaveConfig->SlaveMode == TIM_SLAVEMODE_GATED) || \\\r\n (sSlaveConfig->SlaveMode == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = htim->Instance->CCER;\r\n htim->Instance->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((sSlaveConfig->TriggerFilter) << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n htim->Instance->CCER = tmpccer;\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1FP1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI1 Filter and Polarity */\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI2FP2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI2 Filter and Polarity */\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_ITR0:\r\n case TIM_TS_ITR1:\r\n case TIM_TS_ITR2:\r\n case TIM_TS_ITR3:\r\n#if defined (TIM5)\r\n case TIM_TS_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_TS_ITR5:\r\n case TIM_TS_ITR6:\r\n case TIM_TS_ITR7:\r\n case TIM_TS_ITR8:\r\n#if defined (TIM20)\r\n case TIM_TS_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_TS_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_TS_ITR11:\r\n {\r\n /* Check the parameter */\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE((htim->Instance), sSlaveConfig->InputTrigger));\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI1 as Input.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 1 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 1 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 1 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI2FP1\r\n * (on channel2 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n if (IS_TIM_CC2_INSTANCE(TIMx) != RESET)\r\n {\r\n tmpccmr1 &= ~TIM_CCMR1_CC1S;\r\n tmpccmr1 |= TIM_ICSelection;\r\n }\r\n else\r\n {\r\n tmpccmr1 |= TIM_CCMR1_CC1S_0;\r\n }\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((TIM_ICFilter << 4U) & TIM_CCMR1_IC1F);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= (TIM_ICPolarity & (TIM_CCER_CC1P | TIM_CCER_CC1NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI1.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= (TIM_ICFilter << 4U);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= TIM_ICPolarity;\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI2 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 2 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 2 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 2 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI1FP2\r\n * (on channel1 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr1 &= ~TIM_CCMR1_CC2S;\r\n tmpccmr1 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= ((TIM_ICFilter << 12U) & TIM_CCMR1_IC2F);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= ((TIM_ICPolarity << 4U) & (TIM_CCER_CC2P | TIM_CCER_CC2NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI2.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= (TIM_ICFilter << 12U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (TIM_ICPolarity << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI3 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 3 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 3 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 3 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI3FP4\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC3S;\r\n tmpccmr2 |= TIM_ICSelection;\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC3F;\r\n tmpccmr2 |= ((TIM_ICFilter << 4U) & TIM_CCMR2_IC3F);\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n tmpccer &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP);\r\n tmpccer |= ((TIM_ICPolarity << 8U) & (TIM_CCER_CC3P | TIM_CCER_CC3NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI4 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 4 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 4 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 4 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI4FP3\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n * @retval None\r\n */\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC4S;\r\n tmpccmr2 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC4F;\r\n tmpccmr2 |= ((TIM_ICFilter << 12U) & TIM_CCMR2_IC4F);\r\n\r\n /* Select the Polarity and set the CC4E Bit */\r\n tmpccer &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP);\r\n tmpccer |= ((TIM_ICPolarity << 12U) & (TIM_CCER_CC4P | TIM_CCER_CC4NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer ;\r\n}\r\n\r\n/**\r\n * @brief Selects the Input Trigger source\r\n * @param TIMx to select the TIM peripheral\r\n * @param InputTriggerSource The Input Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @arg TIM_TS_TI1F_ED: TI1 Edge Detector\r\n * @arg TIM_TS_TI1FP1: Filtered Timer Input 1\r\n * @arg TIM_TS_TI2FP2: Filtered Timer Input 2\r\n * @arg TIM_TS_ETRF: External Trigger input\r\n * @arg TIM_TS_ITR4: Internal Trigger 4 (*)\r\n * @arg TIM_TS_ITR5: Internal Trigger 5\r\n * @arg TIM_TS_ITR6: Internal Trigger 6\r\n * @arg TIM_TS_ITR7: Internal Trigger 7\r\n * @arg TIM_TS_ITR8: Internal Trigger 8\r\n * @arg TIM_TS_ITR9: Internal Trigger 9 (*)\r\n * @arg TIM_TS_ITR10: Internal Trigger 10\r\n * @arg TIM_TS_ITR11: Internal Trigger 11\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @retval None\r\n */\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n /* Reset the TS Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source and the slave mode*/\r\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n/**\r\n * @brief Configures the TIMx External Trigger (ETR).\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ExtTRGPrescaler The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPRESCALER_DIV1: ETRP Prescaler OFF.\r\n * @arg TIM_ETRPRESCALER_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ETRPRESCALER_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ETRPRESCALER_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPOLARITY_INVERTED: active low or falling edge active.\r\n * @arg TIM_ETRPOLARITY_NONINVERTED: active high or rising edge active.\r\n * @param ExtTRGFilter External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the ETR Bits */\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n\r\n /* Set the Prescaler, the Filter value and the Polarity */\r\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel x.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param ChannelState specifies the TIM Channel CCxE bit new state.\r\n * This parameter can be: TIM_CCx_ENABLE or TIM_CCx_DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n\r\n tmp = TIM_CCER_CC1E << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Reset interrupt callbacks to the legacy weak callbacks.\r\n * @param htim pointer to a TIM_HandleTypeDef structure that contains\r\n * the configuration information for TIM module.\r\n * @retval None\r\n */\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Reset the TIM callback to the legacy weak callbacks */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer Extended peripheral:\r\n * + Time Hall Sensor Interface Initialization\r\n * + Time Hall Sensor Interface Start\r\n * + Time Complementary signal break and dead time configuration\r\n * + Time Master and Slave synchronization configuration\r\n * + Time Output Compare/PWM Channel Configuration (for channels 5 and 6)\r\n * + Time OCRef clear configuration\r\n * + Timer remapping capabilities configuration\r\n * + Timer encoder index configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Extended features #####\r\n ==============================================================================\r\n [..]\r\n The Timer Extended features include:\r\n (#) Complementary outputs with programmable dead-time for :\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to\r\n interconnect several timers together.\r\n (#) Break input to put the timer output signals in reset state or in a known state.\r\n (#) Supports incremental (quadrature) encoder and hall-sensor circuitry for\r\n positioning purposes\r\n (#) In case of Pulse on compare, configure pulse length and delay\r\n (#) Encoder index configuration\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n initialization function of this driver:\r\n (++) HAL_TIMEx_HallSensor_Init() and HAL_TIMEx_ConfigCommutEvent(): to use the\r\n Timer Hall Sensor Interface and the commutation event with the corresponding\r\n Interrupt and DMA request if needed (Note that One Timer is used to interface\r\n with the Hall sensor Interface and another Timer should be used to use\r\n the commutation event).\r\n (#) In case of Pulse On Compare:\r\n (++) HAL_TIMEx_OC_ConfigPulseOnCompare(): to configure pulse width and prescaler\r\n\r\n\r\n (#) Activate the TIM peripheral using one of the start functions:\r\n (++) Complementary Output Compare : HAL_TIMEx_OCN_Start(), HAL_TIMEx_OCN_Start_DMA(),\r\n HAL_TIMEx_OCN_Start_IT()\r\n (++) Complementary PWM generation : HAL_TIMEx_PWMN_Start(), HAL_TIMEx_PWMN_Start_DMA(),\r\n HAL_TIMEx_PWMN_Start_IT()\r\n (++) Complementary One-pulse mode output : HAL_TIMEx_OnePulseN_Start(), HAL_TIMEx_OnePulseN_Start_IT()\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_Start(), HAL_TIMEx_HallSensor_Start_DMA(),\r\n HAL_TIMEx_HallSensor_Start_IT().\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx TIMEx\r\n * @brief TIM Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Constants TIM Extended Private Constants\r\n * @{\r\n */\r\n/* Timeout for break input rearm */\r\n#define TIM_BREAKINPUT_REARM_TIMEOUT 5UL /* 5 milliseconds */\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState);\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Hall Sensor functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure TIM HAL Sensor.\r\n (+) De-initialize TIM HAL Sensor.\r\n (+) Start the Hall Sensor Interface.\r\n (+) Stop the Hall Sensor Interface.\r\n (+) Start the Hall Sensor Interface and enable interrupts.\r\n (+) Stop the Hall Sensor Interface and disable interrupts.\r\n (+) Start the Hall Sensor Interface and enable DMA transfers.\r\n (+) Stop the Hall Sensor Interface and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Hall Sensor Interface and initialize the associated handle.\r\n * @note When the timer instance is initialized in Hall Sensor Interface mode,\r\n * timer channels 1 and channel 2 are reserved and cannot be used for\r\n * other purpose.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param sConfig TIM Hall Sensor configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig)\r\n{\r\n TIM_OC_InitTypeDef OC_Config;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy week callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->HallSensor_MspInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->HallSensor_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIMEx_HallSensor_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Configure the Channel 1 as Input Channel to interface with the three Outputs of the Hall sensor */\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->IC1Polarity, TIM_ICSELECTION_TRC, sConfig->IC1Filter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->IC1Prescaler;\r\n\r\n /* Enable the Hall sensor interface (XOR function of the three inputs) */\r\n htim->Instance->CR2 |= TIM_CR2_TI1S;\r\n\r\n /* Select the TIM_TS_TI1F_ED signal as Input trigger for the TIM */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1F_ED;\r\n\r\n /* Use the TIM_TS_TI1F_ED signal to reset the TIM counter each edge detection */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_RESET;\r\n\r\n /* Program channel 2 in PWM 2 mode with the desired Commutation_Delay*/\r\n OC_Config.OCFastMode = TIM_OCFAST_DISABLE;\r\n OC_Config.OCIdleState = TIM_OCIDLESTATE_RESET;\r\n OC_Config.OCMode = TIM_OCMODE_PWM2;\r\n OC_Config.OCNIdleState = TIM_OCNIDLESTATE_RESET;\r\n OC_Config.OCNPolarity = TIM_OCNPOLARITY_HIGH;\r\n OC_Config.OCPolarity = TIM_OCPOLARITY_HIGH;\r\n OC_Config.Pulse = sConfig->Commutation_Delay;\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &OC_Config);\r\n\r\n /* Select OC2REF as trigger output on TRGO: write the MMS bits in the TIMx_CR2\r\n register to 101 */\r\n htim->Instance->CR2 &= ~TIM_CR2_MMS;\r\n htim->Instance->CR2 |= TIM_TRGO_OC2REF;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Hall Sensor interface\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->HallSensor_MspDeInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->HallSensor_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIMEx_HallSensor_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1, 2 and 3\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the capture compare Interrupts 1 event */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts event */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Set the DMA Input Capture 1 Callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel for Capture 1*/\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the capture compare 1 Interrupt */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n\r\n /* Disable the capture compare Interrupts 1 event */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary Output Compare/PWM.\r\n (+) Stop the Complementary Output Compare/PWM.\r\n (+) Start the Complementary Output Compare/PWM and enable interrupts.\r\n (+) Stop the Complementary Output Compare/PWM and disable interrupts.\r\n (+) Start the Complementary Output Compare/PWM and enable DMA transfers.\r\n (+) Stop the Complementary Output Compare/PWM and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM OC handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary PWM.\r\n (+) Stop the Complementary PWM.\r\n (+) Start the Complementary PWM and enable interrupts.\r\n (+) Stop the Complementary PWM and disable interrupts.\r\n (+) Start the Complementary PWM and enable DMA transfers.\r\n (+) Stop the Complementary PWM and disable DMA transfers.\r\n (+) Start the Complementary Input Capture measurement.\r\n (+) Stop the Complementary Input Capture.\r\n (+) Start the Complementary Input Capture and enable interrupts.\r\n (+) Stop the Complementary Input Capture and disable interrupts.\r\n (+) Start the Complementary Input Capture and enable DMA transfers.\r\n (+) Stop the Complementary Input Capture and disable DMA transfers.\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode on the\r\n * complementary output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode on the complementary\r\n * output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure the commutation event in case of use of the Hall sensor interface.\r\n (+) Configure Output channels for OC and PWM mode.\r\n\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master synchronization.\r\n (+) Configure timer remapping capabilities.\r\n (+) Select timer input source.\r\n (+) Enable or disable channel grouping.\r\n (+) Configure Pulse on compare.\r\n (+) Configure Encoder index.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with interrupt.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n /* Enable the Commutation Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with DMA.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @note The user should configure the DMA in his own software, in This function only the COMDE bit is set\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Enable the Commutation DMA Request */\r\n /* Set the DMA Commutation Callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Enable the Commutation DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in master mode.\r\n * @param htim TIM handle.\r\n * @param sMasterConfig pointer to a TIM_MasterConfigTypeDef structure that\r\n * contains the selected trigger output (TRGO) and the Master/Slave\r\n * mode.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig)\r\n{\r\n uint32_t tmpcr2;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\r\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the handler state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\r\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_TRGO2_SOURCE(sMasterConfig->MasterOutputTrigger2));\r\n\r\n /* Clear the MMS2 bits */\r\n tmpcr2 &= ~TIM_CR2_MMS2;\r\n /* Select the TRGO2 source*/\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\r\n }\r\n\r\n /* Reset the MMS Bits */\r\n tmpcr2 &= ~TIM_CR2_MMS;\r\n /* Select the TRGO source */\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\r\n\r\n /* Update TIMx CR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n /* Reset the MSM Bit */\r\n tmpsmcr &= ~TIM_SMCR_MSM;\r\n /* Set master mode */\r\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\r\n\r\n /* Update TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n }\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the Break feature, dead time, Lock level, OSSI/OSSR State\r\n * and the AOE(automatic output enable).\r\n * @param htim TIM handle\r\n * @param sBreakDeadTimeConfig pointer to a TIM_ConfigBreakDeadConfigTypeDef structure that\r\n * contains the BDTR Register configuration information for the TIM peripheral.\r\n * @note Interrupts can be generated when an active level is detected on the\r\n * break input, the break 2 input or the system break input. Break\r\n * interrupt can be enabled by calling the @ref __HAL_TIM_ENABLE_IT macro.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig)\r\n{\r\n /* Keep this variable initialized to 0 as it is used to configure BDTR register */\r\n uint32_t tmpbdtr = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_OSSR_STATE(sBreakDeadTimeConfig->OffStateRunMode));\r\n assert_param(IS_TIM_OSSI_STATE(sBreakDeadTimeConfig->OffStateIDLEMode));\r\n assert_param(IS_TIM_LOCK_LEVEL(sBreakDeadTimeConfig->LockLevel));\r\n assert_param(IS_TIM_DEADTIME(sBreakDeadTimeConfig->DeadTime));\r\n assert_param(IS_TIM_BREAK_STATE(sBreakDeadTimeConfig->BreakState));\r\n assert_param(IS_TIM_BREAK_POLARITY(sBreakDeadTimeConfig->BreakPolarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->BreakFilter));\r\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(sBreakDeadTimeConfig->AutomaticOutput));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n\r\n /* Set the BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, sBreakDeadTimeConfig->DeadTime);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, sBreakDeadTimeConfig->LockLevel);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\r\n\r\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_AFMODE(sBreakDeadTimeConfig->BreakAFMode));\r\n\r\n /* Set BREAK AF mode */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKBID, sBreakDeadTimeConfig->BreakAFMode);\r\n }\r\n\r\n if (IS_TIM_BKIN2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_STATE(sBreakDeadTimeConfig->Break2State));\r\n assert_param(IS_TIM_BREAK2_POLARITY(sBreakDeadTimeConfig->Break2Polarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->Break2Filter));\r\n\r\n /* Set the BREAK2 input related BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (sBreakDeadTimeConfig->Break2Filter << TIM_BDTR_BK2F_Pos));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, sBreakDeadTimeConfig->Break2State);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\r\n\r\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_AFMODE(sBreakDeadTimeConfig->Break2AFMode));\r\n\r\n /* Set BREAK2 AF mode */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2BID, sBreakDeadTimeConfig->Break2AFMode);\r\n }\r\n }\r\n\r\n /* Set TIMx_BDTR */\r\n htim->Instance->BDTR = tmpbdtr;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the break input source.\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @param sBreakInputConfig Break input source configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim,\r\n uint32_t BreakInput,\r\n TIMEx_BreakInputConfigTypeDef *sBreakInputConfig)\r\n\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmporx;\r\n uint32_t bkin_enable_mask;\r\n uint32_t bkin_polarity_mask;\r\n uint32_t bkin_enable_bitpos;\r\n uint32_t bkin_polarity_bitpos;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE(sBreakInputConfig->Source));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_STATE(sBreakInputConfig->Enable));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_POLARITY(sBreakInputConfig->Polarity));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n switch (sBreakInputConfig->Source)\r\n {\r\n case TIM_BREAKINPUTSOURCE_BKIN:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKINE;\r\n bkin_enable_bitpos = TIM1_AF1_BKINE_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKINP;\r\n bkin_polarity_bitpos = TIM1_AF1_BKINP_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP1:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP1E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP1E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP1P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP1P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP2:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP2E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP2E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP2P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP2P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP3:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP3E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP3E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP3P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP3P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP4:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP4E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP4E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP4P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP4P_Pos;\r\n break;\r\n }\r\n#if defined (COMP5)\r\n case TIM_BREAKINPUTSOURCE_COMP5:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP5E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP5E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_BREAKINPUTSOURCE_COMP6:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP6E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP6E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n#if defined (COMP7)\r\n case TIM_BREAKINPUTSOURCE_COMP7:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP7E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP7E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n\r\n default:\r\n {\r\n bkin_enable_mask = 0U;\r\n bkin_polarity_mask = 0U;\r\n bkin_enable_bitpos = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n }\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Get the TIMx_AF1 register value */\r\n tmporx = htim->Instance->AF1;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF1 */\r\n htim->Instance->AF1 = tmporx;\r\n break;\r\n }\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Get the TIMx_AF2 register value */\r\n tmporx = htim->Instance->AF2;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF2 */\r\n htim->Instance->AF2 = tmporx;\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Remapping input capabilities.\r\n * @param htim TIM handle.\r\n * @param Remap specifies the TIM remapping source.\r\n * For TIM1, the parameter can take one of the following values:\r\n * @arg TIM_TIM1_ETR_GPIO TIM1 ETR is connected to GPIO\r\n * @arg TIM_TIM1_ETR_COMP1 TIM1 ETR is connected to COMP1 output\r\n * @arg TIM_TIM1_ETR_COMP2 TIM1 ETR is connected to COMP2 output\r\n * @arg TIM_TIM1_ETR_COMP3 TIM1 ETR is connected to COMP3 output\r\n * @arg TIM_TIM1_ETR_COMP4 TIM1 ETR is connected to COMP4 output\r\n * @arg TIM_TIM1_ETR_COMP5 TIM1 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM1_ETR_COMP6 TIM1 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM1_ETR_COMP7 TIM1 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM1_ETR_ADC1_AWD1 TIM1 ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ETR_ADC1_AWD2 TIM1 ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ETR_ADC1_AWD3 TIM1 ETR is connected to ADC1 AWD3\r\n * @arg TIM_TIM1_ETR_ADC4_AWD1 TIM1 ETR is connected to ADC4 AWD1 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD2 TIM1 ETR is connected to ADC4 AWD2 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD3 TIM1 ETR is connected to ADC4 AWD3 (*)\r\n *\r\n * For TIM2, the parameter can take one of the following values:\r\n * @arg TIM_TIM2_ETR_GPIO TIM2 ETR is connected to GPIO\r\n * @arg TIM_TIM2_ETR_COMP1 TIM2 ETR is connected to COMP1 output\r\n * @arg TIM_TIM2_ETR_COMP2 TIM2 ETR is connected to COMP2 output\r\n * @arg TIM_TIM2_ETR_COMP3 TIM2 ETR is connected to COMP3 output\r\n * @arg TIM_TIM2_ETR_COMP4 TIM2 ETR is connected to COMP4 output\r\n * @arg TIM_TIM2_ETR_COMP5 TIM2 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM2_ETR_COMP6 TIM2 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM2_ETR_COMP7 TIM2 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM2_ETR_TIM3_ETR TIM2 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM4_ETR TIM2 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM5_ETR TIM2 ETR is connected to TIM5 ETR pin (*)\r\n * @arg TIM_TIM2_ETR_LSE\r\n *\r\n * For TIM3, the parameter can take one of the following values:\r\n * @arg TIM_TIM3_ETR_GPIO TIM3 ETR is connected to GPIO\r\n * @arg TIM_TIM3_ETR_COMP1 TIM3 ETR is connected to COMP1 output\r\n * @arg TIM_TIM3_ETR_COMP2 TIM3 ETR is connected to COMP2 output\r\n * @arg TIM_TIM3_ETR_COMP3 TIM3 ETR is connected to COMP3 output\r\n * @arg TIM_TIM3_ETR_COMP4 TIM3 ETR is connected to COMP4 output\r\n * @arg TIM_TIM3_ETR_COMP5 TIM3 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_ETR_COMP6 TIM3 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_ETR_COMP7 TIM3 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM3_ETR_TIM2_ETR TIM3 ETR is connected to TIM2 ETR pin\r\n * @arg TIM_TIM3_ETR_TIM4_ETR TIM3 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM3_ETR_ADC2_AWD1 TIM3 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM3_ETR_ADC2_AWD2 TIM3 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM3_ETR_ADC2_AWD3 TIM3 ETR is connected to ADC2 AWD3\r\n *\r\n * For TIM4, the parameter can take one of the following values:\r\n * @arg TIM_TIM4_ETR_GPIO TIM4 ETR is connected to GPIO\r\n * @arg TIM_TIM4_ETR_COMP1 TIM4 ETR is connected to COMP1 output\r\n * @arg TIM_TIM4_ETR_COMP2 TIM4 ETR is connected to COMP2 output\r\n * @arg TIM_TIM4_ETR_COMP3 TIM4 ETR is connected to COMP3 output\r\n * @arg TIM_TIM4_ETR_COMP4 TIM4 ETR is connected to COMP4 output\r\n * @arg TIM_TIM4_ETR_COMP5 TIM4 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_ETR_COMP6 TIM4 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_ETR_COMP7 TIM4 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM4_ETR_TIM3_ETR TIM4 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM4_ETR_TIM5_ETR TIM4 ETR is connected to TIM5 ETR pin (*)\r\n *\r\n * For TIM5, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM5_ETR_GPIO TIM5 ETR is connected to GPIO (*)\r\n * @arg TIM_TIM5_ETR_COMP1 TIM5 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_ETR_COMP2 TIM5 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_ETR_COMP3 TIM5 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_ETR_COMP4 TIM5 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_ETR_COMP5 TIM5 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_ETR_COMP6 TIM5 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_ETR_COMP7 TIM5 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM5_ETR_TIM2_ETR TIM5 ETR is connected to TIM2 ETR pin (*)\r\n * @arg TIM_TIM5_ETR_TIM3_ETR TIM5 ETR is connected to TIM3 ETR pin (*)\r\n *\r\n * For TIM8, the parameter can take one of the following values:\r\n * @arg TIM_TIM8_ETR_GPIO TIM8 ETR is connected to GPIO\r\n * @arg TIM_TIM8_ETR_COMP1 TIM8 ETR is connected to COMP1 output\r\n * @arg TIM_TIM8_ETR_COMP2 TIM8 ETR is connected to COMP2 output\r\n * @arg TIM_TIM8_ETR_COMP3 TIM8 ETR is connected to COMP3 output\r\n * @arg TIM_TIM8_ETR_COMP4 TIM8 ETR is connected to COMP4 output\r\n * @arg TIM_TIM8_ETR_COMP5 TIM8 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM8_ETR_COMP6 TIM8 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM8_ETR_COMP7 TIM8 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM8_ETR_ADC2_AWD1 TIM8 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM8_ETR_ADC2_AWD2 TIM8 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM8_ETR_ADC2_AWD3 TIM8 ETR is connected to ADC2 AWD3\r\n * @arg TIM_TIM8_ETR_ADC3_AWD1 TIM8 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD2 TIM8 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD3 TIM8 ETR is connected to ADC3 AWD3 (*)\r\n *\r\n * For TIM20, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM20_ETR_GPIO TIM20 ETR is connected to GPIO\r\n * @arg TIM_TIM20_ETR_COMP1 TIM20 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_ETR_COMP2 TIM20 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_ETR_COMP3 TIM20 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_ETR_COMP4 TIM20 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM20_ETR_COMP5 TIM20 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM20_ETR_COMP6 TIM20 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM20_ETR_COMP7 TIM20 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD1 TIM20 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD2 TIM20 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD3 TIM20 ETR is connected to ADC3 AWD3 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD1 TIM20 ETR is connected to ADC5 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD2 TIM20 ETR is connected to ADC5 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD3 TIM20 ETR is connected to ADC5 AWD3 (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_REMAP_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_REMAP(Remap));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n MODIFY_REG(htim->Instance->AF1, TIM1_AF1_ETRSEL_Msk, Remap);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Select the timer input source\r\n * @param htim TIM handle.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TI1 input channel\r\n * @arg TIM_CHANNEL_2: TI2 input channel\r\n * @arg TIM_CHANNEL_3: TI3 input channel\r\n * @arg TIM_CHANNEL_4: TI4 input channel\r\n * @param TISelection specifies the timer input source\r\n * For TIM1 this parameter can be one of the following values:\r\n * @arg TIM_TIM1_TI1_GPIO: TIM1 TI1 is connected to GPIO\r\n * @arg TIM_TIM1_TI1_COMP1: TIM1 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM1_TI1_COMP2: TIM1 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM1_TI1_COMP3: TIM1 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM1_TI1_COMP4: TIM1 TI1 is connected to COMP4 output\r\n *\r\n * For TIM2 this parameter can be one of the following values:\r\n * @arg TIM_TIM2_TI1_GPIO: TIM2 TI1 is connected to GPIO\r\n * @arg TIM_TIM2_TI1_COMP1: TIM2 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI1_COMP2: TIM2 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI1_COMP3: TIM2 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI1_COMP4: TIM2 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI1_COMP5: TIM2 TI1 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM2_TI2_GPIO: TIM1 TI2 is connected to GPIO\r\n * @arg TIM_TIM2_TI2_COMP1: TIM2 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI2_COMP2: TIM2 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI2_COMP3: TIM2 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI2_COMP4: TIM2 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI2_COMP6: TIM2 TI2 is connected to COMP6 output (*)\r\n *\r\n * @arg TIM_TIM2_TI3_GPIO: TIM2 TI3 is connected to GPIO\r\n * @arg TIM_TIM2_TI3_COMP4: TIM2 TI3 is connected to COMP4 output\r\n *\r\n * @arg TIM_TIM2_TI4_GPIO: TIM2 TI4 is connected to GPIO\r\n * @arg TIM_TIM2_TI4_COMP1: TIM2 TI4 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI4_COMP2: TIM2 TI4 is connected to COMP2 output\r\n *\r\n * For TIM3 this parameter can be one of the following values:\r\n * @arg TIM_TIM3_TI1_GPIO: TIM3 TI1 is connected to GPIO\r\n * @arg TIM_TIM3_TI1_COMP1: TIM3 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI1_COMP2: TIM3 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI1_COMP3: TIM3 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI1_COMP4: TIM3 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI1_COMP5: TIM3 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI1_COMP6: TIM3 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI1_COMP7: TIM3 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI2_GPIO: TIM3 TI2 is connected to GPIO\r\n * @arg TIM_TIM3_TI2_COMP1: TIM3 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI2_COMP2: TIM3 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI2_COMP3: TIM3 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI2_COMP4: TIM3 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI2_COMP5: TIM3 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI2_COMP6: TIM3 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI2_COMP7: TIM3 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI3_GPIO: TIM3 TI3 is connected to GPIO\r\n * @arg TIM_TIM3_TI3_COMP3: TIM3 TI3 is connected to COMP3 output\r\n\r\n * For TIM4 this parameter can be one of the following values:\r\n * @arg TIM_TIM4_TI1_GPIO: TIM4 TI1 is connected to GPIO\r\n * @arg TIM_TIM4_TI1_COMP1: TIM4 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI1_COMP2: TIM4 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI1_COMP3: TIM4 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI1_COMP4: TIM4 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI1_COMP5: TIM4 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI1_COMP6: TIM4 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI1_COMP7: TIM4 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI2_GPIO: TIM4 TI2 is connected to GPIO\r\n * @arg TIM_TIM4_TI2_COMP1: TIM4 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI2_COMP2: TIM4 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI2_COMP3: TIM4 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI2_COMP4: TIM4 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI2_COMP5: TIM4 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI2_COMP6: TIM4 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI2_COMP7: TIM4 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI3_GPIO: TIM4 TI3 is connected to GPIO\r\n * @arg TIM_TIM4_TI3_COMP5: TIM4 TI3 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM4_TI4_GPIO: TIM4 TI4 is connected to GPIO\r\n * @arg TIM_TIM4_TI4_COMP6: TIM4 TI4 is connected to COMP6 output (*)\r\n *\r\n * For TIM5 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM5_TI1_GPIO: TIM5 TI1 is connected to GPIO\r\n * @arg TIM_TIM5_TI1_LSI: TIM5 TI1 is connected to LSI clock (*)\r\n * @arg TIM_TIM5_TI1_LSE: TIM5 TI1 is connected to LSE clock (*)\r\n * @arg TIM_TIM5_TI1_RTC_WK: TIM5 TI1 is connected to RTC Wakeup (*)\r\n * @arg TIM_TIM5_TI1_COMP1: TIM5 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_TI1_COMP2: TIM5 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_TI1_COMP3: TIM5 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_TI1_COMP4: TIM5 TI1 is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_TI1_COMP5: TIM5 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI1_COMP6: TIM5 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI1_COMP7: TIM5 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM5_TI2_GPIO: TIM5 TI2 is connected to GPIO\r\n * @arg TIM_TIM5_TI2_COMP1: TIM5 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM5_TI2_COMP2: TIM5 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM5_TI2_COMP3: TIM5 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM5_TI2_COMP4: TIM5 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM5_TI2_COMP5: TIM5 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI2_COMP6: TIM5 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI2_COMP7: TIM5 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM8 this parameter can be one of the following values:\r\n * @arg TIM_TIM8_TI1_GPIO: TIM8 TI1 is connected to GPIO\r\n * @arg TIM_TIM8_TI1_COMP1: TIM8 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM8_TI1_COMP2: TIM8 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM8_TI1_COMP3: TIM8 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM8_TI1_COMP4: TIM8 TI1 is connected to COMP4 output\r\n *\r\n * For TIM15 this parameter can be one of the following values:\r\n * @arg TIM_TIM15_TI1_GPIO: TIM15 TI1 is connected to GPIO\r\n * @arg TIM_TIM15_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM15_TI1_COMP1: TIM15 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM15_TI1_COMP2: TIM15 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI1_COMP5: TIM15 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM15_TI1_COMP7: TIM15 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM15_TI2_GPIO: TIM15 TI2 is connected to GPIO\r\n * @arg TIM_TIM15_TI2_COMP2: TIM15 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI2_COMP3: TIM15 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM15_TI2_COMP6: TIM15 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM15_TI2_COMP7: TIM15 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM16 this parameter can be one of the following values:\r\n * @arg TIM_TIM16_TI1_GPIO: TIM16 TI1 is connected to GPIO\r\n * @arg TIM_TIM16_TI1_COMP6: TIM16 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM16_TI1_MCO: TIM15 TI1 is connected to MCO output\r\n * @arg TIM_TIM16_TI1_HSE_32: TIM15 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM16_TI1_RTC_WK: TIM15 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM16_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM16_TI1_LSI: TIM15 TI1 is connected to LSI clock\r\n *\r\n * For TIM17 this parameter can be one of the following values:\r\n * @arg TIM_TIM17_TI1_GPIO: TIM17 TI1 is connected to GPIO\r\n * @arg TIM_TIM17_TI1_COMP5: TIM17 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM17_TI1_MCO: TIM17 TI1 is connected to MCO output\r\n * @arg TIM_TIM17_TI1_HSE_32: TIM17 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM17_TI1_RTC_WK: TIM17 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM17_TI1_LSE: TIM17 TI1 is connected to LSE clock\r\n * @arg TIM_TIM17_TI1_LSI: TIM17 TI1 is connected to LSI clock\r\n\r\n * For TIM20 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM20_TI1_GPIO: TIM20 TI1 is connected to GPIO\r\n * @arg TIM_TIM20_TI1_COMP1: TIM20 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_TI1_COMP2: TIM20 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_TI1_COMP3: TIM20 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_TI1_COMP4: TIM20 TI1 is connected to COMP4 output (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check parameters */\r\n assert_param(IS_TIM_TISEL_TIX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_TISEL(TISelection));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI1SEL, TISelection);\r\n\r\n /* If required, set OR bit to request HSE/32 clock */\r\n if (IS_TIM_HSE32_INSTANCE(htim->Instance))\r\n {\r\n SET_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n break;\r\n case TIM_CHANNEL_2:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI2SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_3:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI3SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_4:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI4SEL, TISelection);\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Group channel 5 and channel 1, 2 or 3\r\n * @param htim TIM handle.\r\n * @param Channels specifies the reference signal(s) the OC5REF is combined with.\r\n * This parameter can be any combination of the following values:\r\n * TIM_GROUPCH5_NONE: No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC\r\n * TIM_GROUPCH5_OC1REFC: OC1REFC is the logical AND of OC1REFC and OC5REF\r\n * TIM_GROUPCH5_OC2REFC: OC2REFC is the logical AND of OC2REFC and OC5REF\r\n * TIM_GROUPCH5_OC3REFC: OC3REFC is the logical AND of OC3REFC and OC5REF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_COMBINED3PHASEPWM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_GROUPCH5(Channels));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Clear GC5Cx bit fields */\r\n htim->Instance->CCR5 &= ~(TIM_CCR5_GC5C3 | TIM_CCR5_GC5C2 | TIM_CCR5_GC5C1);\r\n\r\n /* Set GC5Cx bit fields */\r\n htim->Instance->CCR5 |= Channels;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disarm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to disarm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note The break input can be disarmed only when it is configured in\r\n * bidirectional mode and when when MOE is reset.\r\n * @note Purpose is to be able to have the input voltage back to high-state,\r\n * whatever the time constant on the output .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpbdtr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ADVANCED_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BKBID) == TIM_BDTR_BKBID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM);\r\n }\r\n break;\r\n }\r\n\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM);\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Arm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to arm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note Arming is possible at anytime, even if fault is present.\r\n * @note Break input is automatically armed as soon as MOE bit is set.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ADVANCED_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKBID) == TIM_BDTR_BKBID)\r\n {\r\n /* Break input BRK is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID)\r\n {\r\n /* Break input BRK2 is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Enable dithering\r\n * @param htim TIM handle\r\n * @note Main usage is PWM mode\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode for 16b timers\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Macros @ref __HAL_TIM_CALC_PERIOD_DITHER() __HAL_TIM_CALC_DELAY_DITHER() __HAL_TIM_CALC_PULSE_DITHER()\r\n * can be used to calculate period (ARR) and delay (CCRx) value.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable dithering\r\n * @param htim TIM handle\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Disabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the pulse on compare pulse width and pulse prescaler\r\n * @param htim TIM Output Compare handle\r\n * @param PulseWidthPrescaler Pulse width prescaler\r\n * This parameter can be a number between Min_Data = 0x0 and Max_Data = 0x7\r\n * @param PulseWidth Pulse width\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim,\r\n uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth)\r\n{\r\n uint32_t tmpecr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_PULSEONCOMPARE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTH(PulseWidth));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(PulseWidthPrescaler));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx ECR register value */\r\n tmpecr = htim->Instance->ECR;\r\n /* Reset the Pulse width prescaler and the Pulse width */\r\n tmpecr &= ~(TIM_ECR_PWPRSC | TIM_ECR_PW);\r\n /* Set the Pulse width prescaler and Pulse width*/\r\n tmpecr |= PulseWidthPrescaler << TIM_ECR_PWPRSC_Pos;\r\n tmpecr |= PulseWidth << TIM_ECR_PW_Pos;\r\n /* Write to TIMx ECR */\r\n htim->Instance->ECR = tmpecr;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure preload source of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @param Source Source of slave mode selection preload\r\n * This parameter can be one of the following values:\r\n * @arg TIM_SMS_PRELOAD_SOURCE_UPDATE: Timer update event is used as source of Slave Mode Selection preload\r\n * @arg TIM_SMS_PRELOAD_SOURCE_INDEX: Timer index event is used as source of Slave Mode Selection preload\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_PRELOAD_SOURCE(Source));\r\n\r\n MODIFY_REG(htim->Instance->SMCR, TIM_SMCR_SMSPS, Source);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure deadtime\r\n * @param htim TIM handle\r\n * @param Deadtime Deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(Deadtime));\r\n\r\n MODIFY_REG(htim->Instance->BDTR, TIM_BDTR_DTG, Deadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @param FallingDeadtime Falling edge deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(FallingDeadtime));\r\n\r\n MODIFY_REG(htim->Instance->DTR2, TIM_DTR2_DTGF, FallingDeadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the encoder index.\r\n * @note warning in case of encoder mode clock plus direction\r\n * @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 or @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2\r\n * Direction must be set to @ref TIM_ENCODERINDEX_DIRECTION_UP_DOWN\r\n * @param htim TIM handle.\r\n * @param sEncoderIndexConfig Encoder index configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_ENCODERINDEX_POLARITY(sEncoderIndexConfig->Polarity));\r\n assert_param(IS_TIM_ENCODERINDEX_PRESCALER(sEncoderIndexConfig->Prescaler));\r\n assert_param(IS_TIM_ENCODERINDEX_FILTER(sEncoderIndexConfig->Filter));\r\n assert_param(IS_FUNCTIONAL_STATE(sEncoderIndexConfig->FirstIndexEnable));\r\n assert_param(IS_TIM_ENCODERINDEX_POSITION(sEncoderIndexConfig->Position));\r\n assert_param(IS_TIM_ENCODERINDEX_DIRECTION(sEncoderIndexConfig->Direction));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Configures the TIMx External Trigger (ETR) which is used as Index input */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sEncoderIndexConfig->Prescaler,\r\n sEncoderIndexConfig->Polarity,\r\n sEncoderIndexConfig->Filter);\r\n\r\n /* Configures the encoder index */\r\n MODIFY_REG(htim->Instance->ECR,\r\n TIM_ECR_IDIR_Msk | TIM_ECR_FIDX_Msk | TIM_ECR_IPOS_Msk,\r\n (sEncoderIndexConfig->Direction |\r\n ((sEncoderIndexConfig->FirstIndexEnable == ENABLE) ? (0x1U << TIM_ECR_FIDX_Pos) : 0U) |\r\n sEncoderIndexConfig->Position |\r\n TIM_ECR_IE));\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides Extended TIM callback functions:\r\n (+) Timer Commutation callback\r\n (+) Timer Break callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Hall commutation changed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutCallback could be implemented in the user file\r\n */\r\n}\r\n/**\r\n * @brief Hall commutation changed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Break detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_BreakCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Break2 detection callback in non blocking mode\r\n * @param htim: TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_TIMEx_Break2Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Encoder index callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_EncoderIndexCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Direction change callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_DirectionChangeCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Index error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_IndexErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Transition error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_TransitionErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Hall Sensor interface handle state.\r\n * @param htim TIM Hall Sensor handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM complementary channel.\r\n * @param htim TIM handle\r\n * @param ChannelN TIM Complementary channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @retval TIM Complementary channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(TIM_HandleTypeDef *htim, uint32_t ChannelN)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, ChannelN));\r\n\r\n channel_state = TIM_CHANNEL_N_STATE_GET(htim, ChannelN);\r\n\r\n return channel_state;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA Commutation callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Commutation half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationHalfCpltCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback (complementary channel).\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA error callback (complementary channel)\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel xN.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @param ChannelNState specifies the TIM Channel CCxNE bit new state.\r\n * This parameter can be: TIM_CCxN_ENABLE or TIM_CCxN_Disable.\r\n * @retval None\r\n */\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState)\r\n{\r\n uint32_t tmp;\r\n\r\n tmp = TIM_CCER_CC1NE << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxNE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxNE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelNState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.c\r\n * @author MCD Application Team\r\n * @brief ADC LL module driver\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_ll_adc.h\"\r\n#include \"stm32g4xx_ll_bus.h\"\r\n\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @addtogroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Private_Constants\r\n * @{\r\n */\r\n\r\n/* Definitions of ADC hardware constraints delays */\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values: */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Refer to @ref ADC_LL_EC_HW_DELAYS for description of ADC timeout */\r\n/* values definition. */\r\n/* Note: ADC timeout values are defined here in CPU cycles to be independent */\r\n/* of device clock setting. */\r\n/* In user application, ADC timeout values should be defined with */\r\n/* temporal values, in function of device clock settings. */\r\n/* Highest ratio CPU clock frequency vs ADC clock frequency: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 */\r\n/* Unit: CPU cycles. */\r\n#define ADC_CLOCK_RATIO_VS_CPU_HIGHEST (3968UL)\r\n#define ADC_TIMEOUT_DISABLE_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n#define ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @addtogroup ADC_LL_Private_Macros\r\n * @{\r\n */\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* common to several ADC instances. */\r\n#define IS_LL_ADC_COMMON_CLOCK(__CLOCK__) \\\r\n (((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV6) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV8) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV10) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV12) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV16) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV32) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV64) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV128) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV256) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC instance. */\r\n#define IS_LL_ADC_RESOLUTION(__RESOLUTION__) \\\r\n (((__RESOLUTION__) == LL_ADC_RESOLUTION_12B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_10B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_8B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_DATA_ALIGN(__DATA_ALIGN__) \\\r\n (((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_RIGHT) \\\r\n || ((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_LEFT) \\\r\n )\r\n\r\n#define IS_LL_ADC_LOW_POWER(__LOW_POWER__) \\\r\n (((__LOW_POWER__) == LL_ADC_LP_MODE_NONE) \\\r\n || ((__LOW_POWER__) == LL_ADC_LP_AUTOWAIT) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group regular */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#define IS_LL_ADC_REG_CONTINUOUS_MODE(__REG_CONTINUOUS_MODE__) \\\r\n (((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_SINGLE) \\\r\n || ((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_CONTINUOUS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_DMA_TRANSFER(__REG_DMA_TRANSFER__) \\\r\n (((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_NONE) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_LIMITED) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_UNLIMITED) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(__REG_OVR_DATA_BEHAVIOR__) \\\r\n (((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_PRESERVED) \\\r\n || ((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_OVERWRITTEN) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_LENGTH(__REG_SEQ_SCAN_LENGTH__) \\\r\n (((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_DISABLE) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(__REG_SEQ_DISCONT_MODE__) \\\r\n (((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_DISABLE) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_1RANK) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_2RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_3RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_4RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_5RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_6RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_7RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_8RANKS) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group injected */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#define IS_LL_ADC_INJ_TRIG_EXT_EDGE(__INJ_TRIG_EXT_EDGE__) \\\r\n (((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_FALLING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISINGFALLING) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_TRIG_AUTO(__INJ_TRIG_AUTO__) \\\r\n (((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_INDEPENDENT) \\\r\n || ((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_FROM_GRP_REGULAR) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(__INJ_SEQ_SCAN_LENGTH__) \\\r\n (((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_DISABLE) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(__INJ_SEQ_DISCONT_MODE__) \\\r\n (((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_DISABLE) \\\r\n || ((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_1RANK) \\\r\n )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* multimode. */\r\n#define IS_LL_ADC_MULTI_MODE(__MULTI_MODE__) \\\r\n (((__MULTI_MODE__) == LL_ADC_MULTI_INDEPENDENT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INTERL) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_ALTERN) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_DMA_TRANSFER(__MULTI_DMA_TRANSFER__) \\\r\n (((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_EACH_ADC) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_TWOSMP_DELAY(__MULTI_TWOSMP_DELAY__) \\\r\n (((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_MASTER_SLAVE(__MULTI_MASTER_SLAVE__) \\\r\n (((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_SLAVE) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER_SLAVE) \\\r\n )\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize registers of all ADC instances belonging to\r\n * the same ADC common instance to their default reset values.\r\n * @note This function is performing a hard reset, using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * To de-initialize only 1 ADC instance, use\r\n * function @ref LL_ADC_DeInit().\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_ADC_CommonDeInit(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n\r\n if (ADCxy_COMMON == ADC12_COMMON)\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n }\r\n#if defined(ADC345_COMMON)\r\n else\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n }\r\n#endif\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC common parameters\r\n * (all ADC instances belonging to the same ADC common instance)\r\n * and multimode (for devices with several ADC instances available).\r\n * @note The setting of ADC common parameters is conditioned to\r\n * ADC instances state:\r\n * All ADC instances belonging to the same ADC common instance\r\n * must be disabled.\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param ADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are initialized\r\n * - ERROR: ADC common registers are not initialized\r\n */\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n assert_param(IS_LL_ADC_COMMON_CLOCK(ADC_CommonInitStruct->CommonClock));\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n assert_param(IS_LL_ADC_MULTI_MODE(ADC_CommonInitStruct->Multimode));\r\n if (ADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n assert_param(IS_LL_ADC_MULTI_DMA_TRANSFER(ADC_CommonInitStruct->MultiDMATransfer));\r\n assert_param(IS_LL_ADC_MULTI_TWOSMP_DELAY(ADC_CommonInitStruct->MultiTwoSamplingDelay));\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Note: Hardware constraint (refer to description of functions */\r\n /* \"LL_ADC_SetCommonXXX()\" and \"LL_ADC_SetMultiXXX()\"): */\r\n /* On this STM32 series, setting of these features is conditioned to */\r\n /* ADC state: */\r\n /* All ADC instances of the ADC common group must be disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(ADCxy_COMMON) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - common to several ADC */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n /* - Set ADC clock (conversion clock) */\r\n /* - multimode (if several ADC instances available on the */\r\n /* selected device) */\r\n /* - Set ADC multimode configuration */\r\n /* - Set ADC multimode DMA transfer */\r\n /* - Set ADC multimode: delay between 2 sampling phases */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (ADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n ADC_CommonInitStruct->CommonClock\r\n | ADC_CommonInitStruct->Multimode\r\n | ADC_CommonInitStruct->MultiDMATransfer\r\n | ADC_CommonInitStruct->MultiTwoSamplingDelay\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n ADC_CommonInitStruct->CommonClock\r\n | LL_ADC_MULTI_INDEPENDENT\r\n );\r\n }\r\n#else\r\n LL_ADC_SetCommonClock(ADCxy_COMMON, ADC_CommonInitStruct->CommonClock);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Initialization error: One or several ADC instances belonging to */\r\n /* the same ADC common instance are not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_CommonInitTypeDef field to default value.\r\n * @param ADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct)\r\n{\r\n /* Set ADC_CommonInitStruct fields to default values */\r\n /* Set fields of ADC common */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n ADC_CommonInitStruct->CommonClock = LL_ADC_CLOCK_SYNC_PCLK_DIV2;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Set fields of ADC multimode */\r\n ADC_CommonInitStruct->Multimode = LL_ADC_MULTI_INDEPENDENT;\r\n ADC_CommonInitStruct->MultiDMATransfer = LL_ADC_MULTI_REG_DMA_EACH_ADC;\r\n ADC_CommonInitStruct->MultiTwoSamplingDelay = LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n}\r\n\r\n/**\r\n * @brief De-initialize registers of the selected ADC instance\r\n * to their default reset values.\r\n * @note To reset all ADC instances quickly (perform a hard reset),\r\n * use function @ref LL_ADC_CommonDeInit().\r\n * @note If this functions returns error status, it means that ADC instance\r\n * is in an unknown state.\r\n * In this case, perform a hard reset using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * Refer to function @ref LL_ADC_CommonDeInit().\r\n * @param ADCx ADC instance\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are de-initialized\r\n * - ERROR: ADC registers are not de-initialized\r\n */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n __IO uint32_t timeout_cpu_cycles = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n /* Disable ADC instance if not already disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 1UL)\r\n {\r\n /* Set ADC group regular trigger source to SW start to ensure to not */\r\n /* have an external trigger event occurring during the conversion stop */\r\n /* ADC disable process. */\r\n LL_ADC_REG_SetTriggerSource(ADCx, LL_ADC_REG_TRIG_SOFTWARE);\r\n\r\n /* Stop potential ADC conversion on going on ADC group regular. */\r\n if (LL_ADC_REG_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_REG_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_REG_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Set ADC group injected trigger source to SW start to ensure to not */\r\n /* have an external trigger event occurring during the conversion stop */\r\n /* ADC disable process. */\r\n LL_ADC_INJ_SetTriggerSource(ADCx, LL_ADC_INJ_TRIG_SOFTWARE);\r\n\r\n /* Stop potential ADC conversion on going on ADC group injected. */\r\n if (LL_ADC_INJ_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_INJ_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_INJ_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Wait for ADC conversions are effectively stopped */\r\n timeout_cpu_cycles = ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES;\r\n while ((LL_ADC_REG_IsStopConversionOngoing(ADCx)\r\n | LL_ADC_INJ_IsStopConversionOngoing(ADCx)) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n\r\n /* Flush group injected contexts queue (register JSQR): */\r\n /* Note: Bit JQM must be set to empty the contexts queue (otherwise */\r\n /* contexts queue is maintained with the last active context). */\r\n LL_ADC_INJ_SetQueueMode(ADCx, LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY);\r\n\r\n /* Disable the ADC instance */\r\n LL_ADC_Disable(ADCx);\r\n\r\n /* Wait for ADC instance is effectively disabled */\r\n timeout_cpu_cycles = ADC_TIMEOUT_DISABLE_CPU_CYCLES;\r\n while (LL_ADC_IsDisableOngoing(ADCx) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Check whether ADC state is compliant with expected state */\r\n if (READ_BIT(ADCx->CR,\r\n (ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)\r\n )\r\n == 0UL)\r\n {\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n CLEAR_BIT(ADCx->IER,\r\n (LL_ADC_IT_ADRDY\r\n | LL_ADC_IT_EOC\r\n | LL_ADC_IT_EOS\r\n | LL_ADC_IT_OVR\r\n | LL_ADC_IT_EOSMP\r\n | LL_ADC_IT_JEOC\r\n | LL_ADC_IT_JEOS\r\n | LL_ADC_IT_JQOVF\r\n | LL_ADC_IT_AWD1\r\n | LL_ADC_IT_AWD2\r\n | LL_ADC_IT_AWD3\r\n )\r\n );\r\n\r\n /* Reset register ISR */\r\n SET_BIT(ADCx->ISR,\r\n (LL_ADC_FLAG_ADRDY\r\n | LL_ADC_FLAG_EOC\r\n | LL_ADC_FLAG_EOS\r\n | LL_ADC_FLAG_OVR\r\n | LL_ADC_FLAG_EOSMP\r\n | LL_ADC_FLAG_JEOC\r\n | LL_ADC_FLAG_JEOS\r\n | LL_ADC_FLAG_JQOVF\r\n | LL_ADC_FLAG_AWD1\r\n | LL_ADC_FLAG_AWD2\r\n | LL_ADC_FLAG_AWD3\r\n )\r\n );\r\n\r\n /* Reset register CR */\r\n /* - Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART, */\r\n /* ADC_CR_ADCAL, ADC_CR_ADDIS, ADC_CR_ADEN are in */\r\n /* access mode \"read-set\": no direct reset applicable. */\r\n /* - Reset Calibration mode to default setting (single ended). */\r\n /* - Disable ADC internal voltage regulator. */\r\n /* - Enable ADC deep power down. */\r\n /* Note: ADC internal voltage regulator disable and ADC deep power */\r\n /* down enable are conditioned to ADC state disabled: */\r\n /* already done above. */\r\n CLEAR_BIT(ADCx->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(ADCx->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n MODIFY_REG(ADCx->CFGR,\r\n (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM\r\n | ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN\r\n | ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD\r\n | ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN\r\n | ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN),\r\n ADC_CFGR_JQDIS\r\n );\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(ADCx->CFGR2,\r\n (ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS\r\n | ADC_CFGR2_SWTRIG | ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG\r\n | ADC_CFGR2_GCOMP\r\n | ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE)\r\n );\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(ADCx->SMPR1,\r\n (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7\r\n | ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4\r\n | ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1)\r\n );\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(ADCx->SMPR2,\r\n (ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16\r\n | ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13\r\n | ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10)\r\n );\r\n\r\n /* Reset register TR1 */\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT | ADC_TR1_HT1 | ADC_TR1_LT1, ADC_TR1_HT1);\r\n\r\n /* Reset register TR2 */\r\n MODIFY_REG(ADCx->TR2, ADC_TR2_HT2 | ADC_TR2_LT2, ADC_TR2_HT2);\r\n\r\n /* Reset register TR3 */\r\n MODIFY_REG(ADCx->TR3, ADC_TR3_HT3 | ADC_TR3_LT3, ADC_TR3_HT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(ADCx->SQR1,\r\n (ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2\r\n | ADC_SQR1_SQ1 | ADC_SQR1_L)\r\n );\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(ADCx->SQR2,\r\n (ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7\r\n | ADC_SQR2_SQ6 | ADC_SQR2_SQ5)\r\n );\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(ADCx->SQR3,\r\n (ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12\r\n | ADC_SQR3_SQ11 | ADC_SQR3_SQ10)\r\n );\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(ADCx->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Reset register JSQR */\r\n CLEAR_BIT(ADCx->JSQR,\r\n (ADC_JSQR_JL\r\n | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JSQ4 | ADC_JSQR_JSQ3\r\n | ADC_JSQR_JSQ2 | ADC_JSQR_JSQ1)\r\n );\r\n\r\n /* Reset register DR */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(ADCx->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1 | ADC_OFR1_SATEN | ADC_OFR1_OFFSETPOS);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(ADCx->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2 | ADC_OFR2_SATEN | ADC_OFR2_OFFSETPOS);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(ADCx->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3 | ADC_OFR3_SATEN | ADC_OFR3_OFFSETPOS);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(ADCx->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4 | ADC_OFR4_SATEN | ADC_OFR4_OFFSETPOS);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(ADCx->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(ADCx->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(ADCx->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(ADCx->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n /* Reset register GCOMP */\r\n CLEAR_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF);\r\n }\r\n else\r\n {\r\n /* ADC instance is in an unknown state */\r\n /* Need to performing a hard reset of ADC instance, using high level */\r\n /* clock source RCC ADC reset. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 families).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, some other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param ADC_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, LL_ADC_InitTypeDef *ADC_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n assert_param(IS_LL_ADC_RESOLUTION(ADC_InitStruct->Resolution));\r\n assert_param(IS_LL_ADC_DATA_ALIGN(ADC_InitStruct->DataAlignment));\r\n assert_param(IS_LL_ADC_LOW_POWER(ADC_InitStruct->LowPowerMode));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC instance */\r\n /* - Set ADC data resolution */\r\n /* - Set ADC conversion data alignment */\r\n /* - Set ADC low power mode */\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_RES\r\n | ADC_CFGR_ALIGN\r\n | ADC_CFGR_AUTDLY\r\n ,\r\n ADC_InitStruct->Resolution\r\n | ADC_InitStruct->DataAlignment\r\n | ADC_InitStruct->LowPowerMode\r\n );\r\n\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_InitTypeDef field to default value.\r\n * @param ADC_InitStruct Pointer to a @ref LL_ADC_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *ADC_InitStruct)\r\n{\r\n /* Set ADC_InitStruct fields to default values */\r\n /* Set fields of ADC instance */\r\n ADC_InitStruct->Resolution = LL_ADC_RESOLUTION_12B;\r\n ADC_InitStruct->DataAlignment = LL_ADC_DATA_ALIGN_RIGHT;\r\n ADC_InitStruct->LowPowerMode = LL_ADC_LP_MODE_NONE;\r\n\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param ADC_REG_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_REG_TRIG_SOURCE(ADCx, ADC_REG_InitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_LENGTH(ADC_REG_InitStruct->SequencerLength));\r\n if (ADC_REG_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(ADC_REG_InitStruct->SequencerDiscont));\r\n\r\n /* ADC group regular continuous mode and discontinuous mode */\r\n /* can not be enabled simultenaeously */\r\n assert_param((ADC_REG_InitStruct->ContinuousMode == LL_ADC_REG_CONV_SINGLE)\r\n || (ADC_REG_InitStruct->SequencerDiscont == LL_ADC_REG_SEQ_DISCONT_DISABLE));\r\n }\r\n assert_param(IS_LL_ADC_REG_CONTINUOUS_MODE(ADC_REG_InitStruct->ContinuousMode));\r\n assert_param(IS_LL_ADC_REG_DMA_TRANSFER(ADC_REG_InitStruct->DMATransfer));\r\n assert_param(IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(ADC_REG_InitStruct->Overrun));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group regular */\r\n /* - Set ADC group regular trigger source */\r\n /* - Set ADC group regular sequencer length */\r\n /* - Set ADC group regular sequencer discontinuous mode */\r\n /* - Set ADC group regular continuous mode */\r\n /* - Set ADC group regular conversion data transfer: no transfer or */\r\n /* transfer by DMA, and DMA requests mode */\r\n /* - Set ADC group regular overrun behavior */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (ADC_REG_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n ADC_REG_InitStruct->TriggerSource\r\n | ADC_REG_InitStruct->SequencerDiscont\r\n | ADC_REG_InitStruct->ContinuousMode\r\n | ADC_REG_InitStruct->DMATransfer\r\n | ADC_REG_InitStruct->Overrun\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n ADC_REG_InitStruct->TriggerSource\r\n | LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | ADC_REG_InitStruct->ContinuousMode\r\n | ADC_REG_InitStruct->DMATransfer\r\n | ADC_REG_InitStruct->Overrun\r\n );\r\n }\r\n\r\n /* Set ADC group regular sequencer length and scan direction */\r\n LL_ADC_REG_SetSequencerLength(ADCx, ADC_REG_InitStruct->SequencerLength);\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_REG_InitTypeDef field to default value.\r\n * @param ADC_REG_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct)\r\n{\r\n /* Set ADC_REG_InitStruct fields to default values */\r\n /* Set fields of ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n ADC_REG_InitStruct->TriggerSource = LL_ADC_REG_TRIG_SOFTWARE;\r\n ADC_REG_InitStruct->SequencerLength = LL_ADC_REG_SEQ_SCAN_DISABLE;\r\n ADC_REG_InitStruct->SequencerDiscont = LL_ADC_REG_SEQ_DISCONT_DISABLE;\r\n ADC_REG_InitStruct->ContinuousMode = LL_ADC_REG_CONV_SINGLE;\r\n ADC_REG_InitStruct->DMATransfer = LL_ADC_REG_DMA_TRANSFER_NONE;\r\n ADC_REG_InitStruct->Overrun = LL_ADC_REG_OVR_DATA_OVERWRITTEN;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_INJ_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @note Caution if feature ADC group injected contexts queue is enabled\r\n * (refer to with function @ref LL_ADC_INJ_SetQueueMode() ):\r\n * using successively several times this function will appear as\r\n * having no effect.\r\n * To set several features of ADC group injected, use\r\n * function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @param ADCx ADC instance\r\n * @param ADC_INJ_InitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_INJ_TRIG_SOURCE(ADCx, ADC_INJ_InitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(ADC_INJ_InitStruct->SequencerLength));\r\n if (ADC_INJ_InitStruct->SequencerLength != LL_ADC_INJ_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(ADC_INJ_InitStruct->SequencerDiscont));\r\n }\r\n assert_param(IS_LL_ADC_INJ_TRIG_AUTO(ADC_INJ_InitStruct->TrigAuto));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group injected */\r\n /* - Set ADC group injected trigger source */\r\n /* - Set ADC group injected sequencer length */\r\n /* - Set ADC group injected sequencer discontinuous mode */\r\n /* - Set ADC group injected conversion trigger: independent or */\r\n /* from ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (ADC_INJ_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n ADC_INJ_InitStruct->SequencerDiscont\r\n | ADC_INJ_InitStruct->TrigAuto\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | ADC_INJ_InitStruct->TrigAuto\r\n );\r\n }\r\n\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL\r\n | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JL\r\n ,\r\n ADC_INJ_InitStruct->TriggerSource\r\n | ADC_INJ_InitStruct->SequencerLength\r\n );\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_INJ_InitTypeDef field to default value.\r\n * @param ADC_INJ_InitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct)\r\n{\r\n /* Set ADC_INJ_InitStruct fields to default values */\r\n /* Set fields of ADC group injected */\r\n ADC_INJ_InitStruct->TriggerSource = LL_ADC_INJ_TRIG_SOFTWARE;\r\n ADC_INJ_InitStruct->SequencerLength = LL_ADC_INJ_SEQ_SCAN_DISABLE;\r\n ADC_INJ_InitStruct->SequencerDiscont = LL_ADC_INJ_SEQ_DISCONT_DISABLE;\r\n ADC_INJ_InitStruct->TrigAuto = LL_ADC_INJ_TRIG_INDEPENDENT;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/STM32G431KBUX_FLASH.ld", "content": "/*\n******************************************************************************\n**\n** @file : LinkerScript.ld\n**\n** @author : Auto-generated by STM32CubeIDE\n**\n** @brief : Linker script for STM32G431KBUx Device from STM32G4 series\n** 128Kbytes FLASH\n** 32Kbytes RAM\n**\n** Set heap size, stack size and stack location according\n** to application requirements.\n**\n** Set memory bank area and size if external memory is used\n**\n** Target : STMicroelectronics STM32\n**\n** Distribution: The file is distributed as is, without any warranty\n** of any kind.\n**\n******************************************************************************\n** @attention\n**\n** Copyright (c) 2022 STMicroelectronics.\n** All rights reserved.\n**\n** This software is licensed under terms that can be found in the LICENSE file\n** in the root directory of this software component.\n** If no LICENSE file comes with this software, it is provided AS-IS.\n**\n******************************************************************************\n*/\n\n/* Entry Point */\nENTRY(Reset_Handler)\n\n/* Highest address of the user mode stack */\n_estack = ORIGIN(RAM) + LENGTH(RAM); /* end of \"RAM\" Ram type memory */\n\n_Min_Heap_Size = 0x0; /* required amount of heap */\n_Min_Stack_Size = 0x400; /* required amount of stack */\n\n/* Memories definition */\nMEMORY\n{\n RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 32K\n FLASH (rx) : ORIGIN = 0x8000000, LENGTH = 128K\n}\n\n/* Sections */\nSECTIONS\n{\n /* The startup code into \"FLASH\" Rom type memory */\n .isr_vector :\n {\n . = ALIGN(4);\n KEEP(*(.isr_vector)) /* Startup code */\n . = ALIGN(4);\n } >FLASH\n\n /* The program code and other data into \"FLASH\" Rom type memory */\n .text :\n {\n . = ALIGN(4);\n *(.text) /* .text sections (code) */\n *(.text*) /* .text* sections (code) */\n *(.glue_7) /* glue arm to thumb code */\n *(.glue_7t) /* glue thumb to arm code */\n *(.eh_frame)\n\n KEEP (*(.init))\n KEEP (*(.fini))\n\n . = ALIGN(4);\n _etext = .; /* define a global symbols at end of code */\n } >FLASH\n\n /* Constant data into \"FLASH\" Rom type memory */\n .rodata :\n {\n . = ALIGN(4);\n *(.rodata) /* .rodata sections (constants, strings, etc.) */\n *(.rodata*) /* .rodata* sections (constants, strings, etc.) */\n . = ALIGN(4);\n } >FLASH\n\n .ARM.extab : {\n . = ALIGN(4);\n *(.ARM.extab* .gnu.linkonce.armextab.*)\n . = ALIGN(4);\n } >FLASH\n\n .ARM : {\n . = ALIGN(4);\n __exidx_start = .;\n *(.ARM.exidx*)\n __exidx_end = .;\n . = ALIGN(4);\n } >FLASH\n\n .preinit_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__preinit_array_start = .);\n KEEP (*(.preinit_array*))\n PROVIDE_HIDDEN (__preinit_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .init_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__init_array_start = .);\n KEEP (*(SORT(.init_array.*)))\n KEEP (*(.init_array*))\n PROVIDE_HIDDEN (__init_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .fini_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__fini_array_start = .);\n KEEP (*(SORT(.fini_array.*)))\n KEEP (*(.fini_array*))\n PROVIDE_HIDDEN (__fini_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n /* Used by the startup to initialize data */\n _sidata = LOADADDR(.data);\n\n /* Initialized data sections into \"RAM\" Ram type memory */\n .data :\n {\n . = ALIGN(4);\n _sdata = .; /* create a global symbol at data start */\n *(.data) /* .data sections */\n *(.data*) /* .data* sections */\n *(.RamFunc) /* .RamFunc sections */\n *(.RamFunc*) /* .RamFunc* sections */\n\n . = ALIGN(4);\n _edata = .; /* define a global symbol at data end */\n\n } >RAM AT> FLASH\n\n /* Uninitialized data section into \"RAM\" Ram type memory */\n . = ALIGN(4);\n .bss :\n {\n /* This is used by the startup in order to initialize the .bss section */\n _sbss = .; /* define a global symbol at bss start */\n __bss_start__ = _sbss;\n *(.bss)\n *(.bss*)\n *(COMMON)\n\n . = ALIGN(4);\n _ebss = .; /* define a global symbol at bss end */\n __bss_end__ = _ebss;\n } >RAM\n\n /* User_heap_stack section, used to check that there is enough \"RAM\" Ram type memory left */\n ._user_heap_stack :\n {\n . = ALIGN(8);\n PROVIDE ( end = . );\n PROVIDE ( _end = . );\n . = . + _Min_Heap_Size;\n . = . + _Min_Stack_Size;\n . = ALIGN(8);\n } >RAM\n\n /* Remove information from the compiler libraries */\n /DISCARD/ :\n {\n libc.a ( * )\n libm.a ( * )\n libgcc.a ( * )\n }\n\n .ARM.attributes 0 : { *(.ARM.attributes) }\n}\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/chorus_G431.ioc", "content": "#MicroXplorer Configuration settings - do not modify\nADC1.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_3\nADC1.ContinuousConvMode=DISABLE\nADC1.DMAContinuousRequests=ENABLE\nADC1.ExternalTrigConv=ADC_EXTERNALTRIG_T3_TRGO\nADC1.IPParameters=Rank-0\\#ChannelRegularConversion,master,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,NbrOfConversionFlag,ContinuousConvMode,DMAContinuousRequests,ExternalTrigConv,NbrOfConversion\nADC1.NbrOfConversion=1\nADC1.NbrOfConversionFlag=1\nADC1.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.Rank-0\\#ChannelRegularConversion=1\nADC1.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_24CYCLES_5\nADC1.master=1\nADC2.Channel-1\\#ChannelRegularConversion=ADC_CHANNEL_1\nADC2.ContinuousConvMode=DISABLE\nADC2.DMAContinuousRequests=ENABLE\nADC2.ExternalTrigConv=ADC_EXTERNALTRIG_T2_TRGO\nADC2.IPParameters=Rank-1\\#ChannelRegularConversion,Channel-1\\#ChannelRegularConversion,SamplingTime-1\\#ChannelRegularConversion,OffsetNumber-1\\#ChannelRegularConversion,NbrOfConversionFlag,ContinuousConvMode,ExternalTrigConv,DMAContinuousRequests\nADC2.NbrOfConversionFlag=1\nADC2.OffsetNumber-1\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC2.Rank-1\\#ChannelRegularConversion=1\nADC2.SamplingTime-1\\#ChannelRegularConversion=ADC_SAMPLETIME_2CYCLES_5\nCAD.formats=\nCAD.pinconfig=\nCAD.provider=\nDAC1.DAC_Channel-DAC_OUT2=DAC_CHANNEL_2\nDAC1.DAC_SampleAndHold-DAC_OUT1=DAC_SAMPLEANDHOLD_DISABLE\nDAC1.DAC_SampleAndHold-DAC_OUT2=DAC_SAMPLEANDHOLD_DISABLE\nDAC1.IPParameters=DAC_Channel-DAC_OUT2,DAC_SampleAndHold-DAC_OUT1,DAC_SampleAndHold-DAC_OUT2\nDma.ADC1.0.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC1.0.EventEnable=DISABLE\nDma.ADC1.0.Instance=DMA1_Channel2\nDma.ADC1.0.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC1.0.MemInc=DMA_MINC_DISABLE\nDma.ADC1.0.Mode=DMA_CIRCULAR\nDma.ADC1.0.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC1.0.PeriphInc=DMA_PINC_DISABLE\nDma.ADC1.0.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC1.0.Priority=DMA_PRIORITY_LOW\nDma.ADC1.0.RequestNumber=1\nDma.ADC1.0.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC1.0.SignalID=NONE\nDma.ADC1.0.SyncEnable=DISABLE\nDma.ADC1.0.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC1.0.SyncRequestNumber=1\nDma.ADC1.0.SyncSignalID=NONE\nDma.ADC2.1.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC2.1.EventEnable=DISABLE\nDma.ADC2.1.Instance=DMA1_Channel1\nDma.ADC2.1.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC2.1.MemInc=DMA_MINC_DISABLE\nDma.ADC2.1.Mode=DMA_CIRCULAR\nDma.ADC2.1.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC2.1.PeriphInc=DMA_PINC_DISABLE\nDma.ADC2.1.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC2.1.Priority=DMA_PRIORITY_LOW\nDma.ADC2.1.RequestNumber=1\nDma.ADC2.1.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC2.1.SignalID=NONE\nDma.ADC2.1.SyncEnable=DISABLE\nDma.ADC2.1.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC2.1.SyncRequestNumber=1\nDma.ADC2.1.SyncSignalID=NONE\nDma.Request0=ADC1\nDma.Request1=ADC2\nDma.RequestsNb=2\nFile.Version=6\nGPIO.groupedBy=Group By Peripherals\nKeepUserPlacement=false\nMcu.CPN=STM32G431KBU3\nMcu.Family=STM32G4\nMcu.IP0=ADC1\nMcu.IP1=ADC2\nMcu.IP2=DAC1\nMcu.IP3=DMA\nMcu.IP4=NVIC\nMcu.IP5=RCC\nMcu.IP6=SYS\nMcu.IP7=TIM1\nMcu.IP8=TIM2\nMcu.IP9=TIM3\nMcu.IPNb=10\nMcu.Name=STM32G431K(6-8-B)Ux\nMcu.Package=UFQFPN32\nMcu.Pin0=PA0\nMcu.Pin1=PA2\nMcu.Pin10=VP_TIM1_VS_ClockSourceINT\nMcu.Pin11=VP_TIM2_VS_ClockSourceINT\nMcu.Pin12=VP_TIM3_VS_ClockSourceINT\nMcu.Pin2=PA4\nMcu.Pin3=PA5\nMcu.Pin4=PA6\nMcu.Pin5=PA7\nMcu.Pin6=PB0\nMcu.Pin7=PA8\nMcu.Pin8=VP_SYS_VS_Systick\nMcu.Pin9=VP_SYS_VS_DBSignals\nMcu.PinsNb=13\nMcu.ThirdPartyNb=0\nMcu.UserConstants=\nMcu.UserName=STM32G431KBUx\nMxCube.Version=6.4.0\nMxDb.Version=DB.6.0.40\nNVIC.BusFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.DMA1_Channel1_IRQn=true\\:1\\:0\\:true\\:false\\:true\\:false\\:true\\:true\nNVIC.DMA1_Channel2_IRQn=true\\:2\\:0\\:true\\:false\\:true\\:false\\:true\\:true\nNVIC.DebugMonitor_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.ForceEnableDMAVector=true\nNVIC.HardFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.MemoryManagement_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.NonMaskableInt_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.PendSV_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.PriorityGroup=NVIC_PRIORITYGROUP_4\nNVIC.SVCall_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.SysTick_IRQn=true\\:15\\:0\\:false\\:false\\:true\\:false\\:true\\:false\nNVIC.TIM2_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\\:true\nNVIC.TIM3_IRQn=true\\:2\\:0\\:true\\:false\\:true\\:true\\:true\\:true\nNVIC.UsageFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nPA0.Locked=true\nPA0.Mode=IN1-Single-Ended\nPA0.Signal=ADC2_IN1\nPA2.Locked=true\nPA2.Mode=IN3-Single-Ended\nPA2.Signal=ADC1_IN3\nPA4.Locked=true\nPA4.Signal=COMP_DAC11_group\nPA5.Locked=true\nPA5.Signal=COMP_DAC12_group\nPA6.GPIOParameters=GPIO_Label\nPA6.GPIO_Label=MUX_C\nPA6.Locked=true\nPA6.Signal=GPIO_Output\nPA7.GPIOParameters=GPIO_Label\nPA7.GPIO_Label=MUX_B\nPA7.Locked=true\nPA7.Signal=GPIO_Output\nPA8.Locked=true\nPA8.Signal=S_TIM1_CH1\nPB0.GPIOParameters=GPIO_Label\nPB0.GPIO_Label=MUX_A\nPB0.Locked=true\nPB0.Signal=GPIO_Output\nPinOutPanel.RotationAngle=0\nProjectManager.AskForMigrate=true\nProjectManager.BackupPrevious=false\nProjectManager.CompilerOptimize=6\nProjectManager.ComputerToolchain=false\nProjectManager.CoupleFile=true\nProjectManager.CustomerFirmwarePackage=\nProjectManager.DefaultFWLocation=true\nProjectManager.DeletePrevious=true\nProjectManager.DeviceId=STM32G431KBUx\nProjectManager.FirmwarePackage=STM32Cube FW_G4 V1.5.1\nProjectManager.FreePins=false\nProjectManager.HalAssertFull=false\nProjectManager.HeapSize=0x00\nProjectManager.KeepUserCode=true\nProjectManager.LastFirmware=true\nProjectManager.LibraryCopy=1\nProjectManager.MainLocation=Core/Src\nProjectManager.NoMain=false\nProjectManager.PreviousToolchain=\nProjectManager.ProjectBuild=false\nProjectManager.ProjectFileName=chorus_G431.ioc\nProjectManager.ProjectName=chorus_G431\nProjectManager.ProjectStructure=\nProjectManager.RegisterCallBack=\nProjectManager.StackSize=0x400\nProjectManager.TargetToolchain=STM32CubeIDE\nProjectManager.ToolChainLocation=\nProjectManager.UAScriptAfterPath=\nProjectManager.UAScriptBeforePath=\nProjectManager.UnderRoot=true\nProjectManager.functionlistsort=1-SystemClock_Config-RCC-false-HAL-false,2-MX_GPIO_Init-GPIO-false-HAL-true,3-MX_DMA_Init-DMA-false-HAL-true,4-MX_ADC1_Init-ADC1-false-HAL-true,5-MX_ADC2_Init-ADC2-false-HAL-true,6-MX_DAC1_Init-DAC1-false-HAL-true,7-MX_TIM2_Init-TIM2-false-HAL-true,8-MX_TIM1_Init-TIM1-false-HAL-true,9-MX_TIM3_Init-TIM3-false-HAL-true\nRCC.ADC12Freq_Value=48000000\nRCC.AHBFreq_Value=48000000\nRCC.APB1Freq_Value=48000000\nRCC.APB1TimFreq_Value=48000000\nRCC.APB2Freq_Value=48000000\nRCC.APB2TimFreq_Value=48000000\nRCC.CRSFreq_Value=48000000\nRCC.CortexFreq_Value=48000000\nRCC.EXTERNAL_CLOCK_VALUE=12288000\nRCC.FCLKCortexFreq_Value=48000000\nRCC.FDCANFreq_Value=48000000\nRCC.FamilyName=M\nRCC.HCLKFreq_Value=48000000\nRCC.HSE_VALUE=8000000\nRCC.HSI48_VALUE=48000000\nRCC.HSI_VALUE=16000000\nRCC.I2C1Freq_Value=48000000\nRCC.I2C2Freq_Value=48000000\nRCC.I2C3Freq_Value=48000000\nRCC.I2SFreq_Value=48000000\nRCC.IPParameters=ADC12Freq_Value,AHBFreq_Value,APB1Freq_Value,APB1TimFreq_Value,APB2Freq_Value,APB2TimFreq_Value,CRSFreq_Value,CortexFreq_Value,EXTERNAL_CLOCK_VALUE,FCLKCortexFreq_Value,FDCANFreq_Value,FamilyName,HCLKFreq_Value,HSE_VALUE,HSI48_VALUE,HSI_VALUE,I2C1Freq_Value,I2C2Freq_Value,I2C3Freq_Value,I2SFreq_Value,LPTIM1Freq_Value,LPUART1Freq_Value,LSCOPinFreq_Value,LSE_VALUE,LSI_VALUE,MCO1PinFreq_Value,PLLN,PLLPoutputFreq_Value,PLLQoutputFreq_Value,PLLR,PLLRCLKFreq_Value,PWRFreq_Value,RNGFreq_Value,SAI1Freq_Value,SYSCLKFreq_VALUE,SYSCLKSource,USART1Freq_Value,USART2Freq_Value,USBFreq_Value,VCOInputFreq_Value,VCOOutputFreq_Value\nRCC.LPTIM1Freq_Value=48000000\nRCC.LPUART1Freq_Value=48000000\nRCC.LSCOPinFreq_Value=32000\nRCC.LSE_VALUE=32768\nRCC.LSI_VALUE=32000\nRCC.MCO1PinFreq_Value=16000000\nRCC.PLLN=12\nRCC.PLLPoutputFreq_Value=96000000\nRCC.PLLQoutputFreq_Value=96000000\nRCC.PLLR=RCC_PLLR_DIV4\nRCC.PLLRCLKFreq_Value=48000000\nRCC.PWRFreq_Value=48000000\nRCC.RNGFreq_Value=96000000\nRCC.SAI1Freq_Value=48000000\nRCC.SYSCLKFreq_VALUE=48000000\nRCC.SYSCLKSource=RCC_SYSCLKSOURCE_PLLCLK\nRCC.USART1Freq_Value=48000000\nRCC.USART2Freq_Value=48000000\nRCC.USBFreq_Value=96000000\nRCC.VCOInputFreq_Value=16000000\nRCC.VCOOutputFreq_Value=192000000\nSH.COMP_DAC11_group.0=DAC1_OUT1,DAC_OUT1\nSH.COMP_DAC11_group.ConfNb=1\nSH.COMP_DAC12_group.0=DAC1_OUT2,DAC_OUT2\nSH.COMP_DAC12_group.ConfNb=1\nSH.S_TIM1_CH1.0=TIM1_CH1,PWM Generation1 CH1\nSH.S_TIM1_CH1.ConfNb=1\nTIM1.Channel-PWM\\ Generation1\\ CH1=TIM_CHANNEL_1\nTIM1.IPParameters=Channel-PWM Generation1 CH1,Prescaler,PeriodNoDither,PulseNoDither_1\nTIM1.PeriodNoDither=4096\nTIM1.Prescaler=200\nTIM1.PulseNoDither_1=512\nTIM2.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM2.PeriodNoDither=960\nTIM2.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nTIM3.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM3.PeriodNoDither=6400\nTIM3.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nVP_SYS_VS_DBSignals.Mode=DisableDeadBatterySignals\nVP_SYS_VS_DBSignals.Signal=SYS_VS_DBSignals\nVP_SYS_VS_Systick.Mode=SysTick\nVP_SYS_VS_Systick.Signal=SYS_VS_Systick\nVP_TIM1_VS_ClockSourceINT.Mode=Internal\nVP_TIM1_VS_ClockSourceINT.Signal=TIM1_VS_ClockSourceINT\nVP_TIM2_VS_ClockSourceINT.Mode=Internal\nVP_TIM2_VS_ClockSourceINT.Signal=TIM2_VS_ClockSourceINT\nVP_TIM3_VS_ClockSourceINT.Mode=Internal\nVP_TIM3_VS_ClockSourceINT.Signal=TIM3_VS_ClockSourceINT\nboard=custom\nisbadioc=false\n" }, { "path": "Production Modules/CHORUS/firmware/chorus_G431/chorus_G431.launch", "content": "\n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\n" }, { "path": "Production Modules/CHORUS/jlcpcb/chorus_REV1_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n\"100nF, 0603, 50V\",\"C1, C2, C3, C4, C6, C7, C9, C11, C12, C13, C15, C16, C18, C19\",0603 CAP,\r\n\"10uF, 1206\",\"C5, C8, C21\",CAP_1206,\r\n\"510pF, 0603\",C10,0603 CAP,\r\n\"100pF, 0603\",C14,0603 CAP,\r\n\"1nF, 0603\",C17,0603 CAP,\r\nCJ431,D1,SOT23,\r\n1N4148WS,\"D2, D6, D7\",SOD-323,\r\nVAOL-3MAE2,\"D3, D5\",LEDT1,\r\nC37208,J3,HDR-1x6T/2.54/15x2,\r\nWQP-WQP518MA,\"J4, J5, J6\",Thonkiconn Jack,\r\n\"10kΩ,0603,1%\",\"R1, R2, R3, R8, R25\",0603 RES,\r\n\"100kΩ,0603,1%\",\"R4, R5, R10, R11, R13, R14, R16\",0603 RES,\r\n\"2kΩ,0603,1%\",\"R6, R19\",0603 RES,\r\n\"1kΩ,0603,1%\",\"R7, R9, R12\",0603 RES,\r\n\"33kΩ,0603,1%\",\"R15, R24\",0603 RES,\r\n\"200kΩ,0603,1%\",R17,0603 RES,\r\n\"52kΩ,0603,1%\",\"R20, R26\",0603 RES,\r\nTL072D,\"U1, U3, U6\",SOIC-8/150mil,\r\nEUROPWR-10p,U2,10P_euro_power,\r\nSTM32G431KBU3,U4,QFN50P500X500X60-33N,\r\nCD4051,U5,SOIC-16/150mil,\r\nMCP6002,U10,SOIC-8/150mil,\r\nAMS1117-3.3,U15,SOT223-4,\r\nP0915N-EC15BR100K,VR1,P09x5N,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,\"VR2, VR3, VR4, VR5, VR6\",EVUF," }, { "path": "Production Modules/CHORUS/jlcpcb/chorus_REV1_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,26.405,105.72,Bottom,180.0\r\nC2,23.865,47.3,Bottom,90.0\r\nC3,33.072,53.65,Bottom,270.0\r\nC4,25.453,16.82,Bottom,180.0\r\nC5,26.087,27.933,Bottom,270.0\r\nC6,34.977,99.37,Bottom,90.0\r\nC7,15.927,37.775,Bottom,0.0\r\nC8,29.58,24.44,Bottom,270.0\r\nC9,13.705,63.175,Bottom,180.0\r\nC10,24.074,96.115,Bottom,90.0\r\nC11,31.167,37.775,Bottom,0.0\r\nC12,27.04,68.255,Bottom,90.0\r\nC13,29.262,75.558,Bottom,0.0\r\nC14,22.913,56.825,Bottom,270.0\r\nC15,30.85,68.255,Bottom,0.0\r\nC16,25.611,92.226,Bottom,90.0\r\nC17,25.344,84.369,Bottom,270.0\r\nC18,20.69,81.59,Bottom,180.0\r\nC19,21.325,59.047,Bottom,90.0\r\nC21,18.785,31.742,Bottom,180.0\r\nD1,31.485,86.352,Bottom,180.0\r\nD2,32.12,93.655,Bottom,0.0\r\nD3,16.88,49.84,Top,0.0\r\nD5,32.12,95.56,Top,180.0\r\nD6,29.58,29.202,Bottom,0.0\r\nD7,29.58,19.995,Bottom,90.0\r\nJ3,36.882,56.508,Bottom,270.0\r\nJ4,32.12,102.621,Top,180.0\r\nJ5,16.88,87.381,Top,180.0\r\nJ6,16.88,102.621,Top,180.0\r\nR1,34.025,86.353,Bottom,270.0\r\nR2,31.189,88.893,Bottom,0.0\r\nR3,29.263,53.65,Bottom,180.0\r\nR4,24.183,81.59,Bottom,180.0\r\nR5,29.263,78.732,Bottom,180.0\r\nR6,34.977,96.195,Bottom,90.0\r\nR7,35.295,107.942,Bottom,0.0\r\nR8,24.5,53.333,Bottom,270.0\r\nR9,20.69,49.84,Bottom,180.0\r\nR10,18.785,75.875,Bottom,270.0\r\nR11,17.833,78.732,Bottom,180.0\r\nR12,15.928,75.24,Bottom,180.0\r\nR13,20.69,84.765,Bottom,180.0\r\nR14,27.992,85.003,Bottom,0.0\r\nR15,22.486,96.115,Bottom,90.0\r\nR16,25.77,96.037,Bottom,270.0\r\nR17,22.595,99.37,Bottom,90.0\r\nR19,27.993,83.495,Bottom,180.0\r\nR20,24.5,56.825,Bottom,270.0\r\nR24,23.756,84.369,Bottom,270.0\r\nR25,27.993,57.619,Bottom,180.0\r\nR26,28.945,60.635,Bottom,90.0\r\nU1,25.135,62.54,Bottom,270.0\r\nU2,34.342,23.805,Bottom,180.0\r\nU3,32.12,103.815,Bottom,0.0\r\nU4,29.263,49.84,Bottom,180.0\r\nU5,15.928,57.143,Bottom,180.0\r\nU6,23.548,78.097,Bottom,180.0\r\nU10,21.929,90.163,Bottom,90.0\r\nU15,20.055,26.028,Bottom,270.0\r\nVR1,24.5,13.465,Top,180.0\r\nVR2,16.88,41.028,Top,0.0\r\nVR3,32.12,41.028,Top,0.0\r\nVR4,16.88,71.508,Top,0.0\r\nVR5,32.12,71.508,Top,0.0\r\nVR6,32.12,86.747,Top,0.0" }, { "path": "Production Modules/EG/EG_REV1_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[33 0 R 34 0 R 35 0 R 36 0 R 37 0 R 32 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n EG_REV1_PANEL\n \n \n 2024-11-29T11:38:57-06:00\n 2024-11-29T11:38:57-06:00\n 2024-11-29T11:38:57-06:00\n Adobe Illustrator 28.0 (Macintosh)\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVfSf5Z/8AOMfk7zH5 J0zXtW1a+a61KL1+Fi8EcUasSBGfUimLMtKMajfamBWHfn1+Suhfl7b6VeaNqFxcQX7yQyW14Y2l DRgNzRo0iBXehHHbbffFXmei6Kl2kt/fym10e1IFzcgVd3O6wwqftyv2HQDc7ZGUq2HNlGPyVX1n QOben5fgEdTwD3F0zU7ciJFBPjQDBwnvWx3NfprRP+pftv8Akfd/9VseE9/3LY7nfprRP+pftv8A kfd/9VseE9/3LY7lX6lp3+KPR+rD6lx9b6rzfjT0PV4cq86V9642eFaFoY2GkQWVlNdzXHq3kTTc YkQqoE0kNKswP+6q4bJJWgmuk+cb7R7X6ppHmLXNOteRf6vaTtBHyPU8I5lFTjujZDaprltrN0lz req6tqcqAKJbpxNIErXiryyORj6k7JfrWtPqLxRxxC1061BSxsUNUiQ9ST+279Xc7k+1AGMa96JS tLcmh2KuxVkn/TVf9G//AGJ5V/D+O9n1S/V/+Ofon/ME/wD1G3OSjzPv/QEHkErybF2KuxV2KuxV 2Ksk/wCmq/6N/wDsTyr+H8d7Pql+r/8AHP0T/mCf/qNuclHmff8AoCDyCXLE7CoAA7EkKPxpkrQA 0yMpowp4fL2xQQtwq7FVQQyEA0AruASAT8gTgtPCVhBBIIoR1BxQyP8A6ar/AKN/+xPK/wCH8d7P ql+r/wDHP0T/AJgn/wCo25yUeZ9/6Ag8gl9x/fOOykqo9hsMkOSy5uXeBq/skcT7mu3049V6KeFi qQgGUVFepAPcgVA+k4CmPNYSSSSak9Tihe+8UZP2tx9ApT9ZxDI8mQf9NV/0b/8AYnlf8P4709Uv 1f8A45+if8wT/wDUbc5KPM+/9AQeQS8SIQBIvKmwYGh2+/JUi+9p35AAAKo6AY0pKzChsEg1GxHQ 4FX+pGd2T4vY0B+Y/pTGmVhazFjU7AbADoBiglkX/TVf9G//AGJ5X/D+O9l1S/V/+Ofon/ME/wD1 G3OSjzPv/QEHkGfXqflwut3IsI9L+qB0Fr9YkuTE1uZqSklHLep6dONabcqb0zGHicIu7+DaeG9q Y75sTygulRfoH6qYuUPpSFp/0gTxf1/WVv3QQPx47A0pT9rLcfFfq/Ywnw1sw/L2t2KohK8U4hSv +7CwBoanqeo2yJZhQbjyPGvGu1etMLAsj/6ar/o3/wCxPK/4fx3s+qX6v/xz9E/5gn/6jbnJR5n3 /oCDyCXiNQAXbjXotCTQ9DkrRTToVAIIZT0YdPxxtSFmFDYBJoNyegwKv9NBs0gDeG5A+ZH8K42y paylTQ/MEdCMWJDIv+mq/wCjf/sTyv8Ah/Hez6pfq/8Axz9E/wCYJ/8AqNuclHmff+gIPIJfcf3z nsTVfken4ZIcllzcu0D16FhxHuK7/RX8ceq9FPCxVICBKOx3APgSKA/fgKY81hBBodiOoxQvfaKM H7W5/wBiaU/jiGR5Mg/6ar/o3/7E8r/h/Henql+r/wDHP0T/AJgn/wCo25yUeZ9/6Ag8gqeWIorj VRBOiyw+hdOEcAgMltI6kV8GUHBk5JgUpZ2Y1Y17DwHyybEm1uFDsVVBNJSmxp3ZVJ+8jBSeIrCx Y1JqT1JxQyP/AKar/o3/AOxPK/4fx3s+qX6v/wAc/RP+YJ/+o25yUeZ9/wCgIPIK3lD/AI7Y/wCY a8/6hJcGTl8vvWHNJcsYuxVNvKmuSaF5k03V1aVUs7mKWZYWKO8SuDJHWo2dKqQdjXfK8kOKJDKE qILLo/zUWTRYdNvYri5eJWdrl5XkZpnup5ixV5DH/dzqvIJzqKFitBlP5epWPxsGzxdqS7z15w0j X7K0S0S6WaKV5fSn4+jbxuqgW1vR3/dpx2oqV/lruZYcRid2M5goD/pqv+jf/sTyf8P470dUHfxL Nb+X4mkWFZLQqZXrxUG+uByaldhhHX8dAg9FsOpLptxE1rGgurdJYZJx8SyCUMhJWQMPsPTpiRab AUhHZ3Vn8Ho2T2cLM7u0pe5cyVVRQOvPi22yrRd9+p3BRQIS7JsXYqvWJ2FQNu24BPyHfBaaKzCh kn/TVf8ARv8A9ieVfw/jvZ9VJnZR5eVWhT1bN4jJcKrRIJLy5Qu3IEfDyrXHv9/6AvclF3EyzO6n nEzHjKteJ3PSoGTBRIb2i9KL2rXFwXt45YoWKQ3aeoJQxEZVEKOvP4+S8qUoTWoGCW6RslmTYOxV VDxkIWLBoxQAd9yetduuRplYU2PJifE12wsWR/8ATVf9G/8A2J5X/D+O9n1S/V/+Ofon/ME//Ubc 5KPM+/8AQEHkERZaJ5r1TT4J7S3muLOBjb27KQKF3FVUVDEc5FqexIwGUQd0gS6IHURq0UNna3/q LFFGzWcUnRY5JGJ4jsGfkckK6MTaBySF0cbyOEQcmPQYqqNaXCqWZCFXqTTwB/jiq2WCaKnqIVrU Cvt1xVkH/TVf9G//AGJ5V/D+O9n1S/V/+Ofon/ME/wD1G3OSjzPv/QEHkFaDzPNFo0Wmm0geW2Zz Z359UTw+q6O3Di4jPxR7FlNKn6Ace92vFtSj5k8wXmv6xNql2kccswRfShXjGixoEVVXsKLhhARF BZSs2leTYqkEzQyrIoqy1pX3FMVV5NRkkiMbqDy6kEjcKF6A0/ZwKhnkkf7bFqeJr1wqyL/pqv8A o3/7E8q/h/Hez6pfq/8Axz9E/wCYJ/8AqNuclHmff+gIPIJXk2LsVdirsVdirsVZJ/01X/Rv/wBi eVfw/jvZ9Uv1f/jn6J/zBP8A9Rtzko8z7/0BB5BK8mxdirsVdirsVdirJP8Apqv+jf8A7E8q/h/H ez6pfq//ABz9E/5gn/6jbnJR5n3/AKAg8gleTYuxVH6Xoeq6ql49hbmddPt3vLwgqOEEdOb/ABEV pXoN8hKYjV9UiJPJAZNDsVdirJP+mq/6N/8AsTyr+H8d7Pql+r/8c/RP+YJ/+o25yUeZ9/6Ag8gl scbSSLGm7uQqgkDcmg3O2SYp47a/5N1u/sSYodQEMlndCkVwvpzoOQVvjWpU9RuOnjlfpyAHoz3i UljSehMYejDixUHceBplhIYgFGafrepaba6hZ2zKkOpRC3vFZFYlFcOACwJX4h2yJgCQe5QSNnXm hajZ6TYarOqCy1Myi0dXRmPoMEfkgJZaE9xiJgkjuUxIFpfk0Mk/6ar/AKN/+xPKv4fx3s+qX6v/ AMc/RP8AmCf/AKjbnJR5n3/oCDyClomj3Gr3wsoJYIZCjyc7mRYo6RqWI5N3NNhhlLhFoiLQcShn AP2RViPEKKn9WEqBu07s5qx+XgB7YqTa8ktCS25RgoPsQdvwwdU9EXZaNPd6ZqGoJNAkWnCIyxSS Kkr+sxUekh3ehHxU6YDKiB3oA2tL8mhkn/TVf9G//YnlX8P472fVL9X/AOOfon/ME/8A1G3OSjzP v/QEHkEtjTnIqcgvIgcmNFFTSpPhkmKO1nTf0Rq89it3b331ZgBd2j+pA+wb4HoK0rQ++RjLiF1T Iiig+ETbhwn+SwP4UByS0HMyheCbitWJ7kdMUEo280gW2k6fqIvbac3/AKtbOKTlcQek3H9+lBw5 9V33GRErJFclI2tLsmhkn/TVf9G//YnlX8P472fVL9X/AOOfon/ME/8A1G3OSjzPv/QEHkErybFG aZLpkcsp1CF5ozEwhEZoRKacWO69q/I70NKGMr6JFdUHkkJjp0mjx2N/+kLWaa5liC6bNG/BI5gw LM4I+Ice3+2ISuxSRXVLsmh2Ksk/6ar/AKN/+xPKv4fx3s+qX6v/AMc/RP8AmCf/AKjbnJR5n3/o CDyCV5Ni9E8s/mVpeiaXo9jDa3Ub6bdRXk1zDIqtMxkY3MTKOPwSRFV3bfgtRmLkwGRJ726OUABr QPzXu7CKxk1KW91S5sPrEkaTTlo3mndAruZPUrwiMoHw9W+eM9MDdULWOWubcf5i6Lai2jtIL1rC z9RINHnaJrIoTccXkQfEXYTqr8Svfc1AD4BPOr7+vRfEDEPM+qW2q65dajbiVI7oiT0piGMZIFY1 YHdE+yn+TTL8caFNcjZtKsmxZJ/01X/Rv/2J5V/D+O9n1S/V/wDjn6J/zBP/ANRtzko8z7/0BB5B K8mxdirsVdirsVdirJP+mq/6N/8AsTyr+H8d7Pql+r/8c/RP+YJ/+o25yUeZ9/6Ag8gleTYuxV2K uxV2KuxVkn/TVf8ARv8A9ieVfw/jvZ9Uv1f/AI5+if8AME//AFG3OSjzPv8A0BB5BK8mxTDRtJXU 5p4mvbaxEFvJcCS7k9NXMYr6SGhrI/7I75CUq6WmIt2knQgt7+lluSxtpBp31XhQXW3pmbn/ALr6 8uO+MuLalFdXadpS3tpf3Bvba1NjEJVhuH4ST1YLwhWh5N3pjKVEbc1AtL8mh2Ksk/6ar/o3/wCx PKv4fx3s+qX6v/xz9E/5gn/6jbnJR5n3/oCDyCXRmMSKZFLRgjmoNCRXcA0NMkxRmtS6RPqs76Nb y22nOw+rW87iWRRxAILACtWrT+ORjYG/NJq9kJwhGzOa9+Kgj76jJWU0GnQABlPJDtXoa+BGNoIR t5Noj6TYRWltNHqkZl/SNw8gaKUMwMXppT4eK7HIgGzfJTVJfk0Mk/6ar/o3/wCxPKv4fx3s+qX6 v/xz9E/5gn/6jbnJR5n3/oCDyCnol3pNrfibVbA6jacJFNssrQHmykI3NAT8LUNMZgkbGkRI6oOA gSr2rsD4EigP0HJFY81hBBodiOoxQvG0De7rT6Aa/rx6suiMsrvSYtM1CC6sDc39wIv0feiVkFsU YmSsY+GT1F2+LpkSDYo7IBFJfk0Mk/6ar/o3/wCxPKv4fx3s+qX6v/xz9E/5gn/6jbnJR5n3/oCD yCWxsqyKzKHVSCyGoBAPTbxyTFMdSkXV9VurnS9M+qQMPVFhbc5ViRFAY1NWp3JORj6RuWR3OwQA lNPiVXp0JG/3ilfpyVI4lSO1vbmOaaKCSWK2QPcPGhKRIWChn4iigs1N++CwF3KIvNQsZ9KsLSHT 47e6tfV+s3ys5e49RqpzUnivAbCmARNk2pOyX5NDJP8Apqv+jf8A7E8q/h/Hez6pfq//ABz9E/5g n/6jbnJR5n3/AKAg8gleTYsq8q+WtRvrCa+sdSSzuJDPbx27CTlMtvB9alHJFZRRFqOXcZTkyAGi PxybIRJRup/lk2nXF1FcavbqlpMlpJL6U5BuZTKEjCorsQfQclqZGOe625pOKuqJ0r8v/M0OmwmP VY9Pt9bsvrFzEzOitbRMkkoloKN6cEqz8e61puCMjLNG+V0fx+pIxmufNgLBQxCmqg7GlKj5ZktK 3CrJP+mq/wCjf/sTyr+H8d7Pqho9R8vzWFlDqFrdtPZxNCHt5o0RlaaSYHi8Uhr+9p1w8MrNIsdU 40nyiNYtfrekeV/MOo2vIp9YtF9ePkOo5x2rCox9XkvpVrm6m8rQyaRd2PmDRUuwZJLOeVLZpAw4 E8XtlYggUPjkTjJNmvkyEgO9a/5gq88k5u9Z9aVeMji7gBbcsCaW/UFjQ9RXI+D7vknxPehn83ae 6Mjy6uyOrIVN3CRxeIwMoHobAxHhQdsPhny+SOP3pX63k3/lk1H/AKSYP+qGTqXkx9KOk0jSI3iS TRNaR56+grOgL03PAG2+Lr2yPEe8fj4podxQP6Ut/wDEn1v6rN6FfR+q8h63H0vR48uNOf8Asevb JcPppF7pLljF9J/ln/zk55O8ueSdM0HVtJvlutNi9DnYpBJFIqkkSH1JYSrNWrCh33rgVh359fnV oX5hW+lWejafcW8Fg8k0lzeCNZS0gC8EWN5QF2qTy3222xV47hV2KuxV6ZffmbolzeySiG6SK5tm tpmjSKKWP95BICro9ZA31fi1Svwk75iDAQG85Qxr/FGn/wCPv8R+jP8AU/rX1n0fVb16daety5cq /tcq5b4Z4OHya+IcVv8A/9k=\n \n \n \n uuid:8d458433-0576-da4b-9ac2-7b69f7a15c2e\n xmp.did:64bac6fa-09b9-43be-ade2-a5d2a17c8cbd\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n xmp.iid:ddd81e53-ea57-4e55-bd68-e667edc0f4a3\n xmp.did:ddd81e53-ea57-4e55-bd68-e667edc0f4a3\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n \n \n \n saved\n xmp.iid:a055e960-0e65-4094-bb07-2d0457c53e5b\n 2021-09-12T22:02:29-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n saved\n xmp.iid:64bac6fa-09b9-43be-ade2-a5d2a17c8cbd\n 2022-09-21T13:24:47-05:00\n Adobe Illustrator 26.0 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 17.00\n 1\n False\n False\n \n 29.999913\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/ExtGState<>/ProcSet[/PDF/ImageC]/Properties<>/Shading<>/XObject<>>>/Thumb 47 0 R/TrimBox[0.0 0.0 85.0391 364.252]/Type/Page/PieceInfo<>>>\rendobj\r39 0 obj\r<>stream\r\nHԗInf7\u000e)\u0005,\u001aq \u000fPHw-R\u0001Z$.\u0002\u0018iz\u0014'QϿ\\ϯ/ǗO_t7\u0018Vt,;˞K\u001b1\bqԃF6\b:\u000esZe͘v[{LˮL/9w,Aͳ\u0007nmp\u0007\u001a\u001dV\u001dn1-;ýcu|\u001eĞǛX7ap@i;(f\u001eo\u0007w\u0010\u0000l%=ʇ\u0014Hc\f>\u0000\\\u000bּ\u0003ZxکGn༭gl[lllll\u000ek#A\"af\u000f`\u0004\nҜXt!s_h\u001c5rLtL)ӛ\tU=m\u0011Z\u001dKR\"5l\u0011\u0007QIj\u0010\u0011{1c\u001fZ\u0015XNTco\u00038hQà9M&UCW\u001f\u000egqt2V\u001d%J.W1U,NnbF\u00005 Z\u001aW\u0006svWNe.U#N\u0015\u0014)rB@A6cgS\n\r)Dd}*`~\u001a˃>kdKs,Kȋ%A\u000b%\u0005o%\u0005Ъv$\u0010P!Ikd\u001bV\u000fԦs\u001c4#ywhee\"h%])ZES3ѥ*0GƔ\u000fN=5m4ُزfha^W7\u0012nɓ\u001a!D\u000ed\nYog&\t3\u000e?H8rce1@^;̦T\u001cu\t !ofNi\u0014o\u000ee\nH[7i\u001dye{_y\u0019pN3n+n#n\u001bn\u0013n\u000bn\u0003nyŘd\u0019zS\u0018͗H\u000e&rLM\"&yWϲIθIξUͲ[><:864e~z}\u001eϿ\\ϯ/t#_򩚹«4\u001f|?Βp\n>\u0007\t\u0006\bq\nl*Tdd#`k\u001et\u0013geж\u001bf|[&\u001c\\6|g2M=![|'2M=}O2\u0011?[\u0011̙[ɱ4x\u0004\tV?p`aYk\u001d]Vm\u0011[wl6O\u001a&_m\u000b%\u0006Ꜽ_d/I7Nm>`,u儹Qm\u001fv\u001bۗ1╓lM\rn@H ֓I&$\nHq7s1S1\u001d;\u0012eZiO\t:>zG9G:\u000e^\bR\u000e\u001d@M\n\u0014A\u0016\u001fH.\u001f:mԇD_w~#C\u0010,/T\u000fq:jbÃqIu٣Uh#ӝC)\u0018ɚ99zxA|pOغ`)<\u001cvQBx?Ngs[t=.c=ԩڊgN:zw_al&Z8ƒq\u0007Cq)\u000fl-8>\u0001 ?i=\u000eѴ#~\u0015zh4ߝG-\u001aK/y=R\u001d!K'm\u001b)\u0003\u000fF\u0016s\u001c^f\u0010s\"4ZՒ&\u000b8. \u0016S\f\u0010\u0012ke*N\u001e\u000f\u0019cNegӁ-N7S_{c&\r{c3rfm\u0005\u0015O2xF礃_A{\u001aդyIμ-2J\\q>bv/c&'Ǥ͘L˨XXضx<ߴo47\u000eJ߈\u000f\u0003tYy\u001a\u000bu\u001bq/c\nwd]jwɺV\rmHC\u001a\u0016l3Ec\\m>3<\u0004)S[\u0017HIJ=p(\u0003Σ2773z<6\u0017\u001aw$i^\u001bܐjIpY\u0014ېj=x+\u000b히\n;\\FcK\u0013\u00174A< {Rm\u0003j\u0010f\u001b\bmdS+ܪwǦ\u000eLD*\u0005ys\u0017|WaH\u0011`\u000f*\u0016%ǖ\u0011,iΥz[?\nC:gG{z_rDoDmp#I\u0019\"\fD~\u0011\u001f\u00161n>\u0017p#J\u0007C^JZН\u0006|x\\\u000e\r\t&v$H9\u0013!i-\u0005܌Dtnun7\tg6J\u001bY&.An\u0019o\u001fnM/3'֕$֍%}6y\ru\u0017r۱I6癓?n\u0013!\u001d1Y\u001a\u000e}\fT!\u0012Cv`a*\u0017}r~w~=vXq9\u000fO\u001f)\u001ffvquЇV\u000f[-:\u0014fVj4\u0013OO,&Rђ,,\u0014<\u001a}3[\u000eSdI9\u001f\u000eA\u001d\u0012P8P\u0013\r$`v\nFj]I\u001d1\u0003Zi\u000b\u0006\u000e):\u0006iK>O\foNeB\"`Yn/VTz)[\u0010fo\u0018'fG\u000bˍ-T \u001e{:[ _6発5O\u0016\u000b\u0011kmBAQ[_=*>ZN\u001a-OA+BEO4\u00068|\u0014\u001du?\u000fKl5+?XB\f/1YN+;9\u0005gwa\u001eJ@\u0003W\u000e\u001aG9;ob%5ś2жBŘf`\u0012U*\u001dB+\fq{-#\u0006_Q\u000b\u000bc(\u0007ѥER|\u00150G.\u0019bJQ\u0005ccJN0t\u001eblp\u000e)T9F\u001d\u0003Q\u0005=eD\n}V\u001cN1H>9锓XQAmd\f)\u0005ڮ\u0010]\u0006OZq\u000bO\u000f@0I2)s\"S\u0010x\u0019\"\u0010,\b՝aK|sд%QYG5=~ҡql\u000fv䠥eϝ3vt>XљUG&/y#!B\rBkeF\u0005(;o{\u001eϞv(%#50|\u0012\u0007|\u001d%W#|Ui\\F.7\u001f[JxWD%=\u0019ԡ![N}իLB´\u0005^E]t5JsJ\u0012lU\u0019m\u0015a\n{[B\u000bf \nqҕ'\u0015IuYz\u0011}ػވN\u0011F,+OY\tols%L\u000fƙ\u0012O\u0000fBK\u001cN\"*Q\u0019*}cs +oG2-#\u0016b\u0012f\u001e#D\u001e{GD99JT\"3h\u0002\u0015I\u00175 \u0018Tn\"\u0006N[xvx:lE\u001ep&\u0012\u0012mRzqawTB\"*)UI\u0016lb\u0000\u0010adٙ Y#k\u0018\u001dl֒VF\u0012zj\u0016](h\fX=@cH\"\nG\u0013:yS({\\^\u0013vdYⰫ\u0005~>7M[\u0007]\bɃ,\u000f\tVD\u001dU\u001f\u0017~\u00025{{+D[oƬ\u0016>b)\u000br\r\u0016p\u0012{ǩp_+G\u0011kpCy~\u0002\fc:,\u0013\u0002~r\u001205(R\r+\u0001.\u0000p\u000b\nJ8Zx?\u0016lΎ\n|Ba\u0000,;\\R֢:+*K\u0006\rd=_¥}ҩ%`9Ҝ\npyx\f\u001a[}h\nm?\u0006xRKdEx?ǔN\t1aq$6iꊒ\u0011ޥ\"\u0004,;J\u0003<ջ\u0013t/\u001eg*[+j_$\u0000#6_47R0a)\bpv\u001e\u0003c\u0014\u0005ѭ\u001a\\$X8#ߑs qm4Cv^;#&}%DX՝rEםW\nG\u001ec^78h%&\"]Eb!ڭ͝oY\u0007jv2n\u00156\u001dj~H5;D\u0017KnY]TJt\u0005ġUܹbJtpY-m!9=^\u0017ƴY\u000bQTبrbHczAvT&,|EBnk\r\u0017\\XfPђ.ah9ѓwxxh\r^HA;2$$pjmpA<~˭$6]'u[<`qhP\u0015w\b\u000bd\u0004Y\u0004\u0013yKG?vq\u000fui\u0018X\"X\u0004\u0002<Ѯ\u0002]4\u001ek%T@M\tC\u0013jg'T\u0011*+BO_\u0015aYUW\u0014j\u001e\u0013e\tl\u0011\u0003h;3Z?qrẽ\fڔ(Tu\u0005#%P(1|6H\u00141nە*QXpj1A\r9Q\u00114\tOC8\u001e\u00045\u0017X*М*\u001aК?4uy1\u0019C0*\\Gi\u0003sXk\u0018#i\u0010ZcJF\u000bcP@Ahyj\u0006\u001aֿ4Еb\u0000;̅2\u0006PQ\u0011aRpp\u0000u\u0017|,T懪Nl\u0006\bFZἉ(k\u0010\u0004vC[NlTilA\u0001\u00181\bW`e9H+w\u001d\u001aZuc})z`Tp\n3\u0017=aorQd\u0014\u0005Kգ\u001694o$\u0019aFh\u0011a\u0016d\u0014bͶwvHKmw\u000f+׼G~E\u0000v&p%䎳3?\\\u001b|(\u001e}\u0000Ѹ>M{ؕ<3t\\\u0000r\bHӗN\u00014z\u0015Zkuoewlay\u001fd1{k\u0001}a~MphYr\u0019t]`u\u001dTy\u001f\u0001j\u0002Zb$3\u000f\n^jК\u0014(8(-QyWGv6J\u001bM{V[\u0014ך(ayu\u0017\u001csP=ZYBvUH|*~\r3mJݵ,팻w\u0010h@cze=cPgn\u0014D5M=s\u00113Dxn#f9[J\u0015q&\"P\u0006A7:\u0016׭\u0006[pyCiy\u0014rM\u0004ʺkΰj[.vG֏y\u00124\u0001MٮTub$v,\u001e\u001awqE\u000fʸl]\u00038/V^X4ZbZm\u0017qd?\u0016\u0005lȩ^2PǪl݊֝gF^~ct܇1L\u000bv\n\u0005\nbʰ2\u0018͍߮o1ZWp\u0016ccN:?33mQ4=\bi.nb;)<(\u0007ȃ\u001c\u0019p$8ɰό\u0018\u0019\u000e\r\u0012qa;VzXnTezPuLMDc41:Y8ͩuiF\u0014\u000be\u0005Xs~uK|tmwaQUnΕK[V3ju\u001f˖B3\u0015om-ZlVֽTE\u0016{l\u0011kN5ޚtAifelwwkQsnq4U>[\"J}\\A.;G9{2H\rmՈ]rܶA/\u001bAl\u0012%U-UL?k!ZӌH\\YfC9ܑ\tP)}4c\nprU꿼WYd)\u000eJ_ @Ȫ\f\u0015<\u0010Z]eN;e'tU\u001dZ\u0010_:fg\u0005\tK5\u0006\u0003Ҩ+\u0001Ȇ+̈́boܦMrn,\u001c-\u00051\u0007gs~Ycҿ>օ޾FvOem48\u0004`\"\u0007u\u001d!\u0016ɱQB^+`i\u0018E4%'9\u0017ں!s!w ,,5K{Pp͋%Tt6\u0007w\u000fZz\u001a\u0000\u0002Rb( \u000f5a(gӛ{HwE3\u000b\u0012$˟Z\u001cݺ\u0003Ug;$L>[ZA\fq$\tQ8\u000b~[\u0015g\u0005aQ:D-W#\u001aݿtBAo\u001dt\\I\u0005 T}\u0011fZکO\u0005GX,\u0001_ky+~\u001f_wlǰ\f`xS]zW$.N!^S;>7fs}\u0015̿So}.\u0010$G\\skjٟO3R>7\u0003[3) {\u0018\u000bBy\u0014e+s\\J\u0006cY\nEfe囏SV%O77b9^ܮLn|[M8\u001b[+mc\u0019PwEOY =ȇ\u0017eJ2(AΓO\fJ\u001eD\u0004X3$ӑ\u0019y%7]3m}0\n\u0000DY)+zdьʓT-(\u0001Og|(\u0007ǎdT0y@\u0006`o=E\u0003\u0003prq^yOppGK'k{xXa\u000e4j8ɠYԯг}p\u0003|6oh\t55\u000eW꘼CXLLm+a$`ߤ\u000fR:FV\u001e#7vBT4RiNd&$98EWʞYًb7η\u0000CIΎbͧ\t*m\u001f\r?\nY3ET\u001amOS35}D.D\t\u00163(Y\u0011>P/p\u0003\n\u001b\u001boi+j%Sk\u00004А\u0007q\u0004]8<,@g\u0019b{ݳ$#\t݉\u0015=E&۰*̢䄧]\u0012TU\t]bą\u000eu㘋ƚߛ=\u0010qd\u0001^0\u0017\u0011\"g\"\u0019Q\u001aJ0|TEbႉ\t9\u0014=\\R:\u000fh6%\u0016J\r>ꓡ@:\u0012OH^Eh\u000buX:\u001aFW \u001f\u001cL\nE\u0004¥*\u001ba\u0007A֠\u001av\u0000 X[A|h\u001e1WXc'7pbBqRW\u0019\u000e\u0005\u000e?o-͢\u0001QHZ\u000fAt韣wIK,ڐUxWrBt˴\u0006_w*8=\u0005q(R\u0003\u00047i(|b\u001ctۮ{#(Ŀ\u0000l ͪ_\ru J~|5\u0011ˆ̄ũm5YjU\u000b\u001e\n#G*1-MwŽ@az_0.΄Y?zp\u001cfѐB5\u0005dh(P\u001c_kb\b\u0019H\n8(~A\u0016m\u000e&]/\rTڗM;\u0000.\u0016>F&$\u00164Iv\u001eр\r4-[\u0005_ӊ&(=2Ubٜ\u0011E~b~ӡh\u0014b\u0014sB\u001f\t@n,mFU旿\u0006Rl\u0014!s/\u0010IH1}b\u0012>ޣ{354]6xg=':/r.\u001fӎȩ~\u001cwM\u0004>\u001bC{xDI8s+ţ[nE|<ü3|g\u0012t9xP?wY@x߽>`ѤJa[Ţ\u0019ͥ:>4Q\u000fXX&\u0006?\u001a3oZ`p\u0015`P%|j9hp{U\u001c\u001c\\<†Q,Bh\u0002с5?^x\"E\u0005Re\u0010\u0016i>mҜ{l=YG:T\u0015\u0016͌Q\u0013\u0019\u0006*I\u0002\u001aW\u000eu\u0016w\u000ft\\޻xmz-?\tt>\u0013ќJlMF\u0013^n\u0007?\u0014,UOg?8pqJDR8m)\u0015PE\u001f\u0014J-l2\u0012~=g;N\u0013̷P\u000efqϰRz}\u00116C\u001dZG3y@\tv)䭽(yZTJ)\u00114*yʏ\u0017I2lEA]#p\u0015<㢴(\u000f\fb\u0011\t@\\\u000bVB%KF4`\u0013[1\u0011ݹJ\u000b8\fe9\bq\u0018M?3\n,\u001d\u0001%LO@ɞ;SH\nB\n\u0005\u0016x`kzj²]]`\u000b\u00105n\u0001Y6K\u0016}>\u001fM}8\u001b\u0018\u0000Ҿ\u0016,,Qܲ\u0018f;FΝ\u0015ky\u0011!\\z'_~ffaJ()`P#WK*\u0004F{HgH~rz0\u001dq*-\u000f\u0017X \u0012lb-x^s&RԮ\u0018\u0018o9wP['D\u001d\u000bs->-7^EK\u0016m\"pさ\u0007'#*\"QPՔnMK,\u000f|<\u001f \u000e)_b.\u0010.`h\u0015\u0019T+\u000fV\t5H•+M\u0007eM\u0010[R\u0016t/]$\u0006gTZ/6@u\u001db^:{@CHXvH-\u0015_\bhY\f欽=oah}Wj\u0013H<\n\u000e%\u000f\nz\u0011\u0016C\t[=\"tZ9\u001a\tcvkR5Ldݴ\u0013:`l{c`\u000bB{K\u0012vcA\u0014pwo\u001a\u000e]\u001dY}Չ\t\u0012|kI'֛\nKX\u0015,_ڀ)RܓYpu#\\K\t?\u001e齈ߖ$\f+\f0hQVri6tϊ92iB\rlQ3\u001cF7\bQeAQEH\u0016\t8Gbu|\u0013h|\u001a\u001a]ε\tS L\u0015\b)[oΐX(f\n*\t\u0007*\b՚0>^/\u001e0}9\u0019\u000b%]Y(\u0004\u0014F\f\u0019RFͫ\f:7ϢF\u0012'F\u001dەx;\u001a%wOW\u0010UzFњ\r*r\u0017qg\f*lwu{r\u0005̾o\u0005]$\u001e^k}\u001d'\u0019lEl\u0007w&CTxy\f\b\u0007\u000b\u000e!9X\u0006É)7PRT0\u0010ΐy\u001b\u0004Y !`w\n9aa1(]I\u0010@eRF6BԘ:h;r.P6ׇ\u0019e,zz\rj\u000bc'9N\u0013pB{\u0004{\u0010)\u000f<7^\u001fug;)B]˕{ih;GF\u0007m*[@y3JsN\u001b\u00058\\w\u000bv\u000ef0\u0016\u001bb){e\u0005nO,=-\u0018/\u0011\u0006!Cs\u0012xb=\u001c\u0010\u001ay\u0004剻\u0013aN\bQwt1\niSr\u0007Zt޴,|\u0010!x\u0012LN۞\u000f\u0011\u0006\b8>{R{\u0003ۿ\u001ej0\u0016\u0012s|L~-_07tODL+\tRQ?/Q\u0018_H\r_#c\u0014tY&\u0013K@7\u0018\u001e:Bqi<:\u0006\u0004K\u001fu¯-\f}\u0001VE@Ti7\u001eقcbM}ºd\u001d\r\u000f\u0019emmf\u0005_?L1\u000b\raF\u000fHZS=;s*EXas\tl\u0012\u0018ʷ]ݎ\u0017\u001bR/f\u001aoTSWV,T3X\u0002FȂ^;\u001a!\u000bt\u0015J*E\\=˻K\u0013ѡ9?:uz\u001eks\u001bϞջ\u001d/Lw^>\u0017cN9\u001aGf,,7fs}f\u0012 \u0002D1O)2\u0015\u0006R%VzRH,*$z!mDW6|-\u0016f:\f\u000e¡\u001bٞe\t\u0006\u000e*^1\u0004}\u0015L#ᰐ\u0006>ztA\u001eSS&D\t\u000bDlJ\\wp#1\u0012oH2\u0017؇0zmyQ\f\u001e/'\u0000\u0004aKrO\u001fz֌o0m\u0011gʒ\u0010ѫ\u0000(\u0000?m\u0013̐z\u0004eOvi=Q[3$bNZ5\u001aP\u001d.úWj\u000b?oe\u000b^DN\"7WF\u0018\u0016,o\"\u000f\u001f\u0019GA\u000bTn-&|z\u001eE<~'\u00146Q͏cL;E.\u0013#b$1d~xl\u001c\u000f\na\u001f3!Rj\u001fD}O@wYwٗc[wX.ﱾv2wi\u001cH\u001d\u001f+#\u0013o‘D}D\npRM@`zڤhԦJ{&K\rUMg<5{ZS~\u000f_\u0016|a]ó\u000f.,rI\u001b;,uD}'O(j<\u0005Nj\u0018䩫p[\u001b\u001fϽ|x6poHd\\\u0019eΌ-Pҡ_m\f\rT\fC+v:RXt\bCg&\u0019i4R(ʟkdϞL&a\f\u00127z\u0010~);ZڣQ\u0019KMEGw\u000eq(Ul\u0016_qxP\noRSF|pGpO\u0015~Y5MH2oQ\u0007ouOҮ\u0011ڸTG1\u0011b¹(7\u000f,LT\u001e9\u000e\u0006ul\u001fxCz:wn:8%n88f\u0007A\u0019$ڇ5jS\\-\bqݩ~R(I\f.\u00117|rqEo\u000b\u0007vzF\u00192gTGM\fܕyƶIDv\u0013؄yS;\bQ]*Ƙ\u0011jWuE=*Z5zT\"3vCB\u0018n+GQ\\g~T#j\u0018qn-A\u0007c\u001eâ\u0019kk0Lw|\u0012V\u0003!uVhUF\u0003|Ⱦl;U\u001f\u0013*\u0003\\'|}\u00011|\u0003=N?6`\u0019v]E=*wkVKiq1\u00007=\u0010\u001d|oDЎ-{;\u001d%V&\u0011XT\u000f?Hr%TO\u0019\u0011gˉE6!\u0018 \u0012\u0003{Dj,57lt$ғhL\u001e~Izʔ~ ̵FFa}8 \u0005\u001ajW\u0018esF\u0017L8C1=%v\u0007\u000eSޙW/\u0017\u0015^\u0010\u0000\u000eI\u0006,](0crLB\bh{I\u0002ſcMR\"\bE\u0019^9\u0017=c:Zݤ\u000ffy j$qUv\t+5\u0012̖S|&\b\u000f\u0010mAa\u0000T9}@\u001fo;\u0005Hvඣd\u0015\u001av\bÁmZeq\u001bظys'Ií\u0015K\u0014\u001ceE\u0014Ž/\u001f:%Z,EF?&陼[ljr\u0016\u00049s\u000bT\u0002yqv:\u0016ӦSE2E@B5ŹX)\tg\u0010$!/!\u0014Vm_\u0013Jo4\u001fBOۏ\u0012ߎC\u001b\u0014:eE\u001e\u0018>\u001d/\u0006A _+#(8x\t3,/\n{لh\u0001\u0013d)7ḧ́}`\u0019\tqYKX\r\\,Z&^.@;r0=ᨉ$]^9\u0001Nh\\=QhB\u001fZ\t\u0010(\u00146\"\u0006W1*EfE\u001dA\u0007;Qe\u0001\u0014Go\u0011\u0019\b\u0014\u0016\u0017Oi|TO\u0019y\u0014\u00031N\u0007}\u0006#D.R\u001c\u001dj\u0010(\nlΎ#+ApE]mG؇u>v#e޳ìR>1+'[nt\b\u001a^GVз>zK\\=\u0014\te\u000fk\u000f76s\u0019ѥ\u000f7w1p\u0012\u0013F)K+K'ľ\u0012b΄E\u001e1d\t[\bxBu\u0019%&m_\u0013\u0010\u0014vx&s-{A\u0016[>`ɽTm\u001e\r\b\u001e(ȹ;cD&\u0006~;$xbKOwpInoݝ-ԖW-RvFjR\u001c\u001d\u000e>^]R]XM}Pǐ\u0007lbuPGٮl\u001f\tg\u000faODl\u0013Մ\u001cD\u001e!\u0000욗%--5*3\u0016\u0019{z;Ψ\bc23B\u0018Sup)=\u0017Ͱ\u0016W\u0014Xt+_ƞdLZx]e\u0015a,MY^`ZcG-ّpuR\u0017X\u0019;3ˮXG\u0012\u0012Hc=\u0014/(\t%\"\\[{~k\u0005ڵ\u0002\u0003M#v\u001fO^\u001dl23:T\u001fZdc-p}e\u001cL{cW\u0019n\u000fب\tP$l=lQ`ITC-\n\u0010BC_z\u001aFYSf\b.P;!\u001dL\u0007u#w)ʜftbU=̀\u0019Tk\u00147X\u001c9DxN\tP\u000b;Oӹ|kTB/ˊ{\u00185\u0013fp.z56ݮ\u00020\u0000nN`av)\u001d\u001c^\u001f掔>U߼w8T.I\u0019\u0014?q\u0001\"]qէ[w!˂H\u0015\u0014\u0019Kds]IL'>2foY\u000f_攌hƦ=c\u001d3calZ[%>o\r\u0005%\u0019et\u0007\u000f\f\u001a]F:gAT*߶AR巺_5і}~mQ\u0013Q\"fUUˊf,Z6[0jJ|\u001bj{زod\u001e\u001bX|۫\u001a0S\n6\u0012*SekS\"p#0R!(\u0003\b\u0015hb\u0011At(\u001dn$\u001b1+q,=\fC [̡qE5푗\u001c\u001e\u0007bոң\f߿-$2wyhZFZ>ږ%\u0002fXIQ(6P\u0004y|\nIilpl@=$\u0003V\\^?Lxg얋>Wa[o\u001fns\u001d\u0001\\\u001fXG2N+a5KY@qf\u001d4'g\u0017csc'6\u0017Grr\u001eghh2ѡI:ZrR-bXj.!&?e\r\u0006\u001dVY\u0010\u000e&e\u0007\u0014ުŕ=_;Q߿\u000e\u001f\u0012\nGc\u001b_|湳\u001c_\f.R\u0005u\u0018\u000e&Th -M\u001czslj(J–7\u0000h?c:>؏\u0015(OV(-wiuؕjN:,\u001bt\n)^xg&]*?<'nбdz}+qc0Np\u0017+ zD\"UߙT\u000b\u0018jI<@%wq~ūC ^\u0017\u0002b\u0012OQS+\u0018͘~\u0017,hLTY֊٠Om\rvﱄ\u001e\u0010þ4\u001e_-V$GpW\u000fԡޏ\\\u0012[\u0016\u000b\u001eYf\u0001,}h\u0018\u0001zteVddd%D&F\u0006GQ\u000e-\u0006z\u000e$}CT!O‰u\t?*KRs|\rˊ\u00042\u001cuf\r\\\u000enbj\u0017A\u001ar<‰9d\u000e\u0015a.I\"\u001cx6\\?\u0019\u001es:\u0017\u0017\u0017/_#s\u000e9&csГ\u0003Y\u00042~\u0004騪K1\u001ahK6v.ͷmʛ}`\u00158!\u0002$4G\u0017\fO\u000eh3EOMi.K8٥D\"\rs\u001fb)\u001brhXΦT\"(\u0012\u0010d\\ڦp\u001d\u0015K\u0016\fXDW\u001fn\u001a{0y͖0V\u000fbr`jn\u0014c۪t/[M\u001aE*{Q?\u0005~UM\u0007\"\u000bs^յ\u0018Z4sQ5&/9G};\u0002CRìaz&Bs/A\\µlsE\u000bZ!jdϏȰNۉ\fSls=\u0014AP\n\u0017*v\u001f]:\u000bI8)1CP1\u000bf*fAb\u0011SQز\u001b񛵨\u0005UcId,\r\u001f\nDaq0\u0005\\f3Rw\u000bhJ`\u001f\u001d\u0006},sJ^kd\u001b05\u0017&jϸ4\u001aЗ\u0017\u00007FxxHELx\fM=b4IX)+zQ﵆Kƾ\fIZ܌ҧ!\u000f97\">\\W\u0000rQ\u001bkJ\u0019\fxqW׸+OIMmJnsE \u0016I*\"ǃ\u0012sc.\u0002ذOUN;Qj\u000ek\u001c\u0014\u0006KG\u0017\u0004\u00106@j\b\u0017+t*<:}?/yT\u0017\f_\u001e\u001f3\u000b\u0016\u0001J1'B)Z\u0014j\u001cq/?)6\u0004H\u0010D\u0000\u0007\u0011e*ӭ\u0000 1Q\u0015\u0005H)ճ#zH>+$}xKھDƾ,k&Uk\u000bJ<ǝW@\u0019\u0004T4)ccQ\u0016j.G}[n9\u0017w\rhi:f6\u0006Io_2M?Y\u000eyuyxe=-A\u0017|.I\u000f~#$M8s}\fN>ۥ^r4R~Q\u001a\u0010GgJVG8a_͙\u001f\u001cu8:OwѹN8zW\u001d\rĞ\u0014~}ΡE9\t9xXM\u0004Wb?=&Fۉڕڗ\u0012żȆLs\u001cDXܗ֢H5ˈ5sҢy߾]c]x\u000ejYը./(.K\u0019Gs&@s5})k\u001foJ\u001eɕ\u001f4wJssҟ@sSi\u000e\u0014\u001aCz?x\u0006\u0017;75dݘv.cdl&\u001d4zA:\u0002'b7xFL\u0000\u0004\u00040g\u001e?J>\u0014&\"d\u001b\u0015\u001d\u0012q\u0007!\u0003^j\u00172\f\ff\u0014je\u001b\u0018Z,E,$\fr#.\u0017~da2IGxtI?43?lfDgsLa|.fQ.\u0000W8.\u000f\u0001\u0010.3s\u001c85,ne\u00028U|Q\rhPL\u0010̎/rvl\u0007\u001d@DqNUP|8\u001f/:ӊ\u0005M\\S\u0019)\u001a9\u000f6+:ʴ;\u0015ك\b:)񞸂ldIRԖ7=a\u0006\u00028vf26o̩-\u0017ya3Y\u0003\u0010W7D(NƤ9tgͶ_:0b\u000f\u000b0jnM\rH\"\u0003revMR\u001ceۂqkFOs\u000eq\u0000\u0000q+\u0005\u0014yd,cLJL2/\u0005XnV㰦\u0004\u0019\u0002\b\u0019\u0013\u0014Ƽ\u0013ͭ0+O#OpN óf\u001bJ\u0010j{\u001d\u0004_%G\b>E_$\u001f{\u0003\u0016:`x3!3\"E[\u001baAE?||A_;2 \u001b.6=He\\xrEk\u0007s!!H76U&7\u0001\u001ccjo\niTذda0\"^,\u0018L0{\u001dnJ)|\u000eh`sԲ|\u0000>5Lt\u0015-޲ٙ\u0006,Ӑ\u0019uf\u0015$~\u0005ӴM\u0000K\u0016jgXq&\u0018;\fcq.mhhbCtыl#L+>[/n\u001b7\u000e}6g#S\u0016u\u001fcY\u0014\u0016w\u001faX%6\u000fa \u0006z\u001f\u001b8bY,\u0016}\u001fX7\u0019T4\u0016c\u0001\u0011uG\u0002\u001f\u0007\u0010@\u0006\u001f\u0011Y7/\u0004ّL\n?da\u0011\"\u0006MN96\u001fqs\u00053X,M\u0018?B34h8,\u001e?3q\u0003}\u001c8\u0015pX\u001a\ne\u0001Yt<\u0016M\nb??~`˱VRͲؾO{%~\u001f3 Ӻ\u0005^I\u0011Vg'|iIc>\u00070u\n\u000eNDCm\u0000\u0004|\u0004\u0011a\u0018ShvP\u0016f묖ډv\u001as\u0007cnkg\u0011\nAל\u001eR32M\u0012(X\u0006zfY@xCMLǙKı7$g\u001eZ&Vڅ|'ml\nw\u0014\u0019<:*+\u001eo؛\u000eSȢ;R8Tz\u001cF}\brsVgZqb\b\n:͈\u001e.㵰&c7:6W\u001bbtYյKr7ӹ\u001ezc\u0003[!s>U-]?E5z)JlT<%*x!s;U@L\u001dr\u0002\u0016`9\u0017\\1M|ZbR\u0004\u001dKU\u001fD,a̽r\u000bxHҚ\"\u0015>0sFEJ2ޗ+\u0018z룉\n}QܢBMztW֋-\u001ai\u001ecujW6_\u000e!_>\u0005J&\u000e*\u0007FS \u0011y?ڕy束\u0005ܛG\u0005~Uׯ\u001a#*\u0001n:̂toF{X^W!*NI;qHsrCZw.\u0013ơ\u0003-I\u001e\nn!_qqVw].\u0015Q|it)\u000e\u0017q2c\u001f^0\u001f\u001eo\u001e/]:x\u0018qPMZ)ޥTIoS\u001a|[Jz#/\u00077\u001diT٫=P饨\u001aC+N\u0012r:\u000eM/#\u001cL$%`K.a^Af@:dFNkRo\u0016\\)y?'ᎅeqYd:d\nF\u000738zK\u0016=r4\u0007FC\u0012|)K~\\ע2NfI-g^ʌ|޴m+gRGe꩟rcTCڴe֮ɣ?Iee%ed췬UU,W.\u0019)A\fʱ]&*𩙃mר\u000fFU~Z*lN.]M\u0002`\u0018})\u0017\frwSS&rqx<\u0002k\u0016Iu;$\u0017jܶ\u0006\u001ek\u0017\u0016D\u001f\n]t:\r/ѿj3nQm:!\u0015|Uc\u0011c)GO\\<\u001f\u0007f\u0016ϡN\u0013v\u001e1ԧvDTRf,BkїoL^rmU5R\u001ea\u0006\u000fD\u00138W\"W?8<\u0015\u0005墨\u001bl\n}\\LuW\u0013ʇЪA\u001a\u001d\u0016(\u0005(\u0019&<\u0018nT\tn쩁*t\u0006VTprc7:34'Qe&^涉55CA4\u0005>\u001d˴ũ\u001d;}$ɤ߾f\u001bYj\u0011\u0017>L\u0011<%\u0011\u0012Tzq\rLOӨl\u0018#mXmn^i\\+{_%vH\u001ath0԰,\u001f-KmsArh[8^2Y\u0002l̗\u000eʯF֭-b@7\u0019G=esX\u000eLev2ڥ+csc\b\u001brȞa\u0004_\u001aWͭ\u0013k\\țw\rҽ^x\u001bc:#T=Kl`WV%\u001e*=ZS-*-\u001e*=39nEU-O2yOm0K/-Ouҹ[{oC_Grh\u001eثT+xu\n!C{kRmtkWo\u001d\\,4\u0014#?º\u0005oj\u0010LVA\u00076dq-+w4,8v!Vj-#\u0000\u0011\u001fg{7ː?\u0016ka\u0014zćxN\u001dݙn-\f\u0006+˥uX[\u000e\r\u0017W3Oe:-6\u0015~2\u0003\bl>oq_\u0016_\f\u0015\u001d\u001d\u001d\u001d\u001d\u001d\u001d?m,IN!n6R3*:\u0001\u0000a \n J_(l?\rj^2̆2vA\u0011ew\u0014\u001evᆚs9\u0002\f\u0000 \rendstream\rendobj\r47 0 obj\r<>stream\r\n8;V.Z_%FR=#\\+tDPL[$mR3GsfB@j,9\\MfLR/e09BOoZ,mb,S:#IC`@N5DbcjoEQUp\nO=9BjGB<;0BpMlVRaolG`GM_*ffU9+Jqu!jU0YuY(V?m%VS:B%<7sAg-Ar]n0\\D'e\nO3Ee)=>-%d&nTrp0!mgI*)*:bgt^UNg6kg?c')#r-=^PVnU4ILbZesY\\s]J@O@#;`\np0G[Ck2\\o/[<:na?Gra)._c&cB,S!$~>\rendstream\rendobj\r8 0 obj\r<>\rendobj\r9 0 obj\r<>\rendobj\r10 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 28.0.0\r%%For: (Chris McDowell) ()\r%%Title: (EG_REV1_PANEL.ai)\r%%CreationDate: 11/29/24 11:38 AM\r%%Canvassize: 16383\r%%BoundingBox: 194 -365 280 1\r%%HiResBoundingBox: 194.399999999991 -364.251953125 279.439123535143 0.00006103515625\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 88\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 194.399999999991 -364.251968503901 279.439123535143 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -51.0804382324332 -538.12598425195 524.919561767567 195.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 6\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -76.90976884064 13.6677368444052 2.34255812381147 0 8405.1267667083 8194.26009135471 1716 1053 18 1 0 6 58 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -76.90976884064 13.6677368444052 2.34255812381147 1716 1053 18 1 0 6 58 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 677773\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r11 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X\u0003\u0006ů\n;@M\u00030\f9(Q\u0018O\u001f\u0016sږ\u001ck hF\u0011$RF\re\u0004n\r\t\t\u0005u\"\u0015#WN!%%\u0019=mWLb^\\7k\u00153\"UI#g[T'\u0016^헽\"냥ԎutňHi,3Dtd\u001ezIS\"ңIz_\u001d\u0015\u0017\u0011ԓ@\u0003Q\u0001RyVu1\u0016sOE>K+%\u000178%\fmW֬d[9P\u000bDYlb@J6@ \u0004\u0014 C. 50\u001c\u001b40\u001c\u000e\u000fP\u0000A(ͭ8Y\u0004s|KH[by_\u0015\u0002\b\u000f$LИTpP \u0000\u0007\t\u001aYʔTe ݔ\u0015\u0015iR$H\u000e?wmz\\W`,cq(\u0012%āH܋\u0003xE,LqY\u00187H;c\n8z\u001c\u0011ʖ!WfՊ\u001e\u0018\nD/\u000e<\u0018\u0018#q-\u0010xЁ8j0\u0016#\u0004FeՔʙ1O-\u0018L\u001fD(\u0018C6baƼq,\u0018=Jez),C\u000f|\u0012N/9W'Zycs+sX@(\u0004aAc\u000eBq$\u0010x\u001cq<\u0011\t)!\u0011\tŢh Tv~\"q$\u0014Ĕ\u000eSad\b\u0005%%\u0000L\u0006'ALb\u0014\u00184昶Ԫͺ/*(\u000eL'\u0004%HA\u000bbPZTUVWXY녨D)jQjX\f-vCX\u001405lGWgw!.q[\u001c\u001aw\f\u0016\t\u000b\r\u000f\u0011\u0013G\u0004&P\u000bd`\u0003''\"\u0013E2\\6þ\u0011NX\u0019nx;>'7>\"\bQ\bC\u001c\u0002\u00110\b\u0004\"P \u0016\b\u00068&\u0004%*aK`\"\u0013N2)!}\u0019rES@8\u0014\tĝxV1\u0005c`$\u0010+0\u001a\u000b'UUQU\u00065\u0016 \u0005)(A\tB\u0010N'))\t\tȨt\f\r5(*hb*N\u001bØ(&1AǓscSCәi4\u000b/\u0002H,\u0012\u000bBX,\u0016\u000bƂh,\u001aa\f2Ab\u0018\u00188\u00062da\u0019g \u0018\u0007`$\u0018\n`0\u0018\fF`Lc\u001amA\rjT\u001aְ5ld\r7x\u0003@4\u0012DCP4\u0016E`4\u001a\rs\\\u001bE*2|:31/-+)\rd\u0002\u0015@\u0004\u001ecq[\u0012/\u000fΎ70-La\tC͖vfVFV\u001bk\u0014\u0016D!\u0003sH \u0012O8\tL\\\u0012D\u0013h \u0018\u0005P \u0012\b\u0004\b#\u0012C\u0018\u0010(b\u00103#yN\r3\t#|i|Xa\u001c\u00058\u000e\u0019@1q\u0014\u0018e\f`,\u0016\u000b\"@,\"\u0017-jA.fP0\u0014\u000bBP\\aE*Pq\nS\u0014U`$\u0016\tE\"8,8\np\u001cxsXpdA\u0000\u001c\"Px`\u0001\u0019P`,\u0012Dž\u0004#x!p`h` 3%\u001abeD\u0003\u0003Qc\u001c.sX A\f9(\b\u0001\u00070 \u0011(HAc\u0002R\u0003\u0005\u0007\t\u0019<`\u0000\n\tRa@(p\u0003\r`@2A\u000ehPA a\u0003\f\u0005\f(HȀ\u0006\u001e\u001e8\u0002\u000f\u000e\u0014\u001eLp\u0003\u0005\t\u000f\u0014`\u0001\u0007\u0013\u001c< A\u0001\u001720!A4p\u0001\u0003\u0012\u0014\u0001\b\u000f\u000f>\n\u000f\u00122`\u0010\u0001\t\u000f\u0010\u001c:p\u0003\u0004\t\u001a\u0003\u000b\u0011$L@`\u0001`\u0001\u0007\u000e\u0000\n\u000ep\u0001LP\u0001\u0002\u0013*T\u0000\r,$\u0005\u0007\u0010\u001c\u001e.\u0000\u0003\t\u0010$Pa\u0004\n\u0007\u000f\u0014\u001c\"̼2C1+wy9'[[׻PKrЈ֔$ߟ+\u0010\\{zWvx:t7MK?c^ݱ\\:B\u001eM5/;c\u001e]=Wn\u000fV^\u001cf؜՘Y͗6*\u0019S֜\u0015zȇj1ݘ,\u000bi>8wwS\u0015\u001a)\u0016\\Sh/{]γѮ\u0010ޡ\u0013ϕw7\n\u0007{d5՞ygûL\u001efO<\\GS78,|ۡBxBw8u|8Uwx\u000b=͂v2*gBrO,g-\u0016mS/&ݹ]\b]#\u0017k`8{wTK NM^\u0016~SqN!;gTt{6˻\u001bbWnICᜑJWxTSwW\"<^1Ig3e!7]w\n%\u001as6\b{ZM͹Wg;K:\u0013\u000b0oiL6/]9+Rvi&|/cF\"\u000f\t\u001e\"_+cE573T\u001a$e\u0015ͪH\fJ\u001eyn*S$YSef7[W'8.y\u0006ɓ \u0012)HJ\u0019!zYiuJ(ˌ \u001a-T\u0011TREr\u001aZq\bu$,TĨƌvWNЭˇ2f2\u0017\u00131ڵ2\u0015V%`\re\u0012J\u0011)\u001bm+9TjtrD1yE'\u0012\u0013\\TnJw\u0016ɟU\u0015I\u0012fA\u0013'\u001e9\u0018Jib(^xV%$2O֕7 \f!I*vB12cK\u0011\u001242'U\"IJMeA\u0018\t\rYfHLD;\u0011\u001e\u000e<\u0012R)+$IrlT\u0017|$=\\sXn8#'|H$WADr\u0017\u00171SVR\u0019]uGrVjz>r\u0013HP!#\"9&&d\")BI^3wK/H,R\u0013lÛRk*e\u0010IY$Fmt+F$f4J*;ɰ.E⿦2YH~D2:yN_CbT\u0004C$T1%&\u0016'9ɡ֤rȔ畜\u0012\u001dV0Ќ\u0006K[Or\u0006#‚\u0014\r\f\u0006\u0001\u0000\u0005\b\u0005\u0013\u0010\f(@0!\u0004\u000f\u0000@\u0000\n4P!\u0003\u0010\u000040\u001c `\u0002&wY(W%&,gue%תAሐ\"5»fvW%!^2*S*\u0011U}ngWj`8*p?zN\u001e50\u001c\u001eȆ(sr#t\rR$#+2{D5\u0018M\"P\u0003@\u0005 \u001a\u0018\u000e\u000fŮ\u0005\u0015U(=VZ> ]M\r崵\u0018o++h9еbIHcAlŐXʜ\u0019MU\u0012J}5-s]O*w;R/9k\u0014\u001eX*CMmhu=\\h4*>Uw\u001d˺KŬ\u001cRs:}4A^_\"]fsl[\u001addSoOVز4ǎ\u001e͌%\u0006\u0003BֻgvƗc_*̬FZu]f~K\rr^ssOɮi{~Ќ\u001dڧ%{Sub\u001eR\u00162\u0017\"_*2\u0011Y\\Wó+ҞCi4\u0011^q)\njo\u0011=d_50\u001c\u001a^rt,HG1WYV9ffLSsל7r.m':\u0015\u001ee:>YFunx?#*r*Uu\r8Dzm尦J\u001a+~Yz)s\u0015XL{ݽS0[ⷁР\u001d\u001di\\NTK#v:+uge\u0010,\u0016Ut=\u0019j\u000e50\u001c\n\u001dґҗ\u001cꍊXC*]zv4mv3\"ü_e'\"\u0017)LvP\u001e\u000bm!:j]U=g)n:Ny,5ԖQ=iYZlܝWfv\u000e,YcŤL{]̣\u001c\u001b̢rv\u0001qLu0\rˮ\u000fOt@eg9瀠֫%\u0011,\u0014\u0019O`\u001d\\WR>Heޫ)>:\u000bGDZ}\b\fRّ\u000e)\t$\u0015kuB[\u0019\u001bMG\u001bݑ߬|tFQ\\2˟\u0019uE٬k_\u0011eٍ迷Tt\u001d\u0017ٝb\rn\u0001ѐ\u0003\u000e8<\u0005yJ男)9e|XhS\u000bͥ\u0015aJV4_;yl_y%YYt3g{O}E'Z/󌯠z\u001e\u0015;>s7}n9f?r3Hu\u001c+T5S>KQmSa%S\"|=u5ңQ{szdN\u0014*s\u00119b\u0003\u0001,qζB\u000b\u0014\u001e殲:4b\u001f×\u00144\u0013Vs*guE[R\"[&\u001d\u001e9ΰ\u0010UQ.WԑP\"U^$\u000fLs3''\u0005\u0013\u0017N˵䨉Nɧ\u0015l\to-\u0006C٫\u0010Z\u0003\fT\u0000™_Y\u001e=oX|dwXˉXcZ}:l\u0013\u0016\u001f-s,4_yZV\u001fz\\uYhZ#BP4\u0012Й\u0006ߪe֪J,봛\u0015\u001cDfٱi\u001f\u001a}-%\u0011:\u001f3פ_\tq>w_%4ܯӒo\u000f]Ey3/uxņ\u0006_~C96wCn-\u0010a\u001a[R{!XN{&n\u0010mr/)l.w.tHSw2{9;-tǻ)\u0012ڽp<{ͻ_\u0016ٺK7ܼ;fmz;˲^UYYG3\u0017ٿZ$|ZmYe3#ʥ\u0003r+J[9;yɂ&Wa12I}h|\bG'eMshԶmj|\u001afNLÖd&ΟSK%I\u0004*3]6:0mSTIez^tSve#Ii^\u0012\u000fVvLLt\bjǫ+\u001dL\f;tG\u00132iD64k\u0014,\u001e\u001c?9k\u0006/kWL\u001a5kq\r&&2p4&b7N\u0012kw\"i{S\u000e\u0012M!8hJk/2{i\u0019\"2\u0011wU1g6r9Mgin1)3;yٔ7<敞Nuub\u001fVDphP'љC*RW5EIHc8\u00162\u001d9IH\u001fWh)G\u001bҦviFlj!4+2gfϲ2hc;#9Cߌܬ\bfg9wvh\u0019ѥ}f,.\u001blʎet*-3վl\u000fKn.e?߽4F1{֌v[dI\u001bmEVfwƅtwW.\u001e#_S\u000eM;Wh,:&#x-UkZY:f=)5F\feȲλ,jf\rܙvfct_̭=C-WJ*\u001e˺RexͬwCreJ\n/,,T3]JVcy\u001c\u000b[C\u001b\\\\H\u0019=iTLݱzDGy\u0010^Gc9w;4*_sǾ\rf\u001ccK±ɜ{jp~TV&5wYj\u001ck\u0018d'\u000f;m]\rUEfp~t\u001c3k3UonF]X>\u0019o,JrU]U.\u0015є^JLrƌ~Ӣ#JO8Gٳ(ɥ\u0019\u000byWI^S6Uy:/N.y\u001fN*yBOrwmJHiD\u000bN\u0011\u0019QN\u0011\u0014KF?`Ys\u0016Y\u0012Z*^\u0014ZYL~ZUR2~S7}D\u0012~c}N]:{̭Va\u000eb_)ʾX,Ie,{\u0013gJY*զTq^g\nY=\u00151?xud=ӗJ]YëjTdƪ\u001e^*mռ6+UWGGu[*X:YͦZ|\u001a3E\u001b)|ޜ\u0017,CeT[ݹzLUVt}\\U\u0010U_{_Vхʭ$][Y Mp>vNEHu8ssORr_\nM!'ze]irYSCn*b<$U\u0006\t\u000b\u0011NV,]+nSBYֱUzh#c=-=}TU7Ϸd\u000bTD\u0016=s}]P\u0015Х:\u001cá_\u0015)\n\u0015$<cVz3ZN5|w\u0015Zf\u0015\u001d\u0015i\u0012ފvveWŧkxg9\u0006ŰV4Y\u0019[c7+G4H\u0013UVK|/)ĪW\n\u0016UmƇWpCV-ah-\u0015\u0016+.^ӨZWک4WK\u0015{$식}J-NniTHc9\u0010B!$H\u0000\u0000\u0011\u0000 $\u0010\t\u0005\u0001i>\u0014\u0000\u0005v^6P6 \u0014šu\u0014Ae!\u0000\u0000\u0000\u0019\u0000\u0001\u0000@d]\t\u000fo\u001bm{.Pq\u0007\u00165\u0016nYV>\" \u000e\f\u001f\u0011\"L.irY1N}K_\u0001\u001b\u0018h\u0016\u0006͸@K7i\u001eZե3!e@\u001cS\u001b9cܻ\u001b=JG%nw\rA\u001edpU6\u0012T<\u0016?*t\r\u001e#\u001eД8e\u0014Ha>΍w̬$i#{=$kF\u001dT캃M\u001bTO8}\u0016`$ZƔʿnm-\u0002\"ˈ%\u001c4\u0018X|\u001b\bC\t4\u001d\u0003]_omf\n\u000eTԀkJ\r\"sƕ\u00172\u001e\u0014w{x'6LM-\u0007aˠse8o:a\u001bPr*CF[\u001e\u0000\u0002\u0007L2Fku*ȱ\\d+|Bu\u001530[آ\u00186\u0018Ju\u0000e$\u0019}VC\u0015\\\u0005d9p\u001b\u001er\n\u0002qrG\u0007\u0007\u001dLՔ)+\u00063]S[J/lh\u001f\u0000K\u0004VxUT\"Ż\u0014]G\u0006n-++aZ@P4\u0004BG)IŖ㤻_ԍlrwքa\u0018\u0005\bxCvTv-,%4f\u001b\u001b4hP\u0011-7߷_೒\u0018gcA)\u001f:5[G 2x6\rpӀiI6i¥\u00169ץ8\u0002\u000eO\u0014\u0006\u0014/\u0001A]>a݋g,\u0007BYmpeS^<3\u0015\u0011n9\u000b0Rv\f*\u001e1~ҰP\u000f\u0012\u0001w\u001d\n\u0012B\u0013KlUЋt+0VƁ3>\u001aX\u001bN\\\"\tL\fpRÓoM\u0011<驤iҏ(\f'3uC1!\u001c\u0005ìd[11k_˶2\u00000\fM<\u0005\u0017-\u0005d;\u0001L{ l\u0010Q6\u001fTd\u0004J\u0019Kq\u0000\u0003GNy4r\u0006!1rI\u0015|;ṻK?Z\"ekkӻf'.\u0017@[\u0010}s\u0011_\"2KV2z\u0016+\u0016[0lET^\u0015BlEtY+B*S[\u0011҉e\u001f\u0010\u001dW';8\u0015᫜\u0007.N늜\"};;\u0004\u000ftCxͬIat,G_h\u001bɆYWDFl\u00164\u00016pQ,r5\u0003\u000f\u0006%X\u000bdu\u000b@dT^Y\u0015pmd\u001d\u0013c'M'[ʇEV@si uH,j+\u0018\u0010m픤\t\u000e3\u001eՙ\u0003D\u001f\u0019}\u0002!!\u0010 Ci\u0010Y?\u0010AGU\u0011ud/n8'[{0Dx\u00172,aJh\"ݞ$YWbR)'\u0004.\u0012'=L^^ (96\u001f\\s\u00125\u0012\u0003ţ=kΣW\u0000\u001c+Zt5tc\u0010\u0019\u001c|\u000b=\u000e8t\u0016\u0016\na3Rl~(Ɂ+breIX\u000bg5\u001d׊iWy\u0019'ONd\u0001f\u00053\u0010zp\u000er=p\nerWE¢GH\bulZ6M1#ՙp9,ƙ\u0000bjm4BA躓LXea0.\r7Lp\u0001`\u000b\u000e]Rt0a@d;\u0017\u00199@?\\b\u0003`Q]d\u0012\u001bqJ\toAli\u0014#\t\u001ap4X@O\u0013\u0003_A0Vr\u0013H-\u00079ú\u0012h\u0013\u0017P!`dCڈ\u0018d\u000eaC\u0001N\\\u001d<+9Ϗwrr-2Țc:\u0002rzfF2=\u0000ܷOPԩ\u001a\u0000\u0017\f\u0014h\u0003q:\u0000Uj\u000fD0}\rls8\u0015\u001c\u0000\u00078-\n%NQjk3\u0016g},뾙\u00025dV0*\u000b`ښ[z9yȥ\u0010\"$#P;0\u001c{A\u0003>Z\t_'\u001971N\u0005\u0004w6Y;(\u001a/\u0002Z\u001b\u001dvv\u001a\u00062\u0016\u0001㛯cK3C(+S\u0017঻N;JM2N\u0018=I\u0016]ђh܊Ք4i'\u001bykJ\u0015)N-\u001b!h)!=~i\u001a5ԔL8%Ђ\roL\u0014w0@\u0002\u0003\u0001r@\u0006K\fvg|s=Nr\u0015fR/#_71{z!\"\u0000\u000f\u0013t8D\u0018N\f[\u0017]>gQc}9.\u000fÙ?G\u0015J5\nLʍ}}\r!\fs2\\8k\nҽr\u001c\u0002_-q^H}߫LpT\b\u001d\u00064\u001a;;xxS6\\\u000b]Ģ9I\u0019Pۢ@Xb-;-\rN\u0012(3\u001aI\u0005r\u0005ZLFG\u0015^n_\u000f*ԆZ\n`\u0010KTOUz\u001fvX1[\u0000\u0013\u0003\u00128c#\u0015ȕ`&JVJ\nA2n0G\u000e͝\ng\"l\u001a;Ji+\u0017#\u001enQ\bN/8\u0000Xi`\"Țl2l\u0016\u0016\u00149AW;\\\f\u0002v2T]\u001a\r85?\u001bM\u0004R8\b\u0007,$,Fk\u001d\f6L榥\u001c\u000bq.0%QC1\u0013kyco\u001a{RB\fZx YĖ;U\u00162F&>eo\n~{ozCH\u0002\u0002uSt\u0003fnB|saJoN0n9鹹\u0015Ë$Sݤ@Lܮ\u0015ߚܴ\u0015]Z\u0012\u0017|/.{Z3`Z\u000fv\u0011.H\u0018 EMMr]Hg,^y>FU0[mH~IH#6v$Qܪ0F0]J#>\u001fB{n\u000e#\u0007a\nF\f\tB=.$\u0001o#\u0015\u001cb\f\u0012dM3\u001b\u0019\u001fTtW\u0002c\u0015\f;\u0014!8\u0016\u00032\u0016c\u001e\u0011{#I\u001a\u001c\u001eU#?EmO\b\u000fG.w\\QU\u0005lf\u0006ѕ!\bɹ\tSFvo4BnW<\u0005\u0001FK\u0003vn:\u0001;I\u001f\u001aZ#3\u0007~*HxbW躹\u0003\u0013|p)υ8\u0001&7\u0011[a7ynnqb]u_-\u001be7E\u0000.ݔ'<\r\u00026\u000b2UHs-7\u0018)FMW]wŘ2j\u000bnhe\r\u0012?6d1Sr\u001bo<ĢQut\u0013a\u0007'\u0017MM0f4\u0004-\u001eTX\u0002\u0012vc޷/\u0007d\u0014\u0011a&N2\u001d\t\bJoq\u0016ws\u0018\u001cT5\u0000áUIQT\u0004R,\bN\u0015Ǥ`\u0002c%RHYdQSDD8\u0013\t\u001f\u001dP|QK@\u00106:\n:Xњpi]c4jE4ƔM:\bE\u0017]d)«\u0002\u001b7DU2A4-T|8;\u0016=\b\u0002hgբp KCWϔ`\u0018\u0002^Z(X@\u0016}\u0015\u001d)3\u000f88hQ>.T\u0004\n\u0012W\u0014\u0006\f$\"\u0003\bVkOsk~\u001awPx@ƥ;fL^^E|ňB)u9\u00183KE^y-x(a\u0016\u000e\u0014f\tv\u000ff4ڲ`*A&[׵jY\u0011M\u0017*@t*\rїxu\tz\u0019-\u0003d^\u0006#\u0018^fE\r~Z\u001586\r-)wHX{\u0005[homFmq`\u0016i7Л}-h9ïe\u001c3Bg˒\u001a@pZΤ\u0005aYƽ`@a\u001fKCs\u0011gƈf_dBe\u000bůd\u0003N-EftD!>|r\u0013\u0000\b\fc2+Q\u0011W2xeq-\u001eŗ{Qi(T\tPb]52\u0005\u0013EV\u0012ΔN3\u0012ݲ(]55q:VГgas\u0016\u000eR\u0017ZF~njsQZd-\u0012\u0012WT,m\u001eYe]P\u000fNA$/\u0005\t(~_a֡U$u\u000f\u0000>\u0019VUQu^;\u0019X\u0005Ղ@9Iy>ؠ+i8YOzKʬTW\u000e\t\b'6iӝOQ1\fٰ=0a\fߕIH'RiOn\u0007\u0015gB\\xHEgS o\u0001LSP\u001ePgv.%Ʃ&$>IV(Iͤ9j.F2:%\u0011<\u001e\u0006U\u001dʏ4BG9\u0011H[\bH^\u0015)@2\u001dٸHd\u0010ׂȖ<˅=Њ\u001c\"1\u0000wɅ\bX?<.ZWGj\u0011RoY`9\t\u0003\u0014\u00019Vø9pd7E\u0002憴\u0001U\u0007Q\u0007\u001d\u0014\u0012\u001c\u0016jz$\u000e!$\"\u0019lK!D$j% /\u0017\u0006>Jl'H8׸솃d|t^\bO;Q W\u0002\u0012Ӎ&\u0000ɏ$}ȹ]ߞ!\u001f+\"g:\u0010\u00126Rf\u0018\u0007dڷ_ǝ{-\u0011`E\u001e,\u0017lk4e;#\n&zt\u001c@tfk\u0015\u0010ֶ8\u0005g27Ox\n.,pI\u0016\u001b\u0006+\u0014JJ8\u001c\u0015^9׍~\u001ft2r}i\\<\b\u0018<\u001bvށ1TwNNW\u0003y\u001ba[,X<\u0005n4\u0000fs\u00056Q]ݼ\u0004\u0007tJMߺsl97Tl-\u0005T:)\u0005vN7Q+(\u0012Ǡ\u001er\u00015:}ڞF'vJYG\u0016ot@u\u00074:(0k6:\\\u00075>5'B>꠺*X[pxϬCM\u000f^\u0004.P\r™ e.\r9b\u0005V2Qɞ[|\u001c_7nhڲ딤5k\u0017T%A_\n\u0005슓\u0006\rov+jS]nUq$\f\u001d1uD\u0011?~\u001f]]\u0004*v?{@M\u0002&ӭ\u0019q-#~t[ǢɇK[\u0017\u000f\u0015`f[\u000f\"ouu\r+\nߺѶ\"\u000b&b\u0003Ԧ\u0000=Z]Wꂤ>T.t:\u0015>.>>AU:<@5fW7!:.B΍\u0001?y\u0015Ž\n$Ф5\u001cPOU.q%\u0006\u000enӄ(J\u0016(\u0001\u000bPj_<\u001aaSpѷ\u0006~\u000f\u0005bZ\u000fa)\u0014Q*R4\u0004p[ֵE\bG\u0004Ժ˽r\\\u0017&\u0004ںpmKӑ-Z69\u0004p;T\u0016ͬ*\u000e/8}j\u0018\u001d\u0014B\u0003&ⷒO;\u001foǏwz@\u0004P\u0011\nU\u000b=`ory]Y\\\u0017F7e3kМ<,3t\u0003]\b9L~!$\u0018FB\u00020<\u0016\u001c?n57^\u00159\f\u0011<\u001eL`qh\fV1O(\u0017?\u0000[HxG?\u0000\u000e(\"\u0012,4/\u000epBg\r5(~\baVvW_Z\u0000\u000b\u0013qifF*08\u0006\u001b\"\u001cP&1\u0016ӳ\u0012h\u000f\u00135r)u\\S\u0002c\u0018ycƂ\b_RT-=;x+FM2a\u0013Mu\u0001l\"c4;\u0012b|EMAM!\u001fNQ\u0013]Q#\u0016u\n\u001d.,Z%/P93OEȥ={P*\u0002gdp0>oIeS;se?Z\u0000&V\u0014\u00153u\br%~Z`FZؕ\u0016qFm̓@Gs\u0014$IydƖ\u0014\u0000\u0013$L\u0006m\u001eE,MRN_\u0007>T\u0016k<\"GL\u001f#\u00075؅\u001b;\u0016{ya]+&K\u000eH\u0002t~Z~^\u0012W(\u0005vDQ!\u001cM?P*\\1\u0006\"`'7cy\u000b =L0D|?\u0003=\u0012. \u0019\u000f\\MG))\u00044BnR\u001d\u000b\u0012\u0001\u00068\u000b\f\u0011\u001f\u000f\u0006\bv\u0018\tOl\u000bB\u0000nT h3eX3>\u0014Z\rH\u0004謱\u000f\u0005I@ϊ߾\\:\"#bёdQ8\u0018\u001d3#}#rd9#\nu\u0014?\u0014aZ\u0007.o\u000ee:Dz(0\n\b4\fۍ\u0015V\u001dA\u0019{D;;Q(\u0010w3R03\b\u001e.\u0011X@\u0004В.0\u0000C\u0001R]3\nOCʎ\u0016\u0015Q #7v\u0019l>٪m\u0012C6-2*Э\u0019\u0015\u0012E\bMk;\u0004*%T\u0000wΤ\fU.0n\u0006`Ċ8gW,1tc[$ST\u000eg\t*@T\u0011\u001ci\u0015\u0003$Y\u001aCԤ\u0004s1\u0004\u0018\rGf\u0019eK\u0013dX\u0015\u0016_I\u001b\u0006/Lp],\u001fZZȕSN*\u0016rGQ\u001baMIi.R\tL\u000f\u000f%Eypv\u001a\u000eN\u0013JFp0%ȜY(lRJTRv\u001e9HM\u001af,\fSH2m>\tD*\u0016\"`V_+R\u001esR\u0011T\u001a\fށ\u001aA8l\u000f\u0016y\\6dG\u0005\n\u001b`\\gn_\u001c\\x \u0014$O\u0014URر܅H\u0001RaÄ0ղId$cvv\u00067\u0011\u001c;S,0\u0014\u0012(ll\u001b\u0017qlc\u00148Ώ+\"9Z\u0003mP':\rN\b\u0006\u0012\u000f-\u0002\u0003o9)\u001ek\u0007t,ymu١ԉF\u000e'Ř\to\u0000mڝ]ٻD\u0003\n,[U7&\u0003\u0015{\u000fuG'4\u001bp!\f\u000bQ3\t+YH2Xr\u001cύ)\u0011T\rC堀~0wVĵ\u0010\f:pelrh$Oe/HhO\nu\u0016\u001c\f\u0011+3pS\"UN283l\\cL:ꮾ!Io\u0002 w4tʔM#y'F\r>M\u0017%\u0013XmAAa,&T7ZXhD\u000f`cBkbz+D:G:WYrMP\u0013\u001b\u001d\u0010\b\u001c4\u0001\n6\u0017;\f@\u0007j=)cny\u001b|,oxb]\u00165*9zv\u0013\u0015Wwpg~\u0006dgH*:W+:3ќ):U\u00129T89$i?\u001eR5=\u001b{\u001ak*-\nAu4H\u0006h8QRLLq\u0015P\u0013$Z\u0003@c\fr銈񞙻0A\"Xe\u0018k_xI^=]\r\nlϸZ{i[-XZ\n9d݌0~\u000bOޕq{]eDɟTPNc%yC\u0013q$*\u0010.\u001bi/P-G\"m\u0001$\u0001Z\b\\N|\u001bBaԍ8_\u0005g3\u0012?\bbHz@\u001c=b\u001d\u001bXt\t\u0015NI:Bܮ8\u000fe8}ndųQ\u001ej\u0006L5N\u0005\u00164Ӵ2PC*\u0019.]+P^1\"1\u0018Ż$\u001fwQL\u000fz:.iUn`ř\f+X?\nӳ*ҝ0jɚUD*p:\u0016D\rf^PôFpZs:fwkHu\u0017Wr1_n] \u0014JKʃŪ7A\u001b8TW%D/\u0011U\r&|g}g~bo9`.M5s\u0018\rKA\u0006^(~o~\u0005C:q7bWf08Wvg\t\u0005&۵(J*\u0010o$\u0010Ym\u001bq9!\"p1[_\u0005VvX~]\r\u0019\rMMT|\u0018yr\fdĶMc3M\u00074%)\u0005$\u0001+:N\u0000%o^,j?+>\u001e\u0016l=Y8 f?Jc*ު:fj^<'k\r^\bSR G6%,+#ɖI%\u000b~cɾ1=wh\u001d\n\u0006\u0007\u0016>R;6t\u0014Mm`m/`&GU/[)AT\u0007\u0007v\t̼UofSW\u0006=]\u0006n8rJ̬Ig|\ffv/K(\u0001if\u0004\"E\u0018>S\f2w`*F4Me:\te\u0013\u001e\t\u0001ε:Y0[7?ͪͰ\u000f\u0002Ey\u00018\u001fPtTOՉn\u0003ijU\rl)k\u001ey%@M\u0011p3l@sX\f|O\\Br٨5`ҭ\thaAMœQ\u001dik&Q;\u0017\u000f^rd\u000b+\u0004,!>\u0013{qyցċ^M|lxxl\u001e٥纏[%CdƊ\u0016eU3֜%)+oD08P)Ј\u0019ҽx\u0001d\u0002+\u000bF0;\t\u0014g!.O7|\u0003dŪfp8I:9\u000e4Y6-R\u0000\u000fH\";Yзʕ7\rK0cF<<\u000f[\\\\V,(4jX\u001fU+;f6\u000b\u0001VUVf\u0005*hP̼G\u0014i\u000e왃M\u0002'bASeY\u001c!MɅC|\u001d\u001a~U\u001b\u0007^x\u001aq婼W=@Y\u0001\u001b}\u0004^\fKeu`1uxX:׋*CBg\u000el4Ƞl\u0013.(],uG\u0014\u00150޿K\u0017\u000eUs0\rr&K27\u001fm\u0012\u001aoISd-\u00157\u001a\u000ffNMB\f\u001b4\u0011]BFӃ'샳,\u0005yA\u0006PN,]邪,\u0001Fʂ\u0017+Z\u000e~\fBF~v\u0005TYn2#7Gk\u0015}tD ^#Pٸ@&:}|$\u0004I\u001f\u0019x\u001eYh\u0016TR\u001dө>2'(R}\u001c\u0016e崌;\u001f*\u0004u>{i\u0011\b\b<\u0017~xs~m\r%vی[\u000f=\u0012?cЋR$uJ6,\rFDiaZ̓\u0011z\u0001\u001f6[¤er\nN_6\u0019\u0010\u0017#\u0012Z\u0004I핁\u0002\u0002GP@[+&&@[/\u0015tTr?jXPd7(*iDCZ\u0010CTV\u0007\u0016\u0004Q\u0014Wj\u001bj\u0011g,Z:][y9@Vu\u0013ES^\b2-ir1xSC\u0005O\u001f\u001bpSna&\u0014FnQm3j\u001bխ->lO\b\u0000W\u001f\b'0B\u0018]n(c*6Y\u0016vIhd\u000eƝ\u001es,kH¦B8\u0002kF\tV[k\u001f\\BVMc@ۓ\u000bg TA\u000b%\u001b.CU\u000b\u0016Ҳ8b\u0015wW8Sby\u000bka`alG\u001a|\u001a\u0001\u000fObV\u00028\u0002vIÃJ\u0013RE\u0000EP+z$kHm\u0013gQN\n&9 e.\u0002jo\u001a\u0012lULA3Pu\u0002mT\u0003$Y$ \".:Q\t]\u0016,~\b\u001c\bS~n-gEJ1sA]D\u0016\u0015\t\u001c[V\u0019d\u001aH~\u0010l\u0010\\\u000fw \u0015\u0017(PHJ҂([f\u0001\u0017㈑xc25\f2R[LLb\u0013\br(\u001a\u000f.Vτx\"F#:5zFX\f\t\u0004sp=!S,?oUgH(Ю[6h]\u000bn\f1ǁaV\u001f\f\u0019\u0011ÚTP\u000bq?š9d\tX.q<]F\u0015t\u0002V*S\u0007\u0014Rs\u0017\u000f݁Ҵ\rB\u0013\u0010`Xn~\u001fG\u0011֌_\nnR\u0012P{\u001e?n,ދA1\fɷ)V\u0004\u001b?\r^\u0005ɭK\u0013J\u0002֓a>4iP\u0007\u000e1C2\u001fclԫpmjߊG]|\u001cMlʵfM\u000bn o\u001dpp\u001f5zH0')ɤp\u0018o=\u001e\u001a\u0014~z\\2P.~qqWބIJK\fA\u001c\u0005,/ɵ`ku\u0016q#9A\u0006(Y\u0001\\'\n\u0003.~2i\u001f\bn\u000f\u00069\u0003dƅ%e\u0015P-kJJƒ\u0007.o$\u00136srSm\u000bLdžLR\u000bR\u000b\u001391J\u0016\t\u0011ׁb]\u0017LN\u001b7%G5*Q[\r\u0007}x1 \u0002$d7~\u001f|.\u001fud<#\u0019:*oi\u0004\u0000WQ\f%%\u001942f37eKE_VtOʇF Z\u0000U.BvlQ$QH\u001aG\u001e'Տ\u0012QG)\u0000\f4*־Jm3`X\u0000\u0014\u0001\u001fj#\u0000:b\bLnŭ+®\u0000R'ɔNvp]k#1_t\tK\u0005ԒLs\u0003h\u0016\u001a.i(\r\u0006*\u001ai\u0010'\u0007B\u0007ݧu\"{\u0002ko>ˮG+\u0010\u0001}y 0e4.Wh\u0019ۧ\u001f\rה\b{U\u000e\b!wvݗ\f3\u001b8\b/,U\u001ez~XG8.w*\u0005@\u000e0\u000fЩMda?3Vpvm#\u0007h\u000ei&,X\\m`\u0002\u0002\u001cTޛk)\u001d\"S+\u0004q\rhӰC[^ϻW,b|;\u0018ܪJx(8U\u0014\u0015~tX\u000et\u0003~B9\u0004n/*~\u0005\u0001Bp\u0003.{RQ[5\u0014\\=Q\u0015awFSH\u001bүVg\nݚk\bLeX\u001bd\u000br\u000e䝱\u0014{1\u001b҂lg\u001eI--\u001fMFB\u0012+`1\b{\t\u0002ǩ\n^:+U$G\"\naUׂ0}\\,)p;2 5\u0018\\\u001cqh-\u0016a\\\u001bJ&\b\\\u0006`M\b1\u0018\u0017=l0i`\u0007OWt\"`tQ_\u001e!B*`\u001e3\u0016w.3wZ^WK/\u0003g~N\u0000\":\u0003|\u0007+LJ7fp=muALTuLˀCI+L)\u001b:&o~!%\u0000rD^C6ClP 6 \t!T:M-Eڥq6\u001eJeן[\u0014޵kҡ[L6?a\u0004bI{KH\u0018\rdb\u0011\u0003\"41\u001aLGL\u0003(4x.\u001eGpK)\u0018>R\u001c6ѯ!~3\u001bbKרJh/&NJJM6\u0005y˷e|ь;&sHj7s]6dӤ\u000fr/*]ԇa`uMy\u001b\u000f\u0012B'm΋#f\u0015`i37:gnȐ8NQGGrw\u0011\u0005Z'\r(`ᚌv\u0017Ta\u0001}EM\u001c詵\u000el؝!\")r}\\sǓi3w=\fx}o[u5R3\u0017H4HaI\u0011\u001fV>@\u0015=diwc[6\u001b_H\u0015\fzt&Փ#eNdEtiK30v\bO\u0015*]!ӏ\f\\ə\u001f\u001fpyN\u0007`y\"\t\u0019LZ\u001fb\u0016\u00066bqpSbì\u0012Dt\u0013~l=ht(\u0010Q\u0017Z*\u0005\u0016\u001a$IQ5|\u0003\nwP\"߅٧\tpV*z i1!\u001e\u001bUK&$*\u0002*s&#K\u000b[k3xz\u0005I5S\u0000D\r\u0018\u0010k!otPO<\b\"9$\u00012\u0012\"3,EJ-ޣ!Za\u001a\\P\u000b\u0016yKƀT̻\u001a5{*50\raua\u0000\u0003v,\u0007E^ՓC rB\u0017Xe{h\u000b\u00054ěQl\u001fh뤤K\u0015}Cpx\fi{7t\"An1fG/\u000b\u0019\u000fX \u00134.m\u001fkB)ˈMS\u0016$B\u00031=-\u001fTEN{\f\u0015X}M\u001e0\u0017A\u000bxչ\u0016xU}N\u001f\u0001\nS/uH-\u00022\th%\n\u0005\u001fIAޣ?^\u001bwQUF9dRm$\u00164#j\u0003\\h\u0003SF\n+\u0001I\u001d\u0005dEO$һm&8hb%dlM\u0006Dx\u0018Njm=#ޝqX*C3\n(\fvE鈶[\n\u0002\u0004R\u0018/\u001b\u0014?KI\u0011eFƅK\u0012ImErv\u000eDF?\u0014i1\u000ef4G\u0004\u000f.\u0003v\u000e\u001eF>\u000bT6\u000fqϒ\u00120oC\tEΛM\u0006\u0001\u001cQPhʮvLptrTld\"zog:>R9.7d\u000e1w\u0012\t< \u0016\u0003kG?x\u000bm#G&v\u0003ӡS⫎\u0013!B\u0011r)L\u0010y?{i(\r\u000f\u0003\u0000\u0019G\u0003m\f\u0018\\$/ĭY\u0010쓥\n\u0010!P[5\u0018??\u000e5\u0007SOm=ilM1e \u0015%VF\u0003\n2\u0004]oS[\u0014\n\u001fW\u0015\u0019%D\fpkah!,\\8i5Ug}1VnDI\u0018\u001d\"\tv\u0007^g\\F\u0010\u001d1˞a(X쀴–\u001a+2_ϓA!qK=[YȐ\fV-PkU9,cT\u0016(>Z\u000bO}\u001a\"avN\u0003F?р\u0011/YEh\u000e\tY`V\u0003Lh\tC|_oC\u000b\u0011@ux6\tdpШ7V\tL&\u0003XY0m؏Դ/\u0015мqZF+l\u001f+SL|*=ݍ_Oyҏ!B\u000eq!͜:V&ҽq\u0015Q%ߙXWMۛB\u0006M'?Z3̙\u00158\u0004))f0'j5x\u0004\u0003Ei\u0004A)V?5F\u0000\u000fS_ؓ\no\u0005ۅ\u0001lu\u0012ٖ(T́\u0019%78GD\u001b:n/+*[\u0001XB|QkP>L\"\u0001V\u0000&1\u0010\u0004\u000fïځ\u0013a\u0000>\u0002N\u0001Cv+\u0007Xu\u00100dcl }\u000b2\n\u001e!^8F\u0007\u0007{ƢG\u0011,))/\u0001\\\b\u0014D\u001fɄGS\t\u0002'G(ZZ\u0000\u0001)B\u0004}\\(kTVT\u0017-9\f82\u0003@T\u0010\u0001#:=\u0011}a6U)e\u001a:+Ù\u000f\"ZIJg<\u001fXaln{f!\u00165oXLڹN0~1@KNH q\u0006$PDjYPy\u0011\u0003'{@P>\f\u0007\nM\u0003\u0019=R>#\u0000!!HY\b`B9\u00172Z\u0018'\u001c4C.\u0014\u0001\u000eԾ%ԱK3A\b\u000eC#{>a1\u001eQCcz;F\u0006V;\u001a\u001e\u001c\u0002x\tG\u000fN^jSt\"tp$8?sN0O5vN\u0014\u0007\t\r\u0002\u0018;\u0011W4@esjP%BA?\u0011\u000f\\B\u0005ˁq]\u001c9\\8IO\u0005\u001dd\u0006#qܶ:E\u0018o\\/*G+\u0003m/G^\u001e\u001b\u000fV@|GV\u0005\u0003\bx\u0019\"GqXFPW\u000f=\u0014\u001e֢\u001d@e՘\u001day3c\u0010[J0ƎƮ[J/%\u000b.\u001c\u0018V@\u0005D\u001e\u0003:J\u001e\u001bG2\u0004ΙR q8D}\u001b9VZxI\u00051EP'nj\u0003@\u001bFw\rL4\u0000g\u0001\u0014\u0001J Gb0Z\n\u0006LK\u0017M3\u0002.\t\u0006\u0018'\u0018\u0006\u001fw@!M:G\r3 =N\u001f5x\nhB\u0007;pe[A[\u0011J6\u001aOҥf\u001f\u0002Ǖ~N\u0002`z\u001c7\u001fd\u001eTgP\u0017{ڶ/\u001f/(V@\u0016\u0006hqj<1\u0010)XEqmTrA w\f=\\YE *硊\nT(LESA7f`\u0011B*\u0015\u0002-͜<\f*FڻeVS\u001c=q 80̖%?s9Wqh\u001cqDz\u0001/\u0001ٲ'0_=%X!w>\u0011(#x]s\u0004q\u0004\u001bFԱ\u0011\u0004\u0011h\u0004Cf9#eāv~0E\fr\u0011ތN\t1\u001cHs&D8 \u0011\u00155-\u001a/8\u001fؓk\u0006\u0001(lbGK8#%\u0015a7\u0013p#\fgsxg-\u0003jR%N,\u0017@b~+M6J\\0\u000b,<'?)B\u001fyg+.-6nCSZFHR[49(\u0001J\u0010\u0014H2\u001dIKTK\u0006_**r\u0000^眏\u0005\u000f\u0013 [Md\u0012ވ\u001d[fE1e4\u001cD{\b)8Ii\u001cwI\u001bƷѺwP\u001f5n\u0004\u0016ߡ=Xkd\u0010.MYTyp7s<<%>\u000fis\u001c!<\u0016\u0012\u0010QpD\u0015*\u000fɃ#\\x'K\t\f\t\u0004z\tt\u0007Þ;;H\u00052XK\u0004T\u0001U+aЊ\u0015f9.dp\rCƙ1\u0015Ü0`\u0006̮\u0005O>\u001cؿ\u0001bQF6%\u0005;MRN̢QHS%.R+51hE\u0004JiА\fpEJX\u0019\u0017EbW[{p\u0018z}\f\\W:U2z+)K6ڃc9'^DX6\tѡ\u001cHC;\u001b\fzh\u0015\u000bIDu@6ŏ-~\u000f;K:\u0015kijK[K*w)y/\u0005\u0006auLHʔ]<@2\u0014\u0003C\be(0^W\u0018g\r\u001d\u0012ȅ\u0007&\u0007ow\u0011(\u0017xpβc}\u0011+lvH\u001d͖{w)C:+q)\u0011χ\f1=cE\u0005{\\0&`h?%\u0016,ɒ/˞S_\u001cHMԺ\u0007)e!Sτq1>\u00100_Ѯ?F>8R/\fsZwF*R%!\u000b9\u0002Z)`P5*,)\u0014b9M\r2@%!\\`\u001dfz_?HH/IguPQLԓj([\u000b5%\fs\u0012d:LS%PGM#\r\u001b\u001c\u0010!\u0006'b\u0017#\n-\u0018ɿo\u0006ٺa\u0006O;-婼\u0011a*s<_}q8O\u001e y\u000b1O2I\u00129\u0000y3\u0018o\u001f/v~\u0010ܰBk@If\u0005Ϭ4hVz(f\u0010`|AF`ֽTD\u0016$n1_O\u000bvۮTU\u001c\u0011sN\u001fc\u001cx~o\u0001qhD\u0014#F/ކ\u000b\u000f\u001ec.k*NZ\u0010~y\u001epQ\u001b\u0014ٛsc{f[GC\u001b\u0014\u0004\u0006^jn7q|6=4\u0017i]{p\u000eSYw]7W\u0007\u00197r\u0019\u0013V}nڳ5>]y}\u000bB_kj\u0000}\u0004\u0001\t1\u0004\u0019h܆w2Ϫ\u001d\u0006\u0012ih\u0016\n>\u001a@\u0015vuCZq3.ٖ䥱[j4T\u001e\u0000Cb_\u0010|l\u001e\u001dmV\nr>{6,h\u000b@-@۵&\u0017J\rO\u001d\u0011J;@AR\u000e\u0014ucl,RA\u001c8uT\u0003mѹ\u001e D+\r\u0017_B.8.%\u0003N%q j\u0003>ƄCU`Mn\u001eM\u0014':e=ДZ\u0005<\u0010˱I\u000bV\u0014e*\u0017\u001ao\u0007HQ*{սF0%\u0019\fLZהt\u001cR\u0015I+\\\rybX\rp,J*ň@ҝ S(\u0016J\u000fD\u0004<{˘;gBv\u001e\u0011gR.oWFZc\f>\u0006\"uQJ\n\u0006\u0003S\u00064,\u0011bk\u00073d\u00112`՜Ze\u0011\u000eyף4T^\u0015a%\u0007W\u0000\u001dA6B1\u0017!JqHĥ\u0013J,\b\u0003\u0007%_\u0016\u0000XSH\n|JZ69\u000e\"\u001cJǥ\u000fN\u001f /g93i_\u001e\t\u000b1\u0017l\f\u0007\u0010%\u0016cH6yp\tSc+Gaks\u0011}LiH\u0017mJ\u0013G<\u0004JmO\u0006;G2II\u0003\u0007WU=h@}9{ g\u0007\u001aPyq?\u0005✇S7ok<$\u0017jw\u0005}7}\u0012YFt\u001eA+e\u0019Fi\u001e\"@Vb*\u001cDy *)S^Ti:\"\u0004|\u001e\u000f\u0000CGoՁɊ\u001a-?Y\u0010wB\u001d\u0000㟇+A\u001dhxi\u001f\u0016\u000f\t\u000el%aƗ\u000eG\u000b,\u0005\"K]4O|\u001f3Y\u0006`\u0003\u0004\b\"\u0010w\u0001&]N_a4!$L))q \u0000\u0000\u0014\b\bL\t\b\u0012ETAV\u0004U\u001d3enL~\nHD/îT8\u0014\"~V\tg \u001d_|\u0005S,\u000eY&dl!=>4A\"\u0013gtO \u000b\rD\u000f+:DqYB6Q{\u001c4x-C܄L^h8C\rSA3D\"'t]VO)\fT'q\u001f^\u001f^d\u001a8cM=A%sWSi%t\u001c\u0011:G4@Q5$EFG,?S~u*\tq[w\u0012E\u0012\u001d!nDbj2\u0006x}h9$\u001a9I\u0016\u00067깰N\u0005bz0-~DPpD;ȍuEٮS@deV\u0003N8n\u0017s2Uy/!8F\u0016QGitJnՊqiNl=`E\u0010EJ\u0012ӫN\ts\u0015HƑK\u0004\"ovrʩ8TK(\u001e\u0017*F%Rc\u0012?p\\GjWr\u0014Ny\u0019yI6GJNHr+&=\u0013\n˹#\u0012C80G:IN/tɌ\u0007\u000b\u001b.t,\\XB#ً!$@\u001aGX\u0007*)x\u0001\u000ev\u0017\u0006rv;U?h'Df@#\u000e'DBE\"_)N0A\u0011X_m\u001d\u000fmaeHT5'0eۜLRj\u0017%ˣA\u001eJA=(\u000b)5\u001dL %\u001456y9hh)>Q\u000eE1\"\u0010OJ(<'\u0011O\u001c\u0019R\u0014B\u000fQ2b((rP.e\u001azNZe\u001d\u001aBb\\,u.!)+-ea\u0019\u00179/K9j\u001eÆ\u0000cVʉ@qT\tER!zĮ.aM\u001bdQ۶bb 8>$f'\u001eÊ堸h%+0`)\t\u000e7\u0015\nV彵4\u001bCo~tvܕ~J$1y\u001c\u0016%T$`eTbI&&6ZK\u001b4eT1c:2UeX{$(|D/-HYݴz4Ucd/3\u001aO\u0002\u0006ٯؤFI\u0001I+C\u0018,3;\u0002\"ݏ\u0016\\\u0015\u001cPD\u0011Q-Bo!ʫϵz@G[?Ù&E|\t1s1^t/)3aQ=\u0010\u001c_LBӺ\u000e\u0017{\ty/~m*\u0014M,-ejf\u0014r\u000eF!#\u0019\u0013Sq~D(R,7\"BJ8TNU\u0012Wmԏ|\u0015Bl}(ޙdtӰTs̶#H\u0012`g\u0003\u0017I\"vT9dJ]uB\u0007c\u001f4ΜA/9QQ\u0003B; WPduIu$Pvr1\u0018јicl,oD>.`i\u0013\u0015h&+v\n\u000f>Sݍ!?孂U\u000bU\u0005/l$N\u00159nWI\u0017\n\u0011E\u0015b㼌xLT6WQY(vQUQT(O6SFVE[*M\u001a\u0019E\u0016\u000e =ΰz+9\u0004Q;)Ԭ\u001c#\u000f\u00010v&QcԧBrt\u001e9dFGL9\bԦU\u0018\u0010>ѧمkėɹ:`53\u001b\u0014B1\u001cKt#`cć워\u001eLU\u0012\u001aP\u0011IP\u00145T~DC$hB\u001c*k\"M(CSXMv\u0010u$XK\u0004J{%jF\u001e\u00189ܭ#ޖJ\\\u0012J/sw5'1T\tMW53bH\n\nLg^Ӳ)jYDh*eόemB6eڲva-4SU\u001a\u0016R*-d3-QW\u0012\u0004KPTah&lZ٢*\u001a\u000b\tYCcofBco3޴}*|2CJVz}0{1XqOTCHj\u0017I\u001fL%3?&Ӥ\u001aCEWĚ8<3%ESv\u0006\u0015\u001dP=غ_*Z#ڳDmO\nޒB\u0007p*MVc>bC##d'Ϡ)z4xH~k$u(BF!\u0016#\u001dbK:Z\u000f)#ᔼD\u000fH\u000eA\u0017t-iq\u0004A(0Ձ\r\u0007\u0003\rm\u001cTPL\ry\nt\u0004r7t0BQr{-Lj\u001cى#0\u0001Em~ۢ*\u000b\u0003נ\u0003\n\u001dq[(;\u001a\u001b\u001dʟMZ :X\fM\u001eT5=V\tAE\u00140`\\\rგ$aĨy4@dXb|@\"xWN\u001d\b#rP\u0014W%\u000fׅ\\hhA\u0004\u0003EAT`WP;j'lm\u0015脢P\u001fD\u000e8Dݎ\\\u000eV\"Rrpƃz\u0005u\truz\u000e\u000f|gH\u000elZj6d\u000eqE6k>\u000f+b03!*^k\u0012\u001es@>8AS9(ƚ\u0017yZ6\u000b\"\b9h\u0004\f񅒅i&_&\u001ce?K·$\f\u0014%fe929Q\fy\u001aB!Z\r\t.b9¬ѧY(\u000f\"%\b\u001f8!\u001e\u001d\u00030\\ҒmI@\u0011Cs`74\u0012G\u0012F쮍yoFB&tSXHLtP7&h„\\hz\u001e\f\u0016f^az03ө\u0003b|G\u0007{G!,^hBQDܔ\u0017:\b1~7\u001d\"V7łp|\\&D\f?0'\u0007UrN\u001e\u0012M`rCT\u0007+R\u0012d\u0007~-\u0014BF\u0012ʒSj)xz\u0007a֔aS\u00155lV\u0003rud:H4\u000bt,G\u0014O,C/wb_-Q\u0014߸\u001c\u0010vaޚq\f\u0019\u0010$5QNC\u0016\\A\u001dvf,\"uҪ<̪ܺkt\"7fڲ;ґU\u0003\u001c\b*(\u0011*Z\"\u0019l4dExe\u0010\u000eCE\u001fmB-\u0016%dIՌE\u001b\u0007*L#ʔό\u0019!_8G\u001a\u001bRae|$\u0007\u00125RDFj\u001e3y?T34d6\n\u000bx*-3\u0010D\u00126\u0006V -nbf\b7\u0012\f桓\u001e41z6\u001dE\u0013lj'\\qW\u0011#E'ZC!ZT&5K18~^F0$(t\u000eEh\u001a&)VQDB#2Q354DJkf\u0014Ae\u000e\u0006Ѹl\b5f^(8Bt\u000bKLCC=r{*\u001cuGtHi1fq2]\u00000\u0011`\r`@\u0004\u001al\u0000\r\u0000\u0001\b@\u0004)\u0005! \u0012dP\u0002\fDA\u0004J\u0010\u0002\f40\u0002\f p\u0006\u0019\u001c 4\u0003.H\b6\u0002\f@\u0001\f \r \u000b@\u0006#P\u0006%0A\u0001PA\u0004RA\u0003. \u0001\u0006\u0019`\u0003\u000b. \u0003T\u0002\u0011H`\u0012\u0000cDh\t8\u0003J\u0010\rF\u000bB\u0005\"`\u0002\u001e(\u00062@H\u0004 \u000bJ\u0010\u0002\u0006\u0010`<Ё\f0X\u0005\u0018 \tHh*K\"`n\nKx\u000e1\u000br-uPpA՘\u001a'E-jbqA-@\u0003'\u0017\b\u000b5\u0007B\u0013Vb\u0018`',su1ٱy|\u000f&/N\u0019xb8\u0014IDd*\u0013B'\tU\"sZ\u0015CT\u0016\u0011\u0014&b'ΣI\f\u001fT\u0013\u0019$+\u0014ǰS5~\u0003\u0013m\b\rߙ\u001b\u000f\f\u0016\u001aD\t'*F\t/Akp\u000549BVl&(ؙ*Yĭ`f]jCW^Ѫ\u001cQ\u0005|>THj\\9p\fnTp\n΂?^̢\t\u0015mAlQpe^\bZ(\u0002gR{P\u001fnK\u0004\u00122Ƃl\nRR\u0017dU_s\u0014Ru\\,\u00050k9.sVyVbTU4R2*E\t\u000bOQ8/E#/HZZ\u0011x\u001d|:C\u0011b\u0016WxJo\u0014UJi6kJ8\u000eq\u001aڈ\fVWABD+\u0018A1c&0}RFBPe\u000b'\n\u000ft6Q2)*>\u0012z\\rP]2][\u0005奔/Ԣ\u0011!39cGBi:1hf!,SX65\u0019Qg\f<\u0015\f1M\u0015\u00144{2HF\u0012J-S\u0019*s0C^]3T*\u001c\f)q&&\u001cy׼CY\u0018W\\\tM xr`~,R:&Dvs\u0010hB%\u000fdQª\tE\u0007\u001b\u0014\u0018cڬ)U%Z34Ь6\u0007E\u0007$s)nTr2\u0001m\u001a3L\f\u001dT\u0013\bip֢\u0001LВw`\u001fOʁ\u001e\n*􇘅rz\u0017\u0004\u0000\u0000\u0017\bAYEx9&{`P:\u0010Mۨ=Xf\u0010\u0011i#\u0007ZC*p)\u001a\u0007V#!cHTšX1dwh\u0019)\rGA\u00171p\u000eMK(ȵE8YTfdL\u001b\u0019\tu.>=eFJ.\u0003ӡD?A\u0015%46j%r+hԑ\f,5T4\u0015y<\u0007-!NmrG82D=gmh\u000fF\u0004kD^\u001fGA\u001f4\u0011}nxE(@,V(1T\u00121\";`(b\u0006Kf-x8\u000b8L/ok*Q\u0016Q\u0012%vTOj/ZxTWTeklTx\"(Ke\"+:=0_qlf\rq1C\bxQܚ?\u001c1Ptz\u000e^*vs $}֪\u0007\u0014\u0007w=t\u0003E\u0011\u001fԸ;,fn\n\u0014;\tD\u0007IB\u0017rt0eNǵ\\gT\u0011H\u0007J_\u0010:H+T\u0018p:\u0003[A7\u0007T?\u001bq\u0013D\u00135\u000eAM\"td:JSsv0i\u001djwyAa]wKxpoX{&S\u000b\f\u001b\\d\u0019\u0016/h߃8\u001a/\nɐJ4^<85x\u001f_\u000bE\u001e҃<\u0012r\u0007IR\u0017ZO>I$Gj\u001dlT.\\orЗ,thPh\u0005e\"\u0019c\n*N\u001b#(\u0012HTG\u0014\u0011wVT/7lHQ{b\u0013H29E\t\u001f\fwXvо\u0019q4\"th\u001aUM΋xةJ}vf㨿RKâs~!\u0012ђ`\u00152\u001a*F+s\u0010 %\u0014CշLED-\u001c%qBc\u00121oP܏,\fCD<$&\u0012'0fBszVw82T2\"8O/~0~\u00152I`\u0015TiU&E4\u0007X\u001c\b\u00175N|\u0019\u0003ϢLNGV\u0018\u001d J#*\r\tB!\u001d\f\u0011yP&U=ȶT C\"+$v\u001c|V,+\u0013k\u001f/ hN\r\u0007r;!)u\u001fEԪ\u0011\u0011yABJ!7d\"MG?1\u00192I:\"DۗhCR[5hZqp4#bFvg6/?\u001ct3U3t\u0012$iɃbD2\u0013Sy$~`?22\u001dJFS\u0015FF.\u0015;\u001eK}ͺx\u0019|^\u000e$lr,b\\3\u0007]IZױW ?qv$^\nI$̼L\u0015r\nqu\u001cb\t\trgA$l5D\u0004JdQFUF\u0002u^hHf\"\u0015kcvѤܭMI\u0016[=i7xҳ9 R˗;#҂̊\u001fYkxw%S]IE&)\u0011\r\u00101+iH5[Uհk\u0015O\u001dIy&EִҶmU'!T;y~o-GmOr>W&\u0017ʹ#7#VQ;\u0019k\u001a#r!(IyӬs1&>ũ5Zf5=Y9d\"epfɧXɧS|JSQDtcRQrOD(h:G(E\u0010R(NNRN㼕\u0007j,\u001f\u0007|,Ϲ//i\t?zN\u0013Y'\u001f\u0017\\\u0005u4xꊟG|\u0004O5\u001a\u0012ӛݵB3y\u0019՗Zlum{b#H1n\\\u0015\u0012UxU\u0013\u0011\u001a]GVB\u0012\"X!\r~jKX#4i9\u000eG|+k𫱞rHANoϻ7/xs5WlR4)¯&¯\bji\u0011O\u001aMzB(II\u0010٢Sw\u0016$\u0013 s➸O\r1e3+\u0013yxb6<͊-VĜ#ĐhN\u0014E`x\u0002Y^\u0011\u0005\u0013\u0013\tvQ\u001ee|ØȘO1\u0014\\)i2.\u0010j#㞘b\\ƫX ?)ݩ`Х,스V}\u0012\u001a\u0010w褟\u0013\u0007\u0012{\\\u0017'\u000e\u0011Y%_\u0015\"#G\bnG0\u0011\u0014>N\u001feClE)/ZͦǥAT\u0012ڍZ\u0011/\u00167ї6D\u0019N臫Զ٢U+mBJ>8\u0016I\u001f\f\u0011'\u0017!~{u\u0019i\u0014S\u0011E4\u0012)q#)\u001f\u0019Q\u0012$\u001fI\u001ay@$)J%d/dZ\u000e-H\u000bj2}QYR\rYB\u001d\tt%\u001a)rNǩE*KL]Ju2\f/<&32e\u00153]l\tg,ˆ)(\u001aD6qlΨCWf\u0012ml~\u000eQrꪆ\u001a_\u001ay{A~h\u0015K:Gw>s\"0\u0006#P\u0000\u00076 \u0005\"\u00036@\t\f\u0015\u0014dȩ,ԧ\u000eH\u0018_ňجu|Uu\u0014\u001dT$\u0002pTu \u001dS%TU?Xp\u0004]!b{J\u0003\u0017;4x<բKSd\\#\r\u001f;gI\\00#HEj5[@\u001c\u0012\fTMg&<~d8r_U\u001fLZƬ\u0011580ylu(ñSg\u0001\fSƵ0\u001cA!nSzJ\u0011!R.Oz]O\u0005V§ 056H4S\u001f\u0014~5S!so\\)pD-ap>O-`\u0007\u0012+\t\\\u001fr\u000e\u0002\u0007vK'\u0004I\u0015\\IOB>l]xxgz}\"ږ\r\u0002D誝ugnK䄁{\u0010qA'-(aҡl\u0010xZ\u0019\u0000O\u0018L\">\u0005_p[A\bYs\u00012Te=4OAvD+8\u0006\t>u#ݻ7A1§C\u0015M\u001eS\u000b~\u0007=\t]8\u0000\u0010`b\f\tTp\u000b-э\nV`)\u0003\u000bG\u001e0(R2)\bz3!\t\r)nI\u000b>Քc\u001fw1=$y\u0005\u000b\u0017SFL^\u000e\u000e\u000fe\u0017\u001bOӽY^%|\\1#UDk\u00125QX+S,Eڮ$*i'4ma\u001d@\u0014_5\nd|wHXOV_@O)J\u001e9˧\u0006[cOnC)\u0013\u0015cВ&\u000b\u001e)ȧR\u0010{\u0004-zO-u\u001dO-4\u001b]SMx\u0016\b\"ͧ.\r@Ý5Vۂ\u0000%)b]\u0013Mʧ8\u0007?\u0016[?\nU>\u0005\u001by|)hȖO\u00052\u0011y\u001bEO\u0019\u0010R>E\u0017\u001a\fӰ\u0004c|+F\nm2|ʇ˖q\u001e\u0005DU@\u0001XE\u0019ބO\u0015'Kl\u0016'\u0012ba.ǧVN`بhuJ\u0014ɬD<#\u001djʇ2\u0007\u0019P)DkąLO)::2oŧ,Ә;\b(\u0002d\u0006\u0010Wc\u0002ƧR>>\u0005.N=\u0015ٱ,\u0007墳\u000f\u0002TԴF\\3\"ڞ,f\u0003\u001dpˁI\f\u000e#)t$)UfAOYEr\u0011\u001c(O\u0015Mv*SL}\u0010R:էZ@3}jez\u0014\u0002P\u0016Vq|nSˬl\u0001K\u0017ԧ~T\n\fމC|_15/IO8٪1t\u0010_h\u0010b\u0011M\u0018$\u000f\u000b?\u001a&)7v:\u0012\u0002\u001f~*Df\u0014WN\u0016PS\t7cʨƱ\u0014-\u001fc\u001b\u0016^ SK>B>Ų\"d`S\u0019]Od\u001e}Ul\u001f*8>5V2\u001ci<6\nRGU\u0002\u0002Q|A\n\u0012V\u001aah&#we \n\u0002hbRH\t\u0000*߬.ݮ4\u0003#\u0001@i&a\\\u0019W0\u0018Γ`o\u0019\u0004PAIdTT)o\\Ql`;4*!m\u0000z\u0007gu2?nG,5\u0000Ɋ2K\u0002^&D\u0001P\u0005 \r\bP}w<:\n[\u00034O~\rPTp\t\u0010\u0005|&AOJPQ\tA\u0006N\u001dALP-e_JP]G\u0012@ʪ]˜#\u000f\u0000-F\u0007F\nmNEq{\u0002=jk\"l\u0006\u001f1AP?EP]=\u0019(\u0001/Aծ\u0016L \u0017߁g1(\u0005?օMLR\u0012\bpy]?)=B> A\u0005kZ\u0016Gm\"\u000ftzn\u0013Tq1Z7QJ-\u0000A\u0005J\u0001\u0010\tkP,\u001a\u001f\u0003A+Rn8\u0004ՠc\u001d\\A\u0019m]S;)\r\u0012$ޘ8dlܸ\u001b\u001aS\u0006~\u0012\u0007\u0015]f$Ѯ\bg\u0007U\u0006חB'`^,4w\u0015|,i\"XA4\\me\u001dsnAU\u0014{OM\u0014\u000e\u001cT'p,Hx\u0001%nj*\u000f2M#Jj$P!Sykj5\u001d3]5i\u001ca\u0016BUyMJu5A\u0005/uD\u001fT)\b\u000b\u000f*y\\\u0012\u0007U 9ĉ(rtPI#\u0000$\u001e\u001cT‹Wǖ\u0017L\b\u001dTx\\\teJT*\u000fߏ\u00022j$%r\u0007\u0015\u0003gy5\u000f\u0003&uZDaw(\njWt\u0007`Qv/dY#?p>丵#`ƒjk\n`#&\u0019#-3?Zm7:N?ܩ\u0018>\u00106q\u0004\u0010)\u0001P-)%\b\u0015\bh\"2d\u001b\"\u000f\u0011\u0000ʺ(\u0005w\u000e3كSc)S\u001e~\u0001urM\u0018jO'4\u001f\u0003\u001b\u0013\u0003F\u001e2E)T\u0017dۀ>Q1\u0018(O<((T\u0007l8\u0014*KqU\u0004:~7VQ2H3|\"T(lI\\\nTPݑ\u001bzXvoG)*I>'A.P\bw\u001a\u001bLqB%\u0017RW+T}9hf`\u001a*\u0014!.+VPuYbHC\u0007l\u0014\u000bQPkRNMT\u0017\tЍH\u001fqO'cIP%rB\u0005\u001bf͠\u0004J\u0002R\u001eM\u0011‘BEΰ0cVgSpQP&'UP6\u000e\u001cc\u0014M\r\u0017RȜcf@\u000fvPݡ\r\u0007VQxOE\u0012\t<7~\r$T]PLgȥPy-'T4oz\u0012\u0004F[H2|\t3\u0014z\f!B\u0010ږJ}e:E\u0012Q\u0016(\fSl\u001d}Q\u0007\n9 \f\u0000g_o7\u0005`ɉLa\u0016@ՉRiq\nGHDJƈBծ+bs`#Bu4?xUS\u001a^^l=B~x*T1y\u0007U(WH̕dd=T֗S\u0011Byfs\u00056\bF\u001d=Ux\u0016\u0015s\u0006\u0014i\n\u001cY6\u00155*ؿ\r\u0015\u0000\u0000\\\u001a/Y\"\u001f\nAƍ2\u0015*Tg*T\u0012+Z,T\u0011\u001f\u0019e,=\f8=\u0019\f\bÑH\u0012\u001a`\n̹\u0001ơf\u0007\u0000Ԩb\u000fD\u0015\u0002Jz^xW^\b\u000eIh҅J\u000e\u0014|֨BS\fU#m\u0012_~\u0014C\u0005\u0011z#\u0011\b`Tg3T;\u00184]\u00011wg]f抱4x*\u000b-3\u001e\u0007XP)o\u0006AzWo\u0007F\u0005P\u0015\n߷ؘ\u001e2Tb\n,DR\u0005\nond\u001d|,\u0012?m(fu2].P~\u001e[,]&*\u0010T|\\Nb\u0010Ct4[\fj[HG94?\u001c=q2i\u0000\u0013q]\u0010\u0010\u0006\n\u0004p͒{Cn~7ʓ~\u001aCk(3b=Tf\u0004i\u0019'5)2T\u000b\f\u0015˒L#1SX(\u001a*?}\u0002Pm\u000f׮xw*O q2>OW;CzG\u0007\u0004kn.\\k\u0002Ԩ\u0002$6>.\f\u0015n-9a*\u0012l\u000f5T\u0010N\u001f\u0004d9[\u0004=\rU\u0002e\u0015K5iZ\"\u0019\u000e(\u0005#PlW\u0019~#B\u0010Mw\u000b\u001b*\u0010A\n(\u0016\u000bk\u0003<*\tN\u0000V1\u001a\u0011U\u0019@oD0Ca\u0017\f\u0005\u0004kq{QtQ\u0010js\u0010\u0012 jCZ\b_l\u0004EP\u0013-\u0015\u0012,\u0010*B&A\t\u000b\u0010*i\u0018:\u001fGTp\nw\u0018-F\bBU_mΛP/C2zVި\u0013\u0010*(1E/P\tHd]N\u001c^\u0016\u000f\n\u000ba:&/ɖNPɥs\u0007!,\nB%Q-( TUAbp*W%7\u001eG\u000f\u0010*y\u0006J);\b97!\\/P\u0018\bKQgی\u0017_\u0018\u001a\u001c*O\u0017~긒vod 2u\"\u0015Ě\u0004en+j9u\u0002_rgV͑St\naf\u00054XJX0'k+e,69㪘\r!dI\nH\u0018\u0016^x?\u0015|$eWΙ\u0001\u0012tf}=\u0000\u000e7\u0013%A\u0007.}\u000f\u001f7_ReBc`T&B'q\u000bׯB*q\u000f\"[_\tǦB%C\u0007e%\u000b\u0005GNL,\u0007i`;\u0015\"\u001clcR~҃\u000bCp\u0015P=\u0002N^G|A\r\u0013]3当kǼt*0\u0012.!\u0004Q%#*1\u0014A0'XoL>rGk#,JIxaK\u001dSL\u0003$6\u001cj_\tۈ좗,e\u0019P:}\u0017!-OY\u0007QIt-S*0\u0017LVVXX|ï\t=\u0004$\u001b!\u0006K䏌,Y¹Qܪ\u000f-\u001fl.vUq|\u001c\u000elWu w%@_v\u001e*T\u0007}p<`N~Ϡ@w\r*ĻҨb\ngfh?BLD\u0014Tx$)3^\u0005*\u0003TE-nR=`\u001bAu\u0019\u0015YAmo+\u001aM\u001dA\u0015¨ٞe\u0011NQ^L|\u0018REx$^B-0#\u000f5kWlUgm#by*e}\u0005ڠ+p0*\u0007V6NF\u000f&.\u001f>[55\u001b\u000f\u0004\"\u0000\nP+\u0015:(q4bm3ާ\u0010㖲>\u0002Voq\u0013U^P\u0005\u000679\u0015\u00196q\u001231!_\n#G\u000f\"\u001c\u0004YTf6WuE\u0016\u000e)uF☶[\u000e\u0003Ѥ;\u001f!&ha\u0019Yޮ:x-\u001f\u001dB\u0002nu\u001c H\t\u0012\u0014\u001e(T\u0016Ek9\u0018\u0015@\u0005&7w\u001b\u0013>(\u001fXBy|Rb\u001a0>YO\u0019)˿tl2,Ves$Niv\u0000\u001e$o\u001fP7B,\u0016B@[\u001e\u001c\u0002\u000b\"S6G\t첎\u0000&\\g1ÌuU\u0006\u0014|\u0005L}\n:4\u0018sh9^®\r:(\u0010\u000b4:\u00032mI=Xsu8\f\u001a\u0016H1%;0\u0015\u0016\u0006R5*Ul8\u0016\u0004>\u0006\u0000젼PM#RZz&S\u00148U51>(W\u00020؜$4{\b#6\u0010\u0019\u0014#uKk.zxL.\u0019:^\u001f#N1-x\u0012VX\u0001BvnC_\u0013e\u0000i\u0013\u0016=E\u0000\\ܽJTmcgF\u0011&(?\nDٷc\tƋ\u0002XP\b$'*\u000fRǁ\u0012>\u001e7I>y\fo\u0011Z\u0018&ÅC\u000bճT\u0004'XLZ\u0004B]yz-'l\nlO\u0013@\u001fc|WȒ/4Ie\u0003`vVwH\u001c\\˃\u0003ٿvX\u001bn\u001b~\f]߂ZM\u00071q\u0018S#h]'ΚPX?P\u0016/L\u001cu(8jEB\t]8\u0003\tNF:.m6\u0005S\r\u0019XBSWe\u00106Fu1xW61e$1\u0011'\n\u0011C}NW\fK)`| v1kHpvrT\u0005PDŽEzDͺ6\u0019K\u001dBU\u0017Q\u0010W<%\u000b\u0016F\u001d\f5epMg\u0017\u0001_b!:\u000f[9lZ'\r\u0011_] r\u0000-\u0007jr:4\u0003ӺWQW\bQGEJ*IU;\u0015v5\u0016Y\fScג\u0007:gI㲀6~ȹ\u001a3\f\u0014\bIk?E@\u0013pɩ\u001e&F\u0004p\u0002hl\u0007,;Lvl6€'1$\u0017j\u0010nB署\u0018а\u0007;}^R\u001dۨ\nA\u0000p\u001d\u0003C\u000b\u0010JQ\\忒5>\t`r\u0018WLh\u001d97,>ޥ5Wkwr\flNm\u000beçzq\r$\b\u0016LoL]zI\u0006ڑl\u0017E\u001aaH9\u0018U,(\r\u001c:Iee|'3\u0016\b{J8ԉnfl\u0001^\"X#\u0012\u001e^d\n?;_\f\u0006r\"\r-ʗ#\u0018- &\u001bB3\tUe\\\u001bxKL\u0018aB?Ib b[\u0018-͑߂\r?YT\u0018\u001c\u0000JKt_뤀\u0011E\u0016\fpǤʰ'Ky]N>(rf>\u0011UvC+\u0010)=tcH\u001b\fp\u0006\u001c=\u001c%cU\u0006 \u001fD~zn5Ts\\S)\u0016\u0014 \u0018\u0001m\"g\u00060qN.$L[`_ISD\u0014\u000eXMl͍h0.a?,\u001d0\nS`s;R\r\u0000z\u001efM0\u000b\u0015\nt`\">\u001caU\u001a-8\u001cԍصnKoAz1nuѺyyH\u0000mθ\u0010\u001c1n\"r4{.\u0015f}gts`~\u001aCJûQt^hEVZFOT\"j+\u0003\u0003M\u0000\u001fW=\u000fmhsy,{sH0\f+K)Uq%\u0017Y`\u001eݠ\u0003%\u0012\u001ci\u0018k\\\f\fp#y_k%wJ3̅bmetӺ\t\u0006/t0L\u0000s\u000eHD#Z{Z󥎫\u0014|\u001bfk#\u000bnҰ>¯veJxE4\rAC\u0004E\u001b3Q@\u0014::\u0014\u001a:i?iM2\nW)/7@[$T4^|\u000fK~j\\?Cb)Tj$@>8\u000evqM#+ \u0014\u0019e]\u0017\nٛ\u0004w\u00059Yɩ\u001e x[s柩?ч%J]J\u0010b\"\u0016t\u0006BVnczuXܟ[tIJ{Wʒ)\u0003\u0013B<\u0004\u0014-ވ[\u000eHL\u001f\u0013r\u0019.P߼IK\ti L \u0007m3A,KS\u001b.:3.Q=\u0018\u001aU\t\u0004cq\u000bDd¤Ah;\u000bbɲ8\u0006\u0006\u000b\u0012c\u00129uP!\u0005%2o\u001e0B%_Zc\u0004'\u0012Z<_>)ҵ\u001ei=l*E\t9<ɴR`\rh\u0003\u001fR\u001b8//=pBZXyڔ+\u00148\u001dX\u001c*4}>'\u000e\u001bxYWj\t͔HgT]\u000ftd9 \u0005s \u0019G>U!\u0010*AHGVy\u0011j\b\u000f2Lrv̵WUWZ#\u0005h\u001c\u001eST?\u0010>9O\r[\\FV\"\u000b]3\u0007\u001f:z\bt6dox[^,\u0002O9PyMueWl\u0006U0M\u0018\nYX\\FD08fGŘ\u001f\u0003\f}Ѭ߇\u0003Y5\u000b&\u000e:)\u001d\u0017n+ƹے`\u001e7\b\u0014#[l\u0019\r8_:)\u0001f$ݸL1\u0013\njFygJ\u0012T\r\u0014MjAD7\u000b\fBCmjBDvҠKM}c\u0000\u001cĔ¹HfR\n\u0011.x8@>շlPe6Q*J芼\n`\u0019~AU\u0017^z0%T+(N\u0004\u0017\u0007˔'H}%\"[Ұ\u0002E^1\tUQ\u0016\u001aO\u00140\u001d;K\bL#\u00164I)sfzxܡb;mТOYF(O7JT=9!ҫAh`q\u0017\u0005Fmsq \u000b\u001bi#჎\u0004\bbեm@LL_<3!\u00152at\u0016Ћ\u000eXF{va0d/ةлfR\u001e\u0017A\u00047(Q\u0006\u000bn)\u0015\u0015&,ySmlo[\u0000ՠ:ZAԖ\u0001\nT\u001b#S\nx\u000f}j\bRI(\u001e-m3Ynp;-/UE\t\u0006w}\u0018n[,.\u0016Sy1-\u0016U)\u0002\u0012q?h\u0001(\u0004WMu?\u0019\u0014\u000eDJ\u0018\u0011D\t\u0002G\u0010\fO>\\H\u0017zygU\u0013L1\u001bΖe:|\u001cߔ3rTf\u0018f2-G\u0015ڸ$t\u00122/6vL\b,\"\u001f<\u000b`;'^5JR+D^\"\u0005鴘95]T܅$y\ny7oQ\u0015Eߝ_!ط3\b3aFl橠\u0005ӗMJC\u0002/F\u0002ϋV⌎G;lwʏ\u0010^˶1n4w\t\u0015\ns=mUfOu<}k>|\"5K\u0001{V-A4\u000e]|lf\u0001G\t\u000b}\u0006¥\u0015]M\u0016S\n\u0005\u000b|Rk \u0018X}C?Z)طނ>\u0010ʐ򊑪H}}z0=BJq t\\,UW\\̻\u001a\u0006*nfmN9r.\r\u001d\u000e-05NNB0\n0\u000eӱȠO\u0004+QY#\\\u0016y\u0015h'\u0001!Մ\u0000g(V\u001dx̄\"NNu\u0003iD\u0018\n͊}S\u000ejl`}r\"zZH@3\u001bjPQG;5\\Ƨ$\u0012T\u001a&\u0011\\\u0001~3d'\u0011F\u0017d\u0004 S_u]et:Mʠ}\u000e\u000fe\u0015t5|\u001b5t@I*G=݇ۆ^CY3aܲfbtp\u0002\u0000\f\u001ce!/I#/\u0014G#\u0016Ds a\u000fJV\b/%\nA)\u0010Z4Ae\u001ah\u000fUtВt\t睲5(31%䓺n‰a!Vo3+\u0012ne\u000fm7r\u0006s`UES\bU3IC!\u0003]\nC<{$`\u001c\n\u00022t\u0015o\r.\u0012ir\"kn\u001c r\u0004>\u001a\u0010٨\u001a7O/#\n\u0003j\u0018\u0016\bF5Vo\u0018y_>'\u0007\u000f\u001d\tM\u0006\"ϓ\u0012rH\u001b\ncG\u0011g*\u001bP\f\u0017\t^\u0014\u001b\"\u0006aƦo\u001d\u0000\u000fL\t5q\u0004-ˮ\t u[J(rX\u000f\u000f{\u00141\u0011ڪӞr\u001a*/#;pdRB\u0006>M\u0001uGú\u0018\u0004*\u001d^C̅\u0014\u0001;D=ޥsסRr\u0007cv\"#“,5|$&TX\u0012L,\u0019ƙzk1SRKF\u001e{^\u0007hѤvY\u0010\u0015W;IX~\u0010]Y\b^\u000ey\u0013\u0012/-\u000f\u0010Ej\u00046\u000e1fjی-\u001ad\u0004\u0015\\4%\u0006M\u0018n\u000b\f\f_\u0003 IA8Iw5a\u001c$lyj<&3h\u0007@\u000bis\u0019g\\B0=\u0002ys\u000e/N񴚤Ll\u001a<#:\u001a-\u001c\u000ft+˄3*R\u0015IŒѩ\\#bN#\"@I)ang=0O1\u0011\u00115By\u0010#S\u0005\u0000\u00139Fm\\է:Q\u0013\u001e\u001ajMT\u0019\u0014\u0011\u001bTh S- 9\u0001ݹ\u001dr+49T\u000e(>jO\f\u001c)b*J\u0018yLiBbjd|wc\u0015v̤gLt4|\u001fDp7|%oc\u0003RU\b\u001b1]nL\u001c;\bS٠hI]I\u0000N$Tca'K9UM\u001e5޳O0i\u000eeh\u0011ah\ty;\u0017ZU%y\fП)\u0000\u001d$\u0001 T$)!\u0006]PJug]ޑNB rM-О-DPꎨ6\u0016‘@~[t'|U|\tYG6ŀsz\u001c\u0012$á\u0005\u0001q/Z,|\\W3}Usep\u0015v\u0011$G\u000fYR H_bS\u0000\u001fDx`\u001a\rT\u0007\u0000B\u00121S\u0012U]\u0006Ì+g\u0013ĝ\u0014H\u000b\\`1\u0019*OEHN:\u0013C\u0005 #S7+ګjp^\u0018#i#yѶ\u00077\u0001b$4\u0018\u0005%z\u0000\u0017iLF[\f\nG'\u0005-\b=\nC\b\\/jYW\u0002\u0013f \u000f\"GLΜ  &\u0015\u0010@\u0000\b\u001d@xֆС#\u0017\u0012c[kYpfl5u\u0005}b\u0002Շ`#\f_f:Z\u001cGw>\u000bBT\u0005zV\u001f\bq`Be(0s_>J\tәC/b\u0019PZ_\u001c{~f\"\u0015R\te?qp#\u0011I$dSH\u0002s\u000ej޹mqQ`T\u001c <\u0015Se\"OʵdI+/\u00190i\r\r\u00146Di[\u0014r'o\u0010^U\u001fՊ#|>x\u0007]%UO\u0004w[qi'f|W)|j\u001a\r\u0013\\/k}?h\u0015@n4\u0011퉯Yh\u0011ai\u0015;ܛC\u000b|1vj\u000b\r\u0007\u0005İ\u001dX7N>,\b\u001a'cޮ\u0006-\u0004*>:t2U\u001b`n{$Y-\u001f`\u001b>=x|T\u001a\u0003\f\u000f\u000bFi\u0011\nX\u00055F8{M̘\fku׉-s\b rFS`-\u0007\t\u0002\r_`5c\\!D1H\u0006eO\u0004U\u0013)KOIa\u0000,Y=WgLP]Z60\u0002\ba;jL\u001d$u[S:\u0000\u0017R(`\"H\bV\u001aᓸ_\f9d\b:5kc+עאpE\u0004]apn٤\u000f\u0002HoC~\f8K|5D(7\u0000|J\u000bF5 $D3,}39\u0016/!GUA\u001eXL\u0003ϼ$\u0016Qjl\u000f4]>\u0004VSbTXdXޛ#\u000eԟn\u0002j\t\fI]t\u0006\u0006󰚁v(OAaTb&\nQWHʈ?vA%\u00117q߫L|^$r\u0007>\u0012\bUBR{9t\u0012\u001eaS]vN\tL\u0013D*#dG\u000e\u0005\u001d\u0000h\u001bD&LE\b\u0015_\tWf{2ʤ\u0000ȁN\u0017\f>bڄQ\u0013\u0006lx uEw^J}TVL\u0019d⥁\u0002()_P* 3Hi\u001d\u0005pE}\r/u}\u000e\u0010=\u0014\u0004\b\u000eXo\u0007`\u001ciiQj#A9\u0017ݛ_Ť>{*G\u0005fj4JˉFJ\u0006iB\u0004}!\u0016^oȾC~\u001a%@\fE%Zo&ܟRÀ?d\f3E2[X\u0012)TF\\}>\u001aQЉ<\u00022\rRhdf ō7\u0014\u0002ZqNܺ\u0000\u0012X_bZ\u0006\u00005\r\u000f¡\bFSw\u001ad\b\u001a\u0007B)=]D\u0006,**UE\u0006Z\u00175\u001b`fi֐B&;m\u0005|ʥ2<. _\u001bKa\\uȨ\u0002cԣϊ\u0006\u0000\u001dFU-R\u0012oTwQVtz$3>\u0004\tʘqLwHx8o+\r\u001bM\u000fnE\"<.q$\u0010N)\rbչ72w~=?\u0012E\f\\)^ha\u0015\u0001zB\u0005)*8l%ae\u0002+a>IyQ\rZP?ޝ␄`ѲB,zmo\u0003IВB:g%&6\u0013+IgBg\u0014\\ۀ2>Q\"u%ǿ0\u0017\u001b]\u00151F> v\u000fK\bp\u001eq9;%+A&G'$hIn\u0001ϴD\u001ed\u0005\ts\u001c2\u000fQ\"\u0004\u0000\u0011\u0017\u0019v杷A6\u0003#+\u0017m3׼y~\u0000\u0001\u0001\\2ƴ\n5Pit\u0007.\u0015Q'K\u00104ӗi:\f5},\u0004'\u001bM\u0011(%x\u0016L\u001b(b\u0019DҀ*_?f>Ie=\u000bK\u001cow}\rkW\u0010aB_\u0003LT23LA7>5jkD\u0000nHXt\u0013}^4gI\ttWa\u0003\u0016!<~7A6P\u0000dV\u0014n,|@dQiS޾\"p[HuyY\u001f~JOc=֜(\u001b Pbݓ$1:7n\u0003\u0017'>Ѵor\u0013^@؝c$ܜm%ӡΘI8Z+V>+}Ƞ3RK,%%\u0014AFC\t-.\"q\u0003Tw\\\u001aJTP\rc1\u001d[6\u0004\u0002\u001at\u000eC\tS\b\u0000t\u0000\u0002\u001b\u0001ŧ\u0018\u0018XAo\u0006\u0005!q ݦ>-\u0002J7ʷ:MZr\u0016A'\u0004<\u000e\u0005|\u0013I?NwT-;2\u0011.%H\u0002d(3Y@cn\u000b\tWhdy1/Bޏ.=<\u0010tKpw\u0001H\u001dOÎD’ڊEg{ @\u0000\t\u001cØU1K\u001d\u0019\u0015j#aR}\u0018\u0005x'\u001f`Jtv\bL(!\u0017\fp\u001df\u0016\u001ax/L۹\u0005C:\u0005^\u0014\u0015\u0003!<2Џ~u䂋A\u001ePeE[TSd\u0003\u001d,֎QA\u0004e#[AYDXY\u0002\u001f\u001e-UmA\u0005q\u0014`&{9OUޒ\u0012|`J$YGu\u0016;R֮ewX@@Af@NS<ߜjvl\u001b&keX\r,29$s\u001d/LΥFt~|ϒ6$51F\bxɤ\u0015>E@\f\u000bLR\u0015$\u0003 H6c\r]\u0006\u0000$\t>gV֭`{\u001a/;Qm_\b:H\u001d\u000b#f\u000bt׏fѪd{\u001e\f\u001eΏmMX#'\u0019\u0014=u/\u00113\u001d#kur=7[M$dJv\u0002;\u0017)߆)NV`|8T4\u0013/Q\\|Ơ\u0019Cӿ̀[y>%B\tמf'i\f7M?\u00063r٧Oۡ.61\u001a45Z9G\bn\"ٛ&Yb0c\u0013\u0005\u0004\u0010jNG5\u0017cǙ\u000e8\u0015\u0011@bV\u0001FIGʋ\u0016T\u0001\u00037I%\u0002C\u000eo\u001fyƵ>\u0002FQ\u0017uf\u0015<6\u0013D!\u0007FbIX\u0001H\u0011\f72$ܹ\u001c7\u0013вUxV6q'\u001e)&\u0004\u0016J}ɝ\u001b!\u0012\u000fC`\u0010\u000bDceՓ\u0001n~Z\u000e\u0002&d\"ٹS\u0010[\u001aT(5<]ߚ\u0017\u0002שh]a[(\u0012Kt5\u0015h\u0001z`\u0001s\u00132x\u0002\u000eRᗿE!$\n8\u000b*v\u0011\\Y`<; C\u001f53ݣQ%C*k!N@~qgC]Ʃ\u001ccհUЁ\u001d\u000e\u001cq\r:Uda\u000b\u0000nF}~\u0019\u0011CZ\u0017a.\\5a\u0000\f`K/<+*ET\u0003\u0004B!q\u0016e3T^)\u001c:i\u0018NƁ޺\u0005+/\u000f..\u001b,\u0002S\r[\u0006*S\bՒ>$k0`x+f\u001cP\u0006\u000eƺ8\b!+\u0003\u0003?I\u0012^%@>Rrm\u0010\u0004x\u0007*\u000f5:b\u0001d(f\u0018L\u0010t!.\u000f\u0018\u001db\u000eȮZnW\u0019)(Q\u0018<\u0012ü9-\n\"\"\u0015׃dW\u000e-ũ~\u0004\b8\rt\u0019\u0011\u0016dY\u0002ld\u0014i\u001bv\u0016n6\u0006bNCY\u001e2YfdVz\r-95\u001a)}9R)('hz\u0017\u0017՘\u0007'}dtca%]y>5\baha\u0019DB%}c(@\u001b\u001b|Xz\u0013V@jI\u0004)hOO7{\u001acb2`ja\u0012uS\nU6kH\u0000U9\u0017_\u0004D\u001044Γ߂+\u0014eTdo|-@W/]b[9yd\u0006,\u00168X3L̲QөDt9/_@\f%;WTЏP\u0005\u0014=kcrgVnm\u0001H*6\u000780$o\u0000zN\u000f\b48V18D7szB\u0017F:_4В6>B!1n΀'QΊv\u0018\u0016K\u0000P8\r,z+f+\u0004\u0001-C0\u0000\u0011\b%\u001aآr\")uR96\"+\fe\u0003$e\u0011\u0016,FF\u0006;>E\u0005(z2-#\u0006\u000b緯~]\u0011\u0004x\u0016W\u0016̝8a\u001eloy3(F\u0011!î4t\u0005Q\u0000r\u0017N&[.<\u001eFf߃sӗ˵hS34V\u00167s\u000f\u000e\u001c\u0000\u0006칋\u000e_HJ\"\u0005|;k4~\u0003sgD\u001a\u000fc\tگ\u0016}0*!C\u0011\u0001~[^C\t[0L\u001aԍ3\r\u0003\t\u001cS\u0012,-fa\u00123\u0016М̣ h@Ji|{YQ\u00015H\u001f\rMTc\u0017\u001f#]C\u0010$8͸ɞ+f”2\u0018jgI3qd'9\u001a\u0019K(X\bXVIV\u0013{J[umg%\\]\u00045L\r\\\u0015\b\tڜy\"\tKd+q5[}0CiTRSpW\"&yarI\u00129\u001b%ѳ'\u00010.$\u0001~E\\$\nϴb7I|S\u001dv\bQpA@;\u001a3\tCyuٗ7-\u0003؉\u0019K\u000fa0zf\u0010v\u0007\u001e\u00044\u00116RX\u0006f\u001f\"F)\u0003{c6N\u001eұT`(s~&+s \"7\u0016E\u000fS2\u001aA&9\u000117OMn[EOdZwڒ%&oj]\u0012I\u0001\u000f\u001eQjR1T)hglƲ~e\u0014\u0002\u0013vzk-\\Ý\u0018F൷\u0018\bx9B=s)H+E \u0007\u0016(G$i\u0010Xg3\u0017x5\u0019\bMf \u0015ֻ^,aoG ]>ZBG(\u0012f\u0017p[\u0014;\u0010@\b(RGR\u00031und\u0001\u001d$a\u0006ol\n%:7\u0005\u001c\u0010\u001e\u0013\u000f(xc\u000f[\r\u0007x)\nqɧ{bFŵ\r_0\u0017\n*Y\u001b\u001aK6\u0000\u001d@L\b,\fx\u001aa)D\u001f\u0017e#Uu\u001316\u0010/\u0019\u00030\u0005Um\u001bog \foki\u0007<\u0017\u001e{I=k\u001b\u0010]֣3\u0007>HLo\u000eSautF\\\u0003<\u0002&\u0006\u000b:\u001e\u001a\u0006W\u0002mC(\u0019kPA\u001b\u00115Nމ\u0006;\u0012_\u001d!&i\u000fH\u000fC\u0013~\u0002h\",(ip\rNQj$=N濔\u001aw4\u0005xQ\u0017v|\u001b>\f0\t\u001e,\u0017\u000b04Mbs\u0013\u001b}醷3Y6\u0005e\b\u001f\u001d:pEBG\r]y\u0013KgĢkixìkĺ?oX<Ѽ\u0011K2%ߑ\u0018Wu\u0015$8e0a)}NͫFb/'\u001dv\u000e8\u000e\u000e\f=\u000f,\u0012T\u001cI$V0`X\u001c#=S&\u0012\u0015\u001cf\u001d\r\u001eLQGd\u00034\u0006\u00128˾!i\u00141٣R\tw{2$D\u001cSYз쳢\u001aX\u001b)\u00124]UZ@TKh+Ekuꖂ_M^Vա6\u0001{)݌}\u0014\t8BfFDGp+\u0002\toY7mo΁no\u0001\u00075'm:|)1\u0004oo\u0006\t뽂2\u001b3\u0005IZ\tP;_K7\u0006z\u000eXE\u0004[1=̭sV횸EYo\fnw6˶JWZ1Js\u0002l\r\rMbsL\u0015l >N?6\u0017S51g;\u0014# |mR\u001ay\rV\u0005\u001cE~\u0000>=_YwБr\f|c7`/U'AY\u001fbP\u001eAS\u0007:)\u000f\u000bEpZ-[\u001fn\u0006}\u000eb\u0011ҏ\u001c\u001e[\"\u001a6\u0013\r.kf}\u00045\\C\tn\u0013\u001c!APoWi\u00044\u0015q_(=eoXW\tGo\u001dm\u000e\u0000_1\u0006875pF,\fꍒt+\u0017%9\u00020\u001b܈\u000f6k2\u001f(V a\u001f{3OVO_W.\t\u0015\u0007)WU?龶,PG\u0016%A'󄱘{\u0006\\3YW=G\u000f^\u0005a+y17!f\u0010;\u0013\u0016n\u0004\u001b\t\u0019nרn\u0013ݦ2f[?=Z>\u0015>&|̦zIOdKlӁL`#]e\nڇ\u0005T\u0010\"\u0006O\u0012 .>leѳ˽,QNP\u0006 \u000bȔy8\u001cLub\f=br\u0014阥{\fc*0F\n6\u0001\u0010%~NwHf\n\u001fx(y7\u0004P^y[/sJb7f\u0018T\u001f\u0011˛VC{\u0006ɛ[qD/0y\b\u0016DeL\u0001@|:_\u0018=\u001e\\w?Gb+<$ANxgv\"4!\u0015e\u0000&7/c\u0013l썩V\u0003_U\u001a2}Hi5a\u0013o\u0017Pwﭻ%AKu\u001b\u0004\u0015\n\u0006\bZ\u0006~D\u0005j\u001br\u0017*?#eE4\u001a\u0007GmT\u0007\u000b\u0007\u0015qA2(\u0014uׯ2%H\u001d&X]C%\u0003\fsB56h\u0010Hv\u0014SmT3\u0002B+Pz\u0010@,n͟\u001a|c\u0013\u00064\u0003.u7{\u0000na\u0004\u001cΏݤ1m\u0018{.U\fWV٩ў<\f\u0015;\u0002bp\u0017G-C71kccx,p)YA:=cj~\u0012\u000fbEhTCؼY\u0010\u0013u?O5=mK\u0007\u0014oAě\u0000+Fр8⭰@\u000f0\bQ\rƽW@~\u001eULGx\u000b%_\tG@E\u0004]K>7A\u0007=\u0014˟\u0003\b\u000f\u001b0xz\f\u0016H\\\u0004\u0015@\u001c-\u0013Fx\"z\u0003Z\u0002k3-\u0000\u001c\th=\u000f\u0001\u0001kø\u0000\noKؚ\u000boH\u0000\u0004\u000bGYn\u001eM~+CCݘ\u0000>|}_}w~\u0000x&G{-VG\u0006h\u001e/U)c\n\u001b&(I-۽|Jpy]n9EȳO-S\u0017)w;Xw7nw۵@)>\n\u0018iuً)[nlH9TP\u0003E\u0005xչTn4\u0019\u0004c1UA\u0011.\u0005l4mq\n󾺿]3劰_tVDys\u000bs|\u001bIfYFy-%|dł6z<\u001ajYhnי8a+<.\u0007ߦ5\u0010^Gןcr/Ƞ\t\u00142[;\nHf\\\u0000ֈf0\u0003mc{\u000bp[)<׼\u0005\u00165\u0016m#'xJm\u00026\u001aD\u0015k-\u001b zN\u0001\u000e&cMs rR\u001e\t\u0018FrP7Q\tsڏow\u001e!R(8U{\u001fpC5s.5ѭ9M,>)vb\u0017\u0010nm*HMq\"\u0011iBRguh?nDhzu!\u000b4\u0014?\u001bd3\u0002\u001fNOx\u0010hEg\u000bIqLhY\u0014g`)>P71Su\u0011ji\u0019=W0kQ&s\u0017:r\u000eWӀt s\u0016c#Þ;qlqǥMGV~'\u0011n4H7\n3\u0015i.\u000f8Z0ZW9YubW\u0005gVUYQߚFf*g^3`(2\n\u0018SX0mSTӅ̭\u0016|5\"\u000bGkBoϚK\u0005p5I\u0001V\u0006\u0005d\r\u0004\u001a/\\bϓ\u0006\u001eߊW\u0003!\u0000q \u0014{Rj\u001f`&l\u0007RTl\u0003 :\u0015K{\u0011~L0\r\u0016}di>\u0016FE~.Y\\KCQnVr=\"R\u001a~'Ȧ\u0002\b]M緂A˒\u000b4\u0003\"]\u0014\u0000\u001dr?!F;⻟{4\u0015~v٠}Շ:Mʹ#o|ղ\u0012vu{N1\u000fس\u000eUyn\u0007妿ڻ\u000eO\u0019}b9\u000e'=oGz\\#\u0011&\t6P?ʓ6;\u0000@#bgaQ\u0004(324PSeQE\u001c%,кzٽ$\u0018lG\t\fG%Og٘դ\u0002\u00043e\fMK\u000b-d\u0014\u001a~BS9u\u0001\u0001\u000b\u0002PB\u0004Nh}\u000e^\\\"\u0012p⤄\tM~\tݪCg'/J$Oָ`M)Cf?\u0007>&\u0004{4\u0012jvK\u0003\u00140SD,ꉹb3-2B'!\u0018GAX\u0017Fp\u000eTbad=\u0004%\b\u0006jmb:\u001d\u001eF܉pKQ4?M<-`\u001046\u0003b>N{*~\u0002'G+6\r'N=W\b\u0001T ]s@xr)\u001dGۜt@ይ\u0017iŐh^:N9\u0016*<\nA(\u000f[9wa\u000bJ~P\u0010\u001fhaCyEHk,hWW\u0003nTa\u000e#>ܗ`wNef)pt\u001a\"{\u0007d-͍#%zJ\u000e\u001ev̇UwC(B9bƍbPɾ+yDL\\©\u0018 ^Q)\u0011Xj\"^ACglҹkd\u0016db\"B4XM\u001d:\"\\E[\u0012\u001aNXe)2d\u0000<%\u0003ELS8ѓ!lj\b!~'ᣴ\u0011EO~\u0000AMq\bz\ra9O\u001eb5ksoÎɫͩ8|.*;}z\u0000k|I\tRYÂ[\u0003\u0004H3:y*\u0002 IfÎgb>A ewdO)Y\b)I\u001cs\u0017=}^F|U`lQY(fŦ\u001bgd/CpSf(EF? eٓXrz7\u0003ڴ`rHiOެ\u0012x$\u0017\\ca@\u001f8B&=(\u0018ɘe{jJq\u0016f%V ]\to%\u001a~tȷU\u0016\u0005n\u0016nm\fyBf<ǰd-RP }\u0012\u0015\u0011/mhfzX\u0005\u0002\u0010h3\u000b\b-E\u000fA7`ᦧ D҅Z>s\u0019a>A~\bj`mU8@^<&Jd^ɏP<)aKa~݆?rd.To\u000fq*3\u001b\u000e\u000fo-6]989s{%3k߳bJ9S]\u0004cg`#G6'т~o\u001c\fXɈ,Js\u00061F\u000e|Tۙ}C\u0002۰#x0{\u001cZ\u001eci;e%Li\"\u0019,\u0002\u0017JI_^\u001c\u0012\u001aXyc\u0010tN7\u0010|_#а}Y\u0002o\neP஺F\u001bMtf|[\u000f^Q}(V\u0005BEyŰ\u001c#ux‹M\u0005k\u000bԾB+8ԹV\u0005k\u0006Jb\b/G{T\u0015}\u0015U?\b8r\u000bY\u0006a$wnn\u0001ɈM\u0012Sڋy2.'\u0006:$VV~xa'\u0014\u0001\u001eAM`Ԯf8yW\t\u0013>fTQ,Y\u0005)wF\u0000Bԁhmvi|M\b\u001c\u0002\u0000s\u000e\u001c\u0002\u0001J'\u0002\\Dž \u001dDx\f|\u001bƒe^\u0018w3U\u0014\u000ef#2z\u0010OWruҩ>D\u0003GZ\fi^\u000e\u000f:w-)CB\u001e?0\u0015<1s懺[\u000bj̍m4YN\u00012eǛ\u0018\u0003)\\|nnX<.4R\u0006\n\u0015\u0007nNwRb\u000eJi\\>\u0005rWjQ(\bL%\u0004\t4YkS\u0004\u0015=\u0012Ju,zЏtuml)G\u0015K.\u00196J\u0004FB<\u0017/,I^b7I\u0014e&f%+TRDg\u0004b:\"TyhGC34X\u0000C\t\u0011)\u0006\u000b\rendstream\rendobj\r12 0 obj\r<>stream\r\nu!M,6\u0005W5D\u0002~\tf:FBF\u0011B% Tm\u001dA\u0005^LG.\u00109>|o\u0006&ⱹD4ПA:ì62X\u001a&kVy*Uj\u000bC/\\U_TQdr١fݻ:GL*\u0005*=KkE\u0018%\u000fDQ-􍉒cH\u000b.w*/P9cPQ<\u0019RS7\u0019\u0016'q!\r4B|{&]\u0004\u0003{3\u0002g+\u000bS]Wo鞝\u0004R\u001ciOV\rX\u0012/wڑ9շ\rXa>\u0019u\u001e\u0017+\u001eb}!s<\u0001\u0010p.\u001c5:`ғ\u0001HB\u0005\u0014`.BL\\d\u0001:~\u0001m\\\u001ansn\b\u001cw?\u0013\u001e~I\"ʃ\bn\u001c!흞)Ptqߗ\u001b\fNR9a[P&\u001ez$,1q\u0006=mE>-\u0011V q\bμ]!\f\u001e/igk7TOH\u001a\u0002N\u0006ϔ\u0016K↸2\u0006~\u0000\u0011B#B)\u001cU#\u0017`OVa_N٘p@5Gs߸?\u0000[7ԇʹ\u001bEKxdW٧l`\f0\"' R2&\u000fz\r3o!ǭu37O` Z@0_RQ˓nGlm\u001b!IBGӎg\b=F:\u0010\u0002\u001b\u0014X$MJ<\u0013\b^\f\u0011\u0004m\f`g\u0001<k3\u0016߬^\u001e4\\/RD,R7\u001d\u0014j\u0013\u000e\u0013I)șVhkH PqhΗ 'AH.J4\u000f\u0002ƒ\u0002C\rgv15t\u001cYT鞀\f\u000bǿ\u001e\u000bVoG*2\u001ar\u0016\u0011\u0000]-L\u0002Ym݂Mts) y@K[/Tׅb\u0007:턱\u0001w\u000fV_s+a\"+ 41@_\t\u00160G6Ow,e3$v\u0012.|]cnΪJ\u00035\u0012@O\u0001N\u0011\u001f\u0000\nh`\u0001[_\u0004@6.\u0010KR\u0007'Q\fb,sgX2zh܍ȭ+R\u0015U(M\r0A\t\\y%qN\u000e\u0005\u0019^\u001c@$ 1!\bcpvQ+\u0004\u00027HO}\u000b3\u000f \u0002FZ&\u0002\r\u0013\tvM=.c\u001f|\u0005Og\u00017\u001aFWK\t\u0016Or\u001001>+\u001d`%I-P~)\u0002%SL\u001dAj*/}$\u0013+\u001e\u0011\u0012%xN\u001aF\u0014:OVz\u001d%c\u001bpWA\u001fc<%-v*\u0003\\\u0010\\.^SXU\t\u000fGb藣)uJ\u000f5oH5hh#vM⚻S5\u0002\"_a\u001b\u0019c\u001f\n:x2`V\\9\u0010\u0018\u000e\u000br\u000e\u001dG\u0016NgaxN\\\u0002\u0010Z\u0003Qu4Av74)\u000f\u0015Rge\\)[\u0005o\u0006X\"T\u0007yABxP/pyW#\\JD\u0000\t,'\u0001V\u0011\u0015zt\u001d>ݖPNL9M3tMڀ>[R-ύע\u000f}vi/ddQoºn\u0004p~8\u0017=C/ (SO[^#d5vY\r$Z4\u0017?G\u001b&\u0010t\u0012\u0005w\u0017||б_qE+\u001aN!`\fM\u000b\u001c%xG\nixze龼\"y\"UPZ̮9&\u0018\tn\u00040$FԸ~\u0011yZ\"if1T(H\\\u0019\u001e&\u001bbK\u001c7!03R?MUn\u001a\u0015\u0016\u0017Qy8R\tJ\u0014Zj)d$\u0011Ϩ(D\f\u0015%j9\u00157h\u001ax6;>PGd٦1M\u0017S3xdl\u0000\u000e]\\\u0011\u0000.UE'/&tJ^\u0010'`\u001aو\u0006|\u0006\u0016p\u00053DG\b(O\t\u0006^\u0001GT$ljL`\u000b7d\f`݄e08\"!3\u00188}#TA\u0011\\aF\u001cKQÞ5܏L\u000ew\u0010\r\fS$F6\u0002ŒGRwY\u001f7@6T/2\u0014w\rΦ\r\"C8qf.Z\u0016Z\u0014\u0018\u0014I]\u0005\u0011+\u0007O\u0010PH<\u00028G=NC\rE\u0001\r5o=\tpZ^D~ʑ1qltb\u00000\u000e\u0003C)7\u000b\u0014\f&S~\u0000\u000ew\u00044F1]:ZW\n ͹\u0016ajr\u0002C\u0000-\u0004G\u0010x\u000e\u0007z^0/q\u0001\u0010Z݂:(S\u0019\u001cE\r\u0013='#4F@ \u001aȡ3A\u0001cN,H\\@!\u0010|\u0006\u0014}ޝV\\1X<\u0018\u0018xn!yJ7E\u0019\u00006\u0014\u000bT:C:a\u0018\u0013c٢D}^2<ĕ\u0002Zɰw\fmA.Xn=\u0017Že\u001e*ȬŃ32p\u001e摫j&)~}\u0019$8.\u0013\u0019S\u000fFV\u0001T%ƯU9K\u0019\u0019C@}f=lgvw\u000b\u000epqΟU\u00194q)qL\n6x)aM\u0014\u0006Dp\\d\u0011\u00187ci\by \u0019̶\u0000z\n$te\u0014I\r*{YmDH8qK&|\u00010aZ=.,\u0016a\u0010Y:\u0000\n3%F\u0014Cð~C\f@RizԦ\u001f(_5:\u0001 \u0010\u0011r,bZR[Y\u0013;f\u0004\u0001\tΜf\">\u001e\u0010\u0013\t|Nفp-8J$$f{O~9\b)xsпQ\u001b=W0\u0007Ȁ!ږ0ͳ i)^\u0016t\u001f\t\u001c$mV);\u001b\u0013B-({\u0012ּSݧ֌ \u0003\u0011\u000f[\\FvX\u00176=v\u00101\u0005s0\t\u0013 \u000eۦ<\br\"KmsFK_C/\u0013\u0007ZM}Dͻt\u0017w)\u001b\u0019u\u001bOV\u0007KzX\u001f\t0l=;\u000b\u0005w\u001f\bt\u0014\u000eG,]\u000f`\u0007nZъi\u0018\u001ec\u0011t*N9\u0012)5o\u001b՟>*ZU8\u001e!sgj\n(\u0015;\u0003`\u0018d\u0012\u001d\t:n2&~Y5#yK\u001a[83uf?\u0002Kye[q팩\bQՙ[\u000eԛj\u0012UW!\u00105WO!ʕ&@y[\n\"v݋$k\u0014\u0001\u0013v^Ӟ\n\u001eYB}JLIȜf\u00001 LI\u001dk\rF\u0012`a3\u0005q\u0016\u0013 \u0017~6r\u0013R\u0003fb#'2ȳs>rJL\t7$M\"g[-'q_8M(\u0019jo\u0007S)亐8\u001cG\u0018a\u0007AE\u001b\\Y\u0005,W@\u001f\u00058N\u0000?\u000f1\u0016r\u001cLP\bUF8E\u0014Ԕx/1F\u000e8U\n-@T9f$\\qmT\u0013v$\u000eF{$\u00128Yjđn\u0010\u001fZݖ\u0014]\u001a'\u0006$Ur䀰2I Iiҗ,֙\u001c1$0aMI񒋪$\u0016A\u0013UrkJfe\r(qM^/u\b\u0017\b\u000b\u0002D \u001b\u001b\rEȄ,s\r\u00048\u0015j{!6ᶈ;Hq+\u0007#bZ[e\t\bqzR'=_B3<\tցl\u0016c|OP6ƁEk_\u00147UH\u0002]'x{Ŕ)_Q%Bq92\u0014#(+\u001f\u0014\u0018#At\u0005ta;aQW\u0018p%a\u001epƉ\u0018؂\u0013\u0007I1h\u001c\u000b|&\u001fz.\u0013/\\nv$r0\r\u0011&-@s\\6\u0018\u0012ojq阪\u001c\u001b \u0005\u0013k*\u0019\nK}\u0017S\u001b\u0018bw1\u0003;2*\u001f\u000f%S\u000e\b,y\n\u000fs9L\u0005\u0019\u0016635\u0010\u001dhx2Į68c\u0010g\"\u0010?&M:ȫ g!;\u000f$\u0002\u001c\b\rQ\u0014A\u0004GDZ\u0016\u0016ˀXmlx%\u0019]]O~4XK+R5\u0002\b\"Ǝыc\u000f`+>|$b\u0010Vxc+#\tE1 !:òzs\u001aoBW\\F\u000f\u0017\"8u\tU\u0004\nP\u0015\u0015\u0001`VTRʔ\u00065\u0004$\u0005\u0005\u0005\t52\u0006\u001aڄ\u001e2'ZQRD؜\u000b?tg:a\"i>l\u0004H\u0019ޑpx1j\"U$bsfP<62[%X1|8ZR\b([.7:\u0002\u001b\u000b\u0018\u001a2z\u000f\u0007nB0\"P\u0002\u0001a\r+aXa\u00182\f0\fÅa(\n%8H\u000e\t\rT\t\t@\u0006<Ѓ\b#a\u0018F| \nT~P\u000fu\u001bD0H\tNE(\u00173LRe\\{Vb8-!֜\u001e1\u0006uM\u0011Mt3\u0016=]_:b&>*]fFZ1\u0013tdHL1\u0007Is\u0011G\t[#/IZH\u000fgB#Nf\u0003%',N;x=bDdo\u0005%Ѻusfw7-\u0016W*R~\u0019\u001f=:\u000bE]Z,&\u0011\ryv8[XG{\u0014r\u001e,i0ԍ*عJ&ϭB~RJ9Δ3})>yhzt\\j{\u0010\u001c))/XGuB\u0012mI;_ć#,w\u0013^3?\u000eN\u0014o.*\u000eQe,X\u0012,\u0017k\u0004\u0019Q\u000eV\\\u0014\u001axx|\tR8X\u001f6YTBɵՂ&\u0013[Ţߍǐ\u0013-\u0011GIAR5#PAEԗ1$xb\u001cBKX>`ZE\u0010\u0006\"&\"F^ЪAxLU1\u00128X}͞ĜQ8ꄞyq\u001d̐C\u0018g?}șP\u0010}$+\\\u0016$oHjFRS\u001aE-w^\u00105{lI<\"ͬ\nEt\u0013\u0010Ys\nqUJk\u001eE6:}l9{^!Q3ڬ\u0018Q1r'POha\n3\u0012E)Z\b\u001a\n%\u00031(l!\nӅ+el(Fp\u000eIKd'K\u0011j\u001a6a3\u0006rX\"Rq\u0014\u0004 c\u0014+\fFA*Qۃ\u0012$m#24KѢu柗ur\u0000xD'\u0000\u0000̈́\u000euŒ'(LqYTb1\fD\u0014\nǦ9\"A۶5ȶZ1\u001b\u0013z\u0006sS\u00111֑ܥ>k\\b\u0016Q.tX\u0010&TlS0ܣ\u001bj&2]\u0013=\u0018c\u000b=GO-\"%J$ݨ=cT+Lz+6\ft \u0011..]Qs锘KZӷ!bA4SS$(|OH\u0017s:]Q1\u0013\b\u0010\u0004\b\u000e=jtJ˄:y2\u001e\u000f6R\u001aiEJ\ry(S\u0010'!~i\u0014q%(E=㄄\u0018!\u0012\t2\b^Մ\u0018]\u000e\r\u001dK'xR~%X\u0015(?$8݆fv/'fv\"P:su\u0005Q,\tE\u0014O}*+k\u0005|R#w\u0011\u00111fk\"'M#\u0019\t$ˣk\u0013dcWd\u001cLQ}iӔB|\u0017I\tN>FB\"fZqϘ\u0010B}g\u00023VGz-(\u0014]D\u001ba֝Qj}2|d8J0g>2\u0015]uv3]qюQ.F4dK,;'CB\u001f\u001c8$\r5P\t#iޞѤ\u0016X,9-o9+ġL1SԴrF#5kZviE\u0013h'%hw\u00069я֍e4/\\\bm2-\u0017n'l]]ɴa٭4h)WH\n.\u0019Rr\u0010&tůLXYڡ^\u001a5\u001cg78\u0016O\"\u001f#\u000e-1AXdQ(gB9¡PNFDΐ\u0013-E\u0014\u000ecQ\u0019fJ\"7$d\u000e:y:̲n=?hgiz/J\u001fo]xZȸQ)U\u0014RCJHEτH5OZ)Et8\u001d\u0017VxD\u0005Ǡ_\f\n\tg\u000b!\t$k̠˲ǩJR̃IM]\u0015)KJ!SA\u000eB\u0010Ӣx#&ONaIĥ5W9o\u001b5\t|(ZP\u0011\u001aIqȢc.U\u0013DBc|3Lo\u0014(D_U43KZ\u000b>7hʗ2ĉL\b\u0018\u001bjhD5CoELƚK\u0016)+2F\u0013\t\"c[-A߬/gkkaܸrn\\ƴ*|\"R\u0013#\u00059T\r\u0014RX.\u001b>ݴLg+V\u00129QkTĵKq|zt&lF\u0013FOXJ):19&\\t,2oՅ2#9[31\u001e\u0001}-\u0010 \u0018\b5\n}~\btfHS\u0018#-j_\u0004Һ?C\u0012\u0005ɐֺ\t\u001a\"\r\u001a'DOޙ\f|jUcЩ\u0004yYfO]̣\u0019\u001e\nBD>S?Dt6/!\n!넘\f\u0014\u0010#筜9\u00056?\"k6aU:SE;BcɳԈz\u0013>U$;f>3\fQ\b\u001fPR\u0011\u001a_20tB\n\u0015\u0014C#5 \u001bx\u0000\u0000q+u&\u0002Z\t\\Ee\u0015.\u0017(!2BB%%Df:٬x;:8\u001b!:%\u0014YeDF\t?2\"7AF3fM\u0017Fx~}S;\u001aGNR2\"U\u0017f%bd>NLA#\u0012VGB\fb34y\u0011!ED\u0014_]ZfwTY\u0005=4\rzFנ\u000foLJyŤ\u000f8K\"0(\u0012R)\u001c-\fSSKAY\u001c!\u0013Q\u001f%A4:XUy!^'&e+_11u&\u0003a7dA\u001b6ep\u001d\b̥='lB\r^6\u001c\u0007ݹxH\u001b׈B\u0013anFEb.\u000bG.q:N5+K24Syˊ\u0012>ZX\u0005[%6o\u0013N\u0011=x#Yi*5f\rV\bo荛'b1iF$d\u00190C\u0019f%3ԩWmumd~R8)VZԨ\u001ak\u0012\\$L\u0016\u0015u\u0011aG֪İ3CD4Em\b3vdhлBe\u0011RLAZH\fD_814T|mh\u00148*^8\u0018Om]J\b)8R|I)\u001aQ=A\u0011œtB>Cy\u0017h\u000eEMh\u0018\u0012\\݉ph\\wsczЪ0_wGoFcQ\"\u0015gKIom<8YpX'YY3^fu\u0019c\u001d\\\u0017RH#*\u0001MfDd_\u0019HƳ05ɤ\u0012!W#,Z{\r|I曵F\u001aY88rǵ)1\u0016TnNbp\u001e#X\u001dy~\n\u0015iƛGJ&ϣ\u0017:k`+_Ҭ\f\u0019\u00176E*JM\u0014BS#SEhЇuy#\u0014QL-^H\u001c6& \u0011I$QĬrb=a\u0011!`6BTF!\u0019IKyqPnr»\u000fPdh\"C\u00105o\u001d%+pEZ\u000f!S\n\u0006\b]'#x~c=kdTךjh5KuF6Hrh'W,\u0011P*\u001a5õ5k\u0010Vagm5A\bÊJE\u00154%V\u0017\u0014.\u0019ǹg\rSbDoa\u0015ɝ-\t\u0012)4R&T'\u001a5'=Q4\u0017B\"F{\u0017|ePe1|QFA'+8YD\u0017*N\u0011?\"($\fcX2\\+n֛xz#\\ieݠcCrk\u0010U۱\u0012D?JiPH$qYDiwb\rqHDJ#\u0014gqH5.-aU\bU*3i7r1'sDRduYܜ&[(i,Qt&>)Ƀ\r\u000e'.q^S9W2up\u0018ABA#V9\u0017=u6\u0000\u0000\u0000\u0013\u0018\f\u0004\u0003j\u0014\u000f`\"\u001cpP\f\u001c\u0018ڄ*\u0001\b\b\u0000r\u0000\u0000\u0000\u0010y\u0006\u000b\u0005\u0001\u0012ѩ\u0005;h|P7\u0011]\u0012\u000bR?6f\u0019zёQo\"}\u0017E>>m-Nx\u0017&I܍KS̐/\u000bEsmPDRO'}s/@\tI\u000b`#\u0006$J \u001f\u0019V\u0017\u001c>\u0012\u0005\u0005WI_*u\u0001\nt\u0007\\\u0015J.JJ\\B\u000b!}\u0005n\u000b\u0005IOk\u0001\u0016d\u0019\u0000\\h~r\u0016i\u0005dA.&\u000b\u001e~ǂ\u0013c\u0001P\u0017\u0001,?\u0014F%}8@jBb\u0001nĂ)Q;8\u0002\u001a$M,}7e\u0003\u0015}S7B,\b,}'\u0002XTb%LN\u0005\bTOdeqf\u001f4\u001c*wĊX\u0011Lq\u0014\u001bK\u0005Y6bZ\u0010K,\fR\u0015ДOĂ,;\u0015'Lj77.\u0006&X'veNb\u0001\f6`\u000f@Ռb\u0001\u0019[\u0000',ڗ~@U\u001fH (_\u0001\u0019\u0002kٻ\u0004P&eQ\u0015(\u0015\u0004NWpqt5]\u0018,\u0011Vr+Ǒ-5ET\u0001֫d5œ\u0006=\u0005M\u0015\n\"B\u0005#\u0005G\u0015ф+H\u001ajd} \u0004h\u001co\u0010[\u0001Y\u0000=D!Z_ɤ\u0002ձNEUpݫU\u0000\u000bnKV\u0005\u0019Ik}FV\u0015\u0004R\u0019aUSk\u0011\u0002\fWT7\na\u0015M`\fƷml)@9\u0015̆i\u0006E\u00052Ӽh}VVn\u0005\u0002\u0015P\u0018Si\u0005\u00158(?\u001c#\u001fַ-PA\u0002*`\u0002ԥ\u0016S\u0003Sy{F8\n2I\u0002Z\u0011\u0010$\u0006RP\u0014څ\u0014Xqs\u0014P\u00032\n\u0010R\u0014A\u0010\u00051\u0014\u001f\u0014`\u0012\u0003\u00054[I\u0002c\b\u0004\f\u000f~\u00029&`Z]z*w\t\u00165n5\tr^'@\u000f!\u001b$(N@x\u0013X\u0002M^d\u0013c\u0013p&\u0000_\u0013:M:\t\u0002heoj}u\u0004I`\u0002\u0018=Č$&\u0012@W\t)Q\u0004Y\u0004`k}3\tR\u0003fh\u0012\u0010O[\u000e&\u0001:\te#0\u000f$\u0012Pg\u0013\u0012u\u0000\tZ=\u0002`ظ#ekG@SK%6MA}'--8\u0017D\u0000^\u0011@\u00153E@:\u0011@~}\u000f%\u0002]5y(t\"\u0002 \u00023p=\u0004ȯO\u001c\u0002AC00p^\b:W\n\u001a\t\u00157o:~fK\u00019A\u0000v@\u001ew{}\u0007:\u0003O\u000e\u000f0\u00078\u0014X^@H0\u0003\u0013˞}M\u0003\u0007\u0001\u0001D/@<0\u0000:\u00054P_\u0001+\u0012Z\u0001.J\u0000-\u0013,k\t(p\u000f)\u0000\u001e)@j\u0014HC7bJam\u0004>PB\u0001\u0019@\u0001=N`\u001a]_N ّGM +i\u0000\u0013\u0011&PCM\\\u001flB\u0002I+yMEt)\fUN\u0002+DR9)`\u0000\u0004#0\u001erG\u0013v#0,#EP\u0011\u0000EY\"Mg\u0019\"\u000b!/C \u00101\u0010\u0002\u0007.\b`\u000e\u0004\u0002\u0002T\u0010Ү\u000fj~@Q\u001f0\u0014>\u001d\u001e=\u001e\u0003k\u0014\u001a\u000f\u0000\"n>X[\u0017\u0006\u00031\"\u000f+=es}\u0018H׷\u001b4UJ\u001eKK89q#\u0011B\u001e\u0010nC0#v\u00000j\u001d`V.\rh$\u001d@קwG\u0007\u0004a\u001f,\u0013\u000e\u0012|nZ\u0013]ߦJ\u001a`\n\u000ev-:\u0000\"F+j\u0000bJ\u0001]>\r3\u00016\u0001Cn\u0012bT\u0010yɅ\u001c\u001b\u000e\u0016:Oa~e@'\u0013t\u0003IOycm@:+õ$\u0001ݭJLg\rh9Ԁds~DB\u0010\u0000\u00034.\u000bx'gTt̀g1^.\u0003$Gɺ\u0007%b2@\u001cP\u0003ю\u0001ThY\u001c3@@\u0016]\u0018p$\b\f?ʴ\u0000\u0003Bk/\u0000\n[y\u000bpPN.[G\u0002/+n%\u0002\u0012]槫O\u001d+\u001f\u0002D\u0000)\\Z+jte$\u000bH\b]y~\u0005\bO%\n+'2W\u000143\u0000HD\u0018\u0002Z\u001f`]Ĝ361\u001aŢn\u0007klO\u00000\u0006f\u0019\fBL~@\u0001B\u0014q\u0006.\u0002F\u0003nR\t( k~2 j 5oUK\u0000KvLД^+\u0001)Ƙ\fN\"7\t8\u0003H/Ir\u001b!\u0012`jt#@S\u0002\"\nNe\u0004\u0018E?\u00051ؐP\u001cB\"\u0001\u0010r*:\bK\u0007λڭ\n\u0004 (D\u0002\u0001YpYIoy?\u001f\u000fcI\u0001\u0018\u0004T+N\u000fP\u0017\u0012@IE\u0011e\u0003:9@\u001ae՝\u000f0\f\u0001o\f\u0016bh\u0003Hzdڷ9\u0000EW2@\u000fI\rSb~]z/\u0015\u0000U(\u0012k2[S2\u0000ic\u001c\u0003|Y\u001b\u0000[j!҆\u0011\n_j`U@\\\u0000b\u0000D 1.wt\u0000$xn\u0001\u0006߅\u0005`J\n\u0002#,K&\u0014{\u0003(@f\ta\\/hٌp\u0000\u00117\u0002L\u00048:a\u0004X/C5`<\u0013#\u0000F+w߸D\u001eu@\u001fHdE\u0010\u0011\u0019-pޙ G=\u0013\u0004xXTCTjֶ\u000f~%\u000f\u0000j\bd\u0007\u0013KW`\r\u0001\u0005pS'p\u0000>z*\r\u0000T\u0000y8\u001b\u0000Bl\u001c3\u0000\u0010Oiv|\u000b|\u001bzV\r`-tS\u0005Y\u000720\u001a\u000b\u0000qbD\u0005\u0001Z\u0004 }\f\u0019PPD%\u0000=v3JE)}\bQU!ޛ]f\u0004 \u0012 \u00009$dĝ2\u0003~\u0005O4JU{\u000e\u0004\u0000 ϼY4\u0000;\u0001؟{\u0006i\u001f7\u0003$\u00114xH\u0010Eb1w,\\\u00007=\u001dygq\n#/\u0004@\u000e0P4jL\u0003 \u0007\b\u0013^\u0000$=p&\u0000nERe/\u001ct\u0000pĽ#\u0001;\u000eO\u0000mP\n\u001b;koL9\n\u000b\u0000̘K\u001cv \u0000E&ҋY\u000e\u0004%\u0000`AE\u0010\u001f\u0000fNbrisJ\u001eq\u0011Hp\u001foBG1\u001b~k\u001fv`d\u001a@Jpc\f0Au\nbAӹғdoPah@\u0005\bg\\j=?o\t]i\u001b\u0003\u000e8!ҋa](CB+?\u0018\u001cA|~XD5#\\+yVչ\u0001\rbU0=/r\u0016\u001c�v9NK?\u001f(\f*B$EIhe/\u0013J=Zt//\u0011\u001eȚ%\u0016Rb\u000b Xؔ!|\u001bM4 >1Џia\tEw;s3(զ߃)y3{M@2\u00137=,s\u00119_HD`>r9o\nU^,cd\u0010\u001732b\u0001\\ZC{\u0002*R*243t\u0010ٽMZQwj\u001fr\u0013nq׺gi?\u00163^ѝ/\u001b4\u0013z;#6lifζx&SPކ-\u001f+'+b\u0014\u0014\u001a!Th23f\u001d\u0016Iw4ts3|ј\u000e\u0013|\u0007\u0010\u0006Zdr^?\u001agptwԛቸo>d\u001dv\u000e\u0015X\u0012Hphf\u001c*+uhl\u0013_\rrDiY)/\u001dȩg\rqL0D\u0003M\u0001\u0001\\kFuF\t\u000b|\u00046ՠQe\u001cO53I@hӗkxs\u0012vP\u00100~7\\u7\u0011}WʬXAJV{4%!ا?\u0004f[^^oҠ2F:E1\u0005\bX/%2e\u0002z#\u001f\u0019\u0014˹瞉\u000e\u0016\u0000ӂC\u001aK$KbJl0\u0014s\u0011\u0002E)A6l\u001b>\u001cQJ\u001b5#a(^ \u0003\r\u001f\u001c3\u001f0e*^Ju/^JP%0\u00173J\u001b('d0\u00186$\u001bпWfNJWC88v\u00110@Q3\u001a\u000e\u0000}\u0003\u001aEf\u0011Y,\u0000kcg?'\u001d\u001a\u0010ڑ\u0015̿dQ\f7ke\u0014och\u0002\u0007)eؤ\rX+䠀Ϩ'\u001f\u001ec\u001b\u001dHш\u0005(?͑gJ?\t.$BpND+v\r]ߩ\u0016Ǝ_\u001cP1J|r!?JN\u000f;x\u000evƩ\u001dR\u0001%\u001fD{u\u001c\tFٙ@JuhSZICB00\u0010\u0011\u0011XmGnusN[$c\u000b\u0005)-!;d:\u001cH&̈́2}\u0016ɶB\u000b[/fJf!@et\u0017\u0010-|\u0015(ypC$HrklOO6\")a8E\u000f4\u0003$`D\u0018İmsq\u001f:,@k?\u0001a\u00102 ~I4Aa`K\u0004ӳ'GsIE\u0007+V_h8&ӫ&Ȟ$4ϱDa?oѳǩV?\u0010\u0004l\u0018\u0017\u001fo\bOE={\u0007`:\f8}do\u001a5Rݶ)b\u000bS+~6\u0006$0\u0014\u0016ۧ\u0018&VI\u000e6mj}]eWV&%?01\u0016װ\n1\u0017ivKؑ\u0005&CܳPV/.dٳ({y߀U 9,\u0014+:AE&tVt%ݯ;!\u000bm\u001b|o\u0019\u001c)@\n\u0004\n\u0018\u001bNܗ;\u00177@[OvC{x\u0016\u0015`S\u0000\u001cd\u0005\u0018׈寣>c\u0006 \r\b\u0007D\u00154\u0010P\u0002U_r\u0000&0oDP3dJ\u0016\"JQ/iY\u0017o\u0006q\u0013b{^,DI΄#.{o.Nd\u00066\u0003Y\u0005\u0012\u0004e\u0006YAN&R]+vahjZ\u0003\u0011Kx񟶷v\u0015!\u001a0wQ\u0017o/T-#2B\u0013^\\MWgdKϚc\u001f؉\u0014xyݐ\\Nܠ.\u0013\u0017û\u001cyZOKov \\\u0013@d6_\u0010\u0011\u0010_oYK\u0019޾2:~\u0013Q\"*tZ8,t\u0011{z,ne؜($\u0018n?\u001fB\u001crQ\u0011\u0013㟯N\u0017R\u0019_8\t~wo90x\u0016\n\u0014pmΊ(.\u0002Wɏd㹫}T2\\_>m\u001c$\u0018)7bn\u0016)=\u0014.kVÓ\u0019\u0006P1oJkȋ<&*ڏӞ\u0018\u0011]+ݞ\u00023\u0019>vdd(\u0010\u0006o\u000e!]3rism߭\u0006'\u000bA![,I \u000f\u00171ƣ?`e(\u001cB%6ƒ^@P\u001f2GҐY\u0019\u0003,Er\f\f\u0018!+h\f^f\u000e\r+H\u000e\u0001/,h\u0003\u0012\r*#\u0007{\u00163/ߋX+\u000e\nEQe>=\u0000\u0005X0\u0017\u0011.}h>̠}\u001ebz+(q0d\t]\u0001Ǎ \u0005\u001f,=el\\ߛn!\u0005wqTb:\u0000\u0011\u0017OT\u0016pIhƕu*zW_Pi!3~\"DC'm\u001de,\u001e\u0015{AkxXC6ׇ5UG Xs}r\u001c]Yo}HL#\u0006\u0004\u0017/\u0013R?\u001c:.őV\u0013˃\f%aMۢ\u0010EQ\nW\tLj{\u0013\u001eΡ^s#uְZ\n%BZ\b\u0010֨\u0014ħw9e\u0005g?\fzjEXVVQOr)Pd*Z%\u0010Q1uj;Q8Vy,T<\b;7\u0010F\u0011jnU;\u0018ևw%GB'VduJ]Z?Ԑ7T²͠J)F,z\"9nO\u0016G\u0001l}b_󃏆PIuM.H\u0019\"\tl6AL3\n\u0019\u001c[\u0016\bD(/Zև #$\n)K6oۗ\u001d\u001b\u000e\u001dM\u001eߖ6\u0015vZ},Nd9[l8j_%h0\u0000٥\u0011=\u000f$N?\u000eHtd寭(5A|g>l$&\u001ce\"%\rXR\u0000m9r\u000b\u0013$Oq\u0006?4c/Ap\u000e@J9%GuO\u001bR'&> \b7hŀ\u001bEU.7\u0016!=aՇ`|SljqEf1;U0V^L\u0012Q}/1!.h6\n/\u0016\u0001ERy\u0011\u00043Dyo\t%\tG\u001fPVpO?C`N\u0011\u0017M_@\u0015\\uLsE\nH\u0002I\u001b0RW\u000eY%\tR\u0004==.l\u001e\"/\u0011=L\u001fw9\u0000G\u001e0^3U\u0011'\u001efxB;G\u000b<*૔sAP\u0014\u0018\u000b|\u0019\u0013\f\u000fݢiGPpC\tyBs|>{k\u0012@\u001dY0A_\"uKG-idqA;\b\u0005jHe7;apj7\u001b}\u0003חE&>6\u001f\u001e~OM\u0014\u0007KarН3\u001f\u0014UHrJae~\u0006C\u0013\u0015Y\u001fvb*ḑ#Fz6ƒdA\u0006rr\u0016k+}ٗ,B\u0001R\\>Y`.廛s\u001aO}WPf\u0004*_0v\bk7'm!A?\u0016\u0019\u0016\u0019Inp'\f\u0013*\u00140V&_o\u0014`-k\u0019\fq\"(z4_QO\u001dG\u0007J4jkm\u0014褊5\u0007@\u0012\u000f\u0018\u0001|93Y\u000f>>Tuv\u0012x|F\u001a8RZHB}\u000fto#kHsV !NmWw;V\u0018{\u001aRcU\r\u0003\u0006-O13\\KXn\u0015\u0007\u001coyFg'/֡\u0016&D\t!\u0001Ƒi-$>\u0002lQ\u001a&C\u0005^\u000fu9DrWS5\u001fy06|e\u0010E\u001a~G\u0006\u0004?.D\"ϟ$)IyX¯\u0019\u0016gT\u001d^\f\u0003OeCCH\u000bՙ\u0019Y\u001a#|-D>\u0017z\u000f\u0018\u0017,{%+mE\u001fn\u0005_n݀\u0004ʎ\u0007Ⱦ8ԩ&Z\t\u0019_c\u0011r\u0000I\u0019_S~e$8\u0010?*N\u0007BP&\u0013\u0015Ji?e*X\u0013nώ!/V\u0011OwS∂L󆐼l`|OLKϔ\u0006aH_Ch\u0003ZŽ'8{%LB+\"rvz\u0015%h8Eݥ#\fN\t:7Aa:5\t{\u0006Sǎ@'J\u0011$Tz!*>~\u0004\u001dD*uwћX`1/\u001dL\u0016q:^>_1Ѐu\u000f\u0002d>W0qKPQ6\u001eF/\\m}d\u0012=bA\n\u0015snFl\u0006ܮAZ=z\u001d*OFF@-K^A@j\u0017{N\b{7\f@\u001b4t\u0013=N\u0010\u0006\u000b\u0011&Kd4>t?Fp^F\u001eO~\u0019]{x\u0011#/60\u001e/\u001b?p\\>c4t\u000f\u000eNФ\u000e[pCpˍ?SÙ\u001ca%gOXD!\u0004C{BrJ,Pg\u0007e9N$\u0007r\u0006v:\u000f\u001c\u0006GI\u001d\u000fuK3t_inh\n\u001em)\u00127n7pnπF7\u0001ֈ4&\u0012ыL9\u001eW\u001e.PD33Aa\"Ȑe\u0003`{\u0019(+Fe}\u0014o~ `A$CDV6]d\u001cw\r/R\u0004)1\f݃z츅i8\u000e#\u001aX)q%na'N\u001bv:B\u000bݾ\bVn$\u001e`\u001b6t\u001f\u0004d#¹rb\u0011UClIR\u000e\u0000k}\u0016n֯Uup\r^L3k1}W\u000bwsw?kJ;\tRqE\u0017SfYy\u0006\u0000{i\u0012VX;\u0003'\u0002\u001b{\u0011\u001e=[\u0010\u0011^}{\nd-(s\u0003k\u0002x\"\u0012\u0013\n7\u0013#\u001a\u0003}_\u000fatR%&qf{\u0004mӷo\u0015\fbchk]}\u000bbW ھ>UQkŚ\u001e_,\fk{nLH\txL\\1E2S/G{cMhe\u0019rNП(+\u0006>{Ӊkʞ=sGE8$4js\u00132tC#pqdܲzu\b#qpe\\Ɵ\u0012-\\8{<0M.UTCCB\u0013 I1EΠ\u0002\rs\u0018\u00112\u0007s\u001c8\u000b\u0012Ebr6\u001eļK}7ț\f\u000f]P\rxaGƴKfo776^\u0004Ԑ9<▒Elv\u00073\u00176bZEky2\u0010i8f:\u00108f,t\u0017r\u001a'\u001dU\u001coqFcѴOЗ\u0016cg8i\fܼN]Ο\u000f`.+o\tDx\u0010ξRقx&040&\u0006=,y~Yq\u0002\u001b[;f8\fcN>E|tCF7rbf7K\u0012}\\\u0012c\u001e\bJ u.Ҝ}rOykS&\u0019g/4Hɚ$qrlؕ\u0018y\rVaMe}&[$i%h%\u0010jZw*#T\b\u0012C\u00128/E\u0002e )J'fS4ig\u00126s4\ts0sq\u0019ρy7K>\u001cisu\f=\n\u0012g/\u001f\u0019\u0018$ \"BCBd\f2(E\u000fTK\u0006\u0002u'%g\u001fĽ(tƤ9{mAZ\u001f9\u00075XΞW\u0014\u0004U\u000e.0蘯L0\b\u0002='\u0019I\u0013\n'~&\u0003'~\u000e*^$9|0%{]Id`\u000fLJ#oN1\u0016\u0014BUT\u0004BM~rS)\u0003S!`U%v\\\u0005St`\bq\u001a\rN\u000bΏl&Ȟդ%\u0011{&AO6M`B59GGR},-2Tp)d/!vv&\u0003\t\t;u\n\u0002Ck[,\u001bg03')\":\u0018\u001d=j,I+SQej42:|\u0004D\u0012bkl\u000f\"\"d\bTr9y(\u0016t\u0013T\fٯﱀAe쭐_DT5\u0000SF^ENdOfL=dEX\u001eaO?^q\u0000Y0JNdb=Wa\u0017Ie]4|M\u0015]5UCq\u0018KRzd\u001fEhxF\u0007!\u001b\u001e!\u0017ɲ+uqt\r\u0018;4>G\u0007\r\u0012{ \u001cq+q#\u000e\n\u0011*+J\u000fdjE\u000bc}(}\u001fBl׍\u001a#YoKrs\"/B[O\u0005,\u0004\u001ed}$~%\b8rؔ»[\\BŬd2@WXzUa!U]IH\nr>y)\u0006$DӮb|$~\u0019\u0005. %{50\u000eƭ)\u0007,\u000b;L9\u000b\\\u0002.\u0018J:Wb,0ĩdX;\u0016bCbx\u0011V\n?QHbK@t3>7ȗ\b7\u0015#w\u0015\u001e\u0018l\u000f^E@\u0006So\fX`nL\"E\u0016=.\u0013_xn\"dW \u001a)s8\u0014AY<\u00016\b\u0010V\u001a\u0015xo\tAG\u0014[/y\u001eԐ(\nP{)\u0015Nȣ\u001bh\u0003^9D\u0018\u001f\u0005{hT\u001b=\\\u001cnkNT.S)XI\u0006(\u0017Fma,yV}9kއƄz)\u0001\u0006\b\u00000D\rY$lه=H=j)\u0018\u001d3ځr \u000b\u0003e\u000bV \u0004^\u0000\u0014<׳\u0018\u000bn)7Z\u0002=Q\u0007\u0014f;W\u0018ɡ\r|#\u0003϶\u001fdT.OYE\u001fV+\u00165w%byv\u0007x=g&JO'-D;]/--n]C\u0016$щ\u0005Xa]O\u001f\u00013lIldynY'ܐB_.|L2z1\u0014z1.y}h\u0013\u0007l=d\u0000{zn{\\9_e+~GfY&8\u0003\u0015DN=7!##\u0011\u0016\u001d\u0012#c5\fķU][gnm\u001az:VVO*Qy鵃՗Aza\u001b0u^\u0007A\u00036ymT5\u0015TE\u0005+\u0018[9\u000f2e`\u000fzDb|]}\u0011tz\u0019\u0014\u001d\u0010n>b QtY\"cO=\f\u000f\u0005\u0010!a\u00020\u001b^P\u0015\u001d7x\u0004\f\tt;z]\u0001aW'wCIfɑĽu\\3~ҶH>‘~12>$&_zE\u000em\u0002nwq)C\u0017|'ɡ.gIO\u001cR&I_\u0016\u0003I[Jzo,Z)}\u001cnjD\\~Ц\f 1Exm)!\u0011=22\u0012/7\u0014> M@\u0002x>JW4\u0012j_M\u0015_q\u0018V6Hhw\u0010l\u0013L3\u000b>~1]\u0005\r\u001eQ\u001c\"\u001d=\u0011u+\u001fCa\u000b>!9bZU\u001d\u0001B/,\u000eG+K\u0003̰\u0014eO[ٍ\u0004(g[W<'D-c$qL\u0017;?\u001c!\u0007I\"Yt\u0010OCq;\u0001=nU1\u0005@\u001c\u0019\u0002\t\u001a6GjLh畊꼦2kC%<,\u0003\u000eD夷dަpOzQ5\u001fn1(!훏LL8 D([;aX\u001e\u001f\u0015.\u0007O\rk5|\u0006o]\bĵh>TSm(g\u000ex\u0018c\u0016rb\"\u0018=z{7Z\u0002Q- ync\u0017\u000eu51߅\u0007\u0002Y`\u0011_U\u0000Z]^ح\u001dm\u0013FGd떷P#]\u0012X\u0012P\u0007J5Ю\u0010pXJyylf;\u0018J\u0018Xd\u00157K:£Щ<\u0000C\u001f eH4]\u0013bσ\u001a\u0007֕H)7\r(M3lǤZ'_dJ\nNl\u001c\u0012,/2:/\u000e\u000f:\u001a9ؐxeM%\\N9\u0010(yǯXtI\u0011?J&\u001dE\u0004xu|\u0001\u0015mx4=Jp|\\;]f\t\u001b\u001fD%=Ot>\nsjcX\\uKE1(\\*\u0006>$\t\u0011:W$Z\bʜW\u0015c<\u0003dEc\u0003U\u0018ɤ\u0000YЩp\u0017,B5\n.\u0012\b\u0005ָxB]ƍ#WzyVI\u0019[\u001bٓ>tq}\u0014OGs\u001b(>w\n43GM~\u001dx\u0001\u000fkiv‘B\u000b\"\u0016q5O\u0018\u0003\u0012G\u001f]< {\u0010.I@|՛\u0014@%'q=\tû7C4-\u001awxܹE+*E\u0005n[wFo\u001a$y{Mި\fO%\u0007\u0003& 1Z(𗷯\u00114ΎI\u0013^u\u0019X\tokQ@o\u0002\fB1!\u0014M\u001c3u2~{6W͑:\u001bڀ\u001d\u0011\"%DP\u001f\r~w9ϰ~h7_Na\u0005,\u00136T&xEmn:DP]ia\u0014;h\u0015\u0019x7U>͗U_CKZ\u0010#}@}>\u00139Hc}hWͯ#^\b\u0001Lj\t1\u0017af~y]\u00033@ȕ>ĕ\u0007\u0002ƠTbS\"V>\u001d\f\\}\u0014ȪZ?k\u0005*\u000eA22;)v5H_\u0015\rp){)M \u001b~CKVH]v˚\ncQGp\u0018\t\u0016,\u001f\u001d\u0014^[UݻQH\u00104u)*1y\u001eN>r\tn/2tc\u0005\u0016-j\n\u0018\u001bG\u0013RjU\u001c,?=[ӋeDr'{s\u000fk_o\u0005vmK\u001d\u000fco\u0002\"m>x\u0007Y\u0014dU-`&b\u0004`d\u001d\u001bw(v\u0000\u000bK\u0002T(蒳M\u0006/AyF7F/۟oIT\u000bjv\u0004\u0007ҵ(vJL!(0Q8L单;˓wE,@AHZ\u0005ҹ2F\u0015\u00187\u000b佟\u0018`w]1eYb}ᕝV\u0013^Ż\u0011u}\u0018-Vx\u0017\bضԡw+R24pG;\u001cu\u0007޵y±\u0004\u00119rFQ\u0004WP\rQ\u0012\u0017ȆUf_20ʅN.\u001e\u001c)\"7\u0011R\u001ets\u0007ݘ6\f\u001a\u001c\u0006Ep\taa\u0000R\u0010\u000egU0w \u0000xG|\u0001囹:*$\u000f]I;$\u00167(\u0012^sG5=1L\b+.eDwW\u0016l>\u0011kR}\u0005'j;9gqD\u0003\r,*\b]\u0016{ゔ\n\u0007;\b^F\nw\u0011%\"?*|mK;<\u0001M\u0007Izרr\">wy6^\"_1];VV]\u0018=W\foP%颯P\nx\bVKw\u0004x\u000fK>n%; p\u0015H\rl0\u001958\u0018E\u0007-EHSx\u000e\u0014x\\\u0007\r4X?1<\u0018Wۜ$Sz'\u001a\u0017\b(PO.\u0006j) A]H\\-\u0000\r\u0014\u00137\u001d\"\u0004Xb\"wB0g-\u00000\t\u001d&wޝc'{\u0016Zעr\u0005a\u0013\t3WF\u001e?H\"\u001dxS\u0018-xgCT'7y(\u0017\u0015\u00145\f}w\u0006m8\u0002B!\baܦl61\u001f*md/f)r6ԧHzz\u001c\u0015ѱܐ;*\nR\u0006,\u000bBYUQ7dDy\f~0T\u0018\n*\u001dqU\u001e\u0004M+rr\u0006Ԍl\u001e=\t\u0010\u000b4\u001d*bȊvO+>78V\u001f~\u0003\fيԌzFȷu?lp1̪#\u001bset\r-zP+J96V+P>\b\u0017\u0015&f\u0019\u001bt\tx\u0015Q<8R\u0010Joъ\u0003\u0002i=7ts\"Eb6sH\u0002\u0016E5Q\\KL7䟶>aVT']\u0007lgk\r\u001a\u0018Њ!_7ד\b\"kTpESL ,z\u000bWdF\u0010jpqf[W\u0018奪ubE\u0015\u0005]߀)[ɔXAE6wCR빼(_\u0004\u0007~)\u0007WWQ:_믘=\u001bq(\u00048n\\-Q\u001b\u0010\u001b\u0010Eb\u0005v\u0004@nT\u000fnH^~(z~ʭÛd4X\u001c6] ĠW\\`-H\u0012r!%ewS9\u0002H\u0000ifY\r\u0018J\u0015U$G$\u0007T,kSrn\u0018\u0006b\u0004\"a\u0005섖iu7\u0019m\u0002\\\u0012|{մ8a4\u0005Pu{ywO\u0012AĐxpM#'͎\u0002x\u0013f\u0000n\u0010ѳ\u001c\u0015 I[\rtnh2WM\n\tVWAo |\u001f\u000f\u0001lGfLvc\u0001\u000eE)Oϊi.cY+\u0011dp,}\u0011)p̃\u001b\u0000ܣ\t_o=ř4y\\(\u0001mơNؽ\u000f \rȩzWI\"ܟJ\u001cV\u000er&K\b4H9xi4\u0007ӼF\u0014\u0011vbl9\u0016\u0013m\bt^7*pY^* \u0018498J[\u001b6b\u000b!m;ԢE:o׉;\b\u0017z\b>HP\u0006,\u001fˎ\u0001e\u0004'=\u0001︞G\u001e\u0001䨋Z55-\u0010\u001d\u0011T^@m'kKH\u001c㣫HGãe\"!*P΄m}ܝcv5 y[l|/B\u0013\u001eoGos8\u0017Y\u00035H`g'\u0012<dz+\u001aZhр@G5y\u0001I,c\u001d@9Ov\u000f\u001cwnM\fR\u000e\u0012C>e:pAO\u0016SXN,Br&\u001ewQ\u000b\nǁ#2\u001f9זߐ|~Rp\u0002<~N\u0011l_\u0011H\u0005A݃+\u000b_\"t=\u0003\u000f$\u00107@x7p.xBV(\u0013\n%Ӯ\u0016)\ra}SWCL`G\u0011YVU+u\u0006Oh\u0000d)\u0012\fntWHTʉ:\u000e@}&w\u0012I\u001ee\u0014\u001b\u0012e{\b+l!\f{D:c\u0003\t;\u0007w8#\u000f_nr$\u000eP0IHU\u0011+x%\u00144'(zehs(e\u0017g/9^\u0011^҂+C\u001dl$zSG,->D\u0002Dr⋄ǘNaCE#ď\u0003r\u0017\u0014\u0017;.gx><=\u0003\u001ex\u0014=-\nZ\u0016c#Bj(qqӀ\u0005V\u0011-H\u0004`ɕƔ\u001a{\u0001\u0010A\u0007=F]CDDlMk\u0005\u0017*CO\u0004\u0016\u0010yff\"{X'HGG=q\u0006]\b#e`f'&N\u001c\\$H]@\n\u0017\tZOEynڬJ߃R\n#|-ȿ'Ya\u0017=uٲ/o\u0000\u0000\n=\u001d\u0014f\nEk\"*&\u001d=ċ:\\PCQgPݵ\u001c\u001cM\u0003\u001b#\\\u0016\tϦ\u0018ɃER\u001d\u0002\u001f|H1.042uE\u001109r];\\Jw:L\f\u001ef\"]:+U;\u0019Ij)\nw=@d\u0000I \"K,Z\u0004XQl\u0012L!kb.y\u0007\u0018I\u0006\u001b2`6ɭ~3؃|\u001b\u001f>`Yy\u001e>{8P~\u000b.\u0001\u0003\u0004Xy6|p\u0018-mCsp\u0006AQ\u0014pWÇ\u001b\u0014\u000f\u0001(4\u000f\f\u001f[AHYr>b9\u001b~VJ\u000f`iB\u0017v0hFFZ2\u0012\u0011e0q\u0014?\u0019>M@!\u0001\u0003s\u0018>3SSµP[=o\u0019>\u0014A#\u000bwp\u0007gHM\u0012\\Џ\u000bOi\u001c[\u0017\u001e}֦\t\u0011\u001fc}C{0w-\rCF^ªE\rFJ .Y1\u0005F\u0002\\ZF/\u000f|x!ŬU\u001a-`+6990H2Hn3f,.\u0002x\u0007>^^+1(as^\u000e׎\u0003#\u0019!DA$\u0013\u0005*)i<\fu\b)/#\u000e\r|.Cg\r3ٝA\u0017}61\u0019\f\u001f`\u0007'B≒\u0014k/r#\u0001T(\u0018.\u0010H\u00108Hv\u001dgIx\t\u0001č\u0000*j7\bO\u0014`,\u0015mY(\u001b\u001c:J\u001f\u001c\u001f\u000e\u0000F\u001b\u001f?1@Y\nO\u0014\t)+l$\u0013c(8X?tW1u#,s\u001eİ8Rc5[BT2>f.\u0019Ȑ\u0017l\u0003@\u0019\u001f_zJj\f.\fxq)\u0017/\rÉPS\u001ev\u0014㳤1^^\u0017\u0018\"H3\u0006--D\u0001{\u001f\u0010)h<\u0007\u001b\u0001801W\bv=\u0012\u00077C9`E|;0ϯb>8q`4>v+B\u000fC\\6>RR\u000bƇY\r[,$<ǹ:\u0017^_>|\u001c7ё9Z0JGlV[\u000b*gp$WʽZcC)\u0017\u001cDa0-p'5@\u0019&>pY\u0006|9>\u0018ch\t/ظzCc̄XFD\u0000݀$\rrQOVX1(籮\"Ivjh/~,E|\u0015CU*\u000fA2:Zd\u0002d\r:y\\\b9\u0012<`|85N2Dl\\.\u0015I$u}D̨\u0010\u000fDe$CY\u000e>Z\u0002J\n~\u0016X#i\"b[է-$ɮ\ns!$\"^\u000b\u0006I[bi \u001b>$$\u0006IFC^|eՏ\u000fI=yq_˜o8\u001e@Fʈ\\vaf\u000f|V\u0000(A\u0012\tz\u0018բQaO]4/KbRyo[y\u0010$+\u0000\nb!H\u001d\u0007*r2\u0001\r\u001cQ\u0003\"Mq\u00190l$\u001f|\u0013\u0016\u0018H[1\tK\nH3~[\u000bx,D@g7[]ȃ[\u0001\u001e) $u1BJ)\u001cR5g!1\\G\u0019yK>\u0010; Bl'\u0006]\u0017\u001cǏ!e5l\u0001@6ѓ\u0011\u001ez\u0017z\u0003\u0004\u0019\u001c\u001f\rp\u0004l'p|cr|G\u0011\u00051F\u001cXrx\u001biY)\rƘ\u001by-\u0017?Ƨ+C힑m#\u0007>\u0004Ef+7H+)чA\u001fGW2ZW\u001b\u001f\u0004W#\u001b\u001f}k\u001e9񏸄}P\u001b\u001fWZ&#]\u0012\u0002\b3F6>7\u0018?z$7.\fZ9>a\u0010'!\u0013Ɩwo|\u0016\u0018EOn|W\u0004>\rr_-gczNb|a6>G\u0012Y\u00167@H\fʼ4z$[RS\n\nF\u0016K\u000fܧ\u0002JȬhCK\u0006\u000bJ/P,r2ǫzkr%J#ŏ8\u0006>Y80\"k\\&>k7\u001e\r_\u0018t\u0007!#}\u0010R?uՑO\f>|G\u0000\u0018zGF~'\u0002U>_:+>S&\u001d@d!bv|etֻG*%'Xe/{$'M6Ai=2<\u0013\u0001\u001bfsg6A=\u0000F9q&X\fyC)S|0ߑ\u0013\u0018Of\u001d),E\u0002\u0013\u000e\u0006\u000euf\f\u0007hEr}(>\u0001R\u0012y\u001di)\\\u000e$+;:\u001e~V6Ňx!ƃ\u0006}\u001dQ0\f{#\u0007\u001bfHL\u0015;a \u001e\u000f\u0006v|5i\u001a(T&\u001f\t\u000f3h\u0010N/}~A쭉[c#u\"[\u001eQWf\u0011\u0000G\"\u0007h$3]?0>ګv$wị\u0005#\u000f\u0005\u0005v\u0006}9\u0013\u001d>\u0012xHN瑶qak^\u000eSq\u0001j7:R+\"3u$(\u000e˒ܭz\u001d[}ZTo4>f\u0018g6%﭂|)\u0015V!!\u000eUA+5(Oʋ\u0010uq\n:ۯ\u001e\f\u001f\u0011q*>?箽FgQ\u0018\u001f;u&P{$ǣjo\u0012wt/L!SZUU#jM:\u0000p\u0017\u001fڂHssH_\u0007\tUY|6\u00073G\n\u001cto\u0014\u0001 %-\"\tIZz׮\u0011@>L\u0001g\u001ag\b@\u0011׆)\u001b3qDZ[\u000f\u0006@\u001ch՞\u0004\u0000Y6\u001f>{$qV9|j|DL\b+#TqD\u001f:}zZO\u001c\u0017s)FRO(hQTYRx!Tv\u001f\u0005%\r\n\u001f>?\rH~z\u0000y?\u0014@Q\u0019^=_\u000b\r\rI\u0013.Kf\nc牆9FS6o\u0013\b4$\"A\f]1O\u0002?\u001c\u0019v}#(9\u0010\u0006\bsP\"P\u0012}ev(|\u0011@\n\u001a-TT'e5\u0019FJ\u0018.\u0003\r4#qQ\u0006Sb@]E\u00072w/Ӕ\\zgRn͉)S8T>9\u001fo J1%\u0004F)$IPIT\u0005cfJ܏t =Wx`\u00061p}}0BN\u0019\u001b\\JG\u001e}\u0014swF\b\u0000Ӄ`4A}\u0016`\u001a 2$)\u001a\u0012a-R%+:=\u001eKҘ-8(D\u0007g\u001e7\u0014;U2E\u0000)L-\u0000\"\u0003\u0004q\u0014R&\\>\u0011pUZ\u0002i2-Tp$\u0007PX\f\u001d^p\u0010O\u0012{l\u0013\t7yP\u0012-(r\u0016$Yh&;Ӄ҂\u0014Fhw\nEcesF8&%6Y&V\u0014qoIz]\u001eZ^.TZ:P\u0005\u00064\u0010^`G\u0006Y\fU@\u00192M\\*B:y(kp{OHҩ\t\u001c2Y\u001d&Zҡ@PPB\u000bsR\t\n$\u0000áC\u0007P5F\u0010HW\u0010l,\u0018\u0016rV<\u001cG_\f\\%;62=#\u0016&R9?C\u0005I\u0014kH\u0004\u0010ّ~\u0013z:ZFM\u0005gqY\u001e\u0011Wv\u0011(aG2𶭖LM\u001e)OVx\u0001v\u001f\"J}\\Z8?у#\u0011?\u0019z`Ge(T'{dJ\u0001*^mr:]\b\\l2C\u0000mצno\u0003\u000f\u001a\u0011٬'fc\u0014(O\u0016\u001c̠@\u001d \u0019:wH\u001fig9Ph~-!@q\u0002\u0005EJNGy4k\u0006u\u0004$\u001d#\u0011\u001bU'p\u0013^6KBp\u0002h\u0016F`&*ũs<&49p:b\u000e=yphA:\u001d\u0011;\n\u001ecɊӑg S9K3Ԕ5\u0013QaL\u0004&3\u001b$%h`G̹\u0012GcJJ7a\tp2\u0001 0QEӕ(\u000e~鮭\\tt\u001a\u0014\f>'N句*Y\u0013ͽ9N\u0011'+\u000e\t\u0000)A$ĉP\"4H&H\u001c[\u000ed6Aܴnw$@\u0002DM$D?)\u0001 $7nFUT\"%\ntq:)'A/&N?F\u001c\u001bVYB,^ejt[+%\u0005:fBJ$]z;UN$+\u001a\r]\u00134/g{\u0006rt\u0001||ΐI6TPDXN\"\u0010w&B[L:\n\">zX;\u0011L@F@i%A\u0005\u0012\u00059񌞽hd%:\u0006G#\u0004b\u0016\u0013JU9\u0000\u0011#'e3\u000ebS%\u001aF8F[\u0001(]e.d\u0012j~`IWJ4J\u001e\"^E\t\u0011 \u001dy2\u0010a'yN(%vЌ\u001c\u001b(\b\u001cW2i\u0012`2ǯ\u0003pE~(ea%O[\u0003{LH?r.\ff~6!J\u0005\u0013]/2\u001eJ(Ț_\f=\fRGNItiN#\rI\u0001\u00018H\r%dجP\u001ahs\u0005{v'9찮P58D?!r,dEVR\u00146\u0001\"\u0012Hr4\u001dCDPh'H\n%\\\u001fԘ\u0013#\f5V]\u001b[\u0005,\u0006)dME>ޒ2J32y\u0005>\u0015LI;!\u0015rɣ/8dI|MC`\bT\u0001ș(N%11l'H\u0012`lCۈ!\u0017h\u001aqVS\u000bq\u0013y'\u0014\\o+X6CI( >Pv\u000fddU\u0016L 'T@\u0013Y\u0012\u0010?}]ǡˢ\u0013I\u001d\u0012-,;`<ؼf8\n\\N\bO4K񙀖V\u00025YX\u001d~.-nBV-K?ߨ4\"r\u001a񹤵-=‘z\u0016WfOW\u0015.m?DU\u0003毌\u0012\u001c\u0000\"O\u0002)8.x\u0016<:ֿ_\u001d)3֟B꒥\r\\pQHb9,{\u0004Ysi\u0000\\h.Za)q+\b\u00156gR^\tu5\u001db\"\u0013*$\u0019;\"M\u0013V6TɶPѾ\u0018'\"\u0003L\u00043:\u0016&9J6kSFZ\u001f\u001b)f:MdM\u001a\tNa\u0002o\u0002kC\u000eD\u0015+QpcюӪgњ$`rX\u000byy\u0011\u001f+5\u0018G9})?h̐\u001ct\u001c\u0001\n7'v!_MS\u000fq(\u0015g @˩LMss9-\u00019t\u0004?\u001dm\u0004\u0004c\u0011\bӗ\u0013ĸOQR\u0004_oKSj6s\u0018g3&G:9'x$k6]P[\u001a\u0016y(k5i\u0000͜N\u0014DE\u0000+\u0006-QQqV(O\u000fN\u00032؛/\u0010f\u0004\u000b\u0016Jd\n\u001b)l \u0012\bFxD'p\r\u0017nKzOtB\u000bG\u0003S!:AMZ+\u0010YͦSA(j\u0010v&N8W\u0006\nT$M'\u000b_v[\">v\u001cOa'JJډ\u0016Yȝhчk@q-yĚ)aO5J\u0000#l\u001bXW'2x=QW&:ݛ9\u001dE\u000e!\u00045\u0000\">srw%KIu\n\u001f(O?QLp\u0001.i$ÆDSb\u0010\u0006F*I\u0000\u0007\u001e,I͙n;TRp)E\f\u0016j2)PhM\r\\\u0001g_7\n\u0016P\u001d \u0010\u0015Խ&g\u0016r-o(&=\\g\u0011\u00134߈vibV\u001d%E%\u0005\u0012\u000bb)\u0017T-\b<\u000b>\u0007BۥCGv=\u001d`\u0014Q\f٥̚}\u0014p\u0018F\u0007kHUF\"\u0015ɑeJ[c\\\u0016\u00029\u001c;q\b}ʍS\n\u000f91l,{$5ݦB]j\u0019v:\u000fT\u000bR{KR\\\\2T?Sfͩ1zȌ rXc\u0014+\u0004ѵ{΁2\u0015\u000e\u0010eāT7\u0005\r$Ȼzb].\u0001\u0007\u0004\u0005-d6HyS,s7Evƛ!\\֛rң\u0003ڴ7\u0015[͹t\u0017E5MEG4\u0001+s\u0000Y\\\u0014b]zSHM?9`ӐțɄWC\tpXTXX\b\u0015b7\u0010\u001dWYr@e}a\u0001%r>xSp(\u0005ǜѳ4s\u0012we@M\\v\u0013+SXؚ=A S?\u0019\rR\u0017\u001c̋6Lc\u0011櫸E&f[|Zɩ\u001cvQ\t2WYp%x\u0002\t0<7p0\u0019}rz>\u0012\u001eJN\u001c\u0001ie$^\u0015aDNe*2MN-\u000b\u0005\r\u0016Ci/l%Y/tHNe\u0004e @*wON{]HN\u0001YSPy~r\u0002\u0012r&j\u0004{0Աs\u0004I\u0005\u0014#,=7g\u0013\u0017\u0015S&\u0019!\u0000T\u0019$5UQ̀U\u0014\u0014J\u0000O$X\u0003\u0010씯b`\u001a\u001fl$51n6Hr8>ݺ`\n\rSϹ$\u0014T[\u00136\u0010WY4\"*\u0018\tWrҼ!s\u0003hkU$\u001dҘ T\"U\u001aJg\u0005TP`rl:ea-*S\bnST\u0001\u0006\b8\u0015>qʨ#V)Nʘy_0๰Q*Zl܌SJd41#)[\u0018|_\u001bqzz2l\u0002Ŵ N=\u0004hq\u0001΁q@o\u0013fQq\n)\u001b?@`h)\u001dc\u001d~6)tI\u000bYڴ>P\u000bq*/L\u001c|}ĩ\".\n~W-N\u0011Z-7\u0001S8\r[r@W\u0007\u0005@8%BR]NL.OU$\u0002\u0000^:N\u001cN\u0003pLd\u00077'\u0012E8gڻ\u0018ԇha8EE4\r\u000bKvLJ'м\u0005pjC$3nLtm8\u0005\b\u0004&\u0010\u0014±t}qr8\u0005^o'S&3NSK0I4EK\u0016GJ2X\u0018wP\u0011\f{h@8\u0015GT\u0017׉Sω\u000e\u0010wT %q\nTa85|\nTů\t1UT-\u000e\u0003Ly0\u0014}q(Ұc![\u0007\u0016Գ\u0017\u0000'2 av5Eh꛾^9\nvnGJ)pF*$i\"\u00184\u0012kB\u0013\u0002.d\u0002l8z\u001dT\u000e\u0007`[é1~\u001ddїI\u000e)\nfVid\u0016#U@\bR\u0016$(\u0000Xp\u000e:8EY$HNET\"A):BNixO|jX\u0002>Ө]P0p*f>`Q\u001f\b,j\u0003\"JNFA^(4f`Veg\u001bg87+\\ϻ\u0014#EāS%mkFs4%^\u0006N-\u0011\u0017e\u0012ۼ\"mb\u0014Q\u000f\n\\-&\u001d)\u00027iP3XzT\u0005O\u0006XJ-\u001eu*5F3h6/FᮬRuٕm\u00019\u0012W$S\u001d^uɹTR\u000f\u0018T\u0001'D\u0016n曺\u0016{N5\u0015|$q7\u0004( \u001871\u0012EnU,.[\u0014dgkSI+.UuW௬o\u0012{qSK\u001a\u0013&\u0002#Z\u0002MIJ\t4\u0005\u001a9\r;S\u0013Ѻ-+\u0002\u0017dz/%(pʳ\u0001l7\nk>R\u0007?\u0003?_ӆ\fap~R]܆T$Q\u0018\u001aRh'`S\u0010Tz\refw\u0003)gz\u0014߾oJ\u0002KNɊBHqupՉ<\u001a77s\u001fKojcR\u001347B\u001fPң)\u0004T\u00026\u001e!N\u0012yjx\u0018/ߔWK\t7\u0015\u001fF9O\u0010\u0013\u000b\u0013ho(\u0014J1KGŘa\"8D\u001aJԠ;\u000bg9P{R۾zoߔ>\u001eE\u0002~Ta<\t\u0015ꉘd\u0004J\u0005\u001e#ʶ\u0003\u0011dEE\u0014`woWJp+/\u001ck\"\nN\nM1Ȉv\u0019F.8Ų\u00131{$\u00159O9\u0014g{!,CpJ?5bpkT)(Cj\u0002NaD\u0006N\r\u0013gz\u0000\u0016v\u0006N-\t\u00005M.So!\u00161;8\u0005\u001agQE5<\u0000\u0017\u0016\"8/呴a$fC\u0007SaPm_2p^D,\u0016X\fDS\u001fɵ`\u001atS5Y,@S+\u0019=$\rN\u0005'f\u0005=0mP\u0019A`Vk\u0011\u00144U\u0014?Z[z[U|l\f!\u001fMo)\u0000d\fQaN\u001ei\u0000\u0015\u0016\u0015r(VQSn&f\u001axTI*v^]H\u0000x۩Td./\r,?\u0002)(*\b;n:k&':N1\u0003\u0011\u0019\u001f9Ͱ\u0002HL`oemc\u000eg;}\u001a\t4Ta\nľ+\tϝ\u001e+#p>i NiѮq؍\u0019լ!a\"1hX}Sl[8\u0019rn{3_YQ;\u0005\u0003\tjপBm\u0014ݩQCP.qxeJS8F\u001evܩO\u0011dƨ],K\u0003=ܩ\u0018\u0013vNωSmz\u0011K`\u0014i̞:cw֝8\u000b\u0006w\u0002HS0S::b\ne\u0012֝*9P&ށvS\fHECLS\u0014(p&\n[\\=\u000bVrUZԓ\u0002փީ\\\u0001\"\u00107\u0018\u0013N\u001e\u0006NW@Sy\u0002|\rY:;,~(qq)o!7NA\u0019O*T54ԕwوӝ+\u001at\ba:\u001bShܺSXh3ݡϵZNk֝aZ_w|u.\u001b@Zч\u0007~㝂-׃@xN|@w*-2u}qAf;%\u0010\u000br;Ћb>\u0013۩0\u0011⢩ZNRMS\u0002!\u0003\u000b\u00118\u00187C%\u0000S%05\\*$\u0003e|0r\"\r\tE\u0000)\u0004h')VE˄\u0012n\u0001YBVv*yBi\u0003\u0011N\u0013\fE\u0014\"e};%,\u001a{v\u0018vj@W\u0007\u0002½Ssn\u0011SR\u0014\u000e\u0019\f7m9\u001cb\u001d\t\u0004\u0015y?T<%XT'\u001c٢U\u001a\u0004:\u001a㺕\u0003\u000eA\u0006OeR|\u0011@ӤN\u0014\u000e\u0011VQ`@/߿C\u001d8\u0005\u0010\u0002߆罿\u001a4\u00063$)<..lj\u0016O\u001d!\u0001c:\u0012\"\"D\u0001\n-N\u00012HP8W\u000f'wpSt\u001d%tSKP\u0017`wx12\n\u000bIx\n\u0004YӆHɯSu\u0018\u000f\u00105\"ۆ :q\u0017\u000bۧx\n0\u0017dwۤD&nVʤ12%@)z\u0016+aeY3̍0b\u001bT\u0002J\u0019Y\u001e\u0011\u0015$\u0007%dEJX\u0002\\\u0001\u0001\u0001\u0014?#0\u0007aQ\u0010A\u0018\u0018b\u0010\u0006\u000bKi'/\u00147q #0L%\u0005c\u000bC\u001bXQvEY9E/g\t<\u001fQ\u00147l\u001ex\u00069\u000b2\u0017{(\u0018xa(p&\u000eU8UnQ\u0014\u0015ź2!B1\tE],\u001aFB2\u001fŽQOf *HBH1s$,\u0014Z4TR\u0013\u000eydž\u0010\u001f,?;kl<>V^u\u0012^\t\">Ťm>\u0010L*\u00054\u001a\u000e'M4q\u0018GObf%'у\u0013T\u0004-AW15\tń.S)M\u0018!`JY\u00183\u0010\u0006ڮ]~x\bbhی..xs\fظ\u0018_4 Q\tNU4\u001fL\u0019\tP\u0006+_}l~\tR\u0019\f\u001f6H_f\b3\u0013ud?Ll\u001eS\rþ!8h\t\f\u001fs/\u0019G\u001b\n:L\u0010~\bǫWRE0$\u0012!/BS:\u00101\u000epYl6~]#8(HH\u0016aBL\u0002\u000bD!Ȯ\u0015oİk!|j\u0019Jq4\u001a^hAh̍zJ\u0004\u0012_8>OY'o8|v?\\)!Q7=#0)u\u000f_ԔoFD)q5$.՝+:%EP\u0006O(G\u000fLي\u0012\t2 ,7T(UHEUo\n\u0014$\u0011+?\u000fҎ²\f:\f\u000b\u0012HrGR\u0019\u000fq\u0013N1e1!~\u0018\u0015}?\u0016/}\u0014QLqnwX_Ӈ\u001c\u00126e_-@S\u0010ˏߵA9~p\fcD8\u000f\u0007!d5\u0018|<4\"O0\u0012µ>h{C/\u0018\u0011G7B|ThGLf擅C\u0004[)dm$yQՓY\u00067DRh>zwAE\u00162sy\u0010\u001diZXA,>\"Hп\u0010\fL!*~Ic\u0005m\u000e۟ѝ`\u001dL89dx/aR~0\u001f$hyA\u001a_\u000b\u00163!\u00041n&\u000b\u0019/P\u0011\u0018\nj!\t,5oii\\҆wO\u0019~}L=7k\"f`)dRS\rYE2R\u001d\u001eg0\u000eV0\u0004%wQ<=\u0004ذ'Cp7\u00144b,(\u001bȶIhެ\u0018\tR\u0003fvb\b\"Dlؙn\rGC\f_5c%,?,$AId\n\\f$91OHL|\u0014PDiB\u00071p+9H\u0011|i\u00143J?f`Pay\u0004?\u000e\u0006Mt/bdͫF4o\nQ#.$*\bU0\u0015\u0016\n7Qb\n&N]hơWym\tŞtEYge\u0002eߨao0m_IJ\u0018Cla!6g`e<{NSc\u001c9_46&T$Kq##w\u0019\u0014\u0015\u000b-\u000f\u0015==\u0012[ad]^dX(Ö3\u0011@\u0019\u00107*?\u0013QB\u00106<\buK\u0010\tdP)d_H:\b\r݌B-ޢ`/\u001f\n%\u0016\r\u001a\"\u0013NfA\u000e38<13\u001d?\u0004vn\u00182%\u000f,!'\u0019=A\u000f;\u0012b^9Q`9\u0019\\Rcm5ƍ\u00166\u000fj`OxĠs\u0007-\u001da^\u001b{\u0019\u0014((]\u0010\u001ad\t(\nr~Y}bWŤ|Fo\u0017\u001a\n\"̼$!\u0018K|B9\u001dAe\u0010=۴:7P\u0012ff.\u001dE\u0011M&uB<.NC=\u0005E\u0004z$yW\u001b\u0000\u0003\u0016p\u0018\b\u0000\u0002\u0001@l\u0007\u0014\u0000\ty,\u0016b\f\u0006\u0006\u0010\n\u0006\u0018@\\!$a\t\u0000\u0003\u0010\u0010\u0001\u0000\u0000 A,^ϷXGQ\u0016S%e4Y&JYMc\u0015y\b\u0007B]y\"PY[_eCZ\u001ej?eQ}\u0001T\u0012@3\u001a l8tKY\\v`׷],L,R\u000fe1dzr\u0006*1{s\u001a7Y(^,\"\b\u0002'\u000b\u001epէC*\u0016Dj\u0000\nddaF,JML?z\u0011\"0#`K\u0016k,y}rb\u001f&]݄߰A+BS)&\u000bn,\u0006f\fd\u0011y ɢ\u000b'\u0002\u001f\u0011\u0000\\},E\u0017,|Θ^gd1RC2ϴ ,\n\u0007hIf3u'#\u0002JM\u0016t\u0000iO\u0016\n*%Nקx\u0002}X\u001d\nP\nbP\u0016\u0010'@GCRXe\u0000\u0019e7)\u000bV'K0,ஏ6W\t_};/\n\u000e0[\u001cYżY\u001f{X01)\u0016L~0ʢWQ\u0016ꫡ,,|P&R}P\u0016\tL+bH\u0016eܨrF*蘔\u0005\nQ\u0016AOK7\u0006g\u0018\u0006((XXEV8> \u0004\u0003%\u00170B\u0006\u0015g\u0002H\u001a_5\\AI`:n *I`\u0010\u0019\u0016`>ģ\u0006N?\\B&\u0017`EYH\u0018.t\u001b\u0011\u0004;\u000bLEY\u001c\u0005EY@Oϲ\u0012#\":M/ysX@DYPE\u0004@W,NQ(\u000b2\u0017:_v\u0004\rʢR\u001fWP\u0016oݎL\u001f[\u0005^\u001fk\u0005\u0005U\u00075kE\u0001e\u0011,AĞ$/Q\u001c\u00036HS?,\u0006\u0016$Ob\u0006B.\u0019~Nl'BǒT\u0015eqnc21A쵧Nj`w[`C\u000bwM/D\u0000\u0005\u0014H*(Pg桛()\u0004\u0015>ŒUl\u0012EYo)3zKʀO6\bX\u0010\u001b,\u001ex\u0012w\b\u0015TN\u0007G\u0002P\u0016\u0006i\u0014l\u000fΘ2wޅYD!'>)\u0019Mޘ5$äi(\u000b< \u0013\u001eX(8=S7R_\\^Q\u0016\u0004L\u000bK4EY [jԮ(\u000bנ\"}\u001bICs;,;E&Y)Uw[cbO,HUud7pT|,$\tl!NEYCK\u0012E\fwt\u000f\u001dK8`gΥEY<\u0002d5{\u0002uh\"܄\b\u0006g,\u001e\u0007m?5\u0012\u0017\u0018d\bÒÅψ-ɖ86\u001ewU\np+\u0003]V;el\u00161\u0011`E1s%}Q\u0016\fpJ\u0014\u0016ȪtlZ\u0010ɖY}0R/m\u0013ׁ\t\t\u00135\t%\u0006+ea==-f:-HxU{)6wDaQ)\u000b_3޳\u001b)\u0010\u0010\u000fT~R\u0016\u0007Ő~aP7P⠾K3r)\u000b~7\u001fR\u0016rԹDՂ\u0018AJ\u0016\\Ѹ/9:'EKc%Y\bV$~\u0006\u000f5\u000b著x\u001c\u001f\u0012\u0005M/|:\u0012RN^,N@8\u000f\nR\f\u0005hp\u0004Ő6!\u0011J/&Wkb\u0006\u0001ՔE\u000fJ\u0011 צ, CU\u001e\u001fA\u0019j\u0002OS\u0012Hwid,a'\u000ekeAV\nVǶ\u0000\n0P KBQ\u000e\u001eke,\u001f:yD&ݕQX,EY!ەřUl)8x\u0017P(\u0017hZ6\u0002\u0016;3m0A\u0015\u000bVB\u0017\u0002a\\KV\u001dd E܇^Y;\u0015;'{\u0005\ta;\u00026V\u00141D꼯,73w\n\\Ï\u0005͂B}$\u0015D*\u0017s[+Mب79\u0005Znq_Y0\u001a.[\u0003\u0012mz{' d\u001aCQ{ϊfasz5\tȼ2V\u0016XW@\u0016\u0011q\u0006~\bB9\b\u001b(ӽ8TW\u0016*ey'?{dpKǍE_^Y3']\u0010\u0014\\x\u0019\n\u0018\u001a=0?\u0002W\u0016@->=\rXW\u000bI|\u0003I\u000b\u0015>wW+\u0004lGW\u0016\u0011\u001a>]\u001c*\u0019,\u000b\u000fr,,|kI@L,\u000b(gI{\u0005\u001cUzX\u0016\u0012hd/phzH^\u00016,\u0002#8_\r%\u0013X\u0016̦*yL\n(\u0002\bK9\b\u001d\u0015ǥ=!X\u0016n5\u0006\u0014\nJ\u001cNqD\u0002AK\u0011p\bh30MHRY\u0016\u0003$SXAU|\u0005MX\"KE[\u001d!Z^œe5*,8u'TdY\bov8!}\u0002f7`Rx\u0005:lDu|*,Y\u0016#\u0000M5Re]\u0001b\u0018&fYW͘\u001cr\u0014g\bR!E\u0000D\u0019\n\u000b\u0000Z\u001d*sn,ϻ³f(N-c=\n7\rk\u0015?\b0y,dbL\u0001U\u0012e\t*\n[t`ǻB)>2F+/\u0000IJXn\".\n|dY\u0011aCrt$\u000e\np\u000f٧%\u0019Ȳp!k~a4r+\u001at\u0013L̡.Uw>\u0005=\u0015FE,\u000bpT{!kQw\u0005\f\u00077Qx^Z*pׅ\u000bˤea\u0018CEF(P\u0005eQ:ͱeQF%hϻI\u0016\\mZy9#py(ႜKβ\u0018Q`\u000e,`4\u0002M\u000bh#ɲN\u0002Ȥ•S\u0005\u001e\u0002[4$o;\u0005\u0001i,\u000b\u000fX\u001e\"\",\bi\u00195=+x\u001aIP\u0005YN|J\u0014#@ûh4p(q\u0014Y\u0016#\u000b\u001c0\b\u0015\u000eG\u000f,\u000b\bNȲ\b&\u0000,JGaD\u0010\r\u0001РE;\\2R\t\u000eŲ@2H\u0015Rw5\u0006ęX\u0016\nC\u001f:\u0010jX\u0016\tDۓ\\!7X~hi,t\u0002\u001a!\u001aaG\u000bm\t\u0011hxm~VJj, 3weu-,\u0000lYJq\u0004,Z\u001bQ\u0001IJ@_D\u0016\\0X\u0016\rL+K\\LIJ{Dz؞\u00198\u0010\f1t\u0002ͰJZH\r\\:Dz5;W5Αp\u0012\u0014u\fg[\\.\u00175G!\u0013E}I\u00032\"E@\u0013D^~\u001d(@!:-}w\u0005\u0012\\u\u0006]A\"\u0001X0\\Y`G\u001bݾ>,+ᵌJT\u0004\u0016Q\u0015tHwߘ8\r\tL\u0002\u0014`&0\u0001},LOä,N\u001f~\u0015P)\u0000\b\u00000vW\u0010\rIq+\u000b\u0014,V\u0013}\u001cգGH?%(\"Ŧ4I\u000b\u0004\u00138E\u0015:hm$\u0019\u001c#\u001cm,`\u000e᣿b{(5Ba-1k s,\u0013V\u0005\u0007L\u0017şi\u000fV\u0016\u0007s |\bâ\u001d\u0004\u0015\u001e\u001fD\u0006B\n2xE0A(ZYԖ\u000fכ\u0003Vx'={\u0019NB@O\b1#6\u0002:(w<\rLP}u\u0012\n\\Y\u0010\u000fB+\u0005Y\u0011-AC%)֕E]⏙!ٯu\u0013~`\u0019y)bY?m6>>iVBq}\u001c\u0014,\u0000\"\u0010\u0003\\#EQ\u0014UMQò \u0018r#=\u0019\u0006M<,૗g7A,\u0006`X\u0016NE6\b\u0017\u0015l\u0006#o\rX\u0016\u000bma,TA\u0018\u001f?נ\ba(\\vW,N\u001c\u001c,\u000bqQ$|eV]B\u0000.SBц7EM\u000fE-JBUB\u000eH\u0005'\u00052gǥ֥r+\u000b*\u0019W\u0016\r~\ne\u001c,'\u0010_KŠ\b\u0017\u0019\u0005٧E+Z3i\n\nmنQ8md!\u0005Y\"ŲO:Wf\u000f\u0018I,\"5\u0016ҡlX-\u0005஘'\u001fX\u0016uþ0\u0015\u0005(\"nX\u0016\u001f\u001bOۭɟ@T\u0007H\u0001hO'+2\u001e\\yo\u001c\u001e(#,n\u0001\u001aXOD7\f\u0014,ݓIEH:A\u001c'3t\\\f\"-\u0012\u0018~,,\u000b&Ctȶ\u0002$͆e\u0001ĭ>\u001e(\u0016X֔\n\u0014܆.^R\r(H.AgzBDR\u0019.bY8\u0018=?\u000bk,䙇Fw.q:@ \u0006\u0014qrj@1\u0007u\u0014e\u00175\u001bV\t\\\u0005\u0005P\u0010G%\u001fzd0\u000e\u00065,\u000bkeʢ\u001bGBz\u000fnD\u001fj\u0000\noƥEaYXq]sAE̯,K\u0000\u0003-5+xf]5\u001d}e!֍9y!٦^+,NkZ'\u0015yBvwg\\\u0001\u001fu>ZOIZ\u001cOбAy\u000e+Gs\u000f\u001a\u0013^\u00158\u0013cq;\u0006I\t_\u0007\\aYxj\bX\u0016!{\u0016~/~t\u0006m2ل_YHn\u0015Y2\u001be1\u0016_\u0002zz\u0002-r$\b z\u0002Y*sN\u00137z3ܫ\u001cy\u000ex5<,\u000bi<<{3\u0010zRо'\tv%oFĿ\u0005^(#.\t\u0006L=PYAKe!Q\rL1'h\t[K\u0000𬟟\tXY+\u000b0ω.L\tClv6KD/,(*/\fO6'\u0001ix9߆h\u001eX+ƉF\u0001z*|\u001d,ܸ&l\fJ'\u001bLUN(h\"V_eT<1\u001b2^e! g\u001e\u0003oJ8\u0017\u0010z07S2A'c\fiPs,+,\u001bp\u0013n礝z-LŹ\u001eR*\u0011\u00031N\b=QF|\\h\u0013D5AWb?.;Å\u0011g\\\\\tKe\u00157L38ooF\\¸S\u0016Q\u0001S\u0016<{{~'\u00031fre\u0017\u000bIz\u001aT\u0016ޙda)PiPY\u0000\u0010\u0013uƧI\u0012\u00122\b;AMԚw\u00104^D\fEY\u0005+\u0015\u0004x9QY`biwrY`\u0019Yo\u0001\u001aQY\u001c~\t~(ִ\u0018HEeAy\\\u0002>r_'\u000f\u0003I\":Gay#\u0002\u0018EUċrr}QbG%ʂ9~ˎ$q \u001b\rLB\r\u001dNQ\u0004[B^I\u001b\u0005\nU#\u0016TY$l8NA\u0013\nWJ>9\u0014=p\u0013ʰ?\u0017hnLK\t6pd]*\u000bl\u0003\u000fYU\u0016\u0017\u000f{Yz\u001b\"C\u001d\u0007K*\u000bC\u001e\u0015ͧMz^\u0007\u0017v0Ne\u0001e($=/A*\u000e{\u0003赜ʂǘ>\u00175An݃;Wʰ>4\t`*~_}aH-,,\u0003ރ).'_\u0018@P߯\u0007?Y)92ȃ*X:L`]\r\u001cE?TxzV_eǐꝽ_e?\u0016Ixn\u0005գe0.ʂCF4\u001bR>\nuVA^\b\u0013d\u0011\u0013$E\b{E\r;{\u0010\u0018k\u0002F@1гZe]\u001dB\u0007lyD,[e\u0001\n\u0012\u0016\u000bF|\u0001ӱ\u0012V\u0016A9\u0000\fJQ+ ?O\u0017<,,{\u001c)ߕ\u0005\u001cu\u0015*~sK:\u0007RC\u0000\u0012zy畅 \u001b$F0\u001fY\u0018#A{eaqQ}a,avx4TW\u001694\"+\u0005(p\u0000//%daQtj٩W\u0016t(S\u0015}e%\tȧV\u0016!\u0014'V\u0016\u000e;BT|\u001a\u0014\u000b@'\u001f\\_!nUE\u0018+鳍(n\u0000\u0017P0B\u0014AV:GfAu\u00149P磄;U\u0007YL-Er:+V\u0016}Ru\u0002\\Y\\2\rÌ$\u0011p3I\u0018\u000eɠ\\Y\\@&J:\u00117/`+x!—\u0012網h&\u0007ʈHPb\bx\u0011*'+9\"-1UP*\u001b9\u000e\u0011\\*C'p\bhg\u0002>KtK\u00128a,\u000fnæ\u0007,A{$\u0004\n\u0014\nU\u0016\u001eDf*0\r\u001fC(\u0017R_\u0017\t〕g\u0003WY\u0005rrh\n\u000f\u001e\b} M=qw*\u000bJ+v2\u001d\u0012\u0018yh,UWy.,`#1V\u0016\u0018~7WP³>ߴ8V\u0016$\u0007\u0012m\u0006$P\u0004-,QmQ\u0000w0Bg\u0016w\u0014\u0002_围cWz,\u0016#[QZίVY|YH7Qq^\u000f0\u0014!tśodDLUY\u001e=*\u000b\u0000%Ogh}\u0004(Y@c\u0003\u0004l\u001f}\u0004L3J$\u0011'/\\R\u0007$F\u0018yʏiC\n/(#nq\u0006*\u000bFCX(KQ,|fjf>\u00029\u0017*(x<,ReQj涗\"Sw4\u0001C\u0017u*>@,^>S>}G@Yc#Ąc>\u0002lLR9#U%\u0017?.v,`VJ\u0003G]7#db\b1R\u00171n#\u0002UK99%\u0016\u0003\u0011\u001c\u0002O/x?m\"\u001avs_\bmd\u0018\u001b\u0000#DDLU2\bz\u0002\"|[/!\u0000x>B_1tH,\u0005O9Q\u0016!}K\rI0!;(\u000b\u0018\u001fEQG\t\u001c-we;_zΖ\u0017\u001f!VBY\u0011\u0005i\u0010e\u0001j.>\f\r=5)ed?@\u0003m\u001c~\u00011\tD\u00023\u0011#@\u001b .D!RG\u001e{]sChR\u0016ob`6@\u00114)L3ApUMYbobx#Էˊ^\u000f\u0000\u0019LYtuvz\u001em\"WMM\u001dbN\u0003R(вM,uKKY`h[W?4*e\u000182謢\u0011\u00143\u0018(NE)\u000b\u0003{\u0015ؗ$qb%7q@PY8jIUβ\u0016 x\u0017QmQۜPT\u0016ɽD@q\u0002Ne4\u0002x\u001ak\u0010.prڦ\u001d\f\u0017#8\u001b\u000fQr%\u0005A\u0019ֽ\u0018\bB\u0007S(Q`\u0000,Ɉ\u0016)9)œP\u00111˅ܛ\b]ë\u0018Y+F\u0010S\u001b\u0000Xxb\u0004\u0011>]܏\u0004\u0015#t݃\u0016\u001bUDH \u0010h\u0005\fJb\r[eѮU\u0016\bݽ\"L\b\u0017q\u001aeyTzV\u0016Q,<{v❭:k\u0017,QxG4\u0012\u0004\b\u0006*X\u0004q1BT+#ba{*\u000b`yCD\b;봶Mat\u0012.F\u001e\u0014\bM9\u0004b>\nE7XwL.\u001eE.\u00182]ѝM\u001eWN2³ljb\u0004\u0001/\u001cz8\u000f\u000fP\u0016\u0010\u001a\fb\u0004\u001dPwBTFA3\nG\u0018sw\u0010\u0000nb\u0004(\\ZҎ\u0015Ӌ\u0011అkeOY\u0018(Ҳ\u0018/\u0001*t\u0016\u0015dY\u0013\u0018aHYx\u0001FQTn\u0015#4<ԙ}ޥogVU\u0005\u000eHS\u0016t\u0014S\u000f\u000bי;_\u0010ה\u001bS=Q\u001c\bamǙ0\u001cΔ\u0005.F1U3(gr\u0002RMY\u0003EAݦ,\u00041$\u0018\u0019I\u000f\u0013QJʂ5x\u000b\u0019b\u0004#0H/HP,)סC/M_aK9S\u0016@\u0013\u0001\u001bN>m\u001a\u0000~{R@%OY\u000fG\"9\u0005Ǹ\"\u0013,Kg,O}/=O\u0002\u001ai=ˋ\u0005gT8iT]5h\u0013{De4\u0003\u0011\bAL\u0012]\u0004\u0006dz\u001cIe\u0013GYC\u0012>@\u001f8\u000bu\u0011>\u000e\u0018\u000b+mau,.l`YYߜ'U\u001eNU\u0016f\u0006/z&7+{tfN%x\u0007\"\u000e\"\u0010\u0011IqN~>U\u0016;U#^2T\u0017AvKLg^q;F[Gu\u00110Hv0,i&85JQeA\u000ez*KR\u0017Adj\u0016\u0007TY\u001b[bsUY\u0001ģr*DaB\u000fe]C-K\u0004\u001cd`k^~W]\u0004\u001aCrTT\u0016\t@\u001a\u0006M\u0005c5ॠ`pOYD\ncaHS\u0016)r\\ӫ[KuS\u0016\u001bU_\u0010(+>d\u0001@!x\u0006Pʂk5\r+[\u0006\u0019@\u001a-eQ7eaK)\r^&}E\u0001YoV{{\u0018>\u0003Nuo\bDr+Ѷ\bP!\u000bi\u00006\u0006@eAgW5̜A.ࣃ+׳Z*`\u00126;Z\u0017a]\u001bg~r(eP\t x$\u0013&_b9PIT.SQ?Yڗe,N1M\u0019],Y%ڿ9U܎nHXaGiݖ\u001aPpp^%*-\u001b/~\"l#\nC\"d`j\"H\"]yGB-\u001ce]+@+\u001b\u0005hX\u0017&@dž׵q\u001cgT08N2S=\b@RZ\"\u0005\b\u001c%\u001e}]6R\u0015!@Bd\u0015\u001a>/r3\u0006ډ'\u0005,dT \u0000b\bꪔ\u0005N'\u0016\u0016M4R\u0006 {o\u0012Ի5P\u0004rp.@\u0011\u001b4R\u0016NQO8&zqД\u0005\u0011MY0DU,\t\u0012)eAu\u0012}J)!Au#֕\u000fD,8O\u001c$\t\"\u0005_JyD\\)8ʖ\b\u0015eM8\u0003\u0001E(\u000bƗoLL\u001dġZt\u000fB\\ظǑ뀡D,.Tt\u0002\u001d\rzFYݐnE]'\u000bʒ\u000e0S\u0015 0F{\u00146c\n@,wȋ6\u0018\u0005yb\u0011FEY좂$iӸp\b'1+s\u0011\u0011\u00163y\u0018\u0006BWZ8)@Utd~=Z\u001dD\u001fرN0b%hU%cjP\r,$cM\u0016CpO?d\u0012x\u0006Z\n0@,\u0012dnjw\u0015:iM\u0016&Ď[)-l@\u0001mc];&B(dUs,&3]\u00113Ȑ[&%2Y\u0004SL\u0016`\u001dU{\t\u001f}C:S-\fr?5E|%aWbŇ@<\u0019x\u000f\bSPlN\u0006,bw91\u001d\u001be\u0000W\rJl\u001fW\u0007\u0003\u00141dQN>ʤx\u0003\u0017\u0011\u001a-*D\u0004\"\u001f\u0004dW\\E/YDΐD\u001dA\u0003q`]a,ę&\u0011{ɂ\u0014$+dA\"l·9Jk\u00022D_\u00008T\u0004!%\u0011RZpD$4K\u0016\b\nL\u0016>'\u0001JwW\fdQ'\u001fo9!aO(\n\u0002\u0011h81L\u00166w3,6\t&geKП\b4l`\u000eĵR\u0016\u00075\n,dQ5?C\b\u0011\u000f \u0014LώxH,d[d\u0016ə\u0002kHU\u001fN^f\"6:jt0!\u001d@ϛ\u001a\f\u0013l\u001ddcmcOd!v\u0018\b\r\u000b0Y\beY\u000bwd\u00035Aedq;S;\u0011{\u0015r;\u0010}``;29&#v3T1=fqy97``\u000f0,Ċ\u00125Q!\u001aI&\u000b`f\u0015VaAwh#>F򍁟|4Y!\b\"XF:}J\u0002\u000bvind\u0001\u001f.?2Y\bMHbP\u0013\"2/GZ|bh\u000fYN\u0004\f.\u0019T\u0005)[\fI9Y5YȂf\u001f[i!e\u0001\u001d Tjw-a>%s\u0000\u0016f*rɂ>N\u0016\tl%1h\u0016$\u0007cQ\tb6\u001f\u0003\u0006}\u0001(\u000b-9Wo\u0013\u001dۛ#ؓ\u0004n8X\u0016x:xG[)SGY`\u0006\u0005%_TE63S\u000e\t҈\u0010\u001c\u0016*sZ2p\u000exvlh\fEYH`@J_\u0005 3\u0018\u001c\u0002:=#%,\u001c]=\\L\u0014\u001c4WS32e)\u0000@j=,B9w>U\u0011),@goR\te}*:v(\u000b+arv{\u0003\u001e\u0018\u001e\u001coc5Z\u0014\u001e霃0H#\"Y\u0012^c\u000fh7p\u0000sPi\u0006x\u0003+&TŸA(\u0006K8T] B\u0001)\u0004\u000e\u0006Z\u0017~\u0019,7\u0005ea_c\u0007\u001a\u0001&\u000b\u0013R75\u001fF/x\u0012oi4\u001b>`֯7RMYEVn2\u001cƧȗM\u0015(ۧ\u000e]@x\rgҳ@Y\u001bf-mtl6YtEUFtbM\u001fMüڱP\u0016KF8+G\r\f\u001fך\u000bʵO(\u000buK/\u0015&#b/v\u0018\u0003D4Hd\u0001>󘻺e\u000bq\u0015y\u0016 -\u0002Bt\u0003$\u000bH=G\u000f\u0014\r֊(\u000b8:RB#,\u0000Cxڻ\u000b\u0010݀\\78Q\u0016Eb\t\nkB\u0019e[\u000bAFY(\u0002_\u0014\u0010ۘ\u001ce|C7@@V6\u0012vc\u0006,\\Ȧ8[Q\u0016]\u000b@V0\r ?\r\u0003\r,\u0002\u0015\u001feq,K{\n\u001aDZ,\b\nG]\u000b*Is\u0006\u001dER`s$׮e\u0006ND\u001fc\u0014\u0012t\u0003YL2\u001fM0\u0005ʈ&/z0\u0014^X(\u0016V\u0005\u0005>\u0007w\u0002,\u0018\\\u001c\u0003{<20!\"fPN(zJAJo30Bt[7RuQ\u0013&&\rLty\u000f,}`Т\u0006\u0016\u0014\u001e\u001f\t6K\u0014,M\fM\u0004\u0018M)r\u000ff0\u0017h9c\t˪OQak \u0016fE]hB15\f<\fˬ\u001a&@\n=˜P%\u0014Q ᅘ(b%Yĺ\u0012\n%C`\u00040\u0016\tKI\u000eR\u0002*ŐTe޳W,H\u0016~s1%\u0010\u001ct\u0012\n\u0017fl8SyZ5ll$>\u001e\t\u0016OQ\u0007U \u001fVB1\u0010\u00142@V \u000f\u001fd\f\u0000a91ф-#)\b#s\u001cYل2\n\u0016wAdAU\u00052\u001dꖑ\\]\u0017\u001f0\u00030aBA\u0001u\u0013\u0014|c$3ݦe\u00066B\u0019\u0019i֪\u0012hj264Z¥C\u0017xAlЛfR6;S&(r\b\u0005֌=#Zj6Ju\u001dNPf\u001f$ͬp\u0007 ַ\u0019.\u0014\u00145\nLg\u0006YfY\u00195\u000b\u0014\u0001A8\u0004\u0005~[ \u0006KE6WSPͨj24]\nf賠\bf@WPDQ\u000f\u000fu5P@@A\u0019\u0002\u0005 \rNn\u0006\u001e\u0003\u0014f\u0014k\u0004\u001fO'.Ap\u0013\u001e\u001cq\u0019t\u0003d%\u0004F\f\t\tU\tԇ'L\u0012~'N\bN`C\\83c'\u0010\fA넒Gx\u001b\u00047\u0003mN}ˉ7+\tӎkl8@\t*ĉ\u000fNfoŸ\bf~\u0013d\bb\u0011\u00114ApfDwz\\85\u0014p]5Q8;'Af\u0018.g\u0003i\u0002ܡ\t~&:\u0013XΐP95\u0013QAD\u0012\u001595L4UΎNO(g\u001a^.L\u0004\n\u0018fEQ\nbby\u0017&br\u001dL|/0q\tY܀K@DZ\u0012K%~%\u0000.w.\u0013gSq+ΰ\u0004N5Җ\u0013lٯZ\u0016Zb\u000f\u0012\f\f4,1W\u0000]\t\u0012r\u0006,\u0019L8{\u001d\u00068\u0016?׉J\u0010T\tsJPg>%̓VSŒ;\u0010@\b\"%23nF\u001bɳcD\t\u0012N(Ag0\u0012{\u0012ONhN\u00027P\u0016gt\u0003\u0012tŀ/\u0017\u0004\u0011q6\u001agb\u0011^\tlǙ\u0019\u0004\bu\tz9\u0011tF\trj\fӍ3\u0000$\u0003Hh\u001f\f\u0001`dJq6nO\u0012\u0016ȁ#-Xβ\u0019Ag$\u001f:03\u0018r#\u001f,{-&)3c\u00184P™\u001f9x\u0013d x#\u00123Pސ3\u001f\bXztYI?\u0002\u0002Ut~d\f9fΘ\u0014ٝG(#\u0018R\u001fA˜U\u0012riL\u0013>º:\u0003c\u0018\bGnx!lK+y<[\u0011q\f}\u000bv}sE?\u001b#g\u0007\bh@\u001f\b\u0003`R:\u0006m*\"\u0015\u0011ͳys0|hhj>\r)0)Zn|2qM5h0Έ/F/#@B\u0011:F}A1\u0002ܐ\\\u0018\u0004{Z\u0012*jA!\u0011\\#餆aD,?\u0011a\u001d\u000f\u0011\u001e\u001aBĐT\u0010a\u0005\u00116\u001a, bs,Q:|?@[~\u000e\u0003zh\u00008%Ӝ\u000eb0,˓\u00128\u0004\\|\u0013\u000fp\u0002\\\u0003V\u0002NA˻\u000e\rC\b5pgc\u0006Npg\u0013\u001f\u000e-.\u0018?--\u001f\u001338GfZ𳥓|\u0005g\u000fTp/@p*@\nNqTp\rdARp]\u0017\u0004W1~5jE\u0003\u000bpZc_\u001c}p\f}`}pCp\u001b탞yT@p\u0018\u0003J\u0007@]\u001f(\u0002gC8\u0002R\f\\hjrv\u0003 \u0010\t\u0010\u000b9P?\u0005gY2T]g\u0011'A-/Q\u0014\u000b\u001aEw\rlD\"q\u001aj|2몧\\\u00172q[\u00072\\j\u001c\na7N\bs\\\u0007;xRq\u000bΔ\u000fm\u0014\u000f\u0004]ˇ}8ej\"\"\u000f9or@\u0001+4a\u0003*}8aH؇&\u0019n,$+kXe\u001f\flL\u001c\u0000\u0007<%W;}MP\u0003IX⿜JS\u0018)Q*c\u001f(\u001f{h\b\n2:d\u001f?2\u0014\u00192HRd\u000fV̩\u00073_Q\\Ro\u00117\u0011a\\\u001e)an\u0012\u0017\u0001\nX \u0003\u0000D\u0007T0$\u001fTS\u000f2| \u000fK>\u001cJ0'\u0019\n;9̘;`#Ө\u0004fL\u000f\u0004Ç\u000fPE\u0010\u0003\u0007sV{H֓r\u001aY~D+\u001exZ=bX9,|\u000fr\r\u000e40\u0007\u0003\\@cV74G=]\u000f<\u001bzxɛ#\u001e@Ź.jL\u000f(f\"\u001eG\u0010*N(zy8\u0019ys\u0013\u0007C@wyp,(1\u000fB7<\u001d\u001bʃD\u0007\u001ey\u0018_tǃ\u001bj<\t4\u001eVIV<\u0018\u00051:Y)t;\u0014\u000f1\u0005\u0001DIW\u0017xP\u0010E-`I\u0007\u000e۩p\u0017\u0000݁t\u0001v\u0010\\ہnY;-bZ\u0005\u000eR\u0017\u001dk'aA\n\u000e: :[u\u0000u \n]\u001d\b@\u0015B\u0006S+%[pY{cP:\faaӢ\tn\u001a\u0003Cgö9p0Ka8\u0007B:\u001a/5\u0007`9D\u0014+\u0007t\bx9hv<%t/U\u000e'8\u0000\t&%\u0007EG\u000e4Y2Z鰇\u0003\u0007d\u0000QAe\u001ctH\u0017\u0007\u0015u\u0003~5\u001cp8%@\u0006\u0004\u0004\u000eW:>\u00008L\u0001Jx%$_\u0005C^y\u0001\u0010\u0002b\u001at.욻څİ\u000b.JcT6\r?]6\u00174˷\u0014I_\u0005\u000b{D.p\u0000\u0012\u00178%\\\u0005\f彅sw\u000b6-tq[\u0006\u000e\u000b\t,C\u001a-q-\u0016J-BҤ\u0005\b0l>³0ȿY-%f\u0016>o,Veag,ܨd^7w\u0005K\u0018\u001eǂ[\u0017\u000bsXP\u0000\u000b\u00168i>\u0016\u00131\u0002\u0010|\u0005\u0017#W\u0003\u0016#|Yql\u0002\\\u0017\u0010\u0012un\u00055%\u0019W^iۜ\u0015\u0000'+,VB`\u0005|5\u001f\u0000+4wW\u0001}\nQxAY\u0005-\n*S\u00150&U\u0018 P\u0005/dĿ\"TȐTiªD#\t\u0015\u0010(\u0002\u0015\u001e?\u0011ߒу\nn`)S\u0010\u0002d0@\u0010{C\u000bMAj\u0018Kaܘ\u0006%\u0015|FV\n-\u00164\u001fQ\nhKF\u0000#D\n\u0014v\u0014hFE\u0015j3\u001f{9)\n̷I\u0014L3\u0002Q`~CA\u000b\u0005\u0012\nk\u000e\n+UP2P\u0010d\u0002a'f>\t9\u001cW\u0002-\u0011b\u001bR\fOsg[O(d>\t׶c E2UeK⶞@I\u0002O\u0006ѭ|Xɾ|\u001e\u0004 AND:\u0013R^ʍv8z2g-SOpyԴ\u001eb>@Gz²>1\u00130\t\u0011\u000bR\fߗ|-(Eވ87W\u00117O\u0005~\tKeSŝV\u0013ozBH*d\u0013\u0010\u00020\u0003|m\ng\taj\u0012E\t\u0005NHi|\u0012z A.uB§YD^;X'V-uBz\u0002\u0001q|I\t_\u0004Pz.0]R+\tk\u0006`\"[3]'X>\u000b\u001d\u001b↝KwI\u001ei1vB\u0000._^7;!\u001fIi\n@\u0016LӬ\r\u0000\u0013t\u0002t9A\u000f$\u0002\u000fq\u0002j\u00138\"\t{\u0013r\u0013`O\u0010\u0003p|W\u0013^r_4\u001443a\u0006櫪2a{\u0014\tR&\u0012 \u0013\u0010tF-J\u0010\u0006\u001d&@\u0005\u00130KhK8?#;I+\t`'\t3H\u00004\r$\u001cd$\u001c\u0014\tڑ\u000b\"\u0010Y.$Dt0/?1_\u001f$\u0011G\u0018_\b#P\u001cR\u0002\u001a\b\nG Fp\bN\ḃ2žIU1F0\rF؛\u0012\b38/\b.BY\"\u0010\"t1E`\u000b·\u0013ED\u0018P'\u0002\u00151\u0011RQ\"<>\"(`\u0011\u0010 B\u0010Fy\b\fkLF:\u00124UZ\u0017\u001e\u0010\u0010g\b\u0018\u0016C \"ηx!.Zjm\u0016\u0010|\u001a\u0014\u000f\u0010\u0010@\u001dB0M;\b\u0004m\u0010tL\u0006ۂ \u0016٣ , ^d\u0003\u0016\b\u001d\u0013\u0015.~t>Mk\u0006\u0004T\u001algr@\u001fN%1^\u000f\u000e\b9T6ij\u0003BӞ,\u0006\u0004$@\u0003BBXԾ\u0015-d\nr\u0003\u0005=\u000f0|o\u0012 O_6\u0005\u0000\b>_E|\u0000\b+\u0007\u001b\u001f0;\u001ftD\u0000\u0003p\u0019M\u001f8 _'\u000fJДwٟOmAL:\u0016~(b\u001fA}|>\u0003r=\u0003(4 \u0017\u0007\u000e>2̨~>#AgȇS\f0|p\u0015ڠ\u000e\u001fO.s`|{$\f\u0007˼\u0013f=\u001bdsP|>sY|v\u000f[xO\u0017%8ڼ{\u0000A\u001fUQkR\u0004\u001cA\u001fd\u0000f\u0010T\u0007͵0z\u0006}.KзVH>]dDB_yW$NJ{d{\u0000&\u0007ӎ\u0007!z\u000f\u001e{p\u0012 /\b\u0007p\u0007\u0004M\u000f$z\u0003\u0003D\u0003f\u001eL`\u0012 \b \u000fTg\u0003\u0003\u0007w@C\u001d<\u000f\u0018g\u0001N\u0012\u0005\u001bw\u001d`nP\u0006΃I7 &7\u0018\u0000n`|16x.mP1\u0006-\rvJ6hMl\u0000\u00015\u0000pY\u0003\u0006WՀ\u0001S\u0003Pi\u001f}, |L\u00034@>֏\u0006\u00177ݢ/>J/`z\u0015040~A\f\u001eg\u001c}\bAs\u0006`7\u0003T3ff0l0\u0000Lч2XT\u0006/P\u0006K\u0006udp.d`\u001f\u0003\u0006t\f&G\u001f`|\u0018 }X\u0016X\fO\f#}F\f.sE\fl<\fa0Ra\u0010 .\f\u0006\u0007\u0006\u0006\f/\u0000~\u001d\u0005\u000f> \u001cJ5' \u0017Թ.pHfJ\"_\u0010\u0003\u0002,I_0Hk\u000b\u0001\u0003څWR \fA\u001b\u001boO\u000f?/~\u0017dT]Ya]\u001evy\u0018\u000f6\u0013\u000fbu\u001f؉\"7drf\u0017E>A\u0001\u000b\u0000\b\n9\r=\r\u001cH)G\u001c\u0007\u0011~DBL3Gw̦x|f23(0B\u0004\u001f\u001bp\u0011\u0004Ɓ\u0001%\u0017\u0004)gv2V\u001c\u001a\u0015+&i\u0006\u001aM~FF\u000f\r-!&[j91\u0011+c#^upl0$2+i\u0018@@%/#늬yM\u0019RD֕\u00173\u000f\"R\u0000#\\CH\u00068DN26d\u0016\u0007W\tK1K#CĄ\u0016r\r\n96|h\r9G(\rN\u001c)L\u0018\u001d\u0012E7\u001aV9\u001aR2lHcD\u0006P\u0010WH}\u0015%nHV\u001bݑ53.1!aMd9>.p\u0004\u00113\u001e%$`Ek\u0014\u0011fy9\u0017\"3jZpb\u0011A|G֗x!U\u0007ea&`s@='_wB$2\u001fv_\u0012#&.$!^Ddat4P0ēx\u0003#5\u0006] yGb6]24L$\u000b$\u001e9v~O=ߚ\u0002\r5M\f[װ6쾿\u0004Il)m~3ֵMt=丬_k\u001f/vM.l8޶m_\u001ayۦu$ )#%i\u0012\u0019k7ߚˆ\bOkx\u0012\u0010$~$\u0004L\"tڦKoM\"מfsB\u0013@S\u0010Hj$LtaYwk7i9cמk\u001b\u000fvw~k6]ޮ8LqޕXcw=~\u0017gw\u0019~2\fٿu\f6,\u000b۳v]{Ӟa;v?kwEHaڍ\u001du㘎eضӵ\fDz±\u0006\u0012O8:帎a+^\u001fî\fr/kƯ\fg[v?_ug{aw_Oma+s+uñk\u001b~m7e/Dz\u001dn<_\u0018eSp\u001d,,l1-\u001cӳKӳ[vm2\\^\f,ߕ\u0017\u0019}g?q=z_\u001a\u0014\u000bw\u000b4\u001dӟ0Mo=3)sv\u001aʳl۰,vmǶ+\u001c1\f\u001b۶\u001beYݸvcv.\\ϲ}M.\\/\\۱Mix/\u001c˞_ۯm~awy\rendstream\rendobj\r13 0 obj\r<>stream\r\ng\u000fӮ<ۮcػ]xߕcZolǯw\u001d۲zئen0c:\u000f.u\u0018Z:[uڦk}\u001dr}c\u0018c\u001f[6]\u001f\u001cǮ\r\nӵw}a\f3?\u001dI|<5-u\u001dt=ۯ[w}<.p?\u0005_ӟBjd~K\fü\u0002I<\u001a@b>c;p3]\u001b0\t\u001d}+']##\u0018\u001c|\n#0O\"2\r\n#(.$\u001f@.|܈΅\u001d@x`\u001eYp5\fgk\u000f|\u000f\u0003-#^YbH\u0017ͮp;us>AVP\u001a)3#\u0015Ǔ-<8\u00017yfUUSo9\u001d\u000bLzlJз#cb'IAOtْ\u0017\u0011f~̛\u0003\b\u0002Kb?\nl)2U;ReKԖJ\fy],zK\u0014CF⧩0\u0019]'sm\u0014Q\u0004Sy\u001bHvQ\u001d65'\u0004\f9\u001dBR[dI.M4\u0016>N\u001cyϝ{97fEfH!Yg\u001a\"(_hK\u001coRNG\u0014<\"&\u001bL\u0018t``\u001d閊MtIgg\u0002-AC/%csfW6Snul-\ryЈT[[VO\u0019TFC8P\\r!SSbg>\"&\u0004\u0015\u0001\bJ\u001d㕱\u0011\u0004!*\bX\u000ekW\u0005]#!&C\u0000\u0012~\f酖\r&\fX6x!M9P%-c4䊮\u001d\u0018\u0018\u0012C&/jUꁅTM\u0019QU$\u000e%2\u000b膕HEhSǟA2#b]\"\u0014ŖC\u0006VQS\t\u001an)u\u0012/^haE5:iS\n^9(n!5$\fgL\r9G`≣؁fмN֕k\u0018n\byK\u0010\"\u0018o\u0012.eV{=s钢|$\"+z\r\u001e\u0017jH\u001dR46ŵU^[CX).xvlwI:\u0010-24k)]13^s\u0007\u000e8nHȐp=Vf3\u001c\u0016Y2.7JX%\u0012\u0017qZC{1\\vni9i\u0014,܂h\u001dQupˬ\u0010\bCQz.i񖢄N̒֜[\u0013\u0007\u0012J\u001d`49\u0010i;hnc[)15W#KbcjFJ,y|JEltr\u001c\b\u0001\u0013!'\u000bh\u0007vk!R{K/4$V\u0007mhƃs5u[o؊\u001c\u0012\u0019\u001f\\EN\u0016\f9q`Ə\nq\rQSԢqF莨\u001e\\C?p^\u001d\u0016u\u0002&\u001dD\u000fp\u0001E\u0003,#(͘f\u0000!vN\u0000R+g\u0019N\u0013TMӇ\u0010\u0003,d&r+j\u00152$n2^5\u0015l\u001bt\u001aY\u0012\u0019\u0019\u0013\u001e\u000fzJk1d\u0012S$^B\u000eq\u001a3k=`s9\u001c\\&\u000430.#\u0016Evd\nz@U)\u0003\u000bӉlz\u0005C\u0005\b:,`\u0000\u0006\n\u0018:p}cK'.$+K̈*\b\u001a'\u001c\u001c\u0012ǀU\u0003\u001a5w\u001epu\u0019s\r9E\u0011.TƆdxK-ȉ\u0002((<~ؐM\u0011\u0017\u001b!6\u0012\u0017\u000eYݏВy̌Lg\nrq`(\u00182¹oPC\u0003&\u001c8+\b\"uW\u0018XjB-\u0007pHk8%\u000f)fK\u001d-2%U\u0011\u001do\t\u0004>;ͬm\b\t\u00048\u0004DjUѠY\u001cZTKMXMܥ[VwMl\t@}\u0004-\u000bc9h\u000eEw\u001b\u0011KCSb[b*\f\riCZO8u\u0010L00*\u0007Xhi!VL\u001d=ZV喸H]ݠ{\u0019SBt\u0006y\u0006yW9ĒlU@w\u0014%-Opi7\u0011\\O\bÊ\b+\u0007o=\u0013LҁJ/)jľ|Hj|ǫĦrIl};BItNm\u001cP!VGP;h~\u0003&\u000fZ#B|Iώ31025u\\\u0012g\u0011\u0016uicVtM%u\u0017\u0019sw)u\u001aRO\u0011aQfEՕYS=~b'x̻Sba:\u000e$FK]C8US32%s\r*\"!E/`RB\u000f\u0007t ɮ\u0011rm\u0000\b\u001f\u0003`!E~`\u0019a1n\tXH\u0000\"\u0001\u0013\u000ft| \u0006\f 'pzI\b\u0003'\u001d4# \u0001\u000598VhH7\rΈ؆`lDw~K\u001cK|}Ж:\u0016\u0012օfIJxI\\K\u001f\u0012[=d^sKf?\u0006H`\u0007\u0013|T\u0019z\u001d8#\u0007bZ0\u000b!8Dh\u0011W\u0011^&T\u0018\u0011zXd#VyBuFB\u001d=W\r9E|1:hZ\u001d=$N\u0012+6c)\u0006w!U4ݠ2ܐX\u000fMp\u0012\u001cP\u0018j-\u001aX8~X\u0003EF;\u000bZy\u0015q\u0010*5\u0005sl\u0007޷\u0012d\t@6\u0010=В88ՠÁs&d%Ĵae4\rBZSV{*yũ9\u001d`v׋\u0013WY\"3xƃ65&\u000e#[bU^;e29ϐ\u0000Y4\b\u0003.3\u001e\u0015lnĦ\b%\fBs!0M!T\"BT{FԚ9Mx*b\u0002:jz*ؖy\u000e.ͽ[fWbIl͙\u0019\"\\\fmy-o\u001b3{\u0007%2eC8êhű5\u001b\u0013Oݜ+̦\u0010*iy~\">nƪxS\u0000Bz*\u0012)9T\u0014\u0018\u0012uÊ)\t\u0007T޷\u0011\u000buC\b\u0006\r .{bZ\u0012.d\u0016vC\u0002\u0019;T`H|d\u0015!+zb\u001dUK\\F\u0014\u0019CfW-w\u0018\u0012{sK^Ce\u001eC\u000bj\t1DN \u0011j(d9ROwKͨz\"+zHY\u00121k\u0005 \u000bt,a+bc>\u0003* 3\u0004]2\u000b!\b\u00055\u001f@q<%,\u000301v3B@T8g.A:^RTзT$c%\u001bAhf\b*CeVz\u0016Dfa5\u0003\b;RdDP\u0014\bgUĪrɭk\u0011.&\b\b;VdGS\u0019ҝ\u0001\u0015\u0010th@\u000e1scFĔ\u0007\u0015Q5\u0005F8\u001f\u0000\u0011Ω\u0011Ɖ\u0003'w\u0004\u0003.q_zM=\u0007L⸝\u000e\te3&n?jO\fZ\u0017\u0019p\u0013C\u0004CV}=%-\u000e\"\u001c(%\u0013\u001f\u000e\b)\u0006H\\׋jJ\rv)\u001c\u0013kcS(1$*\u000b\ri*\u00142\u000fL4w\u001b\u000fer8\u001d\u0003PmDdji>3\u0007\u0006\f2CbS:en\u0003\"q\u00191o3{BD\u0004KxlL\u0007݇$\"(v`|J[ t_1\\\"b%6$KȠL'\bZ]zH|sfW@u\u001czKNe&0y5V0\u000fL0ΩИUV-Q;bWfE\u0016\u000e!!\\FN&0\u0014fĚi\u0012yZ\fR78|Km\tZ^!&\f\u001e\u0015\b\tAy!]SbƜЌn\u001aQ5%VT\u0005\u0001\u0003\"45#/a\u0002s-\u001ct+1uV.܌ ^DP46$~9\"Z,\u001cAǸ2GX\n/9.\u0010MW;dR3bmpKf1tX\u0015\u0015lFhel4a\nr2\u0011o\u000f-\u001bv\u0017?\u001a\u0000B2\u0001vČ\u000e\u001bP!\\84l0\u0015MgtDTN1ۡE\t\u0011u4-uUM\n\u0002\u0018\u0019s?q\u0019o\f9E\u000e\u0011CKb_\u0019\u001a/\u001d3\u0001\u00002B\u0007\u0007.'T\u001d\u0001\u001bZ\u0011jJ9\u0006)\u0018?\"(A\u0004v\u0004\u0006tlLځi\u0003\bI%Vz垹\u000b-Y!F,\u0012T 3\u00115F\fZaP\r2rJy\u00192]3@c\u0007Gs?6\u0004tc[VU%\"CМ,'Ձ>#꽟3\u0003: tG!T\u001avDآy\u0015&J\u0006=ѝŎ\u0011S{^4\u0013:8&S[f3!jj\u001d02\u001d\"^E\u0005\u0015QӈWq\n)s\u0015\u001aUY\u001bϩȔW\u0019\u0013{Ew.pJ{-cKSc8^4=u\u0015ؚZϙ\u0003\r;a:\u0015.1\u0002[ު\u001btZMSNP\u000e\r*!,d\u0004Hm\u001d3\u0012穛y?S-\u0015yq(r#[rK\u001cFvľtM'%\u0002\u0014T:c0#Z<=mh{{6t\u0007q-xΌ\u000e\"e2EP(.%nAus\u001dY\u0019<\\dǦ\u001eRlԪpH-q\u00151R\t\u0015\u0017\u0011=llFX\nd893\u0018B\u001c\u0010\u0005\u0001\u0004f|ʼ54u)(0#BJ\u0002! ^ESєFЌxRoyAOYF!\u0010\u001c0;2\u0007LS#HX1\u0015wP\fm_!j@\u0005\bVLA\f\r!'B;55eT,\u0002\b\u0006FX\u00059}\u0014\u0001$\u0003NL(\u001fp\u0002$^,W\u0017ܝ\u00123\u000e8\na\u001d*1c/32K޻_S+1\u001dRFԱ:3{;\u001dD~>NvDr\u001c\u0004\u001fi~Ǚ:\f\rye8\r=tm'\u0006}KDV8g5oO\u0007\u001cS*>x!L^F(\u000f\u0017\u001aJ-\u0012gy\u0000r?Cf&S\\M\u001c\u0004h\rBb[bJ}fcb̬=?B\u0004\u00164\u0003-2vT9`%75g~)ix\u000e3v캞S\u0017R(/f\u0012;V_fIU\u0011\u0015D\b[Z~sK87^C{2mcK(0i\u0006U\u000b\t%\u001dH\u0015\u0011B\u0003\r\f\u000304hP\u0011MIՔQ\u0015GsP\u0000\"AK\b̘F\u000b\u0006\u00164jC\u0004voh(\u001cڳ\b\u0005<8N\u0000\u0006G\u0015nL\u0010\u001c#(\u000e:Ek\u000549*1\u0004h5'\u0011E8AN\u001bXCS\u000e!\u000588\u0016\u0004MCp@r\\9#\nRa\u0016J\n3$mTb\u001b%FȎ\u0017h\u0004w\rJ\u0001͋\u001e\u0015 \u001cCj1^=X\u0015\u0011%s\u0012\u001cCF̄rOm\u0006ZF1A\tI\u001b^A?^rC\u00127\"VEF\u0015U\r\t:.P\t\n\u0011J\r\u001f\u001b@\u0002#jk؎9툫ȎX[爥\bL\u0012#US\nAyBR\u0015r\u0015hփgskbab˫Ѻau4Ő:\u00069~ -EtR\u001e\u001dDx]kRT\rz\u0007ҬҶ$-\t?I\u0015;I:Pp\"'9x9TD<@iN)@aU\u0014Ă!!&u\u0005K̔wm\u0001J\u0015=,l؜y\u0005jZwG\u0018|ͧ׮Im\u0013\u0002}N\u00055FCZbI\n̮w,tL}c\u001cS\u0007\u0002:gX\u0019LRK<&\u0016%\u0012\u0003FP-q\u0015\u0017SO٠Q@R\u0006;Jhbqaj1s\u0016\u0019uupmk;\u0000bB\u001a$\u001b\u0000)?=\u0013]bʋcAX\u0018OK$bD+U钸\nS^ɼ\u001a\"\u0014!\u001dNψ\u0019\u001cDq]Py!00Z2*\u000e/uv\u0003FG\u0002M'\u0018{k0dA\u0007ՐKĠ:P0i't*Lx\u0005\u0006ڕͩ]q-5\u0005J^,p\u0019\u0011v\bT\u0019o\u0015\u0018\u0012K8B+\u0014\u0001U\u0001\u00103$@a\u001157u\u0004\f\t{\u0002#bA(\u0011V!\u0003-3lX\u0019MQdDL.7!&[Ј\u0015\t-;\u0007|FК\u000e\u00195uN\u00018\rxotH֖\u001atVz\u0004 \u0012(!a\u0007F\b\"B[`(ZRo\u0019]\u0011Մ\u0016$3Rg\u0004fAgH\b\rMyvϨ~헼stGkOP))鱜TWݜji͙I:'\u0011Fw\u001eTAOҶgrM{-vt!\u0013>\\,mCA,\u0007zH\u0019T&v{fk:\u000e\u0004\u0011łGy!7Ʌ\u000ft)s\u0015WbGi_mm=\u001d\u0005\u0005N\u001b0O9\u000e4W\u0003W\u0011\npn\b\u0019ID3,\r)23ЈfnF!\u000f2\u0013.uo~M]cfs;\u0013n<\t(4\u0005\u001d,7\u0012*\t\u001a\u0011TKXu\u0015Q\u001c\u0012|TC\u0007͈\u0015!\u001b2\u0011Amx\u0005\r9\u0015Ax[d\tW\\h}הx؎\u0019jҨ/Ș:Y6e5es\u001bD \u0000Aq\u0013C(\u0016\b^9s׹1(u\n\u0007\f\u0015LqO\u0013S\u0004D4Eev'z=cfaf#TEIʺy\u001ft\u0007\r\u001e*\u001b;\\=j?hG\u0018̓h~gy5\u0003͇]B\u00174y4\"fTcSVcuGؼ8\u0015'k\u0006,\u001aI:\"\u0014\r\u001e%/\" ,\"S\u000b(Dc^AAO4c/$vgܲ,pذBbjX\u0017?м\u001f'\u0016\u001fNA2gC7:$,\u0011Um(`R0׀i\u0007&\u0019*\u0018'\u000e0*\u0000C\u0004\f*\u0018JS堻Myܘw+ܒX\u0016<(n\bˀئ\u0005\u001bK2Y!\u0010UV\u001bHԝyxG\f^1z؈]/\u001a\u0005\u0004T\"\u0002\u0004:u\u0014\u0003֋dBf\u0005A!\u0003(4XF\u0004bΨ:a\tQi#Mte\u0015M?<\u0000j<\u0011\u0019?LZF\u0018O\u0019:=\u001c.ψŠ4F\r )z_.4`йٙZ\"CB\u0010F3!\u0011\u0000(\u00009҂X\u0002#Ќ9Ј7|bIƖǃ\u0015Q1mX\u0019OpRp\u0001aM\r*XSbq=\b=\np!V\u0002}\u0003\u00022#Vkr\r\nCKbYhEjIhHM9\u0011AwCˆ\u000fx䎬3\u001f2w\u0019H}T\u0014äm\t\u0019\u000e'\rhmxԒT\u0018m֜\u0011TNnyt<@\u001dQ*KDFІbp'\u0016\u000fyyt\u0007\u0002:\u0017̔X\u0010\",w``\u0011T'I\u001b\u001ebC\u001e\u001e\u0017(ST\tK\f\tJ13fvEQDŎt\u001f\u0001({#Q0ݲ\u001fgg\b\u0001\f<\u001a)\"O;%P51\u001a(i\nFU(\u0010}1\u0013z\tX4\u000bg\u0001S\u0011AQ(\u0001sCb(T\u001b\u0004:󞯉rI\f\t\u0007gtS\u000e-!\u001f5\u0013\u0017}=\u001doi%-21\u0018w\fb#$ĂxvKk\u000eW@\u001cpi\u0001\u000fpiAOVc\u001e\u0003\u001eaWmBb11VkfO\u001dKڮ#\u0000A2NDu\u0018&\u0017ZѴej4%\u0016pT\u0016\u0013ᖶ?@\u001e'\u0018JR\fQ1\u0007o8\u0015QQhESUNzH+\u0001P\u0013bzHTS\u000eO\\DM\u0017\u0012+VM`錭H}a\u0002\rjăr>-myJZ\u0010~Y\u0018@K\u0006H+\u001f\u0012KZ]g[v:x-ϐ\u00034=2\r9~F|k\u001dT%:fE\u0019\u0014\u0017\u00029،N\u001e\u00005onK&͒\u0015bjʻs\r\fb0*\u001dQH\u000fȼ𐞀xpؼv9\b=:N\f\\x~Dl-hQ^\u0006\u001cdu{)KExRmwgP\u0001ٟPy{eVZq9o\\\t;]\"4vuf[g6\u0007]\n#Mxt\u001d\\3\n\u0002șbtƩ\u000f\u000fg\r*\u001acph!57%.1s\u001d&)ZsvD:eBA\u0007U\u0002\u0019V\u0004$\u001aF1#\u0001\b (\u001a\u0000\u0016\bp8\u001c\u0010\u00030P™\u0003\u0014\u0003SF,.\u0010\u000e\u0012\u0006 \f\u0016\u0000\u0000 \u0000\u0002\u0000d\u0010\u0000\u0000,w_6Y~\u0010N\u0017VsFd &L\b6\u001b_bnqtfC \u0019Bgk\t\u0006\u0011h{>s\u0014Y8F\u0000⟙y}.b\u000frߝ3' 1}\u001c3cKzƎ28\u001d?+~\u0010с9d\f%xobV\u001eXD\u0001\u001b<\u0017\u001fAs\u001bm\t{:OfBD\u00006zOԼ^\u0001ASO\u000fEX\u0019ګX[\u0007fDw~\u0016\u001ca/kZ\u001fK}\u001a؛v(\"xx\u001b!bgKHO\u0003?g\u001coTW|-YJQ\u0018RY\u000e}`\u0002&-L7;\u0010qJ\u001dwk01\u0017\t3\u0004ປ}\u0000\r\u0011\u0005@Ӂ/\u0003\u0013\u001f;{\"V9Z-%iGAB:\u0016NУ]\fq%f03\u0000vN:S\u0016S\u00108\u0014\u0019/ͦrgZ1JJ>1x6}\u0017削\f1\u0000\u001d\u0007\bJ{_\f=\\;[^\u001fK\u0012~wKGi'rpm:\u0011\u0005\"=5\u000ehL#յ,]^S:=\u001b\b\u0010ʬN<\u0000\u0001\b\u00015W\bP\u0016$\u0010@\f\u0000*\u0002V\u0000r|F0\u001b\u0010Y760\u000b\rv\u000eDmPnʅ:Dw.;taM>ŷ9\u0002\rc!KZE \u0011\u001d^jr(\\YiAAOkMy,:LJN/\u001e-KOFHfȃGy\u0014\u001e\u0013\u0014&H}hvun\u0016\u000fpz\n˅Qr\u001e5oH\u001c)\u00021z5\u0000\u0011\u0018\u001eǀc\bЏZ:aRQۑ\u0005\u0003;H6p\u0016\tGkHd96\u0002'\u001aœ\u0017zX\fC=\u000f\u0012&\u0010\u0014=\u0017_h\bQ%\n\u0010e\u0014hY\u001d\u0010l\u0018B\u0016n\u0019=\u0017,51{z?\u0006a8I0Gְ\u0017\u0002\bN6g.`\f[\u0004d[|M$\u0014\u0016}hb\u0018Q2*\u00154^\f\u00195ڲ5NA\u001d\u001aɏ⥄U\u0017f\u0000)}\rrq\r:uE=G7:4\u0002AT,<`s&(Ii]\u001d_oݨDr\u000e\rP5\b\u0011s\u001a*\u0002\u000e(\u0002^\u001f|޵\u001c\u000bL\u001e}\u0010]\u000b\"\u0015#t\u0003Em\f\u0016S%\u000e3EZ\u0016Y\u001e%\u0011\u001cQ\u0012.W\u0005?R\u0004jåc+/o_8@\u0003s4u(1br[Ix\r9բh;XY\u001a? I\u001f\u0007jd\u0000\u001e\u001dv\btƮrO\u0019=U6@$\u001ahG~\u001b07e\u00047ZR\u0001m\"h\u0004}]i.%p,eW\\ۍbD{H.DҴ@x\r\u0006P\\4<۱\u0001|Zf&O) xQ\"tv]Ͳ#PD`\u00020\tLB'\u000e<\\e \u000f\u001cD5\u001f=48\u001eƸ累\u001b<ъz\u001c&A++ETrp?I!хƲ\f<[([P0S\u0000(FCWJT\"-\bhs˰WS\u0011\u0018gϱq;\u0017D+9`%-AjE _^j4I#6bZ[.N\u000b\t2es\u0002N,-nPޠ\u001fc<\u001a)Jd~pƢܯnq\u001e\u0005jWxi\u000b~\u001b%Ӄił{'jiAo\u0014JAp6\u001dr\u000eO\u0017(w3\u001fV\u00037-`T}(tH~|UK\u0002Xcl6K\u0019.\t\b\u000f\"\u0000K\\[F5Oz?\u0016<;75\u00002.%\u0017P|7\n;6\u001e\u0010dGm2n^NRϳ,1\t8!t.8{\u001a-]Z\u0014'/u#\u0004EX-\u001eH+[\u000b\u0004aB\u00124E\u0018ޤIJ\u000b\u001cC!r0Nj%q\u0002>~tU1A춈آ\u000f\u001d^rz4污\u000e\u0010\t \u0010D((U\u000ez&\"\u0001m?\r!\u0019EZ,\u0016>\u0003\u00163S\ft,Y<{ଶᇏW\tDZ\u000b\f\u0017'\u00136Be\u0015ua'W\u0011%\u0014z(4|\u0018S:qm9LD]I\u001c\u0004.cIF}u@կ|\u001dMIp1pN\u0019\u00119(\u0015x\u0014\\ NS[\u0010D\u0005\u0000kkpX8и&\u0005n\u0003l}K\u001cQ؝\u001eJnt_\u0010C\u000fL6Zbd@s\u00110\u001a\u000fbHȨ)NKPK06\u0004\u000ead@Ws\rKSeЭ\u001e(\u001by\u000e;+שT1Ȕ0\u0005°\u001eT^\rej=Ԥ\u0001;B\n1)\u0004\u0006&\u001bB+'\ts\u0014{[q6d,a\u0017DM\u001c\u001e\u0002bbtS5d\u0015J\u001eO\b_6-\u001b4\u0002\u0010YID9P\u001bW\u0003\f\u001fu#sc}\rZz-j\u0011\u00037کh|\u00128\bjOmR\u001f{lLgZ\r\u0002i\u0018\u0006/\u001di^\u0003ay\u00180F\u0007\u0017\u0018\u00110\u001d9\u0019\n#:?\u0004b#Ԛ/R*\u000e\u001bCQ+}E{?1\u0013ʈv\u0000%\\\u0014z\u0018;\u001b4\fDSi\u001a\u0017I!\u0019t\u0002\u0007\u0015J<_\u001b^\u0003\u001e\u0003\u0013\t|R\u0003-\u001d\ru\u0012S\u0016\u0016L#B1ѹD\u001dz\u0001𶽶\u001cl\t\u0004J~yA\u001er\u0018.C(\u0005\u0018K7Plֶ׌p\u0011Y\fh\u000b+Gq\u0015\u0014]w\u001b\u001b5h?N wMg`Sh{ ^?^8k\u0005ڵnLa\u000e\fBm%h9R/݂-:f^_**C6nE8%%~\u0012h\u0016$J ,K|*dLz2L\u000b3AΗ]LJ>aR!yg2~Cp\u001fk@\u0001\u0017OC_\u00077nO$T'\f\u00114c\b\u000fk\u0006\nK#\u0006\"7 4T\u0000\"}\u0010\u0015$jB)JF\u0012\u0002EK9W4|5'\"m0/i;0e\u0017?F>Y\"$\",I`s^ANώw\\\u001eX+95\u0017\u0017C\u0002{*\u001d\u0015\u0011b\u0014\u0000\u0016k}ЁZ\u000b\u0012\u0016E\u0001TpFAhXh\u001aZصLܫ{\t\u001b#\u0019\n\u0010Bb\u0011pn+/S<:rN\u0004\u0004\u001b|'\u00009􎈢\u0012\u001b0\u0003e\\0\u0013Az{\u0006M_O\bv_fGhZMl\u001c\u0004\u0012߽jGsԲ\u0014[`u\u0006\u0004I\u0003n4p\"`a\u0019r~8\\\n|~ Z\u000bxYUII֊\u001d\u000efǿ$ 7;Uw^?\u0014=ڐ&˶;\u0001{21 (\u0004&SÁ\u0003\r&S\u0010o\u001e3\u0002K2)\u0004>؂\u001dãl'\u001cxȆ\u001a\u0003Ԓ\u0015V~\u0010I\u000477ts\u0007\u000bd\u000e5e\u001b@|\u001c20\u001d:&\u001d_N4HٔCB\u001c\u0018V6-\u0011d\u001b\u0003F\"5|Sɢscý^E\f\u000bEk1#\u0010!;\u0007]\u001d*~^\fy`\u0007쓌y\u000eӇ\u0002F&\u0007\fQ 317Oc_A\u001e!3Tb+\u0003:$_v9\u0000f\u0004™%\u0016\t`}pFƙE\b\u001dv*vIB7=&\"\u0019\u0017X3ZfݳhG8\u0018\u001f\u0015bk<8\u0000\t\u0007\u0000뿣,.NTLfS|*zD.vkS\tӽ %\t-\u0019\u0016Az+5ўF;)Hl\u001e\u0004P\u0013c[+|X㍷L\u001e\u0010)N\u001f)\u000e?.QV΃Rif׸8]}X(\u0013\f\u001f\u0001rZnAMቭ\u000f\u0001\u0014`\u001ccȿR\u0000\\/;]Zt`t\"Q\u0005m_\u0006<\u001d4\u0004HLϣ1*ꔃC\f]\u0004`N-\u0003ZU +\u001bH\u0011)(\u0011:\u0010;&\u0006%(VԴEl\u001b\u0013H\u001fC\u001f\f+6`bjnr\u001d\u0006Хwa\u0004\u0004i\u0013\u0000\u0010r\u0007\u0015I>Hn#n\u0003V7Hg)\u001bM+Zirm_Fll\u0017X=\u000eXQiw1`\u001a\u0000c\u0000a\u0010\f?\u0001\u0007,ˮL-|;'2 lq##9 \u0017HP\u0011\u001d.˝/\u001cM\n)*FGV+xew2\u0006_ޱ\u001eW{7t\b\u00069\\P]\n}\u00142EmKD7z\u0017DO\u001f;F<\u0000ǒ; `bJ\u0017,9\u0007Zx4Ӗ\u0003C\u001c\u0002\u0005(>Y\u0000s|P\u0000\u0005\u0000\\Ao,~>}\u0011\u0001&>}R\f\foőe!Ao$c\rʮx!+\u000f\u0014ڄ\rE\\o\u0014[\u001e_\u000bVg+{%*~ts\u001eW !/\nlm\u000f#~\u0011NJ\u0018/3i,#w\u00111\u0001[-Мց@\"\u0006\u0019z;H@!i8]mS\u0005L܁z8EɃЪ\u0007\rnM˼\u0011\u000fy#Ԥ-\u000bjߕ\u0014:\u001b͘`o֐@5\u0006\u00140AhE\u001fcB,{\u0003/X%\u0019^SI,U\f*څ\t\u001b\u0004?Z^\u0012\"\u001fѷ`\u0000Z9\u0010vs\u0018)*O\u001esI\u001eZDP{\\3(\u0000w2uçt$6\u0016\u0014b!a3GWUԗ\u0007#d&\u00129!\u0010\u0017C[0A\u001f\u0003pt76dݨs\u0013k3\u001c⑭3eMO䌷A6\u000f09\u0006BЃ]\bjsI\b;Xt$?JJ\u001c=\u0010e>߱:8 Þ&e\u0002v_\"\u0004\\R[\u0002`\u0001\u0003&@5]S=:\u0010roL7\t΅4\u0007_j>ɩMˇ$\bSu\u0015:\u0010]:\u001b:\u0010%݌\u0018\b0A&,\f`z\u0019\u0000\u0014R\u001e-W\u0011\u0011y\b\u001a\u0003\u00151\u0002\u000fd\u001b\u000b?ǥk3m\bJ#)bN\u0018c+ގ\u0006|XZ'\u0007@b$I\u0013o9`러2\u00061Xi@7g\u0018\u000b7+\u0000 3t\u0014\u0016{bmՉ2mڞJs!m\\lw75`HxE\u0019\u0011^i\\+E~69\u000e-\u0005X\b5dB\u0011G\u0014cc ҢT\u0013\u000b\u0015HSa;\u0001ؑ+\u000eæY(\rVk8~\f\u0015sYJ8\n\u001aE\u001ath=\u0014?՘\u0018?#\u001e\u001e$\n\u001d,\u0006\u0016=I\b6Vdlq/\u000f\u0000/\u0018AL\u0007=Ȩ\u0005GZ\u0005m\rWgs<0a:\u0002e8uG$\nқQ[Ej\u001cV\u001d*\u00043C#\u0004b_bsMr\u001bU_\"^[$ZA{\u0004JG\u0018\u0019hC#|bS#F,&\f<([d@f>\re݂=&\u0002biR\u0011n8|\u0000a^\u0011\u0019\u0011Ep&K\u001ca\u001f\u001e$1\u0017B[\u0012U\u0005q,漩Nfv!N^C֐\u001a~c:5P\u0015\u0014\u001b\"e}\u0013Vqo1PRn@-s+P\u0012H5ue޹d2t\u000bRd7ݛ\u001ab@\u000bry@K]\f\u0018Y\u0000?ĭB{1V47ZVJ\u001cSU0>\u001b\u00077'ϣ\u0016S\n4,NeO*07W19\u001a쾯\u0018P*0\u000f\u0013\"t\u001d^70t\u0019~ ƍ8\u00157xQ@g\u0002`+\b\u0018S\u0014<:-8T4/Lzn\fRt\u001b\u0001A\u001dyһmuy\n?r8MhYt(o`\u0018\r9,Uo J3p0j`GD!\u0006\u001e[ʗ\u0000P\u0006)H7u,KM_j\u000fѝD6-\u0014,#+\u0013\t8@\u000e\u001eI/\u001d\t\u000f4=\u0011S@&\t\rf -(*1R'rp)$rxnC]\bsO\u001cc=f(PDQ!K8jG@>TYb!Iޚ¦RaTˋs]j\u0007$e\u0017AG۟XX2\u0014E\u000b\u0002\u0005S\r-ط4gVj&I\u0006\u001a!|v8!}J1'b\u0003\r\b4\"\u0014Q$-\u0011\u001c0\u0004\u0000خ:\u0004\u0017wv\u0014on\tSP$Y1 \u001aL\u0000%?/L8&L9\"Ӡݔ#P{\u000fam\u0016c\u0005Hs+I\u0007̟f\u0000\u0015\u0015.cdb0\u0012ƅ^\u001bo\u0007iHH\u0016\u0001 \b\u0011\u001cB\u0005D%Y\u0004\r/\u0005=\u0017#I9\u0005o\u0002\u0001#\u0015)`Z:v\u0001']\u0002S\u000ewGiyn\u0014(\u0015na\u0002[d\u00109_\u0016sQ'6,\u0012lFڃ2NL\u0010\u0002\\1+x}(.\b+\u0012_%ê39\u0007=E'*~\u0010\u001d($\\[-{b5ayE\nW0箃rx},ՁXźȗ\"|q\u0006%f-\u001f8Po\u000eBnuI\"\u0011H\u0017~3lfX\t\u0000\u0019\tpB'pt6!G\t֨x<}#~K#\r\u0000\u0013G\u001cTǩ`f\u0004\u0015\u0011\u0015U^A~\u0002\u0010)\u0018TkB9?k$ZnuyU0T]A^Ydn􇉊9Z>\u000f\u0012MKIm\b-\u0013;\u0001zR\t\u0013.Y]|&Q݌.Qz\nD^!\u0019\u0002,#k!6px,qo';Jrѐ'D~\tà\u0006}UF\"=˜\r\b'\u0006di~-䍖T\u00185z}Ǎ\u001b\"-\u0017X|B'w!zHg}-ߺM!ڗw[q#z;\u0010\u0005]A\u00111\\mp_$Gq\u0005\u0006p=9\u0012\u0005\u001e6ͻ\u001d逸I*D\u001bgJFE\u001e4fyX'dL\u0003F\"\"\u0015Yh۲F\u0002[\u0015\u00124\u0005\b7\u0015OZG8\u001c\u0005\u001eYyDe&[>\u001cb.\u0004n\r\tc|\u00015EdMoZ_i\u0005\rRx_\u0005_NJ\u001b4\u001d\u001bE\u001bN5|:\u0019Mx^'5Hw)Y\u0018-Nk\u001aȎb^LHJ\n\rRc`\u0003N(d\u0010wP8\u001c~\u0003~G`]@\n\u0014pf?h:8\u0007\u0000\u0007\u001500\u0014_g04m>O==@$ۏD_\u0015!n\u001432\u00183jə㬵{\"\nK\tJ9w\u0004\u001bgea/R*\rDo4\u0003ӽi\u0014rQK\"B62r=>u\u000eI\u0004E\u000bU\u00199-}g9]\u0001\t'HPs>\u001c\r\u0007Jla4o\"\\u\bV]Qء\u001bN<1xV4\u0019\u001a(]\u0002\rNեq,Zrt\u0019\u0001\u0019\u000f\"Di\u000ft\u001c\u0001\u0005$\rغE4&*baae/{Bk{H\u000748}\"݂/(FN\u0015'Yc$\f\u0014t\u0004\u000e\u0010\b\r2=\u0013?MQ-Ek\u000e\u001f$6}\u0014(Y=\u000bN\u0004\u0005\u000e])@F\u0013(u\tb+qv>ht\u0000\u0000T\u0005sM\u0001s)-=5\u001cʋ l\u001bc4I\u001b!\b\u00038G\u00002ɹ\u0016Sԇć,mh0Pt!\u0019Mu\u0011m1QE0q>+}\u0004,Yg\u000eOu\u0002AkE\u000e\u0013Vue}\u001ck\u0019\u0013SӋ(n<1McY-k,\"֨\u0007ل\nv\u0005]\u001d\tNH\u000e޷W^a;C\u0018ZyʌL\n)2$w\u0016sNE\u0016.yh戼cCf\u001d\u0005}\">\u0002.>x\u001eз`\u000e\u0005Uq9U2`\u00164-\u0000Y>zLn\u0018I\u001eb`R}\u0004dbB8{;\u0018pĤ2s\\~à\u0013\u00059X1R\u0001]IT@UMɻDJ'K\u001a\u001c\u0005\u0000ࠔE\"3v\b^p\u0005Go$\\\u001aG6\u00150>\\ЌZPN\u0019<\\}VȿҪJ\";H'iO\u0019aL7vwtR;]|)dB\u0010\u000ef#\u0002\"f;\u001f\u0006#s\u0015)v\u0014>\u000eM\u0014\u001b\u0012tEnY@+ݔ6@0\u0013\"\u001a\u0019=m\u0013|\u001f\u0007X/#\\+_\u0002y\u0001|^SFEt\u0007\u001e\u0002/\u0014\u0005̐\rz\u001d)񂧟0=i1;\u000e_>m\u001bŮ*?'ޏ\u0000k\u000e\u0017m{v@xh^w03`uFp\u0004Q\"ƚ\"\u0007;\u0016Z;}A!\u001a\u0018A=Y0\u0018\u0019\u0013\u0005NZY0Xliot.p|\u001eTT\u000bfN)n\n\u001b%`,7Ė\"Xά;\u001fuqw\u0002;\u0012\u0011$~\u0018\niS*w\u001bq\r\u00044\u001c6Y'[͵\u0017؊dH\u0000db#\u000bp$o3D\u0000\u001durЭh#\u001ae'(M\u0001_1eM8nCvj\u0007\u0019\u0010ISQŹ\u0007KK.eqw+iꐩniFa%Zq뎗Rt{{\u000fR\\\u001c\u001cuH5\u0003m\u0004D:+xo:\"\u0014[\u0010)\u001fc6/O\u0010A)C\u001d\\pٚ\u001d\u0019v\u0010gA(;-\u0018\\\"\u000bEs\u0012sys5B~\u0015B}r\u0017h.\u0016\\\u0003D\u0003l,F\u001bW\u001eM&oz\u0000%c\u0002毘7Kꬼ&ǟ\u0000qY|E!\u0004-A/c\u0006(?XFx\u0018\u0018\u0000\u0002n)rVZ\u0014LU1\u0014\u00126\r\fQ8I#n[T$(ѝ\u0017Y~YbC\u0002,'g\u001f\tl<>\u0002\f#62G;L\ne\u001a*\u0013;/Hۇ\t7ohR{\u001eaq:4\u000b\u0005Q\u000b5\u0014mt^W7G)\u0006L؏É1\tzsx'I\b=R<\u0015~1*\nۊ\"<\u001e1\f!YSd=WEGsK7gUon\u001d@Z?}s\u0018>\u001ep+hekYt\u0000&>n ;!c6i\u0015}걬:\u001b\fI\r\u0005hT[ǜe\u0014Pܳ]\u0003\t \u0014\u0006U{ɽL\u000f7\u0000:t\u0002:ĵ4\nHX\u001a\u0017|T?ֱ\u0004\u0013={)t\b\u001dH\u001b5yG&\u0011έxeO\u0019bQu\u001aqhK\u000e;8\u0003Hp1\u0012\u000bU\u0010\u0001|\u0006(L\u0012\u0001R\u001dwBƓy\b\u0011p~(\u0012G\u001eVb:[JB7\u0002ԖItI.ťO\u0007Z\u0011ߚDtͬ'SOc\n7\u000f΁>|\u0007&~K\u001e1IrI4\u000fYLFI-T_xOeqb~eNk,\t䡨:U\u000b0.ݺ\u0003F\u001eM`\u0002S*\be\u0016#(\u000e\fsn\f\u000b`Q\u0005p\u0010lo\u001b%A2\u0005ˬd\u0005k:9\u0019`\n֒\u0014ld\u0014_(2x\u000b?cJKe\u00164XO02\u0005\u0016,bWV\u000eUzt둫m6#X,\u0000=,\bZf\nn,6$,cXF\u0005\u0004bJG\u0004\b0\u0005\u0011(}i9-\u0005\u0000\tV5``\u0017\u001c`mb0樉D]QVs\fF9}X\u000f\fg\u0016[Ĥ(\u0006/\u0007o\u000e:\u00073\u0006\f\u0000.1O@0\u0019Sx\u001b\u000f\u0005-\u001b,\u0006U7Jrb`OSqzʂ\u0000v\u001c[Y)\bRS77!̚ŴJeCI\u0014Y\u0014l\u0016; 5\u000b\rNH0VT(\u0019B˂MZ0|\u001fq\u000bgk\u0016-I>6h8^@+\u0011\u000f\u0017'\u0018fK\u000b6)x[\u0018\n\u0017`\f\u0003`%H\u001fB`y&=\u0007y?0J–ۄq!p+L\u001e[_raDՆ`\u001cr4VoA\nx:L[F,˞͂HC\u0005Jl\u0018M,\t=P\u001al\u0014Ɗ\rRsaQ+\fr1bs\u0018_\u0002O&\u00166\u001abB2sX\u0000\b.VfcǟR9\u001d\u001d\u0005XWcH\f ; &![pxă\u000b~zJd`m\u0016\r\u0017t6S\fY0,\r?7a.\u0019Æ2ےגdɺULf&=7(D~\u0002љ)ےM\u0019bVV4XV2e{7˦.1s\u0000eW\u0019̲]ȌKe,͢\ftzM3Z(\fqћa|pqqVΐYQ\u0018H\u0014Ê\u0007uVF7o9\u0005,ƙ͢9,YH؛F\u001eA\b7OLlIn\u0006$IKF\u0012~h\u001a8\u001d6\u001b\u001f`܌_\u0019,S1*Ӿb3 Y(b9YL\\`m\"\u000b͗uk\u0016\u0002Y\u0002\u0005Y\r`\u0015\u000e~9[n9;s=eW^\u0014;KJ\u0001,\\;_g\t+C߆BY\\orL33F$Yp(\u0019j%}l\u0016]:|BYv,ʆ<ő I\u0006r@) Y0ρg~\u001d\u001e\f.p\fcYvSygI\u0012h\u001d\rTxgwgН\u0019ؑ\u001dh(9lm\u0019(8h\u000fζ|Y͢\n\u0004#\u001aUwFf\u00192g3=\u001a>fQA}6Lr8gf1AϸY\tg-)͂O~Tōg3#ڳqDϐV,\u001e\u0006$\u0017L1\u0011#\rm\u0016\u00016\u001a\rQ\u001c9Z a,IRe\\䚾39Y\u0002@\u001f\u0014b`XY-i wL%fa|g\u0013)SfA3 Y\fJ)6\u000bf\u0001bJB\"Q2l\u0016fgsδ3\u00176\u000b\u000elP:Y`vtf!V\u0014=v\u001cq_d\u001do;}\u001aEöv\u001bx],0Y3ۚEZ@)<8\u0015\b\rfwfq \u001bH9\u0019\u000f,p-wxmB􅖛fQC\u0013Y4\u0004w\u0012-\u0003Ŧ͢fE}Fc\u001aV>6^dNA$ˆOKէc,Lg\u0003\u0016]C\u001bG0mږY\u0013DD\u0006\u0014\u0004\u0005*8.';_+8\nfI\u0001ßYlkD؛\f\u000e[Y|aA\n2If\u0001\u0005i\u0016\u000eM\u0006j;8P2h\u0016@N4K\f.\u000f\fi\u0016vRj5\u000bJӋ\u000e\u001f!]B8N\u0007\u0016}%\\\u0017S8)E\u00164.˾S\u001cp%\u000b\u0007D>IWofϩ\">4tFtHAG\u0007baf\u000e6,\u001d0ݸP23&N\u001e]f\u0016erNWk̢@)JSʔN\u0012\u00171\u0018t,\bخs:\u001fpE-̢טK\u0010\u0004Eu:Vt\b\u0002\u001b\u0010\u0002醉\u0003tO64#|M\u0018\u0015z\u0016\u001d'1\u0019=ぃm:Ʉ<8C\u0016O)\u0005{1Y썎̂\u0007\u0014)\u0001D\u0005Q\u0017\u0000Y}c\u0016\u00132̥\u00181\u000bL:\rԩ\u001b\u0011\u0003ZH\u000e5!_*f\u0001\u00014GSʁX\u000e`>a\u0016\u0000,0`:B&Ӫ;\u001dO(q\u000f8Y\u0012\u0000ɣ,.T`\u0016\rHy\u0013\u0005\"B\u000eK\u000b꾎N@=۞XR\b\u0015̂%\bp_i\f\u000fh\u0004\u0006oG-l~(y\u000b\t\u0018E&/,M\u001aY,vErt/fP\u0002O\u001f\u0002tTeyfɻ\rS֍\u000b=3KSrw\u001d}:q\u0012SOVW ,\u0007_Ͽ+ɼ\u00105`OE-ڋ282w4\f%:{T5퍚Y`=/=O\u000f܋:\u0013ݽ_Dir؀\u001db0XS-2e\u0016Gr\u0004\fbu%)[O|xPQ\u0016]\b\u001a5/`ZQ\u0016CYhF,\u0014GS8s C\te4xi\u001e\"\u0012bA\u0016V\u0005ik~\u0006-0\u001fQ\u0016Q/ࢋz1\u0019\u0002c֢,\u001b1\u001f\u0016,O{t\u0002ͧr\u0005~O3\"V\u0006R\u001f52btF7شe@\u0011\u001f$)Q;\"\na啸#\u0014|xj>mKAs\u0005\u0003\u0015\u0017fB\u0019)*5Dzvo\u0012~)\"\u0001~\u0017F\"EͧH\t'\u0017ZY@wh>g\u0004ʂ]A̷Ε\u0005\n3_\u0002b-f>{.>ڙO/[Л\u000ee\u0001\u0002Q\u001aVW\u0016D]Y\\\u0006rf +\u000bK\beY*!\"s9f>Bg2_0&9F\u0013\u001dʶ\u00048m;\u0002|\u001d܇|!\u0002˂A\"ѓ,M3\u001b鷍?p\u0019@\r(\u001e\"˂|Þ\u001c!;$x\u0003\u0005RlGErH5X@[ϲv\u001abS,\u00143T'\u0006gY\u0006Oa>\u000b\"|ן/\u00020_$v$c\u00180˂/\u0014\u0019\u0016Kȴ,\u0001\u0002U,\u000b\u0014{߇-S|\nf,0>w͌N\u0007`,\u000b\u0010~Zˢ}\n<4Z\t\u0000-\u000b߈(gY\u0018ƒ&eY\u00041_{\u0007uf2\u0000(\u0002x2!*A|\"\u001a*ˢoS,aY87Pp,._(C+D%\u0012\u0002R,nD\u0018\u001aE][Y&;_&\u0003\u000fE_\td\u0002+\u000boKaFfFUa̷gH\b6`Y\u00001ߗ0}v2K\u000e\u0015|g\u0006#b|c\"̇2߉ǂit.&}Pf6\u0011C%ݙ\u001e\u0007\u0012\u00027g\u000f\u0002{=A2}9*,\u00104b\u001d\u0012#\u000b:L\u0005\u0006\u001c\u000fY\u0016dYt\u0005ecPS.6,Ƙe\u0001<:_\t6E&\u001a:߷|n*Bi4e\t(b:Ք0^UcYp5Fh%\u000ez\u0011|XdY\u0000'n^\u001d eATɘ\u0003,}|2\u0017e!\fa3?5S,\u000b²镅J$Ole\u001bLcYH.\u000eEY!rI\u0010\u0013ƗbY\u0010@\u0003ƒ\u0006IJ8\u0005Ÿo\b\u000019rßϕ\u001f\u0019Ȏ\u0007|_@>\u0016KtK\f|\u001b/\u0001+\u000bY\u001c/2,\f|\n\u00172behϷC\t\u0011o+\u001d\u0013\u0001A*%\u0007}`T\u0016PUؒQY\u0014G#oؠ/ZDŽ0/\u0001ƒ\u000e1DA\u0014\t}c\fT\u0016@i;\b{U\u00163\u0004,(CG\u0016\u0014Reb,0oܟYuʢɮh7pDV\u0016ë,xþ.$=*\u001a-,P>\u0014n\u001b,,\u0016}\f}|\u000b}\u001c}dx\u00168>8V\u0016^â7\u0015O\u00005^YCr\b̒JO\u0001G\u0014,W\u00169H+CU+\u000bUD\u0012ʢwУ*@_+\u000b!me\u001d}zɳ,^+\u0000|\n\u0014\u000bVXYؾ+ W\u0016iov*\u000bec8iդ\u000f*CO,\u0005^J\u001fʢԩI\u001fl\u0005WbeQ(:!e}%\u000eO/Y\u0001Z\u0005AGh9\u0014PJR\u0016L)c/\u000b\fI߀S\u0016g\r1e\u0018XpuRY\u0002\u001a̤/$M/\u000e\u0010T\u0016+i0fT\u0016\u001c_L/}\u000b\\),\u0007ҧRťje\u0001+>YY>m\"kk\u0005\u001d2,zo\u000eeoRCآ-A\u0004Y,xǔ\u0005Pߖ\u0002E}VV,\u0019} B\u0002\u001aT\u00160rOY\u001c.`D|Kdǡb4OY4\u001b\"\u0017\u00178eAbpNmʂ\\fէ\r\u000b&TJZ,\u0006\tզEp\u0007X6\u0004[GYV}԰!\u001a>\\%\u0003Uʢ6\u001fTbFᵾm}Ҥ\n6KLHYD[Xo}>\u0017AdE\"9,QܥCY~XȮQ\u0016rHR\u0016$,eA\u0017g*\u00115\u0016T5r\u0019>74;Vo}LӸ6eڰS\u0016r}4)\u0007\u0017⭏?XZqi@,\u0018Oև^>ôa\u0010A2Zp>8b\u0017\u0011\b>ERXFM@0\u0001}\u0007w}\u00078WJ)T(\u0000:DUUU5PUUUUUUU]73333=믿믿7\u0019fffffΫN\u001f\rGEF>k\u001c>sCHe}w\b\u0002z]j4˰\u0012WZ\fVLtv̞݊~#\\Xub[s^5ۉ|#\u0016n丑$X[[wqEh}R\u001bG;B3\u00128bb{\u0014\u0006DK\u001d>h\rն8EGrnS\u001ax5hfI\\|\u0004FyGW\u0019ئJ\u0011ɏ\u00138\u0006j<\u0004ʇ1ZHpC[f:jr*z[j\fN%F4g\f\u00174v*}\bYO~)1.5\r\n`\u0005\u0005\b4\u00028\u0019f\u0002B{z\\R!ZT(솣R\u000bin ԌҴ?h\u001bz$\u0018\f7+\u0002\u00046BI?$S\u001d@W1K`k\u001a$:u\u0011e=CX\u0019ZȖIbR@pe6u\u001dwGAoX+7\u0012z뭎r\u0015Eց]\u0002\u0010&n`\u0010erR\"\u0004W\u0007`h&֤,\u0010XIL\f3sL}jv^\u0007U\u0004[)᠐qJE{\u0010;^b;NwgE2MtS&PAW/O\u0012ϣ\u001a&&\u0011 \u0017X$Vz-\u000bAvAk\u0011=/(U\u0016C\rcߎ\\th|\u0006D\u0012\u0013\t\u0012:V\u001c)}e\u0018,\u0017\u001f0Q؄(lfi$E~!*\u0004eщA`k;٭gTU\u0005B^vmZKT\u001f%CI{3i\f&\bĤ$A\u000fH\u0004J8ZQ:VUW[\u001e%ȊnCer\"k\u0006լB5Wftd{MCG`|\u0010PpV 5>\b'jZ芬5Jy\u0005YuDh\"W(5\u0011IK\u001c\u0002Ӊ[r\u0019q;>cznEדqe']+hmI~\u0015\"MQ%.lTV\u001a\fS\u0003ەɴ&V͙F`e#p\u001ahTffw$67nm\u001f8T!\u001cZh@\n\u0019,\u001c\u001028\u0000p̸(1\"\u0014&F\u0012IVPt\u0012yT!Y\u0010n{WK;\u0000J-W\u0018)٩\rbw\u0002\u0000\u0015\bVPV\u001aܤ\u0004\u0000\u0006\u0014\u001c\u00162X F\b\f\u0004*2\u0004>Bh\u0014H\"e\u0001\u0013\u0018\u0003%I$\u0002L$L\u001a/+;*Nf}@$\u0005``z\u0005X\u0011r\f\u0015\u0003:^pH1\u0011\u0003\u0004^!\u000b0\u0002\u0019\u0019\u000454\u0006=&s)\u0003\u0014;ub*8EYM)hw\u0012\u001a\u0003CF*~\u0013Zo֡-2-\u0014ꁏ\u000b\u0012\u0000)\u001f/\u001c#(t`\u0001\t8\u0018<\u0003\r\u001c.J0D\u0001,$8\r~=\nщPWJ\u0017ʬ<҂\u0007Є[Vӂ`jFH7j՘*\u0017lE\u0015KA\t>\b\u0014\u000f@a!A\u0003\u0013p\u0000c\u0006\u0010\u0013 @\u0000\"\u0007\u000333<\u0014MoJQh+%:y ܐ77f^\u0016\\\u0002\u001eϧ9bv/U gg\u000b\b\u00011T\u0018D\u0007\b\f*8\u001aH \n.pؠ\"\u0000)2X,@H1PC '\u0015UoX6\u0001ޖKGG\u0015?ݒ?N6d*5\"S,N\u0011t^\u00078\u0001\u0002\n\u001c\u000e*1\u0003\u000e\u001c#@8`\u0006\u0001\u0001Z̊\u0014\tA\b\u0015}M!\u0016IR\u0019\u001aeI]&\u0011\u0019UV\u00052CZj%Te),\u0018\u0018%Ņ\u001a\n2\u0018\u00037&\t|'>\t̛\u00072)BrH$H\u0014*QN\u000eeŨ>hIqYP\u0011M}\u000f\njߛ@a6k\u0012Z\u0014\n.\"\n\u001cY&\bD'i96p#\u0003\u0001hJ\u0014uFE&>`T ^\"\u0014U!\u0011P.\u0017Z\u0002MZ0*A($A\fM\u0016(X8\u001eX#„\u000e\u001c\u0010\"x\b\u001c\b\u001c\u0000G\u0005\n#8N((!¤\u0010#N\u0000PRTƧ:zeDE'P8-]!Pw\u0004@\n\n\u0000+!\u0003:@v8(Da\b\u000e\u000e\u0016Lp<\u0000\u0003\u000e\u0006\u0016\u0002\u0006\u001a8$\u0002G\u0003\u000b0 \u0002\t\u001c\u0018,x\u0010A\u0004\u0006\u0011\u001f\u0001\ba!BE:R\u0010\u0014\u0004JE\u0017\"*ybWe.F\u0006%-K\u0004>\u0018)cd\u0018\u0017\u00041 \t>X\u000eC$2L\f\u001d\u0010BNam=\u0016ڊQ\u0002\u0019*\b\u0013-\u001c\u0012L0\u0003\u0000\u0006\u0004\u0006\u001ap8\u0003\u0004\u0011T@\u000b\u001c\u001b6pT\u0010\u0002\u0006\u001e8*`\u0004G\u00133\u0006$\u0011\u0010)9V3*X\"CXe00Km\u0003ܴE\f\u0000\b&J8 @\u0003\u0007$p\u0018\u0010\u0000\u00058\u001a`\u0002\u000e\t&1\u0001\u000f\u001c\u0013P\u0011\u001c\u001cDp`Q!\u0003\u0017\u0000\u0003:A\"\u0006@\u0006\u000fX\u000be\u0014\u0010D\u0019u\u0006b\u0004yQb7\b\t\u001a\u001d \u0007\u0003\u0012LpA\u0006\u0000$ \u0001\u0007\u0003\nLa\u0003\u0011\u001c\r\"A\u0003\u0006Hǰa\u0000Tb\u0010H B^++[n㙖\u0014l&zT7\u0011cX\u0004@\tD\u001b\u0007&\u0001\u0000\u0000 \u0011A\u0004\u0015pT`A\u0006\u0007\u0010Fp\u0010q\"\u0005\u000e\u0007\u00133\u001c&J\u0014BFN\u0000\\f\u0011\u0004I\u000fʦ\b$S\ti\u0010\u0018|\u00142KfHB)_\u0000\u00001r<\u0001\b&p\u001c\u0004\u001c\u001c\u001c\u0000H\u0001\n8\u001aH@A\f\u000e\u0007\u000eTp< \u0005\u000e\f\u0018\\pHQSK\u000b\u0001\u001d+'\u0014\u0005hLr}w8\u0002!`\u001bGi\u0013F%w\u0003$9B\u0005x\u0011C\b\u0001\n81C\n\f\"J8 h†\u0018\u001c)Xp\u0018Aa\u0007\u0005\u00103\n \tMU\u001e\u00037H\u0010O\u0011x厑zL\u001cZBOZ\u0002 S\u0001'bp`\u0000\u0004\u00138\u0010P\u0001\t,Q\u0005\u001d8\"\u0002\u0004\u000f6p(\u0001!B\u0013\u0000\u00028\u001f\n|N\u001cA\\:ذ,/\u0000fx/+\n2Z\u0005+T\u0007%;^\u0007J\u0000F\t\u0007H`\u0015V|? C\"q\u000fuSb\u001bbq=>e9Syz9:{\u001fB0O\\$yFRWn\u0005C`\u0004\f\u001c\b\u0018`P\u0006\u001c\t4#\u0006\u001e\u0000\b\u0012\u0006N^\nt%P.\u001c!6a\u0000H>AU\u0013E\b\u000bNxuZN\u0019ZS\u0000f\b\u0013\u0002\"N\u0014\u0010\u0001G\u0000\\\u0018\u0015\u0010a.С<\u0000\u0012\u0013g\u0001,^\u0014\u0003,8@-A\u0014!y/Jn\u0013=ߝڶ=S_l1ӯ6(WGf )VŰ~i`QB5\"5`\u0006\u000f\u000e\t\u001ap\u00010f\u001cÇ\b̒\nB\u0015c\u0011%Rǀ2{0&\u000bZ\u0014Snyd\u0015ON{\u001c\u0016!L\u0005^8\u0017p\u0001b4C\b\u0003b\u001c\u00030\nAo\u00041kfaC\u0014h\u000bk\u0018\u0002\u0010\u001b&S*\u0006>ך\u0007\u001c\"\t!\u0017%׋ҷ^94x3j ąj@\u0005\r \u001c\u0011L`Â\b \f`\u0001#LO\u0003\u001eU!\u0012\u000be/5A\u000fIU\u0001I\u000ek-L\u000e'՛\u0005UpC\u001b\u0015!T\u0001 ^pDB\f\r\u001cB\n0&\u0000-J\np\u0003\u0010b-@\u0005\u000b\u001e\u0003@B\u0001pi.\u001b@tP|RxWRqlZ\u0007SL9ec\r{c^\u0018z\u0010XH\u0013hJ\u0006h`\u0001\b\u0000d4\u0001 $K\u0016\u0001\u0019\u0002LR\u00058\u0002L_\u0012BҺe\u0005{H\u0012p*Q$6Qs\u001dfy&I,6\t9\u0002*T\u00050\u0003\u0007$p\u0004@\b8\u001e\u0002Dž\f/8N)E\u001f\u0000g\u0011}Đi\u001e̖,Я\u0013>Mq\u0012;Km(W2r?$\tΤ\u0018\t\u0017~}j\u000b\u0006aaMm\u001eբ\u0017ң\u0011\u001f66\u0007Ơ姍A'8T.7\u001dVڑQ\u0019?\u0004GaD*_jM/e\f\u0003:\u0001=\\3۩fM\u0001Mʀ\u00197]\u0013͠uL\n4\u0016)EB2u֜@8/\u0003Q\u0004b\u0014V\u0010+)7\u0011\u0003#X\u00049=Q\u0016\u0004>\u0014a!X\u0007&V-a\b\rS\u0000^,Ms\u001cmW[tH\fn[Tޯ,)ɱN[(UZyNS\u001cW\u0004O_\u0014WEJ\u0006*vk!\u001cx'.3-\u0017.'\u001db|\u001dح5\fODr9% ܎\u0004C39FHޘ?k\u0018/\u0003j{Q~zOv\u001d\nP\u000e\u0002\u0006-$+6U,\u0002\u0014DO\u0015[OU߹wtj*d,\u0010L\u000fV(z\\p-z,X`v\u001fjx\u001d,޻4~\u0018MObn$zTe,|1|_v\u0018XaIC@Gۡlj\u0004\u001d`b\u0016D\u0018(,hQ]VdZ[\u000bU*-CR8δܸ/η\b^0vXn?C8\u001cTU@\u00056\fVJy]ǩ \\8\u0017%.j\u00131d\u0010B(p-\u001dO$YEf*kô\u0006&\u0011R[q~1:4GnZ5Y)j;0# [^sFR\u0014W_GQ\rF\nH\u0012^b\u0007k\u0004\u0015\u001b\n\u001d)W%r\u001ejޓW^}d+vE\b-Bgl(oY0/\n2\r\u0005N#zc4.6&\u0007\u001c&:\u0018xZ\u0014\f\u00197HɆ+\bob<\r4'$03P6\u0001Z\u000bZ%vމ\u001f9\u0001廵\u0007eI\u0000.\u001d\u0014U`o>W0DU1jc!R3I~(H1\b\u001d(\u0017A(MիMSG\tlO\u000bc둒yΧZ4PWm\u0011P\nHO'O\u0006\u001fկ\u0003R\u0018,(+T\u000e<&\u0000_\\k >\u0015ï0vmrD/L}С*;9qi:\u001dۮ(-˥\u001b \u0011&@\u0016aRh\u000e@R%\u0000\u0003)U\u0015\u001cA\f'\u0004%\u001eĒ\u001cx#K-hx/CB\u0007*mK\u0002\u0013kX\u0005,Z\u0012<\u0007e^=pabMPTjAr\u0000FM;X\u0010+Sj&Kn\u001c.\nuK*fhb=\u0011\u0017AƩL\u00050~wf$ۇ|\u001bkXEPkV\u000e4=g#\u0015_yd\u0010\u0017?\u0005'n&S\n\u0013V\fw\u001c+ΰ\u0016-'\u0014c\"zסj9,\u001b<\u0005ϗ'4x>zW-1h%G\u0018\u001d?Oćb_=\bk@%aE+v'uV4F#\u0005qg\u0015Z\u0007#\nM\u0018\u0016⧥ץ!gU܀\u0015Լ\u001c'hZ#/>\u0003L\u0013\u0003\r\\C\n7@\u0004!\u0007#=Er\u0013\bzIYg1N~\u0010\u000fc6\u0001\fjX\u0004 Z\u001d'L#f\u000321^Ӳ\u001c'2\f.0\u00128C\r3L\u0004@`\u0016^D\u000fQZKI~a}\fW\u001f\u0004u3N=\u0004\u0016Z'`{\u000f-T\r6[1\u000b\u0002݂[\u0001z\u001b1\"t&$AWh~\"aI\r\u0002v\u00051?\u0016@*z\bg^k6nܖ5׭\u0010T\u0019 \u0005.W2\u0003.ZΒ\u001ceP4@\u0005\u001bjq\\y\u0011%\u0014E\u0014&\u0016ħ1\u0017hXg7\u0002\u001dm\u0015d\u000e92?gJ޻\u0010jAP\u0011H\u0001:EQ)v9r\u0018ta\u0019*8\u00072u\u0019.B\fa\u0007ݓ0\u000fd\u001blRla(n,HZ\u0011>\u0003*J\u0011ͳ\\J0\u0000n[LMigP~ @v&x#x\u001bn*[o\u001fzSj)WjkYo#\rqd}\u000ej\f6\fDN\u0010y\u000b*ֻ$\tfqH@\u001a\u001e;Hc\r\\?9x\\p\u001eǬ=degaJ+!\\D\u001ch\u0010d~'Mg\u0010l\nhh\u0018F-3 \u001c\u0004[K\u001128r\r>\f\u001fcĖ(|\u0015\u0000)p+M\f;Lr>r\\:0\u00132Y -C\u0001za\"D)WmD,z.\u0005]\f\u001e\u0004'\u0018#\u0004\u001d\n\u0000\u000b\"\btj\tvGHrKd\u0016\u0000 U\u0003)0\u000bji\b1Ht\f8Oc2Ug>.7\u001f\u0017\u001cg]'ݺNa\n8@\u0005DU\u000fd`\u0012F8M6kk$/_v\u0018?9I2\u001c\u001eB'M\u0004\u000f\u0015[\u000bf\nƫI;X8oa&\tN\u0001&).J\r'vA0ή8\u0011>@\rqʱKAH\u0012\u0001bӅ\u0019#+$\u0019o1IJ\u0018)/\u0002\u0011T;A\u0019Y\nV\u0006i f\b^\u0004\u001f%\u0007\u0006H$\u0014Y\\E\u0002\nv\u0000<\u000f\t\u0001Wݲ\fp\f\"\u0001\u00175O\u00198DNT\u0005\u0007+Kd\u0017lDS\u0017Rv\u000e@N\u001c\f.hĉc8\u0015\u001f1C䲠e\n`\u001aE`-0,44Df\bL\fe\bVPX\u0018LVj@b\u0007j,\u0003\r$\u0019_Y~3Wk3Ym zOj\u000fV\u0007Va#BkS\u0002 \\\u001eb)G4(װDF\u0001\u0014\u0006+q:+1\u0003㼰j\u00004\u0006\u0017q/A\u0004 )z=Ri1ЭzGpM\u0013,\u0015'#t֠\u0005K\u0013E\u0006bV\u0017֑Zә~ \u001a9\u001cQy\br2>\f\u0017߂UiD?q\u001a0H-\b\"Ҭ\u00128Sg\rbD\f(Z9\u0011Zoy2ЃB{P\u0013ΠSvyn9\f\"\u0000\u0005u\u0010\"`\u0014P\u0014h\u0015n\u000fh\u0012j)Xk2\u0001\u00126V\u00060|W\u0017?\u0003/`\t5)\u0010J`F2\f\u0000*z\"8y^$:<\nx b\u0002\u0015лk\u0019\u000fiL\u0005QJ-O\nm}X\u0019\u0016\u001fP2m\u0003]1Z\u0013\u0013\u0016aFh@6A'lBM\u0010BP[g*`\u000f\u00022z4/Sl\u001dz(,\u001f # KUgY!3]\tm3\u000bV|&+6a&\bGI\u000eR&q$\u0010V/K4\fT\u0004)Br\bP\b5Cl\u0011>*\u0018ǭ5$w\u001c7̒9Tp\u0010;,\u0011|D\u001e\u001cQ9*S4'A~\u001f\u0000b%\u0019O0̭hr SD2\u0014GA2O^x\u001d%\u001c\u001dʡ'\t΂զA'je/U\\e9\"s\u0001:Ӂ!f\u0018P\u0010DMĎ\u0016\\\f\"[\u000f\u0004it`dG[GU6\b7\u000fA\u0018o\\Lq,/\u0003\u0016'X\u0002&J\u001aRH\u001fv\u0005P&\u0010cH)x\u0002͐\u0002\u000f)^j{pbdp\\\u0015\u000b@\u001b\bN]\u0018l,0_\u0018v;K9qIeQ\u001a˰4bgUgp-W\u0000% *aWk\nd`qjH\u0001\u001cy\u0017B\u0004,q\u0002%ɬ\u0006V]\u001c|'Rt\u001e8/\u0014*cIŵj\u001bRfA-H3ŒQ\tPہ\u0010\tߐJK7̢8bX\u0016ǩCϒ\u001cq\nmUz%X\u001cdV;\u0015dڮ\u00049{ ɬ6\u0018\u0017\u0007\u0012\rE\f\u0000\u0016\u0004^\u0018>(U\fV\u0010D\u0000V\u0010R[o\u001cZQ\u000eRM\u000fJf\u0003FD\u0005Q\u000b\u0002\r؈+\u0013?+\u000f[IMӊK\u0016\u000b\u0003Y\u0001\u001d~Q\u0001(#\u0004\u0019 7\u001a v\u001fsQCM\u0016\r\u000e2r\u001e\\\u001cl\u0007\u0014 h#\u0014;\\\u0004qS>\u0007\u0001\u0018>\u0013 \u0019&5\u001c\u0003\u0005\u001b@p\u0001\u0011(=\u0019t\u001e|\u001a q~\u0017\b\u0011\r# #\u001b^Q\u001aa\u0014+S\u0002$Jql\"S\"s$\u0010\u0004Z`\u001eI\u0000Ld8\nX\rV\u0013j\u0019rF`y$zY7\u0018^U=d:\u0014Sn+|JЪKn\u0010=DD0Rك\u0018$\b0Lf\u0010d\ftT\u001bhزXz\r!v]I\u0011,N\u0004\u000e\u0017[\f\u001e,\u0007d,$@\u001b( 04x$Ω&[\b\u0001.Q\u001bZ0\u000b46f(.\u0015\b\u0015W\u0004\u0016b\b~g.\u0004ѩNQAM,\u0004wB#\u0004Wqb\u0019jkɖU>a9\u0010&4\u000b9Bn\u0011:I\u0019G/8\f\u00079\u000b!\u0016\u0004+^t!Uk\u0017Q^qQO\u0011b\u00002EZn(xb\b^\f\u0016h%~Lc)Ph\u001e|Ic)Qk\u001fJgX\u001c\u000bS=\u0012!X\u001b\u0005\u001f@\t&Vm\u001fd@@ȡb+cV,aX%`b&+Gt\u000b\u0002\u0012*BNX\u001a#x\u0003\u00186\u001e3[\u0010Z}\u0010\u001ap\u0015p\u0019zK\u0010=Wm#zF\\qa2\u0013Ru\u0004\u000f\\a\u000e:Si\r\\\r^\u0014\u0000\u0019\u0010APHBg\u00164b\u0005G\u0005iMԛ\u001d1\u0015F\u0018ʫh^\u0005\u0000c530cE\u0017\u0006\r\b\"h\u00063Pz\u0019W‡\t\r\u000f\u0017\u0005'W\u001e\tb\u001a\u0006\f=H\u000e$\u001b\u0013Z\u0003\u0015\u0005)R\u0003D\f\u0010xjR 3\u0016'\rI?rfx?\"\teo$\u0010!gM\u0006̗Q0\nk)/^_/Oc+Zo\u0013h\rZk\u000f;Rj%~Um\"~Og$L/\u001ej\u001aO@]:\r\u001afCU\u001b\u0014\u0006\u001b2\u0013=_\u0012<_q&rcٍ\u001e-\u0007$H*\u0014:Go\f8Jg\b4\u0012d\u0019tb T\u0010z0H=~\">Tf5\f%2\u0013D3\u000fTH\u0013k\u0015߭Agb,\"eWQ(L1=I21\u0004;_P\fϢL\u000f]Wr,~4v{S,#X֫*|/a|\n2-\u0014㱊\u001df>J4kM?9v?^s7Q4:Ţ\u0011X(x!ug$;]h L/3\u0018ςd׉\fs'Ǵϓ^C9U\u000bjSv݌\u0013=7i\u001c~\u0019İ\u0011%3M\u0001\u001ex߫1β9 v;ax\u0015eiہUx\u001e*ݒyd\u0014,`q8ζ\u001dq:8\u000f@'[a0Mt\u001fE9w\u0018\\\bX\f8,{:=7\u00035s\u0013Vu7εEy,r,JM]\u0010F5S]4+\u0003U\u0015:h6N\u0003zߨafpV3H2ޢ4ˡ\u001cs$F܍s}GR$qz#zMr'Vk#HL3]ג\\u\b\u0015>}\u000b\u001fCx{Q|5^Ѓ\u001a+a(y\u0017z.(|\u0016/7\u0017@K]4ϵ\u0018rG\u00008N\u0000DRMG\u0014ӣ\u0018Z$p4P3_\u0006r\tև$F߻\rYlm\u0013B̮;RqcU0Tj\re\"0Ő~\fY\u0014<@aYѱ\u001b\u0005V-\u0019^4;3Jw#ıEm\u0005Ыm\u000b\u0017TVw\nǻjjX\u0005٘\u001a*S9[9\u0011z6d.خ3A)jPaK\u0012EvIjY^:bf,߃9#!\\\nSg3V{/\r )=HA\tQs.\u001d\u0010\f'ڦajs<؝\u0016VÛUѤIt;1:;?l{y\rs>gŞ@1SgCFê]e6R3\u001b&Dw\u001fdH(vŨ\u0000vc6Ѳ\u001aE鼎'#\u00057\u001e\n\u001bB\u0006@t8rAi\u001dͦjh8;\u0006\u0010:f#i\u0014c\u0017(u1H]KyW8H@x-I\\/YԹ\u001d4;jh\bb-gLc\nR=Ӕ\tf6Q5\u0002 \u0014c}\u0004'l!XҏٍL\u0000+xs1r]͚\r@Z=@ӰnxO-\u001bO)Ŷ\u0007|q|Q\r\u001aIlƴ&\u0000\u0002\u001a8{\u0010%1?پqy.L\u0000l\u00063a4ʷ]\f_Y/BLu:磲ٵ\u001c\t\u0012\fjLK[8,\u0019frLMi\u0018įdD\u0019E1>8֛ |\u0017Dˑ CMIp;=GĢ6Ѳ'}k´\u0016FxX.U+qL}n9%z\u00026rR;n8n,|dۮ8ƣ0*N\u0013Is4tX0q钀~t@]zX];\n\u000fmfxجY\rf\f\u000fHVCHV#ɋgOj?f\u001294\f{FY)yHctbJ9&19!)Ow,\tqj\u0010il\u0014ijh\u0011\u0001ܿ\u00144v\u0017#{aOkY\u001d\u0017Fév\u0001wƏ,OFcf#F\u0003vI\u001dQiDl\u0003R\bŮ]`M8Գ<\u0002pAj\u0000^u뾲JQ\u0010ڦ\u0010EdwD2\u001aF@\u001am\u001cω,\u0014[f9ǻq4(\u0005cvA@9nçIvcI-ٳ\u001aG\u001fq(\"\u001d\u0018\r/w\t=7s߁\u0010p2^Y7]\u0019uە\u0015yR݉qO)PٍnY\r zQ\u0012˦\u001b\\z\r\u001d\u000ez%1m8v4t]ٮ9^:\u001b/y}Ty\u0017(\u0007})l\u0004\u0010>lHg\u0017Ht\u001b-\u0006i+rмܲ\u000b[6\r&گGd!M'!t\u001f93R}{Z'|Zk\u001dů\u001a\u001bՀbw55_\rulL\u001b\u000e8!l\fohvU!Ecwly!tnglsnvOnG@xCh\rnT\u000fU-̺봌i7ڳ,\u000ff\u001db~.Y\u001diNJ\fHMe6|t\u001a!D1\u001ed(\u0006\\o\u001ftƳj6#/\u001a\u0001e\u0017\u0018_βF0:GڮC6\u0007Vfv~sJ?exF4\u0001 exM5\u001bN?j6l\\\u0011}!9\u00116q=b\u0012yҫY]V[Vg\u00044Fw^\"2為dxV옝6[Vݎ]q9nw>44\u0003S9\u0015lf8vly(y%(5C၍l\u0014qhtf4ey+I5ˣZnxk\u0002`Jl8k\u0017 ewB]2\u001b,|Yi*Fp[\u0014Kϛbjdi6h\fT6]Γ=åuc4ji˓_Y(q\u000f:sVlW|9\n#0cfr둶T:VkF#\u000b\t.\u0014D=w9]svÆٖZyƕ\u0011F\u0010Y\r6~gb41\u001a\\ۆ\u001eۅ+ 9/\"T,4VV\u0017Ğ})'0Jl(i\u0002HRl\u0014r\u0016e\u0019$x\u0013Q\u0002\u001b&݅kM|S2ڦ\u0013^z)͇r#\u001cSAn:&'k^wT-\u001cOGn^㊨\u0013P\rc}g爸h6V3\u001bL*\u00194Kbj5h4\u0015Y:\u001e0:;NhTf\u0017xf6d6t\u001b65i\u0011y.jl\u0010>WcxE?c5\\qJb۲;du>%\u0001ٱ)v\u000ekf\u0007\n\u00014ý(~`t~W]\u0019`JM\u001brJf\u0003pVn\u0000< [\b\u001dûf\\ek4W6\u001aZAm7j\u001cyjh\t\b\u001fѸ^bft*Fw\u0005) Y\u001dU\rh5NrLkcxH^4\u001bPBexE?cvH?s:,YV[&\u0004D6eDv\u00074PmL,|\u001f\u001dJrU%BAlU{*-\u000e\u0018-L`:]3@\u0013ZVc9\t\u001b&\\\u000e{U5V#)H>w׵\u001aHڍ$ٝJ\u0011oI,\u000e]c5f7pi}\u001a{s;5>|ݎs7p9iHg3\u001dw&6n\u0017Gև\u0001^k\u0011\u0015R\u0006O\u001bO\u0007_s\u0010tKdxݬ\u0000j\u0017<\u000b3X\u0015dXr>\u0010\u001ac1b\u001b{n\u0010yNZ\u00011\u001b+\\dY؝w;VCY}8~\u0013.5Kf]0~8\u0002(j\u0014x&D4/\u001a{fyC?r<\u001d\u0013Zs*\u00057y\u000e!?8KA7LvR,'\u0004}徴{C!P;\t1}wAD\u0019?ǖCF\u0004\t`ZU\u001b\u0000\u0016[f%s\u00022\u0012Z!\u0000Bu>\\.9-ãb4Z2\u001bR,\u0014K︐u[Hh\u0017Hh\u00178v;̹]]G6u\u000bKVy*x\u0018>e\rM\u0017hZy-H\u001e\u0018W:+$\u0010K0qY,\u000fݲ*Q\u0018`>*Tm\u0007\\SnΒ\fo9=(5<\u0013\u0000yvAϓ狶G^<=Dsj`\u0014ng͎(Jv%>\rs=\u0007\t\u0011\u001fu_#a8\r\u001b$N\u0005\rXC\f\u0018yQd5Fh9\u0016>ἲ:cJp\u001fH\u0011\u001fn !v\u0016(]\u000b&\twf5Yz\b'GoV]%4o\u0002ʹ^\u0001Wk2Me\u001ax\u000eaB\u0004NP\u0004!K-\u000fQ\u0010`h\u001a'8)V\u0002\u0003f\r1\fup:n䚀Kdw?ڳDϪ\f[]U;%[.MYUS`\u0013:\\i0Hq܅\u0019'\u00032|\u0000\u001d\u0013\u0018Bi_\u001d\u0018$i&bg-%[FEΑ\u0003\u0016\u0017Ӫ\u000f\u0019di5\u0006ԂZVl0Mz\u00136Z0\u0013\u00169^amB[fb\u0014ڹ\u001dQ,O\u001d9Ab̫'{Ʌf,\u0012b\u00039r4F*\u0019\u000f9B\u0006%,)l!f\u001dB̯nvNkf#6\f\nZ~CRq+zRe\u0015 ZSP\u00025\u000b\u0018\u0006v*IF#xdOh\u001c\u0006X$\fPT@LVk\rX\u0007\u0015\rhiN5\u0000j\u0007)lϭ\u001cs*F82N1:\u00158A\u0006LCF\rH7^s2_p/Sh*Fo\u000e;A\u0010=Os!\u0015a\u0007&\u0011B\u0001Bw!b5?X$h\u0018zBh\u001clڋ$\u0019\b COPD\u0011ű\nՆ\rB\\4f\n&È\u0001\u0006j\u0001\u000f8D\t?j~\u0016(\u0017bwcu\u001dԦ&.;&\u0004%Z\u0005,@e\u000fGWx \frZc1v8\u001d-\u000b3^\u0004'Ǫ\u0006d\u0000E\u0010cr$DG+6b8;zTfbzOBAo:l=\u0007ͺLB:.WN|˕\u0019Gp;\u00103\u0004E`V\u0001\u0002.?%x%~Tl\u0010Z\fh~\u0017j`\u0004\u00154|\u0001\u0007hB\u0000s\r++b<Ҕ3?\r\u0014\u001a\u001d\u000fU\u000b`\u0015\u001bɲM\u0004ie\u0006\"\u0007)-f·d-cvQ?jw⣴:-#H>̊$,m\u0000~cEBEaل>\u0006K\r$Uf~\u001a\u0000`\u0004Ώ؇n\u0019ϨGp\u0001\u0018F,\bL\u0006H\u0003:U\r$ $\u0016%\u0003\bDNQ\u0001\u0016*\t,@\u000f]Y֓\u0014֞Z^hh-g3\rQ`jJ[hm8z\u000f\u001b\bQl\u0007!\u001d\u000b\u0015\u0002\u0010x%A:kM\u0001\u0015,P\b`PG4KR~wb\bŶ\u0015߭,>Jh#\"vx-U\u001a4-\u0018aj3\"%$̱_\f3\u0001¦c^COpz5xv-a|\n\u0002\u001ḙ\u000b8Dm\u0016lC\u0006Bi\u0014\u0006N\b&g(ne}ʦ\nPF9\u001a\u0006Y:ϵ\u001cN\u00171r ZHo]G9\u0015\u001d6\u0003\u00184S\u0010;\\\u0016\u0019MF\n@p$ɰ\u0011%-xE9w\u0013g\u0004\u0003\u0019.yCM\u0010ZC7\rIkD\b~õ{8@Qgϟ\\qK\u000e\u0014S\u0015x_uߝ>{\u001dnx9/Z\u0019\u0007\u001d\u000e6Os\u0017Bǩ|۬ZYֱ9uN\u0013\u001d(p0Ip\\Ĭ\u001afAV܁\u0006,J#Z\u0018=Lc\u0013t\u0014xqst\u0000\f\u001c$\u0006FT\u001bdW/Kk\n/Fi\u00118Wi6NٖxbvQ=ڳ{~y0OyD~\u001cg[\u0007}\u0019m\u0005\u0018\u0017\u0012/P\u000f*L'\u0017Ƨ\u0004`\u001c2\u0018ah\u001cs1~Wm\u001d*4=B\u0004;\u0010b\u0010sB\u0001:IN@g47?}ط\u001d;\t~\u0013H W\u0019rkeH\u0012\"H6\"d&BDHB)\u0003,p\u000eP򓱳4q\u0014Z\u0012\\\u0017hHPTp١qފ,܎[mY\r\u0015킞f|.f޿ {\u0014>Yd/LP\u0005A\u001c=,C\\l6Ͷ]N4=\u0007\u001cye}03\u0006S6Aj\r8Q#@\\\u0002Bt@.MRiC׽\u0002\u0017g\u0016\u0017\u0007`\u0011YDI.Ø\u00148|(Z㶓\u001a\u0010%\u0000A6\rg\u001d4\u000bZ'z8ʹ?-}QZ\r\u000f$S0\u0007:ĐZ}\u001c@\u0013D,@nȡ\"\u001b9tgjK\u0010\u0011&Q0G\u00022\u000bIb=S@c=\b*U\u00184|ְd\u0006\u0001c)\u0015\u0015\u001aM#r9_\u0014vx3\u0013\u001fn9D@R\u0016Z\u0011loa'K1|J(ZAR\rcqf\\p\u0014$\u0010\u0018>-@\"t%!47jao4W0\u0016\\WQ2\u0014X\\gr:FǬL޵\u001aC1<%Ԋ jX7$^vYm*M˅}Nt\u001bn\u000bBS\r:Ij\u0017@\f\u001c\u0003%c丟gjqDl\tn\u0003Jwk1Lz\u0003DD/(\u001f\u0012\u0003\u0018§\bL\\+L\u0012UY\tˬJ~avXgdrk\u001aC%۳^6>MaiX\u001aﴚv\u0018Bp+3\r;Jo\u0014=Re8\u000e*\u0016\u0007\u0004ϐ\u0013晞61_E\n-\u000b\u0010ۂ\u0010\u000b\u001f,lv\u0017\u0004d֣8t{n丵\u001bf\u0019VTw\u00146\u001497\u0011:Zk&Pc ƮcWG*w8qH81cIew$`r̊N\u0004\u001eI*\u0006&U1\u0007.@j\u0010&\u0019\u0007\u001a+W\u0004\n+mUwc\u0003=-n\u000b7\rXo<[\u0000Pbhm~S08 \u000f>s2Wl!JY$ߐ\u000346\u001a\u0003)zu\u0014P\\n)tNT\u0010rE!j\u0000&iYn\u001d|Ysj8DȽ\"D7^0vd~PI\u0003g{\u0007T%S\rC\u0013Zw6.\u0007ԥ]!(mֻ\u00122<1Z?i}\u0011EXuy\"E;\u0002D&Ivhf\u0005\u0003\u001c\u0007\u0011ΑÏ̅Ѫ\rU٭Ag=\u0003(X.Pm\u0019h#mߗV\u001eH]ۣ\\Yi>wĕc`5#\u0014\u001dRKnŋX\u0012kP\u0014D\u0007\u0005`\u0018\r\\_\u0016ռu\u001e\u000e\u0003(\u0006\u0014kzV.GRC\u0005\u0007 @\u001c4lg~P,!'*\u0001\u0018L\u00119\u0017'%\u0000I@R7xh98m~\u000b\u001ez\u001e5\"Zr\\D{\u0011}DDX\"8Ն#UFAD@sˁ\u0014I+\u0007(D\u000b5Td\u0015fP^p&?\"7\u0004.V\u000f|0=\u0004\u0016f_\u001cpa\u0015D'$X=\u0007*YZDHXt/\nmzr]\u000b\\rZ}b\u0003\u0010\u0013,%S`w\u00109Zl#x>: e\u0018L^\t2t8\u001a| %OP5[a*3ˆVz;f\u001bTȋ\b2?\f\\P_dEZo$\u0004.&z\u0014ߗ~\u001bi\u0017N$D+\u0012v̖3%%8vgVnQBnP\\\t\bv{=:[r9&-bbu\u000bBU2ȭ\u001c%\u0016X\u000e\u0013ل\u0013ՃTPy*fr\u001a)\u0017\u001bմ\u001bh86}nx\u001f9m޵^\u000b$|ү#ɵ\f6\u0003W`9\u001ac0*3\u0014Nf\u0018'Ar3ѣBi㎂~1_NG1\tKuD%Ewl.@z'-\u0007ժDEi?\u0010U@ͶMXI][\\= %<\u00149Q 21Th>E\u000b+ǥ\u0013Ei\u0010+z[h(-G\nT4~y8y#swBs?]uۖ[bx='j~\u000b\"BL+G\u0017*zr\u0004lX\u001fe/i>1\u00001N=\"9vAa\u0019G0\u0003'ȁ\u000e2t*\u0018\tb!DR+z\u000eM{%)IJk[8{\u0000?]\",#zތҌ/\u0013|\td5j*\u0005\u0010\u0002\u0010{B\u0010\u0005VB́\u0017q\u0005\u001eB\u00123Qc\u001fA/7\u0014_a|Q\\\u0001\u0011+\u0005ZL\u001dh\u00061B`F)\u0003ћ}kvpLEnS,oeZ(b0l=^$_\u0019[6x\u001dק?<\u0012NBNq~yI7P1@QfUp~e\u0011*OĂ\u00044\"}_!j[Qz 2Q;4,\u0004+Z{\u001f\u0018\u000e-ۑZs~Hh2\\^E@9# wg>ia$\u001an\u001anMŢw\u00198NE\u0015\u000f6\u0012\u001c$p2N2\u0010PNU}W.\u0016\u0014kP\u0004_sU\u00062(x$Ԭw\u0000W\u0000\u0013\u001c\u0006\nb*rPʊY3\bmw$Ԗ\n:1\u0010\u001aNȝ?\nLo<\u001bS/l\u0010?Σ 91\u001b\u0011w>3\u0015u\u001c. c\u0004VaZ?\u001d[w?ysf='@+\u001eG?cv'k$\u0013巩6\u001f\u001bA\rٟt߇և$BPCD_bolOb\u000bf\u0002\u0011* \u0014@$[fÖ`\u001aZ\u0007\u001dG\u0019f\u0015\t_;\u0004\u0013\u0004\u0004[K\u001aܓP|n+[\u001aX=h]YzMa>PЊGc8\u0019>Dd\u0006.Ϩ\\\u0015@\u0014Va\u0016$Z\u0014N\bf[j(Ky\u0004$Ԇ̠4\u0001˲*)㌈|\u00178T1\\\u0012'rTnc8\u0000>r(D2C(+9R۴:kѳր%\\!\u0011\f\u0018q&\u001d5k߸'X\u0011\u0018j\u0018Jc 00\u0019\u0018/,8N\t^\b3K.\u0005f0,ԙ\u0007\rA긩v~WݺXt\tc:g\u0012sA7ODf8n\u0005bS@E\t\u0000\u001dd\u000b|B\u0000\u0005+\u0016alB+\neY(>$/܆\u000b4Ld0^u-='z3\ny\u001d}!9eoPLH\u0018z&Y\u001ejv\u0014Fxi~g$ͪJ\u000b\rK\u0007“ƀ'W\u0002%\\%hq0C\u001cs:2\u001d\u0011>Ke\u0015%X\u0019FQ>\u0003G\u001dF\t\rjLɒہSG\f\u0005\u000fU\u0019\u00186ґ#7\u0015kC)f\u0000>\u0018R(p8bVu\\e2Mmblש\u00197趝硒j6^8P4pX5\u0011!XE\u00112c\u0004W)Z0)IJ0Sc+Np\u0010kkb}vn8-ý<9LgWS\u0014V\u0001T2#,\u00165Uf\u001d1\\iA\u0019\u0015KvԜ\u00179~z3\u001c\u0012w\u00169Yn\n|\"@fah\u001d\u0002\n7#d5b<9\u0018l𰠢DZ 1\u0001*BNRY\fV\u0011+k=wi^y\u0000\nY\u0014LM5۵޶g-ۇ3ѺKq\u0006#ȧ\u00105Y.|\u000f\u0001\u0004EI\u0002\u0017ki\u001e$qp0HVu㷓b1\u001ec\u0018\u0003]xՐ\u0019^79\u001a\u0018BY\u001cJ2lwӅ6\"gj\u000erBCY\u0010N4HVh\u0011n\t\n@Ru\u001c,Lpe\u0019HqX\u001c\r\t:\u0013In0l훯W\u001dg$\u001dh[/VDcsHN/H6D&\u0003Hη\u0000z0֜@\rꌁRDo\bUf-P_k H4frӅr\u0014\u000fa4'K\u001b\u000f^3z[ۊ!8qFI:{\u00112S\u0012\rs3%P\u0002IIt\u0011\u001c\u0005\tbn1Vf\u001bx\"o}(McxH̦H9ܪGAre\t\\ׁj{.EY4m\u0019\r2{b*8]{ѶDN\u0016\u0019aىk-\u0005ڕn~BXk2Mr\u0013B9ˍŎSك5\u0007_\u0012=\u0004Pi\u000eXvZ\u0002=U\u0013\r\u0017L]:\u001ewnu4BÖ)6xuU\u000f\u0003f\u0004k;Y\u001db\u001a\u00064slwA1a\u0005R\u0000\u0016\u0018[\u0002\u0003uVyep)0{$\u00052Z\u001a$O\u001f0\rgM˶i\\9\u001e\u000b\u001f\u0002\u0014\u0002SC\u000fjwV=ΰ6\u000b^`_JX\u0007\u001d'\u0007^\u0000Y\u0000c\u0005gasI ܬ?\r\u0014\fw\"HUc\u0015\u0001T\\HQ7\u0003{M\u001c7v\u000e\u0019\u0003\u001fB+)3 \u0011BU\u0014FV\u001dh\u0013\u0018-(R\\\n\u000b.\u0002\u0014eX\u001e#IKM90p3Vh*Vi+Yk˫O.Kr*jYM\u0013GZ+S,~j8\u0001]2T!rE\u00154\u0011\u0004;Sg0Vl#/8h/ݺ턂tSEr;\u0014!\"f!2\u001aLB:絭_Vzh?V{g\u0016j}e5O>%\tη\u0010r(ҒY\u001e%V!&D/mLYҫ\rZD'Lh(CP[)\u001b'Z\u000f4U8\u001dq*cZt_39\"mYJi6\u00028{\u001f}DNU[HW^~u\u0013~ߗױ\u001dN:H-㑼f4Y\u001a@)[.Aoڈ+5攎W#\f!ȒWH\u0000Fa\u0017<`\u000e:Qh(z\u001dd\\\u0012f]B\u00183\u0005 ZDB*ߋj$(J\u0013R9\u001eV\u0011\u0014{}\\jL3ont=TIޛ(ꛆ\u0016!9\u0000:\u0014ĩ\u0000)C\u000e\u0018\u000b77e\u0001\t|Tq>E\u0006ݞ9Q4Y@{i6\u0017-̶U3_\u0019;%m`\tP\u0003@p!Hs4aE(ǫ#\u001d=\u0014\u0019\u0002\u001f<\u0010TC$+\u000f;Lr\nT\u000e\\\u001dvB`7\u001d[l%zYl!Ű7.\u0019;#\u0001n/l9䵍'D߹)yhyvaxɆ\u001d]\u0004>Uf\u000eT]\u00150@p\u0016X\fbc\t;tf\"HUfz;qr\u0010By\u001cV\b{i~,/Ut\u001c\u0003[\u001a$( WCd>\r7rqEβbc1Bb \u0010\u001f\u0018~+H\u0011Z?\u0010\u0003ŀ\fV\u001dq\u000b@rb`Ezjwy\rVg\b1C\u000epڦC*bq5:v~ fҭϴ\\i?-[?~<˱qJmZc\u0005Ph8ѲSu?eWY,M0<\f\u0014[Ȓ\u001eN:T(|knt\\o\u000eMKUXg#o֌\u00066\u0010\u0017펫d_\u0000zl0\u0000D\u0000d&\u0001I-F\u0010jLe~xe6Bv\u001ft=\u0007&}B\f,}\u0015>Xh7Y߽P!\u001bAƊ킺^LG,\u0002h\u0002!©\u0002Xx\u0017 \u0019FXxէt}әb#6*\u0004V\u001dzUρ!шAf ̺ܸ?{]rL]aq,|DX<{ \r\u000f\"˭\u0000h:X\tzMa\u0018VY\u0017\\\u000eԌ7\u0002uHvY*\u000f;T۞CJw1~Uj\u001ed\u0013x>T\u0015=n\u0004\\$\u0001: T]\u0014'Xzázy\u0010 1cq2S\u0004\u001f\u0003e\u0016\u0003H\u0016\u0014D\u0016Q{n)h,/yMK`8u=#M\u000fݎmӁQb\u001cn\u0019/qs\u0000d\u0018G\u0005\u0014)\u0000L\u0000$$}T4]GY\u0001\u0014/O\u0011nWK\u0014nɱ\u0001\u00176]\u0006D|0\u0016*#W:އ02\u0010S\\l2Qp܇\u001eY\u0019&2\u000b5Oc\u001atjz$D\u0001E\u0014ϓr4jh\u0019-\u0015>\u0013=O\u0013IDZRN\u0017%cx)\u000eM1$u6̊۴\\\\H1.F,B\tWlB\u000bQ\u001cB\u000b\u0010$֛v/?@88W8Ojtܟ\u0011˅\u0006\u0014\"V}bt8̵E\u00190 U߉G]:?kȌ\u000eTi<\u001dh6$9\u001cg (Mpk'\u0005?m=sz\u0019'Nr\u0014Wa\t\u0012\\OZ~w\u0002}#!4j\u0015@2\u0013ۊ\u0007Rr+[.yeݸL4\\3\\j&DqL\u0013q3an+Is~0\u001cGLԸ\u0005\u0016\u0003\u0012!5cX\u000fRA@M8\u0018\u0015\u001ct\u000brkAB\u000fnXEe\u0015龕\u000bsj\"x\u001dy:\f]\u0018FZl*˰7\u0014&8N$\u00062\u0003jq*I\u0019(\b1Gf,~[q,Ky\u001eh[\u000eHUwڮeV7\u001dq39/N1*@%M+5\u001d\u0017S\u0000)j#\u0000B;K`۾\u0013j<҄j~\b\u0011&T\u0006\u0012#R\u000eT^'m\u0000\n\u001e\u0007J^ xβ?k\u0013: *\u0015ڌkp#E&A\tJ.`|\\w\u001d\r7\u0007\u0007-Vʶewk\u0001\u0004O`]/ \u0012R\u0011\u0013`l+|Dp\u00109\nd\u0011\tmdUgqR{JCn<+ί8\u0019G,\f=H'=4s(D8\u000f7Jd\u0010d\u000fx\u001dl̄t,\u0007B~'Uv3\r}|s\u0007!~}ș ^5xQf\b :Ar \u0006l\u0001GM\"8\u0006xfjSib#h&T1,\u0005$9\u0013Y\u000bˍ5t;-7\u0003-߳?k8mW-\"\u0002\u0006bZ\u0013Za\u001cPE\u000b*I\u0004B\u0014C\u0014U4q,|Xn tP\u0004T\fb\u0010&|Ld(~Sg\u0015CL \u0019虿̮9\u001e=獎ypT:\u0012}z\u0018Nu;\u0011+-䨥F\fkcIVyjN4V\"H..ݿy*I18\u001694!\u0001Yz#k]m6QM-j;\u001c\u000f\u0003i56ԊP|\u000f7Og\u0010x\b!Drc\u0003WjVK\u001c5\bg\u0000>`8\t)Mp\f0Tc2an'/!U\\onz\b-\\\u0006<0\u0001\u0012\u0002g{53r\u001bQ'\u0018%\u0004)x'Ѣ#t&*\u0005*l#~Ji\u0015>Kr\u00101Af\u0017ZLSga|iX\nPm\u0003\u0012b5e?Q\u000b\u0003_İ\fE\rR+Q3\u0004kfpC\u000e\u0003Ev-S\u001a5,캏(ޒ[\u001c\r5\f\fPxY.]{&'q܌-ԢW~}m\u0004/уfBLP)I\u000b\u0017\u0001,ȯ\nT\u001cGz^x:\u00179\f\u001e\u001bK25+Kf$ǽ Z@N[\u0012;Lg-Qn\u001dl(t,ί4-\fcj%!\\o*V-r\\/\u0005ŽhTt\bZ8u_v\u000f\u0019b rH\u0013&\u0018\u001c\rT,u\u0018d\f*^l07aZ)h\u0006\u0005EAo޴\f'\f$5-Ԛ{\u000eh\u0015\u0005鼑\u000f\u0001^^{\tRi\u0016Ī4\u0016\u0014\r\u0005OF7ݯzsX䪫0hbߴix|T\u000bYq:Q16eU\\gZ,˦S,)nK*+ABj{Ήao:m7N7~4]S\u000fe7\u0001jP{\u0017>Sd*@'\u000b\r\u0012\u001bDf\fa\f5N4\u001dҼ\u0017Zޙ-YPB\u0013\u0019'F\u0011gY>Ҵ\u0015d<=T\u0010p_ĞK\u0018WuH1Z5\u0000\"$\u0007tũeQ\u0012\u0004w\u0010\u0013P3pS\u0014K@PWo\u0012`l=K\u000b.Bh\tf\\Th0yZ鰈VYf\u0014RX:pZ\u000b\u0003Δ\u001cN\u0016\u00193\u0018Ŭ\u001dX\\Oڅ`\u0004\u0016\u0002\u0011G\u0011,&\u001a\u0017Iv?@01/w\u001dB;\u0011$Ә Ӻ-\u0018vj95'fz!u>\u0014cj|UC\u0001i\\Jw\u0015>\u000fNDvWCz[A}v~ݒ=oЪLq̫[o]w(WEu(ҟ4UY߷\bONt)A+4\u0006(ְ\u0003\u0016\"0.x^Lנ\u0003U!\u0007~\u0014W\u0019嚈\u001eZ2g nY^V;Ax\r-Bf\r4[0e7fR@\u0005\u0001ƈ=,6ݯz!!1,N^l'Vs\u0015.\u001beMv\u0003JȬ\u0006P\r\u0018\u001bJ^c\u0012\u001a/\u001e)y\fbٌ\u001c#-wKVQ\u0010a\u0014\u0004+άW:ο\u0018b0\nIC:)#7]4#\u0006#%H\u0011\\\u00071~*̪ᎆz,\\\bP\u0001\b\r+z{\u0017f8\u001fR\u0014Ǒ\u0010p*F=\u0007\u001f\rNDp:\u001d\u0019Q\f$ּe)sa5PsxU|\u000f9c\tQ\u0018.6\u000f\u0017\u001eg$u>u\u001d\u0010\u001f$Sm~\u000b\u0005dbu\u0011e\u001a\u0013\u0016\u0003\r۫۶\\\u0011.KMTLoYˊw`p\"M3d\u0019\f4g\r8l⻌W\u0002Y\t\u001f,7W\u001c4ޱj\u0013YvHjr$l}M3wa+Lqe)~+Rm\u0019/mAG\u001crTiV}'\u0005*L\u0013n\"QzyJ@c4 Ä\u0001G\u000bN\u0010jwD?g<\n\"Ū\u0007!\"u\\?\t{&\u0000j\u0002\u0002)լΔl'jlWH𼻉.盦ZE\u0003#2\n6U޵I\u0013h}D\u000f%\u0016YS\u0017SCdtI?e1[O\u0004D{g\u0016y!İ5#XڇJ.e1\fsA)\u001d\u0007\u001dW\\kO.Z\u001f2\u0015(Ԣ\u0000#U6\\\u0001\u0016^GҮnu\u0014'\u0001~ResY1KJQ\\w\u00127\u0003\u0016֍s͏I/4?XMrrrH\u0004\u0014b\u001fm\u00193Jy3~bu\u0014:`lA)\u001a\u001fNIfr0Ird\u0018v[[ǁl\u001dh{H1n:\u0014W\u001d\u0004[EOVZK,W瘈u?_Ta$ru*J2/_:$_-mp^!'\u000bfKfqYGr;U/2\u0003JtяgkV'yH|\n_\u0016\naZk\u0017ar_^n!|H\u00063?\u00112\u0017G\u000fd=EIS:&\u001cN5J*E/fw4\u001a$o\u0004OW\u001b\u000b \u000eC\bqߘܴ(o\u001a3܏WfDzm\u0019Z*zRdM̏q9\u001eO\u0012&JE$v\u001a\u0015qrB\u0019Τ%gI~Xc8UdVg\\$xb[prꦋ9.ʳ~M\u0014\u0019!5\u001b%wO5擪2x^X\u001cy=W~Pv\bQ,Ng*6U$\u000b\\c\u001f\\=SR\u0010\u001c\u0010vKOZ'\u0018\\q'B+R\u000e7Xj#td<Ѻ\u0003Z}\u0017>wEDF'\u0004#\t咄{?\u0002L(uYƔ\u001dYKLlOCq}P?~'J\u0015)\u001aY\u000fkpd\u0017 y.Q{a|nr=i$a>_\u0012~ckAku\rJUculFjw\u001084g$ʜ\fbHE&#\u0005[cv\u00157b|+\u0017r}\u001e-ho;圀}\u001df\u001aNI(Bim>q\u001b6Us).\u0004\u0012{sIp,\u000f'>\u0016E\"S=w]OT=ظ\u001d\u0017\u0005̬\u0013=59 ڍ$o\u0005.u%~\u000fKfC\u0012}t\\sjDF2Q5ӜgUG&\">%5܎\u0005IƃZ+9h9N\u0006*憤YEc{qN\u0014Ek\u0005\u000fjo+N6\u001b\t\u000buˊ~p^\u001b\u0011Q:A}\u0015\bvz:\u0003ZBjυuF@p\u001bf\u0018s\u000b8ՙ+mY\u0004f\u001c2.mLXe!+5[\f4,\u001a_nHX\u001a[vszn\u0011\u0018n\t\t\u000f.\u0007+/H\u000b\u000e\u000f*-Əꬅ\u0010\u000b\u0016uЫT\u001dM,7c6\u0002j[ѓS@Z!\u001d\u0004\u001a\u0010)>y{T|\u000b2\f\u000f\u0014˳\u001c'|H\u0000xe\u00047\u0000N\u0010(آIЀIȄI|{O5\b\u0019\u000b/n\u001e\u0004d\b\r\u0011{E\u0013CKTZ\u001e1=\u0012]gT1 ; \u0004\u000e!p\t\u001e72\f8Ng\u0015\u0014%(\u0018z% x\u00145Yq\u00043|D+PiUMWu2\u0003(\u000ee,\u0010\"\u0004%@l$8_AI\ntj\u0004e&c(e\u0006\u0002'HFl\u0001\u0015>(\u0004PNTs`5\fn\baiA,\r\u0019\nԚuU2[o [<\u0007C4\u0017CRL>Zo$|Pg\"z&\ff\u0011E\u0012\n~S\r(. ;.Xi2[o1Rg7Sp\u001c\u0012^\u0001U\n{\f& \u000f`rJ\u0002'\u0003!N\t`\u0015\u0017H\u000bPxE\u0019VT_x\u0014>*6\u000bB~\u0016W\u0010vb$!\u001d\u001e6\u000b5K\u000e#X=&*Abˀc\u0016D(v<|Y=$U\u001f\u0011:4wf\u0004md?2ˑ&Kg,\u0015f8Ķz~\u0006(3\u000f*Vi-pp,vv;\u001a/\u0007\u0006D3\u001a8K_\u0006\u0010\fg\rd8s=Up]\r\b\u001edfΆO\u000bN|/\b1x\u0012V~\t0!\u0007U\u0001\n\u0015ܓ\u001eG.\u000eM\rW\u001c\u001b)\u00185I\u0010/\\3\u0019.z2+\ryEǁt\"\u0003UOseOce cT\u0016A1\u0001\n\u0005\u0010\u000bgKa\\z \u0006Ј\r\u0010\u0019EI\u0002hBd֢W\rendstream\rendobj\r14 0 obj\r<>stream\r\n` %r\u000bZ\u0015'z\u001a9\u0012nCL[\u00184r!5\n\\\u0014\u00159zرRkp2n,APA\u0010Œ|\u0011\u0003%1 +\b]aIS\u0014P\u0003\u0016cƁz(\u001e q*i~3r]7\u0018-\fwodU!ex\u0014!fl%i2z!܂\u0001\u0004\b\u0018X$+pfAb\u001a{U 0(n\t\r\u0005NW~\f՛\u001b2ԛ\u0005\"J\u0007^\u0010@L'x\n\u001eS\u0003B̓(5\u000e1Ho'X/#'h}\u0000-\b\u001f\u0013C\bkjТDr\u0004_\u0001b v@r=ϰ\u0004/|A\u0011(U\u0017:\u000fW\u0002\u001dI\u0000-\u001dg$\"H]Z\"b@n)\u001ft\u0014$\u0011BPsf\u0000\u0003U\u0016Ğa#r034\u0000ƈ.g\nEp̃\rQ\u0001\u0007inAQ\n\u0011\u0002\u0018\\\u0005\u00146ڍ\u0015\fԦ\u0018T\u0015h^#O,\u0013@&\u0006.\\s\u00022U\u000bx4\u001e(a\u0018v_8\u0015\u001f\u0003\u0014K-EҼCK:DSٌ]e)֓ y'AG*M\u0006*\u0003h$v\u0003+O97m'\"\fO\u000f\u0018~<+f_u'vg1ٲ\u001b@A:!w\u001d\b\u001bi~LS\u0001<`i\u001aR\u0004w!D\u001fёj3at&bfLS\u0019\u001fAH\r\u000f.\u0002-\u0007B~\u0010Ș~\u001dx@\u0005{nud8\u000f\"K'\tRTc>\u0001LAɕ\f!*\").\u0014{u\u001d\u00008P\u001f|\b`^j.zOt\u0007%\u0003!0\u0004\\<\u0019@\u0002\u0000ʼn\f\u001c(\u0018.y\u0010\\\u0004b\fRM\u000e<&\b)\u001c\u001b`\u0019l-Ug\u0015`a\u0016`]%|P\tP\u0003H\u00105'\u0001\u0016\u0005\u0014ڍ\u0015L'\u0007Rŏq3Xپ\u0019\b\u001bf`4o\u0011zSq~$/8\u00071D\u000f:Ri)|-|_x\u0018\u001fѪ>Ci喢\u0004\u001fx\u001dr -6\f:Cr\n^e\u0007/[\u0019o9\u000fXՙH\u0013kMM5\u0001\u0015Gj\u0001\u0015)\u0003:\b\u001a!\u0000C6r\u001cai\u0019Ht>T\\\f\u0003#n(|\u0003ʏف\u000f;I\u0010x`\u0016b`a<7>wFJ3\u0001J!PC\u0015I\"?g\u0002\u0000!=_\n*\u00159Wu\u000b-Xn\u001e=0%\u0011&H~S0TTn7ś0S\u0004c*+BqҴ\u0001haW=\u0000~/2$(J\u0013UցFl\u0018ƫ\u0000\u0002\"+\u0011j\bV2\u001c[\u0004X\bLd%(ad,|\u0007\"Ү\u0007(G07\u00137Sl+|v\u001dzN\u000b\u0011\u0018w\u0018X$0\u00170rPƢ׉?\u00118]\bSLJDHx\t2X\u0004(\b\u001c\u001ex\u000f¦+΄O\u0017܌cu/\u0011Jٲ\u001d\u0011SFɐ\u0012\u001a*\u0018Ů\u0018ƭz\u001e'\u00060tGjMJ\u0005r\nCOR,&HmAb$WaV12\u0010\u0019RѪ\u001bI,L2EiWxq*CQ/N'cbvZ\u0012}\u0004T\u001aLR]Ì dz|q;2\u0018V\u001f9~54; K\\u\u0018w?Y4\u0002|\u001d݅|:\u001e8a9-v90c\u0000ֆSEew?D\u000fڍ3ͧi(H1\u001eE\nE/-\u0004ֿ ~b5ݯfs\u001blZ` t-x&nË;CQ\u001c\u0006pmYޓ\u0010>^h-ľ%2~W}$ɅvԒ?{\u0003>\u0013-v-\\f{ \u0005G\u0013eB2\u0011Rs2\f\fq>k7Z}7\u0003\r;0b\u001dQ$%peO\u0001J3YvORf\u0018\u001fZ{d+6inIqi* df\u0011]E0mDe/\tR(, W2\u001d\u0011k-\u0004ЉgVB\u0004Pz(/J]j2[i0~\\n#lRxYg\ri\"F/6\u000eY_\fGxAXR0vlio\u001b'`\u0003J\fA@\u0011*r{Y4M\\\u000b\u0013,bDrSjc7l\u001f\n^\u0011\u001a@b4Xax\u001df\u001202l\fP\u0017\rSCbr1M^\u0004Sم\u0018Y\u0003Î1m*Ȭ.ƚ\u0005ɥXzI%\u0011$aR. M{ZvǴf\u001cm2bn*/$OWf/֬\u0017I*\u0014Ū\u0019ɬ3\"ڌ#X]9Hq#̮\u0016יi\rĢHJ=Wd4q\u001cKZwN\u0015U`hꚿ3EsIr\fQ\u000486Rr뉌n>Z\u0019\u0014\u0016/19Σ\u001c}M\u0003Tᅺ2Sq\u001c$zYj!zVj1~_vi]7Ԗ;b\u0002I\u0004W5ثq\b\f-g۵aG\t\u0006\rxecbc\nm0\u0013d\u0013=Yf\u001f5Km\b+Cm\u0017>Yh@]~\bh^WoI(\u0015\u00165)a}\u0011٧/[\u0004~`5*QKFS\u0002Kf~R\u001a]VK4o:jlnH(\u001e\u0007͈X\u0014̞2ˀZ]\\&+\u0015*hev\u001a;SZ\u000f\fmF2+s\rPmV\u001evdv%~Vf1\\j2q\u001bO&CMzۮ_ePPeP*N~۲[oCE8w$\u001e\u0013\nc.Pg\u001a_~8M-՚A\u0005\u001dx\u001d\u001b\u0014G\tETb.K_\u001eR/U\u001c\u0011;%ӨZv\u0012\u001ej\t\u001eN-*\b-a[#eԮz2^'jdҬQ]iUG%u\u0002hB)\u0013\u0001\"K=(#0SR\feŜ\n@:5,A@U8\u0016^\u0004+\"ZLֺB7t\\\u0015X\u00045E\u0012tU#`4~BUU\u000eVP芬\u0015\u0011LT\u0013V\r\u0011U%enCasZXTZ'-@v(\u00000˴\u001f\u000bދQH_4\u0011\u001b&\u001e:m_:$*\f2\fn~V$19t(LjE8O׋D5\u0012\u0005kӀ\u0014P\u00035Yޟ\\\u0017Ƚ\u0006ߤCfj\u0011z\r(*}sdpL\\\u0012PUf\u0006#UTNl-\tT\u001d\u0011pA\u001ddĘz%)\u0015W+ 6sHBX\u0010*Ԭ9\u0014؋\u000f\u0007*q\u0002\u0010L\u0003K\u0012\u0018\u0005 c \u000b\u0016HUq,\r0_-[\rڒ)*2YZZ:\u0011\"Uދnc6\u0015\u001d'\u0004b\u0017}n''\u0013稐\u0002+ K\u0004E7!\t\u00100\u0000\b\u0006$\u0000M\u0016\b,AV0P\u0014SrDF\u0003\u0012\u000fbO\b09i(RRBNum\tiIqp#6l,=t\u001cWI<[LW#RNI2@V@E\u001e\rG(EK\u0003VZjRbmief-P\u0014+9y>R\u001e\u001aFq\u0002x-UdybpA\u0015F\fW%\"#\u0001`I\u0005&s\b3\u001f:\u001a\u0018Q\u0012SӊKk\"Hpc$N1b38)(ZU\u0018:f\u0012pe\"<\u0016`R*pȀ+Cb\u0003\"y%u\u0000\u0003eSG@5%/(gW\u0016\u0011Xw$\u0012C;Nw\u001e*\f(#\u0015GM\u0004I\u000b\u0003|*>p6L(\u0002$4(@b8sqq=~=k k\u001ak\b\u0004\u0004:p\u001b\u000b\u0015i\u0017%Ʋ`ڢe\u0007v9CA\r\u0004I3 \b8?N\u0014!\u0002U\u0017\u001b\u0018\u0018Ġ\u0010ӂ\u0002=~B[d\rquhJd[k\u0014(W%\u001afR\u001a\"ϐL]jS\u0017y\u0007J\u0003kW!\n]\u000bۚ\fZ\u0013\fE9*\u001c~5\u001c\u0012Wj\b*Յ\u0017zfZWIB,i\u0012x-EDgoߖ|FTZ3SR$c,pCюI\u0003$\u0010\u0004^F\n8zPآÃ\u0012\u000b]\u0003!O\u0004\u001e\u0019\u0010_ʜ2\u0011$)CҮj(*bTw\u0013*V~$EYdM\u001a89`夀\u000b\u0015\u001c,\u0013,@X\u0003G\r\u0006\b\u001c2\u0017*Ph\u0006%/ NPgDG\u0003\u0019樟_XX5.\tb\u0019d.R\u0012\u0011Z[\u0006p&\u0001\r\b\b\t\u001e\b\u000b8~\" ppEP\u0014@\u0011AB\u0001<&4p\u0010U(BD\u0002[\u0014\u000f\u0014̠?3Q0I\t\u0007\nhe(fQa4\u0010R*8W\u0018š\bVH\u001a\tL\t2&\u0007tWB\u000e\b\u0000E\b\u0006!(\u001a`x(K$&\nS歴\u0015RJTa@o\\\t$ֻP^e%ث7.\u0012V\b\u0014CO\u000f\u0005Y\u000e\u0005\u001d$\u00108b`F%\u0018\u0016\u000e\u0011\u001b\f\b\u0000P\ncN.у\u0016Ir.\u0012QHë+-mYNfB3)\u00159\bD\u0005\b\u0000lI\u000b\u000e\u001f\u0012\u00188ND@\u0001.\u001c\u001a\u0004\u0000:\u0002I\f\u0006~ZB\u001el\u001duL\u0012!\\ɫO!\u001dzCb3WB\u0001f\u0004~T@\nA\u0001\u0004\u001c$\u0016HPT\t\u0003-Fp\u001cOx\u0000@\u0012\u0004c\u0004a\u0004`_3#\rۨJȉ\u0007.͎TU0\u0006B;9\u0001PPS\u0007d\n\u0011\u001c2\u001a\u001cpdD\u0005\u000e\u000b\u0000\u0004\u00180\u001d0X\u0001\"\nJ\u001d\u000e\u0010\u0005\u001664i7\u0005IVU+0ˏyJ\u001aa%\"$1`\u0003\u0015\u0005\u000b\u000e\u001c)\u0018,1C\u0002Gc\u0005\u0000)\"\u0006PU@\u001ea\u0000:~.cGY\u001epTҴ\u000b,5=l9\\\f/\")\f|#%\u0011HSR\u001aa\u0011#BS'T8S\u001c\raPe\n=\bFčSE9]ߦ3PK~QDs~\u0011mG\nj\u0002\u0014\u001d\u0010\u001b\u001aКx\u0015`!\u0003G\u0006\u0004\u0010ਡ0\u0001QE\t\u000e\r\u001d8b8xP\f\u0010\u0000T\u0000\u0016@\u001280ʑ\u0010~\u0016CBT\u001b3Ĥ\"T,+QRLՑ\b+UB0Ȁ\u0018\u000e\fD\u0006\r\u0010\n( ڱ'Ć\u00023^\u0004\u0000\n\u0006\u0001\u0005\u001f \b\u0018\u00005Âx\u0019L!\u0013F͢XY?P^w<椤>kk\u0011af\u0000\u000b\u0014\u001c>\u001e \u0014`\u0005aB\u0001G\t\u0004\u000b8z$@(tP\u000b\u00025#F\u0018;a֏Gܺ̀\u00150Pc7p&d:):\u0002{MRt\u0006R\rҔL\u0014\u0014X\fWJӗ2J*\u0007mi@Wc\u001dG7u\u000b-fkE.aV_\u0013ƤsJ\u0002\u001fk\u0007ϔO\t=\u0014\u0005\u000bUV\u0015\u001f,\u000f!%.VVyޅ.*z]bo.|Ҭ׸ʈޯRb\u00151ۼYTd!ǥ\u0015\u0003\u001e#B\u000f\b#i\u0015\f$OJ껤\u0015f\u0019,MJ\\=\\P\\.M-K ^'(6\flklL\u0014fZ*X-\u0007xV\u00180BD\u00011!@$\u001ca\u00015\u001a\"\u000bZU\u0011s򡥓q(\u0005\u0004;L?I5PTȯ-\u0013\u0018[\u001a˦[\t\u0001\r\u000f\u0011B\u0012EG3\u0006\u0007ش{\"J݀\u0015q\u00193MGfQ\u0007\u001e\u0002p]Ph]%&\bVeU\n\u001b\ngh۲\u000b-&hb$]R.Z\b30)\u001f]Y\u0017,\bt*\u0004T\u0005]Jl(0tw,_\u0002ǎv1'=F\u0013\u001aqպy;T&jE(lnE\n\u0013=HJ賬\u0017nv)!3 6\u001aPz\r.\u0016\u0004d6$4W\u0019a%2=[\n\u000eĎ\nLYniX\u0019~.QN+l\u0004%&6&qiJLg*u\u001eJIn5w㼎|6S)穖˖[3F\u0014\"):bԁNcCAHt4|fcX\u0001\tP\u0019=R`^jVYˋ\f2XjHm-mۗٶ5!jP:sf&!\"~G3JZ&\u0013XE%$&t:(9cZV_ V&\u000bVb5%\u0010Ymg53F\u001ay\u0011ΤAeP:nFUҔL#C\u001d\u0017[\rDʔvR[q\u001bQU\u0012#Y2[xJF4jW$\u001a)\u001eC(pjZE*2Be&\u0010جI\u0004v&^GB_;T\u000b-\u0002#NGmnٞ3\u00054r_&tR\u0019*iT2~vC1\u001an.\u0019sR:h\r}IZ(8J\u001e7\rS4ŊKc\u0015NeZkfؓ\u0005h7E\u0006BMuŽRT\u0011+\\z2Q5P\u0000Y\u0000qr6VNX;IUq\u001fd\u0017\u001dWtt\u0013)uXa\fN\u0012\b\u0010\u0015QIu5nZ_\\m*Pڍ\bJzKBf\u0016 0\u0019ЖVzh+k456\u0012>q%\u0012CBTXfG)&x*V\n\u0015ѕ$:'GIh'6\u001fJ\"h,\rZIz6?}TYsݻѮ\\x^I(Bհh\u0017\u001d\u0014:W@)\u001dG$O\u001dMH6F\u0013\u0005\u0005\u0005٨naHxil43ǭYU\r\u0011'Px5\\:`fa h~VBӣy9\u001dj6y^\bRr㧘\u001amD'T\u000ea\u00122i*i.Eѽn\\Re(1y|փ|\rbd6\u0019g\u0015He'\"9\u001c\u001c.\u001a5Fg-\u0012k\t5}ːB߹+fv\u0011+\tzc^%Y#T&\nrsz\b\u0012LF*ӆ٘?6\rD$C\u0011(Op\f<@\u001ci\u0017ڔܰ\u000f;՟5騭f6\u0014I \u0013\baMLm{\u00065\u00068~\u0007@P㠄Z\u0018f\u0018n}sy?,ܢ ~v&(\u0014\u0013$E\tmSVa\u0017֥\u0004ra&\n1\u0004Hi.`a3\u0006UO\u0015D?p\u0017hmn[cE\u0017\u0019\tWnm+-\u001d\u0003\u0017!\u0001-\u001a\u001af+Vo&~X\u0018CwSP\u001b\u000eUXhNڭUXФ7\u001c\u0010\u0010\u001cc\u0005Ck\u0012)\u001e}A[qV\u001c\u001a>K^u\\5d22_\u0015\u0011\u0005ႼcwR\u0019znP;NM_`k,N/v4\u0003Qus!*Q\bX\u0015o\u0016}N Y\u0016HmOvn8Z/㏘\u0011\u001c\rB5d\u0016S\u0005?l6m\u0010>D\u000bN(\u0018\u0011\nm:-\u0011ۼ}vuV\"\u001d\u001a!b4!u/m~/.meٮ\u0014%zHB[0)Ӭ\u001d\u001a+V۔B3&PX\u001aO\u0016\u0016ĖٖAI\u0001f\u0017\u0005*[\u001d+c8;\u0017c4\"@jKTpaQVYOTMf\t+)gw[v$D32>0;U\u0010&\"b9\u0005Q\ra66U\u0014\u0007\tm\u0018dz\u0015wDm;Ss\u001c[q\u0018$p\u0019N=oae7-{nrޔlQ4ߢڶm}W2\\ʳlĉEsփ/ۖ)\f͊\u0004btrѵC:\r6KNBbD\\\\i%R,\u001a\u0013HM\u0005q]BX0]\u0004\u0014kӱͮ@鷫\u0002HFl{\u000bFܮhUW[\nӂׂܯ\u001aE\rB\u0001z\f5M=۴f\nfsaU,p$ˮ\u0017G+-#e]d8Oո_Y]ڸCy\u0015Rj\u001f[\f\u0018\u000f.wc$ˣaB,9euD\u000fHCw%Ý9\u001b\u0004Q\\}iW\u0011BP>ɏC^m,ժ2\u0016ʧwp\u000b^rHba\u0019\ty~whvɳAk\u001bj|*\u0006׻~|c\u0003\u0014U\t .\u0014'ؘ\u0012\fi,㷮\u0002x5\u0014<\re]o1խo5kj\u0015aya\u0006,>C9\"!\u0007;2\u001bAOlM=\u0001bPҼO_eGX[q!SU\u001a\tLbB\u0015!ݦCa5\u0019闚J3aZM#'\u0011@\u0013nk]m\u001fr\n4V0\f5]\n\\\u001a\u0016̖>p[\u000b\u001a\u00075\u0005bۙ6f\u0018\u0002\nR\u001c\u0017\u0006~8\u0007\">x\u0010\u0000\")`\u0000\u0014\u0007!q\u001aO)Yڍt|\u0003\u0013-D\u0015\u000b\u0014oo\tl\u0019vq*Ygʫ_\u0013W\u0000\u0001\u001eMpQ*)d4N5\u0014\u001c\"u\u0005*ܳ\u0004't\u0005$\t7Gd9M𛇛i\u0016\nc\u0010XL\u001d3\u0005K!BpC5\u0016b\u0007ˌ%i\u001b>\u0010wN(΀*<&P*3\u0017Ũ\u0011%x\u0007\u0013Y~a\u0013\u0014\u0000%8\u0004cy\u0004ֳY'@AZAhr\u0018V]Qsy\u0013:\u0017,\u0014@'xL\f\ntvkvu\u001f\u0016&\u0003Z3Qr8jyMUXt(tOEkE_J8\u001e5d\u000fN_\u001dt+M\u0017\u0007\u0019.y^Tf\\k;0\u001b\n\u0014ۏ>\u0007\u001b^DȖw5\\1alWY݄\b\bNG:/Z\u000f7,%Ph'ҫ1\u001aVY$_dZ(B\u001f, 0\u0019:Y@3\u0005\u0003y>Lr_kELbo;],4\u0013H\u000b\u0014ۇ-\u0019l3f\"8b}Ib7庶Ɠ(xg;\u0011g>\u0013\u000bI}eW\u001cg'Q\u001c\u0019BjNI~يUw\u001ez-q;\u001bC5?Wdn=9 %\u0010\u001b\b)b- Z\u0010Lz4ƚ?KSWI;ѴDx9/4f\u000b\u000eqɋj֠pZ\u000bUKns\r;sfzk6^V7D\u000fѓ\u0016fm(|Jc\r \"`\u0019j(Sh/0p++z\u0019P\u00166܊Rbn;Pw^\u0012ݟq%ɮ\u0018ī4\u0013h\u0016\u0013d\u0013i st9q.\u0000\u000foJ4ĊP\u000b\u000f\u000ekU/\f7<ߏUu\t\u0001޶G\u000fQZ\u0012&\u0006L4w\u0006.9\f2A\t5qJ\u000bsᦊM\u0006\tV\u0005@\u0002\t\u0015\u00072h*L2\u0007P[\u001ct'p}&O 3 \u0017.]1\nHLQHU\u0011*\u000b6\u00000Q\u000fP!*4d77b{\u0016,կ\u0004.v9\u0017\u0000E\b\u0001\u00100]\bb(f\f|g9\"U]Ǵ\u000e0ru`D#t6a36\u000eQ\u0004%۱\u0017#+l,/\u001c7\u001a\"g$\u0000\u001d\u0011T*@CU\u0001\u0014ʯ\u0005$^7\u0017\"8ɱ\u000b\u0011\u0004\u0012R@2fM,! Ib)\u0001tJXU\u000bZ\rY\u0007P,u{P\u0013\u0014\u0019AM_g;S8\u0018A-\u0012@\u000e8\nVOъ'@1&y8#\u0007vc\u0005C\u001biZK\u0000\u0013 \u0014Xᢽ`S\u0013n0Ԋ?\b.Gc\"%:\u000bc\u00042a\u0018`\u0004\nSRcWc*Jjxƛij>\u001b6Ȍzo705 6Mo㸏eVZ\ta\u0005lmӉZ\u000ee8E\u0016̖8RDU\u0004%xG\u0011\fgS\rso6V\u0007/A\u0017Ũ'Z\u0013Z\u0005n\u0005I\u00122v/$k-3\\\nlg^rA޸\u001c\u0011?_q\u001eKv2=\u0004kjƗ \u001c\u0004\u001d\u0014\u001b\u0004W\u0004\u001fq\u0013\u0019\u000b:zU桬Z@4@\u0014s@z^PYcRkZ7!ڊ\"\u0015\t\u0019\b\u0015A,W%\u0001ԥ@w\u001f4\u001aM?fv\u001c+\tus1Ӭ\n\u0002\u0012\u0002$:a\u0016ˍu\u0015ux\u001c@O\u0001P(Bm^n\u001eh~\u0010JW\fx(\u0012~Az\u00046B\u0014ˁ\u000e\u001c\u0003\"-J\t=\u0014\u0005#3@\r\u0010y&BY@\n\u0012g\u00012R\u0006̘:j@\u001arR\n A,U\u001d&s\u0007\u001a\u0017'V\n؈\u001f\u0013BhԎ1H\u0012B\"3M\"\u001azo8dכ\tS,CK\u0006+RLZ\u00141Ye2[g8կ[\nM\u0005(b\u0015S1\u001cRWĚDb`0d\u0004JI\n\u001c$x$M.7\u0016VZJ l>P5T|\u000eH>\u0017U\u0004Kqk\u000bfu\u001d'|P\u0011zsXk!J\u0005񊭅\u0010\n\r\u0014L\u0007+%e'ZVZ4K2M@tƩ\t\u0013Jt;M\u0019'=;zTi/hN-ס%l\u0018ԯ\u0004\u00071^\u0012Lj4+U*\u0000I\rj#TZ\u000b#\u000f\u0015\u0019ЊIuC\u0005YOa\u0005{Zy4S0z\u001b\u000b\u001c#\u0014\u0016˲LdeW\u0004\u0000\u000e9B\u000etD(\u001c=L}IwA\u001b\u0010\"h@\u0006\u0017+\b|\u0018P\u000eG\u0003\u000e*\u001c\u0012L \nAf5\u0006\n#Fal\u001a\u0000\n#@*h2\u0014\u000fH\u0001:DiCM\u0013\u000f\u0016ۇ3\u001f3\u0000\f\u0017\u0002-`,Gd\u0010gSً\u0011\u001cč\u0017\u0000\n@(\u0005\u0001\u0014,DI·D`FϐcT|d\u0004\u001d/\u0000Bt2@E\u00011W\u00071Y/\u001c\u0016(Rӄj\"ՒP\u0013d\u0016$'iVX8V2r{薝ߔZ5\u001e\u0003\u0001D@r:Y\u0007\u000bG#T\u001a\u0004\u0019\u0005\u0013+M4֓\u00045V\u0003DaHnz|>|>|>|>|>|>M\u0003z RF\u0000EKÌ\u0019:A,GX=\u000fM#)%}\u001b\u0016\u0006Q4ֳ\u000b|I\\\u0004\u001e@g\t'Or\u0012Rf\bk*Zj1\\kG*lϩ骻\u0011Cf\u0002p\u001d\u0000@(P\u0010jA\u0001ٸfy\u001e>0>\u0002\u0011)\n+]v\u00137f9aN\u0015H̾\"ٴ.Y\u0001n\tٲG0e@Z5\u001bZ.|\u000eƐ\u000b-evN-\u00050\u001c\u0017#(@rD]4\u001aI?hwQ{?ܮiyg4Z\u000bQz\u001e+6\n0Uj'zaw\u0015fxC%Mbv>,\u001dϪ\u001dQ|i~\tRlY\rjvnc0r-I]ӍCMLXo@w&Fn\u0016\u00075\u0016eot!puw! x(v~t\u001b#E\u001ah.fv}\u0005BLujC17\u001eܷqŨY\r\u0006NMŞ\r@\u0005\u0019Ჳ$~\u001fT#MHwn\t^g6nL\u0018~\u000fX\u001cQھ\u0001r\r:e?_=\u0007\u001c)5\u0007B~\"r`gʹ\u001c'-M\u001e\u000fy\u001f?YliO5\u000fRuiY%Ä灰bk =[xy\bާJq%|X(x@&\u0005Q\u0001г\u000bXfJS|yD*Nη>\u0003\u001b!p\u0014~\u0003hMӐr7l9\u0015=%u^\u0003M[d1\f7BDV2\u001f\u001aIj{N'Jw Tf<̆oyf#[UAр9\b\u0018\u00108fٞC)Վ$`\u0005\rX\u001d'8u:Nw^QOI{tv\u0001VM\u0000%Jم'6\u00104Hc04ݓjvJ,x]\u0010Tn\u0007g|ippgnf\u001b)/tފ-Y2I\u000eXA\u0007QE8\u000f⣞\u0003\u0011qB〼q(삞g\b,\u0017'\u0014r=\u000ez\u001dft.Sg\u0018^ ={9fIqÄ\u0018r\u0018b ET}d 0d\u0015D_0~Rj@ꙮXE<$H08a(z>h91\u000e\u0011;1fR2Ky~\u0011R\u001b9\u0011b\u0018OB\u0005\u0010\f\u001f<\u0001}7r\u0014;_dU']0bgٶ\bVIoYi;U0<\n_VYϳ^wiY\u001eZFj%\u0011Zam\u001f6\u001d+\u0019\u0002',n\u0004LW\u0005y~/ԩ5\u0011A\u0005$w#Rw%Gq~DO\u0015Z\u0007Rvl\u001c\u000f<{\u0014\u0018\u000fb\u0004OŽ$1\u0019潎T/V4zOxnD\rXdjNX[Om8Rx*dzB\u0012Z\u0004'\r.Sj+Ȱg-@t,J\u001c,\u0007\u0003i4l\u0018:xv1|k\r\u0014/rwbgQ>Q8O]{k\u0018r7N]\u0003ڢpV{\f;D\u0018D*\u001e*Z/\\e专\u001c1\u000f+Gr\u000e4Ri0a9\u000f)\u001c\u000f/E\u001cLQmU\u001aD蛎'cexZY\r\u0018nEOٞRt1aBn)eQa\t/6iu~]qRb\bo\u001e\r\u0015ۇP͉eGk6P_i\u001fn!B.*VMw\u0014$\u0011{#qfb\rǙrtMo#\u001de`h^ _[fCj%\u000eW\u0003*`\u0014l\u0019p$ǯ8&,g#\u0015ki*L3\u0003Ǎ\u0000pkϴ=\u0017l=IR|A'덄\u000fV\u001b\u000b3|\u000fVr.۸YT\u0019>c<1a\u001dp+Ny;Nx\u0011\"(]qJ\u0013\u0015D1껡x\u001dh(%\u00118B\u0006#ރyEU\u00049O>ۍ5(\u000eEOX2f){b6Z|bq2zUh\u0011f%.h:/R$}2C;~ B\u00148t5Q1f*v#Ry&\u001a5͆YV\u0005y\u001cy47ޑ\u001a{\u0002BV􈽹9ߋ4\u001b7H2\u001a\u001dt\u0017S\tǩ\u0018|\u001cIhnf}GkD!ݧ\u0002b\u0005\u000fV\u0019PJN)ト!\b\u0016$v\u0019&yH+\u0007u\u0005n%Z\u001f,Ì~j\u001c\u0012!Z\u001fB\u0004ǵ$ygY\u000fM܎\u0019sZuE2\u001aO\u0019b\u001a_24=zVq2\\ud֚t~cx[XMVn\u0019w\t\u001ep\u0011\nUQ\u000eS8\n,8\u0007XL$(;8 u\u000f\u001aRZs\u001f\u0007Z$w\u0018R88Id@!\u0015'Gop\"pMwQw\u00108\u001dH*\u0013W[t\u001cWĪ1K\u001c\u001e1\u0015&&GYzn<&\u00191\f_m\u0016ZN%)\u0004PT\u0010qQ,Y^u\u001bnc|\u001f\tw\u0018>0>\u000f_\u0011)lD䷥v'\n\u0001uT\u001d\u0017\u0006+e\u00125Sk%o\u0004E<ש:a\u000e3Vf+ro;8\u000bENU\u0019Kmi,~\u0016$z\u000e\u0005I8$]Զ\\y^4+Ǔfy=$O2*ϳb.Z.qBb[\t\u001cz\u001dEyyzu/*fndg\u0017\u001cc7\"45\u0000h!~\u0003U9vnHxAHfپk\u0000ԮD&\u0017vA\u0019':\u0002\bcN\\β}wrDו\u0011\u001d4HL!;*\u001aX橎\u0013Y!\t]9^{puxB`uFDh\u0017\u0010Ah\u001cs\u0007\u0007e~]8\u001dzޏ(|N3\u0013\u0015wgpm${\u0017\t\u0013';\u001fi橖y5P~Xmh?gz|a#C4\u001f٦[^yK<'uDt=h'm4t\u001er\u00050G\u0013\u0004|~w͞ݰfn\u0010c6V:\u0015Ӳ'\u001aLL[n'~Zm\u001dl\u0014dZ_ V\u0017ij49δ\\\u000br_Q=5\u001f\b\bޯr\"Y4\u0018Z\u0005O/l9*-78O5_1\tz̳?B\u001c\t\u0013\u000f\u0018\\NTMIJvby\u001c+\u0018̦x9\u0019f\u0018SA\u001abf!z3Y~كd\u0016=\u0017B\f_\u0019¯~e<ߩ߀Tu\\\u0013Y;a\u0017HJ`\b,Gs?H5}|\u000e\fDK\u0012\bFu28\u0017=\n=\u0011Ҫ#i\u0017gD~\f3G\u000b/K\u0013#Z\u000eYg\u0013\u001cg\u0003E{\u001cK2=1$g\u0004}`[\u0005CZv\u000eI\u000f\u0015Xf\rcu3EsЪ-Ls>\u0007ʖyCɦqzQ]\r7^x)\u000e\u0006:ޫ(\u001a&N\b-`95\u0013:sq c\b\u0018Dt<5]H1|wQ/K~'\u0017\u000b/|C\u000f*\"\u0007\u00016Mbfk|%e4>r\"p(܎\u0018\u001d\f0O\u0016=Zj+I1\u001a7yjk=Cu\bd\u0000y:\u000bQ\u0012V FTL̓\u0019L\u000f }t*\u001a\u0003KZܑk~J0g#VwVpj4\u0016\u000fU6]{Z51\u001bB\\2\u001bH?dx^Efw©\u000e r@߬ٱm\f\u000f\u0018VWYn\\NMah\u000brw1&D1}\fzS7\u0019v5p\u0011\u001a,Z0\u001bt,(@eq\"\u0013\u0011/5\tQ\u000ff\u0016(W\u001b\tbSڑT\u0007\u0014\u0017x1ln#xHv\u0014\u001bS\u0005]\u00070uy'Ȱ\u001e˔\u0019\u0010it^}\u0013+\u0001\"C\\\t/c\u0001\u0007L\u0004e?ft9rpM\u0005\u0010-\u000fIqi\\`<2{<5ݏfx9Ss\u000e\u001b*5\u0019B(:OݾWn;?\u0003\u0015@oU,\u0019^\u0012ۦkQ)(cޚ[v[t{ICe|LT\u0014%/B\u0013EAf\u000eM\u0007u%P\u0013dXIq\u001fAU`50VDD9\u000eU{e\u001eu\f\u0007=α<\u000e$\u0005G\"i9:\u001ei\u000e\u0005\t4q8\u001e\u0006\u0010l/9+ZH9g\u0017\bd6L$nyz.\u0018\u001d\fS_\u000b|7a~LỎ3Ӕx#\u00167\u0003h\u0006>U.$y6$eh7V\u001bũH톲ڦQܪ@|&\u000e8?CX\u0007r5^7\u0003-Ry\u0019\b*z\u00129Tk\u001bd`\u0000~Tu]zQjca~zQQ|7I,[l/Mr%*fWf~\"]\u0007$u:\u0019庎E3Q@q(K6\u0018Ů3Xu\u001eI\brh:\\iY\u000fV%*S%בrMl'1~,eyMԙ\u0005u\t{f\u001avzղ\u001e9o2nAb;yv}8c\u0016GzoDI{\u0017\u0007Jr9\\\b0,MYM癦6NtMG\u0013\u001dod|\t\u0012la;Ts_Hu\u0015\u0002\".\u0007If&I|}Z\u0000\u0013E\u0001[bj9#uϱ\u001cr&p\"B3ƙ\u0014R;c^xBiI<\u00172Lυ\fs1d~/SP\u000bU\u0000r\f7\u0003\u0016b\u0014{qT3<,\u000bR\u00046v\u0003\frJ'f%evIjZ!!#UVLSNv#5ǥ,o3̴~9fj@cy!pdq<\u0000XY)^7xoj{2J\u0000ǼAf*)Q]PiDq:e\u001cw\b<4\rq8h\t3\u0019~Lz\reMݎMd4R\u0004vzQsჅAriHb\fbr4<{\u0012(̩\u0007V*Ȫzַ$w\u00128Rf\u0016\u0018Ib\u0000yi,n;\u001f/Ů\\/\u000e\u0005(ƟZ\u001b\u0003f0'gN~lZ?\\NI\u0011dwJ*Y\u000f\n\u000b)>\u000e\n\b\r\u000f|˽,\u0017/Ti̎/+N\u0019\u0013{Ƈ\u001dmf5P9NW\u001bMӼwbr@^z\u001d\u0011\u0010{G蛢(fvťY\u001d{=Qo[q4\u0014>v)\u001a'v>zh{2jx?\u0014$?\u0006\u000bE\u000eXHޯ$\u001cyDz\u0018\u001fͺ匼dwI+۟GD\u000e[\u0011\u001cqn,iu!V[ӌ۩U \u0002D\u0016asu&24m:\u0017n\u0005Zˍ,b3`?a\u0003Eg\r\u000bACUfeDm'O;&Z\u00179(w}\u0017\u0014Ϲ›rSeqB\u001bbnC+\fۧ]v\u001dP\u0002\u0002\u0017=|߸\u0007qb\u0018@p\u001cL\u0012\u0007Bl\bf\u0017\u0018u B>Yۭ8ڎz1:e\u0007~9d59M\u0003MEb\u0012\u0018ZBhAPz$.\u00059Lv*|[m(Zh2\\l#Qe%|>b\u000br}glP|\u001ej?\u0013\rS^!`3\u0007\u001cI|GP,bDڶ>Hv\u0017f9\u000e|1u.\u0018E9\u0015fX\u001b#YА9\u000bt\u0003J\u0019\u000f\u0006|iU:\u001e4+aZ\u0017\u0018a'(\u000bJ/\u001dԳWE{ʖsfc\f\u0002؄ \u0013U͎~h '%\u001dzruIkzn(a*\u001d\u0007ڞ\u0003\tŅ\u00045Ow=@{Z/JÑ>P\u0018m\u001dd7F|?nuy\"]LRO\u0003f\u001f]\u001dku\u0006\u0019a4[߸\u0011=Qr\u001fiqr\u0003QD\u0007\"df\u0011r|2`p1MƉ(gM\u00044V]yBSwh\u0018d`m-XeIF빩\u0016MsP侉`?R,\u001ds\u001b6N\\\u000b|/Nx,1\u0007'\u001cgHsC\u001f?g:iZv\b}$\u0015!,K|`\u0004qΫF\u000bSy#\u0017,Ӊ\u0014!Q܃UGҫ\rLiGq\u001aFjƌ=EIn\u0004g\u001cHxg~0,N\u0004MUZ/mG*癦pk\u0007\u000f\u0003v7\u0015Gaz~\u001eH7d\u0018\u001fLո]ODV\u0014f$fbp2Yk\u001czPc'Zf]l-`m/K'Uq:*.Ԓۀ\u001f\u0000Vf9\u000f/\u0007&9\u001eӻ\u0005MfمdWi0k\u001b<\u000es/\u0013eAI>\"ނ\u0014[[![qj8>q`\"\u0013Gdߩ$\u001eA~\u0010#\u0013]yi=R\u001c\u0001$ǁ\u0004p@){ngj#)P9\u0012Jknw \u001cjΛ \u0007'Th$jT9'{\u000eh[>]j(ɰ7# 9C\u0019\u0016R*LѪر2\u0003Zp\u001c~H\r>$6g/\u0011~9`䚠\u0004S˂\nU\u000b!x5Vs\u0006\nVjvV,\u0005%=b\b-U\u001bR\u0010:Wk+\\l^!\u0006\n\u001c&H2H}@s'^\u00059֋ o5ε\u0006ɞkA\u0005q8\u001eZNHu\u0010u+tF`{rkk:\u0014X$)`\u001dB<]9\u0013狲zg\u0018B7\b\u000fՌ\u0007\u0011-\u0010\u0011bW8Y\u0018r\"v\u001fƯ8\u001a*8e׮$\u0005\u0000\b#\u00032^2Zj7~E\u0019Px\u001a*\u001erawCU&̀\t>a\u0005,Ì\u0018BL[/\u000b\\z/܎T\u000fQc\u0000(.\u0017xB{\t\u0004w\u0018XR,B̶L{#\u0014ga`{O\u0007Rv0L5;gF*Z/`!ݯjuj9\u001fF\fR\u001anh\fmnHtb\\!r;qϑ\u0018D-Zf9δ\u0007Z+Y\u0001*o+3,i|ӫÎ\u001c\u0018(u65\u001e\u0012I^\u0011BG02\n.Z.Ei\u0001\u0010RT\u0015g\u0004TH2\u000e4Q]F\u0012$\t\u0016#\u001c\r:c,/F\u0010\fGĒ[Km#\"5)C#p2\nMe\u0019\u0017I'\fۣ]\\ˉ*|]o\u001bpP\u0010>U_6| ~*H\u001e穞KYS\u0000\u001ad\u0019n'ϯǑZ\u0014`\b|apEK}5(\u000fa$KV\u0001䪣0\u001dW\rM81$W!f\u0003I\u000b\u0000\u0007\u001fd6cYu&\u0012*Krp\u000e\u0018Cj\b\"Md$nJtW\"/\u0019J5'8m׍Rcu@\u0007$\u0002)T\u0015d(|_v&\u001eA灀tOAg\u0002 B6x\u000b Z'qnn{\u001dA>f?\\Q(ua0(U_\u0012=Kϱ\u001a*\u001d'\u000e)%\u0012j#N]gefG~b1\u0018޳]GR53Vj~\bq\fHUi\b/\u0001cYV\u0003o:\r=Gr\u0014な70\u001eFZ\u001e;\ns:ՆnHUHeBg~bzÁ\u0017n*JiVn缾^bG\u000fכ\u001e:$404\u0012;\\m+AޤG\f|%pa\u0018_\u0012_X\u0019\u0018NŅ\u001b蹎b$yd(|\u0015nW3_ΑzU\f{xM=01\u0000y1h\u0011d\u0000\u0000%\tG\fPI yeѫ\u001e\u0001'MIW퀇ӫI—VĞLPf\"l*,3_g6H@\u0002\u0018f\u0007!~Ӵ\u0005\u001a\u0006\u0001Hvz,q.rFD$fc(\u0006wԒHGʹ+-e̶:v݊/;2\u00129^u\u0012;]m\u001dtv\u0000\u0019?a§\b}\u0014\u0014ZvȨ\\\u000e2\u0014>Ś\r\u0015(u׉ECSq3\\gi\"p\u001ed8ַ(~e? \u0019>Zh@ݹ6[FCy(0\f`X}EO\u0016O;q5mYv1Bi\u001e*kQ|z4Δr4/ӌ'N]ä\u0018\u001942 [yY9f\u0018\u001c\u0005$8\u0006\u0018&\u00117Wm&C^;:\u001a\u001e\u0015\u00190\n\b~-|B~;\t\u001c+4\u0017\u000fDg6\b0 q\u00181\nǃ!.vL07,7@[zL\u0014\u0006\u0001+!\u0007IAR\u001b\u0019~ŕyŅrsf!ƛ\u0010Jg_#\u0005.Z\u0007p\r\u000bb\nإwi!\\\u00104TVc5p\u0018\n&H\u00176Xk-J'ˉ(x\u0017t$ͮ7\u00119Rg\u0010P2~[]ِQ(J\u0016VZGr\fMi=\u00193\t&J\u0014:by\u0016>ap._ue8\"hEԹ\u001d\u00040\u0004:\b\u0012\u0000\u0001Dr2 \u0001dS\u000bMƑKY\u0018^!L\u0007EYcqj\u000bij@LV󕫕\bZd\nF\u0006@\u0006,Bn\u0010>\u001a\u000bn\u0013R\u001a\t)LJ~Vk*n+zV`w']YD ٍbU]\u0002(A%I\u0001\u0006\u0007f(mgeX?㑲ji:\u0017?p\u0003ڊ7\u001b9ܪ.\u0002ejxG^4:\"5w\r[ˡٺX4w>-?cHIQ\bb\u001d\u0007N\\afŤU7ގLג\u0014Ç\u0010lj=ϓ,K\u001b˱lOʪ^x$A\u001dEM\u001ak\u0003áb{Q,=\u0005\u0004\u0016*4\u000e3Tg,Ű{\u0010/!Ik\u0012|g`ƯPc\u0015ǝ,)[n'z\\n\u001d@;\u000b\u0016\\Jr/3u\u0005\bE?js(C2]\u0005$2\u0006%ܴ\u0005.5-\u0017Ě>R>9(\u000f7Os\u0015?.\u000f7Vl\u0011p\u000fbh\u0012%X\u001cIQ>B\fUrSB@\u001dSP\rg2c\u0003PqƮ-\u0005\u0016\u0003\u0005ufJ!\u0004Qp\u001f\u0010\u001b(:bt=3A\u000bw\"(5'AV(^Zr2EB\u0014U\u0010;Lh\u0012D\u0015h\u0011d}DNQ\u0002\u0011\u0014\u0005%L,\t7Dl\u000e=M\u0015f\u0017[2\u0001Sp=;hA{Б:\u0013B{1rCIX[i#̩1\u001f6̞%\"]0D\u000f\u0004\u0016)5\u000f7Zua΢D߉ԸYΧ-7\u0016B.7皏\u0003ei\n2|q7д\tR\u0013arEt:\u001d\u0014{8rUl\u000fևaЩ2A?X\u000bU2<-2\u0000Q,ع\\і\u0005\u0000\u00116Pc\u001fƙ#j^h-Ih\u00077V.iW\u001a{f{ѫ-MԘ\u000b0ɱ'V}5\f籜`kݮ\u000e9}ϝ\u0010\u0011:Wj\u001ad\u0011iPB\r\u000bJ}\u0011(9\u001e(y97pi:\u0018f8\u0004W|M4|O\u001azq>\n \u0015$\u0019\u0016w\u0013\u0007V} g\u0011\u0003\u0014v$X?Cݫ٪\u0014DZ)U܋bԘ\u0006\u001b!rΒlɚٸP\u0004pr֐v\u0013\u0016wBD\rpk̆RXEnvj\u001bO(އb SufB\u0007'3\r5Um\"t,|]mwb\"{\u0001jcuYNbXUsZKkU\u0012/cUv\u0001gi#%Y\u001d\rLBUg1r1\u00043I^\u001ceeZA\fۑX\nS,\u0011jGT~ y\u0006@\u0006.I\u0010;Xk\u001dByngMt'0U\f\fCL\u0010eՙI܏QLSܧ`D\u0016\u0007j,hEA(\u0000E@\u0002g(\u0017§\u000fU\u001d\u001aױ7Vނs\u0006\u001c\"s3km$U':c\u0001R\u0000śf2ԖAb5԰}Wj xZ\u0000Rd>\u000fu\u000fbn[k%Kn&Wڋ\u001fZ\u00071\u0017B/\u0013XԌ?Zs)/>`Q\u001aϣV\f0\"F\u001ea5\u0001+\u000b_V\u001a7RrI?g4t\u0004\"G'\u0018%ZS\u0001Qh\u0004snG<0{{4FaFi$j\u0004u3tf$?N\u0015>Hn\u0018S\u0018o-]m3\\u#^ĸ\u0015a\u0017jV\b\u001a6\u0006\f{B;˪ sX왍wM3To\u0017(!\u001c\u001afzsO\u0001rk\u0011ܪ8g-7\u0003Fbۉ6\f?Rj\u001f,7'x\u0002\bV'譂\u0007D,R\u00051@i\u0012\u0019Km\u0002MCIn\fLr//b\u0005\n\rS|y&I/k0:#i:\u000e6Pj hB})dzjwWnW\u0015I4O\u0000̩\r\u0019d\u0013I^`>{ٯ\u0007\u001eR\fO~\u0010|Y9P5?yuӍ\u0010:4f|\u0004\u0015lY\u0001\u0016A(\u0007\f߳?\u0018=&3\u0007D`\u000e4J\u000e$)(1^v\u0018E6\u0012&X&:oq\"\u0012Efai.\u0003\u0015\u0007B\f˱#9~X\u0018zT3f:֟8%|^_5\u0017=\u000f1Q\f2Tt\u000f߹\u000f#l\taj@u`ce\u0000O\u001e8\nq-\u0007#C\n\u0002GOXIEŲ]\u0000\u0003\fks B\niq]2\u0004i\u0010yZQ\u0001\"3E&f@$`yvq\tB(چR}\",˙\fs(ʯ8\b1R\u0018>L\u0015d\u0011,[tWPux\u001c1Q0\u0015\u0000\n\u00063I0Ye'Tf\u0016l\rT\u0018VPhՅӴ\u0019\u0016׀\b)G\u0003\u0012,\u0019^U3K2M\u0013AO[\u0002̐\u001c\u001c\u0003RY\n\\A\u0006\u001c\u000f;@\u0012!4\u0018r\u0004\u0013*\u0018\u0004,X\u0013V\"ư~fM}\u00153[\u0004#O*\u001aY/2IHȑB`rD\u0006E}a\u0005*\rFyQ\u00154*`~ș\u001a\u0011KT_\u0000VXuR`vD\r\u001b`I6q\t\u0002\u0011[\u0010|X~\u001bt<&~VgnӾÁ#zSe\u0015T$HNY\u000fh;Φ\u0000r o'I6\t4\u001bXŒ,#(\u0006GLuh\u0013&׽\f6LҬ3$,'AHU\u0018#p\u000fj=+9NUCefGKKQea3I?k΄\t\rDO\u0012]x\u001d;V\n@\u0006!C\r8Ug\u0019v,\u001cCZml?&3H#bKRTT\u0006Q\u0007$)t\u00120\u0018\bC\u0010 \bABpB\u0000&8!P\u0002\u0004g\u0006\tvQ8\u000f$ِ5\u0000\u0017Mt\u0002VEiZ\f\u0000S\n@*f#2/G``4\u0005v\u0007fr\u001eprk\u0013`/54kv\u0015˫yڕS\u0015\u0007x5\u001b&L,B\"伍nj]H-\u0018W`tbo\u0017,g4\u000eӻ[]TSݍNv%\u001cs{kg]\u0017ջ:;\u001cN:I9jw_[\u001du}Ƿ;\u000e\\u9\tY].39Q6\u001b\u0010mȭ&i\u0016&T\u000366R\u000bB;R\u001bM\u001b\u0005\u001d\u001d\u0004юԎFjhGFi#jAj\u0011 #QZ\u0010(H-(Hm$m\u0016v6c4\n\u0006\u0000\u0014\u0006Nc2ee44d9-2ec4-48b6-ab62-38d5668f4e65ca46965-b709-4cf7-8bc4-cf9e319e510a-807977768m5l1637h\rW\rn\rQ4! ф9c| tQNº('*\b5\u0016=\u0007PEG\u0000(4{\u0006\u0001\u0013\u0002L7\u0003?Dϸ^J\u001feb\\x\u0016#DmҮ0\u000b\u001fkx\f\u0012b͙iG\u0007Jȩ\u000b-E\u0005\u001bFxWD\u0005\u0000d\u0005e329934-129a-4c4c-8892-f6790e647f6ee3ce5bbc-41f6-45c2-8134-4da086b2d3508008.435577632\u0016\u0000XBˣ:\u0007p`\u001e\tVƹX7ϣz[c:\b.ηF\u0014 \u000eE5\u0002H%\u0000\u001a\u000590;tQEHpbQ\u0005R\r\n\u0006\u0000$\u000742962adf-9e06-4094-9aea-3b5c067fe4b707fcc5e9-f955-447f-824f-54d860a7b10f11.384088.6897355035305023549664382977884\u001b\u0000t:\u0007\u0016\\\n\u000eztxmf \".hDayT#\u0000\u0012\u0000\rЂ\u001cfc~FF\u001co\\cM-S[9\u0013dmqƫV^6=\u0017U걗K~,_[ޟʫ55hkWTDjz[{׵&S1}&5[-٩ֿJ\u0013Ck6vaNj˪;MNfnք0՘&_\u0018Zgm\u001eLrM0Azi2ӔPM\u0017\\+H\tƬc}j-\tYʐ֟.Mu'OqJ$$zԴ\u0012\fYYV=\u000e5Si2\u001c\u0007`\t>DacŜ/ruw\\2rqRbVՎ9ܚ;u`Mk\u001eS-nLkR04{4=\u0010UVRט\u0007?\u0012H3wS$h\u00131]kگr\tz.o\u0013C2fMM:钙;V>)5sJ$DJͦ?͵Rb)V+)9wnqz$\u0012bHjj\teǝiz$\u0012L\u0015K\taէw4a}^nB)\u0004\u0013L0Avxbَ5\u0018jR#A.'\u0006cu\u001c'Ev\u0013~=g{U߫Z%cZ6|k-j\t2H3˙s);[\u0015?f9!3Z{+1|ڨ\u0014T4E\u0010\b\u00004\u0000\u0003\u0011\b@8\u0010.\u0012Z\u0016\u0000\u0000\u0001\u0014\u0002X&,\u001e\u000e\u0012\u0014ah\u0018\b\u0003 \u0000`\u0000 \f\f\u0000@X\u0014\t2\u0000\u000089o_$*\fI\u001f]\u001dk&m\\\u0007\u0017}]F1lQ\u00020(O\u000e*ڡrxt\u0006\u0013Blgi_\"Ap\u0006\u0003\u0019~\u001b\u0012*\\]C\u0007U}%C8qK\u0004A/&\u0012ĂM@\u0001YISu\u0010`܃A~J\u0012(\u0005RGs\u0011\u00036)>SVdʲ\u000f>^[\u0004mftii\u0017K\u0007Ђer\t5p|u\u0002$`\u0003~\u001cI\u001b\ttc D2qf*ͣP\u0000`T\u0001]KgHYY^w£\u0014kw\u000fS9k\u0018un\u000bl\u0010p\u000b7\u0016ө\u0005Jd\fRl\u000e\u0002W\u0007|: @N\u00070G\u001f1,r{~Z6k\b\u001b\"9IZ\u0015\u0014G\f\u0014\u001c\u0018M~uur! =`AGʄ!U&)\u00035UA-M\u001b:m\bdT\u001dإswzm\u0007q̄z\\wMP&!\u000f\u000fT\u0010\u000eƋD\u001d\u001e\u0016PwJY8\u0016h=K\u001ctXJ\u000e\u0015\u0011J\u001a߀V,A\u0019\u0015A՞ksZ\u001fgh\u0006/ i\u0011ض\\o[1\u000e^΢ZC\u000eb\u000bޝ\u0000t\u0016Xj\u001bri,\u0019\u0005pu\r\u0017~\n\u0017Kn\u00144!k\fVK\u0016\u001c&sL\u0000\u0001oY\u0012\u0016}dޙ\u001e8Q\u0006n\u001a䅫\rv\u0005ߍ?O\u0013\u0013F\u0014{\u0015Qe\u0017ցq\u0000\r=TIƣg\u0014\u001fxŐQC\u0017\u001eX>Tsr{oo\r]o#\u001d1D;\u0007뉎ܡ84\u001b&2A>\ndߑ<\"T\u001d=\b\u000b~I&\u00054mo\u0006^wo\u001f\u0003\u000eN@1'wⶠa`\t\u001aK)Ly\u0015L\\q)\u0011\u0018\"`$QN8q(W|\rDz\u0000\u0003\u000b8F\u0017C?3r\u0016E5P`5\u001fvi{ىT\u000e\u0001:\t#߽t8=ݴw#\u0011\u0000x\u0010Pֶ^Ca@h^L,\u000fW*7z\u0003^%<;\u001f\u0013>h\u0007t\u0003quy\u0005m]n\f2#\u0000SƓ04o*M\u001eEXo\u0005y]\"Se w0\u0014x\u0012\u0016\u0014\u0011\u000ea|H\u0016?DEs\u0014\u0006:V2LƁ\u0017rp$sIGFO#&){Oi\u001e\u0006$s4p\r\u001fG\u0011a9ʘ\u000f\u0014`0\u0010\nzC\u0003Vl\u0002Y \u000f'1$`\u001b>\u001eZ:P>o`\u001d/뮚>MCa̅\u001c2P<\u001f#J =u\u000bwSbt\u001bҁɈ,T\\Ɩ\"\u001b1ǴSir-\u0014E\u0018S|Z$buJ38\u0007>\\9н@F?ٔ)IJ\u0015CPY5蛭ߕ*iz,s{t㜨Rf'wir|\u000eV[z4jVhY@n\u0014όH6*BT4@h\f\u0014pIO7Wu$\nL\\g3:\u001e\u0007&G%/&q(\u0011NgmrZ(z*؋oA\u0010w/>\u001bj\tKj-2u\u0011P\u001dj%.j\u0014ġb\u000eA\u0000Jq?`oelj\tAcHѡ\tm3\u0016T=o@\u0006h\bgt~$b\bb!Ҭ]CIT)}\u0006\u0014_\n\u001d\u0018\u001f\u001e\r#ŇPN\u0018_U=\u0004\u0016\u0012\u000f.a\t\u0017\u0015c4o\\u]QO:\f\"qK\nA9F3s)\u0003\u001c\u000fܒ7\u0012\u001fs!lP\u0004lQl?Hnxn7\u001eL4 \bK~NHJol2\u001a6J\u0014n\u00026+)\u0018C֐=\u0003V5\u00144\u0002Be2\u0012\u00151\u0010\u0016phdL`A7$\\T-LM\u0007&vCr%?#8qPn%e.\u0015N \u0007,GŇ|e3>#xq}Z;qs/\u000f\rw5\u0004\u000b\u001dm>@Z9}hP?ʇ'B\tu󴃣Bf\u000eq%-8(\t\u0000y0\u001eD4q\u0018%WE\rX\u0016\rNT$시JQSnϒM3q3H\u001ag\u0005殭)la'_&=M\u0004&#\"?0N\u001b=ʇ\"bI8\u0019O\u0012Ԥ\u0005/D]^1|Mt5&>]Ab\u00196%G\u0016QfX\r)\u001d\u0010\u0012\u001a\f\u001a\r\u001acpu\u001f\"a.g\u001eH^\u0007@7\u0019nǩzKF\u001cK\u0014KD\u0014\\H,Bd\u0004\u000etv\"bS%F2>iAN\u000f9\u001aの\u0002\u0000S)YvRMb\r\u0005(\u001b\u0015Z^&\u0000\u0015~s\u0010\t\fӝ|ܞF:E\u001a:7d3ޣ\fA\u0002:k-`\u0015\"0\u00047~\u0005RpHCPw-s4Qhbb\u0014\u0017ʢS!\u0015psd0!\u0010];O\u0000~PƭZ\u0007\\NۜLX*#},̰@_7^\u001aZ\u0000Gg\u0004evg\u001e\u001a`!~\u0006\u0000~P\u00100\u0000\r\u0019~8_'`!J,=n ܞL'TZ\u000ec\u0017jF~\u0006\u0001\u0003\u0010˂^\u001b)R8(!I]ޓ*+\u001e\u001b\u0005ú<=:-1NX\u001dE?\u000b\u0000ֹDV\u001dyYC~9\b\u0004N\u0005K4tĄ/űJ\"Nqb(NJ$\u0004[L<\u0007\u000f嫟]P\u0001!@\u0012\u001d@ MS5K~t\u0011I_\u0011t}4pL#\u000b K\u0007߶B;೧E%f\u0016'\u0013-E\u001b-\f\nW,\u001aFkr蟡\u0018\u001f@zq\u000b/\u0004C\f/1C\u000fMfi\u0003\u00063xFB_F9+\u001e\u0014\u0019\u000fڎI\u0006fWW\u0000M@\u001bZJ0a\u0002(\f\u0007\u0012\u0015Q\u0003=19\u0007\u001634j\u0010E\u0013ԅ+z6dj\t\t\u000f\u001b\u000b,\u00074\u0003'i\u001c E\u0003z}pҟ\u0017jJQLNZ/dXt79`\"RP%A1\u0003ʖB{¬\u0014C2ty9#>\u0014֑,@\u0014[<\u0004\rjϙ\u001c\u0015ɀ}45\u0007P\u0014(T\u0000\u0019YlD'F\u00172\"Q >8C)ä\u0018:k\u001dc \u0005!J~˭\fÈw8\u0001ãtuVݖ4bv_$\b-uel\u0010\u0004#\u0003.\u0007\u0010\rgn\u0000+\u0002+Z\u00120|GRs\\zF˶;`\u0006Q?0L8\bL\rwZ7;[DS86YWP8\u0002\u000b+a\u001a48B%\u001cU_\u0001t@#QGS}-kS7W\"f:{j@3IȭE\u00036\"\u0017A8û\u001b\u0019\u0017;[rj)84|\n^!U\u0016>\u0004f\u001ag\u00115\u0010\u0012><2^y\u0006,g\u00185wyF\u0017!W\u001czH(iD\u001a.Zb[4GRDeIJ\n\u001bP\u0014_4@*VNcjL0:Ť@~qt\u0017T&T\u0016\u0017T\u0006/,\u0011ʄ\u0012\u0004?O\u0019Œ\u00182X\u0006>\"id\u001bdg\u0007$%,Y+Οz'5c\u0016-8by\u001d\u00005\u0015?Ej#ĝjd1f\u0006h\u0018P{D4K\u0012QRf?f!4؊\u0018rO\u0001!z\u0013+\u0002?ky,r\u00186U.,(( \u0010j<|)\\\u000b\u0002N4s`&xE\t\u0010frvTPvO\u0003\u0001T\u00043(D\u0000qАj\b\u0002\u0003n6$\u0017f+\u000b\n\u001d\u0015ԑ3\u0002\u001dEsV&P_b\btfŖ,~-t1)6\u001fU\u001cBE\u0007\u0017rحQ׳{(\"a\n!M\u0012\u0004d\u000bDE3itO\f~@\u0015-\u0002sP\\O\tgQ+7wӨPd\u001dXE2.C\u001bvMk\fƷ\u0007\u001a6\u0011R*FH>1\u001ec D\u000bc:\u0019ZteB@'t\bf\u0005e^<\u0010q0\u0017_:\"P\u001c=ǩuP<2(ʩW[hUVX6\u001eM\u0018\n\u001d2\u000b-R''bm\u001dS\u001f0N\u001cSA퐥ou\u000f\u0011XB]k&\u0007\u001d \f+;p{Wg%gR\u0013QŎ5_\u0013%(,\u001b.H\u0005p]O wPb\u000e:a,]眓p'#R\u0016zJ\u001bh,F\u0011I\u001elp+8A,\u001b\u0007tIǓ]]\u001en\u000fo\u0011YPA8m\u001bC0;b\u0002\u000bhNd>5L,\t1\u0000\u001a\u0004ިgLLiK\u0014Ăd˾k\u000bDŽ\u0019Py\u0004Q0mc\u0011\\1S_x&x{\r\u0019AhQ\u001f\f\u0000\n:3v2&h\u0016X:vyG}\t\u0018\u0012$0Ļb8TE~n\u0015GpS\u001fY\u0001\fس;Y\u000bu\u0010`a_|\u0010B\u0007;g\u0001(9NACѤI\u00026DҖ)(P\u0000\u0014\"\u0007pd\u0018'\b)2\u000f\fkTOoKQ\u001cU@0_n\u000f4\u001e\u000e\u0015F\u001eFD`Qm\u0012ڃ56D+v1\\\u0017\u0016\u001b;b2RSg\b\u001a8Z\u0004Y\u001a\u001e\u0016_\u0007\u000b26F\u001d]\u0013AN\u001fQvPvmQ~e\u00076\u0012SX\u0018ZucQ~\u0004_\u0005\u00055\u0019\u000eaB\u0017\u0015UL.\u0010\u00051o\u0004rZ\fQͺ\u0010nyb\\ȴ\u001fszbv>YT\t\u0018\u001d5VSP};RF\u0015\u0014\u0019U ̴\b\u000b\u000e\u0010b\u0002e\u00165\b\f\u0002\b\bI\u0011{Dv#kUQNBn{\u0004\u0012\f\u0014\u0015*bho*\u0017i\u0010Cs:b࠹\fvU9CwuD\u0000Y^]\u0004\u0000JA\u0001f\u0015’I?G9>I%Mޱ.\n0H\u0010$}\u0007a\u001b8q`}\u0003\u001a%S+h2\u0018&VML0a\u00168չ3(Qjh\u000fydŒ\u0019Q\u00007q\u0012s\u0007m\t͆?s4\u0016Ft2\u0017o\u00102\u00133\u001d\u0006CʂNg叾N#*4\u000b\u001b0GkbW}d-nQaX\u001d\b!l\u0010=RZ\u0018bL\r]I\u0016͆.84bfd\u0005zXlcALƢל|7o-|_{Z\u001f7~wSo1{[\u0018_?^ͽs\u001bwӺvz7o~qC\u001cZ۽5_ix{o}W~s_ο[bkζo͖rw[\u0019S^\u001fTۋ1nW}ޫ\u000f5c/+_-~UCZ\u001b\u0015_z}u\u0018b1o+ʷ^o\\/\u001c۩nY7ߘ/ʯ^l9\u000e5\u0010smj1>zXcs\u001fW\u001b~#ݙL/Ƶcs֛cz\\ly^\\}waչ}^~z_7~so8;ur7/y4\u0010׭o8!uC/o\u001bi!՛_sͷzk/H믭8\u0018s37Ĵ[rW'j<1I\u001999K'z:\u001dI'rb4I1a\u000e)\u000fӛsX;~͹\u001a#ݗbo\u001aSuכC{qg,Vv\u0005~\u0017U5aG_{|\u0012q:!~\t*~m`Z?w߳k{v\u001fl[󝱾[\u0013y#9<ݙ\u0013\u0002ee\u000fC1\u0011gN$A{\u0002_y\u0000P̡Z\u0015^;\u001fw(\u001fCnm\u0002}W}ۛC=6clqu\u0017@K8O\u001f~)~7OtlÌ1\u001eO;\\馞n|j/\u001foVOTw{-{uz;{=\u001dzkޜv\u001cn\u000f9uvt\u0000yӧc^^{\u0019k=ӽC)\u000f76ʩb\u001cny=̼fŝkYEu>W^\u001dӌ\\|SÏBTss~?Rm)Μjk?8\u001ePm}9\u000f\u0013\u0005~\\b(Dj:x\u000bʼn#\u001cS\u001cIHE$A\ni+%)\u0002\u0017D*$9\r\u0003[$W\u0001IL(CN\u0001(ٱ\u001ehT\u001c[I>\u0007K\u0002lb\u000f5F\u0005TƑ\u001cP6$E!Fճl.>uiZU\u000bBr*]F\tfH$U\u001aG\fQHvW\u0010\n26nq\u0006\u000e\u001e\u0001ႚ(P\t\u000b\u0010^\u001cbc@1OJ\u0007k\u0006V\u0007q1\u001fn/\u0003\u0013\u000e@:^L\\_Dm\u0000mNF]8f\\\u0007;\u0004\u0003\\`kOek\u000f˚\u0006A\"\u0005Kp8=q\u001d1\u001110\u000fm!yM\b\u0016QABf\u0018)$\u0001#avB\u001d\u001d\u0000Q\u0002&!\n@\"9\b\u0010 \u0002\u0018\u00020P\u0000\u0018H_ ɪo\u0011\u0006eE`0\\\u000b\u0010gFD\u0012`\u001a\u001b\u0002ƅ(\u0017c\n&\u000bZ.%t[\u0002\bRR\u0015\u000f 0\\\u0002\b \u0000\u000b \u0000c\u0001q&:(8\u000b\u000bz$b\" ,`dȠ\u0004,\u0010\u0006æW3\u0018\f'Ǫ\f\u0006B0\u0018\u0012p\u001b\f\t\u0010`h(\b!\u0015K60\u0018\u0012\bЊ%t{\u001b\f\u0006C\t\u001a\f\u0006Ð\b\u0013L`0\u0018\"`\u001a\u000e\u0001A`0\u000e\u0006%t`0\u0018O`0\u0018\u0004\b\n\f\nLa0\u0004\u0010@\u0000\u0001\u0004\u00008z\u0000r \u0014\u0010@\u0003B-v00A49)t\b\u001cÒ\r\fT\n\nY3\u0018AI95\u001a\nIҠ\u000e:iDYi<]*e\u0006Fg׫{8sO\u0019\n/:\u0001\u001bN(^^'\u0015YNʭÕ\u0014o$\u0019)2q\"y\"e\r2tjۮW\u00132\u0013`h\u0018Ŝӑ\u00010ΌM:\u0010bNaӉMsboyӼ\u0018T\u0014j<1T!:D\u000f\u001d\u0010@\u0000K\u001d\u0016+N\u00125\u0000V\u0004\u0010D\u0001X\u0003);ZfxV\u0002ǰc~9R!llfpgC۵ݖ,,y\u0014`i|\t_l\u00022\"\u0003\u0000\u0016rg2\"Ñ׫\u0018;A\u0015,\fPvY^\u001aT+z)MЏ~2\u0003:\u001e\u0013C\r=xeO;r'Nl#rW\u001a\u0014W:E5\u0000%o4>\u0006%o9(\u000e\u0013i|o3\u0018o/ƉO1ݘ^1|_jѰ\u0006\r\u0013\")p%k[I\u0000\u0018+;ەK#ztWK5O;=OtO7<Ѽ})fݗħH|\n^L;Z޻Ӻ9swyߋ}v;\\럳:\u001e~\u0014yq/ƘގC87s^[o\u001e~mǞV닭7f\u001dڝwhý/޷P{C\u001f]\u001eoa;w}sz|mg~|/\u0019챽\u001caثϡ#ǻ:ķsu݆h#x\u0014[&\u0005&\fD%x`\nO\rIrcG]]BwH8&\u0007e\u0002\u0007y\u0015bd\u001eO\u0016\t\u0004~\\x\u001a'Ӹ_vH,j\"`<1\u0001Ҁ\u0017I5\u001f݇E\u001ar(\u0003\u0003ټyH\u0003TRy(_\u0004~\\:jF%(,W\r\u0013|\n:\u001dI\t L`\u0006\nHr=\u0004!@Ј!?Sb)hSJ(\f\u0004ꀭ|\fӴF\u0007!,\u0000(p&\f\n\rB\n\u0014E٤‰)MdJ\u001a0\u000ex\u001e\u0002\n}\u001e\u0011$>Oe|sBvH 2T(eg\f}\"\u0016H랎\u0005)i:\u0007\u0013j\u0000>\u001c\u001e\u0003h:\u001c^\u001d;2\t \u000fc\\P\u0001\nm\"*dD.&\u001b#>RQ\" r\f\u0017F]$Q\u0013A:9\u0017VSϡ0&\u000b=\b\u0004\u0012x+aOg$a:E61)sЛ@J),\u0014B\t\u0006Y)\u0017:-zb&\u0014\t)G\u0002Fu0\u0003YD<\u0011\u0016\f\u0011JFrgJ4!\u001332&^B\u0005sӧ$vs\u0010\u001cV\u0007i0*:=ۺvxL\u001b4\u00043\u0011u$Q\u000b\u0006IU\b<'%'\u00127\bf{\u0012;\ty|\u0002ͤ\u0018Y%\u000f'3:khp\u001d\tTD\"XUL2\u0012lS\u0015:\u0019J\t:ӑy2c[gh\u0003*)H?\u0007h>͚\u0002\u001d\u000ev\u0007ynC\u0018\f׹ߠ4\u0004M\u0019xDG~\u000e'V\u0010ZpBpD\u0002ur^Y3\u000fB\u0004\u0011x\u0010\\ykB5\u0016ڹ粐,d\n<\u000bs2\u000f)>l\u0019Sz*g\u0001ڀSd(b3\u0011D\u001eF&\\Ry\u0014n\u0003G1Gz/\u0017|\\\u000b\u0005\u0001\u001bcO\b\\\u0007\u0013B\u0017n\u000fT\u0014(\\$u>d?7\bL`\u0004\u001d\u000b\u0002f95d:yz\u0007,Kr\u001bSe@-L3A$HIZ\bX\u001d^TT}#c\f\u0002A\u0002v(\r\u0017*sIH\u0017ZgT\u0010sR\u0015R\u0010pvٰr\b\u0014\u001c@Xp\f^飣:7ڴ6ϡƙkk,08\u001a\u001d\u000eRHP-6\u0011C\u0003\u001fe6̽`km\"5\u0005$\u0003\u0004GO#w\u0003\u0001\u000f\u0007Q8\u0004\u001b\u0001KmP8Vح-@t Xl\"\u0003\u0016O؈,8) % q\"\\dZT6\u0011Ǐ8\u0016T:\u001dH@3n!\u0013&`\u001c\n,\"\u0005s\u0018\u001b44\tAA8\u0007\t\u0003Yv\u0010`9\u001d\u000bP\u0004>\b\u0001\u0015p`u\u0014\t\n\u0014\rC\u0016B\u0016S1^&SH Z%ע\u001c\u0003*\u0003~\u001f\u0005mg\u001aKK3ZTƳJ5T\u000f]\u000e(\r$\u0003\u001b\u0007t\u0002>/\"@l!\u0011h\t\u00040\u0013K\u0015\u0014\u0010,\t\u0019\u00180\"\u0001%\u00062eEWI-&\u0010\b\f HƲ\u0012-\u001cKj\u0014vRNF6'\t[h^\u000f\u0002Ef\nr\"%Le0wSN\u0019\u0002JfzYAJ\u0004\u000e\u001b\u000b+\u001d\u0010\\%>G\u001aX\n\u0014\u0011GH8\u001eR8iQ!Gʼ\u0010t=\n*ALɄ P98\u001a\u0015\t\tF\u000f”\r\u0004\u0004\u00034:%B\u0003~2Y%n\u0006Ձuq\u0019y(\"\u0007L _H1\u0014DK#\u0001E\u0007\u0003Ec7%H(U49]s\u0011\u0011}\u0012\u00065\u0012\u0002$e\u001a\u0005;@\r8\u0007f\u0006\u0002\u0010\u0018-/M\u0005s\u0006Juy2AZ * Vej4\u000b8s_\u0014R\u000bN(\\\t5 S7pɩvL\u001cPm*\u0014\u0006\u00042;Rt%$s\u0012F8\n\u001e*2\ba\f \u00132=\u001bȳ9@t}/\u001a\u001b#\u000f\u0018\u0019}AyixTD\u0013Yz|\"ܱ\u0010smS$\u001d\u0003MG7\u0000.\u000e%G\bHZ\u0013t\u0005\u0016\u0007K~B7{)8lƣ*hԂ\"^\u0019\u001a8d$A\u0014`>4\u0018\u0016\u0002A\u0000xK)(\t:b\\I\u0004\t%F\\# ]+\nA\u000ei*oĸPA3\u0000\u0004ʀ,$\u001eP5᠐1\u0002\"`(6݇\u0002y@)\u0004\u0003FY\u0000?b9KO\u0012ta\\p)I\f\u0011Nvr\u0015#\u000b6>\u001c\u001bQPЫ`B\u00162R95VR!p6~\f\t)J\u0006~\"эF:\u0013,0&j j\u000e\u0007I^Dͥ$\t#Hղ#\u0002,6+W\u0000Z^*֩*\\EIeG%Q+<Ԝ䗙e\r\u0013{<%&Eyp\u00122f\u0013e !\u0004\u0011QD3B\u0003B)g\u0003-*\u000f\u001f@O9Y:qV T2Fr\u0011\u00174\"@47T(\bF,JB\u0001y\u0005\u000b4|,eVJ\"W@Qh\u0014B\u0005JR12\u0001\txX@@816ׁ8k\u0011\u001cb1e\bdaDOR\u001bH\"P>\u0018x\u001f\u0004+@$<ΟHP(\u0015)`@\u0004&\u0004D\\\u001b\u00199cKVh0ۃʮ>dQ0ݰ\u0017%z\u0005@k<\u0002\u0006j)\u0004\u0015\u0005\u0013b\b\u0000XZ\u0014bQM\n\u0016!*ZB&h\u0012#K\u0012\u0004Y$\u0003\u001b\u0012\u001d\u0004$a_50Xw\u0000?9`\u000f\na\u000b$\b\f\u0006x:\bj+8d\u000bAc\u0001ac=^U\nNupzkȩj1\u000f\u0019\u0011i~n2\u0001.QqPzjg{j4l\r\u001ahSnόHHV\u0018D$c\u0014\u001f3P(V\r\u0014^a\u0018\nqaF2\u0001J7a\u0001\u0002r/֍#\u0002?ޫVæ\u0016\b\u0012B\u0002H|\\\u0001ce?&\ni\b&DBcJ$%pŤF\u001f\u00001Rp\f2\"f\u0010|\f=U\u0014H@\u0003A'\u0011d>#\u0015<\u0007\u0018I)sD\u000epm\u0016)7wfҬɠ\t9I:cCR1\u001ds\u0019K*\u00057yaDU\u00164T.\u001f\u0011(\u001dzM\u000f\u0002(&AF\"\u00190\u0010]4\u0010\u0016(΁d`)u eHcdA\u000e\u0002\u000eIxUJ\u000fdqЌC\u0004N\u001f\u0014#\u0004\"'X\u0012\u000f\u001d&\u0012\u000eJ\\\u001b(Cb\u001b<&\u0017}\tȌp\u0000W\u000e\u001f\u0004}\u0019BɆ\u0014]#ABF\u001aǦUg\r^-Kh0H+`\u0010$\n2 (˄Z=\u0007˨ZdbDNMl>PZj\u001b\n\u0015SlR$\u0002\u0006\u0010UR\\c\u001a4N0Mn\u0018\r,$\u001b[jd%\u000e4#\u0005(^ \u0005׌o)2d'\u0015>2gy\u0011\u001c>#FN$?a1\u0010SgI<\u000b\"\u000b\u0005\u000bR:4_\u0000N\u001bت\u001c\u001aQ6\u0002B\u000bܰRݏlQS,`IS\u0001iO:'Ui&'tv\u0018\u001d\u001a,u7:C\u0003~\t\u00002zA\u0003 \u000f@ġԘܓ\u0004\u0002\u0012l8ԝƠB(\u0005\u001ahn\u000e#xP\u000fBdž \u001c%Y4M\u00021 ꄟ\u0018s\u0010z\u00064'Q>VY\u001a'uj\u001drR\u0011txo\u0017J\u000fϦDʛ\f+v\u0017\u0001mn0dS1/R9a\u0013DCӱk0\u0018op\u0012\u0002=nC™OT\\ \u000b,m3Q$23G\u0002\u0013*\u0001\u000eX\u0010\u00121\b\u001dI\u0012\u00005\u001fLt(J*dY03#\"L\u0011GU\u0001<\u0003\u001f(\u0017\fNɊ\u0010\u0002A\u0000DK\u001c+\fʿ\fTs\u001f\u0001K'TbB\u0005a\"K\u0010\\vDxjwשitK\u0005\u0016%.+ӒyN˄1Cg`d\u0006F\f\u0006Aʣ\t)D6&L![XF\u0004cp\\)]+a=\u0010\u0014.@vi\u0004\"\u000f\u0019:\u0017\b\n}LNC%6g.\u0014\tOī\u0010E䂨#2ieJI\u001e+,1|4\u0002\u0004kB\u0004U`\u0018\u001a4\r@\u000eɘx\u0011\rR\f\n\u0002V\u0019\u0000_\b!h+@0\u0018\u0006I\u0001T90c2R\f2B܅^\u0007\u0016%NO4\u000e4b&>\u0017\t^1\u000bX\u001b\u0001\u0018|:zBbl\fE\u0011\u0015X\u0017\\&$x\"\u001a\u0003ɡewE,0:^]\\a\u0001?I\u0010t\fbut\u0018\u0000\\K\u001e\tS:VR\u001c5Y>5\u0006\u0003̰\u0004>\t\u001bl\u001d'C\u0003\u001a/\"!gJ$s\u0014\u0003Ҫ$,L\bLu:;[\\\u0015\r,21`f\u0010\fEO-sxEFԝ\b4\u0003fh\u001ch0x\u0010\u0018\u0014&Q@hW\u0012R4ģ\u000fQ\u0004Z/K(\u0015)yb\u000be\u0015\u0016†aAeWǓp8q\u0006\u000eD!\nSC)YfUd\b؄ʳ1=\u0019f͜\u00051Cm\u001bcc\u00060Z\u001a1\u0011Q\u0010\u001a\u0015d\u000b\u001e?\u000bT4\u0001[d4e!pN_\u000bp\u000eA{$j\u001b\u0010/= \u0018\bB6~,2ІT/Sؠz@b\bE\u0003l\u001aD8E\u0002Q\u00160ir~\u0017fg!\u000bu\u0014D\b.b8]tAf\u0013Pb{-\u0017\u0005\u000e\nd52;#/^LuYx\u0005eS$\b;Fʵ(\u000b\fcfk/\u0017\u0018\u0001D\u0004\u0010\u0006Ch\u001b \u0019X\u0014M\tR1Ϸ\u001c\u0005X\u0014Ax2El\u0014 \u0002%N8qB q1ht&\u0012T\u0011eEP`\u0010\u001bm*\u0003Og\u0011V\t$l\u0007r3IF0t\u000fj pM\u0012S৐hD9<\u0016\u0004&c#; \f\u0006He@\u0015\f,K`)\u0015\u001dɆ\u0012\r\u0011\fa@-`\u0010^Qv)\u0019Y'S\u0012UM\u000e%7Q\r|\u001a Y,tI\u001fR4\u0010^\t\u00197ONrN^\u000b4SjK\u0012Z(F\u0017kdlx `pIJ\u0004H8VwZJ|r] \u0011M#\u0000\u0005\u0010f)ldU\u0010N#\"D!\u0004~\u0000\">hhB!P \f\u001a\u000b)_%\u000b\b׬=L(#92L\n\u0015\u000eU\r5\u0010:*\u000e\\J\u001aHQB\u0005r\u0010695%J \u0014p\u0012v@\u000bAJ\u0003;\u0001T2F!k4\u0018\u00027\u001aMJ\u0018$o\u0004i<+\u000f:L\u0017G%@()y(͎A\u0018l'C/T)a\u0007&s\u0018a\u0019R6\u0006\u0010=b\u0007\u0014C/SڬN4Nm\u0013N%p \u0016\u0001j&B=@|H\u001e}* }B\bUd\u0004\b d\u0006.\u001d?&ZP:/ѯ\u0018\u0001\u001b\u0000~*!\"\u0011aN\u0018\n\u000eF\u000b\u0010\f\u0010nئk D\u0017ljsz`I\b\u0007%m#h\u0014\u0010,\u0015\u0018(\"\u0014(;T\t\u0019!\u0012r!Cxf@ѢC.F\u0007\u0004OʗLƆq\u0011\u0006\u0003بGȓɕ\u0004:ю@\u0014\u001f۷\u0007Jk\u0001LTf\u0012\u0014G }B\u001d\n\r\u0010Q*R`\u0011\u0003AzD#:@r\u0004J\bsq\u000b`\u00079)\fdS)F\u000b,Р\nU&cS\bR\u001eT\u0005L\u0011\u0007\u000e\u0002\u0002g7 \u0001Y\u0003Q1mNd\u0000#E\u0019pT\u0001OTQe21Td1ST\u001aN\u0006!\u001c 0TfU0\nWo$!!\u0016\u0005ϽZӅT4\bʶ\u0001l%\u0004J\tHPZ\u001eےMФWۋ4D<\u001dK7\t\u0002\u0000t\u0016:M/\u000b\u0014[2-Ƈ\u0000\u000b#\u0003`Hp\u000ePjb:\t\u0003d@BTeҚ\u0004\u001dK4BrB\u0003e&\f+%T/&A\t\u0005DUAށI:~(\u00130u\u0004B\t\u0002;^@Bmh/\u0015H\u001f\u0001 `,\u0013p\u001d>=ҠE%d\u001e\u0011)\u0011#$;\u0010^+f$BJc\u000f\u001e\u0011RF\u0014^\tmz\u0005T\u0007b\u0004n\u0006;iPB5\u001e\u0014\u0002R4#F\u0015Gڡ؃Pt\u0000\u000e\u001d,x4,\u000b\u000eQF\u000fd\u0018\u000fPBx\u0002)BJ\u001c@\u0006.<\u0007'0I\u0015\u001aV'\u001b笘OePANf` p\u001eb\u0003;r *Z\r~,Pi&ψej\u001a\u001eBⶡTG\u0013\u0016Z\nH\u00045\nNMN\u0000,\u0007LO\u0013\u0019dQ,J\u0004`c)*>\u001b\f\"v,\u001d\u0019Ih6\u0005\u0001e;hz&_i8\u0002\u0007\u0000\nI!Ca\u001e|`8\t&S7P%\nI\fđ@FQ \tz\u0007\u0019;@@\u0012\f\u0016`\u000e\u0002\tD&X\u0012\u0012\t*\u0004AAJ>GjnM9\tF+7Mm3e zD.Nf\r\u000e\u0007\u0012LˉV\u0016\u0005\u000f<:Ir\u0014 ap|B\u0019M)Tf}%0=מ[- \u001dB:&z~\u00110'ҧ\u0001\u0019v6\u0017%Ύ@\u0015čUk\u0018+\u000b\u001f\u000eXsa\u0014>}DǨ(\\j\u001cҡR\b\u00014C4\u0002\u0000\u0000\u0000\u0000\u0005\u0011\u0000\u0000`(\u0014\f\u0007$2X*\b0?\u0014\u0005>nB$\br\n!D\f\u0000\u0001\u0001\u0011\u0000\u0000\u0011\u0019\t&\u0000Ɯ\u0015,\u0003\u000ew6\u0001Q\u000f\u0015D\u0016_\u001cn~c3|'\u001c\u0017UW.ʿH$\tx[N{\u000bcblw\u0003#\u0015\u001az\fM,0Ը٪zhYqXgqD\u0004\u0011Sv\u0000\b~\u0006\u0014ȋ\u0019\u001eFJ{w1\u000ep?Y.f]fFF\u0001\u000e\u001a̺\u00199KRR+@L-&=꺬RMȔgȕFC(}\u0012\u0016^B\u001f-qڂt\u0017\u0014rYOb{'(*i%V`\u00107\u0006ո\u0005-ܨ\u0002EJ\u001f\u0004;\n\u001d,I\u0018^$/\u0015*x\u0012WI2̜!FD斪,\u0018\u0017r\u0018~\u0002g\u0016\u0006+qO6e#P\u0019&!i+\bP\u0000[:)\u001a\n=ʭ['2ab5AkA\u001c\u001c\u0000b\u0014\u0012̦ix\\\u001dIO0a\u001eC#\\:\u0018@CXf\u00138\u0010:\u00155\u0001SvdOiJ\u001dh(\u001d'[fLⳢ\u0017Ÿ~\u0003\u001cZ\"\u0012+z|fL)ʿ\u000e*&S\u0006@.\u0018\u0000x_pV\u0006[Y82i\u001c|-pT\u001b9P|a'eneZ=S{\u000fMmq!\u0015C$D\u000bVQP,5ϛ\u0014_,=*\u0010Ah~[=3yQȬZ\u0013 V_v*[\u000b$/T@\u000eѭ~\u0018ZPJ٨\"\r\u0005\u0011xe5d\u0006hg-'S!/G`yc&@\"2,I2dc3&m\u001e]8u\u00116\u0014?)EY[DJ˚5#ھ;\u0003\u001amyJ\u000eǘx(GP\u0005U\u001aD3^'/}$QVޛII`%&.3Dr*Pէ>\u0006>cjp%z_y\u001b\b'\u0016\u0011xdM?W\u0005&'gX(L'\u000bQ#0j!. 呟I\tR\"7E~$1Fq\u001cG9f\"\u0014s\u0005\u0003\u0016`_\u001e\u0003\r'1I$Ԁ4N\u000fiC]\rOF\u00025D:,1<\u0010 <\u0011M<ΤϽja3JICРմIrxZ5˘q~y;\u0003X]\u0007}W\u000fqf\u001dɦ/\u001a=\u000b\u0005[b\u0011NTZC4f?3\u0015AZ,l\"\u0019?jH\u000f\"+\u0013| \u0010\bCt'\u0005N\u0012\u0001+o\n\u001fC R\u0005NE*6߅MJE;@II|\u001bfjKvCQF\u001b,|\u0018J\u0013j\t\u0013ًĪ\u00062i;Cv*mۇLc\fb\u001f\u001dᙤВ\u0019i)w\u00151\u000e&A@x5\u001a/NC}N>`\u0003倕^SK\u0012yr\u001eIt$\\h \tj2U\bbVƬy\\\u000b\u0017}\u001d0y͒\u0016\f{\u0001\n!,v\\u3s\u0010{i\u0013@lh=u(nXE\u0006\u000elDNYu\u0013\u0011lGQ\u0004.s?'1=\te\u0001?lnNזn*=\u0002'\u0011A\u0018UKX\u0007xi\u0003\u001205-,9\n)j\u0015;J\u0018UiE! \u0017Zk\fTQ7=\u000f戌ũ?ܣAE]\u0015&:\u001fg.\u0001w8us\u0005LQ'\u0012q\u0001Q\u001e\u0004G\u0002:\u001dYv}fz\u0018z\u00013\"ϰ:)zbv AC~|37\u0002==| nA\u0016{K@\u001ec$N:HJ7vYF/FՈõNŵ͗\u0019‹MO\u0011NvI\"\u0000\u001a$A\u0002aC=r'\u0015\r=!c+*\u001a:Z:퐔R\u001et5\u0017֪nG||)a`DٻXF.تj54Ȉ\u0018>I b&p?\u0019 TfMOw6|Ka(e\u0001l<\u0017\u0012\u0003A\fw\u00164z8n&\u00153J_0?#0F'\f\u0002\u001c@\u0005E(q\u000b\u0012s$:\u0017\u000e\u000e\nC{5ʃ?\u0005#'8oOZ]3.DW6\u000b%68.X{q+B=KJ+wqDORƪԞ,\u0000nnu!\u0017}j(J+\u0014IJ\u0015WXtrRD~J\u0016\u0014d\n?\u0014\u0012MED:߮b\u0005紑\bF\u001c@)`#^\u0010ADx\u000b\u0013}{p\u000bw:\u0012~\u000b\u0011(y/Pĥ;ܒ!&\u001f'#7J?#:M]\u0002ƙ\u0013P3\u00156\u001fk\u000bgX\u0007\u001fʆ\u001d3\rd/m%\u0018\u001fB\u0000F]sDΌ?Q˯akC\u0018\u0007m\tb:\u001al52\u0010TB@H+?\\DQ8|JKN(#O*Vtz8.}4b{os*\u0019mA|8\bx5D#C[q%?#Y>dzv~\u001caO\b\u001f,\\U ؋VG\u001b~$X2\u0001e_\u001c@2\u0016NƗ\u0014\u001eE|!,+5\u000fI\te60&0R\u001dN \u0005zWA\u00100\u000b{(1\u0003\u0013ox K\u0004\u0018^\r~G\t{x?\u000e]\u001e\u0004%y\n^k,b\u0016ǗK\u0017k\u000bݨ\u00122ABJz\u0002kh<׮\u0012x\u000b\u0007\"0\u0019b9E\u0003~\u000fkec?x\u0007\",O&vL<\u001a]\u0002(DZ+\u0012\u001e= \u0004\u0010ѹ\u001b\u0013ܽ Vk\u0007\u0010G|4b,C~>v~f\u0002\u0002j{|\b\u001a\u0010\u001aNj8Oz0\u0012XI\u0005BrCedwa|݅oLF|b)\u0007'\u0016\u000f\u0000hn7Cɯ}JiB\"듸䭗 [\nK:\b=\u00125z>\u0016pqYq\ru \u0014f픍/nʔz{j@mQ8\u001cWn4lv`\u001bFc\u001cj6H\u00146G(#%F,TuZ@N+FQ8m\u001d>\u0007(8ޯ~um?b\u001fS\u000fplPB<&\r\u0002\u0007\\䒑4~p\u0015#\u001e/\u0019\nW\u000b\r^\u0003\u0004{1-ZV\u001dѿr1$\u0004\u0019^\bݘ5\u00155uv\u0003ÊWI`Zq\u0014\u0013'e\u000f\u00182yv\t5fPظx$Q(dE\u000eEQU$τ#=fExk9\nJ\u0011(\u0018Iޕ\u0006''k30E\u0010#>U\"}\b\u0014Y)ՠ\fiZcF\u0017X{\u0010\u0015\u0004a\u00047K\u001c?`c>&Ns[5\\%\u001bFH\u0014\b#/\u0001q.Js8KoL\u001d\u0007T?\n^“\r@/\u001d\u001f潰m\u0007\u0000z6\u0014(]czI_P\u000b\u0014Y\u0015Y,\u000fK]:\u0010EuЪpb\u001dhJ7\u0019I\u001bdFm\u001e\u000ezn\u001a\u0006,\\dzo\u000b`:?09\u001b:=cĨ\u0012\u001duK\u0015@?ϧpSZq\"\bF,'=i>\u000eR\u00024B\u0006\u000fH}L\u0002\u001cv!#VDŠ+\u0012XU+d 'ڤ\u0016Pq\u001a\u0001v-\u000f\u0010l\u001fMO\u0011']\n'U\u001bH\u0002\u0004im'u3\u0012祌\u0003z}oe\u001b}5-e\u000ec\u001f\u001b\u0001#\u0014\u0017(\u0002XN\u001c\u001bڹn7\u0017N1\"w>3^+.d\u0004~wz\u0005#pemWo\u000b0/ٌF}XLՈ8\\\u0013-\u0005\u0017ST}\u0007\u0000\"sO\b؋v\n7^>|AdR&8.\u0011n7F\u001bn\t̋\u0016A\u001f\u0018!\r{Dƴ`[I0\u0001\u0012QQ\u0014 {\u001b\u0012㫝ˢθ>~.Bp@a[c(>wfA54\u0006GAvh˄컖ʄqCic0\u0018\u0003\u0010e2\u0007-\u001dM\u000f;V@-\u0011k\u000f-SE+\u001e1iN:cDw_\u0004\\|o>Mwr\u001d~;+pI!TPi1[-L\u001cMk{Km\"n\u0018\u0012\t]#\u0004$2sp;Iц3!D\u000f#W*qf\f}?DHy.\u0003\u001ej䘼 U\u0001\u001e\u0019[wO2VR\u001dO\u000bpUXa=<&Ԇ-\u0015w-*efBgU\u0007\u0007b\u0007\u0005}XhJ\u001eKpúا?_\u0000ڋHFH鍄~+.\u001ecuz]\u001b@^3r\u001b㗀}\u0005\u001cŗ& \u001cN5G?-~Y'\u0012 \"\u0012!\\%-\u001b1Ӟn\u001exqk\u0001e%\u0016vZم\u0002\u0004]\u0010oN>2\na\u0002J\u000e\u0001ZX\u0017t\u0003DžA\u001cG?^~%)77uձE!s*A\u0007WܼKna3cc4^3td\u0014翽f=\\=W3\u001d\u0005n$q7u7\u0015]E`\u001fL8rlnox݄LwY޷5E\u0002\u000f9woCJ\u0011s\np \u0006\u001a*+@2o\u001akvߙoOiH0hN=\u001b(z6G9ǤJg\u0017]xSrI6ߥ\u001f'\u0019\u0004=tlZyUHO󆲁H(I\u000bE:mFwc\u001b[C/<0Z[\u001dP5B\u0001\twCYq*RM\u0012p3iE-y\u0011\u001d\u0014ye(Mt<-2vF\u0014\u0014o0F\u000eIn\u001a1\u001f8\flyd\u001byqRb色\u000b$]\fG\u0017\u0019#J\tF\u0000r2\u0011ybl\u0019nAj/\\\u0014&n4X\u0001+Fcvh3\u0012ȏP]\u0013L;Dg/\ts\u0007ٹc\u0011kUB\nS\u0006\b\u0014eMr!t*7(M\u0010tFZ\u0012ǽwIW\u0011h\u00041\u0001W\f}kc\u0003\u0005\\Qsl~lM\u0005\u001aݖ-\\;\u0017h +@?hAjǷ|q\u000281C\u0015Ȁŵ_\u001cTg\u0014\u0015J3ƍo@uZв\u0015hrJK\u001b[mC\u0014n\t98f\u0007\"\u0016\r0c\u0016E9\u001bK5x\\d0qO\u0011F@**\u0016g\u001a\b9#\f]ކG}?\b.\\鱗q{&'fD1k\u0002dwD]dM:\u0012944\u0011ҫ+;Xm7_\u000bP{ͨ$\u0007zoHRR~\u000b4q\u001d9٢\u0001Ym\u0006L\u0002Ҩ\u000f5ƛ\u0012Lf\t}\u0012ulBNjL𼾈H\f=Dc;Jέx\u0002-P)@\u000e\u0012摌ify\u001b\u0013*ZIhJ\rW5pvkS\u00029\u0005㝹9\u0011*MF\u001e\u001fY#(?!CVI@v-CwTt-%:zF1'#\u0004,0Ata\u0006y\u0005\u0000ieeJ\u0013c\u000b34]\u0017Kd83I\"G\\pyZ9cV\u000e\u001c3EdtfA\u0017|&\u001fmT\f߯E_\u0019hP6c^\b\u0004@ {׬D\u0001'x^\u000f\bm\u001fZA\u0018\ras,70{s\fq\u0017?ɺ\u001c̀<2?\u00018G^5\u0007ޕ\u0005W}=)dKfF1r))\u0011 9,q];SyFx&X\t\u000bwT\u0019%\u000e\u000b\fl\u0002\u0000x\u000f\u0002KgE˫S\u0012sj\ny\u0001n#\u001f]\u0013\u0014ge,@()Ɍ,,=b\u0010W׈\t/K&[{<\nio\u0016r\bE\u0011!xJ{\u00101L\u001a\u0007O0\u0002\t\to^Bɰ48V\u000fg \u0001 RnB9\u0011,\u0011\u0003\f=.ky\u001a\t0\u0012Go\f\fRZkj\u0010F~2`:k5\u001e\u0012-gr\u001dy.)?.ڍw\u000f\u0003F,O\nZT.{tМ\u0011>\u0006\n\f>ْT\u000b\b\u0011\u0013p\u0007aJ\u0007:\u0001zST?u\bJJoE])rTO!\u0010OGP}rsߍ\u0011\u0011Ձ \u001aVҸF0'X6sFK\u001fFܻA\t*drT9T1\u0007y\u0004Vlנ\u0011\fҐOo\n`!I\u0002w\u0002 5\"X+a\bհR\u0007u\u001a%os@Ģo\u0001\u00148c#\u0007;\u0011\u0010ubO'VB7/^'\u0015'=iI\u00142\u0015S\frE5\u0005\u001bV҇!L2~\u0006\u001a\\v\t\u0014'+3ek0Q)Q\u001cVk|M\u0005l4\u0014XzsS%\u001cl\t\u0006La\u0005\u0001YE\u0011\u0005^>ڌMr'\u0007\u001bN\u0010\rG\rxJ\u0005\u0004\u001dcciAdig?\u000785\u001022\u0002C~he|[>p%[ViĞ\u001b\u001dqE`\u00118\u0006o8dۿ>e\u0017u*|\n\u0004g\"F\u0000\u0010o\\tl\n){eٓ\u0018\u001bl:\r\u0003A,P4\u0011%<_\u00178|I{ƪzf\u0013u$\u0018E%+07;ͭj\u001cVA\nrƉ\u0011xaaxSq.\u000e@'\rendstream\rendobj\r15 0 obj\r<>stream\r\n4pj\u000ef\u0005\u00076>\fx[\u0015\u00129\ta~\u0007Na~\u0001Rʵ,Ԑ\u001e7\u00038G\f&QbD]>\u0016^R\u001b}|!\u0002A\u0012S:-ި\bg\u001c,\u000bzg\u0004\u0014\u001fH&M2\u000f?*\u0017[\u00150j\nRH+4\u001bA}]\"@ _L;3\u001b*\u000b2h\u00176K7p\u0007a\u0012^T^!D雃)U\\fM\u001b\u00029b,/\u0017>MQ\u00016>q6j}\u001dL/}G=\\\u0019¸iA\u00144ޝXY\u0007\u001eӺJk'\u001c\tu\u0010hۑ\u0010~Xm<]\u0002߄z-c\"V\\tQdSQ\u00037OL\fL\u00064YJJ}?N%iN*⃯%xGES)Sl][na\r(\u0003\u0003)wZtM\u0005+\u0017Qkh\u0002\u0016\u001a<>unL=uo\u0010\u0007c\u001d@1\\n`]bDnHa\u0010\u0001;a^\u001f{*X^N}\u0016\u001b`#_\u0019\u0005/^/E\u000e\u000e\";fZ\u000bFb\tl\u0013XW{8.ȯ4\u0003\u000fup.G=h4^?C$5%!u>\u000fv\u0000M8\u000b_nZDuPh6\u0000\u001dTID,J\u001fm{ϠyK%_\u0017ߏ\\ƂNN.lH4\u0014\u00161ԟ4?8\u0007_\"+@$\u0015^\roXw\b\u001c\u0018H\f7*6Tj\u001e,\u000f`H,\u00049>peicfk\u0003ƛ9p˄\u0003Kݹ̵`T]\u001b\b-\fj p\r\u001e\u0011#48_QVK\u001a^\u0006L1ȐC\u0010\u001d\"k\u0006\"*'1\u0011\u001azal]#\u00155ߥ[b߬F\u0014\u0003{i\u0011\u001d=G_/\u0014sJ!i\u0002Bb3bV0{j\u000f\tT\u00066~Q,ȁ(\u000e=7v\u0010M\u0011hæ%r{2(N\u000b\tPDK$=\u001aK6.Z)\u0014U(\u0012Kc\u0018I+mA\u001f\u0012\tU\u0019|=\n|()[B4\"K?59\u0018/HG\r6}jRk\u001fniI\u0004\nFp9)syҴ\u0003\u001f,ډ`W\\V^\u00042b\u0005]+,ʰxjJ\u0014f!2Ż2_s\u00065¬6@\u0016dfeWSxw݇ۚ&T90HpWDO\u0005\u0004A9nJjg\u0000cO\"\u0014@9N\u001e'L|a\u00131ؑV|v7p'6Ȍ-e\u0007cAU\"\u0004{PT$ݖ}ng&B?\u001c^G\rpl=8^왖q~){mZ~$m]_tɴ\u0019\u0011lP;\u000e7Fc\u0006\u0016A\u00164\u0012+0HH\u001e\u0019\u0013ǩs\u0015:]\u001d\"\u0005ڵ4G\u0004\u001a\u000bO{\b\u0004Op8ɦ\u0015NW>\bCE\\\u00007\fMݍpW\r~\u0005\r(զ&\u0013?&iHG\u0013\u001f\u0001XIdb85\n)6 %vR\u0013\u0013\u0013D_\nzFnq4\u001a\b2`\u0000H\u000f\u0015^KD6?:kN\rZք>.7h\b@G`\f\u001f\u0001#+4B\u0014]@Sw@f\u001d\u000eg\tIp}d%\u001de]AA!\u000biBE\"\u0012\u001d(Bl\u00072H*/\r\t/i\f]Ag`?H\u001dfڴ[\u0006\u0014\u0016\u0016ʚ߬X7\u0002Vl!\u0018j S\\CV\u0019%R?gK L\u001cO}b5\u000b:\u0006\u0018G\u0018\u0016\u0019W7o0ݹO;O~[i\"Hty7)LQp/@\u0003\u0005_܊݁\"Czʓ\u0006\u000fsd\u0003e\u0013ʛ'=I\u001c\b`x\bk\u0001\\\u0000Uq\u0006XBY\u0001͐S\t#j\u0017\rN}\\F^<՘f\u0002`ȡFl\r{\u0010i\r.&:A\u0005\u0015rFBR̍v\u000fʼ^DkµZ)rLAǑB)\"yرgJfe=8'Ҳ\u0013\f<\u0004\b|\u0015?l90D4\u000eYYe.8:%\u0014,9\\\u0012\u0011E\u000ea\n\u0016G\u000beR ri\b\rM!\u000b\u000b\u0011ܔ\u0001\u000bƖ-q-tVXN8Ɔ[2\b(k%7K\u0017\\V\u0019A\u001f/\u0006L\u0004\u0019㢌\u0006dy!\u001d\u000bEIO\u0005FS\f59%˫`\u0010E\u0019mOӦ\u0018I\"sj\u0016e\u001d0YnRQչ/\u001f6r\u000134پ\u001b#\b2;S@㳩\u0000\u0002\u0004\u0000f\u000eďb[!\u0016w\u000b0]\nNW#mR̹\u0001H\u001f\u0015?5\u0003\u0001\u0011ѷ+Z+@[\u0016.g]4G\u0015;v߮&?KVܿ]'H=H_4eE\u0004rk>\u001aȚtN\n,(\u001a7\u001dFtYƗu\u0007޸^,c<:t0wҔ#:xԈzB\u0013Y—\u0016^:\nZ&!D;u\u001fnF\u0006X\u0013beE\bN{L^z=\u0014@\fc@V\u001ahp,r`btV\u0016Cg\n\t;+chI\u0011Yiژ/Tw57=\u001a\u000bI*5h\u0003̓+^!'\b\u0000\u000b0.j \u0015\u0013m\u000eĴ4IԈSp^\u0001'\ri*m\u0010§r\u0005yca!\t4S\u000b\u001d\u0017\u0010Q\u001b:D\u001d\u0000ζ\u0018a @-U;2h\u0012_(`MX\u0012P\u001a2 &\u0006\ty\u0007\\I\u0018M8i0\u0014rZ8|vvU>;\u0000O1.\u0016S\u001e\u0016@0\u0000\u0018!\u001c8!1L[(]n$\u001397o\u0003~\u000eO\u000b'GV\n\u0005\u001c~u<_T\u0014J5\u0013M\u0000A%_\\\u0000\u0002\u001c?M\u001c1x\u000b1.\u001dXϤ\u0011EZ4V\fЗiVJD:\tW:j[\u0002k\u0003\"\u0010\u0005\u001b\t4D\u0010o\u0000qNFAҌ\u0018l;%\u0004V\u0012L]\u001f\u0018\u0013-R.\u0002\b>8y(DjFk|YZF\u001a\u001e̕\u00025P\u0019gℕ$\u0007)^n܀cJ\u00193w\u00173\u001e>\u0016;6ǥ؟9]bo\u0019*$\u0017+{\r\\\u0016#xLr\u0003\u0000r*4ӵm\u0000\u0012\u001a>>5@q]Ũ\u0001U@;\u0006\u000bM2\u0017u\nJ][j\u0005ʄ#\u0003wa\f\n\u0012|\u0002?\u000ff\u001f\u0007Wi\f܌A\u000b\u000f\u0016q\u001cؠ\\\"idr\u00154\u0016gJbȆ\u001c(\fSB[]?んBR|uSAYe:/D`A~o\u0016ʙ\u0007Z:T:vCo2[\u000bD\u0014~\u0005nTgM^p\b\tc`L^$H\u0019!\u001bz\u0019\u0000,@Xo-E\u000eN㱅\bD4zvn@:\u0018,?3ps2\u000b8j{;\u0012Ђ*+`\bE̍o\u0003\u001b\u0001¶\u0003T\u0000\"yw\\|\u0013\u0004\\LCl,ķq\u00023\u0001E 6ào8\u000e2P\u0013if\u0003\u0010i\"\u0014jR(Dr'\u000f.!_]O%\n\u001e/˲\u001fU\u001f&[&ڐ\u0014\"U͞Ӈ}^|3D7HH<4\u001du\u001bX/\u001f\\F2^c?I;\u0017ЄJs\u00126N5\u00032v\ft\u001bH}/ˌ,Fkm%\u000e3k\u0006\u0001h\u0007yF@M\u0002|}+7b8avm0휏U\fQohV-}LU2L648\u001f\u0012\u0003º g2\u0003nI\u001dɥUioe=*LcF$\"ok7X\u0016\u0013(cj.YӮ(*(\u001dBQd5x\u0010hX*5Z3∑q`_\u0004\rb(mK\u0016۔\u001b\u0000W\u0017+@\u0000~Io^\u0007\u0015P\u0006ʇʩ\"+\u0018&\u001a\u00176\r\f7\u0013 6Ǵ<\u0012[\u0006_5YKhdp:Kg\u001f\u0003\u001c#1X[-Ӵ:Z%,n\u000b-<%„\tưf\u0016\b\\m\u0017dfMBلy!\u001b\u001fI 0_\u0012髠q\u001e\rMՈM\u0010L!!LPnWF\u0006=zq&\u000bF-4HkJ\u0018!zV\u0001t\baGu5\bQ\u0006屶\n/tiI\u0005W\u0018\b\u0011\u0012-\u0001\u001a\u0005\\\u000549\u0002,`s\u0005WD\u0001ۺ7#\r>\u000f[oX͔\r\u0015a}dNW\u0007\u001d\u0003v+M\u001bI|cStJV\b_Pu~[X\u00058؛>F\u001a\u000e\u0013\u0005{t=jt;n\u0014ZW\u001cL\u0010ړK\u0013窛=\u0017KnO\u0005\u000fK\bA4\u0006Pdfpƻ?\u0018\u0002(|+'\b[ޜr\u0005aWDN7ld((5As\u0004lΚg*CE\u0005!l\t\u0016>\u00150&Oظ}\u0002[ZƉR\u0010ӑ\u0004\u0010<ցD\u0010b%cmفޡn-X~h\u0016\fa\b=22Ƣ\u0007SheY~\u0011A\u00162\fb\u0000OP\f\fh\u0013̗x$J:i4C*H\u0015RbM\u0003s.\nB\\\u001e+]֛<\u0015p-2f;\u001apMht_P[5d&\u0013r\u0000i\"Z\u00120kخhV\tWQ(&y8…\u001açY; -QݢOz\u0016롳7Q_\\U(~z;\u001cjذ=\u0001\bU%m\n'|%\u00057x=SB][гJ\u0014\t\bwb\u0014b|/~\u000eF\u0013\u000e8S~kv\r\t\u000b\u000eɃc\u0012\u0012nt-\u0017?\"rȔ3L\u0018\f+v`h誠ʪ\u0016\u0010eGw^\u0012\u0007\u000f`\u001eK,kg Uc%\u0015lx\\)ة\u0004һP\u0003\u0010\bbV+GѤ1E8\u001fMy\u0012b^\t`9VY'\u001b\"\u000fWt\u0007\\P\u0019@4\u000b܊c,rR\u001c9\u0011\u0004K\u001bcTzSvfۏB\u0011J%׸\u0011ZpgG*vz \u0011\u001b|)\u001foq^Œ\u0003t\u0007%\u000f\u0015bL\u000f}\u000b֕\u000b\f\u0003B+ǚ7`LK\u001an!\u0005\u0015Di~z\u000br3\u0002Sl\u001f\u000b:Hdqo\u000b%0\u0011IJ\t3p5\u000f&-ELۯ<\u001d0\u0013\u0007*ry\tw\u001aYp\u0001ɪ.=՘~x`\u001b>\u0002t\u000e\u001cPEP9q䖟˚*.\u000fi;C1>l?\"\u0000I\u0011\tðt\u0010G\u0015/oЇǿ\u000e|be\u0016eM=y*\u0006Vm0[:E}f$#x\u000e\u0005\u001bt&ta(}\u0011]Sc\u0018&8cleTD}M>Ͷ\u0004c\"\f\u0011ڧ\u0013i\u0012++?\u0007\u001caW\u0011\u0019\b\u0001\fio\b1K׋\r\u0010?:&v\u0015En\u001e\u0007\u001c\u0001O\u000f\t`\b3ϊr\u001e=),tl\u001az'+\u0003\u0003FE3Vn\u0003\n{\u0002\f5&DJ\u0006~\u001d(q-X\bhr_\u0019V;\u0005q\\Y۸m\u0011?}CjGaOVH\f&$\u0015u$x^\"zX?<)\f\u0017ǖ\r%\u0016k\"ї`,*Ъ\u001f:,&\u0013ǣa\u001dF\u0015\f\\`y\u0010\u001aY2\u001cr\u0001\t֤\u0011?OԗhziE\u0018\u00060\u001eBPN~\u0015\u0015i}O#BjX\u0019g9$4`+bLf\u0015\u0016\u001fz_i\fNѾ&>\u0004\u000bՓm_\n\u001fҨ\u0007X_^\u001bwc:xҊ\u0019sY\u0015<\u0000\b<\u001fLV\u0017P|\u001d\u0002\u0017vP\u001ana3'WH\u0018\u0003s\u0016c\rdl n\u0014\u001e`Ԧ|\u0014:_*\u0013=k\u0004q΢w#k,B2_\u001c'`~:\u0013$9Idyb%l\u0001r}\u001a`amy1Lpg\u0019ɡ\u001f\tn\tF/ޭ\u0019\u0002rNL\t}&;C?7|ڡ.\u0011h+i#|\u0014-w\u000b\u0019M\u0010cpa]YU\u001dJ\"T\u0003M]m]d\u0012\u0012b7P,\u0015\u0019@guu&\u0003x:SaIQ\bHjz`u_\\\t%:mޛxHwQ^;jcooLw\n zG~o\u000fH#8OwG\tYTj˅M^cK8@N\u0012I\u0010cPCb(ߑZ\u0007\u0014l7ɼ2ݩ2wnkE|\rU8_η\u001aMm۶\fTC0;bPk\u0000\u0006}?5F\u0017H!<-1߽\u001f~$تt'oSuH\u0018\u0004\u0013{\bΠ\re\u001cSC\r \"c0paRBȯOs7\u0003\u0015Wq\u0019D\u0004X+\u0003U$ߖ\u0019MͿDX& B`\u0011S\u0011jo\u001bõ7m# d@Js\nm,\u0010&\"#C\u0019\u0011<5\u0006/\u000bw\u001b\u0015bjIzU\u00124h\rxb#8\u0013UgvWΝ_gHK\u0019L9WUi\u001e\u00148|pEUjD9_a&<50$\u001fo\b\u0012/\u00159\u0017\u001bc\u0014XUP\u0016m/d\u000eߠpI\u0000D70Qq$t)|v\u0005O\u0010,8ܟd\u0019g܃'\t;(V+\u0011#8/nhuZ\\9\u001cSQ\"٧b躋\\ń'%\u001a2t]\u000f\u0018==\u001fS\u0003\u0010\u000b\u0015{\u0007d=cNb\u0012LYdHNF&u2\u0017Qr\u0006\u00172CvBˌg[\u0007@UDZ^>sF\r_\u0014\nkb^p\u0015iH\nM\u001a\u0015\u000fqplT[TMӍ|0A\u0019\u000ew^oZbTv:hF*:@\u0014\b%Pf0\u0003,s\n\u0015gCHtPC?^r^Í9\nNV\u001f@3TB,=l6c1r\u0007\u001f\u0001ļ\u000bi\b6]gL\u0014\bB*}0IV\u001a\u000bbX$<\t\u0001\nHp\u0016uQ>ʏ}\u0004F{\u001cY,\u0000\u0001j|\u001ew>\u0006ÕW$laC\u001cR?5܋׸\u001cU\u001f1EKQjtAVmqJ\u001eϴ\u0002\u0001\u0014\u0003ml6sQw.3O/𢔗\u0017\u0001 \u0006i\"\u000b,\u0007lB\"'/Ѐ/G ?\r:Sёd1i)++.sq\u0001\u000fuHQSDںU@VaK,\u0002\u0019\u0015ܜpFC񍅔#꿩\"\u001cV$p_A(CL\u0016:;\u0003\u0006w\u0000o_˵ i\u000b7̶5\u001e\u000f\\'\r z?3]\u0005I)0\bh\u00160LRW׮t%%4[\u0001*S\u0006\u0003LS+x8\u0007,\u0005H,<]LH\u0000+F\u0013Ky:\u0015k7?\b\u0006=+V\u001f-\u0011܋Ds@VIt\"jT\u001a]bY)L^\u001c/Jġ\u001d$\u0016>1G\u0012&\u0001nqEn\u0015\u000775\u0000G['T;iF\u001a<#pQ]X!,yWd\u001eܔ݅Dqbq}\u0019~\u0015Ƌqh܌X\u0006w\nQz<\nBdH>\t耗peQ,\u0018\u0007MrFQD@Y\u0011+c\u001dWv\u0011ǃ\u0014\u000e\u001c|\u0007ʆ>O\u00018D@*\u0017v\u000f4p\u0003\"Q\u0018+\u000fI\u0015 !}\r/U~H^\u001b\u0018!!'l;\u0001\u001a{̵pubR8$:/\u0002\u000b:n5-0d#lZ.MM\u0016\u001d\u0012C}\u000b!1T\u0015r$K|KF¹a\u000bCU\r6\fU\f)ԪfQ<|5!E\u0007R\u0000\u0007\u0005MA{\u000b\u0013\u0002+\u000b\n\f+\u000002\u000fD3@(\u0000/U}e#H`c\u0017lR\tƙL1\u001e\u0004\tinC!_҅F\u001bo\tu@\fdzj{R2K]\u001dSaE,`%o!\u0017J9QM.˘K./%c{@m`m\u0004=W\u0007dڶ4)`vi]F&ST4Β\f\u0007w\u0015;UY;\u001f\u000e\u001aME\u0015C3)r'p٭@\u0019\u0012A\u001dԁ\u0018sM}\n-'\u0001mop{RڝC\u001e\u0007\f\u001f\u0017$ҦJ~H\\,F\u0018\u0004bNP|!\u0015wzCԡƅ=3,\\]7\u0011z`\u001d\u0004T76\u0007\u0011܎\"\u000fziwMNީ\u001b*s\bDNԱNߩ`K\u0006֞<\\sD._J#\u0017rdn`sIt\u0017GFsgr\u0013T~N\u0007\u0012nv2\u0007\u0013}5k9\u0013S7bMϝRN_e5Fb;R\u001c\u0010bS?T\u0015>Yq:]\u0016vg#\\;ccmI,\r)\u0015Ct'?;z_Qpup*\u0015-!\u0017;g`NL\u0014WqJ'ߢ{zHgx̾V[\u001eV\u0015Ow?ؕ=D6ُuQ5\\Y\u001cZ\u0010D2\u0007Q٠7JeY@\u000bC-yKVJǍH_w2xfjv}ю3:\u0005xfa\u001c\bk\u0016OTE<ӳ\"acg\rđdՂ~Y?\u000ff>6E.\u0001^5\u0007\u0003rè]a\b欵L vxQ{;&}~\"|N\u0015\u00024\tώ\b\u00135Y\u001dK(PT'F~:\u001et(`ji\u0011Q\u0014H\u0003W!#{K;\u001cl!1\u0011瑊yX\bvC\u0001]Nq\u0004\bXC\\L]\u0017;\bMm&7jj\u0006P6Hu\u000bt!ɑm\u0007MXq2AF\u0014п+]҄>TG\u0015~O\u000f\u0011\nCBxmXh\u0017}\u0018-\u0000Y^xfEۍ\r/!\u0007W\u00196bv2\t]ѯ:uB5\u001a_u4)\"7\\RY~\u0014\u0014\u0017Zv ֢ϚUiFWB]I>eA3o@@\\S]y%Bk=]?Gn\u001aD\u0010i^\n7Z\u0019\u0012r̲O\u0001fS\u0005\u000bg4:A\tC;\u000e^''C\u001a!\u0004r\u0004Sʹ[^W\u001e\u001ex\u0017OB\u0002_߼\u0012&k#_m%&o8\u0018jG\u000eA9VJ\u001d\u0001Z)'~<(O\u001at&Z\rXk\u0007@\u0015\u0004V_b{\u0011\u0015\u000fCs\u001cA,Ά]5bZupJz{(joAT?:\fhs_I&L}ݺ\u0012eS\u0016R\u0003\t\u001ff^?B\u0018\u0007κ5%tIBc}`^Vbus=9\u001e\u0003Q<~aUkWYr0f\u0004_x\u0018\u001bOǒeU\u0000;^/?S\u0018ySB0^v\f\u0010\\\u0001\u0011\u0013J\u0016\u001e\nz*\u0006\nwG]+֟\u0018pTs\u0015*&\u0002g\u001b\u0014S\u001a{I;aۮ}ꊴ;_v\"R67ϊyZ|LE\u001b諡3\u0014t/\u0012Ώ=)ٝI\u0019\u0012\\3{3X\u0002\u0003m7a@tj~\"g?a\u0010^\u0015k\u0018Y\u001cv\u001cXLLAZ+͞ȷI\u0000]n&A/ZO\n\\Ϻ\u001e:\nK.\u000f䦤P,\u0014YO RFmY[`\u001f\u001dZŲ+!=),`GW֜\u0006\u0005Šun$]z\u000f\u0001f\u001a,\u0010\u0010{T+u\u001e\u0012A`|\u0000\u001c\u0017XVٹg\u0016M֥i\u0015^Ė\u00164\n\\\bUrZ\u00001\u0006\u0005bM5hњ`\u0013?@^\n\u0002$lPu\u0006 5\u0002Qzo~֢\u001eNF&\u0004JTlK\u0017NFVS\u0014\"l%\u00110_!L(v\u0011e-e&\u0018;\tE/+ܹPc&\n\u0018\u0010>+4p2v\f٪C\u001c+aQ} oyO4\u0007\nX\u0004Ww}V&i7K\ttm\u0012XuJOZ+$Ox\u001a\u001fpҞ?5}I\u0007\u001f{nAq\",8xε臦\u0006Da5uC_gs\u001f\u0012yc\u001f^\u001c\u0016'\u0019{W\u0014/\u000e|\rHQ\\o\u001a-\u0002\n*DŽKь\u0017\b8jĖ8k\rʾ\u0017^%5/KKS6\u0000$u2ő֐I'-vH>\u001aI}\"\u0000i\u0013NLl\u0011pX\u000e\u0001\u001cTw.Ҫ\u0016G\u000e0Yʡ9\u0012jva;YR\u0000\u0010,y\breCo\u0006jr'&\u000b@]5ߛ~+Rޖd\u0003;\b@\u0007ҊW9IZB~hX“\rŠ:[o\u0017-Z\f\u0017[*ڟ_FnIW[pm\u001fa\u0006z<\u0011\u000fGz-h!9'=BWH`ljPA\u0004\u0005\u001e@Q\u0012JD\u0010UI2C\u0004}ω\u0012<~A\u0014f\"Pjbn;iڢs\n\u0015G\u0015*؍\u000b\u001eԂ\u0014[\u0006SpEv\u001ehd\u0014AiO\r07TX뮸.0\u0003{|\u0019`G\u0001\u0004P\t7;JH0\u0019K\u001fj\u001fuh@/¨ԒtA-<%\\zU\u0001x)\u000f\"=\u001bLq\u0018\u0002@\u0002NJR^M\u001a(mF\u0002hΫI\u001f\u00102/u5Y*wy\u0007>o}t)\u001e`\u0014>8e\u001c\th-\t2/~,qځ;PA~u\u0003LZy\u0003\u00187\u000f6\u001c;2⑔3C@%Û\u0001~3\u0016?%\u001a\u0003ϕ*w*cs\u001a%\u0011E-K?|m/XW?hD40\u000f:,^䃴V\u0011z7v\u001aZI\bs\u000emz74\u0006t\u0016MTk37.ȕ\u0019j\bMfx'in@ KsN\u0017((Tŕ@iBÀ?+7\u0010[\rcLwB$yY[_,\u0016J%\u001d|y>r;\u0016{\u0019\u0014L\u001f_,ˠ\u0016L\u001c\tƽ%\rj_}RI-z6\u0015p\tWJ]\u0003Ϧjb\fck¶pz%\u000bXs8o\u0006,oo\u0012Yr\u001b\u0016@\u0018\u001a\u001b\u0005]\t>AQ\u001as\u0012%]i\b\u0012*-n,j+Q3g\u0002Q,Wi\n6\u0015&=dOϨ!-pȽ_?򳖕\u000e;&\u001f>H\u001ck80Օ\u0018\u0005{\u0016\u001a\u001f\u0017LR69֠>\bctg\t\u0007><\u00127\u001c\u0019\u001abdW-;rF)sm۳\u0004zۖ%JYa5\u0007K\t~\u001ax[)\u0013wA~(\rc:EUΖX\u001a=B6mi\u0010L{\u0000]ˣ.\u0012\u001d.$ғQ\u0001g,3z\t)&L\u0015Ek]%Rknyvc3j]PC;ߴ1%a.~M\u0014\u000bH1Є[B:̀G\u0002CS\u00196fR\u000f)@[kh½5璊\u0006\u000b3x|\u000bCA\u000fj;_W=!C9\u0019vE\b$/٣ᘅ\u0007\u001ax\u001c?3\f\u0002p5C5\u001dڞ\u001a&pBHP('!k95BKwڗ.@yRfMJjT6=9,2av\r螭!ޢ`\n\"A}V~^EAZrjV\u00031.\u001a`\u000bą3̪\u0010U.r-=F\u001ba<[Wډ\ri\u0013HǺw-hC\u0019~A\u0003TT\u00050WEu\u001b\u001b\nw\u000b\"ݕjB@\u0002V\bNh4I[OW\u0003>\u0004Ѐ\u0000M+4̋v\u001f4\u00045N^ \u0017E?\u0000\u000fA]\bޛ\n:$&2y9ij+l(鿔A\u0003RRm[l9\u001aIf\u0010%n\u0011\u0015LjdQ\u0012!\u001f\u0000)\\(JSJ\u0002\u0001&\u0012:4NmfՈ\f\u0015\t3K#\u0013f\u0010v_!9.I\u001a\u0003svV\u0016j\b9[C=_vx^\u000ff*qA\u001aMZRu[ـe[\f\u001eݾ1Ͻ\bsԑ\u000e\u0011DY\"Aą)Yx\u0001\u001cݵ~2;glT\u0005i\"9`7h0̊!\u0002\\Dg7Ngc3\u0010J\u0013_g<\\LqȊ5,Uc\u001c\u0019i\u0002Hw\u001dZ6z|\u001b=ߑ#l!\u0004:\u001c\u001e|,6\bY&05*Y\u000fz\u001e\u000e_\u001aZ6\u0015\u0015Fi\u0001h_V|gE=_\u001ar=I\u000f0pʪb\u0010H\nADdS\"\u0018\nC`U( 0'\ra5\u001f\u001d#Pڳ1F|rۂ7MB\ry\tm\u00158o\f[P\u0014g\u001d&,6\u0010\u0007\u0001U 622{\u0000DVc\\X3ֆӁ\u000f3\u0007\u0017\u001aX)\u0014g\u0010t\u0002[ \u0012&HWX8iGTMY^Lhq!\u000fb\u0010?$i#bEWr\u0015>(V\u0019WQg{\u0000v\u0004]~Lɪɝ%|ɀ\u000f;I#C,+Tb(N8;ág\u000e\r\u0016\bT_O6QF ,<8c&PyOzo7\u0018;\u001a³lz\u001d\f\u0007@\fZ8Z;k\u0016?!\u001a75#os\u000e&RՐCLʂvA*\u0004bl[\u001a|5Mב6)Qu1\u0016:;V@avgg\n\tWryA/3C\rR\u001fjC)E\u001aIys4\"\u0010֣\u0011(&\u001f\"1\u0003L\u001d;\u0019\u001b\u0013@\u0017\u000b$2ct\u0000\u000b\u001ajq5\";x.{\"2ιQ\f\u0003[Qq\u001ba&/JS\u0000\bdbyr>n\r>\"\u0002V%B\rK6}k%Z\u000bt q/\u001ar7UCaĒ2\u0014~C$zWWp\\*AнʮI}kP9ؔ\n\u0002d\\4GYt\b6#_J\u0005|[\u00176U\u0010T\u00157MZ#.@I\u000bB\n8[\u001eN\tt\r\\\u0019~u\b48\u0005ٕ̚p\nm-a8_Y뮸3\u000bYA\u0018K\u0017{\u0014٣ \u0000!#d\u001d$|=HQ\u001f\u0000\u0013pr#\u00053Aa#f[v\u0011\u0006[as\u0014?\u0014\u0010q15\u0004I{Lc*m \n<\u0007X\u0000Lط\nK1o N\u0002R%)F\u0006Gws\u0007*(\u0005\u0017\u001759\u001f,#2%Щ3\u0018\u0012OFSE\u0017NS.A\u0013AmՕb3\u0006ˆ[iTI\"\u0012%\n6_J\fo󋺨BFKk\u0013J\u0011m!!S\u0006\u0002xWl(%թW\u0015*\u0002-\u00199ZDRR\f\u001c˴oeQ\u0004\u00189aEt]\u0018?+\u000fpȕ[iI]~r7S\u0010}33v{\fK\u001b~R\u0007YBc:.l\u0003֮@{\u001d\u0015m\u001a f\u0013{U\r\u0010rߞ\t\u001d0\u00041\u0011\u0013w\u0003H$\u0003$\u000fP**(PZg\u001dyh\u00116ϥ}W(f@\rG\u00171\u0004\u0005pY͎v5\u0006\tQk\u0005M߁>sz\u0006$'U|[RJa\\1\u0014_^\"5rW\u000b\n\nU\u000b.\u001eiK|\u0007,,\u0017\u001dHUg\u0001\u0014\u001c\\n\u0014,-zB\u0019ʓt?Z\tF,Е3l*\u0005!#X2AWq-cL~ǵU(=\u000f\u0001,\u0000nYzwZ+RRQ\u0011Ml2+Lr~;#\u0017q/2{Fs'+jkIE*F)j\u0000\u0007#yRa\u0019w'2J\u0003a\u0002\f#SFz\u000eꤋ\u0013c*?M#\u0005[<1\\x g>d0\u0007|\u0010#BtFHɉ\"8}\t$}guJ\u0000֒(B\rT\u0014VΖrtY\u0013tJv4~\u0012\u000fy1ϮwN:ԫÎWI%\u0001i\u0019Ji_%9\bk\u0011U\b%yR=\u0014o-p=\u001b r|B4kQR\u0004\u0006bq-I\n\"u\f\fz|/e!,@)\u0003\u001f\n-LAԲR> ݉T\u0018mCQ)H6\u0010RR\u0019\u001a(\"\f*\u0012D\u0010\u0002M-br\u0014\u001f\u000fX.\\d2:\u0018\u0002^\u001f-G3u.U\u0017\u001d`4@-ǥw*\u0004&V(ɵ1A>\u0016~p@☃\u0018(\u001d*PVDI\u0002aUY\u001c\u001f'2Oݕx6+G\u0012oj\f)\u000e\u0005l{ɉPi1h3]cZYHf@eܩ;;$r|Yx.\u0010\u000bqSϓ4T2(vG\u001eQ\tikγf~ө7*\u0001\u001c\u0018Ʃ!)pJfhA[>\u000bA\u0011G\u0002`^;mV&b\u001c`[R\u001cj\u001a\u0007\u000eDz:`Mo|\fj4\u00056L/Wbӌd\u0013JmGIDk\"#xR[LA\u0014b\u0006m Bx\u0002\u0004KXk\u000eS4 \u00129>?\u0006\u0000~Lm7O,\rg\u001fT^,au%\u0019(\u001b=I|\u0007*\u0001\b\u0005NS\u0005j6.LDI\u0019<Աw:N.sB&Hfwz&2\u001fgV唝oAt4j\u0006)\rA!D|]u(W4d\u0019sx\u0019dtn\u001b5J?g@\u0000/H75R$\u001cOid\u0012\u0012\t\tX,t$Xš9\u0017.X9\t\u0014)\u001a@\u001f)\u0016J,2ic:0\u001d=@z,YTP\b\tjT8\u001f\r$G\u0016#vgЙ2K}ii\u000bZ(mٔ6S'r#ݻOQYZ;\u001aT#KE0\u001bcs\u0018U<\n\u0018QAЎ\u00178\u0010\u001a\u001fjO\u001ef@(\u001d\u0005\u0000\u00138!T\u0011zoOL;\u001eN\u0005M\"6yOѩÒ^\u000e|`I\u0006sǐ\u0011sv=+͝6\n\u0004.>Go%+\u00190Dnm,IK+tt1~c\u0006\f;S)\u001d4`E\nS\u00197=p)>15\u0011\n\u001fg\u000bL\f7=eI?\u001aQPV@\u001aLj\u001cGsX4d\u0007\u001eՀ\u000e%sq#\u0014J~-Qv-,rz򘯑EfcRE\u0015\fȃ DT~/#8e-5,un\u0019(_qYY\u0003\u001dE#\u00127>Qxi2/$\u0004fu \u0005\u0019Ui\u001aJ\u0004\u0016\u00142%\u0003^<\u000f\b\u0010Sa\u000f%v\u001a\u0004\u0002s\u0001 =H#\r\u0019ξ`Lɼ^s\u0017o]>@\b@W\u001a\u0018\u001f\u0004?!o\u0015Y\u0007\u0012P\t\u0013lstc:]\u000b`5\u0011uIP'%ҫp\u0002%z\u001cn$ۡL\u000buuϮ4&\u0013ԨMG-['h\u001e׍L%@\u0005QģѤv\u001f_ϧxƒ;\u0012Rl\u0004R\u0007I\"uwTXXa&v\u0006\u001b*1Q\rr\u001b\u0006x#\u001dfp`֕J\u001be85\u0005\r\u0018b5A_G\\\u0002a\u0019\u0002\u0000ZZeuQhL\u0007%0t\nG\"KJ^D\u00135q{Eˊ\u00180\u0014AY\u0001c\n$8W#\u001aG\u001dk\u0003\u001118{\u0006\f\tH\u0005c\t*qQ\u0017\u0000\u001b!\u0001Zu\u0011I|\u000e)|\u0013\u001f2n+H\nFH\b\u001er\u0002\u0005I.z\u0003[_Sk)j\u001f& ~Ls5Omk7\u0013ns\u000b\\l\n.\u0013\u0016\":X<[Q\u00152L\u00075\u001d1tu\u0013 J:4?!&&\u001efl\r\u0010\u001d\rБA3({v\u001e8M{B\u001bT[\u000e\\m},\u000b\"6P\u001b9c$tAo\u0014VE0f+\u0017DL2`[F\u0000\u0005!DD \u0004{.,dM mU43\u0019_zh\n\u0017-cp\fL4lAyh\u001ea\fWZ\rxKH\u0017\u0004,\u0013xrʥH'\u0011SÚA%@@r^bɶ\u0018\u001f]ސ\u001a\b2 mBx\"\u0019\u0010|P\u000e\u0014ꋑ\u0007\u0007&kK\u001cZ?N%CJ]0e-d\u0002\r\u0013qhQv;\u0004NN_`SlR:ySTGӼ\ryBqqJ-;\\\u0012Z)x\thHF\u0000*ZL\u0003tؤ\u0006Z5F!QƟ79'\u0018M\u0013ߵW\u0006+C2\b蔙\n)8h\u000b\"lL\u0006){Fjxd}\u0018h*/8\u0006\u0018\u0001`p1ű\u0016̏wuPI\u0017Ļ\t\u001bb\u0014ؼ\u0019\u0007&\u0014\nGeG]C,?x3]P\u0016\u0010\u0012\u0016\u0019xTu>n\u0006ݒNհ\u0003f/r׏%\t\u0007\u000fPҮ\u0017\u001eŸ\u000eov5%Hz\u0004\u0006?\u000fɮ\n\u000egƔ\u0007\u001d\u000b\u001aV\u001f@\u0018GDD\"\"\"k,\t~\u000e8\u000ec\u001cVVVe$bji:G\t>PجWoa]c\u0010d\u0005'\u0002dgi\u0014F&ƍ,\u0015{L>\fI2\u0006*e\tф%zKɦA\u0005\u0015{3f:W]\\T\u001c7ۃ\u0007\b%#I\u001ec \u0003h\u0012\u0014t\u0016=Ɗ1L\u0017\"al\b\u0003*pqϓ\u0011)\u001eYH\u0011H\u001cs;S\u0005])rd\u0018xh$CUm4?bBDЮ\r)&q)+T1˫#\u0015\fdH@ zPf\u0014$A\rL\u0019-\u0003\u001f\u0011L\u000e/…ֵd\u001ev%cW#:)Ha\u0006Cr8)I @@\u0004i\tQ=2T=qV\u001b$YٟR)!\f7(q4\u0013C\u001cUHOh(/,rƒ3'Ped\u001c\\ԋ\u001ed6\u000b\\c4P@\u000b\u000b{Trz\b(`f&OI\"@Jʖ\u0003GDŽ\u0003\u000beib7!Fp\u000eB\t}4z\u001cY+/\tP\u0005zL\u001as\u001a\u001a\ro49Q2\b8m\u0001\u0005%&AN$b/J!>j\u0018uEB||?v2B&!1\u0018\"e\u001a\u0012J)r\u0018\u0000\u00024]$2\\Jn?.\u0002\b\u0000,嬳\u000e!Jle|)\u0000N\u0010yL>\u000b?\u001af],\n\u0000\u0010h)$3/\f\n\fDA*d\u0000=2Q-\u000enPc1\u0000\u0000~f\bUM\u0014\u001bt\tB8\u0001BB ]STIm5m42*DY~faЛz}+’\u000e:\u001892Kc(kihOpRk\u001d5d\u0002rj(V\rzi0R^\u0004\\\u0005NP\f@X\u001dC=\u0016L>sr\t@ugY q0,\u0014f\u0011I\u0010\b @a\u0012lS<%\u0015\u0017\u0002[~\u001a'\u0001p\u001b>QD\u0012R\u0007aA,'<'\u000fl\u0017%G(s\u001aN\rM2\\\u000b7+FJt(4LC\u000f2Š?o(ۜx9Y|+^g%K\u000fю\n\u001e4,i(\u0019!9Ħ\u00138g\u0002e2V|\u0015R\u0016\u0011\bٜb\"V!pKQ\t)$!\u0015 M\b&*OAy\fU(1ɔfp(ͬH8\u0014Q@9jō![QuIg򿖅b9\u0007\u001a͢?)j¸Hd!\u0018e\bu\\m`\u0013Ͳ=jHv\u0016\r\u0002y]_^\u001fpj\\\u0017o\u001cmg\u000e\u0011d\u0004$|'\u001e\u001e@2UN]\u0017髤c\u0018\bu9%[t\u000foI0\u001a\u0006dрE9$BD\u0010nx|\u000b@\u0007\u0006ٴ4)DJƠ\u0014EoZuA\u00121\u0002uv\u001c;Yeǩ\"\u0019\u0004oJՎ5fQO\u000eݓp_#\u0011fAx\u001a\u0011O7\u001b9Q\u0014ӶwZ\"\u0011\u0005\u0011F\nEASN[V$\bE<*9Ќ$+Q\u0012[\u0016TtRIY\u000bR\u0000YFg\u000f5Q\bVA\u0018\u001b1RW ˚K&À9Cİ\u001d\r&#\u000b$\u0015 \u0003\u0001\u0000L\u0002-\u0013\tz[8š($\\ЅEO+R\u0019=tg6b\u000fq`=)\"-8\f\u000bV2\" 8e\u0011=p\u000frB8q\u0003bQ,/K.h\u0002a:!3*ݡg\u001a`0kR\u0011k%\u0005~ZnZ3M\u0016\u0017dT\\]\u001eOl׏\u001d\u0016CS/\u001cb(|I\u001esCׂȫ7]\u001fi\u001c\u000f\u0007:ze\nNw\u000eFn\u0012\u0014->\u0016\u0003қgКK8b@cwBQ(.J\"\u0002}.Uv\u0011J ,\u000eΜ{a]\u001djj4#ݖJ >i\".->\u001cfGPNb\u0007J!\u001e;O%\u001bF\fk:Aff\u000fCeQD\nw\u00107dfg䡮C\u0019F_6Jn\u0005\u000e76!QG`xc9Ư\u0012\u0005CBٸ6@vm\u0000\u0005k[dS8\tFJ\u0005\u0001#\u00031',-a,\u001c\u0007Re4\n\u001atmc\u0013j\u00055E'\n3\u0013_BŌY >H\"6zP $\"ȣ9\u0012\u0019c\u0010W1J\u001f`H2rŸ,]cQ5U\u0007x1\u001be&[\u0003rg\u0004J5\u001eE$K=u6π\u0019K\u0013\u001aY81i\u0004!=`\u0014T\bC6=A\u001ehRW6?\u0000&B\u0018rqh@k(e-\rV\u0013Dh\u0019\u001d(Z\u0002!\u0019}\u0014qKEH4$}ĵmKB\u001d\u000b\\ģ4SZR7&;J1ei\u0006!^xN\fԄ쏙K\u000f+^1ZDZ\u001byuh\u0003eh+!\u0002\u0018e\b{{VI\u0014c`\u0017\u000bn{V23ۓ&Yu)mA\f|Cyc$\u001foE>\u0011Ƞ5\u0007\u001aVy\u001b!X^gk1cG\u001fݳk\u001d\u0014(?ؐIH\u000fk9=\nl<\u0019n\u0004ˁs\"Z\"lnJ\"|\u00064)f\u0014IJQRzpZL]6\u0006xw\u0010At\"\n\u0002A@i\u001dfkZ|*\u001e\u0017\u000elBD\u0013\u0003i\u001a\u001bj\u001auB6\u000f%\n\t[\u0018B\u001aN\u001a1\fvNoyCҍ%\u0018*\u0018nT/ta\u0001eqn0h-QX~\u0001Z=pĩzDn$u\\\b:N)\u001b`lR\u0012zP\tGRS\u001aҟRg\u0019!U@'n.쑸pO*U#Q\u00113:5\u00017\u0002T\u000b/#\u0014gN1\bbI1]j\u0019W]wI\u001fO:x\u001bWY3\u0010m6\u0000fBD\u001b\"\u0000DC*K?\u0005\u0011\u0017M̱A_\u0017\u000f5.20*\rf\u001e!\f\u001eμ&m\u000b&1^\u0010\u0006\bsg,U#\f*VWV@\r\u0010\u0017c~%VW\u001f*\u0018f\u000e@9XFYn1atu>.䛴gfr<2RB%\u0002A\u0007e\b1`aW\u001bkV\u0016BX\"'\u0002_\u0003\nH(Dl(\u000b\f\u000fV\u0010,YWQ\u0006ESۑtV8\b\u0004P,)\u0004b{\u001e\u0000_Fr\u0001\u001bD\u001a57\u00140\".1p0i\u0013 Uae<\u00112Y7\u000e\u0013\u0004\u0000 ?@ZN\\p\"8K\u00144i\"\u0014b| eX\"i߅}Ed\u001c{\u0005E\u0011l'\u0003DIn\n^tU56]$\u0005?\u0019\n\b?\b&T\u000bKF('U1p0i\u001fS^H\r,ϐ R\u0005a\u001c<\u0006~1GxL\u001e]0\u0002Tedpʒ=\t\u00054._}\u0017YF1ID\u000eFE\u000b\u0005\u0013HL7bQ~E\u001d\u0019pI_˝r\bF؃9\u0006\u000e&ۚeii\u0011\u001e,\u0006gƠ~;b8$\n/^\u000f\u0010Uk:̄u\u0004b8Ʃ\u0016Kwae\u0015Y\u0003\u0001ٵ\u0006$\u001e{(\u001ed\u000eB\u001aaJX%.s\u0007'A\u001bAj\u0006\u000e&sH\u000fme\u0010+8\u000b\\bC{T$b\\\u0003Җ8,002\u0018_YcI.,NXm(!AXBc:L\u001bxA\\6n/\u001e\u001fF2mԣ+E\f\u001cLwU f \u001dZ\u0000z,Ws^eB,(\u000eU\u0015\u0007\u0015b?;E%7̒]gꏸ\u001cIM\u0013}0\u001fg\u0000A,HTIQK\u0016~IHD=p\n]Rf`ҾPj\u001e\u0019dY4H\u0002S\u0017\u001a\u0005m\u0010\u0003B\u0012\u0000ս\u001e\u0015u\u001b\u0004|>PU'=]yI5Xa|U\u0013Gn?\\H\t\u000e7D%\n8\u0003\u0007\u001af92*\u000fb0\u001f\u0018\u001eޠ\u0001\u0019P 1D(|\u001ey\u00191H#-X(}\u0017Y{lA@y1$T\u0015\u001f#F\u0007\u0012\u0019\tF'-=9!`Ui\t=\u0015Gf\u0010Ľ\u001a8/zD\u000b\u00039QZ챂\u0019q\u0005Iu[_\u0010Jp\u0017ia\u000eX~~J4}Jwaed[no\n#C\u001dp\"$'\u001fnyDWxR(gW0\u0001ȡ\u0006\u000e&f\u0016DG\u001b0\u001d\u001e\u0014W08ݤ2\u0007\u0010Y\u0010mkd\u0000\u0000\u0018PI]gY\u0012\"\u0016N7Up;˿uN\u001a%8(@\"=T!Xh\u0004k``CL\u0000T&\"&\u0005ULV=2\u001cΞ\u0006rN\u0000׫\u0017\u001aW\u0006OG-,ĆI.\b\u001arZˢ#\u001cxrK\u000bΘW1'\u0017\u0000Yz\u00192l\u001a\u00184hPifm`ҾʎX<+\u0000f\u0015\u0006H9\"<\u001b/:\nzl!k\u0001w\u000bh~&ϲ\\p/<#X\u0010\u0002;`pt\bPyC.-\u000fY\u001b\u000f\u0001?\u0012\u0017\r\u001cLڟp{l.uWqX_POB\tp%Z:@^GqB[KGԓ\u0003\u0003ȣä}\u0017YΝ\u0005,\u0001\u00156\u0015*ЬH\"Lہ؛\u0000\u0014\"vsnҾ\u000b,\u00132b\u0005&1$p\u0004@$\t\u0013+x00IZ]dB\u0006\u0002\u00036\u0011.At\u0017\u0007\u000e&C^\u001dh]Ck{\u0002]{(\u0019ض\b\u0000ԍAeJmJ3);˞6Wwq1ic.\u001c2黰}?z\u0003\u001dn+n[\"Il~զPǫ>#Xb\u001eg%\u000e\u001cLڗ?%u\u0000\u0001UyT[\u001c6[2]XtuA\u001eZwfU\n%w\u0014\bOY򞤭\"#\u001d/cҾ\u000b,X1($\\!N7\u001aت*I)\\EwFh҂㡾uI\u0007/N\"{\f!0i\u0014\u0005^ʒ\u0005A\u001f;%8\u0001P.\u001bw!8`A\u0003$y~6\u0015$E\u0011Fdt>\u0002E\u0002|W\u0004@LVoa\u0015L2\u001bc\u001cKLZk^ZZF;VJDž%\"#\u0005,\u0003\u0007I\nՍ5&Ua]ErH\u00131\u0000`]-']84G14\u001b3?)*g\u0000\u00181\u0010}\u0017YvLJ|)E\u000e\tƁY/\u00005N[\u0001\u0007Ⲃ/\u0011-\u0003Z\r⪀P\u0007\u000e&/4\u0005g@:U<یcM\u0007ĩu8˩2\u0012#Ns(.\n\u0019΀\r\u001dNwae\f\u0010ٱ_Q(&N+ؕJt\u0004\bGZ9\u0012wڈ\"dLBX\b5u`~u鴮\u0003E\r̓f\u0007Ϊ?y@\u0018)̾mfoA\u0012а\u0003}\u0017YV9Ɇ2Ei)P,c\u0018|\u0019\u0002yY>C3~kψom\u00010i\u0005`;H\bs\f\u0002(hխ\u001e,_ \u0004PO\u0011NUyc\"|-IW\u0017Y*6\u0013F,)>\u0014\u0014\u0001eM\u00049Rݳ/ץF؎=\u0018/Ѻ\u0001P,]k\u0005\u0003.F\u001dז鱃bB@\\/s\u0003MviPsZh革H\u0016Hr8\u001f#\"Τ'\u0004\u00031p\u0016L7%#f\u0007\u0013(pIsΰQ\u000fwqY&\u001a$;*Df!U7y\u001fgJ\u0012LGw-PnK\u0013b\u0001B\u0006Y=F\u001e8&!qj\bCÖIMZm蓩\u0001\u0006njCʞ\u00196SQ@C|T4t\u0001PJARr\u001cz\u001e\bZ\u000bc~&T{\u0006qT\u0007oQ \u0000\bj\n\u0012AM\u0013\u000bZ-\u001fI'~TAI\u0007ӱ\u0005rYE\fP\u0000%E&\rv=\u000eR\rEl]W\u0012\nzLY\u000fiڬ2sN8 DŽHe\bZ]z)W*\u0011IRe*M҇t\u0013<\u001fʁ^\r\u0012t\tt$\u0000(9\u0002\u0000e\u0017q$cz^\u000bP\u001d0\u001b;O%ցÁ{g҈2\fWCW\u001633{\nrrng\u0014u)o>>\u0015@\u0001v>?\u000e.\u000b}6;>D*\u0019\u001e@ֵr2HkW9\u0019d20k$nP?\u00005\u0010\u001frj>\"äq&cWrӥ8\u0001lQu|\u0004r9@AmhQfa\u001e]wfJϊYO;q1E\f\bKQRH]b\u000eиyTo+3\u0016\u0011=Ltw&\u001b'\u0013¼\u001a1\u001f-HCLhEZ\u0015\fNC8c 'I\u0013RԌ@򬙠\u0000PM\t޻pA=.\u0015;D걟AQߘ3jS\u001b-dH6x\u0015)\u0017\rAz\u0011|0\u0013(Ԣ\u0004\u000e&sHqe\r\u001a4ݥယ\u0001վ׿\u001e_\u0019\u001e)\bEބ=\u0002)i߅}m\u001c\u0005kUTUeo\rD.lŒ@x$3\u001d\u0011\u00156/4\u001e\u000b\u001cLwsec8h`W\u0000\u00129\t2B9\u0018qKzy\u0018wgT>\u001es0\u0016p\u0014\u0011hr\"yGRQ\\\u001e\\V\u0000iT\u0006\u000e&sH\u0005veԀc3|&H/\u001c1l\u0019\u0016;}\fV\b\u001a#˲ocj怠Ox}P,\u0007BQ8<\\\b\u0004$\u0018KJœz\u001es$\u00003p0i\u001fU/U,+Y:WecnR|!\"U.$[\u001d`9fNd\u0007M\rR\u0013%ϲr\u000eCc3\u0014p\u0015nkȀn+t=M\u0016\u0017\nT<\u000f\u0003`\u001a8!!R\u0004s- A#Rq\u001eiH\u000e\u0004{̛\u0005$\u00044]\t\u0003uNt\b\u0005MJY)엒]g\u0019x+gpu\n\u0013\t׳\u001cpħL\u0014/\u001a\u0007/M&k\u0014 \u001cA`\u0014iM\u0003\u0007Q{'IE'\u000ble|ν\u001e\u0016\u000eNx\t+i\f_\u001f\u0010$\r&ZA3\"gJwae.:v˅\\\u00057tvJ{H5.q\u0003[u7B\u001aP<ʬ\u0002p4p0i?ސ2l\bK\u0019*եa\u00101;W\u0005pܢ\u0005d\u0015.\u0004Ir$e۠)_î6%ϲF}0gaQ5\u0007D1ʼnJ[UZ뀂OŨT\u001cFF\u000e\u0013SO%P\\4p0iuT4)y6H-ϯBpg+0\u001b\n5\n$\u0006\u0004(\u0004Izl\u000f\u0019z3ꔴ>\u001a\u001dq'D^\n\rՙwΕa`\u0000\u001bR\u001e)Y\r6 򊈒:ʓ};d\rΏH`I\u001ek-&J\u0002l!XvJ&BP#⎎z#WI.l\\ܪ` s0\"Nc\u0014\u0003!\u001f\u000e]\u00174q>j\u000f\u0019!=()}\u0004\u001f8oK\u0001ؐ\u0004/K\u0017\u0012\u0014\t\u0016\u0011߬r'5f\u00130@iU\u000f\u000buu\n;0i߅}E\u0016E>1 $\u0015:V\u00122\u001a{OlvI81\t_?p0i?\u0010Z@\u0010\u0000hiQ@A~w5:x\u0011Dnk\n\u001d)H\u0014\nΤ}\u0017Y\u0000:ش\u0001!N/\n5>\u001a\u0016/$Hj\u001am\u0001A\u0010J]dF~~`Ҿќk\u001c=\u0002J\u0003=0AD\u0005⒪hA*8@Mޱ함9pIE\u0005㠄I.lI-\u001a\u0014y*\u001fZ\u00177t\u0000z\u000ezSx\u0010m`>F\u0000PJv\u0011VU+ԙ =hEkk\u0016\u0017c\u0006Y\u0005z\u0015T`pC\u0016Z-0,Lwae#FzL\u0013ihD6N{\tptNm\u0016#D\u0019#\u0006\u001c8?p1\u000ekyXOc\b\u0018Etq\u0019L08D\u0014@%Q\f\u0014\u0000\u0015\u0003&ϲ=Hw\u00137W\u0014\u0012M8G(\u0014*\u0000Ґ=P-\u0017>>2\u0002n\u001c\u000e\u001cLwV\tv0\u0018a<=X\u0011\u0019XVIJ9\u00129ő\\oW\n\u001cgԷH`Iq\u001a.ȗ9U~%\t\u0010F4\u0015\f0#/E}),%\u0003}qR\u0016(\u00185Ԯ\u001aV6P\u0003;K($<3oy\u0018w7\u0016\u0006HxK\u0004~]&2\u0000\u0017iK\u000f\u0005\fF`\u001ah\\\u0013 N!n-RkB<\u0014t`~QxAʂ&x\u001f,b\"\u001cAp`5*]6~\u001f$U\u001b\u0016aF}ϲI.K!x4lqC )\u0017ex;3m+\u00130Ò\u0019T5\u001d8i>6]0G\u000bb#\u0006cixM\"i\"\u0001Vf\u0000K{\u001cD\u0019>Rk|O@\u0006\u0002 \u001brM\u0001 T l\u00018^ٮme\u0012Ǯh/\u0002\u000eۺP=F`|\u0006TrB\u000b\u0000g_\n\u0005\\Kz9b\u0010/\u0004<\u0004}Y3\u0011_%\u0015\u000e2̞2\u000bL`r\u001cN\u0013\u0017`NR\u0011\u000f%\u0004'@l\\\u0011;qR\u001c\u000ej%Z;e|Tal\u001a\u0010\u000e\u0005\u0015C+Z\u000f%\u0018D\u0013)D}\u0012x\u000fS)EtT&]g\u0019Dkqlz\nU\u0001\u0004K\u001f$}\u0011Y\u0015*‹QA-N.\u0004J\u0007\u000e&ǭJ5\u0007?\u0010:_F*\u0006C<֡^bsݚO\u0015HOq,j\u0007H\u000b'ϲ4\u001f Telߴa|P/HmZHU$Z#c\b񾃎k\u0018`^\u000e{-C}8-\b^Ju>\"Jtŵr\u0005O3\u0001~\u0001#*S\u0014A\\tU=RR}\f-\u001fahn.­FAvgڑ\u0007`ğNT}^\bC\u001fԵ\u0002Ch]t\u0013\"r\u0000A-%\n6pzCa\u0004 ]YsU؆gY6-S,<'8߬~(\u0006`t\u0017I\u0006!_,M%9\n\t\u0016Q\u0017M\u0017+\"\\\b\"2@6ڎކT\b\nj\f\u001ep\u0000\t\u00141RU=\u0000\u0013q\u0005LSՉC|1\u0012D=|u:\f[&DZxcBd\u001d\"_\u0011UBNwfZm}=6\u001fB\u0001\u0013][1EH(+jes\u001ab0֏D8)$6\u0016TJ\u001azj/\fY\u0015#OE,\u001eᚶ\nhM^~k$\u0015E\u000b\\\u0014o37\u000b\u0004GZ5\u0016kJD\u0017,\rcU\u0006\b-oLIslPȞ0\n5&\bf9\u0015ՈB\u0014g\u0018\u0000\u0018\u0012~\"\u0002´j:C\tn\n:(I&|\u0004!Fs\u0019\u0017!݄z\"'[oI\u001a2\"\u0000o\u001c|[9cal#ZP\fۊ'\u0012\u0011\u0000n\rj#ogH$@>͖(\u0000g[\u0016\"G^P\u0016Q+)Nf\bq\u0001ts\"\u0011C\u001eK/d7sz)\t'\u0014V.,\u001bɔXCaaK \u0005\rf~4ouBGol2\u0015.\u0000F\u0019J,p騿\u00151)\u001bd_a90\u0016(\tBgE&%\u0014\u0016!\nk\u000f\".\r&g\u0013\"8\u000e\u0006A._\u00106[F\u001e[L$%ch1(i3@'\u0002\u000e=PR\u0004\"\f\u000bV\u0017ieAK:\u0000\bcBGLR5}l)PIfkKU3 ci8\u0014\"Rډj1~H\u0001\u001d\u0014_H\u0004W\f\r\u0013 +B\u0000*\u0010SC؉%\u0012\u0013\u001a\fj\u0012\u0007Etӥ5\u000349Fs=\u0005DBM:y:h\u0011\u0014\u0010ޚB!5Ro\u0002~Kn%jmF̸Bwzj\n\u0019\u0019M#\u0017eGMm\ni\u001d4pz\"C:\u0017gT9$5ӊQu(\u00026,!3S(Ԫ)6xO]\u0018LIj1\"\u0003ǰgu~\u0015&b\u000f̼^\u0018]\u000e\u001e H{5\"LQ~\nj\r\u001eV\b\u0011\u0000d^+[6\u000f\u000em8\u001fN\u000b\u0015}\u0014UP\u0013\u001f;\u0001.>U4,Bg?Jr\u0018.\u0015\u0017\u001c=9\u0018sr,`p;ֺ\u0012n~*`1՗\u0015\u000b)Q\u0013\u0017싹\u0012B\u001eC{2ѡ#9 s&Q=v\u0004L\\1u0\bh\u0014AfZR'G|x\u0005G\u0005HM\u001d\u0014{@\u0000ꄊҲE\u0005nyk=3$΀D/|\u0011ViCs>\u001cXc\fLH6.Ŵ\u0016.WD\u0003\u000281\faQ\"\u0006Zֹ4a4\u0000ŵ*=xR\u0007sR0\u0015\u000b\\2!=\u000eHX\u0001=ydNY\u0011zWc\u0003\u0006\u000e4Ь&*G!\u00179RB@T?e]j\u000e!HWݑ*!7E\u0002cQ31I\u00039UPîIIX2\u0002)Ī\t'.-e\fJ\u001aL\u0002\u0015\u000ex8C󪁋\u0006 4N%+\u0010WP\u001e5sHIR\u0000J4SazO#Z\u0002ɑ:$m|\u0002)DhX4\u0001Ii߅}ŴK^\u001cĦC\u0000Rx&\u0015.*4}ˊy6$]eLurcI\u0019-&N(c,`\u000f\u000e\u0019]pXL\u000eE\u0005'3=zAhX\u0012\u0003\bar@\r.i߅}q۫\u0019(\u0002(\u0015G'{l@4\u001f}*(Í1-\u00039/\u0011\n\u0005\b1h`\nZ\fx(h\u00128 ܠP\u0016am\u0012\u000f\r/\tT.zzWNh\u0006)4 \nz\u0001Fh`Ҿ6P\u0014\u0012XW\u001e5\u00188!r\u0014-t]ҳA<\u0010!i4\u00041dr8\u001d}\u0017Y&Z\u0019\u0005*\u00127AV\u0001Z\u0015E֖C\u0013 /q_|:fdr(Y\u0000)T&\u001a5\f\u001b8_~\u001a$\u001bA`}wF2\u0000\u0005Hb\u0017e*­UDG\u0006\u00114V \u001eг\u001e\u0013-\u0015MM\b\u0004F50i߅}\r\u000e\t\u0002>s0vt^\u0000\u0013!\n!O٘\u0014\u0014!2]Q˫¤9\u001e8I9*bH_!( P!71IQə\tĨhr;|\u0013\u0016|?G\u0010a\u0005]g\u0019G͹7!햊m\u001b\tӼ\u001a2\u0001&\u0003D\"=5syj\u0017hc\u0004f\u001b\n\u001a\u0002\u001b8?3\u001c\r\u000f\u001fyX\u0014\u0002\u0000\u0006@\u001cT\u001b.&8D\n.gI.LB,j,#c,΂N8\t$%P\r\u001c4\r:\u001d3Co!nx\u0003\u0007ݓ&&؆C(<,آ0_\fIj Zb\u0001\n\\\u001e\u0000\u0010\"k8먥դ\u0010LlUтwV嶊:\u001bz1Q\u0010\u000f\u0004Q\u0015\u0010\u0006{pF\u0002I\u001dV|NFp\u001es5!v\u0014=֗RM/ȳ$@hzM\u000e\u001ćSAɴ&fe])\u0006\\\u0003\u0019!i\u000bzU>E$+Bgkhn\u0006\u0004\u001bn_Y\u000779\u0002\t\u0005G\u001cyca}m\u001b\u0004.\u001a2,\u0007\u0005\u001fȠB5U\u0017\u0002/}i\b\u0019V2Էl\u0000\u0015\u00111]\"}\u001eR?\u0001<\u0003\u0005i\u0015\u0004LYa$ю\u001f6\u0014`\u0019\"$D\u0006!X\fE#h8Vf$^l9]h\u0001e>Y88:#1W!\u001a#Ī\u0013\u0000yQ\u001e\u000bK9T]\u0010fxF,i\tT/\u000ba@r*\fn|$ہp\u001d.Q֛\u0010Cg\n\u0018\u0018u7/Ih۳2i?@Y1Ssa[\u001cx\u001aUu9iiv\u0003M\u0005AczYf\u0013\u0019\u0010Ѷ\u0016\"\\5$\u00025\u001cR\u0005`شe!\u000fć)\u001b\u0014ФRzf4\u0002;}?g|=>Or(`z\u0019geT[<\u0018\u0005\u0019\u0003\u0012\tVI~\u0019/TD\rܤ\u0012\u0007c\u0005MIY}P\u0000%*\u001c`7bZA\u0012\u0007(k֚\u0017!ssK2J~raJoyNߖSݣ:i\u0006\u0012_lB\u0010\bY\bOX,odmef\u0016\"EP\b\u001b\u0011j\u001ct\u001c@\rkG\tB9\u0016P|\u000eۖ'aQ\u0003pp]\nѢP\u0016>\u0000\u0005QcgN\u0012Q\u0007Gc\u0014\u0003iOB\nf_i|#z/,z~ϼc*0D\u0001#\u0007\u0016ƈgÈ\u000bg+Z\u0005EdM\u0002=I\u00116#c\u001c\u0002\u001f\rڗl!\r\u0005wFR'NOxaͺfgP=i,TD\u000ew_#\u000eAY\u00047\u0018\r\u0018z#9ţPw\b\u0004p;\u00067\u00164cvt׍A98X\u000b\u0011\fҫd\u001d,hKM\u0014.us\u001a\fR@viT·K#1D\u001dc9利\u0014!\u001d\u001fZ$\u0005krh&bFr9Ee\u001c\u0005}ygU\bF]&o0aCH<\u0007Lx1\njus:Wהt0\u0018˩\rؠDjv\f!->XǂT\u0010Xcq\"s3'R(]\u0013rǂWqcSSa,^[\u001dS\";u%49(KČ\"6b2\u001a\u0000\u001b7_d1N҆5V2\u0000{%\u000bP\u0011i/P(\u0000\"2Z\u0005)~V`m\u0010^Q\u001f\u0015pKn:\nxFGBF2Vf(8X\u0004\u0018aN@\u001a4H3\u0017Z;r(buX+oM\u0005K\u0000\t3\u0013!\u001a\bd>C4vS\u001c;\u0010d*\"\u0012x3`\u000b^\u0011\u0015\u00032(@]S\u0015{\u001eD\u000f\u000e\u001b014\u0012\u0000aikED\u0001\u0002;/\u0002\u001b\u0019e\u0001T+\"5ܐ)5墯K\u0005\u0010\\#\f\u0016uh\u0018f\u0016LM\n,H7Ua*Q^htoJZ]C\u0004\u0016\u0002)(\u001a\u0012\u0013>Z\b֔_Q\u0019L1{l{;\u0001\u0004053 \u001b Y\\o1(\u0017ؼ\u0000W\tqH$By\\LDykӐltU\t(F:x\u0006v$h\u001ctBibU\u0018z\u0007\u001atʡ=@bs\u0016\u0010C~uJ\u001b\f|O]{բ5$\u001dGM','iA)B\u0019\u0002_!̞\u0017$Z?0;Y%P♊Y9[(}\u001azz=yfy)\u001cL+㾔΅=\u0007QU݋\u0005~C#9t;)˕4\u001ec\u001dEZ*+\u0010&K^\u0012۶l p\u001c\u0015ow#`^F-\u0012oE\u00045N\u0004%uJCOHvӧHUd=\u0017yʧEaW\tH'k\u0002\\<$$jͪjs\u001aǮ9]\u0000n[ܗဤ\u0011܋f\u001bbH^\tyx@\u0016|S2ʞNG?\u001e%xc\u0003\u0014AE}4\\LT5\rLRoK!Ga\nVx𨮁A\u0003\u001b;\u0014\t\u001fUv\n)\u001d+U1 \u000bU1y\u001f\u000fU\u0018ivb\u001b6O7\f\u0018n\u0019÷Ĕ.Gб*\f\u0006\u0017r\u001d2=8_5(&CPګ\u0019\u000bV`QO|3/\u0002T+Nlt\u0000p\u0005!\u001c\u001e:\r\u0016\u001d`b}\u0000:\f\u0000\u0005g0\u0004\u001fnݴ&E\\\u001a\f\u000e\n\rHS&C _[\t\u000b\u000b}iҒ\u0002Mx乤\u0007\u0002G\u0014Q[iA\u001a\u0018d\u0010x\u001a1\u0017e~ԭ6DH͙k/݋q.\u0000εM`{\u0003(fC\u0006pc*&CU\r\u0011\n󚘴?b|}ʦ\u0016\f\t_c%\u0004mlȇ\u0000\u0014;\u0013ucF}\u0018n UQ\bMkY\u0000씦99I\u0006+B\u001beh\u0001\u001f™\u0004932Um-2Ф2㳬>M\u000e\u0002lt\u00164pN\u0011n\u0010?\u0000v\u0001\t|T xF\u0017EL\u0002)\"guexȓZ4\u0017\u0000y \u000b\u0011RF&\u00042V\u0017X'<݃c9WdLI\"ϲ5]uޓ\u0010е9+'| =\u000fr@+'~#pQ1$y$\u000fN~iooBZ]\u0004p{1(Ց\u000f\u0010<'Lt\r\fB0\u001aEffSk\"KZ,l2J\tqj#\u0016MJ.6씭\"79`\u0001\u0000\bM[Ȑqdi1<\u001e?>pIo&\"\u001bO90\bƤ\u001c̣\u001f( \u0004(\u001e!ƹ\u0006+$\u0002@J1iY\n7='j1Dx\u0019ǩUk \u001f\"z'6EC@zb@\b\u0003E\n\u00029Q\u001a_t\u001eC}\u001d׊+Gh:\u0018'/\u0012A\bϬ&G㕲J_9w\fi}$*/޽ċ~\"Ac˿j)\u0014\fS($iFO\u0018->P\u0014\"\u0016t{\u0017ɤ\ngY\\m\u0001iَ%&$SN0bx>UI\u000b,ڒ$5dFsׯ5&\rcP0\u0014KpgA B|x+H̷\u00104@EQx\nN\u0001\u0015'\u000fF>.B\u0019ȥ'H03ߨ\u0007v\u0010\u001dE{VC=E\u000e­H.ވ?Nsl3\u0010\nç Gu\"\u00114pw\u000bml:hؤjģ\n^I\u00162i%\bF2MPBw^e3\u000b 6iA&\u001a\u0016\u0013l7D0͂휭$\u0019\u001b; Ïk$iH6o||kŦuRx=j\\X\u001b*\u0016\u000ex&Mz|%Y,[&y;~_-Г\u0000p<}fYb*l*ڔN$IFqy8ʕjKB=\n#ە\u0010T8*X\u0005\"zp\\&EkM\r\u0005p+<2\u0010\u000eb#\r\fApHhN\u0003Q-^cS\u0018B\u000bN,\u0012Q\u0018 umI_3k%hGsY\u0013S\u0000?\u0017\\Gw\u0000]O\u0018\u0001@>xa\t\u0014ՊEB*A\u0003\u001aOr\u000e64ըOrŒ\u0004t7\u000fM\u001c\u001e\u0016\u000bFv\u0000\t\u001eA&\r\u0004r\t\u0004M\u0000q'!\fҥPċ\u0001W%z\u000e)i\u0018\u0011\u0013,\u0011\u0015!jF:\u001d{lPvCmAT\u0011}@u`rW&EZK\u0000P31gtPY\u001avSc\u0019 GTbLyRYK\u0017'\t'>N\u0005_\u0000\\\br:,ߣ\u0015r%R2\u0006\u0014ܪ>R3PLS\u001cW3\u0015K\u001aph6\u0017R\u000e\u0010.qU@^\u0003kN\f:_U\u0015\u001bm1q۬\u0016:\u0012ws\u000e\u001cf\u001aT(e.\u0000\u001d\t\\\u00065fY>.F\r\u00059f7T,j\u0000\u0014?*0'۵cs\u0019\u00191چ\u0003\u0000\u000fzr\u0018>\u0000\u0001\u0010M^\b\u0003\n-\u0004I\u0001\u001fN/<&X3\u000b\t\u0019^~1R\f\u0019]n\ndCk\r8l/^W|= \\`:]oYJ=ZZ\u0001\u0016k+acSbP<4Ijk\u0001JQy/`ۨrZ\u0017]8,\u0006咠ǦÊs\u000bӞ\u0016=˽ĈYsI@oQ\u0002v܂\bv\fi%Or)GfOW\u0014͖W\u0014R\u0000'{x6Cg\t\u0018`UabX]#txL\u00010jPŪ\u0000cb\u001f\u001dnc:\u0003\u001d\u0006%'|\u0000ՓE\u001cM*U\u0004y\u0010<\u001dVt/\u0003\"\u0007\u0006$\u0012PB嶐xl&CBz\\\bN|Ϙ+VǍ2SFL9T28IZf.+Ԅ!j+DF*Hu>\u000bBtW\u0013Ncr*If8Ihq\u000e!toaF(RaZE!٨8מ/ɓ\u0001htsA\u0000R\u001fZNFҢ!d\u0012`={]HOn5\u000b\u000ff\u001emAX0*3$_H\u000b̥pc\u001a6ՙ2`Ctn\"\u001d_\u0003\r\u0001V.M\u00117\u0003VB\u0000\u001aA\u001e\u0012U\u0016@8$ub\u0010ak\b \u0010\u0000k\u0002N\u0012NmK\u00121y{~I%\u0016!\u00011t5\u0017Dm5/6V\u0000Y6\fbG\u0010\u0004\"ĥ$D*6N+!ń/y,\"h\u001bbi{i.-1\u001dS\u0017W\u0000k:iQ?h\u001dISnCm\u0005=1QN$,w4?GZsJS\u0017iҵR\u001cpI~ZQ%oo<\u0016\u0002\bB+\u0013\u001dXMS\bd\u0011Wނ\u0013SLMԝcTJ\u0015A\nZe`!#kjN+ߘ\u0014-dK롡\b\u0018Y9HA\u001e\u0018*6qFBMzɽ\u0005VQY}\u00108\u001b:\u0012\u00163\u0016O9(\u0000oNϝL\u001a+A`@\u001e\f\u001eOh{$\u000ev`>y\u001eXoۂU}Y\u0002\u0005\"5&:\u0004\u0007J(#Pˍ\u000fl\u0011PkpON\u001cgk\u0003qK\u0010D\u00067&\"..h#I\u0018f $,+4\u000b\t\u0011vboO9@&nd ߉\u000b]pk\n$pv\u0011\u00153J_Xp7Qp64,}.c\u0001\u0011^ّEUDq^7\u0012t!j&\u001cxD*.lȄUk\bf\u000f|r}\"{idjwEBE5d?I\u0014I=6\fnX\"Ns(0)\"Q(8ϒذ~y|\"'\b\u001f\u0002Re;\u0019\u0017xѭaȡIɍJXA\u001c\u0017\u0019_\u0001\u0003R:l\n)SƉhzX\u0004\u00073Rkx\u0005b\u0003MWXVY_#*\u001ek@\u000f+\f\u0015{k6C A8'5QX\u001a\u0017Oڱd?\\F>\u001b\u0007\"\u001bGH^(80p::dQ9ɿI\u0012f;菏GgK]A\u001bJkKޅeWH,\u0015\u001b.\u0002!*,Q*1ZV&k\u0015)`;\u0004-Y16\fZ\u0000\u0018kK{y\u0013%EΕ\u0012\u001d~Uw}kGI\u001dD\u000edSm\r;*XM\u0018XEArjE!\rf+~z>A_\u000e'\u0003ꐮ\u0012C$/E0\u0015P\u0017\u001b8U\f\u0019W\u0002 YWqj[\u00190\u0003BH\u001e\u0010\u00058\u00188O[U!\u0000$6FK|2/az\u0014\u0007\u0010\u0001\u00059\u000eSːY50\u000f\u000fY<\u000b\u0015\u000bڰrX8\u0013{$d^Y(OC\u0013\u001e+K19ˬ6\u001fDDt]\u0011\"\u0013>F\u0000v09؟\u0019\u000b\u000eD\ngل%!h\u0010Wc;ɶ\nњ=h_{Ap5ϥ\u0016F+!?,p<ˮX:r*V\u0014[hFm\"X\u0010\rXR#\u0015\u0002`\rX\u0001\u0018dg\u001d$]\u001e\u0000\u0014V=,\u0010hخ]7)o\u000e8C%NE\u0014563b+ƽDŽEZ{GeMN%\fLw\n\b\u0010\u0014A\u0001\\\t'6el(\u0004,e;*e\fƅ/q;XPC`\u000fDs;CRPw+'C\b)e&\t;?)\u001bZ-EX\u0017$q-\u0007R@)U\\00\u00048\u0015\u001bѹcm\u001a\u001aY#\u0002P\u0000\u00111\u00167!\u001ewčP\u0000\u0005xMM\u0002\u0004=DV9,I*\u0018ʏĠ\u0015@/+!4Ez\u0001\u001eǥJ+h^\u00015\"6A`m\u0014jS\u0000K^,^ti\u0006B\u001c p\u0010Uĸ\u00073x@?\u0013i֊h\u000fZ\rTČLI*#\u000em\u0005\u0001C\u001fT(#qm*\u001b7ӭ\u0019dj1]\u0014\u00176/z\u0015e^Vk\u0012*hΞW\u0002\\4D+T5u>\u001b+N\u001f\u0010RNJd8\u0006i;c\u0019\u0018\u0017)^!(DE=\b\u000e\u0013zTԝ]\f]P\u0015`'\u0015R\u0010Vm&Z6og\u0000h~w7:\u0018\\\u001eD6\"$\u0015\u001cIkXH(\u0005Au\u0004 7Uh[\u0003|b\u001c\u0010H\bh>aA\u0000\"Ҩ%56D~)\u001cJ4B\u000fp|LK%]M;]\u0011\tcs\u0005WW\n\u0004\tBc\u0018z/)\"\"'H%C,\u0004܍)\u0004\u001dd8may7\u001e& \u001fNC\u0003yx̢n\u0015x|\u001e{C\"\u0011WKz\u0018r9\fG\bF4T\u0002\u001cO\u001cH?c\u0002-\u000e`U'4Ɨ2Xa|\u001e_m\u001b2R1Y{8KG\u0004\u00006[y\n\u000f-!t\u0002,\n•\u000fțp2X\u0000\u0006#MS!9{EtR;[_~#ڈ2)\\vٲM\nX\u0018繝mPm4\u0001(\\./LXy*K>\u0017\u0003H0I\u0001D$\u0010Nu%ڍxJWC@\u0012GZ+A>;==)\u0014f\"|(**$jޫ\u0005\u0011\rv\u0002[\tV\u0018}\u0005ȼϮfB\u000eT\u0012\u0019A_\u0013{&x\u001e[\u0019R\u001d7o-X.$$\u0014\"H|r\u001b.\u0002E\u00042ϵ.ZF7K\u0003 r1\u0011f\u000e\u0019xL.L;r\"bFgSDm\u0001=\n6!QmBK#X\u0013\u0017BU<+\u0000`ˁRPy$cT͗; J\u0003\u0010Ńg\u0004Bp\u0013rc\u001d^\u0002*\u001e[u\u0006\u000fuv/\u0007c\u001eJΥקMfqUPG\u0011F\\\u001b/\u0019\bbƌ^X=|h]w*\u0000:\u001bD\u001b%A-)c[MSO$?b^\u0006p\f%SO\u001b@ۂ\u001c@~M+\u0007\u00122[\u0004.\u001e@UQ,\u001c\r\u000ft?.s>Ĥ\u001f\n2!ޏ=,\f:KIb\r,q))|Qhc^\u00003'\n\u0005,!\u0015Bi״\u0010N]yC\".'|㖽*=\u00047#֫\u0004-2\fe*l\u000f]چ9ྸm`}\u00158xj\t|+|-i!8\u0017O3~\u0005\u0004Yg6\u001dᜩ<\\\u0011\u000eĝ@\u0018\u001b\u0015]\u001aƙ$6\u0007\u0019\u0017,}\u000e`\u0018hh\tf\u0016`K6E\u0014&A`\nWh;\u0017`m]|\u0018 ٵAO)9\t%iz^Wry㒤&(ĨaSR\u0003wJ'DŽB\u001e\f4)\u0003(.kҨ盎YmA\u0014\u0000kN\u001f>BT`8R\u0015aYGL!\u0002\u000ei\u000eU\t%:UG6z,%6\u0012G\u0014l}%\u000b\u001a9Vr\u0002bo\u0015dû\u00113NTٳ\"J\u001f\f$RjT[8<[[NEUKx\u0018\u0011\u0005\u0013.\u0014|5_J{\u001aKCDk\u000b\u001b\u001d1.gUR(\u0017T)0fՍ$^\u0004c)By[QH'hK\u0012Z}\u0004+\u0013[M\u0007 ),S\u0003)υH0i\u0012\nXy}\fIBt\u001cx\u001e\u0003\u00160w(\u001ci!8ٺ€Fx*S)+\u001f\".#\u0018Aާ\rf>L\u0019qN;[FL4]9\u001cA.n$z,őlTDwo\u000bjB``V\"2VLI\u0015m-\u00116͘\u0005]0\u0018Z\u0007 P!\"PNg\u001a.\u0001+uY{\n{.!U)O^vn*\f\u001a㙓\u0002d\u00105S\t@\u0002u~2\b\u0004)\u001a\u0014Z!OL=}\u0000i*x\u0018\fdӅZ:R=\u0001\u0000Kd&[q6 \"\f<\u0011P_l\u001fa\u0018\b\u0002B{\u0010TjBA<\u001e?<\u0012bIF2ȣ\u0018Mlսz\u000elS NC4f_[\u0005^Ϣ&3\u0017\u001c*:.$50䐇\u0010Y\u0015\u0019x|Q\u0014\u0015޳\\0\u0012\u0011u\u001b!\u0001FGeh\u0003BhWF\u001fc-KJ\u001fL(\u001e\u0017Q1ؗ}4̚ƒ5w\u0016deǎBiG!phVD\u0007qDY3pMge\u0000Sl 4\u0006\u0013r$hCy\u0010L\u0012Өc,T\u0016\u0006\u00111\u001br\u000b\u001d{@ц籓\u0005Ir\u0011ņ\t\u0010\u001bO~$Jkh0;ᜑFCe]:\u000eG~LW\r-\\F\u0006Η\u0006[ZA6qG1\fKM\u000fcl\u0014..j4\u0010\tE.B\u0014TܼWgŚ3X\u000bR\u000eP/t\u0017e;2\u0018\u0004e#3zY\u001b*\u001by6M\u0013!&p|/c'L%X\u001cxq\u0005}u\u000bHҬ8\u0010\u0011#h>\u00153\u0007-\u0012d\u001b?؀טQm\u0011ɀa\\ّ\u0000\u001a\n]\u0003!{\u001ec<$s+*jr\u000fLt͓kYǔ,7zZ9N\u001b@\u00148\u0012\u000ei\u0011/[0\u000b\u00156a(gxO\u0005\u001eS_Rjw\tưW;\u0016h+M](xYUfvs/\u0006xD< Q\u0011\u0016SjyCfaέ\n5\u0015\u0016\u0010r\u0014IȯNtR[7?I/\u0010Z&\"myn4VnlH\"\u0003\u001crl9\"\r<\u0000Ql1Te1TQ+AI/M\u000b^$xf+h1C\u0019\u0004\u0010v\u0001bZnfH X5C\u0012#\u0018.wr\u000be\u0013\u001fM\u0000t\u0003tq@E)\u000ee\u001eĭ\u001c\bW6\u001b1IeP\u0002\u001e\u0016\\\u00042d\u0012/(\u00030\u001e\u001a\u0006\u001f\u00072\u0014Rd\u000bJ`>9H\u000bu\u0014\t\u0010\u0016\u000b\u0014\u0002ˍz={\t\r;a>EI۟nzBD:<\u0013%eI\u000b7J߯.\r)\u0016t[\u000ee\u0010:[Q`@Vnn5{\t|\\-\u0014\u0007yw\u000ee80c\u00009\u0010\u001a\u000eG5\f\bܦ\u0007\u00102 &:p\f-ĐÅkmkgTF\u0000)\u000b\t\u0019.>.\u0014.=\u001aQ@~-mS*%K\u001e\rY8}qGP\u0010!G\u0018:J)#:)2\u0005\\e~j+}N[2<\u001cfk\u0013ɂ?\u001ai\nܹ^:\u0012\u0005.UuJ\u001dn\bb- p\u0017U\u00047HC\u0016풴\u000e:\u001b&~\u000eŒ䟾 |\t\u0014p(\u0005-cmmޏ)Zg[e1\u0002N\"|nF'\u0003ڶޑ\u0013Z9#\u001a-/{nٸ\u0010…L\u0001.VJb\u001bl\u0013wΌ\u001b?<\u0007\u0003nl,ϕfB0\f{lRc\b_u\\p\\e&ne\u0019\u001d\u0004\u001eh\u0014N7bf^\u0004\u0005Y/\fVR\u0018x,u+hY\u001b\u0018c\n>hWӍ[dI\u0007,0ɐ p˨7TW\u0001M8\u0012veh\u0001\u0014\"\u0015n\u000e\\8&c{~Q1Fqu\tk\u0004K\u0012H1]HLF[\u0015oh3\r.\u0006I=,%d\u0002`j̼87LXQ\u0015\u001f^.Md(\u0017+)JAN\u0005P\u0006~V}$yMa[i\u0015\u0014]i\u0014B\u0011*\u0001\u0012R.\u001f\u0005l\r!n)\u0002\u001f\u0010cA\u0004]Þ$\u0007ʁX!׎lzZlNx{(mzN\u0007w\u0014|\u0005\u0005\u0007\u001e\u0001A\u0019k\u0006W&j:٦ohզ=X\u0011\u001c\u0011)J\u0016\u00070|\u000bPf\u000f\u000eun͘K׷uigoj\u001aiQdƞq[\u001e#0k\u001bh${L-A\u000fT\u00018XjDk\u0016\u0000ًR%C\u0007EN띯C\u0015#0\b\no`+K\u0016\u0017F\u0000@\u00122~x=Ҡ0\u0011\\BcKJ]\u0004o4R%6*\t)6Y\u0004[\u0016\u0018Krw%g\n-棕k\u0016\u00115@ssD\u000et=\u000eH`ٕywx\u00003+\u00184mK\u001b)0b\u00183)l(կC'\u001ec\u0017\u0006dzrλ\u0011`\"#\\5\u001ad!nշa6hh:\u00183ٛ[b.ftߐ\u0005}(p3dX2cޥ\u0016cX)\u0003WҀc\u001b$p\u001d.#\u0004É÷\u0003\\f\u001c\u0011]v*\u0018s\u0000\u0006z1 ^\u0005:r5,\u0006D\u001b\u0005S\u0004\f]B\u0016HvVL\u0007\nxE8C݈5\tXܜj\u000e粉`nXR$V|,AA$\u0011\u0017@7C\tM\u0016\u0011tNJ\b|Fd\u0006к\u000b't@*qoHж-W05\bdL몡$\u001e\u000b\u0000)_?4h1Ln\n\fQkpYۿKn!Ǡ\t\u0000\u0001ȹ.\\yq%no\"hu\u0014n}Ӡu\u0019\f\u0005McZe$\"#p|5\fFz#\"vWD0p\u0019,,m7c}\u0002,\u0004rYz˩\u0007O?=f\u0005#\u0014!u+{\u0012\u0005lz\u0002ez\u0010H=\u0019\u001e\u001b\u0005xZ\u001d\u0005s}D\u001c\u000fa>(.qG0QA`#\rɧ)Sg](\u0010M1RU֜mJ^ԕ,R!^\u000b\u0005\u001d#\"e=\u0019!\u0011MfR7*/\u0000\u0011k\u001d@`L͒6%kojLIގ\u001bDF72A5ղ-=, \"5\b\t\nq+4M\u0000\f6r1Yw\tWqX\"t6\u001f}\u0010HZʒp1ᬱ\u001cf=\u0006`FwU\tn)1`)N7;\u0011Rg0\u001b6yibY\u0006\u0005p+VxL٧\u001dZ\u0010:\u001aÄm<1yc\u001e<1yc\u001e<1yc\u001e<1y,#ݝC\u0005S/,\u001e<\u0000Z\u001f:ev+&S_Ę\r\u0015c߱pmIU\u0015?$HUf>\tSvk,@K\u001dYad}gi11Qt\u0007b\u001am\u0005{8hXxD0\u0019Jڧ؟^2|\u001c\u0000(vx0b\u0005'dMW@Ii'q\u0017ъ5j'cxdO;ma'\u0005\u0018=s\u0017OgX\u0012\u0013x\bm\"qI$~g\nF(\u0005\u0011\u00052\"\u0005㳌\u0018NeV\u0006f50E\u0006.\u0018qa@\u0004\u0007Y\u000e\u0000a\n\u000b\u0005\u0000\u0013\u0005XVy\tQ\u0007'9hV\u0017S\u0000R2\u0014p\u0005q\u0001Ҫ1bKjnj֔I\u0012$SY\u000fT;V%W6nf\u0012\u000b1j+R@u뽮\u0003\u00144zXjP\u0018\u001az+,\u000bK\u000ba1T\u0006\r\u0005e\u0017tb@g&#\ri(1\u0010FW7lC.iHUl\u0000V?\u001c\r\b\u001f7r\u0014\"I,V$X\bX:m\u0019UI\u000fMWY\u0015J뱕bT\tp4h=g\u001akQPƑu[\u0004\u0000Bl\u00065~\u0014-yy\u0015Ƈ\n\u0001x4\u0019qضCKi_(\u001e\u0015c\u0014b\u0014n]~ejcY^\u0018!ib2G{0}u42\u0000-o\n`}\u001cW3)^T \u0010\u00052WxS5X\u0001?Zy\b\u001c8Ȯ4XXch\u0011\u0011BiR\u0017\"\u0011\u0013&1\u000b9\u0007\u0002\n5ͤCNF*nS\u001d3f\u0012=\u001e\"hl\u0019@\u0000~\u0004\u001ebY>_9O\n?8I \u001e1\u0015ԵU`\u0001i\b\u0005MArae\u0017\u00199\u0015\\4*\u0001\u0005J\u001as\u0012i\u0006G|v\u0015X̣CPhb1BһGB4)\u000bi\fȨ\"0\u001b?gDWUҾ+tN[\u0001D83gsn+\r&O\u0014\u0016\u001fbRːIOaT%[0]\u0016[iRe=[PYp\u001dB\toǕE\"\u000bDyJ%ARҾB'grkd!}F0\u001c)@e]*G\u0004\b\u0000\u001a\u001eS-\u001cin3A,x\\h{-2\u0004X\u001b\n\f;lT\u0004`\u0016^h\n0)\biEJe#%\f\u00125\u0018(@Ȯh6q\n˒\u000e\u001d\tb\u001aI\bҶp7:\u001eN\b+-\u000f\u001bdC\u0012\n<\t\u001d\u00072lb\u0010(\u00129#\u0017K6zd\u0000WL(\u001fvKpn8LQ\u001e~|hQi\u000fR n]+\u0005TA\r\u0011à\u0005\u00010;k}Gb\u0017T~~\u001aڸ\u001eg'dy\"\u0002=\u0006Dz\u0004q,ytSo\u0011\u0004\u0018Nz#=ȇHn\u0007n{҇\u0015U\u000b䏢ޕG|9ìUx\u0003Y•<*\u001b p S\u000b5\u0012Z%\u0003Z\u0014c\u0015O\bu\u0011\u0019){t\u001e25\u00183ŃYKL a)\u0013\u0018b\u0015?V87jӄzHPk\n5RYLJ0\"\u0015tG\u0005zq\u0013)W\u001a\u0000'x\\evԍ\u0006GވjeUw\u0014ZB\u0015۩X{:;696e5\rbw\u000e;\u0013B3\u0006\u0014\u001bkFq@XD'#\u0012ĹDfXOȂ)'\u0011h} af(w&(mR*dwpT\u00104$QzU\u0004 O\u001cL>\"Mf9jzCU\u0001K\n&Yj\"PZ)\u0000\"h|)]iYn\u0006i\u0001\\\u0014\"Y\u0011wgw\u0003pr\\&7dӵ&\u001a\r\u000fEt\u0005\tB-e\u0011э\u001e6vm[aS%U\u0010׋0\u0010 \u001fS_>\ryqv\u001eh\u0004=̤(\by0uo7ƭ\u001cy\u0000G/H갿4\t|ƃh\u0016Ex\u0014\tMO]I\u001cN\n\u0019NQv9`\u000b\u0015\u00053K!IxQL\u0019\u0017\u0014~\u0000:\u0010BYQ\u0010\u001a͚3s{\u0011A\u0016\u000b\u0002\u0016\u0000\b\u0001%,w\u0004h\u0019peic\u0013\b\u0000LU*:D,>\u0014\u0010\"_;=H$\u0013m\rКZ\u0001n')aCtD`=Vf\u0002t\\R=\u0011Kf5x\u0016&s\tpZÈH3&\u000e\u0018R\u000eF\u000bZi\u0005\u0012QMz5,\u0000{!TpK1(\u0005B%\u0003&I\u001fMBw\u000ec;bԧKF4-l5L,pd#\ba@`\u0003\u0003J\u0005\u0000-?\u0001:Y6YSaq\u0016Ty\r\u001dBn\u00043;q\f\bM@4ur=bȎ\u001aK\u0004H\u0016)i1 92\nVܨH\u0019!Jjq&㩓\u0012B\t$\u0012*,SH\u0011\u0004- Gdy\u0012hD\u0017\u001cAd\u001f\u0012DÀbLz\\sfH}U\u0014\"UqY\u0013\u001a$HUc\tVǁX,hČ\u0013\u0010\u0014\r6rq4gJƼ\u001a\u0018\u0014P\"p\u0011%6q\u0007K\u0012yz+i\\FJ\u000eP\r:\t\u0003\b0؁i\u000eIfէ\u000f׊\u000bFpR$v2m+ShV\u0012!ֶi\u0019ƎAHYF\r.\n5,R10j|0=\u0016q*܆h\u00016J˸:G\u001bc\u0004j\u0007N\u00048;i'j*>9{@\u0007V\u000fg\u0006uqZШ\u0011W|\u0013HdHi7\u001b`\u0010xL\u0005>WB9oLLɾퟗm:HZ>W0\u001e,XEI'\u0002y*CiTZ6PP\bA,Nj%j\u000b5gx\u0003pIF,9u,̷G\u001dxzxZe|Z <נt~2\u0019\u0014&ܙl\r¢OtiY;\n!{zi, ,6~\u001e\u001bu%RbI\u001b2<(9\r\u001d\rI1`z\u0014JT!sqNd'z=\u0010-\bdF|\u001aْs\u0002Ao\u0005{\r\u001c\u0004WBy);̟\u0006#0!\u0011W`.\u0006AZ\t/\u0004B\"TJɨYDJG\u0015EU@J\u001fP\u001cJ89RŰpx-K(|be\u0018m \"a%9t\u0002\u0018=$O ݃A?\u00143(ɧ&oZ\t\u001b&)Y\u000eaAZ~G\u00193\u0010h͢i|\u000e.:\u0005I^qf\u0002PYw$fy#\u0010\u000e.U\u000f\b!:U5l\u0014E\u0011=&J*3ޜ%X8嫨n\u0012\u001ajp%i:$m\u0011\u000e[\bpORV\r\u001cBW\u0006\u0002\u0018>}Ѱ\u000b2?HЦ[X\u0010+k\u0005B@\u000bJ~Fo\u0006ѡ\u0012;”$$f$6yت8\u000eڼElAw<ᗠ\u0006l'29cQH7\u001dq(\u0005\f}\u001cK\u0004iyUCu_E\"D%8*b1\u0000S\"sq^Rvڅh'#l_\u0003-<w*E\\\u0018܉Q'ܯ%o嬑\u001eW\u0000[\"PK8:\\]#3i\u00180\u0011\t7ky\u0014\\a\u0006IgD7i/U\u001e⢼ba)\u0007!a6运r\u0005\u000e*OHc\u000b\u0004C\u001a\\H}S޶\u0000\u0003ueA-s\b$2ܠk\u0011ST/1`#J\u000fhO,,\\gLSM>%~\\q\u0005}l$\u000e\u0016\tu]$\u0003'\u0013Uy%m_[\u0001.!+iBrieTD,\u001c*\u0016峼-+\u001cVE@\u0016P\u0018j&'u i\u001a\u0017j\u0012\\\u0013#0\u0013T\u0012\u0018}1\u000e\u0019tS2'f*Q_#EM21R4\na|aS\t$`\r)T\u0002\u001dd3ű$>\u0001\\XH+\u0002֦\u000b\n%Gw\u0003@Rj%gj\u000eP>U\n\u001a]\u0007ӂ@I\u0010Y\u0001A_(}\u0010IA\u0018xdV\u000b3'ov1|Y\u0006 \u0003K*Y6O74{\u0015-޷\n\u0000`\u0014d}\u0014i]kQ!8V\u0002\u0001WvOX7\u001c\u0017HczP\u0001\u001b9LF@\u0012Km\u0016N@\u0019\u0003)\u0006f/@̭b\u0010T, \u0017G{*\u0013ɑ\u001f\u001b\u0010'Y\u0006,jBV\u0006!2AyE|\u0013 3-ۼUb\u0016\u001dCʋ˚EiQOY5w\u0000\u0000i8O\u0017\u0005iU;p\u001dg欭\u0004gPHƔ%k]\u001c\u00179Q]\u00125U6l\u000es\u000b\u001aPR\u001dٌ@\u001b0RF~\n\u0016†L\u0011R^9r\u001d\u0014.\u0014ê>m57j%jU\u0000:TQU\r\u0015j\u0000W\t\u0011\nEk\u0000\u001dؒ-'v\u001a.\u001eVՂUx2\u0018\u0016O\u0003fx\u0005g9\u0002\u0014zZ\u0012eI){%\r\u0019Lg9!v6P(FP\u00067\u0018N]\u0001\u00002\u0011Y#S![:\u000e1Bi\u0015z,1Z4e݁UtpH2\u0013\u001a\u0012\u0007KWO\u001ba(\u0016O#\u000ef\u000e\u0018\nX\u0003JJ%ɩ\u0006˜\t(3y)kX0`'Hʅ\u0003^]&4Qu\fӳ\u0003\u0015EJ \u0004`O\b\u0010$Ɛ\u000eLȝ~.\u001c\u000bQ5z'2gt\u0010HSz,\"\u0014lfޔk\u0012[\u0013\"m\u0003\u0014\u0005',vF\u0015\u0001NP薢!3\u0011^}b\u0018eMy.e\u0005p=\u0016ᶻN6\u0004\u001f̑ޜǏ`;.2\u0011\u0019\u0010$h\u0001\u0004Bf&\u0004\u0015JTuK*\u000f*_35D\u0012V{G#\u0002Jxɛ\u001e@\u001bc\u001b#R\u001b/=\u000b\u0010MK!\u0011\u001eIE\u001a(`AUx\u001e\u0013\u000eh95jH\u0002kl\rFC\u0005m#bv\u0012\t\u001c\\gڝ`WVL3Ȏ'tJ\u0002\u001b\u000f)\u001a\u0016Ycc\u0004y)'<\"ʂfå3&n'\u0004>}*i`=LCig\u0000\u000e\u000b\u0012N\u0017/P/\t{\u000eqGWc\u0002Br\u0018\u0016\u0011\u0002\u0015XT%Y\u00143\u0007t7K\n\u0000r\u001br~um}걈\fAF\u0014AN#&l}.O)B:H\u0006癖^\u0015q\u0007DI$Z+\"Xt\u0005\u0016k\t@Ta\u0001_\f\n\u000b'j\n\td#\u0007>Aʒ\u001eJFF\u0018UѾ7E`B\u001eQ4\"H\u001al(E\u0019BN\u001beac>5\u0002@ŕ]Lo̾Q`5\u001a\u0005*t葄h6\f@泀:Z \u0011\u001c\u0005Dh\"*\u0002IJ'3d\u000b/\u001fK\u0012\t0H|\u0016W\u0002 *J\b40̐#U\u0000\u001df>g\u0006\\7#-cx'=GL>\u000fBʣ1O\u0017I١4bX\u0006R/#1?\u0019lTeAZ\"ư\u0014*0/~\u0017A,G9\u0012l3#\u001e\u001dsL\u0011C\u0003\u0002\u0000Jdz-\u0017\u0002'\u0002\nr\u0012iˆU642\u0002Ee\u0017++z!\rY~\u0005Pa\rij\u0001,\bJ=f'\u0012Xݕ}J+\bRV!/_\u00001@FL#!\\\bKBz\u0000;*\u0018\u00139EeFpA:I=ĐA\u000b\u001eKdejO(+0Lh\r\u0006<\u000f\u000fk\u0006Ew,\u0003\u0016v/\u0014\u0018\u000f2X_-YTW.ֵI!1$\u0014n;\tI.#v1ƷX\u0003\u000b{|օZW%\t\u00044\u001e:Գ։ӥ^:\r\u0001LNm:kX%dU\f2\r\u001eC\u0015'=jL;$i\u001eEæ\u00033\t\u0000\u0015b\u0004z\u0002lkyLՅ}a\u0018#$!\u000f\fZPi\"\"/-nYw\u001cʘY\\R\u000b\tH\u000eg~@2qi0/iߢyI C}\f)8da%`~:܄FxJc\u0001]+\u0000\u001dS\u0010\u0019>\u0005O\u0017Yf1Re3\u0002aJh\\ʬl:\u0012\u0016&\u001bJpa\u001a!X \u0016\u001da\u001cd!$\u0000\u0016\u0017W\u00072\\+!{Lp\u0012\u0013\f\bJ@H×1LXScZJw \u000eR0hS7B\u0000s\u001b\u0010p\u0005\u001e\u0017\u0010)Rc\u0005n6\b\u0006p J\u0014:!5\u0003<\u001e\"\u0015\u001br˪-y\u001eY\u0006{=)\u001d\u0002SpW:\u001d8?(Xk\u0000…:T D>\u0018ٴƭrDs\u0010\u0018\u001c\u0002\\NbK:9\u001d\u0016ETls\r2pEQnN\b\"ݺ(?\u0002c%\u0007>BGLY\u0014UʪCr\ni\u000bY\"d1*\u0007F\u0000`:\u0007uB^\u0003\b\u0017\u0012\u0010:R[c/P\u0012AQ!d\u0002.Fͩ7eKXN\u0002[e$\b+v04\u000e%m$*4\"Āl;\u0016`$pD<8`jMB#\u0004\"\u0010gޮ427D-[B\f*J_@l!gAS2\u0018k|H\bp\f\u0001.(396D}~\u0007VqH\u00154\u0007\\Ds\u0007\u00125\n9(̯$4`J볊\u0002\rU\n\u0000\u0001>>\u0017\u001fhL9&|ϵ\u000e\u001e{p\f,2%.oa\u0011gjzqށ%y\u00117ъJ/\u0006ithR'\u0019N\u001e%&xt>(BҾT\\Eݣ/3\u001e+ͱB6cf\u0001^\u0011\u0007*#\u001aCi=Xqu:A4`G\u000f\u000fiC{u]i0[˭cקA͚|ǝ\u0003 3\u0003MMAApTߜ4D\u0017r=J >.G_Y\u000f#\tx\u0010Z6c<2\u001d\u0013U8p\b\u0005lԬfL\u000eTW\b)jJ\bL\u0006\u001e*i\u001f`7\u0001\u001fdi\to+JiDn\u0011\u0000O\"Vo#ʎ4Y#\u0011'%\u0019W;ƨK+彿Ha\u0017i[Dq+d\u000b\u0001qM/$k(\u001b]A\u0015L6\u0018Srf\u0015\"$xLY@m\u0018,\u001aM#a\u0002\"\u000f/\u0017%\u0001\"0x\u000e\fx\nk8R#Z r\u0016/\u0000Et\\\u0013'0i5)\"HM\u00156ܘU \u001aNr\u00108pv%-•\\Z\"#*\n\u0012\f15%@OLQ%kQ\u0015ڀՈl4!)TWEO\u0004\u0003\u0007=v3\r(đ\f9QQj Iv\u001c52p@\u0000ibS\u0005c%BD\u0019\u001b\u000e\u0000\u001bM9Fsu.\u001c\u000b\"sJ߄*\u0000&\u0014\u0012\u0001qe\":Cσs$7\u00039uG8\u0002ΪӚ\u001cDžP!ϲV\u0014\r\u0004\u00111=v\u0001lim^^g!G/ćd-4\u0001I\b\t+4\u0006\u0014_\u001c (\u0004\u0012\u0001%Aӿeo9Ue\u0006e*MӘ\u001d/î=v>\u0000С&Fkg\u0019JqYԪQ\u0018tS\r)4yJ\u0010⸅/\u0004[\"\f>\u001ad2\nD=R@lXxK\u0004\t~\nֲ@8\u001elT-C\u0000JX\n\"m@oPy!Tnە/(\f4\u001c\\^՚\u0006e\u0013\u0003\n\u0013&8Dj\t&BLK!N6l\u0006I\u0004i<(\u0016Wjm\n\u001b\bYf\u0002\bNc\u0018dW\u001aR\u0000p邂UȂ \u0007l}LP\u000eVP\"Iz+շ+AT\u00041'D&*2I>Vśh3Jb&\u0010#1_KŤe!oLG>s]ajHD+\u0013\bBt'8\u0017\rV8pm\r\"\u000f1\f\u0010Q&^N\u0016\u0014%go\u00108:\u0003\n(|mbEn8,\\\u0013\u000e\u000b5(\nZCŞ5FK\u000b\u0004\nR\"a\u0013m\u0005'G|\u000f4V\u000b.stk\u001a\u0013xZ2\u00120IЄ2]I\u0012`:\u0014mEdX\n%\u0012ָ:\"qVmgzVr\rkySu呜%GHhoW\u0011}o;\u0012d\u0007\u000fSD\u00024y\u0000\u0004\u0015\u001e\u000bW `Ƈa\u0018g̐X\u0001\tz\u001e\u0003\u0010\u0019>\u0013i\u0012(i@\u0015\u0007\u001d\\\u001d[R\r?b9\r^'ޤ}\u001d*/&C\r\\\u0015Qpf?kPս\t\u0018\u0012#\rz\re-w9hr\u0014R/cH\n!cy'\u0004QUIͥASm5'Bv?'\u0015RfNq6\tЍOIu~*\\fN=t驏#rP\u0013\u0006*9\\!fWbIJcz/BqjkA]g*G\u0013\u0012\u001a\u0013WNR4y;cR4rdĒ\u001ecYF3j\u001a41\u0018':pXR\u0000#\u0011\u0003\u000f׭\nHBB4s1[P|\"+$\u0016=*Xos/1`S`\u000bQ\u0010,\u0005`(.#\u0019Ҡ\u0002\u0010QJ\n%=$ŠH^K4kV`AH\u0003,4\u0003q+\bh\u0013Ӵz\u0007{R=F\u001diQ\t\u000bz\u001a5\u0015'\nxQP\tաc{)S\u001e(D\nM\u0014\u0003PFbU*^=0Lz\u000fBStPikN\u000e>\t\u001e\u0011e!9\bZ8BaV$˅Ʈ_c\r+\u001eZy1pBl뤉\"u>*E)TࢤW\u001d\u0004CA3k1/\f|\u001aTWkd\u0018CȺ\u0007;wQ.\\\u0019a5\n,Y\u000e\u000fޯA\u0004WZ76\u001a\u000eLFzC$\u0000o[}.zLļ\u0004k1\u0006J?\u0010n'?\u0006TAīTH\rj\u0011b\u000fh1\u00053O.hiѥ٠#5m\u001c\u001eC5ZS1e\u0017T\u0001\b\u000b\u0018\u0007Q\th\u0013IY3\u0014r\u0014&O\u0004h\b%Ճ'46<*`V\u0000AyT}#l}+\u0013,1F\u0007j|@o\u001eJ\u001bJʩ\u000f\u00142\u0000:p޺\u0000\b\u0012hD^=;@F\"|9ߣ!\u0018n\u000f$1r#\u00055\u0001\f53r| G^=vL\u0019,&3׆6VԢ\u0005[Qwz+P\nu%\u000f\u0002=iFjNB`JS>~,el\b|\tE Dp\u0015լ\u001e\u0003\\uh>Md\b\ne\u0017A\u001d|7~&d*Yy\u0010\\\u0016\u0002 o\u000e~\u0017n\b\u0006FVE\u0001\u0004\u0017\u0012Cn>\u001b\u0019\b\nB=$$S\u0013з\u001a0\r0\u0014we*Aт!\u0005'Ha\u0003VS&Î.jb\u001cG\u000b\u0016(n3@CH5Bm=&@p(}'HGdFͷ\u0016iX#KT \"9\u001aJԧ\u0010#\u0019Ŧ\u0010}%ԉxjкV!HKn\u000e\u000bzx,$fJbN\u0010MIR#\b1-E&\fE\\B(OI>stream\r\n)6:OڍZ#`3s4j\u0002z\fӷvjR!\u0016\"\u000eԒ\u0015֫(@\u0003>\n\u001dǧ\u001a(-\u001f/Gv\u001cx=rK\u0005-jh\u001d\u0007h\b\t\nr=\n\u0003 GA\u0018Xj~[!\u0006eBڭ[d\u0012PQZ+!\n\bssUb\r!\u0005T<#\u001e>ǧh{!I5ڤԇ8DD\tBn\t\u0006YEnGKf7*\u0000\u0018zM9\u00023#Ͼ̑\u0000!ಝ\u0018Y\u0019\u0012\u0014BRS\u0015mS1\u001b\u0018O!5\u00141\u0000\b\bsQ)U\u001c:\u0004$]#*\u001e~ԏM{\u001e\"\u001b*>\u00049Ļ\u0000#\u000e\"|\u0015\t&\u00049\u001c>\u001f:1,G^\u0002B9`\u000f.4\"^\t8\u0012\u00012\\\tBAԷ8Q'uÈV,N\u00008<\u0013nצ:\u0011\u001a_\u0002 25\fb\t\n\u0013imk1`X}\u0017˴ʄYKī\u0011{.HKv\u0011\u000bD{aBr\u0004\u0000k0\u0000X8@z\u0016\")~\"!݃Y0A\u0019*|BF*ڙ\u0013\u0001ʝP\u001aDPS\u001e]c\u0014⾎\u0013Qߘ\u0015tp\u0013\u000eXU)PVNm!\u001dWeFo\f\u0005\\:\u0007y[{~VaUT/\u0004?\\H8\u0003рHt\u0003\u0004CP\t_0(Ok\u001fKA}c8\u0013'gQq\u0018X\t-O\b\u0005cC]\u0011S\r\u0010\\M\u0014\b\"+jƋ$\u0011Z\u001d\u0007\u0016!q\u0003KL\"/\b\n\u0004Շ\"a3\u001c\u0004hX=ɺBKi5^\u000f@FX\bbzA4V,B'dW\u0002_Hޕ\u0007}9\u0011\u0015t\\q\r=ְ\u001f4Z~\u0019\u001efI\u001cAoF3bͶ\u000b6Ĵ ΢\\Y,\u0005ɸfI\u0005S2)8ռd/;\u0001\u0011\u0014Fb\u001f\u0001\u0010\u0017ˠiX\\`A5rPT\u00164`[ %ҩ\u0015\u000ea\u000bå7\fJp\u001ewC2\u0012XnW\u0018j-$)?\b4Sϡ Άrm=69\u0011/DM@\u001fŽ*KVz}Ɍ\u0000I\u0003iGVqJ\u0003qK\u001e\u001fH-aОB-O\u000e&\f\u0012s\u0012L%'[.Oԅθ\u0014\u001c\u0000q6\u0010\u0006|Z\u0017\r\u00104\u0014>1J&2l'X\u0000fUB$E7z\u0000\u0004\u0005EԖ~\u0014e\u0000|\u0017JZc\u000b\u0000\u001f\u0000W\"id$~Hwspe\u001bso^/\u000b}і:4\u0010Nl\u0010$@}Cӭ@\u001f\u001aIaV:+mr\u001a\b[\bh]\u0010 6,/\u000b\u0006КlX\"\u0004\u0002͐ţQN\u0007\u001d\u0007w@<ʢ@u\u0001zL\rՈA4)I*CA3i&!TYB\u0000f^\n4e\r\u0002>>c\u0000\u000e;BJ\u0015\u0012:\u0000$\u0010^\u001b’2F\u00062E]̝\"\fX\u0004b$\t\u0000r8cl\u0007X\u0002k0\u000fg\u001f>d\u0004ΓP8?)*hk[\r`)j]\bG5\u0015P0\u0013oI- \u0012!YUu31DƻSZ;\u0012LI,dv\\\u0011f!s\u0017=[3[+\u00026h]0\u0013JT\u00048G&C\"/s@F\u0013/ 1Ăg=ײ¨ƍ@LX\u0012\u0001WS˕!\u0001\u0019lƆ,<\u000e-E\u000eRMM6°HkY\u001b'en\u00015d@Ge\u000b.^V\u0012.*{11O\u0003&u03-\u000emt\u0014Gd^fuhX,.\t\rE~P\u0006bE\u0012A\u0018I%Lgme\u0019̚kiUj̘V8^F\u0012hFw\u000b,YR\u0019\u0014H+IT Ө(ˁTYf\u0015\u0000Nyp\u0007U%\u0014S\u000bVwVUmAScLt\u0014\u001amQFD-ߡ\u001cSra08!?W-c;\u0014\u0012\u0004RS\u0002\\J\u0011t\n1̦$P\u000e\u0003D\"\rF>5V=\u0016p-aСI:[l\u0003iQHt;)e±C|P9PH2\u0014UǫTޑ*I\u0011h\u001dS\u0010\tA!\u001e\u0013AoL\u0017O\u0011'&\u001b\u0019\u0017I!?2\u000eі\"p+\u0002ie\u0017),V̮ffUjRD0H\u001b&@$\u0019\u0011a\u0002\u0005%R\u0018DF4j;Ξ}\u001a<6\\C^UÕ0aR:\u00185^1SQ\u0012`qc܂ti@Vr)\u0007L\\V\u0014\t +R@\u001aYqR!'f_ȑo|[K\u00187w\u0014\n_t\u0007&^E'Tꓗ\u0011=\u0019uµ$\u000bT:R+8\u0007gyN$ehϡ*\u0007R\u001d\u0000ɅAN$V5щ\u000b.bt[;\u0015\u0016\u0016\u0007\u0014T*SK\u0010\u0007=~\u001eTKv\u000bmj :%\u0001F4h\u0015XM\u00139rVU\u000b\"\u001d\u0011\b\u001eTjٶI*Qߪd[\u0003[P9\u0018a\u0005ׇ;q\"42\t\u0010<\u0010(.C|V\u0005O\u00103֦l\u0004Q0ɨժ#\r\u0019\u0007uj\u001b\u0015\"S\t\u0000E@\r\u0000}xX\u00194QrWN6\u0015L\u001eL\u0015\u0010\u000eGŒZ*;w\b2\f}'G.d4qh\u0019|!\tV\u000bl .á\u001eE^#Uk]}\u0017@O\u0016\r\u0003R\u0001x@N{ixb\u000f^fbI8=B@p%2Tf\u0012(ȫz*\u0014'\"\u0001WX>}/8\u0013!O.^^V*Dee\u0001gk-\u000b=AQ:yh+\u001c\u00144$\u0001h\u0004&\u0005D\u001eAnŒ\u0017^\n\u001esNؚD\u00030̣\n\u0003t@{\u0015҅Ypا&JPi\u001c(\u001drW,:\"+xDM'Fq,T\u0015+3j\u0016>䱟Du檳̍MVaƤA\u0001KuN\u0004\u001es\u0018\u001b\u001az\u0016V\u0003\u0000(\u0001T\u0017\u0014\u000e3F$\u0016@iNB.#6\u0013Ì\u00106HcN1\u000f/t\u0013(E`V]_3Ŧ2<\u0002\u001d7\u00009*DN\u0002\rk:u\u0018&d\u0016A\u000f\u0002U\u000fÝ lA#Bd06nx^Jmd\"n=TP5qg\u0006\u001f'=]\u0018XP\u0016[QxM#\u001b7r\f}\bRVp`\u000f˃I\nQJXPSwաP!C8^J?\r{,m\u000f\b\u0016\b{\u0017FNפ\u0013!&\u000eUCz\u0017Խ*f}e=\u0012UFRc\u0018Vd;C\u001b;ι\u0019\nhܾOiU!Ƭ#%?j\u0012V:*_=B:\u0002\u001cD\u000f\u000fqҠ!\u0000\u001b\u0016&o\rQc{\fV0\tBņz7]\u001aa7\"\u000bMJ4PthIt3pk*#4]ޛw&NM탔0&c8JeofeN\f>$GYPA\u0011\u001fTвT+ZGi\tSe|f͟M\u0012c\b9D*%IJ~G\u0000S`}!咎*J\u0000^\u001e\u00058IL2m\f\u0007R˯\u0011#w@\u0010\u0007Q\u0004\nU; ~.9\u001eC6\twQwcY1~5\u0016bm\fŒG\u0012\u001efCM6ۘSdN\u0019p\f\u001cy e\b6RuMn\u0000.ee\u000f%0p('^nAZ \u001e;8WS0&MhW,6|*\t[\tW\u000f=O\b\u0004V)ЏFQmK\u001fWdzD6J\u000f\u0011\u0002誴|m\u0019\n/*KcI?-=:\u0014n䟘BD\u0018\u0005%\u000b~.?\u000eå,\\\tc}ό\u0002h]-Gr[ט'p\u00030*[gVwm#17oR\n|Vzi~enD\u0007cÛu\thϭ\u0017q\u001dFrÁT_Cɕ_\u0013c\u0012.%)]&\u000eL\b\u001f7\u0013:i,_Ъm_Y}\u001c\u0010;@vF+\u0004T:\u0015_/\u0006\u0000>Qd=\u0006,j!*}d\\ry\u00143V\u0012\r-dUWj+1\u0012\u0000&U\u0015x\\d8O\u001cn\\\u0006-Y6LfFvtT\u001erx5OۮT(;q\u0016N\u0007λVa\np\u0013gl%\u0012\u000b&j0)\u0013\u0004+\u0013\u0006\u0006\u0016\u0005O\u0000\u0004ׂYQ,sz\n aٵ]\t*[j.);5\u001d6KnF@j\rʹ\u001c+\u0018*\u000eZ\u00050\u0001\"\u001b\u0004*/k\u001f}e?\u0017?zla\u0012-0[\u0019\u0000\u0004\u0002*\u0011M\u00143һ唼\b*04i4q\u000eVx[jn֯\u0018Y0:\u0011dHر\u0019+|\u0011{w\u0002\ry7wjyg\u0014E\u0017Q\"PA@u\u0006܊\u0018,\f-3RN0\u0017\u0013M-\b\u001a\u001cTw\bS\fgLj\u0006\\oCX~]ԖB\u0010.:rsHGE\t\"A§\u00005}Ks\"\u0015lKvn\"cח\u0011e\u0005uXҋb\r\u000e\"F/'\u0013D\u0016P\f\u0007\u001eS8ٶK(s~Wzp\f\u0012\u0013Q\u0005ՖXc04&\rh\u0001k\u001c\f*\u00188a<իP[A\u000fl`QF\\n\u0014Z&س),\"'\u00111}qȴ\n\u0003a\u001595\u001f}c\u0019e\r\u0002\u0007\u0006#F4i:i\u0007ve\\|\u00154\u0016Rk\u0004d\fN\u001eIKO;Wbԧt\u0006}{\u0013\f2oi\u0012I/<Ƨ\u0019Sbp p7\u0001ўC\u0000zRF\u0005\b\u001aGFw\u0011%(4{,5L`fĪ$&O&=(@(\u001fQ/\u00020j%\u0004i&3z{N\u00144\"67\u0003\tu\u0007\naqG\\VL]Ma\u0001\u0002iLn%\t? zl\u0000?T\fj\u0016Mŷ+\n\f?eI)/\u0010`OЅX\u001fIU\u0000qU0\fĕ\u0003b\u0005>\u0014\u0015St!\n\u000b@\u0011'>dPP0I?SfZ\u0004(@wF-[\b+'I3E\u0004YM\fZKPVIfPg\u00110:\u00118[^9F\u0011\u0002N0\u001fPXC+.p4%iiKLCB\u001bQ\u0003&d\ru0\u0016W(\u0010\u001a\u0005\u0001%ܗDqt\u001bA\u0018MyS*,F\b(}h\r\"NǓt\"A_\u0018\rģĕhQh\u0016eV\"4t\u0007\f\u0012d2,8I-G8l\u0011c֫\t\u001aWC\u00021G`u\\#h\u0000qn9/\u0019mL-\"ʣl\u0018\u0000ԩ}9*+P,\u0002-\u0001t%\u001eФ]<\u0012f\"\u001f\u001b\u0011\u0012)*\u0013L\tnDʕ뱲\u0012=ݏ\u0010,\f;1Q}\u0004+(H\u0005\u0012\n$!Iޡ-'\u0017\u0005(?H~\u001d]\u0017\u0005%zuBNLb\rBx\f#\bTrv)\r\t-BɈ\u001aE;k\f3j^ie@R-\u0015PYv\u0015 \u0012ɕ*ڇ.L_QK-[p>)\u001a)\u0011i;I\"<\u0007B\u0013A}\u0011\u001ad:)Z\"\u0011ZFڶD)\u0014Ӳ\u001aue\u0010ˈ̉mt׍dcI\u001fWbڗzl5l<3\u0003-8RK\u0006\u001cedP\u0002\u0003\u0012!]\u0015NŤe;\u0001Z0 dN|+d\u001c)>Qe5\u0019,\u0019,\u0014bqfÉȍyzz7\u001dt\u001a:\u00070iG=Dka\u00105k4R\u0004pGBe:\u0011\u0001iVx\fc>+ί\u001dx<\f@_\f>z\fS\u0007#I\u0015P[!v\t|Z.S\u0001'LgI\u0010F_Y{s!6vh\u001c\u0011\u000bi\u0018Zr|6\b֛c\u001bs`ha\u0011\u0016̂4V\u0003'lUEt\u0018\u0006\u0003ȁ\f\"\u0006\u00143\u0000:Y\u000e\u0006\u001a\u000fxD-\u0012\u0000\\}~^S\\\fVQh]\\RDCze>\u0004\u001b]%\u0019v\u0010=N\n$l\f@A 2U<\"80*\u0012OGؼ&\u0010\u0011\u0014ՁE\u0015~\u0010c;\b\n\"XR/\u001a\t\ryP\u00100<ͤ.BR:`-]J\bpGaJAHL&^\u0002K\u0004B\u0010M;N(7T\u0002\u0012W$a\u0004P\u0010!c\u000f/}BCMsPTPU\u0012\u0007q:-EgOZ*䫴5\u0014#nmsr͇ڼ1g\u000059q8)JǼc\u0011\fΥ:ˎ\u0005\u001eE.\u0001ztCX9\\[MńhHuqDܯ(PpCrY,|+h$R0\\88\u001ap}Z\u0000N\r\u001buՄBy,.\u0007/ \u0018*ZBb\u0004Pk7\u001eOȬR\b\u0001;^=>Dxq_H*L3c&\t P\n\\\u0006AU(C܆A?BF\u000e%(W,)^9tМXԩHk\u0000-\u0004\u0004s\u0013FN\u0006-/\u000b,Ba\t(ÐS\u0007^7(( T\f]DzL&,\u0006\u0002E3xYOѬ98ɑĠUDJ,pQ\"z4:Q\u0012g\u0000\u001dkp'e\u0015@\u001f\u0014i=OGl\f\u0017=0ĩ\"B\u001d&F,\u000b0+V\u0006\u0004\u0003!кO?\u0016Wrõ\u000f4\n5C8FS\b_i^zBm\"\u0006\u000e\byD2xhX\u00119\u000b:\u0003Yp\u0000URܝK(:&ҙ\u0003{FGZYT\u0006jW\"|=`+4\u001a_\u0000\u001b\u000f2\u0005g#x'h9v\u0014\u0012|d':\u0004\u0019e]J9'Rmr\"hCn=iį+\u0012.p*9I`7#\u0016i)\\IcHWj\u0007\\\u0012jQ!E\u0013i\u001d\u001fP\u0011܀-N*Tct/~W\u0004m¸Y\tj\u0012{;\u001em\tl\u001c\n#\u001c\\/2Tdt\u0002n\\c?h\u000fM\u0010lW̷\u000fcF!\b78\u001d\u0002H\u0013\u0018dgB\t\u001f\u001c,-1Wbg-DfJ$p`kS6Nǟ|\t\fA\u0005\u0006䮌ӏ\u0001jG\u001e12hT{@C\fJ>6\u001b*z0\u00119\u0010ςI\u0005ٖV3\u0011H!I\u0013K\f\u001du&J:YXXTl*\r.gM9iI\u0013}e\u00151h-N)d\b\u001e8l܄(F.%\u001a#ŋD1ń8$jD\\03\u001b:\u0000zq^\u0018\u0005v=JTo\u0003;\u00198\u0014\u001e(׿x\\/V\u001bc(\u0005|'!c\u0003@3۲s\ti\nla+\t|܉k\u0015&\tU5Y\u0003.V \u00006~RsD\u0004oB{,VI\u000b蠾vd\u0016KT-% ^Ux8\t]\u0011<,\u0001nK\u0016ؕJdxm/M!\r0\n[\u0005\"G,\u0012\u001e\u0003\n\"xurh+\r\u0012꤫Nůl`{O9\\\rm/\\\u000e_=p\u001a^3qu|SI!yԍ\u0019|Z\u001alO\" F%-,Xv\u0017cbgj{/M#f6\u0016\u0002z_\u0005a\u00033\u00119&\u000eXБ XTo(*Y973V.d?֌\u0000TvJ6`%c\u000fB\u0012`\\\u0006GU\u0002z!<8l%^3\u0011\u0015\u0012\u000bj-Aj҉Buz2қ)`\nia&7Px-~\u001bԜ\u0013>*%2YBLz/8U%Q\u0016+\u0005\bړУC+8\u0016q\u000f8KH/d+N@wṒ6\u00159[&\u0013_#1<1PP~G\u0006\u0006ְ\nC܎A\u0014\u0014CI9Pd?\u0013\u0016\u001blW5Df\u0004ox H!\u0017l\u0004Q\".ؖ\"4wޥ: Z\u001c\r);'[IhIRjnppa~tx\tYM\r)uQE2Ztx1αHmqWSwo^d+\u0016+{;kҔ\u0011\u00157\nu#,c\nm\u000e>\u00118}x\u0018ڝ}-B\r\t\u000b@4L;\u0000V#6qK๢hɅ5bgXE&~\u001e\u0007HâG\u001e\u0011jG1e9i\u001f\u0007D\u0013+V2\u0014ʂ\u000eJ3l˒$_=V1\u00161v\u000b.Tu84Ԋm\u0007)<+\r\u0007\\[&F_j\u000f!((g8̈́\u001d\rj\u0017\u00142z\u0001Ȝ,lipk[\u0019|\u0000NZHZpU4\u0016\nƕ?4|\u0005I\u0006/|4\n*\u001a\u001f\u001c\u000bB(yj@<8;0W;*y\u0018\n՟L\u001bɑ;\u001d#q*\u0018PF<\u000b~I\u001bJ׸dxz\u0002[\u0016xm\"I\u001bY\u0011%CͿ\u001a.\b>\u0015\u001aI\u000e@W{,R\nU\n\u000e&wS\u00126r.\u000fDπ\u0012VW\r\u0013X+.`\u0018X7\u0019}\u0000@\u0007l]Jd@ حIxm$Uea=frb]\u0013\u0014n;W\u001b\u0018M,UI5Y\\h\bpq\u0003\u0016\r\u0015!8\u0018\u0004l\u0007M=ni\\ZmXO\u0007~(.^\u001bI@O1\u0002`$:@+.J\t¿d-\u0017붼\u0017\t>ố\u001f\u0018\u0013椱\u001e>92Ü\u0019^oBg1\u001b\u0007IXt\u001a\b\b6b-2\u0017M-%Y\u001dPw|\u0003,VS7\r\u001d%IPt]Q\b`vM\b\u000eK/P\u000fo]BU\u0002S:\u0014Z\u0012h\u0013\u0000r]23\u000e\"mE(XzeN\u0017TT\u0000ܲeoc Y\u0001j\u0013J|\u001cP\tW?:Vf&\t<̇\"\u0015\u0012/-\u000fu\\+73ҵ\nM|U\u0014J!\u0003XA\u0015\u0017c4iˏtz_G1V9JH\u0011Ӣ״\u0015*\u000f\\/-j`b\b\"͎TnC:\u0010vB5\u00015\bčzᎪ@ϓ\u001eu\u001f\u0016\u001a+I=H`\u0003@ШC\u00068^\u000eorF(Zp [\u0016͊\u001e,KVۂ.QL!F\u001afy`\fs*3MĢl+\u0005DE_Iojt)À\u0013H[daU.GM\u000eB,n\u0002\n\u001411ՠs8CBG\u000fdZUo\bCk8FfA|\u0002]OBjn\u001d+\u0016'ê!I\u0005Bz\u0014~k\u001ckik\u0005>8,\fl*vl\u0007{\u00021\u0005w~~8R\u0003\u001d\u0001\b\u0014G\u0014ǫ'krp\u0013>\"OR\u001bFi w]Vɜ\u0015FC!e500A`\"\u0007:=\r\n1k\u0018GI\u0006T\u001c\r.V+:\bݑ\u001c[tRz\u0000~\u000fDkE\u0006v\u0016l.\u001c\n\u0005\u001ag)-\u000f᤻[U`\u0005\">=]T\t:\u0017\u0001\u0001X\u0000&\u0013l1.YIFҎ\u001diuDE\u0004Nk*qcynK\"+\u001d\u0004K\u0013\u001fNjQ_v\rU\u001a\f4\"\u0006\u0017,PUU'}S\u0002IM\u001a\u0003 \re7&99\u001es`\u001cl4\u0016tzGvDpA\u0017\"\u001a\u0001\u0001j|\u000fl\\ZN\u0011coWN?\n.(\t!*Щb\u0007o\u001f\u0016&ѨK\u001c0d\u001f #3G1j3d\"[yb v)\u001e\u0017M,zL5!\u001a=na/o\u0015+mڸ.\\\tsNҾ%U$ \u0004c\u0019 \u0013ώZ1J3ޱ:\u0006(z\u0019\"\u0010H\u0001\ty\u0012\u0001\"\u0010~툥Q.+!\u0007Ԛ&ژ\u000b]h\u0010Ncx9B\u001aj.G\u0005]#*F\u0012v\u000eW=\u0000\u0019\u001a\u0001\u0012\\\u0006\u000b\f\u000f̆3g\nk9;\r\u0015ނq$F\u0010G\u001aݶ폸JV-O\u0005f>\u000bMq\u0006x\u001e\u0010(-ɶx\tTQ\b \f{y\u0016K\bl\u00174,f\u0012:\t\u000bn7k*r$Gk3x\"ǂg\u0015:\u0012\u001e{ߍ\fm|8UM՜eKJ5sj1 D#;Z\n\u0000s\u0002o\u0000w p'\u00167nU&F@PXn\u0013\u0013\"\u0015vXz\u0012\u000e\u0002yN#\tS\u0019M\u0006ZQWqش\u0000汥mDԲ\\\u0006\f\u0006\"E{X-h琨\u00185AksB&\r\u0007.Q\u000eBB}Kq\u0013\u0019\u000bt\\ǯQ\u001e\trԩ]\u0006\u000fWR\rpP\u00050)T\u0017ujS\u0007lцāc\u0006*G\\-\u0017\u0003ݫ<\u0003GQD.i/T\u0004\u00056P wF^!LR\u0012K\u0019DH/ʣ=r;%v\u000b\u0019>,\u001c|\u000685wC\u0007\u0000Yq@VɭR\u0007pam\u000fϘ\u0010%Ү, U\\5_\u0017ƚ\t%wq\u0013&\u0012bU\u0004WQR\u001b\u0016\u0005z^\u000bpa0|%\u0015\u00072i>F\u0006\u001fn\u0000ӣz\\6_\"嫅\u0004\r~\u001dVD\b[aXuK\u000f\u0017Gdt0]\r\u0005Y\u0001C\u001dfA!|eW\u0000C4{\f\u001e뗱j\\6!\u001e$H܆\u0000O\u001a_z\u001aG0#'\u0011N\u00000y9GB\u000bj[w<\f\f\u0015IYZECo*Rɦ\u00143f\u0003\fR-5>[\u00199\bZŌa\bq\u001bŠq\u000016~fS{$K\u0001N\u0000QX{\u0007,\"\fJJm=faQ\u00178wHI\u000b%\"\u0001sis}kĝɦQE\u000b.\u0000Hc\u0014;\u0005zǛ\rŭ\u001bp)[>\u0003ƣvl\u001c\u001bho<{\u001e@rLS-\tX^OJA,U޽Sj\\ubܭehP\u0016\u0002tмG/c\u0013!?/_\u0015\u0016ȼci8=eQh5\f\u001e0(B;jTf\u00168\u0002v?\r\u001b\u0013p-3kp\u0014\n,L\n\u0016b\u0010&\u001ebþZ\u0003 \u0007I\u0003&=v#Ԙ\u00019BPb\u00025lp\r\u0019-8~\u00002y1D]\u0018T()`(J؝w)Vq\u000b n,bG-\u0007\u0006!nM\u0000ܯ򨇎1*<(\u0010ob4R\u0001EW'\u0017€\u0000\u000fRP\u0001\u0003&f\u001ak2\u0010.|#b`\u0017شWR݂\u00012?tݸk\u0017\u000eo\r\u0018C1ˀx9݊ՃaAIbF.\n\u001c\b_+@\u000f?5hoy)#Q\u0007hhkԟT0\u00118\n4Ks\u001b$\u0018wppɺ1g\u001b\u0012U7w\u001c3\u0012ʯ\n<;AkQwbu^\u0000\t\na8\u0015\u001fڠ0^9\u0012F\u001dXC*\u001c]=\u0000+\f9':Sw\u0000f&{\u0005ogje}p?wr\r\u0004bvBOkMR\u0006s=(n\u0003ڂ\u0019@) \u0010?b=)O׸QkQ!\u0013\u0000e!\u0000bsvtʔZW\u0002/\u001f.:rְ\\s\n,Ǣ\u001e=m)\u0018Y\u000b$\n<'\u001e#\u000bp0|\u0007\u0014P~9\u0016\u0012%q\u0012e*\u0007\u001aJ\b\u001c\u001fj\rd$Zj=<=Rs%\b\f;mI`i֎'9Tn/4\u0007\u0019}\u001cՌ\u0010\u0017T\r]\u0011\r\u0015htl\u0019op\u000fnn\tb\u0018XȮ2\u0013\f\u0003y[\u0004&(g%T(\u0015\u0014=\u0014$QkbU\u0010K7X;\u0003\"p^7\u0019 yI\r\u0012\u001c\u0005:I#X\u000fq5H7\u0010\u0003\u000bSY?;I\u0003n@\u0011O\u0003ˋA-?&d%9\u0017fG\"7\u0000dcn>^\u000fJ\u0016%Ó\u000b\u0016I\u0002`\u0012n 6uwm'-\rYF<\u0005M\u0010~Хd\u001b9~\u0001L@$\u001c\u0001/x\"ȨW\u0006\u001dz\u0018fPѬ\u0004SrC\u0011+q,#c\u000b]0YAi\u0003\u000em9JYZT \u0015[>\u0010+p<\u0005XB~}-Ne\u0014E\u0015o%}2ʽ@y;\\Z L֒q\u0019I\tͳ%\u000e%k0\u001aFe\t*e\".e\u0002~hgW@.A2\"\u0017Hǐ*(2ھ=VG-L\u0014EJ{ejP\u0017\t3܉7wCpy0QFĔqUN=\bg$J:\u0016MZ~^/>ǧ)S\b&ZU9\u00046\u001f\u0005יz:AC&ŭL%i\u0003\u0003twEjA;\n4wlvNt\u000bB\u0013\ba\u000e\u0007k\u001d0(9Å#-u3\u0000'C\"=&B\\,*\t|20~Zw(^\rja!\u0014Y\u0000=kAH1_R\u0013yTA\u0001a\u0019ʹv:ӍEp9M\u0015g%{`8벐\u000bׯwъʯs\u0005䦅9ZR$\u0015*,T70\r1ʡCWcKѹӱBj\n52-JӋXN^N\u001e\u000b`TSH#\u001d\\\n\"\u0015\"&~n\b*ž?\u000bsN\u001f6v:%\u0013%\u0005Y;\u0000-|v\"\u0004͞=0`-lΉz\u0007\u0011^\f\u0010W9W\u0006L6՝oaŚ䩁$5\u0012mE\u001dm<\u0012R]:+\\\"O\u0001j\u001cBJŎf0z@\u001fsĀ\u0000)\"=&pht*Di`L\\24ZH\u0006.\fp+~}WBX<)Q,\u0006\u00020Ftl=e\u001e\u0004烦\u0014\u0003\u0003Oh$bzl\u0007L<\u0005ѷVpT`\r$SWx\f\fcH\u0002]_7b?K~\u0000\u0000'I\n|p29Ij{\u0001ȄU\u0001ل\u0017'\u0005=2S\u0014V=s\u0012\rl`\fwؘ}wô)*n\\\u0018\u001c?R*3\"\u0000\u001eH&nN\u000b(-3\fI}~\"[=FFtX3\u00041\u0019W\"\u000fN}L<)\u0018\nYYB{i\u0005e\fi\u0015\u0016}ξ#\\PRm0 d@Z][G\u0015qUbZ9\u0012@3әn6?\u0003B\\;}Հx\u0019<7J\u0015uHo\\G\r'\u0010w~FsM\u0013,0\u001eJ=7PcwU\b\u001by\u0013RB2\u000f\u0010T=i9V9byI=\u0000\u0005]\u0019\u0010\u0012h٨X:7?U\u0006YP#*t\u001f1Эf;\f+xc0LZ%\u001e-\u0004\u0000\u0015\u00101\u001f\u0017\u0018IN\u001a\u0018x\u001e\u0010\"K\u0001OuXzd/WFʰT\u0014\u0015W\u0012-u-\u0018`Uܲ*|v;'P\u0018<\u0010fT\u0012N1\rkKeІ(\u0011\u0007F\b\u00150@T\u0011zwr\"\u001e\u0019%p$%\u0019+vD\ny\u001e\u001fO\fw\u0000.v!8%;H\u0002\u000b\u0005`߲%yA\u001d2\u0000|RnRS9[]gW䛄v\\;nRB{D\t3:\r\u001dGi\u001d=N)\rT]\u0001b/dyU!#r΃@\u001dcd(Z\u001dȞl2Kl>\u0003̔ű5\u001e\u000b\u0011\"'{xl@Ou\u0012㉔R7igszwS6v:t\\\u0011soi1cJ]W\u000e\u001eMJ\u001f\f.\u0014\u001eѪ\u0003@W(\u0018\tу\u0011\f2tJYܗ5JU!wv#՜\u0014\u0003{)jDKX]8剈C\u0013-\u000b~J\f\u0003fE\u0018xc)\u0010\u0000d\u0018\u0017\u0014{lR\t떫Azy9E\u0014\u001aj+\u0003\n+*ʉSeW\\jj=rJNJ\b\u001cy9\u0017tf΀P\u0002IHN\u0001Ѳ=8\u0019\u0000\fm\u0014lu\r2\u000bi܃pU\u0003\u0017'\u001f\f*%OW\u0014ۭ'4,¿mGiIŤKSO\u0007ND\u000eB\u00101Aph\u0015nAOC\u0003\u001a/\u0007;=B-XS\u001b3Qk)\u0007=\u001b~-a\u000b^\u0012j\u001c\u0019Mw\nb/\u0006i\u00179F\u0016Pؚآnt֋Wm;Pm\u0013,\u00054\u0014\fvFB,\u0006oM|\u0017hӁ\u0012I\fVGH;ݢB\u0014RJ-\u0002T&?~\u001e;\u0019f\u000f)7r\u00176.B9#K@Y\u0007M}J\u0019\fRĀ\u0018QyE8bd5WXT`%Xě\u00181>\u0002=jUS`H8U\u001a\n\u000b\u0010U\u0002\u000et+E0W.\u001e\u0018|L\u0007\u0001Jq\u0002#Qh\rD\u001b1F/F#+AB؉!ylEg\t<\u0019JӃœQP\u0007Z\u00004\u0013jW=v\u001d?om75W5\u0001\u000f\u001f(\nE\u00027\u000bNj (Q8ZǀB\u001c\u0000\u0017.pYσe!\u0019 @N$D\u0019\u0019:\u0002IȠyI8\nKky\u001dsXauh&=r=5|@\u001e1aϵl\u001cL\u000b;h\u0014\u0012X\u001f$\"O1\u0002O H+f\u0002\u0012\u0016B\tZ\u00159'$\u0013Ҿ\u0011\u001f :\u0019\"\u0010\u001d*\u001b\u0019,C*؋\u000e\f;cU\u001ce~V\u001d\u0016V.QM\u0001\u0003z\u0019o 1f\u000e4d \u0010ҰwI\u000e\u0011D&u#'sYp/`;7\u0016yōS\u0012#r8IBBU*i\u0019Z;)\u0003/8;\u0018Ej\rKi.w8҈\u0004[%IyǤ԰UPC\u0000=_8\u001e4<'\"pXi\u001bxۯHF\bP(ْ\rz\u0016'D\u0012N4ˑs\u0004]\u0003bJ1@q\u001c\u0000p\u0002\t\f;DB\ryU\u0007#d\u0005\u0006\u0015\b\u0018\u000ep3\u000bVL\u000b\u0012ť\u0006\u00002\u001ek}BƐg\u0016^T`ۿv\u0000\u0019HvU\u0011n{\u001b\bc.R)PRn_՟&pG\\8\u001anB\u0012&%\nIDZ@0_)\u00009Y*Lu[p\u0004vcvv݆9ҶҖL\u0019PT\u001b]^\u00003i3濐\u000eԣZL\u0013\u0010j\u0002ţA%GR\u00151եvvr;X1p&ݕM3\tshxL$\nKƫؘJ@engIȉs\tjI@\u0011IO\u001dcC`P'U\u0005bbb\u0012o\"\u001cn]'k5\u000fiy\u0002i,,\bp\u0006=hPJHT.\u0003ֈ\u0014phQ\u0003\u000e\u0002!x*\tc:E\f\u000b1\u00040RHa>\u001a\u001dQjGT\u0001+f؜;\u000b㔂EZ\u0018fQFg*:/41dz!\u001eI\u0000 \f\u001d\u0014]\u0006(Ys\"UH)1Ly=E E\u0016\u0016&>\f>ʖmG\b\u0000sf\fa}g\u0000\u0016O/}ʨ6*THD)B1ق%\u0010?yBu|x5`<\"V@\u001aZj,\u001f%E+8pp\u0019t\u001dRi'=\u00113K(3w\u0012ڴ\u0016\u0015s\"*\u0005\u001f\rK\u0015~,G6^:\u0004$#ԢXUF%RKV\u000b;I\u0011J\u0001ryV\u0002yԶ\u001b˶\u0006RF;VIN\u001e\u0003SFU`\f<(\u0019~B\u00057p\u0002'SX_\u001f\n%\u001beUGډ\u001cT8\u001a%\b\u001drzebV=\f-x5a\u001d$E!IPFB\u001eW\u0012a !Ȅ\t>Wzbj5\u001a\u0016?\njvD%4=7(8\u0013\u0003G\u000bɸ/Ogȣm)\u0005MQT2\u0002Z&@\n25\u000438j'\u0010\u0004(N\u0000K\n3\u0013/\u001c\u0012+K\u001b=g6>()\u001b(e*|\u0011㍾I]-\u001f7qB}:CFn\u0004rwf3\u001cC\u0013%\u0007o\u000b@-B8\nS\u0004\u000f'>\u0017$ +8*g\bB_\u00053o6”W\u001e\u0017ROGBsV\u001c-\u0002Ǿ`e~\u001bf)0\u0004|\u0019L\u001bB)\u000e5b9\u001e\u0003($1K\b5Lr5y\u0001us)O\u0016\u001a4I\\$c\u000eǥW\u001do\u001f#nWxF.x委\u00015B4+\u0002\u001e#]68\nc@_\u0010סB\u0012FCbݏ\fU\u001c;42*.Q랩T)\u000e ŪE\r\u0000Ӷ_X\u0005n=n\u0015(TN|~ʺnU-\u0003s\u0005AR%{B,#\fG0\u0015t\u0003Ж(>S1ƲL\u0017\u0013)%\u001d\u0018H\u001edXO*Ԥ\u0012AL~_\u0010ގrngTNɵ\u001eM:6\u0018<6G\u0016\f*\u001cn\u00120U\u0019t\u001a$\r<_\u0019M\u001c3\u000eqRr}ŹW\u001ecP~\r\\\u0002FMvk0oxە\u0006ic%\u0012\u001e\u0011P4\tN\u001e7j:Ji3\u0017\u0013\u0005\u001d\u001b\u0003ɀ#$ҙ\u000efLe\u0001\b\"\u000boٺUv\u0007\u0018''\u0017A'FQU!EGr\u0000ڬ#\u0011I\u0013rNJ&4Ӗ8\u001e[cۃ΁-\u001c\u001bqdV\u0002\"\u0002^a\u0000϶W@mXS>l(\u001fQ\u000f'E\tGv9\u0007\u000fmYt\nۑw%*Mk\u001e7SBN\u001e\u0003M\u001a\u0014TI\u0007u{e|t~\u000f\u0002ݞ\u0018o\nrm!y\u0001}\u000e/Z#R/(\b`Z\u001fG20~90|`\u00021:ZT\f6\r*! E­uw\u001e_\u001e9l̔\u0019\u0007Yr\u0016UubQUg`?\u0004CB(\r\r)!H(AyQKe:d_\u001c-noY/G\u0013ev!\u0016H1\u000e\u0003\n\u0013&aKP(\u001d\u0004i\u00043\u0002\r\r\u000eJD\u0016l>7\u0010 F3EڝDq$D5 Q2\u000b\u0015wݎYME϶\u00030,AjUg\u0012*\u000f\u000fE\u0012Ґ\u0000,\u001d\u0004/\u001b\u0014\u0000x,3 e\rƤ\u001c\f@P8\fD\u001f+\u0003iD'PAHmNREfAk\u0016\u001cnS\u0012n|˶\u000biD}\u0015\u0010\u001eupf3M{(|fX\u0016@ڭ\u0016~tNp\n}\u0011\bEp(*\u0015JG\"\b|!p\u001eEDގD(Qj^rV%Wt\u0015=ɆjjJ~\u001d\u0004+Pm^6ТL5\u00199u@\u0018\fܧ5q+'|r{(s(\"M\u001dcUB:\u001e(\u001c9QSE\u0018\u0014q9rE\u001b\u00121X̢;Wk\u0003Jۢ/d\nq+\u0011>\u0006훋Z(6YvS]\u001a>&g^oc\u0007bkz2\u001f%U-L\fz)N'HQ5)\u0000b\u0019P'T8+#ԈۻW\u001e˸\u001bU\\6r\u001av0%znֲ*xYJ\u0014\u0015kWrW\u0017\u0017w\r\u001b@\u001fvY#5\u0002\u0007!ǭ\b\u001a^K44Y3~!YXO_ߝ*\u000b\u0010^\u0016N\u0002zݎK?\u000e\u0006Cס\u0007 G_\t2z\r(\u000eAW\u0001AێGۻ\u001fZ^99k:$\u001a\u0004ٝrax3_\u00060U{L^\u000b(6-Rݦ\"\u001a|\\<\"UvI%fS)WVj(n\u001d]ۻov\u0010'v7p/r2R\u0000!'\u0011<2<ו@=y}ۡ5D\u001d\u001a\u0011SQ\u000bNEӞ:hU#a~ǔ8\u0019\u0005YekqGB\u0017kA\u0018gx0q;:ݕ\u0017f\u0001{xs\u0016\u000b}je.v4O dH<)25MUh8膲\"^j\u001b\u000eWΖWn+ɶs\u0017F\u0004Q\u0000c҈9\u0011Qrb\u0012\u00068n\t(M\u0015\u0002*|bG\u0005\"p(\u001bA|)kP\t9\nިmk\b\u0019\rfh,Ʋ\u0019\u0011 q>#-ib]Dը-9\u0012q<\u0002lfҮ)\u001b\u0003w|e}\u0003ºh6|\\\u0011aI*ӈ\u0016a@|\u0016b\u0013K\tGo8/(4FmJ\u0002=!`%\rX\u0006d\u000eRȹ]żm\u0007!\u0014K3\u001f:R{4BN#(7QH(SI(`F8eքX|)1LF|lƥ\u0002j=Z4FD\u0012!\rm\u0015XR`\u0016W<屌\u0000t\u001b\"W\u001dš(TffaJV*3\u0014\u001b\u0011i9\u001e;\u0016Hk~\u001b\u0000s\u0010)ĠY\u001e\u0006iT$J<\u001aI~(\u0013̔n\u000f.p\u0011bPFexLV3\u0016k\u0011b#Bl\u001en֎evT\u0000)\u0004C\"v=vF%RIJ\u001ehQ\u0010=\u0000\u0010hkcSյ!&\fl##\u000e>\t\u0019\u0007L\ty]G\u001d\u0014\u001dFZTV\u0003p\u0003/Ψ4\u0010\u0012\"v\u0016u\u000b̪&\u0005fUR q\u000fx؊/Z@;v\u0003\u001bc2`@CZtO譨vdЇhq\u000f|u7FYvAA\"\f]\u000f\u001eU-\u0016J\u001a\u0006,\u0005|Z\u0013\u001c&\u0014ܸL>f,\u0000(\u0003\u0015jZ$Q *\u000bQ\u0011PCΊ)\u000b\u0018\u0010m0t\u000b\u0018#kD+E\u0002욌?AZSzr,&E8\u000fU\":9ا4\b?hSo\\xK[!wMDF\u0019Z23\"\u0007\u001d\b2\u001dR&`ܯ2\u001aډ!xiP\u0005\u0005Z\u0003nyG.%\u0015\tL=)VG[RYxR_\f1\u0016p}\u001e\bA\u000e\u00172:QX\u001a~D\u0012.OT\u001dδU\u0004T%U-h`\u001e]/O0\u0012no8 -\u0000\u0003K(8,RwVl1)D1\u00076:g2JD1GvK\u000b\u00119\u0019>j_LN,=2zNL4\u001eDP\u000f\u0015\u0004Z\u001c\u0015apڐw6cklFgkP+\u0014\"\u001fS\u0011\nS.,B\t\u000e&qlGXh\u0017=2xrPZ\n+o\u0017b@\u0002\u0011\u0006EMhE8\u0019HzjKd\n$1pTF\u001fRM\u0006\u000eS`'\u0015\u0005{\u001dGPmү \n\\NUbRmZ\u0018ԦМ\"\u0006Do\\E:D|Ԑ\u0002\n<\"f*\u0003A\u0005\u0002`D\bo%u|]\u000fU\u001b.nb5RJ\b\\NYr!Gc$uИ\u0010oG^\u001e\u0007ClGW (<\u0011@%\u0003\u0014Hp7\u001a!PnGm\u001e\u001bn='\u00051EEp헒wG0ŒN:3:\u0017*\rha8fԢ\u0016N\u0012\u0001)>\f*\u00194\u0013\fU\u00150v\u001ct\tnv\u0016xrɜh*\u001eC-\\\u0010so\fIXQn3(\t=Rf!|Pb8\u0018Aı).6ҁG4ѫRvv\tn<1yc\u001e<1VɅeU+\t\u001c\u00193$\u0011A\u001fC,:\u001e>\u0014@\fS;X%\r\u0016\u0007\b\u0002wf\u0016\u00125l\u000f|o1\t\u0005ht\u0010J-\u00035+h\th}-&외Leɽ:ѩn,n_M8\u0013p\u0016{<\u0004ןw\u001f\u0004_**I=@1\u000eۘ\u0007ǥДĘԙɈ\u0004Tߴ\u0015\u0013\u0015h*Vky,\u001fc땦r)$ԏ7)π\u0006&\u0013\u001b4\r@y\u0014L\\>cSY\u0004;T#\u0007%m\rs\u0012p4* -\rB\u001e MwU~/\u0002*{\n6!]2p\\\u0014`\u0016U2z<\u0019ˉ%\\8\u0013iv\u0014h\u000b\u0013U\n*Z\u001b\u0004z\u001e+5\"\u0011y#s6(r{u2|\u0005V\u0000Y RESrK0\u001e\u0006\u0012cH>9\u0004eJO\u0014rn_MNh#\u00018\u0011<\u001a\u001eJT2J@6\u00010\u0000+бqpalt\u000f\u0004$,`1P-|L\u001e\u0003T*18\u001e.\u0006=K\u0011fF\u0005]'-@6jA\\\bg\u0002\u0005jsx%fU:ss \u001b{\u001em#\u0004\u0007U%JYL,Ncٗ3KX\u0017[\u0010Y\n7X\u0000N\u0010#xWxU:U\u001a2\u0013oB\u0010\u0019#.k&\bUR+lby<*vv>\u0017zj06sq*,[XW\u0015ɬص֌.#\u0006CG\u001c\u0019UϹ\u0002dt\u0004T8ĩN)F\tLJY\u0018w{lg;C%U\f,)x\u0015/*5u)K\u00180I\u000bhH_E fIQCnGh)(wq7#\tvp\u0000@\u0010Nڸ3\u0011/\tA\u001bDQ@YfK\u0011R\u0017Yp\u0016,GW!p\u001aZe5c,Տ \b\nOVE5\tK&\u0004hwami\u0007jH(\u001b\t3\f83p|{&\u0012\u001c?=\u0007LYI\u0006\u001524!+\n\u0001oX۠\u0004q_\u0015rᎤ_D,%b\u0016S&br#xc\u0007r!1%\u001a\u0000\u001ddP\u0016V\u001a`Z\b\u0015\u0001P\u00107(V,x^\u0004K;%`e٤\u001a8\u0019\\Lzġ^R-1!M@'SKewEw\bqe[x\u0001\u0006q\u0015\u00163\u000b@{]\u001a\u001f\u0001[!R8d*trk\u0007\"nWn\fYm\u0005 \u0012o/\u0013g#@]|Z\f@\\ѕ@\u00059\b\u001aNǤV|\u0018h(Lcχzӛk`\u001b_6ü\u00017\u0019S2\u001b\u0003PvUV\nJ咘Ʀs\u0017J4\u000b\u001bʳBVw[n\u0018M\u0010U.{\u0018(:q\u0006-5+!wXxވs\u000f\u0010a1W1\u001b[oipP\u0011PZR\"n\u0003\u001e\u0001Vƛ[.Ɯa pA-ZqZ\be4p\u000fG\u0004\u0017Ƀ\t\u0003\u0006_s\u0019\u001d\u0016H\u0001b\u0012CBO\u001aU&3jy$nLnWZ8(PM\u001d\u000ehɾDO!\u0017C\ftp\nRx\u0006&IOxPA\nw8\u0014\u0015ʄ\u0015 =V\u00018%*\u001fPAP:fe\npb!iXB(֞`\u001e:\u00102)b֘>\u0004j\u0001(8C\u001dq\f\u0000ڢLWʕB^n\u000ep]ľЯK\u0002Q\n(|Z\n@O/Ƅr̛&9q\u001d;Y.\u000fej,\u000bRm,\r\\\u00011yAb\u001f\"y_p\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26xTpbuRgi؇\bJhDVR(m.?v\u001f1\u001f}ý\u000f?{_p\u001f}ý\u000f?{_+Q\u0004V\u0004oc\u0001?1p0{2dl4딥 \u000f\u0011\"LYP۲]8 ?{_p\u001f}ý\u000f\u001e?{_p\u001f}ý\u000f\u0003W\b;\b\u000e\u0002+\\.̞n\f)>\u0019\u001bM<*81x:e4HC1D*\u0012YIL\u001fepn@۽\u000f?{_p\u001f}ý\u000f?{_p\u001f1\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26xTpbuRgi؇\bJhDVR(m.?v\u001f}=}ý\u000f?{_p\u001f}ý\u000f?{_+Q\u0004V\u0004oc\u0001?\u0015.\u0017c{2dl4딥 \u000f\u0011\"LYP۲]8 ?{_p\u001f}ý\u000f?c?{_p\u001f}ý\u000f\u0003W\b;\b\u000e\u0002+\\.̞n\f)>\u0019\u001bM<*81x:e4HCH%4Dz\u0012YIL\u001fepn@۽\u000f?{_p\u001f}ý\u000f?{_p\u001f}=}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26xTpbuRgi؇\bJhDVR(m.?v\u001f}ýǼ\u000f?{_p\u001f}ý\u000f?{_+Q\u0004V\u0004oc\u0001?\u0015.\u0017fOVcdl4딥 \u000f\u0011\"LYP۲]8 ?{_p\u001f}ý\u000f?{{_p\u001f}ý\u000f\u0003W\b;\b\u000e\u0002+\\.̞n\f)>\u0019\u001bM<*81x:e4HCH%4SV\"+)L\u001fepn@۽\u000f?{_p\u001f}ý\u000f?{_p\u001f}ý\u0006\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26xTpbuRgi؇\bJhDVR(m.?v\u001f}ý\u000f\u000f?{_p\u001f}ý\u000f?{_+Q\u0004V\u0004oc\u0001?\u0015.\u0017fOV\u00144딥 \u000f\u0011\"LYP۲]8 ?{_p\u001f}ý\u000f?{_py_p\u001f}ý\u000f\u0003W\b;\b\u000e\u0002+\\.̞n\f)>\u0019\u001bM<*81x:e4HCH%4SV\"+)\nTe-\u0007&V\u0006\u0004Q%?@etv\u0000BƂVvZ\u000b\u0002c4\u0017\u0007zR#OТ<鱧.8~rK\tL\u0000wDEni\rp\nB\u0016c\u0003Y[mYk\bi*kY;)pdpd\u0016{j;\u001b e\u001bt69G\u0015`mȴ\u0006[HV p5e2Crcx\f 6.\"%`\u0014\br\u0019k\u0011cj)D5fq\bTFv\u0007\ranX\u0000g\u0019\u0014uyY\fY1\u0007pP\u0001\bKmG\f4\u001a\u0019 Cĉ\u0002_\u0004Gd2p\u00143«6ӆ\u001aȹh+\u0001Aj2垶Fg2\u0006h\u0005\u0007\u0018fcm^$c\u001f\u0001\u001fr\\x\u001dS')1hJj1\u001dk/\t\u00003x2pDz\u00130\u0013\u0004\rR#\u0002#!'%#T:5Bl\u001d1\u001c%6fM?B2g1k\u001cV_W6\"\u0006i8:pRi%3و\u0004ǁp\u0000\u0019m+TQ\u0000\u001a/\u000bc|E8vX+\u001aa_M\u0016#\u0017G>\u0019\u0000P\r<,謧\u0016\u000fȂP\u0018\u0015rdlM\"\u0010Qʶ̶\u001aP!Hkq\u001fϓb[SYV̏zR\"ʴ\u0012b_\u0001r\u0000\u0017\u001a\u001e+R圔.^dً.!.\u000bAh=\u0004(Y\"٘6vd\u0012P$!lUmu \u001d,bGG&\u0016[\r\u0017\u000b'DaVtt@T`>ĉ\u0005w(\u0005\u00001w\u000bw\u001bPG:WRaY\nd\u001cڈI\u0005\u001bz\bha8~o\"#\u001eOt\u001cº\"5Y:-\u0018 kC\u001ek\u0012\u001e{^\u001an+=3\u00182-\u0014҆Xk`Yvou%\u0005\u0005\b*[ftK?/\n'@̫)/\u0015,\u0002\u000e8J\u0006Psu\u000f3p|k*ّ0\"Ba\u001e\n\u0015A(Z\u00055\"L\u001eOҨ+9B%&\r\u000e1%U\t\u0017*|\u0013~)\u0000\u001cc\u0001ۡ\u0014Dd\u0006ͫXw\u0013-\u0013\u00171B+󯄯A1I\u000bs\u001e\fJ\u00066\u000e;\"m\"UU\u0018+\u0019\u0011\u0012\u0010EC\u00176#PL\u0011 \u0013@b\u0000_R-m\n]4m\u001b:N6'3WUpW\u0018}\rZH#_pCRBПźO\u000b/&b\u0004i&\u0017M\u0019\u0017\u000ezLKH\n\u000eN ىU6\tǮr=\fB\u0002\u001c\u0011WX[wVV\r0~ix(d\u000fBՠ\f\bS!p#GXG}Y\b\u000f,\u0016\u0013\u001b\rU*3\rMyW0\u0016tuv#2A1.:\u000b)*d\u0014\u000bFI\u0001.\u000f*\u0014y\u0013HP\f\u0003R\u000fBA\u0001\b%%Li\u000b\u001dBq\u0018vMJx~\u001bVo袿&=o&\u0000G\u0019~SA\u000b@&\"2t\u0012@NI\\4MU3dE\u000f\"X\"Jxؚ\u0016孓\u0001\u001b%d\u00150@\n_wʆ^ȍ'}hQc\u000ek\u0006P\u001e4\u001e\u0019\rHnF@$AY@(QL\u0004\u0002\\eFm0M\u001caXk~/K.\u001cHVv\u0012A\u0011E\u001c\u0005K'Z၊\u001e[Id\u0014TVaԮ!EZ醣\u0013Y\u0001\\Liʐ\rRzO\u001c$9\n\u0010`!ij#{\u0012Dz\u0016Z\nz\u001c0\u0014\u0010lյv`w܌c(\u0016*\u0017\u0012 \"\u001b\u001euOxe&D,+\u00018/\u0001AƬ\nXQP_\u00161\u0001\u0019>豆Vp~MH\u001am\u0005o8dQ7&Ğd۫96-+QJ<\u0015]_0XVlc@/BBcaVWz޽o\f8R\u0016\u001bzM`.6`FDE\u0010x]cTY)#\ft\u0016\u0015p1\u001cRUy.\rc\u0010kJV\u0017[JQ\u0001%\u001fY7J\u00137P1(>\u001ehGl\f\u00047uj8$x!EAZ*\u0010\\t\u0002\u0010R\u0016z8E{8;\u001b\u000f\t\"]z+R$'D.r:\u0017wt5\u0017\nquI+\u0018Wu5\u0004ِ\u0010\u001fd2X\u0012BޑSp\u001c)%G\u001c\u001ah=\u0016'\u0010\u0005.X\r\u0006wV/ezkp\tII7~/pʒ\u0015\bD3-\u0012\u0018\u00104\u0011ULvCH6\u0017):D1C\\hiEIۖ{%Ɣp-,A{PƸ\u00079\u000ef\u0003p\u00020,\u0003DE(\u001fc12uN\u0017\u0016g6Y9t*:V,hD_R\n\u0012IJQ\u0005\u0002īS*j%L=O\u0005\u0014&\u0003VV\u00197ϸ~J1\u000e%*Q\n8zl/0T8O@gTJ+QlE*]Ţ϶\"\\,\u0000Jx\tekBg‘y\u0003\u0018\u0010\u0012M^Ҙwk\u0016F9]1HL<\u0006+\u001aUJ͍iM\u0002}N4\u001cMӛ\u0013`iVlقu*M{\n\u00122>\r83l,p\u0015ɔ\u0001ŜUR.jzU_+Z\u0014\u0017L6B=31}\u0003M\u0012\f*Fk@|nBp\u0007˄4\u00020P(\u000fH(d.qe9R~l)\u0001Ѣpg%c\u0013\u00131A\u001ckeC\u0012\\Q2 \u0011R$\u0011!ޅ-%\rךl\u0004N/\u0002r+c\u0018\u0018. W\u0005\u0015v,u\u0015\u0016\u001d2GJc\u0015Z\u0015pW\u0018'dl\u0002$Y\u0012bs;P\u0016\u001eЌa_i]\u00180AC%Kg`hz#\u0004\u0018\u0002G@E\u0004I^(=ƒȸs~ʇIȐ:\u0010\u0014\u000eC1z\u0012Ț\u0001U\u0018r\u0003{b:*5]ǥX@\u0007P7p+W\u0000de\u0018#k%\bJ=\u0016oF~\u00127\u001fD\u000e\u0006R\u001fIyqYL\bU\u0017S\u0004t^$tH\u000fG*x^Fm|XaP\u0012[\r^0\u001c!%\u0015\u000b\u0019r(\r%\u001e[kX\u0016M(x.\u0005ucIL\u001a\be\u0010d2z)#\",Hx&(\u0012\u000e\n\rB$XuJ\nU\u0004TX%oJBj\fGEkgg2\u000e\u0005/VԲ΃\u000b\fҎP\u0007`n\u0018\u001a\u0005k?(J\u000bT;&\u0002u9qފas\u001e9\u0000[,\f+g<0*VC\u0011|\u0013\u001c/\r\u0006m\u0014\u00029_o\"1l\u001b\fsg\u0005\u0007!\u0019\u0000q`X\u00159\u001e{[\u001bϢ&SѴ\u0017W\u0003\nyxBc5^jv\u0007)bO\u0016PC\u0013)m\r(+\u0019O\u0001\u0000\\۪>\u000b\u0005B%\u0002\u001dT\"P\u001e%K\u0015@^5/Tu\u0001\u0010V\u0015B\\S\u0007yYԋ!m4Kg\u0007pG\u0014\u0010\u0014DR\u0010iO\u000f-FpI,8z@\u001bg8w|Ax\nw5wпi:\rZ\rR(hHB^$\u0003Pc\u0004\u0010\u0012\"\u0012פJN\u0000Q]\u0016vYL\u00125HR[\u0016A%\u001e#r\u0017Z͞yD/^o#k׸$l\u0003k\u0002\\6\u0018r\u0013$F\u0002E8D5:\u0000P֠(\n=m\u0001\u0006]%(Y\u0010\u0010\u0012\f\u0016G:E\"\u000f_\u001fF\u0010H\u001bnD\b̛ENt\tO(\u00056f\u000eVA\u0004VSLlk{L\n^M=@=r+i\u0014Ԭi\u0005؀U?V*e\u0003\u001ba5PC\u001bDG؏\u0012 j\u0003B~F\u001ba3^NR=3Vqb\u0019Y(V?1)O_\nX;\u001f7zK!Ŷȟ\u0000NWG\b5\u0007S\u0018_\u0006\u00011e@\f\nm\u001e^R\u001fSL՞\u0011:;#aX;y|\u0006-b:ӑ;5)sWA\u001e)\u000f\u0004PAd\u0010\u001e9]\b#Af\u001eߊ\n^?svL\"Tmՠף\u0011’\u0014f\u001d~G\u0016'\\hq\u0001°\u0016\u000b\u001c``˭<\u0017\u001e7Y\n<Ԋ+D*ޟy]xꛔU:\u0019^\u0016\t!\"DZX\b\u001d\u001e\u001eGV\u00195\n\t\u001c:]\u0018hr\u0004;܄\t\\\u0004 b?S\u000f?;@\u000bepHa#\u0011:%s^u.*\u0017EVBIS\u0006R8Vx#K\u0011\u0000\u001a\u000b5飆\u0002+\u001ek\\GU1N/z\u000fV)H$\rVF&yg9\\d\u0015y\n-\f@?ΜwmD_$*/\f\u0017)XX\u0012G|\u0004KlN鱼>\u0018r*=\u0010\bP\u000br&)О^e%>\\h#h\bV\u0016\nNVKSrn+\u0002k厠6{A\fN\u0004\u001f)\u00001ʃ\"q\rĦsga$Jo`\u0018|M|\u000e+;@\u0016UV\u0005XS,]\bu!`$@K(\u00144\u001b؊^P\u0006\u0016l5mH\u001co`G7^J3$\u0017\u0003\u0018\u0002)\u0002%ZRR\n*[\u001dS\u0004]oVkUjj\u0014D\u001caE.G+<\u0010\u000029\u0001 僶bz\u0004G>F(q\u00158\b\u000e%rY\u0016v}\u001f\u0005\b+\u0015 M-\u001a/\u001a\u0012JM\b^k\u0003\"B\u0019\u000f\n\u0002c:\u0015\u0011s\u0017\u0018z\rDJ\u0005cI.*\u0018E%0\u0004E\u000e\u0012@=\t\u0014Cώ#;\u0005ϲ\u001e\u000eP\u0004\u0015\u00044\u001eYA!mD؄JP\u0016WU#|\u0005JM\u000b$\u001c8R7|t^\u0005:𔚖\u0011{0JTr[F/y\"\u001dib@nGXzLn\u0005X\u000b\"I\u0018q~JaPt\u001c\u001b(`8+ᥗ\u001e54;X&\tg\u001dήN\u00074VHt!Z{(\\\u0006f\u0007X`S|hd…\u0016j4\u0004\u001bMY\"j/{\u001c49\u001ai\u0002jΊS\u0002Bjs>\u000f\u0000[k\u0001G1XG[^[\u00038\\H::5H\f^R\u0015\u00163OO\u0005\u001ar\u0011,A0\u0004A\u0010` A\u0010\u0004a6C\u0003r\n\ndؒ):\u0003\u0012@1EP\u0004b\b8\u0004!d\b!\u0002E\t\u0010\u0012C\u0014F\u0001ae`Vɟ^R\u001fO\u00176i@ߛ.\u0004I\u0006~硋{#/\u0010痵Y`\u0005~ :^QJPǂ[\f\u001f{X,\u0016U\u0014CBVMY\u0001PqX=0ar\nDa]!Ǜ`\u001a\nX\u001c2\u0006=3Op\u0018\u001b-Ϣ\"zגS\u0016+Rk\u0000dT~'s\u000efXG5\u0015;OL\u0006K%wE=LeL\u0000ˠU\b\u001810aX7jr5ۄ_CY\u0004K$\u0002&-=c<\u000fJZڙ%TyxN2F\u00164\u00170F\u0005Y\f\t\u0013\u001e\"°\u0012@z:`\u0006\u0005%ѝj#âm8\b\u001c,qR\u0012\u001dR\u0010z!L4\u0011[VT$p2\u0002&}syIR!L\\ \t\"\u00154\u001ax0M\u0015|T(!Y8d0FbJQٳ%f\r\u0013̟J\rU|\u0006J'O¥\u0012X\u001c\u0006|W*T\u0015~O\u001a-82d\u0017$TSe\u0006in\u0014(aFHO\u0005 S\u0003U2U`\u0018!ڷ&\u0011r[\n(g)l_8&>\u000b0\u0014̈́\u0018K\u0018b%G!˞K0\u0006K@\"+ HSgB܋з\u001a\u0000˂v@L1j*\u0002`/97\u001654\u001evmO)=T3\u001c\u001fMNiFg\u0018*!rW)b,CTϳ>y_%!=~\u001b;\u001c\b-\u000fb\u0016;'@ \u0001.P?c-@M\u0013\u0007\u0003$U\u000b\u0004\u001b\u001ev5*G\u0014\f\u001ecWe5\"x@\n(Aά'g91^H\u0005S\u0005]\u001btvV\u0011XuP\u0005\u0013\u0000@Q8?o$\tiJR&\u000b\u001c\u0016PT.~*\u001fB{[}\u0004O1SP5f*Q7h\u0014ddT\u001fXqm\u0016TJPIqjP94\u0019B\u0004&Du'sGBPH\f\u0005\u0019h\u0017hF\rWv\n\u0005tMo\u0010\u0001A\u000eb9*5]0^- E\u0015\u001aF|\u0004x\u0015\u0016ܹ\u001e>.t,\u000ev_Q\"`\u0016\u001div@u5r>#UilBud\u0007C3Ĕ*\u0000+bǭA^@->t\u0012ϙN{?'x\u0019,93N8ϙO9[{N1s:\u00199Nq?g:l?h,/9\u0001?g{\u0012\u0019s2ǐYgs3s\u001fI}Nn\u001e\nq+R]MdP\b\u001d[\bWD47\u000fk\r\u0002d\u000fza\u0005zlHG41Q\u0005L;\u000b00x(t繸\u001fz\u001fL'I\u0007g\u0005bs0W\u0002Vz'rP\u0010\u0000\fB{zM\u0003\u0000xd\r'ဧ瀯Q\u0007\u0003\f[\u00053yp\u00143`\u0015%ÀK\fy<43*òܛy\u0001t\u000b\u0010\u001cZ\u001d\u000f\nDT(d\u001bpZ\u0007L\"\u0000\u0000D\u0000\u0000\u0000\u0001ZZZ\r,P,\bI8$\u0015z/sf\u0002賑\u000f%L'l*P^P\u0010>\"\u001c\u0011>\u0006l:U*s*HpI\u001c>B\u0017Çx\u000f}}:\u0012>%;4A_4A+$_\u001ew/A\u0007V\u000e(e\rb嘺B\u0004\u00064{\u0003\u0003BF7UqC\u0005|^\n\t\u0004L\u0011a)4@pkB\u0005FJ0DeD\u0019CwB4\u000bF\u0006}\f9MCȵ\u000603[56\u00066j6g^M\u0012Uݑ}\u001b/.\u0012`̖0%owB\u000bA[`\u0000@''\b& Bpfñ\u001dgO\u0005\u0012HȦGVQD\rIG\u0004l\u000f\u0003ls\u0013\u0018@WtnĖMĪH!\u0019e`%\u0002R\"\"\u001d3\u0010tV\u0002\u0011ITš\u0017D`F\u0015_Qz\\#sLGs\u0010g%\f \u00029۾\u000f[\u001fRǎD8L\u00009pP \u0015׫\u0014\u0007Zx\fc+`M\u0003\u0003P<\"A\nc!tH9CK+$/-Iw#p\\qL\u0019e*H2xSC\u0015k_1=e\u001c>\u0006\u0018B4\u0017RVQk\u0017\u0017|\u0017uH1\u0011\u0019Z\u001bI9FV \\Y+\r\u0015\"SXFDA@)\u0019\u001a.\tdY0\u0000:I\u0018@AJ;}[@ClNuR݃>\u00150 X߆5\u001cƩ\u0010\u001ail\u0006\u0000\r=8֓!{\u0016\u0007\u001e;\bdċ\u000e3z\u0017K%L\u000b$(\b##\"+ķ\fjO8s8K~\u0006\u001a|$jԓL5cO\t\u000bD\u0012쪲|#Z\u0003\n\u000bQrU\u0007\u000f\u0010zPn\u0003\u00121֒?LC\u0018D4p8(xJR\nu\u0002&e=\tCIr[DNKDTK2>\u0006H\u001dCeRH\u001fYz\u0011#&\u000b\u001d`ޖܟ\u0013=ikF\u0011\u0010CB\u0014\\iU\u0005I\n|\u000bKF\f5\fDh\u0014*̥`\u0000U6B\u0019q`\n1=Mm\u000f;ѫ\u001d\u0004h:dDvg׾,*\u0015B^U\"U&\u0002C81b薕EыhLm0xczyeLӀ4_hҁT\b\u0010BtF\u0000\u001eiE\u001a9S*\u001bS>\u0006wX`>+e!\f*/uw1IY\u0006_R7c\u0018|\u001c\u0018MʲFCžɑ\u0001ZΤʬt\u000f8}\u0006\bn\u0011،EK\u0005\u0018|7cLWgM\u0000\"7%T\u0002Ȁ}Gvx \u001eW2r|\fj\u0001\"K\u000ey+'ʺ6b\"$s\u0018\u0012h\\KjeOۢP\u0018`Q\u0017P{~GPlжgho\u0011p$\u0006O\u0003`7Rg:\u001coCvf!`\u0002aD \f0괵\"\b#Σzpex\u0013&(T)\u00175i\u00037JtzU&T&IJ ijlWB7\u000eI\u0004\u0004[\u0019O\u0018F\u0016\u0013\u001b!|9yaq\u0013:\t}\u0011}\u0019ey!>2\u0005\u0012S${W\u00009#\u0019uM\u0003Ղ\u001c%\u0014\u0006@SE*L}з>*VW%Ф{(jG\u0002rLfG)ACh%\u001b\u001a\u000fE\u0002\u0001Fy\u0001\u00160Z\u001dorXDf0\u0011\u0013'\u001f\u000b\"\"B'Y\u001b\u0016\tբ\"\u0003%\u0017g:hB:L\u0017\u0007@K`!\u0019$\u000eN}\fpG\u0017\u0017cE A\u0012S(\u000b\f\u001fp5T!bb\u001e\u0006,TX|*\fp+\f\u0017l\n~WP\u0006n\u00066(\u0006߽o.2wVwc`pwH\u0018ُ_MM2Ӿ\u0004jߣ\u001f\u000fW%ϛ\u000e\u0018\u0000F\\\u0006߬VQL*[P-Tmc\u0010^$]79*\u001c|Φ0Ca\u001d#b\u0015=11,d2\u00185O\bGW\u0018E\u001c\u0003/\u0010\u000b\u0019}CfL-߂Hi8lA\r>|\fIx-I(\fzP\u001dU˕4\u0002z{v\u001d\fxJ\tH\t\u0014\f\u0012\u0018|\t\u001b\u0018|\u0006\u001b|\u001b|R\u000ez/k\u0019c{QfC\u0015\f{m>C`\u001fήc߲c2\u0019\u0010\u000b\\M\r࿅{D\u000fJ\u000fS\u001a+R\u001b\u0012\b~\u0018\u0005?Sx\u0000G#G\u0017\u0001Ӝ࿐kә\u001b0\u0006?k̃\u000frd\u00061+<\u0003Ԏ}P7aE+\u001a)9\u0011\u000fƃ\u0001F6CZ\u0002N}F` <0\r 6\u0006\u0002p\tEwzr\u0003c\u0007H+\u0004\u000bi\u001318\u001eLaRzyn\u0002\b%xGD\u0007I0\u0002>lRGKbƄc\u0000Is.л:\rsoY\b~\u0004\u0014\u0010ivhi6q\u0011)q;I\rIW&S.\u0014\u001dM<܉\u000eӋ\u0001b\u0015h\u001dTMT*Xv\u0004>wX\u001b\u001b%\u0006\"\u0019a\u001cQ\u0015\u0010v.TxƹF\u0004\u0005?b\u0000\u000b¤`ܲ?h\u0012Qb:?\u0018}f<\u000ePZmKg\u001bvu\u0015'\u001bJSҭs\u0004ڭ*.2\r\u001dYе\u0004D\u0000o\"\u0002^i1=A4@eJC\b=d\u0003jK\u00047Sʾs4K\u000bcCw\u001d:W5\u0016\u0003:qr<|+jG\u0004k\u0019\u0001\u0013\u0006\u0018F=S\u0002-C#T\n:ъ\u0006U.xP!;d\"\u0015Eb\u0000ֳaKIS31Qi<\u0005S0v*ˆ6ji`V\u0005Zqm\u000bt?\nC\u0016\u0011gD\u0010\bhD;\u0002\u0003t%\u0017wlc%w4\tq]p1cWiD3\u0011ƙ\"\u0013EF\u0016D4ePObS\u000b՜-e+\u0006MӽŲ\nluDž\u0016\u0010d\u000e6MG\"w2k؊\t1vbqry-yB\u000e12\ntPhLD|-)eP\u0014\t`\u0003TH RHH-+R Ug\u0012P@\u0010bo`l\u0016\nE\u0003!&\u0002q\u0010\u001a\u0003ZTo6|K\rKQs\u000e\u0014DrW?11wq-cRqC(@\u0000i?85iTHT\fr#\u0003\u000b^Cu߲\u0018Śd\u0014\u0010\b5t.m`\u0013|\u0004؉Lg\u000fs.\u001cѱ\u0000aT^\u0011\u0003qLV\u0001fc\u0000w6-\u001fG-V,ZW.Fa\\4\u001d(+\u0007\u000f\u0015\u001bBT̒+\tqe%\u0004\u0001l\b1ȫUA~\u0013:*\u0002(sFm{$r\u000fXH\u001e蜜\f@6}pHF9{\u0001)!G\u001a91xⲀ\"\u0007\u00161@j*E,\bYHܧX^N{m!Kw4z\u0005La\u001e\u001f/\u0006qF\u00111ˉ(p\u0006j>{t\bQ\u0003\u0003zEAʠV\u000b!_P;[\u0010׈$AY\u001a|?\b/M\u0001\u001c,:\\J•ma\u0000\u001d\u0005\u0016Z\u001a{Gk986-R%\\=82\u0006Ӝ h8\u0002A\u0019i;Fiv[J~0E\u0003lG&s,=)FJ X&\u0002o\\hC\u0016\u001d\u0002v+\u001f\f xSG|qd*l\u0011x'j\u0001\u0016\\\u0017񂪕\u0006&\u000f\fl+h\u0002B$^~\u0010\u0018`az\bM\u001f@#F\u001b0\u0010.㓤0qH\u0017?S\u0013A\u000f\u0007ӂ\u000fd4D$f>\u0003\u0012o\u001f\u0003@U\u001bPP\u000eR˰ǰA\u0002W,L&1JseI;\u001d2\tw#\u0001\u001cc;\u0010lV\f\u00187#\u0010\u001dE\u0001$\u0012((\u0018`Y\u0016\u0014Va6)DZS+)'\u001fQnpQg'\u0015Pb[(Ě 2_qor)\u0019\u0003d\u0017qP<\na\u0010ݩ1\\\u0018M\u0019k19h7i\u0004<\fpJ\u0016f,&\u0019w\u0002s~\u0014ahBy@iL_pbhPs_j\b?\u0000R M\np1oXq\u0005qFZ4\u0013VMԯFjIH.AB\u0013\u0000InK\u0002s*$h\u0001r\u0019a7\u0016[\u0013ɇ\u0014֔y~|5\t'c\u0012\u0007qCPP0К>e8\u0019\u0001J\u0006Q\bi@ *\u0005\u0013~B%?Q*\u000f\u0017?]ލ\u001cj\nPa>\u000ftM4\u00076\rf\u001e\u0016\u0018`RH\t)\rw[E`RH8\u001cP=H@\u001e\u0002:rP\u0007T>\u0013o\u001fMWpcUg7E*P\u0013\u0013\\\u001bCQ\u001b0b`\"\f\u001dF%4\r8\u001d)\u001e#B:\u001b3\u0010nX̺L\tв9\n۴k\u0014a@kQ`E`\u001c܇T]lt/~\u0018\u0016\u00186atrkx#`0\u001f \u0000^Dm\u0003K\u001etvfDF+$`:G<\"^\u0014KDA#!\u0003qYbFV0U*oE;\u0010HOw>\u0006`-\u0010sl2f\u001d\u0011(淒>fY_=V@9^D\u0006\f-\u001f3I|V\u00195Xxh`̎x{lRd\u00138\u000b\u0011=̖\u0019s%](V>\ro\u0010\u0002?\t<@K\u0002/g\u0018`pn\u0007\u0001 *-y(NL\u00141D\u0015h\u00101D\u001d(ޫ\u0015lq{ˣh-/$=Pb< є\u001e\r%\u0006(UYx_\u001eڤ\u000b\"b0{2g\"4\"8l8e\f\u000b'd\u0001Rpb\u0014\n H\u0018\u001cJ\u0016C9IJ9c>1q\u0011pR\t?\bLbr4~*ǯ\u001coz־''\u001arPZ\u001fpL\u00015\u001a\u00109bێ\u0000tOȢ\u001f\fc$R\u0018\u0000En\u0011\u001d6\u000bz,2I(R.ӦGշ\u0010P U!U\rZa\\}8\u0004s3U'+5GKB1\u0000Z8Eu6Mp\u000b8\u0015Q=\u0006;\u0000Ɩ\u0006\u001fu\"\r>\u0007\u001fа/157\b+kT7\u0003~`0Ww}j\u001fh/&\u0014e\u001f\u0003Hx6\n;Qd'.I1\u0000R\u001c\r>\u001f|\u0007\u001f?=\u0017G(iP\u0006R\f>\u0006_9\u0019\u000b\u0012\u0015\roPC2}g}SlG\u0018,+\u0006'iU\u0003\u0018>N\u0004)Vpí\u001a\u001a{\u0017:<\b\u0018\u001eW\u0007ļ?\u0018?\u0010Q \u0006ߒ6\u0006_'P\u0006_\f|\u0019\r~{?*\u0010}}\f@&ٗ>e\u0018juYe?b\u001f9W\u0002اO\b쳚JJ\u00134K\u0018\tg\u0000\u001f0{_d`VP6f44\"88- . #TE\u001d\u0015eg==M\u0001[F˭J\u0003yI`Z`8T>\u000eSPO\u001187&o\u0005]F\u001f\tN`OmbSF\u0015G%\u0007\"\u0018e\u0001\u0003ɳD)\u0013O\u001f\u0014EGe6׀ښ3\u0011d\u0002dQ\u0005 &\u0014\"\u001b58mU\u000bM\u0014n-\u0001?$\u0018@\f8\bv\u0016\u0010\u0018\u0010hJ:\u0005Li1g1\u0012\tȸIwEOJ\u0014&\t*\u0000FF`T-UR&p]Ь:\fG\u0014\u001a0@\u0005hYb!edTӷGS\t\"\u0002JecDOe㬝n\u001a!H\u00022;<\u0000\u001eզ//*>eJ~t2N,\u0003M\\)\\i\u0018++#xV\u000bF@.\u0006|-N`\u000e\u001e\bb3*JgzI\u0019\"B=Ӿt1\u0000b:\u0006myMڶ̤0!V%|TӴpP&2ϏFt4Ef0]3pTs3\u000b/,*-\u0006ey\u001d\u001e1\u0002v \u0010rn\\6y͹¢#gZ#u>\u001bOeE=_H9\u0002I'\u0006\bM)l\t҉m҉\u0016\u001e,\u001c\u0015Sŗjͩ*\u0015KT*~ըL;KI\u000f>{کp+8\\\u0018tΨ@\u0006l\u0014=\u001d(K<^,V\u0006\u0006|6\u0004~*\u0005GeDqdN}uAIWԥ\u001ajᤩJ\u0006҉ìHFJˊ\u0001ZeM\u001b[z63Ľ,BAW8\u0006C{̮H`B\bKʫh]\u0016g4ރ/`b}U\u0012e\u0000\u001cPX#SSy\n\u0003\t\tV\u0012\u0012!^=\r\u0006\u0018U\u001f*C\u001az\u00122Єޒ혳b\u0012\u001e\u001b`b-vh\u0004,T3\u0006@$6\u0004$P\u0014 h\u0004T(mJ'=LCA;\b54\n4y\u0016-Y1p\u00132\u001ak>\"k\u0000ZI\u0004>\u0016\u001f\u001a\u000b\n\u0012 ,8~V\u0018\u000eI8D\u001c<\u001a\u0005t69WQƲq\u0016e\bHJ\u001a\u0014-\u0018\u0002+Z\u000ew\u001a\u001a;L)\u00178E7BG[=Z=Z\u0019.\u0006\u0014Vz^\fp+A$-\u0006\f\u0003oYM\"`\u001d\u0019i\u000e\tG%C`̲DR\u0002i^;\u0018[\u0012{s\u0017\u000fP\u001f\u0000,8\u00031T?;L5\t?D]c?$\u0010DŲ\u0004.@qf̴9\u0006^ ]t9\u0019b\"AUL3A\u0018D \u001d\u000b\tɺ\u0012Ϳ\u0012UXH (8H۬\u0002Da\u0014\u000bX~\u0018\u0002J7;6\u0010\u0014> >u\t_U\u0001n,x(\u0001*RߘT\u0018\u0002P1 Y\u000e\u001a\u0010#\u0014G\u0000W>pDP\u0016=)1\u0018J\rsx<.Y (!\u000f6ӽ\u0005$y_\u0001Rp\u000bo\u001fr?N\u0012\"\"\b\u0012\"sY@F\u0019\"\u001b\u001dh\b#wn:\u0006R'R$0\u0012\u0013֗ΕZHNl>ɘ\u001e\u000ee\u0010{oc7\u0019NTt\\o\u0016/\u0018Gx>\u0006ďf\u0010`Dnl9>'vH\\ 5mc͛\u0006Z#CtXP\u00104\u001a#\u0005xVG2I\u0012)\t\u0018Wd.h-j/\u0018Լ\u0012\u0003!<*b3X\f\u001dVUAn\u0015H$\b]ڨIEq\bOn[1\u0000X9z)\u001d\u0016L%$i%PmT`($҉X\u001aEzIl,&?\u000f\u0005];_Gs\u00013\u001eX\n&H*p[Iq\u0013\u0006(Z=\u0005ZxOyu#:A\u000fQ$}KA\u0014}2\u0005%$c*HH\u001f6T\n;t\u0011|8\u0000$PhvҗLtOl4\nC‰\u0017\u0017V\r` \u0015\u00032B$~#\u000fi%\f\u0006N-\u0017B\u0004*\nի'}p?d/J\u0000\u000e\u0013}\u0000\u001f5TV\u000e\nȳ\n\u0018>\"ZSB.̦E\u001cR):E\\Va#!\u0003\u0011\"\u0018\u0019\u0014a\u000bԣg\n\u001aغC5T\"Zmp}\th\u0003Zv;\u0007+I\rЧ}vF,\u0018o\u0005\u000eY\f\u0019\u001b\r8\\=IB&\u0002\f(\u0013HD3\u0011\u00075%71D3\u0018`\f{o\u001aJ?)%\u0003q\u0004>\u0006\u0000G\u0018\\\r\u001cp\u0013\u0010~|h\u0019h\u001f\u0015\"ư\u001803a$(à8厨>+\u0019)5\u0012\u0006s/\t\u0018֤\u000f\u0013(֓nNC\"\u0010KjQUc/*7\u001b7hn྇ྎ>\u000f[Pk%|K->We\u001f\u0003\u001cLl,ol<,t\u0011\tܠy\u0014\u0001VIz\u00131\u0012™P&S6\u001cV%TR\u0004HI\n\u0003D\u0014Mho@O;kv*8}\u000eqq\u0013c\u0012mE^EI\u001eT\u000f\u0006`,a(y4)$ZSt)\u001e!(e[Jez%,BO\u000esR2Jf?yT\u001fI\u0017X&F##|\f\t\u001f|1\u0003\u0013\u000659C\u0012P$=}@\u000e9\u001c(bbRœ(~T\u0011\u0017\u0016(\u000b\b1`0b 6)(^17\u0010֑\u0004X~\u0001c/x\u000b>\u001e<\u0015`\b_$\u0001\u0016\u000f\u0002oTBd\u001f\u00036j,y H*%I*+J팏$\u0015kvs~xP`_\u0003#*\u001e\r\bF\n}Hf\u001f\u0003$J\u000b}#k?P\u0001iDy\t\u0010P\"D!|A\u0018 Lʾ\u0013#o|*\u0017\u0003\n\"\u000fN=a\u0000\u00004,[Uv\u00130H\u001f4b+\u001c? (\"'Yxs\u0014 \u0014\u001f}\u001b6\u00179\u0003\u0012]#DJ\u0016KA\u0018@\u0014\b?}2,ؚ\u001e\u0005Ĥ{2\u0007\u0012\u0012\ta!o?h$Kňd\u0001\u0001\u0010}\u0011E&c‚؛}Dɾx\u0017@d\fwS@w$|\u0011 +>Ⱦ`a+\u0001f{1`Xs;P\u001bй7b\u0002\"( v\u0018R\t\u001d\u001aq*?-)\u0019nBDn~b\u0006P0jmdv\u0002;\u000e;\u001d'Hk.R_w%\u0010㫏JZy82@ч\u0001 @\u0004\u00151\u000b6\t\u0013ŵ%TE\u00022l\u0013;l51I\u0000=[Ox\u0012\u0017\u001ds2\u001b2\u0005\\wsr\u0001q5t\u0005\t\f f\u0018\u000fB!Z\u000e\u0002]‘\u001dI'8MdQ\u001e\u001aє8e\u00071\u0012½\u0012\u0003bR6\nj\u0007\u0001zb\u0000\u0004b:Fd\u001c'Ѷ\\'#ͷOdAfm\u0004\u001a5(x7F\u0002\n\u0016*f-5LUr\\\u000e_0\u0000Fwc-\tHJIׂdܒ;p2\u001et3)*[$AWa'OأmNf\u001b&yom]azc\r2`\u0000\u0017\u000e)\u0007i\u0012Tl[jpՃ2\u0014pciRMK\\H0\u0005NUKfWM܂\u0018\u0016t}r6L\u0006詩$؎|[LK\\A\u0015 a\u00017P7'N\u001c0y\u001e\u0010\u0004iN\r\u0016\u000e3!\f\u0010h\u0007wŚ-añ%aK)KR$b-\b\u001aH==̢\u0000\u001bfhmB>V\u0001L6C/\u0005Ts\fcxt\u0018Q>k\u00045ٝ\nFŖʍ(\u0010;\"\u0005\u001a\u0016Q\u0000]\u001aRtjI\u001fҩޣ\u000bɅ;P\u0001\u0005\t:\u0018\u000f\u0007\u0003A\u0002r\u001czNՠS\u001dç6A\u000e\u0019^YQ\u0003sw2DGHtI\u001d\u0003jCll\u0006l\u000f\u000bT\u001aU\u0005W)5\nWE7R_<\u0005E\u0007\u0015*\u0019{\u0015\u001aD\u0000\u0006]^G];!h$:OM\u0006w2\nS$\u001e\u001b!}'<:\u001f]\u0012C\u0018\r\u0001qtE褝\f,բ/C\u0002S;}\f1xT\u0015obZ8\u0003.u\u0006[\fп 7^D&S9-JD\u0013>N!R>q}\u001e\u0000,`T$:7\u001e\nt\u001a\fs\bI\u0004\u001c\u0014 vo)Hp,^)L53M1\u00006\u0007-^2xURPb>1z#2a\u001fBC,\u0004\u0011a7u\u0017 /\tnY\u0018*-\u0002v|-$B\u0004*!KK\u000525\f\fy0\u0000\u0002\u0014bS/)Ue\u00072\u00175IbK@>2\t\u0018͛++l2\u001d\u001eق1۽\u0018\u0000F\u001d\u00164\u00149;L\r\u0011#A\u001a\u000bB}\u001aXŏa?\tQjfb0(MhˇJ['FX٥\u0003E\u001d}Ҡ*>\u0006\u0010]8\b\u0002\u0011\u001b'\u0010\u001a$\u0004ѝ\n\u0006#Ff\u000fqۅKUPƄ\u0000R\u000bLN,\b\u0006\u0018<@$ԕ&/V3\u0004R7\u000fr\"#yw\u0014\u0018`x\f8ts\u001azSӶ\u001eLIa:\u00137\u0015i)\\\u0004!\u0012.:$MN\u0018\u000eQ\u0002v>X\u0017a^\u0019\rc\rFr?䄇U?PlbC\u000baءŒ%/0lփ%?(\u001d\u0015y#ɨHt(!\u000e,\u0018sTFE\u0016g:*t\n2W\u0002-T\u0001\u0003lo?~(qR\u0010>\u0018j(|\u0001B\u000b-Ftc3\u0002\u0010\u0010a\u0019\u0003\\rG=#æC\u0014I֎)(i\u0012(_̥l!\bp\u001ct3$\u001f\u0016jh)z\f\u00017פ}g\u000fR_&\u001f\u001a\u0010in\f^('l\u0002@s4Q\u001ctH>s\u001d\u0003(\u0014!ߞȁ}Cy\u001f\u0016ή^{I\u0003c\u0001\u001b.\u0018$47uzJXL\u0016<}\u0000}>\bcyGib)Xr4\u000f-S\u0010V%CsdfF(\u0010o\u0002\u001141v0\\&G.Nq+&mY\u0007\u0003?\"f#nڔ0Q@0\\\u000e\u0014+\u0012\u0006J8߇\nQ!cv\u0005YD^M\b\u00123Q\u0019Ι\u00022YX\u0005\u000e\u0004;h-zȣ^\u001a+oo f\u0010\u0004BS\u0018Ǎ[\u00045\u000fI$E\u0006n\u0012GRZ*\u00025F\u001eP~A\u0013~\u0019uu/\"nZH\u0006@9pNZ\f]P$ԚA.!s\u001b|]`0eDu4y8\u000bwlL\u001b\u001d}\u0014\u0019 \u0016\u0004\t,\u0013\bN*.b߷ y}a羇1@[t\u0013WqL^Ud^C]bA'\u0001\u0019DF\u0000F\u0015\r2\u001bp2\u000f\u0017\u000eGrc_Ѣ]lHgb0a\u00001֝S0ʀex}̈́AM\bp\t\u001dCPN\nw+K\fx\f(8\"0\u0015hN\u0006U\u0016s>:F\u001f\r>yW2#|&QN/:%@/Ou\u0014أ}BGi!{o4€\u001cK$|9D,tt$fXa\u0004F\u000f\u000eES@\t\u0016e\u001b׆\u001em[#\rʠ\u0001Pa)Z`\u0002AD)S*U\u0014L9R\bf\u001brN7~Vҷ\\O9\u0000u\u00121ʖ0LU\u0002Jg7b\bsaeÑCH&6[&R`O@QX=PCSA\u001cU )Ra6J\u001fOp1\u0000B_]1\u0014QOw_\u0018Xfݾh^VfQ0DžNw\u0010&H\u0018\u0018!pPc=J%\u0013W\u001c\nHp{^U,/\rVϨ`O&Gx\u0017>q\u0000@u~*\u0006\u00178>cL=iA;'3IbT4yjM\u001biB]TZDjo%\u001bJ5\u001cC[\u0011P\u0000\u0019>I\u0015~4 |&|:b\"|ֲ>a\u0012\u0007\u000fC4\u0003]\u0003fBנ}>\u0006V\u0013\u0001yFq#L%MDM2/JQ.[%(,\n6\u0010:Tl=i\u000e\u0003mM\u0001J}M(}\u001d\u0012~\u001d\tUl\u0000a$\u0016q\u0006o@\u00185Dh?r\u0010Nm#*\"(e\u0014\u0013!\u0015\u0014υ>*\f89Uab^LQMϙ{\u0003X'*\u0015+\"\u0012&}HDZ\u0001\u0013j\u0010whς3|\u001bW+\b\u001fs\u0000\u0012Ң}\nģG;I51e<\u0017\u0007\nj\u0017zP\u0011`Q̽Pe3\u0001g?,'y}\f:\u001f\u0010\u001c\u000fi`@|6{iYWl\u00119l]\b`\u0015v\u00020\u00119d\nSb>*JsV82\u0006ǗfKk\u000b۳\"qSX?\u0014\u0011׈\u0001&L\u001d!|\f9r\u001da\rŸ}UD!|ʢ}>Ĵ\u001f\u001e7\b\"\n\b4\u0017-\u0013&bЈ\u001eIX@\"1MT>BCV;'c3\u0002J \t!\u0004!1R``\u0018\u0014d#e%w\u0011\f:H:\\m\"h|h\u0000\u001f!%Ĺ%\u0012eڱH\u0014MUa\u0001J\u0005i!&YO[BA\u0018-F˩RҚK\u000fi.\u0019\u0006b\u001d\\Idn\u0000ogJ\u0012a'$u\u0012ALJE[͎Oϊe\u0013Uzk\u001b\bZ\u0004蝸/̹A0\u000f)R\u0011d'0\u0000c\u0004R\u001bIl\u0011|*r\u0000b0-!=)A/\u000f$jn\tL\u0014\u0000XC2B[\u0003vFG-un\u001aJ!xaZ-nT2ɡĐ\u0005ύ\u000eq\tf/\u000b\u0016cN5\u0002'ڃ4J5+Ivo\u000b\u001d_\t\u0001jO'2wF|\"QG4\u001djUHڡ\u001eb+ҶjwW\u001c%Ѐ\u0001D\r,{D5o_)\fV\u0010\"%G!8\u0010\u0013o~Id3w\u0007!9s!͈&͈b\u0016h?JEh\u0000S\u000b}Ҝ T\u001cV3\fzV\u0005ȣ\bH\"aHu:#G}\u0011\u000bD\u0017ؒ~EΒ9N\u001eWv\u0010\\\u0019\u0019\u0015d\f\u0012\u001ci\b\u0011F6H\u0002#ȩE&^_bCҵ\u0006%T\u000fE\nyx\u0012\u0010\u0012t'\u001eV\u0007!\u0012\u0018[\u0019\\;E9\u001c9G\u000e@\u001ax\u0018&\u0002A\u0016Ĉ\b\"[n2~\u000b\u0001\u001d\u001c\u001d\u0010LҦ$\u0018W:{iLM0\u001aYUp\u001e\n)$ꈤXT\u001c߭\u0010,/yE:\u0013Ó\f\u0018`8Ć\u000e9\u0010ēV\u001276WK#D٭ou\u0013\r2\u001e\u001e\"G\"]\u0000\u0005V\u0006rQ5\\PheU(P(\bR$cB\u0000?ǩ<<\u000bt\u0018kJ.\u0004+\u001epu:U@ X-7\u0000'\n\u0018kɤspusC\u001b0}]\t\u001cSi:(Ƃ!\u0006eE\nMG!>\u0006\u0010/\u0010\u0010=VT\u001e\u001d#\u001ch\u0018h\u0001f>Bt侹!Z1vb\n7qSl\u0014\f8\nⅰ甠mUkx`\u0000,\tE\u0004\u0011V٧\u0019+\u0005R=¿\u0012j}G\u000e\"35YjluYBt\u0010Y\b\fP\u0012Mzùdv\u0011$ ]>\u0015\t\u0003\u0007Ș'!\u0011Ϸa8+`фu\u00184;\u0019??bE'JF\u00001\u0010ߪ\u001a_\u0019}\u001f\u0003\u0010,3i~o\u0004U9\u000e\u0004\t._lU}\u0013\u001e\u0002G\u000e\"\"'iBƂfm\u000eE\u000e\u001e\u0018V@4$\u0006^PW\n\"{aD1\b\u0001/\u0005\u001bF\u0010\t09W$\n\u0005Gy_{\u001c@\u0000e]ݧb^gb^ݡ9n\u0016\u0006n*2̸O\u000f\u0003\t6\u0003\u000b\u001e\u0018Cnp N2\u000bH\u0012II/)$\u0000\\d0ձ.LH\u0006\u0018\u0006,y4\u0014(DRr\\\bFZ\u0000A`x\u0006\bDGS\u0018G\u000f\u0015\u001ezYA\u001c#H̠n\u0006ʅFTLCjK\u0018>)NF!ȥM\\L4B\u0018Sc\u0001~\f\u0019:\u0000\u0002#}\f\u0015=\f\u0006\u0016Bh\u0015C8F\fϒs42)\u0014\t=C\u0001\u0018w\u0015\u00067f\u0016p0O(B,\u0000(>\u000e\fDEXBp\u001cߗXc\u0000\u00155\u0007WdGˏ\u001a\\\u000fO\u001e\\!)2EPK\r\u0004K0\u00152q׊\u0005 |u\u0019e\u0014څԭUb\"Ni\n\n\u0003\u0015Ա>\u000b\f\u001b/\u0006F\u0001\bsoM=/x\u0003V\u0015\u0012/\\O\u0000#\t(\u0004\u0003J1HJ\u001bE\u000eJ\u0007wH)\u0010('\u000e\u001b'g\\v\u000f9\r(A:0\u001eة\u0010z*2).ӂŚoYx߇Q\u0007}o\u001f\u0003oC\f,\u000f(s\u0014A\u0007ob02\bY \u0004j[{J{\u000bP\u001edb0\u0005`\u0000\u001e\n\u0019:C\u00100\u0010\u001a1>G3ٻ[@\u001dbIբH{qeNy߰N/X\u0001cZD\u000e\u001d#A$r$\n\u0003,B.\u0007e\u0004\u001f1fjͩj6#\u001bt@{8M#hRsI\u00173Ǫ\r\t{,:_\u0005WHHw_P\u0019\u001f\nzR{ZX\u0016ЈK^ 4l\u00126\u0018`\u001caM*/\u001c\u0005:\u0017{~I@)P\u0003\u0017ޝ#qV'LB+\tlQS\u0010f\u0014\u0019/~#>Ez\u000b87ݺ}\fPK\u0005Q&3\u001cD\u0013y\u0007aTi:}Ra\f\u0011\u0006(Bnt1LqIŲ&\f :G2UVxPy\u000e\u000fz$'\u0005R\u0017Dܾ\u0006\u0013눕\u0005\u00038B뗕'S1h\u0018#CVCnF.83(zR25y\u0004D쉠*rg\n:0TR6@\"̪'ȁ4X\u0000LS<7K3\n\u0011\\t!R\u0007R\u0012\u0010\u001aE(Gw|B\u000bT\u001a%\u001bR\n\u0015Vr~\u0004ۿ?5\u001ej\u0017F5l/l\b?\u001a\u0011>;~\u0007\u0003rI]G ־>[?M\u0002\u001db\u00189\nqM(xP\u0018u@\u0014*)R$\u000f(\u001a*\u0017'/\u001f̸O\u0010k\u0004>Isu?\u001f\u0018R\ncD\u001a\u0000|j.\u0001/7\u0006҇\u001d&\rncB\u001f\t5g2\u0005g.zH)\u0010UES8Q[a\u0001gs\"D?*=\u00010_}`Sj\u0010k*\u000fE\u0007Ӏi} |\u00010@\u0013C\r3!|\fN٨NٸHyD\u0002\u0002aQJdiu\u0007/\rX7\u000b\u0000zXt\u001d@\u0014@*HhV-\u0006\b,*-F!kdӚNh\t\u0013\u001f*V96Z\u0019<@ZSgt\u0018\u001c\u0001\"\u0005-Y$Ĥ\u0000$\u001f\f297?1!\u0016V6,\u0003Ta 場1`tTxkZ\b8\u0017.Jna5\u0014\u001b)ĸaAPBuNGu3\u0004\u0003\u001c^G>9|f\u0018̺P\u001dt\u0013`R&\u0019\u00193HtS\f\u0014k´xU^I\u001fm+\u0006\u0010Mn xV[lD‘\u000fU\u001b\u001d1\u0013\u000eCv\t\u0000)arK2\t\u0019K4\u0018@\u001bL'&ON!\u001c.\u0019(NF(bUԀ\u000e\u0001 h\\V%e\u0003W޶ՄZ\u00175\u0002Iަ׻5ܰFm\t=`\u0016vpφ#aL(38\u0011\u0002\nAאYp<\u0001\u000b?^<\u0005:u\u0010\u0011*lT\u0011\u001d\u0012V\rz\u001fVJibc.B*-M\u0013$AQ\u0005#\u0019a\f.\u001e!5v\b\rQdc ,\u001e\u00115GeSY\"7JӨ\rLN1%ӎ\u0006~\f\u0010\njmUz\u001e^\f\u000bn8j+\\\u0002b\u0018l@pq|*Zl\u0004BG\u0003EhLj\f\u0012\fp\u0010\"bx6\u0003-鴒\to}\u0006ڱ6YlX\u0013ӳ,\r6u}V-\u0006l\\{\tAJ!z\u0017\u001cZ\u001bjzɆΈu(,\"\u000e:^W\u0001\nu\r\"X1\"]a\u0003\f6m+\u000f\u000e\u0004S ?8ϟ\bA}\f0x\u001cnqU\u0018`n`\u0013k(\u000b\u0015=\u00035\u0006\u0001viYC'@\u000e\u0000ZP\u001a@Y\u00192:ng|HiӘ%\u000f\"y&2\u0007\"\u0011~f}?\u000b\u0001`N{)TG,u(\\BT ]df\u000e\\)y\u0018\u0002\u0015`9M\u0016z$v%x11օ~GP\u0005w\u0010\u0003*mD\u0001z`}K\u0007R__Ro\u000f,Ulp!`H8X\f%\u001c|!\u001a.-:\u00101\u0006+%Eֱ1;\u001a\u0002\u0010?\u001b\u0016\u0005.1P\u000b\u0002p\u0012v@A0(l#_HD!PG\u0011ӑA@J9yO\u0019%M\u0007\u001as1(%2Zu<ޘ\f\u001380tKZs[%\u0013fJ7\bHmKoFA\u0017Q\u0000:nwb`\u0000[$\u0013_ﯪ\u0018t39\u001b\u0016B\f?\"0!\u0003JU~\u0018}hc\b\u0005\u000fk.޿\u0012m\u000b4c\u0000\u00127\u00162z\u001c̓^\u0003^\u001eP9\u001cΔ\u0010\u001fŐgl\tR!R<\u0012o8\u0014\nQk\u0004/B\u0014\u001b85\u001eR@GL\u0001MIa\r\u0014oa\u0011_c_\bkA\"`3fN\u0017\u001f&\b:\u0005h>Ĩ!\u000e\u0018\u001ad(wE#=\u0014BĐp9l:r\u0002\u001dA\u0016_0!\u000fCZD\u000ep\bJ5\u0018//=DE\u0017\u0000-6bBdb]SSOfdO\u0010ۿ;Wu{q\n\u00105BE\r\u0005Q \bqp\u0000\tA\b\\U.6`\u0006ThL+\foJHg*/}[ޮano\fd+ᚭJb,\u0004\u0006QIn\u0004K$\u000b\u0000:\u00194\"<.lHWPbBy`\t\u000ftqӠVC(^i\u0015EܔyG\u0002Ï\u0001N\u0019\u0015H}\u0017tOyB\u000b\u0007\n)\u0016\u0014~'S\u0005\u0018%E낈\u0016R\u001aq`\u0000Y\u000fN\u0019\nI`v\u0019Qd\u001e>X\u0019[\u001cUS@\u000bR\u001dIBNnIէT\u0004$\n(C\u000b~}~\u0018\u0018=i\u0014\u000bDx \ftI05\u0006<ǐ\u0004c\u0004@PZH:`S6-6\u0011-\"~d\u001e\f0q#ȱA\u0010\fP1HT\rɀ?U ?y\u0005w94q\u001f\u0015t\rC)\u001a\\40.i\u000e\u0018>`\u001c60`+<\u0002b\"\u0002\u0017\u0019JGaĄk&;L.l\u001e\u0003°\u0019\u0000Źh31\u000b?wY?eNڔ۫8\u000e{dϝϒӦ}\u0019c\u001aP\u0005\u0001'I'tTRD@ot6\u0014\f*ˎjU$\u0017R1!ۀ2\u000fx\"\u001fT;7I\u0015S\u0003‘FԻ\bi使Z\u000e1!\u000fZp\u0006P\u001c썲xl\u001aJ\u0013\u001ear\u000bL3!l[l\u0012w‘%xS(q$`9Ag2\n\u001euP.r%-*jQ=\u0006Y\u001baI_Iy?\u0019u_W\u001dڥG&8䲟\u0002YM\b\u001b\f :EX\u000f洡>\u0018C\u0000E\u0012ԍ\u000e4a#\u00154vVRI\u00156{꺖\n%LUv}>A߸߇o\n\u001fн\u000f\u0019G\u001f61@r\u001fEK]0\u0000lXi\t< \u001bUr\u001c1r\u0002f\u000ey\u000fad0Ji)SUP}/\u00059\u0013Q}\bvT\u0018`\u0012F\fE\u0018LAx0B44@&5\u0019a@f$=\u0002i;\u000e:'dH\u0007 .Vf}Dޔԉ<\u0015j`H\u001bT\u0013qD\u0001\u001ew\u000b{'U~^7\u0011(Q{ixVl\u001eg#-OɫxD\u001e/0%u\u001eH\u001eH!!$KMm\tݲ\u0011\u0013yhj\u0018=t?[0}#{\u0014(=(}\f\u001f4R\u0016\u000e\bVR&\u0000E%\u0007!e<\u0018Cj\f)\rJ8`(!F*K\u0000\u0003&WVL\u0017'\f@\r\u0015}Rg\n\u001b%\f\nwC+Rvv\u001fqO׼_j1\u001e7\u000f\u001fO\u0018\u00011ġt:$\u0019P4G4Rg\u0007%قK\u0010f(-zdT鐂\u000b7QLf3ƺ\u0001Au#\u0011ZJ%_h%U辣t\u001f\u0003\u001dR={\u0011>Cr,\fo\u00010GN\u000f\u0006\u0000\t\"\u001cn$؃f6%IZJ\u000eAk)-eB_t\u0010X(WL6aOh\u000bY\u0019\u0001Au\u0017ޑ\u0012\b\fՊ>p\u001fuo\u001a݇wJ1\u00077//B\u0003j\u0007h,զ/UM_HnH|\u0004\u0004TL'\u0006lX$j!EF(\nӈ*\u0007Ն\u0018+v255-x\u000fӫB>^l`&Q1ͲF\u0000aE^x!2KTw\u0005\u0003\u001e8?n:KKDCJ@dn\u0014O1\u0003^QSѶ[L\b4\u0000|,I\u0015*\u001f\bY&;N>/F Ҧ\u001d\u0017R0Q>170pBa\u000fx\u0012\u0018jvcPZ\u001fO=kHkV\u0013dv9\u000f{M;дzj=L\u0015qs#oi1KqGc0d\u0012>0\u0000i\u001a\bf}*Z\u0015\u000e\u0011*FV9j\u0005\u0010V流\"2\u0002\u0016cֆ\u000bKbNh0\u001f-(W\u000biKr11\u0003b0Q'4#\u0005\r\u001eR)z\u0007G\"^\b$^؋-)\u0018υmIWa\u0000˫I1\u0007\fXM\u0019X%]-e]\u000b\u000e\u000bXD\\\u0005C\u0016j\u001dE\u0015h\\z\u0013\u0005\u001a^\\\u0005vu9\u001481\nGhd\n͔T\u0003=4+Y že6J|_Ǜ\\\u001cS\u0001{0%\u0000ESi\b}\rendstream\rendobj\r17 0 obj\r<>stream\r\n\u0011QORR^iL6\b4a[&F\bl\u0019ƀ\tփ`2A\u001a\u0004\u001283K\u001eL\f;\u000f\u0006@g\u0011\u000b5\u000b~\u0016m\u0019>v}E\u0012-ik\u0005YG{a\u001c\u0000}a\u001b\u000b\u000f7A\u0011%\u000e\u0015(dSd\biK$\u0000-\u001d|ȎX&Q0m!\u0001(\fy.J}\u0016,\u001dYT\u0012\u0006ʽ\b<\rc\bk6X4u:䗐\u00030^\"^\u0005⦆A@0\u0000D%SMLĄ\u001dFe\u0012U(\u0012V\u0012įw\u0019\u0019\u0011Y“kS '\u0017\u0003ݧ,x\u001fT\bHzUm\n\u001eXDҵ#\u0016ȼtM\u0002,ENF\u0002qez=R\u0013\u0019v,չl?8.>\u0011|*$s(c\u0000Ɋ\u0005:x?J;\u00188|~\u0019nSPk\u001c\n2cpu\u0000\u0017u@'vt\u00155hH$,\u0019\u0002\u0019!j}$\u0019\u001d/\nZ\n^bD\u0012M\u0014X#}\f@gJ8?\u0017ƀ(]\u0004\u0003ږ\u0007Ö1+)Pd\u000f#D4T\u0010b#\bVpހ;\u0018\u001e=T/T@\u00171\u0001\u001c\f0c\u0005d\u0018a(}/:d@Đ|z\u0019Ѵbԛb\fЙ҉|J\u0004%M:`@\b \u0012\u001f\r\u001dDJ\u001e&*虴/M.PXR\u000e\bϝ`ӑn\tEЬ\u0018A_JTX_c\u0012لh9S\u001892E35J3\"NY,A\u0012-j\u0011E\b}\u000e\f\u0000\u0012\u0003ȇ\u001cS\tGa~*S/h39\u000bPH\u0007V9,]\u0007\"0\u0005?$\u0004a`S\u001fV Kk\u0002.4\u0010\u0011\u0007M-p؆DJYw*\u0007\u000bj\u001b\u001eU\u0016)!\u0015|f\u0011\\n]w\u0001jseA\u0014HٟO3\nq\u0003#ӽ_\u000f'f\u0013tmC!ۦd\u001c$0'A;+t

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r44 0 obj\r<>\rendobj\r45 0 obj\r<>\rendobj\r41 0 obj\r[/DeviceN[/Black]40 0 R 54 0 R 55 0 R]\rendobj\r53 0 obj\r<>\rendobj\r56 0 obj\r<>\rendobj\r54 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r55 0 obj\r<>\rendobj\r57 0 obj\r<>\rendobj\r52 0 obj\r<>\rendobj\r58 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r36 0 obj\r<>\rendobj\r37 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r69 0 obj\r[/View/Design]\rendobj\r70 0 obj\r<>>>\rendobj\r67 0 obj\r[/View/Design]\rendobj\r68 0 obj\r<>>>\rendobj\r65 0 obj\r[/View/Design]\rendobj\r66 0 obj\r<>>>\rendobj\r63 0 obj\r[/View/Design]\rendobj\r64 0 obj\r<>>>\rendobj\r61 0 obj\r[/View/Design]\rendobj\r62 0 obj\r<>>>\rendobj\r59 0 obj\r[/View/Design]\rendobj\r60 0 obj\r<>>>\rendobj\r42 0 obj\r<>\rendobj\r43 0 obj\r<>\rendobj\r38 0 obj\r[32 0 R 37 0 R 36 0 R 35 0 R 34 0 R 33 0 R]\rendobj\r71 0 obj\r<>\rendobj\rxref\r\n0 72\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000222 00000 n\r\n0000045847 00000 n\r\n0000000000 00000 f\r\n0000045898 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000071673 00000 n\r\n0000071745 00000 n\r\n0000072165 00000 n\r\n0000073779 00000 n\r\n0000139367 00000 n\r\n0000204955 00000 n\r\n0000270543 00000 n\r\n0000336131 00000 n\r\n0000401719 00000 n\r\n0000467307 00000 n\r\n0000532895 00000 n\r\n0000598483 00000 n\r\n0000664071 00000 n\r\n0000729659 00000 n\r\n0000795247 00000 n\r\n0000860835 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0001299655 00000 n\r\n0001299294 00000 n\r\n0001299363 00000 n\r\n0001299438 00000 n\r\n0001299514 00000 n\r\n0001299583 00000 n\r\n0001300648 00000 n\r\n0000046461 00000 n\r\n0000903956 00000 n\r\n0001298312 00000 n\r\n0001300423 00000 n\r\n0001300536 00000 n\r\n0001298026 00000 n\r\n0001298169 00000 n\r\n0000895430 00000 n\r\n0000071302 00000 n\r\n0000894869 00000 n\r\n0000894917 00000 n\r\n0000903991 00000 n\r\n0000908193 00000 n\r\n0001299064 00000 n\r\n0001298367 00000 n\r\n0001298546 00000 n\r\n0001298933 00000 n\r\n0001298462 00000 n\r\n0001298986 00000 n\r\n0001299159 00000 n\r\n0001300307 00000 n\r\n0001300338 00000 n\r\n0001300191 00000 n\r\n0001300222 00000 n\r\n0001300075 00000 n\r\n0001300106 00000 n\r\n0001299959 00000 n\r\n0001299990 00000 n\r\n0001299843 00000 n\r\n0001299874 00000 n\r\n0001299727 00000 n\r\n0001299758 00000 n\r\n0001300708 00000 n\r\ntrailer\r<<2B617D0CEA084DF494313472084795DC>]>>\rstartxref\r1300901\r%%EOF\r" }, { "path": "Production Modules/EG/jlcpcb/EG_REV1_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n1n,\"C1, C4\",0603 CAP,\r\n47n,C2,0603 CAP,\r\n100n,\"C3, C6, C7, C9, C10, C11, C12, C13, C14, C15, C16, C17\",0603 CAP,\r\n10uF,\"C5, C8\",CAP_1206,\r\n1N4148W,\"D1, D3, D4, D6, D7\",SOD-323,\r\nLTL2R3KRD-EM,D5,LEDT5,\r\nVAOL-3LAE2,D2,LEDT1,\r\nCJ431,D8,SOT23,\r\nCV,J1,Thonkiconn Jack,\r\nOUT,J2,Thonkiconn Jack,\r\nTRIG,J3,Thonkiconn Jack,\r\nEOC,J4,Thonkiconn Jack,\r\n2N7002T,\"Q1, Q4\",SOT-523,\r\nMMBT3904,\"Q2, Q6, Q7, Q8\",SOT23,\r\nMMBT3906,\"Q3, Q5\",SOT23,\r\n\"360kΩ,0603\",R1,RES_0603,\r\n\"100kΩ,0603\",\"R2, R3, R7, R8, R11, R13, R20, R21, R22, R23, R24, R26, R29, R30, R31, R32, R34, R41\",RES_0603,\r\n\"30kΩ,0603\",\"R4, R6, R14\",RES_0603,\r\n\"1kΩ,0603\",\"R5, R15, R17, R25, R33, R38, R40\",RES_0603,\r\n\"47kΩ,0603\",\"R9, R12\",RES_0603,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,R10,EVUF,\r\n\"1.8kΩ,0603\",R16,RES_0603,\r\n2.2MEG,R18,RES_0603,\r\n\"10kΩ,0603\",\"R19, R36, R39, R43, R44\",RES_0603,\r\n\"220Ω,0603\",\"R27, R28, R35\",RES_0603,\r\n\"3kΩ,0603\",\"R37, R42\",RES_0603,\r\nTL1105DF250Q,SW1,6mm button,\r\nTL072D,\"U1, U5, U6, U7\",SOIC-8/150mil,\r\n10P_TH_2.54,U2,10P_euro_power,\r\nLM13700,U3,SOIC-16/150mil,\r\nCD4013,U4,SOIC-14/150mil,\r\nP0915N-EC15BR100K,VR1,P09x5N,\r\nP0915N-EC15BR100K,VR2,P09x5N," }, { "path": "Production Modules/EG/jlcpcb/EG_REV1_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,17.516,86.155,Bottom,270.0\r\nC2,24.977,49.008,Bottom,0.0\r\nC3,10.531,102.583,Bottom,270.0\r\nC4,23.549,72.82,Bottom,90.0\r\nC5,20.056,21.067,Bottom,270.0\r\nC6,13.23,47.738,Bottom,270.0\r\nC7,16.088,69.962,Bottom,180.0\r\nC8,17.834,18.051,Bottom,270.0\r\nC9,24.978,47.738,Bottom,180.0\r\nC10,10.214,47.262,Bottom,270.0\r\nC11,18.627,38.53,Bottom,360.0\r\nC12,2.911,98.855,Bottom,270.0\r\nC13,17.357,100.918,Bottom,90.0\r\nC14,4.816,56.31,Bottom,270.0\r\nC15,10.372,32.974,Bottom,360.0\r\nC16,11.484,95.045,Bottom,180.0\r\nC17,26.724,95.203,Bottom,90.0\r\nD1,24.819,88.219,Bottom,180.0\r\nD2,22.12,89.965,Top,0.0\r\nD3,23.073,82.186,Bottom,270.0\r\nD4,2.118,102.03,Bottom,270.0\r\nD5,22.438,58.774,Top,270.0\r\nD6,19.739,25.195,Bottom,0.0\r\nD7,20.215,15.987,Bottom,90.0\r\nD8,4.975,40.118,Bottom,270.0\r\nJ1,6.88,81.786,Top,180.0\r\nJ2,22.12,97.026,Top,180.0\r\nJ3,22.12,81.786,Top,180.0\r\nJ4,6.88,97.026,Top,180.0\r\nQ1,13.547,28.211,Bottom,90.0\r\nQ2,16.087,63.295,Bottom,90.0\r\nQ3,16.088,58.056,Bottom,270.0\r\nQ4,10.055,28.211,Bottom,90.0\r\nQ5,15.135,87.108,Bottom,270.0\r\nQ6,20.374,82.186,Bottom,180.0\r\nQ7,5.293,73.931,Bottom,0.0\r\nQ8,5.769,69.645,Bottom,180.0\r\nR1,12.595,41.229,Bottom,90.0\r\nR2,14.024,41.229,Bottom,270.0\r\nR3,15.611,41.229,Bottom,270.0\r\nR4,15.294,26.624,Bottom,90.0\r\nR5,15.294,30.116,Bottom,90.0\r\nR6,16.881,28.37,Bottom,90.0\r\nR7,11.96,51.865,Bottom,270.0\r\nR8,6.88,56.31,Bottom,270.0\r\nR9,5.134,62.025,Bottom,180.0\r\nR10,6.88,65.913,Top,0.0\r\nR11,1.483,50.436,Bottom,90.0\r\nR12,8.626,62.025,Bottom,180.0\r\nR13,2.753,50.436,Bottom,270.0\r\nR14,11.801,26.624,Bottom,90.0\r\nR15,11.801,30.116,Bottom,90.0\r\nR16,17.675,30.91,Bottom,360.0\r\nR17,18.945,91.235,Bottom,90.0\r\nR18,16.088,60.755,Bottom,180.0\r\nR19,24.978,55.357,Bottom,0.0\r\nR20,18.945,87.901,Bottom,270.0\r\nR21,15.135,89.806,Bottom,180.0\r\nR22,18.945,84.409,Bottom,270.0\r\nR23,15.294,83.774,Bottom,180.0\r\nR24,24.978,54.087,Bottom,0.0\r\nR25,19.421,102.506,Bottom,270.0\r\nR26,24.978,51.547,Bottom,0.0\r\nR27,24.978,52.817,Bottom,0.0\r\nR28,24.978,50.277,Bottom,0.0\r\nR29,17.516,82.821,Bottom,270.0\r\nR30,25.613,83.139,Bottom,0.0\r\nR31,7.833,72.502,Bottom,180.0\r\nR32,12.278,100.76,Bottom,270.0\r\nR33,22.12,69.486,Bottom,90.0\r\nR34,8.309,69.645,Bottom,270.0\r\nR35,4.816,102.03,Bottom,270.0\r\nR36,9.102,102.582,Bottom,270.0\r\nR37,23.39,61.39,Bottom,270.0\r\nR38,3.546,102.03,Bottom,270.0\r\nR39,2.911,95.204,Bottom,90.0\r\nR40,12.278,97.585,Bottom,270.0\r\nR41,22.12,72.82,Bottom,90.0\r\nR42,7.039,44.245,Bottom,90.0\r\nR43,4.816,43.292,Bottom,0.0\r\nR44,2.594,42.34,Bottom,90.0\r\nSW1,22.12,67.105,Top,180.0\r\nU1,7.515,98.061,Bottom,180.0\r\nU2,24.501,19.797,Bottom,180.0\r\nU3,18.628,50.595,Bottom,180.0\r\nU4,14.659,75.519,Bottom,0.0\r\nU5,7.356,52.024,Bottom,0.0\r\nU6,14.5,35.831,Bottom,90.0\r\nU7,22.12,98.061,Bottom,180.0\r\nVR1,14.5,38.35,Top,180.0\r\nVR2,14.5,7.87,Top,180.0" }, { "path": "Production Modules/PHRSR/PHRSR_REV7_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[22 0 R 21 0 R 23 0 R 24 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n PHRSR_2022_PANEL\n \n \n Adobe Illustrator 26.0 (Macintosh)\n 2022-05-06T15:08:30-05:00\n 2022-05-06T15:08:30-05:00\n 2022-05-06T15:08:30-05:00\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8/EkEgGgHQYVfQP5Xf8A ONGk+a/Jdj5i1PWriGTUA7xQWqoVRFdo6Mz8qtVd/DpgVj/53/kXZfl7pNhq2n6tJe293cfVZLe4 CrKHKNIroUoGWiENtsaeOKvL9F0eXUXlkkmFrp1qA99fOCUiQ9AB+279EQbk+1SIylXvZRFomXU/ LKyMsGkSPCDSN5bp/UZR0L8AFqe9NsAEu9bHcs/Sugf9WY/9JUv9MPCe9bHc79K6B/1Zj/0lS/0x 4T3rY7kf+h9L/wAX/U/Sf6h9V+s+h6h5f7w/WeHOlac8hxHhvr+1NC0Lb6R5eTTLa91TUbu3lu2l 9OG1s4rhQsTBal3urfc+HHCZSugB8/2KAK3T3RvN8WiWf1LR/OnmLT7PkX+r21okcfJurBV1ECp7 43PuHz/YtR7z8v2ofXNf0vX2hbXPNmvamYARD9asopeAb7XHnqBpWmNz7h8/2LUe8/L9qRa1rSXa RWFhEbXR7Uk21sTV3c7NNMw+3K/c9ANhtkoxrc80Sl8kpybF2KuxVmf/AE2//bs/7tGUfwfH9LZ/ F8P0JLqv/HA0b53X/J0ZZHmWJ5BJsmxdirsVdirsVdirM/8Apt/+3Z/3aMo/g+P6Wz+L4foSXVf+ OBo3zuv+ToyyPMsTyDIvL/5O+a9csIry1EarKvMI/MEA9KmlK03pXKvzFkgAmnM/I1ESlKMb6G7+ wJZ5u/L3XfK8Ucl/xZXbgSgb4T2ryA2NDuMOPMJGqIPmwz6MwgJiQlE936WL5e4ipBBLcTxwQqXl lYJGg6lmNAMBNCymMTIgDmXolr+RPnG5txPE0LR0rX4x77VUV+jMeOosWIyc+ehEDwyyQv4/qYf5 m8sal5dvxZ3wBZl5K6ggHsR8QBqD1yzFlExs0anTSxEAkEEWCORTv/pt/wDt2f8AdoyP8Hx/S1fx fD9Cjp1pZ3SeXIbtgIS90Sp6OVkBCf7I7ZHLIgSIcnRY4zyxjLl+NvizL8+/N/mXy/caTpGizvZa UbcSLPEB+8egqOXtWp8a5djiBEAONnySlMmXO0z8tane+bfybuJvM55tBIIoLtwFZ05U5/7Gn3rX KdRsARzBcvs4cUzA/RKJv4b38Hh7hQ7BW5KCQG6VHjvmQ4BZ3+TOm6Zeeb7dr1lLRsnpRN0PIkE/ qX6cx855DoS7DQxAE5/xRjt+v4Kf5q/mX58tPP17bQ3kljBYuq2tuqgKVoGqag8q/wCe9cyHXlm3 5pomreQNF1jVoxa6vLbCZ6g8vUolUPfqxXf59sx57ZBXXm7DCBPTz4j9BBHvPT4sD/6bf/t2f92j JfwfH9Lh/wAXw/Qk2pO6aHoroSrq1yVYbEESgg5MDcouqIeg6V+b+jS6NbWHmTTItWWBQEWVaFSN qcqOCvhttlcROOw3DnZZYMvqJMZnntYv7Ep8+/mgmuaVHpWlwrY6cp/3mjBChQKbk/aJ6fLGMZGV y5BhPLihj4cdmUuZPd3B51mQ4KM0jU7nS9RgvrZissDBgVNDTuK5CceIU24cpxyEg9bb84/Kd40V xrGhwahqMI+C8ZSjbdDTi29dzQjKonIBuA5WSGmJuMpAd1X+lg35hee7nzTfRNXjawqBHEq8FFOg C+CjJY4GyZc2GpzQoQx3wDv6lV/6bf8A7dn/AHaMH8Hx/S4/8Xw/Qkuq/wDHA0b53X/J0ZZHmWJ5 BFeS4dDkvJf0oEcKFMccjBQwr8VCdq0zH1RmAOF2XZcMUpHjq+lpf5kGkjXLz9EqU0/1D9XQtz4i nTl33y7CSYi+bh6oQGQiH0pZlrjuxVm/k6Dyi2mSS6vEkzASespcI61BCFSQaZr9RLIJ7XTvdDiw Sw3Lh4utsKkCCRghJSp4k9aV2zPHLd0cqvbkzH/pt/8At2f92jKf4Pj+ln/F8P0JNqas2haKqgli bkADckmUZZHmWJ5B6fo35H+Xv0JaXevX9xaXcqBpgssSRqzb8VDRO3w1oTXrk2KS/mP+Utj5e0WP V9GnnurdWpdes8clEbZXUxonRtmB8fY4q8wxVF6VptzqeowWFsvKa4cItBWnidvAb5CcxEWWzDiO SQiOr2MfkR5ejEaXuqyW11IPggeWPkT70iPH78oicxF+kfNzZjSRNDjl57fqYB+YvkObynqMUS83 s51rHK5VjyH+UoUEEbjb9WTxZJGxLaQatVghECWMkwPfzB7iqf8ATb/9uz/u0Y/wfH9Lj/xfD9Dt CutPtZvLE9+tYEkuSCTQK/qfAx9lahyyPMsTyDJv+cgtC8z6vc6TeaVbz32jegAkNsrScZaCrGNa nf5bfTkmCeeSIb3QfygnTzYrJFIW9G2nrzEBqDHQmoJGwH0dsKXhjlC7FAQlTxBNSB2qcVZ5+TN7 pVr5vgN6AJHZBFIxFAAat196H5DMbODcT0t2GhI4Zx/jMdv0hB/m35Q8+3H5hXk4srq8SWRTZXEK u6KlBQcl2jo29TTxzIdcz380pBZ/l9omna4wn1lbVRJv8frfDRyaeKsflt3zHmCcgrpzdjgIGnnx dSK97A/+m3/7dn/doyX8Hx/S4f8AF8P0JLqv/HA0b53X/J0ZZHmWJ5BkmhfnD5k0ewis4wJUjAUl 2qDToaEHfJsUs83fmJrXmeFIbw8UVuTANUGnQUoAAMVYriqpbzy288c8TcZI2DI3uMBAIosoTMSJ DmHotl+d/m+3tRDCvOKEUVn4yFB7MyMfvygYyNuJzp6nHM8Rxj5lh3mXzNqHmC++t3rEuB0LcjU9 TU09snjx8PmWjU6nxK24YjkE7/6bf/t2f92jI/wfH9LV/F8P0JLqv/HA0b53X/J0ZZHmWJ5BE+Rd W8taTri3/mCyk1G1ijYRWkfHi0jDiC/IjZQTT3pkc0ZSjUTSYEA2UmvmsDqE72CSCwMjG3jmI9QR 1qquVPWmxIyYut+bE82b6v5x8rauNQguZL63tr1QbcpaWshtaTLItvGBLAzxRonBWZ/kq71ojjlG uXzLaZgpZ5781aR5g+qPp9vLZfVjIj23BFicMQwn+Fi3qtUq4NRQLQ9hLDjMbvdjkkDyVvKHnDTd G0945oFknHqfA8YkSQOCN69x75Rn085TsO20WuxY8XDK7+9hzEFiQKAmoHhmaHTE7sx/6bf/ALdn /doyn+D4/pZ/xfD9CX/o+bUbHy/YwkCSd7lAx6AeqKk/Ib5ZHmWJ5B7B5a8n+VtMtkiWxhuJeNJL i4RZHc9z8QNPkMnTBD+e/wAs9C1XSLi+0m2jstVt0aVRCAkcwUVKMg+EE02I74peCYqn3k3y4uu6 wtvKxS0iHqXLL14g0Cj3Y4q910fy35VtrdbeLS7UxgUPOJJGO1KlnDMcKGCfmv8Alxpmn2H6f0SM W8KMq3toteADGiyJ/LvsR0wJY1/02/8A27P+7RlH8Hx/S2fxfD9CnpN9FYny1cynjGr3asx6Dm3C p+XLLI8yxPIPVrK96b5YwTK916303Sbq9uX4xQxMx9zTZR7k7Yq+aMCWYflrqMVrqdxA7cWuUHp1 7lCTT7jir1yyvem+FCV/mdr1vb+S7q1dh618UhhSu5o4dj9AXAVedf8ATb/9uz/u0ZR/B8f0tv8A F8P0JLqv/HA0b53X/J0ZZHmWJ5BMPLGuec5ZF07R4ZNSlVSyQLE0zqi9T8PxcR74ZTERZNIESeSA 13zB5h1Wf6rqLurROU+p8fTCyA8SGTryB2+LfDaF0nknzXFI6S6bLG0YrJz4qF+IpQkmleSEU8cg Mse9lwFB3mja1pkVtd3VrNax3FHtpmBWuwcUPY8WDeNCDkhMHkgxIZHo/mTz7Pp9xcWNq97a2S1u rtYGkEQAJq7JRRsK74mYBolREljOqaxqWq3P1i/naeSlFrsFHgqjYDJIZN/02/8A27P+7RlH8Hx/ S2fxfD9CS6r/AMcDRvndf8nRlkeZYnkER5J876z5O1WTUtKWGSWWJoJYrhWeNkYhtwrI1QVB2ORz YRkFFMJmJsJXqGrXmoavcatdEPd3M7XMxA4qXduZoB0FcnGIAoMSbNssm/NrWrhro3FpA/1tnMnB poiFed5+IMbqaAykb9uuUjTgU2HKWO655hfV1hMtnBBcLQ3FzF6nOdgixhnDu6j4U6IFFSfoshDh 6sJStkPlDzZ5+0by3qOlaNpz3Gm6nzMkxtpZSheMRu0bpRalQPtA5DJgjOQkeYZRyGIoMJkjkjdo 5FKOpoyMCCD4EHL2tmP/AE2//bs/7tGUfwfH9LZ/F8P0JbLY3Ooaf5esbVedzdSzwwISFq8kwVRU 0A3PfJ2ASSirpFQflr5imneBZLMTpNDbmJrmMOZLkgQjiTX4iab71B8Mic8Qnwy0/wCWvmYRTyRi 2m+rkh1jnQsSq824gkV4ruaY+PFfDKTa7oOoaHffUr8Is/HnRHVwByK0PE7GqnY/qycJiQsMJRIT r8utEtNS1oy3iiS3s1EhibcM5NFDDw6nJoe82F4qqqrRVAoANgAMKGIfnH5Z0+/8vya9FGqalY8P VlWgMkLMFIbxKlgQcBS89/6bf/t2f92jKP4Pj+ls/i+H6EqubqW00rQLqHj6sElxJHzVXXkswI5K wKsPYjJ1ZIQTsFVvPvmI3yXvqx+tG9pJH+7XipsXLwADwVjvXrg8GNV+N18QrdR88+YL+IwvIkEL SieWKBPTSR1AA9RRs4+EbHGOKIUzJQOu+YtT1yeGa/dGa3i9GBY0WNVTm0lAFA/bkY/h0yUICPJE pE80y8i63DpmqOk7BIbpQhkOwVgarX23IybF7BY3wIBB2PQ4UMf/ADQ83WsPl+TRYpA95e8RIg34 RKwYlvCpWgwFLDf+m3/7dn/doyj+D4/pbP4vh+hJdV/44GjfO6/5OjLI8yxPIJNk2LsVRmnaTqOp NcLYwmZrWCS6nAIHGGIVd9yOmRlIDmkAlB5JCLh1bVII/SgvJ4ox0RJHVfuBxVDO7uxd2LM25Ymp J+ZxVmP/AE2//bs/7tGUfwfH9LZ/F8P0JLqv/HA0b53X/J0ZZHmWJ5BJsmxZFY2GvaB5nexQwxah HG0crERXMYjniqSNnQ1R9qd8r2mPJlvEp7qf5eWWlXkaNcvdW80STW860VJYpBUMABUUNVZa7MCM mxS6fTL/AEyC6Gj0eO+hNvdxSpHI3pkhv3bOtVPw9V3wGIKQaY7PpV7BptrqUqKLS8eWOBuali0P H1AUB5CnMdRiJC6WtrQeSQzP/pt/+3Z/3aMo/g+P6Wz+L4foSXVf+OBo3zuv+ToyyPMsTyCD0jTJ dU1CKximgt3l5UmuZFhiHFS3xO2wrSg98MpULQBZZL5UihXTSy0MrOwlI67dBX5YUM1tru3vvL02 nXcqx3OnVuNMkc05IxHrW9ff7ae9f5sVSTFDDL/SJprrVrhXghSypK8ckqo7iVwqiJCaufi5EDoM BlRAZAJNkkMz/wCm3/7dn/doyj+D4/pbP4vh+hJdV/44GjfO6/5OjLI8yxPIJNk2LMbA2ei3lxpM l9bXXEpLHeWr84HMkasVD0G61ofeuQjKxdUmQop3kmKhe3cdpayXEn2YxWg6k9hirDtWg9a2h1c3 UDvfSSq1kjlp4BFxCmVSBQOD8J70wCW9Mq2SvJIZn/02/wD27P8Au0ZR/B8f0tn8Xw/Qkuq/8cDR vndf8nRlkeZYnkEmybFE2EllHOWvImmh4MOCnieRHwmoI6H/ADPTAb6JDJLPRfP02l21xax+raXY X6uVlt2lCPI0Kuyc/VjQyIy83AWo65WcsQaTwHml14ZLSa8tNfSW4uRBSxMU6NEkrFWSXknNJUKV +y29euSu6IWq5pHk2LsVZn/02/8A27P+7RlH8Hx/S2fxfD9CS6r/AMcDRvndf8nRlkeZYnkEmybF 2KslsvP+u2VnaWtssCLaRrb+p6fJ5YFmecQykkgp6kjEgAV75ScMSbZjIQkmpX3167a4+rw2oIVV gtk9ONVVQoAFST03LEkncmuWRFBiTaFySHYqzP8A6bf/ALdn/doyj+D4/pbP4vh+hJdV/wCOBo3z uv8Ak6MsjzLE8gk2TYuxV2KuxV2KuxVmf/Tb/wDbs/7tGUfwfH9LZ/F8P0JLqv8AxwNG+d1/ydGW R5lieQSbJsXYq7FXYq7FXYqzP/pt/wDt2f8Adoyj+D4/pbP4vh+hJdV/44GjfO6/5OjLI8yxPIJN k2KM0vT4764eF7uCyCxSSiW4YqhMaFggKhvielF98jI0kC1TSobRpZRe2tzcB4JPqq25Cn1qfu3a qvVAftAYyvoorq6z0n1475ri5ispLOD10huCUeY81X04hTdvir9GMpVSgJfkkOxVmf8A02//AG7P +7RlH8Hx/S2fxfD9CS6r/wAcDRvndf8AJ0ZZHmWJ5BJsmxZTY6bpd/qsmoWNq1rpCkCCznk9d+QQ BuT8UDDlVuntkY3W/NMqvZkYAAoOmFiiF8kya9a/WbnjZ6fCSDqU7GOJSeqqaEyN/koCcUvP9T/R kFnBYx2jJqltLMLy99UskyEj0uMZA4cR9+AA35JsUleSQzP/AKbf/t2f92jKP4Pj+ls/i+H6El1X /jgaN87r/k6MsjzLE8ggNMubO2vY5ry0F9bLy52rO0YaqkD40+IUO+GQJGyAWUeU5GfSypAASRlW nXejb/fhQyPTruK0uluJbWK8CA8YZ+XplqfCWCla0O9K0PfFVTVNY1LVJllvZjIUHGKMALHGg6JH GtFRfZRirAdSudOgvNWhezW5luAq21w0jqYJAytIyqpo1d1o3TAQdt0gpJkkMz/6bf8A7dn/AHaM o/g+P6Wz+L4foSXVf+OBo3zuv+ToyyPMsTyCTZNiyGLXbu41ee40vTI7eGVFZ9OtVkaNBEgDOtSz CtKn55CI4RuUncp0nmDSWh9X6wFoKlDXl8qd8khD32sNc2VyNKjmuXij9SeaKNysEdQC7mnwjelc BICgMautRhn0y0tBZxRz2zyvLfLy9af1SCBJU0+Dj8NMQN7tN7IHJIZn/wBNv/27P+7RlH8Hx/S2 fxfD9CS6r/xwNG+d1/ydGWR5lieQSbJsU98lacdS8wR2f1ySxR4LqSS4ibiwSC2knK1qNm9OhyrL Ko3zZwFllF1+V1ja2moXj38kkNpLH9XhQRiWa3KQmWVAW3CNcihAoQrdOmVDUEkCmZxKOp+TE0vy 1qmq6ZdX5hSeewuVVXWNkgmjQiZolaPizHkFdh0HU4Y5bkAa71MKBIYBmS0uxVmf/Tb/APbs/wC7 RlH8Hx/S2fxfD9CVW+r+Xn0y2stU067uJbRpfTmtbyK3UrKwahR7W43HjyyRjK7BHy/agEVunuje UItbs/ruj+S/MWoWfIp9YtruOSPkvUcl04ioxqfePl+1bj3H5/sUNb0PTfLzxDWvKmv6W04Yw/Wr 2OHmBs3Etp4r13pjU+8fL9q3HuPz/Ylh1LyWaV0vVjQUH+5SDp4f7wY8M+8fL9q3HuPz/YmLWGmC 0hmbyx5hFpdq0kEhvU9OVUQyuyH9HcXCopYkdhXIcRv6o/L/AI8mh3H8fBaNG0g2T3w8p+YDZRKr y3Qu09JVdFkVmf8AR3EAo6sN+hB748ZuuKN+7/jy8I7j+Pgvj8v6fJMsEfk/zE87xfWFiW6UuYSQ PUCjTa8KkfF0x4z/ADo/L/jyeEdx/HwS/wDT8P8Ai39Ifo+b0eH1T9H+qPX4/VvqnH1fSpzpv/dd e2T4PTV/jmx4t2PEEkkCoPQ5awfQP5Xf85L6T5U8l2Pl3U9FuJpNPDpFPasgV0Z2kqyvxo1W38eu BWP/AJ3/AJ6WX5haTYaTp+kyWVvaXH1qS4uCrSlwjRqiBKhVo5Lb7mnhirx3i3gcKs3sfzNv7P6l DHaJ9TtLT6u8RVHMsy2c1pHI5dWDIv1hm4EUPQ5jy04P487bRlIRr/my72ItW0xRzt5oJnT046NL psNiGhCRqIgGg58VoKHj2yH5bfn+LtPjeX4pVuvzahZ3mg0otdSpxmmuGifmxubec80SKNGNLcjm V5ktUn4cRpvP8bpOXyYf+nh/jH/EHpy8f0h+kPS9T97T1/W4+rT7X+VTrvl/B6OHypq4vVb/AP/Z\n \n \n \n xmp.did:62436e9b-9039-4d43-bd5b-64a8b8a8ee05\n uuid:95f01ddb-48eb-7f4d-afaa-e7fa1b614e43\n uuid:21C48B6A27BFE111A03F9D8B43A9B829\n proof:pdf\n \n xmp.iid:71634b57-c3bc-4fc9-bc06-cd0f7cb77047\n xmp.did:71634b57-c3bc-4fc9-bc06-cd0f7cb77047\n uuid:21C48B6A27BFE111A03F9D8B43A9B829\n default\n \n \n \n \n saved\n xmp.iid:F77F117407206811A42AEAF2A9F641AE\n 2012-08-20T16:34:52-05:00\n Adobe Illustrator CS4\n /\n \n \n saved\n xmp.iid:62436e9b-9039-4d43-bd5b-64a8b8a8ee05\n 2022-04-28T17:19:01-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n True\n False\n \n 30.000081\n 128.500011\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 69.820702\n 67.446399\n 63.860530\n 73.943692\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.296025\n 99.276721\n 97.207594\n 0.088502\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 3.866636\n 0.000000\n 93.380636\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 82.848859\n 6.427100\n 96.032649\n 0.256352\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 69.298846\n 14.050506\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 99.197370\n 96.453798\n 3.418021\n 0.491341\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.567636\n 99.056989\n 0.476081\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 17.926298\n 100.000000\n 91.140610\n 7.867552\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 89.800864\n 84.655523\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 79.946589\n 93.649191\n 0.009155\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.048829\n 49.439231\n 98.583961\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 34.952313\n 84.231323\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.612268\n 0.000000\n 90.255588\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 19.836728\n 0.070192\n 98.318452\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 49.579611\n 0.308232\n 99.206525\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 74.663919\n 0.000000\n 99.768060\n 0.009155\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 86.172271\n 16.531624\n 100.000000\n 3.244068\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.337986\n 33.411154\n 97.799647\n 26.019683\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.030136\n 0.000000\n 74.834818\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 78.783852\n 10.507362\n 44.995803\n 0.088502\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.281523\n 15.381093\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.036999\n 50.000763\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 99.420154\n 93.041885\n 5.938811\n 0.360113\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 30.133516\n 21.292439\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 74.554050\n 98.455787\n 0.982681\n 0.228885\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.200653\n 99.337757\n 1.434348\n 0.115969\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 36.050963\n 100.000000\n 35.278857\n 8.831921\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 9.112687\n 99.844354\n 48.389408\n 0.421149\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 94.522005\n 20.608835\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.204852\n 24.502936\n 39.884031\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 39.185166\n 44.129089\n 49.204239\n 6.164645\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 51.360339\n 50.908673\n 61.715108\n 22.763409\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 54.891276\n 59.978634\n 64.669257\n 39.902341\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 23.407339\n 39.133286\n 63.704890\n 1.412985\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.466160\n 49.695581\n 74.920267\n 9.399557\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.947204\n 60.045773\n 80.236512\n 23.617913\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 39.230943\n 64.238954\n 88.686961\n 35.474172\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 41.858548\n 69.185930\n 97.680628\n 48.841077\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 51.711297\n 70.107573\n 79.259932\n 69.185930\n \n \n \n \n \n Print Color Group\n 1\n \n \n \n C=0 M=30 Y=70 K=0\n CMYK\n PROCESS\n 0.000000\n 30.475318\n 69.515520\n 0.000000\n \n \n C=5 M=70 Y=90 K=0\n CMYK\n PROCESS\n 4.437323\n 70.119780\n 91.412222\n 0.143435\n \n \n C=5 M=90 Y=75 K=0\n CMYK\n PROCESS\n 4.434272\n 90.017545\n 74.230564\n 0.161746\n \n \n C=30 M=0 Y=95 K=0\n CMYK\n PROCESS\n 30.408177\n 0.000000\n 95.523000\n 0.000000\n \n \n C=60 M=5 Y=95 K=0\n CMYK\n PROCESS\n 60.128170\n 4.834058\n 96.179140\n 0.012207\n \n \n C=30 M=0 Y=10 K=0\n CMYK\n PROCESS\n 29.416341\n 0.000000\n 10.235751\n 0.000000\n \n \n C=60 M=10 Y=5 K=0\n CMYK\n PROCESS\n 59.780270\n 9.585717\n 5.185015\n 0.000000\n \n \n C=80 M=5 Y=10 K=0\n CMYK\n PROCESS\n 72.826731\n 8.813611\n 8.297855\n 0.000000\n \n \n \n \n \n Grayscale\n 1\n \n \n \n K=100\n GRAY\n PROCESS\n 255\n \n \n K=90\n GRAY\n PROCESS\n 229\n \n \n K=80\n GRAY\n PROCESS\n 203\n \n \n K=70\n GRAY\n PROCESS\n 178\n \n \n K=60\n GRAY\n PROCESS\n 152\n \n \n K=50\n GRAY\n PROCESS\n 127\n \n \n K=40\n GRAY\n PROCESS\n 101\n \n \n K=30\n GRAY\n PROCESS\n 76\n \n \n K=20\n GRAY\n PROCESS\n 50\n \n \n K=10\n GRAY\n PROCESS\n 25\n \n \n K=5\n GRAY\n PROCESS\n 12\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>/XObject<>>>/Thumb 35 0 R/TrimBox[0.0 0.0 85.0396 364.252]/Type/Page>>\rendobj\r26 0 obj\r<>stream\r\nHWˎ$\rW\u000ftm|]2t\u0010\u0016B\u0007\u0000\u001at\u0011̬\u0001$1]ɪ|0\b\u0006?Ǵ囏Kr]nɶ\u0012ۿ.ioeK{m#ŶO÷ߧ퟿^6:G]\u001e\u0015?7nͷ?ٴ쪽lȮc{r/kGn>|\\%fXr\u0015ݭM,9$K.eɍƞ\\[\b/~D^/T\u0014pu\fCcA\u001f6fkT>4?^-\u0015\\^8]_]OWwi\u001d\u0007M9º\"?v;u\"4ZƧ\u001bjWWz_?y}\bϿ+Rʈ\rb5/o]݂']#\\▲\u001b2\tܾhE~61%Bc\u0014}v<4WE)=\u001d77\u0017E\u0017E;\u0017ѱ\u000f\u001e\u0016\"{jw\u00171,~1A5KzhOs\u001aWP7EcsZE|=\n-\u000bi\u001es\u001a9xI!'?&C3N,&\u0003\"ψN_z\u0010۱~\f1/u\u000f\u001bb;voGאd\u001f9e:\u0012!w=w\u0004V\u0011\u0002>#\u001e\u000bC1{\u0017S@\u0010Ӝ\\sOKkn\u0015UL^\u000f\u0017\u0014vX0\u0006x\tWmͼ\n\u0018N܄^t\u0006XM\u0005<:w'q\rv'fk,1\tWO\u001a>pVY0\"T(,\u0007\u0016\u0002gّ}`e6a7C(\u0014(+t\u001au\u0016֨1؅oTq\u001b\u000by#IunA]RUB7W;BQ/od|\u001c!~;\u0012!~O\u001c\u000fѷ'?eϺz#x6\u000bΦ\"Ϋtة\u0000u\u001dMs{\u000e\u001ac-\u001aD?\u0019q]I\rU8KK;ڐG.: \u0000]W\\e\u0004]\u001b>1\u0012pe\u0002Rp;o\u0017m;vf\u00109&]39M%!_ʈ͂h1J!\u00024\rPZR>\u0006xtu\t/5k[\"Yz1ғ*3yD\u0011QU4R}\u001eZ4#\f7\u0004< \u001b\"Kr.t@Œ\\\u001e= ,VV\tkV*{\u0019]\u0002mkE)Vh9C,`\u001e8\u00050:\u001bCrvї1m \u0018#\b̹9\u000f\u0012:\u000e8Zg\u0014\u0002pgGKGޡ\u0011U\u001bb'E\\8\u000eX\\e\fʀN\u0017JTPxAU3AS,}\u0012\u000f\u0000[QL\u001aY[$\u0011~LBmL^\u0010\u0000k\u0007\u000e'_\\,[@e\u001c\u0000qzP\u001c[\u000enLsr1B~\u001bDɢ<\u0002\bQ7B\u0013k?@|zwUw\u0001:c\u0010\u0014y\u001e)\bȁ\ftc\b\u0007'\t\u0011\u0004\t~# (\u0000 \\#VSTZNs,\u0018e58(\u0012Iv(&֞\\<\u0016H\u0014}9\"\bBң\u0006liG\u0011%*\t(j;sf\t\u001e\u001d\u0017\ndј\b@&?j?,%I\u0018R3\u0000J:\t\u0011ֺ\u0011\u0001ހ\u0014!0\u0014xz2]ߎ݀\u000f8xjp\u0000\n\r\u001aK$u\nZ#\\5H+x[{]G\u001d\u001fP\n۠\u0011*\u0002$Ҙ}h7\n\u001bY\n\u0019IpI{l)#'3zJ4ԎLcN*p\fp*A=#\\j,#\u001e!\u0006s\f{\u0001|\t|\u0001KHo/{;Gmg\rQG#\bz_4:9W\u0011v\f\u001ev\u0013;9%\u0019Pw\u0018\u0000z;!@~ w 9B\u001d\u000bMK1\u0017t?\u0000=Z\u0015w8uE.K(.s\u00114y#\u0019~\bT\u001d[9,,T']\rF&ҖHDd\r*:g\u0015h\u0005򫐛)[@\u0005\u0004=Y,-\u0004`Y\u0000F\u0001L${yPR5Dbb\u0019e>M\u000fs'h*d\u0003O\u0007b/&q8~b*\fZg\fo\u0001DY\u0017>\u0015Zo\u0010+g\">WgzO\u00101\u0003\\7pecU>Sw\u0000\u000b\u0005\u0005U:\u0014c\u0016\\iHL\u0011\u0002e,P@(P+\u001e\u0012\u0013wi)H`dR\níR۹I2ZJϕ,\u0002C\u0016Mb\u001epkY\u0006\u0003LEl(zڬ:hf7uhT\"\u001d\u0015\u0006Dl\u0000DT5r|qr\u000bڤe\n\"!v=XW\u001bG:\u0007l\u0016%>2\u0004Щu;\u0018%\u0006LdϹ9@Ѭ\u000fk7~vgz2_ؑ:,Ux\u0003#g\t?}\u0004@ݺU;\u0003\u0012?E\u0002ۛ\u0003Łg\u0007jT\u0015\u0015S\u0000r?6h2G~\u0011V\u0001@M7\u0004p\u0016\u000f.\u001d6\u0007oVZMf\u0019oTl5\u0015\u0016@m}ѳ\u0014h;\u0000oD5n,\u0012\u0011QS\u0001\u0003\u000f\"\b\bo\u0005Yz\u0013F?⤁\u0006Ǡܰy\u0016M%VA_Q\"O/ݐKyIyNZ+\u0002Mv;5`-\u0006}0QLk Ɯ\u0019KE\u0013\u0003a+>o\u0003\\\u001dFeZJ\u0005\"FR6.¨\"DX>n6R\u000emGp91B%WJ\u000ed+TiH?\u0013h2LRJdү8ۄ\u001fq2@SDj\u001adշT\u0005L9*`JS\u0011/eg\u0003_9̖ʀŒ\u0000`\bxGҡ_Y^udA՛vBTQ~C\u0010#!I\u001a>a\bv^'p/@_/RCp%Q\u0002\u0002mףm {\u0018\n%4L\u001fWFl:^p\u0004\rҀ[\u0019\u0003n;\u0013N:=ee?H;OOe~\u0010Rr\u001f.27YӘxNBogb_3MI#Q%6\u0016%\\1J\u000e fȀXDQ\u000e\u001e\u0006O>N\u000b,~[Pr`0*p{P:\u0017qN\\S\u001a\u0019hg\t\n\"\u0007*3\u0017OF\u00001\rRص}\u0014l6h׮/R\u0015=\u0005j7w4\u001bPq`7O\u0018WgiS!\u0016s&ſbf\u0014g]\u0007}s3-z\u00076BGi\u000e\u0017\u000e15Ip,tW#\\g\"yϢ!m\u0019\u0011S\u001f\u0017\u001e\u001b&H\\\u0018|a\u000f\u0001\u0015`Ѓ\u0005\u0018=@5T\fP?\u0016}c΢\u0012ՌY\"*z칌\u0011Ml?Ў˵OܩG~xnl6\"xFq\u0017O[\nc\b,d\u0001\td*s>]L!J\u00194]8\u0007ӄ-0‰#\u0006L+\u0002;s=AU\u000eJ[c\u001f+\u001a3|ut(\u0012^f/ =Uٛg\u000f˳\u000em\u0006N{`ζnYa=5?ÿsi[Ů/\u001c;N6n\u0003x MFb\u0002o8\r¾heto\u000e!\u000b3^/tbM\u001c]\u0000ٕ-73\t\u0012؏cGf\"e9*1t\u0000\u0012\u001ac\fH.bg\u001bJRFc\u0000\u0018<0!)\\\u0017flџ2½%:\u0017[\ng\u001d}>mT\r(T)1A\u0002Y\tP\u0006d]3\u0006KI;Q<5ւ\t*f3-\u0007/r\u0017A\u0002\u0019\"v KT[\t\u0012jl\u0019?(\u0015_\u0000v\u0018\u0013˾grc0j;|5\nG\u0002\u000f]\nь7%\na1\u0010]cC\"gb:\u001f&+P#\u0003d\n\t`Tjd\u0012ώ;l\u0017-V+\\U~\n\u0000,ۑʱ`Azx+\u0019s!\u0016iLdq\\F\u0018ծ\u0010RRϩP\"WjhP\u0010VKM8)`$\u001ax1'+\u001eUP}jSTٲ}Ӳ*+K3sc\u001a\u001bY51!H||j\u001fWR)]LA<.ɵ\t\u000fV\u001e3(@2aP<^8'g|Qr%\n,eގ=\"ӫ\b\u0016\u001ehf|\u0019!Pq4 㟔A5q\u001d{0Aq%f@!JMn\u0005\u0001P?/f\f\f]8q\r%\u0007na53=pFNs\u00108\u0012~J\u0012h\u0002DR7J;y\u001fx\tgۈ\u001cF\u000bˆS(VCH`\u0013aR53\u0010)E\u0015;\fŦ,˜\u0001%\u00106+K\u0016$\u0002\u0011\u0000n\u000bm|Qxwe;\u00079F}7}!q;X!:]bxJ;\raq|\u0015We\u0016\u0001\u0018D\f>\u001b6>\u001bJ(\ri\u0014\n4cKpzJ\u001fB(!9Q\u0002e!WU!ҔPfzΥE\u0018\u0005\u001a\u0019UJ&dC;K!_mr\u001c7}b~y\u0011\u0002C\u0001w\u0012 ~離Ȟ\u001d\u001d#\tb˒\"@:;\u000b&E8\u0000o\bh\u000b\u0004\u000egsJlEd4ZQ%14¨eX\u00165D،?,zΦꌻ̰K$X\u0001\u0011\fhxlUz\u0002vrGKϹ\u001b\u0004\nŏZ\u0012\u0016[bKw{MJF4f:\u00103\u0006>\u0010Is$W3P Vu_M\u0016g9ֆ2]LCKѤ\f4e\u001a6!s5o|k$f'9gXsVn7\u000bo2R\u001aEb\u001e5{\u000fx)V5mA\u001a\u0018\u000b\u001f).\u0007+`\t݊ǬYx\"C_^61nh}-.4(p \u0007\u0004\tMV\u0002\u0004\u0001,z\u0011H_Q\u0018/7y㧮ܨ\u0014o\u001e\u001b$#8W^r&^]be]~1q\u0012~\r0\t\u0012:\u000e%]f vL0\n:ښ3\u000e]٪nK\u001dzImŽ\u0002vc9CVSeMO)u\"W\u0006VH۸ڻ!\u001a.\u000ePA\u0014\nD!dib*Z]Tb!\\\u0014sa\b1EŒXl\t공\u0012x\u0000\u0016\u001e0#ڗ\u0003\u0002o\u0003B3^　\u0000\u000b\u001b\\ܗ7Ռk\u001cŜܓ\bU<\bk23ٝXe0)'Ra0\u0006z\"\u0004r|/JI{bqV\u0014^\"JwU<`\u0019\"Zܧx\u000es\u0011(!XD1.\fzAGte\\!_7ΘJLs|ѤءƱ=9*\tZ\u0012UE1\u0010\u00054\u0012\"\u0010뱢u뱂+U,E0ߒh!;`x՟i\\z\b<$행Xk(\r5z\n,txg\u000bP]\u0014a/bTQv1ꕢOxH<$j-7,U^\u001b\u0018S\u001fԠa4;\u0011{R@\b\u0007.d.Xhsq;tgD%O\"o-u*('~huR\u0003y\t2<,$Yq\u0015w\u0011Ї-D\fp\u000b2՝}so‹o_O?#\u00061\u001d%)gs\t\u000f+\"oo~~/GqׄB<\u0001Q` c5I\\\u0007\u001dr}unǥ9k,{\u000e`\u000b|#\u0015ͨ h2m&z\n\rb\u0010pٷƓ]r]^o//\u001f\u0003\u0010\u000e|y\b@WyO5u\u0016K\u0002`\rl\u0001\u0006<%q[\u0000>0\u0000\u0004/\u0002l\u0001|\u001f\u0002p\rlV\u0000Ɖk2\u0000\u0013nϧ\u0018\n\u0006.;`epw\u001a_RGöo \u001fo\u001b\u0006ۀ\u0003Rp4\u0000\u000b[\u001em\u001f\u000f\u0005h2O\u0016a+Sd\u0017\u0007\u0013`'țP&UhG͟?Fmp(>d}8w\u000b[\u0015\u0019]3\u00136̦hK/%#:H\u0002}<14\u0005u\rؼBodH=MjF\nԿ/m\u001fZW\u0001/\u001fo.\u001cK䖺ԙlKxL,$$p\u001e,I\u001b޾N.6v.ُ\u001cِ\"pўT3h'{QԈۡTRK\u0007flgdtSkn6fOS\u00027YW\b~\u0001KYm 9*nd=OZ\u0012TlD\u0004sڷhfٷض\u0007J;\u001bV\u0012&{I:A3G\u0003h#\u0011\bҎ>aq\u000f >k`s˷@lnCb\u001a-d2~\u000f=\u0002/>ClnO9m(\u001f\u00076\u001eW\u0007lN\u0001\u000fr\\Wf 3,Ug̩/Y9\u0019\"v}Ld`fy@~+P#ZAZ\u0002=\frڲV[\u000em9>\u00195T¸\nQ.&(qr\u001f3\tRqfG_\u0018W`\u0007¸4^qÂ`\\jK!=o/b\\\r0.eV|\u001ce,Ɗ11\u001a\u0014z\nͶ\u0014]\u0007eL\u001bDc~V\u001cNA\b\u0012h\"hiHX\u0001GE\\䜇d\u0015䚦1ݦ$v>H⽻V$?!sn60\u0000\u0014s\u0001@֩,s\no}uޟ\u0006‰.W̠~ \u0016!߇0BvI6׬EKSChxN0|\u0007\fVjظr\u000f\u00178F~]\u000fR\"Bh\u000b]sP!h#N\u0019\tE^\u001cnY9)2IE\u000b\u001c\u001c8ZÑ\bSL\n`ʘ\u001cN7FU1%Xq\u0017\u0007\f?}\u0004Wת^⩘c)\u0016w\u001c3rzܥjJ;P[4\u000fB$0FԂG\u0006޼\u0005`\u0013Ph\u0005\f\u0000+\u0002ʇթ;QD:4\u001d]gLZbފaN\u0007 \u0018\u0019\u0018\u001d̼RhF\u001b\u001apN6\f,4\u0011\u00190<>'+@O\u0015\u0004\u001aE\b\u001f\u001a{\u000fUaeƤ|(hp\u000bJ\u0014Fv0.+\u001c\u001fG\u000be=\u001d̊\u0016Fl>B,`\u001fjܑ`\u00011a1\u0011keP,)_\u001dڨs\u0014rK7!Y\u001355\u0005#A\u001eFre,Q\f\r(\"U\u0018ޡQP\fR\u001b+b\u0005\u0018<)ky\u0018؃\u0003\u0017\u0011+VOIfڄz}i\u0014f'TzM\r\u0012\u0012`K5\f&\u001a׶(\u0007A5#!u<6\u0001\n\bc;\u0017\u0006v9\u0006,O4*hgh\u0014$o9\n$֙\u001eo+Cis`l6Ʀ9X̔\u00013)V\u000e/R\n\u0007f\b/md\u0012\u001c\"[I\n\u00001\r'\u001a[߅\ry}Rܵ2ck}s\"Nb¼[.2\u0006\f\u0010\u0010>\u0001$o\u001fۥ5N{햗Z^Kj'v[x\u0014b:%\u0013]+ks-6։).[\n\u001bކikb$ش%i{F\u00024յikhݍM`יi˃7q̸#iKm\u001eަ7M_\fS\u000b!0M`lp48k\u0013av7aa)\u001ciBlz%E1Mg..r`,S`l9Vd\u0019LSrlEֽD8-p\u001bo14\u001dN!N%NvYhB\u0017Yr35/VYȦ.}\u000b2*oK>tl\u001f_Ո\"ͽUg}թDBf\u0004W-i3Y\u0013M\u0007޶ϸG^[]ne:3{t?22 \u0014\u000bЀ\u0018o/9t(3\u001aގ\u0017 QOSIretϼtsDYP~\u0005\f˧\u001bp\"\u0014l*^\u0015\b\u001a[>k zҭПg\u000e1-s<ߎ7V*P]V~v\u0015o$wUj\u0006~\u0012o\u0010oq@g}U'\u0007_\u0002\f\u0000\u0012n\rendstream\rendobj\r27 0 obj\r<>\rendobj\r35 0 obj\r<>stream\r\n8;V.ZZ&Ji?$rcoQnoq'_4c@2&-(;F_eBGNd:C=dm-T$$*\nqR`Gmk>h\"7cb775QJ)W]%r/Keg1j_[Hi4<@mpH%4Gda5iokl@nWQm\"f(04p^f_7M:\nPG@LjdW-`\"9@*(>q&'/?Ff@q~>\rendstream\rendobj\r36 0 obj\r[/Indexed/DeviceRGB 255 37 0 R]\rendobj\r37 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r34 0 obj\r<>>>/Subtype/Form>>stream\r\n0 0.724 0.489 0 k\n/GS0 gs\nq 1 0 0 1 67.7807 291.7745 cm\n0 0 m\n0 -0.911 -0.739 -1.65 -1.65 -1.65 c\n-2.562 -1.65 -3.301 -0.911 -3.301 0 c\n-3.301 0.911 -2.562 1.65 -1.65 1.65 c\n-0.739 1.65 0 0.911 0 0 c\nf\nQ\n\rendstream\rendobj\r38 0 obj\r<>\rendobj\r29 0 obj\r<>\rendobj\r31 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r28 0 obj\r[/DeviceN[/Black]/DeviceCMYK 42 0 R 43 0 R]\rendobj\r41 0 obj\r<>\rendobj\r44 0 obj\r<>\rendobj\r42 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r43 0 obj\r<>\rendobj\r45 0 obj\r<>\rendobj\r40 0 obj\r<>\rendobj\r46 0 obj\r<>\rendobj\r39 0 obj\r<>\rendobj\r47 0 obj\r<>\rendobj\r22 0 obj\r<>\rendobj\r21 0 obj\r<>\rendobj\r23 0 obj\r<>\rendobj\r24 0 obj\r<>\rendobj\r54 0 obj\r[/View/Design]\rendobj\r55 0 obj\r<>>>\rendobj\r52 0 obj\r[/View/Design]\rendobj\r53 0 obj\r<>>>\rendobj\r50 0 obj\r[/View/Design]\rendobj\r51 0 obj\r<>>>\rendobj\r48 0 obj\r[/View/Design]\rendobj\r49 0 obj\r<>>>\rendobj\r30 0 obj\r<>\rendobj\r8 0 obj\r<>\rendobj\r15 0 obj\r<>\rendobj\r16 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (PHRSR_2022_PANEL.ai)\r%%CreationDate: 5/6/22 3:08 PM\r%%Canvassize: 16383\r%%BoundingBox: -1 -1 86 365\r%%HiResBoundingBox: -0.5 -0.5 85.5391 364.752\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 0 85.0396000000001 364.252\r%AI3_TemplateBox: 612.191384534744 -32.2479999999996 612.191384534744 -32.2479999999996\r%AI3_TileBox: -245.4802 -173.874 330.5198 560.126\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 4\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -296.00889078575 473.059921236969 1.61114753835551 0 7620.01624944528 7930.11759808644 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -296.00889078575 473.059921236969 1.61114753835551 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 7767\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-0.308594000000085 -427.748\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r17 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X\u0002qW.phRl.\u000fq\u001fi<˱Kʵ?5\u000b8q\u0017`\u0010cl\u0002\t\u0007F\u0005\u0004\u000eעX~&(\u0016#\u0010ME` \u000fS7Q\u0016ł\u001fn(P,\u0018J.ajٍΰ)l1\u0012[SKC;ԡ\u0015\u000bI\u000bR$y$W~\u0010|(XPA>*eA.;CY\u0014\u000b\u0006PM\u0013e)%|r(jo:cXd5vnVV&c,JQEIjk5\u000b\u000b븗\u0017\n/^Uƛd2\u0018P,$KHH\u000f\nʱ3Cm-1\u0016S\u0018F%Q$\u001cX)Ŕ+*$,BY\u001c0\u00188\u0018H20\u0014P0\u0016\f\u0006`Ѐp@\u0013+_~wxyz{\u001d-1XhxlKC\b*]m5rn7B!f}iiz蠠0,\u001c\u000f\u0014\u0005\b\u001d[!|598^D4tHP\u0018\u0016\u0010\u001f\u00058~t !&B\u000b-X\u0010݇NzP\u0018\nCK-r$\ne\u0016\\re]EYE\u001ce0\u0016RXQ\nS\\q)P\nU\"Q$\nE(\u0014`(hE-l-n\\b\u0017\"Y(eX,\u0016A\u0000\u0007tСB\nZ\u0010v|iubŋ\u0015^a*W\n+Kk+)RԢ\u0018Ef+3;\bpH \u0010r0P#\u0012\b\t\r\u0010\u0010\rX4h8Dh0\u0000\u0003\u0000aРa\u0007H\u0004\n\u0011\u0014LX\u001a\u0013\u000e\u0015\u001e \u0012\b\u0010\u000e\u0015`\u0001\u0004&\u001a\u0010\r\u000f\u000e& \u001c\u001a hhxh`\u0001\u0002\n\u0011 \u001a\u000f\n2\u0001\u0005\n8@0\u0001\n\u001eHDL8DX \u0018pРD\u0003\u0004\u00144HHpxxhX&$\td\u0006\u0007\u0010\fp\u0010\u0011!CD\u0004\u0004\u0014*H(Dcb\u0001Bc\u0006\u001e4\u001e 8LH48@!\u0002\u00134\u0006\u0006 \u0016\u0013$\"*P,@\u0018 \r\u0007\u0006\u0003\n\u001c\u001af\u0001@\u0002\u0003\u0006\t\t\u0005\b\t\b\r\u000bP\u0001H\u0006\u001c$\"& 4\u001c\u0000\u0003\u0014T0\u0000\n\u000f\u000e\u0018t\u0001\u0004\b\t\b\u0007\t\u0007\u0010\u0011\u000b`Dい\b\t\u0007\u000b\u000b\u0007\tƄ\t\u0011K\u0004@\u0001C\fјhx`ԭg̭Zt\u0014 a\u0000}N\u001d@NdC\u000e4p \u0006\u0007\u000b\u00154\u001c\u001cp\u0011\u001a\f\u0011 \u0016\u0015\u0003јhhL<$\f\u001fj$i{i\u000f&u4T\b!;Sm\u001c#Vݣ\\]6\bxL+,o(\n-P\"Y5\u0005\u001dJEG/UzD\u001f'b7\u001c#b\u0010-ˤ!dώl[/;Os^gUM5\\E+]l!t*+o={ZG:U^Mkhy\u0010bxGk{ҧ[\\79\bp\u0014`\u0004\u0019\n.7\u0004ֱnn\u0010R\r!yգ!f&!QګYKhUE!\u0019\u0010d%;m6~ht\u0019iR\u0019r,%Ѳ\u0017K$:cq,?\u000eőA\u0000+\u0017c9\u0016gz(\u001czAFc\u0013ixGj!~{kM9|˩eei?\u0019^7^ɐ\nZ]B\u0013\u000f+/`(\u0016eU\u0018\u000bcY(EI\u0016ﵔ\u0019BY(EYŻR\u0019\"Y,Jlh\u0015%qq\u001dK)GG\u0015Yt\u0010RW#;\u001fB>tb]6'\u0011\"Q˽\u0015Y)\f\u0010M\u0019^\u001eɗyy}?Gt_j?O\u001d=s~яޣϧ5'G\r\u0007oW[=KQv\r\u001e\u000fRίpihp&FO'/ɣ\u001d<\u001c<<<\u001b<<4\u000e7nnHΪ9vd8v7$\u001dڱ۱ݕ:s96jm{SwM-gs+\u0012\u001c-us41&\u001cx87YZchXh9{{|;km\u000f?>K1}\u001fǻ\u001ftcSi7N8]\u001c.x㱲V\u001dC\u001dCEˢ\u001b=Z9\u00169b\u0011mx1\u0018]\u001eCO\u001f\u0014\u0016UM!id4;cJ>9[\u001dk>)\\BK:ST;jg\u001aCdѨl\f?chhxd\u001dCD,v\fM4Gd!|TjCtC7\u001f˵SPƨ\u001emk|[~|h7VuWuFWvczc7F1L/5v1=LRѐ֦\\S;^ؘ56\u001a\u0012&PYy\u000eCIUu4UtTەOv?^\u0011-oC\n\u0004[/.RRR:++5+ZYhVYt:Y\\\\]\\\\\\|\u0000\u0004\u0010\u0006\u000b\u0010dX8\"@\u0000!7a`X8\u0006x iP\u0001\t&hp@A\u0004\u000f\u0012a\b\u0000\u0000\"aa\"\"\t\u0015 @H\u0014e\u0001\"\u0001Ab\u0000\u0010\u0006\u0005\f\u000bG\u0003D\u0003\u0012\r\u0010\u0011\u000e\u0013\u0010\u001c\u0014\u0013\u0012\u0000 \rH\u001fU\u001f\u001bR#,:.]P\u001a8Sffv\rI23\u001b[ݘc\u001f1\u0004S\u00104ETNU\u000b7zwlc?\u000e]t\bM/KL\u000f핇H|>VVV\n\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000b\u000bz^VVVVVVVVVVVVVVVV6fnvnYYYYYfl6MMMMmmmmmOt:}mmmmMMMMMMMMMMMMMMMM\n楼'\u001e\u000eh:d?y}4{1}f??Ͼ>{3fUӎ>GU8zn6z$ocN\u001e'6#\u000etjkYO\u000fރ.\rfѬ]Ѭ騑\u0019֨呍&ffNgmL\u0019ml!\u001cʡC><\u001e*\u001f\"^fE9_s+'fϟ=y]\u000f~\ri=}ײ&x'\u001fk'7ȣO6\u001e1}r?㖎dU5%ep𜃗w\u001d<<'\\t\u001dbl;\u001f2\u00131\u0015\u000f랟\u001d\u001d7vf\u001763<5wXs,]Νm\u0006\u000fh\u001al٬gw7Z6FVduV'uR'u2'uP'wr\u0014qҨny\u0014=zh\u001a\tI5w4k\u001eAo\u000eJF9j:^GMzGj\u001bG8꣏FM\u001eu:N=i4zog\u001e\u0019|^Y?lο9tZs>뜋l:V5g>=\rS\u0006yuu\u001b,,²U͕+mt=Wy>W4=U6V5VhVXY\u001a\u0015RUXXY}8<\u001eۍlfO\u0019}}V=Vs471\u001b3113\u001a32Ҕym,u\u0010Il:>\u001d!ԡ\u000e\u000elc#nmGg5z֐ۛ\r:,\u001dTǮձwlt\u001d*ǮT\u001bci;t:n-\u000e^\u001e\u000bwtrG\u001fҳQQK'sn\u001dgҥ[\u001b|\u0003>D\u0019% \u0003\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0019\u0000\u0000@\fD)+\u000f\u0014\u0000\u0004<8R\u001e\u0011\u0010\u0005\u0000\u0000\b\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000f\u000b'5_.5{\u0014h;{8oO\u001c-ݳ9%otQ5\u000f\u00131I;\u001a>PIr2n_=ewJot3{ܷyG\u001f;+\u0007\u00167@:\u001e\u0014/\u0007\u0016\u001asgϋ!|(Ji\u0004zB\u000elS-\u001f\u0003=zƝRӳyJ\u0011r΃~\u001f\u001f\u000b*oSB7){Lچy'(N\tg\u001c;,P;;\"\u001a`׭QX:v\u000f\u000e5\r\u0012C\u000bvʂd)\u0014cS!t\u001f\\N,>lʫLPQJh)Bk\bBeSiʑUr\u00142s>:(~\\\fR\fKI\u0002ʛ\f㸟JI>\u0007Jy\u0007-O\u0016f=xK\u0019l̥\u0015փĔ*$W\\J~)S{h'\u000f\u0018R\u0002Bcǔ\u0000g|\u0019HO\u0012|\u0014E)'j>]@2pW)I\u0012\u0000V\u0006Q\u0003\u0018%#`\bDbQ\"|ҹ{XƢ$\u0018\u001e%\u0018%n!yEHD\u0018ۉ\u00148\u0010D6D\u0018=Q(\u0010|R\u001aA9\\\u001eq=\u0000!\u0000\u000fc\fJd$\u0018={@(CV(Q.\u001bJ١\u0004\u001f(t4B\t>C\u0017.uzGP(~\f(wl+\u000bi7\n{\u0016\u001aQ5K\u0001\f4MM\u0002,IdM\u0015*kNe:I\u0016|7Z(Uؤ5\u0015YDcD\u0012\u00065ٮ\u001c݂U\u0001>U\u0019t`ĖV4!;>Y\u0015[5˪j\f؂J\u0015}\u00126\rcԚڏ\u0010nAͥ2ҠU]/%`!\u0000aFȀ5iyY\fFͯ$/D/uCy\u0000G\u001f;\fe\u0001eyqmjA) \u0004?hV\u000b *\u0004J#\u001eA1\u0015V\u001eq±w\u001db:yan|a7ۻ4˥AK>X_\"\t\u0005D&\u0011r0&#.\u0004YiR\u0018\bL\"b\u0005\u001b?,O\u0016MTҤs>b\u001c\fzЃ\u0016|#\u000fx\t=g!\u0019ISj\u000f0\u0004\u0016 MNpGM;0?4)-Dڍ၏L|x&=\u001e\u0014%޳dIbQ4E:TaEДlĨ\u0007l\u000f8\u000e\f\u0012cA6\tM>\u001cG*\u0011\t;DC~P\rrHz\u0010\u000bDrqr,^~\u0010ySMdf+\u001f'\u0011\u0010\u0014\rr\u0005j\u0017!\u000bG#PtP%C'rb!!W\u00022\u0010aEYzP3Ⱥg\u0014\u0007A\u0007zʳ\u0001\u0001\u001fva%S(^%O|~\u0010\u001fUzcIU\u0002a\u001d|\n*\u001b9f)[Y|\u0014ʲ>\nR\u000e\u0012!Fu\bU.Ju\u001f.\b<\"yI\b\u0002gW%>UR\f\u0015\u0004 ʋ\rLeUT%\u0000L J=D;e2\u0000z\b\u0010rLdx*\u001d}>bM6\u000bUVS \u0013\u001c.̄56\rwCv\fAv*\u0005Y8T\"1\u001e\ny\fS\u001eySiAyV\u0010U6#=KN%͙JJ)\u0000+\u001c0{dE\u0003\u00074x8rsTI\bRy;*;|~&x=fll\u0013Dʅ\tkTl\u00120P8>g\u0015VG>ap\u00016?*M\u000fț\u001e\u001e@\u0007\n40a\u0003a\"\rr\u0007\u001ey5y\u0019\"?\u0003^#?~)#\u0002!M{lS\u000f\u0014!\u0014I\u00123J\u0005)'$\u0014\bT2s<'8Pr=^N~J\u0000\u0002\u0016T\u0012H9\r@\u001223\f\u001c\u0005TuQ8?qBC#M\u0018QI9e=\u0005)#)Aᔛ\"~SM('\u0000\u0001|dȜ\u0004ڔ\u0004>6\u0015sJ>\u0000\u001b\u0004h\u0018G|\u0010\bB69)]C\u001fA9 @\u0000\u0001\u0004ű)HS)gO\u0001+\bX\u0002\u001f\u001a4Ԥh\u00032f?h>\u0007t/Z\u0014\u0002H\u0000\u000bc6\u0002)Iϥ#`1pK\u0006rN81)),ڥ\u001c)\u0002o\u000f\u0001SV)\u0014\u001eKɔ!=y&L*_J)R#RgĤ$\f}bC\u0007\u0007hJyCIlHIY1!\u0004\u001dngR>T<\u0013~gLw\u0006XĿYp\tR\u0006h\u0007;\bRv]p8\u0007\u000e@\u0018:Z{/4+CwbuNĤwf\n\u001dRf\u0000\u0010`XDS\u001feW/.\u0002\u0000O`ꌏj\f\u0004\u000e\u001b4.\u0014Lz%@=2\u0010.=5\u0012(5\\G$yreQ\u0002\tP\u0003gY:'E\"Q\u0003lu\u001cG\u0003(\ttsEyGQ\u0012\u0010\u001cρ\u000e\u001ddt\\WQng\u001dK\u0018OhN\u001d(Y\u001eJN\u0002Q\"V\u001c/܎IjQ=Dv\u001d\u0011\u0012X\u001c\u001dR)_Q),D2\u0014(BB3\u0015+\u000eUJFUN\u00114Q\u0002Q\r\u0002BQ\u0006|\u0000D)\"a;\u0003\u0016U\u0016\u001dC\u0012y(9D(\u0015R)L69\u0015~Eg%or*\u0013;)\u0001 b9Q7'W0X .UG\u0017\u0006,.5\u0010rE\u0019\u0011!\u000b)^j{q\u0002\u0017NNb^!\u001dI\u000b\rS\u0013Q\u000b2Ǣ$\u0011\u001fBT8\u0011\u0019\u000ew:\u0018TW;J4VZidئ\u0014ol\u00114%\"\u0012,\u001c\u0011{!\u0015q/K}1<5\f8Э\u001b~ZEI\n^N[^\u0016\u000bE\u0019CC+dĔ`%~2&KTȖ1\"%k{q\u0015P)DI\\\\NMS\u0016;\u000eM_K0\\E]9B\bNY\u0019\u0002\u0011jJ[Y.~U\u00113\u0000=6j\u0004\u0010Ty,[SP\u0011}\u0018k\u00004\u001d#\u0011x\u0018\u001a\u0010ly\u00116\u0010鉒סPKCbu+=t\u0001M;L\u0006y\u0012%C*tb\f\u000b\u0002Y\u0010Ũ\u0012hEy\u0000c\u0010`:\u000b\"BN\u0000mB(]SMp\"4(頠\f-(2lY\u0005\f\u0012P0\u0000鋒O(9\u001fr\u0017>\u000b>'z{\u0014FIX\u001c\u001e\u001bbS\f\u001d(q\u0005F\u00003\u001aeEO3K\u001c%&15Jꁋ=VlJ>%3*3L@\u0000FGJ*G٧ݠrωNcMQ2p!)Qp7\u0000\u000bC8\u00002PK2=& UOS %N\u0003\u0010)s푔=ʝpzy@)!Rb\u0007II Њ(̋C\u0006Qw jlFR\u001b\u0004$Sy3\u0011)%%҆;)l\u001bĬw@R\u0016)w4JI;L\\\u000b\u0013\u0012DFwK=SҞ5SVAxJNOY\u0017\u0004\u000fO.e\u001cu_S`J\u001c\u001eDT*J\u000fj2/\u001f\u000fBtE\u00122\u0010\u001cTAј\u000b* \u0003bn@f\u0000\u001fGL?U4y}W)6\u001f WSJi{\u0018U\u0002,\u00072ee\u0004\"J&Dl\u0012\u0013*G@(>Ph\u0006\u0014|h?\u001f}B;\\e@'\u0018bl\u0010*e0+\"U\\>*'`VLkH\f-S\u00058Ȟ*AȮ\u0004AǢ\nMثk3=<@.S%0\u0003yx\u0004U,P7qawr\u0006=K1\u0000\u001e\u0007HjzC*=xr*TP*N\u0001X!#,\u001a{(rq\u0013|2y|TZTI\u000fL)d`d!I\u0015A@6R\u00191>\u000e>=\u001fayRYRڄX\u0016>{@nĔJ.\u001ci*Ke<*O\tQ+TC\u00012\u0003\u0017n\u001b+\\`@_\u00191{TPYGN>\u0007\u0013\u0019*\u0019DPyQ\u001b\u0006`a\u0000p\u0019*\u000b`(LJ'LHZAM\u0013\u0013x ndHl'K:m)_g(>TiNb\u0015\u0016rSod&\u0002\u0019zʉ)kUӲ{StVJ|N9Otqİ{Jo(;妒<`N\u001dT!9Y'f.\u0000ǖS:\u0013$D.\bV|)t\u0003@\u0003\u0006\u001a)vQMw4ekrFILiJ/52e\fK/)!ZLY|\ny\u001d\\\u0005DE|8\u001f\u00072%ÎO8Mp\u000frPL\u0006\u001fU@$\u001f\u0019\bbzk\u001e\u000fĮ\u001eI$2\r=\u0011c\fVXUT|%\u0007&2w\u0011\u001fkG\u0007ejC&Ҿ\u0006\u001ae|vr\u001dfS9RU$s}6\nb\u0004)OtYoK(\n7\u0012:Qn\u0006r?m:Jt\u0000\u001c%D\u001fՖ}Tn#\u0012\fbmI[\u0000\"=I \u0005h(WLY8f\bwL8\u0019R\u000b\f\"SOF]S~Dq(e'%G]W\nT\u0016eV!f9K\u001ab\u001c%bf[E(\u0012A\u0016u!\u0017hhs%>ߝv,\u0012$yXG3vEG\rݺ?gt'\u0013\u001f\u001c9a:\u0000VN\u000e}I)f9~l\u0000\u0003\u0000iC|y\u001e;\u0002&\u0003&r_\u001djfz4w]Jʟ$N|p42\"p_?lIqIv@⯏I\t$(\r.ܯ-hlJw쬭S\\ȓ>X˧ӡ)G\t$\u0011d̃\u001d\u00140\u0019I\u001ag\u001a'5\u001fOJ7̻﹤\u001d\u0006pDB\u0000WHW\t5OEi\n\u0005\n3\b\u0019\u001aیVfȼGrxBTi\u001eԩ\u001bNd+_74@i`t\u001d,[g]Ӿ\u0004Q\u0014G\u0018D!\u0000,ͶT\u001d'\"\u000b|Ni:U@?2\u0010wC\u0010\u0003Lq\u001ct\u0007\n'ё`\u001a\u0006k{r?AL(.\u0018\u000f\u001eXY\fŠ-AF]Bw\u001cv}\u0014\r >\u0007W'\rq\u000b\u0013W<:TPsߥe=\u0002tӞ\u0019\u001e\"A-\u000etc[\u0004Y\u000bs/\u000b\u001a\u0019󉉄67nZZ[:+t,\u001dp\u0001lt\u001eA\\6E[\u001fOlcĸ;pPFK\u0017lqãlh\bzNL\u000b\u0014:T\u001exWf/&I@\u0013t\u0001EU\u001d#w\u0017\u001bC\u001dycw,^y~Sm?stǣ$,@O$}N?\u0012GxD}ZM2C\u0019P\nVpg\u0007\u0018\u001eujЃd \t\u0006\u0003`&G\u000f8\u0004w\"j7cSABw@J9SaF^\u0018z\u0004\u00163j79`u,MW\u0004xe^\b\u0018dD0=\u0013a\u00149[+6]\u0016+\t\u000by].72iicP67\u0002@ȻƩܠ璪D\u0007Y0glV\u0017\u0004Ai{ABfP.\u00142[i8ϓMY\u00146f9x.Piqև\tv<ψ\u0007\u0012iH{m\u0018wd8\u000bV}aI6'\u00031wjףwIϽ.\fu\n\u0001RsdkFX\n<-\u000buPqGim<\fM\u000eR\u00134h\u0012-!\u001e$vG\"'(9bÃPv5XS\u001d·,wy4\u0005!\u0012a&\u0015l3\u000f_̨]@H@KTQ\u001cy\u0014ߨ]ԥ\u001e|EW\u0017K\u0001^LtOK>n!IkIz!Z}\u001dy\u000f_ıXV=\u00103A\u0017}ߑ(f\u0013\r=>3[](.=]\u0015X\u0001BjL>\u0016n=\u0002X潆e1\fޗ\u00149iP&-o+\u0002;\u0011k~漒nם^jod C=g0\u0011i̯)ʖ\u001e\u0010.SzbsSA?=aV?:=臅Ӯ\r\u0005d\u001a.(QO1~o\u001d!ҾC6\u0000\u0016\u0001'\u0001\u0003.ChW87\\ݏscu^\r= D\u001fEQhܔ\u0006LV\u001e%T\u000f*w}\u0012C\u001dTb<=\u000eGWzV4@rS:\u000ft@CϏ=w0GܱǬz\u0005\u0016RGO\u001a\u0013)rjG\b,\u000f<#\u0004Z{r\u0004ډ\u0019{,ǔ\u0010\"o7#\u0018;\u0019\u0002z\u000e{Yo}zS%\rGAtfY\u000eߌgXgơ!rX\u001e{Ȉ͖\u0010;gH\u0018M/[qiÍ)#x˒u~Uo$GY.3x\u0006\u000e16;p;\u0012`\u0001\u000b/\u001c󁻒s!sVe;ut\u0002ͫgSSCG͈\u0002\b\r_ɻA\u0005Q,A\u000e'D6':\u001eNa.H\u000e@)\u0004*NwRSd3\u000e\u001d1jIMŮOŗ\u0014\u001d\u0002\u0001趬Q\u0007~(,{:c[:M\u0010\tj7\u000e\"%vT'\u0015QV)3Rz\u001f\u0000Y!S Gf1(W,(BϡZpd8uuGdRLxd:-\u001a\u0002:;sJ`\"Fx\"u\t#?k\"[:)8ˠIU!\u000e\tU\u001f\u0007LUf\u001bǔׄ}F\b@a6!ٌaU8ڎ@\u0012֭f[\u001f\u0015m\\cF2⻽\u001b\u0000R,\u0012YܴO\u0000aöC~ת%rJ\u001f\u0001Zu\u0018P4_)\rAgzR#LI\r6\u0019#%\u0004rAy\u0013\u0000u\u0019.O֡!gsSy\"JvH\u00172ukGe)\u000b+;+sNS.:̑\u0013݆ܙLЉh\u001ckЉFU%p\b\u0001- \\\b*\u001a%\u00000ѭsυ\be\u0016>d\u0017\u0015\u00130QG\u0000ή\u0019:\u0015x]6\u0007\u0005Kqncv\u0017k\u0000JYkhӵZwp3Yw\u0013\u001d\u0003AO\u0010.\tsNY|l7\u000eKD%t\u0001\u0002\u0015tchLC\u0010B3_7PAm'WHN\u001c_G\u001dGD@עo=C\\w>D0j\u000f9=wkx)O&΀G\u0017܎ujFQB\"2両ql_hN>\u001amb>\\\b\u000e\u00178\\+\rSrsV\"=y#5ʩ3qحc\u0019kP*d\r==b6)B\u0007_\u0002\u001b\u001f^WBD\u0014\u001e\u0017wÝ5a\f@\u001c/\u0005n6$DP\u0013\u000e7dDqw\t5\u0010\u0017 2B-\u0018w\u00006&\u001a'-}\t4Zyp;L{Ewyt\u0017a\"ߞF\u00150An&\u0001\u001bը\bmmNV9Z\u0019ȱĖ\u001c`\u001b+ۥۜu\u0005\u001dX\u0001O\u0010r;C,bAe;\u001aFHLz:VJݎ{ Ϣ%ɂ\t\u001d\u000bRSQG\u000bj}1B7޶\f,w\u0000\u0005޶k?a\u0003)@UّA?@A>Mƃ\u001dj#[=<[\u0007Ѿ0h7'KIi-?8z)}=uo9ZE\u000bJ[vRi\u0007\fàQ\\d@_y%uo\u001e\u0001b$ӽ!\u00076<Ӄ[&\u0014v_\u0002}EK&mk\frR\u0000;i;\u0004h[yC\u0019\u0018)+m!&\u0013h[Or;\u001aV\u000e\u0017?\b-i'g\u0016W1E>ɒ\u000f\r/\u0010̢A&\u0015י\u0000OQ{ |RNA[lC_-ӸNz\n:2Ζ?.y\u0014W׭;g\u0013&\u001f%l>Kp4yu䃿e2\u0011(:uêf\u001fTx]\t$u(2\u001aQ\u001dtqRN\u001f|TvK\u001fr\u001aO]6P\t9+^4_{3[\u001bzL|rl:i\u0003(qϾ:GPuI\u0005C\u00042ѥ\t9Jֺa3㕨\fa2Y\bs`JEitDxRA-KlEϚӐ7@k\f:eV>-y2>&\u0012\rڒ'\u0012\u0003磛)AtDr\u0019Dw_\u0012\bBZ!>:\u0019Ŷ\u001bBe_RF\u0011(s\u001dfYlDmuxwe5\u001e>|\u0000EfɊ*Ye\u0019\u0004s\u0014ah\u00070PxT὎F\"\u0013uC:x#\u0014yz\u0019!2d/ȗ΃!l\u0007uvK*ˌy\u0016\u001aX\r\u00041\u0002獵;\u001e\u0018ٹe\u001d\u001d|\\\u000b2\\OoRJKx+dxq|d\u0013\u0018\u001ezD\tTgP\u0017\tm&TZG-:'\f.SóyJ!1\u0002\u00109m\u001ef{\u0001W\u0016\u0018rbO\u00116iF\u000bMld\n_a{iW^I.){O3\u000egi:u\u0006{8\u001a#\u000e\u0005I&FYGĖC~}DG\bj\u001eDd~sܪ\u0013\t\u001f+\u001e\u0010-LA춞h0|r\u0007iS\u0016Qx\u001e\u0005kJr)?ϥ\u0007\u0000*P;ܗ\u001aL;\u00070\u00113V)YlmU\u0012Xmʭk82o\u0019\b4ˁ\u0006\t\r\u0006hPiؠ\u0007$n\u000b\u0013e9\u0000f\u000bOZ1\u0016=\u000bl\tV삤F^\\0\u000e\u0005z\b㯬\f\u000e}Sm{\u0011\u0011{>>\u001b\u001a>3Ewe-٨Gt\u0003fV\u001cr\u0000;doO\u001a}?\rS\u0015\r\u0011Ϡ\n'\f\u0005+!ӳ|\u0019p@\u0007#\u001d&\u0007e\n\u0011hw(UP=]^\u0007ܡ0\b\u0001\\\u0015$\u0000\u0004\f삖b,_/mvd2`\u000bd\u0005\u0002fUʶ\u001e4MT={&in\u0001`@}\u001e)O3\u001f7\b\u0000xP1y\bbhrF39/ˍzE#^x֔Y.L\u000fub\u0007x1!V\u0012UA=e\u001bԐyd te_\u0005VV\u0016\u0017-&(J\u0012*7bطx:\t\u0013\u0004F(B)eǒG|.d_4D\u0010j\u00102*\u00170_W7=\u001d*\u0012>B\u0001\u001d|\u001cm\"A\"q}R[//Q*){x[\u001e`\u0011y5\u001a\u001f*%㜘\tdW-?r\u0007H\fq\u0004x4x)2%ˠĦ\u0007\u0015K\u000bS(]\u001f\u000e\u000e$$,\t\u000bi}S0\u001e\u000bvur/t\u0014\u001f\u0015EBϖt\"L}@[G\u001a\u000b\u0002.c@e\u0019'\u000f\u000fi\"Eu\ba|B7\u0007p\u0015ן/-\u0007/XI#2 \u001fOY\u0006YIH\u0001VmL9\u0004bc)\u0006v#HB!~v{CB>G8[BZ\u000fN#nB#p٢8j^\u0013FЌ/f\u0013ȹ;VASI|xƇͻ\\\u0018ChƁ\u0019\":\u0019s\u0018d|\u0001]qAai:\u0004=}*.:M=\b\u0000Ys=3({\nՓU\u001fpu;\"m\u0013G\u0002\u0002)ȯ\u0000\u0015.p\"8f癮P\u001c=xB\u0000f\u000f\u0000F8\t@U\u000bۯIvILʁI(.bj\b0E{n\u001bd\u0014g+C.%\u000fyW'g#Sg;*\\.,=\u001dͲ\u0001`ѧ\u000b\f㎭}d3ܴ\t7?\u0005'\u0007~\u0002O\u0010).,\nۊ\u0007-\u0002(=,lK\u0005@hw\u0005`'й0 ycdg3dEF k\u001e+a\u001d\u0004\tP\u0011\u001d?w05T%`@\tIO8VI|h,&H$\u0000O\u0005\u0004N)\u0015\r>~\u000b*\u001abH榘H=O׿Oc|\u00118\rT\u0000\u0003\u0012eXoGk\u001e\u0017&顏N\"vg\u001e,\u000b\u0011\u0018FY[\u0002&\u0002|\u0001|QdR\u0002xh~O}\u001fO6F9ϵoz?)@̄8GMl3\u0011QH(\u00049+Ql`\u0019U\u001c\f\r`\u0019xR~k\u001d\u0016$W3e\u0004EG1;r\u000bIn\u0012ۗl\u001c`\u001f?w&P\b\r\u001bRCuеK5s\u00134`{OpCa*\ra\u0013jǿ[a/wWk\u001a\u001eߤ\rLDj\u0019(j@ӲΟo\"\u001d=E\u000eYNi$\u0017\u0001lֿ\\5_\u0013^l'\u001a|\u001cxs/]k\u001a*\u001249\u0006O\u0017Р\fʸ!\u001e퍋LtuR}I\u0006\u0015e\\\u001d6r\u0007[y5\u0012\u001b\u0015)zo\u001b\u001a2T!\u0004s\u0018\u0018x\f'Dwv=aϝN\u0013_rp\u0013\u001f\u0003M|W\u0013_3&aK\u0002\u0011X9T?CbH!\b\u001a\u0004AP\u0002\u0000\t\u0001\r\u001f\u0004\be6\u0012.\"Oau2\u0013t\u0004dA\u0016~\u0001Zd<'9%̯\u000bBGQ^\f\\\u0006jkC\"\u0000A?12\u0017fW)\u0003>C\u001bSaK\t1Z\u0015̣MI\f1L\rӬ\f:_V\u0019h6\u001apF1y\\\u001a.q\u0018\u001aj<`<(0)\rs\u000bb4\u0017\u0001ER,&T\u000ffJsV\u000b \u0019]\u0000@P<9Aȁ!yI?=R\u0013$)\u0001\u0007?_fIVj\u0011_O|!Rx(+x:/4S7>\u001fV\u0017\u000b\u0017\u001cC\u000e:j:=u:Lh\"ou\u0018\u0010Upu\"dὃW{\u0007\u0016\u00041\n\u0004PD\rҰ=jG\u000e돊s\"\u0001*\u0013X+\u000b\u000b\bʅ$Bq\u0001\bߧ\u000e0>Ӈddzb<9\u0014O\u0018\u0003A\u000fP\u001e\u001e?\\-SFG%!z{a\"#P\\\")jM>'\u0016y\u0001J\u0019N\u0006\u0001\u0005\u0012-\u0019dVp\tRɾkvh1Y$/\u0019b\u0003'=\u0000\u001e8?!?/U'?]\u0002gz$'GO@@\ng$U87\u0014US\u001e\u001es2QNL('ڮ'G{sKH\u00183 pLH4{aBM&,ݹ\u0012u\u0005C_Xz\u001e88\u0017\u0018qYRDV*w\u0001ci$\u0003E\u0018O\u0002흄\u0011\u0007J8\u001b\u00148z(=\u001d\u001b-=\u001a\u00048W/d$c~p5\u0015.`\u000fu|\u000bWJի\u0004+\u0003kF\u000fd/҂9\u0013\u001d[ek{\u000b}}\rԴ\u0011'v=!oɨ*w\u001fI^7#\u001c聒^y\u000f6RF\u0006\u0001mQ\u001fF&b\u001a\u0003hWOpfV3\u001f\tM\u0006ҤdV`\t_le4+\u00079k~=Z\u0001\b=qng\\'GcKiջP\u000bsIC_\u0018gx \u00143Q#UE#;W^dT~bt&'(ʹt\nK6]\u0015X\u0016B\u001f1:\u0018Z%\f^'3\u00159ܲTR{t\u0018\u001c%粔3\u001fPlVh!^w~BtV?$\u0011QH(0*Hdޏ\u0014\f¿eVC<좦2a\u001aUUT&YM*[&\u00155\u0014\f\n{xTeCY[2(\u0012FWi?]Nf؎iҟ(\u001a`\u0010\u00042$q\u0002x8.j1\u0014\u000fb (\u001e\u000e,Fq\u0004\u0016p`1\n\u0000\u0007\u0010$\n\np`\u0001\bS֩ꣲ4\u0011Qt5\u0002\nG\u001a<\u00165YIRҨx/G!Ylk)Lo\u001b\"Ofh'wV\u0005\u0012\u0011ٕ+:\u001aAZ\u0010\u0016\u0015\u000e'4)E\u0013,pU^,>C(V9\u0019AQ3\b/'\f\u001b8ôtS\u001f\u0005sh\b\u0017M=Q%p.b='\u001fB#C83d&\u0007\u00175pX\u001du0#KExi5V=}33Ά\b\u0016Tw>rYJF(W9\fC\u000bF,ѭ4i{X\u0018\u0014\u0011Цg=\b]X\u001cd_\u001e6Bẹ\u0016ŸYϘ\u0014qC9M\u0011.#es\u0011aF(Ag\u0018aMϨ̴\u000f\f\u0003M0]\tN_\u0016G=cZgiռkKδ\u0019v<\fE\u0004!ʞA\u0011\b\u0013\u001201…Y\u001a\"/Z\t\u001d3KjpAm!\u0011.L'+\u0018\u0014SZϖU7s\u0011>/#VX*3ZEP8J\u00112\u0019385t72TJpƅw%0(\u001a_ZȄ߆\\\u000bXؤ&p+aJJ9\u0013g,\\tŇ3%\u0019,J>CQ$\u0018\u00193\t\u0005\u0007,\u0016 \u000eA8{\fNX\\\u001a^g;*V]\u0016&f1.KPl\u0019PL2+15£Ե1&=e6v'&fR>c+\u001et|sGgו\u001dog>r}VOQfs?csu\u0019R\u0011jr$Ô#\"\"9;.٤KW%W܋U͌\u0015]\u001bnm@٬gӬVjcT\"W_\u0016G#UiB%*eƩ|\u0011LtHK\u0019&mhMϸݥ-wQ,l.fh+,*\u0019'KMFfFc\u001e;\u0014,ì\u001awV\u0016}dl<23\u0012(\u0017ޯ\u0017uuu.#u̒fպVVVW!ѯ|F^EUEEER$͓$ƣ\u0013Mu\\tvȮL\u00199L>T)\u001cۨFFRTTD>\u000eؙ+ܼL.w3n{9&m\u001doz͘g\\h2\u0019]{/fNNB\u0014<\"J)[\u0017ogWt\n\u001ai<\u0011S6;\u0017:oeΧ\u0013:->\u001c\u001b+g3\u001cF\u001aS\u001ae_I}Rn\u0010\u000eA\u000e@p\r \u001e\"$\u0018\u0005\u000e\n\u0012\n\u0013\u000f\u001e\u0012\u000fG\n<\u001e\u0012\f\u000e\u000e\r\f\u0010\u0011\u0010\u0010\u001e 8\u001c\fxHDhhXXPPx@48R4$;\u001a*y1vw(st%e]i.~͍2rنuڨ՚a*if;jex13+nhcf2Zid\f˰^rde\u001d\u0005NfdS9ox\u00114,[+mSf\t^;X3.tjtծW~g\u001a\u0014Hp\u000e\u000e[ε36CջÓ\u001fZfU\u0014oXse\u0011YnΦ8!p4UXTGY_U2͚zrY}llͥ=DSg\u0006u,KJd\u0004#C:RZ3QY6\u001a\u0001\u000e!\u0001Hx2*|C;;։efq\u001aE-mllܱ;?F\u001cO'*W^Fca\u001d\u0016\u001d\u001e˲lffVsR\u0019m\u0014]46j\u0000\u0000\u0000\u0002\u0013\b\u00009 \u0012\n$R\u000f\u0014\u0000\u0006oPh\u001bJb\u0018@\u0000 \u0000\u0000\u0000\u0000\u0010\u0000\u0000\u0000\u0000\u0000\u0000\u0010\u0000P#\u0011\n\u0003#+&\u0016sΊ98\u00037\u0004|VM7h=/Slzx@6\rXaF/ie+_\u0019zPĚ 1B,X/ʋ\u001f͈LŋU?yE^FOZ\"Z-\u0000Ǜ`dB&AP7$._^ܻW)ߋh\u0017\u0000XEd1\u001eZo\u000bJݞt\u001eo1'k|{x\"{\u001bM\f{1mUk6\u0017[׬4\u0002\u0005oU\u001a\u001cqo_.Z7U;K+:\u0002\u0011lԯ\u001fEޙUF\u0019}\u0014\u0016FĪ\u001c9\u0006z$6H^v\u0005\u0001\u0014'\u0004e#L42\u0001cg\u001eك޽|b\u0019d\u001e\bDU\u0004\u0005\u001fx7\u001f\u00159Md(f1x\u0018U0\u0006܉.O)\u0005F\u0013\u001f{uܴE~pi\u0011M܍ƌwYx^kSV_k=:Z!be2\u001f\u0003h\u0012s~qbG$L\u001eItTK:vwMv\u0010\u001aC%VP6=r/x\u000fP/\u001c>(a^jmφ\b\u000eM{/ܞY\u0014;Yo8q^,XE\u001a\u001b\u0010݃J7\bP\u0010\u000fg\u0004hs~]ed8\u0002=3c\u000f\u0019脰\u0016]h\t \u0005\bn|\u001bsM>+V؏\u0010Nۺ=K\terbldFgAǬ\r\u0013\\rzc$꺶\u0017\u0003ɀǖJ}s(\"N\u00003\u001c\u001de7\u0002MGP,Ia0&ЧC0+GA\u000fkmHy'G՗ޜ \u000bl!V+򆾙X(\u0012[>7\u0016J\u001bM2m\r:\r\u0016EL\u001cD.*\u0003ٙ\t\u0000U\u0007\u0013x\u0014pLdA\u0010\u0013~T\u0005 1^豃^Ow\u0005h<Լ{W?KQ1\u0018 \b㹱K\u0011\u0007\u001a%BSup\u0000\u001a;Gd0F'$\u0007BQ\"BۣM4\nS\u001ci\u000e\nސuX\ft[]&WWГ\u000fV{RpdN\"\u0006wJ7V\u000bX+=\u0000\u00139v!O8o\u001e\te\u001dbW^ko\u000fD!#&A_^#siz>2D\u001c4]glU2\u0010^+a]]\nWL\u0018D\u0018s#\u001aXbs:h\u00139d3ASU\u001aW9U2n\u0004WF>\u001a@\u001aN=dY\tR\u0019]\u0016\u000e4\u0006\u001c\fK\f-J\u000e\u0012Ƙ73-U{\u001dmWʶZl5:\u0000s\u000e\u0016:bc\u0005\u000f\u00061ܨLGRnKžqC\u0018\u001d\nV\u0019x02 1\u001dv\u0002\u0005\u0017H9>7\u000b0K,\u001f|菴 \u0004\u0000\u0005YR\u0012\u0016]\u001f?\u0014^\u0007Sܻ(r!E>yL\u001a\u0010ê\u000e\u001fTF\u001b6/\u0000\"\u00111=qrȝ\u001c\u00017S|BЉ\u0013S\nǁ[\u0014+]bY6\u0012\u000ewY\u0019tz\u001aGw\f\u0007.o\u000bq\u001fQ82B#\u001a\u0015L)ݼ,Q<)ߜT-\u001b~\u0012L\\Spk\u001c_Pʫ–=L5)/KG+V'8la5:\bw\u0006&yh$j\u0001/8rT\u0018C:\u0001lyҁ\u0012\tkT+q2\u0000u8\"$-q\b4\tQ@KR\u001an\u001b5H\u0001\u0010\u0002Jv+>R\u0011'\u001b`t+P\bT\f֛xh:QOI\u0010D/ŏ\u00003W@^0ɃtfJ:-m\u0013ha8\u0006Y_5GQކ.@U#C\u0006i\u0001\tU(\u000fBGjE*\n7ՈͫZ\u0014`#&E{7\u0014S,7ﲂ#UXbR[`\u0019{,9\u000eD*\u0004F\u0019RbR3LiWZ$\u001ao\u0004@ǃ\tR>\u001a\\,-n\u0005\u0004d\u0012\u001c\u0000ΤWшX[\u0013rLuH\r\u0005\r7;\u001c\u0018H'ťji\u001bYl\u001aSi:\u0000Un\u000b;t\u000b\u0007.\\ebVfg5\u00168-ze\u0003\u001c4N jaEc(\u001d*ۉT:'amc\t\u0007NezҰۏ\b^6x\u0014G\u0004\u0001,%+%ꖷ^5@\rqjc_AExD\u0010\u0016x\t̵\u0017Ak\u00062yzka\u0006dJf^\u0004+aV\u0000_0&V`:>NQPjd)\u0007XLA1l?P\u0003s*DD8C(w;\\Dd\u0003J\u0019*5\u0018-C\u001c;Q\u0000![g9\u0019eP\u0018`ge{q͍%~\fpF\u00023ܟhIDKn*\u0015X$@_Y\u0011\u0003.f,\\04\u0018\u0004+\u0003y_\u00033TLV~\u000b:݈u\u0019\r+uX\u001b`Ĉ\u001f\u0012װ\u0004]HgJ\u0000v\u0006Ɍ\u0015~|ڈ\u0018ʔ\u00044x\u000b%I\u0014XŽ\u001b=\u0007qN̶6'\u001d\u0002Plͱ2g\u0017Z@oѝ\u001a{Q\u001b?+C*'^\r&-v4\u0010Bw\u000ftb$rp\u0002󁶒r\\GƥyRa\u0015 +yV\u0017\"EEK\u0006\u0010\u0010;/\tvW\u000b@&7n\u0014$!\rh.&q@\"ȐIz\f\"/aR\u0018[4j\u00151\u0014/VAөS\u000fb!>Ok\u0012B\\׋:ʠ#\n$\"9\u0016\u001a\třvS@.\u0016Tlwb>Тœ#Az\u000e\u0015u?Cޚ4cJ\u000fW˝W^5W\u0002yYz4l:u5w'_k?\ttygR@GJnˆH6)pɗ\tM0\u001f&*\u0013\u0001w&Km)<[|Ո%_9\u001aAg\u000fVj'xa\u001dQR}\f]Cz\u0018K@\u0001V34I`^#_!wM\u0015fIc鼜rVAZTpPTv_2yzC=\u001ab\u0010:4ivr7\u0001P\u0012,p+u?ͨrAi}9\u0007\u0017\u001eڑnIh\u001c \u00126'\u0010\t}|\u0001Zˊ-\u0000g=I\u0017m|\\-\u001e\u0018\u000b/nM#f*\u0004\bc_,짜3\u0004C}!񧑓\u001a\rRuNW\u00019[\n\n\u0013v\u001aq71\u0010\u00045P\u000bZ`Kַ*:\u001dCfF\u0011O&\u0010O\\\u0019(GP:O-Me=R\u0005y!\rd<'k\u001f#ô:I!Gox1o\u0014ehA\fV:|!\u0013_js\u0007\u0001tT\u001a\u0006ฃ|Z\"aҋӚ\u0019n\u0001\u000b [W\u0016Ky̚/rcBL\u0010AƘH>\u001f,o>*%\u000bε*\u001caer_4籈$\u0016o 'F8\u0016>azLy\u0000.dQ}&\u0011PWbv\\K\fK}n\u001b:W\",\u0000w\u0005^M\u001a2\u0019\"\bz\u0010jȋ}ܟӀ\u001a0tzպ]05X`K\u001d~@ͽIAhzF\u0011j\u000f\u0012\u001eV>\u0012\u0000\u0019O\u0018=z\u0003?G}k~VdIU\u0000I\nR;8_(*\u0001u5\u001b\u0002\u0012\u0017\r\u0018ԍ\u0015\u0003Y,@τ\u000eik\u0010\u001a'\u00188\r\b\u0017\u00189g~\u0014i\u0004u\u0017\u0019,~Nu=eBYǐ\u00013C`A\u001fB\u001dF+ ,N-uj 4\u001d\u001f\\Z^3i̩s1OR[qp#S\u000e\u0012\u0007Yx&bїu(q\u0010\u0002V\u0015xE@1ӂ:R{!Б\u0000b\r1l1]KХ\u0016B2\b\u0018~!&shoK%@\u001c~\u001ccN7s\u000086(>s:јr;P \u0017\u0001헁+\u0017K6[G% T.\u0012D8\u001bJ\u0000\r}W$qI*{l0}܏qdw\u0016f\n\"~D^x\u0011xb5\u0010e!o#\u0018x\u001fm\u0018\u0002W;\u0019x\u0001$\u0005[\u0006iD>\f*P_R=\u0014}7]<\b\u0011l\u0010_!SZ\u0011Q\u0011\u0001A$o\u001f-f\u0015k01phۿ\u0004\"\u00013\u0004]\u0007vo):^\u0011\u0002I%h\u0016T\u0001\u0014&/c%\bǮ\u0011؁}R\u001c}X\u001b_\u0015\u0006A]&\u001eY,29M#\u0000\u00067;\u0019h>*5vG3[\u0016q\u0002/\u000ex2Q\u000fp᥍*7\u001bCe.݁2('\u001a^|\u0018\u0010nݨ]\u0015;m5\u0011\u001aB3@%z:0\u0000\nrh.A\u0001\u0003t2\u001byD>\fJY\u0018Ȟ̈́Vz\u001a1ɇl\u0007\t&+\u0000[|)3K+\u0002 s{-N-AtyT8/T2{\u0007aBu\u001fN\u0011<^i=hW@y2r-A[}Ϋ\t9\"{p\u0007\n1-{\u001d\u0016\u0004B`5\u0006aMpn$9\u0014\"\u0007h\n\fǏg^SB%Y6o,!Z}4ڮ 2.mA?_ho@,\nN/\u0015\t+\u0000t函׬ӵdlB`(e%\u0011L\u0011a\u0016\u0016\u000f)$=ؔj+a,kE0#\tw\u001e2Ƌy::\u001f)@\\|\u0011\u0004KR-ڝ=-2\nP0>y&{!\u0018O$U4*܎.%ӵ\u0016E\u0005`W\u001aS8\u001d\r\u001aT02\u000b'0~C݌\n\u001bjc?%\u000e\u0012\f\u0007\u001e\u0014^8F\u0019\u000fz53YIV*U\f\u0018A\u0004VV}nBnFćt3՟\u0000@U\u000bC\u0014\u0015\u0003\u0012\u0017i\u0000^Gf:d\u001ca\u0013D\u001c\r\n\b8=;*,mgۂnjXWe}X*vٜ֛U\u0012j\nx#\u001d2DGJ\u0005Oh0Am9\u0005[\u0001\u001b>\tj̉#3؅s>|A[\u00025g\u0000'dV\f\"dF}\u0012[\u0017\nfǴ\u0000c kZj6\u0003\u0010NJ\u0017U\u0002\u00154o#4ᓓ)8v\b\f[l\u0005m^\\E\t\u0007iXժR\baA\u0005F\u001cPa{d\b\r.a\u0010\u001cQp\\܍4F\u0006B\u0006'\u0003\u000b0<11Z:*l\r\u001e\u0012a{\u001a@\u000e\u0010oH\u0012\n>\n\u0014nBQ\b\u0011V?NiA5=Qs3\u000e\u0018\u0013~\u0003tcVh>#E\u0002ʢl\u001fFS\fop޼\tɵY,~sS4\rrԣȆ$N\u0001ӫr\u0019%Y\\+\u001e\n$w\u0014`舟F}7\u0016C\u001bC\u0014%gTVuoj\u0004\u0014\u001fVH2[0n>a3`M\u001b{\u001dgofѫ2wJ:\u0010)\nY,9?\r/fP~\f\u0018QKXEw\u0014W=}\u0005\u000b7=-ĪcrfBz\u0003ݽܭ#\"\f\u0017dcU7$\f\u0016]K;L\u001b\u0004\u001d5q8Bc\u0001\u0018V1=\u0003\u001d\u00050Oe|NulrL%\u001a#\u0001[\"!l+Nǥ\u0014G\n\u0018Y鷉ʘB\u0013\"4.\nd/wۍ~\u00043\t],w\u0014\u0006\\m8}x‏\u0003Y\u0007[\u0007\u001cUA7=^m\u0012\u0007#\u0004xO\u000eg(.l\u0000Z\bk+w@9o`sJ\u0015\u0011\u0014\u001d-\u001d\u001d\u000eE|3\u0012.\u0010@]8E+\r70)k\u0012V\u000e;aZ\nɅq\u0018遄\u001c\u001eTZ'h48Z<\u001fh\u000f\u00178\u0003Xtn#A#Is\u0017\u00179.kCbK\u001fG\u001f\u001e@\u0004\u0017lZ\u0015eLZJD\u00129t!fP(o$tfɏz(7w\"ZυQ[(\t[\u0003Z|wlи1\u000eTMdQf)|u\"BRpN8\u0005mBB?g(9X\u0015\u0007\u0018ɞazyi/<:pѴ˙\u0013\u0002\u001d)j\u000b>\u000e\u001c!\u0016\f\u001ciG\nr\u001bnjwUI\u0007Ɓ5b,tHh<&\u00066K\u0002U\u0012\u0004 ơ\"Йdn\u0019Pm3w7^+S\u00046bO\u001d4޺!\u0004<\u001f#=?z <\u0017\u0011Hc\t\u000b7\u0015^'\u0005~\u001diD{ѯT\u001a\u0013\u000b\u0006\bf{;\u0017Sk=ن\u001dI^\fގ4~m\u0019RI0\u0003:\u0000V\u0010\u000fU!Ղްd2W0g8V\u001e~T@;\u00194KlO\n\"#%p\u000e\u000b\u0010\u0005w-?R}NU1\u0011\u0013P#\u000b\u0013p\n/E:\u0014\u0006{\u0005\u00114#\u0010\u0007Zm\u000fYD\u0004\u0001\t>NLQQOB]\t\u0006fRgo\u001bPˎ3\u0012Vq2R\u00192\u000en0+\u0000jgK$x4p\u000f4\b3V0\u001e@fv\u0007cXb\u0012rh8\u00031\u0005\u001b2\u0013BhN@\nȌ\u0007\rE\u001c\u000eى4!Xz1#\\}J[\u000bP(Js\u001ez]/n \u000f)E1\u0019!T\u000e5\u001cP8\u000eѣjV0]HJ3휫0r^#\u0018M`\u0018A\tWwv\u0005|We'g\t\u0017?dڹ\u0000>tg&\u0000\u0007sЄv\u001br.G^O!Pu\u000fey}D\u000fSjM\u0010Ɛ\u0000\u001bJЏ1wR,u\u0000eb8\u000fܘŻ-s\fg@\u0002n\u000351ajd\u0018z\u001e]\u0005&d­X<-\u0010RҟQ,5uDoWl{{\\jr\u0007c+q61\u0007H\u0010|gpG'?s}\u0012W\n_ AA]K٬/\u001dCml_ZdGT[\u0001\u0003էD>:\u0012|Z\"\u0018z`љ—.@|\u00196j\u0006¾|rჵ\u0014^\u0003X*5\f\u000f\u000eLϼFq)/Ayu&.>U\"\u0019~V1\u001e\u001dǂ$Z$\u0013f\u0016b~\n_7\u001ao\nAT\u0010/lo0.\u0015\u000e\u0015\u001e9Bt\u0006\u0001p\u0000s4ԍEoOus@asOE\u0015=\u001cDf\u0006 fkf\u0005O\u000b3*ܲ\u001c\u0012V[\t*>o\fI[BdHKP\u001b\u001b\u001fIguaGI\u0018keCK\u001a$7B4T`\u0002a(^7@l3\u0005\u00132H:o7@\u0001?2\u0004>s\u0014?i\u0015'T E('<:\u0016j)?\u00103K9͍(#ׂ,f>E\u001adS\u0017:{`i4j\u0002>ڴĊ\u0010<ۅD<\u0019\u000ec5uq=_4\t!P9ɨٮ(4cvs\fE>\u0004V\u001e\u001b\u0000!h\u0018\n\u000e\tkJW[L,\u0018\u0016yX4\u0000e}C\u001d/\u001eU\u000b\u001aN\u0012$rV@O#\u0002Ŏ\u001eva3nЕt\u001602\n\u0019[>FҼJk\u000eXS\u0014s9\u0010\u0014\u000e?ুO8%\u0014<=;T\u00186w134=\rw\u001a\u0018)ՠiƵI\u0000/\f\u000b/[|E.\n[\u001aki\u001dV1\u001fM\u0015\u0018Q/8\u0010\u0017e@y9Yq FOo^g\u001c`\u0004pka%;.2\u0002\u001f\u0002ex/H\rvl\u0019\u0001m1m\u0013\u0012\u0017Xl)h~ƘoXI߬\u001b\u0015S/PIl.q\u0019ùd\u000fJ<\u0000\u0016\u0007YuR0&\u00152\"\u0000!.?uxP*$\rx\u001670\u0006\u0001ǠJ\u00141&լThڍe\u000f#9cD/iM`\u0010妽\u0006sBDїk)06.Ѳ_>*\u0004dZ\tbwHA=;(\u0019\u001dᮗ\n\u000fk\fɈD\te0o\u001e\u0004(P\r\u000e: \rܷ-&\u0003>9G\u0005AJ\u00142,K[5݋\u001b-o!b\r\u0013d2Ӛt50\u0012{&\u001a%Q\u0015u\n\u0014Հ’#{\u000b8جwъG\u001fR\u00149Y<>/Zڣκ\u0001;nFU\u001e_f\u0015W\u0003\u0019\u0012\u001e(7\u0017ړ\u0018M]H\nɉi^\u0001\u000bCGՍ\u0004RJ\u000f0~OA\u0010C=fZ{.N`\u001f_`\u00036\f\t\\\u0004d\u0010\"A\t9߄۔F\u0007zg\tA4F/p\fF*'\u0002j\tLJ]z\r|\u001aݶ\u0015&`0\u000eexo$_nvT5:Jc|klշpm\u00133¯!\t\\DycF\b$q!h\u0003\u00056\u00024\u001aFaćL\\h0,\u0015Ņ\u0003Rtib\u0007hx-n\u0019:\u001cj\u0010f%[8z^1\u000e\u0013\u0014]\"c͢_6N\u0015p*\u0015#\u0015\u0016։\u000e9\u0013\u0004\u0010d\u00127\u0011\u000b\u000eHO\u0010-]FQ\u0012/'\f4Z@\fv\"2\u0011%쾵\u001f\u001d\u0011\u00111\f\u0012^\t\u001f<\u0014\u001dMr'y3480\u0003P\ng}J,5\\PbV\b(2\u0003#޺\fs|#\u0013ǁ\u001cZՂ׃Ya4r&֍To.\u0005\u0014Y\u0002\u001e޸\u0011^0\\l\b\u0011b-2\u001a{&W\u0006sd)RA\u0004@=r˄<\rJ\t\u001c2\u0007!p\bDz&\u0014\u000frfKcX7*إ\u00199\u001c\u001c\u0012r\u0013VUEJ#YٸAh\u001cl6x\fȿ)(;,I\\뵬^V@v7JV\u0018i?UgaY\"\u0005̈GU \u001fJ\u0005e\u001b\u001c-ݭq}`\u0003o%\f)V\u0014\u0007#ń\u0013_ .\u0000\f&\u0016i\u001d\u001d:=ʑU\f\u001b\u001cG\u001bZ\u001bJyٻ}\u001c1\u001bC\u0019bWÔ3\u0010_8&[b\u0010^2K\u0001Hi09\u0014$/Կ%z+]\u0013\u0004/Pf\tѻHXj(p2<\u0001\"\u0003\u000f\u00138M}\n\u0002K0\u0003bN\bzz\f%P1;NOۃ\u000e\u000b؃L\u0019=)%s\u000bK$\u0013Oj\u000b{\bIJ֘|O\u0016\u001cŏ]\u0013^߇zp&na\t\u001fruŽJp\u000e{^:<\"\u0003mvܻ3D3*\u0013v3\u000e\u001f\u0002m\u0014!\u001fj\u001d4!\u0004\u0014\u001eEA+\u0005\u001aSz{s<{\u001fD\u00180kR\u0004D$5X \u0018d\u0012!iv\"8Z\u001eɇ\u000f\u0013\"@\u0000ѻej9Iu\u001c\u0011D|v^d\f\u0000N\"-UQ3\u0012En؀M\"?*Ґ)xtDH\fp9DY\u0012a\u0005]fs%d(ש\u0013\rކ\u0006RKr\u0000gv\f1\u0006\u0005,m?8qAārw=\r.6o-R\u0018oջ@-6Y@[X4VQlI&4\u0005ҥT߱*%\"J鵿\u001c\u0002V@WPBX\u0011\u001bo6`\u0019T\u0002b\u000fV\u001eܵՄO\nNez3.٬֑\u0019Z\u0006z\"oٳ\to;\"um\f`d\n\u0011\u0010\u0014b\fZ\u0012\f\u0015ZBr\u0005\u00024Xg0NTA}8ftj[\u0011@F\u0019j\u001bx?/\u001b'@69͈u\n \u0004gmU:%\u001d{.\u0003\u0005\u000eo \u0006OA{Ha\u001a\u0002L\u000fW\u0006j \"?)A\u0019~$\br\u00026mG6\u0010(>ZtK4k&\u000f[nޚ\n/]\u000f\u001f# %\u0012t'p.1#uO\u0000\u0019eq1\f\u001as6[MNFQ\u0014\r!Msȑِ;'g~\u0006q\u001e4\u0005g\u0003\u0010{\\gp].\u001eL9\u0006YpvpZ=(\b2\u001bO\u0018Fq\u0005Xngʅu\u0002xHY\u0005`CD00'z^,\u0019U\u00163R\u0018m\rGu\u0000l4*\u000b=xCjӖeǗ$`./Y\u001a\u001f!#\u0012І\u001c઺\"%\bv\r\u001c\u001eN\u001e9\u0017JhDBbE0oŢB(\u00164\tx\u0013S\u001e-e۳\u0007Ŭ{Q\f$p\u0014ș\n\u0005+B?\u0014xy(9ʯ\u0013(I9c\u0006-R@m\u0006·6ߡ:OINo\u0001i!nL\u001eW\u0010:i\b\u001e\u0003Fmm\u0006C{.3\\.ᶳ\u00136\bf]\u0011(o3K,; >E\nWouTF>o\u0006~bdMW\u000e\u000fG;\u0014\nw:Ў_hFj(js\u0019\u0004\u001cn۰\u0007b\u000e\u0004ڸ|IY(#\u00117j'Ps\u001e!X4,\u00040v\u001aէ(,]\u0010L\u0013aXU2\u001f{P\u0010\u0013h{&wp\u0010O\u001cìO-\u000e(5Dg\u0004k \u001dQW\b-\u00062EVDAFhZsx0\u0003a\"e8\u0010\u0016~'\u0013`\u0005|\u0001\u00112\u0006\u0013\u0010)E\u0001~LO( %Wc~a\u001a#\u0013.)\u0013\u0002,\u0006˴\u000f\"Zʛ\u0018\u0018wk\u001cj\u0005[q1Y\u0010\u0001ڭϼr1Dx%\t#\u0015P\u0018%v\f+\u0012eldе\u0017idgӓ\u0007w\"a :\u001a!\r#J\rP@\u0014-fD@V\\՝d+x*2yKMY\t-fsb;db;\r88N\u001bE_~\u0018dLC)n`{\"[4\u000bɌvD\u0006~\u001a痚|\u000f/D\u0005\u0014̾H{\u0006}\r\u0013k\b5\"\u0003N|!oiPz$.\ny*EV6WlkT9\u001e%q\u00006cUE~\u0019Ehv7В,GcK-20F\u0003ۋ?ȑ\u001f\u0007\u001e(\u0007\u0014w%\u0019)UthǸVMf;\bz\u0016-ʡuL~&PPL_~\u0019gFC\bsͅCM\u0003\u0016\u00045\u001a\u0014z\u001a\u0012\u001e\u0014\u001b\u0003Hx\u001f\u001av\u0018\u0013\t\u0006\u0000\u000bYuz2\u0010:ATuw`&i\u000b\u0015b\b\u0004vm]\n}\u0007ru|\t෣D]@wd&B\u0006^.\u0019y#)\u001fib^eb'e\u0013R5z\u0007n\u0000f\u0017\"@?iߒ\u000ba( \u0017\u000b{\u0014\"#\u0018Z\u001146G)>\u0014+6j5`\u0010\f!}hbF^;2D᝺XM]_\u0001T\u000fa\u001ch[\u0007^IQBK\u001bd1\t%\u0007o*0sO_9\u0011;A$hG‚*@঱T⃼# x*\u0012gc,\"6ِ\u001ff\u0012\"\u0003Ӝ('\"R\u0015f?LQcCOV\u0010wƽ\nv\u0012@E7\u001dm[\u0015o3\u0018=.\u0019\u00079}]\rL\u0005Eo\u0003\u001b~\u00058\u0012/u\fW6G\u0011\t\u000fk6 ~[\u0016묺\"\u0005\nCAt#ps24-^B\u0018q\u0004N\u0012]$\u001d\u0011\u0019۷\u0007Bw\u0018#DX\u0019Y~]C\b'\\\u0019q/E.]\u001f8Cpx]\u0004\f\u0013we~yQJ>^A\u0012E\t#CJ\u001dd\u0003haQ\"BJ\u0013\u001eM\u001f\u001e\u0007eƄRh\u0005n۪>dH\u0017:̛MP-TTVZp\u0004\u001a-Y=T^4>\u0017\u000bvD\u0012񖨚t-jy?B\u00022fa)S\u0007\u00105'~$$R\u000bK\u001dC@D\u00073\fG\u0000Tl\rĜ\u0012\u0003$}ͽ-$?~ġ!)\u000bW[y\u000f?I݁UT\u001eT-\u001cK<Ҫ@Q\u001c,\u0018\u0003*A\"m\u0014\u0006\nx\u000b\u0014v-W\u0012VJӳ:둽\"ZS;%אSJ[hĭ#\u0002(py\u0014-%~ԟ94'敤Z\u0010M{\u0005\u001d62trMDJ*\u001akx8\u0016Zp\u001e\u001dY\u0014m\bcc 鵓\u000f-c\u0000\u0015!\u0002(~Bl\u00019_ӧ\u0016g\u0000K+Do92\u0019o4Oћ7\u0010mYY笶;Cu@\u0003U\fS*\u001a\u0007\u0005<\u0002\u000e\u00168\u001d\u0004\n\u0013fPT\u001dsHޅ\\\bSVN\u001dI\t\u0013;\u0006?J\b_5O\r!\u0015,(\u0016\bs/\nq\u001c@\u0010{\u001f\u0001\u001f\u0007LkgjgP8\u001c\u00041+eA\b\u0016q[/!In\u0019\u0010X\u0000\u001a:\u0015ᷠ&W\u0018&$\f|\u001a)0l\fO#0\u0002zX\n'Y\nM}MLC\u00195:ѻyCYD?\u000f[(\u001bHJ}\u0005\u001c\u0005+wo!B.?\u0012C\"N\u0007oOl>z6/Z\\sB ݓE\u001dUbkD3Q\u000f}\u0007\u0013F!ʊ\u0004\u0000+\u0014$R\"T\n@\u00179\u0012WϷ@{U@d\u0016+nEypұL>w\u0001G:kh.Y\rz&\u001a94tL\u0007\u0018R\u000b1)P!?K+BM\u0019B*\u0014,_Mm%\u0003\u0007Cca/If\n@l\u0012GN@\u000eɪ\u00032viCb\u0000\t\u0017#\r~7)nQ|B\u0011=)P5\u001c3a%\u0014\te0Ѝbd\u0003\u0002\u001d;}3\u0000^U\u0007\u0000\u0005z9]vMjKdYڑ!kNDu\u001b5Q\u0010\r\u0004\u0019r\u0013q']>{FQV\"\u000bF|ڋr9\u001c\u001a\u0012D\u0002\u0017ԸWWT\u000f2\rg\u0012Q \r:[\u000eFW\r\u0013(\u0012a^\u0014\u0013`G\u001ae\u0019\"\u0002u(74wQ\f\u0017$t\u001bFɽQrU\u0016\u0007\u0003\u0007vĖ\u000fP\u0007<6'Wn\u000e\u000b\u001d ݷܓ(\rA>ׄ\u0007gJej[ܶ\u0012n\u0014p!^|\u001eu\u0017\u0003za\u0018c0nZҜ\u0015r\u0011˽\r$pE-1_uy 1;#lxP\u0001K@GLL׆HQ͌\u0002\u000fF~4BrܮH\u0019\u001fU\r)A_\t\u000fhǰ6!AЂ{\u00111+%L25Pּdb\r2R`;er^ưh;;>g\u001e\u0003AJ\u0018}\u0007r\f\u0016 x\";1ZjAƔn*#\u001a˃\u000eK\u0007Kd= %U\u000fK\nhlFh\fұRX'\u0018wxgt\u0006Z>.ZU]\u0010\u0015ݏ$\u000f{D_)\u001b'=Ȟu}\u0011j\"\u0018Q\u001d5be-\u00049@L\u0016Wթ\u0002d\b&\u0004)슅\u000e(8\u0016?\u001er~ޓ\u00177pUA\u0019q-Q?x\u001a\u001d\u0010^]ɰ\u001eYybd\u001f\u0011\u0000\u0003MܛNydP(O\u00001@G!~@V\bz\u000b'AX|e\u001a\u001d>\u0019`sܞJa[ff\u0010~\\\f\u0004\u001e\u0012D$!W\u001d\u0018\u0000\b\u0010\br\u001a8YZ\u000e5o#\\\fUm5=F\u0005\u000beZ\tz1\u00154',\\M\u0004>m.a%&;F$c\u001a\u0014r2.x)&Gu\u0014\u0007e{U\u001e\u0000W\u0018f$\u0014NY\u0018X{\u001e^fQX\u0006\u00010u.Q'Lh\u0001`4\u001bB,_tt\u001cPhS3\u001d\u001f\u0017|0e)(ƈ#8.0\ng\u0011dKbHGw\u0000Kj=鋢\u0003'^kjnM\u0006 C XXT\u000b0Z\u0012q2PyS-j~\u0007Az\u0015\u0005(u\u001cv\u0005Lv\u0001A!\u0011$\u0004\r\\-Bm\nf_V76ݣ݀<\u001dXv8p16F\u0013\u001b\u001eMMoj=o\u0000\u000ez=`+u/t&\u000eД-\u001aMrnRc\u000f5\t\u0016Vտ\u0019(n\u001dn%\u001c\u0010;asܱѺc\u0003\u0006b\u0019yhbpll^HO<\u001b6o\u0000e\u001a~\fxa]#JyjaܔzW6a?{XIoV\u0007beH\u000e\u001d)\u000bV4p%}uh% l*V?PXKo\u001cN_(fK`\u001bZ\u0000;\u0002'ΎSbHlzQUU\f\u000b\u0007L\u0005L@{QD/@>TJQ\u001b\u0004MB!bѽt\u000bZ7TIL\t3iФU\u001e\n67T4s!;׳g:%N\u00054[ؿ8Z[{`{~M\u0002\u0015@\u001c{x\u0007Kg98\u0015\u0010(pi\u000f^{9MQ4N\u001cAr6P\u0007RzT ҴM\u000f)^B3SbOjV+\u00151?uTþ)p``jҐl\u0006<\"y_qC\u00181ꦔQ\u0001h0`w|(YPT'גּrBhX}\u0001)K ?Z3CZ\f2;[9E$$h_C#j}\"\u0014#IgIB\u000el;\u0015u\u001b\t^6\u0017jBr\u0004)VK'V\t2Gʪ6'\u0011\u000b\u0001c\u001b\f6\u0005,\u000b\u000bbe8fѵ\b4q5\u0004\u0013ч6ǽ3A#8\u0005\u0001\u0010\u0018\u0010\u0005#Sƒw($\u001e\u001e\nUw1a%S\f?bFk7:?f\u0011W.ʧ\u0003\u001d!\u0012ķZ&GQOKhkw\u001cX[\\%\u00146\"(lr|\u0011BDOY=+Ҳ\u0019Dнs\u0011\u0016nF^V-\u0001@2m.\n$ixUOEaXl\"`V`LZ/&\u000frG\f3MCz}HA\u001aA|,+bH&\u000ff[:Qc\u000fe\f4\u0007e-s1v\u0010Ӵy1FN(}]y\fy[Gkn&Fh\u0019h\u0001ziZZ^\u0017^hoߢC0s;\u0001a\\|r\u0014\u00032\u0010$v?,M5,4icp\u0017\t\u0017ng82U\nۨ20B3K\b\u0011ʐI\r\u0012p|bC'X'=\u000b8z\u0001{{\u0005!C-ʵ,\u0010P-6~f\u0014>(~\u0005i\u0019fQ!B\u0015)n\bL@\u0010+0zR$Wa:,.\\qkK\u0001+‹!Y7e.0\"ީc=FZCNDړm]\u0001:2Tz,u5%=z+oML4NZ\u001b\u000e\u000f\t6\u0016y+\f|\u0016g6ވ7\u001aG\u000f[\u0017(\u000bs%A\t\u001c\u0012̽`[,?pz!O8\u001f\\~0\u0013Ǵ\u000bC\f\u0018OcO2u*I\u0014\\&zݛ5A\u001d ߚ\u000bFv'=E@sG0)\u00002\r`k\u001cE\r(C<}C\u0005s \u0017\\rU\u0014\u000en>l\tay\u0002EǑ\nua˘U%@\u0015)wo;a>p\u0007p:3ʑ\bgZcڐJ,\u001aV#\u001c5\"il\u0000W \u0001\\j?$.+\nk-dU\b\"^aOc;Dn\u000f\u0012\u0014z7ث,\n/X0r<ɟ\u001b\b\u0007k\u000e뭀=y\u0012{8\r+^\u000byu>\u0019*>M6q\u0010\u0005Dޝy:a9\u0018\u001d!KWϜǥ}兤(NI\u0010\fx\u0013\u00057u[!gNTB#\u0005o\"a\u0003chm\nuOr{_dM\u000b\u0007.>\nƇw\u0010\u001f6\r~NKD\tw)V7\nr;\rWzeI\u0001\n\nU8#\u00116\u000668?2\u0016sdgH/TS\\@t\u0003@LIU{.hƭ*zTp\u0017\u00143k\f\u0003[_#\u0015\"\u0016\\\u001d@<݁S|\u000f/L\u000e#p`\u0007ǒ\u000e&\rXLb./.|S&\"Lr'\u001a\u0014!-v\u0018%N7\u0016Cք\u0003S/B>\u0007]0\u000b0[@/A;ȵ)oovOx\u0000sr\u0014\u0003J\u0011$\u00010X\u0018V$l\u001cw,P<\u001dYC|bq/-\u0019pLԉ`ͰYC\u000e\u001bM%`\u0004\u00031(\u0014{:\u0004\u0017\u0016,\u0002rV*&s+eb{a\b!y֤r\rrfPv6\fQtXI\u0016xԯ#{ӽ4):0\u001cw<\u0002\u00063akGdƼgnHCY,\u001766hdqBrߝGx*\u0005SIoia7mҙ\u0005\u0004\u0013\u0016\u0001Y\u0004hpWe#\u001c=Q\u000b]v)#&\t{Zlܐ<)\u0018Ӭ.T\u0010`%y\bIAX\\(m\u001f\fڀlm\nưj2xos\u001dxX\u0018ua\u000e`׆Hf\u0007\u001e}21\ne\u001eul\b{J2\u000eAbW?.[Y\"u\u000e\u00042k\u0011;\u0005\rs(\u0000\\\u00184G\u000e\u0017d%`hH<\u0014Q[dˮYN\u0017iZ\\!3Д\u0012e\u0011S6\u0011|k#\r=\u0019w\u0019墒Ҿ08\u001fnk_Fl\u0007\u0000\u0000y%O\u001cC\u0019*J\u000b\u0012f\u0011k\u001af~(~#u\u000eEbL\u0000NF\u001bEq\u001aD\u0013'8R\u001c\u0007r+2}\u001b\u001ap\u001e\u000b\u0011 kx!Q%U\u0002_@\u001fl\u0015\t\u0007\u0016\u0015|(*{vSxPJ\u0005fZV8\n]\u0010\u001eι–U\u0019ln\u0014xT(Sk/;\u0002yaB\u0010v\u001c%*%\u000bjPY}Šf#\u0017-%U\u0016\u001c\u000e#\u0017FL5wz\u0019\nľ\u000be㬛\rt5\u0006\u0017$'X\u0014mT)n.\u000bi󵌜Apj8\u001aѯ*I肷\r$iP9'lL8E?Y\u001cftS1D\r;ĊF\u0005i\u0012_>D\u0003\"J\\XϮez_v;ɟeY0/Ֆ)eW\u0014HJe\n\u000eΘ~,+?emo2\u0007\u0014g*\u0013hY\u001cJ*\u0016)3P=d\u0002YTL܇IY1Ӽ\u000eSL#?\btɌ4ɤrdg\u001e'6\t쓺I(>U\u0017~)L[2\u00130_#UƐa'2\u00144'IU\u001a)>)U|ȔA\u00019dJ9 o@\n?@\u001e{:d6 ,\u0004{YVLR}\\cZ$Ȏ)9&@m̦rB1-\u0005J?cɟ@c.\u000eurL$U\t\u0016\"\u0019\u0004\u001dr@l \u00193Eܩ\u0004XإŔ֑o\u000eslT\u00033UjJsOU^-]H7pk1\u00182uQ\u0019ZfJ\u0014,\"+&P$K\u0000(<'J\u0014=bAߌl\u0013\u000eK8?:\u0007\u001c1G,;3\u0003T\"\fi\u001d,v]PK\u0013\t&3s\bfE\u001d!ԔOy|\u00163\u0001\u0002\u0019¼\u00141Lma\u0014e?D\n!ȣOL|i-\u0004ÿH]Z6\u0002\u0012\b\u0012\u0016eHQILh\b\u0013ƀ)۵\t`Ou\u0013`zeC%4\u0010($L\u000e0\u0017# \b`\"U\u0004P\u0003\u0013W\u00023\r`JٰEP\u0013w?\u0003`\u001d+\u0001\u0014\u001420\buKQ\u00180cϭ~NSy\u0014Pvw\u0001\u0013MQ\u0000ӫ\u0015\u001c̹د\u0001sh>͹* 4\u0002\u0000;\u00013\u00019%$e//\u000bп/w__zKр6Ɨt\u0011e\u001bKy5,\u001b=4ca\u0011ˢ\u000e'=2\u001c\u0001\u00176(]\u0016{c$Te~7\r\t~ц]~\trTzXQ9B\u0013\u000bI`btyHIJ[i.\nt&I! /1#a\u0018YQץz17\u0017-\u000fn.t)\u0006]^ѹ2r=RLR.a\u001a\u001bV{\\B\u0016427c.`RJ͸,vr_\u0019~l\u001e\u001a0|c\u001d)]6/_\u0013sJ}\t'/=F2ͷYfpѥoT\n+\t\"AJ@S)?S92a8{\bL!Ze1J\u000fܴTF!x!h\u000e,*\u0003yB*jh|J˰bNz)O\u0014(\u0004\u0018&\u001ax\u001cB\u0005@x\u0018Z-\u0014\u0007\u0013\u0006a)I-\u0004NwP3!\u00117՞-L/\u000ej\\\u00033\u0012nxW\u0013juJC)TڄB\u0017fX\rN)U\u0001) \u0004jL\u001dħ\rh\u00154\u0004\u0014^\u001d\b\u0004:\u0001:\u001fFτ\u00111?\u000f}A>L\f\u0006J\u0013)\u0013)5\u00150F\u0004\u0007x8%\u0001M~\u00112$Uײ\u001b7tSJCX#gT!D\u001a>O\u0001r8E}[%խN\u000b%SS7,X(b1lYi\u0011NsJOO\u001cˮR\u0002-p։5t0oo$\u001cTZ<\u0017,峧H:ۿ@Fj)\u0005|\u0014d\u001eAvѓUW!ieZ$i՜qQr CS.:E핧\u0013\u0013ݖ\u0007Op )\u00158\u001e\u0007%<#q\u0015\u0001p2R)-|<5}\f\u00003\u001eb\u001bxR0\u0006Uc<\u001d\u0007Bݧ\u001c&Sv2ro!pJ\u0001=\u0004vشnNY(\u001d=Ba=\r?TR\u0004he\u0005rjS=EXt9:w\f\u001evRqn}wDA唹N\u0013)W\u001e<{X\u000fEZ)\u0006h|ܼ\u0001*s\\]6yR\"\u0015vilFS8/[Ҹ'\u0007\u0010[c\u0003\u0010?4qZZ'cDR\u0007f,:t{Tz0\bl\u0011zVh\",~:gn\u0004\u0012L\u0011\u0013m>oUwJ\u0002*\u001b5O\u0007rӝ2yU#&ԋS\u0016<\u0004\u000b,m{\nRCJL0[\\\u0011\b|uB\b\u0004\u0001T\u001e(nH\u00075tG(*?|n[\u000bz[X@HUM=\u0012\u001c%-\u0002\u0001\u0001\u0010\nn\u0003ܘ\u000e5\"\u001c)E8f8tfw1C3\u0005Aƀ씃Mc:kbfsovL=\u001c\u0015%\u0015IYFg?\u0019)0 nc|Ծ[\u000fOqjwK\u000e\fjpN7E`(Suzp67\u0018z\n;N0?\u0014A6Ni)\u0014dn6?83\u001f\u001bD\u001b\u0003b(\u0014\\#\u001eӻV)i\u0006-\u0014,֧A\u00151\u0019\ft+68\u001a~uMIjOܭ>t^솄68\u0005w\u001c5L84(\u000b\t\u000f\r\u00000\u001a\"\bH\f\u0010XAB\u0002L0\u0002,&\u001c\u001cL,\u001eD`\r,\u0015\u0010!\u001fX\u001d)\u0014M/K\u001bz_N|~Ts\u001bCiJB~\fd3{:SOO1Ͷ35\u001d[_Y)\\~[\u00193r2-\u0011\u0011Q\u0006RfeHKk(Ԫ\u0019Ǟs\u001f\"'\u001bH_S3\u0014c(@ZټlM{\u0003a*Sp\fct7IxOjQzMҋp^sOz\u0006Sz7\u0010<)B8i(\u0019\bN1\u001c)mEiŅM8}M9i9Ĵ]Ouuuʝ:\u0017aʱ˹~]Hu{FMwӬWȧk\n-m*^)G;/N{v:䋾yeoIea6勶QGsDFU)ڦWJzSqI?1ޞS(_]Z^֍X\u001d.)?MgLh3v\u001d\u0013~X\u0014\u0015?UK~%\nܝ=p\u0007B&\u001c~sGU4U8y* p Ïa<\u0014\u0003NE[\u0018߬,3\fbxf\u0006\u000b`8\u001e`(\u001a31 vp\b\u000b\n$\r\u000b\n,0 \"@[Y\u000f\u0003>눶\u0012V\u000eC\b\n^b\n\u001bL,ʒ\u0002ӀH3\u0014ͭf(@7\u0014_is̙G\u0019b%P\u00144n(?C:SԚWy\n}7JUw\t_)z׽&۫ǜ\\~ׅ뵚{U?^\u0005L\u0018\u0014\u00193DNhV·\u0003\u0010d*ݬ\u0011Uf\u000f7-i\u001d32usf6,3Y1K\u0002\u001eUSyó8K\u0003j5YL!X\"v\u000fl\u0002\bXvGªH1U[_3=NWX\u001f\u0004\\U?BVQUjO\njeEѳ2KYU\u001e\u0000j%\u0015^\u0010U?\u001cPUF5j\u000eLwMUCi$Z/\u00178I)xjuN~gr\u0018U~\u000eEU\u0012GD5P]\u001b'T\u0005%>A\u0002Pep}9Ꝓ\u0004O-S\b?\n\nt9/J* n;\u0004Z~g[M24z,&\u0005.@zFLu8\u0007S.RO\\*#&WK-yAD\bQ\u0010R*ױC!$}\u0013Q29\nMf\u000f\u0015\u0016ICU.h\u001eh\u0018j\u0014Y\u000b~K\u001e\t5\u0001\u0012\u0000qP z.(u–O+9\u0017>޸&=rPOI0O?e*={b65\fX+iY.>؀S}rCS7GN=hi\u001do8x?oꝕid/tӥw&\u0001ON\u001a4%a$ 1mD Lk\u0010A0\u0001\u000ev=͗܌Kyi䃗\u001e]*ז\u001dѥ/ɥjY~O-:\u0001\\\u0003H\u0011Tǿ6t6obf\u0013SPz}M25\u000fWEM\u0000V3]Uss\bG]/jvq\u00015&&*r0M4\u0010SmiR\u0013.\u0014Yy!MɎfj&{5W4x\u001a\\1\fM:B\u000eK\nO\u0003\tT\u0010?-\tYKg&\u0006+1+:&1+La\f\u001b11#c\u001fG\u0014f3]\u0006bgK(\u0002ʰ1\u001a*\u001cPĴm!1-\u0003G9t\u00103V\u0012\u000f\u0013\u0016\u000eSE4Ltb~\u001d\u001c\u0016f\b\u001a\u0014f\u0018+a&!!\\\u0014\u0006s\u0019D\u0015L(a\bf\u0006f#e\u0012\u0013T\\\u00120\u0000-DZ\u001bG!\u0012/UJؗXdl}X4\tNTC^bӁL?+^޹y4/5hK3\u0000\u0012/\u000b1A!R ]\u000eF1bu.ԥH$\u001a蒋\\p.]<С\u000b\\KqB\u0011.\b%\u0001\\04tK_8V-exiK;V-[&3\tv\u000eҫ\u001eS\u0017\u0012-T\u0001В6˳]}`fY~}憲P[L\u0014& X2\u0016sX\u001bmfX\u001c8U\u0019{ڎ8!huW۩Jx5(\u0012,\u0016Pa0\u0012ijPO W\nTOIJqZ\u0012)k)*pɦДL6\u001edKb)W*QQugyP\u001fyeu'@\u0005VC'E`SRH$\u0004QZ\u0001WON-RWZ LPv\tobBOW\"\u0002\u0002>v^{f1\\t\b\u0000\bJ7Ç{;\b\u0012>IdLm\u0007ƛ8b$\u000bl\rAt|\u00018޸D`\u0006A\u0002ߘ\u001dG\u0014\u0004\u0016a%\u0019|F\u0012>\u0019d\u001b~ͲZ\u001e\u0012J(iݥڿer(\u0018Ѻ)p\u001aOE\u0012WXL\frm&\u000f7w\u001cq8\t\u0004\u001f\"\u0010}\u001bYJ@H9lFd=\u00069Ȁd_nHqB6lK\u001c\u0005Ju;F_Lh>\u0017T|\nF@\u001argu܎WkC\u0001$˺\u0015IUGpec\nf\u0002\u0005樂 \u0019\t1u1ކ\u0014\u0005ADh\f\u0019)ףp\"`;\u0000\u000e-lV㨁\u0015gcn\bݺ\u001d͛-.#{\t\u001dh\n\"r,`5/*=jVl\u000e\u0012\ffIH!\u0013iWKKX/ A\u00036_\u000f\u0003@NFz\u0018JZ蟈6̇\u0007\u0000\u00001\u0001ҹAL\u0005\u000e+J?as\u001f\u0000lN\u001a\ny\u0002\u001aׂ/P+$rƚ\u001f+>\u0006XE/~W.Yv\u0017F\u000f)o_\u0013\u0001Y!{\u0004$\u001aтaݢHp9;\u0000T>r\u0015ՠ9B<͒p\u0011Jr}1\r'\u0011d=֗,@@\u0005g;y?\u0018E}ز\u00181&R\"\u0004ՠ\u001eD\u000e6Y 'l!*]hBA!oPte/\tc#8̤\u0007\"]@B}嫸q\u0003.G\u0007dzAaKFyЖ\u001cPq\u0000їať\u0005r-5(W=@5˳t\"Ŋh\b0Na\u00032^\u0010>t+G7~\u001f&'L9\u0016+LQ\u0014\u0018=݅\t\u0012V(\u001a%Qr\u001a1DAV\u0016#y=\"t\bg^\r:\u0018\u0002;uG$R8Ñ\u001fvއR\u000boqS֣\fx\u001ds V`*k\u000b6\u0005qCFclKx,\r0ޭ/*\u0005\u0017_r^\n+g\u0011\u0010'\u0014\u0012\u001aL|h\ts\u001e\u0000Y&$sVZTC\u0012\u0003x/Ac/~<`\u001c]V^\u0010i7̆\u001c<7ggH*}\u0010-\u001a/XF|\u001ay\u001a뭑e򲔘նwQ\u00012\u0002'\\Bة\u001d-WUpe\u000fP'\u0017|Sbt\u0014A\u001c3@\u0006Kw\b\u001bΌRC(aP\u0005~Y\u000f*1o\u0007ZF\b/\u0015R\u0007\u0002bǮE3\u0004,5 U3\r\u00171y\u0012yX: =`s\u000e\u000e]i\f\t֚Il$\t\u001e3\u0013\u0010\u000eH@nx\u0019QOdxE\u0000ea;ս\u001f$\u0011oBvRo)@2Tm\f)=\n9Ǟ\u0001(PlB\n\u0014_L^k}ޤ1k(\n\u0001N4#.7VIu^aAjG_T[`E%T1Du@ʟh<1-ӁP=ۙTH\b?\u001fBB/\u0006'\u001fٜB3\u001e,C%,4\u001aJB\u0012\u00196'԰4岮W3\u000bÌex\u00046>T\u0010\u000f^Lhʅ`\u0013\tFb@h=s9S\u000b\u0003^4hj^t\\?\noi\t!Y*1'\u0019\\\u0016jV2b9FڭjBNo|񠙧T[\u000b+FU93ɑm\u001b\u001f+8Gt\u000e\u000fA\fҠwMVSs\u000f\u0004F\u001bUmQy\t\u0007eӍýi\u00192\u0016KH܃\u0010.E'Q?\u0010\u0012\u00178Ba$\u0012FkϤ\u0016\r9qEސ\u0015\\\u0001U\u0015,\u0001|\u000fP+\fp7gS\u001fC3&^*5\u001aN\u0004E1a\u0015`$W#1B&3]\u000e/:S\u0014'kԗ f\u000b\u0004^S\tgى`\u0018W\u0014\u00072fXz\fR8F\u000ey6\u0012'-\u0005+\u0019\u001a6ZNw\b\u0014.I b\u00109\fDW.\u0011\u00008Ｉ8G\u0001o\u0004E&+\u0013\t.\u000fb!\u001861hgO6{:AQ\u0016U1]?kC_6\u001bӎV\u00076\u0001vQOh)XSZ#\u0002&[r \nܽ37 \u0014\u001d-c`1N\u0006\u0017\r\u0001\u000eǖpA{M\u0014y\u0004o \u0001\u001a3\b6\u0001\nbA턻y$8HD`Pbb܄5\u0007F\u0006\u0019(\u001d(\u000bX\u0010dLSMK۩\u0006$=ڝxSD?v._t\u0006J3\u001d\t\u0011\u0004\"׽bV$wU4*1=ļUU\r\u0006\u001e\u0013կqXe\u001cu@+<䑃%)֤i[]\u001aO+Hy!:Lɗ\u000e:'ǝ)\u0019.WRM<\u0005\u0015\u000f(`U\u001f\u0019h#rv\u001do%ǵjQ\u0006P\u0014`gP\f/;)\u00184O*\u001c\fH\u0012̳a\"9\n{J\"ͅ\u0003`Y;q,\u0011R\u0006\u0013l4\u001fa/\"֟.\\[05Z0l=7Z\u0019\\s'y\u000eb>D7\u001fq\u0017;&],1ڐY\tÑT\u0012P p*a6o\u001e\u001b`\u0011b[MېP%ߟq\u00056(\u001aO)}n\u001fGmLO\bM)o=i\u0014:gЎ6\u001cژ#l\u0013g&9[N?9*E_KsϞ9Fl-ҟ\u001d92p xPx?\u0000Hq\u001c`\u000flIc\u0015伆׵ԃwi\u0018\u0014c\u0018,@\u0006m83\u0016kCB$?̩!Z\u001aLr`Cz\u00132X}\u0017\u000f\u0000\u00135\u0018;6I&@[*p\u001d\u000e^\u0004׃9\t3!?/L\nrU9\u0012c\u000f\r>\fa\u001a0/r@M\u0017vJL\u001cq\u001cV2lcʂ\u000f\u0015OIt\nw\u001bjڗ\u000eMW\u001a675#4u$jREX9caf\u0011\u0003\u000f|GP)\u0016\u001f\u001eQ^sԙ\"q.$W\u0003'L\u0012\u0006\u0007\rLxBN.\u0016]:\bKC#u]|(\u0007滘㙤ZȘ(\r㤊#b\u001a\u000b@\r\u001aL&e\t8\u001c5\u001b\u0003Շ,(:(oґ\u001a\u0011d\n\u0016\u0003'W)25P2]3\u0012QS2/\u0019jy)S#-lڥdDr4\u0007\u000e}&V\u001c^hJ'\u0010\u0005\u0004ԉO؅\u0018[uM0\r\u0007dlq \u001aѪ2F\u0004%!N-g\f\u001c\u00150iBK_\\\u00142\u0011Z5aIMo0:+(CRP3iL\u0007.,\u0006V\u001ab\u0001\u00124\u0013-*=-E{\u001dr1e)9Z\"GCp<ՠgu8\u0002\u0012f!ݠ\u0004_\u0000wf05\\4b\u0010\u0003%Kz/3y\u001d?NI\u0002\u00164$$`\u0010(\rq\u0014\u001f\u001a\u001a\u00027\u0019$.`@1@++\u001dh\u0001yMhV3\u00059{\u0010{\u0001/N\u001bGs\u0003\u0007p>1\u000f%&̭-,\foQ)G/ם\u0019S*ŭ\b\u000b$\rms)]L@E,Y6zRO1\u001euP\u000b\u0012l(siv\u0000\u001d\u001eX\u0014\u001d/r8R\u000es|q^ܴH\"/E}\u0016ot\u0019\u000bVIN\u001cΓ[\"\u000bFuͰ\u0005\u001f'4KCmbxQŗ$M}$B\u0014~lʺL}\u0001')peT\nEc\n\u0018BW\nuVL\f\u0001(\u000e\u0016HHF\u0012&6\u0010c\u0011\u0018n\u0006J\u001a\u0001\u000f\u0014jC_>y\u001aiƒk*cƟ\u001euh\rRHbJ\u00193O|6/Go#;J\u0011?@q/*s\u0013B\r&\u0011~F0q%zN1CJ*\u0011\u001cP:B\tw\u0001R/%w{CLuI2\u001fR>m}Ol'\u0017#Y0Y\u001b?^\\h'`l++Z}a\u0005p6##q/7|*\u0002H!M\u001f\u001c\u001e:랻ҁ\r׹ \u0005NM7!\u0014CQL\bχ\u001a\u0019\u0005iGvꄗn\u0019p\u001d\u0019\f!/\u0012#\t2*`F<ۓt%\u0003'#VE\u001b\bޯ%\u0003Hbĉsa\u0019a5gu\t\u0004(%\u00044TSM &M\u00015\u000eHHp\u0015\\Pwc\u0003n\bj .\u00151\u0012݌R\u000fn24j\u000eYd\u0006\u0001pyE\u0012T\"W\u000e\u000ee\u0016\"d3\u001fGyxGa5І?䧡侩,\u001d~[\u001eЋ巟4kG\bv3\u001e\"~;F\u001c~h\u0001w3\u001cY\u0013\u000e\fϲ&\u0000\u0003߶9Z=@R'~JO\tU^'~a(mfC Wրe\rF\u001bP^'f\u0015<9'1\u0010\u0006}Q-\u001e:.#\u0003\\ubP2 \u0006h@\u0013\u0004jP\"\u0000\u001aL\r\u0006\u001d\r5r\u0006L~\\}\u0006\u0003(%beV[9Pn;h$緈O\u001a\u001f?b,YAdm78\u0017j2d$R\u0005/Dê&fK7+#ӈcNOg\u0010Vs\u0012\ra-|U(L\rtf\u0000\u000b\u001d+Nuq&2_%7\u00189i7\u0013f\u0003\u0016غ\u0016\u001ddѾ>\u0016n?OJ\u0017[Y\rn*\r#\u000bl\u0018o\u0016- \u0000y;X\u0002\u0011W\u001d\r(V҃N\u0015#3n~\tjy_r|8_cg,w3&8\u000b])+#\bG+]cdJL'\u0010ƷS\u0003bC\u0011wMȢ\u0005{1R\u0002k`/أ⠒a)\"+67Ԅ\u001a5rY^cV=e|Seҙ>>\u0001t!$\u00197\u000eU3(L#\u0013*%$\u0001.p\u001a\"^\u0006՞,\u0012,=2\r \u0010~y2A 7N\t7ګ%Kކ0Gc1aK\u001d`:\u0001X]\fi-ɄزHVK\u0017\u001a˖}-!`0+\"EBdVDr\u0010~5'\u0013,F/0B`(\u0018\u0013-\u0017\u0018\u001b\u000f tLќ4@l]*U\u0003o{b\u0002\r$K$\u00041\u001fP\u0012FJup\u0004 \u000bM\u0007\u0018U<\u0013XA\t\f\u000eTb\u0011f\u0016/\r?ra\"GK!Ѩk`&G\\#Б\u0000/y:%oG\n׸!\u0007\r<%nc\f\u0010K9Z!\u0001{v\t_1eAFYN\rendstream\rendobj\r18 0 obj\r<>stream\r\nkrA/[\n5J-\u0011(\u0001\u0015T\b)C1ؙ]u8tk<ԗ}Dj\u001b0M\u000f\u001d\u0013R/՛\u0014!\u0011e&%7nhq\u001bKB]Tm\u0011X\u001a*s%\u0017\u001e(`\u0014)HBPNFCaC\nulP\u0018ٿE\nS\u0018\u0014NʼA(#x\u0004ʟ\u000f.\u001fв+k:^W\u000fn!;FY}Z\u0003\bO\u000b2hQ\u0015\u001e\f1]!f\u001aOc-\u000e\f\r\u0001!(6C8\u0017E2dtSc)\bf\u001aGn\u0002@\u0001+X\u0007-.CBB9z\u0005bwM\r/\u0017Dr޺\u0013\u000btT~0Ǭ0\u000eq\u0005BFN\t8EgN#JA9h\u0010H\rAH\u00137\\\u0013vrLDžL勠\u0000.HC0ev:+@KcC,ߜ.m\u0018$4ѨPΩ7\u0012@Tw %\u0018[\t{[}\u001d\\@(sQ\u0007s\u001e`X; Zz{8\u0015u͉緪\u0015΅\u0000\u0006ha~gIFDaX׵(h@\rӨo\u0015b%T/\"\u0015\u0003\f\u0003QZ#jX\u000441x\u001aU\nzN\u000fJ5X\u0004\u0015nkHiig\"E\u0013v#۬\u0001\u000f\b\u0003rY\u0003\u001b\u0018~\u001dqM.l\u0006!b@\u001bVbh&=ʏѻf\\3i[KAy\u0007fD\u00118\u0006&? D}&,\u0017|jҿ-bs\u001d5\u0019\u0013}fZt\u0010\u0004%ۊeU!r4DI\u001a?j'n\f^i='@\u0011\u001b\u0004F)gy\u0015~+?RPq&VVr)FOc*)T k)\u0014\u001coKyӥ\u001d\tkag\u001a%R\\QW\u0003[\u0013(\u0012 \br\u000f7UĹ XS\u0017@B;dp-a56,oxy\f\u0002\u001bj\u0000O\u000f=\nչ\u0014\u0005O\u0018yܠL'\u000be\bIw\t<\faA(d#bzM4B(]\u001aG|\rFY\u0005n\u0016VT̞¢3Ůx\\8#4YT\u0013tn\b\u0001Lq\u0013[\"&.-ЇB_IݠRۋҕjSK2}D\u0002\u0016qpHѫ\u0007\u001e\u0014\u000e\u00141e܀\bf(9B\u001b݇\nI2\u001e \u001dCG85\u001f(6UWMD䚁7\u001a1>4<\u0011_\b;R¨D\u0004\u0013b 9\u001dKF~TnuI5\u000f'xXAب-jڱ$ė7\f&3Yr\u000e{W\u001az|M_q[.4t2qy]E\u001e21<\u0018\u0015d\u0002#\u0005\u0015=]y6\u0014/Xڢw}eTsgvj2.b7ڗ^nj$\\\"\"Rh\u000f\u001bB,R=\u0011m478:\u0017\u000eAbE\u000fһO_\t9]\f\u0013.\u000fy+\u001e'u\u0005\u00101\u001d\u000fޯSЄO|7Ll)\u000194\\a\u0013AǷ6{0&jo\u0013\u0007F\u000fgzjDk=7\\Nqg\u0012d\u001flEr\u0014]\u00058\u0015^ɏYk+QS3!+T}\b*\u001azс~5ܪPP“|&}\u00016eϗ.qp\u0015\u001d\u0003st\u0015B\u0014\rg%*\u0017U}`ﳳa,I|P(:\u00148[^1|$'\u0010A*!c$o<:\r\u001fV:(1\u0017߮RG//\r41;Dlf\u0005\u0004;\u0007\b%)&\u0012gOP=og,Qj̵\rB1\u0012'8P\"˳2\u0019%\u0006ꎠ|PZAJwY\"\u000eOEsdV\u000e:(1DV曤,\\L\b\u000f!J6tU\u0000\u0000a`\u000fC߱YyН\u0017\u001eE\u0016/=\u0010T\n$$p\u0005h\u0002\\ywm\u0015fo.8\n\u000f]1u7^K$1řz[Juc\rSZBM9\u001e,8:\u000fV>[Y3袣*!VՅdRCv-$Fd\u0003%l\u0002\u001cDk֬%\u001c\u0005_\u000bx|3\u0002\n˰\u0002H)\u0018\u0011@E\u001f}ee')\u0010\\F`K/19QN\u001d:u%$\u000bqPVFv%\u000egy6,.c\u0016@\u0014PjJ:E@(#Vrִڋ;6r\u0000\u0012k\u0002|InU!8/`y0BX\u0016J\r:MP\t4\u0005%D1\bųr贵uZ}\nN\u000b\u0002F\u000ee5Q\u0011Q\"\u001a\u000fy\rX\u0007\u0002ANx3h\u000fA@Zi^\u000flB\u001e\f>\u0013^& sZ\u0012\r5w\u0018b)|0\u0005j0L<\u00135@#[v\u000bQ9M鱍\u0014!gTSx\u001d^iir\f\u0007n\u0007\u001c\b֭(,ɺd([zϳweYz%^\rW\rQINYoޘB@\u0005e4mT\u0016\\DdLm5\\땥MWi\u000fTOU?<*2i-ٴ\u0015SY\u000esv\u001ak9i5דwx˧Ͷ٘l+˛-7ƽvbVuYfX利6_Gғu]kwډW\u0016kVln^=QgZ=O\u001bQL[[1NU\u001bO?>eu\u0003r1-+\u000fܬ\u0013\u0011\"-(hL8p\\X@\u001c\b\u0003\f&H\u0004\u001aGppI\u000box|n4;W<*+\u0017ni\u001a}$\u0012\u001759<(n|n(H2\u0014\u0005ԩrN)\u0014\u0012@P\u0018\u0018@YЙp\u001d-\u001b\u0019$\u001aS\u0014vlIЕ/PfYs3|\u0007(\u000b\u001b!r(T\"{=\u00005=exM!4\u0013A\u000fΥ;A\u0012\u000b#8(E\u0018ZQ;FQ\u0014\u001aZ3i2(\n5M3\u001ae=Cf\u0016ؤw[h߫MSeCxmtϭֆxx͢`CNjlȞaϦʃXSl+\u0013e\u0016\\P$Pe\u0001#\u0017\u0003\u0014\r\u0012\u0004\u0011\u0007\u0004|]UUalM\u001fw%o^W>szl:UX*췹w&k\u001elP\"\u001cЕ\nWE+,m{\u000bjX^{x|Vŋ½_W\u0018*q]]\u0002{xc\"km6gs6Ƨ\f)\r7V,KYyk~ssn\u001c0\u0007=%ƫ{!.)\u000f.$eWe>z3n[˟IM]\u001fg|<\u0015SUc2VFL>g,|vgrZCNJfF֫Wkglp__4ƺZ\u0013O~\u0019YyzZws}mmN]]߶o.YO1 i߻\\ʃ!ȧ֔0\r\u001a:+ZV\u0014߽ۮ5c2Ҷmrјzvtk燍 \u001b^>ܩ,yf\u000f*K\fmma\u001eTcMKkVhƯ\u001aX?X|c!\u0018\u0014\u0010\u0001td[y\u0012\f\u000fm]h}ڌkܟ=\u0011ѝ\u001a\u001f\u001dَ7wSv\\7{;:g\u001f4fΧk\u000fzF]9:nciٶ(욍%\u001bEf\\fm\u00143\ngγ\u001aB5Wwl]s&1\u001aCkkVW9Sw0Xߘ95駱ط\f9F<33\u0003`<[fEc\u0007;(d\u0012O3ak\u001dFEQ{L&KEAVP\u0015Kx\u00150xR\u0007B#}>*RRm=\u000fC(\u000fj\u0018A/\u0005:kÝ.;Oӕ\u001bs\u00118\u001f\u0007>cFmM珗ۏ\u000f:N\u0011\u0004t\u0000:_lNUDͯaW\u001bkʄ\u0000\u0014\u0003*\t\f aDLT@LjGUe]\u001eͭ<0+ۚ\u000f/UL5kzn*['o*~ vٕ\u001f\u001bs|w/ ʼnYҥ5SW\u001ef\rk\u0015a)\u000f\\=5\u001cCwo\u000b\u0015kؔ\u0005sRwnQ\u001e<&2.6]u\fw˖-S{gx^ܸK|\u0015^U\\k+j)4\u00151ְ\u0012\tqlϷmm6aq\u0019RߘhO\\~~巳jJԣ7fŸr^Ny\\'>o{\u000f/Ͷz>ܓ3kWUy\u001dnjMdTeaR]l]l켞׶xnq29\t\n\u000er/*K.&.7u-c'qi܍m\r\u0013X%\u001eaBeik[˼\n5Y_ަy52OPKYy\u0015ȯ_\u0019\u0015dKVrȼʃv\u0007ݖkQ:ɞX{'%Mo\tSw;KSy\u0010>\fxrmcMZ8SdnCN㬲+ܣuj.:.e۵W\u001bOy(!?)sɴX;\tsNYn*ҭq꾵\u0018[VSM=\u001b6j_Ш.e3c򽸿ۇ,Mx{Ŭ,tLvg[Y\u0019q-\u001d+ʯ\u001fg6o>Z\u0017\u0007e2\u001eVÆzCV5?շ.\u0007dbirU)\u000făkw\u0016MڙV\u0016㇭}\u0007V\u001bV=gx}ۤ]SƬ^z*,ך[ZRgٺ%>L<\\\u0017X\u001fZZ\u0017\u0011ը\u001e`e~LMߙ\u000fRν8<\u0016h>;\u0007oh3u6\u001eU*)ozL3FY\u0018e=olؘ|E{X\u0019\u001eDruan\u000f/G\u0019\u0010P;||P4574SiFy\u001c\u0016$&Oy&S\u0016Ç\u0011\u001fOmyiv,wGS\u001eyjg\f!\u001aDs3xgmvhsl\u0007RZUWz\u0013,Q\"j*s\u0005EVU\u001elZyP)3*Sc*t)\u00152o1f[v꿐~ʂhLU\u0015\u0014ϒlK},,FY~^\u0005oiv\r>w\u0003ǘL\u0018\u0012\u0011\n\u001d\u0018\u000f@4$\u000ed4\u001a\nmAX0(0Ҷ;x\fbNYʰOr^^YMS,:l ,&\u0016~Mw3[\u00138\u001a\u001a\u0017SAEz\u0017q\u0015̴żve]wsV\u001e_uA\u0003\u000f\u0004\u0000Bx87\u0004\u0003ᦆ\u0018\u0018\u000fy+Nk@\u0014\u0001ҘX\u0000\u0006\u0003cY@He*\u0003kgA\u0002\u001c\t\b\u0011\u001cl8u\u000b,(p\b$$\u0018\nḰX X\"\u000f\u0012\u000f\"H\u0018\u0013H%`0Qa\u0001\u0015`1\u0000#\t\t4O\u001f\u0011`\t0HL00\u001e.^\u0007\tLD\u0018`,\r' D Ka\u000b\n\u0005\u0007\u000e\u0004,8@8\u0010@\nL$&\u0016\u000b\u0012\u0000,8\u001e\u0012XL\u0016\u000f\u0018B\u0000\u001c$&\n\fDžECd\u00010\u001e\u000b,(h\u000b\n \u0000\u0002HDP\u0002.\\0ahax\u00195\fm‚fa\u000b\u0006/\u0018\u000b'\t\u0010EDrH1iHD(D\"p0(TD$pLD0(8\u0016\u0017\"\u000e\u0007 \u0018\f\u0007\u0003\u000bADD @\u001dAނ\u0002LD\u0003!\u0001\u000b\u0002M&\"&\u0013\u0010PGpp\u0016\u0014LDD&\u0010#b\"\u0003d@D\u0004\u0007dAAb\u0002@0$.LT0&B\u0010\u0005t\tCB\u0001qa`4\u001e,\u0002,cq8\u0018\tc\",$\u0004\u0018Gdc@\u001a\b\tC\u0018\u001c$\f\t$$\f\fT\u0000\u0003a\u000f+!i@P^\u000b\n\"\u000b`L$ЀP``<$n/#\"\u0011Z*u-(P\u0016T0i8\u001a\u0013\r\u0019\u001a\u0019 \r\r\u0012\rb\u0001H\u00011Y8\u0018\u0014,@4$\u000eT\t\u000e\u0010$\u0002I\u0001\u0001@\u0017\u001e\u0013\u001a\"Gd20@\u0013\b\u0003\u00018\u0002e1Y[0,\u0013/\u0013\bz@Q9N\\`X,ͭڶu͵[GnckƺN~+vZ/&'\u001f\u0015lyy]̝ghk|fY=tn^bbfu5}Uo/µW5c-*{M;`\u0007(\u0004T@\u0002e\u001dZ\u0015SKf6:Ug5f\"\u001b\u000b3qOZ\u0007(}hm7>N\u0003\t(\u0004^ճ::m.̗awnU՗*\u001bH@\r|_\u0015l\rޅjٍhw+?xyzQUWw\r$Pu\u0003S+R+dE<07lZvz͸[kW^dúTq5oR˺Nl<'7@ycP؜\u0001Jn \u0001U7@ՠ2S8\r\u001e\u0006\u0012P\u001bH|\u0003m|*oiowi!~:sb\u0015&fV!^t5&\u001c\ft6V\u0016VauY\u0015Yy{/Q}^tP\\&Y\u001b8XVkjWڧ63k\r\u0019\u0018߫yZeUz\u0007@\u000fH A@@VjgZ)ڰ,\u001c\f,P60`2AQ$\u001a@EW.L`L&\fb\u0002\u0004\u0001\u000b\u001d?@\u0011hTx1x:+>\u001bX\\B€H\"\njhX&0D$\r\rݘg!ݾ̮j)Y,\u0004\u0003pd8`-\u001c\u0012\u0006\u0007\b\u0018\u0019 \u001a8\u0005Nͨhuυu…d@\u0001%\f\r\u0005\u0003\u0002u\u0004& 0\u0000\u0001\u0005\u0017)\u001a\u0018'\u0012\u0018\"h8\u001e,@\nDL \u00100YL \u0003\u0013D4,\u0012eYDD\u0014A\u001c\u0017\u001a\bc Y@@F,\u000e\u0004\u0014\u0011H `hX<(+SZ\u0012\t6,\u0011\"aL \u0013\u0011\u0005d\u0003\u0006DC\"B\u0001\u000b\u0006\u0005\u0002\u0012iL$d\u0002HL@\u0000\u0004\u001a#\u0016 \u0005\u0016P\u0001\b@\u0018\u0018\u0014 p\u0001\u0002\u0007\u0018&?{hn\u000e_\\\u0018\u0012h€B\u0003ڶ[e^}l\n\u0004\u000eG\u0003\u0002\u0003\b\b \f\u000e\r0$\u0014p4 L\u001a\u0013\u0010b\"YL`@J\u0001h4\u001e0\u0002(\u000b(\u0014R +5ϗ筲pj-gD\u0000\u0006\u0002@\u0004$\u0002e\u0001`@H\"\u000b$\u0000\u0006$a\u0002Ā\u0014\u0004Ա9\u0014\u0000\u0000\u0000\u0010\u0000\u00000\u0018\f\u0001dD*\u0014\u0000\u0003VjA\n!\u0001\u0004\u0010\u0002\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0010\u0006\f\u0000\u001f^TR$FK}qc;d\u0017\fٴR%=\u001e_ioZDS\u000f\u00181\u0003@̹\t\u00182a\u0011\u001a,|%YfmK\r\u0006\b<\\)PD\u000bG\u0016'+j\u0000N%\u0000'fyYB\u0014\u0017~:N\u000eV+N\u001brG7\u001e*2XO\u0006`9\u0004,\r$P&\u0001$\u0002E=rm%\u0016LWGć9D\u0010p!x\u0017\u0015QNiߵýg\u0000 $k*\u0007̝0n^؏\u000f\u0000XBˎ\b*\u0015\u001f/b[ޫ5qT\u001e\u001a9B\u001a\n>\u001f1{\r+]Z}\b=+4׋g55f盳&8A\u000ew̟9J\u0015⻫Ѥu#^~wy\u000e\u0000\"V~ǟg\u0005\u0016iA\u000b\u0001]e\u001a4Jy@nNG\u0016Xy\u0019h\u0019B\u0007pB%\u0001T`q\u0004\u0016GHA!#%\u001c\u001c,6\u0015o`=\u001aqu\u001dg\u0013|\u0015@X8a@nC[88t#2,r,O\u0018\u001fC22dģ\u000fn2륅u\u0001\u0000=ɇ\u0001:V\u0015|`{\u0011a\u001d\u001aaV>\u0001\t9:\u001d\u000e\u001f\rN\u0002\u0011ȐPJjopd\bF=\u001fC~E\nJ@%LH\u0000\u001f\u001e?X\u0019O„g>1-x\u00067@(-YOW\u0002{\u000fXKi-=\u0003QyB\u001b!BX4D\u0019bUuE(\b\tӞhk\tG$b\u0001؃K\u0016\u0006W\u001bW}-E*zľ\u001eUT*_KIE/X*|%(v\"d\bKn\u00134JÆfCQE3D^\u0005\"!\u0000bo\u0004b\u0007и6T'H3M\u0003,i>M3\"\u001b|`=\f'oN%&a#C\u0006\u0019\u0019\u001fBox͘\u0018\u000fXp#ϗ2z}SKO_f\u000enpʯP\u0005\t%$P;onz\u0017=\u0014!h\u0004^Z+䐣8h矶9\u0019/Rd\u0014_\u000bQb\u0006MW8%å˲/qC.<\u0010F\f\u001b`p\tB{pH M='%tp\u0019\u0011@\u0012Q\u0003@%)\u00053+'Ց*=3\u0018r\u001cx8v7ITm\u0018>\u0010\u0002\u0016BYr~uo^\n} )C}\u0010JbC@l\u001e\\\u0013a|_D10PN7w^-\u0016\"w]\bcr\u0011\u0018헲~'\f\u001c R\u0018!\u0013\u0011\u00133G'M[x\u0010\u0014T fghVQǞd.6\u0007\u000e_\u0016TF\u0018cD#\u0016#WP?>>+'v\",3\u0016Ub\u0002ޓ\u0007R>מ\u0017ʓ5(aw\u0002%dM+\u001ddn.v6>FY\u000eӆF.B\n7»\u0018&\u001axON|D[+5S\u0013ios@\u0001S*c\u001fy\u0000Ӄd-lR\u0002o\u0013堚\u0003I\\ERk\u0014'L.im~?ºp\u0018ac\u000bӂ$ d]oJ\u0006/o6WLbM2CI|e.\u001c\"Zܚ[^F\u001d\u0007r\u0013ة4o\u0000@׷9\u001f\u0015\u001d0V\"+\u001f\u001741m/];\t֍2\u0017\n4\u0015\u001fb\u0007(\t^\u0006\u0014x@\t* \n\u0016G\u001aP)ĝ*IMX\u0019t wA\u0007!\u000e\u0000~;\u0005uS\u0003\u0016TYV*x\u0019YdXsid՘>hf㠛{o\u0006gY9 e޾1|XZ6Z\u001c\u0006IG\bؒ\u0012?.d\u0015IIY\u0007ǎ\u001e@P'y>!.5+\u001f\u0003|\u000e\b\f\u0019\u001fW@,],%\u000eȨ\u001aJ\u0002\t\u0013G1 |K\u000e(!+E0lt%C}\b\n?m\u0016}\b$\u0011&\u001e&.\u0005왃ɫ\u0005԰\t01:Bu2$DPdM4YOT_z\b P\r)\u0000\n~2\u0015÷\u0001x(\bԂ\u0016\u0002\f\\\\VE]%\rM\u0016-Ҳ\u0007A\u0018ZoN\nh%O\u0016~/0=E,C\u0006}uLm.U]\u0017ZrV\u0013Y6\u0018#?Aq\u000f$286Y8h^i$G\u001e?9.\u0001dґ\"FoWEt\u0001`}\b<&\u001d\u0016w<)zD|jّAOɈd6t\".ᙡ\r\u0001(;Ѣ\u0004\u001c\u000f\u0005S\u0013=qv/8и^\u0001W\u000eNS\"\u000b\u000fiWWЍ\f#\u001f*\u001c;;:\u0017`x`܄OxEy/e&\u0005OzZ\t\"P+\u0014\u0002(f\u0016\u00108}\u000bĬ\u001aD\u0010(&\b\u0001i^[Fݛ\u000b@\u001d޹A;\u001d\u0003\u001a?#\u0001H\u0000\u0007 \u0018L\u0004\u0014V$\"\u0010\u001a`\u000b\u0000A\u0012'170ݔdk5փ\u000b\u0012\u0017tUʩ\\4tU\u0000?r%˔o!\u000e!\u000eddOV&T^q[I0޼!%\u001b#-\u0016<\u0004G\fy&o\u0015vw[*dMB2\u0002-u5$Ƥ\bTH\u0011P5[_^&3&S\u0005D\u00027mz\u0004\u001bxBtnm\u001c5%c\f(PzNnȇ\u00041Oc$](\u0015'ZS\u0003Qod\u0017c\u0005p\u001aK8\u000e͗\u0001NJ޺\u00021\u0007m\u001bI\u0010;ݷvD\u0003Ziz\u0004ژ>\u00024~Q/-r#?\u001ayT&)(Ϧ\"\t\u0013\u0013:\u001aUJ4UP1F6&\b\u0000%\u0019> %װ\u0015\u001f>?\u001e~$\u00035\"u7\u000511\u0006^Oɽ`\u0005P\u000b>³\u001c$`uBUK%u'+>iM}~\u0003}GD\u000ehA/=j\u0015/gO&=\u0002u&\u0007;G\u0016}y9\n\u000bgH3\"6\u00055\u001f\"Z*j\u000574fX_'3\u00000\u001ez\u0000/?y?*\u001et6\u0012GJ!k<\u001e|l|,\u001dsBe'\u0000fOc)?\rsNN8d\u0006\fdVƲZ\u0007\u0003pI#܇ݪ?R\u00141Q/\u0015\u0007\fNAL-a$\u0001 \u001d\u0018PF\u0003-\u001b\u000f\u0018忍qݫ-*\u000e\r~\u000epHH9ȧVrPB\u0015\u0006\"-`Ejv\u0005gt\u00031;sc$w)\fT%u?=Kc#i7[ٍC7Pw@UdoC6v֟G%Yg'ϕ޾p\u0004\u00163^(1P7\u001f;wtt\r\u000f\fz}}\rȺG'ȏқ\u0003D\u000f%6Hn~=u\f\u0005㷺JHj\n\bY&3=};R\u00056*5\u001dGlDyE\rrڏ\u0018\u001a#H\u0010#Vt\u0013\\S\u000bB*κ\u001ae+\u0007\u0002rcHVܐ0\u000bTHG$!XK\fGoO}@x\u0006\u001d*\u001a\u000eTi~\\\u001dqb\u0004\u0012\u0003becn\u0000\u0007\n\u0017\u0001\\\n1\u0016Q\u001aW{bw\u000e_y3EO\u001e|88g tR6&\u0018]Z\b\u00145R\u001f\u000fޥͤZ1չcF\u00069\u001f\u0010rЭ\u001av\u0003%ɶ\u00018>\u001dP0w\u0006|\u0006SUaCҩ!\u0006h:\u0000|͜隟ދꐀSQM\u000f7X'\u001a=@pE;6\u0011P\u0011C 1;_@\u0007v\t\b\u0019ɊPbb\"cb\u000fT;=\u0006\u001f\u001e:VХ\u0012\u000b\u0004o\u0011\u001f\u001c>yў}SHs*f,\u0010=*\u00030:\u0018~(ET\u001f,}SB6\u0000xuؙ\u0010a5q\u0004ciY/\u0013'[>n\u00177kmr\u0017\u0000|{ԹtԪP\u0018,\u001a\u0001dzzM޽\"f@j\u0015\u0005+xչseO|߭*F\u001aլFXN\u0014BPQ\u0004I(\u001c\u0004\f\u0003x=8\u000eb\r/iiHy\u001fP(\u0010\u0015_\u0001\u0003TM\n\f^\u0013#rV\u00105MNNW(W\u001eH\u0018TS\u000e\u001d\u0017biN\"8!s\u0018Nu԰`\u0010\u001d\u0015ӗcУ]YCe\bF\u0010Y\u0014r(<\u0013kk3\r̜+\t&e5\u0003%9\u001fCI.{5T\u0001\u001au\u0012C\u000efPg^\u0015x^O=\u001c@R\"y P+k+k5s\u0001782\"r[OvRA)v$ \nxL\u0010p,lj7@\u001cQڮ؎GgO!zXA/\u0003%Q_*U͒p|/5*r%N|\u0018!*Sr\u0006Hm7\ti\fa<,9\u0014\u001c\u001eH0&\u0017^HϺ?t'3ӻDi6E\"\u001b \u0001C0\u001am\u0019>=\u0015VR\r\u000b[2-%8!6Hվ\u0015Uэk\u0006A\u0000E*\u00141\u001d/-Q+=RS&K\"\u001e?!\tқ)6rrЩ\u001cR\u000eL'l#Rrt\u0011<.H?\u0012\u0017{q\u000e(;\"\u001a\bard!0\fr\u0017#a\rytA֥\"\"k#X\u001b&ѻ>vݑ\u001fw2\u0006r\\MUbwIp_õ\u001ai5CdM\u000eOXz!\u0017g{Ȑ'a\u0002i5N@&\";Bk4d\u0001\u0015q!noώb\u001a).u\u0000Vؿ#mey\u000b\u001e`\u001a!b$\u0004@#^\u001fE@\u001d\"bQk* z\";\bp^)5\u0011گ>\"\u000eMN`\u000br9\\\u0000YM\u0010Ը\u0016CؙȂݚ\u0013_)ͫ\u0011\\P#Zu\u0015.\u001bAL`ΚθhsJD'Y̐\u0006!ѴPU\u0010\b8@,i ʦ(\u000fM#1Id\"R~6\u001ffhć6\u0015F\u0005\rnMgqI\fyv\u0012\u0011\\qY\r\r\u0003g[~\u0012ȍL'&;\f+\u0004\u001cxB,R`o\u0007\b+o\u001fd\u001f\u001c\t<#\u0006)\u001b*(L\u0014T~i0z@=[ƥMx+XE 0+*.&\u001e\u000e\u0015\u00075*zR\u000bXLJd{\u0002\u0010sW\"`FNNV:\u0013\u001bA\u0010ÉrEd1풜'\u0016b>\u001f\u0004\u0011H\u0018=>h}H\u0002Տ?eĪ\u0002\u001d\f#$rzoD\u00012)GfW\rQvRJڞ}\u001b\f̔܁٫\u00051^\u00182/$\u0013?AK\u0014T\u0019mx>6\u001eGC\t\tf\u001900=^\u000bﮨ*\u000b4\u000f\u00075x,c|@7-4yf̘^\b)!U7b\u001b\u0005v,\u000bc>\u0011r{Fk)\u0017;\r\u0001=\t\t\u0017\u000e8\u0002Hɰ`!4#\\\u0016KT\u0018\u001f!ܐLL\u000f[m`\fRo\u0007|\f>\u001b\u0015b\u001eW\u0010\u0011nRd\\Bߕ+{p\u0007*^\"3W~}8,ڝBy>`o\u0006>~w:l\u000fHо\u0004,u\rpS\u00185:k=xs0\u0012㷊 &0\"!toBǔSo\u0002b\u0017;*e\u001e\u0012HFj\fh6pwc^\u0002Ø\u0017\u000eaJ2\u001983\u0005\u001a1{\u0016YXhg.\u0007fޟ掲\u0015 \u0016\u001aI\u001a\u001c'\u0015/0\r/%e\u000bn\u000fraJ\u000f>đ@\fr⊈\u001dщë`)\u001cWԸ\u0003KV/o\u0013ns\u000b\u001cfف\u0006\b@aEtn&&y`Hj9+xM×W}惁\u0006BՊ\r\u0000r:”\u0016c\\BQ$\u0017X1\u001bg':y\u0001,5>l8syư11\u001bCr#d.\u0010\u0017;f\u0014L}.Ns-usEGq\u000bet3 \u0001\b\u0002iM~%2;\u001f\ttg\u0004x&y^8S\u00183\u001aფxC\u0018;pL/\nY\u0011$-'I\r+Ѥ\u001dd\u001f\u0001iJtU.$\nj\u0000\u0004`6#)4\u0015 T\u0000\u001e\u0007S?$Yϼtw\u000ec\u0002od=!&|A\u000f\u0018C(DHڷq;\tQ\\LI諕`IM݋OQ\u0000jd\u001c\u0003_ĽI\u0005qJR\u0018pS#\u0013}cYU1@*\u0004\u0018\b]x6(\thFꟋ5+\u0007/*Mj2OB\u00182\u001eD?\u001d\u001dr?xÞQKI^lr5ָ\tB+,L\u001bkQ\u0018؀XCm\u0019\u001a%fbƵHPykB8AA1JpK\u0004dO\u001c47\u0004\u0017^\u000bf&godvs'`o\u0001Ȼ\u0015?5g\u0000!WCW1\"39\"vR\u0017۴\bɴ4V!\"f,թdh3^ނD\u000e\r\\\u0015\r\b\u0001}(\u0006f)\u000f7\u0018=\u001e`=o\\\u0006wnA\u0001ûĒ\u000b{lSn7^()ia\u0017zQk\u000bV\u0001Dnܤi\u000f9yF9\u0010B˩'\u0000 $0\u001a0-\u0004_~C\u0012@\u0010D\u00040=t]\u0006u\nO7M\u000eC\u001c*៲\u001b\u001d\\\u0000-\u0013کuڿM\u0018`Ǧ0D<\u001fU\u0010Dug6,e*g}`\u0012d!V\u0017Wph25\u0006\u001bh؜\u0006\u0012\u000e|m&uK=A]\t8VTr*\u001d\u000e'𷠩)xbgD2<\u0012(\u0000Z09\u000eM\u0002l\u000fF\u0007Z\u000e2r+x\u0000?\u001am\u0013ũ(5\u001er@\u00137|x\u0007\u000e7#\u000b}p\u00160Ӭ\u0000qcoy9 \u0017]3$RL\u001c\u00001TP\ts\u000bb%\u0002vD\u0010g%S\u0016&CX׶\u000f⇮I}P\u0006_\u0014\u001f\fp*F`gB**B.\u0002\\\u0016\u001dooS\u000e3&ME˯n \u0001\u0014DEJQ\u001eBh\b\u0013\u001f\u0006\u0015\u0003\\ \f`Nu$ \u0019ulU]($xk0\r\u0002\u0007M8\u0005B‘\u000fh\u0016[V+qU%dUcHhꡯj\u0003kԩv\r\u0001\u0001Yq Eg9e\u0013l6\u0006\u0001,K40\\\u00196cv=S>ş+(\u0002]&\u0011Ij\u0014цp`\u0005~q\u0001\u0010Y6]r=\u0017`1f\u0002xIKم;\u0002\u000e\u001eu*\u001bC\u0010ix7JLy4L'%V,Q\u0013\f?\u000b1F%\u001e6Rb\u0004\u001c\":\u0005H\u0018\u000b5ʞC\u0018\u0013\u001akMi\u001bt2\u0001'`@\u0016n9N\u0005\f:[\u0013\u0010o\u0006WF<`w\\ϗx#(Ѻa䧭̄\n\u001bn\u001e\f\u0003Q\u0018=f:\u001e\u00056/\u0015PH\u001e\fr\fmUf\u0005>J<\u000fiq$y\nxY]\\@\r7zz'\u0004vvl< m@\u0003\u0011$\u0019Ы{L*u\u001bPlN#eokMsT>Zc%F2[^\u001e\u0016lT:v\u0001jST0-\u0014\u0005\u0002K\u0002&\u001cGb9>#\u000e\u001e\bH#\u001bУٝ${FK\ra\bp&ý\t\u0013^9:{\u001a\u0014#'^v\u0016\u0017Ns\u000eU歑yv1ۛ#ao!Pj,G\"\u001bh\\=\u0004JgA\bdؙ\bP.3\b'8LAAp\u001b=\r%VF\n\u0006)ZI$P}m\u0012\u0019n2&R3\u0016Y\u001cnL\u001d\u0010y!\u0012.%A\u0005Ԩ{yZD\u0010\b, gX\u0007{{\fS#u\u0016ӄoE+uSٳ6^ER\u0015=\u0017\u0015T\u0003\u001b\nljS߇&5$',\u0004`Z>O\u0001Y\b>:F\u0005v\b{5\u001f3XLrP\\\u001e\u0002\teG\u0010)|W\r\u001eo8nn1s\u001b^s? ]2j\b\u001el\u0013/ɮ\u0005\b V(& ԅ\t3ɗ\\\\_\u0010OItu\u0007\u001bk~$Rګ<\u000b\u000fYeJ\u0005 Y@\u000f~`P\u0005\u001b'M\u001c@\u001eb,*\u0012㫎O8(@w\u0010\u0014K\u001e07A\u0001̯\b\\\r?d6\u001cc\u0001\u0016\b\fl\u0010c@뙕z\tb5K)\u001b|7Q5j2\u0007/<#dL\u0014B-\u0006z>\u0000ahFi9U4-)U*r0}y`ъ\u0018mq\u0016\u0016ˍ)nEFЈr`\u0019H\u0001Pa\u0012\u001bA5&[={Τvh_OtopYX[JA7\u0013\u001d?Oz48\u000b@F0/ql\u0002gb\r\b\u000bJh\u0013\r.<ņx\rcT܇\tp@Ov\u0004D\u00152C*\u001c\u0006zٶ\u0018x6ԫ2ol=\tUiR}\rK&㞷i+ZdQISa4\u001f\u0010c\n@\u000e&Ƃ6\u0017!m-W\u0012%ܷ9 &`\rApĆ2\u00194y\n@1\\Ӟ\u001a\u0019l\u001fGW]=e\u0012x\u001ccʅ\u0000-;zg__ꎈSmnL\u0010ހH`\u0019eb08H\flItߨ\u001d`G\u000fI5\u0004.\u001aJ\u000exyG\u0004\u000f=[Kw\u001bٚவwy@f\u000bTi0\u0011Y8o\u0002#lS\u0019\u0011)T1\u0013X:~[\u0012~֤v\u0013HeGSd˚ٕv@x\u0012(\\HIj\u001fy~\n\b\u001f\u0003؄B\u0005F-\u0006?C\t^\u0000pg-3繬Nh\u0015I͛Kڬ#G q/ʒhP$\rN(v\u000e+}~|\u0016t-)m~+V\u0005@,&b\u0013WbAd늃\u0004M?8\u000ej˜qY\u0002@\u000f\"7J3!'!&a\u0002S\n#eY0R\u001fO\u0003d=\u000bNGV\u001ee`R=J\u000bK\u000701\u001b`SK4Kͧ'Z^Fs\u0005#\u001ai}`\u0004\bB{VRE\u0004\bb\u00183ħ=|n\u001c\u0012lb\u0017ʝ\u0017\u0010'c\u0018f\u001a*RNRx6\u001f޴h9G=v\u0000^aX\u00040j \u0005\u001cx{\u00020\u0001`u,\u0017~ɘF\u000e6VOnYarp\u0017\u0002F\b\u0000$b\u0013>r]\u00035=T\u0000y\u001d\u0018qt\u0006\u001a.)`rHV+{ޞ=F,zU\u000e\u0000F\u001aÈM\u000e\u000ej\"o|X)\"`ȟ\b4IE6Jmq0f l\u0013\b.\nGJFU/j8%\u000bHeķC\b\u001c\u0000\u0002\u0011}ݟո_Ý6Tcw?|CEbn\u0001l[xM'iY\u0018 S`\u001f\fOckD#\u0001G*ӛW\u0015Z\u00160cL\u0018M~Ei?[\u0014s0$\u0000-\u0000_\u0002z\u00189S\u000e\u0016>\u0001$፲92ӕ\u00109yoy\b\u001cnN4CK\u001c\u0017)/²D6\u001e\u000e\u001ft\u0000d>T\u001eZ\u0011\u0005a0\u0002Ve\u0012\u0014\fF,N\fU>\u001afC\u001a&hˎ[2K#XF?A0hE\u0019\u0001\u001aV\bXX%y'2\u0019/SY4̕MV\u0004\u0002\u0016,/Xz¨|ǐ\u0006\u00125_\bW؝fA!37\u0000ѥW\u001a\r\u0000N\u0001'Ӡ)DSF)\u001ee})\u0004Y̿ts\u0000jSBE\u0003\u0002\u000b\u000e\t\\6mv={7p\u00196t\u001dX\u001b$\u0005X$\u0010\u0014N\u0016wq*w9ch\u0006\bdy=Gd^04!\u001bۂF\u0016ڈ+6\u0017\u0011-\u0006^\u001e=\rd \"~Y]/ޢKJ$~\u000e3\u0011y֛l\u0010b&!p.z\u001e\u0015>\u001ejmx\u001bx!e鹗&9 Kn{x\u0011K\r`kNt\u000bi>\fI8k*\u0011\"\u0017\u0018Z}WΒt'\t\u001e\u00184UֲsSP\u000f\nnjLZ*\u0011Y3БQ!y2\u0013z\u0018ii\u0010WB\u0017v\b4$\bsmD\u000f-t\f\u0016\u0017Vtv>Ǥdx1\ret9fOI|́.JK)|\u0010^E#\u00019\u0007t\u0014\toy[x\\Rk5G\u0011(',\u0010Z6Đ\b`k|NRN݋h\u000f\u0017ftYi'$*\u00172`!TTbS\u000fE\bO ﶢZ\u0007tR\u0006hǧ-Z})f\u0018\u0003IC\u0002wNnNu\u0004@q`ؖW7IO1rY߈[f3p|[K\u0018_A\u0007\fI\u0011\f\u001a\u0001OS~]ĔV6]\u0002YF@IZ7`l1\u001d#\u0014W\u0015t{\bvxqP7#.1IVG\u0004\u0005F86W:[\u0012L上'aE.LW^\u000b@7?\u0014.\u001bԘxw\u00028A>ZaU5qF\u0004m\u0000{:2\u0012Ί\u0002\u001cx\u0006\u0003t/\twəRD\u000f{1E[9ޱ?т\u0013\u001aX:˪;q7IZa\u0019Vjs\u001056h:v*NjBĖ\b\f\u001fV^z~\nCTG\u001bj_:q?O=OƘ\u001d0ZKGq<ҊKi\u0002\u0010\u000fWm\u0016r3К\u0003I+se;f:B\u0015s>P|\u0014\tM\fT(_\u000b,-7zuݱUhd\u001f\u001d3)\u0000ῒ\u00073;rSa\txA3\u0016\u001dsi\rPɼ\u0013Ɩ~fi(Xܶ,\u0011^:}b9` \u0015\u0014\u0001lS\u0019)Dm\u0019V\rq ^\u001aD;\tswkrn&\\SLHAz>Siďd~R\rՅr]ԇǼG^do\u001c]”о|Š\u0016nD`#)\bY5=.\u001bj<\u0003<\u0014\u0006acܷ=H\rx\u001foX?!iQF\tJT\u0019)Q*\u0004~\tLM}\u0018`i@'д~>ށSq\u0015I\tttI9i\u0015!!i]F\u0012کJVHQQ8*4\n-~Xd$*)\u0010;i3gh@?%\u0010\u0019e4W\u0003a\u001cLU`j\u0005\u0010!y-w@'|r^\u0012V'\tŴ=V\bD\u000e#\f\n\u0005\t\u0013:l~\u001c\u000b\u001e \f\u00189`4M\u0015!D\u00152\u0003\u0011\u0007\r{k,6\u0001(i \u0018\u0016Xp\t)b}t9Qd\u0005A\t>\rd\u0007R+C\b(x 4M<*#>L&\u0005`aBf>:\u001dd\u0003\u0001'.\u0019=_g\u001a{-!\u0016fNlkz\b(:\tޓ,!*>P6<ꚟۘ\u0017LEa+X\u0010.\u0000,\u0005\u0015;\u001b\u0010DCO'Z\u0006&3\u0006\u001cC\u0007錚<\"D\u001b'\u000eu\u0017R)R9\u0004o\u001b\r:[u\u0003][7.i\u001d\nAY\u000f!K \u001dG\f]9\u0005'CSV\u001de\u0016/6IiCبN\u0013n_sNZ\\7\nWt\u0019\u00071\u001e$MrsL\nlc\u001ci|Hö*D\bh{\"2\u001cqf k\u0004,{-\u001e\u001dA\u0018\u0016zr\u0001#\u000e\u0006\u0013i#\u001b\u0006\b\u0017\u0012-O;8Pd.\u0000UlP+\u0017xbAYqK5>\u001f:j0e\u000euW{\u0003\u0016p:K1K^\f~+\u001eqљmr\r!04\"/\u0003`\u0007\u0006\u0007<\u0010t\u0003{^K[J2m:>P']7/_ͥ5\u0018&\u000eE$T3\u0016)=;\b\u0016\u0005E[!\u0017*FK\u0011$t/\u0004@|PzU\u000e\u0002xcl٦MWAF\u00143BLQ^9]Nt߼K4I\\3\u001c\u0013\u001fqWokiXWZ43{⠕1̄\bof_\u0000u\u000eh\u0011\u000eN\f\u0012\n\f\t=6\\5%OD\u001b}\u0018\u001d\u00108Zx֘6t0|\u00112V[>R~Cܸ֒\n1m;}\u0016{ŦHT5N\u0017$fQG\u0014\u0013-[jܖ\u0014[t\u0013E;ӷ&oaM~\ns\u0004ʢF\u000e\u0018\bWxf\u0001!QDʬ91Ab)\u00140\\!i)>w}\u0019\u0018BJdXAz:p\u0003\u0000\u000b6\u00110\u001f\u000f6&\u0006\u0013\n\u0006\u001cf@\u000b~\u00002R!\u0012y'6\f0Zv9 B}\u001aD\u0003V1#V\u0015g\u00038'NLQ#H1X6\f}\u0006S\u0011)\u000b>wY\u0005mX$#/X]Hߝ\u0012k\u001e/R΄\u000f.`mX\u0016J2\u0011CqmLzƼ\u0004Dz\u001e\u001cw\rJ\u0018}\n\u0004ٯ w&\u0019yCa\fÝHs!`\u0011\u0005d\u0019b\u0006Ѵy\u001f\u001a\u00163ˌ܅\"\bB֘q\u001fqPlg{2/\u0014\u0017|n\u001e\u000b\rJ}m[5\u000fqjDy!)sS\u001aî4\tmY\u001b(\u001cs3W9*?\f`Uh\u000f\u001f\\S+\u0013\u0001\u000f\u0017f`y\f<\u0002wD;x \u0018\u001fMnYCՂ9a\u000fO\u0004\u0010\rgõduœ]J^_(A0\u0014N\u0003=fk@%OqZnu\u0003#j\u001c>X\u0002\u000256\b-VNyP\u0004\u0002\u0004ԩ2cӡ#+g\u00019B\f\u0001xa,\f\u0017>cϦ\fVb \u0015FͿ_J\u0017ޟ[\u0004ћ\u0004s\bS\fA)9H\u0000u}\b\u001bڠP\u000e\u0003{\u000b\u0002\u0018\u0007)IB\u0002DH.+(Ph\u0000P\u001f~ō{զ]M\b'쐽\u001825w\f\"3e_v{8\u0000D\u0002(hxU\u001c\b\r=@d=\u0001օ,\u000bi\u0006/\bR$0'5k2\u001aq\fc\u0016q\u0012\u0007L/\u0004R}\u0005,\u000e2kj\u0010lc1Ѝ`q!;\u001a2h(\u000e-w\u0012\u0010\u0018kE`\u001euyJt\u0004iaE|\u0001\u0019~ޞWC\"\u001d\u0018!dH\br!d{nxFC\u0000\u0011\u0019␧w\u0003: {\u000f-PMTT\u0017\u001e\u000eһ\u001cf-\u001bgbM\u0016g\u001b+\u0007}3n\u0002ǿ\u001f\u000f\u0002\r/b\bpuY\u0000(\u0012tu@@{\u0000~ɸ cA:\u001d\u0019m+2\\'ªqR5:6o\u000fF:y4\ff\u0019'\u0018\u000fY7i_XVE(B2\u001c\tzǀܰ@\u0014%5\rʍT:;\u001b<=C?+[\u0011ߟjDU)sx((\u0014>rF~\u0014\u000e]3h'Mv`k\"\u0002hv\u0004\u0004{\u0017%&aGL\u000fD(\u001c\u001axS3\u0019޽Cm\u0014\nG#W]A%nO#\u0005F%3Ӳ_Q;js㵡aA&1z;#*d\u00070tf`\u0000GL\u00192\u0005Tެ.Xdƫ\ts\f\"7#©}e\"5\u001a:nE!Ә=b4}PȌѻVo\u0013Ư󐡣֌y\u0014JO\u0000\u0002\u0013\u0012%š;шx:E̥\u001a)M\u0013F8M'5ԕJ1=\t^X,D\u001e=%GY@1Jw'\u001c\u0005[\u00061\u000b$vG芬H^M[50/!*gev\u0001\f;\nK.bfd_\u00161\u0006)2ӐU^\rVW0\t٪u\u0016+e!Uϴ\f=U;D)\u001e@\u0005f-[×)m*\u0012#1\u0019@>\u0003a4\b\u0013;t%&HM[R?SIr\u001dZ{c\u0018ݿV\u00027d5W՘\r\bmo\r]\tO\u0010\u001f\u0015,v˩\u001ep%~\n\u0010\fAΉ\u001e\u0001A|!8Izʽd\u000eU Tl̗\u001d{@YG\u0005^D=\u0018˙l\"N \u00111H\fV\u0012J]Azj8>Tl\u0007E~{ohŜt]\u0017M7ҡ#$;mj(/G$*\u001cnGeҁ%M}B#A\u0015\u0017\u001eO36B7P\u001b/\u0014J\u001f\u001f\\u@\u0011\u000f\u0018\n~Ki\u000bqoՇVw>\u0014>\u0007\u000f\"Qq9K0fG-Ta\u0004\\\u00145~Rͣ$+=\u000eۮE\u0019c\f\u0017,x.\u00166A;yS\u000flt\bX\\T,\u001cd1{Ҡ_1(\u000bj7v6%\u001e2HZ \u00071\u000f|\u000b7\tZa^JK/W\u0010\u0001P\u00018}<\u0015&VC˫M\u000f 7\t,C Bz\u001f7z&\\X\u001d\u0005bhCJn\"@(HWo!Ҫ2;+i!GqY0L\u0004g\"֥ԟnP\u0017\u001cj\u0019>3L:bp\u0018'\u0012tV\u001ag8\u001d[(Cy}\u0010=2m<ܩs?,)\u0001\nڵt5\nVuAJQ7[\u000e\"\u0007\u001dKCM9Z\t[lQ\u000bM%ExW*RU)\u0017dU\"%\u001a\u0003x\u000biR\u0004M^{+8\u0010\tAX~Ah=C\u0015xۆŷ\u000173\b\u0014f\u001cz\u001f\t2'|O\u0004{p\u001d\u001a\u000b\nyq3%\u001e).\u0011X+Zԣ~T\u0006Iq\u0007-lR+\u001b^?+dh2\u001a\u001f~M\u0015()\n(:GiT\u00176\u0019kS\u0004qCl\u000bH_d\u0002\u0018b\u0007ݮ\u001a\u0005={\t\u001d\u0007 \u001a&\u0002\u001a\u0005A;($ш`5Y\u001d'֍5iJsk\u0001\u00146]!6БTN.\u000b\u000eA(\u0013Ł;@G\"橉ixd\u000ek5\u000e[MM#\r\u000be\u0000yo\u0010\u0000v1\u0006%/g`{cY_Fw>!\u0000Gly\\t:m\u0017M\u0003\u000eE\u0003e\u0013\u0000\fzE6\u0005\u00008R@3\u0013}M\f\ry}=\r\u0013z̍E!Aӧy^٨YɣZx\u001dm\u0007\u0003@\u0004!7\u0013\u0017()\u0013P4(W!`L.\u0000Uvʐaѹ\u0019\u0002O.?j\u000e%d\u001am\r\u000f\bPy\u0005m(EJy\u0015:\u000b\u0014JQ:\u0011*(Uh\u0017\u0016\u0016ȇ&;hUdu\u0006k\b~5\\ۭQ\u0005ha536 +HPFp숽ï\u0017\u001f([hs\u0002\u0017i5\u0007ץl\"ҺF'_u:\u0003I\u0005dGb\u0010FSs6?\u001bw{槌pcYxu\u001fyEW\u0011\u0012\u001e\u0006b\n)DY\u0017oشU\u001f$PiUҸRURB`s|:8֩Ehm\u001a}ƙ()\u0018)\u001e\u0019܋`\u000b|j,^xn\u0011S\f\u000fbu1kQ\u0019uy\u001el8:\r-)磝?O\u0018sg\u0016I\tE\u0010ې%HBꨱt\u0001p5[\u0000\u0004 ^\n͎\u0004>e w\u0002\ng!I(b\u0002\u00024$!\u001a|O\\@\u0004\u0018}*M\u0003ed#u0\"2\u0001``B@k_\f49@[A-\u000e؜G`3\u0016T:ِ(\b2Nc\tNQ_\u0003\t\u0005`$Z.\r1b$YoO0\u000b:\u001e}y cM\u0016ƦP\u0002\u0000UTr\u0014C\u0017 >O\u0004+H\u000eH}\u0017Elq\u0015M&u \u001a>ȞѢ\b#Θ2dr̶Y,NF\u0013eHF\u000e)Q\u000e350rZ\u001dO||MCbN^3\u0001\u0002m9,pUL\u001a]\u0013ǃ\nS\u0007\u0011ï\u00181#s2\t|\u0002dQ>;\u00146fZ˨A+.̃U}px\u0007,;\u0014th~JWM\u0011\t+d{\u001dWC|\u0002\u0014\r\n.\u001f66V \"`ii݇iu|,@dMk\u0002\u0015\u0015umAkm\u001du\u0003\rÄA\u000fGT,JǢUi/\u0019V_\u0002k\u0016ucPK6+{(x\nW(iXFu9&f0\u000b\u0005\u0016\r\u0007ʎ_t#6_[n0\u001f2'#ӣ\f\u001eX-['\u0004A\u001f\u001cV\u0006\u0007\u0017\u000e˒ev\u001crX2\u001e-~Ha0}\u0017\u001e\u000bCU$+~`5\f*\"R^Qi0cz#.w$7ҹL\u0016\u001bNL\u001emɷϫb~\u0018A7~3DѲ\u0012Gl\u0007:\u0005L=ƗP\b?:\r\u001e-lܴ\r\u0002;ٝ\u0005V֣2N~a\u0019&p4._1&\u0016u$,LnJ\tcuEw\u0019\u0001@F.\u0015ܠ\"V)\u0004s>c\u001d\u0011B\u0003$\u001eB0p\u000fSq`!ێ\ta\u0016J\nn@耺\u0006LH\u001d%&ۦ0gM(\u001c\u0005Wt\u0005El2\u001eGT\u0005\rF2`z<\bꊹF\u000f?K詬\u0013\u001102_t($焢TZ)ݛ?Oe Fx*)\ng>SU\u0006n\u00113*>\u0007!Ҏ\u0003~\u0019\u000eN!dS\u0010G(7^\n\"2[*QF\b.DBh>N\u001eX1\t}\r&-\u0000jy\u000e\b讄&*\nIC*\\\u0007cpr\t5)Xqr\u001c\u0013\u0010w3_\u0014}%Q\b\u0015Q\tc\u000b&apQ$\u0010*wh^\u0016VOt\u000bl\u0001+\u000e<\u00149sm6v\u0011e\u0011!E\u0005\u0006ߝy`\\XY)\u0011&\n~j\u0015mpc$\u0012\u0012T+\u0011ȪR\u0002Å%\u001f\u000eS\"U`~Ag4\u00105+Q\t\u0006\u0010\u001f\u0010~s:]\u000ei\f>]\u0003\u000bӱ\"\u000b\u0019@LnǪir\r\u0014 jɯE\r\u0010[\"\u0011E)a;hl]\u001a\u001exS'k\u0013HRSjΐ|3k?cS|OU¸/a|V:g뢘GӼ{yԵk$\u00104<)I\r&d-eߚ\u000b֟Z\u000ep\u0011\u0001ȖP!rw˒\u001amaD \u0016śp\u0010\u000eU4&M@\u0012[2+7!\u001exԹX\u0000Mrv\u0001\u0015;LFMo\u001aD\u00067Y\u0001G\u001b%oWj\u000f\u001a\u001b\u0002n\u000e&Z}&3u[\u0001=#H\u0012_+8!!\u001b?H\u000b'mE\\[p\u000197l/ٰ}\u0014l^04r~\u0014aF!\tU\u0019۷b%骯n#cD/Z\u0013iX\u0002\u00034p2cJ*c54\f\u0006'Gn?u[\u001c\u001f\u0011J\\A\u001ad`\fWoqEN&SB?s|㷞+$\u0004s\u001f\u001f\r<͉%\fH\u0010\u001e%쏾\u0018t\u0011\u00070]z\u001d\u0016[#ɕO \u0013j`|9%t\u001b6\u0003/m%\\+z\u001cV\u0001\n6a\u0007\u000b\u001au\fzBQ\u001fœ;#\u001c\bF\u001fϞ`J+\u001dT\u000b\u000f|\u001chTa\u000f|.QCpbL'>`\u001b\u0001RCw:mdyi\u000b]4d\u00174g`5X\u0013_ڻp#W\nGV}\u0010޿75T<,vm@\t\u0001H\u0013x$\u0019*Z\t܈-\u001eeuqc\u001f=\u0004}s$\u0004\u001e0ptz!iЩ#,\\CgCĮH@\u0002\u001c\u000b*AlT/tȊ*^8AX~f'Yd\u0015\u001a\u0010*au*P\u000f\rj \u0017J%\u000b%Q\rmY|T\u0000NCL\u0019\u000eCK\u0003\u001e\tQ\u0001m+!۬dB\u0018\fqxN3\u001e\u0018@&ӥ\u00035.Y\u0005֬DZ\u0013!Dc\u0001s1B!,&\u0011~\u0018Q mM\u00126UxP\u0007\u0003q\u001a*\t{hj27^pu\u0006\u001cw*m\u0006o{\u0019`\u0004$iN1!q/h\u0010 |ͅ\u001di*\u0018\u0012a\u0007⿛cRqM\u0007lw@\u0005w\"ͫĔ\u0001-j\f#q\u0014\u001cs\u0000[3aD\u0013u\u0014\td\u0015jS%A8;0i5 ԜZ&z\beJ2Wv\u0011\u00109\"Ts>T*\u0019\b\u0002&!\u0000pv zdaŠ~Z.P/a\u0001?j]u3&خ#{\u0001\u0007fP~L\u0001A}2#r\u0015KLWÆ\u000e:\u0017OnLm&\u0007\u0004:\u000b+/\u0001y\u0012A1\u0014l1\n!/<\u0012\u0007Fԃ\u000fuzR`\u0014#\u000e\u0018Nw\u0007\u0017A\u001d\u0016wS\b\u0006y^sw\u0002FOaSW`U\u0016x5_oBoW.j<\u00020IjhÓ\u0004\u0007hߕt6 M\u0002/Yێ밪wA\u0004@BI?D\u0003(EA!.\u000029I8L\u0004бW\u0000\u0010\u001dx3r1Mږ39M\u0000?U^%\u000e3MZ4\u0014N\u0000;mE\u0007\u0004H2or\u0002iى<{5\u0002O>~8\u001dd\u0002\u0010 \u0002l6u\\K\u001dDS^\u0017\u0006\u000b\u0002KCη\u0001ԳBj\u001c]-zL-w<\u0016æ\u0006>c\u0000J;5\u0015~W\u0000\u0006\u000fj])\u0017H\u0003\u0007%^\u0006\\Ft\u0003\"u5$p_k\u0004H'\u0011\u00051=\u000b4\u0018\u0006u``L /%\u00046*౰ P%k\u0000ˉu9ą7\u001d\u0016>*5\u0012VKԉntF\u001cej_DB\u0003\u001bʄ-z\u0002\n8\u0012k\u0019D|@5\"\u001c\u00135gG\u000e\u000eTY5X\u00168f \u001f\u000b\u0007uE(A\u0016\u001f\"ځ\u0019\u0014R{.[ϕwyA>S;ÿ~^i-06on\u0005\u0000M\u0004\u00152\u0000\u0011\u0001R\u0005{\u0019\u0010+s@ƃ\u0000ȼ\r~WYD\u001bC}\u0014k\u0019\u0010\u0019s$8\u001dBap\u0004\r\bmlʘE\u0002J%s\u000fg%ƚ\u0011\u000e\nÏCLHL\u001c\u0002(\"^og:5!Tl>S\"kօ\u001d\u001eFKe\u0011\u0015Htqy\u0002.Ce|L\u0002X^/k;E\u0010/\u0015cT ,>xVī6$^\u000bђ\u001f\u0017\\goR\u0016l(\u0005\u001c='2E|I\t\u001f\u0010A\tW\r\u0005't@\u0012\u0018׎hS4$\u001e!TCW5\u0018r8&;ѹeE\u0000Y}KoU\u0010\fzkI'71at\u001eH湱lo'I\u0006\"\u0006.\u00064{J=\u001a?\u001dbsSV^)lJ,\r\u0013R\u0016ZqJN)Ӆ|ԅhd`6\u0018#A\u000ffS\u0003^ll`DB{kbP!27B\u0004t=ƪh\rN<\u0010\u0006K c\n\u001bُx\u0001J=\u0010rs}V\u00000\u001c\u00019d^'{\fU\u0007\u0012\u001a7\u0002ֿ(C\nY#\u001e1\u0000D\u0017X?\u001b\u0014\u001e3;&\tjLO'<ה\u0010KZ\u0000s\u0019\u000ekOzb\n6sH3pr\u0004\r\u0004\u0015WT1o\u001cg\u001a󑦋\u001f\u0001(X>=[R=Ta0\u00195\u0001X\nKZ&\"b\u001b\u0004y\u0001\u0000+a\u000f2'\u0018Pg\"\b]馟(f$ \u00113TOL0{J3\u000f\u0001t\u0005kשsћ\u001a\u0019,@[\u001c/͘~Շ8\u0007\u000f$&<\u000eoۆ@^\u000f\u000fȮ4;2\r\u000e\"\u001a_\u001d#K}0[`g\bh<\u00007~\u001a9gj\u000e_;\u0010`'J=_\u0004[GG:V\"pςV\u000f\u0002-c{-@Ȳ\u0003\u0014pk\u000bwBb\"\u0002\u001c\u001b\u00140.%\u0011\u0016fx-I\u0001ӝ댛=\u0010\u001f\u000e\u001bc~.W7}\u0000\u001e=\u001aG2%\u001e{R\\i5l#\b|;\u0004vX\ty}\u000bkjB\u0019bb\u0002SC\u0001)<{~!fb\u0018`gnɻ1Ftӌ\u0012\nwȄd_yiP{|`\u001f\rFΑCV\u0013\u0000\u0010Hi.<\u0012.|\te8Б\u000f\fZR/e4\u0006eO\u0012ڦ,H\u001cE\u0000[Inƫr\u000ef˥v\u001d\u0010B\u001aVc2\u0005ƀn\u0012@ts֠Zh\u001c\u001b\u0018ɠ\u0001I\u001647hj\u0001a?WV?\u00169C'sEOuv[&\u001diSb+\u0006\u0007\u001a\u001c(>\u0005W@\u001c7ᤋ\u0017c\u000eab]r\u0010h1Cvsk\rʧDw\u00026j i8NLyDU8_\"\u0006\u0006$q \rH%JzpQ{\u000etBnK\u00044\u0007\u0011\"|zu\u000byqf\u0003,rė\u0018Ku3>瓸?H/,%G'v#\u001ex2=͙&@]\u00026D:RhQy!{\u0001;ܦKRs=\u0017l_\u00008uI=h+;т}[B#\u000br*>)\u001b\u0002K\u0011 \nR{oz^dUn\u0000,8\u0006\f\fU\u001f?oQ\u000bN,e\"\u000f -H+q\u00069j48,#֒Ws\u0000ئZ\u0000\u0004<\n7zfϥ\u000b]\u0017\u0013NX\u0010Z\u001d\u001d4oN\u0017\u0011أ\u0015\u0007\\:\u001b\u0019\u001cǿTq@.\u0016VZi\u0015C[<-#018Z&3P6M1G/z!Ko3IWkR\r^sW\\9\\\u000e{\u0012E\u001dCq\u001c):\rO(}\u001e\u0018\u001a1cm\u001e.#;.U\u0005q.oĝ[1=\u001efT-K\u0013gN7u\u0003%\u0013$=\u001eaXe\u0010]\u001a\"\nh4̯\u0011TCy\u001dR\u001bgϓ)<%hm7iPL1X.`\b\u0003\b2\u0004da_{\u001e'\u001b\b\u0007\u0003{V~se\u0013\u0011S\r\u0006ix)Z\u0006\u0003y`0%\u0016{Ux\f\u0010;\u0000u]vݥ_ω0\u0015U9l#\u0000l/|\u0002ȗ\u0010>c8ݐ\\ðl\u0005<Λ.;9}+\f@?\u00184#\u0017-\nXQi?aVY#As\t\u0012e\u0012$3\u0007U1r\u0005\u000fc\"sT\nr\u0015`j7yl\\Q\u0002ANobfF\rdwL&19ʙO\u0002#͞COi<4䵢\u0002\u0015F6H\nK\u001cS5\u00025?̿o\u0017O\u0004\u0012=w\u0016\fG~'R3WE\u001d\u0001,i@,w\n\u0007\r\u0005a\u0001IXo\u00115OP\b8\u0001\u000e\u0011@E@T\nRJ^|рv\t5Ȉ#mN#$JS\t\u00076)$P\bN\u001fs}b.ǣ \u0004e_R\u000f$Ja\u001fDk\u0005|h6cQ\u0014Ué7n\u0016\u0014/SтONB\u001fm)x:k\u0004#k'\u0011B\t`\u0016UYROS[A\u0006165R\"0qKe~z\nNnq٘O\u001b%Ӄ?=\u0014ӷn԰_]fp64l\u001a^)U<ܖErk3}MG{@\u001eIJ%,x\"שb4,,!]W819G\u0019XEf\u0007]ȡ\u001a\u001dYDk]?ǻ@\u0017c=a)\baڨ\\@7;^=3\u0018>\t+y`)\u0006:a~DH\u0016۳K({ESЄ\u001a$$&³_xX'>\u001eSnad\u0011o\u0000:*\u0007r\u001a}?\u001fFZ~\u0016F\tʬ\u000b\u000f҂ؚ\u001b4a\u0012A\u001cwPM\u0010YՅOH\u001cCKAB^,\u000b=`s\u001cЍ}':\u0019cMfe%H\u000b\u000b\u0019XAĘX)ЗTY@P\u0003w1<=&SLJI\b\u0018\u0011X\u000e\u0003<2N+)\u0001gD3nq\u0011߭TR\u001bOܖ̠^E\u001c(F‡\u000e_8,T\ru&Sm\u0001c$l{b%+\u000e[,d\u0003\u0005\nE1\u000bՂIsW:yn\u001cqN\u0003\f\nd\nKMǡ\u0014\u0012F?Q\u001e@HOHpMi#fmOPZ\u0002'͕\u0005_.\u0015!\u001bx\u0015H2\u00196\u00123\u000eՓp\bLL-eOM?A#\u001e SG$bR\f~Kf1ф\u0013}\u0000\u001d\u001a\"3k$%4'à\t-+'\u0003tܦVD0оUg >8/\u0000AIIx@ƍv}*!\u001cuNl=v\u0011ܻ49(/IEl^l\u0000׬)?QM\u000b2\b:ԬW͡T{a\"5)n\u001c\u00075\f\u0001]\u0015\u0019fahO9K\u0015)\rߏTqcvaŒi\u0017$SncC\by[$\\\u0005\u0014ﳽg\f]S廕f9TYgqu\f\u0006W\u000e\u0010\u0013c\u0014f)řn>Gm%\u001d<:*pkĊ\u0014\u0019|R\u001cY3\u0007\u0016!1\u0007v\u0019\u0007Y\u0017RFKsK\u0015\r\b\u001e߈9r#d\u001cr\u0011I\u0018mM1\u0003{5\u001agr\u0016\u0007)C\f)a>oNhAaX\u000f-{:a;5_ݚu\u0003 &xfl@aP\u0018+\u001a\u0004qK2%Y\u001f\u001eEꬠ._>\u0000av\fǎ̋>\fj\u0018\"n\u001c.\u001f\u001bGR\"m\u0015f2\u0019w\u000b\u001c{J Lң˥\rA\u0014՗xj-b^+,\u0019S v\u0005;lRLϢW^.\u0013TC@ږFQ\u001bĭ*m/ӽ`|\u0017\u0018L9O=ޱrMA`hx<|\r/KBs=1?C\u001c\u001cQ\r\u001alb\u0005\u0017\"˥\\P,^Is͡ENBa\u001eK`C\u0011ag\u0007V\u0006Ǐ\u001bk\u0018>~}\u001dj\u0015n9K.s\u0016\"*\u001dzV¹+k\u0005ø;eX]^AGV~-\u001c\u000eޗ\u0011\u001c\"AAs&2B\u0012(u6_1tÑ]$.Ya*8i̕j%E\u000b\u0018CzON)4Xb\u000e߾i\rԻ_\u0005g\u0011#h$9\tlHT\u0015iv\\.>\u00177`w\u001c2R\u0010!1\u0015|\u001cձ@դ>5|vOȁWI:\u0002\u0015Hz\u000b\u0006ux(;I}\u0006yơ\u0000CPu\u0013(\u0018\u0015chgZ\u0012jA3jr\r\u0019?\u0001)|\u0003hi_QַfUW\u0011=Q+Y*o=\u001a\u0016\u0005X;%\u0003F\u0013+?x2+\u0005k֤@J\u0005\u001cP\u0013q\u00163grZg\u001b6%=۟SE\u000fy\t_ [\u001f'h?\u001b;\u0012c^c\\k\u001cLiz*86 \u001eX?\u000bit\\\u001e\u001cJo@?\u001e]S_5UҙB[B\u001f.\u0004\r8\u0001\u000eȅS\"k\u001b\u0002Ů\u0001\u0000\u0013\b\u001dQ1prh\u001d5>xtlum)g\u000e@8\u001aKu\u0012\\\u000b߄\u0016FiF~c1_N\u0002a\f6Ggw\u00178hp|=\u0014}LC\u0013F\u0006Kèc1hd~\b\u0012Ծ\tk\u0006iMnܸ\u0005`ɼ\r͈Yi\t\u0013bFxffe.[Mo]\u001czM*$_\fM\u0011\u0001=p#mpN/c=?3\u0002(RLʗ\u0016c-\u001a.2y9\u0004\u001b\u001aUV\u0004J΋dY7\u000f7РG\u0004\u00148~I}\u0011}yGLN\u0019T.(h]όIND\u001bЯ\u0018Q-:P>-z\u0005\u0016(BJ\u0014\u001a\u001ayӵ Fc#\u00146\u0018%IڄB\n\u001dxt\u00154Y@'~PZ\u0012%i\fb\u0000\u001fVs|?\u001f,2Q\u0014!\"1ަ|~\b<\u0006?\u001cM\nj,\b\u0013VYh*r&\u000e\u0004V`iΊq\u0001\f\u0017ÕqYFT>=\u0015\u00165c\u0001\u0004\u0010\u0015\b=A+\u0007ZȲFWߐab\u000e˫F_:4\u0016Ž\u001a\u0011;DQ\u001d\\Z\u0015l}\u0000@t\u000ePTkႁow@4]M..\u0002U\u001fb{4EETs\u0000OM';D+\u0012u;Yl3.\r':\u000f;(P\u000e\u001a^p幰h32\u0019\u0000fRtjAjI$.#1\u0005y-\r~\rbLx\u000e4dt[n.8\u000bZ[\u001e\u0012Iن6_,\u000f|RiؗL\u0016̕-[R\u000bF\tN#ܠ(]Q@CtZ\u001eh\u0003}5\u001b#~\f\u0017M4x!\u0002_`bv.\bk:[goUZ]\u001bvd ,3+b\u0015ϑJ\u0017p`󜺙\t{)|k3d~-Yz$H[2\\u\u001b-D(i\u001eQj\u0012#8W_Cj\u001f\u001ck\u0003;r\\Wшib1\u000e€ڥ:N̙?\r3VAl43ac`\u001c\u000b>a]R\t+\u0005\u0001\u0012\u0000\u000eDŽD\u001cFp\u000fd\u000e0\u001aB\b֨b_O*\u0019WIg7&\f7yD1\u001b\n\u0013EGlJ\u00036Qs!Ywz|_oWY\u001dF=F\u0004W\u001a#\u0002\u0001zvA5ۼ(\u0003Kv\u0011y2\u0004\u001c\nòpHcjE8\b\u001b\u000e:,y\u0006a/Ee&,H1j/\u0019JX\u001am=w*XL\u0005@6=.v/y~DVc4e\t΃ҡƬR(=\u0001wD%\u0014a4H8%rh\t\"n{\u0017QK\u001c/\u001e]i\u001ctcH\u0007]\u0004^O*\u0014=\u0018\u001es/1ƙ,O23A\u0019\rǢ^MI\u001cflp?JC?R6_\u00044\u0015@0^\u000f[i[Ԭ\u001e\u001fJ*Yc6VBoc5.)һL$M+iwuj,'gYɝ)Ў1~'g\u0007Qy$r\u0003\u0005UXdž\u001b(^s8Xw0+a\u001fQ\u0001P|c\u0012:ƪjeU\fXu7\u0004'NȂs\\<⣆Vּ\u000e%b*P[Jw*}'ls\u0010\u0018ϗ0Xg6\n΂.Ϝ\u0001;2\u001da>wtzk@\fϵЗ\u0006Xg\\*\u0011Dv59\u0015&ù\u001b\u0017U8Vs_W\u0001#'}7Kbn<\u0007\"!\u0002N\rT˵h\u001djw\u0006%D}o`܍on+D\u0012\tRnu @^ӆ\\1\r!LQIBH.F\u0014D#ha\u0010#BaWR\u0007r }\\_9q\r2\f'!m\f'Rh܆|.\u001a\u0016\u00187\u0004%\\ $Xܦ}ͨfă\u001aɩ\u001b&\u000b$q7=5\"n\u001a$[st<\\\u0019A\u0016,;5\u0010uf\u0018.\u000e\rR[\u001d<&\tw\\&\n\u0005N\u0006~\f(2Dp\r`Ja \u0004.ѳ\u0004A*ow^B]\u0000S\u00147T%ɷ#v\u0006o%pWֳ\u001e#\u0015ꭚ$z[GZVn\u0011f&o9ʹ/\u0000!n_W\rw6$\u0011V%'U[3t#\u000b-1'zwj\u001eM\u0019Vn\u0000rkP:Ӹ6@\u001d\\S\t}[\u001b{L1mp\u001a`\u0006S\u0019\u0018(C\r\tI\")o*\u0019^052i\u0018\bz_:\u0011\u001bcFA\u0001Ȣ\u0013eϻ$#.\u0011\u001cu\u000b\u0015Ǘz#\f\fK\u0018Q\u001cuAA5\u00068\u000f\u000bY%^bwR/D \u0012F\u0001G\u0010Ct\u000fB P`\u0007\u0018UD\"os\u000e(8\u0006\u0014G*\u0015PK\u0011阬\u0016g-\u0019s3OO\nYs@\u0002?&\u001a\u001dr\u0003FIp\u0004\u00020\u0018i\feIr\u0015\u001a\u000by[\u001al\bk\u001dH`C\u0017P$.X29\b\u0010\u0000\u0019\u0016,\u000f\u001dI6|(\u0004>ZYOe\u0015;lՁlHM_CE\u0000\u001e\u0006:\u0002%l\u0018O{,\\0\u00142K\"\\pS#\u001f-\n\\1jˣQKy\u0006\u0010M2&->\f\u001aR\u0006L\u0000\u0007FaE#\u0006@C\u0019^\u000eb\u0004NeD`m-9\\\u0011X\u001e\u0018\u001e\u001f%҄\u0014\u0014\"F\u0007\u0007ϛ\u0002o\u001a\u0017;\u001dD5\u0004\u000fJE\u0014mZg6n&C\u0000J1\u0010/\u0002CZu\u000e\u00160\u0014!\r]&\u000bYW\u0004?OnGC„\b\n\r\u0010Cp`\u00020Y7aln\u0002&\u0000%i/@hWi{M\u0018;\u0018\f4]In5\u0018&n\u0017Vn\u00137\u0000n!\u0000\r{&tʩn2\u0012GMMv\u0017\u000e\u0000\bHjT@z\u0010u \\\u0004$RLg{Ip\u000e\rWt儑/\u0003b\u0000x 7\b\u0001\u0010A\u0016$\u0000I\u0015ؾ*bT[24\fIg̡/U`e\f)0TF\u0010tl\nZhͨ\f#\u0004@ \u0015\t\u0018\f\\\u0011\u0004u[␁+CDd\u000bL b4IDPd\u0014<=(2JR\u0006F\u0011\u0006L HrȪS\u0003\u0015Z\u0005W\u0017.\bث$@8\u00140)\u0012f@D`K\u0010\b\u0019I\u0014\u001dTH?\u0017\u0014^_y9}\r~M+2&\u0006W\u0004's\u0006yOpECH\u0004)\r\t\bR\nn\u0011l)BC\b\u001c>\tU\u001a&K\u0012ק|\u001eF%\u0003W\u0004D(pQ\u0002da\t\b0$V2L.7A\r8ސ:\u0016SQԹ`yġdx&\u0010NrJ`Ofű\nBaA#@Qq<:O\u0001\u001f\u000b>\u0012F\u00032\u001fZ\u00184\u0003X*w\u0004,\u0010 d\u0017(x\t]v.r\u0004[\u0016\u0004\u0016)\u0019\u0010Hp`L09G\u0012®S?ϳ.\u0003\u0001\u0003L&\u0002]A]D\u001b`Ib\u0005!]e\u0013\u001a,I&V.\u0010\nɉ\u0001`b\u0011\u0014 $u\u0007z#?\u000f\u0010$D%\u001d5QK1\u0018i֡\u001b\u000eL\u0004\f\u0016\u0000ZTf\b\t I%¸xL\u0003\u0004\u001bi\u001cA\b\u0005\u0014a\u001di\u0013V??M\u0017\u0004\u0004/[P\u0001TI\u0002p8T?\u000faລ\u000b\u0016'AcHG\nz:43Ћ\n\\'.*p&L$Hnvaᰃ|>\u000b\u000fpX\b\u0012\u0012Gm\u0017Un'\u0001\u001ae6p\u0010`c!\u0004,0.A\f!\u0001H0Kiva1t\u0013\u001cHy\u00015݃\\\tvER\t\u0016!hL.&H`3\u000eȁ\u0016\n\u0013\u0007\u001f\u0006\u0002\u00009\u0000\u0018\u000e\u0012>\u0005F <\u0011r1#(P*#\u0010En+BDOXN㙅ӸEzb\u0002hm4F(N\nC5_IayƲt}S5)\u001a\u0014XFT2?A2\u0013&WHA!W\u0012r\\j4LӸE,9\fiR\u0018tj0\u0011Y\u00191\u001aʛi`\"\\L\u001dᇀpB8A&塒\u0003PMm4g@\u0003\u0010T\u0003\u000e\u0016Pa)ZA5Ѓ¨Zd\u0007ry\u0017r\u0013}\u000448\u000fG\u0000\u0011@P2Box\u001fOlxgtz׭vۭA\u0000ۈRrun\u0016a6}wb\\\u001ag5wb\u001aֺ~m՘ZkzcZnn'ݏ:vn|KOzg\b[y8OLk}]^\u0011Y\u0014Ǜ޽b={\u0016[^\u000b}cD{֯{;~=1\u0018\u0019Q\u00114Tߟ6kiש[5ֲRJ=\u0011zz\u0017BА\u0017!:\u0012\b\nb)DAP\u0016\u001a=*Z>K\b\u0018\u001e\u0005{DOUȼĤhdd\u001eZU\u0011N/*m `p\u0003A\nh0\u001aJ?\u0003THg\u0001\nBd@l\bJ\u0007gh\u00143\u00025K#x1\u0011\u0005j\u0019U\u0010\u0018\u0012\u0019\"{\fd95\bmqx&8>UcT\u001a\u0019@\n$\t|\t$\u00146hpx\b1\u0001bH$\u0012\fh(\n@D\u0010\b\u0002\u0011}\u001c!r8\u001c\f\u000e\u001bEx!\u0002\u0019\u001el3c:eJ[R%Er{WB\u0001EP \u001d0V$\u0002*\u0019\u001eT\"\u0016dv\n)mP\u00154gjw:O\beK5T%ȍ\\%º\u001040x8\nyC_Z\u0003\\Et+ޙx\u0004@2\u000f\u0011\u0019!7X` `\u0010l@Nԉ\u0007\u001a\u0015sEPaFͨ\u0017\u0015Aj:e>%@l\u0014\u000fmИdCJ\u0010&d\u000f+\\\u0001\u0018\rƒYO\u0015npEv^++\u0016y[\u0013\b\u0012< %4!L\u0018l>![6o\u0011\n\u0015ҋjpE`\n\u0007Ǝi\n\fc1L%d\u0000@\u0003LH\u001a\u0005\\,G\"8\u00133ȕ\u001a\f^\u0006W\u0004W&/$x\u0015\t6\f\b\u0003ǝv&\u001e\u0017'm\u0018\t\u001e`$\u0019}A\u000b\u0007J2\u0000$\u0003+\u0007$\u000b;*7\u001d\u0015Ѕ+DTJH\u001dy\u0006J`\u000fR'\u0013m\u0014m!\u0000U$pF\u0004\u00140\r\u0001>\u001d\fSi>,z>\u0005\u0011f\u0003H|9=`\u0018VjT\u001a(T—\u001eA>r\u000e1<6%m\u0012\f@ʸ\u00040F[K$VrO\u0005\u000f\u0019,O\f\u0013+;\u0018&/7\u0011\u0019J/\u0011T\u0005DjiH\u0014X\u0001}ª6b<`\u0010\u00104)\\B\u0012>y\u001eF~8%rJ}>\u0014bd\u0006\u0002<\t\u0013\u0007Pc\u0019K1吂\u001b\t\bN\n$\"(\nE*\u0005D5\u000f\u0018ϣ<\u001e0:Q?\u0018\u0006~nعqSsCz\u0013M<ʍx\bJ\u001ajh@/&\u0012R\u0011\u0015&҃\u0000L}a+\u0017\u001cA4Fݟ\bWgߋ1N}}iҬq\u0014zz\u0011j|I:W}?jVJW֭_WZjݓ}u{{H_YW\\_\u0017kj\u001cj5ġZ\u000e\u000fMqu^U^;WVS5|ߏ\u0010fzwj:mU~4y_}}MjziWOuUSԧֶ^k5~\\k:y[\\komk\u001bG^T_ZW+]ۧn^VMޓbٱ<~+\r]{MiR{O\u0014W:\u0014Y-ij\u0014W5\u001bz\u001alg={qHn)֞3o]\\7Ɠ?Sߟ\u0006Aeދ_R\u001aonM1)uR~_gbKW㍧k{ޫRJsznzJ\u0014o}i\u0019zUOvcXOL~/^\u000fyZ齶zn7}߽1\u001bO[oGvό\u001b!\u0017\ngDۅ\u0014יCz5vi7ږofk{_\u000b=wvwӉW.ͦotb^k1Ҽq\\w_7֏\u0011\biվq~/\u0017\u0000\r\b\u0015 l^(}qVYg^viw\bQӭA#Z޾{{~[o1\"}MFWE`ƣ}5kUU\u001d;bZ\u0003uÁ W(\u0001=d$x0/uWN,\u0001\u0010O\u0015nu𧙊\\OZ\u001ç\u001f\u0014\u001fR24.|Mjĝh\u000e1 r$,.\u0013\r\r!\u0006C\u000b)7{ʄpq8Sz\u001d{\u00121\u0010VX\fɊr{}̹f+p♟C\u000b\u0014\u001bs\u0017A$\u0011ӭnZ\u001cZ\u000fv\u000bX#N[T6\u001ddD@F\te.\tu\u001a\u000e)\u0006X1]Jջ.練^rOKN\"k\rXvўN\u001doRF\rx2\u001f\u0007b瘶tȇm,Ckݠkf\u001aD\u001cP0D`FHYfR-D\u0004cz2=(J\bC\u0003{\u0014-\bp\u001a uD\u0004G?NO\u00119Q-u\u001fc0[Ѕ\u0016ayu,\n \u001c¤\u0017Äfp\fĩ`\tF)r^[ycQn3\u001c\u0003E3Yz=''z\u0012\u001e'7uî\u0014jF`\u0013\u001d\r_\u000fE[\u0014!\u0013\b\u0015t<)b.(\u0010K\u001cr,S+Jz4&%ڢjg0ff'<\\ܮ\u0014E׎\u0016ש\\w;/AX@\u0014X\f=PL炉Ju3\nL\u00138r@\u0003e2p%F\u001c5=ȝfU\u001bH\u001e\t\nmHyO\fa\u0019\u001d\u0007R@>\rM`t4eD>\u0016Re\"\r*\u00179w\fXF\rH`d\u0013WU\u0019<\u001d/+GjhrwKN9=t\tQ+F\u0002czJA<\nBcF,Aye?\u0013'K\u0017nSDl\\d\u001c\rT7\u0006[ZH$\f3\u0005&نms^\u0002\u001d\u001bE7Ѥ\u0013#.]TC\u000f`ko\u0017&!CQ().*I2kMV?bFw0\u000b\u0007\u001d$G\u000b\\\u0016\"\r\u0010_=ױ(j\r:A;=\"n+p_f\u0003=KBaӞ՚\ft\u001d\u0001\u000f\u00149\u0015D\u0012Y(}\\\r\u0013NCJ\u0013r\u0015\u0001(T\u00056\u0010\u0006Vo V\u0018\u001aF\nb;\u000727\u0001\u000fmQ4`\u000b\u001a\u001cN\u0011Ɛax\u0019vDTasT.o]و!I_i\\YgTmBDpP,&z +\u0011GaCX\u000fY\u001eFӭ\u0012Ƽx\u001c\u0017~tU\f[r1Â\f˙_\u000eo#&ϟa43^Pl\u00106Q\u0006Z?e^@/W\u0018iNA7\nH\u0006FŪڃ\u0019$T/LfEfh`7\u00028ŝB\u0004k2rG\u0006\u0003\u001f\u001e\u000f:'*W;\u0011XaMab\u0001m7\u0003ڳA9B]80NSY-#\u0018aX>5\u001bn|j[҄ꚥ.r`\u0004tn\u001abdx@\u0015\u0004B\u000fk\u001cBYЛ!}%\u0015P')\n>cd\u000f\u0001)<\b\u0019Ü?8\u001f}3\u001e2ĩunwyOmO7UH:N\u0007;C\bv$z#c\u0002\u0014@\u001a|*ɨ&{ˤA$M\b3jxY%*ȏyI@#1\\T'&tQ ]\f.7\u0016}\\M5\u000f\u0007p4}Ow\u0007.aV5&%йG-,LR;KE\u0007\u00163߄1\nCKLIao^مu\u0014\u0001\u0015]\u000bl\u00196B`7\u000bJ@6tw%7'\u0006\nl\u0015U\rTV9Xc\n\u0001\u0011=;\u0015{?F1\u001aB~ݍHĎH\u000b\u001f\bՂY\b\u0010*O,kר\u0013\u0005\u0001GY~LmPY\f%\u0006x5{\u001bvȺC\u0001\u001dDl\"e>J>29А\"}\u001bТ`N.u\u0000@S;\u0012\u0002\u0017)Hs\u001aFʫl6%\f}]@$aO\u0002)ZTM\br\\_J.NQ\u0005O\u0000 V\u0016O\u001e:\u0014\tP\b}u\u0010ڍKݠ\u0011\u0002ݜ\u001e~\u0017\u0010ҩ\u0007\bo,2\u0013kOKMO\u001bӬɠLs\"\bc\u001c\u0013nB\u0004qvDn0|I вP eP1Q H?5V\u0016\u0005f$4@\u000e\u0015[4\u000eeA\u0006m~[\u001eT6Bal<;i\r(y/&54\u001e\f'1{3BЕO*4\"!0%\u0003kgPo\u0015Qu%W\u0006]23IOW3J$/>L\\V+<Њ\u0010$H\u0010\u001f*\t\u001da\u0005\u0016\u0011Rh|y\u0011+C,~\\\f%3-FQ}W@gD\u00155ֳ\u0010en\u0012\u001ep!/\\\f\u0004A9\b\fF\u001bVC]I$z\u000e#d h\u0001\u001bFxcl#\u0005a)P(Ň\u0005&lC}.*\u000b:qF+\u000b\u0018JK+$\u000fݛӸ\f\fǭ\u0002#*CC\"\u001bT\b{uJ,p!骑\u0001f\r,`j\fܞ4y`^\u0001ȶ\u0011\u000eU\u0018\u0014\u0011\u0005\u001fѧX+LKE@ұ#PTfD\u0013􃂢\u0015_\u0004z{\u0010m;PrL\bؐH\u0018M\u0012H7\u000fخ\"\u0015;L\u0000'\\ѿFR\u0014)2ՁZ!Óۃ\u0006fTN8,\u0002m\b}\u0001L\u00192u \u0015\u0019\u0005!UThA\u0013pV\u0001\b\u0004$'f\u001c\"t\u0015߮\u0019@\fXj\u0003͐X\u000e\u001bbĴ6\u0006i\u0016\u0004zm:rXϋW\u0016}C{ؘO徖}$tDOR\rʕt\u0015~\u0019k(})\u0015H\u0001\u0019YTfXc).i~nY0P@an¯,Z~i\u0012\u00038EoҸ/Z!v,\u000e|SQ뗧A)0\tA\u0007Ul\u000e6mƽ\u001eI\u001b\b\u0016\u0015!2#\\$ٝ\n\u0005 h8jTV\u00189\u001aPJeD0\u0006\u0018d\u001cѮ,A\u0005\b\u0007H|&N=8\f)\u000f*\u000ep[\u001c\u0019\t͹iU\u0000\u0006\u0014\u0001p/[\u0017\u0015C$ \u00002᥼(\u0017\u0018ȕg{k#K\b\u0000Za}5\u0015|FWW1GA\nc8\b 4K\u000f?k\u0001\u000fGi\u0006Ơ“J\u0014P'\u0017gs\u0007_,bS˩fnj\u001b3*k\u001d@@\n0ҕ \ff7ȗF5p\u0019(}j\u0002%5~BglA|͊h\tCU\rkᩬ\u000b|'L~\\v켍gosHp-\\[NXM\u0007x\"?9`rP\u0007\fq\u000e1\u0012هa<\u001aAl\u0011\u0017\u000f\nfAȤ\u00152\"\u0006\u0001*a6kPz%L_-U\u001c\b,&2\u001b7{\u0015(z=r]>\r|\u000bK\u000f\"[^\u0007\u0019[\u0018\u001dC\u001f!\f45ĭ\u0005\u001d4Ɯ8[)\u0003M\u000f\u0011'CI\u0011kzD%;\u000f\b*с\u0012)Sd[KC\"f\u0001n|od-`\u0006\b\n.%`fP7\u000e2{A,4\u0015M7ṠkZ>\u0010X\u00046\u0006&4^\r\"m0GB\u0001\n\u001b\u0002sh\f\u000e>NHߢt\u001c\u000bU4\u000ej}m}tѐ\u00198=cV\u000b0\u0013\u00152e\t\u0019\bJ\u001cJ޳mΓ0\u0004.#NN_nk\byOrj\u0000O?$)\u0004,|1\t1XT \u0006沕8L3QDt%\u001c7\u0015ᕄ\u000b9XMwE:\u0002f\u001c9\u001c\u001ckla\u0011\u0005_\u0001\\ rF3`]b[\tv`S\u0001P=o\u0012G\u0006\u0019\rA-k-TT\u001dTf/V0!o7خJ)o\u0014<*It9n\u001b\u0004;0\u001d\u0007$vC.K1KMGI#8Np}=\u0015Ssl.\u0011#w\f\u0005(\u0001t[e/^\u001bIj\u0011äd=R\u0012<\f8\u0017TX\u0015HL(F.\u0018u5%yJKפ~z$\u00042l!Y(kV4p!SHE\u0013\f`|Ht\u000eo^\\{;\u0011J\u00102.qMQj\u0010+^+V¶̷d@tz'rR\f8v%K:W|73n\u0001C%䈩&TK\u00149ueIl,jS&\u0010\u001b+ӝɶ\fJ1_ZNI֎D \u001a\u0015\f\\M6\u001cUHՒ]:\u001b\u0015\u0001R\u001c,\u001c_9R i=l\u000fS珊\u0015\b=$\u0015.]\u0004@Jvx\u001eքt\u001b\u001fks13>\u001d3\u001d\u0012*g1rR\u0007\u000b\u0005\u001fɾ{nO8&E}\u00111ӌ\u0011[,Cm(o$\t&6DL*5zC\u001b~JqEp\u0003Ƌ6k#HFa\u0015ǫQ;ԏECqlni_@)s`֓\rKpPAփ}\u001exF0ͱ\u001c\"BK\u0004&>m܋)\u0014\u0013\u0012)wa\u0010[\n|+;y4Y\u0006\u0017PD/+V:~t\u0012qaV鈝8PFg?GY\u0002\u0017_\u0013\u000b~|(\u0014ߨ/\u0002;-^J0#r\u0002F`2֢\u001fi?\u001b{8>\u001beIjҊ8[jyz\u0000j\u0002bgCVwݏ\u0007&R\u001agI\u0016ΐ7\u000f#\u001d'ܭæ\u0006\u000bpى|\t\t\u0015O`\u0013\u001eү֋4{\u001ahϟOX\u000f\r1qq`\bR$cʊ)\u0004-8O5\u0012\u0017\u0004L&NJ'Cѻ\u001b95RlWxL,\f\f`8\u001e\u0019\u001d@eJoT6V5\u0003\u001bi0c+\u0003Sw8\u0011_({hЈdy:\u001ay@M)2c\u00111]\u0013\u001cQiH/\u0004J%@\u0011p-C\u001e,OHj\fы Bfs0 (`/> \u000f\u0015\u001a]\bK\u0002D\n~2vB=ǣ5\u001cLhcV\u0013\u000fݛ}msğ|PSL\u0000?%{\u0007k\u001fd!#W7P ̔8dRMssC\"kA|\u00040\u0007ӳQ!W\u0011M<\u001es\u001fqCۚTm\u0012\\\u0015@\u001c\u0004o\u0002ZcϿG\u001dwľ\u0015Q\u0010j\u0004wT:9\u000f5b)1*֤~%uH!'Ezm\u0005/\u000f\u0006j(=2q\u0000R59PVdY\u0005R愽U\u001byPa6k\r)wך\u0007|l9֕`OM\fH\"*ϓ٬fY#H\"S\u00070|2LAJXlP&YHs7\u001arw*@\t!\u0002} X!I2i\u001c%~\u001a`\u0001e\u000bŲe؁\u000eɉiQˬ\\*%VX\bb$^\u001ad|B`xꄢ[*&Ӌ5h\u001c?RjGDD+s5\u0002a'[}&\u0014AAvBn\u000f\u0013-I!,ЏFCX݉fW.\u001bTe\u0013!PCc\u001fC`d'-\u0019\u0005F3'bsF]?44C\u0015\bltM0)G2\u001fvl΃IL0\fޞ2v,uvԇJ@\u001c\u0018:nT-sQ\u0012˅ߕ/cM\u001dO,I-\u001a\u000b\u000ẽTFp\u0005\u0004W¼抝\u00013w\u001cm\u0017\fTv4*r\u001d>(eEiC\u0010Rbw*%P\u001e\rEɘ\b] \u001f\u0005ge咟$Y7\u001b\u0011G\\\u001b\rF \u0013D,\tktA0S=RϠ3vhp(Ƙ\u001c18\u0001ƚ\u001e4\u0002\\[i\u000f%~\u000fnq\n cWX\u0004nj`\u001b̯?\u0017S̟^+K@\u0004\u0018wcMuoȽ\u0002gV=%ir\u0012nd:2Bl0\u001bm\u0019\u0000\u001fdEN\u0001irN\rP\u0002\u0001\tj##\u0006N\u000e\b\f\u000b\u000f2ڨVI[\u00012{42Hw-M\f\u001b\u0014\b\u001b)Xf܀n1M8\u00064:\u0011\u000f\u0014tCQ*Q\u0013aOGp0lJ<\u001294FH=f\u0018yhW!_\"T\u0017`<,\u001b\u0011L}\u000elç\u0017)*\u0002~\bk,c>Y:\u0003\u0014\fTM\u001fh-tyylSLI(A\u0002\\\u001b\u001c\u001aFƮdmFm\n\"q\u0011C4bU\u0003ڙ\u000f}PE\u0012S\u0003D{M'o\u0015\\/\u0012\u0010@H&Dz`{NV4-\rhrVZ\u0007\u0014UᛨU\u0016O~v\u001a\u0016u\u001b\u0018\u000el\u001c\u001c?*ξo\u0000=º+\u0003\u0002 IU8r^z,i:a\u0012\u0014\u0005\u0012h\u0010V\u0007K*\r\u0005g03z\u0017Ļ9naf\u0000\u0019\u0012\u001ag s\fds߸@=&rR\b!\fLm\u001aԕEhȇ\t\u0017U\u001b0b\u0001[n\u0002\u0006G>\u0005\u0013PtnBG1'k7ETDR\u0018`dJ6d\"r\u0012io8\u000443w09ۃ\u0007(\u001cbN\u001c^@ȸ^\u0007.z}Mه\rY\\8h9Ro=\u001e&\u0015루P0z+P9Eg\nP<,\u000exqɛ\r\u000e??Ėpg\u0011<4N5\u000f>\u000b\\V\r.tex.a9R\u000bNeI71b=ز\u0015ڶ\u0014\u000bO8\b*N:\u0006\u0011tN\f#HN䦥SdT#qYX\u0018|OwIĂI\u0019&o\u0012\r,\u001fk\u000fM)\u0016\u0013/R3Fd\u0017'Q\u0004\rp\u0004W׌))H\u00162ؗ0T\ts3\u0013#ϟ&Ltz\"1X\u00178S\"3e= R&jLpdztY95ܘW\u0017;\u00043UL=8r\u0010\u0000AooQx}\u0005j\u0010\u001cVG3mԱ6&~Br{+G1:+H=\f\u001c ܒ>stream\r\noب\u0011I5+3\u000b7IАZaj\u00027\u0007\u0006$9wU\re\"}{D{Z\u000f+p\u000f]*\u0019Msk\u0002Xl\u000f}-?fI:\u001c&J˘\u000f-\u0010_Bە̌鎕G\th\u001cnXCy\u001c\\%NW>`ȖuE\ruOJ\u001f\u0012A/\fQ!mŴϥal_BKƉCZIInJ\u001a\u0001'\u0006\r \u0010~A\u001d7h\u0010sܾC\n\u001a\u000e\u000fZ^H-6T\u0018}I(WXC/\u0017|i2U\u000eLDS\u0011xD,MF1PRt>DK)D\u00121`\n\u0014\u0011U/ٹ\u0005XUB'TBmABM4\u001e\u001a\u00077%vC'7u\u0016Fz10%BpW\u001eY\u001dI؂Bq\u0015\u0002`\nkfv\u0017:xm և\u0001h%0`1\u001c\u001ccy\u0019\fzvJ3\u0005I#օ\u0010\u0012Ⱥ\fx\u0011\rE׿\b1\t\u0018Xf\u0010mb\u0016f\u0010Q\u0002=TGƖ~\\l\u0006\\wT+\\ăP\u0003g\u00078nI$ݠL\u001bT?bb=}\u0001DעMkHG\u0006\u0003\u00152B\u000eI>,csش\u0014U\u0005t\u0017^;S\u001f[|s\u0012\u0016)ϳQ?\u000f]H\u0010Xdf\u001eU@\u0001@b;\u0019YL\u000eSҤF\u001fJ!\u0019\nA\u0007\u0000e\u001aǔ`^or\\@,Q'e@\u001dZ\u000bwn3_g\u0016s;p\u0014OV9&|ߪsGM3!\u0019ܟCMV\u0019\u000ew5\u0001p}\u0016\u0014,,[xnس2ϰTtKr.sź<\u0016bV\u0000\u0019#Sx\bs\u0015\u0015_&8,NֱI\u001d~xV\u0012QAQ=0}Y#\u0014u 5F$GRP*\u0014\u001eB㔀hT鵰1=ff\u0002Be\u0017HKq>A5!\ng+\b|\u000e]UTBfPΤm1\u0001Y;'\u0013;\u001dE\u001a2\u000e9\u0012,\u0006#[\u001d5AF)):qXSy\u000e\b )Y\bqTI.\u0012Oɭ\u0007\u0010\u0002\u0006G\u0004\"b\u0015V\u0001kӡ{ \u0000&-\u001c\u0004&D-3/\\h\u001c*>\txAD=9.Eh:3\u0015/o&5׵w+M:|TV\u001fO0C\u00169\u001eЫʮ3p|&1:i^lFt,\u001d\u00140ͪ\u001cc[U6\u000f/#(7ϋ\\`%{-\u000bG]U\u001ez%m؅b\u0011ɯR?\u0011[t\\0\u001bZUkŅ^\fׅ/Ƹfsx\u000fH8Dy\n~1\u001d\u00018q\u0014,P\u0013{h\u0007h\b\u0006\u0019\u001e\u0014ZH\n`}\u001f\u001fz3s-0\u0017\u0013W2\u0000:aF%lBjB?7ɬ=\u0006;}\u00074\n}؇_\u0013ýy\nK\u0003\u0000\u001eo\u0019ޭ>pa\u001eXቓE@\u0010\u000fzv!\u0002;뇉{/£!\fJGx}\u001bˡQb\u0014G&+йָ\u0016V\u0017\u001fģ\u00079fi)ʌlU\u001a\fb1\\\nG\u001cL\u00137dpK\u001cmՑ)J,Zߝ;\u0010Rpe\u0015#y\u0006_t$+\u0001HI\u001e\u0010\u0006\u001dQIubp볬1v\u0016\r\u0019#eݑH\u001a\u0006N\u0018\u0014TP\u0016\"Efz\u001bFd:\u0004ԡa%*j\u001c\u0012%hYh,TN\b9y\u0014-I+Ӂ\u0004p\u000f:v1ᵀ\u0006(hh\u001cYɘ.Ŷ\\CL2Vw|ak\u0010i.\u0018PHA}~!r\u0007kMۂ\u0000h\u0002aIN+\u0006L\"\u00176\u0003pЖv;00ڱ뾘\f=P%7\u00154\u0018\u0019-\u000b\u001a\u000eG\u0007L<\u001bBk\u0013J\u0002B3)c\u001c}RLy\u0010뗹[,b~\u001d\u0016\u0010'˪!T\u0018\u000fF\tX\bQ\u0011ʛ*iRPfNc@{=\u0007PvZ76#@c/\u001cpg‰4\to\u0006VMN^ }N*Þڠnf\u0016x\\xkk%^Ͻ\u0016PQ?\u001aN0NJ`,LCdKZ,cR)5O<\u0012BBw~RH3zu6?ف\u0014:XB{`U\u001e:蛹ٻGQƒ>}t\u0000\u0018V<\b\f\"GCdI\u0013\u0007ʏxo\u001e1׃x\\&#VTX\u0003`^\t\u0001-h.x-I7Ox\u0017>k\u0003œ|\u0007\u001fmCkq\r]$lr*Fs}\u0002_)U82}\u0004(Ɲ^D\fp\t %ql/U\tc\u001d-lifX\u0012EdFWO\u0014\u0010s6E\u0010\r*H\u0014\u0010\u0001meT;&Qt ,\u0017,e&Kgc'bՈgw\u001fnIy/d4IBG\u0010ʗN'\u0002Dh\u0001<[u\u001eA8\u001a\rurn/~\fO\u001d\n_VC;#KE\u0010VPcY\\'XF#q)Z+\u0004\b땪ggz\u000bѼ/V\u0012h_d2\u00182)C?D Hp\u0001\u0005\u00039ωGN\u0016}p8gn\u0016ѹD\u0014Qč:[&ID1(+4Dq\bSQE.\u001cSFxZbHn#9nqx$dP\u001cB=DkN\u0011u\u0014\u001b$'75c\r%\f\u0017\u0010tǾAv\u0013MB\u0017\u0012@ʓnЁfU\u0015\u0011Dz|\b\u000f҃h\u0012Umr%Of[DrZU,Ed\u0014+\u001c `cֿr J5o~L\u0013I\u000ee꺎j@0t.\u0004锓=j\b\t }4\u0017\u001egQ|]H\b\b(o\u001dh\u001e@\u0004k2\b\u0005qrh\u0010<Ʀ׍Ζ`O'u/³H\u0001*Z\u0017g(ClpS=\r57qSd|̛K[ZMjĞeT!힀϶)en҇\u0010aX\u00166gA(Δ}d\u0004NJw\u0007B몼e2=\u001fd+C¸cnF?=`EP\t\r\u0010!Ú`fTB\u001c+*\u000f/\u0001\r0Yav6ֿ`6~;\tKk\u0003nܒ\u0010ʭ2S¿\u0004\u0015WFV,s\u00169h\u0011~CA\"I'#LHف,Ŵc\u000bFg\u0012\fbd2t#\u0004\n\u0003T\u001f\bTӶ!6\f\u0019R\u001a`)\u0000貖JufA\u001c>t;Z\u0000C\u001646fDZVT@\u0004$0(]\n!\u0002D\u0005DyၶC/\"A5{j\u0006ٲ@L`a&J\u0019{$\u0018k**\u001aYx/;\u0002|\u001d\u001fTڰRlf*\t\u0003m\"!}\u0006٫X\u0014Z\u0005졌]\"7/\u0018\u0019\u0019>5\u0010k\u000f~5E\u001e*\u0012\b$\nEPP$\u00047[+Ȕ&;0o2&_\u001cWbHf1[#&ς/YI6T*QA1{9\u001fui;$7j\u0012D&5\u0015ίB,@uLJ\u001f\"J{]=,Rq\u0012|oHe5\u0005\u0011ڜx!\u0018ܢ[\u0003x\u0019tD~r߆.w>XM\nrj\u0012r\u0003ۼA\u0000\u00108\u001ekzw c'dI\nRD\u0017c\u0013J\u001a-K9ieÞ3\u0005-M]\u0018F\u001f_z_\u0006`3\u001bBqrzeSC'X\u0001j5\u0001>C\u001dboJ: \u0014݅7ƋNQd\u0019C]1/ر.\u0004\u0002PJY\u0000яW&\u00159QC=c?\u001ds\u00163=R\u0004\u0012Ċ\u0013\u001f;\u0003񟄸\u001fY\u000bU\u00118bv\u0015*Ch\u001b\u001e9)\u0011]/2ŀ\t#,\u000f0;C$\u001f8ғ\u0013DS_zxKY5-\u0015J.ݍZqe}\u0000͓}\fq/\u0012F\u000fW\u0011I[\u0019Ԋ kN3`\u00062嵪WK,^D\u0011N\tN\u000f\u0017\u000e\u000fU5'u^ n2{lci\u001b\u0012\u001a3\u00040\\>84*+g!\u0019.{ŋwp\u0007[\\\u001f'zC\u0003Sͭ<]jZWK\u0011\u0001 )\u001a\u0013%nzX\u001eod\u0015\twXex1\u00121Uڛ8[F#{|\u0001R\r_\u0012\b7\u0000h{XleW\bđ|J•C {Sg'V\u000fm0:jnR\"\u0014 L\u001a\u001b\u0006TAT\u0002ZE\\~?m\u0018\u0006R}%EѨz\tk\u001b?n\u0006Y܈W#ڶI\u001feۡ&%\u001dO\"]-#=1q\u0001{P9|\u001b8S\u0001Ti q%|@,(\u001dc=\u0003\"HPEXL\u0019\n\u0011{\b˶\r7\u001e\\\u0011Ƿ6\u0003B7\u0005;O\u00199=)P\u0001ؼ\u0002\u001a+\u000f;O\u001e\u0018X$c\u001b:5ψBGtĵ\u001c9.=c\u0005{C\u001fQk@5%ДQe#~FPпt\u0006)\u001c])D\nSQ'OWF,2gywse{@\u001d\u0012/͠\u000b\u001f\u0010\u001c9뀃T\u001cҿ5|$M'`0GXmn]J\u00031(~wy0\u000b@\u000fL\u0016xr$7Ib#0z\u001bEW 3ݥRm\u001bR'P\u0018eM5w\u001a!?W\u0012ψv\u0012wߣ\u0002 EɐBI/\u0007k\roq\u0013[sL\u0011kL LPjs73\u0015o¥D4N<>[&ZޙZ\u0005EkrEc&\u0017@\u0003Kd|6I\fƚƫ\u0011dKY\u001e#/69\u0014l7¶U$p\u0012J\u0006\u0011QmdK\u0016]\u0006\u0014\u0007o&k+\rU\u0006wJg^6&TJ\u000bM`\u001d\u0016GŪlr)-_.91\u001e+|\u0014C%\u0019Db^)YP!\u0017)j<\u0015Mdм\u0014_Fm-%Yz7\rk\u001cT&=\rx\u001fr\u001eB2hmߴn1S\u001dHr͛Օ☒o~haxܢ*w\u001c\u001aM\u0019\u001ac$\fǡ\u0010\u0010\u0000U\nS&1L=\\]B\u0014ՠ@U/O\u0006(ט^\f!(cP\u0018H}zdٗ}֟\u0015\u0013)\u0016C\u001f\u0011z\u0019:U/JWW\tR\t&597Y%[Q1\u001eD]\u001f]~\u001fȬb\u0010U3\r\u001d)$\u0016ib\u001f}-\u0015\b\u001b\u0016\u0005ȶb8@,Gr\u0019ƽNO V8N\u0016!d\u000e(8̾c1p)~Y\\}\"\u0014Ro\u0000J\u000e\u0000\t4fkcվ\"@|\u0019D6{\u0015<\u0015X4\u0002\u0010o(.s-bĝ\\7D\u0004A8\u001aji\u0013EԘ\u0006Al])ev(Pr\u00059I@8ݠLdUS\u001e^\u0012e~~~nH#\u0018MP\u0000{\u000f\u0005\u0015o\u0002iL\u001b>e\u001dLH\u001c\u000buv7zҤ\u001aq%\u001fis\u0004E\u001bƥ\u00144]PYEX3\u001e\u001e\t\u0013ɎT\u001aDhZ䠟\u0011F*e5\u0010H(:8ad?JЫ-5\u0015TPgJ\u0016#I͙\nh▼\f\u0007\u001fۺu\u0013f\u0017H)]t\\]B+]'ӹ\r[\u001fx5#t\u0015K*?I*t\u0001\n^ጭMeB#u\u0013V\r.銲%w\bhΖi\t3]FW0=NӋ$r/FT\u0017 tcnJQQ\u0019kN]s\u001eMK\u000b#{XA\u0013uZ\f$Jf\b_y~\u001d \u001e\u0013t\u001f\u0003\bOj.`ʝ\u000e!j;wy$)*%\u000b-aFz\u0019/rs\bHXXP!e妞f9ƃͮW\u0002\u0001N4\u001ck\u0014h璅\u0019 lQضَ4-\u001ezM5_/H\u0012\t\"[\u0019gʂuS71.k\nT6yWcj@&7$89t\u0019\b\u0011\u0016OsWHH\\\u0014G~rp\u0001f?b4ͅg\u0016\t!27;d=t{$W\u0002\\A\"Y>ښ\u000e`pN[3\n\u000e)BIG\u0013\u0006R{z:\u0014u>2\"_u\"(mOF`f\u001b\u001e\u0016\u0014\u0010KckREn\u0017@&@=_]$A9$\u0015o/]\u001dԄPF\u0015[G\u0018b{WݪqȻqm'GeYi3FmEb&\u000bxgXZ)\u0000f\nh\\Pe\u0016I2-7v2C}ѶgIVŹA\u0010%\u001d\u0018ؼM=ɹ!!\u0013mE2ge \u001b\u001a*=\u0013|5>\u0001\u0007L\u001b^-\u0019H<\u001a\u000bxR\r,cL\r~yUZD[[\u0002,@\u001f 3<`\u001c[-#\u0014Vwct^$vѹ3s.ςkv\u0005\u0018y\u001f&H\u0005q.10`\bRċ[3\u001d\u001c\n\u0005((vI9ՌQ=iM3~V\u001bZ%/\u0003X%>\u0001ҙ\"\f^\u0003\b\tjn\u0019M2=tJ1\u001dQ!D硷\n\u0005ϡm9I\u0011W\u001bf\u0005k|C\u0004\faa~h\u0013_U77o\u00121_\u0016Rʩ\u0018\u0000*Lj7\u001f|8\t:b_a1\u0001x\u0011\u001b\u0011\f<\u001cMEi##,Xu.b\u001dDmdG+YFX\u0016Y&:\r7L\u001e.U\u000es!\"Yx\u0000\u0011_N\u0019\t&\\\u0015\u0017HW\u000366V\u001d\u001f\u0004\u001amI+bJy\bUS_kH\fd⹧d\u0005\u0011w7T\u0005\u0007YM\u0016'|\u0001\u001eCs3W\u0016M_\u001a\u0002)qmZ\u0019J1\u001aOz}1a\u0014C\u001a\u001d5nH\u0006/኉o\u00117\u001ah&w\nU\u001e\r0$\u0016\nM\u0013\\,+\u001f75nޚҨ^\"kM}<;ǰ\u000ex\n>:x͋h~26㭿P\nLȳ5c\u0006}\u0003\f]j=ʞwr\u0016س<2{TE^VH\b0\u000fA\u0005\u0018H)dn.cm\u001cJo8pq69n\\ޮa*\u000eR\u0018X\u0017V.5\u001e.0ހŝa#h\b(\u001d|\u0002g\u0002Ã/8~+K\u000eqGD\r?\u0005DRKX\u0005\u0007\bA{-d\u001e\u0012r8\u001f\u0017x2M\u0007\"@wb}bN\u0002V!/\u0019\u0007iœCmމGG\fہ~my(q\n:61]<\t\u0002\u0002\u0012\u0005s\u00033\u001esB\u001aAMє.Ojg32'_\u001aٮ,š>QU&+#ߒ`V\u0014\u0007f\u0014\u0012:a\u0002>w/L\u0013}.}cp$\u0001,\u0002jD$in-\u0002Da=0?\tv\r7a(x\u0006ʾj[6|\u0003zLLz\r3\"4Ma!\u0003\rѵK9K)ݶ̒q\n\u0002aL\u00140+\u0018EV-Vι粙9ŜP\u0011\u0013㋀\u000bIPSe0G\u0019\u0006\u0005\t\u00125l:xN.LR2fî3PXWQ (\u0007\u001e\t\u001dD\u0006^F\u0001Kz$[\u0018UeRz\u0016W\u0012w\tNd!*/\u0014qLoz\\\u0010dJm\nҲ\n1[0\u0005\u0000\t\u00126Ru\b\u0018Tu/\u000f\u0012\u000eh|\"\u0015Gk;0\u0001$z\u0006b\n\u000ec\u0013E+\r?\u0011\u0000#\u0017\\pey?\u0002,\fS-@\u0002*\u0017TZ6\rcGd'\u0017!\u0007\u0007m\u000f\u0019\u00061\b*8\u00109\u001dho\u001f,\u0018\u0013Xj\nl\u0011b`/tkR?\u001ekbҳ2V\u0000U_Չ;o;I\u000e\u0000Qa\u000f\u000f`&@m,V\u001e\u0003\u000f/\u001a'\r\tXzR^Tf4B|\u0015\u000f\u001dtԀ\u0006\u000eB+jCd+sv\u001ekvĸ\u001e\u0019\n\u00125C;Xp\u0006:ARs!h:X9#ַshN`\u0000NSB)T1/4V\t\f\u0006FaMQ\n\u0013\u0003{ʒϟ4n񥡂VP\u0011I\u0006χE\\TP\u0015{.\n*@H\u001agRI^l/\u0014Z]Ȗt}W6:T\u00138Vo~@\u0013x\"z@TiÝG/57\u0015N6xEj\u0002i\fSh\u0002Lc=/\u0001hF⮑\t69qԝ@YJqsQ*\u001dz\u0010p\u001a\ne.\u001c\u001ck|yS*ɦU\u00152\"YX̵k3\"\u0006Ͻ.7\u0019 $c>p\u000f5\u0001ں5!\u0010WR&\u0016\u001eYlFH\u001fj))ңב\u0000\u0000\u0014\u0002\u0001s\u0003F\u0003O\u0003\u0012b*\u0016\u001a\u001aO\tyY\r.\u0012C̹:41Bę\u000b!#L\u000e\u001dN>12=S(\u0019`ЁaD:V舗U\u0015Bf\u0002\u0007C'452\u0014\t0\f,Xw\u001cRY[%ne_(8\u0003\u0018\f.\u0002\u0003\u001c|FZD||\f`9\u00199\u00102\u001cQ@z4ÿlě,N \u000fHBR@\u001b\u0000\u00040\u0006\u00170\n:\u001bX*\u001aki#\\\u0018XrĹ\u0013\u00075-\u000f\u001c$J>y\bVШSꭐ3J\u0003t\u001c\u0004\u001cp\u0007\u00120\u0007[\f> \u0006\rf\f\u001a\u0012N\u0014b:j\bYC΂L05L\u0018BI'H\u0004\u001b\u001cHF+\u0006\u0016\u0010I\u0005\t\u001eI\u0005ƃ\u0015$\u0013F\fc\r\u000f0\u001a\u0007\u0006Bߗ\u0004+&H&\f\u00059\u0000\u000b\u000ez\fsp\u0006\u001f\u0018\u0006\u0003ೆ\u0006T\u001a\u001eiXPD&\u000b\u000b\u0011z\u000f228\\&D\u0017#,\u0018tpD\u0003#\u0002+̂\fz4:0A\u0014&ރ]\u0004G{\u00040A\n\u0012d\u000f\fB*\u000f>L\u0019\"H۶\fm+L\u0019^6脩a*Es2\u0012N\u001b^\f̶A`\u0017ܒ\u001a\n,tB;!A\u0006\u0007\r\f\t\u0013CT\u001c\f\u000bB1\u001aPBTh%\u0014\u001c&4h(-*H\u001eF\u0012\u0006\u00141h \u0004\u000f@q\u0018H\u001e\u0016!u\u000b\"x\u0015z|B\u0005\u001b08@hHB\u000e\u001c:)7߁|$h\u0011Uba!\u0006\r\u001cF44\u0019BlL\u0007\u0015\u0005F1 .\r\u0010\\I\u0018X\u0010h\r-m1\u0015HJ-a\u0011}Njh&\u0017#6r@\u001a\b~\u0003\u000fQ9\f^4x \u000f\u001e\u0006\u0007EK\b\"bp\u0000;B':}~2ϠAI\u0003<\rt\n \u001e~!(c N\b\"1!AR^\rCP\u0011\u001c\u000e@U'u@0\u0005\u0007\u000boSUp0\r6\u0013>5\u001b7Դ\u0019X\u0010$L\u000f{,Ca\u000fDߏ\u0007\u0014\u001c5BC\u0015|f\u0007V\"k]\u001d\tRR5\u001eOs9Lu٥֊q!c\u0012\u0014\u000fQ\u0015B&\b-\u0003ZDU9SՉ1\u0013\u000eڷj\u001cېyᜢЪ\u0018\u000bon\u0011R\u0010MT1S:\u0010ƈ\u0005\u0007\u0010-zwZrl\u0013Yǟ6\u0019y\u0010\u001dl%rR2\u0015a+[;lN7[x^-n3D*$\n^\u001d[Gы6֠\u0017TU%33\b\u0003\u000b,(>3\u001a\u0019\u0007S\u001a\nU\u001b[\u00106R\u0013m̄\u0013-b)RГm`Yvu\u0016xn\u0012P\u0016\u0007Q~@N.%\u0011ҡH\"U]N\b\u0007\tEk!Qg\u0005\u000f$\u00166ZK\u0013#ՖO%\f_\u000e^\u0016c{H\u001b2D%SEQ䯈T\u00165TsDĉ\u000e\u0011Hsn\u0018@Z\thm\u0015$СBEK\u0005`\u0004\u0017x\u0000\u0003 `\u0001\u001f`\u0004\u0015<\u0000\u0004\u0004\u001chP\u0010\u0011`\u0002\u0013@\u0003\u0015p\u0004\u001c\u0000\u0001\u0003J7P\u0019\u0015\u0018\u0005%\u0000\u0005\u001c\u0014\u0000\b8)\u0000\u0004@\u0004)\u0000\u0001\bP\u0002\u000b.\u0000\u0001\b\n\u001cP'Js#Ю9M6\u0012\tg\u0011\u0013A21fS2\u000b3:\u0017_aWEҢ$UQm}QM\u000bi5\"P\\\u0012\u0015\"E;\u001dJ\"(+\u0014y#)9oQ-Qf\\oKPqP\\\u0014\u0004}&:e7\u0018N\u0014#hu0I\u0014u\u0007_4ոU_\u0014}W\u001ee\n\u001f.\u0014UJ_2nrBBdaBMR1\u001di:\u0019\bLjdN\u000e.E^\u0011ď*\b\u0014KT3[MQK*\u0011^\"O*uzze-#\u001fKz*3S\u0015v=⑲q8\n\r'1xL5\\vx6\f\u0014\u0004\u0000\u0000\u0000\u0000\u0000\u0000\u000b4P\bP\u0010\r\u0011\u0004$`\u0004\u001a8@\u0003\u0015\u0012TP\u0010\u0000\u0004\u0015\u001c\\p\nH\u0001\u0006#\u0003\u001c`\u0004\u0012@\u0003\u0015<\u0000\u0000C\u00188Byjqä“QT\u0018Wc`i\n{R'\u001a\u0019x\u0019}(\u0001\u0017+\u0010;<\"Bj*\u001bN:,\u001d\b1m:5]оō\u0013[7杘A\u0007\b\u001b@L\u0010\u001b\u000bGN`L\u001a\u001cTU\u001c!#T~W=hrE)\u001ch˄\u0018L9c5\u001c\u0019O\f]:Ȕ|NCz9e=0Z1\"8e\u001b\u0019\u001dR\u0010\u0012={1UTYB$̓hvpZ\u000biyn\u0003GU\u0014I㈄Gh\"f>u(>1QEyrPYkЌnQE΢HiEb4Y\u0014R+T{*\u0019\f\u0005Gn^*ĈAzpf$7Hny!\u0010\u00045!ram\u0018øsT{»\u0013Tי\u0005Ѭ\t9\u0014ȌWnD9aމDkɬ\b\u0017Rfk#\u0013\u0017%\u000b]>#e\u0012\u00174\u0010)\u0004KH:IѲqlsUQȧ8!p\t\u0011ͪ2O\u0012\nӠcyq6En&\"J#\u0004>?^V\u0018b<%q*!GJW'\u000e=2͜f=ecs )O\fЮF\u001cugH.ۢ%HD-zPtF\n\u0006T3?Ly\\P'Z3Mv\u001f\u0012\u0001~uux\u0006rŁ~\u001a&bW.#EC[\u001c&i}jf Հ\u001cةŕM\u0011qt{Æh/^<\u001d\u001aވ\u0018a7Eiv\u0017A\u0019vzc:uK\u0016\u0007Oمq7ѕN\u0004e\rw+P\u000bO`\u0006\u0016FZDJLpz\u0001tG\u000eK\"YTWR\\:l7_7Ʉ\u0002v:]\r\u0012\u0014(Bkѱ?u>\u001aoQEkbo;+w ߕְ\u000b%\u0015 [\u0010AػICEm\u0012fG\u0002\n{BH\u0004rkpIwV};:r8KuG RRkNP\u000fl\tDJ\u000bmDsB#X\u0011g\u000bX\u0003#0J\u0007\u0000\\pw\u001f?\u0004\u0013x<#z]\u0004黷E+\u0000!Fm\u0002B!QwO\\\u001dz_l6T\u0013\u0001VŸY\u001a\u0011C2\u000bVtQ8\"<\u0011\u0000v\u001a=\u00007\u0013`\b28\u0018F\rKza诲&D/b\u001d\tVUQ);[\u001c0(\u0016O\b_$h1vaۘ\u0011jۆ\u0003@o6V\u0015V?\u0007CҰ\"i\u0018\u001d\u000bLΈ~k%0b&o-B \u0003YA»ʑW(\u001ev3mQOʥ\u0002\u0000b8Y'-!V.n\u0015\\:;\u000123λ.wZ0s:g٢\u001e\u0002E'\u000e\u0015/$\u001a_{ٰ&\u001dNo\r(ùaU\u0000Zo\u0010$\u0005j\u0001*\u001411{އ*I\n,9\u0016{S../KPa._hz.T\u0004qNIRp8f\u001f1~eo_˗c7D\u0006jo\u000b>(eh~\r\u001a\u0013iq&`\u0015$R4N \u000f:oGQ\u001d}F?K\u00129H\u0010!~5r\u0002Nuo\u0006ƌmE/與P\u0006P\b9(9;͚n݆&n,`&KL\u0012,-_\u0010\u0003}Ǫ(ٰ\u0016ᘔ\"wq|*z|X\u0012 A\u0002[XI\u00175hfLۭ`]K'c\u000fՅQ%X\fF`\u0019!7W\fk\u0012qo\u0018\u0017W\u000e5Jd\u001avU\u0015ݔY\u0016\r^F\u001f\u0003\u00108\u000e]#\u0014a):iϹ.Q\u00145[Zk\u000e('55)BFMj8k\u0018aWL\u0013XGvFpNyRz9\rXQ/<\u001aXqMlp/鹀F9pj0܌&F9 \u001c>m\u001fGUV,ts{\u0007#A\u00165\u0017Ĝ(un/M0\fo9\u001fr/\u0006(U-[`C)O|$@дK}Ҕ^([\u0005.\u0018߇.R6dYS\u0003mM\rR\u00170X7Mmb\rHа>cx\u0003V>Wċw=3\f,\t#'\u000e(eͱe\u0000_:\u0018vR&O5-4֧8U{a<\r# j]\u0015:\u001b\rŐO9u\n\u0001{\u0011SZcsx}U_B\u0001çz۟lVo`yS0|\rHjt\u00116CDգ-[\fJ\u001e?[:\u0003M\u0007\u0017\u0013\\ ?\n}}EPAM?\u0015a\tc)Ϊ،,S0\u0014-&]\u0003B\u0015j\u0002Pj߷]1y\u0015TBC\u001eJnH/xi\u0005N`wO\u000b]r\u0012\u0011 QHPd`d\u001a^\u0004$8R$5o,E[*\u0016:7m.ovz:W6 :\u0019\b\u001c\u0018\u0005(8\u0003\u00077~$%m\u001a\u0016_,3w\u001dd Q\u0012+Lw3d`\"߃\u001a6\u001cM~\n0J\u0007:\u001e3\u0017H#Dbv\u000f<,X&|(k2fv\tUѬ4\bwr0Uh;S\u0013jď\u00128pXӚA}\u0012\tBi\t=U'u}\u0003t~\u00144ޯvNwOLKqTv\u000bF}k\u000eo[\u001c|ѝ|\u001d\u0015LE3\\Y=ׁm\u0019Q~u\u000bz\\+}\"إ\f~OlsEHS\u000b\u0010ρ6\t\u0014\u0012t\t|tJUg`ߒf\u0015^]*\u000b\u0003*؅Vm`j\\1F\u0019h7\u001e-Twa_\u0014Fr,crxԫ!gN.(\u001f\f\fgzqz>gP8R`\u0019NF՞,\u0006\u00061v?\u0019\u000f}\u0010\u0016C*W){@O\u0003b bxbK(Yq\u0012\u0001riTlf|f\u000bXo\u001aFɣa-\u0004炶¡1\u0011nMY1m^=30gڇ-*\u001e:xB&0rt\u0014X\u0000AhXp:d\u0011%EN6F\u0019ƶwMò]/\b\u00151\u001eHAD6}\\ڃp.\u0000k\ni=<'c\u0013@\u0013dd\u0007\u0002\u000eA\u0011fr\u001e_@\u0010`mG\u0001A\u0010#\u001bt{\ti\n +f\u000b^ k46ц!t'+3Nv$\u0007\u0016j/aO\u001cppK\u0003v\u00150?G^\u000e>ݓ@QJr\u0018\u0005V'\u0004ݞ^aIM\u001d3q^(eBƖa\u0011G)\bK͵8# vK-IL4C\u0013\u000bF8,z>0oj\u0000\u001aY\bBW>S\u0001j?؅،G(\n6u״AA\r-\u0005$\u0011>$\u0012tD4Ši@sUךh\u0015\u0016е=\u0007\u001fS\u00068%tWB=[p.@M\u001ch \u00002,Z\bO\u001f\u0001g?̸\u001d{\u0013\u000f\u000b\u0012\u000b\u0014$m[\u001b\u0002U\u0015n\u001b\u001bགྷ\u001c\u0007\u0006$51J\u0001je\u0004N ~if>d>\u001eNV\u0002(\tM!'\u0005\rއ\u001c?tN\\Mw؂:<^QHHH{G1\u0018\"y:^3P\u001f\n\r\b\f\u0010e\u001c\u0016\"E)1F裱\u0007b\tF!Ad7d*`k\u000f\u0019`\u0003C'Af=R:o{\u0000#zϾ\u001d\nBhw2iD:!\fxL\fbnTl\u001c:5\u000bL\u0012\u0011\u000ec\u000f\n86CYâGJҗ\"V)fԂ+e\u001050z\u0006h\\R^\u0004\u0014\\Լ,S\u0019\u0018\u0014\u001aKN\u001cX\u0018L8xE\f\u000e4\u001bЭ\u001d?\u000e_T@'T\\bcUshyiZgl\u0015-S\u0019)苠YSQ\u0011v\u001d\u0018_oei,䍅`I,\u001ajd*@X\u000f\u0012\u000e\u0017S&SY\u000b\u001ee-\u0003u>w\u0001O`+uȽǯPФ#!\u0019H{vAj~E,T\u0007w\r\u001bja\u0018@M\u001c;t\u001f75\u001d)FQ\u0002O\u0010;8Ų\u0014_\u00054\u0006:d\u0014h>R\u0010QBW\u0019\u001e\u0006\u0019u~T='v`\u000eRQ\u0005\u0015A\\\b@-$\u001a\u0010%\u0010p<\be\u0005™A\u0010@\u00106i\u0011E}\u0005\u0002}0H+\n2n\u0017D{kMB {\u0018<\u001f^X%K\u0007@\u0006jd \u0013̅\u0003=(\r$l:bu6%q\u001fާʈ\u0005\u0018zB\bkS8$\u0015\u001b1ٻ9&{qE\u001f@%nG\bb\u0010X%-[TIl6_\u001f}zc\u0018^\u001dB,5t0\u0004\u0015\u0000~+\u000f1'H*\u0007\u0011eb :Q^P[·K\u0007_$0\u0017갃j\u000bȗ\u001eI\u0006\u001fJ1\u0003\u0013\u001fIe˂\r@؄$Y\u001e\u0016\\h Wk\u000b\u0010-S\"†T\r\u000bc\u0013A@e]\u0015#xiS%!QTr\u0016Jl]W^ W%u2p.\u0011cM,\u000b:-x\u0018\n\u001fhb\u001fo\u001fZrx!y#Xnx\u001c<$,@/ i\u0007/F}ɓ!S\"\tA\u001f$p\u0003 RJ\u0007'A{\\U\buNV\u0007\u000610\u00149ŻTψ<\ȓ7\u000fX(͜\u000b)U!v\u001bZ\u001d1;q\u0016\u0004F\b\r5\u0014F8Q& rZL.\u0019\u001d;%|4]\u00043EV\r׺z\u001e\u0003fE'\u0005͔'_64.ϕ)c#>emlP6\u001183\u0006Z{\u0018$čZ3\u0006NQi[Ҡ6\u0016S޿B_M\u001c+Ssw5CP\t\u0015\u00042qiVho\u001aps2\u001aLR\u0010I@Lgۛ||\u0006!┱Z߯$7Gl\u00015\u0017Ʃ~\u000e$7S%zĵG\t7dz$Zo=\u000fJC1\n\u0005^A\u000f\u0014zoK׋\u0017C֭'\u0011-G珎VQ>td4\b\u000be\u0014\u0011Ϊ\u0012_1A\u0001fNƍ[]=\u000bz#Z\\$ )\u0007x\u0000\u001c(4:\u0005\u001e$\n\u00125R\u0000(2&~pm\u0005\u0013\u0003XweZ\u0018ܙl˹\u00158P\u0011mdnEKI\u001c\u000btS\u000b]d3Ko9\u0007X\u0010Q\u001b\fkbo<qbb\bMsa\u0019۽-FmCMG[\u001cy繟1\u0005m\u0011S$.KQS숬,,0*xI\u0011DOf\u00187.\u0002l\u001aa\u001bښ@\u0013ul\u000f9u\\o6\u0019(NZ\n˂/\u000b\u0004rA\u0002a&\u000e\u0004oB\n\u000eJ\u0013\"\u0015\u0003@-S\u0001v'伄\u001f\t\bz9FaKd- ~d\u0018\u0016`=JAY7;v/Ȥ\u0002ÆYh$pe\u001c7`b,6վ0;ѳ31U\u0012c5}[H \"W[\u0013̲M\u0012\u0018\u0014/&\u0007஢ƖW\u00009:\u0003쫩t::;YM{*Eq4D\u0011owј9VyL\u0003\u0016B\u000b'\u000bE\rLk2\u0014ؚ1\u0011\u0017d?\u000fWbEsG4Hp⨃J1Q7J#ف_\\FspHpI\u0016o^\t\u0005f-tj-.&mHl\u000fi,Aƨ7KܢҰO\u0014w$\u000bj\u0013\b8\u0005xYs.d\u001d\u0001\u0004!z\u0012-\nb]K-\u0003\u0000Y\u000eU\u0006*#dU!\u001fEh !),38`\\k34¾ª\u000eN~>`\u0006R{\u0013r\u0007y$Pcm\t3X\u0012RKi\t/m\u0012D\u0019I\u001cri\r\u0019WF\u0013\"zYXlÞ )\u0015cP*FC\u0015d'xpG\u0001\t\u001eF&o,}_r:c`t`\u0001esnX?ϳЗ\u0001@4\u001fYq\u001eOx7EnidP/{{d\u0001O\fMi5ItɊ\bS\u001b]\u001e]\nq5aٱ\u000f:n.75$胉q\u001fC\u001d\u0010$,`(2\u0006\u0019?\u0018\\ݞKW\u001c.S2\u0002\u0006ַs<\u0001ŏo5\u0006\u00003hj2G\b\b=le6U?a\u0002LVܪxeO\t)ꋣ€\u0005e=oHS|ArH͹#\b߂7PGܢ3\u0011\u0014\"eIgynr?[%aӭD4̌\u0005\u001b˗Q\u000ebWՋ_y=ПXZ4\u0006\u0014^?]ܽia\u0001\r\u0013rݟHg=0L\\]r\u0017ä5^\u0010:W\u001eR\u0013\\<1\b\u0016U\u0002Ś[R\\#\u0015\u001eg\"TM1\u0000=EԬ3\u000f1ܿC\f6\u00108\u0012g1HG\u00006jܹ\u0019\u0018/KGt@\u0019\u001b@a;8\u000eo\u0017̪uYށy Q}c\t:.%>9?Br҇\f|4(\u0014T,`9l'|-II\u001b>a\u0007\u000b\u0000B\u00170\u001emO\u0014cv\fs.\u0003oY8ޡ8U\u001dP^/)`)\u001dY0B\u0006A>H\u00138L\u0004\u0007D\u0000}b[+JHM \u001ak:/5\u0004\u0012bEӨr\u0002Z+I\u0010H篃\fŊm\u0000,p=/G\rƶ=\rF,G\u000e1\nzk}>+3\u0015|NRǬ2]}\u0012snt\u0011>a\u001e\bzy/\u0010XͶ!%*[\u0014KjJ:i0$sga\tsbN\u001b\u000bH\u0004f\u000f\u001a%X<\u001d\u0010\u0005:G1A+\u0007焉&uīAH]\n9\u0003AdE!B7=?@#@D[\u00192HE\u001foXRw߅b~\u0002\u000f\u0013+B31?v\fE{\r˜g\f,>\u0004L\u001aHz\bȐA=ʇpݎʋ\u0001\u0010Y?9!:E6}sC\u0006\u0015R\u0015\u001fhr\u000fJdv1oNjm.i\"Ct\u001eg\u000f%x_\bNkX@\u0017POgt;\u0004\u0014juMxl\u0011QϩS%\t\u0002O_\u0007vq\u0005\u0000BOI(u\u00138\u0016;\u0017P*q)s,1[.S\u000f\u0010\u0013\u0006F\u0005SlLl?$\u001dJ \u0016\u00175I\u001e0u\u001aP\u0007Zn[>\b\u0002\u0002\u0000\u000f\bB>\u0014HP,\u001f&,V8GfD%Z>x= 9C{~)\u0006U\u0006w\u000bt\b)GG@e\u0006<\u0016\u000f\u0006貘Ұ| By?\t\u001214\u0018|RP|\u001c$\u000bJ\u0000}L\u000f@\u001a0S\u0002\u0013Zu㷓dؖ\u000fv;|uVKH=E\u001aѷ\u0003dĈMۓ\u0005@\n]E17l\u0018%[6<\rexӷM\u0013\u0007X}:\u0012o\f/m2*\u001f\u0012O\u0013~Df\t2\u0017\tEO>vwJ\b>B>}\u0019\u001b.R\u001aC$%~Y/dAˠmԕx\u0010|4mr\u0004y\u000f&V\u0005IXTq_\u00102#h\tBCB<|\b\u0007$\u001fF咬]>P>J[h\u0004PQV\u001b\f!X\u0007B\u000eiK^|<5bw򱔄Wt\u000f~\u0012O)(myL>CiM\u0003\t\u000fL\u0000\u0016)6._S}@ͧɎp/@B\u000b\u000e󁰩6[E\rr/\u001a0+\\UoL<>\u0012t*HL\"Ȧ\u0004 1\u0000\tL\u0006(s]\u0014ס\u0019mh,c4J)\u0011饁\u0012آ@8\u0007#Vj؄4VYm\"^?$5G\u001a\u001f;r\"\u0004!\u0013\no\u00050Ϫ?pܡԊi#^\f2aF6c>5p&RkV\u0000\ne. |&\u001a3\b 2+X~r4\u0017F0\u00132k%F\bLc\u0006J/\u0016\f1\u0018u>\u0003F#P$|\rendstream\rendobj\r25 0 obj\r[24 0 R 23 0 R 21 0 R 22 0 R]\rendobj\r56 0 obj\r<>\rendobj\rxref\r\n0 57\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000194 00000 n\r\n0000046811 00000 n\r\n0000000000 00000 f\r\n0000046862 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000061408 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000061481 00000 n\r\n0000061677 00000 n\r\n0000063254 00000 n\r\n0000128842 00000 n\r\n0000194430 00000 n\r\n0000000000 00000 f\r\n0000060608 00000 n\r\n0000060539 00000 n\r\n0000060677 00000 n\r\n0000060749 00000 n\r\n0000220996 00000 n\r\n0000047386 00000 n\r\n0000057321 00000 n\r\n0000059375 00000 n\r\n0000058829 00000 n\r\n0000061285 00000 n\r\n0000058942 00000 n\r\n0000059085 00000 n\r\n0000059232 00000 n\r\n0000058379 00000 n\r\n0000057387 00000 n\r\n0000057818 00000 n\r\n0000057866 00000 n\r\n0000058766 00000 n\r\n0000060368 00000 n\r\n0000060136 00000 n\r\n0000059435 00000 n\r\n0000059614 00000 n\r\n0000060001 00000 n\r\n0000059530 00000 n\r\n0000060054 00000 n\r\n0000060231 00000 n\r\n0000060463 00000 n\r\n0000061169 00000 n\r\n0000061200 00000 n\r\n0000061053 00000 n\r\n0000061084 00000 n\r\n0000060937 00000 n\r\n0000060968 00000 n\r\n0000060821 00000 n\r\n0000060852 00000 n\r\n0000221042 00000 n\r\ntrailer\r<<62A6773000F1420BAD004F47F9ACA370>]>>\rstartxref\r221238\r%%EOF\r" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/.cproject", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\n\t\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\t\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/.mxproject", "content": "[PreviousGenFiles]\r\nAdvancedFolderStructure=true\r\nHeaderFileListSize=3\r\nHeaderFiles#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Inc/stm32f3xx_it.h\r\nHeaderFiles#1=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Inc/stm32f3xx_hal_conf.h\r\nHeaderFiles#2=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Inc/main.h\r\nHeaderFolderListSize=1\r\nHeaderPath#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Inc\r\nHeaderFiles=;\r\nSourceFileListSize=3\r\nSourceFiles#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Src/stm32f3xx_it.c\r\nSourceFiles#1=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Src/stm32f3xx_hal_msp.c\r\nSourceFiles#2=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Src/main.c\r\nSourceFolderListSize=1\r\nSourcePath#0=/Users/SUPER/Desktop/Things/STM32CubeIDE/CubeIDE - Super/PHRSR_V4/Core/Src\r\nSourceFiles=;\r\n\r\n[PreviousLibFiles]\r\nLibFiles=Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_tim_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_def.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_rcc_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_gpio_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_dma.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_cortex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_pwr_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_flash_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_i2c_ex.h;Drivers/STM32F3xx_HAL_Driver/Inc/stm32f3xx_hal_exti.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f3xx.h;Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h;Drivers/CMSIS/Device/ST/STM32F3xx/Source/Templates/system_stm32f3xx.c;Drivers/CMSIS/Include/core_cm7.h;Drivers/CMSIS/Include/tz_context.h;Drivers/CMSIS/Include/core_cm3.h;Drivers/CMSIS/Include/cmsis_compiler.h;Drivers/CMSIS/Include/cmsis_armclang.h;Drivers/CMSIS/Include/mpu_armv7.h;Drivers/CMSIS/Include/cmsis_armcc.h;Drivers/CMSIS/Include/core_cm4.h;Drivers/CMSIS/Include/core_cm0.h;Drivers/CMSIS/Include/cmsis_iccarm.h;Drivers/CMSIS/Include/core_armv8mml.h;Drivers/CMSIS/Include/core_sc000.h;Drivers/CMSIS/Include/core_cm1.h;Drivers/CMSIS/Include/mpu_armv8.h;Drivers/CMSIS/Include/core_sc300.h;Drivers/CMSIS/Include/cmsis_gcc.h;Drivers/CMSIS/Include/cmsis_version.h;Drivers/CMSIS/Include/core_cm23.h;Drivers/CMSIS/Include/core_cm33.h;Drivers/CMSIS/Include/core_cm0plus.h;Drivers/CMSIS/Include/core_armv8mbl.h;\r\n\r\n[PreviousUsedCubeIDEFiles]\r\nSourceFiles=Core/Src/main.c;Core/Src/stm32f3xx_it.c;Core/Src/stm32f3xx_hal_msp.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Core/Src/system_stm32f3xx.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_tim_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_rcc_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_gpio.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_dma.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_cortex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_pwr_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_flash_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_i2c_ex.c;Drivers/STM32F3xx_HAL_Driver/Src/stm32f3xx_hal_exti.c;Core/Src/system_stm32f3xx.c;Drivers/CMSIS/Device/ST/STM32F3xx/Source/Templates/system_stm32f3xx.c;;\r\nHeaderPath=Drivers/STM32F3xx_HAL_Driver/Inc;Drivers/STM32F3xx_HAL_Driver/Inc/Legacy;Drivers/CMSIS/Device/ST/STM32F3xx/Include;Drivers/CMSIS/Include;Core/Inc;\r\nCDefines=USE_HAL_DRIVER;STM32F334x8;USE_HAL_DRIVER;USE_HAL_DRIVER;\r\n\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/.project", "content": "\n\n\tPHRSR_V4\n\t\n\t\n\t\n\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.genmakebuilder\n\t\t\tclean,full,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigBuilder\n\t\t\tfull,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\tcom.st.stm32cube.ide.mcu.MCUProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeProjectNature\n\t\torg.eclipse.cdt.core.cnature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAev2ProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUAdvancedStructureProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUEndUserDisabledTrustZoneProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUSingleCpuProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCURootProjectNature\n\t\torg.eclipse.cdt.managedbuilder.core.managedBuildNature\n\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigNature\n\t\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/.settings/language.settings.xml", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/.settings/stm32cubeide.project.prefs", "content": "2F62501ED4689FB349E356AB974DBE57=E883146FAD9EB30E2C9EF09769F87F5C\n8DF89ED150041C4CBC7CB9A9CAA90856=E883146FAD9EB30E2C9EF09769F87F5C\nDC22A860405A8BF2F2C095E5B6529F12=8997A2375BF9B1D83DD3AB005A2AAB85\neclipse.preferences.version=1\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Inc/expo_lut.h", "content": "/*\n * expo_lut.h\n *\n * Created on: May 21, 2018\n * Author: SUPER\n */\n\n#ifndef EXPO_LUT_H_\n#define EXPO_LUT_H_\n\nstatic const uint16_t expo_lut[1024] = { 65535, 64771, 64017, 63271, 62534, 61805, 61085,\n\t\t60374, 59670, 58975, 58288, 57609, 56938, 56274, 55619, 54971, 54330,\n\t\t53697, 53072, 52454, 51842, 51238, 50642, 50052, 49468, 48892, 48322,\n\t\t47760, 47203, 46653, 46110, 45572, 45042, 44517, 43998, 43486, 42979,\n\t\t42478, 41983, 41494, 41011, 40533, 40061, 39594, 39133, 38677, 38226,\n\t\t37781, 37341, 36906, 36476, 36051, 35631, 35216, 34805, 34400, 33999,\n\t\t33603, 33212, 32825, 32442, 32064, 31691, 31321, 30957, 30596, 30239,\n\t\t29887, 29539, 29195, 28855, 28519, 28186, 27858, 27533, 27213, 26896,\n\t\t26582, 26272, 25966, 25664, 25365, 25069, 24777, 24489, 24203, 23921,\n\t\t23643, 23367, 23095, 22826, 22560, 22297, 22037, 21781, 21527, 21276,\n\t\t21028, 20783, 20541, 20302, 20065, 19832, 19600, 19372, 19146, 18923,\n\t\t18703, 18485, 18270, 18057, 17846, 17639, 17433, 17230, 17029, 16831,\n\t\t16635, 16441, 16249, 16060, 15873, 15688, 15505, 15325, 15146, 14970,\n\t\t14795, 14623, 14452, 14284, 14118, 13953, 13791, 13630, 13471, 13314,\n\t\t13159, 13006, 12854, 12705, 12557, 12410, 12266, 12123, 11982, 11842,\n\t\t11704, 11568, 11433, 11300, 11168, 11038, 10909, 10782, 10657, 10532,\n\t\t10410, 10288, 10169, 10050, 9933, 9817, 9703, 9590, 9478, 9368, 9259,\n\t\t9151, 9044, 8939, 8835, 8732, 8630, 8529, 8430, 8332, 8235, 8139, 8044,\n\t\t7950, 7858, 7766, 7676, 7586, 7498, 7410, 7324, 7239, 7154, 7071, 6989,\n\t\t6907, 6827, 6747, 6669, 6591, 6514, 6438, 6363, 6289, 6216, 6144, 6072,\n\t\t6001, 5931, 5862, 5794, 5726, 5660, 5594, 5529, 5464, 5400, 5338, 5275,\n\t\t5214, 5153, 5093, 5034, 4975, 4917, 4860, 4803, 4747, 4692, 4637, 4583,\n\t\t4530, 4477, 4425, 4373, 4323, 4272, 4222, 4173, 4125, 4077, 4029, 3982,\n\t\t3936, 3890, 3845, 3800, 3755, 3712, 3668, 3626, 3583, 3542, 3500, 3460,\n\t\t3419, 3380, 3340, 3301, 3263, 3225, 3187, 3150, 3113, 3077, 3041, 3006,\n\t\t2971, 2936, 2902, 2868, 2835, 2802, 2769, 2737, 2705, 2673, 2642, 2612,\n\t\t2581, 2551, 2521, 2492, 2463, 2434, 2406, 2378, 2350, 2323, 2296, 2269,\n\t\t2242, 2216, 2191, 2165, 2140, 2115, 2090, 2066, 2042, 2018, 1995, 1971,\n\t\t1948, 1926, 1903, 1881, 1859, 1837, 1816, 1795, 1774, 1753, 1733, 1713,\n\t\t1693, 1673, 1654, 1634, 1615, 1596, 1578, 1559, 1541, 1523, 1506, 1488,\n\t\t1471, 1454, 1437, 1420, 1403, 1387, 1371, 1355, 1339, 1323, 1308, 1293,\n\t\t1278, 1263, 1248, 1234, 1219, 1205, 1191, 1177, 1163, 1150, 1136, 1123,\n\t\t1110, 1097, 1084, 1072, 1059, 1047, 1035, 1023, 1011, 999, 987, 976,\n\t\t964, 953, 942, 931, 920, 910, 899, 889, 878, 868, 858, 848, 838, 828,\n\t\t819, 809, 800, 790, 781, 772, 763, 754, 745, 737, 728, 720, 711, 703,\n\t\t695, 687, 679, 671, 663, 655, 648, 640, 633, 625, 618, 611, 604, 597,\n\t\t590, 583, 576, 569, 563, 556, 550, 543, 537, 531, 524, 518, 512, 506,\n\t\t500, 495, 489, 483, 477, 472, 466, 461, 456, 450, 445, 440, 435, 430,\n\t\t425, 420, 415, 410, 405, 400, 396, 391, 387, 382, 378, 373, 369, 365,\n\t\t360, 356, 352, 348, 344, 340, 336, 332, 328, 324, 321, 317, 313, 309,\n\t\t306, 302, 299, 295, 292, 288, 285, 282, 278, 275, 272, 269, 266, 263,\n\t\t260, 257, 254, 251, 248, 245, 242, 239, 236, 234, 231, 228, 226, 223,\n\t\t220, 218, 215, 213, 210, 208, 205, 203, 201, 198, 196, 194, 191, 189,\n\t\t187, 185, 183, 181, 178, 176, 174, 172, 170, 168, 166, 164, 162, 161,\n\t\t159, 157, 155, 153, 151, 150, 148, 146, 144, 143, 141, 139, 138, 136,\n\t\t135, 133, 132, 130, 129, 127, 126, 124, 123, 121, 120, 118, 117, 116,\n\t\t114, 113, 112, 110, 109, 108, 107, 105, 104, 103, 102, 100, 99, 98, 97,\n\t\t96, 95, 94, 93, 91, 90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80, 79, 79,\n\t\t78, 77, 76, 75, 74, 73, 72, 72, 71, 70, 69, 68, 67, 67, 66, 65, 64, 64,\n\t\t63, 62, 61, 61, 60, 59, 59, 58, 57, 57, 56, 55, 55, 54, 53, 53, 52, 52,\n\t\t51, 50, 50, 49, 49, 48, 47, 47, 46, 46, 45, 45, 44, 44, 43, 43, 42, 42,\n\t\t41, 41, 40, 40, 39, 39, 38, 38, 38, 37, 37, 36, 36, 35, 35, 35, 34, 34,\n\t\t33, 33, 33, 32, 32, 31, 31, 31, 30, 30, 30, 29, 29, 29, 28, 28, 28, 27,\n\t\t27, 27, 26, 26, 26, 26, 25, 25, 25, 24, 24, 24, 23, 23, 23, 23, 22, 22,\n\t\t22, 22, 21, 21, 21, 21, 20, 20, 20, 20, 19, 19, 19, 19, 19, 18, 18, 18,\n\t\t18, 18, 17, 17, 17, 17, 17, 16, 16, 16, 16, 16, 15, 15, 15, 15, 15, 15,\n\t\t14, 14, 14, 14, 14, 14, 13, 13, 13, 13, 13, 13, 12, 12, 12, 12, 12, 12,\n\t\t12, 11, 11, 11, 11, 11, 11, 11, 11, 10, 10, 10, 10, 10, 10, 10, 10, 10,\n\t\t9, 9, 9, 9, 9, 9, 9, 9, 9, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 8, 7, 7, 7, 7,\n\t\t7, 7, 7, 7, 7, 7, 7, 7, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 6, 5, 5,\n\t\t5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4,\n\t\t4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,\n\t\t3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 2, 2, 2, 2, 2,\n\t\t2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2,\n\t\t2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,\n\t\t1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,\n\t\t0, 0, 0, 0, 0 };\n\n#endif /* EXPO_LUT_H_ */\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Inc/pin_map.h", "content": "/*\n * pin_map.h\n *\n * Created on: Apr 2, 2018\n * Author: SUPER\n */\n\n#ifndef PIN_MAP_H_\n#define PIN_MAP_H_\n\n//portB\n#define LEFT_BUTTON \t\tGPIO_Pin_4\n#define CLOCK_IN\t\t\tGPIO_Pin_7\n#define RATE_POT\t\t\tGPIO_Pin_1\n#define DC_POT\t\t\t\tGPIO_Pin_0\n\n//portA\n#define RIGHT_BUTTON\t\tGPIO_Pin_1\n#define STEPS_BUTTON\t\tGPIO_Pin_2\n\n//main outs and clk out are DACs\n\n#endif /* PIN_MAP_H_ */\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Inc/stm32F334_config.h", "content": "/*\n * stm32F334_config.h\n *\n * Created on: Oct 22, 2016\n * Author: SUPER\n */\n\n#include \n\n#include \"stm32f30x.h\"\n\n#ifndef SUPER_2SLIDER_CONFIG_H_\n#define SUPER_2SLIDER_CONFIG_H_\n\n//ADC stuff\nvolatile uint16_t calibration_value;\nvolatile uint16_t ADC[2];\nstatic void ADC_Config(void) {\n\n\t//Phew! Continuous conversion with DMA transfer\n\n\tADC_InitTypeDef ADC_InitStructure;\n\tADC_CommonInitTypeDef ADC_CommonInitStructure;\n\tGPIO_InitTypeDef GPIO_InitStructure;\n\tDMA_InitTypeDef DMA_InitStructure;\n\n\tADC_CommonStructInit(&ADC_CommonInitStructure);\n\tADC_StructInit(&ADC_InitStructure);\n\tDMA_StructInit(&DMA_InitStructure);\n\n\t/* Configure the ADC clock */\n\tRCC_ADCCLKConfig(RCC_ADC12PLLCLK_Div2);\n\n\t/* Enable ADC1 clock */\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_ADC12, ENABLE);\n\n\t/* DMA configuration */\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE);\n\n\tDMA_InitStructure.DMA_BufferSize = 2;\n\tDMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralSRC;\n\tDMA_InitStructure.DMA_MemoryBaseAddr = (uint32_t) &ADC[0];\n\tDMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;\n\tDMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;\n\tDMA_InitStructure.DMA_Mode = DMA_Mode_Circular;\n\tDMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t) &ADC1->DR;\n\tDMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;\n\tDMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;\n\tDMA_InitStructure.DMA_Priority = DMA_Priority_High;\n\n\tDMA_Init(DMA1_Channel1, &DMA_InitStructure);\n\n\t/* ADC Channel configuration */\n\t/* GPIOA Periph clock enable */\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n\n\t/* Configure ADC Channel 1,2 & 3 as analog input */\n\tGPIO_InitStructure.GPIO_Pin = RATE_POT | DC_POT;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL;\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n\n\t/* Calibration procedure */\n\tADC_VoltageRegulatorCmd(ADC1, ENABLE);\n\n\t/* Insert delay equal to 10 µs */\n\tdelay(500);\n\n\tADC_SelectCalibrationMode(ADC1, ADC_CalibrationMode_Single);\n\tADC_StartCalibration(ADC1);\n\n\twhile (ADC_GetCalibrationStatus(ADC1) != RESET)\n\t\t;\n\tcalibration_value = ADC_GetCalibrationValue(ADC1);\n\n\tADC_CommonInitStructure.ADC_Mode = ADC_Mode_Independent;\n\tADC_CommonInitStructure.ADC_Clock = ADC_Clock_AsynClkMode;\n\tADC_CommonInitStructure.ADC_DMAAccessMode = ADC_DMAAccessMode_Disabled;\n\tADC_CommonInitStructure.ADC_DMAMode = ADC_DMAMode_Circular;\n\tADC_CommonInitStructure.ADC_TwoSamplingDelay = 2;\n\tADC_CommonInit(ADC1, &ADC_CommonInitStructure);\n\n\tADC_InitStructure.ADC_ContinuousConvMode = ADC_ContinuousConvMode_Enable;\n\tADC_InitStructure.ADC_Resolution = ADC_Resolution_12b;\n\tADC_InitStructure.ADC_ExternalTrigConvEvent = ADC_ExternalTrigConvEvent_0;\n\tADC_InitStructure.ADC_ExternalTrigEventEdge =\n\tADC_ExternalTrigEventEdge_None;\n\tADC_InitStructure.ADC_DataAlign = ADC_DataAlign_Right;\n\tADC_InitStructure.ADC_OverrunMode = ADC_OverrunMode_Disable;\n\tADC_InitStructure.ADC_AutoInjMode = ADC_AutoInjec_Disable;\n\tADC_InitStructure.ADC_NbrOfRegChannel = 2;\n\tADC_Init(ADC1, &ADC_InitStructure);\n\n\t/* ADC1 regular channel 3 & 4 configuration */\n\tADC_RegularChannelConfig(ADC1, ADC_Channel_11, 1,\n\t\t\tADC_SampleTime_601Cycles5); //PB0\n\tADC_RegularChannelConfig(ADC1, ADC_Channel_12, 2,\n\t\t\tADC_SampleTime_601Cycles5); //PB1\n\tADC_DMAConfig(ADC1, ADC_DMAMode_Circular);\n\n\tDMA_ITConfig(DMA1_Channel1, DMA_IT_TC, ENABLE);\n\tDMA_Cmd(DMA1_Channel1, ENABLE);\n\tADC_DMACmd(ADC1, ENABLE);\n\n\t/* Enable ADC1 */\n\tADC_Cmd(ADC1, ENABLE);\n\tADC_GetConversionValue(ADC1);\n\t/* wait for ADRDY */\n\twhile (!ADC_GetFlagStatus(ADC1, ADC_FLAG_RDY))\n\t\t;\n\n\t/* Start ADC1 Software Conversion */\n\tADC_StartConversion(ADC1);\n}\n\nvoid NVIC_Config() {\n\n\tNVIC_PriorityGroupConfig(NVIC_PriorityGroup_4);\n\n\tNVIC_InitTypeDef nvicStructure;\n\tnvicStructure.NVIC_IRQChannel = TIM2_IRQn;\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n\n\tnvicStructure.NVIC_IRQChannel = TIM3_IRQn;\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n\n\t// Enable DMA1 channel1 IRQ Channel\n\tnvicStructure.NVIC_IRQChannel = DMA1_Channel1_IRQn;\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n}\n\nvoid GPIO_Config() {\n\t//for example\n\tGPIO_InitTypeDef GPIO_InitStructure;\n\t//Enable GPIOB Clock\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOB, ENABLE);\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n\n\tGPIO_StructInit(&GPIO_InitStructure);\n\tGPIO_InitStructure.GPIO_Pin = LEFT_BUTTON | CLOCK_IN;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n\n\tGPIO_StructInit(&GPIO_InitStructure);\n\tGPIO_InitStructure.GPIO_Pin = RIGHT_BUTTON;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n\n\tGPIO_StructInit(&GPIO_InitStructure);\n\tGPIO_InitStructure.GPIO_Pin = STEPS_BUTTON;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n\n}\n\nvoid delay(int a) {\n\tvolatile int i, j;\n\n\tfor (i = 0; i < a; i++) {\n\t\tj++;\n\t}\n\n\treturn;\n}\n\nvoid DAC_Config(void) {\n\tGPIO_InitTypeDef GPIO_InitStructure;\n\tDAC_InitTypeDef DAC_InitStructure;\n\n\t/* DAC Periph clock enable */\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC1, ENABLE);\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC2, ENABLE);\n\n\t/* GPIOA clock enable */\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n\n\t/* Configure PA4 & PA6 as analog out */\n\n\tGPIO_InitStructure.GPIO_Pin = GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_6;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL;\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n\t/* DAC channel1 Configuration */\n\tDAC_StructInit(&DAC_InitStructure);\n\tDAC_InitStructure.DAC_Buffer_Switch =\n\tDAC_BufferSwitch_Enable;\n\tDAC_Init(DAC1, DAC_Channel_1, &DAC_InitStructure);\n\tDAC_Init(DAC1, DAC_Channel_2, &DAC_InitStructure);\n\tDAC_Init(DAC2, DAC_Channel_1, &DAC_InitStructure);\n\tDAC_Cmd(DAC1, DAC_Channel_1, ENABLE);\n\tDAC_Cmd(DAC1, DAC_Channel_2, ENABLE);\n\tDAC_Cmd(DAC2, DAC_Channel_1, ENABLE);\n\tDAC_SetChannel1Data(DAC1, DAC_Align_12b_R, 0);\n\tDAC_SetChannel2Data(DAC1, DAC_Align_12b_R, 0);\n\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 0);\n}\n\nvoid TIM_Config(void) {\n\tTIM_TimeBaseInitTypeDef TIM_TimeBaseStructure;\n\n\t/* TIM2 Periph clock enable */\n\t//RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM2, ENABLE);\n\t/* Time base configuration */\n\t//TIM_TimeBaseStructInit(&TIM_TimeBaseStructure);\n\t//TIM_TimeBaseStructure.TIM_Period = 1600; // tuned for 440, bleh\n\t//TIM_TimeBaseStructure.TIM_Prescaler = 0;\n\t//TIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV1;\n\t//TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;\n\t//TIM_TimeBaseInit(TIM2, &TIM_TimeBaseStructure);\n\t//TIM_ITConfig(TIM2, TIM_IT_Update, ENABLE);\n\t//TIM_Cmd(TIM2, ENABLE);\n\t/* TIM2 Periph clock enable */\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM3, ENABLE);\n\n\t/* Time base configuration */\n\tTIM_TimeBaseStructInit(&TIM_TimeBaseStructure);\n\tTIM_TimeBaseStructure.TIM_Period = 45000;\n\tTIM_TimeBaseStructure.TIM_Prescaler = 0;\n\tTIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV4;\n\tTIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;\n\tTIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure);\n\tTIM_ARRPreloadConfig(TIM3, ENABLE);\n\n\tTIM_ITConfig(TIM3, TIM_IT_Update, ENABLE);\n\tTIM_Cmd(TIM3, ENABLE);\n\n}\n\n#endif /* SUPER_2SLIDER_CONFIG_H_ */\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Inc/stm32f30x.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x.h\r\n * @author MCD Application Team\r\n * @version V1.2.2\r\n * @date 27-February-2015\r\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer Header File. \r\n * This file contains all the peripheral registers definitions, bits \r\n * definitions and memory mapping for STM32F30x devices.\r\n * \r\n * The file is the unique include file that the application programmer\r\n * is using in the C source code, usually in main.c. This file contains:\r\n * - Configuration section that allows to select:\r\n * - The device used in the target application\r\n * - To use or not the peripherals drivers in application code(i.e. \r\n * code will be based on direct access to peripherals registers \r\n * rather than drivers API), this option is controlled by \r\n * \"#define USE_STDPERIPH_DRIVER\"\r\n * - To change few application-specific parameters such as the HSE \r\n * crystal frequency\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral registers declarations and bits definition\r\n * - Macros to access peripheral registers hardware\r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f30x\r\n * @{\r\n */\r\n \r\n#ifndef __STM32F30x_H\r\n#define __STM32F30x_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n \r\n/** @addtogroup Library_configuration_section\r\n * @{\r\n */\r\n \r\n/* Uncomment the line below according to the target STM32 device used in your\r\n application \r\n */\r\n \r\n/* Old STM32F30X definition, maintained for legacy purpose */\r\n#if defined(STM32F30X) \r\n #define STM32F303xC\r\n#endif /* STM32F30X */\r\n\r\n#if !defined (STM32F303xC) && !defined (STM32F334x8) && !defined (STM32F302x8) && !defined (STM32F303xE)\r\n/* #define STM32F303xC */ /*!< STM32F303CB, STM32F303CC, STM32F303RB, STM32F303RC, STM32F303VB, STM32F303VC\r\n STM32F302CB, STM32F302CC, STM32F302RC, STM32F302RB, STM32F302VC, STM32F302VB,\r\n STM32F358CC, STM32F358RC and STM32F358VC Devices */ \r\n/* #define STM32F334x8 */ /*!< STM32F334C4, STM32F334K4, STM32F334C6, STM32F334R6, STM32F334K6, STM32F334C8, STM32F334R8, STM32F334K8, \r\n STM32F303K8, STM32F303K6, STM32F303C8, STM32F303C6, STM32F303R8, STM32F303R6 and STM32F328C8 Devices */\r\n/* #define STM32F302x8 */ /*!< STM32F302K6, STM32F302K8, STM32F302C6, STM32F302C8, STM32F302R6, STM32F302R8, \r\n STM32F301K8, STM32F301C8, STM32F301R8, STM32F301K6, STM32F301C6, STM32F301R6, STM32F313K8 and STM32F318C8 Devices */ \r\n/* #define STM32F303xE */ /*!< STM32F303CE, STM32F303CD, STM32F303RE, STM32F303RD, STM32F303VE, STM32F303VD, STM32F303ZE,\r\n STM32F303ZD, STM32F302CE, STM32F302CD, STM32F302RE, STM32F302RD, STM32F302VE, STM32F302ZE, \r\n STM32F302ZD and STM32F398VE Devices */ \r\n#endif /* STM32F303xC || STM32F334x8 || STM32F302x8 || STM32F303xE */\r\n\r\n \r\n/* Tip: To avoid modifying this file each time you need to switch between these\r\n devices, you can define the device in your toolchain compiler preprocessor.\r\n */\r\n\r\n#if !defined (STM32F303xC) && !defined (STM32F334x8) && !defined (STM32F302x8) && !defined (STM32F303xE)\r\n #error \"Please select first the target STM32F30X device used in your application (in stm32f30x.h file)\"\r\n#endif\r\n\r\n#if !defined (USE_STDPERIPH_DRIVER)\r\n/**\r\n * @brief Comment the line below if you will not use the peripherals drivers.\r\n In this case, these drivers will not be included and the application code will \r\n be based on direct access to peripherals registers \r\n */\r\n /* #define USE_STDPERIPH_DRIVER */\r\n#endif /* USE_STDPERIPH_DRIVER */\r\n\r\n/**\r\n * @brief In the following line adjust the value of External High Speed oscillator (HSE)\r\n used in your application \r\n \r\n Tip: To avoid modifying this file each time you need to use different HSE, you\r\n can define the HSE value in your toolchain compiler preprocessor.\r\n */ \r\n#if !defined (HSE_VALUE) \r\n #define HSE_VALUE ((uint32_t)8000000) /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n/**\r\n * @brief In the following line adjust the External High Speed oscillator (HSE) Startup \r\n Timeout value \r\n */\r\n#if !defined (HSE_STARTUP_TIMEOUT) \r\n #define HSE_STARTUP_TIMEOUT ((uint16_t)0x5000) /*!< Time out for HSE start up */\r\n#endif /* HSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief In the following line adjust the Internal High Speed oscillator (HSI) Startup \r\n Timeout value \r\n */\r\n#if !defined (HSI_STARTUP_TIMEOUT) \r\n #define HSI_STARTUP_TIMEOUT ((uint16_t)0x5000) /*!< Time out for HSI start up */\r\n#endif /* HSI_STARTUP_TIMEOUT */ \r\n\r\n#if !defined (HSI_VALUE) \r\n #define HSI_VALUE ((uint32_t)8000000)\r\n#endif /* HSI_VALUE */ /*!< Value of the Internal High Speed oscillator in Hz.\r\n The real value may vary depending on the variations\r\n in voltage and temperature. */\r\n#if !defined (LSI_VALUE) \r\n #define LSI_VALUE ((uint32_t)40000) \r\n#endif /* LSI_VALUE */ /*!< Value of the Internal Low Speed oscillator in Hz\r\n The real value may vary depending on the variations\r\n in voltage and temperature. */\r\n#if !defined (LSE_VALUE)\r\n #define LSE_VALUE ((uint32_t)32768) /*!< Value of the External Low Speed oscillator in Hz */\r\n#endif /* LSE_VALUE */ \r\n\r\n\r\n/**\r\n * @brief STM32F30x Standard Peripherals Library version number V1.2.2\r\n */\r\n#define __STM32F30X_STDPERIPH_VERSION_MAIN (0x01) /*!< [31:24] main version */ \r\n#define __STM32F30X_STDPERIPH_VERSION_SUB1 (0x02) /*!< [23:16] sub1 version */\r\n#define __STM32F30X_STDPERIPH_VERSION_SUB2 (0x02) /*!< [15:8] sub2 version */\r\n#define __STM32F30X_STDPERIPH_VERSION_RC (0x00) /*!< [7:0] release candidate */ \r\n#define __STM32F30X_STDPERIPH_VERSION ( (__STM32F30X_STDPERIPH_VERSION_MAIN << 24)\\\r\n |(__STM32F30X_STDPERIPH_VERSION_SUB1 << 16)\\\r\n |(__STM32F30X_STDPERIPH_VERSION_SUB2 << 8)\\\r\n |(__STM32F30X_STDPERIPH_VERSION_RC))\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals \r\n */\r\n#define __CM4_REV 0x0001 /*!< Core revision r0p1 */\r\n#define __MPU_PRESENT 1 /*!< STM32F30X provide an MPU */\r\n#define __NVIC_PRIO_BITS 4 /*!< STM32F30X uses 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0 /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1 /*!< STM32F30X provide an FPU */\r\n\r\n\r\n/**\r\n * @brief STM32F30X Interrupt Number Definition, according to the selected device \r\n * in @ref Library_configuration_section \r\n */\r\ntypedef enum IRQn\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers ****************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Non Maskable Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers **********************************************************************/\r\n#ifdef STM32F303xC \r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMPER_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI lines 17, 19 & 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TS_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 & ADC2 Interrupts */\r\n USB_HP_CAN1_TX_IRQn = 19, /*!< USB Device High Priority or CAN1 TX Interrupts */\r\n USB_LP_CAN1_RX0_IRQn = 20, /*!< USB Device Low Priority or CAN1 RX0 Interrupts */ \r\n CAN1_RX1_IRQn = 21, /*!< CAN1 RX1 Interrupt */\r\n CAN1_SCE_IRQn = 22, /*!< CAN1 SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n TIM4_IRQn = 30, /*!< TIM4 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */ \r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */ \r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */ \r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup Interrupt */\r\n TIM8_BRK_IRQn = 43, /*!< TIM8 Break Interrupt */\r\n TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */\r\n TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger and Commutation Interrupt */\r\n TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */\r\n ADC3_IRQn = 47, /*!< ADC3 global Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n UART4_IRQn = 52, /*!< UART4 global Interrupt */\r\n UART5_IRQn = 53, /*!< UART5 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&2 underrun error interrupts */\r\n TIM7_IRQn = 55, /*!< TIM7 global Interrupt */\r\n DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */\r\n DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */\r\n DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */\r\n DMA2_Channel4_IRQn = 59, /*!< DMA2 Channel 4 global Interrupt */\r\n DMA2_Channel5_IRQn = 60, /*!< DMA2 Channel 5 global Interrupt */\r\n ADC4_IRQn = 61, /*!< ADC4 global Interrupt */\r\n COMP1_2_3_IRQn = 64, /*!< COMP1, COMP2 and COMP3 global Interrupt */\r\n COMP4_5_6_IRQn = 65, /*!< COMP5, COMP6 and COMP4 global Interrupt */\r\n COMP7_IRQn = 66, /*!< COMP7 global Interrupt */\r\n USB_HP_IRQn = 74, /*!< USB High Priority global Interrupt remap */\r\n USB_LP_IRQn = 75, /*!< USB Low Priority global Interrupt remap */\r\n USBWakeUp_RMP_IRQn = 76, /*!< USB Wakeup Interrupt remap */\r\n FPU_IRQn = 81 /*!< Floating point Interrupt */\r\n#endif /* STM32F303xC */\r\n#ifdef STM32F334x8 \r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMPER_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI lines 17, 19 & 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TS_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 & ADC2 Interrupts */\r\n CAN1_TX_IRQn = 19, /*!< CAN1 TX Interrupts */\r\n CAN1_RX0_IRQn = 20, /*!< CAN1 RX0 Interrupts */\r\n CAN1_RX1_IRQn = 21, /*!< CAN1 RX1 Interrupt */\r\n CAN1_SCE_IRQn = 22, /*!< CAN1 SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */ \r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */ \r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n TIM6_DAC1_IRQn = 54, /*!< TIM6 global and DAC1 underrun error interrupts */\r\n TIM7_DAC2_IRQn = 55, /*!< TIM7 global and DAC2 underrun error Interrupt */\r\n COMP2_IRQn = 64, /*!< COMP2 global Interrupt */\r\n COMP4_6_IRQn = 65, /*!< COMP6 and COMP4 global Interrupt */ \r\n HRTIM1_Master_IRQn = 67, /*!< HRTIM Master Timer global Interrupts */\r\n HRTIM1_TIMA_IRQn = 68, /*!< HRTIM Timer A global Interrupt */\r\n HRTIM1_TIMB_IRQn = 69, /*!< HRTIM Timer B global Interrupt */\r\n HRTIM1_TIMC_IRQn = 70, /*!< HRTIM Timer C global Interrupt */\r\n HRTIM1_TIMD_IRQn = 71, /*!< HRTIM Timer D global Interrupt */\r\n HRTIM1_TIME_IRQn = 72, /*!< HRTIM Timer E global Interrupt */\r\n HRTIM1_FLT_IRQn = 73, /*!< HRTIM Fault global Interrupt */\r\n FPU_IRQn = 81 /*!< Floating point Interrupt */\r\n#endif /* STM32F334x8 */\r\n#ifdef STM32F302x8 \r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMPER_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI lines 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TS_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_IRQn = 18, /*!< ADC1 Interrupts */\r\n USB_HP_CAN1_TX_IRQn = 19, /*!< USB Device High Priority or CAN1 TX Interrupts */\r\n USB_LP_CAN1_RX0_IRQn = 20, /*!< USB Device Low Priority or CAN1 RX0 Interrupts */ \r\n CAN1_RX1_IRQn = 21, /*!< CAN1 RX1 Interrupt */\r\n CAN1_SCE_IRQn = 22, /*!< CAN1 SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */ \r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */ \r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */ \r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&2 underrun error interrupts */\r\n COMP2_IRQn = 64, /*!< COMP2 global Interrupt */\r\n COMP4_6_IRQn = 65, /*!< COMP5, COMP6 and COMP4 global Interrupt */\r\n COMP7_IRQn = 66, /*!< COMP7 global Interrupt */\r\n I2C3_EV_IRQn = 72, /*!< I2C3 Event Interrupt */\r\n I2C3_ER_IRQn = 73, /*!< I2C3 Error Interrupt */ \r\n USB_HP_IRQn = 74, /*!< USB High Priority global Interrupt remap */\r\n USB_LP_IRQn = 75, /*!< USB Low Priority global Interrupt remap */\r\n USBWakeUp_RMP_IRQn = 76, /*!< USB Wakeup Interrupt remap */\r\n FPU_IRQn = 81 /*!< Floating point Interrupt */\r\n#endif /* STM32F302x8 */\r\n#ifdef STM32F303xE \r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMPER_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI lines 17, 19 & 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TS_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 & ADC2 Interrupts */\r\n USB_HP_CAN1_TX_IRQn = 19, /*!< USB Device High Priority or CAN1 TX Interrupts */\r\n USB_LP_CAN1_RX0_IRQn = 20, /*!< USB Device Low Priority or CAN1 RX0 Interrupts */ \r\n CAN1_RX1_IRQn = 21, /*!< CAN1 RX1 Interrupt */\r\n CAN1_SCE_IRQn = 22, /*!< CAN1 SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n TIM4_IRQn = 30, /*!< TIM4 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */ \r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */ \r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */ \r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup Interrupt */\r\n TIM8_BRK_IRQn = 43, /*!< TIM8 Break Interrupt */\r\n TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */\r\n TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger and Commutation Interrupt */\r\n TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */\r\n ADC3_IRQn = 47, /*!< ADC3 global Interrupt */\r\n FMC_IRQn = 48, /*!< FMC global Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n UART4_IRQn = 52, /*!< UART4 global Interrupt */\r\n UART5_IRQn = 53, /*!< UART5 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&2 underrun error interrupts */\r\n TIM7_IRQn = 55, /*!< TIM7 global Interrupt */\r\n DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */\r\n DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */\r\n DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */\r\n DMA2_Channel4_IRQn = 59, /*!< DMA2 Channel 4 global Interrupt */\r\n DMA2_Channel5_IRQn = 60, /*!< DMA2 Channel 5 global Interrupt */\r\n ADC4_IRQn = 61, /*!< ADC4 global Interrupt */\r\n COMP1_2_3_IRQn = 64, /*!< COMP1, COMP2 and COMP3 global Interrupt */\r\n COMP4_5_6_IRQn = 65, /*!< COMP5, COMP6 and COMP4 global Interrupt */\r\n COMP7_IRQn = 66, /*!< COMP7 global Interrupt */\r\n I2C3_EV_IRQn = 72, /*!< I2C3 event interrupt */\r\n I2C3_ER_IRQn = 73, /*!< I2C3 error interrupt */\r\n USB_HP_IRQn = 74, /*!< USB High Priority global Interrupt remap */\r\n USB_LP_IRQn = 75, /*!< USB Low Priority global Interrupt remap */\r\n USBWakeUp_RMP_IRQn = 76, /*!< USB Wakeup Interrupt remap */\r\n TIM20_BRK_IRQn = 77, /*!< TIM20 Break Interrupt */\r\n TIM20_UP_IRQn = 78, /*!< TIM20 Update Interrupt */\r\n TIM20_TRG_COM_IRQn = 79, /*!< TIM20 Trigger and Commutation Interrupt */\r\n TIM20_CC_IRQn = 80, /*!< TIM20 Capture Compare Interrupt */\r\n FPU_IRQn = 81, /*!< Floating point Interrupt */\r\n SPI4_IRQn = 84 /*!< SPI4 global Interrupt */ \r\n#endif /* STM32F303xE */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32f30x.h\" /* STM32F30x System Header */\r\n#include \r\n\r\n/** @addtogroup Exported_types\r\n * @{\r\n */ \r\n/*!< STM32F10x Standard Peripheral Library old types (maintained for legacy purpose) */\r\ntypedef int32_t s32;\r\ntypedef int16_t s16;\r\ntypedef int8_t s8;\r\n\r\ntypedef const int32_t sc32; /*!< Read Only */\r\ntypedef const int16_t sc16; /*!< Read Only */\r\ntypedef const int8_t sc8; /*!< Read Only */\r\n\r\ntypedef __IO int32_t vs32;\r\ntypedef __IO int16_t vs16;\r\ntypedef __IO int8_t vs8;\r\n\r\ntypedef __I int32_t vsc32; /*!< Read Only */\r\ntypedef __I int16_t vsc16; /*!< Read Only */\r\ntypedef __I int8_t vsc8; /*!< Read Only */\r\n\r\ntypedef uint32_t u32;\r\ntypedef uint16_t u16;\r\ntypedef uint8_t u8;\r\n\r\ntypedef const uint32_t uc32; /*!< Read Only */\r\ntypedef const uint16_t uc16; /*!< Read Only */\r\ntypedef const uint8_t uc8; /*!< Read Only */\r\n\r\ntypedef __IO uint32_t vu32;\r\ntypedef __IO uint16_t vu16;\r\ntypedef __IO uint8_t vu8;\r\n\r\ntypedef __I uint32_t vuc32; /*!< Read Only */\r\ntypedef __I uint16_t vuc16; /*!< Read Only */\r\ntypedef __I uint8_t vuc8; /*!< Read Only */\r\n\r\ntypedef enum {RESET = 0, SET = !RESET} FlagStatus, ITStatus;\r\n\r\ntypedef enum {DISABLE = 0, ENABLE = !DISABLE} FunctionalState;\r\n#define IS_FUNCTIONAL_STATE(STATE) (((STATE) == DISABLE) || ((STATE) == ENABLE))\r\n\r\ntypedef enum {ERROR = 0, SUCCESS = !ERROR} ErrorStatus;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */ \r\n\r\n/** \r\n * @brief Analog to Digital Converter \r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC Interrupt and Status Register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC Interrupt Enable Register, Address offset: 0x04 */ \r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC Configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, 0x010 */\r\n __IO uint32_t SMPR1; /*!< ADC sample time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sample time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x01C */\r\n __IO uint32_t TR1; /*!< ADC watchdog threshold register 1, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC watchdog threshold register 2, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC watchdog threshold register 3, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x02C */\r\n __IO uint32_t SQR1; /*!< ADC regular sequence register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC regular sequence register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC regular sequence register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC regular sequence register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x044 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x048 */\r\n __IO uint32_t JSQR; /*!< ADC injected sequence register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x050 - 0x05C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x070 - 0x07C */\r\n __IO uint32_t JDR1; /*!< ADC injected data register 1, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC injected data register 2, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC injected data register 3, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC injected data register 4, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */ \r\n __IO uint32_t AWD2CR; /*!< ADC Analog Watchdog 2 Configuration Register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC Analog Watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */ \r\n __IO uint32_t DIFSEL; /*!< ADC Differential Mode Selection Register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC Calibration Factors, Address offset: 0xB4 */\r\n \r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC Common status register, Address offset: ADC1/3 base address + 0x300 */\r\n uint32_t RESERVED; /*!< Reserved, ADC1/3 base address + 0x304 */\r\n __IO uint32_t CCR; /*!< ADC common control register, Address offset: ADC1/3 base address + 0x308 */\r\n __IO uint32_t CDR; /*!< ADC common regular data register for dual\r\n modes, Address offset: ADC1/3 base address + 0x30A */\r\n} ADC_Common_TypeDef;\r\n \r\n\r\n/** \r\n * @brief Controller Area Network TxMailBox \r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t TIR; /*!< CAN TX mailbox identifier register */\r\n __IO uint32_t TDTR; /*!< CAN mailbox data length control and time stamp register */\r\n __IO uint32_t TDLR; /*!< CAN mailbox data low register */\r\n __IO uint32_t TDHR; /*!< CAN mailbox data high register */\r\n} CAN_TxMailBox_TypeDef;\r\n\r\n/** \r\n * @brief Controller Area Network FIFOMailBox \r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t RIR; /*!< CAN receive FIFO mailbox identifier register */\r\n __IO uint32_t RDTR; /*!< CAN receive FIFO mailbox data length control and time stamp register */\r\n __IO uint32_t RDLR; /*!< CAN receive FIFO mailbox data low register */\r\n __IO uint32_t RDHR; /*!< CAN receive FIFO mailbox data high register */\r\n} CAN_FIFOMailBox_TypeDef;\r\n \r\n/** \r\n * @brief Controller Area Network FilterRegister \r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t FR1; /*!< CAN Filter bank register 1 */\r\n __IO uint32_t FR2; /*!< CAN Filter bank register 1 */\r\n} CAN_FilterRegister_TypeDef;\r\n\r\n/** \r\n * @brief Controller Area Network \r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t MCR; /*!< CAN master control register, Address offset: 0x00 */\r\n __IO uint32_t MSR; /*!< CAN master status register, Address offset: 0x04 */\r\n __IO uint32_t TSR; /*!< CAN transmit status register, Address offset: 0x08 */\r\n __IO uint32_t RF0R; /*!< CAN receive FIFO 0 register, Address offset: 0x0C */\r\n __IO uint32_t RF1R; /*!< CAN receive FIFO 1 register, Address offset: 0x10 */\r\n __IO uint32_t IER; /*!< CAN interrupt enable register, Address offset: 0x14 */\r\n __IO uint32_t ESR; /*!< CAN error status register, Address offset: 0x18 */\r\n __IO uint32_t BTR; /*!< CAN bit timing register, Address offset: 0x1C */\r\n uint32_t RESERVED0[88]; /*!< Reserved, 0x020 - 0x17F */\r\n CAN_TxMailBox_TypeDef sTxMailBox[3]; /*!< CAN Tx MailBox, Address offset: 0x180 - 0x1AC */\r\n CAN_FIFOMailBox_TypeDef sFIFOMailBox[2]; /*!< CAN FIFO MailBox, Address offset: 0x1B0 - 0x1CC */\r\n uint32_t RESERVED1[12]; /*!< Reserved, 0x1D0 - 0x1FF */\r\n __IO uint32_t FMR; /*!< CAN filter master register, Address offset: 0x200 */\r\n __IO uint32_t FM1R; /*!< CAN filter mode register, Address offset: 0x204 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x208 */\r\n __IO uint32_t FS1R; /*!< CAN filter scale register, Address offset: 0x20C */\r\n uint32_t RESERVED3; /*!< Reserved, 0x210 */\r\n __IO uint32_t FFA1R; /*!< CAN filter FIFO assignment register, Address offset: 0x214 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x218 */\r\n __IO uint32_t FA1R; /*!< CAN filter activation register, Address offset: 0x21C */\r\n uint32_t RESERVED5[8]; /*!< Reserved, 0x220-0x23F */\r\n CAN_FilterRegister_TypeDef sFilterRegister[28]; /*!< CAN Filter Register, Address offset: 0x240-0x31C */\r\n} CAN_TypeDef;\r\n\r\n\r\n/** \r\n * @brief Analog Comparators \r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< Comparator control Status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\n/** \r\n * @brief CRC calculation unit \r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint8_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n uint8_t RESERVED0; /*!< Reserved, 0x05 */\r\n uint16_t RESERVED1; /*!< Reserved, 0x06 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/** \r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n} DAC_TypeDef;\r\n\r\n/** \r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZ; /*!< Debug MCU APB1 freeze register, Address offset: 0x08 */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x0C */\r\n}DBGMCU_TypeDef;\r\n\r\n/** \r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt clear flag register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/** \r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR; /*!< EXTI Interrupt mask register, Address offset: 0x00 */\r\n __IO uint32_t EMR; /*!< EXTI Event mask register, Address offset: 0x04 */\r\n __IO uint32_t RTSR; /*!< EXTI Rising trigger selection register, Address offset: 0x08 */\r\n __IO uint32_t FTSR; /*!< EXTI Falling trigger selection register, Address offset: 0x0C */\r\n __IO uint32_t SWIER; /*!< EXTI Software interrupt event register, Address offset: 0x10 */\r\n __IO uint32_t PR; /*!< EXTI Pending register, Address offset: 0x14 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x18 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x1C */\r\n __IO uint32_t IMR2; /*!< EXTI Interrupt mask register, Address offset: 0x20 */\r\n __IO uint32_t EMR2; /*!< EXTI Event mask register, Address offset: 0x24 */\r\n __IO uint32_t RTSR2; /*!< EXTI Rising trigger selection register, Address offset: 0x28 */\r\n __IO uint32_t FTSR2; /*!< EXTI Falling trigger selection register, Address offset: 0x2C */\r\n __IO uint32_t SWIER2; /*!< EXTI Software interrupt event register, Address offset: 0x30 */\r\n __IO uint32_t PR2; /*!< EXTI Pending register, Address offset: 0x34 */\r\n}EXTI_TypeDef;\r\n\r\n/** \r\n * @brief FLASH Registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ACR; /*!< FLASH access control register, Address offset: 0x00 */\r\n __IO uint32_t KEYR; /*!< FLASH key register, Address offset: 0x04 */\r\n __IO uint32_t OPTKEYR; /*!< FLASH option key register, Address offset: 0x08 */\r\n __IO uint32_t SR; /*!< FLASH status register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< FLASH control register, Address offset: 0x10 */\r\n __IO uint32_t AR; /*!< FLASH address register, Address offset: 0x14 */\r\n uint32_t RESERVED; /*!< Reserved, 0x18 */\r\n __IO uint32_t OBR; /*!< FLASH Option byte register, Address offset: 0x1C */\r\n __IO uint32_t WRPR; /*!< FLASH Write register, Address offset: 0x20 */\r\n \r\n} FLASH_TypeDef;\r\n\r\n/** \r\n * @brief Flexible Memory Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t BTCR[8]; /*!< NOR/PSRAM chip-select control register(BCR) and chip-select timing register(BTR), Address offset: 0x00-1C */ \r\n} FMC_Bank1_TypeDef; \r\n\r\n/** \r\n * @brief Flexible Memory Controller Bank1E\r\n */\r\n \r\ntypedef struct\r\n{\r\n __IO uint32_t BWTR[7]; /*!< NOR/PSRAM write timing registers, Address offset: 0x104-0x11C */\r\n} FMC_Bank1E_TypeDef;\r\n\r\n/** \r\n * @brief Flexible Memory Controller Bank2\r\n */\r\n \r\ntypedef struct\r\n{\r\n __IO uint32_t PCR2; /*!< NAND Flash control register 2, Address offset: 0x60 */\r\n __IO uint32_t SR2; /*!< NAND Flash FIFO status and interrupt register 2, Address offset: 0x64 */\r\n __IO uint32_t PMEM2; /*!< NAND Flash Common memory space timing register 2, Address offset: 0x68 */\r\n __IO uint32_t PATT2; /*!< NAND Flash Attribute memory space timing register 2, Address offset: 0x6C */\r\n uint32_t RESERVED0; /*!< Reserved, 0x70 */\r\n __IO uint32_t ECCR2; /*!< NAND Flash ECC result registers 2, Address offset: 0x74 */\r\n} FMC_Bank2_TypeDef;\r\n\r\n/** \r\n * @brief Flexible Memory Controller Bank3\r\n */\r\n \r\ntypedef struct\r\n{\r\n __IO uint32_t PCR3; /*!< NAND Flash control register 3, Address offset: 0x80 */\r\n __IO uint32_t SR3; /*!< NAND Flash FIFO status and interrupt register 3, Address offset: 0x84 */\r\n __IO uint32_t PMEM3; /*!< NAND Flash Common memory space timing register 3, Address offset: 0x88 */\r\n __IO uint32_t PATT3; /*!< NAND Flash Attribute memory space timing register 3, Address offset: 0x8C */\r\n uint32_t RESERVED0; /*!< Reserved, 0x90 */\r\n __IO uint32_t ECCR3; /*!< NAND Flash ECC result registers 3, Address offset: 0x94 */\r\n} FMC_Bank3_TypeDef;\r\n\r\n/** \r\n * @brief Flexible Memory Controller Bank4\r\n */\r\n \r\ntypedef struct\r\n{\r\n __IO uint32_t PCR4; /*!< PC Card control register 4, Address offset: 0xA0 */\r\n __IO uint32_t SR4; /*!< PC Card FIFO status and interrupt register 4, Address offset: 0xA4 */\r\n __IO uint32_t PMEM4; /*!< PC Card Common memory space timing register 4, Address offset: 0xA8 */\r\n __IO uint32_t PATT4; /*!< PC Card Attribute memory space timing register 4, Address offset: 0xAC */\r\n __IO uint32_t PIO4; /*!< PC Card I/O space timing register 4, Address offset: 0xB0 */\r\n} FMC_Bank4_TypeDef;\r\n\r\n/** \r\n * @brief Option Bytes Registers\r\n */\r\ntypedef struct\r\n{\r\n __IO uint16_t RDP; /*!
© COPYRIGHT 2015 STMicroelectronics
\n *\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\n * You may not use this file except in compliance with the License.\n * You may obtain a copy of the License at:\n *\n * http://www.st.com/software_license_agreement_liberty_v2\n *\n * Unless required by applicable law or agreed to in writing, software \n * distributed under the License is distributed on an \"AS IS\" BASIS, \n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\n * See the License for the specific language governing permissions and\n * limitations under the License.\n *\n ******************************************************************************\n */\n\n/* Define to prevent recursive inclusion -------------------------------------*/\n#ifndef __STM32F30X_IT_H\n#define __STM32F30X_IT_H\n\n#ifdef __cplusplus\n extern \"C\" {\n#endif \n\n/* Includes ------------------------------------------------------------------*/\n#include \"main.h\"\n\n/* Exported types ------------------------------------------------------------*/\n/* Exported constants --------------------------------------------------------*/\n/* Exported macro ------------------------------------------------------------*/\n/* Exported functions ------------------------------------------------------- */\n\nvoid NMI_Handler(void);\nvoid HardFault_Handler(void);\nvoid MemManage_Handler(void);\nvoid BusFault_Handler(void);\nvoid UsageFault_Handler(void);\nvoid SVC_Handler(void);\nvoid DebugMon_Handler(void);\nvoid PendSV_Handler(void);\nvoid SysTick_Handler(void);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* __STM32F30X_IT_H */\n\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Inc/system_stm32f30x.h", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32f30x.h\r\n * @author MCD Application Team\r\n * @version V1.2.2\r\n * @date 27-February-2015\r\n * @brief CMSIS Cortex-M4 Device System Source File for STM32F30x devices. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f30x_system\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Define to prevent recursive inclusion\r\n */\r\n#ifndef __SYSTEM_STM32F30X_H\r\n#define __SYSTEM_STM32F30X_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\nextern uint32_t SystemCoreClock; /*!< System Clock Frequency (Core Clock) */\r\n/* Exported constants --------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/** @addtogroup STM32F30x_System_Exported_Functions\r\n * @{\r\n */\r\n \r\nextern void SystemInit(void);\r\nextern void SystemCoreClockUpdate(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__SYSTEM_STM32F30X_H */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Src/main.c", "content": "#include \"stm32f30x.h\"\r\n\r\n#include \r\n#include \r\n\r\n//defaults\r\n\r\n#define NUM_STEPS\t\t\t16\r\n#define RATE_MULTIPLIER\t\t1\r\n#define RATE_OFFSET\t\t\t16000\r\n#define CLOCK_SHIFT\t\t\t5\r\n#define EXPONENT\t\t\t1.9\r\n\r\n/*\r\n\r\n // phraser can be smooth and continuous vs 16 steps if you set it up thusly\r\n // triggers will get all wrong though!\r\n\r\n #define NUM_STEPS\t\t\t1024\r\n #define RATE_MULTIPLIER\t\t50\r\n #define RATE_OFFSET\t\t\t55000\r\n #define CLOCK_SHIFT\t\t\t2\r\n #define EXPONENT\t\t\t1.8\r\n */\r\n\r\nvolatile uint16_t seq_a[NUM_STEPS];\r\nvolatile uint16_t seq_b[NUM_STEPS];\r\nvolatile uint16_t new_seq_b_order = 0;\r\nvolatile uint16_t new_seq_a_order = 0;\r\nvolatile uint16_t rate_pot_val, DC_pot_val;\r\nvolatile uint32_t seq_phase_accumulator;\r\nvolatile uint32_t seq_phase_increment;\r\nvolatile uint16_t seq_index, seq_a_index, seq_b_index;\r\nvolatile uint16_t seq_a_start, seq_b_start;\r\nvolatile uint16_t seq_a_count, seq_b_count;\r\nvolatile uint16_t seq_a_length = NUM_STEPS;\r\nvolatile uint16_t new_seq_a_length = NUM_STEPS;\r\nvolatile uint16_t seq_b_length = NUM_STEPS;\r\nvolatile uint16_t new_seq_b_length = NUM_STEPS;\r\nvolatile uint16_t period_width, width_count, clk_width_count;\r\nvolatile float period_max;\r\n\r\n#define CLOCK_WIDTH\r\n\r\nvolatile uint8_t left_button_state, right_button_state, steps_button_state,\r\n\t\tclk_in_state, last_clk_in_state, last_steps_button_state,\r\n\t\tlast_left_button_state, last_right_button_state;\r\n\r\nvolatile uint8_t steps_a_flag = 0;\r\nvolatile uint8_t steps_b_flag = 0;\r\n\r\nvolatile uint16_t this_time, last_time;\r\n\r\nvolatile uint8_t clk_out, last_clk_out;\r\nvolatile int8_t delayed_clk;\r\n\r\nvoid SysTick_Handler() {\r\n\t//system tick\r\n}\r\n\r\nvoid loop() {\r\n}\r\n\r\nconst int16_t tanh_table[256];\r\n\r\nvoid setup() {\r\n\tGPIO_Config();\r\n\tDAC_Config();\r\n\tTIM_Config();\r\n\tADC_Config();\r\n\tNVIC_Config();\r\n\tSysTick_Config(SystemCoreClock / 100000);\r\n}\r\n\r\nint main(void) {\r\n\tsetup();\r\n\twhile (1) {\r\n\t\tloop();\r\n\t}\r\n}\r\n\r\nvoid TIM3_IRQHandler(void) {\r\n\tif (TIM_GetITStatus(TIM3, TIM_IT_Update) != RESET) {\r\n\t\tTIM_ClearITPendingBit(TIM3, TIM_IT_Update);\r\n\r\n\t\t//grab our buttons\r\n\t\tleft_button_state = GPIO_ReadInputDataBit(GPIOB, LEFT_BUTTON);\r\n\t\tright_button_state = GPIO_ReadInputDataBit(GPIOA, RIGHT_BUTTON);\r\n\t\tsteps_button_state = GPIO_ReadInputDataBit(GPIOA, STEPS_BUTTON);\r\n\t\tclk_in_state = GPIO_ReadInputDataBit(GPIOB, CLOCK_IN);\r\n\r\n\t\t//grab our pots\r\n\t\trate_pot_val += (ADC[1] - rate_pot_val) * 0.02f;\r\n\t\tDC_pot_val += (ADC[0] - DC_pot_val) * 0.02f;\r\n\r\n\t\t// if we get a low to high transition on clock input\r\n\t\t// note: unorthodox clock output here. in order to delay the actual clock output by one sample,\r\n\t\t// we set a high clock to 2, and a low clock to -2. at the end of this handler, we decrement or\r\n\t\t// increment, and compare against +/-1 for the actual dac output of the clock. this is to fix\r\n\t\t// the accidentally slow filter on the main dac outputs, causing them to always be a touch\r\n\t\t// behind the clock output. woopsies!\r\n\t\tif (clk_in_state == 0) {\r\n\t\t\tif (last_clk_in_state == 1) {\r\n\t\t\t\t//set phase of dds to 0\r\n\t\t\t\tseq_phase_accumulator = 0;\r\n\t\t\t\t//increment step\r\n\t\t\t\tstep_increment();\r\n\t\t\t\t//set clock output high\r\n\t\t\t\tdelayed_clk = 2;\r\n\t\t\t}\r\n\t\t} else {\r\n\t\t\t//if we get a high to low transition on clock input\r\n\t\t\tif (last_clk_in_state == 0) {\r\n\t\t\t\t//set clock output low\r\n\t\t\t\tdelayed_clk = -2;\r\n\t\t\t}\r\n\t\t}\r\n\r\n\t\t//in fast loop:\r\n\t\t//if steps is pressed\r\n\t\tif (steps_button_state == 0) {\r\n\r\n\t\t\t//if left button is pressed\r\n\t\t\tif (left_button_state == 0) {\r\n\t\t\t\t//\tand last left button was not pressed\r\n\t\t\t\tif (last_left_button_state == 1) {\r\n\t\t\t\t\tsteps_a_flag = 1;\r\n\t\t\t\t\tseq_a_length = 1;\r\n\t\t\t\t\tseq_a_start = seq_a_index;\r\n\t\t\t\t\tseq_a_count = 0;\r\n\t\t\t\t} else {\r\n\t\t\t\t\t//else if steps was pressed but now isn't\r\n\t\t\t\t\tif (last_steps_button_state == 0) {\r\n\r\n\t\t\t\t\t}\r\n\t\t\t\t}\r\n\t\t\t} else {\r\n\t\t\t\t//if left button is not pressed\r\n\t\t\t\tif (left_button_state == 1) {\r\n\t\t\t\t\t//and left button was pressed\r\n\t\t\t\t\tif (last_left_button_state == 0) {\r\n\t\t\t\t\t\tsteps_a_flag = 0;\r\n\t\t\t\t\t\t//seq_a_length++;\r\n\t\t\t\t\t}\r\n\t\t\t\t}\r\n\t\t\t}\r\n\r\n\t\t\t//if right button is pressed\r\n\t\t\tif (right_button_state == 0) {\r\n\t\t\t\t//\tand right button was not pressed\r\n\t\t\t\tif (last_right_button_state == 1) {\r\n\t\t\t\t\tsteps_b_flag = 1;\r\n\t\t\t\t\tseq_b_length = 1;\r\n\t\t\t\t\tseq_b_start = seq_b_index;\r\n\t\t\t\t\tseq_b_count = 0;\r\n\t\t\t\t} else {\r\n\t\t\t\t\t//else if steps was pressed\r\n\t\t\t\t\tif (last_steps_button_state == 0) {\r\n\t\t\t\t\t}\r\n\t\t\t\t}\r\n\t\t\t} else {\r\n\t\t\t\t//if right button is not pressed\r\n\t\t\t\tif (right_button_state == 1) {\r\n\t\t\t\t\t//if right button was pressed\r\n\t\t\t\t\tif (last_right_button_state == 0) {\r\n\t\t\t\t\t\t//lower steps pressed flag\r\n\t\t\t\t\t\tsteps_b_flag = 0;\r\n\t\t\t\t\t\t//seq_b_length++;\r\n\t\t\t\t\t}\r\n\t\t\t\t}\r\n\t\t\t}\r\n\t\t} else {\r\n\t\t\tif (last_steps_button_state == 0) {\r\n\t\t\t\tif (left_button_state == 0) {\r\n\t\t\t\t\t//lower steps pressed flag\r\n\t\t\t\t\tsteps_a_flag = 0;\r\n\t\t\t\t\t//seq_a_length++;\r\n\t\t\t\t}\r\n\t\t\t\tif (right_button_state == 0) {\r\n\t\t\t\t\t//lower steps pressed flag\r\n\t\t\t\t\tsteps_b_flag = 0;\r\n\t\t\t\t\t//seq_b_length++;\r\n\t\t\t\t}\r\n\t\t\t}\r\n\t\t}\r\n\r\n\t\t//update dds stuff\r\n\t\tclk_out = (seq_phase_accumulator >> (32 - CLOCK_SHIFT)) & 1;\r\n\t\t//seq_phase_increment = (rate_pot_val * 235) + 21000;\r\n\t\tseq_phase_increment = pow(rate_pot_val, EXPONENT) + RATE_OFFSET;\r\n\t\tseq_phase_accumulator += seq_phase_increment * RATE_MULTIPLIER;\r\n\r\n\t\t//clock out\r\n\r\n\t\t//if clk_out is 0\r\n\t\tif (clk_out == 0) {\r\n\t\t\t//and last was 1\r\n\t\t\tif (last_clk_out == 1) {\r\n\t\t\t\t//increment our step\r\n\t\t\t\tstep_increment();\r\n\t\t\t\t//and set clock output high\r\n\t\t\t\tdelayed_clk = 2;\r\n\t\t\t}\r\n\t\t} else {\r\n\t\t\t//else clk_out is 1, if it last was 0\r\n\t\t\tif (last_clk_out == 0) {\r\n\t\t\t\t//set clock output low\r\n\t\t\t\tdelayed_clk = -2;\r\n\t\t\t}\r\n\t\t}\r\n\r\n\t\tlast_clk_in_state = clk_in_state;\r\n\t\tlast_clk_out = clk_out;\r\n\t\tlast_steps_button_state = steps_button_state;\r\n\t\tlast_left_button_state = left_button_state;\r\n\t\tlast_right_button_state = right_button_state;\r\n\r\n\t\tif (delayed_clk > 0) {\r\n\t\t\tif (delayed_clk == 1) {\r\n\t\t\t\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 4095);\r\n\t\t\t}\r\n\t\t\tdelayed_clk--;\r\n\t\t}\r\n\r\n\t\tif (delayed_clk < 0) {\r\n\t\t\tif (delayed_clk == -1) {\r\n\t\t\t\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 0);\r\n\t\t\t}\r\n\t\t\tdelayed_clk++;\r\n\t\t}\r\n\t}\r\n\r\n}\r\n\r\nvoid DMA1_Channel1_IRQHandler(void) {\r\n\t/* Test on DMA1 Channel1 Transfer Complete interrupt */\r\n\tif (DMA_GetITStatus(DMA1_IT_TC1)) {\r\n\t\t/* Clear DMA1 Channel1 Transfer Complete pending bit */\r\n\t\tDMA_ClearITPendingBit(DMA1_IT_TC1);\r\n\t}\r\n}\r\n\r\nvoid step_increment() {\r\n\t//DAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 4095);\r\n\r\n\t//increment all the steps\r\n\tseq_index++;\r\n\tseq_a_index++;\r\n\tseq_b_index++;\r\n\tseq_a_count++;\r\n\tseq_b_count++;\r\n\r\n\tseq_a_index &= NUM_STEPS - 1;\r\n\tseq_b_index &= NUM_STEPS - 1;\r\n\r\n\tif (seq_a_length >= NUM_STEPS) {\r\n\t\tseq_a_length = NUM_STEPS;\r\n\t}\r\n\tif (seq_b_length >= NUM_STEPS) {\r\n\t\tseq_b_length = NUM_STEPS;\r\n\t}\r\n\r\n\t//\tif steps pressed flag is raised\r\n\tif (steps_a_flag == 1) {\r\n\t\t//increment sequence length\r\n\t\tseq_a_length++;\r\n\t\tif (seq_a_length >= NUM_STEPS) {\r\n\t\t\tseq_a_length = NUM_STEPS;\r\n\t\t}\r\n\t} else if (seq_a_count >= seq_a_length) {\r\n\t\tif (seq_a_length != NUM_STEPS) {\r\n\t\t\tseq_a_index = seq_a_start;\r\n\t\t\tseq_a_count = 0;\r\n\t\t}\r\n\t}\r\n\r\n\t//\tif steps pressed flag is raised\r\n\tif (steps_b_flag == 1) {\r\n\t\t//increment sequence length\r\n\t\tseq_b_length++;\r\n\t\tif (seq_b_length >= NUM_STEPS) {\r\n\t\t\tseq_b_length = NUM_STEPS;\r\n\t\t}\r\n\t} else if (seq_b_count >= seq_b_length) {\r\n\t\tif (seq_b_length != NUM_STEPS) {\r\n\t\t\tseq_b_index = seq_b_start;\r\n\t\t\tseq_b_count = 0;\r\n\t\t}\r\n\t}\r\n\r\n\tif (steps_a_flag == 0) {\r\n\t\tif (left_button_state == 0) {\r\n\t\t\tseq_a[seq_a_index] = DC_pot_val;\r\n\t\t}\r\n\t}\r\n\r\n\tif (steps_b_flag == 0) {\r\n\t\tif (right_button_state == 0) {\r\n\t\t\tseq_b[seq_b_index] = DC_pot_val;\r\n\t\t\t//seq_c[seq_index] = DC_pot_val;\r\n\t\t}\r\n\t}\r\n\r\n\tDAC_SetChannel1Data(DAC1, DAC_Align_12b_R, seq_b[seq_b_index]);\r\n\tDAC_SetChannel2Data(DAC1, DAC_Align_12b_R, seq_a[seq_a_index]);\r\n}\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Src/syscalls.c", "content": "/**\n*****************************************************************************\n**\n** File : syscalls.c\n**\n** Abstract : System Workbench Minimal System calls file\n**\n** \t\t For more information about which c-functions\n** need which of these lowlevel functions\n** please consult the Newlib libc-manual\n**\n** Environment : System Workbench for MCU\n**\n** Distribution: The file is distributed �as is,� without any warranty\n** of any kind.\n**\n*****************************************************************************\n**\n**

© COPYRIGHT(c) 2014 Ac6

\n**\n** Redistribution and use in source and binary forms, with or without modification,\n** are permitted provided that the following conditions are met:\n** 1. Redistributions of source code must retain the above copyright notice,\n** this list of conditions and the following disclaimer.\n** 2. Redistributions in binary form must reproduce the above copyright notice,\n** this list of conditions and the following disclaimer in the documentation\n** and/or other materials provided with the distribution.\n** 3. Neither the name of Ac6 nor the names of its contributors\n** may be used to endorse or promote products derived from this software\n** without specific prior written permission.\n**\n** THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\n** AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\n** IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE\n** DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE\n** FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\n** DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR\n** SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\n** CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,\n** OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\n** OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\n**\n*****************************************************************************\n*/\n\n/* Includes */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n\n/* Variables */\n//#undef errno\nextern int errno;\nextern int __io_putchar(int ch) __attribute__((weak));\nextern int __io_getchar(void) __attribute__((weak));\n\nregister char * stack_ptr asm(\"sp\");\n\nchar *__env[1] = { 0 };\nchar **environ = __env;\n\n\n/* Functions */\nvoid initialise_monitor_handles()\n{\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n\nint _kill(int pid, int sig)\n{\n\terrno = EINVAL;\n\treturn -1;\n}\n\nvoid _exit (int status)\n{\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n}\n\nint _read (int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t*ptr++ = __io_getchar();\n\t}\n\nreturn len;\n}\n\nint _write(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t__io_putchar(*ptr++);\n\t}\n\treturn len;\n}\n\ncaddr_t _sbrk(int incr)\n{\n\textern char end asm(\"end\");\n\tstatic char *heap_end;\n\tchar *prev_heap_end;\n\n\tif (heap_end == 0)\n\t\theap_end = &end;\n\n\tprev_heap_end = heap_end;\n\tif (heap_end + incr > stack_ptr)\n\t{\n//\t\twrite(1, \"Heap and stack collision\\n\", 25);\n//\t\tabort();\n\t\terrno = ENOMEM;\n\t\treturn (caddr_t) -1;\n\t}\n\n\theap_end += incr;\n\n\treturn (caddr_t) prev_heap_end;\n}\n\nint _close(int file)\n{\n\treturn -1;\n}\n\n\nint _fstat(int file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _isatty(int file)\n{\n\treturn 1;\n}\n\nint _lseek(int file, int ptr, int dir)\n{\n\treturn 0;\n}\n\nint _open(char *path, int flags, ...)\n{\n\t/* Pretend like we always fail */\n\treturn -1;\n}\n\nint _wait(int *status)\n{\n\terrno = ECHILD;\n\treturn -1;\n}\n\nint _unlink(char *name)\n{\n\terrno = ENOENT;\n\treturn -1;\n}\n\nint _times(struct tms *buf)\n{\n\treturn -1;\n}\n\nint _stat(char *file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _link(char *old, char *new)\n{\n\terrno = EMLINK;\n\treturn -1;\n}\n\nint _fork(void)\n{\n\terrno = EAGAIN;\n\treturn -1;\n}\n\nint _execve(char *name, char **argv, char **env)\n{\n\terrno = ENOMEM;\n\treturn -1;\n}\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Src/system_stm32f30x.c", "content": "/**\n ******************************************************************************\n * @file system_stm32f30x.c\n * @author MCD Application Team\n * @version V1.2.2\n * @date 27-February-2015\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer System Source File.\n * This file contains the system clock configuration for STM32F30x devices,\n * and is generated by the clock configuration tool\n * stm32f30x_Clock_Configuration_V1.0.0.xls\n * \n * 1. This file provides two functions and one global variable to be called from \n * user application:\n * - SystemInit(): Setups the system clock (System clock source, PLL Multiplier\n * and Divider factors, AHB/APBx prescalers and Flash settings),\n * depending on the configuration made in the clock xls tool. \n * This function is called at startup just after reset and \n * before branch to main program. This call is made inside\n * the \"startup_stm32f30x.s\" file.\n *\n * - SystemCoreClock variable: Contains the core clock (HCLK), it can be used\n * by the user application to setup the SysTick \n * timer or configure other parameters.\n * \n * - SystemCoreClockUpdate(): Updates the variable SystemCoreClock and must\n * be called whenever the core clock is changed\n * during program execution.\n *\n * 2. After each device reset the HSI (8 MHz) is used as system clock source.\n * Then SystemInit() function is called, in \"startup_stm32f30x.s\" file, to\n * configure the system clock before to branch to main program.\n *\n * 3. If the system clock source selected by user fails to startup, the SystemInit()\n * function will do nothing and HSI still used as system clock source. User can \n * add some code to deal with this issue inside the SetSysClock() function.\n *\n * 4. The default value of HSE crystal is set to 8MHz, refer to \"HSE_VALUE\" define\n * in \"stm32f30x.h\" file. When HSE is used as system clock source, directly or\n * through PLL, and you are using different crystal you have to adapt the HSE\n * value to your own configuration.\n *\n * 5. This file configures the system clock as follows:\n *=============================================================================\n * Supported STM32F30x device \n *-----------------------------------------------------------------------------\n * System Clock source | PLL (HSE)\n *-----------------------------------------------------------------------------\n * SYSCLK(Hz) | 72000000\n *-----------------------------------------------------------------------------\n * HCLK(Hz) | 72000000\n *-----------------------------------------------------------------------------\n * AHB Prescaler | 1\n *-----------------------------------------------------------------------------\n * APB2 Prescaler | 1\n *-----------------------------------------------------------------------------\n * APB1 Prescaler | 2\n *-----------------------------------------------------------------------------\n * HSE Frequency(Hz) | 8000000\n *----------------------------------------------------------------------------\n * PLLMUL | 9\n *-----------------------------------------------------------------------------\n * PREDIV | 1\n *-----------------------------------------------------------------------------\n * USB Clock | DISABLE\n *-----------------------------------------------------------------------------\n * Flash Latency(WS) | 2\n *-----------------------------------------------------------------------------\n * Prefetch Buffer | ON\n *-----------------------------------------------------------------------------\n *=============================================================================\n ******************************************************************************\n * @attention\n *\n *

© COPYRIGHT 2015 STMicroelectronics

\n *\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\n * You may not use this file except in compliance with the License.\n * You may obtain a copy of the License at:\n *\n * http://www.st.com/software_license_agreement_liberty_v2\n *\n * Unless required by applicable law or agreed to in writing, software \n * distributed under the License is distributed on an \"AS IS\" BASIS, \n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\n * See the License for the specific language governing permissions and\n * limitations under the License.\n *\n ******************************************************************************\n */\n/** @addtogroup CMSIS\n * @{\n */\n\n/** @addtogroup stm32f30x_system\n * @{\n */ \n \n/** @addtogroup STM32F30x_System_Private_Includes\n * @{\n */\n\n#include \"stm32f30x.h\"\n\n/**\n * @}\n */\n\n/* Private typedef -----------------------------------------------------------*/\n\n/** @addtogroup STM32F30x_System_Private_Defines\n * @{\n */\n/*!< Uncomment the following line if you need to relocate your vector Table in\n Internal SRAM. */ \n/* #define VECT_TAB_SRAM */\n#define VECT_TAB_OFFSET 0x0 /*!< Vector Table base offset field. \n This value must be a multiple of 0x200. */ \n\n\n\n#define PLL_SOURCE_HSI\n\n\n\n/**\n * @}\n */ \n\n/* Private macro -------------------------------------------------------------*/\n\n/** @addtogroup STM32F30x_System_Private_Variables\n * @{\n */\n\n uint32_t SystemCoreClock = 72000000;\n\n __I uint8_t AHBPrescTable[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};\n\n/**\n * @}\n */\n\n/** @addtogroup STM32F30x_System_Private_FunctionPrototypes\n * @{\n */\n\nstatic void SetSysClock(void);\n\n/**\n * @}\n */\n\n/** @addtogroup STM32F30x_System_Private_Functions\n * @{\n */\n\n/**\n * @brief Setup the microcontroller system\n * Initialize the Embedded Flash Interface, the PLL and update the \n * SystemFrequency variable.\n * @param None\n * @retval None\n */\nvoid SystemInit(void)\n{\n /* FPU settings ------------------------------------------------------------*/\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */\n #endif\n\n /* Reset the RCC clock configuration to the default reset state ------------*/\n /* Set HSION bit */\n RCC->CR |= (uint32_t)0x00000001;\n\n /* Reset CFGR register */\n RCC->CFGR &= 0xF87FC00C;\n\n /* Reset HSEON, CSSON and PLLON bits */\n RCC->CR &= (uint32_t)0xFEF6FFFF;\n\n /* Reset HSEBYP bit */\n RCC->CR &= (uint32_t)0xFFFBFFFF;\n\n /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE bits */\n RCC->CFGR &= (uint32_t)0xFF80FFFF;\n\n /* Reset PREDIV1[3:0] bits */\n RCC->CFGR2 &= (uint32_t)0xFFFFFFF0;\n\n /* Reset USARTSW[1:0], I2CSW and TIMs bits */\n RCC->CFGR3 &= (uint32_t)0xFF00FCCC;\n \n /* Disable all interrupts */\n RCC->CIR = 0x00000000;\n\n /* Configure the System clock source, PLL Multiplier and Divider factors, \n AHB/APBx prescalers and Flash settings ----------------------------------*/\n SetSysClock();\n \n#ifdef VECT_TAB_SRAM\n SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */\n#else\n SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */\n#endif \n}\n\n/**\n * @brief Update SystemCoreClock variable according to Clock Register Values.\n * The SystemCoreClock variable contains the core clock (HCLK), it can\n * be used by the user application to setup the SysTick timer or configure\n * other parameters.\n * \n * @note Each time the core clock (HCLK) changes, this function must be called\n * to update SystemCoreClock variable value. Otherwise, any configuration\n * based on this variable will be incorrect. \n * \n * @note - The system frequency computed by this function is not the real \n * frequency in the chip. It is calculated based on the predefined \n * constant and the selected clock source:\n * \n * - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(*)\n * \n * - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(**)\n * \n * - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(**) \n * or HSI_VALUE(*) multiplied/divided by the PLL factors.\n * \n * (*) HSI_VALUE is a constant defined in stm32f30x.h file (default value\n * 8 MHz) but the real value may vary depending on the variations\n * in voltage and temperature. \n * \n * (**) HSE_VALUE is a constant defined in stm32f30x.h file (default value\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\n * frequency of the crystal used. Otherwise, this function may\n * have wrong result.\n * \n * - The result of this function could be not correct when using fractional\n * value for HSE crystal.\n * \n * @param None\n * @retval None\n */\nvoid SystemCoreClockUpdate (void)\n{\n uint32_t tmp = 0, pllmull = 0, pllsource = 0, prediv1factor = 0;\n\n /* Get SYSCLK source -------------------------------------------------------*/\n tmp = RCC->CFGR & RCC_CFGR_SWS;\n \n switch (tmp)\n {\n case 0x00: /* HSI used as system clock */\n SystemCoreClock = HSI_VALUE;\n break;\n case 0x04: /* HSE used as system clock */\n SystemCoreClock = HSE_VALUE;\n break;\n case 0x08: /* PLL used as system clock */\n /* Get PLL clock source and multiplication factor ----------------------*/\n pllmull = RCC->CFGR & RCC_CFGR_PLLMULL;\n pllsource = RCC->CFGR & RCC_CFGR_PLLSRC;\n pllmull = ( pllmull >> 18) + 2;\n \n if (pllsource == 0x00)\n {\n /* HSI oscillator clock divided by 2 selected as PLL clock entry */\n SystemCoreClock = (HSI_VALUE >> 1) * pllmull;\n }\n else\n {\n prediv1factor = (RCC->CFGR2 & RCC_CFGR2_PREDIV1) + 1;\n /* HSE oscillator clock selected as PREDIV1 clock entry */\n SystemCoreClock = (HSE_VALUE / prediv1factor) * pllmull; \n } \n break;\n default: /* HSI used as system clock */\n SystemCoreClock = HSI_VALUE;\n break;\n }\n /* Compute HCLK clock frequency ----------------*/\n /* Get HCLK prescaler */\n tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];\n /* HCLK clock frequency */\n SystemCoreClock >>= tmp; \n}\n\n/**\n * @brief Configures the System clock source, PLL Multiplier and Divider factors,\n * AHB/APBx prescalers and Flash settings\n * @note This function should be called only once the RCC clock configuration \n * is reset to the default reset state (done in SystemInit() function). \n * @param None\n * @retval None\n */\nstatic void SetSysClock(void)\n{\n\t __IO uint32_t StartUpCounter = 0, HSEStatus = 0;\n\n\t /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/\n\t#if defined (PLL_SOURCE_HSI)\n\t /* At this stage the HSI is already enabled */\n\n\t /* Enable Prefetch Buffer and set Flash Latency */\n\t FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY_1;\n\n\t /* HCLK = SYSCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;\n\n\t /* PCLK = HCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2 | (uint32_t)RCC_CFGR_PPRE2_DIV1;\n\n\t /* PLL configuration */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));\n\t RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSI_Div2 | RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLMULL16);\n\n\t /* Enable PLL */\n\t RCC->CR |= RCC_CR_PLLON;\n\n\t /* Wait till PLL is ready */\n\t while((RCC->CR & RCC_CR_PLLRDY) == 0)\n\t {\n\t }\n\n\t /* Select PLL as system clock source */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;\n\n\t /* Wait till PLL is used as system clock source */\n\t while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)\n\t {\n\t }\n\t#else\n\t #if defined (PLL_SOURCE_HSE)\n\t /* Enable HSE */\n\t RCC->CR |= ((uint32_t)RCC_CR_HSEON);\n\t #elif defined (PLL_SOURCE_HSE_BYPASS)\n\t /* HSE oscillator bypassed with external clock */\n\t RCC->CR |= (uint32_t)(RCC_CR_HSEON | RCC_CR_HSEBYP);\n\t #endif /* PLL_SOURCE_HSE */\n\n\t /* Wait till HSE is ready and if Time out is reached exit */\n\t do\n\t {\n\t HSEStatus = RCC->CR & RCC_CR_HSERDY;\n\t StartUpCounter++;\n\t } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));\n\n\t if ((RCC->CR & RCC_CR_HSERDY) != RESET)\n\t {\n\t HSEStatus = (uint32_t)0x01;\n\t }\n\t else\n\t {\n\t HSEStatus = (uint32_t)0x00;\n\t }\n\n\t if (HSEStatus == (uint32_t)0x01)\n\t {\n\t /* Enable Prefetch Buffer and set Flash Latency */\n\t FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY_1;\n\n\t /* HCLK = SYSCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;\n\n\t /* PCLK2 = HCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;\n\n\t /* PCLK1 = HCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;\n\n\n\t /* PLL configuration: PLLCLK = HSE * 9 = 72 MHz */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |\n\t RCC_CFGR_PLLMULL));\n\t RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLMULL9);\n\t /* Enable PLL */\n\t RCC->CR |= RCC_CR_PLLON;\n\n\t /* Wait till PLL is ready */\n\t while((RCC->CR & RCC_CR_PLLRDY) == 0)\n\t {\n\t }\n\n\t /* Select PLL as system clock source */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;\n\n\t /* Wait till PLL is used as system clock source */\n\t while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)\n\t {\n\t }\n\t }\n\t else\n\t { /* If HSE fails to start-up, the application will have wrong clock\n\t configuration. User can add here some code to deal with this error */\n\t }\n\t#endif /* PLL_SOURCE_HSI */\n}\n\n/**\n * @}\n */\n\n/**\n * @}\n */\n\n/**\n * @}\n */\n\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Core/Startup/startup_stm32.s", "content": "/**\r\n ******************************************************************************\r\n * @file startup_stm32f30x.s\r\n * @author MCD Application Team\r\n * @version V1.0.0\r\n * @date 04-September-2012\r\n * @brief stm32f30x vector table for Atollic TrueSTUDIO toolchain.\r\n * This module performs:\r\n * - Set the initial SP\r\n * - Set the initial PC == Reset_Handler,\r\n * - Set the vector table entries with the exceptions ISR address,\r\n * - Configure the clock system\r\n * - Branches to main in the C library (which eventually\r\n * calls main()).\r\n * After Reset the Cortex-M4 processor is in Thread mode,\r\n * priority is Privileged, and the Stack is set to Main.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2012 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an \"AS IS\" BASIS,\r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n .syntax unified\r\n\t.cpu cortex-m4\r\n\t.fpu softvfp\r\n\t.thumb\r\n\r\n.global\tg_pfnVectors\r\n.global\tDefault_Handler\r\n\r\n/* start address for the initialization values of the .data section.\r\ndefined in linker script */\r\n.word\t_sidata\r\n/* start address for the .data section. defined in linker script */\r\n.word\t_sdata\r\n/* end address for the .data section. defined in linker script */\r\n.word\t_edata\r\n/* start address for the .bss section. defined in linker script */\r\n.word\t_sbss\r\n/* end address for the .bss section. defined in linker script */\r\n.word\t_ebss\r\n\r\n.equ BootRAM, 0xF1E0F85F\r\n/**\r\n * @brief This is the code that gets called when the processor first\r\n * starts execution following a reset event. Only the absolutely\r\n * necessary set is performed, after which the application\r\n * supplied main() routine is called.\r\n * @param None\r\n * @retval : None\r\n*/\r\n\r\n .section\t.text.Reset_Handler\r\n\t.weak\tReset_Handler\r\n\t.type\tReset_Handler, %function\r\nReset_Handler:\r\n\r\n/* Copy the data segment initializers from flash to SRAM */\r\n movs\tr1, #0\r\n b\tLoopCopyDataInit\r\n\r\nCopyDataInit:\r\n\tldr\tr3, =_sidata\r\n\tldr\tr3, [r3, r1]\r\n\tstr\tr3, [r0, r1]\r\n\tadds\tr1, r1, #4\r\n\r\nLoopCopyDataInit:\r\n\tldr\tr0, =_sdata\r\n\tldr\tr3, =_edata\r\n\tadds\tr2, r0, r1\r\n\tcmp\tr2, r3\r\n\tbcc\tCopyDataInit\r\n\tldr\tr2, =_sbss\r\n\tb\tLoopFillZerobss\r\n/* Zero fill the bss segment. */\r\nFillZerobss:\r\n\tmovs\tr3, #0\r\n\tstr\tr3, [r2], #4\r\n\r\nLoopFillZerobss:\r\n\tldr\tr3, = _ebss\r\n\tcmp\tr2, r3\r\n\tbcc\tFillZerobss\r\n\r\n/* Call the clock system intitialization function.*/\r\n bl SystemInit\r\n/* Call static constructors */\r\n bl __libc_init_array\r\n/* Call the application's entry point.*/\r\n\tbl\tmain\r\n\r\nLoopForever:\r\n b LoopForever\r\n\r\n.size\tReset_Handler, .-Reset_Handler\r\n\r\n/**\r\n * @brief This is the code that gets called when the processor receives an\r\n * unexpected interrupt. This simply enters an infinite loop, preserving\r\n * the system state for examination by a debugger.\r\n *\r\n * @param None\r\n * @retval : None\r\n*/\r\n .section\t.text.Default_Handler,\"ax\",%progbits\r\nDefault_Handler:\r\nInfinite_Loop:\r\n\tb\tInfinite_Loop\r\n\t.size\tDefault_Handler, .-Default_Handler\r\n/******************************************************************************\r\n*\r\n* The minimal vector table for a Cortex-M4. Note that the proper constructs\r\n* must be placed on this to ensure that it ends up at physical address\r\n* 0x0000.0000.\r\n*\r\n******************************************************************************/\r\n \t.section\t.isr_vector,\"a\",%progbits\r\n\t.type\tg_pfnVectors, %object\r\n\t.size\tg_pfnVectors, .-g_pfnVectors\r\n\r\n\r\ng_pfnVectors:\r\n\t.word\t_estack\r\n\t.word\tReset_Handler\r\n\t.word\tNMI_Handler\r\n\t.word\tHardFault_Handler\r\n\t.word\tMemManage_Handler\r\n\t.word\tBusFault_Handler\r\n\t.word\tUsageFault_Handler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSVC_Handler\r\n\t.word\tDebugMon_Handler\r\n\t.word\t0\r\n\t.word\tPendSV_Handler\r\n\t.word\tSysTick_Handler\r\n\t.word\tWWDG_IRQHandler\r\n\t.word\tPVD_IRQHandler\r\n\t.word\tTAMPER_STAMP_IRQHandler\r\n\t.word\tRTC_WKUP_IRQHandler\r\n\t.word\tFLASH_IRQHandler\r\n\t.word\tRCC_IRQHandler\r\n\t.word\tEXTI0_IRQHandler\r\n\t.word\tEXTI1_IRQHandler\r\n\t.word\tEXTI2_TS_IRQHandler\r\n\t.word\tEXTI3_IRQHandler\r\n\t.word\tEXTI4_IRQHandler\r\n\t.word\tDMA1_Channel1_IRQHandler\r\n\t.word\tDMA1_Channel2_IRQHandler\r\n\t.word\tDMA1_Channel3_IRQHandler\r\n\t.word\tDMA1_Channel4_IRQHandler\r\n\t.word\tDMA1_Channel5_IRQHandler\r\n\t.word\tDMA1_Channel6_IRQHandler\r\n\t.word\tDMA1_Channel7_IRQHandler\r\n\t.word\tADC1_2_IRQHandler\r\n\t.word\tUSB_HP_CAN1_TX_IRQHandler\r\n\t.word\tUSB_LP_CAN1_RX0_IRQHandler\r\n\t.word\tCAN1_RX1_IRQHandler\r\n\t.word\tCAN1_SCE_IRQHandler\r\n\t.word\tEXTI9_5_IRQHandler\r\n\t.word\tTIM1_BRK_TIM15_IRQHandler\r\n\t.word\tTIM1_UP_TIM16_IRQHandler\r\n\t.word\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.word\tTIM1_CC_IRQHandler\r\n\t.word\tTIM2_IRQHandler\r\n\t.word\tTIM3_IRQHandler\r\n\t.word\tTIM4_IRQHandler\r\n\t.word\tI2C1_EV_IRQHandler\r\n\t.word\tI2C1_ER_IRQHandler\r\n\t.word\tI2C2_EV_IRQHandler\r\n\t.word\tI2C2_ER_IRQHandler\r\n\t.word\tSPI1_IRQHandler\r\n\t.word\tSPI2_IRQHandler\r\n\t.word\tUSART1_IRQHandler\r\n\t.word\tUSART2_IRQHandler\r\n\t.word\tUSART3_IRQHandler\r\n\t.word\tEXTI15_10_IRQHandler\r\n\t.word\tRTC_Alarm_IRQHandler\r\n\t.word\tUSBWakeUp_IRQHandler\r\n\t.word\tTIM8_BRK_IRQHandler\r\n\t.word\tTIM8_UP_IRQHandler\r\n\t.word\tTIM8_TRG_COM_IRQHandler\r\n\t.word\tTIM8_CC_IRQHandler\r\n\t.word\tADC3_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSPI3_IRQHandler\r\n\t.word\tUART4_IRQHandler\r\n\t.word\tUART5_IRQHandler\r\n\t.word\tTIM6_DAC_IRQHandler\r\n\t.word\tTIM7_IRQHandler\r\n\t.word\tDMA2_Channel1_IRQHandler\r\n\t.word\tDMA2_Channel2_IRQHandler\r\n\t.word\tDMA2_Channel3_IRQHandler\r\n\t.word\tDMA2_Channel4_IRQHandler\r\n\t.word\tDMA2_Channel5_IRQHandler\r\n\t.word\tADC4_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCOMP1_2_3_IRQHandler\r\n\t.word\tCOMP4_5_6_IRQHandler\r\n\t.word\tCOMP7_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tUSB_HP_IRQHandler\r\n\t.word\tUSB_LP_IRQHandler\r\n\t.word\tUSBWakeUp_RMP_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tFPU_IRQHandler\r\n\r\n/*******************************************************************************\r\n*\r\n* Provide weak aliases for each Exception handler to the Default_Handler.\r\n* As they are weak aliases, any function with the same name will override\r\n* this definition.\r\n*\r\n*******************************************************************************/\r\n\r\n .weak\tNMI_Handler\r\n\t.thumb_set NMI_Handler,Default_Handler\r\n\r\n .weak\tHardFault_Handler\r\n\t.thumb_set HardFault_Handler,Default_Handler\r\n\r\n .weak\tMemManage_Handler\r\n\t.thumb_set MemManage_Handler,Default_Handler\r\n\r\n .weak\tBusFault_Handler\r\n\t.thumb_set BusFault_Handler,Default_Handler\r\n\r\n\t.weak\tUsageFault_Handler\r\n\t.thumb_set UsageFault_Handler,Default_Handler\r\n\r\n\t.weak\tSVC_Handler\r\n\t.thumb_set SVC_Handler,Default_Handler\r\n\r\n\t.weak\tDebugMon_Handler\r\n\t.thumb_set DebugMon_Handler,Default_Handler\r\n\r\n\t.weak\tPendSV_Handler\r\n\t.thumb_set PendSV_Handler,Default_Handler\r\n\r\n\t.weak\tSysTick_Handler\r\n\t.thumb_set SysTick_Handler,Default_Handler\r\n\r\n\t.weak\tWWDG_IRQHandler\r\n\t.thumb_set WWDG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tPVD_IRQHandler\r\n\t.thumb_set PVD_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTAMPER_STAMP_IRQHandler\r\n\t.thumb_set TAMPER_STAMP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_WKUP_IRQHandler\r\n\t.thumb_set RTC_WKUP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFLASH_IRQHandler\r\n\t.thumb_set FLASH_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRCC_IRQHandler\r\n\t.thumb_set RCC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI0_IRQHandler\r\n\t.thumb_set EXTI0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI1_IRQHandler\r\n\t.thumb_set EXTI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI2_TS_IRQHandler\r\n\t.thumb_set EXTI2_TS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI3_IRQHandler\r\n\t.thumb_set EXTI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI4_IRQHandler\r\n\t.thumb_set EXTI4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel1_IRQHandler\r\n\t.thumb_set DMA1_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel2_IRQHandler\r\n\t.thumb_set DMA1_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel3_IRQHandler\r\n\t.thumb_set DMA1_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel4_IRQHandler\r\n\t.thumb_set DMA1_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel5_IRQHandler\r\n\t.thumb_set DMA1_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel6_IRQHandler\r\n\t.thumb_set DMA1_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel7_IRQHandler\r\n\t.thumb_set DMA1_Channel7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC1_2_IRQHandler\r\n\t.thumb_set ADC1_2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_HP_CAN1_TX_IRQHandler\r\n\t.thumb_set USB_HP_CAN1_TX_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_LP_CAN1_RX0_IRQHandler\r\n\t.thumb_set USB_LP_CAN1_RX0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN1_RX1_IRQHandler\r\n\t.thumb_set CAN1_RX1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCAN1_SCE_IRQHandler\r\n\t.thumb_set CAN1_SCE_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI9_5_IRQHandler\r\n\t.thumb_set EXTI9_5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_BRK_TIM15_IRQHandler\r\n\t.thumb_set TIM1_BRK_TIM15_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_UP_TIM16_IRQHandler\r\n\t.thumb_set TIM1_UP_TIM16_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.thumb_set TIM1_TRG_COM_TIM17_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_CC_IRQHandler\r\n\t.thumb_set TIM1_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM2_IRQHandler\r\n\t.thumb_set TIM2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM3_IRQHandler\r\n\t.thumb_set TIM3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM4_IRQHandler\r\n\t.thumb_set TIM4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_EV_IRQHandler\r\n\t.thumb_set I2C1_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_ER_IRQHandler\r\n\t.thumb_set I2C1_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_EV_IRQHandler\r\n\t.thumb_set I2C2_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_ER_IRQHandler\r\n\t.thumb_set I2C2_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI1_IRQHandler\r\n\t.thumb_set SPI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI2_IRQHandler\r\n\t.thumb_set SPI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART1_IRQHandler\r\n\t.thumb_set USART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART2_IRQHandler\r\n\t.thumb_set USART2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART3_IRQHandler\r\n\t.thumb_set USART3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI15_10_IRQHandler\r\n\t.thumb_set EXTI15_10_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_Alarm_IRQHandler\r\n\t.thumb_set RTC_Alarm_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSBWakeUp_IRQHandler\r\n\t.thumb_set USBWakeUp_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_BRK_IRQHandler\r\n\t.thumb_set TIM8_BRK_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_UP_IRQHandler\r\n\t.thumb_set TIM8_UP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_TRG_COM_IRQHandler\r\n\t.thumb_set TIM8_TRG_COM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_CC_IRQHandler\r\n\t.thumb_set TIM8_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC3_IRQHandler\r\n\t.thumb_set ADC3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI3_IRQHandler\r\n\t.thumb_set SPI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUART4_IRQHandler\r\n\t.thumb_set UART4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUART5_IRQHandler\r\n\t.thumb_set UART5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM6_DAC_IRQHandler\r\n\t.thumb_set TIM6_DAC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM7_IRQHandler\r\n\t.thumb_set TIM7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel1_IRQHandler\r\n\t.thumb_set DMA2_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel2_IRQHandler\r\n\t.thumb_set DMA2_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel3_IRQHandler\r\n\t.thumb_set DMA2_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel4_IRQHandler\r\n\t.thumb_set DMA2_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel5_IRQHandler\r\n\t.thumb_set DMA2_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC4_IRQHandler\r\n\t.thumb_set ADC4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP1_2_3_IRQHandler\r\n\t.thumb_set COMP1_2_3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP4_5_6_IRQHandler\r\n\t.thumb_set COMP4_5_6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP7_IRQHandler\r\n\t.thumb_set COMP7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_HP_IRQHandler\r\n\t.thumb_set USB_HP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_LP_IRQHandler\r\n\t.thumb_set USB_LP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSBWakeUp_RMP_IRQHandler\r\n\t.thumb_set USBWakeUp_RMP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFPU_IRQHandler\r\n\t.thumb_set FPU_IRQHandler,Default_Handler\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/main.d", "content": "Core/Src/main.o: ../Core/Src/main.c ../Core/Inc/stm32f30x.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h \\\n ../Core/Inc/expo_lut.h ../Core/Inc/stm32F334_config.h \\\n ../Core/Inc/pin_map.h ../Core/Inc/stm32f30x.h\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n\n../Core/Inc/expo_lut.h:\n\n../Core/Inc/stm32F334_config.h:\n\n../Core/Inc/pin_map.h:\n\n../Core/Inc/stm32f30x.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/main.su", "content": "stm32F334_config.h:116:6:NVIC_Config\t16\tstatic\nstm32F334_config.h:141:6:GPIO_Config\t24\tstatic\nstm32F334_config.h:168:6:delay\t8\tstatic\nstm32F334_config.h:178:6:DAC_Config\t40\tstatic\nstm32F334_config.h:210:6:TIM_Config\t24\tstatic\nmain.c:57:6:SysTick_Handler\t0\tstatic\nmain.c:61:6:loop\t0\tstatic\nmain.c:66:6:setup\t120\tstatic\nmain.c:75:5:main\t8\tstatic\nmain.c:235:6:DMA1_Channel1_IRQHandler\t8\tstatic\nmain.c:243:6:step_increment\t24\tstatic\nmain.c:82:6:TIM3_IRQHandler\t40\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Core/Src/main.c \\\n../Core/Src/syscalls.c \\\n../Core/Src/system_stm32f30x.c \n\nOBJS += \\\n./Core/Src/main.o \\\n./Core/Src/syscalls.o \\\n./Core/Src/system_stm32f30x.o \n\nC_DEPS += \\\n./Core/Src/main.d \\\n./Core/Src/syscalls.d \\\n./Core/Src/system_stm32f30x.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Src/%.o: ../Core/Src/%.c Core/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DUSE_STDPERIPH_DRIVER -DSTM32F334x8 -DDEBUG -c -I../Core/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32F3xx/Include -I../Drivers/CMSIS/Include -Os -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Src\n\nclean-Core-2f-Src:\n\t-$(RM) ./Core/Src/main.d ./Core/Src/main.o ./Core/Src/syscalls.d ./Core/Src/syscalls.o ./Core/Src/system_stm32f30x.d ./Core/Src/system_stm32f30x.o\n\n.PHONY: clean-Core-2f-Src\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/syscalls.d", "content": "Core/Src/syscalls.o: ../Core/Src/syscalls.c\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/syscalls.su", "content": "syscalls.c:70:6:initialise_monitor_handles\t0\tstatic\nsyscalls.c:74:5:_getpid\t0\tstatic\nsyscalls.c:79:5:_kill\t8\tstatic\nsyscalls.c:85:6:_exit\t8\tstatic\nsyscalls.c:91:5:_read\t16\tstatic\nsyscalls.c:103:5:_write\t16\tstatic\nsyscalls.c:114:9:_sbrk\t8\tstatic\nsyscalls.c:137:5:_close\t0\tstatic\nsyscalls.c:143:5:_fstat\t0\tstatic\nsyscalls.c:149:5:_isatty\t0\tstatic\nsyscalls.c:154:5:_lseek\t0\tstatic\nsyscalls.c:159:5:_open\t0\tstatic\nsyscalls.c:165:5:_wait\t8\tstatic\nsyscalls.c:171:5:_unlink\t8\tstatic\nsyscalls.c:177:5:_times\t0\tstatic\nsyscalls.c:182:5:_stat\t0\tstatic\nsyscalls.c:188:5:_link\t8\tstatic\nsyscalls.c:194:5:_fork\t8\tstatic\nsyscalls.c:200:5:_execve\t8\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/system_stm32f30x.d", "content": "Core/Src/system_stm32f30x.o: ../Core/Src/system_stm32f30x.c \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Src/system_stm32f30x.su", "content": "system_stm32f30x.c:164:6:SystemInit\t8\tstatic\nsystem_stm32f30x.c:243:6:SystemCoreClockUpdate\t8\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Startup/startup_stm32.d", "content": "Core/Startup/startup_stm32.o: ../Core/Startup/startup_stm32.s\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Core/Startup/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nS_SRCS += \\\n../Core/Startup/startup_stm32.s \n\nOBJS += \\\n./Core/Startup/startup_stm32.o \n\nS_DEPS += \\\n./Core/Startup/startup_stm32.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Startup/%.o: ../Core/Startup/%.s Core/Startup/subdir.mk\n\tarm-none-eabi-gcc -mcpu=cortex-m4 -g3 -c -x assembler-with-cpp -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\" \"$<\"\n\nclean: clean-Core-2f-Startup\n\nclean-Core-2f-Startup:\n\t-$(RM) ./Core/Startup/startup_stm32.d ./Core/Startup/startup_stm32.o\n\n.PHONY: clean-Core-2f-Startup\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.su", "content": "stm32f30x_adc.c:139:6:ADC_DeInit\t8\tstatic\nstm32f30x_adc.c:168:6:ADC_Init\t8\tstatic\nstm32f30x_adc.c:218:6:ADC_StructInit\t0\tstatic\nstm32f30x_adc.c:239:6:ADC_InjectedInit\t0\tstatic\nstm32f30x_adc.c:276:6:ADC_InjectedStructInit\t0\tstatic\nstm32f30x_adc.c:295:6:ADC_CommonInit\t8\tstatic\nstm32f30x_adc.c:353:6:ADC_CommonStructInit\t0\tstatic\nstm32f30x_adc.c:379:6:ADC_Cmd\t0\tstatic\nstm32f30x_adc.c:402:6:ADC_StartCalibration\t0\tstatic\nstm32f30x_adc.c:416:10:ADC_GetCalibrationValue\t0\tstatic\nstm32f30x_adc.c:430:6:ADC_SetCalibrationValue\t0\tstatic\nstm32f30x_adc.c:448:6:ADC_SelectCalibrationMode\t0\tstatic\nstm32f30x_adc.c:464:12:ADC_GetCalibrationStatus\t0\tstatic\nstm32f30x_adc.c:489:6:ADC_DisableCmd\t0\tstatic\nstm32f30x_adc.c:504:12:ADC_GetDisableCmdStatus\t0\tstatic\nstm32f30x_adc.c:532:6:ADC_VoltageRegulatorCmd\t0\tstatic\nstm32f30x_adc.c:576:6:ADC_SelectDifferentialMode\t0\tstatic\nstm32f30x_adc.c:602:6:ADC_SelectQueueOfContextMode\t0\tstatic\nstm32f30x_adc.c:627:6:ADC_AutoDelayCmd\t0\tstatic\nstm32f30x_adc.c:694:6:ADC_AnalogWatchdogCmd\t0\tstatic\nstm32f30x_adc.c:719:6:ADC_AnalogWatchdog1ThresholdsConfig\t0\tstatic\nstm32f30x_adc.c:744:6:ADC_AnalogWatchdog2ThresholdsConfig\t8\tstatic\nstm32f30x_adc.c:768:6:ADC_AnalogWatchdog3ThresholdsConfig\t8\tstatic\nstm32f30x_adc.c:808:6:ADC_AnalogWatchdog1SingleChannelConfig\t0\tstatic\nstm32f30x_adc.c:849:6:ADC_AnalogWatchdog2SingleChannelConfig\t8\tstatic\nstm32f30x_adc.c:890:6:ADC_AnalogWatchdog3SingleChannelConfig\t8\tstatic\nstm32f30x_adc.c:948:6:ADC_TempSensorCmd\t0\tstatic\nstm32f30x_adc.c:972:6:ADC_VrefintCmd\t0\tstatic\nstm32f30x_adc.c:1013:6:ADC_VbatCmd\t0\tstatic\nstm32f30x_adc.c:1128:6:ADC_RegularChannelConfig\t12\tstatic\nstm32f30x_adc.c:1235:6:ADC_RegularChannelSequencerLengthConfig\t0\tstatic\nstm32f30x_adc.c:1275:6:ADC_ExternalTriggerConfig\t0\tstatic\nstm32f30x_adc.c:1292:6:ADC_StartConversion\t0\tstatic\nstm32f30x_adc.c:1306:12:ADC_GetStartConversionStatus\t0\tstatic\nstm32f30x_adc.c:1331:6:ADC_StopConversion\t0\tstatic\nstm32f30x_adc.c:1349:6:ADC_DiscModeChannelCountConfig\t0\tstatic\nstm32f30x_adc.c:1376:6:ADC_DiscModeCmd\t0\tstatic\nstm32f30x_adc.c:1398:10:ADC_GetConversionValue\t0\tstatic\nstm32f30x_adc.c:1415:10:ADC_GetDualModeConversionValue\t0\tstatic\nstm32f30x_adc.c:1463:6:ADC_SetChannelOffset1\t8\tstatic\nstm32f30x_adc.c:1506:6:ADC_SetChannelOffset2\t8\tstatic\nstm32f30x_adc.c:1549:6:ADC_SetChannelOffset3\t8\tstatic\nstm32f30x_adc.c:1592:6:ADC_SetChannelOffset4\t8\tstatic\nstm32f30x_adc.c:1615:6:ADC_ChannelOffset1Cmd\t0\tstatic\nstm32f30x_adc.c:1640:6:ADC_ChannelOffset2Cmd\t0\tstatic\nstm32f30x_adc.c:1665:6:ADC_ChannelOffset3Cmd\t0\tstatic\nstm32f30x_adc.c:1690:6:ADC_ChannelOffset4Cmd\t0\tstatic\nstm32f30x_adc.c:1741:6:ADC_DMACmd\t0\tstatic\nstm32f30x_adc.c:1767:6:ADC_DMAConfig\t0\tstatic\nstm32f30x_adc.c:1840:6:ADC_InjectedChannelSampleTimeConfig\t8\tstatic\nstm32f30x_adc.c:1879:6:ADC_StartInjectedConversion\t0\tstatic\nstm32f30x_adc.c:1894:6:ADC_StopInjectedConversion\t0\tstatic\nstm32f30x_adc.c:1908:12:ADC_GetStartInjectedConversionStatus\t0\tstatic\nstm32f30x_adc.c:1937:6:ADC_AutoInjectedConvCmd\t0\tstatic\nstm32f30x_adc.c:1963:6:ADC_InjectedDiscModeCmd\t0\tstatic\nstm32f30x_adc.c:1991:10:ADC_GetInjectedConversionValue\t8\tstatic\nstm32f30x_adc.c:2124:6:ADC_ITConfig\t0\tstatic\nstm32f30x_adc.c:2161:12:ADC_GetFlagStatus\t0\tstatic\nstm32f30x_adc.c:2201:6:ADC_ClearFlag\t0\tstatic\nstm32f30x_adc.c:2239:12:ADC_GetCommonFlagStatus\t0\tstatic\nstm32f30x_adc.c:2300:6:ADC_ClearCommonFlag\t0\tstatic\nstm32f30x_adc.c:2336:10:ADC_GetITStatus\t0\tstatic\nstm32f30x_adc.c:2376:6:ADC_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.su", "content": "stm32f30x_can.c:152:6:CAN_DeInit\t8\tstatic\nstm32f30x_can.c:172:9:CAN_Init\t8\tstatic\nstm32f30x_can.c:309:6:CAN_FilterInit\t12\tstatic\nstm32f30x_can.c:400:6:CAN_StructInit\t0\tstatic\nstm32f30x_can.c:443:6:CAN_SlaveStartBank\t0\tstatic\nstm32f30x_can.c:468:6:CAN_DBGFreeze\t0\tstatic\nstm32f30x_can.c:497:6:CAN_TTComModeCmd\t0\tstatic\nstm32f30x_can.c:551:9:CAN_Transmit\t20\tstatic\nstm32f30x_can.c:623:9:CAN_TransmitStatus\t0\tstatic\nstm32f30x_can.c:677:6:CAN_CancelTransmit\t0\tstatic\nstm32f30x_can.c:724:6:CAN_Receive\t8\tstatic\nstm32f30x_can.c:773:6:CAN_FIFORelease\t0\tstatic\nstm32f30x_can.c:796:9:CAN_MessagePending\t0\tstatic\nstm32f30x_can.c:846:9:CAN_OperatingModeRequest\t0\tstatic\nstm32f30x_can.c:927:9:CAN_Sleep\t0\tstatic\nstm32f30x_can.c:952:9:CAN_WakeUp\t0\tstatic\nstm32f30x_can.c:1014:9:CAN_GetLastErrorCode\t0\tstatic\nstm32f30x_can.c:1039:9:CAN_GetReceiveErrorCounter\t0\tstatic\nstm32f30x_can.c:1059:9:CAN_GetLSBTransmitErrorCounter\t0\tstatic\nstm32f30x_can.c:1218:6:CAN_ITConfig\t0\tstatic\nstm32f30x_can.c:1258:12:CAN_GetFlagStatus\t0\tstatic\nstm32f30x_can.c:1358:6:CAN_ClearFlag\t0\tstatic\nstm32f30x_can.c:1418:10:CAN_GetITStatus\t0\tstatic\nstm32f30x_can.c:1522:6:CAN_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.su", "content": "stm32f30x_comp.c:214:6:COMP_DeInit\t0\tstatic\nstm32f30x_comp.c:245:6:COMP_Init\t12\tstatic\nstm32f30x_comp.c:287:6:COMP_StructInit\t0\tstatic\nstm32f30x_comp.c:314:6:COMP_Cmd\t0\tstatic\nstm32f30x_comp.c:344:6:COMP_SwitchCmd\t0\tstatic\nstm32f30x_comp.c:380:10:COMP_GetOutputLevel\t0\tstatic\nstm32f30x_comp.c:437:6:COMP_WindowCmd\t0\tstatic\nstm32f30x_comp.c:482:6:COMP_LockConfig\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.su", "content": "stm32f30x_crc.c:95:6:CRC_DeInit\t0\tstatic\nstm32f30x_crc.c:114:6:CRC_ResetDR\t0\tstatic\nstm32f30x_crc.c:130:6:CRC_PolynomialSizeSelect\t0\tstatic\nstm32f30x_crc.c:159:6:CRC_ReverseInputDataSelect\t0\tstatic\nstm32f30x_crc.c:185:6:CRC_ReverseOutputDataCmd\t0\tstatic\nstm32f30x_crc.c:208:6:CRC_SetInitRegister\t0\tstatic\nstm32f30x_crc.c:218:6:CRC_SetPolynomial\t0\tstatic\nstm32f30x_crc.c:244:10:CRC_CalcCRC\t0\tstatic\nstm32f30x_crc.c:256:10:CRC_CalcCRC16bits\t0\tstatic\nstm32f30x_crc.c:268:10:CRC_CalcCRC8bits\t0\tstatic\nstm32f30x_crc.c:281:10:CRC_CalcBlockCRC\t0\tstatic\nstm32f30x_crc.c:297:10:CRC_GetCRC\t0\tstatic\nstm32f30x_crc.c:323:6:CRC_SetIDRegister\t0\tstatic\nstm32f30x_crc.c:333:9:CRC_GetIDRegister\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.su", "content": "stm32f30x_dac.c:176:6:DAC_DeInit\t8\tstatic\nstm32f30x_dac.c:209:6:DAC_Init\t12\tstatic\nstm32f30x_dac.c:247:6:DAC_StructInit\t0\tstatic\nstm32f30x_dac.c:273:6:DAC_Cmd\t0\tstatic\nstm32f30x_dac.c:303:6:DAC_SoftwareTriggerCmd\t0\tstatic\nstm32f30x_dac.c:331:6:DAC_DualSoftwareTriggerCmd\t0\tstatic\nstm32f30x_dac.c:366:6:DAC_WaveGenerationCmd\t0\tstatic\nstm32f30x_dac.c:397:6:DAC_SetChannel1Data\t8\tstatic\nstm32f30x_dac.c:425:6:DAC_SetChannel2Data\t8\tstatic\nstm32f30x_dac.c:458:6:DAC_SetDualChannelData\t0\tstatic\nstm32f30x_dac.c:494:10:DAC_GetDataOutputValue\t8\tstatic\nstm32f30x_dac.c:540:6:DAC_DMACmd\t0\tstatic\nstm32f30x_dac.c:591:6:DAC_ITConfig\t0\tstatic\nstm32f30x_dac.c:625:12:DAC_GetFlagStatus\t0\tstatic\nstm32f30x_dac.c:661:6:DAC_ClearFlag\t0\tstatic\nstm32f30x_dac.c:686:10:DAC_GetITStatus\t0\tstatic\nstm32f30x_dac.c:726:6:DAC_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.su", "content": "stm32f30x_dbgmcu.c:73:10:DBGMCU_GetREVID\t0\tstatic\nstm32f30x_dbgmcu.c:83:10:DBGMCU_GetDEVID\t0\tstatic\nstm32f30x_dbgmcu.c:115:6:DBGMCU_Config\t0\tstatic\nstm32f30x_dbgmcu.c:154:6:DBGMCU_APB1PeriphConfig\t0\tstatic\nstm32f30x_dbgmcu.c:184:6:DBGMCU_APB2PeriphConfig\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.su", "content": "stm32f30x_dma.c:141:6:DMA_DeInit\t0\tstatic\nstm32f30x_dma.c:235:6:DMA_Init\t8\tstatic\nstm32f30x_dma.c:293:6:DMA_StructInit\t0\tstatic\nstm32f30x_dma.c:328:6:DMA_Cmd\t0\tstatic\nstm32f30x_dma.c:387:6:DMA_SetCurrDataCounter\t0\tstatic\nstm32f30x_dma.c:405:10:DMA_GetCurrDataCounter\t0\tstatic\nstm32f30x_dma.c:481:6:DMA_ITConfig\t0\tstatic\nstm32f30x_dma.c:561:12:DMA_GetFlagStatus\t0\tstatic\nstm32f30x_dma.c:657:6:DMA_ClearFlag\t0\tstatic\nstm32f30x_dma.c:736:10:DMA_GetITStatus\t0\tstatic\nstm32f30x_dma.c:832:6:DMA_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.su", "content": "stm32f30x_exti.c:124:6:EXTI_DeInit\t0\tstatic\nstm32f30x_exti.c:154:6:EXTI_Init\t16\tstatic\nstm32f30x_exti.c:213:6:EXTI_StructInit\t0\tstatic\nstm32f30x_exti.c:228:6:EXTI_GenerateSWInterrupt\t8\tstatic\nstm32f30x_exti.c:262:12:EXTI_GetFlagStatus\t0\tstatic\nstm32f30x_exti.c:286:6:EXTI_ClearFlag\t0\tstatic\nstm32f30x_exti.c:300:10:EXTI_GetITStatus\t0\tstatic\nstm32f30x_exti.c:325:6:EXTI_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.su", "content": "stm32f30x_flash.c:130:6:FLASH_SetLatency\t0\tstatic\nstm32f30x_flash.c:156:6:FLASH_HalfCycleAccessCmd\t0\tstatic\nstm32f30x_flash.c:177:6:FLASH_PrefetchBufferCmd\t0\tstatic\nstm32f30x_flash.c:227:6:FLASH_Unlock\t0\tstatic\nstm32f30x_flash.c:242:6:FLASH_Lock\t0\tstatic\nstm32f30x_flash.c:482:6:FLASH_OB_Unlock\t0\tstatic\nstm32f30x_flash.c:497:6:FLASH_OB_Lock\t0\tstatic\nstm32f30x_flash.c:508:6:FLASH_OB_Launch\t0\tstatic\nstm32f30x_flash.c:979:9:FLASH_OB_GetUser\t0\tstatic\nstm32f30x_flash.c:990:10:FLASH_OB_GetWRP\t0\tstatic\nstm32f30x_flash.c:1001:12:FLASH_OB_GetRDP\t0\tstatic\nstm32f30x_flash.c:1041:6:FLASH_ITConfig\t0\tstatic\nstm32f30x_flash.c:1069:12:FLASH_GetFlagStatus\t0\tstatic\nstm32f30x_flash.c:1097:6:FLASH_ClearFlag\t0\tstatic\nstm32f30x_flash.c:1112:14:FLASH_GetStatus\t0\tstatic\nstm32f30x_flash.c:1148:14:FLASH_WaitForLastOperation\t8\tstatic\nstm32f30x_flash.c:260:14:FLASH_ErasePage\t16\tstatic\nstm32f30x_flash.c:298:14:FLASH_EraseAllPages\t8\tstatic\nstm32f30x_flash.c:333:14:FLASH_ProgramWord\t24\tstatic\nstm32f30x_flash.c:391:14:FLASH_ProgramHalfWord\t16\tstatic\nstm32f30x_flash.c:521:14:FLASH_OB_Erase\t16\tstatic\nstm32f30x_flash.c:591:14:FLASH_OB_EnableWRP\t8\tstatic\nstm32f30x_flash.c:665:14:FLASH_OB_RDPConfig\t16\tstatic\nstm32f30x_flash.c:730:14:FLASH_OB_UserConfig\t24\tstatic\nstm32f30x_flash.c:774:14:FLASH_OB_BOOTConfig\t16\tstatic\nstm32f30x_flash.c:816:14:FLASH_OB_VDDAConfig\t16\tstatic\nstm32f30x_flash.c:858:14:FLASH_OB_SRAMParityConfig\t16\tstatic\nstm32f30x_flash.c:904:14:FLASH_OB_WriteUser\t16\tstatic\nstm32f30x_flash.c:948:14:FLASH_ProgramOptionByteData\t16\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.su", "content": "stm32f30x_fmc.c:121:6:FMC_NORSRAMDeInit\t0\tstatic\nstm32f30x_fmc.c:148:6:FMC_NORSRAMInit\t12\tstatic\nstm32f30x_fmc.c:234:6:FMC_NORSRAMStructInit\t12\tstatic\nstm32f30x_fmc.c:278:6:FMC_NORSRAMCmd\t0\tstatic\nstm32f30x_fmc.c:351:6:FMC_NANDDeInit\t0\tstatic\nstm32f30x_fmc.c:382:6:FMC_NANDInit\t12\tstatic\nstm32f30x_fmc.c:447:6:FMC_NANDStructInit\t0\tstatic\nstm32f30x_fmc.c:476:6:FMC_NANDCmd\t0\tstatic\nstm32f30x_fmc.c:516:6:FMC_NANDECCCmd\t0\tstatic\nstm32f30x_fmc.c:555:10:FMC_GetECC\t0\tstatic\nstm32f30x_fmc.c:619:6:FMC_PCCARDDeInit\t0\tstatic\nstm32f30x_fmc.c:636:6:FMC_PCCARDInit\t8\tstatic\nstm32f30x_fmc.c:688:6:FMC_PCCARDStructInit\t0\tstatic\nstm32f30x_fmc.c:714:6:FMC_PCCARDCmd\t0\tstatic\nstm32f30x_fmc.c:764:6:FMC_ITConfig\t0\tstatic\nstm32f30x_fmc.c:823:12:FMC_GetFlagStatus\t0\tstatic\nstm32f30x_fmc.c:872:6:FMC_ClearFlag\t0\tstatic\nstm32f30x_fmc.c:908:10:FMC_GetITStatus\t0\tstatic\nstm32f30x_fmc.c:964:6:FMC_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.su", "content": "stm32f30x_gpio.c:121:6:GPIO_DeInit\t8\tstatic\nstm32f30x_gpio.c:184:6:GPIO_Init\t24\tstatic\nstm32f30x_gpio.c:243:6:GPIO_StructInit\t0\tstatic\nstm32f30x_gpio.c:264:6:GPIO_PinLockConfig\t0\tstatic\nstm32f30x_gpio.c:310:9:GPIO_ReadInputDataBit\t0\tstatic\nstm32f30x_gpio.c:334:10:GPIO_ReadInputData\t0\tstatic\nstm32f30x_gpio.c:351:9:GPIO_ReadOutputDataBit\t0\tstatic\nstm32f30x_gpio.c:375:10:GPIO_ReadOutputData\t0\tstatic\nstm32f30x_gpio.c:392:6:GPIO_SetBits\t0\tstatic\nstm32f30x_gpio.c:410:6:GPIO_ResetBits\t0\tstatic\nstm32f30x_gpio.c:432:6:GPIO_WriteBit\t0\tstatic\nstm32f30x_gpio.c:456:6:GPIO_Write\t0\tstatic\nstm32f30x_gpio.c:513:6:GPIO_PinAFConfig\t8\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.su", "content": "stm32f30x_hrtim.c:3463:6:HRTIM_TimingUnitBase_Config\t0\tstatic\nstm32f30x_hrtim.c:3793:7:HRTIM_OutputConfig\t16\tstatic\nstm32f30x_hrtim.c:3872:13:HRTIM_ExternalEventConfig\t12\tstatic\nstm32f30x_hrtim.c:3632:7:HRTIM_CompareUnitConfig.isra.0.constprop\t0\tstatic\nstm32f30x_hrtim.c:228:6:HRTIM_SimpleBase_Init\t4\tstatic\nstm32f30x_hrtim.c:251:6:HRTIM_DeInit\t8\tstatic\nstm32f30x_hrtim.c:268:6:HRTIM_SimpleOC_Init\t0\tstatic\nstm32f30x_hrtim.c:288:6:HRTIM_SimplePWM_Init\t0\tstatic\nstm32f30x_hrtim.c:306:6:HRTIM_SimpleCapture_Init\t0\tstatic\nstm32f30x_hrtim.c:327:6:HRTIM_SimpleOnePulse_Init\t0\tstatic\nstm32f30x_hrtim.c:347:6:HRTIM_Waveform_Init\t24\tstatic\nstm32f30x_hrtim.c:417:6:HRTIM_DLLCalibrationStart\t0\tstatic\nstm32f30x_hrtim.c:453:6:HRTIM_SimpleBaseStart\t0\tstatic\nstm32f30x_hrtim.c:471:6:HRTIM_SimpleBaseStop\t0\tstatic\nstm32f30x_hrtim.c:500:6:HRTIM_SimpleOCStart\t0\tstatic\nstm32f30x_hrtim.c:535:6:HRTIM_SimpleOCStop\t0\tstatic\nstm32f30x_hrtim.c:569:6:HRTIM_SimplePWMStart\t0\tstatic\nstm32f30x_hrtim.c:603:6:HRTIM_SimplePWMStop\t0\tstatic\nstm32f30x_hrtim.c:632:6:HRTIM_SimpleCaptureStart\t0\tstatic\nstm32f30x_hrtim.c:653:6:HRTIM_SimpleCaptureStop\t8\tstatic\nstm32f30x_hrtim.c:707:6:HRTIM_SimpleOnePulseStart\t0\tstatic\nstm32f30x_hrtim.c:741:6:HRTIM_SimpleOnePulseStop\t0\tstatic\nstm32f30x_hrtim.c:769:6:HRTIM_WaveformCounterStart\t0\tstatic\nstm32f30x_hrtim.c:790:6:HRTIM_WaveformCounterStop\t0\tstatic\nstm32f30x_hrtim.c:815:6:HRTIM_WaveformOutputStart\t0\tstatic\nstm32f30x_hrtim.c:840:6:HRTIM_WaveformOutputStop\t0\tstatic\nstm32f30x_hrtim.c:880:6:HRTIM_ITConfig\t0\tstatic\nstm32f30x_hrtim.c:937:6:HRTIM_ITCommonConfig\t0\tstatic\nstm32f30x_hrtim.c:980:6:HRTIM_ClearFlag\t0\tstatic\nstm32f30x_hrtim.c:1021:6:HRTIM_ClearCommonFlag\t0\tstatic\nstm32f30x_hrtim.c:1057:6:HRTIM_ClearITPendingBit\t0\tstatic\nstm32f30x_hrtim.c:1098:6:HRTIM_ClearCommonITPendingBit\t0\tstatic\nstm32f30x_hrtim.c:1135:12:HRTIM_GetFlagStatus\t0\tstatic\nstm32f30x_hrtim.c:1194:12:HRTIM_GetCommonFlagStatus\t0\tstatic\nstm32f30x_hrtim.c:1240:10:HRTIM_GetITStatus\t0\tstatic\nstm32f30x_hrtim.c:1306:10:HRTIM_GetCommonITStatus\t0\tstatic\nstm32f30x_hrtim.c:1359:6:HRTIM_DMACmd\t0\tstatic\nstm32f30x_hrtim.c:1446:6:HRTIM_SimpleOCChannelConfig\t80\tstatic\nstm32f30x_hrtim.c:1578:6:HRTIM_SimplePWMChannelConfig\t80\tstatic\nstm32f30x_hrtim.c:1664:6:HRTIM_SimpleCaptureChannelConfig\t48\tstatic\nstm32f30x_hrtim.c:1728:6:HRTIM_SimpleOnePulseChannelConfig\t96\tstatic\nstm32f30x_hrtim.c:1832:6:HRTIM_WaveformTimerConfig\t16\tstatic\nstm32f30x_hrtim.c:1918:7:HRTIM_WaveformCompareConfig\t0\tstatic\nstm32f30x_hrtim.c:2011:6:HRTIM_MasterSetCompare\t0\tstatic\nstm32f30x_hrtim.c:2062:6:HRTIM_SlaveSetCompare\t0\tstatic\nstm32f30x_hrtim.c:2114:6:HRTIM_WaveformCaptureConfig\t0\tstatic\nstm32f30x_hrtim.c:2158:6:HRTIM_WaveformOutputConfig\t0\tstatic\nstm32f30x_hrtim.c:2197:6:HRTIM_TimerEventFilteringConfig\t0\tstatic\nstm32f30x_hrtim.c:2313:6:HRTIM_DeadTimeConfig\t8\tstatic\nstm32f30x_hrtim.c:2359:6:HRTIM_ChopperModeConfig\t8\tstatic\nstm32f30x_hrtim.c:2414:6:HRTIM_BurstDMAConfig\t0\tstatic\nstm32f30x_hrtim.c:2465:6:HRTIM_SynchronizationConfig\t0\tstatic\nstm32f30x_hrtim.c:2498:6:HRTIM_BurstModeConfig\t0\tstatic\nstm32f30x_hrtim.c:2558:6:HRTIM_EventConfig\t0\tstatic\nstm32f30x_hrtim.c:2585:6:HRTIM_EventPrescalerConfig\t0\tstatic\nstm32f30x_hrtim.c:2615:6:HRTIM_FaultConfig\t12\tstatic\nstm32f30x_hrtim.c:2700:6:HRTIM_FaultPrescalerConfig\t0\tstatic\nstm32f30x_hrtim.c:2733:6:HRTIM_FaultModeCtl\t8\tstatic\nstm32f30x_hrtim.c:2800:6:HRTIM_ADCTriggerConfig\t0\tstatic\nstm32f30x_hrtim.c:2868:6:HRTIM_BurstModeCtl\t0\tstatic\nstm32f30x_hrtim.c:2898:6:HRTIM_SoftwareCapture\t0\tstatic\nstm32f30x_hrtim.c:2939:6:HRTIM_SoftwareUpdate\t0\tstatic\nstm32f30x_hrtim.c:2965:6:HRTIM_SoftwareReset\t0\tstatic\nstm32f30x_hrtim.c:3002:6:HRTIM_WaveformSetOutputLevel\t0\tstatic\nstm32f30x_hrtim.c:3087:10:HRTIM_GetCapturedValue\t0\tstatic\nstm32f30x_hrtim.c:3139:10:HRTIM_WaveformGetOutputLevel\t0\tstatic\nstm32f30x_hrtim.c:3210:10:HRTIM_WaveformGetOutputState\t0\tstatic\nstm32f30x_hrtim.c:3320:10:HRTIM_GetDelayedProtectionStatus\t0\tstatic\nstm32f30x_hrtim.c:3380:10:HRTIM_GetBurstStatus\t0\tstatic\nstm32f30x_hrtim.c:3399:10:HRTIM_GetCurrentPushPullStatus\t0\tstatic\nstm32f30x_hrtim.c:3423:10:HRTIM_GetIdlePushPullStatus\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.su", "content": "stm32f30x_i2c.c:145:6:I2C_DeInit\t8\tstatic\nstm32f30x_i2c.c:174:6:I2C_Init\t8\tstatic\nstm32f30x_i2c.c:253:6:I2C_StructInit\t0\tstatic\nstm32f30x_i2c.c:279:6:I2C_Cmd\t0\tstatic\nstm32f30x_i2c.c:302:6:I2C_SoftwareResetCmd\t0\tstatic\nstm32f30x_i2c.c:334:6:I2C_ITConfig\t0\tstatic\nstm32f30x_i2c.c:360:6:I2C_StretchClockCmd\t0\tstatic\nstm32f30x_i2c.c:385:6:I2C_StopModeCmd\t0\tstatic\nstm32f30x_i2c.c:410:6:I2C_DualAddressCmd\t0\tstatic\nstm32f30x_i2c.c:444:6:I2C_OwnAddress2Config\t0\tstatic\nstm32f30x_i2c.c:474:6:I2C_GeneralCallCmd\t0\tstatic\nstm32f30x_i2c.c:499:6:I2C_SlaveByteControlCmd\t0\tstatic\nstm32f30x_i2c.c:524:6:I2C_SlaveAddressConfig\t0\tstatic\nstm32f30x_i2c.c:553:6:I2C_10BitAddressingModeCmd\t0\tstatic\nstm32f30x_i2c.c:618:6:I2C_AutoEndCmd\t0\tstatic\nstm32f30x_i2c.c:643:6:I2C_ReloadCmd\t0\tstatic\nstm32f30x_i2c.c:667:6:I2C_NumberOfBytesConfig\t0\tstatic\nstm32f30x_i2c.c:696:6:I2C_MasterRequestConfig\t0\tstatic\nstm32f30x_i2c.c:722:6:I2C_GenerateSTART\t0\tstatic\nstm32f30x_i2c.c:747:6:I2C_GenerateSTOP\t0\tstatic\nstm32f30x_i2c.c:774:6:I2C_10BitAddressHeaderCmd\t0\tstatic\nstm32f30x_i2c.c:799:6:I2C_AcknowledgeConfig\t0\tstatic\nstm32f30x_i2c.c:822:9:I2C_GetAddressMatched\t0\tstatic\nstm32f30x_i2c.c:836:10:I2C_GetTransferDirection\t0\tstatic\nstm32f30x_i2c.c:880:6:I2C_TransferHandling\t12\tstatic\nstm32f30x_i2c.c:951:6:I2C_SMBusAlertCmd\t0\tstatic\nstm32f30x_i2c.c:976:6:I2C_ClockTimeoutCmd\t0\tstatic\nstm32f30x_i2c.c:1001:6:I2C_ExtendedClockTimeoutCmd\t0\tstatic\nstm32f30x_i2c.c:1027:6:I2C_IdleClockTimeoutCmd\t0\tstatic\nstm32f30x_i2c.c:1052:6:I2C_TimeoutAConfig\t0\tstatic\nstm32f30x_i2c.c:1079:6:I2C_TimeoutBConfig\t0\tstatic\nstm32f30x_i2c.c:1107:6:I2C_CalculatePEC\t0\tstatic\nstm32f30x_i2c.c:1132:6:I2C_PECRequestCmd\t0\tstatic\nstm32f30x_i2c.c:1155:9:I2C_GetPEC\t0\tstatic\nstm32f30x_i2c.c:1201:10:I2C_ReadRegister\t8\tstatic\nstm32f30x_i2c.c:1244:6:I2C_SendData\t0\tstatic\nstm32f30x_i2c.c:1258:9:I2C_ReceiveData\t0\tstatic\nstm32f30x_i2c.c:1301:6:I2C_DMACmd\t0\tstatic\nstm32f30x_i2c.c:1421:12:I2C_GetFlagStatus\t0\tstatic\nstm32f30x_i2c.c:1465:6:I2C_ClearFlag\t0\tstatic\nstm32f30x_i2c.c:1495:10:I2C_GetITStatus\t0\tstatic\nstm32f30x_i2c.c:1559:6:I2C_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.su", "content": "stm32f30x_iwdg.c:140:6:IWDG_WriteAccessCmd\t0\tstatic\nstm32f30x_iwdg.c:160:6:IWDG_SetPrescaler\t0\tstatic\nstm32f30x_iwdg.c:173:6:IWDG_SetReload\t0\tstatic\nstm32f30x_iwdg.c:186:6:IWDG_ReloadCounter\t0\tstatic\nstm32f30x_iwdg.c:197:6:IWDG_SetWindowValue\t0\tstatic\nstm32f30x_iwdg.c:225:6:IWDG_Enable\t0\tstatic\nstm32f30x_iwdg.c:255:12:IWDG_GetFlagStatus\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.su", "content": "stm32f30x_misc.c:100:6:NVIC_PriorityGroupConfig\t0\tstatic\nstm32f30x_misc.c:118:6:NVIC_Init\t16\tstatic\nstm32f30x_misc.c:161:6:NVIC_SetVectorTable\t0\tstatic\nstm32f30x_misc.c:180:6:NVIC_SystemLPConfig\t0\tstatic\nstm32f30x_misc.c:204:6:SysTick_CLKSourceConfig\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.su", "content": "stm32f30x_opamp.c:144:6:OPAMP_DeInit\t0\tstatic\nstm32f30x_opamp.c:164:6:OPAMP_Init\t8\tstatic\nstm32f30x_opamp.c:192:6:OPAMP_StructInit\t0\tstatic\nstm32f30x_opamp.c:209:6:OPAMP_PGAConfig\t8\tstatic\nstm32f30x_opamp.c:239:6:OPAMP_VrefConfig\t0\tstatic\nstm32f30x_opamp.c:271:6:OPAMP_VrefConnectNonInvertingInput\t0\tstatic\nstm32f30x_opamp.c:297:6:OPAMP_VrefConnectADCCmd\t0\tstatic\nstm32f30x_opamp.c:331:6:OPAMP_TimerControlledMuxConfig\t12\tstatic\nstm32f30x_opamp.c:364:6:OPAMP_TimerControlledMuxCmd\t0\tstatic\nstm32f30x_opamp.c:393:6:OPAMP_Cmd\t0\tstatic\nstm32f30x_opamp.c:424:10:OPAMP_GetOutputLevel\t0\tstatic\nstm32f30x_opamp.c:458:6:OPAMP_OffsetTrimModeSelect\t8\tstatic\nstm32f30x_opamp.c:484:6:OPAMP_OffsetTrimConfig\t12\tstatic\nstm32f30x_opamp.c:517:6:OPAMP_StartCalibration\t0\tstatic\nstm32f30x_opamp.c:562:6:OPAMP_LockConfig\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.su", "content": "stm32f30x_pwr.c:100:6:PWR_DeInit\t8\tstatic\nstm32f30x_pwr.c:114:6:PWR_BackupAccessCmd\t0\tstatic\nstm32f30x_pwr.c:158:6:PWR_PVDLevelConfig\t0\tstatic\nstm32f30x_pwr.c:183:6:PWR_PVDCmd\t0\tstatic\nstm32f30x_pwr.c:219:6:PWR_WakeUpPinCmd\t0\tstatic\nstm32f30x_pwr.c:351:6:PWR_EnterSleepMode\t0\tstatic,ignoring_inline_asm\nstm32f30x_pwr.c:393:6:PWR_EnterSTOPMode\t0\tstatic,ignoring_inline_asm\nstm32f30x_pwr.c:441:6:PWR_EnterSTANDBYMode\t0\tstatic,ignoring_inline_asm\nstm32f30x_pwr.c:488:12:PWR_GetFlagStatus\t0\tstatic\nstm32f30x_pwr.c:514:6:PWR_ClearFlag\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.su", "content": "stm32f30x_rcc.c:189:6:RCC_DeInit\t0\tstatic\nstm32f30x_rcc.c:236:6:RCC_HSEConfig\t0\tstatic\nstm32f30x_rcc.c:295:6:RCC_AdjustHSICalibrationValue\t0\tstatic\nstm32f30x_rcc.c:329:6:RCC_HSICmd\t0\tstatic\nstm32f30x_rcc.c:356:6:RCC_LSEConfig\t0\tstatic\nstm32f30x_rcc.c:382:6:RCC_LSEDriveConfig\t0\tstatic\nstm32f30x_rcc.c:406:6:RCC_LSICmd\t0\tstatic\nstm32f30x_rcc.c:430:6:RCC_PLLConfig\t8\tstatic\nstm32f30x_rcc.c:454:6:RCC_PLLCmd\t0\tstatic\nstm32f30x_rcc.c:469:6:RCC_PREDIV1Config\t0\tstatic\nstm32f30x_rcc.c:498:6:RCC_ClockSecuritySystemCmd\t0\tstatic\nstm32f30x_rcc.c:565:6:RCC_MCOConfig\t0\tstatic\nstm32f30x_rcc.c:681:6:RCC_SYSCLKConfig\t0\tstatic\nstm32f30x_rcc.c:709:9:RCC_GetSYSCLKSource\t0\tstatic\nstm32f30x_rcc.c:734:6:RCC_HCLKConfig\t0\tstatic\nstm32f30x_rcc.c:765:6:RCC_PCLK1Config\t0\tstatic\nstm32f30x_rcc.c:795:6:RCC_PCLK2Config\t0\tstatic\nstm32f30x_rcc.c:852:6:RCC_GetClocksFreq\t24\tstatic\nstm32f30x_rcc.c:1277:6:RCC_ADCCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1310:6:RCC_I2CCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1359:6:RCC_TIMCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1416:6:RCC_HRTIM1CLKConfig\t0\tstatic\nstm32f30x_rcc.c:1440:6:RCC_USARTCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1485:6:RCC_USBCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1516:6:RCC_RTCCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1535:6:RCC_I2SCLKConfig\t0\tstatic\nstm32f30x_rcc.c:1551:6:RCC_RTCCLKCmd\t0\tstatic\nstm32f30x_rcc.c:1567:6:RCC_BackupResetCmd\t0\tstatic\nstm32f30x_rcc.c:1603:6:RCC_AHBPeriphClockCmd\t0\tstatic\nstm32f30x_rcc.c:1641:6:RCC_APB2PeriphClockCmd\t0\tstatic\nstm32f30x_rcc.c:1688:6:RCC_APB1PeriphClockCmd\t0\tstatic\nstm32f30x_rcc.c:1724:6:RCC_AHBPeriphResetCmd\t0\tstatic\nstm32f30x_rcc.c:1759:6:RCC_APB2PeriphResetCmd\t0\tstatic\nstm32f30x_rcc.c:1802:6:RCC_APB1PeriphResetCmd\t0\tstatic\nstm32f30x_rcc.c:1853:6:RCC_ITConfig\t0\tstatic\nstm32f30x_rcc.c:1890:12:RCC_GetFlagStatus\t0\tstatic\nstm32f30x_rcc.c:261:13:RCC_WaitForHSEStartUp\t16\tstatic\nstm32f30x_rcc.c:1941:6:RCC_ClearFlag\t0\tstatic\nstm32f30x_rcc.c:1959:10:RCC_GetITStatus\t0\tstatic\nstm32f30x_rcc.c:1991:6:RCC_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.su", "content": "stm32f30x_rtc.c:2561:16:RTC_ByteToBcd2\t0\tstatic\nstm32f30x_rtc.c:2579:16:RTC_Bcd2ToByte\t0\tstatic\nstm32f30x_rtc.c:457:6:RTC_StructInit\t0\tstatic\nstm32f30x_rtc.c:479:6:RTC_WriteProtectionCmd\t0\tstatic\nstm32f30x_rtc.c:506:13:RTC_EnterInitMode\t8\tstatic\nstm32f30x_rtc.c:551:6:RTC_ExitInitMode\t0\tstatic\nstm32f30x_rtc.c:411:13:RTC_Init\t16\tstatic\nstm32f30x_rtc.c:573:13:RTC_WaitForSynchro\t16\tstatic\nstm32f30x_rtc.c:328:13:RTC_DeInit\t24\tstatic\nstm32f30x_rtc.c:624:13:RTC_RefClockCmd\t16\tstatic\nstm32f30x_rtc.c:672:6:RTC_BypassShadowCmd\t0\tstatic\nstm32f30x_rtc.c:726:13:RTC_SetTime\t24\tstatic\nstm32f30x_rtc.c:830:6:RTC_TimeStructInit\t0\tstatic\nstm32f30x_rtc.c:849:6:RTC_GetTime\t16\tstatic\nstm32f30x_rtc.c:882:10:RTC_GetSubSecond\t0\tstatic\nstm32f30x_rtc.c:907:13:RTC_SetDate\t16\tstatic\nstm32f30x_rtc.c:998:6:RTC_DateStructInit\t0\tstatic\nstm32f30x_rtc.c:1017:6:RTC_GetDate\t16\tstatic\nstm32f30x_rtc.c:1077:6:RTC_SetAlarm\t32\tstatic\nstm32f30x_rtc.c:1188:6:RTC_AlarmStructInit\t0\tstatic\nstm32f30x_rtc.c:1218:6:RTC_GetAlarm\t24\tstatic\nstm32f30x_rtc.c:1272:13:RTC_AlarmCmd\t16\tstatic\nstm32f30x_rtc.c:1366:6:RTC_AlarmSubSecondConfig\t8\tstatic\nstm32f30x_rtc.c:1407:10:RTC_GetAlarmSubSecond\t0\tstatic\nstm32f30x_rtc.c:1455:6:RTC_WakeUpClockConfig\t0\tstatic\nstm32f30x_rtc.c:1482:6:RTC_SetWakeUpCounter\t0\tstatic\nstm32f30x_rtc.c:1503:10:RTC_GetWakeUpCounter\t0\tstatic\nstm32f30x_rtc.c:1515:13:RTC_WakeUpCmd\t8\tstatic\nstm32f30x_rtc.c:1591:6:RTC_DayLightSavingConfig\t8\tstatic\nstm32f30x_rtc.c:1618:10:RTC_GetStoreOperation\t0\tstatic\nstm32f30x_rtc.c:1656:6:RTC_OutputConfig\t8\tstatic\nstm32f30x_rtc.c:1699:6:RTC_CalibOutputCmd\t0\tstatic\nstm32f30x_rtc.c:1731:6:RTC_CalibOutputConfig\t0\tstatic\nstm32f30x_rtc.c:1767:13:RTC_SmoothCalibConfig\t12\tstatic\nstm32f30x_rtc.c:1843:6:RTC_TimeStampCmd\t8\tstatic\nstm32f30x_rtc.c:1887:6:RTC_GetTimeStamp\t24\tstatic\nstm32f30x_rtc.c:1931:10:RTC_GetTimeStampSubSecond\t0\tstatic\nstm32f30x_rtc.c:1969:6:RTC_TamperTriggerConfig\t0\tstatic\nstm32f30x_rtc.c:1999:6:RTC_TamperCmd\t0\tstatic\nstm32f30x_rtc.c:2030:6:RTC_TamperFilterConfig\t0\tstatic\nstm32f30x_rtc.c:2064:6:RTC_TamperSamplingFreqConfig\t0\tstatic\nstm32f30x_rtc.c:2087:6:RTC_TamperPinsPrechargeDuration\t0\tstatic\nstm32f30x_rtc.c:2107:6:RTC_TimeStampOnTamperDetectionCmd\t0\tstatic\nstm32f30x_rtc.c:2130:6:RTC_TamperPullUpCmd\t0\tstatic\nstm32f30x_rtc.c:2171:6:RTC_WriteBackupRegister\t8\tstatic\nstm32f30x_rtc.c:2192:10:RTC_ReadBackupRegister\t8\tstatic\nstm32f30x_rtc.c:2232:6:RTC_OutputTypeConfig\t0\tstatic\nstm32f30x_rtc.c:2270:13:RTC_SynchroShiftConfig\t8\tstatic\nstm32f30x_rtc.c:2386:6:RTC_ITConfig\t8\tstatic\nstm32f30x_rtc.c:2436:12:RTC_GetFlagStatus\t0\tstatic\nstm32f30x_rtc.c:2474:6:RTC_ClearFlag\t0\tstatic\nstm32f30x_rtc.c:2496:10:RTC_GetITStatus\t8\tstatic\nstm32f30x_rtc.c:2538:6:RTC_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.su", "content": "stm32f30x_spi.c:190:6:SPI_I2S_DeInit\t8\tstatic\nstm32f30x_spi.c:233:6:SPI_StructInit\t0\tstatic\nstm32f30x_spi.c:264:6:SPI_Init\t24\tstatic\nstm32f30x_spi.c:361:6:I2S_StructInit\t0\tstatic\nstm32f30x_spi.c:398:6:I2S_Init\t120\tstatic\nstm32f30x_spi.c:501:6:SPI_Cmd\t0\tstatic\nstm32f30x_spi.c:531:6:SPI_TIModeCmd\t0\tstatic\nstm32f30x_spi.c:557:6:I2S_Cmd\t0\tstatic\nstm32f30x_spi.c:594:6:SPI_DataSizeConfig\t0\tstatic\nstm32f30x_spi.c:621:6:SPI_RxFIFOThresholdConfig\t0\tstatic\nstm32f30x_spi.c:643:6:SPI_BiDirectionalLineConfig\t0\tstatic\nstm32f30x_spi.c:671:6:SPI_NSSInternalSoftwareConfig\t0\tstatic\nstm32f30x_spi.c:708:6:I2S_FullDuplexConfig\t12\tstatic\nstm32f30x_spi.c:759:6:SPI_SSOutputCmd\t0\tstatic\nstm32f30x_spi.c:788:6:SPI_NSSPulseModeCmd\t0\tstatic\nstm32f30x_spi.c:837:6:SPI_SendData8\t0\tstatic\nstm32f30x_spi.c:857:6:SPI_I2S_SendData16\t0\tstatic\nstm32f30x_spi.c:870:9:SPI_ReceiveData8\t0\tstatic\nstm32f30x_spi.c:889:10:SPI_I2S_ReceiveData16\t0\tstatic\nstm32f30x_spi.c:971:6:SPI_CRCLengthConfig\t0\tstatic\nstm32f30x_spi.c:991:6:SPI_CalculateCRC\t0\tstatic\nstm32f30x_spi.c:1014:6:SPI_TransmitCRC\t0\tstatic\nstm32f30x_spi.c:1032:10:SPI_GetCRC\t0\tstatic\nstm32f30x_spi.c:1058:10:SPI_GetCRCPolynomial\t0\tstatic\nstm32f30x_spi.c:1095:6:SPI_I2S_DMACmd\t0\tstatic\nstm32f30x_spi.c:1132:6:SPI_LastDMATransferCmd\t0\tstatic\nstm32f30x_spi.c:1231:6:SPI_I2S_ITConfig\t0\tstatic\nstm32f30x_spi.c:1267:10:SPI_GetTransmissionFIFOStatus\t0\tstatic\nstm32f30x_spi.c:1282:10:SPI_GetReceptionFIFOStatus\t0\tstatic\nstm32f30x_spi.c:1305:12:SPI_I2S_GetFlagStatus\t0\tstatic\nstm32f30x_spi.c:1341:6:SPI_I2S_ClearFlag\t0\tstatic\nstm32f30x_spi.c:1365:10:SPI_I2S_GetITStatus\t8\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.su", "content": "stm32f30x_syscfg.c:108:6:SYSCFG_DeInit\t0\tstatic\nstm32f30x_syscfg.c:139:6:SYSCFG_MemoryRemapConfig\t0\tstatic\nstm32f30x_syscfg.c:195:6:SYSCFG_DMAChannelRemapConfig\t0\tstatic\nstm32f30x_syscfg.c:243:6:SYSCFG_TriggerRemapConfig\t0\tstatic\nstm32f30x_syscfg.c:289:6:SYSCFG_EncoderRemapConfig\t0\tstatic\nstm32f30x_syscfg.c:315:6:SYSCFG_USBInterruptLineRemapCmd\t0\tstatic\nstm32f30x_syscfg.c:348:6:SYSCFG_I2CFastModePlusConfig\t0\tstatic\nstm32f30x_syscfg.c:380:6:SYSCFG_ITConfig\t0\tstatic\nstm32f30x_syscfg.c:406:6:SYSCFG_EXTILineConfig\t8\tstatic\nstm32f30x_syscfg.c:430:6:SYSCFG_BreakConfig\t0\tstatic\nstm32f30x_syscfg.c:445:6:SYSCFG_BypassParityCheckDisable\t0\tstatic\nstm32f30x_syscfg.c:475:6:SYSCFG_ADCTriggerRemapConfig\t0\tstatic\nstm32f30x_syscfg.c:500:6:SYSCFG_SRAMWRPEnable\t0\tstatic\nstm32f30x_syscfg.c:516:12:SYSCFG_GetFlagStatus\t0\tstatic\nstm32f30x_syscfg.c:545:6:SYSCFG_ClearFlag\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.su", "content": "stm32f30x_tim.c:3845:13:TI1_Config\t12\tstatic\nstm32f30x_tim.c:3886:13:TI2_Config\t12\tstatic\nstm32f30x_tim.c:199:6:TIM_DeInit\t8\tstatic\nstm32f30x_tim.c:272:6:TIM_TimeBaseInit\t0\tstatic\nstm32f30x_tim.c:324:6:TIM_TimeBaseStructInit\t0\tstatic\nstm32f30x_tim.c:344:6:TIM_PrescalerConfig\t0\tstatic\nstm32f30x_tim.c:367:6:TIM_CounterModeConfig\t0\tstatic\nstm32f30x_tim.c:393:6:TIM_SetCounter\t0\tstatic\nstm32f30x_tim.c:408:6:TIM_SetAutoreload\t0\tstatic\nstm32f30x_tim.c:422:10:TIM_GetCounter\t0\tstatic\nstm32f30x_tim.c:436:10:TIM_GetPrescaler\t0\tstatic\nstm32f30x_tim.c:452:6:TIM_UpdateDisableConfig\t0\tstatic\nstm32f30x_tim.c:481:6:TIM_UpdateRequestConfig\t0\tstatic\nstm32f30x_tim.c:507:6:TIM_UIFRemap\t0\tstatic\nstm32f30x_tim.c:532:6:TIM_ARRPreloadConfig\t0\tstatic\nstm32f30x_tim.c:559:6:TIM_SelectOnePulseMode\t0\tstatic\nstm32f30x_tim.c:582:6:TIM_SetClockDivision\t0\tstatic\nstm32f30x_tim.c:603:6:TIM_Cmd\t0\tstatic\nstm32f30x_tim.c:681:6:TIM_OC1Init\t16\tstatic\nstm32f30x_tim.c:761:6:TIM_OC2Init\t12\tstatic\nstm32f30x_tim.c:842:6:TIM_OC3Init\t12\tstatic\nstm32f30x_tim.c:922:6:TIM_OC4Init\t12\tstatic\nstm32f30x_tim.c:987:6:TIM_OC5Init\t12\tstatic\nstm32f30x_tim.c:1051:6:TIM_OC6Init\t12\tstatic\nstm32f30x_tim.c:1115:6:TIM_SelectGC5C1\t0\tstatic\nstm32f30x_tim.c:1141:6:TIM_SelectGC5C2\t0\tstatic\nstm32f30x_tim.c:1168:6:TIM_SelectGC5C3\t0\tstatic\nstm32f30x_tim.c:1192:6:TIM_OCStructInit\t0\tstatic\nstm32f30x_tim.c:1234:6:TIM_SelectOCxM\t12\tstatic\nstm32f30x_tim.c:1280:6:TIM_SetCompare1\t0\tstatic\nstm32f30x_tim.c:1296:6:TIM_SetCompare2\t0\tstatic\nstm32f30x_tim.c:1311:6:TIM_SetCompare3\t0\tstatic\nstm32f30x_tim.c:1326:6:TIM_SetCompare4\t0\tstatic\nstm32f30x_tim.c:1341:6:TIM_SetCompare5\t0\tstatic\nstm32f30x_tim.c:1356:6:TIM_SetCompare6\t0\tstatic\nstm32f30x_tim.c:1374:6:TIM_ForcedOC1Config\t0\tstatic\nstm32f30x_tim.c:1403:6:TIM_ForcedOC2Config\t0\tstatic\nstm32f30x_tim.c:1431:6:TIM_ForcedOC3Config\t0\tstatic\nstm32f30x_tim.c:1460:6:TIM_ForcedOC4Config\t0\tstatic\nstm32f30x_tim.c:1488:6:TIM_ForcedOC5Config\t0\tstatic\nstm32f30x_tim.c:1516:6:TIM_ForcedOC6Config\t0\tstatic\nstm32f30x_tim.c:1544:6:TIM_OC1PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1574:6:TIM_OC2PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1603:6:TIM_OC3PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1632:6:TIM_OC4PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1661:6:TIM_OC5PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1690:6:TIM_OC6PreloadConfig\t0\tstatic\nstm32f30x_tim.c:1719:6:TIM_OC1FastConfig\t0\tstatic\nstm32f30x_tim.c:1750:6:TIM_OC2FastConfig\t0\tstatic\nstm32f30x_tim.c:1780:6:TIM_OC3FastConfig\t0\tstatic\nstm32f30x_tim.c:1810:6:TIM_OC4FastConfig\t0\tstatic\nstm32f30x_tim.c:1840:6:TIM_ClearOC1Ref\t0\tstatic\nstm32f30x_tim.c:1870:6:TIM_ClearOC2Ref\t0\tstatic\nstm32f30x_tim.c:1899:6:TIM_ClearOC3Ref\t0\tstatic\nstm32f30x_tim.c:1928:6:TIM_ClearOC4Ref\t0\tstatic\nstm32f30x_tim.c:1957:6:TIM_ClearOC5Ref\t0\tstatic\nstm32f30x_tim.c:1986:6:TIM_ClearOC6Ref\t0\tstatic\nstm32f30x_tim.c:2015:6:TIM_SelectOCREFClear\t0\tstatic\nstm32f30x_tim.c:2035:6:TIM_OC1PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2062:6:TIM_OC1NPolarityConfig\t0\tstatic\nstm32f30x_tim.c:2089:6:TIM_OC2PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2116:6:TIM_OC2NPolarityConfig\t0\tstatic\nstm32f30x_tim.c:2143:6:TIM_OC3PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2170:6:TIM_OC3NPolarityConfig\t0\tstatic\nstm32f30x_tim.c:2197:6:TIM_OC4PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2224:6:TIM_OC5PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2251:6:TIM_OC6PolarityConfig\t0\tstatic\nstm32f30x_tim.c:2284:6:TIM_CCxCmd\t8\tstatic\nstm32f30x_tim.c:2314:6:TIM_CCxNCmd\t8\tstatic\nstm32f30x_tim.c:2449:6:TIM_ICStructInit\t0\tstatic\nstm32f30x_tim.c:2525:10:TIM_GetCapture1\t0\tstatic\nstm32f30x_tim.c:2540:10:TIM_GetCapture2\t0\tstatic\nstm32f30x_tim.c:2554:10:TIM_GetCapture3\t0\tstatic\nstm32f30x_tim.c:2568:10:TIM_GetCapture4\t0\tstatic\nstm32f30x_tim.c:2588:6:TIM_SetIC1Prescaler\t0\tstatic\nstm32f30x_tim.c:2613:6:TIM_SetIC2Prescaler\t0\tstatic\nstm32f30x_tim.c:2468:6:TIM_PWMIConfig\t24\tstatic\nstm32f30x_tim.c:2637:6:TIM_SetIC3Prescaler\t0\tstatic\nstm32f30x_tim.c:2661:6:TIM_SetIC4Prescaler\t0\tstatic\nstm32f30x_tim.c:2396:6:TIM_ICInit\t24\tstatic\nstm32f30x_tim.c:2714:6:TIM_BDTRConfig\t0\tstatic\nstm32f30x_tim.c:2744:6:TIM_Break1Config\t8\tstatic\nstm32f30x_tim.c:2766:6:TIM_Break2Config\t8\tstatic\nstm32f30x_tim.c:2786:6:TIM_Break1Cmd\t0\tstatic\nstm32f30x_tim.c:2811:6:TIM_Break2Cmd\t0\tstatic\nstm32f30x_tim.c:2835:6:TIM_BDTRStructInit\t0\tstatic\nstm32f30x_tim.c:2854:6:TIM_CtrlPWMOutputs\t0\tstatic\nstm32f30x_tim.c:2879:6:TIM_SelectCOM\t0\tstatic\nstm32f30x_tim.c:2904:6:TIM_CCPreloadControl\t0\tstatic\nstm32f30x_tim.c:2961:6:TIM_ITConfig\t0\tstatic\nstm32f30x_tim.c:2999:6:TIM_GenerateEvent\t0\tstatic\nstm32f30x_tim.c:3034:12:TIM_GetFlagStatus\t0\tstatic\nstm32f30x_tim.c:3078:6:TIM_ClearFlag\t0\tstatic\nstm32f30x_tim.c:3106:10:TIM_GetITStatus\t0\tstatic\nstm32f30x_tim.c:3147:6:TIM_ClearITPendingBit\t0\tstatic\nstm32f30x_tim.c:3184:6:TIM_DMAConfig\t0\tstatic\nstm32f30x_tim.c:3211:6:TIM_DMACmd\t0\tstatic\nstm32f30x_tim.c:3237:6:TIM_SelectCCDMA\t0\tstatic\nstm32f30x_tim.c:3276:6:TIM_InternalClockConfig\t0\tstatic\nstm32f30x_tim.c:3297:6:TIM_ITRxExternalClockConfig\t0\tstatic\nstm32f30x_tim.c:3327:6:TIM_TIxExternalClockConfig\t16\tstatic\nstm32f30x_tim.c:3481:6:TIM_SelectInputTrigger\t0\tstatic\nstm32f30x_tim.c:3524:6:TIM_SelectOutputTrigger\t0\tstatic\nstm32f30x_tim.c:3562:6:TIM_SelectOutputTrigger2\t0\tstatic\nstm32f30x_tim.c:3589:6:TIM_SelectSlaveMode\t0\tstatic\nstm32f30x_tim.c:3612:6:TIM_SelectMasterSlaveMode\t0\tstatic\nstm32f30x_tim.c:3642:6:TIM_ETRConfig\t8\tstatic\nstm32f30x_tim.c:3367:6:TIM_ETRClockMode1Config\t8\tstatic\nstm32f30x_tim.c:3414:6:TIM_ETRClockMode2Config\t8\tstatic\nstm32f30x_tim.c:3700:6:TIM_EncoderInterfaceConfig\t20\tstatic\nstm32f30x_tim.c:3752:6:TIM_SelectHallSensor\t0\tstatic\nstm32f30x_tim.c:3814:6:TIM_RemapConfig\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.su", "content": "stm32f30x_usart.c:173:6:USART_DeInit\t8\tstatic\nstm32f30x_usart.c:217:6:USART_Init\t112\tstatic\nstm32f30x_usart.c:338:6:USART_StructInit\t0\tstatic\nstm32f30x_usart.c:359:6:USART_ClockInit\t8\tstatic\nstm32f30x_usart.c:389:6:USART_ClockStructInit\t0\tstatic\nstm32f30x_usart.c:406:6:USART_Cmd\t0\tstatic\nstm32f30x_usart.c:436:6:USART_DirectionModeCmd\t0\tstatic\nstm32f30x_usart.c:468:6:USART_OverSampling8Cmd\t0\tstatic\nstm32f30x_usart.c:496:6:USART_OneBitMethodCmd\t0\tstatic\nstm32f30x_usart.c:526:6:USART_MSBFirstCmd\t0\tstatic\nstm32f30x_usart.c:560:6:USART_DataInvCmd\t0\tstatic\nstm32f30x_usart.c:596:6:USART_InvPinCmd\t0\tstatic\nstm32f30x_usart.c:629:6:USART_SWAPPinCmd\t0\tstatic\nstm32f30x_usart.c:655:6:USART_ReceiverTimeOutCmd\t0\tstatic\nstm32f30x_usart.c:682:6:USART_SetReceiverTimeOut\t0\tstatic\nstm32f30x_usart.c:705:6:USART_SetPrescaler\t0\tstatic\nstm32f30x_usart.c:754:6:USART_STOPModeCmd\t0\tstatic\nstm32f30x_usart.c:787:6:USART_StopModeWakeUpSourceConfig\t0\tstatic\nstm32f30x_usart.c:838:6:USART_AutoBaudRateCmd\t0\tstatic\nstm32f30x_usart.c:872:6:USART_AutoBaudRateConfig\t0\tstatic\nstm32f30x_usart.c:915:6:USART_SendData\t0\tstatic\nstm32f30x_usart.c:931:10:USART_ReceiveData\t0\tstatic\nstm32f30x_usart.c:981:6:USART_SetAddress\t0\tstatic\nstm32f30x_usart.c:1000:6:USART_MuteModeCmd\t0\tstatic\nstm32f30x_usart.c:1028:6:USART_MuteModeWakeUpConfig\t0\tstatic\nstm32f30x_usart.c:1048:6:USART_AddressDetectionConfig\t0\tstatic\nstm32f30x_usart.c:1113:6:USART_LINBreakDetectLengthConfig\t0\tstatic\nstm32f30x_usart.c:1131:6:USART_LINCmd\t0\tstatic\nstm32f30x_usart.c:1189:6:USART_HalfDuplexCmd\t0\tstatic\nstm32f30x_usart.c:1270:6:USART_SetGuardTime\t0\tstatic\nstm32f30x_usart.c:1289:6:USART_SmartCardCmd\t0\tstatic\nstm32f30x_usart.c:1314:6:USART_SmartCardNACKCmd\t0\tstatic\nstm32f30x_usart.c:1338:6:USART_SetAutoRetryCount\t0\tstatic\nstm32f30x_usart.c:1356:6:USART_SetBlockLength\t0\tstatic\nstm32f30x_usart.c:1419:6:USART_IrDAConfig\t0\tstatic\nstm32f30x_usart.c:1437:6:USART_IrDACmd\t0\tstatic\nstm32f30x_usart.c:1495:6:USART_DECmd\t0\tstatic\nstm32f30x_usart.c:1522:6:USART_DEPolarityConfig\t0\tstatic\nstm32f30x_usart.c:1540:6:USART_SetDEAssertionTime\t0\tstatic\nstm32f30x_usart.c:1560:6:USART_SetDEDeassertionTime\t0\tstatic\nstm32f30x_usart.c:1607:6:USART_DMACmd\t0\tstatic\nstm32f30x_usart.c:1640:6:USART_DMAReceptionErrorConfig\t0\tstatic\nstm32f30x_usart.c:1773:6:USART_ITConfig\t8\tstatic\nstm32f30x_usart.c:1827:6:USART_RequestCmd\t0\tstatic\nstm32f30x_usart.c:1860:6:USART_OverrunDetectionConfig\t0\tstatic\nstm32f30x_usart.c:1902:12:USART_GetFlagStatus\t0\tstatic\nstm32f30x_usart.c:1953:6:USART_ClearFlag\t0\tstatic\nstm32f30x_usart.c:1984:10:USART_GetITStatus\t8\tstatic\nstm32f30x_usart.c:2056:6:USART_ClearITPendingBit\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.d", "content": "Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.o: \\\n ../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.c \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h \\\n ../Core/Inc/stm32f30x.h ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/core_cmInstr.h \\\n ../Drivers/CMSIS/Include/core_cmFunc.h \\\n ../Drivers/CMSIS/Include/core_cmSimd.h ../Core/Inc/system_stm32f30x.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h \\\n ../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h:\n\n../Core/Inc/stm32f30x.h:\n\n../Drivers/CMSIS/Include/core_cm4.h:\n\n../Drivers/CMSIS/Include/core_cmInstr.h:\n\n../Drivers/CMSIS/Include/core_cmFunc.h:\n\n../Drivers/CMSIS/Include/core_cmSimd.h:\n\n../Core/Inc/system_stm32f30x.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h:\n\n../Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h:\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.su", "content": "stm32f30x_wwdg.c:133:6:WWDG_DeInit\t8\tstatic\nstm32f30x_wwdg.c:149:6:WWDG_SetPrescaler\t0\tstatic\nstm32f30x_wwdg.c:168:6:WWDG_SetWindowValue\t8\tstatic\nstm32f30x_wwdg.c:191:6:WWDG_EnableIT\t0\tstatic\nstm32f30x_wwdg.c:203:6:WWDG_SetCounter\t0\tstatic\nstm32f30x_wwdg.c:235:6:WWDG_Enable\t0\tstatic\nstm32f30x_wwdg.c:263:12:WWDG_GetFlagStatus\t0\tstatic\nstm32f30x_wwdg.c:283:6:WWDG_ClearFlag\t0\tstatic\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.c \\\n../Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.c \n\nOBJS += \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.o \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.o \n\nC_DEPS += \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.d \\\n./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nDrivers/STM32F3xx_HAL_Driver/Src/%.o: ../Drivers/STM32F3xx_HAL_Driver/Src/%.c Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DUSE_STDPERIPH_DRIVER -DSTM32F334x8 -DDEBUG -c -I../Core/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc -I../Drivers/STM32F3xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32F3xx/Include -I../Drivers/CMSIS/Include -Os -ffunction-sections -fdata-sections -Wall -fstack-usage -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src\n\nclean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src:\n\t-$(RM) ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.o ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.d ./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.o\n\n.PHONY: clean-Drivers-2f-STM32F3xx_HAL_Driver-2f-Src\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/PHRSR_V4.list", "content": "\nPHRSR_V4.elf: file format elf32-littlearm\n\nSections:\nIdx Name Size VMA LMA File off Algn\n 0 .isr_vector 00000188 08000000 08000000 00010000 2**0\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 1 .text 0000281c 08000188 08000188 00010188 2**3\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 2 .rodata 00000048 080029a8 080029a8 000129a8 2**3\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 3 .ARM.extab 00000000 080029f0 080029f0 00020070 2**0\n CONTENTS\n 4 .ARM 00000000 080029f0 080029f0 00020070 2**0\n CONTENTS\n 5 .preinit_array 00000000 080029f0 080029f0 00020070 2**0\n CONTENTS, ALLOC, LOAD, DATA\n 6 .init_array 00000004 080029f0 080029f0 000129f0 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 7 .fini_array 00000004 080029f4 080029f4 000129f4 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 8 .data 00000070 20000000 080029f8 00020000 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 9 .bss 000002a8 20000070 08002a68 00020070 2**2\n ALLOC\n 10 ._user_heap_stack 00000600 20000318 08002a68 00020318 2**0\n ALLOC\n 11 .ARM.attributes 00000030 00000000 00000000 00020070 2**0\n CONTENTS, READONLY\n 12 .debug_info 000093f3 00000000 00000000 000200a0 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 13 .debug_abbrev 000015fe 00000000 00000000 00029493 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 14 .debug_loc 0000494a 00000000 00000000 0002aa91 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 15 .debug_aranges 00000958 00000000 00000000 0002f3e0 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 16 .debug_ranges 00000908 00000000 00000000 0002fd38 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 17 .debug_macro 00014123 00000000 00000000 00030640 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 18 .debug_line 00008519 00000000 00000000 00044763 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 19 .debug_str 0007f955 00000000 00000000 0004cc7c 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 20 .comment 00000053 00000000 00000000 000cc5d1 2**0\n CONTENTS, READONLY\n 21 .debug_frame 000018d0 00000000 00000000 000cc624 2**2\n CONTENTS, READONLY, DEBUGGING, OCTETS\n\nDisassembly of section .text:\n\n08000188 <__do_global_dtors_aux>:\n 8000188:\tb510 \tpush\t{r4, lr}\n 800018a:\t4c05 \tldr\tr4, [pc, #20]\t; (80001a0 <__do_global_dtors_aux+0x18>)\n 800018c:\t7823 \tldrb\tr3, [r4, #0]\n 800018e:\tb933 \tcbnz\tr3, 800019e <__do_global_dtors_aux+0x16>\n 8000190:\t4b04 \tldr\tr3, [pc, #16]\t; (80001a4 <__do_global_dtors_aux+0x1c>)\n 8000192:\tb113 \tcbz\tr3, 800019a <__do_global_dtors_aux+0x12>\n 8000194:\t4804 \tldr\tr0, [pc, #16]\t; (80001a8 <__do_global_dtors_aux+0x20>)\n 8000196:\tf3af 8000 \tnop.w\n 800019a:\t2301 \tmovs\tr3, #1\n 800019c:\t7023 \tstrb\tr3, [r4, #0]\n 800019e:\tbd10 \tpop\t{r4, pc}\n 80001a0:\t20000070 \t.word\t0x20000070\n 80001a4:\t00000000 \t.word\t0x00000000\n 80001a8:\t0800298c \t.word\t0x0800298c\n\n080001ac :\n 80001ac:\tb508 \tpush\t{r3, lr}\n 80001ae:\t4b03 \tldr\tr3, [pc, #12]\t; (80001bc )\n 80001b0:\tb11b \tcbz\tr3, 80001ba \n 80001b2:\t4903 \tldr\tr1, [pc, #12]\t; (80001c0 )\n 80001b4:\t4803 \tldr\tr0, [pc, #12]\t; (80001c4 )\n 80001b6:\tf3af 8000 \tnop.w\n 80001ba:\tbd08 \tpop\t{r3, pc}\n 80001bc:\t00000000 \t.word\t0x00000000\n 80001c0:\t20000074 \t.word\t0x20000074\n 80001c4:\t0800298c \t.word\t0x0800298c\n\n080001c8 <__aeabi_drsub>:\n 80001c8:\tf081 4100 \teor.w\tr1, r1, #2147483648\t; 0x80000000\n 80001cc:\te002 \tb.n\t80001d4 <__adddf3>\n 80001ce:\tbf00 \tnop\n\n080001d0 <__aeabi_dsub>:\n 80001d0:\tf083 4300 \teor.w\tr3, r3, #2147483648\t; 0x80000000\n\n080001d4 <__adddf3>:\n 80001d4:\tb530 \tpush\t{r4, r5, lr}\n 80001d6:\tea4f 0441 \tmov.w\tr4, r1, lsl #1\n 80001da:\tea4f 0543 \tmov.w\tr5, r3, lsl #1\n 80001de:\tea94 0f05 \tteq\tr4, r5\n 80001e2:\tbf08 \tit\teq\n 80001e4:\tea90 0f02 \tteqeq\tr0, r2\n 80001e8:\tbf1f \titttt\tne\n 80001ea:\tea54 0c00 \torrsne.w\tip, r4, r0\n 80001ee:\tea55 0c02 \torrsne.w\tip, r5, r2\n 80001f2:\tea7f 5c64 \tmvnsne.w\tip, r4, asr #21\n 80001f6:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 80001fa:\tf000 80e2 \tbeq.w\t80003c2 <__adddf3+0x1ee>\n 80001fe:\tea4f 5454 \tmov.w\tr4, r4, lsr #21\n 8000202:\tebd4 5555 \trsbs\tr5, r4, r5, lsr #21\n 8000206:\tbfb8 \tit\tlt\n 8000208:\t426d \tneglt\tr5, r5\n 800020a:\tdd0c \tble.n\t8000226 <__adddf3+0x52>\n 800020c:\t442c \tadd\tr4, r5\n 800020e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000212:\tea81 0303 \teor.w\tr3, r1, r3\n 8000216:\tea82 0000 \teor.w\tr0, r2, r0\n 800021a:\tea83 0101 \teor.w\tr1, r3, r1\n 800021e:\tea80 0202 \teor.w\tr2, r0, r2\n 8000222:\tea81 0303 \teor.w\tr3, r1, r3\n 8000226:\t2d36 \tcmp\tr5, #54\t; 0x36\n 8000228:\tbf88 \tit\thi\n 800022a:\tbd30 \tpophi\t{r4, r5, pc}\n 800022c:\tf011 4f00 \ttst.w\tr1, #2147483648\t; 0x80000000\n 8000230:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 8000234:\tf44f 1c80 \tmov.w\tip, #1048576\t; 0x100000\n 8000238:\tea4c 3111 \torr.w\tr1, ip, r1, lsr #12\n 800023c:\td002 \tbeq.n\t8000244 <__adddf3+0x70>\n 800023e:\t4240 \tnegs\tr0, r0\n 8000240:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 8000244:\tf013 4f00 \ttst.w\tr3, #2147483648\t; 0x80000000\n 8000248:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 800024c:\tea4c 3313 \torr.w\tr3, ip, r3, lsr #12\n 8000250:\td002 \tbeq.n\t8000258 <__adddf3+0x84>\n 8000252:\t4252 \tnegs\tr2, r2\n 8000254:\teb63 0343 \tsbc.w\tr3, r3, r3, lsl #1\n 8000258:\tea94 0f05 \tteq\tr4, r5\n 800025c:\tf000 80a7 \tbeq.w\t80003ae <__adddf3+0x1da>\n 8000260:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 8000264:\tf1d5 0e20 \trsbs\tlr, r5, #32\n 8000268:\tdb0d \tblt.n\t8000286 <__adddf3+0xb2>\n 800026a:\tfa02 fc0e \tlsl.w\tip, r2, lr\n 800026e:\tfa22 f205 \tlsr.w\tr2, r2, r5\n 8000272:\t1880 \tadds\tr0, r0, r2\n 8000274:\tf141 0100 \tadc.w\tr1, r1, #0\n 8000278:\tfa03 f20e \tlsl.w\tr2, r3, lr\n 800027c:\t1880 \tadds\tr0, r0, r2\n 800027e:\tfa43 f305 \tasr.w\tr3, r3, r5\n 8000282:\t4159 \tadcs\tr1, r3\n 8000284:\te00e \tb.n\t80002a4 <__adddf3+0xd0>\n 8000286:\tf1a5 0520 \tsub.w\tr5, r5, #32\n 800028a:\tf10e 0e20 \tadd.w\tlr, lr, #32\n 800028e:\t2a01 \tcmp\tr2, #1\n 8000290:\tfa03 fc0e \tlsl.w\tip, r3, lr\n 8000294:\tbf28 \tit\tcs\n 8000296:\tf04c 0c02 \torrcs.w\tip, ip, #2\n 800029a:\tfa43 f305 \tasr.w\tr3, r3, r5\n 800029e:\t18c0 \tadds\tr0, r0, r3\n 80002a0:\teb51 71e3 \tadcs.w\tr1, r1, r3, asr #31\n 80002a4:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80002a8:\td507 \tbpl.n\t80002ba <__adddf3+0xe6>\n 80002aa:\tf04f 0e00 \tmov.w\tlr, #0\n 80002ae:\tf1dc 0c00 \trsbs\tip, ip, #0\n 80002b2:\teb7e 0000 \tsbcs.w\tr0, lr, r0\n 80002b6:\teb6e 0101 \tsbc.w\tr1, lr, r1\n 80002ba:\tf5b1 1f80 \tcmp.w\tr1, #1048576\t; 0x100000\n 80002be:\td31b \tbcc.n\t80002f8 <__adddf3+0x124>\n 80002c0:\tf5b1 1f00 \tcmp.w\tr1, #2097152\t; 0x200000\n 80002c4:\td30c \tbcc.n\t80002e0 <__adddf3+0x10c>\n 80002c6:\t0849 \tlsrs\tr1, r1, #1\n 80002c8:\tea5f 0030 \tmovs.w\tr0, r0, rrx\n 80002cc:\tea4f 0c3c \tmov.w\tip, ip, rrx\n 80002d0:\tf104 0401 \tadd.w\tr4, r4, #1\n 80002d4:\tea4f 5244 \tmov.w\tr2, r4, lsl #21\n 80002d8:\tf512 0f80 \tcmn.w\tr2, #4194304\t; 0x400000\n 80002dc:\tf080 809a \tbcs.w\t8000414 <__adddf3+0x240>\n 80002e0:\tf1bc 4f00 \tcmp.w\tip, #2147483648\t; 0x80000000\n 80002e4:\tbf08 \tit\teq\n 80002e6:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 80002ea:\tf150 0000 \tadcs.w\tr0, r0, #0\n 80002ee:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 80002f2:\tea41 0105 \torr.w\tr1, r1, r5\n 80002f6:\tbd30 \tpop\t{r4, r5, pc}\n 80002f8:\tea5f 0c4c \tmovs.w\tip, ip, lsl #1\n 80002fc:\t4140 \tadcs\tr0, r0\n 80002fe:\teb41 0101 \tadc.w\tr1, r1, r1\n 8000302:\t3c01 \tsubs\tr4, #1\n 8000304:\tbf28 \tit\tcs\n 8000306:\tf5b1 1f80 \tcmpcs.w\tr1, #1048576\t; 0x100000\n 800030a:\td2e9 \tbcs.n\t80002e0 <__adddf3+0x10c>\n 800030c:\tf091 0f00 \tteq\tr1, #0\n 8000310:\tbf04 \titt\teq\n 8000312:\t4601 \tmoveq\tr1, r0\n 8000314:\t2000 \tmoveq\tr0, #0\n 8000316:\tfab1 f381 \tclz\tr3, r1\n 800031a:\tbf08 \tit\teq\n 800031c:\t3320 \taddeq\tr3, #32\n 800031e:\tf1a3 030b \tsub.w\tr3, r3, #11\n 8000322:\tf1b3 0220 \tsubs.w\tr2, r3, #32\n 8000326:\tda0c \tbge.n\t8000342 <__adddf3+0x16e>\n 8000328:\t320c \tadds\tr2, #12\n 800032a:\tdd08 \tble.n\t800033e <__adddf3+0x16a>\n 800032c:\tf102 0c14 \tadd.w\tip, r2, #20\n 8000330:\tf1c2 020c \trsb\tr2, r2, #12\n 8000334:\tfa01 f00c \tlsl.w\tr0, r1, ip\n 8000338:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800033c:\te00c \tb.n\t8000358 <__adddf3+0x184>\n 800033e:\tf102 0214 \tadd.w\tr2, r2, #20\n 8000342:\tbfd8 \tit\tle\n 8000344:\tf1c2 0c20 \trsble\tip, r2, #32\n 8000348:\tfa01 f102 \tlsl.w\tr1, r1, r2\n 800034c:\tfa20 fc0c \tlsr.w\tip, r0, ip\n 8000350:\tbfdc \titt\tle\n 8000352:\tea41 010c \torrle.w\tr1, r1, ip\n 8000356:\t4090 \tlslle\tr0, r2\n 8000358:\t1ae4 \tsubs\tr4, r4, r3\n 800035a:\tbfa2 \tittt\tge\n 800035c:\teb01 5104 \taddge.w\tr1, r1, r4, lsl #20\n 8000360:\t4329 \torrge\tr1, r5\n 8000362:\tbd30 \tpopge\t{r4, r5, pc}\n 8000364:\tea6f 0404 \tmvn.w\tr4, r4\n 8000368:\t3c1f \tsubs\tr4, #31\n 800036a:\tda1c \tbge.n\t80003a6 <__adddf3+0x1d2>\n 800036c:\t340c \tadds\tr4, #12\n 800036e:\tdc0e \tbgt.n\t800038e <__adddf3+0x1ba>\n 8000370:\tf104 0414 \tadd.w\tr4, r4, #20\n 8000374:\tf1c4 0220 \trsb\tr2, r4, #32\n 8000378:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 800037c:\tfa01 f302 \tlsl.w\tr3, r1, r2\n 8000380:\tea40 0003 \torr.w\tr0, r0, r3\n 8000384:\tfa21 f304 \tlsr.w\tr3, r1, r4\n 8000388:\tea45 0103 \torr.w\tr1, r5, r3\n 800038c:\tbd30 \tpop\t{r4, r5, pc}\n 800038e:\tf1c4 040c \trsb\tr4, r4, #12\n 8000392:\tf1c4 0220 \trsb\tr2, r4, #32\n 8000396:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800039a:\tfa01 f304 \tlsl.w\tr3, r1, r4\n 800039e:\tea40 0003 \torr.w\tr0, r0, r3\n 80003a2:\t4629 \tmov\tr1, r5\n 80003a4:\tbd30 \tpop\t{r4, r5, pc}\n 80003a6:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 80003aa:\t4629 \tmov\tr1, r5\n 80003ac:\tbd30 \tpop\t{r4, r5, pc}\n 80003ae:\tf094 0f00 \tteq\tr4, #0\n 80003b2:\tf483 1380 \teor.w\tr3, r3, #1048576\t; 0x100000\n 80003b6:\tbf06 \titte\teq\n 80003b8:\tf481 1180 \teoreq.w\tr1, r1, #1048576\t; 0x100000\n 80003bc:\t3401 \taddeq\tr4, #1\n 80003be:\t3d01 \tsubne\tr5, #1\n 80003c0:\te74e \tb.n\t8000260 <__adddf3+0x8c>\n 80003c2:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 80003c6:\tbf18 \tit\tne\n 80003c8:\tea7f 5c65 \tmvnsne.w\tip, r5, asr #21\n 80003cc:\td029 \tbeq.n\t8000422 <__adddf3+0x24e>\n 80003ce:\tea94 0f05 \tteq\tr4, r5\n 80003d2:\tbf08 \tit\teq\n 80003d4:\tea90 0f02 \tteqeq\tr0, r2\n 80003d8:\td005 \tbeq.n\t80003e6 <__adddf3+0x212>\n 80003da:\tea54 0c00 \torrs.w\tip, r4, r0\n 80003de:\tbf04 \titt\teq\n 80003e0:\t4619 \tmoveq\tr1, r3\n 80003e2:\t4610 \tmoveq\tr0, r2\n 80003e4:\tbd30 \tpop\t{r4, r5, pc}\n 80003e6:\tea91 0f03 \tteq\tr1, r3\n 80003ea:\tbf1e \tittt\tne\n 80003ec:\t2100 \tmovne\tr1, #0\n 80003ee:\t2000 \tmovne\tr0, #0\n 80003f0:\tbd30 \tpopne\t{r4, r5, pc}\n 80003f2:\tea5f 5c54 \tmovs.w\tip, r4, lsr #21\n 80003f6:\td105 \tbne.n\t8000404 <__adddf3+0x230>\n 80003f8:\t0040 \tlsls\tr0, r0, #1\n 80003fa:\t4149 \tadcs\tr1, r1\n 80003fc:\tbf28 \tit\tcs\n 80003fe:\tf041 4100 \torrcs.w\tr1, r1, #2147483648\t; 0x80000000\n 8000402:\tbd30 \tpop\t{r4, r5, pc}\n 8000404:\tf514 0480 \tadds.w\tr4, r4, #4194304\t; 0x400000\n 8000408:\tbf3c \titt\tcc\n 800040a:\tf501 1180 \taddcc.w\tr1, r1, #1048576\t; 0x100000\n 800040e:\tbd30 \tpopcc\t{r4, r5, pc}\n 8000410:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 8000414:\tf045 41fe \torr.w\tr1, r5, #2130706432\t; 0x7f000000\n 8000418:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 800041c:\tf04f 0000 \tmov.w\tr0, #0\n 8000420:\tbd30 \tpop\t{r4, r5, pc}\n 8000422:\tea7f 5c64 \tmvns.w\tip, r4, asr #21\n 8000426:\tbf1a \titte\tne\n 8000428:\t4619 \tmovne\tr1, r3\n 800042a:\t4610 \tmovne\tr0, r2\n 800042c:\tea7f 5c65 \tmvnseq.w\tip, r5, asr #21\n 8000430:\tbf1c \titt\tne\n 8000432:\t460b \tmovne\tr3, r1\n 8000434:\t4602 \tmovne\tr2, r0\n 8000436:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800043a:\tbf06 \titte\teq\n 800043c:\tea52 3503 \torrseq.w\tr5, r2, r3, lsl #12\n 8000440:\tea91 0f03 \tteqeq\tr1, r3\n 8000444:\tf441 2100 \torrne.w\tr1, r1, #524288\t; 0x80000\n 8000448:\tbd30 \tpop\t{r4, r5, pc}\n 800044a:\tbf00 \tnop\n\n0800044c <__aeabi_ui2d>:\n 800044c:\tf090 0f00 \tteq\tr0, #0\n 8000450:\tbf04 \titt\teq\n 8000452:\t2100 \tmoveq\tr1, #0\n 8000454:\t4770 \tbxeq\tlr\n 8000456:\tb530 \tpush\t{r4, r5, lr}\n 8000458:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800045c:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000460:\tf04f 0500 \tmov.w\tr5, #0\n 8000464:\tf04f 0100 \tmov.w\tr1, #0\n 8000468:\te750 \tb.n\t800030c <__adddf3+0x138>\n 800046a:\tbf00 \tnop\n\n0800046c <__aeabi_i2d>:\n 800046c:\tf090 0f00 \tteq\tr0, #0\n 8000470:\tbf04 \titt\teq\n 8000472:\t2100 \tmoveq\tr1, #0\n 8000474:\t4770 \tbxeq\tlr\n 8000476:\tb530 \tpush\t{r4, r5, lr}\n 8000478:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 800047c:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000480:\tf010 4500 \tands.w\tr5, r0, #2147483648\t; 0x80000000\n 8000484:\tbf48 \tit\tmi\n 8000486:\t4240 \tnegmi\tr0, r0\n 8000488:\tf04f 0100 \tmov.w\tr1, #0\n 800048c:\te73e \tb.n\t800030c <__adddf3+0x138>\n 800048e:\tbf00 \tnop\n\n08000490 <__aeabi_f2d>:\n 8000490:\t0042 \tlsls\tr2, r0, #1\n 8000492:\tea4f 01e2 \tmov.w\tr1, r2, asr #3\n 8000496:\tea4f 0131 \tmov.w\tr1, r1, rrx\n 800049a:\tea4f 7002 \tmov.w\tr0, r2, lsl #28\n 800049e:\tbf1f \titttt\tne\n 80004a0:\tf012 437f \tandsne.w\tr3, r2, #4278190080\t; 0xff000000\n 80004a4:\tf093 4f7f \tteqne\tr3, #4278190080\t; 0xff000000\n 80004a8:\tf081 5160 \teorne.w\tr1, r1, #939524096\t; 0x38000000\n 80004ac:\t4770 \tbxne\tlr\n 80004ae:\tf032 427f \tbics.w\tr2, r2, #4278190080\t; 0xff000000\n 80004b2:\tbf08 \tit\teq\n 80004b4:\t4770 \tbxeq\tlr\n 80004b6:\tf093 4f7f \tteq\tr3, #4278190080\t; 0xff000000\n 80004ba:\tbf04 \titt\teq\n 80004bc:\tf441 2100 \torreq.w\tr1, r1, #524288\t; 0x80000\n 80004c0:\t4770 \tbxeq\tlr\n 80004c2:\tb530 \tpush\t{r4, r5, lr}\n 80004c4:\tf44f 7460 \tmov.w\tr4, #896\t; 0x380\n 80004c8:\tf001 4500 \tand.w\tr5, r1, #2147483648\t; 0x80000000\n 80004cc:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 80004d0:\te71c \tb.n\t800030c <__adddf3+0x138>\n 80004d2:\tbf00 \tnop\n\n080004d4 <__aeabi_ul2d>:\n 80004d4:\tea50 0201 \torrs.w\tr2, r0, r1\n 80004d8:\tbf08 \tit\teq\n 80004da:\t4770 \tbxeq\tlr\n 80004dc:\tb530 \tpush\t{r4, r5, lr}\n 80004de:\tf04f 0500 \tmov.w\tr5, #0\n 80004e2:\te00a \tb.n\t80004fa <__aeabi_l2d+0x16>\n\n080004e4 <__aeabi_l2d>:\n 80004e4:\tea50 0201 \torrs.w\tr2, r0, r1\n 80004e8:\tbf08 \tit\teq\n 80004ea:\t4770 \tbxeq\tlr\n 80004ec:\tb530 \tpush\t{r4, r5, lr}\n 80004ee:\tf011 4500 \tands.w\tr5, r1, #2147483648\t; 0x80000000\n 80004f2:\td502 \tbpl.n\t80004fa <__aeabi_l2d+0x16>\n 80004f4:\t4240 \tnegs\tr0, r0\n 80004f6:\teb61 0141 \tsbc.w\tr1, r1, r1, lsl #1\n 80004fa:\tf44f 6480 \tmov.w\tr4, #1024\t; 0x400\n 80004fe:\tf104 0432 \tadd.w\tr4, r4, #50\t; 0x32\n 8000502:\tea5f 5c91 \tmovs.w\tip, r1, lsr #22\n 8000506:\tf43f aed8 \tbeq.w\t80002ba <__adddf3+0xe6>\n 800050a:\tf04f 0203 \tmov.w\tr2, #3\n 800050e:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 8000512:\tbf18 \tit\tne\n 8000514:\t3203 \taddne\tr2, #3\n 8000516:\tea5f 0cdc \tmovs.w\tip, ip, lsr #3\n 800051a:\tbf18 \tit\tne\n 800051c:\t3203 \taddne\tr2, #3\n 800051e:\teb02 02dc \tadd.w\tr2, r2, ip, lsr #3\n 8000522:\tf1c2 0320 \trsb\tr3, r2, #32\n 8000526:\tfa00 fc03 \tlsl.w\tip, r0, r3\n 800052a:\tfa20 f002 \tlsr.w\tr0, r0, r2\n 800052e:\tfa01 fe03 \tlsl.w\tlr, r1, r3\n 8000532:\tea40 000e \torr.w\tr0, r0, lr\n 8000536:\tfa21 f102 \tlsr.w\tr1, r1, r2\n 800053a:\t4414 \tadd\tr4, r2\n 800053c:\te6bd \tb.n\t80002ba <__adddf3+0xe6>\n 800053e:\tbf00 \tnop\n\n08000540 <__aeabi_dmul>:\n 8000540:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000542:\tf04f 0cff \tmov.w\tip, #255\t; 0xff\n 8000546:\tf44c 6ce0 \torr.w\tip, ip, #1792\t; 0x700\n 800054a:\tea1c 5411 \tands.w\tr4, ip, r1, lsr #20\n 800054e:\tbf1d \tittte\tne\n 8000550:\tea1c 5513 \tandsne.w\tr5, ip, r3, lsr #20\n 8000554:\tea94 0f0c \tteqne\tr4, ip\n 8000558:\tea95 0f0c \tteqne\tr5, ip\n 800055c:\tf000 f8de \tbleq\t800071c <__aeabi_dmul+0x1dc>\n 8000560:\t442c \tadd\tr4, r5\n 8000562:\tea81 0603 \teor.w\tr6, r1, r3\n 8000566:\tea21 514c \tbic.w\tr1, r1, ip, lsl #21\n 800056a:\tea23 534c \tbic.w\tr3, r3, ip, lsl #21\n 800056e:\tea50 3501 \torrs.w\tr5, r0, r1, lsl #12\n 8000572:\tbf18 \tit\tne\n 8000574:\tea52 3503 \torrsne.w\tr5, r2, r3, lsl #12\n 8000578:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 800057c:\tf443 1380 \torr.w\tr3, r3, #1048576\t; 0x100000\n 8000580:\td038 \tbeq.n\t80005f4 <__aeabi_dmul+0xb4>\n 8000582:\tfba0 ce02 \tumull\tip, lr, r0, r2\n 8000586:\tf04f 0500 \tmov.w\tr5, #0\n 800058a:\tfbe1 e502 \tumlal\tlr, r5, r1, r2\n 800058e:\tf006 4200 \tand.w\tr2, r6, #2147483648\t; 0x80000000\n 8000592:\tfbe0 e503 \tumlal\tlr, r5, r0, r3\n 8000596:\tf04f 0600 \tmov.w\tr6, #0\n 800059a:\tfbe1 5603 \tumlal\tr5, r6, r1, r3\n 800059e:\tf09c 0f00 \tteq\tip, #0\n 80005a2:\tbf18 \tit\tne\n 80005a4:\tf04e 0e01 \torrne.w\tlr, lr, #1\n 80005a8:\tf1a4 04ff \tsub.w\tr4, r4, #255\t; 0xff\n 80005ac:\tf5b6 7f00 \tcmp.w\tr6, #512\t; 0x200\n 80005b0:\tf564 7440 \tsbc.w\tr4, r4, #768\t; 0x300\n 80005b4:\td204 \tbcs.n\t80005c0 <__aeabi_dmul+0x80>\n 80005b6:\tea5f 0e4e \tmovs.w\tlr, lr, lsl #1\n 80005ba:\t416d \tadcs\tr5, r5\n 80005bc:\teb46 0606 \tadc.w\tr6, r6, r6\n 80005c0:\tea42 21c6 \torr.w\tr1, r2, r6, lsl #11\n 80005c4:\tea41 5155 \torr.w\tr1, r1, r5, lsr #21\n 80005c8:\tea4f 20c5 \tmov.w\tr0, r5, lsl #11\n 80005cc:\tea40 505e \torr.w\tr0, r0, lr, lsr #21\n 80005d0:\tea4f 2ece \tmov.w\tlr, lr, lsl #11\n 80005d4:\tf1b4 0cfd \tsubs.w\tip, r4, #253\t; 0xfd\n 80005d8:\tbf88 \tit\thi\n 80005da:\tf5bc 6fe0 \tcmphi.w\tip, #1792\t; 0x700\n 80005de:\td81e \tbhi.n\t800061e <__aeabi_dmul+0xde>\n 80005e0:\tf1be 4f00 \tcmp.w\tlr, #2147483648\t; 0x80000000\n 80005e4:\tbf08 \tit\teq\n 80005e6:\tea5f 0e50 \tmovseq.w\tlr, r0, lsr #1\n 80005ea:\tf150 0000 \tadcs.w\tr0, r0, #0\n 80005ee:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 80005f2:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80005f4:\tf006 4600 \tand.w\tr6, r6, #2147483648\t; 0x80000000\n 80005f8:\tea46 0101 \torr.w\tr1, r6, r1\n 80005fc:\tea40 0002 \torr.w\tr0, r0, r2\n 8000600:\tea81 0103 \teor.w\tr1, r1, r3\n 8000604:\tebb4 045c \tsubs.w\tr4, r4, ip, lsr #1\n 8000608:\tbfc2 \tittt\tgt\n 800060a:\tebd4 050c \trsbsgt\tr5, r4, ip\n 800060e:\tea41 5104 \torrgt.w\tr1, r1, r4, lsl #20\n 8000612:\tbd70 \tpopgt\t{r4, r5, r6, pc}\n 8000614:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 8000618:\tf04f 0e00 \tmov.w\tlr, #0\n 800061c:\t3c01 \tsubs\tr4, #1\n 800061e:\tf300 80ab \tbgt.w\t8000778 <__aeabi_dmul+0x238>\n 8000622:\tf114 0f36 \tcmn.w\tr4, #54\t; 0x36\n 8000626:\tbfde \tittt\tle\n 8000628:\t2000 \tmovle\tr0, #0\n 800062a:\tf001 4100 \tandle.w\tr1, r1, #2147483648\t; 0x80000000\n 800062e:\tbd70 \tpople\t{r4, r5, r6, pc}\n 8000630:\tf1c4 0400 \trsb\tr4, r4, #0\n 8000634:\t3c20 \tsubs\tr4, #32\n 8000636:\tda35 \tbge.n\t80006a4 <__aeabi_dmul+0x164>\n 8000638:\t340c \tadds\tr4, #12\n 800063a:\tdc1b \tbgt.n\t8000674 <__aeabi_dmul+0x134>\n 800063c:\tf104 0414 \tadd.w\tr4, r4, #20\n 8000640:\tf1c4 0520 \trsb\tr5, r4, #32\n 8000644:\tfa00 f305 \tlsl.w\tr3, r0, r5\n 8000648:\tfa20 f004 \tlsr.w\tr0, r0, r4\n 800064c:\tfa01 f205 \tlsl.w\tr2, r1, r5\n 8000650:\tea40 0002 \torr.w\tr0, r0, r2\n 8000654:\tf001 4200 \tand.w\tr2, r1, #2147483648\t; 0x80000000\n 8000658:\tf021 4100 \tbic.w\tr1, r1, #2147483648\t; 0x80000000\n 800065c:\teb10 70d3 \tadds.w\tr0, r0, r3, lsr #31\n 8000660:\tfa21 f604 \tlsr.w\tr6, r1, r4\n 8000664:\teb42 0106 \tadc.w\tr1, r2, r6\n 8000668:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 800066c:\tbf08 \tit\teq\n 800066e:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 8000672:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000674:\tf1c4 040c \trsb\tr4, r4, #12\n 8000678:\tf1c4 0520 \trsb\tr5, r4, #32\n 800067c:\tfa00 f304 \tlsl.w\tr3, r0, r4\n 8000680:\tfa20 f005 \tlsr.w\tr0, r0, r5\n 8000684:\tfa01 f204 \tlsl.w\tr2, r1, r4\n 8000688:\tea40 0002 \torr.w\tr0, r0, r2\n 800068c:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 8000690:\teb10 70d3 \tadds.w\tr0, r0, r3, lsr #31\n 8000694:\tf141 0100 \tadc.w\tr1, r1, #0\n 8000698:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 800069c:\tbf08 \tit\teq\n 800069e:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 80006a2:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80006a4:\tf1c4 0520 \trsb\tr5, r4, #32\n 80006a8:\tfa00 f205 \tlsl.w\tr2, r0, r5\n 80006ac:\tea4e 0e02 \torr.w\tlr, lr, r2\n 80006b0:\tfa20 f304 \tlsr.w\tr3, r0, r4\n 80006b4:\tfa01 f205 \tlsl.w\tr2, r1, r5\n 80006b8:\tea43 0302 \torr.w\tr3, r3, r2\n 80006bc:\tfa21 f004 \tlsr.w\tr0, r1, r4\n 80006c0:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 80006c4:\tfa21 f204 \tlsr.w\tr2, r1, r4\n 80006c8:\tea20 0002 \tbic.w\tr0, r0, r2\n 80006cc:\teb00 70d3 \tadd.w\tr0, r0, r3, lsr #31\n 80006d0:\tea5e 0e43 \torrs.w\tlr, lr, r3, lsl #1\n 80006d4:\tbf08 \tit\teq\n 80006d6:\tea20 70d3 \tbiceq.w\tr0, r0, r3, lsr #31\n 80006da:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80006dc:\tf094 0f00 \tteq\tr4, #0\n 80006e0:\td10f \tbne.n\t8000702 <__aeabi_dmul+0x1c2>\n 80006e2:\tf001 4600 \tand.w\tr6, r1, #2147483648\t; 0x80000000\n 80006e6:\t0040 \tlsls\tr0, r0, #1\n 80006e8:\teb41 0101 \tadc.w\tr1, r1, r1\n 80006ec:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 80006f0:\tbf08 \tit\teq\n 80006f2:\t3c01 \tsubeq\tr4, #1\n 80006f4:\td0f7 \tbeq.n\t80006e6 <__aeabi_dmul+0x1a6>\n 80006f6:\tea41 0106 \torr.w\tr1, r1, r6\n 80006fa:\tf095 0f00 \tteq\tr5, #0\n 80006fe:\tbf18 \tit\tne\n 8000700:\t4770 \tbxne\tlr\n 8000702:\tf003 4600 \tand.w\tr6, r3, #2147483648\t; 0x80000000\n 8000706:\t0052 \tlsls\tr2, r2, #1\n 8000708:\teb43 0303 \tadc.w\tr3, r3, r3\n 800070c:\tf413 1f80 \ttst.w\tr3, #1048576\t; 0x100000\n 8000710:\tbf08 \tit\teq\n 8000712:\t3d01 \tsubeq\tr5, #1\n 8000714:\td0f7 \tbeq.n\t8000706 <__aeabi_dmul+0x1c6>\n 8000716:\tea43 0306 \torr.w\tr3, r3, r6\n 800071a:\t4770 \tbx\tlr\n 800071c:\tea94 0f0c \tteq\tr4, ip\n 8000720:\tea0c 5513 \tand.w\tr5, ip, r3, lsr #20\n 8000724:\tbf18 \tit\tne\n 8000726:\tea95 0f0c \tteqne\tr5, ip\n 800072a:\td00c \tbeq.n\t8000746 <__aeabi_dmul+0x206>\n 800072c:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 8000730:\tbf18 \tit\tne\n 8000732:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 8000736:\td1d1 \tbne.n\t80006dc <__aeabi_dmul+0x19c>\n 8000738:\tea81 0103 \teor.w\tr1, r1, r3\n 800073c:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 8000740:\tf04f 0000 \tmov.w\tr0, #0\n 8000744:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000746:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 800074a:\tbf06 \titte\teq\n 800074c:\t4610 \tmoveq\tr0, r2\n 800074e:\t4619 \tmoveq\tr1, r3\n 8000750:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 8000754:\td019 \tbeq.n\t800078a <__aeabi_dmul+0x24a>\n 8000756:\tea94 0f0c \tteq\tr4, ip\n 800075a:\td102 \tbne.n\t8000762 <__aeabi_dmul+0x222>\n 800075c:\tea50 3601 \torrs.w\tr6, r0, r1, lsl #12\n 8000760:\td113 \tbne.n\t800078a <__aeabi_dmul+0x24a>\n 8000762:\tea95 0f0c \tteq\tr5, ip\n 8000766:\td105 \tbne.n\t8000774 <__aeabi_dmul+0x234>\n 8000768:\tea52 3603 \torrs.w\tr6, r2, r3, lsl #12\n 800076c:\tbf1c \titt\tne\n 800076e:\t4610 \tmovne\tr0, r2\n 8000770:\t4619 \tmovne\tr1, r3\n 8000772:\td10a \tbne.n\t800078a <__aeabi_dmul+0x24a>\n 8000774:\tea81 0103 \teor.w\tr1, r1, r3\n 8000778:\tf001 4100 \tand.w\tr1, r1, #2147483648\t; 0x80000000\n 800077c:\tf041 41fe \torr.w\tr1, r1, #2130706432\t; 0x7f000000\n 8000780:\tf441 0170 \torr.w\tr1, r1, #15728640\t; 0xf00000\n 8000784:\tf04f 0000 \tmov.w\tr0, #0\n 8000788:\tbd70 \tpop\t{r4, r5, r6, pc}\n 800078a:\tf041 41fe \torr.w\tr1, r1, #2130706432\t; 0x7f000000\n 800078e:\tf441 0178 \torr.w\tr1, r1, #16252928\t; 0xf80000\n 8000792:\tbd70 \tpop\t{r4, r5, r6, pc}\n\n08000794 <__aeabi_ddiv>:\n 8000794:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000796:\tf04f 0cff \tmov.w\tip, #255\t; 0xff\n 800079a:\tf44c 6ce0 \torr.w\tip, ip, #1792\t; 0x700\n 800079e:\tea1c 5411 \tands.w\tr4, ip, r1, lsr #20\n 80007a2:\tbf1d \tittte\tne\n 80007a4:\tea1c 5513 \tandsne.w\tr5, ip, r3, lsr #20\n 80007a8:\tea94 0f0c \tteqne\tr4, ip\n 80007ac:\tea95 0f0c \tteqne\tr5, ip\n 80007b0:\tf000 f8a7 \tbleq\t8000902 <__aeabi_ddiv+0x16e>\n 80007b4:\teba4 0405 \tsub.w\tr4, r4, r5\n 80007b8:\tea81 0e03 \teor.w\tlr, r1, r3\n 80007bc:\tea52 3503 \torrs.w\tr5, r2, r3, lsl #12\n 80007c0:\tea4f 3101 \tmov.w\tr1, r1, lsl #12\n 80007c4:\tf000 8088 \tbeq.w\t80008d8 <__aeabi_ddiv+0x144>\n 80007c8:\tea4f 3303 \tmov.w\tr3, r3, lsl #12\n 80007cc:\tf04f 5580 \tmov.w\tr5, #268435456\t; 0x10000000\n 80007d0:\tea45 1313 \torr.w\tr3, r5, r3, lsr #4\n 80007d4:\tea43 6312 \torr.w\tr3, r3, r2, lsr #24\n 80007d8:\tea4f 2202 \tmov.w\tr2, r2, lsl #8\n 80007dc:\tea45 1511 \torr.w\tr5, r5, r1, lsr #4\n 80007e0:\tea45 6510 \torr.w\tr5, r5, r0, lsr #24\n 80007e4:\tea4f 2600 \tmov.w\tr6, r0, lsl #8\n 80007e8:\tf00e 4100 \tand.w\tr1, lr, #2147483648\t; 0x80000000\n 80007ec:\t429d \tcmp\tr5, r3\n 80007ee:\tbf08 \tit\teq\n 80007f0:\t4296 \tcmpeq\tr6, r2\n 80007f2:\tf144 04fd \tadc.w\tr4, r4, #253\t; 0xfd\n 80007f6:\tf504 7440 \tadd.w\tr4, r4, #768\t; 0x300\n 80007fa:\td202 \tbcs.n\t8000802 <__aeabi_ddiv+0x6e>\n 80007fc:\t085b \tlsrs\tr3, r3, #1\n 80007fe:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 8000802:\t1ab6 \tsubs\tr6, r6, r2\n 8000804:\teb65 0503 \tsbc.w\tr5, r5, r3\n 8000808:\t085b \tlsrs\tr3, r3, #1\n 800080a:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 800080e:\tf44f 1080 \tmov.w\tr0, #1048576\t; 0x100000\n 8000812:\tf44f 2c00 \tmov.w\tip, #524288\t; 0x80000\n 8000816:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 800081a:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 800081e:\tbf22 \tittt\tcs\n 8000820:\t1ab6 \tsubcs\tr6, r6, r2\n 8000822:\t4675 \tmovcs\tr5, lr\n 8000824:\tea40 000c \torrcs.w\tr0, r0, ip\n 8000828:\t085b \tlsrs\tr3, r3, #1\n 800082a:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 800082e:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 8000832:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 8000836:\tbf22 \tittt\tcs\n 8000838:\t1ab6 \tsubcs\tr6, r6, r2\n 800083a:\t4675 \tmovcs\tr5, lr\n 800083c:\tea40 005c \torrcs.w\tr0, r0, ip, lsr #1\n 8000840:\t085b \tlsrs\tr3, r3, #1\n 8000842:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 8000846:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 800084a:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 800084e:\tbf22 \tittt\tcs\n 8000850:\t1ab6 \tsubcs\tr6, r6, r2\n 8000852:\t4675 \tmovcs\tr5, lr\n 8000854:\tea40 009c \torrcs.w\tr0, r0, ip, lsr #2\n 8000858:\t085b \tlsrs\tr3, r3, #1\n 800085a:\tea4f 0232 \tmov.w\tr2, r2, rrx\n 800085e:\tebb6 0e02 \tsubs.w\tlr, r6, r2\n 8000862:\teb75 0e03 \tsbcs.w\tlr, r5, r3\n 8000866:\tbf22 \tittt\tcs\n 8000868:\t1ab6 \tsubcs\tr6, r6, r2\n 800086a:\t4675 \tmovcs\tr5, lr\n 800086c:\tea40 00dc \torrcs.w\tr0, r0, ip, lsr #3\n 8000870:\tea55 0e06 \torrs.w\tlr, r5, r6\n 8000874:\td018 \tbeq.n\t80008a8 <__aeabi_ddiv+0x114>\n 8000876:\tea4f 1505 \tmov.w\tr5, r5, lsl #4\n 800087a:\tea45 7516 \torr.w\tr5, r5, r6, lsr #28\n 800087e:\tea4f 1606 \tmov.w\tr6, r6, lsl #4\n 8000882:\tea4f 03c3 \tmov.w\tr3, r3, lsl #3\n 8000886:\tea43 7352 \torr.w\tr3, r3, r2, lsr #29\n 800088a:\tea4f 02c2 \tmov.w\tr2, r2, lsl #3\n 800088e:\tea5f 1c1c \tmovs.w\tip, ip, lsr #4\n 8000892:\td1c0 \tbne.n\t8000816 <__aeabi_ddiv+0x82>\n 8000894:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 8000898:\td10b \tbne.n\t80008b2 <__aeabi_ddiv+0x11e>\n 800089a:\tea41 0100 \torr.w\tr1, r1, r0\n 800089e:\tf04f 0000 \tmov.w\tr0, #0\n 80008a2:\tf04f 4c00 \tmov.w\tip, #2147483648\t; 0x80000000\n 80008a6:\te7b6 \tb.n\t8000816 <__aeabi_ddiv+0x82>\n 80008a8:\tf411 1f80 \ttst.w\tr1, #1048576\t; 0x100000\n 80008ac:\tbf04 \titt\teq\n 80008ae:\t4301 \torreq\tr1, r0\n 80008b0:\t2000 \tmoveq\tr0, #0\n 80008b2:\tf1b4 0cfd \tsubs.w\tip, r4, #253\t; 0xfd\n 80008b6:\tbf88 \tit\thi\n 80008b8:\tf5bc 6fe0 \tcmphi.w\tip, #1792\t; 0x700\n 80008bc:\tf63f aeaf \tbhi.w\t800061e <__aeabi_dmul+0xde>\n 80008c0:\tebb5 0c03 \tsubs.w\tip, r5, r3\n 80008c4:\tbf04 \titt\teq\n 80008c6:\tebb6 0c02 \tsubseq.w\tip, r6, r2\n 80008ca:\tea5f 0c50 \tmovseq.w\tip, r0, lsr #1\n 80008ce:\tf150 0000 \tadcs.w\tr0, r0, #0\n 80008d2:\teb41 5104 \tadc.w\tr1, r1, r4, lsl #20\n 80008d6:\tbd70 \tpop\t{r4, r5, r6, pc}\n 80008d8:\tf00e 4e00 \tand.w\tlr, lr, #2147483648\t; 0x80000000\n 80008dc:\tea4e 3111 \torr.w\tr1, lr, r1, lsr #12\n 80008e0:\teb14 045c \tadds.w\tr4, r4, ip, lsr #1\n 80008e4:\tbfc2 \tittt\tgt\n 80008e6:\tebd4 050c \trsbsgt\tr5, r4, ip\n 80008ea:\tea41 5104 \torrgt.w\tr1, r1, r4, lsl #20\n 80008ee:\tbd70 \tpopgt\t{r4, r5, r6, pc}\n 80008f0:\tf441 1180 \torr.w\tr1, r1, #1048576\t; 0x100000\n 80008f4:\tf04f 0e00 \tmov.w\tlr, #0\n 80008f8:\t3c01 \tsubs\tr4, #1\n 80008fa:\te690 \tb.n\t800061e <__aeabi_dmul+0xde>\n 80008fc:\tea45 0e06 \torr.w\tlr, r5, r6\n 8000900:\te68d \tb.n\t800061e <__aeabi_dmul+0xde>\n 8000902:\tea0c 5513 \tand.w\tr5, ip, r3, lsr #20\n 8000906:\tea94 0f0c \tteq\tr4, ip\n 800090a:\tbf08 \tit\teq\n 800090c:\tea95 0f0c \tteqeq\tr5, ip\n 8000910:\tf43f af3b \tbeq.w\t800078a <__aeabi_dmul+0x24a>\n 8000914:\tea94 0f0c \tteq\tr4, ip\n 8000918:\td10a \tbne.n\t8000930 <__aeabi_ddiv+0x19c>\n 800091a:\tea50 3401 \torrs.w\tr4, r0, r1, lsl #12\n 800091e:\tf47f af34 \tbne.w\t800078a <__aeabi_dmul+0x24a>\n 8000922:\tea95 0f0c \tteq\tr5, ip\n 8000926:\tf47f af25 \tbne.w\t8000774 <__aeabi_dmul+0x234>\n 800092a:\t4610 \tmov\tr0, r2\n 800092c:\t4619 \tmov\tr1, r3\n 800092e:\te72c \tb.n\t800078a <__aeabi_dmul+0x24a>\n 8000930:\tea95 0f0c \tteq\tr5, ip\n 8000934:\td106 \tbne.n\t8000944 <__aeabi_ddiv+0x1b0>\n 8000936:\tea52 3503 \torrs.w\tr5, r2, r3, lsl #12\n 800093a:\tf43f aefd \tbeq.w\t8000738 <__aeabi_dmul+0x1f8>\n 800093e:\t4610 \tmov\tr0, r2\n 8000940:\t4619 \tmov\tr1, r3\n 8000942:\te722 \tb.n\t800078a <__aeabi_dmul+0x24a>\n 8000944:\tea50 0641 \torrs.w\tr6, r0, r1, lsl #1\n 8000948:\tbf18 \tit\tne\n 800094a:\tea52 0643 \torrsne.w\tr6, r2, r3, lsl #1\n 800094e:\tf47f aec5 \tbne.w\t80006dc <__aeabi_dmul+0x19c>\n 8000952:\tea50 0441 \torrs.w\tr4, r0, r1, lsl #1\n 8000956:\tf47f af0d \tbne.w\t8000774 <__aeabi_dmul+0x234>\n 800095a:\tea52 0543 \torrs.w\tr5, r2, r3, lsl #1\n 800095e:\tf47f aeeb \tbne.w\t8000738 <__aeabi_dmul+0x1f8>\n 8000962:\te712 \tb.n\t800078a <__aeabi_dmul+0x24a>\n\n08000964 <__gedf2>:\n 8000964:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8000968:\te006 \tb.n\t8000978 <__cmpdf2+0x4>\n 800096a:\tbf00 \tnop\n\n0800096c <__ledf2>:\n 800096c:\tf04f 0c01 \tmov.w\tip, #1\n 8000970:\te002 \tb.n\t8000978 <__cmpdf2+0x4>\n 8000972:\tbf00 \tnop\n\n08000974 <__cmpdf2>:\n 8000974:\tf04f 0c01 \tmov.w\tip, #1\n 8000978:\tf84d cd04 \tstr.w\tip, [sp, #-4]!\n 800097c:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 8000980:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000984:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8000988:\tbf18 \tit\tne\n 800098a:\tea7f 5c6c \tmvnsne.w\tip, ip, asr #21\n 800098e:\td01b \tbeq.n\t80009c8 <__cmpdf2+0x54>\n 8000990:\tb001 \tadd\tsp, #4\n 8000992:\tea50 0c41 \torrs.w\tip, r0, r1, lsl #1\n 8000996:\tbf0c \tite\teq\n 8000998:\tea52 0c43 \torrseq.w\tip, r2, r3, lsl #1\n 800099c:\tea91 0f03 \tteqne\tr1, r3\n 80009a0:\tbf02 \tittt\teq\n 80009a2:\tea90 0f02 \tteqeq\tr0, r2\n 80009a6:\t2000 \tmoveq\tr0, #0\n 80009a8:\t4770 \tbxeq\tlr\n 80009aa:\tf110 0f00 \tcmn.w\tr0, #0\n 80009ae:\tea91 0f03 \tteq\tr1, r3\n 80009b2:\tbf58 \tit\tpl\n 80009b4:\t4299 \tcmppl\tr1, r3\n 80009b6:\tbf08 \tit\teq\n 80009b8:\t4290 \tcmpeq\tr0, r2\n 80009ba:\tbf2c \tite\tcs\n 80009bc:\t17d8 \tasrcs\tr0, r3, #31\n 80009be:\tea6f 70e3 \tmvncc.w\tr0, r3, asr #31\n 80009c2:\tf040 0001 \torr.w\tr0, r0, #1\n 80009c6:\t4770 \tbx\tlr\n 80009c8:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 80009cc:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80009d0:\td102 \tbne.n\t80009d8 <__cmpdf2+0x64>\n 80009d2:\tea50 3c01 \torrs.w\tip, r0, r1, lsl #12\n 80009d6:\td107 \tbne.n\t80009e8 <__cmpdf2+0x74>\n 80009d8:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 80009dc:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 80009e0:\td1d6 \tbne.n\t8000990 <__cmpdf2+0x1c>\n 80009e2:\tea52 3c03 \torrs.w\tip, r2, r3, lsl #12\n 80009e6:\td0d3 \tbeq.n\t8000990 <__cmpdf2+0x1c>\n 80009e8:\tf85d 0b04 \tldr.w\tr0, [sp], #4\n 80009ec:\t4770 \tbx\tlr\n 80009ee:\tbf00 \tnop\n\n080009f0 <__aeabi_cdrcmple>:\n 80009f0:\t4684 \tmov\tip, r0\n 80009f2:\t4610 \tmov\tr0, r2\n 80009f4:\t4662 \tmov\tr2, ip\n 80009f6:\t468c \tmov\tip, r1\n 80009f8:\t4619 \tmov\tr1, r3\n 80009fa:\t4663 \tmov\tr3, ip\n 80009fc:\te000 \tb.n\t8000a00 <__aeabi_cdcmpeq>\n 80009fe:\tbf00 \tnop\n\n08000a00 <__aeabi_cdcmpeq>:\n 8000a00:\tb501 \tpush\t{r0, lr}\n 8000a02:\tf7ff ffb7 \tbl\t8000974 <__cmpdf2>\n 8000a06:\t2800 \tcmp\tr0, #0\n 8000a08:\tbf48 \tit\tmi\n 8000a0a:\tf110 0f00 \tcmnmi.w\tr0, #0\n 8000a0e:\tbd01 \tpop\t{r0, pc}\n\n08000a10 <__aeabi_dcmpeq>:\n 8000a10:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a14:\tf7ff fff4 \tbl\t8000a00 <__aeabi_cdcmpeq>\n 8000a18:\tbf0c \tite\teq\n 8000a1a:\t2001 \tmoveq\tr0, #1\n 8000a1c:\t2000 \tmovne\tr0, #0\n 8000a1e:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a22:\tbf00 \tnop\n\n08000a24 <__aeabi_dcmplt>:\n 8000a24:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a28:\tf7ff ffea \tbl\t8000a00 <__aeabi_cdcmpeq>\n 8000a2c:\tbf34 \tite\tcc\n 8000a2e:\t2001 \tmovcc\tr0, #1\n 8000a30:\t2000 \tmovcs\tr0, #0\n 8000a32:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a36:\tbf00 \tnop\n\n08000a38 <__aeabi_dcmple>:\n 8000a38:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a3c:\tf7ff ffe0 \tbl\t8000a00 <__aeabi_cdcmpeq>\n 8000a40:\tbf94 \tite\tls\n 8000a42:\t2001 \tmovls\tr0, #1\n 8000a44:\t2000 \tmovhi\tr0, #0\n 8000a46:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a4a:\tbf00 \tnop\n\n08000a4c <__aeabi_dcmpge>:\n 8000a4c:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a50:\tf7ff ffce \tbl\t80009f0 <__aeabi_cdrcmple>\n 8000a54:\tbf94 \tite\tls\n 8000a56:\t2001 \tmovls\tr0, #1\n 8000a58:\t2000 \tmovhi\tr0, #0\n 8000a5a:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a5e:\tbf00 \tnop\n\n08000a60 <__aeabi_dcmpgt>:\n 8000a60:\tf84d ed08 \tstr.w\tlr, [sp, #-8]!\n 8000a64:\tf7ff ffc4 \tbl\t80009f0 <__aeabi_cdrcmple>\n 8000a68:\tbf34 \tite\tcc\n 8000a6a:\t2001 \tmovcc\tr0, #1\n 8000a6c:\t2000 \tmovcs\tr0, #0\n 8000a6e:\tf85d fb08 \tldr.w\tpc, [sp], #8\n 8000a72:\tbf00 \tnop\n\n08000a74 <__aeabi_dcmpun>:\n 8000a74:\tea4f 0c41 \tmov.w\tip, r1, lsl #1\n 8000a78:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000a7c:\td102 \tbne.n\t8000a84 <__aeabi_dcmpun+0x10>\n 8000a7e:\tea50 3c01 \torrs.w\tip, r0, r1, lsl #12\n 8000a82:\td10a \tbne.n\t8000a9a <__aeabi_dcmpun+0x26>\n 8000a84:\tea4f 0c43 \tmov.w\tip, r3, lsl #1\n 8000a88:\tea7f 5c6c \tmvns.w\tip, ip, asr #21\n 8000a8c:\td102 \tbne.n\t8000a94 <__aeabi_dcmpun+0x20>\n 8000a8e:\tea52 3c03 \torrs.w\tip, r2, r3, lsl #12\n 8000a92:\td102 \tbne.n\t8000a9a <__aeabi_dcmpun+0x26>\n 8000a94:\tf04f 0000 \tmov.w\tr0, #0\n 8000a98:\t4770 \tbx\tlr\n 8000a9a:\tf04f 0001 \tmov.w\tr0, #1\n 8000a9e:\t4770 \tbx\tlr\n\n08000aa0 <__aeabi_d2uiz>:\n 8000aa0:\t004a \tlsls\tr2, r1, #1\n 8000aa2:\td211 \tbcs.n\t8000ac8 <__aeabi_d2uiz+0x28>\n 8000aa4:\tf512 1200 \tadds.w\tr2, r2, #2097152\t; 0x200000\n 8000aa8:\td211 \tbcs.n\t8000ace <__aeabi_d2uiz+0x2e>\n 8000aaa:\td50d \tbpl.n\t8000ac8 <__aeabi_d2uiz+0x28>\n 8000aac:\tf46f 7378 \tmvn.w\tr3, #992\t; 0x3e0\n 8000ab0:\tebb3 5262 \tsubs.w\tr2, r3, r2, asr #21\n 8000ab4:\td40e \tbmi.n\t8000ad4 <__aeabi_d2uiz+0x34>\n 8000ab6:\tea4f 23c1 \tmov.w\tr3, r1, lsl #11\n 8000aba:\tf043 4300 \torr.w\tr3, r3, #2147483648\t; 0x80000000\n 8000abe:\tea43 5350 \torr.w\tr3, r3, r0, lsr #21\n 8000ac2:\tfa23 f002 \tlsr.w\tr0, r3, r2\n 8000ac6:\t4770 \tbx\tlr\n 8000ac8:\tf04f 0000 \tmov.w\tr0, #0\n 8000acc:\t4770 \tbx\tlr\n 8000ace:\tea50 3001 \torrs.w\tr0, r0, r1, lsl #12\n 8000ad2:\td102 \tbne.n\t8000ada <__aeabi_d2uiz+0x3a>\n 8000ad4:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 8000ad8:\t4770 \tbx\tlr\n 8000ada:\tf04f 0000 \tmov.w\tr0, #0\n 8000ade:\t4770 \tbx\tlr\n\n08000ae0 :\n\n\t/* Start ADC1 Software Conversion */\n\tADC_StartConversion(ADC1);\n}\n\nvoid NVIC_Config() {\n 8000ae0:\tb507 \tpush\t{r0, r1, r2, lr}\n\n\tNVIC_PriorityGroupConfig(NVIC_PriorityGroup_4);\n 8000ae2:\tf44f 7040 \tmov.w\tr0, #768\t; 0x300\n 8000ae6:\tf000 fe91 \tbl\t800180c \n\n\tNVIC_InitTypeDef nvicStructure;\n\tnvicStructure.NVIC_IRQChannel = TIM2_IRQn;\n 8000aea:\t4b09 \tldr\tr3, [pc, #36]\t; (8000b10 )\n 8000aec:\t9301 \tstr\tr3, [sp, #4]\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n 8000aee:\ta801 \tadd\tr0, sp, #4\n 8000af0:\tf000 fe96 \tbl\t8001820 \n\n\tnvicStructure.NVIC_IRQChannel = TIM3_IRQn;\n 8000af4:\t4b07 \tldr\tr3, [pc, #28]\t; (8000b14 )\n 8000af6:\t9301 \tstr\tr3, [sp, #4]\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n 8000af8:\ta801 \tadd\tr0, sp, #4\n 8000afa:\tf000 fe91 \tbl\t8001820 \n\n\t// Enable DMA1 channel1 IRQ Channel\n\tnvicStructure.NVIC_IRQChannel = DMA1_Channel1_IRQn;\n 8000afe:\t4b06 \tldr\tr3, [pc, #24]\t; (8000b18 )\n 8000b00:\t9301 \tstr\tr3, [sp, #4]\n\tnvicStructure.NVIC_IRQChannelPreemptionPriority = 0;\n\tnvicStructure.NVIC_IRQChannelSubPriority = 0;\n\tnvicStructure.NVIC_IRQChannelCmd = ENABLE;\n\tNVIC_Init(&nvicStructure);\n 8000b02:\ta801 \tadd\tr0, sp, #4\n 8000b04:\tf000 fe8c \tbl\t8001820 \n}\n 8000b08:\tb003 \tadd\tsp, #12\n 8000b0a:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 8000b0e:\tbf00 \tnop\n 8000b10:\t0100001c \t.word\t0x0100001c\n 8000b14:\t0100001d \t.word\t0x0100001d\n 8000b18:\t0100000b \t.word\t0x0100000b\n\n08000b1c :\n\nvoid GPIO_Config() {\n 8000b1c:\tb537 \tpush\t{r0, r1, r2, r4, r5, lr}\n\t//for example\n\tGPIO_InitTypeDef GPIO_InitStructure;\n\t//Enable GPIOB Clock\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOB, ENABLE);\n 8000b1e:\t2101 \tmovs\tr1, #1\n 8000b20:\tf44f 2080 \tmov.w\tr0, #262144\t; 0x40000\n 8000b24:\tf000 feb8 \tbl\t8001898 \n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n 8000b28:\t2101 \tmovs\tr1, #1\n 8000b2a:\tf44f 3000 \tmov.w\tr0, #131072\t; 0x20000\n 8000b2e:\tf000 feb3 \tbl\t8001898 \n\n\tGPIO_StructInit(&GPIO_InitStructure);\n 8000b32:\t4668 \tmov\tr0, sp\n 8000b34:\tf000 fe5c \tbl\t80017f0 \n\tGPIO_InitStructure.GPIO_Pin = LEFT_BUTTON | CLOCK_IN;\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n 8000b38:\t2500 \tmovs\tr5, #0\n\tGPIO_InitStructure.GPIO_Pin = LEFT_BUTTON | CLOCK_IN;\n 8000b3a:\t2390 \tmovs\tr3, #144\t; 0x90\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n 8000b3c:\t2401 \tmovs\tr4, #1\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n 8000b3e:\t4669 \tmov\tr1, sp\n 8000b40:\t4812 \tldr\tr0, [pc, #72]\t; (8000b8c )\n\tGPIO_InitStructure.GPIO_Pin = LEFT_BUTTON | CLOCK_IN;\n 8000b42:\t9300 \tstr\tr3, [sp, #0]\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n 8000b44:\tf88d 5004 \tstrb.w\tr5, [sp, #4]\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n 8000b48:\tf88d 4007 \tstrb.w\tr4, [sp, #7]\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n 8000b4c:\tf000 fe0e \tbl\t800176c \n\n\tGPIO_StructInit(&GPIO_InitStructure);\n 8000b50:\t4668 \tmov\tr0, sp\n 8000b52:\tf000 fe4d \tbl\t80017f0 \n\tGPIO_InitStructure.GPIO_Pin = RIGHT_BUTTON;\n 8000b56:\t2302 \tmovs\tr3, #2\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000b58:\t4669 \tmov\tr1, sp\n 8000b5a:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStructure.GPIO_Pin = RIGHT_BUTTON;\n 8000b5e:\t9300 \tstr\tr3, [sp, #0]\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n 8000b60:\tf88d 5004 \tstrb.w\tr5, [sp, #4]\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n 8000b64:\tf88d 4007 \tstrb.w\tr4, [sp, #7]\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000b68:\tf000 fe00 \tbl\t800176c \n\n\tGPIO_StructInit(&GPIO_InitStructure);\n 8000b6c:\t4668 \tmov\tr0, sp\n 8000b6e:\tf000 fe3f \tbl\t80017f0 \n\tGPIO_InitStructure.GPIO_Pin = STEPS_BUTTON;\n 8000b72:\t2304 \tmovs\tr3, #4\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000b74:\t4669 \tmov\tr1, sp\n 8000b76:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStructure.GPIO_Pin = STEPS_BUTTON;\n 8000b7a:\t9300 \tstr\tr3, [sp, #0]\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN;\n 8000b7c:\tf88d 5004 \tstrb.w\tr5, [sp, #4]\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;\n 8000b80:\tf88d 4007 \tstrb.w\tr4, [sp, #7]\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000b84:\tf000 fdf2 \tbl\t800176c \n\n}\n 8000b88:\tb003 \tadd\tsp, #12\n 8000b8a:\tbd30 \tpop\t{r4, r5, pc}\n 8000b8c:\t48000400 \t.word\t0x48000400\n\n08000b90 :\n\nvoid delay(int a) {\n 8000b90:\tb082 \tsub\tsp, #8\n\tvolatile int i, j;\n\n\tfor (i = 0; i < a; i++) {\n 8000b92:\t2300 \tmovs\tr3, #0\n 8000b94:\t9300 \tstr\tr3, [sp, #0]\n 8000b96:\t9b00 \tldr\tr3, [sp, #0]\n 8000b98:\t4283 \tcmp\tr3, r0\n 8000b9a:\tdb01 \tblt.n\t8000ba0 \n\t\tj++;\n\t}\n\n\treturn;\n}\n 8000b9c:\tb002 \tadd\tsp, #8\n 8000b9e:\t4770 \tbx\tlr\n\t\tj++;\n 8000ba0:\t9b01 \tldr\tr3, [sp, #4]\n 8000ba2:\t3301 \tadds\tr3, #1\n 8000ba4:\t9301 \tstr\tr3, [sp, #4]\n\tfor (i = 0; i < a; i++) {\n 8000ba6:\t9b00 \tldr\tr3, [sp, #0]\n 8000ba8:\t3301 \tadds\tr3, #1\n 8000baa:\te7f3 \tb.n\t8000b94 \n\n08000bac :\n\nvoid DAC_Config(void) {\n 8000bac:\tb570 \tpush\t{r4, r5, r6, lr}\n\tGPIO_InitTypeDef GPIO_InitStructure;\n\tDAC_InitTypeDef DAC_InitStructure;\n\n\t/* DAC Periph clock enable */\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC1, ENABLE);\n 8000bae:\t2101 \tmovs\tr1, #1\nvoid DAC_Config(void) {\n 8000bb0:\tb086 \tsub\tsp, #24\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC1, ENABLE);\n 8000bb2:\tf04f 5000 \tmov.w\tr0, #536870912\t; 0x20000000\n 8000bb6:\tf000 fe7b \tbl\t80018b0 \n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC2, ENABLE);\n 8000bba:\t2101 \tmovs\tr1, #1\n 8000bbc:\tf04f 6080 \tmov.w\tr0, #67108864\t; 0x4000000\n 8000bc0:\tf000 fe76 \tbl\t80018b0 \n\n\t/* GPIOA clock enable */\n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n 8000bc4:\t2101 \tmovs\tr1, #1\n 8000bc6:\tf44f 3000 \tmov.w\tr0, #131072\t; 0x20000\n 8000bca:\tf000 fe65 \tbl\t8001898 \n\n\t/* Configure PA4 & PA6 as analog out */\n\n\tGPIO_InitStructure.GPIO_Pin = GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_6;\n 8000bce:\t2370 \tmovs\tr3, #112\t; 0x70\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL;\n 8000bd0:\t2400 \tmovs\tr4, #0\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n\t/* DAC channel1 Configuration */\n\tDAC_StructInit(&DAC_InitStructure);\n\tDAC_InitStructure.DAC_Buffer_Switch =\n\tDAC_BufferSwitch_Enable;\n\tDAC_Init(DAC1, DAC_Channel_1, &DAC_InitStructure);\n 8000bd2:\t4d20 \tldr\tr5, [pc, #128]\t; (8000c54 )\n\tGPIO_InitStructure.GPIO_Pin = GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_6;\n 8000bd4:\t9300 \tstr\tr3, [sp, #0]\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000bd6:\t4669 \tmov\tr1, sp\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n 8000bd8:\t2303 \tmovs\tr3, #3\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000bda:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n 8000bde:\tf88d 3004 \tstrb.w\tr3, [sp, #4]\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL;\n 8000be2:\tf88d 4007 \tstrb.w\tr4, [sp, #7]\n\tGPIO_Init(GPIOA, &GPIO_InitStructure);\n 8000be6:\tf000 fdc1 \tbl\t800176c \n\tDAC_StructInit(&DAC_InitStructure);\n 8000bea:\ta802 \tadd\tr0, sp, #8\n 8000bec:\tf000 fd3a \tbl\t8001664 \n\tDAC_Init(DAC1, DAC_Channel_2, &DAC_InitStructure);\n\tDAC_Init(DAC2, DAC_Channel_1, &DAC_InitStructure);\n 8000bf0:\t4e19 \tldr\tr6, [pc, #100]\t; (8000c58 )\n\tDAC_InitStructure.DAC_Buffer_Switch =\n 8000bf2:\t2302 \tmovs\tr3, #2\n\tDAC_Init(DAC1, DAC_Channel_1, &DAC_InitStructure);\n 8000bf4:\taa02 \tadd\tr2, sp, #8\n 8000bf6:\t4621 \tmov\tr1, r4\n 8000bf8:\t4628 \tmov\tr0, r5\n\tDAC_InitStructure.DAC_Buffer_Switch =\n 8000bfa:\t9305 \tstr\tr3, [sp, #20]\n\tDAC_Init(DAC1, DAC_Channel_1, &DAC_InitStructure);\n 8000bfc:\tf000 fd1f \tbl\t800163e \n\tDAC_Init(DAC1, DAC_Channel_2, &DAC_InitStructure);\n 8000c00:\taa02 \tadd\tr2, sp, #8\n 8000c02:\t4628 \tmov\tr0, r5\n 8000c04:\t2110 \tmovs\tr1, #16\n 8000c06:\tf000 fd1a \tbl\t800163e \n\tDAC_Init(DAC2, DAC_Channel_1, &DAC_InitStructure);\n 8000c0a:\taa02 \tadd\tr2, sp, #8\n 8000c0c:\t4621 \tmov\tr1, r4\n 8000c0e:\t4630 \tmov\tr0, r6\n 8000c10:\tf000 fd15 \tbl\t800163e \n\tDAC_Cmd(DAC1, DAC_Channel_1, ENABLE);\n 8000c14:\t4621 \tmov\tr1, r4\n 8000c16:\t4628 \tmov\tr0, r5\n 8000c18:\t2201 \tmovs\tr2, #1\n 8000c1a:\tf000 fd2a \tbl\t8001672 \n\tDAC_Cmd(DAC1, DAC_Channel_2, ENABLE);\n 8000c1e:\t4628 \tmov\tr0, r5\n 8000c20:\t2201 \tmovs\tr2, #1\n 8000c22:\t2110 \tmovs\tr1, #16\n 8000c24:\tf000 fd25 \tbl\t8001672 \n\tDAC_Cmd(DAC2, DAC_Channel_1, ENABLE);\n 8000c28:\t4621 \tmov\tr1, r4\n 8000c2a:\t4630 \tmov\tr0, r6\n 8000c2c:\t2201 \tmovs\tr2, #1\n 8000c2e:\tf000 fd20 \tbl\t8001672 \n\tDAC_SetChannel1Data(DAC1, DAC_Align_12b_R, 0);\n 8000c32:\t4622 \tmov\tr2, r4\n 8000c34:\t4621 \tmov\tr1, r4\n 8000c36:\t4628 \tmov\tr0, r5\n 8000c38:\tf000 fd26 \tbl\t8001688 \n\tDAC_SetChannel2Data(DAC1, DAC_Align_12b_R, 0);\n 8000c3c:\t4622 \tmov\tr2, r4\n 8000c3e:\t4621 \tmov\tr1, r4\n 8000c40:\t4628 \tmov\tr0, r5\n 8000c42:\tf000 fd2d \tbl\t80016a0 \n\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 0);\n 8000c46:\t4622 \tmov\tr2, r4\n 8000c48:\t4621 \tmov\tr1, r4\n 8000c4a:\t4630 \tmov\tr0, r6\n 8000c4c:\tf000 fd1c \tbl\t8001688 \n}\n 8000c50:\tb006 \tadd\tsp, #24\n 8000c52:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8000c54:\t40007400 \t.word\t0x40007400\n 8000c58:\t40009800 \t.word\t0x40009800\n\n08000c5c :\n\nvoid TIM_Config(void) {\n 8000c5c:\tb51f \tpush\t{r0, r1, r2, r3, r4, lr}\n\t//TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;\n\t//TIM_TimeBaseInit(TIM2, &TIM_TimeBaseStructure);\n\t//TIM_ITConfig(TIM2, TIM_IT_Update, ENABLE);\n\t//TIM_Cmd(TIM2, ENABLE);\n\t/* TIM2 Periph clock enable */\n\tRCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM3, ENABLE);\n 8000c5e:\t2101 \tmovs\tr1, #1\n 8000c60:\t2002 \tmovs\tr0, #2\n 8000c62:\tf000 fe25 \tbl\t80018b0 \n\n\t/* Time base configuration */\n\tTIM_TimeBaseStructInit(&TIM_TimeBaseStructure);\n 8000c66:\ta801 \tadd\tr0, sp, #4\n 8000c68:\tf000 fe7c \tbl\t8001964 \n\tTIM_TimeBaseStructure.TIM_Period = 45000;\n 8000c6c:\t2200 \tmovs\tr2, #0\n 8000c6e:\tf64a 73c8 \tmovw\tr3, #45000\t; 0xafc8\n 8000c72:\te9cd 2301 \tstrd\tr2, r3, [sp, #4]\n\tTIM_TimeBaseStructure.TIM_Prescaler = 0;\n\tTIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV4;\n\tTIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;\n\tTIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure);\n 8000c76:\ta901 \tadd\tr1, sp, #4\n\tTIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV4;\n 8000c78:\tf44f 7300 \tmov.w\tr3, #512\t; 0x200\n\tTIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure);\n 8000c7c:\t480a \tldr\tr0, [pc, #40]\t; (8000ca8 )\n\tTIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV4;\n 8000c7e:\tf8ad 300c \tstrh.w\tr3, [sp, #12]\n\tTIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure);\n 8000c82:\tf000 fe21 \tbl\t80018c8 \n\tTIM_ARRPreloadConfig(TIM3, ENABLE);\n 8000c86:\t4808 \tldr\tr0, [pc, #32]\t; (8000ca8 )\n 8000c88:\t2101 \tmovs\tr1, #1\n 8000c8a:\tf000 fe72 \tbl\t8001972 \n\n\tTIM_ITConfig(TIM3, TIM_IT_Update, ENABLE);\n 8000c8e:\t2201 \tmovs\tr2, #1\n 8000c90:\t4611 \tmov\tr1, r2\n 8000c92:\t4805 \tldr\tr0, [pc, #20]\t; (8000ca8 )\n 8000c94:\tf000 fe85 \tbl\t80019a2 \n\tTIM_Cmd(TIM3, ENABLE);\n 8000c98:\t4803 \tldr\tr0, [pc, #12]\t; (8000ca8 )\n 8000c9a:\t2101 \tmovs\tr1, #1\n 8000c9c:\tf000 fe75 \tbl\t800198a \n\n}\n 8000ca0:\tb005 \tadd\tsp, #20\n 8000ca2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 8000ca6:\tbf00 \tnop\n 8000ca8:\t40000400 \t.word\t0x40000400\n\n08000cac :\nvolatile uint8_t clk_out, last_clk_out;\nvolatile int8_t delayed_clk;\n\nvoid SysTick_Handler() {\n\t//system tick\n}\n 8000cac:\t4770 \tbx\tlr\n\t...\n\n08000cb0 :\nvoid loop() {\n}\n\nconst int16_t tanh_table[256];\n\nvoid setup() {\n 8000cb0:\tb530 \tpush\t{r4, r5, lr}\n 8000cb2:\tb09b \tsub\tsp, #108\t; 0x6c\n\tGPIO_Config();\n 8000cb4:\tf7ff ff32 \tbl\t8000b1c \n\tDAC_Config();\n 8000cb8:\tf7ff ff78 \tbl\t8000bac \n\tTIM_Config();\n 8000cbc:\tf7ff ffce \tbl\t8000c5c \n\tADC_CommonStructInit(&ADC_CommonInitStructure);\n 8000cc0:\ta802 \tadd\tr0, sp, #8\n 8000cc2:\tf000 fc11 \tbl\t80014e8 \n\tADC_StructInit(&ADC_InitStructure);\n 8000cc6:\ta807 \tadd\tr0, sp, #28\n 8000cc8:\tf000 fbd4 \tbl\t8001474 \n\tDMA_StructInit(&DMA_InitStructure);\n 8000ccc:\ta80f \tadd\tr0, sp, #60\t; 0x3c\n 8000cce:\tf000 fd11 \tbl\t80016f4 \n\tRCC_ADCCLKConfig(RCC_ADC12PLLCLK_Div2);\n 8000cd2:\tf44f 7088 \tmov.w\tr0, #272\t; 0x110\n 8000cd6:\tf000 fdcf \tbl\t8001878 \n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_ADC12, ENABLE);\n 8000cda:\t2101 \tmovs\tr1, #1\n 8000cdc:\tf04f 5080 \tmov.w\tr0, #268435456\t; 0x10000000\n 8000ce0:\tf000 fdda \tbl\t8001898 \n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE);\n 8000ce4:\t2101 \tmovs\tr1, #1\n 8000ce6:\t4608 \tmov\tr0, r1\n 8000ce8:\tf000 fdd6 \tbl\t8001898 \n\tDMA_InitStructure.DMA_BufferSize = 2;\n 8000cec:\t2302 \tmovs\tr3, #2\n 8000cee:\tf8ad 3048 \tstrh.w\tr3, [sp, #72]\t; 0x48\n\tDMA_InitStructure.DMA_MemoryBaseAddr = (uint32_t) &ADC[0];\n 8000cf2:\t4b57 \tldr\tr3, [pc, #348]\t; (8000e50 )\n 8000cf4:\t9310 \tstr\tr3, [sp, #64]\t; 0x40\n\tDMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;\n 8000cf6:\tf44f 6380 \tmov.w\tr3, #1024\t; 0x400\n 8000cfa:\t9316 \tstr\tr3, [sp, #88]\t; 0x58\n\tDMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;\n 8000cfc:\t2380 \tmovs\tr3, #128\t; 0x80\n 8000cfe:\t9314 \tstr\tr3, [sp, #80]\t; 0x50\n\tDMA_InitStructure.DMA_Mode = DMA_Mode_Circular;\n 8000d00:\t2320 \tmovs\tr3, #32\n 8000d02:\t9317 \tstr\tr3, [sp, #92]\t; 0x5c\n\tDMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t) &ADC1->DR;\n 8000d04:\t4b53 \tldr\tr3, [pc, #332]\t; (8000e54 )\n 8000d06:\t930f \tstr\tr3, [sp, #60]\t; 0x3c\n\tDMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;\n 8000d08:\tf44f 7380 \tmov.w\tr3, #256\t; 0x100\n\tDMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralSRC;\n 8000d0c:\t2400 \tmovs\tr4, #0\n\tDMA_Init(DMA1_Channel1, &DMA_InitStructure);\n 8000d0e:\t4852 \tldr\tr0, [pc, #328]\t; (8000e58 )\n\tDMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;\n 8000d10:\t9315 \tstr\tr3, [sp, #84]\t; 0x54\n\tDMA_Init(DMA1_Channel1, &DMA_InitStructure);\n 8000d12:\ta90f \tadd\tr1, sp, #60\t; 0x3c\n\tDMA_InitStructure.DMA_Priority = DMA_Priority_High;\n 8000d14:\tf44f 5300 \tmov.w\tr3, #8192\t; 0x2000\n 8000d18:\t9318 \tstr\tr3, [sp, #96]\t; 0x60\n\tDMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralSRC;\n 8000d1a:\t9411 \tstr\tr4, [sp, #68]\t; 0x44\n\tDMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;\n 8000d1c:\t9413 \tstr\tr4, [sp, #76]\t; 0x4c\n\tDMA_Init(DMA1_Channel1, &DMA_InitStructure);\n 8000d1e:\tf000 fccb \tbl\t80016b8 \n\tRCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOA, ENABLE);\n 8000d22:\t2101 \tmovs\tr1, #1\n 8000d24:\tf44f 3000 \tmov.w\tr0, #131072\t; 0x20000\n 8000d28:\tf000 fdb6 \tbl\t8001898 \n\tGPIO_InitStructure.GPIO_Pin = RATE_POT | DC_POT;\n 8000d2c:\t2303 \tmovs\tr3, #3\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n 8000d2e:\t484b \tldr\tr0, [pc, #300]\t; (8000e5c )\n\tGPIO_InitStructure.GPIO_Pin = RATE_POT | DC_POT;\n 8000d30:\t9300 \tstr\tr3, [sp, #0]\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n 8000d32:\t4669 \tmov\tr1, sp\n\tGPIO_InitStructure.GPIO_Mode = GPIO_Mode_AN;\n 8000d34:\tf88d 3004 \tstrb.w\tr3, [sp, #4]\n\tGPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL;\n 8000d38:\tf88d 4007 \tstrb.w\tr4, [sp, #7]\n\tGPIO_Init(GPIOB, &GPIO_InitStructure);\n 8000d3c:\tf000 fd16 \tbl\t800176c \n\tADC_VoltageRegulatorCmd(ADC1, ENABLE);\n 8000d40:\t2101 \tmovs\tr1, #1\n 8000d42:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000d46:\tf000 fbf2 \tbl\t800152e \n\tdelay(500);\n 8000d4a:\tf44f 70fa \tmov.w\tr0, #500\t; 0x1f4\n 8000d4e:\tf7ff ff1f \tbl\t8000b90 \n\tADC_SelectCalibrationMode(ADC1, ADC_CalibrationMode_Single);\n 8000d52:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000d56:\t4621 \tmov\tr1, r4\n 8000d58:\tf000 fbde \tbl\t8001518 \n\tADC_StartCalibration(ADC1);\n 8000d5c:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000d60:\tf000 fbd2 \tbl\t8001508 \n\twhile (ADC_GetCalibrationStatus(ADC1) != RESET)\n 8000d64:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000d68:\tf000 fbde \tbl\t8001528 \n 8000d6c:\t4604 \tmov\tr4, r0\n 8000d6e:\t2800 \tcmp\tr0, #0\n 8000d70:\td1f8 \tbne.n\t8000d64 \n\tcalibration_value = ADC_GetCalibrationValue(ADC1);\n 8000d72:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000d76:\tf000 fbcc \tbl\t8001512 \n 8000d7a:\t4b39 \tldr\tr3, [pc, #228]\t; (8000e60 )\n\tADC_CommonInitStructure.ADC_DMAAccessMode = ADC_DMAAccessMode_Disabled;\n 8000d7c:\t9404 \tstr\tr4, [sp, #16]\n\tcalibration_value = ADC_GetCalibrationValue(ADC1);\n 8000d7e:\tb280 \tuxth\tr0, r0\n\tADC_CommonInitStructure.ADC_DMAMode = ADC_DMAMode_Circular;\n 8000d80:\t2502 \tmovs\tr5, #2\n\tcalibration_value = ADC_GetCalibrationValue(ADC1);\n 8000d82:\t8018 \tstrh\tr0, [r3, #0]\n\tADC_CommonInit(ADC1, &ADC_CommonInitStructure);\n 8000d84:\ta902 \tadd\tr1, sp, #8\n 8000d86:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n\tADC_CommonInitStructure.ADC_Clock = ADC_Clock_AsynClkMode;\n 8000d8a:\te9cd 4402 \tstrd\tr4, r4, [sp, #8]\n\tADC_CommonInitStructure.ADC_DMAMode = ADC_DMAMode_Circular;\n 8000d8e:\t9505 \tstr\tr5, [sp, #20]\n\tADC_CommonInitStructure.ADC_TwoSamplingDelay = 2;\n 8000d90:\tf88d 5018 \tstrb.w\tr5, [sp, #24]\n\tADC_CommonInit(ADC1, &ADC_CommonInitStructure);\n 8000d94:\tf000 fb7a \tbl\t800148c \n\tADC_InitStructure.ADC_ContinuousConvMode = ADC_ContinuousConvMode_Enable;\n 8000d98:\tf44f 5300 \tmov.w\tr3, #8192\t; 0x2000\n\tADC_Init(ADC1, &ADC_InitStructure);\n 8000d9c:\ta907 \tadd\tr1, sp, #28\n 8000d9e:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n\tADC_InitStructure.ADC_Resolution = ADC_Resolution_12b;\n 8000da2:\te9cd 3407 \tstrd\tr3, r4, [sp, #28]\n\tADC_InitStructure.ADC_ExternalTrigEventEdge =\n 8000da6:\te9cd 4409 \tstrd\tr4, r4, [sp, #36]\t; 0x24\n\tADC_InitStructure.ADC_OverrunMode = ADC_OverrunMode_Disable;\n 8000daa:\te9cd 440b \tstrd\tr4, r4, [sp, #44]\t; 0x2c\n\tADC_InitStructure.ADC_AutoInjMode = ADC_AutoInjec_Disable;\n 8000dae:\t940d \tstr\tr4, [sp, #52]\t; 0x34\n\tADC_InitStructure.ADC_NbrOfRegChannel = 2;\n 8000db0:\tf88d 5038 \tstrb.w\tr5, [sp, #56]\t; 0x38\n\tADC_Init(ADC1, &ADC_InitStructure);\n 8000db4:\tf000 fb40 \tbl\t8001438 \n\tADC_RegularChannelConfig(ADC1, ADC_Channel_11, 1,\n 8000db8:\t2307 \tmovs\tr3, #7\n 8000dba:\t2201 \tmovs\tr2, #1\n 8000dbc:\t210b \tmovs\tr1, #11\n 8000dbe:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000dc2:\tf000 fbc1 \tbl\t8001548 \n\tADC_RegularChannelConfig(ADC1, ADC_Channel_12, 2,\n 8000dc6:\t2307 \tmovs\tr3, #7\n 8000dc8:\t462a \tmov\tr2, r5\n 8000dca:\t210c \tmovs\tr1, #12\n 8000dcc:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000dd0:\tf000 fbba \tbl\t8001548 \n\tADC_DMAConfig(ADC1, ADC_DMAMode_Circular);\n 8000dd4:\t4629 \tmov\tr1, r5\n 8000dd6:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000dda:\tf000 fc22 \tbl\t8001622 \n\tDMA_ITConfig(DMA1_Channel1, DMA_IT_TC, ENABLE);\n 8000dde:\t2201 \tmovs\tr2, #1\n 8000de0:\t481d \tldr\tr0, [pc, #116]\t; (8000e58 )\n 8000de2:\t4629 \tmov\tr1, r5\n 8000de4:\tf000 fc9e \tbl\t8001724 \n\tDMA_Cmd(DMA1_Channel1, ENABLE);\n 8000de8:\t481b \tldr\tr0, [pc, #108]\t; (8000e58 )\n 8000dea:\t2101 \tmovs\tr1, #1\n 8000dec:\tf000 fc8f \tbl\t800170e \n\tADC_DMACmd(ADC1, ENABLE);\n 8000df0:\t2101 \tmovs\tr1, #1\n 8000df2:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000df6:\tf000 fc0b \tbl\t8001610 \n\tADC_Cmd(ADC1, ENABLE);\n 8000dfa:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000dfe:\t2101 \tmovs\tr1, #1\n 8000e00:\tf000 fb79 \tbl\t80014f6 \n\tADC_GetConversionValue(ADC1);\n 8000e04:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000e08:\tf000 fbff \tbl\t800160a \n\twhile (!ADC_GetFlagStatus(ADC1, ADC_FLAG_RDY))\n 8000e0c:\t2101 \tmovs\tr1, #1\n 8000e0e:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000e12:\tf000 fc0e \tbl\t8001632 \n 8000e16:\t2800 \tcmp\tr0, #0\n 8000e18:\td0f8 \tbeq.n\t8000e0c \n\tADC_StartConversion(ADC1);\n 8000e1a:\tf04f 40a0 \tmov.w\tr0, #1342177280\t; 0x50000000\n 8000e1e:\tf000 fbef \tbl\t8001600 \n\tADC_Config();\n\tNVIC_Config();\n 8000e22:\tf7ff fe5d \tbl\t8000ae0 \n\tSysTick_Config(SystemCoreClock / 100000);\n 8000e26:\t4b0f \tldr\tr3, [pc, #60]\t; (8000e64 )\n 8000e28:\t4a0f \tldr\tr2, [pc, #60]\t; (8000e68 )\n 8000e2a:\t681b \tldr\tr3, [r3, #0]\n 8000e2c:\tfbb3 f3f2 \tudiv\tr3, r3, r2\n must contain a vendor-specific implementation of this function.\n\n */\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\n{\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\n 8000e30:\t3b01 \tsubs\tr3, #1\n 8000e32:\tf1b3 7f80 \tcmp.w\tr3, #16777216\t; 0x1000000\n 8000e36:\td209 \tbcs.n\t8000e4c \n\n SysTick->LOAD = ticks - 1; /* set reload register */\n 8000e38:\t4a0c \tldr\tr2, [pc, #48]\t; (8000e6c )\n 8000e3a:\t6053 \tstr\tr3, [r2, #4]\n SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */\n 8000e3c:\t4b0c \tldr\tr3, [pc, #48]\t; (8000e70 )\n 8000e3e:\t21f0 \tmovs\tr1, #240\t; 0xf0\n 8000e40:\tf883 1023 \tstrb.w\tr1, [r3, #35]\t; 0x23\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\n 8000e44:\t2300 \tmovs\tr3, #0\n 8000e46:\t6093 \tstr\tr3, [r2, #8]\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8000e48:\t2307 \tmovs\tr3, #7\n 8000e4a:\t6013 \tstr\tr3, [r2, #0]\n}\n 8000e4c:\tb01b \tadd\tsp, #108\t; 0x6c\n 8000e4e:\tbd30 \tpop\t{r4, r5, pc}\n 8000e50:\t20000096 \t.word\t0x20000096\n 8000e54:\t50000040 \t.word\t0x50000040\n 8000e58:\t40020008 \t.word\t0x40020008\n 8000e5c:\t48000400 \t.word\t0x48000400\n 8000e60:\t200000ae \t.word\t0x200000ae\n 8000e64:\t20000004 \t.word\t0x20000004\n 8000e68:\t000186a0 \t.word\t0x000186a0\n 8000e6c:\te000e010 \t.word\t0xe000e010\n 8000e70:\te000ed00 \t.word\t0xe000ed00\n\n08000e74

\n?kMp3lMp3\u0012a$>G׈HO^Ɓ\u0001A{?l!>#\u0004)d\u0011\n]\u0019LD% Q'{o\u0019U6F!\u00073aX+5d+\u001eۢ\u0005?*<\f@\u0004ǍG\u000e\u000e\u001c\u000fa\u001c\tlu=\n?М[A\u001eՈ\nxU\u0007[\u0019(Qh0\u0000ƨd:\u0003C`H\u000eM;uLXQ\u0017\f\u0005\tS\u0015\u0018|12]\u000fF?S\u001e\r/@\u0016dϡֈ\u000bgbbCeh\u0005\u0017*8#E8\u00040\n\u0015>\u0004Á\u001cU]29p\u0001\nd)%_\u0000.J\u0002~\u0012o𽢵\u0006\u0019F p!\u0017\u0014\u0010r{\u0010\u001c\n\u0006x\u0011ͷ\"3F\u001cG\\\u0010Ā\u0005ɘVM\u000eҊO_\u001a\u0019l)#\u00180Oz^0\":+\u0005L\f-M.xxr{\u0002\u0005Er^I\u0012\u0015\t\r+y\t5⾞T:C$䃏0@g7+\u0004P\u000f'U\u0012\u001c4_`\f\u00172$\u0012\u0004}dp\\\u0001 \u001dlO(\u000fQV\f\n\u000bF\u0018\u001dd3VgC9\u000e##<\u0013ӬF\u00102QZ'#)[V)\u0004\rIj\u000fW6{k\u000fL\u0003IS$\u0014LXJRkh\u001c'\u000fZ\\L(p\u001c\u0003Iku0@J\u000f31\u0016E4?\u0000GW\u0015\u001eFuVQR\nJ^t\u001c\u001d\r~Oc\u0000?^nZTr)oALCi!JC@(\u001e\u0007CF(Qh1\b\u0018\b\u0012`Ъ0w!Ts\u0018\u001e||?t/C$}һz\\\u0018zt\u0000qgFc\n㨮#:ͨOf2A\u0014L\u0001zx\\2(d/.s=[$:\n\u001cX\u0014&\u000b\f<\u0006\u0000#Rft#-\u0012ϩ\u0013w&)b=o:\u001fs,D\t$\t]d\u0011b,B\u0018@1C Ѭ:#'7$\u000e`\u0012\u0005*G'W\u001f5\u0002P\u000f[ 6Rq登\u00016|\u0002)y\"\n\u000fKP@\u001a2*W\b\u0017E\u0014j\\Z(9\u0016n\u001bɌHg\u0004Z\u001a^\u0006#\u0017N\u001dX0@i&\u0015~D}\u0007@CIo~i\u000f*\bb2V:+=,0\u0000\t(B\b]>S\u0014p\u0014P\u000fHh\u001fѽި\ta\u001fФJ\u0019\u000fLeE+\\0ҤbA\b\u001eTx_\by>1 }\fpc\u0000\f\u0001ƑkvD{B6gLysGtHMʀ\u0018*\"βTW\u000b\u0004\u0010p\u001a\f\"I:\u0018\u0011@u\"\tR4`)&+c\u000b*&]\u000b*\u0014%G6b\u00119Eh#\u0010\u0018\u0017\u0013a<иu\b0vKx\u0000\u001c#aB\u0006yY.HO}\n$s$\u001cQ\u000e|+\u000f6S-5K\u001ayX1r2o/\u0018ڎ=\u000b\u001bH\u0019­x\u0015#003\u00194.\u001en\u000fҀ\t\u001fA@aY$d\f\u001e;VIC\u001cPY\b驪%\"sN7,V`&\u0003j\u001e\u0012JE\u0014DvN(6/\u0018B!qm\u0004\r\u0014<ٜfx\f\u0011{o\n%\u000b&8h\u0003EQ팶\u0012b}%C {eR8,O4Yj\u000eZ\u001d\u0018F\u0010j\u001a#j>I\u0011wgH!bTu\b~^\u0012ǕN(%JA\u0010\u0019A5\u0019'3\u001c),\n\u0006\u0010`I%\u0003]\u000fL˜1pE\u0017\u0001hp(\u0007Cu\u000b\u0012Bf?W|`v2h\u0011ЛZ\u00182\u0014Y[\u0015tT\u0007\u000eTą\u0010&2\u0018F\u0011{@]$3!%\u0010:\u0001'Bi:\u0012*p\u0002_r\u0002B\u0004>\u0006d\u0006>\u0006t\u0002\u000fY&&G܍(\r8Pz\u000e2\u0003mq!ф>ʢS\u000eE܄G\u001e4vX0@=R\u0003-J\t4d2\u001dVZu\r2{\u0012{&]\u0010V\u0010V /sr1<8\u001eyH% \u0001\u0001L\"R\r\u0002\u0011_Ga{GC[\u0019\"+\u0014:$V$>Q%\u0007\u0006\u0019O2\u0001{@ݥ0@w~\u00108K QV1\u0012}.է\bV'\u00103z\b\u0017\u000fϾկFn\u001fV'\u001e\u0003Z}[=ѷz\f\"qRiӴ:(\rS? Lӭ8qT\u001b\u000fJ7P^5@IJ\u001aKJ\u000eJ}J\u0017@JOc\u0015\u0018 s!^\u0012~HW:c\u0016zO{J\u000fhW׸V'cOZ=\u000b\u0012\n\u0012/\u001eԧ\u001d\\\n\u0003q`e)=\u0003J\u001f+߫#q˼\u0016}oֿ7\u00058c\u0016KN\u0015&2}*2~2\u000f4D\u0000\u0012c\u001aS5\"7;xuA)\u0017TKPRԽLӽ2^t6K&M\u0000m_s%28\u0002ҽ6t/\feLC\u0002I! \u000f34,\u0015;Z\u0004\u0016v\u0001B\bHEK]ѭf\u0000\u0006TRHnRL\u0017eokl{,^-^ pm=\u0017C\rۋr'`{2^e^0\u001f\u0002v\b<\u0010b1\tb\u0018@İtQg\u0014kTk5(0+*\u0012tA\u001dT]=5<&Svt%\u0002\u0002(uf!{T0p0֑k\u0013ii e\u001fN?\u0005*BCA\u0001ɡA:|ll;\u000f\u001b:3&\u0013uԗ@:Y\u0014wl\u001b\u001a\u0003Q\u0000h}\u001e׳\u0018\u00051\u001d\u001c\u000f:P\u0014v@=\u000e,:ţ\n&a\u00014@\u001d \u000f3eoREغ\u001d\u001clH\u0005\u0000\u0016R\tM\tyd\tq'\u0004N,`Pm\u0006r)|pƥNbuH%#\f\u000b\u001aKtY3S%\u000f\u000bS2\u0003?J\u00011@`\n*\u0001r*’u!\u0006I}\b(Fƃd\u0019<(|\u0014Nظ7\u001b\u0018G%\u0017>D\u000f\u0003ԝ\u0012S\fv\u0017&\u0003:o\u001c&W]\u0015Kh_;.Hd)\u001aX)Y\u0011\u0014I\u0010TFsuY\u0010קB)z%\u000bZq\u0002\u0003\u0012h42ZաT0=\u000fZN lAH\u0010pT-\\\"\u000eR_\u001c62j\n%҈lH41\u0000'Bd%NGzi ZZnS\u0019dCG\u0002Sv2O/\u0002ЫFzDKeZ\u0004:[TΖGS\u0001r0r/tQ{JdS}\u0010\"`\u001c\rzD\u0019\u00150+\u0018`B\u0001m@\u0004f<\u0002]x@ًkm\u0011\u001du\r]cd@\u0016;)L$\u001dH=\b)-,W\"\u0017]\u0013^>\u0002\u0003n{|=\f\u0011=\u001b}\u0011F=\n\u001d\riusy3\"\"~+\u0011\tO%WuQ\u0004u*pW\u0006\fސT\fR\u0017\u00104|^M\u0012\n\r\u0002\u0014Zs®.n[RпB%ti8?\u0005\u0014 IBK:\r0Ry0\u0000\u0007dK\u0014k:\u000b:\u000b\u0015j\u0005\u0016\u001di\u0005W9\u000b@Ha2\u0018'\u001fX\\ fpHͣ\u0005!~bS\u0004\u0015\u0018`ʴ7MdgE޷t\u0003\bB\u000b?\u0010CF\fg \n\u001fa[\u0006&\rGSz\u000f\u0000U><³#0\u00045 Z%ZGeOf[\u0013\u000e()6P\u0018\f\f\u0015\u0005H<\u000bNC7Ab\u001a\\\u0012Pud]\u0011 ,\u0002q\u001b*4EX0I\u001a|B3d\u001a¡D\nb(3I[RZb\u001fNPؠw\u0007v&IJJ4\u001eƸ\u0005.A)b \u0005\u0006ѷ0\u0004a&#W-_?\u0017BフR/\u001dPC\u0001\u0011\u0013g4䧿Z%\td\u001682꩐\bt{dJ\u0006\u001f\u0003\u0012\u0016\u0014-cF\u0002gHB\"\u001cMշ\u00029\u001f\u0005*<\u000bOK1,J\u0001\u0019\u001d\"e\u000eik9\f)$g87\t\tU\u0010os)`\u0000A\u0005%+H3\u0019i\rq\u001dE%9Nȼ\u0001qc&\u001d@u!\u0012\fP>W/H%\rYtN\u00019\u0019\u0006\u0006h+\u001eCS逃\u0014\u001cT8IC4\u0003\u0002Q\u0005t@\u0010\u000eҨǗ\u0014\u0018i3O\u0004E8\u0012\u0011;e&ۘ\u0000b*ޑF({C'\u0013Q\u0003)\u000f\u0006\bD\t%-/*o8\nR^\u0017\u001cCq:\u0004C49y\u0005UCxhB\u0015\u0004YQQ\u001f58!}P$\";$\u0018 0m$\f0I$R\"'\u000b\u0010*cJvB,)]5qcR{ր2|cAφ\u000ba\rl\nF@@Jc\u0000[6 (k@R1MnLo@\"\u0000h\t+\u001bwȓ@LR\u0006pR_bdw)re#ˋ\n^E\u001e\f\u0006\u0010A%Am&pb\u000e*\u0001>$r\u0018xe\n\"Jq\u0013\u0017K,xKX\u001bdE h~<ȓUa0V2)\n\u0006U[\u0016\u0001p!\u0004AyY-х4o\"3 >\u0013\u001bl>s\\\u0006j4E|˚n\u001bBw9kwU\b'Q*\u0003Ҡ#&ŇR\u0004х}\f \u0006e&\u0006\t\t>Ir\u0010\u001fZAv*M\u0001䴴Pd)i%sy \u001eWh\u001dL\u001bX\f)Be2\\\u0011k\u0004\u000eE\u001f95\u0006\u0003\u000eA=rPA:\u0013~z\u001c\b\t1.\bD.\b\u001eH]IT%z\u001aIB(5\f]\u0012X*\u001fA\u000eOZ\u0010\u0004?9k\f\u00066g\t\u001c\u001c\bdz2qр2t\u001e+\u000e\u0002.!\u001dϨ\u000eI\u001c\u001ec\u0019?\u0015}\u0002\u0006K\u0017:i\n\"\u000ecK\u0013 ECmI\t\u0003 \u0011t(\u000b\u0014(*=\bv\u0004I\u0004$a\u0005_4\u0002\u0014W\u0002_pY`2p\u0006^\u0004\n8\u001a\u001e\u0013\u0016\n}4،\baF\u0005>5\u0018\u001ei\u0018\"@LO:\u001b[4HIu\u0001SS9<\u000eq\u0017ሚ8L0\b\u0015.\"dV3+\u000fc\n|r\t\u0016nsX\u0001Fo%G#I\u0019BܧC8Զ\tuF\u0016e]<\u0018E\u0002\u0014Q PS\u0002&\u0019S[0N('@:\u0019\n$\u001f\u0000bREZ\u0019NNUbK\u001a'ȫ\fýdXEƃ\u0017I8\u00077S\u0019\u000b|\u0012\u0005~)L]C\u0014&$\f!\n\u0013נo%J=^L#\u001b\u0013*\u001a'BD\u0014\nFf\u0015{vhnfA\u000bDWmV\u001fBحB[=DTi\u0018Z%\\\u00144\u0005\fM'eM\u0002L\u0013[(V\u000f)U<#W\u0018@˷EF\u0011/xD>}Xh\u0010zo\u0014\u0015b,L՟\u0012!V\u0001C~XNZ}/qh\u001ai\u001e\u0003ZO}x}tHypI\u0011\\A\u0015p5\u0015\u0014\fe\u000fexӲzVѲzmY}ص~C\u001e\u0003\f2,\u0013,/,VVOqʬ~Nݬ\\X=X`еm'՟RM'Swu/\u0013kRԽ\u0006^\u000bu/Qt/\u001e<\u000b1\u000b_5{^.)6PZsL\u0019\r\fcced,ȉ\u0004a0\u0000A\t?0\"\u0016Pe;\u0007 \\{x\u001a4\u0004\u00077\u0017]`݋\u0015V\n-TR:{\u0014Խ\u0006 ^\u0001\u00060`C\u0004;e\f(\u001a\n\u0010\u0012\u0005\u0003\b\u000b,c\niP\u001d\u0013\u0004Y\u00022N\u0000u=0i&T]\u0004g\fxD͹h$'0\u0002\u0016S\u00128\u0006%9XM\u001c`b0\n`Dɜ\u00021\u001a\u0018\u0016>ئtGlf]\u000e~:a\u0007\bB\u0015ja\u00001\u00027X\u0004)*n\u00103H\u000f48 С fJ!.\nu\u0007<\u001b\u0018\u000enc\t̹nGX4;Dh\u0018d\u0001H` \t{pm\u0007ol^7\u000e\u001eWՒu)cή\"zy-\u0014҃\u000f>aq\u0018!\u0013\u0012\f\u001bKv*Z\u001fij;\u0010\u0003lh\u0003f\u0010N\u000b&\b.LhH\ba,,b\\#\u001a\u0014FRFE\t2\bz,ʁ\u000f\u00119$Un\t\u001e\t->])̛\u0010'\u0018DJ\u001b\u0018K3\u0001\u001d4`Sh5`JB\r\"ĵ-LFq#f\nu%*0!05\u000e><%g>17Agoj4\u000e\n^\u0002\u001aզ(\u001c\u0001Ǘ\t\u0007PTP\"dX\u001e\u0017pPx?:\n8D(fŅD\f0\u0012\u001c\u0013\tQrY+G,>\u0005\u000b\u0006\f[\u000fHԔ|#񚨔GU\u000bRn-q$ uujc.Hg\u0005\fp.X9f7\bPI?R%G9t5D_4$h;g\u001cs\u0000k!\f\\HtPP\u0000\u0010X\u0002\u001dPFCR[\fJUG^\u0013N\u00142\u0017IS@t Ơ^\\~G\u0019r\u0000g.e!\u0017Šdxt\u000f\u0003\u0006@Wb&M\f\r\"j(Իx\bb()4Ø`lơ`q\n\u000f:-Qz=t\u0014XMy\u000b(6\u001d\u0000\u001cb\u0000}U0\ntL]@0))wX\u00102ZN\fRǓˌO<%M_jGr\b`0mNeR\u0012\u0002T_!)L+F\u0001<\rv8^7baBF\u0011s>\u0013\u0018\u0014\u0005#f 'g5Vm\u001a{\u0018h,jA\u0002\u0018\u0003XC2yػ7\u001d\u0018\u00014סc ZC\u0013Ȣxfw\u0018\u0016'1P9B\r`$*\b\u0004C\"Q\u001af#-\u0002+(\u0000QF-b$\u0000eM8_?Jr\u001f?Jr(\u0007gduK&\u0016>\u0002\u0002gС7\fDki`X\u001cLh]=D\u0002\t\u001e\rgrj.w˽\u0011a*\nGc1\r\u0017\u000ez|\u0016j@\u0010\u0001X\u0012\u001a\u001a\u001bS\u001d70\u00120렜R,\u0007)ʿ\u000f\u000ey\f.\t)\u0012D,t\u000f\u0005\u000e#\u0019I*!#J\u0004\u0003(~\u001fSj+\u0006\\)?1\u0018\\4,K\u000b\u0006R52_\n)ˈF)g_`ոُU\u0001\tz8s@:e\u0015h)/JDJ\nx\u0013B\"P0\b\u001eW3\u0013\u0013#\u0010S@&Pxb\u001d\u001d³8.\b_{eTC\u0011\t\u0019L\u0001\u0002W#Ҳ$\u0016\u0002J\nb}2]xOu$\"=v\u001aHH\nfh\u000brP*d^\u0015\fȎhja-Z'\u000b4.a9\u000bN[$\u0007#\u00148\nhj\u0015\b\u0010$\u0017Hl{DuTJ³/*Ė4,0\u0018+`\n\"-*#\u001bR*YյA-|\u0002R^\u0018Į\u0011γ0ě\u0015 \r.Cufx1R`|(_\u00012\u001bH\u0006Z~\u0018߭\u0004\u0006\u0018\u001dk!)\u0015-\u000e'Y7/Rzi[U\u0019\u001dN\u001d'H'/wCˆpPfnTH^Q4!fA\u0001\u0016\u0007m~;@\\\f\"\u000bXQ\u001dJ\u000e\fY\u0004\u0007\u0003\u001f<\u001f\u001ci\u001cunAc\u0017\u0004(8Qp끣\r\u0005BLT`+\u0006/KTߐVO1Z}>AzFDzxjkǩoշ\u00061@j\u001av}\t>Q\\?^`w)A\u000fx/\u0003\u0019 [3^ϪhUֳZ;\u0004=\u0006\u0018gEZx\u0017rSqLVϐVoqջDG#V\u001f\u001e\u0012^\u0012{V/Bح\u001e^\u0017qZ}Z}!$\\4'1\u00006\u0001]?^\u0002ouUIuOפOݫSJC{m\u0005Խ^!^\u001bŸ\u0006.\u000f\u0015L\u0014\u001d@dF\u0003\fS\f8xX@\u001dq\b2|j\u0004=\u0017\u0013\u001b\n\u001bD]u\u001f\u000bg8\u0000ŰG|\u001b:'!BT\",\u0017\u0000\u0001]\u0003j\u0001N\u0003YJ\u0005<%<\u00171$S]9Xh\u00102e%\u000fXkgiJk\u001eS*#hL\u000ep1Vi}.'ٸ{lT &\u000f\u0003H\u0018\u000eO\u0017ҒNC6\n%\u0015\u0018 @~8D#brx-\u0005\u001d\rԅUg\u001cUgL\rP7څ4\u001a\u0006X|Ȍ\u0010ߙ\u000bAm\r\u0016z'Fh\u0012.Ny:dz\u0005]0s(/\u0004\u0004s\u0015х\u000bUo\"\u0017Rk\u0010}9eEx\u0006bbq^/J4\u0006m\\\u0006C/\u000fAj#!YG;C\"+i磻`HH7c\"3\u0007v\u0001\u0005̅\u0018`\u00054hej↳I\u0005c&Oly\n\\3\u0007u+ΔШp\u0001>n\t2&ih٣sc\bU\u000f\u0003\bT\u0004dh\u000f\u0003Ł\u0006\u0003>{\u000ew\u0012!\u0013\u001b\u0014E<Ȃye,\u0003[Kr\u001cd\u0006j:3vLs\u0017\u001a&\u001eKS'ܒ\u0014\u0003\u0019\bŨPw\u001c/ݤ\u001f%l>tq-ߜJ\u000fu:WZ@Z@d\u0018\brd\u0016Axk\u000e;\u0006\u001f1@ƣG#Gā\u0011Ȓ«A@\u0015\u0017vA\u0015\u001bK-\u0011!p(҅6\u001fM0OaN8\bp!\u0012\fU1\u0012s\u0016\u001c\u0011Bu\rbaYbG1*w*@\u0014”hPh\u0000+\u0013He\u0007񩼈3\u0011T[Bݵꫧ[_1@C諌\\(+\u0013,Ò஥\u000bx\nQۼ\necw\u0007TސfP@\b6\u001cY\u0012\u0004)o\u001eb\u0006\u0006x\u0012;HvmJ+U, b̌d\u001d.(\u0002znWh{$[\u000b%ۙ%Y\u0012\u0019]U7\u000b2\u0018\u0000\u0003nb8b^#1N\u0002ʘ\u000e؉6\u0004ݝu\u000f*\b\u0015Rդ\u0005h`4.HR\u0010K\u0013\u001e@AGCYc\t\u0003|k\u0004Q\b宐Q]\u0001\u0011\u0002*8\u0005n\u001c޼1xd6\u0002\u0006M\f{ʏ<(Bb\u00076pyNlc{\u0012&\u0019\u00164J5vc\u0002\u000eS\u0019[eâT,\bY€\u0006\b:Q(>\u0007&\u0018|\u0000\u0007~e\u0000cb\u0004K\u0019꧇n\u0001\fM\u0012W\u001d\u0005$[\u001e!!i\u0015w%\u001d9?/k°\u0012kˀ%Xxfn\u0004\u00148Oi>-3J9\"{?\u0000M0\u0000r\u001c3\r\u0006jD0wRu捾SE\r\rO21Ā'%k\u001c~*\u001ed\\Na8\u0003h\u0013g\f\tlzZш\\,`j\\-6gDY\u001e{D\u001f\u0006hXd\u001c\u001ag=E'\u0019N2o9W2\u00069\r\f_(\u001eU%08˫\u0010\u0010).1sʤN\u001d*B.ÇI\u001e\u0001㐱8Gӆh}VWڕ`L\u001c\u0007\u000fG\u0002\u0014\u0012\f\fAZ,\u0007R\u00041p(\u001dp:E(P&$~cj&\u0010kTQLZB}1\\y\fp&p6\tF\u0003\u0006x`8\u0014\u0004\u0016\u0010-\u0012_\u001b\u000bM\u0012ɩ߹)b\u0015$'.\u0010\u000b͐Wh\r%7Ct\u0004⭕F\u0004$Ur=DD.D6\"W;'\fE\u0004\u001cU\u0001vphr9t\u001c:U\u00178D\u0010\u0010\u001f\u0010\u001eŽ\u0002J\\S;B\u0010upȍ\u00016&\u0003[B'=P;[\u001c4s\u0003&BzE=M\b\u0002P&N\u0010\u0012\u0013ڬlkȜ^R?[G>g\u001f\u0003hpRUR\u0017m\u001cQRc٣\u0012y?\u000b5p\u0013R(>-v/25W3:7 BhJxdT\"\u0000VLz\u0000Won>\u0006H9T\u001fb>Ec\u000e\u000eH!N }:D:h~k\tp$\u000b:Of=Qܼr᭄A&Ɏ\u0001\u0006\u0015IJXK\t5\"\u000fA b0\u0005`fm\u0010)W\u0010O\tѻ\r8ԟP4Ȥls#\t>\u00061\u0003Gb\u0000-a<\u001d&-(!+\u0011\u0014.Ȯs\f\u001d\\\u0010옘#.]THI\t\tt\u00128\u0015N9̚)7/9\u0019W=\u0014\u0000awDJ\u001e\u0012tӕoEO`\u0017ЁK}\f~\t*2OR\u0017yXA޸pP\u001fp\u0002\u0001e \u0018\u0016Y`\u0006\u0004\rc4\u0006lذ\u0014,1-\u001e\n\u00070؎Wߘ\u001f@J\u0016qVjFG^`$ÕqU\u0003>\u000ee\u0014\u0017\u000f$c\u0000Bþ0\fކx#0u+`\u0010Eg\u001ar;-\u001b\u0016Dp@*vx ҉(1ZOI-\u0016\u000e[/\u0001XÉL\u0011\u00053ڍ\u000f)J8L\u001b\u000f@]Pĭ7r68fŐ\u001f\u0005o\u0019\u0013nlmo09]΍rL88خ9}5\u001d>߈CMƉDF1\u0004Q#\b\u0005$$ J23)\u0015:jB\t\u0004v错\t\u0012\"1\u0010\u0015\u0006tNWt\u0007\u0019n\u0005}5Q'\f>'I\u0007J\u0004?R>\u000b\f#\u00045T!\b@u(\u001dȖ\u0015\bs\u0001,3mI\u0012\u00068ٻj\u0002mʤ)%iVSD{u1P5\tS\tSSѶ\u0002U\u0017\n\u001b\u0010\u0006Y\u0007\u0007_\u0006_Q\u001fGP2sH1\u0000l\u0005?\u0002$\b\b}I{I\u0010Exe[·~Ux\u001f \u0004dS\u0004?#\u0004_We\u0010o,Zf\nVE 3)wA@rY\r\u0004WqX$a\u0003\u0013\tk;@r۹\u001c\u0006\u0018\u000f|t\u0007\u0004>\u0004H\f\b>*\u0005\u001f\u0003<\"׆,{,\u001b\t;\u0002q_\n\u0014Q\u0013)\bu\u0005oT6&ޒmùs}As}\fp\u000f9א-!\u001d\u00179\b_뛤,\t,?\u0006~'\u0002B\u0004>\u0004!p\tz\u00047Vo['\u0019\u0018\u0007Ѝ*\u001fwm\u00059U\u0003\u0001ZL\\P\u000f[E}}Y_o!/ \u0011Oe\u0018U1?F\u0018\n.=+\u00070\u0015\u0004C\u001b2vs\u001e\t|\u0003kՁO\u0000\t\u0002\u0012Z%ZuT\u0000\f=u/\\耡\u0007>U\"\u0017d'1`u2\u0011Ci. l\u0017̣S:f\u001afOe\u000b$>(\"&AދsԔѧ0!\u0007\u0011ص\u0000*\u0005_b\u0010ӝ%|rȈ\u0016;\u0011;\f:\u0011;\u001bq&c}(\u0003:l\u0006IX% {'Ru\u0011F\u00130@F8C\u001bc\b[\u0015C!^GBB\u0010Pya\u0006|L_ҠR%Jx)\u001e؜@v1;&\u0000-+\u0013V+\u0013*u+\u0013\u0012}'\f`\u000fimr\u0013s\rw5GX7ND\u0006B!\fe#k\\F\fr!\u0015R\"$%\u0007!5N\u001aCqaF>qט+C9\u001a\u0014\u0001\u0016d\u001ck\u0013G\rD\u001bӰՒ\u0001\\Pb<أX\u0016\u0004A$\u0001Z`\u000b\u001fg\u0013\u001c}\u0010\u000f5\u0018\u000beLO4\u0014C\u0019[n\u0016\fP\u0010'Sˤ\u0013\u0004p4tdT4چ%H\u0007\fP\u0001ͰO\u0002cy\u0017B(=P-P\u001caM8(U4!31A2\u001dݼ\u0017>F}K^'uK\f˛Ӝ]dbjqeFAN᥃ʬn1[)_>9u\u001dȆ!=LX\u001e\u0011)YM\u001e\u0018\u001f\u001f#\u0016琠<\u0007̎\u0001\n\u00012(\u001fȒ\u001a\u001d%a\u001c\u0012!GLKit*O07t`<)P{\u0004ؤ,\u0019V\u0012\nbl{\u0000/\u000b\u0017>A*Ɔ%=HP\u0016\u0011Bq\u0018\f(\u0019\u001e/=D\u0007*rT6eZs\u001ce8GHt˦\u0012_H\u0013\u0003eaIxj\u0011\u0015tdT`Ҝ.(V#h-X\u001bڶݳ9]\u0011f*t/ҳX)ei\u000f\u000fF\"*\t\u000f1XtZ\u001acPEK\u0005=AQ}ɥhަ C9B&\u0013\u001cɉ3ES\"<:\u0014Mh6(އ%\"\f*\u000b+YvG\u000fi\u0001 m\nz\u001e\u000bݓx\r\u0003\u001e\u0010W\u0005\u0006U\tDw\u001b+JH\\.Jј3X\u0010\u0012HRLR*\u0015lY\u00172-\u0000/HӠIԠ-hՠbgiߣt2\u0014T53XOKV~=O\u0005}cbO,P\\{\u001f\u00157{o<\u001c\f֠=1\u0000h\u001cn+2\f\bQ\u0017\"B]\u000eɉRv\u0015\u0003\u0011#\u0004kR\u0014\u0005\u0015uҘ\u0015BbT0bW\f\u0012 \u0015\u0014\u0010\u0016[AJSD\u0002Gl\u0011`eHNe}FYv#ezd_>Y\u001ei1dxӒ\u0007\u0002B\"%\u0003CQq\u0016\u0001\u00045-쥜-aV^\u001bZ6كMuY\\\u0015ED]I\"-\rr\fAWW/V\u0001*\u001e X\u0019w+E\u0016m`A;V8$#ڑ[.H\t*\u0014\u0019XT&ů4ba\tէ\u001b\u0001^Mvv5\u0012\u0002\f\u001f\u0017%t\u0000raL\u000b粽\u001bJʃ\r)Q2CE7t\u001a\"Mia\u000fQ\u000e6nTxAGo\u0010\u000e\f\u001cZ\u0011]TJ\u0012TPerQٟEoXG q\u0011ʐ\u0010>l=\u000eT%«Q\b ί\u0000`\fp\u0006J\u0001C\u0017P\f\u0001U\fg\u001cu\u0007o=\u0017C#('\u0018\u0006.`\u0013\u000b\u00110J6K\u0006J\bg1ڀG\u0013lʐXL. \u001fӬ;01@ڼ^-\u0004Yͷ(=ゖڬU̿MH\u0013.Ф#_ѠLm\rQ ;8$ӞgPR\u00023X\u0018I:T];1\u0018CKfM\u000e\u001f\u0005\"\u000e-T%$>hhX0a*J²\u0005MlOlM\u0007\u0012\u0001~!R \u001b\u000e#\u00102Ճ;Lllo-\tD8`9}VIReQ&Կ\f\u0013{F\bUi\u000exKe\b}\fP'\u0013u#6\u001dv\u0011\b\u0013>\u0006\u000e\n$Ry(\u0014\\Cvv\u000ep\u0018e\u001a_82\u000e[\u0003\u0004Z{\u00144i\u0011\f\u0010l$0Д\nAwGD^lC¼\u00039=\rsNݸ\u0003\u0013Gy\u001b\u0011>+wOb6\t)\u0012\u0000\\$Vշ\u0000?\u0013\u000bP{\u0016&`\u0005^k\u0017Ӱ\u0003\u0004#&|\\L?'\u00198\u0014$k%=@ڀ@MJ\u000bQ\u0011тGpzKrKBf\u000e1C4N \f\u0000[\u0012Z)чL)|\u0011o/\b_-m\u00149\t~5nHn P0L\u001b\u0006S<펏/ܜs&c\u000fgB\u0010\u0004\u0000\u0006KWR|\"h}\u001c\u0012C%*+੗&1\u0015i+s\u0012\u0012\u000f7Enb\u0017ߞ1e_\u0011>\u0000Eq룱G\"\u0006\u001emC2:t\fo⑈=\u0002;\u0012^L` SX\u001e\u001dTJP{FRTq<\u0006PO\u0011YɘC\u0018zOn(\"*\u001c79sBny\u0002e_,l HH>\b|x\u0012\f dt`\u000fXbGҺPxȪR8,pn;B\"CP祽|??\u0011/\u0012/C0\u0013jdM\u0005:!$h\f)PT9\u0019.\u00110@D!{+\t\u001fm\u00169#ce\u0014\b))\\(:Jl⩖AYP\u001eqD\u0004$?8\"^8\u0018\fh|^~89\"5\u0013o߿\u001c\u000eGctϠ@\u0004\u0011N\u0018\fC,\u0013j0\u0019sIѮʾв?&1dA,\u0013H:yloR\u0011O.37A#ຌ\u0004g.\f)p*|y좤SN\u0011Ώ%\u0016ܡavD\u00182Ҁ K+|HH \"8<ڇx\u000f/\u000f\u0014싁ST\u001c\bDfl6\u0019\u000bG#hx\u0000D\u0002e\u0001\u0016\u001d\u0018Pdf\u0013 \u0013j\u0015\u0018!O0`\u0003!+a\u00041\u0005b\u0018H\u0019\tBU:\u001bz<#\u0007J0mz\u0003>߂M\u0003c\u0000\u001ad__&ETb\u0013?HGC򠞍8y,L@`B\"pHUG\t᳐5J'0\u0000[K#&fQt~\u0014D_aL\u0015P\u001cT8^u<\u0005}:gRdߡ\u001f\u0018&\u00107G\u0019l1@gtB\u001fӁ\u0016}Z\u0018C\u001aF\u0006$J\u001b^%\u0006YXMHEO%\u0003:,Q@\u0019i:T1%j@)N,)ͣ@J1rh!\u0019|\fj\u0006p\u0014=icߓ`K_\u001c\u001b6\b쫅\u0000=c%#!cԖBpR\nq\u0004*}T\u0013Hl:aP3$\u0017-V[4\u0002Q37ATq/삯;/\t;Y/k?oedU)s&\u0002K\\\u000f_@|\u0006\u001f\u0003=f\t\u001b|n\u0005\u001fJɒP!@\u0010*\u0011\u0014X*\t\"1\u0012\u001d\u0005\u0014&\u0003\u0013N\u0004_ \u0004\f\u0004\u001f\u0003*{O\u0013\u0015\u0000\u0016[S\u000bQ\u0011\u0012-\t~?g\\yuM\u001f:ro+1\u0000(aRGS6d\n\u0016\u001cG\u0005Ϋf\u0012xa\u0012lF\u0012b,\t|&\t(\u0012\n&E5&;m(-Y(!T't\u0017VO+\u0018`i\b~\b>\u0004?dO\u001f/t+YŶ\u0013 Ox2\u0015胙\u0015H\u001eT\u0016\u0002\u001fr\u0003?\u0012q\u0003\u001f\u0003ܦ\u001b\rPm\u0003\u001f\u00176O7\u001b\u0010\u0010\u0014\u001e\u0007~Mr|!T\u0007\u001aЂ[H7\u001e\u0013͉,\u0000@ޛg\u001ebD\u0005\u0005#,d\u0012`2^91@x\u0004\u0011sG2Im:Kk\\\u0011.$bR\u00190ĭ])(}\u0019\u001f`'ƲЈ\u001aG@Z8yR<\u0019\u0018S#CP5ocNFH|'\u0000w23\u0014MQ\u0015GhM\u0011*\n\bOp\u0014LxYd\u0013sֻ=\u000eod\u0007\u001e$ k<:\u0019e#\u0016\bVJ0XM\u0014'\u0006\u0000y0mt\u001a=\u0010Ra9\u0006Lfeo\tPgX\u001c\u0018L\u0003\tGzõ+\u0012z'N\"j1\u0018U\u0014\rU;\u0014#a\u0015\u001au1yɚ\u0004o(\u0010vVg>*\u000b`B:3?Io|ω,B\rЙjFC\u0018@/M|\u0002׸\u001fO\u0016:Z[pWt_o]vH\u00114,\u000f\rj\u0010\u0010q6o1ٲg\u0018fF\u000b[+wu!,yW@'@\u000fكL-'w!ײqED6:\u0002,L=\u0000goE@\u0000$\u0017=\n\u0018q`Jl\u0004\t\u0003>iAӠ\\mndИq\"(\u0019s֊{}\f`YL\b\u0019(!3BfشN#8\u0004NZ}KBl-\"w\u0006P8\u0007\u0005\u0016h?\u0016^\u000eU\u0013|GEiOjn\u000b\u0011skw\u001fI\u0018h~0Ј\n\u0011\u0010} 0@'EI\u0007$\u0019RF\u0006?f4'T\u000bMD\u000e\u000fC\u00031#@-?G\tTZ8\"\b`L\u001dF&\u0016\u001aK \u001fװ;B\tSr\u0000y>\tsG0\f-0\u000462\u0004v[ɼQUP\t\u000b\u0007iH݉6\u00192R1Ώ50@H\u000e.QZw,$fd5^\t#*\u001cƵ[(a4>طslyHabSC+G\t}z\u0010~\u0000\u0013&\u0013\u000eOAT\u0001IC\u0007;qS%H>\u000b9\f\u0003fg\u000e֔\b\u0004!\u001c:̴\bI~\u000184\u0005\u0003\\\"P3'\u0011QިI%MU\u0010\u0015;>\u001fR3}:\u001d\u0011\u001a\u001524*f`>H2\u0012\u000b\f\u0019Q\u001c\u0006$`\u000e\tba\u000b?K?u%0\"ྃ$\u0004\u000fBS\u0002\u0015}6\u0003\u0004!\n<9\"H/gJ;PQؗ\fI}\f Hg5UYXc\\Z\u0012\u0004c2Zm\u0018\u000b\u0012\u001a\u0002>4ZZk\u00180\u0016&Sff\u001fB\u0001\u00124F`%\u00182\r\u0005ha\u0013\u000f\t\u00072\u001c\u000b3p\u0018Њ2\n\u0013\u000b}K\u001a80\u0000?\u0006GƱr˭\u0015r`Y\u001fډV=T{|Ocr\u0018LRs<\u0012Rq~n0\n\r0Ԛ\u001d\tД!='/\b?ѷ\u0016\u0012;e*|l[\u0000Ъ@*ɾs\u0012\u001cCYf\u001b[#scZvˤpzӈP\u0001yO6\u0002\u0004jq\u001c=w\u0012\u0003\u001f\u0018**\b\u0019W\u00156\u001aP\u0018\u0010\t\b?Rm\u0017\u0006쯍\u0006A\u001db\u0019҅t\u000bt\t\u0018w\u0019\fGi\u001c1޼Y(!Au\u0001v\u0004{h/9cG,@t.\u0016E\u0010#=ZDl40K-z2'\u0013\n<\u0019*P\bd6\b?q\t\u0011zO\u0003*1+>\u0006 6]\u0006U@3\u001aTcب,ss\"\u0019X\u001c\u000f^u.?\u000fQ\u0004\u000fD4\u001d\b\u001cY\u0000\u000e\u0000\u0001ΌV\u0016J(P|J\t\u0003Hb\u0001\u001cuF)ث\u0012~\u0016\u0007\b:i-?\u00176\u001bgQ$Yx\u0001ZZ\u0001byDtz6\"N8Œ\u001e+PBnTp_295_`e4Dz\u001a\f4ԩo\u0013e\u0012%-R|\b*ȹWi7d<3\u000fX\u0018`$Io!A3&\u0003BG\u0001*x\u000f~k=!A~G\u000ec@\u001aF0IWIU~)U&ˇS\u0018:\u00181\u0001\\@:Su(%\b\t\u00157RxT\tE>g߬Lw8))\u0007\u0015\t\u0005~ZI+&EÉ}7\u0011\u0001\u0004-eoE7e5+e$\u0007q\u0006SO\u0019(e\u0005Jm\u0010\u000f[\u0000\u0019\u000eZ/\u0012rV<|Br5\u001d|\u0016k\u001e\u0012g1\u0018`\f$ưR컩\u001c o~޲\u0011lٗ,\\\u00052~B\u0006?-e\u0004NY)\u001f2)Li0V=\u0015;*\u0014Ь@\u0003#EcEيG#y\u0012$OKGm3s;z\u0018|\u000f\r>\u000f0W}Nǁ}\f5\u0013*\u0013q3\u000e~Y\b>F`x*\r;,\u0001V٣Ӭ\u0004\u0014S,,D,6\u0016\u000b>1\b>\u0006@kmB,!\u0001S..#i\u0012G0aU<2ݪ\u001a|UJ\f.\u0013`|\u0006_V@\u0006%\u0000\u0000W\u00190^.=$\n~+\u0004߄j9e\u001f2W\u0017*3(`\b\nB\u0005ꠂ\u000fmlc\u0000Lj#\u0012\u0014f\u0007)\u0006\u001f\u0007_w o[ \u001f\u001boY\u0019G3w cZƱɀ!\u00030\u00040^;-im\u0001\bŃ'w\to&$tQ9л#\u001eA$(? fv\u0018@04bk\u0011=HsKTT2Pd\u0019/X>^\u0002\u0006$X\u0006]c\u00031\u0013\u00024s\u0014\rF\u001f\t7(\u0013\f\f`KW\u0014޼7^jm$Y16w{\u001e˘Fi\u0019}w \u0006@\u0017.j\u0013a\u0011[\u001buȳ2s\u0013$!#E[.\u0015VuS\u0001Ԡc\u0019 i\fmz\u0012Ci`\b\u0006\u0002\u001f<\u001e\nu\u0001[T_@\u0004\u0014\u0005\u0004^\u000eS\u0016ER6r$\n~H>3[F>j\u000b=\u0015Dm\u0003\u0018\u0000nl2n,T\u00013|\u0014p(ˆQh JTQ`0\u0017`xrҘ@\u0010!^hnNu(HN8̛h1df\u0011\u000304\u001b\u000f\"eT!K5\"KV\u00011Qq\f\u001dn\f\u001fL-TF\u001aymX\u000b XW\u001e PK)S\u000e!\u001e\u0005\u0013>(!N| \u000e\u0007\u0003\u0003{xBr.(Χ6\u00176\u0017\u0000z\u00029 \u0014d9}brl`eT!>LR61\u0012Q\u000eҫ.xR\fR\u001bU81&2Zݳn~Z\u0005$p\\@||3\f`.q4U\u0004{#\n\u0001<*9|\u0014\u0006a*d\u0007dm&IGJÁPu\u0015rpшMlhT(\u0004qE3\u00152\\\u001c‘s\f8tc#1\u00001ͦE57\u0006 r53\b\u000fJDǪt)?\u0001q>C<=\u0003\u0012~^~\u001c:\u001bχӇ^\u001b@Aكbʋ!Ry\u001dC6\u0019l\u0006X2$-GPwPB\u001fCoI\u0005\"\f\u001e4-9\u001f\u001cΉ\u0000hgJ`\tm3ˈ0\u0002\u001b!P2 \n'\u0005\u0003\u001e҈ \u0018\u001cԣpЋ!F\u00073|0eRPFf%\t\u0006ߩ$#a\u000b .՚Y\u001d6T\u0018@PYd2wD\u0001\f\u0004Et\u0005e\u000b\u0014\u0019n-\u001dYFEjE\u0007LrD\u0018>#\fFj)`QIXT[K\\?PV=`ٜҶ\r\r\u0017fЊxޱ\u0017\t\u00065Yb`\u000fS\b\u00114DWp\u0004OF80@# #\u0006?H0)QŐij)W\u0002\u001dU\nPN)KЯף)nRY\u0001iY\u00119[\u001eM-\u0006ȿy&PtH\u001b^pb\u000f[.it|w-q\u0011\u0014C M{\u001c/b\u001cdp\u0015Qp6I-OoW93'm\u0018\u0011\u00063\u001d9rt;\"wtyIYj-ۖځ%2\u0015\u0015\u0018(@ޟi{%b\u000eelY S\u0018Kc.T0|͠\u001e@\"9\u0019ܩHqSʰˆ\u000e\u0012o7~9(\bb\u0000L%\u0014 )t)d{K~5J#\t60֘\u0012#JGf\u0010.4zJGZ\\\u0013s\u0011h\u0011@\rT=@0+\u0004c\u001d\u0001fHuy3'G\u0006&\u001d`\u0016\u0001G\"P~݆߬(\u0013༆MÑÆaᓼz\r\u001drcʚ2\u0006pЈA`b?rz͠i\u001dnV'E=bH~z\u001dv\u0001%XQ;R~l:?)Ҥ\u0007k!Mb\u0012$<̈́>\u001dC\u00150TRWe\u0007uFsJ\\ݙ\n\u0003tWi,m_],Gmެj-%\u0012X\u0007{Z\u0007\u0004{i$.{-0@58z\u0014zmFz%\u0013\"$F\u0007CY\u0017>\" \u0019k\nKc\u00142\u000e\u0003b\n\u000e+},1\u0019-K=ٖr\flzqZ$\u0014z!\b\b\u001a[WRw^;?W}\u0011LI5hҋ\u0014\u000bso\u0015L\u0000U\u001d\u0001fFW;ѫpy\u0002ՒPz>**P\f\u0005\u0014h~IJgpug@\u0005\u0001\u0019\u0004qNnк.|$.=.`\u0017zaŢu^nu^u^\"W\u001e\u0019\u0017\u0012fs09#Up/dOo^ȼTƼHPc^a`b^ja^ާ5\r*/\fa\u001f[\u0010&d\u0019\u001bCVCqZu\f(ID)g޲aO\u001dcR\u0002o`\u0013\u0010\u000bSyf^\u0017ۗ\u0017'ע40/\u001cצ\u000b\u000b\u0003Z0P\u000f>uS,\u0015b\u0003:Evy\u0012\u001a-D\u0012|\nأk0l4`\u001b{J4o3(m\"\u001co3\u001bX=1\u0001D\u0014tT\u001aF!2*J^zŗ^J5y\f\u0004y\rN4y`L^CK^\b%e$/%\u0017\u0011\u000b\u0003\u0010L\u0006?^&J\"\u0003U0ӕ\u001eaD\u0013t\u0004ҦYHF\u001bH\u0010\\1\u001aDs\u0013g\u0005\t>3%E.^tb\u0017/\fI8U*k\u0012ċ{\u001aI+\nx6*R|R\u0015)Rxx\u0011x]Gz\u0010V\tT\u0000+}`7;uz B\u000e\u00038x\u0002\u000f\u0002j\u00186Ge\u0007{ľk#~\u0013wzʏ[ә-I,\nCx\"9@\u0015\u000fz\u0017DW|Y+DXi\u0000\u0006h'(96\u0001}\u00195\u0002VdS\r\u0003p\u0005XR\u000b0b>\u000eJ\u001b\u0011. w\u0007O\u0014'Q v\tJ(L,8X\u0003\u0006@ď\u0000`\f5U<$\f\u001ceP'\u0016ʊ\u0018\u0006ϊ\rv7\fI2H?D\u0000\"\u0002f\n\u0018Xݝ\"cd\\eH\u0014=4\f0\u0010`(\u0017&\u0001\u001b\u0004\u0012\n\u00039\u0010y\u0005O!\u0017W\n\"[ޘYj^\u0005\u0007[0k3\u0003M|D\r10Q\r\u000f]=p\f\u0003\\I0Q=j-5'M7JB#1\bP,n\u0005\u0010@hǩ͉Q !\rVEӡ̂X,S,qeHbԤ\u001f\u000e* h\u001d޸%\u0005@mTAHdH•;`\u0018q\u0006O\u0000e\"Ͻq\u0002\u001chs\u000bṔX}u\"3w\u0018\u0000#\u001f2O\" .L9\u0005_!x?4T@h}JnK\u0015TÓp -\u001aG_)O^m\u000e\u000eғ\fom\u001e\\\u001b\u0003P4ڷ(m<\u0014U\u0016ϡc\fތ\fw1\u000f@\u0019V\u00125s\u001eG`\u0015\u001aSNk)Ehp4\fc\rd\u001av\u0018%(w54SԊG?@\u0002s\u0013\u0019\u0001\u00116\u0002\u001e\u0002\u000bbG\u0011\u001c\u0001iE\u0005[ \r\u0014\u0014?\u0010/\u0007IhJŸЈp5\u001f\tY\\C\u0007Wv\u0013]\n\u0010f~9Ø'\u0018!h\tT*\u0006H \u0006T\\K7\b:\u0018[/<\u0005-Jw\tD\u0019z\u001a6\u0010O\u0010M\u0010'\nCK$\u000b\u001d\u001f,\u0005\u001aa\u0018@\\Ipt.21\th\u0001/ȦRxH3\u001cy.\u0017&\u0017t&մn6u{\u001dRF\u0012np|J\u0001XT/\u000e\tI5߿&qRɔx$\nx\u0019m\u001dT{YsbI&gqf\u0005#㼧\"'ͯe-gb\u0011մ\u0013\tta\u001c*+\u0017+j|Xz\"L|)\\b\u0005\u0011\u0014xH-F\"\u001dptx\t\u0012Y\u001eἱW\u0004\u0019xl5LL\u0001023\u001596\u000b\f!\u00039xy\nXö(\u000fH\u001bZSS[`C\u0018TAnu\u001e)-Vl@tm_\u000ei]\n+V1\u0005\u001b1\u0018\"!fu$*sC.\u0001F\"rJPc地ɀ\ngA@xOVfU+`‰EI\u0014)A3b\f $\ra\u0006T\u00012T)VCkb\\gOX_\u0001dў`N۵\u001e(%\u0007^,8&\u000b&d\u0010D!\u001c0}\"6Π\u0002)Q\u001c\u001fK\u0004!\t\u001d\u0005\u0003LDRDN:p:J\n5\n\r\nL\u001ai:M\u000f\ffl[PDRI\u0006b倣к09\u0004i\u00131cӺmxp1\u0000z~\u0006CX\nl\u0003Nq2\u001a-\\Xs3/@(\f\nr)L\u00029O(\u0006BLʒbz@rC\u0000T\u0012W\bHK%X#D\u0000bRsN\b\rW#UA\u0001\u0005Cp,O^sw;PC6\u001fZܬ)\u0001\u0002\u0003vf\u001a'ݶ0$ꩄU@\u000e\u0012?b|~PCz|,!l?VslF\u000f\\ےx\u0005\u0011)M;\u0000OU]%\u0015mA\u0001\u0003l\u001e2\\4\u0004;A8\u0017\u001f\u0015P\n1;7,B\u0019%U(w%wX =\u0007@\u0000IM_`qƴK^:$\u0010[;EJ\tBTm\u0001`6\u0014\u0007\b\u00048/S+\u0005_@^@@M;\r*Vp\u001a4\u0000Ic\\o\"vM\u001fP\u001e\u0019[dJw\b\u001fqXm8a\u0000sC=\u00027Ar\u0000A\b*\u0007_a1\u0003l\u0016n\u0012%\f83\u0010\n\u00109,mďX\u0017G\u0018򶒊%s\u0006D\u000f\u000fD1\u0006JQi1@AӠ쒰|\u0000BÄ\u001c\u0014ag\ffNC@Bo\b\u0007\n\f#hBm-9٘wU&$ޏ\u000e\u0018޲\u0004.gF\u0001*nc|\u0007CeI\u001ebE\u0006y&\u001adIAN\r0DSpȼ/f\u0005\u0001\u001dۢ\u001e ]\u0017\u0017G.\n\u0002\u0003,c.T\u0005\u0001u-\u0013[<\u001a%\u0004g(,\u0003S]nA\u0004VdVlH\u0002C4\f\u0012EʱVLG)2\u0010\u0016uڞ1\u0012\fKH\u0003\bju9u6\u000beB|l:RP$&+Cd\"\u000b\u0018[\ttߌ\rtC]\u0014'X(-@\u0000\u0019\u00130\u0002(NчضqV\r&86\u0014\u0007F>\u001e+$\u0010aÆ\u0006&a\u001bw~5{Mǃ\u0004aQvMh/y갟ύ\u0001<\u0015\u0011AA\f\u0019E_BԓE#*0$zP\u0016A^Ա\u00148w\u001eY2\\\u0012^R.\u0012\"$\u0018\tN,%\n!AsI\\nIF\u0004@\u001fY5%BQ\u0010i&\nc$,t`\u001b\u000eJH!^BɁ2,tR\u0001.x[\u001dz(R߆&cM\u000b\u001a\u0016Is\u001c)@\u0002\u0018X5\u0019Ʉ\u0015t\n\u000f`|x\u0001YPyYz3϶n\u001c\u0011Rd\r\b\u0003ؙ%]74I:-\u001aQV?Ce!+с\u0010 \u001bY\b\u001c٬vd\u0017D\tCN&RES`\u0000w\u000eZ\u0011]5\u0002ݬg!T1 '5\u0019Kl\\>Ulv\u001c&Q<{\fw\t\u000609\u0017-MzTʷq(ǘWz;D$c쟲\u0013Z4\f\\D̾L4C\u0002.o\\ǯ>\u0017DF+\u0003kDÊujc\u0007\u0013\u0007\u0003\u001ez\bc\u0003\u00054Wc\u0003J#^\u00031W]\u0018\n\u001f*[0]\r\u000e;*jxc\f\u0006 tAF`:\u0017Z\r*3N4LH݀*T:''sM\u001c\u0005ct&\u000b@D}R\u001cR.B\u0018~\u0004\u001f,g\t5\u000b (\u0005v^C\u0003=US}3 2,\u0013e8N1c L\u001c1:\u000f=\u0005y>\u0005p\u0011\f(y\u0016\u0012PH>\u0001Z\u0015DKtڹhtT04-=\u0013Wfe*\u0002:Pm\u0006dnywb5T\"#\u0001J(d;꾭\u0000(Sb^$ļ$qļ]7p\n%b1/\u001bWET\u000bE:̫\u0003j\u0017EF\u0017*\u0017R!Q\u0017kr\u00128\u001aQymVyaC\u0002\u0018I2T\u001b>\u001d,A/\\@ NF\u000bv/k\b@b\u0017DhNWGM\u0017ń\"/\u0016(/Dʫ\"\u0017\u0006UBy\u0013\u0006V^%=+>KVՖTU:B\u0005!\u001c0Е\u001eۀ\u0010 ]\u0004o1\u001dyau\bmbc*ݹm^`\nE|Ƞ}1:=^1^\u00101^2e1^Z&2^!>^\u001f/]zxKy\u000bCE\u0017D!\u0001\u0003wJ\u00040\u0001|t\u0002eB\b\u000f\u0011\u0005a]@,u\tY-cƶmZ[Q\u0002p\u001c\tt\u0011]$5\u000b\u001a_ӊ\u001b\\rOb3h\u0004\u0018\u0000h\u0004\u0012\u0005\u000bB\u000beg_^5§OiUa@v:\"|\u001bS\u00114\"tL0g\ntʀڹ\u000b`\u00064\u0015-3#>1\u0007r_ +dU0b%K2\u0012\u000fY$Y\u0006H\u0005d3\fP\b3\u0010\r\u0007)r@+\u000e†g\b\u0013y$Xl\u0015\u0012m2\u000b96ޜ`ug`n+\b^@^\u0000Z\u0019\u0012m̰V4\u0007\fP\u0002\u0006[az\u0002H\u0014\u0003J}d9aEh{Xfp\u00152qy|B[u \u0017C\u0018\t<î:\u0006D-\u000eD^\u0004ۃ'H0\u001e\u0006hWà3\t~\\\u0001$I-\u00050\u000fj*lu28pYI\u0018^ԋ?\u0010,:\u0015I\u0005x\u000eW\ry\u0001\n8\bWQo\u0018+%{\u0018 \u0003d/7eTE\u000e<с\u0017P\u0007e8uuA\n2\u0001K\u0017T\u000frjs\r-jC\u000f\n\u0015\f\u0015\u0011|I\u001cUd\u0018$\u0006\u0018pg\f˙27#K\u0016$\u0002\u0011zB\u0007a4ԖN\u001e+:'b)}Vd\u0001E\u0002\u0012~G\u0002֭\u0007)\u001a,\u0006\u0012bU$H\u0010\u0003*$b\fR1s9Cp#.}#xܒ\u0005\b99g9I#\u0001\u0014kY\u001avˉv<\u0018,/+קx'\u001c\u0001\u001c\u0018\u0018Re/R\u0017zx=;t8j\bX\u0011i%1ъ%[ՒXb%q\u001e7L\u001d\u0017 )B\t2]2t\u0010%)\tf9\u0017 cb\u0000\t\u0007N\"7k(P\u0011g\"SUI\u001b+\u0016n6(?L_><\"ԛX\u0012\t0w\u0014r\u001cvܰ\u0000\u0017w%H\u00107\u0013$\n:E\bD!)ˎ;\u0004ь1[\u0016p\u0012\u0006\t:\\\u00054c\u0014B|Q\u0012Pă=:b!y,\u0006Nf\u00156bG\bԦU?D\b\u0012ON\u000bO\u0010\u000bMްG!HUfMf\u000eNy3O\f\u001e\u000b\u0004\rB\u001a=\u0015Q2UAz9Lj4˵Ah0V{!\u0013Z1t6\bB&\u0019\u001b/0\\\u0018\u00190jB)\u0002\u0003t0DP3ZMx:Sb\u001e֙win{Jt~>u\"\u0006)5U)\bҩ\u000eF1W\u000b7%UX;h\u001b\u0000\u0014\nb\u001f\u0006kqsǙB\u0015N)xGz\t\u001db\u0010!)_~ġ#>3<|B\u0002)ts,=J;_\u0003I7$\r$\u0000\b\b !HɾT\u001aSŊCeO+\u0011}f3dYfOZÂ.EjH N[\b6WT2.\u0005;\n!k:K25@\f\u00183F\u0014>\u00121\u0004|#$\u001dɈI_4@z\u000f\u0018lw\u000eˤS\nU\\J*+TA5]\u0014B&\u0010\u0016f1@t-B\u0003CpU`vC\u001fq7W\u0015\u0014(?Tx\u001f'*B\u00041P<8\u0014\t|\u000e\u00159瞡ԆJ!K\u0012#\u0019\b\u0006\u0018LT4\r1~>t)zRH\te\u0012,F\u001fV\u0000? ZEi\rtKpQtq+\nd)|\f%|. \u001bc\u001c\u00121eV\u0004<\f\u000eQ5[4G\u0004݌~\u0016U+MĨw\u0017U.m@\u0006\u000f\bg2 \u0015q@p1l\u0010\u0010\\¢ppM\tѠBC6yw͹;Қ\u0012ʌ\u0005E\u0005\u0013j(\u0018'Cԗ1g\u0004!\u0016Sȑ;0\u0018Pfm\u0000\u001d\u0000]Ix\u0014\f4vkBHeQ\u0006Y΄\u0013J&-:N_o\u0005o\u00135u\u0015\u0001\u0003dtD\u0019kF[,ʪX\u0010Mq>NV!#oF\u001b9@(ЎS.@4\n68lEQK\t\u0012MR\u0019\bT\u000f\u0006\u0003\u0011ԋ\u000e#\u000e+K\u0005,\u001a\"7x\n!a\u0012R\u0019Ň\u0005˫\u001a\u0001d\u0007Ow\u000eYk@++'ӦOG\u0000!μ#6\u0017̭wI\u001f7#e\u000fq:\n\u0017\u0019:rwz`\u0012-A6e\u0010vfhn\u0010\"M+\u0012\u0018n2K,\n-Eu\u000e\u000f2upI\u0012euGGEx\u000ef\u0003s׽\u0002O™\bЀt\u001bwZa\u0007L\u0018C&o\u0003\u0003~K\b\u0019 ]ӀaDE~\u0014Ȅm)\u001d\u0019F2*0\u001at17\u0001Ć^$\u0004a!\u0018\u0016SRӈƪ\u0000A*\u000b2\u0013$9\u0012 \u0019\r#,nJ\u0007:?8TB(Da\tu\f\tERh0\u001eö#\u000e\u0014{b\"&\u001c\u0015yeL\t)e\f\u0001L\u0013\u0005qJ\\\u0015e!F\t[SPHnaL:F\u0002㭯ƿևӚă'\u0015`OFanLB,0΂\u0019\u0018\u0019r50@+w)\u0014ޯ\u000eBs\r5\u001e\u0012\fA\u00180\u0002E\u0004U#7⸕\rw B\u0014\u0001h,\u0018\u0002\u0019Jf9Ά'=\u001fO8LV\u0019]d\u0012[j'O\u000fR\n\u0004&\u0010m\u0003\tf8DN\u001c@{A2ۑk\u0001\u000fr'@SVv\u0004P^|vc\u0006\u001dNQEW@\u0016\u0007\t.\nsC\u000b=)xA&H2\r#UɡD0\u0000HuPُh*>\u0014~?\u0002V\u000f\u0014MIQ\u0004\u0000Z9W\u0018xB\u000b \u000bGge\u0000_6\u000f\u00034\n)\u0019f<\u0006\u0003x\u0004 \u0011{Jҋ\u0013ރԍC99x!;\u0012zbU|\n\u000e\u000f\u0012N;.p\u0015\u001a\u001e'G}߇#ܮ$A\u0000f\\HRfEOf3\u0005F'͠'V; \u0013=ÊL,z\rx\u0001\rw\u001c\f\u000b!;#\u001euR\u0000)E(G7TC\u001fzE\u0018ryڑDt+J`\u001d`Tޑ\u0012s?\u0006CMk\u001e>M\u0006mC'$re\u001d\f\u00001\u0007a['W3eJ|\bG(ĻɈ\u0011(5$\u0005y+TG“aQ[4('V9B߷\u0018ݾ\u0007qIͤV}CŚAPe\u0003-0ofЛd!\u0010CЪQzE V\u0012ao2\u0010:*\"$\ns\u0012A^BOkaz?ԊR\t<\fX1\u0011ZDzc\u000742\u000bTż\u0002cv7-\u0018X\t\u0013\f\u0003\f\u0003T!\f\u0014\u001b\u00060@qD܁h\u0004S\u000bv\u0006^\n3\u000f.}\u0019Z88=v\u0010=\u0018\u000bv ;p7sI\u001eA+\u001bI\u0007\b\\]\u0011\u001amJhP\f\u0012\u0003 N\u0015͉n1!t'cv5h8n\u001cS\u000bJ\u0013nNF\\5^\f\u0005r1]YU`ű`\u000bf\u0013\u0017yd\u0006j\u0011x\rNNey\u000e\u0017tp`Ǒ\u001a\u0010\u0019\u0016ex%Fh)\u001egB\u0000]\u0000\u000fZ\f~\u000e{\u0003@\u000e7\u0005RGse3yi+ߤ;#S\u001e‘d \u0018b\u0001EYW\u0004,\u0015\u001c\b+\u0018\u0003\u0004Z\bl\"p**Xl5H<\ffƘF\u0014?Ll\u0013\u0004KH\u0003n$\u0003Z2 fQt\u0011hO4G5 \u0002@Iץ\u001e9\u0000\u0016\nt?\u001eO$6\u000b- \u00137cJ@R%Ts:+~\u0007mRqԤ7\\^\u001f\u0007\u000f5$\\}\u0000\u001c&\u0011=3(F׉L\u001b\u000e\u00015h\u0016\u0004jݚ<Կ\f\u00150hJSB{T!\\܂]d\u0003\u0015/.$.\u001b\u0010\u000eITU\u0000Z\u0018\u0018(BG̪s*)7\u0002 7Mj̄UG~\b\f]j!t-mDK:\t\f\u0006]:#8N8\u0019lE\u000bH\u0019!\u001b]8&\u001dBh:^:\u0004S~*/kn2#{mK_\u0004\u0006\u0018tE0w\u000b\u0001Yyں@^Ӵ}\u001dW\u0010t&\u00048\u0012h&o\u0006\u001b\fru~\u0015\u001eo5\u000fh\u0016&\u00123B|\u001546l5.z\u001d>\u001f\u0018J\u0016K{yH}H,c襀[0\u0004oLCo\r1O\u001a\tLhL\\L)ajnsA\u0002M?\u000f\bj\u0005\u0006\u0018e\n\u001c\u0005G\u000f\u000bC\u0018z20\u001a#иR1\nV@~\u0012{\u001c\r\u0017<\f\u0007!sEkt\u0011\u0013KspVf›p\u0016a\u0019ig\u0001\u0017\\/\u001dIv*K\"`pZqP\u0007WF\"1h1gPhRZmF9:3hM\u0004~!.VZ\u0012V\u000f\u0011ޙ\u0010\"B0\u001cB\u001f\u001a\u0019[22\u0011\u0012wbHJz~'݊&\u0018@0H[JߛV\u0014\u0013T+\bUع_rKi\u0017iy\u0013e!\u0005v5op\u0019ʎFt1솀\u001a\u0001aLt@\t)\u000e\u0013ڮ]\u001e\u0003%B\u001f\tEB|`B$L\u001dI%(É48\bs\u0017ZigU]a!T\u001aK6\"y.\u0017\bG\nh× \u0001\u0003+\u0018\ff\r\u0019\fתK3s&\u0006\r\u000f\u000e=OHׁ|R\t\u0016\u0011QJ݃2d\u001dҮjh!$d\u0000sr\u0014Z\u001a\u001eb5+RbÙQ]\u001a\u000fh\u001b\u001am7p6)$\fjQgS؀<\u0017\u0003P\u001e\u001czD]tG2d\t\u0003 F\u001dM*Ȁ~\u000fW\u0004\u0005>\u0005 Y=c|#Ȭ3$\u0019ML\u001anN4n\u001a;=]Ή1\u001bRQ\u0007\u0003\u0014\u0001))\u0015\u0013R۠\u001a1!̳\u0010Z\u001ap\u0017xO;2u4*\tԹB\t:d\"SBu߳{\u0006>x\u001e\u0003̜C\u000f(^QN^Q\b\u0003$Q;D?R:*)S\u0005KT4.\tpGFOA\u0005\u0010,C\u001d\nf\u0007-&UvX\u0005wE\u00001moߋ\u001ao_1@RY=\np˿Kg$\u0010\u001eLD6`N\u001duX\u0015tBuR5jql^S\u0018 \u00185)T\u00128\u0014\u001eǫ\u001an]嶯h10gA\u0005\u000e{{M=S{[lx~_sc\u0000Ak^̨>\"|\fH{yfP\n.pRm/7_WxI\u000b{\u001c#{\u0006\u0004\naH1P֋O\u001b;fb\u0000]P/\u000b#3R\b\"ceU6\u001da4\u0018]hCU(\u0005S?Ӣᖜ\u0014o`7\u0013lV\u001e^\u001f~^\u0012q^2\"^\u0005^g0E׫\u00156\u001a\u0010\u0004땢|Kd\u0006Ջ/\u0019K\u0002Iիb W酷\"HN\u0003Ր3\u001daO\b{iMeaL%\u0006`CJS\u001bΚVٌqzS\u000f#E+9\u00172\u0017\u0017\u0005礗}\u0017{'ӋŖEBmŁ\u000b\u0003\t\"\t\u001c&\u000ez;\u0007d^t\u0007\u0015\u000569ڰ{Y\u0003-r:E1K\"Q:%,\u001b,\u0014z\u0004ЯP\u0005\u0006\u000b\u0003\u0004\u0002\u0001\u0017z1 \u001bz&\u0002zi%\u0001D^\u0012R^؟\u0017zY\u0017B%105հJyٴ\f<\r$g0@zl\rE\"EP!DvXCGdU]\u0010hF!:T{\u0017f\u0012\u0014\u0014敢ya\u0014yü$ta\u0000D1\u0006TH\u0011\u0000\u0004(\u0010d\u0000iy\u0004\u0006V\u0018LfH\u0004\u0006\u0007lX\u0006\u0012\u0014Mnf\u00072x\u0004!Ɯd3:+SW\f\f\u0018uA\u000e\u001bj\u0015)-!\u0017r\u0011\u001e+62\u0019\u00193\rIPܖ1Vc\u001bcIC߳\u0013\\'*Z`6]\r\u00056&Z55\f+u㽤\bx[7I\"9C]=\t\u001bS\r0#aÒn6*4*\"FpfuSאQ\u0003\tC\u001ePI\t\u00188)a)\u0001d*l\u0019 \u0004\u0001mA\u0011DֱQpIi\\ĝ\r\u0013uvwV!L($`g1s\u0007\t\u000eb@gp\u0001NMG\fPoP\u0012\u0019}|j` *h{b\u0013XX3%A\u0006)Bhv7@vw\u0012IOXvƫ@\u0010C݅iM\u000f\u0003今h\u00182\u0000]ѴqEㆂDF\t{7\t\rD/U@GHcC\\\t$Q\u0019ۻh#\u0019yA-\u000eX\u00000Z\u0018LHgB/Y\f/xB\u0013/\u0018I/:*/~\u0005\\]6ܜI(הh`\u001cꞦQ,K\u000b\u0011)8a\u0001z\u0007*K39p6+\u001cc:N|7Fe\u0012x`\u0015 \r\u0017ϠP\u001c},\u0015yG[\"/KT\r\u0010\t!C6\u0001T!Z0^B\u000f>g\u001c؉8B\n\u0012\u001f`)O!i\u001f\u0004$3^eƀ\u0004\u0005\rB(iDYuQT*]&\u0001fMſ\u000f\u0010\u0017T!@9I|L\fZ|n8yL=)\u001ct֢HG^\u000fH\fɃ1j\u000bๅ\u0016*d\u0015C\u0018-s6}(W:j@JU\u001d0k\r>_;\u0019d\u0011Gb\u001d\u0004oqg^_4\u0014G\u000b}Ԣ\u000bƁR!j6\u001cC‰lvn\u001a+cr\u001fAc@h6N՘cj@vOKzQ\u0007huVNRWյ2Ug\u001a,atX\fЪ|6\u0005AP.Է4\u0005\u0015#13x\u0004.\r%\u000b\r\u0006p+ZA;\u0018I\u0018z/Z݋\u0015\u000eH\r\u000b5\u0012\u0014KC\u0019k}Jk!\u0016칉a\u001bfO\t\u001dУLy\u0003)\u0005Ja\f9d\fpF9XI\u0004\u0010\f\u0001]=sLRVZi\\P9MU1S5\u0018W\u0010W)ZS5?\u000f\u0015!U4\b\u001eY\f;\u0011{x7❛\u001e\u001dUΡ\u0007eu{\u0001Fu\u0012\u0000b+\u0003/Pqd\u0007\u0015{@@TokNBaJtc@JM|3\u0018Jځ\u000b\u0006ь| z|f:hcU`ƺv\u000eҺUH\"2!\u0013\u0000}m𴍋p\u0011\u0010V\u00175:Fk.B\u0017\f6\u0005&\u001bk\u0000Z2\t)\u001enCތP\u0001\u0011YOy\r8(.\u001b{S۞ɢ\u0015+(\"cZ*Y3x\u001dhq>m_k\u0000.\u0002c\u001e*iYsC\u0005ƽt\u0011@7ΰ\u0017^T\u0013!*\u0003WYq91d\u0016f\u001fP=(\u001b\u001bPnlZ\u0004\u0006НTf:\t\"\u000f\r^=>Mv\u0015q\u0000a\f:)$(+q\u001eqS1DBƅ)\u0005M.\\\u0003_ Q> :\u0017\u0002n.\u0001p,\u0007\u0016\u001b\u0000*+cɕ!,N\u0005eK^(0ٿ*p\u0010\u000e6\u001aY#\u000eK#n#܇R\\wQNєB~\u0003<\t)q\u0010x7k3Sҁ\u0000y\u0010]\u0010T\rUh*S$JZu\u001em.\u0001,ފ>9\u000b\u001a\u001aw8.\u0015\u0017\bQ8\"R3ֲU\u000b\f}\"3Id8`\u0000,\\\u0012\u0007q$\u000este7ꌘ\u000ef3@\u000b\u001dC\u0004\u00011)ӲCR8x$kޱ'nS\u0010%\u0000G,a\u0004F*K\u0003%\u001cT:\u001e\u0003#+HZa]pt!AkS.}412&\u0014\u0001bDA\b 0\u001eu)(5\u0001dY/qU6D\r4nJ\u0011CB\u0015$\u0014Z\u0016\u00191\n/ali;\bD\f]\u0003bJȇ\u0012'%*\u0018C\u000f\u000b7_\u00122A\u00168\u0006̉8ک플HÑ'h\u0002Ռ̸@\u0007q\u0005LVHG`z\u00010VƠ\"<\u0003\u00120F\u001c\tdY5/\\b:\u0003\u0012\u001a\u0004DuR\u0013\u0013+v\u0004:s>2FsNpZ\u0004$ݩG7\u0006PA\u0010_S\u0019\u0013\u0015_(VX\\Uy604Xbg 0y\u001bSjB'c){G2\u0016\f|D,᠐\u0016\u0010E\u000fu\"\u0018(6\tJē(\u0004&-U\f\u0006@r\t\u000eU51.ח5\u001b37\u0014hd,\u0000+\u0007\u0006TbG|p!\u0010l\u0004\u000b*E\u0010\u0013CsA\u001d mFWɂ^\n\u000bwtɇ\u000e\u0013`H,K@p\u000b\u0007\u0000#)BɮhsI9u\u0003G^2T#dfN\u0018\u0012⽺:\u0012iH:3`\f2aŚ\u0001TqL˧|B\t?~uA,6EBg;q3\u0010)~Z0&\u0004Rbt#\u0014+P\t\bJzC\u0018\\\u0004Kz5\t`\u0000]ͣv)S@DȟTJ|/oi\u0007\u0003Bh1#@\u0007w\u0005յ6/\n6\fgek0^kljl*ϭUc\u001eg\u0018\u001aU}?FL1@=\u0004UD]{D͑BBѽ\u0004^K^0t+\fk+d\u0000\u0002izkű\u0000@^\u0018%^-Z^e/QH$H9l2\"֋֋\u0012\u0001R\f0*4mhD-\u001cR#\u0002\u0016\u0007\u0018w-珢\u001e\u0016\u0001\f#Q\b|Rd4^\rfPW\u0006)TW-+֫:\u0015R\u001c녥zHz\"z\u000eҀ(<\u0001\"\u0017z=nzl!\u000e\u0004V|\u0006/U1 $:WE\u00166x/j$\u0017C\u0013U^fQ\u0017\u0003AQ/\fr&e\u0013\u001a\u0012h\u0014(\u0015RV\nGQ\u0004>RQzX\\$U\u0017饫jF!\t\u0013|20\b\u0014\u0015sQ\u00111)\u0019\u0000\u0005bPl\r40\u0003%\u0010\u000bDcq~\u0012z'\u0012ze\b\u0012zi\u0010\u001a/\u0019J[\u0018\u0010z&k\u0010T\u0012\u0001ɮ\u0002˜OC,qd:\u0014J\fԁZdRV,\u001dlً\u001f\u0004\u000e\f~ B\u001f\u0001I}\u0004+M\u0005:\u0006\u0005p|\bԢ\u001e3ؘ\r{W'\u0011N\u0006\u001b\u00118\u0002l}~J\nuRP@`ޫEP\u0001\u001c+|Eh\u001cD\u000el\u0013\"\u0002\u0011MQ\u0002\u0014HpM$j\u00061\u0011੿+o}J{\u0015F a\bzqw_uP\bbi(*q\u0012]\u0011\\a՛o\u0001AB(n\u000e\u001a| P!1\u0000*|)|L|(\bAT)\u0006\u001a\n\u000f\u0003\b~L\u0016X\u0014BP@D\t/\u001f\u0015\u001fm%w1γ$ *aK(*T\u001b\u0004MS\u0018`#\u001aKKJpr6\u0018m/VIb܅\t\u0013\u0016v\u0004\u001eD8J\u000bW\u000eH\u0015\u000eH\u0015QJ\u0015C`\u0015\\ŸE\f@V)Qxc)-K2\u0013\u0018H\tꁗOe1MќfQ0\u0006i\u0016pگPTT1]5Sozu\u0012NV\tE\u0011ǰj\u001cP\u0015PcAMqQ4 \u001a\"ԟIbYA,\u0005ɚ\b\u000br\u000b\u000b\u000bP\u00172wyb3䀁\tX1(\u0005\u0004)\u0006QJVU?^%3\u0015Uؓ^E\u001fvP\u0015Q˯B]!\"3o%ѱ\fO\u001cǕ\u0018`2IA2Fp\u000eHR\u0010q\u0005b\u000e~M\u001b\u0013\u0003\u0001$\u000fa\u0006>\u0014aߋ0C\u0001aND=C\u0000C= łZ@>U\u0015\u0018a\"\u0002j`&\u0006\u0012{b\rY{JmW#M\u0001\u0003\u0012\u0016̛1K\u0003,\u0019!@'9i\u0010@F\u0002(;(D\u0004as`&w\u00150zZ\u0018\u0016F0@\u0013\u000f\u0019FU\u0002\u0018\u00147\nf\u0011P\r#ۃ\bz6\u00052\u001d/7^`\n\u0014.É\u0014~C\u0012Pż\u0007g\u001c\u0001iӜT)c(4@v`St7\u0000)^jͭm0VUU5nU%ijhO\u0015\u001el\t~5()JRTH6S`G,\u0000ZGU!\u00150\\0h\n\u0015p\b\u0006P\u00183xU&9Eyuj>Cj\u001ep\"[9ڡ\u0005\u0011JR4xE9n\u0019Y\f΍ҺҺcce\\\n7T#\u001bv\u0015J`{D>-֮%\u0005Hc\reK\u001a\\J7ō$o\u001bC\u0019\u0003mC|4=k\u0013PW\u001bsnl\\Bл'){\fK\u0016 zek=z#\u0015lC\u0001lsԒhMӒs1@֭6bŲ\u0011\u000030\u0013֐+a\u0013IsȪJ8ힽ\u0001VӃ: R#RZ\u001a6\u001c&\u0014s;BV\u0007\n\u0006p\u000f)8Zp\u0002\u001bt\"6k\u000e3b\u00146\u0004gxRsAL3W\u001a&*Pݏ>u\u0001\u00108\u001e\fPЊ&| \u0001!%Vo][&0\r1!E\b\u000b\u000f\rj\"$a\n\"}a,\u000b\u0013V\u0001\n\bs\u0004~S\u0010\u001d~%<\u0004~\u0011y%@\u0012@c\u000e*b\u000bb\u0010!\u001e\u0016%\u001b:.\u000fpa\u001c; VeM>؞J\f4\u0012\u0000)\tA(Z4cd@\\y\u000b\u001f\u000fu3\u0015v72z9B\u0018\u001d``O=lHO=l~L=W\u001e=juY7%2כ\u0018`@J\u0019#\u0001\u0013ytfO\fo \u001a\u0018\u001a\u0019\u0010\b\u001dٹam\fmfa\u001e$qbm\u001bK-pK\u0004*&[݃X\fF\u0004\u00048\u001cjU\u001fa\"T`\n'\u00020\n\nXO\u000bZ8x8\u0011aE\u001af\u001a0k=bS\u001e,}G\u0002\u000e|换J(\u00148v@ŧ<\n\u0016jPN\u0018\u0006o\u0018\u001a\u0018\u0003Ǧr,H*\ty/lI'\u0006\u0005\u000evL\u001d\u0012f\u0002!&ta_Q\u001eZH=@_5I*oy\u0013\u001b7\u0006('7N.\u0005ίn\bw\\=\u000fnR͢TdFW\b1A\u001b\u001fm\\\u000e\u0014*R\u001c5\u001e}<(2܀\u0017\u0013'\u0019a\r\u000bȎ\u0001:MljXY\u001cȅ'jD/N|Fn(Z\u001a#Щ\fH\u0007\u001bx\u000e\u000ev\u001d\u001c\u0003b(w?0m+!\u0001I\u0004'\u0017vDAh\u001eR~vB\u001dE&mԢȋ'ӄ(~ߔq\u0014\u000e%4Lz\u0013OO6\u0001\u0003\u0015֑Hd\u0013Gaa\u0012\u0018\u001eL<\u0016\bbta\u0006RGՉ|,!l\"\u0000]I)\b(&S0H$T8([J\u0002A˽:\u0018C uѤ#vIaT\u001dz\u001f%ttb@ !ﰀ0P\bXU~\u0001L\u0013,`*؄r`\u0019&Q\u0011WīEqY\u0014 {\u0016L9,WE4^T\u0016\u000fȓ,\u000eá\\\bgh \u001e\u000eIr#M\b\u0003)RZ[Jo\u0002?\u0011\u000fo@lH%\f\u0002\u0014P(-\u000fT\u000fKoa|\u001010\u0015\"}<\u0006IaC\u001f\u000eZ:\u0004ƴlLH1\u0019\u00194Xsm\u00128\t`F\u00074\u0014.I#I\u00000./BOr3\u001d\u0011r}\fߩ|@8J#aX\u0018\u001f\f~%͋H\u0011;Ѩ-\b\u0016\u0006bdO66h[9\u0007~9\u001dC;n1uJex\u0003\\^}h\u001b\fV?~\u000f^SW\u0000=Ju/-=s/N*pqiYpH\u000bB*\u001a\u0018Z\u0011\"\r\u0014^_/_\u0013g$\u0000\u001fB袑H\u0002K2/(cw@yr\u0013\u0014\u00171:صv:W{]\u0016{%.\u0013{&\u0002\r{}P\u0013\u0000^ve\u0016k$֋(WKWJEY/\u0012^\u001d\u0004b,]axn\nd<\u0004@3HC\u0014\u0002]OƌN\u0011֔C\u0001_\fp+ DV['Ej\u0016\u0005RDZWz\rBuDt(^7=XԋTԋu\u00024\u0000\u0006\u0010=6\u0000\"\u0002M\f\u0007\u0006\u000bY6\u001fa~8\u001dԉ\u0016\u0012\rb~}vu@TX\u000b\b^\u0003\u0011c6}?ȅ\u0001A1\u0003o\u0004^Z\nt-d\u0014>Hyip\u00001%A\\y\u0006밭uU\u0011\u0018j`#\u00108\u001eϢ]Le&\"u6\u000b1\u0000\t\u0013U\f\u0013\nfp\u001cp2\u0006-K\"E#\u0002b{\u00113ə\u0015, rZƻ%,\u0018>C1@\u0016'0Ǯa\u0000\u001eii\u000fUs\tuJ\u0010`\u001e\u0013R\u001cn`[v!RLN\u000ecCN }LOe\"q˵\u0012r7\u001bЃ1!c1\u0000m\u001c߫-I6\u0004D\nsmrbr\u001ae^c@Z\u0005\u0014ǏNj`\u001eħ6h\tJ\u000e0 \u0006L\u001f\u0016\nt\u0010\u0012Զ nTj̐i\"Ͱ\u0002V\u0003]\u001a8\u001c \u0007qj\u00184GZ$4\u0014\rKK\"l_B\u0014>ء>\f 6B\u0007\f;\\\u0006\u000f\u000fff7\bQ*\u001e~6+^\"/:.\n?5\u0004\u0011%\u0000D,EQb*eT\b+nV\u001ft8%}\u000b\u0000}O(dŞ(\u000fun\u001ak!HۇJӢhfa6\n%\f\u0010+Z\"J\f2d9Ib\u0000R\"5$yQV<Є`*\u001fSAa볎\bgP`)H/ \u0013\t\u0006ZQEyD\u0010\u0011\u0005FQө\u001da\u001bN+\b\u0006h\u000brg8Kxӈ\"Ӹ38%\u0018\u0010\u001ad\u0001%Ce\u0012\u0012iNP1D50\\*)L\u0015\u0003\u001bjE7\u0013)F\u001b`?\u0012)_\u0001\t6ɔOkx\b\u000eZ\t\u0006C\u0019ǽ\u0012\u0005+ԕ8̺zJҞ\u0001\u0005\u0017F3\u0015\u0003Um\u0018vQsb*FUMCf\u0006DEW_?w1vI\u0019.vF<|\u0006C`\u0010ّ6&\u0001Zf\u0007;\u0004S\r8`TO\u001a&]\u000b#\u0013\f\t1Ծ\u0018ڪ1T0sb\u001862\u0006\u001d\u0003\u001a{\u0014T|T+XGE\u0001H\u0003rh'n tsws\n]ɼ\u001d(W\f\u001e:KkB䔀.\u001dJ-C\n\u0019JÔBu\u0013\u0004\u001e\u0007sB$Q98\u0012f\u0001nS\u0005ħS(.)F')C\u0014\u001cB#0kXl}X*\u000f\u001c'\\\u001b\n\u0015[#\u0010\u0000\u00179\u0002|b\u00002h[l\u0007CD:d(4D L\u0012nE\u0007Tt}\bDfoPFCr;\nLaZ\u0017]Ĵ5_aI\u0018\u00032cVz@3Xu\u0017\u000bAn\n\b7w\u0003آvXaM\f\u000eJT+\u000fq(ll\nV\u000f\b\u000etNa\u0019nyBq\u0001@\u0016\u0002\u0011\u0019a\u0014֑XpS\u0003\u001f\r+H_\u0007_oego߬\u0004P\\\u0004\bxh3$.\u0013(%\u000b.Hi\u001b\u0018\f\u0001\u0018DP8\u000e\u001cW<\u000f\u001cwt\u001cW_\b\\\u0014R_\u00030ᄨ\u001f$\u0006S㏩5UI\u0001M\u0011\u0007:t4\b\f0Wj^0m{$H@z@\u0001sq|[\u0018\u0014#ܴ+\u0012̙lm9YFaxiaxKGnxM\u000e\u0000{dy\u0017<^\rǂO\u00141p\"/\rEŧV!\t-|i5\u001d-/\u0004D`\"6\u0002$\f\tuP\u00189\u0006\u0016\u0018S\"\u0001ؒaĘSbAЧ\u0010fQ&\u001dʯcg i>\\+4\u001fFK\u000fJ\u000f54Z\u0015AְXU;I\u001ej1p\u0000N\u0019\u0007/$KR\u0014AhW;-\u0014Ǧc3,J@\u0014쏄\rJ\u001c*=.di\u0018NS\u0011J\u0018\u00034\u001c9\u0007*\u0015xc<ŏVĐ,!\u001eX\u0016:\u001d=k{[\u0019@]B\f\"A5]\u001b\rDe[?$\u001a81\n)0@1;4ӡL!ZPDH%P؎D\rCG\u001fy`a\fPe$\u0007C\u001f\u0007=\u0007\u001b\u0003%C\u0007\u000e\u0018 \\]9I_t\u0017\u0004\\S\u0003(j\u0005BV\n6\u0011c\"\u0010\\F\u0015\tAo\u0006)LÄa\u0000e\u001de\u00008rNr\u001as΄}\u000f~P\u0002\u0002%e8JÀ+.\u001b\u00187\u0000s 0 IAjTlA:o\u0000\u0003t\u0007T\u0015삉@⾽\u0000*@|`M\u0001'aa\u0003ky:\u0013 \fld?Z\u0010F9hOKuj\u001d&(Є\u0014!\u0006B#.CAta'ܱ\r*X:nB3R\u001dvi% $\u001a\u0012Ah3Z\t_\tdG\u000eV\u000e\u0019n\u0013j\u0000j\u0011N \u0018<80%\f\u0003Ԙ}Ȳ@-.\u0006vk\u0011JC\u0000\bM,\\X]\u0004y|-@\u0001\b\u0005E;ڌ_\ta(OK'r9\u0011FW9`\u0000]]511&V\u001a&FA\u0004\u001c\u0018͹\u001cXI%,Klt\u0014\u000f)22\u0004gZ!TIh(\u00116V \bІ\u0007\u001faS\rv̆Z\u0003\u0001DDwG?\tU?f\u0015a\u0000{D¬\u001eH\u0010\u001b\u000b!SePBj\u001e\u0006\u000eh\teVdg\u0019ju(Jj(s\bj\u0018``J$4Rlh\u0018\u0011\u001e\u0013\u0012AHȋ\reM=\r\u000ehA1\u001b@1[0\\\u000b,\\fN\u0005\u001b~g''W!%*bo-\nZf \u0001C\u0001.MT*\u0002/{ǵ\u0010Ie\u0011nh*ch),!#$R\u0001f\n\u001bB5t\u0019\r1[7\f8|\u0003}ڹV\u000e\u0003\u0017v`H2鴇d\t\u001eS\u0012P\b,\u0010xR#Ȫ8\b3\fU\u0010\u0019D\u0007\u0010Q}MކK/@5ZWV\u001f~\u00007\u0016\u001bϙM\u0018\u0007ܺanS\u0005\u0004WׁnG9\u0011\u001dU\u000ffw\u001bu?OH0@\u0017`+\u0005\tþ7A!\u0006@~-6\\3J}SLl'\u0014\u0002!\u0015L|kc?\u001d6i#\u001avnFiq%iq\u0019xv\u000b\u000f:4;SR=\fЧ\u0004\u000b\u00050w\u001cL$((\u000b|\u0011N0\u0014i\u000e=Dͭkq\u0000\u00131DŦ\u000b̂J2slz>\u0014\u001d)Q\u0001uY\rdw\u0013&o#y\u001fϝnH\\\u001a=/\u0019n/\u0005.q4U\u000b\u0004K\u0000GiG\u0004j\b\u001dN>O؀:~Z\u000ea\u0000\u0005rGu3c`$B/\u0006\u0003e6\"+e\u0000$agVfmgvOK7FJ<ު|\u001atR\u00110\u0002;At\u001e9POHD \u0006Q\u0011\u0011t\u0011\b\nS`\u0018wx\u0018 >atbf\u001c1\u0015z\u0010Ot\u0018/\u0005\u001a##@2X؅L\fR<\n[)Y`y\"Xٽǹ\b\u0013\u0000XLjW9AE@IzG-̮|u\n\u0015\u001b\u0015GlZ6rF)\u00111B\t҄΄Q\u0004\u001cI6Ȍ\bt0\u001cF\f\u0018r\u001c\rxJ![\u001a\u0011SoT梠mʏs\u0006P%\u0006\u001c$\u0014Et,\u0014Dy\tcU<*Gh\u0015[\u001d3\u00188k\u0018bdXM\u0005VZ\u00150t/\f\fgآ04RJЗR\",\u0005JU\\JI\nL~YWiڶ\u001d=[;+?MD=h\u0001\t^1Xt\u0019?\u0015\u0003$(\n[\u001b\n\u001f\u0006ʲ0l+cDZY\u0000\u000eZ1Yڏ°_(\f\"~X\u0015\u0010\u0005#;\u000b\f\u001dO'K0нc3P\u001c\u0019(\u0006ƚ\u000e\b\u0006zAiFbĴ\u001bt-T][ޤնL\u000fͺ22;\u0019<\u000bGAp{p2.\u0002\u00060\u0007|@~u.{z\u000e܀ٓ0ī\u0006BNx\u0000\u001dT$-^\u0015$ 'K\"T^+q^[ץׁWяhVJB7lٲ\u001e\u0016\u0003tbo\u0007纟UO\\Tӻ#\u000ea-|.\u0007`R\u00051@ߊc7EŽe*\u0019\n\r\u00012\u0014\u0017hQ\u0012\f?̊ք^Д\u0000\u0014\b?Lh$\u00002&\u000eb\u001a|^\"wC|\u0016((B/$M []\u0011\u0017[\u001a\n\f3)#X#0t5Hyv\u0001NF'&DZp\ty\u0012C$QF#amgE#T߰'xé7>w \u001a2m \u001aB@4`\u0000\u001a\fq@6\u0001\u0019HԎщ!^I˷ig\u0010(\u001f=\u001fTG09#i\u001f\u0006\u0013:\u0003+\"\u0016toY5C\u0002TsZ&\u0000QcdSF\"}?L&2\u000eS\u001f2E\"3!\u0013b\u0002\u0012lF:9\u001b7V0=\r:O)\u0004\u0006\u0018ڼv\u0012S0S]w}Na\"\u0018D\u0001\u001by7K;7\u001al8\u0019@h\n\"X(\u0017\"(\u000bR\f%6:1w\u0018\u001a\u000fY>B L\u0015[74\u0019J2-(U\u001cp\u0005&\u00165Ν1>\u001aU[MV`\u0011`⒂Eo\fI0 }Ô\rEt:\u00148BF\u000e\u001dP;\bЃ5\u001bg1\u0013xA\u0016\u0004j5Si\u0006E.3Mk\u0001Zel\\x€|@sa\u0019\rA rN'\u0004[\u001e\u0010Q> 2!1с`sgKYg2\u00039\u0012Y\u0002\"nw\tB]\u0013\f\u0000odf'n\u0014¼\"fm\u001dcMhB\u0019d\u0011\u0002JY3:<\u0006E\u0011\u001a\u0011ţn6\r:\u00153c\u0013\u0002ш\u0012vPנj\u0013ګ\u0016\u000bIQ0#E\u0019d^\u00015\u0011\u0007|K\rE\"w\u0010a,\u0016k\u00011\u0018Y\u0019;}2,hH\u0011o\b*\u001aR\u0000yH_FS\u0003\u0002]$\u001f\fDh#zQը$\u001bH\u0014`*Et=<9RRLEf\n\u0003\fH/ӫ\u0003rB\u0017RK ѤW(I<\u0015s\u0001W\u000b\u000fH$h&N`Ӣ\u0018'Mt!P҃'w!1Oke\u0007΋\u0012!ϫ:yY:y-5M\u0019\u0005Z\fI(\u0014^:\u0002\u00134\u000e`\u0013jhsDS6b\u001cEgp\u0018\u000bye\u0004\u000fy\u000e&j,8j>y]V^\u001d7+/\f[:Xy\u0017\u0015yyg\u0006F^y4*w\u0007D`h/\f\u0003,6T\u0010{\u0006\u0017@\"Y*P\u0011K\u0011/D>\u0012\u000f\u0012/J%^\u0015v0^E0^k(\u0018O\u0013\u0018Q\u0006~(\"#6R\u0016\u0010\u0015\u0005E\u0013Qok@\u0019TV?hpc\u0014\u001b\u0014$S%\f7\u0001J\u0006tY\u0004^\n2 <\u0001Axq\u0017^\u000e\u0017^#ʅ\u0017JKS*E9Z\u0017]zכ#w[!\u0016\u0014j\u0010\u0015$S\u0006\u0010ANrW!\u0015Tp|8@iiҔzu[\nw\nN]@\u0004~\u000f߅\u00018/\u0017!\u0005\\+R\n+񎼋&eH-gBֻLx.4uX˜x,ԯXJlu`@D0\u0000]\nrV\u0012\u001c*ݸ\u0004{=8Qm^+F݅zWE\u00075\u0004U\u0002\u001ap\u0002eb\u0003ޥ)]%Y\\ OU:\u0015{wa\u0002w\u0017\u000bu~pw8b\u0002!lq\u0007b>ѱ\u00031es\u0013PǞX\u0002\u0011ܼ\u0005tT\b,JQLH*'\u000fi.\u0004.\r]\u0018 ~-\u001d\u001au8ܥk%\u000b$\u00023#j#\neDuyEh++1r\u0011J]\u00070\"s\u0017wXkð\u0004\u0002n`\f1\f})v&[ु.\u0005e7v\u001f_g\u0012AS\n\u000e\u0017B\u0006vv\u0015L´v}\\v\u0014vvuiV\u001cva\u0000Ok.]\fFi貴]'mW!mטlR3p^\u0001\u0013\f0\r4Q\b\r\u0012:^#p!ٹqE>Hak)u%\u0006l|R\u0010tA\bWn\u0011.\"\\\u0001]K.Fm\u0017\u000b\u0001kk}ەvEpv`P`F`J6]X/\f\u00158!WQX\u0000\f X\u0000\"e+\u0003\t!۶\u0010\tB\u001b\u0006x\u000e\u0003hz޹:P3=;#\tťִ47\u000ekqTZK W[KYp\u0005S\u0006\u0001N(3\u0004\u001afl\t\u0014*KyWA/-E\u0010W\u0000\u0003^\u001a\u0019<:jm F;(r\u00033I\u0007\u00160eQ0eQPR\u0016@1n\u0006\tu4\u0010\u000buj\fL\u0011Be&Y\u0012*\u0007#\u0015\u0003O0\u0016\u0010x\"3\u0007D\u0006E\u001f\u001czx\u001ddw\u001d֊>x4i\u0001\tQL]r\u0004y&.,\"LY0\u0019ό2̌2TDm0aΓ4B\t\t\u0014sW\u0000\fx\u0019=.B1h\u0016XX~\u0013ˌL\u0013D@\u001a\u000b9l̂m,&C\u001c\u0000=Df\u000f\"3cd&cd0LIm\u0016M\u00101G;\u00003\u000eam3ɼ_ٶ+8\tFt,\u000fx\u0001|(4\u0018\u0018\u00023y*0\u0001&S6F\u001c\u0016Y\u0001ʦ\u0004B|\u001ev1[\u0017jyv\u001ajN~k\u0015.Qhh`\b-ׄTs\bO`0@6-?\u001b5\u0018's6$Љ0ypm.0OV\\11,$D8H\u00183\u0002̶ ܯ\"\u0015GV?\u0017\u0003hȵ;,YjB#*m!Bp\ba\u0010N!X\faIySS4m\u001f\u0007\u0003a\u000b@\u0007BhSn\f\u0013ͼ\f\u0013E\u000b\u0013\u001e\n\u0013M\u0006A\bJ(\u0006\t\u0015EzBi\tx\u0002;LzZ4V4\u0007s\u0018A[\u0004\u0016b2-mDr݄F3\u000fZ\u000b\np\u001f9m?@a….\u0018B1Dh\f]$L.Ya\u0010Hڣڣj2\b\u001e\u0015\u000bn]\"z娾\nA\u001aK\u0007ve3\u001do\u0005\u0012H\u0006Eq+4`&\u0001\u0019ʋm\u0006jDzmv%i9]Eف\u0014A\u0000r\t\r6ɻ3h\npI8\u0004dH\u00158w\u00157\u0017\u0016\u00062o60Q\u0001zT!s\u0015\u00119\u000bU+@zdY)U3\u0006\u0013֌4nr\n\r>\u0006(:Yq\u0013\u0010\u0002\u0016e\u0002\u0003Kk\u0001H\u0011T\u0014HParxX$2נDFί@cgՠG \n\n֞EO+\u0017@Rf\u0018d\\}ΊA\u0016\f\rA\n%U\u0012`\u000eE\u001d@79P/3Q\u001bΆ\u001a\u00039\u0007\u001aX{\u001cB\u0005>\u0001\u0006JкK(NT&G?1F\"꿼ўb\"\bؗ<5\u00040\tUؙax\u001c\u001b\u0014\tErTK#\u0018@5\u001fGp#\u000b\u0017HB\u0000\u0004V\u0000'\u0015)tV\u0014\u0018nؘg\u0013Z\f,\r\u0014\u0002\u0018b\u0004I\u0011xcg6k0 99\\\u0018#\r\u0011\u0002Q\"I\u0011R+WqA B\b\u0016ō\u0000YVf_@\u001811̇<&,K57f6\u001cF!;\u0012z\u0012\u0019S\u0003YW$s?\u001b\u001e),v\u0010;(‰U\u0018wMz\f0nMZG\u0013MhBR7\u0001И.\u0014(\u001ac&\u0013**އkD6P\u0016ɳP B򡯋^jh0i&#\u0012QI,}z\ni\b\"\u0016\u0016qZd`ҳ)=P/{lYKf\u0000UY%W\bjB\u0011+rukX\u0016\ti2a\"p?v*;v?S9/8/J9/\u0006br^%s^\u0016B/( \u0012|^Mv^\u0018 -h+d-FۆBe\u0003Nxh3d1n^I\u0018@C20a-\u0017iqˋuIBԊ\u0002uRx./\u0006&Q^q(3\u0017K0m3^\u0018`8\u0017&\"}Q\u001160\u0010l\u0004\r\u0002~h\r&Af\u0007ISNΔ Eb%y*xa\u0018\u001e/!\u001f/1^\u0018oT\u0018/\u0001ݍjCW\td\u0011/\u0010/k\u0010/\u000bT%`K(+?8c,Ոl\u0001\u0006p\u0012k$󄭣4\u0003q`2ISqwxq;\u0014#F\u001e^S\t\fV\tL\t/ׄhk\u000b&\u0017\u0001Be\u001b^\u001b\u0015!$8H+\u001cu\u0010esLBH\u0002u/5WH\u0000\"\u0000:]Y\"r\u0004\u0005'p+|zbeJӢNib..kYQ\u0014rU\u0018x/\u0007%K\u0000}We\u000b|Ws׽Pn0ZyWkm)\u0000vX\u0003\u0003fr\u0004!8{P=:C\na\u0013K;\u0010O\b\u0015G\u000b\u001c7{\u0015\u0015 E %-ޅ\u0001 ݻk.2Q\u0001]\u0006Ż:#Ż,wA \fRw՛]\u0014]f\u0015ou\u0017\bt]\u0004k(\u0018\u001b̽DD\u0002ܕ\u001c'?\u0002\u0001\u0010\n2\u00191\tQ%54R!@.vcDt5\u0017\u0019))m\u0005j!\u001a\u0005T\u0012\u0015i\u0013݅\u0001\u0018Y\u0010\u001a\u001c.\u0017FkER\u00108'kPj4+v\n@y\u0004VV\u0018UgVuF\u001eq\u001c\u000bd4)f\nV\u0007~6t2`\u0014)殏\"\u0006']&殖sFvp.@1>.\u0010d]\u0016r]\u000fn]].Sp\r6\n\u0003:yr1\f jFH0\u0010gK/dܱ݇^\n\b\u000fh3&Rɸ+RÊ}Y\u0016.\u000e\u0010&Ũ%EZva\u0006v݆va\u00005.Bٮg\u0010$\u0005\u0016\u0003 \u0003\u0015\u001dr\u0017ēEKvd꜎Ƒ}G)ƺ\"xjx\u0005L\u001d\u00125ݐ\u0018\u001ee\u0016\u0001aUh\u0010Wzݩ\u000b\u0012\u0013\u0010lR%_\u001eqezf\\\u0002\nT\b\u000f%\bf;0\u0011\u001aAG4Z\rvHb\u001a\u0018\u0006\u001bͽ\u0007ud>)e\u001e4 pnɂgr\u001eOMWRnXQOql\u0006B#3AA\u0011}H1\f0:)FIՠ\r\u0000@dS,R)v\u001eXI(=0탛Y\u0007\u00035\u000b'PtGa\u0014ja\u0010\u001eE\u0019Z}HkSw>\u001eB\t* 0c8\feJ\u000fw\u0002S\u0016\u0004\u0012]RDC^\u0013I\u001a\u0000\f+&e&1'eldE̶H(!T*Q\u0000Sh\u0004V:XGMtn3)z\u001dfZޓ#sGp\u0017;2]\u000bD\u000e(D\u000bogt?ʗ\u001eNN$)\u0006hZ:\tbwJSl9gE\u001dI\u0004\b2G\u000bi\\+\bb\u0013v&ߩCP)$uZf#=\u0006\u001a12W!<\u0007Y\u0004\u001d\u0006PpF+3ԘVSz`\u0002C;\nR\b\u0012Q\u0004+Cکb9P\u001d`a+Rl\u0001!0&>D\u001f]2p2\u00016'lYk6dqɜ\"y\u001d@\u0004]H9ݠP\u001dϭ\u000eɴ\u001eXI<\t^\u0003K{/@Y2*YX%q\u0018 HvL\u0014UtE;\u0017i+e.y;\u0007e\u0015ƭ 8)XVy\bۉ\u0015U[RN3\u0001B\u001e\fo$\u001e\u0006 {CU\n|6!\u0004+\u000f\u0001\u0000Q\u0002\u0011p\u0011Ƭ(tW-I7+3+3C\u0006EL=\u001dt\u0010&Ҩ& \u0011\u0001v\u000eS&\u001drX\u0017S?PSEȳFQg}sS?N|\u0017A}2A\u001cvB@VN\u0019Ò\u0015aG\u0013EtA\u0011\u0003,\f0x0\u001b\u00116E\u0002ٚ \f$C,\u00150{*\u0003}sΡ*\u001c\t}DJc\u000eçR\u0013\u0013lc\u001a\u0018\u0018ւ--\u0018\u0006Xv}\u0003\u001ci\t1\"[\u0004Q2XP>EB\f@\u001e\u0011\u000b\u0011$1#:6cePGH;\u000b!mPΖe\u0014b\u0016z\\ub\u0000s8+\u0012U#\b\u0016g=\f\u0003\u0003ݢC++\u00003\bv\u0018\u0000\t\t\u0011b{6\u0010\t1q\u0013b(x\tgō\t\"Ƶ\u0003oF\f\u0010-P\u0012CŠ$u0p\f,%\u0006/s\tYo2z\u0003~*\u0018E_U˄\\FJ낫MW8%@8,\u0014 '\u0003脌\u0001B\u0018X@Їqm$m$%B#'#F\u001e\\#\u0011$$J!0(o\b\u0003.\u000bh/\u001co\u0017}YH@g(dQ\f@\u001f&Ȕ3Fi-BU/j\u0011uEmy™o\u0011UPbչ\u0005g JH}y:H\u0018Al@E\u0014̝Fh?*OJzd.REt=\u0004\u0002Щ_\u0017\u0003CˍgäP&ˈԥAB{l9\u0013W`˄\u0006\u0012t(VOtUO\u0014S(Hhw8Д*\u001a\u0012KAH\u0011\u0017lU\fPJXʽcbmofSaG\nzDd\"\u0001\u0002Q\u0015\\ݑ\\MJ\nvI_z1axNXh\u001cm\n\u0018\u0006G\u0001%(5P0H\u001e\u000107t$\u0019kU\rko[[`\u001eQCҭU 嬔*0`\u0013\u0016Cץ-IX+}@{]\u0012lpA/\u0006\u0010%4SPń4`\th\u0006\u0007\u00142(@'7EE8829\u0001\u00068hF'XC\u0007\tkX\u0012]D\u0016(\f-\u0006(S\u0015Ђ[*\u0014\"[\u0007z\u0002Z\u001alJ+h\r`E \u0015(\fv\f\u0017=1g#s2\u0011l䉥\u001f\u001c\u000f\u0005<窎Kc\u00006\u000b1d\u0010\u001eB]=\b\u0004\u0007W)Gw]z|\u001c\u0007}=\u0017v@f_̄\u0019pF\u0019z\u001bn;\u00022\u001c`Ԏ1+8HZ&\u0007\u000b\fPvH|<6<\u001b@c^t\u0013mx5d\u00051\u0002\u0017\u0018`\u0014\u001bG\u0016֝0s3vU\u001b\u0012\u0012j@N3w0H\u0012$>g\u001fn\n\u0001z ͆ \u0001w=Gђh.sy7\tdy-\u001f\u0006P'8sxx\t2\u0003\u0004 \u0005\u001dy&\u001cyu. \u0015֛5^3^ؤ1^\u00191^\u001cRύ\u0017\u0006WF\u0017}E4D,𪠚\u0015b\u001fZ&|=bLOӕ+A\u000eZ~\u0016Śx\u001cOTN0e3\u000b!\u0015>ZByX񺀬x) x*^䮊G2\u0002||ExQ,lxA\u0014lx9\nb%b.࠴\u0006\u0003\f@\n\u0006A)&kV!\u0013>iI L*DXmc\u0004x\u0006x2\u0006xAV\tx\u0011\fx\u0011>]]*]]..~W9|Wߥ\"\u0015jߥa/w-\u001cwaD{\u0017UkXp\u0010jFC-Ć\u000eLE\fC\u000bL)Ly;(h\u0004Jtwa\rUIKӣ޵XQ*`N\nӻ\u0004\u001fӻN\u0007ӻ:]\u0016N].\u0005yW-kzB\u0000h\\\u0004r%bđfU)hE0@Lfa\ns\u0015\u0013\u0016b\u0016NM=XM-7WJR\u001c\u0004\bT]\u001cJ]tDv*$gubٵ]\rA\\\u0018\u0007k\u001c\u0002\u0017\b\u0013pn!X\u0004\u0005\u0006\u0019Q\u0018̷\u001a Z\bK^noA\u0003\u0012M\u0006\fGG,gJ\t`\u0017T=a1@@b}\u0018\u0002\u0003je\u0001O:3\u0003c+#\u0007~a\u0002\u001b\u0010<\u00104\u001d\u0016\u001b.(\u0013\u0011w@\u0000U'@8Vl:VlJ:\u0006Y*lѬh\u00013x`h77:x1FTA4\r:!H\f\u0011\u0002B/!u\\={hӞ*bX\u0006\u001e<덻tlpXI\u0007\u000f0 5R19R&1\u001a}9\u000eYks0e\u0007.\u0005BHs`yHQ@F\u0010\u001at@zCc\u0019\u000eJ\fpk2ݞ\u0006F\u0007SÑ&n4\\4i\u0015\u00142DG\u001c->E|x\u0019Tr\u0012F(\u0012F(b;\nAwk\u00114k\u0011u\u0014\nR=\u00141@EفDwc8c7\u000272c\u001bj\r3)\u001e\u00192a%\u000f\"rg\u0002&7Tjd:\u0011\u001a\b\n;R:{\u0018p/d@b\u00006h\u001540*m\u001dvZ\u00017>#,]8c(Qs8ވk>oD5\u001e\u00063.\u00164֙T`x3\u001fD@\\~y)\u0014#`b_\u0014\"9f\u001b\u0012ž\\y+D֧\u001bG\u0002LbEԭ\r{LxB\"w\u0015\u0016q\t\\dpBЄ:,\f\u0002\"\u0012*X\u0001DB\u0005+7\u0011\u0005+KB\\\b\f\u0012uRJ\u0007\u0004b\u0000В%pbv@ᭀ\u0010*j}6vg\u0004h6\u0016qd|Z.K6\u0002\u000b6(m` I\nT\u000b\u0004A^%HOqJ\u001a0I\f\u0011\u000f\u001376\u0007Ov\f\f\u001dYO4\u0007<\u0007'XkWoF\u0014\f \tODw\u0013\u0014\rD⬵<ҬEyܖj\u000e@\u0004k#\u0015\u0017\u0003d2\u0015ˍjIAsVYf!FPZ\u000e\u0012\u001c\u000eS\u001dD\u0006,\u0001V\u0007(}Mr\rf\u000e\u0017\u0013|T\u001fҔVEd$^ck\u0014\u001bH\u001dk$t_Н\u0014L\u0014\u00148(*܉O+\u000erz{¨\u00012`\t,<\n\u0003DD\u00067Ivr?\u0010;:md\f\u0018Ck0\u0007Pϰy/Y@\u0007\u0002JmP蒊G\u0010\u001e}Ԛ7B/d>&6\u0004G$yVD^\riDBqKU'\nùM\u0014\u0006\fMD!CDŽ\f).LaWEC%\u001d6|\u00109lYQ/\u001aq.}X~gNJXے8\u0003Z\u001e&\f-A4W\u0003\u0000\fjߞ\fI\u001e\u0002DVt\u000e\u0001Y\u0016'|\u0015i\u0004\u0018)#,\f\u0012X\u000fEȗN{!\u0007tA\u000fۦ\rf\u0010\u000bf\f3|yZ3\u0019\\Z3dzz5V\u0004\u0006\u0010\u0014bizHL2<\u0018\n)L$\u000e\fP.;.ܝ5?\u001b\b\rN\b`\n\t\u0003OQ\u0016&\b/NJL\u0010B\u0019$\u0018\f\u001d/M$yc5\u001aZPM5\"2lY\n\u0013~\t.yUt\u0016!&+8\u0003A\u0018b\u001f\u0002\u0003H:{kﭖ%=#zcNǛ3L\u000e\u0019hw5\u001b\u0002Z\u001fTDpTJG8A\u0011d:tdjJ\u001b\u00104G\u001a\u0000)\u0014)2!\u000444xQx\u0003\u0002(=\u0003|A詆N\u000eVar\u000e%2/##\u0017\u0015BÓ~cv<%;#\bNp\b\u00061u\u0014\u0002dB\u001e\bVZ\u000e\u00025)Q\u00108#\fIe)G֫\"bu 1zgb0@\u0002x#\u0003D0\"P7^PKE\u0017\u001drK7\u0001z6 \fyѝʁƖ%/N0-\u0007iTfH\u001beB=c@&z\u0017RBq\u000b4\u001a\u0018xɇxmx8$ҷ/^0܋X\u000fb\u0018\u0012/3\u0011/q\u0011@\t\u0011/\f\u0013e\u0018KՁAˆxU@(\u001f\u0006]\u0016\b.046n\u001eTB\u0005K׃\u001cWln\beay]~4K\f/\fJLjxmZix-\\Cx\u0014;\u0006:@f\u001d^\u0011\t\"j\u000f\u0011^NWᅝ6H+\u0019^\u0016^\u0010\u000b.\u0018\u0016xI\u0012%D\u0006u\u0000Bj\u0001\u0006\u0010\n&7V\u0019viAӔA\u001c\u001cZ@Y\u000e*.\n\nІ2w\rwtl\f\u0001\u0000\u0001X\u0006^\u001bH\u0006^\u0018+1:\u0007\u0018xq\u0001x\u0001x\u0000`(\u001eK(\fPր\u001d\u0002_Ԩ]1 5!&h)E`YzI9\u0017#\u0001N\u0000\u0006`9P\b\u0018\u0005\\l΁d\u0002\u0004(\u00053\u0014\u0018b\u000eӢ2(\"֠\u0016\u001bq`u-.}I\"4{4ZHHL͎v_\u0002B\u0001\u00169@-\u001d\u0010H)\u0012\u0000ӳJ#7Qw\\P9Pz?2$\n\bF2\u0016@\u001f\u0014\u001f\u0004\u0006b!\u0011%Iگ0mRe@\u001eA\u001e\u00162ΙI\u001b\u001a\bՐ4\r)U\u0010 GMAR7\\c\u001eN+HH6s\u0019)q\u0002BR\u000e\u0000Y\u0012e\\VʮpI\u001c\u0011ȪG\u0002H!ơ>OUo\u0018@Uޖ\u0017os-qP\u000fa\bsTP\r7y֭='Dw\u0004 .\u0017zMUDq:LJO8 $\u001f@Fn*\t}\u0005\u0018@r9\u0006\u0019L\u001dŲ΋'+\\hKs\u0016x[\tԌ\u0007e3!⑸/PK':$ظ3|\u0003\u0015K:\u0002P\u001ex\u0018X^\u0005ۯ\u0014\u0018$_\u0007W`J~&!I]@'2͖(>Q+\u0012s\u0013\u0019\u0013C*<\rendstream\rendobj\r18 0 obj\r<>stream\r\n\u00113\u001b[8!A^T5I\u0002,zD\u0019\u0003x$~`ct+;V\\}d|-~~aI>\u0016>\u0006\u0002\u0001\u0001\u0013\u0005\u001a*\u0019\u0011dV\n>\u001d\u000bP)$bQ́c\u0013#f\u001d9 \u001bR\u000fC4hO٨\u001cT(;1T+ѭǴY\n\u00065|b+\u0016\f\u0016}\u0007\u0011h\u0003Hh\u0018`E'|fXv#\fH]b΂g\u0014d\u0014Q=M.\u0004U>rYtr)\u0019\u000b\u0001M1\u00033Tݐ},*d&\t%qgp# -(\rY\u0010\u00121\"7$\u00027$\u001bke$8d\u0017\u0019\u001b#1\u0000mVh]4\u0011sr<_FDL\u001cH-\u0011ݓπP=)㓏\u001cxl$bjZmOxpjqyRx:\ry\u0002\u0003\u0004\u0003Ƚ\u0017qO\u0018\rz\u000e4b\u00144\n`\"GMjǣ!\tGCVVfV.\u001f!\u0005_ڍ\u0001l\u00182J=\u00035arCb\u0013;QQr\u0016LP'X\"\\\u001ff!DA!\u000b\u0011&CQCnn5 e\u00148d/\f0_v\f/_b\u0000\"0D`rx\u0016<2#=oIr\u000f?¬%JB5TH/($\"\"\nj$5s<֒\tD\\H\u0014(`\u0000gK\f(=\r!8S\u00142Vs]BL^x$9u$9=ʢ=A\u0016E{6V Y4mAE= \u0006\u00046ؑb\u0000Z(4i[\u0016!W-?]:Vu\u001c\u001a\u001dZ\u000f\\;I\u0014\"]\u0015xF\u001aE>,\u000bmX(mq !\u001c\u000f\f A,@)\u0007\u0003g\u001a\u000e\u0002gZ3͖’ё^;?0P/#S>Mbeڱ#Xڰ$qh;\u0006f\u0011b[\\\u0015\u0016\n\"\u000b\u001cQ\u0011y1'kd\u0016EQ0\nWlM}և\u000bc\u000e\"\bl=vI\u0006WqD*U\u0018\u0015\u0003Ȭ<\u000bg\u001d\b-9X\u0004yUZ+iyѩ1m=an\u0016ו#W!QJa\u0014_-f׬z[\u0003Fu\u0010Ia3B<\u0010\u0007\fЁT03)M\u0014\u0010,Dٜ\u0014%g\u001d\byGD,b8hs(Z;҆\u0010Ӣ%\u0016Uap\u0016nr&\u0005HkX_\f\b-[g%\nǩE\u000e \tVA\t=#x1zOn͐|:;\u0010:5y\u0002Ԅ\u000ba\u001fa\u000fňn.`\u0016*\u000f[\u0003\u001a&!0\u0018@\rn!\fnA@瓂\u0004I[_ְ꯷VY0\u001b_\u0018*%udxd>wt؆ljpk\u001dT\u001d\u0001t^~m\u0011'Ѩ֢w\u001b\u0014iC\u0007@\rJ;jׯ\u001e\u001a~{$\t \nM0I\u0003eY\u00182|aX&\u0001\u0003\u001d'LU'\u0007G\u000eY\bA`s0g\u0007i*и`шN\".BNZ\u0016UU8'Eh\u0012w\r\u0018\u0002\u0003e1\u0011}#\u0017GA\u0011L\u0018\u0011x6ԡY#]p\u001c\bd\u000efz[f\f\u0003=\u0014ZYD\nD\u0010\"XMkN\ty\u0018\u0017MӦhkhbE\u0002W\u0005\u0014\u0012a9|\u001bl\u0018E`-\u001dP\u0018,=:V7g&\u000e\b!I`<\u000e}@3B\b\u0003$TO߃E\u0016C\u0004\u0005\b\"DUvȞjw\u0004b\u0016\u0013\u0004'Z!ݧ\u0014n\"\u001cMM\u0018)*:++$\u0013`3Px;EM\u0013\u0006\u00060+T\u0014\u0019&ݣ<+7\u001e\u0004c\u001e\u0018䈗\tQ*\u00120\u0013qP\u0014G\tuPBFSMZP}\n\u001fF\u001b \u001a\u001c\u0003\u001cOp!40\f^td/0/2Z\u0004JPzq\n詆\b:\u001dUؔHdΗQN\u0011y\u0003x\u0010ЁА\u0001Õt\u0017F?\u0011T\u0000\u0001\u0006YXFA'hjdd:]\u0014i-\u001c\u000bz_țVe:{ސӱ\u001e&L2ya\u0018\u0005\u001f#\u0001z|\rΆ`-Aw \"\u0000\"\u000eȑ\u0014\\#$Ϫ$\u001aO*S\u001eWnnc\u0000ĸchl\u0012z(#M;\n!\u0018\u001e\n\u0003x(!C\u0006\u0017Gw6\u000e$!z\"\u0005GJn%j'\u0006/L\nIYSmtVH6U>7\u0001bc\f`Vv.\u0000kCTɠJof'$zM\u00108/@\u0017UDQjZ\u0012ҽ$N\feS`\tG\u0001zw+2D\u001e\u001e\u0019m-\u0015\u0001d\u0006%W\u001b f>I2LJyAuz3ʴ\u0017kAڌ\u001fp\u001ez\u0006x\u0014PM;B\u0001R{K@{\u0015>±6Ȣ\nq˄p\\\u0005jqc\u0018\u000b2GkHO߀2vj\u0001:-h>\u0019s\u0018F=U_ ݩ\u00015R@'Ɉn\u0018RB5΃:2\rRN\u0004^ɯ\u0018 @'{ͨ)bNNM\u001c\u00187ć<%UF\u0015\u0001}*S\u001cT\u000b\b#^QhX)n2R4*$h&\u0017\tO\u0018 \u0013\u001erT\u001ezbiU\u0005&=D\\{\u001fFٛV!\u0010q\u0017&#F\u0012CD_\u0006y\u0000M%\u0017ZE;2}\"!\u000f\u000fݧ\u001a݌-9LJt*\u0015fh=Bk3A\u000b}e@xA\u0002%K\u0017x+vw7K@\u0006D\"\u0018\u00001!xi\u001dDːX28#l_\u0001\f1!ޟ\u0014\u0000w;;&;\u0012Gz#0@WfR\u0017Bj\u0016KUB\u000b\u00051AJ@\u000bUĦ!^n\u001f/\u0018/uB\u0017a/W6ǫ'JmxFxm\u0018'7'\bń\u0001&\f܌Z\u00040\reR\u0011[Z\u001b\u001fʹt.ȦR\u001a/\u0002=3\u001aBR?\u0002Z}\u0002u:Jإx\u001bR.\u0014\u000fb\u0014/\tJ\u0014D-כ\u0001I&^WKY\u0017\t\u0017\u0015WGN\u001ej\u0004\u00114AuV\u0000Zy<\u000fa?\tqB\u0015\tT\nO\u0002\u001c\u0001\u0016f}@̙\u0006x\u0015\u0006x!\u0005N\u0006$t\u0006\u000e\u0010x\nD\n6%\u0014x=^\u0014xѦ\u0013x\tB\u0004^\u0018\u0003^=ݗ\t?\u0017t\u000ej\u00048\u0004\u001b`\u0000L~)`U٥u6\b\u001ap҄>\u0007I_I76gS,F\u0016$̘B:X#س|s#QlzH6c\u0017Te\u0011\u001cg\u0010()]2%\u0004\u001c\u0014%Q4 J\f`I\u0017ڿITsn('8r<\u000f7\u0007dTm\r\u0006n\u001f\\4>9FkFV-6XZLt@'Xe\u0005f:*P2\f jS#0\u0004v\\KmI\u001b\u0014\u0019#B\u000erԜ^eְ &i\u001b\u0004 ??Ř%\u001e\"6\u0015)<9Skjh,\u0007cj\\@e\u001bOGe82T:4e4G4\u0012\u0002 ,[D@T:V{;}}㲎\n$(K9\u0013[3a\u0000Lx\u0013b}\u0014^Gj\u001afz\u0006\u000b%u\u001c&uvPs;LXF\u0010B\u0001\u0003Bqij}\u001clbkxVp\u0005\u001d\u0001*|' \t\u0017\u00017\u000bZ\u0005\u0012H)N$\u0014|t0]b\u001ap\u001b5\u001d\b\u0015\u0003.U0\u0012\u0018|D2\\\u0010\tż\u0017ksDٽyS=\u0003\u0005\u0001{dg\u000e<\u0012\u001cx\u001cx]\u0001{\u0017=Ļ>PY_%|?\\W\u0010u\u0010\u0003\"T\n\u0014/&\u001a\u0012jD\u001e\u0006ڍ)S!\u0002HL|Ԡ6\u001eYAҵ.&①\u001bM=f#[JM\f%\u000e)b\u0015s\u00018 3|\n(aM)XspW\u0002Xm)\u00165́.ԤGb}\f#CH\u0017\"HvIRD1Rؓ~)RUR@\"̙YE9\u0005\u0010\u0002?ڳU\u0007A\u0000|LD2AY`ҜtnK/Rgډȴj-Eߨ\u0007\n\bU(\u0012]1l;!)P\u000f\u0018t(\u0018\u0003 2!h%C\u0015y\f%\nġeYJ,t K^՘GQJS%mpH\u0004h[9Xa\u0014(BM\u0014\n\u0018 \nc\u0015pfwRcdLa,U<`50\r\"0p0,1(FE,9(Bqn\u0012\u000ev!\u000e2(fbe3_\b,c\b\f0P乔\tL\u0018L;ypQPc\f\u001cͷ%9,\u00054(\u0003\u001f\u0013̲\u001a'\u00076!\u0013g\rCc\fDžbOe\fp=V\u001d9e?Ch\u000e\u001cg^3e\u00104Dei\u0006t\u0011ШGȔpH\u0000\u0004d{\u0006|\f\u0015\u000fo١MqZ\u001aŖ`\u000694\u0014\u0010\u0016\bP0\u0000xxRzr\r䇘e apc\u0002Hi;xV\"}gYsT<\"yi*hV\u000b\"P)G:\rtTu\u0000\u0012H9\u001b8\u001d\u0003y[nVӸ\u0011@;\t\u0006hnR\u0011\u0002W4 \t\u0016M5\u001d\n 9~\u000bh\fe\u0010%f\tb0VTPH-&VE\u0006S1`Qw^I}\u0010x\u00069x\u001c\u0014(*ư8h\u0005\u0016\u0003\"uy8'\u0018@\u0004d\u0013l\u001fxptԠ\u0012Q+9ALȁÖx\u001d\tђ]\u0018\u0007P\"\tA\u00127$un6\u0001[\u000f\u0003(0x1\rFX\u0016Z+0X\u0005P\u0015\u0004lÔFh,Ψ890']|\u0001\u0007IlN+\u0016A+]r\u0006?\u0019YrN%\u0004/9QV*e\u0010a\f\nESXPA!\u0018}r\u0018hJ\u0017\u001bTZH|Pl\bkc`R:\u001dg\u001cH2r\u0018\u0019\u0001\u001f\u0017\u0006=SǃNs\u0007\u0001H'A'K\u0016ф\\>b!D\u000fɂ(6U\u0000\u0014~ߔ\fg\u0014\u0007h\u0006&dzxJSK\u00120JN%:\u001d\u000e\u001d/D790@\u0006B9n)\u000f\u0006 \u001eс(F\u001aӻ\r\u0013\u001ci\u0019/\u001fI\u0019WR.\tmU;dt2dJ\u0011ȋ\u0014U'L\u0015TMЛᖌ\u001a/v\u0018 Ko!㱂<\u0013\r\u0012m>\u0011tLeju^;Z\b,\u001a29\u0005.\u0002\tk\u0012So'\u001f\u0005`\u000eN\u0014\u0005\u0003@L1,\brw\u001ec\u0003h1\u0002n\t\u0018\u0012%%f\u0004W1\u0006\u001cOoF\u0003G}\rrN\b\u000fh@܏@>@{\u000b\u0018ĪNnHMHbc*\u001dd$\t-\u001bJ,//йR\u0017̓L\f1<@\u0004\u001ddɈj\u001e\u001aqq<}\u0001\u0011)\fٙ\u000b\u0018Z\u0006Z_R\u001c\"co\u0017u7F%e\u0019\ti\u0012t\u001a\u0015\u001c\u0004kP~o%À~+` \u0011dhBg\\՜E\t3\u0015Ĺ*\u0019\u0003\b\u001e\u0013\u001f\u0012)5@$G\u0016|@\u0019$Z\"QI\u0011r\u001a_\u0004`q0vb\u0015I\u001bZYs~sݾ\u001d\t\u0013g3uNGh{Nܚ\fG\u0016'%\u001fj'W\u0001\u0012{7\u00199\u001fy\tk*]\u0013´D“I{(\u0011G48\"Wl_$Y \f0(\b\u0004\u0002\u0001A \u0018\b\u0006`o\u0003\u0016v\f\u0001 \u0004\b\u001f:\u0013\u0000CRr \nB\b\bD$&<\u0012fJ:$|m&Z\u0013TV3\u001c\u0012l\u001a5eU\f,!l\u0010@\u001fR_uoƶUBW\n2>Q/\u0011\u001eUt:v\u001c0\u0016\r\u0014\u0003$XY\u0017c\"\n\u0011\\\u0017=Etu\u001e.rU?&\tW3Y.\u001df\u0014Y\u0015ԩ\u001d%r\u0019'!SM%qhbrIx\\`\u0015 ػ\u0002'\u0000\u0007\u0015#\u001f.-=*t\u0019\u001f\u0007^FdzՎek%tP: `\u000b+A[QSkGK9e\u001cvBhͧ\u000b\u0013\u0012ZߨD<\u0001':p\u0013B\u0014%1!L$$C\n\u0018\\~\u0013'\u0014\u0013*\u001b $ZuUjjQ\u0010RBE\u001ek\u001cV\u0006f`\u001a\u000fo`nB~\u001e?u\u0005O\u0007Tf[\u001f+2hVK^ʕrP\u0000\u001b\u0007\u0014J\u001a#NM`\u0007\u0004)cb\u0014 qA\u0011\u0011\u001f\u0006K2B\"m^#\bh\u0018mtKD\u001dp5N{y\tHH.\u001d\u001f\u001c\f\u001aB(PD>.URZ5\u0015+.\u0007Jd\u00078\u0001<8\rG\u001cpf1\u001eňY?\bn\nڊ\u001b}V\t\u001bN/oN+-xmE5\u0002L`\u000fZ.Su\u0003KH`\u001c\u0000)\u0010\u0013ej\nuq/,\n;”@,\u001d\u0013?h*\u0000e'\u0001\u000eUT\u0002+b\b\u0014\bZ\u0005D'aX\u000b\u0015x\u0005PN$JPBm(ɧ\u001f\u00000\u0016ݯKTc4\u0017\u0016P\u001fMH0xB~,\n)~?\bʄ\u000f\u0004\u0012\u0014Ec;\u0000{d\u0004N\\(\u000e\u0005\r05\u001fVnG\rE\u000fFX\u0011J\f+8Xm\rEIlq`ņ\"Tќ\u0015Wt`uo_'\u0013w\\H\tzN[t+^=\u0000\u001c\u0015u_\u0017'U\u0011\u001dئ>$x%[m`̤y*&}^?\t?y\u001c\u0007@^-8T4\u0018>MB0\u0005_\u001a\b,ԌIH:\u0018m%I&\"\u001aD}\u0000\u001b;AP?1$Aifٰ'S\u0004+~^;N\u0000vh!s\u001b.\u0018iZ%ӭ`\u000ewK@u<5\u0013\u000fl6%=\"$\u0019V\b;hGCo壐X驨\t\u001f+Lff\u0000\u0018-*\u0002Ж\u0000\u0001]遁M~\u0000CD\f\u0004Є\u0003yQp-\u0004W?Y TG3\\Ƃd\u001b(\tDB\u0007RocO \u0015@_`>IT`5QSByd4yXZ\u0019Cՠ`ʈQ!E|\u00021F\u001a\u0012cHϬ3W\u001f+86m4V\u0010-xb\u0002+$\u0000яJ\u001ffaԉQ\u0006\u001c/9#n>\u0001%b2\u0002<;{^\u0001\u00044<{4L1@pW&ay\u001aĸ>\u001e\b\u0000Pb\tN^\"t\u0001bӷn(y?F\u000fE\u0000@#N\rǐ)adV24n\u000b*\u0004DA\tR\u0007#\u001c)H C\f@@\u0005S@lFId!$ɁyK{Q\u0010\u0004[Y`)MZ\rZIpXZ<\u001ec6\u001f\bW\u0019\u0000\u0011#>\nOz[\u001d\u000f\u001at0\u0000u\u001b+4\u0013&'_Tp\b&;+{e_ZGSQH\u0003[\bKqQ\r\u00144I\u0014dR9&Y@\u001b\u0018\u0013ƉQ4'R\u001bF7Ff \u0004q\u0002=U\\(Y\u001f(\u0016P45\u0010\u0013ԏ;q=\u0001k\tS\u0012\u0010T\u0010j\r\b3%\u000fͨ\u0004U\u0007\u0006v\u0006k\rϑ@h`&`\u0016\u0016-#E\u0012\b\u0000\t\u0015E\u0002ꪢb f=\\5d\u0004P5e5X,T7fͥJI\u0000-\u001f!@A\u0012cJ\b\u0006`넅`n 6\u0002@!\"\u001a\u000eK\u0013Vk5Rˎ㧣\u001f\u0011旜/\u0004nTu6\u0013B`Ix g9IFb8X.\u0004a\u0019I\u0006N֪PD\rkgU*f=U[X\u001e@GɎ\u0006֥?DKc\u001cX\u0010+\u001e(]SB\u001a\u000ez\u000f|Qo5MU\u00076\u001er!Moy5t\fP׬\u0001W\u0017RT(n`.#84f\u0005O4ZIh\u000eA/viqr2j!t\u0019ZM\t烇̏lQ:PFesXU}\u0013\u0011\nJ\u0017JK\u001f׉\u001f\f\\\u00033\nQ\r=Fpx\u001d^\n6K@KJ/fhD\u0003\u001eT\u00000\n%1\u00184\u001c(\u0017\rpZ\u0017Li}\u0014iAZ\u0010ڥ\u000f\u001c\f˧\u0014.\u0018\u000fH|#A\u0004\u0011b\u00125Қ??e]qj*h\\\u001e\u0005\u0016hBB\u001c:tłM5\rK\tQm\u0000a\u0019Y9\u0012NJSTi}JdVeAvomR\u0002\u0001٬%b\u0011\u0007:^_A\u0016RP&'5Hc8nV+n4\"/\u001eO@\u001c\u000f\"[XZYêN-[>'_ތ\u0000L\\DJ8A\u0017AU .7&21ͬT$[`/Nq\n\u001eTBii,uj,F٣7<\u001aZJКG)\u0013_7\u0012^\u000e\n\u0014y\u0015\u0010_!?&DP{\fj\u001c@uO\\Ӭթը\u0012Q٩Kf\u000b6\u0007źwO1m\u0006\u001d>*\u0000{ϣ{\bJxhHYAU \u0001O3IBAͯ+HU?jcȨ˩Q(\u0010>e\n4\u0014RjxJ2{L,S>%F,;uޏJ\"ܢςi\u0017\b*\u0016\re^\u0005\"\u001fWUO%\u0016\u0007\u001e<1yc\u001ekίWY)N𜼈c2K\u001a\u000fm<%\u000bE.\\}Z\fӆ~CG_TH\u0002*t!T\u000eBG\u0017ߪ'\u0011\b0Bq\u0000x\u0011%ecwP/\u001e\tŽlZN\u0017Ԇ<\u001aC~V9\u001e+\u0019\u001e!\u0015\u001e\u0019#D dI\u0000YP\u001d&gNIxR:Bìp:Z\u0019\u000f\u000bb@'\u001e\"P7(hiF\u0014K\u0019BƘ.\u0003@˜h<\u0006m\u0007\u001a4T\u0005\u0003'c\u001d\u00019Y\\\u0011j *X\u001a<\u00165y\u0018V8\u0003e`Y/bZ1l;8j_X$i;\u0010X.jG]]G\u0004L\u0002#))M8\u0014\f\u0000mw?2\u0002\u0017e)\u001aӚ+UW}5C\u000fZk&g\u000f컓*6^\u0014Pfc\\Z|W^c,@\u0004BLc\u0004&x\u0016D$6\u00178>\n&q\u0010\u0011ĥ=Z\u0017RL@UlNt\nۛ_pn\u001e\u001cXyvl 0}qpq\u0012\u00182b=\u0011\u001b~&\"\rvq;*1$A(Zq9\f\u001aBu\u00193W\u00182\u001eiנlvX%qu7ĩ\u0018O<<\u00062M\"/f%\u001d\u0016A\"iB`ceX\u0017d8ly\"Y8\u001cBr=\u0005!L[\\PbY8T+\u0005ѬVu\"j\u001a)&lH\u0017̨=\u0003\u0010tIx(n\u001fwN\u0000\u001e\\\u0012a\u0005Ap]\u0017\u0011V.%\\\u001e[ѯumM+hs\u00134!fH è׉Y\f\u0015BߊSMT\u001aq8L/pewa񇇞Y%Q%?[\u000f+Ԥ1}~.\u000b\u001f#d1өà\u0001pvw)2\u001bEmv-\"/A'>0\u0019WK{i[VI$aXxRS@;x,; %\u0006r\rF#gp4:{NTB\fG$>790o#!B-\u0002[\u0019[\u001e;$.bqy\u001fp\u0011z\u0017c*<\r٤$hg$\t\u0003ec\u0001$fwhYE0`g\u0011'Uy4k2~h.kWP}\u001f\u0007[6)\u0004xMn\r&0ܢ8P)o\u0014|\u001dSIiT`\u0003/#tѪpUf\u001e$xv\u0017Jc\u0016ܽ5)\u00057\u0006=w\u0004M5\fstZ=QE0w'j\u001d\u0002q\u001et*luҵA={<\u001aq4,\u0003\td¼r\u0000࿢N=`\ngG\u0010ξ&<<)p\u0001\u0000Yʠԝ(\u0003LRZ\"\u0017R5T0c-E`Hw\u0007\u0015R\u0001oXK}>\u001ed\u000538̅903Rc.RZԑZ旣^b\f\u001e\b\u0012\u0016133V\\\u0017\u0002B\u0015\u0014\nw[\u0000\u00181l(AUwrj҃\nﮗ\u0018\u001c\t&RQ\u0006^UDK(\u0015x\u0006\u0004XDt3W\u0000\u001a*-R\bš1-@Uj&M5ӾXko^\u0016\u001dVN0L\u0013-\u0000ޙan\u001f\u0007#W&{l4\u0005`<\u001b|E\by뺮nȝ{Z\u0007olSL~\\7r\u001b`Ԣ1r\u001b\u0011in\u0012\u0012bE4\"_v)C=}mA\u0010rX[z\u0018w\u001d\b\u0011ElL\u0000=rwXXaE}\u001f|޽bF#kl<]j\u000b\u0019ӁJ#\u0010$t{$s{L@Hd\u001dՊ\u0015Mc\u001e<1yc\u001e\fa\u0017\u0010\u0012K:)X;\u0012UMd:YMiIb}\u001b[\u0017[-27\u0006 7+C&\nF\u0016_V8P2j\u0014i\\:{\rI\"evM\u0011%@\u000e~@x\u001b\u0016ƴa\u0004U[3\\32Z~80j[έZ1\u0000\u001e\u0005赸J\u001e\u001f\u0018Sk2\u0006zgAJ\u0011ܤ\u000es`\u000eZ\u0011q?dV]s\u0017r@\u000b5Rw\u001d-c0d\u001al۹+nG\\@`\u0011\nE_QF\u0013Aɪ\r\u000fd6\u000fl'\tBΡ\u0014Xm*\"kl\u0019Vc1-¸W2Q󈃎O\u0004Uֈ&w1\u000e\u0014\b[☳'R\u001e?\u0003e>\u0002\u001bV%\\\fI7lۙa[J7FlLvyf)/:\u0007K\u001c\fysUCJI\u0011ݠ7:\u0005;.XbM\u001f;dΔL\u0003\u000b FhBڼa5\u0003ڀ 0Tf\u00076&iSKnH\u0015\"#\u0019)\n7'\u001c{\u0018KH'F\t.\u001bU*\r?F\u0003&iP\byTc&Q\u0001\u0017(:|)\u0014jq8B<\u0016:a(3\n\u001e6)F\u0002h)d.h9Rj\u0015%O\byu:\u0004\u001eUC(>\u0001\u0012%\u0000 \u0010HM\u0012`xH/Lɔ$\r-S\u001fB\u0010\u001a\u0017T\u0000\u0010\u001a켡Z#7$_1 u.Z2[-dFl\u0002݋\u0007dp\\\u0012J8Px)\u0003W\u001e\u0001@\bSЕ¤6\u0019c\u0010t>i\u000f`\nc\u0019I؀\tFb@tRe$-É]F\u0005\u0011<\u001e`\u0005\u0006\u0015yP\"_B%\u0000u/Ylo_1zL1yl'\u001d\u0005^.k8\u0018\u00053X*\u0010*\n%=[\u0011WË>\u0014!\u0000J\tBF+pŸ\u0014PTg\u0018cޒ\u0013\u0017'EFv}\u0001M&P9zb5lZ\r؉IV\u001fU{b\u000fv.W9'RrZIDž\u0014\u001bb2AI.\u0010F҃L=ס˸Péc\n\u001dR\u000f.T\u0011\f\u0018\u0019lM34\u00019,9e0\u0005`maA\u0002@%|\u0019dSTШ'$U\u0014Y\\%Ֆ\u0000\u001as0Ze{,}m*\u0015Jd\u0014A2^L\u001esS\u0012<\u000eRzyP\ne4C\u0010Ӣ\u0003\u0006(5_|Jf+ք6F$ζ1S\u00191l8%[./N؜\u000eaURk{ڲˀe6N(\r\u0016)0!=\u0014\u0004I\u0006;l#f34B+\u0006\u0014C\u0018\u001b\u000e&Q@Rp\u0012\u0018e\u00171R`o#&\"\u00170\u0018\u00199bNrߌ1S4\u0001u\"p``\u0006TR\"&i7ktj\u0018f<1yc\u001e9qN{Ѣ4rc\u0003gT&ۦ>\"ut\u001a9H\u0012\r\u0012B\u0005%`us_|D\u0012Vɤ\"F\u0015\u001dK3},M\n9uj8$ޛ+\u0016w\u00131H,0dm0,K+Б\u001121,\"{\b\u001a 6I㸰>Yj@\u0010\u000bd\u0017 \u000fT HI6AP!\u0005\u000b2P\u001eeHӖj\u0005<\u0016nTLS\r\u000b\u0006*FZf4\u000b\b\b\b![!S \n봈\f%6D)7L\u0012\u00062\t\u0017%#(\u001c0\u0005b\t\tY\u0015o6\u00142T)d\u001c\u0015T,T\u0010h\u0013\r\u0002\u0019\nlWc&c1˄\u001ecVY쁬oZ\u00150+\n/\u0005ON_e\u001bL\u0004gCq@OX\u0000#\u0019\u0006\u000eDJY&c\t)f>\u0010\u0013ChEZ\u0010\u00163\t\u0019:\u001bŌ¬cV\u0014)\u0002%/\u0018Ύ,#wJL!&\r&B.\u0006`e\n0\u0013*a\u00141\r05Q\u000ef!\u000ef\u00023!\u0005fh\u0019Ac냂Y뒅▗\u000fz\u000e|6,\u0000\bl\u0007R7\u0012\t|J3\u0000{cڼ\n\u0010Ӆ\u0004*i2\u000f\u0016\t_F\u0017_6/SydXO2\u0007'\u0000 .$2X$P+D\u0012ن'lsL)]a\u001d3][Gr\u0017|u\bz4x7iHa\f*e\u001cYzDxYdzYhxPezE3˺2K#\b.\u0001A].[F\u00102iᑽi\u0002,،\u0011^'t|\u001fE\u000bsQ\te\n.P Ph\"t2\u001d2\u0007K2ϓt]&uIĺ\u0010\u001dD\u0003eU2\u001e.L;h[Mu\u0019|ֆTnUg,\u001b!Y\nA_4\u0015BuR\u0018\bh#2i\u0018\u0002f0[C\u0006\u001e\u000blP8.>s1^ɍ\u0018/g\u001etY2U|\u0006\u0019|VX|,\u0015P%g9k\u000f>YG}I1>{ÄXٚ2c\u0018\n\u000f\u001cV\b~m3oڽɕ\u00168\u0006=\u000e\u001dJ\u00190M:\u00190)aD*qbqYLq\u0010}EB8\u0003y\u0006>kH\u0004>\u0013쬀ҩv>렝4f\u0005mm]2m\rsS\tSQaRCWS\txo\u00061?qR-\u001d\u0002T\f^9ત\u0013P\u0002y\u0004\u0019G\u0014C1\\0Fp\neleAJe\u001a2rmshc/Ჷ$2\u00153\n綎\u0004U0\u0007\u0016WKX#uT2\u0001%sa(f1z\u0019\u0013]P}\u0003B\u0006Ɣ\r&HT9=敩-\u000b%]&\u001d\u00118~k䲏`2\rpb\u0017l\\3.C\u0019\u000e\u0019uZŢAe@, jlKVc9`c*j(ut-\bxl\ny._lо\u0012<\u0007$+\u001f\u001a\u0004o\u001c\u0004VX{e\u0014s2\u0001eeg<\u0000]\u0016yL{,pz쥫\u001aYJ&Y\bz\u00176Z\u00065(\u0006N~SG65m`\u0012\u001au\u001cxk>\u001b t`&S\u001bc{`\u0005r<(\u0016\u0004\u0014\u0014E\u0000:,b\u0010ŏ-q–AT-+\u0011-c-Fi:\u0019*u\u001766\u001ak$6\u0012\u001dۭV\u001bZm\u001e=\u001c%ñ\u001c(a.(J`fFj\u0001\u0010=UքU/=`\u001c{:!vSQz0^\u001e\u0001\u0002HJ0\t¹5}v2ѧ\u0013@\u0016N\u0000`E,z7\u001a]\u001b\u0012$6b7n\fO42\u001c妸8ϋ\u0012M\u0012^P&;a5:\u0015\u0012\u0012=\u001aT{|FxF\b5&w#Ҍ*\u0001\r\u0006HTL@{\u0006\u0000\"%6\u0005x\u001aڔ\u0001\"!6{\u00107\nD7]mZ]m\"\u001f&\u001dKX@\u000bx\b\u0002^5\u0010.\u001d/]lFnE\u001bNB\u0014m\u0005!o}[\u0001ଅ/\u0003\u0010jV\u001f\u0011#ifij,=F'Xa\u000e!{x?\u0005Ԃ\u001bc!8\u0010\u000b\u000e\u0011\u0007\u0011x\u000fVOBVa&_YIl.\u001d\u0019p:.:Ve\u0014=SBAS\u0007yl\u0001/\u0015\u000f5%q\u001e\u0016\u0007h\u0007v\u0016\u0001\u0011f*#\u0018߮KRap\u0006,\t2GY\"~ʸ\u0014\u0005-\u0000g\u0017g'r.&E\u001d)u\u0010u\u001eð\u001ap::\u0012\n=ZRʇ\u0001yN}>zA>gP,ˁ#)\u0005)\u0005\u0000YswBM 1H`a(\u0015\"x(D\u0019%\u001b\u0017\u0011ha\u0002..e>|Sj\u0004*\r(uI@\u0017SA\n@ZqAH8\u0006$VCPmj\u0018\u0004xA\u001d\u000b\")\u0000T\u0002aDLTz u\\DJ\u000f(b0vzI\u0018Q\rL;ֺ4mhD%\f'\u001f˲vXJЭdJщ3n\u000e{'@\t4ƶ@Ŷ\u0000ԂmG\u0006\u001eQtPs(z9!\u0019!3pj `\u0003\u000b\\\u0011\u0007Q.\u0019\u001f\u000eDOU(/+\f\u0014K9'J,%aˬf)՘5\u0000\tL\bMU\n$8’Mp[-TQY\u0011\u0019\"\f \n6mL\u0017\b.H\u0004.BL\u0017\u001e^h>DѭhzX\f\u0002\u0004B\u001a_:OR)O ySd|\u000e\rJ6PFH\u000b\u0011/\u001d\u001ey\u000e$\u0007g\u000bH\u0003CLNx蝏\u0015A\u0001q\u0000\u0012{8\u001fUM8\u0006imNcD\u001dt6sHP#\t)%pȣ2t\u001a/wDl\u001d\u0007${V́'1Wu_3~\u00032B\f!\t3!;]\u001c\u001c\u0018\u0002NjܤIS\u0002%.U$\r<4\u0005Ib0 *\u001e\u001be![C6C\u0016\u000bl4h\u0011\u0019~o\u0010f\"2%1\u0016\u000b\u001a\u001a\f\u001dm\u00132\"d\u0018ӡ\u0011G9e\u000eBHi/d\tE1d\u0010\b\u0016k\u0006VsѠ\u0013\u001b+\nA ,TAư`\u0004Y\u0007\u0012\t2\r28\u0002\u000eI0\b\u000f \u00037 \u0018 +b7N(JA\u0011\rOA\u0003\u0004\u0016+4<\t}\r\u00182c2(e6\tpʬeօ2cٮ2\u001bwyJ2\u00194\u00183ˏ\"M\u0018\r[\u001fnl@B\u0001\u0007w\"\u0017/\u001cП\u0015\u001e6f`0f#\f:f-\u0019ǎYjƌՒck\u0019̽\u001fcfytcx݁@f\f\u0004c$3]}\u0001X,n\fEN\u0018ذFiǘ5\u0004\u000e<\u0014Q\u0016\rT4U\"fy\u00153\n\u0016\u0001i\u001d\u0019ɯĬ\u0013Mdlbxi1K\u001cR1\u001361\u001350XP\u0000\u00138-(\u0004\u0006b\u0018Jiq+~\u0011\u0001\u0004Ut\u0004e\u0002\u0003]\u00023-:Y \u001cd!D\t!VE݉EHQ&0kk\u001dP0+W/B\u0004\n8\u0019\u0000>\u00130k(\u001c!\n/;}{2哑Ȏ.7СT\u0006BM7N\u0000b6ɬ\u000ft%y'*\u0002\u0004\u00154\u000f\nЗNԗi.1:\u001e̺\u0013\u0007f'\bf\u001d\u000034\u001e\u0002!\u0002\u0002\u0000!q\u0000.\n/KyǗF㗅▗ᕏنݬ%@#vrqdy2D\u0014\b+B\u001fB/\u00132\u0015%=&MҴ\f\u0010\\apO\u001f@\"/{\u0001t/;˗mFee\u0016Pe\fGe\u0003\u0000B\u000fe[tyj2THe\u001e\u001b\u0011/\u00035\u0014^\u0001?/LHV'\u000e\f\u0013B\u0018\u00069\u0017lZ\u001d!*\u0000D\u0018_/Ev`62K\tgح\u000e\u0013ecdQ{\feK;%\r\u0006%}'~Y}&by|v\u001eo3fh:$\u0013@w\u0003ۀ`\u001d!xQ\u0007jϲ\u0002@VES:\u001fFV1˗\r\u0005`\u0015\u0006\u001c`\fޢy}3\"ೈ\\H\u0014gR\fm\b|fLk`t|\u0006;ٲh:6kkCp\u0013|Z\u001fw\u0001ɏ08\u0007\u0004X-6^#,gख\u0015Je/Ah2PBF7HQp\u0019%śzlE\\j\\F#r.tB\\\u000eB\\F\u001c. ?<*:Cm$T\u0013\"Gsj[$\u001f\u0014Pqz\u0015Q\nxqB\u0005~rſ9buV-\u001a\u0016S: j-c*p6Jӂ!J\u0004\\{L.I\t.k\t.\u0013/\u000e.KtՊ\u0017&E5\u001e+\u0011\u0002BrnLGV\u000f\u0000F\n\b\u000e\u001ch[_\"\u001c\n\u0010h\u0013@eH\u0011Ry\u001dr-UOf\u00078V.\u0000,[Ý\u0001Q8yӬeq\b\u0000&_\u001e\n!\u0007T8*!f8TSW\u0016F,=ET#Eyev)Ԭ-bz\u0019\u0004xdu;:|\u0006\u001e%Z\u001f\u0002[_2e!0]G\u0002^\u000b֒5\u001d(Ǐ-\u0000P^a\nβ%Q$Pty7\u0016\u0010@-pBc3gR25`m{\u0015o\u001b\u0003@E擵\rF^D\u001cC\u001dxbs^'m\u001f.`Q#\u001fu\u0000\fxmQ6/MӀ\b\u0007\u0007T\u001e\r\u0003+\u0016jB+F\u001d8\u00068JLgn=*a0%\u001e\u001ec (\u0007>cM)ތ\u0003oy\u0019\u00060ɰ\u00137fuWv\u0017\u00035\\#*\u000b\u001b\u0005ڐJw\u0013m\u001cw\u0007k\f\u0003ҙY\u000b=6;#ďN\t\u000bqBD\u000e\u0001fFaIR\bz\u0005{!j8+\"p\"\u0014\u0000\u001a\u0001\u00101\u0002Et$\";\u0018`,t\u001d:T\\#\u001c=\u0010wpGF\u000eh\u001e\u0010U\bO\"\u0012 W\u0018\u0001\u0010]3\u0000\rA\u0004: \u000ep\u0004HSh\u0016,\t\n\u001fc$\u0019\u00142U3zSF\u00013P i\\\tB\u0010\u00104y\u0012}\u001f}\u0018|:R\u0001z&\u001at\u0016F8\u0015Fx:B\u0000~\bN1ͣj\u001d&D%\b\u0018\r8 BtT#⎸\u001a oM\u001eW_IgCw\u00189\u00122M:\u000fV\u0018C\u0000\u0010)\u0003\u0000 \u0013\u001eE)*\u0015%\u001eCp:\u001a~.\u0000\u001aGu\t?^f\nѶ\u0017\u001a1s-qK\u0001\u0002%U\u0005\u0002\b0vގ\u0019\u00005D\u0011?\u001f4q\u00129XrT\u001aJMhYI1A\u001cb\u00162C\u0010PD@I\u0001\u0019V\bv\u00152:\b_9\u0007@\u0007E\u001fP33i*=P*=@t=\u0016Rz`A遰;\t㊍c6:\u001c%cIdR\u0000rX\u0000KBs\u0013\u0013\u00002f\u000b;~H@\u0004&3\u0005\rH(%\u001d,^=\u0018Ѥ0\"5\u0018\u0004\u0013\b\u0002\u0010t\f*xlPaCDxnE\u0015\u0018iH\u0014!,!*80(\u0018\u0018˿c\tñD$\"R[|dBӃiLLxMw\u0002H~B\u0004,ۂ\u0006\u001e\u001bL\f`D3 L\u0005(Cי\u001dJ;wz\u0005΂W\u0002j\u000f\n`(אʨ\b\u0007\nG\u001d\u0000\"\u00012щ \"\u001cB\u0004\u001fNIeɸTAm\u000b\b\r\u0016\u0002\u001d[B8 -ۀT$\u0001@\t\u00075\b\b(AbgB\u001b2}\u000bUH`XT&\u0001u\u0003a\u0011\u000e\u001ec\u001a+3\u0011\u0015\"LBR\tKB_yљj(<\nf\u001aQ5\u0014\u0004\"ld-X\u0005:ȅƕ\u000bڣ\u000b7ʅUb\u0015\u0016`\b*c7\u001btH=tDlJ\r\u0015~:$Ī\u0001\b$,’\\4y\u0002\u001e&g\"w@\u00148Vt\u0000cx,B\u0013'3)\u000fA: \u0003M/\u0007J\fNBpX\u0012\u0015a\u0000}H\b&!Bz\"x\u0014bT\u0004\u001dmbS\u000b\u0011Z.xLt\u00108\f&\u0010\u0003E̐D\u0002Ŏ|?$\nL%Y~ISJGeJI\rPx+ux+\u001a4Vt5{/)XM{[LH\u0016h\u0019(@\"\tkGFе#\u001fݴI L%fBK2\rD'gܗTl\n4!\u0017oE\u0015]\u0003\u000bEC\u0016=YRzbŒ.\b)).9\u001c@50*z+Rvh)0hDVtS̈ *aV\u0002akC>7\"\u00019ފ(!d\t\bf%]Η\u0019\u0012j\u0016\u000b\u0012 d-\u0012{\ru>e~6{\u000b\\\t7Y\u000e5x)zz!\n\tN\u0017\u001fPYr\u0013Y7p9\u001b4fW0,NK7j\u0007C[5[f\u000bٍM!SQz\u0006\fc\u0005T\"\n^dǚ\u0002\u0007>pj\u0010,k#\u0018\u0019\u0012\u001c[-\u0019:\u0019liM ծY<\u0016y\u0006țGnw:\u0013 $;6ĞZ\u000f6v㱲=\u0001\u000f\u000eMsۓs2\u0014\u0000F\u000f\bu%N%Q\u00028!U\f=P9&=vR'2\u0010պw\u0016O7t@\u0010ho; `AAn\bō{g\u001eS޲(Iv\u0012H]]\"\u001a\n\u0003Or|vV\u0018KUV$a\u0000\u0002K2R?\rKs|9duV\u000eb\u0001i\u0015\u0014R\u0012\u0015Oy\f\u0001cW\t_Ņ3$OYTᣐm\u0018B`BBv\u0002CӢ\n%C\u00152:\u0017\u0001`m1%svs\u0004\u000e@E z\u0005VĚY\\\u0012d \u0013I6\u00068v\u0019\u001dd\u001e$le\f\r|h\u0006?\u0012k\"r:H<\u0005Ȣ!X-C\u0004HNF!Hl\f\u0005\u0017Q\u0006+\u0016Sf3\u000eك\u0013Ge6b\f=3s\u0004L3383af*43.3\u000f*Rf\u001e)*[d6,N&T\u0007ݡ\u0013\u001cw؀\u000f\u0014E\u0000cs\u0014LeZPf\u0010\u00001\u0003 Aci2̐Ƭ[92[y#8\u00012c\fyYdЍ\u0019\u0001A\u000f\fҀh\u00115t:\"QW#\u0001D\u0007|\u000b0$f\u0017\r%ff\u0003,\u0015\u0019\u0002B#\u001aF \u0013@F&,S\u00042\u000b\fd\u000e[\u0017\u00163i\u0011?\u00011\u0003aVu\u000e\u0019cy,\u0012pۇ.t\u001e㾩y\u0013\u0017{\u0006E8\f\u0016\u0001:.QCNyDr\tP}dw,\u0002ÜL_Ƹ,\\af[a怴,}c{\u0019̋\u001f2\t\ff+\n\u0001TX\u0011c?B՗e-x\u0002zJciKӀ0\u0002\u0007o\tK\u000f\u001eS\u000b0{\n0-\b\nf*#\u00063C\\ƢԠfUC`\u0016\tC`\u0010lpY@@\u0001Oc\u0016\n\f\u0000\u0015Q}Y|L\"k5lmqJThz-\r\u0000d\u00137K`\u000f\u0014\u0010\u0019\u0000\rWR*\u0006\"2[ׄew~e2\u00012\u0000P\u0004R8B\tsĔj\u0002,H5u-=֕\u0013`\\qj\u0001‡$N~FC#\u0019E>\u001b\u0001|.R>c(}Rg433,GfXby\u00040l]#d̾\u0011v\u0016T[#XhtB\u0000+Ė'\u0011E\u0015\"8*0iwwdԈ0c\u0001i~JDv\tYf\u001cR~!,C1U4\u0013hPDPDP\"~Tz\u0006,V \u0000hM@\f\u0007\u0011!)\u0013\u0005-\u0018\u0003Ga(*ˌ+\u0007\u0007\u0011`3\"y3\".8\u0001\u001dV\u0016q\u0013rO~\u0014\b\u001a*@\u001e(DBD\u00009)fy S$p\u0012/\u0000\u0012 {o<Х$\u0011p\u0012\u001a5LY.&'F\u001bR\u001eK9R\u001cF)<19$ոͨt\u0019P\u001fo;7K0\u0000L!A~\u001ccgD+\u000eÀ.i4#m?|ʴ\u001c,Q=e!0*d\u0005Y\r5\u000eds\nL \u0012!3IC1\u00168\"4 X\u0013DvwXD\u0006w \"X:\n\u001ehs:\rmPAm#E(^T\n\tbB\u0016bBIP{!\u00162r\u0004\u0016F\u001b\u0007C ޻؊jϝ\u0000|D<\u001dNJ\fF\u00121V *챻\f\u001c9\u0004\u0007,\u0007\u0019Ep\u000f3\u0002uq$s\u001e(\u001cif\u001cU\u0015\u001cǘ= GH2Q\u0007(Ġ}t\u0014tffhf.M03!P\u000b3\u0003$fv3V3coЀlf\u001c6F>]f\u001bND\u0005p\u0015гǦH\u001a|\u0000x\u0003f\u0002\u0014\u001cG\b\u001bѥ9xKFf\tHf\u0013If)\u000f!3MAfBf\u0011&3Nz,\u0004\u0019\u001d1YYcƆ\b=$,\u000f&\u0005ta\u000b$aN[\f\u0002cb*^a8T:K0<\u0012\u0000\u0002h>c*zU\u001e5ƺO!\u0018mE|L\u0013FmɈ\u001b\thOC\u0011|`\u0003T17\\>N6 O\u0012#B*L&WI\"`\u0014Ufd׈\u0013*5F\u0004\u000ekkVT慌<9=u|&-\\Μ7gļ\u0018L1H!AGࢇ`P\u0014xܻrH0\u0014+)\u0015\u0014|)6l_x‰3%cRi\u001fYH;h+J\u0019xguB}AؖeË5KR& ,G\u001a*\\\u0014:+HAjJ.^\u0002ߣ\u0001\bLɘ7\u0006,76\u000e72E\u001f\u0011\u001c_s!*l\u000eƫZ\u001cY\r|\u001e\tSuJ\boVHK\u0004\u0003\u000b\u0017%1hJ@\f\u0019\\TN\u00106ډ\u0012)J\tZ\u000b\u001aȼ_\u000f\u0010T\u0006\u000fG!\u0003\u000e17\u0014ae(ƺ\\Tgt4m\u0007i20*]\u00133[ɠ\u0013$\u00046DD\fl 0~{\u0013g;H\u000b,DĽvrY\u0007\u0013d\u0003\u0013m\u00034~b\u0013l4\u0006y\u001eȺ\u0005\u0012\\dd{{W2\u0016\u0016\u001b\u001f\b\u000f@B\u0004>N\t\u0016\u0018o\\2pQr\n\u0014'V'\u001e#dVrȴpA\u0017$H]Ii>Z_:,4\u0002_H֢rڠQ\u0002\u0014kB)7v\u001c?N\u00133ԭ+\u001bUWˏ\u001aB.ď3X\u0003c!R\"\t\u0002+Qa\u0004\f\u001eu߳\u0018\u0018p0g\u0016X\u001d,f0\u0011W ⻑܈np\u0012`\u0001VP<#o\u0013K\u0002B%r&5a#H@=F\u0015\u0018\u0002\u0006\u0018\u001c9x;\u0017\u0004Ҹ v\u0019H\u000fi\\H\fˎ2\u0002;\u0000>:\u0007ܮ9Ys{ıh摨f,о\u0002%L\u0014\u0019n\u0012-^ר&˿\u0011%W[@\u001f\rͷ1Ճ\u0005\tՓCƪN\u0004ŅPQ^XQ\u0005\u0011ko\u0006g\u0014iy\u001eN\u0006MLL7\bTEGtd2NIV[I2f򃷄:5~b\u0018?Ⰻ%\n\u0010{L^y\u001fI߅_Ɔ@\u0010q$xeʊSn\u000b-P>u.DM-j\\eo2\u0011Z\u0001c'5\u0019BaR۩\u001a\u001e\u0005;j\u0002/f^W\u0001)\u000f,~\u0015\u0004~\u000f@\u0002r*\u0006PCÍ\u0006A\u001d CFZ\u0002F\f;q7u<(8bܠ\u000b=mK)\")Q)PDfq\u001eŎ7:=\u0016O\f_/\u0006W*md{FNG#V\u0013\u0011C\r\n\u0017qUX\b\u0014\u0019G\u0012CPZp~ jG<Ұ\u0015XF 7o3\u001b\u0003q\u0014\u000bG\u000fa\b\u0003~_\u0006DL74Q\b10}P\u001dk4كK{NEX)C_\u0004p\u0010\u0013+1ʰ\u0007\u0000_A\u001c\u0019;Z\u0012A_\u001cz\u0001\u0012(ӹ1\u0000^1\u0012\u0019\u000fh%Fy\u0017LWK\u0004G+\u0012K5xJI)\u0017jZv\u001dC*_AW__\u0005J\u001bH\u0019_oӡaO\u0002Зٮfs9υ#FLC+\u001e{+W\u0012\u0013+\u0001R`!ҵJ|\u0007Mvo8W\u0014R\u0011(\u001f\u0004a\u001d~Ӏ|q\u0007~]Xʳ&\u000ek\"}nZ\"ѣ\u0012J\u00049ZVH\n\u0015p\u00154E\u0002ع,}#\u0017oqGi\u0010}V~\u001fu\u000f\u00148\u0010\u0006\u0011b\n5QK4klV#\u0005r;Y(\u0003V1S\t(T\u0010*]\u001e\u0013|\u001fp\u00178=/\u000e~.ZϩK\\/\u0014C~\n}s|a*|0+.{#!}\u001cߟQfus\u000e\u0001\n\u0002\b$\b/\u0018\u0011p7 J]8X}y~\ny\u001fQxhK\fOՕϊS~wx\u001f\\?7ﻉ\u001f\u0016\u0014S\by%ax\bx\fp=\u001d\u0014#ӒH $\u0002\u0013\u0005]*\u001d\u0010gH@\u00171cԒtQ)^9<6Jr2\u001d\u0012b\u0014Ғ%p@\u0004\u0005@d&p\\02$D#''ķ\u0005-svTS\u000eq\u0010F4/f\u0006\u0017*\u0007Ιr\u000b\u001c\r4HXJq\u0013eĸ)N\u0000\b\u0010\n.\u0001qxg!vجBhKDX.i@ۂD\u001b3\nG\u001a]/ߊIsL\u001a,<\f2\nO\u001dDvUk\u0010K05̄(\u0013\u0002H_Cx\r\u000eU\"P(LB mU\f~6h[h\rE3\tvN\u0010H'\rV\f\u001e(r&snK \u0001N\u0006Tֲ1Nlⅲ\n\u0003|6\u00182\u00137\u0018P'\u001a\u001b6\u0010Тm\\\u0005\u0012\u0007\u0013\u0005)B4-,dR\rҒ\u0014xԎtA\u0018\t^\u001d(e 3\u0005a\u0005QBδp۵QyM\"P/\u00060\u001d\u0002fL\"~ J*:BܓРlQ}V GhSf\u0000\fA=⨒?>JJ)x+[0&`=F\"C\u0006Jx\\^\u001b|B3\u0004_B\u0017:0\u00145\u00140hFI\u0014F\u0006(qf9*:\u0014\u0005n\u0000\u000bDB)'0p\fV\u0003Y\u0007\tiɩ*,s\u0017buؖ%3!F\"z3#Х6*24r84%\u0004!P*%\u000eys\u0001\u001c\u0000EBm\nD)>\u0017C+\\h\u0001]ƿ/j3Bɇ`IRjY@\u000fI͐8\u00042\u0001ӊ)\u0006(\u001a\u0004MSrg4-jBJ\u001b\u0014$S+0襻Z\nQ\u0015NQ\u001a< \u0005\u00015\u0010?{\u0006}~26Ph^Nt\u0006c\u0001\u0007fN\u0013g0\u0005q~#ݑ\\\u001ehfCmXI\u0000#2O\u001d%^\u0006j[\"D~q\"\u0003`Cr /r\u0017JO?59Y2(\\\u000fc\u0006\u001c{l^9sF.\\s\fu\u0003])\u0019\u0013\u0010%siX\u0016\u0016s*\u0000x*PZթ\u0016k\u0017\u0011䘐_E\u0000oR\u0001O\u0019rlYtXx^&}H\u0001N8\u001d@ӠM2(_#\u0011H2$#Tj\u0018\u0010\n\u0001`{WeS4C=\u001a\u00065~G\u001fAe\n\u001fw\u000fj=R'\u001fN*\u001e\u0013\tKjVשn2\nK>ǚMיCƋ_n>\u0006d5\u0010\u0019+B\u0007%LH*MVc9K%BG/\u0019\u000b#1*\u001dv\u0010CnCS<\u0002\u0015džPN\u0004:jCYT\u0004\u0015?> ў\t\u001d(̪qb8mӸ.$~\t%q\u0011\t\u000fŏ)\u001f\u0015@=V;\u001a\u0018^glۣQ>PHSS+y(Z7DP\u0011Asꃢ\u001aGʁ\u0014\rc2P\t*nb%$\u0003+NՋ[\n\u0017x\u0019\u0017͂K(O\u000b\"Ʌ?O+\f\u0018TS+\u000b៕TD\u0004WKX9|PR=ĥ\\]HYH:\u00159زZ\u00000xlTčW(4t9\u0011\u001dc)DK\u001d\u001fb\u000b\b\tt!\u0010C\u001e\n\u0011\u0002Fd\u0013k$QN\rXŠNy\f\u0006![\u0019[\bQ\u0011\u0016#Ī\u0002\u000b4\u0019\u00064a\\:\u0004w\u001b҅E\u001fgq=%!Ӈj\u001f\u0012s\r~Zc6*oo\u0010N't\u0000LN\u0010\u0006gɍ\u0005/\u0001\u0004G\u0004ꯧ`PB$\u001e\u0015RX<\u0016x\u001972h\u001aR\tis\u0006jvWd{\u000e\u0019~\u0010w_BY\u000f\u0002\u000f!<{G!F\tt2\\^c\u0016UR*Q\u0016F\u0005I\u00104Fbn\u0014\u00072H9\t%܂H\u00181%QA$j>h\b3tIYS\u001ex\u0016&,4@\u0011|X\u0005&}\r\re\u001eDx\u0005A\bD\u0015H\u0013xd\f~pw\u0004\u0003z5aH\u000e\u000bD *AQB&nLR\u0016fZ\u001bk!p;(\u0015\u001cJ5:y]D5\u0001y\u0010Ss\u001d\u001bo\u0005ta*#\b\u0014a\f2\\uK[XD,\u001eː9\"\u000bDMٺdj\u0005*\u0004\r%\f\u0002.\u001dfGe5\u0011,aɿ6R]\u0005~\u0003cWq3g$\u0010NX^r\u0001˃3W\u00171\u00071)yI0kF.=ΓJNOE>\\;ӎ\u0012yʿq$\u001f\u00010_\u0010/\u000f@\u0007''O͗;)E2\u0019u3l/,ӎW\u0017\u001aM\u001c\u0003Z(\u001dɾ}Z6'ԓ[\u0000#`O\u000fզ:Qb4s\u0010kC\u0001\u000b\u001f[z@c\u0001k^\u001e\u0000ހ&H@*\u000e\u0005֍D\bQeՈ{t*1G3\u000eED/M\u0014gOkRL(-!\u0007L>~\n|\u0003?pƁR\u0011/741M\u0000˜jhӶn>h\u0006ijHn\u001eM\u0016\u0007\u0002^F\u0010趏֗E/A\u0011t#(U2ƪC\u0010=geo_q\u0004L&dkjlnh2ua\u0011rZdwH)kUa\tc#\u000f5=e2\u001a'N/E\u001azJdY+qb\u0013\nu\u0004\"rV^\u0007Mzi\u001b65Sy\u0006KKrY\u001c+<<\u001f\b3q$cEcyi\fbP5̋\u00058oqW\u0018Cuό^(\u0005rBU~\u0011\u0014\u0015J\u00168\u0005}yH\u0001\u0010\u0006FL~jF\tV\u001c#\u0015\u0004\u001f! \u001d\"@}E\bV\\02\u001bQ#,\t]h\u001bBNU鴚\u0003Kz:\u001ak\"\u0010_y?ᜥF\"h\u0010 \u001b:W\u001c\u001eH.(耴TW\u0016\f \nȈ)#PF>,-E/\u001bUu:[@\u00134‰BX\u001cs۠󙘿\"^_b\u000eX\\ˠ-d\u0005x<\u0002\u0010h6Ƞ\u0010R\u0001\u0011q%OW\u0013\u000e\u0013?\b\u0014\r\u0002V~J\u000f/*D\u001cxL\u0004\"i+=\u0013fQ7TxM\"e:\u0006G?)[=8\"}n]GLﱙy\u001e\u001cMx?\u000eD\u001c\u0016\u0011ò0\u0014+pV\u0012&'f\nPaLjV\u0001F\u0013ޯBzV,\na\rVa\u000bvXߣp\u000f7t\"\u0002MY\u0015\u0011EH\\\u0010[X\\;y\\.\u0002\u001aLVб\u0012(\u0003s6*2ۑ,m0wMczm\nE?Bi>*\u0002\t>\u00120j\u001f|\u0001\u0006*\u001d\u0017K;9\u0007X\u0011mP\u0018U(\u0007T(\u0007\"9\u0005\u001e\u0013pxu\u001dEt=x\feَAp\u0011Bc,)K\u0011•pP\u000f\u001071n[V%,\bcƱ,R\u0005 jB\u0010%J\\jC\u000b\u001aA.\u0018\u000bPWb)br\u001b\"\u0014\u000f$.ӘQ!\u001bl\u0013~E\u001bR+\u000bt55_\u000eE}3\n\"!%\u000b\\_6\u0014t.^baW\u0002\u0002H\u0014N+.\u001esqJ.\u0007\n.x\u00108\f/\u00122\u001f$2͔!lQc\r\u000f\u0011S~r!\tvI~Te\u0018\u0018K`8\u001a\u0002\u0003qUņ\u0012\u0012yeLp{\u001eu\u0016ỡ+\u0000Ȕ\u001dQB?&Vc7&-F\u001aGcy\u00162}7U#ZY~A,! !Ť!=àĻuwX=&svќduSǀD'\u0006\u0006G=6\u000e^\u001fi\u0005\u001cPvHB!*LnC\u001e!׭\u0012dj\u0006\u000b%`^*\u0013?\u0001p9!$䷄Vs\u001fZlZV.\u0006\u001asI#\u001dJ_=ջHwB(džM. 鑦ԼH\u001e=2]ڕ\u0000Χ:@\u0012YG\u0015W\\7\tM\u0005+05jc/5je\u000f`j8Q;s\u001fpJ\u0015wJhhɤy\fuo2+jF IH2˘XyB *j%Z-\u0018S~\u001bѕߒb_?\u0015\u0016l\u0014d\tkȅ5ʇҗ\u001c%\u0019ܙ\u0002>b΋eW\u0016;u u^\u0001\u0003\u0015Inuc$PXD!/Q%\\ڰ\\i\bN俌\u00167`\u0001=F(h׿`{Lc/4x7\fx>\u0000pg5'2.Q\u0012@)|S:<%aVj{\\9n\u001dXʼn\"x!\u0018d2O7\u0000Ղ\u001dMȯޯ\u0017*M\"HIF@PĝRsu…e\u0002q5\u001e;u3wAeM,m\u0002\u001fO[$ZT Pc8\u0011\u0014$tB\u0005JyC\\\u0015\bgo}\u0007=\u0013\t_1\u0019'A\u00154\u000e܀Rq\u0016\u0015<\u0002Rz5\u0007[7g4\u0018\tn;\u001e\u0013}\u0007\u0015#.0p;?bk2M\u0006J\nD͜տK(\b5C o^H\u0000ƟA{̳Q\u001a\u000e\u001b\\\u0003/\u0000qL jl4\b&)1V\u001e\u0003\u0015Kv^u\u0003\u0019$؄\u001c\u0011uL%<4sz<^Gt\u0019\u0014y1IB2jD\u00184\u001c/5\u0019F$\u00155za\u0000Z\u0017)ߍ\u0017\u001eO>~H#5ׂ2~\u0018\tG\u0004 \u001dj:\u001a~vy]k'[oRA9?\r_N\u0017\u0004vU\u0011\u0017{XC\u0014!\f'\u0004ݱI\u0001yF\u0017\u0005\u000b0b\\c&<%<_\u001a/\u001e]mF*yZ',\\;wP\u001cNIkz\u000f&Ul&'G\u00151\u00048M\u001a\u0015G737udJ\u00059)F\u001e\u001a)JC\u0003)\u0005~R\n0~R*3\u0014{L<᳒\u0010{O$ըP\u001e\u0006\u000e\u001a\u0014\u001c\u0014ڠ\u0010~C !{DC\u001drP\u001ag\u0018#\t&aH$I࣓\"ev:6d.S}|\u0002_P\u0017ݍ7]/<19\\#\t;\u0010j\u0005zJ)\u000eB\u001dG&Җ{29G\u00043F\"8hnV3P(Uj\u0018p\u0011u̇>^\\Նn'\u0017\t\b|v\t\u0012Ɵw\foX\b_\u0007Eks: T\u0012A@!TDYI`I6Ox\t<\u0016\u0006?](T/ж8\u0005>J0$ZUŖm5ںCyy7\u0003GOJ@\n^2] U3\u0004^\u001aR)\u001d!Ȩ6dD\tU|\u0003a)nu$ndd0\tW\u0004\u0001\u000bht;oF%Ź\u0019\fpsQ\u0010\u0018\u0012hSu{\f*\u0012#D\u0015\b4/%Ts\u0018\"`6\u0010\bl܆\neD\u001c6CN!i\f'\u0014I 7|\\2򟩷6\u0007\u0001Z@ RE\u0017Kh43nq\u0004Ҋ\\\u001a\u001e\u000e\u001aw\u001aa\u0010q1\u00040e`T\tJ\r\u0012_c2y[Ba##\u0000dQW\u00014Y1\u001a\u00169.Z/ Hb\tT\u0013\u000b̘\u001a\u0018[0`[f`Uʡ,\u001a\n-H\u0003^\u0012(\u0000%p_s#fE\u000bq?\u0017GV.\u0003h\u0010\u0011+R{\u0003O8\u0018Z3a`nPa\u0016q/2\u0006\u000e3\u0000\u000529\f1@5s[\"k\u0012u .\u0016d8\u0001J7\u0018#,A\b\b5\"i\u0015\\8\u0012ӆ/ؗ\u001f\u0016 ʟ|r`\fwFu~&K\u0007K5\u0001\u0018x2W\b\n2\u000f6>8M\u001e\u000b\u000e\u0013N$B`ȇʞzF\b-Q*\u001f$ !,_|?Bx\n\u0012>\u001dPvA\u0000dOm}zi]_*D\u0014>')a(\u00142ۛ&qUT\u001cvxhu\"Q\u0006~ld-\u001e3 ِc\u0006ɇU\u0005ZfQeN\u0016m_\u000f)gH7\u001f8\u0019=\n\u0014:OwL&_\u0001PeѢK\u0000@ֵD)z\u000eHW%_hhT\u0006\u00159=;iT٭BpA1\u000bSbR\u001fQ\u0011ܣ\nE\u001dt\u0000H%\u0011\u0016\t!y\u0010G\u001e[ly\"ַP~[\u001d\u0003?M~U9=>\u000fZ\u001b\u0001u\tS7\u000fi+\u0005\b|\bBcoQ5ݤY@o\u0006\fɢv\u0013]&\u0002\u0018$S雊#V(d\u0019?d\u001a&_\u0018!c\u001e<1\u0017\u0000e\u0010Q\u0003\u0007Z>mަmXHB1ݢW \u0010\u0000ٮC\u0016\u0010a\b0}iNZis\u001a:04\u0013\u0001̈U\\X \\c8r@*g\u0001\u0011YOQ:m&\u000f4\bH\u0012%8\u001ar{r\f\u0012]\\y&Z\u001d9t1h\u000e \u0011SCte\u001aBK\u0014\u001cH\u0001LJ\u000e\u000f\u000e\u000fL.لVA`хjֽXTNԋ9\u0000#ܘT\"\u0015x%COp/\u000e1\u0016D‬ZEtˆr\u0002@\u001aI$!&X\u0000rSf<\u0002\u0017E\u0018[pC5-,K؃fӠLQDBCo!|xLKĜ*0\u001cM\ttVVm\"\fT!+먞#!\u001b\fu\u0016O\\%Iz@4(Yy|KzTX,\u0010TBVi\u0007\u000ftF\u0002Y\u0017\u0019N̚\u001f[e;%WCpsy)\u000fQC3\u000bd=\u00168/c+BmGr={A2\u0012dqQ\u0018~saP1%IZ[bT,̺\rAV\u0017\u0013b`r\u0005\b&QUC-CIc||\u0002\u0016\bD9d~ɠybhN1\u000b+\u0012qEvb97g\u000flX 孤V1ԕ`\u000fQhȢ\u0007rfVcqc~ɓX`c\f1?-͟Ff{SEgܒY±}aBa[&ùI0LcD?rb6ֱ#\u0012sRTYmR8\b_\u000eP=S1SOZ󧊉q\nppb/xw0%\u0003kif\u00146qk>\u001e+\u000f\u001f\u00149\u0016[Ql\u0012xg@HAI\u001aU+]<\u0001\u0001\u0018gGP8,\n.*u\u0010QTS\bcR2%DkٺɃ?)+ܸn\b@-j\u0012Jo\u0004f\u0002\\M\u0017Q\b`Mpt\u0007|W*\nX_BcB\u000f\u001bO]\u001e6J\"\u001e>\u001b~P_p\u0006ތR!(8--v#GK]WcS8)\nP#v\u0000G>\u0007ej4YxJ\u0010S%]z,t1]wȿ&1T\"@!E\u001eJ\u0001J*\u000b\u0006049x\u001eC-GZ#vƳ:זG??-PjyL\u0013\u000b./&囕M\u0012OS#ܨg1񎩣*\u000bP\u0012C\u0019OgI\u0014\u0005bD1(}\u000fZ\u001e'e\u001cl=-\u001d\u0002\u001e+4l&‡\u0004b2\u001fRC?\u000ejpεӣKxz\u000b\u0018&x?K=1yc\u001ekkZ\u000eS\u0011Qj\nۦ7W%K9[xlD\u000bQ|H\u000bM6m\u0002Ow\u000e\u00100q+DWwƬ@*\u0004]Նd,/\u0018`P\u001980@ge܇˰ϔΨS\u0005сhlP\rY;\u000fJ{\u0017\n\u0016(\nT\u0010\u000e\u0000*JҰRjPu\tX\rvsCFMY\u0012م$=Zt\u0007\u0015.XIUH\u001dJ\u0003u\u0015\t\u001c$=F~fA\u0004i!=\u0011yqmUd\u00020\u0006rQ3!\u001cGttBs{d\u0002O`I;\"p\r\u001aVωdG2\u0000\u0004c\u001f&\u0003\u0016\u0019ǟ\u0012'#K1\n]ȗ`,H2H\"\u001d\b@\u001b\b1A\u0000>fj\u0010R1=v\\2\u0013J\u0015>3K!\u001eeE0!\u0013(@bB\u000eS&\u0012-VBS\u0000V|զ\u0005>U-ͬW \u0005\u0011±H-},w|1rX|.kXZZi\u000f\fՒzpj)\u001f\b\u0016\u0013V2\"#\u0011\u0018rP\u0010~fڦg\u0015ev(\u0002 y/wS\f\u0001\u0018\u0016mj/Zkz9\u001e3Joz@o$a\u0011\u001a@5\u0017E\u001b\u001b\u0003brњ\u000b&\u0000\u0016+4\u000f\u0005i\u001cmϬ/\u000fC\u001c\u0004\u0011rR\u0006R\u0003u\u0018go\u0018)PU\u0016Kp%\u001agRN%b\u0011SǸϮn\u0016{%#B39;l\u0011qZC\u000b\u00005Bs\u0004~\u001c+\u000f\u0005e~\u0002v\u001c4)\u0012\nZ=\u0005彌\u001a\u0018\u00170J\u0017.Q\u000f Heh˚\tn։nrNV\u001c7\u0005\u0004b\u0000\b\u000eyx\u000fc\u0003\u0013|Qf\n>\tj\u0017\\6s\u001dq\u0003\u0003_\n/[*@\u00187u,\rIM\u001b;UN[ Q{آK2$~\u000e\u001f\u0007\u0007\u0004\u0013|f7?\u001b̎#\u00186\u0013-t=\u0013|C+\u0016>]nͩo\u0017\u0003&\\p};B@o\u0015\byϵ J\u0014\u0005\u001f\n n~\n|2LF=\u001d:\u001bŅq9.Wk{\tZ\u00052 &e!81Ve\u0007i\u00129֞8fM ֑@b6xvN$oEc~Rc$3\u0004(HdRjA^ڥ-¿\u001aJƚu\u001ar>4\u0015Դ\u0002JgZ{\fgG\b\\\u0015\u00177h\u0014\tRB,\u0015+h0_[\f$\u0007{r#\u001aȊz\u000f%z,\u0019:=%:\u0016\\̏ڒCM\u0002t\t1I\u0005υ\r\u0017I\u001c\u0010tmv=>\u000bc6\u0019`B\u00043\u0002\u0018U\t{\ft8X\\$\u0014dZ;\u001enpmRi\u0016\u001d&7\f*]`37I\u0016xR\u00124\u0010\u0010{\u0014PTdD\u00059$eu\u0014lÏII)y\u001a\u0017\u0006Rq\"s)\u0000\u0007\u0012g\u0004\u0010n\u001d/ʟ\u0010=\u0006R+]g4J@x#\t^\r7\u0019`MrΟ<\u001a`\u001e1rqA'x\u0017՘PKzlO-C\u001er\u00061煣̳JG\u0015`oގ)]CgZ'ќ\u0011VGshJsƯ9\u000b\u0006hB\u0000P\u0016!\u0019\u001es-J\u0003J44Gc6x 0HXϢLW\u0014ʆ)A]Z\u0017=s6G\u0012F&&Z\u0001lZPz\u0010.\u000e\u0001\u0006#HCT\u0014rZۅi\u0017.J#]\u000e\rx^\t-\u0000h\"\u0006^\u0015ԡQ;DB(I^(pYT\n\u0003BCmYɴ\u0016)\u000f\u0002/@,P\u0013\u0000(9U\\+C\u0012\u0014c>u젤\u0001\u0010c+\f\u0015R8\u0011B\u0015\rIa\u001b\bQ`y98+\u0001Ytќ\u0016\u0010,@L\rpX)a(h\u0017Kɔz3=%ݤ\u000f]{LZgբ( l6IKú\u001d\u0000x\u000f#2Hh\u000eHSiɑn@\u0015Aq|\u001daq=f\u0005l 4\u001aMV\u0001\u0005X1m\u0001T\u000bL\u001d\u000e\u000ff<ŒC'p!\u0003ڰ\u0018Z?N:=o>\u001f5m\u001eK%\u0017\u0002\u000e\tzP*\u0014$\u0007\u0006\u0015\u000f״\u001e\u0018\u0010\u0018@!9\tb\nś]q5,E\u001f96\u0018R4\u0006#!w39h=\u0016\t{|vv\u0013\u001c\u000b:6\u000egej \u0016+͐\u0004&\u0000L꾣\u001d0%ІT:v\u001bA\u0007v\u001b+i#\u001e4CEXn'I\u001e?\u0013M\u0010\u001cīTj,)Z\u0015\u0000ZXO\u001arkH[i\u0013_Xa\u0000\u0002\u001cS0Bh$gOg>[9\u0013޸\u001cHAХ\u001f~vX\t\u0004@O(^O,2I3eɞe1Hy'\f2A!ve\u0001\t,\u0004pb|\u001e6\u0011\nylU\u0015\b\u0013]E<'5M0\u0003;\u0005w;x|~\"B DPgDg\u0012A\u0015\u0007\"g\u001fQ\u0003B:\u001e\u0015IT\u0014𣂉<ȧT@\u0012EַBC\u0018\u0003\u001de@SOm\u00012-\u000eN_\u0013.du6O:\u001e\\F\u001c\u001df\u0001\f}\u0017\u0002x\u0019\u001c9\u0003\u001aVʉp){c~u\u001f\u0012\u0000\t+.\u0017\u0015\\(n캘\b1\u001dϨkB$X%\u0012â\u0018F%l\rR\u000b\u0000\u0013*\u0007h@(pdG-(A\u000f\u001eQ\u0017\u0005Cĩs\u00141C:>ټ/\u0016PG$%q(\u0005…\\=D\u0004%S\bVąUZW\u0014d?'j\u0004j-)}|\u0004\u0015(`\u00171\u0011\f2\u001aW96O8 \u0012ҜOK\u0004\f\r\u0014\u0010A\u0007\u0019q!iFS:\u0003u8u\u001a\"_bjJ&Z \u000bQ_\u0011XP.<\u0017\u001cz\u00115#m5\u0003\rL8!2\u0015\u001aF/=f-'\u001f\u0007$\u0018 xB\u0019<6\t|\u0010J\nō\u001e\u0005_Ko\u0018_S\u0012ϽeKμ\u0012\u0012ￏG}c I-(}7F҆&3nA8vJ0^s\u0000NG\u0015yd\u0011\u0004eQ*\u0011K~Kl0E\to\u000b?}\u0011*b\u0019󻲪\f\u001b\"{5\u0005S ay\u000fL\flN]15:\u0003~uV\u0016iI\ny/\u001f\u0015(ÑPg cR\u00001V4a4%7\u0016ጁf\u0000\u0000FrޗZ+n``װnkY]rOj\u0004GA\u0007ȐA\u0010y\u0002칟w\u000b(\u0006Pw8a\u001ej\u0019D!Ħ0G}\u001fz.W/d^3֑!\r9\u0005OHy4ɶr\u000fQ\u0004\u0016R)\u0018>xpjŀ\u00110`M ˆ\u001c+IciEJ\bb\u0019w0H\u0013\u001cI(]\u0018\u001aFA\u0015zBU$\bO4Tl\u0012\u0016p\u0017-6>gO!\u0006\u0007L5Aɽ}7\u0011}ކH5#\u0003y^]r~\ta[H*)Lx'\f}(\t)PϩÞ:KF\u0004>@\u0013T{ʜ\u001ee9\u0012+MmQˠ\n=lSW\u0001!V4\u0013F\t?AV\u000fx\u0010\u000f\u001b$C{LJ\n8iRԈ_S\rCݘ4X1P@Xl\u0007Z/V\u0010*5\"6}\u000eXS\u001f\u000b\u0013\u0005qN,LJV\u0005E _\u001c\u000fdL\u0007˗=iS\u0012S\u001e'.RyQo\u0012!Vv%Z\u000f%sTZ/\u0002!q=Vnؘ\u001f\u001aLJWyZ'UZڷ\rcֶ}]\u0019a%Wپ\u0006l4Am\u000e=gJ\tK\u0007\u0013_\u0014}rcھXl\u001f\u0004s׏.ۛUA\u001a%,>B\n\u001eQ\u0011\u0004G4\u0005.~k#~!>\u000e\nOI\nɩ\u000fԱ:Ӷ\u0010F&X'V\tKdak3گ5ͅ!GusL~\u001fU\r\fg_\u0015OCo}ev&F&y~Mr\u001f˜cPN\u001d\u0019'\u001aϾ8eu5cC\u0016>#k\u001f\u0001?`\u0007'\u0017/\u0007W\u001e}=\u001ci\r\"\u001c|\u0015>\u0015\u0017}4e_ܷ-e~컨}\ne!\n13\u0012f8\n6/'N+h&>\u0002Ckȵ_\u001ah\u0007^\u0006msD\\\u001d~\u0011kw\u000517#ؼUc_;b}I}G,kek!k_GPk?]\u0002@k/E\u0001Hue?Yx1# a>\t\u0017O{zCΉfZwY\t@3\tf\u0010\u0013f\u0002fw@3c@€f gcW\u0007\\%DPAIw'\u0018\f\u0018ňtȄyC1w'ۨMt\u0016\u0018\u0000PI`ȒI\u0001\\\u0012LAIIFozs\u0017;<̻b\u0006\u000f\u0001\tLm@1$ˇMT&m\u0004\u001dz\r\u0004v+Q\bm`l\u001e@B6\rJf\u00036ҡ7|VPY\tdG-\u0005:c&4F\u001cF0bB:\u0007\u001d'4i\b\u0004%y\u0011y\u000e\u001aQb\u001c5\u001a\u001e'\fb `(HM(UPv#\u0004Y\u0016ӃWx\u0015Ƃ_\u0012<\bR\u000f\u00135Z\t\u001d\\\f\u0012W\u0017u/ʦ9^3q\u000213\u00138Q*Ez*\u0018\rՂ\nF\u000e\u0012E7PЭnԃ\\X\u0010\u0018d`1-[VS-\nd,p\fc(\u0001B\u0013;ȥ⾦%\u0000*°\u0016\u000f\u0004Mc˿I\u001a\u001d>\u001c\u0002B\u0014$\u000f~7q1Q\r\u001b.q!\u0014n'\u0014!JUa*,@F\u001fiIXy\u001ck/ \u001eaEX418y\u0005d\u00019ju(PmڄijcYe\u0000\u0014_9BDŽ\u001b\"Q\u0005o$iĕ6gl2a\u0015}\r*\u0013M@^&B\u0015+AF2%\u00051Aџt (\r$0w\n. \")YgYX#aJ%\t\u0016Ʈ\u001c|'\b1\u0011\u0010c;o\u0014\u000fܧex!ݫKB\u0002R(\u001dUgypZ\u0011oVc\u001f)g\u001b4\u0016\u0016\u0017hA\u000e\u0006\r ):Jk3?R\u0002\u0010AX\u0002(ԲPɳpav\u0005\u000fe3 }\u0007\u0012Xc{FL \u001d8\u0001P^\u001a413jb\u000fH=oL\u0013=\tCgHD\u001e3tňjJ\rH\\E\u0006\t\u0010\u0005\r-\u001dU\u0016;;i\u000b\u001e/\u000b,BB\"8Xs\u001a\u001eG\u0005URF\u0018\u000b/07ElJ\u000e\u0017\u000f&\u0003\n:$\u00010|䕉W\u0010\u001b'J#LZ0T)PXvIفDi\u00134ggxl\u0004>;1|,L\u00188dTkR\u0007]O$\u0004ނL(Zۮ2\u0014~\u001c+\bAS&M 8\u001e\u001c\u0012v=p(#R\b2[zC'#C^σ\u0004\u0000O>!^\u001eTFH\u0001\u0017y\"ard)Z@\u0019\u0014+\u0013iEH\u0012lMw\u001dOkKf\u0010Qy$E\\/.|?ERow\bKB\u0005!B_rp\u001f[.z\u0014 \u0018<&66+3ѣ5\n\u0007!rG#u)\u0010;M<> G\t\u0007\u0005&FJaTKlҌU7\tY'\u0016˺t,xL&;A\u0016oa\u000fl>zc\nߠ\u0010\u0017\u0010c\r1uwDz\u0001@=QIu0\u001bB\u001dqU\"Q+\u0001\u001d\u0010<\u0012k5*.Rv:vܻfw$/\u001a}}Ϋ}ղv}Drcu\b2\r!RHx$!Y\u0007=A\u0016ŠUVhU-<\n\u000e\f\u0011\u001d\u0003/'oX:7;\u0012\u0017\u0001T1\u001b/C;~\u000b~(+\"\u0006\u0000\u0004\u0005k)e)\u001a0rswZW\u0003/RZZe.I}8\u0012o\u0002\u0000o?x\u0007zTF>ھ\f\u000e_!E\u001f\u0016Wk\u001aDuS\f&͎ir\u0019ޒ\u001d}@+y4_~\bk-.\u001f\u001e.\u0001}mc͸}}v~&l\u001fbl@\u0000~2!ܯ\t*Y\u0011\u0014Mԁ;\u0017:훛{,:Xy\u0005G!]\u0000jP\u00148?]rFFA)>Zڬ\u001bsP>ے l7Qg.e\u001e+\u00118۟KWx$qAO6'`^/3JJE\u0005h_7EP~[e?\u0007ND}\u0016@>Zye^l\u001e\u0000?}ljr0\u001e\u001fX;a\\m_\u0003\u0013RK\n\u001b~~^lPѵﱒe{\u0018\u000e\u0005BM$U\u0011\u0004g\u001f cRo\u00157fJtOzq1\u000f~<\u0001e⁲\u0000\u0017#[C\u000f}9\">\u0010n?g\u0016Ol^'Hr\u0015ʉf]D3q\u0002<[\u0002\t\u0002\u0014\u0003\u0005\u001c\u00074\u0014SVI˙9!\u001beX:rNZ6@Z_i\u000epnt&f$H\u001bL\r'L\u0007\u001eM{' z,tI($$\u0014\\N mI}7\u0006Ťok$pUĽlD\u0013\u00037v;\u0011XG\u0007\u0017n\u0014`@\u001a\u0012jyJ4\u0001\u0006$!\u0017B9bsr\u000bJ@JsN\u001d@uŪL/\u001bX{L121=\b\u0004L\t\u000bk\u0003I^\u0006=-u\u000eRE\u00161\u00108(J\u0012U\u0002e+LhB\u0004\u001e3\n=\u0018N\u0000kN%<)\u001fDa\u001b('\nrE\u0002g<\u0002U^\u000fv?\u000f\u001ef\u000eSX^eX\"g$\u001e\u0002\u0007H\u000f\u001c^vh$w\u0007JS\u0005J\u0013Ԙ6аkf@I%Cː\u0010haȽ-\u0004\u001atF7Ai\u0010\u000e᱒ zn3R/u]\\f[/7\u0011y\u0011&\u0003\u0010\u0012X~\u00114n8\u001cY\u0001\u001f\u001b\u0003zA(Vr)\u0003~9KD\u0007T\u00120\u0014,$`4\u000evq#\u000b\u0002@R/=\u0016jm,î\"P'T\u0005cC\u000bH'\u0015v!0\u0019R\u0004\u0011ڌ'W\u0001I3Q\u00106Eh+Ua1Q\u0006)\u001d<\u000fG\u0000\u0010\u0013\tqP+,q̴6D>| \bH!Cqu\tХU\u0013]\u0017\u0000.|Y+$\u000ex6vۻ<\t\u0005J\"&L鵽\u0006\u0018\u0018\b?0윲5\u0014z\u0001\u0000bb\"z\u0003WVxd_60PhXP\u0015Ll\b\u0006\fgà\u0014\u0002x*^\u0016#aH|=y\n\u001cy+%㼆'pG\u0004&\u001crE\u001684(ɐiH\u001d %\u0003\u001dvDÍ^\u000eo\u000f\u0011\u0002Bh$Od\n5*bQ`\u001b0\u001a\u0018q͢\u0005|\u001e%\u001dGA,<<\bjU,\u000emT^\u000f]D?`>\u00117R>qr\u0000+!NtT8q\t\u0014\u0014A\u000eD\u0017F8hxU6\u0004\u001b';m\u0014,X`-\u001e\u0001uPH\u0004K\u001cj@4x;%>QD\u001b-x#iU-\u0016h(WAXd|\u001d\u0019_\u001cf\u0005\u001e\u0014Cm\u0018\"\u0004y\u001f\u001a\nJR\u0000\"%s\u0015c*d\bz8g)[\n\u0005'+\u0012Ŕa(}\u001cŁ% (bhRrY}-\u00005Tי6\u001awr\u001fs,4edLRn,l,\u0016\u0019`—J\u0012y0D\u0018\u0015=inj\n,E\u001dOXS5\u0019\u0016ڇ{\u0017&\u0015lQ[\u0016\u0005\u001a1]Nҋ\u001e\u001e4^;a\nU\u0012\u0004%3V\u0004^\u00168諯mQMy=EW\u0018oR}r\n\t\tsX{P\u0000eߡo\u0010\u0000NsW\u0001V+Ary\t A2L„*N\t~a &JV[sFDR!\u0007\u0013+\u0011b8$fFBۅ2Q\ncyCl4L1R/\u001a\u000bVu>\u0018*KЈD\u0014%?\u0007\u000f}#c$F^\u0006p\\\u0014Hzw(^1\u00142RO?\rkG.cp\r\t&&8DBUX(\u0019`X\u00042\u0001R\fe5\fGԫ mw;\b*ocxG&\r\f\u001bm}FrE^\u0014\nB\u0012\u001c\u0012\u0012<\u0019\u0004(l\"\\\u001aȍ6ɰ)7=-@:\u001eoVg,\fm\u0019\u0010O0d(}Z8&WW;m\u00129@1\u001d\u0016\u0017%\u0003\u0013jU\u000fLX+#J\u0006\u001fL\u0016\u0000\u0005gq\u00157+\u000fҪ\u0001hَҾ\u0018\u0006\rX&`^[Ynj\u0010h\u0018\"%\"FPy;\"J/\u0012u¿\u0001\u0002L\u000e\u001ey2-\u0017D{].\u0002\u0014^\u0005en8PeC\"elp1\u0005fuL\f*AOCQk)\r\nÌ}RGOeW:CBB@FE9qKn\u0015Qˡ\u0013\n$\u0004+ /\u001fr\u0003C\tWX\u001dg\u000f\n\u0006)\u0003D\f\u0000ߪXK(\u0017F\u0014 .QԲg,\u0007#!\n\u000e\u0002e\u000bj\u0011[\u0010<\u0000\u000fji\u0004\u0003\u001e\u0003!x1EI&Q&(L#OFѬ\u0014'p\u0002\u0014\u000eo7)VS\u0014\u0005ﱌPﴖ\u0012\u000f\u0013&\u0004\t>@g8\u001aFI%\u0004zBr$\u0012N~\u000bQ.rcՃ0Γ@_\t^\u000b_X.\u0013E~GZh|\u001f\u001dQ}Z>\u001f/!Dߨ)+\\\u001aQ~\u0000\u0003z\u001b'\u0011q'\u0003\nb;P\u000e\u0000B?^*JL\u0010_Z\u001f\\܄\u0011$;\"_d\u0006$\u00013@})~\"\u001eyKO\f\"O<\u0000\u0019\"R\u001bI< O|tBƋE\u0005\u001c\u0016l@K=.\u0012)ɱ\u001dp\u0002qc4\u0005\u0000k~'\t\u00057?Oݏ7K$x\r`&tM\u0005ݗ\\\u0019\t>\u0011\u001d\u0005\u000e\u000b$`M\"\u0003[\u0016]9L\u0000%iG+̑(}C!\r}Vcp\u001fAV&/\u00133}U;?tY|}\u00008KX\u0005_\u001d;Gj\u0006\u0003\u0004C_\t\u0013\u0019Ԩ\b\u0005\u0001Zp!居%o?\u0012o?\u0016=۷Do`D7$T\u000fl\u0019_7\u0013+'qsݼ<@:>+{\u0012\u001eĊJIzP\r\u0004\u0004@1&.~AenP_=~+3wW=6 h8?\u0000/NLoз\u0006\u0011/\u000f\u0003?K\u000flE4>$>JG\u0014FX`eiWea\u0004\u0011*\u0005*sd>\u0001i_\\A\n(D'ӊ]ȥ\u0007o?a O}~n_4xCe\n*~Mb[4\u000f?\u0010;~@q\nH\u0003̖g~Fic~\u0017hq?׈+[IK!}M涯j\u000fukHS\u0013\u001e~J=O{'3\u0004-n}A\u0004QA\r9[u9\u001b=Ӱ\bÖ\"3@@'\u0003jĆN\u00060\f\u0000͢C}\u0017\"]DP\u0010\u001d\n\u000ez\u0004@(.Df\u0018N`\u0014-,y0\u0014A̦(\b&cU؋#aH\u001dA<-\bxL\u0004\u0012!\u0007\u0001Fp0bD(\u0012N^\u000e\u0016I\u001d.Ab\nx\t2#ƨb\u00184b\fTp]8\"lDu$c\u0000䱅\u0001h\u0016&\u000f-y\u000f*W?\u00168`-(T\u0013w䌸c\u0016\u0002nR\u001esH[#o\r?|6܁\u0004\u0001!0&\u0006S㟕T\"5qV\u0004V^'y\u000bQ\rߏ=`ZvTv}Z}PY\n$$o3(?q#\u001fΜ\u001d\u0010>r,\u001bƃ\u0005B\u001cV{SCE\u0011k\u001e;)\rINcs>:\tm=6\u0012@f |6-\u0000\u0017Ri%1:SźC!0{\u0005x\u001fr\u0018\u0007\u001a\u0017\u0001ϰac25\u000b4\u0004GCK;(\u0014@F\u001a\u000eθh\u0010+Cu\u0012|\u0014hht\u0013\\\u0002\u001a\u001b-\u0000/S`Z\n\u0019yth:/ua%\u0002@\"\u0015$Òy~\u0004y߫܈\u0018\u0005Y4\u0011R2IB\r}!d\u001e;Iʓ\u001dl39Mv\u0007t\u000eG\b99zs\\\"E2(\u001e*p^\u0000\u001cIZ[t([Y?\u0010+K߄E-u\u001f\u001fzΪ\u0019\u0011eS\u001dLh\u000eB=uXO@@\u0005Z\"\"\u001a͚ZrEc\u0016o\u0004:9&O!pAC\u001flVy\u000fetNt(!\u0013ÿ_NA-}Y:qJ\u0014ҐC'H`[$BL,&dAPhKݹK:/Ҭg$\u0010*.\u0010bZ8\u0006d\u0003~\f8#V\u001a~_3W!\b |/d\u001c\u001ctZ1;\u00023\u0010e\t^\t(&z\u0013*\u001bԙO\u0006OX8@8\u001a*r?R(\u0004]hy_YQ\u0000\u0006\u0001?dՀ\u0004qY[ݯ_=057>7 \u000e\u00169UcJh4(Lj8d+l\u0015\u0017\u0000\u001c\"/lݯ/{,t_򅺏p\u0007GW[>|I}?\u0015S\u000fcK}WF\u0000\u001d^\t\u0001{jtb\u0013\u0003&\u0017kdU\"g^H\b?:>_\u001fU.w\u0017I翇a\u000f\u0015\u0000uK0\u0012AݧS1J,Z\u0015g\t\u001d'{aRq'\u0000VΤ!\u0000+_\u0016\u000b!:}p?UsG@ܟI\u0014[}ʨcو\u0002+M+B9ʩ6u?IQSi~ڀxDc\u0015,0ZXgGԂI/}7O\rZ\u00144.=\nᾚ¹\u001f霸b:GC\u0016_\u001aٰŤǴV}\u0004\u0006U/AQo\u0003HI(aaeXckmK}\u000fܿ@8;Ƒ\u0006P}\u0002C\u0017\u0006;\u0005\n3\t-ifqXv\u0015\u0007_\u0010/\u0001\u000fp\u00009|0<\u001es\u0014.*)WV\u00040\u0016\u000b}ɡgm_ٸ\u000b\u001bO;RF,p]ܧ\u00137ؖ}/ \u0017M@\u0003j?\u000eYWA1%%\u0012чL[\u0011\u001e\u001b}\u0012&nLj*\u0017=\u001a\u001bS$\u0010`Pma\u0010OcCl\u0003АL\u0002M\u0000H\t\u0011hk\u0002iVO\u0007\u0017\u0019kz0n\tp\u0011\u0000\u0010e+\u0000\u001b\u0015]${ciij(qpo{KJÎ\";\u0004<8xx{+L!&D\u0015z?;СaXC\u0002ϲӅ\u0000\u0015\u0018Br\u0004d\u0013Йh'\u0012r,!v\u0002MK5z\u0011Ҁ]Y@CS!gP\"tE\f\u000b\u0016e\u0013\u0019\u0006u\u001e#:\u0016\u0003?aܡ\u0013\u0018Y\u00165NG\u0000Z\"5bx\u0014I*-\u001a\u001bi2\u0014\bPx,\u0010̊7c'\u0016Dǀ\u001a\u0012\u0013\u0003*ifJ\u000f\u0016GP V8+祛\u0019\u0005Ď\u0016\b\u000fIRG\u000bjN᳞QrMiI'\u001ary҈1\u001f[pw%P[(\u0002\u00003\u0019NG@\u0002ya\\A\u0002\u0018\u0006BI\u0003\u0006:+M\u0004`\u000b(\u001ec\u0019P\u0005%*\u001a3\u0003^`pX\u0013\u001b\u000bP \u00028gwUU\r3\u0000\u0014z_~R\u0005~\r\u0003ߍ\u0013ض\u0018\u0007'O[\u000eG\u0018%i\t4RLb$҈\u0010&>&]-'_gr|\u0018\u001e\t%\u00165j\u0010fiA0\u0012A\u0004>In\u0018c\u0015؏\\i)ӆ\u0001\u0015K\"7c4\t\u001e:3*kM\"ǫH\u0014B\u001bJd4\u0015}\u0001h<- xWV\u0010%\u001c=\u0002c&a>I<\u0012R%B<\n\u0010TA1\u0007xZ#݀\u000f\r5Of^G\u0007\u00078\u0010\u001cr4%oN\u001e\u0018j2\ne\\\nY\t\u0010\u0013f\u0000\t\u0004C(G~\u001e\u000b\u001c\u0003pXD\u0000|#\u0002J7.\u0015Ӷc\u001c\n*Z[_kf8?\u000e>L\u001e/\u000f+жA{@WnI\u0002bɍi?\u0013gf\u001b=QF\u0005\u0006\u001c\u0014\u00180rP`DJ\u0004(\u0016\u0005\n\f\u0019y\u0015\u0011#̂q\u000eN>'e{v\u001c\u0017\\\u0006lMD\u001c\u00056W]w%@!3R%@hCrY`C~E 3~|M\u0007IT*T V\u0006D&:L\u0014j.5e+[}Q\u0000\u0019,9-\\1\u0003\u0003JiN1\u001bW\u000fTchµD.\u001bL\u0013Hr[y!\u000b U\u0018?|\u0004¯W\u00070Y;L6T\u001c\u0012k\u001e8v\u00009Cp\u0017@ؙ*ӯpzKn\"p\u0018^>\t0ZnłBd!i0tj\u000e^W\nV\u0000M;lJ_qZ\u0005nV\u001f/\b_\r=r6pr򖴜\u0013le\u001d\u0001H@\u0002h\te|Q\u000f.\u001esx|v\u0017|Th-T\u00101nB\u0003<\rendstream\rendobj\r19 0 obj\r<>stream\r\nV\u0014RL\u001fCIi(X.o*1@qe\t\u0019\u0013\u0013\u0014r\u0012 qf=2&)\u001e\u001b\u0004k\u0018\u0019FTBV\u0002L\u001a\u0002\u001c%ssH\fs좞[yJY\r\u0005H2\u00012\u001f\u000eQhT_аĸ%}l2]c\u001e\u001ac@&x\u0000\u0007\tr\rlƊOS90\u0010\u0006}\u0007\u0002)j\u0010T<=VmwE\u0005H.\u0014\u0003P\u0015-Z#* K\bň46\u0015NVyr[\u001778to\u0004G\u0010pR}\u0011b*\u001eġA>&\rÍfG\u0016z:\u0013\b)\u0004\u0005?\u0018\b\u00119<0D#%E\u0018c$\u0010yU2T\u001e\u001f\u0004k\u0001)\u0007\u000e\t$\u0007\u0006~K\u0002\u001a\u0005߇\u0003\"c^\t\u0000\u000f 0D$EQ\u0010ws<8O\u001czT\u001ed\nq\u000e\u0001Ԉ,fk\u000eh\nF\u001e|\u0019:7*\baGhUIɕ\u0005-G\u0007J9\u0012?۶\u001fp{L3`}>B8c\u000f9ԓ@ĵW\u0000O,LNr'\u001e\tӮ\u001b:XVyL&\u00157\u0010X-\u0004\u00072]6SSGF8#\u00181'UV\u0010?n\u0013\u0019U7\u001d\u0014\u001e\u0006{\u0002m94-\u0015CgIe\\?\u0018_p;r\u0013(\u0007eX@j5\n\u0000\u0015\u0017[sWɮ\u000b茶8~,z\u001fѼ1D\u0001!ϒ/S8\u0015T\u001aR\u001fwJ3S\u000b\u0011G\"'n1\n\u000f\u0004\u001e$N&/ԍ\fX\u0014\u0002O\u0013T\n>\u001a\u001a\u0005!\u00014\\\u001fd\n1Ϋ}t%\u001f\u0019{\u00132\u001aZd\\\u0002&ڛ\u001a[+\u0005\\\u0007GzH1/g:/\u0000_\u0002g.\u001aC\u0014-\u0013Ͽ\u0002s>\nK\u0014\u0002\u00076b|K\u001ao_{l\u0016Ґd\n\u0019#+&w7R\u001eP°QkFox&Ѻu#\u0003\fEN;T[\u000er@kyc\u0012'\u0012>w\u001f6\u001eg<}7_-ޯ\u0016H\u0001mI\u0003R\u001dU\u001e3Ef\u0016Pރ=fH)3xP72QEtdՁ\u0016s\u0013? FnP\u0011\u001e\u0003\u0010gL\u0018\u0018\u0004FʟgA#\u0011\n+\u000e!C8j\u000bX\u001b?\b\u0004\n_\u001fJo\u0017Fd?qOx\u0018\u0017YN]\bTqli輿͛\u0016tcv~AWxB>\u001d\u0015_)`A@U]\u0003YC,F@\bcåO#ZoH\u0012V\rJC\t\u0001f\u0015\u001d>\u001d'ϧQ24\u0004$\f\u0006(;\u0015\u0002\u0017O9hx\u001e\u000359t=\\q\u001e\"N\u0011K\u001c\u001bY$JX\u0010k\u00056ζ\u0002!\rފ?\u000b\u0006}\rԪD@5O84`x?X^O)$t\u0011eQ\u0002\u0006EZl\u0000\u0011aߨ!㸉cƔm2\u0000\u0012\u0014\u0001\u0013\u0010J6\u0018\u0003\u0017z\r&3axX\u0005\u0000\u001f\u001cZ\f\t,]\b?<\u0006m1MG|QВd4P3\u0019\bFt38,\bl+c\u000f䃦AHL\u0012\u0000ͭ\u0004*Jk\u000br\u0007\u001e\u0005\u0011%\u0005,`(\u0000\u0006\u0007\u0007\u0010\u001eCmQ;;J^\u0011Ƣ&EII\"ȅ\u0005c\b⃥4̈\u001f\u0006\t$cN\r>u\u000erY\u000e^o\u0007\u0012Q\u0000%$. \u0016\n_\u0003P\u0011x\t:\f\u001b FРD\b0}ф\u0007h\bmɾl7a\u001bm,!r\r\u0001\tF;Y\u001f&EK\u0015ǿ\u001d]dʼG:W\u0012WwI\u0018\u0004\u001e딉vmD5\u0011,Vsp` \u0011\u0018PvW\u0005%21?7@\u0001,<\u0012zu˼\u0014@=\u0010g\u000f\u0005v\u000ec\u0017L\u0005w\u0000;-}AWA\u0013%5\b\r7+)l=v)Z:@@\u0002{ȋFK\b%\u000b\u001b\u0003F*̤P\u0019\u0019Ɯ\"@\u0005XCbK2\u001e+\\\\R(2S(\bCS\u0018PSX2YS(JX6\u0002\u0018@b *ʬIF\u0014e s=\tN\u000e2sK\u000f\u0013\u001eZ׌QqL\u0000Pb(\u000fRK\u0004VC NTU\u0018{9Rellq1Dz\r\u0000\u0003D:I\u001b]z\u0018{4\u001e\u0005\u0004=zl4Wj'\u001ciAH8j2\u000bYY\u0001|N5-sҽ^P\t\bs\u001d\u00115\b\u0016;*a4\u0003\b)\u0018\u000bX\u000bL\u000e+=\u0013o#eZxS\u001d)\u0014\":*G˜>\\/,C\u001c|6\u000ffl\n36\u0007\u0010Hl\u001096Y(6U\u0015 $@.\u0003\u0006\u001ecO\"`$u\u0000YapC\u0001|t\u0007\u001c6!X\u0018\r\u0017CB,\u0012\u001d&N\fI)LJ˜\u001d\u0001Rq\u0003EK*\u0002Hc$\u0004c\t\u0004$S\u001a\u0010Ni JK\f3\r\u0016s!l6\"șR\u0001cBYq\u0010i*\u0012gt%\u0006\u0018\u0016|\u000bX\u0006\\j\u0005\u0011,@.6\u0000\u0001\u0005Ѳzn.\n5NI\u0004'f#\u001b@*1rUf'i\u000f\u0011b \u0007a :C<\u0003\u001e=^\u0006*%g`\u001c\u0013;VDrPg\u0002v1Zg$j\u0015T\\ LҢ[\u0016ۼ!S\u0006 !\r\u0007\u001c\"?4J:<\u0018\u0005B\b-D*B27\"4Pxl#XO\n\u001bEE\u0004-4\fw\u0019\u0005qb7\u0002Z[~+\u000e:;rJ)?:U\u0006\" D\u0003@\nhc.`a=ŋ(\f\u001d\r\u0019vh\u0000\u0015Nq@DbX|@\u0005AD\u0012Dƺbhb$14\u0001y\u000fE4\u000b{ Y8##W&HL\u001fY \u001d<9wub\u0003\b5`X\u0013(h\"QГ%h\u001a(B…\u0014\u001eCd8>\u0018:\u001a(c/h\u000er\u001f\u0003?_(@&@\u0010a|R)tL\u000fŅohXm]8r\u0001B\u0012PBCA%\rԝ\u0004A\u001d\u0011bIϣ/\nM*Xh\u0000p\u001dspqhZb84-a\u001as1iC\f\u001f,l!F>-@@2\\4>Yg\t2\u001diőOPK\"f\u001c0j\u0012Ta3׼g1\u0011I_\u0017iex\u0007\u0011ĭ\\1!'0r5H0T,\u0014!HJ3e\u001ep`\u001f\u0011\u001814Ť?a\u0018iwERG8م,EUF!`7\u0017xhWChY5r)<7\u000fk{\u0017CM\u001b-\u001ek4Td1\u0002g&\u001d<ԪTښE\u001f1r>Y\u0018\u001f*2ϐ$l\u00058]\u000bIv+x\rW,2xL+ס~7~2pi:y9\u001bgW\u000fF6i@\u0013_!\u0007w\u001b\f?fVn\u001b\u001cIt\u0014dzbd梁4\u0002\u0005\u0004Ad@\u001eDBwςQ~\f\u0004#ވ#\u0011uT\u000f\b ~1)\\nZQS!\r|C'ޛ;f/<{\u0018\u001c:\f\u0000ΉEi:yEEОJP\r\u000eFv,c\b5\u000eCURQ(\u0010H\u0017oө\u0004q\u0010[\u0017\u0014}LCdETP\u0013FfBȽ\r\u001a\frތS\u0002\u000e~NH[\u001dG\u001fh\u0006BE\u001bP\u0011Uqz\nX\u0014\u001bbON!\u0013)\u000e\u0003(Ȳ°B\u001ek\u0000^}ϼ꯱\u0002w\u000b\u001c\u001eGF\u000e)\u001aF\u001d\".؀\rȾk d]Ǿ:}\u001fU\u001e\u0019\b4{AO<}g\u0001T,\u0014\u0005\t65@3\b\u0001fR!U\u0002ucf.^ E2[c/zF\u0007W\rE\u001c~\bDz@\u0010\u0000]\"YPQ)@3N@3c\u0011fbDӺ&4Zd\u000e\u0010\u0016r\u00052\"4\u001fE\"Ce\u0011Ef\u0007 <3\u000fn\u0013s}W\u0010U)\u0012Dz,\u0003H\u0006Ӏ#\b*\u0014:;RQdGVdf+2n\u0015mӊl\u0002(T\"E\u0012T]pP)FFM<3[\u0018gVg\u0006*hgI\u0012S'2hs08Hp@?\u000e\t)]Е\u001e\u0012D/Vk8\u001aGP\u0002Ygm=\u0019\u0012Y˪\u0012Y\t\u0013\u0019>\u0012Y\u0005Jd\u0003OdNdISC\u0012Y3\u0013Y@\u001bu0\u001bD,97Qd&8\u0005\u0004D\u000f:Ð! x\u0004\u0011/\u0018l CQ\u0013^Ƀnq'\u0000o\u0006\u000eYĒ:d\u0012ꐅI0C12\u001fl\u0005ZTY\b}pO&\u0010G#ucEFF\"qMFD\u001bZu//7C@\fP\u0016G <\u0017\u0000cz@\bJ\b}\u0016I\"W?:\b<5\ryt_>:T:/y\u0018߼Fhx\u0004<\u0006^t\u0000C\"(6\u001f\u0007q}1e\ncUK\u0019;0q\u0012LCЂM\u0011T6\u0010\u0004(\u0016+\u000e|T_б/P/\b1@T`UU}\u0011A\u0000)4KIlBc`M|u\u0002\tZ\u000erš>\fF׉$\u0003!÷I͡\u001ep aSeIƫ\u0012jp2'\u0006W_X\u0015&*\u0003̄\u0002\u00047F$\u0002p\u0014d\u0004#Ɉi1cґۤ\n\u001b%@_7&kBVł$d\t\u00060\u0000Ywf3@\f\bx'2\u0011f\u0010\u00132ئ\u0010}B\u0001\u0005\u0014y#+nX=Ǝ\u0000}ٹ~\u00048N\t\u0019\u00128p\t~I:y\u0000%A\u0014&\nk.3 J\u0014\u0006%\u001a/\u0011d|)\fhؤ\u0002\u0019\u0018^\u001d\n&s\b3G\u0000\b\f\u000eɅ\u0012\r$f\u0007\u001e$@\f\u0006\u0013i0HvzUAL\b\u0006\u000eg\u0012LM\"l\u0017t\u0014db\b\u001aC\u0006\u00100C#֚\u0013\u0012xq:\u000b\u000eU|\u0000 I0]\\%1\u0011Z\u0018xIS\r${\u0005T+@OL\baf/j\u0016)xD\n\u0013L\u0018*P2PfB\u000b+\u0005ֶ\u00146\u0004M \u0001\u0019$\u0006\u0019\")spqo\u0007Q&Q\u001d\u0012\u001a\u0018\u0014+|i\u0001Q\u0018TT\u0018\b6\u000bnTZÁ{aV\t/ॱ\bV\\\u0010Ei<&ᠺ\u0005\rv[Y\\\u0012?2\u0004\u0010M>X\u0011\u0018|\tŮ\u001aY\r*J[q\u0017\u00190\u001e\u0018\\HSI\b\u0015^\u0010`\u0005FV)\u0011\u0015_(\u0011\r\nN0!\u0011\u0012!3\u001f\u0010W\u0002HU'A:u\u0007d f#\u001eK\u001c#Q\rDp\"\u0015Al~Y\u0004\u00065*\u001eѢĆ\u0018:V\u0017GB!}c\r0D\u0010\u0019\f\u0011稺14q0\u0000$Arp^\u000b~\u0002/\u0017\u001ax6\u001bDGqYT@ͥ1k)u'aXJ,b\u0001xG\u0019% :^aPH:\u0012D\ry4ih)FQNJTYpRfk\u000eKi9\u0016F@M]ȧJ\bÓ\u0012\u0015&\u0014'(fp:\u0012\f\u0000\u0016եp] \u0000oA=\u0001L:\u001188\u001b8&I\u00061R\u001d\u0006Qy\"\u0013+DY|*Յ#\u000f\fGz\u001fj\u000bsx-q\u0001a\u000erxVT$\u0004\u001a(Hjp-\u0010z\tUPB]\u0001N#\u0004Ƹ\u0005V\u0018xie04\u0015fZ&{W-C\u000bԔ\u001cL\u0013\u0004\u0017PL3\u0004E \n5\tPF<\u0000e$\u0011ed\u0015\"H\u00146D$\u0018|r.\n\u0010\n\u0019@m\u0015ozU\u0000\u0004ٲR|A\u0018!!4,RטsG\u0004\u000f\u0018\f~\u0016\u000b${\u001b)\u0007s\u0000HjFi\u001c7{\u001dYI,%ug\u000b8a[\u000b8Y:gG\u001d\u0002{VP\ncXeHk@1KN-㡶NE(^\u0016냀M,\nYTF&ydxNtF\u0006@+=V(O\u0003>@ًE9\u0014e&:j˚\u0006\u0015Y\nh\u000bR\u0010;h,>mJ]PW\nͨg y=\u0003LxY\u0015<\b7ʔ\u00010sIVHC9aq#`tL\u001b\u0015z\bN!C\u0007\u0017 \u001atzV>yB\u0013\u001bɜ:Eﱗn\f게\f{)a\u001e,\u001epI@i:PK\u0007k\u0016\u0018dCXF44 s׈\u001c\u0000\u0004uTH[@\t\u001e\u00181\"\u0013\u0011ߊg\u0011*\\L\u0019\u0011\u0015\u0012F\u0013@^tf\u001a\u0005\u0006i?FA,k&%6gK)2H=H\u001ds{c\u0006ƍ3s,\r/Nro:\u000e;遈\u001auGj'\u000f\u0000ت\u00154v@?Ĺ Hf$pH_\u0004Zk\u001fV]sf\rg\r\u0018y3X9f8X\u0005P\f\rWBK[tcϠճi!Z1\u0010?\u0010\u0002\u0000\u00185\u001dDzW0X*!,Bhݨ\u00055\n5\u001e^jw\bR\u0001J\u0000OgAY\u0011[(\u001d \u001d`n{kg\u0002՚D(5\\\u001eTvkh7o\t\u001eȾ\u0012Ⱦs%dcuc=F<6](\u0005WX\u0019N4\u001bU@\n\u0003w \th6Z\bh\u001dXeDS ,jKȳ\u0016{.z>r$'\u0016\n\u0005:\u0010LEifɂI\u0019+g\u0000wV,y\u0016\u0019,@Xd^ȴϸ\\<:pLGE\u0006r@W#~\u0019;}PY-k\rdϙ`\r\u0013\nWk;\u0017\u0000\u001c(\u001aIJGJ*J,gYd\u001ek\u0018l\u0010\u0016\u0019G\u0006\u0017Y\u0003ȾWd(\u00128\u0018\\YN\"S\u000bEF>EE\u0000LB\u0019F'2\u0010*Ur^di=^iw\u0011a*vʧMOq\u0005\u0004\r\u0018\r]?8Ƚ)3sMySsf\u0013|fc\u0006sf<<3KG\u0011@\u001dV\u0016W{\u0011\">2%\bOpw7a|y\u000e\" $Y\n\u000f\u0015d\u0002T\b\u000f\u001dO\u0005\f\u0005\u0003t<\u0016m\u0003*\u000ecǨa7È\b\u0002\u0018Q\u0011KNա\u0018N>lF\u001c\u001aآ?i,1+_71\u001dr\u0018\u0005\u0002uak\u0013龅tyL!\u001c\u001eNO\u0010f`Xdvj\u0006bh'2P*q0>HXE])\u0016F\u001ci+>\u000f&[/f\n@f\u001c4\u001feL ePT,t\u0001\u000fa-Jн5z(y\u0006\u0002\u001c[\u001b'S;eei7I\u001c|t.J\u0018^(;բ\u001e3Y\bjnK\u0015Wk{xoLPe\u0003BWܔDXpD\u0018a*1\u0005A\u00060\n%\u0000\u001a^\u0000(\u0018\u0005Y\u0016G`\b\u0001\u0011*Bw\u001e+yU\f͔9\u001ca83\u0001P\b\u0002\u0015F@j\u0001WJU6\u0005\u0013tqD5BHs\u0017\u0000uE\u00044̑r\r\u000fF12ɸ@I\u0005J֑HK\u0001{IR%Ke\u0003\u0001\u000e8\fZsK\u001f,oK\u00039HvX\f\u0012\u001b\u0005\u001e{z\u001cn\u000f*j \u001e'H\u0018B̞\u0010Cuf+Ze8%4$\u0014xs\u0006-\rX\u0002)2\u000e9\u001eA(2;%\u000fqIw<\u0016\u000fVA3\u0014\n!^J4 ᆌ;n\u001aq\\&Y#D\rơ\u0000@<6\u0010\u0000Dz֣Hp_\u001cqN B\u0004\u000b\u0013%D\u00065T\u0018ݧإ9;{98D\u0002\u0018He%ŝLƇB\u0016xH\u0019\u001cQ`\u00018*nBxaiRT\u0004dĩV\u0004E\t\n%UPEur8\u0018#sqQ#ʰB\u0006\u001abRq+s\u0007pL!\u0002(W\u0010W\u0011H4e:\u0006!J*Bp\r7r(0\u001d\tq\u0010ɤ\u0011!OV8_CJ',l8*oAOZP\u001ae\n+ҟ\ria7iѝl´hXAJڼƃ\u000eٍqgG+z!DEJFIG>!\u0003J\u0016M8$(:\"~v-\u001e\u0014nV#)\u0013\u0004}u\u001bE\u001b6)F}p\u001fz,t\r\u000f\u00196ጋ0fx\fQt\rᰥꤒ\u001d\u001d\u001f|!bF8éJvF2I]\"\u0013튍\"C\u0018\f\u0017P\fiai\u0010N\u00149n\u0000ܤs\u001d]&\r@8G0K8k^&2@Zg'@ s\u001avt8:D\u00037fq\u000fG\u0018B\u0003QvHa qa\u0006&\u001e$\u0006r\u0015]e\u0005\u001b\u0016S˴\b.\u000bIYE\u0005*\u000bAs5xG\u0006\u0005\\\u00005\u0003\rc@N\u0004D\u0016%e\u0014\u0017܄ogjU!1M\u0007+ \u001efhx\u0004\u00112.D\b\"j!%\u0015'Q\u0006wWSV4eNK,\u0018\"k-\u0003X8%&ɓA@\b\u000b8\u0000\f6\f\u0001щ:\"錜,\u001djQ.Y-34(KР \u0005\u0001ˌ|Rx0/\u0012\u000e(.G\u0000\n\u0015vs,(\\\tdӴ~tNn:\\{1\u001dc\u0003'OA\u001e*9Į\b0;tc\u000b\u001eˌ^,Q}J\u001ao$2\u0014I4$\u001fd\u0001IPlWV^!X\u0018oq(p0Fp)]c缰;\u0003jS\u001a-%+\r6 \u00051H4q\u000eL\u0019UGL\u0007$3Ve.71\fr\u001c\u000eF9ЈZC&\nz>Ue_\u001d)z\u0000wGd\u0001C\u0000a䔉)B\u0003=7\u0014'\u001eݨ1a\u001e\u0016)䚔G\u000b7o>\u001dٞ1ЋSh=\u001d콳w\r>Y^FtajS\u0006\u001b1{\u000f7I\nH9]+B~,hCAo:\u0013JCp\u0014\u001a7>\r\u0012\u00007㋃BX\u0016#t<{g%,:3/^ܢMJ&\u000fg=$iux4{p;h6#\u0005j=M\u0012i\u0018DaG\u0004\nB8m\"qPWylyl_elĮC\u0003\u0000`F?!\u0007ت9W\u0016\u0012â+}#\u001e_\u0001x&MrPȠc[aQ\u0010F\u0017JuD\n\u000b\tJD{g?1\u001c>M>bd+0oWeBZ\u0015 r!\u00000\u0000\u0007)[G.UоTVX\f\u001eV\u0015wpoV\bt,\fFҭe\fLz\u0012\u0010}\b\u0002H|fjSbrpׁFO*d\"*;!l96\u0019R\u0018\"/_v|~K\u0012о4$Q ]ԾH\u001fe\u0017Z\u0012\u0000\u0001/(ogzW-N'KQ3\u0003c)+tZ3\"T\u0012JLĘ/\u0000\u000b@TX,\u000elL\u000fI+tksmtή>\u0000\r\u001dA\u000bz[\u0005 =\u0007qE#GY4\u0001k\n/k3\u000eUe\u001aC'B.\u0007cu\u0012Q=6\u0016>j ޅ>\u001d`\u0000v\u0015\u0003G\u0000\u001ex\u0000;\u0000\n\u0003\u0019s\u0002`\u001f\u000f<\u0000g\u001d\u001d\u001d\u000feG1_RPX\u001cj\u0005>ނ|P@Z~\u0016,\u0017*\u000f=sJ\nwM{-coG;}\u0017p=wVJ\u0002\"\u0001\n`\u000fA\u001e]^;_\\eƩ^/K_.\u0000ry}7}Cɾ_uQ{(Q\u001b0\u001a^/}_4\u0013DQ\u0018]Q{\fo\u0000;^{\bE_h2y#\by}\u0007xI\u001d5KC{ˉ{*F\u0010:\u0003d\u0001\u0000\u001e\n=ݔy;(˱\u0013H\u001a~t}$Z\u000eBq\u0000;\u0001\u0010!{!{iT\u001a\u0002TWff|Y˔@3\u000bd\u001c,1\u0019\rA\u0001N#d\u001c\u0001<%+\u0005\u0016H7 NL3\bVh\u0006\u0000Abt\t*\u000f\u0018\\uE]@\u000faf窳%a\"cb\u0004\u000e\u0015\")#P@ĉf\u0004\u0019HXS\u0004wI\u0002\u00028a\u0017H\f\u0002Y\rgF\u0015\u001eh\u000eF\u0002RDX\t\u001cZ\u0002@4\"\"3t\"SmE],<\"[qX\f'YL\u0013Z-2\u0015S3\nkʚ\u001c\u0016΀;<\u0004'n`&CNy¤\u0016\u0007S\u0016\u0017Bп$%\u0003bziLN\u0006\u0000%Cczc0EhL\u0004+{/@H\\\u001cMm\n\u0015p\u001f^UUY|#t\n\u0006FZ}\"\u0011R\u0003Sc\u0000\u0017SzĢ5\b\u0010ˡ\u0010\u0010-\u0014(\u00194 ܈\u0003l숺\f=~\u0000~4L^㢚@\u0005\u0016\u0016!\"/G6\u000ff\u0006;\u001f\u0017\u0004a\u00154\u001d2y\u0000i^\u00199`\u0012\u0015\u0011؝0\u0006\"\u0018Z\u0010Š\n<\u0004S >H`8Ɖ1dRb-g[ȶ#f$($JŃX[+cz#cxŨ?ňBMj2?\u0001PJ\rt5\u001d\u00108\u0012\u000e\u0012\u0000D;+LA^\u0001C%\u0007\u0014t\bn\u0010|_\t-J\u0014\u001e+\tZ}q\u000b0't#RH\fL4\u0016\u0018L\u0005\tJ(o\u0000\u0017li\n*TH-n\rF\u001a:1ߝ:tA|M\f1\u000f\r\u001e\tzhXY$\u0014\u0003]Z)#S\f\u001ak\u00052X7r4d\u0007B-3#Q\bE(rSXxZ\"ZJ94,|2\u0000\u000f%+3\u001f+EP<(\u001fJ:i\u0004ՙ%\u001c>yh.\u0002cjUuͬJk.SZn\b\u0003Ó1\u0002Bk\u001cpf5%\u0002#0f븄qQ_{aY㱷@3Ո@C\"РҚ-\u0000+DZVc*\u00028|\u000bS9/\u0013׺\f\u000e\u0003\u001a\u0004Pi\u000f%\u0010\u001e;\u0004u,^\f#\u0003w5p\u0001`-ȡZ5Y#κl=k\u0000e\u000b6KkBx<ⴼ\u0016QP$TK\"UE\u0017\u0003ui\u001dA\\V%9z?\u0001V-9\u00123$\u001dm\bi\u0013﯌ۚ\u0016\\q\u0019Tq\u0017(\u0019\u0010\u001b\u0013fu*\u0002%zT\u0005{\u000eM\u0004\" 8!\rٶD\u001eJ\u0015ٰ\u0019*>@Z_\u001b`\u000bnlWے\u0016co\u0004q\u001br\bb\u001eͻ+\u0004B\u0018Xpr\u001c\u0001UͺͤF'3\u00039\u0005Oс%ٛv.nΤ!V\"\u000e\u0002G\u001cM\u001e͖A(A;2\u001ewFƇN#\u0000\u000f׵\u0010p\raW\u00044f\u0003%\u0017\u0001$o\u0002\u0012aq\"qs\u001aO1<\u00132\u001e\u001c\u0000it4#m+\u0017D\fPxe`\u0018)\u001d\u001a]wD\t\u001fKS{:\"M*2?%Hg\u0010\u0011\f{LS\u0015y.\u0015@\u000e;VI^(f\u0014@\u001bĈ\f8\u0004Ԯ9`t\u0003谺6u\u0016DoUM\u0007\u0010)\u000f<@M6&\u0018} \u0018ԇ':\u0019\u000fc䝂’W 9\u000bF:>>Y5\u0007W@'p\u0006˴ \u0018z9\b09ʄvO=&'\u001eQ`\b(ihM\u001b\u001c$J\u0016XY>\u0013&\u0004!iA\u0006\u0005\u000b'qZmS:P\u001aI\nf{L]rq=w\u0000}I\fP\u0014[\u0007\\^-j&ܓ\u001fqȇKAKJLk\u0011\u0002\u0015=1\u001cr1!;RhG\u0018&\f@,%\r&6\tT\u0014J0F'\u0001D<\"Ņz}=پ\u001e\u0007\u0011==؈MBL]ʗ\u0007n\rdv\u000bmD2\u0019fQaG@\u0004Cz[t:\u0012\u0014H\u0012ם<\u00006\u0006j\u0015\u0017j'XC\u0019ڛay]\u0012\u0017Do?'C$>kپ~7땎;\u0019 \tE 2%!W$D\u0004#j4\nR\u0002\u00115#\u0002`\u0006E+\u0000x J[\u0010\"=\u001f6z\u0006DQ\u0005j}\"ksqh_-wt#\u0003m\u0014\u000b}=\u0003}阐U\r)Tpd02CP\u0012\bE\u001dQ\u0007\u0002I\u0019}\u0001NV`i17\u0016\u0016j,J靴\u001c\u0014\u001c\u0016\"\\Lc$ =\u000bo(\u0006ه5I+&\fL+\u0003Aૢh_%h_T/\fËU\u001dIHN*\u001d&`ٔ+¬\f4\nȄE\u0002\u0019^\u0012=&^x펏x\t\u000e\u0005\u0011$ڳUEk\fT^;y\u001e;7>f9U~k g`e_ش\u001a\f*\u0010Xw\u0015\";Cgl\u0017`/\u0014c\u001bu\u0002\u0004`$\u0000•\u0000\u0005\u0004`\u000fx\tލ\"\u0000_#\u0000{\u0010\u0001o\u0013\u0004`+\u0010\u0002\u0000{#\u0000V{\u001f޾eUgrW\u001d$\u001ec\u001b\u0006\u0001@\bl\u0000Nb.[P\u001dB\u0017Msq\u001es)R?i\u001dc\u0003\u0015\u0001W\u0002\\\u0002\n`o.+*O\u0011\u001b\u00039^}\u0015x}d;\u001e{S8\u0019\u0007\u001c5\u000eƍk[_\u0010ﶄwxc\"W\u001cڿ\u001e`\u0002X׾:]E=@3L\u0019%E@s@3o@3QĀffkF(\u0019\"!'`&YB\bh&\u0018Y\u0003u\u0005\u0006\u0013W4ɇ\u000e_xPXDZ\f\u001c=:T4\u001dbU\u001f\u0013\u0000\r\u0011p`<\u0017hv\u001f\u0016h\u0014h\u0005N4\u0003-\u0012hQ\u0011hf\u0000\u001dl\u0013\u000fh\u0018#0ldSt\u0002\u0011\b\\cř$SC-\u001d\u0002=ӄ>?p`z\u0010\u0002[\u0002˃E\u0007b1:H\"\r\u0002--DfBs<\u0014J\u0002\u001e\u0002\u0005y+O4+񜵹jг5E\u001e\r\u0014\u00128֋!ȰtrAdSnjYLA\n-{\u0011A\f5:50\th!&Ci\u0016\u0015okKHbɻtT~p\u0001o\u001c}b|GR1^\t<%\u0014I^,L\u0002\u001d격tQ)I\u0006\u001c\u0019\u0003-)yex>\u00155@\u0001\u0000=\tV\u0010a%R\r4`\u0014\u000b$?@prZIk*IvEޛ@l\u000fk\f\u001bzܰc\f6R\u0004\u00057}Elo H9\"|spT?Z,X&Ą\u0004o\u0003\u0001C\u0005\u0013:FD\u001asC8\u001c}a!\u0004\u001e;Zwi6y~`xi \tt2\u0012\u0002t\\h+fDEv|JPrLj,5z)\u0016eL.c+)\u001f&\n@$]\u001a\"q\u0010+]E.\u001f.<ܪ&\u00101[G\u0019\u001a\u0000\u0002\u001d\u0000\u00196kI@\u0010\u0004)\tR\u0011\u000eY2\u001c:v؀>LPȺ@*\u001eʬr\f\u0000qAKsYx8sѕ>\u001feגvfwK}Ӧ\u0001ew@\u0005:\u000bfJ5\b,/\u0001\u0011\n\u001e38 h\u001bm\u0003 Fk\bItȉPC Sy\u0018P#\r\u0011\\6v)\u000b)\rJO-\u001b)1R[McC#‹F𝪖\u0000l'\u000bX\r8e58W@+\u0000sZkf\u0001FlCE\u0000\b\u0006Dhg\u0002\\Au)Zfe\u0018y\u0014J\u001a&5ui\u000f%MQPr\u0000\u0012e\u0006\u0006v6_\u0000\u0007M(ԅ\ty*IY\u0000,!^\u0016\u0002iB-l\u0011IRcc1\u001aBj1(!W\u0010Ć\tVТgĜ\nԁz\u0017\u0004\u0007E\u0003jKr\u00131y;\u000e\u0004cga\u0010ڗ\u0006VFP71\u001cf\u0000S>ҝ:}\f\u0010b\u001c\u0002(r\bs\u0013\u0000\u0011>8X}p\u001d\u0014)2+,@NJ\bʅRH#\u0007e\fz:\u0018K\fzE\"㓜X\u00149\u001b\u000fxu)dT\u0003=1̩H\u000b)\f\u0000b)$\f\u0013ZK\u0005@m(XZ4޶V`M\u001b\u001al\u0004\nv>!F\u00114#P[jtG!؂u}i)\\j\u00118HC4\"\r\u00154Υ9^\u00079\u0015\u0004\u0004Y\u000b\u0011ZZ%q\u0018M\tP\b8\u0016\u0018\u0004d<\u001e!]eb\u001e\"G٠CSK\u0007,͢U\\)\u000eaw_\u0011]$!]l7kP\u000b˨\u0003\f2e\u001eȠZ\u001fSB8%™p>\u000eh\u000bkU` \u000bt2R%\bҊ\u000bǻE,Of~\u0001yлS\u0005\u001d\u000fS \u0013ɐ<2A8z`Gu\bQtH\"Ax!);@\\\u0000U\f\n)\u001b\u001fr:t^%e\u0012\u000616\"\u000eR\\\u0004E߱\u0002Y*hN=p\u0016\u0018F]\u001e¾\u0015\u001dB[B\u0005Z\u0016~`b$eBH<&h\u0018\u0000)%\u0001\u0000<\u0012d\u0018I4\bL\u000e+4\t\fήfB\u0001\flI\u0002M܈^E}'òp\n\u0002q<\u0006Y]o8-\u0007\u0014\u001fD&k#J\u0019s\u0003VcQJ6Q\u0006q\u0010G)@\u001f\bebƾrr\u001c2\u0001,\u0007.\u0017i9\u0005^)5pgs\u0015\u0003w[Ai{)f\u001b=\u0004cn@\u001cpZA緦|\\s#\u0006#\u000e\u0002vh4\f$gRh, u,\u0006\u0004˰t\u000b\u000br/B\u001c\u000b\u0006(.\bo10,ɮ6ؒnsqp\u00041\u0018\u001eT\u001b\u0007*7|\f9.ѯzzL\u0013r,,xSwP.D\u0013M\\ADڨ\u0014'.\u0005Fx\u0010\u0004\u0001cD\u0017Œ\u0000r6$(\u0015\u0002z\u000b;$[!~\u0012Ƞ\n\u0015+h\u0014]qi)E!\rV\u001c\u0014lkI\r>zqJ\u001d\u0012NNR\u0015\u0019\th%}z8vY(ÐU7\ti \u0011$.Nd+ƲYd.6oP:a\u000fE\u0005D\u001a\u001bʰ\u001ay=\u0017ő,R\r{\n[j_ˈOh=9M]\u0018\u0018\u00001\næ_aeQb4,\u00066\u0016\u000b*IQU2\u001f\u000eS\u001cyU\u00063 䙼۵:ٚr\u0003A2#ҏj$\tSQpt\u001d@х\u0018S\u000bD{\u0002/Dž\u0000$\u0013'\u001a@^x\u0004\u0018McU\u00127lR2f\u0002\u0011\tI\u0000:\f)\u0012\u0011XѮjD#\u0002k\u0012.r\u0005 >\u0002\u000ftHNOYY4F1:[V\u0003\u001dh_{쿶!H{\faBS}f\u0006:)&B)+K\u000f\u0011\u0003d\u0017F\u0010\u0000B6W80\u0018)\u000e4ȃR]^Y\u0001rHIt\\o\u000f Ps!Y\u00054m\u000b\u001a\u001amyp퀼\r\u0007%[B2Y>\u001e\u0004FQz\u001f\u0004+Yh9\bT|~\u0007*\u0011%'RIe)\u0015v:4\u001bnġZH\u0014\u001dnSJ\u0003$?U\u0011(\u001cA\u0017-Hgd|\u001fKᓌ\u0002M:\u001b\u001a:{\"ذB5\u0018!U\u0011*nJF\t_\u0019iVp6^\u0004Fa\u0004\u001bh9jߩ\u00174\nBj\\C\u00160>\u0013HEπE\u0007\u0006&Ap_+k}J\"\b\u0010\u0011\u0006\tV!1oq܆RX\u0016T\u0000Ǻ$ɨHR٧\u001ffBmZe°da<|ĊdJk\u0012Z\u0012~\u000f{\fflR@wA%'~\u0019\"=\\\fm}>\u0013FmqP\tt]\u000e))Uc\u0001!Y \\)\t\u0007\u0001{c߼<}>`j*\t\b\u000fZ9\u001aUELJ=\u0019$7VJlоe\"\u0007ZU\u0016eaSRGrز21paf_\u001b?a\u001aٿACgR!\u001eseF-)#}D\tD4($e4e߲\u001aψS\u0013\u001a־CN\u001dkvCJʾ,\u0019Ȥ:~qt\u0012zk_x4Lh^__{M_Ư\u001ds_{$_\u0002\u0004\u0005~ \t/z_;v>\r#\u0012Ar>\u000fSCmо&o- ٧\u0004]\u0012\u0002\u0000%\u0011{\u0007\u0000`\u0001\u0000\u0007w\u0007A\u000eo,'\u001dO\u0000De\u0002\u001b\u001c\u0013np\u0000vR4\u0001ܨ\u0004(%=\u0000ٳaxVy\u0005G~lV=ͬoW~\u0000쨤\u00023PLFT\u0000\u0001X\u0001=\u0002\u0012\u0014'\u0000;L@\u0001j\u0001C8\u000bc\u0002`\u001f\u000b]L)\u0000,\u0000u\u0002`\u0007N]#\u0000N\u0006Q{\u0004\u000f,k\u000ff}fkg̾%؜h\u0006\u0000@P#f@Su@Oq@\u0015Ȁf!\u00018\u0000\u00054s;\u00054<\nh(\u000bhHJ\u0002m\u0011\u0004\u000e]_h\u001d\u00006yw@Q\u001b\u0005\b\tn\r(\n*\u001d\u0006L((`\"\u00038\u0000`?f\u0017R얆\u0005\u0005A\u0004\n4\u000b\u001b'\u0004$\u00049\u0003yLFw\u0003ep\u000foT5\u0019'xh|)HdD+E\tx\u0003_*d2\u0014*\bW`Mr[\u0007W\u0001c\u001eѧ!!}7\u0000nI\u0010\u0011i/?q\u00193=AoX\u0006\u0000=jp\u000f ~o\u000eR\u0010\u0015h1R'<\u001d\u0002vH#\u001d/ɍ\u0015(%\u00013\u0015s_(\u0001\u0001 \u0018\b` \u001c\f\u000bC\u0007\u0000C\u0014h@\b%5ZmU\fB1`*7`h\u00101\u000bS4Ԡ WC%(h\u0017ċQdl\u0002-rp\u001fu\u001f,P.\u0002DJﶙ@%Ss9\u00135-0Z\u0018hjF\u0001\u0011B\bw?0V\u0014q_\u0017ءKO@w:!rڧk\u000bk.IS&V\u0000P/YokbI8\u000bnm\u001bH\r\u000b\u0006E{\u0000O\u0012fkUƖ*u\b'l,ZؖZ\u001cr\u000bLUz?tm\t\u0013UP\u0017(1\u0003z6SOD\u000e>}~LG+hj\u001a\u001eNL:4\u000f\u000e\u0013H/*2\u001aHws9Hֻ`\u000b\"\u0002qy!=\u0006\u0014ZX@P{\u0004v%J\u001b\u0015B3+\u0010l9#ҤN\t6L\u0002\u0014\u0011k\r\u00022Ѭuj\u0018ZCSrkKE\u0011YPj/ɛ/\u0006`\u001aJl\u0002y*\u0014\"~&CCqHyf\u0013f\u000119B'd|1\u0018Ջ͓F x\u0019a`1\r\u000bK\u0005\u0013;hr:\u0019\u0012N(\u0018U(\u0007\u0019}Ô\u001591a@tY\rS\u0000PԠĩ\u0017?_4%.\u0015W\u0013ڪ(x!`u/;)\u0017#QAO!ٰfRS\u0006`R\u001940#\u0006|\u001fߥ\u00021CYFF\u0002ǟ\u0004\u0007BҹQarb\b\t}2\u0002'q\u001bԚꠉQ3FC\u0006)H5\u0000nk\u0003{\u0012\u0007Pqz\f\u001a,\\\"\u0014}LTT.p\u0016'\r\u0004\u0012lxa䚆/\u0013\u001aP\u000f#Yk\tr8uCp\f\u0006˰F\u001f,@-f>\u0019\b@sZz?pP\u0014u\u0000^Se5S݁\u0007\u0011.\\e`\u0005k\"{er\u0002 DJ&)O44\u0001Z=*DP>㈴ ZmE\u0018AJ+rRqwb8Fw'T\u001a`-\f\u0000$\"\u0018g\u0002\b\u0004,1J\tG'R\u0013\u0013IS\"\n3\u0013\u0000\u0007VAt.O\u000e\u0001N|>S_0V{a:9\u0011\\%\u001a&\u000b\u001aЙp\u0011ƿ\u000eOJ'\u001fX nM288Bqą**\u00018\bT\u0002D\"m\u0010\u0010\u0007\\Hi\u000f v\fNy\u0014N[&fLG|$?\u0000|(UqK~k\u001f\u001fZ\u0004q\u0005/t\u0011>t\u00145ug9D\u0002\b\u000fY\u001c8D׮WM\u0017\u0013O\u000f%,B$\u0012H\u0000|rG0\u0012\u0007\u0014\u0002\u001d-Tz$\n\u0000YIJtG\u000e >q\u0004eA c\u0007\u001ef4\u001b x!N4x\u0014l\u0016NV\u001e9\u001d\u001bJ\u0001\u0017\u0019Ip\u000f\u001de[xV5\u001d!\u001590aDB3q擦\\Mn`uy\u00182%?\u0004DT\u001dJpqm?\u000b\u00040aA%;A\u000ep`\u0017R\u0007\"F3\u0005\u001c\u0010ugP\u0012\u0001=#\u001b`n*Qw&ƒ'/\")\u001e:喠\u0015\u001du\"\u0002,6 (㛹t*cP״4`K8;$H5z\u0012Ҋ\u0011\u0006z\\\u0011z4tcH&\tBd\u000f*\"v\u000e\u0006)\u000f#\u0019eH\u0006G\"\u0016\u0012.l\u001c+\u000fCG`{,ݥQ\u001e\u0001T4)\u001bA\u001ce\b_Tƹ\fϢX#\u0013ܭA\u0013иb}OT\u0019~|:9\r6ыk0)\\J\u0005\u000eWO\u0005TXj\n\u0015\"vu>}XU\u000e>ґ02PEUrln\u0007)4\rzAq{3\t\u0000>$\u0015\u0003R\u001aQ\u0019$\u0004\u0002qK\u000eL0uȝ\"p\"5@:H\"+D4+@W\t?\u0017~80e藆\u0018qߡ+g%\u0006k,R=,MOxW4rZYb\fqO]\u0017n䔎jd)3v~Mu;\"v\u0019/]T2\\\u000b\u0004]0\u000b|\u001e􊨩S\u0017DVvwV\u0003]0o\u0000㫒N\u0005Წs\u001en57$+LK6H\u0000$\u0012q\\jʭy\u000b\u001b)p\"$Ӏ\twŶ\u0012a@\u0010Н6_\u0002oa[8LT,\u0004&̽\u0013Ѻ6Y\r(\u0004ȓgʄD\"UOXY#6Y;NN~)bJP\r\u0014\\!rWMu7Y)J\u0003`I]~.\u0000~j3KŪ\u0015l\u0011̬\u0000\u0004\u000foGYvr@\u0000VpTگ)y;Y%\u0005.^3\u0011\u0015jaMzj/K\u0018\b%U!SʼnrQ+YjBk\u0000r\u001eƽU\u0003\u0007¤'uvci{2ƑRwؘѦYI3\u001987c(\u001e\u0018q\u000e\u0019Ʊe\u0003!\u001b\u0000Yo\u0012\u0004-\u0004bDfa 1\u0001\u0002\u001d\u0016XfB~W&ϡ_dwm\rfV\rU|02\tI`2pk\u001dP׌&[8uM\u0005]t\u0006.~\u00059N&(\u000eS\"]9ي<&@oI5\u0015\u000f\u0002dT\u0010,6n\u0007\u0007x\u0006\b\u000f\\IQ2PdJ\u000e)sX2Rđ\u0015\u0014\u0000\u0014L?]\u0018%eN\u0004h\f˰˲T<;FB]S0ȝq)\r\u0005(~+\u0013\u0019YdI\u000e1\u0018|\u000bQi\u001d\u0012\"շB\r\u0007\u001b꒓v\u0005V`e(D\u00013~פ<4%\u0003\u0004\bj!*(3_䟟>aŔ \u0012%F\u0011dMN^\r\u0013.*\u001f[FĽ\u0010\u0015ٍO2f\u0015Q\u0010\u001e^\u000f6igd\u000e2GV\u0001\u0014`\u001bw5T\nuC ۢ\u0012\b=N4\u0014/eGz6]\u0003Ё\rS\u001e$5UlCd\u0007Yp5\u0012u`\u0007\\\u0018s\"\t\u0006\u0004ұvm`M\u0010Xl~7\r\u0003<\t^rVH\u001d\u000fi\u0011(\r\"y\u0016ͪ\u0003\u0019\u0011\u0000\u0000\u0000\u0019\b H%H\nHgS#\u0004P!/L\"Y|\u001cH\u0019=83\u0003!\u0001Ʉwq$QX-F\\dYv$\u0005{]@bP\u001e\u00161A*\u0014)c`թi6D\r\u00178K'~4$50Y12\u0017\t<8\u0003\u0018L\u000b\u0001Ef\u0007\rB\u0003\b\u0000N:(FrU`\u001a%*\u0004\u0000uc@,$\u0006VوܰVB1…\u001c\\Z(2h)2֐ $i 終\u000b\u0012Mk(7q4*Ohaz\u0003xVN٣\u0017:Ԡ\u0018Pء\b\u001e\ni=@)@eU$\u00178]q\t.:Y-\u0005\u0004p(!88D&E\u0012>/ؔ\u001dK2e?&v\"3^u\u000bͅ\u0019RY\u001a`)ZtD6\"Ӎu\u001ali'\u000e\u0005\u000b\u000ezi|\u0014\"@hREj-gUtj\u0005\b\u0002#%Ɋ\u00125t\u0011fr7Z\u000bAv\u001a\u0004 2ZB\u000b\f\b\u001czt\u0005yPŽlD\u0013sr(\u0013刟tQpgFa!iCHbUv͉h\u0005\u0019t\t\fhB\u000edUKj%5,vщ\u0005lYԖv=ޢ\u0006gR!$R\n!6\bN+\u001cψ\"Svi)O(-x U&]RV7Ý,\fN)\u0003m\u0003G\r9\u0007\u0011ȠA\u0006ZtX;4\f@H\u0006hZ\u0005\u001c?\u0002`\t\"D5\bE\u001f,\\e.?\b\u001d4+F-P\u0012gB\u0002\u0005@\u0015\u001e#HCV`P$Y\u001eМ*03\u001f\u000b\u0014f\u0010'@\u001dV\u0000\"ua\u000bX#6\f+PJB\u001f\u00112Sa\u0003\u0001ci_R\tV\u0011\u001cp,,S\\TH9\nHr\u0014HӅf΄s0\u0005W0\u0019HTm\u000e\u0010#\n/\u000e\u0006\u0004oĄ^\u0010a)\u0000Efia\u001a#\u0006ɑW\u001ce\u001f>\u000b5\u001dq\u0013\u001fn>/n:t1bT0d\u0003\u0019dU\"\u0005\u00034KZ pǠ~y&\u0000\u0004^\r\u0010)\u0018\u0001C͒p+3L\u0000@QLJ(Kx h\u0019q,\\C:2RC\t6BW\u001c\u00000\u0015x\u0002¥V\t\u0011@\u0001\u001cpNj\ty\u000e\u001d?/|\u0010KiAl6D\u0013uJ\f!\neHb\u000b\u001b\r$5\u00004>K(4i+i\u0000G\u00141ՄS\u000fhm\u0019d8d>AgA,cZvU%vvJ\u0007vACrhW\u001b75u3g,rR\u001d$\u001dg0L{\\]rg?Y \u000bw\u001bXd\u0011D̔T\u000b`\u0016ĭ6\u000e'\\0\u0003I3>n\u001dtf\u0004> Qkv6\u0015f\u001c\u0005P\u0004\u0003\u0017\u0003Y5;f2\u0001\u0004_\u001e|UvRFTvD\u0003|FbAxD\tta^_ŘD\"7BDD\u0010&\bRs`\r&2[J 1\u00162q2qݾTN\u0015{$N7\"\"Љ쿔\"L}A\u001dqކNd\u001f\u0013\u0003C\u0017!i}\u0004\u0018}=C\u00025ɹw\u0003ə\u001b\u0016T9hS93dP\fp \u0005:\u001f\u0006K_7(3>\u0014tN:vz4\u0018LI\u000b!Ʈ\u001fc?|*c'\u0001V{\u000ek#o:\r\u0000\u001e\u0012\u0004(iFń\u000fZB\u00146\u0001Qh38~l\n:\u0007\u0013R7\u001e\f|L\u0005D\u000fӅ!wދ=\r02@\r\\\u000b@T\u0015\u000blb\u0001d\u0002QB\bq\u001c\b|\u001a\u0004\u000f!r&\u0010\u0000\u000bݗ \u0019c\u001f YQi7t\u001byj\u001bw\r&+\u0004\u0004I8֭Onם&|>\u000f\u000f?^e@[y Q^h=Z\b\\`[f\u0004&3@5V\"$\u0006)\f)\f)\n&\u0017e;Q4{x\u0006.*ΑG\u0015G9elCMz\b OH!X:\u0018q\u0000K\u0011S\u0007\u0004E4pa-4Se\u0012\u0012&t\u0014PYyZc^r;\f\b\u001f̬v\u0001\u000eⁱVnZ\u0005E0l\u0005\u0004?ZĂB<\u0017\n\u0019=%\u0001QtA߿\u000e\u001cj\u0007ĸ >'BH\u00001Nk\u0018\u001c0@1f@UȽF\u0013Oȏ@ʎ+.ΐ4%s\u000bT-N\u001emLl~\u0018*\u0019n\u000e#2CHw\u001c,\u0013\u0001\u0010!K\u0011\u0005\t1\u0013\b\u0014\bX\b\u000fB\u00137\u00105ET(:\u001a+J@:9!\u000f\u001fNJ\u001cLJh)H\u0010P%fJ\t\u0013%S5qgiBPu\u0016'VJ\u001bUYH39\\\rHÀ$5ţO\r%V\u0011c\u0016\u001e\u0019\u0004=6\u0010=2fA;\u001f\u001dNю\u001ac\n\u001am#!}e`lw]bkibEÜԟx2`\u0004}\u001aDO|W/\u000fM9+\u0002\u0015!\u0013\u000f\u000bߜ\"\u0002OS=J\n@\u001clQ\u000f_Xq?U>?WqY,/]s\bE+\fCb;a?@e%Ǡe#u!M7\f)[Yz!\u001e\tK\u000fji1GrJ\u0003MĪ+\u0018eLDW\u0000\u0000rA\u000b\u0001&\u001caC\u0004ђp=y\"\u0003\fK;\u000b[Lp\u0005-;h\u0019+ZN7֧8\u001dOq:T+#\fK^x~>\u0006\u00009s\u000f(\u0019|\u001acrڴ\u0000*\u00117\u0005S'\n\u001a\"@4v\n\bk\u001dTnݐbI{*<2>\u001b[80J&\u0007q,\u0011`\u0015faH\u0013(\u0014#\b\u0001\u0000X;ҧ\u000fc\u001c\u0011r\u001dT\u001d\u0014\u000e*&>$T\u0000x\u0000\u0013#bT8\nX\u0000\"\u0010*뺉&!IYȫ\u000bLr`hO`t?dv\u0003_*\u0014\u0018\u001cS\\>6}ygJH+\t\u0006L4\u0011\u0017>(.\r\u0007j-\u0003u\u0003՜\u0007\u0003\u0004\u0017\"Z]N*ukg1V:\t\u0014N3[̨Sj'6\u000e\u00198\u0012u5þ^\u0004\u0006y5\u0003\u0014߱\u0000p\u0011V/D\u001b>N#PO\"ă\u0012\u0013'S\u0018m\u001by:5!X\u0012@,\u0006g\r%HK`G%V+bA5Q,ORJ\u001bZ\u0019߻F>/\u0004`ڒ`\u0003\u0003\u001de\u0006\u0006豧︇\u00186\u0019H\n>C\u001a'eB\u0003\u00038\u0004R\n\u0019\u0007G(\u0006hE@L\u0013[w\b\u0011]\u000ffMubSyY7h\u000b\u0014v]g\u00004\u0000\u000e&M.8\u0019\u0001md\u0006\u0013\u0014\u001b4X\u00008N.yd\f*3\u0014Nl1?*\u000fАH\u0012x-t\u0007zDh\u0010\u0001'\\K_,:𩘌1\u000e7E!4\\yP0]\tsi\u001dL\u0006,H\n.ѐ*ӪIJ\u001bY\t3!x\u0018\u001b 6!\u0004J\u001dr\u0017fWS\u0003N\u0018Dt\u001dp\u0001i8\\Q\u0000\u0011h0|K\u0000*Ӂj׋>H\u0018E76\u0011N8\u0018Pg02XX\u0019C4K0\u0002'wL\u0002R|RQ\r\u0017AI@)z\u001eyS4W(8  \u0001n]y\u0001\u0004Gh\u0010\u00100RUl\u0000'L\u0013\u001fO*p\u000fԚYƨh5E\f4\u0018k@h+WDZ<^q\u0003\u0018b*2\u0002`r)Q\u001c\u001e\u0000pz^Upml\u0007\u0007/8M\u000e1\u0005`y\u0013 O\u0014\u000e!B\u0002(u\u001fcZUZUX4pH)\u0018sBc)QF0Z0\u0012\u0000l@-lY`q\u001c\u0001\u0016\u000fXz:t\\>x鬉#\u0016q͎V\u0010xt\na^/*.$\f-D\u0000VlH\u0005H7RH\"\u001aC%ĭ%+\u00164i\u0012Jx4gxwAU\"[+%f]\u0014{q\r\n\u0015\u0010H\u0016?<\u0010\u0014:?\fN16\u0003\u001a\u0013덫\u0010\u0010\u0010Ǵ ՈϴB)!\u0019\u0014\u0004\bQ\u0006gO\u000e*#\u0017\u0015_4Kf,V]yT%tU\rp$MyX\u000f8Lgt\u001cb4A4V\u001dȼ8:sT\u0011$#ϖ|\t\nx\u0005\u0004Kp,\u000bb/\u0017j_|HTL\u0002DJ0rgtf\u0006)v&ġͷq=\u001fIVkCb\u0001IZ}Ũ\t<$\u0014K\u0014B\u0002{\u001e\u0016\u0001\u0014nOƬV9$F!\b?\f\u001dV<\u001cGzV\u0002RtbSш\u0018>\u001dd\u0010*Ȇ\u0016gQS\u0002Jjy/*@\u0014^k16Wiį\u001b繅\u00116?Qlzu6\u0006U*rNUj/%\u0015\ta\u000eX2l \u0001bH+Rh\b\u0014`!\u0012p\u001eLO\u0002LZb)%r̥&b/-yhsEs\u000by.\u0000:\u0003K-\u0015˳pPRAq\u0011ߞ*K>\u0018>D\rI筢_G)7N0a9ɣ1 1wTp\u0003bv\u0014\u001a_\u0010\u0012\u000f\u0016\u0011\u0003\u0018\rv<%@mo\u0012m'%\u0011#qwk\t\u0018.6\u001d\u0006\u0012f=PU\u0013\u000e@U\u000e7\u0016/|\u0001\u0004L\u0004\u001dPW\u000fp\u0001[vI\u0001dbxlԩ\u001b>g>%굓F3oL'9H\u001d\u001f8AIu\u0014A~hB%\u001e*K;\u0018\u001bS>\u0013HѠu܍,\u001bV(j7\r\u00144\u001ajF#Qi]\u0002\u000e\u001ej‡[\u0011=yJ]\u001bD\u000f v:A&JΛ\"LlS\tj\",N\u0018\u000eak2kNi\u0010\u0017T/@p@0h\u0001qAV.Xpоp{\u0002\u0014iv\u001cޠ=R=X\u001d\u0005 \u0001ɇ\r]\u0002h#ٻz\b5\u000feu6l\u0003/\u001c\u0012&\u0013ajdk\u0019P7\u0001]\n_)FK\u001dcS2t2;b2{\u0004\u0019ig_xQ\u0018<{|g/}xgo1 W9evK\u000b}\u000e?f\u0019ܣX.\u001a'\u001a\u0017\u0003\u0000@MT^\b\n\u0006\b4\u0007V@T\u0000\\\u001eBMͰ\u0015Hft-$srgS6:D\u0007\u0003xwC\u001c4\u0010\u0006\u0002l\t\u0016\bTn9\u0012M\u0000\u0018&W+\u001fT\u0018/\u001bIb$ϒQ<'B,x \rES'3%G\u0001HNB\u001f`~ f;w# K\u0010\tJF\u0014LJ143Τw1du/)W8_$H'\b\tL`\u001d\u00011nr[pb\u001a\u0015%\u0019.\u0018a\u0013ZrQ\u000e-(!%\r\bgË7abD.1ߐHzeķ\rz|ܰZ&\u001aTI\\?\u001cK\u001aU:y$'\u0010]5X.1a7\u0015%>#Q\u0013bK\"':<\u0016樢\u0012+Jb\u0018zr]z*c+c\u0005\u0013^YIHwc(2֥\u001cfjTL6Źaf\u0015 0\t\u0014q\u001ftp]$N*\nBz\u000eQq\u0011Nm&\u001b8\u000f&\r\u0013\u0016t8\u0012\u0010)`t\u0018\feDJv[;(͋\u0005RG*1\u0001#\tT)jT\t-\u0013X\u001df퐔\u0018<\u00179*}\u0016?k\rq\t+Ud\u0015\u000b\u0000Vc\u0018Z;\u0003vb\u0014#|Fq^1\u0002=^BC\nd\t22&D1C-\u001aRaɀD_f0\u0002%\u0010S:~\u0005$\"-*\\\u0014VR%\u0013?nhnC\u0018hU/G3+ہ^I\">\u0018\u0005)\u000f|p@,FTL\u0015\u0000Щuyi.\u0003\u000en\f\"z7\u0011\u00044V\u0002\u0019\u0001;-ǣqu3Y\u001bGY\u001b~'\u0007k=\u0019\u0006WX\u0000dk6'Gc\u001d\u0004\u0003\u0005,r\u0018\u0000\u0012\u0006W\u0000.T!ʤh,\u001bf4M\u000b%\fHTJX4<\u0003ـ>pH\\Ě#V$56uZMX\u000f[\u0004B+Ij`\u0010U\u000f]\u0018䒐f3\u000e\u000b7\u0010\"+o-ПΪ@\u00109]E<9m)9x\u001a8\u001b\u00193h>\u000f\u000b\u0013S@Ĺ\u0003-K\t\u000f\u000emz{}\u0004\u0014\"72|\u0019\u0012/\u000bT`HE\u0018#^?\n\u0012\t\n&\u0014B\u0019\u000f*k\u0010y-W\br~`i6n3B~r\bo(\t\tr\u0005\u0011I\u0016E-5\u0016\u0000e\u0014BA\u0011\u0001FG\u0011G,,Ѧ\u0002N\u0007.\u0015\u0006\u0006+A\u0018Ofp\tc6h\to(o\u0011N\")|3KU\bZղU^1b\u0000!\rh%\u000e\u0012IsPڌT@]P \n\u001djje\u00118\u0007\fg\rC2\u0003WF\u000bc(\u0012N,ڻ}\u0007q}䱻\u0010mBh\u0011D\u001dH-X68\u001e2ጐB1\b\r'\f\u0019b\u0011wy\u000e\u0010!յAl<:NTb],\bU,\n&Ph~\u0016&\u0019\u001b}\u0002\u001d8<\b뗁4\u0010dfi& ϱω4I*\u0012\n\u001f\r@X\f(\u0015E\f\u0013\u0014k\n1ˍgE{\u0011\u0016\u000e\u0014\u0017R\u0007c~\u0006\tlE\u000epXF\t4\b̈a\"&# \u00035]]\u0011Z\u0011\rӭDtN\u000f\u0002'B%!z\u0011~cʴz\u0014bˑ/R.B3^\\>d+\u0012qb\u0003N`B\ruy\u0011tx\u001c\u001d=|\u0006H#/Zqj\u0011$pC6\t\u0015%Bq;\u0011b\u0014&'\u00156;B:\u0015vao\u0016\u0003”#p2ɓwI(\u0002B&)Zg\u0002d\n \u0001\u0019݊Ʃ\u001a=GL\u0016u\u001c&\r\u001fe4ָf\"X=s\u000bqW\u0017$\bə\"CJ\u0005\"%\tc\"\u0016\u0014Q\u0000h\u001b*\u0000Hc\u0019j[^h-W\fB#4\u0014#8\\b`\u001af~||ۼH\"R\n7\u000fS\u0001u0u\u0005p!E{A\u00103:\u0015\t)\u001a\u00102lhN$1YH32[-@\tۜA\\\u0005l]Nŗ%\u0005VE=4\u0013\u0017$\u000f8\u000ex,\u0001G\u001a2Nw\u0007/\fA$*\u001c,(sh3c\u000f0\u0013n\u0015-f:1V@\u001d\u0001u<\t\btPf!E\u0015\u001d&!=LfR\fDXb\u000b*\u0013)i9H/\u0001\u001f\"}f\u0007\u0016RϦ$\u0015Di\u0015*Ђꐁ\u000b4DDŽ#6`H7J$\u0007\bgyâX[ȫ+\u000e{Xs\u001cۇϼJ\t'Pc\u0017.׈\u0004^\u000fI\"ZDK>+^Q\u0004u)'#Ģ6C\u000be\u001d5\u0005\u0001\u000b\u00029U\b{Rɰ\u0017cVj5\u0014sT{-\u0011DzZ\b]\u0011y>ڝ\u0016qc\u0000Hd\u0015@@\u001d21V\n%Jۥ`i jiCt2=-B%مgDu״ BF\u001cb/M9\ts4sޞAB\u0011a\u0004\u001c/>_}V0fO{R}^\r8@y\u0002%$li$88Th0dp(<7{a\u0005\u001ap+r\u0019!b,}ggQkZ\u000b.4g^#\u0006u:\tq:\u000eqtΎ\u0018;gM!\u0011j]\n|\u000760[x1:\u001f:\u0013\u0018*\t)*L\u0011\u0012W`\u0007O\b$\u0010C\u0014\u0017ε!\u000e8\f&$.\u0002\u0002@~7S\u0017\u001dG_\u000ec('6\u00023F@\u0001j\f\u0000yA\u0017\u0004.s\u0002!\u0004\\M\n^L4~3\u000btU]24\u0018\u0014\\,=8[\n\u001e\u000b\u0006`:ehfb@63OË\u0010*P^x\u0015ST\u000f6=:ލp\u001bIy[\u0005A>\u001de-:ۀܛ\u0018\n\r\u0016\u0013Zel\u000eS-ΞMA(\u001dgORuFC=t\u0011מ8<\u0010ڈ\u001f̱%\u0013} \fj\u0015V\u0016\"L{\u0002\u00022(k\u0003\u0014+J\u001a+I؇a\u0011Q\u001e7XLgNBGsN8Tw\u0014\u000fϲ\u0003k#?\u0019}\u0007\b\u0017\bVC\r\u00029\u000b+x\b\u001dB'D44^\u001c]\u0016\u0000\u0011Gi0n.Ez\rY\u000b>Ia+\\\u0002b:P䉡5:p2\u001e\f\u001a܌\u0018Q(=\"\u0013̅#\u0016\u000bG\u000bI…É\u000bIŅ*\u0010j~* 2\u0012fAK}\u001cA˨)@lK`Z򦨓\u0012\"GVe\u0003f f*iQX8\u0010)!2sQuP1b\u0010\u0014EjL`\u00044Z\u0019>kU\u0000\u0007\bIj*E34G\u0011\f4${lyLi\u00176Y\nZpL@\u0019sA_\u001a\t@9ATzA438{:@\u0013\u0004\u001a\n\u0001@h\u0018R8{g/\nQMe -L\u0000X*kU_\tMMXPd\u001a\u0017\tN.Z]\u0018b%+x͋\u0017\u0004)>0\b1ʹ\u0002!F\u00075\b(l\\1B\f+\u0018A.VZ2E@=\u0005(\u0001u(p\u0011\n\u001e\n)4hԋG\u001b\b\u0018\b\u0017ĥ[Y\u0012\u000bb}ɅL\u0005ծl-*Y\u0016\u001dDor!C\u0006n!\u000fLw\u0001\u0005tQɄ\u0010F \u0018k+\bt`LP\"+V\u0016\u0004\u001dO䂓\u0000\u000bL\"\u0016-Y\u0005\u0005\u0016l\u0017^BjrXkq\u0011\u0004]\u0005SK}\u0005\u0005\u0004c\u0016\u0004\"\u001d\u0001\u000e6~`\f6\u0007ⰸ\rc\u000b//\u0002j)\u0005jrl\u0014IɬMh\u0001r\u0012\u0007F!fX=\ru3G`\u0000z`ؗ+9*\u0003F\u001cqEhb)E\"\n\u0003B\u000fJ]\u0018DJKap.\u0000VQ\f\bĘW%ԝE8<@!8I6=\u001d\rgY\u0018^\u0015<^\u00019\u0018\u0010\u0019L_QW\u001cμa\u0012,^\u0006^6\fEF\u0001I\n]\u0019nRA6E\u0019c@11J\u0006\u0004[]bq\u00114\u0012\u0014P\u001cɪI\u0010ybY\u0012\u001dsa\u0014\u0012\r 2\u00188\u0016\r\"0\u0007\u00113܁Dkj\u0012>+E\u0001\\Z61\u0004\u000b2@\u00192h{ &\u001fԘ\u001ft6V\u001b\u0000c\u0012>\u0007\u0006R6_UhfTNmfTlx-\u0015\u0007-ƬHABJ\u00058<\u001c$8\u001910@b\u001d?\tΰ\"mng\rZP-z!\u0016!G\\3.khԣ @w\u0007&$V<\b)]䳬\b!\u0017\u000b\b>=j\u0005\u0006V\t\r-\u0019S\u0018X\u001b2h\"\u0015\u0010gT\u0001\"\u001b⅗8b4qBSƱ,\n\n\u001fͦJD]TdA&\u001c'3'F`\u0010b4\\\u001b:L}\u001eRה!\n\u0015\u0013\f$!'E\u0012a\u0010\u0010..2\u0004؏A9\u0012\u0004\u001f\u0000&\u0005\u0011\u0001\u0012>sAD\nE5&1O\u0016,\n\u0013[\u0018RhJ\u0017$3 \u001cL\fE\u0019\r\u0019Հ\u000e\n\u001aǸ\u001a;$*]\u0003\u0003 >[$\f\"\u0001\b\u0006I)J\u0014\u0004*v\u0016\n\u0003|Vc+:<ζPB(\u0002PZZѿ\u0005@\u0016Ri2\u0018`86|ʃEcp(\u001fG\u001a\u001e\u001b5y!W\u001d-YS'N\u0001|kHژ]\u0011M$ N~h()*\u001dP2\u0019v\ne}l\r\u001a\u0006yjsaڱ\u0010|0[ppK'Hc!xpT!FRf\u0015\tW\"t\u001c*\t\u0005#\u00139\u0018ic\fJA}I3)l4F*b,icqaV\u0014XFHe&\u0018!&WDZTr3\u00052S(RT\u0017a\u001b ,\u00169\u000b\u0012l\u0004@P\"\"ӎH24!N#L0F\u0004\u0015\u0004l&7T<\u000e`\u0006&\u0000\u0003\fn\u00053U,ȊI7\u00111-Tg\u0007yA\u0004\t\u0004:8n?됆8D&Py(\\\u0017\u0005BU*\u0001\u000b>VIܹv\u0015Tp,X\u000e\rN}&\u0010\tD'fš9\u0002L%0\u0004dPDRS\u0002%\r}\u001bCpxas)\f\r\u0015\b%#LԢJ\u001c\u001aT>XB\u00011\u001bmXK\u0001\u0005tF3C\u0013n:\u001ct\u0018[/sFu|iYT푴\u0014@\u001d7$CR\u000f$2\f[^UCuxɟ\u001eFz\baRN`Iqr\u001a9+8\fXg6\u0013Iagd}\u0012򜡀I>`\"@C\u0012]‘\ne{S@%F)6u>{ʠ\u0019E0P\u0018b{R_$d-V\u0007yw\u0001E\u0006()lDg\u0011P\r\u0011Hg\u00186?&*K.5BfJxe$o>,\nm-Ԩ$)9U\u0001{RZ\u0010dZl.\u000e\bl\u001c{-\u0014h\u0006sgc5l\u001e?ߡ:f}jH\u0018\u0015A\u001bA79,i\u0005PB\u0016cX>C, ^K^\b\n\nU];n?\u000bYg\u0015.:Bii\u0012r#:\u000b%D!bLւ.\\\u0016򼜄\nqWzByA~j:^u)o1r7\u0007ޝG8>+)s\u001cq\fܠ'\u001f\u0015\u0017JvTo@\u0015\fFp8\u001bT1|(\u001b8\u0002׬bp\u0007\"e\u0002/RKt\n\u0001{F>NVAf^`޾Z.o1}v<>\u0018\u001e0o\u0017w{{,}\\\u0019ܮ%L>&Χ\u00026\u001eit]E\u001dZ$56U\u001c\u001b\u0011(\u001aL\u0000b\b\u0010\u0002w\r\u0003;Л\u0014\nn!۞\u001cm\u0003~nFm\u0007kk[lkm\u0017\u0007$\fal^k<\u0018*\u0003\u0002$3[D\u0003\u0007\u0019\u001ecT\u001c؝^\u000eblgC\r\u0013t\u001ekCX/A\u0017l~\f]\u0003\u0004\u0004X1D\u0003A1@%x(\f&V\u0013􁋥v\u0000\u0004(ܱ\u001b6\n[B\u0017tP02%\u0019$\u001a۪\u001b\u000f8\u0001r9cbpƁҠ!纩L7*\u001fvm\u0016\u0002T;\u001dԞƞ=SCBB>i?\u001e6|?mC,\u001d\u0006R;r\b.x9\u0005-p(p-籝{|\u0002Rډn\t\u00026$R\u001e.\tg\f0ߔ!T\u001a:(G\u0000\r&)-\u001f\u0010t\nE4\u001bAA#AGr\u0001k7k+\u00173}L:]Zu\u0017NL=\u0005D\u0001X\u0010V~u|\u0000]XiK\u0004E,p\u0001n6\t\u0011h3>_ ?\"s\u0013§,\u0006L\f\u001c(EjXU0\"#\\Eb}|\\\u0012/2B\u0014\u0010LM07\u0005\"_j(@Vݗ\u0014 J\u0014\u0006\u0012\u0002ǐ\u000b[\bqI\u0013e\u0002ʢ*\u0015fFi%]&KCNv\f\u001dt/J0\tZ\"QAp+集\u001b3>}\u0001dc\u000bZ\u001eD1\u000fx\u0015V(~\u0001ɻ\u0001d|w0`rq\u0006\u001ab@$('-$\u001e%Mʗ\"&ژ\u0001TY}bC\u0011MX\u000b\u0004i\u0019,t35oZ\u0000Q\u000bA0\f}\u0002id\f\b؄\u0011 \u001aRP\"\u0013JAq\bɇp5$\ba\u001a\u0019\u001c\u0000\u001cڥ\t`\b7\u0004\u0004\r\u0015\u001b@\tۿs‚\bW{Ŋ\u0016\u0016\u0015jG/^0##\u0010ы8\tP\r\u0003V\n>3e&\u000ecq@l\u0013P)\u0000~;\u001dJ\u0015\u001ednAV\u000f\u0018\u0001du\u0016\u001b!>NDh\u0004\b\\!%KdHnh>I$\u001b\u000b\u001b\u0010J42Ink2\u000f\u0000`\u001eX2\u0001\r\u0010\u0019y]Ȁ\u0004WGV2`X\u0013\u001a\u0003#\u0010\u0007HS$`MODnlH\u0002FMv\u0005wը\u0003\u000e3o1\u0014ۃ7\u001c\u0011z\b#!&>\u001c\u000f>\u0000\u0002\u000e@g)\u0001\u001ft\u0000!P,~p\u0000\u0014T/\r~t\f\u0012:\u001c \u0002_NL:RaBӃLA!\fH\u000e\\~qHJ\u0014K(\\\u001d\u0017[\b \u00199c̀Z\u0001S\u0001ȃ\f\u0016j3\u0010@\u001eqc,fB\u0016BH`\u000b\u0017*@\nL\u000fs]4aB\u0003\u001eD\u0007ArbX\u0001(^p@0\u0018ơl&Dߓe\fP\u001e@\u0018\u000e/8\u0015\u0012|K%\"KxԲ\u0016<\u0007L)\u0002\f\u0014pa*Wz`6R\u0012ttt\r|T\u0004\tN\u0010%/_!_mKhQ\u0004@.e\u0012\r%\u001aB.\fBdL\u0004\"\u001bP\u0001U8@UC!w\u0010kI0\u000bV,\\Ш)5i\u0005{3b|\u0010i|5Xn\u001a,7\u0011X~\u0000U\r͙\u000ec\u001dz=n,{D;~\\%\u0004$iAgh!\u001aN9\u0010h\u0006=\u0013|斯\u0003I\u0015'[P\u0004rqw>4F4M\u001ai\tH+Kh:&͛+A%96~Ƥ\u0013:*,Ot\u0012X3a&\u001a\u000e<\u001c9*\u001a=z0\u001e`\u001dHK\u001f\u0012L̘8]=0E~:\u001b`q\u0014=\nHR\u0006PTŘCZ,*X)X>\u001eC\u000b\u0018ɮV\u0013L8\u001ft9|.w4X\u0000\b`\rm\u0014\u0001RSABUN4R@Uu!W-3V\u000eY!Z\r8׺CF\u001d\u000bd\u0017\u0005_1\u0010{z<\u001f\u000f IÆX(\u0011k4C⦞\u0002To.K/_h/e^\u0006\u0011{0]Q\u0015\u000by |\u0005B8Ia\u000e೓1q,|\u0006\u0011qK,\u0013&]\u0013lL#\u0002~r#\\Ťv.4e]rԞ9jܭH\u0019c\u000eU\rf\by7hfSDWpM%\u001aqi\u0004g\tmsJ\u000e8^$b[i\u0004\baQ#\t{iAr\u001aN:F*$W!qPMgp\u0000\t4仄\u0005\u001e\u001a\u000e\n\u0018\n}`\u000fbh\u0015Qc\u0003>c\u0006|o\u0013mē\u000f@27\r42\u0002>$aRF\u0006؁\u0016jJgBE\u001fL\u001eW\u0001\bS\u0018\u001cʈJAgB\f\u0010\u0007p\u0014+\u0002DW\u0007bvC\u0000-\u0002hW3K+35\u0000;EV`QB\u0000A|-\u001a\u001d\u000bis\\hF\u0016S\"\u000eVg-ΜV\"L\b\u0003U'B`ԢP3VbKSƯe`C|o3Рo#\bʨ'Qʟ+O@< C*@I \u00072\n$\u0018/ԣ*\u0001\u0003\u0010r+Ldži8J\u001b\u0015\u0017\u001c\"nP!:~1Q/!xZJ\u0007\b_+iT%4$b\n\u001fգ\\Y\"a\u00163\u0003i>?\u0007Nʻ\u0012R&@{0Fq\u000eb*\rQU\u001a[\u001dr0w(\u0003hZ/mCs'rMH$y>[&+ck&X\u000b5/\fn\r\b\u001c\u001d\u0004VhBa8\u0012h7o)T6*\t\u001aV\u001f\u00197yuUD\u0012\u0011z\u0012F1i\u0014Q$@ \u0001\u00050-\u0002*]93Q`ZxT|Y\u000e\u001a\u0018\u0011C7Ki\u0018:\n\u0016\u0012\u0018C*!\u0000^0>:d`RP|/\u0003 \u0010\u0002\u000ek\rAJ\t_]*\u0015GFJPHQFg\rc\b\u0003V+Q$\u0015T3E\u001cmF\u00076'L&\u0000З\u001c\u001a*66@W\u0003\u0006}7\u0003V: ,t\u0018\u001b\u000b6^,pUҹ \rSqhYaipd bD¢\u0018EV4 \u0005iZ_*b\u0012t#B\u001bL\u0005,\u001f\n'v4`{u\u0005\u0003TU\u001f\u0019\u0017T\u000bu\\)0h@\u0003\u0012,\u0015S\u0002\u000e\u0006\u001bQ=WE1L` \"\u00182X5^\u0015\u0010\u0015\\\rAD+\"I9+'\u0004@YA\u0004Jr9Vy\bgg4eh/袳~@iX)~4}=\u0012$sm,*\u001a$мD\u0006乴\u0006xixd\u0003n3L:t=xf\u0001\u0018rn\u0018\u0004ZKC$\u0017ԝ9\u000fL8%\u0010pp\"i9bUa\u0014@n\u001b6]>V$$j%Q>\u001c*`I\u0018r°\u000biea-ͦ,;Ď~\u001b\u0015rav\u0007_\rE\u0000F5pO, \n%a+P\u0016\u001eG\naCrHT\u000fn\n/\u0005*\u0007bHTt\u0005%s\u0012X]\fi5ٱ\u0005Ֆ\u0010_^k\u0011V\"N<[mq\u0017O[XggyՋ(\u001a\r\u0017O\u000e\u0015\u001ep\u0017 \u001e\u0005\u0006R!\u001e]8\u00032\n{\u0018@G\u0012I6!\u0014HYN,l\u001b(leB,g\u0001Z=^-%PZ{avpy9\u0001\f\bbșQ\f/v\u0012\u000e[\u0013\bʉ\\d%IH\u0005\bj>s1\u001c:m<[t\u0003\rM(\f\\\u0012b\rJRR°KŸa\u000e/Qx(\n\u0007\u0012E\u001774\rϼP\u0006Ȫ\r#\u001ch\u0013;\u0018V0T^\u0016!'\u001a\u0002y@Lڗ\u0010\b>[5\u0013a󉂝PuM+\u0001\u0012\u0012E:i{29\u0010\bX0\u00125iH4cN<\u000eցk\u000ft\u0011g\u001e$ĽPnX듴 +DLXKNFS|ց\u0012*L-x$U\u0010(J\u00065M\u0013\u001d\u00063<\u0002\u001dh\u001e'g\u001eWkӈ!\"\u0010K\fi$NؘH:R8HeJ\u0002d3\u0016k\u0012{F*\u0006\f\fz\u001d*(6\u0000I5QMn\u0010\" )Iɐd\u0013#\u001bH\b)0aت@+e\u000b-\u0012t\u0003tѺBq=\u0010\"4'}aeu&#:ԩCp/#{u>\u000e\u0015g>eH\b<\u001b8.LP^\fO\f+Z\u0017aP;C\u000454\u0012(H)M\u0005lTɨ)\u0011`r}W\u0013`:\u0018\n̔Yys\u001dMg\u001e~\u0002(\u0001)WQk\r`\u0004Vr!\u001eIXL>C݈D7\u001b\u0015\u0000$Oޞ2kYb\u001c̋\u0018y!\u001c>g4cZQ\n Z(\u000fJY&IU;XJa`)Acs\u0010w.(~iy})ͷTl%I풀v3\u0005p;*\u000eiھr\u0007\u0012UaW6\u001a\u0003\u0002\u0014P鑧}4\u0012#po>;ŷ*\u0011Fγ\u0011\u0010#sl\u0011\u0012\f]vk:U\u001d\u0002҂,\u001cC\u0019\u00005y<[\u0013IRly>\u00055 y.\u0010۴86>{\biGCIs\u0019ZP.\u0000Ѵ\u0016\u0015+\u0019\u0005b \u001d)\u0003|C\u000el&\u0007\u0012C)dVmv|\u001d|1nPgVI\"zv=2=U\u0018޵bS[\u0002\u0003%\u0005bP@<\u0000CJz:Fj x\u001d+\u000b\u0019JeZI%;#5=S^5dg9!>)k\u000002WvD݃ɲ窱&\u0018Kv\u00006\u0007\b\u0019{\u0012yU\u001b\u001f)+!V\u0015\u001bΣ7ږvV\u001eZ;\u001d\f\u0003Љ\u001d\u001f\u0011J>;rO\\ُ}\u0014\u0005\u001eűP9\u000bm6\u0000\u0017{aVb7֋\u001f!ƺXh44g\u0016\u001cK\u00119ss\u0015J97&E\u0015R\tP\u0011d4p̀\u0019}\u0010\u000e ľ#`_O\\8\r=^\u001ayo\u0014#%\bvE&\u0000v\u0002!E_/5>m+z Ѵ\u0004b<\u001ch'@\f\t\u0005\u0010Ŭ\u0015 IrW# `͔X[:K<^'sR뙮}g\b_M1o\u0015\u0006\u0012wB>^\u0017݋=\u0010\r\u0000:\u0000yz\f`\u0002\u001a'nZ5Mc\u0007@<\u0013$iE\bKR\u001a`\u0013#!)U3\u0016U\u00053+w\u0002ټNxMk^_p\t\u001c}&\u0000^/M=֪끍\u0001\u0003\u0000``c \u001bV\\Q0T_xF&0\u001a\u0015\u000fP\u0016cYh#v&Ů]Ʌvb]]jsΑ]|m\u0013\u001c\u0003\u0003cNz\u0016{,\u00038_\u00024?j0\rv\u0012,G\u001aܿM\u0007\u000b \u0018ȑ`\u00141E\u000fda,ciKEȸ\rq\u0003:^{\u001a\\'5\u0014*\u0013GL\u0012a>\u0010\u0018Z\u001d\u000e\u0000*\u00014H\u0015w^\u0014\u0001U\u0002\u001a\u0002\u0001\u0013#}u\u0014k~.\u0014<\u001e,v R&l\u00042}&p\u0018d4&/5q:\u001e\u0000`N\u0010)\u0012\u0013@b#\u0019@,i\u0000m]\\s\u0017\u0019ֹKX1\r\u0010˖\f T\t`-grt>@Tj\u0005\"\u0012Q\u00150-/>c]\u001d\u001c޾[or\u0000\u0005儘k$T\u0003a^\rKGN[\u001f$Ge\t\u0003\u000f\u0012idN&0`̺Ԯ\u0002ǘ(\u0001m\"\u000f6\u0010b\u0016M`\u0016\r-Űa\u0003\u0007\u0016\nNzE<197\u000ezl#\u001f\u0007KoLL\bj8JPذ\u0005I!F\u001096\u0002\u001erlFʱe>iW҂\u0013\u0012`\u001c[\u000bm\u0000\u001d\u000f\u0014ȉ|1\u0000\r\u0002\f\u0000`\u001eaI_*ע\\!\u00077&bGt|\u0018\u000f\u0012\tv\u0002j\u000e\\?]i% EHM4\" ~# j#4/22ʿ\u001cw}ݦ\u000b\u0012b<\u0016x\u001d%,|\u0015A7\\\r\b jC\u001cq3%\u0010\u00187\u0011[ռ\u0012ӓ\u0006\u0019[E$R^b\\Х`\fԴ;\u0003%&\u0014\tK-„]\u001arh\u0013=A*.a\u0000\u001a3\u0000\u0007cǁ-Q\u0012t]%0\u000fCJvhri!x\f\bTfNA!i\u001a\"k艥\u00193eryKcߎ-t\u0017ͽo3\t!f`A\u0000,ߠGpPyhNTbgJ/3H> զ\u0012#1\u0016>L$\u001f(W(\u0011\u0014i\u0010\u0007stLAOIٜ\u000b\u0002\u0007\u0000\u0004\u0012X'\u0018n7E1W*FRE.,U;pg\u0001\u001d\u0011t,U%\u0010\u000bӊn[\ti{\u001d\u0014)_T\u0018Q$F@҈H<\b,=\u001feDv: \u001dAv I1\b,\f*\r0ޙk1/>g\u001b\u0004*\u0006\u0005\u0005\"0T,i3\u001ab*mhMԃ!\n5\u0005\u0011K\tN\u0000DZ0\u001f\f`W`=2bNj\bԢ.\ty\u0002g\u0013&Q{ppA\tv\fIf~\u001a?\u001d\u001c֟c)Ҝ{\u0002PtAW\u0004M@H$:B#!\u0017B\t(ױ>V3Z\u0012ٹ\".ظ\u0012u~Zt]\u0013ยCq\t߲7c\f\\s|0$)Z\u0005\u001a|Ne=\\eVR\u0000N}\u0006HWj\u0018\u0002\u0010ITE@\u0005ݩ\u0005\\(i\u001at,)YOm\n\u0019D\u0001V`e\u0004M\u0004N+F\u0016W`xr\u0018Hg\u0000\u001a\rwٜN\tq4\u0015\u0014 \u0001D\u0007\u0000\u001bPgE.t/\u0014zuH֗K\u0013N!t\t\u0005FhQ_+]\f\u0004w[\f\u0014;Iף0\t\u00157|];h\u0006{Pk\u0001AhŒ\u0010¨b,\b<\u0012R!m=h}\u0010<:8\u00067}\u001d\u000b\u0011'\u001c>109\u0002B^qiiuiliDZWE\u0004\u0015\n\u0001\u0006\u000bb@ ?\u0004V\u0002\t}\"\nlJ!\u00155\u001bIW\"fNj\u00178\u001b\u0010v(\u00008C\u0003g(\u001e6NZ`F_QE'\t\u0013%$qĠ\u0012B\u0012l@bQ*P\u001389Dn TH\u0005\u0002*VTy3OLvfVlJ4n\u0000 &ggs`^[\u0018\u0015B:2\u0006X\u00113\u0005x7\f \u001b^\u0010v\u0018A;\u00181\u00197g&\u0012\u0018L+!G`b\u0010\u0014-u҂D\u0007\u0015\u0010\u000f\u000fc,BC4\u0015imv;B v^VS!h |q\u000b%'\u000evp\u0005@((1F(xI}Om,^*T0\u0010\u0003tƦ4n\u001dv=\"\rB@db\u000f\u001a޵\u0010jCzF`\b\u001aGC\u0013ICX\u001c{\u0011d,u\r\u0016/\u0001e9?>\fUG\ti\u000f|W2gj-S\u001b\u0014R^?\u0014\u001bl\u00135\\0beZb\\gpz\u0004S3#\u001fR3Iqh)\\\u000f\u001eHΫ4ޞT?\"G\u0005qD:q$\u001e(]1T1\u0010aw *Lu:3\u0006mDj\u001aAl\u00049qy\u0000\u0004nҾ\u0001ic\u000e*\u0010,B\t\u0015&|\u000e$\n!?\r\u0016*%H'hRՖ\u0014,\u000fQl.X&y$D\"\bC@L1RC*Z3y\u001c1y\u0011O]<[\u001aR)\u0015Pb\u0017cE!և2zZx\u0007.{`Mx\u0006\u0013#\u0013O1hb&I>@XUV,\u0005x-Z\\>3|B5(W[2/y\u000b`\u0019g\u0000[q{숸=]@}n\u0017E_bB\u0002\u0018Ϣ\\\u0014X!-_*_Wԕǥjz*3r~]@\u0003\u001d\u0000!bSmgNV\u0004%lMd$Rt\u0003xՋj)AߋRP~VU^\u001a^g\u0016\u00139^\u001f!])z\u000b\u0013'xx1cn0^E\u0017͋\u0001J\u0014(He\tx\u0015{>6||\u000eB\u0005,\t(3sf8H\n~\u0011'PuIu:z:ȕw1]g\u0015o$WY\fIS\u0006\f;6\u0000\tIMc\u0019\u0011i0`\t\b+p7aM\u0013P\u0016w\u00135\u0006,\u0015/[L_wM\u000e\u0005m\u0001ϡL\u001eK&Z\u0019Lj3QoiͻV\u0002\u0011\u0005\u0000\u0007tz\u0000\u001d3= pAqz7\n\u0000\t$\u0005h\u001ehツi\u001cU\u0002(\nx\"߯gmcyn{\u0002y\u0002v|Vµ\u0004#\u0019\u000bɈF:@\u0019\u001a-=(j/6;f%`q5\\C\"xXnl 2\u0016\u001c\u0006%AB\u0010;D\u0015g|\u001e\u0001|<_'\tw!\u0018ZZ؊aC\u0007bϤ\u0007U\u00124,4V4\u0017\u0019\u000b2\r\u0001\u0012:0]z3U8t;iJtj'\u001b\u000f_\u0004A%N::\u001a\u001c!BAw$\u0013y>_-«tl\u0007G+\u00147 \rɎ\u0000y\u0001X\rC\"\u000f\u0012?rT#4*QSq8YN@K\u0007ۢ\u001eKduЭx\u0000\"\u0013\u000fUqg$O8L8Lę>-\u0006g($W\u0013ST\fNC[n\u0005\u000e\u0007;E\u00000<|\t!@\u00063\u0007\u0010\u0014au\u0001Qf\u0000\u0002\u0000T'͗G\u0012\u0000q\u0018lp\u0010\u0000X’s_,1ұ3\baAR\u001cX>\nEHY\u0000\u0000Ay>:ʹP8'\bJhPrt\\R\u0014\"l _\t`\u0011q&>\u00140\u0010:\b\u0003\u001c>\f+\u0019+V\">C5<\u0010Eו0S:ݐnAJaU>+0ϐ\u001bq\u0006\u000e_,QrQDgn>0-DŽT.p<\u0018\u001a\u0001t\b1)\n4\u0004TZ\u001cH\u0004X\tXZcOh\u0013\u0011\u000b\r\u001b_C\u001e8=\u0011\u0003i9\u0013)E)\u000f\u001eS\u0006\u001d9\r:^3V\"L$}F\t]\rr\u0015b8\u000e%c|\u0010)\u0010\u001c\u000442(\u0007z@pJRy*WV}\u001d:\b\u0012\u0001Y+8k*lK-!W?\u0012U\u0003\u000eiZE/<\u000eThPTK\u000fK\u0013KB!\u000f\u0000cKK噕É0\u0011v\u0019\u001a?9\u0016fW&\\S2!VkV-R#E\u00158U%8s%ڊ,\f\u0016akV6\u0012ֵqK\u0000H\u0000BFr{Kh\u0000G\u0012j\u000fUڜ>[\u0019\u0004<|RiJI\rD\u0018tq@)myJfVV\u0015K\u001d@\u0015zR\u0002R̟'טV\rlF\u0019,Qż)Z\u0003\\eq[/f_@ڼn\b\u0014Åx\u0007\nJBE\u0006q\rF`NV\u0013VgJYՒ6\u0005KJ\u000b1\u000b,)8ҕ`>Y`DPx\\Ue[\u001aj\u0006N1\tUQ8PKR̝q\t[\u001c\u0012F\no$Ҽ<\r!\r\u0006\u0013N0q\u0006WIJ\u0010\u0001!L\"\u0003pQ\u0014^98PxN^n`rs6ц5WFhXRPod9\u001aÂ\f\u0002`kE>jIq.pp\u0004N\u00124o\u0015P\u0014\f6\u0005X8 \bT\u0006A\"\u001fgH\u0012'\u0017%d,1Z*\fdO@l\u0016G!t\f\u001b&8i_L+&\u0013\u0003,wK&>yvŏJ{;\u001d%\u0011#\u001e\u0011]/as䵃oi\r\u0002\u0011/ YF\u0015\\&Dt9Yt\u0014R)-K`'\u00163+Xl0>A\u0006\b\b\u0002J*\\\u001cb7D2(/\u0018v@#ư\u0007I\u0003.\tb\u0015i8bI\u0010qMH|\u0013!mlR\u001cV\"!s9\u0000qxf\u0018\u0019\\\b\u001a7v z\u0018\t\u0014nvB!HkA(\u001b\u000bI\f\u0014bl\u0000g&DRQi:TޱP&\f0Jb\"BiiYbiycyS\u00016EAΆ\u001di\u0007ZMd\u000e\u001d\u0006|#|#|\u0000mT]ZPJ\u0014\\V)SD\u0014PY\u001c!\f\u000f#5pJgs`Fp\u0017TÀ\u0012\u001bj:=\r\u0000\"\u0019\"\u000e#\u0011CF,\u001a\u001br[\u0000/\u0005;\u0001#t\u0002%*\u0007:hr+\u001fTjq!i\u0002\b1\u000e\u0013\u0010 ,\u0012ƻf\n\bs\u0002{k޵B>*iAZC\u0015Q\"r\u0001\b\u001b6,\u0004\u0015wLŘBtBǀҌz\b1\n\u0011HIٗ\u001fpG;ڣE)d\u001eH\"g!҂d\u0018$baNɄ8Iꈂ4aX\f!\u0011@pL؂+ef,cϔP\u0000Ie|%=\u0016\r\u00051VI$sNIMOH6&\u0017\u0014єlO#{l\u0001̕dW|?N.}\u0001yD\t\u0013됚@D<0<\u0001W Z\u0007\u0011ӹ2&rn8P\\)`\u0004aﻓHeE\u0018Pa\u001674\u000fЛxڽ\u001e4WS\u001aX'O$ \r!E>s.I\u001e\u001cŦ\u0012\u0005gQj\\\u001dB\u0012Y\".BUMm=\u001cc\u000fn.V\u0019,z=TFt\u0013\u0002y\u0012PƤ!E\u0018\u001d,l7%$\u000b1cz@\u0012M\nbJZk\\\u00063s\bmW>7Ddc=$:G\"3&W\u0005ާaQdhn>&Im\u001e̩\u0002x~XL*\u0005k2\u001dZ\u000e]tl \u0019~PP\u0017\u0010YPZ\u0015퐥\u0011\\Iv-\u0002:t/*Λý\u0002\u0011!Ij\u000b{bC/}{D{;kkq{`p{j}&9t\bx)\t%\u001eeA>#TL̊\u0016l\u000fK*v9\u0005]#lxL\u001bP\u001cErOkl:kx\u0013@g@J`\u001a\u0010Ź]H29j\u0010j\u000fV\u00119\u0010\u0003B>\u0013<\u000ej\u0007\u001cj\u0017\u000eS$\r'zԼ\u0003*\rC-\nBH53\u0004:DTB\u0017Hex\u001cD::fs;Cn\bCHhWeHg\u0002$\u0017\u0011+vQ:\u0017V3\u0000i>Q\u000f\u001a\u0006`|&d\u000ec@Q\u001acJD0|\f\u0004\nq*\u0003\b>\u00104eghBe\u0007c_A=f\u0017qDO:#4{f\u001aoSvUhQPv`,{ߥ\u0000E\u001d@\u0000y^\"^T\\\u0003\u0003}\u0018ƈ5.2&a9MG\u0010\u001ecj\u001f;K\u000eG\u000b\u0016\u0002 *}\u0001dg\u00037LP\u001e˜dO\u001eAq\rh!2\u0018{#\u001a\"\u0010\u0004 \u0001\u000b\t\u0001z`a7ڡIq\u000e$\u001e@AK|\u000e\u000b\u001byPNbߤ\rfb-\u0019M3\u000f{:atK\\ķ`\u0010rzHHVQ!OA\f>Ca/wTaSlؽM\u000e;,= =\u0016a\u001f8\u001d4\b;j0\b{\u0005a_t&Nc`3\u000fP٫PL\u0001cn\tAZIC\u0012d\u0000\u00070\u0001`r\u0006h`\u000f,B8)\u0018\u0005F`\u0007.\u001f\u0005\\\u0005;\bb]\u0016\n\rc\u0005;\\P\tn`\u001f\u0010D\u000f\u0001\u0000V= P^SUYԲc\u0002>\u001fCt(e\u0004>@P\nA\u000bw6Ki}\u0002\u0014ݗ_k~\u001d7ٯ9뱍u\u000fAF%uw@|\u0005 ziT\u0000\u001dL\u0000,\u00078Aԛf(p\u001b^7-%an\u0010MY60JM\n\u000er.\u0013\"\\N(\u00160$\u0015c߱\u000b\u0012,`i0N\u0001>k\u0018\u001b`\u000326@{\u0012xzLl\u0000P\u0001OB%\u00121\u0006\u0002\u000e&$֋@\u0014fE\u0012lڪ\u0001id\u0013`\ro\\\u0011Npa?\u00038[*1\u0004+F#Z-\\3#Xv.\u001bcs\u0015\u0000ifK @\u0011\u0002'cq>S\u0017\u0001u:Bd(ɡ*\u0014*&\u000e\u0003n\n\u0019]\u0003\u0018u\b\u000b\bd\u0001\r(.'4\u0005\u0013uʲ\u0010'\"sK^4bD\u0000ѺGL.fP\u001b!lNHD*n_lwKm\u0017`r\nA7qʲBK\u0001Ic\u0005V\u001fo񺯣p{gB\u00002\u0006k')$\b:!EX(dnh\u0003\u00119R\u000b/pW\u001b\u001f\u0004`T\u001a##&\u0000%<\u0014\u0004}2 A¡R^W[P-u4ϒ#Uck!'QBeR6ʹPCI\u0003v'fpF-1A7\u001d\u0007*\f$W\u0015eRI2K \u0000ɐg\u0013\u0015oF\u0013diRZbe\u001cE\u0010\t\u00166\t&(\u0000\u0018\u00071\u0013†D8\u001cSAD\u0014_F\u0000,9{rN\u000erN$n\u0006\u0010\u0001MvI\u0014Ӫs*ki\b\u0004L\bW\u0010T.?`G\u001b\u0012\u0007yW\u0006i1ӍS\f\u000f攧1[\u0013\u0011lE\u0002\u000eʕ\b$\u0010׹\"R/\u0010\f\u001d\u0019Hlhᄭg\bBm \\\u0018:'!\u0018G~7&\u0006\u0014:\u001f\f/\u0006ӌkP\u0017l;YBxL\"u#c\b\b\u0014\\\u00011\u001fE!kf3ʱ\u0014纥\u0014*\u0002:\u001aiue\u0016\f\u0016\u0004ak\u000evqK0L:`\\:\u00008`*``֤\u0003Ӣ~\r|qOk\u0019eVL\b\u0001@9\n4\u001e\u0003@#E\u00026!_\u0010o\u001f<@XuXK\u000ea\u0017fM%\u0005\r\n[\u000b4!D\\\u001eٿ\u0013`f\u0000\u0011v\u0007fT\u0019\u001a$\u0012sJ\b6\u0000\u0013[(B8\nէT|څ2\u0001q\u0006ȅ\u001384.?0Dg\u0011x\u0011\rJܴ`\u0012ѵs2Y\u0018O\\\u000f;;\u000e\u0002\\\u000bH>|ge\u00008\\+Nb)^\u0011\u001bV\u0013\u0012\"\u0010R3¹в(db~V)y\u001c\f*X\u001bHp|\u0001irĤvb\u0002S$\nH\u0003RT6\u0017X\u000e#cT);IF@ŤčCsTg!9\u0011s\"\u00100\u0000:I\u0005CZi\u0019DYyEE\u0011s6\"\rI\u001d^#\u001cV\u0013;\u0006#F{#\u0006Mƥ\u0019J\u0014u&6rAUfd\u000e\u0007O\u0012`5H1\"\\\u0017A,t>VcZt6p\u001a7'vH|#3A\u001c<׃\u0011F46\u001b\bv\u001eTd\u001d_'Ml,ܗ)d\b^\u0010d}\u0006hl\u000e\u000fq\u00073\u001bIUK\"!K\u00167p^%B<&h\u0012۸h\u001da&\u001d \u0003id[\tF4pX#f԰X\u0014QS\" I̩J*\u0017c\u0015ʓh\u0015OV,1]BB{\u001c\f97\u0014[\u001d\u0016j\u0019rU.iEA\nE\u00166=-M]]\u0015^\u0011y1D\u0013\\&\u001fA∼=e@o\u0005}8olطϧ\u000e\u001dn/8s\u0006\u0017\u000bHXU\u0002WĤ\r^X' /Q#\u001e\u000eFoڞC*\\Gvl\u00006Q\u0003>D:k\u0018\tX4pbG\u0017\u0019jag-\u0002\u0001[\u0017\b\u0016\u000b,\u0006ˡ'^\u0004#r~0s[9[I\u0010V;j\u001f\\6>wp\u0001\u001f\u0001.5[.\u0017\u0000#h+\u0004;n\"\bXG#G\u0006.h٫h\u0000,hIN)A۠h\u000ew\u000b\u0016\u0011\u001c@Jg76\tH!\tV0y+\u001cvxP\u001eQ\u0006@E!\u0013\\\u0004#,ܱsy줔<\t)}\u000bcOع\u000bayK\u0018i3\tǎqS|KH\u000bH\t\u0010\n\u0001A\u0002!\u0018w|V\u0011f78|TFM\nU NgNO\u0012^?oi1bHq\t®\u0005^ahZaoM\u0000\u00036P\u001f\u0013{m{b\u0003KH'v\u0013{a\u0000~)S\u001fS\u0017)e\u000e)\u0007တ\fEe\u000b\u0010\u0007z\u0005'\u000flM\u001b\u0010\u000fC\u001a|f\\^\fd^~!=\u0004N6Q`O\u001c9\u0005v\u000e)\u0010\u0018\b\u000b\u001ez-\n @A\u000550\u0000G\u000eư@6\"\u0002>Gu\u0001/\u0014wH\"O\u00029 bMH\u000281㩩gIζ\r8RP瀇Ht\u0011\u0003\u0007\u0000:\u0003\u0000D8@\u000b|\u0003pt4|Ͼw\u0000O+\u0001@跠\u0011~E\u001a \u0015$T?*\u0007U\u001c\u0015\u00198*^u{\u0000uYv9P\\aDa`q1gTњ0LSa\u0006E\u001a)D+\u001a1\u0000(8r3\"\u0001m\b\u001f\u0000Bw\u000bB݁lD\u0019ޢ.\u0011&U/d\u001bd\u0018C6-T,F7!w(\r6u\u0003<\u001f\t1@O{A7dEja\u001aaBѢ+(5\"\u0004ޣ\u0005x:ҧ\n.\u000b\u0004\u0018[ O9WAqVEH\tO$'>I .dÌN^XF]\u0012(\u0004.\b\u0010C\u00121D\";A]zlg\u001d&?)gD\"$HXj@pd2\u0012\r8z\u00028n\u0007|\b\u0017A2\u000bcN\u0006dtT\u0011_ҿ3_(\u001a}oJ\u0007D&\u0014\u0019F[RiD3r?Df\u001e\u0013硱фCH\u001bo\u0015Lf/\rv\u0010.\u001c6#!h\b\u0003[1H\u0019\u0010\u000fKgiE2~0+ \n:-:\nxMP|(YZVh$HF\u0015\u0016\u001a$\u0019U׌Z\u0001I\\$.1iBf\u0001T$\u0010'(s\u001c\u001a8\u0019a\u0014\u001cUXZ:¤;`Uڹ\b\u0015-\u0001ͺav!\u0017]\u001cF\u001a'\u0001\u0018i p\fb\\\u001cLmLm\u001cd8rE%_R\u00128BF!NH\"\u0014&0Q5ՊS\u0012fRq\fE,1UY\u001d̢|\u0015|F$ QMV`\u0017\u000f:R\u0016Kq\u001b\\\bTH1a4J>\u0013Tg'zi!\u0002Bf䄽-놮\u001a\u0012\u0019툧RP%LX\u0004b)a\u0018{&e\u0005^A\u0011\u00046~\b\u001dYULj%a\u000e\u0013k1\u0005\u0018$X]l\u001e\u0000G\u0005rA\u0006VbPr\u0003z)|\u0003r\u0018V\u0004\u001bt\r\u0016\f\u001b\u0014-\u00186(2oPAޠo'1rU}բV*h\u000e,\\餫k5\u001dhLV\u0004W\u000e&69mKGi\u0018\u0013ax)]\u001e\u0019U\u001fԅ\u0007J}\u0019\u0016@,ǘU\u0011>&tq\u0018_\u001fhk&cJN2\u0015\u0015d**\n]\u0015ЮY\nW>\u0015uq/U7\u0013?\u0007\u001aԐI}|\f\u0007\u000e8]/\u000e6s\u0019\u001fׯ\u0001U\u0000,Ґ\u001ax\u0003\u0002\u0010C!pB\u0017R૒\u001cza\u0005Aa\t\u0012M\fP@\u0012\bէ\u0010\u000b\u001c\u00155EyȊ~:곴dBW_\u0018!$\u0001S7\u0018\u0016ے\u0017\f\\I}\\W\u0016[4\u0000.T\u0006\u001e9\\\u001ft\u0019\u001e\u0000\u0016|j6>VYug\u0014\u0011#.\u000eI\u00104\u001f\u0003K$O\u0014\u0013\u0013HPAs{\b*~PP\rܡV\u00031y\u0001$\"\rmv\u0017h8 \u0003۪H\fnd{ph\u0018A\b\nZITB=\u0015aC\u0019\u0002\fw\n[I\u0017\u001c«3\\`?HZ>X2,~T\fA\u001a?Ł\u001a\f\u000e!>[Q\u0012\"\u0005'%h*\"S``E`u\fcc\u0016@AWJȓ\u0014!BbM\u0019\u00010Y\\\u0003>;m\u00144t\u0019\u0018`pPm)\u00001J\u0018ū\"&{s)\n\u000e&\u0013K\u000e\u0016jdw[TJ\n\n9ZU\u0002VP\"I\t%O\"4JYp]Q\b_QMP\"ٔ\u0001>s\u0003\f\u0010̅c\u0019?p0\u001c\u001aÀ%u\u0004{\u0017\u0004a>\"JbS\u0004\nX'^)R\u000eE\u0018\u0019\bt\u001a\u001cV!\u0000\r\u0012\u0005\u0007l\u0003\bvF\u0014{.\u0012tP^17\u0011@b\u000ec+<,g(efѺ+Ԥ\u0001փOP\\\"\rPL7\u000b\u000b|6lCT[F8D\u0015\u0010V\u0016들ghA\u001agw\ra\u0007&\u0012k\u0000ʫq,,ێYN\u0012Ei_8(\\l@\u0010\u001dRhtz)\u001b@^\u000fNۃF銱8!Vk!j\u001f\u001bD؋\u0012cm*\u001ar*\u0019KcwĴb/\fPݺ :\u00053CjRR\u0002\u0013=bܵ=\u0015\td\u0015ù$'4%N(\u0013`u#\nA33\u0012X\u0019\u0006;\"5-\tA҈\u0014iL'^%oI\u001e\u001fH\f\u001a[\fѤ\u0014\u001d\\12J\u0014@IⰨqQS>L\n\u0000\u0000ɮd:\u001d=Pi쒤UB\u00055\\\u001dZ/ZCdN0g\"u u\u001aV.'^yƌ\u0011\u0007P'\u001a\u0000\u0014(֞TJZYׂx\"٥ڮA+m'v{h;~\u0016ڮ\u0005m?+a;\fvJa\u00064=BZf\u0002gR\u001a._\u0000]a2Z*o \u001b:<2&B<9$&\u0004\u0019\b/\u000e.\u000e\u0019Y\u0004\fU\u0004=\u0015\u0005}\b:\fR\u0004g\u0010Ԇ P \u0010IK\n\u0014W;\u0001P`I\u001d\u0014Ktn,sDT\u0013eՊtv\u0016uN@\\gҾg\u00156GNTH;#\u0015մd\u0017:Go\u001ck\\[\u000eH:*\b\\\u0007_2Jg\nuz˗\u000e\fr\t\u001b\u0014˝g!<;g\u001d9 qV8;u8{=x.ܳrwP}\u000b\u001ec\\R!f?\u0010f\u001fOC\u0003|&\n#x`$sdzD:U\u0002\u0000_2v\u001428$\u0006jq\u0018(^\u0013K@\u0014\nD[~\t\u0014>t[,H+\u0004]v`)IS)Rv:b첓7^ =oeOcK/\u0007}]_d|8dǔi\u0011oBy^\u0015\u000bV\bT\n,ToA\u000e'Y^D\u0010i\u001cB8cj|8\u0005E\u0007\u001a\u0003LU~\"CZO\u0016\"\u001d\t\u001e\u0002d\u001c@\u001bT\u001f\u0005`#{̎}\u0005>ꪱ\u0001=3\u0001\u0002qG}q4c\u0007\u0002'\\ţ:i\u000e(Ǡü_,⩔E\u001c\u0015\bX7LJF`(sB\u0003PT\u0000LJ:\u0014=\u0014X.B+aGxx\u0013W\n\u0011\u001dyC\u0000\"1ͦ`Y[\u00050<\u000e\u0004Dk&Lb\u0001`\u0012\u000b|3\u0016T =:Gz\u0011\u0004\u0003\\2\u0010o\\\rP2?\u0017˜\b?\u0017\u0017\u0002†\u0007\u0006MJ0\u001b4&\u00105kUgX k\u0007\u00015\bk\u0006\u0016\u0018K޵x~EZA(l'\ram\u001eJ\b)$٘<3aЁ\u0007\u0011\u001d\b8\u001d\\MIf\u0006\u0010Pg\u0012SK&aY\"|;pP2k\u0013<\u0004*cs0a\"\u0002V\u0007\u0010ʱqd\f IL\u00001O\u000eFpB\u0006i`{D*\u0010\u000b\u0016^ID^IJ}\u001fWw/vp`\r\u0018@GS$\u0010f\u0014!\u001cX<897Bg.$\u0015]K]݃B~̌kt I{Mh15\u0011N#*@c\u0014[H̀<\u0011P>\u0018h\u0000`s\u0019؃櫱}i%qbb=*DN\u0004D%E\u0016䋃T\u0018vf0?\u0000\u0011Zl\u0002\u0011kzn\t=$Ǥ\bˆY\u0012\tP2\u0004P-&/4HT|*\u000fH\b!\u0017Q|T|/\u0011h\u0019C{6\u0003E\u000e\u0010U{#\u0018CutqG\u001am\bH„\r6z}\u0007\r:g%D1ƭ!Ϻj?kU\u0012\\\u0017\u000b\u0015\u0017\u0015T\u0006EB>An.i\\yi\f!\u0001;|B-%9<\u001e4gmxK\u001e 7D!\u0014NE\u0004Cӊ\u001bNc\u0013B>C8Qpyʯ*8\u0014kA˷',mf\u0012V\u0019T\u000e\u001fT\u0001$ʄ\u000e:EF=Po`\"`ˣ\u0019iXUYFȲEd\\tBD~ugK1\u000bB`H\u0014:DbR?\tb\f9\u001cr&^\u001a\u001av`@S)\u0001xLZ+3!XfBV.Qh\\\u001a\bt\"d\u0016Nx}F5)\u0006Y&l\u0014Q0,w\u0018(3w\rݵM\u0010u(44\u0004\u001cg$pMFH\u000bb\u0018p\u0016Ez,I#q\\\u001c\u0007Q\"֗&\u0000g02ſ<\u0005$=@\u0004\u0014ȁWڨD9#TB`e\u001a\u000bp۴mN\u000f\u0006`)\\\nP\u000b\u0018g\u000bgBMQ\"&گ`\"^\u000196\u0015C';R7n\fE(\u000665\u0012\u0002r\u001c\u0006##(1N{\u0018B>&#l \bnY\u0015j幔\u0018\u001f\u0018񓪏q\u0007eYHY.pAp0\u0010j\\(\u0004\u000fg\u001d\u0001@&l8˂zFRHk%lUM\u0011\u001aui\tj3j\u001a g#\"~K\u0010ꄰoxX8\u000f\b\u001a\"q9hP\u0004\u0019ߞx5\u0014K'\u0003\u0014j;\u0005\u0014%4+{2\u0005\u001aCU:pV\u001dWJjYGM3K\u0014\u0017U(\u001c݁\u0010\u000bH(T@,\u0006\b\u0011|'\nh:&΂\b\t3\u0010kF\u0007r\u0018VJ\u0015\bC*?yay`@QPh \b\u001ehtD\u0000@Hf9ըSuVq]&B\u0005\u001d\bL}6NF?]L0\"=\u0010M6*\u0014FRS1}MލrpB\u0003s\u0017Bx\u0010%b\u0002D\\&}\u001fyw̑\rMkgH`cTriaUn\u000e\u0005.\u0016ISwGO\tm`\u0017g\u0019\t@ٝBpՋlU\fA\\~ ?)\u0018C\u00000\\Z2,d0L\u0015\u0006%\u001a\\\u001b'NNh^$^\u0007\u000e5\"4)]lD$\u0019\u0016B,չI_Dʿ\u0003>+\u0019\u000eĪ$\u0015.xa@ \u001cˤP\u0004\u0017\u0002㳎Qv6#\u0015\\&rGQ\u0005BL6\u0002U\u001c\u001dBU(u$j\"\u001f\u001b&~7\u0019^\rendstream\rendobj\r20 0 obj\r<>stream\r\ņBUFpp\u0001ᨃ\u001c\b>\nK\u0003\u0013UrCD\u0001Iq\u001bT>[`hKkpN9!\u001f\u0004ȯXm\u0001N\u000f17|3g#\u0012=R\u00062\u0006\u0004b5\u0010#dBEˢ\u001dYrBdR\u00121N!uH-\bj>\u0010&u\u0000\u0019?`\u00197@6s?\u0017*9mf\u0013of\u001c2\u0004CE#[F<\f\r\u0011M\u000es\nM\u000e\u0007l\u000f:n\r^\u000eV\u0012\u0012q\u0002F\u0003f\u001b3TJ\u0014\u000eSG4\u001c}!\u000fuwߥm:Gl\u0018؃Hb`\u000f\u001eƌE+\u0015\u000b[\u0015\u001f\u0012 'Ԛ00DN\u0004\tQP'\"-gJ\u001a\u001c5=\u001a\f<\r\u0010a!\u001fKų1\u000f{!h\u0002\u0005<Ҩ|UqɅ+\t\u001e\"\u000b\u001cl\u00146)/H6*f\t\u0019\u001aF;*;GC\u0010P6!\u0002\\ѹDjgXų\u0017N]\u0000mb8!tAtZJT\u0001_\u0014N\u000e\u0005(.&H\u001e\\93A=C\u001d81;뉾\u00144D#\u0012@PNIX=6;n:|\u0013F\u0004©\u0001\u001e\"t\u0013\n\u000b0\u0006J\u0017\\ܓ[&\u00007\u0000 |f\u0015\\\u0019Cʑ\u000f(XA*|vq\u0002FO,uIA M4>+\u0013u9dF\u001d\u000e0f.\"g5.\u001fD\f`0\u0005\rRJ\u0014b\u001eA&\u0005c+R\u0007\u0017\fCA\u0012*f\u0012oGP[tt\u0010\n\u00038\u0004\u001f}\f7B\"eJt\u000fX/HED\u0017S\u001a?\u0003\n\u0002A\u0014\u0000#{}\u0016b9V/!\u0016\u0005B\u0001Ito5Xalmyt\u0010)\t\u0005!Bt_\fWw2\u0004O\u0003\u0000\tDir\u001c\"ݨ7FOQ\u0019@UPZNa#9m\u0014jl^\u0001\u0019j\u0015s\u0018b#<\u000bU^\u001c<0#>K=`ij!c2\u0005 7\\/\u0013ZUFX -?mr=\u0018ﳳ^6EA\u000eIy18))}> Z\fuђ\rIYo\u0004m\u0016oLzыTi=Ԡ2-y\u0002>\"\u0002c\u000fB]\u0006n\r\t\u001c|6\u001e\u0004 m\u0002CmkLbv\u0003\u0019v OH4\u0013~]#!3K\u0015?|\nOP9~Ռ@{\u0000ߛ>'\u001aKh\u0003p\u0016-\u0017k\u001dk; \u0006S\u001e&RrWNL\u0000\u0019\u001f[f|\u0002(ڴXp\u0013%ߩO<`>\u0003iVZY;TB\u0005=\u001dh\u000b\u0012\u0018:\u0014'\u0014U3D2Wv\u0018L\u0015;\"yӍ6b\f\bu\u0010%BC(/`\u0005_\u0004g7d\u0017\u000fB^p.fqA]F\u0010R\u001f>x\u00062I\u0006m\u0015Ά4]@4$\u00071K3Lfֆ\u0010\u000erݙ_s\u0000ʏ\u0017:G(RWC}q\u0017Fr0L-1!iuJ\u001c\u001dBu\u0019g\u0016V3m :}}\u000bs0\"Ƶ LS\b\u001ce#p@\u0011 2`(\u001f\u0017C.bL\u0015fb]\u0010Ϫ$lUR6pȱ\u000ew\u0000vyC;j\u0004\u0018T~`C̈8/ ap\u0006cIԏL>#ժ\u0000$y84p\u000e\f;b̏k\u0007ǢA~\f\u001c}\t\b\u000e'DB\u001a[qs*tPc>)\u0004\u0002;\u0010ƭ\u00031?\u001es?>\u0018X7L\u0003\u001f\u0000\rl\u0019LD\u001eEILgG\tML\u000e(uB-y(E^\u00010\rq0ԙ\u001fj\u001fa1W}E.\n\u001dQP\fL\u0000\u001aiB?x*T^DZ%\\\u000e\u0017)riə>\u000b5T_\u0014R֢*>xvi\u00191\f߅5tMIdI@\u001c\u00054\u0013j!ߊ\u0011\u0003>U16oE\u001c\u001a\r\u0002Fğj c1\u000b\\T\u0010\u0019֘Vހ8\u0000H,\u0010\u000e\u0014\u001fiJ\u000bietDR\f\u0011*GBn]p+)\u0015)(ِ߂>\u0015>\u000bp&3*^MJ\"r|3g>\u0019âlT\u0004\n7ٙ\u0013\u0007?\u001a6=>ӼI)\f c݄lv!)M 0\u0011\u0005i\u0001U$[.\u0001D׭ȿ&X \fU\u00062\u0016_ﳃ9\u0007\u001a\u0010̯\u0003Įilt\bl\u0014A)C>s\u001a`Yl\u0002D\t\u000b΢\u001d89%\u001c,&xY\u001c\u0012hRkB\u0006քە\"\u000bl\u0014$.\u0007P\u001bț\u0015\"3\u001b\b\u001b\u0010Pc\u000e\u00023\b\u0001\u0012\u0006&>p\u0010Ok\u0005A!7`M$T\u001dRQ\u0003#$J\u0016X6`RQ!3р\u001ao\t\t3\u001a\u001e\u000f́@\u001e\n3I}\u0000Vê!L^hy_\u0003\u0006C;~g>|3g>Ch\u000eê_\u0011\tM3\u001c\u001f\u001d?\u001b58)i\u0017%rVXLB\u0013>Sj%?\u001b!VE璒\u001d\u0018H@LHQe\"5񙗱/\u001d\fC\u0012&JH%\t\\V\u0019V\u0000GƠr%Au\bU\u0000\\%T\rUc`C,ȪslQ\u001b&5\n1t\b8Z\nI@\u000b\"B\u00010PZ\u000e?a!ԔJ.0IX1`Hs\u0006\u0001$ \u001fد[\u0013[f(\r:\fP\f#5}\u001bYƧK/b\u001b:* :@%\u0000*\u000e<ȎW\u0003\tdJ\rRND<`K,4d(uP#\u0003\u0005zL0qI-h|\u0019a>\"X\u0007DD~mT\u001c|\r3\u0011X%H\nNB@,\u0003+\u0010]0\u001bRd5!\u001bP'FFzge]\u001cVI#qk+MsD\u00137\f\u0013\u0012 :4*<\u0005D57;E\u0004iO\u0011R(g8d\u000f\n\u0003\u0014E\u0002HbI̾էK>\u0013\u0019\u0004Gb\u0004\u0019\t̞q/ס2\u001a\u0014\u0012B\u0005\u0007F\u0002`8Fb452ВOT\u000e$Me%b-\u0011\u0015hǚ\u0017>\u0013\u0014\u0006\u0011M\u001e\u0003\u0013l\u0011Y,0w2\t\u001f\rF\u0004<J\b>S\u001cv&]\u0005\u0006X~\rd$\\\u0017c0`u9\n^\u001cƵ4j[\u0011\u00129\u0018:\u0007\u0018!쯢\u0014wd2\u0004M\u000bW+M\b,o #\u0019J~ɣƘ'-֑N5\u001dI!$ʩۓ$1\u001c\u0001\u0001\u0010\u0002\u000f\n\u0003Q~\u001229R`\u001f\u0006ȯY4̋pG5B\u0011I@۔P\u0016\u0018\u0010\u0014\u0007\u0000L\u0014\u0016Dhy/-,Ƒ>'a|a~tDsJ\u0014j\\DkIm\u0006J'\t\bQ+IN\u001dB\u000bD]`Kr\u000ek2?bʟ\f\t:\u000b\th\b!/MiVqa䴇X鉢8c)T*\u0005oB]NQ~_ɟ1Ow.-LXdJx\u0007Ʀ\u0015a$\u0016\u0000\u0010d2ENF,VG\u001aϯ\u0019H~|3g>|3i,xy5\u0004]g,\u0002ب@BAŞ\bdr)\u0006$RG@aPk)S*3-+-ɏ\u0019Ư\u00003g>|3g>|3g>@r:]{GmDP+H\u000f>\u000b|8\u000b]q:\u00065\u0016\u0010\t:\r\bk]C,5틓ar\u001b)ueF\u0004\u0006\u001bu4\b}V@\u0015&\u001bUOhЀ?>e催0B\u0002Fӷ\u00125qb,,\u000b^\u0003Mv\"A}\u001b<\u000eZTHifwY>\u000bU\u0010bvT\u001eԜs;N\u0005RGHP&źVD\u00013L3^\u001a \u0015v\u0011;\u000bv\u0012;%$\u000e\u0013ֱ\"z.83vO]sI\u001dce\ru@NpzԨlXX@/\\O\u001cmg#\u0005:]][`/M-$\r{\bLbA\u0018b\u0007K\u0001\\\b\u00138\u00071\u0000^l &΍tNE(l2Ir$+u\u000f-y#j_/׻\u0018:js:&||gL\u0005s:zlrOqbF\rfx4)H2X:qwetRAV%\u0004\u0015u\u0001z}4Ss/ɪtuӋu0\\%3u\n>c\u0000\u0015->4\r\u001a.<5\u001d\u0003-ɢ\u001ca\u001f\rq\\JL\u001bYW`4\u0005\b_\u001a8uzi2q{\u000eK_\\o\u0001L\\?u*\\\u0007.Ez%\u0013\u0001[ˑ\u0012tA\u0012\u0006d50MvS\u0010_\u00015\u0018ˋF2u :`n]0l=/%\u0015hl'ulh\u0005:\u0002ں\u0000zl'~'\u0004ﵸ*NF\u0017U\u00074j6\t\u0019P!$&,\u0014ta\\*03\u0013\u0016\u0003hVB{\u001db|7ŏ){%arƌ';\u0013b7SPwy\u0005\u000b=\u0011\u0000:\u0005jK\u0002\fBz\r#A$*eJ>\u0007_+Tn\u0001\u001a_s\u0012\u0004\u00130\u0014>cxX>崙|/(:ȳӛv@:Ψ<\u00022]\u0000U\u001a͵\u0000]N@`g\u000e$m5Bf/)2GDۡޜ\u0017C17gӅ\u0001\u000be\u0006+\u0006\u0003\u001d\\\u0014\u00024\u0003=2R\u0004:A\u0004:\u0019\b\b\btu\btI\u0010\u0019\u000b%\u0017\u001fM\u000eXF<\u0012\u0017v\r\u0004\u00197\u001e@ˌ\u0017Tx\u0013$g/ʉܨ\u0015\u0011b,&uz\u0000=\u0000\u0001iArZoM!ةǺ*s[\u0000>\u000b!\u0017`2(E\u001cN\u0005\u0018?7=\u000f(IhUƀ#m0\u0015vu^\u0001_\u0004@M\u0004\t30\u0000*@I\u0006tͦ\u0000:1\u0001t7\u0001t\r\u0003\u0002\u000f{-\u001e\u0003\u000b//o[QXZJ\u0003\f$\u0015 -(5h\u0015\u0014\u001c08t\r\",0\r5LJ\u0004\tX`:C\u00004\u0011AXA;.\u0000L0\u0017\u000b\u0000\u0002%\u0000\u0013\u0010lͬԼ\u0005\t|\nވS[C$7M,\u0005\u00145>RX`( =VQk^\nA\u0003\\XB\u0003 \u0006\b\u0001@\u001a\n\bHt\u0002n4!B; \f\u0017-0,6\u0011m>\u0013h4qܘ\u000f7a\\\u0007p\r.q:t\r=\u0006)\u001cgA\u000bRF\u0012^\\BJ\u001194ɲ\u0014^\u0001-R\fa\r\u0000)n$EEMg\u0001?\u0007+n&NA*\u000e\u0016O\tǁ\u0012X\u0007Jjh<61C\f\u0001>\u00054D\u001f$Dg\u0010\n7|\u000eo}u\u0012\u001cdx)+\u000e+uiU$ڂvX$<@\b)\u000b\bZN'a͸I\nG5T\u001a}A-\u0012gyR-47\u001b\u0015E\bAN\u0005\u001d1+<\u00134\"vڱSuKJ-$*D\u0015TW⡂;Ԃ9\tL4v\fiň\u000b\u0000\"D͕9\u001f\n4Ұȼȼ(l\u000fLe\u0015\f;@iE+BR,DpהM»m\u000b{0\u0002)nD\u00010y\u0010$qQ\u0013[\u0013jŋ,0\u0014\u0013RNH\u00056!\u0015\\TPO'-GH\u0016ೂ\u001bc9\f(h)a3(\u0013$N\u001cUl\"\u0003(\"k\u0002-8P!\u0015TQ+GM$${\u0017\u0013X-+#\u001cNt'v\u0018х\u001b{\\U\\\u0010D\u0011`%\n_4-BNE\u0005@\t\u0015\u001dJ\u0019Kq\u000e\bq9\u0010\u000fF.Í\u0010M\u0002m\u00023ȴ\u0012\u0012(\u0018\u0011~r\u000b\u0000\u0001zFz\u00108\u0018\u0019w|cyl),Pk֪BN\u0016\u000b\tMT\u001bј*\u0007 tc\u0011em6\u0012b>'\u0001\u0001G# pHv#<&pB\u001d\u001at S֒C\"'6HAD@\u001dMy\u0002\baH)1aQ\u0017,Kj:\u00175R1\u0006`|&\u001f\u000e\u000f&Sa൉\u0014\t1@⊜\f`\u000e$t\u0018<6E&\u0015|3kb/ѺQT3-\u0016\u0003e\u0014zN+\n*0\b_]Hr!E\u0016Qu \u0012uȂR^!im2\u00062AҐ\u00199eV\t׳QKBҭ<@[8\u001a\u0007$btX\u0007\u0012shOI:EBVR1$BWb\\\u0019b:]\u00022k_\n!?6\u001df\u001f3áQJ{R싱ޕ\u0015xk\u0015sIOd\u0017_(\u001c{qL*~\u0015p(6+@:|falwT涏MKGt\u001e/\u0015\u0004\u001c*\u0015\"QP\u0006\u001a\u000b\u001cօ-\u0002@1e Bܑ%\u0001\u0006vG]L\u0013b Ɗ\u0016C\u0004J\u000em\r>{\u0013j@{ \u0014\u0002F\u0007iG|괿:&րA\u001aꆞ\u000e\u0016rWJ#P\u0018@-({}*^E\u001f6\na\u0010nv\\Y`m\u0015byo\u001e-:\fP/()\u000b\n\u001cJP)boBbO\\sr\rc\\]\u0015h?\b\u001eA$\u0001\u001a\u00036 w\u0015/xg\u0015 ~˙x5D$㏀\u0005\u001ecr\u0018vM\b@\bgb:ݧq8}\u000faY[{RR\u0012\u0012}_\u0005Ē\u0010-K\b\u0007\u00058zΞ>ڼn9=\u0019\u0000\u000b\bs}_\u0012\u0001:\f*FQMQ!ro_#\u0015\u0006\u0012Oru1ٰtN<;W,0Yl>sQhsr!\b\r\u000b\u0000/V]W \u001e\u0005j3yE\u0002c9\u000f\u001eLNkJ\u00181ؑH]?uS:Qt,m8\\\u0007)\u001c\\Oo&}n\t~\u0018 #l@C\u0019#~\u0003Z96\".T\u0001qK\u001d\u0000M3u\u0001)\u0000VYB\u001eK>\";XzI2z\u0005s\u001dQβ^r=1^bt\\\u0007/::\u0000S,al\u0012\u000e_\u0018\u000bdž\u000b\u000e\u0007q\u0003]\\W\u00125\u001f\\y[w\u0005U\u0007rBZ@[׌ܭ\u0017T\u0003+y뢒uI\u001c0z)޺[\u0014[_1\u0014[/bq\u0012MN?\u0003$ChSd\u0012h/ۤ*D.\u001b\u000f8}*\u000eZأ$\u001dc\u0013@Qa% \u0014ܻ@\u0015|O\u0016#w\u001c\u001dn\\|.\u001e?`<\u0001\u001d\u0015⾇T\u001b}\u001414w\u001be}؟\u000br7*ڄ\u0014Y\u0005\"$X%&*r\u0015\u0005u<{&\u000e\u0018$+\\Rm.pJ\b_\u0002|p\u0002gk\ntp\u0005:|gE1|w:xfIqU\u0012k/A\u0016\t\"\b{w\n|ռAG\nI34Bg\nf\\~\r&,\u0014EUu\u0014\u0010+Zu\u0017\u0015w\u0017dzÒz\u0001Ӽ\u0001gNb5/hi$U\u0002rzxͩ\u0017ӑ6H\"\"ު,ֲg[(w\u0001`^P3D\u0012bSz UW\u0019`q?\u001fL-\u0005\u0003:\u0003E\u0000\u00196Hgk\u001cK\u0005=} x\u001c#\u001bJA3I36\\ˌ6*8K\u0002(\"-l+EHX$\u00076\r ].\u00077\u000e*~1dɀCQ\u0018|\u0007\u000bWkGV \u001a\u0001\fl$ \u0012MR\u0001]^:\u001f\u001eƘ͌Gm\u0016{y\n\u0005:Ru\f?LyE\u0005эg570d7\u0000^@ZbI(%J\u0006,g\"\u0016\f=\u001a\u0011XYunx]kӗ]>[^|B6dӂ:s:z)\u0005\u000fZi\b\u0005|\u001e\fb\re0\u000bb:\nh*`3x\t>x\u0007+$$)\u0011(6\u00196\u0013\\\u0000p%u\u0016Qj\u0016\u000bT\u001beY\u001a\u0000\u0006\u0018\\ܽO5\u0016,\u0001\n\bb1\\`\u0005NB\u001c\u0006Y\u001b\u000fCō逈\u0003\u0011-]\t\"^\u0006\u0012s\\\u001e#\tPRT\"U\u0003t#g%\u000f\"C@$^L\\\r\u0017n&xN!\u0002۾L3]ns?B\u0002c\bk\u0015\u0001LC\u0012~\u0007I\u0015\f!*\\E-I\u0019(5ˑ3:\u001a#H#^Erd.$\"q$Q~$T\u0000R*)mk\u0016:J$HІ\u0002bb\"m>K`(6X\u0016zQA<$\u00041[\u0014:+Gph!ы\u00175!Lu\u0018Q\\\u0016O\u0019\u0012Y\u0011P\u000eQ %(Bh2\u0000\t>\u0014Jl)6C$\rg\u0003\u0003\u0010Ά+\u001bG;9s \u001cMF\u0001\u0001\u0005\u001e(\u000b\u000fǠQC9\u00076\"E˴\u0019\u00027vI{b<\u0013\u001dUNEI\u000bզ\u00142Bl\u000e\u0002B\u0006%W\u0018>X:љT@X*R6\u000e\u0003I\u0013m\u000b\u0010(ҭR$\u0013M\"\u0005^B4g\u0011k8\\\tOvq〚qG\u0001\u0011\u001e\u0015&p%/!f\u0000DB%~8I`IҒ\t*є\u0018KރXx,\u0006{tZ\u001d-\u001a=\u0012\u001e{(\fcF&YKX\u0012999hdh\n\bl\u000e7\u001a\u0018`Dl3ˇ$h] Wgp\u0010DS\u0006^\u0011H\u001aA)d9?\u0006(i[!f(ʇ}7~Nl|ޒԊ(0u\"c\u0018*K\u0001̊\u001a\u001a\u00143rɜ;ZGޞ p\f))Nr)[)D2%P|9q\u0016jpb\fl!dX\u001fPY`p\u000f\u00170i\u0003{'e\u0012h䳮\r.\\@J\u0017Z\u001bR\f&W\n\f\f\u001ax|ښ7z'~ubs8@g)ȓ\u0015jH\u0012htL\u000bĢ\u0016 *`2'jX^th\bcs\u00010\t/J o\u0010{<ث\u0007<\u00163ns[\u0016LJ> n4_\u0002}\u0001\u0007XN\u0010\fZ-Z؛d\u000efkwd]VjGsA\u0016tÂ%\b]α<>\tgx\u0000\u0006\u0016\u0011n\u001a\u0002S\u0013\u0010\u000bFX\u0003!&\u000eV\u000b0L1HCNiO=MX>A\u0000\u0004\u0003\u000f\u0013\u0011m\u0006\u0013%A%!*C\tSv\u000f\u0003UvC}f\u000fhCƌ\u0007\u0011ϼ\u0007evV80;H*;\u0007@V\u0006+U\u0003\u0007L|*\b\u000f\u001e$^⡵,L\b#\u001ee\u000eBx}u+cg[\u0018ˤ\u0000%{dG\u0011\u000edL\u000b\u001f\u0000z\u0000\u000e%\u0003x\u0010$`F\u0006hN3w^\u001b\u001aa\u0015P]ݏSR\u001c\u0014b8a7lw\u001b\u0014&g\t빋\u0005`\u0015\u0012\u0016\u00182`\u0019H\u0016YW:LĿ謾5b_HL\u001f.-\u0014\u000bܕ\u000e\u0002-^y\u0017`BE]i\b.^o0\u0006\u001a\u000bq\u0005ZAw\\\bĊ$&K\tw\u0012\u0004gJ][\u0010U\u000b½Y\u001eV^ΕS7[\u0004u\u0003}]q_?'`z\u0006Cx`\u001cN3b\u0002RJ^\\o*.\u0013v.Iab\u0011\u0019H(\u0001pm\u000bEĎLFtiU|,\tO]E\u0001uV u\u001e_X]O]VC\u0000~z,k-t=\u0005\u0013A\u00129럍*\u0003\u0000L&2Y\u001f\u0019Pg%Mkġ$=\u0006ajH\u0011d6F\u000f!\u001d\\\t6U(\r%\u0010M:H:%:\u0002r;rd:0q=R \u0007I\u000fz\u0013Za\u0003\u001dSA\u001f0@nFHDX\u0012Se\u0001A\u0016\u0016d\u0013\u00116`\u0002l\t}N|\u000eN[7-^[<\\[O3\u001a\u0013\u001e\u0001l~\\\u0017tb[\u000f\u0003^l\u0011lGj\u0018u\u0010uh\u0000u\u0014W)\u0016J\u0000\u0014\"\u001e[C-ODrr\u0001W\u0015d\u0001\u0015a,\u000esPE}?\u0010;Pp\u0005?8ݭۭ̄$UaAa\u0014a멂#l=QR[/A1p\u0010\u0003@\nu\"/%lDm\u0017\u001cD1(8L{[\\\u0005@,\tA\u0005J {ǭ!ڄp-|O&~\u0007=qNr\u001fYwM{w|\u001fD8$\u0018E*V7\u0006Q\u0001@h>$t \u001e\u0018\u0012Y%:|l͞i>J%cC\u0014\u0001%\u0015t\u0019!\u0000\f\n+\u000b\t;\tQ\u001b$b\t]\u0015@}\u0014N\u0019,G\u00130\"\u0000\u0000\u0010\u001e\f\u0010,\u0015-7\\ڪ#X\u0003%d\u0012\b=T\rUn>(\u0016킩.Ò9o30;\u0018B\t>Xjk\n1?ҫ$\u0014A%Xbw>\u0002@\u0014@v˄M^>[}w\u0007l.\u0005\u0000\u0019Z.\u0005\u0004\u0001ӲX\u0005\b\u0000\u0016+V{TRn\"@ᔅ݌.ne\u0000ZׁۤTn0aDK\u0019(&A XO=l6ahnk\u0016`@\u0010;\u0000\u001d`?7\u001amХ}\u0002\tAl\u0000]Q\u000f&OMh,p8DNe+4!._I՞Nc\"g\u001em\u000f\u00033f`\u0012h\u0012BǕ։Ķ+K7\u001d8|vA^09;\u0002vdT1yd\rr\u0015r\u0010\u0013ɶ\b\u0018,\u0019\u0016\f1(\u000f/(\u000f?A/\u0019d%7W\u0018Hhp\u0011\u0005\u0010^'/\u001a\u001dG\u0002b^\u001fi6V\u0005M\u000b\u0005\u0014\u0019@/Sp3Bx%\u0013\u0011=9Z\u0006I\\\u00195fP\u000e\u0002\b[d`Ȗ\n\u0003\u0017\u0019ms 2BH)\u001cc'Qy\u0006q'Ow43{\u0010+/.S!.\u0017\u001c\u000b\u0002\u000b3.\r!\u0000(a\u000f0%$H#\u001cAch)YL\u0019䨑P'U`\u000e\u0000#Kʥs-K5\u0017\u000e|Q\u0003\u0011\u001a\bt:mЕ\u0015Ѝ NW\u0010sOO\u0002S\u001dqT\u0016\u0017ԯ\nH5$\u0004Du\u001dRt \"X)'Vs\u0013ёT\u0005\u0012l`Y\u00120\u0012D&Q~JV\f!.I玉٢`h,`u\u0012\u0018\u001f?d\"P:CLՂ\u000fjrq],\u0017*\u0005;\t}XH\t\u0010aʱn҈\u0006\u0000\u000brt\"_]Nd2g\u001a DՐyI94I\fPա/GQ\u0001\u000f+\u0014@-\n\u0018`aM\u0005\u0007w 8\u001e9h\u0012R/^b~dR:\u0003VX߫h,Ї4z\u000e3M\u001b\u001e\"\u001b$W\u001a2\u0017O\t7f\n\bl>\u000bŖvr\u0001p\u0006T%T\u001bUH9RmTvz:-\u0014%t\\C]x\u0005$_\u001c@&\u0004< \bJ1FW'+;(\u0017+TΙ;Ղ\u001dJ8+\u001dI|sQ4'\u00027T''EJh9w\u0015xOu\u0007\u0007;\n\u0007\u0003Asl\u0012!&U$õ0ys\u001f)gP&\u0012(\\Ԃ6J-\u0002\u0011\fQ\u0001LԂIs\u0012\u0014b\\FzA\u0017YWҬc\t̊h7ވN`tv}V'e\bH›(\u0019w.A\u0018\u001ep\u001b^Q\u001bFE\u001c.?[;\u00009C]T\u001aA6veb\u0003=nV\u0001\\\u001e/h~r\u0011{\u000bؖ\u0016DRVc\"'>+\u001d\u000b3|4%Px6\ff?\u001avb#=\u001d\u000bD0pd<\u0000n\u000fo\u00038dLJz3uJ5\u0014\u0015Ȭ\u0011,\u0012\\\u001eq fPa&\u000b)(t\rM\u00107r!K欎UYZ9\u001e3b?裂@p\n@\u0002Y{{bma\u0014\tV9U)z5>*\"\u0012''\b\u0005\u000f>\u00198'6\t2s=]d\u0012\b\u0015heO!\u0012Fց\u0014Zxnj#~iC[(\f=P,UJBCh/ys9\b;%BqB\u0015k,\u0013U<\u0016<8qh.\u0014gt)\u001eZH9Ux+\u0015\u0000,i\u0002\u0010+},\u0010wuO\nث{BDqwRGm\u000fn\u0011F7yb\u001dk;)GτQ:a\\\\bkT-X9\u0014\u0019LLP)$H\u000e\u001ck\u000fu^E\u0004\u0004 .&5\u0006]\u000ek\f\bŊq_-Nh\u0013>\u0005 \u001dJn!iG+\u0006TgD\ne\u0007\b1\r-p\u000eMq9<́E\u000b(M|aUynvݕ\u001a.\t\u0016,2;f2;3%\u001f,D\u00064(\u001d1j5\b @'\u0000B=\u00159y\u001d\u0014\u0001=N'H\u000e=d\u000f\u0010\f&d\u000f[\u000fCv\u0013B%\r\u001d2b.\u0001{XR$:\t/z\fg,\u0018QF\u0000\u0012\f^\nLaGW;e@\u0003=\u0007bτ\b\u001f\b\u0007\u001f\u0001iE&-vN\u0001\u0017;\u0010#B\u001dqXe\t;k\u001f\f!\u0007P7\bu\u0003i+@SA+•Q\"l\fWo\u0003\fa\u000f'\u0006G\u0000b;`\u0010J`!$/\u0016Y\u0003\u0016=\u0015+\u001eF>㙵\u0014Di`\u0007/s\tg\u0012\bB\u0003y$(\u001bO\u0012,\u0004zkB8l=E7'NJ\u0004_7kN\u0014\u0001N:|\u001d\u001c_O?-8^rX\u0003-\u0017W 98\u0003|3ҮA*_s\u001aS,uD8Rxڽr?\f_kHer1\u0010I{\u0015^g\b\u0014^/\u0012^_'\t\u001e{[V]w\r4]Oܻ\u0000PUX_cz\u0005Z}|Ex]Dc\u0013\b\u001d\u001b\t^z%\u001et\u0004]#WU\u0006]h\u0010]O\u000e]/G_\u001fO\u0014A\u0012\u0005:8*t=X\u000esǮ@uT\u0000LM\u001b8A\u0012\u0002泔+lp,y/|>Vd\"[\u0007\u0012<^\u001d!x,as\u001a9\u001d\\W4\u001a\\\u0007\u0014k\t\u000f\fC\u001buVu\u000euEP7\u000f뭿^v,\\\u0014\u0016u++\u0013 a L\u001c\u0012Cu\u0015[ͫB7\f*E\fx\u001cQFYv\u0015l=nlbm\u001c6\u0004-cWLRe\\\n\u001b:A(qqTa\t3F\bܤPRBB<%&i{b'\"ةz\u0000B|6tt\u0018N\u0005\u001e1k\"|(\u0001Z\"9\u0018@\u0001\u0005䑐\n\n\t\u001b$Ac2?$c\u0014;D\"*DERI8p\u0013D\u0011\t'ghf\u0006\f$*ŴO\u0002H!\u0015>kpBK{[j|\b\u0017\u0002v\u000e\nIU|1:FGP{ԙ\u0013r+\u0001\t\u0016Q\u0002,\f&g\u001a\r:\u0011C$q\u0014;Y\u0013i\b۴ҮèTwk\u0017\u0005\u0005?B!\\Gμ\u001dϵ\u0007D\u001cb|\\/Va\u0019\u000fc|M&āꙌ(e1%F\u0018m#\u0019F99\u0014\"HT\u001d;\u00057\u00055\"W\nYp\u001db_\u0002Ӫ\u0004y=k\u000f\u0002$ -vPyV$\u001bH\u000b\u0010%;\u000b*\u001ag7˂'4HT\r4K\u000f\u0000W\b\u0000\u0015$Irr5O\u0014mf_מ~b\u0015w/j*~%l\u0015g\u001d\u0014\u000e*~G$@r,/g\u001e{6\rF\u0018`\f#š\u0012\n'H\\ķda1D\"\u0003~:\u0001rg6t\u0005+>\u00108dCx\u001f_8dXqXfb\u0019F\u0019pBp B\u0017\u0005|ER\u0000Q]GHP\u001eo\u0010\u0006sN!a!\u0012\u0016#eLa+oge0\u0012\u0014g傿23\u000fn\u0004S\\3ZTf\\dȐ\tO\u001a`\u0012\r9$;&\u0007\u0007Rs*\bK#@\u001e]\u0015\u0011}T@؋b2\u0014\u0016m\u0000 PG4\u0005FܪsMhc6\u000f>\u0019g~N_A,\u0018(ډ\u001ehX\"\nM'whG,ȵPi|%\n݂\u0011?Ry\u0012~)ӽxf(rq.k\u0001r Z0q|\u0016\t\u0002\u000b6\u0005\u001f>w\nL0ߧ<<\u0010Sp\u0006-֖\"!\u001a F\u0012\u0012k\u0014\t\u00079(\f2>\u001bXBM\t\u0004.kC \u0005ŵb\u001bA=D\u0010lb5X20ڻ5p\u001f\tl\u001f~N\"Pwg[ɰ=cC\u0015dž\u0016\u000bLҏ5u\u0004\u0010/hHR`\nR'#ƋϴXk`\u0002\u0010Q=X\u000f\bЌV\u0005uz$Rt–\u000b~jp\u0010~\"#}\u0013q\ngU\u0018(Va*!l1A\u0015\u0006s&\u001c1T롼pol+iP^~\nbJ`Ŭ\tzahVU\u0003\u001b5\u0011!2A~2\u0001CG#L&Zɹ2wȥe\u000bLrVD\u001efl`\b\u001aB\u001c\t\u0005p\u0011AR8SQ\u001e\u0000=1ZJQ\t~Mg{_\u0017JK\u000f\u0003\u00111k.E/2\u0010\rr\u0011\n\u0006$\u000f\u0018\u0004O\u0012\u0012A2kdZ\u0019DJM\u001fo2h.8\u001a:>\u0003\"\u0016\u000bcH'DW#ebs\u001f\u001b~T }\rLE\u001f%\u000fTE.Rz94i\u0012\bV̎I@zO0\u001eMh\b7TEAmT\u001c;+,\u001b8?b#\u0011q\u001e1H\u0006EJ\u0003\u0016H_NJ\n ~q}\u000b\u0005EzH띜\b0\"Rj\u0006>=4aX0\u0016➀8gu\u001a2\u0006\u001cJܵ)\u0014\u0007\u0006\u00019P\u001aJ\u0004%pFTl[U16ؑ3\u0018\n&\u0001~fw?r~-\n~\"g5eP7i|\\L\u0003Sx\u00128ј,\u001a\u001bMdP\u0015(u\u0014\u000f2WN!4S>gd\"\u00007`\"kcR!\u001f\u001cOt<ݗ)*fX\u0004\u0014x\u0001\t3ȬUlzݼf9!\u0006)\u001c$i8V\u0017z.dP02\u000ez\u0006X\u0010)+A'U\u001fR&ǐYtT5V\u0015\u001d~\u0015\u000fXx(A>&~[qL<Ƶ\rpba9\u0007_\u001aZ@\u0004\u001b\u0013;fy6;|JQuV\u001a\u0010aB>\u0003hDH7\u00010I4bV\u0001UabV\u0002QDiq\u0012@Zuc9\t\u0016~En\u0018\u0006}IX{i\n\u0011j\u0018&g\u0001\u0017Ǻ>\u0011C\u0015ԊP\u0011>@\b%i(\b)uo\u0012'RB\u001f'k(\u000f\u000b/\u001aK_\u0015#A\u001f;\t0>\u0000\u00079z2.2^) Z\u0004q\"\u0019@\n]M*p\u0012\fTU*eV#\bڈTUK\u0012\\\u0019!F\u000f_\u00120g\u0003\b|!y\u001ftg>\r\u001a\u0010\u0011j\u0012,iF\n\t\u001fh2{hW\t\u0017\"` 7a\u001d\tmy\u0018Ft̅&׉1^\u001c\u000fsFx\u001f8y_%\u000fBK\b\u0013\\\u0003-\t{[\u000f%Qdsi,\u0000;a\u0006\u0016\u001cqb)LoV7:\u001e\"&%\n}\u000bܟ\u001c\u0016\u001b\"\u00155ݗ3\f{\u0014=ޏ}i߯KxU\u0007m[Z*\u00118ىsFU p[e\u0011[*\"Z>\u000e+¦/`\u000bj\u0004E+~4v?#Y_ϓ\u0017UK?߁M8w\u000b\u000ewODʩ}A*85\u0011Mb)\u0015U\u0016Eb8&G$/œ3N\u0000\u0007'\u0004~\u0007#\u001fjT\u0016,1qR3бp_t_=}4aP_\u0001w\u0005-\u0013>A\u0010Z\u00116OHK\u0012 g~\u001df\b}ԹOJ>\u0016ko:\u001d߹\u001fܯ :W|&@\t6\f*}щTWا\"}\u0015wܯ8ۣUV\u0016\u0004wIW\u0013Wz\u000eyCfl_Rﳂپ$~X\u000f\u0010tG\u001er_\u0002\u001f\u001e_9\u001cw\u0006\u0017U\bS}\u00154@\u001awmjlՙU\\#W}^P_\r'c}>X\u000f#EOT\u000fg\u001a\u001e}\u0016\u0011?\u0003\u0005\u0017\u00077T\u000ft\b\u0018}\u0014f}yxD\u0016,\u0005\u000b\u001bO\u0010\u0002:B\u0012G\u0014P%R/\u0010&\u0013K\u001b\u0015+19SVr6'H8#F\u001d.:)H\u0000\"U^EDK\u00142o\fg'\new3\u0007ش\u0014bDi,\u0013\u000e\u00182\u0006c!Y\\M.$X\u00046dCQpI8U#s2ةC\u0018\r\u001c|]R\u0002VDE0*qkqkZRl2yE3/r0vJNj\u0000i\u000eIU\u000e\u0001LG\u001e\u0011\u001b\tZ\u001c6~8\u0004\u001c,QeoRSG\u0005\ryL!)6ِ\u0007\tDhsk\r\u0013{\u000b^&xjl\u0014JEtuX=>՜\u0010<Ɔce8h6\u0007MG\u0004\u0018\u0018&nc\u0005\u0015zTu`\"!0\u0011+6d=#^רy\u0006\u001eo\u0017E\u0016\"\u001573F; $\u0018cѾHܡ~$jĻ>$\n1\u0015Ŧr\u0018LF\u000ff%՟}p\u000e\n\u0016NM 6p\bx-\n\u0016\u001fZ\u001c.ظX_\u001asU}\u0003\u0006{2\t?݌\u0005բ\u0005\"M`\u0004V.gH) \u000bbЀ\u0012W\u0019S\u0012 \u000e\u0016%L=\u0019m6\u001fC<\u0010#EĨSIg6p\u0017\r\u001d\u001066X\u0001\\ʋ]M\u0003s#\u000eM@t\u0010_G\u0002\u000be_\u0018|\tXG4R\u0007Ѫ;\u001f\\HXq0.\u000b6A(̝cjT&\u0002%~\u0010\u0001&\u0016V:PB*\u0015y^F\u0000~lDtp\u0018=\u001a\u0000\u0000~\u0005%r)\u0006\u0010]\u0018X\u001a+4~2[\u0003Xb3R\u0005l\"\u0007\u001eM,:-&PyDLT\u0006@w8)8:\u00069\u0015F`\u00001\u0002(\u0018s`y]\u0012FA2\u0014\u00070b@9\u0014\u0007!\u001d\u0007љv\u0011hQQ!tH8\u0001F}g\u001b(=\u001dEqC:\u0010\u00040#&\u0015\u001d\u001b\u0018XX(l\u0004B\"3\"\f.@!| 0V\t\u0011\u0019AA\u0011xtĔ\u0016e\u0016CcNQަE<\u0011R\u0013{RBE\u0019HZbP v>JI3}\u0016&@\u0007EY\u001d\u0014i\u0014\f\tUj#{\u0014qAav#4*+ g\fg,@}\bgeIx\u0017\r/\bA\u0013X\u0012\u000b$\u0017\u0010/Є-\u0011]-|6`$\rK\u0014qHP\u001e~ `^\t\u0002jBY\nPa9fö+UПJV\u000b\u0012D),T:gxUƯ\t\u000fy\u001f9ċAr\u0017\\\u001d^\f\u0015eZ\u001bgb>dRG\u00071\u001f\u0018\u0011ʨ)E\"!6qȔBwUg\u0000\u0018k\nnr^\b:\u000fa$6\u000e\u0013̷\u001f\u0015u-f%?2?=& 3@8N\u0001\u000b\u0010h\u0011H\u0011(ecp B>B#mKef-zHW>3\u0019\u0002K\u0003y_Ɵz\u0000I,\u000f%ZǰX\u001enQYT\u0012\u0003P\t.9Ng:H@ʟ\u001eڗ\bTLztO\\\u000e`b\u001aF$.z1PU#\n4RͰRL)XƟ7\u0001\"\u0003\u0017\u0013}m\u0002.r9\"Tx\u001e\u0004\t\u001c\u000b)\u0013MpRx\nh,\u001c]0\u0013\u0013\u0007c[r-g\u00113nx\u001a\u000b-@$w\u0001R[*RUG1\u001fbM\u0004#9\u0004M}ZFxR4\u00046!%v{\u0000ԕo r2\u0010fd\u0018\u001dg|\u0006\u0000ԯ%nMJP\u0004\u0016y:\u0014\u0007)=0}Ȝ\u0013\u0012BaՒ)\u0002Wj\u0010\u0013\u001d\u001bNwq<̽D\u0018\u0016\u0016`XbAq%sI\u001b\u001b&\u0016\u001b\r\u001a\u000fN\f:y\u0002yX{\u0003\\L&T(\u0014r\u001c&\bt\tq\\\u0015r\u0016QDG(~\bz势y\u001f\u001aL\u0006D\u0006`0H\u001ck3yϱ`'Vs'\r7\u0005x~\u0006\u0011[DZ\u001a$]ɳc\u0003V7bY\u0016+qJ#bK#Mg\u0004\u0016~s%ҾIݿlN/F\u0015MBuS\u001d\u001c\by\u0013@\u001bίG酐\f3\u0017U/LiJHAu1\u000fO\u0001\u0018j}%H\u001aJo\\\tOlm\u0003~\u000f{[xE #_5\u0018P\u001b˅?\u0012\u001f.as.b~\u0007voh\u0000O;zg6t4(L\u0006\u000e)`íIIM[4\u0007\u0004i\u0015>\u0015$&:ɗ\u0017 I\b&ųh\u0001\u0012\u0007X\rG\ru3n\u0014\u001apP>HiE&a\u000e\rL8afu\u0011,\u0004ժg)\u000fMQ\t_#~&?\"Q޷[\r8gWSsB\u001f\u001dOs\"G}U(T\u0000B\u0013\u0001*M@!`a\u0010\u0002TkbwWD|rGXvߐoqFKɦ~fu\u0010ޟ<\\o/\t￶7\u0012\u0017j\"h\t>Xq@t6\u00140\u0012R\u000bV\f\u0002=Wꖅt\u0010_\n7\u000f\u0011~\"/\b\u000fkFy}\u0015~y?#O@x\u001f[3RfS>~\u0000w_nWήnA,aY$S>yk_\u0006?j\u0013r\u000fS}v\u001f\u00163(ߜDw\u0016>o2/ߟJgz\u001ft\u0004Zq\u001fW|\u0012\"W\"IeU\u001afݢg% \u0015[B>ܺ/\by/9=b~β/ir3I\u001b0y+O5,޿\u0003\u0016\u001b\u001c\u00060]tߴpg\u001bYvp\u001bƍ\r1Q\r],J\u0004[-$\u0015Q\u0002NAlF%LRʃQ\u0011\u001e?\u0005X+N8B\u000e\u001cDx6a:\u0004Ń49\tE\u0012DP,>Slz:I;1\u001cpN&p0($nT.pm\nVM+F[\u000b>IzD.G{S[|æD\u0015l\u0004\f\u0012GBJ\u0014i8Bh9H6<8\f\u001c:){\u001fDtZi\u0007\u0017$j,ԨT)(,'\"\f>!\u0014*dkI\u001dbD\r.|sW\u0010o^j,>F͞9pYoF+Ntsr6$\u0017\u0014\u0013B.\u0016\u001cPd|&\u0017A'\u0015\u0007u2I\nقl˦LDi\u0005\nu@ڋ\u0002\u00192o\u0013am@1v@\u0001\u0001O\u0004@\u0011RF;\rH+ђ\u0007bZ\u0003u\u001dT\u0011((\u000b(X!EN\\*\u001c\u0007\"I\u001dו׾8'-ALq٭\"u<{Huba\t\u0007#(Wc:\t\u001dV6\n+\u000e\"\rt\u0014\u0014kԢ['\t\t2\u0015\fm\b%\u0016h\u0011c-4\u000e\b\r:R(LA\u0013\u001bxL9\f\u001cJ\u000bKOe&Y1\u001bĸ\u0014̸-:\\\u0010\u0005_CX؄hά8a\u0010 \u000b\rφH\u001fbPs* @N\u0001RB4UN\u001eJޑjd,}V O`|_oIRÿK\u000e\r\u001a\n#>[\t׻\b׻m,\u0002eXWEQ\u0003aR\u0014S\u001c(D!\u0004\u0004:\u0006C>$\u0007.^Mc`U\u0014\n\u0007J8W[{$HUc$p2B[7\u001a`~:\\`HZD6\u0015ՁgqU\u001a\u00144P,\u0000@\u000ej\u0014 cU\u00104/M@1x~8ܰ\u00103P!`Zd\u001a\u0005\u0014LUl\u0010\u0013@Zd!䲪l67z6(1y1\u0004-?\u001a;\u000fi/*ϾL[g!~K\u0010N S AH=$\\\u0001İ\u0004dM\u00076@[\u000f\u0010h&\u001a\"%Aӹ\u0002Pq#\\\u0000j&H\u001c\r¦ָCCG\f\u0007!\u001ejEJa\u0011q\u0013\u00044\u001e|x#?\u0017우2\u0014\u000eT/CouG:VS\u0007^,o_\u001c}i}\u0010n}| \u0005\u001aEdDaDCOugH\n7!G\f|H,\b)\u0016\u0005?K\u0018\u0018[W\n)?<%/s\u0018(ne\u0002\u0013~q\"v\bH\bH\f1\t<\u0019l\n{\u0017|+SQJ\u000b \u0016>\u0017\nn2\u0018ƲA\u0010*iš?PQ\u0010>\ttQ\t,w\\ʒT?\u0002J=¿},Y'\u0011~\u001ffhI2GN-\nQ\u000b\fT)D\u001a$\u0011\tx3\t#X\u0003X+Ecv^\u00065\u001a\u000fR*AiUFFM\u0003y[o^\\8?l+/Q\u0010\u001f},Rb\u0017^\f}0e\u0014#\u001c.IA\u0010\u0012p,&\\c^.IjNWWϧ\u0003M(F(V8\u001a1NǨ\u0001~\u0019(.mʽ1\u001fˆJ{\u0007~!\u0001\u001bY\u001bފ\u000b}8V/@F\r,\u001aYH\u0014h\u0018\u001eBftۢ9rK\u000bE4-m=:J\u001f$W\u000bҍ\u0017ls!@FW\u0013J\u001f0J4\u0006-\u001b\u0002+A|\rfR`Q6\u0016NOe*\u0018\u0014\b dP\fx\u0000%vœγ\u0017*gl\"\u0013v/(\u0012ˊ_S1wx\u0005\u0013\u0001J\u0012\u0019EC{\u0006/C+ApXt2#\u0011q\u001c\u0015\b!LZ&x89\u0001WrБ\t*u/X\u0000Z=ǫr\u0007K Bg1 \u000e\u0015F._j\u0003:M. 09\u000eք\u001e?\u0001PGjE)\u0015#2z}c\u001a7\u000b QE]5\u0016 \u0010\u0016ը\u000b7(Vsj\u0004\u0002?\u000erÿp¯\u001e\u0002V\u0011~\u001a2{ߔr\r[2j?\u0014P\u0013+\u0004R\u001f\u0007yQiD_|4]\u0018_\u0013\u001c\u001d\u001c\u0007\u0015\r('R\u000bH\u0010`B/\u0006\u001f=\u0017\u000fo\u001c\u0006[},\u000ew\u001f}\t\u001f<'+ʤ\nU\u001aE\u00054E-%B\\B_hv֨\t34>gC\u0017\u0003}\u0010[~?\u0012c|?\u000f6@\u0001+\u000b(dZk>|\u0001-8\n_WBjS*MW\bX\u0018A\u0005mQX%\u0017Wm\u0011Z\u0013\u0002Ϩ$\u000ez?P\u000f/އ\u0007\u0019;xSoϚ\u0017D\n~\tDu\u001f\u0007ޗ\fcqS\u0001s$aDS5}0j\u00107:6@n#@\u0005.*Z\nHH+{R\u0003;D\u0015oR\u001f-o4n\u0019\u001d\u0003B\\ʡ!Uצ/NS\u0019N+\u001dI\u0002\u0002C\u0013$jQ v\n [\u000b|(_*s}:Į%Ӛh\u0002wņ\u0006ɥy\"\u000bz#rEX\u0005+~\\ 5b\u001d\nn(l|x/'~re1VȆf7\u000f$((mQ\u001a mnH\u000eg\u0017A{\u001b\t7Lǯ=0lКxTd\u000e\u0002\u0018J^'d`$\bQ|Dn8y\u000f)ZD>͕t6^4\"X\u001e\u001dt\u000ewx\u0018.1\u001c,=\bXr5'\u0014U@Nυ\u0014ʙ\f6\"\u0011t\u000eVG4#\u0015\u0001i'^?H3+M)%brn\u001ci_}WU^He×\u001eD\u001c_\u0017\t#r\"\f&\u000eRApCl-p\u001d^oHb436\u0004W\u0014\u0014IGf,0p-\u001coSy>T'\u001c\u001f\n\u0004x\u0002\u0015(\u0005UXv\f\u0018T\b\u0015\b\u001a\u000eQ?\u0015X:d\u0007\b4@\foG\u00136g.\u001b]\u0018S\u0005\u000ek5QTGIEX\f\u0011\u0012{^^A>\u001b[\u0012\u0017@dH\t\u0007!6\u0016Q\u0001qG\u001brIbQG\u001c}]MnmN\n\u00041\u0006[P-4\u001d0@\u0001\b\n\u001b|Kw&xZ PW)\n<\u0006\\\u0001\u001eq\u0017\rBKF\n&\n`A,\u0010\u0014\u0006*XPN\t\u00061)O\u000f\u0013\u0014#O\u0007(#]-!\u0007t4gV\u00062b/&HՆ\u0000\bN0_\u0017\tk\u000eQ\u0001>#\f*0\u001aD9 \tEN|\u0014Z.,\nc$b\u000b\f\bʌIm\u001eB\u0001\u0011QpVڞcIQh*1-!\u001cč\u0000X/8\u0003O\u000b~\u0010(\u001428=LˬL\u00163\b- K\u0000\fP㫺\u0011Ҋ\u0006\tQV6R//\u000bnb\u001c$\u0019mVF18jE*.m+HA\t\u001b,S\u001c \u0018\u0004|O\u0010Q1\u000f:/#aXoFEl'\u0002\f(cUZqi Y\u0005A'ez0t4\u0012r\u0018)FU`.y\nh{>+\u0019 s=\n?\f%\"\u000e#\"\u000eS\u001dK\u001da3w/x\u0014^\u000fc'AT\u0007aN0uT$t1\u0013\u001e\u0014\u0004S\rS\u0004'e0@\u0011~\n2cA\tXF%$K\u0015C0!˥~T|Oǡ|xPT\\IF\u0001aX|blR\u0013S\u001d\u001c ]\u000ee!\u0002}*ܠZI(T/\u0011\n\u0001$\u0010x \u0004j߀}PK/Y\u0003p\"?$ P$\u00139^B*4n\u0006*\tu\"e94n3OT\\GQO\u000427W@ˑR?\u0015\u000e\u001fPwc#q\u0014}IFөQ\u001aa*\u001c\u0003;hR\u0002\u0000|\u001a+\u000bSY,J)I\u0018:\u0010nUȰ܍'sQ\b~\u0011&\u0002cFIr\u0019~H\u0006R}\u0003p*i\u001f]|3i>'_\u0011R6\u0015k\rG|S-\t\u001f.`brtx\u001d20/>\u0017\r\n\u0001?\u001cϑN\u0014!6\u0002G}K>I\u0013g\u001eAצ\u0019kʟ4[\u0003\tTF)\t\u0011F\u001a>S@\u0010UN\"#!>CE'͊\u0011rov\u0012G5pLdau7J\t\u0016%@3X\u0010[K\u001eR2\"?0\u0013I5rr3X_/XVȞΔfG!$z6jb$5FT:b\u001cEh\u0001\u0018\u001e\u000f&\b`|BbaDQg\u001aB7&\u0002Sax\r\tӸ\n2\u0011-\rrxZR!qg\u001cpȼۉa\u001c^= \u001a#$T\u0006\rRA\"l\u0006G\bEN:\t4\f+цĤX0ܼP>˹xO\bA}>+ 2/ދCaÏ\u0001\u001dЃKk`X\u001aǫAD8\u0007f :\u0019Z89H+\u0001x\u0005\u0007\f-R#\u0017`/@HԀs<\u000f\u0018y(3uf-Gm\u0001kh\rP+\u001a=_\t\"\u000b\u0016\u0014ʒR\fg3 A\u0000-6zcM\f9\bk\tUխ\u001e\u0014\u0018(H\\ֳ*thl\r\u000b97ՅC`ݓ\u0001\f8\u001f$L\u0002P\b>;-Z\u0002)d\u00117ֳ̝1l<\u0017yU\u0011\u0005\"b,\u0012]9\u00063ՙ;IJFx\tu1ݯĆQoZ\u0002D[-,D~g-!(\\i \u0019\u0004\u0019ٗoABk~j\u00043\"釓Ȩ H\u001e\u001c~Ȱ6\u0005(\u0017\u0004@[H\u0012ft*Q\f\u001f\u001aT~4~\u0000\u0014\u0012%\n\u0005\u000f\u0019\u0005ی7\bh$tM\t,{_\nP3:B~`q&\u0004\u000b\u0013\u0006\u001c!\"lT4\u0017lq\u0018\u0014n\u001dn甒\"{W'Uuѐ^~4EV/\u001a(L\u0006:hAzPR\u0010eER\u001c\u0000AB7\t\u001cg1bEB\u0016\u0002\u0018LƊdz$V3\u0015NjsX\u001c\u0017A\u0019P|\\[=+\\™_\u0016_ il\u0002\b7\u0007 0KH \u0010a5hjq\u0000(LZ\u0003Jk\u0013,X;T$Q\u0019Q\u0015\u0016\u0005\u001b\u000b\"\u0017\u0016ΆO=\u0012\"\u0002nRݲŵ\u0011$ʏx/\u0000\">mAvX/\u00176,\u001e\u0012Y*H\u0011ZX\u001d\u0016\u000bQ\u0013\r$.K?c-\u0011\u0010*%kz+\u0012\u0014\n\u0014}8պ@kE~\u00196-%T\b?\rhQ\f\u000e\u001858R?\u0017\u0018 [aTDj7\"\n.1\u0017>8\u0001 \u001a \t6J\u0018\u0012\u0003@\b\u000bA}T\u0006\u001cP|\"\bj\u000eȈ\u0015\u0019-\u0017SfAэ\u001f\u0014Y%:ӄXP&~ԡs|F7wT\"[\u0002P6\u0012\u0001i4v`P\u0014Yc'\rzU\b%np$]wc$?\u0005\u000bl5QН \u0019cD\u0012%\fGn*\u0006ZM4\u000bs\u0000Z\u001aaIP\u0002\u0005g9R~2\"?\u001ad\u0004\u0013oߕ,\u0017\u0019P4B1xR߇?h#\u001bȦ\u001boK\u000b$D\u0017LsF*g\u0006\u001am\u0018B3A)*\u0015\u0001*&ZWHArT/.(?U:l@o%\f5حBy\f-!SR熅S\u0018?\u0017K\u0001`$M\u0003͍;C!~\u0016AQ:\\,k$Ws:\u001e\u001cS,w\u001a3\bMzUI2PШf\u000b\u0002q[dro9b\u000f?zeU,\u001cjt㘊Hdzn8\"\u000ey)a\u00122\u0003=aѥ+#JCMKj<\u000b!3v\u0016@O\\kb\u001af0!ߥ\u001e\u001f*׬&\u0015B/\rT18\u0013}V\u0003\u0007&4\u001a\u0010^\u0011g\"LI\u001aU\u0019-IZa$PCV!j͊#ev[+3\u001fg\u001d\u001dD\u001b\u001b\u001e~Ww\u0016cb)\t_Ns>\"B\u0003e\u0014(\u00114e,YB\u0004E\bT\u0012\u0001m\u0016\u001eBW8_\u001d\t&b>\u0012\u0013?h\u00143¯No\u0013\u0001~i0\u001d\u0000\u001a\u0005J\\MF+\u000f(pha0\u0003*.\u000bG\u0013*\"P8\u0018S!\u0001i\u0000*{ƪ\bl\u001ev\u0016\u0010f!\\\u0019I@ !7oǼ<3g}&:ᇤ\u0002o)\u0002\u0000\u0001sF\u0013\u001b'_ľj_$\u0019JɕCZ\u001bk4!*d/\u001efm\u000ek\u001d6h\u0015hsG{a\u000f\u001e{\u0005*\u0018;(I\u0010A%̡I'&$Ҫa\u0005g\u000ecr7\na_\u0013ѦӒdisPΣq77\u0006\bo\u000e3d^Xk2\u0005`\u0018dp\u0003IgĎA*\u0015f0(\u0013M \"T\u00115:\"\u0004u[8XC\u0011މ뉽\u000esa\u0005(߰0\u0001\u0000h\u0007/\f\u0007+1mU\fp\u001bAaaJ]r*\"?x//md\u0010j3D\u001dI\u0019\u0000U\u001a\u0011`\nT#0\tZUˡ\u0014'\u0018U1xf9\u0015\u00011}\u0003{K)#{ \u0005\u000e>\u001a˓nM\u0000Qg,C\u0006%\b\u001ax \u0014\u0007X\t\u0011A[]\fc\u0019.W7_-g]\u0000g\u001c\u0004BJ!*w/\u0016\u001aL\u0018^o,ygtZEʔAy$^66\u0010̀ѐ\u0010\u001f>\f؄\u0019o\u00026\u0000\u0005u)MG:|\tW\u001enKl\"eX\u0007p6\u000f\u0014\u000e#\u0014dę\u001fX_a5\u0006\\N!@\bl~\u0000\u0011J?\u0014|\u0016j̱$A\u001ca68\u0006*Ҟ\u0017\u0006\u001fo5N\u001cjP(1{FU=\tJjEj@\u0018_WI9D*~٫z1\u0005`n\u00120jA*\u001eZsM!V\u001b\fdz\u0016ub\u0014E\u0003=mn\u000e\u0012\u000f[wiX\\\u0005&V]fZ\rJ_\u000fB-ȿt\u00173\u0019h\b \u0004wփVD\u00060WLE\u0012?(\"\f\u0001ep\u0011\u0000\u0014\u00124 p\t]|\u0014,Y}\u0019gPf$?\u001dI\u001f7ZV}(\u0014`F=Q1`F\u0004V\u001ad0q̍\u0012yS\u001f̍ˤ3\u001fP-S:9TXimX+'qL\u0010F]@$>;^&a0PʏBɣ\u00119Qj`yuɈTE4D\u001c\u0011ISQ}(Q\u001eBy<$\u0010198\u0013\u0018-\f1r0RCY\\\u001b`~B)VؐSp7g\u001f\bԨ\u000b\bhP\tIE&\u0011fm\btZ\u001e\u000bV8\b\u0001C\u0011c5yx\u001e\nωjZ2%X\u0001\n\u0006-XQ^i~B(?>HU'Q\u0015C\u0004\"8\u0011\nG(H|6q}$7\u0012Xv&-\n\u0004M^wl$\tyJT\u000201\t\bkbqgB\u000f\u0002j\u0001L~<=&>mUH2̝;[㢠\u0003ʙKCn,@±$,ǂ^\u0011\"&[\rE)\u0004\u0017X>;!\u0011Tɀ\u000f\u0000 K~Mwi7\tD]\u0014Qb+m\u00029KD\u00162\u001e\u000f4\u001dZ\u001c0|\u000bib\u000f\u001be\\€m+\u0004X-T%\\F}O?FYٲ\u000f|OK]a!}ܕq\u001c\u0001RPNIe8:\u001egƫ:\u0006\ba\"YP\u00115yA\nnԔh߳Z~B!?\fe\u001a\u0012A\tٲ>M*})\nZF$ڰV\u001e#;СU\u0005ѣ4>\u001fLT\b\u0004\u001dU\u001e}UW%\u0011\n\u0000À\u000fN~$-9cL !FK\f\u0016`N8&Xa2>p\u0018\r*# ;%|Α08\u000e*BȢ\u0011]D\u0015\u001c\"I()r!R\u0018dG9*+3WM~J&j ɟW\u000et\"/lM\u0001\u0019~\u0001~!\u001a5\u001dX\u0011G\u0019AEFOrA\u001d4*\u0016T\n_ds^1M\u0010\u0013\u001b꾘UYq0p\u001aI,\u001f\u0011_|9\u0012Po/-ZaℼU“;*Pi\u0010@\tEO:\"ҴF\u0015EK\u0011\u001bS Htr!x%~ŚFGI{>+=\u0012堉8r\u0003\\kE#كX\u001f+R\u001eg\"\u0011!u\u0004tA?RIē\nOu~(Gg3\u0016\u0005F(k\u000bk$.h\u0015`$\u0012肎1WD _|3g#\u0018K\u0003\u0005(e\"\u0011R\b\u0006\u0012B\u001e%a4ٶJ2EN&}\t\u0002\u0018\u00140\u0001\u0003y`Ur\u001b/~@G#P\u001bE<-~?@\u0011'\u0013\u00011Y*\u0011'\u0016\u0010jx!m\u0013\u0012nʢ\u0012\u0005HGxq!^\u001e\u001bYD\u0011c\u0007*\u0011\u0006@Hp6\u0003؄\u001dH\u000b7\u001e/\rhLDW0\u0001΄E7#^;:7Ny\u0018vM\u001b^M\u001cNG\u001d#\u001e56\u001a\u0007:\u0014U9iMP\u001a§\u0004M\tR\u0015\u0019\u0001i\u0004l@gB \u0018\u0010p(\u0014\n\u0004E!@\u0002S\u0012H`\u0000`\u0014\u0001\u0000\u0012\u001f\u0014\u0002dLJ\u0012-\u000bFAP)\u0010\u0003\u0000\u0003\u0010\u0000\u0002\u0010\u0000@\u0000P\u00041\u0003, %hH&'\u0004\"h\u0004*-\u0000J퉞[\u0000\u0000֎3-Q$+/G:76SӍ\u000fb\u001a\u001e:3a\u0000B^35UH`\u001083+u M,m\u0001K!\u0013hX\"%X..:SFobLӄG\u000edL\u0012':\u0006t\f\u0012 aтЄ\u001cbrxD%\fR\u0006Q\u0003\u0001\f\u000eh\u00051]Ÿ6+W*\u0006?%\u0000WHH\u000e1\u0018`\u0000>B\n\u0007\u00004H\u0004\u0014nW\u001e\u001f;S۳a=\u00003m\u000f Z\u0017h^ɡ3дŪACVXz\u0001u\u0005ZV'T\u0011\u00155!Mb\r\r\u0000\u0010?BX\u000fFT'\u0000\r\u0003%ԭ\u0001v`*6*\u0015\fց\u000bKA *u^\u0018KQ]G$xJ\t\"\u001a\u00044\u0001\"\u0002G^\u0000\n\fs\b\u0010)AcI{+-7Skei)#\u0017Z 8\u0000LPEp\u0000\n5\\ښgXc\u00015<\u0000\\|tr)\u0003\u00044s=?8=tƜ V\u0006e\u0012\u0003Q-r\u0014\ta\u0015\u001ef\u0014XA\u0002W1fI\u0005\u0015)\u0006>\u001fb\u0018_\"wP\f\u001aX)\u0003\u0017\u001a(\u0007\tE\u0006b\u001fK\u001d\u0004TL6S#\u0006?Bxw;QÊ>\u0000\u0016\u0000^&z*gG\"7S\u0015O_\u0019\u0002Da:S'\u0018&Ժ,\u0007H1rZu\u0014]BTh\u0007`).**mY\u001a\u0012`\u0015t<\u0011)I\u0012b\r\u0000\u0003?Q͝?m\u0007\u0016V-B!T>YUQaS)\u0002u*Ԑ\u00178PYod\u0013\u001f夋VhYΫua\u0001#Wfуz\u0003:3;ŒٙIs.B\u001a21..\u0002[ܩj3SD\u0012ӄxLA\\q\u00058S2bve7\u001c#zG\u00052ܬf\u0010~~gKΐ)*gsgK2}\n,\u0010!\u001arޙ%@dCWz@Uæpz \u001f;&\u001d\u0012R=rj_\u000e\fԙZccX\u00038d\b:S橓\u0012\f,xgjW8\u0014ŖjU\u000335\u001d&j35vX!\u0004ĝ\u0001L\u001cK5C*¹(6Fgji\\c\u001938*v\u0007V\u0016Z\u0015\u00014rjmxR\u0019\u001d?\u001a\u00133X\r\u0012\f?q&)\u0002 \u0017Q\u0007\u0015`ayzBL\u0006kVCuUVhrXJIE\u0011`aH\u0001IXI-|q-\u0018\u0002D?Ք\u0006kk{Y\u0012^N\u0000RBi}\u0001qLļYk,_LXd\u0012#C:S뎆l+߮\u0000\u0011\"ՙ\u001ae[\u000e\u0012DW\u0003\b:S>ؖM-p\u0013Ze\u001e,\"\u001300Y/~!$3\u0012q-,V!e\u000e\u001frGz\n\u0017zbfX\u0015N\u0000>l\u0006bS󆿲i+\u0015\b$RȨRe>\u0007\u001dS\ra5Q=G\u001b3S\u0001losk,nGs\u0006^vG'*L\u001eσu\u0013\tٻՐk${\"\u00055D>ͅ%7i g\rwSʊyzX⻡8I̿1`?LMyLL\u0016J\u0001!¦n`\u0005\u0016\u0000bUH8\u00011tvC?DL\u001383\u000fz2 }j`|\u001d%1V\\3ư\"\u0001\u0000R$\tQVe@\u0004=uP%\u001c?\b6 \u0014\u00128\u00156֐ܩJ)\u000f*\u0015g!s2X=\nw*YPmr\u001ebZUI\u0001UfL8R\u0003Y\u000e)m\n\u0007mZ\t,k \u0001*\bo\u0015w8XbA%\u0004q\u0005t@[&\u001b`\\deHΰ\u0005h\u000ff[\u001dTpm@\u001a^\u000f\u0002fIJ/;$\u0001(LMC~!.b,3i懮\bo%j\u0000zkШJ]K|\u001bS\u0004ֈ1Y?/\u0003mPCƳMsߗL\t,\r7o\b')dOVEx27xL\u000eTF\u0005=1Gu\u0018g$Iɻݧ\u0002\tkTS\u0017CճP*L)̩cU\u0017\u001b+OS\"CaN\u0017T@9k`d y\\\u0015sfn/}\u0014[>\u0012z(fuW\u001c%\u0013z{\u0001`4T5z2V\u0015:LA)[bM\u001d\u0000\td*DDyz\\qf-5yj\u0002Ĉlf>\u0014\n\t4TJ֜۩9\u000b\u0002o\u0007ZSZ_:)3@K?Sa}OjY+G9j䩉\\EOP=Q}+lHUIY)<{*Ӧ\u000f\u001a\nLbq\u00186\u000bQ=\u00079hUҢ܆z*\u0000n~\u0007G*]bf΢p%\u0015gj EUvU\u0016hj\u0016FlBv\\?>kYR\u000b&\u000e~[\u0005\u0004\u001eMr~[R\u000fYɝ\u0000\u0019\u0000*\n\u0005Q\u001e|\u0015E9}Q%D\u0015E\u0002>*f<\u001d9҇\rF-\u001aLA\u0007(\u0017\u001c\u0007|TYZDAcZ?3\bVRG\u000e\u0001D\u0005n?GX\r*A`\u0005ס'Fr\u0006imO\u001f\u000b(;\u001a`[\b\u0019i\nv\u0011B\rl%\u0004E.e[U@prq3Fd%p |\u0004KJ\u0019\u000b@k?ňȭھ\u000eԔf/ԕ\rtr^_քp/Cj1we]z\u0012s\u0004\u00158\u000eKS(PZnƖ\u001fG\u0004q*J Y1wZQ\r}㔬p(>\u0007V\"\f80\r5ej`X0\u0005sb*\u0006m0\u001c\u0018q˷\u001aek5P\u0018+\tx:7Hu%[8\tԅ;R曅\n]6u׷\u00181{\u0019;7\u001e6ծ{moQ?\u00075\r,{G,Ԃ?abwcH]S\u0016Ae\u0003Q|N`հHPޤ:>\u0012<,gj[KNlI-SKUSw\u0015-\n\u0000- qUll\u0003\u0011؟_*3(z\"n\u001bU+Zb㋪\u001aa_qh@/HjP>U(a\u001cxI45d;E\u0016*xo\u0001\u00103WPZ\bKS$y*>\"\u0016\u0013.\u001f\u0001RK\n\u001dzE\u0001\u000e,4Pt\u0015w3[-\u0010)VA]Cv|b=Uk\u001aJMGSЀdqɶXS=[\u0011\u0005\t\u0001\u0015Ӕ\u0001i\u0012\fB\u00069`\u0002\u0002o\u000bQ]9˭Gz<\u001d>e%8[g~Ȣ\u0002֚O\u001b(~\u0017H!IP+Bz\u0001JͧE\u0002W\u001el\u0006\u0007/ojIs^y\u0010\u0017\u0015\fqګP\r\u0004jÞ3\u0015@uM9潨\u0012\u0012T\u0004MiXM-fhj\u001b`pLrQE#Jt}\u0016-n\f8[QNPNÅPC=\u0007\u0003Q\u0019j\u0011)\u00050\rktq\u0019J\u0015.\fL>D\u000f~f[$$]TZJT\u000bM0\u0003GsQ\u0007=\u0016y4\u0016~Å\u0005ٿfŮXY\u0000\fej,p⏪4Q\u001e䄲TܐZԾA%KX&S\u0004>27qԕ\u0012Iǘv:74.\u0004\u0017\u0012㟒P/S\u0003R\u0003a[iԪ^\u0018T\u000e>\"2rdn?[ȀIRt\u001dݪ\tsz2\u0010[\u001c*n\u0014\n\u000b\u000e0P\u001d\u0018\u00071dN#\u0010\u001c\u001a\u000f\u0002g\u001ap\u0005>vlp2\u0001Eu\r1eo\u0014g97IOa&0/B\u0016o\u0007T\u0011\u0018\u001f1O,\u001a\u000e,\u0016s:*֭\u0010]\u0019dGU\u001bpx\\ W\u0019z7WҕX\r\u0017\"SG^`\u001cOf.h\u0006.k;4\u0000\u0017qP`\u0017\f\\µŧ[\u000b\u0018\u0011K\u0014T\u000b\u0016kr\u0014)\u0003=_N|Y*=_\u0011\\TrSd4|\t.xJV/\u00130U55H\u0002N~И\u0015{;luvH׽\u001bS{\u0014hL\u0019\u001fߜ|F٤\u0004/\u0018H:UG\u0004\u0002\u0016y]Ii\u0006`*\u0019T*Gtrv\u00064T\u0004$PgUՓU;ê\u0001jS.\n<\u0012K-e\"ᨵm7\u0005\u0003\u0006U\u0018TZ\u0017YY\\\u0011LITu_eUF\u0010\u0013N\u000e(FTAXZx_yQ\u001ep\f+ZB|m\u0011jkM\u000b\u00176\f)ݢ\u000fOW\u0019rx:Ҏ~\u000b\u000e \u000b]x1,\u0017\n\u0014ë\u0015\u0012*^Q-\u0002idLM\u00078\u0000W?v8\u0004LN en5\u000e4\u0010L߉bt2B\u0005\tpTMRf\u0012 o&Ww:+'\u0015S\u0016^\u001c\u0000\u0001X\f\u001a\u001f\b 464Z\u0000ºK\nGbiƕ|)Vwu'؀\u001aPj]NKA\u0015'\u0006ά&\\+rz봄Ud\u0016#Q\"W\u0019\u0001h0\u0001\u0001x;//\u0018Y$8\n\u0011.Z*%D\u0003\u0010\u0011]YR,4\rĬ2\u0005?]\u0005E\u0000i\u0011\u0006ż\u0012,y&T\u0015\"e\u001c\u0016BL\"P\u0004A\u0007~3\u000e4\fr3y>āM\u00038Gw8Vi\t&N\u0002bQ\u0014BK}!\u0000\u0019;$i!<7`pEpXv !\u0002\u0019\u001a8I\rI~Oɍ[]\u001c(^\u0010\u0006F=\rݪ\u001f\u000bB\u0007hj\u0007\u0001Q`y\u000e\u0006\u0000lL\u00124Y\u0014\u0018\r\u0010}cj6\u0019\u0005P\u00100;_\u0001ʧEw\u0001\u0004}\u0003\u0004P\u000b~YS\u001f\u0002PCgG\u0019 G\u0012\u0011\u0011\u0011\u0011\n)Η!9TFTSqv\u0018q\bt\"ANR4KT\u0010\u001a\u0012NyPos]z-u\u00075\u000b[\u0012\u0001,b(\u0007*G,\u0012B\u000e\n\"\u0011Ca/\u001e\u001a\u0014 ɮ!KA\u0001x\u001c\u001a|/D<\u0004Rj\"rBlnMG\u0005\u0016\u001f(\u0001S)8S\f\u0012wW\u000fc\"zmZҨ@}\tG\u0018\u0013M\u0000@oXN@\u0001/mC\u0002\u0004Y \u0016\nujXNt/\u0016\u000e8Bb2TI6q6)`ؔY_Ja\u0005Š(9\u0015d5c1\u0003vUr3\u0003\u0017/TŠ\u0001\u0018\u0018\u0012iM'\fNP\u0002Ywme!I(\bS(\u0007;Hi\u0012\u00102\u0011\t\u0001Eґ\u000b&$̘\u0010ꎂ\u0003\u001a gVEx\u000b;kU%(؆겸5$\u001cN\u0013\u0018\u0003\u0010#\u0012\\P\u0016I\u0019-\u000f\u0018V٧f&\u0001z܅$\f\u0007\u001a\u001cdP{t@2\u001119@\u000f<(6pgs\u0017>\u0007Dއr\u0013\u001fm*x71ºHѧ\b\u001b\u0014\u0014\n\u0010\u0013\u0018\rm\u0018xҁu6,\u00196c\u001d^XX\u000bӆhl+ ei\u0003\\\u000e\nݫ\u000b5,ĦE!8\u0010\r%u\u0018lșX@X\n(b\"\u0012Ȭ\u0012烫\u000f\u000eL\t+\u000e\u0007ȏDTpp~p\"1=\u0000C\fh\u0010Jr\u000bҨ8穷-\u0003u*\\0^@a\fp\u0007 \u0019.\f>l/!\u000b.f\nE#\"*bS/EF=!\u0000ې\rT0\u001e\u001foI~%'}N'\u001eddc:\u0000;mD\u001exLyZ$O=m(ᣈJ\u0006\u001dUAͫ.Β΅\u0002wߘ\u0006N\u0000\\\"\u001b\u0005\u0001\"f%TޛD\u0001\u00112%|G\u001cErL+N2\u0003@H\u001b\u000b\u000fD\u0003U_Tӡ\u0006\u0002\u0001\u0014\u001d\u001d\u000fX\u001c\u000f8\u000e!\\g]\r\"(>\u0003eĒt.\u001ce\u0019\u0005]s\u0000FWrB\u0014! \f\"tB$\u0013,ĵC\u0013r\r~V\r\u0007\u0011j\u0003up\b!~&u\u0003\u001dE~\u001df`MM؋\u0011\u0004\t(\u000e荹\t\u001e\u0000\\c\u0012vn0'h\u0000\ni\u0013ʴ(4\u001f(U8$8PZ1b},S7I@BUp\u0014GR\u0011ID0\tZ~b.΅H\u0006#P\u0000\u001a-J\u00010qh\u0003@%)@62-\u0012X(*\t\u0013:D\u0014.?\u0012B/N\n6a @)$\u0015d+i?dZikplYaSb\u0002\u001c\u0001(\u0011\u0002\u001dGO\u0000I\u0005@Aa6\r\u0007&&bE:\fm퉶\u000f6M9\u0017Ie{V\u001e\u001e[\u0007n\u000eBn:˜y\f',O\u0010j\f-(`n\u0016*~ \u0017Ma($#AH\u000e)9A%XMk\u0003Db?ireuF{Z\u001cw\b;n<'Q9$\u0007K(\u0000s$\u00028\u0000P\u000b\u000e$5S0^T\u001e~\u0013wQ\u001evN\u0002 ]F\u000b\u001d\bW\u0012\u0012kb;7v`T\u001f\u0010b?PXO$%e~\u0007eKg}V/=$^\u0006[\tH\u001d\u000eK[K7Kg\u0001R/xo{kz!wx{4,QP-\u0011$9\r$\u0016\u0019\u0006\u0013솯\u0007*KG!/\u0003/\u0007, \u000e/Z\u001f2\u000f\u0000\n/}$^8HetU~\u0015)KWH8\u0013Ri{9\u001dl`D`p\u0000Z{=>_,Vط)\u0015^AJaOzߔ)-Ix9Z\tn\u0017\u001c\u0006N)[ \no'|!\u001e\u0015Fo$\u0007\u000eG\u0015\u000e\r(\u001cBqytgr+TJ\u0002fafPԜpu\u0019sž]؇u\u000b{\u0000\u0010D\u001fhh+@`J+A\u001b+nl<\u0011l6tP\u0003[#n\u0003\u0010᝭#Jg._q\u0001\u0013\u0015ϒ7!7\u0018\u0007\u0001E\u0001?\u0000Y9R$״?ptI\u0010&A\u0007c\u001c\u0002B\u0010\f\u0003K\u0011\\>B~\n \u001aVʶ6d@PQ:|YgqwBJ\u0007DIH\u0006\u00020|\u0003;C]\f\u000b\u001cC\u0019TGz<$L2\u00043\u00064|H\n5\u0011\u0011\t܇}\u0004e\u0013\u00101X|:*C^\u001f\u0006N-=.lnj.B(A~=Q5u1\u001f@>!`cTa!G\u0010UY$đ!KP\u0011s%?\bZٌhzhEՎ\u0017A\f\u0002n0Ei rS)Xxp|\b7Ab,e\u001d|\u0016(Ga\u0019FiB\u001c\n\u001fE^B\u00047V-z\u0004D6\u0012{\u001bAv\u0012$xt7T\t?E\u0000nTIHn^\u001d\tāeN1#$`J+@h6\u0007:v\ba\u001e)<\beebl0`S UՐ'gkH-\u0012\u001aΆ\u0017K(U\\*\u0010}\u00142?\u0018,\u0006\u0010a\u0007x%(i`\u0018sUhKŜōl/{;\u001ca|w\u0006L9%\u001a\u0005RPt\u0000\u0000'Zʨ&si͚\u0001\u001bLsZ熝3ksT8\u001chˡX\u0019\r<&\u0015]\\\u001a̻y\u0017T[,\b#a?G01]<|\u0013y|<\u001an͑P-I(WIh$4i\u0007\f\u001cJAP_ʰνzՠ.׽[.\u001c/\u00046`\"[ҿC\u0003YY\u0000%\n\u0015\u0015gX;\u0000hY„l[WlQxA\u001cZQ\u0017\u0000綾\u0003Ǽ\"f\u0005\u0002\u0004ܪuC\u0019D}sr)-j1b\u0005 $:0k\u00122@J8F\u0010?֐\u0000lZ\u0006!\u0011=\u0000X !<6\fKuy\u000b4F,:+!k\u000f\u001cN6F\u00054x\u00148h[\u0004{!kA>\u0006\u00119\u00138@I\nР\u000b=:Wj\u0015T\u0001Gj=mЬ,$\u00034L \u001e\u0010f'\u0015sl-حR:DzG@U\u0014 \u0017\u001frJԞ\u001djpZ\u000e\u000bK&\tB%\u0000Vr\u001d\u000eS_\u001c\u0001`|\u0006\u0010\u0011\u000f\u0010C\u0013-RNYK<\u0000\u0005\u0018 E6g[\u0012^(\u0005b\u0014\u001aYAN\u0011\u0010ٴ\u0004+VwIXJ-\u001bVyv\u0003dc\"׶6\fk,ʂKAt\u0002\t\u001eeb\u0005\u0014\u0014\u000eRhD\u0011EEfmm=\f\f\u000e)LCV\u0018\u0004ťK\u0016t4\u0012\u001e\u001f2n;쒏9)a-(eV欅uyQΔH\u0004\u000f˶0\f\\\u0018j\u0018hL\u001c,ٴ\u00002e`u$0{\u0018L8t\u000fE\u0005̆d\u0013\u000f*kz%.!qO\u000f\u001aZS=cV]4c'\u0000\u0010\u0005\u001c\rV8\u001d\u001e0Z6M@\u0007b\u0001hq0UɰZB&\u001cĨ#\u000f\u0004\u0018ҩ\u0010\u001f\u0000nm\u0016\u0013(9Q.\u001aFB\te<\u0016K@\u0012p3t.ZIye~`uƅAǎ2|Ն\u0006R(8 \nnC\u0010\u0003v\u0011\u001e K5 \u0015\u001dB\u001eZz8f\u0000g\u0013\u001a \u0017R\u0013D$yے,^RIUڢ\u000eT,ER{б#\u0018\u001fWQ\u0019@T9G\u001ad$Lуm\u000f\u0010'(,P+.?\u0000/LƲYin%9\u0015d\fR\u001bzK]alO\u0019:Zf\ni!\u0007\rZ7>\u0003w\u0006\"%#\u0014ئĉ,\u00079iYhz5\u0000%<\u0019Fc6\u0016\u0001h\u0015`VFɔ&\\w6xT080@-$6ES@~`uQ^zD\u0007MI\u0010$É+8ejQY,|t\u000fH\u0016 #\u0007銝4\u000f\"\u0016vyQ \u0005}*\u0018q\u0014L2\\Hi+7+҇8\nl\b\u000bP)E\u0011d\u0003: VO\u0007/j-\b%n7^ngO{BA\u001f@$U\u0016RWiC\u0005:-a/].\u001dRT>hJ\"h\u000e'\u000f\\q/C\u000eDE*G?<\u0007T\u0007\u0010\u000bn\u0011\u0007e0]b\u000bUP%Bp¤6Aj;(@n\u0017\u0010(FgD@@a$\u0003rB5cfT&奭SlmLA&>JC \u000fiRkgdQjXq.\u0000\u001eR{ܾA\u00031\u001doYhz\u000eRٮX4$AQSl\"Ah#\u0010\u001cE\u001b:\u0004\u0013R|Rω\u0000^\n\n\u0007*,\u0011(V!C#\u0006$\u000b\u0010;.EaRba\u001c2A(Ω\u000b>\u0019\u0013۞m\u001fx\u001bm?\u001f%`(?@2G\u0013|$\u00193ٴ\u0005\u0002\u0000\u0014m\t\"\u00161\u0003>\u0011C˲TP\u001ay\u0019S\u0006\u001cp\u0000~bx0\u0013\u0014\"ERCT6\\_ߝ䃶o@KD\u001bmcv\u001a,\u001fEv\t1D0\u0012]V.{\u001a\u001e)\u001fT\u0001\u0003\u000e1\u0011ro?s\u0007Gm\\ZNP^*EZ\u001c*\u000fJA0 b,!k\u0000,C\\(CG\u0017\u001ba\u0001\u000e]?d\u000f>\"\u000eBHnT0&\fG2\u0011>'E\u0011`-\"p)je\u0010rR\u000f#\u00056a8\nm4\u0007Dp;\u0012;/\n\u00147@\u0014\u001bJ.l_2ۿ֐g{\"\u000b\r/X*ͯv#f'\u001fݲ\u000f\\\u0012\u0014\u0018\n\u001aLUưi6x\\],/ȊL֮e#KY\u0017ÇIqVɜ\u0016\u001ch^\u0011?`8\u0004j\bN\u0010쮯!O$`\u00070\u0004;\bv9\u0011\u0015.\u00118.a8\u0017\u001e\u0012E(\u0018G`;`{m(aӱ}u\u001f\u0018\u0015\u0007l:`\tK&)P/''\u0013쌌''S'5B'Y*K\u001aN{\u000e`Ϙ`\u0001\\\u0004;\u0003\tvü\tv#\u0005{\u0019\u0005/Ȃ%]\u0001\u00107\u0007cD\u0012rvaق\u001fw\u0000KR\u0019C<\u0019ۉ\t_'\u0007w@\u001e:@\u0019!~\u001e~;\u0016'\u0016\u0016˧﫩.|\u0003DA;Ĉ`7P\u001d&خj^l7\u001b&&Hz*]*\u0016&\b\u000b\r\u001eRYa/+O\nͽ+\u0017H+\u000fb\u0000\u0014fjiG&\u001aߴ\u0003[{UQ\u0013MJ!I4\u001a\"|\u001464=FPV\u001e\u000e\u0006\u0018h\u0016$~1n&(b\r\u0011\u0006\u0000R4\u000e\u001e\u0012\nc\r♁?B\u001fQ.\u001cmF\t`lk)\u0002FԤy%uʌ׉t\u0017>\u0001\u0000;C\u00135\"\u0006\u000b\u001cA\u0019&=D^jeJ2\u0004e$pSElZ6}\u0018$yԹ@o#\u000e_:l4\t\u001exΙ4rI6wp*\u0018O3l#Rf(\"D@c8rtHϋ03>/5f-b;E\u001d\"%5mh\u0007$vb\u000eu(\u0006px\n\u001aJ\u0013:4oOV\u0018\u0011\u0003SAjp\u0006\u0002U\f[.*V\u0010\u0000cH|uH\u0007jה\b'~Ϸd`QuuCR\u0012+T\u0005\u0010ZKT(Tp'9\u0004ԗs\u0019\u001dS.lI+x\u000b\u000eY~ \u0001Q\u0011È1\u001cq(zdQJ9\u00009mt4\u0014\rgJrt;b\u0016\u0002(:P\u000bXMe\u000f[\b+u\u0004\u00065{SOaSڐ#ZS\b9(/\tk*\u0002KŢixtL\u0001ɫ^V̎\u0007eĞk傠Zgb=$)R;\u0010\u0011Z$^}HE\\\u0006/w@il@Sl\u001aՊQġ1Ƞ:|R\"Rz\u0019=R-\nFzf\u0015G\n\u0019l;8HD\u001bȉ*\"\u0013-\f\u00075\u0007i\u000f4ҍ\u0000G\u00127g\u0007|Yۊ\u000f\\M/.A#0ホ\u0006V/\u001f\u000bn-F:жE8kab!Gdf\u0012V\u0004[d\u001el>~A\f4?H}j\u0003Zt\\P\u0005HPܢJae=̎Mhvx\u0016`_\u0013ہ W\u001ad4\u000b0Na\u0002\u0010\u001f\u001f!D&\u00030j\"\u0006%L0`\bˀXM]2\u0013Y;\u0002=!\u0018\u0013\r#c\u0019F\u0016\bf\u000fs\u0015tϛUb\u0016{[\\껍X'z\u0000\u0010F\u0015\u000eίP4/M\fAH6T\tm|V1nm\u0001Nm\u0011MrHz͈[?\u000f\u0006$\u0000t\u0002\u0011y\u0000Yb\f-\u001e]CZs@*\u0005]#4_!%H\f[7\u000emOǒ*Aq\u000f4\u0004;\u0004\u001e\u0006xW~諙@\u001b\nk\u0000l7\u00190\u0006i$\u0010M\u00174Vj {8o+\b\u001eL.\u0014\u0006`\b@u*\u001dwVwI\u001c&\u001bi.\u0006\u001bȎiȠr\nK\rG\tz\b\u000e\u0011f\u000e\u0007%@Y\u0006Dž&\u0014\u001er\b\u0007\u0000\u0012j\u0018A㠒y\u001e鲫\u000eFx%\\\u0016_6ln8|^|cT\r\u0007\u001c\u0019\u001cwQO\u0001c\u0001Ku*\u0017@Hr\u0013%Bvv~m\u000eQqX\u001a\u0010P\u00189UID\u001fU\u000f5D<<'҅\u0016G bKmDjd\n\u0014Q¹pΫ\u0010X&\u000eyC@\rЋ+\u0011v\r\u0012\u001at\u000f϶NS&#%P\u000b\u001c݋f(8\u0002-QT?]t4\u0000D!1\u001cu\b}xp\u0007F\u0004t0dƈ?HRI\f\b[r\u000b\u0014u\u0018e\u0010;$-:8\u00189\u0013\tn\u001fnNrQ\u001fHdA!B\r\\\u0015\u0004\t\u0012\u001b$\u0007\u0011\u001b)\b\"\u0003#B\u0004|\b\u0000\u0012\u0007\u0004u\u0017<0+iY\u0014?[1\u0019A/¥E@J3\u0018[\u001a\u0011bp2\u0002C\u000f\u00004Ij\u001c-.\u0003H\u0014\u0000\u000f0NN\u0012lLg8ܠRa.X\u0001>\u0013W$\u000enOPNhmg\u0001Zm?WĨx\"!\u0003]\u0007D)m^1\u001c4^>5Ǥ\u0003i\u0005 ߈\nc\u001d@Dz\u0012\u001a\u0012sM\u0002ԇR\u000eM\u0013\u0016pb\n@oTq9V#x&ZA*\u0013:\u001dgS^cm\u0013OQ{A\u0000\u000b\u0004\u0005\u0014rXZ\u0012\u0000D9\u001a\">\f'g\u0001&\u000e+\u001eiSjSv\u0003\u00061u\u001by\n(\u0013\u0000D\u001aUJ2T\u0012,+l\u0014\nGek{ێ\n%S'=N#m\u001fHm_\u0013DRH%N\u0006ABr9\f)\u0004x\u0014\"!,'g\u0014K*\u0015\u001cR\"u\\q\u0012JL\u0012&ZKirt\u0006\u00041],u.\u001bn9ڞ$mT&>o\u000fs\r\u0011=+bJ b\u0013b;G\u0011b;%U}J=v\u0010\u0000p\b)\u000bO!\u0001?P\u000e9c\u0016y\u0019>/7v^MM\tdGs_K~\u000f\u0000A\u000e\u0001+])iU\r\t5GtK\u0003D;Evo)\u001eB\u0000KFx\u0019/D[\u0002\u0017:(ԹF^\u0004\f}\u000f>7\u0002E-*M1\u0006-\u001a1B\u0002$oz eg\u001aqȐȤ\u0013M\u0015N'zE\u0006˅\"zĔRzlKMZ2v~MF,\nR3\u0004\u0007\u001ay1\u000b*{B \n\u0015#]\u0019B\fu4@+g0%q1cq\u0017\u000b\u001fX^5\u0018Q\u0006YV!53P\u0004\n$T\\h\t\u0000<\u001ey\u001f\u0010џƣ\u0019S/SM}3+\u0011*:Tngh\u0001ҘC/\"+\b\u0011x,\u0006ٵ\u0015Ya\u000f2%v\u0000l\u001c8c\u001b,b\u001aNi\u0019^\\p`O\b}̊$]5\u000f\u0000q2vҝ\"7P3#bH;\u000bVȜ\u001b\u0015#()FhQP8\t\u0015r V\u00030n(%\u0018\u001bpߗ\u0013S4\u0010HX!8Y\b\fun\u000e0*qB7M@\f6\nL\u001aշנ\u0016hL&1U\u0019a\u001chЮrLB\u001ej<5`3d\u0005\u000e\u0000c\u0013\"->\u0004A7\u0001\u0006*\u0018\u0011>'g)[&+8Nm #d.tRD\u0012&]\"(\u00079H\u001b.W)z<\u001cَKtT\u000fY\u001ba߿ڰN“r\u0006\u0019@6\u001aZ\u0002\u0005\u001d˝2h\u0014\u000fd\t@ys\f<^\u001c\u0000R32$TC\u001dn\b\u0011\u0004ۏ@Ѯ G_\u0016\u0010fe\u0017E\u0010\u0016bc4\u0007 T!uޖ\u0003H\u000f#c/\u0017J\rnߐ#QY\u0001 !L\u0001$\u0015)NERBJ%jЪAr#\u0003\u000bЧF ƈf\n-N'X\u0013]an#@<\u0018HӠ¢\\%\u001b+<~>\u0003\u0000\u0003jh(ˆ=Mn\u0001\b\u001d\u0011\u0001bTA\u0019qhH\\\u000f0=\fv2:\u001f\u0010M\u0010C\u0014#U[\u001aB&q\u0007\u000b;\u0005\b\u0007F.䁚\u001d=h\u000b\u00000{P\u0010\u001f=y{}Pt{\\ym;:熺\u0013<\u001f\f\u0000\u00045\u0000dp)\u000b\u0002\u00169nj.\u0001O3/ELh%\u000bk\u00118Ԉ 8\u0007j8T\"ᭊj\u0017oGc\u0013l̶w4sh !A\u0002 dl\u001cm6Q\u0018[T*\u001c\u0002\u0014\u0013\"k'\u001bN8\u000e!\nJC\u00072)KyŌy ƴaNb\f\u001e.\u001a\u0014}ʠ\b]I1]\u0011\u001eun\u001f@-\u0014CF]\u000e\u0019u\u0001\u001an\u0013\u0003\u0013\u001fX\u0013:i\u0015\u0010|/<-MqNd\u0010{Ƅ4Cl܇\u0005\u0010tU\u0014\tr\u000e\u00039dsoR/`Z>OdqJR\u0014f~{D\u0000z;uĴ\u00047@(\u0011M`%?P\u001b\\DŽza|\u001e\u0005̻&\u001at9m>\u0006\f\u0005Jͨ\u0013kNY\u0019\u001d\u0017E\u001bD&H d\tr\u0013nS\u0006tSp\u0003rw\fdI\u00069]7fa[-HJ9\tA+\bi\u0010RÝ%\u0012Rɗ`\u0010\u0000$\\SǦ}\u000b\u0007ȯր8U\\SmjMWڤ(\u001dތAm'\u001edtjT\u0014,H\u0015\u0019BRDTI2MJ\u00034\u0016?p\"'\u0019Ml'((\u0019\u0005\u0014*\u0015.\u001bpX\u0010V&\u0002HE(m\u000e\u0013Ct2P\u001a\t[!\u0011C*J+(ꓬ\\Ec[\u0019l˚T\u0002\u0012\u0014ՊUZW\u0001m$^?O \u0016 g\u0017OFx\fvh-\u00160ɠ2\u0007B&#,isqNDp<\rʉ\u0001\u001d\u0006U\u0010kҹ\"\u0018N\u0004vUȕ-\u0017\fvQ&vK퉎vَ\u0005ش\u0004d.?pBA\"\u000bK\r0;\u000f0[0'Kl\u0006IBU\u0003?@(͉h8r\u0011Yl>\u0003\u000e9.JCFC8\f@\u000f\u0002\u0011r\b;u!\u000fʓd}u\u001fz;\u0000\"vF\u001av9ζ\u001d\u001a\u0010R\u0015r{}3噢$7\u0010mF\u0012Qy:tB\f:iI+'g\u0004e0\u0013t\u0010j\u0000!BE(\u001ay\f\\ژ>@)\b/\"p\u001c&k]]nge\u0016\u000e*n\u0015\u000en{\u0010N<ÝNEk'ٓ1\u0014\b\u001f\fU]>B\u0001F*\u0015\u00000B\tWD\u0012̓ShqW\u0012\u0019\r\u0003[^\nU\u0015\u0014(eRCW\u000fGb\u0019>U\\hvU\u001dos;\u0011n{!se\u0017\n\u0007|\u001c\u0000NCC@P$:(s\u001fJ|F\bN\u0011F8\u00154\u000f\n[6VrI*!J+m̕~K+R#bmāKV|eUh\u0000|\u000f(>\u001bvļd{놲}̇R'9%\u0003ʦCИgp \u0013\u0017嚼\"\u001f\u0000('˔\u0006X$*pD\u0005yw:]pQqt\u0014\u0003\u001bԢVI\t\u0010mK\u0016ݑ\u001dq@[*\u001b\u0014\u0014~\ns\u0016\n4DT)Qyzُ\u0004.\u0010-\u00071葑i/6eDwwn#IhNZCǸ3./ዢ^ѡF\u001bAOvn4\u001fL2c\u0005J%'թM\u0017l7>~!?H}]l\u000fIzg\u0014\u0010\u0012J]q\u0000a^]j;@j{\u0005Sj{\u0003v`B=NlȋZ\u0017f\n\u001dY\u000f1vv}\u0003\u0013v\u0006\u0005\u0003\"eˑާ^Q\u0014v\u0013H+\u0011*RW \u001f\u001f<\t\u0003\u000fh\u000bVs9l\u0016a{5\u000ef;\b\u0007\u001dl'_\u000f/S\"v\rrf\u0000g\u000f>!#r#\u000fIQomw*;\u0007'}\u0012_*\t+\u001f3vlf\u0016\u0011@\"l\"l3\u0011ӌ\u0010ë\nV\nAM\n۱C\n[v95}.َ.\u0018MrQ\u0017,\r\u000fI\u0013J-WvA#\u0002\u001aWgI+S\u000b\u0004L\u0016E-S-]F=\t.iTg\u0013<2!R\u0000`F\t\u000f؋KgKgKSyvv\u00159O\"a\u0002 ҽ{Y}\f\u0000\r\"<\u0019\u001aLQ\u00168\u000e)Th\u0003|GΔ \u0000\u0014\u0014:R4RdI?z֙zڔ\u000f~\u0000ڑz٤\u0000kqY1\u0003\u0014\u0003$\u0019\u0000\u001a^ELzA,Fؤ][2Ԡ,\u0003Pzt_*K~c)ʗ}4|Py\u0019d\u0000t#U)P;8C\u0016\\PHAܝc7w\u0012\nnr@.;\u0016v\r\thcO!AE\u0003H$u&$\u001e\u0013c\u00142\u0012JCM\u000b\bɸȒ\u0003P\u00130es\u0014\"#>, qg֕s\u001bZ\u001b1\u0010;؍\u001b\u0000l\r\u000f2(X\n>\f$ z\u0000\br\u0012\u0006\u0016#K\u0018էjP&\u001c\rH|y?!\u0014iE\u0000\u0017\u0016\u0004a4.Cq~m!\fS(\u0012'<0LB}5\u00129\twAOd.TzM%\u0004wJtHBt\f1Ma!y\u000f `=\u0014\u0012\"\u0013zg\u001dMA!JPk\u000f<Ǫ\u00135\"L\u000fĴ\u0018$j%&&y\u0013iy\u0011\u001eBRh\u0004\u0003\tg\u0018\u001aM\u0003.ܑ\u0006,\u0014\t~a\u001a\t\u0003!x0%NyY\b\u0011G\u0004m<;n\u001d}m\u0013\u0006zZ\u0019/S\u001b\"N~`J\u0005\u0001e\u0012 чA\r/5\u0000KXD\u001c\u0019\rBU;*u\u000fS,1\u000f,:d\u001eZ\u0004e\u0000Ռ\u0010=\u0019UMyD\u001025\u000e1\u0016\u001f\u0002s#-e\r+$\u0013p\nSC>\bB)D\nK\u000bo\u001dZ\"q\u0007]Is\u0000ʋ} }R\u000f:p;Ue\u0003\u0011-\u0014E\u0011\u0000A\u0001\u0000\u001b\u0007\u000f\u0014\u000f\u0014\u001fܶKfA1rj\u001a\u0004\u0000o>\u0000.*4ӉưV<\u00039P.uܞznRNRNm\u0016\\\u001f\u0002H\u001eD)\t\u001f\u000f\",a{Q%\r&=\u0015(2\"\u0001P\u0015EJmO흄Mx\u0001\r\u000e\u000f\u001dԶR%\u0003-bI ǒ@'p؎3cZ\tNT^'W\u0004+Q(C_\fkrƳP\u0004\u001d\u0015\u000bv\u0007W;y|`PlJE\u0016ċ,^3`\u0018uypR\u0014iq/>\u0005`\u0011H\u0012\u001bdS[\u001a\u0010\u0015/<'$\u0016I\u001cPGRR=\u0013\t'+\u001f}r\u001dSqкp\u0003+L6\\|0l\u0015E\u001eJ\f\u001b\u0019\u001b.\u0017\u001a?\u001c\u001bH\u001d\r͠`S4xrfaW!Kh<\u0018]lP)\u0014>\n\u000f~YSo_\u001dnmu[~\n%_3:\u000fAg4.\u0007wﾽ­]1:\u0006C=u_y#܉D>\u001f=\u0011\b^\"p\fQIJՅ?vcaZ!*2.&\u0004\tV\u0001\u0006s!%:D,n\u001e/Ԯ\u0019u\fJepo\u000f>>QI:\u0003<\u001fp*\u0004K)M<'cĵq\u000e˜8Ụ\u000fQQTJ0dVs$\u0005[a4?,M؝\u001f舏qPd4Hut8\r\u0012+n\u0005%Cq\u000eD_+LABW\u0001S\u0001r\u0018,`yc \b\u000b\u0003\u0006\u0018ov[Xsm4!;\\F&m\u0004\n\u0014ǃ\u0018\u0014m#b\u0019$J#\u00182\u0000\\T7C::|\u000f|\u0012K$:'DmCgTҽ\u001c\u0003̘n&WLQ2~S\u001a\u0010),o1&\u0003\u0003\u0018CtT3xJL\\|:\u0002G\u000b\u001cp\u0007X\nvœ\u001a>\u0005IH\u001bzM@{VoA[/\u0010;tg/\u00131\u000f\u0005Bz}\u001cH\u0005TC*8\t!ED\n\nIc(q\u00191\u0000\u0003Ӌ \u0010\n\u001f]\u0016-{+x;뉽\u001b޾};w\u000fѡ;IAjA?z\u001b\u001ddn0\u001c0LъF)F\u0001.[+IBSbl:Dp\u001ev ;JGT6***Y\u0000UEn\u00016ݾ\"6ݾ\t&ݎJ\u0003\u0010,6w\u0012q\u0000\u0015+B\u0003`1*@< In \u0012LXqJ&ј0\u001d|N\u0013\u0005i:\u000fH$TPP*\u0003D`n\u0010m\u0004\u001fmWmvm\u0018moyad:\u001fv\u0000H\u0007\u001e7C\u0011J\r\u0017'\u0015I+\u0019w%X\u0006\u0014\u000b\u001anNWEv-}w\u0000\u0018u{\u0003\n\u0000m\u0001\u0003]\u0010B@hh\"TVֵ\u001d4mC붃޿\u0015FMǙ\u0000UAj?\t\u0016\f Z.c\u00177A9JwY\u0018^!\ro#2\u0013\u0012\u0012e\t}4\u0010hi\u000f$$\u001d݊,\tI?#G+\u001da#{lA:ʯvF֫\u0001ltx@t*{>s7\u0011A-7\u001dIP]j^!\u0001\u001d!:mWUA?A)8\u0012:EAWW,f\t\u001fvAv?e1e{!g\u000f`2\u0007O4l)\nx\u001devAqNq\b#l'D\u00076\u0016j_ \u001aR!\u00036+LoO׸@sv댻C\n_{8\u0015T\f\u0015S\nMF\u000b\u001cIhK/̍q-S\f4lvfW VtXxbL\u0018ZAwHgs?ԫkPnMkF\u001bIe-Q?@pP'ϔ\u001c\u0003/D\u000bF\u0007\tHՑ\u0010УC2PT`6D\u001c4\u001c\u0012֡-f\u0012BPT'Iǣ~qD\u0015\u0006\u0007`M4S\nB$#EN!^8\u0011\u000b\u001c\t\thDe&Cٜϒ0&0j-**\b\u0007h\u0001\f/@``\u0004vcP0.4xk_NT\u0004t4Թ\u0001\nAK\u0001CR!cD/0&\u0013\t\u000bQ9\u0017E\r|–\u000b*M#C\u0015\u001fq&(<\"+:wS#\u0006ãd5\u0000Hcan|\u0001\u000e?@iǻf[,Pknk+\u0018\\ZË*\\(\u0013($X&XP:P\u000fWT*ݦ\u0003!Pc\\3\u00177D\fw<\u001fz?\"\u0019|n;*rʳ\u0012\u001cHmB\u0004c\"\u0003ޜ*Z\r۷h\u0019pqG\u0016S\u0004yiXR\b1d#dJ?;(Uԇ.{a5RMH}l\u000bVdG6vd܉\f\u001b1i,J}\u0017b~!T:LjN\u001f,v\u000531\r'XKQ.-m\n^ZP/H\u0002Q\u001f4\b&uqaMl>̌!~p\"% Љ\u001f(g|/6\f\u0004\u0012QKeT1\f,k\u0012\t\u000fk\u0018\u000f\"]\u0012 \u0007쭨\u0013\u0001ׄ\u0010y/\n\u001e@gM\t\u001cL\u0010T\r'\u001eԂ)5׬lC4I%\u001a\u0014eQ?4\u0010G0A7*/\\\u0013ӂt&l0\f%\u001fwq>\u0007X<&R\u0014v}ގ}\u000fAb\u0004M@\u0001\t\u0004\u0018XA\t8POV4\u0000G\u0017cJ.\u000e.Fҧk\r\u0000\nul\u0011B\u0013'DE\u0006;\u0004J5\u001a\u0000[\bB2\u0002i\u0005j̞6^yQ\fI|*c\u0006td49Vnb|;#\u001fwL\u0000\u0002\u0002\u0015\nK̉/ ! \u001c\n.fɏ\u0013,3κB\u0018PoҤ\u0002\t\u0000)WKtһȼA\u0010\u0012L\u0003\tĚ\u0014>\u0006&i\u00071jЇBŎNR@\u0000\rWgW\u0017\u0019;qv\u00074l)7o<2֬Gw(#!\u0010K\u0014\u0000\"A4n#cxh\u0011Lq\u000b*Bi˴4j\\,&r\u0010F&PV? M\fBqq(ǒ\bm\u000b(\u0019B4GplJ\u001cv7}2\u00144\u0000\t8dt*x\u0013Y\n)Jѵ\u000b(J߮\nQޮ\u0011\u001fHٶ\u001dgWWTe4@Bn0~R,\u0018Iu3͋Df:O9\\6\u0005u\u0012T` ;Ï\u0011b|UFQ6,ZXpwmۻSv`Hq`i;\u0014.?`҂\u0005\u0003IFVR\u001aE>\u0018v\t9\f赧3(\u001bσ\u0005|\u0012n\u0001\u0019>\u0016\u0000:l \"\u0015\bm\b^\u0001\u0012/y9B\u000f(η$\u0003'\u000f\u001aw\u0007pJ \u001194pkc5\u0015r\u0018VaUt\u001a\n\u0018\u0003*A\"d\u0001p4\u0015D6\b\u001f\t# JrL\u0005P!D\u0001R\t\u0012eZE\u0012:\u0006t~{\u001d{߮P]K3\nCt{\u0005x\u001dע!:\u0005n<6F\u0001\u00148\t\u0015cq\n\u0010Icyt5Si\u0015M΅9iR\u0016Ȩ\u001d堈\u000f'J\u0005\"\u0013M\u001cN$2'\u0012ގNbo\u0004n\u0017dh;`U@\u0003\\A?@k;Ԡ<\u0016#RDͦ\u0004E8\rBo\u0005%*~\b\u0000\u0014PUUK<\u0003cIHV䑏X%*Z?M/n2n\u0017٤ndn3nrtk3w{HvH>v{hB4$\u0005zwJ!7I6Ikx[eʴ\u000b\u000fp\u0013rŮJ#PK\u0004ߴi;NQ)ۮH>0Nflnw nx]C\u0000n/ n\u001f\u0005e\b\u0013\u0003`nmw,\f^\fmy`\u0003\u0014\u0003\u001duTuWҪQ\u0016-jtGS3Ba\u0001i;v\fmێH\u0019\u0007Zd\u0004kSvΨF\u0003!-q\u0000Զ[4q\u001b1uk\u0003@A\u0019LJ*\u0003\rzuR5rd9ԧ8n\u0018emOkjBY([G[74F+*H\u001b\u0019J\r#nUF\u001cjv՞o{>Ym\u0004=5PnU+ퟺў8]mC2U\u0019\u0005DU/\bB*X1i1\u0014#^Mn3\u0017\u001d;WmTIv\u0000\u0013\u001ec\u0005{=J/HFP\u0010\nI9z\nk\u0011\u001cZaZlL\u001a1wH\u0006\u0018h\u0011m\u0012o)!qJlQ\u0001\u00146\u0014'\u001a$. \u00117xU!J\u000f#?Ɗ8\rQ+/88$Q\\\u0006Q\u001e\fh\u0002AzˇNu2\u0011Q\fC2\u0004\u0011BɎY^v\u000fp\\ٌ̙R#\b6u6\rAjڑ\b\u0007Y\ru5<54>d\u0000+2\u0011\u0019\u0007f-)?Ԅ7|hG\u0005\u001f`5ʜ\u00114E8\t\u0007) Ƒ\u0004/l~\u0000\u0002ГC\u0014—f\u0015UyJۋ&0!Ҍ\tݟW4Fv\"\u000fF\u001dL\u0003n~\u0014\u000eb\u0015$\u0004U\u000eGE\u0016눈(H\u0010}@|\u0010 \fYI7\u0002;\u0013\u0014\u0016n*xB|ZUфkdn=GrƖ`if\n^дI\u000f\u001c͏\\O\u000b\u0014O a\u0018\u0011gq:V\u0002YnJW+]d\fI)?\u0007BCQ\u0019Ke(Y/K.&ȁb>xdw\u000f\u001f)b-\t(m\u0003<\r}N\u0004\u0005;\u0007M\\?pW1Æ\u0010-R\u0001҂xʱZ @/aY\u000et\u0019\u000e\"k\u00198]5Ko!\u0004ֵKg/\u001f>K`޴Ga\u0017\u0016S-\u0001h3Hܳ0@}\u0006\u0001b'\bpF\b\"\u00002BG8\u000fJ\u001ee#\u0012\u0002D \u0000uҔ1U\u0019IU\u0004\"Zvvw=v=eW>.\\]zF\u0000\u0003-\u0000~%i\rendstream\rendobj\r21 0 obj\r<>stream\r\n&\u000f@!\u0014k#\u000f\tG\u0010!\u001c[zhjp\u0018V&\u0019ݧjL2C\u0004Tm\u0013zcg\u001a \u0016!\u0003]gW\u000e]_mC\u0005\u000e`\u000b\u0010}`{\u0007'BcP\n\"9qP\u0003\u0019oU*\u001e[Ej65yu2:^Yz-P]\u000f\n() U\u0015V7uXDbzI\u0012X\u00050\"B=VӢ]O΢\u0019_\u001fWx^\u0010B\\\u0001%\u000f]Gh]W]WC-CŇn\u001e\u0017Pͼ\u001e\u001bůg&zRq/.O(\u0014r\u001dbu&\t\u0010\u0000j*\u00172o\u001bZ?aͭŹ\u001b˶\u0004Y[\u0003Rz\r[fVEz*\u0012Y|K\b34\u0015+\\GC\b:zmԊ8 Tj\u001b\u0000B\u0011`cuPX\u0019dUq\u0013bnN\u001aWpoMq\u0018\u001d\u001e\u0001Wg\u000b\u0006˓_}&T:aT\u000f\u0000\u001e3ުHV}\u0003Sk\u000bChPf\u001348\u0014.2\u0011\u001b8G\u0001&\u0012\"T?q+E܌\u0017[\u0004\u000f\u001aDZW!78MH+\u001fޓ!R(Щ\u001f|\u000e\u001fC}MV*m\u001d\u0002\u00130h\nl\f e\u0018(gdó1U3ʊ\u0006HdQ\u0016B\u000e̮8@a\u0014,\"!\n#\u0001k 2\u0004w\u001a2\u0004j\u000b2\u00041\u0012H2I&\n\u0000\u0007\u000e\u0010ɼ\u0019\r(l,l>D\u0005\u0006bm4F\u001djG\u0010T\u0018\\Л\u001b\u001f(\u001dY8A\u0006\fd3h\u001b\u0007#\u001d\u0006M6\u0002\"~:4h\u0017]4!hsa4qxi4qV\u0018&\u0011\u0010\u0017;ruEڹ\"\"H*\u000e@M\u00074-OËPv8G˫7n2RyChN.h0`\u0016&\u0016\n⪘m~o\u0006@\u0012;\u0013\u001aQ\\\n\fS\u0003YEz\"\u000fXz4\u0005-q`x{=gH|@:\u0011\\hf\nCd6G\u0017S, 63H~Wq02~2\"\nDd$Ne\rm\u000eV\u0006\u0001u5u\u0005[(\u001c\u0003AsӃcBg<\u001dxA\u000b}\bH\u000bI\u0010CŃ!vƈ\u0013%\u001eTFZm\u0015InZn\u0000]\u0007T-H)j\u0017%3D\u0019\b\u0016\"b\u0001æTF^a[gAd*\u0014Hk S\u0013c88\b2H~`vb.\u0018\u00020\u0019Mj2𤌶&h\u0004JH\u0011V\r4\rd\u000bNqCA8?pK{9\u000fJ\u0002TX\u0005҆\u001a\u0015\u0006k\"l\"\u00032\u0010\u001anڑ;ju\u001aV\u000f\u00030 Q09\\4\u0004FCrlB\u0007H\u000f!J*FU =\u0018\n\f\u000235M+JZSA\u000e5D\br(6\u0007\u001cBX\fG\r\u001a4\f\ru @Cm\u0016\u000f\u0010u!Y!pR0ʋX3]3\u0018:o\u0000ԡ\u0012`\u0014XT\u0013\u0007@%>P0\u0012\u0007\u00065.\u0010D(p%F]\u0003t#T4;\u000e(\u000f\u0003x=\u001e\u001c](D\u0019i\u0014qG\b쐤\"DQ<,*bNnj^\u0014sw\n\u0003烲\u0015\u00070\u0005 Q&ZJ\u0006\u0019+׌\u00104\u001a)iLh02\u001aGk\t1\u001e\u001aʾS !GYF~@\"\u001a\u0013jJ*,ro(/RτNm8A%\u0004yJhfG\u001e8\u001c\u0001<ީ|R)\nl`\tIu\b*F\u000f\u0010Jˣخ\t(׊\u001aF#\u000b\u0011qC)Y$\u0011X9\u0005{OALV%gb\u0012\u0006J\bd\n''e*\u0017Lb``h+<\u001e\u001f+flo`\u0001q\u0013ѿ\u0011[hJE\u001c'\u001b@\u0014q\u0010)yݏ!\r5l\t+z\"Bf\nN6\u001fHH4qp\u0018x\u000bkZ`\u000bC%\u0013}ܘf>3\u000bfx\u001aF\u0003a9^Aia\u001d\u001a\u0002W;\f8>\tY\tBI\tI#\u000b\u001f\u000e;\u00141\u0015\"Q\"2Ҍ1iRHQ):ٚBQ2yXw>XXW'gF\u0010X\u0007\u0000`1{\u0010tEiv\u000fr?H\u000eO\u0001ch#DJGm\u0004E }AERmJ)\u0000&N2Y\\Nz\u0002X\u0003\u0010\u0012\n!\u000fȟ\u0004T\u001c\nR\u001fY\u000f\u0015\u001a}n\u0014\u000fakRfv\u0001ʥ;\u001eK\u0001MԺx8RVC\u0015\b?\u001dVEYa\u0016#5Ü\u0005A\u0002>Z-\u0013p0Az\u0002]:ý]:\u0001r頇[]\u0006hgpdV{\u0018s)\u000fl/\u000fzWIU2\u001c-!w=\u0012z\u0003U]\u000f\bۥ订_Ӄ\u00112A(T+2\u0004=\u0011\u0002.*\u000bA)MP\u0000E[/{\r\nj=\bgaZ~ֿPA\u0010GVzCh=w\u00047%B\u0007@5߸\"\\\u0012?pK`ߧ\u0014\f\u001b-+ml$H| \u0007Pp@\u000b:\u001ct&hͥ\u0001V/wX\u00177?)\u0015_\u001fH]\r=!i\u0005ggYvqҫ\u0017\ns\u0015\\}dlDvG7\u001beXu\u001a{\u0013% Qth}@\u0012n\u0005\u0001B\u0006hahl7oMAç\u0010T-w?1]\u0018\u001eZ7;\u0005$P?OI4\u0012\u0017]`R\"@\u0014e8Q.\u0015P\u0006Ѩd\u0011\"_ۍ8@OЛh\u001bc\u0003\u0018\u0013lr]F\b*_ \u0018*6(\u001c\u0005\bDs'vcY8Z\u0012\u0013 \n!%[@Jo@J\u0000\u0003)\u0017\u0013\rU_6\u001f.d\u0006\u0015\td\u0010<\bU:'U4j\b\r\u0015U/+*V\u0014V#@v/U;\nͩK0K\u0018\nx\u0011`\u0005h\u001c2\tEc\u0000\u0004\b\u0015U8\u000f\u0014>N(F\u0014{\u000bc\u0002D6h\u0002p\rɢ6\u0000'h\u0000NR\u0005\u000b\nt\u0007\u0002.%\u000f\u001b$T>\n#\u0005D\fi\u001eZؕVuz&Q I%\u0002\t(\u0001\foZA;x&r\t\u0014,(ؗ&s\u0017ZsbH|&;=j^\u0000yb<\u0015qT:p}\u0003\u0004`\u001c\u001b\u0007PXN-+\u000f m+\u000f mi^^crj͏U_u!*$\u0002X\u001a0^ p\u0006GFC@0`B\u0003߉@/m%\u001c2ǥa`\u0013AԂ>4hjx\u001e*9&@rȞ9$bKx{dV\u001e\u00000\u0017-\u0000ލ \u0018\u0006\tk\bLf\u0010;2+=rp\u0018}\u0012y` 3\rCsŚ~^\u0006ĩj\u001f\b#%\u0001\reȐ\u000eI${+(\\䔋5H3{$\u0006KMjUmN\rAb2\u0015\u0010\u0016q \u0014!͠k.Skwܲ]\u0002LP\t>b7٤Ew\nF\u0014dp\u001e\u001c(?\u0010\u0005BxZw\u001a1@$]\u0002%N\u0004\u0019\u0000\\.`\f\t|њ\u0007\u0004I\u0011\nJTpuLl,bٛ!p\u00186,\u000fEr16\u000fh8xyp<\r&ap|2lF\u0000R\u0001\bY l݌LUEh_\u000bMHOlj`xʀ5\u0019dž\bb&`\u000f\u001c\u0016&LMC\u000b\u0005ܭ\u0016\u000fPG\u0003`5\u0012^iģP3l\u0010\u001f\u0011\u0003\u000fq{\u0005.\u0004\r0\"\u001b;{H~rw\f\\'\u0000&Ng\u001d4cY;\u0004\u000323\u0015\u001eGT͆\f>qeFCV'3,ۡ\u0011o[g,Ha\u001f0\u001b\u0007C`HfT+\u0010ވ\u000ecuËQ\u001aI\u001b\u0015\u0019g!`҈cqDiONiXIa\u001fy%S^\u0016l1\n\u0005\u0006\u0015\tQJBrgt\u0011\u000f\f\u000e\u000ej\u00112(\u0016uyN\u0001\u001d1Qw=Q\tIn[\u0002֔7\u0000(B[Z\u001a8q|4\t\u0010t\u0014BmP~@%r|W\u0002K\u0007\u0004\u001f].P.+`Hb\u0003\u0001\u0006SvB`p\u0001\u0019 0(\u0006\u0012\u000f+K\u0007$ܵ\u000f$`(,\u0016(d>F1P+b\u0018XTt|½L̠X\f\u0002(\u0006\u0010u6Q(v\u000bJb)65y2\u0015˔Ib*NH@1\u00002xF)yHLX\u0000lX\u0013[ju,G¥KKxKl\u001a/\u001db\"t|N\t5sfyM\u0019z2R\u0015H\u001e\u0005K\u001a\u0019\u001c:5@\u0001X&\u0013f\u001a(Ԓ)\u0014h%J:\u0010[\u0005ފ#\n7\u0006YR#n \u001c\u001fsfJz\u0001]:>\u001fh\u0018@.\u001dy_:΢ty\u0010\u0003uF9).K\t\u0014PvXsJ0^9Ku\u0000 L\u0007\u0001A\u001dVu&z\u0004$!uݺ2t\u001dqw:\u001c:`tI)c6):L\u001e:\u001b̒\fȜ5B0-Q:(\u0003\u001c*zA\u001f\u0018ؓ\u0011Tf\":\u001bvv3>`\\r\u0019UWK21:3:ʙu\u001dg]D\u0006~v]]\u0001P\u0000i\u0007;\u0012\f2'4]SX.c\u000f\u0007\u0012\u0006\nþ^ק\u001e3'\u0019AT[\u00006\u0017<&g\u0006חX\t'\"B\t@\u001e\u0007!Զ\u001f(a\u0004JF$g8SmyH0\u0011 \b\b(M&w}\u0004]Ͼ\u0012r\u001a\u001av=\u001a%HN\u0000չ^QGM{\tH_[g\u0011\u0003mE[ATG1ی&f\u0003\u0000!\"^Fa˰23$JxXj\u0000f42\u000f$\u000e\u0002bMI\u001e\rzwb}b`b~pX\u00199\u001d\u0013\u001b<$x\u0011AH\u0005\u0007\bZ)I@l&\u0003\u0000m\"_\"a\u0016s#/:\u0011y\u0015cڝ\u001fAkrЮXA#@\u000fS4\u0011\u00111eȂP\t3;u\u001fP+\u0011V'#\f2Y\u0019B\u0013Y'?\u00002T0\"\u0003\u0011`\u0017<\n\u001fz0!P\"͍&2\u001bě&e&F>\u000f∣\u000fM)W\u0000\u0006\tZD1g\u0017^\u0000\u0007`(rB\u00112=\u001a\u00107ܓywplǵ% &\u0006kseđ7(\ngryFF@&DH\u0001\u0002ht`\u0014i~=7>/I!}\\0\u0000#\u0004n#z\b\u0000´\u0019VA\u000e8dMZA-D\u0003a.\u000f6MD\u0018\u0003R& \u0014\u0004/gsNpG\u001fWGF\n%@6B\u0003\\!•\t\u0001\u0018 ^J6B\u001e6i͌$I\u0005Iqw\u0007Ӗ+ɟCD5;\u0012\u0002%1|+jy\u0010\u001a5\u001eW ]اhD\"H\u0004͚\u0012ʢQeIJX4\u000fx+FZld8a|7\b\u0016\u001e/\n[,TyeBL\bC8\u0015zDe@[\u0000\u0007ӯX}R\n9%!Ⱥ#\u0015`\u0011͆\u0013԰9s\u001dqK*YmAMAP\u000e,4XXaGDxD&\u0010LAY3TV\u000f\u0000K3'\u0018\u0006\u0001\u0010ހ2l9\fX]8LڌWWiDܐ+Tǰr\u001eƁd[T\u0019a\u0006=l7J\u001e$D󮀑c\u0003'8mNf\u000b\rc!.D\u0005T\td\u001fh\u0019\u0007A\u0000A\u0014 5fћ\u0010%J)\u0006Õ@і+\u0011W)M\n 6\u0010%\u0010U~@\u0005\u00015\u0004E$S \u001f\u0013tM\t9\u0006)\u0010\u001c\u0018R\u0010\u0017f%NU[H*\u000b$܈I%N\u0017\u000fg/4\u0018\u0004(֔9gF\\FKHɍ\u0010\u0005ꖿ\"u\u0000\u001f3%\u0004c\u0004iW`Ha$<ڃ\u001c\u001bB\u00197\u001f\u0005\"RH<\u0016(6\u0003G釔uw~Dq\u0005(l(/\fAЩцrOeӂHRb,\u0007\u001a9Kdp\u0001`,\f\u0006ּ0|.ya\u0018\u00129BQ\u0001\u001d\nC&:#@\u0010h|\u0012!\u0019n7}q(Ȭ\u0000I<#0\u001e&cg\u001a,běSJ;^vj4FwhFw4\u0004:Ј\u0018u@6Р\u0001GkՇІKڦ&\u0016\u0017U!2\u001c\u0017b \u001210)8:B9\u000e2Ej\u001e]j5d\u000b8{e\u0002\"#txjtd.\u000f0d\u000f 8yC4D]gv\b\u0004NCEM\u0019LǤ@l\u0018Z\u0000\f~\r\nc\u001aB\u00028|0\u0006J1\u001e.,<~xİ@Nބ\u001cźJ#\u0012)1+**)w\u0011:\tB\u0013UkPH-\u001e4X\f50<\\F\\\u0010\u0014|\n9\n񿚄8\u00076\u0011{LXB\u0011\fl\u0005X\u001b\u0015\b\u0011\u0012\"L>27.\u0011x\tA\u0001LX\\\u0001\u0010,W_X!CNrv\u000fbD6\nG\u000f0)\t\u0012\r;v\n&;%\u0016P\u0000\u0006)I4׈C*\r\u0011^8\u000b\tx\u001d(U\u0000R,\u00011\u000b11G^jZȉ\u0014\u0019\u0015&Ew|\f\u001c\u001a.rls\u0001mX\u001d!H/F@?@9dz^&\u001dq01C\u0001/t+\u000323n!8Ki\u0015ţl>\u001bfP%q8.fg!`3fR\u0001Pi/59\b'i* \"t\\Fq`qFN{S4\u001d\\<_\u000e\u00028LH*xD\u0002PN$\u0007J]\\\u001el=\u001f\rخ8l\u0001\u000fx\u0012\u001aTaA\u0003l\u0010GcI\u001aMē476\u0004\u000eaΆ_Q\u0002g-\u0016OGI2PH\nz|L)x\u0000S3B\u0004\u0006@Ժ:t~L\ttg=\fh\nc0Y/)8l\u0007x9l׬<\u0002N8P4s<*|:\u0000e:\u0004`p\u0014Y?\u0005bS\u0012\u0000\u0018i,B\u0019#atF\u0019`y&}ZAV҄DWVI!Mn`CRmWZ\u0007~\u0007\u0013:\u0015죑 ;`tP\u0011S\u0004;EB]\u0004\u0010z\u0003t!\u0013S:\u001a3@J4kRK\t]\u0003ڂ:^5E^\tub\u001bT\b$R.Pa0\u000f\\ֱ\u001a:\u0000Uc\u001b\u0017 K\u001c.7ƅC%3[\r&N\u000fD\u0000vRppT\tkRE֖\tTHEN\\\u0012ߒP\r>:\u0015\u0012J<\u001cc\u001f\u0006\u0016Bk\u0002B\ftjs?.=B ]z.}Pa]\t+\\:\\.^\tx\u001f1g6w-݃~;jy-#\n\u0017\u000f8H0L\r\u0016\u000btva)@!%\u0013DFA@o\u0011ېC\u001bFI\u001e3sǖ@C U\u00060=uZ<ծ\u000bѥ47\u001aTds7JD\r\bqO\u0013\u0003\u0013\u0005i\u0013=5 >V\u0003\u0005Ǥ0* d![ [*a,@\u0011v*\u0013Br\u001egN'\u001cQK4FM1S٧\u001c*\u00039(/+Ln-0P'\u001cV\"\u0007\u0000~\u0004\u0015D\u0015\rd,\u0019K^&-+\u0005#nP>^!d\u0003*\u001c\u0007GpHNC|P\u0002k\u001c*AH@\u0016\u0014\u0007q:\b#z%\u0012ELc~@\u0018q\ted \r\bvˤQ=QM&\u0019Q6\u001c-Φ'jAE\u001f&]vEI쁨ф\u001f\\9|hL&)*eZ\u0005\u0015x\u001eƥt$6\b}\u0012,\u0001A\\,0$r\u0010\u0016\\c-\u0019K\u0016q6&U$\u0001\"\u0005\u0007,&\\\t\u001b\tb\u0016Jq+Pwѓ$\u001d4\u0004s\u0019\u000eفtr\\҈\u0002DSdK!)dpH\u001fF`?\u0000N=~,!\u0003c!YA\u0010e\"id\u0004\u0012`6\u0017<\u001d8x> ]B}b\nbL]/;v.[${c\u0006v\u0000\u000f\u000egPڜY!nPhiDW>u\u000eXA/\u0003&\u0011qD؃J\u0011Sd!8Rc \f,3L:6\u00161\"\u0000\u0000(?l\u0018\u0007\u0017U\r2\u0004\u00047\u0006-\u00106Y\u0016\b \r{S7\u0016A3aP*/>K.a!4\\SX\u0000>\u0016\u0013?J\u00191Lx\u001e\u0003\bc\"A0d\u0006\u000b\u001a8Di\u0002\u0000G0'\f>cq\u0006XrB\u000e[d\u000f@,FP!/`\u001a\u0001D\u0018i\b\u0014&\tTcT(jANF,显O\\H\u0013ĐQ9K\u0007`\u0007Pyyw_N'gYLQ\u0018PM)d@5o!ENɗm\u0015.\"8$ALi\u0015\u001aiD% \f\u0004?R&>އ+4d(Q:\u000fptXPͮ]\u0016[@:Oc39\nM8\tIwNU?q9QYrUF\u0012\u0012ʄ\u0015١\u0013I5\u001c!\u0010\u0003!5\u0019\u001d\u0010'jX^a\bk2@*\u0007\u0002(lD\u0003I\u0010\u0001X@\u001d\u001b)4\u001fJCH\f9!52l\b\u0019\u0013\f\u0003\u0005J\u000f\u0018,iH(À\u001a\u0006.\u0003SnzUT\tX-v\u0006\u0004C\r&\u001e\u001eW\u00178doEj\u0005\u0004\u0017\u000f\u001eC,0\u0000!vX\u0000T\u0006k$\u001a%\u001aH4\u0004i4}\u001c\u001e]{\u001d\u0001t74`\u001e\bfuc}(;\u00030'\u001eCE2f\u0013\u001b\u00129RX\u0018ɰ\\>JĢ\u0002!8)(\u0006nX\b\u000bC\rf!ȅQ`6\u0003\u0003JN?\u001eqi=zĵ焈A\fL\nI\u0019.GYbkF]lHDb\u0003R\u0019cfX\u0006acgyZJ\u0006\u0015~p\u0000\u0014bE\u0000>kFr\u0017h\u0005xX02)A\u0019Ɔ\r\u0011\u001e\u001c\u001b\u001f\u0013%<\u0005\u00036FwAv*-J2\u001e\b%k\u0018D\u0013d\u0015֦.6`r܎,P!x9\u000f^+\u0000I[|P\u0003\"\u0015&\u0000d/8\u000ey8F?F3\u001fTс\u0000bRt\u000b\u00043Y\u0017$JMF4!V\u0015|\u0004\u0010ICc)3T&𤋮)K=Tȵpu\u0001o\u0011I2*\u0001\u0011Ĺ80\u0010.I\u00010!Jc\"}J\u0005SN:\u000eLm\u00025)R\b>$?ZX$*\u0003p\u001a1\u0000&!\u0000\u0015A7RP6\u0015ȦP(2^p9\u0000h\u000b!0/U\u0019ĔyG\u0017BEtP'|S\u0019$\u0002\u0017\u0005\u0002h~\u0014z=D\u0014ʲ\u0014҄\u0011#\t'&ʞZ(d\u0014\u0014L\u0015\u0003\b,(mX:r\u0001_\\P\u0012!ZL0\u001d%OS4\u000ekץK-jMdǃ+\u0000\u00152nkʧBwwd\u0013f\u001f(%l\u0014\u0001,L\u0007_V\u0000%\u0005b1\u001e\u0006@C\u0003K\n%MI3+űJ\u00158|Nѐ$B\u001a`@\u0005\npF\bop߈\u001e7ѫ\u0013\f$J!-\n˛\u0004m1@FܘD8.\u0007TI\u001aj!>,U\u0007!`G%\u001dw/\u0001O\u0012I5#IX`(eF(\u0001bd0I\b !\u0010=~e&XkV:\u001c\t'F9PQKG\u0010{R\u001a%( &dr\u0015Dʭi\u0016i-\u0007\r3~\f~\u00012[^`V`)\u0010>2k>J!ւ4Isi3 t\u0013'KN]LBl1;Vb䉪\u0007JR\u0011&n\u0017_\t_z\t\u0011t\u000e\u0017tJ(}FeNwԭNJ &M祐Xސ\u000b)*J\u0007\u001d5ze\u0006:\u0001tF\b\u0019uut{]:wr]\u000fxW\u0006K\u001f}\u0006f\u001egnwK'B.\\\b^:\u000e^KtTI饕\\zInewpf\u0001gV+,\u0010u\u000b`)1+X]/D@κ]79ЮӮoӮ{iUiE*Ӯk ]]GJښK1d]zf\u0015r\nQ(ʹb~*i~r\u0017쮷@vEu)?`g]'\f]_9uK\u0015a׽\u000ba׳;Juk\u0000g\b]8m[0u\u0014¿S^9\u0003N祓\u0016^#l\n`rBaPM\u0014~>휰/q/>a\u0003\\T{mg\u0019\tP \b\u0006HL\u0010|S3Ҍ\u000bU#]x(yЄ|\n{޵\u0017%Rg\u00147gf\u001f\u0015\u001f\u000b\\\u0000+\u001b{/\u0006GO9\u0018\u0007eP a{\fp\u001b%\u0013aғLVU.kTA\f\tF5ZY=4z}/54OD\u001f\u0019@\n\u000bT޿\u001f\b0f٘l\u0012(Ev#6F(;-e^^.\u00152<ݚɤg\"gr+_eEIR&q<8\u000fV^)\u0014?A\u0012\u000bOra?9@\u0010y 4x\u000fo\u001bl\u0019ʸL\u00178\u001c\u0005\u0004w\u0007b`T0~@\u0006,OOԗiZԾPP~#\u00135Sgu5,\u001b'e08rJ>2M(ͅCi\u000b\u0017G\u0011/\u0007BX>\"\u0000A /\u0017k3\u0011\u0010^\u0004\u0013\fU \r0B\u001a !\b6!b\u0015w\u001apcbx\u0013::>\u001a\u001eJ7fܟ\u0007310\u0015\u0017}Q\u0007KKi\u0016\u0015h\u0000K(|\u0001tl\u0004brH\u0018\u001bO\u0018b*-\u0011V\u0016 RH˧Gd.4\u0002\u0012j񋐘gkN@P֩US;\u0014G(\u0018\u0019\u0007b\u0011&肠aCLrQ\u0007\u0000ODlp\u000b\u0010\u0014w!3\u001d\u0013\u0011E&\u001eH_>hM\u0015֪<\u0019l\u0010\u0001xcR\")\u000bDP$8Sil<\u001d@NJA\u0001 u!*\f*Ud`D\u0002yPO\u0017\u00061\f?@J0\u0012\u001c\u0018\u001b\u0004:0s \tsF&KO$\u0011<\u000b#c\u000b\n%/m4\u001fT\u0003˜^;)\u0014\u00154\u001fCI\u001c\u0011\u000b0GCR\r\u000bC\u0019ؐQM#0dJ1 /\u000ft66Nv5u\u000f2pٮ1#8*\u001c=#I-B\u0001\u0013@\u00004G\"B͊0\n\u000f\fܯUAtπ@\u0006af8Y\u0015\nZ\u0016\u001b ܄V\u0005N\u001dP5͇r{!xC\u0003*\u0010\u0003\u0016Ћh(*4D\n΅#q<\u001b\u000fK\u0001\u0010^DRJ\u0015&ZW=n\u0011{C$b/JnMtЭRnr,<\u0018d`:!)m<\u0007\u0003e{\u001cy\u0014LM\u0006֛N9U\"r\u0013=$!^9\u0016R_\u0018\u0003\u001eXH.΃\u0019x\u0002}\u001e\"Kܘ~\u00155\u001ccυ!\u000b\t%v,`\u0014\u0010qwf\u0016`\u001d^CR:\u000e\u000e[\u001f\u0017!P*\u0004`BRh7׈\u0006ZwWݺ@ݺ@\u00043\u0002`\u0005X.ȧ{q\u00115H\"Rɦ$?2\u0019\u001axj\u0014\u0007\u0014tR\u000f咊\u001c*-SDԶ[9ha;U)\u001f\u000f\u0018\u0000k(\u000b`Rħ\u0016TA\t4\u0005K[mg=\u001c\u0011l\u0001/Z$\u0016'fJ\\R1H\u000bM\u000eQL𡌩oy\u0004\u001a\n\u0019\\HAAZ\u0018ʕdW\f-Z1\u00009\u0007t/b>\"C\u0000\"m(\u0001\u00129v*7Y\u0005}\u0010vP~(*Z(*\u001c)6T~k28d,\u001f`8 \u0016#\u0014\u0016F}ԌS\u0019\u000e>4y\u0019&\u0012\u0000\u0014\bC\f\u001d7)x\u001e7\u0004`n]CIIU\u0007Qyw\u001b\u0000ٮM\tf|\u0013Lg\u00190Ǣf\u0014d\u0019̤I.Q~a@\u001b\u0005#8(c)',Q\u0018\u0017\nR8h\u00147\u0007\u001eB\n\u0018IJ\u0018u:\u001cv\u0016jZ\f 8B\u0000d\u0016% a\u000ftioE\u0003\u0001qR\u0011s搥\u0001Q\u0015(^\u001e\u0010aA\u0002)r\r`-f\bvz\"QwO:h%\u0017吗P\u0002\u0003\u0000\u0014rC\u0015\u001d*Hd\u0018#v\u001b6lg\r$zf{뷰E2`{H)\u001fϨHYP9@\u0001\u0001\u0001e7B@F!q\u0012\\ѐ\u0010|\u0004\u0013LIXu:5\u0003\tJlij+R7T\tC\u0012eP\u001fVTtɁ\fK\teØ+f\u000f5\u0005vb`;K\u0012gЌ@ZS/)SJC\u0004f{z&\u0011\u0014}?R\u0018,Uo0T\u000bV(~\u0006\u0013\u0002\u0002X\u0003F>\u0012\u0013\tCK\u00055ݴ\u0003\u0010x\"#\u0015‡\u001cݓ\u001bjخ\\lC\u001c딋`\u00015Yƨ(~(\u0017D9Sir\u001b4L`ku=oUDlC*X_\u000f1wB}M~\u001f'߿{a(s{f;#dĂ$`\u0004_]\u0004\u0011I`\u0015`WE\tj]\u0001+\u0016U\u000b\"@+h\u000fi8(sK\u0014/a+^:TWt\u0017 Gk\u000b\\KOMYnq}^:z21\u001eD\u0007<\u0006B\u0010{#\u0015:Awule\u0016״Vy%[ɥɥc\"K?\u0011<.\u001dtq\tg\u0013ǥ;qqk_K?\rF.\u0012t\td\u0013o\t/K7sKg\u000eޱK\t@pKp Fp/\bM /ӥ?ӥ#LK'Ko\u0011K?ץ.ץuIsM B]:%q/&{xvq]\u001f[sžZah\u0005i€_\u0014q}9*\u0005\u0017?(lJ\u0019Kˆ\u0019zOq]#b\u0012{m$WA ~!\u001a2&\u0012໰\u000e-W!\u0016\u001a}^aTs\n{(=S'T1;ʆS\"#Cm4{$l\t9/nC+e\u0011\u001b.jNY\u000fl\"I\\\u0012\tD[\u0010iApɨ{ܘuܘ \u0014ɵ\u001dمđN9z.e`k}\u0001i/Ko+q$ι]^ςEt/:>\u0007Ƣ@\u0016\u001bȘ\u001f@I\rS\u0012.\u0000\u001b\u00161`\u001d\u0000+UАYᚈ\u0017ncqfYmᜍ\u001b>2\u001a\u000eV\u0004\u000f,HA\u00177\u0012.}=uVk\u0000\u001e\u0002!\bŒHFFg\u0003IP̵\u0004+\u0004\u0017\u000b&C\u0017JO֐d)T\u00078M\u0000@DD\u001bS鷥^2?ԉr\u000f=K}+\u0019\\\u001c +bY,…]@b1uc(YtL\u0016i$K$\u000fN\u00164L\u0012ί\u0012k^s\u000f$g\txV.pneMv\u000b-q\u0019jcSy\u001c2.\u0010.\"\u001f#Z\u001e7r\u0014\u0015\u0018\u0014eXQ兟x>\u001920\fJĚJLLS\"w\nQ\u0014L(kr`\u0000+e^\u0004kBePn\u0000UfAJx-c\u0003i\u0002I\u000eؕ\u0004ghfM\r \u0017\u0017JŔ`\u0017VtqtJ\u0001J){R\t\u0010kPf?`a`L%԰\u0015SaDb\u0003kYՎZw1]2v\u001cg\u0003Pzp(2\u000fN\u0002CjǦ$\u001aH@RJpY\u0007J,R\u001c\u0001* 7r!\u0013ペ\u0001\u000e\u0016abaV\u000f{ךM˴`X\u001dH!J$\u0012%PA'\u0014 \u0018,b\u0019gi\t\"!Ep&\u0002\u0002z%w{\u0016\t\u0010r\u0019\u000f\u0018,_]]\u0012/Ӿ|&%;AP\u0017\tX\u0012g\u0001Rt^\u0005Hc\u000eq\b\u0005LÓzرa'd\u000f\u0014\u0007\u001a)m\u0016\\Df\u0003J\u0006oF擲($InȠ\u0019aآe\u0004p \u00180\u001f\u0019쐤.ö\u0010Qo\b@w9hn\u0015\u0017L\"X\u0012\u0017p8h\u00137'\u0000dl[%n}a\u0003P\u000bf;\u000fȯŋs\u0014P\u001f\r&ңTs&\u0014\u0002Vc.\"+i\u0004J0\u0006IN-=lX(\u0018\u0002Q\u0018z+\u0007BD\u0000L\u0016t,k:\u0017\u0013T.90 -2[\u001a\u0001{7\u0002\u0011!JWD\u0000]<\u0015\u0015\u000fH\u0017kprXKF,):0\u0007\u0016 ʔ*րL\u000b[l]\u0004@l\u0014i,Lo'X\u001dz\u0001\u001e\u000f\f*\u0003v^\u0011@\n>h\b\r%+S\u000bjV\u0011\u0007F-\tUo\u0007\u0018\u0013)\fFî!?\t\\\u0002e.\u0002ŲV6DFGD }ċ9iii\u0002\u000fP'bH%\u001c%HUGժdV9\u0017^\u001f\u0000it;ymb#s1R*QbHo(Z/9B\u001cn54_b\tn`L\u000f$ʫ(ձ\u0011P\u0013z\u0003j!Bnꚏ\u0010M`\u001f|~\\2V)tXDH BvVM\u001e^-\u0003+:a+'fk{ ^ѻ'ǽTMq\u0007p\u000f<\u0000\u000fK3߀]6BdUƲ-JR\b\u00053iKO\u0001JOYH\u001dWf\u0002`r^\u000f`\u0007'Bh\u0001@Y}}W(TlNZO\rx3H>\u0012$&4Z\u0015 `+j辜#zN\u000fKW#đAk$\u001bR\u0001ͩgdg\u0000\u001doS><\u001dK5~kw.˻+C\u0018;\u0005R\u0017K\"q.WYk D\u0004>t\u0000O_yzQ<}>\u0015\u001f\u0007[RvzR2ǎLu#ӻBy낫 +QQRo\u0000\u0007b\u0017Il\u001f0!,\\Vīܾ+==J\u001a\u001bmi\f[z1U(*,>ĥw|q.\u0011Ju\u0006\u0017h\u0014-JJO*y\u0001Yz\u0010+\u0007\u0007@i\t\u00013wH?\u0016\u0001y.5^+\u001fF\u0005y\u001fBA%H\u0011\t\u001eִW)\u001eaFO*\\FOXF_ѷC3zl~SFO)\u00078)xgR\u0013g3\f0B\u000bH&\u0016\u0003[*A\u0010`G-\u0002^ҏCx\u00071T \u0016\\2Yք^&hB\u0000BO\u0002B\u0018Br_&z\u000fe\u0014=\u0004\u001bE_Eћ{(\u001f&[*\u0012+\u0015ǒ>HE_qSKT\u000e\u0001AaP\u001e\f]7\u0000(z+S]\bsFSqri\u0014m#e \u0006e\"0X\\p\u0007\\3J\bȱ\r{ac5_]\u0000@y@QwG'Ї\u0013}\u0004\u0004zOi\u0002=U\u0002\u0001AuBk`\u0002Xi\u000eay>\f\u001a3\u0015b&TY㬳\u0010{^\u0018Q\f\tS\u001dy,\u0002|R\u000ft\"M \u0000>]o\u001fY\u0003C5'\r\u001d\n'HAP\u001f\u00042VpWvDSx\u001c$IB\u0011Q$<\u0018Ҥ?PvH[\u0007CJ>bg\u0004Y&CF{{\u001e10׷\u0014\u0006y~\u0004\u0010~n6a\u0019\u0004awk\u0007N\u0015}Ԓa8Ȟ-S\u0019mzYL26\b&\u001cA6sd.P\u0016n\u0012;\\b\u001c\u0010\u0018}l\u000f|̊tP(3za\u0004ꅩ\u0014JAL\u0011wG1C\u0004f\u0005+R\u0000孁\u0010iV\u0006Jp#s{@ǖ\bե\u000f̪\f\u0010\u00066*x!)BqRPRx`\nOE!Ҙ2IF2\u0014Ed,`b@O\u0019\u0014.(\u0003o\u0003\\_DZ,P\u001dޏ\t-4{Ƞg\u0014Pl%- ?,obpJ\bD\u0014je$)R`9X\u000ez4Z!RC\u00047u]˧MdL'\u000f!\u0014'[\u000bS\u0004Qͩ\u001c\u0002ԥ\fTCB=M5#J+)\u0002]\u0017*\bD\u001bI\fd؃x*m\u0016\u0019վ5\u0003\u000e8<*\u0004J6(硈ZU!?G׀cr\u0001\f`y_)p~v\u0000 \u0003\u0014,\\{W4\u001bU\u0001'.\u001bz(i4R\u0006;Oa\u0019\u0000mC\u0002އd\u0019l@\u0005HA \u0003Y\u0010*8\u0015\u0006#\u001a8@&il\u0006B\u001b\u000b\u0003`dAAqdAKknAkMcAK8/!J)#&\u0010jD%pvJ]]c\u00155i \u0013\u0015\u001cX\u000bv7a*Av;\u0012\u000f\u0011ph\u0017sR\u0017?\u0019\u0003\u0007H5 OObsTї>.51;\u0018\u0007#5nV..,\\D](ڔ$皝!Jx\u0003\u0019`\u001b&5Dİ}\r\u0019PsE\u000e]E^\u0001I}\u0004Q=\f2\fB,AZX2:rf5z\f0@`\u00130_A\u0010\u0001\b\u001fH\u001dȊAZPqLSFĒ\u0000\u0019\u0011R`P\u00059:y`+=kow\t\u0001v\u0001T\u0017\u0018 ށP\u0006?=f\rp\tA'W*B*@bBg|ay\u0007eaJ\u00051X;-=g#\u001eQy\u001eȐ-.?p\u000b}\u001a͋#R\u00021\tph6.A\u0010S\u0006\u0017\f\u0012\u001eRB+#4\u0010\u00121,K*'EA-~>JD1\u0018JH\u0001\u0003yI3A\fb\u0012\u0002•F\u0019*\u001e\u0011\u0004Ln^23#\u001aI\bYȊ\u00102d\u0007\u0011*\u0014QH}Q\u0007>'GB\\ok\u00191/d\u0001gP\u0018M\u0001\u001e\u0017Ck<]\u0003\u000bL-\u0016,CH(Ji\u0001 j\u001012\u0002ʴ\u001e\u001f1#\u0003i|\u001f|>L&[a&W!\u0001Y\u0002@@\u0019o1 zF\\YE0fCGA\u0010\u0003z\u001d6+BWİE\u001fB0\u0004]ת\t6T\u0003\n5&ܐH\u001f\u0012(I\u0000Н'i+W^\u001dN\u0000\u0013\u00121LTF}\u0018:\u001d\b!\u001c6xVU\u001a\bB\u0015\u0007FI]MED\u0019G\u0018*\u0002^c\u000b\u0006ac,՘`\u001eD\tC\n[p,>\u001a0\"\u001b\u0005P,ފ[#S)K\u000f\fx%<[>zYw\u00141\u001c\u001f_y-ъ/R\u0005.J\nT\u0013V6nAq\u0015B͌B5Vi\u0010\u000eN\u000e]\u000bAALɼG(tp\u0011ٔ Pr\u0011\u000f \t^\u0016:\u0003]\u0018ʼ>\nl\u0000\u0016\u0019c;\u000bZ8\u0007x&8~CbN\u0017\u0006;,Ϋqqi}t\u0002\u001b\u0011{;J7\u001e\u0017C\u001b\u0002%\u0013\u0001Fhk#\u00130t\u0011([b(?en\u001a+\tL.!.a8,XFKJ4\u0014 qO#BR-}T\u0006t\u001f8>\u001aG\u001dmB\u001a\"8\u0018\nj\u0015Dh\u0006(n\u0002)\u0017B\u0004\u001dZ\u0019h\u0010ebn\u0003j^.\u0006iؒ7b\"p:wt\u0002bi3\u00032\u00020\bDH\u001fͫz7\rz_H\u0003C\u001a\fC\u0010e`m5$H]Ǣm<\u001f`5V\u00048CYx\u000e#֓\u001fr1AP\u00025\u0014\b`Q\u001dDk\u000fzKkÚJ\u0015&=uV\u0003Z%`|dkh̤Fۼ\"!A%Iickg\u0011\u000eW\u001dZAt)y$z\u000ey#\u0017R_\u001d\u0003)]^J\u0018\u0001u\nun\t.\u0012\u0018\n«؅\u0005cx\u0006~0\u00145FcȘ\b\u0002.\u0016keL!PV?\t\u001a|(H\n\u001e\n\u0015\n,Z_aZ\u0014V?\u00000ka]?|\u0012O\u0016\u0000\u000fVU>I\u000fgg\u0005\u001a\u001aUdVM`P\u0007@h@G~E ^\u001e@Qqxk3~sb__Ѷl2qj+]a8*u\u0002+rc_#UQ\nX/6|B)r?(E\u0000pbmX:մg$\u000e\f~R\u0006^?gS\u0005T\u0015QGT=}ՏL(vz\u0003M 3\u0007T\u0003\u0019\u0005\u001b\u001at\u0006:y1\u0015u\n24Zm\u0010\u0004PFP>ӯ;>3h~Y\u000fY:\u00019ENӏ\u001dA==\u0006\u001e\u000b\u0003\u0002\u0002ƶVGEAµW:RHȢ\u000bO궢l\u0006\u0018R%78 iJKRɏT\u0013*D^\u001e\u0005Xzd:3U*=2^\u0003JoO(y\u0017h#xc9޲El]\rTP\u0007P\u0006\t\u001e8NrWk8\t\\-dd\u001bdWEk1\u0010\t\u0010zX; Bo8Bo\u001c\u0001\b5B\u001fF\u0018\u0017ЧFЋ&x7\u0003<\u0015\u000e\u000f=т2_9l\u00003\u000bC\u0010+xPNغ\u0000'f/|nRH\u0000fl\u0000p/\u0004\\j;\rr\tz|A.oD\u000b\">C\u0015@\u001f\u001a\u000b:iAf# G\u0018\u0019\t\u0006k&|}FK\u0003\u0019K&\f\u0010\u0003\u001dDEhLij\u0007;H\u0003\u001e\u0006cT\u0016\u0011;\t<\r$E]I\ftR`\u0015QW\u001dKAv \u0001y\rFI2\u0018s\u0005\u0007Y%d\u0019y\u0016%\tviMol}nX\u0017\u000e\u0010PWi\u0000WiEʆH˴=6\u0011h!B\"#k?\u0002Y~>˪C\r#:\u00143VCy-Rp+ʠ\u000e\u001b\u0004&\u0014U5ƙ7<@&Z\r)mϭ\u0001\u001c\u000f\u0014:iS\u0007Ɂ62?]\u000b;\u0013.\u0000@4&bn!xg*'\u0007T\u0016e|5TmHk:c\u0017\u001bf\u0016?preJ\u001e6`\u0006\u0011Jȁ@vFD#\"nMP6G\u0019+B+u2|@\u0015!$\u0014\u0001\u0013^`澼!\u001e(aQ3yS\u0007c\u0019hP\u00104_$9F\fR \u0014A]9NT\t\u0004\u0014\u0001rlɨ}?\u0000CFQ>L\u0000\u0013\u0017\u0005\u001c$\u0017b\u001b\"\u0012f7\u0015W\"^J\fu$t!d(t\r2҅>R.)\t\u00031\u001f\u0018IâĄ\u0012ka`lDёcF0c,©\\\rYW\u0005\u00028\u0001Ȩ\u0017p\u001f.0\u001bxܰ[ŠYE+\u0015\u0011@*q%8arIzQA.\u0011YRbaD:\u0000%E\u0011$lNך\u00006Զ86\f[E}PqU>\u0017\u0000ܠr\u0000F\u0016\\VSJlQKD<\u0005\u0012U|&\u0011хY)x\nǨxLc2ȃ\u0000\u001f\u0007D|r\u0014\u001c<1JipFQ!\tW%\u00195Be\u0017\u0004:ж8mI\u001a\u0019\u0011=>\u0007\u001b!\u0018\n$p]\\\u0006 \b SWD.F$ \u0002$w\f\\,d!@\u0019ԞX/9\u0010>\u001f\u0012N5\u001aZ>“\u0013 \u0012\u000b\u00074\n#hFO&\u0006-D\u000f\u0016\t\\\\#.P) a=P\u0012=S\u0001:fKO'bb2\u001f`\u0018$Ԛ\bŤG|Q+F@j\u0015\u0014&\bʊ3W+4W\u0006ahP#\u001c\r\u000bx@:>IF;fS\u0001ՊLe`_\u0014\u0017:?gւd\u0013P\u00178bP\u0000B+gM\u0019&\u0014%5L6\u0006\u0003&\u0006\u0002 \nvk\u0017`\u000f/T_\u0003RÂ*\bZ\u0005p:\u001azv\u0011QܛíFJ\\u頭i\u0017ie\u000f\u0012\u0011%5u\u0019eU\u0019\\KWH+CV\u001e91BT~F\u0002,&FH2\u0017|3\u0003$M\u0004\u0019-\u0016ٞ=&F6_\r0\u0011y%ơBWBRAOWN\u0006v*pZ?\b/ӻb\u0017Blq'*\u001d\u0001\u0003~[y\\5qo\t0g6\u000bk\u0003\f\fFaB\u001ao\u001c\u001cS!DI?\u0006\\\u0010\"J\u0010THCp0sJrաB\u0019\u0004bQ+\u0005,ي-\u0000)I\n4hP\u001e\"\u0015qAh{-]y!K\u0006)\u00070=\u0007,mĴ\u0004|Y-l\u000ft,J\u0010Dguz6H{\u0002Vd-1\u0005A7%\u0004#L\u00010\u0014@l׬to3\u0007\u0006$EM\n\u0003\\\u001a\u001eT`sY[\u0010\t\u0011`EA\u0017\u0007\u0015\u0013^\u0005GEF\u0004\u000b\u0019tYeR\u001d\u0003JCHN_tȅYz1\u0014r\u001fp[ \u0003N@b\u0011U\u0012#׉`\u0000T\u0003Vj\u0004\tyY z\u0005U(\u0000(g\\\u0012^vq8R\u001d`\n؀\u001c8\n'9v@;:N@\u0001\u0013\u0010F\u0017*tڨELtv+[QS\u0000E\u000bGk\u00186\u0019s\b4݅\u001dn/@A2\u0016\u0018*sof3A\u000b\u0003[]\u001a\u001aWd)3j\bD!WhAQ R+N4U/i#?AekL\u0014u\t(Pv\r\\4 W\u0007H\u0010\u0000\u0015YU)rx \u0011Ţt/dp\u0011A(\f \t\u0010wp\u0016\"F]R\u0013j'opA\u0007C%=&C~ 4 Ό\u0006(\f\u0018sƫ\rvjTvB!\u000ePM\"\tQD zd\u000f;\u001d\n\u000e~\n\u0005dt\u0004\\\u001fx\u00108;\u0007\u0006\u0001g@\"6\u0005lv\fnVm<\u0010p/\u0000P\u0002ٯg4AA:\u001bt\u0000&(H\u0004:\u0015\u0002)؋\\DP\u001fЖ\u0007lw͓ň(tb`-WV\u001dZWce!_}\u0001ρ0Ϙ\u0011h9E!?},y\u0003(\u0002'/\u0013zjb\u0010GₜHRj56\u0018Ed1$\u0018J\u0005z+\u0003oWL[)Z\u0006B\"C\u0007CvL\u001er@M[#.;\u0012s\u001e/NT\t\"\u0002[uH(ɣ\u0016\f(aAEٚ=t\u0010w7dqP\u0007\b$Z\u0013+Ok\u000f\n \u0012*@U\u0000\u0014:y\u001dQfR#\u000b\"E\u0000\u000ez\u0007\u0018Lz:\u0000TLԛ3cUX\u0014Ŷ5\tV\u0012\b-\u0000*\u001a\f\nΨ\u00124()^$VUJÚHѼ2\">q@\u001bT4n\u0000ȬLHôn\u0015l\tf(5!p\u0014\u001a\u0013E:\u0007%\u0014gK\u0015pV96(Hؘ\u000e+f~@d\u0016\u0000s֚\u0010Z&j2fIk~aAM䡱\u0014B_\u0005V\u0000~0צ\u000f&\u0007q\u001f;I_\bII\u0003\u0012q)\u0013_\u001f\u001bio9\u0006σ_&Q\u0012 FV\u001a?t\u0016x\u0000\u0011=SnT\u0007u\u001b&#\u001a֗\u001dJWI-ޤ\u0015oF\u001eT'ZĭwYiaˬP>\u001f#g\u0007;S\u0010\u0010R\u000f-HsAzQ#\u0007Pت@7\u0016#<\u0005$E\u0014\u000f\u001b(~\u001dnOV%9%\u0016ω\u000e \rԏZ\fӝ\u0005A\u0002L=ܨ@\u0010ԧF\b7\u0007!\u0000?Ȝ'\u0014<ԳGB\u001el51o\u0004(\u0014\u00131L\u000fIi1C)PV\u0017u_<\u0004\u000fҨ?R̦?ɳ9/\u000bm1p1Z\u001e;'\u001d_L\u001c3\f\u001cˮW\t$az3^g{lz\u0016d6\u000f,\u000eA!\u00104\u0000\u0004\u000b&SǾ,PkX\u001c\u0010)ClLAѲ`\u0017I!5&\u001b\u0000c\u0017Dz;>CI^'?\u0012.+=Mҗ(A齊@\tJO\u0012ҏFH\\z0M,\u0001\tn?(9*,K\u0010lx\u0015Z\u0017TK\u0002`\u0010H\u001c}+GBѣ\u000eq<1z\u001eWޣG% ר\u001eoȏϘe*^\u0019\u000fje\u0002Sc.\u001fC]KF\u001eʸJ\"`2\u0010V\u0006/0;wuMN\u0007\n\u0007K\u0017HԉޱoR\u001fҊ~tbEOaY'P'TO\u000e#G\u000e\u0001k\u00006\t~\u0006Bֱ5sD΋2qb\u0011;;-M٤U0\f2%L\u0004\u0002\u000e;\u0018eɱY\t3fz4\r\u001f\u001c\u0001qJL0YZ2$!T>+zT>![mV{\u000b\\K4+M\u0011\u001bg!P7\r\\f=\u0011:M%#q\u0010-\u0000FDW9dTgH`\u001f oIl\u000f\u001fJr\u00072O\u001e$r\u00013\u0000\u000f\u001f\u0007\u001c\"m\u000f\t\u0015Ր\u0006\u0017G%r\u0007T\u001d}7ƒK ?\u001fM丶\u0004\u0012qb\u0014]@\u0004f\u001e'4\u000e0a\u0007Lb\tX\u0001d!EVBzo+<068>\u001c&B%\\o\u001eĊ(\u00127(\u001d%&\u001e\u0013\u000f\u0002j\u0011\u0006eS\u0018K$R\u0006\u0014;\u0000RϪj+m\u0006\u0001:\u0002BRhI#=v<#\r\u0019\u0000b aӑD\bB\u0011Pt c[jFώ4ȕ\"E7\u0014(\u001bM=jm\u000e\u001e\\\r(\u001cpv\u0003\u00146\u001feeT\rZb܂\u00140/\u000fxFd5F!7?\u0004Bao\u0000a7DM\u0012W;b\\\f\u001aD f0+hX\"lX\u0019\u0006\u0014EDb }r\"B%W>\u0007Z0C\bw^\u001c\u0000\u0013zG\u000b#J\u0001E=W򰫦R-:\u001aE\"+@\u0011*/\"\u0019Mc6HBX\u00000UE\u0006\u001b\u001a?\u0000RE0\u0010CU=LN1)ncR.)\u0011]\u001b\u000b9bR\b>J2-\u00194G>8A\u0015t4{\n\u00009'pԎ1FV@Z[`MhG0p\u0001@\u0006v z\u0010!CV]jLjc..:F;>-r\u0000\\$|\u00051&MBg3V@@\u001a\u000bh;\u0005T\u0005tb3LdOp*\u0010\u0010*\u0007l\u001b}U\u0016Z[\r􄽠>dpc\u001c\b\u0001fxZE\u0005j\tf#$\u0000W!bLt\u0012\u0014\u0007{ں=d\u001a\u0010IJ2X] 9O]\u000548X2ըjv\tC< \u001bxLҷHF\r\u000f\u0014\b(E-JQϛUxX}\u000b\u000bu%[\u0012;Zei\u0000 \b\u001d`&\u0014\u000bJZTC%†Ҕd\u0011I0\u0011\u001dm \u0012-j#{HV\u001b֝TDόEJ\u001aAJ<\fxx\u001b=\u0006zxy=χ\u001d\u0000ǞV\u0003\u0005`\u0007Tk J\u0013B^-\u0002EX\u0000TŌ\u0013\u0002- > spJV#\u0019m|\u0000`@\u0018\u001a\u000e{zJkܶ6\u0014k94\u0010#\u0016D^)\u000bM\u0001Ո\u00017 \u00015\\`\ft\rȃ\u0012Do%H:(\u0016pvk\u0002\u0018\"q`=T\u001f\u0005S\nb*<\u001cCD\f#\u0012\u0012]P\u0001F\u0001E\u001b~\u001e4üeb\u001a*0\u0002t%:kUnE\u0012HŦV<\fU\u001a<\u000eouC0XcWBΨ\b\u001c\u000eTQ\\r\u0014~ U\u0002J 助Y6\fwvi\u0003\u0014h^ۡ\u0014\u0001\u0000.a\u001cci^4\r*GuX\u0006wۯgo$NH\"\"r\u00074\u001b\u001fƌ>cTp(\\\u0010t\u0000y>\u001aڡȇ\u0007\u0001Bet\"@\u0007#~@pl\u0002O\u001a1 v\bNHhJ.Qa)MB;\u000fŢ\u0002\u0018\u001b/\u00108̸>@\u0007\u00029TM-o2)\rֳ[.\t\u0000T.\u001b\u000e\u0013L\u0000?mH^$\u001fP\u0010B-)Aڡ\u0013<\n\u0015)\u0005Q>\bM[hY\\\t\u0003cE\u00020N$\u00184\u0013X\u001c?Ѡ!W\u0003 6DF\n,!Q6IU\u000e_9\u000b\u0010\u0012)Յ\u0001\u001a\u0017hq\u000140Km\u000bPP\u0014\u001c\u0000\u0005\u0002[\u0011\u001f|YZ\r\u0003b\u0006]Hc*\u001bGHIU\b9 \rq&\u0019\u00191M0Ha\u0012\u000eӸŐ&N,\u0018hb`,VPt4˴m\u0018Wй\u0013g{nNeO\u000e\f7W\u001c\u0016.\u001d}%\u0018謞BBz\u0004\u0005tN\u001dKcDA+D\u0011\u0003ْ\u001f8\\\u001b!|@Ѷɋ\"Je\u0007Mܒ\u00022\u0002=\u00073ʢŴtͦ\u0001\t+\u001d@c &\u001d\u0010\fHN?0\u001d\b.\u001cV$\r@C\u0007(\n\u0019\u0012Ba\f%R\u0011H:q\u000bCUJ/J\u001cT\u0003SPy\fEٚ\u001f8[C>rk\u0013DYe\u0014b\u000eЇVAaH\u001b%=Д\"j%\u0018+zeG%+\u000bJ/?\u001bK\u0010\u001d\u0018uu2H\u0004tN+\u0006TF$8\u0018\u0011TVd#YXcU<\u0001\b` \u0010aGj\u0003ĐĆA/i\u0017\u0003MdLJUFp\u0019:#\u0010V#P\u001fK\u001f8l\u0001q\u00170]A6R\rdE\fID{p\u001eN\n>hѭ^Xf!>\t\u0004;?0CH\u0007\u001csdD\u0015F \u0003#E.Đzpinl\u001e\u0012|)ccWQj# \u000fxtX֐:\u00156\u0000\u001blj~W\u0006w\u001cD\u0000kV\"ݫZY@&>\u001dV\u0015\"Hf50gZØX׻A)2:25|\u0001Ȝ\u0015),K\t\u0011Zx>U\u0015/Ȉu=\u0013?\u00034Q\u0003>݄S s\u000e͆^:\u0012;q}iR?`wg1.\\-\u001c)}x\u001a@Jt\f-\u000e\bI_r\"ĺMYz\u0011ו,5t2\u0012R1{DL\u000fP$j]}+>󽧧eK|zͧ-ɧoL\u001bPo+>|J҇Zn)\u000fx;%c^Se.\u0015k\u0003M<(Tɀ_OJWxɔ@\u0003\n\u0002U#Ħ+̰Aj\u0006R1z\u0007\u0017$=\u0001%\u0003s07%)\u0003̤?\u0010fҳ($Fݍ\u0002\u00050\u0002T(j-6݅ױ\u001cݽ\"PA*g;]\n7D:dOH|\u001ced\u0001HQ\u0002K\u001cv[n\u000e'GpZ\u0010`-O\u001d\u001f\u0001\u001cE\"\u001cl~44\u000fP\n$_|\u000bھ\u0011/úW{qWcQ\f\u0014DQ%I\fc\u000emX\u001c\u001c\u0018 5O.;~\f1a\r5-Eǀ\u001a?0pv%OCXV \u0017\u0019ٿZD|\u001c_v&؉\u0012\u0016*uX\u00188R\u001b\u001c\u001f@U0q&Cvb3\u0000\u001fxSHw*\u0011\u001b\ry9icjN]\u0003%7\u0002W\u0006a\u0004\"]|0Fт4ydmkls\u000b%T2\n.q\u00074v%-:\u0001+\u0007\u0002\rI\u0000y\u0013:|\fO\f\u0006H\u0006Q\u000eP\u0010=_B\u0015\u0002ET\u0005!]+\u0014tz㥮\u0005\u0000-Zx0\u0000\u001d\u0004\n]4\u001d\b(9\u001f>\u0019>e \u000e\rF&cMJw9\u0001>:\u0019\u0006Ta\u0010~*%\u0001K|BiRDh\u0005f\u001dH&\u0019MC\u001a?\u0014 \u0014,S,[4Y\"S!0V¢'A\u0014\u0007\u000e\u0012g.\u0000& ͩr\u0003_ɕ[n\u0010f\u000f#%\u001e\u001d\u0012FD%U%tm\u0017K\u001e*8+d\"zs\u001dY/\u001d\u0019E\u001aQAxD2\u0014Y(\t1*\u0011)4L\u0001\u0001.N_='K-ͨZʵa\u0018\u0015B\u0000\u00195WJ.\u0014\u001b\u0016\u0000\u0010DVD;=!>_-TDR\u0004\u001cSѺG\u001fD\u0010@N\u0012nl&2ftq\u0004t\u0018f'AfE\u001f\u0013\u0002Rg\u0002\u000fuN9\u0016l{\u000ef\u0014,9\u001a8,\nL\u001f@j}\u001dW1CxmHJ\u0001\u000b1 4dUZf2vAW\u000e@\u0010\u0010\u0012?9\u0006)\bR\n#H\u0015 %\u001d&AJrh\u0007&%5\u0014\"\u0014U\\4Zj%\u0017T+yW\u000e\u000fSB>}>Њ'~R\u0018\u001eM\u000b2*i9R5\u0005\u0017)3\u0011&*kM\nך\r\u000ekD=ЖjQ\u001fZg:uE52\u000fHzG,\u001f\t\u000e\u000b\u0001NP6\b5DfuB\u0010.hP+\u0006Qq$$^RnP\u0011,6kl\u000fPV\u000fءl\n4\n0FK\u001d\u0001;j:j[;t5\u0000\u0003\u0000\\\u0002\u000b\u00002ìݓ%-\u001b|&B\n\u0013\u0003\nkuI]\u0000BA\u00195qX\u001b\t\u0004j\u001e?kN*\f.?GX<\u0003,\u0017x:ot^\u0017Q\u00079Ar1oz\t/Z\u0010T\u0013F^?\rX\u0002\u0005 F\u0015nϫ!+&q>x~-\u0015\u0003IJ]\n\u000e\tÐ\u0014\u001aAo\u0000D\u001b\u0003-\u001b:֞ʒױ\u0000\u001e\u0011\u001cF(M\u00044\u0014!j˱S4Lj\u0015\u001e#\u0002K#z/p\u001d_\u0019!̖QUP8\u0007\u0010D^&3l&.MPTi\u0002˒\u000e'FR\u0002\u0010e\u00163(8ձx#U>\u0012u\nո\u001a\u0005z)^#\u0010\u001dIA~\u00008o\u000eyF@FH\u0014yqY()} I\u0007Ѹ&\u001bE\"P\u0014[y^Y\u0013X)]x\u001aɴYq.O,y\u0003\u0003\u000fX,\u0012\u00027\u00112$a\\p>Ju6i#Y\u0007C>)\u001br`1//J9i+\u0015b-:\tYY~ക\u0005`\u0017M.a.&n6=h\u001b\u0003obӉḩI}\u0004m+\u0002C\u001b$\u0017Ժ'\u001e:TGfejNe21ډt`T\u000fј\u0010\f\u001a\u0017̻.|Q+\u0002\u00158OY>#3+χݟ\u001fp8&T\u0001C/\u001e\u0011aF\u0014VP1Q@HmE\u0002iaInb8?Pi\u0002Ogc/V;\u0004Ob\u001c \u0000~\u0001C+\u0005P/HGW\"8O\"aW)4\u000fkbyz:\u0017\u0013%bYT`T\u0014tX@\u0003\u0003Y\u0006cZu\u001d]_0r1ctD\u00166\"dn\tL\f)5\u0019%\u0007&%'=A\u0002\u0010dL\u0014B ;}9+;m>*Q\u0000Ņmi|RU@M(1u^hOO,$6z؇WK\u0011s^\u0007h-L6kVTTE;\u001c\u0003\u0003#.\u001e\u00102|ŻǺnZ\u0014AC\bk뉚-\r\u0004~PYS\u0013Luz\u001f(e\u00133d\u001e\u001a%\u0006e \t\u000224cY~`ᒸ>\\E\\2#\bzщv}\u0004]_M׏S\biɂ\u001e` h}.\bE\u0014\u0006\u0003J\u0002;?1eH\u001f\u0007k\bH{a\u001b\u0011\r\u000bzބU֗Ԕ\u0001e+9Y/蘬\u0001^qr#\u001b=Uiձz\\}^T\\T!-I\u0002+\u0007G\u001c<.(F_3\u000f>\u001a\u0012M\u001c\f=8R\".-\"X(V&h$\f^4\u0000HR_.Ng_Re)I0IF_\u001elSOc\u000b\u001e-CKMTG}'\u0016̍͂\u0016h\u0016W\f!\bai0cfN\u0016v\u0000~@\u000f]N7ئ{\u0013&S\u0013pP?0ԿX\fŴCX\u0011.W\u0017'\ts9G\u0012G?` \u0018uҮPj..\u001b&Ь\u001d>:(ڛd6P\u0004$4\u0006Ś0ZMUCmzH]\u0007\u000e\u001f0}0=(ti~\u001eL/\fo)\u0006ӗ\u0004?sRc\\8\u001aK>0`\u0006\"5A9)4C\u0007v\u001aN\u001f ؞94\u0000'^\u0001E\"=G\f\u0002Q\u0000z\u001e\u0000^>L\u0014ki\"\tG|y}\u0013z5t+\u001aZ\u0016\u001b\u0004B6zI9ctmQfǵT.+7VLrUh&^6R\tC綪\u0005\u0019C?Kd3ޏ\\SQn\u0003(S62\u0006d\\\u000f\u000e!\u000fZqdR\u0013ibEM*/ǀ_\u001c8`M\f j\u0019m@1b\u0017\tğW\u0012\u0004\nD\u0019u޼4Tu6\u000f\u0004X]\u000fp\u0018Uo\u00039QDUuP,z\u001f^\nwzT0%\\\u0006\u0012\u0006A\u0016\tO\u0012֋\u001eV\u0001Eɋn\u001f`:hp\u0011YDCM\u0014XRٖ*D\u0016Bm:$/h\u0012\u000e\u0004\u0007Іj\u0007^0X4H\t\u001b z$pBdȧʬd\\!I,\u0018N끒\u001d\u0005%9jH\u0010\u00118T!d'\u0014!cbȸ|1\u001f0O\u0013\u001a\u0017,}(\t\r\u000e՜F\u0006t\t9h`14\u001e_\u0018\u0003U.C\u001dV\u0016,ķO\r&tVDњȠ#{Ą\u0007:U\u0000C\u0014S9Cሣ\u000e\n\n)\u001f\u0005M4*_\u0017O\f'LȈ\u0002`Ή\u0015qbjC;i@_\u0016R\u001eL**\u0000xujq\u0016\u0007\"V.8d\u0004k}\t^-قt;\t׽\u000760T\u000e5&\u0005+\u001d\u001e\u0002\u0006ȍp1\u0001u7'U#G\u001b1:\u000f\\W4ȜyCAdF%*G\u000f\u001eG\u0012&>\u0005b.oWY\u001e]K\u0019~\u0018j\n?\u0015uORK\u000bWm\bwT\u001dQ \u0007N\u0000Uǔ}\u0000$j2m\u0012Mm\n؉0\u0014|B\u001bdd\n4c\u0010\u0014A\tTkL:Zy^$_\u0013\u0015Xx֏7\u0005=>G\u000bAa\u0019݊aW\u0000\u0007__`W5k\u0003僰5y\u0012@c΅ҡ'gIU|\u001a7@\u0003\u0015۵\u0016t\u0007@\u0013͘|L4`|rj*'bki\u001cI\u000b\u0006\\\n\u0003aaֆbKKaEj\u0000\\8p\u0003% \u0010BH\u0003%6\r^*&BB\u0003<Ӥ}Mp9\u000bw\u0003@'\u0016\u0010!\u000f,J\u0019~`Ģ\u0014ռF˸G\u001bEv\u0019~\u0005\r\u0007Pa\u0006d\b\nOG\r/)CN3#i.\tG@\u0001w\u0019\u0019FCwDD\u0010.\u001fA/s4Ұ|\u0000`zH6\u0012\u000f\u0015RU}ĐI\u000b@4b#-RD\u0002\u0002\u000b\u000b%\u00161v0~@\"[\u0003McJd\u0015\u0003Lyc3UZ+\u001fY\u0015\bqFDl0\u001f\u0010.Ù[n\u000b&Azd\u0000fR$\u0011MG#1N\u0000缱\u000eZjs\u0014,\r\u0017vb/R12\u0000\u000e#Vs\u0003d\u0017ybIcy9:}XX\\@:\u0010$V\u0015\u0000\b[Y5\"h\u00052JD\u0000#\u0003?m\u0014g:|\"\u001d\u0014 H1zD\\O~\u00016N4@\u0002u\tyC:s#BDr.\u000e]$\u001c*>\u001f\u001fC\u0002\u0001\n\u0007/rو\u000f(!_!\u000f\u000f\u001e\t5I#r&6\u0007@1hhAe -\u0015\u0016\"q-^ƌb~\u0003ȴ\u0012#\u0000M)Bl8l\u0013\u0013\u0007D\u0007\"9cR\u0007{^wR\u0012\u0001撐`%IȃC*\u0004\u0004N\u0019%|l\u0005JV}\u0015J);\u0016о`Y2\\\u0000%CH]ɁaD\u0018d~\u001a8As\u00157$p\u000fp\u0011\u0012P\ra$낛N\u0005\u0012:\u00133\u0006.}\\\\\u000fhr\u0005l\nR\u001a^\u0011\u0010br\u0001,J/J\u0003u9aсB1e(֠P\u001f.or\u0004\\@(wLo/\u0002Taf;vM/\u0015%֯.$cP\u001b'\rY\u000bNвeW\u001fjqV4VOaC0s\u000e\u001fo:_Pf*lIG,_1W\u0017yJ\u0018\u0012\u000bۭ\u0002\t\u0015\u0018xQ\u00003\u0014z˧U\u0003xPg3TO,T\u0014]MNBYP\u0012cfV+bQ\u000f^\u0011gL3\u0012$\u0002A2'\"KI\u0016\"LU\u001e\u000b>D)\u0006\u001e+rɧ@+\f\n2|\u0006P\u0003azwQM$\u000f2\u0019\u0013 \u0018ԋ\u000b_\u000b]P\u000fK\u0007\u0017\u0003F=lQ\"W\u0001/[7{[l;<+a褆 Q};'\u0018\u0016\u00100\u0001B2I\u000bN\u0002x=y<\"Ou]Js\u001a\u0010G$X\u00103ld\u001b\u001f\u001a\u0010n<\u0007\u0011\u0018kgзSjx\u0005\b\u0010\t\u0005`L\u00059\u0006E0\n\u0010mn\u0018\u0003p<ȕ\u0004M>'c\tHlCpY\\\u0003ZBpH&Q\u0006\u000f/-h\b\u00165F{{$8å-摻\u0019Ȑnmr\u0007T\u0011ʅ\u0004k\u001fmqJ^^a\b\u000e)\u0007F*a[9If\n\u0017,\u0006 \u0018ȵ 2ci|K}\u000e|S\u0015|\u0003}\u000eXMc-\u0015\u0013X\u001bcQJ878\u0010rt \u001fP:\u000bOF^^Ga5x@\u001f\r:=pp;hu[hZx|?\u0005I \u0014xA=ǣ9W Y:\u0006@aI\b\u0002\u001d\u0000jH\u0019\u001e!/TzBޣ<\u0011n<\u0016访|\u0011\u0000ƅ\u0011\u0007D?[\u000eG\u0013\u001e\u001c&V \u0002EԐV.qrIߑ!הr,\u00030f\u0016CUslڸVJU\u0018GɠRN͕{d1f$\u0000\u0012\f\"/vL`N]\"i\u0006\nȐ\u0016[3($^Ʉ?[^8\"\u0016\u0011vq4&\u0010W\u0012\u0014\u0013\u00112\u0013xh\u00028kЗ\u0015⠦\u0007!߆ \rS[kt|oYv%,\u0001\u000f\u001c\fSnM\u0011/DJ\u0006\u0010b՚2\u0019\u001fa<#k%RK&sy#.I\u00129)8Ԓp(K9T\f\u000f4V&f@U]C\u0013FY5ʾrWŪ\tڒ\u0016w^Žޞxm\u0000\t\u0003D\u0010c s0=\u0003\u0019#nOը$$f41'\u0006qTex\u0015\"2)ȤnI3ȫmQ/ˮ60*ʮ*&ŎhE? `\fUB)7\u0013/@;q5\r\u0018d%#\u0018*=hw\u001cD:\u0006\"\u000f\u0012\u0011FB*\u0003\u0003=1_x4/>`@\u0004P/\u001e/\"Omab{I\u000e|WHm&u\u00195'\u0003\u0001>u0@6{?.\u000f\u0000\u0004\u001129_\\ηR|\u001dΜ?ddγTvIp+\u0012w!\"o\u00152W\u0000?)Χ\n^`p\u001cL,;6F`G\u001e\u0018Pb'\t\u0002 .\u0011\u0014Mn0W\u00019A\u0011#1v$\nj|\u001doǾq\u001aqݼU7\u000f.\b\b\f.͟a/yTygfy%|\u0012`I\b\u001cyF\u0012\u0011o\t\u0003/\u000e\u001dVLPqR 6\u001bBN*vC1\u00177j^N')\u0017cBk\u0014K4_D4_\u0011ͻ[{k>!gQ \f|h\u001ehc4\u0001]p:2\u00166ܾ|@Z\u001a$4\u0014@mW+\u0000\u001c\t*Fd\u000fr@\tH<(\u000f(!}\n|\u001fy?߻lS\u001e`'}\u001f\u00197F߫J\u000b\"\u001e\u0007Cs@L.|F0`\u0011dj?в\u000f6uVo\u001e)Ϥ+Uɩϛ)\\\u0017!:o`\u001cz&D!|$\u0012}c}31(7_}\u0002I%έ}oQOHI(\nw1\r~`\u001b7]V\u0003L#4\u000ee2\u00162\u0006\\ S\u0010\u0018|a\u0000a\u001e,\u001b\u0004d/i\u0011^\u0002j\t\\d1\u0011`،\n$@q6\u0015S+?p\r\u0018Th+>pyL4*I\u0013\u000b:5誸>m\bPJ\u000b-;څ;)\u0001sXC@\u0003\r\u0014\u000ftƙ\"[MK@N(e:XHT\b\u0016/\rr<[eQ_&aCэ\u001fp}T펶ƴ֍2t\u0002T!Uv \u0003خ\u0004\u0007\u0017OGy=2\u0016ۢ\u001e\u0011b|O\u0006!%,j~@=\u00004\u000f\u0013M\u0002y6q5p4 ),]!M@?(ri.'\nj\u0012w)\u0002؏\u000fRعiZf.5g\u0007\u0018)';:E;\u0011zu\u0014V\u000b{J\bn~wZ}TA\u0005p\u0014j )-TS8\u001b\u0014\u0001sH<0:]\"\u0001mͺb\u001f\u0013`d7lﾼXkx\u0019\u0015\u00078Zç\u0015\u0002\u001fh\u001cJx9p\u0007\u0018\u001eԖ̩HIXd\u0019\\p6\u001c r\u001c0\u0007a:tg\u0001\u001cg\u001a\u0003zl\f\u0018ڊ\u001f\u001ca!U^b!\u0007M)\u0016x\u0018Q\u0001vra0n0i\u0006\u0011\r\u0017\u001f\"\u0017:\u0003\u0002k\u0004UO\u0005jL\n\u0005@\u0010tg'䜱X^\rh>NyCH4B\u00078C\tCx\u0018\u00054HZW\b\u001a4u:l\\\u001d\u0010%N\u0005H\u0001bSh\fLŐ3&\rֈ1_v\u000f\u0018\u001c#v7GǭVE \t\b\"tp5(+\u0005i0ڬJ\u0011`&ęy\u0010Oh4\f\u0006;脋}d(\u001b\u0005\\T1\u0003\n\u0000\u0004JN\u0000\u0007dt8=\u0000~\u0000\u0015II^\tT beYl \u0013Sa\u0018\u00017\u0004,thR\u0004Q.^ps\u0005\u0002 \u0012\u0002pwSO(\u00178P^\u0003V*1Z~\u001d\u001d+\u000b\n\u001cC&F4\u0011%̗f,\u0001y\rN2&h8$\u000b\u0000\u0001`iL\u0010's)\u00006\u000b#uEHHw\t\u0010&\u0013 (J\u0015-2\\\u00015zr\u0013f6\u0012o4(\u0014áLo'\"Z\u001d\b='(\u0003C2\u0007H^aF\u001fA\u000e\r\u000e\u000fm^@\fI=mX\u0013)Q'L4*,Qk=_Ͱi\u001e\u001e\u001f5S{\u0001\u001a\b\"\u0000G\\\u0004#\u0011CE\u0000oi%I&RIB\u0001A\rR.:\u0004TM:a\u0018HWK\u001e;#kgV\u000fzq=zW\u0012;4(W\f$\u000f\u0004d-!֦Z\u001a#@R߲\u0005\u0014R_e\u0014]\u00137\u001d\u0013\u0015ރPi>\b\f\u000b.K\u0000@N\u0006SZ!PpZ0M0\t\u000fOK0mz\u0004\u001ecHE\u001d.@4\u0010=$r\u001b\u0003j\u0000֨CS ~\u000bd?&XJh\u001c\u0014@VHj<ւ\u0003͑\u0007A\u0016\u0000\u0007mԠ>\bS\u0007-P*W\u0015`\u0005\u0001=\\zK$igY[\u0002JN.Ѕ8p<3\u0015ހ\u001c\u000f(L5?T\u0007\u0001\u0018\u000fpϗ<\u001a\u0007\u0000\u001ay|³}ti#\u000bA|CW?oñy\u0017?f՟\u001f]ϳ%ɟ\u0019&Gt\u0006&|i\u0003Jj\u0010+6V\u0005\u0001iNIAI\u001et;yX4\u000f젼=\u000bu^<|Wq5`;ZNd\n7|Ξ\nÍa?>mL\u000f,6,ri\"RfR/Vs\u0007{I\"\u000fh\"\u0010)`s>=!O\u0016O\f\u001d\u0013($s\u0011Q,yg\u000f\u0000*γ\b\u0015O;CY眝'pY\u0011^\\\u0002oYҠ4b@\u0015Yf\u0003E0L\"5yu먹HBCAn\u0016\"B\u001arNS~/tvPae$W+6AMRËl\u0010Tqx`@Shv\u0018\u001c\fTSTR0xB[\u001f\u001a*(\u001cHV'l\u0006\u0017CHG)m\u001c\bY_\u0013K>7AG\u001f`8\u001cW\u0003\u0007@)pM\u001d]FqjE\u001fx\u001aѵ\u0010T\u0011\u0003\u0004i2\\+̯\u0016ڧ-\u0016nq\u0019A\u001ayG\u0015`\u00125D-'D\rљ\n\u0019!m\u0017Cbv{\u001e\u001cw(\f+.~WB\b4\u0000b\u0019x-nN(Fh}>uO\u0004\f\u0018h\u0003\u0000\u0018I%SE\u0015R_ng-\u0015\u0015CY12\u0000\u001az\u001bq+D 億Ga(%qlK~6N)s\\}\u00188Tp\u0002R~ ae:\nl\u000fֹu51|\u001b`'\u0011Pк>Bhb\nI\u0011)2H\f\u001a\u0000\b\u000eyȓ\u0016\u000bN\u0013Һ:\u000b?z\u0006,SB\u0012bG0\u000fƅ\u00102{םwŴ9B\u000f7>-Z[YU}Ғ\nfJ\u0014XdΐVOS\b{\u0007)\u001eB\u001c7p\u0001\u0011njqz+irv:$D\u000fbY5'.<ԍ|I;CR\tq2a(X`eT\u001b\u0012O]12\u0013ʢApo#wpm#'\u0005:-\u0003,\fR)'\"\u0012ҋ\u000421\u001a\u0014gT^D7L\bY(J'*>!4Hl(\u0003\u001bМOތ hEImJ@q˥`J/7%\f\u0016܀\u0001\u001at*e\u0004〫\u0006\n%~\u0001*`(\"X\u001dD\u0010$\u0018((L\u0005KD\u0000(\u0016Jd}d}L\u000bL\u0000\u0018A\u001d\u0012m\u0018\u001f\u0018-^$X*U+\u0004W\\\r~\u001fX]TQ\nAժѥѭ>\u0014|heȯ\u0016D\u0016\u0017K&\u0016ֳ\u0012Y\u0016|\u001fx\u0001rg-\tCzee}x:r\u000b\t5)#WO\"bz\u0001D\u000fڝzn=Rc#&\t>\u001eͩ'cx:\\q(HN\b\u0001\u001aPIt,8z\tq)\u0007B$$9)ez}2=ĝEm~;}NHLX\u001fkW[ԥ4d/\u000b;\u0005\u0003\n'\u0011No\u0010_9C\u0010J75HR6U\u0015\rP%\u0000(ӆ?P\u0011G7\"қ\u00108D\u000b(f&ޜŁTpBW?$|`?\u0003 |\u001e@\u0001\u0006\by\u0004A}PA}]>ίϣqf\\Xf\u0017H\u0012-2\u0014\u001dGT\b`\u001a\u001apF{Vt\u001c\r^$\nWJ)y>QffyWF=\"5\\\u001fg|&t*u~˔1F\u0015\u0000+J\u001bmQl]BFJUg\u0013\u001c(]֔*\u0010\u0010l\u000b\u0019-Mauօ\u0010r^v\u00013\t4Q7p^'08\u0003 т\u0013xDJy\u0002\u0003<%8q\"$\u0011{H{\u0002=$Ȩ}~F\b\f\u000bI.st\u0002k \"\u000f^Y\u0015K\u0003\u0005\u00141\u001c\u001f'-RX@݈b*Sb\u0015.\u0002{o/W,Ėo\u0007_\"e?rM6jm6rBL2\u0017Z7\u0012\u001c@\u0015>3K\u0007&\"bR\u0015xp[#\u0006\u0004.M\rF:\u0016888\u0018G?zJ71H\\F\u001f+oJ&J=yF\"Oi\u001e4 \u000bYO\u0012nO\u0016\u000bPhGRY-ficN\ti\u0007`\"m9sie\u0018]\u0007\u0001\u000b,.r&\u001audDU\u0001?\u001bpj^$Ȯ[|fb5/\"YS&DͿP\u0002\u0012\br\u0011T,\t_\u00010H\bKCCyb2JIB\u0015c\u0016(\u001d2&H1SpN.ު\u0006\u0003jT\u000f\u001a\u0013@\u0016^2߃N\u0017{|/\u0005/\"%\u0002Ae\u001a\b\u0014\u0005%@HdͲ\u0017 韧P\u0003@y\u001f:\u000f\u000fq+e\u0007Nۜ\u0002\u00121\u0012$DqxlgB\u000bM\u0003_Dڃ\u0000mnAqh;\r:(z-4b##%RyVa(Wz]CrQA=CTr\u0013\u0001[듿\f\u00100x!\u0004/]Q\u0006io\\\nWv\u0010\u0010\nM DrjU`G\u0019\u000fK\u0011*\u0007\u0016\u0013\u001b\r];[-E\u001a\u001d\r(\u0007`l.,諭l;L;$+\\\u0004?\u0005\u000b>\u0005`\u0017@*>Ȇ\u0016ລ\u0005wL\u00019Dbdh}\u0013Elov|S\f\u001eAe\u001cFVp/ppO8~r-1::\nz\b\u001a\r\u0019'N\u0015Jm2\ba\"\u0000Ζp\n\u0007$S4nIy\u0003\u0011C\u00058\u001eb?Le~9\u0018zipRu\u001dx\u001a#(\b\u0000GA\u0012\u001ch\\ʵ\f\"\u00138w\u0011(,VpRz*\tE\u001c\u0018-2֐B!\u0007 \u0018gÑގEpĠ1AiU~ҡ_E|\u0006&\rE(r\u0015\u0019*h\u0000#\u0013Z%̈>2\u001a\u000brI\bwr˛\u001fPx\u0012T\u0004a{8FV:0\t➶O\u001ag\u000ePxE\u0000\"ʡ~0Р\u00059\u001e1u\u0002Pt+\u001d0-\u000e\u001f\f%~g\u0014 P9@/f\u0004h,`\b\u0005Ђ4W)YB\r7>C\u001b(\u0005\r\u0001U\u001a8ޅW庱@3{|J\fI\b+\u001f| P\u0019Vݧ\u0018\u0012N@\nʘ\"UZΊ\nsаMh~%ȉtz2\u0011\u001e~`פ\u001a11\u001f\u0001=晡̂Tb>픪TNgO=&ޓf1iR!cr\u001c1$\u001crж\u0004E]z(=\u0018e7~3g87%\b#-\u0004r@j\nZs\u0004SNJ]BC\u0018]j̩\u001bK0e\u001b\u001dG@Gz\u0010F!!Foѯc\u0018=\u000bo~6F\u000eט\fd$\u000f#\tw&\u0004\u0005\u001bЀ@DA6=>5ƃ\u0017iw\u0018p:݃\u0018`cI|\r=CO\u001bЃGKJ%/N\u000b0'f\u0013zB_\u0002\u0010\u00076\u0006Q+(\u0011W(S(\nM(\b*T|\u0017!q19\\\\ꎠȐ8\u0012bYk@DVy>\u0000>?@\u001fW\bzޝ\u0004)Y\u0001A\u0000\u0016\r\f\f>aҠ5\u001a\u00007@)\u00052)nWi{\"w\n]4A\u0010U7r;\u0004\u0018f%;Bfօ\f|fx^}<(fvy\u001e1=\ngy>#۪\u0016~ϛ1 p'N1Q]ؔ \f1\u0018\u0010\u0007\\؉o^\r\u0018\u0014\u0011)\u0019\u0007[\u0012\"MLb&Λ\u0010\u0017JIz\u0014.|Ť̩:?*ӫ!|\u000fed =\u000f&Zwt\u0013m\u0004җDbW<\u0014[*\u0000\u0019\u0014E\r53%$!VP\u0000NmHkr\u0006FG\u001f6@s\u0002q18&Ώ6\u0013yX|gWY;(L5\b:?v:}\u0013o\u0011@$\u0007mgJHi\f\u00124\u001bT\b;r\u001d7gѤ8\u00000\f\u0013t\u0013d,P2k\u000e\u0019\u0013\u001d[<(q29\u0003ir;JΛt\u001aÓ?LFλy%rӈ\u0014\"\u0005\u0014\u000b\u0004*ya\u00063yVw`$u8\u0004\u001fU]\u000f\u0011m*&@xPp/+\u0019_4l~ϛ?\u0005y y<*7z\u001bJa\u001a\u000bR\u0004C\u0017$J\u001ew8\u00006\u0007{&6D\u001b,\u0013m\u00016BHq;p?8\u000eD(]\u00053Gb`0KzK\u000e_g1fadA\u000b\u0018\u0014:\\*fpBI\u000f0X=\u0010*0.A ֩p&Z:|\u0003;Y2o̱\u001214(a^D`\u001e;:\u000b\u000e\u0016\u0007V\u0002$Ci\u000eb\u0002\u0010](8LWMb\u001aN`S^%$CL\u0010^L&vzY9\u0001\\x)\u0010U\u001d\u0012j3[\u001f\u0016\u0014\u001c\u000e$\r7\u0015$\u000f *\\)\u001aV8\u0000$Qq4oQh\u0004i\u0010$9!\u0005+\u0005L31}?\u00006%[\u0004\u0000y\u001b\u001d\u0000@mE`:\u0001M#S\t\u0006\u0006E\u001c^fP\u0002\u0002Rf\u0006z`:I\"F\t\u0000h-{f$E$3\u001d6-$w=-J@zwk$\u0006Gz\u0003\u0004\u001cׁ|\n>b\u0015.D\u0002InHqB+DyF#9=]\u000eF)\b|\u000eI\u0001\u001f \u0005ggy]{Ax\u001e\u0014\u000eϷ\\\r\u00034\u001at\bXx&OSQy4d\u0018\n\u0019\f4:A'\u001b3ʀ?q=Pt3_zk(\u0011\u0002DJ9F{\u0013D;o\u001aϐ\u000eo+λ:ov*tΣ\u0014wݝ++ZH6載xt^,\u000e~ܤ\\'\\B8-N}\u001c\u0000nܝq\u000e\u001dHJ9q*xx\u001b,~\u0000o8\u001e\t=*\u0015v\"\u001cŐS\u001c\u00187:xj94mwX\u000e#R\u001f\\$d2s\nc\u001eCq\u000eq\u001e)xxxL'Jc\u0004!\u0010\u000bv,]\u0007B;\u001a\u0000@\u001cUvn;\"\tyA:I'腛bCĖ]\"d\u000f\bhtG*Z\u0005G$A\u0006\u0003X\u0000\u0005[IX\u0000PyP\u0005@9У\u00103h\u0012%\u000492BňDc\\!\u0012\u001a6Wf.E\u0002=\u0007h:ԃ\u0019\b㡁;$\u0015\u0011]\u0006cf,C (!p,r`Sh0\u0012!Y\u0010%\u0001S!\u0006O-\u000eqYr\u0012Ũ!8\u0002!ə8@\u000fT\f\u001aǁfĜ&Ss*rg{<_!\u0000S\u001bGBT\fN\u00060)*\u0010\b3\u000fI\"\u001aM bdňr1Dc.@Rl/]\tLGfDlJcjF(vN,\u000f\tlS_\u001e\u00144FS6m9$\u0001zvcES\u0000uK^\u0018p\t!0de8`\u0006\u0011\u001exC\u0013A\u0004(\u0004\u000fe2燒]U҅859\u000f\u0005˓yU0O\u0006as\u0002$㈷լ\u0010\u001f\u000f|\u0013[\u0018՘(9\u001e\u0004&mE\u000e/@\nK\u000bҋ\t\u0018\u0019\ru5\u0012jiup}jdP[\u0007\nRŠ\u001ePU\b\u001d|V\f?\u0012mSx;s{\rm\u0004\u0012%bn\u0017\f|\u0005*\u000esj+\u0003XFz\u0011AC\u001a\u0003ѢsƫFм\u001a<80vg\u001f;\u001e+4!'d?0\u0012K\r\u0012GcSڢlIEtxh\u0006Z(5*yQdZZf̬~\u0007/A\u0003\tTИ\u000f\u0006\u0002\u0013\u000e)U}zQǽy\b^\n\u0005\u0006\u0001\u0018\u001c\u001btM֙OQPVST\u0004'fcea\tDK\u0018,2?Щ-]~9F8\u00118\u000fw\u001c\u0004=R\b TWwp\u0014E|yQʇ*\u000b\u0016K\u000e\u0000:0g@\u001e\"xl@Au\bE\f\"ki#)\u0002'|\u001bOX\u0012OP+uhaH%\u000eDZ\u0001\u0011a\u0001Qe!\u001fF\u00177ߤ\r\u0015\u0001\t\rs\"A\t\u0000u@}@\u0000q\\\u0011\u00074\b\u0010\u0005M;\"ɠG\")\u0018\u0007Dg}*$cj͠ԘYtYy\u0010%{E\u0000)\u0003:\r _SRDLgn_H\u0017+b\u00121}\u0005c\u001a嘾LL?\fs\u0002PkV\u0001Ի0SrQh%+=U\n0<\u0013\u0018רT\u0017Т LX c\u0013>%դ/i\u001e*_}?\"9$6De\u0011OT\u001b!\u000bԐ^ԉ>tGHω3Jz0g']\\#K\u0014C\u0011$$\u000b&B\u0013z\u0004\t~@\u0019~~\u0013-\u0007AdGZ7\u0003Je\u001cM8'[L\nQl\u001bY =\ryHaZk\u0017tD{\u0010?hUÙ\u0014bAA_ZQsT'\u0000^a 1\u0018~\u0000} ?kr\u0002$\u001b\u001cfl\u001d>\u0001ze\\vj˰\u001d\u000fZ\u0014F{\u001a:x\u0010\u0018@hycK<\r\"ϧv\u001bKy\r}l_EenF<\\\u001d:/؈\u0017Lb0\u001cR\u0004@~I~ЪQ-\u001e\u0010zh;i?\u0010V;M\u0005I\u0012\\<\u001a\"\r@Î#$}fRx)u\u0019w\u0002V\u0018\u0019\u0016%*06lt.?\u00008DR3T\u0010~@R2#_$\u0000ϩt&6&km֣4\u0003p\u0010\nuzEw7t\u0011yv5\u001d\u001fKZ'a<\u0019\u000f4ƍsj&]K%wt_?\u0007eFS\u0001ʶ\u000fK(E3\u001ayC|A>+u!9V0je\"\u0017rc\t\u0016rs)J̓\u0012G[,\u001cy\u001f\u0010\u0007y\u0015Rp@x2%&$\u00131>e\u0017\u0006\u001b\u0019\f/F\u0007P\u0016.\u0015ڜA-\u0006ZC\u00157ꪐ\u0010&4P\u0007\u001a\"+\u000f8LƂ\u0002Zq\u001c\u001aHu{\\Hb\"n\u0007E:)݆yݫNPB\u000e }tRҼB(^`_\bj71_rx}9󂓲E\u0001\u001f\u001fI6\u001b\u001eH*$h\u000ej>JdI4\u0013Dd8K`=xU\u0019܂:\ra\bm\u0000\u0010G\u0006\u0003HE\"\u00010\u000fW4@rr\u0006\u001bIV\u000fo\u0011/\u001d\n=\u0016\u0012IXB3Rђ\u0018\u0019\u0010q9N\"\u001b\u001bc pSlmOf\u0007 槻(U\u0016\r\u0003U@ȜV\u0012\u0010\u0004K~H8\\y \u001bU\u000b\u0004\u0012\n8\u001b\"\u0014kZ`ı!%u%!pA\u0003ߎ8/Rxg$B$,\u0017\u0015mL7\u0018\u0004[R\u001b\u0017t3\u0006\u001b$\b?\u0005_&HfTa[\"\u000fܕ\u0005bitHPcݓ]\u000f;8(ByP`\u0017j=DT\u000b.G[{Fdx2\u0012$\u0012\u0001*\u001c\u0011M@\u001c\u0012)/i3#`cg\nrQZPأN\u0002-\u0005ý0|\rF\u0003U\u0010\"MK\r7p\u0002\u0011\u0001\u001c\u0015\b\u001bN6\f{\u0011\u0004P$Ki(?@\u0004@$W\n\u0000Qq\u0010\u0011%=y\u0006\u001bs\u001ay\u0012m\u0013eΜV=zQ\u0015TҚ;\u000emZg>sWqqd6\u0007(\"jr]F-\u0005_\b8Z\u00138{8p\u001a(\u0014IxY\f֕fSjl&U6\u0013%ilLϦ\u0012l̎fOYM)S\u0002/\n\u0019X\u0011\u0015RՖ=T7W\b\fIِ\u0000C\u0003A\u000e.Wh\u0015i\u00135\u0011\"jO뮄L:l\u0017\\$TVZBT\nF(b\u001f?P#\u001d(\t/'gҎ\f\u0014\u000ba6'Eʪ49\u0006a!E⡢`@\u0001`\u0018\u0010\u000e\u0005C04\u001e\u0017^_\u0013\u0013hU\u0000\u0000\n\u0002\u0000\u0000t\u0010\u0014\u0007zR\\\u0014D\r\u0006Bxb\u0010\u0010B\u0001\n\u0000\u0010\u0010\u0001OHW}ny;\u001a\b\u0010S2n\\{-^ELM^ә\u001a\u0005әZ+zLgj\rLgj\u0017tԒfj>hgj.'ә7#Mu\u0006\u0004Mg\u001c\u0005eZFk\u0011k\u0007Z`-frӪQ7Z\nTMKs7n8y+V8A/\u0012[洸w˘L\r{\f\\\u0005k^Z۞MtXw\u000fG.\r^l7aio~[\u001e~\u00180\b23+\u0007\rBD\"+P{\b7o|U_\u0001ߡ\u0003t\u0019\u001c\u0018\u0013uul\u0019[\u0003\f\u00005\u0016\u0004}$l!(!0ijj\u0013\r6ӈ\u0016\u0015\"d+\u0018ω[\u0014\u0018^P\u0002\u0005s{xo\"Ծ'E`n/qgj\u001e\u001e\u0002tI\u000b\f&N9pR%b՝\u0001\u001c.\u0006pf;UaU;\u0000BمTڜ\u0004k|\u001b B\u001dwICW͏\u0000\u0004,QQWq\u000f\t<\u0010Lb2'j_;\u0000M\u0001R$ӢeFW\f\u0016XfK\u0000\u00052e_u\u0019h\bi\u0000NAâq\u0000j\u0007\u001d \\IDed\u0017292Rle\u0000\u0003N\u0013ڠm@ǻ|K\u0019$q/\u000e֙=cg~C!NP.\u0005Joʶ\u0006\u0015U\u001b\u0018B2{u=h8/2 K\tj2pI\f`<^(\u001d8\u0006@peOo\u0000\u0003uԮTOlmp-֔\u0012\"\u001ddW\u0006*\u0019x*\b\bA=uAh\u0000\u001aDU\rb+h\u0000\"s\"\u0003p.0QNNj\u0001\u0019Z(OER @VJt/`\u001dYVJ)\u0003+8@W\u0005\u0006HQ\u0019~)m|v\u0003T|Wi\u0000؀^e%\u0001G\u0006k_%;,Z/1z@ςjjTŜBq\u0011L5\u0001W\u0006z9gq\u0016\u001a\fXa\u0004!go\u0002x\u001f›\u001bd˕[\u0000I3`+O\u0017{\u0013\u001c7a8F,\u000e6w\u001c\u001c\u001f\t`*ѓ］O$\u0000\"Ul`\u0004\u0017˗\u0002^\u0019+\bv\u0015۞\u001a\f`0w\u00117$n\u0002!eb\u001f\u001d&+hG@u@e\u0002\u0006\u001d\u0002x<\u001aJ``\u0001ګ\b`(Ԏ*2Z$\u0005Z\\`\u001bc\u0001B`kb\u000b#(@~\u0010n\u000fm\u0003:vAum\u000eUuw\u0018V|\u0015\u0012\u0015M+\u001azU/߸DEW\"߀DV`\f@\u00027\"⩨BZ\u0000\u001b@J ՆP\u0001\u0019U^&2QTlU߫xぴ`z\u0017\u000e|\u0004R\u0016qk\fn\u0011q\u0002Rb6kݼ\u00010@J>d\u001aK:._\u0005x\rN+uwk,`p@\u001f\u0001ʋխs\u0000\u0016^Yj+\u0002X0P%a0\\:K*3_+Tܨid\u001ay0,\u001f\u0018^|^\u000bl1\u0002)#\u001cز`$)\u000bP^\u0016`\u0002X\u001aL-Lƒ\u000ejA\u0012B\u0018u\u0002m\\\u000bp\u0004\u0002\rڳ\u000b4fgjD kb\u0004F=^\u000bI\u0010yxLMHXb_\u0000\u00134В\u0000[a&:z:e\u0012ּ\\I\u0013W<\u0013\u001f*U4%\u0001+L\u0019X[\"m*A\n\"~S\u001b!+?U\u0002B\u0016T(\u000199@\u0013\u0000u|\u001c@8mFؒ(|B0\u0001jI\u0007`\u0005bT\u001cw\u0004Q|\u0015n\u001dk\u0001-\u001d,OE`\u0017\u0011j\u000eYtzG\u000e$\u0003Kz\u001b\u0004\u0017U5\u0006l\"+.^\r.,\b~\u0011Gx\u0019Wq5@\n\\C\u000f\u000e\u0004\bxD^(0\u000e'\n%)c2\u0005\u0003,YS\u000bmV_u\\N\t,d+\u001f\u0018#\n%\u00000a_C'0$\\W\u0019*,ZA[`\u0016\u0013-B2(\u001a\u000b8\u0002\u001eUYq;Sc(8\u0003Ddh3\u001e\u0012[(\u0015p\u001b`\u001aNQ\u0004\u00131\u0018)oYUe\u0003|Ul~Ջ]\u0014W\u0015IIJIW\u0014ڣ\u0005U\u000e(EuT4W\u0015kʱ>%ꌨ$\u001b]&\u000473\u0000QK\u0014\f\u0003΀:JAu\u0005N6d\u001f_l?\u00022\fo\u00039%\u0014$\u001eY\u0011\u0012#xTTA*,i*.eEIbI8;(\u0002\u0016\u0012KCx\u000e4`-2w/l8P\u0012Q2\bF\u0002\u0002\u0013m\u0000lgIQ?4\u0018&0\t\u0003L\u0000\u0005;:\u0001Kr[Edz$\r\u0006\\\u00133X\u001b \u0004\u0005\u00029;Sc\u0010㙁\u001a!\u0016ѵ*R\u000f:*\u001f\u0015\u0018\u001bs0Rg\u000b\u0003*jjg\\\u001fRYV\"Q!|0Xi\u0006\u0000ƬYy\u001b^UJ\u001d]eQ_1F\u0000pT\u001b\u001d@\fUZG&\u00047]XM`z\u001a\u0007k\u0007\fcV\u0018O\u0015\u000bm-0Y*Iԣ%!\u0001D\rendstream\rendobj\r22 0 obj\r<>stream\r\n\u0016\u001dL>\u0000L(TByi\u0013XUp'IOBxC\u0007\u001e\u00071\u000enI\nhP]\u000bR\u0014\u0010^0Z$B00\u0004&\u00141\u001d\u0001f\u0011X\t7_G\rRz\u0002cuiimH#>ktu835ISoC\u0015Tm\u0004v6j@\f怳&\u0001}JMa\u0010h\u0012x^5-\u0015L%&*oX\u0014\u000fU\u001c\u0007ՁGjCBI6\b\u00071\u000b)V^OyU},J\u001al\u0003\\-rܼ?n]Eb\u0019-Ţ$'\u0002\r1.h@\r_쫎P.HU&\u0012P-d[ݪW\u0006E\u0002_a\u0001pLYP̈\u001dqkMO/[\u0018\u0007\u001aW ɨ3+5TW6j$!\u0011ZJ\u00108\"Z`̒$\n<`;bX\u001dr\u0004v\u0015\u0016XQhx\t!)E\t<\u0000&`~\u000eƚ(4\u000280ЙZ+GcmKLm\u0003.s,bm35/q`gjA\rI\u00023cLM\u00032'`.&`\\eB Q\u0016e,BF[\u0000*\u0004\u0011\b\u0014Nr}{e] \u0002\u0010b8Qg(\u0017 xaTDYkB?d>A\bU/oA!֊md\u0007\u000bMBCi\u0016\t?X\u000bl\u0012/\u0006[!zyf\u001cT0-saX(h\u0015%1`sR$ ǭv1\nE_\u000f1+\tȿק\u0013\b\u001f\u0000׉Q\u0003YOk8K\u0003nȿ<\r|\fnYDt`Y\u0007UaTċ\u0018958͜\foM,}\t@\u00033Hsrݮ%Dsz\u0003܏n0j2\u000bhb~,%\u0005\\=eGz35\u0001l\u0006xv,!n\u0017\u0001ВI)^e\u0005w\u001a\ne$kƍq}>i:\u001f\u001a\r\u0010\u0003\u0011\u001d\u0006ZDT@Ux\\*\tg[y`\u001e\u0000Z4j\u0006@W\u0011ICN*\u0014\u0000Fh\tWQCurg\u0015ä\u0007s[Pʯ\u001d\u000e~mP]R1#,j.Ŧ\be'=憪UVjj\u0011*@u\r\u000e\u000em\f?(\u0001\t(xԵhZ\u0004\u0017\bm\u0015\u0010Yf=4`5”1Ȭ.$Р:\u0002\u000245vQ\\I\\`I\u0010_H_g\u000b\u0019)A)\u000bX\u0001\u0018XVjԨ@(3\u000e\u001d l9,\u000b-\u0000N/\u0003\u0019}\u0002Ba\u000f(0b\"R撘1k⬀,L-N\u0017(\u0000\u0017hj\u0015\u001c,C%h6\u001b\u0005\u001b7\rQ(<7UԻ\u0000HZ`\u0000M\u001d\f.\u0006\u0006)Hju\t%W\f5p5PE9_ҌQ\u0015T YUdX&\t!S\u00173M9>\u0016\u0000@@!z{FPłQEU\u0015F\u000bߑ\u0003\u0002Q뱶U\u001dE\tu\u0014j\u0018\u0007t]\n&\u0016٠:Pţ{ܚL[\u0004>,\u0014Acgj\u0002DBSTx\u0002kG\u0000\u0018/W:\u000e/\u0014bBl\u0019\u0010\b2\bhSV@e\rS7\"EQB홡N\u0006X6ɐ\fwi71g\u00054NY\u000b*Ԙ/ՑQTXBۢL@@༱ZG;|t\u0016p8F\u0004\u0001x!T\u0005etZ\u000b\u0005I6\u001b!$~\u0007\u0005X׍Ts\u0001\u0000]W\u0015Є\u0000UkENo\u0018NeRc괼\u0010GDF_Fϰlq˝q` P-\u0007t\u001a\u0016\u001bi\u0005Nm=A\u0015*\u0012P\u00167>N\u0010q4X\u000bd\u0011@z+IP\u001a.D`2ոqZ\u001f\"b_3\u0018\u001eӂZ\u000b\br\u0005P\u001e<5;\u0003_3P]\f$\u001c-'|ܪV\u0016-MvlHO\\?a\u0003:S\u0013Ak3\u0001C\tv\u0019@S+\u000f\u001cL-~fႧ檃:ˏm3\n~+\u0005\nL!\u001a~\u001bL'.\u0002؎#24P\u0019\u001e/B#o؁L(\u000bE9s#!\u0012L\rfX0D\u0005Xbhr\u001bK\u0016\u0000$\bT\u0002O\u0017FS\u0005\u001f!\"Ձ\fH\u001f\"\n,\u0002+XRIr/\u001ei\u0007\b5/fEșR{ʺ\u0014P9jJy%v\u001e_\u0016hUr>\u0007`\u0016fI\u0004\u0003M;>`,?m`V6t s|EܬԄe\u0004\u001a\u0007ݡ;x,90M1ԢP#\r8\u0005FqT\u001e8{\u00029je\t=x\u001cPu3O;i\u0003snfICgjB8\u0016\u000f%MgjV\u0002\u0010nwә \u0006\u001cR5C5!Љ\r\u0010\u000b}ֵ[\u0007\u000byt)\u0005?&iLJ>1\u0001fj\u0012\n@\u000eLM?$-'fP\u0017E{:tgf9\u00065kܒs\u0017}~LL_`TU\u001f\u0013N\b>t\u000fw\u0004ύ\u0014\\.p0C\t#<\u000eA\u0017i1 *K֙AptҀ**u\u001bKID\u0016\u0007L-21Z1t\u000eǐBMPE/\u00052\u0005\u000bŠ7`9w\u0018e\r\u001fApC\r\u0011+zϑ\u001fe^8O\u0016\r>`G\u0003n+_[\n9\"lpc\n`2L##_T\r4L\u0005z\b\b<\u001cy\f\u000eË\u0019`\u000b@\u0018gdbhT{}Z\u0018\t\tt<\"%yl35w㺷řt\u0016{\u0017:pUxP.%\u001aVjϣ\tU\u0000\u0000{ݎlk^Y\u0016ƅ]\u001d.4`r\u0013a.K's(5\u0007:jb\u0007m\u00058h4Rir_\u0011?\u001c5Vޭ`2yCRݤJK\u0013BARgj5\u0012\u0014?e1 %LFi(\u0014Z\u000eO\u0003d9S\u00002n _p\u0014;2?#/4l^Dŏ@tО~\u0003p\u000b\frZS\u001dEJhts\u0003[w+X\u0018C_n8ΒOI|Jc \np\u0011\u0003J\u0001\t\t ͘_kR;\u0011A:S\nL\u0013#i355*:Sk\"P\u0016\u0003T\u0010k\u001c(DuI\u001b\u0006 ܀7'ls\u0000)\u001e\u001b\n\"\u001d\u000e\u0018]:r\u000b-\u001fUuGI܃zT6R{UBfs@tݒʇ@ܡ\r\u0010,\u001c*qq\u0003u?\"\u0006,\u0002\u001e7\b\u0001̰*+\u0000\tz݈\u0001Ygj!8G!uL-2\u0000/2Q;SZ\u00030\u000bq\u001c5\b`\u0014|~*LMo=D\t5\u0000?\u0013[phKT_\u001d\u001eӣ.X' \u000e\u0004ŇAEOVI\u0016إ\u0015\u000f[k\t\u0002J^C%DD\u000flQ\u0018<;@Z[7X\u0004&\u000f\"GH[+F1<\u001bJ\u000fl\u0011\u0013'\\<\u0006\u0012v\u00055\\q\u0003Rf\u0005ʽ\u0016 {<\u0010df*,\u00129T\u0001\u000b\u000bI^\u0005B1\u0016I\u0002\u0012ž$滌\u000elqoyN),YI\u0004]g{a^\u000b\u000f3bJ##lf,,nPߓX+\u0010M\u0003\u0011p\u0017\"rpurR:;n(,`|@\u000b\u0002oK!.\u0010x\u0015vP\r:V_\u0010\u0002A'FeI)\r͔X\b\u0013\u001a\u00072s]f-\u000bk\u0002_'1J*j<7`BQ&$0|q1P/^\u000b\u000b0{\u0013\u0015u}z`ZO\u0004)\u0014F>ᘇbVtf4\u000ev-0\u000fA箆g\u0012\"\"N$f>x\u0011\u0013HlrgLVk\u0004\u001e1j볉G\u0019vk]O\nɘ7,\f;yff\u000e:l\u001c\f\tDG\u0012)\u001c\u0019t<-P\n\u000ek\u001d5ˆ\u001abTx<7A[\u000eV#pBP{(DWO2\u0013EX\r\f\u001fE`Ih<\u001c\u0005%\u0001\rS#O\u0014\u0007\"C\u0000j\u0012\u000b%R975̆ض޻;{\r\u001a1$\u0005=\u0003\u0016\u0011#Rp\u0017@p\u001e\u0010]بtB\to\u0015@Dbo.P/K\tO\u0011o\u000bϱ žLR\fw\b\u0010.\\9aT\u0007\n؈K~\u00101\u001d*\\%\u0006%X#p\u0011of<\u0010\u0002b?xK֜\u0006\u0005\f@^\u000bX00\u0004L3\u001c^\t=(\u0015ob}\u0018۾TS\u0017,p\u0013QQ˝\u0005\u0012c\u0006\u0006m4\u001cc-\u000b\t\u000ewEi\u0019\u001e\f^{\u0017-\tx\u0012{\u0011Nސ@@3\r\u0003\u0019\u001f$d?\u001aŽ2[Hlymc\u0006\nJjХ\u0014\\F$( P4!}BXF Ś\u001b\u0016ɆA\u0014@j\t,\u00102c#9VV*˫;XC@6P?\fw\u0016\u000e\u0010;^YJY\u0015\u0004j,רΗU\u0003]V`Py(? ~dL`\u0010hFt6䄞GiEb\u0007xRe\u001e8p\u0015j \u0014DF\u000eS\u0011Ġnp\u000e`BA&0\u001d\u001ad;sDNp2\u001b~yeP\u0018\fo&\u001e \u0001cb\u00198P0fIf\f$;`ӞL\u001ev٩s\t`({C?\u0003@\u001a]\u00017.֓\u001d?tliX4\u001e\u000b\u001fR/Z\u001av2[GxpF+\u000eM\u000f-+\u0014@7uU]c@6)\u0017\b Z@\u0017\u0005\u0007e\u001e~;'\u0018%:'ҧ\u0005\\\rz#)E\u0000~5k=;\u001a\u0012VI\u0018\u0011]Z\u000fh HQ5n?ԲM\u000fLY\u0001c`\u0002^;$Owtb%)e\u001e\u00079\n<\n\u000eF@|!\u0002\u0014v\fVm\u0016ƅ-\u0002(3fˏ9}\u000b\u0004\u0006\u0017D\u0012C2pSAz^{c*C@­\u0006xBju4~b޷Ug>/\u0006E\u001a\r(z\u0019\u0013W$^3\u0001\r\u00121\u0006\u0016vV=a޻o\fdv\u0005l!]CިLXťQ\fs/\u00180HJaL^\\\u000b-nOm\bk\u0014\u000bN‡\u001c\u0013\u000bAI(\u001cJJZd\u000f\r;i\fIC\u0016\u0010G*a28G\"t&3ت*[\u0011\u0012^3=\u00134t5)a6bB%D\u0014v\u0004D޽QFF(iXO:x\u001aO\u0010\u0012\u0019p\u0010`\u000b&\u00152\\\b\\\u0002LD`d\u000f<5TKah\u0018c\u0007\u0011^\u0013@&1HZL\u0004\f\u0013Ґ̒a\u0014s\u0007.4Mkg@\u0011Ÿ$E#\f]~i|\u0005Q\u0019(C'm8ρ\u0007?=\u001e'f\u0002Sc\u001ea\u0011\u00137\u0015\u0002 zA)]By\u0005\u0003ci;\u0006̱xJp\u0012s\u0001ްKڥχnô.Z0)gBd[_\bDk(Fj\tdL\u0006e+ԯp_ɄW\u0018&2q;O?IcX\u0007\t<}q;Oah8L;\u0010.R.\n2K\u001fD&\"u\u001f?\u0018]R\u00180\u0010aqS1`\u001a㴸)\u0003%\u0005w\u0011\u0002颅zm8\u0017\u0005t-XQ\u0007u\u001ekr{P\f\u0000xV\u0000;\u0000oe@M$/\b\u000f\u0012܁'!3iEPTt\u000f9]\u0004}u%f \u0002j(\u0005n,p\u0012j51g$\u000fTB\u001a]B[Ѩpf\u001d\f\rTF\u0014\u0017\u000bM \u0010\\Y7\bLN0\u0005pC\u0013r\u001ag>>Q$d*\u0017ҋ\t$j\u0004G̦QA\u0019ZƧOYd\u0019~\u0015ʯp2\r_\u0001G9R3KgԴ<@\u0019$e7BLC5T愴\u0017iE\u0018e\u0007OD\u001b0jkq\u0002Wk\u0001[M\f,T!=[\u000b~{\rzZ\u000fg8Az\t\u001b|$\t\u001e@pZXk&\u0014G\u001f%\u0012hqvlj>U\u001b\u000e\u000bf$\u0001A$n#\u0014MߝC\f\u0010\u001aic'U+R\u001a5V3aAO\u000b. I\u000f\u00145]\u0016\u001cq\u0010HS-Z3\u0018!ӝBɟyP.u+*0(G'|Bp\u000fP\u0002p\u000f\u001asҿGu+ک\u001dpN0+\u0004e`\u000bHde+\u00030#DweR\u0006Fr,J\u000e\u0018S\u0017zͼ\\\bui\u0002I\u0010\u001e\nODv8\u0003P\u0019Upx֥\u001a!P&D'L\u0013\u000b\u0016F\rN\u0005.e\u0011-֛hA@|؊\u0012v\td\"Pf\u0007-)wQF\u0011ٿ\u0003C\u000eI%5)\u0003yP͟ot <ԛ\u0014U+^ʈ\u001e5(ö3stJV|u\u0015nŤ2VnGm6\u0018@59#b̟+\u0010Y9-9p\u0018ܶā^@tʜІlB^6L\u0018%'\"{R`ú\u0019\u000b?b\tJu+\u000b\u00067<%qHƢylEIZ\u001cԔ_]\u000f35T\r00,{\u0015D0\u0006P\u0013\u0011@ʵ\u0018Axhᵉȑxp\u000b\u00025H\u0013\u001f\u0004\u0007\u0006V\u0003,5s]WB\b\u001b`?rZ\u000bˆS\u0018\u001d\u0007\f\u0002\u0011~>\u001ai\u0001e\u0010b\u001d\u0013\u0017ZK6p8\u0019AxvO\u0007\u001b\b29BZ\u000f-ѝ\f\u001dEWud+\u0014ѕ)\u000b\u0013'c\u0016&\u001c+@j[RX _F\u0014\u000f|\\0gz_D\u0019!q1\u000e܃\u001a$\r\u0014W'!\u0019q$dy:n`\tD\u0001.ѮOHz!Z|\u0001X[\u0011\u0012 9g\u0007\r\u0014W\u001d!\u0019kc\u0011A5?LN\u000fR`-㱘\rT,)eR\u0018O\u0013\u001eꁶhR~g\u001a1}2&Qn`Vd\u00132\u001fΧTRY[5\u001e\u0012\u0015ܟd\bfQ\u0003i^+\u0017,7E3M'=hHAxhhX;e3\u001eX9U+g]}\u001cKˣN0\u001c(@وs/gb`$l\u0003>\u001a%y7k\u0010\u0005O\foJ\u0012xV\\z\u00078K\t\u0011\u001d\u001by\u0019\u0018Z0/UU\u001f <\u0014-\"Y#3?br,\u000b\u0002T|\u0002?&Akc\u0010(\u001ftVmYqVffe~rRKhd\u0017 g\u0019gF7-#\\$dD/RE\u001a\u0013b+́X VΌ%\\1y\tf\t\u0012k\u000b0v\u0011\u001a$S\u0013O\u0007\u0002\nAd&D64eW܁kEb8̔\u00131E\b%b@,\u0003\tlmʎ\u0010)\u00136u3#0\u00111[柩p\u000f*v20\u001a]\nD\u001c\u0010qm8`0!>!o!zLx*\u0018k+ĆX[0\u0015Y\u0007:ӟښ\u001f]ܴ0^;sE,xV\u001cC{]ϳW\u000b\u001f\bAx(\u0003N+ :\u0015\u001f\fX\u0013$E\u00023\u001eI_\u001bV\u0017z\u0006\u00183*g',\u001d\u00050s+\u0012Tb[0\u0007J\u0013b8\u000bC?}`\u0001Hd^!BgȱY>D2N\u0007֢;+\u0004c\nk-\u00021Bfpzm\u0016ۺ4\u001c&SJ\u0012KkT9[xDT\u0012@\u00069c\tb\u000b'J y7\u0017\u000b'#׼ֲ^ؽFV\r!;\nL\u0003t\nF<:\u00175:Ne\u0019Oܳ\u001c/,`\u001eT첶\"P\u0012(5\u0014D{-׼ZwxS\u0016\b\u001d[\u0018\u0005\u0005Nª[Wcc\u0014><ؙΡ+5`P-^\nHJ8?\u0005\u0007DoХ\\8r\u001e\u0002\u0014\u001a\u0002V`ĵ\no\u001fA3~^D\n}{Mx-ʕwk#\u0007\u0018\u00065yZ\u0018\u0012G\u00061Q\f\u0006QM2\u001azCC/Zc\u001b03\u0013&\u0001\u0002ݮ\u001c\u0010\u001cfkh&\u0007>#\n\u0019y\u0000\u0012\u001e\u0019k|\u0017CBz\u0013\u001f6\u000f\r_±m\bP\nBM\u0010m~Ş1ʋڤ\u0019\u0002V\u0010Xl\u0001\u000b\u0010%aQĎ\u0017%i%ķ\u0011\u001eIvt\"\u0001ڬ/;D(\nu}xg\u0002\u0011\u0018t6\u000bps:!kv'\u0003*Iqj`\u0014\u0005C5P\u0018^#4E8yPFhz-fd&g\u0018/x[\u001eGm\\z\"ܘر\u0001(&\f7([q\f@\u0010m~Eg^#\u0017\u0014ߡI)P\u001dC\"\u0004Ox-2ID Kg\u0003\u0017]\u000eA\u001bij{Ð m+S:y<ʴXI(BQȟPyAh\u001eqZ`IV\u000b!(Aܷ\u0013\\r\u0003\\y\u001b\u0000#+\u0011xѩ8!kDg>\u0003\te\u0007\u0015?.dioJ\u00193?\u00061Tp2D1\u0010CC4\u0000\r\u0013\u0000 \u0014\u0016e6#\u0000\u0014\u0003F4 :4D**$*4$\u0013qH,\u0012\u000e8(\"9\u0016\u0000\u0000\u0002&\u0010S\u001dBR2 U lZ&s*wsCaQ\u0001>ć1j\u000bNƔStBe\u001e$j'Hƍ\u0002\u001c/?\u0011\u0000%D`i\u0007Z\u0013k\u001b\u00010+3嫼4zJvK\u001b$g\u001cJ\"%ur>\u0005v\u001e861}\u001f}uϓeP[\u0010\n ׶t=s8±O\u0005\u0011I}>=݃\\\u000f]9sL\u0014>\u001e\u000b\t\u0010AD\u0015\u0019W\r4rD \b\u0007e>0K/\r\u001e\u00054¥GOQk4rL;LB}ISYђ|{83x,\u0014EZ4oH\tIU\u001c噀\u0000~Y\u001fbE\u0002v^\u0012i\u0000\u001f]_\u0011F\u000ff:0\u0004@pܡ\")!\u001b-=KP4q(d\u0013u\u0018r&\u001bg\u0001zMCs@H*9AF-!\u001deG.n\u001c|jc1\u0001siYk;qw \u001b\u00073GQ%}\b겑\u000f@'H1Z\u001e+C\u0016HQ;7\":|Ùźgn\u0014O\u0014/hs\u0010ZNf=|t\n\t\u000b$#\u0001:Gώ\u0007SϿB\u001d=US}h;rDο>iMr:?p\u0015ZP&CJ8\u001dȪZW~#;\u000ff\u0012\\\u0012IM\u0014Staxʼn9+\u0002MW\u0012Wl\u000e\b9\u0002M0ϴi\" ̭{\u0006tZ.me\u0006$l@0wiM͈N\u0011-\u001d\u0007\u001ck\u0013\u001c? zC_vx\u00142Gn\u001dRFq7e\u0001Р\u0007-\u00042pr\u0002c\u001f\u0019׃d8\\I䄻\u000b&apJ,ÛH\u0014Wa.˛Ofwl\u000b\r]\r@\u0013ROyK.?^vS`;6kNɲ_\tvr\u000f?(d^k6b\"SH44זui\u001dc[\u0006BO)\u0013ɈᶡIBݙ\u0011oH>Զ0,(k#c|\u0018m\u0013-U\u0015Έ=A\u0012m{RGn;g\u0002t0U\u0012\u0012\r\u0000:\u0006\u00135\u000b.d)P\nP\\V1dפmhMXЙH\u0005\u0006\u001emV\u001d[7cC\u0003\u000f5\rNaby\u001f雑\b\u001c\b#0\u001d8{^,\u00004VHiX\u0016]#?j+*/ԙMȂNj\u000e\u0015\n\u001eЈY\u000b\u0005\u0001\u0000&\b,QݳR\u0018'a\u0011L۹\u0002|pXGGA=\u0011\u0019mi\u0002\u0017\u0016\u000b#\u001e5xBCX\u0015@dPhw\u001c?_߈#)t\u0010ljݢFU[@QڬշD\u0002ϵdw]w\u0000&_׵)?ʵ$Q3DDF;c68\u0018\nx:N?[#\u001am\u00105\t[\u000b`\u00107\u001c\u001fi\u001f\u001bnK\u000e\u0012|a\u0019h\u0006\u0015yMe' HAI4{1kxJÇ_WHVm\u0000֠\u001eǨM\u001d|bM\u0018e~m\u001bWjuv}\u001b/Lzo˂p\u0019+;QwVr٢HE1S\".&ri\\`\u0014f4&[-jјm]h+LJq \u001bPcw%AU*\u00058X\u0012\u0011_Vϖ\u0007_εyW\nh\u0018\u000bup\f<\t`|E^UVY{{}@҄sÙnv9_\u0001\u00129\u0014F:\u001eSkl\u0000?[j2<ƪQg\u0017R)\u001d\u001evo\n,\u0016G~\fLϡi|3D\u0010,u˗:_\\w#p\u0003{Zո\u000e\u001b3C\"\u0017>Þ\u0019 \u001dʴymo\u001d\u001c\u0007c\u0004O\b\rY1x\u0012\u0014ߕ$yNIU\u0011\u0012{3\u001eLٶ𗀄IQ\u0011q\u0000қ8@#\u001d?J\u001a<)8D~\u0002ek\u0004-Q\u0005\f\u0006We\u000f#26!\u001e\u0014Y7^am\u0016\u0019\u000fz\u0017nƙV\u0018h?s׈\rM\n\fB,T;f5?-Pq\u001ck/Tq\na\nc#J\u0017С湸`F$sc\u0002\u001d؜63\u001e\u001fܭW;]P1h\\9{SL\u001c\\t\"\u0011:nr\u000b>7\u0004]R\"4\u0010\u0015\u0018'!BdLK\u0003Bi.r -|rm'賖\u001d\u0004@\u0019\u001c\u000fP\u0006u\u0012druw-l*:G\u0015Fub\u0011Om.^HFFژ$\u001d\u0006KRt\u001dW\b2\u0016+HaM[RтX\\/\u0011I!ptq\u0001\u0018Ԉw:U<}#^52Z\u0005\n\u000f*\u0005\u0004{Ɣ\u0001JTJ[\u0011O,]\u001dvD;'M$HhU?sg4u\r`{T`@\u0010\u001c\u001bOlv\t̾\n*\u001dK 1+W\u0005Ҧ|6\u001ai؈&γ]+H[x\u0013m+\u0011\u0003%x\r\u000eLu3?#7:RI\u0000Kt\u001ew|Lu|\u0016\u001d\u0004>vW>F\f\u0012WYӕy\u0012\u0019\rntr\u000b\u0014\u000e\u0014\u00029*J\t_\u0018uc\u0013P4#rmSɅQ<@m\u001c+c\u001cSq>fɏ\u001c==M~8Fb8t˾m\u0019ْqqF.\u0007î85SILM\fF˻ǸH\u00111\u000bGC#QF\t\u0006rxB9ו=F$wbP\u0004{yV|!k\u001eO;=|E\u0011q\\\u0016mƓ\u0012\f&.G\u001eḍj$N*G.\u00014\u000bPP>^0G!W\u001d%$`u\u0017xLg\u0012v#}Ԕp\u000f\\FgC;d[TE\u0016&\t^OL.B+A`\u0002R(\u0017?{f\u0001d\u001a&\u0000B[ pv1\u0019;Ú(\u00045z˦W\u0013B]\u0002Ni\"zPJ^S2SMTN?^CɊkPoLŏ5R\u0016Q.5Ă\rvżk\u0012Bz\\\u0012\u0001\u0004ؐ\"b]H#E;ąZ.`^@kd\u001d'\u00058h!)^n\u00121zO-Cuo۰ӽ^\u0013'4~h|ܹr\u0005\u0001\u0014\u00104\"\u001cwS\u0012X\u001dn\u000b\u000b~/\u0012Fʼn@v-A\bh\"f@XU=ܶ*Й\u0017\u000bϥ5bb\u0017{\u0015\u000eB~\u0012IjM\u0012\b6#\u001f\u001bۥJ*`b#)\u001bڕSW/4p\u001dS\u0013\u0010^:gB8\u0013\u001eLc7\u0019A}b\u001ckmS$$\u0019Kq\r֔bXK\u000bNS\u0001Px4B\u0014ޫN\u001d^Q\u000f»\u0013\u0016&\u0001wwas2\u001b\u0011ya\u00116xw8bfʑ\u001c&]L.yDcƻ[m~\f\r{[wMg\u0001Ps=;\u0006aVn+P\u0005(EgI\u0017\u0007Ix\u0017L\b>0Ti@/\u000e/t]S\u001bݥ\u00177tеĜcd L\u0016V0\u0006O3gBxo4C\u000exX/\u0000j.撑q&\rh&XYq.o^\u0010ҢƔ:^q\u001am~01ǚ\u0018Nịs\u0002sb{Y\u0000VV;\u0005fIJ4R/PzrdL\u0001\u0013nc\"~׮ B?s*rHeiԽ1#\u00068^\u0005!\u0005t-\u0015A\u001bY~'0c\u000fp\u0012\u0013yWB\f{\u001aK5\\Ai\"uuŖ]c\u001c@i\u001f8zfqZ];:WW\u0012>쾀{os<\u0014n@\u0005;\u0011ATy\u001aN\tOAiy[\u0001\u0006T\"\u0016~9HLͨ;v8\nV\u000b0KSJA6A!ޖS0~9\"N'a\u0019\"qrc\u0010&\u000b&b\u0011R69-cLC@h7OPtt7%KbTE\u001f](dYDѥƔ}C˝2E\u0017T׏ձ\"\u001e\"\f=%ZP5\u0012JtP2sov&d\u0016d\u0017\u000eP8\u0013Կ\u0017E)a\u000e{\u00171\"\fTP\u0015X1,\u0013?(%U\u0019\u000e >\u0014ϦY\u0000\tl(v\u0004b.\u0018yW@|\r(q\u001bm\\\u0003^*V!¼k.z\u0016\\HC\u0006\u0002ȕ\u0004\u001a\t7\u0014\\\u001bIHa|4\u0002\nomJ\u000fs\u0003/m\u0001AD\\Lz|D.\u0001\u0003,3K[d\u0015\u001f\u0013i)yL\n\u0006RQev\u0017sp\u000b\u0017֗R\u001c\u0011\\#\u0015Pls\u001c\u0018*4gd'\u000b[V\u000bN~\u0001\"^#1*\u0013\u0019Ya\u001andn@\u0000\u0014\u0014䆳F\u0013\u0011\u000fnZ7$]\t\u001b\u0012G0ݟ.(]spaSÃc\\I\u0004tL\\U])]\u0010U\u0019|EvLV\u0003JFX_iUyāY\u0005}oG3\\\u001f5n'$(fА\u0003{X$+\u000e,7G@\u0011\u001f\n/\u001f@L\u0016\u0013v\u0019*\u001d\u0002\u000fr8U:=\u000bZe\u0001Ʊia$\u0001\u001f\u0012KR\\Ae}f%fj\u0017\u001c\u000exh3^ܺpL$E%Ut\u0006kZ>\\\u001b6\u0016KZ\b\u0005\u0003{u\f\u0011)6zc\u001apR\u0001Y\u001c$\u0017`\u0004IV\u0013O\u0012ZVp5o!]C~%|[\u0016Ü4\"s\u000bN\u0001_j7lK\u0002\u001c\u0016.KJBV͛z1IBK\" ڸSMR\bzM5!c=k!&\u000e3L#BCkGp|u{7Uf\u0011uDv6-OMtْ\u000b#;\u001aƶ* @\u000f_\u00164e}%rE\u001cT\\)g,&\u0017Y-hY:r7\u0001@.qW)022jEz\u0004\u001e)\u001ejq#)\u0002\u0017\u000f*eB\b/K][\u001e\u0001޽]m]2yWb~MkJ{vmXPH&77Bq0\tL1:4v,~:PFO\u0019;^WMhcB\u0012_oش@\b\f\u0010(E)WA\"W\u001dE=QN<3L@]5ytW\\\u0006J-b2Z41yE\u0011U̴yXpVcd\u0001ͻ\"L\nR\u0005\u0018H\f\u001b6;>+<\u00164f~\u0018i\rh\u0012'_\u001e\u000bK.\u0014Z\u0002R\b$\re(\blS^nr\rJ@\u0011q+\nY%YR\u001a\u0002\fbmϧ&*rZ\u001e\u0010`{\u001b¨nZ\\Q\tOA\t\u0003j\u0013\u0002X -Q΃8x%zs.Ah\b\u001b9h\u0001?\u0017S\u000fx]\u0010ڎ@f\u0017\u000boTreG\u00043}\bӑns\u000bh͈\u001e|wC\u0002\u00019=\u0014(,$5\u0015H0)\u0015]~&C;_bI\u0015@+#!uTm\u0019E՜I\u0010+?sq5hI$i5D\u000e\u001f{#O\u001e\\x]=\\= #I\u001bnI &zG++Vs6ub\u00058lSp\u0002\f\t1\u00000l].C\u001b*Af fp\fVxdDۮn0\f8aJ8S/Op7\u001co4ʈxKqp\u0019(a&#mh^Ӎ\fIEF\n*:e^\u0011\u0013C=y\u0010xmo\u0003~\u0018\u0002\u0000\rYUrd\u000eƬMu\u001d\bCfmyX\u001bF0}:fVV\u001f(g3|,#Gr\bvyKq;C\" \u0014?&ˢ\r.\u0011j+O\bA\u001e'p\n6XE|c\u0018ϳa@O'\u000b8[2LX5\u0016ywy%dxP\u0019oױo|Din.<6x[\u001a)E\tr\u001f1P\u0019Ř8%\u0001OU2$<\u000ec``\u0003Hsݛ\u0019,qQM:#͆l+R!?Ƈ/FUAbl)iZ\u0010חarb\bxB\u000e)+\bdOC1wc\u001cJ\u0005\u0011!Y3P\u0011w;ΪdXe\u0002߅\bWs\u000bo[\u0018\u0019db:pjJqBMkQ\u0004b\u001d!^9džn|~- O\u0015~~\u0006\u0013`\u001bԹ\u000eKj4\u0018\u000ft2cո\u0006PvM:H9\u001c`$\u0014\u001dVFo\u0010'\u001co#gҏ,mYH\u0003JMnYWCuɂcfa\"QG\u0007!\rR\u0003~\r%\u001a+k_\r\u0019\u0016\u001fi/ w0\u0005!iZO\b\u0011?r\nj$\u0003{Ϥd~m5%bXG%[TP.4\ry*.\u0012\u0019\u001bHy_&Y{\u0004\u0011,3\u0004\u0005\u0018$F\u001eȋh\u001f};\u000eQ\u0003b;\u0018\u0010 43\u0003A\u0001؁u@\u001ftkbϫ}I\u001d\u0013\u0017{yf\\fv\u0002\u0016ܨr7\u000eȀG\u001d\u0013!zʩF/\u001f\u0013\u0017kI8fI\r7`EQ\u0001{\u000b\u0002+\u001aVy)\u0003M\u000fe\u0005\u001c\u0003)eȜƛ=w\u001c\b\r9zMsu\u001aS:\u0002w\u0013~?f\nϹ![7Rf&|t'S\u0007(\" \u000e?u\nYuA_ϼ=h[{<ߘ;Y]\u001c(\u0017\u0011M\u001b\u000e\u0002Y(aH($4{\u0000\t)xc%\u0003\u0002\u0012v\u0013\u0015Idͨ\u001b*\u0010[~|פ\u0005agL,M޻6Kc\u0000.Qh9c.pQ\u0006xLx\\N\bh\u0002O^Y\u001b$\u0013h%h`D4i7rc}FD;8u}\u0017\u0013D\u0007ֱ3\u0016'ށ\u0012/׼!Lj\u000e\u001f\u0004⢸+J)\u000brJY'v%\f\u0019-\u0005f`\u001a^\u0014g\n\u0012֧\u0013UEOZI\u0016\rʁ\u0006\u001eHo\t\u0016^\u0004\n\u00191Z`D{&,\u0002t`\u001fⵧ\u0011܊SzX\u0017d&Ь<>1e\u0013[I8L\u0014[!\u000e\u0010\u0002\u000b-D\u0015A:\u0004\u00024Ɓ\u001fo4\tKd\u0001ˠ[[]Wm8r+\u00129}\u0012\u00074ǽVX\u001dRM\u0003*=ռ\u0003<`i0\u000b[?:j\u000er\u0006Ψ\u001bf5d/RsrPA8## A΢﮿Fߥ/\u001d#)jGi𲋪][K\u001aϨ9\u0016B0|l\u0012y(nn\u00056|(82rȎ?D\u0005\u00009I=\u0007\u001d\b\u0007=\u0014ZB`)iNbJW0Pe`nC\u0018ZlEHo\\\u0000t=_%fdI#Of_\u0003EX\u0019%\u000fqwQH\u0001\u0005\u0002\u0002l~\u000f\rzbq\t\r\u0011@>!sf#WS\t\n늸\u0017\"\u0016LҺ9qedHd}.(.<,[p)ezH\u000e3$r\u001d4\u001dB\u0002r‹n_ȳ:әE[[=1q\u000bvUע\u0002\"\u0018?\u0002\u0010^`J9 \u0000Q/I'\u000e\u0001Yl\b't\u0013cC.l/\u0013YX\u000f n0k\tzN!\u0007cj𽌭\u0004S\nL﫻\rtVx\u0016\u0007\u001da\txvUR\u0011Eq\u001fM\u0007>Tm\u0006\u0018G;\u001bW\u0010Gׇ\u000fOPk=m.ݮ\u001bYSR\u0016@\u0010l^O14iP\bȲK[Y1%}BUǐ\b]O)m2* կf\u0012!q\u001b3\u001aixp*a#tc^$)@B\u001c!\u0003\u001d\u001dfd\u001bޘcSŷ\u0005\u0002|\u001e&\u0015z_+,\u00112BܔC0oB0R;gc\u000f\u000f\u001a:jHc\"Bnz\t\u0011ey̬P\u0004X\u001e\u000f؟5)SgIr[]kup\bWgK(\u0004ld\u0005:fh죨9BR\u0013Ɛ\u0000T\u0010\u0005㭂+\u001ef:`TeDD3*\u0014\u0004\fjaHOנ\u0005)\u001dе$\u001db=\b+\n\u001f\u0010TN\\7\taVxj8F\u0004\u0002Nwl-\u0012|NV#\u0013I\u001e=1~\u0010\u001dڢVϻGM\u0011z8(s0\u00066Y\u0005\u0007;Ƚ̻kQUPM\u001d +[4x,;+7S\u001bl\u0011+\u0012\u0011h\u001fE\u0019\nF8$q\r\u00116CšK.5lIy^!.!ŇT\n\u0003\u0002\u0001\u0006%{\u0014*i$\" pH ]U$6z2\u0019Oܲ$)\u001b\u0005\u0001'R\b{H9i/\u0013*\u001aש`[ml!87둑r\u000f@eJ-wCf\u0003l(f=\b\u000f/4NmJr9=\u0003h1|P{>@g%\u001e\u0003WD#\ttv)娸Vg! `9XbZ;\u0015#h4yG\u0013KK_1WH10fLA\u000bZ\u0000YG8y.Xgz\u001eWֆ[{CW\n~|\u001d\u0001Ǖ.\u0012\u001dn\u0000\u0014Rg,\u0016Ij\u001bq|6\u0006Hb98\u0012\u0006a\u0007\"\u001aa؈9u+R#z\bU$ͅ\u0014g``<\u0013f}Dȁ82Uim\u0014oj\bmH{$NMnJ\u0014JW(\fnMY|Btmxy\u0014.PKG1\u0013v\u0014H3b4\u0001'\fN\u000f`0>\u0002E^]gg}A˅TaVl>\u001a\u0000\\a\u001cd\u0012I+\u001a}\u001f\u0014/5ؿE\t$\u001c\u0010\nE-CK\u0007h (^\u0017c\u001bpD{=\u0010`$<2t\u0019\u001fEx\u000f\r\u0000=FU[h\u0003JROFY*\f슱(\u0003\u0010E\u0017ض\u001a \u0010묋/)4\u0000\u001eG5}egzs8Z1'ۖ/֪\u0013h=p\u000f-PJ~\u0002]\u0013\u0003~\u0007\u000f\"/%4p\u0015'Ȏ4B\u0014Œ@$k\u0005\b\u0004\u0005;v9Y\u0018}\u0002|\u0003Ys.\no\rth׭€%ؕu*G\u0002lAݽ3EZrm\u0006)`\u001c|\t\u0006=\u0006\u001f{N.\u001bON$\u0011PG&ʡ|\u0005m.ɇ͌\u0006eJF>\u001dޠo\u0004}7WHh#*͘Ktw:)!eB넦B%4ܽRnF\u0012u\fr.|\nEϓ\u0011#I'gZP˺\u0017>LRxWU\tu\u0012O2Vj+\u001dՂ&u\u0016(\u0013\u0013ʼnv/ה3\rxcbɪL<,a!M7!\u001fIh32\u001a\u0011\u001a٭.\u0012\u0013+<\\+ēCW\u0016V\n1dv8R4y\u0019|]3!\u0014ʩt\u001e9/\tq!]jf9TL\r\u0016%`cDrgQ\b\r1E\u0019,\u001d\u001bC\u0014}W*k{љJUJmS)L4\u001b9\u0015ᐙ3Rh'%.E9SzFuN*G\u0019OIsE+i\u0012\u001eU5I&IM\u001a\u0015s\u0017!1\u0018|FLpd\u0010;e\u0007>}\\gKg$͕!»ݦ#St$\\ҪCwɇٱ)\u000bCg 1{:\u001b:0FVȐĎ\r\u0014K:\n{rfTOu4gO|EHEy\u0011\rf4ʉdΦX:ﮂt8Μ͍]\tՆcg}Y)o|YZ?.X\u0011zEv+܆?\u001am\u001bBON~HL*\u00169'YIT~\u0006Ѩ*HLuMh\\wtYN7\u001e94WxoH?vx=elV_0B\u0004 B\u0015\u001a.\u0001\u0005\u000bp1\u0001\u0011JP\n\u000e\u0018!\u0014A\n\u000e\u001d@\u0018\u0005\u00140\u0016B\u0007A\u0001\u001f06$\u0010a\u0002\fa\n`\f\f\"⠡\fHd|`\u0001\u00033\u0010aC\u0007+@XY8J \u0000\u000e\u0014dP\u001a| 4F`\u0002\f\u000fTq\n\u001a,@\u0005C\u0003.:\u0001T!\u0000\u0006P0\u0007\u0017\u0004lp \u000f\u0002pX84<\u0005\rQa\u0005\u001bx0\u001d$\u000f\u0017x1\u0004\u0012ƀ\u0001\u0018`\u000f\"P\u0016\u000e\u000b\u001c0@\n\f\u000b\\Æ\n02\u001a@IA\u0000\u0004L`\n \u0000| QB\u001bQ.\u0000\u0006\t\u001bppdp%\u0000 5l@\u0002(\u0014#a@\u0002\u0007*#\u000e07\u0018\u000bӁ\u0014\u001bQ\u0005.(A\u0002\u0014\u001e0\u001a A\u0003\u0006\bS\u0002H\n\u0016\u000e\u000b5p<\u0001\r\u0000„\u00050`B\u0006_\n|DP\u0002A@\u0007 \u001a\u0015,t\u0010\u0013\f\u0014\u0003\u0007\b*\u0002\r\u0012FȘ\u0000\u0002\u000b@H`aLtpX8:X8,\u001c\u0016\u000e1\u0011\u001ad\u0005F\u0006\u0006\u0006\u0001f`\u0000\u0004\f\u000fx\u0002,\u0000\r)\b\u001a΁\u0007\u001ba\u000f\t\u0001\u0003\n\u0014\u0017dP\u0000\u0019\u0012L LpѸ\u000e(\u0001\u0006h\u0000Ņ\u0003¡\n'\u0002\u0010‘\u0019\u0006\u0001\u000e\t\u0002\u0001`J\r.\u00013$\u0006\u001ahP16ƈ\u000b\f0\u000e\u0000\b*<\r%>\r\u0007& !#\u00007A\u00070q\u00040 P4EpX8,\u001c\u0016\u000eȠ`a\u0002\u0006\u001bx0‘bc\u0004\u0012,Lx \u0000\u000b4b(Q!\u0003\t\u0019d\u0000\bFxC.\u0001\u0007 '\u0000\u00060\u0014(\u0010\f\u0001>@0\u0016\t\"\b!c\u0004(pD B\u0002\u000bc\u0004\u0010B\u0004\u0015&\u0005^L0\u0006(L@-\u001c ;\\L@\u0004\u00120`a\f\u0000\u0000!\u001c4pB\u0001\u001e\b!\u0004\u0012.F\u0006\u0015\u001cX\u0002\u000e\n`Q\u0003\"(\u0002G\u000f\u0010\u0001\u0004\u001cAV\u0018\u000e4\u000e\u0000_\\@aB\u0002\u0012\t\u0018\r\u000b\u0007\b\u001a\u0018\u0001\u0006&\b1+(\u0001\u0018A\u0003\u0010\u001a\u0003\u001aJh0 \u0014X8,Vda\u0012\u000b1\u0005†_`\bɀ`\b᠂\u00033`\u0011>`$P\u00029C\t\tHH\u0002\u0019\n`*\u0005$\u0000\u000b\\1\u0000\u000b6T\r\u0018D|@\u0003\u000bp@B\u000e\u0000\u0005#FЀBĉ\f\u001cpXx(\u0012),H1B\u0012>`\u0011ߺ/\u001e(cC~X?:b&\u001e9oe\u001a=/S/ǎ\u001fS&coi25SCXs\u001c\u0011\u0015~*\u0003qΏ9bWɎ\u0010x$\f0ye\bQc\u0013h/Y\u0011U#GHf\"U\u0014y$7?\u000egԻQvG4DM\"\u0015v2\u001ba\u0002D\u0005)F \u0004\b\u000e&@\u0000q\u000b#F\u0000\u0001\u0002\u0006#\u001cPbÁ\u0013 R\u0000Q\u0002\u0001D\u0000QbE\u0013\u0013\u0001\u0006AX!\u0006\"Nd\u0018Q\u0013(J\u0000\u0002Ň\u0015)@`D\u000bF(\u0010B\u0010\u0001\u0004\u0006\u0018\u0001IY\u00157H1bʼn\u0011\u0012\\0B\b%D\u0010!Å\u000b%@\t\nG\b3?3\u0017+1LvG\b\u001c,fO\bQ9U,?$M\\l\u0010$\u0007=\u001e(W(xT*\u0015LJ\u00114\u001eb\b(8Y\r\u001e\u0014\u0018x#\u0003\u0007\t\u001b\u001a\u000eh\u001d\"b\u001fMOfX\u0017̬f$;1Snb©\u001d&\\I.|~>R<)mD\u0010нQ>>M|xBب\rQd\u0003\r\\\",\u000e\u0012\r#i\\E)Hfٚu͒Jo1\u0010\u0015ˣ:7-jjpDF'{ybXvh#!\u000e\u0007!A{F\u0006\u0013{F/+ӚIt5!Ib-8裱aUlM؛8ftES=;+ɚӵ:sVf\u000eOR;~k~j/6dj3\u0017F5\u0019Z>\"\b\u0013X\u0018݊d\u001aT񈌪\n_ѓeF\u0015SlAB+aY\"]oX\"^dNE˱˞)B&͑f>.iYd$\u0012\u0013hw\u0012q&M1׌ȽrSlflȘUt!\u001f\n\u0015ilx7.O[VvDlLO,:9w̪0{IWEg\u0015袧 L\u0010&\nHxث尉,^\f{vWsaR^INi<7Gž\u0011y\u001f#,iJ\u0011,Y\u001c\u001df\u0006{EW\u0017W=mv\u0017)]Iaz^Mϙo\u001aWf\bZ\u0016\u0016Qڝ\u001aJhh#V1eţ\u0018bw6\u0007-y;OC*\u001dn\u0004\u001fr㏆ȯO_~+X:NO3'=\u000b;UKʏ}SNYO\u0015-\u0017y3l͜S3̜U#UGÜܵG.w\"ԑѐ&k\u0019\u000f\u001ao~>_T\u001d߆ؘ\u000fOS}|-_y2*4ߙM\u0010N^r7Y+=h9~BU\u001ca?4Ccͩ3,)\u000eLޘI\ru+[f浟\bZFH\nҰrZUvWhJ,KUj7\u0015]KkʭcRڳRVYJLWCWdz\"̚&T2C\u0014j7R4ʵ\\V%PJkGC\u0012];sF6ϖW#\u000bZg91zUϷ|?*R\u0014d\u0004E9\u001eܾ\u001eMz-T$\r,\u00113GvuHX\u0012D\u0015\u0015ldFz__۱1zc\u0012n6QjO+[R%r--ױeą5h?n7C=\u0019\u0019(1eskeKkRqS֤{#M\u001eڜЯ.\u0014%{d7b'ߣ!)-xPp'5IGf;\u0011\b$\u0013_(=ԗٙi\u0005P^r\u0007\u000fG~8ssztSvoDQUՖF4(6]*FhPY2\u001e%M8\"T5Y\u0004[nI\u000bKKTh5:6ټzvSekآ;O:v\u000e2I-<վ('\u001bB0pltSJ\u0005+9w:I\u000eS.toHt\u001d{R뙝j%J\u0016UJ\u001bꕆz;s_.빋NvEɇ&HkS'B/7:Tټ\\[~iE|JY\u001a\u0017\u001eeb\nʍڭ: !V6f]Cv86/ksSunM\u0017KƊ\u0003$\u0014&T\u0012CfH\u0006\u0000\u0002\u0000\u00003\u0012\u0000\u0000\u0000@\u0018\u0005d2ll\u0004\u0000\u0014\u0006CP6pH.ţ8\f \u00141\u0010\u0002\u0004h(\u0001\u00004R\u0004%H#e\"\u001bsٙM\u001aiC\u001e0y\u0015uz\u000b=В嫑\nmȨM$͠\u0017;\ftp\u0015ukJD(F~|F{,5.\u0017\u000ef-%3R`1¡8g\\r>\u0014}]3\u00139\u0014#͘pGy1\u000bm8TaBIU\u0013#i\"91\u00122\u0006x/\u0017#\u0014EC31M\u0014:\u0005Bb$M\u0018e[X\u000b9Ȼ$@\u001b[G\u001b'0ަ]8\u0018\u0012#-{e\u0003`5Dt)M>&78\f38\u001bh\u00156c$\"wyie\u0018)\u0004i\u0006]F$\u0018*ZFzGGz\u001992\bE\"JH\u0004u*Cin\u0019i\u000b@bH3#/)JyL\u0019\t]0Շ\u0013݁d/\u001ed*\u0005U2\f 󁴺+\u00060+Lq3\u001c\u0018i\b\t\u0018(wh\"(h;:BP\u000b\u001d$ӀLLy|P\r#\u001aYFJ\u001a;+ij5d\u0014U#UQLZT#\u000e6lB5\u0012`7\u0003VFW4t4#vI[܌MN}6\u00144#\u001a\u0007d\t54f\u0018\u0002P\nVEўr\u0002٭\u0015G6)\u0014F*:\u0012^l\t\u00015{;\u0012\u0013wv1נI\u000fXvڎG`\u0016hGAK\u0000I\u0012GI\f+oO\u001eH\u0002Y8o\u0002\u0012\u001e\u001e̞>ׅ\u0013G\u001dɮg\u0005m|@(\u0000 LX\u000e\u0004/*\u001dK\u0003 \u00176U~_(\u0014=V \u0005\u0010e-?h\u0018Z MB/%\u001e,V&e)\u001c3\u0017߸\u0018%2\tÒ/\u0006OSW5Lin&z6\tg\u00117W~vD\u001dږf-\u000bq1\r\nxy`\u0005‡%#l\u0018(\u0007sfMb\u00068A\u000b:3\u0000֓\r\u0015,i\u0002AW\u000b\u0001\u0001\u0018LGcq\u00032o0rRځH5c-oa\u0007A\u0005oN{ZxJ:U10U)&ﱲe\u0018|Θ\u000e\f['\u0001mQ\r\b\u0019\u0003`\u00049\u0004?\tݜMx\u0010\u00138i~ӧB3\rJ\u0000;֙\u0017ǠKª-&z&űZ<.($F5l맱\u00106%洧3RGՂ\u0018\u0012l*L\u001aQ@Y6{\u000f\u001a\u000fQ\u0012 L\u0011̛Q\u001d\u0000J^n\u0013\u0012\t\u0016#hsxW\u001en\rBwɇ\u0004S`G\u001c8Cc\u001ehYiq>冒 P\u00070\u0014_\u000f8ge\u0018]v\u0006\f\u0013g\u0003S>n%b\u000f\u0015\u000fǫ*?\u0018#\u0003Y2+\u000b>\u000fфw7~v$p\u0005`\u0006[2ڬu\"\u001cIY$r+\u0011h\u0015!D1J3\r\\))K\"\u0015r\u0006U\u000b\u001f4,P\u0019wKG\u0019yN\u000f\u001ckt\u0005N0?PRY\u00175F\u001ey^XrJ&&\\\u0011fRv>\u0015a\u0004FLRB6\u0016NC.g'26\u00054>(]o)&YZ\bּ\u0003W(}\u000bO>y\f\u0019!\bgE\u000e.wn6[bK8SA#ʔ\u0004;C\u0017\u00117\rK]\n\u0000_0\u001d\u001b\u0001siPAu54\u0005xy\t*\u0010UO^\u0004\u001c}QVb|\"a`Hb&XY\u0019'|C\u0011\ngo\u001aTō$x\u0013C\u001f\u000f%\u001b]m\u001a\u0015\u0014S؇\u0019ݟ@*©dQW`\u0007\u0011X\u0010-\f\u00114~$8!*\u001fBLWˮ?U\u0001ܠڠy)4'(]ИDm!\u000e'\\NNa\u000f\u001a-\u0015\u001b*Ż\rG+ED&͹=LW*F\u000bݙ\b$1z\u000fàB|\u001c\u000b\u0011b/V\u0006NR}V\u0004 \u0014\u000b\nxC\r\n˰E6\u000e\u0012e/8hhe#o,w\u001c\u0002\u0006\t\u001f3\\[\u0017\u0001!؇\u0016O\u0010\u000bD%&\u0015.fl\u000b\u001a8KR6\u0014k\u0004ͥ:X`.\fW-\u001bL<\t;\u0019\u0010By%{\r膦8g}Kjɓ8w6=KAM'l15s;$)\u0007jT\u0018emr1k\u0000T-\u0014=\u0016RH&C2@꜔AvE\u0003y+}SrAD\u001cӤkFII­\u001fƮ\u0019&?FDd(W ̚_?g(-S˘LMU>`Z)2\u0018j\u0002\u0002\u000fdV@\u00001\u000buP\u0011}q.M\u0017ʍc|wȰH>ߩl\u00111C*|kL\n*k{\u0003.\u001eBi)]-\u0019Y\u000fޮ=|@8$8`@{\u0002e\u0017t%\u0003?9\u0001\nƜ%cO.\u0012\u0002}j`'a4c\u0002?\u0014zzLڳh\u0011(#\u000eIZ9ʡ\u000b\u0016Kq&EX.k'\u0003\u0004zM\\\u0005X\t&0eR5Ok0A\u001dr\u0012,2*a!GN1o=^^b{\u0007҂\u0014Y&Dv\u001an\n7\f&vhO\u0013\u001f\u001au/&춑Duuɗ|ݸn6L4\u001a\u000f\u0003\u0010`YD\u0017S^ހs\u0010\u000b\u0013ST\u0010v֠\u0019\u0000\u0014dz\u001aY\u0001\u00150@;&}5DV\u0007븃7^;&,^ي\u0017FljH{NGN',7d<~v6v\nIӆ~'hXX4\u001b--p\u0011AȻkom\b\u0000wޙ\u0001=\u000f73\u0006U+8\b8\t\u00194]F+A?\u0011\u0019!3˛>\u0019\rnlf\u0004#Pc\u000bYeWlvNcۛ̆.[#p\u0002?`ĻFY\f\nNy}oD8b\f\nA\u000e\u0003+e~'\u0007Ȋ\u001d'bjKV $\u0007@I9!+6_9T˕ЎwDLb]9zBZQ\u0018\u001bcUrnVBm\u0012\u0006u3\u000b\u0001[/|\f5\u0000;i4[2~hPE\u0015\u0004<2\u001ap=\u0016\u0017\u0019\u0001/' \u001b\u001cGW\u0011V\u0006鲥x\b` \u00078%CLzr)P>\u0001\u001d}{ƽ\u0013&EˏZڙ\u0013ړp=Y ~UUms\f/\u0011$t\u0013,;STC:J\r汈\t)!jP^COn\u0002GP\u001f~>Ԥҙ@y\u0010z9C~7s\u0007!:qbz\u0005\u001e\u001d\\c]\u0011\u0010wt*\u000f\u001a\u0011\u0004\n|@^\u0019$aLÔs\u0006z1\"&5姆ƍW!\u0017S\u0014\u0002\u0004E'z]d\u000bt8Jr\u0003xRTH20YDtR$DU\u000e)?hT\u001e/HAI{k<-=\r\u0012$ς\u0013J\u000129DF>D\n<9Y\u0019́\u001e}\f[Er\u000e]\u0003Nwk%\u0016\\\u001e\"[\u0004\b\u001d\u001e\u0003#K\t\n\u0014̳\u0005\u0019\u001a&\u0011\u0006\u0019q\f\u000f?6i5z\"B\u0017f`;]f\u0007Єۻu\u0010ZΑ\u0000T\u001aCz\u0011j9\u0000\u000bg9FA\u0000\b\u0007\u000fl\u0000\u0003A=p\u0013\u0010gia\\AMKZ\r/bG\u0014\u0006,\u0001\u0012\u0000\u0000Gm*D\u0001:$o/?¡Ё,ҩ)N0\u001aGe,\u001aEY\f(>\u0000S4a\u0011۫;\u0012x/k{r\\v*\u0018cgH\rt\u000b濩\u0000Kg\u001b\u001319U\u0001\u0006 -|p֏)í;Y\"u?*\u0001vYA(Pمdr3ʘdug\u0016{%\u000bQNɹ\u0001h\"R\b\rSB\u0011\u001c3\u001em651n\u000eՀ\u001a<\u000bĬ\u001c\u0000S8qh[\u0000\u0011v~\u0010\u001f5ȗk,i>2\u0003ulz\u000e\n?.UՠɊ<гX\u000egEC23$z\u0001H\u0018vƌMD\u001a^\ryf\f@\u0010myn8k~\u000e\u0013\u001bi`ڝ\u000bM\u0001K\u0018I\u0010M\u0001\u0015{K_\u0001!k\u0003\u0004q3݋qMh5&\t?yj3\u0019\"`>‚4\u0000q)ν\nlg].sFVI4B!Yii\u0005\u000fw}i\b\u0003g'#I\u0012k+Č'I\u001f\u0017a\rw0\bLw\u001cҳe^\u00055*mv^w\u001cI)鸭0%JV5y\u0003}\u001c`6,UFNJ[zP$n\u0012j3u\u0015b:c\u0011@_@HS\u0012u3\u0010@@7\u0000\u0000QɱZN\b\u001aɧ.5>iEK2\u001bSHG\u0004o-{\u0015\u0014ݿ\r\u0013ةLJʙyx\u0014\u0017\u000e\u00056T\f\u0003T?oM{6_$\u0012&~`IƄӰ84Z=6r2$a>d&\u0013\"\u0002ҁu(>#)~d͙)P&DSiڕD2nQn\"t隓h@\u0018\tʇo\u0004)Ĕ(BN5gYD;\\ນY\u0004(3' HTW!ֳV\u0018\u0001u\u0007\u0010z-\u0007<\u0003Ui]?\u0001O1ZR\u0001SЉ\u0016%\b\u0016\u0012!tpDMvPP􀤖Duы^\u0011Nb^b\u0014߼ԯatgV\u0017z\u0003cf\u000fqo(s\u000b732\u0014\u0004\u001d].NJF\u001f,7ZP!S\u0013PP\u001a>\u001d\u001f{;\u0004)^\u0005g'gmQ\u0018\\0\u0001~\u000bApN\u000f)\"#Wjj\tXFu行O\b\u0004\\Ӳ\u001ff\u001dFK+O\bjj5ч}-nϲ\u0011`g\rI\u001a׀NX8wQN\u0018]\u0012=d]$/\u0001r\u0018c%_3n\u000eł\tč߫P7Rs\nX\u000f%a<2\u0001\u0011\u0017n^\u000fʻQ)\u001dY\u0006y'\n\u001d&d*^P~4Qcx.i\u001b2\f\u0018\u0000D`goۖ]c6`\u0016- Ē\u0015`\u00146W'\u0013\u0007V\u001b>Fg\u001aRCŠ̎w\r\u001c\u0019\u00143+\u0012\u00053%C \u0017\bV{BDk&&5+FZZտ$oG oZlԕ\u0000vBY,heElJ\r@RR\u0017v^b\u0000;ڼ\u0010\u0015i0\ndN\u0002$\u001b8l~xkn\u001bde\u001dLU*RƷt2\u0003yk\u0010K#,gy\u0016+h-\u0019QK\u001b\"x -k0LAfBz-a\u001a\u001d5Ŗ\u0000dϹ&W^yS玴uTB*\u000e\u0004_=VZ\u00015,F? [\u0005Ҍmf\"<\u0016/&\b͠b_R\"\u0006eEdiy2uF y0/\u0010\u0012\u0015n729~!\u001f/tgb\u0013\u0002\u000fa?n6r8OF1\u00144$\u0012ى_/lqT A\"0!\u001cjI\u0010w\u0002\u0015~qmdCl\u0003`jlI\u000f\u0001\u001fv)۷H,H\u0017ȇ\u001b)\u0010Dz\u001ebjg(2noX˸9]w`:1)X\u0001=\u000bap\u001fY\u001el;\u00036)5HkE|(\u0003/AX>=˨\u001c\u001c\r$QN\u0003tl/bp]\fRy:،%\u0003`Ҵa8iS\u000eemkBT\u0019\u0011-#D@lX\u0004\u001ax0ΕZ$A|31Ғ+#\u001430ss75'\u0012\u0001obo5~V$w>8g\fIL:\u001e^\u0002\u0011J0\u0012\u0011\u001c\u000e38H4\u0004md\u00101Y\u0017փX􋑬\u0013]fB\u00175ī\u001dQ\u0015 G#t&\u001e\u000f?\u0005\u001cޖwLj\u0007\u0018_|N\u0010Cs['~Ą\u001380J\rhml\u001dx\u0019_ߓEO\"4) :K\u0016Vx\u001dʳ :ݬ|g+ƪi\u001b+\\Vv\r \u0006'Ԋ'4l5OxPQ+ζ\u00062\u0010 ƒ:@\u0017ot+~<_0\u001fT{jQ`\u001cp\u0001\t!>,׃\u0005XHNIfƇ\u0016\u001c󸅥2\u001102>\u001cWs\u000ey/\u0012bP9f4n\u000fϧ)\u00117\u0000W \u001f+#DԨ\u0016DC\u000f\u0017.\u0003Lː2Ʃ$Ӿ\u0011@U^\bw\fE+\u0019I\f0.ňVN\u000b$`қ 8K\b\u001c]%\u000b>+F\u0006vÖpX40Q(TcpGA\u0007Mॡ+`%vuFw'a\u0014wi6$2\u0015\u0000\u00059\u0018\u001c1X\u0018'D{#\u0005&x5umyW{\u0003ę?U|\tZbXU\u00048\n\u0005S-R]\u0006$E/(u$\u0007)\u001a?!4p://`\fQtn\u0002E竵mU\u0016”*#\u0001\"b\u0014M҃kh\u001a`͞a\u001634Xʌa`t]\u001bm).\u0012\u0003~nLjٙj=$Tz3cX\u0019\u00131=\u0001'\u001a%z\u001crm9\u0016'dŰӄH1c]q/^L=_ANo~2L\u001e\u000b%bAe~$oKzM\u0007Seԟm֕Ϗ#\u0018xKb@H<\u0007WdByq.ƌnh> npGDg\u00145T\u0004IR0r_V\"\u0015u0J\n\u0000O;\u001a\u0011\u0011S \u000bP0C\u0006(pbaCEC\u00158\r\u000bOy6L\u0001\u0018W6?\u0005j\u0006B\u000f\r޼\u0001\u0010)~\u0010\tŠSq)\u00022-K(o-\u000e\u000bdP`/\u0001TZL%\u0012򛛵zM\u0006txjVh\u0010PR\t\u0012X\u0018\u0003o)&\u0006gDo\u000f@\b8FM\u001e-\u0017\r.%E@:\u0015\u0000qA\u0016!e&A\fIܹo\u0001@\u000bP\u000b\n\u00056ӆPQ`HA\u0016N}?B-mLjqx4i0\\0$;GLc 6\u00141xR^\u000034UY%Ϧx\u001eo\u0013JOLmJD:x\u0001\u0004Mʄ+=zBTY:x\u0003ih\u0002^,FEs=g12\u0012\\eƒ3F\u0019\u0013\u001a\u000fNQn08MtAZ\u0018#a@k\u000b:G*$UhJ}u\u0001G\u0007Luw\n{,\u001c^lUk\u0004+\u0019r?\u0005\u000e$#X\rITI;\u0015\u00189M \u0017 *7i|p|\u0012*\u001c~\u000b/U$vBX\fŰIQayb`#d'\u0006Jc\u001a\fa*j؆\u0000;e'I/R\u0018$SC\n\u00072>XFN7T\tX@\u001eZ1h\u000bE\fImifB\b1]0gkz?^\fMe\n\u0002Ƭ\u00035€2g*ŧ\u0001oe\u0014Jf0.'W\u0011\t0W\u0005\u0017G:V\u0018E\u0010Aef\u000e\u0001t\u0007\u0015\u0019S\"ivS\u000f\u000fTG{IY\fЂ\"~`Wu\u0013o\u001a3y\u0017faӨ@n7Ǥ2b\u0005aB%@+M\u0014l\b,-:v\u0019x0%\u000bͩ8\f\u0010{&\tqꋷ\u00152Qo-\u0002#sؖ\f%eB\u0015Ct#OaWQ\u0014\u0011\u0014\"jtNϭ*2|L\u0012:/-r\u0004}a\u0015‘,\bN\f.\"OT;0Q\u001c\u0004̤7\\/E\u000fSr꼧du-'Tʻ\u001b\u0019jBX~\rdD0BIq\u0010\u0011~C5U\nTPu@TgO\u0005Q2w铞\u0006X\u0005 FNq\u0011/z\u0017?\u0006M\u0003ma\u000e+\nX\u0001,\u0014τ,&d\ne\u0015dRv\u001br!O\u000fK\u0003D䰉\u0013P\"ӓ\u001eY\u0004\u0011LJMl9\u0010\u000ee\u0001y|Wp\u0000}\\ҩC$\u0000\u001e\n\u0001`6\u00181\u0010\u0016\u0005\u0015s`M\u001bC\u000b\u001dw\u000e(\u001a*bRP\b>\u0014\u0000J\u0016\u0014\\y\"<@|I/56m9cUٺeI,lɋ\u00047\u001e2&(C|Vd)U\u000fFVGdXB\t&ɼ!od^C\u000e1dô`CޝX\fdy\b\f1\u000e1)ՀvH1FtLCJޯɝM\f\n׬#\u0005bƠ\u001a\"\u0010F\\^1\u001e$q@('5p1\u001bi7.>7*|6E\u0011\u001dg\u0002|\u001a\u0001\u0012\u001cY\fp'J\u000eFSz\u0019\u00142`I\u0018lpQ\u0005FNo\u0001*TT\u0005\u0017\bҌ\u0019\u0015}\u000bˀU`pœQPYT\u0004\fQؚz9_Mu<է)eZ\u0005s\b$\u0019'/z\u0005Y¼ɪ\u0003e\u0016/\u0006\"\rw\u001e\u0000>\u000e\ngS.\u001cm%?y\u001b\u001a嬐%\u001e\\Rg\u0000Xu8JFfszV=t7'8N.>\u0018PCM\t\bߎ\u00047X\u00075ry\u0015싛k޿k+N\t\u001dMTLXŎye#\b!ĩώU$|{$\u0004O^d\u0016h]@{#Tey\u0005!ώ/QEW\u001c޽zwbz\u0006,ry+6&Ӳ\u0007.Ծ\n݊]$\u0016e:w\f3\u0019D*\u001a'(\n6I5ٽ_g$\u0019\u0011QD(\u001d\u0017`F*b[u!\b\u00060N\u0006,_-R'1GE@kôQ\u000e3L\u00103I\u0001\u000f\"\u001f\fZp.\u00079֦No%\u0012SQ$G҉~Mޘ9(\u001bRc#\u0002.I\u0018R\u0019\bl-Hn,C>!2!\bh`C!\u0019sc dcemګS#sS\"\u001av%6utt\u0019o\bf3e\u001fc@!J>\u0017\b_(\u0017T\txF2qzPܺG1+ϷW\u0015c6HC\u001aο-h\u0014\u001crD\b頠f\u0003,9d#$Ġ?xjkLN+bʃMѤp\u001c\"K6Z\u0010lΦ0\u0004\",\u001cY\u00034{v\u0000d\u0005o\\%mЕ\u0013~\nY =\nQ\u0016!)\u0013ǴŲIZg!>ēS|\u0010$&\u0007fw\u000fp#L~D(J/d\u000byeLYz/]!\u0015~\\ȝ\u0018\u0016Z_O܀]\f!YPG&'X?ٕ\"?|[Z\u000b\u001cKΑ%g%M\"\u0006\u0018ͼc\u0019\u0015,\u001b\u001ds=P\u0011\frq$۹'j\b\u0005\fA{17KF_\u0000Y9X=q6j\nD\u0019l:_s5'FV\u0012' 1b\u0002f\u0015ۜQ3\u001bh=گÐ Q*\u001cԝ2u]8p=AG ycM\u0003F\u000bq@H6X94v\u001d\u0001`K\u0007]-y՞]:\u0002g/f\t'LĆ\u0019Yh\nu\"0U!za%IkD\u000f:\f&~_AJaqyح)ۘ\u0002LdS\u0003jt\u001ewQ͇X5lS3\u0014\u000bIpxb\u001amӨPB0\u0017ztbc6qIWa'\tжP\u000f\u0006EhU\"rv\f\f\\Q\u001a娹%M\\\u000123\u0015Aݒwx\u00118l!ƅz}_y\u001dj}\f\u0002K\fPL{K+;9\u001b\\vD\u0012a[\u0004\u0017rHn\f'@QVwd/ ֛wg@Zf=S\u0001i*Z\u0003'\u0015Œp\u0014L/\br\u0004\u0000qlP\u0016h,kZz7$\u000eT:\u0015\u0006!jB\u001cR\b\n\u0010(\u0007\n\u0017u\fdX,\nA@VQO%M\u001ag\u0016\u000f\u0010$2\u0002:\u000f`}/\r~A\u0002ƨ\u0000\u0014 x\u0015Vs\u0017AH,Q?0K#t \u0000\u001f\f}͇Q]\u0004lSzL!4V7|\u0011N`i\u0001\u000e\u0000.\u0011l>T0%z\tʛ\u0005t\u0007,Q.F0o\u0004sTʡ;ba\u0002\rD~(\u0019x0\u00189J\u0001\u0000wf\nx\u0017\u001e\u0006u&\fO.0.~!XiJr\u0000,\nL\u0006\u001fް-(<̶B`\u0012\\\u001eNk\u0010V:[\u001eY\u001e,ߊߤEzqr`\u000b\u001c\u001b\u0011\u0017t1+(g='by\u001ew\u0016r+]w-6*P3\r\u000b\u000e&Vd[\u000fC[|O\u0011ӻMFK\u0002L;IH\u000250v-꿃\u001d70D r]01+CBbW\u0012!\u0010y6࠱I?BⓌ\u000b\nhM\u000e[.)(ţ\u0019PZ$\u0003n)xqw#Èg#;\u0005'YvtL69;Ǽ:\b\u000fPm^ó \f(H[Bٗ~τ~R\u001fxZ?é|\u0010jBp\u0019&?2_k쎜TҥA=H'\u0013IaH,A\nP&\u0007\u0007$`,;y\bo\u001e\u0000E\u000e\u0000@\u0003p?/\u0001𓌊 t\u001e8jlʘx\u001ce\u00116G\u0012F­?Z\u00198<0WL\u0001 ,-ߴ]\u001b\u001d\b0\u001a\u0006k\u001bkH$VQRN,\u0010\u0019_&;D\n\b`\u0010\u0011q\u001eN%>a\u0002G4Hחa9$R|!Hǩca]aP\u0016J J\u0012X!n\u0014|]\u000bI_N)A9\u0013D;w[=K\u0012紓2扯P,n:<=\u0014FO$t-NL*D\u0005$\u000eKa\u000e\bCݏ^}\u001eH?KN=\u0002'-QSm2ws,=C9\u000f\\\u0004a'\bQ\u001289; !\u000emp\u0011w\"#o\fP\t\u00169ܯK{in\\1\rб$njX\u0007ġ=\u0012s\u0003Z\u00118%9\u0003G\u001dK\u001b]󨻿L\u0000iPc|e+\u0002cͼlr\u0001C:r\r3Ai7^pNH\u001b1DOt\u00115GhŃ9(-\u000e(H\fl{\b\u001f\u001aڪY*T7\u0017\u0010~\tӟMy7j 0;\u0002̨ؓl7\u0017\u0006u\u0006`T^u|~MO hc׀|7tU\u001a\u001eےNA`w\u0016Œt1 q1L\u0015Ŭ8Τ)[p(\u0006퉝W-Wj^\u0004\u00079`z\u0014-40\u0006+\u0000Nu\"MWӿv\u001a51bb!\u0018H%C)}J\\m[[>e2a1D2! 3\u0015Cq%M-]! j7K6m}%\u0002X\u0016KЦf'ߴ8\u0013\u0003A'\u0011u- W\u001f.t:\u000b<:<^\u0006}؛\u0010{@.2bi\rwHT%2\"\u0007\u0019@@7$e>XN\u001895B]<\u001bHN2\rV\b1lJ]V\u000b2kUa_#\u0005\u0014{.!,1~H(NTf\u0015\u000fI>\u0018v\u001c1\u000bO\u001b\nx\u0005rܼ\u001a\b_nGNc %\u0013\u0016<@(A\u0018[@\u001deM9[~&\u0017M\u000evᝳp\u001a\u0004\u0018aq\u0017.I4~ulө%ܘ\\lz96TUK\u0016>`\u0015ܨ\u0019D߅iV=\u0013K7\t%?\u0017)\u001a΢qX\u0001?ktJ\u0012PDg>q\u00133J\bT]'H\u001e\u00074\t:6\u00107i^REIAaB`8\u0014D\u0006Ik۽͇}6\u0017K NӚ\rI3#H!jĈ\u001cgF|r5\u0001sD\u001c\thr97^\u000e7\u0013ǺVv6=\u0007dR.kR-)ր-)NtbOXfopqĄק3\u0001\u000e;rpS`'nP\u0002`5ezK-p\u000fI\u001dΨ.P\u0001\u0002>ò\u001e@\u0011c\u0010]mK7I\u000f3R%cihec&CpFx\u000f(#gx¡S\u0010(#'%o{ҎClpŚ5Ds\nA0\u00071\"Q\u0004Va\rtK?6/M.\u001c'\"z\u001d\bH0&AdT8a\f\u0000z A],v\u0014\u0017POo\u0016(\u0017Fiv4tGEpnm\u0005\u0005\u0007m\u0001\u000bg\u0019W4t\u0003L%B\nZO\u0017Oq\rmg\rhtpJ$pOo<͞W\u0000u9َ>̠\u0005\u000e$wO+\u0001uaZt[\u0011;]t岾\u0002P*qƸkGsl58\u0015A]\rPW,VKh\u001d1qP<ݹT]nDl\"Gd `= Đ+/c:n,t]o!\u0015;o\u0014bk7@0xdbPkft\u0002PWt\u0001$J.)06\u001e\tӎ\u0006i';+U]\u0019\u0007).\fyze$`c^(+BQ/%\u0014Y\"~\u000bXE{ݫ\u001ck}n{vv\u000ee~Cc\u0019\u0017\u0005s+\u001f\u0002mN@e\u0013L\u001cӺgN2M-SVշټ\fG[öu,{}}mAEIqpY)\u000eMT<䴖vK&VÖaႨ-6\tXXx+Qx8\u0012\u0017pw:2\u0000'\u0015\u000e5x?3;[%p]X\u001fKD8}2͂\u0011Cz\b\u001c|\u001a\u000f\u000490~Y\u001fyиQvǽ.\u0003,VlLKM\naxЅEGz<ɻo_b3lWY<ί\u0007w?ȵ\u0000X\u0018\u0017vCBAJxwy\u000fXn\u0006\u0005 O\bq`ҠȠ{q:q㷆\u0016PcQ_\u00032gͳUmnC'j|B1cu!\u001dX\u0018ܤYiQ6s\u0015&R\u001dL\u0000o$L\u0000\b&M?%k\u0001A\u001a&\u000e5Ƚutw\b#k#\u001dY!MI+I(7xo6q\u0013$NN\u0016ܞ\u001cw\u001b\u00137v1HS\u0002GX\rf٧Y=\u001bw).ab9N\u0014\u000fLH4\u0015hn\u0001kFi]fOy^m\u0010\u001bɲ\u0016\u0015뽂'\tBkѹQ\u0003\u001e4nsÊumWdT\u0011\u0003)z\u0011\nn18+ _>\u0007ʏ6- vvld aU{c/\tmY~\u0003\\4 w=\u001f\\LXcp\u0003Z\u001f)^\"\u001c,r-\u0005\u0016%\u001fTڋ>\fiu\u001cô\r;\u0005ݷX(\u0013\u0018EɘS\u0014\u00148*nI\u0012dxT\r]ځD\u001eƾ_OЎnq`8h\u000bF5\u0007gة9vdy}X\u0014\u0000wdsh\u0013\u0016\u0007mZ7xU\u00171Ç0S\u000f\\}hH5ifً'j\u0002VP!_8,\u0012 rz}A^V\u0004V\u001c{8fWi 8\u00183\u0005+a\u001ca9\nɦs\u0018 \u0013ize\u0007\u0006y\\c5\u000e{Ɉ;#e\u0012FM5tz+oM|o\u0005ZtnW)YBd*\u0002\u0004\u001f@\u0002*\u00104Oyf>@\f߮\u000e)J(\u000fs\u001a\u0018\u0019㾿Azb\u001bܱ\u0011\u0001pmO\u0018ݦ ZU\u00166\u0003n8F\u001dV\u0001ðo_\u0006uX\u0011Cу1}7XhU\u0007\r)\u0015lr~\u001b\u0000\n:&XD2A6>(Q'S݄\u0006@٘\n\\tw/!7bA\u0012Dá\u0013Es\u001d\u000e.\u000f\u000e\u00183Z\u0012)b՜/[I[}1\u0007@J$E(\u0012/neB\to8\u0019E\u0003@\u00077\\%PM\u0002HO<\bA}\u0005\u0015Q\u00111\u001d\u000434\u0013QdHs\u000e\t^`,e˫*r\"\u0012zno\u0014\u000eb]\u001c8.\u0010BG;X$U5,vB\u0011> ֏74zv(\u000f+j㾶mىZ\fT09\u001d&e\u0005{@Ֆ{\t&\r\b@a wZ\u0002Jخ\u0004\u001dy`TpE[`vT;dF^{\u0018d\u0005-_,%_u)bVs\u000e>b+tغޝM\u001c1\u000bd♭vZ\r>\u001e\u0011@\">$Ox1G\u0012zev:Dݘ]\u0004%ή[,\u0004\u001cW2ca\u0017H\u0016dYv_P\u001b=\"Iy\u001f\u0018P2kC\u000ft\u001bY6`q3s`cx\u0003XXVoԒ1ӈ..\u00077ش7r\u0002!5\u0006\u000e2\u0003[\u0004\u0003e\u001ed3aRى̍E\u001f'eB\u001e7>xܶ\u001dG&Ƥ^\u0015dHa\u000bͬ0Q\u0012e\u001eg9qg2cS00aĢQ&+.UQ}R-Sc|hpb\u000b+N&!\u000eZ\u0005zd}htQC\u0013\u0018wu%\u000fB,Gg!\u001c~AD팾\u0016\t)\\٥$X\u0017嚋2'\u0014b\u000e\u0005-~.Θ\u0005(c\u001aG\u0018\u00142!`g'䮐;QUw Q:N\u0010ʧGA]f\u001fw/A\u0019D1\u000b(\tZSA\"(;a\b'K'LV;a\\Q\u001fՉO5\u0014g'\u0018gv,f\u0016<\u0007o\u0012\u001fWp.x:1#~\u0017\t\t9\u00162AzB\u000eU*$k8|>2\f\ri'\u001atF$nÑ\u000b\u000f\u0002\b\u000fktJZlXQBa!\u0014\u0012;nżD\u0012t\u0019PeN_\u0018eeEbi3VzΦ\u0007D(xR[֒-W?\u001bc;cb'3b&w1w~]LASAARD4~S),UÓ״◨_de\tA>ї1\u0007b\u000b}8s+\u0014\t\u001cY\u001c*EE9aټpC\u001erř\u0014\u0016(QAvAd/\u0015c?\u00141y&ȷ 3UuR9\u000eyC\u001erg/‚pԎ\u000e.\u0015b{HU\u001ex!6,515>7zAD1i]&,dX_ŵ\b\u000bSk\u001fRѰK2Fkw\u0019D\nh'\u0013&\n`!\"X\u0000A\u0004\u0017\"!T8M\u001c\u001b8H\u0005Ǣ\top\u0011k\u00100fyjA4;gBB+\n>Ÿq\u0017w-K\u0012{\\בx#^\u001ag6)\bmǴ\u0007f\u0014ffav\u0019C.\u001clb\u0012Wz\u0003Ův'\u0017\u001fa惩9\u0015XR0̌=Ɛ2\u00100NeGP8MKw\u001bN$V*\n\u001f0G@\b\u0001L\u0004\tA\u001f\u001f\u00062(\u0000\u0006\"dP\u0004\b\nDߟP\u0004\b\nr4L\u000bÇFD\u0015L`A*\t*\u0010*\u0010A\u0006A@\u001d\u0018uEsP*J# \u0000<\u001d]4\u0018``%\fCd\u0014V\u0016\u0013JH8i/\u0004ҠA\\6RdaI@`b%\f\u0015U=tdmpQ-BXК8fJ\u0018zF&)~d%\fDmtU!\u001eZa\u0019E@\u0001\u0002C\u0005.X \f \b\u0014h\"W_DEsT\u001dq\u001aD0\u0010\u0001\u001c( \b\u001eu'<\u000fTR(S\u0015|U!\fuDRF$Uf\u0001\u0010!\u0003t\u001b\fU,#])4pB\u001e\u0003gnq|T\u0004\u00058TM\u0005\u0011\u00146BMpˬC7%7Gd6D*wQ5rUSBԠ68\u0003!!$hl\u0010\u0014h׶XN\u0018\u001d9aa5;چ5aR;׸^+`\u0001\u0004s%^c\u0016\u0011\u0016D\u001c\u001d`\u0019$؋JaZ.ғێ&\t;-~s\u0013\u0017B\u00122L#IAR)p9O7nO\u001fc\u0011j\u0015zaؔHXz\u0015g\u0004q\b\n\u001cJR\u0004\u0003^PwAcV\u0002\r`\u0007\b\u000ecL6\u0004\u0016*8e\tNp82\rkŝل'*\u001bU\u000eyE0r?^GY*Ď\u001dY_Ƣ\n\u0019\u000bapĭ|٦\\8Hg\u0016fSyj?a\u0016V{꾐Gh\u001e14Ѹ|gD\u001au\u000ev/b^\u0005f\u0012\bKr$dưvc\u001b](^C4\u0015ìQj81-r,줉)M(Od\u001dmԧuiͯNXrj_繚\u000bIr83]CqՕo-T$e\"XE3_;g\\\u0015\u001b›0:if\u001dN\fDtJCDkwgRCGtQ2UQ!\tN\"+\u001a:BdȘ!õd$P\rͦ^'w\u0015S[#LH9j&L*kuttT,]o>D\u001f\\sW\u001eSugVLՔ\u0018;a\u000b?̆\u001d\u0005k\\\u0013NhQa@\u0013q\f`\u0000\u0012\u0007!hB\u0003J@B)Lg8fgF8\bf\u001cr%cE\u000bsp.aZ$\u0012\u0006Z]c9in\u001bXN1Jn\tCtƮY4DŽcSYn6SUf6U7o^%L\u0018\u001aB+\u001eb\u0015n=3;\u0007.U*[zልeL;\u001b\u001dR\u0017\"\u0002\u0000\b\u0002\"\u0002\u000b>`\u00012\u0002\u00174`\u0002\u000f7\u000e\u001c>\f\"\u0001\u0004\fD`\u0004\u0006\fPp\u00060@\u0000MJΌbF6\\p*5T42-\u001a\u0012d[>FPH\u0002U.q4^m+}\u0012rD5\u001a\u001a)\u0018uČ\u0012\u001f9\"fU\u0018I\r\u001c*՜ay5%s|EGRDQf\u0016[\u0015U\u0013\u0011tA2)\bj\u0017͘b\u001eYdCUSdgqnJ*ŷ\u001f*>!+#zd\\TMT[V&EK~g\u0014AuPeP\u0019Н~\\t5'xGucW\u0013QlwG\\d*å\\xgF$FƩؤK,ѮS/604:J#/:MCtlFD\u001e*ƨs:\u0018$j}4yWbS\u0012}FL3\u0019[2b>fvGxf\b2Q_'l\u0011\u0014'SVBSMx݊qgUќS\u000b'n#i\u0013q]g\u000ews1IT\u001cDcܣ~\"/##:\\k||#sQ\u001f^UNJwI%\u001f!Vl]F4'0X\\S;u%7Qб3E;;jm5a(:CU$!®rfQk\tJ?FKk>\u0012?ws\u001013{.!r#\u001bʑΡKF|7M{8r檘hv$29\u0005Xe(3yJM0\u0010o\u0011~\u0015B'\f|y\u001aM9WʪhX,N\u0013UPE)zY\u0013\u0019m8^Ww\u001c2\u000bj\u0015^\u0013\u0019>Xd\u0004&@\u0006\u0018T \u0003\u0010l\u0001L]\u0001\u0012<\u0002\u0018h\u0010d\u0000\u0001\u0002\n<\u0000\u0002\f*`\u0003:pA\u0006\u001d؀\u0003\n(@\u0003\u0017\u000f(\\\u0000\u001bw\u001et;Yog/\nNX\u0013+ml‘[ɦ1X2*͌-\u000b PP(@\u0006v\"\u0000\u000b (XOd5\u001eU#\u0015\tIG%\u0004Y3s(*tsDe\rX0;d1AdUR%$\u0015xJ\u0015?.l4D{\u0015iVecv<.g&]F\u001f\u001dj\u0019O\\g\u001b\"T6\u001cY!5Xg4qgUoU\\3\u0010s\u0005XDG\"uhf \u0001\u0000#\u0012\u0000\u0000\u0000P\u0014\u0005cH>\u0000\u0014\u0006gN\u001edRN2\u0011DTN9d\u0000\u0000\u0000\u0000\u0004\u0000\u0000\u0000\u0005x\b\u000et\nRZM\u0015ttqQї\\\t\u000fD\u0006q2&t\u0010q%\u0018v\fo\u00056\u001c|k!\r\u0003>ܔԌfύfֵ0\u001fsh\u0015=kU0g\u0019ߦ]t\u0018\u0011\u001c4\u000bn\u000e,n\u001bK\u0002?\f3rfNGa\u0013bj\u0016E \u001d\u0010\u001a9\u0011\u001ce6?\u001fLUrtm6r\u00059\u0012k9ECb e[\u0012Ib\t\u0004jZ΅$JmumVPwӵ:7@7\u001d9lJ:\u001f\u0010 \u00101\u000b#k\u0001,\u0007]KZHwB\u0003v\u0011s̎5ڥDT%\u0018\u0006tll=\u0017\\+\u0010\u0014!\f6eC+k鰵h£vmbf\u000evmm`'\u0016̮\\\u001c\u001fֵO\u0017v+\u0016\t*-})Aw\u000b2\n \u0003ۻ\tE\u001bs\u0006?˯?Z\u001e\u0015܃\\U#\u001e'*c/?x\u0004\n/r_I\"\u0017s}YkAFqj_@N\u0019\u0003\tPtB\u001f_{\u0017֖|6B/2S\tSr*a\u001btЂ3\n\u0014\u0007\tM\u001f[t_n\u0013\u001d8\u001b\u0012y\u001cLG,pynJ@\u0019;\u0013ۂHuC\u001d\u000eD?mV,YmgKxoZ}^O\u0004\t6\u0019A}\u001f\u0017*[p\u0013iVGT\u0003\u0019Xܠ҃\u000f\u001f)\u0014\nv$ܫT>T\u0018r\u000b\u000eՕe]Wm'ð\u0011ڝdKfd1=gt\u00030۫\u001f`%nd\u001e\u0015c+OD,ɚZ:m\u001b+T\u001e}(\u0007p\u001aQ\u0007f:d\u0007\rj&J_k\u0019\u0013\u0016|!r0[ه\u0015\u0002D%>L\f_\u00151=\u00180|9W\tRU`)\u0016Pa^ٻ볶YeXg\u0014ISO\u001eEe\u0013\u0011Uk\u0010)\u0015Z\u0000#\t6$}*+Cn`k\u0017 gHȣ5 \u0011Y\u0015'w*i()-Y\te\rɝߗP\nS_\u0007?`Ƒ\u001a\u000b\u0014tGd&}vQ̉\\\u00066M ~\u0007̵W7:\u000f\u000bM\u0017;:)RJw1B\n㷶(CX1|U\u0006%\u0002i&m\nɑ\u00033\u0015mB[\u001cx\u0003^\u0013$\u0002inU!. p/\u00008̙\u000e5c_}/D4s\u000f0/7iP1b\u000b\u000f\u001e#R`׸*蹀\u0005H\u0006I^N_\u0011\u0005`Ͳ_@3\u000f3:Y\t\\\u0017!EV\u0012f\u0007\u0010Ƕe^\u0000/\f4ƅ\u0001B{qD9]!*wI#\\]KYi\u0015\bj%D0'kE?x\u0000d]Jc\u0002,$`\u001a:Z\u00010J%5W\\ʎ\u0013I_-!pÕFWCt{D2sAY2U\u001dP\u0019\u001bM1Jm-O\u000b=\b^@/\"6d^,*D-pKj\u0001Ze\bw\u0013t'FdXPe\"Z\u001eR?*`4ݐ\u0003\u0005*CA6\u0003K1\"%\u0012thK!\u001eCӣ2\u000e0\b#1hqCba鞲EI$V\u0016>Bk\")yXD\nMf\b$q1;0\u000b^m\u001f~Odϙ\bP1Y\u000f5Lꅲ݃K\n;fl_\u0010ȥ^s\"sϼ{0\t\u001c9Vx̹kj,h0z25%\\%BDM\u001b=閡#ILQ:Cq\u0004<\u001dY =\"5um|P蔞Cn\u0012ύ{Vm)$U\u000b%Oył3_ro\u000e\u0013i,sn!-\u0007\u0012y\\)1^+\u0000v)p\u0002\u0007e\n#GPr`)ĩEjO2Jy?'\u0003\u0006\u0000ÒC'3O;\r`p\u0003I\u0014꒝Sxa,]-[+=WCT*)F\rendstream\rendobj\r23 0 obj\r<>stream\r\n!b7tP|P5CR+\u0014Zj\u0013pL\u0013l\u0002:\u0005'k!`CUJ-=4rA?+\u001d\u0018֏y\u001f;F\u000f׉O\u0002:ɏ|VN38y-\u001a:WH\u0011O`۲k3w\u001eS\f\u001fN4C H\u001ax!\u00025j_xE\u001b[F\u0014BJ\u0016\u0005ڭ\u001bO=Ԏq\\\u00152\u0019)3n2XE*L_\u001eˤ:%\tF\u0002-mvsH5}d\\e\u0003aw\u0007l٦;tR@bK\u0010:ԛh?\u001d\u001bI$r5\r*t\\>C\u00070\u0002q]9_4\b\u0004\f\u0006䥗3*¹\u0007r+\\\u001aw:R\u001f\u001b\u001a0o\u0015\u0019:i\"\u0006U\u001a@ݠYh\u0007I\u0007\u0001hTo\u0013X\fךa+\u0013\"A\rH8K^\u001b.(\u000efmTƅ\u0014x)Wg\u0005Z_H&Q]ak@:5R\u0010Ӑ6:(=\"ܚv)ցb:\u00025fi\u001fZ\u0007ޱ`\u0015,ʲ5z\u001dS\u0014\u0011g\u001cEg=jy/2D]#\u001ap\u0006\u00057m\u0003\\,\"\\\u0004}ao-k&,}\n̎Q\"94Cd;\u0011R+,\\\u000e]䁃M\tT% q3.C\u0000*zF-\u0017_Ʃ\u000bBM\nމ\u000f4u\n\bՅm2\u0013\rTm{l\u0013d֚PF8\tVF8-пv9z\u0017.4{Do\r\u0003rV\u00129(y\b\u0005/Th*o\u0005&J⊅$@ˮhg3/YHW\u0017dn8.\"\u0001im?D#, \\\u0015f\fiʚcT\"Rp.%f]\u0016#&p\u0019^d5\u0010ݹ#0\fs\u0013(\\\u001f\u001br\u0014`Up\u001b+R.8q0AI\u0011nxG\u0006\u000bcgXb\u0001S@SLR\b\u00152\u0013>9س/-7MK]2\bG׶a\u0018B\u00015\u00105H8\u0007_}x\u0010pYCD_Zn\u000220١\"\u001c\u000e?ᠡ5TaJq\u001ee~\f\u0003\u00056\u0002Nq\\8@q6\u000b\u0013PĆ3\u001d\u0014\u00107\u000enˣZ&[ͺ&w\u000b\u0003`NO\u0011V{Hahw|o5\u0011\u00056yjN\u000f\u0007h7\u000ezz\u000e)ù\f\u0013ŏ52gEw\u0006\f\u0018B\u00003Yy-\u001f\u000e#sVD.$\u0010\u00014\u0019R@\u000f\tw \u001c fh\u0003t\u0017\u001a9@#\f\u0013Pm'Ld_x;'vAþYk6'O*^\u0001$\u0000\r\u0005\u0006Pȟ\u0014\u00025`e|қ}Ef߲窪P\u0019`? Rx\r\u001d<\u001cϤr5\u0019@h,\b \u0007Y\u0019\t\u0010pq0C~cѩ6C7t(G\f\u0018܃\u000e3\u001fݔ\u000fn\u0006!\u0019\u0015ˆ*(rLŁ\nxLBi'\u0017\u0010HJ-bc\b\u0018\u0011\u0011P\u0018w\u0010\u0015Ly<\u000fF;G\u0001-%\"}\n,kTF.VsHR4Dr\u0014>l%2.rH-S¤\n\u0015U+\u001eeP \",\u0004\u000b:&\u00113.bw50*{f4xM\"L\u0015D|RF\u0006ɥ\"ޖe\u0012G/V4\u0005XU3%&\u0004\u0012ns\u0019V[N\u0006*1!LG\u0003+\u000fG3JۊDJR\u000bPb;mL\u0010ۛ6k O>F\u00002ihYn[Cdss'婔w{\u000f\u0002\u0018FW\ru*\u0005_~\u0018\u0000(ӂYp5kv<\u0010Pd*3\u000fDz{XLdf\u001bk8ꍔ>HG3nlV,fj\u0006(G%-c\u0015x#U_H\u000bc&S\nR\u0003$2MkQ\u0019#\u001fӥ\u001bqp\u0016\u001a\u001cZk\t\bN\u0010\u0015c\u000b\b\u001fٮܺtD\u0004P8GKb2]\f\u0015\u0016\u0015#\u001d2\\4\u00074(%X\u001c\u001fB>6\f\rJ-2\u0001ndb7\u0001:8xIw>?L[t[\u0007\u001dxqUU \u0015E\u0015(\u001f^;\u001e8\u001a\r9F\u0000\u0017,\"e]l\u0006\u0013<\u001eG1rwIaЀ0P̐%:\u001eQ޷̈T\u000f>.\u0003av;&\u0013z\u0006l&x\u0011S\u0019\nwqɎ\u0017o\u0012avCF-\u001c\b.>ˋ!HKN/\u0017\u00077M\u0010TՃ\u0017c]z\n\u0018\u001d4Y\u0017Y\u0017?\u0016\u0006!/M\u0016Qk?]WTB,\u001a1\u0012h\u000e5\u001c\u0015)'#ȴ\u0010\u0017D4\u000e\u0012.AZHe+hZ,8D2\u0011Xm\u0002FlA&\u0018$j`UMr\u000b\u000e͠'@\rGI`>\fr\u0018\u001e\u001eYy8DvJ\ttofa3\")\u0002\u0010\u0013,KOt>A_H͂c\u00183\u0007n;d,6Ġ\u0015<7\u000e\u0006\u001cE\b\b\u0014\tnhvQ԰܈\n\u0017\u0017\u0018<}3\u001bHL\nו\u0007\u0010eu1\"@1nr\u0011[{\u0016\\5K4\r\u000eP\u000e&\u0010\u001dD\n\u00011\u000eILd^4@RtD\u0019wL\u0018{@)\u0001kYH\u0004Xζ!\u001d`9Z\u0012r\u0014a\u00050-\u0015*aT[C*#>jP\u0014\u0015w\u001fa#\tP\u001f\u0007o\u0015/Bn\u000e\u000f\u001cqe\\tP!\u0019\u0018\u001d(\u0015\u0005?\u0013\u001dD\u0016\u001dCQ^A\u001b\u0002m\"u\u001a6Qk\u0000S x\u0005\u0005C\t%$'\u0012G\u0007\u0003 \u0017Q4h\u0018>{T\u0011Tq]q&\u0006j]\u0019*\fh!\u000b\u0007͝9_Dw\u0013*zL8dh\u001d3RBYi\b\u00018\u000b-\u0012[̟b_˳8M:~r<~#:\u0012݀\tХfny\u000bģ\\F\u0002aЙ}\f&+@67\u0010=9It!I\u000eami%X\u0005kJ&3ؚy^W`-\t~Z>ܙ9igaZߝ4'!y]gR\u0014v\u0006\u000f$`\u0012`\u0012<5\u0018٭$g\u0004r}}ddG\u001ck\u0019\u0014VDYy.gW\u0006TR\\@d=\u0014;U)Cc7 ǮgQ\b\u000b6]ӞJ\u0011b-S;YN*\r\b-]\u001a\u001b\fE\u0017\u0004TZO\u0016MWı&Q6Q\u0015\u0003mY-lpF<[R!l(\u0018qǞK,By^7R$,9tfPrGK>}UK\t+^9\u0002I(qc(_Yc\f\fG\\1i^Md|9(u|\\\u0006 C\f{f\u0015W@yՒ`\u0017\u0007kL?3\u0017i\u0012\u0019p}Z _\f\f}@ψ\u0017/E\u001a5Tqn(B\u0015\bPP;VFyR1qI\u000f.d*б&\u0005YϷ\u0019\u0013L'M܋r\u001c\u0005'\nq>ADl\u000f\u001bNuҁ1B\t\u000e\u001f;\u0003I+|\u000eb\u001b/$\u000b\u0016\u001d\u0019r\t{|:\u0010=J:(NhH\u001f0QyF|\u0013\n6-L|\u0002b\u0006\u001du*\tNp(eСv0?2\u0013K\u0015[.\u001dC9Cg{\u0001&~C\u001cL&_@/u{\u001f%5+9!`f\u0006L93:p*^\"\rQ\u000f6cU\u0002;E}\u0001C\u0019'ituVEKd\u001cG`1^\u0003Eȶ\u0004T:Ssc\rS4\u001f\tO8?/o\tfR10h\u0005C_\u00002!s3ʜ\u0010\u001a[~v@MF\u0018\u0012\u0019\r`\u0012`)\u0007A!Ł<4\u001csPP\t(֢\u000eU\u0010PczX!\\8\u001cI)D)H\")rn\"\u0017M\n<\u0005\u0003\u0003rmv¿\u0014N\u0004\u0016\u0004\u001ei\u001a'z\u000f[\u0001Áb\rH\nCB\u0001\u0007G][A\u001cJ\u000b\u00025kuZKS\u001f\u0014g\u001d\u001d\u000b$\u0004\\\u0004\u0001Koe߉\u0006Ptj\u0001FL\u001c̩<\u0016Sm4r7ث\u0004c\u0018󭂙E˹l]t_s(OPx\u0003W\bGג\b\u0000x\u0003&D7\u0016l݃ҋAa$?W\u0015ю\u001fze(\u0010\u0012O\u0011W;#^\u001f)-H5e#\u0014,T|:FRU\u001b9fb1\u0019R&8ʆ\u001fhXct1\u001f\u0007]8\u000eREL\u00148ex\u001et&\u0019\u001e\u0015*\u0002BQ2l/z\n1\u0010N\u0006:~PݺhWi6K\u0002kτƞ?͈\u0011_\u001b,5@>bBgURQny;P]\u0014Sk:wCBBۡ\rFMɜQ]\u0018\u0013\t:M79$̣\rbi}R=3†\u0018YQᅒ˯@7z\fA& \u000b~\u0015wR&6J\\ј(p\u001d.\\hYv˻\u0017Tz֛B\u0007c\r>K\u0005`LRK)\u001e\u0016\u001aA̅TqfG\u0019\na(\u001fQJ5|\u0003ݸM\t\u001fW\u000f\u0007U}\f\u00132\u000fkn3L^iW6\r\u0015cK\u0001Kޏ@AW**%\u0001!n\u0012n\u001c\u0003H`5Ϧ\u001a=F\u0019fb=C\u0002'lE3x;\u0004\u0018\u0016\u0005(n|i\"f\f\u0011|#˂LBj\"L\u001c\u0005QUJEu$A[2\u000e\u0001jXj=?\"Z\u0013\u001b^-j{L\u000f&{ATpE\u0005q?.faCp\u0005o\u00175#ش\u000b+xOt0PσƖ^\u0010MEXЁk6\u0003*UZ.8\u001e @\u0006p[JK2eb%A\u0006.J\u0013g3i2d@\u001as%\u001c\nJ\u0000\u0018D\u001a\u0015:\u001fYf\u0002\u0014Nla\u001ek=$&\nɽaZWhة;M&h=c~r\u001c,bb\nEý\u0006\r`\"p;\r\u0005K|/f\u0003:\u0007\u001fhA<\u0005\u0004\u0004A\u0019ɐ\u001eu`\u001d\u000e1hS5w*Z\u0011#*\u001c\"WDِJ=\u0005ûZ*Z{Ђ\u0010>\u0007Ȩ\"Y]\u000b\ba>\u0019{Ih,\u0015Q_b\u0007=,!FRƳ\u0002\r2K솔Q\u001bt\u0000)\u0011{ӂϗk)\u0001\u0002\u0012OD+Ydy\u001cA<\r}{]\u0007zd\u0006m\u00030*\u0004k$w-gZfqfi`\u0013>J¿HQ@? ō%$CG:)A~4\u001f&\u0001'P\u0003OlZ\re}b@\bۚ)(PU\u0016I\u0005)(`ˈ{\u0005e.wLE\u001f!SizDpjN\u00063~$H.\n:F/\u001cPXfӄۀp\b\nw\u001fs\u0011\\\f,)\u0015\rr~jhSXPϏK\u0010&jP,\u0010~hwlۻ3wh-\u0001+\u0014U$\u0000E,j8T;64$\u001bࣟo\\-\fؖ[\u0002vXN@RĒ2!Y\u0012\u001b=\u0019YV\u0012s\t\u0015\u0012fO\u000f]_zLYS\u001b]V\\2'eKb&E`&x|j/;UϜt\u0014+o!E\u0019LoN/vU\u000bJp傧\u0000rS\u0003w-#keH|\f\u0013@Ȑ0 @\\\u0019Ru)#C\u000e#[>5en7\u00053ODډ\u0003\u00105[Ĭ3e(d֋\"^[]Wne\u0019\n7E.O}04\u0002\rKK\u0013$d}\u0002d\\\u0014 zNg]_\u000f\u000b{ pJo\u0017Z\u0018\u001cXմa936̵ai\u0000Z\u0019\u0005c[r9\u001bIb78~(CIf\nzֽ&a+Pph=(b\u0006|h\u0000\u00013U.l8L1#[%殏[蕗>\u001ewr^)$\u0018CJBwr\n\u0004ͱ7pb'эl\u0005\u0004գY6YYls\u000f\u000fj/Dm(\n\u0014g\u001c-اsC$`UWH-O0\u0004\u001fl^Otm_Tg޾\u000b\u0019.\u001dRoX\u0012\u0002~\u000b b=\u00165@عv(P\u0010@n/\ta\\{]I1ˆD{+BdPJW\u001d=\u0007BwF\n Jb\u0000J#ց6Y4ٹ\u0001+'\fΙ4[\u001b\\Ԫ!\u0007$31\u0000\u0012]\u0004a5&+-DŽ1CWֿ~ 1\u001fvt\u0000\u0006U-q\u0019^OK@N}fʑ\\i´|x_\u0003r40\b\u0013?\u0002#+Y!h\u0013\u0001O\"3fXcI\u001f_nr\u0017@ڍ\bsMRQd͓P)\u00032U~6bDu90u(\bŻ&8*0L_\u0011\u0016<\u0011e>T) QFP\u0006\u0007v\"\u000fb}ZM3\u0002!F\u0015e*0N:PE^ٖR\u0006X$bxj\u0011h\u0017\u0016 ^.\r\r\u001186\r۔.\u0014\u00040Dž#^\u0016\u0007\u0017\u0001ĥ\u001c^\u0013_\u000eѶE_\u0011T\u0007t\"Ԣ+KK_3\u0010fpĂ8zd\u0013OԊء\u0004\u0015\u0004*Ivϸ\u001bI\u000b`4ߙq\u0011\u0010ۋ\u0012\u0003\t\u00148\u0002\u000bÇ\u0011\u0018\u0014 \u0019KRVDM)iQíZ,\u0014\u0006\u0017DlP3\u0001aG\u001eAaj̓Dx\u001c&ETu\u0006\u0014񔡨X:Jqۡbh\u0002BMk`׎քX\u0011\u0001ЄX7'B\nmm\u0005/*/\u0019\u0018\u0003oC\f8\fHفsN\u00004CJ\u0000]VȠ-?H(WV8d\u0014J\u0003a\u0015\u0016Hv\u0016\u00052\\ N9*fg\u0019\u001fF֠'rF\u000bGc\u0019\\AQ\u001a^\u0010c\u0005\u0005\u0018@Ggqm\u0016͌g\u001a\u0004\"t=L\u001ewܤT\u0015qPQD\u001d,\u0013YN`hΠnugՖs\u0012P\u0000d%DF辵T -\u001d\u00033Y\u001aU\f\u0015lvbG\u001d\u0007 x3\u0007HK4H}賃\u001eMޤBF \\a:~\u00006Rp3\u000eSA}UW\u0002\u001aE,Rq0iA\u001d\b=\u0016)j\\\u000e\u0017qu\u000b\u001a\u0013BXDdUkq(Wd\u0014\u0019V\u001cK_\u001f:>4B\u0012‘\u0018P@H{\u0016?\u0019\u0011t'\u0000AM\u0007\u0004\b\u0002+)u\u0011.=a<.N\u000b747솢$\u0017MѥE~X/(\u0002mCRDomO\u001e\\D\"P1\u000e$o'2HiE/B\u001a=‘\u0011W\\t:\u0018B\u0002\u0017jc:\u0000\u0001\u001e\u0015\u0016\u001a\u0013\u001bkF\u0001\u0002\u001e5Bn>|Y\u0019\u0005,W\u001bq:Ȑ(˃ϰ)\u0004\n,\u0010V\nv\rZO4}K\u0012&@`#F[;P\u0006hp;9;U i&EoYrɼ\ff&Č\u0016#~PT៲\u0006\u001c@&z%U\"~\u001bf]PmW)lޖd,E\u001e2%Πc\u0002\u0011\fQ*B=\\F\u0005V5\u000fwE؈T\u0002@i>FO\u0000U$G\u0016ȁH0p\u0019:\u0006b\u0001\u0018\u001e\f]ځ?k\u0004-\u0003\u001a\u001e8\f\u0013p@\u0010\b\u0004!\n^%\u0000:+V1}AK|\u0016LHk6x*6\u001cei1ȚH\u000b>гP\b`Ҟ\u0004\u001dWUS9SJ9lފh̼\tcz3\u0017\u000e)\u00013Ĥ\u0011(?$:/HxX3\u0007_@?|˒Z<0\u0005_#8K\u001e\u0012\u0002v\u0019\u0012cU`Au\u0000b\u0011п@ 8\u001b_~,i:6\u0004\u0007\u0014\u0003'9M,\u001fHپ+h\u0013&H!Xȸ\tF-$RsNhC*\u000edlNHPh \"\u001d\\K5[B{̑Ϲ\"pV׽5Df:_@x~Ö-(|z\u0006Ŗ2xٷ\u0002Oe\u0019ڻAF\u0018zq\u0002\u0006\u0015Ͻ!&M\u0003tUL=u+P,(UJ1\u0007+\nt\u0004\u0018!F\b'gF3zXN>\n\u0003EI\u000f8\u0010\u0000݉\u0000\u0013.\u0001\u0003\u001aZ'nw,^d0jI4.\\\u0017\u0011\u001a\u001dVMմ\u0017(\u0004{EH\u0011푴IQ|(\u0004g-zyy2l\u0018h2BtC˧hM(?A9h̖\u000eռ(\r^X-\u000et|CWu2\u001f\u0014\u0000=XF\u0016CqUks{3\u0016Ntӭ_r,\u0007tQ\u0016\u000fEk`A\u0013.\u0015ž~$!\u00077\u001dBK{ЗHHºzg[լ3\u00111\u001boY\u0014 \u0014\u0003\r\u0016|\u0019u\bt\u0007B\u000f4Ie4\r{办\u001aЛ\u0013Ep<\tH\u001d\u000fUNP/Zxk\u0006-ԨŪKHtt8[F\n\u0002H\u001b\u0011.9_+\u00044A;EG9WdA\u00006\u0002A]\u000fQ#TR%Te'88\tˋ/z?عc\"|\u001a[8\u000fEHZ\u0007mC\u0005;\u0014\u0019\r_\u000b\u001aAV>}\u00165_\u0015ñ`\bO΋wUW\u0007?@z\"B}PBu\n\u0012[\"\u0016'ߔM^,g\tҁ\u0012@}ĖھU{\u0019_ \u0012\u0016c\tV4.ե\u0015P*5T<<,.\u000bDKjF\u0001NZ\f-\u0016n\u0007/k\u0006:}\u001f\u0007ڠ2F\u000b 4^a$Oog.\\A\u001c⋊\u0000x'7\u000bnPy|䄂yMtZ\n\u0004\u0005\r\u001fJFD&;<{J\u001eIzUA0WCe&s\u001fl^\re3\u0016z@ئ\u0006(\rM!AP*C\u0014h:C\tAV\u001c;\fI00(*-\u001cuBl\rP\u00042\bh|V37oy\u0005L@\u0018puL#'T[\u001b?3H8`\tAumYzԸ5\t\bh\tIc\r&80\u0002ѳ6ϻ>ҿ\f\u0011ijZcTOʜZ0+uh`L\rӄ,KSЌ=IG\u0013X\u0012wչ \u000bqm\tN\u000fϾVa\u0001yX\\LG)\u0013!@\u0018p#m-R\u0002\u0005:f#,Qwk:\u001a~q0l\u0004(\u0016nP`Q?ۄ:rsX\u00119m:P\u0000\u0007EiGq\u001eo`z\u0015)9 en_\u000f_\u0002}}҈Kr\u000f\u000f_(\u0010\r:4g\u0005vN\fbdbYI\\BddF(\u0017j%\u0015QƆ\u001cƴZn7c\u000b>>$c/pFȁ\beͰd\u000e\u0004c_Tȣ>fI{瑻o*\t~CRd&KX\u0019N\u0000%c\u0019,G⛯>\u0003\\\rR.\u0005v\u000b\t1\fF6*ypZ_\u0012`+\u000b?\u001b:~1}oԳ\u001d\u0016qZ\u0006\u0014<\fC׆VW([\u0016ˌwDz\u001bU\u0012\fbMݴm4d\u0015\u0019\u0014[\u0016'u\u0000P\u0010LTߘD]B؁\nn@\u0019OL@\u0013.zԐM\u0019\u0007ؘ'IIJ)~\u0010`ch\u0019\u0010L\"fm*\u0007<\u000e\u0014ߊ\\\u0013\u001bF\u0012A/.\\~p\u0002^\u0004g\u001ca0Ǵ\u0004z=v\u0016?F&.U~6i芸\u0012uMA3iɋ]?\u0016v$8-\u0005hOX'GIۆk*%9\u001782\u00007\u0016X2O\u0019TJ\u0018՝*\u000fkۨ]Y\u0016ql-\u0012.z&9Q\u0000<\u0003\u0004\u001a\u0000>`u[?\rmK\fe.^\u0000\u0014\u00126V[8\f\"C\u0001\u001f6HW\bU3\u0017X-{`\u0001\\<~(ZR6@pbD~11*뿌ї-c70UXWWґ')9ۚ\u0011N\u001e-Q6b&PtPga\u0014B?'(MM\u00189$(5 ^\u0006b-0\u001d`l㪧q\"(\u001a\u001bB?[~\u0007\u001f\tw;YU⯄\\W\u001dnu[k\u0006\rجM\u001c:X\r\u0001NCn)kl_~\u001fpq(4CQY\u0011Ϙ3tlS\r\"\fo)\u0018##6N]\u0001~\u00196q\nF|֣IDkw4FP^Nj6*FE*~1ߝ\u001cT',_3f\u0013p\tAy\t)0OGKy3Ci\rF,\u0014z}5EӸBCdPb\u0007A7\u001a믘 ̠.j&\u0004\u00163pVcA+OiKP[mxD\u0012U\u0013Z}}*\u0017\u0005qB0v̀{'\u0017CP#tpx7=רbcl\u0010^Ϫ\u001b\b-W\u0016/$=V\u000b,B\u0012Q2,~l㿙s\u0012*p]u1}lgBM|2u8K&\u00006n\u001e+}X\u0014.8q.N/ퟃ0uV\u0002F(\u0014Ji}g_\u001epi\u0019%\u001c\u0007a=US/\u0005?oϣʘDQ\u0002#F+;_\u001bS1yu\u0005GJVkuQ&T\u0015o\u0016k\tH\u001a4h;},\u00134q\u0012XiќC1\u0016J)x[\u001ep \u000blPwa.5+㎠{*xW\u0003ՎANǘs=\f?\rJ\u0016\n\u0004\u001c?t\u001dp`oK=T(&\u000b쟫\\\u0006J0_?Sh3tU.\u0014(ʫe7P}\u001e)C\u000b\"\u0003-Yk\u0016;SS#\u0016?z\bn^1\u001e8^\u0010HV\u001fR|mFn\u001e'\u0013?_\u0000S)x\u000boZ\t\u000ey\u0010oq\u001bv)&:t&1TA#\u001ajpҙ2R{F-UJdQv\u0011p\u0006l^\u0015\u0005\r\u0001a+&Լ1,ANFTԑJl#%\\NT\u0017+|n\nY\t(\u001a\u0015\nXOIYq\u0003\u0001c\u0013\u0005D\u000ex\u0015\u0014\u0013eApjds\u0001\u001f\u0018`-~]TT\u0014\u0004\\\u001e-UCT.\u001e\u0004\u0017(ˑ@\"1$\u0005\t]ڐ\u001eyA\"\b(O0`\u001a\u0001%1\u001a\u001fG\u0000v\u0014\n\u0018\nL(SD$6]\u0014\u00168rduc\u001aI\u001fE\u001f\f\"͍rᗈ/hnlИ2;>COO\u0011(YW֙J\u0000/D@\u0001\"C2X901\b#Ҥ,\u001fT+\u001e\u001dzQo\u0016KFXc\u001c\u0001+\u0003\nf\\pĀDVm\u0019p+Q\u0000/\u0001`Eg(&Nx$cM\"jQ\u0015a}Z%\u00110Y\u0013\ncfeI9+L\r-A\u0013t\bk4#k\u0013b30*\u00014BGh\u0002!D\u001bag\u000fTQ\u0007xct\u000f7\u0004\u0013\u0004rh2f)L\\Os:3{B\u0013r).\u001f2j`Ujl|h޾]7l&\u0013m\u0017RjR1c+b\u0003N\u0013(Լ~Ry\u001con\b[xzR+ҠQ\u001b(f\u0012h-<\u0005?\u0004wK0>Og\u0001cڿ~uT&8\u0005Bؑ鹤VAEM\u000009!%;mU\u0012\u00133:\",-u\b\u000ef\u001af\u0018$\";\tl\u0011٤զ\\hzȳ53\u0019.6]YcE^S\t\b\u001f\u001c\u00184(Fى.M(6fm>)ǯ89\u0004 z흢'K\\\u001d'`Ivb^9\u0002%57Ĭ\u001e\u0003ȋ\u0018$l\u0017\u0012\fO̧Ij5m/Ϩ:+\u0012=aT1∀Qy(M\u001e\b\u0007٨f\"I\u00064Hk¨4*Q/Pǚ|یd\u0014ܓ鄸!\u000b㢪v\u0000}ų_LQ\\*RTj}ŏRT&?rg\u0005\u0012biu\f\u0017bG\u0003蟴6\u000fC̚\u0003\u001cUS\fQq\\\u0019=jr(e\u0016\"),D]\rQ\u0002F5\b+40Y\u0003QMP\u0010\u0014j\u0018\u0018\u0003͜%\u001f\r3B\u0016}q\u0012Eޒ&1Uj\u001cQyH~N\u0001R\u0018!G&8nܨx@S<\u0016s\u0017ٛ\u00000q?=!oC\rj\u0011\u000f\u001b}\u0005:K\u0014`L8nNݕ\u0017DZy\u0001gGjK8NPȍ2JAGft\u0005V7v\tf.8!\b$t\u001c3\u0016Frru\u001c\u0011\r'OUt\u001ci\r9\u001eE~fK2\u000b\u0014\u0000~%\u0015\b\u001c-!c\r\u000b(eV7ޫu?\u001fsŸq\r\u0001Z\u0012<-\u0013Y9%Ziti25\"ؑ\u0013,ɛ7q\rk;0?=\u0004!\u0010G\n恾飕~5\u001fu\u000054\u0013RY_\u001dE\u0013hG\u001f.H=lʠ7}SvY!W\u0017׳n\u0017߽:v+\u001fp\u000ePȊ\u0019\u001fIp9ԹʩئEoDZa\u0014\r\u001d%ʋ\u001a\\\u001by\"e\t_\u001fi9h7\u0014\u0004@y\\\tAҦґ;C7vXCafUF8\u000bG\u0017'D55-(6T\u0001\u0017XS\u000fU&:+SW!ѩ4E-z؁5\u0005`<\t'\r\"l[+g\u0012Z\u001fKS8Oራ\u0016`\"E\u0001&&MT5eBZQ\u0011.mq4լ,l\n\u0016M>q\u000bU\u001f<\u0014RlxxVĆM\u001d2B{׆oXrCV\"\u0006\b\"(޾%'?E\u0018\fnj+݀Ð\u0012u\rfF\u0002k_\u0014I\u0014U6Z79\"0X`@<_>m\u0019\u000b樼\u0013m7e%K\u0010f\u0001N\tJ3\u0006\u001d\u0015 9G}:\u00075\u0012IDf\\%?$\nEf\u0018Y\u0002k\f/wKo=\b\u0005\u0013^\u001fQ?`f.D\u0003|\u0018B7Ls3\u001aa=Np3\u0010mAq3j\u0000\u0014as\no&Yк\n+\u0017Ml3\nĩ1Ù\u0015\u0004p̩(\u0003\u001et7!v\n\u0017i^Z\u0007\u0016i\u0004:+RL\u001bo\u0015AH&TpHk\u001e>'\u0013IPgz\u001f?h]\u001a\f-tP\tx~\u0015|p\"\u0001xG\u0013\t4\u000b\bNBB\u0015ix\u00052ó\"\u0011BM/yfU$h\u0016Geh0\u0006GH!v\f/.\u000eI=n\n5ɫ[%q8\u001a\tu\u000b\u0007\u0004\u00079\u0013\u0002\u0000\u0010\u0000\u0000z\u0000\u00177p'M\u001b\u001fY04I)%-D{MIr\u000f\u0003@UUeUUUՉݽdd|\u0001M\u0001G\u0001ϡ\u001fpx(j\u000eZ˓\u001a7%ا\u0000\nsm-2U^-O6]\u001bE\t!IAe\u0012`\u0000r\u0012H$VFF\"y\u001c.a\u001bmOؾm-JA\u0010\u0010\u001b%l\u001fԶ_\u0015'\"E%H HipP<@D`\r%\u0002\u000ez\u0015> U>\u00076PBᙍ3VX\u0019'5\u0013\u000bgb8I,<\u0016`HƂo<\b\u000e氖gց|\u0005l\u0002M\u0007f3\u000e砭6\u001cR-tf\u001fXٲd=Bɼ WY(AMo-6\u0005ɀ\u001a\u000bt\u0000y,\u0014\t\u0016wR9[6]ݍ\u0000S}komXW7ma嶺)\u0001\b\f\n'[\u001d\u0016 I4\u0016Hws1QR0~boҦ)[WbgDEmo΂\u0010OZթ\u001cL\f?ill\u0016\u0016vX\u0005~C_\u001cN!x\u0019|pH5We}a[¬)cP2\u0013\t`DÙ\fSC4\u0001Nb\u0013\u001c,\u0016SC\u0006@ \f\u000b\n\u0016\u0018\u001f@4\u001c4\u000eT\u001a\u0003\bB5(B#2\u00146\u0004\u00069\u001e\fϖ*\u0004\u0012\u0018\u000eIHcB$\u0007|}1\u001e\u0000B{b\u001faR\"*\u0013\u001fc :a\u001c\u000f\u000es$b\u001byX؛Nx O\u0006\u001eU\u0003'L8\u0019qAWl*\u0007m\u001c@\u001e\u0000$?ٶl\u000eJDI[\u0011%y X8<\u0007圇5~Q\u0014^\u00198#;Q\u0003>4W|޼j^ؕ\" \u0015$Jj\u000bs~\u000e)M\u001a\u0001,FiTlS=\u001bTrӮkiS\"]9g;\u00148 F*\rT\u0012)\u0000\b\u0002\u0011\u0000Q(\u0018\u0016\bA\u0000Ftq\u0014\u0000\bNHgB\f\u0003\u0019\u0018\u0001\u0000\u0000\b\u0010\u0010\u0010\u0000\u0004\u0000\u0012\u0000\fDN\u0002|@|DYK^۪\u001f;\u000fJ\u001ewi[['Z?\u0015_?׊/]]'\\''T2b\u0006\t#ˠl\\u\u0006~a%X\u0003#3;T\"ԇhd;4#\u0014y7}Ћ9\u001a9\u0001Yla\\\r6;NN\u0003.W_\u0000Z@EA\u0019|\u0000}\\C\u0010\u0002jΫI)BۊH'\u0014.\u000fr\fFD\\H\u001eCC焼\u0016O%i\u0001a8n4I,\u00181eȬO\u0016ص\r38;Ձ\u0017nvi!\u00130x\u001b]nj\u0000%&qrS\u0003\u000f\u0002?W^ Po~3\u0017SS\u0010H\u0010\n\u0017\u0000f\u001dJ\u0006\bR?1m'CGf\u0015dg?Z\u0016c/V\u001cq~I;k{d>ӫ{{dz\u0016;|!ʝYH]eK1\u0006/o$\u0010\u0005`!~=^O\u000fC\u000f\fxy$m^|={\u0005##K2JŶM}~>茠dC\u0017Tlgm#\u0010\u0013y\u0007\u0018\u000b\u0007spZ\u001e^\u0004\f3q}=qdg]Yx+?ϰ٭\u001dqC\u001aP\u0007[w\u0016T}2ڷF\u00026#mwx'{\tv?Xyd;Zh!Ow\u0000p^e;w;\u0019-\u0019o\u0015?\"uY=ћ=k\u001b\t]_L2Hc*\u001cs>\u0010\u001dAx\u0012\u0011N.\fGa({?G*5DR?G\tw\u00143']\u000ek\u001bj*)CP74\r\u000b:ݞ^k3;+>q+m{Q\u0006ޓjS\u001b\u0002q\u0018>]8}hx9mg$\nݘp>;6* n\u001f80f\u000b*rZ=hq\u0010P\u0013G̿,O3=IA^\u000f\b<}8$\u000f|Vc\u000bN\u0001p[a\tU\"_\u000fsa\u0000wx8.a̎aeZ\u001f[S\u0013~2oҿx3{Z1\u0006a\tuݓ;~Y\u0007xx\"ӥ\nD\u001b3u5! |%\u0001\u001c\u000eoܒ(ÖW\u0007K͝7\u0018qdܾxv\u0011\u001dÙϋ^N36hP;B䖴\u001f6sih-޶$q8i5\u0006}/y@0\u0005-\b4N\u0017>USE\u0006o[ΜthCؿ9\f4o$|\u0018zQ\u001c2{F\u000fnEw\u0011g*\n`g{Ӡ+y^}-\u001a8y\u0010.UՌ}\u001c}\r݆\u001dl^lË}3?lS)?5v\"1f{ϯ7>\u001e\u001d\u001f{Or|\u0001Ny\u0011$/ܸ̋H\u0014\u000f2ol\u0012_ϿG\u0016;w\u0015~#([\u000e=-Kز\u0011pm_ED\u000fŅ{\u001e/|跍\u0018\u001d4Dˁ\u001a\u001bl),\fv?-ɸ6Uk;׫\u0000\u0002=\u0018\u001eہi#jb]z|{^nrG\u0017{;\u000b:\u0013$d-!FF}|dM8寸v}M ٸ6\baՈ\u000f\u00100\u000bP0{\\O?\b[oAn\u0001$13^\u0011b^W>ǹ?k;l0z\u001bڭez\u0010R\u000f<\u0010<^\u001dD\u0010l/MdtV[\u001f\u001f\u0004Sw;G\u000fxF/ӶYZjqpz{ޓ\u001b̩FGۺҟV3Ħ\u001bkv\u0017ҏ'e7r\u001e\u0007Fym\u0018чqWz>k=~8bcf\u0007@n6\u001e\u0012{){6Ufoq\ff02mԾ)_\u0006n(#F̵显\u001d!}}d\u0018\u0012![a\ts\u0000-rjTdt<̱eQw嶘9=5PTo\u000b\u0018fx,\u0018xϪk&\u0007{\u0019|\u0013;~\u0004\u0007tʶs~oY\u001e\fe6+G\n=2=\u001e#\u0017]o\u001c0ᜄV\u001eLg\u000bǵ᧕ڎ\u001bdPDݗ.OƯ;dzk~S\u001be\u001a\u001f~1zџ\b~C\u0012`Os'\u001bjos.s_vmm\bt\b%ztwyO1]$ǚO\u000e\u001fBnWv=dt:=\u0003AVz\rz+ՍlzB_Ɯsઘv|x33Q6\u0000p\u0014 GG=k\tma}6)sV\u0014݉ߵбS)ڭigMF_bV)63lN5Xy'\u001f\u0002:k/\u0005rύv-~mV]7\u0003sl\u0003\"\u0003L\u0010=ջ6\u0018|\u0017Krq\u0007~rz\u0000t\u001d%6LqN}D\u0018\u000ff}nC_uW\u0017^;\u001ftz0z\u0016}P8Df՞)~8b\u001cwwuN:/Ùgp\u0019o݆l\u0017\u0012xb\u0007`G?\b'\u000f|b\u001d3d3;/O7A~6\u001e&@WL\u0011\u0013\u001e\u0006c+]aq.g%\t\u0006ݘ\t>\\ \r\u0007Wq˲װ+/=Al\u0013#it4F[Xr=P.;>}X;NI_̶\u0013tkA\u0019/͇zޤ#Q(4\"\u0013߳\\-A!0\bv9Fj[n\u0005Ģx<\u001e\n\tD\u0004!x<^\u0007\u0014\"\u0010\u0013\nFQHD\bvS)'DPjzf5\u001b.r6e2Vv<\u000f\u0018\u0014\nAr7Vln@ \u0010t\u001fsP\bG\u000b\u0016g3Zbd3t:].h3_\u0016`XLh5\rp7[\\,U?tdykR}*_glZ,jzb22Y\frT)n*\u0000N;JQ^bZVRT\nBV+\u0016jXOHJ\u0014<\nJP~2<'t:d2J%]7L'Ts=u]/QSRRR\u0013Y#BPzR`p|(+-m\u0018\u0003m\u0017\u0016\u0000\u0015\u0001l\u0018\u001a\u00046nM\rM\u000b5a!!}(p2VꤓF\"\u0013ztAc2zz;>DhZVM$\u00101B\u001bQߊZhg\nK~q)\u001eVMLLN(*+,-/\u0006`bbb`-uIY1\u0001l l\u0015Ի|ܯf\u0019`\u0000#g\u0001h4\u001a-,\u0012\"vX\u001fFk1\u000ep6Q\u0015\u0004}6\u00113\tD2R@\u0001\u0016\u001a=a!/\u001dM:I\u0014\n\u001b.,׭\u0018,R.\"\u0001B`oNΦ)Fhߎ1yD@IZ>)\u0011`.ApX<\u0006!\u0002JN(5JDdq>\u001fw{(/P+\u0018M\u0017T@6m׫\u0001\u000ebq\u0018ܱqQJLRtF\u0011ۮ#A.#\f\u000e\u000fKhUBc\u0012MQozIP\bg9\u001d\u001e\u001e\u001bmcQ ((h\u0002\u001f\u001a\u0018\u0016\b\u0002\u000bu j/\u0015_1(?R!\u0017\u0019\u0004︎N\u001c\u0001\r\r\r\u0002\u001bw\u0007\b\bg\u0007~C^1\u0011^\r\u001dK\u0016k?L^qq9\t5420\u0007\u000e\u001cywxxxxt851-)\r\nksA)B#L6QRTTTTRP%$e\u0010\u0005W\u0002Sl#|ҎA`vm\u0010\u0018xqiiiqy1\u00103SN\u0003152ȈD\"\"\u0005\u001eQ\u0005($%\u000e\u0012@1\u0018\"H#{\u0006m:\u0019\u001c|\u00160\u0014/\u0011}8~\u000f0?hr\u0010PH1u#raWBm\u001eluK\u000b\u001e\u0015#NmBPG\n}v<\u0007?x7̬\u000bȒЇ^\u001b%*C\u0011z[&8DCBA\u001eb?\u0003q>ȟ%lo\u0006\u0002a7\\}f\u0004\u00021ڈ\u001eV\tMwoƟ(U~\tT\u0010F\u0013\u0013я1\u0014'\u0012\\'f\u000fPP\u001dP\u0017Y\u0006o\rZFc=\u0000\u000b}\u00044y\u0006@Sy`\u0006T ]1L\u00161\u0017@\u0005H\u00035y#/z;D8\u0011hԭ\u0001\tM\u0000*x!-\u0010(O%\u0007\u0000C\u0018'D&9/qM'\u000fG/6\u001dƀ$Ke@\u0010*\u0011F\u0013\u0000qA\u0002C\u0002l\u0001J4`/\u0019\t !pTDb\bPP\t \u0013%H|6X\u0010\u0013\u0003\f8\u001c}L\u001cP\u0002Ƌ\u0006\u00026lxɈ\u0004E\u000b\u0015GFFED*R\f\t\u0001 &CN\u001eH\u0004\u0011!C\u000e))\u001d9p851Ŗ`3^\tHE\u000b\u0016+T\b8XҠ\u0003\u0007\u000fVX\u0010^dh,\u001cTFT\u001f@\u0000\u0001\u0007)(\u001d9r\u0014[R\u0001!#\u000b\"\u0014? G\u0003\u0006\u001a\t\u0011XXXX\u0010\\b\fr4\u0001JD\t*\u0007!D\u0018\u0010\u0012\u0007\u001dRQ:p܀z@\r\u0019I,Ht@\u001d\n2.\u0011\"L!_D\u0010Q\u000b\u0019K6t\b#H4`dȐ!B\u0004\t\u0002䇏\u001e3Lyb40ӖZ\"\u0005\u0000\f\u0004`\u0002\n(\u0000\u0006\u0003,XYj`\u0000\u000b\u001eZ\"4\u0018AK\u0018\t\u0015(L\u0010\u0013\u0003²\u0000\u0010^bdln\\.\u001c\u001c&\u0017\b-\u0000\u0018H`\u0001\rOl@FBK\u0016\u0007\r\b\u0000\u0000FfB\r\u0006\u000e=\rÎNպ0#\u0003@„\u001a\f\u001c\u000e\u001d>\bخ'G\u0006\r88\u0017jh\fqiaqڐ!?\b\u0011$~N\u0004\u0005\u0005|&^OOpqe@a&ƥe\u0003\u0016\b\u001b2\u000f\"~NHATdttddT\u0014t\u0002O\u0011\"Bộ/ɹiUhPA\u0003\u0007\u000f#P0Z\u0005$\u0018/\\@ZqB\u0004O\u0011\"||B\u0000C\u0007ƳEAe\u0000\f\b(Jˋ\fͅ\u001b0\u0002h\bE\f\u00190\u001aJKJ\u0001]ѕוX?rrkecmؙ7~LUFdUn|tF^~XL\u0012[W[qSgvn\r۾:gYjcV|wy͞|}-s)2fڎׯ\rsmx̽-93\u001efjnۯ|ʙx雝{\u001d\u001f:7k]w1_ww\u001es7_Z\\l_m}y\r\u001b:37\faN11z~ms\u001b~s7=gfS^ln>Gٲžmښ?6nsFfDF̦}o\u001fٕ\u001ds9wnjwk{n-, \"\u0013.Ŋ5r$ՊE!\u0015jjŚ`9b;`;pܸ\u0001kxXQ\u001a\u0015&X׻_2o7z?wwwwwwwwwv@fLFOΰ,YPbnYo[ˆe˞vCFdC߭׷a\u00113n|UO[b\u001f_e~wΪ\r%6v̪Ͽ'{7l=[f'nke欩\"m*k6ekS\r\u001c=FSH/\u0017i\u0017ucon':c\u0010\u000eA5o|XL=t~͌z\u001b717e*k[<㦇\rsU;C8\u000fٹy[lVtƍ?_7[gzZ6|MU_.\u0016b\u001ajlͽn\u0007W\u0017=(C# \b\u0000\u0000s\u0015@\u0000\u00008\fHP\u0000\u0010\u0003\u0014\u0000\fV0\u001c:*bN X4 c\u0014\u0004B\n\u0000$-0\b(\u0001\t\u0002$(i1\u0016?Eo\u0004o@C#N;ԄOLPR\u001b;G*\u0000IV%\u0013DR\u0010;\u0010=\u0006$$W߯̚cbەJgX\u0006\u0018XM-/oy\u0006>U)oQe})r\u0011\u00167\u001cWwqh\u0017\u001cޕ\u001f(#Pֵ)Bc\u001c=\u000f@u\u001c*;{޹(\u0011me]}+G#?Y\u0002(k\b?\u0004O\\f(\"Y*w\bz\u0004ӊ\u00054\blܥF\u0002[J\u0002\u000bz>\f\u0017VJUY.d/a# \\\u0017\u0012ȫ\n5\u0013\t\n!ƛ˂03sNР\u0013(\tn\u0004\nAQR%l\u0002L\u0005H}-\u0005j^\b\u0019{\n\\\u0000HTo\nWٞ\u0015W\u0002yXW`\u0015{\u00025׋Y#\u001aZ=Dcg_V;\u001f@ȼ\u000b]p/\u000b/pXz\u001f\u0007KC\u001e].Cd@jz2菜*\u00032X\u00023\u0003ҿ\u0019\u0015y;F3pI4$s3R\u0006z.\u0004?\rC\u001b_Ї}06v`\u001bB0\r\u001c\u0002u\u000f2; M[)E-;-\u0007h\u000eP\u001cBBMA7d\u000e\u0010$u\u0000o\u0003ز\u001do{\u001dH.B7\bqz \u0005\\k\u000f\u001e\u000f\u0003@\u0016a\u000f\u0003\u0007>`b\u0007Z.At\u0007\u001d~@\u001fj\u000f\u0019\u0001B<`\u0007(\u0010d<܁p\u000e\" f\u0016j.A(#\u0011t&1!\u0010r\u0017:CК\\n\u0015W!ܻ!x\b!QI\b\u0010Zf@ІT@0O\u0011|C(^\u0004'P\\>#\f5Bx`\u000b\b:\u0005\u001adx=-w`Pi3$'\u0004q}_\u0013X'~,\tMB'X\u0016%Wj[`\fct%u9wtK\u0011[.\u001cq3|\u0004\u0018p'H\u0013Nt\t\n67v`\u0010_\td`\u0012;!X#O\u0013}\u0000BΟp\u001e(DΊ/\u0014Hݡ`e^\u0012\u0005B(b\u001f.\u000f؋d`[;\u000e5;.\fxY\u0019x\u0004Rx${\u0019Bj9}Ng[WlQ_U\u0013SlƺՖUYu\u0014ЬGa\fT/]U7\u00105#Of>\u001dkqg\u0001X \u001ar*M)Ei5~#9T\u001dr\u0004K\u0010\u000bkGب\u001bD~^D\u0014\u0011H_|GR|G\u0016L;#!1o\u0000w\u0010yZIO\u0007HŒ4k%;R\u0014S;NkRhxz\" ؅;\u0016Ҥ\"6(\u0003\rQZT\u001f d=Re:\nz\u0015Y0*j4\",\u0006R\u0002\u0014wL\u0014\u0003*D\bqߺKuS\u0013vw䫄I\u001fx x(jqA) \\5\u0006Ţ\u0019;\u001e\r\u0013Ճ\u0012G\u001d\u0018)\u0014;f?\u001d\u0017\u001e9_>ΌA3pwlL\u001do^\u001eܼ)UvGCj'PF\u0016RCGg;*\u0010E37G쎡\u0012\u0016+\u0004\u001duJ^w^\"p1z\u00144;h\u000bJ\u001aIy`Iɫ;\u0015\u0013mD\u001dm (+<\nS#;\u0002\u001a71\u000686eA;#yGwC\u0015s\u001dM\u0007\u0004WD̷6\u001bG\fT0G\n\u0012|&\n#N\u0007-[}\u0004K\u001d`ü\u0007\u0019g]*r\u0018֖;+w|rG\u0018j\u001déNx#w]ŠCuҩ\u00025\u0001}ܑ`q-OuS \u001b]ظcWUZ\u001ae10tm\u0016F\r;\u0005\u001d\u0011Fp[ܱ\rCeߍ8=;\u0012C͐S@r\u0001Y\u001dW47\f>\u001e2\u001dnз\u0002\u001f$;۱\u0016\u000fUގ|W#x^\u0000ގ\t\u0018y@H\u001b+nG\u0019#)a}\u001eTxu;^vTQq\bH\u0018t1\u00020Z\u0016H\u0013܎_ }m\bNn;2mǀd穁'ێ\f#|\u001dem,#\u001dk\u001d\u0002\u0002&UP;(\u001fmG|wS\u000b(#lGUNَ\u0007\u0017p\u001eَ\fS&olos\u0003\u0016\u0011'Tv$\u0002i\u001dsv)gIP7r\u0012#ȴZ.DK;.=Vڱ1Ҏ8\u001dɑ\u0015v\u001eҎ^ʩ\u0001\u001c:\u0012\u000es[D\u0019\u0019hz9hGD;nx;\\Z\u000eȢY\bB;\n;_!\u000e>yzx\u00020ЎHБZ\u000fPgG!\bQU\"4m\bG\u0012;5iݖɯ̳c\u00102xgGbT\u0014#v0%&@s8(trOhrʭ\u0012--o7\u0017ѶҪ@\u0004\u0016;F9\n+{_^:\u001ap/D\u001aXb\u00138\fc\u0010-\rl)0,3ef|2~`]v\r\tX980dqox\u001flnVL&\u0017́\u0014w8][);i&^-ʎTW-,ecɎ IpMv,ŗd&\u0011\u0001kj\u001cQ;yG/‡ݔ=\u0013JG8=y\u001cbC\u0006\u0019jĆ\u001fp\u0014VZ4IyBX^\u000eH\f[\\SV`Y\u0006cA|\u0017;\n6\u001d@*vbǴC\u0013;&#UD4qu7DNs?RB'\u000bÎ!\u0012HH;89Wu?.\r*7¡\u0013DU+0\u0015+\u0018Sgl3'5+1\u001eTH8\u00151\u00152|Uɱ\u000e>q\u0001\u001b5q\u001b~4\n!\u000bv,עI3(b(+\u0006T/9f|\rbu`GjǤ5\u001dTS i\u0015!gh\u0015\tؑj\n\\K\u0005\fŋ?\u0016h\u0003#3:Y9\u0015W)\f\u000f~\u001d?ɇ \u0011r\u001a:>\u000e,,Q\u0007c»\u0002Y\u0001H\"T\u0001@\u0005\u0011˫4_C\u0018P^c\u001b@\u0016QH\u0007{E䘲Ԣ<5\u0011\u0016'`uLW\u0010\u0007;^*\u0013R\u0010HQ\t\u001aӘb(8_\u0015\fc\u0003`8q\u0019L鮜Q^RQ7\u001a\u001d\u0005OQ?5\u0004ě.GQ]\u0010UP\u00145\u001d;$H~8eXǪ3R\u0004h\u0005#\t:Vx^qg>>e\u0000D)k#.\u0016iH,\"2i\u0003d\u001buk\u001b>lx\"\n\tix(Jvgӗ\bZՓj\u000bL!IL\u001d\fgud]SHiK.+:\tKc廱U_\t\u001bWȧa>\u0002\u0015{TD\u0007 >~;$=a'\u001av\u001f\u0001?ʖ_Ę\u0011Q\f\u00110\u001br׈ؒ3\f\b߀\f\u001b\u0016NfaDC\u0019qc[,!\u0012\u000e\u0018\u0014\u0002_!bO ^\t`1\u001fUYf3ZO\u000b\u0011m!%X&\u0004&-UHo7Sn\f_K\b?\b}B_\bq\u000e4#O|!^߅ @1*L\u0018v\u0016#`\u0007\u0017\\M86P=\f>\u001c\u001eјG2< I9\u0005\u0005W-}BCj\n:I^b!\rc\u0001\tiKq\u001az𸃄QI/|On9C„\u000fi7\u0017|y\u0002ڙy߷fXBv\u000eM]6\u001cW/\u0011i;0;\nm\u00172!\f\u0001\u0005\u0010b]Pw§TZF\u0012.\u0005EjdɺIXȪ$g,i\u0003{P?;<^I\u0011ף\u000b4lIB꣍!\b\u00133F\bݓ̞@ҢYi\u001cb㎐@CT\u0000\u00004W?\u000e;ű_hoL%U\n\u0012x$E\b\u0016|yC?@\u000b#K,ډ\u0013K\u0005-J\u0017&ا\r07P`0zw:^R\u0011se&\u0006\rendstream\rendobj\r48 0 obj\r[/Indexed/DeviceRGB 255 49 0 R]\rendobj\r49 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r46 0 obj\r<>/Filter/FlateDecode/Height 328/Intent/RelativeColorimetric/Length 8267/Name/X/SMask 50 0 R/Subtype/Image/Type/XObject/Width 379>>stream\r\nHnV\u0016\u0007`.ߙyb?,\u0002\"@3AHiY\t$Kr\"\u0002Yd\u0007s/Il\u001d\u0005:\u0007\u001cĦHK9ê\u0002\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000O|\u0001_unצڪ\u001e;۴]~`\u000f\u0005Qtsn׬P\u001e3ֹ[l7~E=w\u001e/\u00045\u0019f]'koR\u001aSG~p;y\u001bj7koCwGo/\u001bj:}_O\bpon~\u0018}^\u001enwύkxZcEw{sךuO?dG>\u0019\u000f\u00116e|e%'l3v>\u001cꗺq]qņLޘ\u0017Nڵ_sgOs=geQޗeSG&匚j27q:β7S}WU?וʺM&_&uZU[T>֬\u001c^v&\\9\u0015vN_|y\u000f\u001e6|g\u001c{QEuzP\u001d8\u000e9*\u001fzrmUc뽠[q<2^m^'\u001bߟXگ\u0007yo\u0007|\u0018x]`#_ҽ>^<_^;F#y\u000f>9S|ǧ%r&J,\u001c:\u001fV{Qlw2vJ5\u001bzQ*~O8/ya\u000b\"ûA'ϿMY'{'μ_ڱ\u000f5cV's\u0016\u0000?w\u0015\u0019\u0012ޔ\u000f\u00137]Fi2?!.y\u0000lb/S6l\u001a\u00193>TܔW)'g$fz\u001f,N9[Gi\u0007LJ\u001fhk麼\"euZ]U<}uyqYI>c\"Z˗2*%\u001eʳ45ms}a?\u001d=yo\u0007\u001eK3IΟy<˧\u001cܾ,z[n{>v\u0017ߔm-tl-u\r9z\u0017|}O޳AQyY/g/=\u0017ٟL޾yݽ}D/yqz-zPsu{F!1ǻQO\u0019\u001f\u000f=XfTr&է\u0017[smξy)\u0003cf=LYy2`\u001e*#\u001fNMSfU63nc`v֮?MRò^\"]suwR̢du};z^*\u00049rR$?Kx}Y=OJ\u000f>\u0019=ew\"\u001f}|\u001fÍ\u001ex$~2ffUeOaʪW#bٛu*ϋӔ)\u001b7,\"\u0016qyy\ry^Y86K}\"epX#{@nő9'ÜW1Ǧ,\\z?f\u001d<;pMF|ٝs7et[cT,%\u0014k{\u001ef>}Xef^RM:=&9Ws{)S>\u0012}Ia{|w\u00197\u00037elg4ӧ\f:{\\mKsÔY1\u001cٶ\u0013y?h\u001cKGv_lrr͌d4fܘۻ\u000e\u001ay{\u0003o}~e=Ǭ}=$glT'fg{=O\u001cOϑgòe]9m\u001e-}d?euY'}ֲ?\u000eߝ훬\u0017o\u0011qtTf̒ƫ>Ͳ1o0ȹ\u0014spdaeY<|gzogy09~Pr}\u00178/y\u001d\u001fq}\u0011}⪬[fջ/ո-\f\u0017j\u000ey˰ek\u000e|7E`LO*S*J\u000eSp\u000fc2s?\u001aTR}c\u0001\u001bs!UTO)`3y/wJ\\\\S~\u000b{J#;Q(\u0017&G\u001b8\u000e:xexw_M\u000f?8c\u001e_\u001fs\u000b{5g:n#C\u0000g;7)[s{Wñӣ*8^#O=F9X\u000f@\u001c\f\u001fԛX&h>E֩'֧J֜ϕ+p?vn1n٨®<,{y&2\u0019\u0010&N{x\tU\u001b\u0019\u0012Fmk\u00115Z\u001bW!FY\u0017>\u001c>*rn\u000f7\u0004Ĝ~LTR}OY\u000f;hܲpg\t\u0005\u0017Y3Qvz2_}\u001eL'\u001b.<.z~x\t7/y!p<01#\u000f6Ӝa\u001fv/ps8>GX\u001f|K7R(p1o]߹\\ؿ\u001c6d\u0014w2w ڹ\rw`ut^exx?g{\u0011OS\u000f0~\u0015Gֳ0\u000e^\u000b9\u00169&㳮ͽ(煯\u000b`V\u0007oC_Q\u0013\fCe}ʆ\u000eOXzlw)C\u001dgw|s+̫YSYoN\u001f8}`ua>\u0004_lP\u001b8p\f2Wz\u001c}\u001aտKo,\u0000ypw4%3B\u0018d\u0002\u001e_tq+u\u000bq'j͕Qϡ{\u0017kW.^Vɥ\u001e\b*>UTZq7\u001e7͍;uWu&znM7\u001e\u001f\u0018\u001cy_+5+\u001cueTc~b}p,N\u001d\u0000[8}}29`WV\u00050=\f\u0005q}>zD\u001cܼ\u000e9\u0012[텿p}M{?ٿq\u000f&`s^$֧J\t\u0015֟Ȓ]O7\u0007\u001ft;<\u000bd=22\u000f\u000f9顇\bn.%rl -Y, ߷ܧѐ8<\u0010G\u0004\u001drGp\u001b>ι]\u001b}~+>UTZ2S\u0018,\\;s[z㾟\u001d+ߨϽ>\f9cfa^~\u001bn[\u0015˾հm\f\u001e~CF}g>\\Q=\u0018\u001bjkγF9/8\u0011=g7d\\?\u0007֧J*շַ3>s{ef\\<8~\u001c\u0013#\u000f̑ϼ4q\f\u001b \u0005ˑQq\u001a\u0005Ϸ`8<\u00179L\u001c`7w^\n8/\f\u001fk5KJqz\u000bȐ7\"p;6-NP*U﩯'qWaNY/܃VX\u0007^m\\a\u0003уY}n_F73QM|{+˘\u00116ܟ\u001b^M̞\t,VϾum/d{\u00035&Ɉ\u0005s``;CaV8)_Ȼ;\u0006ίqN>|NN*U'֟gw|}V`xRUT?\u001esRփUKq\u000eb[&L'\u00058ٛ\u000fÕ{_e>\u0013þ\u00049׵\u001f\b덞~atyY/G[=`v\u0004M\u0016&'Z\u000fsn_7^8\u001dцqǍpx9~\\\u0017\r-^ۉ\u0006\u001eWWLN*Uc15\u0013L#O\u001c\u0005\u001fJp\u000b3\u0003\u001aqo!2|\u001c8krmʢhZTQ\u000b2L@\f%\"\u000b\u001d\u0007\u0001\u0001\u001e\tHd٤DQJ t\u0000\u000f<\u000fa}νUŗI8k\u0001\u0007]\u00147fg(y\\g\u001a@>\u0019Xwʬb\u0012wYfMl➗͹zrVm\\}g;Gu;G+W<_wzN\u000f\u0000\u001f\u001cZ\u000fc\u000fO܉=}34ɏ։y{==?K۽['m{LSW\u0019Kk:KǫwcRϞ?qZ[/\u001aF~=/w_\u001d\u0017croe\\w\u000f\u001cZ|go8^]^yqe\u001e\u0000>\u00186??w??ͱ9^^?\u001e,_AtwrXN>/G~˓\u0003Go:Vgm\u0000\"d\u000fg4n_\u0006Eǜ}}n\u001d\\m:\u001bǘG}e\u0003u&'k\u00190\u0005u<\u0007rL\u0019۽\u000fZv{\u001c\tkQkuVlוyUt;{>;{}\u0000\u0000ʸ;\u000fG\"w}ޤ,\u00149_\u0014k΁\f}>\t\u0003u\u0016ؚ@Ng\u0012.׹87}_}=o{c8{՝盝~\u0000\u00007.y]oU?\u001dsCwo\u0015<1.\u000b\u0002;Z\u001bB*\u0004\u0005M\u0016R\u0016!`\u0011뺇}A}vuy\u0000۫w6ϊrVrf&}\u001fˀg͘W}̻zo|9`^sW\u0007mY Og*з++X;Gk\n]OKzWǶi\u001d~:'\u0001\u0000|$ۺ\u0016\u0003gswsy߼ٌy,6sUٰP\u0016T@9^#\t\u0007wS\fN\u0003\u0000|\u000etBu߷||Y8\u0017>çX?[͇9pd\u0005X\u001b\u001c+{ެm*:=\u0000|nH\u0017K\u001f\u001c0LMʇu649p\u001c9SdA2\rR\u001e\ts\u001cu刮Q\u0006~}wCϤj{!޽<\u0007όoMߟ?^uuwK^1FNդ|p\u0005vf؞\tȅz\u00068۵tmϝ]e6{淋'\u0000\u0000k_\u0017Η\u001b}ͻQ\u000fuF\u001c7\u0019\u00056_(\f\u0017͚A\u0010PxFDm~\u0000\u0000;\u0011\u001b:\u0005\u0007\u0000+ޜ(6=>\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000g\u000f\u000e\t\u0000\u0000\u0000\u0000\u0004\b+\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u00000%\u0000,\rendstream\rendobj\r40 0 obj\r[/ICCBased 51 0 R]\rendobj\r50 0 obj\r<>/Filter/FlateDecode/Height 328/Intent/RelativeColorimetric/Length 3952/Name/X/Subtype/Image/Type/XObject/Width 379>>stream\r\nHW\u00163\u0013[ņ\"\u0011\"E\u001aT\b^#aX\u0012Qc-jrӻ\u0003\u0016Nk>2ٸ\u000fy\u0017\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000k'\u0007Ə>o+ɯOx9۴1\u001a[7 GI{c\u000f_=ܟg_pY9\u001at&\u0007\u00015q+9nG?p\u001b҆\u0006\u0004\"sC$,\u001b\u0007d\r\u0007Y~V\u001f/O6(8$49\u0017xϹƜi\u0010Ǧl_\u0017-n\u0018\u001c\u0002僂{xDdTt\u000b\u0012\u001d\u001d\u0015\u0015cۈɋ\u00171\u001c\u001a0\u0012q[\u0012]\u0004\u001bR}\u0016kw#ć#cb\u0013\u0012|~BB|\\,ט6b\t?)\r\u001b֜>>]\f7\u0014\u001f\u0012(\u001f'\t)LPHY$\u001aH*\r\u0012\u0013D\u0004֒\u0014@a?\u001f\u000e|D\u0014\u0017Œ$C&JM\u0016\n\u0005\u0002P*J\u0013gH^fJL&\u000bfb:[\u0018}$#\u0014$&P@{\u001cXg|tl %-#3+;7O.dgI_J84+;'O 4˖eJT\u0019I=IIZrh*LGء\u0016\u0014BBQ4G^,V\u0010U@\"˲dT]Q,R\t\n9YtEt\u0005bdl/\u0005L~>9$=E!Ap\u001f\u001fX~rlR-5d(ժU\u0002\nZXRs\u0003\u000b1\u0019:uq\"WFߊ\f\\\u0012FѨi9\u001ciHȏ\n\u000fñ\u0001\u000fEP\u0002hUUU2\u000bi5\u001aNo4\u0007\u0006j*հ`߈|Jc\u0011l,ժ\n2H\u0010\u0013\u000bm\u0018g>E -3PM.Pkg\u0016*ZaklrVf*e'\n\u0012\\VQYear-\u0006MB&IM=?ބ\"c\u0013S%\u0005jcyutv\u001ajki\u001f-m\u001d]]].G]UŠ-)R\u0016*6{]6r59kMbL̏\u001e7C\t\u000e\r\u0017g)Trw`pxoz)tQ7Agl\u0018t\u001az\u001ekJW\u000e.BK{fmQ^().G/9H\u001fw}\u0013O\u0016\u001d\u0003ã\u0013SSѷ\u001ew/\u001dή~wzPb'No*4Z;h7\u0003n2^aT„\u0017e\u001f226)MP+\u001b[{\u0006G3s\u001f>|{7\u001d\u001f\u0019cv{FƼS3sssޱ7ݭNv\u0018\rzfopu\rxߎCoz;\u001b:e$\u001f\u0013pCyQBqvaiyms{tjnay|\\Z\u0018\u001f\u001b\u001bN8?;56Vf6qvGsdbldhYSaP3Et#\u0003S\u0004o#S|\u001b[[}\u0017̼_\\[[[[]Y^\u001cq6ѱ͖rn{\u0006FƽSd,W\u00124-\tgLbwu{&V7\u000f\u000ev6|\u001f\u0016\u0017\u0016\u0016\u0016>>Bh#qO_[(}eM^7{FLϐɉQ\u000f}-mvyS6Q$זյL/6v\u000fNʧOVV7vvW\u0016g';tUSSVVXZ>06}p|v~qqq~zų\u000bxtt4/\twO\u000b =[9:\u0006+\u001b{Gg_..r'kssk{ŸWaokmpl4\u0018Lx\u001fn\u0019'\u0010g\u0017\u0019*<\u001f|[\u0007'\u0017_~rqFvwvv\u000e\u000eON)wf5uzϺMSdrv\u000fM-n\u001f~߾tK]V\u0007,wa0\u001amo?>*N()f釧z}yqvSymO\u0017܄̨+Q\u0015Z=ZU]p\\.Wܤ+V\u0018\u0005\u0007{_]և\u0007\u0007TK4;>ҪW\u0017+\u000b\n%ZZa\u0010{ub\u0014)dԤhv\u0007黆;>f\u000fڳtm\u0016ߍlf0_'W\u0014(U\u001adX\b\u001bKBL\"\u0012&DBCwI\u001e\u001f?p/_ya\u0017){|y@¨)˖ɲsد$8\fF\u0001\u001dd\u0011\u0017S@4\u0010wK%ͥ4S3\\%M\u0016p+rw{\u000bjfs\u001c9\u00178<~{㉊* HGJL4Z\u0012\u000e\u0015\u0005\u000eŨSӤ\u000b\u0017ҕgvj\u000e\u001f8b\u001b:Z%\u000fx\u0003Эhq.t\n\u001e/+@Dmx.j2P9X\\]d睱g[ov\u000e\u0012?|-]ؕ{_/͌\u000f޼X\u0013/)\u0005G\u0001q8J\u0013\u000ej6*J\u001e\u001c\\\\zdm}gM*zzى۝-\u0015e>W\u0001MtVZs(l$t:}ZkW䃙ٹ\u0016\u001f>-l}ųեAvIDliTJeg\u0014;\u000f^L\u001eџ%\\ʒʕڼ|?\u0012il34<2:6>qj\f5\u0002@`}c\u000f&{[ǑokT)\u00132L*f#`qxJ\u0013u7o308t(50*]haqy⣹鉑\u0016\u001a@a\u0001?~\"\u0012sG瓤߳z\u000fU6$[;ntvuwO\r\f;\u0004ss3ӓc\u00067%Ji\u0006R!ΖD\u0010?(F\u0013\f%54%--m\u001d]=7{Mpw\u001e50>1>6:<՞Z\u0015\\8iް[\u0013{aH\u0010۷o%V\u0016ټѪ\u0014r #}E?\u0018\u001f2Jk\u0005O(\\RZv%\u0016+*jjY\u0001M\tZS\u0005l\ftwuv57S _\u001ae,}D$uFY\r\\.*\u000eBp$J\u0002h\u0017e* k5\u0015qJ+3\u001e\u0007oƢgӞ7\u00178\u000b\u001e \u0010D6VW&e%\u0001/]\u0017=Fe\r&Kt:\u0005Apx\u000bb\u0003\nؕh8s\u000bvȞZ\u0017,\u001ayZ1l|b\u001a\u0004@\u0002>P(\u0018]\u000e%,~_$}J\rF&Lԃ\u0000U:m@\u000b]\u0002ddX:XwE?/HrI>GT5\u001aHӳ\u001eX\u0003f\u000buo\u0012\u0002jjxǸ.t2\n_LSTjF@o8)ͦ<\u0007\u0010/SHy2\\PE\n[tZF4q~,{\u001e~Ȏ\u001d[`5Cs%$\u0013>}Bz\\Ef;(DM.yHSeB*\u0012k6\u001b5\u0014>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

:\n\nint main(void) {\n 8000e74:\tb508 \tpush\t{r3, lr}\n\tsetup();\n 8000e76:\tf7ff ff1b \tbl\t8000cb0 \n}\n 8000e7a:\te7fe \tb.n\t8000e7a \n\n08000e7c :\n\t\t}\n\t}\n\n}\n\nvoid DMA1_Channel1_IRQHandler(void) {\n 8000e7c:\tb508 \tpush\t{r3, lr}\n\t/* Test on DMA1 Channel1 Transfer Complete interrupt */\n\tif (DMA_GetITStatus(DMA1_IT_TC1)) {\n 8000e7e:\t2002 \tmovs\tr0, #2\n 8000e80:\tf000 fc70 \tbl\t8001764 \n 8000e84:\tb120 \tcbz\tr0, 8000e90 \n\t\t/* Clear DMA1 Channel1 Transfer Complete pending bit */\n\t\tDMA_ClearITPendingBit(DMA1_IT_TC1);\n\t}\n}\n 8000e86:\te8bd 4008 \tldmia.w\tsp!, {r3, lr}\n\t\tDMA_ClearITPendingBit(DMA1_IT_TC1);\n 8000e8a:\t2002 \tmovs\tr0, #2\n 8000e8c:\tf000 bc6c \tb.w\t8001768 \n}\n 8000e90:\tbd08 \tpop\t{r3, pc}\n\t...\n\n08000e94 :\n\nvoid step_increment() {\n\t//DAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 4095);\n\n\t//increment all the steps\n\tseq_index++;\n 8000e94:\t4a4f \tldr\tr2, [pc, #316]\t; (8000fd4 )\n\tseq_a_index++;\n\tseq_b_index++;\n\tseq_a_count++;\n 8000e96:\t4850 \tldr\tr0, [pc, #320]\t; (8000fd8 )\n\tseq_b_count++;\n 8000e98:\t4950 \tldr\tr1, [pc, #320]\t; (8000fdc )\nvoid step_increment() {\n 8000e9a:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n\tseq_index++;\n 8000e9c:\t8813 \tldrh\tr3, [r2, #0]\n\tseq_a_index++;\n 8000e9e:\t4c50 \tldr\tr4, [pc, #320]\t; (8000fe0 )\n\tseq_index++;\n 8000ea0:\t3301 \tadds\tr3, #1\n 8000ea2:\tb29b \tuxth\tr3, r3\n 8000ea4:\t8013 \tstrh\tr3, [r2, #0]\n\tseq_a_index++;\n 8000ea6:\t8823 \tldrh\tr3, [r4, #0]\n 8000ea8:\t3301 \tadds\tr3, #1\n 8000eaa:\tb29b \tuxth\tr3, r3\n 8000eac:\t8023 \tstrh\tr3, [r4, #0]\n\tseq_b_index++;\n 8000eae:\t4b4d \tldr\tr3, [pc, #308]\t; (8000fe4 )\n 8000eb0:\t881a \tldrh\tr2, [r3, #0]\n 8000eb2:\t3201 \tadds\tr2, #1\n 8000eb4:\tb292 \tuxth\tr2, r2\n 8000eb6:\t801a \tstrh\tr2, [r3, #0]\n\tseq_a_count++;\n 8000eb8:\t8802 \tldrh\tr2, [r0, #0]\n 8000eba:\t3201 \tadds\tr2, #1\n 8000ebc:\tb292 \tuxth\tr2, r2\n 8000ebe:\t8002 \tstrh\tr2, [r0, #0]\n\tseq_b_count++;\n 8000ec0:\t880a \tldrh\tr2, [r1, #0]\n 8000ec2:\t3201 \tadds\tr2, #1\n 8000ec4:\tb292 \tuxth\tr2, r2\n 8000ec6:\t800a \tstrh\tr2, [r1, #0]\n\n\tseq_a_index &= NUM_STEPS - 1;\n 8000ec8:\t8822 \tldrh\tr2, [r4, #0]\n 8000eca:\tf002 020f \tand.w\tr2, r2, #15\n 8000ece:\t8022 \tstrh\tr2, [r4, #0]\n\tseq_b_index &= NUM_STEPS - 1;\n 8000ed0:\t881a \tldrh\tr2, [r3, #0]\n 8000ed2:\tf002 020f \tand.w\tr2, r2, #15\n 8000ed6:\t801a \tstrh\tr2, [r3, #0]\n\n\tif (seq_a_length >= NUM_STEPS) {\n 8000ed8:\t4a43 \tldr\tr2, [pc, #268]\t; (8000fe8 )\n 8000eda:\t8815 \tldrh\tr5, [r2, #0]\n 8000edc:\tb2ad \tuxth\tr5, r5\n 8000ede:\t2d0f \tcmp\tr5, #15\n 8000ee0:\t461d \tmov\tr5, r3\n\t\tseq_a_length = NUM_STEPS;\n 8000ee2:\tbf84 \titt\thi\n 8000ee4:\t2310 \tmovhi\tr3, #16\n 8000ee6:\t8013 \tstrhhi\tr3, [r2, #0]\n\t}\n\tif (seq_b_length >= NUM_STEPS) {\n 8000ee8:\t4b40 \tldr\tr3, [pc, #256]\t; (8000fec )\n 8000eea:\t881e \tldrh\tr6, [r3, #0]\n 8000eec:\tb2b6 \tuxth\tr6, r6\n 8000eee:\t2e0f \tcmp\tr6, #15\n\t\tseq_b_length = NUM_STEPS;\n 8000ef0:\tbf84 \titt\thi\n 8000ef2:\t2610 \tmovhi\tr6, #16\n 8000ef4:\t801e \tstrhhi\tr6, [r3, #0]\n\t}\n\n\t//\tif steps pressed flag is raised\n\tif (steps_a_flag == 1) {\n 8000ef6:\t4e3e \tldr\tr6, [pc, #248]\t; (8000ff0 )\n 8000ef8:\t7837 \tldrb\tr7, [r6, #0]\n 8000efa:\t2f01 \tcmp\tr7, #1\n 8000efc:\td145 \tbne.n\t8000f8a \n\t\t//increment sequence length\n\t\tseq_a_length++;\n 8000efe:\t8810 \tldrh\tr0, [r2, #0]\n 8000f00:\t3001 \tadds\tr0, #1\n 8000f02:\tb280 \tuxth\tr0, r0\n 8000f04:\t8010 \tstrh\tr0, [r2, #0]\n\t\tif (seq_a_length >= NUM_STEPS) {\n 8000f06:\t8810 \tldrh\tr0, [r2, #0]\n 8000f08:\tb280 \tuxth\tr0, r0\n 8000f0a:\t280f \tcmp\tr0, #15\n 8000f0c:\td901 \tbls.n\t8000f12 \n\t\t\tseq_a_length = NUM_STEPS;\n 8000f0e:\t2010 \tmovs\tr0, #16\n 8000f10:\t8010 \tstrh\tr0, [r2, #0]\n\t\t\tseq_a_count = 0;\n\t\t}\n\t}\n\n\t//\tif steps pressed flag is raised\n\tif (steps_b_flag == 1) {\n 8000f12:\t4838 \tldr\tr0, [pc, #224]\t; (8000ff4 )\n 8000f14:\t7802 \tldrb\tr2, [r0, #0]\n 8000f16:\t2a01 \tcmp\tr2, #1\n 8000f18:\td14a \tbne.n\t8000fb0 \n\t\t//increment sequence length\n\t\tseq_b_length++;\n 8000f1a:\t881a \tldrh\tr2, [r3, #0]\n 8000f1c:\t3201 \tadds\tr2, #1\n 8000f1e:\tb292 \tuxth\tr2, r2\n 8000f20:\t801a \tstrh\tr2, [r3, #0]\n\t\tif (seq_b_length >= NUM_STEPS) {\n 8000f22:\t881a \tldrh\tr2, [r3, #0]\n 8000f24:\tb292 \tuxth\tr2, r2\n 8000f26:\t2a0f \tcmp\tr2, #15\n 8000f28:\td901 \tbls.n\t8000f2e \n\t\t\tseq_b_length = NUM_STEPS;\n 8000f2a:\t2210 \tmovs\tr2, #16\n 8000f2c:\t801a \tstrh\tr2, [r3, #0]\n\t\t\tseq_b_index = seq_b_start;\n\t\t\tseq_b_count = 0;\n\t\t}\n\t}\n\n\tif (steps_a_flag == 0) {\n 8000f2e:\t7833 \tldrb\tr3, [r6, #0]\n 8000f30:\t4e31 \tldr\tr6, [pc, #196]\t; (8000ff8 )\n 8000f32:\tb94b \tcbnz\tr3, 8000f48 \n\t\tif (left_button_state == 0) {\n 8000f34:\t4b31 \tldr\tr3, [pc, #196]\t; (8000ffc )\n 8000f36:\t781b \tldrb\tr3, [r3, #0]\n 8000f38:\tb933 \tcbnz\tr3, 8000f48 \n\t\t\tseq_a[seq_a_index] = DC_pot_val;\n 8000f3a:\t4a31 \tldr\tr2, [pc, #196]\t; (8001000 )\n 8000f3c:\t8823 \tldrh\tr3, [r4, #0]\n 8000f3e:\t8812 \tldrh\tr2, [r2, #0]\n 8000f40:\tb29b \tuxth\tr3, r3\n 8000f42:\tb292 \tuxth\tr2, r2\n 8000f44:\tf826 2013 \tstrh.w\tr2, [r6, r3, lsl #1]\n\t\t}\n\t}\n\n\tif (steps_b_flag == 0) {\n 8000f48:\t7803 \tldrb\tr3, [r0, #0]\n 8000f4a:\t492e \tldr\tr1, [pc, #184]\t; (8001004 )\n 8000f4c:\tb94b \tcbnz\tr3, 8000f62 \n\t\tif (right_button_state == 0) {\n 8000f4e:\t4b2e \tldr\tr3, [pc, #184]\t; (8001008 )\n 8000f50:\t781b \tldrb\tr3, [r3, #0]\n 8000f52:\tb933 \tcbnz\tr3, 8000f62 \n\t\t\tseq_b[seq_b_index] = DC_pot_val;\n 8000f54:\t4a2a \tldr\tr2, [pc, #168]\t; (8001000 )\n 8000f56:\t882b \tldrh\tr3, [r5, #0]\n 8000f58:\t8812 \tldrh\tr2, [r2, #0]\n 8000f5a:\tb29b \tuxth\tr3, r3\n 8000f5c:\tb292 \tuxth\tr2, r2\n 8000f5e:\tf821 2013 \tstrh.w\tr2, [r1, r3, lsl #1]\n\t\t\t//seq_c[seq_index] = DC_pot_val;\n\t\t}\n\t}\n\n\tDAC_SetChannel1Data(DAC1, DAC_Align_12b_R, seq_b[seq_b_index]);\n 8000f62:\t882b \tldrh\tr3, [r5, #0]\n 8000f64:\t4829 \tldr\tr0, [pc, #164]\t; (800100c )\n 8000f66:\tb29b \tuxth\tr3, r3\n 8000f68:\tf831 2013 \tldrh.w\tr2, [r1, r3, lsl #1]\n 8000f6c:\t2100 \tmovs\tr1, #0\n 8000f6e:\tb292 \tuxth\tr2, r2\n 8000f70:\tf000 fb8a \tbl\t8001688 \n\tDAC_SetChannel2Data(DAC1, DAC_Align_12b_R, seq_a[seq_a_index]);\n 8000f74:\t8823 \tldrh\tr3, [r4, #0]\n 8000f76:\t4825 \tldr\tr0, [pc, #148]\t; (800100c )\n 8000f78:\tb29b \tuxth\tr3, r3\n 8000f7a:\t2100 \tmovs\tr1, #0\n 8000f7c:\tf836 2013 \tldrh.w\tr2, [r6, r3, lsl #1]\n}\n 8000f80:\te8bd 40f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, lr}\n\tDAC_SetChannel2Data(DAC1, DAC_Align_12b_R, seq_a[seq_a_index]);\n 8000f84:\tb292 \tuxth\tr2, r2\n 8000f86:\tf000 bb8b \tb.w\t80016a0 \n\t} else if (seq_a_count >= seq_a_length) {\n 8000f8a:\tf8b0 c000 \tldrh.w\tip, [r0]\n 8000f8e:\t8817 \tldrh\tr7, [r2, #0]\n 8000f90:\tfa1f fc8c \tuxth.w\tip, ip\n 8000f94:\tb2bf \tuxth\tr7, r7\n 8000f96:\t45bc \tcmp\tip, r7\n 8000f98:\td3bb \tbcc.n\t8000f12 \n\t\tif (seq_a_length != NUM_STEPS) {\n 8000f9a:\t8812 \tldrh\tr2, [r2, #0]\n 8000f9c:\tb292 \tuxth\tr2, r2\n 8000f9e:\t2a10 \tcmp\tr2, #16\n 8000fa0:\td0b7 \tbeq.n\t8000f12 \n\t\t\tseq_a_index = seq_a_start;\n 8000fa2:\t4a1b \tldr\tr2, [pc, #108]\t; (8001010 )\n 8000fa4:\t8812 \tldrh\tr2, [r2, #0]\n 8000fa6:\tb292 \tuxth\tr2, r2\n 8000fa8:\t8022 \tstrh\tr2, [r4, #0]\n\t\t\tseq_a_count = 0;\n 8000faa:\t2200 \tmovs\tr2, #0\n 8000fac:\t8002 \tstrh\tr2, [r0, #0]\n 8000fae:\te7b0 \tb.n\t8000f12 \n\t} else if (seq_b_count >= seq_b_length) {\n 8000fb0:\t880f \tldrh\tr7, [r1, #0]\n 8000fb2:\t881a \tldrh\tr2, [r3, #0]\n 8000fb4:\tb2bf \tuxth\tr7, r7\n 8000fb6:\tb292 \tuxth\tr2, r2\n 8000fb8:\t4297 \tcmp\tr7, r2\n 8000fba:\td3b8 \tbcc.n\t8000f2e \n\t\tif (seq_b_length != NUM_STEPS) {\n 8000fbc:\t881b \tldrh\tr3, [r3, #0]\n 8000fbe:\tb29b \tuxth\tr3, r3\n 8000fc0:\t2b10 \tcmp\tr3, #16\n 8000fc2:\td0b4 \tbeq.n\t8000f2e \n\t\t\tseq_b_index = seq_b_start;\n 8000fc4:\t4b13 \tldr\tr3, [pc, #76]\t; (8001014 )\n 8000fc6:\t881b \tldrh\tr3, [r3, #0]\n 8000fc8:\tb29b \tuxth\tr3, r3\n 8000fca:\t802b \tstrh\tr3, [r5, #0]\n\t\t\tseq_b_count = 0;\n 8000fcc:\t2300 \tmovs\tr3, #0\n 8000fce:\t800b \tstrh\tr3, [r1, #0]\n 8000fd0:\te7ad \tb.n\t8000f2e \n 8000fd2:\tbf00 \tnop\n 8000fd4:\t200000ac \t.word\t0x200000ac\n 8000fd8:\t2000030a \t.word\t0x2000030a\n 8000fdc:\t20000312 \t.word\t0x20000312\n 8000fe0:\t2000009e \t.word\t0x2000009e\n 8000fe4:\t20000300 \t.word\t0x20000300\n 8000fe8:\t20000000 \t.word\t0x20000000\n 8000fec:\t20000002 \t.word\t0x20000002\n 8000ff0:\t2000008c \t.word\t0x2000008c\n 8000ff4:\t2000008d \t.word\t0x2000008d\n 8000ff8:\t200000b6 \t.word\t0x200000b6\n 8000ffc:\t200000d6 \t.word\t0x200000d6\n 8001000:\t2000030c \t.word\t0x2000030c\n 8001004:\t200002da \t.word\t0x200002da\n 8001008:\t200000a0 \t.word\t0x200000a0\n 800100c:\t40007400 \t.word\t0x40007400\n 8001010:\t200000aa \t.word\t0x200000aa\n 8001014:\t20000314 \t.word\t0x20000314\n\n08001018 :\nvoid TIM3_IRQHandler(void) {\n 8001018:\te92d 4ff8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}\n\tif (TIM_GetITStatus(TIM3, TIM_IT_Update) != RESET) {\n 800101c:\t48a4 \tldr\tr0, [pc, #656]\t; (80012b0 )\n 800101e:\t2101 \tmovs\tr1, #1\n 8001020:\tf000 fcc8 \tbl\t80019b4 \n 8001024:\t2800 \tcmp\tr0, #0\n 8001026:\tf000 8102 \tbeq.w\t800122e \n\t\tTIM_ClearITPendingBit(TIM3, TIM_IT_Update);\n 800102a:\t48a1 \tldr\tr0, [pc, #644]\t; (80012b0 )\n\t\tleft_button_state = GPIO_ReadInputDataBit(GPIOB, LEFT_BUTTON);\n 800102c:\t4da1 \tldr\tr5, [pc, #644]\t; (80012b4 )\n\t\tright_button_state = GPIO_ReadInputDataBit(GPIOA, RIGHT_BUTTON);\n 800102e:\t4ca2 \tldr\tr4, [pc, #648]\t; (80012b8 )\n\t\tsteps_button_state = GPIO_ReadInputDataBit(GPIOA, STEPS_BUTTON);\n 8001030:\t4ea2 \tldr\tr6, [pc, #648]\t; (80012bc )\n\t\tclk_in_state = GPIO_ReadInputDataBit(GPIOB, CLOCK_IN);\n 8001032:\t4fa3 \tldr\tr7, [pc, #652]\t; (80012c0 )\n 8001034:\tf8df b2ec \tldr.w\tfp, [pc, #748]\t; 8001324 \n\t\tTIM_ClearITPendingBit(TIM3, TIM_IT_Update);\n 8001038:\t2101 \tmovs\tr1, #1\n 800103a:\tf000 fcc5 \tbl\t80019c8 \n\t\tleft_button_state = GPIO_ReadInputDataBit(GPIOB, LEFT_BUTTON);\n 800103e:\t2110 \tmovs\tr1, #16\n 8001040:\t48a0 \tldr\tr0, [pc, #640]\t; (80012c4 )\n 8001042:\tf000 fbdc \tbl\t80017fe \n\t\tright_button_state = GPIO_ReadInputDataBit(GPIOA, RIGHT_BUTTON);\n 8001046:\t2102 \tmovs\tr1, #2\n\t\tleft_button_state = GPIO_ReadInputDataBit(GPIOB, LEFT_BUTTON);\n 8001048:\t7028 \tstrb\tr0, [r5, #0]\n\t\tright_button_state = GPIO_ReadInputDataBit(GPIOA, RIGHT_BUTTON);\n 800104a:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 800104e:\tf000 fbd6 \tbl\t80017fe \n\t\tsteps_button_state = GPIO_ReadInputDataBit(GPIOA, STEPS_BUTTON);\n 8001052:\t2104 \tmovs\tr1, #4\n\t\tright_button_state = GPIO_ReadInputDataBit(GPIOA, RIGHT_BUTTON);\n 8001054:\t7020 \tstrb\tr0, [r4, #0]\n\t\tsteps_button_state = GPIO_ReadInputDataBit(GPIOA, STEPS_BUTTON);\n 8001056:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 800105a:\tf000 fbd0 \tbl\t80017fe \n\t\tclk_in_state = GPIO_ReadInputDataBit(GPIOB, CLOCK_IN);\n 800105e:\t2180 \tmovs\tr1, #128\t; 0x80\n\t\tsteps_button_state = GPIO_ReadInputDataBit(GPIOA, STEPS_BUTTON);\n 8001060:\t7030 \tstrb\tr0, [r6, #0]\n\t\tclk_in_state = GPIO_ReadInputDataBit(GPIOB, CLOCK_IN);\n 8001062:\t4898 \tldr\tr0, [pc, #608]\t; (80012c4 )\n 8001064:\tf000 fbcb \tbl\t80017fe \n\t\trate_pot_val += (ADC[1] - rate_pot_val) * 0.02f;\n 8001068:\tf8df c2bc \tldr.w\tip, [pc, #700]\t; 8001328 \n 800106c:\t4996 \tldr\tr1, [pc, #600]\t; (80012c8 )\n\t\tclk_in_state = GPIO_ReadInputDataBit(GPIOB, CLOCK_IN);\n 800106e:\t7038 \tstrb\tr0, [r7, #0]\n\t\trate_pot_val += (ADC[1] - rate_pot_val) * 0.02f;\n 8001070:\tf8bc 2002 \tldrh.w\tr2, [ip, #2]\n 8001074:\t8808 \tldrh\tr0, [r1, #0]\n 8001076:\t880b \tldrh\tr3, [r1, #0]\n 8001078:\teddf 6a94 \tvldr\ts13, [pc, #592]\t; 80012cc \n 800107c:\tb280 \tuxth\tr0, r0\n 800107e:\tb292 \tuxth\tr2, r2\n 8001080:\t1a12 \tsubs\tr2, r2, r0\n 8001082:\tb29b \tuxth\tr3, r3\n 8001084:\tee07 3a90 \tvmov\ts15, r3\n 8001088:\tee07 2a10 \tvmov\ts14, r2\n 800108c:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8001090:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n\t\tDC_pot_val += (ADC[0] - DC_pot_val) * 0.02f;\n 8001094:\t488e \tldr\tr0, [pc, #568]\t; (80012d0 )\n\t\trate_pot_val += (ADC[1] - rate_pot_val) * 0.02f;\n 8001096:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n 800109a:\t46a0 \tmov\tr8, r4\n 800109c:\t46b2 \tmov\tsl, r6\n 800109e:\t4c8d \tldr\tr4, [pc, #564]\t; (80012d4 )\n 80010a0:\t4e8d \tldr\tr6, [pc, #564]\t; (80012d8 )\n 80010a2:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n 80010a6:\t46a9 \tmov\tr9, r5\n 80010a8:\tee17 3a90 \tvmov\tr3, s15\n 80010ac:\tb29b \tuxth\tr3, r3\n 80010ae:\t800b \tstrh\tr3, [r1, #0]\n\t\tDC_pot_val += (ADC[0] - DC_pot_val) * 0.02f;\n 80010b0:\tf8bc 2000 \tldrh.w\tr2, [ip]\n 80010b4:\tf8b0 c000 \tldrh.w\tip, [r0]\n 80010b8:\t8803 \tldrh\tr3, [r0, #0]\n 80010ba:\tb292 \tuxth\tr2, r2\n 80010bc:\tfa1f fc8c \tuxth.w\tip, ip\n 80010c0:\tb29b \tuxth\tr3, r3\n 80010c2:\teba2 020c \tsub.w\tr2, r2, ip\n 80010c6:\tee07 3a90 \tvmov\ts15, r3\n 80010ca:\tee07 2a10 \tvmov\ts14, r2\n 80010ce:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 80010d2:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 80010d6:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n 80010da:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n 80010de:\tee17 3a90 \tvmov\tr3, s15\n 80010e2:\tb29b \tuxth\tr3, r3\n 80010e4:\t8003 \tstrh\tr3, [r0, #0]\n\t\tif (clk_in_state == 0) {\n 80010e6:\t783b \tldrb\tr3, [r7, #0]\n 80010e8:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 80010ec:\t2b00 \tcmp\tr3, #0\n 80010ee:\tf040 80a0 \tbne.w\t8001232 \n\t\t\tif (last_clk_in_state == 1) {\n 80010f2:\tf89b 3000 \tldrb.w\tr3, [fp]\n 80010f6:\t2b01 \tcmp\tr3, #1\n 80010f8:\td105 \tbne.n\t8001106 \n\t\t\t\tseq_phase_accumulator = 0;\n 80010fa:\t6032 \tstr\tr2, [r6, #0]\n\t\t\t\tstep_increment();\n 80010fc:\tf7ff feca \tbl\t8000e94 \n\t\t\t\tdelayed_clk = 2;\n 8001100:\t2302 \tmovs\tr3, #2\n 8001102:\t4971 \tldr\tr1, [pc, #452]\t; (80012c8 )\n 8001104:\t7023 \tstrb\tr3, [r4, #0]\n\t\tif (steps_button_state == 0) {\n 8001106:\tf89a 2000 \tldrb.w\tr2, [sl]\n 800110a:\t4b74 \tldr\tr3, [pc, #464]\t; (80012dc )\n 800110c:\t2a00 \tcmp\tr2, #0\n 800110e:\tf040 80b7 \tbne.w\t8001280 \n\t\t\tif (left_button_state == 0) {\n 8001112:\tf899 5000 \tldrb.w\tr5, [r9]\n 8001116:\t4a72 \tldr\tr2, [pc, #456]\t; (80012e0 )\n 8001118:\tf005 00ff \tand.w\tr0, r5, #255\t; 0xff\n 800111c:\t2d00 \tcmp\tr5, #0\n 800111e:\tf040 8092 \tbne.w\t8001246 \n\t\t\t\tif (last_left_button_state == 1) {\n 8001122:\t7815 \tldrb\tr5, [r2, #0]\n 8001124:\t2d01 \tcmp\tr5, #1\n 8001126:\tb2ea \tuxtb\tr2, r5\n 8001128:\tf040 808b \tbne.w\t8001242 \n\t\t\t\t\tsteps_a_flag = 1;\n 800112c:\t4d6d \tldr\tr5, [pc, #436]\t; (80012e4 )\n 800112e:\t702a \tstrb\tr2, [r5, #0]\n\t\t\t\t\tseq_a_length = 1;\n 8001130:\t4d6d \tldr\tr5, [pc, #436]\t; (80012e8 )\n 8001132:\t802a \tstrh\tr2, [r5, #0]\n\t\t\t\t\tseq_a_start = seq_a_index;\n 8001134:\t4a6d \tldr\tr2, [pc, #436]\t; (80012ec )\n 8001136:\t4d6e \tldr\tr5, [pc, #440]\t; (80012f0 )\n 8001138:\t8812 \tldrh\tr2, [r2, #0]\n 800113a:\tb292 \tuxth\tr2, r2\n 800113c:\t802a \tstrh\tr2, [r5, #0]\n\t\t\t\t\tseq_a_count = 0;\n 800113e:\t4a6d \tldr\tr2, [pc, #436]\t; (80012f4 )\n 8001140:\t8010 \tstrh\tr0, [r2, #0]\n\t\t\tif (right_button_state == 0) {\n 8001142:\tf898 5000 \tldrb.w\tr5, [r8]\n 8001146:\t4a6c \tldr\tr2, [pc, #432]\t; (80012f8 )\n 8001148:\tf005 00ff \tand.w\tr0, r5, #255\t; 0xff\n 800114c:\t2d00 \tcmp\tr5, #0\n 800114e:\tf040 808a \tbne.w\t8001266 \n\t\t\t\tif (last_right_button_state == 1) {\n 8001152:\t7815 \tldrb\tr5, [r2, #0]\n 8001154:\t2d01 \tcmp\tr5, #1\n 8001156:\tb2ea \tuxtb\tr2, r5\n 8001158:\tf040 8083 \tbne.w\t8001262 \n\t\t\t\t\tsteps_b_flag = 1;\n 800115c:\t4b67 \tldr\tr3, [pc, #412]\t; (80012fc )\n 800115e:\t701a \tstrb\tr2, [r3, #0]\n\t\t\t\t\tseq_b_length = 1;\n 8001160:\t4b67 \tldr\tr3, [pc, #412]\t; (8001300 )\n 8001162:\t801a \tstrh\tr2, [r3, #0]\n\t\t\t\t\tseq_b_start = seq_b_index;\n 8001164:\t4b67 \tldr\tr3, [pc, #412]\t; (8001304 )\n 8001166:\t4a68 \tldr\tr2, [pc, #416]\t; (8001308 )\n 8001168:\t881b \tldrh\tr3, [r3, #0]\n 800116a:\tb29b \tuxth\tr3, r3\n 800116c:\t8013 \tstrh\tr3, [r2, #0]\n\t\t\t\t\tseq_b_count = 0;\n 800116e:\t4b67 \tldr\tr3, [pc, #412]\t; (800130c )\n 8001170:\t8018 \tstrh\tr0, [r3, #0]\n\t\tclk_out = (seq_phase_accumulator >> (32 - CLOCK_SHIFT)) & 1;\n 8001172:\t6833 \tldr\tr3, [r6, #0]\n 8001174:\t4d66 \tldr\tr5, [pc, #408]\t; (8001310 )\n 8001176:\tf3c3 63c0 \tubfx\tr3, r3, #27, #1\n 800117a:\t702b \tstrb\tr3, [r5, #0]\n\t\tseq_phase_increment = pow(rate_pot_val, EXPONENT) + RATE_OFFSET;\n 800117c:\t8808 \tldrh\tr0, [r1, #0]\n 800117e:\tb280 \tuxth\tr0, r0\n 8001180:\tf7ff f964 \tbl\t800044c <__aeabi_ui2d>\n 8001184:\ted9f 1b48 \tvldr\td1, [pc, #288]\t; 80012a8 \n 8001188:\tec41 0b10 \tvmov\td0, r0, r1\n 800118c:\tf000 fc4a \tbl\t8001a24 \n 8001190:\t4b60 \tldr\tr3, [pc, #384]\t; (8001314 )\n 8001192:\t2200 \tmovs\tr2, #0\n 8001194:\tec51 0b10 \tvmov\tr0, r1, d0\n 8001198:\tf7ff f81c \tbl\t80001d4 <__adddf3>\n 800119c:\tf7ff fc80 \tbl\t8000aa0 <__aeabi_d2uiz>\n 80011a0:\t4b5d \tldr\tr3, [pc, #372]\t; (8001318 )\n 80011a2:\t6018 \tstr\tr0, [r3, #0]\n\t\tseq_phase_accumulator += seq_phase_increment * RATE_MULTIPLIER;\n 80011a4:\t681a \tldr\tr2, [r3, #0]\n 80011a6:\t6833 \tldr\tr3, [r6, #0]\n 80011a8:\t4413 \tadd\tr3, r2\n 80011aa:\t6033 \tstr\tr3, [r6, #0]\n\t\tif (clk_out == 0) {\n 80011ac:\t782b \tldrb\tr3, [r5, #0]\n 80011ae:\t4e5b \tldr\tr6, [pc, #364]\t; (800131c )\n 80011b0:\t2b00 \tcmp\tr3, #0\n 80011b2:\td173 \tbne.n\t800129c \n\t\t\tif (last_clk_out == 1) {\n 80011b4:\t7833 \tldrb\tr3, [r6, #0]\n 80011b6:\t2b01 \tcmp\tr3, #1\n 80011b8:\td103 \tbne.n\t80011c2 \n\t\t\t\tstep_increment();\n 80011ba:\tf7ff fe6b \tbl\t8000e94 \n\t\t\t\tdelayed_clk = 2;\n 80011be:\t2302 \tmovs\tr3, #2\n\t\t\t\tdelayed_clk = -2;\n 80011c0:\t7023 \tstrb\tr3, [r4, #0]\n\t\tlast_clk_in_state = clk_in_state;\n 80011c2:\t783b \tldrb\tr3, [r7, #0]\n\t\tlast_steps_button_state = steps_button_state;\n 80011c4:\t4a45 \tldr\tr2, [pc, #276]\t; (80012dc )\n\t\tlast_clk_in_state = clk_in_state;\n 80011c6:\tb2db \tuxtb\tr3, r3\n 80011c8:\tf88b 3000 \tstrb.w\tr3, [fp]\n\t\tlast_clk_out = clk_out;\n 80011cc:\t782b \tldrb\tr3, [r5, #0]\n 80011ce:\tb2db \tuxtb\tr3, r3\n 80011d0:\t7033 \tstrb\tr3, [r6, #0]\n\t\tlast_steps_button_state = steps_button_state;\n 80011d2:\tf89a 3000 \tldrb.w\tr3, [sl]\n 80011d6:\tb2db \tuxtb\tr3, r3\n 80011d8:\t7013 \tstrb\tr3, [r2, #0]\n\t\tlast_left_button_state = left_button_state;\n 80011da:\tf899 3000 \tldrb.w\tr3, [r9]\n 80011de:\t4a40 \tldr\tr2, [pc, #256]\t; (80012e0 )\n 80011e0:\tb2db \tuxtb\tr3, r3\n 80011e2:\t7013 \tstrb\tr3, [r2, #0]\n\t\tlast_right_button_state = right_button_state;\n 80011e4:\tf898 3000 \tldrb.w\tr3, [r8]\n 80011e8:\t4a43 \tldr\tr2, [pc, #268]\t; (80012f8 )\n 80011ea:\tb2db \tuxtb\tr3, r3\n 80011ec:\t7013 \tstrb\tr3, [r2, #0]\n\t\tif (delayed_clk > 0) {\n 80011ee:\t7823 \tldrb\tr3, [r4, #0]\n 80011f0:\tb25b \tsxtb\tr3, r3\n 80011f2:\t2b00 \tcmp\tr3, #0\n 80011f4:\tdd0c \tble.n\t8001210 \n\t\t\tif (delayed_clk == 1) {\n 80011f6:\t7823 \tldrb\tr3, [r4, #0]\n 80011f8:\t2b01 \tcmp\tr3, #1\n 80011fa:\td105 \tbne.n\t8001208 \n\t\t\t\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 4095);\n 80011fc:\t4848 \tldr\tr0, [pc, #288]\t; (8001320 )\n 80011fe:\tf640 72ff \tmovw\tr2, #4095\t; 0xfff\n 8001202:\t2100 \tmovs\tr1, #0\n 8001204:\tf000 fa40 \tbl\t8001688 \n\t\t\tdelayed_clk--;\n 8001208:\t7823 \tldrb\tr3, [r4, #0]\n 800120a:\t3b01 \tsubs\tr3, #1\n 800120c:\tb25b \tsxtb\tr3, r3\n 800120e:\t7023 \tstrb\tr3, [r4, #0]\n\t\tif (delayed_clk < 0) {\n 8001210:\t7823 \tldrb\tr3, [r4, #0]\n 8001212:\t061b \tlsls\tr3, r3, #24\n 8001214:\td50b \tbpl.n\t800122e \n\t\t\tif (delayed_clk == -1) {\n 8001216:\t7823 \tldrb\tr3, [r4, #0]\n 8001218:\t2bff \tcmp\tr3, #255\t; 0xff\n 800121a:\td104 \tbne.n\t8001226 \n\t\t\t\tDAC_SetChannel1Data(DAC2, DAC_Align_12b_R, 0);\n 800121c:\t2200 \tmovs\tr2, #0\n 800121e:\t4840 \tldr\tr0, [pc, #256]\t; (8001320 )\n 8001220:\t4611 \tmov\tr1, r2\n 8001222:\tf000 fa31 \tbl\t8001688 \n\t\t\tdelayed_clk++;\n 8001226:\t7823 \tldrb\tr3, [r4, #0]\n 8001228:\t3301 \tadds\tr3, #1\n 800122a:\tb25b \tsxtb\tr3, r3\n 800122c:\t7023 \tstrb\tr3, [r4, #0]\n}\n 800122e:\te8bd 8ff8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc}\n\t\t\tif (last_clk_in_state == 0) {\n 8001232:\tf89b 3000 \tldrb.w\tr3, [fp]\n 8001236:\t2b00 \tcmp\tr3, #0\n 8001238:\tf47f af65 \tbne.w\t8001106 \n\t\t\t\tdelayed_clk = -2;\n 800123c:\t23fe \tmovs\tr3, #254\t; 0xfe\n 800123e:\t7023 \tstrb\tr3, [r4, #0]\n 8001240:\te761 \tb.n\t8001106 \n\t\t\t\t\tif (last_steps_button_state == 0) {\n 8001242:\t781a \tldrb\tr2, [r3, #0]\n 8001244:\te77d \tb.n\t8001142 \n\t\t\t\tif (left_button_state == 1) {\n 8001246:\tf899 0000 \tldrb.w\tr0, [r9]\n 800124a:\t2801 \tcmp\tr0, #1\n 800124c:\tf47f af79 \tbne.w\t8001142 \n\t\t\t\t\tif (last_left_button_state == 0) {\n 8001250:\t7812 \tldrb\tr2, [r2, #0]\n 8001252:\tf002 00ff \tand.w\tr0, r2, #255\t; 0xff\n 8001256:\t2a00 \tcmp\tr2, #0\n 8001258:\tf47f af73 \tbne.w\t8001142 \n\t\t\t\t\t\tsteps_a_flag = 0;\n 800125c:\t4a21 \tldr\tr2, [pc, #132]\t; (80012e4 )\n 800125e:\t7010 \tstrb\tr0, [r2, #0]\n 8001260:\te76f \tb.n\t8001142 \n\t\t\t\t\tif (last_steps_button_state == 0) {\n 8001262:\t781b \tldrb\tr3, [r3, #0]\n 8001264:\te785 \tb.n\t8001172 \n\t\t\t\tif (right_button_state == 1) {\n 8001266:\tf898 3000 \tldrb.w\tr3, [r8]\n 800126a:\t2b01 \tcmp\tr3, #1\n 800126c:\td181 \tbne.n\t8001172 \n\t\t\t\t\tif (last_right_button_state == 0) {\n 800126e:\t7813 \tldrb\tr3, [r2, #0]\n\t\t\t\tif (right_button_state == 0) {\n 8001270:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8001274:\t2b00 \tcmp\tr3, #0\n 8001276:\tf47f af7c \tbne.w\t8001172 \n\t\t\t\t\tsteps_b_flag = 0;\n 800127a:\t4b20 \tldr\tr3, [pc, #128]\t; (80012fc )\n 800127c:\t701a \tstrb\tr2, [r3, #0]\n 800127e:\te778 \tb.n\t8001172 \n\t\t\tif (last_steps_button_state == 0) {\n 8001280:\t781b \tldrb\tr3, [r3, #0]\n 8001282:\t2b00 \tcmp\tr3, #0\n 8001284:\tf47f af75 \tbne.w\t8001172 \n\t\t\t\tif (left_button_state == 0) {\n 8001288:\tf899 3000 \tldrb.w\tr3, [r9]\n 800128c:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8001290:\tb90b \tcbnz\tr3, 8001296 \n\t\t\t\t\tsteps_a_flag = 0;\n 8001292:\t4b14 \tldr\tr3, [pc, #80]\t; (80012e4 )\n 8001294:\t701a \tstrb\tr2, [r3, #0]\n\t\t\t\tif (right_button_state == 0) {\n 8001296:\tf898 3000 \tldrb.w\tr3, [r8]\n 800129a:\te7e9 \tb.n\t8001270 \n\t\t\tif (last_clk_out == 0) {\n 800129c:\t7833 \tldrb\tr3, [r6, #0]\n 800129e:\t2b00 \tcmp\tr3, #0\n 80012a0:\td18f \tbne.n\t80011c2 \n\t\t\t\tdelayed_clk = -2;\n 80012a2:\t23fe \tmovs\tr3, #254\t; 0xfe\n 80012a4:\te78c \tb.n\t80011c0 \n 80012a6:\tbf00 \tnop\n 80012a8:\t66666666 \t.word\t0x66666666\n 80012ac:\t3ffe6666 \t.word\t0x3ffe6666\n 80012b0:\t40000400 \t.word\t0x40000400\n 80012b4:\t200000d6 \t.word\t0x200000d6\n 80012b8:\t200000a0 \t.word\t0x200000a0\n 80012bc:\t2000009c \t.word\t0x2000009c\n 80012c0:\t2000009a \t.word\t0x2000009a\n 80012c4:\t48000400 \t.word\t0x48000400\n 80012c8:\t20000308 \t.word\t0x20000308\n 80012cc:\t3ca3d70a \t.word\t0x3ca3d70a\n 80012d0:\t2000030c \t.word\t0x2000030c\n 80012d4:\t20000316 \t.word\t0x20000316\n 80012d8:\t200002fc \t.word\t0x200002fc\n 80012dc:\t20000094 \t.word\t0x20000094\n 80012e0:\t2000009b \t.word\t0x2000009b\n 80012e4:\t2000008c \t.word\t0x2000008c\n 80012e8:\t20000000 \t.word\t0x20000000\n 80012ec:\t2000009e \t.word\t0x2000009e\n 80012f0:\t200000aa \t.word\t0x200000aa\n 80012f4:\t2000030a \t.word\t0x2000030a\n 80012f8:\t200000a8 \t.word\t0x200000a8\n 80012fc:\t2000008d \t.word\t0x2000008d\n 8001300:\t20000002 \t.word\t0x20000002\n 8001304:\t20000300 \t.word\t0x20000300\n 8001308:\t20000314 \t.word\t0x20000314\n 800130c:\t20000312 \t.word\t0x20000312\n 8001310:\t200000b0 \t.word\t0x200000b0\n 8001314:\t40cf4000 \t.word\t0x40cf4000\n 8001318:\t20000304 \t.word\t0x20000304\n 800131c:\t20000310 \t.word\t0x20000310\n 8001320:\t40009800 \t.word\t0x40009800\n 8001324:\t20000090 \t.word\t0x20000090\n 8001328:\t20000096 \t.word\t0x20000096\n\n0800132c :\n */\nvoid SystemInit(void)\n{\n /* FPU settings ------------------------------------------------------------*/\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */\n 800132c:\t4a2a \tldr\tr2, [pc, #168]\t; (80013d8 )\n 800132e:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 8001332:\tf443 0370 \torr.w\tr3, r3, #15728640\t; 0xf00000\n 8001336:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n #endif\n\n /* Reset the RCC clock configuration to the default reset state ------------*/\n /* Set HSION bit */\n RCC->CR |= (uint32_t)0x00000001;\n 800133a:\t4b28 \tldr\tr3, [pc, #160]\t; (80013dc )\n 800133c:\t681a \tldr\tr2, [r3, #0]\n 800133e:\tf042 0201 \torr.w\tr2, r2, #1\n 8001342:\t601a \tstr\tr2, [r3, #0]\n\n /* Reset CFGR register */\n RCC->CFGR &= 0xF87FC00C;\n 8001344:\t6859 \tldr\tr1, [r3, #4]\n 8001346:\t4a26 \tldr\tr2, [pc, #152]\t; (80013e0 )\n 8001348:\t400a \tands\tr2, r1\n 800134a:\t605a \tstr\tr2, [r3, #4]\n\n /* Reset HSEON, CSSON and PLLON bits */\n RCC->CR &= (uint32_t)0xFEF6FFFF;\n 800134c:\t681a \tldr\tr2, [r3, #0]\n 800134e:\tf022 7284 \tbic.w\tr2, r2, #17301504\t; 0x1080000\n 8001352:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 8001356:\t601a \tstr\tr2, [r3, #0]\n\n /* Reset HSEBYP bit */\n RCC->CR &= (uint32_t)0xFFFBFFFF;\n 8001358:\t681a \tldr\tr2, [r3, #0]\n 800135a:\tf422 2280 \tbic.w\tr2, r2, #262144\t; 0x40000\n 800135e:\t601a \tstr\tr2, [r3, #0]\n\n /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE bits */\n RCC->CFGR &= (uint32_t)0xFF80FFFF;\n 8001360:\t685a \tldr\tr2, [r3, #4]\n 8001362:\tf422 02fe \tbic.w\tr2, r2, #8323072\t; 0x7f0000\n 8001366:\t605a \tstr\tr2, [r3, #4]\n\n /* Reset PREDIV1[3:0] bits */\n RCC->CFGR2 &= (uint32_t)0xFFFFFFF0;\n 8001368:\t6ada \tldr\tr2, [r3, #44]\t; 0x2c\n 800136a:\tf022 020f \tbic.w\tr2, r2, #15\n 800136e:\t62da \tstr\tr2, [r3, #44]\t; 0x2c\n\n /* Reset USARTSW[1:0], I2CSW and TIMs bits */\n RCC->CFGR3 &= (uint32_t)0xFF00FCCC;\n 8001370:\t6b19 \tldr\tr1, [r3, #48]\t; 0x30\n 8001372:\t4a1c \tldr\tr2, [pc, #112]\t; (80013e4 )\n{\n 8001374:\tb082 \tsub\tsp, #8\n RCC->CFGR3 &= (uint32_t)0xFF00FCCC;\n 8001376:\t400a \tands\tr2, r1\n 8001378:\t631a \tstr\tr2, [r3, #48]\t; 0x30\n \n /* Disable all interrupts */\n RCC->CIR = 0x00000000;\n 800137a:\t2200 \tmovs\tr2, #0\n 800137c:\t609a \tstr\tr2, [r3, #8]\n * @param None\n * @retval None\n */\nstatic void SetSysClock(void)\n{\n\t __IO uint32_t StartUpCounter = 0, HSEStatus = 0;\n 800137e:\t9200 \tstr\tr2, [sp, #0]\n 8001380:\t9201 \tstr\tr2, [sp, #4]\n\t /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/\n\t#if defined (PLL_SOURCE_HSI)\n\t /* At this stage the HSI is already enabled */\n\n\t /* Enable Prefetch Buffer and set Flash Latency */\n\t FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY_1;\n 8001382:\t4a19 \tldr\tr2, [pc, #100]\t; (80013e8 )\n 8001384:\t2112 \tmovs\tr1, #18\n 8001386:\t6011 \tstr\tr1, [r2, #0]\n\n\t /* HCLK = SYSCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;\n 8001388:\t685a \tldr\tr2, [r3, #4]\n 800138a:\t605a \tstr\tr2, [r3, #4]\n\n\t /* PCLK = HCLK */\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2 | (uint32_t)RCC_CFGR_PPRE2_DIV1;\n 800138c:\t685a \tldr\tr2, [r3, #4]\n 800138e:\tf442 6280 \torr.w\tr2, r2, #1024\t; 0x400\n 8001392:\t605a \tstr\tr2, [r3, #4]\n\n\t /* PLL configuration */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));\n 8001394:\t685a \tldr\tr2, [r3, #4]\n 8001396:\tf422 127c \tbic.w\tr2, r2, #4128768\t; 0x3f0000\n 800139a:\t605a \tstr\tr2, [r3, #4]\n\t RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSI_Div2 | RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLMULL16);\n 800139c:\t685a \tldr\tr2, [r3, #4]\n 800139e:\tf442 1260 \torr.w\tr2, r2, #3670016\t; 0x380000\n 80013a2:\t605a \tstr\tr2, [r3, #4]\n\n\t /* Enable PLL */\n\t RCC->CR |= RCC_CR_PLLON;\n 80013a4:\t681a \tldr\tr2, [r3, #0]\n 80013a6:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 80013aa:\t601a \tstr\tr2, [r3, #0]\n\n\t /* Wait till PLL is ready */\n\t while((RCC->CR & RCC_CR_PLLRDY) == 0)\n 80013ac:\t681a \tldr\tr2, [r3, #0]\n 80013ae:\t0192 \tlsls\tr2, r2, #6\n 80013b0:\td5fc \tbpl.n\t80013ac \n\t {\n\t }\n\n\t /* Select PLL as system clock source */\n\t RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));\n 80013b2:\t685a \tldr\tr2, [r3, #4]\n 80013b4:\tf022 0203 \tbic.w\tr2, r2, #3\n 80013b8:\t605a \tstr\tr2, [r3, #4]\n\t RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;\n 80013ba:\t685a \tldr\tr2, [r3, #4]\n 80013bc:\tf042 0202 \torr.w\tr2, r2, #2\n 80013c0:\t605a \tstr\tr2, [r3, #4]\n\n\t /* Wait till PLL is used as system clock source */\n\t while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)\n 80013c2:\t685a \tldr\tr2, [r3, #4]\n 80013c4:\tf002 020c \tand.w\tr2, r2, #12\n 80013c8:\t2a08 \tcmp\tr2, #8\n 80013ca:\td1fa \tbne.n\t80013c2 \n SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */\n 80013cc:\t4b02 \tldr\tr3, [pc, #8]\t; (80013d8 )\n 80013ce:\tf04f 6200 \tmov.w\tr2, #134217728\t; 0x8000000\n 80013d2:\t609a \tstr\tr2, [r3, #8]\n}\n 80013d4:\tb002 \tadd\tsp, #8\n 80013d6:\t4770 \tbx\tlr\n 80013d8:\te000ed00 \t.word\t0xe000ed00\n 80013dc:\t40021000 \t.word\t0x40021000\n 80013e0:\tf87fc00c \t.word\t0xf87fc00c\n 80013e4:\tff00fccc \t.word\t0xff00fccc\n 80013e8:\t40022000 \t.word\t0x40022000\n\n080013ec :\n\t.weak\tReset_Handler\n\t.type\tReset_Handler, %function\nReset_Handler:\n\n/* Copy the data segment initializers from flash to SRAM */\n movs\tr1, #0\n 80013ec:\t2100 \tmovs\tr1, #0\n b\tLoopCopyDataInit\n 80013ee:\te003 \tb.n\t80013f8 \n\n080013f0 :\n\nCopyDataInit:\n\tldr\tr3, =_sidata\n 80013f0:\t4b0b \tldr\tr3, [pc, #44]\t; (8001420 )\n\tldr\tr3, [r3, r1]\n 80013f2:\t585b \tldr\tr3, [r3, r1]\n\tstr\tr3, [r0, r1]\n 80013f4:\t5043 \tstr\tr3, [r0, r1]\n\tadds\tr1, r1, #4\n 80013f6:\t3104 \tadds\tr1, #4\n\n080013f8 :\n\nLoopCopyDataInit:\n\tldr\tr0, =_sdata\n 80013f8:\t480a \tldr\tr0, [pc, #40]\t; (8001424 )\n\tldr\tr3, =_edata\n 80013fa:\t4b0b \tldr\tr3, [pc, #44]\t; (8001428 )\n\tadds\tr2, r0, r1\n 80013fc:\t1842 \tadds\tr2, r0, r1\n\tcmp\tr2, r3\n 80013fe:\t429a \tcmp\tr2, r3\n\tbcc\tCopyDataInit\n 8001400:\td3f6 \tbcc.n\t80013f0 \n\tldr\tr2, =_sbss\n 8001402:\t4a0a \tldr\tr2, [pc, #40]\t; (800142c )\n\tb\tLoopFillZerobss\n 8001404:\te002 \tb.n\t800140c \n\n08001406 :\n/* Zero fill the bss segment. */\nFillZerobss:\n\tmovs\tr3, #0\n 8001406:\t2300 \tmovs\tr3, #0\n\tstr\tr3, [r2], #4\n 8001408:\tf842 3b04 \tstr.w\tr3, [r2], #4\n\n0800140c :\n\nLoopFillZerobss:\n\tldr\tr3, = _ebss\n 800140c:\t4b08 \tldr\tr3, [pc, #32]\t; (8001430 )\n\tcmp\tr2, r3\n 800140e:\t429a \tcmp\tr2, r3\n\tbcc\tFillZerobss\n 8001410:\td3f9 \tbcc.n\t8001406 \n\n/* Call the clock system intitialization function.*/\n bl SystemInit\n 8001412:\tf7ff ff8b \tbl\t800132c \n/* Call static constructors */\n bl __libc_init_array\n 8001416:\tf000 fae1 \tbl\t80019dc <__libc_init_array>\n/* Call the application's entry point.*/\n\tbl\tmain\n 800141a:\tf7ff fd2b \tbl\t8000e74
\n\n0800141e :\n\nLoopForever:\n b LoopForever\n 800141e:\te7fe \tb.n\t800141e \n\tldr\tr3, =_sidata\n 8001420:\t080029f8 \t.word\t0x080029f8\n\tldr\tr0, =_sdata\n 8001424:\t20000000 \t.word\t0x20000000\n\tldr\tr3, =_edata\n 8001428:\t20000070 \t.word\t0x20000070\n\tldr\tr2, =_sbss\n 800142c:\t20000070 \t.word\t0x20000070\n\tldr\tr3, = _ebss\n 8001430:\t20000318 \t.word\t0x20000318\n\n08001434 :\n * @retval : None\n*/\n .section\t.text.Default_Handler,\"ax\",%progbits\nDefault_Handler:\nInfinite_Loop:\n\tb\tInfinite_Loop\n 8001434:\te7fe \tb.n\t8001434 \n\t...\n\n08001438 :\n assert_param(IS_ADC_AUTOINJECMODE(ADC_InitStruct->ADC_AutoInjMode));\n assert_param(IS_ADC_REGULAR_LENGTH(ADC_InitStruct->ADC_NbrOfRegChannel));\n\n /*---------------------------- ADCx CFGR Configuration -----------------*/\n /* Get the ADCx CFGR value */\n tmpreg1 = ADCx->CFGR;\n 8001438:\t68c3 \tldr\tr3, [r0, #12]\n /* Clear SCAN bit */\n tmpreg1 &= CFGR_CLEAR_Mask; \n 800143a:\t4a0d \tldr\tr2, [pc, #52]\t; (8001470 )\n{\n 800143c:\tb510 \tpush\t{r4, lr}\n tmpreg1 &= CFGR_CLEAR_Mask; \n 800143e:\t401a \tands\tr2, r3\n /* Configure ADCx: scan conversion mode */\n /* Set SCAN bit according to ADC_ScanConvMode value */\n tmpreg1 |= (uint32_t)ADC_InitStruct->ADC_ContinuousConvMode | \n 8001440:\te9d1 3400 \tldrd\tr3, r4, [r1]\n 8001444:\t4323 \torrs\tr3, r4\n ADC_InitStruct->ADC_Resolution| \n 8001446:\t688c \tldr\tr4, [r1, #8]\n 8001448:\t4323 \torrs\tr3, r4\n ADC_InitStruct->ADC_ExternalTrigConvEvent| \n 800144a:\t68cc \tldr\tr4, [r1, #12]\n 800144c:\t4323 \torrs\tr3, r4\n ADC_InitStruct->ADC_ExternalTrigEventEdge| \n 800144e:\t690c \tldr\tr4, [r1, #16]\n 8001450:\t4323 \torrs\tr3, r4\n ADC_InitStruct->ADC_DataAlign| \n 8001452:\t694c \tldr\tr4, [r1, #20]\n 8001454:\t4323 \torrs\tr3, r4\n ADC_InitStruct->ADC_OverrunMode| \n 8001456:\t698c \tldr\tr4, [r1, #24]\n 8001458:\t4323 \torrs\tr3, r4\n tmpreg1 |= (uint32_t)ADC_InitStruct->ADC_ContinuousConvMode | \n 800145a:\t4313 \torrs\tr3, r2\n ADC_InitStruct->ADC_AutoInjMode;\n \n /* Write to ADCx CFGR */\n ADCx->CFGR = tmpreg1;\n 800145c:\t60c3 \tstr\tr3, [r0, #12]\n \n /*---------------------------- ADCx SQR1 Configuration -----------------*/\n /* Get the ADCx SQR1 value */\n tmpreg1 = ADCx->SQR1;\n 800145e:\t6b02 \tldr\tr2, [r0, #48]\t; 0x30\n /* Clear L bits */\n tmpreg1 &= ~(uint32_t)(ADC_SQR1_L);\n /* Configure ADCx: regular channel sequence length */\n /* Set L bits according to ADC_NbrOfRegChannel value */\n tmpreg1 |= (uint32_t) (ADC_InitStruct->ADC_NbrOfRegChannel - 1);\n 8001460:\t7f0b \tldrb\tr3, [r1, #28]\n tmpreg1 &= ~(uint32_t)(ADC_SQR1_L);\n 8001462:\tf022 020f \tbic.w\tr2, r2, #15\n tmpreg1 |= (uint32_t) (ADC_InitStruct->ADC_NbrOfRegChannel - 1);\n 8001466:\t3b01 \tsubs\tr3, #1\n 8001468:\t4313 \torrs\tr3, r2\n /* Write to ADCx SQR1 */\n ADCx->SQR1 = tmpreg1; \n 800146a:\t6303 \tstr\tr3, [r0, #48]\t; 0x30\n \n} \n 800146c:\tbd10 \tpop\t{r4, pc}\n 800146e:\tbf00 \tnop\n 8001470:\tfdffc007 \t.word\t0xfdffc007\n\n08001474 :\n * @retval None\n */\nvoid ADC_StructInit(ADC_InitTypeDef* ADC_InitStruct)\n{\n /* Reset ADC init structure parameters values */\n ADC_InitStruct->ADC_ContinuousConvMode = DISABLE;\n 8001474:\t2300 \tmovs\tr3, #0\n ADC_InitStruct->ADC_Resolution = ADC_Resolution_12b; \n 8001476:\te9c0 3300 \tstrd\tr3, r3, [r0]\n ADC_InitStruct->ADC_ExternalTrigConvEvent = ADC_ExternalTrigConvEvent_0; \n ADC_InitStruct->ADC_ExternalTrigEventEdge = ADC_ExternalTrigEventEdge_None;\n 800147a:\te9c0 3302 \tstrd\tr3, r3, [r0, #8]\n ADC_InitStruct->ADC_DataAlign = ADC_DataAlign_Right; \n ADC_InitStruct->ADC_OverrunMode = DISABLE; \n 800147e:\te9c0 3304 \tstrd\tr3, r3, [r0, #16]\n ADC_InitStruct->ADC_AutoInjMode = DISABLE; \n 8001482:\t6183 \tstr\tr3, [r0, #24]\n ADC_InitStruct->ADC_NbrOfRegChannel = 1; \n 8001484:\t2301 \tmovs\tr3, #1\n 8001486:\t7703 \tstrb\tr3, [r0, #28]\n}\n 8001488:\t4770 \tbx\tlr\n\t...\n\n0800148c :\n assert_param(IS_ADC_CLOCKMODE(ADC_CommonInitStruct->ADC_Clock));\n assert_param(IS_ADC_DMA_MODE(ADC_CommonInitStruct->ADC_DMAMode));\n assert_param(IS_ADC_DMA_ACCESS_MODE(ADC_CommonInitStruct->ADC_DMAAccessMode));\n assert_param(IS_ADC_TWOSAMPLING_DELAY(ADC_CommonInitStruct->ADC_TwoSamplingDelay));\n\n if((ADCx == ADC1) || (ADCx == ADC2))\n 800148c:\tf1b0 4fa0 \tcmp.w\tr0, #1342177280\t; 0x50000000\n{\n 8001490:\tb510 \tpush\t{r4, lr}\n 8001492:\t4b11 \tldr\tr3, [pc, #68]\t; (80014d8 )\n if((ADCx == ADC1) || (ADCx == ADC2))\n 8001494:\td002 \tbeq.n\t800149c \n 8001496:\t4a11 \tldr\tr2, [pc, #68]\t; (80014dc )\n 8001498:\t4290 \tcmp\tr0, r2\n 800149a:\td118 \tbne.n\t80014ce \n {\n /* Get the ADC CCR value */\n tmpreg1 = ADC1_2->CCR;\n 800149c:\t4a10 \tldr\tr2, [pc, #64]\t; (80014e0 )\n tmpreg1 &= CCR_CLEAR_MASK;\n }\n else\n {\n /* Get the ADC CCR value */\n tmpreg1 = ADC3_4->CCR;\n 800149e:\t6894 \tldr\tr4, [r2, #8]\n \n /* Clear MULTI, DELAY, DMA and ADCPRE bits */\n tmpreg1 &= CCR_CLEAR_MASK;\n 80014a0:\t401c \tands\tr4, r3\n /* Set MULTI bits according to ADC_Mode value */\n /* Set CKMODE bits according to ADC_Clock value */\n /* Set MDMA bits according to ADC_DMAAccessMode value */\n /* Set DMACFG bits according to ADC_DMAMode value */\n /* Set DELAY bits according to ADC_TwoSamplingDelay value */ \n tmpreg1 |= (uint32_t)(ADC_CommonInitStruct->ADC_Mode | \n 80014a2:\te9d1 2300 \tldrd\tr2, r3, [r1]\n 80014a6:\t4313 \torrs\tr3, r2\n ADC_CommonInitStruct->ADC_Clock | \n 80014a8:\t688a \tldr\tr2, [r1, #8]\n 80014aa:\t4313 \torrs\tr3, r2\n ADC_CommonInitStruct->ADC_DMAAccessMode | \n (uint32_t)(ADC_CommonInitStruct->ADC_DMAMode << 12) |\n 80014ac:\t68ca \tldr\tr2, [r1, #12]\n ADC_CommonInitStruct->ADC_DMAAccessMode | \n 80014ae:\tea43 3302 \torr.w\tr3, r3, r2, lsl #12\n (uint32_t)((uint32_t)ADC_CommonInitStruct->ADC_TwoSamplingDelay << 8));\n 80014b2:\t7c0a \tldrb\tr2, [r1, #16]\n\n if((ADCx == ADC1) || (ADCx == ADC2))\n 80014b4:\tf1b0 4fa0 \tcmp.w\tr0, #1342177280\t; 0x50000000\n tmpreg1 |= (uint32_t)(ADC_CommonInitStruct->ADC_Mode | \n 80014b8:\tea43 2302 \torr.w\tr3, r3, r2, lsl #8\n 80014bc:\tea43 0304 \torr.w\tr3, r3, r4\n if((ADCx == ADC1) || (ADCx == ADC2))\n 80014c0:\td002 \tbeq.n\t80014c8 \n 80014c2:\t4a06 \tldr\tr2, [pc, #24]\t; (80014dc )\n 80014c4:\t4290 \tcmp\tr0, r2\n 80014c6:\td104 \tbne.n\t80014d2 \n { \n /* Write to ADC CCR */\n ADC1_2->CCR = tmpreg1;\n 80014c8:\t4a05 \tldr\tr2, [pc, #20]\t; (80014e0 )\n }\n else\n {\n /* Write to ADC CCR */\n ADC3_4->CCR = tmpreg1;\n 80014ca:\t6093 \tstr\tr3, [r2, #8]\n }\n}\n 80014cc:\tbd10 \tpop\t{r4, pc}\n tmpreg1 = ADC3_4->CCR;\n 80014ce:\t4a05 \tldr\tr2, [pc, #20]\t; (80014e4 )\n 80014d0:\te7e5 \tb.n\t800149e \n ADC3_4->CCR = tmpreg1;\n 80014d2:\t4a04 \tldr\tr2, [pc, #16]\t; (80014e4 )\n 80014d4:\te7f9 \tb.n\t80014ca \n 80014d6:\tbf00 \tnop\n 80014d8:\tfffc10e0 \t.word\t0xfffc10e0\n 80014dc:\t50000100 \t.word\t0x50000100\n 80014e0:\t50000300 \t.word\t0x50000300\n 80014e4:\t50000700 \t.word\t0x50000700\n\n080014e8 :\n * @retval None\n */\nvoid ADC_CommonStructInit(ADC_CommonInitTypeDef* ADC_CommonInitStruct)\n{\n /* Initialize the ADC_Mode member */\n ADC_CommonInitStruct->ADC_Mode = ADC_Mode_Independent;\n 80014e8:\t2300 \tmovs\tr3, #0\n\n /* initialize the ADC_Clock member */\n ADC_CommonInitStruct->ADC_Clock = ADC_Clock_AsynClkMode;\n 80014ea:\te9c0 3300 \tstrd\tr3, r3, [r0]\n\n /* Initialize the ADC_DMAAccessMode member */\n ADC_CommonInitStruct->ADC_DMAAccessMode = ADC_DMAAccessMode_Disabled;\n\n /* Initialize the ADC_DMAMode member */\n ADC_CommonInitStruct->ADC_DMAMode = ADC_DMAMode_OneShot;\n 80014ee:\te9c0 3302 \tstrd\tr3, r3, [r0, #8]\n\n /* Initialize the ADC_TwoSamplingDelay member */\n ADC_CommonInitStruct->ADC_TwoSamplingDelay = 0;\n 80014f2:\t7403 \tstrb\tr3, [r0, #16]\n\n}\n 80014f4:\t4770 \tbx\tlr\n\n080014f6 :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n if (NewState != DISABLE)\n {\n /* Set the ADEN bit */\n ADCx->CR |= ADC_CR_ADEN;\n 80014f6:\t6883 \tldr\tr3, [r0, #8]\n if (NewState != DISABLE)\n 80014f8:\tb119 \tcbz\tr1, 8001502 \n ADCx->CR |= ADC_CR_ADEN;\n 80014fa:\tf043 0301 \torr.w\tr3, r3, #1\n }\n else\n {\n /* Disable the selected ADC peripheral: Set the ADDIS bit */\n ADCx->CR |= ADC_CR_ADDIS;\n 80014fe:\t6083 \tstr\tr3, [r0, #8]\n }\n}\n 8001500:\t4770 \tbx\tlr\n ADCx->CR |= ADC_CR_ADDIS;\n 8001502:\tf043 0302 \torr.w\tr3, r3, #2\n 8001506:\te7fa \tb.n\t80014fe \n\n08001508 :\n{\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n\n /* Set the ADCAL bit */\n ADCx->CR |= ADC_CR_ADCAL;\n 8001508:\t6883 \tldr\tr3, [r0, #8]\n 800150a:\tf043 4300 \torr.w\tr3, r3, #2147483648\t; 0x80000000\n 800150e:\t6083 \tstr\tr3, [r0, #8]\n}\n 8001510:\t4770 \tbx\tlr\n\n08001512 :\n{\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n\n /* Return the selected ADC calibration value */\n return (uint32_t)ADCx->CALFACT;\n 8001512:\tf8d0 00b4 \tldr.w\tr0, [r0, #180]\t; 0xb4\n}\n 8001516:\t4770 \tbx\tlr\n\n08001518 :\n{\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n assert_param(IS_ADC_CALIBRATION_MODE(ADC_CalibrationMode));\n /* Set or Reset the ADCALDIF bit */\n ADCx->CR &= (~ADC_CR_ADCALDIF);\n 8001518:\t6882 \tldr\tr2, [r0, #8]\n 800151a:\tf022 4280 \tbic.w\tr2, r2, #1073741824\t; 0x40000000\n 800151e:\t6082 \tstr\tr2, [r0, #8]\n ADCx->CR |= ADC_CalibrationMode;\n 8001520:\t6883 \tldr\tr3, [r0, #8]\n 8001522:\t4319 \torrs\tr1, r3\n 8001524:\t6081 \tstr\tr1, [r0, #8]\n\n}\n 8001526:\t4770 \tbx\tlr\n\n08001528 :\n{\n FlagStatus bitstatus = RESET;\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n /* Check the status of CAL bit */\n if ((ADCx->CR & ADC_CR_ADCAL) != (uint32_t)RESET)\n 8001528:\t6880 \tldr\tr0, [r0, #8]\n /* CAL bit is reset: end of calibration */\n bitstatus = RESET;\n }\n /* Return the CAL bit status */\n return bitstatus;\n}\n 800152a:\t0fc0 \tlsrs\tr0, r0, #31\n 800152c:\t4770 \tbx\tlr\n\n0800152e :\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n /* set the intermediate state before moving the ADC voltage regulator \n from enable state to disable state or from disable state to enable state */\n ADCx->CR &= ~(ADC_CR_ADVREGEN);\n 800152e:\t6883 \tldr\tr3, [r0, #8]\n 8001530:\tf023 5340 \tbic.w\tr3, r3, #805306368\t; 0x30000000\n 8001534:\t6083 \tstr\tr3, [r0, #8]\n \n if (NewState != DISABLE)\n {\n /* Set the ADVREGEN bit 0 */\n ADCx->CR |= ADC_CR_ADVREGEN_0;\n 8001536:\t6883 \tldr\tr3, [r0, #8]\n if (NewState != DISABLE)\n 8001538:\tb119 \tcbz\tr1, 8001542 \n ADCx->CR |= ADC_CR_ADVREGEN_0;\n 800153a:\tf043 5380 \torr.w\tr3, r3, #268435456\t; 0x10000000\n }\n else\n {\n /* Set the ADVREGEN bit 1 */\n ADCx->CR |=ADC_CR_ADVREGEN_1;\n 800153e:\t6083 \tstr\tr3, [r0, #8]\n }\n}\n 8001540:\t4770 \tbx\tlr\n ADCx->CR |=ADC_CR_ADVREGEN_1;\n 8001542:\tf043 5300 \torr.w\tr3, r3, #536870912\t; 0x20000000\n 8001546:\te7fa \tb.n\t800153e \n\n08001548 :\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\n assert_param(IS_ADC_SAMPLE_TIME(ADC_SampleTime));\n\n /* Regular sequence configuration */\n /* For Rank 1 to 4 */\n if (Rank < 5)\n 8001548:\t2a04 \tcmp\tr2, #4\n{\n 800154a:\tb530 \tpush\t{r4, r5, lr}\n if (Rank < 5)\n 800154c:\td81c \tbhi.n\t8001588 \n {\n /* Get the old register value */\n tmpreg1 = ADCx->SQR1;\n /* Calculate the mask to clear */\n tmpreg2 = 0x1F << (6 * (Rank ));\n 800154e:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n tmpreg1 = ADCx->SQR1;\n 8001552:\t6b04 \tldr\tr4, [r0, #48]\t; 0x30\n tmpreg2 = 0x1F << (6 * (Rank ));\n 8001554:\t0052 \tlsls\tr2, r2, #1\n 8001556:\t251f \tmovs\tr5, #31\n 8001558:\t4095 \tlsls\tr5, r2\n /* Clear the old SQx bits for the selected rank */\n tmpreg1 &= ~tmpreg2;\n 800155a:\tea24 0405 \tbic.w\tr4, r4, r5\n /* Calculate the mask to set */\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank));\n 800155e:\tfa01 f202 \tlsl.w\tr2, r1, r2\n /* Set the SQx bits for the selected rank */\n tmpreg1 |= tmpreg2;\n 8001562:\t4322 \torrs\tr2, r4\n /* Store the new register value */\n ADCx->SQR1 = tmpreg1;\n 8001564:\t6302 \tstr\tr2, [r0, #48]\t; 0x30\n ADCx->SQR4 = tmpreg1;\n }\n\n /* Channel sampling configuration */\n /* if ADC_Channel_10 ... ADC_Channel_18 is selected */\n if (ADC_Channel > ADC_Channel_9)\n 8001566:\t2909 \tcmp\tr1, #9\n 8001568:\td939 \tbls.n\t80015de \n {\n /* Get the old register value */\n tmpreg1 = ADCx->SMPR2;\n /* Calculate the mask to clear */\n tmpreg2 = ADC_SMPR2_SMP10 << (3 * (ADC_Channel - 10));\n 800156a:\t390a \tsubs\tr1, #10\n tmpreg1 = ADCx->SMPR2;\n 800156c:\t6982 \tldr\tr2, [r0, #24]\n /* Clear the old channel sample time */\n\tADCx->SMPR2 &= ~tmpreg2;\n 800156e:\t6982 \tldr\tr2, [r0, #24]\n tmpreg2 = ADC_SMPR2_SMP10 << (3 * (ADC_Channel - 10));\n 8001570:\teb01 0141 \tadd.w\tr1, r1, r1, lsl #1\n 8001574:\t2407 \tmovs\tr4, #7\n 8001576:\t408c \tlsls\tr4, r1\n\tADCx->SMPR2 &= ~tmpreg2;\n 8001578:\tea22 0204 \tbic.w\tr2, r2, r4\n 800157c:\t6182 \tstr\tr2, [r0, #24]\n /* Calculate the mask to set */\n\tADCx->SMPR2 |= (uint32_t)ADC_SampleTime << (3 * (ADC_Channel - 10));\n 800157e:\t6982 \tldr\tr2, [r0, #24]\n 8001580:\t408b \tlsls\tr3, r1\n 8001582:\t4313 \torrs\tr3, r2\n 8001584:\t6183 \tstr\tr3, [r0, #24]\n /* Clear the old channel sample time */\n\tADCx->SMPR1 &= ~tmpreg2;\n /* Calculate the mask to set */\n\tADCx->SMPR1 |= (uint32_t)ADC_SampleTime << (3 * (ADC_Channel));\n }\n}\n 8001586:\tbd30 \tpop\t{r4, r5, pc}\n else if (Rank < 10)\n 8001588:\t2a09 \tcmp\tr2, #9\n 800158a:\td80c \tbhi.n\t80015a6 \n tmpreg2 = ADC_SQR2_SQ5 << (6 * (Rank - 5));\n 800158c:\t2406 \tmovs\tr4, #6\n 800158e:\t3a05 \tsubs\tr2, #5\n 8001590:\t4362 \tmuls\tr2, r4\n tmpreg1 = ADCx->SQR2;\n 8001592:\t6b45 \tldr\tr5, [r0, #52]\t; 0x34\n tmpreg2 = ADC_SQR2_SQ5 << (6 * (Rank - 5));\n 8001594:\t241f \tmovs\tr4, #31\n 8001596:\t4094 \tlsls\tr4, r2\n tmpreg1 &= ~tmpreg2;\n 8001598:\tea25 0404 \tbic.w\tr4, r5, r4\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 5));\n 800159c:\tfa01 f202 \tlsl.w\tr2, r1, r2\n tmpreg1 |= tmpreg2;\n 80015a0:\t4322 \torrs\tr2, r4\n ADCx->SQR2 = tmpreg1;\n 80015a2:\t6342 \tstr\tr2, [r0, #52]\t; 0x34\n 80015a4:\te7df \tb.n\t8001566 \n else if (Rank < 15)\n 80015a6:\t2a0e \tcmp\tr2, #14\n 80015a8:\tf04f 0406 \tmov.w\tr4, #6\n 80015ac:\td80b \tbhi.n\t80015c6 \n tmpreg2 = ADC_SQR3_SQ10 << (6 * (Rank - 10));\n 80015ae:\t3a0a \tsubs\tr2, #10\n 80015b0:\t4362 \tmuls\tr2, r4\n tmpreg1 = ADCx->SQR3;\n 80015b2:\t6b85 \tldr\tr5, [r0, #56]\t; 0x38\n tmpreg2 = ADC_SQR3_SQ10 << (6 * (Rank - 10));\n 80015b4:\t241f \tmovs\tr4, #31\n 80015b6:\t4094 \tlsls\tr4, r2\n tmpreg1 &= ~tmpreg2;\n 80015b8:\tea25 0404 \tbic.w\tr4, r5, r4\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 10));\n 80015bc:\tfa01 f202 \tlsl.w\tr2, r1, r2\n tmpreg1 |= tmpreg2;\n 80015c0:\t4322 \torrs\tr2, r4\n ADCx->SQR3 = tmpreg1;\n 80015c2:\t6382 \tstr\tr2, [r0, #56]\t; 0x38\n 80015c4:\te7cf \tb.n\t8001566 \n tmpreg2 = ADC_SQR3_SQ15 << (6 * (Rank - 15));\n 80015c6:\t3a0f \tsubs\tr2, #15\n 80015c8:\t4362 \tmuls\tr2, r4\n tmpreg1 = ADCx->SQR4;\n 80015ca:\t6bc5 \tldr\tr5, [r0, #60]\t; 0x3c\n tmpreg2 = ADC_SQR3_SQ15 << (6 * (Rank - 15));\n 80015cc:\t241f \tmovs\tr4, #31\n 80015ce:\t4094 \tlsls\tr4, r2\n tmpreg1 &= ~tmpreg2;\n 80015d0:\tea25 0404 \tbic.w\tr4, r5, r4\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 15));\n 80015d4:\tfa01 f202 \tlsl.w\tr2, r1, r2\n tmpreg1 |= tmpreg2;\n 80015d8:\t4322 \torrs\tr2, r4\n ADCx->SQR4 = tmpreg1;\n 80015da:\t63c2 \tstr\tr2, [r0, #60]\t; 0x3c\n 80015dc:\te7c3 \tb.n\t8001566 \n tmpreg2 = ADC_SMPR1_SMP1 << (3 * (ADC_Channel - 1));\n 80015de:\t3901 \tsubs\tr1, #1\n tmpreg1 = ADCx->SMPR1;\n 80015e0:\t6942 \tldr\tr2, [r0, #20]\n\tADCx->SMPR1 &= ~tmpreg2;\n 80015e2:\t6942 \tldr\tr2, [r0, #20]\n tmpreg2 = ADC_SMPR1_SMP1 << (3 * (ADC_Channel - 1));\n 80015e4:\teb01 0141 \tadd.w\tr1, r1, r1, lsl #1\n 80015e8:\t2438 \tmovs\tr4, #56\t; 0x38\n 80015ea:\t408c \tlsls\tr4, r1\n\tADCx->SMPR1 &= ~tmpreg2;\n 80015ec:\tea22 0204 \tbic.w\tr2, r2, r4\n 80015f0:\t6142 \tstr\tr2, [r0, #20]\n\tADCx->SMPR1 |= (uint32_t)ADC_SampleTime << (3 * (ADC_Channel));\n 80015f2:\t6942 \tldr\tr2, [r0, #20]\n 80015f4:\t3103 \tadds\tr1, #3\n 80015f6:\tfa03 f101 \tlsl.w\tr1, r3, r1\n 80015fa:\t4311 \torrs\tr1, r2\n 80015fc:\t6141 \tstr\tr1, [r0, #20]\n}\n 80015fe:\te7c2 \tb.n\t8001586 \n\n08001600 :\n{\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n\n /* Set the ADSTART bit */\n ADCx->CR |= ADC_CR_ADSTART;\n 8001600:\t6883 \tldr\tr3, [r0, #8]\n 8001602:\tf043 0304 \torr.w\tr3, r3, #4\n 8001606:\t6083 \tstr\tr3, [r0, #8]\n}\n 8001608:\t4770 \tbx\tlr\n\n0800160a :\nuint16_t ADC_GetConversionValue(ADC_TypeDef* ADCx)\n{\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n /* Return the selected ADC conversion value */\n return (uint16_t) ADCx->DR;\n 800160a:\t6c00 \tldr\tr0, [r0, #64]\t; 0x40\n}\n 800160c:\tb280 \tuxth\tr0, r0\n 800160e:\t4770 \tbx\tlr\n\n08001610 :\n assert_param(IS_ADC_DMA_PERIPH(ADCx));\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n if (NewState != DISABLE)\n {\n /* Enable the selected ADC DMA request */\n ADCx->CFGR |= ADC_CFGR_DMAEN;\n 8001610:\t68c3 \tldr\tr3, [r0, #12]\n if (NewState != DISABLE)\n 8001612:\tb119 \tcbz\tr1, 800161c \n ADCx->CFGR |= ADC_CFGR_DMAEN;\n 8001614:\tf043 0301 \torr.w\tr3, r3, #1\n }\n else\n {\n /* Disable the selected ADC DMA request */\n ADCx->CFGR &= ~(uint32_t)ADC_CFGR_DMAEN;\n 8001618:\t60c3 \tstr\tr3, [r0, #12]\n }\n}\n 800161a:\t4770 \tbx\tlr\n ADCx->CFGR &= ~(uint32_t)ADC_CFGR_DMAEN;\n 800161c:\tf023 0301 \tbic.w\tr3, r3, #1\n 8001620:\te7fa \tb.n\t8001618 \n\n08001622 :\n /* Check the parameters */\n assert_param(IS_ADC_DMA_PERIPH(ADCx));\n assert_param(IS_ADC_DMA_MODE(ADC_DMAMode));\n\n /* Set or reset the DMACFG bit */\n ADCx->CFGR &= ~(uint32_t)ADC_CFGR_DMACFG;\n 8001622:\t68c2 \tldr\tr2, [r0, #12]\n 8001624:\tf022 0202 \tbic.w\tr2, r2, #2\n 8001628:\t60c2 \tstr\tr2, [r0, #12]\n ADCx->CFGR |= ADC_DMAMode;\n 800162a:\t68c3 \tldr\tr3, [r0, #12]\n 800162c:\t4319 \torrs\tr1, r3\n 800162e:\t60c1 \tstr\tr1, [r0, #12]\n}\n 8001630:\t4770 \tbx\tlr\n\n08001632 :\n /* Check the parameters */\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\n assert_param(IS_ADC_GET_FLAG(ADC_FLAG));\n\n /* Check the status of the specified ADC flag */\n if ((ADCx->ISR & ADC_FLAG) != (uint32_t)RESET)\n 8001632:\t6803 \tldr\tr3, [r0, #0]\n 8001634:\t420b \ttst\tr3, r1\n /* ADC_FLAG is reset */\n bitstatus = RESET;\n }\n /* Return the ADC_FLAG status */\n return bitstatus;\n}\n 8001636:\tbf14 \tite\tne\n 8001638:\t2001 \tmovne\tr0, #1\n 800163a:\t2000 \tmoveq\tr0, #0\n 800163c:\t4770 \tbx\tlr\n\n0800163e :\n * @param DAC_InitStruct: pointer to a DAC_InitTypeDef structure that\n * contains the configuration information for the specified DAC channel.\n * @retval None\n */\nvoid DAC_Init(DAC_TypeDef* DACx, uint32_t DAC_Channel, DAC_InitTypeDef* DAC_InitStruct)\n{\n 800163e:\tb530 \tpush\t{r4, r5, lr}\n\n/*---------------------------- DAC CR Configuration --------------------------*/\n /* Get the DAC CR value */\n tmpreg1 = DACx->CR;\n /* Clear BOFFx, TENx, TSELx, WAVEx and MAMPx bits */\n tmpreg1 &= ~(CR_CLEAR_MASK << DAC_Channel);\n 8001640:\tf640 73fe \tmovw\tr3, #4094\t; 0xffe\n tmpreg1 = DACx->CR;\n 8001644:\t6804 \tldr\tr4, [r0, #0]\n tmpreg1 &= ~(CR_CLEAR_MASK << DAC_Channel);\n 8001646:\t408b \tlsls\tr3, r1\n 8001648:\tea24 0403 \tbic.w\tr4, r4, r3\n \n /* Set TSELx and TENx bits according to DAC_Trigger value */\n /* Set WAVEx bits according to DAC_WaveGeneration value */\n /* Set MAMPx bits according to DAC_LFSRUnmask_TriangleAmplitude value */ \n /* Set BOFFx OUTENx bit according to DAC_Buffer_Switch value */ \n tmpreg2 = (DAC_InitStruct->DAC_Trigger | DAC_InitStruct->DAC_WaveGeneration |\n 800164c:\te9d2 3500 \tldrd\tr3, r5, [r2]\n 8001650:\t432b \torrs\tr3, r5\n 8001652:\t6895 \tldr\tr5, [r2, #8]\n 8001654:\t68d2 \tldr\tr2, [r2, #12]\n 8001656:\t432b \torrs\tr3, r5\n 8001658:\t4313 \torrs\tr3, r2\n DAC_InitStruct->DAC_LFSRUnmask_TriangleAmplitude | DAC_InitStruct->DAC_Buffer_Switch); \n \n /* Calculate CR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << DAC_Channel;\n 800165a:\tfa03 f101 \tlsl.w\tr1, r3, r1\n 800165e:\t4321 \torrs\tr1, r4\n /* Write to DAC CR */\n DACx->CR = tmpreg1;\n 8001660:\t6001 \tstr\tr1, [r0, #0]\n}\n 8001662:\tbd30 \tpop\t{r4, r5, pc}\n\n08001664 :\n */\nvoid DAC_StructInit(DAC_InitTypeDef* DAC_InitStruct)\n{\n/*--------------- Reset DAC init structure parameters values -----------------*/\n /* Initialize the DAC_Trigger member */\n DAC_InitStruct->DAC_Trigger = DAC_Trigger_None;\n 8001664:\t2300 \tmovs\tr3, #0\n /* Initialize the DAC_WaveGeneration member */\n DAC_InitStruct->DAC_WaveGeneration = DAC_WaveGeneration_None;\n 8001666:\te9c0 3300 \tstrd\tr3, r3, [r0]\n /* Initialize the DAC_LFSRUnmask_TriangleAmplitude member */\n DAC_InitStruct->DAC_LFSRUnmask_TriangleAmplitude = DAC_LFSRUnmask_Bit0;\n 800166a:\t6083 \tstr\tr3, [r0, #8]\n /* Initialize the DAC_Buffer_Switch member */\n DAC_InitStruct->DAC_Buffer_Switch = DAC_BufferSwitch_Enable;\n 800166c:\t2302 \tmovs\tr3, #2\n 800166e:\t60c3 \tstr\tr3, [r0, #12]\n}\n 8001670:\t4770 \tbx\tlr\n\n08001672 :\n /* Check the parameters */\n assert_param(IS_DAC_ALL_PERIPH(DACx));\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n if (NewState != DISABLE)\n 8001672:\t2301 \tmovs\tr3, #1\n 8001674:\tfa03 f101 \tlsl.w\tr1, r3, r1\n {\n /* Enable the selected DAC channel */\n DACx->CR |= (DAC_CR_EN1 << DAC_Channel);\n 8001678:\t6803 \tldr\tr3, [r0, #0]\n if (NewState != DISABLE)\n 800167a:\tb112 \tcbz\tr2, 8001682 \n DACx->CR |= (DAC_CR_EN1 << DAC_Channel);\n 800167c:\t4319 \torrs\tr1, r3\n }\n else\n {\n /* Disable the selected DAC channel */\n DACx->CR &= (~(DAC_CR_EN1 << DAC_Channel));\n 800167e:\t6001 \tstr\tr1, [r0, #0]\n }\n}\n 8001680:\t4770 \tbx\tlr\n DACx->CR &= (~(DAC_CR_EN1 << DAC_Channel));\n 8001682:\tea23 0101 \tbic.w\tr1, r3, r1\n 8001686:\te7fa \tb.n\t800167e \n\n08001688 :\n * @arg DAC_Align_12b_R: 12bit right data alignment selected\n * @param Data: Data to be loaded in the selected data holding register.\n * @retval None\n */\nvoid DAC_SetChannel1Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data)\n{ \n 8001688:\tb082 \tsub\tsp, #8\n __IO uint32_t tmp = 0;\n 800168a:\t2300 \tmovs\tr3, #0\n 800168c:\t9301 \tstr\tr3, [sp, #4]\n /* Check the parameters */\n assert_param(IS_DAC_ALL_PERIPH(DACx));\n assert_param(IS_DAC_ALIGN(DAC_Align));\n assert_param(IS_DAC_DATA(Data));\n \n tmp = (uint32_t)DACx; \n 800168e:\t9001 \tstr\tr0, [sp, #4]\n tmp += DHR12R1_OFFSET + DAC_Align;\n 8001690:\t9b01 \tldr\tr3, [sp, #4]\n 8001692:\t3308 \tadds\tr3, #8\n 8001694:\t4419 \tadd\tr1, r3\n 8001696:\t9101 \tstr\tr1, [sp, #4]\n\n /* Set the DAC channel1 selected data holding register */\n *(__IO uint32_t *) tmp = Data;\n 8001698:\t9b01 \tldr\tr3, [sp, #4]\n 800169a:\t601a \tstr\tr2, [r3, #0]\n}\n 800169c:\tb002 \tadd\tsp, #8\n 800169e:\t4770 \tbx\tlr\n\n080016a0 :\n * @arg DAC_Align_12b_R: 12bit right data alignment selected\n * @param Data : Data to be loaded in the selected data holding register.\n * @retval None\n */\nvoid DAC_SetChannel2Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data)\n{\n 80016a0:\tb082 \tsub\tsp, #8\n __IO uint32_t tmp = 0;\n 80016a2:\t2300 \tmovs\tr3, #0\n 80016a4:\t9301 \tstr\tr3, [sp, #4]\n /* Check the parameters */\n assert_param(IS_DAC_LIST1_PERIPH(DACx));\n assert_param(IS_DAC_ALIGN(DAC_Align));\n assert_param(IS_DAC_DATA(Data));\n \n tmp = (uint32_t)DACx;\n 80016a6:\t9001 \tstr\tr0, [sp, #4]\n tmp += DHR12R2_OFFSET + DAC_Align;\n 80016a8:\t9b01 \tldr\tr3, [sp, #4]\n 80016aa:\t3314 \tadds\tr3, #20\n 80016ac:\t4419 \tadd\tr1, r3\n 80016ae:\t9101 \tstr\tr1, [sp, #4]\n\n /* Set the DAC channel2 selected data holding register */\n *(__IO uint32_t *)tmp = Data;\n 80016b0:\t9b01 \tldr\tr3, [sp, #4]\n 80016b2:\t601a \tstr\tr2, [r3, #0]\n}\n 80016b4:\tb002 \tadd\tsp, #8\n 80016b6:\t4770 \tbx\tlr\n\n080016b8 :\n /* Set MINC bit according to DMA_MemoryInc value */\n /* Set PSIZE bits according to DMA_PeripheralDataSize value */\n /* Set MSIZE bits according to DMA_MemoryDataSize value */\n /* Set PL bits according to DMA_Priority value */\n /* Set the MEM2MEM bit according to DMA_M2M value */\n tmpreg |= DMA_InitStruct->DMA_DIR | DMA_InitStruct->DMA_Mode |\n 80016b8:\t688b \tldr\tr3, [r1, #8]\n tmpreg = DMAy_Channelx->CCR;\n 80016ba:\t6802 \tldr\tr2, [r0, #0]\n{\n 80016bc:\tb510 \tpush\t{r4, lr}\n tmpreg |= DMA_InitStruct->DMA_DIR | DMA_InitStruct->DMA_Mode |\n 80016be:\t6a0c \tldr\tr4, [r1, #32]\n 80016c0:\t4323 \torrs\tr3, r4\n 80016c2:\t690c \tldr\tr4, [r1, #16]\n 80016c4:\t4323 \torrs\tr3, r4\n DMA_InitStruct->DMA_PeripheralInc | DMA_InitStruct->DMA_MemoryInc |\n 80016c6:\t694c \tldr\tr4, [r1, #20]\n 80016c8:\t4323 \torrs\tr3, r4\n 80016ca:\t698c \tldr\tr4, [r1, #24]\n 80016cc:\t4323 \torrs\tr3, r4\n DMA_InitStruct->DMA_PeripheralDataSize | DMA_InitStruct->DMA_MemoryDataSize |\n 80016ce:\t69cc \tldr\tr4, [r1, #28]\n 80016d0:\t4323 \torrs\tr3, r4\n 80016d2:\t6a4c \tldr\tr4, [r1, #36]\t; 0x24\n 80016d4:\t4323 \torrs\tr3, r4\n DMA_InitStruct->DMA_Priority | DMA_InitStruct->DMA_M2M;\n 80016d6:\t6a8c \tldr\tr4, [r1, #40]\t; 0x28\n tmpreg &= CCR_CLEAR_MASK;\n 80016d8:\tf422 42ff \tbic.w\tr2, r2, #32640\t; 0x7f80\n 80016dc:\tf022 0270 \tbic.w\tr2, r2, #112\t; 0x70\n DMA_InitStruct->DMA_Priority | DMA_InitStruct->DMA_M2M;\n 80016e0:\t4323 \torrs\tr3, r4\n tmpreg |= DMA_InitStruct->DMA_DIR | DMA_InitStruct->DMA_Mode |\n 80016e2:\t4313 \torrs\tr3, r2\n\n /* Write to DMAy Channelx CCR */\n DMAy_Channelx->CCR = tmpreg;\n 80016e4:\t6003 \tstr\tr3, [r0, #0]\n\n/*--------------------------- DMAy Channelx CNDTR Configuration --------------*/\n /* Write to DMAy Channelx CNDTR */\n DMAy_Channelx->CNDTR = DMA_InitStruct->DMA_BufferSize;\n 80016e6:\t898b \tldrh\tr3, [r1, #12]\n 80016e8:\t6043 \tstr\tr3, [r0, #4]\n\n/*--------------------------- DMAy Channelx CPAR Configuration ---------------*/\n /* Write to DMAy Channelx CPAR */\n DMAy_Channelx->CPAR = DMA_InitStruct->DMA_PeripheralBaseAddr;\n 80016ea:\t680b \tldr\tr3, [r1, #0]\n 80016ec:\t6083 \tstr\tr3, [r0, #8]\n\n/*--------------------------- DMAy Channelx CMAR Configuration ---------------*/\n /* Write to DMAy Channelx CMAR */\n DMAy_Channelx->CMAR = DMA_InitStruct->DMA_MemoryBaseAddr;\n 80016ee:\t684b \tldr\tr3, [r1, #4]\n 80016f0:\t60c3 \tstr\tr3, [r0, #12]\n}\n 80016f2:\tbd10 \tpop\t{r4, pc}\n\n080016f4 :\n */\nvoid DMA_StructInit(DMA_InitTypeDef* DMA_InitStruct)\n{\n/*-------------- Reset DMA init structure parameters values ------------------*/\n /* Initialize the DMA_PeripheralBaseAddr member */\n DMA_InitStruct->DMA_PeripheralBaseAddr = 0;\n 80016f4:\t2300 \tmovs\tr3, #0\n /* Initialize the DMA_MemoryBaseAddr member */\n DMA_InitStruct->DMA_MemoryBaseAddr = 0;\n 80016f6:\te9c0 3300 \tstrd\tr3, r3, [r0]\n /* Initialize the DMA_BufferSize member */\n DMA_InitStruct->DMA_BufferSize = 0;\n /* Initialize the DMA_PeripheralInc member */\n DMA_InitStruct->DMA_PeripheralInc = DMA_PeripheralInc_Disable;\n /* Initialize the DMA_MemoryInc member */\n DMA_InitStruct->DMA_MemoryInc = DMA_MemoryInc_Disable;\n 80016fa:\te9c0 3304 \tstrd\tr3, r3, [r0, #16]\n /* Initialize the DMA_PeripheralDataSize member */\n DMA_InitStruct->DMA_PeripheralDataSize = DMA_PeripheralDataSize_Byte;\n /* Initialize the DMA_MemoryDataSize member */\n DMA_InitStruct->DMA_MemoryDataSize = DMA_MemoryDataSize_Byte;\n 80016fe:\te9c0 3306 \tstrd\tr3, r3, [r0, #24]\n /* Initialize the DMA_Mode member */\n DMA_InitStruct->DMA_Mode = DMA_Mode_Normal;\n /* Initialize the DMA_Priority member */\n DMA_InitStruct->DMA_Priority = DMA_Priority_Low;\n 8001702:\te9c0 3308 \tstrd\tr3, r3, [r0, #32]\n DMA_InitStruct->DMA_DIR = DMA_DIR_PeripheralSRC;\n 8001706:\t6083 \tstr\tr3, [r0, #8]\n DMA_InitStruct->DMA_BufferSize = 0;\n 8001708:\t8183 \tstrh\tr3, [r0, #12]\n /* Initialize the DMA_M2M member */\n DMA_InitStruct->DMA_M2M = DMA_M2M_Disable;\n 800170a:\t6283 \tstr\tr3, [r0, #40]\t; 0x28\n}\n 800170c:\t4770 \tbx\tlr\n\n0800170e :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n if (NewState != DISABLE)\n {\n /* Enable the selected DMAy Channelx */\n DMAy_Channelx->CCR |= DMA_CCR_EN;\n 800170e:\t6803 \tldr\tr3, [r0, #0]\n if (NewState != DISABLE)\n 8001710:\tb119 \tcbz\tr1, 800171a \n DMAy_Channelx->CCR |= DMA_CCR_EN;\n 8001712:\tf043 0301 \torr.w\tr3, r3, #1\n }\n else\n {\n /* Disable the selected DMAy Channelx */\n DMAy_Channelx->CCR &= (uint16_t)(~DMA_CCR_EN);\n 8001716:\t6003 \tstr\tr3, [r0, #0]\n }\n}\n 8001718:\t4770 \tbx\tlr\n DMAy_Channelx->CCR &= (uint16_t)(~DMA_CCR_EN);\n 800171a:\tf023 0301 \tbic.w\tr3, r3, #1\n 800171e:\t041b \tlsls\tr3, r3, #16\n 8001720:\t0c1b \tlsrs\tr3, r3, #16\n 8001722:\te7f8 \tb.n\t8001716 \n\n08001724 :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n \n if (NewState != DISABLE)\n {\n /* Enable the selected DMA interrupts */\n DMAy_Channelx->CCR |= DMA_IT;\n 8001724:\t6803 \tldr\tr3, [r0, #0]\n if (NewState != DISABLE)\n 8001726:\tb112 \tcbz\tr2, 800172e \n DMAy_Channelx->CCR |= DMA_IT;\n 8001728:\t4319 \torrs\tr1, r3\n }\n else\n {\n /* Disable the selected DMA interrupts */\n DMAy_Channelx->CCR &= ~DMA_IT;\n 800172a:\t6001 \tstr\tr1, [r0, #0]\n }\n}\n 800172c:\t4770 \tbx\tlr\n DMAy_Channelx->CCR &= ~DMA_IT;\n 800172e:\tea23 0101 \tbic.w\tr1, r3, r1\n 8001732:\te7fa \tb.n\t800172a \n\n08001734 :\n \n /* Check the parameters */\n assert_param(IS_DMA_GET_FLAG(DMAy_FLAG));\n\n /* Calculate the used DMAy */\n if ((DMAy_FLAG & FLAG_Mask) != (uint32_t)RESET)\n 8001734:\t00c3 \tlsls\tr3, r0, #3\n {\n /* Get DMA2 ISR register value */\n tmpreg = DMA2->ISR ;\n 8001736:\tbf4c \tite\tmi\n 8001738:\t4b03 \tldrmi\tr3, [pc, #12]\t; (8001748 )\n }\n else\n {\n /* Get DMA1 ISR register value */\n tmpreg = DMA1->ISR ;\n 800173a:\t4b04 \tldrpl\tr3, [pc, #16]\t; (800174c )\n 800173c:\t681b \tldr\tr3, [r3, #0]\n }\n\n /* Check the status of the specified DMAy flag */\n if ((tmpreg & DMAy_FLAG) != (uint32_t)RESET)\n 800173e:\t4203 \ttst\tr3, r0\n bitstatus = RESET;\n }\n \n /* Return the DMAy_FLAG status */\n return bitstatus;\n}\n 8001740:\tbf14 \tite\tne\n 8001742:\t2001 \tmovne\tr0, #1\n 8001744:\t2000 \tmoveq\tr0, #0\n 8001746:\t4770 \tbx\tlr\n 8001748:\t40020400 \t.word\t0x40020400\n 800174c:\t40020000 \t.word\t0x40020000\n\n08001750 :\n{\n /* Check the parameters */\n assert_param(IS_DMA_CLEAR_FLAG(DMAy_FLAG));\n\n/* Calculate the used DMAy */\n if ((DMAy_FLAG & FLAG_Mask) != (uint32_t)RESET)\n 8001750:\t00c3 \tlsls\tr3, r0, #3\n {\n /* Clear the selected DMAy flags */\n DMA2->IFCR = DMAy_FLAG;\n 8001752:\tbf4c \tite\tmi\n 8001754:\t4b01 \tldrmi\tr3, [pc, #4]\t; (800175c )\n }\n else\n {\n /* Clear the selected DMAy flags */\n DMA1->IFCR = DMAy_FLAG;\n 8001756:\t4b02 \tldrpl\tr3, [pc, #8]\t; (8001760 )\n 8001758:\t6058 \tstr\tr0, [r3, #4]\n }\n}\n 800175a:\t4770 \tbx\tlr\n 800175c:\t40020400 \t.word\t0x40020400\n 8001760:\t40020000 \t.word\t0x40020000\n\n08001764 :\n 8001764:\tf7ff bfe6 \tb.w\t8001734 \n\n08001768 :\n 8001768:\tf7ff bff2 \tb.w\t8001750 \n\n0800176c :\n * GPIO_Pin_0->GPIO_Pin_2, GPIO_Pin_4, GPIO_Pin_6, GPIO_Pin_9 \n * and GPIO_Pin_10 for GPIOF.\n * @retval None\n */\nvoid GPIO_Init(GPIO_TypeDef* GPIOx, GPIO_InitTypeDef* GPIO_InitStruct)\n{ \n 800176c:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n assert_param(IS_GPIO_MODE(GPIO_InitStruct->GPIO_Mode));\n assert_param(IS_GPIO_PUPD(GPIO_InitStruct->GPIO_PuPd));\n\n /*-------------------------- Configure the port pins -----------------------*/\n /*-- GPIO Mode Configuration --*/\n for (pinpos = 0x00; pinpos < 0x10; pinpos++)\n 8001770:\t2200 \tmovs\tr2, #0\n {\n pos = ((uint32_t)0x01) << pinpos;\n 8001772:\t2601 \tmovs\tr6, #1\n 8001774:\t2503 \tmovs\tr5, #3\n\n /* Get the port pins position */\n currentpin = (GPIO_InitStruct->GPIO_Pin) & pos;\n 8001776:\t680b \tldr\tr3, [r1, #0]\n pos = ((uint32_t)0x01) << pinpos;\n 8001778:\tfa06 fe02 \tlsl.w\tlr, r6, r2\n\n if (currentpin == pos)\n 800177c:\tea3e 0303 \tbics.w\tr3, lr, r3\n 8001780:\td131 \tbne.n\t80017e6 \n {\n if ((GPIO_InitStruct->GPIO_Mode == GPIO_Mode_OUT) || (GPIO_InitStruct->GPIO_Mode == GPIO_Mode_AF))\n 8001782:\t790c \tldrb\tr4, [r1, #4]\n 8001784:\t0057 \tlsls\tr7, r2, #1\n 8001786:\t1e63 \tsubs\tr3, r4, #1\n 8001788:\tfa05 fc07 \tlsl.w\tip, r5, r7\n 800178c:\t2b01 \tcmp\tr3, #1\n 800178e:\tea6f 0c0c \tmvn.w\tip, ip\n 8001792:\td817 \tbhi.n\t80017c4 \n {\n /* Check Speed mode parameters */\n assert_param(IS_GPIO_SPEED(GPIO_InitStruct->GPIO_Speed));\n\n /* Speed mode configuration */\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDER_OSPEEDR0 << (pinpos * 2));\n 8001794:\t6883 \tldr\tr3, [r0, #8]\n 8001796:\tea03 030c \tand.w\tr3, r3, ip\n 800179a:\t6083 \tstr\tr3, [r0, #8]\n GPIOx->OSPEEDR |= ((uint32_t)(GPIO_InitStruct->GPIO_Speed) << (pinpos * 2));\n 800179c:\t794b \tldrb\tr3, [r1, #5]\n 800179e:\tf8d0 8008 \tldr.w\tr8, [r0, #8]\n 80017a2:\t40bb \tlsls\tr3, r7\n 80017a4:\tea43 0308 \torr.w\tr3, r3, r8\n 80017a8:\t6083 \tstr\tr3, [r0, #8]\n\n /* Check Output mode parameters */\n assert_param(IS_GPIO_OTYPE(GPIO_InitStruct->GPIO_OType));\n\n /* Output mode configuration */\n GPIOx->OTYPER &= ~((GPIO_OTYPER_OT_0) << ((uint16_t)pinpos));\n 80017aa:\t8883 \tldrh\tr3, [r0, #4]\n 80017ac:\tb29b \tuxth\tr3, r3\n 80017ae:\tea23 030e \tbic.w\tr3, r3, lr\n 80017b2:\t8083 \tstrh\tr3, [r0, #4]\n GPIOx->OTYPER |= (uint16_t)(((uint16_t)GPIO_InitStruct->GPIO_OType) << ((uint16_t)pinpos));\n 80017b4:\t798b \tldrb\tr3, [r1, #6]\n 80017b6:\tf8b0 e004 \tldrh.w\tlr, [r0, #4]\n 80017ba:\t4093 \tlsls\tr3, r2\n 80017bc:\tea43 030e \torr.w\tr3, r3, lr\n 80017c0:\tb29b \tuxth\tr3, r3\n 80017c2:\t8083 \tstrh\tr3, [r0, #4]\n }\n \n GPIOx->MODER &= ~(GPIO_MODER_MODER0 << (pinpos * 2));\n 80017c4:\t6803 \tldr\tr3, [r0, #0]\n 80017c6:\tea03 030c \tand.w\tr3, r3, ip\n 80017ca:\t6003 \tstr\tr3, [r0, #0]\n\n GPIOx->MODER |= (((uint32_t)GPIO_InitStruct->GPIO_Mode) << (pinpos * 2));\n 80017cc:\t6803 \tldr\tr3, [r0, #0]\n 80017ce:\t40bc \tlsls\tr4, r7\n 80017d0:\t431c \torrs\tr4, r3\n 80017d2:\t6004 \tstr\tr4, [r0, #0]\n\n /* Use temporary variable to update PUPDR register configuration, to avoid \n unexpected transition in the GPIO pin configuration. */\n tmpreg = GPIOx->PUPDR;\n 80017d4:\t68c3 \tldr\tr3, [r0, #12]\n tmpreg &= ~(GPIO_PUPDR_PUPDR0 << ((uint16_t)pinpos * 2));\n 80017d6:\tfa05 f407 \tlsl.w\tr4, r5, r7\n 80017da:\tea23 0404 \tbic.w\tr4, r3, r4\n tmpreg |= (((uint32_t)GPIO_InitStruct->GPIO_PuPd) << (pinpos * 2));\n 80017de:\t79cb \tldrb\tr3, [r1, #7]\n 80017e0:\t40bb \tlsls\tr3, r7\n 80017e2:\t4323 \torrs\tr3, r4\n GPIOx->PUPDR = tmpreg;\n 80017e4:\t60c3 \tstr\tr3, [r0, #12]\n for (pinpos = 0x00; pinpos < 0x10; pinpos++)\n 80017e6:\t3201 \tadds\tr2, #1\n 80017e8:\t2a10 \tcmp\tr2, #16\n 80017ea:\td1c4 \tbne.n\t8001776 \n }\n }\n}\n 80017ec:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n\n080017f0 :\n */\nvoid GPIO_StructInit(GPIO_InitTypeDef* GPIO_InitStruct)\n{\n /* Reset GPIO init structure parameters values */\n GPIO_InitStruct->GPIO_Pin = GPIO_Pin_All;\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_IN;\n 80017f0:\tf64f 72ff \tmovw\tr2, #65535\t; 0xffff\n 80017f4:\tf44f 7300 \tmov.w\tr3, #512\t; 0x200\n 80017f8:\te9c0 2300 \tstrd\tr2, r3, [r0]\n GPIO_InitStruct->GPIO_Speed = GPIO_Speed_2MHz;\n GPIO_InitStruct->GPIO_OType = GPIO_OType_PP;\n GPIO_InitStruct->GPIO_PuPd = GPIO_PuPd_NOPULL;\n}\n 80017fc:\t4770 \tbx\tlr\n\n080017fe :\n \n /* Check the parameters */\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\n assert_param(IS_GET_GPIO_PIN(GPIO_Pin));\n\n if ((GPIOx->IDR & GPIO_Pin) != (uint32_t)Bit_RESET)\n 80017fe:\t8a03 \tldrh\tr3, [r0, #16]\n 8001800:\t4219 \ttst\tr1, r3\n else\n {\n bitstatus = (uint8_t)Bit_RESET;\n }\n return bitstatus;\n}\n 8001802:\tbf14 \tite\tne\n 8001804:\t2001 \tmovne\tr0, #1\n 8001806:\t2000 \tmoveq\tr0, #0\n 8001808:\t4770 \tbx\tlr\n\t...\n\n0800180c :\n{\n /* Check the parameters */\n assert_param(IS_NVIC_PRIORITY_GROUP(NVIC_PriorityGroup));\n \n /* Set the PRIGROUP[10:8] bits according to NVIC_PriorityGroup value */\n SCB->AIRCR = AIRCR_VECTKEY_MASK | NVIC_PriorityGroup;\n 800180c:\t4b03 \tldr\tr3, [pc, #12]\t; (800181c )\n 800180e:\tf040 60bf \torr.w\tr0, r0, #100139008\t; 0x5f80000\n 8001812:\tf440 3000 \torr.w\tr0, r0, #131072\t; 0x20000\n 8001816:\t60d8 \tstr\tr0, [r3, #12]\n}\n 8001818:\t4770 \tbx\tlr\n 800181a:\tbf00 \tnop\n 800181c:\te000ed00 \t.word\t0xe000ed00\n\n08001820 :\n * @param NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains\n * the configuration information for the specified NVIC peripheral.\n * @retval None\n */\nvoid NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)\n{\n 8001820:\tb570 \tpush\t{r4, r5, r6, lr}\n 8001822:\t7801 \tldrb\tr1, [r0, #0]\n 8001824:\t2501 \tmovs\tr5, #1\n 8001826:\tf001 031f \tand.w\tr3, r1, #31\n 800182a:\t409d \tlsls\tr5, r3\n /* Check the parameters */\n assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority)); \n assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));\n \n if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)\n 800182c:\t78c3 \tldrb\tr3, [r0, #3]\n 800182e:\t094c \tlsrs\tr4, r1, #5\n 8001830:\tb1c3 \tcbz\tr3, 8001864 \n {\n /* Compute the Corresponding IRQ Priority --------------------------------*/ \n tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;\n 8001832:\t4b0f \tldr\tr3, [pc, #60]\t; (8001870 )\n 8001834:\t68da \tldr\tr2, [r3, #12]\n tmppre = (0x4 - tmppriority);\n tmpsub = tmpsub >> tmppriority;\n\n tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;\n 8001836:\t7843 \tldrb\tr3, [r0, #1]\n tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;\n 8001838:\t43d2 \tmvns\tr2, r2\n 800183a:\tf3c2 2202 \tubfx\tr2, r2, #8, #3\n tmppre = (0x4 - tmppriority);\n 800183e:\tf1c2 0604 \trsb\tr6, r2, #4\n tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;\n 8001842:\tfa03 f606 \tlsl.w\tr6, r3, r6\n tmppriority |= NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;\n 8001846:\t7883 \tldrb\tr3, [r0, #2]\n tmpsub = tmpsub >> tmppriority;\n 8001848:\t200f \tmovs\tr0, #15\n 800184a:\tfa20 f202 \tlsr.w\tr2, r0, r2\n tmppriority |= NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;\n 800184e:\t4013 \tands\tr3, r2\n tmppriority = tmppriority << 0x04;\n \n NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;\n 8001850:\t4a08 \tldr\tr2, [pc, #32]\t; (8001874 )\n tmppriority |= NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;\n 8001852:\t4333 \torrs\tr3, r6\n tmppriority = tmppriority << 0x04;\n 8001854:\t011b \tlsls\tr3, r3, #4\n NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;\n 8001856:\t4411 \tadd\tr1, r2\n 8001858:\tb2db \tuxtb\tr3, r3\n 800185a:\tf881 3300 \tstrb.w\tr3, [r1, #768]\t; 0x300\n \n /* Enable the Selected IRQ Channels --------------------------------------*/\n NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =\n 800185e:\tf842 5024 \tstr.w\tr5, [r2, r4, lsl #2]\n {\n /* Disable the Selected IRQ Channels -------------------------------------*/\n NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =\n (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);\n }\n}\n 8001862:\tbd70 \tpop\t{r4, r5, r6, pc}\n NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =\n 8001864:\t4b03 \tldr\tr3, [pc, #12]\t; (8001874 )\n 8001866:\t3420 \tadds\tr4, #32\n 8001868:\tf843 5024 \tstr.w\tr5, [r3, r4, lsl #2]\n}\n 800186c:\te7f9 \tb.n\t8001862 \n 800186e:\tbf00 \tnop\n 8001870:\te000ed00 \t.word\t0xe000ed00\n 8001874:\te000e100 \t.word\t0xe000e100\n\n08001878 :\n assert_param(IS_RCC_ADCCLK(RCC_PLLCLK));\n\n tmp = (RCC_PLLCLK >> 28);\n \n /* Clears ADCPRE34 bits */\n if (tmp != 0)\n 8001878:\t0f03 \tlsrs\tr3, r0, #28\n 800187a:\t4b06 \tldr\tr3, [pc, #24]\t; (8001894 )\n {\n RCC->CFGR2 &= ~RCC_CFGR2_ADCPRE34;\n 800187c:\t6ada \tldr\tr2, [r3, #44]\t; 0x2c\n 800187e:\tbf14 \tite\tne\n 8001880:\tf422 5278 \tbicne.w\tr2, r2, #15872\t; 0x3e00\n }\n /* Clears ADCPRE12 bits */\n else\n {\n RCC->CFGR2 &= ~RCC_CFGR2_ADCPRE12;\n 8001884:\tf422 72f8 \tbiceq.w\tr2, r2, #496\t; 0x1f0\n 8001888:\t62da \tstr\tr2, [r3, #44]\t; 0x2c\n }\n /* Set ADCPRE bits according to RCC_PLLCLK value */\n RCC->CFGR2 |= RCC_PLLCLK;\n 800188a:\t6ada \tldr\tr2, [r3, #44]\t; 0x2c\n 800188c:\t4310 \torrs\tr0, r2\n 800188e:\t62d8 \tstr\tr0, [r3, #44]\t; 0x2c\n}\n 8001890:\t4770 \tbx\tlr\n 8001892:\tbf00 \tnop\n 8001894:\t40021000 \t.word\t0x40021000\n\n08001898 :\n{\n /* Check the parameters */\n assert_param(IS_RCC_AHB_PERIPH(RCC_AHBPeriph));\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n \n if (NewState != DISABLE)\n 8001898:\t4b04 \tldr\tr3, [pc, #16]\t; (80018ac )\n {\n RCC->AHBENR |= RCC_AHBPeriph;\n 800189a:\t695a \tldr\tr2, [r3, #20]\n if (NewState != DISABLE)\n 800189c:\tb111 \tcbz\tr1, 80018a4 \n RCC->AHBENR |= RCC_AHBPeriph;\n 800189e:\t4310 \torrs\tr0, r2\n }\n else\n {\n RCC->AHBENR &= ~RCC_AHBPeriph;\n 80018a0:\t6158 \tstr\tr0, [r3, #20]\n }\n}\n 80018a2:\t4770 \tbx\tlr\n RCC->AHBENR &= ~RCC_AHBPeriph;\n 80018a4:\tea22 0000 \tbic.w\tr0, r2, r0\n 80018a8:\te7fa \tb.n\t80018a0 \n 80018aa:\tbf00 \tnop\n 80018ac:\t40021000 \t.word\t0x40021000\n\n080018b0 :\n{\n /* Check the parameters */\n assert_param(IS_RCC_APB1_PERIPH(RCC_APB1Periph));\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n if (NewState != DISABLE)\n 80018b0:\t4b04 \tldr\tr3, [pc, #16]\t; (80018c4 )\n {\n RCC->APB1ENR |= RCC_APB1Periph;\n 80018b2:\t69da \tldr\tr2, [r3, #28]\n if (NewState != DISABLE)\n 80018b4:\tb111 \tcbz\tr1, 80018bc \n RCC->APB1ENR |= RCC_APB1Periph;\n 80018b6:\t4310 \torrs\tr0, r2\n }\n else\n {\n RCC->APB1ENR &= ~RCC_APB1Periph;\n 80018b8:\t61d8 \tstr\tr0, [r3, #28]\n }\n}\n 80018ba:\t4770 \tbx\tlr\n RCC->APB1ENR &= ~RCC_APB1Periph;\n 80018bc:\tea22 0000 \tbic.w\tr0, r2, r0\n 80018c0:\te7fa \tb.n\t80018b8 \n 80018c2:\tbf00 \tnop\n 80018c4:\t40021000 \t.word\t0x40021000\n\n080018c8 :\n assert_param(IS_TIM_COUNTER_MODE(TIM_TimeBaseInitStruct->TIM_CounterMode));\n assert_param(IS_TIM_CKD_DIV(TIM_TimeBaseInitStruct->TIM_ClockDivision));\n\n tmpcr1 = TIMx->CR1; \n\n if((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM2) || \n 80018c8:\t4a24 \tldr\tr2, [pc, #144]\t; (800195c )\n tmpcr1 = TIMx->CR1; \n 80018ca:\t8803 \tldrh\tr3, [r0, #0]\n if((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM2) || \n 80018cc:\t4290 \tcmp\tr0, r2\n tmpcr1 = TIMx->CR1; \n 80018ce:\tb29b \tuxth\tr3, r3\n if((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM2) || \n 80018d0:\td012 \tbeq.n\t80018f8 \n 80018d2:\tf502 6200 \tadd.w\tr2, r2, #2048\t; 0x800\n 80018d6:\t4290 \tcmp\tr0, r2\n 80018d8:\td00e \tbeq.n\t80018f8 \n 80018da:\tf1b0 4f80 \tcmp.w\tr0, #1073741824\t; 0x40000000\n 80018de:\td00b \tbeq.n\t80018f8 \n 80018e0:\tf5a2 3298 \tsub.w\tr2, r2, #77824\t; 0x13000\n 80018e4:\t4290 \tcmp\tr0, r2\n 80018e6:\td007 \tbeq.n\t80018f8 \n (TIMx == TIM3) || (TIMx == TIM4) || (TIMx == TIM20)) \n 80018e8:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 80018ec:\t4290 \tcmp\tr0, r2\n 80018ee:\td003 \tbeq.n\t80018f8 \n 80018f0:\tf502 32a4 \tadd.w\tr2, r2, #83968\t; 0x14800\n 80018f4:\t4290 \tcmp\tr0, r2\n 80018f6:\td103 \tbne.n\t8001900 \n {\n /* Select the Counter Mode */\n tmpcr1 &= (uint16_t)(~(TIM_CR1_DIR | TIM_CR1_CMS));\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_CounterMode;\n 80018f8:\t884a \tldrh\tr2, [r1, #2]\n tmpcr1 &= (uint16_t)(~(TIM_CR1_DIR | TIM_CR1_CMS));\n 80018fa:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_CounterMode;\n 80018fe:\t4313 \torrs\tr3, r2\n }\n \n if((TIMx != TIM6) && (TIMx != TIM7))\n 8001900:\t4a17 \tldr\tr2, [pc, #92]\t; (8001960 )\n 8001902:\t4290 \tcmp\tr0, r2\n 8001904:\td008 \tbeq.n\t8001918 \n 8001906:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 800190a:\t4290 \tcmp\tr0, r2\n {\n /* Set the clock division */\n tmpcr1 &= (uint16_t)(~TIM_CR1_CKD);\n 800190c:\tbf1f \titttt\tne\n 800190e:\tf423 7340 \tbicne.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_ClockDivision;\n 8001912:\t890a \tldrhne\tr2, [r1, #8]\n tmpcr1 &= (uint16_t)(~TIM_CR1_CKD);\n 8001914:\tb29b \tuxthne\tr3, r3\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_ClockDivision;\n 8001916:\t4313 \torrne\tr3, r2\n }\n\n TIMx->CR1 = tmpcr1;\n 8001918:\t8003 \tstrh\tr3, [r0, #0]\n\n /* Set the Autoreload value */\n TIMx->ARR = TIM_TimeBaseInitStruct->TIM_Period ;\n 800191a:\t684b \tldr\tr3, [r1, #4]\n 800191c:\t62c3 \tstr\tr3, [r0, #44]\t; 0x2c\n \n /* Set the Prescaler value */\n TIMx->PSC = TIM_TimeBaseInitStruct->TIM_Prescaler;\n 800191e:\t880b \tldrh\tr3, [r1, #0]\n 8001920:\t8503 \tstrh\tr3, [r0, #40]\t; 0x28\n \n if ((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM15) || \n 8001922:\t4b0e \tldr\tr3, [pc, #56]\t; (800195c )\n 8001924:\t4298 \tcmp\tr0, r3\n 8001926:\td013 \tbeq.n\t8001950 \n 8001928:\tf503 6300 \tadd.w\tr3, r3, #2048\t; 0x800\n 800192c:\t4298 \tcmp\tr0, r3\n 800192e:\td00f \tbeq.n\t8001950 \n 8001930:\tf503 6340 \tadd.w\tr3, r3, #3072\t; 0xc00\n 8001934:\t4298 \tcmp\tr0, r3\n 8001936:\td00b \tbeq.n\t8001950 \n 8001938:\tf503 6380 \tadd.w\tr3, r3, #1024\t; 0x400\n 800193c:\t4298 \tcmp\tr0, r3\n 800193e:\td007 \tbeq.n\t8001950 \n (TIMx == TIM16) || (TIMx == TIM17)|| (TIMx == TIM20)) \n 8001940:\tf503 6380 \tadd.w\tr3, r3, #1024\t; 0x400\n 8001944:\t4298 \tcmp\tr0, r3\n 8001946:\td003 \tbeq.n\t8001950 \n 8001948:\tf503 6300 \tadd.w\tr3, r3, #2048\t; 0x800\n 800194c:\t4298 \tcmp\tr0, r3\n 800194e:\td101 \tbne.n\t8001954 \n {\n /* Set the Repetition Counter value */\n TIMx->RCR = TIM_TimeBaseInitStruct->TIM_RepetitionCounter;\n 8001950:\t894b \tldrh\tr3, [r1, #10]\n 8001952:\t8603 \tstrh\tr3, [r0, #48]\t; 0x30\n }\n\n /* Generate an update event to reload the Prescaler \n and the repetition counter(only for TIM1 and TIM8) value immediately */\n TIMx->EGR = TIM_PSCReloadMode_Immediate; \n 8001954:\t2301 \tmovs\tr3, #1\n 8001956:\t6143 \tstr\tr3, [r0, #20]\n}\n 8001958:\t4770 \tbx\tlr\n 800195a:\tbf00 \tnop\n 800195c:\t40012c00 \t.word\t0x40012c00\n 8001960:\t40001000 \t.word\t0x40001000\n\n08001964 :\n * @retval None\n */\nvoid TIM_TimeBaseStructInit(TIM_TimeBaseInitTypeDef* TIM_TimeBaseInitStruct)\n{\n /* Set the default configuration */\n TIM_TimeBaseInitStruct->TIM_Period = 0xFFFFFFFF;\n 8001964:\t2300 \tmovs\tr3, #0\n 8001966:\tf04f 32ff \tmov.w\tr2, #4294967295\t; 0xffffffff\n 800196a:\te9c0 3200 \tstrd\tr3, r2, [r0]\n TIM_TimeBaseInitStruct->TIM_Prescaler = 0x0000;\n TIM_TimeBaseInitStruct->TIM_ClockDivision = TIM_CKD_DIV1;\n 800196e:\t6083 \tstr\tr3, [r0, #8]\n TIM_TimeBaseInitStruct->TIM_CounterMode = TIM_CounterMode_Up;\n TIM_TimeBaseInitStruct->TIM_RepetitionCounter = 0x0000;\n}\n 8001970:\t4770 \tbx\tlr\n\n08001972 :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n\n if (NewState != DISABLE)\n {\n /* Set the ARR Preload Bit */\n TIMx->CR1 |= TIM_CR1_ARPE;\n 8001972:\t8803 \tldrh\tr3, [r0, #0]\n if (NewState != DISABLE)\n 8001974:\tb121 \tcbz\tr1, 8001980 \n TIMx->CR1 |= TIM_CR1_ARPE;\n 8001976:\tb29b \tuxth\tr3, r3\n 8001978:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n }\n else\n {\n /* Reset the ARR Preload Bit */\n TIMx->CR1 &= (uint16_t)~TIM_CR1_ARPE;\n 800197c:\t8003 \tstrh\tr3, [r0, #0]\n }\n}\n 800197e:\t4770 \tbx\tlr\n TIMx->CR1 &= (uint16_t)~TIM_CR1_ARPE;\n 8001980:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8001984:\t041b \tlsls\tr3, r3, #16\n 8001986:\t0c1b \tlsrs\tr3, r3, #16\n 8001988:\te7f8 \tb.n\t800197c \n\n0800198a :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n \n if (NewState != DISABLE)\n {\n /* Enable the TIM Counter */\n TIMx->CR1 |= TIM_CR1_CEN;\n 800198a:\t8803 \tldrh\tr3, [r0, #0]\n if (NewState != DISABLE)\n 800198c:\tb121 \tcbz\tr1, 8001998 \n TIMx->CR1 |= TIM_CR1_CEN;\n 800198e:\tb29b \tuxth\tr3, r3\n 8001990:\tf043 0301 \torr.w\tr3, r3, #1\n }\n else\n {\n /* Disable the TIM Counter */\n TIMx->CR1 &= (uint16_t)~TIM_CR1_CEN;\n 8001994:\t8003 \tstrh\tr3, [r0, #0]\n }\n}\n 8001996:\t4770 \tbx\tlr\n TIMx->CR1 &= (uint16_t)~TIM_CR1_CEN;\n 8001998:\tf023 0301 \tbic.w\tr3, r3, #1\n 800199c:\t041b \tlsls\tr3, r3, #16\n 800199e:\t0c1b \tlsrs\tr3, r3, #16\n 80019a0:\te7f8 \tb.n\t8001994 \n\n080019a2 :\n assert_param(IS_FUNCTIONAL_STATE(NewState));\n \n if (NewState != DISABLE)\n {\n /* Enable the Interrupt sources */\n TIMx->DIER |= TIM_IT;\n 80019a2:\t68c3 \tldr\tr3, [r0, #12]\n if (NewState != DISABLE)\n 80019a4:\tb112 \tcbz\tr2, 80019ac \n TIMx->DIER |= TIM_IT;\n 80019a6:\t4319 \torrs\tr1, r3\n }\n else\n {\n /* Disable the Interrupt sources */\n TIMx->DIER &= (uint16_t)~TIM_IT;\n 80019a8:\t60c1 \tstr\tr1, [r0, #12]\n }\n}\n 80019aa:\t4770 \tbx\tlr\n TIMx->DIER &= (uint16_t)~TIM_IT;\n 80019ac:\t43c9 \tmvns\tr1, r1\n 80019ae:\tb289 \tuxth\tr1, r1\n 80019b0:\t4019 \tands\tr1, r3\n 80019b2:\te7f9 \tb.n\t80019a8 \n\n080019b4 :\n uint16_t itstatus = 0x0, itenable = 0x0;\n /* Check the parameters */\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\n assert_param(IS_TIM_GET_IT(TIM_IT));\n \n itstatus = TIMx->SR & TIM_IT;\n 80019b4:\t6903 \tldr\tr3, [r0, #16]\n \n itenable = TIMx->DIER & TIM_IT;\n 80019b6:\t68c2 \tldr\tr2, [r0, #12]\n if ((itstatus != (uint16_t)RESET) && (itenable != (uint16_t)RESET))\n 80019b8:\tea11 0003 \tands.w\tr0, r1, r3\n 80019bc:\td003 \tbeq.n\t80019c6 \n 80019be:\t4211 \ttst\tr1, r2\n {\n bitstatus = SET;\n }\n else\n {\n bitstatus = RESET;\n 80019c0:\tbf14 \tite\tne\n 80019c2:\t2001 \tmovne\tr0, #1\n 80019c4:\t2000 \tmoveq\tr0, #0\n }\n return bitstatus;\n}\n 80019c6:\t4770 \tbx\tlr\n\n080019c8 :\n 80019c8:\t43c9 \tmvns\tr1, r1\n 80019ca:\tb289 \tuxth\tr1, r1\n 80019cc:\t6101 \tstr\tr1, [r0, #16]\n 80019ce:\t4770 \tbx\tlr\n\n080019d0 <__errno>:\n 80019d0:\t4b01 \tldr\tr3, [pc, #4]\t; (80019d8 <__errno+0x8>)\n 80019d2:\t6818 \tldr\tr0, [r3, #0]\n 80019d4:\t4770 \tbx\tlr\n 80019d6:\tbf00 \tnop\n 80019d8:\t20000008 \t.word\t0x20000008\n\n080019dc <__libc_init_array>:\n 80019dc:\tb570 \tpush\t{r4, r5, r6, lr}\n 80019de:\t4d0d \tldr\tr5, [pc, #52]\t; (8001a14 <__libc_init_array+0x38>)\n 80019e0:\t4c0d \tldr\tr4, [pc, #52]\t; (8001a18 <__libc_init_array+0x3c>)\n 80019e2:\t1b64 \tsubs\tr4, r4, r5\n 80019e4:\t10a4 \tasrs\tr4, r4, #2\n 80019e6:\t2600 \tmovs\tr6, #0\n 80019e8:\t42a6 \tcmp\tr6, r4\n 80019ea:\td109 \tbne.n\t8001a00 <__libc_init_array+0x24>\n 80019ec:\t4d0b \tldr\tr5, [pc, #44]\t; (8001a1c <__libc_init_array+0x40>)\n 80019ee:\t4c0c \tldr\tr4, [pc, #48]\t; (8001a20 <__libc_init_array+0x44>)\n 80019f0:\tf000 ffcc \tbl\t800298c <_init>\n 80019f4:\t1b64 \tsubs\tr4, r4, r5\n 80019f6:\t10a4 \tasrs\tr4, r4, #2\n 80019f8:\t2600 \tmovs\tr6, #0\n 80019fa:\t42a6 \tcmp\tr6, r4\n 80019fc:\td105 \tbne.n\t8001a0a <__libc_init_array+0x2e>\n 80019fe:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8001a00:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8001a04:\t4798 \tblx\tr3\n 8001a06:\t3601 \tadds\tr6, #1\n 8001a08:\te7ee \tb.n\t80019e8 <__libc_init_array+0xc>\n 8001a0a:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8001a0e:\t4798 \tblx\tr3\n 8001a10:\t3601 \tadds\tr6, #1\n 8001a12:\te7f2 \tb.n\t80019fa <__libc_init_array+0x1e>\n 8001a14:\t080029f0 \t.word\t0x080029f0\n 8001a18:\t080029f0 \t.word\t0x080029f0\n 8001a1c:\t080029f0 \t.word\t0x080029f0\n 8001a20:\t080029f4 \t.word\t0x080029f4\n\n08001a24 :\n 8001a24:\te92d 43f8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n 8001a28:\tec59 8b10 \tvmov\tr8, r9, d0\n 8001a2c:\tec57 6b11 \tvmov\tr6, r7, d1\n 8001a30:\tf000 f8a6 \tbl\t8001b80 <__ieee754_pow>\n 8001a34:\t4b4e \tldr\tr3, [pc, #312]\t; (8001b70 )\n 8001a36:\tf993 3000 \tldrsb.w\tr3, [r3]\n 8001a3a:\t3301 \tadds\tr3, #1\n 8001a3c:\tec55 4b10 \tvmov\tr4, r5, d0\n 8001a40:\td015 \tbeq.n\t8001a6e \n 8001a42:\t4632 \tmov\tr2, r6\n 8001a44:\t463b \tmov\tr3, r7\n 8001a46:\t4630 \tmov\tr0, r6\n 8001a48:\t4639 \tmov\tr1, r7\n 8001a4a:\tf7ff f813 \tbl\t8000a74 <__aeabi_dcmpun>\n 8001a4e:\tb970 \tcbnz\tr0, 8001a6e \n 8001a50:\t4642 \tmov\tr2, r8\n 8001a52:\t464b \tmov\tr3, r9\n 8001a54:\t4640 \tmov\tr0, r8\n 8001a56:\t4649 \tmov\tr1, r9\n 8001a58:\tf7ff f80c \tbl\t8000a74 <__aeabi_dcmpun>\n 8001a5c:\t2200 \tmovs\tr2, #0\n 8001a5e:\t2300 \tmovs\tr3, #0\n 8001a60:\tb148 \tcbz\tr0, 8001a76 \n 8001a62:\t4630 \tmov\tr0, r6\n 8001a64:\t4639 \tmov\tr1, r7\n 8001a66:\tf7fe ffd3 \tbl\t8000a10 <__aeabi_dcmpeq>\n 8001a6a:\t2800 \tcmp\tr0, #0\n 8001a6c:\td17d \tbne.n\t8001b6a \n 8001a6e:\tec45 4b10 \tvmov\td0, r4, r5\n 8001a72:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n 8001a76:\t4640 \tmov\tr0, r8\n 8001a78:\t4649 \tmov\tr1, r9\n 8001a7a:\tf7fe ffc9 \tbl\t8000a10 <__aeabi_dcmpeq>\n 8001a7e:\tb1e0 \tcbz\tr0, 8001aba \n 8001a80:\t2200 \tmovs\tr2, #0\n 8001a82:\t2300 \tmovs\tr3, #0\n 8001a84:\t4630 \tmov\tr0, r6\n 8001a86:\t4639 \tmov\tr1, r7\n 8001a88:\tf7fe ffc2 \tbl\t8000a10 <__aeabi_dcmpeq>\n 8001a8c:\t2800 \tcmp\tr0, #0\n 8001a8e:\td16c \tbne.n\t8001b6a \n 8001a90:\tec47 6b10 \tvmov\td0, r6, r7\n 8001a94:\tf000 fe53 \tbl\t800273e \n 8001a98:\t2800 \tcmp\tr0, #0\n 8001a9a:\td0e8 \tbeq.n\t8001a6e \n 8001a9c:\t2200 \tmovs\tr2, #0\n 8001a9e:\t2300 \tmovs\tr3, #0\n 8001aa0:\t4630 \tmov\tr0, r6\n 8001aa2:\t4639 \tmov\tr1, r7\n 8001aa4:\tf7fe ffbe \tbl\t8000a24 <__aeabi_dcmplt>\n 8001aa8:\t2800 \tcmp\tr0, #0\n 8001aaa:\td0e0 \tbeq.n\t8001a6e \n 8001aac:\tf7ff ff90 \tbl\t80019d0 <__errno>\n 8001ab0:\t2321 \tmovs\tr3, #33\t; 0x21\n 8001ab2:\t6003 \tstr\tr3, [r0, #0]\n 8001ab4:\t2400 \tmovs\tr4, #0\n 8001ab6:\t4d2f \tldr\tr5, [pc, #188]\t; (8001b74 )\n 8001ab8:\te7d9 \tb.n\t8001a6e \n 8001aba:\tec45 4b10 \tvmov\td0, r4, r5\n 8001abe:\tf000 fe3e \tbl\t800273e \n 8001ac2:\tbbb8 \tcbnz\tr0, 8001b34 \n 8001ac4:\tec49 8b10 \tvmov\td0, r8, r9\n 8001ac8:\tf000 fe39 \tbl\t800273e \n 8001acc:\tb390 \tcbz\tr0, 8001b34 \n 8001ace:\tec47 6b10 \tvmov\td0, r6, r7\n 8001ad2:\tf000 fe34 \tbl\t800273e \n 8001ad6:\tb368 \tcbz\tr0, 8001b34 \n 8001ad8:\t4622 \tmov\tr2, r4\n 8001ada:\t462b \tmov\tr3, r5\n 8001adc:\t4620 \tmov\tr0, r4\n 8001ade:\t4629 \tmov\tr1, r5\n 8001ae0:\tf7fe ffc8 \tbl\t8000a74 <__aeabi_dcmpun>\n 8001ae4:\tb160 \tcbz\tr0, 8001b00 \n 8001ae6:\tf7ff ff73 \tbl\t80019d0 <__errno>\n 8001aea:\t2321 \tmovs\tr3, #33\t; 0x21\n 8001aec:\t6003 \tstr\tr3, [r0, #0]\n 8001aee:\t2200 \tmovs\tr2, #0\n 8001af0:\t2300 \tmovs\tr3, #0\n 8001af2:\t4610 \tmov\tr0, r2\n 8001af4:\t4619 \tmov\tr1, r3\n 8001af6:\tf7fe fe4d \tbl\t8000794 <__aeabi_ddiv>\n 8001afa:\t4604 \tmov\tr4, r0\n 8001afc:\t460d \tmov\tr5, r1\n 8001afe:\te7b6 \tb.n\t8001a6e \n 8001b00:\tf7ff ff66 \tbl\t80019d0 <__errno>\n 8001b04:\t2322 \tmovs\tr3, #34\t; 0x22\n 8001b06:\t6003 \tstr\tr3, [r0, #0]\n 8001b08:\t2200 \tmovs\tr2, #0\n 8001b0a:\t2300 \tmovs\tr3, #0\n 8001b0c:\t4640 \tmov\tr0, r8\n 8001b0e:\t4649 \tmov\tr1, r9\n 8001b10:\tf7fe ff88 \tbl\t8000a24 <__aeabi_dcmplt>\n 8001b14:\t2400 \tmovs\tr4, #0\n 8001b16:\tb158 \tcbz\tr0, 8001b30 \n 8001b18:\tec47 6b10 \tvmov\td0, r6, r7\n 8001b1c:\tf000 fe24 \tbl\t8002768 \n 8001b20:\t4632 \tmov\tr2, r6\n 8001b22:\tec51 0b10 \tvmov\tr0, r1, d0\n 8001b26:\t463b \tmov\tr3, r7\n 8001b28:\tf7fe ff72 \tbl\t8000a10 <__aeabi_dcmpeq>\n 8001b2c:\t2800 \tcmp\tr0, #0\n 8001b2e:\td0c2 \tbeq.n\t8001ab6 \n 8001b30:\t4d11 \tldr\tr5, [pc, #68]\t; (8001b78 )\n 8001b32:\te79c \tb.n\t8001a6e \n 8001b34:\t2200 \tmovs\tr2, #0\n 8001b36:\t2300 \tmovs\tr3, #0\n 8001b38:\t4620 \tmov\tr0, r4\n 8001b3a:\t4629 \tmov\tr1, r5\n 8001b3c:\tf7fe ff68 \tbl\t8000a10 <__aeabi_dcmpeq>\n 8001b40:\t2800 \tcmp\tr0, #0\n 8001b42:\td094 \tbeq.n\t8001a6e \n 8001b44:\tec49 8b10 \tvmov\td0, r8, r9\n 8001b48:\tf000 fdf9 \tbl\t800273e \n 8001b4c:\t2800 \tcmp\tr0, #0\n 8001b4e:\td08e \tbeq.n\t8001a6e \n 8001b50:\tec47 6b10 \tvmov\td0, r6, r7\n 8001b54:\tf000 fdf3 \tbl\t800273e \n 8001b58:\t2800 \tcmp\tr0, #0\n 8001b5a:\td088 \tbeq.n\t8001a6e \n 8001b5c:\tf7ff ff38 \tbl\t80019d0 <__errno>\n 8001b60:\t2322 \tmovs\tr3, #34\t; 0x22\n 8001b62:\t6003 \tstr\tr3, [r0, #0]\n 8001b64:\t2400 \tmovs\tr4, #0\n 8001b66:\t2500 \tmovs\tr5, #0\n 8001b68:\te781 \tb.n\t8001a6e \n 8001b6a:\t4d04 \tldr\tr5, [pc, #16]\t; (8001b7c )\n 8001b6c:\t2400 \tmovs\tr4, #0\n 8001b6e:\te77e \tb.n\t8001a6e \n 8001b70:\t2000006c \t.word\t0x2000006c\n 8001b74:\tfff00000 \t.word\t0xfff00000\n 8001b78:\t7ff00000 \t.word\t0x7ff00000\n 8001b7c:\t3ff00000 \t.word\t0x3ff00000\n\n08001b80 <__ieee754_pow>:\n 8001b80:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 8001b84:\ted2d 8b06 \tvpush\t{d8-d10}\n 8001b88:\tb08d \tsub\tsp, #52\t; 0x34\n 8001b8a:\ted8d 1b02 \tvstr\td1, [sp, #8]\n 8001b8e:\te9dd 0702 \tldrd\tr0, r7, [sp, #8]\n 8001b92:\tf027 4600 \tbic.w\tr6, r7, #2147483648\t; 0x80000000\n 8001b96:\tea56 0100 \torrs.w\tr1, r6, r0\n 8001b9a:\tec53 2b10 \tvmov\tr2, r3, d0\n 8001b9e:\tf000 84d1 \tbeq.w\t8002544 <__ieee754_pow+0x9c4>\n 8001ba2:\t497f \tldr\tr1, [pc, #508]\t; (8001da0 <__ieee754_pow+0x220>)\n 8001ba4:\tf023 4400 \tbic.w\tr4, r3, #2147483648\t; 0x80000000\n 8001ba8:\t428c \tcmp\tr4, r1\n 8001baa:\tee10 8a10 \tvmov\tr8, s0\n 8001bae:\t4699 \tmov\tr9, r3\n 8001bb0:\tdc09 \tbgt.n\t8001bc6 <__ieee754_pow+0x46>\n 8001bb2:\td103 \tbne.n\t8001bbc <__ieee754_pow+0x3c>\n 8001bb4:\tb97a \tcbnz\tr2, 8001bd6 <__ieee754_pow+0x56>\n 8001bb6:\t42a6 \tcmp\tr6, r4\n 8001bb8:\tdd02 \tble.n\t8001bc0 <__ieee754_pow+0x40>\n 8001bba:\te00c \tb.n\t8001bd6 <__ieee754_pow+0x56>\n 8001bbc:\t428e \tcmp\tr6, r1\n 8001bbe:\tdc02 \tbgt.n\t8001bc6 <__ieee754_pow+0x46>\n 8001bc0:\t428e \tcmp\tr6, r1\n 8001bc2:\td110 \tbne.n\t8001be6 <__ieee754_pow+0x66>\n 8001bc4:\tb178 \tcbz\tr0, 8001be6 <__ieee754_pow+0x66>\n 8001bc6:\tf104 4440 \tadd.w\tr4, r4, #3221225472\t; 0xc0000000\n 8001bca:\tf504 1480 \tadd.w\tr4, r4, #1048576\t; 0x100000\n 8001bce:\tea54 0308 \torrs.w\tr3, r4, r8\n 8001bd2:\tf000 84b7 \tbeq.w\t8002544 <__ieee754_pow+0x9c4>\n 8001bd6:\t4873 \tldr\tr0, [pc, #460]\t; (8001da4 <__ieee754_pow+0x224>)\n 8001bd8:\tb00d \tadd\tsp, #52\t; 0x34\n 8001bda:\tecbd 8b06 \tvpop\t{d8-d10}\n 8001bde:\te8bd 4ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 8001be2:\tf000 bdb9 \tb.w\t8002758 \n 8001be6:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8001bea:\tda36 \tbge.n\t8001c5a <__ieee754_pow+0xda>\n 8001bec:\t496e \tldr\tr1, [pc, #440]\t; (8001da8 <__ieee754_pow+0x228>)\n 8001bee:\t428e \tcmp\tr6, r1\n 8001bf0:\tdc51 \tbgt.n\t8001c96 <__ieee754_pow+0x116>\n 8001bf2:\tf1a1 7154 \tsub.w\tr1, r1, #55574528\t; 0x3500000\n 8001bf6:\t428e \tcmp\tr6, r1\n 8001bf8:\tf340 84af \tble.w\t800255a <__ieee754_pow+0x9da>\n 8001bfc:\t1531 \tasrs\tr1, r6, #20\n 8001bfe:\tf2a1 31ff \tsubw\tr1, r1, #1023\t; 0x3ff\n 8001c02:\t2914 \tcmp\tr1, #20\n 8001c04:\tdd0f \tble.n\t8001c26 <__ieee754_pow+0xa6>\n 8001c06:\tf1c1 0134 \trsb\tr1, r1, #52\t; 0x34\n 8001c0a:\tfa20 fc01 \tlsr.w\tip, r0, r1\n 8001c0e:\tfa0c f101 \tlsl.w\tr1, ip, r1\n 8001c12:\t4281 \tcmp\tr1, r0\n 8001c14:\tf040 84a1 \tbne.w\t800255a <__ieee754_pow+0x9da>\n 8001c18:\tf00c 0c01 \tand.w\tip, ip, #1\n 8001c1c:\tf1cc 0102 \trsb\tr1, ip, #2\n 8001c20:\t9100 \tstr\tr1, [sp, #0]\n 8001c22:\tb180 \tcbz\tr0, 8001c46 <__ieee754_pow+0xc6>\n 8001c24:\te059 \tb.n\t8001cda <__ieee754_pow+0x15a>\n 8001c26:\t2800 \tcmp\tr0, #0\n 8001c28:\td155 \tbne.n\t8001cd6 <__ieee754_pow+0x156>\n 8001c2a:\tf1c1 0114 \trsb\tr1, r1, #20\n 8001c2e:\tfa46 fc01 \tasr.w\tip, r6, r1\n 8001c32:\tfa0c f101 \tlsl.w\tr1, ip, r1\n 8001c36:\t42b1 \tcmp\tr1, r6\n 8001c38:\tf040 848c \tbne.w\t8002554 <__ieee754_pow+0x9d4>\n 8001c3c:\tf00c 0c01 \tand.w\tip, ip, #1\n 8001c40:\tf1cc 0102 \trsb\tr1, ip, #2\n 8001c44:\t9100 \tstr\tr1, [sp, #0]\n 8001c46:\t4959 \tldr\tr1, [pc, #356]\t; (8001dac <__ieee754_pow+0x22c>)\n 8001c48:\t428e \tcmp\tr6, r1\n 8001c4a:\td12d \tbne.n\t8001ca8 <__ieee754_pow+0x128>\n 8001c4c:\t2f00 \tcmp\tr7, #0\n 8001c4e:\tda79 \tbge.n\t8001d44 <__ieee754_pow+0x1c4>\n 8001c50:\t4956 \tldr\tr1, [pc, #344]\t; (8001dac <__ieee754_pow+0x22c>)\n 8001c52:\t2000 \tmovs\tr0, #0\n 8001c54:\tf7fe fd9e \tbl\t8000794 <__aeabi_ddiv>\n 8001c58:\te016 \tb.n\t8001c88 <__ieee754_pow+0x108>\n 8001c5a:\t2100 \tmovs\tr1, #0\n 8001c5c:\t9100 \tstr\tr1, [sp, #0]\n 8001c5e:\t2800 \tcmp\tr0, #0\n 8001c60:\td13b \tbne.n\t8001cda <__ieee754_pow+0x15a>\n 8001c62:\t494f \tldr\tr1, [pc, #316]\t; (8001da0 <__ieee754_pow+0x220>)\n 8001c64:\t428e \tcmp\tr6, r1\n 8001c66:\td1ee \tbne.n\t8001c46 <__ieee754_pow+0xc6>\n 8001c68:\tf104 4340 \tadd.w\tr3, r4, #3221225472\t; 0xc0000000\n 8001c6c:\tf503 1380 \tadd.w\tr3, r3, #1048576\t; 0x100000\n 8001c70:\tea53 0308 \torrs.w\tr3, r3, r8\n 8001c74:\tf000 8466 \tbeq.w\t8002544 <__ieee754_pow+0x9c4>\n 8001c78:\t4b4d \tldr\tr3, [pc, #308]\t; (8001db0 <__ieee754_pow+0x230>)\n 8001c7a:\t429c \tcmp\tr4, r3\n 8001c7c:\tdd0d \tble.n\t8001c9a <__ieee754_pow+0x11a>\n 8001c7e:\t2f00 \tcmp\tr7, #0\n 8001c80:\tf280 8464 \tbge.w\t800254c <__ieee754_pow+0x9cc>\n 8001c84:\t2000 \tmovs\tr0, #0\n 8001c86:\t2100 \tmovs\tr1, #0\n 8001c88:\tec41 0b10 \tvmov\td0, r0, r1\n 8001c8c:\tb00d \tadd\tsp, #52\t; 0x34\n 8001c8e:\tecbd 8b06 \tvpop\t{d8-d10}\n 8001c92:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n 8001c96:\t2102 \tmovs\tr1, #2\n 8001c98:\te7e0 \tb.n\t8001c5c <__ieee754_pow+0xdc>\n 8001c9a:\t2f00 \tcmp\tr7, #0\n 8001c9c:\tdaf2 \tbge.n\t8001c84 <__ieee754_pow+0x104>\n 8001c9e:\te9dd 0302 \tldrd\tr0, r3, [sp, #8]\n 8001ca2:\tf103 4100 \tadd.w\tr1, r3, #2147483648\t; 0x80000000\n 8001ca6:\te7ef \tb.n\t8001c88 <__ieee754_pow+0x108>\n 8001ca8:\tf1b7 4f80 \tcmp.w\tr7, #1073741824\t; 0x40000000\n 8001cac:\td104 \tbne.n\t8001cb8 <__ieee754_pow+0x138>\n 8001cae:\t4610 \tmov\tr0, r2\n 8001cb0:\t4619 \tmov\tr1, r3\n 8001cb2:\tf7fe fc45 \tbl\t8000540 <__aeabi_dmul>\n 8001cb6:\te7e7 \tb.n\t8001c88 <__ieee754_pow+0x108>\n 8001cb8:\t493e \tldr\tr1, [pc, #248]\t; (8001db4 <__ieee754_pow+0x234>)\n 8001cba:\t428f \tcmp\tr7, r1\n 8001cbc:\td10d \tbne.n\t8001cda <__ieee754_pow+0x15a>\n 8001cbe:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8001cc2:\tdb0a \tblt.n\t8001cda <__ieee754_pow+0x15a>\n 8001cc4:\tec43 2b10 \tvmov\td0, r2, r3\n 8001cc8:\tb00d \tadd\tsp, #52\t; 0x34\n 8001cca:\tecbd 8b06 \tvpop\t{d8-d10}\n 8001cce:\te8bd 4ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n 8001cd2:\tf000 bc77 \tb.w\t80025c4 <__ieee754_sqrt>\n 8001cd6:\t2100 \tmovs\tr1, #0\n 8001cd8:\t9100 \tstr\tr1, [sp, #0]\n 8001cda:\tec43 2b10 \tvmov\td0, r2, r3\n 8001cde:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n 8001ce2:\tf000 fd23 \tbl\t800272c \n 8001ce6:\te9dd 2304 \tldrd\tr2, r3, [sp, #16]\n 8001cea:\tec51 0b10 \tvmov\tr0, r1, d0\n 8001cee:\tf1b8 0f00 \tcmp.w\tr8, #0\n 8001cf2:\td12a \tbne.n\t8001d4a <__ieee754_pow+0x1ca>\n 8001cf4:\tb12c \tcbz\tr4, 8001d02 <__ieee754_pow+0x182>\n 8001cf6:\tf8df c0b4 \tldr.w\tip, [pc, #180]\t; 8001dac <__ieee754_pow+0x22c>\n 8001cfa:\tf029 4e40 \tbic.w\tlr, r9, #3221225472\t; 0xc0000000\n 8001cfe:\t45e6 \tcmp\tlr, ip\n 8001d00:\td123 \tbne.n\t8001d4a <__ieee754_pow+0x1ca>\n 8001d02:\t2f00 \tcmp\tr7, #0\n 8001d04:\tda05 \tbge.n\t8001d12 <__ieee754_pow+0x192>\n 8001d06:\t4602 \tmov\tr2, r0\n 8001d08:\t460b \tmov\tr3, r1\n 8001d0a:\t2000 \tmovs\tr0, #0\n 8001d0c:\t4927 \tldr\tr1, [pc, #156]\t; (8001dac <__ieee754_pow+0x22c>)\n 8001d0e:\tf7fe fd41 \tbl\t8000794 <__aeabi_ddiv>\n 8001d12:\tf1b9 0f00 \tcmp.w\tr9, #0\n 8001d16:\tdab7 \tbge.n\t8001c88 <__ieee754_pow+0x108>\n 8001d18:\t9b00 \tldr\tr3, [sp, #0]\n 8001d1a:\tf104 4440 \tadd.w\tr4, r4, #3221225472\t; 0xc0000000\n 8001d1e:\tf504 1480 \tadd.w\tr4, r4, #1048576\t; 0x100000\n 8001d22:\t4323 \torrs\tr3, r4\n 8001d24:\td108 \tbne.n\t8001d38 <__ieee754_pow+0x1b8>\n 8001d26:\t4602 \tmov\tr2, r0\n 8001d28:\t460b \tmov\tr3, r1\n 8001d2a:\t4610 \tmov\tr0, r2\n 8001d2c:\t4619 \tmov\tr1, r3\n 8001d2e:\tf7fe fa4f \tbl\t80001d0 <__aeabi_dsub>\n 8001d32:\t4602 \tmov\tr2, r0\n 8001d34:\t460b \tmov\tr3, r1\n 8001d36:\te78d \tb.n\t8001c54 <__ieee754_pow+0xd4>\n 8001d38:\t9b00 \tldr\tr3, [sp, #0]\n 8001d3a:\t2b01 \tcmp\tr3, #1\n 8001d3c:\td1a4 \tbne.n\t8001c88 <__ieee754_pow+0x108>\n 8001d3e:\t4602 \tmov\tr2, r0\n 8001d40:\tf101 4300 \tadd.w\tr3, r1, #2147483648\t; 0x80000000\n 8001d44:\t4610 \tmov\tr0, r2\n 8001d46:\t4619 \tmov\tr1, r3\n 8001d48:\te79e \tb.n\t8001c88 <__ieee754_pow+0x108>\n 8001d4a:\tea4f 7cd9 \tmov.w\tip, r9, lsr #31\n 8001d4e:\tf10c 35ff \tadd.w\tr5, ip, #4294967295\t; 0xffffffff\n 8001d52:\t950a \tstr\tr5, [sp, #40]\t; 0x28\n 8001d54:\t9d00 \tldr\tr5, [sp, #0]\n 8001d56:\t46ac \tmov\tip, r5\n 8001d58:\t9d0a \tldr\tr5, [sp, #40]\t; 0x28\n 8001d5a:\tea5c 0505 \torrs.w\tr5, ip, r5\n 8001d5e:\td0e4 \tbeq.n\t8001d2a <__ieee754_pow+0x1aa>\n 8001d60:\t4b15 \tldr\tr3, [pc, #84]\t; (8001db8 <__ieee754_pow+0x238>)\n 8001d62:\t429e \tcmp\tr6, r3\n 8001d64:\tf340 80fc \tble.w\t8001f60 <__ieee754_pow+0x3e0>\n 8001d68:\tf103 7304 \tadd.w\tr3, r3, #34603008\t; 0x2100000\n 8001d6c:\t429e \tcmp\tr6, r3\n 8001d6e:\t4b10 \tldr\tr3, [pc, #64]\t; (8001db0 <__ieee754_pow+0x230>)\n 8001d70:\tdd07 \tble.n\t8001d82 <__ieee754_pow+0x202>\n 8001d72:\t429c \tcmp\tr4, r3\n 8001d74:\tdc0a \tbgt.n\t8001d8c <__ieee754_pow+0x20c>\n 8001d76:\t2f00 \tcmp\tr7, #0\n 8001d78:\tda84 \tbge.n\t8001c84 <__ieee754_pow+0x104>\n 8001d7a:\ta307 \tadd\tr3, pc, #28\t; (adr r3, 8001d98 <__ieee754_pow+0x218>)\n 8001d7c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001d80:\te795 \tb.n\t8001cae <__ieee754_pow+0x12e>\n 8001d82:\t429c \tcmp\tr4, r3\n 8001d84:\tdbf7 \tblt.n\t8001d76 <__ieee754_pow+0x1f6>\n 8001d86:\t4b09 \tldr\tr3, [pc, #36]\t; (8001dac <__ieee754_pow+0x22c>)\n 8001d88:\t429c \tcmp\tr4, r3\n 8001d8a:\tdd17 \tble.n\t8001dbc <__ieee754_pow+0x23c>\n 8001d8c:\t2f00 \tcmp\tr7, #0\n 8001d8e:\tdcf4 \tbgt.n\t8001d7a <__ieee754_pow+0x1fa>\n 8001d90:\te778 \tb.n\t8001c84 <__ieee754_pow+0x104>\n 8001d92:\tbf00 \tnop\n 8001d94:\tf3af 8000 \tnop.w\n 8001d98:\t8800759c \t.word\t0x8800759c\n 8001d9c:\t7e37e43c \t.word\t0x7e37e43c\n 8001da0:\t7ff00000 \t.word\t0x7ff00000\n 8001da4:\t080029a8 \t.word\t0x080029a8\n 8001da8:\t433fffff \t.word\t0x433fffff\n 8001dac:\t3ff00000 \t.word\t0x3ff00000\n 8001db0:\t3fefffff \t.word\t0x3fefffff\n 8001db4:\t3fe00000 \t.word\t0x3fe00000\n 8001db8:\t41e00000 \t.word\t0x41e00000\n 8001dbc:\t4b64 \tldr\tr3, [pc, #400]\t; (8001f50 <__ieee754_pow+0x3d0>)\n 8001dbe:\t2200 \tmovs\tr2, #0\n 8001dc0:\tf7fe fa06 \tbl\t80001d0 <__aeabi_dsub>\n 8001dc4:\ta356 \tadd\tr3, pc, #344\t; (adr r3, 8001f20 <__ieee754_pow+0x3a0>)\n 8001dc6:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001dca:\t4604 \tmov\tr4, r0\n 8001dcc:\t460d \tmov\tr5, r1\n 8001dce:\tf7fe fbb7 \tbl\t8000540 <__aeabi_dmul>\n 8001dd2:\ta355 \tadd\tr3, pc, #340\t; (adr r3, 8001f28 <__ieee754_pow+0x3a8>)\n 8001dd4:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001dd8:\t4606 \tmov\tr6, r0\n 8001dda:\t460f \tmov\tr7, r1\n 8001ddc:\t4620 \tmov\tr0, r4\n 8001dde:\t4629 \tmov\tr1, r5\n 8001de0:\tf7fe fbae \tbl\t8000540 <__aeabi_dmul>\n 8001de4:\t4b5b \tldr\tr3, [pc, #364]\t; (8001f54 <__ieee754_pow+0x3d4>)\n 8001de6:\t4682 \tmov\tsl, r0\n 8001de8:\t468b \tmov\tfp, r1\n 8001dea:\t2200 \tmovs\tr2, #0\n 8001dec:\t4620 \tmov\tr0, r4\n 8001dee:\t4629 \tmov\tr1, r5\n 8001df0:\tf7fe fba6 \tbl\t8000540 <__aeabi_dmul>\n 8001df4:\t4602 \tmov\tr2, r0\n 8001df6:\t460b \tmov\tr3, r1\n 8001df8:\ta14d \tadd\tr1, pc, #308\t; (adr r1, 8001f30 <__ieee754_pow+0x3b0>)\n 8001dfa:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8001dfe:\tf7fe f9e7 \tbl\t80001d0 <__aeabi_dsub>\n 8001e02:\t4622 \tmov\tr2, r4\n 8001e04:\t462b \tmov\tr3, r5\n 8001e06:\tf7fe fb9b \tbl\t8000540 <__aeabi_dmul>\n 8001e0a:\t4602 \tmov\tr2, r0\n 8001e0c:\t460b \tmov\tr3, r1\n 8001e0e:\t2000 \tmovs\tr0, #0\n 8001e10:\t4951 \tldr\tr1, [pc, #324]\t; (8001f58 <__ieee754_pow+0x3d8>)\n 8001e12:\tf7fe f9dd \tbl\t80001d0 <__aeabi_dsub>\n 8001e16:\t4622 \tmov\tr2, r4\n 8001e18:\t4680 \tmov\tr8, r0\n 8001e1a:\t4689 \tmov\tr9, r1\n 8001e1c:\t462b \tmov\tr3, r5\n 8001e1e:\t4620 \tmov\tr0, r4\n 8001e20:\t4629 \tmov\tr1, r5\n 8001e22:\tf7fe fb8d \tbl\t8000540 <__aeabi_dmul>\n 8001e26:\t4602 \tmov\tr2, r0\n 8001e28:\t460b \tmov\tr3, r1\n 8001e2a:\t4640 \tmov\tr0, r8\n 8001e2c:\t4649 \tmov\tr1, r9\n 8001e2e:\tf7fe fb87 \tbl\t8000540 <__aeabi_dmul>\n 8001e32:\ta341 \tadd\tr3, pc, #260\t; (adr r3, 8001f38 <__ieee754_pow+0x3b8>)\n 8001e34:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001e38:\tf7fe fb82 \tbl\t8000540 <__aeabi_dmul>\n 8001e3c:\t4602 \tmov\tr2, r0\n 8001e3e:\t460b \tmov\tr3, r1\n 8001e40:\t4650 \tmov\tr0, sl\n 8001e42:\t4659 \tmov\tr1, fp\n 8001e44:\tf7fe f9c4 \tbl\t80001d0 <__aeabi_dsub>\n 8001e48:\t4602 \tmov\tr2, r0\n 8001e4a:\t460b \tmov\tr3, r1\n 8001e4c:\t4680 \tmov\tr8, r0\n 8001e4e:\t4689 \tmov\tr9, r1\n 8001e50:\t4630 \tmov\tr0, r6\n 8001e52:\t4639 \tmov\tr1, r7\n 8001e54:\tf7fe f9be \tbl\t80001d4 <__adddf3>\n 8001e58:\t2400 \tmovs\tr4, #0\n 8001e5a:\t4632 \tmov\tr2, r6\n 8001e5c:\t463b \tmov\tr3, r7\n 8001e5e:\t4620 \tmov\tr0, r4\n 8001e60:\t460d \tmov\tr5, r1\n 8001e62:\tf7fe f9b5 \tbl\t80001d0 <__aeabi_dsub>\n 8001e66:\t4602 \tmov\tr2, r0\n 8001e68:\t460b \tmov\tr3, r1\n 8001e6a:\t4640 \tmov\tr0, r8\n 8001e6c:\t4649 \tmov\tr1, r9\n 8001e6e:\tf7fe f9af \tbl\t80001d0 <__aeabi_dsub>\n 8001e72:\t9b00 \tldr\tr3, [sp, #0]\n 8001e74:\t9a0a \tldr\tr2, [sp, #40]\t; 0x28\n 8001e76:\t3b01 \tsubs\tr3, #1\n 8001e78:\t4313 \torrs\tr3, r2\n 8001e7a:\t4682 \tmov\tsl, r0\n 8001e7c:\t468b \tmov\tfp, r1\n 8001e7e:\tf040 81f1 \tbne.w\t8002264 <__ieee754_pow+0x6e4>\n 8001e82:\ted9f 7b2f \tvldr\td7, [pc, #188]\t; 8001f40 <__ieee754_pow+0x3c0>\n 8001e86:\teeb0 8a47 \tvmov.f32\ts16, s14\n 8001e8a:\teef0 8a67 \tvmov.f32\ts17, s15\n 8001e8e:\te9dd 6702 \tldrd\tr6, r7, [sp, #8]\n 8001e92:\t2600 \tmovs\tr6, #0\n 8001e94:\t4632 \tmov\tr2, r6\n 8001e96:\t463b \tmov\tr3, r7\n 8001e98:\te9dd 0102 \tldrd\tr0, r1, [sp, #8]\n 8001e9c:\tf7fe f998 \tbl\t80001d0 <__aeabi_dsub>\n 8001ea0:\t4622 \tmov\tr2, r4\n 8001ea2:\t462b \tmov\tr3, r5\n 8001ea4:\tf7fe fb4c \tbl\t8000540 <__aeabi_dmul>\n 8001ea8:\te9dd 2302 \tldrd\tr2, r3, [sp, #8]\n 8001eac:\t4680 \tmov\tr8, r0\n 8001eae:\t4689 \tmov\tr9, r1\n 8001eb0:\t4650 \tmov\tr0, sl\n 8001eb2:\t4659 \tmov\tr1, fp\n 8001eb4:\tf7fe fb44 \tbl\t8000540 <__aeabi_dmul>\n 8001eb8:\t4602 \tmov\tr2, r0\n 8001eba:\t460b \tmov\tr3, r1\n 8001ebc:\t4640 \tmov\tr0, r8\n 8001ebe:\t4649 \tmov\tr1, r9\n 8001ec0:\tf7fe f988 \tbl\t80001d4 <__adddf3>\n 8001ec4:\t4632 \tmov\tr2, r6\n 8001ec6:\t463b \tmov\tr3, r7\n 8001ec8:\t4680 \tmov\tr8, r0\n 8001eca:\t4689 \tmov\tr9, r1\n 8001ecc:\t4620 \tmov\tr0, r4\n 8001ece:\t4629 \tmov\tr1, r5\n 8001ed0:\tf7fe fb36 \tbl\t8000540 <__aeabi_dmul>\n 8001ed4:\t460b \tmov\tr3, r1\n 8001ed6:\t4604 \tmov\tr4, r0\n 8001ed8:\t460d \tmov\tr5, r1\n 8001eda:\t4602 \tmov\tr2, r0\n 8001edc:\t4649 \tmov\tr1, r9\n 8001ede:\t4640 \tmov\tr0, r8\n 8001ee0:\tf7fe f978 \tbl\t80001d4 <__adddf3>\n 8001ee4:\t4b1d \tldr\tr3, [pc, #116]\t; (8001f5c <__ieee754_pow+0x3dc>)\n 8001ee6:\t4299 \tcmp\tr1, r3\n 8001ee8:\tec45 4b19 \tvmov\td9, r4, r5\n 8001eec:\t4606 \tmov\tr6, r0\n 8001eee:\t460f \tmov\tr7, r1\n 8001ef0:\t468b \tmov\tfp, r1\n 8001ef2:\tf340 82fe \tble.w\t80024f2 <__ieee754_pow+0x972>\n 8001ef6:\tf101 433f \tadd.w\tr3, r1, #3204448256\t; 0xbf000000\n 8001efa:\tf503 03e0 \tadd.w\tr3, r3, #7340032\t; 0x700000\n 8001efe:\t4303 \torrs\tr3, r0\n 8001f00:\tf000 81f0 \tbeq.w\t80022e4 <__ieee754_pow+0x764>\n 8001f04:\ta310 \tadd\tr3, pc, #64\t; (adr r3, 8001f48 <__ieee754_pow+0x3c8>)\n 8001f06:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001f0a:\tec51 0b18 \tvmov\tr0, r1, d8\n 8001f0e:\tf7fe fb17 \tbl\t8000540 <__aeabi_dmul>\n 8001f12:\ta30d \tadd\tr3, pc, #52\t; (adr r3, 8001f48 <__ieee754_pow+0x3c8>)\n 8001f14:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8001f18:\te6cb \tb.n\t8001cb2 <__ieee754_pow+0x132>\n 8001f1a:\tbf00 \tnop\n 8001f1c:\tf3af 8000 \tnop.w\n 8001f20:\t60000000 \t.word\t0x60000000\n 8001f24:\t3ff71547 \t.word\t0x3ff71547\n 8001f28:\tf85ddf44 \t.word\t0xf85ddf44\n 8001f2c:\t3e54ae0b \t.word\t0x3e54ae0b\n 8001f30:\t55555555 \t.word\t0x55555555\n 8001f34:\t3fd55555 \t.word\t0x3fd55555\n 8001f38:\t652b82fe \t.word\t0x652b82fe\n 8001f3c:\t3ff71547 \t.word\t0x3ff71547\n 8001f40:\t00000000 \t.word\t0x00000000\n 8001f44:\tbff00000 \t.word\t0xbff00000\n 8001f48:\t8800759c \t.word\t0x8800759c\n 8001f4c:\t7e37e43c \t.word\t0x7e37e43c\n 8001f50:\t3ff00000 \t.word\t0x3ff00000\n 8001f54:\t3fd00000 \t.word\t0x3fd00000\n 8001f58:\t3fe00000 \t.word\t0x3fe00000\n 8001f5c:\t408fffff \t.word\t0x408fffff\n 8001f60:\t4bd7 \tldr\tr3, [pc, #860]\t; (80022c0 <__ieee754_pow+0x740>)\n 8001f62:\tea03 0309 \tand.w\tr3, r3, r9\n 8001f66:\t2200 \tmovs\tr2, #0\n 8001f68:\tb92b \tcbnz\tr3, 8001f76 <__ieee754_pow+0x3f6>\n 8001f6a:\t4bd6 \tldr\tr3, [pc, #856]\t; (80022c4 <__ieee754_pow+0x744>)\n 8001f6c:\tf7fe fae8 \tbl\t8000540 <__aeabi_dmul>\n 8001f70:\tf06f 0234 \tmvn.w\tr2, #52\t; 0x34\n 8001f74:\t460c \tmov\tr4, r1\n 8001f76:\t1523 \tasrs\tr3, r4, #20\n 8001f78:\tf2a3 33ff \tsubw\tr3, r3, #1023\t; 0x3ff\n 8001f7c:\t4413 \tadd\tr3, r2\n 8001f7e:\t9309 \tstr\tr3, [sp, #36]\t; 0x24\n 8001f80:\t4bd1 \tldr\tr3, [pc, #836]\t; (80022c8 <__ieee754_pow+0x748>)\n 8001f82:\tf3c4 0413 \tubfx\tr4, r4, #0, #20\n 8001f86:\tf044 557f \torr.w\tr5, r4, #1069547520\t; 0x3fc00000\n 8001f8a:\t429c \tcmp\tr4, r3\n 8001f8c:\tf445 1540 \torr.w\tr5, r5, #3145728\t; 0x300000\n 8001f90:\tdd08 \tble.n\t8001fa4 <__ieee754_pow+0x424>\n 8001f92:\t4bce \tldr\tr3, [pc, #824]\t; (80022cc <__ieee754_pow+0x74c>)\n 8001f94:\t429c \tcmp\tr4, r3\n 8001f96:\tf340 8163 \tble.w\t8002260 <__ieee754_pow+0x6e0>\n 8001f9a:\t9b09 \tldr\tr3, [sp, #36]\t; 0x24\n 8001f9c:\t3301 \tadds\tr3, #1\n 8001f9e:\t9309 \tstr\tr3, [sp, #36]\t; 0x24\n 8001fa0:\tf5a5 1580 \tsub.w\tr5, r5, #1048576\t; 0x100000\n 8001fa4:\t2400 \tmovs\tr4, #0\n 8001fa6:\t00e3 \tlsls\tr3, r4, #3\n 8001fa8:\t930b \tstr\tr3, [sp, #44]\t; 0x2c\n 8001faa:\t4bc9 \tldr\tr3, [pc, #804]\t; (80022d0 <__ieee754_pow+0x750>)\n 8001fac:\teb03 03c4 \tadd.w\tr3, r3, r4, lsl #3\n 8001fb0:\ted93 7b00 \tvldr\td7, [r3]\n 8001fb4:\t4629 \tmov\tr1, r5\n 8001fb6:\tec53 2b17 \tvmov\tr2, r3, d7\n 8001fba:\teeb0 8a47 \tvmov.f32\ts16, s14\n 8001fbe:\teef0 8a67 \tvmov.f32\ts17, s15\n 8001fc2:\t4682 \tmov\tsl, r0\n 8001fc4:\tf7fe f904 \tbl\t80001d0 <__aeabi_dsub>\n 8001fc8:\t4652 \tmov\tr2, sl\n 8001fca:\t4606 \tmov\tr6, r0\n 8001fcc:\t460f \tmov\tr7, r1\n 8001fce:\t462b \tmov\tr3, r5\n 8001fd0:\tec51 0b18 \tvmov\tr0, r1, d8\n 8001fd4:\tf7fe f8fe \tbl\t80001d4 <__adddf3>\n 8001fd8:\t4602 \tmov\tr2, r0\n 8001fda:\t460b \tmov\tr3, r1\n 8001fdc:\t2000 \tmovs\tr0, #0\n 8001fde:\t49bd \tldr\tr1, [pc, #756]\t; (80022d4 <__ieee754_pow+0x754>)\n 8001fe0:\tf7fe fbd8 \tbl\t8000794 <__aeabi_ddiv>\n 8001fe4:\tec41 0b19 \tvmov\td9, r0, r1\n 8001fe8:\t4602 \tmov\tr2, r0\n 8001fea:\t460b \tmov\tr3, r1\n 8001fec:\t4630 \tmov\tr0, r6\n 8001fee:\t4639 \tmov\tr1, r7\n 8001ff0:\tf7fe faa6 \tbl\t8000540 <__aeabi_dmul>\n 8001ff4:\te9cd 0106 \tstrd\tr0, r1, [sp, #24]\n 8001ff8:\te9dd 2306 \tldrd\tr2, r3, [sp, #24]\n 8001ffc:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n 8002000:\t2300 \tmovs\tr3, #0\n 8002002:\t9304 \tstr\tr3, [sp, #16]\n 8002004:\te9dd 8904 \tldrd\tr8, r9, [sp, #16]\n 8002008:\t46ab \tmov\tfp, r5\n 800200a:\t106d \tasrs\tr5, r5, #1\n 800200c:\tf045 5500 \torr.w\tr5, r5, #536870912\t; 0x20000000\n 8002010:\tf505 2500 \tadd.w\tr5, r5, #524288\t; 0x80000\n 8002014:\teb05 4384 \tadd.w\tr3, r5, r4, lsl #18\n 8002018:\t2200 \tmovs\tr2, #0\n 800201a:\t4640 \tmov\tr0, r8\n 800201c:\t4649 \tmov\tr1, r9\n 800201e:\t4614 \tmov\tr4, r2\n 8002020:\t461d \tmov\tr5, r3\n 8002022:\tf7fe fa8d \tbl\t8000540 <__aeabi_dmul>\n 8002026:\t4602 \tmov\tr2, r0\n 8002028:\t460b \tmov\tr3, r1\n 800202a:\t4630 \tmov\tr0, r6\n 800202c:\t4639 \tmov\tr1, r7\n 800202e:\tf7fe f8cf \tbl\t80001d0 <__aeabi_dsub>\n 8002032:\tec53 2b18 \tvmov\tr2, r3, d8\n 8002036:\t4606 \tmov\tr6, r0\n 8002038:\t460f \tmov\tr7, r1\n 800203a:\t4620 \tmov\tr0, r4\n 800203c:\t4629 \tmov\tr1, r5\n 800203e:\tf7fe f8c7 \tbl\t80001d0 <__aeabi_dsub>\n 8002042:\t4602 \tmov\tr2, r0\n 8002044:\t460b \tmov\tr3, r1\n 8002046:\t4650 \tmov\tr0, sl\n 8002048:\t4659 \tmov\tr1, fp\n 800204a:\tf7fe f8c1 \tbl\t80001d0 <__aeabi_dsub>\n 800204e:\t4642 \tmov\tr2, r8\n 8002050:\t464b \tmov\tr3, r9\n 8002052:\tf7fe fa75 \tbl\t8000540 <__aeabi_dmul>\n 8002056:\t4602 \tmov\tr2, r0\n 8002058:\t460b \tmov\tr3, r1\n 800205a:\t4630 \tmov\tr0, r6\n 800205c:\t4639 \tmov\tr1, r7\n 800205e:\tf7fe f8b7 \tbl\t80001d0 <__aeabi_dsub>\n 8002062:\tec53 2b19 \tvmov\tr2, r3, d9\n 8002066:\tf7fe fa6b \tbl\t8000540 <__aeabi_dmul>\n 800206a:\te9dd 2306 \tldrd\tr2, r3, [sp, #24]\n 800206e:\tec41 0b18 \tvmov\td8, r0, r1\n 8002072:\t4610 \tmov\tr0, r2\n 8002074:\t4619 \tmov\tr1, r3\n 8002076:\tf7fe fa63 \tbl\t8000540 <__aeabi_dmul>\n 800207a:\ta37d \tadd\tr3, pc, #500\t; (adr r3, 8002270 <__ieee754_pow+0x6f0>)\n 800207c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8002080:\t4604 \tmov\tr4, r0\n 8002082:\t460d \tmov\tr5, r1\n 8002084:\tf7fe fa5c \tbl\t8000540 <__aeabi_dmul>\n 8002088:\ta37b \tadd\tr3, pc, #492\t; (adr r3, 8002278 <__ieee754_pow+0x6f8>)\n 800208a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800208e:\tf7fe f8a1 \tbl\t80001d4 <__adddf3>\n 8002092:\t4622 \tmov\tr2, r4\n 8002094:\t462b \tmov\tr3, r5\n 8002096:\tf7fe fa53 \tbl\t8000540 <__aeabi_dmul>\n 800209a:\ta379 \tadd\tr3, pc, #484\t; (adr r3, 8002280 <__ieee754_pow+0x700>)\n 800209c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80020a0:\tf7fe f898 \tbl\t80001d4 <__adddf3>\n 80020a4:\t4622 \tmov\tr2, r4\n 80020a6:\t462b \tmov\tr3, r5\n 80020a8:\tf7fe fa4a \tbl\t8000540 <__aeabi_dmul>\n 80020ac:\ta376 \tadd\tr3, pc, #472\t; (adr r3, 8002288 <__ieee754_pow+0x708>)\n 80020ae:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80020b2:\tf7fe f88f \tbl\t80001d4 <__adddf3>\n 80020b6:\t4622 \tmov\tr2, r4\n 80020b8:\t462b \tmov\tr3, r5\n 80020ba:\tf7fe fa41 \tbl\t8000540 <__aeabi_dmul>\n 80020be:\ta374 \tadd\tr3, pc, #464\t; (adr r3, 8002290 <__ieee754_pow+0x710>)\n 80020c0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80020c4:\tf7fe f886 \tbl\t80001d4 <__adddf3>\n 80020c8:\t4622 \tmov\tr2, r4\n 80020ca:\t462b \tmov\tr3, r5\n 80020cc:\tf7fe fa38 \tbl\t8000540 <__aeabi_dmul>\n 80020d0:\ta371 \tadd\tr3, pc, #452\t; (adr r3, 8002298 <__ieee754_pow+0x718>)\n 80020d2:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80020d6:\tf7fe f87d \tbl\t80001d4 <__adddf3>\n 80020da:\t4622 \tmov\tr2, r4\n 80020dc:\t4606 \tmov\tr6, r0\n 80020de:\t460f \tmov\tr7, r1\n 80020e0:\t462b \tmov\tr3, r5\n 80020e2:\t4620 \tmov\tr0, r4\n 80020e4:\t4629 \tmov\tr1, r5\n 80020e6:\tf7fe fa2b \tbl\t8000540 <__aeabi_dmul>\n 80020ea:\t4602 \tmov\tr2, r0\n 80020ec:\t460b \tmov\tr3, r1\n 80020ee:\t4630 \tmov\tr0, r6\n 80020f0:\t4639 \tmov\tr1, r7\n 80020f2:\tf7fe fa25 \tbl\t8000540 <__aeabi_dmul>\n 80020f6:\t4642 \tmov\tr2, r8\n 80020f8:\t4604 \tmov\tr4, r0\n 80020fa:\t460d \tmov\tr5, r1\n 80020fc:\t464b \tmov\tr3, r9\n 80020fe:\te9dd 0106 \tldrd\tr0, r1, [sp, #24]\n 8002102:\tf7fe f867 \tbl\t80001d4 <__adddf3>\n 8002106:\tec53 2b18 \tvmov\tr2, r3, d8\n 800210a:\tf7fe fa19 \tbl\t8000540 <__aeabi_dmul>\n 800210e:\t4622 \tmov\tr2, r4\n 8002110:\t462b \tmov\tr3, r5\n 8002112:\tf7fe f85f \tbl\t80001d4 <__adddf3>\n 8002116:\t4642 \tmov\tr2, r8\n 8002118:\t4682 \tmov\tsl, r0\n 800211a:\t468b \tmov\tfp, r1\n 800211c:\t464b \tmov\tr3, r9\n 800211e:\t4640 \tmov\tr0, r8\n 8002120:\t4649 \tmov\tr1, r9\n 8002122:\tf7fe fa0d \tbl\t8000540 <__aeabi_dmul>\n 8002126:\t4b6c \tldr\tr3, [pc, #432]\t; (80022d8 <__ieee754_pow+0x758>)\n 8002128:\t2200 \tmovs\tr2, #0\n 800212a:\t4606 \tmov\tr6, r0\n 800212c:\t460f \tmov\tr7, r1\n 800212e:\tf7fe f851 \tbl\t80001d4 <__adddf3>\n 8002132:\t4652 \tmov\tr2, sl\n 8002134:\t465b \tmov\tr3, fp\n 8002136:\tf7fe f84d \tbl\t80001d4 <__adddf3>\n 800213a:\t9c04 \tldr\tr4, [sp, #16]\n 800213c:\t460d \tmov\tr5, r1\n 800213e:\t4622 \tmov\tr2, r4\n 8002140:\t460b \tmov\tr3, r1\n 8002142:\t4640 \tmov\tr0, r8\n 8002144:\t4649 \tmov\tr1, r9\n 8002146:\tf7fe f9fb \tbl\t8000540 <__aeabi_dmul>\n 800214a:\t4b63 \tldr\tr3, [pc, #396]\t; (80022d8 <__ieee754_pow+0x758>)\n 800214c:\t4680 \tmov\tr8, r0\n 800214e:\t4689 \tmov\tr9, r1\n 8002150:\t2200 \tmovs\tr2, #0\n 8002152:\t4620 \tmov\tr0, r4\n 8002154:\t4629 \tmov\tr1, r5\n 8002156:\tf7fe f83b \tbl\t80001d0 <__aeabi_dsub>\n 800215a:\t4632 \tmov\tr2, r6\n 800215c:\t463b \tmov\tr3, r7\n 800215e:\tf7fe f837 \tbl\t80001d0 <__aeabi_dsub>\n 8002162:\t4602 \tmov\tr2, r0\n 8002164:\t460b \tmov\tr3, r1\n 8002166:\t4650 \tmov\tr0, sl\n 8002168:\t4659 \tmov\tr1, fp\n 800216a:\tf7fe f831 \tbl\t80001d0 <__aeabi_dsub>\n 800216e:\te9dd 2306 \tldrd\tr2, r3, [sp, #24]\n 8002172:\tf7fe f9e5 \tbl\t8000540 <__aeabi_dmul>\n 8002176:\t4622 \tmov\tr2, r4\n 8002178:\t4606 \tmov\tr6, r0\n 800217a:\t460f \tmov\tr7, r1\n 800217c:\t462b \tmov\tr3, r5\n 800217e:\tec51 0b18 \tvmov\tr0, r1, d8\n 8002182:\tf7fe f9dd \tbl\t8000540 <__aeabi_dmul>\n 8002186:\t4602 \tmov\tr2, r0\n 8002188:\t460b \tmov\tr3, r1\n 800218a:\t4630 \tmov\tr0, r6\n 800218c:\t4639 \tmov\tr1, r7\n 800218e:\tf7fe f821 \tbl\t80001d4 <__adddf3>\n 8002192:\t4606 \tmov\tr6, r0\n 8002194:\t460f \tmov\tr7, r1\n 8002196:\t4602 \tmov\tr2, r0\n 8002198:\t460b \tmov\tr3, r1\n 800219a:\t4640 \tmov\tr0, r8\n 800219c:\t4649 \tmov\tr1, r9\n 800219e:\tf7fe f819 \tbl\t80001d4 <__adddf3>\n 80021a2:\t9c04 \tldr\tr4, [sp, #16]\n 80021a4:\ta33e \tadd\tr3, pc, #248\t; (adr r3, 80022a0 <__ieee754_pow+0x720>)\n 80021a6:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80021aa:\t4620 \tmov\tr0, r4\n 80021ac:\t460d \tmov\tr5, r1\n 80021ae:\tf7fe f9c7 \tbl\t8000540 <__aeabi_dmul>\n 80021b2:\t4642 \tmov\tr2, r8\n 80021b4:\tec41 0b18 \tvmov\td8, r0, r1\n 80021b8:\t464b \tmov\tr3, r9\n 80021ba:\t4620 \tmov\tr0, r4\n 80021bc:\t4629 \tmov\tr1, r5\n 80021be:\tf7fe f807 \tbl\t80001d0 <__aeabi_dsub>\n 80021c2:\t4602 \tmov\tr2, r0\n 80021c4:\t460b \tmov\tr3, r1\n 80021c6:\t4630 \tmov\tr0, r6\n 80021c8:\t4639 \tmov\tr1, r7\n 80021ca:\tf7fe f801 \tbl\t80001d0 <__aeabi_dsub>\n 80021ce:\ta336 \tadd\tr3, pc, #216\t; (adr r3, 80022a8 <__ieee754_pow+0x728>)\n 80021d0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80021d4:\tf7fe f9b4 \tbl\t8000540 <__aeabi_dmul>\n 80021d8:\ta335 \tadd\tr3, pc, #212\t; (adr r3, 80022b0 <__ieee754_pow+0x730>)\n 80021da:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80021de:\t4606 \tmov\tr6, r0\n 80021e0:\t460f \tmov\tr7, r1\n 80021e2:\t4620 \tmov\tr0, r4\n 80021e4:\t4629 \tmov\tr1, r5\n 80021e6:\tf7fe f9ab \tbl\t8000540 <__aeabi_dmul>\n 80021ea:\t4602 \tmov\tr2, r0\n 80021ec:\t460b \tmov\tr3, r1\n 80021ee:\t4630 \tmov\tr0, r6\n 80021f0:\t4639 \tmov\tr1, r7\n 80021f2:\tf7fd ffef \tbl\t80001d4 <__adddf3>\n 80021f6:\t9a0b \tldr\tr2, [sp, #44]\t; 0x2c\n 80021f8:\t4b38 \tldr\tr3, [pc, #224]\t; (80022dc <__ieee754_pow+0x75c>)\n 80021fa:\t4413 \tadd\tr3, r2\n 80021fc:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8002200:\tf7fd ffe8 \tbl\t80001d4 <__adddf3>\n 8002204:\t4682 \tmov\tsl, r0\n 8002206:\t9809 \tldr\tr0, [sp, #36]\t; 0x24\n 8002208:\t468b \tmov\tfp, r1\n 800220a:\tf7fe f92f \tbl\t800046c <__aeabi_i2d>\n 800220e:\t9a0b \tldr\tr2, [sp, #44]\t; 0x2c\n 8002210:\t4b33 \tldr\tr3, [pc, #204]\t; (80022e0 <__ieee754_pow+0x760>)\n 8002212:\t4413 \tadd\tr3, r2\n 8002214:\te9d3 8900 \tldrd\tr8, r9, [r3]\n 8002218:\t4606 \tmov\tr6, r0\n 800221a:\t460f \tmov\tr7, r1\n 800221c:\t4652 \tmov\tr2, sl\n 800221e:\t465b \tmov\tr3, fp\n 8002220:\tec51 0b18 \tvmov\tr0, r1, d8\n 8002224:\tf7fd ffd6 \tbl\t80001d4 <__adddf3>\n 8002228:\t4642 \tmov\tr2, r8\n 800222a:\t464b \tmov\tr3, r9\n 800222c:\tf7fd ffd2 \tbl\t80001d4 <__adddf3>\n 8002230:\t4632 \tmov\tr2, r6\n 8002232:\t463b \tmov\tr3, r7\n 8002234:\tf7fd ffce \tbl\t80001d4 <__adddf3>\n 8002238:\t9c04 \tldr\tr4, [sp, #16]\n 800223a:\t4632 \tmov\tr2, r6\n 800223c:\t463b \tmov\tr3, r7\n 800223e:\t4620 \tmov\tr0, r4\n 8002240:\t460d \tmov\tr5, r1\n 8002242:\tf7fd ffc5 \tbl\t80001d0 <__aeabi_dsub>\n 8002246:\t4642 \tmov\tr2, r8\n 8002248:\t464b \tmov\tr3, r9\n 800224a:\tf7fd ffc1 \tbl\t80001d0 <__aeabi_dsub>\n 800224e:\tec53 2b18 \tvmov\tr2, r3, d8\n 8002252:\tf7fd ffbd \tbl\t80001d0 <__aeabi_dsub>\n 8002256:\t4602 \tmov\tr2, r0\n 8002258:\t460b \tmov\tr3, r1\n 800225a:\t4650 \tmov\tr0, sl\n 800225c:\t4659 \tmov\tr1, fp\n 800225e:\te606 \tb.n\t8001e6e <__ieee754_pow+0x2ee>\n 8002260:\t2401 \tmovs\tr4, #1\n 8002262:\te6a0 \tb.n\t8001fa6 <__ieee754_pow+0x426>\n 8002264:\ted9f 7b14 \tvldr\td7, [pc, #80]\t; 80022b8 <__ieee754_pow+0x738>\n 8002268:\te60d \tb.n\t8001e86 <__ieee754_pow+0x306>\n 800226a:\tbf00 \tnop\n 800226c:\tf3af 8000 \tnop.w\n 8002270:\t4a454eef \t.word\t0x4a454eef\n 8002274:\t3fca7e28 \t.word\t0x3fca7e28\n 8002278:\t93c9db65 \t.word\t0x93c9db65\n 800227c:\t3fcd864a \t.word\t0x3fcd864a\n 8002280:\ta91d4101 \t.word\t0xa91d4101\n 8002284:\t3fd17460 \t.word\t0x3fd17460\n 8002288:\t518f264d \t.word\t0x518f264d\n 800228c:\t3fd55555 \t.word\t0x3fd55555\n 8002290:\tdb6fabff \t.word\t0xdb6fabff\n 8002294:\t3fdb6db6 \t.word\t0x3fdb6db6\n 8002298:\t33333303 \t.word\t0x33333303\n 800229c:\t3fe33333 \t.word\t0x3fe33333\n 80022a0:\te0000000 \t.word\t0xe0000000\n 80022a4:\t3feec709 \t.word\t0x3feec709\n 80022a8:\tdc3a03fd \t.word\t0xdc3a03fd\n 80022ac:\t3feec709 \t.word\t0x3feec709\n 80022b0:\t145b01f5 \t.word\t0x145b01f5\n 80022b4:\tbe3e2fe0 \t.word\t0xbe3e2fe0\n 80022b8:\t00000000 \t.word\t0x00000000\n 80022bc:\t3ff00000 \t.word\t0x3ff00000\n 80022c0:\t7ff00000 \t.word\t0x7ff00000\n 80022c4:\t43400000 \t.word\t0x43400000\n 80022c8:\t0003988e \t.word\t0x0003988e\n 80022cc:\t000bb679 \t.word\t0x000bb679\n 80022d0:\t080029b0 \t.word\t0x080029b0\n 80022d4:\t3ff00000 \t.word\t0x3ff00000\n 80022d8:\t40080000 \t.word\t0x40080000\n 80022dc:\t080029d0 \t.word\t0x080029d0\n 80022e0:\t080029c0 \t.word\t0x080029c0\n 80022e4:\ta3b5 \tadd\tr3, pc, #724\t; (adr r3, 80025bc <__ieee754_pow+0xa3c>)\n 80022e6:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80022ea:\t4640 \tmov\tr0, r8\n 80022ec:\t4649 \tmov\tr1, r9\n 80022ee:\tf7fd ff71 \tbl\t80001d4 <__adddf3>\n 80022f2:\t4622 \tmov\tr2, r4\n 80022f4:\tec41 0b1a \tvmov\td10, r0, r1\n 80022f8:\t462b \tmov\tr3, r5\n 80022fa:\t4630 \tmov\tr0, r6\n 80022fc:\t4639 \tmov\tr1, r7\n 80022fe:\tf7fd ff67 \tbl\t80001d0 <__aeabi_dsub>\n 8002302:\t4602 \tmov\tr2, r0\n 8002304:\t460b \tmov\tr3, r1\n 8002306:\tec51 0b1a \tvmov\tr0, r1, d10\n 800230a:\tf7fe fba9 \tbl\t8000a60 <__aeabi_dcmpgt>\n 800230e:\t2800 \tcmp\tr0, #0\n 8002310:\tf47f adf8 \tbne.w\t8001f04 <__ieee754_pow+0x384>\n 8002314:\t4aa4 \tldr\tr2, [pc, #656]\t; (80025a8 <__ieee754_pow+0xa28>)\n 8002316:\tf02b 4300 \tbic.w\tr3, fp, #2147483648\t; 0x80000000\n 800231a:\t4293 \tcmp\tr3, r2\n 800231c:\tf340 810b \tble.w\t8002536 <__ieee754_pow+0x9b6>\n 8002320:\t151b \tasrs\tr3, r3, #20\n 8002322:\tf44f 1a80 \tmov.w\tsl, #1048576\t; 0x100000\n 8002326:\tf2a3 33fe \tsubw\tr3, r3, #1022\t; 0x3fe\n 800232a:\tfa4a f303 \tasr.w\tr3, sl, r3\n 800232e:\t445b \tadd\tr3, fp\n 8002330:\tf3c3 520a \tubfx\tr2, r3, #20, #11\n 8002334:\t4e9d \tldr\tr6, [pc, #628]\t; (80025ac <__ieee754_pow+0xa2c>)\n 8002336:\tf2a2 32ff \tsubw\tr2, r2, #1023\t; 0x3ff\n 800233a:\t4116 \tasrs\tr6, r2\n 800233c:\tf3c3 0a13 \tubfx\tsl, r3, #0, #20\n 8002340:\t2000 \tmovs\tr0, #0\n 8002342:\tea23 0106 \tbic.w\tr1, r3, r6\n 8002346:\tf1c2 0214 \trsb\tr2, r2, #20\n 800234a:\tf44a 1a80 \torr.w\tsl, sl, #1048576\t; 0x100000\n 800234e:\tfa4a fa02 \tasr.w\tsl, sl, r2\n 8002352:\tf1bb 0f00 \tcmp.w\tfp, #0\n 8002356:\t4602 \tmov\tr2, r0\n 8002358:\t460b \tmov\tr3, r1\n 800235a:\t4620 \tmov\tr0, r4\n 800235c:\t4629 \tmov\tr1, r5\n 800235e:\tbfb8 \tit\tlt\n 8002360:\tf1ca 0a00 \trsblt\tsl, sl, #0\n 8002364:\tf7fd ff34 \tbl\t80001d0 <__aeabi_dsub>\n 8002368:\tec41 0b19 \tvmov\td9, r0, r1\n 800236c:\t4642 \tmov\tr2, r8\n 800236e:\t464b \tmov\tr3, r9\n 8002370:\tec51 0b19 \tvmov\tr0, r1, d9\n 8002374:\tf7fd ff2e \tbl\t80001d4 <__adddf3>\n 8002378:\t2400 \tmovs\tr4, #0\n 800237a:\ta379 \tadd\tr3, pc, #484\t; (adr r3, 8002560 <__ieee754_pow+0x9e0>)\n 800237c:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8002380:\t4620 \tmov\tr0, r4\n 8002382:\t460d \tmov\tr5, r1\n 8002384:\tf7fe f8dc \tbl\t8000540 <__aeabi_dmul>\n 8002388:\tec53 2b19 \tvmov\tr2, r3, d9\n 800238c:\t4606 \tmov\tr6, r0\n 800238e:\t460f \tmov\tr7, r1\n 8002390:\t4620 \tmov\tr0, r4\n 8002392:\t4629 \tmov\tr1, r5\n 8002394:\tf7fd ff1c \tbl\t80001d0 <__aeabi_dsub>\n 8002398:\t4602 \tmov\tr2, r0\n 800239a:\t460b \tmov\tr3, r1\n 800239c:\t4640 \tmov\tr0, r8\n 800239e:\t4649 \tmov\tr1, r9\n 80023a0:\tf7fd ff16 \tbl\t80001d0 <__aeabi_dsub>\n 80023a4:\ta370 \tadd\tr3, pc, #448\t; (adr r3, 8002568 <__ieee754_pow+0x9e8>)\n 80023a6:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80023aa:\tf7fe f8c9 \tbl\t8000540 <__aeabi_dmul>\n 80023ae:\ta370 \tadd\tr3, pc, #448\t; (adr r3, 8002570 <__ieee754_pow+0x9f0>)\n 80023b0:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80023b4:\t4680 \tmov\tr8, r0\n 80023b6:\t4689 \tmov\tr9, r1\n 80023b8:\t4620 \tmov\tr0, r4\n 80023ba:\t4629 \tmov\tr1, r5\n 80023bc:\tf7fe f8c0 \tbl\t8000540 <__aeabi_dmul>\n 80023c0:\t4602 \tmov\tr2, r0\n 80023c2:\t460b \tmov\tr3, r1\n 80023c4:\t4640 \tmov\tr0, r8\n 80023c6:\t4649 \tmov\tr1, r9\n 80023c8:\tf7fd ff04 \tbl\t80001d4 <__adddf3>\n 80023cc:\t4604 \tmov\tr4, r0\n 80023ce:\t460d \tmov\tr5, r1\n 80023d0:\t4602 \tmov\tr2, r0\n 80023d2:\t460b \tmov\tr3, r1\n 80023d4:\t4630 \tmov\tr0, r6\n 80023d6:\t4639 \tmov\tr1, r7\n 80023d8:\tf7fd fefc \tbl\t80001d4 <__adddf3>\n 80023dc:\t4632 \tmov\tr2, r6\n 80023de:\t463b \tmov\tr3, r7\n 80023e0:\t4680 \tmov\tr8, r0\n 80023e2:\t4689 \tmov\tr9, r1\n 80023e4:\tf7fd fef4 \tbl\t80001d0 <__aeabi_dsub>\n 80023e8:\t4602 \tmov\tr2, r0\n 80023ea:\t460b \tmov\tr3, r1\n 80023ec:\t4620 \tmov\tr0, r4\n 80023ee:\t4629 \tmov\tr1, r5\n 80023f0:\tf7fd feee \tbl\t80001d0 <__aeabi_dsub>\n 80023f4:\t4642 \tmov\tr2, r8\n 80023f6:\t4606 \tmov\tr6, r0\n 80023f8:\t460f \tmov\tr7, r1\n 80023fa:\t464b \tmov\tr3, r9\n 80023fc:\t4640 \tmov\tr0, r8\n 80023fe:\t4649 \tmov\tr1, r9\n 8002400:\tf7fe f89e \tbl\t8000540 <__aeabi_dmul>\n 8002404:\ta35c \tadd\tr3, pc, #368\t; (adr r3, 8002578 <__ieee754_pow+0x9f8>)\n 8002406:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800240a:\t4604 \tmov\tr4, r0\n 800240c:\t460d \tmov\tr5, r1\n 800240e:\tf7fe f897 \tbl\t8000540 <__aeabi_dmul>\n 8002412:\ta35b \tadd\tr3, pc, #364\t; (adr r3, 8002580 <__ieee754_pow+0xa00>)\n 8002414:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 8002418:\tf7fd feda \tbl\t80001d0 <__aeabi_dsub>\n 800241c:\t4622 \tmov\tr2, r4\n 800241e:\t462b \tmov\tr3, r5\n 8002420:\tf7fe f88e \tbl\t8000540 <__aeabi_dmul>\n 8002424:\ta358 \tadd\tr3, pc, #352\t; (adr r3, 8002588 <__ieee754_pow+0xa08>)\n 8002426:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800242a:\tf7fd fed3 \tbl\t80001d4 <__adddf3>\n 800242e:\t4622 \tmov\tr2, r4\n 8002430:\t462b \tmov\tr3, r5\n 8002432:\tf7fe f885 \tbl\t8000540 <__aeabi_dmul>\n 8002436:\ta356 \tadd\tr3, pc, #344\t; (adr r3, 8002590 <__ieee754_pow+0xa10>)\n 8002438:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800243c:\tf7fd fec8 \tbl\t80001d0 <__aeabi_dsub>\n 8002440:\t4622 \tmov\tr2, r4\n 8002442:\t462b \tmov\tr3, r5\n 8002444:\tf7fe f87c \tbl\t8000540 <__aeabi_dmul>\n 8002448:\ta353 \tadd\tr3, pc, #332\t; (adr r3, 8002598 <__ieee754_pow+0xa18>)\n 800244a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800244e:\tf7fd fec1 \tbl\t80001d4 <__adddf3>\n 8002452:\t4622 \tmov\tr2, r4\n 8002454:\t462b \tmov\tr3, r5\n 8002456:\tf7fe f873 \tbl\t8000540 <__aeabi_dmul>\n 800245a:\t4602 \tmov\tr2, r0\n 800245c:\t460b \tmov\tr3, r1\n 800245e:\t4640 \tmov\tr0, r8\n 8002460:\t4649 \tmov\tr1, r9\n 8002462:\tf7fd feb5 \tbl\t80001d0 <__aeabi_dsub>\n 8002466:\t4604 \tmov\tr4, r0\n 8002468:\t460d \tmov\tr5, r1\n 800246a:\t4602 \tmov\tr2, r0\n 800246c:\t460b \tmov\tr3, r1\n 800246e:\t4640 \tmov\tr0, r8\n 8002470:\t4649 \tmov\tr1, r9\n 8002472:\tf7fe f865 \tbl\t8000540 <__aeabi_dmul>\n 8002476:\t2200 \tmovs\tr2, #0\n 8002478:\tec41 0b19 \tvmov\td9, r0, r1\n 800247c:\tf04f 4380 \tmov.w\tr3, #1073741824\t; 0x40000000\n 8002480:\t4620 \tmov\tr0, r4\n 8002482:\t4629 \tmov\tr1, r5\n 8002484:\tf7fd fea4 \tbl\t80001d0 <__aeabi_dsub>\n 8002488:\t4602 \tmov\tr2, r0\n 800248a:\t460b \tmov\tr3, r1\n 800248c:\tec51 0b19 \tvmov\tr0, r1, d9\n 8002490:\tf7fe f980 \tbl\t8000794 <__aeabi_ddiv>\n 8002494:\t4632 \tmov\tr2, r6\n 8002496:\t4604 \tmov\tr4, r0\n 8002498:\t460d \tmov\tr5, r1\n 800249a:\t463b \tmov\tr3, r7\n 800249c:\t4640 \tmov\tr0, r8\n 800249e:\t4649 \tmov\tr1, r9\n 80024a0:\tf7fe f84e \tbl\t8000540 <__aeabi_dmul>\n 80024a4:\t4632 \tmov\tr2, r6\n 80024a6:\t463b \tmov\tr3, r7\n 80024a8:\tf7fd fe94 \tbl\t80001d4 <__adddf3>\n 80024ac:\t4602 \tmov\tr2, r0\n 80024ae:\t460b \tmov\tr3, r1\n 80024b0:\t4620 \tmov\tr0, r4\n 80024b2:\t4629 \tmov\tr1, r5\n 80024b4:\tf7fd fe8c \tbl\t80001d0 <__aeabi_dsub>\n 80024b8:\t4642 \tmov\tr2, r8\n 80024ba:\t464b \tmov\tr3, r9\n 80024bc:\tf7fd fe88 \tbl\t80001d0 <__aeabi_dsub>\n 80024c0:\t460b \tmov\tr3, r1\n 80024c2:\t4602 \tmov\tr2, r0\n 80024c4:\t493a \tldr\tr1, [pc, #232]\t; (80025b0 <__ieee754_pow+0xa30>)\n 80024c6:\t2000 \tmovs\tr0, #0\n 80024c8:\tf7fd fe82 \tbl\t80001d0 <__aeabi_dsub>\n 80024cc:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 80024d0:\t9b01 \tldr\tr3, [sp, #4]\n 80024d2:\teb03 530a \tadd.w\tr3, r3, sl, lsl #20\n 80024d6:\tf5b3 1f80 \tcmp.w\tr3, #1048576\t; 0x100000\n 80024da:\tda2f \tbge.n\t800253c <__ieee754_pow+0x9bc>\n 80024dc:\t4650 \tmov\tr0, sl\n 80024de:\ted9d 0b00 \tvldr\td0, [sp]\n 80024e2:\tf000 f9cd \tbl\t8002880 \n 80024e6:\tec51 0b10 \tvmov\tr0, r1, d0\n 80024ea:\tec53 2b18 \tvmov\tr2, r3, d8\n 80024ee:\tf7ff bbe0 \tb.w\t8001cb2 <__ieee754_pow+0x132>\n 80024f2:\t4b30 \tldr\tr3, [pc, #192]\t; (80025b4 <__ieee754_pow+0xa34>)\n 80024f4:\tf021 4600 \tbic.w\tr6, r1, #2147483648\t; 0x80000000\n 80024f8:\t429e \tcmp\tr6, r3\n 80024fa:\tf77f af0b \tble.w\t8002314 <__ieee754_pow+0x794>\n 80024fe:\t4b2e \tldr\tr3, [pc, #184]\t; (80025b8 <__ieee754_pow+0xa38>)\n 8002500:\t440b \tadd\tr3, r1\n 8002502:\t4303 \torrs\tr3, r0\n 8002504:\td00b \tbeq.n\t800251e <__ieee754_pow+0x99e>\n 8002506:\ta326 \tadd\tr3, pc, #152\t; (adr r3, 80025a0 <__ieee754_pow+0xa20>)\n 8002508:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800250c:\tec51 0b18 \tvmov\tr0, r1, d8\n 8002510:\tf7fe f816 \tbl\t8000540 <__aeabi_dmul>\n 8002514:\ta322 \tadd\tr3, pc, #136\t; (adr r3, 80025a0 <__ieee754_pow+0xa20>)\n 8002516:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800251a:\tf7ff bbca \tb.w\t8001cb2 <__ieee754_pow+0x132>\n 800251e:\t4622 \tmov\tr2, r4\n 8002520:\t462b \tmov\tr3, r5\n 8002522:\tf7fd fe55 \tbl\t80001d0 <__aeabi_dsub>\n 8002526:\t4642 \tmov\tr2, r8\n 8002528:\t464b \tmov\tr3, r9\n 800252a:\tf7fe fa8f \tbl\t8000a4c <__aeabi_dcmpge>\n 800252e:\t2800 \tcmp\tr0, #0\n 8002530:\tf43f aef0 \tbeq.w\t8002314 <__ieee754_pow+0x794>\n 8002534:\te7e7 \tb.n\t8002506 <__ieee754_pow+0x986>\n 8002536:\tf04f 0a00 \tmov.w\tsl, #0\n 800253a:\te717 \tb.n\t800236c <__ieee754_pow+0x7ec>\n 800253c:\te9dd 0100 \tldrd\tr0, r1, [sp]\n 8002540:\t4619 \tmov\tr1, r3\n 8002542:\te7d2 \tb.n\t80024ea <__ieee754_pow+0x96a>\n 8002544:\t491a \tldr\tr1, [pc, #104]\t; (80025b0 <__ieee754_pow+0xa30>)\n 8002546:\t2000 \tmovs\tr0, #0\n 8002548:\tf7ff bb9e \tb.w\t8001c88 <__ieee754_pow+0x108>\n 800254c:\te9dd 0102 \tldrd\tr0, r1, [sp, #8]\n 8002550:\tf7ff bb9a \tb.w\t8001c88 <__ieee754_pow+0x108>\n 8002554:\t9000 \tstr\tr0, [sp, #0]\n 8002556:\tf7ff bb76 \tb.w\t8001c46 <__ieee754_pow+0xc6>\n 800255a:\t2100 \tmovs\tr1, #0\n 800255c:\tf7ff bb60 \tb.w\t8001c20 <__ieee754_pow+0xa0>\n 8002560:\t00000000 \t.word\t0x00000000\n 8002564:\t3fe62e43 \t.word\t0x3fe62e43\n 8002568:\tfefa39ef \t.word\t0xfefa39ef\n 800256c:\t3fe62e42 \t.word\t0x3fe62e42\n 8002570:\t0ca86c39 \t.word\t0x0ca86c39\n 8002574:\tbe205c61 \t.word\t0xbe205c61\n 8002578:\t72bea4d0 \t.word\t0x72bea4d0\n 800257c:\t3e663769 \t.word\t0x3e663769\n 8002580:\tc5d26bf1 \t.word\t0xc5d26bf1\n 8002584:\t3ebbbd41 \t.word\t0x3ebbbd41\n 8002588:\taf25de2c \t.word\t0xaf25de2c\n 800258c:\t3f11566a \t.word\t0x3f11566a\n 8002590:\t16bebd93 \t.word\t0x16bebd93\n 8002594:\t3f66c16c \t.word\t0x3f66c16c\n 8002598:\t5555553e \t.word\t0x5555553e\n 800259c:\t3fc55555 \t.word\t0x3fc55555\n 80025a0:\tc2f8f359 \t.word\t0xc2f8f359\n 80025a4:\t01a56e1f \t.word\t0x01a56e1f\n 80025a8:\t3fe00000 \t.word\t0x3fe00000\n 80025ac:\t000fffff \t.word\t0x000fffff\n 80025b0:\t3ff00000 \t.word\t0x3ff00000\n 80025b4:\t4090cbff \t.word\t0x4090cbff\n 80025b8:\t3f6f3400 \t.word\t0x3f6f3400\n 80025bc:\t652b82fe \t.word\t0x652b82fe\n 80025c0:\t3c971547 \t.word\t0x3c971547\n\n080025c4 <__ieee754_sqrt>:\n 80025c4:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n 80025c8:\tec55 4b10 \tvmov\tr4, r5, d0\n 80025cc:\t4e56 \tldr\tr6, [pc, #344]\t; (8002728 <__ieee754_sqrt+0x164>)\n 80025ce:\t43ae \tbics\tr6, r5\n 80025d0:\tee10 0a10 \tvmov\tr0, s0\n 80025d4:\tee10 3a10 \tvmov\tr3, s0\n 80025d8:\t4629 \tmov\tr1, r5\n 80025da:\t462a \tmov\tr2, r5\n 80025dc:\td110 \tbne.n\t8002600 <__ieee754_sqrt+0x3c>\n 80025de:\tee10 2a10 \tvmov\tr2, s0\n 80025e2:\t462b \tmov\tr3, r5\n 80025e4:\tf7fd ffac \tbl\t8000540 <__aeabi_dmul>\n 80025e8:\t4602 \tmov\tr2, r0\n 80025ea:\t460b \tmov\tr3, r1\n 80025ec:\t4620 \tmov\tr0, r4\n 80025ee:\t4629 \tmov\tr1, r5\n 80025f0:\tf7fd fdf0 \tbl\t80001d4 <__adddf3>\n 80025f4:\t4604 \tmov\tr4, r0\n 80025f6:\t460d \tmov\tr5, r1\n 80025f8:\tec45 4b10 \tvmov\td0, r4, r5\n 80025fc:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 8002600:\t2d00 \tcmp\tr5, #0\n 8002602:\tdc10 \tbgt.n\t8002626 <__ieee754_sqrt+0x62>\n 8002604:\tf025 4600 \tbic.w\tr6, r5, #2147483648\t; 0x80000000\n 8002608:\t4330 \torrs\tr0, r6\n 800260a:\td0f5 \tbeq.n\t80025f8 <__ieee754_sqrt+0x34>\n 800260c:\tb15d \tcbz\tr5, 8002626 <__ieee754_sqrt+0x62>\n 800260e:\tee10 2a10 \tvmov\tr2, s0\n 8002612:\t462b \tmov\tr3, r5\n 8002614:\tee10 0a10 \tvmov\tr0, s0\n 8002618:\tf7fd fdda \tbl\t80001d0 <__aeabi_dsub>\n 800261c:\t4602 \tmov\tr2, r0\n 800261e:\t460b \tmov\tr3, r1\n 8002620:\tf7fe f8b8 \tbl\t8000794 <__aeabi_ddiv>\n 8002624:\te7e6 \tb.n\t80025f4 <__ieee754_sqrt+0x30>\n 8002626:\t1509 \tasrs\tr1, r1, #20\n 8002628:\td076 \tbeq.n\t8002718 <__ieee754_sqrt+0x154>\n 800262a:\tf3c2 0213 \tubfx\tr2, r2, #0, #20\n 800262e:\t07ce \tlsls\tr6, r1, #31\n 8002630:\tf442 1080 \torr.w\tr0, r2, #1048576\t; 0x100000\n 8002634:\tbf5e \tittt\tpl\n 8002636:\t0fda \tlsrpl\tr2, r3, #31\n 8002638:\t005b \tlslpl\tr3, r3, #1\n 800263a:\teb02 0040 \taddpl.w\tr0, r2, r0, lsl #1\n 800263e:\t0fda \tlsrs\tr2, r3, #31\n 8002640:\tf2a1 35ff \tsubw\tr5, r1, #1023\t; 0x3ff\n 8002644:\teb02 0240 \tadd.w\tr2, r2, r0, lsl #1\n 8002648:\t2000 \tmovs\tr0, #0\n 800264a:\t106d \tasrs\tr5, r5, #1\n 800264c:\t005b \tlsls\tr3, r3, #1\n 800264e:\tf04f 0e16 \tmov.w\tlr, #22\n 8002652:\t4684 \tmov\tip, r0\n 8002654:\tf44f 1100 \tmov.w\tr1, #2097152\t; 0x200000\n 8002658:\teb0c 0401 \tadd.w\tr4, ip, r1\n 800265c:\t4294 \tcmp\tr4, r2\n 800265e:\tbfde \tittt\tle\n 8002660:\t1b12 \tsuble\tr2, r2, r4\n 8002662:\teb04 0c01 \taddle.w\tip, r4, r1\n 8002666:\t1840 \taddle\tr0, r0, r1\n 8002668:\t0052 \tlsls\tr2, r2, #1\n 800266a:\tf1be 0e01 \tsubs.w\tlr, lr, #1\n 800266e:\teb02 72d3 \tadd.w\tr2, r2, r3, lsr #31\n 8002672:\tea4f 0151 \tmov.w\tr1, r1, lsr #1\n 8002676:\tea4f 0343 \tmov.w\tr3, r3, lsl #1\n 800267a:\td1ed \tbne.n\t8002658 <__ieee754_sqrt+0x94>\n 800267c:\t4671 \tmov\tr1, lr\n 800267e:\t2720 \tmovs\tr7, #32\n 8002680:\tf04f 4400 \tmov.w\tr4, #2147483648\t; 0x80000000\n 8002684:\t4562 \tcmp\tr2, ip\n 8002686:\teb04 060e \tadd.w\tr6, r4, lr\n 800268a:\tdc02 \tbgt.n\t8002692 <__ieee754_sqrt+0xce>\n 800268c:\td113 \tbne.n\t80026b6 <__ieee754_sqrt+0xf2>\n 800268e:\t429e \tcmp\tr6, r3\n 8002690:\td811 \tbhi.n\t80026b6 <__ieee754_sqrt+0xf2>\n 8002692:\t2e00 \tcmp\tr6, #0\n 8002694:\teb06 0e04 \tadd.w\tlr, r6, r4\n 8002698:\tda43 \tbge.n\t8002722 <__ieee754_sqrt+0x15e>\n 800269a:\tf1be 0f00 \tcmp.w\tlr, #0\n 800269e:\tdb40 \tblt.n\t8002722 <__ieee754_sqrt+0x15e>\n 80026a0:\tf10c 0801 \tadd.w\tr8, ip, #1\n 80026a4:\teba2 020c \tsub.w\tr2, r2, ip\n 80026a8:\t429e \tcmp\tr6, r3\n 80026aa:\tbf88 \tit\thi\n 80026ac:\tf102 32ff \taddhi.w\tr2, r2, #4294967295\t; 0xffffffff\n 80026b0:\t1b9b \tsubs\tr3, r3, r6\n 80026b2:\t4421 \tadd\tr1, r4\n 80026b4:\t46c4 \tmov\tip, r8\n 80026b6:\t0052 \tlsls\tr2, r2, #1\n 80026b8:\t3f01 \tsubs\tr7, #1\n 80026ba:\teb02 72d3 \tadd.w\tr2, r2, r3, lsr #31\n 80026be:\tea4f 0454 \tmov.w\tr4, r4, lsr #1\n 80026c2:\tea4f 0343 \tmov.w\tr3, r3, lsl #1\n 80026c6:\td1dd \tbne.n\t8002684 <__ieee754_sqrt+0xc0>\n 80026c8:\t4313 \torrs\tr3, r2\n 80026ca:\td006 \tbeq.n\t80026da <__ieee754_sqrt+0x116>\n 80026cc:\t1c4c \tadds\tr4, r1, #1\n 80026ce:\tbf13 \titeet\tne\n 80026d0:\t3101 \taddne\tr1, #1\n 80026d2:\t3001 \taddeq\tr0, #1\n 80026d4:\t4639 \tmoveq\tr1, r7\n 80026d6:\tf021 0101 \tbicne.w\tr1, r1, #1\n 80026da:\t1043 \tasrs\tr3, r0, #1\n 80026dc:\tf103 537f \tadd.w\tr3, r3, #1069547520\t; 0x3fc00000\n 80026e0:\t0849 \tlsrs\tr1, r1, #1\n 80026e2:\tf503 1300 \tadd.w\tr3, r3, #2097152\t; 0x200000\n 80026e6:\t07c2 \tlsls\tr2, r0, #31\n 80026e8:\tbf48 \tit\tmi\n 80026ea:\tf041 4100 \torrmi.w\tr1, r1, #2147483648\t; 0x80000000\n 80026ee:\teb03 5705 \tadd.w\tr7, r3, r5, lsl #20\n 80026f2:\t460c \tmov\tr4, r1\n 80026f4:\t463d \tmov\tr5, r7\n 80026f6:\te77f \tb.n\t80025f8 <__ieee754_sqrt+0x34>\n 80026f8:\t0ada \tlsrs\tr2, r3, #11\n 80026fa:\t3815 \tsubs\tr0, #21\n 80026fc:\t055b \tlsls\tr3, r3, #21\n 80026fe:\t2a00 \tcmp\tr2, #0\n 8002700:\td0fa \tbeq.n\t80026f8 <__ieee754_sqrt+0x134>\n 8002702:\t02d7 \tlsls\tr7, r2, #11\n 8002704:\td50a \tbpl.n\t800271c <__ieee754_sqrt+0x158>\n 8002706:\tf1c1 0420 \trsb\tr4, r1, #32\n 800270a:\tfa23 f404 \tlsr.w\tr4, r3, r4\n 800270e:\t1e4d \tsubs\tr5, r1, #1\n 8002710:\t408b \tlsls\tr3, r1\n 8002712:\t4322 \torrs\tr2, r4\n 8002714:\t1b41 \tsubs\tr1, r0, r5\n 8002716:\te788 \tb.n\t800262a <__ieee754_sqrt+0x66>\n 8002718:\t4608 \tmov\tr0, r1\n 800271a:\te7f0 \tb.n\t80026fe <__ieee754_sqrt+0x13a>\n 800271c:\t0052 \tlsls\tr2, r2, #1\n 800271e:\t3101 \tadds\tr1, #1\n 8002720:\te7ef \tb.n\t8002702 <__ieee754_sqrt+0x13e>\n 8002722:\t46e0 \tmov\tr8, ip\n 8002724:\te7be \tb.n\t80026a4 <__ieee754_sqrt+0xe0>\n 8002726:\tbf00 \tnop\n 8002728:\t7ff00000 \t.word\t0x7ff00000\n\n0800272c :\n 800272c:\tec51 0b10 \tvmov\tr0, r1, d0\n 8002730:\tee10 2a10 \tvmov\tr2, s0\n 8002734:\tf021 4300 \tbic.w\tr3, r1, #2147483648\t; 0x80000000\n 8002738:\tec43 2b10 \tvmov\td0, r2, r3\n 800273c:\t4770 \tbx\tlr\n\n0800273e :\n 800273e:\tb082 \tsub\tsp, #8\n 8002740:\ted8d 0b00 \tvstr\td0, [sp]\n 8002744:\t9801 \tldr\tr0, [sp, #4]\n 8002746:\tf040 4000 \torr.w\tr0, r0, #2147483648\t; 0x80000000\n 800274a:\tf500 1080 \tadd.w\tr0, r0, #1048576\t; 0x100000\n 800274e:\t0fc0 \tlsrs\tr0, r0, #31\n 8002750:\tb002 \tadd\tsp, #8\n 8002752:\t4770 \tbx\tlr\n 8002754:\t0000 \tmovs\tr0, r0\n\t...\n\n08002758 :\n 8002758:\ted9f 0b01 \tvldr\td0, [pc, #4]\t; 8002760 \n 800275c:\t4770 \tbx\tlr\n 800275e:\tbf00 \tnop\n 8002760:\t00000000 \t.word\t0x00000000\n 8002764:\t7ff80000 \t.word\t0x7ff80000\n\n08002768 :\n 8002768:\tb5f7 \tpush\t{r0, r1, r2, r4, r5, r6, r7, lr}\n 800276a:\tec51 0b10 \tvmov\tr0, r1, d0\n 800276e:\tf3c1 520a \tubfx\tr2, r1, #20, #11\n 8002772:\tf2a2 36ff \tsubw\tr6, r2, #1023\t; 0x3ff\n 8002776:\t2e13 \tcmp\tr6, #19\n 8002778:\tee10 4a10 \tvmov\tr4, s0\n 800277c:\t460b \tmov\tr3, r1\n 800277e:\tea4f 75d1 \tmov.w\tr5, r1, lsr #31\n 8002782:\tdc58 \tbgt.n\t8002836 \n 8002784:\t2e00 \tcmp\tr6, #0\n 8002786:\tda2b \tbge.n\t80027e0 \n 8002788:\tf021 4200 \tbic.w\tr2, r1, #2147483648\t; 0x80000000\n 800278c:\t4302 \torrs\tr2, r0\n 800278e:\td023 \tbeq.n\t80027d8 \n 8002790:\tf3c1 0213 \tubfx\tr2, r1, #0, #20\n 8002794:\t4302 \torrs\tr2, r0\n 8002796:\t4254 \tnegs\tr4, r2\n 8002798:\t4314 \torrs\tr4, r2\n 800279a:\t0c4b \tlsrs\tr3, r1, #17\n 800279c:\t0b24 \tlsrs\tr4, r4, #12\n 800279e:\t045b \tlsls\tr3, r3, #17\n 80027a0:\tf404 2400 \tand.w\tr4, r4, #524288\t; 0x80000\n 80027a4:\tea44 0103 \torr.w\tr1, r4, r3\n 80027a8:\t4b32 \tldr\tr3, [pc, #200]\t; (8002874 )\n 80027aa:\teb03 03c5 \tadd.w\tr3, r3, r5, lsl #3\n 80027ae:\te9d3 6700 \tldrd\tr6, r7, [r3]\n 80027b2:\t4602 \tmov\tr2, r0\n 80027b4:\t460b \tmov\tr3, r1\n 80027b6:\t4630 \tmov\tr0, r6\n 80027b8:\t4639 \tmov\tr1, r7\n 80027ba:\tf7fd fd0b \tbl\t80001d4 <__adddf3>\n 80027be:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 80027c2:\t463b \tmov\tr3, r7\n 80027c4:\te9dd 0100 \tldrd\tr0, r1, [sp]\n 80027c8:\t4632 \tmov\tr2, r6\n 80027ca:\tf7fd fd01 \tbl\t80001d0 <__aeabi_dsub>\n 80027ce:\tf021 4300 \tbic.w\tr3, r1, #2147483648\t; 0x80000000\n 80027d2:\tea43 77c5 \torr.w\tr7, r3, r5, lsl #31\n 80027d6:\t4639 \tmov\tr1, r7\n 80027d8:\tec41 0b10 \tvmov\td0, r0, r1\n 80027dc:\tb003 \tadd\tsp, #12\n 80027de:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 80027e0:\t4a25 \tldr\tr2, [pc, #148]\t; (8002878 )\n 80027e2:\t4132 \tasrs\tr2, r6\n 80027e4:\tea01 0702 \tand.w\tr7, r1, r2\n 80027e8:\t4307 \torrs\tr7, r0\n 80027ea:\td0f5 \tbeq.n\t80027d8 \n 80027ec:\t0851 \tlsrs\tr1, r2, #1\n 80027ee:\tea03 0252 \tand.w\tr2, r3, r2, lsr #1\n 80027f2:\t4314 \torrs\tr4, r2\n 80027f4:\td00c \tbeq.n\t8002810 \n 80027f6:\tea23 0201 \tbic.w\tr2, r3, r1\n 80027fa:\tf44f 2380 \tmov.w\tr3, #262144\t; 0x40000\n 80027fe:\t2e13 \tcmp\tr6, #19\n 8002800:\tfa43 f606 \tasr.w\tr6, r3, r6\n 8002804:\tbf0c \tite\teq\n 8002806:\tf04f 4400 \tmoveq.w\tr4, #2147483648\t; 0x80000000\n 800280a:\t2400 \tmovne\tr4, #0\n 800280c:\tea42 0306 \torr.w\tr3, r2, r6\n 8002810:\t4918 \tldr\tr1, [pc, #96]\t; (8002874 )\n 8002812:\teb01 05c5 \tadd.w\tr5, r1, r5, lsl #3\n 8002816:\t4622 \tmov\tr2, r4\n 8002818:\te9d5 4500 \tldrd\tr4, r5, [r5]\n 800281c:\t4620 \tmov\tr0, r4\n 800281e:\t4629 \tmov\tr1, r5\n 8002820:\tf7fd fcd8 \tbl\t80001d4 <__adddf3>\n 8002824:\te9cd 0100 \tstrd\tr0, r1, [sp]\n 8002828:\te9dd 0100 \tldrd\tr0, r1, [sp]\n 800282c:\t4622 \tmov\tr2, r4\n 800282e:\t462b \tmov\tr3, r5\n 8002830:\tf7fd fcce \tbl\t80001d0 <__aeabi_dsub>\n 8002834:\te7d0 \tb.n\t80027d8 \n 8002836:\t2e33 \tcmp\tr6, #51\t; 0x33\n 8002838:\tdd07 \tble.n\t800284a \n 800283a:\tf5b6 6f80 \tcmp.w\tr6, #1024\t; 0x400\n 800283e:\td1cb \tbne.n\t80027d8 \n 8002840:\tee10 2a10 \tvmov\tr2, s0\n 8002844:\tf7fd fcc6 \tbl\t80001d4 <__adddf3>\n 8002848:\te7c6 \tb.n\t80027d8 \n 800284a:\tf2a2 4213 \tsubw\tr2, r2, #1043\t; 0x413\n 800284e:\tf04f 36ff \tmov.w\tr6, #4294967295\t; 0xffffffff\n 8002852:\t40d6 \tlsrs\tr6, r2\n 8002854:\t4230 \ttst\tr0, r6\n 8002856:\td0bf \tbeq.n\t80027d8 \n 8002858:\tea14 0056 \tands.w\tr0, r4, r6, lsr #1\n 800285c:\tea4f 0156 \tmov.w\tr1, r6, lsr #1\n 8002860:\tbf1f \titttt\tne\n 8002862:\tea24 0101 \tbicne.w\tr1, r4, r1\n 8002866:\tf04f 4480 \tmovne.w\tr4, #1073741824\t; 0x40000000\n 800286a:\tfa44 f202 \tasrne.w\tr2, r4, r2\n 800286e:\tea41 0402 \torrne.w\tr4, r1, r2\n 8002872:\te7cd \tb.n\t8002810 \n 8002874:\t080029e0 \t.word\t0x080029e0\n 8002878:\t000fffff \t.word\t0x000fffff\n 800287c:\t00000000 \t.word\t0x00000000\n\n08002880 :\n 8002880:\tb570 \tpush\t{r4, r5, r6, lr}\n 8002882:\tec55 4b10 \tvmov\tr4, r5, d0\n 8002886:\tf3c5 520a \tubfx\tr2, r5, #20, #11\n 800288a:\t4606 \tmov\tr6, r0\n 800288c:\t462b \tmov\tr3, r5\n 800288e:\tb99a \tcbnz\tr2, 80028b8 \n 8002890:\tf025 4300 \tbic.w\tr3, r5, #2147483648\t; 0x80000000\n 8002894:\t4323 \torrs\tr3, r4\n 8002896:\td036 \tbeq.n\t8002906 \n 8002898:\t4b39 \tldr\tr3, [pc, #228]\t; (8002980 )\n 800289a:\t4629 \tmov\tr1, r5\n 800289c:\tee10 0a10 \tvmov\tr0, s0\n 80028a0:\t2200 \tmovs\tr2, #0\n 80028a2:\tf7fd fe4d \tbl\t8000540 <__aeabi_dmul>\n 80028a6:\t4b37 \tldr\tr3, [pc, #220]\t; (8002984 )\n 80028a8:\t429e \tcmp\tr6, r3\n 80028aa:\t4604 \tmov\tr4, r0\n 80028ac:\t460d \tmov\tr5, r1\n 80028ae:\tda10 \tbge.n\t80028d2 \n 80028b0:\ta32b \tadd\tr3, pc, #172\t; (adr r3, 8002960 )\n 80028b2:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 80028b6:\te03a \tb.n\t800292e \n 80028b8:\tf240 71ff \tmovw\tr1, #2047\t; 0x7ff\n 80028bc:\t428a \tcmp\tr2, r1\n 80028be:\td10c \tbne.n\t80028da \n 80028c0:\tee10 2a10 \tvmov\tr2, s0\n 80028c4:\t4620 \tmov\tr0, r4\n 80028c6:\t4629 \tmov\tr1, r5\n 80028c8:\tf7fd fc84 \tbl\t80001d4 <__adddf3>\n 80028cc:\t4604 \tmov\tr4, r0\n 80028ce:\t460d \tmov\tr5, r1\n 80028d0:\te019 \tb.n\t8002906 \n 80028d2:\tf3c1 520a \tubfx\tr2, r1, #20, #11\n 80028d6:\t460b \tmov\tr3, r1\n 80028d8:\t3a36 \tsubs\tr2, #54\t; 0x36\n 80028da:\t4432 \tadd\tr2, r6\n 80028dc:\tf240 71fe \tmovw\tr1, #2046\t; 0x7fe\n 80028e0:\t428a \tcmp\tr2, r1\n 80028e2:\tdd08 \tble.n\t80028f6 \n 80028e4:\t2d00 \tcmp\tr5, #0\n 80028e6:\ta120 \tadd\tr1, pc, #128\t; (adr r1, 8002968 )\n 80028e8:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 80028ec:\tda1c \tbge.n\t8002928 \n 80028ee:\ta120 \tadd\tr1, pc, #128\t; (adr r1, 8002970 )\n 80028f0:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 80028f4:\te018 \tb.n\t8002928 \n 80028f6:\t2a00 \tcmp\tr2, #0\n 80028f8:\tdd08 \tble.n\t800290c \n 80028fa:\tf023 43ff \tbic.w\tr3, r3, #2139095040\t; 0x7f800000\n 80028fe:\tf423 03e0 \tbic.w\tr3, r3, #7340032\t; 0x700000\n 8002902:\tea43 5502 \torr.w\tr5, r3, r2, lsl #20\n 8002906:\tec45 4b10 \tvmov\td0, r4, r5\n 800290a:\tbd70 \tpop\t{r4, r5, r6, pc}\n 800290c:\tf112 0f35 \tcmn.w\tr2, #53\t; 0x35\n 8002910:\tda19 \tbge.n\t8002946 \n 8002912:\tf24c 3350 \tmovw\tr3, #50000\t; 0xc350\n 8002916:\t429e \tcmp\tr6, r3\n 8002918:\tf005 4300 \tand.w\tr3, r5, #2147483648\t; 0x80000000\n 800291c:\tdd0a \tble.n\t8002934 \n 800291e:\ta112 \tadd\tr1, pc, #72\t; (adr r1, 8002968 )\n 8002920:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8002924:\t2b00 \tcmp\tr3, #0\n 8002926:\td1e2 \tbne.n\t80028ee \n 8002928:\ta30f \tadd\tr3, pc, #60\t; (adr r3, 8002968 )\n 800292a:\te9d3 2300 \tldrd\tr2, r3, [r3]\n 800292e:\tf7fd fe07 \tbl\t8000540 <__aeabi_dmul>\n 8002932:\te7cb \tb.n\t80028cc \n 8002934:\ta10a \tadd\tr1, pc, #40\t; (adr r1, 8002960 )\n 8002936:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 800293a:\t2b00 \tcmp\tr3, #0\n 800293c:\td0b8 \tbeq.n\t80028b0 \n 800293e:\ta10e \tadd\tr1, pc, #56\t; (adr r1, 8002978 )\n 8002940:\te9d1 0100 \tldrd\tr0, r1, [r1]\n 8002944:\te7b4 \tb.n\t80028b0 \n 8002946:\tf023 43ff \tbic.w\tr3, r3, #2139095040\t; 0x7f800000\n 800294a:\t3236 \tadds\tr2, #54\t; 0x36\n 800294c:\tf423 03e0 \tbic.w\tr3, r3, #7340032\t; 0x700000\n 8002950:\tea43 5102 \torr.w\tr1, r3, r2, lsl #20\n 8002954:\t4620 \tmov\tr0, r4\n 8002956:\t4b0c \tldr\tr3, [pc, #48]\t; (8002988 )\n 8002958:\t2200 \tmovs\tr2, #0\n 800295a:\te7e8 \tb.n\t800292e \n 800295c:\tf3af 8000 \tnop.w\n 8002960:\tc2f8f359 \t.word\t0xc2f8f359\n 8002964:\t01a56e1f \t.word\t0x01a56e1f\n 8002968:\t8800759c \t.word\t0x8800759c\n 800296c:\t7e37e43c \t.word\t0x7e37e43c\n 8002970:\t8800759c \t.word\t0x8800759c\n 8002974:\tfe37e43c \t.word\t0xfe37e43c\n 8002978:\tc2f8f359 \t.word\t0xc2f8f359\n 800297c:\t81a56e1f \t.word\t0x81a56e1f\n 8002980:\t43500000 \t.word\t0x43500000\n 8002984:\tffff3cb0 \t.word\t0xffff3cb0\n 8002988:\t3c900000 \t.word\t0x3c900000\n\n0800298c <_init>:\n 800298c:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 800298e:\tbf00 \tnop\n 8002990:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 8002992:\tbc08 \tpop\t{r3}\n 8002994:\t469e \tmov\tlr, r3\n 8002996:\t4770 \tbx\tlr\n\n08002998 <_fini>:\n 8002998:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 800299a:\tbf00 \tnop\n 800299c:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 800299e:\tbc08 \tpop\t{r3}\n 80029a0:\t469e \tmov\tlr, r3\n 80029a2:\t4770 \tbx\tlr\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/makefile", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\n-include ../makefile.init\n\nRM := rm -rf\n\n# All of the sources participating in the build are defined here\n-include sources.mk\n-include Drivers/STM32F3xx_HAL_Driver/Src/subdir.mk\n-include Core/Startup/subdir.mk\n-include Core/Src/subdir.mk\n-include objects.mk\n\nifneq ($(MAKECMDGOALS),clean)\nifneq ($(strip $(S_DEPS)),)\n-include $(S_DEPS)\nendif\nifneq ($(strip $(S_UPPER_DEPS)),)\n-include $(S_UPPER_DEPS)\nendif\nifneq ($(strip $(C_DEPS)),)\n-include $(C_DEPS)\nendif\nendif\n\n-include ../makefile.defs\n\nOPTIONAL_TOOL_DEPS := \\\n$(wildcard ../makefile.defs) \\\n$(wildcard ../makefile.init) \\\n$(wildcard ../makefile.targets) \\\n\n\nBUILD_ARTIFACT_NAME := PHRSR_V4\nBUILD_ARTIFACT_EXTENSION := elf\nBUILD_ARTIFACT_PREFIX :=\nBUILD_ARTIFACT := $(BUILD_ARTIFACT_PREFIX)$(BUILD_ARTIFACT_NAME)$(if $(BUILD_ARTIFACT_EXTENSION),.$(BUILD_ARTIFACT_EXTENSION),)\n\n# Add inputs and outputs from these tool invocations to the build variables \nEXECUTABLES += \\\nPHRSR_V4.elf \\\n\nSIZE_OUTPUT += \\\ndefault.size.stdout \\\n\nOBJDUMP_LIST += \\\nPHRSR_V4.list \\\n\nOBJCOPY_BIN += \\\nPHRSR_V4.bin \\\n\n\n# All Target\nall: main-build\n\n# Main-build Target\nmain-build: PHRSR_V4.elf secondary-outputs\n\n# Tool invocations\nPHRSR_V4.elf: $(OBJS) $(USER_OBJS) /Users/chrismcdowell/Desktop/Super/super_fw_2023/PHRSR_V4/STM32F334K4TX_FLASH.ld makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-gcc -o \"PHRSR_V4.elf\" @\"objects.list\" $(USER_OBJS) $(LIBS) -mcpu=cortex-m4 -T\"/Users/chrismcdowell/Desktop/Super/super_fw_2023/PHRSR_V4/STM32F334K4TX_FLASH.ld\" --specs=nosys.specs -Wl,-Map=\"PHRSR_V4.map\" -Wl,--gc-sections -static --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -Wl,--start-group -lc -lm -Wl,--end-group\n\t@echo 'Finished building target: $@'\n\t@echo ' '\n\ndefault.size.stdout: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-size $(EXECUTABLES)\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\nPHRSR_V4.list: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objdump -h -S $(EXECUTABLES) > \"PHRSR_V4.list\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\nPHRSR_V4.bin: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objcopy -O binary $(EXECUTABLES) \"PHRSR_V4.bin\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n# Other Targets\nclean:\n\t-$(RM) PHRSR_V4.bin PHRSR_V4.elf PHRSR_V4.list default.size.stdout\n\t-@echo ' '\n\nsecondary-outputs: $(SIZE_OUTPUT) $(OBJDUMP_LIST) $(OBJCOPY_BIN)\n\nfail-specified-linker-script-missing:\n\t@echo 'Error: Cannot find the specified linker script. Check the linker settings in the build configuration.'\n\t@exit 2\n\nwarn-no-linker-script-specified:\n\t@echo 'Warning: No linker script specified. Check the linker settings in the build configuration.'\n\n.PHONY: all clean dependents main-build fail-specified-linker-script-missing warn-no-linker-script-specified\n\n-include ../makefile.targets\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/objects.list", "content": "\"./Core/Src/main.o\"\n\"./Core/Src/syscalls.o\"\n\"./Core/Src/system_stm32f30x.o\"\n\"./Core/Startup/startup_stm32.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_pwr.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.o\"\n\"./Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.o\"\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/objects.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nUSER_OBJS :=\n\nLIBS :=\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Debug/sources.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (9-2020-q2-update)\n################################################################################\n\nELF_SRCS := \nOBJ_SRCS := \nS_SRCS := \nC_SRCS := \nS_UPPER_SRCS := \nO_SRCS := \nSIZE_OUTPUT := \nOBJDUMP_LIST := \nEXECUTABLES := \nOBJS := \nS_DEPS := \nS_UPPER_DEPS := \nC_DEPS := \nOBJCOPY_BIN := \n\n# Every subdirectory with source files must be described here\nSUBDIRS := \\\nCore/Src \\\nCore/Startup \\\nDrivers/STM32F3xx_HAL_Driver/Src \\\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Device/ST/STM32F3xx/Include/stm32f334x8.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f334x8.h\r\n * @author MCD Application Team\r\n * @brief CMSIS STM32F334x8 Devices Peripheral Access Layer Header File.\r\n *\r\n * This file contains:\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral's registers declarations and bits definition\r\n * - Macros to access peripheral's registers hardware\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS_Device\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f334x8\r\n * @{\r\n */\r\n\r\n#ifndef __STM32F334x8_H\r\n#define __STM32F334x8_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals\r\n */\r\n#define __CM4_REV 0x0001U /*!< Core revision r0p1 */\r\n#define __MPU_PRESENT 0U /*!< STM32F334x8 devices do not provide an MPU */\r\n#define __NVIC_PRIO_BITS 4U /*!< STM32F334x8 devices use 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0U /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1U /*!< STM32F334x8 devices provide an FPU */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @addtogroup Peripheral_interrupt_number_definition\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32F334x8 devices Interrupt Number Definition, according to the selected device\r\n * in @ref Library_configuration_section\r\n */\r\ntypedef enum\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers ****************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Non Maskable Interrupt */\r\n HardFault_IRQn = -13, /*!< 3 Cortex-M4 Hard Fault Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers **********************************************************************/\r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */\r\n TAMP_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts through the EXTI line 19 */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI line 20 */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_TSC_IRQn = 8, /*!< EXTI Line2 Interrupt and Touch Sense Controller Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 Interrupt */\r\n DMA1_Channel7_IRQn = 17, /*!< DMA1 Channel 7 Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 & ADC2 Interrupts */\r\n CAN_TX_IRQn = 19, /*!< CAN TX Interrupt */\r\n CAN_RX0_IRQn = 20, /*!< CAN RX0 Interrupt */\r\n CAN_RX1_IRQn = 21, /*!< CAN RX1 Interrupt */\r\n CAN_SCE_IRQn = 22, /*!< CAN SCE Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break and TIM15 Interrupts */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update and TIM16 Interrupts */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 Trigger and Commutation and TIM17 Interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt & EXTI Line23 Interrupt (I2C1 wakeup) */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt & EXTI Line25 Interrupt (USART1 wakeup) */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt & EXTI Line26 Interrupt (USART2 wakeup) */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt & EXTI Line28 Interrupt (USART3 wakeup) */\r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line 17 Interrupt */\r\n TIM6_DAC1_IRQn = 54, /*!< TIM6 global and DAC1 underrun error Interrupts*/\r\n TIM7_DAC2_IRQn = 55, /*!< TIM7 global and DAC2 channel1 underrun error Interrupt */\r\n COMP2_IRQn = 64, /*!< COMP2 global Interrupt via EXTI Line22 */\r\n COMP4_6_IRQn = 65, /*!< COMP4 and COMP6 global Interrupt via EXTI Line30 and 32 */\r\n HRTIM1_Master_IRQn = 67, /*!< HRTIM Master Timer global Interrupts */\r\n HRTIM1_TIMA_IRQn = 68, /*!< HRTIM Timer A global Interrupt */\r\n HRTIM1_TIMB_IRQn = 69, /*!< HRTIM Timer B global Interrupt */\r\n HRTIM1_TIMC_IRQn = 70, /*!< HRTIM Timer C global Interrupt */\r\n HRTIM1_TIMD_IRQn = 71, /*!< HRTIM Timer D global Interrupt */\r\n HRTIM1_TIME_IRQn = 72, /*!< HRTIM Timer E global Interrupt */\r\n HRTIM1_FLT_IRQn = 73, /*!< HRTIM Fault global Interrupt */\r\n FPU_IRQn = 81, /*!< Floating point Interrupt */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32f3xx.h\" /* STM32F3xx System Header */\r\n#include \r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Analog to Digital Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC Interrupt and Status Register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC Interrupt Enable Register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC Configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, 0x010 */\r\n __IO uint32_t SMPR1; /*!< ADC sample time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sample time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x01C */\r\n __IO uint32_t TR1; /*!< ADC watchdog threshold register 1, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC watchdog threshold register 2, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC watchdog threshold register 3, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x02C */\r\n __IO uint32_t SQR1; /*!< ADC regular sequence register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC regular sequence register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC regular sequence register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC regular sequence register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x044 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x048 */\r\n __IO uint32_t JSQR; /*!< ADC injected sequence register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x050 - 0x05C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x070 - 0x07C */\r\n __IO uint32_t JDR1; /*!< ADC injected data register 1, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC injected data register 2, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC injected data register 3, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC injected data register 4, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */\r\n __IO uint32_t AWD2CR; /*!< ADC Analog Watchdog 2 Configuration Register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC Analog Watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */\r\n __IO uint32_t DIFSEL; /*!< ADC Differential Mode Selection Register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC Calibration Factors, Address offset: 0xB4 */\r\n\r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC Common status register, Address offset: ADC1/3 base address + 0x300 */\r\n uint32_t RESERVED; /*!< Reserved, ADC1/3 base address + 0x304 */\r\n __IO uint32_t CCR; /*!< ADC common control register, Address offset: ADC1/3 base address + 0x308 */\r\n __IO uint32_t CDR; /*!< ADC common regular data register for dual\r\n AND triple modes, Address offset: ADC1/3 base address + 0x30C */\r\n} ADC_Common_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network TxMailBox\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t TIR; /*!< CAN TX mailbox identifier register */\r\n __IO uint32_t TDTR; /*!< CAN mailbox data length control and time stamp register */\r\n __IO uint32_t TDLR; /*!< CAN mailbox data low register */\r\n __IO uint32_t TDHR; /*!< CAN mailbox data high register */\r\n} CAN_TxMailBox_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network FIFOMailBox\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t RIR; /*!< CAN receive FIFO mailbox identifier register */\r\n __IO uint32_t RDTR; /*!< CAN receive FIFO mailbox data length control and time stamp register */\r\n __IO uint32_t RDLR; /*!< CAN receive FIFO mailbox data low register */\r\n __IO uint32_t RDHR; /*!< CAN receive FIFO mailbox data high register */\r\n} CAN_FIFOMailBox_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network FilterRegister\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t FR1; /*!< CAN Filter bank register 1 */\r\n __IO uint32_t FR2; /*!< CAN Filter bank register 1 */\r\n} CAN_FilterRegister_TypeDef;\r\n\r\n/**\r\n * @brief Controller Area Network\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t MCR; /*!< CAN master control register, Address offset: 0x00 */\r\n __IO uint32_t MSR; /*!< CAN master status register, Address offset: 0x04 */\r\n __IO uint32_t TSR; /*!< CAN transmit status register, Address offset: 0x08 */\r\n __IO uint32_t RF0R; /*!< CAN receive FIFO 0 register, Address offset: 0x0C */\r\n __IO uint32_t RF1R; /*!< CAN receive FIFO 1 register, Address offset: 0x10 */\r\n __IO uint32_t IER; /*!< CAN interrupt enable register, Address offset: 0x14 */\r\n __IO uint32_t ESR; /*!< CAN error status register, Address offset: 0x18 */\r\n __IO uint32_t BTR; /*!< CAN bit timing register, Address offset: 0x1C */\r\n uint32_t RESERVED0[88]; /*!< Reserved, 0x020 - 0x17F */\r\n CAN_TxMailBox_TypeDef sTxMailBox[3]; /*!< CAN Tx MailBox, Address offset: 0x180 - 0x1AC */\r\n CAN_FIFOMailBox_TypeDef sFIFOMailBox[2]; /*!< CAN FIFO MailBox, Address offset: 0x1B0 - 0x1CC */\r\n uint32_t RESERVED1[12]; /*!< Reserved, 0x1D0 - 0x1FF */\r\n __IO uint32_t FMR; /*!< CAN filter master register, Address offset: 0x200 */\r\n __IO uint32_t FM1R; /*!< CAN filter mode register, Address offset: 0x204 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x208 */\r\n __IO uint32_t FS1R; /*!< CAN filter scale register, Address offset: 0x20C */\r\n uint32_t RESERVED3; /*!< Reserved, 0x210 */\r\n __IO uint32_t FFA1R; /*!< CAN filter FIFO assignment register, Address offset: 0x214 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x218 */\r\n __IO uint32_t FA1R; /*!< CAN filter activation register, Address offset: 0x21C */\r\n uint32_t RESERVED5[8]; /*!< Reserved, 0x220-0x23F */\r\n CAN_FilterRegister_TypeDef sFilterRegister[28]; /*!< CAN Filter Register, Address offset: 0x240-0x31C */\r\n} CAN_TypeDef;\r\n\r\n/**\r\n * @brief Analog Comparators\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, used for bits common to several COMP instances, Address offset: 0x00 */\r\n} COMP_Common_TypeDef;\r\n\r\n/**\r\n * @brief CRC calculation unit\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint8_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n uint8_t RESERVED0; /*!< Reserved, 0x05 */\r\n uint16_t RESERVED1; /*!< Reserved, 0x06 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/**\r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n} DAC_TypeDef;\r\n\r\n/**\r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZ; /*!< Debug MCU APB1 freeze register, Address offset: 0x08 */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x0C */\r\n}DBGMCU_TypeDef;\r\n\r\n/**\r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt flag clear register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/**\r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR; /*!
© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.
\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f3xx\r\n * @{\r\n */\r\n \r\n#ifndef __STM32F3xx_H\r\n#define __STM32F3xx_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n \r\n/** @addtogroup Library_configuration_section\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32 Family\r\n */\r\n#if !defined (STM32F3)\r\n#define STM32F3\r\n#endif /* STM32F3 */\r\n\r\n/* Uncomment the line below according to the target STM32 device used in your\r\n application \r\n */\r\n\r\n#if !defined (STM32F301x8) && !defined (STM32F302x8) && !defined (STM32F318xx) && \\\r\n !defined (STM32F302xC) && !defined (STM32F303xC) && !defined (STM32F358xx) && \\\r\n !defined (STM32F303x8) && !defined (STM32F334x8) && !defined (STM32F328xx) && \\\r\n !defined (STM32F302xE) && !defined (STM32F303xE) && !defined (STM32F398xx) && \\\r\n !defined (STM32F373xC) && !defined (STM32F378xx)\r\n \r\n /* #define STM32F301x8 */ /*!< STM32F301K6, STM32F301K8, STM32F301C6, STM32F301C8,\r\n STM32F301R6 and STM32F301R8 Devices */\r\n /* #define STM32F302x8 */ /*!< STM32F302K6, STM32F302K8, STM32F302C6, STM32F302C8,\r\n STM32F302R6 and STM32F302R8 Devices */\r\n /* #define STM32F302xC */ /*!< STM32F302CB, STM32F302CC, STM32F302RB, STM32F302RC,\r\n STM32F302VB and STM32F302VC Devices */\r\n /* #define STM32F302xE */ /*!< STM32F302RE, STM32F302VE, STM32F302ZE, STM32F302RD,\r\n STM32F302VD and STM32F302ZD Devices */\r\n /* #define STM32F303x8 */ /*!< STM32F303K6, STM32F303K8, STM32F303C6, STM32F303C8, \r\n STM32F303R6 and STM32F303R8 Devices */\r\n /* #define STM32F303xC */ /*!< STM32F303CB, STM32F303CC, STM32F303RB, STM32F303RC,\r\n STM32F303VB and STM32F303VC Devices */\r\n /* #define STM32F303xE */ /*!< STM32F303RE, STM32F303VE, STM32F303ZE, STM32F303RD,\r\n STM32F303VD and STM32F303ZD Devices */\r\n /* #define STM32F373xC */ /*!< STM32F373C8, STM32F373CB, STM32F373CC,\r\n STM32F373R8, STM32F373RB, STM32F373RC,\r\n STM32F373V8, STM32F373VB and STM32F373VC Devices */\r\n /* #define STM32F334x8 */ /*!< STM32F334K4, STM32F334K6, STM32F334K8,\r\n STM32F334C4, STM32F334C6, STM32F334C8,\r\n STM32F334R4, STM32F334R6 and STM32F334R8 Devices */\r\n /* #define STM32F318xx */ /*!< STM32F318K8, STM32F318C8: STM32F301x8 with regulator off: STM32F318xx Devices */\r\n /* #define STM32F328xx */ /*!< STM32F328C8, STM32F328R8: STM32F334x8 with regulator off: STM32F328xx Devices */\r\n /* #define STM32F358xx */ /*!< STM32F358CC, STM32F358RC, STM32F358VC: STM32F303xC with regulator off: STM32F358xx Devices */\r\n /* #define STM32F378xx */ /*!< STM32F378CC, STM32F378RC, STM32F378VC: STM32F373xC with regulator off: STM32F378xx Devices */\r\n /* #define STM32F398xx */ /*!< STM32F398VE: STM32F303xE with regulator off: STM32F398xx Devices */\r\n#endif\r\n \r\n/* Tip: To avoid modifying this file each time you need to switch between these\r\n devices, you can define the device in your toolchain compiler preprocessor.\r\n */\r\n#if !defined (USE_HAL_DRIVER)\r\n/**\r\n * @brief Comment the line below if you will not use the peripherals drivers.\r\n In this case, these drivers will not be included and the application code will \r\n be based on direct access to peripherals registers \r\n */\r\n /*#define USE_HAL_DRIVER */\r\n#endif /* USE_HAL_DRIVER */\r\n\r\n/**\r\n * @brief CMSIS Device version number V2.3.6\r\n */\r\n#define __STM32F3_CMSIS_VERSION_MAIN (0x02) /*!< [31:24] main version */\r\n#define __STM32F3_CMSIS_VERSION_SUB1 (0x03) /*!< [23:16] sub1 version */\r\n#define __STM32F3_CMSIS_VERSION_SUB2 (0x06) /*!< [15:8] sub2 version */\r\n#define __STM32F3_CMSIS_VERSION_RC (0x00) /*!< [7:0] release candidate */\r\n#define __STM32F3_CMSIS_VERSION ((__STM32F3_CMSIS_VERSION_MAIN << 24)\\\r\n |(__STM32F3_CMSIS_VERSION_SUB1 << 16)\\\r\n |(__STM32F3_CMSIS_VERSION_SUB2 << 8 )\\\r\n |(__STM32F3_CMSIS_VERSION_RC))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Device_Included\r\n * @{\r\n */\r\n\r\n#if defined(STM32F301x8)\r\n #include \"stm32f301x8.h\"\r\n#elif defined(STM32F302x8)\r\n #include \"stm32f302x8.h\"\r\n#elif defined(STM32F302xC)\r\n #include \"stm32f302xc.h\"\r\n#elif defined(STM32F302xE)\r\n #include \"stm32f302xe.h\"\r\n#elif defined(STM32F303x8)\r\n #include \"stm32f303x8.h\"\r\n#elif defined(STM32F303xC)\r\n #include \"stm32f303xc.h\"\r\n#elif defined(STM32F303xE)\r\n #include \"stm32f303xe.h\"\r\n#elif defined(STM32F373xC)\r\n #include \"stm32f373xc.h\"\r\n#elif defined(STM32F334x8)\r\n #include \"stm32f334x8.h\"\r\n#elif defined(STM32F318xx)\r\n #include \"stm32f318xx.h\"\r\n#elif defined(STM32F328xx)\r\n #include \"stm32f328xx.h\"\r\n#elif defined(STM32F358xx)\r\n #include \"stm32f358xx.h\"\r\n#elif defined(STM32F378xx)\r\n #include \"stm32f378xx.h\"\r\n#elif defined(STM32F398xx)\r\n #include \"stm32f398xx.h\"\r\n#else\r\n #error \"Please select first the target STM32F3xx device used in your application (in stm32f3xx.h file)\"\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Exported_types\r\n * @{\r\n */ \r\ntypedef enum \r\n{\r\n RESET = 0U, \r\n SET = !RESET\r\n} FlagStatus, ITStatus;\r\n\r\ntypedef enum \r\n{\r\n DISABLE = 0U, \r\n ENABLE = !DISABLE\r\n} FunctionalState;\r\n#define IS_FUNCTIONAL_STATE(STATE) (((STATE) == DISABLE) || ((STATE) == ENABLE))\r\n\r\ntypedef enum \r\n{\r\n SUCCESS = 0U,\r\n ERROR = !SUCCESS\r\n} ErrorStatus;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup Exported_macros\r\n * @{\r\n */\r\n#define SET_BIT(REG, BIT) ((REG) |= (BIT))\r\n\r\n#define CLEAR_BIT(REG, BIT) ((REG) &= ~(BIT))\r\n\r\n#define READ_BIT(REG, BIT) ((REG) & (BIT))\r\n\r\n#define CLEAR_REG(REG) ((REG) = (0x0))\r\n\r\n#define WRITE_REG(REG, VAL) ((REG) = (VAL))\r\n\r\n#define READ_REG(REG) ((REG))\r\n\r\n#define MODIFY_REG(REG, CLEARMASK, SETMASK) WRITE_REG((REG), (((READ_REG(REG)) & (~(CLEARMASK))) | (SETMASK)))\r\n\r\n#define POSITION_VAL(VAL) (__CLZ(__RBIT(VAL))) \r\n\r\n/* Use of CMSIS compiler intrinsics for register exclusive access */\r\n/* Atomic 32-bit register access macro to set one or several bits */\r\n#define ATOMIC_SET_BIT(REG, BIT) \\\r\n do { \\\r\n uint32_t val; \\\r\n do { \\\r\n val = __LDREXW((__IO uint32_t *)&(REG)) | (BIT); \\\r\n } while ((__STREXW(val,(__IO uint32_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/* Atomic 32-bit register access macro to clear one or several bits */\r\n#define ATOMIC_CLEAR_BIT(REG, BIT) \\\r\n do { \\\r\n uint32_t val; \\\r\n do { \\\r\n val = __LDREXW((__IO uint32_t *)&(REG)) & ~(BIT); \\\r\n } while ((__STREXW(val,(__IO uint32_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/* Atomic 32-bit register access macro to clear and set one or several bits */\r\n#define ATOMIC_MODIFY_REG(REG, CLEARMSK, SETMASK) \\\r\n do { \\\r\n uint32_t val; \\\r\n do { \\\r\n val = (__LDREXW((__IO uint32_t *)&(REG)) & ~(CLEARMSK)) | (SETMASK); \\\r\n } while ((__STREXW(val,(__IO uint32_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/* Atomic 16-bit register access macro to set one or several bits */\r\n#define ATOMIC_SETH_BIT(REG, BIT) \\\r\n do { \\\r\n uint16_t val; \\\r\n do { \\\r\n val = __LDREXH((__IO uint16_t *)&(REG)) | (BIT); \\\r\n } while ((__STREXH(val,(__IO uint16_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/* Atomic 16-bit register access macro to clear one or several bits */\r\n#define ATOMIC_CLEARH_BIT(REG, BIT) \\\r\n do { \\\r\n uint16_t val; \\\r\n do { \\\r\n val = __LDREXH((__IO uint16_t *)&(REG)) & ~(BIT); \\\r\n } while ((__STREXH(val,(__IO uint16_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/* Atomic 16-bit register access macro to clear and set one or several bits */\r\n#define ATOMIC_MODIFYH_REG(REG, CLEARMSK, SETMASK) \\\r\n do { \\\r\n uint16_t val; \\\r\n do { \\\r\n val = (__LDREXH((__IO uint16_t *)&(REG)) & ~(CLEARMSK)) | (SETMASK); \\\r\n } while ((__STREXH(val,(__IO uint16_t *)&(REG))) != 0U); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined (USE_HAL_DRIVER)\r\n #include \"stm32f3xx_hal.h\"\r\n#endif /* USE_HAL_DRIVER */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif /* __cplusplus */\r\n\r\n#endif /* __STM32F3xx_H */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n\r\n\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Device/ST/STM32F3xx/Include/system_stm32f3xx.h", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32f3xx.h\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device System Source File for STM32F3xx devices. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© Copyright (c) 2016 STMicroelectronics.\r\n * All rights reserved.

\r\n *\r\n * This software component is licensed by ST under BSD 3-Clause license,\r\n * the \"License\"; You may not use this file except in compliance with the\r\n * License. You may obtain a copy of the License at:\r\n * opensource.org/licenses/BSD-3-Clause\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32f3xx_system\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Define to prevent recursive inclusion\r\n */\r\n#ifndef __SYSTEM_STM32F3XX_H\r\n#define __SYSTEM_STM32F3XX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif \r\n\r\n/** @addtogroup STM32F3xx_System_Includes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_types\r\n * @{\r\n */\r\n /* This variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 3) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) by calling HAL API function HAL_RCC_ClockConfig()\r\n Note: If you use this function to configure the system clock; then there\r\n is no need to call the 2 first functions listed above, since SystemCoreClock\r\n variable is updated automatically.\r\n */\r\nextern uint32_t SystemCoreClock; /*!< System Clock Frequency (Core Clock) */\r\nextern const uint8_t AHBPrescTable[16]; /*!< AHB prescalers table values */\r\nextern const uint8_t APBPrescTable[8]; /*!< APB prescalers table values */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Constants\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32F3xx_System_Exported_Functions\r\n * @{\r\n */\r\n \r\nextern void SystemInit(void);\r\nextern void SystemCoreClockUpdate(void);\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__SYSTEM_STM32F3XX_H */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/arm_common_tables.h", "content": "/* ----------------------------------------------------------------------\r\n* Copyright (C) 2010-2014 ARM Limited. All rights reserved.\r\n*\r\n* $Date: 31. July 2014\r\n* $Revision: \tV1.4.4\r\n*\r\n* Project: \t CMSIS DSP Library\r\n* Title:\t arm_common_tables.h\r\n*\r\n* Description:\tThis file has extern declaration for common tables like Bitreverse, reciprocal etc which are used across different functions\r\n*\r\n* Target Processor: Cortex-M4/Cortex-M3\r\n*\r\n* Redistribution and use in source and binary forms, with or without\r\n* modification, are permitted provided that the following conditions\r\n* are met:\r\n* - Redistributions of source code must retain the above copyright\r\n* notice, this list of conditions and the following disclaimer.\r\n* - Redistributions in binary form must reproduce the above copyright\r\n* notice, this list of conditions and the following disclaimer in\r\n* the documentation and/or other materials provided with the\r\n* distribution.\r\n* - Neither the name of ARM LIMITED nor the names of its contributors\r\n* may be used to endorse or promote products derived from this\r\n* software without specific prior written permission.\r\n*\r\n* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r\n* \"AS IS\" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r\n* LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS\r\n* FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE\r\n* COPYRIGHT OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,\r\n* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,\r\n* BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;\r\n* LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\r\n* CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT\r\n* LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r\n* ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n* POSSIBILITY OF SUCH DAMAGE.\r\n* -------------------------------------------------------------------- */\r\n\r\n#ifndef _ARM_COMMON_TABLES_H\r\n#define _ARM_COMMON_TABLES_H\r\n\r\n#include \"arm_math.h\"\r\n\r\nextern const uint16_t armBitRevTable[1024];\r\nextern const q15_t armRecipTableQ15[64];\r\nextern const q31_t armRecipTableQ31[64];\r\n//extern const q31_t realCoefAQ31[1024];\r\n//extern const q31_t realCoefBQ31[1024];\r\nextern const float32_t twiddleCoef_16[32];\r\nextern const float32_t twiddleCoef_32[64];\r\nextern const float32_t twiddleCoef_64[128];\r\nextern const float32_t twiddleCoef_128[256];\r\nextern const float32_t twiddleCoef_256[512];\r\nextern const float32_t twiddleCoef_512[1024];\r\nextern const float32_t twiddleCoef_1024[2048];\r\nextern const float32_t twiddleCoef_2048[4096];\r\nextern const float32_t twiddleCoef_4096[8192];\r\n#define twiddleCoef twiddleCoef_4096\r\nextern const q31_t twiddleCoef_16_q31[24];\r\nextern const q31_t twiddleCoef_32_q31[48];\r\nextern const q31_t twiddleCoef_64_q31[96];\r\nextern const q31_t twiddleCoef_128_q31[192];\r\nextern const q31_t twiddleCoef_256_q31[384];\r\nextern const q31_t twiddleCoef_512_q31[768];\r\nextern const q31_t twiddleCoef_1024_q31[1536];\r\nextern const q31_t twiddleCoef_2048_q31[3072];\r\nextern const q31_t twiddleCoef_4096_q31[6144];\r\nextern const q15_t twiddleCoef_16_q15[24];\r\nextern const q15_t twiddleCoef_32_q15[48];\r\nextern const q15_t twiddleCoef_64_q15[96];\r\nextern const q15_t twiddleCoef_128_q15[192];\r\nextern const q15_t twiddleCoef_256_q15[384];\r\nextern const q15_t twiddleCoef_512_q15[768];\r\nextern const q15_t twiddleCoef_1024_q15[1536];\r\nextern const q15_t twiddleCoef_2048_q15[3072];\r\nextern const q15_t twiddleCoef_4096_q15[6144];\r\nextern const float32_t twiddleCoef_rfft_32[32];\r\nextern const float32_t twiddleCoef_rfft_64[64];\r\nextern const float32_t twiddleCoef_rfft_128[128];\r\nextern const float32_t twiddleCoef_rfft_256[256];\r\nextern const float32_t twiddleCoef_rfft_512[512];\r\nextern const float32_t twiddleCoef_rfft_1024[1024];\r\nextern const float32_t twiddleCoef_rfft_2048[2048];\r\nextern const float32_t twiddleCoef_rfft_4096[4096];\r\n\r\n\r\n/* floating-point bit reversal tables */\r\n#define ARMBITREVINDEXTABLE__16_TABLE_LENGTH ((uint16_t)20 )\r\n#define ARMBITREVINDEXTABLE__32_TABLE_LENGTH ((uint16_t)48 )\r\n#define ARMBITREVINDEXTABLE__64_TABLE_LENGTH ((uint16_t)56 )\r\n#define ARMBITREVINDEXTABLE_128_TABLE_LENGTH ((uint16_t)208 )\r\n#define ARMBITREVINDEXTABLE_256_TABLE_LENGTH ((uint16_t)440 )\r\n#define ARMBITREVINDEXTABLE_512_TABLE_LENGTH ((uint16_t)448 )\r\n#define ARMBITREVINDEXTABLE1024_TABLE_LENGTH ((uint16_t)1800)\r\n#define ARMBITREVINDEXTABLE2048_TABLE_LENGTH ((uint16_t)3808)\r\n#define ARMBITREVINDEXTABLE4096_TABLE_LENGTH ((uint16_t)4032)\r\n\r\nextern const uint16_t armBitRevIndexTable16[ARMBITREVINDEXTABLE__16_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable32[ARMBITREVINDEXTABLE__32_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable64[ARMBITREVINDEXTABLE__64_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable128[ARMBITREVINDEXTABLE_128_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable256[ARMBITREVINDEXTABLE_256_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable512[ARMBITREVINDEXTABLE_512_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable1024[ARMBITREVINDEXTABLE1024_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable2048[ARMBITREVINDEXTABLE2048_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable4096[ARMBITREVINDEXTABLE4096_TABLE_LENGTH];\r\n\r\n/* fixed-point bit reversal tables */\r\n#define ARMBITREVINDEXTABLE_FIXED___16_TABLE_LENGTH ((uint16_t)12 )\r\n#define ARMBITREVINDEXTABLE_FIXED___32_TABLE_LENGTH ((uint16_t)24 )\r\n#define ARMBITREVINDEXTABLE_FIXED___64_TABLE_LENGTH ((uint16_t)56 )\r\n#define ARMBITREVINDEXTABLE_FIXED__128_TABLE_LENGTH ((uint16_t)112 )\r\n#define ARMBITREVINDEXTABLE_FIXED__256_TABLE_LENGTH ((uint16_t)240 )\r\n#define ARMBITREVINDEXTABLE_FIXED__512_TABLE_LENGTH ((uint16_t)480 )\r\n#define ARMBITREVINDEXTABLE_FIXED_1024_TABLE_LENGTH ((uint16_t)992 )\r\n#define ARMBITREVINDEXTABLE_FIXED_2048_TABLE_LENGTH ((uint16_t)1984)\r\n#define ARMBITREVINDEXTABLE_FIXED_4096_TABLE_LENGTH ((uint16_t)4032)\r\n\r\nextern const uint16_t armBitRevIndexTable_fixed_16[ARMBITREVINDEXTABLE_FIXED___16_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_32[ARMBITREVINDEXTABLE_FIXED___32_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_64[ARMBITREVINDEXTABLE_FIXED___64_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_128[ARMBITREVINDEXTABLE_FIXED__128_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_256[ARMBITREVINDEXTABLE_FIXED__256_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_512[ARMBITREVINDEXTABLE_FIXED__512_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_1024[ARMBITREVINDEXTABLE_FIXED_1024_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_2048[ARMBITREVINDEXTABLE_FIXED_2048_TABLE_LENGTH];\r\nextern const uint16_t armBitRevIndexTable_fixed_4096[ARMBITREVINDEXTABLE_FIXED_4096_TABLE_LENGTH];\r\n\r\n/* Tables for Fast Math Sine and Cosine */\r\nextern const float32_t sinTable_f32[FAST_MATH_TABLE_SIZE + 1];\r\nextern const q31_t sinTable_q31[FAST_MATH_TABLE_SIZE + 1];\r\nextern const q15_t sinTable_q15[FAST_MATH_TABLE_SIZE + 1];\r\n\r\n#endif /* ARM_COMMON_TABLES_H */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/arm_const_structs.h", "content": "/* ----------------------------------------------------------------------\r\n* Copyright (C) 2010-2014 ARM Limited. All rights reserved.\r\n*\r\n* $Date: 31. July 2014\r\n* $Revision: \tV1.4.4\r\n*\r\n* Project: \t CMSIS DSP Library\r\n* Title:\t arm_const_structs.h\r\n*\r\n* Description:\tThis file has constant structs that are initialized for\r\n* user convenience. For example, some can be given as\r\n* arguments to the arm_cfft_f32() function.\r\n*\r\n* Target Processor: Cortex-M4/Cortex-M3\r\n*\r\n* Redistribution and use in source and binary forms, with or without\r\n* modification, are permitted provided that the following conditions\r\n* are met:\r\n* - Redistributions of source code must retain the above copyright\r\n* notice, this list of conditions and the following disclaimer.\r\n* - Redistributions in binary form must reproduce the above copyright\r\n* notice, this list of conditions and the following disclaimer in\r\n* the documentation and/or other materials provided with the\r\n* distribution.\r\n* - Neither the name of ARM LIMITED nor the names of its contributors\r\n* may be used to endorse or promote products derived from this\r\n* software without specific prior written permission.\r\n*\r\n* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r\n* \"AS IS\" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r\n* LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS\r\n* FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE\r\n* COPYRIGHT OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,\r\n* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,\r\n* BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;\r\n* LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\r\n* CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT\r\n* LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r\n* ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n* POSSIBILITY OF SUCH DAMAGE.\r\n* -------------------------------------------------------------------- */\r\n\r\n#ifndef _ARM_CONST_STRUCTS_H\r\n#define _ARM_CONST_STRUCTS_H\r\n\r\n#include \"arm_math.h\"\r\n#include \"arm_common_tables.h\"\r\n\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len16;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len32;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len64;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len128;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len256;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len512;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len1024;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len2048;\r\n extern const arm_cfft_instance_f32 arm_cfft_sR_f32_len4096;\r\n\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len16;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len32;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len64;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len128;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len256;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len512;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len1024;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len2048;\r\n extern const arm_cfft_instance_q31 arm_cfft_sR_q31_len4096;\r\n\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len16;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len32;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len64;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len128;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len256;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len512;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len1024;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len2048;\r\n extern const arm_cfft_instance_q15 arm_cfft_sR_q15_len4096;\r\n\r\n#endif\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/arm_math.h", "content": "/* ----------------------------------------------------------------------\r\n* Copyright (C) 2010-2014 ARM Limited. All rights reserved.\r\n*\r\n* $Date: 12. March 2014\r\n* $Revision: \tV1.4.4\r\n*\r\n* Project: \t CMSIS DSP Library\r\n* Title:\t arm_math.h\r\n*\r\n* Description:\tPublic header file for CMSIS DSP Library\r\n*\r\n* Target Processor: Cortex-M7/Cortex-M4/Cortex-M3/Cortex-M0\r\n*\r\n* Redistribution and use in source and binary forms, with or without\r\n* modification, are permitted provided that the following conditions\r\n* are met:\r\n* - Redistributions of source code must retain the above copyright\r\n* notice, this list of conditions and the following disclaimer.\r\n* - Redistributions in binary form must reproduce the above copyright\r\n* notice, this list of conditions and the following disclaimer in\r\n* the documentation and/or other materials provided with the\r\n* distribution.\r\n* - Neither the name of ARM LIMITED nor the names of its contributors\r\n* may be used to endorse or promote products derived from this\r\n* software without specific prior written permission.\r\n*\r\n* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r\n* \"AS IS\" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r\n* LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS\r\n* FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE\r\n* COPYRIGHT OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,\r\n* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,\r\n* BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;\r\n* LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\r\n* CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT\r\n* LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r\n* ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n* POSSIBILITY OF SUCH DAMAGE.\r\n * -------------------------------------------------------------------- */\r\n\r\n/**\r\n \\mainpage CMSIS DSP Software Library\r\n *\r\n * Introduction\r\n * ------------\r\n *\r\n * This user manual describes the CMSIS DSP software library,\r\n * a suite of common signal processing functions for use on Cortex-M processor based devices.\r\n *\r\n * The library is divided into a number of functions each covering a specific category:\r\n * - Basic math functions\r\n * - Fast math functions\r\n * - Complex math functions\r\n * - Filters\r\n * - Matrix functions\r\n * - Transforms\r\n * - Motor control functions\r\n * - Statistical functions\r\n * - Support functions\r\n * - Interpolation functions\r\n *\r\n * The library has separate functions for operating on 8-bit integers, 16-bit integers,\r\n * 32-bit integer and 32-bit floating-point values.\r\n *\r\n * Using the Library\r\n * ------------\r\n *\r\n * The library installer contains prebuilt versions of the libraries in the Lib folder.\r\n * - arm_cortexM4lf_math.lib (Little endian and Floating Point Unit on Cortex-M4)\r\n * - arm_cortexM4bf_math.lib (Big endian and Floating Point Unit on Cortex-M4)\r\n * - arm_cortexM4l_math.lib (Little endian on Cortex-M4)\r\n * - arm_cortexM4b_math.lib (Big endian on Cortex-M4)\r\n * - arm_cortexM3l_math.lib (Little endian on Cortex-M3)\r\n * - arm_cortexM3b_math.lib (Big endian on Cortex-M3)\r\n * - arm_cortexM0l_math.lib (Little endian on Cortex-M0)\r\n * - arm_cortexM0b_math.lib (Big endian on Cortex-M3)\r\n *\r\n * The library functions are declared in the public file arm_math.h which is placed in the Include folder.\r\n * Simply include this file and link the appropriate library in the application and begin calling the library functions. The Library supports single\r\n * public header file arm_math.h for Cortex-M4/M3/M0 with little endian and big endian. Same header file will be used for floating point unit(FPU) variants.\r\n * Define the appropriate pre processor MACRO ARM_MATH_CM4 or ARM_MATH_CM3 or\r\n * ARM_MATH_CM0 or ARM_MATH_CM0PLUS depending on the target processor in the application.\r\n *\r\n * Examples\r\n * --------\r\n *\r\n * The library ships with a number of examples which demonstrate how to use the library functions.\r\n *\r\n * Toolchain Support\r\n * ------------\r\n *\r\n * The library has been developed and tested with MDK-ARM version 4.60.\r\n * The library is being tested in GCC and IAR toolchains and updates on this activity will be made available shortly.\r\n *\r\n * Building the Library\r\n * ------------\r\n *\r\n * The library installer contains a project file to re build libraries on MDK-ARM Tool chain in the CMSIS\\\\DSP_Lib\\\\Source\\\\ARM folder.\r\n * - arm_cortexM_math.uvproj\r\n *\r\n *\r\n * The libraries can be built by opening the arm_cortexM_math.uvproj project in MDK-ARM, selecting a specific target, and defining the optional pre processor MACROs detailed above.\r\n *\r\n * Pre-processor Macros\r\n * ------------\r\n *\r\n * Each library project have differant pre-processor macros.\r\n *\r\n * - UNALIGNED_SUPPORT_DISABLE:\r\n *\r\n * Define macro UNALIGNED_SUPPORT_DISABLE, If the silicon does not support unaligned memory access\r\n *\r\n * - ARM_MATH_BIG_ENDIAN:\r\n *\r\n * Define macro ARM_MATH_BIG_ENDIAN to build the library for big endian targets. By default library builds for little endian targets.\r\n *\r\n * - ARM_MATH_MATRIX_CHECK:\r\n *\r\n * Define macro ARM_MATH_MATRIX_CHECK for checking on the input and output sizes of matrices\r\n *\r\n * - ARM_MATH_ROUNDING:\r\n *\r\n * Define macro ARM_MATH_ROUNDING for rounding on support functions\r\n *\r\n * - ARM_MATH_CMx:\r\n *\r\n * Define macro ARM_MATH_CM4 for building the library on Cortex-M4 target, ARM_MATH_CM3 for building library on Cortex-M3 target\r\n * and ARM_MATH_CM0 for building library on cortex-M0 target, ARM_MATH_CM0PLUS for building library on cortex-M0+ target.\r\n *\r\n * - __FPU_PRESENT:\r\n *\r\n * Initialize macro __FPU_PRESENT = 1 when building on FPU supported Targets. Enable this macro for M4bf and M4lf libraries\r\n *\r\n *
\r\n * CMSIS-DSP in ARM::CMSIS Pack\r\n * -----------------------------\r\n * \r\n * The following files relevant to CMSIS-DSP are present in the ARM::CMSIS Pack directories:\r\n * |File/Folder |Content |\r\n * |------------------------------|------------------------------------------------------------------------|\r\n * |\\b CMSIS\\\\Documentation\\\\DSP | This documentation |\r\n * |\\b CMSIS\\\\DSP_Lib | Software license agreement (license.txt) |\r\n * |\\b CMSIS\\\\DSP_Lib\\\\Examples | Example projects demonstrating the usage of the library functions |\r\n * |\\b CMSIS\\\\DSP_Lib\\\\Source | Source files for rebuilding the library |\r\n * \r\n *
\r\n * Revision History of CMSIS-DSP\r\n * ------------\r\n * Please refer to \\ref ChangeLog_pg.\r\n *\r\n * Copyright Notice\r\n * ------------\r\n *\r\n * Copyright (C) 2010-2014 ARM Limited. All rights reserved.\r\n */\r\n\r\n\r\n/**\r\n * @defgroup groupMath Basic Math Functions\r\n */\r\n\r\n/**\r\n * @defgroup groupFastMath Fast Math Functions\r\n * This set of functions provides a fast approximation to sine, cosine, and square root.\r\n * As compared to most of the other functions in the CMSIS math library, the fast math functions\r\n * operate on individual values and not arrays.\r\n * There are separate functions for Q15, Q31, and floating-point data.\r\n *\r\n */\r\n\r\n/**\r\n * @defgroup groupCmplxMath Complex Math Functions\r\n * This set of functions operates on complex data vectors.\r\n * The data in the complex arrays is stored in an interleaved fashion\r\n * (real, imag, real, imag, ...).\r\n * In the API functions, the number of samples in a complex array refers\r\n * to the number of complex values; the array contains twice this number of\r\n * real values.\r\n */\r\n\r\n/**\r\n * @defgroup groupFilters Filtering Functions\r\n */\r\n\r\n/**\r\n * @defgroup groupMatrix Matrix Functions\r\n *\r\n * This set of functions provides basic matrix math operations.\r\n * The functions operate on matrix data structures. For example,\r\n * the type\r\n * definition for the floating-point matrix structure is shown\r\n * below:\r\n * 
\r\n *     typedef struct\r\n *     {\r\n *       uint16_t numRows;     // number of rows of the matrix.\r\n *       uint16_t numCols;     // number of columns of the matrix.\r\n *       float32_t *pData;     // points to the data of the matrix.\r\n *     } arm_matrix_instance_f32;\r\n *
\r\n * There are similar definitions for Q15 and Q31 data types.\r\n *\r\n * The structure specifies the size of the matrix and then points to\r\n * an array of data. The array is of size numRows X numCols\r\n * and the values are arranged in row order. That is, the\r\n * matrix element (i, j) is stored at:\r\n * 
\r\n *     pData[i*numCols + j]\r\n *
\r\n *\r\n * \\par Init Functions\r\n * There is an associated initialization function for each type of matrix\r\n * data structure.\r\n * The initialization function sets the values of the internal structure fields.\r\n * Refer to the function arm_mat_init_f32(), arm_mat_init_q31()\r\n * and arm_mat_init_q15() for floating-point, Q31 and Q15 types, respectively.\r\n *\r\n * \\par\r\n * Use of the initialization function is optional. However, if initialization function is used\r\n * then the instance structure cannot be placed into a const data section.\r\n * To place the instance structure in a const data\r\n * section, manually initialize the data structure. For example:\r\n * 
\r\n * arm_matrix_instance_f32 S = {nRows, nColumns, pData};\r\n * arm_matrix_instance_q31 S = {nRows, nColumns, pData};\r\n * arm_matrix_instance_q15 S = {nRows, nColumns, pData};\r\n *
\r\n * where nRows specifies the number of rows, nColumns\r\n * specifies the number of columns, and pData points to the\r\n * data array.\r\n *\r\n * \\par Size Checking\r\n * By default all of the matrix functions perform size checking on the input and\r\n * output matrices. For example, the matrix addition function verifies that the\r\n * two input matrices and the output matrix all have the same number of rows and\r\n * columns. If the size check fails the functions return:\r\n * 
\r\n *     ARM_MATH_SIZE_MISMATCH\r\n *
\r\n * Otherwise the functions return\r\n * 
\r\n *     ARM_MATH_SUCCESS\r\n *
\r\n * There is some overhead associated with this matrix size checking.\r\n * The matrix size checking is enabled via the \\#define\r\n * 
\r\n *     ARM_MATH_MATRIX_CHECK\r\n *
\r\n * within the library project settings. By default this macro is defined\r\n * and size checking is enabled. By changing the project settings and\r\n * undefining this macro size checking is eliminated and the functions\r\n * run a bit faster. With size checking disabled the functions always\r\n * return ARM_MATH_SUCCESS.\r\n */\r\n\r\n/**\r\n * @defgroup groupTransforms Transform Functions\r\n */\r\n\r\n/**\r\n * @defgroup groupController Controller Functions\r\n */\r\n\r\n/**\r\n * @defgroup groupStats Statistics Functions\r\n */\r\n/**\r\n * @defgroup groupSupport Support Functions\r\n */\r\n\r\n/**\r\n * @defgroup groupInterpolation Interpolation Functions\r\n * These functions perform 1- and 2-dimensional interpolation of data.\r\n * Linear interpolation is used for 1-dimensional data and\r\n * bilinear interpolation is used for 2-dimensional data.\r\n */\r\n\r\n/**\r\n * @defgroup groupExamples Examples\r\n */\r\n#ifndef _ARM_MATH_H\r\n#define _ARM_MATH_H\r\n\r\n#define __CMSIS_GENERIC /* disable NVIC and Systick functions */\r\n\r\n#if defined(ARM_MATH_CM7)\r\n #include \"core_cm7.h\"\r\n#elif defined (ARM_MATH_CM4)\r\n #include \"core_cm4.h\"\r\n#elif defined (ARM_MATH_CM3)\r\n #include \"core_cm3.h\"\r\n#elif defined (ARM_MATH_CM0)\r\n #include \"core_cm0.h\"\r\n#define ARM_MATH_CM0_FAMILY\r\n #elif defined (ARM_MATH_CM0PLUS)\r\n#include \"core_cm0plus.h\"\r\n #define ARM_MATH_CM0_FAMILY\r\n#else\r\n #error \"Define according the used Cortex core ARM_MATH_CM7, ARM_MATH_CM4, ARM_MATH_CM3, ARM_MATH_CM0PLUS or ARM_MATH_CM0\"\r\n#endif\r\n\r\n#undef __CMSIS_GENERIC /* enable NVIC and Systick functions */\r\n#include \"string.h\"\r\n#include \"math.h\"\r\n#ifdef\t__cplusplus\r\nextern \"C\"\r\n{\r\n#endif\r\n\r\n\r\n /**\r\n * @brief Macros required for reciprocal calculation in Normalized LMS\r\n */\r\n\r\n#define DELTA_Q31 \t\t\t(0x100)\r\n#define DELTA_Q15 \t\t\t0x5\r\n#define INDEX_MASK \t\t\t0x0000003F\r\n#ifndef PI\r\n#define PI\t\t\t\t\t3.14159265358979f\r\n#endif\r\n\r\n /**\r\n * @brief Macros required for SINE and COSINE Fast math approximations\r\n */\r\n\r\n#define FAST_MATH_TABLE_SIZE 512\r\n#define FAST_MATH_Q31_SHIFT (32 - 10)\r\n#define FAST_MATH_Q15_SHIFT (16 - 10)\r\n#define CONTROLLER_Q31_SHIFT (32 - 9)\r\n#define TABLE_SIZE 256\r\n#define TABLE_SPACING_Q31\t 0x400000\r\n#define TABLE_SPACING_Q15\t 0x80\r\n\r\n /**\r\n * @brief Macros required for SINE and COSINE Controller functions\r\n */\r\n /* 1.31(q31) Fixed value of 2/360 */\r\n /* -1 to +1 is divided into 360 values so total spacing is (2/360) */\r\n#define INPUT_SPACING\t\t\t0xB60B61\r\n\r\n /**\r\n * @brief Macro for Unaligned Support\r\n */\r\n#ifndef UNALIGNED_SUPPORT_DISABLE\r\n #define ALIGN4\r\n#else\r\n #if defined (__GNUC__)\r\n #define ALIGN4 __attribute__((aligned(4)))\r\n #else\r\n #define ALIGN4 __align(4)\r\n #endif\r\n#endif\t/*\t#ifndef UNALIGNED_SUPPORT_DISABLE\t*/\r\n\r\n /**\r\n * @brief Error status returned by some functions in the library.\r\n */\r\n\r\n typedef enum\r\n {\r\n ARM_MATH_SUCCESS = 0, /**< No error */\r\n ARM_MATH_ARGUMENT_ERROR = -1, /**< One or more arguments are incorrect */\r\n ARM_MATH_LENGTH_ERROR = -2, /**< Length of data buffer is incorrect */\r\n ARM_MATH_SIZE_MISMATCH = -3, /**< Size of matrices is not compatible with the operation. */\r\n ARM_MATH_NANINF = -4, /**< Not-a-number (NaN) or infinity is generated */\r\n ARM_MATH_SINGULAR = -5, /**< Generated by matrix inversion if the input matrix is singular and cannot be inverted. */\r\n ARM_MATH_TEST_FAILURE = -6 /**< Test Failed */\r\n } arm_status;\r\n\r\n /**\r\n * @brief 8-bit fractional data type in 1.7 format.\r\n */\r\n typedef int8_t q7_t;\r\n\r\n /**\r\n * @brief 16-bit fractional data type in 1.15 format.\r\n */\r\n typedef int16_t q15_t;\r\n\r\n /**\r\n * @brief 32-bit fractional data type in 1.31 format.\r\n */\r\n typedef int32_t q31_t;\r\n\r\n /**\r\n * @brief 64-bit fractional data type in 1.63 format.\r\n */\r\n typedef int64_t q63_t;\r\n\r\n /**\r\n * @brief 32-bit floating-point type definition.\r\n */\r\n typedef float float32_t;\r\n\r\n /**\r\n * @brief 64-bit floating-point type definition.\r\n */\r\n typedef double float64_t;\r\n\r\n /**\r\n * @brief definition to read/write two 16 bit values.\r\n */\r\n#if defined __CC_ARM\r\n#define __SIMD32_TYPE int32_t __packed\r\n#define CMSIS_UNUSED __attribute__((unused))\r\n#elif defined __ICCARM__\r\n#define CMSIS_UNUSED\r\n#define __SIMD32_TYPE int32_t __packed\r\n#elif defined __GNUC__\r\n#define __SIMD32_TYPE int32_t\r\n#define CMSIS_UNUSED __attribute__((unused))\r\n#elif defined __CSMC__\t\t\t/* Cosmic */\r\n#define CMSIS_UNUSED\r\n#define __SIMD32_TYPE int32_t\r\n#else\r\n#error Unknown compiler\r\n#endif\r\n\r\n#define __SIMD32(addr) (*(__SIMD32_TYPE **) & (addr))\r\n#define __SIMD32_CONST(addr) ((__SIMD32_TYPE *)(addr))\r\n\r\n#define _SIMD32_OFFSET(addr) (*(__SIMD32_TYPE *) (addr))\r\n\r\n#define __SIMD64(addr) (*(int64_t **) & (addr))\r\n\r\n#if defined (ARM_MATH_CM3) || defined (ARM_MATH_CM0_FAMILY)\r\n /**\r\n * @brief definition to pack two 16 bit values.\r\n */\r\n#define __PKHBT(ARG1, ARG2, ARG3) ( (((int32_t)(ARG1) << 0) & (int32_t)0x0000FFFF) | \\\r\n (((int32_t)(ARG2) << ARG3) & (int32_t)0xFFFF0000) )\r\n#define __PKHTB(ARG1, ARG2, ARG3) ( (((int32_t)(ARG1) << 0) & (int32_t)0xFFFF0000) | \\\r\n (((int32_t)(ARG2) >> ARG3) & (int32_t)0x0000FFFF) )\r\n\r\n#endif\r\n\r\n\r\n /**\r\n * @brief definition to pack four 8 bit values.\r\n */\r\n#ifndef ARM_MATH_BIG_ENDIAN\r\n\r\n#define __PACKq7(v0,v1,v2,v3) ( (((int32_t)(v0) << 0) & (int32_t)0x000000FF) |\t\\\r\n (((int32_t)(v1) << 8) & (int32_t)0x0000FF00) |\t\\\r\n\t\t\t\t\t\t\t (((int32_t)(v2) << 16) & (int32_t)0x00FF0000) |\t\\\r\n\t\t\t\t\t\t\t (((int32_t)(v3) << 24) & (int32_t)0xFF000000) )\r\n#else\r\n\r\n#define __PACKq7(v0,v1,v2,v3) ( (((int32_t)(v3) << 0) & (int32_t)0x000000FF) |\t\\\r\n (((int32_t)(v2) << 8) & (int32_t)0x0000FF00) |\t\\\r\n\t\t\t\t\t\t\t (((int32_t)(v1) << 16) & (int32_t)0x00FF0000) |\t\\\r\n\t\t\t\t\t\t\t (((int32_t)(v0) << 24) & (int32_t)0xFF000000) )\r\n\r\n#endif\r\n\r\n\r\n /**\r\n * @brief Clips Q63 to Q31 values.\r\n */\r\n static __INLINE q31_t clip_q63_to_q31(\r\n q63_t x)\r\n {\r\n return ((q31_t) (x >> 32) != ((q31_t) x >> 31)) ?\r\n ((0x7FFFFFFF ^ ((q31_t) (x >> 63)))) : (q31_t) x;\r\n }\r\n\r\n /**\r\n * @brief Clips Q63 to Q15 values.\r\n */\r\n static __INLINE q15_t clip_q63_to_q15(\r\n q63_t x)\r\n {\r\n return ((q31_t) (x >> 32) != ((q31_t) x >> 31)) ?\r\n ((0x7FFF ^ ((q15_t) (x >> 63)))) : (q15_t) (x >> 15);\r\n }\r\n\r\n /**\r\n * @brief Clips Q31 to Q7 values.\r\n */\r\n static __INLINE q7_t clip_q31_to_q7(\r\n q31_t x)\r\n {\r\n return ((q31_t) (x >> 24) != ((q31_t) x >> 23)) ?\r\n ((0x7F ^ ((q7_t) (x >> 31)))) : (q7_t) x;\r\n }\r\n\r\n /**\r\n * @brief Clips Q31 to Q15 values.\r\n */\r\n static __INLINE q15_t clip_q31_to_q15(\r\n q31_t x)\r\n {\r\n return ((q31_t) (x >> 16) != ((q31_t) x >> 15)) ?\r\n ((0x7FFF ^ ((q15_t) (x >> 31)))) : (q15_t) x;\r\n }\r\n\r\n /**\r\n * @brief Multiplies 32 X 64 and returns 32 bit result in 2.30 format.\r\n */\r\n\r\n static __INLINE q63_t mult32x64(\r\n q63_t x,\r\n q31_t y)\r\n {\r\n return ((((q63_t) (x & 0x00000000FFFFFFFF) * y) >> 32) +\r\n (((q63_t) (x >> 32) * y)));\r\n }\r\n\r\n\r\n#if defined (ARM_MATH_CM0_FAMILY) && defined ( __CC_ARM )\r\n#define __CLZ __clz\r\n#endif\r\n\r\n#if defined (ARM_MATH_CM0_FAMILY) && ((defined (__ICCARM__)) ||(defined (__GNUC__)) || defined (__TASKING__) )\r\n\r\n static __INLINE uint32_t __CLZ(\r\n q31_t data);\r\n\r\n\r\n static __INLINE uint32_t __CLZ(\r\n q31_t data)\r\n {\r\n uint32_t count = 0;\r\n uint32_t mask = 0x80000000;\r\n\r\n while((data & mask) == 0)\r\n {\r\n count += 1u;\r\n mask = mask >> 1u;\r\n }\r\n\r\n return (count);\r\n\r\n }\r\n\r\n#endif\r\n\r\n /**\r\n * @brief Function to Calculates 1/in (reciprocal) value of Q31 Data type.\r\n */\r\n\r\n static __INLINE uint32_t arm_recip_q31(\r\n q31_t in,\r\n q31_t * dst,\r\n q31_t * pRecipTable)\r\n {\r\n\r\n uint32_t out, tempVal;\r\n uint32_t index, i;\r\n uint32_t signBits;\r\n\r\n if(in > 0)\r\n {\r\n signBits = __CLZ(in) - 1;\r\n }\r\n else\r\n {\r\n signBits = __CLZ(-in) - 1;\r\n }\r\n\r\n /* Convert input sample to 1.31 format */\r\n in = in << signBits;\r\n\r\n /* calculation of index for initial approximated Val */\r\n index = (uint32_t) (in >> 24u);\r\n index = (index & INDEX_MASK);\r\n\r\n /* 1.31 with exp 1 */\r\n out = pRecipTable[index];\r\n\r\n /* calculation of reciprocal value */\r\n /* running approximation for two iterations */\r\n for (i = 0u; i < 2u; i++)\r\n {\r\n tempVal = (q31_t) (((q63_t) in * out) >> 31u);\r\n tempVal = 0x7FFFFFFF - tempVal;\r\n /* 1.31 with exp 1 */\r\n //out = (q31_t) (((q63_t) out * tempVal) >> 30u);\r\n out = (q31_t) clip_q63_to_q31(((q63_t) out * tempVal) >> 30u);\r\n }\r\n\r\n /* write output */\r\n *dst = out;\r\n\r\n /* return num of signbits of out = 1/in value */\r\n return (signBits + 1u);\r\n\r\n }\r\n\r\n /**\r\n * @brief Function to Calculates 1/in (reciprocal) value of Q15 Data type.\r\n */\r\n static __INLINE uint32_t arm_recip_q15(\r\n q15_t in,\r\n q15_t * dst,\r\n q15_t * pRecipTable)\r\n {\r\n\r\n uint32_t out = 0, tempVal = 0;\r\n uint32_t index = 0, i = 0;\r\n uint32_t signBits = 0;\r\n\r\n if(in > 0)\r\n {\r\n signBits = __CLZ(in) - 17;\r\n }\r\n else\r\n {\r\n signBits = __CLZ(-in) - 17;\r\n }\r\n\r\n /* Convert input sample to 1.15 format */\r\n in = in << signBits;\r\n\r\n /* calculation of index for initial approximated Val */\r\n index = in >> 8;\r\n index = (index & INDEX_MASK);\r\n\r\n /* 1.15 with exp 1 */\r\n out = pRecipTable[index];\r\n\r\n /* calculation of reciprocal value */\r\n /* running approximation for two iterations */\r\n for (i = 0; i < 2; i++)\r\n {\r\n tempVal = (q15_t) (((q31_t) in * out) >> 15);\r\n tempVal = 0x7FFF - tempVal;\r\n /* 1.15 with exp 1 */\r\n out = (q15_t) (((q31_t) out * tempVal) >> 14);\r\n }\r\n\r\n /* write output */\r\n *dst = out;\r\n\r\n /* return num of signbits of out = 1/in value */\r\n return (signBits + 1);\r\n\r\n }\r\n\r\n\r\n /*\r\n * @brief C custom defined intrinisic function for only M0 processors\r\n */\r\n#if defined(ARM_MATH_CM0_FAMILY)\r\n\r\n static __INLINE q31_t __SSAT(\r\n q31_t x,\r\n uint32_t y)\r\n {\r\n int32_t posMax, negMin;\r\n uint32_t i;\r\n\r\n posMax = 1;\r\n for (i = 0; i < (y - 1); i++)\r\n {\r\n posMax = posMax * 2;\r\n }\r\n\r\n if(x > 0)\r\n {\r\n posMax = (posMax - 1);\r\n\r\n if(x > posMax)\r\n {\r\n x = posMax;\r\n }\r\n }\r\n else\r\n {\r\n negMin = -posMax;\r\n\r\n if(x < negMin)\r\n {\r\n x = negMin;\r\n }\r\n }\r\n return (x);\r\n\r\n\r\n }\r\n\r\n#endif /* end of ARM_MATH_CM0_FAMILY */\r\n\r\n\r\n\r\n /*\r\n * @brief C custom defined intrinsic function for M3 and M0 processors\r\n */\r\n#if defined (ARM_MATH_CM3) || defined (ARM_MATH_CM0_FAMILY)\r\n\r\n /*\r\n * @brief C custom defined QADD8 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QADD8(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q7_t r, s, t, u;\r\n\r\n r = (q7_t) x;\r\n s = (q7_t) y;\r\n\r\n r = __SSAT((q31_t) (r + s), 8);\r\n s = __SSAT(((q31_t) (((x << 16) >> 24) + ((y << 16) >> 24))), 8);\r\n t = __SSAT(((q31_t) (((x << 8) >> 24) + ((y << 8) >> 24))), 8);\r\n u = __SSAT(((q31_t) ((x >> 24) + (y >> 24))), 8);\r\n\r\n sum =\r\n (((q31_t) u << 24) & 0xFF000000) | (((q31_t) t << 16) & 0x00FF0000) |\r\n (((q31_t) s << 8) & 0x0000FF00) | (r & 0x000000FF);\r\n\r\n return sum;\r\n\r\n }\r\n\r\n /*\r\n * @brief C custom defined QSUB8 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QSUB8(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s, t, u;\r\n\r\n r = (q7_t) x;\r\n s = (q7_t) y;\r\n\r\n r = __SSAT((r - s), 8);\r\n s = __SSAT(((q31_t) (((x << 16) >> 24) - ((y << 16) >> 24))), 8) << 8;\r\n t = __SSAT(((q31_t) (((x << 8) >> 24) - ((y << 8) >> 24))), 8) << 16;\r\n u = __SSAT(((q31_t) ((x >> 24) - (y >> 24))), 8) << 24;\r\n\r\n sum =\r\n (u & 0xFF000000) | (t & 0x00FF0000) | (s & 0x0000FF00) | (r &\r\n 0x000000FF);\r\n\r\n return sum;\r\n }\r\n\r\n /*\r\n * @brief C custom defined QADD16 for M3 and M0 processors\r\n */\r\n\r\n /*\r\n * @brief C custom defined QADD16 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QADD16(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = __SSAT(r + s, 16);\r\n s = __SSAT(((q31_t) ((x >> 16) + (y >> 16))), 16) << 16;\r\n\r\n sum = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return sum;\r\n\r\n }\r\n\r\n /*\r\n * @brief C custom defined SHADD16 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SHADD16(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = ((r >> 1) + (s >> 1));\r\n s = ((q31_t) ((x >> 17) + (y >> 17))) << 16;\r\n\r\n sum = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return sum;\r\n\r\n }\r\n\r\n /*\r\n * @brief C custom defined QSUB16 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QSUB16(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = __SSAT(r - s, 16);\r\n s = __SSAT(((q31_t) ((x >> 16) - (y >> 16))), 16) << 16;\r\n\r\n sum = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return sum;\r\n }\r\n\r\n /*\r\n * @brief C custom defined SHSUB16 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SHSUB16(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t diff;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = ((r >> 1) - (s >> 1));\r\n s = (((x >> 17) - (y >> 17)) << 16);\r\n\r\n diff = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return diff;\r\n }\r\n\r\n /*\r\n * @brief C custom defined QASX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QASX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum = 0;\r\n\r\n sum =\r\n ((sum +\r\n clip_q31_to_q15((q31_t) ((q15_t) (x >> 16) + (q15_t) y))) << 16) +\r\n clip_q31_to_q15((q31_t) ((q15_t) x - (q15_t) (y >> 16)));\r\n\r\n return sum;\r\n }\r\n\r\n /*\r\n * @brief C custom defined SHASX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SHASX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = ((r >> 1) - (y >> 17));\r\n s = (((x >> 17) + (s >> 1)) << 16);\r\n\r\n sum = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return sum;\r\n }\r\n\r\n\r\n /*\r\n * @brief C custom defined QSAX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QSAX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum = 0;\r\n\r\n sum =\r\n ((sum +\r\n clip_q31_to_q15((q31_t) ((q15_t) (x >> 16) - (q15_t) y))) << 16) +\r\n clip_q31_to_q15((q31_t) ((q15_t) x + (q15_t) (y >> 16)));\r\n\r\n return sum;\r\n }\r\n\r\n /*\r\n * @brief C custom defined SHSAX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SHSAX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n q31_t sum;\r\n q31_t r, s;\r\n\r\n r = (q15_t) x;\r\n s = (q15_t) y;\r\n\r\n r = ((r >> 1) + (y >> 17));\r\n s = (((x >> 17) - (s >> 1)) << 16);\r\n\r\n sum = (s & 0xFFFF0000) | (r & 0x0000FFFF);\r\n\r\n return sum;\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMUSDX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMUSDX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n return ((q31_t) (((q15_t) x * (q15_t) (y >> 16)) -\r\n ((q15_t) (x >> 16) * (q15_t) y)));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMUADX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMUADX(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n return ((q31_t) (((q15_t) x * (q15_t) (y >> 16)) +\r\n ((q15_t) (x >> 16) * (q15_t) y)));\r\n }\r\n\r\n /*\r\n * @brief C custom defined QADD for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QADD(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n return clip_q63_to_q31((q63_t) x + y);\r\n }\r\n\r\n /*\r\n * @brief C custom defined QSUB for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __QSUB(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n return clip_q63_to_q31((q63_t) x - y);\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMLAD for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMLAD(\r\n q31_t x,\r\n q31_t y,\r\n q31_t sum)\r\n {\r\n\r\n return (sum + ((q15_t) (x >> 16) * (q15_t) (y >> 16)) +\r\n ((q15_t) x * (q15_t) y));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMLADX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMLADX(\r\n q31_t x,\r\n q31_t y,\r\n q31_t sum)\r\n {\r\n\r\n return (sum + ((q15_t) (x >> 16) * (q15_t) (y)) +\r\n ((q15_t) x * (q15_t) (y >> 16)));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMLSDX for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMLSDX(\r\n q31_t x,\r\n q31_t y,\r\n q31_t sum)\r\n {\r\n\r\n return (sum - ((q15_t) (x >> 16) * (q15_t) (y)) +\r\n ((q15_t) x * (q15_t) (y >> 16)));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMLALD for M3 and M0 processors\r\n */\r\n static __INLINE q63_t __SMLALD(\r\n q31_t x,\r\n q31_t y,\r\n q63_t sum)\r\n {\r\n\r\n return (sum + ((q15_t) (x >> 16) * (q15_t) (y >> 16)) +\r\n ((q15_t) x * (q15_t) y));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMLALDX for M3 and M0 processors\r\n */\r\n static __INLINE q63_t __SMLALDX(\r\n q31_t x,\r\n q31_t y,\r\n q63_t sum)\r\n {\r\n\r\n return (sum + ((q15_t) (x >> 16) * (q15_t) y)) +\r\n ((q15_t) x * (q15_t) (y >> 16));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMUAD for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMUAD(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n return (((x >> 16) * (y >> 16)) +\r\n (((x << 16) >> 16) * ((y << 16) >> 16)));\r\n }\r\n\r\n /*\r\n * @brief C custom defined SMUSD for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SMUSD(\r\n q31_t x,\r\n q31_t y)\r\n {\r\n\r\n return (-((x >> 16) * (y >> 16)) +\r\n (((x << 16) >> 16) * ((y << 16) >> 16)));\r\n }\r\n\r\n\r\n /*\r\n * @brief C custom defined SXTB16 for M3 and M0 processors\r\n */\r\n static __INLINE q31_t __SXTB16(\r\n q31_t x)\r\n {\r\n\r\n return ((((x << 24) >> 24) & 0x0000FFFF) |\r\n (((x << 8) >> 8) & 0xFFFF0000));\r\n }\r\n\r\n\r\n#endif /* defined (ARM_MATH_CM3) || defined (ARM_MATH_CM0_FAMILY) */\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q7 FIR filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of filter coefficients in the filter. */\r\n q7_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q7_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n } arm_fir_instance_q7;\r\n\r\n /**\r\n * @brief Instance structure for the Q15 FIR filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of filter coefficients in the filter. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n } arm_fir_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 FIR filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of filter coefficients in the filter. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n } arm_fir_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point FIR filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of filter coefficients in the filter. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n } arm_fir_instance_f32;\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q7 FIR filter.\r\n * @param[in] *S points to an instance of the Q7 FIR filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_q7(\r\n const arm_fir_instance_q7 * S,\r\n q7_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q7 FIR filter.\r\n * @param[in,out] *S points to an instance of the Q7 FIR structure.\r\n * @param[in] numTaps Number of filter coefficients in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of samples that are processed.\r\n * @return none\r\n */\r\n void arm_fir_init_q7(\r\n arm_fir_instance_q7 * S,\r\n uint16_t numTaps,\r\n q7_t * pCoeffs,\r\n q7_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q15 FIR filter.\r\n * @param[in] *S points to an instance of the Q15 FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_q15(\r\n const arm_fir_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the fast Q15 FIR filter for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q15 FIR filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_fast_q15(\r\n const arm_fir_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q15 FIR filter.\r\n * @param[in,out] *S points to an instance of the Q15 FIR filter structure.\r\n * @param[in] numTaps Number of filter coefficients in the filter. Must be even and greater than or equal to 4.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of samples that are processed at a time.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization was successful or ARM_MATH_ARGUMENT_ERROR if\r\n * numTaps is not a supported value.\r\n */\r\n\r\n arm_status arm_fir_init_q15(\r\n arm_fir_instance_q15 * S,\r\n uint16_t numTaps,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 FIR filter.\r\n * @param[in] *S points to an instance of the Q31 FIR filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_q31(\r\n const arm_fir_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the fast Q31 FIR filter for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q31 FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_fast_q31(\r\n const arm_fir_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q31 FIR filter.\r\n * @param[in,out] *S points to an instance of the Q31 FIR structure.\r\n * @param[in] \tnumTaps Number of filter coefficients in the filter.\r\n * @param[in] \t*pCoeffs points to the filter coefficients.\r\n * @param[in] \t*pState points to the state buffer.\r\n * @param[in] \tblockSize number of samples that are processed at a time.\r\n * @return \t\tnone.\r\n */\r\n void arm_fir_init_q31(\r\n arm_fir_instance_q31 * S,\r\n uint16_t numTaps,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the floating-point FIR filter.\r\n * @param[in] *S points to an instance of the floating-point FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_f32(\r\n const arm_fir_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the floating-point FIR filter.\r\n * @param[in,out] *S points to an instance of the floating-point FIR filter structure.\r\n * @param[in] \tnumTaps Number of filter coefficients in the filter.\r\n * @param[in] \t*pCoeffs points to the filter coefficients.\r\n * @param[in] \t*pState points to the state buffer.\r\n * @param[in] \tblockSize number of samples that are processed at a time.\r\n * @return \tnone.\r\n */\r\n void arm_fir_init_f32(\r\n arm_fir_instance_f32 * S,\r\n uint16_t numTaps,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 Biquad cascade filter.\r\n */\r\n typedef struct\r\n {\r\n int8_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n q15_t *pState; /**< Points to the array of state coefficients. The array is of length 4*numStages. */\r\n q15_t *pCoeffs; /**< Points to the array of coefficients. The array is of length 5*numStages. */\r\n int8_t postShift; /**< Additional shift, in bits, applied to each output sample. */\r\n\r\n } arm_biquad_casd_df1_inst_q15;\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q31 Biquad cascade filter.\r\n */\r\n typedef struct\r\n {\r\n uint32_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n q31_t *pState; /**< Points to the array of state coefficients. The array is of length 4*numStages. */\r\n q31_t *pCoeffs; /**< Points to the array of coefficients. The array is of length 5*numStages. */\r\n uint8_t postShift; /**< Additional shift, in bits, applied to each output sample. */\r\n\r\n } arm_biquad_casd_df1_inst_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point Biquad cascade filter.\r\n */\r\n typedef struct\r\n {\r\n uint32_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n float32_t *pState; /**< Points to the array of state coefficients. The array is of length 4*numStages. */\r\n float32_t *pCoeffs; /**< Points to the array of coefficients. The array is of length 5*numStages. */\r\n\r\n\r\n } arm_biquad_casd_df1_inst_f32;\r\n\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q15 Biquad cascade filter.\r\n * @param[in] *S points to an instance of the Q15 Biquad cascade structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df1_q15(\r\n const arm_biquad_casd_df1_inst_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q15 Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the Q15 Biquad cascade structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] postShift Shift to be applied to the output. Varies according to the coefficients format\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_df1_init_q15(\r\n arm_biquad_casd_df1_inst_q15 * S,\r\n uint8_t numStages,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n int8_t postShift);\r\n\r\n\r\n /**\r\n * @brief Fast but less precise processing function for the Q15 Biquad cascade filter for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q15 Biquad cascade structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df1_fast_q15(\r\n const arm_biquad_casd_df1_inst_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q31 Biquad cascade filter\r\n * @param[in] *S points to an instance of the Q31 Biquad cascade structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df1_q31(\r\n const arm_biquad_casd_df1_inst_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Fast but less precise processing function for the Q31 Biquad cascade filter for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q31 Biquad cascade structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df1_fast_q31(\r\n const arm_biquad_casd_df1_inst_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q31 Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the Q31 Biquad cascade structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] postShift Shift to be applied to the output. Varies according to the coefficients format\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_df1_init_q31(\r\n arm_biquad_casd_df1_inst_q31 * S,\r\n uint8_t numStages,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n int8_t postShift);\r\n\r\n /**\r\n * @brief Processing function for the floating-point Biquad cascade filter.\r\n * @param[in] *S points to an instance of the floating-point Biquad cascade structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df1_f32(\r\n const arm_biquad_casd_df1_inst_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the floating-point Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the floating-point Biquad cascade structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_df1_init_f32(\r\n arm_biquad_casd_df1_inst_f32 * S,\r\n uint8_t numStages,\r\n float32_t * pCoeffs,\r\n float32_t * pState);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point matrix structure.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows of the matrix. */\r\n uint16_t numCols; /**< number of columns of the matrix. */\r\n float32_t *pData; /**< points to the data of the matrix. */\r\n } arm_matrix_instance_f32;\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point matrix structure.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows of the matrix. */\r\n uint16_t numCols; /**< number of columns of the matrix. */\r\n float64_t *pData; /**< points to the data of the matrix. */\r\n } arm_matrix_instance_f64;\r\n\r\n /**\r\n * @brief Instance structure for the Q15 matrix structure.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows of the matrix. */\r\n uint16_t numCols; /**< number of columns of the matrix. */\r\n q15_t *pData; /**< points to the data of the matrix. */\r\n\r\n } arm_matrix_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 matrix structure.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows of the matrix. */\r\n uint16_t numCols; /**< number of columns of the matrix. */\r\n q31_t *pData; /**< points to the data of the matrix. */\r\n\r\n } arm_matrix_instance_q31;\r\n\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix addition.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_add_f32(\r\n const arm_matrix_instance_f32 * pSrcA,\r\n const arm_matrix_instance_f32 * pSrcB,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n /**\r\n * @brief Q15 matrix addition.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_add_q15(\r\n const arm_matrix_instance_q15 * pSrcA,\r\n const arm_matrix_instance_q15 * pSrcB,\r\n arm_matrix_instance_q15 * pDst);\r\n\r\n /**\r\n * @brief Q31 matrix addition.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_add_q31(\r\n const arm_matrix_instance_q31 * pSrcA,\r\n const arm_matrix_instance_q31 * pSrcB,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n /**\r\n * @brief Floating-point, complex, matrix multiplication.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_cmplx_mult_f32(\r\n const arm_matrix_instance_f32 * pSrcA,\r\n const arm_matrix_instance_f32 * pSrcB,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n /**\r\n * @brief Q15, complex, matrix multiplication.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_cmplx_mult_q15(\r\n const arm_matrix_instance_q15 * pSrcA,\r\n const arm_matrix_instance_q15 * pSrcB,\r\n arm_matrix_instance_q15 * pDst,\r\n q15_t * pScratch);\r\n\r\n /**\r\n * @brief Q31, complex, matrix multiplication.\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_cmplx_mult_q31(\r\n const arm_matrix_instance_q31 * pSrcA,\r\n const arm_matrix_instance_q31 * pSrcB,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix transpose.\r\n * @param[in] *pSrc points to the input matrix\r\n * @param[out] *pDst points to the output matrix\r\n * @return \tThe function returns either ARM_MATH_SIZE_MISMATCH\r\n * or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_trans_f32(\r\n const arm_matrix_instance_f32 * pSrc,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n\r\n /**\r\n * @brief Q15 matrix transpose.\r\n * @param[in] *pSrc points to the input matrix\r\n * @param[out] *pDst points to the output matrix\r\n * @return \tThe function returns either ARM_MATH_SIZE_MISMATCH\r\n * or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_trans_q15(\r\n const arm_matrix_instance_q15 * pSrc,\r\n arm_matrix_instance_q15 * pDst);\r\n\r\n /**\r\n * @brief Q31 matrix transpose.\r\n * @param[in] *pSrc points to the input matrix\r\n * @param[out] *pDst points to the output matrix\r\n * @return \tThe function returns either ARM_MATH_SIZE_MISMATCH\r\n * or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_trans_q31(\r\n const arm_matrix_instance_q31 * pSrc,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix multiplication\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_mult_f32(\r\n const arm_matrix_instance_f32 * pSrcA,\r\n const arm_matrix_instance_f32 * pSrcB,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n /**\r\n * @brief Q15 matrix multiplication\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @param[in]\t\t *pState points to the array for storing intermediate results\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_mult_q15(\r\n const arm_matrix_instance_q15 * pSrcA,\r\n const arm_matrix_instance_q15 * pSrcB,\r\n arm_matrix_instance_q15 * pDst,\r\n q15_t * pState);\r\n\r\n /**\r\n * @brief Q15 matrix multiplication (fast variant) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @param[in]\t\t *pState points to the array for storing intermediate results\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_mult_fast_q15(\r\n const arm_matrix_instance_q15 * pSrcA,\r\n const arm_matrix_instance_q15 * pSrcB,\r\n arm_matrix_instance_q15 * pDst,\r\n q15_t * pState);\r\n\r\n /**\r\n * @brief Q31 matrix multiplication\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_mult_q31(\r\n const arm_matrix_instance_q31 * pSrcA,\r\n const arm_matrix_instance_q31 * pSrcB,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n /**\r\n * @brief Q31 matrix multiplication (fast variant) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_mult_fast_q31(\r\n const arm_matrix_instance_q31 * pSrcA,\r\n const arm_matrix_instance_q31 * pSrcB,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix subtraction\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_sub_f32(\r\n const arm_matrix_instance_f32 * pSrcA,\r\n const arm_matrix_instance_f32 * pSrcB,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n /**\r\n * @brief Q15 matrix subtraction\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_sub_q15(\r\n const arm_matrix_instance_q15 * pSrcA,\r\n const arm_matrix_instance_q15 * pSrcB,\r\n arm_matrix_instance_q15 * pDst);\r\n\r\n /**\r\n * @brief Q31 matrix subtraction\r\n * @param[in] *pSrcA points to the first input matrix structure\r\n * @param[in] *pSrcB points to the second input matrix structure\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_sub_q31(\r\n const arm_matrix_instance_q31 * pSrcA,\r\n const arm_matrix_instance_q31 * pSrcB,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n /**\r\n * @brief Floating-point matrix scaling.\r\n * @param[in] *pSrc points to the input matrix\r\n * @param[in] scale scale factor\r\n * @param[out] *pDst points to the output matrix\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_scale_f32(\r\n const arm_matrix_instance_f32 * pSrc,\r\n float32_t scale,\r\n arm_matrix_instance_f32 * pDst);\r\n\r\n /**\r\n * @brief Q15 matrix scaling.\r\n * @param[in] *pSrc points to input matrix\r\n * @param[in] scaleFract fractional portion of the scale factor\r\n * @param[in] shift number of bits to shift the result by\r\n * @param[out] *pDst points to output matrix\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_scale_q15(\r\n const arm_matrix_instance_q15 * pSrc,\r\n q15_t scaleFract,\r\n int32_t shift,\r\n arm_matrix_instance_q15 * pDst);\r\n\r\n /**\r\n * @brief Q31 matrix scaling.\r\n * @param[in] *pSrc points to input matrix\r\n * @param[in] scaleFract fractional portion of the scale factor\r\n * @param[in] shift number of bits to shift the result by\r\n * @param[out] *pDst points to output matrix structure\r\n * @return The function returns either\r\n * ARM_MATH_SIZE_MISMATCH or ARM_MATH_SUCCESS based on the outcome of size checking.\r\n */\r\n\r\n arm_status arm_mat_scale_q31(\r\n const arm_matrix_instance_q31 * pSrc,\r\n q31_t scaleFract,\r\n int32_t shift,\r\n arm_matrix_instance_q31 * pDst);\r\n\r\n\r\n /**\r\n * @brief Q31 matrix initialization.\r\n * @param[in,out] *S points to an instance of the floating-point matrix structure.\r\n * @param[in] nRows number of rows in the matrix.\r\n * @param[in] nColumns number of columns in the matrix.\r\n * @param[in] *pData\t points to the matrix data array.\r\n * @return none\r\n */\r\n\r\n void arm_mat_init_q31(\r\n arm_matrix_instance_q31 * S,\r\n uint16_t nRows,\r\n uint16_t nColumns,\r\n q31_t * pData);\r\n\r\n /**\r\n * @brief Q15 matrix initialization.\r\n * @param[in,out] *S points to an instance of the floating-point matrix structure.\r\n * @param[in] nRows number of rows in the matrix.\r\n * @param[in] nColumns number of columns in the matrix.\r\n * @param[in] *pData\t points to the matrix data array.\r\n * @return none\r\n */\r\n\r\n void arm_mat_init_q15(\r\n arm_matrix_instance_q15 * S,\r\n uint16_t nRows,\r\n uint16_t nColumns,\r\n q15_t * pData);\r\n\r\n /**\r\n * @brief Floating-point matrix initialization.\r\n * @param[in,out] *S points to an instance of the floating-point matrix structure.\r\n * @param[in] nRows number of rows in the matrix.\r\n * @param[in] nColumns number of columns in the matrix.\r\n * @param[in] *pData\t points to the matrix data array.\r\n * @return none\r\n */\r\n\r\n void arm_mat_init_f32(\r\n arm_matrix_instance_f32 * S,\r\n uint16_t nRows,\r\n uint16_t nColumns,\r\n float32_t * pData);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 PID Control.\r\n */\r\n typedef struct\r\n {\r\n q15_t A0; /**< The derived gain, A0 = Kp + Ki + Kd . */\r\n#ifdef ARM_MATH_CM0_FAMILY\r\n q15_t A1;\r\n q15_t A2;\r\n#else\r\n q31_t A1; /**< The derived gain A1 = -Kp - 2Kd | Kd.*/\r\n#endif\r\n q15_t state[3]; /**< The state array of length 3. */\r\n q15_t Kp; /**< The proportional gain. */\r\n q15_t Ki; /**< The integral gain. */\r\n q15_t Kd; /**< The derivative gain. */\r\n } arm_pid_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 PID Control.\r\n */\r\n typedef struct\r\n {\r\n q31_t A0; /**< The derived gain, A0 = Kp + Ki + Kd . */\r\n q31_t A1; /**< The derived gain, A1 = -Kp - 2Kd. */\r\n q31_t A2; /**< The derived gain, A2 = Kd . */\r\n q31_t state[3]; /**< The state array of length 3. */\r\n q31_t Kp; /**< The proportional gain. */\r\n q31_t Ki; /**< The integral gain. */\r\n q31_t Kd; /**< The derivative gain. */\r\n\r\n } arm_pid_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point PID Control.\r\n */\r\n typedef struct\r\n {\r\n float32_t A0; /**< The derived gain, A0 = Kp + Ki + Kd . */\r\n float32_t A1; /**< The derived gain, A1 = -Kp - 2Kd. */\r\n float32_t A2; /**< The derived gain, A2 = Kd . */\r\n float32_t state[3]; /**< The state array of length 3. */\r\n float32_t Kp; /**< The proportional gain. */\r\n float32_t Ki; /**< The integral gain. */\r\n float32_t Kd; /**< The derivative gain. */\r\n } arm_pid_instance_f32;\r\n\r\n\r\n\r\n /**\r\n * @brief Initialization function for the floating-point PID Control.\r\n * @param[in,out] *S points to an instance of the PID structure.\r\n * @param[in] resetStateFlag flag to reset the state. 0 = no change in state 1 = reset the state.\r\n * @return none.\r\n */\r\n void arm_pid_init_f32(\r\n arm_pid_instance_f32 * S,\r\n int32_t resetStateFlag);\r\n\r\n /**\r\n * @brief Reset function for the floating-point PID Control.\r\n * @param[in,out] *S is an instance of the floating-point PID Control structure\r\n * @return none\r\n */\r\n void arm_pid_reset_f32(\r\n arm_pid_instance_f32 * S);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q31 PID Control.\r\n * @param[in,out] *S points to an instance of the Q15 PID structure.\r\n * @param[in] resetStateFlag flag to reset the state. 0 = no change in state 1 = reset the state.\r\n * @return none.\r\n */\r\n void arm_pid_init_q31(\r\n arm_pid_instance_q31 * S,\r\n int32_t resetStateFlag);\r\n\r\n\r\n /**\r\n * @brief Reset function for the Q31 PID Control.\r\n * @param[in,out] *S points to an instance of the Q31 PID Control structure\r\n * @return none\r\n */\r\n\r\n void arm_pid_reset_q31(\r\n arm_pid_instance_q31 * S);\r\n\r\n /**\r\n * @brief Initialization function for the Q15 PID Control.\r\n * @param[in,out] *S points to an instance of the Q15 PID structure.\r\n * @param[in] resetStateFlag flag to reset the state. 0 = no change in state 1 = reset the state.\r\n * @return none.\r\n */\r\n void arm_pid_init_q15(\r\n arm_pid_instance_q15 * S,\r\n int32_t resetStateFlag);\r\n\r\n /**\r\n * @brief Reset function for the Q15 PID Control.\r\n * @param[in,out] *S points to an instance of the q15 PID Control structure\r\n * @return none\r\n */\r\n void arm_pid_reset_q15(\r\n arm_pid_instance_q15 * S);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point Linear Interpolate function.\r\n */\r\n typedef struct\r\n {\r\n uint32_t nValues; /**< nValues */\r\n float32_t x1; /**< x1 */\r\n float32_t xSpacing; /**< xSpacing */\r\n float32_t *pYData; /**< pointer to the table of Y values */\r\n } arm_linear_interp_instance_f32;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point bilinear interpolation function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows in the data table. */\r\n uint16_t numCols; /**< number of columns in the data table. */\r\n float32_t *pData; /**< points to the data table. */\r\n } arm_bilinear_interp_instance_f32;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 bilinear interpolation function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows in the data table. */\r\n uint16_t numCols; /**< number of columns in the data table. */\r\n q31_t *pData; /**< points to the data table. */\r\n } arm_bilinear_interp_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the Q15 bilinear interpolation function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows in the data table. */\r\n uint16_t numCols; /**< number of columns in the data table. */\r\n q15_t *pData; /**< points to the data table. */\r\n } arm_bilinear_interp_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q15 bilinear interpolation function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numRows; /**< number of rows in the data table. */\r\n uint16_t numCols; /**< number of columns in the data table. */\r\n q7_t *pData; /**< points to the data table. */\r\n } arm_bilinear_interp_instance_q7;\r\n\r\n\r\n /**\r\n * @brief Q7 vector multiplication.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_mult_q7(\r\n q7_t * pSrcA,\r\n q7_t * pSrcB,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q15 vector multiplication.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_mult_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q31 vector multiplication.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_mult_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Floating-point vector multiplication.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_mult_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n q15_t *pTwiddle; /**< points to the Sin twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n } arm_cfft_radix2_instance_q15;\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix2_init_q15(\r\n arm_cfft_radix2_instance_q15 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix2_q15(\r\n const arm_cfft_radix2_instance_q15 * S,\r\n q15_t * pSrc);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n q15_t *pTwiddle; /**< points to the twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n } arm_cfft_radix4_instance_q15;\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix4_init_q15(\r\n arm_cfft_radix4_instance_q15 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix4_q15(\r\n const arm_cfft_radix4_instance_q15 * S,\r\n q15_t * pSrc);\r\n\r\n /**\r\n * @brief Instance structure for the Radix-2 Q31 CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n q31_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n } arm_cfft_radix2_instance_q31;\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix2_init_q31(\r\n arm_cfft_radix2_instance_q31 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix2_q31(\r\n const arm_cfft_radix2_instance_q31 * S,\r\n q31_t * pSrc);\r\n\r\n /**\r\n * @brief Instance structure for the Q31 CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n q31_t *pTwiddle; /**< points to the twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n } arm_cfft_radix4_instance_q31;\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix4_q31(\r\n const arm_cfft_radix4_instance_q31 * S,\r\n q31_t * pSrc);\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix4_init_q31(\r\n arm_cfft_radix4_instance_q31 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n float32_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n float32_t onebyfftLen; /**< value of 1/fftLen. */\r\n } arm_cfft_radix2_instance_f32;\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix2_init_f32(\r\n arm_cfft_radix2_instance_f32 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix2_f32(\r\n const arm_cfft_radix2_instance_f32 * S,\r\n float32_t * pSrc);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n uint8_t ifftFlag; /**< flag that selects forward (ifftFlag=0) or inverse (ifftFlag=1) transform. */\r\n uint8_t bitReverseFlag; /**< flag that enables (bitReverseFlag=1) or disables (bitReverseFlag=0) bit reversal of output. */\r\n float32_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t twidCoefModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n uint16_t bitRevFactor; /**< bit reversal modifier that supports different size FFTs with the same bit reversal table. */\r\n float32_t onebyfftLen; /**< value of 1/fftLen. */\r\n } arm_cfft_radix4_instance_f32;\r\n\r\n/* Deprecated */\r\n arm_status arm_cfft_radix4_init_f32(\r\n arm_cfft_radix4_instance_f32 * S,\r\n uint16_t fftLen,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n/* Deprecated */\r\n void arm_cfft_radix4_f32(\r\n const arm_cfft_radix4_instance_f32 * S,\r\n float32_t * pSrc);\r\n\r\n /**\r\n * @brief Instance structure for the fixed-point CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n const q15_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n const uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t bitRevLength; /**< bit reversal table length. */\r\n } arm_cfft_instance_q15;\r\n\r\nvoid arm_cfft_q15( \r\n const arm_cfft_instance_q15 * S, \r\n q15_t * p1,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag); \r\n\r\n /**\r\n * @brief Instance structure for the fixed-point CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n const q31_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n const uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t bitRevLength; /**< bit reversal table length. */\r\n } arm_cfft_instance_q31;\r\n\r\nvoid arm_cfft_q31( \r\n const arm_cfft_instance_q31 * S, \r\n q31_t * p1,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag); \r\n \r\n /**\r\n * @brief Instance structure for the floating-point CFFT/CIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t fftLen; /**< length of the FFT. */\r\n const float32_t *pTwiddle; /**< points to the Twiddle factor table. */\r\n const uint16_t *pBitRevTable; /**< points to the bit reversal table. */\r\n uint16_t bitRevLength; /**< bit reversal table length. */\r\n } arm_cfft_instance_f32;\r\n\r\n void arm_cfft_f32(\r\n const arm_cfft_instance_f32 * S,\r\n float32_t * p1,\r\n uint8_t ifftFlag,\r\n uint8_t bitReverseFlag);\r\n\r\n /**\r\n * @brief Instance structure for the Q15 RFFT/RIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint32_t fftLenReal; /**< length of the real FFT. */\r\n uint8_t ifftFlagR; /**< flag that selects forward (ifftFlagR=0) or inverse (ifftFlagR=1) transform. */\r\n uint8_t bitReverseFlagR; /**< flag that enables (bitReverseFlagR=1) or disables (bitReverseFlagR=0) bit reversal of output. */\r\n uint32_t twidCoefRModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n q15_t *pTwiddleAReal; /**< points to the real twiddle factor table. */\r\n q15_t *pTwiddleBReal; /**< points to the imag twiddle factor table. */\r\n const arm_cfft_instance_q15 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_rfft_instance_q15;\r\n\r\n arm_status arm_rfft_init_q15(\r\n arm_rfft_instance_q15 * S,\r\n uint32_t fftLenReal,\r\n uint32_t ifftFlagR,\r\n uint32_t bitReverseFlag);\r\n\r\n void arm_rfft_q15(\r\n const arm_rfft_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst);\r\n\r\n /**\r\n * @brief Instance structure for the Q31 RFFT/RIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint32_t fftLenReal; /**< length of the real FFT. */\r\n uint8_t ifftFlagR; /**< flag that selects forward (ifftFlagR=0) or inverse (ifftFlagR=1) transform. */\r\n uint8_t bitReverseFlagR; /**< flag that enables (bitReverseFlagR=1) or disables (bitReverseFlagR=0) bit reversal of output. */\r\n uint32_t twidCoefRModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n q31_t *pTwiddleAReal; /**< points to the real twiddle factor table. */\r\n q31_t *pTwiddleBReal; /**< points to the imag twiddle factor table. */\r\n const arm_cfft_instance_q31 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_rfft_instance_q31;\r\n\r\n arm_status arm_rfft_init_q31(\r\n arm_rfft_instance_q31 * S,\r\n uint32_t fftLenReal,\r\n uint32_t ifftFlagR,\r\n uint32_t bitReverseFlag);\r\n\r\n void arm_rfft_q31(\r\n const arm_rfft_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point RFFT/RIFFT function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint32_t fftLenReal; /**< length of the real FFT. */\r\n uint16_t fftLenBy2; /**< length of the complex FFT. */\r\n uint8_t ifftFlagR; /**< flag that selects forward (ifftFlagR=0) or inverse (ifftFlagR=1) transform. */\r\n uint8_t bitReverseFlagR; /**< flag that enables (bitReverseFlagR=1) or disables (bitReverseFlagR=0) bit reversal of output. */\r\n uint32_t twidCoefRModifier; /**< twiddle coefficient modifier that supports different size FFTs with the same twiddle factor table. */\r\n float32_t *pTwiddleAReal; /**< points to the real twiddle factor table. */\r\n float32_t *pTwiddleBReal; /**< points to the imag twiddle factor table. */\r\n arm_cfft_radix4_instance_f32 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_rfft_instance_f32;\r\n\r\n arm_status arm_rfft_init_f32(\r\n arm_rfft_instance_f32 * S,\r\n arm_cfft_radix4_instance_f32 * S_CFFT,\r\n uint32_t fftLenReal,\r\n uint32_t ifftFlagR,\r\n uint32_t bitReverseFlag);\r\n\r\n void arm_rfft_f32(\r\n const arm_rfft_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point RFFT/RIFFT function.\r\n */\r\n\r\ntypedef struct\r\n {\r\n arm_cfft_instance_f32 Sint; /**< Internal CFFT structure. */\r\n uint16_t fftLenRFFT; /**< length of the real sequence */\r\n\tfloat32_t * pTwiddleRFFT;\t\t\t\t\t/**< Twiddle factors real stage */\r\n } arm_rfft_fast_instance_f32 ;\r\n\r\narm_status arm_rfft_fast_init_f32 (\r\n\tarm_rfft_fast_instance_f32 * S,\r\n\tuint16_t fftLen);\r\n\r\nvoid arm_rfft_fast_f32(\r\n arm_rfft_fast_instance_f32 * S,\r\n float32_t * p, float32_t * pOut,\r\n uint8_t ifftFlag);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point DCT4/IDCT4 function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t N; /**< length of the DCT4. */\r\n uint16_t Nby2; /**< half of the length of the DCT4. */\r\n float32_t normalize; /**< normalizing factor. */\r\n float32_t *pTwiddle; /**< points to the twiddle factor table. */\r\n float32_t *pCosFactor; /**< points to the cosFactor table. */\r\n arm_rfft_instance_f32 *pRfft; /**< points to the real FFT instance. */\r\n arm_cfft_radix4_instance_f32 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_dct4_instance_f32;\r\n\r\n /**\r\n * @brief Initialization function for the floating-point DCT4/IDCT4.\r\n * @param[in,out] *S points to an instance of floating-point DCT4/IDCT4 structure.\r\n * @param[in] *S_RFFT points to an instance of floating-point RFFT/RIFFT structure.\r\n * @param[in] *S_CFFT points to an instance of floating-point CFFT/CIFFT structure.\r\n * @param[in] N length of the DCT4.\r\n * @param[in] Nby2 half of the length of the DCT4.\r\n * @param[in] normalize normalizing factor.\r\n * @return\t\tarm_status function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_ARGUMENT_ERROR if fftLenReal is not a supported transform length.\r\n */\r\n\r\n arm_status arm_dct4_init_f32(\r\n arm_dct4_instance_f32 * S,\r\n arm_rfft_instance_f32 * S_RFFT,\r\n arm_cfft_radix4_instance_f32 * S_CFFT,\r\n uint16_t N,\r\n uint16_t Nby2,\r\n float32_t normalize);\r\n\r\n /**\r\n * @brief Processing function for the floating-point DCT4/IDCT4.\r\n * @param[in] *S points to an instance of the floating-point DCT4/IDCT4 structure.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in,out] *pInlineBuffer points to the in-place input and output buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_dct4_f32(\r\n const arm_dct4_instance_f32 * S,\r\n float32_t * pState,\r\n float32_t * pInlineBuffer);\r\n\r\n /**\r\n * @brief Instance structure for the Q31 DCT4/IDCT4 function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t N; /**< length of the DCT4. */\r\n uint16_t Nby2; /**< half of the length of the DCT4. */\r\n q31_t normalize; /**< normalizing factor. */\r\n q31_t *pTwiddle; /**< points to the twiddle factor table. */\r\n q31_t *pCosFactor; /**< points to the cosFactor table. */\r\n arm_rfft_instance_q31 *pRfft; /**< points to the real FFT instance. */\r\n arm_cfft_radix4_instance_q31 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_dct4_instance_q31;\r\n\r\n /**\r\n * @brief Initialization function for the Q31 DCT4/IDCT4.\r\n * @param[in,out] *S points to an instance of Q31 DCT4/IDCT4 structure.\r\n * @param[in] *S_RFFT points to an instance of Q31 RFFT/RIFFT structure\r\n * @param[in] *S_CFFT points to an instance of Q31 CFFT/CIFFT structure\r\n * @param[in] N length of the DCT4.\r\n * @param[in] Nby2 half of the length of the DCT4.\r\n * @param[in] normalize normalizing factor.\r\n * @return\t\tarm_status function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_ARGUMENT_ERROR if N is not a supported transform length.\r\n */\r\n\r\n arm_status arm_dct4_init_q31(\r\n arm_dct4_instance_q31 * S,\r\n arm_rfft_instance_q31 * S_RFFT,\r\n arm_cfft_radix4_instance_q31 * S_CFFT,\r\n uint16_t N,\r\n uint16_t Nby2,\r\n q31_t normalize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 DCT4/IDCT4.\r\n * @param[in] *S points to an instance of the Q31 DCT4 structure.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in,out] *pInlineBuffer points to the in-place input and output buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_dct4_q31(\r\n const arm_dct4_instance_q31 * S,\r\n q31_t * pState,\r\n q31_t * pInlineBuffer);\r\n\r\n /**\r\n * @brief Instance structure for the Q15 DCT4/IDCT4 function.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t N; /**< length of the DCT4. */\r\n uint16_t Nby2; /**< half of the length of the DCT4. */\r\n q15_t normalize; /**< normalizing factor. */\r\n q15_t *pTwiddle; /**< points to the twiddle factor table. */\r\n q15_t *pCosFactor; /**< points to the cosFactor table. */\r\n arm_rfft_instance_q15 *pRfft; /**< points to the real FFT instance. */\r\n arm_cfft_radix4_instance_q15 *pCfft; /**< points to the complex FFT instance. */\r\n } arm_dct4_instance_q15;\r\n\r\n /**\r\n * @brief Initialization function for the Q15 DCT4/IDCT4.\r\n * @param[in,out] *S points to an instance of Q15 DCT4/IDCT4 structure.\r\n * @param[in] *S_RFFT points to an instance of Q15 RFFT/RIFFT structure.\r\n * @param[in] *S_CFFT points to an instance of Q15 CFFT/CIFFT structure.\r\n * @param[in] N length of the DCT4.\r\n * @param[in] Nby2 half of the length of the DCT4.\r\n * @param[in] normalize normalizing factor.\r\n * @return\t\tarm_status function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_ARGUMENT_ERROR if N is not a supported transform length.\r\n */\r\n\r\n arm_status arm_dct4_init_q15(\r\n arm_dct4_instance_q15 * S,\r\n arm_rfft_instance_q15 * S_RFFT,\r\n arm_cfft_radix4_instance_q15 * S_CFFT,\r\n uint16_t N,\r\n uint16_t Nby2,\r\n q15_t normalize);\r\n\r\n /**\r\n * @brief Processing function for the Q15 DCT4/IDCT4.\r\n * @param[in] *S points to an instance of the Q15 DCT4 structure.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in,out] *pInlineBuffer points to the in-place input and output buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_dct4_q15(\r\n const arm_dct4_instance_q15 * S,\r\n q15_t * pState,\r\n q15_t * pInlineBuffer);\r\n\r\n /**\r\n * @brief Floating-point vector addition.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_add_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q7 vector addition.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_add_q7(\r\n q7_t * pSrcA,\r\n q7_t * pSrcB,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q15 vector addition.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_add_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q31 vector addition.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_add_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Floating-point vector subtraction.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_sub_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q7 vector subtraction.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_sub_q7(\r\n q7_t * pSrcA,\r\n q7_t * pSrcB,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q15 vector subtraction.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_sub_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q31 vector subtraction.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_sub_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Multiplies a floating-point vector by a scalar.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] scale scale factor to be applied\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_scale_f32(\r\n float32_t * pSrc,\r\n float32_t scale,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Multiplies a Q7 vector by a scalar.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] scaleFract fractional portion of the scale value\r\n * @param[in] shift number of bits to shift the result by\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_scale_q7(\r\n q7_t * pSrc,\r\n q7_t scaleFract,\r\n int8_t shift,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Multiplies a Q15 vector by a scalar.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] scaleFract fractional portion of the scale value\r\n * @param[in] shift number of bits to shift the result by\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_scale_q15(\r\n q15_t * pSrc,\r\n q15_t scaleFract,\r\n int8_t shift,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Multiplies a Q31 vector by a scalar.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] scaleFract fractional portion of the scale value\r\n * @param[in] shift number of bits to shift the result by\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_scale_q31(\r\n q31_t * pSrc,\r\n q31_t scaleFract,\r\n int8_t shift,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q7 vector absolute value.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[out] *pDst points to the output buffer\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_abs_q7(\r\n q7_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Floating-point vector absolute value.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[out] *pDst points to the output buffer\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_abs_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q15 vector absolute value.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[out] *pDst points to the output buffer\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_abs_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Q31 vector absolute value.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[out] *pDst points to the output buffer\r\n * @param[in] blockSize number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_abs_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Dot product of floating-point vectors.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @param[out] *result output result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_dot_prod_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n uint32_t blockSize,\r\n float32_t * result);\r\n\r\n /**\r\n * @brief Dot product of Q7 vectors.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @param[out] *result output result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_dot_prod_q7(\r\n q7_t * pSrcA,\r\n q7_t * pSrcB,\r\n uint32_t blockSize,\r\n q31_t * result);\r\n\r\n /**\r\n * @brief Dot product of Q15 vectors.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @param[out] *result output result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_dot_prod_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n uint32_t blockSize,\r\n q63_t * result);\r\n\r\n /**\r\n * @brief Dot product of Q31 vectors.\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] blockSize number of samples in each vector\r\n * @param[out] *result output result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_dot_prod_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n uint32_t blockSize,\r\n q63_t * result);\r\n\r\n /**\r\n * @brief Shifts the elements of a Q7 vector a specified number of bits.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] shiftBits number of bits to shift. A positive value shifts left; a negative value shifts right.\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_shift_q7(\r\n q7_t * pSrc,\r\n int8_t shiftBits,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Shifts the elements of a Q15 vector a specified number of bits.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] shiftBits number of bits to shift. A positive value shifts left; a negative value shifts right.\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_shift_q15(\r\n q15_t * pSrc,\r\n int8_t shiftBits,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Shifts the elements of a Q31 vector a specified number of bits.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] shiftBits number of bits to shift. A positive value shifts left; a negative value shifts right.\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_shift_q31(\r\n q31_t * pSrc,\r\n int8_t shiftBits,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Adds a constant offset to a floating-point vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] offset is the offset to be added\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_offset_f32(\r\n float32_t * pSrc,\r\n float32_t offset,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Adds a constant offset to a Q7 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] offset is the offset to be added\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_offset_q7(\r\n q7_t * pSrc,\r\n q7_t offset,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Adds a constant offset to a Q15 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] offset is the offset to be added\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_offset_q15(\r\n q15_t * pSrc,\r\n q15_t offset,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Adds a constant offset to a Q31 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[in] offset is the offset to be added\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_offset_q31(\r\n q31_t * pSrc,\r\n q31_t offset,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Negates the elements of a floating-point vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_negate_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Negates the elements of a Q7 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_negate_q7(\r\n q7_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Negates the elements of a Q15 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_negate_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Negates the elements of a Q31 vector.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] blockSize number of samples in the vector\r\n * @return none.\r\n */\r\n\r\n void arm_negate_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n /**\r\n * @brief Copies the elements of a floating-point vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_copy_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Copies the elements of a Q7 vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_copy_q7(\r\n q7_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Copies the elements of a Q15 vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_copy_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Copies the elements of a Q31 vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_copy_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n /**\r\n * @brief Fills a constant value into a floating-point vector.\r\n * @param[in] value input value to be filled\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_fill_f32(\r\n float32_t value,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Fills a constant value into a Q7 vector.\r\n * @param[in] value input value to be filled\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_fill_q7(\r\n q7_t value,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Fills a constant value into a Q15 vector.\r\n * @param[in] value input value to be filled\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_fill_q15(\r\n q15_t value,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Fills a constant value into a Q31 vector.\r\n * @param[in] value input value to be filled\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_fill_q31(\r\n q31_t value,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n/**\r\n * @brief Convolution of floating-point sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the location where the output result is written. Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_f32(\r\n float32_t * pSrcA,\r\n uint32_t srcALen,\r\n float32_t * pSrcB,\r\n uint32_t srcBLen,\r\n float32_t * pDst);\r\n\r\n\r\n /**\r\n * @brief Convolution of Q15 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @param[in] *pScratch1 points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] *pScratch2 points to scratch buffer of size min(srcALen, srcBLen).\r\n * @return none.\r\n */\r\n\r\n\r\n void arm_conv_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n/**\r\n * @brief Convolution of Q15 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the location where the output result is written. Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst);\r\n\r\n /**\r\n * @brief Convolution of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_fast_q15(\r\n\t\t\t q15_t * pSrcA,\r\n\t\t\t uint32_t srcALen,\r\n\t\t\t q15_t * pSrcB,\r\n\t\t\t uint32_t srcBLen,\r\n\t\t\t q15_t * pDst);\r\n\r\n /**\r\n * @brief Convolution of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @param[in] *pScratch1 points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] *pScratch2 points to scratch buffer of size min(srcALen, srcBLen).\r\n * @return none.\r\n */\r\n\r\n void arm_conv_fast_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n\r\n /**\r\n * @brief Convolution of Q31 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst);\r\n\r\n /**\r\n * @brief Convolution of Q31 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_fast_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst);\r\n\r\n\r\n /**\r\n * @brief Convolution of Q7 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @param[in] *pScratch1 points to scratch buffer(of type q15_t) of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] *pScratch2 points to scratch buffer (of type q15_t) of size min(srcALen, srcBLen).\r\n * @return none.\r\n */\r\n\r\n void arm_conv_opt_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n\r\n /**\r\n * @brief Convolution of Q7 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length srcALen+srcBLen-1.\r\n * @return none.\r\n */\r\n\r\n void arm_conv_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst);\r\n\r\n\r\n /**\r\n * @brief Partial convolution of floating-point sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_f32(\r\n float32_t * pSrcA,\r\n uint32_t srcALen,\r\n float32_t * pSrcB,\r\n uint32_t srcBLen,\r\n float32_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints);\r\n\r\n /**\r\n * @brief Partial convolution of Q15 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @param[in] * pScratch1 points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] * pScratch2 points to scratch buffer of size min(srcALen, srcBLen).\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n/**\r\n * @brief Partial convolution of Q15 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints);\r\n\r\n /**\r\n * @brief Partial convolution of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_fast_q15(\r\n\t\t\t\t q15_t * pSrcA,\r\n\t\t\t\t uint32_t srcALen,\r\n\t\t\t\t q15_t * pSrcB,\r\n\t\t\t\t uint32_t srcBLen,\r\n\t\t\t\t q15_t * pDst,\r\n\t\t\t\t uint32_t firstIndex,\r\n\t\t\t\t uint32_t numPoints);\r\n\r\n\r\n /**\r\n * @brief Partial convolution of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @param[in] * pScratch1 points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] * pScratch2 points to scratch buffer of size min(srcALen, srcBLen).\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_fast_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n /**\r\n * @brief Partial convolution of Q31 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints);\r\n\r\n\r\n /**\r\n * @brief Partial convolution of Q31 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_fast_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints);\r\n\r\n\r\n /**\r\n * @brief Partial convolution of Q7 sequences\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @param[in] *pScratch1 points to scratch buffer(of type q15_t) of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] *pScratch2 points to scratch buffer (of type q15_t) of size min(srcALen, srcBLen).\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_opt_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n/**\r\n * @brief Partial convolution of Q7 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] firstIndex is the first output sample to start with.\r\n * @param[in] numPoints is the number of output points to be computed.\r\n * @return Returns either ARM_MATH_SUCCESS if the function completed correctly or ARM_MATH_ARGUMENT_ERROR if the requested subset is not in the range [0 srcALen+srcBLen-2].\r\n */\r\n\r\n arm_status arm_conv_partial_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst,\r\n uint32_t firstIndex,\r\n uint32_t numPoints);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 FIR decimator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t M; /**< decimation factor. */\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n q15_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n } arm_fir_decimate_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 FIR decimator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t M; /**< decimation factor. */\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n q31_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n\r\n } arm_fir_decimate_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point FIR decimator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t M; /**< decimation factor. */\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n float32_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n\r\n } arm_fir_decimate_instance_f32;\r\n\r\n\r\n\r\n /**\r\n * @brief Processing function for the floating-point FIR decimator.\r\n * @param[in] *S points to an instance of the floating-point FIR decimator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none\r\n */\r\n\r\n void arm_fir_decimate_f32(\r\n const arm_fir_decimate_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the floating-point FIR decimator.\r\n * @param[in,out] *S points to an instance of the floating-point FIR decimator structure.\r\n * @param[in] numTaps number of coefficients in the filter.\r\n * @param[in] M decimation factor.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * blockSize is not a multiple of M.\r\n */\r\n\r\n arm_status arm_fir_decimate_init_f32(\r\n arm_fir_decimate_instance_f32 * S,\r\n uint16_t numTaps,\r\n uint8_t M,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q15 FIR decimator.\r\n * @param[in] *S points to an instance of the Q15 FIR decimator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none\r\n */\r\n\r\n void arm_fir_decimate_q15(\r\n const arm_fir_decimate_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q15 FIR decimator (fast variant) for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q15 FIR decimator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none\r\n */\r\n\r\n void arm_fir_decimate_fast_q15(\r\n const arm_fir_decimate_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q15 FIR decimator.\r\n * @param[in,out] *S points to an instance of the Q15 FIR decimator structure.\r\n * @param[in] numTaps number of coefficients in the filter.\r\n * @param[in] M decimation factor.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * blockSize is not a multiple of M.\r\n */\r\n\r\n arm_status arm_fir_decimate_init_q15(\r\n arm_fir_decimate_instance_q15 * S,\r\n uint16_t numTaps,\r\n uint8_t M,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 FIR decimator.\r\n * @param[in] *S points to an instance of the Q31 FIR decimator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none\r\n */\r\n\r\n void arm_fir_decimate_q31(\r\n const arm_fir_decimate_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 FIR decimator (fast variant) for Cortex-M3 and Cortex-M4.\r\n * @param[in] *S points to an instance of the Q31 FIR decimator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none\r\n */\r\n\r\n void arm_fir_decimate_fast_q31(\r\n arm_fir_decimate_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q31 FIR decimator.\r\n * @param[in,out] *S points to an instance of the Q31 FIR decimator structure.\r\n * @param[in] numTaps number of coefficients in the filter.\r\n * @param[in] M decimation factor.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * blockSize is not a multiple of M.\r\n */\r\n\r\n arm_status arm_fir_decimate_init_q31(\r\n arm_fir_decimate_instance_q31 * S,\r\n uint16_t numTaps,\r\n uint8_t M,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 FIR interpolator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t L; /**< upsample factor. */\r\n uint16_t phaseLength; /**< length of each polyphase filter component. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length L*phaseLength. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length blockSize+phaseLength-1. */\r\n } arm_fir_interpolate_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 FIR interpolator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t L; /**< upsample factor. */\r\n uint16_t phaseLength; /**< length of each polyphase filter component. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length L*phaseLength. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length blockSize+phaseLength-1. */\r\n } arm_fir_interpolate_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point FIR interpolator.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t L; /**< upsample factor. */\r\n uint16_t phaseLength; /**< length of each polyphase filter component. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length L*phaseLength. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length phaseLength+numTaps-1. */\r\n } arm_fir_interpolate_instance_f32;\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q15 FIR interpolator.\r\n * @param[in] *S points to an instance of the Q15 FIR interpolator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_interpolate_q15(\r\n const arm_fir_interpolate_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q15 FIR interpolator.\r\n * @param[in,out] *S points to an instance of the Q15 FIR interpolator structure.\r\n * @param[in] L upsample factor.\r\n * @param[in] numTaps number of filter coefficients in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficient buffer.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * the filter length numTaps is not a multiple of the interpolation factor L.\r\n */\r\n\r\n arm_status arm_fir_interpolate_init_q15(\r\n arm_fir_interpolate_instance_q15 * S,\r\n uint8_t L,\r\n uint16_t numTaps,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 FIR interpolator.\r\n * @param[in] *S points to an instance of the Q15 FIR interpolator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_interpolate_q31(\r\n const arm_fir_interpolate_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q31 FIR interpolator.\r\n * @param[in,out] *S points to an instance of the Q31 FIR interpolator structure.\r\n * @param[in] L upsample factor.\r\n * @param[in] numTaps number of filter coefficients in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficient buffer.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * the filter length numTaps is not a multiple of the interpolation factor L.\r\n */\r\n\r\n arm_status arm_fir_interpolate_init_q31(\r\n arm_fir_interpolate_instance_q31 * S,\r\n uint8_t L,\r\n uint16_t numTaps,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the floating-point FIR interpolator.\r\n * @param[in] *S points to an instance of the floating-point FIR interpolator structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_interpolate_f32(\r\n const arm_fir_interpolate_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the floating-point FIR interpolator.\r\n * @param[in,out] *S points to an instance of the floating-point FIR interpolator structure.\r\n * @param[in] L upsample factor.\r\n * @param[in] numTaps number of filter coefficients in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficient buffer.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return The function returns ARM_MATH_SUCCESS if initialization is successful or ARM_MATH_LENGTH_ERROR if\r\n * the filter length numTaps is not a multiple of the interpolation factor L.\r\n */\r\n\r\n arm_status arm_fir_interpolate_init_f32(\r\n arm_fir_interpolate_instance_f32 * S,\r\n uint8_t L,\r\n uint16_t numTaps,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Instance structure for the high precision Q31 Biquad cascade filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n q63_t *pState; /**< points to the array of state coefficients. The array is of length 4*numStages. */\r\n q31_t *pCoeffs; /**< points to the array of coefficients. The array is of length 5*numStages. */\r\n uint8_t postShift; /**< additional shift, in bits, applied to each output sample. */\r\n\r\n } arm_biquad_cas_df1_32x64_ins_q31;\r\n\r\n\r\n /**\r\n * @param[in] *S points to an instance of the high precision Q31 Biquad cascade filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cas_df1_32x64_q31(\r\n const arm_biquad_cas_df1_32x64_ins_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @param[in,out] *S points to an instance of the high precision Q31 Biquad cascade filter structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] postShift shift to be applied to the output. Varies according to the coefficients format\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cas_df1_32x64_init_q31(\r\n arm_biquad_cas_df1_32x64_ins_q31 * S,\r\n uint8_t numStages,\r\n q31_t * pCoeffs,\r\n q63_t * pState,\r\n uint8_t postShift);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point transposed direct form II Biquad cascade filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n float32_t *pState; /**< points to the array of state coefficients. The array is of length 2*numStages. */\r\n float32_t *pCoeffs; /**< points to the array of coefficients. The array is of length 5*numStages. */\r\n } arm_biquad_cascade_df2T_instance_f32;\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point transposed direct form II Biquad cascade filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n float32_t *pState; /**< points to the array of state coefficients. The array is of length 4*numStages. */\r\n float32_t *pCoeffs; /**< points to the array of coefficients. The array is of length 5*numStages. */\r\n } arm_biquad_cascade_stereo_df2T_instance_f32;\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point transposed direct form II Biquad cascade filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint8_t numStages; /**< number of 2nd order stages in the filter. Overall order is 2*numStages. */\r\n float64_t *pState; /**< points to the array of state coefficients. The array is of length 2*numStages. */\r\n float64_t *pCoeffs; /**< points to the array of coefficients. The array is of length 5*numStages. */\r\n } arm_biquad_cascade_df2T_instance_f64;\r\n\r\n\r\n /**\r\n * @brief Processing function for the floating-point transposed direct form II Biquad cascade filter.\r\n * @param[in] *S points to an instance of the filter data structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df2T_f32(\r\n const arm_biquad_cascade_df2T_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the floating-point transposed direct form II Biquad cascade filter. 2 channels\r\n * @param[in] *S points to an instance of the filter data structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_stereo_df2T_f32(\r\n const arm_biquad_cascade_stereo_df2T_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the floating-point transposed direct form II Biquad cascade filter.\r\n * @param[in] *S points to an instance of the filter data structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_biquad_cascade_df2T_f64(\r\n const arm_biquad_cascade_df2T_instance_f64 * S,\r\n float64_t * pSrc,\r\n float64_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the floating-point transposed direct form II Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the filter data structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_df2T_init_f32(\r\n arm_biquad_cascade_df2T_instance_f32 * S,\r\n uint8_t numStages,\r\n float32_t * pCoeffs,\r\n float32_t * pState);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the floating-point transposed direct form II Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the filter data structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_stereo_df2T_init_f32(\r\n arm_biquad_cascade_stereo_df2T_instance_f32 * S,\r\n uint8_t numStages,\r\n float32_t * pCoeffs,\r\n float32_t * pState);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the floating-point transposed direct form II Biquad cascade filter.\r\n * @param[in,out] *S points to an instance of the filter data structure.\r\n * @param[in] numStages number of 2nd order stages in the filter.\r\n * @param[in] *pCoeffs points to the filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @return none\r\n */\r\n\r\n void arm_biquad_cascade_df2T_init_f64(\r\n arm_biquad_cascade_df2T_instance_f64 * S,\r\n uint8_t numStages,\r\n float64_t * pCoeffs,\r\n float64_t * pState);\r\n\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q15 FIR lattice filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of filter stages. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length numStages. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numStages. */\r\n } arm_fir_lattice_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 FIR lattice filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of filter stages. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length numStages. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numStages. */\r\n } arm_fir_lattice_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point FIR lattice filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of filter stages. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length numStages. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numStages. */\r\n } arm_fir_lattice_instance_f32;\r\n\r\n /**\r\n * @brief Initialization function for the Q15 FIR lattice filter.\r\n * @param[in] *S points to an instance of the Q15 FIR lattice structure.\r\n * @param[in] numStages number of filter stages.\r\n * @param[in] *pCoeffs points to the coefficient buffer. The array is of length numStages.\r\n * @param[in] *pState points to the state buffer. The array is of length numStages.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_lattice_init_q15(\r\n arm_fir_lattice_instance_q15 * S,\r\n uint16_t numStages,\r\n q15_t * pCoeffs,\r\n q15_t * pState);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q15 FIR lattice filter.\r\n * @param[in] *S points to an instance of the Q15 FIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n void arm_fir_lattice_q15(\r\n const arm_fir_lattice_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q31 FIR lattice filter.\r\n * @param[in] *S points to an instance of the Q31 FIR lattice structure.\r\n * @param[in] numStages number of filter stages.\r\n * @param[in] *pCoeffs points to the coefficient buffer. The array is of length numStages.\r\n * @param[in] *pState points to the state buffer. The array is of length numStages.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_lattice_init_q31(\r\n arm_fir_lattice_instance_q31 * S,\r\n uint16_t numStages,\r\n q31_t * pCoeffs,\r\n q31_t * pState);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q31 FIR lattice filter.\r\n * @param[in] *S points to an instance of the Q31 FIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_lattice_q31(\r\n const arm_fir_lattice_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n/**\r\n * @brief Initialization function for the floating-point FIR lattice filter.\r\n * @param[in] *S points to an instance of the floating-point FIR lattice structure.\r\n * @param[in] numStages number of filter stages.\r\n * @param[in] *pCoeffs points to the coefficient buffer. The array is of length numStages.\r\n * @param[in] *pState points to the state buffer. The array is of length numStages.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_lattice_init_f32(\r\n arm_fir_lattice_instance_f32 * S,\r\n uint16_t numStages,\r\n float32_t * pCoeffs,\r\n float32_t * pState);\r\n\r\n /**\r\n * @brief Processing function for the floating-point FIR lattice filter.\r\n * @param[in] *S points to an instance of the floating-point FIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_lattice_f32(\r\n const arm_fir_lattice_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Instance structure for the Q15 IIR lattice filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of stages in the filter. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length numStages+blockSize. */\r\n q15_t *pkCoeffs; /**< points to the reflection coefficient array. The array is of length numStages. */\r\n q15_t *pvCoeffs; /**< points to the ladder coefficient array. The array is of length numStages+1. */\r\n } arm_iir_lattice_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 IIR lattice filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of stages in the filter. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length numStages+blockSize. */\r\n q31_t *pkCoeffs; /**< points to the reflection coefficient array. The array is of length numStages. */\r\n q31_t *pvCoeffs; /**< points to the ladder coefficient array. The array is of length numStages+1. */\r\n } arm_iir_lattice_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the floating-point IIR lattice filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numStages; /**< number of stages in the filter. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length numStages+blockSize. */\r\n float32_t *pkCoeffs; /**< points to the reflection coefficient array. The array is of length numStages. */\r\n float32_t *pvCoeffs; /**< points to the ladder coefficient array. The array is of length numStages+1. */\r\n } arm_iir_lattice_instance_f32;\r\n\r\n /**\r\n * @brief Processing function for the floating-point IIR lattice filter.\r\n * @param[in] *S points to an instance of the floating-point IIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_f32(\r\n const arm_iir_lattice_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the floating-point IIR lattice filter.\r\n * @param[in] *S points to an instance of the floating-point IIR lattice structure.\r\n * @param[in] numStages number of stages in the filter.\r\n * @param[in] *pkCoeffs points to the reflection coefficient buffer. The array is of length numStages.\r\n * @param[in] *pvCoeffs points to the ladder coefficient buffer. The array is of length numStages+1.\r\n * @param[in] *pState points to the state buffer. The array is of length numStages+blockSize-1.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_init_f32(\r\n arm_iir_lattice_instance_f32 * S,\r\n uint16_t numStages,\r\n float32_t * pkCoeffs,\r\n float32_t * pvCoeffs,\r\n float32_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q31 IIR lattice filter.\r\n * @param[in] *S points to an instance of the Q31 IIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_q31(\r\n const arm_iir_lattice_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q31 IIR lattice filter.\r\n * @param[in] *S points to an instance of the Q31 IIR lattice structure.\r\n * @param[in] numStages number of stages in the filter.\r\n * @param[in] *pkCoeffs points to the reflection coefficient buffer. The array is of length numStages.\r\n * @param[in] *pvCoeffs points to the ladder coefficient buffer. The array is of length numStages+1.\r\n * @param[in] *pState points to the state buffer. The array is of length numStages+blockSize.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_init_q31(\r\n arm_iir_lattice_instance_q31 * S,\r\n uint16_t numStages,\r\n q31_t * pkCoeffs,\r\n q31_t * pvCoeffs,\r\n q31_t * pState,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Processing function for the Q15 IIR lattice filter.\r\n * @param[in] *S points to an instance of the Q15 IIR lattice structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_q15(\r\n const arm_iir_lattice_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n/**\r\n * @brief Initialization function for the Q15 IIR lattice filter.\r\n * @param[in] *S points to an instance of the fixed-point Q15 IIR lattice structure.\r\n * @param[in] numStages number of stages in the filter.\r\n * @param[in] *pkCoeffs points to reflection coefficient buffer. The array is of length numStages.\r\n * @param[in] *pvCoeffs points to ladder coefficient buffer. The array is of length numStages+1.\r\n * @param[in] *pState points to state buffer. The array is of length numStages+blockSize.\r\n * @param[in] blockSize number of samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_iir_lattice_init_q15(\r\n arm_iir_lattice_instance_q15 * S,\r\n uint16_t numStages,\r\n q15_t * pkCoeffs,\r\n q15_t * pvCoeffs,\r\n q15_t * pState,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point LMS filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n float32_t mu; /**< step size that controls filter coefficient updates. */\r\n } arm_lms_instance_f32;\r\n\r\n /**\r\n * @brief Processing function for floating-point LMS filter.\r\n * @param[in] *S points to an instance of the floating-point LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_f32(\r\n const arm_lms_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pRef,\r\n float32_t * pOut,\r\n float32_t * pErr,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for floating-point LMS filter.\r\n * @param[in] *S points to an instance of the floating-point LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to the coefficient buffer.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_init_f32(\r\n arm_lms_instance_f32 * S,\r\n uint16_t numTaps,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n float32_t mu,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Instance structure for the Q15 LMS filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n q15_t mu; /**< step size that controls filter coefficient updates. */\r\n uint32_t postShift; /**< bit shift applied to coefficients. */\r\n } arm_lms_instance_q15;\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q15 LMS filter.\r\n * @param[in] *S points to an instance of the Q15 LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to the coefficient buffer.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @param[in] postShift bit shift applied to coefficients.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_init_q15(\r\n arm_lms_instance_q15 * S,\r\n uint16_t numTaps,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n q15_t mu,\r\n uint32_t blockSize,\r\n uint32_t postShift);\r\n\r\n /**\r\n * @brief Processing function for Q15 LMS filter.\r\n * @param[in] *S points to an instance of the Q15 LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_q15(\r\n const arm_lms_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pRef,\r\n q15_t * pOut,\r\n q15_t * pErr,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q31 LMS filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n q31_t mu; /**< step size that controls filter coefficient updates. */\r\n uint32_t postShift; /**< bit shift applied to coefficients. */\r\n\r\n } arm_lms_instance_q31;\r\n\r\n /**\r\n * @brief Processing function for Q31 LMS filter.\r\n * @param[in] *S points to an instance of the Q15 LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_q31(\r\n const arm_lms_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pRef,\r\n q31_t * pOut,\r\n q31_t * pErr,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for Q31 LMS filter.\r\n * @param[in] *S points to an instance of the Q31 LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to coefficient buffer.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @param[in] postShift bit shift applied to coefficients.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_init_q31(\r\n arm_lms_instance_q31 * S,\r\n uint16_t numTaps,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n q31_t mu,\r\n uint32_t blockSize,\r\n uint32_t postShift);\r\n\r\n /**\r\n * @brief Instance structure for the floating-point normalized LMS filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n float32_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n float32_t mu; /**< step size that control filter coefficient updates. */\r\n float32_t energy; /**< saves previous frame energy. */\r\n float32_t x0; /**< saves previous input sample. */\r\n } arm_lms_norm_instance_f32;\r\n\r\n /**\r\n * @brief Processing function for floating-point normalized LMS filter.\r\n * @param[in] *S points to an instance of the floating-point normalized LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_f32(\r\n arm_lms_norm_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pRef,\r\n float32_t * pOut,\r\n float32_t * pErr,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for floating-point normalized LMS filter.\r\n * @param[in] *S points to an instance of the floating-point LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to coefficient buffer.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_init_f32(\r\n arm_lms_norm_instance_f32 * S,\r\n uint16_t numTaps,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n float32_t mu,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the Q31 normalized LMS filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n q31_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n q31_t mu; /**< step size that controls filter coefficient updates. */\r\n uint8_t postShift; /**< bit shift applied to coefficients. */\r\n q31_t *recipTable; /**< points to the reciprocal initial value table. */\r\n q31_t energy; /**< saves previous frame energy. */\r\n q31_t x0; /**< saves previous input sample. */\r\n } arm_lms_norm_instance_q31;\r\n\r\n /**\r\n * @brief Processing function for Q31 normalized LMS filter.\r\n * @param[in] *S points to an instance of the Q31 normalized LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_q31(\r\n arm_lms_norm_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pRef,\r\n q31_t * pOut,\r\n q31_t * pErr,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for Q31 normalized LMS filter.\r\n * @param[in] *S points to an instance of the Q31 normalized LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to coefficient buffer.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @param[in] postShift bit shift applied to coefficients.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_init_q31(\r\n arm_lms_norm_instance_q31 * S,\r\n uint16_t numTaps,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n q31_t mu,\r\n uint32_t blockSize,\r\n uint8_t postShift);\r\n\r\n /**\r\n * @brief Instance structure for the Q15 normalized LMS filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< Number of coefficients in the filter. */\r\n q15_t *pState; /**< points to the state variable array. The array is of length numTaps+blockSize-1. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps. */\r\n q15_t mu; /**< step size that controls filter coefficient updates. */\r\n uint8_t postShift; /**< bit shift applied to coefficients. */\r\n q15_t *recipTable; /**< Points to the reciprocal initial value table. */\r\n q15_t energy; /**< saves previous frame energy. */\r\n q15_t x0; /**< saves previous input sample. */\r\n } arm_lms_norm_instance_q15;\r\n\r\n /**\r\n * @brief Processing function for Q15 normalized LMS filter.\r\n * @param[in] *S points to an instance of the Q15 normalized LMS filter structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[in] *pRef points to the block of reference data.\r\n * @param[out] *pOut points to the block of output data.\r\n * @param[out] *pErr points to the block of error data.\r\n * @param[in] blockSize number of samples to process.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_q15(\r\n arm_lms_norm_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pRef,\r\n q15_t * pOut,\r\n q15_t * pErr,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for Q15 normalized LMS filter.\r\n * @param[in] *S points to an instance of the Q15 normalized LMS filter structure.\r\n * @param[in] numTaps number of filter coefficients.\r\n * @param[in] *pCoeffs points to coefficient buffer.\r\n * @param[in] *pState points to state buffer.\r\n * @param[in] mu step size that controls filter coefficient updates.\r\n * @param[in] blockSize number of samples to process.\r\n * @param[in] postShift bit shift applied to coefficients.\r\n * @return none.\r\n */\r\n\r\n void arm_lms_norm_init_q15(\r\n arm_lms_norm_instance_q15 * S,\r\n uint16_t numTaps,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n q15_t mu,\r\n uint32_t blockSize,\r\n uint8_t postShift);\r\n\r\n /**\r\n * @brief Correlation of floating-point sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_f32(\r\n float32_t * pSrcA,\r\n uint32_t srcALen,\r\n float32_t * pSrcB,\r\n uint32_t srcBLen,\r\n float32_t * pDst);\r\n\r\n\r\n /**\r\n * @brief Correlation of Q15 sequences\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @param[in] *pScratch points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @return none.\r\n */\r\n void arm_correlate_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n q15_t * pScratch);\r\n\r\n\r\n /**\r\n * @brief Correlation of Q15 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst);\r\n\r\n /**\r\n * @brief Correlation of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_fast_q15(\r\n\t\t\t q15_t * pSrcA,\r\n\t\t\t uint32_t srcALen,\r\n\t\t\t q15_t * pSrcB,\r\n\t\t\t uint32_t srcBLen,\r\n\t\t\t q15_t * pDst);\r\n\r\n\r\n\r\n /**\r\n * @brief Correlation of Q15 sequences (fast version) for Cortex-M3 and Cortex-M4.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @param[in] *pScratch points to scratch buffer of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_fast_opt_q15(\r\n q15_t * pSrcA,\r\n uint32_t srcALen,\r\n q15_t * pSrcB,\r\n uint32_t srcBLen,\r\n q15_t * pDst,\r\n q15_t * pScratch);\r\n\r\n /**\r\n * @brief Correlation of Q31 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst);\r\n\r\n /**\r\n * @brief Correlation of Q31 sequences (fast version) for Cortex-M3 and Cortex-M4\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_fast_q31(\r\n q31_t * pSrcA,\r\n uint32_t srcALen,\r\n q31_t * pSrcB,\r\n uint32_t srcBLen,\r\n q31_t * pDst);\r\n\r\n\r\n\r\n /**\r\n * @brief Correlation of Q7 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @param[in] *pScratch1 points to scratch buffer(of type q15_t) of size max(srcALen, srcBLen) + 2*min(srcALen, srcBLen) - 2.\r\n * @param[in] *pScratch2 points to scratch buffer (of type q15_t) of size min(srcALen, srcBLen).\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_opt_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst,\r\n q15_t * pScratch1,\r\n q15_t * pScratch2);\r\n\r\n\r\n /**\r\n * @brief Correlation of Q7 sequences.\r\n * @param[in] *pSrcA points to the first input sequence.\r\n * @param[in] srcALen length of the first input sequence.\r\n * @param[in] *pSrcB points to the second input sequence.\r\n * @param[in] srcBLen length of the second input sequence.\r\n * @param[out] *pDst points to the block of output data Length 2 * max(srcALen, srcBLen) - 1.\r\n * @return none.\r\n */\r\n\r\n void arm_correlate_q7(\r\n q7_t * pSrcA,\r\n uint32_t srcALen,\r\n q7_t * pSrcB,\r\n uint32_t srcBLen,\r\n q7_t * pDst);\r\n\r\n\r\n /**\r\n * @brief Instance structure for the floating-point sparse FIR filter.\r\n */\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n uint16_t stateIndex; /**< state buffer index. Points to the oldest sample in the state buffer. */\r\n float32_t *pState; /**< points to the state buffer array. The array is of length maxDelay+blockSize-1. */\r\n float32_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n uint16_t maxDelay; /**< maximum offset specified by the pTapDelay array. */\r\n int32_t *pTapDelay; /**< points to the array of delay values. The array is of length numTaps. */\r\n } arm_fir_sparse_instance_f32;\r\n\r\n /**\r\n * @brief Instance structure for the Q31 sparse FIR filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n uint16_t stateIndex; /**< state buffer index. Points to the oldest sample in the state buffer. */\r\n q31_t *pState; /**< points to the state buffer array. The array is of length maxDelay+blockSize-1. */\r\n q31_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n uint16_t maxDelay; /**< maximum offset specified by the pTapDelay array. */\r\n int32_t *pTapDelay; /**< points to the array of delay values. The array is of length numTaps. */\r\n } arm_fir_sparse_instance_q31;\r\n\r\n /**\r\n * @brief Instance structure for the Q15 sparse FIR filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n uint16_t stateIndex; /**< state buffer index. Points to the oldest sample in the state buffer. */\r\n q15_t *pState; /**< points to the state buffer array. The array is of length maxDelay+blockSize-1. */\r\n q15_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n uint16_t maxDelay; /**< maximum offset specified by the pTapDelay array. */\r\n int32_t *pTapDelay; /**< points to the array of delay values. The array is of length numTaps. */\r\n } arm_fir_sparse_instance_q15;\r\n\r\n /**\r\n * @brief Instance structure for the Q7 sparse FIR filter.\r\n */\r\n\r\n typedef struct\r\n {\r\n uint16_t numTaps; /**< number of coefficients in the filter. */\r\n uint16_t stateIndex; /**< state buffer index. Points to the oldest sample in the state buffer. */\r\n q7_t *pState; /**< points to the state buffer array. The array is of length maxDelay+blockSize-1. */\r\n q7_t *pCoeffs; /**< points to the coefficient array. The array is of length numTaps.*/\r\n uint16_t maxDelay; /**< maximum offset specified by the pTapDelay array. */\r\n int32_t *pTapDelay; /**< points to the array of delay values. The array is of length numTaps. */\r\n } arm_fir_sparse_instance_q7;\r\n\r\n /**\r\n * @brief Processing function for the floating-point sparse FIR filter.\r\n * @param[in] *S points to an instance of the floating-point sparse FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] *pScratchIn points to a temporary buffer of size blockSize.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_sparse_f32(\r\n arm_fir_sparse_instance_f32 * S,\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n float32_t * pScratchIn,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the floating-point sparse FIR filter.\r\n * @param[in,out] *S points to an instance of the floating-point sparse FIR structure.\r\n * @param[in] numTaps number of nonzero coefficients in the filter.\r\n * @param[in] *pCoeffs points to the array of filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] *pTapDelay points to the array of offset times.\r\n * @param[in] maxDelay maximum offset time supported.\r\n * @param[in] blockSize number of samples that will be processed per block.\r\n * @return none\r\n */\r\n\r\n void arm_fir_sparse_init_f32(\r\n arm_fir_sparse_instance_f32 * S,\r\n uint16_t numTaps,\r\n float32_t * pCoeffs,\r\n float32_t * pState,\r\n int32_t * pTapDelay,\r\n uint16_t maxDelay,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q31 sparse FIR filter.\r\n * @param[in] *S points to an instance of the Q31 sparse FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] *pScratchIn points to a temporary buffer of size blockSize.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_sparse_q31(\r\n arm_fir_sparse_instance_q31 * S,\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n q31_t * pScratchIn,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q31 sparse FIR filter.\r\n * @param[in,out] *S points to an instance of the Q31 sparse FIR structure.\r\n * @param[in] numTaps number of nonzero coefficients in the filter.\r\n * @param[in] *pCoeffs points to the array of filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] *pTapDelay points to the array of offset times.\r\n * @param[in] maxDelay maximum offset time supported.\r\n * @param[in] blockSize number of samples that will be processed per block.\r\n * @return none\r\n */\r\n\r\n void arm_fir_sparse_init_q31(\r\n arm_fir_sparse_instance_q31 * S,\r\n uint16_t numTaps,\r\n q31_t * pCoeffs,\r\n q31_t * pState,\r\n int32_t * pTapDelay,\r\n uint16_t maxDelay,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q15 sparse FIR filter.\r\n * @param[in] *S points to an instance of the Q15 sparse FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] *pScratchIn points to a temporary buffer of size blockSize.\r\n * @param[in] *pScratchOut points to a temporary buffer of size blockSize.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_sparse_q15(\r\n arm_fir_sparse_instance_q15 * S,\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n q15_t * pScratchIn,\r\n q31_t * pScratchOut,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Initialization function for the Q15 sparse FIR filter.\r\n * @param[in,out] *S points to an instance of the Q15 sparse FIR structure.\r\n * @param[in] numTaps number of nonzero coefficients in the filter.\r\n * @param[in] *pCoeffs points to the array of filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] *pTapDelay points to the array of offset times.\r\n * @param[in] maxDelay maximum offset time supported.\r\n * @param[in] blockSize number of samples that will be processed per block.\r\n * @return none\r\n */\r\n\r\n void arm_fir_sparse_init_q15(\r\n arm_fir_sparse_instance_q15 * S,\r\n uint16_t numTaps,\r\n q15_t * pCoeffs,\r\n q15_t * pState,\r\n int32_t * pTapDelay,\r\n uint16_t maxDelay,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Processing function for the Q7 sparse FIR filter.\r\n * @param[in] *S points to an instance of the Q7 sparse FIR structure.\r\n * @param[in] *pSrc points to the block of input data.\r\n * @param[out] *pDst points to the block of output data\r\n * @param[in] *pScratchIn points to a temporary buffer of size blockSize.\r\n * @param[in] *pScratchOut points to a temporary buffer of size blockSize.\r\n * @param[in] blockSize number of input samples to process per call.\r\n * @return none.\r\n */\r\n\r\n void arm_fir_sparse_q7(\r\n arm_fir_sparse_instance_q7 * S,\r\n q7_t * pSrc,\r\n q7_t * pDst,\r\n q7_t * pScratchIn,\r\n q31_t * pScratchOut,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Initialization function for the Q7 sparse FIR filter.\r\n * @param[in,out] *S points to an instance of the Q7 sparse FIR structure.\r\n * @param[in] numTaps number of nonzero coefficients in the filter.\r\n * @param[in] *pCoeffs points to the array of filter coefficients.\r\n * @param[in] *pState points to the state buffer.\r\n * @param[in] *pTapDelay points to the array of offset times.\r\n * @param[in] maxDelay maximum offset time supported.\r\n * @param[in] blockSize number of samples that will be processed per block.\r\n * @return none\r\n */\r\n\r\n void arm_fir_sparse_init_q7(\r\n arm_fir_sparse_instance_q7 * S,\r\n uint16_t numTaps,\r\n q7_t * pCoeffs,\r\n q7_t * pState,\r\n int32_t * pTapDelay,\r\n uint16_t maxDelay,\r\n uint32_t blockSize);\r\n\r\n\r\n /*\r\n * @brief Floating-point sin_cos function.\r\n * @param[in] theta input value in degrees\r\n * @param[out] *pSinVal points to the processed sine output.\r\n * @param[out] *pCosVal points to the processed cos output.\r\n * @return none.\r\n */\r\n\r\n void arm_sin_cos_f32(\r\n float32_t theta,\r\n float32_t * pSinVal,\r\n float32_t * pCcosVal);\r\n\r\n /*\r\n * @brief Q31 sin_cos function.\r\n * @param[in] theta scaled input value in degrees\r\n * @param[out] *pSinVal points to the processed sine output.\r\n * @param[out] *pCosVal points to the processed cosine output.\r\n * @return none.\r\n */\r\n\r\n void arm_sin_cos_q31(\r\n q31_t theta,\r\n q31_t * pSinVal,\r\n q31_t * pCosVal);\r\n\r\n\r\n /**\r\n * @brief Floating-point complex conjugate.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_conj_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q31 complex conjugate.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_conj_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q15 complex conjugate.\r\n * @param[in] *pSrc points to the input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_conj_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t numSamples);\r\n\r\n\r\n\r\n /**\r\n * @brief Floating-point complex magnitude squared\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_squared_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q31 complex magnitude squared\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_squared_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q15 complex magnitude squared\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_squared_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t numSamples);\r\n\r\n\r\n /**\r\n * @ingroup groupController\r\n */\r\n\r\n /**\r\n * @defgroup PID PID Motor Control\r\n *\r\n * A Proportional Integral Derivative (PID) controller is a generic feedback control\r\n * loop mechanism widely used in industrial control systems.\r\n * A PID controller is the most commonly used type of feedback controller.\r\n *\r\n * This set of functions implements (PID) controllers\r\n * for Q15, Q31, and floating-point data types. The functions operate on a single sample\r\n * of data and each call to the function returns a single processed value.\r\n * S points to an instance of the PID control data structure. in\r\n * is the input sample value. The functions return the output value.\r\n *\r\n * \\par Algorithm:\r\n * 
\r\n   *    y[n] = y[n-1] + A0 * x[n] + A1 * x[n-1] + A2 * x[n-2]\r\n   *    A0 = Kp + Ki + Kd\r\n   *    A1 = (-Kp ) - (2 * Kd )\r\n   *    A2 = Kd
\r\n *\r\n * \\par\r\n * where \\c Kp is proportional constant, \\c Ki is Integral constant and \\c Kd is Derivative constant\r\n *\r\n * \\par\r\n * \\image html PID.gif \"Proportional Integral Derivative Controller\"\r\n *\r\n * \\par\r\n * The PID controller calculates an \"error\" value as the difference between\r\n * the measured output and the reference input.\r\n * The controller attempts to minimize the error by adjusting the process control inputs.\r\n * The proportional value determines the reaction to the current error,\r\n * the integral value determines the reaction based on the sum of recent errors,\r\n * and the derivative value determines the reaction based on the rate at which the error has been changing.\r\n *\r\n * \\par Instance Structure\r\n * The Gains A0, A1, A2 and state variables for a PID controller are stored together in an instance data structure.\r\n * A separate instance structure must be defined for each PID Controller.\r\n * There are separate instance structure declarations for each of the 3 supported data types.\r\n *\r\n * \\par Reset Functions\r\n * There is also an associated reset function for each data type which clears the state array.\r\n *\r\n * \\par Initialization Functions\r\n * There is also an associated initialization function for each data type.\r\n * The initialization function performs the following operations:\r\n * - Initializes the Gains A0, A1, A2 from Kp,Ki, Kd gains.\r\n * - Zeros out the values in the state buffer.\r\n *\r\n * \\par\r\n * Instance structure cannot be placed into a const data section and it is recommended to use the initialization function.\r\n *\r\n * \\par Fixed-Point Behavior\r\n * Care must be taken when using the fixed-point versions of the PID Controller functions.\r\n * In particular, the overflow and saturation behavior of the accumulator used in each function must be considered.\r\n * Refer to the function specific documentation below for usage guidelines.\r\n */\r\n\r\n /**\r\n * @addtogroup PID\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Process function for the floating-point PID Control.\r\n * @param[in,out] *S is an instance of the floating-point PID Control structure\r\n * @param[in] in input sample to process\r\n * @return out processed output sample.\r\n */\r\n\r\n\r\n static __INLINE float32_t arm_pid_f32(\r\n arm_pid_instance_f32 * S,\r\n float32_t in)\r\n {\r\n float32_t out;\r\n\r\n /* y[n] = y[n-1] + A0 * x[n] + A1 * x[n-1] + A2 * x[n-2] */\r\n out = (S->A0 * in) +\r\n (S->A1 * S->state[0]) + (S->A2 * S->state[1]) + (S->state[2]);\r\n\r\n /* Update state */\r\n S->state[1] = S->state[0];\r\n S->state[0] = in;\r\n S->state[2] = out;\r\n\r\n /* return to application */\r\n return (out);\r\n\r\n }\r\n\r\n /**\r\n * @brief Process function for the Q31 PID Control.\r\n * @param[in,out] *S points to an instance of the Q31 PID Control structure\r\n * @param[in] in input sample to process\r\n * @return out processed output sample.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using an internal 64-bit accumulator.\r\n * The accumulator has a 2.62 format and maintains full precision of the intermediate multiplication results but provides only a single guard bit.\r\n * Thus, if the accumulator result overflows it wraps around rather than clip.\r\n * In order to avoid overflows completely the input signal must be scaled down by 2 bits as there are four additions.\r\n * After all multiply-accumulates are performed, the 2.62 accumulator is truncated to 1.32 format and then saturated to 1.31 format.\r\n */\r\n\r\n static __INLINE q31_t arm_pid_q31(\r\n arm_pid_instance_q31 * S,\r\n q31_t in)\r\n {\r\n q63_t acc;\r\n q31_t out;\r\n\r\n /* acc = A0 * x[n] */\r\n acc = (q63_t) S->A0 * in;\r\n\r\n /* acc += A1 * x[n-1] */\r\n acc += (q63_t) S->A1 * S->state[0];\r\n\r\n /* acc += A2 * x[n-2] */\r\n acc += (q63_t) S->A2 * S->state[1];\r\n\r\n /* convert output to 1.31 format to add y[n-1] */\r\n out = (q31_t) (acc >> 31u);\r\n\r\n /* out += y[n-1] */\r\n out += S->state[2];\r\n\r\n /* Update state */\r\n S->state[1] = S->state[0];\r\n S->state[0] = in;\r\n S->state[2] = out;\r\n\r\n /* return to application */\r\n return (out);\r\n\r\n }\r\n\r\n /**\r\n * @brief Process function for the Q15 PID Control.\r\n * @param[in,out] *S points to an instance of the Q15 PID Control structure\r\n * @param[in] in input sample to process\r\n * @return out processed output sample.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using a 64-bit internal accumulator.\r\n * Both Gains and state variables are represented in 1.15 format and multiplications yield a 2.30 result.\r\n * The 2.30 intermediate results are accumulated in a 64-bit accumulator in 34.30 format.\r\n * There is no risk of internal overflow with this approach and the full precision of intermediate multiplications is preserved.\r\n * After all additions have been performed, the accumulator is truncated to 34.15 format by discarding low 15 bits.\r\n * Lastly, the accumulator is saturated to yield a result in 1.15 format.\r\n */\r\n\r\n static __INLINE q15_t arm_pid_q15(\r\n arm_pid_instance_q15 * S,\r\n q15_t in)\r\n {\r\n q63_t acc;\r\n q15_t out;\r\n\r\n#ifndef ARM_MATH_CM0_FAMILY\r\n __SIMD32_TYPE *vstate;\r\n\r\n /* Implementation of PID controller */\r\n\r\n /* acc = A0 * x[n] */\r\n acc = (q31_t) __SMUAD(S->A0, in);\r\n\r\n /* acc += A1 * x[n-1] + A2 * x[n-2] */\r\n vstate = __SIMD32_CONST(S->state);\r\n acc = __SMLALD(S->A1, (q31_t) *vstate, acc);\r\n\r\n#else\r\n /* acc = A0 * x[n] */\r\n acc = ((q31_t) S->A0) * in;\r\n\r\n /* acc += A1 * x[n-1] + A2 * x[n-2] */\r\n acc += (q31_t) S->A1 * S->state[0];\r\n acc += (q31_t) S->A2 * S->state[1];\r\n\r\n#endif\r\n\r\n /* acc += y[n-1] */\r\n acc += (q31_t) S->state[2] << 15;\r\n\r\n /* saturate the output */\r\n out = (q15_t) (__SSAT((acc >> 15), 16));\r\n\r\n /* Update state */\r\n S->state[1] = S->state[0];\r\n S->state[0] = in;\r\n S->state[2] = out;\r\n\r\n /* return to application */\r\n return (out);\r\n\r\n }\r\n\r\n /**\r\n * @} end of PID group\r\n */\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix inverse.\r\n * @param[in] *src points to the instance of the input floating-point matrix structure.\r\n * @param[out] *dst points to the instance of the output floating-point matrix structure.\r\n * @return The function returns ARM_MATH_SIZE_MISMATCH, if the dimensions do not match.\r\n * If the input matrix is singular (does not have an inverse), then the algorithm terminates and returns error status ARM_MATH_SINGULAR.\r\n */\r\n\r\n arm_status arm_mat_inverse_f32(\r\n const arm_matrix_instance_f32 * src,\r\n arm_matrix_instance_f32 * dst);\r\n\r\n\r\n /**\r\n * @brief Floating-point matrix inverse.\r\n * @param[in] *src points to the instance of the input floating-point matrix structure.\r\n * @param[out] *dst points to the instance of the output floating-point matrix structure.\r\n * @return The function returns ARM_MATH_SIZE_MISMATCH, if the dimensions do not match.\r\n * If the input matrix is singular (does not have an inverse), then the algorithm terminates and returns error status ARM_MATH_SINGULAR.\r\n */\r\n\r\n arm_status arm_mat_inverse_f64(\r\n const arm_matrix_instance_f64 * src,\r\n arm_matrix_instance_f64 * dst);\r\n\r\n\r\n\r\n /**\r\n * @ingroup groupController\r\n */\r\n\r\n\r\n /**\r\n * @defgroup clarke Vector Clarke Transform\r\n * Forward Clarke transform converts the instantaneous stator phases into a two-coordinate time invariant vector.\r\n * Generally the Clarke transform uses three-phase currents Ia, Ib and Ic to calculate currents\r\n * in the two-phase orthogonal stator axis Ialpha and Ibeta.\r\n * When Ialpha is superposed with Ia as shown in the figure below\r\n * \\image html clarke.gif Stator current space vector and its components in (a,b).\r\n * and Ia + Ib + Ic = 0, in this condition Ialpha and Ibeta\r\n * can be calculated using only Ia and Ib.\r\n *\r\n * The function operates on a single sample of data and each call to the function returns the processed output.\r\n * The library provides separate functions for Q31 and floating-point data types.\r\n * \\par Algorithm\r\n * \\image html clarkeFormula.gif\r\n * where Ia and Ib are the instantaneous stator phases and\r\n * pIalpha and pIbeta are the two coordinates of time invariant vector.\r\n * \\par Fixed-Point Behavior\r\n * Care must be taken when using the Q31 version of the Clarke transform.\r\n * In particular, the overflow and saturation behavior of the accumulator used must be considered.\r\n * Refer to the function specific documentation below for usage guidelines.\r\n */\r\n\r\n /**\r\n * @addtogroup clarke\r\n * @{\r\n */\r\n\r\n /**\r\n *\r\n * @brief Floating-point Clarke transform\r\n * @param[in] Ia input three-phase coordinate a\r\n * @param[in] Ib input three-phase coordinate b\r\n * @param[out] *pIalpha points to output two-phase orthogonal vector axis alpha\r\n * @param[out] *pIbeta points to output two-phase orthogonal vector axis beta\r\n * @return none.\r\n */\r\n\r\n static __INLINE void arm_clarke_f32(\r\n float32_t Ia,\r\n float32_t Ib,\r\n float32_t * pIalpha,\r\n float32_t * pIbeta)\r\n {\r\n /* Calculate pIalpha using the equation, pIalpha = Ia */\r\n *pIalpha = Ia;\r\n\r\n /* Calculate pIbeta using the equation, pIbeta = (1/sqrt(3)) * Ia + (2/sqrt(3)) * Ib */\r\n *pIbeta =\r\n ((float32_t) 0.57735026919 * Ia + (float32_t) 1.15470053838 * Ib);\r\n\r\n }\r\n\r\n /**\r\n * @brief Clarke transform for Q31 version\r\n * @param[in] Ia input three-phase coordinate a\r\n * @param[in] Ib input three-phase coordinate b\r\n * @param[out] *pIalpha points to output two-phase orthogonal vector axis alpha\r\n * @param[out] *pIbeta points to output two-phase orthogonal vector axis beta\r\n * @return none.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using an internal 32-bit accumulator.\r\n * The accumulator maintains 1.31 format by truncating lower 31 bits of the intermediate multiplication in 2.62 format.\r\n * There is saturation on the addition, hence there is no risk of overflow.\r\n */\r\n\r\n static __INLINE void arm_clarke_q31(\r\n q31_t Ia,\r\n q31_t Ib,\r\n q31_t * pIalpha,\r\n q31_t * pIbeta)\r\n {\r\n q31_t product1, product2; /* Temporary variables used to store intermediate results */\r\n\r\n /* Calculating pIalpha from Ia by equation pIalpha = Ia */\r\n *pIalpha = Ia;\r\n\r\n /* Intermediate product is calculated by (1/(sqrt(3)) * Ia) */\r\n product1 = (q31_t) (((q63_t) Ia * 0x24F34E8B) >> 30);\r\n\r\n /* Intermediate product is calculated by (2/sqrt(3) * Ib) */\r\n product2 = (q31_t) (((q63_t) Ib * 0x49E69D16) >> 30);\r\n\r\n /* pIbeta is calculated by adding the intermediate products */\r\n *pIbeta = __QADD(product1, product2);\r\n }\r\n\r\n /**\r\n * @} end of clarke group\r\n */\r\n\r\n /**\r\n * @brief Converts the elements of the Q7 vector to Q31 vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_q7_to_q31(\r\n q7_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n\r\n\r\n /**\r\n * @ingroup groupController\r\n */\r\n\r\n /**\r\n * @defgroup inv_clarke Vector Inverse Clarke Transform\r\n * Inverse Clarke transform converts the two-coordinate time invariant vector into instantaneous stator phases.\r\n *\r\n * The function operates on a single sample of data and each call to the function returns the processed output.\r\n * The library provides separate functions for Q31 and floating-point data types.\r\n * \\par Algorithm\r\n * \\image html clarkeInvFormula.gif\r\n * where pIa and pIb are the instantaneous stator phases and\r\n * Ialpha and Ibeta are the two coordinates of time invariant vector.\r\n * \\par Fixed-Point Behavior\r\n * Care must be taken when using the Q31 version of the Clarke transform.\r\n * In particular, the overflow and saturation behavior of the accumulator used must be considered.\r\n * Refer to the function specific documentation below for usage guidelines.\r\n */\r\n\r\n /**\r\n * @addtogroup inv_clarke\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Floating-point Inverse Clarke transform\r\n * @param[in] Ialpha input two-phase orthogonal vector axis alpha\r\n * @param[in] Ibeta input two-phase orthogonal vector axis beta\r\n * @param[out] *pIa points to output three-phase coordinate a\r\n * @param[out] *pIb points to output three-phase coordinate b\r\n * @return none.\r\n */\r\n\r\n\r\n static __INLINE void arm_inv_clarke_f32(\r\n float32_t Ialpha,\r\n float32_t Ibeta,\r\n float32_t * pIa,\r\n float32_t * pIb)\r\n {\r\n /* Calculating pIa from Ialpha by equation pIa = Ialpha */\r\n *pIa = Ialpha;\r\n\r\n /* Calculating pIb from Ialpha and Ibeta by equation pIb = -(1/2) * Ialpha + (sqrt(3)/2) * Ibeta */\r\n *pIb = -0.5 * Ialpha + (float32_t) 0.8660254039 *Ibeta;\r\n\r\n }\r\n\r\n /**\r\n * @brief Inverse Clarke transform for Q31 version\r\n * @param[in] Ialpha input two-phase orthogonal vector axis alpha\r\n * @param[in] Ibeta input two-phase orthogonal vector axis beta\r\n * @param[out] *pIa points to output three-phase coordinate a\r\n * @param[out] *pIb points to output three-phase coordinate b\r\n * @return none.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using an internal 32-bit accumulator.\r\n * The accumulator maintains 1.31 format by truncating lower 31 bits of the intermediate multiplication in 2.62 format.\r\n * There is saturation on the subtraction, hence there is no risk of overflow.\r\n */\r\n\r\n static __INLINE void arm_inv_clarke_q31(\r\n q31_t Ialpha,\r\n q31_t Ibeta,\r\n q31_t * pIa,\r\n q31_t * pIb)\r\n {\r\n q31_t product1, product2; /* Temporary variables used to store intermediate results */\r\n\r\n /* Calculating pIa from Ialpha by equation pIa = Ialpha */\r\n *pIa = Ialpha;\r\n\r\n /* Intermediate product is calculated by (1/(2*sqrt(3)) * Ia) */\r\n product1 = (q31_t) (((q63_t) (Ialpha) * (0x40000000)) >> 31);\r\n\r\n /* Intermediate product is calculated by (1/sqrt(3) * pIb) */\r\n product2 = (q31_t) (((q63_t) (Ibeta) * (0x6ED9EBA1)) >> 31);\r\n\r\n /* pIb is calculated by subtracting the products */\r\n *pIb = __QSUB(product2, product1);\r\n\r\n }\r\n\r\n /**\r\n * @} end of inv_clarke group\r\n */\r\n\r\n /**\r\n * @brief Converts the elements of the Q7 vector to Q15 vector.\r\n * @param[in] *pSrc input pointer\r\n * @param[out] *pDst output pointer\r\n * @param[in] blockSize number of samples to process\r\n * @return none.\r\n */\r\n void arm_q7_to_q15(\r\n q7_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n\r\n /**\r\n * @ingroup groupController\r\n */\r\n\r\n /**\r\n * @defgroup park Vector Park Transform\r\n *\r\n * Forward Park transform converts the input two-coordinate vector to flux and torque components.\r\n * The Park transform can be used to realize the transformation of the Ialpha and the Ibeta currents\r\n * from the stationary to the moving reference frame and control the spatial relationship between\r\n * the stator vector current and rotor flux vector.\r\n * If we consider the d axis aligned with the rotor flux, the diagram below shows the\r\n * current vector and the relationship from the two reference frames:\r\n * \\image html park.gif \"Stator current space vector and its component in (a,b) and in the d,q rotating reference frame\"\r\n *\r\n * The function operates on a single sample of data and each call to the function returns the processed output.\r\n * The library provides separate functions for Q31 and floating-point data types.\r\n * \\par Algorithm\r\n * \\image html parkFormula.gif\r\n * where Ialpha and Ibeta are the stator vector components,\r\n * pId and pIq are rotor vector components and cosVal and sinVal are the\r\n * cosine and sine values of theta (rotor flux position).\r\n * \\par Fixed-Point Behavior\r\n * Care must be taken when using the Q31 version of the Park transform.\r\n * In particular, the overflow and saturation behavior of the accumulator used must be considered.\r\n * Refer to the function specific documentation below for usage guidelines.\r\n */\r\n\r\n /**\r\n * @addtogroup park\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Floating-point Park transform\r\n * @param[in] Ialpha input two-phase vector coordinate alpha\r\n * @param[in] Ibeta input two-phase vector coordinate beta\r\n * @param[out] *pId points to output\trotor reference frame d\r\n * @param[out] *pIq points to output\trotor reference frame q\r\n * @param[in] sinVal sine value of rotation angle theta\r\n * @param[in] cosVal cosine value of rotation angle theta\r\n * @return none.\r\n *\r\n * The function implements the forward Park transform.\r\n *\r\n */\r\n\r\n static __INLINE void arm_park_f32(\r\n float32_t Ialpha,\r\n float32_t Ibeta,\r\n float32_t * pId,\r\n float32_t * pIq,\r\n float32_t sinVal,\r\n float32_t cosVal)\r\n {\r\n /* Calculate pId using the equation, pId = Ialpha * cosVal + Ibeta * sinVal */\r\n *pId = Ialpha * cosVal + Ibeta * sinVal;\r\n\r\n /* Calculate pIq using the equation, pIq = - Ialpha * sinVal + Ibeta * cosVal */\r\n *pIq = -Ialpha * sinVal + Ibeta * cosVal;\r\n\r\n }\r\n\r\n /**\r\n * @brief Park transform for Q31 version\r\n * @param[in] Ialpha input two-phase vector coordinate alpha\r\n * @param[in] Ibeta input two-phase vector coordinate beta\r\n * @param[out] *pId points to output rotor reference frame d\r\n * @param[out] *pIq points to output rotor reference frame q\r\n * @param[in] sinVal sine value of rotation angle theta\r\n * @param[in] cosVal cosine value of rotation angle theta\r\n * @return none.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using an internal 32-bit accumulator.\r\n * The accumulator maintains 1.31 format by truncating lower 31 bits of the intermediate multiplication in 2.62 format.\r\n * There is saturation on the addition and subtraction, hence there is no risk of overflow.\r\n */\r\n\r\n\r\n static __INLINE void arm_park_q31(\r\n q31_t Ialpha,\r\n q31_t Ibeta,\r\n q31_t * pId,\r\n q31_t * pIq,\r\n q31_t sinVal,\r\n q31_t cosVal)\r\n {\r\n q31_t product1, product2; /* Temporary variables used to store intermediate results */\r\n q31_t product3, product4; /* Temporary variables used to store intermediate results */\r\n\r\n /* Intermediate product is calculated by (Ialpha * cosVal) */\r\n product1 = (q31_t) (((q63_t) (Ialpha) * (cosVal)) >> 31);\r\n\r\n /* Intermediate product is calculated by (Ibeta * sinVal) */\r\n product2 = (q31_t) (((q63_t) (Ibeta) * (sinVal)) >> 31);\r\n\r\n\r\n /* Intermediate product is calculated by (Ialpha * sinVal) */\r\n product3 = (q31_t) (((q63_t) (Ialpha) * (sinVal)) >> 31);\r\n\r\n /* Intermediate product is calculated by (Ibeta * cosVal) */\r\n product4 = (q31_t) (((q63_t) (Ibeta) * (cosVal)) >> 31);\r\n\r\n /* Calculate pId by adding the two intermediate products 1 and 2 */\r\n *pId = __QADD(product1, product2);\r\n\r\n /* Calculate pIq by subtracting the two intermediate products 3 from 4 */\r\n *pIq = __QSUB(product4, product3);\r\n }\r\n\r\n /**\r\n * @} end of park group\r\n */\r\n\r\n /**\r\n * @brief Converts the elements of the Q7 vector to floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q7_to_float(\r\n q7_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @ingroup groupController\r\n */\r\n\r\n /**\r\n * @defgroup inv_park Vector Inverse Park transform\r\n * Inverse Park transform converts the input flux and torque components to two-coordinate vector.\r\n *\r\n * The function operates on a single sample of data and each call to the function returns the processed output.\r\n * The library provides separate functions for Q31 and floating-point data types.\r\n * \\par Algorithm\r\n * \\image html parkInvFormula.gif\r\n * where pIalpha and pIbeta are the stator vector components,\r\n * Id and Iq are rotor vector components and cosVal and sinVal are the\r\n * cosine and sine values of theta (rotor flux position).\r\n * \\par Fixed-Point Behavior\r\n * Care must be taken when using the Q31 version of the Park transform.\r\n * In particular, the overflow and saturation behavior of the accumulator used must be considered.\r\n * Refer to the function specific documentation below for usage guidelines.\r\n */\r\n\r\n /**\r\n * @addtogroup inv_park\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Floating-point Inverse Park transform\r\n * @param[in] Id input coordinate of rotor reference frame d\r\n * @param[in] Iq input coordinate of rotor reference frame q\r\n * @param[out] *pIalpha points to output two-phase orthogonal vector axis alpha\r\n * @param[out] *pIbeta points to output two-phase orthogonal vector axis beta\r\n * @param[in] sinVal sine value of rotation angle theta\r\n * @param[in] cosVal cosine value of rotation angle theta\r\n * @return none.\r\n */\r\n\r\n static __INLINE void arm_inv_park_f32(\r\n float32_t Id,\r\n float32_t Iq,\r\n float32_t * pIalpha,\r\n float32_t * pIbeta,\r\n float32_t sinVal,\r\n float32_t cosVal)\r\n {\r\n /* Calculate pIalpha using the equation, pIalpha = Id * cosVal - Iq * sinVal */\r\n *pIalpha = Id * cosVal - Iq * sinVal;\r\n\r\n /* Calculate pIbeta using the equation, pIbeta = Id * sinVal + Iq * cosVal */\r\n *pIbeta = Id * sinVal + Iq * cosVal;\r\n\r\n }\r\n\r\n\r\n /**\r\n * @brief Inverse Park transform for\tQ31 version\r\n * @param[in] Id input coordinate of rotor reference frame d\r\n * @param[in] Iq input coordinate of rotor reference frame q\r\n * @param[out] *pIalpha points to output two-phase orthogonal vector axis alpha\r\n * @param[out] *pIbeta points to output two-phase orthogonal vector axis beta\r\n * @param[in] sinVal sine value of rotation angle theta\r\n * @param[in] cosVal cosine value of rotation angle theta\r\n * @return none.\r\n *\r\n * Scaling and Overflow Behavior:\r\n * \\par\r\n * The function is implemented using an internal 32-bit accumulator.\r\n * The accumulator maintains 1.31 format by truncating lower 31 bits of the intermediate multiplication in 2.62 format.\r\n * There is saturation on the addition, hence there is no risk of overflow.\r\n */\r\n\r\n\r\n static __INLINE void arm_inv_park_q31(\r\n q31_t Id,\r\n q31_t Iq,\r\n q31_t * pIalpha,\r\n q31_t * pIbeta,\r\n q31_t sinVal,\r\n q31_t cosVal)\r\n {\r\n q31_t product1, product2; /* Temporary variables used to store intermediate results */\r\n q31_t product3, product4; /* Temporary variables used to store intermediate results */\r\n\r\n /* Intermediate product is calculated by (Id * cosVal) */\r\n product1 = (q31_t) (((q63_t) (Id) * (cosVal)) >> 31);\r\n\r\n /* Intermediate product is calculated by (Iq * sinVal) */\r\n product2 = (q31_t) (((q63_t) (Iq) * (sinVal)) >> 31);\r\n\r\n\r\n /* Intermediate product is calculated by (Id * sinVal) */\r\n product3 = (q31_t) (((q63_t) (Id) * (sinVal)) >> 31);\r\n\r\n /* Intermediate product is calculated by (Iq * cosVal) */\r\n product4 = (q31_t) (((q63_t) (Iq) * (cosVal)) >> 31);\r\n\r\n /* Calculate pIalpha by using the two intermediate products 1 and 2 */\r\n *pIalpha = __QSUB(product1, product2);\r\n\r\n /* Calculate pIbeta by using the two intermediate products 3 and 4 */\r\n *pIbeta = __QADD(product4, product3);\r\n\r\n }\r\n\r\n /**\r\n * @} end of Inverse park group\r\n */\r\n\r\n\r\n /**\r\n * @brief Converts the elements of the Q31 vector to floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q31_to_float(\r\n q31_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @ingroup groupInterpolation\r\n */\r\n\r\n /**\r\n * @defgroup LinearInterpolate Linear Interpolation\r\n *\r\n * Linear interpolation is a method of curve fitting using linear polynomials.\r\n * Linear interpolation works by effectively drawing a straight line between two neighboring samples and returning the appropriate point along that line\r\n *\r\n * \\par\r\n * \\image html LinearInterp.gif \"Linear interpolation\"\r\n *\r\n * \\par\r\n * A Linear Interpolate function calculates an output value(y), for the input(x)\r\n * using linear interpolation of the input values x0, x1( nearest input values) and the output values y0 and y1(nearest output values)\r\n *\r\n * \\par Algorithm:\r\n * 
\r\n   *       y = y0 + (x - x0) * ((y1 - y0)/(x1-x0))\r\n   *       where x0, x1 are nearest values of input x\r\n   *             y0, y1 are nearest values to output y\r\n   *
\r\n *\r\n * \\par\r\n * This set of functions implements Linear interpolation process\r\n * for Q7, Q15, Q31, and floating-point data types. The functions operate on a single\r\n * sample of data and each call to the function returns a single processed value.\r\n * S points to an instance of the Linear Interpolate function data structure.\r\n * x is the input sample value. The functions returns the output value.\r\n *\r\n * \\par\r\n * if x is outside of the table boundary, Linear interpolation returns first value of the table\r\n * if x is below input range and returns last value of table if x is above range.\r\n */\r\n\r\n /**\r\n * @addtogroup LinearInterpolate\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Process function for the floating-point Linear Interpolation Function.\r\n * @param[in,out] *S is an instance of the floating-point Linear Interpolation structure\r\n * @param[in] x input sample to process\r\n * @return y processed output sample.\r\n *\r\n */\r\n\r\n static __INLINE float32_t arm_linear_interp_f32(\r\n arm_linear_interp_instance_f32 * S,\r\n float32_t x)\r\n {\r\n\r\n float32_t y;\r\n float32_t x0, x1; /* Nearest input values */\r\n float32_t y0, y1; /* Nearest output values */\r\n float32_t xSpacing = S->xSpacing; /* spacing between input values */\r\n int32_t i; /* Index variable */\r\n float32_t *pYData = S->pYData; /* pointer to output table */\r\n\r\n /* Calculation of index */\r\n i = (int32_t) ((x - S->x1) / xSpacing);\r\n\r\n if(i < 0)\r\n {\r\n /* Iniatilize output for below specified range as least output value of table */\r\n y = pYData[0];\r\n }\r\n else if((uint32_t)i >= S->nValues)\r\n {\r\n /* Iniatilize output for above specified range as last output value of table */\r\n y = pYData[S->nValues - 1];\r\n }\r\n else\r\n {\r\n /* Calculation of nearest input values */\r\n x0 = S->x1 + i * xSpacing;\r\n x1 = S->x1 + (i + 1) * xSpacing;\r\n\r\n /* Read of nearest output values */\r\n y0 = pYData[i];\r\n y1 = pYData[i + 1];\r\n\r\n /* Calculation of output */\r\n y = y0 + (x - x0) * ((y1 - y0) / (x1 - x0));\r\n\r\n }\r\n\r\n /* returns output value */\r\n return (y);\r\n }\r\n\r\n /**\r\n *\r\n * @brief Process function for the Q31 Linear Interpolation Function.\r\n * @param[in] *pYData pointer to Q31 Linear Interpolation table\r\n * @param[in] x input sample to process\r\n * @param[in] nValues number of table values\r\n * @return y processed output sample.\r\n *\r\n * \\par\r\n * Input sample x is in 12.20 format which contains 12 bits for table index and 20 bits for fractional part.\r\n * This function can support maximum of table size 2^12.\r\n *\r\n */\r\n\r\n\r\n static __INLINE q31_t arm_linear_interp_q31(\r\n q31_t * pYData,\r\n q31_t x,\r\n uint32_t nValues)\r\n {\r\n q31_t y; /* output */\r\n q31_t y0, y1; /* Nearest output values */\r\n q31_t fract; /* fractional part */\r\n int32_t index; /* Index to read nearest output values */\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n index = ((x & 0xFFF00000) >> 20);\r\n\r\n if(index >= (int32_t)(nValues - 1))\r\n {\r\n return (pYData[nValues - 1]);\r\n }\r\n else if(index < 0)\r\n {\r\n return (pYData[0]);\r\n }\r\n else\r\n {\r\n\r\n /* 20 bits for the fractional part */\r\n /* shift left by 11 to keep fract in 1.31 format */\r\n fract = (x & 0x000FFFFF) << 11;\r\n\r\n /* Read two nearest output values from the index in 1.31(q31) format */\r\n y0 = pYData[index];\r\n y1 = pYData[index + 1u];\r\n\r\n /* Calculation of y0 * (1-fract) and y is in 2.30 format */\r\n y = ((q31_t) ((q63_t) y0 * (0x7FFFFFFF - fract) >> 32));\r\n\r\n /* Calculation of y0 * (1-fract) + y1 *fract and y is in 2.30 format */\r\n y += ((q31_t) (((q63_t) y1 * fract) >> 32));\r\n\r\n /* Convert y to 1.31 format */\r\n return (y << 1u);\r\n\r\n }\r\n\r\n }\r\n\r\n /**\r\n *\r\n * @brief Process function for the Q15 Linear Interpolation Function.\r\n * @param[in] *pYData pointer to Q15 Linear Interpolation table\r\n * @param[in] x input sample to process\r\n * @param[in] nValues number of table values\r\n * @return y processed output sample.\r\n *\r\n * \\par\r\n * Input sample x is in 12.20 format which contains 12 bits for table index and 20 bits for fractional part.\r\n * This function can support maximum of table size 2^12.\r\n *\r\n */\r\n\r\n\r\n static __INLINE q15_t arm_linear_interp_q15(\r\n q15_t * pYData,\r\n q31_t x,\r\n uint32_t nValues)\r\n {\r\n q63_t y; /* output */\r\n q15_t y0, y1; /* Nearest output values */\r\n q31_t fract; /* fractional part */\r\n int32_t index; /* Index to read nearest output values */\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n index = ((x & 0xFFF00000) >> 20u);\r\n\r\n if(index >= (int32_t)(nValues - 1))\r\n {\r\n return (pYData[nValues - 1]);\r\n }\r\n else if(index < 0)\r\n {\r\n return (pYData[0]);\r\n }\r\n else\r\n {\r\n /* 20 bits for the fractional part */\r\n /* fract is in 12.20 format */\r\n fract = (x & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index */\r\n y0 = pYData[index];\r\n y1 = pYData[index + 1u];\r\n\r\n /* Calculation of y0 * (1-fract) and y is in 13.35 format */\r\n y = ((q63_t) y0 * (0xFFFFF - fract));\r\n\r\n /* Calculation of (y0 * (1-fract) + y1 * fract) and y is in 13.35 format */\r\n y += ((q63_t) y1 * (fract));\r\n\r\n /* convert y to 1.15 format */\r\n return (y >> 20);\r\n }\r\n\r\n\r\n }\r\n\r\n /**\r\n *\r\n * @brief Process function for the Q7 Linear Interpolation Function.\r\n * @param[in] *pYData pointer to Q7 Linear Interpolation table\r\n * @param[in] x input sample to process\r\n * @param[in] nValues number of table values\r\n * @return y processed output sample.\r\n *\r\n * \\par\r\n * Input sample x is in 12.20 format which contains 12 bits for table index and 20 bits for fractional part.\r\n * This function can support maximum of table size 2^12.\r\n */\r\n\r\n\r\n static __INLINE q7_t arm_linear_interp_q7(\r\n q7_t * pYData,\r\n q31_t x,\r\n uint32_t nValues)\r\n {\r\n q31_t y; /* output */\r\n q7_t y0, y1; /* Nearest output values */\r\n q31_t fract; /* fractional part */\r\n uint32_t index; /* Index to read nearest output values */\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n if (x < 0)\r\n {\r\n return (pYData[0]);\r\n }\r\n index = (x >> 20) & 0xfff;\r\n\r\n\r\n if(index >= (nValues - 1))\r\n {\r\n return (pYData[nValues - 1]);\r\n }\r\n else\r\n {\r\n\r\n /* 20 bits for the fractional part */\r\n /* fract is in 12.20 format */\r\n fract = (x & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index and are in 1.7(q7) format */\r\n y0 = pYData[index];\r\n y1 = pYData[index + 1u];\r\n\r\n /* Calculation of y0 * (1-fract ) and y is in 13.27(q27) format */\r\n y = ((y0 * (0xFFFFF - fract)));\r\n\r\n /* Calculation of y1 * fract + y0 * (1-fract) and y is in 13.27(q27) format */\r\n y += (y1 * fract);\r\n\r\n /* convert y to 1.7(q7) format */\r\n return (y >> 20u);\r\n\r\n }\r\n\r\n }\r\n /**\r\n * @} end of LinearInterpolate group\r\n */\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric sine function for floating-point data.\r\n * @param[in] x input value in radians.\r\n * @return sin(x).\r\n */\r\n\r\n float32_t arm_sin_f32(\r\n float32_t x);\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric sine function for Q31 data.\r\n * @param[in] x Scaled input value in radians.\r\n * @return sin(x).\r\n */\r\n\r\n q31_t arm_sin_q31(\r\n q31_t x);\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric sine function for Q15 data.\r\n * @param[in] x Scaled input value in radians.\r\n * @return sin(x).\r\n */\r\n\r\n q15_t arm_sin_q15(\r\n q15_t x);\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric cosine function for floating-point data.\r\n * @param[in] x input value in radians.\r\n * @return cos(x).\r\n */\r\n\r\n float32_t arm_cos_f32(\r\n float32_t x);\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric cosine function for Q31 data.\r\n * @param[in] x Scaled input value in radians.\r\n * @return cos(x).\r\n */\r\n\r\n q31_t arm_cos_q31(\r\n q31_t x);\r\n\r\n /**\r\n * @brief Fast approximation to the trigonometric cosine function for Q15 data.\r\n * @param[in] x Scaled input value in radians.\r\n * @return cos(x).\r\n */\r\n\r\n q15_t arm_cos_q15(\r\n q15_t x);\r\n\r\n\r\n /**\r\n * @ingroup groupFastMath\r\n */\r\n\r\n\r\n /**\r\n * @defgroup SQRT Square Root\r\n *\r\n * Computes the square root of a number.\r\n * There are separate functions for Q15, Q31, and floating-point data types.\r\n * The square root function is computed using the Newton-Raphson algorithm.\r\n * This is an iterative algorithm of the form:\r\n * 
\r\n   *      x1 = x0 - f(x0)/f'(x0)\r\n   *
\r\n * where x1 is the current estimate,\r\n * x0 is the previous estimate, and\r\n * f'(x0) is the derivative of f() evaluated at x0.\r\n * For the square root function, the algorithm reduces to:\r\n * 
\r\n   *     x0 = in/2                         [initial guess]\r\n   *     x1 = 1/2 * ( x0 + in / x0)        [each iteration]\r\n   *
\r\n */\r\n\r\n\r\n /**\r\n * @addtogroup SQRT\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Floating-point square root function.\r\n * @param[in] in input value.\r\n * @param[out] *pOut square root of input value.\r\n * @return The function returns ARM_MATH_SUCCESS if input value is positive value or ARM_MATH_ARGUMENT_ERROR if\r\n * in is negative value and returns zero output for negative values.\r\n */\r\n\r\n static __INLINE arm_status arm_sqrt_f32(\r\n float32_t in,\r\n float32_t * pOut)\r\n {\r\n if(in > 0)\r\n {\r\n\r\n// #if __FPU_USED\r\n#if (__FPU_USED == 1) && defined ( __CC_ARM )\r\n *pOut = __sqrtf(in);\r\n#else\r\n *pOut = sqrtf(in);\r\n#endif\r\n\r\n return (ARM_MATH_SUCCESS);\r\n }\r\n else\r\n {\r\n *pOut = 0.0f;\r\n return (ARM_MATH_ARGUMENT_ERROR);\r\n }\r\n\r\n }\r\n\r\n\r\n /**\r\n * @brief Q31 square root function.\r\n * @param[in] in input value. The range of the input value is [0 +1) or 0x00000000 to 0x7FFFFFFF.\r\n * @param[out] *pOut square root of input value.\r\n * @return The function returns ARM_MATH_SUCCESS if input value is positive value or ARM_MATH_ARGUMENT_ERROR if\r\n * in is negative value and returns zero output for negative values.\r\n */\r\n arm_status arm_sqrt_q31(\r\n q31_t in,\r\n q31_t * pOut);\r\n\r\n /**\r\n * @brief Q15 square root function.\r\n * @param[in] in input value. The range of the input value is [0 +1) or 0x0000 to 0x7FFF.\r\n * @param[out] *pOut square root of input value.\r\n * @return The function returns ARM_MATH_SUCCESS if input value is positive value or ARM_MATH_ARGUMENT_ERROR if\r\n * in is negative value and returns zero output for negative values.\r\n */\r\n arm_status arm_sqrt_q15(\r\n q15_t in,\r\n q15_t * pOut);\r\n\r\n /**\r\n * @} end of SQRT group\r\n */\r\n\r\n\r\n\r\n\r\n\r\n\r\n /**\r\n * @brief floating-point Circular write function.\r\n */\r\n\r\n static __INLINE void arm_circularWrite_f32(\r\n int32_t * circBuffer,\r\n int32_t L,\r\n uint16_t * writeOffset,\r\n int32_t bufferInc,\r\n const int32_t * src,\r\n int32_t srcInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0u;\r\n int32_t wOffset;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location where the input samples to be copied */\r\n wOffset = *writeOffset;\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the input sample to the circular buffer */\r\n circBuffer[wOffset] = *src;\r\n\r\n /* Update the input pointer */\r\n src += srcInc;\r\n\r\n /* Circularly update wOffset. Watch out for positive and negative value */\r\n wOffset += bufferInc;\r\n if(wOffset >= L)\r\n wOffset -= L;\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *writeOffset = wOffset;\r\n }\r\n\r\n\r\n\r\n /**\r\n * @brief floating-point Circular Read function.\r\n */\r\n static __INLINE void arm_circularRead_f32(\r\n int32_t * circBuffer,\r\n int32_t L,\r\n int32_t * readOffset,\r\n int32_t bufferInc,\r\n int32_t * dst,\r\n int32_t * dst_base,\r\n int32_t dst_length,\r\n int32_t dstInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0u;\r\n int32_t rOffset, dst_end;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location from where the input samples to be read */\r\n rOffset = *readOffset;\r\n dst_end = (int32_t) (dst_base + dst_length);\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the sample from the circular buffer to the destination buffer */\r\n *dst = circBuffer[rOffset];\r\n\r\n /* Update the input pointer */\r\n dst += dstInc;\r\n\r\n if(dst == (int32_t *) dst_end)\r\n {\r\n dst = dst_base;\r\n }\r\n\r\n /* Circularly update rOffset. Watch out for positive and negative value */\r\n rOffset += bufferInc;\r\n\r\n if(rOffset >= L)\r\n {\r\n rOffset -= L;\r\n }\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *readOffset = rOffset;\r\n }\r\n\r\n /**\r\n * @brief Q15 Circular write function.\r\n */\r\n\r\n static __INLINE void arm_circularWrite_q15(\r\n q15_t * circBuffer,\r\n int32_t L,\r\n uint16_t * writeOffset,\r\n int32_t bufferInc,\r\n const q15_t * src,\r\n int32_t srcInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0u;\r\n int32_t wOffset;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location where the input samples to be copied */\r\n wOffset = *writeOffset;\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the input sample to the circular buffer */\r\n circBuffer[wOffset] = *src;\r\n\r\n /* Update the input pointer */\r\n src += srcInc;\r\n\r\n /* Circularly update wOffset. Watch out for positive and negative value */\r\n wOffset += bufferInc;\r\n if(wOffset >= L)\r\n wOffset -= L;\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *writeOffset = wOffset;\r\n }\r\n\r\n\r\n\r\n /**\r\n * @brief Q15 Circular Read function.\r\n */\r\n static __INLINE void arm_circularRead_q15(\r\n q15_t * circBuffer,\r\n int32_t L,\r\n int32_t * readOffset,\r\n int32_t bufferInc,\r\n q15_t * dst,\r\n q15_t * dst_base,\r\n int32_t dst_length,\r\n int32_t dstInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0;\r\n int32_t rOffset, dst_end;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location from where the input samples to be read */\r\n rOffset = *readOffset;\r\n\r\n dst_end = (int32_t) (dst_base + dst_length);\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the sample from the circular buffer to the destination buffer */\r\n *dst = circBuffer[rOffset];\r\n\r\n /* Update the input pointer */\r\n dst += dstInc;\r\n\r\n if(dst == (q15_t *) dst_end)\r\n {\r\n dst = dst_base;\r\n }\r\n\r\n /* Circularly update wOffset. Watch out for positive and negative value */\r\n rOffset += bufferInc;\r\n\r\n if(rOffset >= L)\r\n {\r\n rOffset -= L;\r\n }\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *readOffset = rOffset;\r\n }\r\n\r\n\r\n /**\r\n * @brief Q7 Circular write function.\r\n */\r\n\r\n static __INLINE void arm_circularWrite_q7(\r\n q7_t * circBuffer,\r\n int32_t L,\r\n uint16_t * writeOffset,\r\n int32_t bufferInc,\r\n const q7_t * src,\r\n int32_t srcInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0u;\r\n int32_t wOffset;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location where the input samples to be copied */\r\n wOffset = *writeOffset;\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the input sample to the circular buffer */\r\n circBuffer[wOffset] = *src;\r\n\r\n /* Update the input pointer */\r\n src += srcInc;\r\n\r\n /* Circularly update wOffset. Watch out for positive and negative value */\r\n wOffset += bufferInc;\r\n if(wOffset >= L)\r\n wOffset -= L;\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *writeOffset = wOffset;\r\n }\r\n\r\n\r\n\r\n /**\r\n * @brief Q7 Circular Read function.\r\n */\r\n static __INLINE void arm_circularRead_q7(\r\n q7_t * circBuffer,\r\n int32_t L,\r\n int32_t * readOffset,\r\n int32_t bufferInc,\r\n q7_t * dst,\r\n q7_t * dst_base,\r\n int32_t dst_length,\r\n int32_t dstInc,\r\n uint32_t blockSize)\r\n {\r\n uint32_t i = 0;\r\n int32_t rOffset, dst_end;\r\n\r\n /* Copy the value of Index pointer that points\r\n * to the current location from where the input samples to be read */\r\n rOffset = *readOffset;\r\n\r\n dst_end = (int32_t) (dst_base + dst_length);\r\n\r\n /* Loop over the blockSize */\r\n i = blockSize;\r\n\r\n while(i > 0u)\r\n {\r\n /* copy the sample from the circular buffer to the destination buffer */\r\n *dst = circBuffer[rOffset];\r\n\r\n /* Update the input pointer */\r\n dst += dstInc;\r\n\r\n if(dst == (q7_t *) dst_end)\r\n {\r\n dst = dst_base;\r\n }\r\n\r\n /* Circularly update rOffset. Watch out for positive and negative value */\r\n rOffset += bufferInc;\r\n\r\n if(rOffset >= L)\r\n {\r\n rOffset -= L;\r\n }\r\n\r\n /* Decrement the loop counter */\r\n i--;\r\n }\r\n\r\n /* Update the index pointer */\r\n *readOffset = rOffset;\r\n }\r\n\r\n\r\n /**\r\n * @brief Sum of the squares of the elements of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_power_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q63_t * pResult);\r\n\r\n /**\r\n * @brief Sum of the squares of the elements of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_power_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult);\r\n\r\n /**\r\n * @brief Sum of the squares of the elements of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_power_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q63_t * pResult);\r\n\r\n /**\r\n * @brief Sum of the squares of the elements of a Q7 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_power_q7(\r\n q7_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult);\r\n\r\n /**\r\n * @brief Mean value of a Q7 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_mean_q7(\r\n q7_t * pSrc,\r\n uint32_t blockSize,\r\n q7_t * pResult);\r\n\r\n /**\r\n * @brief Mean value of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n void arm_mean_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult);\r\n\r\n /**\r\n * @brief Mean value of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n void arm_mean_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult);\r\n\r\n /**\r\n * @brief Mean value of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n void arm_mean_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult);\r\n\r\n /**\r\n * @brief Variance of the elements of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_var_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult);\r\n\r\n /**\r\n * @brief Variance of the elements of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_var_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult);\r\n\r\n /**\r\n * @brief Variance of the elements of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_var_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult);\r\n\r\n /**\r\n * @brief Root Mean Square of the elements of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_rms_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult);\r\n\r\n /**\r\n * @brief Root Mean Square of the elements of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_rms_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult);\r\n\r\n /**\r\n * @brief Root Mean Square of the elements of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_rms_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult);\r\n\r\n /**\r\n * @brief Standard deviation of the elements of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_std_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult);\r\n\r\n /**\r\n * @brief Standard deviation of the elements of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_std_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult);\r\n\r\n /**\r\n * @brief Standard deviation of the elements of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output value.\r\n * @return none.\r\n */\r\n\r\n void arm_std_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult);\r\n\r\n /**\r\n * @brief Floating-point complex magnitude\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_f32(\r\n float32_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q31 complex magnitude\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_q31(\r\n q31_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q15 complex magnitude\r\n * @param[in] *pSrc points to the complex input vector\r\n * @param[out] *pDst points to the real output vector\r\n * @param[in] numSamples number of complex samples in the input vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mag_q15(\r\n q15_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q15 complex dot product\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @param[out] *realResult real part of the result returned here\r\n * @param[out] *imagResult imaginary part of the result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_dot_prod_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n uint32_t numSamples,\r\n q31_t * realResult,\r\n q31_t * imagResult);\r\n\r\n /**\r\n * @brief Q31 complex dot product\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @param[out] *realResult real part of the result returned here\r\n * @param[out] *imagResult imaginary part of the result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_dot_prod_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n uint32_t numSamples,\r\n q63_t * realResult,\r\n q63_t * imagResult);\r\n\r\n /**\r\n * @brief Floating-point complex dot product\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @param[out] *realResult real part of the result returned here\r\n * @param[out] *imagResult imaginary part of the result returned here\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_dot_prod_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n uint32_t numSamples,\r\n float32_t * realResult,\r\n float32_t * imagResult);\r\n\r\n /**\r\n * @brief Q15 complex-by-real multiplication\r\n * @param[in] *pSrcCmplx points to the complex input vector\r\n * @param[in] *pSrcReal points to the real input vector\r\n * @param[out] *pCmplxDst points to the complex output vector\r\n * @param[in] numSamples number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_real_q15(\r\n q15_t * pSrcCmplx,\r\n q15_t * pSrcReal,\r\n q15_t * pCmplxDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q31 complex-by-real multiplication\r\n * @param[in] *pSrcCmplx points to the complex input vector\r\n * @param[in] *pSrcReal points to the real input vector\r\n * @param[out] *pCmplxDst points to the complex output vector\r\n * @param[in] numSamples number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_real_q31(\r\n q31_t * pSrcCmplx,\r\n q31_t * pSrcReal,\r\n q31_t * pCmplxDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Floating-point complex-by-real multiplication\r\n * @param[in] *pSrcCmplx points to the complex input vector\r\n * @param[in] *pSrcReal points to the real input vector\r\n * @param[out] *pCmplxDst points to the complex output vector\r\n * @param[in] numSamples number of samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_real_f32(\r\n float32_t * pSrcCmplx,\r\n float32_t * pSrcReal,\r\n float32_t * pCmplxDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Minimum value of a Q7 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *result is output pointer\r\n * @param[in] index is the array index of the minimum value in the input buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_min_q7(\r\n q7_t * pSrc,\r\n uint32_t blockSize,\r\n q7_t * result,\r\n uint32_t * index);\r\n\r\n /**\r\n * @brief Minimum value of a Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output pointer\r\n * @param[in] *pIndex is the array index of the minimum value in the input buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_min_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n /**\r\n * @brief Minimum value of a Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output pointer\r\n * @param[out] *pIndex is the array index of the minimum value in the input buffer.\r\n * @return none.\r\n */\r\n void arm_min_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n /**\r\n * @brief Minimum value of a floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @param[out] *pResult is output pointer\r\n * @param[out] *pIndex is the array index of the minimum value in the input buffer.\r\n * @return none.\r\n */\r\n\r\n void arm_min_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n/**\r\n * @brief Maximum value of a Q7 vector.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[in] blockSize length of the input vector\r\n * @param[out] *pResult maximum value returned here\r\n * @param[out] *pIndex index of maximum value returned here\r\n * @return none.\r\n */\r\n\r\n void arm_max_q7(\r\n q7_t * pSrc,\r\n uint32_t blockSize,\r\n q7_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n/**\r\n * @brief Maximum value of a Q15 vector.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[in] blockSize length of the input vector\r\n * @param[out] *pResult maximum value returned here\r\n * @param[out] *pIndex index of maximum value returned here\r\n * @return none.\r\n */\r\n\r\n void arm_max_q15(\r\n q15_t * pSrc,\r\n uint32_t blockSize,\r\n q15_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n/**\r\n * @brief Maximum value of a Q31 vector.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[in] blockSize length of the input vector\r\n * @param[out] *pResult maximum value returned here\r\n * @param[out] *pIndex index of maximum value returned here\r\n * @return none.\r\n */\r\n\r\n void arm_max_q31(\r\n q31_t * pSrc,\r\n uint32_t blockSize,\r\n q31_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n/**\r\n * @brief Maximum value of a floating-point vector.\r\n * @param[in] *pSrc points to the input buffer\r\n * @param[in] blockSize length of the input vector\r\n * @param[out] *pResult maximum value returned here\r\n * @param[out] *pIndex index of maximum value returned here\r\n * @return none.\r\n */\r\n\r\n void arm_max_f32(\r\n float32_t * pSrc,\r\n uint32_t blockSize,\r\n float32_t * pResult,\r\n uint32_t * pIndex);\r\n\r\n /**\r\n * @brief Q15 complex-by-complex multiplication\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_cmplx_q15(\r\n q15_t * pSrcA,\r\n q15_t * pSrcB,\r\n q15_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Q31 complex-by-complex multiplication\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_cmplx_q31(\r\n q31_t * pSrcA,\r\n q31_t * pSrcB,\r\n q31_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Floating-point complex-by-complex multiplication\r\n * @param[in] *pSrcA points to the first input vector\r\n * @param[in] *pSrcB points to the second input vector\r\n * @param[out] *pDst points to the output vector\r\n * @param[in] numSamples number of complex samples in each vector\r\n * @return none.\r\n */\r\n\r\n void arm_cmplx_mult_cmplx_f32(\r\n float32_t * pSrcA,\r\n float32_t * pSrcB,\r\n float32_t * pDst,\r\n uint32_t numSamples);\r\n\r\n /**\r\n * @brief Converts the elements of the floating-point vector to Q31 vector.\r\n * @param[in] *pSrc points to the floating-point input vector\r\n * @param[out] *pDst points to the Q31 output vector\r\n * @param[in] blockSize length of the input vector\r\n * @return none.\r\n */\r\n void arm_float_to_q31(\r\n float32_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Converts the elements of the floating-point vector to Q15 vector.\r\n * @param[in] *pSrc points to the floating-point input vector\r\n * @param[out] *pDst points to the Q15 output vector\r\n * @param[in] blockSize length of the input vector\r\n * @return none\r\n */\r\n void arm_float_to_q15(\r\n float32_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Converts the elements of the floating-point vector to Q7 vector.\r\n * @param[in] *pSrc points to the floating-point input vector\r\n * @param[out] *pDst points to the Q7 output vector\r\n * @param[in] blockSize length of the input vector\r\n * @return none\r\n */\r\n void arm_float_to_q7(\r\n float32_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Converts the elements of the Q31 vector to Q15 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q31_to_q15(\r\n q31_t * pSrc,\r\n q15_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Converts the elements of the Q31 vector to Q7 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q31_to_q7(\r\n q31_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n /**\r\n * @brief Converts the elements of the Q15 vector to floating-point vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q15_to_float(\r\n q15_t * pSrc,\r\n float32_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Converts the elements of the Q15 vector to Q31 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q15_to_q31(\r\n q15_t * pSrc,\r\n q31_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @brief Converts the elements of the Q15 vector to Q7 vector.\r\n * @param[in] *pSrc is input pointer\r\n * @param[out] *pDst is output pointer\r\n * @param[in] blockSize is the number of samples to process\r\n * @return none.\r\n */\r\n void arm_q15_to_q7(\r\n q15_t * pSrc,\r\n q7_t * pDst,\r\n uint32_t blockSize);\r\n\r\n\r\n /**\r\n * @ingroup groupInterpolation\r\n */\r\n\r\n /**\r\n * @defgroup BilinearInterpolate Bilinear Interpolation\r\n *\r\n * Bilinear interpolation is an extension of linear interpolation applied to a two dimensional grid.\r\n * The underlying function f(x, y) is sampled on a regular grid and the interpolation process\r\n * determines values between the grid points.\r\n * Bilinear interpolation is equivalent to two step linear interpolation, first in the x-dimension and then in the y-dimension.\r\n * Bilinear interpolation is often used in image processing to rescale images.\r\n * The CMSIS DSP library provides bilinear interpolation functions for Q7, Q15, Q31, and floating-point data types.\r\n *\r\n * Algorithm\r\n * \\par\r\n * The instance structure used by the bilinear interpolation functions describes a two dimensional data table.\r\n * For floating-point, the instance structure is defined as:\r\n * 
\r\n   *   typedef struct\r\n   *   {\r\n   *     uint16_t numRows;\r\n   *     uint16_t numCols;\r\n   *     float32_t *pData;\r\n   * } arm_bilinear_interp_instance_f32;\r\n   *
\r\n *\r\n * \\par\r\n * where numRows specifies the number of rows in the table;\r\n * numCols specifies the number of columns in the table;\r\n * and pData points to an array of size numRows*numCols values.\r\n * The data table pTable is organized in row order and the supplied data values fall on integer indexes.\r\n * That is, table element (x,y) is located at pTable[x + y*numCols] where x and y are integers.\r\n *\r\n * \\par\r\n * Let (x, y) specify the desired interpolation point. Then define:\r\n * 
\r\n   *     XF = floor(x)\r\n   *     YF = floor(y)\r\n   *
\r\n * \\par\r\n * The interpolated output point is computed as:\r\n * 
\r\n   *  f(x, y) = f(XF, YF) * (1-(x-XF)) * (1-(y-YF))\r\n   *           + f(XF+1, YF) * (x-XF)*(1-(y-YF))\r\n   *           + f(XF, YF+1) * (1-(x-XF))*(y-YF)\r\n   *           + f(XF+1, YF+1) * (x-XF)*(y-YF)\r\n   *
\r\n * Note that the coordinates (x, y) contain integer and fractional components.\r\n * The integer components specify which portion of the table to use while the\r\n * fractional components control the interpolation processor.\r\n *\r\n * \\par\r\n * if (x,y) are outside of the table boundary, Bilinear interpolation returns zero output.\r\n */\r\n\r\n /**\r\n * @addtogroup BilinearInterpolate\r\n * @{\r\n */\r\n\r\n /**\r\n *\r\n * @brief Floating-point bilinear interpolation.\r\n * @param[in,out] *S points to an instance of the interpolation structure.\r\n * @param[in] X interpolation coordinate.\r\n * @param[in] Y interpolation coordinate.\r\n * @return out interpolated value.\r\n */\r\n\r\n\r\n static __INLINE float32_t arm_bilinear_interp_f32(\r\n const arm_bilinear_interp_instance_f32 * S,\r\n float32_t X,\r\n float32_t Y)\r\n {\r\n float32_t out;\r\n float32_t f00, f01, f10, f11;\r\n float32_t *pData = S->pData;\r\n int32_t xIndex, yIndex, index;\r\n float32_t xdiff, ydiff;\r\n float32_t b1, b2, b3, b4;\r\n\r\n xIndex = (int32_t) X;\r\n yIndex = (int32_t) Y;\r\n\r\n /* Care taken for table outside boundary */\r\n /* Returns zero output when values are outside table boundary */\r\n if(xIndex < 0 || xIndex > (S->numRows - 1) || yIndex < 0\r\n || yIndex > (S->numCols - 1))\r\n {\r\n return (0);\r\n }\r\n\r\n /* Calculation of index for two nearest points in X-direction */\r\n index = (xIndex - 1) + (yIndex - 1) * S->numCols;\r\n\r\n\r\n /* Read two nearest points in X-direction */\r\n f00 = pData[index];\r\n f01 = pData[index + 1];\r\n\r\n /* Calculation of index for two nearest points in Y-direction */\r\n index = (xIndex - 1) + (yIndex) * S->numCols;\r\n\r\n\r\n /* Read two nearest points in Y-direction */\r\n f10 = pData[index];\r\n f11 = pData[index + 1];\r\n\r\n /* Calculation of intermediate values */\r\n b1 = f00;\r\n b2 = f01 - f00;\r\n b3 = f10 - f00;\r\n b4 = f00 - f01 - f10 + f11;\r\n\r\n /* Calculation of fractional part in X */\r\n xdiff = X - xIndex;\r\n\r\n /* Calculation of fractional part in Y */\r\n ydiff = Y - yIndex;\r\n\r\n /* Calculation of bi-linear interpolated output */\r\n out = b1 + b2 * xdiff + b3 * ydiff + b4 * xdiff * ydiff;\r\n\r\n /* return to application */\r\n return (out);\r\n\r\n }\r\n\r\n /**\r\n *\r\n * @brief Q31 bilinear interpolation.\r\n * @param[in,out] *S points to an instance of the interpolation structure.\r\n * @param[in] X interpolation coordinate in 12.20 format.\r\n * @param[in] Y interpolation coordinate in 12.20 format.\r\n * @return out interpolated value.\r\n */\r\n\r\n static __INLINE q31_t arm_bilinear_interp_q31(\r\n arm_bilinear_interp_instance_q31 * S,\r\n q31_t X,\r\n q31_t Y)\r\n {\r\n q31_t out; /* Temporary output */\r\n q31_t acc = 0; /* output */\r\n q31_t xfract, yfract; /* X, Y fractional parts */\r\n q31_t x1, x2, y1, y2; /* Nearest output values */\r\n int32_t rI, cI; /* Row and column indices */\r\n q31_t *pYData = S->pData; /* pointer to output table values */\r\n uint32_t nCols = S->numCols; /* num of rows */\r\n\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n rI = ((X & 0xFFF00000) >> 20u);\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n cI = ((Y & 0xFFF00000) >> 20u);\r\n\r\n /* Care taken for table outside boundary */\r\n /* Returns zero output when values are outside table boundary */\r\n if(rI < 0 || rI > (S->numRows - 1) || cI < 0 || cI > (S->numCols - 1))\r\n {\r\n return (0);\r\n }\r\n\r\n /* 20 bits for the fractional part */\r\n /* shift left xfract by 11 to keep 1.31 format */\r\n xfract = (X & 0x000FFFFF) << 11u;\r\n\r\n /* Read two nearest output values from the index */\r\n x1 = pYData[(rI) + nCols * (cI)];\r\n x2 = pYData[(rI) + nCols * (cI) + 1u];\r\n\r\n /* 20 bits for the fractional part */\r\n /* shift left yfract by 11 to keep 1.31 format */\r\n yfract = (Y & 0x000FFFFF) << 11u;\r\n\r\n /* Read two nearest output values from the index */\r\n y1 = pYData[(rI) + nCols * (cI + 1)];\r\n y2 = pYData[(rI) + nCols * (cI + 1) + 1u];\r\n\r\n /* Calculation of x1 * (1-xfract ) * (1-yfract) and acc is in 3.29(q29) format */\r\n out = ((q31_t) (((q63_t) x1 * (0x7FFFFFFF - xfract)) >> 32));\r\n acc = ((q31_t) (((q63_t) out * (0x7FFFFFFF - yfract)) >> 32));\r\n\r\n /* x2 * (xfract) * (1-yfract) in 3.29(q29) and adding to acc */\r\n out = ((q31_t) ((q63_t) x2 * (0x7FFFFFFF - yfract) >> 32));\r\n acc += ((q31_t) ((q63_t) out * (xfract) >> 32));\r\n\r\n /* y1 * (1 - xfract) * (yfract) in 3.29(q29) and adding to acc */\r\n out = ((q31_t) ((q63_t) y1 * (0x7FFFFFFF - xfract) >> 32));\r\n acc += ((q31_t) ((q63_t) out * (yfract) >> 32));\r\n\r\n /* y2 * (xfract) * (yfract) in 3.29(q29) and adding to acc */\r\n out = ((q31_t) ((q63_t) y2 * (xfract) >> 32));\r\n acc += ((q31_t) ((q63_t) out * (yfract) >> 32));\r\n\r\n /* Convert acc to 1.31(q31) format */\r\n return (acc << 2u);\r\n\r\n }\r\n\r\n /**\r\n * @brief Q15 bilinear interpolation.\r\n * @param[in,out] *S points to an instance of the interpolation structure.\r\n * @param[in] X interpolation coordinate in 12.20 format.\r\n * @param[in] Y interpolation coordinate in 12.20 format.\r\n * @return out interpolated value.\r\n */\r\n\r\n static __INLINE q15_t arm_bilinear_interp_q15(\r\n arm_bilinear_interp_instance_q15 * S,\r\n q31_t X,\r\n q31_t Y)\r\n {\r\n q63_t acc = 0; /* output */\r\n q31_t out; /* Temporary output */\r\n q15_t x1, x2, y1, y2; /* Nearest output values */\r\n q31_t xfract, yfract; /* X, Y fractional parts */\r\n int32_t rI, cI; /* Row and column indices */\r\n q15_t *pYData = S->pData; /* pointer to output table values */\r\n uint32_t nCols = S->numCols; /* num of rows */\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n rI = ((X & 0xFFF00000) >> 20);\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n cI = ((Y & 0xFFF00000) >> 20);\r\n\r\n /* Care taken for table outside boundary */\r\n /* Returns zero output when values are outside table boundary */\r\n if(rI < 0 || rI > (S->numRows - 1) || cI < 0 || cI > (S->numCols - 1))\r\n {\r\n return (0);\r\n }\r\n\r\n /* 20 bits for the fractional part */\r\n /* xfract should be in 12.20 format */\r\n xfract = (X & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index */\r\n x1 = pYData[(rI) + nCols * (cI)];\r\n x2 = pYData[(rI) + nCols * (cI) + 1u];\r\n\r\n\r\n /* 20 bits for the fractional part */\r\n /* yfract should be in 12.20 format */\r\n yfract = (Y & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index */\r\n y1 = pYData[(rI) + nCols * (cI + 1)];\r\n y2 = pYData[(rI) + nCols * (cI + 1) + 1u];\r\n\r\n /* Calculation of x1 * (1-xfract ) * (1-yfract) and acc is in 13.51 format */\r\n\r\n /* x1 is in 1.15(q15), xfract in 12.20 format and out is in 13.35 format */\r\n /* convert 13.35 to 13.31 by right shifting and out is in 1.31 */\r\n out = (q31_t) (((q63_t) x1 * (0xFFFFF - xfract)) >> 4u);\r\n acc = ((q63_t) out * (0xFFFFF - yfract));\r\n\r\n /* x2 * (xfract) * (1-yfract) in 1.51 and adding to acc */\r\n out = (q31_t) (((q63_t) x2 * (0xFFFFF - yfract)) >> 4u);\r\n acc += ((q63_t) out * (xfract));\r\n\r\n /* y1 * (1 - xfract) * (yfract) in 1.51 and adding to acc */\r\n out = (q31_t) (((q63_t) y1 * (0xFFFFF - xfract)) >> 4u);\r\n acc += ((q63_t) out * (yfract));\r\n\r\n /* y2 * (xfract) * (yfract) in 1.51 and adding to acc */\r\n out = (q31_t) (((q63_t) y2 * (xfract)) >> 4u);\r\n acc += ((q63_t) out * (yfract));\r\n\r\n /* acc is in 13.51 format and down shift acc by 36 times */\r\n /* Convert out to 1.15 format */\r\n return (acc >> 36);\r\n\r\n }\r\n\r\n /**\r\n * @brief Q7 bilinear interpolation.\r\n * @param[in,out] *S points to an instance of the interpolation structure.\r\n * @param[in] X interpolation coordinate in 12.20 format.\r\n * @param[in] Y interpolation coordinate in 12.20 format.\r\n * @return out interpolated value.\r\n */\r\n\r\n static __INLINE q7_t arm_bilinear_interp_q7(\r\n arm_bilinear_interp_instance_q7 * S,\r\n q31_t X,\r\n q31_t Y)\r\n {\r\n q63_t acc = 0; /* output */\r\n q31_t out; /* Temporary output */\r\n q31_t xfract, yfract; /* X, Y fractional parts */\r\n q7_t x1, x2, y1, y2; /* Nearest output values */\r\n int32_t rI, cI; /* Row and column indices */\r\n q7_t *pYData = S->pData; /* pointer to output table values */\r\n uint32_t nCols = S->numCols; /* num of rows */\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n rI = ((X & 0xFFF00000) >> 20);\r\n\r\n /* Input is in 12.20 format */\r\n /* 12 bits for the table index */\r\n /* Index value calculation */\r\n cI = ((Y & 0xFFF00000) >> 20);\r\n\r\n /* Care taken for table outside boundary */\r\n /* Returns zero output when values are outside table boundary */\r\n if(rI < 0 || rI > (S->numRows - 1) || cI < 0 || cI > (S->numCols - 1))\r\n {\r\n return (0);\r\n }\r\n\r\n /* 20 bits for the fractional part */\r\n /* xfract should be in 12.20 format */\r\n xfract = (X & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index */\r\n x1 = pYData[(rI) + nCols * (cI)];\r\n x2 = pYData[(rI) + nCols * (cI) + 1u];\r\n\r\n\r\n /* 20 bits for the fractional part */\r\n /* yfract should be in 12.20 format */\r\n yfract = (Y & 0x000FFFFF);\r\n\r\n /* Read two nearest output values from the index */\r\n y1 = pYData[(rI) + nCols * (cI + 1)];\r\n y2 = pYData[(rI) + nCols * (cI + 1) + 1u];\r\n\r\n /* Calculation of x1 * (1-xfract ) * (1-yfract) and acc is in 16.47 format */\r\n out = ((x1 * (0xFFFFF - xfract)));\r\n acc = (((q63_t) out * (0xFFFFF - yfract)));\r\n\r\n /* x2 * (xfract) * (1-yfract) in 2.22 and adding to acc */\r\n out = ((x2 * (0xFFFFF - yfract)));\r\n acc += (((q63_t) out * (xfract)));\r\n\r\n /* y1 * (1 - xfract) * (yfract) in 2.22 and adding to acc */\r\n out = ((y1 * (0xFFFFF - xfract)));\r\n acc += (((q63_t) out * (yfract)));\r\n\r\n /* y2 * (xfract) * (yfract) in 2.22 and adding to acc */\r\n out = ((y2 * (yfract)));\r\n acc += (((q63_t) out * (xfract)));\r\n\r\n /* acc in 16.47 format and down shift by 40 to convert to 1.7 format */\r\n return (acc >> 40);\r\n\r\n }\r\n\r\n /**\r\n * @} end of BilinearInterpolate group\r\n */\r\n \r\n\r\n//SMMLAR\r\n#define multAcc_32x32_keep32_R(a, x, y) \\\r\n a = (q31_t) (((((q63_t) a) << 32) + ((q63_t) x * y) + 0x80000000LL ) >> 32)\r\n\r\n//SMMLSR\r\n#define multSub_32x32_keep32_R(a, x, y) \\\r\n a = (q31_t) (((((q63_t) a) << 32) - ((q63_t) x * y) + 0x80000000LL ) >> 32)\r\n\r\n//SMMULR\r\n#define mult_32x32_keep32_R(a, x, y) \\\r\n a = (q31_t) (((q63_t) x * y + 0x80000000LL ) >> 32)\r\n\r\n//SMMLA\r\n#define multAcc_32x32_keep32(a, x, y) \\\r\n a += (q31_t) (((q63_t) x * y) >> 32)\r\n\r\n//SMMLS\r\n#define multSub_32x32_keep32(a, x, y) \\\r\n a -= (q31_t) (((q63_t) x * y) >> 32)\r\n\r\n//SMMUL\r\n#define mult_32x32_keep32(a, x, y) \\\r\n a = (q31_t) (((q63_t) x * y ) >> 32)\r\n\r\n\r\n#if defined ( __CC_ARM ) //Keil\r\n\r\n//Enter low optimization region - place directly above function definition\r\n #ifdef ARM_MATH_CM4\r\n #define LOW_OPTIMIZATION_ENTER \\\r\n _Pragma (\"push\") \\\r\n _Pragma (\"O1\")\r\n #else\r\n #define LOW_OPTIMIZATION_ENTER \r\n #endif\r\n\r\n//Exit low optimization region - place directly after end of function definition\r\n #ifdef ARM_MATH_CM4\r\n #define LOW_OPTIMIZATION_EXIT \\\r\n _Pragma (\"pop\")\r\n #else\r\n #define LOW_OPTIMIZATION_EXIT \r\n #endif\r\n\r\n//Enter low optimization region - place directly above function definition\r\n #define IAR_ONLY_LOW_OPTIMIZATION_ENTER\r\n\r\n//Exit low optimization region - place directly after end of function definition\r\n #define IAR_ONLY_LOW_OPTIMIZATION_EXIT\r\n\r\n#elif defined(__ICCARM__) //IAR\r\n\r\n//Enter low optimization region - place directly above function definition\r\n #ifdef ARM_MATH_CM4\r\n #define LOW_OPTIMIZATION_ENTER \\\r\n _Pragma (\"optimize=low\")\r\n #else\r\n #define LOW_OPTIMIZATION_ENTER \r\n #endif\r\n\r\n//Exit low optimization region - place directly after end of function definition\r\n #define LOW_OPTIMIZATION_EXIT\r\n\r\n//Enter low optimization region - place directly above function definition\r\n #ifdef ARM_MATH_CM4\r\n #define IAR_ONLY_LOW_OPTIMIZATION_ENTER \\\r\n _Pragma (\"optimize=low\")\r\n #else\r\n #define IAR_ONLY_LOW_OPTIMIZATION_ENTER \r\n #endif\r\n\r\n//Exit low optimization region - place directly after end of function definition\r\n #define IAR_ONLY_LOW_OPTIMIZATION_EXIT\r\n\r\n#elif defined(__GNUC__)\r\n\r\n #define LOW_OPTIMIZATION_ENTER __attribute__(( optimize(\"-O1\") ))\r\n\r\n #define LOW_OPTIMIZATION_EXIT\r\n\r\n #define IAR_ONLY_LOW_OPTIMIZATION_ENTER\r\n\r\n #define IAR_ONLY_LOW_OPTIMIZATION_EXIT\r\n\r\n#elif defined(__CSMC__)\t\t// Cosmic\r\n\r\n#define LOW_OPTIMIZATION_ENTER\r\n#define LOW_OPTIMIZATION_EXIT\r\n#define IAR_ONLY_LOW_OPTIMIZATION_ENTER\r\n#define IAR_ONLY_LOW_OPTIMIZATION_EXIT\r\n\r\n#endif\r\n\r\n\r\n#ifdef\t__cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* _ARM_MATH_H */\r\n\r\n/**\r\n *\r\n * End of file.\r\n */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cm0.h", "content": "/**************************************************************************//**\r\n * @file core_cm0.h\r\n * @brief CMSIS Cortex-M0 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CM0_H_GENERIC\r\n#define __CORE_CM0_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup Cortex_M0\r\n @{\r\n */\r\n\r\n/* CMSIS CM0 definitions */\r\n#define __CM0_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __CM0_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __CM0_CMSIS_VERSION ((__CM0_CMSIS_VERSION_MAIN << 16) | \\\r\n __CM0_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0x00) /*!< Cortex-M Core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI__VFP_SUPPORT____\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0_H_DEPENDANT\r\n#define __CORE_CM0_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0_REV\r\n #define __CM0_REV 0x0000\r\n #warning \"__CM0_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group Cortex_M0 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[1]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31];\r\n __IO uint32_t ICER[1]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31];\r\n __IO uint32_t ISPR[1]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31];\r\n __IO uint32_t ICPR[1]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31];\r\n uint32_t RESERVED4[64];\r\n __IO uint32_t IP[8]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IO uint32_t SHP[2]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0 Core Debug Registers (DCB registers, SHCSR, and DFSR)\r\n are only accessible over DAP and not via processor. Therefore\r\n they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M0 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/* Interrupt Priorities are WORD accessible only under ARMv6M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( (((uint32_t)(IRQn) ) & 0x03) * 8 )\r\n#define _SHP_IDX(IRQn) ( ((((uint32_t)(IRQn) & 0x0F)-8) >> 2) )\r\n#define _IP_IDX(IRQn) ( ((uint32_t)(IRQn) >> 2) )\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[0] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0));\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[_SHP_IDX(IRQn)] = (SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n else {\r\n NVIC->IP[_IP_IDX(IRQn)] = (NVIC->IP[_IP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M0 system interrupts */\r\n else {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cm0plus.h", "content": "/**************************************************************************//**\r\n * @file core_cm0plus.h\r\n * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CM0PLUS_H_GENERIC\r\n#define __CORE_CM0PLUS_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup Cortex-M0+\r\n @{\r\n */\r\n\r\n/* CMSIS CM0P definitions */\r\n#define __CM0PLUS_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __CM0PLUS_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16) | \\\r\n __CM0PLUS_CMSIS_VERSION_SUB) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0x00) /*!< Cortex-M Core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI__VFP_SUPPORT____\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0PLUS_H_DEPENDANT\r\n#define __CORE_CM0PLUS_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0PLUS_REV\r\n #define __CM0PLUS_REV 0x0000\r\n #warning \"__CM0PLUS_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group Cortex-M0+ */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[1]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31];\r\n __IO uint32_t ICER[1]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31];\r\n __IO uint32_t ISPR[1]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31];\r\n __IO uint32_t ICPR[1]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31];\r\n uint32_t RESERVED4[64];\r\n __IO uint32_t IP[8]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if (__VTOR_PRESENT == 1)\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IO uint32_t SHP[2]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if (__VTOR_PRESENT == 1)\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 8 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 8 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR)\r\n are only accessible over DAP and not via processor. Therefore\r\n they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M0+ Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/* Interrupt Priorities are WORD accessible only under ARMv6M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( (((uint32_t)(IRQn) ) & 0x03) * 8 )\r\n#define _SHP_IDX(IRQn) ( ((((uint32_t)(IRQn) & 0x0F)-8) >> 2) )\r\n#define _IP_IDX(IRQn) ( ((uint32_t)(IRQn) >> 2) )\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[0] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0));\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[_SHP_IDX(IRQn)] = (SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n else {\r\n NVIC->IP[_IP_IDX(IRQn)] = (NVIC->IP[_IP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M0 system interrupts */\r\n else {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cm3.h", "content": "/**************************************************************************//**\r\n * @file core_cm3.h\r\n * @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CM3_H_GENERIC\r\n#define __CORE_CM3_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup Cortex_M3\r\n @{\r\n */\r\n\r\n/* CMSIS CM3 definitions */\r\n#define __CM3_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __CM3_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16) | \\\r\n __CM3_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0x03) /*!< Cortex-M Core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI__VFP_SUPPORT____\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM3_H_DEPENDANT\r\n#define __CORE_CM3_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM3_REV\r\n #define __CM3_REV 0x0200\r\n #warning \"__CM3_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 4\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group Cortex_M3 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[8]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24];\r\n __IO uint32_t ICER[8]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24];\r\n __IO uint32_t ISPR[8]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24];\r\n __IO uint32_t ICPR[8]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24];\r\n __IO uint32_t IABR[8]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56];\r\n __IO uint8_t IP[240]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644];\r\n __O uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0 /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL << NVIC_STIR_INTID_Pos) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IO uint8_t SHP[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IO uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IO uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IO uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IO uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IO uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IO uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __I uint32_t PFR[2]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __I uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __I uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __I uint32_t MMFR[4]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __I uint32_t ISAR[5]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5];\r\n __IO uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11 /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#if (__CM3_REV < 0x0201) /* core r2p1 */\r\n#define SCB_VTOR_TBLBASE_Pos 29 /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#else\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8 /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0 /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL << SCB_AIRCR_VECTRESET_Pos) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8 /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4 /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1 /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0 /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL << SCB_CCR_NONBASETHRDENA_Pos) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18 /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17 /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16 /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14 /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13 /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12 /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11 /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10 /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8 /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7 /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3 /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1 /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0 /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL << SCB_SHCSR_MEMFAULTACT_Pos) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Registers Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16 /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8 /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0 /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL << SCB_CFSR_MEMFAULTSR_Pos) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* SCB Hard Fault Status Registers Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31 /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30 /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1 /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4 /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3 /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2 /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1 /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0 /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL << SCB_DFSR_HALTED_Pos) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __I uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n#if ((defined __CM3_REV) && (__CM3_REV >= 0x200))\r\n __IO uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n#else\r\n uint32_t RESERVED1[1];\r\n#endif\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0 /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL << SCnSCB_ICTR_INTLINESNUM_Pos) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2 /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1 /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0 /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL << SCnSCB_ACTLR_DISMCYCINT_Pos) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __O union\r\n {\r\n __O uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __O uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __O uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864];\r\n __IO uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15];\r\n __IO uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15];\r\n __IO uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29];\r\n __O uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __I uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IO uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43];\r\n __O uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __I uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6];\r\n __I uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __I uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __I uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __I uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __I uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __I uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __I uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __I uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __I uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __I uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __I uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __I uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0 /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL << ITM_TPR_PRIVMASK_Pos) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23 /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16 /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10 /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8 /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4 /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3 /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2 /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1 /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0 /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL << ITM_TCR_ITMENA_Pos) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0 /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL << ITM_IWR_ATVALIDM_Pos) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0 /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL << ITM_IRR_ATREADYM_Pos) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0 /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL << ITM_IMCR_INTEGRATION_Pos) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2 /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1 /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0 /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL << ITM_LSR_Present_Pos) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IO uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IO uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IO uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IO uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IO uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IO uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __I uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IO uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IO uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IO uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IO uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IO uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1];\r\n __IO uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IO uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IO uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1];\r\n __IO uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IO uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IO uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28 /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27 /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26 /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25 /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24 /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22 /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21 /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20 /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19 /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18 /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17 /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16 /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12 /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10 /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9 /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5 /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1 /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0 /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL << DWT_CTRL_CYCCNTENA_Pos) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0 /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL << DWT_CPICNT_CPICNT_Pos) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0 /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL << DWT_EXCCNT_EXCCNT_Pos) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0 /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL << DWT_SLEEPCNT_SLEEPCNT_Pos) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0 /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL << DWT_LSUCNT_LSUCNT_Pos) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0 /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL << DWT_FOLDCNT_FOLDCNT_Pos) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0 /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL << DWT_MASK_MASK_Pos) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24 /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16 /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12 /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10 /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9 /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8 /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7 /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5 /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0 /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL << DWT_FUNCTION_FUNCTION_Pos) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IO uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2];\r\n __IO uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55];\r\n __IO uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131];\r\n __I uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IO uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __I uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759];\r\n __I uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __I uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __I uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1];\r\n __I uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __I uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IO uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39];\r\n __IO uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IO uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8];\r\n __I uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __I uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0 /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL << TPI_ACPR_PRESCALER_Pos) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0 /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL << TPI_SPPR_TXMODE_Pos) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3 /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2 /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1 /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0 /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL << TPI_FFSR_FlInProg_Pos) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8 /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1 /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0 /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL << TPI_TRIGGER_TRIGGER_Pos) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29 /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27 /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26 /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24 /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16 /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8 /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0 /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL << TPI_FIFO0_ETM0_Pos) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0 /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL << TPI_ITATBCTR2_ATREADY_Pos) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29 /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27 /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26 /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24 /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16 /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8 /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0 /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL << TPI_FIFO1_ITM0_Pos) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0 /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL << TPI_ITATBCTR0_ATREADY_Pos) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0 /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL << TPI_ITCTRL_Mode_Pos) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11 /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10 /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9 /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6 /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5 /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0 /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL << TPI_DEVID_NrTraceInput_Pos) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 0 /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL << TPI_DEVTYPE_SubType_Pos) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 4 /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IO uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IO uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IO uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 5 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __O uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IO uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IO uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16 /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25 /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24 /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19 /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18 /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17 /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16 /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5 /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3 /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2 /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1 /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0 /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL << CoreDebug_DHCSR_C_DEBUGEN_Pos) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16 /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0 /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL << CoreDebug_DCRSR_REGSEL_Pos) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24 /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19 /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18 /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17 /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16 /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10 /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9 /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8 /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7 /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6 /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5 /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4 /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0 /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL << CoreDebug_DEMCR_VC_CORERESET_Pos) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M3 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/** \\brief Set Priority Grouping\r\n\r\n The function sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8)); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/** \\brief Get Priority Grouping\r\n\r\n The function reads the priority grouping field from the NVIC Interrupt Controller.\r\n\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos); /* read priority grouping field */\r\n}\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* enable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* disable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if pending else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* set interrupt pending */\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Active Interrupt\r\n\r\n The function reads the active register in NVIC and returns the active bit.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n return((uint32_t)((NVIC->IABR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if active else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */\r\n else {\r\n NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for device specific Interrupts */\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M system interrupts */\r\n else {\r\n return((uint32_t)(NVIC->IP[(uint32_t)(IRQn)] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief Encode Priority\r\n\r\n The function encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n return (\r\n ((PreemptPriority & ((1 << (PreemptPriorityBits)) - 1)) << SubPriorityBits) |\r\n ((SubPriority & ((1 << (SubPriorityBits )) - 1)))\r\n );\r\n}\r\n\r\n\r\n/** \\brief Decode Priority\r\n\r\n The function decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & ((1 << (PreemptPriorityBits)) - 1);\r\n *pSubPriority = (Priority ) & ((1 << (SubPriorityBits )) - 1);\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY 0x5AA55AA5 /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/** \\brief ITM Send Character\r\n\r\n The function transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n\r\n \\param [in] ch Character to transmit.\r\n\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if ((ITM->TCR & ITM_TCR_ITMENA_Msk) && /* ITM enabled */\r\n (ITM->TER & (1UL << 0) ) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0].u32 == 0);\r\n ITM->PORT[0].u8 = (uint8_t) ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Receive Character\r\n\r\n The function inputs a character via the external variable \\ref ITM_RxBuffer.\r\n\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void) {\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY) {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Check Character\r\n\r\n The function checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void) {\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY) {\r\n return (0); /* no character available */\r\n } else {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cm4.h", "content": "/**************************************************************************//**\r\n * @file core_cm4.h\r\n * @brief CMSIS Cortex-M4 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CM4_H_GENERIC\r\n#define __CORE_CM4_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup Cortex_M4\r\n @{\r\n */\r\n\r\n/* CMSIS CM4 definitions */\r\n#define __CM4_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __CM4_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __CM4_CMSIS_VERSION ((__CM4_CMSIS_VERSION_MAIN << 16) | \\\r\n __CM4_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0x04) /*!< Cortex-M Core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n#include /* Compiler specific SIMD Intrinsics */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM4_H_DEPENDANT\r\n#define __CORE_CM4_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM4_REV\r\n #define __CM4_REV 0x0000\r\n #warning \"__CM4_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 4\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group Cortex_M4 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[8]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24];\r\n __IO uint32_t ICER[8]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24];\r\n __IO uint32_t ISPR[8]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24];\r\n __IO uint32_t ICPR[8]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24];\r\n __IO uint32_t IABR[8]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56];\r\n __IO uint8_t IP[240]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644];\r\n __O uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0 /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL << NVIC_STIR_INTID_Pos) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IO uint8_t SHP[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IO uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IO uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IO uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IO uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IO uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IO uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __I uint32_t PFR[2]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __I uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __I uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __I uint32_t MMFR[4]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __I uint32_t ISAR[5]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5];\r\n __IO uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11 /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8 /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0 /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL << SCB_AIRCR_VECTRESET_Pos) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8 /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4 /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1 /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0 /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL << SCB_CCR_NONBASETHRDENA_Pos) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18 /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17 /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16 /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14 /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13 /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12 /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11 /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10 /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8 /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7 /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3 /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1 /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0 /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL << SCB_SHCSR_MEMFAULTACT_Pos) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Registers Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16 /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8 /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0 /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL << SCB_CFSR_MEMFAULTSR_Pos) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* SCB Hard Fault Status Registers Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31 /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30 /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1 /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4 /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3 /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2 /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1 /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0 /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL << SCB_DFSR_HALTED_Pos) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __I uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IO uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0 /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL << SCnSCB_ICTR_INTLINESNUM_Pos) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9 /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8 /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2 /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1 /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0 /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL << SCnSCB_ACTLR_DISMCYCINT_Pos) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __O union\r\n {\r\n __O uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __O uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __O uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864];\r\n __IO uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15];\r\n __IO uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15];\r\n __IO uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29];\r\n __O uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __I uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IO uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43];\r\n __O uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __I uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6];\r\n __I uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __I uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __I uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __I uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __I uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __I uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __I uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __I uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __I uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __I uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __I uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __I uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0 /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL << ITM_TPR_PRIVMASK_Pos) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23 /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16 /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10 /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8 /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4 /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3 /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2 /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1 /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0 /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL << ITM_TCR_ITMENA_Pos) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0 /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL << ITM_IWR_ATVALIDM_Pos) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0 /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL << ITM_IRR_ATREADYM_Pos) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0 /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL << ITM_IMCR_INTEGRATION_Pos) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2 /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1 /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0 /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL << ITM_LSR_Present_Pos) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IO uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IO uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IO uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IO uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IO uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IO uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __I uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IO uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IO uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IO uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IO uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IO uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1];\r\n __IO uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IO uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IO uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1];\r\n __IO uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IO uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IO uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28 /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27 /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26 /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25 /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24 /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22 /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21 /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20 /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19 /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18 /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17 /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16 /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12 /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10 /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9 /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5 /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1 /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0 /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL << DWT_CTRL_CYCCNTENA_Pos) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0 /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL << DWT_CPICNT_CPICNT_Pos) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0 /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL << DWT_EXCCNT_EXCCNT_Pos) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0 /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL << DWT_SLEEPCNT_SLEEPCNT_Pos) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0 /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL << DWT_LSUCNT_LSUCNT_Pos) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0 /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL << DWT_FOLDCNT_FOLDCNT_Pos) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0 /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL << DWT_MASK_MASK_Pos) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24 /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16 /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12 /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10 /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9 /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8 /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7 /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5 /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0 /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL << DWT_FUNCTION_FUNCTION_Pos) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IO uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2];\r\n __IO uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55];\r\n __IO uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131];\r\n __I uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IO uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __I uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759];\r\n __I uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __I uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __I uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1];\r\n __I uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __I uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IO uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39];\r\n __IO uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IO uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8];\r\n __I uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __I uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0 /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL << TPI_ACPR_PRESCALER_Pos) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0 /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL << TPI_SPPR_TXMODE_Pos) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3 /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2 /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1 /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0 /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL << TPI_FFSR_FlInProg_Pos) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8 /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1 /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0 /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL << TPI_TRIGGER_TRIGGER_Pos) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29 /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27 /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26 /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24 /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16 /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8 /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0 /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL << TPI_FIFO0_ETM0_Pos) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0 /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL << TPI_ITATBCTR2_ATREADY_Pos) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29 /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27 /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26 /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24 /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16 /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8 /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0 /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL << TPI_FIFO1_ITM0_Pos) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0 /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL << TPI_ITATBCTR0_ATREADY_Pos) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0 /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL << TPI_ITCTRL_Mode_Pos) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11 /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10 /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9 /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6 /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5 /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0 /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL << TPI_DEVID_NrTraceInput_Pos) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 0 /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL << TPI_DEVTYPE_SubType_Pos) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 4 /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IO uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IO uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IO uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 5 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if (__FPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IO uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IO uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __I uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __I uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register */\r\n#define FPU_FPCCR_ASPEN_Pos 31 /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30 /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8 /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6 /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5 /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4 /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3 /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1 /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0 /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL << FPU_FPCCR_LSPACT_Pos) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register */\r\n#define FPU_FPCAR_ADDRESS_Pos 3 /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register */\r\n#define FPU_FPDSCR_AHP_Pos 26 /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25 /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24 /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22 /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28 /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24 /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20 /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16 /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12 /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8 /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4 /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0 /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL << FPU_MVFR0_A_SIMD_registers_Pos) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28 /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24 /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4 /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0 /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL << FPU_MVFR1_FtZ_mode_Pos) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __O uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IO uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IO uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16 /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25 /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24 /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19 /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18 /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17 /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16 /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5 /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3 /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2 /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1 /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0 /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL << CoreDebug_DHCSR_C_DEBUGEN_Pos) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16 /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0 /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL << CoreDebug_DCRSR_REGSEL_Pos) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24 /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19 /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18 /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17 /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16 /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10 /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9 /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8 /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7 /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6 /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5 /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4 /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0 /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL << CoreDebug_DEMCR_VC_CORERESET_Pos) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M4 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#if (__FPU_PRESENT == 1)\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/** \\brief Set Priority Grouping\r\n\r\n The function sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8)); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/** \\brief Get Priority Grouping\r\n\r\n The function reads the priority grouping field from the NVIC Interrupt Controller.\r\n\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos); /* read priority grouping field */\r\n}\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n/* NVIC->ISER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); enable interrupt */\r\n NVIC->ISER[(uint32_t)((int32_t)IRQn) >> 5] = (uint32_t)(1 << ((uint32_t)((int32_t)IRQn) & (uint32_t)0x1F)); /* enable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* disable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if pending else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* set interrupt pending */\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Active Interrupt\r\n\r\n The function reads the active register in NVIC and returns the active bit.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n return((uint32_t)((NVIC->IABR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if active else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */\r\n else {\r\n NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for device specific Interrupts */\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M system interrupts */\r\n else {\r\n return((uint32_t)(NVIC->IP[(uint32_t)(IRQn)] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief Encode Priority\r\n\r\n The function encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n return (\r\n ((PreemptPriority & ((1 << (PreemptPriorityBits)) - 1)) << SubPriorityBits) |\r\n ((SubPriority & ((1 << (SubPriorityBits )) - 1)))\r\n );\r\n}\r\n\r\n\r\n/** \\brief Decode Priority\r\n\r\n The function decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & ((1 << (PreemptPriorityBits)) - 1);\r\n *pSubPriority = (Priority ) & ((1 << (SubPriorityBits )) - 1);\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY 0x5AA55AA5 /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/** \\brief ITM Send Character\r\n\r\n The function transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n\r\n \\param [in] ch Character to transmit.\r\n\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if ((ITM->TCR & ITM_TCR_ITMENA_Msk) && /* ITM enabled */\r\n (ITM->TER & (1UL << 0) ) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0].u32 == 0);\r\n ITM->PORT[0].u8 = (uint8_t) ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Receive Character\r\n\r\n The function inputs a character via the external variable \\ref ITM_RxBuffer.\r\n\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void) {\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY) {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Check Character\r\n\r\n The function checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void) {\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY) {\r\n return (0); /* no character available */\r\n } else {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cm7.h", "content": "/**************************************************************************//**\r\n * @file core_cm7.h\r\n * @brief CMSIS Cortex-M7 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 01. September 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CM7_H_GENERIC\r\n#define __CORE_CM7_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup Cortex_M7\r\n @{\r\n */\r\n\r\n/* CMSIS CM7 definitions */\r\n#define __CM7_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __CM7_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __CM7_CMSIS_VERSION ((__CM7_CMSIS_VERSION_MAIN << 16) | \\\r\n __CM7_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0x07) /*!< Cortex-M Core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #if (__FPU_PRESENT == 1)\r\n #define __FPU_USED 1\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0\r\n #endif\r\n #else\r\n #define __FPU_USED 0\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n#include /* Compiler specific SIMD Intrinsics */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM7_H_DEPENDANT\r\n#define __CORE_CM7_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM7_REV\r\n #define __CM7_REV 0x0000\r\n #warning \"__CM7_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ICACHE_PRESENT\r\n #define __ICACHE_PRESENT 0\r\n #warning \"__ICACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DCACHE_PRESENT\r\n #define __DCACHE_PRESENT 0\r\n #warning \"__DCACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DTCM_PRESENT\r\n #define __DTCM_PRESENT 0\r\n #warning \"__DTCM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group Cortex_M7 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x07)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x07)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[8]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24];\r\n __IO uint32_t ICER[8]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24];\r\n __IO uint32_t ISPR[8]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24];\r\n __IO uint32_t ICPR[8]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24];\r\n __IO uint32_t IABR[8]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56];\r\n __IO uint8_t IP[240]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644];\r\n __O uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0 /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL << NVIC_STIR_INTID_Pos) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IO uint8_t SHPR[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IO uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IO uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IO uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IO uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IO uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IO uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __I uint32_t ID_PFR[2]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __I uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __I uint32_t ID_AFR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __I uint32_t ID_MFR[4]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __I uint32_t ID_ISAR[5]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[1];\r\n __I uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __I uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __I uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IO uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IO uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED3[93];\r\n __O uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15];\r\n __I uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __I uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __I uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 1 */\r\n uint32_t RESERVED5[1];\r\n __O uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1];\r\n __O uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __O uint32_t DCIMVAU; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __O uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __O uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __O uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __O uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __O uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __O uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6];\r\n __IO uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IO uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IO uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IO uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IO uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1];\r\n __IO uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11 /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8 /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0 /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL << SCB_AIRCR_VECTRESET_Pos) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18 /*!< SCB CCR: Branch prediction enable bit Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: Branch prediction enable bit Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17 /*!< SCB CCR: Instruction cache enable bit Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: Instruction cache enable bit Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16 /*!< SCB CCR: Cache enable bit Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: Cache enable bit Mask */\r\n\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8 /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4 /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1 /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0 /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL << SCB_CCR_NONBASETHRDENA_Pos) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18 /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17 /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16 /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14 /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13 /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12 /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11 /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10 /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8 /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7 /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3 /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1 /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0 /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL << SCB_SHCSR_MEMFAULTACT_Pos) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Registers Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16 /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8 /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0 /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL << SCB_CFSR_MEMFAULTSR_Pos) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* SCB Hard Fault Status Registers Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31 /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30 /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1 /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4 /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3 /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2 /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1 /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0 /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL << SCB_DFSR_HALTED_Pos) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* Cache Level ID register */\r\n#define SCB_CLIDR_LOUU_Pos 27 /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24 /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_FORMAT_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* Cache Type register */\r\n#define SCB_CTR_FORMAT_Pos 29 /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24 /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20 /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16 /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0 /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL << SCB_CTR_IMINLINE_Pos) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* Cache Size ID Register */\r\n#define SCB_CCSIDR_WT_Pos 31 /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (7UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30 /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (7UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29 /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (7UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28 /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (7UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13 /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3 /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0 /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL << SCB_CCSIDR_LINESIZE_Pos) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* Cache Size Selection Register */\r\n#define SCB_CSSELR_LEVEL_Pos 0 /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (1UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0 /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL << SCB_CSSELR_IND_Pos) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register */\r\n#define SCB_STIR_INTID_Pos 0 /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL << SCB_STIR_INTID_Pos) /*!< SCB STIR: INTID Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register*/\r\n#define SCB_ITCMCR_SZ_Pos 3 /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2 /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1FFUL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1 /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1FFUL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0 /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1FFUL << SCB_ITCMCR_EN_Pos) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Registers */\r\n#define SCB_DTCMCR_SZ_Pos 3 /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2 /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1 /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0 /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL << SCB_DTCMCR_EN_Pos) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register */\r\n#define SCB_AHBPCR_SZ_Pos 1 /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0 /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL << SCB_AHBPCR_EN_Pos) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register */\r\n#define SCB_CACR_FORCEWT_Pos 2 /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1 /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0 /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL << SCB_CACR_SIWT_Pos) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS control register */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11 /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2 /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0 /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL << SCB_AHBPCR_CTL_Pos) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8 /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4 /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3 /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2 /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1 /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0 /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL << SCB_ABFSR_ITCM_Pos) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __I uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IO uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0 /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL << SCnSCB_ICTR_INTLINESNUM_Pos) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Pos 12 /*!< ACTLR: DISITMATBFLUSH Position */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Msk (1UL << SCnSCB_ACTLR_DISITMATBFLUSH_Pos) /*!< ACTLR: DISITMATBFLUSH Mask */\r\n\r\n#define SCnSCB_ACTLR_DISRAMODE_Pos 11 /*!< ACTLR: DISRAMODE Position */\r\n#define SCnSCB_ACTLR_DISRAMODE_Msk (1UL << SCnSCB_ACTLR_DISRAMODE_Pos) /*!< ACTLR: DISRAMODE Mask */\r\n\r\n#define SCnSCB_ACTLR_FPEXCODIS_Pos 10 /*!< ACTLR: FPEXCODIS Position */\r\n#define SCnSCB_ACTLR_FPEXCODIS_Msk (1UL << SCnSCB_ACTLR_FPEXCODIS_Pos) /*!< ACTLR: FPEXCODIS Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2 /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0 /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL << SCnSCB_ACTLR_DISMCYCINT_Pos) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __O union\r\n {\r\n __O uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __O uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __O uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864];\r\n __IO uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15];\r\n __IO uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15];\r\n __IO uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29];\r\n __O uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __I uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IO uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43];\r\n __O uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __I uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6];\r\n __I uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __I uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __I uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __I uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __I uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __I uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __I uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __I uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __I uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __I uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __I uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __I uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0 /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL << ITM_TPR_PRIVMASK_Pos) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23 /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16 /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10 /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8 /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4 /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3 /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2 /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1 /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0 /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL << ITM_TCR_ITMENA_Pos) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0 /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL << ITM_IWR_ATVALIDM_Pos) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0 /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL << ITM_IRR_ATREADYM_Pos) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0 /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL << ITM_IMCR_INTEGRATION_Pos) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2 /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1 /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0 /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL << ITM_LSR_Present_Pos) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IO uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IO uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IO uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IO uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IO uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IO uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __I uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IO uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IO uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IO uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IO uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IO uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1];\r\n __IO uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IO uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IO uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1];\r\n __IO uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IO uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IO uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED3[981];\r\n __O uint32_t LAR; /*!< Offset: 0xFB0 ( W) Lock Access Register */\r\n __I uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28 /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27 /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26 /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25 /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24 /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22 /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21 /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20 /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19 /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18 /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17 /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16 /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12 /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10 /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9 /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5 /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1 /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0 /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL << DWT_CTRL_CYCCNTENA_Pos) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0 /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL << DWT_CPICNT_CPICNT_Pos) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0 /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL << DWT_EXCCNT_EXCCNT_Pos) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0 /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL << DWT_SLEEPCNT_SLEEPCNT_Pos) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0 /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL << DWT_LSUCNT_LSUCNT_Pos) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0 /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL << DWT_FOLDCNT_FOLDCNT_Pos) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0 /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL << DWT_MASK_MASK_Pos) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24 /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16 /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12 /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10 /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9 /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8 /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7 /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5 /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0 /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL << DWT_FUNCTION_FUNCTION_Pos) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IO uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2];\r\n __IO uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55];\r\n __IO uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131];\r\n __I uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IO uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __I uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759];\r\n __I uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __I uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __I uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1];\r\n __I uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __I uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IO uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39];\r\n __IO uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IO uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8];\r\n __I uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __I uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0 /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL << TPI_ACPR_PRESCALER_Pos) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0 /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL << TPI_SPPR_TXMODE_Pos) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3 /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2 /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1 /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0 /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL << TPI_FFSR_FlInProg_Pos) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8 /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1 /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0 /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL << TPI_TRIGGER_TRIGGER_Pos) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29 /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27 /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26 /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24 /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16 /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8 /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0 /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL << TPI_FIFO0_ETM0_Pos) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0 /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL << TPI_ITATBCTR2_ATREADY_Pos) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29 /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27 /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26 /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24 /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16 /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8 /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0 /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL << TPI_FIFO1_ITM0_Pos) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0 /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL << TPI_ITATBCTR0_ATREADY_Pos) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0 /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL << TPI_ITCTRL_Mode_Pos) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11 /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10 /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9 /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6 /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5 /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0 /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL << TPI_DEVID_NrTraceInput_Pos) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 0 /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL << TPI_DEVTYPE_SubType_Pos) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 4 /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IO uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IO uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IO uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 5 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if (__FPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IO uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IO uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __I uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __I uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __I uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register */\r\n#define FPU_FPCCR_ASPEN_Pos 31 /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30 /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8 /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6 /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5 /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4 /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3 /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1 /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0 /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL << FPU_FPCCR_LSPACT_Pos) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register */\r\n#define FPU_FPCAR_ADDRESS_Pos 3 /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register */\r\n#define FPU_FPDSCR_AHP_Pos 26 /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25 /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24 /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22 /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28 /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24 /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20 /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16 /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12 /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8 /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4 /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0 /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL << FPU_MVFR0_A_SIMD_registers_Pos) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28 /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24 /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4 /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0 /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL << FPU_MVFR1_FtZ_mode_Pos) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __O uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IO uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IO uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16 /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25 /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24 /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19 /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18 /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17 /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16 /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5 /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3 /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2 /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1 /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0 /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL << CoreDebug_DHCSR_C_DEBUGEN_Pos) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16 /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0 /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL << CoreDebug_DCRSR_REGSEL_Pos) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24 /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19 /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18 /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17 /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16 /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10 /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9 /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8 /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7 /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6 /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5 /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4 /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0 /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL << CoreDebug_DEMCR_VC_CORERESET_Pos) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M4 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#if (__FPU_PRESENT == 1)\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/** \\brief Set Priority Grouping\r\n\r\n The function sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8)); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/** \\brief Get Priority Grouping\r\n\r\n The function reads the priority grouping field from the NVIC Interrupt Controller.\r\n\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos); /* read priority grouping field */\r\n}\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n/* NVIC->ISER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); enable interrupt */\r\n NVIC->ISER[(uint32_t)((int32_t)IRQn) >> 5] = (uint32_t)(1 << ((uint32_t)((int32_t)IRQn) & (uint32_t)0x1F)); /* enable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* disable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if pending else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* set interrupt pending */\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Active Interrupt\r\n\r\n The function reads the active register in NVIC and returns the active bit.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n return((uint32_t)((NVIC->IABR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if active else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHPR[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */\r\n else {\r\n NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for device specific Interrupts */\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(SCB->SHPR[((uint32_t)(IRQn) & 0xF)-4] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M system interrupts */\r\n else {\r\n return((uint32_t)(NVIC->IP[(uint32_t)(IRQn)] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief Encode Priority\r\n\r\n The function encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n return (\r\n ((PreemptPriority & ((1 << (PreemptPriorityBits)) - 1)) << SubPriorityBits) |\r\n ((SubPriority & ((1 << (SubPriorityBits )) - 1)))\r\n );\r\n}\r\n\r\n\r\n/** \\brief Decode Priority\r\n\r\n The function decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & ((1 << (PreemptPriorityBits)) - 1);\r\n *pSubPriority = (Priority ) & ((1 << (SubPriorityBits )) - 1);\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## Cache functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_CacheFunctions Cache Functions\r\n \\brief Functions that configure Instruction and Data cache.\r\n @{\r\n */\r\n\r\n/* Cache Size ID Register Macros */\r\n#define CCSIDR_WAYS(x) (((x) & SCB_CCSIDR_ASSOCIATIVITY_Msk) >> SCB_CCSIDR_ASSOCIATIVITY_Pos)\r\n#define CCSIDR_SETS(x) (((x) & SCB_CCSIDR_NUMSETS_Msk ) >> SCB_CCSIDR_NUMSETS_Pos )\r\n#define CCSIDR_LSSHIFT(x) (((x) & SCB_CCSIDR_LINESIZE_Msk ) >> SCB_CCSIDR_LINESIZE_Pos )\r\n\r\n\r\n/** \\brief Enable I-Cache\r\n\r\n The function turns on I-Cache\r\n */\r\n__STATIC_INLINE void SCB_EnableICache(void)\r\n{\r\n #if (__ICACHE_PRESENT == 1)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0; // invalidate I-Cache\r\n SCB->CCR |= SCB_CCR_IC_Msk; // enable I-Cache\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Disable I-Cache\r\n\r\n The function turns off I-Cache\r\n */\r\n__STATIC_INLINE void SCB_DisableICache(void)\r\n{\r\n #if (__ICACHE_PRESENT == 1)\r\n __DSB();\r\n __ISB();\r\n SCB->CCR &= ~SCB_CCR_IC_Msk; // disable I-Cache\r\n SCB->ICIALLU = 0; // invalidate I-Cache\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Invalidate I-Cache\r\n\r\n The function invalidates I-Cache\r\n */\r\n__STATIC_INLINE void SCB_InvalidateICache(void)\r\n{\r\n #if (__ICACHE_PRESENT == 1)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0;\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Enable D-Cache\r\n\r\n The function turns on D-Cache\r\n */\r\n__STATIC_INLINE void SCB_EnableDCache(void)\r\n{\r\n #if (__DCACHE_PRESENT == 1)\r\n uint32_t ccsidr, sshift, wshift, sw;\r\n uint32_t sets, ways;\r\n\r\n ccsidr = SCB->CCSIDR;\r\n sets = CCSIDR_SETS(ccsidr);\r\n sshift = CCSIDR_LSSHIFT(ccsidr) + 4;\r\n ways = CCSIDR_WAYS(ccsidr);\r\n wshift = __CLZ(ways) & 0x1f;\r\n\r\n __DSB();\r\n\r\n do { // invalidate D-Cache\r\n int32_t tmpways = ways;\r\n do {\r\n sw = ((tmpways << wshift) | (sets << sshift));\r\n SCB->DCISW = sw;\r\n } while(tmpways--);\r\n } while(sets--);\r\n __DSB();\r\n\r\n SCB->CCR |= SCB_CCR_DC_Msk; // enable D-Cache\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Disable D-Cache\r\n\r\n The function turns off D-Cache\r\n */\r\n__STATIC_INLINE void SCB_DisableDCache(void)\r\n{\r\n #if (__DCACHE_PRESENT == 1)\r\n uint32_t ccsidr, sshift, wshift, sw;\r\n uint32_t sets, ways;\r\n\r\n ccsidr = SCB->CCSIDR;\r\n sets = CCSIDR_SETS(ccsidr);\r\n sshift = CCSIDR_LSSHIFT(ccsidr) + 4;\r\n ways = CCSIDR_WAYS(ccsidr);\r\n wshift = __CLZ(ways) & 0x1f;\r\n\r\n __DSB();\r\n\r\n SCB->CCR &= ~SCB_CCR_DC_Msk; // disable D-Cache\r\n\r\n do { // clean & invalidate D-Cache\r\n int32_t tmpways = ways;\r\n do {\r\n sw = ((tmpways << wshift) | (sets << sshift));\r\n SCB->DCCISW = sw;\r\n } while(tmpways--);\r\n } while(sets--);\r\n\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Invalidate D-Cache\r\n\r\n The function invalidates D-Cache\r\n */\r\n__STATIC_INLINE void SCB_InvalidateDCache(void)\r\n{\r\n #if (__DCACHE_PRESENT == 1)\r\n uint32_t ccsidr, sshift, wshift, sw;\r\n uint32_t sets, ways;\r\n\r\n ccsidr = SCB->CCSIDR;\r\n sets = CCSIDR_SETS(ccsidr);\r\n sshift = CCSIDR_LSSHIFT(ccsidr) + 4;\r\n ways = CCSIDR_WAYS(ccsidr);\r\n wshift = __CLZ(ways) & 0x1f;\r\n\r\n __DSB();\r\n\r\n do { // invalidate D-Cache\r\n int32_t tmpways = ways;\r\n do {\r\n sw = ((tmpways << wshift) | (sets << sshift));\r\n SCB->DCISW = sw;\r\n } while(tmpways--);\r\n } while(sets--);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Clean D-Cache\r\n\r\n The function cleans D-Cache\r\n */\r\n__STATIC_INLINE void SCB_CleanDCache(void)\r\n{\r\n #if (__DCACHE_PRESENT == 1)\r\n uint32_t ccsidr, sshift, wshift, sw;\r\n uint32_t sets, ways;\r\n\r\n ccsidr = SCB->CCSIDR;\r\n sets = CCSIDR_SETS(ccsidr);\r\n sshift = CCSIDR_LSSHIFT(ccsidr) + 4;\r\n ways = CCSIDR_WAYS(ccsidr);\r\n wshift = __CLZ(ways) & 0x1f;\r\n\r\n __DSB();\r\n\r\n do { // clean D-Cache\r\n int32_t tmpways = ways;\r\n do {\r\n sw = ((tmpways << wshift) | (sets << sshift));\r\n SCB->DCCSW = sw;\r\n } while(tmpways--);\r\n } while(sets--);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/** \\brief Clean & Invalidate D-Cache\r\n\r\n The function cleans and Invalidates D-Cache\r\n */\r\n__STATIC_INLINE void SCB_CleanInvalidateDCache(void)\r\n{\r\n #if (__DCACHE_PRESENT == 1)\r\n uint32_t ccsidr, sshift, wshift, sw;\r\n uint32_t sets, ways;\r\n\r\n ccsidr = SCB->CCSIDR;\r\n sets = CCSIDR_SETS(ccsidr);\r\n sshift = CCSIDR_LSSHIFT(ccsidr) + 4;\r\n ways = CCSIDR_WAYS(ccsidr);\r\n wshift = __CLZ(ways) & 0x1f;\r\n\r\n __DSB();\r\n\r\n do { // clean & invalidate D-Cache\r\n int32_t tmpways = ways;\r\n do {\r\n sw = ((tmpways << wshift) | (sets << sshift));\r\n SCB->DCCISW = sw;\r\n } while(tmpways--);\r\n } while(sets--);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_CacheFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY 0x5AA55AA5 /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/** \\brief ITM Send Character\r\n\r\n The function transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n\r\n \\param [in] ch Character to transmit.\r\n\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if ((ITM->TCR & ITM_TCR_ITMENA_Msk) && /* ITM enabled */\r\n (ITM->TER & (1UL << 0) ) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0].u32 == 0);\r\n ITM->PORT[0].u8 = (uint8_t) ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Receive Character\r\n\r\n The function inputs a character via the external variable \\ref ITM_RxBuffer.\r\n\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void) {\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY) {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Check Character\r\n\r\n The function checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void) {\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY) {\r\n return (0); /* no character available */\r\n } else {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cmFunc.h", "content": "/**************************************************************************//**\r\n * @file core_cmFunc.h\r\n * @brief CMSIS Cortex-M Core Function Access Header File\r\n * @version V4.00\r\n * @date 28. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#ifndef __CORE_CMFUNC_H\r\n#define __CORE_CMFUNC_H\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n#if defined ( __CC_ARM ) /*------------------RealView Compiler -----------------*/\r\n/* ARM armcc specific functions */\r\n\r\n#if (__ARMCC_VERSION < 400677)\r\n #error \"Please use ARM Compiler Toolchain V4.0.677 or later!\"\r\n#endif\r\n\r\n/* intrinsic void __enable_irq(); */\r\n/* intrinsic void __disable_irq(); */\r\n\r\n/** \\brief Get Control Register\r\n\r\n This function returns the content of the Control Register.\r\n\r\n \\return Control Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_CONTROL(void)\r\n{\r\n register uint32_t __regControl __ASM(\"control\");\r\n return(__regControl);\r\n}\r\n\r\n\r\n/** \\brief Set Control Register\r\n\r\n This function writes the given value to the Control Register.\r\n\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_INLINE void __set_CONTROL(uint32_t control)\r\n{\r\n register uint32_t __regControl __ASM(\"control\");\r\n __regControl = control;\r\n}\r\n\r\n\r\n/** \\brief Get IPSR Register\r\n\r\n This function returns the content of the IPSR Register.\r\n\r\n \\return IPSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_IPSR(void)\r\n{\r\n register uint32_t __regIPSR __ASM(\"ipsr\");\r\n return(__regIPSR);\r\n}\r\n\r\n\r\n/** \\brief Get APSR Register\r\n\r\n This function returns the content of the APSR Register.\r\n\r\n \\return APSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_APSR(void)\r\n{\r\n register uint32_t __regAPSR __ASM(\"apsr\");\r\n return(__regAPSR);\r\n}\r\n\r\n\r\n/** \\brief Get xPSR Register\r\n\r\n This function returns the content of the xPSR Register.\r\n\r\n \\return xPSR Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_xPSR(void)\r\n{\r\n register uint32_t __regXPSR __ASM(\"xpsr\");\r\n return(__regXPSR);\r\n}\r\n\r\n\r\n/** \\brief Get Process Stack Pointer\r\n\r\n This function returns the current value of the Process Stack Pointer (PSP).\r\n\r\n \\return PSP Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_PSP(void)\r\n{\r\n register uint32_t __regProcessStackPointer __ASM(\"psp\");\r\n return(__regProcessStackPointer);\r\n}\r\n\r\n\r\n/** \\brief Set Process Stack Pointer\r\n\r\n This function assigns the given value to the Process Stack Pointer (PSP).\r\n\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_INLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n register uint32_t __regProcessStackPointer __ASM(\"psp\");\r\n __regProcessStackPointer = topOfProcStack;\r\n}\r\n\r\n\r\n/** \\brief Get Main Stack Pointer\r\n\r\n This function returns the current value of the Main Stack Pointer (MSP).\r\n\r\n \\return MSP Register value\r\n */\r\n__STATIC_INLINE uint32_t __get_MSP(void)\r\n{\r\n register uint32_t __regMainStackPointer __ASM(\"msp\");\r\n return(__regMainStackPointer);\r\n}\r\n\r\n\r\n/** \\brief Set Main Stack Pointer\r\n\r\n This function assigns the given value to the Main Stack Pointer (MSP).\r\n\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_INLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n register uint32_t __regMainStackPointer __ASM(\"msp\");\r\n __regMainStackPointer = topOfMainStack;\r\n}\r\n\r\n\r\n/** \\brief Get Priority Mask\r\n\r\n This function returns the current state of the priority mask bit from the Priority Mask Register.\r\n\r\n \\return Priority Mask value\r\n */\r\n__STATIC_INLINE uint32_t __get_PRIMASK(void)\r\n{\r\n register uint32_t __regPriMask __ASM(\"primask\");\r\n return(__regPriMask);\r\n}\r\n\r\n\r\n/** \\brief Set Priority Mask\r\n\r\n This function assigns the given value to the Priority Mask Register.\r\n\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_INLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n register uint32_t __regPriMask __ASM(\"primask\");\r\n __regPriMask = (priMask);\r\n}\r\n\r\n\r\n#if (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300)\r\n\r\n/** \\brief Enable FIQ\r\n\r\n This function enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq\r\n\r\n\r\n/** \\brief Disable FIQ\r\n\r\n This function disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq\r\n\r\n\r\n/** \\brief Get Base Priority\r\n\r\n This function returns the current value of the Base Priority register.\r\n\r\n \\return Base Priority register value\r\n */\r\n__STATIC_INLINE uint32_t __get_BASEPRI(void)\r\n{\r\n register uint32_t __regBasePri __ASM(\"basepri\");\r\n return(__regBasePri);\r\n}\r\n\r\n\r\n/** \\brief Set Base Priority\r\n\r\n This function assigns the given value to the Base Priority register.\r\n\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_INLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n register uint32_t __regBasePri __ASM(\"basepri\");\r\n __regBasePri = (basePri & 0xff);\r\n}\r\n\r\n\r\n/** \\brief Get Fault Mask\r\n\r\n This function returns the current value of the Fault Mask register.\r\n\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_INLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n register uint32_t __regFaultMask __ASM(\"faultmask\");\r\n return(__regFaultMask);\r\n}\r\n\r\n\r\n/** \\brief Set Fault Mask\r\n\r\n This function assigns the given value to the Fault Mask register.\r\n\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_INLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n register uint32_t __regFaultMask __ASM(\"faultmask\");\r\n __regFaultMask = (faultMask & (uint32_t)1);\r\n}\r\n\r\n#endif /* (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300) */\r\n\r\n\r\n#if (__CORTEX_M == 0x04) || (__CORTEX_M == 0x07)\r\n\r\n/** \\brief Get FPSCR\r\n\r\n This function returns the current value of the Floating Point Status/Control register.\r\n\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_INLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n register uint32_t __regfpscr __ASM(\"fpscr\");\r\n return(__regfpscr);\r\n#else\r\n return(0);\r\n#endif\r\n}\r\n\r\n\r\n/** \\brief Set FPSCR\r\n\r\n This function assigns the given value to the Floating Point Status/Control register.\r\n\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_INLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n register uint32_t __regfpscr __ASM(\"fpscr\");\r\n __regfpscr = (fpscr);\r\n#endif\r\n}\r\n\r\n#endif /* (__CORTEX_M == 0x04) || (__CORTEX_M == 0x07) */\r\n\r\n\r\n#elif defined ( __GNUC__ ) /*------------------ GNU Compiler ---------------------*/\r\n/* GNU gcc specific functions */\r\n\r\n/** \\brief Enable IRQ Interrupts\r\n\r\n This function enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_irq(void)\r\n{\r\n __ASM volatile (\"cpsie i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Disable IRQ Interrupts\r\n\r\n This function disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __disable_irq(void)\r\n{\r\n __ASM volatile (\"cpsid i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Get Control Register\r\n\r\n This function returns the content of the Control Register.\r\n\r\n \\return Control Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Control Register\r\n\r\n This function writes the given value to the Control Register.\r\n\r\n \\param [in] control Control Register value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Get IPSR Register\r\n\r\n This function returns the content of the IPSR Register.\r\n\r\n \\return IPSR Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Get APSR Register\r\n\r\n This function returns the content of the APSR Register.\r\n\r\n \\return APSR Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Get xPSR Register\r\n\r\n This function returns the content of the xPSR Register.\r\n\r\n \\return xPSR Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Get Process Stack Pointer\r\n\r\n This function returns the current value of the Process Stack Pointer (PSP).\r\n\r\n \\return PSP Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_PSP(void)\r\n{\r\n register uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\\n\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Process Stack Pointer\r\n\r\n This function assigns the given value to the Process Stack Pointer (PSP).\r\n\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\\n\" : : \"r\" (topOfProcStack) : \"sp\");\r\n}\r\n\r\n\r\n/** \\brief Get Main Stack Pointer\r\n\r\n This function returns the current value of the Main Stack Pointer (MSP).\r\n\r\n \\return MSP Register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_MSP(void)\r\n{\r\n register uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\\n\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Main Stack Pointer\r\n\r\n This function assigns the given value to the Main Stack Pointer (MSP).\r\n\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\\n\" : : \"r\" (topOfMainStack) : \"sp\");\r\n}\r\n\r\n\r\n/** \\brief Get Priority Mask\r\n\r\n This function returns the current state of the priority mask bit from the Priority Mask Register.\r\n\r\n \\return Priority Mask value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Priority Mask\r\n\r\n This function assigns the given value to the Priority Mask Register.\r\n\r\n \\param [in] priMask Priority Mask\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (__CORTEX_M >= 0x03)\r\n\r\n/** \\brief Enable FIQ\r\n\r\n This function enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __enable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsie f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Disable FIQ\r\n\r\n This function disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __disable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsid f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Get Base Priority\r\n\r\n This function returns the current value of the Base Priority register.\r\n\r\n \\return Base Priority register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_max\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Base Priority\r\n\r\n This function assigns the given value to the Base Priority register.\r\n\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_BASEPRI(uint32_t value)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (value) : \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Get Fault Mask\r\n\r\n This function returns the current value of the Fault Mask register.\r\n\r\n \\return Fault Mask register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Set Fault Mask\r\n\r\n This function assigns the given value to the Fault Mask register.\r\n\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n#endif /* (__CORTEX_M >= 0x03) */\r\n\r\n\r\n#if (__CORTEX_M == 0x04) || (__CORTEX_M == 0x07)\r\n\r\n/** \\brief Get FPSCR\r\n\r\n This function returns the current value of the Floating Point Status/Control register.\r\n\r\n \\return Floating Point Status/Control register value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n uint32_t result;\r\n\r\n /* Empty asm statement works as a scheduling barrier */\r\n __ASM volatile (\"\");\r\n __ASM volatile (\"VMRS %0, fpscr\" : \"=r\" (result) );\r\n __ASM volatile (\"\");\r\n return(result);\r\n#else\r\n return(0);\r\n#endif\r\n}\r\n\r\n\r\n/** \\brief Set FPSCR\r\n\r\n This function assigns the given value to the Floating Point Status/Control register.\r\n\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n /* Empty asm statement works as a scheduling barrier */\r\n __ASM volatile (\"\");\r\n __ASM volatile (\"VMSR fpscr, %0\" : : \"r\" (fpscr) : \"vfpcc\");\r\n __ASM volatile (\"\");\r\n#endif\r\n}\r\n\r\n#endif /* (__CORTEX_M == 0x04) || (__CORTEX_M == 0x07) */\r\n\r\n\r\n#elif defined ( __ICCARM__ ) /*------------------ ICC Compiler -------------------*/\r\n/* IAR iccarm specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TMS470__ ) /*---------------- TI CCS Compiler ------------------*/\r\n/* TI CCS specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TASKING__ ) /*------------------ TASKING Compiler --------------*/\r\n/* TASKING carm specific functions */\r\n/*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n\r\n#elif defined ( __CSMC__ ) /*------------------ COSMIC Compiler -------------------*/\r\n/* Cosmic specific functions */\r\n#include \r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n#endif /* __CORE_CMFUNC_H */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cmInstr.h", "content": "/**************************************************************************//**\r\n * @file core_cmInstr.h\r\n * @brief CMSIS Cortex-M Core Instruction Access Header File\r\n * @version V4.00\r\n * @date 28. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#ifndef __CORE_CMINSTR_H\r\n#define __CORE_CMINSTR_H\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n#if defined ( __CC_ARM ) /*------------------RealView Compiler -----------------*/\r\n/* ARM armcc specific functions */\r\n\r\n#if (__ARMCC_VERSION < 400677)\r\n #error \"Please use ARM Compiler Toolchain V4.0.677 or later!\"\r\n#endif\r\n\r\n\r\n/** \\brief No Operation\r\n\r\n No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __nop\r\n\r\n\r\n/** \\brief Wait For Interrupt\r\n\r\n Wait For Interrupt is a hint instruction that suspends execution\r\n until one of a number of events occurs.\r\n */\r\n#define __WFI __wfi\r\n\r\n\r\n/** \\brief Wait For Event\r\n\r\n Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __wfe\r\n\r\n\r\n/** \\brief Send Event\r\n\r\n Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __sev\r\n\r\n\r\n/** \\brief Instruction Synchronization Barrier\r\n\r\n Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or\r\n memory, after the instruction has been completed.\r\n */\r\n#define __ISB() __isb(0xF)\r\n\r\n\r\n/** \\brief Data Synchronization Barrier\r\n\r\n This function acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __dsb(0xF)\r\n\r\n\r\n/** \\brief Data Memory Barrier\r\n\r\n This function ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __dmb(0xF)\r\n\r\n\r\n/** \\brief Reverse byte order (32 bit)\r\n\r\n This function reverses the byte order in integer value.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV __rev\r\n\r\n\r\n/** \\brief Reverse byte order (16 bit)\r\n\r\n This function reverses the byte order in two unsigned short values.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rev16_text\"))) __STATIC_INLINE __ASM uint32_t __REV16(uint32_t value)\r\n{\r\n rev16 r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n/** \\brief Reverse byte order in signed short value\r\n\r\n This function reverses the byte order in a signed short value with sign extension to integer.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".revsh_text\"))) __STATIC_INLINE __ASM int32_t __REVSH(int32_t value)\r\n{\r\n revsh r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/** \\brief Rotate Right in unsigned value (32 bit)\r\n\r\n This function Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n\r\n \\param [in] value Value to rotate\r\n \\param [in] value Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n#define __ROR __ror\r\n\r\n\r\n/** \\brief Breakpoint\r\n\r\n This function causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __breakpoint(value)\r\n\r\n\r\n#if (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300)\r\n\r\n/** \\brief Reverse bit order of value\r\n\r\n This function reverses the bit order of the given value.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __rbit\r\n\r\n\r\n/** \\brief LDR Exclusive (8 bit)\r\n\r\n This function executes a exclusive LDR instruction for 8 bit value.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB(ptr) ((uint8_t ) __ldrex(ptr))\r\n\r\n\r\n/** \\brief LDR Exclusive (16 bit)\r\n\r\n This function executes a exclusive LDR instruction for 16 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH(ptr) ((uint16_t) __ldrex(ptr))\r\n\r\n\r\n/** \\brief LDR Exclusive (32 bit)\r\n\r\n This function executes a exclusive LDR instruction for 32 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW(ptr) ((uint32_t ) __ldrex(ptr))\r\n\r\n\r\n/** \\brief STR Exclusive (8 bit)\r\n\r\n This function executes a exclusive STR instruction for 8 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB(value, ptr) __strex(value, ptr)\r\n\r\n\r\n/** \\brief STR Exclusive (16 bit)\r\n\r\n This function executes a exclusive STR instruction for 16 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH(value, ptr) __strex(value, ptr)\r\n\r\n\r\n/** \\brief STR Exclusive (32 bit)\r\n\r\n This function executes a exclusive STR instruction for 32 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW(value, ptr) __strex(value, ptr)\r\n\r\n\r\n/** \\brief Remove the exclusive lock\r\n\r\n This function removes the exclusive lock which is created by LDREX.\r\n\r\n */\r\n#define __CLREX __clrex\r\n\r\n\r\n/** \\brief Signed Saturate\r\n\r\n This function saturates a signed value.\r\n\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __ssat\r\n\r\n\r\n/** \\brief Unsigned Saturate\r\n\r\n This function saturates an unsigned value.\r\n\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __usat\r\n\r\n\r\n/** \\brief Count leading zeros\r\n\r\n This function counts the number of leading zeros of a data value.\r\n\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ __clz\r\n\r\n\r\n/** \\brief Rotate Right with Extend (32 bit)\r\n\r\n This function moves each bit of a bitstring right by one bit. The carry input is shifted in at the left end of the bitstring.\r\n\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rrx_text\"))) __STATIC_INLINE __ASM uint32_t __RRX(uint32_t value)\r\n{\r\n rrx r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/** \\brief LDRT Unprivileged (8 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 8 bit value.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDRBT(ptr) ((uint8_t ) __ldrt(ptr))\r\n\r\n\r\n/** \\brief LDRT Unprivileged (16 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 16 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDRHT(ptr) ((uint16_t) __ldrt(ptr))\r\n\r\n\r\n/** \\brief LDRT Unprivileged (32 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 32 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDRT(ptr) ((uint32_t ) __ldrt(ptr))\r\n\r\n\r\n/** \\brief STRT Unprivileged (8 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 8 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRBT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/** \\brief STRT Unprivileged (16 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 16 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRHT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/** \\brief STRT Unprivileged (32 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 32 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRT(value, ptr) __strt(value, ptr)\r\n\r\n#endif /* (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300) */\r\n\r\n\r\n#elif defined ( __GNUC__ ) /*------------------ GNU Compiler ---------------------*/\r\n/* GNU gcc specific functions */\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constrant \"l\"\r\n * Otherwise, use general registers, specified by constrant \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/** \\brief No Operation\r\n\r\n No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __NOP(void)\r\n{\r\n __ASM volatile (\"nop\");\r\n}\r\n\r\n\r\n/** \\brief Wait For Interrupt\r\n\r\n Wait For Interrupt is a hint instruction that suspends execution\r\n until one of a number of events occurs.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __WFI(void)\r\n{\r\n __ASM volatile (\"wfi\");\r\n}\r\n\r\n\r\n/** \\brief Wait For Event\r\n\r\n Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __WFE(void)\r\n{\r\n __ASM volatile (\"wfe\");\r\n}\r\n\r\n\r\n/** \\brief Send Event\r\n\r\n Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __SEV(void)\r\n{\r\n __ASM volatile (\"sev\");\r\n}\r\n\r\n\r\n/** \\brief Instruction Synchronization Barrier\r\n\r\n Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or\r\n memory, after the instruction has been completed.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __ISB(void)\r\n{\r\n __ASM volatile (\"isb\");\r\n}\r\n\r\n\r\n/** \\brief Data Synchronization Barrier\r\n\r\n This function acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __DSB(void)\r\n{\r\n __ASM volatile (\"dsb\");\r\n}\r\n\r\n\r\n/** \\brief Data Memory Barrier\r\n\r\n This function ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __DMB(void)\r\n{\r\n __ASM volatile (\"dmb\");\r\n}\r\n\r\n\r\n/** \\brief Reverse byte order (32 bit)\r\n\r\n This function reverses the byte order in integer value.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __REV(uint32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 5)\r\n return __builtin_bswap32(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n#endif\r\n}\r\n\r\n\r\n/** \\brief Reverse byte order (16 bit)\r\n\r\n This function reverses the byte order in two unsigned short values.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __REV16(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev16 %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Reverse byte order in signed short value\r\n\r\n This function reverses the byte order in a signed short value with sign extension to integer.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE int32_t __REVSH(int32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n return (short)__builtin_bswap16(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"revsh %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n#endif\r\n}\r\n\r\n\r\n/** \\brief Rotate Right in unsigned value (32 bit)\r\n\r\n This function Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n\r\n \\param [in] value Value to rotate\r\n \\param [in] value Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n return (op1 >> op2) | (op1 << (32 - op2)); \r\n}\r\n\r\n\r\n/** \\brief Breakpoint\r\n\r\n This function causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n#if (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300)\r\n\r\n/** \\brief Reverse bit order of value\r\n\r\n This function reverses the bit order of the given value.\r\n\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief LDR Exclusive (8 bit)\r\n\r\n This function executes a exclusive LDR instruction for 8 bit value.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint8_t __LDREXB(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexb %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexb %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/** \\brief LDR Exclusive (16 bit)\r\n\r\n This function executes a exclusive LDR instruction for 16 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint16_t __LDREXH(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexh %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexh %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/** \\brief LDR Exclusive (32 bit)\r\n\r\n This function executes a exclusive LDR instruction for 32 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __LDREXW(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrex %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief STR Exclusive (8 bit)\r\n\r\n This function executes a exclusive STR instruction for 8 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __STREXB(uint8_t value, volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief STR Exclusive (16 bit)\r\n\r\n This function executes a exclusive STR instruction for 16 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __STREXH(uint16_t value, volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief STR Exclusive (32 bit)\r\n\r\n This function executes a exclusive STR instruction for 32 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __STREXW(uint32_t value, volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief Remove the exclusive lock\r\n\r\n This function removes the exclusive lock which is created by LDREX.\r\n\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __CLREX(void)\r\n{\r\n __ASM volatile (\"clrex\" ::: \"memory\");\r\n}\r\n\r\n\r\n/** \\brief Signed Saturate\r\n\r\n This function saturates a signed value.\r\n\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/** \\brief Unsigned Saturate\r\n\r\n This function saturates an unsigned value.\r\n\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/** \\brief Count leading zeros\r\n\r\n This function counts the number of leading zeros of a data value.\r\n\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"clz %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/** \\brief Rotate Right with Extend (32 bit)\r\n\r\n This function moves each bit of a bitstring right by one bit. The carry input is shifted in at the left end of the bitstring.\r\n\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief LDRT Unprivileged (8 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 8 bit value.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint8_t __LDRBT(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrbt %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/** \\brief LDRT Unprivileged (16 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 16 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint16_t __LDRHT(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrht %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/** \\brief LDRT Unprivileged (32 bit)\r\n\r\n This function executes a Unprivileged LDRT instruction for 32 bit values.\r\n\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __LDRT(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/** \\brief STRT Unprivileged (8 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 8 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __STRBT(uint8_t value, volatile uint8_t *addr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/** \\brief STRT Unprivileged (16 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 16 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __STRHT(uint16_t value, volatile uint16_t *addr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/** \\brief STRT Unprivileged (32 bit)\r\n\r\n This function executes a Unprivileged STRT instruction for 32 bit values.\r\n\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE void __STRT(uint32_t value, volatile uint32_t *addr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*addr) : \"r\" (value) );\r\n}\r\n\r\n#endif /* (__CORTEX_M >= 0x03) || (__CORTEX_SC >= 300) */\r\n\r\n\r\n#elif defined ( __ICCARM__ ) /*------------------ ICC Compiler -------------------*/\r\n/* IAR iccarm specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TMS470__ ) /*---------------- TI CCS Compiler ------------------*/\r\n/* TI CCS specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TASKING__ ) /*------------------ TASKING Compiler --------------*/\r\n/* TASKING carm specific functions */\r\n/*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n\r\n#elif defined ( __CSMC__ ) /*------------------ COSMIC Compiler -------------------*/\r\n/* Cosmic specific functions */\r\n#include \r\n\r\n#endif\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n#endif /* __CORE_CMINSTR_H */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_cmSimd.h", "content": "/**************************************************************************//**\r\n * @file core_cmSimd.h\r\n * @brief CMSIS Cortex-M SIMD Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_CMSIMD_H\r\n#define __CORE_CMSIMD_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n ******************************************************************************/\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if defined ( __CC_ARM ) /*------------------RealView Compiler -----------------*/\r\n/* ARM armcc specific functions */\r\n#define __SADD8 __sadd8\r\n#define __QADD8 __qadd8\r\n#define __SHADD8 __shadd8\r\n#define __UADD8 __uadd8\r\n#define __UQADD8 __uqadd8\r\n#define __UHADD8 __uhadd8\r\n#define __SSUB8 __ssub8\r\n#define __QSUB8 __qsub8\r\n#define __SHSUB8 __shsub8\r\n#define __USUB8 __usub8\r\n#define __UQSUB8 __uqsub8\r\n#define __UHSUB8 __uhsub8\r\n#define __SADD16 __sadd16\r\n#define __QADD16 __qadd16\r\n#define __SHADD16 __shadd16\r\n#define __UADD16 __uadd16\r\n#define __UQADD16 __uqadd16\r\n#define __UHADD16 __uhadd16\r\n#define __SSUB16 __ssub16\r\n#define __QSUB16 __qsub16\r\n#define __SHSUB16 __shsub16\r\n#define __USUB16 __usub16\r\n#define __UQSUB16 __uqsub16\r\n#define __UHSUB16 __uhsub16\r\n#define __SASX __sasx\r\n#define __QASX __qasx\r\n#define __SHASX __shasx\r\n#define __UASX __uasx\r\n#define __UQASX __uqasx\r\n#define __UHASX __uhasx\r\n#define __SSAX __ssax\r\n#define __QSAX __qsax\r\n#define __SHSAX __shsax\r\n#define __USAX __usax\r\n#define __UQSAX __uqsax\r\n#define __UHSAX __uhsax\r\n#define __USAD8 __usad8\r\n#define __USADA8 __usada8\r\n#define __SSAT16 __ssat16\r\n#define __USAT16 __usat16\r\n#define __UXTB16 __uxtb16\r\n#define __UXTAB16 __uxtab16\r\n#define __SXTB16 __sxtb16\r\n#define __SXTAB16 __sxtab16\r\n#define __SMUAD __smuad\r\n#define __SMUADX __smuadx\r\n#define __SMLAD __smlad\r\n#define __SMLADX __smladx\r\n#define __SMLALD __smlald\r\n#define __SMLALDX __smlaldx\r\n#define __SMUSD __smusd\r\n#define __SMUSDX __smusdx\r\n#define __SMLSD __smlsd\r\n#define __SMLSDX __smlsdx\r\n#define __SMLSLD __smlsld\r\n#define __SMLSLDX __smlsldx\r\n#define __SEL __sel\r\n#define __QADD __qadd\r\n#define __QSUB __qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n#define __SMMLA(ARG1,ARG2,ARG3) ( (int32_t)((((int64_t)(ARG1) * (ARG2)) + \\\r\n ((int64_t)(ARG3) << 32) ) >> 32))\r\n\r\n\r\n#elif defined ( __GNUC__ ) /*------------------ GNU Compiler ---------------------*/\r\n/* GNU gcc specific functions */\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ // Little endian\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else // Big endian\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ // Little endian\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else // Big endian\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ // Little endian\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else // Big endian\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ // Little endian\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else // Big endian\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QADD(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __QSUB(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n__attribute__( ( always_inline ) ) __STATIC_INLINE uint32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n\r\n#elif defined ( __ICCARM__ ) /*------------------ ICC Compiler -------------------*/\r\n/* IAR iccarm specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TMS470__ ) /*---------------- TI CCS Compiler ------------------*/\r\n/* TI CCS specific functions */\r\n#include \r\n\r\n\r\n#elif defined ( __TASKING__ ) /*------------------ TASKING Compiler --------------*/\r\n/* TASKING carm specific functions */\r\n/* not yet supported */\r\n\r\n\r\n#elif defined ( __CSMC__ ) /*------------------ COSMIC Compiler -------------------*/\r\n/* Cosmic specific functions */\r\n#include \r\n\r\n#endif\r\n\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CMSIMD_H */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_sc000.h", "content": "/**************************************************************************//**\r\n * @file core_sc000.h\r\n * @brief CMSIS SC000 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_SC000_H_GENERIC\r\n#define __CORE_SC000_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup SC000\r\n @{\r\n */\r\n\r\n/* CMSIS SC000 definitions */\r\n#define __SC000_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __SC000_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __SC000_CMSIS_VERSION ((__SC000_CMSIS_VERSION_MAIN << 16) | \\\r\n __SC000_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (000) /*!< Cortex secure core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI__VFP_SUPPORT____\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC000_H_DEPENDANT\r\n#define __CORE_SC000_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC000_REV\r\n #define __SC000_REV 0x0000\r\n #warning \"__SC000_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group SC000 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[1]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31];\r\n __IO uint32_t ICER[1]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31];\r\n __IO uint32_t ISPR[1]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31];\r\n __IO uint32_t ICPR[1]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31];\r\n uint32_t RESERVED4[64];\r\n __IO uint32_t IP[8]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t SHP[2]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n uint32_t RESERVED1[154];\r\n __IO uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/* SCB Security Features Register Definitions */\r\n#define SCB_SFCR_UNIBRTIMING_Pos 0 /*!< SCB SFCR: UNIBRTIMING Position */\r\n#define SCB_SFCR_UNIBRTIMING_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SFCR: UNIBRTIMING Mask */\r\n\r\n#define SCB_SFCR_SECKEY_Pos 16 /*!< SCB SFCR: SECKEY Position */\r\n#define SCB_SFCR_SECKEY_Msk (0xFFFFUL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SFCR: SECKEY Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2];\r\n __IO uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0 /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL << SCnSCB_ACTLR_DISMCYCINT_Pos) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 8 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief SC000 Core Debug Registers (DCB registers, SHCSR, and DFSR)\r\n are only accessible over DAP and not via processor. Therefore\r\n they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of SC000 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/* Interrupt Priorities are WORD accessible only under ARMv6M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( (((uint32_t)(IRQn) ) & 0x03) * 8 )\r\n#define _SHP_IDX(IRQn) ( ((((uint32_t)(IRQn) & 0x0F)-8) >> 2) )\r\n#define _IP_IDX(IRQn) ( ((uint32_t)(IRQn) >> 2) )\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[0] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0));\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F));\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[0] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[_SHP_IDX(IRQn)] = (SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n else {\r\n NVIC->IP[_IP_IDX(IRQn)] = (NVIC->IP[_IP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M0 system interrupts */\r\n else {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & 0xFF) >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/CMSIS/Include/core_sc300.h", "content": "/**************************************************************************//**\r\n * @file core_sc300.h\r\n * @brief CMSIS SC300 Core Peripheral Access Layer Header File\r\n * @version V4.00\r\n * @date 22. August 2014\r\n *\r\n * @note\r\n *\r\n ******************************************************************************/\r\n/* Copyright (c) 2009 - 2014 ARM LIMITED\r\n\r\n All rights reserved.\r\n Redistribution and use in source and binary forms, with or without\r\n modification, are permitted provided that the following conditions are met:\r\n - Redistributions of source code must retain the above copyright\r\n notice, this list of conditions and the following disclaimer.\r\n - Redistributions in binary form must reproduce the above copyright\r\n notice, this list of conditions and the following disclaimer in the\r\n documentation and/or other materials provided with the distribution.\r\n - Neither the name of ARM nor the names of its contributors may be used\r\n to endorse or promote products derived from this software without\r\n specific prior written permission.\r\n *\r\n THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS \"AS IS\"\r\n AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r\n IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE\r\n ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE\r\n LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR\r\n CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF\r\n SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS\r\n INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN\r\n CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)\r\n ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r\n POSSIBILITY OF SUCH DAMAGE.\r\n ---------------------------------------------------------------------------*/\r\n\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#endif\r\n\r\n#ifndef __CORE_SC300_H_GENERIC\r\n#define __CORE_SC300_H_GENERIC\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/** \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/** \\ingroup SC3000\r\n @{\r\n */\r\n\r\n/* CMSIS SC300 definitions */\r\n#define __SC300_CMSIS_VERSION_MAIN (0x04) /*!< [31:16] CMSIS HAL main version */\r\n#define __SC300_CMSIS_VERSION_SUB (0x00) /*!< [15:0] CMSIS HAL sub version */\r\n#define __SC300_CMSIS_VERSION ((__SC300_CMSIS_VERSION_MAIN << 16) | \\\r\n __SC300_CMSIS_VERSION_SUB ) /*!< CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (300) /*!< Cortex secure core */\r\n\r\n\r\n#if defined ( __CC_ARM )\r\n #define __ASM __asm /*!< asm keyword for ARM Compiler */\r\n #define __INLINE __inline /*!< inline keyword for ARM Compiler */\r\n #define __STATIC_INLINE static __inline\r\n\r\n#elif defined ( __GNUC__ )\r\n #define __ASM __asm /*!< asm keyword for GNU Compiler */\r\n #define __INLINE inline /*!< inline keyword for GNU Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __ICCARM__ )\r\n #define __ASM __asm /*!< asm keyword for IAR Compiler */\r\n #define __INLINE inline /*!< inline keyword for IAR Compiler. Only available in High optimization mode! */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TMS470__ )\r\n #define __ASM __asm /*!< asm keyword for TI CCS Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __TASKING__ )\r\n #define __ASM __asm /*!< asm keyword for TASKING Compiler */\r\n #define __INLINE inline /*!< inline keyword for TASKING Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#elif defined ( __CSMC__ )\r\n #define __packed\r\n #define __ASM _asm /*!< asm keyword for COSMIC Compiler */\r\n #define __INLINE inline /*use -pc99 on compile line !< inline keyword for COSMIC Compiler */\r\n #define __STATIC_INLINE static inline\r\n\r\n#endif\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TMS470__ )\r\n #if defined __TI__VFP_SUPPORT____\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\t\t/* Cosmic */\r\n #if ( __CSMC__ & 0x400)\t\t// FPU present for parser\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n#endif\r\n\r\n#include /* standard types definitions */\r\n#include /* Core Instruction Access */\r\n#include /* Core Function Access */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC300_H_DEPENDANT\r\n#define __CORE_SC300_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC300_REV\r\n #define __SC300_REV 0x0000\r\n #warning \"__SC300_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 4\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/*@} end of group SC300 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/** \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n#else\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n#endif\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n#if (__CORTEX_M != 0x04)\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n#else\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n#endif\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n\r\n/** \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t ISER[8]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24];\r\n __IO uint32_t ICER[8]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[24];\r\n __IO uint32_t ISPR[8]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24];\r\n __IO uint32_t ICPR[8]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24];\r\n __IO uint32_t IABR[8]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56];\r\n __IO uint8_t IP[240]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644];\r\n __O uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0 /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL << NVIC_STIR_INTID_Pos) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IO uint8_t SHP[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IO uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IO uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IO uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IO uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IO uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IO uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __I uint32_t PFR[2]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __I uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __I uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __I uint32_t MMFR[4]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __I uint32_t ISAR[5]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5];\r\n __IO uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24 /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20 /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16 /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4 /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0 /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL << SCB_CPUID_REVISION_Pos) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31 /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28 /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27 /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26 /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25 /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23 /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22 /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12 /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11 /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0 /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL << SCB_ICSR_VECTACTIVE_Pos) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLBASE_Pos 29 /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7 /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16 /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15 /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8 /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2 /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0 /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL << SCB_AIRCR_VECTRESET_Pos) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4 /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2 /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1 /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9 /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8 /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4 /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3 /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1 /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0 /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL << SCB_CCR_NONBASETHRDENA_Pos) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18 /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17 /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16 /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15 /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14 /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13 /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12 /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11 /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10 /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8 /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7 /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3 /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1 /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0 /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL << SCB_SHCSR_MEMFAULTACT_Pos) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Registers Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16 /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8 /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0 /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL << SCB_CFSR_MEMFAULTSR_Pos) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* SCB Hard Fault Status Registers Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31 /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30 /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1 /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4 /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3 /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2 /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1 /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0 /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL << SCB_DFSR_HALTED_Pos) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1];\r\n __I uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n uint32_t RESERVED1[1];\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0 /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL << SCnSCB_ICTR_INTLINESNUM_Pos) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IO uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IO uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __I uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16 /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2 /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1 /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0 /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL << SysTick_CTRL_ENABLE_Pos) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0 /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL << SysTick_LOAD_RELOAD_Pos) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0 /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL << SysTick_VAL_CURRENT_Pos) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31 /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30 /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0 /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL << SysTick_CALIB_TENMS_Pos) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __O union\r\n {\r\n __O uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __O uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __O uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864];\r\n __IO uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15];\r\n __IO uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15];\r\n __IO uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29];\r\n __O uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __I uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IO uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43];\r\n __O uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __I uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6];\r\n __I uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __I uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __I uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __I uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __I uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __I uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __I uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __I uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __I uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __I uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __I uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __I uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0 /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL << ITM_TPR_PRIVMASK_Pos) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23 /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16 /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10 /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8 /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4 /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3 /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2 /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1 /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0 /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL << ITM_TCR_ITMENA_Pos) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0 /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL << ITM_IWR_ATVALIDM_Pos) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0 /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL << ITM_IRR_ATREADYM_Pos) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0 /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL << ITM_IMCR_INTEGRATION_Pos) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2 /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1 /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0 /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL << ITM_LSR_Present_Pos) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IO uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IO uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IO uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IO uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IO uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IO uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __I uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IO uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IO uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IO uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1];\r\n __IO uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IO uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IO uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1];\r\n __IO uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IO uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IO uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1];\r\n __IO uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IO uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IO uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28 /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27 /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26 /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25 /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24 /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22 /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21 /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20 /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19 /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18 /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17 /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16 /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12 /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10 /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9 /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5 /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1 /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0 /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL << DWT_CTRL_CYCCNTENA_Pos) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0 /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL << DWT_CPICNT_CPICNT_Pos) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0 /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL << DWT_EXCCNT_EXCCNT_Pos) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0 /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL << DWT_SLEEPCNT_SLEEPCNT_Pos) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0 /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL << DWT_LSUCNT_LSUCNT_Pos) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0 /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL << DWT_FOLDCNT_FOLDCNT_Pos) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0 /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL << DWT_MASK_MASK_Pos) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24 /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16 /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12 /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10 /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9 /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8 /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7 /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5 /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0 /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL << DWT_FUNCTION_FUNCTION_Pos) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IO uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2];\r\n __IO uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55];\r\n __IO uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131];\r\n __I uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IO uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __I uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759];\r\n __I uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __I uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __I uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1];\r\n __I uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __I uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IO uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39];\r\n __IO uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IO uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8];\r\n __I uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __I uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0 /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL << TPI_ACPR_PRESCALER_Pos) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0 /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL << TPI_SPPR_TXMODE_Pos) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3 /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2 /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1 /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0 /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL << TPI_FFSR_FlInProg_Pos) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8 /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1 /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0 /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL << TPI_TRIGGER_TRIGGER_Pos) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29 /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27 /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26 /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24 /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16 /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8 /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0 /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL << TPI_FIFO0_ETM0_Pos) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0 /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL << TPI_ITATBCTR2_ATREADY_Pos) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29 /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27 /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26 /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24 /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16 /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8 /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0 /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL << TPI_FIFO1_ITM0_Pos) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0 /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL << TPI_ITATBCTR0_ATREADY_Pos) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0 /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL << TPI_ITCTRL_Mode_Pos) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11 /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10 /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9 /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6 /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5 /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0 /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL << TPI_DEVID_NrTraceInput_Pos) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 0 /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL << TPI_DEVTYPE_SubType_Pos) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 4 /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __I uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IO uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IO uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IO uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IO uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IO uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IO uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IO uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IO uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register */\r\n#define MPU_TYPE_IREGION_Pos 16 /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8 /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0 /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL << MPU_TYPE_SEPARATE_Pos) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2 /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1 /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0 /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL << MPU_CTRL_ENABLE_Pos) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register */\r\n#define MPU_RNR_REGION_Pos 0 /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL << MPU_RNR_REGION_Pos) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register */\r\n#define MPU_RBAR_ADDR_Pos 5 /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4 /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0 /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL << MPU_RBAR_REGION_Pos) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register */\r\n#define MPU_RASR_ATTRS_Pos 16 /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28 /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24 /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19 /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18 /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17 /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16 /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8 /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1 /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0 /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL << MPU_RASR_ENABLE_Pos) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/** \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __O uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IO uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IO uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16 /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25 /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24 /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19 /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18 /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17 /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16 /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5 /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3 /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2 /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1 /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0 /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL << CoreDebug_DHCSR_C_DEBUGEN_Pos) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16 /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0 /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL << CoreDebug_DCRSR_REGSEL_Pos) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24 /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19 /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18 /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17 /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16 /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10 /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9 /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8 /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7 /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6 /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5 /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4 /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0 /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL << CoreDebug_DEMCR_VC_CORERESET_Pos) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/** \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Cortex-M3 Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/** \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n/** \\brief Set Priority Grouping\r\n\r\n The function sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8)); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/** \\brief Get Priority Grouping\r\n\r\n The function reads the priority grouping field from the NVIC Interrupt Controller.\r\n\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos); /* read priority grouping field */\r\n}\r\n\r\n\r\n/** \\brief Enable External Interrupt\r\n\r\n The function enables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* enable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Disable External Interrupt\r\n\r\n The function disables a device-specific interrupt in the NVIC interrupt controller.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICER[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* disable interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Pending Interrupt\r\n\r\n The function reads the pending register in the NVIC and returns the pending bit\r\n for the specified interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n return((uint32_t) ((NVIC->ISPR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if pending else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Pending Interrupt\r\n\r\n The function sets the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn Interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ISPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* set interrupt pending */\r\n}\r\n\r\n\r\n/** \\brief Clear Pending Interrupt\r\n\r\n The function clears the pending bit of an external interrupt.\r\n\r\n \\param [in] IRQn External interrupt number. Value cannot be negative.\r\n */\r\n__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n NVIC->ICPR[((uint32_t)(IRQn) >> 5)] = (1 << ((uint32_t)(IRQn) & 0x1F)); /* Clear pending interrupt */\r\n}\r\n\r\n\r\n/** \\brief Get Active Interrupt\r\n\r\n The function reads the active register in NVIC and returns the active bit.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n return((uint32_t)((NVIC->IABR[(uint32_t)(IRQn) >> 5] & (1 << ((uint32_t)(IRQn) & 0x1F)))?1:0)); /* Return 1 if active else 0 */\r\n}\r\n\r\n\r\n/** \\brief Set Interrupt Priority\r\n\r\n The function sets the priority of an interrupt.\r\n\r\n \\note The priority cannot be set for every core interrupt.\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n */\r\n__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if(IRQn < 0) {\r\n SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */\r\n else {\r\n NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for device specific Interrupts */\r\n}\r\n\r\n\r\n/** \\brief Get Interrupt Priority\r\n\r\n The function reads the priority of an interrupt. The interrupt\r\n number can be positive to specify an external (device specific)\r\n interrupt, or negative to specify an internal (core) interrupt.\r\n\r\n\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented\r\n priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if(IRQn < 0) {\r\n return((uint32_t)(SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for Cortex-M system interrupts */\r\n else {\r\n return((uint32_t)(NVIC->IP[(uint32_t)(IRQn)] >> (8 - __NVIC_PRIO_BITS))); } /* get priority for device specific interrupts */\r\n}\r\n\r\n\r\n/** \\brief Encode Priority\r\n\r\n The function encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n return (\r\n ((PreemptPriority & ((1 << (PreemptPriorityBits)) - 1)) << SubPriorityBits) |\r\n ((SubPriority & ((1 << (SubPriorityBits )) - 1)))\r\n );\r\n}\r\n\r\n\r\n/** \\brief Decode Priority\r\n\r\n The function decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & 0x07); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7 - PriorityGroupTmp) > __NVIC_PRIO_BITS) ? __NVIC_PRIO_BITS : 7 - PriorityGroupTmp;\r\n SubPriorityBits = ((PriorityGroupTmp + __NVIC_PRIO_BITS) < 7) ? 0 : PriorityGroupTmp - 7 + __NVIC_PRIO_BITS;\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & ((1 << (PreemptPriorityBits)) - 1);\r\n *pSubPriority = (Priority ) & ((1 << (SubPriorityBits )) - 1);\r\n}\r\n\r\n\r\n/** \\brief System Reset\r\n\r\n The function initiates a system reset request to reset the MCU.\r\n */\r\n__STATIC_INLINE void NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FA << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n while(1); /* wait until reset */\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if (__Vendor_SysTickConfig == 0)\r\n\r\n/** \\brief System Tick Configuration\r\n\r\n The function initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1) > SysTick_LOAD_RELOAD_Msk) return (1); /* Reload value impossible */\r\n\r\n SysTick->LOAD = ticks - 1; /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY 0x5AA55AA5 /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/** \\brief ITM Send Character\r\n\r\n The function transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n\r\n \\param [in] ch Character to transmit.\r\n\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if ((ITM->TCR & ITM_TCR_ITMENA_Msk) && /* ITM enabled */\r\n (ITM->TER & (1UL << 0) ) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0].u32 == 0);\r\n ITM->PORT[0].u8 = (uint8_t) ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Receive Character\r\n\r\n The function inputs a character via the external variable \\ref ITM_RxBuffer.\r\n\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void) {\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY) {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/** \\brief ITM Check Character\r\n\r\n The function checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void) {\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY) {\r\n return (0); /* no character available */\r\n } else {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_adc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the ADC firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_ADC_H\r\n#define __STM32F30x_ADC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief ADC Init structure definition \r\n */\r\ntypedef struct\r\n{\r\n\r\n uint32_t ADC_ContinuousConvMode; /*!< Specifies whether the conversion is performed in\r\n Continuous or Single mode.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t ADC_Resolution; /*!< Configures the ADC resolution.\r\n This parameter can be a value of @ref ADC_resolution */ \r\n uint32_t ADC_ExternalTrigConvEvent; /*!< Defines the external trigger used to start the analog\r\n to digital conversion of regular channels. This parameter\r\n can be a value of @ref ADC_external_trigger_sources_for_regular_channels_conversion */\r\n uint32_t ADC_ExternalTrigEventEdge; /*!< Select the external trigger edge and enable the trigger of a regular group. \r\n This parameter can be a value of \r\n @ref ADC_external_trigger_edge_for_regular_channels_conversion */\r\n uint32_t ADC_DataAlign; /*!< Specifies whether the ADC data alignment is left or right.\r\n This parameter can be a value of @ref ADC_data_align */\r\n uint32_t ADC_OverrunMode; /*!< Specifies the way data overrun are managed.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint32_t ADC_AutoInjMode; /*!< Enable/disable automatic injected group conversion after\r\n regular group conversion.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n uint8_t ADC_NbrOfRegChannel; /*!< Specifies the number of ADC channels that will be converted\r\n using the sequencer for regular channel group.\r\n This parameter must range from 1 to 16. */\r\n}ADC_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n/** \r\n * @brief ADC Init structure definition \r\n */\r\ntypedef struct\r\n{\r\n\r\n uint32_t ADC_ExternalTrigInjecConvEvent; /*!< Defines the external trigger used to start the analog\r\n to digital conversion of injected channels. This parameter\r\n can be a value of @ref ADC_external_trigger_sources_for_Injected_channels_conversion */\r\n uint32_t ADC_ExternalTrigInjecEventEdge; /*!< Select the external trigger edge and enable the trigger of an injected group. \r\n This parameter can be a value of \r\n @ref ADC_external_trigger_edge_for_Injected_channels_conversion */\r\n uint8_t ADC_NbrOfInjecChannel; /*!< Specifies the number of ADC channels that will be converted\r\n using the sequencer for injected channel group.\r\n This parameter must range from 1 to 4. */ \r\n uint32_t ADC_InjecSequence1; \r\n uint32_t ADC_InjecSequence2;\r\n uint32_t ADC_InjecSequence3;\r\n uint32_t ADC_InjecSequence4; \r\n}ADC_InjectedInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\ntypedef struct \r\n{\r\n uint32_t ADC_Mode; /*!< Configures the ADC to operate in \r\n independent or multi mode. \r\n This parameter can be a value of @ref ADC_mode */ \r\n uint32_t ADC_Clock; /*!< Select the clock of the ADC. The clock is common for both master \r\n and slave ADCs.\r\n This parameter can be a value of @ref ADC_Clock */\r\n uint32_t ADC_DMAAccessMode; /*!< Configures the Direct memory access mode for multi ADC mode. \r\n This parameter can be a value of \r\n @ref ADC_Direct_memory_access_mode_for_multi_mode */\r\n uint32_t ADC_DMAMode; /*!< Configures the DMA mode for ADC. \r\n This parameter can be a value of @ref ADC_DMA_Mode_definition */\r\n uint8_t ADC_TwoSamplingDelay; /*!< Configures the Delay between 2 sampling phases.\r\n This parameter can be a value between 0x0 and 0xF */\r\n \r\n}ADC_CommonInitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Constants\r\n * @{\r\n */ \r\n\r\n#define IS_ADC_ALL_PERIPH(PERIPH) (((PERIPH) == ADC1) || \\\r\n ((PERIPH) == ADC2) || \\\r\n ((PERIPH) == ADC3) || \\\r\n ((PERIPH) == ADC4))\r\n\r\n#define IS_ADC_DMA_PERIPH(PERIPH) (((PERIPH) == ADC1) || \\\r\n ((PERIPH) == ADC2) || \\\r\n ((PERIPH) == ADC3) || \\\r\n ((PERIPH) == ADC4))\r\n\r\n/** @defgroup ADC_ContinuousConvMode \r\n * @{\r\n */\r\n#define ADC_ContinuousConvMode_Enable\t ((uint32_t)0x00002000) /*!< ADC continuous conversion mode enable */\r\n#define ADC_ContinuousConvMode_Disable\t ((uint32_t)0x00000000) /*!< ADC continuous conversion mode disable */\r\n#define IS_ADC_CONVMODE(MODE) (((MODE) == ADC_ContinuousConvMode_Enable) || \\\r\n ((MODE) == ADC_ContinuousConvMode_Disable))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_OverunMode \r\n * @{\r\n */\r\n#define ADC_OverrunMode_Enable\t ((uint32_t)0x00001000) /*!< ADC Overrun Mode enable */\r\n#define ADC_OverrunMode_Disable\t ((uint32_t)0x00000000) /*!< ADC Overrun Mode disable */\r\n#define IS_ADC_OVRUNMODE(MODE) (((MODE) == ADC_OverrunMode_Enable) || \\\r\n ((MODE) == ADC_OverrunMode_Disable))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_AutoInjecMode \r\n * @{\r\n */\r\n#define ADC_AutoInjec_Enable\t ((uint32_t)0x02000000) /*!< ADC Auto injected Mode enable */\r\n#define ADC_AutoInjec_Disable\t ((uint32_t)0x00000000) /*!< ADC Auto injected Mode disable */\r\n#define IS_ADC_AUTOINJECMODE(MODE) (((MODE) == ADC_AutoInjec_Enable) || \\\r\n ((MODE) == ADC_AutoInjec_Disable))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_resolution \r\n * @{\r\n */ \r\n#define ADC_Resolution_12b ((uint32_t)0x00000000) /*!< ADC 12-bit resolution */\r\n#define ADC_Resolution_10b ((uint32_t)0x00000008) /*!< ADC 10-bit resolution */\r\n#define ADC_Resolution_8b ((uint32_t)0x00000010) /*!< ADC 8-bit resolution */\r\n#define ADC_Resolution_6b ((uint32_t)0x00000018) /*!< ADC 6-bit resolution */\r\n#define IS_ADC_RESOLUTION(RESOLUTION) (((RESOLUTION) == ADC_Resolution_12b) || \\\r\n ((RESOLUTION) == ADC_Resolution_10b) || \\\r\n ((RESOLUTION) == ADC_Resolution_8b) || \\\r\n ((RESOLUTION) == ADC_Resolution_6b))\r\n \r\n/**\r\n * @}\r\n */ \r\n \r\n \r\n/** @defgroup ADC_external_trigger_edge_for_regular_channels_conversion \r\n * @{\r\n */\r\n#define ADC_ExternalTrigEventEdge_None ((uint16_t)0x0000) /*!< ADC No external trigger for regular conversion */\r\n#define ADC_ExternalTrigEventEdge_RisingEdge ((uint16_t)0x0400) /*!< ADC external trigger rising edge for regular conversion */\r\n#define ADC_ExternalTrigEventEdge_FallingEdge ((uint16_t)0x0800) /*!< ADC ADC external trigger falling edge for regular conversion */\r\n#define ADC_ExternalTrigEventEdge_BothEdge ((uint16_t)0x0C00) /*!< ADC ADC external trigger both edges for regular conversion */\r\n\r\n#define IS_EXTERNALTRIG_EDGE(EDGE) (((EDGE) == ADC_ExternalTrigEventEdge_None) || \\\r\n ((EDGE) == ADC_ExternalTrigEventEdge_RisingEdge) || \\\r\n ((EDGE) == ADC_ExternalTrigEventEdge_FallingEdge) || \\\r\n ((EDGE) == ADC_ExternalTrigEventEdge_BothEdge))\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup ADC_external_trigger_edge_for_Injected_channels_conversion \r\n * @{\r\n */ \r\n#define ADC_ExternalTrigInjecEventEdge_None\t\t ((uint16_t)0x0000) /*!< ADC No external trigger for regular conversion */\r\n#define ADC_ExternalTrigInjecEventEdge_RisingEdge\t ((uint16_t)0x0040) /*!< ADC external trigger rising edge for injected conversion */\r\n#define ADC_ExternalTrigInjecEventEdge_FallingEdge\t ((uint16_t)0x0080) /*!< ADC external trigger falling edge for injected conversion */\r\n#define ADC_ExternalTrigInjecEventEdge_BothEdge\t ((uint16_t)0x00C0) /*!< ADC external trigger both edges for injected conversion */\r\n\r\n#define IS_EXTERNALTRIGINJ_EDGE(EDGE) (((EDGE) == ADC_ExternalTrigInjecEventEdge_None) || \\\r\n ((EDGE) == ADC_ExternalTrigInjecEventEdge_RisingEdge) || \\\r\n ((EDGE) == ADC_ExternalTrigInjecEventEdge_FallingEdge) || \\\r\n ((EDGE) == ADC_ExternalTrigInjecEventEdge_BothEdge))\r\n \r\n/** @defgroup ADC_external_trigger_sources_for_regular_channels_conversion \r\n * @{\r\n */\r\n#define ADC_ExternalTrigConvEvent_0 ((uint16_t)0x0000) /*!< ADC external trigger event 0 */\r\n#define ADC_ExternalTrigConvEvent_1 ((uint16_t)0x0040) /*!< ADC external trigger event 1 */\r\n#define ADC_ExternalTrigConvEvent_2 ((uint16_t)0x0080) /*!< ADC external trigger event 2 */\r\n#define ADC_ExternalTrigConvEvent_3 ((uint16_t)0x00C0) /*!< ADC external trigger event 3 */\r\n#define ADC_ExternalTrigConvEvent_4 ((uint16_t)0x0100) /*!< ADC external trigger event 4 */\r\n#define ADC_ExternalTrigConvEvent_5 ((uint16_t)0x0140) /*!< ADC external trigger event 5 */\r\n#define ADC_ExternalTrigConvEvent_6 ((uint16_t)0x0180) /*!< ADC external trigger event 6 */\r\n#define ADC_ExternalTrigConvEvent_7 ((uint16_t)0x01C0) /*!< ADC external trigger event 7 */\r\n#define ADC_ExternalTrigConvEvent_8 ((uint16_t)0x0200) /*!< ADC external trigger event 8 */\r\n#define ADC_ExternalTrigConvEvent_9 ((uint16_t)0x0240) /*!< ADC external trigger event 9 */\r\n#define ADC_ExternalTrigConvEvent_10 ((uint16_t)0x0280) /*!< ADC external trigger event 10 */\r\n#define ADC_ExternalTrigConvEvent_11 ((uint16_t)0x02C0) /*!< ADC external trigger event 11 */\r\n#define ADC_ExternalTrigConvEvent_12 ((uint16_t)0x0300) /*!< ADC external trigger event 12 */\r\n#define ADC_ExternalTrigConvEvent_13 ((uint16_t)0x0340) /*!< ADC external trigger event 13 */\r\n#define ADC_ExternalTrigConvEvent_14 ((uint16_t)0x0380) /*!< ADC external trigger event 14 */\r\n#define ADC_ExternalTrigConvEvent_15 ((uint16_t)0x03C0) /*!< ADC external trigger event 15 */\r\n\r\n#define IS_ADC_EXT_TRIG(REGTRIG) (((REGTRIG) == ADC_ExternalTrigConvEvent_0) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_1) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_2) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_3) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_4) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_5) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_6) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_7) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_8) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_9) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_10) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_11) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_12) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_13) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_14) || \\\r\n ((REGTRIG) == ADC_ExternalTrigConvEvent_15))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_external_trigger_sources_for_Injected_channels_conversion \r\n * @{\r\n */\r\n \r\n#define ADC_ExternalTrigInjecConvEvent_0 ((uint16_t)0x0000) /*!< ADC external trigger for injected conversion event 0 */\r\n#define ADC_ExternalTrigInjecConvEvent_1 ((uint16_t)0x0004) /*!< ADC external trigger for injected conversion event 1 */\r\n#define ADC_ExternalTrigInjecConvEvent_2 ((uint16_t)0x0008) /*!< ADC external trigger for injected conversion event 2 */\r\n#define ADC_ExternalTrigInjecConvEvent_3 ((uint16_t)0x000C) /*!< ADC external trigger for injected conversion event 3 */\r\n#define ADC_ExternalTrigInjecConvEvent_4 ((uint16_t)0x0010) /*!< ADC external trigger for injected conversion event 4 */\r\n#define ADC_ExternalTrigInjecConvEvent_5 ((uint16_t)0x0014) /*!< ADC external trigger for injected conversion event 5 */\r\n#define ADC_ExternalTrigInjecConvEvent_6 ((uint16_t)0x0018) /*!< ADC external trigger for injected conversion event 6 */\r\n#define ADC_ExternalTrigInjecConvEvent_7 ((uint16_t)0x001C) /*!< ADC external trigger for injected conversion event 7 */\r\n#define ADC_ExternalTrigInjecConvEvent_8 ((uint16_t)0x0020) /*!< ADC external trigger for injected conversion event 8 */\r\n#define ADC_ExternalTrigInjecConvEvent_9 ((uint16_t)0x0024) /*!< ADC external trigger for injected conversion event 9 */\r\n#define ADC_ExternalTrigInjecConvEvent_10 ((uint16_t)0x0028) /*!< ADC external trigger for injected conversion event 10 */\r\n#define ADC_ExternalTrigInjecConvEvent_11 ((uint16_t)0x002C) /*!< ADC external trigger for injected conversion event 11 */\r\n#define ADC_ExternalTrigInjecConvEvent_12 ((uint16_t)0x0030) /*!< ADC external trigger for injected conversion event 12 */\r\n#define ADC_ExternalTrigInjecConvEvent_13 ((uint16_t)0x0034) /*!< ADC external trigger for injected conversion event 13 */\r\n#define ADC_ExternalTrigInjecConvEvent_14 ((uint16_t)0x0038) /*!< ADC external trigger for injected conversion event 14 */\r\n#define ADC_ExternalTrigInjecConvEvent_15 ((uint16_t)0x003C) /*!< ADC external trigger for injected conversion event 15 */\r\n\r\n#define IS_ADC_EXT_INJEC_TRIG(INJTRIG) (((INJTRIG) == ADC_ExternalTrigInjecConvEvent_0) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_1) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_2) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_3) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_4) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_5) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_6) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_7) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_8) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_9) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_10) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_11) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_12) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_13) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_14) || \\\r\n ((INJTRIG) == ADC_ExternalTrigInjecConvEvent_15))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_data_align \r\n * @{\r\n */\r\n\r\n#define ADC_DataAlign_Right ((uint32_t)0x00000000) /*!< ADC Data alignment right */\r\n#define ADC_DataAlign_Left ((uint32_t)0x00000020) /*!< ADC Data alignment left */\r\n#define IS_ADC_DATA_ALIGN(ALIGN) (((ALIGN) == ADC_DataAlign_Right) || \\\r\n ((ALIGN) == ADC_DataAlign_Left))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_channels \r\n * @{\r\n */\r\n\r\n#define ADC_Channel_1 ((uint8_t)0x01) /*!< ADC Channel 1 */\r\n#define ADC_Channel_2 ((uint8_t)0x02) /*!< ADC Channel 2 */\r\n#define ADC_Channel_3 ((uint8_t)0x03) /*!< ADC Channel 3 */\r\n#define ADC_Channel_4 ((uint8_t)0x04) /*!< ADC Channel 4 */\r\n#define ADC_Channel_5 ((uint8_t)0x05) /*!< ADC Channel 5 */\r\n#define ADC_Channel_6 ((uint8_t)0x06) /*!< ADC Channel 6 */\r\n#define ADC_Channel_7 ((uint8_t)0x07) /*!< ADC Channel 7 */\r\n#define ADC_Channel_8 ((uint8_t)0x08) /*!< ADC Channel 8 */\r\n#define ADC_Channel_9 ((uint8_t)0x09) /*!< ADC Channel 9 */\r\n#define ADC_Channel_10 ((uint8_t)0x0A) /*!< ADC Channel 10 */\r\n#define ADC_Channel_11 ((uint8_t)0x0B) /*!< ADC Channel 11 */\r\n#define ADC_Channel_12 ((uint8_t)0x0C) /*!< ADC Channel 12 */\r\n#define ADC_Channel_13 ((uint8_t)0x0D) /*!< ADC Channel 13 */\r\n#define ADC_Channel_14 ((uint8_t)0x0E) /*!< ADC Channel 14 */\r\n#define ADC_Channel_15 ((uint8_t)0x0F) /*!< ADC Channel 15 */\r\n#define ADC_Channel_16 ((uint8_t)0x10) /*!< ADC Channel 16 */\r\n#define ADC_Channel_17 ((uint8_t)0x11) /*!< ADC Channel 17 */\r\n#define ADC_Channel_18 ((uint8_t)0x12) /*!< ADC Channel 18 */\r\n\r\n#define ADC_Channel_TempSensor ((uint8_t)ADC_Channel_16)\r\n#define ADC_Channel_Vrefint ((uint8_t)ADC_Channel_18)\r\n#define ADC_Channel_Vbat ((uint8_t)ADC_Channel_17)\r\n\r\n#define IS_ADC_CHANNEL(CHANNEL) (((CHANNEL) == ADC_Channel_1) || \\\r\n ((CHANNEL) == ADC_Channel_2) || \\\r\n ((CHANNEL) == ADC_Channel_3) || \\\r\n ((CHANNEL) == ADC_Channel_4) || \\\r\n ((CHANNEL) == ADC_Channel_5) || \\\r\n ((CHANNEL) == ADC_Channel_6) || \\\r\n ((CHANNEL) == ADC_Channel_7) || \\\r\n ((CHANNEL) == ADC_Channel_8) || \\\r\n ((CHANNEL) == ADC_Channel_9) || \\\r\n ((CHANNEL) == ADC_Channel_10) || \\\r\n ((CHANNEL) == ADC_Channel_11) || \\\r\n ((CHANNEL) == ADC_Channel_12) || \\\r\n ((CHANNEL) == ADC_Channel_13) || \\\r\n ((CHANNEL) == ADC_Channel_14) || \\\r\n ((CHANNEL) == ADC_Channel_15) || \\\r\n ((CHANNEL) == ADC_Channel_16) || \\\r\n ((CHANNEL) == ADC_Channel_17) || \\\r\n ((CHANNEL) == ADC_Channel_18))\r\n#define IS_ADC_DIFFCHANNEL(CHANNEL) (((CHANNEL) == ADC_Channel_1) || \\\r\n ((CHANNEL) == ADC_Channel_2) || \\\r\n ((CHANNEL) == ADC_Channel_3) || \\\r\n ((CHANNEL) == ADC_Channel_4) || \\\r\n ((CHANNEL) == ADC_Channel_5) || \\\r\n ((CHANNEL) == ADC_Channel_6) || \\\r\n ((CHANNEL) == ADC_Channel_7) || \\\r\n ((CHANNEL) == ADC_Channel_8) || \\\r\n ((CHANNEL) == ADC_Channel_9) || \\\r\n ((CHANNEL) == ADC_Channel_10) || \\\r\n ((CHANNEL) == ADC_Channel_11) || \\\r\n ((CHANNEL) == ADC_Channel_12) || \\\r\n ((CHANNEL) == ADC_Channel_13) || \\\r\n ((CHANNEL) == ADC_Channel_14))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_mode \r\n * @{\r\n */ \r\n#define ADC_Mode_Independent ((uint32_t)0x00000000) /*!< ADC independent mode */\r\n#define ADC_Mode_CombRegSimulInjSimul ((uint32_t)0x00000001) /*!< ADC multi ADC mode: Combined Regular simultaneous injected simultaneous mode */\r\n#define ADC_Mode_CombRegSimulAltTrig ((uint32_t)0x00000002) /*!< ADC multi ADC mode: Combined Regular simultaneous Alternate trigger mode */\r\n#define ADC_Mode_InjSimul ((uint32_t)0x00000005) /*!< ADC multi ADC mode: Injected simultaneous mode */\r\n#define ADC_Mode_RegSimul ((uint32_t)0x00000006) /*!< ADC multi ADC mode: Regular simultaneous mode */\r\n#define ADC_Mode_Interleave ((uint32_t)0x00000007) /*!< ADC multi ADC mode: Interleave mode */\r\n#define ADC_Mode_AltTrig ((uint32_t)0x00000009) /*!< ADC multi ADC mode: Alternate Trigger mode */\r\n\r\n#define IS_ADC_MODE(MODE) (((MODE) == ADC_Mode_Independent) || \\\r\n ((MODE) == ADC_Mode_CombRegSimulInjSimul) || \\\r\n ((MODE) == ADC_Mode_CombRegSimulAltTrig) || \\\r\n ((MODE) == ADC_Mode_InjSimul) || \\\r\n ((MODE) == ADC_Mode_RegSimul) || \\\r\n ((MODE) == ADC_Mode_Interleave) || \\\r\n ((MODE) == ADC_Mode_AltTrig))\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Clock \r\n * @{\r\n */ \r\n#define ADC_Clock_AsynClkMode ((uint32_t)0x00000000) /*!< ADC Asynchronous clock mode */\r\n#define ADC_Clock_SynClkModeDiv1 ((uint32_t)0x00010000) /*!< Synchronous clock mode divided by 1 */\r\n#define ADC_Clock_SynClkModeDiv2 ((uint32_t)0x00020000) /*!< Synchronous clock mode divided by 2 */\r\n#define ADC_Clock_SynClkModeDiv4 ((uint32_t)0x00030000) /*!< Synchronous clock mode divided by 4 */\r\n#define IS_ADC_CLOCKMODE(CLOCK) (((CLOCK) == ADC_Clock_AsynClkMode) ||\\\r\n\t\t\t\t((CLOCK) == ADC_Clock_SynClkModeDiv1) ||\\\r\n\t\t\t\t((CLOCK) == ADC_Clock_SynClkModeDiv2)||\\\r\n\t\t\t\t((CLOCK) == ADC_Clock_SynClkModeDiv4))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_Direct_memory_access_mode_for_multi_mode \r\n * @{\r\n */ \r\n#define ADC_DMAAccessMode_Disabled ((uint32_t)0x00000000) /*!< DMA mode disabled */\r\n#define ADC_DMAAccessMode_1 ((uint32_t)0x00008000) /*!< DMA mode enabled for 12 and 10-bit resolution (6 bit) */\r\n#define ADC_DMAAccessMode_2 ((uint32_t)0x0000C000) /*!< DMA mode enabled for 8 and 6-bit resolution (8bit) */\r\n#define IS_ADC_DMA_ACCESS_MODE(MODE) (((MODE) == ADC_DMAAccessMode_Disabled) || \\\r\n ((MODE) == ADC_DMAAccessMode_1) || \\\r\n ((MODE) == ADC_DMAAccessMode_2))\r\n \r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_sampling_time \r\n * @{\r\n */\r\n\r\n#define ADC_SampleTime_1Cycles5 ((uint8_t)0x00) /*!< ADC sampling time 1.5 cycle */\r\n#define ADC_SampleTime_2Cycles5 ((uint8_t)0x01) /*!< ADC sampling time 2.5 cycles */\r\n#define ADC_SampleTime_4Cycles5 ((uint8_t)0x02) /*!< ADC sampling time 4.5 cycles */\r\n#define ADC_SampleTime_7Cycles5 ((uint8_t)0x03) /*!< ADC sampling time 7.5 cycles */\r\n#define ADC_SampleTime_19Cycles5 ((uint8_t)0x04) /*!< ADC sampling time 19.5 cycles */\r\n#define ADC_SampleTime_61Cycles5 ((uint8_t)0x05) /*!< ADC sampling time 61.5 cycles */\r\n#define ADC_SampleTime_181Cycles5 ((uint8_t)0x06) /*!< ADC sampling time 181.5 cycles */\r\n#define ADC_SampleTime_601Cycles5 ((uint8_t)0x07) /*!< ADC sampling time 601.5 cycles */\r\n#define IS_ADC_SAMPLE_TIME(TIME) (((TIME) == ADC_SampleTime_1Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_2Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_4Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_7Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_19Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_61Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_181Cycles5) || \\\r\n ((TIME) == ADC_SampleTime_601Cycles5))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_Channel_selection \r\n * @{\r\n */\r\n\r\n#define ADC_InjectedChannel_1 ADC_Channel_1 /*!< ADC Injected channel 1 */\r\n#define ADC_InjectedChannel_2 ADC_Channel_2 /*!< ADC Injected channel 2 */\r\n#define ADC_InjectedChannel_3 ADC_Channel_3 /*!< ADC Injected channel 3 */\r\n#define ADC_InjectedChannel_4 ADC_Channel_4 /*!< ADC Injected channel 4 */\r\n#define ADC_InjectedChannel_5 ADC_Channel_5 /*!< ADC Injected channel 5 */\r\n#define ADC_InjectedChannel_6 ADC_Channel_6 /*!< ADC Injected channel 6 */\r\n#define ADC_InjectedChannel_7 ADC_Channel_7 /*!< ADC Injected channel 7 */\r\n#define ADC_InjectedChannel_8 ADC_Channel_8 /*!< ADC Injected channel 8 */\r\n#define ADC_InjectedChannel_9 ADC_Channel_9 /*!< ADC Injected channel 9 */\r\n#define ADC_InjectedChannel_10 ADC_Channel_10 /*!< ADC Injected channel 10 */\r\n#define ADC_InjectedChannel_11 ADC_Channel_11 /*!< ADC Injected channel 11 */\r\n#define ADC_InjectedChannel_12 ADC_Channel_12 /*!< ADC Injected channel 12 */\r\n#define ADC_InjectedChannel_13 ADC_Channel_13 /*!< ADC Injected channel 13 */\r\n#define ADC_InjectedChannel_14 ADC_Channel_14 /*!< ADC Injected channel 14 */\r\n#define ADC_InjectedChannel_15 ADC_Channel_15 /*!< ADC Injected channel 15 */\r\n#define ADC_InjectedChannel_16 ADC_Channel_16 /*!< ADC Injected channel 16 */\r\n#define ADC_InjectedChannel_17 ADC_Channel_17 /*!< ADC Injected channel 17 */\r\n#define ADC_InjectedChannel_18 ADC_Channel_18 /*!< ADC Injected channel 18 */\r\n\r\n#define IS_ADC_INJECTED_CHANNEL(CHANNEL) (((CHANNEL) == ADC_InjectedChannel_1) || \\\r\n ((CHANNEL) == ADC_InjectedChannel_2) || \\\r\n ((CHANNEL) == ADC_InjectedChannel_3) || \\\r\n ((CHANNEL) == ADC_InjectedChannel_4) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_5) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_6) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_7) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_8) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_9) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_10) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_11) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_12) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_13) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_14) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_15) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_16) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_17) ||\\\r\n ((CHANNEL) == ADC_InjectedChannel_18))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_Sequence_selection \r\n * @{\r\n */\r\n\r\n#define ADC_InjectedSequence_1 ADC_Channel_1 /*!< ADC Injected sequence 1 */\r\n#define ADC_InjectedSequence_2 ADC_Channel_2 /*!< ADC Injected sequence 2 */\r\n#define ADC_InjectedSequence_3 ADC_Channel_3 /*!< ADC Injected sequence 3 */\r\n#define ADC_InjectedSequence_4 ADC_Channel_4 /*!< ADC Injected sequence 4 */\r\n#define IS_ADC_INJECTED_SEQUENCE(SEQUENCE) (((SEQUENCE) == ADC_InjectedSequence_1) || \\\r\n ((SEQUENCE) == ADC_InjectedSequence_2) || \\\r\n ((SEQUENCE) == ADC_InjectedSequence_3) || \\\r\n ((SEQUENCE) == ADC_InjectedSequence_4))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_selection \r\n * @{\r\n */\r\n\r\n#define ADC_AnalogWatchdog_SingleRegEnable ((uint32_t)0x00C00000) /*!< ADC Analog watchdog single regular mode */\r\n#define ADC_AnalogWatchdog_SingleInjecEnable ((uint32_t)0x01400000) /*!< ADC Analog watchdog single injected mode */\r\n#define ADC_AnalogWatchdog_SingleRegOrInjecEnable ((uint32_t)0x01C00000) /*!< ADC Analog watchdog single regular or injected mode */\r\n#define ADC_AnalogWatchdog_AllRegEnable ((uint32_t)0x00800000) /*!< ADC Analog watchdog all regular mode */\r\n#define ADC_AnalogWatchdog_AllInjecEnable ((uint32_t)0x01000000) /*!< ADC Analog watchdog all injected mode */\r\n#define ADC_AnalogWatchdog_AllRegAllInjecEnable ((uint32_t)0x01800000) /*!< ADC Analog watchdog all regular and all injected mode */\r\n#define ADC_AnalogWatchdog_None ((uint32_t)0x00000000) /*!< ADC Analog watchdog off */\r\n\r\n#define IS_ADC_ANALOG_WATCHDOG(WATCHDOG) (((WATCHDOG) == ADC_AnalogWatchdog_SingleRegEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_SingleInjecEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_SingleRegOrInjecEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_AllRegEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_AllInjecEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_AllRegAllInjecEnable) || \\\r\n ((WATCHDOG) == ADC_AnalogWatchdog_None))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Calibration_Mode_definition \r\n * @{\r\n */\r\n#define ADC_CalibrationMode_Single ((uint32_t)0x00000000) /*!< ADC Calibration for single ended channel */\r\n#define ADC_CalibrationMode_Differential ((uint32_t)0x40000000) /*!< ADC Calibration for differential channel */\r\n\r\n#define IS_ADC_CALIBRATION_MODE(MODE) (((MODE) == ADC_CalibrationMode_Single) ||((MODE) == ADC_CalibrationMode_Differential))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_DMA_Mode_definition \r\n * @{\r\n */\r\n#define ADC_DMAMode_OneShot\t ((uint32_t)0x00000000) /*!< ADC DMA Oneshot mode */\r\n#define ADC_DMAMode_Circular ((uint32_t)0x00000002) /*!< ADC DMA circular mode */\r\n\r\n#define IS_ADC_DMA_MODE(MODE) (((MODE) == ADC_DMAMode_OneShot) || ((MODE) == ADC_DMAMode_Circular))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_interrupts_definition \r\n * @{\r\n */\r\n\r\n#define ADC_IT_RDY ((uint16_t)0x0001) /*!< ADC Ready (ADRDY) interrupt source */\r\n#define ADC_IT_EOSMP ((uint16_t)0x0002) /*!< ADC End of Sampling interrupt source */\r\n#define ADC_IT_EOC ((uint16_t)0x0004) /*!< ADC End of Regular Conversion interrupt source */\r\n#define ADC_IT_EOS ((uint16_t)0x0008) /*!< ADC End of Regular sequence of Conversions interrupt source */\r\n#define ADC_IT_OVR ((uint16_t)0x0010) /*!< ADC overrun interrupt source */\r\n#define ADC_IT_JEOC ((uint16_t)0x0020) /*!< ADC End of Injected Conversion interrupt source */\r\n#define ADC_IT_JEOS ((uint16_t)0x0040) /*!< ADC End of Injected sequence of Conversions interrupt source */\r\n#define ADC_IT_AWD1 ((uint16_t)0x0080) /*!< ADC Analog watchdog 1 interrupt source */\r\n#define ADC_IT_AWD2 ((uint16_t)0x0100) /*!< ADC Analog watchdog 2 interrupt source */\r\n#define ADC_IT_AWD3 ((uint16_t)0x0200) /*!< ADC Analog watchdog 3 interrupt source */\r\n#define ADC_IT_JQOVF ((uint16_t)0x0400) /*!< ADC Injected Context Queue Overflow interrupt source */\r\n\r\n\r\n#define IS_ADC_IT(IT) ((((IT) & (uint16_t)0xF800) == 0x0000) && ((IT) != 0x0000))\r\n\r\n#define IS_ADC_GET_IT(IT) (((IT) == ADC_IT_RDY) || ((IT) == ADC_IT_EOSMP) || \\\r\n ((IT) == ADC_IT_EOC) || ((IT) == ADC_IT_EOS) || \\\r\n ((IT) == ADC_IT_OVR) || ((IT) == ADC_IT_EOS) || \\\r\n ((IT) == ADC_IT_JEOS) || ((IT) == ADC_IT_AWD1) || \\\r\n ((IT) == ADC_IT_AWD2) || ((IT) == ADC_IT_AWD3) || \\\r\n ((IT) == ADC_IT_JQOVF))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_flags_definition \r\n * @{\r\n */\r\n \r\n#define ADC_FLAG_RDY ((uint16_t)0x0001) /*!< ADC Ready (ADRDY) flag */\r\n#define ADC_FLAG_EOSMP ((uint16_t)0x0002) /*!< ADC End of Sampling flag */\r\n#define ADC_FLAG_EOC ((uint16_t)0x0004) /*!< ADC End of Regular Conversion flag */\r\n#define ADC_FLAG_EOS ((uint16_t)0x0008) /*!< ADC End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_OVR ((uint16_t)0x0010) /*!< ADC overrun flag */\r\n#define ADC_FLAG_JEOC ((uint16_t)0x0020) /*!< ADC End of Injected Conversion flag */\r\n#define ADC_FLAG_JEOS ((uint16_t)0x0040) /*!< ADC End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_AWD1 ((uint16_t)0x0080) /*!< ADC Analog watchdog 1 flag */\r\n#define ADC_FLAG_AWD2 ((uint16_t)0x0100) /*!< ADC Analog watchdog 2 flag */\r\n#define ADC_FLAG_AWD3 ((uint16_t)0x0200) /*!< ADC Analog watchdog 3 flag */\r\n#define ADC_FLAG_JQOVF ((uint16_t)0x0400) /*!< ADC Injected Context Queue Overflow flag */\r\n\r\n#define IS_ADC_CLEAR_FLAG(FLAG) ((((FLAG) & (uint16_t)0xF800) == 0x0000) && ((FLAG) != 0x0000))\r\n#define IS_ADC_GET_FLAG(FLAG) (((FLAG) == ADC_FLAG_RDY) || ((FLAG) == ADC_FLAG_EOSMP) || \\\r\n ((FLAG) == ADC_FLAG_EOC) || ((FLAG) == ADC_FLAG_EOS) || \\\r\n ((FLAG) == ADC_FLAG_OVR) || ((FLAG) == ADC_FLAG_JEOC) || \\\r\n ((FLAG) == ADC_FLAG_JEOS) || ((FLAG) == ADC_FLAG_AWD1) || \\\r\n ((FLAG) == ADC_FLAG_AWD2) || ((FLAG) == ADC_FLAG_AWD3) || \\\r\n ((FLAG) == ADC_FLAG_JQOVF))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Common_flags_definition \r\n * @{\r\n */\r\n \r\n#define ADC_FLAG_MSTRDY ((uint32_t)0x00000001) /*!< ADC Master Ready (ADRDY) flag */\r\n#define ADC_FLAG_MSTEOSMP ((uint32_t)0x00000002) /*!< ADC Master End of Sampling flag */\r\n#define ADC_FLAG_MSTEOC ((uint32_t)0x00000004) /*!< ADC Master End of Regular Conversion flag */\r\n#define ADC_FLAG_MSTEOS ((uint32_t)0x00000008) /*!< ADC Master End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_MSTOVR ((uint32_t)0x00000010) /*!< ADC Master overrun flag */\r\n#define ADC_FLAG_MSTJEOC ((uint32_t)0x00000020) /*!< ADC Master End of Injected Conversion flag */\r\n#define ADC_FLAG_MSTJEOS ((uint32_t)0x00000040) /*!< ADC Master End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_MSTAWD1 ((uint32_t)0x00000080) /*!< ADC Master Analog watchdog 1 flag */\r\n#define ADC_FLAG_MSTAWD2 ((uint32_t)0x00000100) /*!< ADC Master Analog watchdog 2 flag */\r\n#define ADC_FLAG_MSTAWD3 ((uint32_t)0x00000200) /*!< ADC Master Analog watchdog 3 flag */\r\n#define ADC_FLAG_MSTJQOVF ((uint32_t)0x00000400) /*!< ADC Master Injected Context Queue Overflow flag */\r\n\r\n#define ADC_FLAG_SLVRDY ((uint32_t)0x00010000) /*!< ADC Slave Ready (ADRDY) flag */\r\n#define ADC_FLAG_SLVEOSMP ((uint32_t)0x00020000) /*!< ADC Slave End of Sampling flag */\r\n#define ADC_FLAG_SLVEOC ((uint32_t)0x00040000) /*!< ADC Slave End of Regular Conversion flag */\r\n#define ADC_FLAG_SLVEOS ((uint32_t)0x00080000) /*!< ADC Slave End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_SLVOVR ((uint32_t)0x00100000) /*!< ADC Slave overrun flag */\r\n#define ADC_FLAG_SLVJEOC ((uint32_t)0x00200000) /*!< ADC Slave End of Injected Conversion flag */\r\n#define ADC_FLAG_SLVJEOS ((uint32_t)0x00400000) /*!< ADC Slave End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_SLVAWD1 ((uint32_t)0x00800000) /*!< ADC Slave Analog watchdog 1 flag */\r\n#define ADC_FLAG_SLVAWD2 ((uint32_t)0x01000000) /*!< ADC Slave Analog watchdog 2 flag */\r\n#define ADC_FLAG_SLVAWD3 ((uint32_t)0x02000000) /*!< ADC Slave Analog watchdog 3 flag */\r\n#define ADC_FLAG_SLVJQOVF ((uint32_t)0x04000000) /*!< ADC Slave Injected Context Queue Overflow flag */\r\n\r\n#define IS_ADC_CLEAR_COMMONFLAG(FLAG) ((((FLAG) & (uint32_t)0xF800F800) == 0x0000) && ((FLAG) != 0x00000000))\r\n#define IS_ADC_GET_COMMONFLAG(FLAG) (((FLAG) == ADC_FLAG_MSTRDY) || ((FLAG) == ADC_FLAG_MSTEOSMP) || \\\r\n ((FLAG) == ADC_FLAG_MSTEOC) || ((FLAG) == ADC_FLAG_MSTEOS) || \\\r\n ((FLAG) == ADC_FLAG_MSTOVR) || ((FLAG) == ADC_FLAG_MSTEOS) || \\\r\n ((FLAG) == ADC_FLAG_MSTJEOS) || ((FLAG) == ADC_FLAG_MSTAWD1) || \\\r\n ((FLAG) == ADC_FLAG_MSTAWD2) || ((FLAG) == ADC_FLAG_MSTAWD3) || \\\r\n ((FLAG) == ADC_FLAG_MSTJQOVF) || \\\r\n ((FLAG) == ADC_FLAG_SLVRDY) || ((FLAG) == ADC_FLAG_SLVEOSMP) || \\\r\n ((FLAG) == ADC_FLAG_SLVEOC) || ((FLAG) == ADC_FLAG_SLVEOS) || \\\r\n ((FLAG) == ADC_FLAG_SLVOVR) || ((FLAG) == ADC_FLAG_SLVEOS) || \\\r\n ((FLAG) == ADC_FLAG_SLVJEOS) || ((FLAG) == ADC_FLAG_SLVAWD1) || \\\r\n ((FLAG) == ADC_FLAG_SLVAWD2) || ((FLAG) == ADC_FLAG_SLVAWD3) || \\\r\n ((FLAG) == ADC_FLAG_SLVJQOVF))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_thresholds \r\n * @{\r\n */\r\n\r\n#define IS_ADC_THRESHOLD(THRESHOLD) ((THRESHOLD) <= 0xFFF) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_offset \r\n * @{\r\n */\r\n\r\n#define IS_ADC_OFFSET(OFFSET) ((OFFSET) <= 0xFFF) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_length \r\n * @{\r\n */\r\n\r\n#define IS_ADC_INJECTED_LENGTH(LENGTH) (((LENGTH) >= 0x1) && ((LENGTH) <= 0x4))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup ADC_regular_length \r\n * @{\r\n */\r\n\r\n#define IS_ADC_REGULAR_LENGTH(LENGTH) (((LENGTH) >= 0x1) && ((LENGTH) <= 0x10)) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_discontinuous_mode_number \r\n * @{\r\n */\r\n\r\n#define IS_ADC_REGULAR_DISC_NUMBER(NUMBER) (((NUMBER) >= 0x1) && ((NUMBER) <= 0x8)) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_two_sampling_delay_number \r\n * @{\r\n */\r\n#define IS_ADC_TWOSAMPLING_DELAY(DELAY)\t(((DELAY) <= 0xF))\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */ \r\n\r\n/* Function used to set the ADC configuration to the default reset state *****/\r\nvoid ADC_DeInit(ADC_TypeDef* ADCx);\t\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid ADC_Init(ADC_TypeDef* ADCx, ADC_InitTypeDef* ADC_InitStruct);\t\r\nvoid ADC_StructInit(ADC_InitTypeDef* ADC_InitStruct); \r\nvoid ADC_InjectedInit(ADC_TypeDef* ADCx, ADC_InjectedInitTypeDef* ADC_InjectedInitStruct); \r\nvoid ADC_InjectedStructInit(ADC_InjectedInitTypeDef* ADC_InjectedInitStruct);\r\nvoid ADC_CommonInit(ADC_TypeDef* ADCx, ADC_CommonInitTypeDef* ADC_CommonInitStruct); \r\nvoid ADC_CommonStructInit(ADC_CommonInitTypeDef* ADC_CommonInitStruct);\r\n\r\nvoid ADC_Cmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_StartCalibration(ADC_TypeDef* ADCx); \r\nuint32_t ADC_GetCalibrationValue(ADC_TypeDef* ADCx);\r\nvoid ADC_SetCalibrationValue(ADC_TypeDef* ADCx, uint32_t ADC_Calibration);\r\nvoid ADC_SelectCalibrationMode(ADC_TypeDef* ADCx, uint32_t ADC_CalibrationMode); \r\nFlagStatus ADC_GetCalibrationStatus(ADC_TypeDef* ADCx);\r\nvoid ADC_DisableCmd(ADC_TypeDef* ADCx); \r\nFlagStatus ADC_GetDisableCmdStatus(ADC_TypeDef* ADCx); \r\nvoid ADC_VoltageRegulatorCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_SelectDifferentialMode(ADC_TypeDef* ADCx, uint8_t ADC_Channel, FunctionalState NewState);\r\nvoid ADC_SelectQueueOfContextMode(ADC_TypeDef* ADCx, FunctionalState NewState);\r\nvoid ADC_AutoDelayCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\n\r\n/* Analog Watchdog configuration functions ************************************/\r\nvoid ADC_AnalogWatchdogCmd(ADC_TypeDef* ADCx, uint32_t ADC_AnalogWatchdog); \r\nvoid ADC_AnalogWatchdog1ThresholdsConfig(ADC_TypeDef* ADCx, uint16_t HighThreshold, uint16_t LowThreshold);\t\r\nvoid ADC_AnalogWatchdog2ThresholdsConfig(ADC_TypeDef* ADCx, uint8_t HighThreshold, uint8_t LowThreshold);\t\r\nvoid ADC_AnalogWatchdog3ThresholdsConfig(ADC_TypeDef* ADCx, uint8_t HighThreshold, uint8_t LowThreshold);\t\r\nvoid ADC_AnalogWatchdog1SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel); \r\nvoid ADC_AnalogWatchdog2SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel); \r\nvoid ADC_AnalogWatchdog3SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel); \r\n\r\n/* Temperature Sensor, Vrefint and Vbat management function */\r\nvoid ADC_TempSensorCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_VrefintCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_VbatCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\n\r\n/* Channels Configuration functions ***********************************/\r\nvoid ADC_RegularChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint8_t Rank, uint8_t ADC_SampleTime);\r\nvoid ADC_RegularChannelSequencerLengthConfig(ADC_TypeDef* ADCx, uint8_t SequencerLength); \r\nvoid ADC_ExternalTriggerConfig(ADC_TypeDef* ADCx, uint16_t ADC_ExternalTrigConvEvent, uint16_t ADC_ExternalTrigEventEdge); \r\n \r\nvoid ADC_StartConversion(ADC_TypeDef* ADCx);\r\nFlagStatus ADC_GetStartConversionStatus(ADC_TypeDef* ADCx);\r\nvoid ADC_StopConversion(ADC_TypeDef* ADCx);\r\nvoid ADC_DiscModeChannelCountConfig(ADC_TypeDef* ADCx, uint8_t Number);\t\r\nvoid ADC_DiscModeCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nuint16_t ADC_GetConversionValue(ADC_TypeDef* ADCx);\r\nuint32_t ADC_GetDualModeConversionValue(ADC_TypeDef* ADCx);\r\n\r\nvoid ADC_SetChannelOffset1(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset); \r\nvoid ADC_SetChannelOffset2(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset); \r\nvoid ADC_SetChannelOffset3(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset); \r\nvoid ADC_SetChannelOffset4(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset); \r\n\r\nvoid ADC_ChannelOffset1Cmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_ChannelOffset2Cmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_ChannelOffset3Cmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_ChannelOffset4Cmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\n\r\n/* Regular Channels DMA Configuration functions *******************************/\r\nvoid ADC_DMACmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_DMAConfig(ADC_TypeDef* ADCx, uint32_t ADC_DMAMode); \r\n\r\n/* Injected channels Configuration functions **********************************/\r\nvoid ADC_InjectedChannelSampleTimeConfig(ADC_TypeDef* ADCx, uint8_t ADC_InjectedChannel, uint8_t ADC_SampleTime);\r\nvoid ADC_StartInjectedConversion(ADC_TypeDef* ADCx); \r\nFlagStatus ADC_GetStartInjectedConversionStatus(ADC_TypeDef* ADCx); \r\nvoid ADC_StopInjectedConversion(ADC_TypeDef* ADCx); \r\nvoid ADC_AutoInjectedConvCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nvoid ADC_InjectedDiscModeCmd(ADC_TypeDef* ADCx, FunctionalState NewState); \r\nuint16_t ADC_GetInjectedConversionValue(ADC_TypeDef* ADCx, uint8_t ADC_InjectedChannel); \r\n\r\n/* ADC Dual Modes Configuration functions *************************************/\r\nFlagStatus ADC_GetCommonFlagStatus(ADC_TypeDef* ADCx, uint32_t ADC_FLAG);\r\nvoid ADC_ClearCommonFlag(ADC_TypeDef* ADCx, uint32_t ADC_FLAG); \r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid ADC_ITConfig(ADC_TypeDef* ADCx, uint32_t ADC_IT, FunctionalState NewState); \r\nFlagStatus ADC_GetFlagStatus(ADC_TypeDef* ADCx, uint32_t ADC_FLAG);\r\nvoid ADC_ClearFlag(ADC_TypeDef* ADCx, uint32_t ADC_FLAG); \r\nITStatus ADC_GetITStatus(ADC_TypeDef* ADCx, uint32_t ADC_IT); \r\nvoid ADC_ClearITPendingBit(ADC_TypeDef* ADCx, uint32_t ADC_IT); \r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_ADC_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_can.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_can.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the CAN firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_CAN_H\r\n#define __STM32F30x_CAN_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CAN\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n#define IS_CAN_ALL_PERIPH(PERIPH) (((PERIPH) == CAN1))\r\n\r\n/** \r\n * @brief CAN init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint16_t CAN_Prescaler; /*!< Specifies the length of a time quantum. \r\n It ranges from 1 to 1024. */\r\n \r\n uint8_t CAN_Mode; /*!< Specifies the CAN operating mode.\r\n This parameter can be a value of @ref CAN_operating_mode */\r\n\r\n uint8_t CAN_SJW; /*!< Specifies the maximum number of time quanta \r\n the CAN hardware is allowed to lengthen or \r\n shorten a bit to perform resynchronization.\r\n This parameter can be a value of @ref CAN_synchronisation_jump_width */\r\n\r\n uint8_t CAN_BS1; /*!< Specifies the number of time quanta in Bit \r\n Segment 1. This parameter can be a value of \r\n @ref CAN_time_quantum_in_bit_segment_1 */\r\n\r\n uint8_t CAN_BS2; /*!< Specifies the number of time quanta in Bit Segment 2.\r\n This parameter can be a value of @ref CAN_time_quantum_in_bit_segment_2 */\r\n \r\n FunctionalState CAN_TTCM; /*!< Enable or disable the time triggered communication mode.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n \r\n FunctionalState CAN_ABOM; /*!< Enable or disable the automatic bus-off management.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n\r\n FunctionalState CAN_AWUM; /*!< Enable or disable the automatic wake-up mode. \r\n This parameter can be set either to ENABLE or DISABLE. */\r\n\r\n FunctionalState CAN_NART; /*!< Enable or disable the non-automatic retransmission mode.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n\r\n FunctionalState CAN_RFLM; /*!< Enable or disable the Receive FIFO Locked mode.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n\r\n FunctionalState CAN_TXFP; /*!< Enable or disable the transmit FIFO priority.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n} CAN_InitTypeDef;\r\n\r\n/** \r\n * @brief CAN filter init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint16_t CAN_FilterIdHigh; /*!< Specifies the filter identification number (MSBs for a 32-bit\r\n configuration, first one for a 16-bit configuration).\r\n This parameter can be a value between 0x0000 and 0xFFFF */\r\n\r\n uint16_t CAN_FilterIdLow; /*!< Specifies the filter identification number (LSBs for a 32-bit\r\n configuration, second one for a 16-bit configuration).\r\n This parameter can be a value between 0x0000 and 0xFFFF */\r\n\r\n uint16_t CAN_FilterMaskIdHigh; /*!< Specifies the filter mask number or identification number,\r\n according to the mode (MSBs for a 32-bit configuration,\r\n first one for a 16-bit configuration).\r\n This parameter can be a value between 0x0000 and 0xFFFF */\r\n\r\n uint16_t CAN_FilterMaskIdLow; /*!< Specifies the filter mask number or identification number,\r\n according to the mode (LSBs for a 32-bit configuration,\r\n second one for a 16-bit configuration).\r\n This parameter can be a value between 0x0000 and 0xFFFF */\r\n\r\n uint16_t CAN_FilterFIFOAssignment; /*!< Specifies the FIFO (0 or 1) which will be assigned to the filter.\r\n This parameter can be a value of @ref CAN_filter_FIFO */\r\n \r\n uint8_t CAN_FilterNumber; /*!< Specifies the filter which will be initialized. It ranges from 0 to 13. */\r\n\r\n uint8_t CAN_FilterMode; /*!< Specifies the filter mode to be initialized.\r\n This parameter can be a value of @ref CAN_filter_mode */\r\n\r\n uint8_t CAN_FilterScale; /*!< Specifies the filter scale.\r\n This parameter can be a value of @ref CAN_filter_scale */\r\n\r\n FunctionalState CAN_FilterActivation; /*!< Enable or disable the filter.\r\n This parameter can be set either to ENABLE or DISABLE. */\r\n} CAN_FilterInitTypeDef;\r\n\r\n/** \r\n * @brief CAN Tx message structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t StdId; /*!< Specifies the standard identifier.\r\n This parameter can be a value between 0 to 0x7FF. */\r\n\r\n uint32_t ExtId; /*!< Specifies the extended identifier.\r\n This parameter can be a value between 0 to 0x1FFFFFFF. */\r\n\r\n uint8_t IDE; /*!< Specifies the type of identifier for the message that \r\n will be transmitted. This parameter can be a value \r\n of @ref CAN_identifier_type */\r\n\r\n uint8_t RTR; /*!< Specifies the type of frame for the message that will \r\n be transmitted. This parameter can be a value of \r\n @ref CAN_remote_transmission_request */\r\n\r\n uint8_t DLC; /*!< Specifies the length of the frame that will be \r\n transmitted. This parameter can be a value between \r\n 0 to 8 */\r\n\r\n uint8_t Data[8]; /*!< Contains the data to be transmitted. It ranges from 0 \r\n to 0xFF. */\r\n} CanTxMsg;\r\n\r\n/** \r\n * @brief CAN Rx message structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint32_t StdId; /*!< Specifies the standard identifier.\r\n This parameter can be a value between 0 to 0x7FF. */\r\n\r\n uint32_t ExtId; /*!< Specifies the extended identifier.\r\n This parameter can be a value between 0 to 0x1FFFFFFF. */\r\n\r\n uint8_t IDE; /*!< Specifies the type of identifier for the message that \r\n will be received. This parameter can be a value of \r\n @ref CAN_identifier_type */\r\n\r\n uint8_t RTR; /*!< Specifies the type of frame for the received message.\r\n This parameter can be a value of \r\n @ref CAN_remote_transmission_request */\r\n\r\n uint8_t DLC; /*!< Specifies the length of the frame that will be received.\r\n This parameter can be a value between 0 to 8 */\r\n\r\n uint8_t Data[8]; /*!< Contains the data to be received. It ranges from 0 to \r\n 0xFF. */\r\n\r\n uint8_t FMI; /*!< Specifies the index of the filter the message stored in \r\n the mailbox passes through. This parameter can be a \r\n value between 0 to 0xFF */\r\n} CanRxMsg;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CAN_Exported_Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CAN_InitStatus \r\n * @{\r\n */\r\n\r\n#define CAN_InitStatus_Failed ((uint8_t)0x00) /*!< CAN initialization failed */\r\n#define CAN_InitStatus_Success ((uint8_t)0x01) /*!< CAN initialization OK */\r\n\r\n\r\n/* Legacy defines */\r\n#define CANINITFAILED CAN_InitStatus_Failed\r\n#define CANINITOK CAN_InitStatus_Success\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_operating_mode \r\n * @{\r\n */\r\n\r\n#define CAN_Mode_Normal ((uint8_t)0x00) /*!< normal mode */\r\n#define CAN_Mode_LoopBack ((uint8_t)0x01) /*!< loopback mode */\r\n#define CAN_Mode_Silent ((uint8_t)0x02) /*!< silent mode */\r\n#define CAN_Mode_Silent_LoopBack ((uint8_t)0x03) /*!< loopback combined with silent mode */\r\n\r\n#define IS_CAN_MODE(MODE) (((MODE) == CAN_Mode_Normal) || \\\r\n ((MODE) == CAN_Mode_LoopBack)|| \\\r\n ((MODE) == CAN_Mode_Silent) || \\\r\n ((MODE) == CAN_Mode_Silent_LoopBack))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n /**\r\n * @defgroup CAN_operating_mode \r\n * @{\r\n */ \r\n#define CAN_OperatingMode_Initialization ((uint8_t)0x00) /*!< Initialization mode */\r\n#define CAN_OperatingMode_Normal ((uint8_t)0x01) /*!< Normal mode */\r\n#define CAN_OperatingMode_Sleep ((uint8_t)0x02) /*!< sleep mode */\r\n\r\n\r\n#define IS_CAN_OPERATING_MODE(MODE) (((MODE) == CAN_OperatingMode_Initialization) ||\\\r\n ((MODE) == CAN_OperatingMode_Normal)|| \\\r\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t((MODE) == CAN_OperatingMode_Sleep))\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @defgroup CAN_operating_mode_status\r\n * @{\r\n */ \r\n\r\n#define CAN_ModeStatus_Failed ((uint8_t)0x00) /*!< CAN entering the specific mode failed */\r\n#define CAN_ModeStatus_Success ((uint8_t)!CAN_ModeStatus_Failed) /*!< CAN entering the specific mode Succeed */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_synchronisation_jump_width \r\n * @{\r\n */\r\n#define CAN_SJW_1tq ((uint8_t)0x00) /*!< 1 time quantum */\r\n#define CAN_SJW_2tq ((uint8_t)0x01) /*!< 2 time quantum */\r\n#define CAN_SJW_3tq ((uint8_t)0x02) /*!< 3 time quantum */\r\n#define CAN_SJW_4tq ((uint8_t)0x03) /*!< 4 time quantum */\r\n\r\n#define IS_CAN_SJW(SJW) (((SJW) == CAN_SJW_1tq) || ((SJW) == CAN_SJW_2tq)|| \\\r\n ((SJW) == CAN_SJW_3tq) || ((SJW) == CAN_SJW_4tq))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_time_quantum_in_bit_segment_1 \r\n * @{\r\n */\r\n#define CAN_BS1_1tq ((uint8_t)0x00) /*!< 1 time quantum */\r\n#define CAN_BS1_2tq ((uint8_t)0x01) /*!< 2 time quantum */\r\n#define CAN_BS1_3tq ((uint8_t)0x02) /*!< 3 time quantum */\r\n#define CAN_BS1_4tq ((uint8_t)0x03) /*!< 4 time quantum */\r\n#define CAN_BS1_5tq ((uint8_t)0x04) /*!< 5 time quantum */\r\n#define CAN_BS1_6tq ((uint8_t)0x05) /*!< 6 time quantum */\r\n#define CAN_BS1_7tq ((uint8_t)0x06) /*!< 7 time quantum */\r\n#define CAN_BS1_8tq ((uint8_t)0x07) /*!< 8 time quantum */\r\n#define CAN_BS1_9tq ((uint8_t)0x08) /*!< 9 time quantum */\r\n#define CAN_BS1_10tq ((uint8_t)0x09) /*!< 10 time quantum */\r\n#define CAN_BS1_11tq ((uint8_t)0x0A) /*!< 11 time quantum */\r\n#define CAN_BS1_12tq ((uint8_t)0x0B) /*!< 12 time quantum */\r\n#define CAN_BS1_13tq ((uint8_t)0x0C) /*!< 13 time quantum */\r\n#define CAN_BS1_14tq ((uint8_t)0x0D) /*!< 14 time quantum */\r\n#define CAN_BS1_15tq ((uint8_t)0x0E) /*!< 15 time quantum */\r\n#define CAN_BS1_16tq ((uint8_t)0x0F) /*!< 16 time quantum */\r\n\r\n#define IS_CAN_BS1(BS1) ((BS1) <= CAN_BS1_16tq)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_time_quantum_in_bit_segment_2 \r\n * @{\r\n */\r\n#define CAN_BS2_1tq ((uint8_t)0x00) /*!< 1 time quantum */\r\n#define CAN_BS2_2tq ((uint8_t)0x01) /*!< 2 time quantum */\r\n#define CAN_BS2_3tq ((uint8_t)0x02) /*!< 3 time quantum */\r\n#define CAN_BS2_4tq ((uint8_t)0x03) /*!< 4 time quantum */\r\n#define CAN_BS2_5tq ((uint8_t)0x04) /*!< 5 time quantum */\r\n#define CAN_BS2_6tq ((uint8_t)0x05) /*!< 6 time quantum */\r\n#define CAN_BS2_7tq ((uint8_t)0x06) /*!< 7 time quantum */\r\n#define CAN_BS2_8tq ((uint8_t)0x07) /*!< 8 time quantum */\r\n\r\n#define IS_CAN_BS2(BS2) ((BS2) <= CAN_BS2_8tq)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_clock_prescaler \r\n * @{\r\n */\r\n#define IS_CAN_PRESCALER(PRESCALER) (((PRESCALER) >= 1) && ((PRESCALER) <= 1024))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_filter_number \r\n * @{\r\n */\r\n#define IS_CAN_FILTER_NUMBER(NUMBER) ((NUMBER) <= 27)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_filter_mode \r\n * @{\r\n */\r\n#define CAN_FilterMode_IdMask ((uint8_t)0x00) /*!< identifier/mask mode */\r\n#define CAN_FilterMode_IdList ((uint8_t)0x01) /*!< identifier list mode */\r\n\r\n#define IS_CAN_FILTER_MODE(MODE) (((MODE) == CAN_FilterMode_IdMask) || \\\r\n ((MODE) == CAN_FilterMode_IdList))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_filter_scale \r\n * @{\r\n */\r\n#define CAN_FilterScale_16bit ((uint8_t)0x00) /*!< Two 16-bit filters */\r\n#define CAN_FilterScale_32bit ((uint8_t)0x01) /*!< One 32-bit filter */\r\n\r\n#define IS_CAN_FILTER_SCALE(SCALE) (((SCALE) == CAN_FilterScale_16bit) || \\\r\n ((SCALE) == CAN_FilterScale_32bit))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_filter_FIFO\r\n * @{\r\n */\r\n#define CAN_Filter_FIFO0 ((uint8_t)0x00) /*!< Filter FIFO 0 assignment for filter x */\r\n#define CAN_Filter_FIFO1 ((uint8_t)0x01) /*!< Filter FIFO 1 assignment for filter x */\r\n#define IS_CAN_FILTER_FIFO(FIFO) (((FIFO) == CAN_FilterFIFO0) || \\\r\n ((FIFO) == CAN_FilterFIFO1))\r\n\r\n/* Legacy defines */\r\n#define CAN_FilterFIFO0 CAN_Filter_FIFO0\r\n#define CAN_FilterFIFO1 CAN_Filter_FIFO1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_Start_bank_filter_for_slave_CAN \r\n * @{\r\n */\r\n#define IS_CAN_BANKNUMBER(BANKNUMBER) (((BANKNUMBER) >= 1) && ((BANKNUMBER) <= 27))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_Tx \r\n * @{\r\n */\r\n#define IS_CAN_TRANSMITMAILBOX(TRANSMITMAILBOX) ((TRANSMITMAILBOX) <= ((uint8_t)0x02))\r\n#define IS_CAN_STDID(STDID) ((STDID) <= ((uint32_t)0x7FF))\r\n#define IS_CAN_EXTID(EXTID) ((EXTID) <= ((uint32_t)0x1FFFFFFF))\r\n#define IS_CAN_DLC(DLC) ((DLC) <= ((uint8_t)0x08))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_identifier_type \r\n * @{\r\n */\r\n#define CAN_Id_Standard ((uint32_t)0x00000000) /*!< Standard Id */\r\n#define CAN_Id_Extended ((uint32_t)0x00000004) /*!< Extended Id */\r\n#define IS_CAN_IDTYPE(IDTYPE) (((IDTYPE) == CAN_Id_Standard) || \\\r\n ((IDTYPE) == CAN_Id_Extended))\r\n\r\n/* Legacy defines */\r\n#define CAN_ID_STD CAN_Id_Standard \r\n#define CAN_ID_EXT CAN_Id_Extended\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_remote_transmission_request \r\n * @{\r\n */\r\n#define CAN_RTR_Data ((uint32_t)0x00000000) /*!< Data frame */\r\n#define CAN_RTR_Remote ((uint32_t)0x00000002) /*!< Remote frame */\r\n#define IS_CAN_RTR(RTR) (((RTR) == CAN_RTR_Data) || ((RTR) == CAN_RTR_Remote))\r\n\r\n/* Legacy defines */\r\n#define CAN_RTR_DATA CAN_RTR_Data \r\n#define CAN_RTR_REMOTE CAN_RTR_Remote\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_transmit_constants \r\n * @{\r\n */\r\n#define CAN_TxStatus_Failed ((uint8_t)0x00)/*!< CAN transmission failed */\r\n#define CAN_TxStatus_Ok ((uint8_t)0x01) /*!< CAN transmission succeeded */\r\n#define CAN_TxStatus_Pending ((uint8_t)0x02) /*!< CAN transmission pending */\r\n#define CAN_TxStatus_NoMailBox ((uint8_t)0x04) /*!< CAN cell did not provide \r\n an empty mailbox */\r\n/* Legacy defines */\t\r\n#define CANTXFAILED CAN_TxStatus_Failed\r\n#define CANTXOK CAN_TxStatus_Ok\r\n#define CANTXPENDING CAN_TxStatus_Pending\r\n#define CAN_NO_MB CAN_TxStatus_NoMailBox\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_receive_FIFO_number_constants \r\n * @{\r\n */\r\n#define CAN_FIFO0 ((uint8_t)0x00) /*!< CAN FIFO 0 used to receive */\r\n#define CAN_FIFO1 ((uint8_t)0x01) /*!< CAN FIFO 1 used to receive */\r\n\r\n#define IS_CAN_FIFO(FIFO) (((FIFO) == CAN_FIFO0) || ((FIFO) == CAN_FIFO1))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_sleep_constants \r\n * @{\r\n */\r\n#define CAN_Sleep_Failed ((uint8_t)0x00) /*!< CAN did not enter the sleep mode */\r\n#define CAN_Sleep_Ok ((uint8_t)0x01) /*!< CAN entered the sleep mode */\r\n\r\n/* Legacy defines */\t\r\n#define CANSLEEPFAILED CAN_Sleep_Failed\r\n#define CANSLEEPOK CAN_Sleep_Ok\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_wake_up_constants \r\n * @{\r\n */\r\n#define CAN_WakeUp_Failed ((uint8_t)0x00) /*!< CAN did not leave the sleep mode */\r\n#define CAN_WakeUp_Ok ((uint8_t)0x01) /*!< CAN leaved the sleep mode */\r\n\r\n/* Legacy defines */\r\n#define CANWAKEUPFAILED CAN_WakeUp_Failed \r\n#define CANWAKEUPOK CAN_WakeUp_Ok \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @defgroup CAN_Error_Code_constants\r\n * @{\r\n */ \r\n#define CAN_ErrorCode_NoErr ((uint8_t)0x00) /*!< No Error */ \r\n#define\tCAN_ErrorCode_StuffErr ((uint8_t)0x10) /*!< Stuff Error */ \r\n#define\tCAN_ErrorCode_FormErr ((uint8_t)0x20) /*!< Form Error */ \r\n#define\tCAN_ErrorCode_ACKErr ((uint8_t)0x30) /*!< Acknowledgment Error */ \r\n#define\tCAN_ErrorCode_BitRecessiveErr ((uint8_t)0x40) /*!< Bit Recessive Error */ \r\n#define\tCAN_ErrorCode_BitDominantErr ((uint8_t)0x50) /*!< Bit Dominant Error */ \r\n#define\tCAN_ErrorCode_CRCErr ((uint8_t)0x60) /*!< CRC Error */ \r\n#define\tCAN_ErrorCode_SoftwareSetErr ((uint8_t)0x70) /*!< Software Set Error */ \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_flags \r\n * @{\r\n */\r\n/* If the flag is 0x3XXXXXXX, it means that it can be used with CAN_GetFlagStatus()\r\n and CAN_ClearFlag() functions. */\r\n/* If the flag is 0x1XXXXXXX, it means that it can only be used with \r\n CAN_GetFlagStatus() function. */\r\n\r\n/* Transmit Flags */\r\n#define CAN_FLAG_RQCP0 ((uint32_t)0x38000001) /*!< Request MailBox0 Flag */\r\n#define CAN_FLAG_RQCP1 ((uint32_t)0x38000100) /*!< Request MailBox1 Flag */\r\n#define CAN_FLAG_RQCP2 ((uint32_t)0x38010000) /*!< Request MailBox2 Flag */\r\n\r\n/* Receive Flags */\r\n#define CAN_FLAG_FMP0 ((uint32_t)0x12000003) /*!< FIFO 0 Message Pending Flag */\r\n#define CAN_FLAG_FF0 ((uint32_t)0x32000008) /*!< FIFO 0 Full Flag */\r\n#define CAN_FLAG_FOV0 ((uint32_t)0x32000010) /*!< FIFO 0 Overrun Flag */\r\n#define CAN_FLAG_FMP1 ((uint32_t)0x14000003) /*!< FIFO 1 Message Pending Flag */\r\n#define CAN_FLAG_FF1 ((uint32_t)0x34000008) /*!< FIFO 1 Full Flag */\r\n#define CAN_FLAG_FOV1 ((uint32_t)0x34000010) /*!< FIFO 1 Overrun Flag */\r\n\r\n/* Operating Mode Flags */\r\n#define CAN_FLAG_WKU ((uint32_t)0x31000008) /*!< Wake up Flag */\r\n#define CAN_FLAG_SLAK ((uint32_t)0x31000012) /*!< Sleep acknowledge Flag */\r\n/* @note When SLAK interrupt is disabled (SLKIE=0), no polling on SLAKI is possible. \r\n In this case the SLAK bit can be polled.*/\r\n\r\n/* Error Flags */\r\n#define CAN_FLAG_EWG ((uint32_t)0x10F00001) /*!< Error Warning Flag */\r\n#define CAN_FLAG_EPV ((uint32_t)0x10F00002) /*!< Error Passive Flag */\r\n#define CAN_FLAG_BOF ((uint32_t)0x10F00004) /*!< Bus-Off Flag */\r\n#define CAN_FLAG_LEC ((uint32_t)0x30F00070) /*!< Last error code Flag */\r\n\r\n#define IS_CAN_GET_FLAG(FLAG) (((FLAG) == CAN_FLAG_LEC) || ((FLAG) == CAN_FLAG_BOF) || \\\r\n ((FLAG) == CAN_FLAG_EPV) || ((FLAG) == CAN_FLAG_EWG) || \\\r\n ((FLAG) == CAN_FLAG_WKU) || ((FLAG) == CAN_FLAG_FOV0) || \\\r\n ((FLAG) == CAN_FLAG_FF0) || ((FLAG) == CAN_FLAG_FMP0) || \\\r\n ((FLAG) == CAN_FLAG_FOV1) || ((FLAG) == CAN_FLAG_FF1) || \\\r\n ((FLAG) == CAN_FLAG_FMP1) || ((FLAG) == CAN_FLAG_RQCP2) || \\\r\n ((FLAG) == CAN_FLAG_RQCP1)|| ((FLAG) == CAN_FLAG_RQCP0) || \\\r\n ((FLAG) == CAN_FLAG_SLAK ))\r\n\r\n#define IS_CAN_CLEAR_FLAG(FLAG)(((FLAG) == CAN_FLAG_LEC) || ((FLAG) == CAN_FLAG_RQCP2) || \\\r\n ((FLAG) == CAN_FLAG_RQCP1) || ((FLAG) == CAN_FLAG_RQCP0) || \\\r\n ((FLAG) == CAN_FLAG_FF0) || ((FLAG) == CAN_FLAG_FOV0) ||\\\r\n ((FLAG) == CAN_FLAG_FF1) || ((FLAG) == CAN_FLAG_FOV1) || \\\r\n ((FLAG) == CAN_FLAG_WKU) || ((FLAG) == CAN_FLAG_SLAK))\r\n/**\r\n * @}\r\n */\r\n\r\n \r\n/** @defgroup CAN_interrupts \r\n * @{\r\n */ \r\n#define CAN_IT_TME ((uint32_t)0x00000001) /*!< Transmit mailbox empty Interrupt*/\r\n\r\n/* Receive Interrupts */\r\n#define CAN_IT_FMP0 ((uint32_t)0x00000002) /*!< FIFO 0 message pending Interrupt*/\r\n#define CAN_IT_FF0 ((uint32_t)0x00000004) /*!< FIFO 0 full Interrupt*/\r\n#define CAN_IT_FOV0 ((uint32_t)0x00000008) /*!< FIFO 0 overrun Interrupt*/\r\n#define CAN_IT_FMP1 ((uint32_t)0x00000010) /*!< FIFO 1 message pending Interrupt*/\r\n#define CAN_IT_FF1 ((uint32_t)0x00000020) /*!< FIFO 1 full Interrupt*/\r\n#define CAN_IT_FOV1 ((uint32_t)0x00000040) /*!< FIFO 1 overrun Interrupt*/\r\n\r\n/* Operating Mode Interrupts */\r\n#define CAN_IT_WKU ((uint32_t)0x00010000) /*!< Wake-up Interrupt*/\r\n#define CAN_IT_SLK ((uint32_t)0x00020000) /*!< Sleep acknowledge Interrupt*/\r\n\r\n/* Error Interrupts */\r\n#define CAN_IT_EWG ((uint32_t)0x00000100) /*!< Error warning Interrupt*/\r\n#define CAN_IT_EPV ((uint32_t)0x00000200) /*!< Error passive Interrupt*/\r\n#define CAN_IT_BOF ((uint32_t)0x00000400) /*!< Bus-off Interrupt*/\r\n#define CAN_IT_LEC ((uint32_t)0x00000800) /*!< Last error code Interrupt*/\r\n#define CAN_IT_ERR ((uint32_t)0x00008000) /*!< Error Interrupt*/\r\n\r\n/* Flags named as Interrupts : kept only for FW compatibility */\r\n#define CAN_IT_RQCP0 CAN_IT_TME\r\n#define CAN_IT_RQCP1 CAN_IT_TME\r\n#define CAN_IT_RQCP2 CAN_IT_TME\r\n\r\n\r\n#define IS_CAN_IT(IT) (((IT) == CAN_IT_TME) || ((IT) == CAN_IT_FMP0) ||\\\r\n ((IT) == CAN_IT_FF0) || ((IT) == CAN_IT_FOV0) ||\\\r\n ((IT) == CAN_IT_FMP1) || ((IT) == CAN_IT_FF1) ||\\\r\n ((IT) == CAN_IT_FOV1) || ((IT) == CAN_IT_EWG) ||\\\r\n ((IT) == CAN_IT_EPV) || ((IT) == CAN_IT_BOF) ||\\\r\n ((IT) == CAN_IT_LEC) || ((IT) == CAN_IT_ERR) ||\\\r\n ((IT) == CAN_IT_WKU) || ((IT) == CAN_IT_SLK))\r\n\r\n#define IS_CAN_CLEAR_IT(IT) (((IT) == CAN_IT_TME) || ((IT) == CAN_IT_FF0) ||\\\r\n ((IT) == CAN_IT_FOV0)|| ((IT) == CAN_IT_FF1) ||\\\r\n ((IT) == CAN_IT_FOV1)|| ((IT) == CAN_IT_EWG) ||\\\r\n ((IT) == CAN_IT_EPV) || ((IT) == CAN_IT_BOF) ||\\\r\n ((IT) == CAN_IT_LEC) || ((IT) == CAN_IT_ERR) ||\\\r\n ((IT) == CAN_IT_WKU) || ((IT) == CAN_IT_SLK))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n\r\n/* Function used to set the CAN configuration to the default reset state *****/ \r\nvoid CAN_DeInit(CAN_TypeDef* CANx);\r\n\r\n/* Initialization and Configuration functions *********************************/ \r\nuint8_t CAN_Init(CAN_TypeDef* CANx, CAN_InitTypeDef* CAN_InitStruct);\r\nvoid CAN_FilterInit(CAN_FilterInitTypeDef* CAN_FilterInitStruct);\r\nvoid CAN_StructInit(CAN_InitTypeDef* CAN_InitStruct);\r\nvoid CAN_SlaveStartBank(uint8_t CAN_BankNumber); \r\nvoid CAN_DBGFreeze(CAN_TypeDef* CANx, FunctionalState NewState);\r\nvoid CAN_TTComModeCmd(CAN_TypeDef* CANx, FunctionalState NewState);\r\n\r\n/* CAN Frames Transmission functions ******************************************/\r\nuint8_t CAN_Transmit(CAN_TypeDef* CANx, CanTxMsg* TxMessage);\r\nuint8_t CAN_TransmitStatus(CAN_TypeDef* CANx, uint8_t TransmitMailbox);\r\nvoid CAN_CancelTransmit(CAN_TypeDef* CANx, uint8_t Mailbox);\r\n\r\n/* CAN Frames Reception functions *********************************************/\r\nvoid CAN_Receive(CAN_TypeDef* CANx, uint8_t FIFONumber, CanRxMsg* RxMessage);\r\nvoid CAN_FIFORelease(CAN_TypeDef* CANx, uint8_t FIFONumber);\r\nuint8_t CAN_MessagePending(CAN_TypeDef* CANx, uint8_t FIFONumber);\r\n\r\n/* Operation modes functions **************************************************/\r\nuint8_t CAN_OperatingModeRequest(CAN_TypeDef* CANx, uint8_t CAN_OperatingMode);\r\nuint8_t CAN_Sleep(CAN_TypeDef* CANx);\r\nuint8_t CAN_WakeUp(CAN_TypeDef* CANx);\r\n\r\n/* CAN Bus Error management functions *****************************************/\r\nuint8_t CAN_GetLastErrorCode(CAN_TypeDef* CANx);\r\nuint8_t CAN_GetReceiveErrorCounter(CAN_TypeDef* CANx);\r\nuint8_t CAN_GetLSBTransmitErrorCounter(CAN_TypeDef* CANx);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid CAN_ITConfig(CAN_TypeDef* CANx, uint32_t CAN_IT, FunctionalState NewState);\r\nFlagStatus CAN_GetFlagStatus(CAN_TypeDef* CANx, uint32_t CAN_FLAG);\r\nvoid CAN_ClearFlag(CAN_TypeDef* CANx, uint32_t CAN_FLAG);\r\nITStatus CAN_GetITStatus(CAN_TypeDef* CANx, uint32_t CAN_IT);\r\nvoid CAN_ClearITPendingBit(CAN_TypeDef* CANx, uint32_t CAN_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_CAN_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_comp.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_comp.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the COMP firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_COMP_H\r\n#define __STM32F30x_COMP_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup COMP\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief COMP Init structure definition \r\n */\r\n \r\ntypedef struct\r\n{\r\n\r\n uint32_t COMP_InvertingInput; /*!< Selects the inverting input of the comparator.\r\n This parameter can be a value of @ref COMP_InvertingInput */\r\n\r\n uint32_t COMP_NonInvertingInput; /*!< Selects the non inverting input of the comparator.\r\n This parameter can be a value of @ref COMP_NonInvertingInput */\r\n\r\n uint32_t COMP_Output; /*!< Selects the output redirection of the comparator.\r\n This parameter can be a value of @ref COMP_Output */\r\n\r\n uint32_t COMP_BlankingSrce; /*!< Selects the output blanking source of the comparator.\r\n This parameter can be a value of @ref COMP_BlankingSrce */\r\n\r\n uint32_t COMP_OutputPol; /*!< Selects the output polarity of the comparator.\r\n This parameter can be a value of @ref COMP_OutputPoloarity */\r\n\r\n uint32_t COMP_Hysteresis; /*!< Selects the hysteresis voltage of the comparator.\r\n This parameter can be a value of @ref COMP_Hysteresis */\r\n\r\n uint32_t COMP_Mode; /*!< Selects the operating mode of the comparator\r\n and allows to adjust the speed/consumption.\r\n This parameter can be a value of @ref COMP_Mode */\r\n}COMP_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n \r\n/** @defgroup COMP_Exported_Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup COMP_Selection\r\n * @{\r\n */\r\n\r\n#define COMP_Selection_COMP1 ((uint32_t)0x00000000) /*!< COMP1 Selection */\r\n#define COMP_Selection_COMP2 ((uint32_t)0x00000004) /*!< COMP2 Selection */\r\n#define COMP_Selection_COMP3 ((uint32_t)0x00000008) /*!< COMP3 Selection */\r\n#define COMP_Selection_COMP4 ((uint32_t)0x0000000C) /*!< COMP4 Selection */\r\n#define COMP_Selection_COMP5 ((uint32_t)0x00000010) /*!< COMP5 Selection */\r\n#define COMP_Selection_COMP6 ((uint32_t)0x00000014) /*!< COMP6 Selection */\r\n#define COMP_Selection_COMP7 ((uint32_t)0x00000018) /*!< COMP7 Selection */\r\n\r\n#define IS_COMP_ALL_PERIPH(PERIPH) (((PERIPH) == COMP_Selection_COMP1) || \\\r\n ((PERIPH) == COMP_Selection_COMP2) || \\\r\n ((PERIPH) == COMP_Selection_COMP3) || \\\r\n ((PERIPH) == COMP_Selection_COMP4) || \\\r\n ((PERIPH) == COMP_Selection_COMP5) || \\\r\n ((PERIPH) == COMP_Selection_COMP6) || \\\r\n ((PERIPH) == COMP_Selection_COMP7))\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_InvertingInput\r\n * @{\r\n */\r\n\r\n#define COMP_InvertingInput_1_4VREFINT ((uint32_t)0x00000000) /*!< 1/4 VREFINT connected to comparator inverting input */\r\n#define COMP_InvertingInput_1_2VREFINT COMP_CSR_COMPxINSEL_0 /*!< 1/2 VREFINT connected to comparator inverting input */\r\n#define COMP_InvertingInput_3_4VREFINT COMP_CSR_COMPxINSEL_1 /*!< 3/4 VREFINT connected to comparator inverting input */\r\n#define COMP_InvertingInput_VREFINT ((uint32_t)0x00000030) /*!< VREFINT connected to comparator inverting input */\r\n#define COMP_InvertingInput_DAC1OUT1 COMP_CSR_COMPxINSEL_2 /*!< DAC1_OUT1 (PA4) connected to comparator inverting input */\r\n#define COMP_InvertingInput_DAC1OUT2 ((uint32_t)0x00000050) /*!< DAC1_OUT2 (PA5) connected to comparator inverting input */\r\n\r\n#define COMP_InvertingInput_IO1 ((uint32_t)0x00000060) /*!< I/O1 (PA0 for COMP1, PA2 for COMP2, PD15 for COMP3, \r\n PE8 for COMP4, PD13 for COMP5, PD10 for COMP6,\r\n PC0 for COMP7) connected to comparator inverting input */\r\n\r\n#define COMP_InvertingInput_IO2 COMP_CSR_COMPxINSEL /*!< I/O2 (PB12 for COMP3, PB2 for COMP4, PB10 for COMP5,\r\n PB15 for COMP6) connected to comparator inverting input. \r\n\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\t\tIt is valid only for STM32F303xC devices */\r\n\r\n#define COMP_InvertingInput_DAC2OUT1 COMP_CSR_COMPxINSEL_3 /*!< DAC2_OUT1 (PA6) connected to comparator inverting input */\r\n\r\n#define IS_COMP_INVERTING_INPUT(INPUT) (((INPUT) == COMP_InvertingInput_1_4VREFINT) || \\\r\n ((INPUT) == COMP_InvertingInput_1_2VREFINT) || \\\r\n ((INPUT) == COMP_InvertingInput_3_4VREFINT) || \\\r\n ((INPUT) == COMP_InvertingInput_VREFINT) || \\\r\n ((INPUT) == COMP_InvertingInput_DAC1OUT1) || \\\r\n ((INPUT) == COMP_InvertingInput_DAC1OUT2) || \\\r\n ((INPUT) == COMP_InvertingInput_IO1) || \\\r\n ((INPUT) == COMP_InvertingInput_IO2) || \\\r\n ((INPUT) == COMP_InvertingInput_DAC2OUT1))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_NonInvertingInput\r\n * @{\r\n */\r\n\r\n#define COMP_NonInvertingInput_IO1 ((uint32_t)0x00000000) /*!< I/O1 (PA1 for COMP1, PA7 for COMP2, PB14 for COMP3, \r\n PB0 for COMP4, PD12 for COMP5, PD11 for COMP6,\r\n PA0 for COMP7) connected to comparator non inverting input */\r\n\r\n#define COMP_NonInvertingInput_IO2 COMP_CSR_COMPxNONINSEL /*!< I/O2 (PA3 for COMP2, PD14 for COMP3, PE7 for COMP4, PB13 for COMP5,\r\n PB11 for COMP6, PC1 for COMP7) connected to comparator non inverting input */\r\n\r\n#define IS_COMP_NONINVERTING_INPUT(INPUT) (((INPUT) == COMP_NonInvertingInput_IO1) || \\\r\n ((INPUT) == COMP_NonInvertingInput_IO2))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_Output\r\n * @{\r\n */\r\n\r\n#define COMP_Output_None ((uint32_t)0x00000000) /*!< COMP output isn't connected to other peripherals */\r\n\r\n/* Output Redirection common for all comparators COMP1...COMP7 */\r\n#define COMP_Output_TIM1BKIN COMP_CSR_COMPxOUTSEL_0 /*!< COMP output connected to TIM1 Break Input (BKIN) */\r\n#define COMP_Output_TIM1BKIN2 ((uint32_t)0x00000800) /*!< COMP output connected to TIM1 Break Input 2 (BKIN2) */\r\n#define COMP_Output_TIM8BKIN ((uint32_t)0x00000C00) /*!< COMP output connected to TIM8 Break Input (BKIN) */\r\n#define COMP_Output_TIM8BKIN2 ((uint32_t)0x00001000) /*!< COMP output connected to TIM8 Break Input 2 (BKIN2) */\r\n#define COMP_Output_TIM1BKIN2_TIM8BKIN2 ((uint32_t)0x00001400) /*!< COMP output connected to TIM1 Break Input 2 and TIM8 Break Input 2 */\r\n#define COMP_Output_TIM20BKIN ((uint32_t)0x00003000) /*!< COMP output connected to TIM20 Break Input (BKIN) */\r\n#define COMP_Output_TIM20BKIN2 ((uint32_t)0x00003400) /*!< COMP output connected to TIM20 Break Input 2 (BKIN2) */\r\n#define COMP_Output_TIM1BKIN2_TIM8BKIN2_TIM20BKIN2 ((uint32_t)0x00001400) /*!< COMP output connected to TIM1 Break Input 2, TIM8 Break Input 2 and TIM20 Break Input2 */\r\n\r\n/* Output Redirection common for COMP1 and COMP2 */\r\n#define COMP_Output_TIM1OCREFCLR ((uint32_t)0x00001800) /*!< COMP output connected to TIM1 OCREF Clear */\r\n#define COMP_Output_TIM1IC1 ((uint32_t)0x00001C00) /*!< COMP output connected to TIM1 Input Capture 1 */\r\n#define COMP_Output_TIM2IC4 ((uint32_t)0x00002000) /*!< COMP output connected to TIM2 Input Capture 4 */\r\n#define COMP_Output_TIM2OCREFCLR ((uint32_t)0x00002400) /*!< COMP output connected to TIM2 OCREF Clear */\r\n#define COMP_Output_TIM3IC1 ((uint32_t)0x00002800) /*!< COMP output connected to TIM3 Input Capture 1 */\r\n#define COMP_Output_TIM3OCREFCLR ((uint32_t)0x00002C00) /*!< COMP output connected to TIM3 OCREF Clear */\r\n\r\n/* Output Redirection specific to COMP2 */\r\n#define COMP_Output_HRTIM1_FLT6 ((uint32_t)0x00003000) /*!< COMP output connected to HRTIM1 FLT6 */\r\n#define COMP_Output_HRTIM1_EE1_2 ((uint32_t)0x00003400) /*!< COMP output connected to HRTIM1 EE1_2*/\r\n#define COMP_Output_HRTIM1_EE6_2 ((uint32_t)0x00003800) /*!< COMP output connected to HRTIM1 EE6_2 */\r\n#define COMP_Output_TIM20OCREFCLR ((uint32_t)0x00003C00) /*!< COMP output connected to TIM20 OCREF Clear */\r\n\r\n/* Output Redirection specific to COMP3 */\r\n#define COMP_Output_TIM4IC1 ((uint32_t)0x00001C00) /*!< COMP output connected to TIM4 Input Capture 1 */\r\n#define COMP_Output_TIM3IC2 ((uint32_t)0x00002000) /*!< COMP output connected to TIM3 Input Capture 2 */\r\n#define COMP_Output_TIM15IC1 ((uint32_t)0x00002800) /*!< COMP output connected to TIM15 Input Capture 1 */\r\n#define COMP_Output_TIM15BKIN ((uint32_t)0x00002C00) /*!< COMP output connected to TIM15 Break Input (BKIN) */\r\n\r\n/* Output Redirection specific to COMP4 */\r\n#define COMP_Output_TIM3IC3 ((uint32_t)0x00001800) /*!< COMP output connected to TIM3 Input Capture 3 */\r\n#define COMP_Output_TIM8OCREFCLR ((uint32_t)0x00001C00) /*!< COMP output connected to TIM8 OCREF Clear */\r\n#define COMP_Output_TIM15IC2 ((uint32_t)0x00002000) /*!< COMP output connected to TIM15 Input Capture 2 */\r\n#define COMP_Output_TIM4IC2 ((uint32_t)0x00002400) /*!< COMP output connected to TIM4 Input Capture 2 */\r\n#define COMP_Output_TIM15OCREFCLR ((uint32_t)0x00002800) /*!< COMP output connected to TIM15 OCREF Clear */\r\n\r\n#define COMP_Output_HRTIM1_FLT7 ((uint32_t)0x00003000) /*!< COMP output connected to HRTIM1 FLT7 */\r\n#define COMP_Output_HRTIM1_EE2_2 ((uint32_t)0x00003400) /*!< COMP output connected to HRTIM1 EE2_2*/\r\n#define COMP_Output_HRTIM1_EE7_2 ((uint32_t)0x00003800) /*!< COMP output connected to HRTIM1 EE7_2 */\r\n\r\n/* Output Redirection specific to COMP5 */\r\n#define COMP_Output_TIM2IC1 ((uint32_t)0x00001800) /*!< COMP output connected to TIM2 Input Capture 1 */\r\n#define COMP_Output_TIM17IC1 ((uint32_t)0x00002000) /*!< COMP output connected to TIM17 Input Capture 1 */\r\n#define COMP_Output_TIM4IC3 ((uint32_t)0x00002400) /*!< COMP output connected to TIM4 Input Capture 3 */\r\n#define COMP_Output_TIM16BKIN ((uint32_t)0x00002800) /*!< COMP output connected to TIM16 Break Input (BKIN) */\r\n\r\n/* Output Redirection specific to COMP6 */\r\n#define COMP_Output_TIM2IC2 ((uint32_t)0x00001800) /*!< COMP output connected to TIM2 Input Capture 2 */\r\n#define COMP_Output_COMP6TIM2OCREFCLR ((uint32_t)0x00002000) /*!< COMP output connected to TIM2 OCREF Clear */\r\n#define COMP_Output_TIM16OCREFCLR ((uint32_t)0x00002400) /*!< COMP output connected to TIM16 OCREF Clear */\r\n#define COMP_Output_TIM16IC1 ((uint32_t)0x00002800) /*!< COMP output connected to TIM16 Input Capture 1 */\r\n#define COMP_Output_TIM4IC4 ((uint32_t)0x00002C00) /*!< COMP output connected to TIM4 Input Capture 4 */\r\n\r\n#define COMP_Output_HRTIM1_FLT8 ((uint32_t)0x00003000) /*!< COMP output connected to HRTIM1 FLT8 */\r\n#define COMP_Output_HRTIM1_EE3_2 ((uint32_t)0x00003400) /*!< COMP output connected to HRTIM1 EE3_2*/\r\n#define COMP_Output_HRTIM1_EE8_2 ((uint32_t)0x00003800) /*!< COMP output connected to HRTIM1 EE8_2 */\r\n\r\n/* Output Redirection specific to COMP7 */\r\n#define COMP_Output_TIM2IC3 ((uint32_t)0x00002000) /*!< COMP output connected to TIM2 Input Capture 3 */\r\n#define COMP_Output_TIM1IC2 ((uint32_t)0x00002400) /*!< COMP output connected to TIM1 Input Capture 2 */\r\n#define COMP_Output_TIM17OCREFCLR ((uint32_t)0x00002800) /*!< COMP output connected to TIM16 OCREF Clear */\r\n#define COMP_Output_TIM17BKIN ((uint32_t)0x00002C00) /*!< COMP output connected to TIM16 Break Input (BKIN) */\r\n\r\n#define IS_COMP_OUTPUT(OUTPUT) (((OUTPUT) == COMP_Output_None) || \\\r\n ((OUTPUT) == COMP_Output_TIM1BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM1IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM1OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM2IC4) || \\\r\n ((OUTPUT) == COMP_Output_TIM2OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_COMP6TIM2OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM3IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM3OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM8BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM1BKIN2) || \\\r\n ((OUTPUT) == COMP_Output_TIM8BKIN2) || \\\r\n ((OUTPUT) == COMP_Output_TIM2OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM1BKIN2_TIM8BKIN2) || \\\r\n ((OUTPUT) == COMP_Output_TIM3IC2) || \\\r\n ((OUTPUT) == COMP_Output_TIM4IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM15IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM15BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM8OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM3IC3) || \\\r\n ((OUTPUT) == COMP_Output_TIM4IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM15IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM2IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM4IC3) || \\\r\n ((OUTPUT) == COMP_Output_TIM16BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM17IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM2IC2) || \\\r\n ((OUTPUT) == COMP_Output_TIM16IC1) || \\\r\n ((OUTPUT) == COMP_Output_TIM4IC4) || \\\r\n ((OUTPUT) == COMP_Output_TIM16OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_TIM2IC3) || \\\r\n ((OUTPUT) == COMP_Output_TIM1IC2) || \\\r\n ((OUTPUT) == COMP_Output_TIM17BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM17OCREFCLR) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_FLT6) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE1_2) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE6_2) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_FLT7) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE2_2) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE7_2) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_FLT8) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE3_2) || \\\r\n ((OUTPUT) == COMP_Output_HRTIM1_EE8_2) || \\\r\n ((OUTPUT) == COMP_Output_TIM20BKIN) || \\\r\n ((OUTPUT) == COMP_Output_TIM20BKIN2) || \\\r\n ((OUTPUT) == COMP_Output_TIM1BKIN2_TIM8BKIN2_TIM20BKIN2)|| \\\r\n ((OUTPUT) == COMP_Output_TIM20OCREFCLR))\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_BlankingSrce\r\n * @{\r\n */\r\n\r\n/* No blanking source can be selected for all comparators */\r\n#define COMP_BlankingSrce_None ((uint32_t)0x00000000) /*!< No blanking source */\r\n\r\n/* Blanking source common for COMP1, COMP2, COMP3 and COMP7 */\r\n#define COMP_BlankingSrce_TIM1OC5 COMP_CSR_COMPxBLANKING_0 /*!< TIM1 OC5 selected as blanking source for compartor */\r\n\r\n/* Blanking source common for COMP1 and COMP2 */\r\n#define COMP_BlankingSrce_TIM2OC3 COMP_CSR_COMPxBLANKING_1 /*!< TIM2 OC5 selected as blanking source for compartor */\r\n\r\n/* Blanking source common for COMP1, COMP2 and COMP5 */\r\n#define COMP_BlankingSrce_TIM3OC3 ((uint32_t)0x000C0000) /*!< TIM2 OC3 selected as blanking source for compartor */\r\n\r\n/* Blanking source common for COMP3 and COMP6 */\r\n#define COMP_BlankingSrce_TIM2OC4 ((uint32_t)0x000C0000) /*!< TIM2 OC4 selected as blanking source for compartor */\r\n\r\n/* Blanking source common for COMP4, COMP5, COMP6 and COMP7 */\r\n#define COMP_BlankingSrce_TIM8OC5 COMP_CSR_COMPxBLANKING_1 /*!< TIM8 OC5 selected as blanking source for compartor */\r\n\r\n/* Blanking source for COMP4 */\r\n#define COMP_BlankingSrce_TIM3OC4 COMP_CSR_COMPxBLANKING_0 /*!< TIM3 OC4 selected as blanking source for compartor */\r\n#define COMP_BlankingSrce_TIM15OC1 ((uint32_t)0x000C0000) /*!< TIM15 OC1 selected as blanking source for compartor */\r\n\r\n/* Blanking source common for COMP6 and COMP7 */\r\n#define COMP_BlankingSrce_TIM15OC2 COMP_CSR_COMPxBLANKING_2 /*!< TIM15 OC2 selected as blanking source for compartor */\r\n\r\n#define IS_COMP_BLANKING_SOURCE(SOURCE) (((SOURCE) == COMP_BlankingSrce_None) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM1OC5) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM2OC3) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM3OC3) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM2OC4) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM8OC5) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM3OC4) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM15OC1) || \\\r\n ((SOURCE) == COMP_BlankingSrce_TIM15OC2))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_OutputPoloarity\r\n * @{\r\n */\r\n#define COMP_OutputPol_NonInverted ((uint32_t)0x00000000) /*!< COMP output on GPIO isn't inverted */\r\n#define COMP_OutputPol_Inverted COMP_CSR_COMPxPOL /*!< COMP output on GPIO is inverted */\r\n\r\n#define IS_COMP_OUTPUT_POL(POL) (((POL) == COMP_OutputPol_NonInverted) || \\\r\n ((POL) == COMP_OutputPol_Inverted))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_Hysteresis\r\n * @{\r\n */\r\n/* Please refer to the electrical characteristics in the device datasheet for\r\n the hysteresis level */\r\n#define COMP_Hysteresis_No 0x00000000 /*!< No hysteresis */\r\n#define COMP_Hysteresis_Low COMP_CSR_COMPxHYST_0 /*!< Hysteresis level low */\r\n#define COMP_Hysteresis_Medium COMP_CSR_COMPxHYST_1 /*!< Hysteresis level medium */\r\n#define COMP_Hysteresis_High COMP_CSR_COMPxHYST /*!< Hysteresis level high */\r\n\r\n#define IS_COMP_HYSTERESIS(HYSTERESIS) (((HYSTERESIS) == COMP_Hysteresis_No) || \\\r\n ((HYSTERESIS) == COMP_Hysteresis_Low) || \\\r\n ((HYSTERESIS) == COMP_Hysteresis_Medium) || \\\r\n ((HYSTERESIS) == COMP_Hysteresis_High))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup COMP_Mode\r\n * @{\r\n */\r\n/* Please refer to the electrical characteristics in the device datasheet for\r\n the power consumption values */\r\n#define COMP_Mode_HighSpeed 0x00000000 /*!< High Speed */\r\n#define COMP_Mode_MediumSpeed COMP_CSR_COMPxMODE_0 /*!< Medium Speed */\r\n#define COMP_Mode_LowPower COMP_CSR_COMPxMODE_1 /*!< Low power mode */\r\n#define COMP_Mode_UltraLowPower COMP_CSR_COMPxMODE /*!< Ultra-low power mode */\r\n\r\n#define IS_COMP_MODE(MODE) (((MODE) == COMP_Mode_UltraLowPower) || \\\r\n ((MODE) == COMP_Mode_LowPower) || \\\r\n ((MODE) == COMP_Mode_MediumSpeed) || \\\r\n ((MODE) == COMP_Mode_HighSpeed))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup COMP_OutputLevel\r\n * @{\r\n */ \r\n/* When output polarity is not inverted, comparator output is high when\r\n the non-inverting input is at a higher voltage than the inverting input */\r\n#define COMP_OutputLevel_High COMP_CSR_COMPxOUT\r\n/* When output polarity is not inverted, comparator output is low when\r\n the non-inverting input is at a lower voltage than the inverting input*/\r\n#define COMP_OutputLevel_Low ((uint32_t)0x00000000)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup COMP_WindowMode\r\n * @{\r\n */\r\n#define IS_COMP_WINDOW(WINDOW) (((WINDOW) == COMP_Selection_COMP2) || \\\r\n ((WINDOW) == COMP_Selection_COMP4) || \\\r\n ((WINDOW) == COMP_Selection_COMP6))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the COMP configuration to the default reset state ****/\r\nvoid COMP_DeInit(uint32_t COMP_Selection);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid COMP_Init(uint32_t COMP_Selection, COMP_InitTypeDef* COMP_InitStruct);\r\nvoid COMP_StructInit(COMP_InitTypeDef* COMP_InitStruct);\r\nvoid COMP_Cmd(uint32_t COMP_Selection, FunctionalState NewState);\r\nvoid COMP_SwitchCmd(uint32_t COMP_Selection, FunctionalState NewState);\r\nuint32_t COMP_GetOutputLevel(uint32_t COMP_Selection);\r\n\r\n/* Window mode control function ***********************************************/\r\nvoid COMP_WindowCmd(uint32_t COMP_Selection, FunctionalState NewState);\r\n\r\n/* COMP configuration locking function ****************************************/\r\nvoid COMP_LockConfig(uint32_t COMP_Selection);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_COMP_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_conf.h", "content": "/**\n ******************************************************************************\n * @file stm32f30x_conf.h \n * @author MCD Application Team\n * @version V1.2.2\n * @date 14-August-2015\n * @brief Library configuration file.\n ******************************************************************************\n * @attention\n *\n *

© COPYRIGHT 2015 STMicroelectronics

\n *\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\n * You may not use this file except in compliance with the License.\n * You may obtain a copy of the License at:\n *\n * http://www.st.com/software_license_agreement_liberty_v2\n *\n * Unless required by applicable law or agreed to in writing, software \n * distributed under the License is distributed on an \"AS IS\" BASIS, \n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\n * See the License for the specific language governing permissions and\n * limitations under the License.\n *\n ******************************************************************************\n */\n\n/* Define to prevent recursive inclusion -------------------------------------*/\n#ifndef __STM32F30X_CONF_H\n#define __STM32F30X_CONF_H\n\n \n/* Includes ------------------------------------------------------------------*/\n/* Comment the line below to disable peripheral header file inclusion */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include /* High level functions for NVIC and SysTick (add-on to CMSIS functions) */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n/* Exported types ------------------------------------------------------------*/\n/* Exported constants --------------------------------------------------------*/\n/* Uncomment the line below to expanse the \"assert_param\" macro in the \n Standard Peripheral Library drivers code */\n/* #define USE_FULL_ASSERT 1 */\n\n/* Exported macro ------------------------------------------------------------*/\n#ifdef USE_FULL_ASSERT\n\n/**\n * @brief The assert_param macro is used for function's parameters check.\n * @param expr: If expr is false, it calls assert_failed function which reports \n * the name of the source file and the source line number of the call \n * that failed. If expr is true, it returns no value.\n * @retval None\n */\n #define assert_param(expr) ((expr) ? (void)0 : assert_failed((uint8_t *)__FILE__, __LINE__))\n/* Exported functions ------------------------------------------------------- */\n void assert_failed(uint8_t* file, uint32_t line);\n#else\n #define assert_param(expr) ((void)0)\n#endif /* USE_FULL_ASSERT */\n\n#endif /* __STM32F30X_CONF_H */\n\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_crc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_crc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the CRC firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_CRC_H\r\n#define __STM32F30x_CRC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/*!< Includes ----------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CRC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CRC_ReverseInputData\r\n * @{\r\n */\r\n#define CRC_ReverseInputData_No ((uint32_t)0x00000000) /*!< No reverse operation of Input Data */\r\n#define CRC_ReverseInputData_8bits CRC_CR_REV_IN_0 /*!< Reverse operation of Input Data on 8 bits */\r\n#define CRC_ReverseInputData_16bits CRC_CR_REV_IN_1 /*!< Reverse operation of Input Data on 16 bits */\r\n#define CRC_ReverseInputData_32bits CRC_CR_REV_IN /*!< Reverse operation of Input Data on 32 bits */\r\n\r\n#define IS_CRC_REVERSE_INPUT_DATA(DATA) (((DATA) == CRC_ReverseInputData_No) || \\\r\n ((DATA) == CRC_ReverseInputData_8bits) || \\\r\n ((DATA) == CRC_ReverseInputData_16bits) || \\\r\n ((DATA) == CRC_ReverseInputData_32bits))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_PolynomialSize\r\n * @{\r\n */\r\n#define CRC_PolSize_7 CRC_CR_POLSIZE /*!< 7-bit polynomial for CRC calculation */\r\n#define CRC_PolSize_8 CRC_CR_POLSIZE_1 /*!< 8-bit polynomial for CRC calculation */\r\n#define CRC_PolSize_16 CRC_CR_POLSIZE_0 /*!< 16-bit polynomial for CRC calculation */\r\n#define CRC_PolSize_32 ((uint32_t)0x00000000)/*!< 32-bit polynomial for CRC calculation */\r\n\r\n#define IS_CRC_POL_SIZE(SIZE) (((SIZE) == CRC_PolSize_7) || \\\r\n ((SIZE) == CRC_PolSize_8) || \\\r\n ((SIZE) == CRC_PolSize_16) || \\\r\n ((SIZE) == CRC_PolSize_32))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n/* Configuration of the CRC computation unit **********************************/\r\nvoid CRC_DeInit(void);\r\nvoid CRC_ResetDR(void);\r\nvoid CRC_PolynomialSizeSelect(uint32_t CRC_PolSize); \r\nvoid CRC_ReverseInputDataSelect(uint32_t CRC_ReverseInputData);\r\nvoid CRC_ReverseOutputDataCmd(FunctionalState NewState);\r\nvoid CRC_SetInitRegister(uint32_t CRC_InitValue); \r\nvoid CRC_SetPolynomial(uint32_t CRC_Pol);\r\n\r\n/* CRC computation ************************************************************/\r\nuint32_t CRC_CalcCRC(uint32_t CRC_Data);\r\nuint32_t CRC_CalcCRC16bits(uint16_t CRC_Data);\r\nuint32_t CRC_CalcCRC8bits(uint8_t CRC_Data);\r\nuint32_t CRC_CalcBlockCRC(uint32_t pBuffer[], uint32_t BufferLength);\r\nuint32_t CRC_GetCRC(void);\r\n\r\n/* Independent register (IDR) access (write/read) *****************************/\r\nvoid CRC_SetIDRegister(uint8_t CRC_IDValue);\r\nuint8_t CRC_GetIDRegister(void);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_CRC_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dac.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dac.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the DAC firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_DAC_H\r\n#define __STM32F30x_DAC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#define DAC_CR_DMAUDRIE ((uint32_t)0x00002000) /*!< DAC channel DMA underrun interrupt enable */\r\n\r\n/** \r\n * @brief DAC Init structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t DAC_Trigger; /*!< Specifies the external trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection */\r\n\r\n uint32_t DAC_WaveGeneration; /*!< Specifies whether DAC channel noise waves or triangle waves\r\n are generated, or whether no wave is generated.\r\n This parameter can be a value of @ref DAC_wave_generation */\r\n\r\n uint32_t DAC_LFSRUnmask_TriangleAmplitude; /*!< Specifies the LFSR mask for noise wave generation or\r\n the maximum amplitude triangle generation for the DAC channel. \r\n This parameter can be a value of @ref DAC_lfsrunmask_triangleamplitude */\r\n\r\n uint32_t DAC_Buffer_Switch; /*!< Specifies whether the DAC channel output buffer is enabled or disabled or \r\n the DAC channel output switch is enabled or disabled.\r\n This parameter can be a value of @ref DAC_buffer_switch */\r\n}DAC_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Constants\r\n * @{\r\n */\r\n\r\n#define IS_DAC_ALL_PERIPH(PERIPH) (((PERIPH) == DAC1) || \\\r\n ((PERIPH) == DAC2))\r\n\r\n#define IS_DAC_LIST1_PERIPH(PERIPH) (((PERIPH) == DAC1))\r\n\r\n/** @defgroup DAC_trigger_selection \r\n * @{\r\n */\r\n\r\n#define DAC_Trigger_None ((uint32_t)0x00000000) /*!< Conversion is automatic once the DAC1_DHRxxxx register \r\n has been loaded, and not by external trigger */\r\n#define DAC_Trigger_T6_TRGO ((uint32_t)0x00000004) /*!< TIM6 TRGO selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_T3_TRGO ((uint32_t)0x0000000C) /*!< TIM3 TRGO selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_T8_TRGO ((uint32_t)0x0000000C) /*!< TIM8 TRGO selected as external conversion trigger for DAC1 channel1/2 */\r\n#define DAC_Trigger_T7_TRGO ((uint32_t)0x00000014) /*!< TIM7 TRGO selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_T15_TRGO ((uint32_t)0x0000001C) /*!< TIM15 TRGO selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_HRTIM1_DACTRG1 ((uint32_t)0x0000001C) /*!< HRTIM1 DACTRG1 selected as external conversion trigger for DAC1 channel1/2 */ \r\n#define DAC_Trigger_T2_TRGO ((uint32_t)0x00000024) /*!< TIM2 TRGO selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_T4_TRGO ((uint32_t)0x0000002C) /*!< TIM4 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_Trigger_HRTIM1_DACTRG2 ((uint32_t)0x0000002C) /*!< HRTIM1 DACTRG2 selected as external conversion trigger for DAC1 channel1/2 */\r\n#define DAC_Trigger_HRTIM1_DACTRG3 ((uint32_t)0x0000002C) /*!< HRTIM1 DACTRG3 selected as external conversion trigger for DAC2 channel1 */\r\n#define DAC_Trigger_Ext_IT9 ((uint32_t)0x00000034) /*!< EXTI Line9 event selected as external conversion trigger for DAC1/2 channel1/2 */\r\n#define DAC_Trigger_Software ((uint32_t)0x0000003C) /*!< Conversion started by software trigger for DAC1/2 channel1/2 */\r\n\r\n#define IS_DAC_TRIGGER(TRIGGER) (((TRIGGER) == DAC_Trigger_None) || \\\r\n ((TRIGGER) == DAC_Trigger_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_HRTIM1_DACTRG1)|| \\\r\n ((TRIGGER) == DAC_Trigger_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_Trigger_HRTIM1_DACTRG2)|| \\\r\n ((TRIGGER) == DAC_Trigger_HRTIM1_DACTRG3)|| \\\r\n ((TRIGGER) == DAC_Trigger_Ext_IT9) || \\\r\n ((TRIGGER) == DAC_Trigger_Software))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_wave_generation \r\n * @{\r\n */\r\n\r\n#define DAC_WaveGeneration_None ((uint32_t)0x00000000)\r\n#define DAC_WaveGeneration_Noise ((uint32_t)0x00000040)\r\n#define DAC_WaveGeneration_Triangle ((uint32_t)0x00000080)\r\n\r\n#define IS_DAC_GENERATE_WAVE(WAVE) (((WAVE) == DAC_WaveGeneration_None) || \\\r\n ((WAVE) == DAC_WaveGeneration_Noise) || \\\r\n ((WAVE) == DAC_WaveGeneration_Triangle))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_lfsrunmask_triangleamplitude\r\n * @{\r\n */\r\n\r\n#define DAC_LFSRUnmask_Bit0 ((uint32_t)0x00000000) /*!< Unmask DAC channel LFSR bit0 for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits1_0 ((uint32_t)0x00000100) /*!< Unmask DAC channel LFSR bit[1:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits2_0 ((uint32_t)0x00000200) /*!< Unmask DAC channel LFSR bit[2:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits3_0 ((uint32_t)0x00000300) /*!< Unmask DAC channel LFSR bit[3:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits4_0 ((uint32_t)0x00000400) /*!< Unmask DAC channel LFSR bit[4:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits5_0 ((uint32_t)0x00000500) /*!< Unmask DAC channel LFSR bit[5:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits6_0 ((uint32_t)0x00000600) /*!< Unmask DAC channel LFSR bit[6:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits7_0 ((uint32_t)0x00000700) /*!< Unmask DAC channel LFSR bit[7:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits8_0 ((uint32_t)0x00000800) /*!< Unmask DAC channel LFSR bit[8:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits9_0 ((uint32_t)0x00000900) /*!< Unmask DAC channel LFSR bit[9:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits10_0 ((uint32_t)0x00000A00) /*!< Unmask DAC channel LFSR bit[10:0] for noise wave generation */\r\n#define DAC_LFSRUnmask_Bits11_0 ((uint32_t)0x00000B00) /*!< Unmask DAC channel LFSR bit[11:0] for noise wave generation */\r\n#define DAC_TriangleAmplitude_1 ((uint32_t)0x00000000) /*!< Select max triangle amplitude of 1 */\r\n#define DAC_TriangleAmplitude_3 ((uint32_t)0x00000100) /*!< Select max triangle amplitude of 3 */\r\n#define DAC_TriangleAmplitude_7 ((uint32_t)0x00000200) /*!< Select max triangle amplitude of 7 */\r\n#define DAC_TriangleAmplitude_15 ((uint32_t)0x00000300) /*!< Select max triangle amplitude of 15 */\r\n#define DAC_TriangleAmplitude_31 ((uint32_t)0x00000400) /*!< Select max triangle amplitude of 31 */\r\n#define DAC_TriangleAmplitude_63 ((uint32_t)0x00000500) /*!< Select max triangle amplitude of 63 */\r\n#define DAC_TriangleAmplitude_127 ((uint32_t)0x00000600) /*!< Select max triangle amplitude of 127 */\r\n#define DAC_TriangleAmplitude_255 ((uint32_t)0x00000700) /*!< Select max triangle amplitude of 255 */\r\n#define DAC_TriangleAmplitude_511 ((uint32_t)0x00000800) /*!< Select max triangle amplitude of 511 */\r\n#define DAC_TriangleAmplitude_1023 ((uint32_t)0x00000900) /*!< Select max triangle amplitude of 1023 */\r\n#define DAC_TriangleAmplitude_2047 ((uint32_t)0x00000A00) /*!< Select max triangle amplitude of 2047 */\r\n#define DAC_TriangleAmplitude_4095 ((uint32_t)0x00000B00) /*!< Select max triangle amplitude of 4095 */\r\n\r\n#define IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(VALUE) (((VALUE) == DAC_LFSRUnmask_Bit0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits1_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits2_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits3_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits4_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits5_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits6_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits7_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits8_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits9_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits10_0) || \\\r\n ((VALUE) == DAC_LFSRUnmask_Bits11_0) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_1) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_3) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_7) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_15) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_31) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_63) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_127) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_255) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_511) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_1023) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_2047) || \\\r\n ((VALUE) == DAC_TriangleAmplitude_4095))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_buffer_switch \r\n * @{\r\n */\r\n\r\n#define DAC_BufferSwitch_Disable ((uint32_t)0x00000000)\r\n#define DAC_BufferSwitch_Enable ((uint32_t)0x00000002)\r\n \r\n#define IS_DAC_BUFFER_SWITCH_STATE(STATE) (((STATE) == DAC_BufferSwitch_Enable) || \\\r\n ((STATE) == DAC_BufferSwitch_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Channel_selection \r\n * @{\r\n */\r\n#define DAC_Channel_1 ((uint32_t)0x00000000)\r\n#define DAC_Channel_2 ((uint32_t)0x00000010)\r\n\r\n#define IS_DAC_CHANNEL(CHANNEL) (((CHANNEL) == DAC_Channel_1) || \\\r\n ((CHANNEL) == DAC_Channel_2))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_data_alignement \r\n * @{\r\n */\r\n\r\n#define DAC_Align_12b_R ((uint32_t)0x00000000)\r\n#define DAC_Align_12b_L ((uint32_t)0x00000004)\r\n#define DAC_Align_8b_R ((uint32_t)0x00000008)\r\n\r\n#define IS_DAC_ALIGN(ALIGN) (((ALIGN) == DAC_Align_12b_R) || \\\r\n ((ALIGN) == DAC_Align_12b_L) || \\\r\n ((ALIGN) == DAC_Align_8b_R))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_wave_generation \r\n * @{\r\n */\r\n\r\n#define DAC_Wave_Noise ((uint32_t)0x00000040)\r\n#define DAC_Wave_Triangle ((uint32_t)0x00000080)\r\n\r\n#define IS_DAC_WAVE(WAVE) (((WAVE) == DAC_Wave_Noise) || \\\r\n ((WAVE) == DAC_Wave_Triangle))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_data \r\n * @{\r\n */\r\n\r\n#define IS_DAC_DATA(DATA) ((DATA) <= 0xFFF0) \r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DAC_interrupts_definition \r\n * @{\r\n */ \r\n#define DAC_IT_DMAUDR ((uint32_t)0x00002000) \r\n#define IS_DAC_IT(IT) (((IT) == DAC_IT_DMAUDR)) \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup DAC_flags_definition \r\n * @{\r\n */ \r\n \r\n#define DAC_FLAG_DMAUDR ((uint32_t)0x00002000) \r\n#define IS_DAC_FLAG(FLAG) (((FLAG) == DAC_FLAG_DMAUDR)) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n\r\n/* Function used to set the DAC configuration to the default reset state *****/ \r\nvoid DAC_DeInit(DAC_TypeDef* DACx);\r\n\r\n/* DAC channels configuration: trigger, output buffer, data format functions */\r\nvoid DAC_Init(DAC_TypeDef* DACx, uint32_t DAC_Channel, DAC_InitTypeDef* DAC_InitStruct);\r\nvoid DAC_StructInit(DAC_InitTypeDef* DAC_InitStruct);\r\nvoid DAC_Cmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState);\r\nvoid DAC_SoftwareTriggerCmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState);\r\nvoid DAC_DualSoftwareTriggerCmd(DAC_TypeDef* DACx, FunctionalState NewState);\r\nvoid DAC_WaveGenerationCmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_Wave, FunctionalState NewState);\r\nvoid DAC_SetChannel1Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data);\r\nvoid DAC_SetChannel2Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data);\r\nvoid DAC_SetDualChannelData(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data2, uint16_t Data1);\r\nuint16_t DAC_GetDataOutputValue(DAC_TypeDef* DACx, uint32_t DAC_Channel);\r\n\r\n/* DMA management functions ***************************************************/\r\nvoid DAC_DMACmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid DAC_ITConfig(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT, FunctionalState NewState);\r\nFlagStatus DAC_GetFlagStatus(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_FLAG);\r\nvoid DAC_ClearFlag(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_FLAG);\r\nITStatus DAC_GetITStatus(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT);\r\nvoid DAC_ClearITPendingBit(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_DAC_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dbgmcu.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dbgmcu.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the DBGMCU firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_DBGMCU_H\r\n#define __STM32F30x_DBGMCU_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DBGMCU\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DBGMCU_Exported_Constants\r\n * @{\r\n */ \r\n#define DBGMCU_SLEEP ((uint32_t)0x00000001)\r\n#define DBGMCU_STOP ((uint32_t)0x00000002)\r\n#define DBGMCU_STANDBY ((uint32_t)0x00000004)\r\n#define IS_DBGMCU_PERIPH(PERIPH) ((((PERIPH) & 0xFFFFFFF8) == 0x00) && ((PERIPH) != 0x00))\r\n\r\n#define DBGMCU_TIM2_STOP ((uint32_t)0x00000001)\r\n#define DBGMCU_TIM3_STOP ((uint32_t)0x00000002)\r\n#define DBGMCU_TIM4_STOP ((uint32_t)0x00000004)\r\n#define DBGMCU_TIM6_STOP ((uint32_t)0x00000010)\r\n#define DBGMCU_TIM7_STOP ((uint32_t)0x00000020)\r\n#define DBGMCU_RTC_STOP ((uint32_t)0x00000400)\r\n#define DBGMCU_WWDG_STOP ((uint32_t)0x00000800)\r\n#define DBGMCU_IWDG_STOP ((uint32_t)0x00001000)\r\n#define DBGMCU_I2C1_SMBUS_TIMEOUT ((uint32_t)0x00200000)\r\n#define DBGMCU_I2C2_SMBUS_TIMEOUT ((uint32_t)0x00400000)\r\n#define DBGMCU_CAN1_STOP ((uint32_t)0x02000000)\r\n#define DBGMCU_I2C3_SMBUS_TIMEOUT ((uint32_t)0x40000000)\r\n\r\n#define IS_DBGMCU_APB1PERIPH(PERIPH) ((((PERIPH) & 0xBD9FE3C8) == 0x00) && ((PERIPH) != 0x00))\r\n\r\n#define DBGMCU_TIM1_STOP ((uint32_t)0x00000001)\r\n#define DBGMCU_TIM8_STOP ((uint32_t)0x00000002)\r\n#define DBGMCU_TIM15_STOP ((uint32_t)0x00000004)\r\n#define DBGMCU_TIM16_STOP ((uint32_t)0x00000008)\r\n#define DBGMCU_TIM17_STOP ((uint32_t)0x00000010)\r\n#define DBGMCU_TIM20_STOP ((uint32_t)0x00000020)\r\n#define IS_DBGMCU_APB2PERIPH(PERIPH) ((((PERIPH) & 0xFFFFFFC0) == 0x00) && ((PERIPH) != 0x00))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n/* Device and Revision ID management functions ********************************/\r\nuint32_t DBGMCU_GetREVID(void);\r\nuint32_t DBGMCU_GetDEVID(void);\r\n\r\n/* Peripherals Configuration functions ****************************************/\r\nvoid DBGMCU_Config(uint32_t DBGMCU_Periph, FunctionalState NewState);\r\nvoid DBGMCU_APB1PeriphConfig(uint32_t DBGMCU_Periph, FunctionalState NewState);\r\nvoid DBGMCU_APB2PeriphConfig(uint32_t DBGMCU_Periph, FunctionalState NewState);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_DBGMCU_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dma.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the DMA firmware\r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_DMA_H\r\n#define __STM32F30x_DMA_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief DMA Init structures definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DMA_PeripheralBaseAddr; /*!< Specifies the peripheral base address for DMAy Channelx. */\r\n\r\n uint32_t DMA_MemoryBaseAddr; /*!< Specifies the memory base address for DMAy Channelx. */\r\n\r\n uint32_t DMA_DIR; /*!< Specifies if the peripheral is the source or destination.\r\n This parameter can be a value of @ref DMA_data_transfer_direction */\r\n\r\n uint16_t DMA_BufferSize; /*!< Specifies the buffer size, in data unit, of the specified Channel. \r\n The data unit is equal to the configuration set in DMA_PeripheralDataSize\r\n or DMA_MemoryDataSize members depending in the transfer direction. */\r\n\r\n uint32_t DMA_PeripheralInc; /*!< Specifies whether the Peripheral address register is incremented or not.\r\n This parameter can be a value of @ref DMA_peripheral_incremented_mode */\r\n\r\n uint32_t DMA_MemoryInc; /*!< Specifies whether the memory address register is incremented or not.\r\n This parameter can be a value of @ref DMA_memory_incremented_mode */\r\n\r\n uint32_t DMA_PeripheralDataSize; /*!< Specifies the Peripheral data width.\r\n This parameter can be a value of @ref DMA_peripheral_data_size */\r\n\r\n uint32_t DMA_MemoryDataSize; /*!< Specifies the Memory data width.\r\n This parameter can be a value of @ref DMA_memory_data_size */\r\n\r\n uint32_t DMA_Mode; /*!< Specifies the operation mode of the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_circular_normal_mode\r\n @note: The circular buffer mode cannot be used if the memory-to-memory\r\n data transfer is configured on the selected Channel */\r\n\r\n uint32_t DMA_Priority; /*!< Specifies the software priority for the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_priority_level */\r\n\r\n uint32_t DMA_M2M; /*!< Specifies if the DMAy Channelx will be used in memory-to-memory transfer.\r\n This parameter can be a value of @ref DMA_memory_to_memory */\r\n}DMA_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Constants\r\n * @{\r\n */\r\n \r\n#define IS_DMA_ALL_PERIPH(PERIPH) (((PERIPH) == DMA1_Channel1) || \\\r\n ((PERIPH) == DMA1_Channel2) || \\\r\n ((PERIPH) == DMA1_Channel3) || \\\r\n ((PERIPH) == DMA1_Channel4) || \\\r\n ((PERIPH) == DMA1_Channel5) || \\\r\n ((PERIPH) == DMA1_Channel6) || \\\r\n ((PERIPH) == DMA1_Channel7) || \\\r\n ((PERIPH) == DMA2_Channel1) || \\\r\n ((PERIPH) == DMA2_Channel2) || \\\r\n ((PERIPH) == DMA2_Channel3) || \\\r\n ((PERIPH) == DMA2_Channel4) || \\\r\n ((PERIPH) == DMA2_Channel5))\r\n\r\n/** @defgroup DMA_data_transfer_direction \r\n * @{\r\n */\r\n\r\n#define DMA_DIR_PeripheralSRC ((uint32_t)0x00000000)\r\n#define DMA_DIR_PeripheralDST DMA_CCR_DIR\r\n\r\n#define IS_DMA_DIR(DIR) (((DIR) == DMA_DIR_PeripheralSRC) || \\\r\n ((DIR) == DMA_DIR_PeripheralDST))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup DMA_peripheral_incremented_mode \r\n * @{\r\n */\r\n\r\n#define DMA_PeripheralInc_Disable ((uint32_t)0x00000000)\r\n#define DMA_PeripheralInc_Enable DMA_CCR_PINC\r\n\r\n#define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PeripheralInc_Disable) || \\\r\n ((STATE) == DMA_PeripheralInc_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_memory_incremented_mode \r\n * @{\r\n */\r\n\r\n#define DMA_MemoryInc_Disable ((uint32_t)0x00000000)\r\n#define DMA_MemoryInc_Enable DMA_CCR_MINC\r\n\r\n#define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MemoryInc_Disable) || \\\r\n ((STATE) == DMA_MemoryInc_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_peripheral_data_size \r\n * @{\r\n */\r\n\r\n#define DMA_PeripheralDataSize_Byte ((uint32_t)0x00000000)\r\n#define DMA_PeripheralDataSize_HalfWord DMA_CCR_PSIZE_0\r\n#define DMA_PeripheralDataSize_Word DMA_CCR_PSIZE_1\r\n\r\n#define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PeripheralDataSize_Byte) || \\\r\n ((SIZE) == DMA_PeripheralDataSize_HalfWord) || \\\r\n ((SIZE) == DMA_PeripheralDataSize_Word))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_memory_data_size \r\n * @{\r\n */\r\n\r\n#define DMA_MemoryDataSize_Byte ((uint32_t)0x00000000)\r\n#define DMA_MemoryDataSize_HalfWord DMA_CCR_MSIZE_0\r\n#define DMA_MemoryDataSize_Word DMA_CCR_MSIZE_1\r\n\r\n#define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MemoryDataSize_Byte) || \\\r\n ((SIZE) == DMA_MemoryDataSize_HalfWord) || \\\r\n ((SIZE) == DMA_MemoryDataSize_Word))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_circular_normal_mode \r\n * @{\r\n */\r\n\r\n#define DMA_Mode_Normal ((uint32_t)0x00000000)\r\n#define DMA_Mode_Circular DMA_CCR_CIRC\r\n\r\n#define IS_DMA_MODE(MODE) (((MODE) == DMA_Mode_Normal) || ((MODE) == DMA_Mode_Circular))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_priority_level \r\n * @{\r\n */\r\n\r\n#define DMA_Priority_VeryHigh DMA_CCR_PL\r\n#define DMA_Priority_High DMA_CCR_PL_1\r\n#define DMA_Priority_Medium DMA_CCR_PL_0\r\n#define DMA_Priority_Low ((uint32_t)0x00000000)\r\n\r\n#define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_Priority_VeryHigh) || \\\r\n ((PRIORITY) == DMA_Priority_High) || \\\r\n ((PRIORITY) == DMA_Priority_Medium) || \\\r\n ((PRIORITY) == DMA_Priority_Low))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_memory_to_memory \r\n * @{\r\n */\r\n\r\n#define DMA_M2M_Disable ((uint32_t)0x00000000)\r\n#define DMA_M2M_Enable DMA_CCR_MEM2MEM\r\n\r\n#define IS_DMA_M2M_STATE(STATE) (((STATE) == DMA_M2M_Disable) || ((STATE) == DMA_M2M_Enable))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_interrupts_definition\r\n * @{\r\n */\r\n\r\n#define DMA_IT_TC ((uint32_t)0x00000002)\r\n#define DMA_IT_HT ((uint32_t)0x00000004)\r\n#define DMA_IT_TE ((uint32_t)0x00000008)\r\n#define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00))\r\n\r\n#define DMA1_IT_GL1 ((uint32_t)0x00000001)\r\n#define DMA1_IT_TC1 ((uint32_t)0x00000002)\r\n#define DMA1_IT_HT1 ((uint32_t)0x00000004)\r\n#define DMA1_IT_TE1 ((uint32_t)0x00000008)\r\n#define DMA1_IT_GL2 ((uint32_t)0x00000010)\r\n#define DMA1_IT_TC2 ((uint32_t)0x00000020)\r\n#define DMA1_IT_HT2 ((uint32_t)0x00000040)\r\n#define DMA1_IT_TE2 ((uint32_t)0x00000080)\r\n#define DMA1_IT_GL3 ((uint32_t)0x00000100)\r\n#define DMA1_IT_TC3 ((uint32_t)0x00000200)\r\n#define DMA1_IT_HT3 ((uint32_t)0x00000400)\r\n#define DMA1_IT_TE3 ((uint32_t)0x00000800)\r\n#define DMA1_IT_GL4 ((uint32_t)0x00001000)\r\n#define DMA1_IT_TC4 ((uint32_t)0x00002000)\r\n#define DMA1_IT_HT4 ((uint32_t)0x00004000)\r\n#define DMA1_IT_TE4 ((uint32_t)0x00008000)\r\n#define DMA1_IT_GL5 ((uint32_t)0x00010000)\r\n#define DMA1_IT_TC5 ((uint32_t)0x00020000)\r\n#define DMA1_IT_HT5 ((uint32_t)0x00040000)\r\n#define DMA1_IT_TE5 ((uint32_t)0x00080000)\r\n#define DMA1_IT_GL6 ((uint32_t)0x00100000)\r\n#define DMA1_IT_TC6 ((uint32_t)0x00200000)\r\n#define DMA1_IT_HT6 ((uint32_t)0x00400000)\r\n#define DMA1_IT_TE6 ((uint32_t)0x00800000)\r\n#define DMA1_IT_GL7 ((uint32_t)0x01000000)\r\n#define DMA1_IT_TC7 ((uint32_t)0x02000000)\r\n#define DMA1_IT_HT7 ((uint32_t)0x04000000)\r\n#define DMA1_IT_TE7 ((uint32_t)0x08000000)\r\n\r\n#define DMA2_IT_GL1 ((uint32_t)0x10000001)\r\n#define DMA2_IT_TC1 ((uint32_t)0x10000002)\r\n#define DMA2_IT_HT1 ((uint32_t)0x10000004)\r\n#define DMA2_IT_TE1 ((uint32_t)0x10000008)\r\n#define DMA2_IT_GL2 ((uint32_t)0x10000010)\r\n#define DMA2_IT_TC2 ((uint32_t)0x10000020)\r\n#define DMA2_IT_HT2 ((uint32_t)0x10000040)\r\n#define DMA2_IT_TE2 ((uint32_t)0x10000080)\r\n#define DMA2_IT_GL3 ((uint32_t)0x10000100)\r\n#define DMA2_IT_TC3 ((uint32_t)0x10000200)\r\n#define DMA2_IT_HT3 ((uint32_t)0x10000400)\r\n#define DMA2_IT_TE3 ((uint32_t)0x10000800)\r\n#define DMA2_IT_GL4 ((uint32_t)0x10001000)\r\n#define DMA2_IT_TC4 ((uint32_t)0x10002000)\r\n#define DMA2_IT_HT4 ((uint32_t)0x10004000)\r\n#define DMA2_IT_TE4 ((uint32_t)0x10008000)\r\n#define DMA2_IT_GL5 ((uint32_t)0x10010000)\r\n#define DMA2_IT_TC5 ((uint32_t)0x10020000)\r\n#define DMA2_IT_HT5 ((uint32_t)0x10040000)\r\n#define DMA2_IT_TE5 ((uint32_t)0x10080000)\r\n\r\n#define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((IT) != 0x00))\r\n\r\n#define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \\\r\n ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \\\r\n ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \\\r\n ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \\\r\n ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \\\r\n ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \\\r\n ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \\\r\n ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \\\r\n ((IT) == DMA1_IT_GL5) || ((IT) == DMA1_IT_TC5) || \\\r\n ((IT) == DMA1_IT_HT5) || ((IT) == DMA1_IT_TE5) || \\\r\n ((IT) == DMA1_IT_GL6) || ((IT) == DMA1_IT_TC6) || \\\r\n ((IT) == DMA1_IT_HT6) || ((IT) == DMA1_IT_TE6) || \\\r\n ((IT) == DMA1_IT_GL7) || ((IT) == DMA1_IT_TC7) || \\\r\n ((IT) == DMA1_IT_HT7) || ((IT) == DMA1_IT_TE7) || \\\r\n ((IT) == DMA2_IT_GL1) || ((IT) == DMA2_IT_TC1) || \\\r\n ((IT) == DMA2_IT_HT1) || ((IT) == DMA2_IT_TE1) || \\\r\n ((IT) == DMA2_IT_GL2) || ((IT) == DMA2_IT_TC2) || \\\r\n ((IT) == DMA2_IT_HT2) || ((IT) == DMA2_IT_TE2) || \\\r\n ((IT) == DMA2_IT_GL3) || ((IT) == DMA2_IT_TC3) || \\\r\n ((IT) == DMA2_IT_HT3) || ((IT) == DMA2_IT_TE3) || \\\r\n ((IT) == DMA2_IT_GL4) || ((IT) == DMA2_IT_TC4) || \\\r\n ((IT) == DMA2_IT_HT4) || ((IT) == DMA2_IT_TE4) || \\\r\n ((IT) == DMA2_IT_GL5) || ((IT) == DMA2_IT_TC5) || \\\r\n ((IT) == DMA2_IT_HT5) || ((IT) == DMA2_IT_TE5))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_flags_definition \r\n * @{\r\n */\r\n \r\n#define DMA1_FLAG_GL1 ((uint32_t)0x00000001)\r\n#define DMA1_FLAG_TC1 ((uint32_t)0x00000002)\r\n#define DMA1_FLAG_HT1 ((uint32_t)0x00000004)\r\n#define DMA1_FLAG_TE1 ((uint32_t)0x00000008)\r\n#define DMA1_FLAG_GL2 ((uint32_t)0x00000010)\r\n#define DMA1_FLAG_TC2 ((uint32_t)0x00000020)\r\n#define DMA1_FLAG_HT2 ((uint32_t)0x00000040)\r\n#define DMA1_FLAG_TE2 ((uint32_t)0x00000080)\r\n#define DMA1_FLAG_GL3 ((uint32_t)0x00000100)\r\n#define DMA1_FLAG_TC3 ((uint32_t)0x00000200)\r\n#define DMA1_FLAG_HT3 ((uint32_t)0x00000400)\r\n#define DMA1_FLAG_TE3 ((uint32_t)0x00000800)\r\n#define DMA1_FLAG_GL4 ((uint32_t)0x00001000)\r\n#define DMA1_FLAG_TC4 ((uint32_t)0x00002000)\r\n#define DMA1_FLAG_HT4 ((uint32_t)0x00004000)\r\n#define DMA1_FLAG_TE4 ((uint32_t)0x00008000)\r\n#define DMA1_FLAG_GL5 ((uint32_t)0x00010000)\r\n#define DMA1_FLAG_TC5 ((uint32_t)0x00020000)\r\n#define DMA1_FLAG_HT5 ((uint32_t)0x00040000)\r\n#define DMA1_FLAG_TE5 ((uint32_t)0x00080000)\r\n#define DMA1_FLAG_GL6 ((uint32_t)0x00100000)\r\n#define DMA1_FLAG_TC6 ((uint32_t)0x00200000)\r\n#define DMA1_FLAG_HT6 ((uint32_t)0x00400000)\r\n#define DMA1_FLAG_TE6 ((uint32_t)0x00800000)\r\n#define DMA1_FLAG_GL7 ((uint32_t)0x01000000)\r\n#define DMA1_FLAG_TC7 ((uint32_t)0x02000000)\r\n#define DMA1_FLAG_HT7 ((uint32_t)0x04000000)\r\n#define DMA1_FLAG_TE7 ((uint32_t)0x08000000)\r\n\r\n#define DMA2_FLAG_GL1 ((uint32_t)0x10000001)\r\n#define DMA2_FLAG_TC1 ((uint32_t)0x10000002)\r\n#define DMA2_FLAG_HT1 ((uint32_t)0x10000004)\r\n#define DMA2_FLAG_TE1 ((uint32_t)0x10000008)\r\n#define DMA2_FLAG_GL2 ((uint32_t)0x10000010)\r\n#define DMA2_FLAG_TC2 ((uint32_t)0x10000020)\r\n#define DMA2_FLAG_HT2 ((uint32_t)0x10000040)\r\n#define DMA2_FLAG_TE2 ((uint32_t)0x10000080)\r\n#define DMA2_FLAG_GL3 ((uint32_t)0x10000100)\r\n#define DMA2_FLAG_TC3 ((uint32_t)0x10000200)\r\n#define DMA2_FLAG_HT3 ((uint32_t)0x10000400)\r\n#define DMA2_FLAG_TE3 ((uint32_t)0x10000800)\r\n#define DMA2_FLAG_GL4 ((uint32_t)0x10001000)\r\n#define DMA2_FLAG_TC4 ((uint32_t)0x10002000)\r\n#define DMA2_FLAG_HT4 ((uint32_t)0x10004000)\r\n#define DMA2_FLAG_TE4 ((uint32_t)0x10008000)\r\n#define DMA2_FLAG_GL5 ((uint32_t)0x10010000)\r\n#define DMA2_FLAG_TC5 ((uint32_t)0x10020000)\r\n#define DMA2_FLAG_HT5 ((uint32_t)0x10040000)\r\n#define DMA2_FLAG_TE5 ((uint32_t)0x10080000)\r\n\r\n#define IS_DMA_CLEAR_FLAG(FLAG) (((((FLAG) & 0xF0000000) == 0x00) || (((FLAG) & 0xEFF00000) == 0x00)) && ((FLAG) != 0x00))\r\n\r\n#define IS_DMA_GET_FLAG(FLAG) (((FLAG) == DMA1_FLAG_GL1) || ((FLAG) == DMA1_FLAG_TC1) || \\\r\n ((FLAG) == DMA1_FLAG_HT1) || ((FLAG) == DMA1_FLAG_TE1) || \\\r\n ((FLAG) == DMA1_FLAG_GL2) || ((FLAG) == DMA1_FLAG_TC2) || \\\r\n ((FLAG) == DMA1_FLAG_HT2) || ((FLAG) == DMA1_FLAG_TE2) || \\\r\n ((FLAG) == DMA1_FLAG_GL3) || ((FLAG) == DMA1_FLAG_TC3) || \\\r\n ((FLAG) == DMA1_FLAG_HT3) || ((FLAG) == DMA1_FLAG_TE3) || \\\r\n ((FLAG) == DMA1_FLAG_GL4) || ((FLAG) == DMA1_FLAG_TC4) || \\\r\n ((FLAG) == DMA1_FLAG_HT4) || ((FLAG) == DMA1_FLAG_TE4) || \\\r\n ((FLAG) == DMA1_FLAG_GL5) || ((FLAG) == DMA1_FLAG_TC5) || \\\r\n ((FLAG) == DMA1_FLAG_HT5) || ((FLAG) == DMA1_FLAG_TE5) || \\\r\n ((FLAG) == DMA1_FLAG_GL6) || ((FLAG) == DMA1_FLAG_TC6) || \\\r\n ((FLAG) == DMA1_FLAG_HT6) || ((FLAG) == DMA1_FLAG_TE6) || \\\r\n ((FLAG) == DMA1_FLAG_GL7) || ((FLAG) == DMA1_FLAG_TC7) || \\\r\n ((FLAG) == DMA1_FLAG_HT7) || ((FLAG) == DMA1_FLAG_TE7) || \\\r\n ((FLAG) == DMA2_FLAG_GL1) || ((FLAG) == DMA2_FLAG_TC1) || \\\r\n ((FLAG) == DMA2_FLAG_HT1) || ((FLAG) == DMA2_FLAG_TE1) || \\\r\n ((FLAG) == DMA2_FLAG_GL2) || ((FLAG) == DMA2_FLAG_TC2) || \\\r\n ((FLAG) == DMA2_FLAG_HT2) || ((FLAG) == DMA2_FLAG_TE2) || \\\r\n ((FLAG) == DMA2_FLAG_GL3) || ((FLAG) == DMA2_FLAG_TC3) || \\\r\n ((FLAG) == DMA2_FLAG_HT3) || ((FLAG) == DMA2_FLAG_TE3) || \\\r\n ((FLAG) == DMA2_FLAG_GL4) || ((FLAG) == DMA2_FLAG_TC4) || \\\r\n ((FLAG) == DMA2_FLAG_HT4) || ((FLAG) == DMA2_FLAG_TE4) || \\\r\n ((FLAG) == DMA2_FLAG_GL5) || ((FLAG) == DMA2_FLAG_TC5) || \\\r\n ((FLAG) == DMA2_FLAG_HT5) || ((FLAG) == DMA2_FLAG_TE5))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the DMA configuration to the default reset state ******/\r\nvoid DMA_DeInit(DMA_Channel_TypeDef* DMAy_Channelx);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid DMA_Init(DMA_Channel_TypeDef* DMAy_Channelx, DMA_InitTypeDef* DMA_InitStruct);\r\nvoid DMA_StructInit(DMA_InitTypeDef* DMA_InitStruct);\r\nvoid DMA_Cmd(DMA_Channel_TypeDef* DMAy_Channelx, FunctionalState NewState);\r\n\r\n/* Data Counter functions******************************************************/ \r\nvoid DMA_SetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx, uint16_t DataNumber);\r\nuint16_t DMA_GetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid DMA_ITConfig(DMA_Channel_TypeDef* DMAy_Channelx, uint32_t DMA_IT, FunctionalState NewState);\r\nFlagStatus DMA_GetFlagStatus(uint32_t DMAy_FLAG);\r\nvoid DMA_ClearFlag(uint32_t DMAy_FLAG);\r\nITStatus DMA_GetITStatus(uint32_t DMAy_IT);\r\nvoid DMA_ClearITPendingBit(uint32_t DMAy_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_DMA_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_exti.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the EXTI \r\n * firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_EXTI_H\r\n#define __STM32F30x_EXTI_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief EXTI mode enumeration \r\n */\r\n\r\ntypedef enum\r\n{\r\n EXTI_Mode_Interrupt = 0x00,\r\n EXTI_Mode_Event = 0x04\r\n}EXTIMode_TypeDef;\r\n\r\n#define IS_EXTI_MODE(MODE) (((MODE) == EXTI_Mode_Interrupt) || ((MODE) == EXTI_Mode_Event))\r\n\r\n/** \r\n * @brief EXTI Trigger enumeration \r\n */\r\n\r\ntypedef enum\r\n{\r\n EXTI_Trigger_Rising = 0x08,\r\n EXTI_Trigger_Falling = 0x0C,\r\n EXTI_Trigger_Rising_Falling = 0x10\r\n}EXTITrigger_TypeDef;\r\n\r\n#define IS_EXTI_TRIGGER(TRIGGER) (((TRIGGER) == EXTI_Trigger_Rising) || \\\r\n ((TRIGGER) == EXTI_Trigger_Falling) || \\\r\n ((TRIGGER) == EXTI_Trigger_Rising_Falling))\r\n/** \r\n * @brief EXTI Init Structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t EXTI_Line; /*!< Specifies the EXTI lines to be enabled or disabled.\r\n This parameter can be any combination of @ref EXTI_Lines */\r\n \r\n EXTIMode_TypeDef EXTI_Mode; /*!< Specifies the mode for the EXTI lines.\r\n This parameter can be a value of @ref EXTIMode_TypeDef */\r\n\r\n EXTITrigger_TypeDef EXTI_Trigger; /*!< Specifies the trigger signal active edge for the EXTI lines.\r\n This parameter can be a value of @ref EXTITrigger_TypeDef */\r\n\r\n FunctionalState EXTI_LineCmd; /*!< Specifies the new state of the selected EXTI lines.\r\n This parameter can be set either to ENABLE or DISABLE */\r\n}EXTI_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Exported_Constants\r\n * @{\r\n */ \r\n/** @defgroup EXTI_Lines \r\n * @{\r\n */\r\n\r\n#define EXTI_Line0 ((uint32_t)0x00) /*!< External interrupt line 0 */\r\n#define EXTI_Line1 ((uint32_t)0x01) /*!< External interrupt line 1 */\r\n#define EXTI_Line2 ((uint32_t)0x02) /*!< External interrupt line 2 */\r\n#define EXTI_Line3 ((uint32_t)0x03) /*!< External interrupt line 3 */\r\n#define EXTI_Line4 ((uint32_t)0x04) /*!< External interrupt line 4 */\r\n#define EXTI_Line5 ((uint32_t)0x05) /*!< External interrupt line 5 */\r\n#define EXTI_Line6 ((uint32_t)0x06) /*!< External interrupt line 6 */\r\n#define EXTI_Line7 ((uint32_t)0x07) /*!< External interrupt line 7 */\r\n#define EXTI_Line8 ((uint32_t)0x08) /*!< External interrupt line 8 */\r\n#define EXTI_Line9 ((uint32_t)0x09) /*!< External interrupt line 9 */\r\n#define EXTI_Line10 ((uint32_t)0x0A) /*!< External interrupt line 10 */\r\n#define EXTI_Line11 ((uint32_t)0x0B) /*!< External interrupt line 11 */\r\n#define EXTI_Line12 ((uint32_t)0x0C) /*!< External interrupt line 12 */\r\n#define EXTI_Line13 ((uint32_t)0x0D) /*!< External interrupt line 13 */\r\n#define EXTI_Line14 ((uint32_t)0x0E) /*!< External interrupt line 14 */\r\n#define EXTI_Line15 ((uint32_t)0x0F) /*!< External interrupt line 15 */\r\n#define EXTI_Line16 ((uint32_t)0x10) /*!< External interrupt line 16 \r\n Connected to the PVD Output */\r\n#define EXTI_Line17 ((uint32_t)0x11) /*!< Internal interrupt line 17 \r\n Connected to the RTC Alarm \r\n event */\r\n#define EXTI_Line18 ((uint32_t)0x12) /*!< Internal interrupt line 18 \r\n Connected to the USB Device\r\n Wakeup from suspend event */\r\n#define EXTI_Line19 ((uint32_t)0x13) /*!< Internal interrupt line 19\r\n Connected to the RTC Tamper\r\n and Time Stamp events */\r\n#define EXTI_Line20 ((uint32_t)0x14) /*!< Internal interrupt line 20\r\n Connected to the RTC wakeup\r\n event */ \r\n#define EXTI_Line21 ((uint32_t)0x15) /*!< Internal interrupt line 21\r\n Connected to the Comparator 1\r\n event */\r\n#define EXTI_Line22 ((uint32_t)0x16) /*!< Internal interrupt line 22\r\n Connected to the Comparator 2\r\n event */\r\n#define EXTI_Line23 ((uint32_t)0x17) /*!< Internal interrupt line 23\r\n Connected to the I2C1 wakeup\r\n event */\r\n#define EXTI_Line24 ((uint32_t)0x18) /*!< Internal interrupt line 24\r\n Connected to the I2C2 wakeup\r\n event */\r\n#define EXTI_Line25 ((uint32_t)0x19) /*!< Internal interrupt line 25\r\n Connected to the USART1 wakeup\r\n event */\r\n#define EXTI_Line26 ((uint32_t)0x1A) /*!< Internal interrupt line 26\r\n Connected to the USART2 wakeup\r\n event */\r\n#define EXTI_Line27 ((uint32_t)0x1B) /*!< Internal interrupt line 27\r\n reserved */\r\n#define EXTI_Line28 ((uint32_t)0x1C) /*!< Internal interrupt line 28\r\n Connected to the USART3 wakeup\r\n event */\r\n#define EXTI_Line29 ((uint32_t)0x1D) /*!< Internal interrupt line 29\r\n Connected to the Comparator 3 \r\n event */\r\n#define EXTI_Line30 ((uint32_t)0x1E) /*!< Internal interrupt line 30\r\n Connected to the Comparator 4 \r\n event */\r\n#define EXTI_Line31 ((uint32_t)0x1F) /*!< Internal interrupt line 31\r\n Connected to the Comparator 5 \r\n event */\r\n#define EXTI_Line32 ((uint32_t)0x20) /*!< Internal interrupt line 32\r\n Connected to the Comparator 6 \r\n event */\r\n#define EXTI_Line33 ((uint32_t)0x21) /*!< Internal interrupt line 33\r\n Connected to the Comparator 7 \r\n event */\r\n#define EXTI_Line34 ((uint32_t)0x22) /*!< Internal interrupt line 34\r\n Connected to the USART4 wakeup\r\n event */\r\n#define EXTI_Line35 ((uint32_t)0x23) /*!< Internal interrupt line 35\r\n Connected to the USART5 wakeup\r\n event */\r\n \r\n#define IS_EXTI_LINE_ALL(LINE) ((LINE) <= 0x23)\r\n#define IS_EXTI_LINE_EXT(LINE) (((LINE) <= 0x16) || (((LINE) == EXTI_Line29) || ((LINE) == EXTI_Line30) || \\\r\n ((LINE) == EXTI_Line31) || ((LINE) == EXTI_Line32) || ((LINE) == EXTI_Line33)))\r\n\r\n#define IS_GET_EXTI_LINE(LINE) (((LINE) == EXTI_Line0) || ((LINE) == EXTI_Line1) || \\\r\n ((LINE) == EXTI_Line2) || ((LINE) == EXTI_Line3) || \\\r\n ((LINE) == EXTI_Line4) || ((LINE) == EXTI_Line5) || \\\r\n ((LINE) == EXTI_Line6) || ((LINE) == EXTI_Line7) || \\\r\n ((LINE) == EXTI_Line8) || ((LINE) == EXTI_Line9) || \\\r\n ((LINE) == EXTI_Line10) || ((LINE) == EXTI_Line11) || \\\r\n ((LINE) == EXTI_Line12) || ((LINE) == EXTI_Line13) || \\\r\n ((LINE) == EXTI_Line14) || ((LINE) == EXTI_Line15) || \\\r\n ((LINE) == EXTI_Line16) || ((LINE) == EXTI_Line17) || \\\r\n ((LINE) == EXTI_Line18) || ((LINE) == EXTI_Line19) || \\\r\n ((LINE) == EXTI_Line20) || ((LINE) == EXTI_Line21) || \\\r\n ((LINE) == EXTI_Line22) || ((LINE) == EXTI_Line29) || \\\r\n ((LINE) == EXTI_Line30) || ((LINE) == EXTI_Line31) || \\\r\n ((LINE) == EXTI_Line32) || ((LINE) == EXTI_Line33))\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n/* Function used to set the EXTI configuration to the default reset state *****/\r\nvoid EXTI_DeInit(void);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid EXTI_Init(EXTI_InitTypeDef* EXTI_InitStruct);\r\nvoid EXTI_StructInit(EXTI_InitTypeDef* EXTI_InitStruct);\r\nvoid EXTI_GenerateSWInterrupt(uint32_t EXTI_Line);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nFlagStatus EXTI_GetFlagStatus(uint32_t EXTI_Line);\r\nvoid EXTI_ClearFlag(uint32_t EXTI_Line);\r\nITStatus EXTI_GetITStatus(uint32_t EXTI_Line);\r\nvoid EXTI_ClearITPendingBit(uint32_t EXTI_Line);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_EXTI_H */\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_flash.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_flash.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the FLASH \r\n * firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_FLASH_H\r\n#define __STM32F30x_FLASH_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** \r\n * @brief FLASH Status \r\n */ \r\ntypedef enum\r\n{ \r\n FLASH_BUSY = 1,\r\n FLASH_ERROR_WRP,\r\n FLASH_ERROR_PROGRAM,\r\n FLASH_COMPLETE,\r\n FLASH_TIMEOUT\r\n}FLASH_Status;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup FLASH_Exported_Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup Flash_Latency \r\n * @{\r\n */ \r\n#define FLASH_Latency_0 ((uint8_t)0x0000) /*!< FLASH Zero Latency cycle */\r\n#define FLASH_Latency_1 FLASH_ACR_LATENCY_0 /*!< FLASH One Latency cycle */\r\n#define FLASH_Latency_2 FLASH_ACR_LATENCY_1 /*!< FLASH Two Latency cycles */\r\n\r\n#define IS_FLASH_LATENCY(LATENCY) (((LATENCY) == FLASH_Latency_0) || \\\r\n ((LATENCY) == FLASH_Latency_1) || \\\r\n ((LATENCY) == FLASH_Latency_2))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FLASH_Interrupts \r\n * @{\r\n */\r\n \r\n#define FLASH_IT_EOP FLASH_CR_EOPIE /*!< End of programming interrupt source */\r\n#define FLASH_IT_ERR FLASH_CR_ERRIE /*!< Error interrupt source */\r\n#define IS_FLASH_IT(IT) ((((IT) & (uint32_t)0xFFFFEBFF) == 0x00000000) && (((IT) != 0x00000000)))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup FLASH_Address \r\n * @{\r\n */\r\n \r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (((ADDRESS) >= 0x08000000) && ((ADDRESS) <= 0x0803FFFF))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FLASH_OB_DATA_ADDRESS \r\n * @{\r\n */ \r\n#define IS_OB_DATA_ADDRESS(ADDRESS) (((ADDRESS) == 0x1FFFF804) || ((ADDRESS) == 0x1FFFF806)) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Option_Bytes_Write_Protection \r\n * @{\r\n */\r\n \r\n#define OB_WRP_Pages0to1 ((uint32_t)0x00000001) /* Write protection of page 0 to 1 */\r\n#define OB_WRP_Pages2to3 ((uint32_t)0x00000002) /* Write protection of page 2 to 3 */\r\n#define OB_WRP_Pages4to5 ((uint32_t)0x00000004) /* Write protection of page 4 to 5 */\r\n#define OB_WRP_Pages6to7 ((uint32_t)0x00000008) /* Write protection of page 6 to 7 */\r\n#define OB_WRP_Pages8to9 ((uint32_t)0x00000010) /* Write protection of page 8 to 9 */\r\n#define OB_WRP_Pages10to11 ((uint32_t)0x00000020) /* Write protection of page 10 to 11 */\r\n#define OB_WRP_Pages12to13 ((uint32_t)0x00000040) /* Write protection of page 12 to 13 */\r\n#define OB_WRP_Pages14to15 ((uint32_t)0x00000080) /* Write protection of page 14 to 15 */\r\n#define OB_WRP_Pages16to17 ((uint32_t)0x00000100) /* Write protection of page 16 to 17 */\r\n#define OB_WRP_Pages18to19 ((uint32_t)0x00000200) /* Write protection of page 18 to 19 */\r\n#define OB_WRP_Pages20to21 ((uint32_t)0x00000400) /* Write protection of page 20 to 21 */\r\n#define OB_WRP_Pages22to23 ((uint32_t)0x00000800) /* Write protection of page 22 to 23 */\r\n#define OB_WRP_Pages24to25 ((uint32_t)0x00001000) /* Write protection of page 24 to 25 */\r\n#define OB_WRP_Pages26to27 ((uint32_t)0x00002000) /* Write protection of page 26 to 27 */\r\n#define OB_WRP_Pages28to29 ((uint32_t)0x00004000) /* Write protection of page 28 to 29 */\r\n#define OB_WRP_Pages30to31 ((uint32_t)0x00008000) /* Write protection of page 30 to 31 */\r\n#define OB_WRP_Pages32to33 ((uint32_t)0x00010000) /* Write protection of page 32 to 33 */\r\n#define OB_WRP_Pages34to35 ((uint32_t)0x00020000) /* Write protection of page 34 to 35 */\r\n#define OB_WRP_Pages36to37 ((uint32_t)0x00040000) /* Write protection of page 36 to 37 */\r\n#define OB_WRP_Pages38to39 ((uint32_t)0x00080000) /* Write protection of page 38 to 39 */\r\n#define OB_WRP_Pages40to41 ((uint32_t)0x00100000) /* Write protection of page 40 to 41 */\r\n#define OB_WRP_Pages42to43 ((uint32_t)0x00200000) /* Write protection of page 42 to 43 */\r\n#define OB_WRP_Pages44to45 ((uint32_t)0x00400000) /* Write protection of page 44 to 45 */\r\n#define OB_WRP_Pages46to47 ((uint32_t)0x00800000) /* Write protection of page 46 to 47 */\r\n#define OB_WRP_Pages48to49 ((uint32_t)0x01000000) /* Write protection of page 48 to 49 */\r\n#define OB_WRP_Pages50to51 ((uint32_t)0x02000000) /* Write protection of page 50 to 51 */\r\n#define OB_WRP_Pages52to53 ((uint32_t)0x04000000) /* Write protection of page 52 to 53 */\r\n#define OB_WRP_Pages54to55 ((uint32_t)0x08000000) /* Write protection of page 54 to 55 */\r\n#define OB_WRP_Pages56to57 ((uint32_t)0x10000000) /* Write protection of page 56 to 57 */\r\n#define OB_WRP_Pages58to59 ((uint32_t)0x20000000) /* Write protection of page 58 to 59 */\r\n#define OB_WRP_Pages60to61 ((uint32_t)0x40000000) /* Write protection of page 60 to 61 */\r\n\r\n#ifdef STM32F303xE\r\n#define OB_WRP_Pages62to263 ((uint32_t)0x80000000) /* Write protection of page 62 to 263 */\r\n#else\r\n#define OB_WRP_Pages62to127 ((uint32_t)0x80000000) /* Write protection of page 62 to 127 */\r\n#endif /* STM32F303xE */\r\n\r\n#define OB_WRP_AllPages ((uint32_t)0xFFFFFFFF) /*!< Write protection of all Sectors */\r\n\r\n#define IS_OB_WRP(PAGE) (((PAGE) != 0x0000000))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Option_Bytes_Read_Protection \r\n * @{\r\n */ \r\n\r\n/** \r\n * @brief Read Protection Level \r\n */ \r\n#define OB_RDP_Level_0 ((uint8_t)0xAA)\r\n#define OB_RDP_Level_1 ((uint8_t)0xBB)\r\n/*#define OB_RDP_Level_2 ((uint8_t)0xCC)*/ /* Warning: When enabling read protection level 2 \r\n it's no more possible to go back to level 1 or 0 */\r\n\r\n#define IS_OB_RDP(LEVEL) (((LEVEL) == OB_RDP_Level_0)||\\\r\n ((LEVEL) == OB_RDP_Level_1))/*||\\\r\n ((LEVEL) == OB_RDP_Level_2))*/\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup Option_Bytes_IWatchdog \r\n * @{\r\n */\r\n\r\n#define OB_IWDG_SW ((uint8_t)0x01) /*!< Software IWDG selected */\r\n#define OB_IWDG_HW ((uint8_t)0x00) /*!< Hardware IWDG selected */\r\n#define IS_OB_IWDG_SOURCE(SOURCE) (((SOURCE) == OB_IWDG_SW) || ((SOURCE) == OB_IWDG_HW))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Option_Bytes_nRST_STOP \r\n * @{\r\n */\r\n\r\n#define OB_STOP_NoRST ((uint8_t)0x02) /*!< No reset generated when entering in STOP */\r\n#define OB_STOP_RST ((uint8_t)0x00) /*!< Reset generated when entering in STOP */\r\n#define IS_OB_STOP_SOURCE(SOURCE) (((SOURCE) == OB_STOP_NoRST) || ((SOURCE) == OB_STOP_RST))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Option_Bytes_nRST_STDBY \r\n * @{\r\n */\r\n\r\n#define OB_STDBY_NoRST ((uint8_t)0x04) /*!< No reset generated when entering in STANDBY */\r\n#define OB_STDBY_RST ((uint8_t)0x00) /*!< Reset generated when entering in STANDBY */\r\n#define IS_OB_STDBY_SOURCE(SOURCE) (((SOURCE) == OB_STDBY_NoRST) || ((SOURCE) == OB_STDBY_RST))\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup Option_Bytes_BOOT1\r\n * @{\r\n */\r\n\r\n#define OB_BOOT1_RESET ((uint8_t)0x00) /*!< BOOT1 Reset */\r\n#define OB_BOOT1_SET ((uint8_t)0x10) /*!< BOOT1 Set */\r\n#define IS_OB_BOOT1(BOOT1) (((BOOT1) == OB_BOOT1_RESET) || ((BOOT1) == OB_BOOT1_SET))\r\n\r\n/**\r\n * @}\r\n */ \r\n/** @defgroup Option_Bytes_VDDA_Analog_Monitoring\r\n * @{\r\n */\r\n\r\n#define OB_VDDA_ANALOG_ON ((uint8_t)0x20) /*!< Analog monitoring on VDDA Power source ON */\r\n#define OB_VDDA_ANALOG_OFF ((uint8_t)0x00) /*!< Analog monitoring on VDDA Power source OFF */\r\n\r\n#define IS_OB_VDDA_ANALOG(ANALOG) (((ANALOG) == OB_VDDA_ANALOG_ON) || ((ANALOG) == OB_VDDA_ANALOG_OFF))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FLASH_Option_Bytes_SRAM_Parity_Enable \r\n * @{\r\n */\r\n\r\n#define OB_SRAM_PARITY_SET ((uint8_t)0x00) /*!< SRAM parity enable Set */\r\n#define OB_SRAM_PARITY_RESET ((uint8_t)0x40) /*!< SRAM parity enable reset */\r\n\r\n#define IS_OB_SRAM_PARITY(PARITY) (((PARITY) == OB_SRAM_PARITY_SET) || ((PARITY) == OB_SRAM_PARITY_RESET))\r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/** @defgroup FLASH_Flags \r\n * @{\r\n */ \r\n\r\n#define FLASH_FLAG_BSY FLASH_SR_BSY /*!< FLASH Busy flag */\r\n#define FLASH_FLAG_PGERR FLASH_SR_PGERR /*!< FLASH Programming error flag */\r\n#define FLASH_FLAG_WRPERR FLASH_SR_WRPERR /*!< FLASH Write protected error flag */\r\n#define FLASH_FLAG_EOP FLASH_SR_EOP /*!< FLASH End of Programming flag */\r\n \r\n#define IS_FLASH_CLEAR_FLAG(FLAG) ((((FLAG) & (uint32_t)0xFFFFFFCB) == 0x00000000) && ((FLAG) != 0x00000000))\r\n\r\n#define IS_FLASH_GET_FLAG(FLAG) (((FLAG) == FLASH_FLAG_BSY) || ((FLAG) == FLASH_FLAG_PGERR) || \\\r\n ((FLAG) == FLASH_FLAG_WRPERR) || ((FLAG) == FLASH_FLAG_EOP))\r\n/**\r\n * @}\r\n */ \r\n/** @defgroup Timeout_definition \r\n * @{\r\n */ \r\n#define FLASH_ER_PRG_TIMEOUT ((uint32_t)0x000B0000)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n\r\n/* FLASH Interface configuration functions ************************************/\r\nvoid FLASH_SetLatency(uint32_t FLASH_Latency);\r\nvoid FLASH_HalfCycleAccessCmd(FunctionalState NewState);\r\nvoid FLASH_PrefetchBufferCmd(FunctionalState NewState);\r\n\r\n/* FLASH Memory Programming functions *****************************************/ \r\nvoid FLASH_Unlock(void);\r\nvoid FLASH_Lock(void);\r\nFLASH_Status FLASH_ErasePage(uint32_t Page_Address);\r\nFLASH_Status FLASH_EraseAllPages(void);\r\nFLASH_Status FLASH_ProgramWord(uint32_t Address, uint32_t Data);\r\nFLASH_Status FLASH_ProgramHalfWord(uint32_t Address, uint16_t Data);\r\n\r\n/* Option Bytes Programming functions *****************************************/ \r\nvoid FLASH_OB_Unlock(void);\r\nvoid FLASH_OB_Lock(void);\r\nvoid FLASH_OB_Launch(void);\r\nFLASH_Status FLASH_OB_Erase(void);\r\nFLASH_Status FLASH_OB_EnableWRP(uint32_t OB_WRP);\r\nFLASH_Status FLASH_OB_RDPConfig(uint8_t OB_RDP);\r\nFLASH_Status FLASH_OB_UserConfig(uint8_t OB_IWDG, uint8_t OB_STOP, uint8_t OB_STDBY);\r\nFLASH_Status FLASH_OB_BOOTConfig(uint8_t OB_BOOT1);\r\nFLASH_Status FLASH_OB_VDDAConfig(uint8_t OB_VDDA_ANALOG);\r\nFLASH_Status FLASH_OB_SRAMParityConfig(uint8_t OB_SRAM_Parity);\r\nFLASH_Status FLASH_OB_WriteUser(uint8_t OB_USER);\r\nFLASH_Status FLASH_ProgramOptionByteData(uint32_t Address, uint8_t Data);\r\nuint8_t FLASH_OB_GetUser(void);\r\nuint32_t FLASH_OB_GetWRP(void);\r\nFlagStatus FLASH_OB_GetRDP(void);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid FLASH_ITConfig(uint32_t FLASH_IT, FunctionalState NewState);\r\nFlagStatus FLASH_GetFlagStatus(uint32_t FLASH_FLAG);\r\nvoid FLASH_ClearFlag(uint32_t FLASH_FLAG);\r\nFLASH_Status FLASH_GetStatus(void);\r\nFLASH_Status FLASH_WaitForLastOperation(uint32_t Timeout);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_FLASH_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_fmc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_fmc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the FMC firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_FMC_H\r\n#define __STM32F30x_FMC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FMC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n \r\n/** \r\n * @brief Timing parameters For NOR/SRAM Banks \r\n */\r\ntypedef struct\r\n{\r\n uint32_t FMC_AddressSetupTime; /*!< Defines the number of HCLK cycles to configure\r\n the duration of the address setup time. \r\n This parameter can be a value between 0 and 15.\r\n @note This parameter is not used with synchronous NOR Flash memories. */\r\n\r\n uint32_t FMC_AddressHoldTime; /*!< Defines the number of HCLK cycles to configure\r\n the duration of the address hold time.\r\n This parameter can be a value between 1 and 15. \r\n @note This parameter is not used with synchronous NOR Flash memories.*/\r\n\r\n uint32_t FMC_DataSetupTime; /*!< Defines the number of HCLK cycles to configure\r\n the duration of the data setup time.\r\n This parameter can be a value between 1 and 255.\r\n @note This parameter is used for SRAMs, ROMs and asynchronous multiplexed NOR Flash memories. */\r\n\r\n uint32_t FMC_BusTurnAroundDuration; /*!< Defines the number of HCLK cycles to configure\r\n the duration of the bus turnaround.\r\n This parameter can be a value between 0 and 15.\r\n @note This parameter is only used for multiplexed NOR Flash memories. */\r\n\r\n uint32_t FMC_CLKDivision; /*!< Defines the period of CLK clock output signal, expressed in number of HCLK cycles.\r\n This parameter can be a value between 2 and 16.\r\n @note This parameter is not used for asynchronous NOR Flash, SRAM or ROM accesses. */\r\n\r\n uint32_t FMC_DataLatency; /*!< Defines the number of memory clock cycles to issue\r\n to the memory before getting the first data.\r\n The parameter value depends on the memory type as shown below:\r\n - It must be set to 0 in case of a CRAM\r\n - It is don't care in asynchronous NOR, SRAM or ROM accesses\r\n - It may assume a value between 2 and 17 in NOR Flash memories\r\n with synchronous burst mode enable */\r\n\r\n uint32_t FMC_AccessMode; /*!< Specifies the asynchronous access mode. \r\n This parameter can be a value of @ref FMC_Access_Mode */\r\n}FMC_NORSRAMTimingInitTypeDef;\r\n\r\n/** \r\n * @brief FMC NOR/SRAM Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t FMC_Bank; /*!< Specifies the NOR/SRAM memory bank that will be used.\r\n This parameter can be a value of @ref FMC_NORSRAM_Bank */\r\n\r\n uint32_t FMC_DataAddressMux; /*!< Specifies whether the address and data values are\r\n multiplexed on the databus or not. \r\n This parameter can be a value of @ref FMC_Data_Address_Bus_Multiplexing */\r\n\r\n uint32_t FMC_MemoryType; /*!< Specifies the type of external memory attached to\r\n the corresponding memory bank.\r\n This parameter can be a value of @ref FMC_Memory_Type */\r\n\r\n uint32_t FMC_MemoryDataWidth; /*!< Specifies the external memory device width.\r\n This parameter can be a value of @ref FMC_NORSRAM_Data_Width */\r\n\r\n uint32_t FMC_BurstAccessMode; /*!< Enables or disables the burst access mode for Flash memory,\r\n valid only with synchronous burst Flash memories.\r\n This parameter can be a value of @ref FMC_Burst_Access_Mode */ \r\n\r\n uint32_t FMC_WaitSignalPolarity; /*!< Specifies the wait signal polarity, valid only when accessing\r\n the Flash memory in burst mode.\r\n This parameter can be a value of @ref FMC_Wait_Signal_Polarity */\r\n\r\n uint32_t FMC_WrapMode; /*!< Enables or disables the Wrapped burst access mode for Flash\r\n memory, valid only when accessing Flash memories in burst mode.\r\n This parameter can be a value of @ref FMC_Wrap_Mode */\r\n\r\n uint32_t FMC_WaitSignalActive; /*!< Specifies if the wait signal is asserted by the memory one\r\n clock cycle before the wait state or during the wait state,\r\n valid only when accessing memories in burst mode. \r\n This parameter can be a value of @ref FMC_Wait_Timing */\r\n\r\n uint32_t FMC_WriteOperation; /*!< Enables or disables the write operation in the selected bank by the FMC. \r\n This parameter can be a value of @ref FMC_Write_Operation */\r\n\r\n uint32_t FMC_WaitSignal; /*!< Enables or disables the wait state insertion via wait\r\n signal, valid for Flash memory access in burst mode. \r\n This parameter can be a value of @ref FMC_Wait_Signal */\r\n\r\n uint32_t FMC_ExtendedMode; /*!< Enables or disables the extended mode.\r\n This parameter can be a value of @ref FMC_Extended_Mode */\r\n \r\n uint32_t FMC_AsynchronousWait; /*!< Enables or disables wait signal during asynchronous transfers,\r\n valid only with asynchronous Flash memories.\r\n This parameter can be a value of @ref FMC_AsynchronousWait */ \r\n\r\n uint32_t FMC_WriteBurst; /*!< Enables or disables the write burst operation.\r\n This parameter can be a value of @ref FMC_Write_Burst */\r\n\r\n \r\n FMC_NORSRAMTimingInitTypeDef* FMC_ReadWriteTimingStruct; /*!< Timing Parameters for write and read access if the Extended Mode is not used*/ \r\n\r\n FMC_NORSRAMTimingInitTypeDef* FMC_WriteTimingStruct; /*!< Timing Parameters for write access if the Extended Mode is used*/ \r\n}FMC_NORSRAMInitTypeDef;\r\n\r\n/** \r\n * @brief Timing parameters For FMC NAND and PCCARD Banks\r\n */\r\ntypedef struct\r\n{\r\n uint32_t FMC_SetupTime; /*!< Defines the number of HCLK cycles to setup address before\r\n the command assertion for NAND-Flash read or write access\r\n to common/Attribute or I/O memory space (depending on\r\n the memory space timing to be configured).\r\n This parameter can be a value between 0 and 255.*/\r\n\r\n uint32_t FMC_WaitSetupTime; /*!< Defines the minimum number of HCLK cycles to assert the\r\n command for NAND-Flash read or write access to\r\n common/Attribute or I/O memory space (depending on the\r\n memory space timing to be configured). \r\n This parameter can be a number between 0 and 255 */\r\n\r\n uint32_t FMC_HoldSetupTime; /*!< Defines the number of HCLK clock cycles to hold address\r\n (and data for write access) after the command de-assertion\r\n for NAND-Flash read or write access to common/Attribute\r\n or I/O memory space (depending on the memory space timing\r\n to be configured).\r\n This parameter can be a number between 0 and 255 */\r\n\r\n uint32_t FMC_HiZSetupTime; /*!< Defines the number of HCLK clock cycles during which the\r\n databus is kept in HiZ after the start of a NAND-Flash\r\n write access to common/Attribute or I/O memory space (depending\r\n on the memory space timing to be configured).\r\n This parameter can be a number between 0 and 255 */\r\n}FMC_NAND_PCCARDTimingInitTypeDef;\r\n\r\n/** \r\n * @brief FMC NAND Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t FMC_Bank; /*!< Specifies the NAND memory bank that will be used.\r\n This parameter can be a value of @ref FMC_NAND_Bank */\r\n\r\n uint32_t FMC_Waitfeature; /*!< Enables or disables the Wait feature for the NAND Memory Bank.\r\n This parameter can be any value of @ref FMC_Wait_feature */\r\n\r\n uint32_t FMC_MemoryDataWidth; /*!< Specifies the external memory device width.\r\n This parameter can be any value of @ref FMC_NAND_Data_Width */\r\n\r\n uint32_t FMC_ECC; /*!< Enables or disables the ECC computation.\r\n This parameter can be any value of @ref FMC_ECC */\r\n\r\n uint32_t FMC_ECCPageSize; /*!< Defines the page size for the extended ECC.\r\n This parameter can be any value of @ref FMC_ECC_Page_Size */\r\n\r\n uint32_t FMC_TCLRSetupTime; /*!< Defines the number of HCLK cycles to configure the\r\n delay between CLE low and RE low.\r\n This parameter can be a value between 0 and 255. */\r\n\r\n uint32_t FMC_TARSetupTime; /*!< Defines the number of HCLK cycles to configure the\r\n delay between ALE low and RE low.\r\n This parameter can be a number between 0 and 255 */ \r\n\r\n FMC_NAND_PCCARDTimingInitTypeDef* FMC_CommonSpaceTimingStruct; /*!< FMC Common Space Timing */ \r\n\r\n FMC_NAND_PCCARDTimingInitTypeDef* FMC_AttributeSpaceTimingStruct; /*!< FMC Attribute Space Timing */\r\n}FMC_NANDInitTypeDef;\r\n\r\n/** \r\n * @brief FMC PCCARD Init structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t FMC_Waitfeature; /*!< Enables or disables the Wait feature for the Memory Bank.\r\n This parameter can be any value of @ref FMC_Wait_feature */\r\n\r\n uint32_t FMC_TCLRSetupTime; /*!< Defines the number of HCLK cycles to configure the\r\n delay between CLE low and RE low.\r\n This parameter can be a value between 0 and 255. */\r\n\r\n uint32_t FMC_TARSetupTime; /*!< Defines the number of HCLK cycles to configure the\r\n delay between ALE low and RE low.\r\n This parameter can be a number between 0 and 255 */ \r\n\r\n \r\n FMC_NAND_PCCARDTimingInitTypeDef* FMC_CommonSpaceTimingStruct; /*!< FMC Common Space Timing */\r\n\r\n FMC_NAND_PCCARDTimingInitTypeDef* FMC_AttributeSpaceTimingStruct; /*!< FMC Attribute Space Timing */ \r\n \r\n FMC_NAND_PCCARDTimingInitTypeDef* FMC_IOSpaceTimingStruct; /*!< FMC IO Space Timing */ \r\n}FMC_PCCARDInitTypeDef;\r\n\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup FMC_Exported_Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup FMC_NORSRAM_Bank \r\n * @{\r\n */\r\n#define FMC_Bank1_NORSRAM1 ((uint32_t)0x00000000)\r\n#define FMC_Bank1_NORSRAM2 ((uint32_t)0x00000002)\r\n#define FMC_Bank1_NORSRAM3 ((uint32_t)0x00000004)\r\n#define FMC_Bank1_NORSRAM4 ((uint32_t)0x00000006)\r\n\r\n#define IS_FMC_NORSRAM_BANK(BANK) (((BANK) == FMC_Bank1_NORSRAM1) || \\\r\n ((BANK) == FMC_Bank1_NORSRAM2) || \\\r\n ((BANK) == FMC_Bank1_NORSRAM3) || \\\r\n ((BANK) == FMC_Bank1_NORSRAM4))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_NAND_Bank \r\n * @{\r\n */ \r\n#define FMC_Bank2_NAND ((uint32_t)0x00000010)\r\n#define FMC_Bank3_NAND ((uint32_t)0x00000100)\r\n\r\n#define IS_FMC_NAND_BANK(BANK) (((BANK) == FMC_Bank2_NAND) || \\\r\n ((BANK) == FMC_Bank3_NAND))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_PCCARD_Bank \r\n * @{\r\n */ \r\n#define FMC_Bank4_PCCARD ((uint32_t)0x00001000)\r\n/**\r\n * @} \r\n */ \r\n\r\n \r\n/** @defgroup FMC_NOR_SRAM_Controller \r\n * @{\r\n */\r\n\r\n/** @defgroup FMC_Data_Address_Bus_Multiplexing \r\n * @{\r\n */\r\n\r\n#define FMC_DataAddressMux_Disable ((uint32_t)0x00000000)\r\n#define FMC_DataAddressMux_Enable ((uint32_t)0x00000002)\r\n\r\n#define IS_FMC_MUX(MUX) (((MUX) == FMC_DataAddressMux_Disable) || \\\r\n ((MUX) == FMC_DataAddressMux_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Memory_Type \r\n * @{\r\n */\r\n\r\n#define FMC_MemoryType_SRAM ((uint32_t)0x00000000)\r\n#define FMC_MemoryType_PSRAM ((uint32_t)0x00000004)\r\n#define FMC_MemoryType_NOR ((uint32_t)0x00000008)\r\n\r\n#define IS_FMC_MEMORY(MEMORY) (((MEMORY) == FMC_MemoryType_SRAM) || \\\r\n ((MEMORY) == FMC_MemoryType_PSRAM)|| \\\r\n ((MEMORY) == FMC_MemoryType_NOR))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_NORSRAM_Data_Width \r\n * @{\r\n */\r\n\r\n#define FMC_NORSRAM_MemoryDataWidth_8b ((uint32_t)0x00000000)\r\n#define FMC_NORSRAM_MemoryDataWidth_16b ((uint32_t)0x00000010)\r\n\r\n#define IS_FMC_NORSRAM_MEMORY_WIDTH(WIDTH) (((WIDTH) == FMC_NORSRAM_MemoryDataWidth_8b) || \\\r\n ((WIDTH) == FMC_NORSRAM_MemoryDataWidth_16b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Burst_Access_Mode \r\n * @{\r\n */\r\n\r\n#define FMC_BurstAccessMode_Disable ((uint32_t)0x00000000) \r\n#define FMC_BurstAccessMode_Enable ((uint32_t)0x00000100)\r\n\r\n#define IS_FMC_BURSTMODE(STATE) (((STATE) == FMC_BurstAccessMode_Disable) || \\\r\n ((STATE) == FMC_BurstAccessMode_Enable))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FMC_AsynchronousWait \r\n * @{\r\n */\r\n#define FMC_AsynchronousWait_Disable ((uint32_t)0x00000000)\r\n#define FMC_AsynchronousWait_Enable ((uint32_t)0x00008000)\r\n\r\n#define IS_FMC_ASYNWAIT(STATE) (((STATE) == FMC_AsynchronousWait_Disable) || \\\r\n ((STATE) == FMC_AsynchronousWait_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Wait_Signal_Polarity \r\n * @{\r\n */\r\n#define FMC_WaitSignalPolarity_Low ((uint32_t)0x00000000)\r\n#define FMC_WaitSignalPolarity_High ((uint32_t)0x00000200)\r\n\r\n#define IS_FMC_WAIT_POLARITY(POLARITY) (((POLARITY) == FMC_WaitSignalPolarity_Low) || \\\r\n ((POLARITY) == FMC_WaitSignalPolarity_High))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Wrap_Mode \r\n * @{\r\n */\r\n#define FMC_WrapMode_Disable ((uint32_t)0x00000000)\r\n#define FMC_WrapMode_Enable ((uint32_t)0x00000400) \r\n\r\n#define IS_FMC_WRAP_MODE(MODE) (((MODE) == FMC_WrapMode_Disable) || \\\r\n ((MODE) == FMC_WrapMode_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Wait_Timing \r\n * @{\r\n */\r\n#define FMC_WaitSignalActive_BeforeWaitState ((uint32_t)0x00000000)\r\n#define FMC_WaitSignalActive_DuringWaitState ((uint32_t)0x00000800) \r\n\r\n#define IS_FMC_WAIT_SIGNAL_ACTIVE(ACTIVE) (((ACTIVE) == FMC_WaitSignalActive_BeforeWaitState) || \\\r\n ((ACTIVE) == FMC_WaitSignalActive_DuringWaitState))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Write_Operation \r\n * @{\r\n */\r\n#define FMC_WriteOperation_Disable ((uint32_t)0x00000000)\r\n#define FMC_WriteOperation_Enable ((uint32_t)0x00001000)\r\n\r\n#define IS_FMC_WRITE_OPERATION(OPERATION) (((OPERATION) == FMC_WriteOperation_Disable) || \\\r\n ((OPERATION) == FMC_WriteOperation_Enable)) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Wait_Signal \r\n * @{\r\n */\r\n#define FMC_WaitSignal_Disable ((uint32_t)0x00000000)\r\n#define FMC_WaitSignal_Enable ((uint32_t)0x00002000) \r\n\r\n#define IS_FMC_WAITE_SIGNAL(SIGNAL) (((SIGNAL) == FMC_WaitSignal_Disable) || \\\r\n ((SIGNAL) == FMC_WaitSignal_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Extended_Mode \r\n * @{\r\n */\r\n#define FMC_ExtendedMode_Disable ((uint32_t)0x00000000)\r\n#define FMC_ExtendedMode_Enable ((uint32_t)0x00004000)\r\n\r\n#define IS_FMC_EXTENDED_MODE(MODE) (((MODE) == FMC_ExtendedMode_Disable) || \\\r\n ((MODE) == FMC_ExtendedMode_Enable)) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Write_Burst \r\n * @{\r\n */\r\n\r\n#define FMC_WriteBurst_Disable ((uint32_t)0x00000000)\r\n#define FMC_WriteBurst_Enable ((uint32_t)0x00080000) \r\n\r\n#define IS_FMC_WRITE_BURST(BURST) (((BURST) == FMC_WriteBurst_Disable) || \\\r\n ((BURST) == FMC_WriteBurst_Enable))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FMC_Continous_Clock \r\n * @{\r\n */\r\n\r\n#define FMC_CClock_SyncOnly ((uint32_t)0x00000000)\r\n#define FMC_CClock_SyncAsync ((uint32_t)0x00100000) \r\n\r\n#define IS_FMC_CONTINOUS_CLOCK(CCLOCK) (((CCLOCK) == FMC_CClock_SyncOnly) || \\\r\n ((CCLOCK) == FMC_CClock_SyncAsync))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FMC_Address_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_ADDRESS_SETUP_TIME(TIME) ((TIME) <= 15)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Address_Hold_Time \r\n * @{\r\n */\r\n#define IS_FMC_ADDRESS_HOLD_TIME(TIME) (((TIME) > 0) && ((TIME) <= 15))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Data_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_DATASETUP_TIME(TIME) (((TIME) > 0) && ((TIME) <= 255))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Bus_Turn_around_Duration \r\n * @{\r\n */\r\n#define IS_FMC_TURNAROUND_TIME(TIME) ((TIME) <= 15)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_CLK_Division \r\n * @{\r\n */\r\n#define IS_FMC_CLK_DIV(DIV) (((DIV) > 1) && ((DIV) <= 16))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Data_Latency \r\n * @{\r\n */\r\n#define IS_FMC_DATA_LATENCY(LATENCY) (((LATENCY) > 1) && ((LATENCY) <= 17))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Access_Mode \r\n * @{\r\n */\r\n#define FMC_AccessMode_A ((uint32_t)0x00000000)\r\n#define FMC_AccessMode_B ((uint32_t)0x10000000) \r\n#define FMC_AccessMode_C ((uint32_t)0x20000000)\r\n#define FMC_AccessMode_D ((uint32_t)0x30000000)\r\n\r\n#define IS_FMC_ACCESS_MODE(MODE) (((MODE) == FMC_AccessMode_A) || \\\r\n ((MODE) == FMC_AccessMode_B) || \\\r\n ((MODE) == FMC_AccessMode_C) || \\\r\n ((MODE) == FMC_AccessMode_D))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FMC_NAND_PCCARD_Controller \r\n * @{\r\n */\r\n\r\n/** @defgroup FMC_Wait_feature \r\n * @{\r\n */\r\n#define FMC_Waitfeature_Disable ((uint32_t)0x00000000)\r\n#define FMC_Waitfeature_Enable ((uint32_t)0x00000002)\r\n\r\n#define IS_FMC_WAIT_FEATURE(FEATURE) (((FEATURE) == FMC_Waitfeature_Disable) || \\\r\n ((FEATURE) == FMC_Waitfeature_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_NAND_Data_Width \r\n * @{\r\n */\r\n#define FMC_NAND_MemoryDataWidth_8b ((uint32_t)0x00000000)\r\n#define FMC_NAND_MemoryDataWidth_16b ((uint32_t)0x00000010)\r\n\r\n#define IS_FMC_NAND_MEMORY_WIDTH(WIDTH) (((WIDTH) == FMC_NAND_MemoryDataWidth_8b) || \\\r\n ((WIDTH) == FMC_NAND_MemoryDataWidth_16b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_ECC \r\n * @{\r\n */\r\n#define FMC_ECC_Disable ((uint32_t)0x00000000)\r\n#define FMC_ECC_Enable ((uint32_t)0x00000040)\r\n\r\n#define IS_FMC_ECC_STATE(STATE) (((STATE) == FMC_ECC_Disable) || \\\r\n ((STATE) == FMC_ECC_Enable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_ECC_Page_Size \r\n * @{\r\n */\r\n#define FMC_ECCPageSize_256Bytes ((uint32_t)0x00000000)\r\n#define FMC_ECCPageSize_512Bytes ((uint32_t)0x00020000)\r\n#define FMC_ECCPageSize_1024Bytes ((uint32_t)0x00040000)\r\n#define FMC_ECCPageSize_2048Bytes ((uint32_t)0x00060000)\r\n#define FMC_ECCPageSize_4096Bytes ((uint32_t)0x00080000)\r\n#define FMC_ECCPageSize_8192Bytes ((uint32_t)0x000A0000)\r\n\r\n#define IS_FMC_ECCPAGE_SIZE(SIZE) (((SIZE) == FMC_ECCPageSize_256Bytes) || \\\r\n ((SIZE) == FMC_ECCPageSize_512Bytes) || \\\r\n ((SIZE) == FMC_ECCPageSize_1024Bytes) || \\\r\n ((SIZE) == FMC_ECCPageSize_2048Bytes) || \\\r\n ((SIZE) == FMC_ECCPageSize_4096Bytes) || \\\r\n ((SIZE) == FMC_ECCPageSize_8192Bytes))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_TCLR_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_TCLR_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_TAR_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_TAR_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_SETUP_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Wait_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_WAIT_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Hold_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_HOLD_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_HiZ_Setup_Time \r\n * @{\r\n */\r\n#define IS_FMC_HIZ_TIME(TIME) ((TIME) <= 255)\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup FMC_Interrupt_sources \r\n * @{\r\n */\r\n#define FMC_IT_RisingEdge ((uint32_t)0x00000008)\r\n#define FMC_IT_Level ((uint32_t)0x00000010)\r\n#define FMC_IT_FallingEdge ((uint32_t)0x00000020)\r\n\r\n#define IS_FMC_IT(IT) ((((IT) & (uint32_t)0xFFFFBFC7) == 0x00000000) && ((IT) != 0x00000000))\r\n#define IS_FMC_GET_IT(IT) (((IT) == FMC_IT_RisingEdge) || \\\r\n ((IT) == FMC_IT_Level) || \\\r\n ((IT) == FMC_IT_FallingEdge)) \r\n \r\n#define IS_FMC_IT_BANK(BANK) (((BANK) == FMC_Bank2_NAND) || \\\r\n ((BANK) == FMC_Bank3_NAND) || \\\r\n ((BANK) == FMC_Bank4_PCCARD)) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Flags \r\n * @{\r\n */\r\n#define FMC_FLAG_RisingEdge ((uint32_t)0x00000001)\r\n#define FMC_FLAG_Level ((uint32_t)0x00000002)\r\n#define FMC_FLAG_FallingEdge ((uint32_t)0x00000004)\r\n#define FMC_FLAG_FEMPT ((uint32_t)0x00000040)\r\n\r\n#define IS_FMC_GET_FLAG(FLAG) (((FLAG) == FMC_FLAG_RisingEdge) || \\\r\n ((FLAG) == FMC_FLAG_Level) || \\\r\n ((FLAG) == FMC_FLAG_FallingEdge) || \\\r\n ((FLAG) == FMC_FLAG_FEMPT))\r\n\r\n#define IS_FMC_GETFLAG_BANK(BANK) (((BANK) == FMC_Bank2_NAND) || \\\r\n ((BANK) == FMC_Bank3_NAND) || \\\r\n ((BANK) == FMC_Bank4_PCCARD))\r\n \r\n#define IS_FMC_CLEAR_FLAG(FLAG) ((((FLAG) & (uint32_t)0xFFFFFFF8) == 0x00000000) && ((FLAG) != 0x00000000))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n\r\n/* NOR/SRAM Controller functions **********************************************/\r\nvoid FMC_NORSRAMDeInit(uint32_t FMC_Bank);\r\nvoid FMC_NORSRAMInit(FMC_NORSRAMInitTypeDef* FMC_NORSRAMInitStruct);\r\nvoid FMC_NORSRAMStructInit(FMC_NORSRAMInitTypeDef* FMC_NORSRAMInitStruct);\r\nvoid FMC_NORSRAMCmd(uint32_t FMC_Bank, FunctionalState NewState);\r\n\r\n/* NAND Controller functions **************************************************/\r\nvoid FMC_NANDDeInit(uint32_t FMC_Bank);\r\nvoid FMC_NANDInit(FMC_NANDInitTypeDef* FMC_NANDInitStruct);\r\nvoid FMC_NANDStructInit(FMC_NANDInitTypeDef* FMC_NANDInitStruct);\r\nvoid FMC_NANDCmd(uint32_t FMC_Bank, FunctionalState NewState);\r\nvoid FMC_NANDECCCmd(uint32_t FMC_Bank, FunctionalState NewState);\r\nuint32_t FMC_GetECC(uint32_t FMC_Bank);\r\n\r\n/* PCCARD Controller functions ************************************************/\r\nvoid FMC_PCCARDDeInit(void);\r\nvoid FMC_PCCARDInit(FMC_PCCARDInitTypeDef* FMC_PCCARDInitStruct);\r\nvoid FMC_PCCARDStructInit(FMC_PCCARDInitTypeDef* FMC_PCCARDInitStruct);\r\nvoid FMC_PCCARDCmd(FunctionalState NewState);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid FMC_ITConfig(uint32_t FMC_Bank, uint32_t FMC_IT, FunctionalState NewState);\r\nFlagStatus FMC_GetFlagStatus(uint32_t FMC_Bank, uint32_t FMC_FLAG);\r\nvoid FMC_ClearFlag(uint32_t FMC_Bank, uint32_t FMC_FLAG);\r\nITStatus FMC_GetITStatus(uint32_t FMC_Bank, uint32_t FMC_IT);\r\nvoid FMC_ClearITPendingBit(uint32_t FMC_Bank, uint32_t FMC_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_FMC_H */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_gpio.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_gpio.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the GPIO \r\n * firmware library. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_GPIO_H\r\n#define __STM32F30x_GPIO_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n \r\n#define IS_GPIO_ALL_PERIPH(PERIPH) (((PERIPH) == GPIOA) || \\\r\n ((PERIPH) == GPIOB) || \\\r\n ((PERIPH) == GPIOC) || \\\r\n ((PERIPH) == GPIOD) || \\\r\n ((PERIPH) == GPIOE) || \\\r\n ((PERIPH) == GPIOF) || \\\r\n ((PERIPH) == GPIOG) || \\\r\n ((PERIPH) == GPIOH)) \r\n \r\n#define IS_GPIO_LIST_PERIPH(PERIPH) (((PERIPH) == GPIOA) || \\\r\n ((PERIPH) == GPIOB) || \\\r\n ((PERIPH) == GPIOC)|| \\\r\n ((PERIPH) == GPIOD) || \\\r\n ((PERIPH) == GPIOF)) \r\n/** @defgroup Configuration_Mode_enumeration \r\n * @{\r\n */ \r\ntypedef enum\r\n{ \r\n GPIO_Mode_IN = 0x00, /*!< GPIO Input Mode */\r\n GPIO_Mode_OUT = 0x01, /*!< GPIO Output Mode */\r\n GPIO_Mode_AF = 0x02, /*!< GPIO Alternate function Mode */\r\n GPIO_Mode_AN = 0x03 /*!< GPIO Analog In/Out Mode */\r\n}GPIOMode_TypeDef;\r\n\r\n#define IS_GPIO_MODE(MODE) (((MODE) == GPIO_Mode_IN)|| ((MODE) == GPIO_Mode_OUT) || \\\r\n ((MODE) == GPIO_Mode_AF)|| ((MODE) == GPIO_Mode_AN))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup Output_type_enumeration\r\n * @{\r\n */ \r\ntypedef enum\r\n{ \r\n GPIO_OType_PP = 0x00,\r\n GPIO_OType_OD = 0x01\r\n}GPIOOType_TypeDef;\r\n\r\n#define IS_GPIO_OTYPE(OTYPE) (((OTYPE) == GPIO_OType_PP) || ((OTYPE) == GPIO_OType_OD))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Output_Maximum_frequency_enumeration \r\n * @{\r\n */ \r\ntypedef enum\r\n{ \r\n GPIO_Speed_Level_1 = 0x01, /*!< Fast Speed */\r\n GPIO_Speed_Level_2 = 0x02, /*!< Meduim Speed */\r\n GPIO_Speed_Level_3 = 0x03 /*!< High Speed */\r\n}GPIOSpeed_TypeDef;\r\n\r\n#define IS_GPIO_SPEED(SPEED) (((SPEED) == GPIO_Speed_Level_1) || ((SPEED) == GPIO_Speed_Level_2) || \\\r\n ((SPEED) == GPIO_Speed_Level_3))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup Configuration_Pull-Up_Pull-Down_enumeration \r\n * @{\r\n */ \r\ntypedef enum\r\n{\r\n GPIO_PuPd_NOPULL = 0x00,\r\n GPIO_PuPd_UP = 0x01,\r\n GPIO_PuPd_DOWN = 0x02\r\n}GPIOPuPd_TypeDef;\r\n\r\n#define IS_GPIO_PUPD(PUPD) (((PUPD) == GPIO_PuPd_NOPULL) || ((PUPD) == GPIO_PuPd_UP) || \\\r\n ((PUPD) == GPIO_PuPd_DOWN))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Bit_SET_and_Bit_RESET_enumeration\r\n * @{\r\n */\r\ntypedef enum\r\n{ \r\n Bit_RESET = 0,\r\n Bit_SET\r\n}BitAction;\r\n\r\n#define IS_GPIO_BIT_ACTION(ACTION) (((ACTION) == Bit_RESET) || ((ACTION) == Bit_SET))\r\n/**\r\n * @}\r\n */\r\n\r\n/** \r\n * @brief GPIO Init structure definition \r\n */ \r\ntypedef struct\r\n{\r\n uint32_t GPIO_Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_pins_define */\r\n \r\n GPIOMode_TypeDef GPIO_Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIOMode_TypeDef */\r\n\r\n GPIOSpeed_TypeDef GPIO_Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIOSpeed_TypeDef */\r\n\r\n GPIOOType_TypeDef GPIO_OType; /*!< Specifies the operating output type for the selected pins.\r\n This parameter can be a value of @ref GPIOOType_TypeDef */\r\n\r\n GPIOPuPd_TypeDef GPIO_PuPd; /*!< Specifies the operating Pull-up/Pull down for the selected pins.\r\n This parameter can be a value of @ref GPIOPuPd_TypeDef */\r\n}GPIO_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Constants\r\n * @{\r\n */ \r\n \r\n/** @defgroup GPIO_pins_define \r\n * @{\r\n */\r\n#define GPIO_Pin_0 ((uint16_t)0x0001) /*!< Pin 0 selected */\r\n#define GPIO_Pin_1 ((uint16_t)0x0002) /*!< Pin 1 selected */\r\n#define GPIO_Pin_2 ((uint16_t)0x0004) /*!< Pin 2 selected */\r\n#define GPIO_Pin_3 ((uint16_t)0x0008) /*!< Pin 3 selected */\r\n#define GPIO_Pin_4 ((uint16_t)0x0010) /*!< Pin 4 selected */\r\n#define GPIO_Pin_5 ((uint16_t)0x0020) /*!< Pin 5 selected */\r\n#define GPIO_Pin_6 ((uint16_t)0x0040) /*!< Pin 6 selected */\r\n#define GPIO_Pin_7 ((uint16_t)0x0080) /*!< Pin 7 selected */\r\n#define GPIO_Pin_8 ((uint16_t)0x0100) /*!< Pin 8 selected */\r\n#define GPIO_Pin_9 ((uint16_t)0x0200) /*!< Pin 9 selected */\r\n#define GPIO_Pin_10 ((uint16_t)0x0400) /*!< Pin 10 selected */\r\n#define GPIO_Pin_11 ((uint16_t)0x0800) /*!< Pin 11 selected */\r\n#define GPIO_Pin_12 ((uint16_t)0x1000) /*!< Pin 12 selected */\r\n#define GPIO_Pin_13 ((uint16_t)0x2000) /*!< Pin 13 selected */\r\n#define GPIO_Pin_14 ((uint16_t)0x4000) /*!< Pin 14 selected */\r\n#define GPIO_Pin_15 ((uint16_t)0x8000) /*!< Pin 15 selected */\r\n#define GPIO_Pin_All ((uint16_t)0xFFFF) /*!< All pins selected */\r\n\r\n#define IS_GPIO_PIN(PIN) ((PIN) != (uint16_t)0x00)\r\n\r\n#define IS_GET_GPIO_PIN(PIN) (((PIN) == GPIO_Pin_0) || \\\r\n ((PIN) == GPIO_Pin_1) || \\\r\n ((PIN) == GPIO_Pin_2) || \\\r\n ((PIN) == GPIO_Pin_3) || \\\r\n ((PIN) == GPIO_Pin_4) || \\\r\n ((PIN) == GPIO_Pin_5) || \\\r\n ((PIN) == GPIO_Pin_6) || \\\r\n ((PIN) == GPIO_Pin_7) || \\\r\n ((PIN) == GPIO_Pin_8) || \\\r\n ((PIN) == GPIO_Pin_9) || \\\r\n ((PIN) == GPIO_Pin_10) || \\\r\n ((PIN) == GPIO_Pin_11) || \\\r\n ((PIN) == GPIO_Pin_12) || \\\r\n ((PIN) == GPIO_Pin_13) || \\\r\n ((PIN) == GPIO_Pin_14) || \\\r\n ((PIN) == GPIO_Pin_15))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Pin_sources \r\n * @{\r\n */ \r\n#define GPIO_PinSource0 ((uint8_t)0x00)\r\n#define GPIO_PinSource1 ((uint8_t)0x01)\r\n#define GPIO_PinSource2 ((uint8_t)0x02)\r\n#define GPIO_PinSource3 ((uint8_t)0x03)\r\n#define GPIO_PinSource4 ((uint8_t)0x04)\r\n#define GPIO_PinSource5 ((uint8_t)0x05)\r\n#define GPIO_PinSource6 ((uint8_t)0x06)\r\n#define GPIO_PinSource7 ((uint8_t)0x07)\r\n#define GPIO_PinSource8 ((uint8_t)0x08)\r\n#define GPIO_PinSource9 ((uint8_t)0x09)\r\n#define GPIO_PinSource10 ((uint8_t)0x0A)\r\n#define GPIO_PinSource11 ((uint8_t)0x0B)\r\n#define GPIO_PinSource12 ((uint8_t)0x0C)\r\n#define GPIO_PinSource13 ((uint8_t)0x0D)\r\n#define GPIO_PinSource14 ((uint8_t)0x0E)\r\n#define GPIO_PinSource15 ((uint8_t)0x0F)\r\n\r\n#define IS_GPIO_PIN_SOURCE(PINSOURCE) (((PINSOURCE) == GPIO_PinSource0) || \\\r\n ((PINSOURCE) == GPIO_PinSource1) || \\\r\n ((PINSOURCE) == GPIO_PinSource2) || \\\r\n ((PINSOURCE) == GPIO_PinSource3) || \\\r\n ((PINSOURCE) == GPIO_PinSource4) || \\\r\n ((PINSOURCE) == GPIO_PinSource5) || \\\r\n ((PINSOURCE) == GPIO_PinSource6) || \\\r\n ((PINSOURCE) == GPIO_PinSource7) || \\\r\n ((PINSOURCE) == GPIO_PinSource8) || \\\r\n ((PINSOURCE) == GPIO_PinSource9) || \\\r\n ((PINSOURCE) == GPIO_PinSource10) || \\\r\n ((PINSOURCE) == GPIO_PinSource11) || \\\r\n ((PINSOURCE) == GPIO_PinSource12) || \\\r\n ((PINSOURCE) == GPIO_PinSource13) || \\\r\n ((PINSOURCE) == GPIO_PinSource14) || \\\r\n ((PINSOURCE) == GPIO_PinSource15))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Alternate_function_selection_define \r\n * @{\r\n */\r\n\r\n/** \r\n * @brief AF 0 selection\r\n */ \r\n#define GPIO_AF_0 ((uint8_t)0x00) /* JTCK-SWCLK, JTDI, JTDO/TRACESW0, JTMS-SWDAT, \r\n MCO, NJTRST, TRACED, TRACECK */\r\n/** \r\n * @brief AF 1 selection\r\n */ \r\n#define GPIO_AF_1 ((uint8_t)0x01) /* OUT, TIM2, TIM15, TIM16, TIM17 */\r\n\r\n/** \r\n * @brief AF 2 selection\r\n */ \r\n#define GPIO_AF_2 ((uint8_t)0x02) /* COMP1_OUT, TIM1, TIM2, TIM3, TIM4, TIM8, TIM15, TIM16 */\r\n\r\n/** \r\n * @brief AF 3 selection\r\n */ \r\n#define GPIO_AF_3 ((uint8_t)0x03) /* COMP7_OUT, TIM8, TIM15, Touch, HRTIM1 */\r\n\r\n/** \r\n * @brief AF 4 selection\r\n */ \r\n#define GPIO_AF_4 ((uint8_t)0x04) /* I2C1, I2C2, TIM1, TIM8, TIM16, TIM17 */\r\n\r\n/** \r\n * @brief AF 5 selection\r\n */ \r\n#define GPIO_AF_5 ((uint8_t)0x05) /* IR_OUT, I2S2, I2S3, SPI1, SPI2, TIM8, USART4, USART5 */\r\n\r\n/** \r\n * @brief AF 6 selection\r\n */ \r\n#define GPIO_AF_6 ((uint8_t)0x06) /* IR_OUT, I2S2, I2S3, SPI2, SPI3, TIM1, TIM8 */\r\n\r\n/** \r\n * @brief AF 7 selection\r\n */ \r\n#define GPIO_AF_7 ((uint8_t)0x07) /* AOP2_OUT, CAN, COMP3_OUT, COMP5_OUT, COMP6_OUT, \r\n USART1, USART2, USART3 */\r\n\r\n/** \r\n * @brief AF 8 selection\r\n */ \r\n#define GPIO_AF_8 ((uint8_t)0x08) /* COMP1_OUT, COMP2_OUT, COMP3_OUT, COMP4_OUT, \r\n COMP5_OUT, COMP6_OUT */\r\n\r\n/** \r\n * @brief AF 9 selection\r\n */ \r\n#define GPIO_AF_9 ((uint8_t)0x09) /* AOP4_OUT, CAN, TIM1, TIM8, TIM15 */\r\n\r\n/** \r\n * @brief AF 10 selection\r\n */ \r\n#define GPIO_AF_10 ((uint8_t)0x0A) /* AOP1_OUT, AOP3_OUT, TIM2, TIM3, TIM4, TIM8, TIM17 */\r\n\r\n/** \r\n * @brief AF 11 selection\r\n */ \r\n#define GPIO_AF_11 ((uint8_t)0x0B) /* TIM1, TIM8 */\r\n\r\n/** \r\n * @brief AF 12 selection\r\n */ \r\n#define GPIO_AF_12 ((uint8_t)0x0C) /* TIM1, HRTIM1 */\r\n\r\n/** \r\n * @brief AF 13 selection\r\n */ \r\n#define GPIO_AF_13 ((uint8_t)0x0D) /* HRTIM1, AOP2_OUT */\r\n\r\n/** \r\n * @brief AF 14 selection\r\n */ \r\n#define GPIO_AF_14 ((uint8_t)0x0E) /* USBDM, USBDP */\r\n\r\n/** \r\n * @brief AF 15 selection\r\n */ \r\n#define GPIO_AF_15 ((uint8_t)0x0F) /* OUT */\r\n\r\n#define IS_GPIO_AF(AF) (((AF) == GPIO_AF_0)||((AF) == GPIO_AF_1)||\\\r\n ((AF) == GPIO_AF_2)||((AF) == GPIO_AF_3)||\\\r\n ((AF) == GPIO_AF_4)||((AF) == GPIO_AF_5)||\\\r\n ((AF) == GPIO_AF_6)||((AF) == GPIO_AF_7)||\\\r\n ((AF) == GPIO_AF_8)||((AF) == GPIO_AF_9)||\\\r\n ((AF) == GPIO_AF_10)||((AF) == GPIO_AF_11)||\\\r\n ((AF) == GPIO_AF_12)||((AF) == GPIO_AF_13)||\\\r\n ((AF) == GPIO_AF_14)||((AF) == GPIO_AF_15))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Speed_Legacy \r\n * @{\r\n */\r\n\r\n#define GPIO_Speed_10MHz GPIO_Speed_Level_1 /*!< Fast Speed:10MHz */\r\n#define GPIO_Speed_2MHz GPIO_Speed_Level_2 /*!< Medium Speed:2MHz */\r\n#define GPIO_Speed_50MHz GPIO_Speed_Level_3 /*!< High Speed:50MHz */\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */ \r\n/* Function used to set the GPIO configuration to the default reset state *****/\r\nvoid GPIO_DeInit(GPIO_TypeDef* GPIOx);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid GPIO_Init(GPIO_TypeDef* GPIOx, GPIO_InitTypeDef* GPIO_InitStruct);\r\nvoid GPIO_StructInit(GPIO_InitTypeDef* GPIO_InitStruct);\r\nvoid GPIO_PinLockConfig(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\n\r\n/* GPIO Read and Write functions **********************************************/\r\nuint8_t GPIO_ReadInputDataBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nuint16_t GPIO_ReadInputData(GPIO_TypeDef* GPIOx);\r\nuint8_t GPIO_ReadOutputDataBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nuint16_t GPIO_ReadOutputData(GPIO_TypeDef* GPIOx);\r\nvoid GPIO_SetBits(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nvoid GPIO_ResetBits(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin);\r\nvoid GPIO_WriteBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin, BitAction BitVal);\r\nvoid GPIO_Write(GPIO_TypeDef* GPIOx, uint16_t PortVal);\r\n\r\n/* GPIO Alternate functions configuration functions ***************************/\r\nvoid GPIO_PinAFConfig(GPIO_TypeDef* GPIOx, uint16_t GPIO_PinSource, uint8_t GPIO_AF);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_GPIO_H */\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_hrtim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_hrtim.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the HRTIM firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_HRTIM_H\r\n#define __STM32F30x_HRTIM_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/ \r\n\r\n/** \r\n * @brief HRTIM Configuration Structure definition - Time base related parameters\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Period; /*!< Specifies the timer period\r\n The period value must be above 3 periods of the fHRTIM clock.\r\n Maximum value is = 0xFFDF */\r\n uint32_t RepetitionCounter; /*!< Specifies the timer repetition period\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF. */ \r\n uint32_t PrescalerRatio; /*!< Specifies the timer clock prescaler ratio. \r\n This parameter can be any value of @ref HRTIM_PrescalerRatio */ \r\n uint32_t Mode; /*!< Specifies the counter operating mode\r\n This parameter can be any value of @ref HRTIM_Mode */ \r\n} HRTIM_BaseInitTypeDef;\r\n/** \r\n * @brief Waveform mode initialization parameters definition\r\n */\r\ntypedef struct {\r\n uint32_t HalfModeEnable; /*!< Specifies whether or not half mode is enabled\r\n This parameter can be a combination of @ref HRTIM_HalfModeEnable */\r\n uint32_t StartOnSync; /*!< Specifies whether or not timer is reset by a rising edge on the synchronization input (when enabled)\r\n This parameter can be a combination of @ref HRTIM_StartOnSyncInputEvent */\r\n uint32_t ResetOnSync; /*!< Specifies whether or not timer is reset by a rising edge on the synchronization input (when enabled)\r\n This parameter can be a combination of @ref HRTIM_ResetOnSyncInputEvent */\r\n uint32_t DACSynchro; /*!< Indicates whether or not the a DAC synchronization event is generated \r\n This parameter can be any value of @ref HRTIM_DACSynchronization */\r\n uint32_t PreloadEnable; /*!< Specifies whether or not register preload is enabled\r\n This parameter can be a combination of @ref HRTIM_RegisterPreloadEnable */\r\n uint32_t UpdateGating; /*!< Specifies how the update occurs with respect to a burst DMA transaction or\r\n update enable inputs (Slave timers only) \r\n This parameter can be any value of @ref HRTIM_UpdateGating */\r\n uint32_t BurstMode; /*!< Specifies how the timer behaves during a burst mode operation\r\n This parameter can be a combination of @ref HRTIM_TimerBurstMode */\r\n uint32_t RepetitionUpdate; /*!< Specifies whether or not registers update is triggered by the repetition event \r\n This parameter can be a combination of @ref HRTIM_TimerRepetitionUpdate */\r\n} HRTIM_TimerInitTypeDef;\r\n\r\n/** \r\n * @brief Basic output compare mode configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t Mode; /*!< Specifies the output compare mode (toggle, active, inactive)\r\n This parameter can be a combination of @ref HRTIM_BasicOCMode */ \r\n uint32_t Pulse; /*!< Specifies the compare value to be loaded into the Compare Register. \r\n The compare value must be above or equal to 3 periods of the fHRTIM clock */\r\n uint32_t Polarity; /*!< Specifies the output polarity \r\n This parameter can be any value of @ref HRTIM_Output_Polarity */\r\n uint32_t IdleState; /*!< Specifies whether the output level is active or inactive when in IDLE state \r\n This parameter can be any value of @ref HRTIM_OutputIDLEState */\r\n} HRTIM_BasicOCChannelCfgTypeDef;\r\n\r\n/** \r\n * @brief Basic PWM output mode configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t Pulse; /*!< Specifies the compare value to be loaded into the Compare Register. \r\n The compare value must be above or equal to 3 periods of the fHRTIM clock */\r\n uint32_t Polarity; /*!< Specifies the output polarity \r\n This parameter can be any value of @ref HRTIM_OutputPolarity */\r\n uint32_t IdleState; /*!< Specifies whether the output level is active or inactive when in IDLE state \r\n This parameter can be any value of @ref HRTIM_OutputIDLEState */\r\n} HRTIM_BasicPWMChannelCfgTypeDef;\r\n\r\n/** \r\n * @brief Basic capture mode configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t CaptureUnit; /*!< Specifies the external event Channel \r\n This parameter can be any 'EEVx' value of @ref HRTIM_CaptureUnit */\r\n uint32_t Event; /*!< Specifies the external event triggering the capture \r\n This parameter can be any 'EEVx' value of @ref HRTIM_ExternalEventChannels */\r\n uint32_t EventPolarity; /*!< Specifies the polarity of the external event (in case of level sensitivity) \r\n This parameter can be a value of @ref HRTIM_ExternalEventPolarity */ \r\n uint32_t EventSensitivity; /*!< Specifies the sensitivity of the external event \r\n This parameter can be a value of @ref HRTIM_ExternalEventSensitivity */ \r\n uint32_t EventFilter; /*!< Defines the frequency used to sample the External Event and the length of the digital filter \r\n This parameter can be a value of @ref HRTIM_ExternalEventFilter */ \r\n} HRTIM_BasicCaptureChannelCfgTypeDef;\r\n\r\n/** \r\n * @brief Basic One Pulse mode configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t Pulse; /*!< Specifies the compare value to be loaded into the Compare Register. \r\n The compare value must be above or equal to 3 periods of the fHRTIM clock */\r\n uint32_t OutputPolarity; /*!< Specifies the output polarity \r\n This parameter can be any value of @ref HRTIM_Output_Polarity */\r\n uint32_t OutputIdleState; /*!< Specifies whether the output level is active or inactive when in IDLE state \r\n This parameter can be any value of @ref HRTIM_Output_IDLE_State */\r\n uint32_t Event; /*!< Specifies the external event triggering the pulse generation \r\n This parameter can be any 'EEVx' value of @ref HRTIM_Capture_Unit_Trigger */\r\n uint32_t EventPolarity; /*!< Specifies the polarity of the external event (in case of level sensitivity) \r\n This parameter can be a value of @ref HRTIM_ExternalEventPolarity */ \r\n uint32_t EventSensitivity; /*!< Specifies the sensitivity of the external event \r\n This parameter can be a value of @ref HRTIM_ExternalEventSensitivity */ \r\n uint32_t EventFilter; /*!< Defines the frequency used to sample the External Event and the length of the digital filter \r\n This parameter can be a value of @ref HRTIM_ExternalEventFilter */ \r\n} HRTIM_BasicOnePulseChannelCfgTypeDef;\r\n\r\n/** \r\n * @brief Timer configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t PushPull; /*!< Specifies whether or not the push-pull mode is enabled\r\n This parameter can be a value of @ref HRTIM_TimerPushPullMode */\r\n uint32_t FaultEnable; /*!< Specifies which fault channels are enabled for the timer\r\n This parameter can be a combination of @ref HRTIM_TimerFaultEnabling */\r\n uint32_t FaultLock; /*!< Specifies whether or not fault enabling status is write protected\r\n This parameter can be a value of @ref HRTIM_TimerFaultLock */\r\n uint32_t DeadTimeInsertion; /*!< Specifies whether or not dead time insertion is enabled for the timer\r\n This parameter can be a value of @ref HRTIM_TimerDeadtimeInsertion */\r\n uint32_t DelayedProtectionMode; /*!< Specifies the delayed protection mode \r\n This parameter can be a value of @ref HRTIM_TimerDelayedProtectionMode */\r\n uint32_t UpdateTrigger; /*!< Specifies source(s) triggering the timer registers update \r\n This parameter can be a combination of @ref HRTIM_TimerUpdateTrigger */\r\n uint32_t ResetTrigger; /*!< Specifies source(s) triggering the timer counter reset \r\n This parameter can be a combination of @ref HRTIM_TimerResetTrigger */\r\n uint32_t ResetUpdate; /*!< Specifies whether or not registers update is triggered when the timer counter is reset \r\n This parameter can be a combination of @ref HRTIM_TimerResetUpdate */\r\n} HRTIM_TimerCfgTypeDef;\r\n\r\n/** \r\n * @brief Compare unit configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t CompareValue; /*!< Specifies the compare value of the timer compare unit \r\n the minimum value must be greater than or equal to 3 periods of the fHRTIM clock\r\n the maximum value must be less than or equal to 0xFFFF - 1 periods of the fHRTIM clock */\r\n uint32_t AutoDelayedMode; /*!< Specifies the auto delayed mode for compare unit 2 or 4 \r\n This parameter can be a value of @ref HRTIM_CompareUnitAutoDelayedMode */\r\n uint32_t AutoDelayedTimeout; /*!< Specifies compare value for timing unit 1 or 3 when auto delayed mode with time out is selected \r\n CompareValue + AutoDelayedTimeout must be less than 0xFFFF */\r\n} HRTIM_CompareCfgTypeDef;\r\n\r\n/** \r\n * @brief Capture unit configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t Trigger; /*!< Specifies source(s) triggering the capture \r\n This parameter can be a combination of @ref HRTIM_CaptureUnitTrigger */\r\n} HRTIM_CaptureCfgTypeDef;\r\n\r\n/** \r\n * @brief Output configuration definition\r\n */\r\ntypedef struct {\r\n uint32_t Polarity; /*!< Specifies the output polarity \r\n This parameter can be any value of @ref HRTIM_Output_Polarity */\r\n uint32_t SetSource; /*!< Specifies the event(s) transitioning the output from its inactive level to its active level \r\n This parameter can be any value of @ref HRTIM_OutputSetSource */\r\n uint32_t ResetSource; /*!< Specifies the event(s) transitioning the output from its active level to its inactive level \r\n This parameter can be any value of @ref HRTIM_OutputResetSource */\r\n uint32_t IdleMode; /*!< Specifies whether or not the output is affected by a burst mode operation \r\n This parameter can be any value of @ref HRTIM_OutputIdleMode */\r\n uint32_t IdleState; /*!< Specifies whether the output level is active or inactive when in IDLE state \r\n This parameter can be any value of @ref HRTIM_OutputIDLEState */\r\n uint32_t FaultState; /*!< Specifies whether the output level is active or inactive when in FAULT state \r\n This parameter can be any value of @ref HRTIM_OutputFAULTState */\r\n uint32_t ChopperModeEnable; /*!< Indicates whether or not the chopper mode is enabled \r\n This parameter can be any value of @ref HRTIM_OutputChopperModeEnable */\r\n uint32_t BurstModeEntryDelayed; /* !HRTIM_MASTER.MCR |= (__TIMERS__))\r\n \r\n/* The counter of a timing unit is disabled only if all the timer outputs */\r\n/* are disabled and no capture is configured */ \r\n#define HRTIM_TAOEN_MASK (HRTIM_OENR_TA2OEN | HRTIM_OENR_TA1OEN) \r\n#define HRTIM_TBOEN_MASK (HRTIM_OENR_TB2OEN | HRTIM_OENR_TB1OEN) \r\n#define HRTIM_TCOEN_MASK (HRTIM_OENR_TC2OEN | HRTIM_OENR_TC1OEN) \r\n#define HRTIM_TDOEN_MASK (HRTIM_OENR_TD2OEN | HRTIM_OENR_TD1OEN) \r\n#define HRTIM_TEOEN_MASK (HRTIM_OENR_TE2OEN | HRTIM_OENR_TE1OEN) \r\n#define __HRTIM_DISABLE(__HANDLE__, __TIMERS__)\\\r\n do {\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_MASTER) == HRTIM_TIMERID_MASTER)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_MASTER);\\\r\n }\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_TIMER_A) == HRTIM_TIMERID_TIMER_A)\\\r\n {\\\r\n if (((__HANDLE__)->HRTIM_COMMON.OENR & HRTIM_TAOEN_MASK) == RESET)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_TIMER_A);\\\r\n }\\\r\n }\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_TIMER_B) == HRTIM_TIMERID_TIMER_B)\\\r\n {\\\r\n if (((__HANDLE__)->HRTIM_COMMON.OENR & HRTIM_TBOEN_MASK) == RESET)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_TIMER_B);\\\r\n }\\\r\n }\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_TIMER_C) == HRTIM_TIMERID_TIMER_C)\\\r\n {\\\r\n if (((__HANDLE__)->HRTIM_COMMON.OENR & HRTIM_TCOEN_MASK) == RESET)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_TIMER_C);\\\r\n }\\\r\n }\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_TIMER_D) == HRTIM_TIMERID_TIMER_D)\\\r\n {\\\r\n if (((__HANDLE__)->HRTIM_COMMON.OENR & HRTIM_TDOEN_MASK) == RESET)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_TIMER_D);\\\r\n }\\\r\n }\\\r\n if (((__TIMERS__) & HRTIM_TIMERID_TIMER_E) == HRTIM_TIMERID_TIMER_E)\\\r\n {\\\r\n if (((__HANDLE__)->HRTIM_COMMON.OENR & HRTIM_TEOEN_MASK) == RESET)\\\r\n {\\\r\n ((__HANDLE__)->HRTIM_MASTER.MCR &= ~HRTIM_TIMERID_TIMER_E);\\\r\n }\\\r\n }\\\r\n } while(0)\r\n \r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/* Simple time base related functions *****************************************/\r\nvoid HRTIM_SimpleBase_Init(HRTIM_TypeDef* HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\n\r\nvoid HRTIM_DeInit(HRTIM_TypeDef* HRTIMx);\r\n\r\nvoid HRTIM_SimpleBaseStart(HRTIM_TypeDef *HRTIMx, uint32_t TimerIdx);\r\nvoid HRTIM_SimpleBaseStop(HRTIM_TypeDef *HRTIMx, uint32_t TimerIdx);\r\n\r\n/* Simple output compare related functions ************************************/\r\nvoid HRTIM_SimpleOC_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\n\r\nvoid HRTIM_SimpleOCChannelConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel,\r\n HRTIM_BasicOCChannelCfgTypeDef* pBasicOCChannelCfg);\r\n\r\nvoid HRTIM_SimpleOCStart(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel);\r\nvoid HRTIM_SimpleOCStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel);\r\n/* Simple PWM output related functions ****************************************/\r\nvoid HRTIM_SimplePWM_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\n\r\nvoid HRTIM_SimplePWMChannelConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel,\r\n HRTIM_BasicPWMChannelCfgTypeDef* pBasicPWMChannelCfg);\r\n\r\nvoid HRTIM_SimplePWMStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel);\r\nvoid HRTIM_SimplePWMStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel);\r\n/* Simple capture related functions *******************************************/\r\nvoid HRTIM_SimpleCapture_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\n\r\nvoid HRTIM_SimpleCaptureChannelConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel,\r\n HRTIM_BasicCaptureChannelCfgTypeDef* pBasicCaptureChannelCfg);\r\n\r\nvoid HRTIM_SimpleCaptureStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel);\r\nvoid HRTIM_SimpleCaptureStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel);\r\n/* SImple one pulse related functions *****************************************/\r\nvoid HRTIM_SimpleOnePulse_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\n\r\nvoid HRTIM_SimpleOnePulseChannelConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel,\r\n HRTIM_BasicOnePulseChannelCfgTypeDef* pBasicOnePulseChannelCfg);\r\n\r\nvoid HRTIM_SimpleOnePulseStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel);\r\nvoid HRTIM_SimpleOnePulseStop(HRTIM_TypeDef * HRTIM_,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel);\r\n/* Waveform related functions *************************************************/\r\nvoid HRTIM_Waveform_Init(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct,\r\n HRTIM_TimerInitTypeDef* HRTIM_TimerInitStruct);\r\n\r\nvoid HRTIM_WaveformTimerConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_TimerCfgTypeDef * HRTIM_TimerCfgStruct);\r\n\r\nvoid HRTIM_WaveformCompareConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n HRTIM_CompareCfgTypeDef* pCompareCfg);\r\n\r\nvoid HRTIM_SlaveSetCompare(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n uint32_t Compare);\r\n\r\nvoid HRTIM_MasterSetCompare(HRTIM_TypeDef * HRTIMx,\r\n uint32_t CompareUnit,\r\n uint32_t Compare);\r\n\r\nvoid HRTIM_WaveformCaptureConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit,\r\n HRTIM_CaptureCfgTypeDef* pCaptureCfg);\r\n\r\nvoid HRTIM_TimerEventFilteringConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Event,\r\n HRTIM_TimerEventFilteringCfgTypeDef * pTimerEventFilteringCfg);\r\n\r\nvoid HRTIM_DeadTimeConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_DeadTimeCfgTypeDef* pDeadTimeCfg);\r\n\r\nvoid HRTIM_ChopperModeConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_ChopperModeCfgTypeDef* pChopperModeCfg);\r\n\r\nvoid HRTIM_BurstDMAConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t RegistersToUpdate);\r\n\r\nvoid HRTIM_SynchronizationConfig(HRTIM_TypeDef *HRTIMx,\r\n HRTIM_SynchroCfgTypeDef * pSynchroCfg);\r\n\r\nvoid HRTIM_BurstModeConfig(HRTIM_TypeDef *HRTIMx,\r\n HRTIM_BurstModeCfgTypeDef* pBurstModeCfg);\r\n\r\nvoid HRTIM_EventConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t Event,\r\n HRTIM_EventCfgTypeDef* pEventCfg);\r\n\r\nvoid HRTIM_EventPrescalerConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t Prescaler);\r\n \r\nvoid HRTIM_FaultConfig(HRTIM_TypeDef *hrtim,\r\n HRTIM_FaultCfgTypeDef* pFaultCfg,\r\n uint32_t Fault);\r\n\r\nvoid HRTIM_FaultPrescalerConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t Prescaler);\r\nvoid HRTIM_FaultModeCtl(HRTIM_TypeDef * HRTIMx, uint32_t Fault, uint32_t Enable);\r\n\r\nvoid HRTIM_ADCTriggerConfig(HRTIM_TypeDef *HRTIMx,\r\n uint32_t ADCTrigger,\r\n HRTIM_ADCTriggerCfgTypeDef* pADCTriggerCfg);\r\n\r\nvoid HRTIM_WaveformCounterStart(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimersToStart);\r\n\r\nvoid HRTIM_WaveformCounterStop(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimersToStop);\r\n\r\nvoid HRTIM_WaveformOutputStart(HRTIM_TypeDef *HRTIMx,\r\n uint32_t OutputsToStart);\r\nvoid HRTIM_WaveformOutputStop(HRTIM_TypeDef * HRTIM_,\r\n uint32_t OutputsToStop);\r\n\r\nvoid HRTIM_DLLCalibrationStart(HRTIM_TypeDef *HRTIMx,\r\n uint32_t CalibrationRate);\r\n \r\n/* Interrupt/flags and DMA management */\r\nvoid HRTIM_ITConfig(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_TIM_IT, FunctionalState NewState);\r\nvoid HRTIM_ITCommonConfig(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT, FunctionalState NewState);\r\n\r\nvoid HRTIM_ClearFlag(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_FLAG);\r\nvoid HRTIM_ClearCommonFlag(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonFLAG);\r\n\r\nvoid HRTIM_ClearITPendingBit(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_IT);\r\nvoid HRTIM_ClearCommonITPendingBit(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT);\r\n\r\nFlagStatus HRTIM_GetFlagStatus(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_FLAG);\r\nFlagStatus HRTIM_GetCommonFlagStatus(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonFLAG);\r\n\r\nITStatus HRTIM_GetITStatus(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_IT);\r\nITStatus HRTIM_GetCommonITStatus(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT);\r\n\r\n\r\nvoid HRTIM_DMACmd(HRTIM_TypeDef* HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_DMA, FunctionalState NewState);\r\n\r\nvoid HRTIM_BurstModeCtl(HRTIM_TypeDef *HRTIMx,\r\n uint32_t Enable);\r\n\r\nvoid HRTIM_SoftwareCapture(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit);\r\n\r\nvoid HRTIM_SoftwareUpdate(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimersToUpdate);\r\n\r\nvoid HRTIM_SoftwareReset(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimersToReset);\r\n\r\n\r\nuint32_t HRTIM_GetCapturedValue(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit);\r\n\r\nvoid HRTIM_WaveformOutputConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output,\r\n HRTIM_OutputCfgTypeDef * pOutputCfg);\r\n\r\nvoid HRTIM_WaveformSetOutputLevel(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output, \r\n uint32_t OutputLevel);\r\n\r\nuint32_t HRTIM_WaveformGetOutputLevel(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output);\r\n\r\nuint32_t HRTIM_WaveformGetOutputState(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output);\r\n \r\nuint32_t HRTIM_GetDelayedProtectionStatus(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output);\r\n\r\nuint32_t HRTIM_GetBurstStatus(HRTIM_TypeDef *HRTIMx);\r\n\r\nuint32_t HRTIM_GetCurrentPushPullStatus(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx);\r\n\r\nuint32_t HRTIM_GetIdlePushPullStatus(HRTIM_TypeDef *HRTIMx,\r\n uint32_t TimerIdx);\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_HRTIM_H */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_i2c.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_i2c.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the I2C firmware\r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_I2C_H\r\n#define __STM32F30x_I2C_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup I2C\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief I2C Init structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t I2C_Timing; /*!< Specifies the I2C_TIMINGR_register value.\r\n This parameter calculated by referring to I2C initialization \r\n section in Reference manual*/\r\n\r\n uint32_t I2C_AnalogFilter; /*!< Enables or disables analog noise filter.\r\n This parameter can be a value of @ref I2C_Analog_Filter */\r\n\r\n uint32_t I2C_DigitalFilter; /*!< Configures the digital noise filter.\r\n This parameter can be a number between 0x00 and 0x0F */\r\n\r\n uint32_t I2C_Mode; /*!< Specifies the I2C mode.\r\n This parameter can be a value of @ref I2C_mode */\r\n\r\n uint32_t I2C_OwnAddress1; /*!< Specifies the device own address 1.\r\n This parameter can be a 7-bit or 10-bit address */\r\n\r\n uint32_t I2C_Ack; /*!< Enables or disables the acknowledgement.\r\n This parameter can be a value of @ref I2C_acknowledgement */\r\n\r\n uint32_t I2C_AcknowledgedAddress; /*!< Specifies if 7-bit or 10-bit address is acknowledged.\r\n This parameter can be a value of @ref I2C_acknowledged_address */\r\n}I2C_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n\r\n/** @defgroup I2C_Exported_Constants\r\n * @{\r\n */\r\n\r\n#define IS_I2C_ALL_PERIPH(PERIPH) (((PERIPH) == I2C1) || \\\r\n ((PERIPH) == I2C2))\r\n\r\n/** @defgroup I2C_Analog_Filter \r\n * @{\r\n */\r\n\r\n#define I2C_AnalogFilter_Enable ((uint32_t)0x00000000)\r\n#define I2C_AnalogFilter_Disable I2C_CR1_ANFOFF\r\n\r\n#define IS_I2C_ANALOG_FILTER(FILTER) (((FILTER) == I2C_AnalogFilter_Enable) || \\\r\n ((FILTER) == I2C_AnalogFilter_Disable))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup I2C_Digital_Filter\r\n * @{\r\n */\r\n\r\n#define IS_I2C_DIGITAL_FILTER(FILTER) ((FILTER) <= 0x0000000F)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_mode \r\n * @{\r\n */\r\n\r\n#define I2C_Mode_I2C ((uint32_t)0x00000000)\r\n#define I2C_Mode_SMBusDevice I2C_CR1_SMBDEN\r\n#define I2C_Mode_SMBusHost I2C_CR1_SMBHEN\r\n\r\n#define IS_I2C_MODE(MODE) (((MODE) == I2C_Mode_I2C) || \\\r\n ((MODE) == I2C_Mode_SMBusDevice) || \\\r\n ((MODE) == I2C_Mode_SMBusHost))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_acknowledgement\r\n * @{\r\n */\r\n\r\n#define I2C_Ack_Enable ((uint32_t)0x00000000)\r\n#define I2C_Ack_Disable I2C_CR2_NACK\r\n\r\n#define IS_I2C_ACK(ACK) (((ACK) == I2C_Ack_Enable) || \\\r\n ((ACK) == I2C_Ack_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_acknowledged_address\r\n * @{\r\n */\r\n\r\n#define I2C_AcknowledgedAddress_7bit ((uint32_t)0x00000000)\r\n#define I2C_AcknowledgedAddress_10bit I2C_OAR1_OA1MODE\r\n\r\n#define IS_I2C_ACKNOWLEDGE_ADDRESS(ADDRESS) (((ADDRESS) == I2C_AcknowledgedAddress_7bit) || \\\r\n ((ADDRESS) == I2C_AcknowledgedAddress_10bit))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup I2C_own_address1\r\n * @{\r\n */\r\n\r\n#define IS_I2C_OWN_ADDRESS1(ADDRESS1) ((ADDRESS1) <= (uint32_t)0x000003FF)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_transfer_direction \r\n * @{\r\n */\r\n\r\n#define I2C_Direction_Transmitter ((uint16_t)0x0000)\r\n#define I2C_Direction_Receiver ((uint16_t)0x0400)\r\n\r\n#define IS_I2C_DIRECTION(DIRECTION) (((DIRECTION) == I2C_Direction_Transmitter) || \\\r\n ((DIRECTION) == I2C_Direction_Receiver))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_DMA_transfer_requests \r\n * @{\r\n */\r\n\r\n#define I2C_DMAReq_Tx I2C_CR1_TXDMAEN\r\n#define I2C_DMAReq_Rx I2C_CR1_RXDMAEN\r\n\r\n#define IS_I2C_DMA_REQ(REQ) ((((REQ) & (uint32_t)0xFFFF3FFF) == 0x00) && ((REQ) != 0x00))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_slave_address\r\n * @{\r\n */\r\n\r\n#define IS_I2C_SLAVE_ADDRESS(ADDRESS) ((ADDRESS) <= (uint16_t)0x03FF)\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup I2C_own_address2\r\n * @{\r\n */\r\n\r\n#define IS_I2C_OWN_ADDRESS2(ADDRESS2) ((ADDRESS2) <= (uint16_t)0x00FF)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_own_address2_mask\r\n * @{\r\n */\r\n\r\n#define I2C_OA2_NoMask ((uint8_t)0x00)\r\n#define I2C_OA2_Mask01 ((uint8_t)0x01)\r\n#define I2C_OA2_Mask02 ((uint8_t)0x02)\r\n#define I2C_OA2_Mask03 ((uint8_t)0x03)\r\n#define I2C_OA2_Mask04 ((uint8_t)0x04)\r\n#define I2C_OA2_Mask05 ((uint8_t)0x05)\r\n#define I2C_OA2_Mask06 ((uint8_t)0x06)\r\n#define I2C_OA2_Mask07 ((uint8_t)0x07)\r\n\r\n#define IS_I2C_OWN_ADDRESS2_MASK(MASK) (((MASK) == I2C_OA2_NoMask) || \\\r\n ((MASK) == I2C_OA2_Mask01) || \\\r\n ((MASK) == I2C_OA2_Mask02) || \\\r\n ((MASK) == I2C_OA2_Mask03) || \\\r\n ((MASK) == I2C_OA2_Mask04) || \\\r\n ((MASK) == I2C_OA2_Mask05) || \\\r\n ((MASK) == I2C_OA2_Mask06) || \\\r\n ((MASK) == I2C_OA2_Mask07)) \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_timeout\r\n * @{\r\n */\r\n\r\n#define IS_I2C_TIMEOUT(TIMEOUT) ((TIMEOUT) <= (uint16_t)0x0FFF)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_registers \r\n * @{\r\n */\r\n\r\n#define I2C_Register_CR1 ((uint8_t)0x00)\r\n#define I2C_Register_CR2 ((uint8_t)0x04)\r\n#define I2C_Register_OAR1 ((uint8_t)0x08)\r\n#define I2C_Register_OAR2 ((uint8_t)0x0C)\r\n#define I2C_Register_TIMINGR ((uint8_t)0x10)\r\n#define I2C_Register_TIMEOUTR ((uint8_t)0x14)\r\n#define I2C_Register_ISR ((uint8_t)0x18)\r\n#define I2C_Register_ICR ((uint8_t)0x1C)\r\n#define I2C_Register_PECR ((uint8_t)0x20)\r\n#define I2C_Register_RXDR ((uint8_t)0x24)\r\n#define I2C_Register_TXDR ((uint8_t)0x28)\r\n\r\n#define IS_I2C_REGISTER(REGISTER) (((REGISTER) == I2C_Register_CR1) || \\\r\n ((REGISTER) == I2C_Register_CR2) || \\\r\n ((REGISTER) == I2C_Register_OAR1) || \\\r\n ((REGISTER) == I2C_Register_OAR2) || \\\r\n ((REGISTER) == I2C_Register_TIMINGR) || \\\r\n ((REGISTER) == I2C_Register_TIMEOUTR) || \\\r\n ((REGISTER) == I2C_Register_ISR) || \\\r\n ((REGISTER) == I2C_Register_ICR) || \\\r\n ((REGISTER) == I2C_Register_PECR) || \\\r\n ((REGISTER) == I2C_Register_RXDR) || \\\r\n ((REGISTER) == I2C_Register_TXDR))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_interrupts_definition \r\n * @{\r\n */\r\n\r\n#define I2C_IT_ERRI I2C_CR1_ERRIE\r\n#define I2C_IT_TCI I2C_CR1_TCIE\r\n#define I2C_IT_STOPI I2C_CR1_STOPIE\r\n#define I2C_IT_NACKI I2C_CR1_NACKIE\r\n#define I2C_IT_ADDRI I2C_CR1_ADDRIE\r\n#define I2C_IT_RXI I2C_CR1_RXIE\r\n#define I2C_IT_TXI I2C_CR1_TXIE\r\n\r\n#define IS_I2C_CONFIG_IT(IT) ((((IT) & (uint32_t)0xFFFFFF01) == 0x00) && ((IT) != 0x00))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_flags_definition \r\n * @{\r\n */\r\n\r\n#define I2C_FLAG_TXE I2C_ISR_TXE\r\n#define I2C_FLAG_TXIS I2C_ISR_TXIS\r\n#define I2C_FLAG_RXNE I2C_ISR_RXNE\r\n#define I2C_FLAG_ADDR I2C_ISR_ADDR\r\n#define I2C_FLAG_NACKF I2C_ISR_NACKF\r\n#define I2C_FLAG_STOPF I2C_ISR_STOPF\r\n#define I2C_FLAG_TC I2C_ISR_TC\r\n#define I2C_FLAG_TCR I2C_ISR_TCR\r\n#define I2C_FLAG_BERR I2C_ISR_BERR\r\n#define I2C_FLAG_ARLO I2C_ISR_ARLO\r\n#define I2C_FLAG_OVR I2C_ISR_OVR\r\n#define I2C_FLAG_PECERR I2C_ISR_PECERR\r\n#define I2C_FLAG_TIMEOUT I2C_ISR_TIMEOUT\r\n#define I2C_FLAG_ALERT I2C_ISR_ALERT\r\n#define I2C_FLAG_BUSY I2C_ISR_BUSY\r\n\r\n#define IS_I2C_CLEAR_FLAG(FLAG) ((((FLAG) & (uint32_t)0xFFFF4000) == 0x00) && ((FLAG) != 0x00))\r\n\r\n#define IS_I2C_GET_FLAG(FLAG) (((FLAG) == I2C_FLAG_TXE) || ((FLAG) == I2C_FLAG_TXIS) || \\\r\n ((FLAG) == I2C_FLAG_RXNE) || ((FLAG) == I2C_FLAG_ADDR) || \\\r\n ((FLAG) == I2C_FLAG_NACKF) || ((FLAG) == I2C_FLAG_STOPF) || \\\r\n ((FLAG) == I2C_FLAG_TC) || ((FLAG) == I2C_FLAG_TCR) || \\\r\n ((FLAG) == I2C_FLAG_BERR) || ((FLAG) == I2C_FLAG_ARLO) || \\\r\n ((FLAG) == I2C_FLAG_OVR) || ((FLAG) == I2C_FLAG_PECERR) || \\\r\n ((FLAG) == I2C_FLAG_TIMEOUT) || ((FLAG) == I2C_FLAG_ALERT) || \\\r\n ((FLAG) == I2C_FLAG_BUSY))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup I2C_interrupts_definition \r\n * @{\r\n */\r\n\r\n#define I2C_IT_TXIS I2C_ISR_TXIS\r\n#define I2C_IT_RXNE I2C_ISR_RXNE\r\n#define I2C_IT_ADDR I2C_ISR_ADDR\r\n#define I2C_IT_NACKF I2C_ISR_NACKF\r\n#define I2C_IT_STOPF I2C_ISR_STOPF\r\n#define I2C_IT_TC I2C_ISR_TC\r\n#define I2C_IT_TCR I2C_ISR_TCR\r\n#define I2C_IT_BERR I2C_ISR_BERR\r\n#define I2C_IT_ARLO I2C_ISR_ARLO\r\n#define I2C_IT_OVR I2C_ISR_OVR\r\n#define I2C_IT_PECERR I2C_ISR_PECERR\r\n#define I2C_IT_TIMEOUT I2C_ISR_TIMEOUT\r\n#define I2C_IT_ALERT I2C_ISR_ALERT\r\n\r\n#define IS_I2C_CLEAR_IT(IT) ((((IT) & (uint32_t)0xFFFFC001) == 0x00) && ((IT) != 0x00))\r\n \r\n#define IS_I2C_GET_IT(IT) (((IT) == I2C_IT_TXIS) || ((IT) == I2C_IT_RXNE) || \\\r\n ((IT) == I2C_IT_ADDR) || ((IT) == I2C_IT_NACKF) || \\\r\n ((IT) == I2C_IT_STOPF) || ((IT) == I2C_IT_TC) || \\\r\n ((IT) == I2C_IT_TCR) || ((IT) == I2C_IT_BERR) || \\\r\n ((IT) == I2C_IT_ARLO) || ((IT) == I2C_IT_OVR) || \\\r\n ((IT) == I2C_IT_PECERR) || ((IT) == I2C_IT_TIMEOUT) || \\\r\n ((IT) == I2C_IT_ALERT))\r\n \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_ReloadEndMode_definition \r\n * @{\r\n */\r\n\r\n#define I2C_Reload_Mode I2C_CR2_RELOAD\r\n#define I2C_AutoEnd_Mode I2C_CR2_AUTOEND\r\n#define I2C_SoftEnd_Mode ((uint32_t)0x00000000)\r\n\r\n \r\n#define IS_RELOAD_END_MODE(MODE) (((MODE) == I2C_Reload_Mode) || \\\r\n ((MODE) == I2C_AutoEnd_Mode) || \\\r\n ((MODE) == I2C_SoftEnd_Mode))\r\n \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2C_StartStopMode_definition \r\n * @{\r\n */\r\n\r\n#define I2C_No_StartStop ((uint32_t)0x00000000)\r\n#define I2C_Generate_Stop I2C_CR2_STOP\r\n#define I2C_Generate_Start_Read (uint32_t)(I2C_CR2_START | I2C_CR2_RD_WRN)\r\n#define I2C_Generate_Start_Write I2C_CR2_START\r\n\r\n \r\n#define IS_START_STOP_MODE(MODE) (((MODE) == I2C_Generate_Stop) || \\\r\n ((MODE) == I2C_Generate_Start_Read) || \\\r\n ((MODE) == I2C_Generate_Start_Write) || \\\r\n ((MODE) == I2C_No_StartStop))\r\n \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid I2C_DeInit(I2C_TypeDef* I2Cx);\r\nvoid I2C_Init(I2C_TypeDef* I2Cx, I2C_InitTypeDef* I2C_InitStruct);\r\nvoid I2C_StructInit(I2C_InitTypeDef* I2C_InitStruct);\r\nvoid I2C_Cmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_SoftwareResetCmd(I2C_TypeDef* I2Cx);\r\nvoid I2C_ITConfig(I2C_TypeDef* I2Cx, uint32_t I2C_IT, FunctionalState NewState);\r\nvoid I2C_StretchClockCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_StopModeCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_DualAddressCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_OwnAddress2Config(I2C_TypeDef* I2Cx, uint16_t Address, uint8_t Mask);\r\nvoid I2C_GeneralCallCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_SlaveByteControlCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_SlaveAddressConfig(I2C_TypeDef* I2Cx, uint16_t Address);\r\nvoid I2C_10BitAddressingModeCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\n\r\n/* Communications handling functions ******************************************/\r\nvoid I2C_AutoEndCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_ReloadCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_NumberOfBytesConfig(I2C_TypeDef* I2Cx, uint8_t Number_Bytes);\r\nvoid I2C_MasterRequestConfig(I2C_TypeDef* I2Cx, uint16_t I2C_Direction);\r\nvoid I2C_GenerateSTART(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_GenerateSTOP(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_10BitAddressHeaderCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_AcknowledgeConfig(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nuint8_t I2C_GetAddressMatched(I2C_TypeDef* I2Cx);\r\nuint16_t I2C_GetTransferDirection(I2C_TypeDef* I2Cx);\r\nvoid I2C_TransferHandling(I2C_TypeDef* I2Cx, uint16_t Address, uint8_t Number_Bytes, uint32_t ReloadEndMode, uint32_t StartStopMode);\r\n\r\n/* SMBUS management functions ************************************************/\r\nvoid I2C_SMBusAlertCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_ClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_ExtendedClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_IdleClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_TimeoutAConfig(I2C_TypeDef* I2Cx, uint16_t Timeout);\r\nvoid I2C_TimeoutBConfig(I2C_TypeDef* I2Cx, uint16_t Timeout);\r\nvoid I2C_CalculatePEC(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nvoid I2C_PECRequestCmd(I2C_TypeDef* I2Cx, FunctionalState NewState);\r\nuint8_t I2C_GetPEC(I2C_TypeDef* I2Cx);\r\n\r\n/* I2C registers management functions *****************************************/\r\nuint32_t I2C_ReadRegister(I2C_TypeDef* I2Cx, uint8_t I2C_Register);\r\n\r\n/* Data transfers management functions ****************************************/\r\nvoid I2C_SendData(I2C_TypeDef* I2Cx, uint8_t Data);\r\nuint8_t I2C_ReceiveData(I2C_TypeDef* I2Cx);\r\n\r\n/* DMA transfers management functions *****************************************/\r\nvoid I2C_DMACmd(I2C_TypeDef* I2Cx, uint32_t I2C_DMAReq, FunctionalState NewState);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nFlagStatus I2C_GetFlagStatus(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG);\r\nvoid I2C_ClearFlag(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG);\r\nITStatus I2C_GetITStatus(I2C_TypeDef* I2Cx, uint32_t I2C_IT);\r\nvoid I2C_ClearITPendingBit(I2C_TypeDef* I2Cx, uint32_t I2C_IT);\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_I2C_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_iwdg.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_iwdg.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the IWDG \r\n * firmware library. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_IWDG_H\r\n#define __STM32F30x_IWDG_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup IWDG\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup IWDG_Exported_Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup IWDG_WriteAccess\r\n * @{\r\n */\r\n\r\n#define IWDG_WriteAccess_Enable ((uint16_t)0x5555)\r\n#define IWDG_WriteAccess_Disable ((uint16_t)0x0000)\r\n#define IS_IWDG_WRITE_ACCESS(ACCESS) (((ACCESS) == IWDG_WriteAccess_Enable) || \\\r\n ((ACCESS) == IWDG_WriteAccess_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup IWDG_prescaler \r\n * @{\r\n */\r\n\r\n#define IWDG_Prescaler_4 ((uint8_t)0x00)\r\n#define IWDG_Prescaler_8 ((uint8_t)0x01)\r\n#define IWDG_Prescaler_16 ((uint8_t)0x02)\r\n#define IWDG_Prescaler_32 ((uint8_t)0x03)\r\n#define IWDG_Prescaler_64 ((uint8_t)0x04)\r\n#define IWDG_Prescaler_128 ((uint8_t)0x05)\r\n#define IWDG_Prescaler_256 ((uint8_t)0x06)\r\n#define IS_IWDG_PRESCALER(PRESCALER) (((PRESCALER) == IWDG_Prescaler_4) || \\\r\n ((PRESCALER) == IWDG_Prescaler_8) || \\\r\n ((PRESCALER) == IWDG_Prescaler_16) || \\\r\n ((PRESCALER) == IWDG_Prescaler_32) || \\\r\n ((PRESCALER) == IWDG_Prescaler_64) || \\\r\n ((PRESCALER) == IWDG_Prescaler_128)|| \\\r\n ((PRESCALER) == IWDG_Prescaler_256))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup IWDG_Flag \r\n * @{\r\n */\r\n\r\n#define IWDG_FLAG_PVU ((uint16_t)0x0001)\r\n#define IWDG_FLAG_RVU ((uint16_t)0x0002)\r\n#define IWDG_FLAG_WVU ((uint16_t)0x0002)\r\n#define IS_IWDG_FLAG(FLAG) (((FLAG) == IWDG_FLAG_PVU) || ((FLAG) == IWDG_FLAG_RVU) || \\\r\n ((FLAG) == IWDG_FLAG_WVU))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup IWDG_Reload_Value\r\n * @{\r\n */\r\n#define IS_IWDG_RELOAD(RELOAD) ((RELOAD) <= 0xFFF)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup IWDG_CounterWindow_Value\r\n * @{\r\n */\r\n#define IS_IWDG_WINDOW_VALUE(VALUE) ((VALUE) <= 0xFFF)\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/* Prescaler and Counter configuration functions ******************************/\r\nvoid IWDG_WriteAccessCmd(uint16_t IWDG_WriteAccess);\r\nvoid IWDG_SetPrescaler(uint8_t IWDG_Prescaler);\r\nvoid IWDG_SetReload(uint16_t Reload);\r\nvoid IWDG_ReloadCounter(void);\r\nvoid IWDG_SetWindowValue(uint16_t WindowValue);\r\n\r\n/* IWDG activation function ***************************************************/\r\nvoid IWDG_Enable(void);\r\n\r\n/* Flag management function ***************************************************/\r\nFlagStatus IWDG_GetFlagStatus(uint16_t IWDG_FLAG);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_IWDG_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_misc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_misc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the miscellaneous\r\n * firmware library functions (add-on to CMSIS functions).\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_MISC_H\r\n#define __STM32F30x_MISC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup MISC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief NVIC Init Structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint8_t NVIC_IRQChannel; /*!< Specifies the IRQ channel to be enabled or disabled.\r\n This parameter can be a value of @ref IRQn_Type (For \r\n the complete STM32 Devices IRQ Channels list, please\r\n refer to stm32f30x.h file) */\r\n\r\n uint8_t NVIC_IRQChannelPreemptionPriority; /*!< Specifies the pre-emption priority for the IRQ channel\r\n specified in NVIC_IRQChannel. This parameter can be a value\r\n between 0 and 15.\r\n A lower priority value indicates a higher priority */\r\n \r\n\r\n uint8_t NVIC_IRQChannelSubPriority; /*!< Specifies the subpriority level for the IRQ channel specified\r\n in NVIC_IRQChannel. This parameter can be a value \r\n between 0 and 15.\r\n A lower priority value indicates a higher priority */\r\n\r\n FunctionalState NVIC_IRQChannelCmd; /*!< Specifies whether the IRQ channel defined in NVIC_IRQChannel\r\n will be enabled or disabled. \r\n This parameter can be set either to ENABLE or DISABLE */ \r\n} NVIC_InitTypeDef;\r\n\r\n/** \r\n *\r\n@verbatim \r\n The table below gives the allowed values of the pre-emption priority and subpriority according\r\n to the Priority Grouping configuration performed by NVIC_PriorityGroupConfig function\r\n ============================================================================================================================\r\n NVIC_PriorityGroup | NVIC_IRQChannelPreemptionPriority | NVIC_IRQChannelSubPriority | Description\r\n ============================================================================================================================\r\n NVIC_PriorityGroup_0 | 0 | 0-15 | 0 bits for pre-emption priority\r\n | | | 4 bits for subpriority\r\n ----------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PriorityGroup_1 | 0-1 | 0-7 | 1 bits for pre-emption priority\r\n | | | 3 bits for subpriority\r\n ---------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PriorityGroup_2 | 0-3 | 0-3 | 2 bits for pre-emption priority\r\n | | | 2 bits for subpriority\r\n ---------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PriorityGroup_3 | 0-7 | 0-1 | 3 bits for pre-emption priority\r\n | | | 1 bits for subpriority\r\n ---------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PriorityGroup_4 | 0-15 | 0 | 4 bits for pre-emption priority\r\n | | | 0 bits for subpriority \r\n ============================================================================================================================\r\n@endverbatim\r\n*/\r\n \r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup MISC_Exported_Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup MISC_Vector_Table_Base \r\n * @{\r\n */\r\n\r\n#define NVIC_VectTab_RAM ((uint32_t)0x20000000)\r\n#define NVIC_VectTab_FLASH ((uint32_t)0x08000000)\r\n#define IS_NVIC_VECTTAB(VECTTAB) (((VECTTAB) == NVIC_VectTab_RAM) || \\\r\n ((VECTTAB) == NVIC_VectTab_FLASH))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup MISC_System_Low_Power \r\n * @{\r\n */\r\n\r\n#define NVIC_LP_SEVONPEND ((uint8_t)0x10)\r\n#define NVIC_LP_SLEEPDEEP ((uint8_t)0x04)\r\n#define NVIC_LP_SLEEPONEXIT ((uint8_t)0x02)\r\n#define IS_NVIC_LP(LP) (((LP) == NVIC_LP_SEVONPEND) || \\\r\n ((LP) == NVIC_LP_SLEEPDEEP) || \\\r\n ((LP) == NVIC_LP_SLEEPONEXIT))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup MISC_Preemption_Priority_Group \r\n * @{\r\n */\r\n\r\n#define NVIC_PriorityGroup_0 ((uint32_t)0x700) /*!< 0 bits for pre-emption priority\r\n 4 bits for subpriority */\r\n#define NVIC_PriorityGroup_1 ((uint32_t)0x600) /*!< 1 bits for pre-emption priority\r\n 3 bits for subpriority */\r\n#define NVIC_PriorityGroup_2 ((uint32_t)0x500) /*!< 2 bits for pre-emption priority\r\n 2 bits for subpriority */\r\n#define NVIC_PriorityGroup_3 ((uint32_t)0x400) /*!< 3 bits for pre-emption priority\r\n 1 bits for subpriority */\r\n#define NVIC_PriorityGroup_4 ((uint32_t)0x300) /*!< 4 bits for pre-emption priority\r\n 0 bits for subpriority */\r\n\r\n#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PriorityGroup_0) || \\\r\n ((GROUP) == NVIC_PriorityGroup_1) || \\\r\n ((GROUP) == NVIC_PriorityGroup_2) || \\\r\n ((GROUP) == NVIC_PriorityGroup_3) || \\\r\n ((GROUP) == NVIC_PriorityGroup_4))\r\n\r\n#define IS_NVIC_PREEMPTION_PRIORITY(PRIORITY) ((PRIORITY) < 0x10)\r\n\r\n#define IS_NVIC_SUB_PRIORITY(PRIORITY) ((PRIORITY) < 0x10)\r\n\r\n#define IS_NVIC_OFFSET(OFFSET) ((OFFSET) < 0x000FFFFF)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup MISC_SysTick_clock_source \r\n */\r\n\r\n#define SysTick_CLKSource_HCLK_Div8 ((uint32_t)0xFFFFFFFB)\r\n#define SysTick_CLKSource_HCLK ((uint32_t)0x00000004)\r\n#define IS_SYSTICK_CLK_SOURCE(SOURCE) (((SOURCE) == SysTick_CLKSource_HCLK) || \\\r\n ((SOURCE) == SysTick_CLKSource_HCLK_Div8))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\nvoid NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup);\r\nvoid NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct);\r\nvoid NVIC_SetVectorTable(uint32_t NVIC_VectTab, uint32_t Offset);\r\nvoid NVIC_SystemLPConfig(uint8_t LowPowerMode, FunctionalState NewState);\r\nvoid SysTick_CLKSourceConfig(uint32_t SysTick_CLKSource);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_MISC_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_opamp.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_opamp.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the operational\r\n * amplifiers (OPAMP) firmware library. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_OPAMP_H\r\n#define __STM32F30x_OPAMP_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup OPAMP\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief OPAMP Init structure definition \r\n */\r\n \r\ntypedef struct\r\n{\r\n\r\n uint32_t OPAMP_InvertingInput; /*!< Selects the inverting input of the operational amplifier.\r\n This parameter can be a value of @ref OPAMP_InvertingInput */\r\n\r\n uint32_t OPAMP_NonInvertingInput; /*!< Selects the non inverting input of the operational amplifier.\r\n This parameter can be a value of @ref OPAMP_NonInvertingInput */\r\n\r\n}OPAMP_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup OPAMP_Exported_Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup OPAMP_Selection\r\n * @{\r\n */\r\n\r\n#define OPAMP_Selection_OPAMP1 ((uint32_t)0x00000000) /*!< OPAMP1 Selection */\r\n#define OPAMP_Selection_OPAMP2 ((uint32_t)0x00000004) /*!< OPAMP2 Selection */\r\n#define OPAMP_Selection_OPAMP3 ((uint32_t)0x00000008) /*!< OPAMP3 Selection */\r\n#define OPAMP_Selection_OPAMP4 ((uint32_t)0x0000000C) /*!< OPAMP4 Selection */\r\n\r\n#define IS_OPAMP_ALL_PERIPH(PERIPH) (((PERIPH) == OPAMP_Selection_OPAMP1) || \\\r\n ((PERIPH) == OPAMP_Selection_OPAMP2) || \\\r\n ((PERIPH) == OPAMP_Selection_OPAMP3) || \\\r\n ((PERIPH) == OPAMP_Selection_OPAMP4))\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_InvertingInput\r\n * @{\r\n */\r\n\r\n#define OPAMP_InvertingInput_IO1 ((uint32_t)0x00000000) /*!< IO1 (PC5 for OPAMP1 and OPAMP2, PB10 for OPAMP3 and OPAMP4)\r\n connected to OPAMPx inverting input */\r\n#define OPAMP_InvertingInput_IO2 OPAMP_CSR_VMSEL_0 /*!< IO2 (PA3 for OPAMP1, PA5 for OPAMP2, PB2 for OPAMP3, PD8 for OPAMP4)\r\n connected to OPAMPx inverting input */\r\n#define OPAMP_InvertingInput_PGA OPAMP_CSR_VMSEL_1 /*!< Resistor feedback output connected to OPAMPx inverting input (PGA mode) */\r\n#define OPAMP_InvertingInput_Vout OPAMP_CSR_VMSEL /*!< Vout connected to OPAMPx inverting input (follower mode) */\r\n\r\n#define IS_OPAMP_INVERTING_INPUT(INPUT) (((INPUT) == OPAMP_InvertingInput_IO1) || \\\r\n ((INPUT) == OPAMP_InvertingInput_IO2) || \\\r\n ((INPUT) == OPAMP_InvertingInput_PGA) || \\\r\n ((INPUT) == OPAMP_InvertingInput_Vout))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_NonInvertingInput\r\n * @{\r\n */\r\n\r\n#define OPAMP_NonInvertingInput_IO1 ((uint32_t)0x00000000) /*!< IO1 (PA7 for OPAMP1, PD14 for OPAMP2, PB13 for OPAMP3, PD11 for OPAMP4)\r\n connected to OPAMPx non inverting input */\r\n#define OPAMP_NonInvertingInput_IO2 OPAMP_CSR_VPSEL_0 /*!< IO2 (PA5 for OPAMP1, PB14 for OPAMP2, PA5 for OPAMP3, PB11 for OPAMP4)\r\n connected to OPAMPx non inverting input */\r\n#define OPAMP_NonInvertingInput_IO3 OPAMP_CSR_VPSEL_1 /*!< IO3 (PA3 for OPAMP1, PB0 for OPAMP2, PA1 for OPAMP3, PA4 for OPAMP4)\r\n connected to OPAMPx non inverting input */\r\n#define OPAMP_NonInvertingInput_IO4 OPAMP_CSR_VPSEL /*!< IO4 (PA1 for OPAMP1, PA7 for OPAMP2, PB0 for OPAMP3, PB13 for OPAMP4)\r\n connected to OPAMPx non inverting input */\r\n\r\n#define IS_OPAMP_NONINVERTING_INPUT(INPUT) (((INPUT) == OPAMP_NonInvertingInput_IO1) || \\\r\n ((INPUT) == OPAMP_NonInvertingInput_IO2) || \\\r\n ((INPUT) == OPAMP_NonInvertingInput_IO3) || \\\r\n ((INPUT) == OPAMP_NonInvertingInput_IO4))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_PGAGain_Config\r\n * @{\r\n */\r\n\r\n#define OPAMP_OPAMP_PGAGain_2 ((uint32_t)0x00000000)\r\n#define OPAMP_OPAMP_PGAGain_4 OPAMP_CSR_PGGAIN_0\r\n#define OPAMP_OPAMP_PGAGain_8 OPAMP_CSR_PGGAIN_1\r\n#define OPAMP_OPAMP_PGAGain_16 ((uint32_t)0x0000C000)\r\n\r\n#define IS_OPAMP_PGAGAIN(GAIN) (((GAIN) == OPAMP_OPAMP_PGAGain_2) || \\\r\n ((GAIN) == OPAMP_OPAMP_PGAGain_4) || \\\r\n ((GAIN) == OPAMP_OPAMP_PGAGain_8) || \\\r\n ((GAIN) == OPAMP_OPAMP_PGAGain_16))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_PGAConnect_Config\r\n * @{\r\n */\r\n\r\n#define OPAMP_PGAConnect_No ((uint32_t)0x00000000)\r\n#define OPAMP_PGAConnect_IO1 OPAMP_CSR_PGGAIN_3\r\n#define OPAMP_PGAConnect_IO2 ((uint32_t)0x00030000)\r\n\r\n#define IS_OPAMP_PGACONNECT(CONNECT) (((CONNECT) == OPAMP_PGAConnect_No) || \\\r\n ((CONNECT) == OPAMP_PGAConnect_IO1) || \\\r\n ((CONNECT) == OPAMP_PGAConnect_IO2))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_SecondaryInvertingInput\r\n * @{\r\n */\r\n\r\n#define IS_OPAMP_SECONDARY_INVINPUT(INVINPUT) (((INVINPUT) == OPAMP_InvertingInput_IO1) || \\\r\n ((INVINPUT) == OPAMP_InvertingInput_IO2))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_Input\r\n * @{\r\n */\r\n\r\n#define OPAMP_Input_Inverting ((uint32_t)0x00000018) /*!< Inverting input */\r\n#define OPAMP_Input_NonInverting ((uint32_t)0x00000013) /*!< Non inverting input */\r\n\r\n#define IS_OPAMP_INPUT(INPUT) (((INPUT) == OPAMP_Input_Inverting) || \\\r\n ((INPUT) == OPAMP_Input_NonInverting))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup OPAMP_Vref\r\n * @{\r\n */\r\n\r\n#define OPAMP_Vref_3VDDA ((uint32_t)0x00000000) /*!< OPMAP Vref = 3.3% VDDA */\r\n#define OPAMP_Vref_10VDDA OPAMP_CSR_CALSEL_0 /*!< OPMAP Vref = 10% VDDA */\r\n#define OPAMP_Vref_50VDDA OPAMP_CSR_CALSEL_1 /*!< OPMAP Vref = 50% VDDA */\r\n#define OPAMP_Vref_90VDDA OPAMP_CSR_CALSEL /*!< OPMAP Vref = 90% VDDA */\r\n\r\n#define IS_OPAMP_VREF(VREF) (((VREF) == OPAMP_Vref_3VDDA) || \\\r\n ((VREF) == OPAMP_Vref_10VDDA) || \\\r\n ((VREF) == OPAMP_Vref_50VDDA) || \\\r\n ((VREF) == OPAMP_Vref_90VDDA))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_Trimming\r\n */\r\n\r\n#define OPAMP_Trimming_Factory ((uint32_t)0x00000000) /*!< Factory trimming */\r\n#define OPAMP_Trimming_User OPAMP_CSR_USERTRIM /*!< User trimming */\r\n\r\n#define IS_OPAMP_TRIMMING(TRIMMING) (((TRIMMING) == OPAMP_Trimming_Factory) || \\\r\n ((TRIMMING) == OPAMP_Trimming_User))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup OPAMP_TrimValue\r\n * @{\r\n */\r\n\r\n#define IS_OPAMP_TRIMMINGVALUE(VALUE) ((VALUE) <= 0x0000001F) /*!< Trimming value */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup OPAMP_OutputLevel\r\n * @{\r\n */\r\n\r\n#define OPAMP_OutputLevel_High OPAMP_CSR_OUTCAL\r\n#define OPAMP_OutputLevel_Low ((uint32_t)0x00000000)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the OPAMP configuration to the default reset state ***/\r\nvoid OPAMP_DeInit(uint32_t OPAMP_Selection);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid OPAMP_Init(uint32_t OPAMP_Selection, OPAMP_InitTypeDef* OPAMP_InitStruct);\r\nvoid OPAMP_StructInit(OPAMP_InitTypeDef* OPAMP_InitStruct);\r\nvoid OPAMP_PGAConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_PGAGain, uint32_t OPAMP_PGAConnect);\r\nvoid OPAMP_VrefConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_Vref);\r\nvoid OPAMP_VrefConnectADCCmd(uint32_t OPAMP_Selection, FunctionalState NewState);\r\nvoid OPAMP_TimerControlledMuxConfig(uint32_t OPAMP_Selection, OPAMP_InitTypeDef* OPAMP_InitStruct);\r\nvoid OPAMP_TimerControlledMuxCmd(uint32_t OPAMP_Selection, FunctionalState NewState);\r\nvoid OPAMP_Cmd(uint32_t OPAMP_Selection, FunctionalState NewState);\r\nuint32_t OPAMP_GetOutputLevel(uint32_t OPAMP_Selection);\r\n\r\n/* Calibration functions ******************************************************/\r\nvoid OPAMP_VrefConnectNonInvertingInput(uint32_t OPAMP_Selection, FunctionalState NewState);\r\nvoid OPAMP_OffsetTrimModeSelect(uint32_t OPAMP_Selection, uint32_t OPAMP_Trimming);\r\nvoid OPAMP_OffsetTrimConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_Input, uint32_t OPAMP_TrimValue);\r\nvoid OPAMP_StartCalibration(uint32_t OPAMP_Selection, FunctionalState NewState);\r\n\r\n/* OPAMP configuration locking function ***************************************/\r\nvoid OPAMP_LockConfig(uint32_t OPAMP_Selection);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_OPAMP_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_pwr.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the PWR firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_PWR_H\r\n#define __STM32F30x_PWR_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Constants\r\n * @{\r\n */ \r\n\r\n/** @defgroup PWR_PVD_detection_level \r\n * @{\r\n */ \r\n\r\n#define PWR_PVDLevel_0 PWR_CR_PLS_LEV0\r\n#define PWR_PVDLevel_1 PWR_CR_PLS_LEV1\r\n#define PWR_PVDLevel_2 PWR_CR_PLS_LEV2\r\n#define PWR_PVDLevel_3 PWR_CR_PLS_LEV3\r\n#define PWR_PVDLevel_4 PWR_CR_PLS_LEV4\r\n#define PWR_PVDLevel_5 PWR_CR_PLS_LEV5\r\n#define PWR_PVDLevel_6 PWR_CR_PLS_LEV6\r\n#define PWR_PVDLevel_7 PWR_CR_PLS_LEV7\r\n\r\n#define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLevel_0) || ((LEVEL) == PWR_PVDLevel_1)|| \\\r\n ((LEVEL) == PWR_PVDLevel_2) || ((LEVEL) == PWR_PVDLevel_3)|| \\\r\n ((LEVEL) == PWR_PVDLevel_4) || ((LEVEL) == PWR_PVDLevel_5)|| \\\r\n ((LEVEL) == PWR_PVDLevel_6) || ((LEVEL) == PWR_PVDLevel_7))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_WakeUp_Pins \r\n * @{\r\n */\r\n\r\n#define PWR_WakeUpPin_1 PWR_CSR_EWUP1\r\n#define PWR_WakeUpPin_2 PWR_CSR_EWUP2\r\n#define PWR_WakeUpPin_3 PWR_CSR_EWUP3\r\n#define IS_PWR_WAKEUP_PIN(PIN) (((PIN) == PWR_WakeUpPin_1) || \\\r\n ((PIN) == PWR_WakeUpPin_2) || \\\r\n ((PIN) == PWR_WakeUpPin_3))\r\n/**\r\n * @}\r\n */\r\n\r\n \r\n/** @defgroup PWR_Regulator_state_is_Sleep_STOP_mode \r\n * @{\r\n */\r\n\r\n#define PWR_Regulator_ON ((uint32_t)0x00000000)\r\n#define PWR_Regulator_LowPower PWR_CR_LPSDSR\r\n#define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_Regulator_ON) || \\\r\n ((REGULATOR) == PWR_Regulator_LowPower))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup PWR_SLEEP_mode_entry \r\n * @{\r\n */\r\n\r\n#define PWR_SLEEPEntry_WFI ((uint8_t)0x01)\r\n#define PWR_SLEEPEntry_WFE ((uint8_t)0x02)\r\n#define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPEntry_WFI) || ((ENTRY) == PWR_SLEEPEntry_WFE))\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_STOP_mode_entry \r\n * @{\r\n */\r\n\r\n#define PWR_STOPEntry_WFI ((uint8_t)0x01)\r\n#define PWR_STOPEntry_WFE ((uint8_t)0x02)\r\n#define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPEntry_WFI) || ((ENTRY) == PWR_STOPEntry_WFE))\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Flag \r\n * @{\r\n */\r\n\r\n#define PWR_FLAG_WU PWR_CSR_WUF\r\n#define PWR_FLAG_SB PWR_CSR_SBF\r\n#define PWR_FLAG_PVDO PWR_CSR_PVDO\r\n#define PWR_FLAG_VREFINTRDY PWR_CSR_VREFINTRDYF\r\n\r\n#define IS_PWR_GET_FLAG(FLAG) (((FLAG) == PWR_FLAG_WU) || ((FLAG) == PWR_FLAG_SB) || \\\r\n ((FLAG) == PWR_FLAG_PVDO) || ((FLAG) == PWR_FLAG_VREFINTRDY))\r\n\r\n#define IS_PWR_CLEAR_FLAG(FLAG) (((FLAG) == PWR_FLAG_WU) || ((FLAG) == PWR_FLAG_SB))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the PWR configuration to the default reset state ******/ \r\nvoid PWR_DeInit(void);\r\n\r\n/* Backup Domain Access function **********************************************/ \r\nvoid PWR_BackupAccessCmd(FunctionalState NewState);\r\n\r\n/* PVD configuration functions ************************************************/ \r\nvoid PWR_PVDLevelConfig(uint32_t PWR_PVDLevel);\r\nvoid PWR_PVDCmd(FunctionalState NewState);\r\n\r\n/* WakeUp pins configuration functions ****************************************/ \r\nvoid PWR_WakeUpPinCmd(uint32_t PWR_WakeUpPin, FunctionalState NewState);\r\n\r\n/* Low Power modes configuration functions ************************************/ \r\nvoid PWR_EnterSleepMode(uint8_t PWR_SLEEPEntry);\r\nvoid PWR_EnterSTOPMode(uint32_t PWR_Regulator, uint8_t PWR_STOPEntry);\r\nvoid PWR_EnterSTANDBYMode(void);\r\n\r\n/* Flags management functions *************************************************/ \r\nFlagStatus PWR_GetFlagStatus(uint32_t PWR_FLAG);\r\nvoid PWR_ClearFlag(uint32_t PWR_FLAG);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_PWR_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_rcc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the RCC \r\n * firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_RCC_H\r\n#define __STM32F30x_RCC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\ntypedef struct\r\n{\r\n uint32_t SYSCLK_Frequency;\r\n uint32_t HCLK_Frequency;\r\n uint32_t PCLK1_Frequency;\r\n uint32_t PCLK2_Frequency;\r\n uint32_t ADC12CLK_Frequency;\r\n uint32_t ADC34CLK_Frequency;\r\n uint32_t I2C1CLK_Frequency;\r\n uint32_t I2C2CLK_Frequency;\r\n uint32_t I2C3CLK_Frequency;\r\n uint32_t TIM1CLK_Frequency;\r\n uint32_t HRTIM1CLK_Frequency;\r\n uint32_t TIM8CLK_Frequency;\r\n uint32_t TIM2CLK_Frequency;\r\n uint32_t TIM3CLK_Frequency;\r\n uint32_t USART1CLK_Frequency;\r\n uint32_t USART2CLK_Frequency;\r\n uint32_t USART3CLK_Frequency;\r\n uint32_t UART4CLK_Frequency;\r\n uint32_t UART5CLK_Frequency;\r\n uint32_t TIM15CLK_Frequency;\r\n uint32_t TIM16CLK_Frequency;\r\n uint32_t TIM17CLK_Frequency; \r\n uint32_t TIM20CLK_Frequency; \r\n}RCC_ClocksTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_HSE_configuration \r\n * @{\r\n */\r\n\r\n#define RCC_HSE_OFF ((uint8_t)0x00)\r\n#define RCC_HSE_ON ((uint8_t)0x01)\r\n#define RCC_HSE_Bypass ((uint8_t)0x05)\r\n#define IS_RCC_HSE(HSE) (((HSE) == RCC_HSE_OFF) || ((HSE) == RCC_HSE_ON) || \\\r\n ((HSE) == RCC_HSE_Bypass))\r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/** @defgroup RCC_PLL_Clock_Source \r\n * @{\r\n */\r\n#define RCC_PLLSource_HSI RCC_CFGR_PLLSRC_HSI_PREDIV /*!< Only applicable for STM32F303xE devices */\r\n#define RCC_PLLSource_HSI_Div2 RCC_CFGR_PLLSRC_HSI_Div2\r\n#define RCC_PLLSource_PREDIV1 RCC_CFGR_PLLSRC_PREDIV1\r\n \r\n#define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI_Div2) || \\\r\n ((SOURCE) == RCC_PLLSource_PREDIV1)|| \\\r\n\t\t\t\t\t\t\t\t ((SOURCE) == RCC_PLLSource_HSI))\r\n\t\t\t\t\t\t\t\t \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RCC_PLL_Multiplication_Factor \r\n * @{\r\n */\r\n\r\n#define RCC_PLLMul_2 RCC_CFGR_PLLMULL2\r\n#define RCC_PLLMul_3 RCC_CFGR_PLLMULL3\r\n#define RCC_PLLMul_4 RCC_CFGR_PLLMULL4\r\n#define RCC_PLLMul_5 RCC_CFGR_PLLMULL5\r\n#define RCC_PLLMul_6 RCC_CFGR_PLLMULL6\r\n#define RCC_PLLMul_7 RCC_CFGR_PLLMULL7\r\n#define RCC_PLLMul_8 RCC_CFGR_PLLMULL8\r\n#define RCC_PLLMul_9 RCC_CFGR_PLLMULL9\r\n#define RCC_PLLMul_10 RCC_CFGR_PLLMULL10\r\n#define RCC_PLLMul_11 RCC_CFGR_PLLMULL11\r\n#define RCC_PLLMul_12 RCC_CFGR_PLLMULL12\r\n#define RCC_PLLMul_13 RCC_CFGR_PLLMULL13\r\n#define RCC_PLLMul_14 RCC_CFGR_PLLMULL14\r\n#define RCC_PLLMul_15 RCC_CFGR_PLLMULL15\r\n#define RCC_PLLMul_16 RCC_CFGR_PLLMULL16\r\n#define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_2) || ((MUL) == RCC_PLLMul_3) || \\\r\n ((MUL) == RCC_PLLMul_4) || ((MUL) == RCC_PLLMul_5) || \\\r\n ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_7) || \\\r\n ((MUL) == RCC_PLLMul_8) || ((MUL) == RCC_PLLMul_9) || \\\r\n ((MUL) == RCC_PLLMul_10) || ((MUL) == RCC_PLLMul_11) || \\\r\n ((MUL) == RCC_PLLMul_12) || ((MUL) == RCC_PLLMul_13) || \\\r\n ((MUL) == RCC_PLLMul_14) || ((MUL) == RCC_PLLMul_15) || \\\r\n ((MUL) == RCC_PLLMul_16))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PREDIV1_division_factor\r\n * @{\r\n */\r\n#define RCC_PREDIV1_Div1 RCC_CFGR2_PREDIV1_DIV1\r\n#define RCC_PREDIV1_Div2 RCC_CFGR2_PREDIV1_DIV2\r\n#define RCC_PREDIV1_Div3 RCC_CFGR2_PREDIV1_DIV3\r\n#define RCC_PREDIV1_Div4 RCC_CFGR2_PREDIV1_DIV4\r\n#define RCC_PREDIV1_Div5 RCC_CFGR2_PREDIV1_DIV5\r\n#define RCC_PREDIV1_Div6 RCC_CFGR2_PREDIV1_DIV6\r\n#define RCC_PREDIV1_Div7 RCC_CFGR2_PREDIV1_DIV7\r\n#define RCC_PREDIV1_Div8 RCC_CFGR2_PREDIV1_DIV8\r\n#define RCC_PREDIV1_Div9 RCC_CFGR2_PREDIV1_DIV9\r\n#define RCC_PREDIV1_Div10 RCC_CFGR2_PREDIV1_DIV10\r\n#define RCC_PREDIV1_Div11 RCC_CFGR2_PREDIV1_DIV11\r\n#define RCC_PREDIV1_Div12 RCC_CFGR2_PREDIV1_DIV12\r\n#define RCC_PREDIV1_Div13 RCC_CFGR2_PREDIV1_DIV13\r\n#define RCC_PREDIV1_Div14 RCC_CFGR2_PREDIV1_DIV14\r\n#define RCC_PREDIV1_Div15 RCC_CFGR2_PREDIV1_DIV15\r\n#define RCC_PREDIV1_Div16 RCC_CFGR2_PREDIV1_DIV16\r\n\r\n#define IS_RCC_PREDIV1(PREDIV1) (((PREDIV1) == RCC_PREDIV1_Div1) || ((PREDIV1) == RCC_PREDIV1_Div2) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div3) || ((PREDIV1) == RCC_PREDIV1_Div4) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div5) || ((PREDIV1) == RCC_PREDIV1_Div6) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div7) || ((PREDIV1) == RCC_PREDIV1_Div8) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div9) || ((PREDIV1) == RCC_PREDIV1_Div10) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div11) || ((PREDIV1) == RCC_PREDIV1_Div12) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div13) || ((PREDIV1) == RCC_PREDIV1_Div14) || \\\r\n ((PREDIV1) == RCC_PREDIV1_Div15) || ((PREDIV1) == RCC_PREDIV1_Div16))\r\n/**\r\n * @}\r\n */ \r\n \r\n/** @defgroup RCC_System_Clock_Source \r\n * @{\r\n */\r\n\r\n#define RCC_SYSCLKSource_HSI RCC_CFGR_SW_HSI\r\n#define RCC_SYSCLKSource_HSE RCC_CFGR_SW_HSE\r\n#define RCC_SYSCLKSource_PLLCLK RCC_CFGR_SW_PLL\r\n#define IS_RCC_SYSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_SYSCLKSource_HSI) || \\\r\n ((SOURCE) == RCC_SYSCLKSource_HSE) || \\\r\n ((SOURCE) == RCC_SYSCLKSource_PLLCLK))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Source\r\n * @{\r\n */\r\n\r\n#define RCC_SYSCLK_Div1 RCC_CFGR_HPRE_DIV1\r\n#define RCC_SYSCLK_Div2 RCC_CFGR_HPRE_DIV2\r\n#define RCC_SYSCLK_Div4 RCC_CFGR_HPRE_DIV4\r\n#define RCC_SYSCLK_Div8 RCC_CFGR_HPRE_DIV8\r\n#define RCC_SYSCLK_Div16 RCC_CFGR_HPRE_DIV16\r\n#define RCC_SYSCLK_Div64 RCC_CFGR_HPRE_DIV64\r\n#define RCC_SYSCLK_Div128 RCC_CFGR_HPRE_DIV128\r\n#define RCC_SYSCLK_Div256 RCC_CFGR_HPRE_DIV256\r\n#define RCC_SYSCLK_Div512 RCC_CFGR_HPRE_DIV512\r\n#define IS_RCC_HCLK(HCLK) (((HCLK) == RCC_SYSCLK_Div1) || ((HCLK) == RCC_SYSCLK_Div2) || \\\r\n ((HCLK) == RCC_SYSCLK_Div4) || ((HCLK) == RCC_SYSCLK_Div8) || \\\r\n ((HCLK) == RCC_SYSCLK_Div16) || ((HCLK) == RCC_SYSCLK_Div64) || \\\r\n ((HCLK) == RCC_SYSCLK_Div128) || ((HCLK) == RCC_SYSCLK_Div256) || \\\r\n ((HCLK) == RCC_SYSCLK_Div512))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RCC_APB1_APB2_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_HCLK_Div1 ((uint32_t)0x00000000)\r\n#define RCC_HCLK_Div2 ((uint32_t)0x00000400)\r\n#define RCC_HCLK_Div4 ((uint32_t)0x00000500)\r\n#define RCC_HCLK_Div8 ((uint32_t)0x00000600)\r\n#define RCC_HCLK_Div16 ((uint32_t)0x00000700)\r\n#define IS_RCC_PCLK(PCLK) (((PCLK) == RCC_HCLK_Div1) || ((PCLK) == RCC_HCLK_Div2) || \\\r\n ((PCLK) == RCC_HCLK_Div4) || ((PCLK) == RCC_HCLK_Div8) || \\\r\n ((PCLK) == RCC_HCLK_Div16))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_ADC_clock_source \r\n * @{\r\n */\r\n \r\n/* ADC1 & ADC2 */\r\n#define RCC_ADC12PLLCLK_OFF ((uint32_t)0x00000000)\r\n#define RCC_ADC12PLLCLK_Div1 ((uint32_t)0x00000100)\r\n#define RCC_ADC12PLLCLK_Div2 ((uint32_t)0x00000110)\r\n#define RCC_ADC12PLLCLK_Div4 ((uint32_t)0x00000120)\r\n#define RCC_ADC12PLLCLK_Div6 ((uint32_t)0x00000130)\r\n#define RCC_ADC12PLLCLK_Div8 ((uint32_t)0x00000140)\r\n#define RCC_ADC12PLLCLK_Div10 ((uint32_t)0x00000150)\r\n#define RCC_ADC12PLLCLK_Div12 ((uint32_t)0x00000160)\r\n#define RCC_ADC12PLLCLK_Div16 ((uint32_t)0x00000170)\r\n#define RCC_ADC12PLLCLK_Div32 ((uint32_t)0x00000180)\r\n#define RCC_ADC12PLLCLK_Div64 ((uint32_t)0x00000190)\r\n#define RCC_ADC12PLLCLK_Div128 ((uint32_t)0x000001A0)\r\n#define RCC_ADC12PLLCLK_Div256 ((uint32_t)0x000001B0)\r\n\r\n/* ADC3 & ADC4 */\r\n#define RCC_ADC34PLLCLK_OFF ((uint32_t)0x10000000)\r\n#define RCC_ADC34PLLCLK_Div1 ((uint32_t)0x10002000)\r\n#define RCC_ADC34PLLCLK_Div2 ((uint32_t)0x10002200)\r\n#define RCC_ADC34PLLCLK_Div4 ((uint32_t)0x10002400)\r\n#define RCC_ADC34PLLCLK_Div6 ((uint32_t)0x10002600)\r\n#define RCC_ADC34PLLCLK_Div8 ((uint32_t)0x10002800)\r\n#define RCC_ADC34PLLCLK_Div10 ((uint32_t)0x10002A00)\r\n#define RCC_ADC34PLLCLK_Div12 ((uint32_t)0x10002C00)\r\n#define RCC_ADC34PLLCLK_Div16 ((uint32_t)0x10002E00)\r\n#define RCC_ADC34PLLCLK_Div32 ((uint32_t)0x10003000)\r\n#define RCC_ADC34PLLCLK_Div64 ((uint32_t)0x10003200)\r\n#define RCC_ADC34PLLCLK_Div128 ((uint32_t)0x10003400)\r\n#define RCC_ADC34PLLCLK_Div256 ((uint32_t)0x10003600)\r\n\r\n#define IS_RCC_ADCCLK(ADCCLK) (((ADCCLK) == RCC_ADC12PLLCLK_OFF) || ((ADCCLK) == RCC_ADC12PLLCLK_Div1) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div2) || ((ADCCLK) == RCC_ADC12PLLCLK_Div4) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div6) || ((ADCCLK) == RCC_ADC12PLLCLK_Div8) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div10) || ((ADCCLK) == RCC_ADC12PLLCLK_Div12) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div16) || ((ADCCLK) == RCC_ADC12PLLCLK_Div32) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div64) || ((ADCCLK) == RCC_ADC12PLLCLK_Div128) || \\\r\n ((ADCCLK) == RCC_ADC12PLLCLK_Div256) || ((ADCCLK) == RCC_ADC34PLLCLK_OFF) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div1) || ((ADCCLK) == RCC_ADC34PLLCLK_Div2) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div4) || ((ADCCLK) == RCC_ADC34PLLCLK_Div6) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div8) || ((ADCCLK) == RCC_ADC34PLLCLK_Div10) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div12) || ((ADCCLK) == RCC_ADC34PLLCLK_Div16) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div32) || ((ADCCLK) == RCC_ADC34PLLCLK_Div64) || \\\r\n ((ADCCLK) == RCC_ADC34PLLCLK_Div128) || ((ADCCLK) == RCC_ADC34PLLCLK_Div256))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_TIM_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_TIM1CLK_PCLK ((uint32_t)0x00000000)\r\n#define RCC_TIM1CLK_PLLCLK RCC_CFGR3_TIM1SW\r\n\r\n#define RCC_TIM8CLK_PCLK ((uint32_t)0x10000000)\r\n#define RCC_TIM8CLK_PLLCLK ((uint32_t)0x10000200)\r\n\r\n#define RCC_TIM15CLK_PCLK ((uint32_t)0x20000000)\r\n#define RCC_TIM15CLK_PLLCLK ((uint32_t)0x20000400)\r\n\r\n#define RCC_TIM16CLK_PCLK ((uint32_t)0x30000000)\r\n#define RCC_TIM16CLK_PLLCLK ((uint32_t)0x30000800)\r\n\r\n#define RCC_TIM17CLK_PCLK ((uint32_t)0x40000000)\r\n#define RCC_TIM17CLK_PLLCLK ((uint32_t)0x40002000)\r\n\r\n#define RCC_TIM20CLK_PCLK ((uint32_t)0x50000000)\r\n#define RCC_TIM20CLK_PLLCLK ((uint32_t)0x50008000)\r\n\r\n#define RCC_TIM2CLK_PCLK ((uint32_t)0x60000000)\r\n#define RCC_TIM2CLK_PLLCLK ((uint32_t)0x61000000)\r\n\r\n#define RCC_TIM3TIM4CLK_PCLK ((uint32_t)0x70000000)\r\n#define RCC_TIM3TIM4CLK_PLLCLK ((uint32_t)0x72000000)\r\n\r\n#define IS_RCC_TIMCLK(TIMCLK) (((TIMCLK) == RCC_TIM1CLK_PCLK) || ((TIMCLK) == RCC_TIM1CLK_PLLCLK) || \\\r\n ((TIMCLK) == RCC_TIM8CLK_PCLK) || ((TIMCLK) == RCC_TIM8CLK_PLLCLK) || \\\r\n ((TIMCLK) == RCC_TIM15CLK_PCLK) || ((TIMCLK) == RCC_TIM15CLK_PLLCLK) || \\\r\n ((TIMCLK) == RCC_TIM16CLK_PCLK) || ((TIMCLK) == RCC_TIM16CLK_PLLCLK) || \\\r\n ((TIMCLK) == RCC_TIM17CLK_PCLK) || ((TIMCLK) == RCC_TIM17CLK_PLLCLK)|| \\\r\n ((TIMCLK) == RCC_TIM20CLK_PCLK) || ((TIMCLK) == RCC_TIM20CLK_PLLCLK)|| \\\r\n ((TIMCLK) == RCC_TIM2CLK_PCLK) || ((TIMCLK) == RCC_TIM2CLK_PLLCLK)|| \\\r\n ((TIMCLK) == RCC_TIM3TIM4CLK_PCLK) || ((TIMCLK) == RCC_TIM3TIM4CLK_PLLCLK))\r\n/* legacy RCC_TIM_clock_source*/\t\t\t\t\t\t\t \r\n#define RCC_TIM1CLK_HCLK RCC_TIM1CLK_PCLK\t\t\t\t\t\t\t \r\n#define RCC_TIM8CLK_HCLK RCC_TIM8CLK_PCLK\r\n#define RCC_TIM15CLK_HCLK RCC_TIM15CLK_PCLK\t\t\t\t\t\t\t \r\n#define RCC_TIM16CLK_HCLK RCC_TIM16CLK_PCLK\r\n#define RCC_TIM17CLK_HCLK RCC_TIM17CLK_PCLK\r\n#define RCC_TIM20CLK_HCLK RCC_TIM20CLK_PCLK\r\n#define RCC_TIM2CLK_HCLK RCC_TIM2CLK_PCLK\r\n#define RCC_TIM3CLK_HCLK RCC_TIM3TIM4CLK_PCLK\r\n#define RCC_TIM3CLK_PLLCLK RCC_TIM3TIM4CLK_PLLCLK\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HRTIM_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_HRTIM1CLK_HCLK ((uint32_t)0x00000000)\r\n#define RCC_HRTIM1CLK_PLLCLK RCC_CFGR3_HRTIM1SW\r\n\r\n#define IS_RCC_HRTIMCLK(HRTIMCLK) (((HRTIMCLK) == RCC_HRTIM1CLK_HCLK) || ((HRTIMCLK) == RCC_HRTIM1CLK_PLLCLK))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_I2C_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_I2C1CLK_HSI ((uint32_t)0x00000000)\r\n#define RCC_I2C1CLK_SYSCLK RCC_CFGR3_I2C1SW\r\n\r\n#define RCC_I2C2CLK_HSI ((uint32_t)0x10000000)\r\n#define RCC_I2C2CLK_SYSCLK ((uint32_t)0x10000020)\r\n\r\n#define RCC_I2C3CLK_HSI ((uint32_t)0x20000000)\r\n#define RCC_I2C3CLK_SYSCLK ((uint32_t)0x20000040)\r\n\r\n#define IS_RCC_I2CCLK(I2CCLK) (((I2CCLK) == RCC_I2C1CLK_HSI) || ((I2CCLK) == RCC_I2C1CLK_SYSCLK) || \\\r\n ((I2CCLK) == RCC_I2C2CLK_HSI) || ((I2CCLK) == RCC_I2C2CLK_SYSCLK) || \\\r\n ((I2CCLK) == RCC_I2C3CLK_HSI) || ((I2CCLK) == RCC_I2C3CLK_SYSCLK))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_USART_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_USART1CLK_PCLK ((uint32_t)0x10000000)\r\n#define RCC_USART1CLK_SYSCLK ((uint32_t)0x10000001)\r\n#define RCC_USART1CLK_LSE ((uint32_t)0x10000002)\r\n#define RCC_USART1CLK_HSI ((uint32_t)0x10000003)\r\n\r\n#define RCC_USART2CLK_PCLK ((uint32_t)0x20000000)\r\n#define RCC_USART2CLK_SYSCLK ((uint32_t)0x20010000)\r\n#define RCC_USART2CLK_LSE ((uint32_t)0x20020000)\r\n#define RCC_USART2CLK_HSI ((uint32_t)0x20030000)\r\n\r\n#define RCC_USART3CLK_PCLK ((uint32_t)0x30000000)\r\n#define RCC_USART3CLK_SYSCLK ((uint32_t)0x30040000)\r\n#define RCC_USART3CLK_LSE ((uint32_t)0x30080000)\r\n#define RCC_USART3CLK_HSI ((uint32_t)0x300C0000)\r\n\r\n#define RCC_UART4CLK_PCLK ((uint32_t)0x40000000)\r\n#define RCC_UART4CLK_SYSCLK ((uint32_t)0x40100000)\r\n#define RCC_UART4CLK_LSE ((uint32_t)0x40200000)\r\n#define RCC_UART4CLK_HSI ((uint32_t)0x40300000)\r\n\r\n#define RCC_UART5CLK_PCLK ((uint32_t)0x50000000)\r\n#define RCC_UART5CLK_SYSCLK ((uint32_t)0x50400000)\r\n#define RCC_UART5CLK_LSE ((uint32_t)0x50800000)\r\n#define RCC_UART5CLK_HSI ((uint32_t)0x50C00000)\r\n\r\n#define IS_RCC_USARTCLK(USARTCLK) (((USARTCLK) == RCC_USART1CLK_PCLK) || ((USARTCLK) == RCC_USART1CLK_SYSCLK) || \\\r\n ((USARTCLK) == RCC_USART1CLK_LSE) || ((USARTCLK) == RCC_USART1CLK_HSI) ||\\\r\n ((USARTCLK) == RCC_USART2CLK_PCLK) || ((USARTCLK) == RCC_USART2CLK_SYSCLK) || \\\r\n ((USARTCLK) == RCC_USART2CLK_LSE) || ((USARTCLK) == RCC_USART2CLK_HSI) || \\\r\n ((USARTCLK) == RCC_USART3CLK_PCLK) || ((USARTCLK) == RCC_USART3CLK_SYSCLK) || \\\r\n ((USARTCLK) == RCC_USART3CLK_LSE) || ((USARTCLK) == RCC_USART3CLK_HSI) || \\\r\n ((USARTCLK) == RCC_UART4CLK_PCLK) || ((USARTCLK) == RCC_UART4CLK_SYSCLK) || \\\r\n ((USARTCLK) == RCC_UART4CLK_LSE) || ((USARTCLK) == RCC_UART4CLK_HSI) || \\\r\n ((USARTCLK) == RCC_UART5CLK_PCLK) || ((USARTCLK) == RCC_UART5CLK_SYSCLK) || \\\r\n ((USARTCLK) == RCC_UART5CLK_LSE) || ((USARTCLK) == RCC_UART5CLK_HSI))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_Interrupt_Source \r\n * @{\r\n */\r\n\r\n#define RCC_IT_LSIRDY ((uint8_t)0x01)\r\n#define RCC_IT_LSERDY ((uint8_t)0x02)\r\n#define RCC_IT_HSIRDY ((uint8_t)0x04)\r\n#define RCC_IT_HSERDY ((uint8_t)0x08)\r\n#define RCC_IT_PLLRDY ((uint8_t)0x10)\r\n#define RCC_IT_CSS ((uint8_t)0x80)\r\n\r\n#define IS_RCC_IT(IT) ((((IT) & (uint8_t)0xC0) == 0x00) && ((IT) != 0x00))\r\n\r\n#define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\\r\n ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\\r\n ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_CSS))\r\n \r\n\r\n#define IS_RCC_CLEAR_IT(IT) ((((IT) & (uint8_t)0x40) == 0x00) && ((IT) != 0x00))\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_LSE_configuration \r\n * @{\r\n */\r\n\r\n#define RCC_LSE_OFF ((uint32_t)0x00000000)\r\n#define RCC_LSE_ON RCC_BDCR_LSEON\r\n#define RCC_LSE_Bypass ((uint32_t)(RCC_BDCR_LSEON | RCC_BDCR_LSEBYP))\r\n#define IS_RCC_LSE(LSE) (((LSE) == RCC_LSE_OFF) || ((LSE) == RCC_LSE_ON) || \\\r\n ((LSE) == RCC_LSE_Bypass))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Source\r\n * @{\r\n */\r\n\r\n#define RCC_RTCCLKSource_LSE RCC_BDCR_RTCSEL_LSE\r\n#define RCC_RTCCLKSource_LSI RCC_BDCR_RTCSEL_LSI\r\n#define RCC_RTCCLKSource_HSE_Div32 RCC_BDCR_RTCSEL_HSE\r\n\r\n#define IS_RCC_RTCCLK_SOURCE(SOURCE) (((SOURCE) == RCC_RTCCLKSource_LSE) || \\\r\n ((SOURCE) == RCC_RTCCLKSource_LSI) || \\\r\n ((SOURCE) == RCC_RTCCLKSource_HSE_Div32))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_I2S_Clock_Source\r\n * @{\r\n */\r\n#define RCC_I2S2CLKSource_SYSCLK ((uint8_t)0x00)\r\n#define RCC_I2S2CLKSource_Ext ((uint8_t)0x01)\r\n\r\n#define IS_RCC_I2SCLK_SOURCE(SOURCE) (((SOURCE) == RCC_I2S2CLKSource_SYSCLK) || ((SOURCE) == RCC_I2S2CLKSource_Ext)) \r\n\r\n/** @defgroup RCC_LSE_Drive_Configuration \r\n * @{\r\n */\r\n\r\n#define RCC_LSEDrive_Low ((uint32_t)0x00000000)\r\n#define RCC_LSEDrive_MediumLow RCC_BDCR_LSEDRV_0\r\n#define RCC_LSEDrive_MediumHigh RCC_BDCR_LSEDRV_1\r\n#define RCC_LSEDrive_High RCC_BDCR_LSEDRV\r\n#define IS_RCC_LSE_DRIVE(DRIVE) (((DRIVE) == RCC_LSEDrive_Low) || ((DRIVE) == RCC_LSEDrive_MediumLow) || \\\r\n ((DRIVE) == RCC_LSEDrive_MediumHigh) || ((DRIVE) == RCC_LSEDrive_High))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RCC_AHB_Peripherals \r\n * @{\r\n */\r\n\r\n#define RCC_AHBPeriph_ADC34 RCC_AHBENR_ADC34EN\r\n#define RCC_AHBPeriph_ADC12 RCC_AHBENR_ADC12EN\r\n#define RCC_AHBPeriph_GPIOA RCC_AHBENR_GPIOAEN\r\n#define RCC_AHBPeriph_GPIOB RCC_AHBENR_GPIOBEN\r\n#define RCC_AHBPeriph_GPIOC RCC_AHBENR_GPIOCEN\r\n#define RCC_AHBPeriph_GPIOD RCC_AHBENR_GPIODEN\r\n#define RCC_AHBPeriph_GPIOE RCC_AHBENR_GPIOEEN\r\n#define RCC_AHBPeriph_GPIOF RCC_AHBENR_GPIOFEN\r\n#define RCC_AHBPeriph_GPIOG RCC_AHBENR_GPIOGEN\r\n#define RCC_AHBPeriph_GPIOH RCC_AHBENR_GPIOHEN\r\n#define RCC_AHBPeriph_TS RCC_AHBENR_TSEN\r\n#define RCC_AHBPeriph_CRC RCC_AHBENR_CRCEN\r\n#define RCC_AHBPeriph_FMC RCC_AHBENR_FMCEN\r\n#define RCC_AHBPeriph_FLITF RCC_AHBENR_FLITFEN\r\n#define RCC_AHBPeriph_SRAM RCC_AHBENR_SRAMEN\r\n#define RCC_AHBPeriph_DMA2 RCC_AHBENR_DMA2EN\r\n#define RCC_AHBPeriph_DMA1 RCC_AHBENR_DMA1EN\r\n\r\n#define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xCE00FF88) == 0x00) && ((PERIPH) != 0x00))\r\n#define IS_RCC_AHB_RST_PERIPH(PERIPH) ((((PERIPH) & 0xCE00FFDF) == 0x00) && ((PERIPH) != 0x00))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Peripherals \r\n * @{\r\n */\r\n\r\n#define RCC_APB2Periph_SYSCFG RCC_APB2ENR_SYSCFGEN\r\n#define RCC_APB2Periph_TIM1 RCC_APB2ENR_TIM1EN\r\n#define RCC_APB2Periph_SPI1 RCC_APB2ENR_SPI1EN\r\n#define RCC_APB2Periph_TIM8 RCC_APB2ENR_TIM8EN\r\n#define RCC_APB2Periph_USART1 RCC_APB2ENR_USART1EN\r\n#define RCC_APB2Periph_SPI4 RCC_APB2ENR_SPI4EN\r\n#define RCC_APB2Periph_TIM15 RCC_APB2ENR_TIM15EN\r\n#define RCC_APB2Periph_TIM16 RCC_APB2ENR_TIM16EN\r\n#define RCC_APB2Periph_TIM17 RCC_APB2ENR_TIM17EN\r\n#define RCC_APB2Periph_TIM20 RCC_APB2ENR_TIM20EN\r\n#define RCC_APB2Periph_HRTIM1 RCC_APB2ENR_HRTIM1\r\n\r\n#define IS_RCC_APB2_PERIPH(PERIPH) ((((PERIPH) & 0xDFE807FE) == 0x00) && ((PERIPH) != 0x00))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RCC_APB1_Peripherals \r\n * @{\r\n */\r\n#define RCC_APB1Periph_TIM2 RCC_APB1ENR_TIM2EN\r\n#define RCC_APB1Periph_TIM3 RCC_APB1ENR_TIM3EN\r\n#define RCC_APB1Periph_TIM4 RCC_APB1ENR_TIM4EN\r\n#define RCC_APB1Periph_TIM6 RCC_APB1ENR_TIM6EN\r\n#define RCC_APB1Periph_TIM7 RCC_APB1ENR_TIM7EN\r\n#define RCC_APB1Periph_WWDG RCC_APB1ENR_WWDGEN\r\n#define RCC_APB1Periph_SPI2 RCC_APB1ENR_SPI2EN\r\n#define RCC_APB1Periph_SPI3 RCC_APB1ENR_SPI3EN\r\n#define RCC_APB1Periph_USART2 RCC_APB1ENR_USART2EN\r\n#define RCC_APB1Periph_USART3 RCC_APB1ENR_USART3EN\r\n#define RCC_APB1Periph_UART4 RCC_APB1ENR_UART4EN\r\n#define RCC_APB1Periph_UART5 RCC_APB1ENR_UART5EN\r\n#define RCC_APB1Periph_I2C1 RCC_APB1ENR_I2C1EN\r\n#define RCC_APB1Periph_I2C2 RCC_APB1ENR_I2C2EN\r\n#define RCC_APB1Periph_USB RCC_APB1ENR_USBEN\r\n#define RCC_APB1Periph_CAN1 RCC_APB1ENR_CAN1EN\r\n#define RCC_APB1Periph_PWR RCC_APB1ENR_PWREN\r\n#define RCC_APB1Periph_DAC1 RCC_APB1ENR_DAC1EN\r\n#define RCC_APB1Periph_I2C3 RCC_APB1ENR_I2C3EN\r\n#define RCC_APB1Periph_DAC2 RCC_APB1ENR_DAC2EN\r\n#define RCC_APB1Periph_DAC RCC_APB1Periph_DAC1\r\n\r\n\r\n#define IS_RCC_APB1_PERIPH(PERIPH) ((((PERIPH) & 0x890137C8) == 0x00) && ((PERIPH) != 0x00))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO_Clock_Source\r\n * @{\r\n */\r\n\r\n#define RCC_MCOSource_NoClock ((uint8_t)0x00)\r\n#define RCC_MCOSource_LSI ((uint8_t)0x02)\r\n#define RCC_MCOSource_LSE ((uint8_t)0x03)\r\n#define RCC_MCOSource_SYSCLK ((uint8_t)0x04)\r\n#define RCC_MCOSource_HSI ((uint8_t)0x05)\r\n#define RCC_MCOSource_HSE ((uint8_t)0x06)\r\n#define RCC_MCOSource_PLLCLK_Div2 ((uint8_t)0x07)\r\n#define RCC_MCOSource_PLLCLK ((uint8_t)0x87)\r\n\r\n#define IS_RCC_MCO_SOURCE(SOURCE) (((SOURCE) == RCC_MCOSource_NoClock) ||((SOURCE) == RCC_MCOSource_SYSCLK) ||\\\r\n ((SOURCE) == RCC_MCOSource_HSI) || ((SOURCE) == RCC_MCOSource_HSE) || \\\r\n ((SOURCE) == RCC_MCOSource_LSI) || ((SOURCE) == RCC_MCOSource_LSE) || \\\r\n ((SOURCE) == RCC_MCOSource_PLLCLK_Div2)|| ((SOURCE) == RCC_MCOSource_PLLCLK))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RCC_MCOPrescaler\r\n * @{\r\n */\r\n\r\n#define RCC_MCOPrescaler_1 RCC_CFGR_MCO_PRE_1\r\n#define RCC_MCOPrescaler_2 RCC_CFGR_MCO_PRE_2\r\n#define RCC_MCOPrescaler_4 RCC_CFGR_MCO_PRE_4\r\n#define RCC_MCOPrescaler_8 RCC_CFGR_MCO_PRE_8\r\n#define RCC_MCOPrescaler_16 RCC_CFGR_MCO_PRE_16\r\n#define RCC_MCOPrescaler_32 RCC_CFGR_MCO_PRE_32\r\n#define RCC_MCOPrescaler_64 RCC_CFGR_MCO_PRE_64\r\n#define RCC_MCOPrescaler_128 RCC_CFGR_MCO_PRE_128\r\n\r\n#define IS_RCC_MCO_PRESCALER(PRESCALER) (((PRESCALER) == RCC_MCOPrescaler_1) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_2) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_4) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_8) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_16) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_32) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_64) || \\\r\n ((PRESCALER) == RCC_MCOPrescaler_128))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RCC_USB_Device_clock_source \r\n * @{\r\n */\r\n\r\n#define RCC_USBCLKSource_PLLCLK_1Div5 ((uint8_t)0x00)\r\n#define RCC_USBCLKSource_PLLCLK_Div1 ((uint8_t)0x01)\r\n\r\n#define IS_RCC_USBCLK_SOURCE(SOURCE) (((SOURCE) == RCC_USBCLKSource_PLLCLK_1Div5) || \\\r\n ((SOURCE) == RCC_USBCLKSource_PLLCLK_Div1))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Flag \r\n * @{\r\n */\r\n#define RCC_FLAG_HSIRDY ((uint8_t)0x01)\r\n#define RCC_FLAG_HSERDY ((uint8_t)0x11)\r\n#define RCC_FLAG_PLLRDY ((uint8_t)0x19)\r\n#define RCC_FLAG_MCOF ((uint8_t)0x9C)\r\n#define RCC_FLAG_LSERDY ((uint8_t)0x21)\r\n#define RCC_FLAG_LSIRDY ((uint8_t)0x41)\r\n#define RCC_FLAG_OBLRST ((uint8_t)0x59)\r\n#define RCC_FLAG_PINRST ((uint8_t)0x5A)\r\n#define RCC_FLAG_PORRST ((uint8_t)0x5B)\r\n#define RCC_FLAG_SFTRST ((uint8_t)0x5C)\r\n#define RCC_FLAG_IWDGRST ((uint8_t)0x5D)\r\n#define RCC_FLAG_WWDGRST ((uint8_t)0x5E)\r\n#define RCC_FLAG_LPWRRST ((uint8_t)0x5F)\r\n\r\n#define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\\r\n ((FLAG) == RCC_FLAG_PLLRDY) || ((FLAG) == RCC_FLAG_LSERDY) || \\\r\n ((FLAG) == RCC_FLAG_LSIRDY) || ((FLAG) == RCC_FLAG_OBLRST) || \\\r\n ((FLAG) == RCC_FLAG_PINRST) || ((FLAG) == RCC_FLAG_PORRST) || \\\r\n ((FLAG) == RCC_FLAG_SFTRST) || ((FLAG) == RCC_FLAG_IWDGRST)|| \\\r\n ((FLAG) == RCC_FLAG_WWDGRST)|| ((FLAG) == RCC_FLAG_LPWRRST)|| \\\r\n ((FLAG) == RCC_FLAG_MCOF))\r\n\r\n#define IS_RCC_HSI_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x1F)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the RCC clock configuration to the default reset state */\r\nvoid RCC_DeInit(void);\r\n\r\n/* Internal/external clocks, PLL, CSS and MCO configuration functions *********/\r\nvoid RCC_HSEConfig(uint8_t RCC_HSE);\r\nErrorStatus RCC_WaitForHSEStartUp(void);\r\nvoid RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue);\r\nvoid RCC_HSICmd(FunctionalState NewState);\r\nvoid RCC_LSEConfig(uint32_t RCC_LSE);\r\nvoid RCC_LSEDriveConfig(uint32_t RCC_LSEDrive);\r\nvoid RCC_LSICmd(FunctionalState NewState);\r\nvoid RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul);\r\nvoid RCC_PLLCmd(FunctionalState NewState);\r\nvoid RCC_PREDIV1Config(uint32_t RCC_PREDIV1_Div);\r\nvoid RCC_ClockSecuritySystemCmd(FunctionalState NewState);\r\n#ifdef STM32F303xC\r\n void RCC_MCOConfig(uint8_t RCC_MCOSource);\r\n#else\r\n void RCC_MCOConfig(uint8_t RCC_MCOSource,uint32_t RCC_MCOPrescaler);\r\n#endif /* STM32F303xC */\r\n\r\n/* System, AHB and APB busses clocks configuration functions ******************/\r\nvoid RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);\r\nuint8_t RCC_GetSYSCLKSource(void);\r\nvoid RCC_HCLKConfig(uint32_t RCC_SYSCLK);\r\nvoid RCC_PCLK1Config(uint32_t RCC_HCLK);\r\nvoid RCC_PCLK2Config(uint32_t RCC_HCLK);\r\nvoid RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks);\r\n\r\n/* Peripheral clocks configuration functions **********************************/\r\nvoid RCC_ADCCLKConfig(uint32_t RCC_PLLCLK);\r\nvoid RCC_I2CCLKConfig(uint32_t RCC_I2CCLK);\r\nvoid RCC_TIMCLKConfig(uint32_t RCC_TIMCLK);\r\nvoid RCC_HRTIM1CLKConfig(uint32_t RCC_HRTIMCLK);\r\nvoid RCC_I2SCLKConfig(uint32_t RCC_I2SCLKSource); \r\nvoid RCC_USARTCLKConfig(uint32_t RCC_USARTCLK);\r\nvoid RCC_USBCLKConfig(uint32_t RCC_USBCLKSource);\r\n\r\nvoid RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);\r\nvoid RCC_RTCCLKCmd(FunctionalState NewState);\r\nvoid RCC_BackupResetCmd(FunctionalState NewState);\r\n\r\nvoid RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r\nvoid RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r\nvoid RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r\n\r\nvoid RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r\nvoid RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r\nvoid RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState);\r\nFlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG);\r\nvoid RCC_ClearFlag(void);\r\nITStatus RCC_GetITStatus(uint8_t RCC_IT);\r\nvoid RCC_ClearITPendingBit(uint8_t RCC_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_RCC_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_rtc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_rtc.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the RTC firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_RTC_H\r\n#define __STM32F30x_RTC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RTC\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief RTC Init structures definition \r\n */ \r\ntypedef struct\r\n{\r\n uint32_t RTC_HourFormat; /*!< Specifies the RTC Hour Format.\r\n This parameter can be a value of @ref RTC_Hour_Formats */\r\n \r\n uint32_t RTC_AsynchPrediv; /*!< Specifies the RTC Asynchronous Predivider value.\r\n This parameter must be set to a value lower than 0x7F */\r\n \r\n uint32_t RTC_SynchPrediv; /*!< Specifies the RTC Synchronous Predivider value.\r\n This parameter must be set to a value lower than 0x1FFF */ \r\n}RTC_InitTypeDef;\r\n\r\n/** \r\n * @brief RTC Time structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint8_t RTC_Hours; /*!< Specifies the RTC Time Hour.\r\n This parameter must be set to a value in the 0-12 range\r\n if the RTC_HourFormat_12 is selected or 0-23 range if\r\n the RTC_HourFormat_24 is selected. */\r\n\r\n uint8_t RTC_Minutes; /*!< Specifies the RTC Time Minutes.\r\n This parameter must be set to a value in the 0-59 range. */\r\n \r\n uint8_t RTC_Seconds; /*!< Specifies the RTC Time Seconds.\r\n This parameter must be set to a value in the 0-59 range. */\r\n\r\n uint8_t RTC_H12; /*!< Specifies the RTC AM/PM Time.\r\n This parameter can be a value of @ref RTC_AM_PM_Definitions */\r\n}RTC_TimeTypeDef; \r\n\r\n/** \r\n * @brief RTC Date structure definition \r\n */\r\ntypedef struct\r\n{\r\n uint8_t RTC_WeekDay; /*!< Specifies the RTC Date WeekDay.\r\n This parameter can be a value of @ref RTC_WeekDay_Definitions */\r\n \r\n uint8_t RTC_Month; /*!< Specifies the RTC Date Month (in BCD format).\r\n This parameter can be a value of @ref RTC_Month_Date_Definitions */\r\n\r\n uint8_t RTC_Date; /*!< Specifies the RTC Date.\r\n This parameter must be set to a value in the 1-31 range. */\r\n \r\n uint8_t RTC_Year; /*!< Specifies the RTC Date Year.\r\n This parameter must be set to a value in the 0-99 range. */\r\n}RTC_DateTypeDef;\r\n\r\n/** \r\n * @brief RTC Alarm structure definition \r\n */\r\ntypedef struct\r\n{\r\n RTC_TimeTypeDef RTC_AlarmTime; /*!< Specifies the RTC Alarm Time members. */\r\n\r\n uint32_t RTC_AlarmMask; /*!< Specifies the RTC Alarm Masks.\r\n This parameter can be a value of @ref RTC_AlarmMask_Definitions */\r\n\r\n uint32_t RTC_AlarmDateWeekDaySel; /*!< Specifies the RTC Alarm is on Date or WeekDay.\r\n This parameter can be a value of @ref RTC_AlarmDateWeekDay_Definitions */\r\n \r\n uint8_t RTC_AlarmDateWeekDay; /*!< Specifies the RTC Alarm Date/WeekDay.\r\n If the Alarm Date is selected, this parameter\r\n must be set to a value in the 1-31 range.\r\n If the Alarm WeekDay is selected, this \r\n parameter can be a value of @ref RTC_WeekDay_Definitions */\r\n}RTC_AlarmTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup RTC_Exported_Constants\r\n * @{\r\n */ \r\n\r\n\r\n/** @defgroup RTC_Hour_Formats \r\n * @{\r\n */ \r\n#define RTC_HourFormat_24 ((uint32_t)0x00000000)\r\n#define RTC_HourFormat_12 ((uint32_t)0x00000040)\r\n#define IS_RTC_HOUR_FORMAT(FORMAT) (((FORMAT) == RTC_HourFormat_12) || \\\r\n ((FORMAT) == RTC_HourFormat_24))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Asynchronous_Predivider \r\n * @{\r\n */ \r\n#define IS_RTC_ASYNCH_PREDIV(PREDIV) ((PREDIV) <= 0x7F)\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup RTC_Synchronous_Predivider \r\n * @{\r\n */ \r\n#define IS_RTC_SYNCH_PREDIV(PREDIV) ((PREDIV) <= 0x7FFF)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Time_Definitions \r\n * @{\r\n */ \r\n#define IS_RTC_HOUR12(HOUR) (((HOUR) > 0) && ((HOUR) <= 12))\r\n#define IS_RTC_HOUR24(HOUR) ((HOUR) <= 23)\r\n#define IS_RTC_MINUTES(MINUTES) ((MINUTES) <= 59)\r\n#define IS_RTC_SECONDS(SECONDS) ((SECONDS) <= 59)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_AM_PM_Definitions \r\n * @{\r\n */ \r\n#define RTC_H12_AM ((uint8_t)0x00)\r\n#define RTC_H12_PM ((uint8_t)0x40)\r\n#define IS_RTC_H12(PM) (((PM) == RTC_H12_AM) || ((PM) == RTC_H12_PM))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Year_Date_Definitions \r\n * @{\r\n */ \r\n#define IS_RTC_YEAR(YEAR) ((YEAR) <= 99)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Month_Date_Definitions \r\n * @{\r\n */ \r\n\r\n/* Coded in BCD format */\r\n#define RTC_Month_January ((uint8_t)0x01)\r\n#define RTC_Month_February ((uint8_t)0x02)\r\n#define RTC_Month_March ((uint8_t)0x03)\r\n#define RTC_Month_April ((uint8_t)0x04)\r\n#define RTC_Month_May ((uint8_t)0x05)\r\n#define RTC_Month_June ((uint8_t)0x06)\r\n#define RTC_Month_July ((uint8_t)0x07)\r\n#define RTC_Month_August ((uint8_t)0x08)\r\n#define RTC_Month_September ((uint8_t)0x09)\r\n#define RTC_Month_October ((uint8_t)0x10)\r\n#define RTC_Month_November ((uint8_t)0x11)\r\n#define RTC_Month_December ((uint8_t)0x12)\r\n#define IS_RTC_MONTH(MONTH) (((MONTH) >= 1) && ((MONTH) <= 12))\r\n#define IS_RTC_DATE(DATE) (((DATE) >= 1) && ((DATE) <= 31))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_WeekDay_Definitions \r\n * @{\r\n */ \r\n \r\n#define RTC_Weekday_Monday ((uint8_t)0x01)\r\n#define RTC_Weekday_Tuesday ((uint8_t)0x02)\r\n#define RTC_Weekday_Wednesday ((uint8_t)0x03)\r\n#define RTC_Weekday_Thursday ((uint8_t)0x04)\r\n#define RTC_Weekday_Friday ((uint8_t)0x05)\r\n#define RTC_Weekday_Saturday ((uint8_t)0x06)\r\n#define RTC_Weekday_Sunday ((uint8_t)0x07)\r\n#define IS_RTC_WEEKDAY(WEEKDAY) (((WEEKDAY) == RTC_Weekday_Monday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Tuesday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Wednesday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Thursday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Friday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Saturday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Sunday))\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup RTC_Alarm_Definitions \r\n * @{\r\n */ \r\n#define IS_RTC_ALARM_DATE_WEEKDAY_DATE(DATE) (((DATE) > 0) && ((DATE) <= 31))\r\n#define IS_RTC_ALARM_DATE_WEEKDAY_WEEKDAY(WEEKDAY) (((WEEKDAY) == RTC_Weekday_Monday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Tuesday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Wednesday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Thursday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Friday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Saturday) || \\\r\n ((WEEKDAY) == RTC_Weekday_Sunday))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup RTC_AlarmDateWeekDay_Definitions \r\n * @{\r\n */ \r\n#define RTC_AlarmDateWeekDaySel_Date ((uint32_t)0x00000000) \r\n#define RTC_AlarmDateWeekDaySel_WeekDay ((uint32_t)0x40000000) \r\n\r\n#define IS_RTC_ALARM_DATE_WEEKDAY_SEL(SEL) (((SEL) == RTC_AlarmDateWeekDaySel_Date) || \\\r\n ((SEL) == RTC_AlarmDateWeekDaySel_WeekDay))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup RTC_AlarmMask_Definitions \r\n * @{\r\n */ \r\n#define RTC_AlarmMask_None ((uint32_t)0x00000000)\r\n#define RTC_AlarmMask_DateWeekDay ((uint32_t)0x80000000) \r\n#define RTC_AlarmMask_Hours ((uint32_t)0x00800000)\r\n#define RTC_AlarmMask_Minutes ((uint32_t)0x00008000)\r\n#define RTC_AlarmMask_Seconds ((uint32_t)0x00000080)\r\n#define RTC_AlarmMask_All ((uint32_t)0x80808080)\r\n#define IS_ALARM_MASK(MASK) (((MASK) & 0x7F7F7F7F) == (uint32_t)RESET)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Alarms_Definitions \r\n * @{\r\n */ \r\n#define RTC_Alarm_A ((uint32_t)0x00000100)\r\n#define RTC_Alarm_B ((uint32_t)0x00000200)\r\n#define IS_RTC_ALARM(ALARM) (((ALARM) == RTC_Alarm_A) || ((ALARM) == RTC_Alarm_B))\r\n#define IS_RTC_CMD_ALARM(ALARM) (((ALARM) & (RTC_Alarm_A | RTC_Alarm_B)) != (uint32_t)RESET)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Alarm_Sub_Seconds_Masks_Definitions\r\n * @{\r\n */ \r\n#define RTC_AlarmSubSecondMask_All ((uint32_t)0x00000000) /*!< All Alarm SS fields are masked. \r\n There is no comparison on sub seconds \r\n for Alarm */\r\n#define RTC_AlarmSubSecondMask_SS14_1 ((uint32_t)0x01000000) /*!< SS[14:1] are don't care in Alarm \r\n comparison. Only SS[0] is compared. */\r\n#define RTC_AlarmSubSecondMask_SS14_2 ((uint32_t)0x02000000) /*!< SS[14:2] are don't care in Alarm \r\n comparison. Only SS[1:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_3 ((uint32_t)0x03000000) /*!< SS[14:3] are don't care in Alarm \r\n comparison. Only SS[2:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_4 ((uint32_t)0x04000000) /*!< SS[14:4] are don't care in Alarm \r\n comparison. Only SS[3:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_5 ((uint32_t)0x05000000) /*!< SS[14:5] are don't care in Alarm \r\n comparison. Only SS[4:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_6 ((uint32_t)0x06000000) /*!< SS[14:6] are don't care in Alarm \r\n comparison. Only SS[5:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_7 ((uint32_t)0x07000000) /*!< SS[14:7] are don't care in Alarm \r\n comparison. Only SS[6:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_8 ((uint32_t)0x08000000) /*!< SS[14:8] are don't care in Alarm \r\n comparison. Only SS[7:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_9 ((uint32_t)0x09000000) /*!< SS[14:9] are don't care in Alarm \r\n comparison. Only SS[8:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_10 ((uint32_t)0x0A000000) /*!< SS[14:10] are don't care in Alarm \r\n comparison. Only SS[9:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_11 ((uint32_t)0x0B000000) /*!< SS[14:11] are don't care in Alarm \r\n comparison. Only SS[10:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_12 ((uint32_t)0x0C000000) /*!< SS[14:12] are don't care in Alarm \r\n comparison.Only SS[11:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14_13 ((uint32_t)0x0D000000) /*!< SS[14:13] are don't care in Alarm \r\n comparison. Only SS[12:0] are compared */\r\n#define RTC_AlarmSubSecondMask_SS14 ((uint32_t)0x0E000000) /*!< SS[14] is don't care in Alarm \r\n comparison.Only SS[13:0] are compared */\r\n#define RTC_AlarmSubSecondMask_None ((uint32_t)0x0F000000) /*!< SS[14:0] are compared and must match \r\n to activate alarm. */\r\n#define IS_RTC_ALARM_SUB_SECOND_MASK(MASK) (((MASK) == RTC_AlarmSubSecondMask_All) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_1) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_2) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_3) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_4) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_5) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_6) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_7) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_8) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_9) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_10) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_11) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_12) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14_13) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_SS14) || \\\r\n ((MASK) == RTC_AlarmSubSecondMask_None))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Alarm_Sub_Seconds_Value\r\n * @{\r\n */ \r\n\r\n#define IS_RTC_ALARM_SUB_SECOND_VALUE(VALUE) ((VALUE) <= 0x00007FFF)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Wakeup_Timer_Definitions \r\n * @{\r\n */\r\n#define RTC_WakeUpClock_RTCCLK_Div16 ((uint32_t)0x00000000)\r\n#define RTC_WakeUpClock_RTCCLK_Div8 ((uint32_t)0x00000001)\r\n#define RTC_WakeUpClock_RTCCLK_Div4 ((uint32_t)0x00000002)\r\n#define RTC_WakeUpClock_RTCCLK_Div2 ((uint32_t)0x00000003)\r\n#define RTC_WakeUpClock_CK_SPRE_16bits ((uint32_t)0x00000004)\r\n#define RTC_WakeUpClock_CK_SPRE_17bits ((uint32_t)0x00000006)\r\n#define IS_RTC_WAKEUP_CLOCK(CLOCK) (((CLOCK) == RTC_WakeUpClock_RTCCLK_Div16) || \\\r\n ((CLOCK) == RTC_WakeUpClock_RTCCLK_Div8) || \\\r\n ((CLOCK) == RTC_WakeUpClock_RTCCLK_Div4) || \\\r\n ((CLOCK) == RTC_WakeUpClock_RTCCLK_Div2) || \\\r\n ((CLOCK) == RTC_WakeUpClock_CK_SPRE_16bits) || \\\r\n ((CLOCK) == RTC_WakeUpClock_CK_SPRE_17bits))\r\n#define IS_RTC_WAKEUP_COUNTER(COUNTER) ((COUNTER) <= 0xFFFF)\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Time_Stamp_Edges_definitions \r\n * @{\r\n */ \r\n#define RTC_TimeStampEdge_Rising ((uint32_t)0x00000000)\r\n#define RTC_TimeStampEdge_Falling ((uint32_t)0x00000008)\r\n#define IS_RTC_TIMESTAMP_EDGE(EDGE) (((EDGE) == RTC_TimeStampEdge_Rising) || \\\r\n ((EDGE) == RTC_TimeStampEdge_Falling))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Output_selection_Definitions \r\n * @{\r\n */ \r\n#define RTC_Output_Disable ((uint32_t)0x00000000)\r\n#define RTC_Output_AlarmA ((uint32_t)0x00200000)\r\n#define RTC_Output_AlarmB ((uint32_t)0x00400000)\r\n#define RTC_Output_WakeUp ((uint32_t)0x00600000)\r\n \r\n#define IS_RTC_OUTPUT(OUTPUT) (((OUTPUT) == RTC_Output_Disable) || \\\r\n ((OUTPUT) == RTC_Output_AlarmA) || \\\r\n ((OUTPUT) == RTC_Output_AlarmB) || \\\r\n ((OUTPUT) == RTC_Output_WakeUp))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Output_Polarity_Definitions \r\n * @{\r\n */ \r\n#define RTC_OutputPolarity_High ((uint32_t)0x00000000)\r\n#define RTC_OutputPolarity_Low ((uint32_t)0x00100000)\r\n#define IS_RTC_OUTPUT_POL(POL) (((POL) == RTC_OutputPolarity_High) || \\\r\n ((POL) == RTC_OutputPolarity_Low))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Digital_Calibration_Definitions \r\n * @{\r\n */ \r\n#define RTC_CalibSign_Positive ((uint32_t)0x00000000) \r\n#define RTC_CalibSign_Negative ((uint32_t)0x00000080)\r\n#define IS_RTC_CALIB_SIGN(SIGN) (((SIGN) == RTC_CalibSign_Positive) || \\\r\n ((SIGN) == RTC_CalibSign_Negative))\r\n#define IS_RTC_CALIB_VALUE(VALUE) ((VALUE) < 0x20)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n /** @defgroup RTC_Calib_Output_selection_Definitions \r\n * @{\r\n */ \r\n#define RTC_CalibOutput_512Hz ((uint32_t)0x00000000) \r\n#define RTC_CalibOutput_1Hz ((uint32_t)0x00080000)\r\n#define IS_RTC_CALIB_OUTPUT(OUTPUT) (((OUTPUT) == RTC_CalibOutput_512Hz) || \\\r\n ((OUTPUT) == RTC_CalibOutput_1Hz))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Smooth_calib_period_Definitions \r\n * @{\r\n */ \r\n#define RTC_SmoothCalibPeriod_32sec ((uint32_t)0x00000000) /*!< if RTCCLK = 32768 Hz, Smooth calibation\r\n period is 32s, else 2exp20 RTCCLK seconds */\r\n#define RTC_SmoothCalibPeriod_16sec ((uint32_t)0x00002000) /*!< if RTCCLK = 32768 Hz, Smooth calibation \r\n period is 16s, else 2exp19 RTCCLK seconds */\r\n#define RTC_SmoothCalibPeriod_8sec ((uint32_t)0x00004000) /*!< if RTCCLK = 32768 Hz, Smooth calibation \r\n period is 8s, else 2exp18 RTCCLK seconds */\r\n#define IS_RTC_SMOOTH_CALIB_PERIOD(PERIOD) (((PERIOD) == RTC_SmoothCalibPeriod_32sec) || \\\r\n ((PERIOD) == RTC_SmoothCalibPeriod_16sec) || \\\r\n ((PERIOD) == RTC_SmoothCalibPeriod_8sec))\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Smooth_calib_Plus_pulses_Definitions \r\n * @{\r\n */ \r\n#define RTC_SmoothCalibPlusPulses_Set ((uint32_t)0x00008000) /*!< The number of RTCCLK pulses added \r\n during a X -second window = Y - CALM[8:0]. \r\n with Y = 512, 256, 128 when X = 32, 16, 8 */\r\n#define RTC_SmoothCalibPlusPulses_Reset ((uint32_t)0x00000000) /*!< The number of RTCCLK pulses subbstited\r\n during a 32-second window = CALM[8:0]. */\r\n#define IS_RTC_SMOOTH_CALIB_PLUS(PLUS) (((PLUS) == RTC_SmoothCalibPlusPulses_Set) || \\\r\n ((PLUS) == RTC_SmoothCalibPlusPulses_Reset))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Smooth_calib_Minus_pulses_Definitions \r\n * @{\r\n */ \r\n#define IS_RTC_SMOOTH_CALIB_MINUS(VALUE) ((VALUE) <= 0x000001FF)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_DayLightSaving_Definitions \r\n * @{\r\n */ \r\n#define RTC_DayLightSaving_SUB1H ((uint32_t)0x00020000)\r\n#define RTC_DayLightSaving_ADD1H ((uint32_t)0x00010000)\r\n#define IS_RTC_DAYLIGHT_SAVING(SAVE) (((SAVE) == RTC_DayLightSaving_SUB1H) || \\\r\n ((SAVE) == RTC_DayLightSaving_ADD1H))\r\n\r\n#define RTC_StoreOperation_Reset ((uint32_t)0x00000000)\r\n#define RTC_StoreOperation_Set ((uint32_t)0x00040000)\r\n#define IS_RTC_STORE_OPERATION(OPERATION) (((OPERATION) == RTC_StoreOperation_Reset) || \\\r\n ((OPERATION) == RTC_StoreOperation_Set))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Tamper_Trigger_Definitions \r\n * @{\r\n */ \r\n#define RTC_TamperTrigger_RisingEdge ((uint32_t)0x00000000)\r\n#define RTC_TamperTrigger_FallingEdge ((uint32_t)0x00000001)\r\n#define RTC_TamperTrigger_LowLevel ((uint32_t)0x00000000)\r\n#define RTC_TamperTrigger_HighLevel ((uint32_t)0x00000001)\r\n#define IS_RTC_TAMPER_TRIGGER(TRIGGER) (((TRIGGER) == RTC_TamperTrigger_RisingEdge) || \\\r\n ((TRIGGER) == RTC_TamperTrigger_FallingEdge) || \\\r\n ((TRIGGER) == RTC_TamperTrigger_LowLevel) || \\\r\n ((TRIGGER) == RTC_TamperTrigger_HighLevel)) \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Tamper_Filter_Definitions \r\n * @{\r\n */ \r\n#define RTC_TamperFilter_Disable ((uint32_t)0x00000000) /*!< Tamper filter is disabled */\r\n\r\n#define RTC_TamperFilter_2Sample ((uint32_t)0x00000800) /*!< Tamper is activated after 2 \r\n consecutive samples at the active level */\r\n#define RTC_TamperFilter_4Sample ((uint32_t)0x00001000) /*!< Tamper is activated after 4 \r\n consecutive samples at the active level */\r\n#define RTC_TamperFilter_8Sample ((uint32_t)0x00001800) /*!< Tamper is activated after 8 \r\n consecutive samples at the active leve. */\r\n#define IS_RTC_TAMPER_FILTER(FILTER) (((FILTER) == RTC_TamperFilter_Disable) || \\\r\n ((FILTER) == RTC_TamperFilter_2Sample) || \\\r\n ((FILTER) == RTC_TamperFilter_4Sample) || \\\r\n ((FILTER) == RTC_TamperFilter_8Sample))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Tamper_Sampling_Frequencies_Definitions \r\n * @{\r\n */ \r\n#define RTC_TamperSamplingFreq_RTCCLK_Div32768 ((uint32_t)0x00000000) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 32768 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div16384 ((uint32_t)0x000000100) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 16384 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div8192 ((uint32_t)0x00000200) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 8192 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div4096 ((uint32_t)0x00000300) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 4096 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div2048 ((uint32_t)0x00000400) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 2048 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div1024 ((uint32_t)0x00000500) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 1024 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div512 ((uint32_t)0x00000600) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 512 */\r\n#define RTC_TamperSamplingFreq_RTCCLK_Div256 ((uint32_t)0x00000700) /*!< Each of the tamper inputs are sampled\r\n with a frequency = RTCCLK / 256 */\r\n#define IS_RTC_TAMPER_SAMPLING_FREQ(FREQ) (((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div32768) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div16384) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div8192) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div4096) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div2048) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div1024) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div512) || \\\r\n ((FREQ) ==RTC_TamperSamplingFreq_RTCCLK_Div256))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n /** @defgroup RTC_Tamper_Pin_Precharge_Duration_Definitions \r\n * @{\r\n */ \r\n#define RTC_TamperPrechargeDuration_1RTCCLK ((uint32_t)0x00000000) /*!< Tamper pins are pre-charged before \r\n sampling during 1 RTCCLK cycle */\r\n#define RTC_TamperPrechargeDuration_2RTCCLK ((uint32_t)0x00002000) /*!< Tamper pins are pre-charged before \r\n sampling during 2 RTCCLK cycles */\r\n#define RTC_TamperPrechargeDuration_4RTCCLK ((uint32_t)0x00004000) /*!< Tamper pins are pre-charged before \r\n sampling during 4 RTCCLK cycles */\r\n#define RTC_TamperPrechargeDuration_8RTCCLK ((uint32_t)0x00006000) /*!< Tamper pins are pre-charged before \r\n sampling during 8 RTCCLK cycles */\r\n\r\n#define IS_RTC_TAMPER_PRECHARGE_DURATION(DURATION) (((DURATION) == RTC_TamperPrechargeDuration_1RTCCLK) || \\\r\n ((DURATION) == RTC_TamperPrechargeDuration_2RTCCLK) || \\\r\n ((DURATION) == RTC_TamperPrechargeDuration_4RTCCLK) || \\\r\n ((DURATION) == RTC_TamperPrechargeDuration_8RTCCLK))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Tamper_Pins_Definitions \r\n * @{\r\n */ \r\n#define RTC_Tamper_1 RTC_TAFCR_TAMP1E /*!< Tamper detection enable for \r\n input tamper 1 */\r\n#define RTC_Tamper_2 RTC_TAFCR_TAMP2E /*!< Tamper detection enable for \r\n input tamper 2 */\r\n#define RTC_Tamper_3 RTC_TAFCR_TAMP3E /*!< Tamper detection enable for \r\n input tamper 3 */\r\n\r\n#define IS_RTC_TAMPER(TAMPER) ((((TAMPER) & (uint32_t)0xFFFFFFD6) == 0x00) && ((TAMPER) != (uint32_t)RESET))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Output_Type_ALARM_OUT \r\n * @{\r\n */ \r\n#define RTC_OutputType_OpenDrain ((uint32_t)0x00000000)\r\n#define RTC_OutputType_PushPull ((uint32_t)0x00040000)\r\n#define IS_RTC_OUTPUT_TYPE(TYPE) (((TYPE) == RTC_OutputType_OpenDrain) || \\\r\n ((TYPE) == RTC_OutputType_PushPull))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Add_1_Second_Parameter_Definitions\r\n * @{\r\n */ \r\n#define RTC_ShiftAdd1S_Reset ((uint32_t)0x00000000)\r\n#define RTC_ShiftAdd1S_Set ((uint32_t)0x80000000)\r\n#define IS_RTC_SHIFT_ADD1S(SEL) (((SEL) == RTC_ShiftAdd1S_Reset) || \\\r\n ((SEL) == RTC_ShiftAdd1S_Set))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Substract_Fraction_Of_Second_Value\r\n * @{\r\n */ \r\n#define IS_RTC_SHIFT_SUBFS(FS) ((FS) <= 0x00007FFF)\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup RTC_Backup_Registers_Definitions \r\n * @{\r\n */\r\n\r\n#define RTC_BKP_DR0 ((uint32_t)0x00000000)\r\n#define RTC_BKP_DR1 ((uint32_t)0x00000001)\r\n#define RTC_BKP_DR2 ((uint32_t)0x00000002)\r\n#define RTC_BKP_DR3 ((uint32_t)0x00000003)\r\n#define RTC_BKP_DR4 ((uint32_t)0x00000004)\r\n#define RTC_BKP_DR5 ((uint32_t)0x00000005)\r\n#define RTC_BKP_DR6 ((uint32_t)0x00000006)\r\n#define RTC_BKP_DR7 ((uint32_t)0x00000007)\r\n#define RTC_BKP_DR8 ((uint32_t)0x00000008)\r\n#define RTC_BKP_DR9 ((uint32_t)0x00000009)\r\n#define RTC_BKP_DR10 ((uint32_t)0x0000000A)\r\n#define RTC_BKP_DR11 ((uint32_t)0x0000000B)\r\n#define RTC_BKP_DR12 ((uint32_t)0x0000000C)\r\n#define RTC_BKP_DR13 ((uint32_t)0x0000000D)\r\n#define RTC_BKP_DR14 ((uint32_t)0x0000000E)\r\n#define RTC_BKP_DR15 ((uint32_t)0x0000000F)\r\n#define IS_RTC_BKP(BKP) (((BKP) == RTC_BKP_DR0) || \\\r\n ((BKP) == RTC_BKP_DR1) || \\\r\n ((BKP) == RTC_BKP_DR2) || \\\r\n ((BKP) == RTC_BKP_DR3) || \\\r\n ((BKP) == RTC_BKP_DR4) || \\\r\n ((BKP) == RTC_BKP_DR5) || \\\r\n ((BKP) == RTC_BKP_DR6) || \\\r\n ((BKP) == RTC_BKP_DR7) || \\\r\n ((BKP) == RTC_BKP_DR8) || \\\r\n ((BKP) == RTC_BKP_DR9) || \\\r\n ((BKP) == RTC_BKP_DR10) || \\\r\n ((BKP) == RTC_BKP_DR11) || \\\r\n ((BKP) == RTC_BKP_DR12) || \\\r\n ((BKP) == RTC_BKP_DR13) || \\\r\n ((BKP) == RTC_BKP_DR14) || \\\r\n ((BKP) == RTC_BKP_DR15))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Input_parameter_format_definitions \r\n * @{\r\n */ \r\n#define RTC_Format_BIN ((uint32_t)0x000000000)\r\n#define RTC_Format_BCD ((uint32_t)0x000000001)\r\n#define IS_RTC_FORMAT(FORMAT) (((FORMAT) == RTC_Format_BIN) || ((FORMAT) == RTC_Format_BCD))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Flags_Definitions \r\n * @{\r\n */ \r\n#define RTC_FLAG_RECALPF ((uint32_t)0x00010000)\r\n#define RTC_FLAG_TAMP3F ((uint32_t)0x00008000)\r\n#define RTC_FLAG_TAMP2F ((uint32_t)0x00004000)\r\n#define RTC_FLAG_TAMP1F ((uint32_t)0x00002000)\r\n#define RTC_FLAG_TSOVF ((uint32_t)0x00001000)\r\n#define RTC_FLAG_TSF ((uint32_t)0x00000800)\r\n#define RTC_FLAG_WUTF ((uint32_t)0x00000400)\r\n#define RTC_FLAG_ALRBF ((uint32_t)0x00000200)\r\n#define RTC_FLAG_ALRAF ((uint32_t)0x00000100)\r\n#define RTC_FLAG_INITF ((uint32_t)0x00000040)\r\n#define RTC_FLAG_RSF ((uint32_t)0x00000020)\r\n#define RTC_FLAG_INITS ((uint32_t)0x00000010)\r\n#define RTC_FLAG_SHPF ((uint32_t)0x00000008)\r\n#define RTC_FLAG_WUTWF ((uint32_t)0x00000004)\r\n#define RTC_FLAG_ALRBWF ((uint32_t)0x00000002)\r\n#define RTC_FLAG_ALRAWF ((uint32_t)0x00000001)\r\n#define IS_RTC_GET_FLAG(FLAG) (((FLAG) == RTC_FLAG_TSOVF) || ((FLAG) == RTC_FLAG_TSF) || \\\r\n ((FLAG) == RTC_FLAG_WUTF) || ((FLAG) == RTC_FLAG_ALRBF) || \\\r\n ((FLAG) == RTC_FLAG_ALRAF) || ((FLAG) == RTC_FLAG_INITF) || \\\r\n ((FLAG) == RTC_FLAG_RSF) || ((FLAG) == RTC_FLAG_WUTWF) || \\\r\n ((FLAG) == RTC_FLAG_ALRBWF) || ((FLAG) == RTC_FLAG_ALRAWF) || \\\r\n ((FLAG) == RTC_FLAG_TAMP1F) || ((FLAG) == RTC_FLAG_TAMP2F) || \\\r\n ((FLAG) == RTC_FLAG_TAMP3F) || ((FLAG) == RTC_FLAG_RECALPF) || \\\r\n ((FLAG) == RTC_FLAG_SHPF))\r\n#define IS_RTC_CLEAR_FLAG(FLAG) (((FLAG) != (uint32_t)RESET) && (((FLAG) & 0xFFFF00DF) == (uint32_t)RESET))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup RTC_Interrupts_Definitions \r\n * @{\r\n */ \r\n#define RTC_IT_TS ((uint32_t)0x00008000)\r\n#define RTC_IT_WUT ((uint32_t)0x00004000)\r\n#define RTC_IT_ALRB ((uint32_t)0x00002000)\r\n#define RTC_IT_ALRA ((uint32_t)0x00001000)\r\n#define RTC_IT_TAMP ((uint32_t)0x00000004) /* Used only to Enable the Tamper Interrupt */\r\n#define RTC_IT_TAMP1 ((uint32_t)0x00020000)\r\n#define RTC_IT_TAMP2 ((uint32_t)0x00040000)\r\n#define RTC_IT_TAMP3 ((uint32_t)0x00080000)\r\n\r\n\r\n#define IS_RTC_CONFIG_IT(IT) (((IT) != (uint32_t)RESET) && (((IT) & 0xFFFF0FFB) == (uint32_t)RESET))\r\n#define IS_RTC_GET_IT(IT) (((IT) == RTC_IT_TS) || ((IT) == RTC_IT_WUT) || \\\r\n ((IT) == RTC_IT_ALRB) || ((IT) == RTC_IT_ALRA) || \\\r\n ((IT) == RTC_IT_TAMP1) || ((IT) == RTC_IT_TAMP2) || \\\r\n ((IT) == RTC_IT_TAMP3))\r\n#define IS_RTC_CLEAR_IT(IT) (((IT) != (uint32_t)RESET) && (((IT) & 0xFFF10FFF) == (uint32_t)RESET))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */ \r\n\r\n/* Function used to set the RTC configuration to the default reset state *****/ \r\nErrorStatus RTC_DeInit(void);\r\n\r\n\r\n/* Initialization and Configuration functions *********************************/ \r\nErrorStatus RTC_Init(RTC_InitTypeDef* RTC_InitStruct);\r\nvoid RTC_StructInit(RTC_InitTypeDef* RTC_InitStruct);\r\nvoid RTC_WriteProtectionCmd(FunctionalState NewState);\r\nErrorStatus RTC_EnterInitMode(void);\r\nvoid RTC_ExitInitMode(void);\r\nErrorStatus RTC_WaitForSynchro(void);\r\nErrorStatus RTC_RefClockCmd(FunctionalState NewState);\r\nvoid RTC_BypassShadowCmd(FunctionalState NewState);\r\n\r\n/* Time and Date configuration functions **************************************/ \r\nErrorStatus RTC_SetTime(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_TimeStruct);\r\nvoid RTC_TimeStructInit(RTC_TimeTypeDef* RTC_TimeStruct);\r\nvoid RTC_GetTime(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_TimeStruct);\r\nuint32_t RTC_GetSubSecond(void);\r\nErrorStatus RTC_SetDate(uint32_t RTC_Format, RTC_DateTypeDef* RTC_DateStruct);\r\nvoid RTC_DateStructInit(RTC_DateTypeDef* RTC_DateStruct);\r\nvoid RTC_GetDate(uint32_t RTC_Format, RTC_DateTypeDef* RTC_DateStruct);\r\n\r\n/* Alarms (Alarm A and Alarm B) configuration functions **********************/ \r\nvoid RTC_SetAlarm(uint32_t RTC_Format, uint32_t RTC_Alarm, RTC_AlarmTypeDef* RTC_AlarmStruct);\r\nvoid RTC_AlarmStructInit(RTC_AlarmTypeDef* RTC_AlarmStruct);\r\nvoid RTC_GetAlarm(uint32_t RTC_Format, uint32_t RTC_Alarm, RTC_AlarmTypeDef* RTC_AlarmStruct);\r\nErrorStatus RTC_AlarmCmd(uint32_t RTC_Alarm, FunctionalState NewState);\r\nvoid RTC_AlarmSubSecondConfig(uint32_t RTC_Alarm, uint32_t RTC_AlarmSubSecondValue, uint32_t RTC_AlarmSubSecondMask);\r\nuint32_t RTC_GetAlarmSubSecond(uint32_t RTC_Alarm);\r\n\r\n/* WakeUp Timer configuration functions ***************************************/ \r\nvoid RTC_WakeUpClockConfig(uint32_t RTC_WakeUpClock);\r\nvoid RTC_SetWakeUpCounter(uint32_t RTC_WakeUpCounter);\r\nuint32_t RTC_GetWakeUpCounter(void);\r\nErrorStatus RTC_WakeUpCmd(FunctionalState NewState);\r\n\r\n/* Daylight Saving configuration functions ************************************/ \r\nvoid RTC_DayLightSavingConfig(uint32_t RTC_DayLightSaving, uint32_t RTC_StoreOperation);\r\nuint32_t RTC_GetStoreOperation(void);\r\n\r\n/* Output pin Configuration function ******************************************/ \r\nvoid RTC_OutputConfig(uint32_t RTC_Output, uint32_t RTC_OutputPolarity);\r\n\r\n/* Digital Calibration configuration functions ********************************/\r\nvoid RTC_CalibOutputCmd(FunctionalState NewState);\r\nvoid RTC_CalibOutputConfig(uint32_t RTC_CalibOutput);\r\nErrorStatus RTC_SmoothCalibConfig(uint32_t RTC_SmoothCalibPeriod, \r\n uint32_t RTC_SmoothCalibPlusPulses,\r\n uint32_t RTC_SmouthCalibMinusPulsesValue);\r\n\r\n/* TimeStamp configuration functions ******************************************/ \r\nvoid RTC_TimeStampCmd(uint32_t RTC_TimeStampEdge, FunctionalState NewState);\r\nvoid RTC_GetTimeStamp(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_StampTimeStruct, \r\n RTC_DateTypeDef* RTC_StampDateStruct);\r\nuint32_t RTC_GetTimeStampSubSecond(void);\r\n\r\n/* Tampers configuration functions ********************************************/ \r\nvoid RTC_TamperTriggerConfig(uint32_t RTC_Tamper, uint32_t RTC_TamperTrigger);\r\nvoid RTC_TamperCmd(uint32_t RTC_Tamper, FunctionalState NewState);\r\nvoid RTC_TamperFilterConfig(uint32_t RTC_TamperFilter);\r\nvoid RTC_TamperSamplingFreqConfig(uint32_t RTC_TamperSamplingFreq);\r\nvoid RTC_TamperPinsPrechargeDuration(uint32_t RTC_TamperPrechargeDuration);\r\nvoid RTC_TimeStampOnTamperDetectionCmd(FunctionalState NewState);\r\nvoid RTC_TamperPullUpCmd(FunctionalState NewState);\r\n\r\n/* Backup Data Registers configuration functions ******************************/ \r\nvoid RTC_WriteBackupRegister(uint32_t RTC_BKP_DR, uint32_t Data);\r\nuint32_t RTC_ReadBackupRegister(uint32_t RTC_BKP_DR);\r\n\r\n/* Output Type Config configuration functions *********************************/ \r\nvoid RTC_OutputTypeConfig(uint32_t RTC_OutputType);\r\n\r\n/* RTC_Shift_control_synchonisation_functions *********************************/\r\nErrorStatus RTC_SynchroShiftConfig(uint32_t RTC_ShiftAdd1S, uint32_t RTC_ShiftSubFS);\r\n\r\n/* Interrupts and flags management functions **********************************/ \r\nvoid RTC_ITConfig(uint32_t RTC_IT, FunctionalState NewState);\r\nFlagStatus RTC_GetFlagStatus(uint32_t RTC_FLAG);\r\nvoid RTC_ClearFlag(uint32_t RTC_FLAG);\r\nITStatus RTC_GetITStatus(uint32_t RTC_IT);\r\nvoid RTC_ClearITPendingBit(uint32_t RTC_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_RTC_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_spi.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_spi.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the SPI \r\n * firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_SPI_H\r\n#define __STM32F30x_SPI_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup SPI\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief SPI Init structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint16_t SPI_Direction; /*!< Specifies the SPI unidirectional or bidirectional data mode.\r\n This parameter can be a value of @ref SPI_data_direction */\r\n\r\n uint16_t SPI_Mode; /*!< Specifies the SPI mode (Master/Slave).\r\n This parameter can be a value of @ref SPI_mode */\r\n \r\n uint16_t SPI_DataSize; /*!< Specifies the SPI data size.\r\n This parameter can be a value of @ref SPI_data_size */\r\n\r\n uint16_t SPI_CPOL; /*!< Specifies the serial clock steady state.\r\n This parameter can be a value of @ref SPI_Clock_Polarity */\r\n\r\n uint16_t SPI_CPHA; /*!< Specifies the clock active edge for the bit capture.\r\n This parameter can be a value of @ref SPI_Clock_Phase */\r\n\r\n uint16_t SPI_NSS; /*!< Specifies whether the NSS signal is managed by\r\n hardware (NSS pin) or by software using the SSI bit.\r\n This parameter can be a value of @ref SPI_Slave_Select_management */\r\n \r\n uint16_t SPI_BaudRatePrescaler; /*!< Specifies the Baud Rate prescaler value which will be\r\n used to configure the transmit and receive SCK clock.\r\n This parameter can be a value of @ref SPI_BaudRate_Prescaler.\r\n @note The communication clock is derived from the master\r\n clock. The slave clock does not need to be set. */\r\n\r\n uint16_t SPI_FirstBit; /*!< Specifies whether data transfers start from MSB or LSB bit.\r\n This parameter can be a value of @ref SPI_MSB_LSB_transmission */\r\n\r\n uint16_t SPI_CRCPolynomial; /*!< Specifies the polynomial used for the CRC calculation. */\r\n}SPI_InitTypeDef;\r\n\r\n\r\n/** \r\n * @brief I2S Init structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint16_t I2S_Mode; /*!< Specifies the I2S operating mode.\r\n This parameter can be a value of @ref I2S_Mode */\r\n\r\n uint16_t I2S_Standard; /*!< Specifies the standard used for the I2S communication.\r\n This parameter can be a value of @ref I2S_Standard */\r\n\r\n uint16_t I2S_DataFormat; /*!< Specifies the data format for the I2S communication.\r\n This parameter can be a value of @ref I2S_Data_Format */\r\n\r\n uint16_t I2S_MCLKOutput; /*!< Specifies whether the I2S MCLK output is enabled or not.\r\n This parameter can be a value of @ref I2S_MCLK_Output */\r\n\r\n uint32_t I2S_AudioFreq; /*!< Specifies the frequency selected for the I2S communication.\r\n This parameter can be a value of @ref I2S_Audio_Frequency */\r\n\r\n uint16_t I2S_CPOL; /*!< Specifies the idle state of the I2S clock.\r\n This parameter can be a value of @ref I2S_Clock_Polarity */\r\n}I2S_InitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup SPI_Exported_Constants\r\n * @{\r\n */\r\n\r\n#define IS_SPI_ALL_PERIPH(PERIPH) (((PERIPH) == SPI1) || \\\r\n ((PERIPH) == SPI2) || \\\r\n ((PERIPH) == SPI3) || \\\r\n ((PERIPH) == SPI4))\r\n\r\n#define IS_SPI_ALL_PERIPH_EXT(PERIPH) (((PERIPH) == SPI1) || \\\r\n ((PERIPH) == SPI2) || \\\r\n ((PERIPH) == SPI3) || \\\r\n ((PERIPH) == SPI4) || \\\r\n ((PERIPH) == I2S2ext) || \\\r\n ((PERIPH) == I2S3ext))\r\n\r\n#define IS_SPI_23_PERIPH(PERIPH) (((PERIPH) == SPI2) || \\\r\n ((PERIPH) == SPI3))\r\n\r\n#define IS_SPI_23_PERIPH_EXT(PERIPH) (((PERIPH) == SPI2) || \\\r\n ((PERIPH) == SPI3) || \\\r\n ((PERIPH) == I2S2ext) || \\\r\n ((PERIPH) == I2S3ext))\r\n\r\n#define IS_I2S_EXT_PERIPH(PERIPH) (((PERIPH) == I2S2ext) || \\\r\n ((PERIPH) == I2S3ext))\r\n\r\n/** @defgroup SPI_data_direction \r\n * @{\r\n */\r\n \r\n#define SPI_Direction_2Lines_FullDuplex ((uint16_t)0x0000)\r\n#define SPI_Direction_2Lines_RxOnly ((uint16_t)0x0400)\r\n#define SPI_Direction_1Line_Rx ((uint16_t)0x8000)\r\n#define SPI_Direction_1Line_Tx ((uint16_t)0xC000)\r\n#define IS_SPI_DIRECTION_MODE(MODE) (((MODE) == SPI_Direction_2Lines_FullDuplex) || \\\r\n ((MODE) == SPI_Direction_2Lines_RxOnly) || \\\r\n ((MODE) == SPI_Direction_1Line_Rx) || \\\r\n ((MODE) == SPI_Direction_1Line_Tx))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_mode \r\n * @{\r\n */\r\n\r\n#define SPI_Mode_Master ((uint16_t)0x0104)\r\n#define SPI_Mode_Slave ((uint16_t)0x0000)\r\n#define IS_SPI_MODE(MODE) (((MODE) == SPI_Mode_Master) || \\\r\n ((MODE) == SPI_Mode_Slave))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_data_size\r\n * @{\r\n */\r\n\r\n#define SPI_DataSize_4b ((uint16_t)0x0300)\r\n#define SPI_DataSize_5b ((uint16_t)0x0400)\r\n#define SPI_DataSize_6b ((uint16_t)0x0500)\r\n#define SPI_DataSize_7b ((uint16_t)0x0600)\r\n#define SPI_DataSize_8b ((uint16_t)0x0700)\r\n#define SPI_DataSize_9b ((uint16_t)0x0800)\r\n#define SPI_DataSize_10b ((uint16_t)0x0900)\r\n#define SPI_DataSize_11b ((uint16_t)0x0A00)\r\n#define SPI_DataSize_12b ((uint16_t)0x0B00)\r\n#define SPI_DataSize_13b ((uint16_t)0x0C00)\r\n#define SPI_DataSize_14b ((uint16_t)0x0D00)\r\n#define SPI_DataSize_15b ((uint16_t)0x0E00)\r\n#define SPI_DataSize_16b ((uint16_t)0x0F00)\r\n#define IS_SPI_DATA_SIZE(SIZE) (((SIZE) == SPI_DataSize_4b) || \\\r\n ((SIZE) == SPI_DataSize_5b) || \\\r\n ((SIZE) == SPI_DataSize_6b) || \\\r\n ((SIZE) == SPI_DataSize_7b) || \\\r\n ((SIZE) == SPI_DataSize_8b) || \\\r\n ((SIZE) == SPI_DataSize_9b) || \\\r\n ((SIZE) == SPI_DataSize_10b) || \\\r\n ((SIZE) == SPI_DataSize_11b) || \\\r\n ((SIZE) == SPI_DataSize_12b) || \\\r\n ((SIZE) == SPI_DataSize_13b) || \\\r\n ((SIZE) == SPI_DataSize_14b) || \\\r\n ((SIZE) == SPI_DataSize_15b) || \\\r\n ((SIZE) == SPI_DataSize_16b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_CRC_length\r\n * @{\r\n */\r\n\r\n#define SPI_CRCLength_8b ((uint16_t)0x0000)\r\n#define SPI_CRCLength_16b ((uint16_t)0x0800)\r\n#define IS_SPI_CRC_LENGTH(LENGTH) (((LENGTH) == SPI_CRCLength_8b) || \\\r\n ((LENGTH) == SPI_CRCLength_16b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Clock_Polarity \r\n * @{\r\n */\r\n\r\n#define SPI_CPOL_Low ((uint16_t)0x0000)\r\n#define SPI_CPOL_High ((uint16_t)0x0002)\r\n#define IS_SPI_CPOL(CPOL) (((CPOL) == SPI_CPOL_Low) || \\\r\n ((CPOL) == SPI_CPOL_High))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Clock_Phase \r\n * @{\r\n */\r\n\r\n#define SPI_CPHA_1Edge ((uint16_t)0x0000)\r\n#define SPI_CPHA_2Edge ((uint16_t)0x0001)\r\n#define IS_SPI_CPHA(CPHA) (((CPHA) == SPI_CPHA_1Edge) || \\\r\n ((CPHA) == SPI_CPHA_2Edge))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Slave_Select_management \r\n * @{\r\n */\r\n\r\n#define SPI_NSS_Soft ((uint16_t)0x0200)\r\n#define SPI_NSS_Hard ((uint16_t)0x0000)\r\n#define IS_SPI_NSS(NSS) (((NSS) == SPI_NSS_Soft) || \\\r\n ((NSS) == SPI_NSS_Hard))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_BaudRate_Prescaler \r\n * @{\r\n */\r\n\r\n#define SPI_BaudRatePrescaler_2 ((uint16_t)0x0000)\r\n#define SPI_BaudRatePrescaler_4 ((uint16_t)0x0008)\r\n#define SPI_BaudRatePrescaler_8 ((uint16_t)0x0010)\r\n#define SPI_BaudRatePrescaler_16 ((uint16_t)0x0018)\r\n#define SPI_BaudRatePrescaler_32 ((uint16_t)0x0020)\r\n#define SPI_BaudRatePrescaler_64 ((uint16_t)0x0028)\r\n#define SPI_BaudRatePrescaler_128 ((uint16_t)0x0030)\r\n#define SPI_BaudRatePrescaler_256 ((uint16_t)0x0038)\r\n#define IS_SPI_BAUDRATE_PRESCALER(PRESCALER) (((PRESCALER) == SPI_BaudRatePrescaler_2) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_4) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_8) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_16) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_32) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_64) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_128) || \\\r\n ((PRESCALER) == SPI_BaudRatePrescaler_256))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_MSB_LSB_transmission \r\n * @{\r\n */\r\n\r\n#define SPI_FirstBit_MSB ((uint16_t)0x0000)\r\n#define SPI_FirstBit_LSB ((uint16_t)0x0080)\r\n#define IS_SPI_FIRST_BIT(BIT) (((BIT) == SPI_FirstBit_MSB) || \\\r\n ((BIT) == SPI_FirstBit_LSB))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup I2S_Mode \r\n * @{\r\n */\r\n\r\n#define I2S_Mode_SlaveTx ((uint16_t)0x0000)\r\n#define I2S_Mode_SlaveRx ((uint16_t)0x0100)\r\n#define I2S_Mode_MasterTx ((uint16_t)0x0200)\r\n#define I2S_Mode_MasterRx ((uint16_t)0x0300)\r\n#define IS_I2S_MODE(MODE) (((MODE) == I2S_Mode_SlaveTx) || \\\r\n ((MODE) == I2S_Mode_SlaveRx) || \\\r\n ((MODE) == I2S_Mode_MasterTx)|| \\\r\n ((MODE) == I2S_Mode_MasterRx))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2S_Standard \r\n * @{\r\n */\r\n\r\n#define I2S_Standard_Phillips ((uint16_t)0x0000)\r\n#define I2S_Standard_MSB ((uint16_t)0x0010)\r\n#define I2S_Standard_LSB ((uint16_t)0x0020)\r\n#define I2S_Standard_PCMShort ((uint16_t)0x0030)\r\n#define I2S_Standard_PCMLong ((uint16_t)0x00B0)\r\n#define IS_I2S_STANDARD(STANDARD) (((STANDARD) == I2S_Standard_Phillips) || \\\r\n ((STANDARD) == I2S_Standard_MSB) || \\\r\n ((STANDARD) == I2S_Standard_LSB) || \\\r\n ((STANDARD) == I2S_Standard_PCMShort) || \\\r\n ((STANDARD) == I2S_Standard_PCMLong))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2S_Data_Format \r\n * @{\r\n */\r\n\r\n#define I2S_DataFormat_16b ((uint16_t)0x0000)\r\n#define I2S_DataFormat_16bextended ((uint16_t)0x0001)\r\n#define I2S_DataFormat_24b ((uint16_t)0x0003)\r\n#define I2S_DataFormat_32b ((uint16_t)0x0005)\r\n#define IS_I2S_DATA_FORMAT(FORMAT) (((FORMAT) == I2S_DataFormat_16b) || \\\r\n ((FORMAT) == I2S_DataFormat_16bextended) || \\\r\n ((FORMAT) == I2S_DataFormat_24b) || \\\r\n ((FORMAT) == I2S_DataFormat_32b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2S_MCLK_Output \r\n * @{\r\n */\r\n\r\n#define I2S_MCLKOutput_Enable ((uint16_t)0x0200)\r\n#define I2S_MCLKOutput_Disable ((uint16_t)0x0000)\r\n#define IS_I2S_MCLK_OUTPUT(OUTPUT) (((OUTPUT) == I2S_MCLKOutput_Enable) || \\\r\n ((OUTPUT) == I2S_MCLKOutput_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2S_Audio_Frequency \r\n * @{\r\n */\r\n\r\n#define I2S_AudioFreq_192k ((uint32_t)192000)\r\n#define I2S_AudioFreq_96k ((uint32_t)96000)\r\n#define I2S_AudioFreq_48k ((uint32_t)48000)\r\n#define I2S_AudioFreq_44k ((uint32_t)44100)\r\n#define I2S_AudioFreq_32k ((uint32_t)32000)\r\n#define I2S_AudioFreq_22k ((uint32_t)22050)\r\n#define I2S_AudioFreq_16k ((uint32_t)16000)\r\n#define I2S_AudioFreq_11k ((uint32_t)11025)\r\n#define I2S_AudioFreq_8k ((uint32_t)8000)\r\n#define I2S_AudioFreq_Default ((uint32_t)2)\r\n\r\n#define IS_I2S_AUDIO_FREQ(FREQ) ((((FREQ) >= I2S_AudioFreq_8k) && \\\r\n ((FREQ) <= I2S_AudioFreq_192k)) || \\\r\n ((FREQ) == I2S_AudioFreq_Default))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup I2S_Clock_Polarity \r\n * @{\r\n */\r\n\r\n#define I2S_CPOL_Low ((uint16_t)0x0000)\r\n#define I2S_CPOL_High ((uint16_t)0x0008)\r\n#define IS_I2S_CPOL(CPOL) (((CPOL) == I2S_CPOL_Low) || \\\r\n ((CPOL) == I2S_CPOL_High))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_FIFO_reception_threshold \r\n * @{\r\n */\r\n\r\n#define SPI_RxFIFOThreshold_HF ((uint16_t)0x0000)\r\n#define SPI_RxFIFOThreshold_QF ((uint16_t)0x1000)\r\n#define IS_SPI_RX_FIFO_THRESHOLD(THRESHOLD) (((THRESHOLD) == SPI_RxFIFOThreshold_HF) || \\\r\n ((THRESHOLD) == SPI_RxFIFOThreshold_QF))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_I2S_DMA_transfer_requests \r\n * @{\r\n */\r\n\r\n#define SPI_I2S_DMAReq_Tx ((uint16_t)0x0002)\r\n#define SPI_I2S_DMAReq_Rx ((uint16_t)0x0001)\r\n#define IS_SPI_I2S_DMA_REQ(REQ) ((((REQ) & (uint16_t)0xFFFC) == 0x00) && ((REQ) != 0x00))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_last_DMA_transfers\r\n * @{\r\n */\r\n\r\n#define SPI_LastDMATransfer_TxEvenRxEven ((uint16_t)0x0000)\r\n#define SPI_LastDMATransfer_TxOddRxEven ((uint16_t)0x4000)\r\n#define SPI_LastDMATransfer_TxEvenRxOdd ((uint16_t)0x2000)\r\n#define SPI_LastDMATransfer_TxOddRxOdd ((uint16_t)0x6000)\r\n#define IS_SPI_LAST_DMA_TRANSFER(TRANSFER) (((TRANSFER) == SPI_LastDMATransfer_TxEvenRxEven) || \\\r\n ((TRANSFER) == SPI_LastDMATransfer_TxOddRxEven) || \\\r\n ((TRANSFER) == SPI_LastDMATransfer_TxEvenRxOdd) || \\\r\n ((TRANSFER) == SPI_LastDMATransfer_TxOddRxOdd))\r\n/**\r\n * @}\r\n */\r\n/** @defgroup SPI_NSS_internal_software_management \r\n * @{\r\n */\r\n\r\n#define SPI_NSSInternalSoft_Set ((uint16_t)0x0100)\r\n#define SPI_NSSInternalSoft_Reset ((uint16_t)0xFEFF)\r\n#define IS_SPI_NSS_INTERNAL(INTERNAL) (((INTERNAL) == SPI_NSSInternalSoft_Set) || \\\r\n ((INTERNAL) == SPI_NSSInternalSoft_Reset))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_CRC_Transmit_Receive \r\n * @{\r\n */\r\n\r\n#define SPI_CRC_Tx ((uint8_t)0x00)\r\n#define SPI_CRC_Rx ((uint8_t)0x01)\r\n#define IS_SPI_CRC(CRC) (((CRC) == SPI_CRC_Tx) || ((CRC) == SPI_CRC_Rx))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_direction_transmit_receive \r\n * @{\r\n */\r\n\r\n#define SPI_Direction_Rx ((uint16_t)0xBFFF)\r\n#define SPI_Direction_Tx ((uint16_t)0x4000)\r\n#define IS_SPI_DIRECTION(DIRECTION) (((DIRECTION) == SPI_Direction_Rx) || \\\r\n ((DIRECTION) == SPI_Direction_Tx))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_I2S_interrupts_definition \r\n * @{\r\n */\r\n\r\n#define SPI_I2S_IT_TXE ((uint8_t)0x71)\r\n#define SPI_I2S_IT_RXNE ((uint8_t)0x60)\r\n#define SPI_I2S_IT_ERR ((uint8_t)0x50)\r\n\r\n#define IS_SPI_I2S_CONFIG_IT(IT) (((IT) == SPI_I2S_IT_TXE) || \\\r\n ((IT) == SPI_I2S_IT_RXNE) || \\\r\n ((IT) == SPI_I2S_IT_ERR))\r\n\r\n#define I2S_IT_UDR ((uint8_t)0x53)\r\n#define SPI_IT_MODF ((uint8_t)0x55)\r\n#define SPI_I2S_IT_OVR ((uint8_t)0x56)\r\n#define SPI_I2S_IT_FRE ((uint8_t)0x58)\r\n\r\n#define IS_SPI_I2S_GET_IT(IT) (((IT) == SPI_I2S_IT_RXNE) || ((IT) == SPI_I2S_IT_TXE) || \\\r\n ((IT) == SPI_I2S_IT_OVR) || ((IT) == SPI_IT_MODF) || \\\r\n ((IT) == SPI_I2S_IT_FRE)|| ((IT) == I2S_IT_UDR))\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup SPI_transmission_fifo_status_level \r\n * @{\r\n */ \r\n\r\n#define SPI_TransmissionFIFOStatus_Empty ((uint16_t)0x0000)\r\n#define SPI_TransmissionFIFOStatus_1QuarterFull ((uint16_t)0x0800) \r\n#define SPI_TransmissionFIFOStatus_HalfFull ((uint16_t)0x1000) \r\n#define SPI_TransmissionFIFOStatus_Full ((uint16_t)0x1800)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup SPI_reception_fifo_status_level \r\n * @{\r\n */ \r\n#define SPI_ReceptionFIFOStatus_Empty ((uint16_t)0x0000)\r\n#define SPI_ReceptionFIFOStatus_1QuarterFull ((uint16_t)0x0200) \r\n#define SPI_ReceptionFIFOStatus_HalfFull ((uint16_t)0x0400) \r\n#define SPI_ReceptionFIFOStatus_Full ((uint16_t)0x0600)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup SPI_I2S_flags_definition \r\n * @{\r\n */\r\n\r\n#define SPI_I2S_FLAG_RXNE ((uint16_t)0x0001)\r\n#define SPI_I2S_FLAG_TXE ((uint16_t)0x0002)\r\n#define I2S_FLAG_CHSIDE ((uint16_t)0x0004)\r\n#define I2S_FLAG_UDR ((uint16_t)0x0008)\r\n#define SPI_FLAG_CRCERR ((uint16_t)0x0010)\r\n#define SPI_FLAG_MODF ((uint16_t)0x0020)\r\n#define SPI_I2S_FLAG_OVR ((uint16_t)0x0040)\r\n#define SPI_I2S_FLAG_BSY ((uint16_t)0x0080)\r\n#define SPI_I2S_FLAG_FRE ((uint16_t)0x0100)\r\n\r\n\r\n\r\n#define IS_SPI_CLEAR_FLAG(FLAG) (((FLAG) == SPI_FLAG_CRCERR))\r\n#define IS_SPI_I2S_GET_FLAG(FLAG) (((FLAG) == SPI_I2S_FLAG_BSY) || ((FLAG) == SPI_I2S_FLAG_OVR) || \\\r\n ((FLAG) == SPI_FLAG_MODF) || ((FLAG) == SPI_FLAG_CRCERR) || \\\r\n ((FLAG) == SPI_I2S_FLAG_TXE) || ((FLAG) == SPI_I2S_FLAG_RXNE)|| \\\r\n ((FLAG) == SPI_I2S_FLAG_FRE)|| ((FLAG) == I2S_FLAG_CHSIDE)|| \\\r\n ((FLAG) == I2S_FLAG_UDR))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_CRC_polynomial \r\n * @{\r\n */\r\n\r\n#define IS_SPI_CRC_POLYNOMIAL(POLYNOMIAL) ((POLYNOMIAL) >= 0x1)\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the SPI configuration to the default reset state*******/\r\nvoid SPI_I2S_DeInit(SPI_TypeDef* SPIx);\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid SPI_Init(SPI_TypeDef* SPIx, SPI_InitTypeDef* SPI_InitStruct);\r\nvoid I2S_Init(SPI_TypeDef* SPIx, I2S_InitTypeDef* I2S_InitStruct);\r\nvoid SPI_StructInit(SPI_InitTypeDef* SPI_InitStruct);\r\nvoid I2S_StructInit(I2S_InitTypeDef* I2S_InitStruct);\r\nvoid SPI_TIModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid SPI_NSSPulseModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid SPI_Cmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid I2S_Cmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid SPI_DataSizeConfig(SPI_TypeDef* SPIx, uint16_t SPI_DataSize);\r\nvoid SPI_RxFIFOThresholdConfig(SPI_TypeDef* SPIx, uint16_t SPI_RxFIFOThreshold);\r\nvoid SPI_BiDirectionalLineConfig(SPI_TypeDef* SPIx, uint16_t SPI_Direction);\r\nvoid SPI_NSSInternalSoftwareConfig(SPI_TypeDef* SPIx, uint16_t SPI_NSSInternalSoft);\r\nvoid SPI_SSOutputCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid I2S_FullDuplexConfig(SPI_TypeDef* I2Sxext, I2S_InitTypeDef* I2S_InitStruct);\r\n\r\n/* Data transfers functions ***************************************************/\r\nvoid SPI_SendData8(SPI_TypeDef* SPIx, uint8_t Data);\r\nvoid SPI_I2S_SendData16(SPI_TypeDef* SPIx, uint16_t Data);\r\nuint8_t SPI_ReceiveData8(SPI_TypeDef* SPIx);\r\nuint16_t SPI_I2S_ReceiveData16(SPI_TypeDef* SPIx);\r\n\r\n/* Hardware CRC Calculation functions *****************************************/\r\nvoid SPI_CRCLengthConfig(SPI_TypeDef* SPIx, uint16_t SPI_CRCLength);\r\nvoid SPI_CalculateCRC(SPI_TypeDef* SPIx, FunctionalState NewState);\r\nvoid SPI_TransmitCRC(SPI_TypeDef* SPIx);\r\nuint16_t SPI_GetCRC(SPI_TypeDef* SPIx, uint8_t SPI_CRC);\r\nuint16_t SPI_GetCRCPolynomial(SPI_TypeDef* SPIx);\r\n\r\n/* DMA transfers management functions *****************************************/\r\nvoid SPI_I2S_DMACmd(SPI_TypeDef* SPIx, uint16_t SPI_I2S_DMAReq, FunctionalState NewState);\r\nvoid SPI_LastDMATransferCmd(SPI_TypeDef* SPIx, uint16_t SPI_LastDMATransfer);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid SPI_I2S_ITConfig(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT, FunctionalState NewState);\r\nuint16_t SPI_GetTransmissionFIFOStatus(SPI_TypeDef* SPIx);\r\nuint16_t SPI_GetReceptionFIFOStatus(SPI_TypeDef* SPIx);\r\nFlagStatus SPI_I2S_GetFlagStatus(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG);\r\nvoid SPI_I2S_ClearFlag(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG);\r\nITStatus SPI_I2S_GetITStatus(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_SPI_H */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_syscfg.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_syscfg.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the SYSCFG firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/*!< Define to prevent recursive inclusion -----------------------------------*/\r\n#ifndef __STM32F30x_SYSCFG_H\r\n#define __STM32F30x_SYSCFG_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/*!< Includes ----------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup SYSCFG\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup SYSCFG_Exported_Constants\r\n * @{\r\n */ \r\n \r\n/** @defgroup SYSCFG_EXTI_Port_Sources \r\n * @{\r\n */ \r\n#define EXTI_PortSourceGPIOA ((uint8_t)0x00)\r\n#define EXTI_PortSourceGPIOB ((uint8_t)0x01)\r\n#define EXTI_PortSourceGPIOC ((uint8_t)0x02)\r\n#define EXTI_PortSourceGPIOD ((uint8_t)0x03)\r\n#define EXTI_PortSourceGPIOE ((uint8_t)0x04)\r\n#define EXTI_PortSourceGPIOF ((uint8_t)0x05)\r\n#define EXTI_PortSourceGPIOG ((uint8_t)0x06)\r\n#define EXTI_PortSourceGPIOH ((uint8_t)0x07)\r\n\r\n#define IS_EXTI_PORT_SOURCE(PORTSOURCE) (((PORTSOURCE) == EXTI_PortSourceGPIOA) || \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOB) || \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOC) || \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOD) || \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOE) || \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOF)|| \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOG)|| \\\r\n ((PORTSOURCE) == EXTI_PortSourceGPIOH)) \r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_EXTI_Pin_sources \r\n * @{\r\n */ \r\n#define EXTI_PinSource0 ((uint8_t)0x00)\r\n#define EXTI_PinSource1 ((uint8_t)0x01)\r\n#define EXTI_PinSource2 ((uint8_t)0x02)\r\n#define EXTI_PinSource3 ((uint8_t)0x03)\r\n#define EXTI_PinSource4 ((uint8_t)0x04)\r\n#define EXTI_PinSource5 ((uint8_t)0x05)\r\n#define EXTI_PinSource6 ((uint8_t)0x06)\r\n#define EXTI_PinSource7 ((uint8_t)0x07)\r\n#define EXTI_PinSource8 ((uint8_t)0x08)\r\n#define EXTI_PinSource9 ((uint8_t)0x09)\r\n#define EXTI_PinSource10 ((uint8_t)0x0A)\r\n#define EXTI_PinSource11 ((uint8_t)0x0B)\r\n#define EXTI_PinSource12 ((uint8_t)0x0C)\r\n#define EXTI_PinSource13 ((uint8_t)0x0D)\r\n#define EXTI_PinSource14 ((uint8_t)0x0E)\r\n#define EXTI_PinSource15 ((uint8_t)0x0F)\r\n\r\n#define IS_EXTI_PIN_SOURCE(PINSOURCE) (((PINSOURCE) == EXTI_PinSource0) || \\\r\n ((PINSOURCE) == EXTI_PinSource1) || \\\r\n ((PINSOURCE) == EXTI_PinSource2) || \\\r\n ((PINSOURCE) == EXTI_PinSource3) || \\\r\n ((PINSOURCE) == EXTI_PinSource4) || \\\r\n ((PINSOURCE) == EXTI_PinSource5) || \\\r\n ((PINSOURCE) == EXTI_PinSource6) || \\\r\n ((PINSOURCE) == EXTI_PinSource7) || \\\r\n ((PINSOURCE) == EXTI_PinSource8) || \\\r\n ((PINSOURCE) == EXTI_PinSource9) || \\\r\n ((PINSOURCE) == EXTI_PinSource10) || \\\r\n ((PINSOURCE) == EXTI_PinSource11) || \\\r\n ((PINSOURCE) == EXTI_PinSource12) || \\\r\n ((PINSOURCE) == EXTI_PinSource13) || \\\r\n ((PINSOURCE) == EXTI_PinSource14) || \\\r\n ((PINSOURCE) == EXTI_PinSource15))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Memory_Remap_Config \r\n * @{\r\n */ \r\n#define SYSCFG_MemoryRemap_Flash ((uint8_t)0x00)\r\n#define SYSCFG_MemoryRemap_SystemMemory ((uint8_t)0x01)\r\n#define SYSCFG_MemoryRemap_SRAM ((uint8_t)0x03)\r\n#define SYSCFG_MemoryRemap_FMC ((uint8_t)0x04)\r\n\r\n\r\n#define IS_SYSCFG_MEMORY_REMAP(REMAP) (((REMAP) == SYSCFG_MemoryRemap_Flash) || \\\r\n ((REMAP) == SYSCFG_MemoryRemap_SystemMemory) || \\\r\n ((REMAP) == SYSCFG_MemoryRemap_SRAM) || \\\r\n ((REMAP) == SYSCFG_MemoryRemap_FMC))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_DMA_Remap_Config \r\n * @{\r\n */ \r\n#define SYSCFG_DMARemap_TIM17 SYSCFG_CFGR1_TIM17_DMA_RMP /*!< Remap TIM17 DMA requests from channel1 to channel2 */\r\n#define SYSCFG_DMARemap_TIM16 SYSCFG_CFGR1_TIM16_DMA_RMP /*!< Remap TIM16 DMA requests from channel3 to channel4 */\r\n#define SYSCFG_DMARemap_ADC2ADC4 SYSCFG_CFGR1_ADC24_DMA_RMP /*!< Remap ADC2 and ADC4 DMA requests */\r\n\r\n#define SYSCFG_DMARemap_TIM6DAC1Ch1 SYSCFG_CFGR1_TIM6DAC1Ch1_DMA_RMP /* Remap TIM6/DAC1 Ch1 DMA requests */\r\n#define SYSCFG_DMARemap_TIM7DAC1Ch2 SYSCFG_CFGR1_TIM7DAC1Ch2_DMA_RMP /* Remap TIM7/DAC1 Ch2 DMA requests */\r\n#define SYSCFG_DMARemap_DAC2Ch1 SYSCFG_CFGR1_DAC2Ch1_DMA_RMP /* Remap DAC2 Ch1 DMA requests */\r\n\r\n#define SYSCFG_DMARemapCh2_SPI1_RX ((uint32_t)0x80000003) /* Remap SPI1 RX DMA CH2 requests */\r\n#define SYSCFG_DMARemapCh4_SPI1_RX ((uint32_t)0x80000001) /* Remap SPI1 RX DMA CH4 requests */\r\n#define SYSCFG_DMARemapCh6_SPI1_RX ((uint32_t)0x80000002) /* Remap SPI1 RX DMA CH6 requests */\r\n\r\n#define SYSCFG_DMARemapCh3_SPI1_TX ((uint32_t)0x8000000C) /* Remap SPI1 TX DMA CH2 requests */\r\n#define SYSCFG_DMARemapCh5_SPI1_TX ((uint32_t)0x80000004) /* Remap SPI1 TX DMA CH5 requests */\r\n#define SYSCFG_DMARemapCh7_SPI1_TX ((uint32_t)0x80000008) /* Remap SPI1 TX DMA CH7 requests */\r\n\r\n#define SYSCFG_DMARemapCh7_I2C1_RX ((uint32_t)0x80000030) /* Remap I2C1 RX DMA CH7 requests */\r\n#define SYSCFG_DMARemapCh3_I2C1_RX ((uint32_t)0x80000010) /* Remap I2C1 RX DMA CH3 requests */\r\n#define SYSCFG_DMARemapCh5_I2C1_RX ((uint32_t)0x80000020) /* Remap I2C1 RX DMA CH5 requests */\r\n\r\n#define SYSCFG_DMARemapCh6_I2C1_TX ((uint32_t)0x800000C0) /* Remap I2C1 TX DMA CH6 requests */\r\n#define SYSCFG_DMARemapCh2_I2C1_TX ((uint32_t)0x80000040) /* Remap I2C1 TX DMA CH2 requests */\r\n#define SYSCFG_DMARemapCh4_I2C1_TX ((uint32_t)0x80000080) /* Remap I2C1 TX DMA CH4 requests */\r\n\r\n#define SYSCFG_DMARemapCh4_ADC2 ((uint32_t)0x80000300) /* Remap ADC2 DMA1 Ch4 requests */\r\n#define SYSCFG_DMARemapCh2_ADC2 ((uint32_t)0x80000200) /* Remap ADC2 DMA1 Ch2 requests */\r\n\r\n/* SYSCFG_DMA_Remap_Legacy */ \r\n#define SYSCFG_DMARemap_TIM6DAC1 SYSCFG_DMARemap_TIM6DAC1Ch1 /*!< Remap TIM6/DAC1 DMA requests */\r\n#define SYSCFG_DMARemap_TIM7DAC2 SYSCFG_DMARemap_TIM7DAC1Ch2 /*!< Remap TIM7/DAC2 DMA requests */\r\n \r\n#define IS_SYSCFG_DMA_REMAP(REMAP) (((REMAP) == SYSCFG_DMARemap_TIM17) || \\\r\n ((REMAP) == SYSCFG_DMARemap_TIM16) || \\\r\n ((REMAP) == SYSCFG_DMARemap_ADC2ADC4) || \\\r\n ((REMAP) == SYSCFG_DMARemap_TIM6DAC1Ch1) || \\\r\n ((REMAP) == SYSCFG_DMARemap_TIM7DAC1Ch2) || \\\r\n ((REMAP) == SYSCFG_DMARemap_DAC2Ch1) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh2_SPI1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh4_SPI1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh6_SPI1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh5_SPI1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh5_SPI1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh7_SPI1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh7_I2C1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh3_I2C1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh5_I2C1_RX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh6_I2C1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh2_I2C1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh4_I2C1_TX) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh4_ADC2) || \\\r\n ((REMAP) == SYSCFG_DMARemapCh2_ADC2))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Trigger_Remap_Config \r\n * @{\r\n */ \r\n#define SYSCFG_TriggerRemap_DACTIM3 SYSCFG_CFGR1_DAC1_TRIG1_RMP /*!< Remap DAC trigger to TIM3 */\r\n#define SYSCFG_TriggerRemap_TIM1TIM17 SYSCFG_CFGR1_TIM1_ITR3_RMP /*!< Remap TIM1 ITR3 to TIM17 OC */\r\n#define SYSCFG_TriggerRemap_DACHRTIM1_TRIG1 ((uint32_t)0x80010000) /*!< Remap DAC trigger to HRTIM1 TRIG1 */\r\n#define SYSCFG_TriggerRemap_DACHRTIM1_TRIG2 ((uint32_t)0x80020000) /*!< Remap DAC trigger to HRTIM1 TRIG2 */\r\n\r\n#define IS_SYSCFG_TRIGGER_REMAP(REMAP) (((REMAP) == SYSCFG_TriggerRemap_DACTIM3) || \\\r\n ((REMAP) == SYSCFG_TriggerRemap_DACHRTIM1_TRIG1) || \\\r\n ((REMAP) == SYSCFG_TriggerRemap_DACHRTIM1_TRIG2) || \\\r\n ((REMAP) == SYSCFG_TriggerRemap_TIM1TIM17))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_EncoderRemap_Config \r\n * @{\r\n */ \r\n#define SYSCFG_EncoderRemap_No ((uint32_t)0x00000000) /*!< No redirection */\r\n#define SYSCFG_EncoderRemap_TIM2 SYSCFG_CFGR1_ENCODER_MODE_0 /*!< Timer 2 IC1 and IC2 connected to TIM15 IC1 and IC2 */\r\n#define SYSCFG_EncoderRemap_TIM3 SYSCFG_CFGR1_ENCODER_MODE_1 /*!< Timer 3 IC1 and IC2 connected to TIM15 IC1 and IC2 */\r\n#define SYSCFG_EncoderRemap_TIM4 SYSCFG_CFGR1_ENCODER_MODE /*!< Timer 4 IC1 and IC2 connected to TIM15 IC1 and IC2 */\r\n\r\n#define IS_SYSCFG_ENCODER_REMAP(REMAP) (((REMAP) == SYSCFG_EncoderRemap_No) || \\\r\n ((REMAP) == SYSCFG_EncoderRemap_TIM2) || \\\r\n ((REMAP) == SYSCFG_EncoderRemap_TIM3) || \\\r\n ((REMAP) == SYSCFG_EncoderRemap_TIM4))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_I2C_FastModePlus_Config \r\n * @{\r\n */ \r\n#define SYSCFG_I2CFastModePlus_PB6 SYSCFG_CFGR1_I2C_PB6_FMP /*!< Enable Fast Mode Plus on PB6 */\r\n#define SYSCFG_I2CFastModePlus_PB7 SYSCFG_CFGR1_I2C_PB7_FMP /*!< Enable Fast Mode Plus on PB7 */\r\n#define SYSCFG_I2CFastModePlus_PB8 SYSCFG_CFGR1_I2C_PB8_FMP /*!< Enable Fast Mode Plus on PB8 */\r\n#define SYSCFG_I2CFastModePlus_PB9 SYSCFG_CFGR1_I2C_PB9_FMP /*!< Enable Fast Mode Plus on PB9 */\r\n#define SYSCFG_I2CFastModePlus_I2C1 SYSCFG_CFGR1_I2C1_FMP /*!< Enable Fast Mode Plus on I2C1 pins */\r\n#define SYSCFG_I2CFastModePlus_I2C2 SYSCFG_CFGR1_I2C2_FMP /*!< Enable Fast Mode Plus on I2C2 pins */\r\n#define SYSCFG_I2CFastModePlus_I2C3 SYSCFG_CFGR1_I2C3_FMP /*!< Enable Fast Mode Plus on I2C3 pins */\r\n\r\n#define IS_SYSCFG_I2C_FMP(PIN) (((PIN) == SYSCFG_I2CFastModePlus_PB6) || \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_PB7) || \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_PB8) || \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_PB9) || \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_I2C1) || \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_I2C2)|| \\\r\n ((PIN) == SYSCFG_I2CFastModePlus_I2C3))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FPU_Interrupt_Config \r\n * @{\r\n */ \r\n#define SYSCFG_IT_IXC SYSCFG_CFGR1_FPU_IE_5 /*!< Inexact Interrupt enable (interrupt disabled by default) */\r\n#define SYSCFG_IT_IDC SYSCFG_CFGR1_FPU_IE_4 /*!< Input denormal Interrupt enable */\r\n#define SYSCFG_IT_OFC SYSCFG_CFGR1_FPU_IE_3 /*!< Overflow Interrupt enable */\r\n#define SYSCFG_IT_UFC SYSCFG_CFGR1_FPU_IE_2 /*!< Underflow Interrupt enable */\r\n#define SYSCFG_IT_DZC SYSCFG_CFGR1_FPU_IE_1 /*!< Divide-by-zero Interrupt enable */\r\n#define SYSCFG_IT_IOC SYSCFG_CFGR1_FPU_IE_0 /*!< Invalid operation Interrupt enable */\r\n\r\n#define IS_SYSCFG_IT(IT) ((((IT) & (uint32_t)0x03FFFFFF) == 0) && ((IT) != 0))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Lock_Config\r\n * @{\r\n */\r\n#define SYSCFG_Break_PVD SYSCFG_CFGR2_PVD_LOCK /*!< Enables and locks the PVD connection with TIM1/8/15/16/17 Break Input and also the PVD_EN and PVDSEL[2:0] bits of the Power Control Interface */\r\n#define SYSCFG_Break_SRAMParity SYSCFG_CFGR2_SRAM_PARITY_LOCK /*!< Enables and locks the SRAM_PARITY error signal with Break Input of TIM1/8/15/16/17 */\r\n#define SYSCFG_Break_Lockup SYSCFG_CFGR2_LOCKUP_LOCK /*!< Enables and locks the LOCKUP output of CortexM4 with Break Input of TIM1/8/15/16/17 */\r\n\r\n#define IS_SYSCFG_LOCK_CONFIG(CONFIG) (((CONFIG) == SYSCFG_Break_PVD) || \\\r\n ((CONFIG) == SYSCFG_Break_SRAMParity) || \\\r\n ((CONFIG) == SYSCFG_Break_Lockup))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Trigger_Remapping\r\n * @{\r\n */\r\n#define REMAPADCTRIGGER_ADC12_EXT2 SYSCFG_CFGR4_ADC12_EXT2_RMP /*!< Input trigger of ADC12 regular channel EXT2\r\n 0: No remap (TIM1_CC3)\r\n 1: Remap (TIM20_TRGO) */\r\n#define REMAPADCTRIGGER_ADC12_EXT3 SYSCFG_CFGR4_ADC12_EXT3_RMP /*!< Input trigger of ADC12 regular channel EXT3\r\n 0: No remap (TIM2_CC2)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define REMAPADCTRIGGER_ADC12_EXT5 SYSCFG_CFGR4_ADC12_EXT5_RMP /*!< Input trigger of ADC12 regular channel EXT5\r\n 0: No remap (TIM4_CC4)\r\n 1: Remap (TIM20_CC1) */\r\n#define REMAPADCTRIGGER_ADC12_EXT13 SYSCFG_CFGR4_ADC12_EXT13_RMP /*!< Input trigger of ADC12 regular channel EXT13\r\n 0: No remap (TIM6_TRGO)\r\n 1: Remap (TIM20_CC2) */\r\n#define REMAPADCTRIGGER_ADC12_EXT15 SYSCFG_CFGR4_ADC12_EXT15_RMP /*!< Input trigger of ADC12 regular channel EXT15\r\n 0: No remap (TIM3_CC4)\r\n 1: Remap (TIM20_CC3) */\r\n#define REMAPADCTRIGGER_ADC12_JEXT3 SYSCFG_CFGR4_ADC12_JEXT3_RMP /*!< Input trigger of ADC12 injected channel JEXT3\r\n 0: No remap (TIM2_CC1)\r\n 1: Remap (TIM20_TRGO) */\r\n#define REMAPADCTRIGGER_ADC12_JEXT6 SYSCFG_CFGR4_ADC12_JEXT6_RMP /*!< Input trigger of ADC12 injected channel JEXT6\r\n 0: No remap (EXTI line 15)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define REMAPADCTRIGGER_ADC12_JEXT13 SYSCFG_CFGR4_ADC12_JEXT13_RMP /*!< Input trigger of ADC12 injected channel JEXT13\r\n 0: No remap (TIM3_CC1)\r\n 1: Remap (TIM20_CC4) */\r\n#define REMAPADCTRIGGER_ADC34_EXT5 SYSCFG_CFGR4_ADC34_EXT5_RMP /*!< Input trigger of ADC34 regular channel EXT5\r\n 0: No remap (EXTI line 2)\r\n 1: Remap (TIM20_TRGO) */\r\n#define REMAPADCTRIGGER_ADC34_EXT6 SYSCFG_CFGR4_ADC34_EXT6_RMP /*!< Input trigger of ADC34 regular channel EXT6\r\n 0: No remap (TIM4_CC1)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define REMAPADCTRIGGER_ADC34_EXT15 SYSCFG_CFGR4_ADC34_EXT15_RMP /*!< Input trigger of ADC34 regular channel EXT15\r\n 0: No remap (TIM2_CC1)\r\n 1: Remap (TIM20_CC1) */\r\n#define REMAPADCTRIGGER_ADC34_JEXT5 SYSCFG_CFGR4_ADC34_JEXT5_RMP /*!< Input trigger of ADC34 injected channel JEXT5\r\n 0: No remap (TIM4_CC3)\r\n 1: Remap (TIM20_TRGO) */\r\n#define REMAPADCTRIGGER_ADC34_JEXT11 SYSCFG_CFGR4_ADC34_JEXT11_RMP /*!< Input trigger of ADC34 injected channel JEXT11\r\n 0: No remap (TIM1_CC3)\r\n 1: Remap (TIM20_TRGO2) */\r\n#define REMAPADCTRIGGER_ADC34_JEXT14 SYSCFG_CFGR4_ADC34_JEXT14_RMP /*!< Input trigger of ADC34 injected channel JEXT14\r\n 0: No remap (TIM7_TRGO)\r\n 1: Remap (TIM20_CC2) */\r\n\r\n#define IS_SYSCFG_ADC_TRIGGER_REMAP(RMP) (((RMP) == REMAPADCTRIGGER_ADC12_EXT2) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_EXT3) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_EXT5) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_EXT13) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_EXT15) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_JEXT3) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_JEXT6) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC12_JEXT13) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_EXT5) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_EXT6) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_EXT15) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_JEXT5) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_JEXT11) || \\\r\n ((RMP) == REMAPADCTRIGGER_ADC34_JEXT14))\r\n \r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup SYSCFG_SRAMWRP_Config\r\n * @{\r\n */\r\n#define SYSCFG_SRAMWRP_Page0 SYSCFG_RCR_PAGE0 /*!< ICODE SRAM Write protection page 0 */\r\n#define SYSCFG_SRAMWRP_Page1 SYSCFG_RCR_PAGE1 /*!< ICODE SRAM Write protection page 1 */\r\n#define SYSCFG_SRAMWRP_Page2 SYSCFG_RCR_PAGE2 /*!< ICODE SRAM Write protection page 2 */\r\n#define SYSCFG_SRAMWRP_Page3 SYSCFG_RCR_PAGE3 /*!< ICODE SRAM Write protection page 3 */\r\n#define SYSCFG_SRAMWRP_Page4 SYSCFG_RCR_PAGE4 /*!< ICODE SRAM Write protection page 4 */\r\n#define SYSCFG_SRAMWRP_Page5 SYSCFG_RCR_PAGE5 /*!< ICODE SRAM Write protection page 5 */\r\n#define SYSCFG_SRAMWRP_Page6 SYSCFG_RCR_PAGE6 /*!< ICODE SRAM Write protection page 6 */\r\n#define SYSCFG_SRAMWRP_Page7 SYSCFG_RCR_PAGE7 /*!< ICODE SRAM Write protection page 7 */\r\n#define SYSCFG_SRAMWRP_Page8 SYSCFG_RCR_PAGE8 /*!< ICODE SRAM Write protection page 8 */\r\n#define SYSCFG_SRAMWRP_Page9 SYSCFG_RCR_PAGE9 /*!< ICODE SRAM Write protection page 9 */\r\n#define SYSCFG_SRAMWRP_Page10 SYSCFG_RCR_PAGE10 /*!< ICODE SRAM Write protection page 10 */\r\n#define SYSCFG_SRAMWRP_Page11 SYSCFG_RCR_PAGE11 /*!< ICODE SRAM Write protection page 11 */\r\n#define SYSCFG_SRAMWRP_Page12 SYSCFG_RCR_PAGE12 /*!< ICODE SRAM Write protection page 12 */\r\n#define SYSCFG_SRAMWRP_Page13 SYSCFG_RCR_PAGE13 /*!< ICODE SRAM Write protection page 13 */\r\n#define SYSCFG_SRAMWRP_Page14 SYSCFG_RCR_PAGE14 /*!< ICODE SRAM Write protection page 14 */\r\n#define SYSCFG_SRAMWRP_Page15 SYSCFG_RCR_PAGE15 /*!< ICODE SRAM Write protection page 15 */\r\n\r\n#define IS_SYSCFG_PAGE(PAGE)((((PAGE) & (uint32_t)0xFFFF0000) == 0x00000000) && ((PAGE) != 0x00000000))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_flags_definition \r\n * @{\r\n */\r\n\r\n#define SYSCFG_FLAG_PE SYSCFG_CFGR2_SRAM_PE\r\n\r\n#define IS_SYSCFG_FLAG(FLAG) (((FLAG) == SYSCFG_FLAG_PE))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Function used to set the SYSCFG configuration to the default reset state **/\r\nvoid SYSCFG_DeInit(void);\r\n\r\n/* SYSCFG configuration functions *********************************************/ \r\nvoid SYSCFG_MemoryRemapConfig(uint32_t SYSCFG_MemoryRemap);\r\nvoid SYSCFG_DMAChannelRemapConfig(uint32_t SYSCFG_DMARemap, FunctionalState NewState);\r\nvoid SYSCFG_TriggerRemapConfig(uint32_t SYSCFG_TriggerRemap, FunctionalState NewState);\r\nvoid SYSCFG_EncoderRemapConfig(uint32_t SYSCFG_EncoderRemap);\r\nvoid SYSCFG_USBInterruptLineRemapCmd(FunctionalState NewState);\r\nvoid SYSCFG_I2CFastModePlusConfig(uint32_t SYSCFG_I2CFastModePlus, FunctionalState NewState);\r\nvoid SYSCFG_ITConfig(uint32_t SYSCFG_IT, FunctionalState NewState);\r\nvoid SYSCFG_EXTILineConfig(uint8_t EXTI_PortSourceGPIOx, uint8_t EXTI_PinSourcex);\r\nvoid SYSCFG_BreakConfig(uint32_t SYSCFG_Break);\r\nvoid SYSCFG_BypassParityCheckDisable(void);\r\nvoid SYSCFG_ADCTriggerRemapConfig(uint32_t SYSCFG_ADCTriggerRemap, FunctionalState NewState);\r\nvoid SYSCFG_SRAMWRPEnable(uint32_t SYSCFG_SRAMWRP);\r\nFlagStatus SYSCFG_GetFlagStatus(uint32_t SYSCFG_Flag);\r\nvoid SYSCFG_ClearFlag(uint32_t SYSCFG_Flag);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_SYSCFG_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_tim.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the TIM firmware \r\n * library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_TIM_H\r\n#define __STM32F30x_TIM_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup stm32f30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** \r\n * @brief TIM Time Base Init structure definition \r\n * @note This structure is used with all TIMx except for TIM6 and TIM7. \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint16_t TIM_Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between 0x0000 and 0xFFFF */\r\n\r\n uint16_t TIM_CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_Counter_Mode */\r\n\r\n uint32_t TIM_Period; /*!< Specifies the period value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter must be a number between 0x0000 and 0xFFFF. */ \r\n\r\n uint16_t TIM_ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_Clock_Division_CKD */\r\n\r\n uint16_t TIM_RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n This parameter must be a number between 0x00 and 0xFF. \r\n @note This parameter is valid only for TIM1 and TIM8. */\r\n} TIM_TimeBaseInitTypeDef; \r\n\r\n/** \r\n * @brief TIM Output Compare Init structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t TIM_OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint16_t TIM_OutputState; /*!< Specifies the TIM Output Compare state.\r\n This parameter can be a value of @ref TIM_Output_Compare_State */\r\n\r\n uint16_t TIM_OutputNState; /*!< Specifies the TIM complementary Output Compare state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_State\r\n @note This parameter is valid only for TIM1 and TIM8. */\r\n\r\n uint32_t TIM_Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register. \r\n This parameter can be a number between 0x0000 and 0xFFFF */\r\n\r\n uint16_t TIM_OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint16_t TIM_OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for TIM1 and TIM8. */\r\n\r\n uint16_t TIM_OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for TIM1 and TIM8. */\r\n\r\n uint16_t TIM_OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for TIM1 and TIM8. */\r\n} TIM_OCInitTypeDef;\r\n\r\n/** \r\n * @brief TIM Input Capture Init structure definition \r\n */\r\n\r\ntypedef struct\r\n{\r\n\r\n uint16_t TIM_Channel; /*!< Specifies the TIM channel.\r\n This parameter can be a value of @ref TIM_Channel */\r\n\r\n uint16_t TIM_ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint16_t TIM_ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint16_t TIM_ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint16_t TIM_ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between 0x0 and 0xF */\r\n} TIM_ICInitTypeDef;\r\n\r\n/** \r\n * @brief BDTR structure definition \r\n * @note This structure is used only with TIM1 and TIM8. \r\n */\r\n\r\ntypedef struct\r\n{\r\n\r\n uint16_t TIM_OSSRState; /*!< Specifies the Off-State selection used in Run mode.\r\n This parameter can be a value of @ref TIM_OSSR_Off_State_Selection_for_Run_mode_state */\r\n\r\n uint16_t TIM_OSSIState; /*!< Specifies the Off-State used in Idle state.\r\n This parameter can be a value of @ref TIM_OSSI_Off_State_Selection_for_Idle_mode_state */\r\n\r\n uint16_t TIM_LOCKLevel; /*!< Specifies the LOCK level parameters.\r\n This parameter can be a value of @ref TIM_Lock_level */ \r\n\r\n uint16_t TIM_DeadTime; /*!< Specifies the delay time between the switching-off and the\r\n switching-on of the outputs.\r\n This parameter can be a number between 0x00 and 0xFF */\r\n\r\n uint16_t TIM_Break; /*!< Specifies whether the TIM Break input is enabled or not. \r\n This parameter can be a value of @ref TIM_Break_Input_enable_disable */\r\n\r\n uint16_t TIM_BreakPolarity; /*!< Specifies the TIM Break Input pin polarity.\r\n This parameter can be a value of @ref TIM_Break_Polarity */\r\n\r\n uint16_t TIM_AutomaticOutput; /*!< Specifies whether the TIM Automatic Output feature is enabled or not. \r\n This parameter can be a value of @ref TIM_AOE_Bit_Set_Reset */\r\n} TIM_BDTRInitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Exported_constants \r\n * @{\r\n */\r\n\r\n#define IS_TIM_ALL_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM6) || \\\r\n ((PERIPH) == TIM7) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM15) || \\\r\n ((PERIPH) == TIM16) || \\\r\n ((PERIPH) == TIM17) || \\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST1: TIM1, TIM2, TIM3, TIM4, TIM8, TIM15, TIM16, TIM20 and TIM17 */ \r\n#define IS_TIM_LIST1_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM15) || \\\r\n ((PERIPH) == TIM16) || \\\r\n ((PERIPH) == TIM17) || \\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST2: TIM1, TIM2, TIM3, TIM4, TIM8, TIM20 and TIM15 */ \r\n#define IS_TIM_LIST2_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM15)|| \\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST3: TIM1, TIM2, TIM3, TIM4, TIM20 and TIM8 */ \r\n#define IS_TIM_LIST3_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST4: TIM1, TIM20 and TIM8 */ \r\n#define IS_TIM_LIST4_PERIPH(PERIPH) (((PERIPH) == TIM1) ||\\\r\n ((PERIPH) == TIM8) ||\\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST5: TIM1, TIM2, TIM3, TIM4, TIM5, TIM6, TIM7 and TIM8 */\r\n#define IS_TIM_LIST5_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM6) || \\\r\n ((PERIPH) == TIM7) || \\\r\n ((PERIPH) == TIM8))\r\n/* LIST6: TIM1, TIM8, TIM15, TIM16, TIM20 and TIM17 */ \r\n#define IS_TIM_LIST6_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM15) || \\\r\n ((PERIPH) == TIM16) || \\\r\n ((PERIPH) == TIM17) || \\\r\n ((PERIPH) == TIM20))\r\n\r\n/* LIST5: TIM1, TIM2, TIM3, TIM4, TIM5, TIM6, TIM7, TIM20 and TIM8 */\r\n#define IS_TIM_LIST7_PERIPH(PERIPH) (((PERIPH) == TIM1) || \\\r\n ((PERIPH) == TIM2) || \\\r\n ((PERIPH) == TIM3) || \\\r\n ((PERIPH) == TIM4) || \\\r\n ((PERIPH) == TIM6) || \\\r\n ((PERIPH) == TIM7) || \\\r\n ((PERIPH) == TIM8) || \\\r\n ((PERIPH) == TIM15)|| \\\r\n ((PERIPH) == TIM20))\r\n \r\n/* LIST8: TIM16 (option register) */ \r\n#define IS_TIM_LIST8_PERIPH(PERIPH) (((PERIPH) == TIM16)|| \\\r\n ((PERIPH) == TIM1) ||\\\r\n ((PERIPH) == TIM8) ||\\\r\n ((PERIPH) == TIM20))\r\n\r\n/** @defgroup TIM_Output_Compare_and_PWM_modes \r\n * @{\r\n */\r\n\r\n#define TIM_OCMode_Timing ((uint32_t)0x00000)\r\n#define TIM_OCMode_Active ((uint32_t)0x00010)\r\n#define TIM_OCMode_Inactive ((uint32_t)0x00020)\r\n#define TIM_OCMode_Toggle ((uint32_t)0x00030)\r\n#define TIM_OCMode_PWM1 ((uint32_t)0x00060)\r\n#define TIM_OCMode_PWM2 ((uint32_t)0x00070)\r\n\r\n#define TIM_OCMode_Retrigerrable_OPM1 ((uint32_t)0x10000)\r\n#define TIM_OCMode_Retrigerrable_OPM2 ((uint32_t)0x10010)\r\n#define TIM_OCMode_Combined_PWM1 ((uint32_t)0x10040)\r\n#define TIM_OCMode_Combined_PWM2 ((uint32_t)0x10050)\r\n#define TIM_OCMode_Asymmetric_PWM1 ((uint32_t)0x10060)\r\n#define TIM_OCMode_Asymmetric_PWM2 ((uint32_t)0x10070)\r\n\r\n#define IS_TIM_OC_MODE(MODE) (((MODE) == TIM_OCMode_Timing) || \\\r\n ((MODE) == TIM_OCMode_Active) || \\\r\n ((MODE) == TIM_OCMode_Inactive) || \\\r\n ((MODE) == TIM_OCMode_Toggle)|| \\\r\n ((MODE) == TIM_OCMode_PWM1) || \\\r\n ((MODE) == TIM_OCMode_PWM2) || \\\r\n ((MODE) == TIM_OCMode_Retrigerrable_OPM1) || \\\r\n ((MODE) == TIM_OCMode_Retrigerrable_OPM2) || \\\r\n ((MODE) == TIM_OCMode_Combined_PWM1) || \\\r\n ((MODE) == TIM_OCMode_Combined_PWM2) || \\\r\n ((MODE) == TIM_OCMode_Asymmetric_PWM1) || \\\r\n ((MODE) == TIM_OCMode_Asymmetric_PWM2))\r\n \r\n#define IS_TIM_OCM(MODE) (((MODE) == TIM_OCMode_Timing) || \\\r\n ((MODE) == TIM_OCMode_Active) || \\\r\n ((MODE) == TIM_OCMode_Inactive) || \\\r\n ((MODE) == TIM_OCMode_Toggle)|| \\\r\n ((MODE) == TIM_OCMode_PWM1) || \\\r\n ((MODE) == TIM_OCMode_PWM2) ||\t\\\r\n ((MODE) == TIM_ForcedAction_Active) || \\\r\n ((MODE) == TIM_ForcedAction_InActive) || \\\r\n ((MODE) == TIM_OCMode_Retrigerrable_OPM1) || \\\r\n ((MODE) == TIM_OCMode_Retrigerrable_OPM2) || \\\r\n ((MODE) == TIM_OCMode_Combined_PWM1) || \\\r\n ((MODE) == TIM_OCMode_Combined_PWM2) || \\\r\n ((MODE) == TIM_OCMode_Asymmetric_PWM1) || \\\r\n ((MODE) == TIM_OCMode_Asymmetric_PWM2))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_One_Pulse_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_OPMode_Single ((uint16_t)0x0008)\r\n#define TIM_OPMode_Repetitive ((uint16_t)0x0000)\r\n#define IS_TIM_OPM_MODE(MODE) (((MODE) == TIM_OPMode_Single) || \\\r\n ((MODE) == TIM_OPMode_Repetitive))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Channel \r\n * @{\r\n */\r\n\r\n#define TIM_Channel_1 ((uint16_t)0x0000)\r\n#define TIM_Channel_2 ((uint16_t)0x0004)\r\n#define TIM_Channel_3 ((uint16_t)0x0008)\r\n#define TIM_Channel_4 ((uint16_t)0x000C)\r\n#define TIM_Channel_5 ((uint16_t)0x0010)\r\n#define TIM_Channel_6 ((uint16_t)0x0014)\r\n \r\n#define IS_TIM_CHANNEL(CHANNEL) (((CHANNEL) == TIM_Channel_1) || \\\r\n ((CHANNEL) == TIM_Channel_2) || \\\r\n ((CHANNEL) == TIM_Channel_3) || \\\r\n ((CHANNEL) == TIM_Channel_4))\r\n \r\n#define IS_TIM_PWMI_CHANNEL(CHANNEL) (((CHANNEL) == TIM_Channel_1) || \\\r\n ((CHANNEL) == TIM_Channel_2))\r\n#define IS_TIM_COMPLEMENTARY_CHANNEL(CHANNEL) (((CHANNEL) == TIM_Channel_1) || \\\r\n ((CHANNEL) == TIM_Channel_2) || \\\r\n ((CHANNEL) == TIM_Channel_3))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Clock_Division_CKD \r\n * @{\r\n */\r\n\r\n#define TIM_CKD_DIV1 ((uint16_t)0x0000)\r\n#define TIM_CKD_DIV2 ((uint16_t)0x0100)\r\n#define TIM_CKD_DIV4 ((uint16_t)0x0200)\r\n#define IS_TIM_CKD_DIV(DIV) (((DIV) == TIM_CKD_DIV1) || \\\r\n ((DIV) == TIM_CKD_DIV2) || \\\r\n ((DIV) == TIM_CKD_DIV4))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Counter_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_CounterMode_Up ((uint16_t)0x0000)\r\n#define TIM_CounterMode_Down ((uint16_t)0x0010)\r\n#define TIM_CounterMode_CenterAligned1 ((uint16_t)0x0020)\r\n#define TIM_CounterMode_CenterAligned2 ((uint16_t)0x0040)\r\n#define TIM_CounterMode_CenterAligned3 ((uint16_t)0x0060)\r\n#define IS_TIM_COUNTER_MODE(MODE) (((MODE) == TIM_CounterMode_Up) || \\\r\n ((MODE) == TIM_CounterMode_Down) || \\\r\n ((MODE) == TIM_CounterMode_CenterAligned1) || \\\r\n ((MODE) == TIM_CounterMode_CenterAligned2) || \\\r\n ((MODE) == TIM_CounterMode_CenterAligned3))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_Polarity \r\n * @{\r\n */\r\n\r\n#define TIM_OCPolarity_High ((uint16_t)0x0000)\r\n#define TIM_OCPolarity_Low ((uint16_t)0x0002)\r\n#define IS_TIM_OC_POLARITY(POLARITY) (((POLARITY) == TIM_OCPolarity_High) || \\\r\n ((POLARITY) == TIM_OCPolarity_Low))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Polarity \r\n * @{\r\n */\r\n \r\n#define TIM_OCNPolarity_High ((uint16_t)0x0000)\r\n#define TIM_OCNPolarity_Low ((uint16_t)0x0008)\r\n#define IS_TIM_OCN_POLARITY(POLARITY) (((POLARITY) == TIM_OCNPolarity_High) || \\\r\n ((POLARITY) == TIM_OCNPolarity_Low))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_State \r\n * @{\r\n */\r\n\r\n#define TIM_OutputState_Disable ((uint16_t)0x0000)\r\n#define TIM_OutputState_Enable ((uint16_t)0x0001)\r\n#define IS_TIM_OUTPUT_STATE(STATE) (((STATE) == TIM_OutputState_Disable) || \\\r\n ((STATE) == TIM_OutputState_Enable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_N_State\r\n * @{\r\n */\r\n\r\n#define TIM_OutputNState_Disable ((uint16_t)0x0000)\r\n#define TIM_OutputNState_Enable ((uint16_t)0x0004)\r\n#define IS_TIM_OUTPUTN_STATE(STATE) (((STATE) == TIM_OutputNState_Disable) || \\\r\n ((STATE) == TIM_OutputNState_Enable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Capture_Compare_State\r\n * @{\r\n */\r\n\r\n#define TIM_CCx_Enable ((uint16_t)0x0001)\r\n#define TIM_CCx_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_CCX(CCX) (((CCX) == TIM_CCx_Enable) || \\\r\n ((CCX) == TIM_CCx_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Capture_Compare_N_State\r\n * @{\r\n */\r\n\r\n#define TIM_CCxN_Enable ((uint16_t)0x0004)\r\n#define TIM_CCxN_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_CCXN(CCXN) (((CCXN) == TIM_CCxN_Enable) || \\\r\n ((CCXN) == TIM_CCxN_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break_Input_enable_disable \r\n * @{\r\n */\r\n\r\n#define TIM_Break_Enable ((uint16_t)0x1000)\r\n#define TIM_Break_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_BREAK_STATE(STATE) (((STATE) == TIM_Break_Enable) || \\\r\n ((STATE) == TIM_Break_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break1_Input_enable_disable \r\n * @{\r\n */\r\n\r\n#define TIM_Break1_Enable ((uint32_t)0x00001000)\r\n#define TIM_Break1_Disable ((uint32_t)0x00000000)\r\n#define IS_TIM_BREAK1_STATE(STATE) (((STATE) == TIM_Break1_Enable) || \\\r\n ((STATE) == TIM_Break1_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_enable_disable \r\n * @{\r\n */\r\n\r\n#define TIM_Break2_Enable ((uint32_t)0x01000000)\r\n#define TIM_Break2_Disable ((uint32_t)0x00000000)\r\n#define IS_TIM_BREAK2_STATE(STATE) (((STATE) == TIM_Break2_Enable) || \\\r\n ((STATE) == TIM_Break2_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Polarity \r\n * @{\r\n */\r\n\r\n#define TIM_BreakPolarity_Low ((uint16_t)0x0000)\r\n#define TIM_BreakPolarity_High ((uint16_t)0x2000)\r\n#define IS_TIM_BREAK_POLARITY(POLARITY) (((POLARITY) == TIM_BreakPolarity_Low) || \\\r\n ((POLARITY) == TIM_BreakPolarity_High))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break1_Polarity \r\n * @{\r\n */\r\n\r\n#define TIM_Break1Polarity_Low ((uint32_t)0x00000000)\r\n#define TIM_Break1Polarity_High ((uint32_t)0x00002000)\r\n#define IS_TIM_BREAK1_POLARITY(POLARITY) (((POLARITY) == TIM_Break1Polarity_Low) || \\\r\n ((POLARITY) == TIM_Break1Polarity_High))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break2_Polarity \r\n * @{\r\n */\r\n\r\n#define TIM_Break2Polarity_Low ((uint32_t)0x00000000)\r\n#define TIM_Break2Polarity_High ((uint32_t)0x02000000)\r\n#define IS_TIM_BREAK2_POLARITY(POLARITY) (((POLARITY) == TIM_Break2Polarity_Low) || \\\r\n ((POLARITY) == TIM_Break2Polarity_High))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break1_Filter \r\n * @{\r\n */\r\n\r\n#define IS_TIM_BREAK1_FILTER(FILTER) ((FILTER) <= 0xF)\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Break2_Filter \r\n * @{\r\n */\r\n\r\n#define IS_TIM_BREAK2_FILTER(FILTER) ((FILTER) <= 0xF)\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_AOE_Bit_Set_Reset \r\n * @{\r\n */\r\n\r\n#define TIM_AutomaticOutput_Enable ((uint16_t)0x4000)\r\n#define TIM_AutomaticOutput_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_AUTOMATIC_OUTPUT_STATE(STATE) (((STATE) == TIM_AutomaticOutput_Enable) || \\\r\n ((STATE) == TIM_AutomaticOutput_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Lock_level\r\n * @{\r\n */\r\n\r\n#define TIM_LOCKLevel_OFF ((uint16_t)0x0000)\r\n#define TIM_LOCKLevel_1 ((uint16_t)0x0100)\r\n#define TIM_LOCKLevel_2 ((uint16_t)0x0200)\r\n#define TIM_LOCKLevel_3 ((uint16_t)0x0300)\r\n#define IS_TIM_LOCK_LEVEL(LEVEL) (((LEVEL) == TIM_LOCKLevel_OFF) || \\\r\n ((LEVEL) == TIM_LOCKLevel_1) || \\\r\n ((LEVEL) == TIM_LOCKLevel_2) || \\\r\n ((LEVEL) == TIM_LOCKLevel_3))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_OSSI_Off_State_Selection_for_Idle_mode_state \r\n * @{\r\n */\r\n\r\n#define TIM_OSSIState_Enable ((uint16_t)0x0400)\r\n#define TIM_OSSIState_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_OSSI_STATE(STATE) (((STATE) == TIM_OSSIState_Enable) || \\\r\n ((STATE) == TIM_OSSIState_Disable))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSR_Off_State_Selection_for_Run_mode_state\r\n * @{\r\n */\r\n\r\n#define TIM_OSSRState_Enable ((uint16_t)0x0800)\r\n#define TIM_OSSRState_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_OSSR_STATE(STATE) (((STATE) == TIM_OSSRState_Enable) || \\\r\n ((STATE) == TIM_OSSRState_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_Idle_State \r\n * @{\r\n */\r\n\r\n#define TIM_OCIdleState_Set ((uint16_t)0x0100)\r\n#define TIM_OCIdleState_Reset ((uint16_t)0x0000)\r\n#define IS_TIM_OCIDLE_STATE(STATE) (((STATE) == TIM_OCIdleState_Set) || \\\r\n ((STATE) == TIM_OCIdleState_Reset))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_N_Idle_State \r\n * @{\r\n */\r\n\r\n#define TIM_OCNIdleState_Set ((uint16_t)0x0200)\r\n#define TIM_OCNIdleState_Reset ((uint16_t)0x0000)\r\n#define IS_TIM_OCNIDLE_STATE(STATE) (((STATE) == TIM_OCNIdleState_Set) || \\\r\n ((STATE) == TIM_OCNIdleState_Reset))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Input_Capture_Polarity \r\n * @{\r\n */\r\n\r\n#define TIM_ICPolarity_Rising ((uint16_t)0x0000)\r\n#define TIM_ICPolarity_Falling ((uint16_t)0x0002)\r\n#define TIM_ICPolarity_BothEdge ((uint16_t)0x000A)\r\n#define IS_TIM_IC_POLARITY(POLARITY) (((POLARITY) == TIM_ICPolarity_Rising) || \\\r\n ((POLARITY) == TIM_ICPolarity_Falling)|| \\\r\n ((POLARITY) == TIM_ICPolarity_BothEdge))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Input_Capture_Selection \r\n * @{\r\n */\r\n\r\n#define TIM_ICSelection_DirectTI ((uint16_t)0x0001) /*!< TIM Input 1, 2, 3 or 4 is selected to be \r\n connected to IC1, IC2, IC3 or IC4, respectively */\r\n#define TIM_ICSelection_IndirectTI ((uint16_t)0x0002) /*!< TIM Input 1, 2, 3 or 4 is selected to be\r\n connected to IC2, IC1, IC4 or IC3, respectively. */\r\n#define TIM_ICSelection_TRC ((uint16_t)0x0003) /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to TRC. */\r\n#define IS_TIM_IC_SELECTION(SELECTION) (((SELECTION) == TIM_ICSelection_DirectTI) || \\\r\n ((SELECTION) == TIM_ICSelection_IndirectTI) || \\\r\n ((SELECTION) == TIM_ICSelection_TRC))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Input_Capture_Prescaler \r\n * @{\r\n */\r\n\r\n#define TIM_ICPSC_DIV1 ((uint16_t)0x0000) /*!< Capture performed each time an edge is detected on the capture input. */\r\n#define TIM_ICPSC_DIV2 ((uint16_t)0x0004) /*!< Capture performed once every 2 events. */\r\n#define TIM_ICPSC_DIV4 ((uint16_t)0x0008) /*!< Capture performed once every 4 events. */\r\n#define TIM_ICPSC_DIV8 ((uint16_t)0x000C) /*!< Capture performed once every 8 events. */\r\n#define IS_TIM_IC_PRESCALER(PRESCALER) (((PRESCALER) == TIM_ICPSC_DIV1) || \\\r\n ((PRESCALER) == TIM_ICPSC_DIV2) || \\\r\n ((PRESCALER) == TIM_ICPSC_DIV4) || \\\r\n ((PRESCALER) == TIM_ICPSC_DIV8))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_interrupt_sources \r\n * @{\r\n */\r\n\r\n#define TIM_IT_Update ((uint16_t)0x0001)\r\n#define TIM_IT_CC1 ((uint16_t)0x0002)\r\n#define TIM_IT_CC2 ((uint16_t)0x0004)\r\n#define TIM_IT_CC3 ((uint16_t)0x0008)\r\n#define TIM_IT_CC4 ((uint16_t)0x0010)\r\n#define TIM_IT_COM ((uint16_t)0x0020)\r\n#define TIM_IT_Trigger ((uint16_t)0x0040)\r\n#define TIM_IT_Break ((uint16_t)0x0080)\r\n#define IS_TIM_IT(IT) ((((IT) & (uint16_t)0xFF00) == 0x0000) && ((IT) != 0x0000))\r\n\r\n#define IS_TIM_GET_IT(IT) (((IT) == TIM_IT_Update) || \\\r\n ((IT) == TIM_IT_CC1) || \\\r\n ((IT) == TIM_IT_CC2) || \\\r\n ((IT) == TIM_IT_CC3) || \\\r\n ((IT) == TIM_IT_CC4) || \\\r\n ((IT) == TIM_IT_COM) || \\\r\n ((IT) == TIM_IT_Trigger) || \\\r\n ((IT) == TIM_IT_Break))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_DMA_Base_address \r\n * @{\r\n */\r\n\r\n#define TIM_DMABase_CR1 ((uint16_t)0x0000)\r\n#define TIM_DMABase_CR2 ((uint16_t)0x0001)\r\n#define TIM_DMABase_SMCR ((uint16_t)0x0002)\r\n#define TIM_DMABase_DIER ((uint16_t)0x0003)\r\n#define TIM_DMABase_SR ((uint16_t)0x0004)\r\n#define TIM_DMABase_EGR ((uint16_t)0x0005)\r\n#define TIM_DMABase_CCMR1 ((uint16_t)0x0006)\r\n#define TIM_DMABase_CCMR2 ((uint16_t)0x0007)\r\n#define TIM_DMABase_CCER ((uint16_t)0x0008)\r\n#define TIM_DMABase_CNT ((uint16_t)0x0009)\r\n#define TIM_DMABase_PSC ((uint16_t)0x000A)\r\n#define TIM_DMABase_ARR ((uint16_t)0x000B)\r\n#define TIM_DMABase_RCR ((uint16_t)0x000C)\r\n#define TIM_DMABase_CCR1 ((uint16_t)0x000D)\r\n#define TIM_DMABase_CCR2 ((uint16_t)0x000E)\r\n#define TIM_DMABase_CCR3 ((uint16_t)0x000F)\r\n#define TIM_DMABase_CCR4 ((uint16_t)0x0010)\r\n#define TIM_DMABase_BDTR ((uint16_t)0x0011)\r\n#define TIM_DMABase_DCR ((uint16_t)0x0012)\r\n#define TIM_DMABase_OR ((uint16_t)0x0013)\r\n#define TIM_DMABase_CCMR3 ((uint16_t)0x0014)\r\n#define TIM_DMABase_CCR5 ((uint16_t)0x0015)\r\n#define TIM_DMABase_CCR6 ((uint16_t)0x0016)\r\n#define IS_TIM_DMA_BASE(BASE) (((BASE) == TIM_DMABase_CR1) || \\\r\n ((BASE) == TIM_DMABase_CR2) || \\\r\n ((BASE) == TIM_DMABase_SMCR) || \\\r\n ((BASE) == TIM_DMABase_DIER) || \\\r\n ((BASE) == TIM_DMABase_SR) || \\\r\n ((BASE) == TIM_DMABase_EGR) || \\\r\n ((BASE) == TIM_DMABase_CCMR1) || \\\r\n ((BASE) == TIM_DMABase_CCMR2) || \\\r\n ((BASE) == TIM_DMABase_CCER) || \\\r\n ((BASE) == TIM_DMABase_CNT) || \\\r\n ((BASE) == TIM_DMABase_PSC) || \\\r\n ((BASE) == TIM_DMABase_ARR) || \\\r\n ((BASE) == TIM_DMABase_RCR) || \\\r\n ((BASE) == TIM_DMABase_CCR1) || \\\r\n ((BASE) == TIM_DMABase_CCR2) || \\\r\n ((BASE) == TIM_DMABase_CCR3) || \\\r\n ((BASE) == TIM_DMABase_CCR4) || \\\r\n ((BASE) == TIM_DMABase_BDTR) || \\\r\n ((BASE) == TIM_DMABase_DCR) || \\\r\n ((BASE) == TIM_DMABase_OR) || \\\r\n ((BASE) == TIM_DMABase_CCMR3) || \\\r\n ((BASE) == TIM_DMABase_CCR5) || \\\r\n ((BASE) == TIM_DMABase_CCR6)) \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_DMA_Burst_Length \r\n * @{\r\n */\r\n\r\n#define TIM_DMABurstLength_1Transfer ((uint16_t)0x0000)\r\n#define TIM_DMABurstLength_2Transfers ((uint16_t)0x0100)\r\n#define TIM_DMABurstLength_3Transfers ((uint16_t)0x0200)\r\n#define TIM_DMABurstLength_4Transfers ((uint16_t)0x0300)\r\n#define TIM_DMABurstLength_5Transfers ((uint16_t)0x0400)\r\n#define TIM_DMABurstLength_6Transfers ((uint16_t)0x0500)\r\n#define TIM_DMABurstLength_7Transfers ((uint16_t)0x0600)\r\n#define TIM_DMABurstLength_8Transfers ((uint16_t)0x0700)\r\n#define TIM_DMABurstLength_9Transfers ((uint16_t)0x0800)\r\n#define TIM_DMABurstLength_10Transfers ((uint16_t)0x0900)\r\n#define TIM_DMABurstLength_11Transfers ((uint16_t)0x0A00)\r\n#define TIM_DMABurstLength_12Transfers ((uint16_t)0x0B00)\r\n#define TIM_DMABurstLength_13Transfers ((uint16_t)0x0C00)\r\n#define TIM_DMABurstLength_14Transfers ((uint16_t)0x0D00)\r\n#define TIM_DMABurstLength_15Transfers ((uint16_t)0x0E00)\r\n#define TIM_DMABurstLength_16Transfers ((uint16_t)0x0F00)\r\n#define TIM_DMABurstLength_17Transfers ((uint16_t)0x1000)\r\n#define TIM_DMABurstLength_18Transfers ((uint16_t)0x1100)\r\n#define IS_TIM_DMA_LENGTH(LENGTH) (((LENGTH) == TIM_DMABurstLength_1Transfer) || \\\r\n ((LENGTH) == TIM_DMABurstLength_2Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_3Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_4Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_5Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_6Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_7Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_8Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_9Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_10Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_11Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_12Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_13Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_14Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_15Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_16Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_17Transfers) || \\\r\n ((LENGTH) == TIM_DMABurstLength_18Transfers))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_DMA_sources \r\n * @{\r\n */\r\n\r\n#define TIM_DMA_Update ((uint16_t)0x0100)\r\n#define TIM_DMA_CC1 ((uint16_t)0x0200)\r\n#define TIM_DMA_CC2 ((uint16_t)0x0400)\r\n#define TIM_DMA_CC3 ((uint16_t)0x0800)\r\n#define TIM_DMA_CC4 ((uint16_t)0x1000)\r\n#define TIM_DMA_COM ((uint16_t)0x2000)\r\n#define TIM_DMA_Trigger ((uint16_t)0x4000)\r\n#define IS_TIM_DMA_SOURCE(SOURCE) ((((SOURCE) & (uint16_t)0x80FF) == 0x0000) && ((SOURCE) != 0x0000))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_External_Trigger_Prescaler \r\n * @{\r\n */\r\n\r\n#define TIM_ExtTRGPSC_OFF ((uint16_t)0x0000)\r\n#define TIM_ExtTRGPSC_DIV2 ((uint16_t)0x1000)\r\n#define TIM_ExtTRGPSC_DIV4 ((uint16_t)0x2000)\r\n#define TIM_ExtTRGPSC_DIV8 ((uint16_t)0x3000)\r\n#define IS_TIM_EXT_PRESCALER(PRESCALER) (((PRESCALER) == TIM_ExtTRGPSC_OFF) || \\\r\n ((PRESCALER) == TIM_ExtTRGPSC_DIV2) || \\\r\n ((PRESCALER) == TIM_ExtTRGPSC_DIV4) || \\\r\n ((PRESCALER) == TIM_ExtTRGPSC_DIV8))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Internal_Trigger_Selection \r\n * @{\r\n */\r\n\r\n#define TIM_TS_ITR0 ((uint16_t)0x0000)\r\n#define TIM_TS_ITR1 ((uint16_t)0x0010)\r\n#define TIM_TS_ITR2 ((uint16_t)0x0020)\r\n#define TIM_TS_ITR3 ((uint16_t)0x0030)\r\n#define TIM_TS_TI1F_ED ((uint16_t)0x0040)\r\n#define TIM_TS_TI1FP1 ((uint16_t)0x0050)\r\n#define TIM_TS_TI2FP2 ((uint16_t)0x0060)\r\n#define TIM_TS_ETRF ((uint16_t)0x0070)\r\n#define IS_TIM_TRIGGER_SELECTION(SELECTION) (((SELECTION) == TIM_TS_ITR0) || \\\r\n ((SELECTION) == TIM_TS_ITR1) || \\\r\n ((SELECTION) == TIM_TS_ITR2) || \\\r\n ((SELECTION) == TIM_TS_ITR3) || \\\r\n ((SELECTION) == TIM_TS_TI1F_ED) || \\\r\n ((SELECTION) == TIM_TS_TI1FP1) || \\\r\n ((SELECTION) == TIM_TS_TI2FP2) || \\\r\n ((SELECTION) == TIM_TS_ETRF))\r\n#define IS_TIM_INTERNAL_TRIGGER_SELECTION(SELECTION) (((SELECTION) == TIM_TS_ITR0) || \\\r\n ((SELECTION) == TIM_TS_ITR1) || \\\r\n ((SELECTION) == TIM_TS_ITR2) || \\\r\n ((SELECTION) == TIM_TS_ITR3))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_TIx_External_Clock_Source \r\n * @{\r\n */\r\n\r\n#define TIM_TIxExternalCLK1Source_TI1 ((uint16_t)0x0050)\r\n#define TIM_TIxExternalCLK1Source_TI2 ((uint16_t)0x0060)\r\n#define TIM_TIxExternalCLK1Source_TI1ED ((uint16_t)0x0040)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_External_Trigger_Polarity \r\n * @{\r\n */ \r\n#define TIM_ExtTRGPolarity_Inverted ((uint16_t)0x8000)\r\n#define TIM_ExtTRGPolarity_NonInverted ((uint16_t)0x0000)\r\n#define IS_TIM_EXT_POLARITY(POLARITY) (((POLARITY) == TIM_ExtTRGPolarity_Inverted) || \\\r\n ((POLARITY) == TIM_ExtTRGPolarity_NonInverted))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Prescaler_Reload_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_PSCReloadMode_Update ((uint16_t)0x0000)\r\n#define TIM_PSCReloadMode_Immediate ((uint16_t)0x0001)\r\n#define IS_TIM_PRESCALER_RELOAD(RELOAD) (((RELOAD) == TIM_PSCReloadMode_Update) || \\\r\n ((RELOAD) == TIM_PSCReloadMode_Immediate))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Forced_Action \r\n * @{\r\n */\r\n\r\n#define TIM_ForcedAction_Active ((uint16_t)0x0050)\r\n#define TIM_ForcedAction_InActive ((uint16_t)0x0040)\r\n#define IS_TIM_FORCED_ACTION(ACTION) (((ACTION) == TIM_ForcedAction_Active) || \\\r\n ((ACTION) == TIM_ForcedAction_InActive))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Encoder_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_EncoderMode_TI1 ((uint16_t)0x0001)\r\n#define TIM_EncoderMode_TI2 ((uint16_t)0x0002)\r\n#define TIM_EncoderMode_TI12 ((uint16_t)0x0003)\r\n#define IS_TIM_ENCODER_MODE(MODE) (((MODE) == TIM_EncoderMode_TI1) || \\\r\n ((MODE) == TIM_EncoderMode_TI2) || \\\r\n ((MODE) == TIM_EncoderMode_TI12))\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup TIM_Event_Source \r\n * @{\r\n */\r\n\r\n#define TIM_EventSource_Update ((uint16_t)0x0001)\r\n#define TIM_EventSource_CC1 ((uint16_t)0x0002)\r\n#define TIM_EventSource_CC2 ((uint16_t)0x0004)\r\n#define TIM_EventSource_CC3 ((uint16_t)0x0008)\r\n#define TIM_EventSource_CC4 ((uint16_t)0x0010)\r\n#define TIM_EventSource_COM ((uint16_t)0x0020)\r\n#define TIM_EventSource_Trigger ((uint16_t)0x0040)\r\n#define TIM_EventSource_Break ((uint16_t)0x0080)\r\n#define TIM_EventSource_Break2 ((uint16_t)0x0100)\r\n#define IS_TIM_EVENT_SOURCE(SOURCE) ((((SOURCE) & (uint16_t)0xFE00) == 0x0000) && ((SOURCE) != 0x0000)) \r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Update_Source \r\n * @{\r\n */\r\n\r\n#define TIM_UpdateSource_Global ((uint16_t)0x0000) /*!< Source of update is the counter overflow/underflow\r\n or the setting of UG bit, or an update generation\r\n through the slave mode controller. */\r\n#define TIM_UpdateSource_Regular ((uint16_t)0x0001) /*!< Source of update is counter overflow/underflow. */\r\n#define IS_TIM_UPDATE_SOURCE(SOURCE) (((SOURCE) == TIM_UpdateSource_Global) || \\\r\n ((SOURCE) == TIM_UpdateSource_Regular))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_Preload_State \r\n * @{\r\n */\r\n\r\n#define TIM_OCPreload_Enable ((uint16_t)0x0008)\r\n#define TIM_OCPreload_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_OCPRELOAD_STATE(STATE) (((STATE) == TIM_OCPreload_Enable) || \\\r\n ((STATE) == TIM_OCPreload_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_Fast_State \r\n * @{\r\n */\r\n\r\n#define TIM_OCFast_Enable ((uint16_t)0x0004)\r\n#define TIM_OCFast_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_OCFAST_STATE(STATE) (((STATE) == TIM_OCFast_Enable) || \\\r\n ((STATE) == TIM_OCFast_Disable))\r\n \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Output_Compare_Clear_State \r\n * @{\r\n */\r\n\r\n#define TIM_OCClear_Enable ((uint16_t)0x0080)\r\n#define TIM_OCClear_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_OCCLEAR_STATE(STATE) (((STATE) == TIM_OCClear_Enable) || \\\r\n ((STATE) == TIM_OCClear_Disable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Trigger_Output_Source \r\n * @{\r\n */\r\n\r\n#define TIM_TRGOSource_Reset ((uint16_t)0x0000)\r\n#define TIM_TRGOSource_Enable ((uint16_t)0x0010)\r\n#define TIM_TRGOSource_Update ((uint16_t)0x0020)\r\n#define TIM_TRGOSource_OC1 ((uint16_t)0x0030)\r\n#define TIM_TRGOSource_OC1Ref ((uint16_t)0x0040)\r\n#define TIM_TRGOSource_OC2Ref ((uint16_t)0x0050)\r\n#define TIM_TRGOSource_OC3Ref ((uint16_t)0x0060)\r\n#define TIM_TRGOSource_OC4Ref ((uint16_t)0x0070)\r\n#define IS_TIM_TRGO_SOURCE(SOURCE) (((SOURCE) == TIM_TRGOSource_Reset) || \\\r\n ((SOURCE) == TIM_TRGOSource_Enable) || \\\r\n ((SOURCE) == TIM_TRGOSource_Update) || \\\r\n ((SOURCE) == TIM_TRGOSource_OC1) || \\\r\n ((SOURCE) == TIM_TRGOSource_OC1Ref) || \\\r\n ((SOURCE) == TIM_TRGOSource_OC2Ref) || \\\r\n ((SOURCE) == TIM_TRGOSource_OC3Ref) || \\\r\n ((SOURCE) == TIM_TRGOSource_OC4Ref))\r\n\r\n\r\n#define TIM_TRGO2Source_Reset ((uint32_t)0x00000000)\r\n#define TIM_TRGO2Source_Enable ((uint32_t)0x00100000)\r\n#define TIM_TRGO2Source_Update ((uint32_t)0x00200000)\r\n#define TIM_TRGO2Source_OC1 ((uint32_t)0x00300000)\r\n#define TIM_TRGO2Source_OC1Ref ((uint32_t)0x00400000)\r\n#define TIM_TRGO2Source_OC2Ref ((uint32_t)0x00500000)\r\n#define TIM_TRGO2Source_OC3Ref ((uint32_t)0x00600000)\r\n#define TIM_TRGO2Source_OC4Ref ((uint32_t)0x00700000)\r\n#define TIM_TRGO2Source_OC5Ref ((uint32_t)0x00800000)\r\n#define TIM_TRGO2Source_OC6Ref ((uint32_t)0x00900000)\r\n#define TIM_TRGO2Source_OC4Ref_RisingFalling ((uint32_t)0x00A00000)\r\n#define TIM_TRGO2Source_OC6Ref_RisingFalling ((uint32_t)0x00B00000)\r\n#define TIM_TRGO2Source_OC4RefRising_OC6RefRising ((uint32_t)0x00C00000)\r\n#define TIM_TRGO2Source_OC4RefRising_OC6RefFalling ((uint32_t)0x00D00000)\r\n#define TIM_TRGO2Source_OC5RefRising_OC6RefRising ((uint32_t)0x00E00000)\r\n#define TIM_TRGO2Source_OC5RefRising_OC6RefFalling ((uint32_t)0x00F00000)\r\n#define IS_TIM_TRGO2_SOURCE(SOURCE) (((SOURCE) == TIM_TRGO2Source_Reset) || \\\r\n ((SOURCE) == TIM_TRGO2Source_Enable) || \\\r\n ((SOURCE) == TIM_TRGO2Source_Update) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC1) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC1Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC2Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC3Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC4Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC5Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC6Ref) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC4Ref_RisingFalling) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC6Ref_RisingFalling) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC4RefRising_OC6RefRising) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC4RefRising_OC6RefFalling) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC5RefRising_OC6RefRising) || \\\r\n ((SOURCE) == TIM_TRGO2Source_OC5RefRising_OC6RefFalling))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Slave_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_SlaveMode_Reset ((uint32_t)0x00004)\r\n#define TIM_SlaveMode_Gated ((uint32_t)0x00005)\r\n#define TIM_SlaveMode_Trigger ((uint32_t)0x00006)\r\n#define TIM_SlaveMode_External1 ((uint32_t)0x00007)\r\n#define TIM_SlaveMode_Combined_ResetTrigger ((uint32_t)0x10000)\r\n#define IS_TIM_SLAVE_MODE(MODE) (((MODE) == TIM_SlaveMode_Reset) || \\\r\n ((MODE) == TIM_SlaveMode_Gated) || \\\r\n ((MODE) == TIM_SlaveMode_Trigger) || \\\r\n ((MODE) == TIM_SlaveMode_External1) || \\\r\n ((MODE) == TIM_SlaveMode_Combined_ResetTrigger))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Master_Slave_Mode \r\n * @{\r\n */\r\n\r\n#define TIM_MasterSlaveMode_Enable ((uint16_t)0x0080)\r\n#define TIM_MasterSlaveMode_Disable ((uint16_t)0x0000)\r\n#define IS_TIM_MSM_STATE(STATE) (((STATE) == TIM_MasterSlaveMode_Enable) || \\\r\n ((STATE) == TIM_MasterSlaveMode_Disable))\r\n/**\r\n * @}\r\n */ \r\n/** @defgroup TIM_Remap \r\n * @{\r\n */\r\n#define TIM16_GPIO ((uint16_t)0x0000)\r\n#define TIM16_RTC_CLK ((uint16_t)0x0001)\r\n#define TIM16_HSEDiv32 ((uint16_t)0x0002)\r\n#define TIM16_MCO ((uint16_t)0x0003)\r\n\r\n#define TIM1_ADC1_AWDG1 ((uint16_t)0x0001)\r\n#define TIM1_ADC1_AWDG2 ((uint16_t)0x0002)\r\n#define TIM1_ADC1_AWDG3 ((uint16_t)0x0003)\r\n#define TIM1_ADC4_AWDG1 ((uint16_t)0x0004)\r\n#define TIM1_ADC4_AWDG2 ((uint16_t)0x0008)\r\n#define TIM1_ADC4_AWDG3 ((uint16_t)0x000C)\r\n\r\n#define TIM8_ADC2_AWDG1 ((uint16_t)0x0001)\r\n#define TIM8_ADC2_AWDG2 ((uint16_t)0x0002)\r\n#define TIM8_ADC2_AWDG3 ((uint16_t)0x0003)\r\n#define TIM8_ADC3_AWDG1 ((uint16_t)0x0004)\r\n#define TIM8_ADC3_AWDG2 ((uint16_t)0x0008)\r\n#define TIM8_ADC3_AWDG3 ((uint16_t)0x000C)\r\n\r\n#define TIM20_ADC3_AWDG1 ((uint16_t)0x0001)\r\n#define TIM20_ADC3_AWDG2 ((uint16_t)0x0002)\r\n#define TIM20_ADC3_AWDG3 ((uint16_t)0x0003)\r\n#define TIM20_ADC4_AWDG1 ((uint16_t)0x0004)\r\n#define TIM20_ADC4_AWDG2 ((uint16_t)0x0008)\r\n#define TIM20_ADC4_AWDG3 ((uint16_t)0x000C)\r\n\r\n#define IS_TIM_REMAP(TIM_REMAP) (((TIM_REMAP) == TIM16_GPIO)|| \\\r\n ((TIM_REMAP) == TIM16_RTC_CLK) || \\\r\n ((TIM_REMAP) == TIM16_HSEDiv32) || \\\r\n ((TIM_REMAP) == TIM16_MCO) ||\\\r\n ((TIM_REMAP) == TIM1_ADC1_AWDG1) ||\\\r\n ((TIM_REMAP) == TIM1_ADC1_AWDG2) ||\\\r\n ((TIM_REMAP) == TIM1_ADC1_AWDG3) ||\\\r\n ((TIM_REMAP) == TIM1_ADC4_AWDG1) ||\\\r\n ((TIM_REMAP) == TIM1_ADC4_AWDG2) ||\\\r\n ((TIM_REMAP) == TIM1_ADC4_AWDG3) ||\\\r\n ((TIM_REMAP) == TIM8_ADC2_AWDG1) ||\\\r\n ((TIM_REMAP) == TIM8_ADC2_AWDG2) ||\\\r\n ((TIM_REMAP) == TIM8_ADC2_AWDG3) ||\\\r\n ((TIM_REMAP) == TIM8_ADC3_AWDG1) ||\\\r\n ((TIM_REMAP) == TIM8_ADC3_AWDG2) ||\\\r\n ((TIM_REMAP) == TIM8_ADC3_AWDG3) ||\\\r\n ((TIM_REMAP) == TIM20_ADC3_AWDG1)||\\\r\n ((TIM_REMAP) == TIM20_ADC3_AWDG2)||\\\r\n ((TIM_REMAP) == TIM20_ADC3_AWDG3)||\\\r\n ((TIM_REMAP) == TIM20_ADC4_AWDG1)||\\\r\n ((TIM_REMAP) == TIM20_ADC4_AWDG2)||\\\r\n ((TIM_REMAP) == TIM20_ADC4_AWDG3)) \r\n\r\n/**\r\n * @}\r\n */ \r\n/** @defgroup TIM_Flags \r\n * @{\r\n */\r\n\r\n#define TIM_FLAG_Update ((uint32_t)0x00001)\r\n#define TIM_FLAG_CC1 ((uint32_t)0x00002)\r\n#define TIM_FLAG_CC2 ((uint32_t)0x00004)\r\n#define TIM_FLAG_CC3 ((uint32_t)0x00008)\r\n#define TIM_FLAG_CC4 ((uint32_t)0x00010)\r\n#define TIM_FLAG_COM ((uint32_t)0x00020)\r\n#define TIM_FLAG_Trigger ((uint32_t)0x00040)\r\n#define TIM_FLAG_Break ((uint32_t)0x00080)\r\n#define TIM_FLAG_Break2 ((uint32_t)0x00100)\r\n#define TIM_FLAG_CC1OF ((uint32_t)0x00200)\r\n#define TIM_FLAG_CC2OF ((uint32_t)0x00400)\r\n#define TIM_FLAG_CC3OF ((uint32_t)0x00800)\r\n#define TIM_FLAG_CC4OF ((uint32_t)0x01000)\r\n#define TIM_FLAG_CC5 ((uint32_t)0x10000)\r\n#define TIM_FLAG_CC6 ((uint32_t)0x20000)\r\n#define IS_TIM_GET_FLAG(FLAG) (((FLAG) == TIM_FLAG_Update) || \\\r\n ((FLAG) == TIM_FLAG_CC1) || \\\r\n ((FLAG) == TIM_FLAG_CC2) || \\\r\n ((FLAG) == TIM_FLAG_CC3) || \\\r\n ((FLAG) == TIM_FLAG_CC4) || \\\r\n ((FLAG) == TIM_FLAG_COM) || \\\r\n ((FLAG) == TIM_FLAG_Trigger) || \\\r\n ((FLAG) == TIM_FLAG_Break) || \\\r\n ((FLAG) == TIM_FLAG_Break2) || \\\r\n ((FLAG) == TIM_FLAG_CC1OF) || \\\r\n ((FLAG) == TIM_FLAG_CC2OF) || \\\r\n ((FLAG) == TIM_FLAG_CC3OF) || \\\r\n ((FLAG) == TIM_FLAG_CC4OF) ||\\\r\n ((FLAG) == TIM_FLAG_CC5) ||\\\r\n ((FLAG) == TIM_FLAG_CC6))\r\n\r\n#define IS_TIM_CLEAR_FLAG(TIM_FLAG) ((((TIM_FLAG) & (uint32_t)0xE000) == 0x0000) && ((TIM_FLAG) != 0x0000))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_OCReferenceClear \r\n * @{\r\n */\r\n#define TIM_OCReferenceClear_ETRF ((uint16_t)0x0008)\r\n#define TIM_OCReferenceClear_OCREFCLR ((uint16_t)0x0000)\r\n#define TIM_OCREFERENCECECLEAR_SOURCE(SOURCE) (((SOURCE) == TIM_OCReferenceClear_ETRF) || \\\r\n ((SOURCE) == TIM_OCReferenceClear_OCREFCLR))\r\n\r\n/** @defgroup TIM_Input_Capture_Filer_Value \r\n * @{\r\n */\r\n\r\n#define IS_TIM_IC_FILTER(ICFILTER) ((ICFILTER) <= 0xF) \r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_External_Trigger_Filter \r\n * @{\r\n */\r\n\r\n#define IS_TIM_EXT_FILTER(EXTFILTER) ((EXTFILTER) <= 0xF)\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup TIM_Legacy \r\n * @{\r\n */\r\n\r\n#define TIM_DMABurstLength_1Byte TIM_DMABurstLength_1Transfer\r\n#define TIM_DMABurstLength_2Bytes TIM_DMABurstLength_2Transfers\r\n#define TIM_DMABurstLength_3Bytes TIM_DMABurstLength_3Transfers\r\n#define TIM_DMABurstLength_4Bytes TIM_DMABurstLength_4Transfers\r\n#define TIM_DMABurstLength_5Bytes TIM_DMABurstLength_5Transfers\r\n#define TIM_DMABurstLength_6Bytes TIM_DMABurstLength_6Transfers\r\n#define TIM_DMABurstLength_7Bytes TIM_DMABurstLength_7Transfers\r\n#define TIM_DMABurstLength_8Bytes TIM_DMABurstLength_8Transfers\r\n#define TIM_DMABurstLength_9Bytes TIM_DMABurstLength_9Transfers\r\n#define TIM_DMABurstLength_10Bytes TIM_DMABurstLength_10Transfers\r\n#define TIM_DMABurstLength_11Bytes TIM_DMABurstLength_11Transfers\r\n#define TIM_DMABurstLength_12Bytes TIM_DMABurstLength_12Transfers\r\n#define TIM_DMABurstLength_13Bytes TIM_DMABurstLength_13Transfers\r\n#define TIM_DMABurstLength_14Bytes TIM_DMABurstLength_14Transfers\r\n#define TIM_DMABurstLength_15Bytes TIM_DMABurstLength_15Transfers\r\n#define TIM_DMABurstLength_16Bytes TIM_DMABurstLength_16Transfers\r\n#define TIM_DMABurstLength_17Bytes TIM_DMABurstLength_17Transfers\r\n#define TIM_DMABurstLength_18Bytes TIM_DMABurstLength_18Transfers\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/ \r\n\r\n/* TimeBase management ********************************************************/\r\nvoid TIM_DeInit(TIM_TypeDef* TIMx);\r\nvoid TIM_TimeBaseInit(TIM_TypeDef* TIMx, TIM_TimeBaseInitTypeDef* TIM_TimeBaseInitStruct);\r\nvoid TIM_TimeBaseStructInit(TIM_TimeBaseInitTypeDef* TIM_TimeBaseInitStruct);\r\nvoid TIM_PrescalerConfig(TIM_TypeDef* TIMx, uint16_t Prescaler, uint16_t TIM_PSCReloadMode);\r\nvoid TIM_CounterModeConfig(TIM_TypeDef* TIMx, uint16_t TIM_CounterMode);\r\nvoid TIM_SetCounter(TIM_TypeDef* TIMx, uint32_t Counter);\r\nvoid TIM_SetAutoreload(TIM_TypeDef* TIMx, uint32_t Autoreload);\r\nuint32_t TIM_GetCounter(TIM_TypeDef* TIMx);\r\nuint16_t TIM_GetPrescaler(TIM_TypeDef* TIMx);\r\nvoid TIM_UpdateDisableConfig(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_UpdateRequestConfig(TIM_TypeDef* TIMx, uint16_t TIM_UpdateSource);\r\nvoid TIM_UIFRemap(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_ARRPreloadConfig(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_SelectOnePulseMode(TIM_TypeDef* TIMx, uint16_t TIM_OPMode);\r\nvoid TIM_SetClockDivision(TIM_TypeDef* TIMx, uint16_t TIM_CKD);\r\nvoid TIM_Cmd(TIM_TypeDef* TIMx, FunctionalState NewState);\r\n\r\n/* Output Compare management **************************************************/\r\nvoid TIM_OC1Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_OC2Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_OC3Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_OC4Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_OC5Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_OC6Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_SelectGC5C1(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_SelectGC5C2(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_SelectGC5C3(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_OCStructInit(TIM_OCInitTypeDef* TIM_OCInitStruct);\r\nvoid TIM_SelectOCxM(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint32_t TIM_OCMode);\r\nvoid TIM_SetCompare1(TIM_TypeDef* TIMx, uint32_t Compare1);\r\nvoid TIM_SetCompare2(TIM_TypeDef* TIMx, uint32_t Compare2);\r\nvoid TIM_SetCompare3(TIM_TypeDef* TIMx, uint32_t Compare3);\r\nvoid TIM_SetCompare4(TIM_TypeDef* TIMx, uint32_t Compare4);\r\nvoid TIM_SetCompare5(TIM_TypeDef* TIMx, uint32_t Compare5);\r\nvoid TIM_SetCompare6(TIM_TypeDef* TIMx, uint32_t Compare6);\r\nvoid TIM_ForcedOC1Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_ForcedOC2Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_ForcedOC3Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_ForcedOC4Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_ForcedOC5Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_ForcedOC6Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction);\r\nvoid TIM_OC1PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC2PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC3PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC4PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC5PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC6PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload);\r\nvoid TIM_OC1FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast);\r\nvoid TIM_OC2FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast);\r\nvoid TIM_OC3FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast);\r\nvoid TIM_OC4FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast);\r\nvoid TIM_ClearOC1Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_ClearOC2Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_ClearOC3Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_ClearOC4Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_ClearOC5Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_ClearOC6Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear);\r\nvoid TIM_SelectOCREFClear(TIM_TypeDef* TIMx, uint16_t TIM_OCReferenceClear); \r\nvoid TIM_OC1PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_OC1NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity);\r\nvoid TIM_OC2PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_OC2NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity);\r\nvoid TIM_OC3PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_OC3NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity);\r\nvoid TIM_OC4PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_OC5PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_OC6PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity);\r\nvoid TIM_CCxCmd(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint16_t TIM_CCx);\r\nvoid TIM_CCxNCmd(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint16_t TIM_CCxN);\r\n\r\n/* Input Capture management ***************************************************/\r\nvoid TIM_ICInit(TIM_TypeDef* TIMx, TIM_ICInitTypeDef* TIM_ICInitStruct);\r\nvoid TIM_ICStructInit(TIM_ICInitTypeDef* TIM_ICInitStruct);\r\nvoid TIM_PWMIConfig(TIM_TypeDef* TIMx, TIM_ICInitTypeDef* TIM_ICInitStruct);\r\nuint32_t TIM_GetCapture1(TIM_TypeDef* TIMx);\r\nuint32_t TIM_GetCapture2(TIM_TypeDef* TIMx);\r\nuint32_t TIM_GetCapture3(TIM_TypeDef* TIMx);\r\nuint32_t TIM_GetCapture4(TIM_TypeDef* TIMx);\r\nvoid TIM_SetIC1Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC);\r\nvoid TIM_SetIC2Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC);\r\nvoid TIM_SetIC3Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC);\r\nvoid TIM_SetIC4Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC);\r\n\r\n/* Advanced-control timers (TIM1 and TIM8) specific features ******************/\r\nvoid TIM_BDTRConfig(TIM_TypeDef* TIMx, TIM_BDTRInitTypeDef *TIM_BDTRInitStruct);\r\nvoid TIM_Break1Config(TIM_TypeDef* TIMx, uint32_t TIM_Break1Polarity, uint8_t TIM_Break1Filter);\r\nvoid TIM_Break2Config(TIM_TypeDef* TIMx, uint32_t TIM_Break2Polarity, uint8_t TIM_Break2Filter);\r\nvoid TIM_Break1Cmd(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_Break2Cmd(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_BDTRStructInit(TIM_BDTRInitTypeDef* TIM_BDTRInitStruct);\r\nvoid TIM_CtrlPWMOutputs(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_SelectCOM(TIM_TypeDef* TIMx, FunctionalState NewState);\r\nvoid TIM_CCPreloadControl(TIM_TypeDef* TIMx, FunctionalState NewState);\r\n\r\n/* Interrupts, DMA and flags management ***************************************/\r\nvoid TIM_ITConfig(TIM_TypeDef* TIMx, uint16_t TIM_IT, FunctionalState NewState);\r\nvoid TIM_GenerateEvent(TIM_TypeDef* TIMx, uint16_t TIM_EventSource);\r\nFlagStatus TIM_GetFlagStatus(TIM_TypeDef* TIMx, uint32_t TIM_FLAG);\r\nvoid TIM_ClearFlag(TIM_TypeDef* TIMx, uint16_t TIM_FLAG);\r\nITStatus TIM_GetITStatus(TIM_TypeDef* TIMx, uint16_t TIM_IT);\r\nvoid TIM_ClearITPendingBit(TIM_TypeDef* TIMx, uint16_t TIM_IT);\r\nvoid TIM_DMAConfig(TIM_TypeDef* TIMx, uint16_t TIM_DMABase, uint16_t TIM_DMABurstLength);\r\nvoid TIM_DMACmd(TIM_TypeDef* TIMx, uint16_t TIM_DMASource, FunctionalState NewState);\r\nvoid TIM_SelectCCDMA(TIM_TypeDef* TIMx, FunctionalState NewState);\r\n\r\n/* Clocks management **********************************************************/\r\nvoid TIM_InternalClockConfig(TIM_TypeDef* TIMx);\r\nvoid TIM_ITRxExternalClockConfig(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource);\r\nvoid TIM_TIxExternalClockConfig(TIM_TypeDef* TIMx, uint16_t TIM_TIxExternalCLKSource,\r\n uint16_t TIM_ICPolarity, uint16_t ICFilter);\r\nvoid TIM_ETRClockMode1Config(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler, uint16_t TIM_ExtTRGPolarity,\r\n uint16_t ExtTRGFilter);\r\nvoid TIM_ETRClockMode2Config(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler, \r\n uint16_t TIM_ExtTRGPolarity, uint16_t ExtTRGFilter);\r\n\r\n/* Synchronization management *************************************************/\r\nvoid TIM_SelectInputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource);\r\nvoid TIM_SelectOutputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_TRGOSource);\r\nvoid TIM_SelectOutputTrigger2(TIM_TypeDef* TIMx, uint32_t TIM_TRGO2Source);\r\nvoid TIM_SelectSlaveMode(TIM_TypeDef* TIMx, uint32_t TIM_SlaveMode);\r\nvoid TIM_SelectMasterSlaveMode(TIM_TypeDef* TIMx, uint16_t TIM_MasterSlaveMode);\r\nvoid TIM_ETRConfig(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler, uint16_t TIM_ExtTRGPolarity,\r\n uint16_t ExtTRGFilter);\r\n\r\n/* Specific interface management **********************************************/ \r\nvoid TIM_EncoderInterfaceConfig(TIM_TypeDef* TIMx, uint16_t TIM_EncoderMode,\r\n uint16_t TIM_IC1Polarity, uint16_t TIM_IC2Polarity);\r\nvoid TIM_SelectHallSensor(TIM_TypeDef* TIMx, FunctionalState NewState);\r\n\r\n/* Specific remapping management **********************************************/\r\nvoid TIM_RemapConfig(TIM_TypeDef* TIMx, uint16_t TIM_Remap);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /*__STM32F30x_TIM_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_usart.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_usart.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the USART \r\n * firmware library.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_USART_H\r\n#define __STM32F30x_USART_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup USART\r\n * @{\r\n */ \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n \r\n \r\n/** \r\n * @brief USART Init Structure definition \r\n */ \r\n\r\ntypedef struct\r\n{\r\n uint32_t USART_BaudRate; /*!< This member configures the USART communication baud rate.\r\n The baud rate is computed using the following formula:\r\n - IntegerDivider = ((PCLKx) / (16 * (USART_InitStruct->USART_BaudRate)))\r\n - FractionalDivider = ((IntegerDivider - ((uint32_t) IntegerDivider)) * 16) + 0.5 */\r\n\r\n uint32_t USART_WordLength; /*!< Specifies the number of data bits transmitted or received in a frame.\r\n This parameter can be a value of @ref USART_Word_Length */\r\n\r\n uint32_t USART_StopBits; /*!< Specifies the number of stop bits transmitted.\r\n This parameter can be a value of @ref USART_Stop_Bits */\r\n\r\n uint32_t USART_Parity; /*!< Specifies the parity mode.\r\n This parameter can be a value of @ref USART_Parity\r\n @note When parity is enabled, the computed parity is inserted\r\n at the MSB position of the transmitted data (9th bit when\r\n the word length is set to 9 data bits; 8th bit when the\r\n word length is set to 8 data bits). */\r\n \r\n uint32_t USART_Mode; /*!< Specifies whether the Receive or Transmit mode is enabled or disabled.\r\n This parameter can be a value of @ref USART_Mode */\r\n\r\n uint32_t USART_HardwareFlowControl; /*!< Specifies whether the hardware flow control mode is enabled\r\n or disabled.\r\n This parameter can be a value of @ref USART_Hardware_Flow_Control*/\r\n} USART_InitTypeDef;\r\n\r\n/** \r\n * @brief USART Clock Init Structure definition\r\n */ \r\n\r\ntypedef struct\r\n{\r\n uint32_t USART_Clock; /*!< Specifies whether the USART clock is enabled or disabled.\r\n This parameter can be a value of @ref USART_Clock */\r\n\r\n uint32_t USART_CPOL; /*!< Specifies the steady state of the serial clock.\r\n This parameter can be a value of @ref USART_Clock_Polarity */\r\n\r\n uint32_t USART_CPHA; /*!< Specifies the clock transition on which the bit capture is made.\r\n This parameter can be a value of @ref USART_Clock_Phase */\r\n\r\n uint32_t USART_LastBit; /*!< Specifies whether the clock pulse corresponding to the last transmitted\r\n data bit (MSB) has to be output on the SCLK pin in synchronous mode.\r\n This parameter can be a value of @ref USART_Last_Bit */\r\n} USART_ClockInitTypeDef;\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup USART_Exported_Constants\r\n * @{\r\n */ \r\n\r\n#define IS_USART_ALL_PERIPH(PERIPH) (((PERIPH) == USART1) || \\\r\n ((PERIPH) == USART2) || \\\r\n ((PERIPH) == USART3) || \\\r\n ((PERIPH) == UART4) || \\\r\n ((PERIPH) == UART5))\r\n\r\n#define IS_USART_123_PERIPH(PERIPH) (((PERIPH) == USART1) || \\\r\n ((PERIPH) == USART2) || \\\r\n ((PERIPH) == USART3))\r\n\r\n#define IS_USART_1234_PERIPH(PERIPH) (((PERIPH) == USART1) || \\\r\n ((PERIPH) == USART2) || \\\r\n ((PERIPH) == USART3) || \\\r\n ((PERIPH) == UART4))\r\n\r\n\r\n/** @defgroup USART_Word_Length \r\n * @{\r\n */ \r\n\r\n#define USART_WordLength_8b ((uint32_t)0x00000000)\r\n#define USART_WordLength_9b USART_CR1_M\r\n#define IS_USART_WORD_LENGTH(LENGTH) (((LENGTH) == USART_WordLength_8b) || \\\r\n ((LENGTH) == USART_WordLength_9b))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Stop_Bits \r\n * @{\r\n */ \r\n\r\n#define USART_StopBits_1 ((uint32_t)0x00000000)\r\n#define USART_StopBits_2 USART_CR2_STOP_1\r\n#define USART_StopBits_1_5 (USART_CR2_STOP_0 | USART_CR2_STOP_1)\r\n#define IS_USART_STOPBITS(STOPBITS) (((STOPBITS) == USART_StopBits_1) || \\\r\n ((STOPBITS) == USART_StopBits_2) || \\\r\n ((STOPBITS) == USART_StopBits_1_5))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Parity \r\n * @{\r\n */ \r\n\r\n#define USART_Parity_No ((uint32_t)0x00000000)\r\n#define USART_Parity_Even USART_CR1_PCE\r\n#define USART_Parity_Odd (USART_CR1_PCE | USART_CR1_PS) \r\n#define IS_USART_PARITY(PARITY) (((PARITY) == USART_Parity_No) || \\\r\n ((PARITY) == USART_Parity_Even) || \\\r\n ((PARITY) == USART_Parity_Odd))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Mode \r\n * @{\r\n */ \r\n\r\n#define USART_Mode_Rx USART_CR1_RE\r\n#define USART_Mode_Tx USART_CR1_TE\r\n#define IS_USART_MODE(MODE) ((((MODE) & (uint32_t)0xFFFFFFF3) == 0x00) && \\\r\n ((MODE) != (uint32_t)0x00))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Hardware_Flow_Control \r\n * @{\r\n */ \r\n\r\n#define USART_HardwareFlowControl_None ((uint32_t)0x00000000)\r\n#define USART_HardwareFlowControl_RTS USART_CR3_RTSE\r\n#define USART_HardwareFlowControl_CTS USART_CR3_CTSE\r\n#define USART_HardwareFlowControl_RTS_CTS (USART_CR3_RTSE | USART_CR3_CTSE)\r\n#define IS_USART_HARDWARE_FLOW_CONTROL(CONTROL)\\\r\n (((CONTROL) == USART_HardwareFlowControl_None) || \\\r\n ((CONTROL) == USART_HardwareFlowControl_RTS) || \\\r\n ((CONTROL) == USART_HardwareFlowControl_CTS) || \\\r\n ((CONTROL) == USART_HardwareFlowControl_RTS_CTS))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Clock \r\n * @{\r\n */ \r\n \r\n#define USART_Clock_Disable ((uint32_t)0x00000000)\r\n#define USART_Clock_Enable USART_CR2_CLKEN\r\n#define IS_USART_CLOCK(CLOCK) (((CLOCK) == USART_Clock_Disable) || \\\r\n ((CLOCK) == USART_Clock_Enable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Clock_Polarity \r\n * @{\r\n */\r\n \r\n#define USART_CPOL_Low ((uint32_t)0x00000000)\r\n#define USART_CPOL_High USART_CR2_CPOL\r\n#define IS_USART_CPOL(CPOL) (((CPOL) == USART_CPOL_Low) || ((CPOL) == USART_CPOL_High))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Clock_Phase\r\n * @{\r\n */\r\n\r\n#define USART_CPHA_1Edge ((uint32_t)0x00000000)\r\n#define USART_CPHA_2Edge USART_CR2_CPHA\r\n#define IS_USART_CPHA(CPHA) (((CPHA) == USART_CPHA_1Edge) || ((CPHA) == USART_CPHA_2Edge))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Last_Bit\r\n * @{\r\n */\r\n\r\n#define USART_LastBit_Disable ((uint32_t)0x00000000)\r\n#define USART_LastBit_Enable USART_CR2_LBCL\r\n#define IS_USART_LASTBIT(LASTBIT) (((LASTBIT) == USART_LastBit_Disable) || \\\r\n ((LASTBIT) == USART_LastBit_Enable))\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup USART_DMA_Requests \r\n * @{\r\n */\r\n\r\n#define USART_DMAReq_Tx USART_CR3_DMAT\r\n#define USART_DMAReq_Rx USART_CR3_DMAR\r\n#define IS_USART_DMAREQ(DMAREQ) ((((DMAREQ) & (uint32_t)0xFFFFFF3F) == 0x00) && \\\r\n ((DMAREQ) != (uint32_t)0x00))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_DMA_Recception_Error\r\n * @{\r\n */\r\n\r\n#define USART_DMAOnError_Enable ((uint32_t)0x00000000)\r\n#define USART_DMAOnError_Disable USART_CR3_DDRE\r\n#define IS_USART_DMAONERROR(DMAERROR) (((DMAERROR) == USART_DMAOnError_Disable)|| \\\r\n ((DMAERROR) == USART_DMAOnError_Enable))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_MuteMode_WakeUp_methods\r\n * @{\r\n */\r\n\r\n#define USART_WakeUp_IdleLine ((uint32_t)0x00000000)\r\n#define USART_WakeUp_AddressMark USART_CR1_WAKE\r\n#define IS_USART_MUTEMODE_WAKEUP(WAKEUP) (((WAKEUP) == USART_WakeUp_IdleLine) || \\\r\n ((WAKEUP) == USART_WakeUp_AddressMark))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Address_Detection\r\n * @{\r\n */ \r\n\r\n#define USART_AddressLength_4b ((uint32_t)0x00000000)\r\n#define USART_AddressLength_7b USART_CR2_ADDM7\r\n#define IS_USART_ADDRESS_DETECTION(ADDRESS) (((ADDRESS) == USART_AddressLength_4b) || \\\r\n ((ADDRESS) == USART_AddressLength_7b))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_StopMode_WakeUp_methods \r\n * @{\r\n */ \r\n\r\n#define USART_WakeUpSource_AddressMatch ((uint32_t)0x00000000)\r\n#define USART_WakeUpSource_StartBit USART_CR3_WUS_1\r\n#define USART_WakeUpSource_RXNE (uint32_t)(USART_CR3_WUS_0 | USART_CR3_WUS_1)\r\n#define IS_USART_STOPMODE_WAKEUPSOURCE(SOURCE) (((SOURCE) == USART_WakeUpSource_AddressMatch) || \\\r\n ((SOURCE) == USART_WakeUpSource_StartBit) || \\\r\n ((SOURCE) == USART_WakeUpSource_RXNE))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_LIN_Break_Detection_Length \r\n * @{\r\n */\r\n \r\n#define USART_LINBreakDetectLength_10b ((uint32_t)0x00000000)\r\n#define USART_LINBreakDetectLength_11b USART_CR2_LBDL\r\n#define IS_USART_LIN_BREAK_DETECT_LENGTH(LENGTH) \\\r\n (((LENGTH) == USART_LINBreakDetectLength_10b) || \\\r\n ((LENGTH) == USART_LINBreakDetectLength_11b))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_IrDA_Low_Power \r\n * @{\r\n */\r\n\r\n#define USART_IrDAMode_LowPower USART_CR3_IRLP\r\n#define USART_IrDAMode_Normal ((uint32_t)0x00000000)\r\n#define IS_USART_IRDA_MODE(MODE) (((MODE) == USART_IrDAMode_LowPower) || \\\r\n ((MODE) == USART_IrDAMode_Normal))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_DE_Polarity \r\n * @{\r\n */\r\n\r\n#define USART_DEPolarity_High ((uint32_t)0x00000000)\r\n#define USART_DEPolarity_Low USART_CR3_DEP\r\n#define IS_USART_DE_POLARITY(POLARITY) (((POLARITY) == USART_DEPolarity_Low) || \\\r\n ((POLARITY) == USART_DEPolarity_High))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Inversion_Pins \r\n * @{\r\n */\r\n\r\n#define USART_InvPin_Tx USART_CR2_TXINV\r\n#define USART_InvPin_Rx USART_CR2_RXINV\r\n#define IS_USART_INVERSTION_PIN(PIN) ((((PIN) & (uint32_t)0xFFFCFFFF) == 0x00) && \\\r\n ((PIN) != (uint32_t)0x00))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_AutoBaudRate_Mode \r\n * @{\r\n */\r\n\r\n#define USART_AutoBaudRate_StartBit ((uint32_t)0x00000000)\r\n#define USART_AutoBaudRate_FallingEdge USART_CR2_ABRMODE_0\r\n#define USART_AutoBaudRate_0x7FFrame USART_CR2_ABRMODE_1\r\n#define USART_AutoBaudRate_0x55Frame (USART_CR2_ABRMODE_0 | USART_CR2_ABRMODE_1)\r\n#define IS_USART_AUTOBAUDRATE_MODE(MODE) (((MODE) == USART_AutoBaudRate_StartBit) || \\\r\n ((MODE) == USART_AutoBaudRate_FallingEdge) || \\\r\n ((MODE) == USART_AutoBaudRate_0x7FFrame) || \\\r\n ((MODE) == USART_AutoBaudRate_0x55Frame))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_OVR_DETECTION\r\n * @{\r\n */\r\n\r\n#define USART_OVRDetection_Enable ((uint32_t)0x00000000)\r\n#define USART_OVRDetection_Disable USART_CR3_OVRDIS\r\n#define IS_USART_OVRDETECTION(OVR) (((OVR) == USART_OVRDetection_Enable)|| \\\r\n ((OVR) == USART_OVRDetection_Disable))\r\n/**\r\n * @}\r\n */ \r\n/** @defgroup USART_Request \r\n * @{\r\n */\r\n\r\n#define USART_Request_ABRRQ USART_RQR_ABRRQ\r\n#define USART_Request_SBKRQ USART_RQR_SBKRQ\r\n#define USART_Request_MMRQ USART_RQR_MMRQ\r\n#define USART_Request_RXFRQ USART_RQR_RXFRQ\r\n#define USART_Request_TXFRQ USART_RQR_TXFRQ\r\n\r\n#define IS_USART_REQUEST(REQUEST) (((REQUEST) == USART_Request_TXFRQ) || \\\r\n ((REQUEST) == USART_Request_RXFRQ) || \\\r\n ((REQUEST) == USART_Request_MMRQ) || \\\r\n ((REQUEST) == USART_Request_SBKRQ) || \\\r\n ((REQUEST) == USART_Request_ABRRQ))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Flags \r\n * @{\r\n */\r\n#define USART_FLAG_REACK USART_ISR_REACK\r\n#define USART_FLAG_TEACK USART_ISR_TEACK\r\n#define USART_FLAG_WU USART_ISR_WUF\r\n#define USART_FLAG_RWU USART_ISR_RWU\r\n#define USART_FLAG_SBK USART_ISR_SBKF\r\n#define USART_FLAG_CM USART_ISR_CMF\r\n#define USART_FLAG_BUSY USART_ISR_BUSY\r\n#define USART_FLAG_ABRF USART_ISR_ABRF\r\n#define USART_FLAG_ABRE USART_ISR_ABRE\r\n#define USART_FLAG_EOB USART_ISR_EOBF\r\n#define USART_FLAG_RTO USART_ISR_RTOF\r\n#define USART_FLAG_nCTSS USART_ISR_CTS \r\n#define USART_FLAG_CTS USART_ISR_CTSIF\r\n#define USART_FLAG_LBD USART_ISR_LBD\r\n#define USART_FLAG_TXE USART_ISR_TXE\r\n#define USART_FLAG_TC USART_ISR_TC\r\n#define USART_FLAG_RXNE USART_ISR_RXNE\r\n#define USART_FLAG_IDLE USART_ISR_IDLE\r\n#define USART_FLAG_ORE USART_ISR_ORE\r\n#define USART_FLAG_NE USART_ISR_NE\r\n#define USART_FLAG_FE USART_ISR_FE\r\n#define USART_FLAG_PE USART_ISR_PE\r\n#define IS_USART_FLAG(FLAG) (((FLAG) == USART_FLAG_PE) || ((FLAG) == USART_FLAG_TXE) || \\\r\n ((FLAG) == USART_FLAG_TC) || ((FLAG) == USART_FLAG_RXNE) || \\\r\n ((FLAG) == USART_FLAG_IDLE) || ((FLAG) == USART_FLAG_LBD) || \\\r\n ((FLAG) == USART_FLAG_CTS) || ((FLAG) == USART_FLAG_ORE) || \\\r\n ((FLAG) == USART_FLAG_NE) || ((FLAG) == USART_FLAG_FE) || \\\r\n ((FLAG) == USART_FLAG_nCTSS) || ((FLAG) == USART_FLAG_RTO) || \\\r\n ((FLAG) == USART_FLAG_EOB) || ((FLAG) == USART_FLAG_ABRE) || \\\r\n ((FLAG) == USART_FLAG_ABRF) || ((FLAG) == USART_FLAG_BUSY) || \\\r\n ((FLAG) == USART_FLAG_CM) || ((FLAG) == USART_FLAG_SBK) || \\\r\n ((FLAG) == USART_FLAG_RWU) || ((FLAG) == USART_FLAG_WU) || \\\r\n ((FLAG) == USART_FLAG_TEACK)|| ((FLAG) == USART_FLAG_REACK))\r\n\r\n#define IS_USART_CLEAR_FLAG(FLAG) (((FLAG) == USART_FLAG_WU) || ((FLAG) == USART_FLAG_TC) || \\\r\n ((FLAG) == USART_FLAG_IDLE) || ((FLAG) == USART_FLAG_ORE) || \\\r\n ((FLAG) == USART_FLAG_NE) || ((FLAG) == USART_FLAG_FE) || \\\r\n ((FLAG) == USART_FLAG_LBD) || ((FLAG) == USART_FLAG_CTS) || \\\r\n ((FLAG) == USART_FLAG_RTO) || ((FLAG) == USART_FLAG_EOB) || \\\r\n ((FLAG) == USART_FLAG_CM) || ((FLAG) == USART_FLAG_PE))\r\n/**\r\n * @}\r\n */ \r\n\r\n/** @defgroup USART_Interrupt_definition \r\n * @brief USART Interrupt definition\r\n * USART_IT possible values\r\n * Elements values convention: 0xZZZZYYXX\r\n * XX: Position of the corresponding Interrupt\r\n * YY: Register index\r\n * ZZZZ: Flag position\r\n * @{\r\n */\r\n\r\n#define USART_IT_WU ((uint32_t)0x00140316)\r\n#define USART_IT_CM ((uint32_t)0x0011010E)\r\n#define USART_IT_EOB ((uint32_t)0x000C011B)\r\n#define USART_IT_RTO ((uint32_t)0x000B011A)\r\n#define USART_IT_PE ((uint32_t)0x00000108)\r\n#define USART_IT_TXE ((uint32_t)0x00070107)\r\n#define USART_IT_TC ((uint32_t)0x00060106)\r\n#define USART_IT_RXNE ((uint32_t)0x00050105)\r\n#define USART_IT_IDLE ((uint32_t)0x00040104)\r\n#define USART_IT_LBD ((uint32_t)0x00080206)\r\n#define USART_IT_CTS ((uint32_t)0x0009030A) \r\n#define USART_IT_ERR ((uint32_t)0x00000300)\r\n#define USART_IT_ORE ((uint32_t)0x00030300)\r\n#define USART_IT_NE ((uint32_t)0x00020300)\r\n#define USART_IT_FE ((uint32_t)0x00010300)\r\n\r\n#define IS_USART_CONFIG_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \\\r\n ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \\\r\n ((IT) == USART_IT_IDLE) || ((IT) == USART_IT_LBD) || \\\r\n ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ERR) || \\\r\n ((IT) == USART_IT_RTO) || ((IT) == USART_IT_EOB) || \\\r\n ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))\r\n\r\n#define IS_USART_GET_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \\\r\n ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \\\r\n ((IT) == USART_IT_IDLE) || ((IT) == USART_IT_LBD) || \\\r\n ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ORE) || \\\r\n ((IT) == USART_IT_NE) || ((IT) == USART_IT_FE) || \\\r\n ((IT) == USART_IT_RTO) || ((IT) == USART_IT_EOB) || \\\r\n ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))\r\n\r\n#define IS_USART_CLEAR_IT(IT) (((IT) == USART_IT_TC) || ((IT) == USART_IT_PE) || \\\r\n ((IT) == USART_IT_FE) || ((IT) == USART_IT_NE) || \\\r\n ((IT) == USART_IT_ORE) || ((IT) == USART_IT_IDLE) || \\\r\n ((IT) == USART_IT_LBD) || ((IT) == USART_IT_CTS) || \\\r\n ((IT) == USART_IT_RTO) || ((IT) == USART_IT_EOB) || \\\r\n ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Global_definition \r\n * @{\r\n */\r\n\r\n#define IS_USART_BAUDRATE(BAUDRATE) (((BAUDRATE) > 0) && ((BAUDRATE) < 0x005B8D81))\r\n#define IS_USART_DE_ASSERTION_DEASSERTION_TIME(TIME) ((TIME) <= 0x1F)\r\n#define IS_USART_AUTO_RETRY_COUNTER(COUNTER) ((COUNTER) <= 0x7)\r\n#define IS_USART_TIMEOUT(TIMEOUT) ((TIMEOUT) <= 0x00FFFFFF)\r\n#define IS_USART_DATA(DATA) ((DATA) <= 0x1FF)\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n\r\n/* Initialization and Configuration functions *********************************/\r\nvoid USART_DeInit(USART_TypeDef* USARTx);\r\nvoid USART_Init(USART_TypeDef* USARTx, USART_InitTypeDef* USART_InitStruct);\r\nvoid USART_StructInit(USART_InitTypeDef* USART_InitStruct);\r\nvoid USART_ClockInit(USART_TypeDef* USARTx, USART_ClockInitTypeDef* USART_ClockInitStruct);\r\nvoid USART_ClockStructInit(USART_ClockInitTypeDef* USART_ClockInitStruct);\r\nvoid USART_Cmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_DirectionModeCmd(USART_TypeDef* USARTx, uint32_t USART_DirectionMode, FunctionalState NewState);\r\nvoid USART_SetPrescaler(USART_TypeDef* USARTx, uint8_t USART_Prescaler);\r\nvoid USART_OverSampling8Cmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_OneBitMethodCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_MSBFirstCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_DataInvCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_InvPinCmd(USART_TypeDef* USARTx, uint32_t USART_InvPin, FunctionalState NewState);\r\nvoid USART_SWAPPinCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_ReceiverTimeOutCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_SetReceiverTimeOut(USART_TypeDef* USARTx, uint32_t USART_ReceiverTimeOut);\r\n\r\n/* STOP Mode functions ********************************************************/\r\nvoid USART_STOPModeCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_StopModeWakeUpSourceConfig(USART_TypeDef* USARTx, uint32_t USART_WakeUpSource);\r\n\r\n/* AutoBaudRate functions *****************************************************/\r\nvoid USART_AutoBaudRateCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_AutoBaudRateConfig(USART_TypeDef* USARTx, uint32_t USART_AutoBaudRate);\r\n\r\n/* Data transfers functions ***************************************************/\r\nvoid USART_SendData(USART_TypeDef* USARTx, uint16_t Data);\r\nuint16_t USART_ReceiveData(USART_TypeDef* USARTx);\r\n\r\n/* Multi-Processor Communication functions ************************************/\r\nvoid USART_SetAddress(USART_TypeDef* USARTx, uint8_t USART_Address);\r\nvoid USART_MuteModeWakeUpConfig(USART_TypeDef* USARTx, uint32_t USART_WakeUp);\r\nvoid USART_MuteModeCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_AddressDetectionConfig(USART_TypeDef* USARTx, uint32_t USART_AddressLength);\r\n/* LIN mode functions *********************************************************/\r\nvoid USART_LINBreakDetectLengthConfig(USART_TypeDef* USARTx, uint32_t USART_LINBreakDetectLength);\r\nvoid USART_LINCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\n\r\n/* Half-duplex mode function **************************************************/\r\nvoid USART_HalfDuplexCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\n\r\n/* Smartcard mode functions ***************************************************/\r\nvoid USART_SmartCardCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_SmartCardNACKCmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_SetGuardTime(USART_TypeDef* USARTx, uint8_t USART_GuardTime);\r\nvoid USART_SetAutoRetryCount(USART_TypeDef* USARTx, uint8_t USART_AutoCount);\r\nvoid USART_SetBlockLength(USART_TypeDef* USARTx, uint8_t USART_BlockLength);\r\n\r\n/* IrDA mode functions ********************************************************/\r\nvoid USART_IrDAConfig(USART_TypeDef* USARTx, uint32_t USART_IrDAMode);\r\nvoid USART_IrDACmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\n\r\n/* RS485 mode functions *******************************************************/\r\nvoid USART_DECmd(USART_TypeDef* USARTx, FunctionalState NewState);\r\nvoid USART_DEPolarityConfig(USART_TypeDef* USARTx, uint32_t USART_DEPolarity);\r\nvoid USART_SetDEAssertionTime(USART_TypeDef* USARTx, uint32_t USART_DEAssertionTime);\r\nvoid USART_SetDEDeassertionTime(USART_TypeDef* USARTx, uint32_t USART_DEDeassertionTime);\r\n\r\n/* DMA transfers management functions *****************************************/\r\nvoid USART_DMACmd(USART_TypeDef* USARTx, uint32_t USART_DMAReq, FunctionalState NewState);\r\nvoid USART_DMAReceptionErrorConfig(USART_TypeDef* USARTx, uint32_t USART_DMAOnError);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nvoid USART_ITConfig(USART_TypeDef* USARTx, uint32_t USART_IT, FunctionalState NewState);\r\nvoid USART_RequestCmd(USART_TypeDef* USARTx, uint32_t USART_Request, FunctionalState NewState);\r\nvoid USART_OverrunDetectionConfig(USART_TypeDef* USARTx, uint32_t USART_OVRDetection);\r\nFlagStatus USART_GetFlagStatus(USART_TypeDef* USARTx, uint32_t USART_FLAG);\r\nvoid USART_ClearFlag(USART_TypeDef* USARTx, uint32_t USART_FLAG);\r\nITStatus USART_GetITStatus(USART_TypeDef* USARTx, uint32_t USART_IT);\r\nvoid USART_ClearITPendingBit(USART_TypeDef* USARTx, uint32_t USART_IT);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_USART_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Inc/stm32f30x_wwdg.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_wwdg.h\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file contains all the functions prototypes for the WWDG \r\n * firmware library. \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32F30x_WWDG_H\r\n#define __STM32F30x_WWDG_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32f30x.h\"\r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup WWDG\r\n * @{\r\n */ \r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup WWDG_Exported_Constants\r\n * @{\r\n */ \r\n \r\n/** @defgroup WWDG_Prescaler \r\n * @{\r\n */ \r\n \r\n#define WWDG_Prescaler_1 ((uint32_t)0x00000000)\r\n#define WWDG_Prescaler_2 ((uint32_t)0x00000080)\r\n#define WWDG_Prescaler_4 ((uint32_t)0x00000100)\r\n#define WWDG_Prescaler_8 ((uint32_t)0x00000180)\r\n#define IS_WWDG_PRESCALER(PRESCALER) (((PRESCALER) == WWDG_Prescaler_1) || \\\r\n ((PRESCALER) == WWDG_Prescaler_2) || \\\r\n ((PRESCALER) == WWDG_Prescaler_4) || \\\r\n ((PRESCALER) == WWDG_Prescaler_8))\r\n#define IS_WWDG_WINDOW_VALUE(VALUE) ((VALUE) <= 0x7F)\r\n#define IS_WWDG_COUNTER(COUNTER) (((COUNTER) >= 0x40) && ((COUNTER) <= 0x7F))\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions ------------------------------------------------------- */\r\n/* Function used to set the WWDG configuration to the default reset state ****/ \r\nvoid WWDG_DeInit(void);\r\n\r\n/* Prescaler, Refresh window and Counter configuration functions **************/\r\nvoid WWDG_SetPrescaler(uint32_t WWDG_Prescaler);\r\nvoid WWDG_SetWindowValue(uint8_t WindowValue);\r\nvoid WWDG_EnableIT(void);\r\nvoid WWDG_SetCounter(uint8_t Counter);\r\n\r\n/* WWDG activation functions **************************************************/\r\nvoid WWDG_Enable(uint8_t Counter);\r\n\r\n/* Interrupts and flags management functions **********************************/\r\nFlagStatus WWDG_GetFlagStatus(void);\r\nvoid WWDG_ClearFlag(void);\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32F30x_WWDG_H */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_adc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Analog to Digital Convertor (ADC) peripheral:\r\n * + Initialization and Configuration\r\n * + Analog Watchdog configuration\r\n * + Temperature Sensor, Vbat & Vrefint (Internal Reference Voltage) management \r\n * + Regular Channels Configuration\r\n * + Regular Channels DMA Configuration\r\n * + Injected channels Configuration\r\n * + Interrupts and flags management\r\n * + Dual mode configuration \r\n * \r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) select the ADC clock using the function RCC_ADCCLKConfig()\r\n (#) Enable the ADC interface clock using RCC_AHBPeriphClockCmd();\r\n (#) ADC pins configuration\r\n (++) Enable the clock for the ADC GPIOs using the following function:\r\n RCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOx, ENABLE);\r\n (++) Configure these ADC pins in analog mode using GPIO_Init();\r\n (#) Configure the ADC conversion resolution, data alignment, external\r\n trigger and edge, sequencer lenght and Enable/Disable the continuous mode\r\n using the ADC_Init() function.\r\n (#) Activate the ADC peripheral using ADC_Cmd() function.\r\n\r\n *** ADC channels group configuration ***\r\n ======================================== \r\n [..] \r\n (+) To configure the ADC channels features, use ADC_Init(), ADC_InjectedInit()\r\n and/or ADC_RegularChannelConfig() functions.\r\n (+) To activate the continuous mode, use the ADC_ContinuousModeCmd()\r\n function.\r\n (+) To activate the Discontinuous mode, use the ADC_DiscModeCmd() functions. \r\n (+) To activate the overrun mode, use the ADC_OverrunModeCmd() functions.\r\n (+) To activate the calibration mode, use the ADC_StartCalibration() functions.\r\n (+) To read the ADC converted values, use the ADC_GetConversionValue()\r\n function.\r\n\r\n *** DMA for ADC channels features configuration ***\r\n =================================================== \r\n [..] \r\n (+) To enable the DMA mode for ADC channels group, use the ADC_DMACmd() function.\r\n (+) To configure the DMA transfer request, use ADC_DMAConfig() function.\r\n\r\n @endverbatim\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC \r\n * @brief ADC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* CFGR register Mask */\r\n#define CFGR_CLEAR_Mask ((uint32_t)0xFDFFC007)\r\n\r\n/* JSQR register Mask */\r\n#define JSQR_CLEAR_Mask ((uint32_t)0x00000000)\r\n\r\n/* ADC ADON mask */\r\n#define CCR_CLEAR_MASK ((uint32_t)0xFFFC10E0)\r\n\r\n/* ADC JDRx registers offset */\r\n#define JDR_Offset ((uint8_t)0x80)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n [..] \r\n This section provides functions allowing to:\r\n (#) Initialize and configure the ADC injected and/or regular channels and dual mode.\r\n (#) Management of the calibration process\r\n (#) ADC Power-on Power-off\r\n (#) Single ended or differential mode \r\n (#) Enabling the queue of context and the auto delay mode\r\n (#) The number of ADC conversions that will be done using the sequencer for regular \r\n channel group\r\n (#) Enable or disable the ADC peripheral\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the ADCx peripheral registers to their default reset values.\r\n * @param ADCx: where x can be 1, 2,3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_DeInit(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n {\r\n /* Enable ADC1/ADC2 reset state */\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_ADC12, ENABLE);\r\n /* Release ADC1/ADC2 from reset state */\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_ADC12, DISABLE);\r\n }\r\n else if((ADCx == ADC3) || (ADCx == ADC4))\r\n {\r\n /* Enable ADC3/ADC4 reset state */\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_ADC34, ENABLE);\r\n /* Release ADC3/ADC4 from reset state */\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_ADC34, DISABLE);\r\n }\r\n}\r\n/**\r\n * @brief Initializes the ADCx peripheral according to the specified parameters\r\n * in the ADC_InitStruct.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_InitStruct: pointer to an ADC_InitTypeDef structure that contains\r\n * the configuration information for the specified ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_Init(ADC_TypeDef* ADCx, ADC_InitTypeDef* ADC_InitStruct)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CONVMODE(ADC_InitStruct->ADC_ContinuousConvMode));\r\n assert_param(IS_ADC_RESOLUTION(ADC_InitStruct->ADC_Resolution));\r\n assert_param(IS_ADC_EXT_TRIG(ADC_InitStruct->ADC_ExternalTrigConvEvent)); \r\n assert_param(IS_EXTERNALTRIG_EDGE(ADC_InitStruct->ADC_ExternalTrigEventEdge)); \r\n assert_param(IS_ADC_DATA_ALIGN(ADC_InitStruct->ADC_DataAlign)); \r\n assert_param(IS_ADC_OVRUNMODE(ADC_InitStruct->ADC_OverrunMode));\r\n assert_param(IS_ADC_AUTOINJECMODE(ADC_InitStruct->ADC_AutoInjMode));\r\n assert_param(IS_ADC_REGULAR_LENGTH(ADC_InitStruct->ADC_NbrOfRegChannel));\r\n\r\n /*---------------------------- ADCx CFGR Configuration -----------------*/\r\n /* Get the ADCx CFGR value */\r\n tmpreg1 = ADCx->CFGR;\r\n /* Clear SCAN bit */\r\n tmpreg1 &= CFGR_CLEAR_Mask; \r\n /* Configure ADCx: scan conversion mode */\r\n /* Set SCAN bit according to ADC_ScanConvMode value */\r\n tmpreg1 |= (uint32_t)ADC_InitStruct->ADC_ContinuousConvMode | \r\n ADC_InitStruct->ADC_Resolution| \r\n ADC_InitStruct->ADC_ExternalTrigConvEvent| \r\n ADC_InitStruct->ADC_ExternalTrigEventEdge| \r\n ADC_InitStruct->ADC_DataAlign| \r\n ADC_InitStruct->ADC_OverrunMode| \r\n ADC_InitStruct->ADC_AutoInjMode;\r\n \r\n /* Write to ADCx CFGR */\r\n ADCx->CFGR = tmpreg1;\r\n \r\n /*---------------------------- ADCx SQR1 Configuration -----------------*/\r\n /* Get the ADCx SQR1 value */\r\n tmpreg1 = ADCx->SQR1;\r\n /* Clear L bits */\r\n tmpreg1 &= ~(uint32_t)(ADC_SQR1_L);\r\n /* Configure ADCx: regular channel sequence length */\r\n /* Set L bits according to ADC_NbrOfRegChannel value */\r\n tmpreg1 |= (uint32_t) (ADC_InitStruct->ADC_NbrOfRegChannel - 1);\r\n /* Write to ADCx SQR1 */\r\n ADCx->SQR1 = tmpreg1; \r\n \r\n} \r\n\r\n/**\r\n * @brief Fills each ADC_InitStruct member with its default value.\r\n * @param ADC_InitStruct : pointer to an ADC_InitTypeDef structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid ADC_StructInit(ADC_InitTypeDef* ADC_InitStruct)\r\n{\r\n /* Reset ADC init structure parameters values */\r\n ADC_InitStruct->ADC_ContinuousConvMode = DISABLE;\r\n ADC_InitStruct->ADC_Resolution = ADC_Resolution_12b; \r\n ADC_InitStruct->ADC_ExternalTrigConvEvent = ADC_ExternalTrigConvEvent_0; \r\n ADC_InitStruct->ADC_ExternalTrigEventEdge = ADC_ExternalTrigEventEdge_None;\r\n ADC_InitStruct->ADC_DataAlign = ADC_DataAlign_Right; \r\n ADC_InitStruct->ADC_OverrunMode = DISABLE; \r\n ADC_InitStruct->ADC_AutoInjMode = DISABLE; \r\n ADC_InitStruct->ADC_NbrOfRegChannel = 1; \r\n}\r\n\r\n/**\r\n * @brief Initializes the ADCx peripheral according to the specified parameters\r\n * in the ADC_InitStruct.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_InjectInitStruct: pointer to an ADC_InjecInitTypeDef structure that contains\r\n * the configuration information for the specified ADC injected channel.\r\n * @retval None\r\n */\r\nvoid ADC_InjectedInit(ADC_TypeDef* ADCx, ADC_InjectedInitTypeDef* ADC_InjectedInitStruct)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_EXT_INJEC_TRIG(ADC_InjectedInitStruct->ADC_ExternalTrigInjecConvEvent)); \r\n assert_param(IS_EXTERNALTRIGINJ_EDGE(ADC_InjectedInitStruct->ADC_ExternalTrigInjecEventEdge)); \r\n assert_param(IS_ADC_INJECTED_LENGTH(ADC_InjectedInitStruct->ADC_NbrOfInjecChannel));\r\n assert_param(IS_ADC_INJECTED_CHANNEL(ADC_InjectedInitStruct->ADC_InjecSequence1));\r\n assert_param(IS_ADC_INJECTED_CHANNEL(ADC_InjectedInitStruct->ADC_InjecSequence2));\r\n assert_param(IS_ADC_INJECTED_CHANNEL(ADC_InjectedInitStruct->ADC_InjecSequence3));\r\n assert_param(IS_ADC_INJECTED_CHANNEL(ADC_InjectedInitStruct->ADC_InjecSequence4));\r\n \r\n /*---------------------------- ADCx JSQR Configuration -----------------*/\r\n /* Get the ADCx JSQR value */\r\n tmpreg1 = ADCx->JSQR;\r\n /* Clear L bits */\r\n tmpreg1 &= JSQR_CLEAR_Mask;\r\n /* Configure ADCx: Injected channel sequence length, external trigger, \r\n external trigger edge and sequences\r\n */\r\n tmpreg1 = (uint32_t) ((ADC_InjectedInitStruct->ADC_NbrOfInjecChannel - (uint8_t)1) |\r\n ADC_InjectedInitStruct->ADC_ExternalTrigInjecConvEvent | \r\n ADC_InjectedInitStruct->ADC_ExternalTrigInjecEventEdge |\r\n (uint32_t)((ADC_InjectedInitStruct->ADC_InjecSequence1) << 8) |\r\n (uint32_t)((ADC_InjectedInitStruct->ADC_InjecSequence2) << 14) |\r\n (uint32_t)((ADC_InjectedInitStruct->ADC_InjecSequence3) << 20) |\r\n (uint32_t)((ADC_InjectedInitStruct->ADC_InjecSequence4) << 26));\r\n /* Write to ADCx SQR1 */\r\n ADCx->JSQR = tmpreg1; \r\n}\r\n\r\n/**\r\n * @brief Fills each ADC_InjectedInitStruct member with its default value.\r\n * @param ADC_InjectedInitStruct : pointer to an ADC_InjectedInitTypeDef structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid ADC_InjectedStructInit(ADC_InjectedInitTypeDef* ADC_InjectedInitStruct)\r\n{\r\n ADC_InjectedInitStruct->ADC_ExternalTrigInjecConvEvent = ADC_ExternalTrigInjecConvEvent_0; \r\n ADC_InjectedInitStruct->ADC_ExternalTrigInjecEventEdge = ADC_ExternalTrigInjecEventEdge_None; \r\n ADC_InjectedInitStruct->ADC_NbrOfInjecChannel = 1; \r\n ADC_InjectedInitStruct->ADC_InjecSequence1 = ADC_InjectedChannel_1; \r\n ADC_InjectedInitStruct->ADC_InjecSequence2 = ADC_InjectedChannel_1;\r\n ADC_InjectedInitStruct->ADC_InjecSequence3 = ADC_InjectedChannel_1;\r\n ADC_InjectedInitStruct->ADC_InjecSequence4 = ADC_InjectedChannel_1; \r\n}\r\n \r\n/**\r\n * @brief Initializes the ADCs peripherals according to the specified parameters \r\n * in the ADC_CommonInitStruct.\r\n * @param ADCx: where x can be 1 or 4 to select the ADC peripheral.\r\n * @param ADC_CommonInitStruct: pointer to an ADC_CommonInitTypeDef structure \r\n * that contains the configuration information for All ADCs peripherals.\r\n * @retval None\r\n */\r\nvoid ADC_CommonInit(ADC_TypeDef* ADCx, ADC_CommonInitTypeDef* ADC_CommonInitStruct)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MODE(ADC_CommonInitStruct->ADC_Mode));\r\n assert_param(IS_ADC_CLOCKMODE(ADC_CommonInitStruct->ADC_Clock));\r\n assert_param(IS_ADC_DMA_MODE(ADC_CommonInitStruct->ADC_DMAMode));\r\n assert_param(IS_ADC_DMA_ACCESS_MODE(ADC_CommonInitStruct->ADC_DMAAccessMode));\r\n assert_param(IS_ADC_TWOSAMPLING_DELAY(ADC_CommonInitStruct->ADC_TwoSamplingDelay));\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n {\r\n /* Get the ADC CCR value */\r\n tmpreg1 = ADC1_2->CCR;\r\n \r\n /* Clear MULTI, DELAY, DMA and ADCPRE bits */\r\n tmpreg1 &= CCR_CLEAR_MASK;\r\n }\r\n else\r\n {\r\n /* Get the ADC CCR value */\r\n tmpreg1 = ADC3_4->CCR;\r\n \r\n /* Clear MULTI, DELAY, DMA and ADCPRE bits */\r\n tmpreg1 &= CCR_CLEAR_MASK;\r\n }\r\n /*---------------------------- ADC CCR Configuration -----------------*/ \r\n /* Configure ADCx: Multi mode, Delay between two sampling time, ADC clock, DMA mode\r\n and DMA access mode for dual mode */\r\n /* Set MULTI bits according to ADC_Mode value */\r\n /* Set CKMODE bits according to ADC_Clock value */\r\n /* Set MDMA bits according to ADC_DMAAccessMode value */\r\n /* Set DMACFG bits according to ADC_DMAMode value */\r\n /* Set DELAY bits according to ADC_TwoSamplingDelay value */ \r\n tmpreg1 |= (uint32_t)(ADC_CommonInitStruct->ADC_Mode | \r\n ADC_CommonInitStruct->ADC_Clock | \r\n ADC_CommonInitStruct->ADC_DMAAccessMode | \r\n (uint32_t)(ADC_CommonInitStruct->ADC_DMAMode << 12) |\r\n (uint32_t)((uint32_t)ADC_CommonInitStruct->ADC_TwoSamplingDelay << 8));\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n { \r\n /* Write to ADC CCR */\r\n ADC1_2->CCR = tmpreg1;\r\n }\r\n else\r\n {\r\n /* Write to ADC CCR */\r\n ADC3_4->CCR = tmpreg1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each ADC_CommonInitStruct member with its default value.\r\n * @param ADC_CommonInitStruct: pointer to an ADC_CommonInitTypeDef structure\r\n * which will be initialized.\r\n * @retval None\r\n */\r\nvoid ADC_CommonStructInit(ADC_CommonInitTypeDef* ADC_CommonInitStruct)\r\n{\r\n /* Initialize the ADC_Mode member */\r\n ADC_CommonInitStruct->ADC_Mode = ADC_Mode_Independent;\r\n\r\n /* initialize the ADC_Clock member */\r\n ADC_CommonInitStruct->ADC_Clock = ADC_Clock_AsynClkMode;\r\n\r\n /* Initialize the ADC_DMAAccessMode member */\r\n ADC_CommonInitStruct->ADC_DMAAccessMode = ADC_DMAAccessMode_Disabled;\r\n\r\n /* Initialize the ADC_DMAMode member */\r\n ADC_CommonInitStruct->ADC_DMAMode = ADC_DMAMode_OneShot;\r\n\r\n /* Initialize the ADC_TwoSamplingDelay member */\r\n ADC_CommonInitStruct->ADC_TwoSamplingDelay = 0;\r\n\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified ADC peripheral.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_Cmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the ADEN bit */\r\n ADCx->CR |= ADC_CR_ADEN;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC peripheral: Set the ADDIS bit */\r\n ADCx->CR |= ADC_CR_ADDIS;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Starts the selected ADC calibration process.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_StartCalibration(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADCAL bit */\r\n ADCx->CR |= ADC_CR_ADCAL;\r\n}\r\n\r\n/**\r\n * @brief Returns the ADCx calibration value.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nuint32_t ADC_GetCalibrationValue(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Return the selected ADC calibration value */\r\n return (uint32_t)ADCx->CALFACT;\r\n}\r\n\r\n/**\r\n * @brief Sets the ADCx calibration register.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_SetCalibrationValue(ADC_TypeDef* ADCx, uint32_t ADC_Calibration)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADC calibration register value */\r\n ADCx->CALFACT = ADC_Calibration;\r\n}\r\n\r\n/**\r\n * @brief Select the ADC calibration mode.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_CalibrationMode: the ADC calibration mode.\r\n * This parameter can be one of the following values: \r\n * @arg ADC_CalibrationMode_Single: to select the calibration for single channel\r\n * @arg ADC_CalibrationMode_Differential: to select the calibration for differential channel \r\n * @retval None\r\n */\r\nvoid ADC_SelectCalibrationMode(ADC_TypeDef* ADCx, uint32_t ADC_CalibrationMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CALIBRATION_MODE(ADC_CalibrationMode));\r\n /* Set or Reset the ADCALDIF bit */\r\n ADCx->CR &= (~ADC_CR_ADCALDIF);\r\n ADCx->CR |= ADC_CalibrationMode;\r\n\r\n}\r\n\r\n/**\r\n * @brief Gets the selected ADC calibration status.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval The new state of ADC calibration (SET or RESET).\r\n */\r\nFlagStatus ADC_GetCalibrationStatus(ADC_TypeDef* ADCx)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n /* Check the status of CAL bit */\r\n if ((ADCx->CR & ADC_CR_ADCAL) != (uint32_t)RESET)\r\n {\r\n /* CAL bit is set: calibration on going */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* CAL bit is reset: end of calibration */\r\n bitstatus = RESET;\r\n }\r\n /* Return the CAL bit status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief ADC Disable Command.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_DisableCmd(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADDIS bit */\r\n ADCx->CR |= ADC_CR_ADDIS;\r\n}\r\n\r\n\r\n/**\r\n * @brief Gets the selected ADC disable command Status.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval The new state of ADC ADC disable command (SET or RESET).\r\n */\r\nFlagStatus ADC_GetDisableCmdStatus(ADC_TypeDef* ADCx)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Check the status of ADDIS bit */\r\n if ((ADCx->CR & ADC_CR_ADDIS) != (uint32_t)RESET)\r\n {\r\n /* ADDIS bit is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* ADDIS bit is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the ADDIS bit status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified ADC Voltage Regulator.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx Voltage Regulator.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_VoltageRegulatorCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* set the intermediate state before moving the ADC voltage regulator \r\n from enable state to disable state or from disable state to enable state */\r\n ADCx->CR &= ~(ADC_CR_ADVREGEN);\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Set the ADVREGEN bit 0 */\r\n ADCx->CR |= ADC_CR_ADVREGEN_0;\r\n }\r\n else\r\n {\r\n /* Set the ADVREGEN bit 1 */\r\n ADCx->CR |=ADC_CR_ADVREGEN_1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the differential mode for a specific channel\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure for the analog watchdog. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @note : Channel 15, 16 and 17 are fixed to single-ended inputs mode.\r\n * @retval None\r\n */\r\nvoid ADC_SelectDifferentialMode(ADC_TypeDef* ADCx, uint8_t ADC_Channel, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx)); \r\n assert_param(IS_ADC_DIFFCHANNEL(ADC_Channel)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the DIFSEL bit */\r\n ADCx->DIFSEL |= (uint32_t)(1 << ADC_Channel );\r\n }\r\n else\r\n {\r\n /* Reset the DIFSEL bit */\r\n ADCx->DIFSEL &= ~(uint32_t)(1 << ADC_Channel);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the Queue Of Context Mode for injected channels.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the Queue Of Context Mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_SelectQueueOfContextMode(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the JQM bit */\r\n ADCx->CFGR |= (uint32_t)(ADC_CFGR_JQM );\r\n }\r\n else\r\n {\r\n /* Reset the JQM bit */\r\n ADCx->CFGR &= ~(uint32_t)(ADC_CFGR_JQM);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the ADC Delayed Conversion Mode.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADC Delayed Conversion Mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_AutoDelayCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the AUTDLY bit */\r\n ADCx->CFGR |= (uint32_t)(ADC_CFGR_AUTDLY );\r\n }\r\n else\r\n {\r\n /* Reset the AUTDLY bit */\r\n ADCx->CFGR &= ~(uint32_t)(ADC_CFGR_AUTDLY);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group2 Analog Watchdog configuration functions\r\n * @brief Analog Watchdog configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Analog Watchdog configuration functions #####\r\n =============================================================================== \r\n\r\n [..] This section provides functions allowing to configure the 3 Analog Watchdogs \r\n (AWDG1, AWDG2 and AWDG3) in the ADC.\r\n \r\n [..] A typical configuration Analog Watchdog is done following these steps :\r\n (#) The ADC guarded channel(s) is (are) selected using the functions: \r\n (++) ADC_AnalogWatchdog1SingleChannelConfig().\r\n (++) ADC_AnalogWatchdog2SingleChannelConfig().\r\n (++) ADC_AnalogWatchdog3SingleChannelConfig().\r\n\r\n (#) The Analog watchdog lower and higher threshold are configured using the functions: \r\n (++) ADC_AnalogWatchdog1ThresholdsConfig().\r\n (++) ADC_AnalogWatchdog2ThresholdsConfig().\r\n (++) ADC_AnalogWatchdog3ThresholdsConfig().\r\n\r\n (#) The Analog watchdog is enabled and configured to enable the check, on one\r\n or more channels, using the function:\r\n (++) ADC_AnalogWatchdogCmd().\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the analog watchdog on single/all regular\r\n * or injected channels\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_AnalogWatchdog: the ADC analog watchdog configuration.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_AnalogWatchdog_SingleRegEnable: Analog watchdog on a single regular channel\r\n * @arg ADC_AnalogWatchdog_SingleInjecEnable: Analog watchdog on a single injected channel\r\n * @arg ADC_AnalogWatchdog_SingleRegOrInjecEnable: Analog watchdog on a single regular or injected channel\r\n * @arg ADC_AnalogWatchdog_AllRegEnable: Analog watchdog on all regular channel\r\n * @arg ADC_AnalogWatchdog_AllInjecEnable: Analog watchdog on all injected channel\r\n * @arg ADC_AnalogWatchdog_AllRegAllInjecEnable: Analog watchdog on all regular and injected channels\r\n * @arg ADC_AnalogWatchdog_None: No channel guarded by the analog watchdog\r\n * @retval None\t \r\n */\r\nvoid ADC_AnalogWatchdogCmd(ADC_TypeDef* ADCx, uint32_t ADC_AnalogWatchdog)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG(ADC_AnalogWatchdog));\r\n /* Get the old register value */\r\n tmpreg = ADCx->CFGR;\r\n /* Clear AWDEN, AWDENJ and AWDSGL bits */\r\n tmpreg &= ~(uint32_t)(ADC_CFGR_AWD1SGL|ADC_CFGR_AWD1EN|ADC_CFGR_JAWD1EN);\r\n /* Set the analog watchdog enable mode */\r\n tmpreg |= ADC_AnalogWatchdog;\r\n /* Store the new register value */\r\n ADCx->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the high and low thresholds of the analog watchdog1.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param HighThreshold: the ADC analog watchdog High threshold value.\r\n * This parameter must be a 12bit value.\r\n * @param LowThreshold: the ADC analog watchdog Low threshold value.\r\n * This parameter must be a 12bit value.\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog1ThresholdsConfig(ADC_TypeDef* ADCx, uint16_t HighThreshold,\r\n uint16_t LowThreshold)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_THRESHOLD(HighThreshold));\r\n assert_param(IS_ADC_THRESHOLD(LowThreshold));\r\n /* Set the ADCx high threshold */\r\n ADCx->TR1 &= ~(uint32_t)ADC_TR1_HT1;\r\n ADCx->TR1 |= (uint32_t)((uint32_t)HighThreshold << 16);\r\n\r\n /* Set the ADCx low threshold */\r\n ADCx->TR1 &= ~(uint32_t)ADC_TR1_LT1;\r\n ADCx->TR1 |= LowThreshold;\r\n}\r\n\r\n/**\r\n * @brief Configures the high and low thresholds of the analog watchdog2.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param HighThreshold: the ADC analog watchdog High threshold value.\r\n * This parameter must be a 8bit value.\r\n * @param LowThreshold: the ADC analog watchdog Low threshold value.\r\n * This parameter must be a 8bit value.\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog2ThresholdsConfig(ADC_TypeDef* ADCx, uint8_t HighThreshold,\r\n uint8_t LowThreshold)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n \r\n /* Set the ADCx high threshold */\r\n ADCx->TR2 &= ~(uint32_t)ADC_TR2_HT2;\r\n ADCx->TR2 |= (uint32_t)((uint32_t)HighThreshold << 16);\r\n\r\n /* Set the ADCx low threshold */\r\n ADCx->TR2 &= ~(uint32_t)ADC_TR2_LT2;\r\n ADCx->TR2 |= LowThreshold;\r\n}\r\n\r\n/**\r\n * @brief Configures the high and low thresholds of the analog watchdog3.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param HighThreshold: the ADC analog watchdog High threshold value.\r\n * This parameter must be a 8bit value.\r\n * @param LowThreshold: the ADC analog watchdog Low threshold value.\r\n * This parameter must be a 8bit value.\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog3ThresholdsConfig(ADC_TypeDef* ADCx, uint8_t HighThreshold,\r\n uint8_t LowThreshold)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADCx high threshold */\r\n ADCx->TR3 &= ~(uint32_t)ADC_TR3_HT3;\r\n ADCx->TR3 |= (uint32_t)((uint32_t)HighThreshold << 16);\r\n\r\n /* Set the ADCx low threshold */\r\n ADCx->TR3 &= ~(uint32_t)ADC_TR3_LT3;\r\n ADCx->TR3 |= LowThreshold;\r\n}\r\n\r\n/**\r\n * @brief Configures the analog watchdog 2 guarded single channel\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure for the analog watchdog. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog1SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n /* Get the old register value */\r\n tmpreg = ADCx->CFGR;\r\n /* Clear the Analog watchdog channel select bits */\r\n tmpreg &= ~(uint32_t)ADC_CFGR_AWD1CH;\r\n /* Set the Analog watchdog channel */\r\n tmpreg |= (uint32_t)((uint32_t)ADC_Channel << 26);\r\n /* Store the new register value */\r\n ADCx->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the analog watchdog 2 guarded single channel\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure for the analog watchdog. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog2SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n /* Get the old register value */\r\n tmpreg = ADCx->AWD2CR;\r\n /* Clear the Analog watchdog channel select bits */\r\n tmpreg &= ~(uint32_t)ADC_AWD2CR_AWD2CH;\r\n /* Set the Analog watchdog channel */\r\n tmpreg |= (uint32_t)1 << (ADC_Channel);\r\n /* Store the new register value */\r\n ADCx->AWD2CR |= tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the analog watchdog 3 guarded single channel\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure for the analog watchdog. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @retval None\r\n */\r\nvoid ADC_AnalogWatchdog3SingleChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n /* Get the old register value */\r\n tmpreg = ADCx->AWD3CR;\r\n /* Clear the Analog watchdog channel select bits */\r\n tmpreg &= ~(uint32_t)ADC_AWD3CR_AWD3CH;\r\n /* Set the Analog watchdog channel */\r\n tmpreg |= (uint32_t)1 << (ADC_Channel);\r\n /* Store the new register value */\r\n ADCx->AWD3CR |= tmpreg;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group3 Temperature Sensor - Vrefint (Internal Reference Voltage) and VBAT management functions\r\n * @brief Vbat, Temperature Sensor & Vrefint (Internal Reference Voltage) management function \r\n *\r\n@verbatim \r\n ====================================================================================================\r\n ##### Temperature Sensor - Vrefint (Internal Reference Voltage) and VBAT management functions #####\r\n ==================================================================================================== \r\n\r\n [..] This section provides a function allowing to enable/ disable the internal \r\n connections between the ADC and the Vbat/2, Temperature Sensor and the Vrefint source.\r\n\r\n [..] A typical configuration to get the Temperature sensor and Vrefint channels \r\n voltages is done following these steps :\r\n (#) Enable the internal connection of Vbat/2, Temperature sensor and Vrefint sources \r\n with the ADC channels using:\r\n (++) ADC_TempSensorCmd() \r\n (++) ADC_VrefintCmd() \r\n (++) ADC_VbatCmd() \r\n\r\n (#) select the ADC_Channel_TempSensor and/or ADC_Channel_Vrefint and/or ADC_Channel_Vbat using \r\n (++) ADC_RegularChannelConfig() or \r\n (++) ADC_InjectedInit() functions \r\n\r\n (#) Get the voltage values, using:\r\n (++) ADC_GetConversionValue() or \r\n (++) ADC_GetInjectedConversionValue().\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the temperature sensor channel.\r\n * @param ADCx: where x can be 1 to select the ADC peripheral.\r\n * @param NewState: new state of the temperature sensor.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_TempSensorCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the temperature sensor channel*/\r\n ADC1_2->CCR |= ADC12_CCR_TSEN;\r\n }\r\n else\r\n {\r\n /* Disable the temperature sensor channel*/\r\n ADC1_2->CCR &= ~(uint32_t)ADC12_CCR_TSEN;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Vrefint channel.\r\n * @param ADCx: where x can be 1 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the Vrefint.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_VrefintCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Vrefint channel*/\r\n ADC1_2->CCR |= ADC12_CCR_VREFEN;\r\n }\r\n else\r\n {\r\n /* Disable the Vrefint channel*/\r\n ADC1_2->CCR &= ~(uint32_t)ADC12_CCR_VREFEN;\r\n }\r\n }\r\n else\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Vrefint channel*/\r\n ADC3_4->CCR |= ADC34_CCR_VREFEN;\r\n }\r\n else\r\n {\r\n /* Disable the Vrefint channel*/\r\n ADC3_4->CCR &= ~(uint32_t)ADC34_CCR_VREFEN;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Vbat channel.\r\n * @param ADCx: where x can be 1 to select the ADC peripheral.\r\n * @param NewState: new state of the Vbat.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_VbatCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Vbat channel*/\r\n ADC1_2->CCR |= ADC12_CCR_VBATEN;\r\n }\r\n else\r\n {\r\n /* Disable the Vbat channel*/\r\n ADC1_2->CCR &= ~(uint32_t)ADC12_CCR_VBATEN;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group4 Regular Channels Configuration functions\r\n * @brief Regular Channels Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Channels Configuration functions #####\r\n =============================================================================== \r\n\r\n [..] This section provides functions allowing to manage the ADC regular channels.\r\n \r\n [..] To configure a regular sequence of channels use:\r\n (#) ADC_RegularChannelConfig()\r\n this function allows:\r\n (++) Configure the rank in the regular group sequencer for each channel\r\n (++) Configure the sampling time for each channel\r\n\r\n (#) ADC_RegularChannelSequencerLengthConfig() to set the length of the regular sequencer\r\n\r\n [..] The regular trigger is configured using the following functions:\r\n (#) ADC_SelectExternalTrigger()\r\n (#) ADC_ExternalTriggerPolarityConfig()\r\n\r\n [..] The start and the stop conversion are controlled by:\r\n (#) ADC_StartConversion()\r\n (#) ADC_StopConversion()\r\n \r\n [..] \r\n (@)Please Note that the following features for regular channels are configured\r\n using the ADC_Init() function : \r\n (++) continuous mode activation\r\n (++) Resolution \r\n (++) Data Alignement \r\n (++) Overrun Mode.\r\n \r\n [..] Get the conversion data: This subsection provides an important function in \r\n the ADC peripheral since it returns the converted data of the current \r\n regular channel. When the Conversion value is read, the EOC Flag is \r\n automatically cleared.\r\n\r\n [..] To configure the discontinuous mode, the following functions should be used:\r\n (#) ADC_DiscModeChannelCountConfig() to configure the number of discontinuous channel to be converted.\r\n (#) ADC_DiscModeCmd() to enable the discontinuous mode.\r\n\r\n [..] To configure and enable/disable the Channel offset use the functions:\r\n (++) ADC_SetChannelOffset1()\r\n (++) ADC_SetChannelOffset2()\r\n (++) ADC_SetChannelOffset3()\r\n (++) ADC_SetChannelOffset4()\r\n (++) ADC_ChannelOffset1Cmd()\r\n (++) ADC_ChannelOffset2Cmd()\r\n (++) ADC_ChannelOffset3Cmd()\r\n (++) ADC_ChannelOffset4Cmd()\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures for the selected ADC regular channel its corresponding\r\n * rank in the sequencer and its sample time.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @param Rank: The rank in the regular group sequencer. This parameter must be between 1 to 16.\r\n * @param ADC_SampleTime: The sample time value to be set for the selected channel. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_SampleTime_1Cycles5: Sample time equal to 1.5 cycles\r\n * @arg ADC_SampleTime_2Cycles5: Sample time equal to 2.5 cycles\r\n * @arg ADC_SampleTime_4Cycles5: Sample time equal to 4.5 cycles\r\n * @arg ADC_SampleTime_7Cycles5: Sample time equal to 7.5 cycles\t\r\n * @arg ADC_SampleTime_19Cycles5: Sample time equal to 19.5 cycles\t\r\n * @arg ADC_SampleTime_61Cycles5: Sample time equal to 61.5 cycles\t\r\n * @arg ADC_SampleTime_181Cycles5: Sample time equal to 181.5 cycles\t\r\n * @arg ADC_SampleTime_601Cycles5: Sample time equal to 601.5 cycles\t\r\n * @retval None\r\n */\r\nvoid ADC_RegularChannelConfig(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint8_t Rank, uint8_t ADC_SampleTime)\r\n{\r\n uint32_t tmpreg1 = 0, tmpreg2 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n assert_param(IS_ADC_SAMPLE_TIME(ADC_SampleTime));\r\n\r\n /* Regular sequence configuration */\r\n /* For Rank 1 to 4 */\r\n if (Rank < 5)\r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SQR1;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = 0x1F << (6 * (Rank ));\r\n /* Clear the old SQx bits for the selected rank */\r\n tmpreg1 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank));\r\n /* Set the SQx bits for the selected rank */\r\n tmpreg1 |= tmpreg2;\r\n /* Store the new register value */\r\n ADCx->SQR1 = tmpreg1;\r\n }\r\n /* For Rank 5 to 9 */\r\n else if (Rank < 10)\r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SQR2;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = ADC_SQR2_SQ5 << (6 * (Rank - 5));\r\n /* Clear the old SQx bits for the selected rank */\r\n tmpreg1 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 5));\r\n /* Set the SQx bits for the selected rank */\r\n tmpreg1 |= tmpreg2;\r\n /* Store the new register value */\r\n ADCx->SQR2 = tmpreg1;\r\n }\r\n /* For Rank 10 to 14 */\r\n else if (Rank < 15)\r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SQR3;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = ADC_SQR3_SQ10 << (6 * (Rank - 10));\r\n /* Clear the old SQx bits for the selected rank */\r\n tmpreg1 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 10));\r\n /* Set the SQx bits for the selected rank */\r\n tmpreg1 |= tmpreg2;\r\n /* Store the new register value */\r\n ADCx->SQR3 = tmpreg1;\r\n }\r\n else \r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SQR4;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = ADC_SQR3_SQ15 << (6 * (Rank - 15));\r\n /* Clear the old SQx bits for the selected rank */\r\n tmpreg1 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n tmpreg2 = (uint32_t)(ADC_Channel) << (6 * (Rank - 15));\r\n /* Set the SQx bits for the selected rank */\r\n tmpreg1 |= tmpreg2;\r\n /* Store the new register value */\r\n ADCx->SQR4 = tmpreg1;\r\n }\r\n\r\n /* Channel sampling configuration */\r\n /* if ADC_Channel_10 ... ADC_Channel_18 is selected */\r\n if (ADC_Channel > ADC_Channel_9)\r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SMPR2;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = ADC_SMPR2_SMP10 << (3 * (ADC_Channel - 10));\r\n /* Clear the old channel sample time */\r\n\tADCx->SMPR2 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n\tADCx->SMPR2 |= (uint32_t)ADC_SampleTime << (3 * (ADC_Channel - 10));\r\n\r\n }\r\n else /* ADC_Channel include in ADC_Channel_[0..9] */\r\n {\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->SMPR1;\r\n /* Calculate the mask to clear */\r\n tmpreg2 = ADC_SMPR1_SMP1 << (3 * (ADC_Channel - 1));\r\n /* Clear the old channel sample time */\r\n\tADCx->SMPR1 &= ~tmpreg2;\r\n /* Calculate the mask to set */\r\n\tADCx->SMPR1 |= (uint32_t)ADC_SampleTime << (3 * (ADC_Channel));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the ADC regular channel sequence lenght.\r\n * @param ADCx: where x can be 1, 2 or 3 to select the ADC peripheral.\r\n * @param SequenceLength: The Regular sequence length. This parameter must be between 1 to 16.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_RegularChannelSequencerLengthConfig(ADC_TypeDef* ADCx, uint8_t SequencerLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Configure the ADC sequence lenght */ \r\n ADCx->SQR1 &= ~(uint32_t)ADC_SQR1_L;\r\n ADCx->SQR1 |= (uint32_t)(SequencerLength - 1); \r\n}\r\n\r\n/**\r\n * @brief External Trigger Enable and Polarity Selection for regular channels.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_ExternalTrigConvEvent: ADC external Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_ExternalTrigger_Event0: External trigger event 0 \r\n * @arg ADC_ExternalTrigger_Event1: External trigger event 1\r\n * @arg ADC_ExternalTrigger_Event2: External trigger event 2\r\n * @arg ADC_ExternalTrigger_Event3: External trigger event 3\r\n * @arg ADC_ExternalTrigger_Event4: External trigger event 4 \r\n * @arg ADC_ExternalTrigger_Event5: External trigger event 5\r\n * @arg ADC_ExternalTrigger_Event6: External trigger event 6\r\n * @arg ADC_ExternalTrigger_Event7: External trigger event 7\r\n * @arg ADC_ExternalTrigger_Event8: External trigger event 8 \r\n * @arg ADC_ExternalTrigger_Event9: External trigger event 9\r\n * @arg ADC_ExternalTrigger_Event10: External trigger event 10\r\n * @arg ADC_ExternalTrigger_Event11: External trigger event 11\r\n * @arg ADC_ExternalTrigger_Event12: External trigger event 12 \r\n * @arg ADC_ExternalTrigger_Event13: External trigger event 13\r\n * @arg ADC_ExternalTrigger_Event14: External trigger event 14\r\n * @arg ADC_ExternalTrigger_Event15: External trigger event 15\t \r\n * @param ADC_ExternalTrigEventEdge: ADC external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_ExternalTrigEventEdge_OFF: Hardware trigger detection disabled \r\n * (conversions can be launched by software)\r\n * @arg ADC_ExternalTrigEventEdge_RisingEdge: Hardware trigger detection on the rising edge\r\n * @arg ADC_ExternalTrigEventEdge_FallingEdge: Hardware trigger detection on the falling edge\r\n * @arg ADC_ExternalTrigEventEdge_BothEdge: Hardware trigger detection on both the rising and falling edges\t\r\n * @retval None\r\n */\r\nvoid ADC_ExternalTriggerConfig(ADC_TypeDef* ADCx, uint16_t ADC_ExternalTrigConvEvent, uint16_t ADC_ExternalTrigEventEdge)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_EXT_TRIG(ADC_ExternalTrigConvEvent));\r\n assert_param(IS_EXTERNALTRIG_EDGE(ADC_ExternalTrigEventEdge));\r\n\r\n /* Disable the selected ADC conversion on external event */\r\n ADCx->CFGR &= ~(ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL);\r\n ADCx->CFGR |= (uint32_t)(ADC_ExternalTrigEventEdge | ADC_ExternalTrigConvEvent);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected ADC start conversion .\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_StartConversion(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADSTART bit */\r\n ADCx->CR |= ADC_CR_ADSTART;\r\n}\r\n\r\n/**\r\n * @brief Gets the selected ADC start conversion Status.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval The new state of ADC start conversion (SET or RESET).\r\n */\r\nFlagStatus ADC_GetStartConversionStatus(ADC_TypeDef* ADCx)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n /* Check the status of ADSTART bit */\r\n if ((ADCx->CR & ADC_CR_ADSTART) != (uint32_t)RESET)\r\n {\r\n /* ADSTART bit is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* ADSTART bit is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the ADSTART bit status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Stops the selected ADC ongoing conversion.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_StopConversion(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the ADSTP bit */\r\n ADCx->CR |= ADC_CR_ADSTP;\r\n}\r\n\r\n\r\n/**\r\n * @brief Configures the discontinuous mode for the selected ADC regular\r\n * group channel.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param Number: specifies the discontinuous mode regular channel\r\n * count value. This number must be between 1 and 8.\r\n * @retval None\r\n */\r\nvoid ADC_DiscModeChannelCountConfig(ADC_TypeDef* ADCx, uint8_t Number)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n uint32_t tmpreg2 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_REGULAR_DISC_NUMBER(Number));\r\n /* Get the old register value */\r\n tmpreg1 = ADCx->CFGR;\r\n /* Clear the old discontinuous mode channel count */\r\n tmpreg1 &= ~(uint32_t)(ADC_CFGR_DISCNUM);\r\n /* Set the discontinuous mode channel count */\r\n tmpreg2 = Number - 1;\r\n tmpreg1 |= tmpreg2 << 17;\r\n /* Store the new register value */\r\n ADCx->CFGR = tmpreg1;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the discontinuous mode on regular group\r\n * channel for the specified ADC\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the selected ADC discontinuous mode\r\n * on regular group channel.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_DiscModeCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected ADC regular discontinuous mode */\r\n ADCx->CFGR |= ADC_CFGR_DISCEN;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC regular discontinuous mode */\r\n ADCx->CFGR &= ~(uint32_t)(ADC_CFGR_DISCEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the last ADCx conversion result data for regular channel.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval The Data conversion value.\r\n */\r\nuint16_t ADC_GetConversionValue(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n /* Return the selected ADC conversion value */\r\n return (uint16_t) ADCx->DR;\r\n}\r\n\r\n/**\r\n * @brief Returns the last ADC1, ADC2, ADC3 and ADC4 regular conversions results \r\n * data in the selected dual mode.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral. \r\n * @retval The Data conversion value.\r\n * @note In dual mode, the value returned by this function is as following\r\n * Data[15:0] : these bits contain the regular data of the Master ADC.\r\n * Data[31:16]: these bits contain the regular data of the Slave ADC. \r\n */\r\nuint32_t ADC_GetDualModeConversionValue(ADC_TypeDef* ADCx)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n if((ADCx == ADC1) || (ADCx== ADC2))\r\n {\r\n /* Get the dual mode conversion value */\r\n tmpreg1 = ADC1_2->CDR;\r\n }\r\n else\r\n {\t\r\n /* Get the dual mode conversion value */\r\n tmpreg1 = ADC3_4->CDR;\r\n }\r\n /* Return the dual mode conversion value */\r\n return (uint32_t) tmpreg1;\r\n}\r\n\r\n/**\r\n * @brief Set the ADC channels conversion value offset1\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @param Offset: the offset value for the selected ADC Channel\r\n * This parameter must be a 12bit value.\r\n * @retval None\r\n */\r\nvoid ADC_SetChannelOffset1(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n assert_param(IS_ADC_OFFSET(Offset));\r\n \r\n /* Select the Channel */\r\n ADCx->OFR1 &= ~ (uint32_t) ADC_OFR1_OFFSET1_CH;\r\n ADCx->OFR1 |=\t(uint32_t)((uint32_t)ADC_Channel << 26);\r\n\r\n /* Set the data offset */\r\n ADCx->OFR1 &= ~ (uint32_t) ADC_OFR1_OFFSET1;\r\n ADCx->OFR1 |= (uint32_t)Offset;\r\n}\r\n\r\n/**\r\n * @brief Set the ADC channels conversion value offset2\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @param Offset: the offset value for the selected ADC Channel\r\n * This parameter must be a 12bit value.\r\n * @retval None\r\n */\r\nvoid ADC_SetChannelOffset2(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n assert_param(IS_ADC_OFFSET(Offset));\r\n \r\n /* Select the Channel */\r\n ADCx->OFR2 &= ~ (uint32_t) ADC_OFR2_OFFSET2_CH;\r\n ADCx->OFR2 |=\t(uint32_t)((uint32_t)ADC_Channel << 26);\r\n\r\n /* Set the data offset */\r\n ADCx->OFR2 &= ~ (uint32_t) ADC_OFR2_OFFSET2;\r\n ADCx->OFR2 |= (uint32_t)Offset;\r\n}\r\n\r\n/**\r\n * @brief Set the ADC channels conversion value offset3\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @param Offset: the offset value for the selected ADC Channel\r\n * This parameter must be a 12bit value.\r\n * @retval None\r\n */\r\nvoid ADC_SetChannelOffset3(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n assert_param(IS_ADC_OFFSET(Offset));\r\n \r\n /* Select the Channel */\r\n ADCx->OFR3 &= ~ (uint32_t) ADC_OFR3_OFFSET3_CH;\r\n ADCx->OFR3 |=\t(uint32_t)((uint32_t)ADC_Channel << 26);\r\n\r\n /* Set the data offset */\r\n ADCx->OFR3 &= ~ (uint32_t) ADC_OFR3_OFFSET3;\r\n ADCx->OFR3 |= (uint32_t)Offset;\r\n}\r\n\r\n/**\r\n * @brief Set the ADC channels conversion value offset4\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_Channel_1: ADC Channel1 selected\r\n * @arg ADC_Channel_2: ADC Channel2 selected\r\n * @arg ADC_Channel_3: ADC Channel3 selected\r\n * @arg ADC_Channel_4: ADC Channel4 selected\r\n * @arg ADC_Channel_5: ADC Channel5 selected\r\n * @arg ADC_Channel_6: ADC Channel6 selected\r\n * @arg ADC_Channel_7: ADC Channel7 selected\r\n * @arg ADC_Channel_8: ADC Channel8 selected\r\n * @arg ADC_Channel_9: ADC Channel9 selected\r\n * @arg ADC_Channel_10: ADC Channel10 selected\r\n * @arg ADC_Channel_11: ADC Channel11 selected\r\n * @arg ADC_Channel_12: ADC Channel12 selected\r\n * @arg ADC_Channel_13: ADC Channel13 selected\r\n * @arg ADC_Channel_14: ADC Channel14 selected\r\n * @arg ADC_Channel_15: ADC Channel15 selected\r\n * @arg ADC_Channel_16: ADC Channel16 selected\r\n * @arg ADC_Channel_17: ADC Channel17 selected\r\n * @arg ADC_Channel_18: ADC Channel18 selected\r\n * @param Offset: the offset value for the selected ADC Channel\r\n * This parameter must be a 12bit value.\r\n * @retval None\r\n */\r\nvoid ADC_SetChannelOffset4(ADC_TypeDef* ADCx, uint8_t ADC_Channel, uint16_t Offset)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CHANNEL(ADC_Channel));\r\n assert_param(IS_ADC_OFFSET(Offset));\r\n \r\n /* Select the Channel */\r\n ADCx->OFR4 &= ~ (uint32_t) ADC_OFR4_OFFSET4_CH;\r\n ADCx->OFR4 |=\t(uint32_t)((uint32_t)ADC_Channel << 26);\r\n\r\n /* Set the data offset */\r\n ADCx->OFR4 &= ~ (uint32_t) ADC_OFR4_OFFSET4;\r\n ADCx->OFR4 |= (uint32_t)Offset;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Offset1.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx offset1.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_ChannelOffset1Cmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the OFFSET1_EN bit */\r\n ADCx->OFR1 |= ADC_OFR1_OFFSET1_EN;\r\n }\r\n else\r\n {\r\n /* Reset the OFFSET1_EN bit */\r\n ADCx->OFR1 &= ~(ADC_OFR1_OFFSET1_EN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Offset2.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx offset2.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_ChannelOffset2Cmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the OFFSET1_EN bit */\r\n ADCx->OFR2 |= ADC_OFR2_OFFSET2_EN;\r\n }\r\n else\r\n {\r\n /* Reset the OFFSET1_EN bit */\r\n ADCx->OFR2 &= ~(ADC_OFR2_OFFSET2_EN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Offset3.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx offset3.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_ChannelOffset3Cmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the OFFSET1_EN bit */\r\n ADCx->OFR3 |= ADC_OFR3_OFFSET3_EN;\r\n }\r\n else\r\n {\r\n /* Reset the OFFSET1_EN bit */\r\n ADCx->OFR3 &= ~(ADC_OFR3_OFFSET3_EN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Offset4.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the ADCx offset4.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_ChannelOffset4Cmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the OFFSET1_EN bit */\r\n ADCx->OFR4 |= ADC_OFR4_OFFSET4_EN;\r\n }\r\n else\r\n {\r\n /* Reset the OFFSET1_EN bit */\r\n ADCx->OFR4 &= ~(ADC_OFR4_OFFSET4_EN);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group5 Regular Channels DMA Configuration functions\r\n * @brief Regular Channels DMA Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Regular Channels DMA Configuration functions #####\r\n =============================================================================== \r\n\r\n [..] This section provides functions allowing to configure the DMA for ADC regular \r\n channels. Since converted regular channel values are stored into a unique data register, \r\n it is useful to use DMA for conversion of more than one regular channel. This \r\n avoids the loss of the data already stored in the ADC Data register. \r\n \r\n (#) ADC_DMACmd() function is used to enable the ADC DMA mode, after each\r\n conversion of a regular channel, a DMA request is generated.\r\n (#) ADC_DMAConfig() function is used to select between the one shot DMA mode \r\n or the circular DMA mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified ADC DMA request.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the selected ADC DMA transfer.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_DMACmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_DMA_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected ADC DMA request */\r\n ADCx->CFGR |= ADC_CFGR_DMAEN;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC DMA request */\r\n ADCx->CFGR &= ~(uint32_t)ADC_CFGR_DMAEN;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure ADC DMA mode.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_DMAMode: select the ADC DMA mode.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_DMAMode_OneShot: ADC DMA Oneshot mode\r\n * @arg ADC_DMAMode_Circular: ADC DMA circular mode\r\n * @retval None\r\n */\r\nvoid ADC_DMAConfig(ADC_TypeDef* ADCx, uint32_t ADC_DMAMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_DMA_PERIPH(ADCx));\r\n assert_param(IS_ADC_DMA_MODE(ADC_DMAMode));\r\n\r\n /* Set or reset the DMACFG bit */\r\n ADCx->CFGR &= ~(uint32_t)ADC_CFGR_DMACFG;\r\n ADCx->CFGR |= ADC_DMAMode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group6 Injected channels Configuration functions\r\n * @brief Injected channels Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Injected channels Configuration functions #####\r\n =============================================================================== \r\n\r\n [..] This section provide functions allowing to manage the ADC Injected channels,\r\n it is composed of : \r\n \r\n (#) Configuration functions for Injected channels sample time\r\n (#) Functions to start and stop the injected conversion\r\n (#) unction to select the discontinuous mode \r\n (#) Function to get the Specified Injected channel conversion data: This subsection \r\n provides an important function in the ADC peripheral since it returns the \r\n converted data of the specific injected channel.\r\n\r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Configures for the selected ADC injected channel its corresponding\r\n * sample time.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_Channel: the ADC channel to configure. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_InjectedChannel_1: ADC Channel1 selected\r\n * @arg ADC_InjectedChannel_2: ADC Channel2 selected\r\n * @arg ADC_InjectedChannel_3: ADC Channel3 selected\r\n * @arg ADC_InjectedChannel_4: ADC Channel4 selected\r\n * @arg ADC_InjectedChannel_5: ADC Channel5 selected\r\n * @arg ADC_InjectedChannel_6: ADC Channel6 selected\r\n * @arg ADC_InjectedChannel_7: ADC Channel7 selected\r\n * @arg ADC_InjectedChannel_8: ADC Channel8 selected\r\n * @arg ADC_InjectedChannel_9: ADC Channel9 selected\r\n * @arg ADC_InjectedChannel_10: ADC Channel10 selected\r\n * @arg ADC_InjectedChannel_11: ADC Channel11 selected\r\n * @arg ADC_InjectedChannel_12: ADC Channel12 selected\r\n * @arg ADC_InjectedChannel_13: ADC Channel13 selected\r\n * @arg ADC_InjectedChannel_14: ADC Channel14 selected\r\n * @arg ADC_InjectedChannel_15: ADC Channel15 selected\r\n * @arg ADC_InjectedChannel_16: ADC Channel16 selected\r\n * @arg ADC_InjectedChannel_17: ADC Channel17 selected\r\n * @arg ADC_InjectedChannel_18: ADC Channel18 selected\r\n * @param ADC_SampleTime: The sample time value to be set for the selected channel. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_SampleTime_1Cycles5: Sample time equal to 1.5 cycles\r\n * @arg ADC_SampleTime_2Cycles5: Sample time equal to 2.5 cycles\r\n * @arg ADC_SampleTime_4Cycles5: Sample time equal to 4.5 cycles\r\n * @arg ADC_SampleTime_7Cycles5: Sample time equal to 7.5 cycles\t\r\n * @arg ADC_SampleTime_19Cycles5: Sample time equal to 19.5 cycles\t\r\n * @arg ADC_SampleTime_61Cycles5: Sample time equal to 61.5 cycles\t\r\n * @arg ADC_SampleTime_181Cycles5: Sample time equal to 181.5 cycles\t\r\n * @arg ADC_SampleTime_601Cycles5: Sample time equal to 601.5 cycles\t\r\n * @retval None\r\n */\r\nvoid ADC_InjectedChannelSampleTimeConfig(ADC_TypeDef* ADCx, uint8_t ADC_InjectedChannel, uint8_t ADC_SampleTime)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_INJECTED_CHANNEL(ADC_InjectedChannel));\r\n assert_param(IS_ADC_SAMPLE_TIME(ADC_SampleTime));\r\n\r\n /* Channel sampling configuration */\r\n /* if ADC_InjectedChannel_10 ... ADC_InjectedChannel_18 is selected */\r\n if (ADC_InjectedChannel > ADC_InjectedChannel_9)\r\n {\r\n /* Calculate the mask to clear */\r\n tmpreg1 = ADC_SMPR2_SMP10 << (3 * (ADC_InjectedChannel - 10));\r\n /* Clear the old channel sample time */\r\n\tADCx->SMPR2 &= ~tmpreg1;\r\n /* Calculate the mask to set */\r\n\tADCx->SMPR2 |= (uint32_t)ADC_SampleTime << (3 * (ADC_InjectedChannel - 10));\r\n\r\n }\r\n else /* ADC_InjectedChannel include in ADC_InjectedChannel_[0..9] */\r\n {\r\n /* Calculate the mask to clear */\r\n tmpreg1 = ADC_SMPR1_SMP1 << (3 * (ADC_InjectedChannel - 1));\r\n /* Clear the old channel sample time */\r\n\tADCx->SMPR1 &= ~tmpreg1;\r\n /* Calculate the mask to set */\r\n\tADCx->SMPR1 |= (uint32_t)ADC_SampleTime << (3 * (ADC_InjectedChannel));\r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected ADC start of the injected \r\n * channels conversion.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the selected ADC software start injected conversion.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_StartInjectedConversion(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Enable the selected ADC conversion for injected group on external event and start the selected\r\n ADC injected conversion */\r\n ADCx->CR |= ADC_CR_JADSTART;\r\n}\r\n\r\n/**\r\n * @brief Stops the selected ADC ongoing injected conversion.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval None\r\n */\r\nvoid ADC_StopInjectedConversion(ADC_TypeDef* ADCx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Set the JADSTP bit */\r\n ADCx->CR |= ADC_CR_JADSTP;\r\n}\r\n\r\n/**\r\n * @brief Gets the selected ADC Software start injected conversion Status.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @retval The new state of ADC start injected conversion (SET or RESET).\r\n */\r\nFlagStatus ADC_GetStartInjectedConversionStatus(ADC_TypeDef* ADCx)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n\r\n /* Check the status of JADSTART bit */\r\n if ((ADCx->CR & ADC_CR_JADSTART) != (uint32_t)RESET)\r\n {\r\n /* JADSTART bit is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* JADSTART bit is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the JADSTART bit status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected ADC automatic injected group\r\n * conversion after regular one.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the selected ADC auto injected conversion\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_AutoInjectedConvCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected ADC automatic injected group conversion */\r\n ADCx->CFGR |= ADC_CFGR_JAUTO;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC automatic injected group conversion */\r\n ADCx->CFGR &= ~ADC_CFGR_JAUTO;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the discontinuous mode for injected group\r\n * channel for the specified ADC\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param NewState: new state of the selected ADC discontinuous mode\r\n * on injected group channel.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_InjectedDiscModeCmd(ADC_TypeDef* ADCx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected ADC injected discontinuous mode */\r\n ADCx->CFGR |= ADC_CFGR_JDISCEN;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC injected discontinuous mode */\r\n ADCx->CFGR &= ~ADC_CFGR_JDISCEN;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the ADC injected channel conversion result\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_InjectedSequence: the converted ADC injected sequence.\r\n * This parameter can be one of the following values:\r\n * @arg ADC_InjectedSequence_1: Injected Sequence1 selected\r\n * @arg ADC_InjectedSequence_2: Injected Sequence2 selected\r\n * @arg ADC_InjectedSequence_3: Injected Sequence3 selected\r\n * @arg ADC_InjectedSequence_4: Injected Sequence4 selected\r\n * @retval The Data conversion value.\r\n */\r\nuint16_t ADC_GetInjectedConversionValue(ADC_TypeDef* ADCx, uint8_t ADC_InjectedSequence)\r\n{\r\n __IO uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_INJECTED_SEQUENCE(ADC_InjectedSequence));\r\n\r\n tmp = (uint32_t)ADCx;\r\n tmp += ((ADC_InjectedSequence - 1 )<< 2) + JDR_Offset;\r\n \r\n /* Returns the selected injected channel conversion data value */\r\n return (uint16_t) (*(__IO uint32_t*) tmp); \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Group7 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n\r\n [..] This section provides functions allowing to configure the ADC Interrupts, get \r\n the status and clear flags and Interrupts pending bits.\r\n \r\n [..] The ADC provide 11 Interrupts sources and 11 Flags which can be divided into 3 groups:\r\n \r\n (#) Flags and Interrupts for ADC regular channels\r\n (##)Flags\r\n (+) ADC_FLAG_RDY: ADC Ready flag\r\n (+) ADC_FLAG_EOSMP: ADC End of Sampling flag\r\n (+) ADC_FLAG_EOC: ADC End of Regular Conversion flag.\r\n (+) ADC_FLAG_EOS: ADC End of Regular sequence of Conversions flag\r\n (+) ADC_FLAG_OVR: ADC overrun flag\r\n \r\n (##) Interrupts\r\n (+) ADC_IT_RDY: ADC Ready interrupt source \r\n (+) ADC_IT_EOSMP: ADC End of Sampling interrupt source\r\n (+) ADC_IT_EOC: ADC End of Regular Conversion interrupt source\r\n (+) ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt\r\n (+) ADC_IT_OVR: ADC overrun interrupt source\r\n \r\n \r\n (#) Flags and Interrupts for ADC regular channels\r\n (##)Flags\r\n (+) ADC_FLAG_JEOC: ADC Ready flag\r\n (+) ADC_FLAG_JEOS: ADC End of Sampling flag\r\n (+) ADC_FLAG_JQOVF: ADC End of Regular Conversion flag.\r\n \r\n (##) Interrupts\r\n (+) ADC_IT_JEOC: ADC End of Injected Conversion interrupt source \r\n (+) ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source\r\n (+) ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source \r\n\r\n (#) General Flags and Interrupts for the ADC\r\n (##)Flags \r\n (+) ADC_FLAG_AWD1: ADC Analog watchdog 1 flag\r\n (+) ADC_FLAG_AWD2: ADC Analog watchdog 2 flag\r\n (+) ADC_FLAG_AWD3: ADC Analog watchdog 3 flag\r\n \r\n (##)Flags \r\n (+) ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source\r\n (+) ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source\r\n (+) ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source\r\n \r\n (#) Flags for ADC dual mode\r\n (##)Flags for Master\r\n (+) ADC_FLAG_MSTRDY: ADC master Ready (ADRDY) flag \r\n (+) ADC_FLAG_MSTEOSMP: ADC master End of Sampling flag \r\n (+) ADC_FLAG_MSTEOC: ADC master End of Regular Conversion flag \r\n (+) ADC_FLAG_MSTEOS: ADC master End of Regular sequence of Conversions flag \r\n (+) ADC_FLAG_MSTOVR: ADC master overrun flag \r\n (+) ADC_FLAG_MSTJEOC: ADC master End of Injected Conversion flag \r\n (+) ADC_FLAG_MSTJEOS: ADC master End of Injected sequence of Conversions flag \r\n (+) ADC_FLAG_MSTAWD1: ADC master Analog watchdog 1 flag \r\n (+) ADC_FLAG_MSTAWD2: ADC master Analog watchdog 2 flag \r\n (+) ADC_FLAG_MSTAWD3: ADC master Analog watchdog 3 flag \r\n (+) ADC_FLAG_MSTJQOVF: ADC master Injected Context Queue Overflow flag \r\n \r\n (##) Flags for Slave\r\n (+) ADC_FLAG_SLVRDY: ADC slave Ready (ADRDY) flag \r\n (+) ADC_FLAG_SLVEOSMP: ADC slave End of Sampling flag \r\n (+) ADC_FLAG_SLVEOC: ADC slave End of Regular Conversion flag \r\n (+) ADC_FLAG_SLVEOS: ADC slave End of Regular sequence of Conversions flag \r\n (+) ADC_FLAG_SLVOVR: ADC slave overrun flag \r\n (+) ADC_FLAG_SLVJEOC: ADC slave End of Injected Conversion flag \r\n (+) ADC_FLAG_SLVJEOS: ADC slave End of Injected sequence of Conversions flag \r\n (+) ADC_FLAG_SLVAWD1: ADC slave Analog watchdog 1 flag \r\n (+) ADC_FLAG_SLVAWD2: ADC slave Analog watchdog 2 flag \r\n (+) ADC_FLAG_SLVAWD3: ADC slave Analog watchdog 3 flag \r\n (+) ADC_FLAG_SLVJQOVF: ADC slave Injected Context Queue Overflow flag \r\n \r\n The user should identify which mode will be used in his application to manage \r\n the ADC controller events: Polling mode or Interrupt mode.\r\n \r\n In the Polling Mode it is advised to use the following functions:\r\n - ADC_GetFlagStatus() : to check if flags events occur. \r\n - ADC_ClearFlag() : to clear the flags events.\r\n \r\n In the Interrupt Mode it is advised to use the following functions:\r\n - ADC_ITConfig() : to enable or disable the interrupt source.\r\n - ADC_GetITStatus() : to check if Interrupt occurs.\r\n - ADC_ClearITPendingBit() : to clear the Interrupt pending Bit \r\n (corresponding Flag). \r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Enables or disables the specified ADC interrupts.\r\n * @param ADCx: where x can be 1, 2 or 3 to select the ADC peripheral.\r\n * @param ADC_IT: specifies the ADC interrupt sources to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source \r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source \r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source \r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source \r\n * @arg ADC_IT_OVR: ADC overrun interrupt source \r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source \r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source \r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source \r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source \r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source \r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source \r\n * @param NewState: new state of the specified ADC interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid ADC_ITConfig(ADC_TypeDef* ADCx, uint32_t ADC_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_ADC_IT(ADC_IT));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected ADC interrupts */\r\n ADCx->IER |= ADC_IT;\r\n }\r\n else\r\n {\r\n /* Disable the selected ADC interrupts */\r\n ADCx->IER &= (~(uint32_t)ADC_IT);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified ADC flag is set or not.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_FLAG: specifies the flag to check. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_FLAG_RDY: ADC Ready (ADRDY) flag \r\n * @arg ADC_FLAG_EOSMP: ADC End of Sampling flag \r\n * @arg ADC_FLAG_EOC: ADC End of Regular Conversion flag \r\n * @arg ADC_FLAG_EOS: ADC End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_OVR: ADC overrun flag \r\n * @arg ADC_FLAG_JEOC: ADC End of Injected Conversion flag \r\n * @arg ADC_FLAG_JEOS: ADC End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_AWD1: ADC Analog watchdog 1 flag \r\n * @arg ADC_FLAG_AWD2: ADC Analog watchdog 2 flag \r\n * @arg ADC_FLAG_AWD3: ADC Analog watchdog 3 flag \r\n * @arg ADC_FLAG_JQOVF: ADC Injected Context Queue Overflow flag \r\n * @retval The new state of ADC_FLAG (SET or RESET).\r\n */\r\nFlagStatus ADC_GetFlagStatus(ADC_TypeDef* ADCx, uint32_t ADC_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_GET_FLAG(ADC_FLAG));\r\n\r\n /* Check the status of the specified ADC flag */\r\n if ((ADCx->ISR & ADC_FLAG) != (uint32_t)RESET)\r\n {\r\n /* ADC_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* ADC_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the ADC_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the ADCx's pending flags.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_FLAG: specifies the flag to clear. \r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_FLAG_RDY: ADC Ready (ADRDY) flag \r\n * @arg ADC_FLAG_EOSMP: ADC End of Sampling flag \r\n * @arg ADC_FLAG_EOC: ADC End of Regular Conversion flag \r\n * @arg ADC_FLAG_EOS: ADC End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_OVR: ADC overrun flag \r\n * @arg ADC_FLAG_JEOC: ADC End of Injected Conversion flag \r\n * @arg ADC_FLAG_JEOS: ADC End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_AWD1: ADC Analog watchdog 1 flag \r\n * @arg ADC_FLAG_AWD2: ADC Analog watchdog 2 flag \r\n * @arg ADC_FLAG_AWD3: ADC Analog watchdog 3 flag \r\n * @arg ADC_FLAG_JQOVF: ADC Injected Context Queue Overflow flag \r\n * @retval None\r\n */\r\nvoid ADC_ClearFlag(ADC_TypeDef* ADCx, uint32_t ADC_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CLEAR_FLAG(ADC_FLAG));\r\n /* Clear the selected ADC flags */\r\n ADCx->ISR = (uint32_t)ADC_FLAG;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified ADC flag is set or not.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_FLAG: specifies the master or slave flag to check. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_FLAG_MSTRDY: ADC master Ready (ADRDY) flag \r\n * @arg ADC_FLAG_MSTEOSMP: ADC master End of Sampling flag \r\n * @arg ADC_FLAG_MSTEOC: ADC master End of Regular Conversion flag \r\n * @arg ADC_FLAG_MSTEOS: ADC master End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_MSTOVR: ADC master overrun flag \r\n * @arg ADC_FLAG_MSTJEOC: ADC master End of Injected Conversion flag \r\n * @arg ADC_FLAG_MSTJEOS: ADC master End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_MSTAWD1: ADC master Analog watchdog 1 flag \r\n * @arg ADC_FLAG_MSTAWD2: ADC master Analog watchdog 2 flag \r\n * @arg ADC_FLAG_MSTAWD3: ADC master Analog watchdog 3 flag \r\n * @arg ADC_FLAG_MSTJQOVF: ADC master Injected Context Queue Overflow flag \r\n * @arg ADC_FLAG_SLVRDY: ADC slave Ready (ADRDY) flag \r\n * @arg ADC_FLAG_SLVEOSMP: ADC slave End of Sampling flag \r\n * @arg ADC_FLAG_SLVEOC: ADC slave End of Regular Conversion flag \r\n * @arg ADC_FLAG_SLVEOS: ADC slave End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_SLVOVR: ADC slave overrun flag \r\n * @arg ADC_FLAG_SLVJEOC: ADC slave End of Injected Conversion flag \r\n * @arg ADC_FLAG_SLVJEOS: ADC slave End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_SLVAWD1: ADC slave Analog watchdog 1 flag \r\n * @arg ADC_FLAG_SLVAWD2: ADC slave Analog watchdog 2 flag \r\n * @arg ADC_FLAG_SLVAWD3: ADC slave Analog watchdog 3 flag \r\n * @arg ADC_FLAG_SLVJQOVF: ADC slave Injected Context Queue Overflow flag \r\n * @retval The new state of ADC_FLAG (SET or RESET).\r\n */\r\nFlagStatus ADC_GetCommonFlagStatus(ADC_TypeDef* ADCx, uint32_t ADC_FLAG)\r\n{\r\n uint32_t tmpreg1 = 0;\r\n FlagStatus bitstatus = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_GET_COMMONFLAG(ADC_FLAG));\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n {\r\n tmpreg1 = ADC1_2->CSR;\r\n }\r\n else\r\n {\r\n tmpreg1 = ADC3_4->CSR;\r\n } \r\n /* Check the status of the specified ADC flag */\r\n if ((tmpreg1 & ADC_FLAG) != (uint32_t)RESET)\r\n {\r\n /* ADC_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* ADC_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the ADC_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the ADCx's pending flags.\r\n * @param ADCx: where x can be 1, 2, 3 or 4 to select the ADC peripheral.\r\n * @param ADC_FLAG: specifies the master or slave flag to clear. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_FLAG_MSTRDY: ADC master Ready (ADRDY) flag \r\n * @arg ADC_FLAG_MSTEOSMP: ADC master End of Sampling flag \r\n * @arg ADC_FLAG_MSTEOC: ADC master End of Regular Conversion flag \r\n * @arg ADC_FLAG_MSTEOS: ADC master End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_MSTOVR: ADC master overrun flag \r\n * @arg ADC_FLAG_MSTJEOC: ADC master End of Injected Conversion flag \r\n * @arg ADC_FLAG_MSTJEOS: ADC master End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_MSTAWD1: ADC master Analog watchdog 1 flag \r\n * @arg ADC_FLAG_MSTAWD2: ADC master Analog watchdog 2 flag \r\n * @arg ADC_FLAG_MSTAWD3: ADC master Analog watchdog 3 flag \r\n * @arg ADC_FLAG_MSTJQOVF: ADC master Injected Context Queue Overflow flag \r\n * @arg ADC_FLAG_SLVRDY: ADC slave Ready (ADRDY) flag \r\n * @arg ADC_FLAG_SLVEOSMP: ADC slave End of Sampling flag \r\n * @arg ADC_FLAG_SLVEOC: ADC slave End of Regular Conversion flag \r\n * @arg ADC_FLAG_SLVEOS: ADC slave End of Regular sequence of Conversions flag \r\n * @arg ADC_FLAG_SLVOVR: ADC slave overrun flag \r\n * @arg ADC_FLAG_SLVJEOC: ADC slave End of Injected Conversion flag \r\n * @arg ADC_FLAG_SLVJEOS: ADC slave End of Injected sequence of Conversions flag \r\n * @arg ADC_FLAG_SLVAWD1: ADC slave Analog watchdog 1 flag \r\n * @arg ADC_FLAG_SLVAWD2: ADC slave Analog watchdog 2 flag \r\n * @arg ADC_FLAG_SLVAWD3: ADC slave Analog watchdog 3 flag \r\n * @arg ADC_FLAG_SLVJQOVF: ADC slave Injected Context Queue Overflow flag \r\n * @retval None\r\n */\r\nvoid ADC_ClearCommonFlag(ADC_TypeDef* ADCx, uint32_t ADC_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_CLEAR_COMMONFLAG(ADC_FLAG));\r\n\r\n if((ADCx == ADC1) || (ADCx == ADC2))\r\n {\r\n /* Clear the selected ADC flags */\r\n ADC1_2->CSR |= (uint32_t)ADC_FLAG;\r\n }\r\n else\r\n {\r\n /* Clear the selected ADC flags */\r\n ADC3_4->CSR |= (uint32_t)ADC_FLAG;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified ADC interrupt has occurred or not.\r\n * @param ADCx: where x can be 1, 2 or 3 to select the ADC peripheral.\r\n * @param ADC_IT: specifies the ADC interrupt source to check. \r\n * This parameter can be one of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source \r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source \r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source \r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source \r\n * @arg ADC_IT_OVR: ADC overrun interrupt source \r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source \r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source \r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source \r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source \r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source \r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source \r\n * @retval The new state of ADC_IT (SET or RESET).\r\n */\r\nITStatus ADC_GetITStatus(ADC_TypeDef* ADCx, uint32_t ADC_IT)\r\n{\r\n ITStatus bitstatus = RESET; \r\n uint16_t itstatus = 0x0, itenable = 0x0;\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_GET_IT(ADC_IT));\r\n \r\n itstatus = ADCx->ISR & ADC_IT;\r\n \r\n itenable = ADCx->IER & ADC_IT;\r\n if ((itstatus != (uint32_t)RESET) && (itenable != (uint32_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the ADCx's interrupt pending bits.\r\n * @param ADCx: where x can be 1, 2 or 3 to select the ADC peripheral.\r\n * @param ADC_IT: specifies the ADC interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg ADC_IT_RDY: ADC Ready (ADRDY) interrupt source \r\n * @arg ADC_IT_EOSMP: ADC End of Sampling interrupt source \r\n * @arg ADC_IT_EOC: ADC End of Regular Conversion interrupt source \r\n * @arg ADC_IT_EOS: ADC End of Regular sequence of Conversions interrupt source \r\n * @arg ADC_IT_OVR: ADC overrun interrupt source \r\n * @arg ADC_IT_JEOC: ADC End of Injected Conversion interrupt source \r\n * @arg ADC_IT_JEOS: ADC End of Injected sequence of Conversions interrupt source \r\n * @arg ADC_IT_AWD1: ADC Analog watchdog 1 interrupt source \r\n * @arg ADC_IT_AWD2: ADC Analog watchdog 2 interrupt source \r\n * @arg ADC_IT_AWD3: ADC Analog watchdog 3 interrupt source \r\n * @arg ADC_IT_JQOVF: ADC Injected Context Queue Overflow interrupt source\r\n * @retval None\r\n */\r\nvoid ADC_ClearITPendingBit(ADC_TypeDef* ADCx, uint32_t ADC_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_PERIPH(ADCx));\r\n assert_param(IS_ADC_IT(ADC_IT));\r\n /* Clear the selected ADC interrupt pending bit */\r\n ADCx->ISR = (uint32_t)ADC_IT;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_can.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_can.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Controller area network (CAN) peripheral: \r\n * + Initialization and Configuration \r\n * + CAN Frames Transmission \r\n * + CAN Frames Reception \r\n * + Operation modes switch \r\n * + Error management \r\n * + Interrupts and flags \r\n * \r\n @verbatim\r\n \r\n =============================================================================== \r\n ##### How to use this driver #####\r\n =============================================================================== \r\n [..]\r\n (#) Enable the CAN controller interface clock using \r\n RCC_APB1PeriphClockCmd(RCC_APB1Periph_CAN1, ENABLE); \r\n (#) CAN pins configuration:\r\n (++) Enable the clock for the CAN GPIOs using the following function:\r\n RCC_AHBPeriphClockCmd(RCC_AHBPeriph_GPIOx, ENABLE); \r\n (++) Connect the involved CAN pins to AF9 using the following function \r\n GPIO_PinAFConfig(GPIOx, GPIO_PinSourcex, GPIO_AF_CANx); \r\n (++) Configure these CAN pins in alternate function mode by calling\r\n the function GPIO_Init();\r\n (#) Initialize and configure the CAN using CAN_Init() and \r\n CAN_FilterInit() functions. \r\n (#) Transmit the desired CAN frame using CAN_Transmit() function.\r\n (#) Check the transmission of a CAN frame using CAN_TransmitStatus() function.\r\n (#) Cancel the transmission of a CAN frame using CAN_CancelTransmit() function. \r\n (#) Receive a CAN frame using CAN_Recieve() function.\r\n (#) Release the receive FIFOs using CAN_FIFORelease() function.\r\n (#) Return the number of pending received frames using CAN_MessagePending() function. \r\n (#) To control CAN events you can use one of the following two methods:\r\n (++) Check on CAN flags using the CAN_GetFlagStatus() function. \r\n (++) Use CAN interrupts through the function CAN_ITConfig() at initialization \r\n phase and CAN_GetITStatus() function into interrupt routines to check \r\n if the event has occurred or not.\r\n After checking on a flag you should clear it using CAN_ClearFlag()\r\n function. And after checking on an interrupt event you should clear it \r\n using CAN_ClearITPendingBit() function. \r\n \r\n @endverbatim\r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CAN \r\n * @brief CAN driver modules\r\n * @{\r\n */ \r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* CAN Master Control Register bits */\r\n#define MCR_DBF ((uint32_t)0x00010000) /* software master reset */\r\n\r\n/* CAN Mailbox Transmit Request */\r\n#define TMIDxR_TXRQ ((uint32_t)0x00000001) /* Transmit mailbox request */\r\n\r\n/* CAN Filter Master Register bits */\r\n#define FMR_FINIT ((uint32_t)0x00000001) /* Filter init mode */\r\n\r\n/* Time out for INAK bit */\r\n#define INAK_TIMEOUT ((uint32_t)0x00FFFFFF)\r\n/* Time out for SLAK bit */\r\n#define SLAK_TIMEOUT ((uint32_t)0x00FFFFFF)\r\n\r\n/* Flags in TSR register */\r\n#define CAN_FLAGS_TSR ((uint32_t)0x08000000) \r\n/* Flags in RF1R register */\r\n#define CAN_FLAGS_RF1R ((uint32_t)0x04000000) \r\n/* Flags in RF0R register */\r\n#define CAN_FLAGS_RF0R ((uint32_t)0x02000000) \r\n/* Flags in MSR register */\r\n#define CAN_FLAGS_MSR ((uint32_t)0x01000000) \r\n/* Flags in ESR register */\r\n#define CAN_FLAGS_ESR ((uint32_t)0x00F00000) \r\n\r\n/* Mailboxes definition */\r\n#define CAN_TXMAILBOX_0 ((uint8_t)0x00)\r\n#define CAN_TXMAILBOX_1 ((uint8_t)0x01)\r\n#define CAN_TXMAILBOX_2 ((uint8_t)0x02) \r\n\r\n#define CAN_MODE_MASK ((uint32_t) 0x00000003)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\nstatic ITStatus CheckITStatus(uint32_t CAN_Reg, uint32_t It_Bit);\r\n\r\n/** @defgroup CAN_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CAN_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to: \r\n (+) Initialize the CAN peripherals : Prescaler, operating mode, the maximum \r\n number of time quanta to perform resynchronization, the number of time \r\n quanta in Bit Segment 1 and 2 and many other modes. \r\n (+) Configure the CAN reception filter. \r\n (+) Select the start bank filter for slave CAN.\r\n (+) Enable or disable the Debug Freeze mode for CAN.\r\n (+) Enable or disable the CAN Time Trigger Operation communication mode.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the CAN peripheral registers to their default reset values.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @retval None.\r\n */\r\nvoid CAN_DeInit(CAN_TypeDef* CANx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Enable CAN1 reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_CAN1, ENABLE);\r\n /* Release CAN1 from reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_CAN1, DISABLE);\r\n}\r\n\r\n/**\r\n * @brief Initializes the CAN peripheral according to the specified\r\n * parameters in the CAN_InitStruct.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param CAN_InitStruct: pointer to a CAN_InitTypeDef structure that contains\r\n * the configuration information for the CAN peripheral.\r\n * @retval Constant indicates initialization succeed which will be \r\n * CAN_InitStatus_Failed or CAN_InitStatus_Success.\r\n */\r\nuint8_t CAN_Init(CAN_TypeDef* CANx, CAN_InitTypeDef* CAN_InitStruct)\r\n{\r\n uint8_t InitStatus = CAN_InitStatus_Failed;\r\n __IO uint32_t wait_ack = 0x00000000;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_TTCM));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_ABOM));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_AWUM));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_NART));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_RFLM));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_InitStruct->CAN_TXFP));\r\n assert_param(IS_CAN_MODE(CAN_InitStruct->CAN_Mode));\r\n assert_param(IS_CAN_SJW(CAN_InitStruct->CAN_SJW));\r\n assert_param(IS_CAN_BS1(CAN_InitStruct->CAN_BS1));\r\n assert_param(IS_CAN_BS2(CAN_InitStruct->CAN_BS2));\r\n assert_param(IS_CAN_PRESCALER(CAN_InitStruct->CAN_Prescaler));\r\n\r\n /* Exit from sleep mode */\r\n CANx->MCR &= (~(uint32_t)CAN_MCR_SLEEP);\r\n\r\n /* Request initialisation */\r\n CANx->MCR |= CAN_MCR_INRQ ;\r\n\r\n /* Wait the acknowledge */\r\n while (((CANx->MSR & CAN_MSR_INAK) != CAN_MSR_INAK) && (wait_ack != INAK_TIMEOUT))\r\n {\r\n wait_ack++;\r\n }\r\n\r\n /* Check acknowledge */\r\n if ((CANx->MSR & CAN_MSR_INAK) != CAN_MSR_INAK)\r\n {\r\n InitStatus = CAN_InitStatus_Failed;\r\n }\r\n else \r\n {\r\n /* Set the time triggered communication mode */\r\n if (CAN_InitStruct->CAN_TTCM == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_TTCM;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_TTCM;\r\n }\r\n\r\n /* Set the automatic bus-off management */\r\n if (CAN_InitStruct->CAN_ABOM == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_ABOM;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_ABOM;\r\n }\r\n\r\n /* Set the automatic wake-up mode */\r\n if (CAN_InitStruct->CAN_AWUM == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_AWUM;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_AWUM;\r\n }\r\n\r\n /* Set the no automatic retransmission */\r\n if (CAN_InitStruct->CAN_NART == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_NART;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_NART;\r\n }\r\n\r\n /* Set the receive FIFO locked mode */\r\n if (CAN_InitStruct->CAN_RFLM == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_RFLM;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_RFLM;\r\n }\r\n\r\n /* Set the transmit FIFO priority */\r\n if (CAN_InitStruct->CAN_TXFP == ENABLE)\r\n {\r\n CANx->MCR |= CAN_MCR_TXFP;\r\n }\r\n else\r\n {\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_TXFP;\r\n }\r\n\r\n /* Set the bit timing register */\r\n CANx->BTR = (uint32_t)((uint32_t)CAN_InitStruct->CAN_Mode << 30) | \\\r\n ((uint32_t)CAN_InitStruct->CAN_SJW << 24) | \\\r\n ((uint32_t)CAN_InitStruct->CAN_BS1 << 16) | \\\r\n ((uint32_t)CAN_InitStruct->CAN_BS2 << 20) | \\\r\n ((uint32_t)CAN_InitStruct->CAN_Prescaler - 1);\r\n\r\n /* Request leave initialisation */\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_INRQ;\r\n\r\n /* Wait the acknowledge */\r\n wait_ack = 0;\r\n\r\n while (((CANx->MSR & CAN_MSR_INAK) == CAN_MSR_INAK) && (wait_ack != INAK_TIMEOUT))\r\n {\r\n wait_ack++;\r\n }\r\n\r\n /* ...and check acknowledged */\r\n if ((CANx->MSR & CAN_MSR_INAK) == CAN_MSR_INAK)\r\n {\r\n InitStatus = CAN_InitStatus_Failed;\r\n }\r\n else\r\n {\r\n InitStatus = CAN_InitStatus_Success ;\r\n }\r\n }\r\n\r\n /* At this step, return the status of initialization */\r\n return InitStatus;\r\n}\r\n\r\n/**\r\n * @brief Configures the CAN reception filter according to the specified\r\n * parameters in the CAN_FilterInitStruct.\r\n * @param CAN_FilterInitStruct: pointer to a CAN_FilterInitTypeDef structure that\r\n * contains the configuration information.\r\n * @retval None\r\n */\r\nvoid CAN_FilterInit(CAN_FilterInitTypeDef* CAN_FilterInitStruct)\r\n{\r\n uint32_t filter_number_bit_pos = 0;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_FILTER_NUMBER(CAN_FilterInitStruct->CAN_FilterNumber));\r\n assert_param(IS_CAN_FILTER_MODE(CAN_FilterInitStruct->CAN_FilterMode));\r\n assert_param(IS_CAN_FILTER_SCALE(CAN_FilterInitStruct->CAN_FilterScale));\r\n assert_param(IS_CAN_FILTER_FIFO(CAN_FilterInitStruct->CAN_FilterFIFOAssignment));\r\n assert_param(IS_FUNCTIONAL_STATE(CAN_FilterInitStruct->CAN_FilterActivation));\r\n\r\n filter_number_bit_pos = ((uint32_t)1) << CAN_FilterInitStruct->CAN_FilterNumber;\r\n\r\n /* Initialisation mode for the filter */\r\n CAN1->FMR |= FMR_FINIT;\r\n\r\n /* Filter Deactivation */\r\n CAN1->FA1R &= ~(uint32_t)filter_number_bit_pos;\r\n\r\n /* Filter Scale */\r\n if (CAN_FilterInitStruct->CAN_FilterScale == CAN_FilterScale_16bit)\r\n {\r\n /* 16-bit scale for the filter */\r\n CAN1->FS1R &= ~(uint32_t)filter_number_bit_pos;\r\n\r\n /* First 16-bit identifier and First 16-bit mask */\r\n /* Or First 16-bit identifier and Second 16-bit identifier */\r\n CAN1->sFilterRegister[CAN_FilterInitStruct->CAN_FilterNumber].FR1 = \r\n ((0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterMaskIdLow) << 16) |\r\n (0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterIdLow);\r\n\r\n /* Second 16-bit identifier and Second 16-bit mask */\r\n /* Or Third 16-bit identifier and Fourth 16-bit identifier */\r\n CAN1->sFilterRegister[CAN_FilterInitStruct->CAN_FilterNumber].FR2 = \r\n ((0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterMaskIdHigh) << 16) |\r\n (0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterIdHigh);\r\n }\r\n\r\n if (CAN_FilterInitStruct->CAN_FilterScale == CAN_FilterScale_32bit)\r\n {\r\n /* 32-bit scale for the filter */\r\n CAN1->FS1R |= filter_number_bit_pos;\r\n /* 32-bit identifier or First 32-bit identifier */\r\n CAN1->sFilterRegister[CAN_FilterInitStruct->CAN_FilterNumber].FR1 = \r\n ((0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterIdHigh) << 16) |\r\n (0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterIdLow);\r\n /* 32-bit mask or Second 32-bit identifier */\r\n CAN1->sFilterRegister[CAN_FilterInitStruct->CAN_FilterNumber].FR2 = \r\n ((0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterMaskIdHigh) << 16) |\r\n (0x0000FFFF & (uint32_t)CAN_FilterInitStruct->CAN_FilterMaskIdLow);\r\n }\r\n\r\n /* Filter Mode */\r\n if (CAN_FilterInitStruct->CAN_FilterMode == CAN_FilterMode_IdMask)\r\n {\r\n /*Id/Mask mode for the filter*/\r\n CAN1->FM1R &= ~(uint32_t)filter_number_bit_pos;\r\n }\r\n else /* CAN_FilterInitStruct->CAN_FilterMode == CAN_FilterMode_IdList */\r\n {\r\n /*Identifier list mode for the filter*/\r\n CAN1->FM1R |= (uint32_t)filter_number_bit_pos;\r\n }\r\n\r\n /* Filter FIFO assignment */\r\n if (CAN_FilterInitStruct->CAN_FilterFIFOAssignment == CAN_Filter_FIFO0)\r\n {\r\n /* FIFO 0 assignation for the filter */\r\n CAN1->FFA1R &= ~(uint32_t)filter_number_bit_pos;\r\n }\r\n\r\n if (CAN_FilterInitStruct->CAN_FilterFIFOAssignment == CAN_Filter_FIFO1)\r\n {\r\n /* FIFO 1 assignation for the filter */\r\n CAN1->FFA1R |= (uint32_t)filter_number_bit_pos;\r\n }\r\n \r\n /* Filter activation */\r\n if (CAN_FilterInitStruct->CAN_FilterActivation == ENABLE)\r\n {\r\n CAN1->FA1R |= filter_number_bit_pos;\r\n }\r\n\r\n /* Leave the initialisation mode for the filter */\r\n CAN1->FMR &= ~FMR_FINIT;\r\n}\r\n\r\n/**\r\n * @brief Fills each CAN_InitStruct member with its default value.\r\n * @param CAN_InitStruct: pointer to a CAN_InitTypeDef structure which ill be initialized.\r\n * @retval None\r\n */\r\nvoid CAN_StructInit(CAN_InitTypeDef* CAN_InitStruct)\r\n{\r\n /* Reset CAN init structure parameters values */\r\n \r\n /* Initialize the time triggered communication mode */\r\n CAN_InitStruct->CAN_TTCM = DISABLE;\r\n \r\n /* Initialize the automatic bus-off management */\r\n CAN_InitStruct->CAN_ABOM = DISABLE;\r\n \r\n /* Initialize the automatic wake-up mode */\r\n CAN_InitStruct->CAN_AWUM = DISABLE;\r\n \r\n /* Initialize the no automatic retransmission */\r\n CAN_InitStruct->CAN_NART = DISABLE;\r\n \r\n /* Initialize the receive FIFO locked mode */\r\n CAN_InitStruct->CAN_RFLM = DISABLE;\r\n \r\n /* Initialize the transmit FIFO priority */\r\n CAN_InitStruct->CAN_TXFP = DISABLE;\r\n \r\n /* Initialize the CAN_Mode member */\r\n CAN_InitStruct->CAN_Mode = CAN_Mode_Normal;\r\n \r\n /* Initialize the CAN_SJW member */\r\n CAN_InitStruct->CAN_SJW = CAN_SJW_1tq;\r\n \r\n /* Initialize the CAN_BS1 member */\r\n CAN_InitStruct->CAN_BS1 = CAN_BS1_4tq;\r\n \r\n /* Initialize the CAN_BS2 member */\r\n CAN_InitStruct->CAN_BS2 = CAN_BS2_3tq;\r\n \r\n /* Initialize the CAN_Prescaler member */\r\n CAN_InitStruct->CAN_Prescaler = 1;\r\n}\r\n\r\n/**\r\n * @brief Select the start bank filter for slave CAN.\r\n * @param CAN_BankNumber: Select the start slave bank filter from 1..27.\r\n * @retval None\r\n */\r\nvoid CAN_SlaveStartBank(uint8_t CAN_BankNumber) \r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_BANKNUMBER(CAN_BankNumber));\r\n \r\n /* Enter Initialisation mode for the filter */\r\n CAN1->FMR |= FMR_FINIT;\r\n \r\n /* Select the start slave bank */\r\n CAN1->FMR &= (uint32_t)0xFFFFC0F1 ;\r\n CAN1->FMR |= (uint32_t)(CAN_BankNumber)<<8;\r\n \r\n /* Leave Initialisation mode for the filter */\r\n CAN1->FMR &= ~FMR_FINIT;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the DBG Freeze for CAN.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param NewState: new state of the CAN peripheral. \r\n * This parameter can be: ENABLE (CAN reception/transmission is frozen\r\n * during debug. Reception FIFOs can still be accessed/controlled normally) \r\n * or DISABLE (CAN is working during debug).\r\n * @retval None\r\n */\r\nvoid CAN_DBGFreeze(CAN_TypeDef* CANx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Debug Freeze */\r\n CANx->MCR |= MCR_DBF;\r\n }\r\n else\r\n {\r\n /* Disable Debug Freeze */\r\n CANx->MCR &= ~MCR_DBF;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the CAN Time TriggerOperation communication mode.\r\n * @note DLC must be programmed as 8 in order Time Stamp (2 bytes) to be \r\n * sent over the CAN bus. \r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param NewState: Mode new state. This parameter can be: ENABLE or DISABLE.\r\n * When enabled, Time stamp (TIME[15:0]) value is sent in the last two\r\n * data bytes of the 8-byte message: TIME[7:0] in data byte 6 and TIME[15:8] \r\n * in data byte 7. \r\n * @retval None\r\n */\r\nvoid CAN_TTComModeCmd(CAN_TypeDef* CANx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the TTCM mode */\r\n CANx->MCR |= CAN_MCR_TTCM;\r\n\r\n /* Set TGT bits */\r\n CANx->sTxMailBox[0].TDTR |= ((uint32_t)CAN_TDT0R_TGT);\r\n CANx->sTxMailBox[1].TDTR |= ((uint32_t)CAN_TDT1R_TGT);\r\n CANx->sTxMailBox[2].TDTR |= ((uint32_t)CAN_TDT2R_TGT);\r\n }\r\n else\r\n {\r\n /* Disable the TTCM mode */\r\n CANx->MCR &= (uint32_t)(~(uint32_t)CAN_MCR_TTCM);\r\n\r\n /* Reset TGT bits */\r\n CANx->sTxMailBox[0].TDTR &= ((uint32_t)~CAN_TDT0R_TGT);\r\n CANx->sTxMailBox[1].TDTR &= ((uint32_t)~CAN_TDT1R_TGT);\r\n CANx->sTxMailBox[2].TDTR &= ((uint32_t)~CAN_TDT2R_TGT);\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup CAN_Group2 CAN Frames Transmission functions\r\n * @brief CAN Frames Transmission functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### CAN Frames Transmission functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to \r\n (+) Initiate and transmit a CAN frame message (if there is an empty mailbox).\r\n (+) Check the transmission status of a CAN Frame.\r\n (+) Cancel a transmit request.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initiates and transmits a CAN frame message.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param TxMessage: pointer to a structure which contains CAN Id, CAN DLC and CAN data.\r\n * @retval The number of the mailbox that is used for transmission or\r\n * CAN_TxStatus_NoMailBox if there is no empty mailbox.\r\n */\r\nuint8_t CAN_Transmit(CAN_TypeDef* CANx, CanTxMsg* TxMessage)\r\n{\r\n uint8_t transmit_mailbox = 0;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_IDTYPE(TxMessage->IDE));\r\n assert_param(IS_CAN_RTR(TxMessage->RTR));\r\n assert_param(IS_CAN_DLC(TxMessage->DLC));\r\n\r\n /* Select one empty transmit mailbox */\r\n if ((CANx->TSR&CAN_TSR_TME0) == CAN_TSR_TME0)\r\n {\r\n transmit_mailbox = 0;\r\n }\r\n else if ((CANx->TSR&CAN_TSR_TME1) == CAN_TSR_TME1)\r\n {\r\n transmit_mailbox = 1;\r\n }\r\n else if ((CANx->TSR&CAN_TSR_TME2) == CAN_TSR_TME2)\r\n {\r\n transmit_mailbox = 2;\r\n }\r\n else\r\n {\r\n transmit_mailbox = CAN_TxStatus_NoMailBox;\r\n }\r\n\r\n if (transmit_mailbox != CAN_TxStatus_NoMailBox)\r\n {\r\n /* Set up the Id */\r\n CANx->sTxMailBox[transmit_mailbox].TIR &= TMIDxR_TXRQ;\r\n if (TxMessage->IDE == CAN_Id_Standard)\r\n {\r\n assert_param(IS_CAN_STDID(TxMessage->StdId)); \r\n CANx->sTxMailBox[transmit_mailbox].TIR |= ((TxMessage->StdId << 21) | \\\r\n TxMessage->RTR);\r\n }\r\n else\r\n {\r\n assert_param(IS_CAN_EXTID(TxMessage->ExtId));\r\n CANx->sTxMailBox[transmit_mailbox].TIR |= ((TxMessage->ExtId << 3) | \\\r\n TxMessage->IDE | \\\r\n TxMessage->RTR);\r\n }\r\n \r\n /* Set up the DLC */\r\n TxMessage->DLC &= (uint8_t)0x0000000F;\r\n CANx->sTxMailBox[transmit_mailbox].TDTR &= (uint32_t)0xFFFFFFF0;\r\n CANx->sTxMailBox[transmit_mailbox].TDTR |= TxMessage->DLC;\r\n\r\n /* Set up the data field */\r\n CANx->sTxMailBox[transmit_mailbox].TDLR = (((uint32_t)TxMessage->Data[3] << 24) | \r\n ((uint32_t)TxMessage->Data[2] << 16) |\r\n ((uint32_t)TxMessage->Data[1] << 8) | \r\n ((uint32_t)TxMessage->Data[0]));\r\n CANx->sTxMailBox[transmit_mailbox].TDHR = (((uint32_t)TxMessage->Data[7] << 24) | \r\n ((uint32_t)TxMessage->Data[6] << 16) |\r\n ((uint32_t)TxMessage->Data[5] << 8) |\r\n ((uint32_t)TxMessage->Data[4]));\r\n /* Request transmission */\r\n CANx->sTxMailBox[transmit_mailbox].TIR |= TMIDxR_TXRQ;\r\n }\r\n return transmit_mailbox;\r\n}\r\n\r\n/**\r\n * @brief Checks the transmission status of a CAN Frame.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param TransmitMailbox: the number of the mailbox that is used for transmission.\r\n * @retval CAN_TxStatus_Ok if the CAN driver transmits the message, \r\n * CAN_TxStatus_Failed in an other case.\r\n */\r\nuint8_t CAN_TransmitStatus(CAN_TypeDef* CANx, uint8_t TransmitMailbox)\r\n{\r\n uint32_t state = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_TRANSMITMAILBOX(TransmitMailbox));\r\n \r\n switch (TransmitMailbox)\r\n {\r\n case (CAN_TXMAILBOX_0): \r\n state = CANx->TSR & (CAN_TSR_RQCP0 | CAN_TSR_TXOK0 | CAN_TSR_TME0);\r\n break;\r\n case (CAN_TXMAILBOX_1): \r\n state = CANx->TSR & (CAN_TSR_RQCP1 | CAN_TSR_TXOK1 | CAN_TSR_TME1);\r\n break;\r\n case (CAN_TXMAILBOX_2): \r\n state = CANx->TSR & (CAN_TSR_RQCP2 | CAN_TSR_TXOK2 | CAN_TSR_TME2);\r\n break;\r\n default:\r\n state = CAN_TxStatus_Failed;\r\n break;\r\n }\r\n switch (state)\r\n {\r\n /* transmit pending */\r\n case (0x0): state = CAN_TxStatus_Pending;\r\n break;\r\n /* transmit failed */\r\n case (CAN_TSR_RQCP0 | CAN_TSR_TME0): state = CAN_TxStatus_Failed;\r\n break;\r\n case (CAN_TSR_RQCP1 | CAN_TSR_TME1): state = CAN_TxStatus_Failed;\r\n break;\r\n case (CAN_TSR_RQCP2 | CAN_TSR_TME2): state = CAN_TxStatus_Failed;\r\n break;\r\n /* transmit succeeded */\r\n case (CAN_TSR_RQCP0 | CAN_TSR_TXOK0 | CAN_TSR_TME0):state = CAN_TxStatus_Ok;\r\n break;\r\n case (CAN_TSR_RQCP1 | CAN_TSR_TXOK1 | CAN_TSR_TME1):state = CAN_TxStatus_Ok;\r\n break;\r\n case (CAN_TSR_RQCP2 | CAN_TSR_TXOK2 | CAN_TSR_TME2):state = CAN_TxStatus_Ok;\r\n break;\r\n default: state = CAN_TxStatus_Failed;\r\n break;\r\n }\r\n return (uint8_t) state;\r\n}\r\n\r\n/**\r\n * @brief Cancels a transmit request.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param Mailbox: Mailbox number.\r\n * @retval None\r\n */\r\nvoid CAN_CancelTransmit(CAN_TypeDef* CANx, uint8_t Mailbox)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_TRANSMITMAILBOX(Mailbox));\r\n /* abort transmission */\r\n switch (Mailbox)\r\n {\r\n case (CAN_TXMAILBOX_0): CANx->TSR |= CAN_TSR_ABRQ0;\r\n break;\r\n case (CAN_TXMAILBOX_1): CANx->TSR |= CAN_TSR_ABRQ1;\r\n break;\r\n case (CAN_TXMAILBOX_2): CANx->TSR |= CAN_TSR_ABRQ2;\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup CAN_Group3 CAN Frames Reception functions\r\n * @brief CAN Frames Reception functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### CAN Frames Reception functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to \r\n (+) Receive a correct CAN frame.\r\n (+) Release a specified receive FIFO (2 FIFOs are available).\r\n (+) Return the number of the pending received CAN frames.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Receives a correct CAN frame.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param FIFONumber: Receive FIFO number, CAN_FIFO0 or CAN_FIFO1.\r\n * @param RxMessage: pointer to a structure receive frame which contains CAN Id,\r\n * CAN DLC, CAN data and FMI number.\r\n * @retval None\r\n */\r\nvoid CAN_Receive(CAN_TypeDef* CANx, uint8_t FIFONumber, CanRxMsg* RxMessage)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_FIFO(FIFONumber));\r\n /* Get the Id */\r\n RxMessage->IDE = (uint8_t)0x04 & CANx->sFIFOMailBox[FIFONumber].RIR;\r\n if (RxMessage->IDE == CAN_Id_Standard)\r\n {\r\n RxMessage->StdId = (uint32_t)0x000007FF & (CANx->sFIFOMailBox[FIFONumber].RIR >> 21);\r\n }\r\n else\r\n {\r\n RxMessage->ExtId = (uint32_t)0x1FFFFFFF & (CANx->sFIFOMailBox[FIFONumber].RIR >> 3);\r\n }\r\n \r\n RxMessage->RTR = (uint8_t)0x02 & CANx->sFIFOMailBox[FIFONumber].RIR;\r\n /* Get the DLC */\r\n RxMessage->DLC = (uint8_t)0x0F & CANx->sFIFOMailBox[FIFONumber].RDTR;\r\n /* Get the FMI */\r\n RxMessage->FMI = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDTR >> 8);\r\n /* Get the data field */\r\n RxMessage->Data[0] = (uint8_t)0xFF & CANx->sFIFOMailBox[FIFONumber].RDLR;\r\n RxMessage->Data[1] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDLR >> 8);\r\n RxMessage->Data[2] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDLR >> 16);\r\n RxMessage->Data[3] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDLR >> 24);\r\n RxMessage->Data[4] = (uint8_t)0xFF & CANx->sFIFOMailBox[FIFONumber].RDHR;\r\n RxMessage->Data[5] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDHR >> 8);\r\n RxMessage->Data[6] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDHR >> 16);\r\n RxMessage->Data[7] = (uint8_t)0xFF & (CANx->sFIFOMailBox[FIFONumber].RDHR >> 24);\r\n /* Release the FIFO */\r\n /* Release FIFO0 */\r\n if (FIFONumber == CAN_FIFO0)\r\n {\r\n CANx->RF0R |= CAN_RF0R_RFOM0;\r\n }\r\n /* Release FIFO1 */\r\n else /* FIFONumber == CAN_FIFO1 */\r\n {\r\n CANx->RF1R |= CAN_RF1R_RFOM1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Releases the specified receive FIFO.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param FIFONumber: FIFO to release, CAN_FIFO0 or CAN_FIFO1.\r\n * @retval None\r\n */\r\nvoid CAN_FIFORelease(CAN_TypeDef* CANx, uint8_t FIFONumber)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_FIFO(FIFONumber));\r\n /* Release FIFO0 */\r\n if (FIFONumber == CAN_FIFO0)\r\n {\r\n CANx->RF0R |= CAN_RF0R_RFOM0;\r\n }\r\n /* Release FIFO1 */\r\n else /* FIFONumber == CAN_FIFO1 */\r\n {\r\n CANx->RF1R |= CAN_RF1R_RFOM1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the number of pending received messages.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @param FIFONumber: Receive FIFO number, CAN_FIFO0 or CAN_FIFO1.\r\n * @retval NbMessage : which is the number of pending message.\r\n */\r\nuint8_t CAN_MessagePending(CAN_TypeDef* CANx, uint8_t FIFONumber)\r\n{\r\n uint8_t message_pending=0;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_FIFO(FIFONumber));\r\n if (FIFONumber == CAN_FIFO0)\r\n {\r\n message_pending = (uint8_t)(CANx->RF0R&(uint32_t)0x03);\r\n }\r\n else if (FIFONumber == CAN_FIFO1)\r\n {\r\n message_pending = (uint8_t)(CANx->RF1R&(uint32_t)0x03);\r\n }\r\n else\r\n {\r\n message_pending = 0;\r\n }\r\n return message_pending;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup CAN_Group4 CAN Operation modes functions\r\n * @brief CAN Operation modes functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### CAN Operation modes functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to select the CAN Operation modes:\r\n (+) sleep mode.\r\n (+) normal mode. \r\n (+) initialization mode.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n \r\n/**\r\n * @brief Selects the CAN Operation mode.\r\n * @param CAN_OperatingMode: CAN Operating Mode.\r\n * This parameter can be one of @ref CAN_OperatingMode_TypeDef enumeration.\r\n * @retval status of the requested mode which can be: \r\n * - CAN_ModeStatus_Failed: CAN failed entering the specific mode \r\n * - CAN_ModeStatus_Success: CAN Succeed entering the specific mode \r\n */\r\nuint8_t CAN_OperatingModeRequest(CAN_TypeDef* CANx, uint8_t CAN_OperatingMode)\r\n{\r\n uint8_t status = CAN_ModeStatus_Failed;\r\n \r\n /* Timeout for INAK or also for SLAK bits*/\r\n uint32_t timeout = INAK_TIMEOUT; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_OPERATING_MODE(CAN_OperatingMode));\r\n\r\n if (CAN_OperatingMode == CAN_OperatingMode_Initialization)\r\n {\r\n /* Request initialisation */\r\n CANx->MCR = (uint32_t)((CANx->MCR & (uint32_t)(~(uint32_t)CAN_MCR_SLEEP)) | CAN_MCR_INRQ);\r\n\r\n /* Wait the acknowledge */\r\n while (((CANx->MSR & CAN_MODE_MASK) != CAN_MSR_INAK) && (timeout != 0))\r\n {\r\n timeout--;\r\n }\r\n if ((CANx->MSR & CAN_MODE_MASK) != CAN_MSR_INAK)\r\n {\r\n status = CAN_ModeStatus_Failed;\r\n }\r\n else\r\n {\r\n status = CAN_ModeStatus_Success;\r\n }\r\n }\r\n else if (CAN_OperatingMode == CAN_OperatingMode_Normal)\r\n {\r\n /* Request leave initialisation and sleep mode and enter Normal mode */\r\n CANx->MCR &= (uint32_t)(~(CAN_MCR_SLEEP|CAN_MCR_INRQ));\r\n\r\n /* Wait the acknowledge */\r\n while (((CANx->MSR & CAN_MODE_MASK) != 0) && (timeout!=0))\r\n {\r\n timeout--;\r\n }\r\n if ((CANx->MSR & CAN_MODE_MASK) != 0)\r\n {\r\n status = CAN_ModeStatus_Failed;\r\n }\r\n else\r\n {\r\n status = CAN_ModeStatus_Success;\r\n }\r\n }\r\n else if (CAN_OperatingMode == CAN_OperatingMode_Sleep)\r\n {\r\n /* Request Sleep mode */\r\n CANx->MCR = (uint32_t)((CANx->MCR & (uint32_t)(~(uint32_t)CAN_MCR_INRQ)) | CAN_MCR_SLEEP);\r\n\r\n /* Wait the acknowledge */\r\n while (((CANx->MSR & CAN_MODE_MASK) != CAN_MSR_SLAK) && (timeout!=0))\r\n {\r\n timeout--;\r\n }\r\n if ((CANx->MSR & CAN_MODE_MASK) != CAN_MSR_SLAK)\r\n {\r\n status = CAN_ModeStatus_Failed;\r\n }\r\n else\r\n {\r\n status = CAN_ModeStatus_Success;\r\n }\r\n }\r\n else\r\n {\r\n status = CAN_ModeStatus_Failed;\r\n }\r\n\r\n return (uint8_t) status;\r\n}\r\n\r\n/**\r\n * @brief Enters the Sleep (low power) mode.\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @retval CAN_Sleep_Ok if sleep entered, CAN_Sleep_Failed otherwise.\r\n */\r\nuint8_t CAN_Sleep(CAN_TypeDef* CANx)\r\n{\r\n uint8_t sleepstatus = CAN_Sleep_Failed;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Request Sleep mode */\r\n CANx->MCR = (((CANx->MCR) & (uint32_t)(~(uint32_t)CAN_MCR_INRQ)) | CAN_MCR_SLEEP);\r\n \r\n /* Sleep mode status */\r\n if ((CANx->MSR & (CAN_MSR_SLAK|CAN_MSR_INAK)) == CAN_MSR_SLAK)\r\n {\r\n /* Sleep mode not entered */\r\n sleepstatus = CAN_Sleep_Ok;\r\n }\r\n /* return sleep mode status */\r\n return (uint8_t)sleepstatus;\r\n}\r\n\r\n/**\r\n * @brief Wakes up the CAN peripheral from sleep mode .\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @retval CAN_WakeUp_Ok if sleep mode left, CAN_WakeUp_Failed otherwise.\r\n */\r\nuint8_t CAN_WakeUp(CAN_TypeDef* CANx)\r\n{\r\n uint32_t wait_slak = SLAK_TIMEOUT;\r\n uint8_t wakeupstatus = CAN_WakeUp_Failed;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Wake up request */\r\n CANx->MCR &= ~(uint32_t)CAN_MCR_SLEEP;\r\n \r\n /* Sleep mode status */\r\n while(((CANx->MSR & CAN_MSR_SLAK) == CAN_MSR_SLAK)&&(wait_slak!=0x00))\r\n {\r\n wait_slak--;\r\n }\r\n if((CANx->MSR & CAN_MSR_SLAK) != CAN_MSR_SLAK)\r\n {\r\n /* wake up done : Sleep mode exited */\r\n wakeupstatus = CAN_WakeUp_Ok;\r\n }\r\n /* return wakeup status */\r\n return (uint8_t)wakeupstatus;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup CAN_Group5 CAN Bus Error management functions\r\n * @brief CAN Bus Error management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### CAN Bus Error management functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to \r\n (+) Return the CANx's last error code (LEC).\r\n (+) Return the CANx Receive Error Counter (REC).\r\n (+) Return the LSB of the 9-bit CANx Transmit Error Counter(TEC).\r\n [..]\r\n (@) If TEC is greater than 255, The CAN is in bus-off state.\r\n (@) If REC or TEC are greater than 96, an Error warning flag occurs.\r\n (@) If REC or TEC are greater than 127, an Error Passive Flag occurs.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Returns the CANx's last error code (LEC).\r\n * @param CANx: where x can be 1 to select the CAN1 peripheral.\r\n * @retval Error code: \r\n * - CAN_ERRORCODE_NoErr: No Error \r\n * - CAN_ERRORCODE_StuffErr: Stuff Error\r\n * - CAN_ERRORCODE_FormErr: Form Error\r\n * - CAN_ERRORCODE_ACKErr : Acknowledgment Error\r\n * - CAN_ERRORCODE_BitRecessiveErr: Bit Recessive Error\r\n * - CAN_ERRORCODE_BitDominantErr: Bit Dominant Error\r\n * - CAN_ERRORCODE_CRCErr: CRC Error\r\n * - CAN_ERRORCODE_SoftwareSetErr: Software Set Error \r\n */\r\nuint8_t CAN_GetLastErrorCode(CAN_TypeDef* CANx)\r\n{\r\n uint8_t errorcode=0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Get the error code*/\r\n errorcode = (((uint8_t)CANx->ESR) & (uint8_t)CAN_ESR_LEC);\r\n \r\n /* Return the error code*/\r\n return errorcode;\r\n}\r\n\r\n/**\r\n * @brief Returns the CANx Receive Error Counter (REC).\r\n * @note In case of an error during reception, this counter is incremented \r\n * by 1 or by 8 depending on the error condition as defined by the CAN \r\n * standard. After every successful reception, the counter is \r\n * decremented by 1 or reset to 120 if its value was higher than 128. \r\n * When the counter value exceeds 127, the CAN controller enters the \r\n * error passive state. \r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral. \r\n * @retval CAN Receive Error Counter. \r\n */\r\nuint8_t CAN_GetReceiveErrorCounter(CAN_TypeDef* CANx)\r\n{\r\n uint8_t counter=0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Get the Receive Error Counter*/\r\n counter = (uint8_t)((CANx->ESR & CAN_ESR_REC)>> 24);\r\n \r\n /* Return the Receive Error Counter*/\r\n return counter;\r\n}\r\n\r\n\r\n/**\r\n * @brief Returns the LSB of the 9-bit CANx Transmit Error Counter(TEC).\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @retval LSB of the 9-bit CAN Transmit Error Counter. \r\n */\r\nuint8_t CAN_GetLSBTransmitErrorCounter(CAN_TypeDef* CANx)\r\n{\r\n uint8_t counter=0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n \r\n /* Get the LSB of the 9-bit CANx Transmit Error Counter(TEC) */\r\n counter = (uint8_t)((CANx->ESR & CAN_ESR_TEC)>> 16);\r\n \r\n /* Return the LSB of the 9-bit CANx Transmit Error Counter(TEC) */\r\n return counter;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CAN_Group6 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to configure the CAN Interrupts \r\n and to get the status and clear flags and Interrupts pending bits.\r\n [..] The CAN provides 14 Interrupts sources and 15 Flags:\r\n \r\n *** Flags ***\r\n =============\r\n [..] The 15 flags can be divided on 4 groups: \r\n (+) Transmit Flags:\r\n (++) CAN_FLAG_RQCP0. \r\n (++) CAN_FLAG_RQCP1. \r\n (++) CAN_FLAG_RQCP2: Request completed MailBoxes 0, 1 and 2 Flags\r\n Set when the last request (transmit or abort) has \r\n been performed. \r\n (+) Receive Flags:\r\n (++) CAN_FLAG_FMP0.\r\n (++) CAN_FLAG_FMP1: FIFO 0 and 1 Message Pending Flags; \r\n Set to signal that messages are pending in the receive FIFO.\r\n These Flags are cleared only by hardware. \r\n (++) CAN_FLAG_FF0.\r\n (++) CAN_FLAG_FF1: FIFO 0 and 1 Full Flags; \r\n Set when three messages are stored in the selected FIFO. \r\n (++) CAN_FLAG_FOV0. \r\n (++) CAN_FLAG_FOV1: FIFO 0 and 1 Overrun Flags; \r\n Set when a new message has been received and passed the filter \r\n while the FIFO was full. \r\n (+) Operating Mode Flags: \r\n (++) CAN_FLAG_WKU: Wake up Flag; \r\n Set to signal that a SOF bit has been detected while the CAN \r\n hardware was in Sleep mode. \r\n (++) CAN_FLAG_SLAK: Sleep acknowledge Flag;\r\n Set to signal that the CAN has entered Sleep Mode. \r\n (+) Error Flags: \r\n (++) CAN_FLAG_EWG: Error Warning Flag;\r\n Set when the warning limit has been reached (Receive Error Counter \r\n or Transmit Error Counter greater than 96). \r\n This Flag is cleared only by hardware.\r\n (++) CAN_FLAG_EPV: Error Passive Flag;\r\n Set when the Error Passive limit has been reached (Receive Error \r\n Counter or Transmit Error Counter greater than 127).\r\n This Flag is cleared only by hardware.\r\n (++) CAN_FLAG_BOF: Bus-Off Flag;\r\n Set when CAN enters the bus-off state. The bus-off state is \r\n entered on TEC overflow, greater than 255.\r\n This Flag is cleared only by hardware.\r\n (++) CAN_FLAG_LEC: Last error code Flag;\r\n Set If a message has been transferred (reception or transmission) \r\n with error, and the error code is hold. \r\n \r\n *** Interrupts ***\r\n ==================\r\n [..] The 14 interrupts can be divided on 4 groups: \r\n (+) Transmit interrupt: \r\n (++) CAN_IT_TME: Transmit mailbox empty Interrupt;\r\n If enabled, this interrupt source is pending when no transmit \r\n request are pending for Tx mailboxes. \r\n (+) Receive Interrupts: \r\n (++) CAN_IT_FMP0.\r\n (++) CAN_IT_FMP1: FIFO 0 and FIFO1 message pending Interrupts;\r\n If enabled, these interrupt sources are pending when messages \r\n are pending in the receive FIFO.\r\n The corresponding interrupt pending bits are cleared only by hardware.\r\n (++) CAN_IT_FF0. \r\n (++) CAN_IT_FF1: FIFO 0 and FIFO1 full Interrupts;\r\n If enabled, these interrupt sources are pending when three messages \r\n are stored in the selected FIFO.\r\n (++) CAN_IT_FOV0. \r\n (++) CAN_IT_FOV1: FIFO 0 and FIFO1 overrun Interrupts; \r\n If enabled, these interrupt sources are pending when a new message \r\n has been received and passed the filter while the FIFO was full.\r\n (+) Operating Mode Interrupts: \r\n (++) CAN_IT_WKU: Wake-up Interrupt;\r\n If enabled, this interrupt source is pending when a SOF bit has \r\n been detected while the CAN hardware was in Sleep mode.\r\n (++) CAN_IT_SLK: Sleep acknowledge Interrupt:\r\n If enabled, this interrupt source is pending when the CAN has \r\n entered Sleep Mode. \r\n (+) Error Interrupts: \r\n (++) CAN_IT_EWG: Error warning Interrupt; \r\n If enabled, this interrupt source is pending when the warning limit \r\n has been reached (Receive Error Counter or Transmit Error Counter=96). \r\n (++) CAN_IT_EPV: Error passive Interrupt; \r\n If enabled, this interrupt source is pending when the Error Passive \r\n limit has been reached (Receive Error Counter or Transmit Error Counter>127).\r\n (++) CAN_IT_BOF: Bus-off Interrupt;\r\n If enabled, this interrupt source is pending when CAN enters \r\n the bus-off state. The bus-off state is entered on TEC overflow, \r\n greater than 255.\r\n This Flag is cleared only by hardware.\r\n (++) CAN_IT_LEC: Last error code Interrupt; \r\n If enabled, this interrupt source is pending when a message has \r\n been transferred (reception or transmission) with error and the \r\n error code is hold.\r\n (++) CAN_IT_ERR: Error Interrupt;\r\n If enabled, this interrupt source is pending when an error condition \r\n is pending. \r\n [..] Managing the CAN controller events: \r\n The user should identify which mode will be used in his application to manage \r\n the CAN controller events: Polling mode or Interrupt mode.\r\n (+) In the Polling Mode it is advised to use the following functions:\r\n (++) CAN_GetFlagStatus() : to check if flags events occur. \r\n (++) CAN_ClearFlag() : to clear the flags events.\r\n (+) In the Interrupt Mode it is advised to use the following functions:\r\n (++) CAN_ITConfig() : to enable or disable the interrupt source.\r\n (++) CAN_GetITStatus() : to check if Interrupt occurs.\r\n (++) CAN_ClearITPendingBit() : to clear the Interrupt pending Bit \r\n (corresponding Flag).\r\n This function has no impact on CAN_IT_FMP0 and CAN_IT_FMP1 Interrupts \r\n pending bits since there are cleared only by hardware. \r\n \r\n@endverbatim\r\n * @{\r\n */ \r\n/**\r\n * @brief Enables or disables the specified CANx interrupts.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param CAN_IT: specifies the CAN interrupt sources to be enabled or disabled.\r\n * This parameter can be: \r\n * @arg CAN_IT_TME: Transmit mailbox empty Interrupt \r\n * @arg CAN_IT_FMP0: FIFO 0 message pending Interrupt \r\n * @arg CAN_IT_FF0: FIFO 0 full Interrupt\r\n * @arg CAN_IT_FOV0: FIFO 0 overrun Interrupt\r\n * @arg CAN_IT_FMP1: FIFO 1 message pending Interrupt \r\n * @arg CAN_IT_FF1: FIFO 1 full Interrupt\r\n * @arg CAN_IT_FOV1: FIFO 1 overrun Interrupt\r\n * @arg CAN_IT_WKU: Wake-up Interrupt\r\n * @arg CAN_IT_SLK: Sleep acknowledge Interrupt \r\n * @arg CAN_IT_EWG: Error warning Interrupt\r\n * @arg CAN_IT_EPV: Error passive Interrupt\r\n * @arg CAN_IT_BOF: Bus-off Interrupt \r\n * @arg CAN_IT_LEC: Last error code Interrupt\r\n * @arg CAN_IT_ERR: Error Interrupt\r\n * @param NewState: new state of the CAN interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid CAN_ITConfig(CAN_TypeDef* CANx, uint32_t CAN_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_IT(CAN_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected CANx interrupt */\r\n CANx->IER |= CAN_IT;\r\n }\r\n else\r\n {\r\n /* Disable the selected CANx interrupt */\r\n CANx->IER &= ~CAN_IT;\r\n }\r\n}\r\n/**\r\n * @brief Checks whether the specified CAN flag is set or not.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param CAN_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg CAN_FLAG_RQCP0: Request MailBox0 Flag\r\n * @arg CAN_FLAG_RQCP1: Request MailBox1 Flag\r\n * @arg CAN_FLAG_RQCP2: Request MailBox2 Flag\r\n * @arg CAN_FLAG_FMP0: FIFO 0 Message Pending Flag \r\n * @arg CAN_FLAG_FF0: FIFO 0 Full Flag \r\n * @arg CAN_FLAG_FOV0: FIFO 0 Overrun Flag \r\n * @arg CAN_FLAG_FMP1: FIFO 1 Message Pending Flag \r\n * @arg CAN_FLAG_FF1: FIFO 1 Full Flag \r\n * @arg CAN_FLAG_FOV1: FIFO 1 Overrun Flag \r\n * @arg CAN_FLAG_WKU: Wake up Flag\r\n * @arg CAN_FLAG_SLAK: Sleep acknowledge Flag \r\n * @arg CAN_FLAG_EWG: Error Warning Flag\r\n * @arg CAN_FLAG_EPV: Error Passive Flag \r\n * @arg CAN_FLAG_BOF: Bus-Off Flag \r\n * @arg CAN_FLAG_LEC: Last error code Flag \r\n * @retval The new state of CAN_FLAG (SET or RESET).\r\n */\r\nFlagStatus CAN_GetFlagStatus(CAN_TypeDef* CANx, uint32_t CAN_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_GET_FLAG(CAN_FLAG));\r\n \r\n\r\n if((CAN_FLAG & CAN_FLAGS_ESR) != (uint32_t)RESET)\r\n { \r\n /* Check the status of the specified CAN flag */\r\n if ((CANx->ESR & (CAN_FLAG & 0x000FFFFF)) != (uint32_t)RESET)\r\n { \r\n /* CAN_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n { \r\n /* CAN_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n }\r\n else if((CAN_FLAG & CAN_FLAGS_MSR) != (uint32_t)RESET)\r\n { \r\n /* Check the status of the specified CAN flag */\r\n if ((CANx->MSR & (CAN_FLAG & 0x000FFFFF)) != (uint32_t)RESET)\r\n { \r\n /* CAN_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n { \r\n /* CAN_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n }\r\n else if((CAN_FLAG & CAN_FLAGS_TSR) != (uint32_t)RESET)\r\n { \r\n /* Check the status of the specified CAN flag */\r\n if ((CANx->TSR & (CAN_FLAG & 0x000FFFFF)) != (uint32_t)RESET)\r\n { \r\n /* CAN_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n { \r\n /* CAN_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n }\r\n else if((CAN_FLAG & CAN_FLAGS_RF0R) != (uint32_t)RESET)\r\n { \r\n /* Check the status of the specified CAN flag */\r\n if ((CANx->RF0R & (CAN_FLAG & 0x000FFFFF)) != (uint32_t)RESET)\r\n { \r\n /* CAN_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n { \r\n /* CAN_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n }\r\n else /* If(CAN_FLAG & CAN_FLAGS_RF1R != (uint32_t)RESET) */\r\n { \r\n /* Check the status of the specified CAN flag */\r\n if ((uint32_t)(CANx->RF1R & (CAN_FLAG & 0x000FFFFF)) != (uint32_t)RESET)\r\n { \r\n /* CAN_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n { \r\n /* CAN_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n }\r\n /* Return the CAN_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the CAN's pending flags.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param CAN_FLAG: specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg CAN_FLAG_RQCP0: Request MailBox0 Flag\r\n * @arg CAN_FLAG_RQCP1: Request MailBox1 Flag\r\n * @arg CAN_FLAG_RQCP2: Request MailBox2 Flag \r\n * @arg CAN_FLAG_FF0: FIFO 0 Full Flag \r\n * @arg CAN_FLAG_FOV0: FIFO 0 Overrun Flag \r\n * @arg CAN_FLAG_FF1: FIFO 1 Full Flag \r\n * @arg CAN_FLAG_FOV1: FIFO 1 Overrun Flag \r\n * @arg CAN_FLAG_WKU: Wake up Flag\r\n * @arg CAN_FLAG_SLAK: Sleep acknowledge Flag \r\n * @arg CAN_FLAG_LEC: Last error code Flag \r\n * @retval None\r\n */\r\nvoid CAN_ClearFlag(CAN_TypeDef* CANx, uint32_t CAN_FLAG)\r\n{\r\n uint32_t flagtmp=0;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_CLEAR_FLAG(CAN_FLAG));\r\n \r\n if (CAN_FLAG == CAN_FLAG_LEC) /* ESR register */\r\n {\r\n /* Clear the selected CAN flags */\r\n CANx->ESR = (uint32_t)RESET;\r\n }\r\n else /* MSR or TSR or RF0R or RF1R */\r\n {\r\n flagtmp = CAN_FLAG & 0x000FFFFF;\r\n\r\n if ((CAN_FLAG & CAN_FLAGS_RF0R)!=(uint32_t)RESET)\r\n {\r\n /* Receive Flags */\r\n CANx->RF0R = (uint32_t)(flagtmp);\r\n }\r\n else if ((CAN_FLAG & CAN_FLAGS_RF1R)!=(uint32_t)RESET)\r\n {\r\n /* Receive Flags */\r\n CANx->RF1R = (uint32_t)(flagtmp);\r\n }\r\n else if ((CAN_FLAG & CAN_FLAGS_TSR)!=(uint32_t)RESET)\r\n {\r\n /* Transmit Flags */\r\n CANx->TSR = (uint32_t)(flagtmp);\r\n }\r\n else /* If((CAN_FLAG & CAN_FLAGS_MSR)!=(uint32_t)RESET) */\r\n {\r\n /* Operating mode Flags */\r\n CANx->MSR = (uint32_t)(flagtmp);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified CANx interrupt has occurred or not.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param CAN_IT: specifies the CAN interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg CAN_IT_TME: Transmit mailbox empty Interrupt \r\n * @arg CAN_IT_FMP0: FIFO 0 message pending Interrupt \r\n * @arg CAN_IT_FF0: FIFO 0 full Interrupt\r\n * @arg CAN_IT_FOV0: FIFO 0 overrun Interrupt\r\n * @arg CAN_IT_FMP1: FIFO 1 message pending Interrupt \r\n * @arg CAN_IT_FF1: FIFO 1 full Interrupt\r\n * @arg CAN_IT_FOV1: FIFO 1 overrun Interrupt\r\n * @arg CAN_IT_WKU: Wake-up Interrupt\r\n * @arg CAN_IT_SLK: Sleep acknowledge Interrupt \r\n * @arg CAN_IT_EWG: Error warning Interrupt\r\n * @arg CAN_IT_EPV: Error passive Interrupt\r\n * @arg CAN_IT_BOF: Bus-off Interrupt \r\n * @arg CAN_IT_LEC: Last error code Interrupt\r\n * @arg CAN_IT_ERR: Error Interrupt\r\n * @retval The current state of CAN_IT (SET or RESET).\r\n */\r\nITStatus CAN_GetITStatus(CAN_TypeDef* CANx, uint32_t CAN_IT)\r\n{\r\n ITStatus itstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_IT(CAN_IT));\r\n \r\n /* check the interrupt enable bit */\r\n if((CANx->IER & CAN_IT) != RESET)\r\n {\r\n /* in case the Interrupt is enabled, .... */\r\n switch (CAN_IT)\r\n {\r\n case CAN_IT_TME:\r\n /* Check CAN_TSR_RQCPx bits */\r\n itstatus = CheckITStatus(CANx->TSR, CAN_TSR_RQCP0|CAN_TSR_RQCP1|CAN_TSR_RQCP2); \r\n break;\r\n case CAN_IT_FMP0:\r\n /* Check CAN_RF0R_FMP0 bit */\r\n itstatus = CheckITStatus(CANx->RF0R, CAN_RF0R_FMP0); \r\n break;\r\n case CAN_IT_FF0:\r\n /* Check CAN_RF0R_FULL0 bit */\r\n itstatus = CheckITStatus(CANx->RF0R, CAN_RF0R_FULL0); \r\n break;\r\n case CAN_IT_FOV0:\r\n /* Check CAN_RF0R_FOVR0 bit */\r\n itstatus = CheckITStatus(CANx->RF0R, CAN_RF0R_FOVR0); \r\n break;\r\n case CAN_IT_FMP1:\r\n /* Check CAN_RF1R_FMP1 bit */\r\n itstatus = CheckITStatus(CANx->RF1R, CAN_RF1R_FMP1); \r\n break;\r\n case CAN_IT_FF1:\r\n /* Check CAN_RF1R_FULL1 bit */\r\n itstatus = CheckITStatus(CANx->RF1R, CAN_RF1R_FULL1); \r\n break;\r\n case CAN_IT_FOV1:\r\n /* Check CAN_RF1R_FOVR1 bit */\r\n itstatus = CheckITStatus(CANx->RF1R, CAN_RF1R_FOVR1); \r\n break;\r\n case CAN_IT_WKU:\r\n /* Check CAN_MSR_WKUI bit */\r\n itstatus = CheckITStatus(CANx->MSR, CAN_MSR_WKUI); \r\n break;\r\n case CAN_IT_SLK:\r\n /* Check CAN_MSR_SLAKI bit */\r\n itstatus = CheckITStatus(CANx->MSR, CAN_MSR_SLAKI); \r\n break;\r\n case CAN_IT_EWG:\r\n /* Check CAN_ESR_EWGF bit */\r\n itstatus = CheckITStatus(CANx->ESR, CAN_ESR_EWGF); \r\n break;\r\n case CAN_IT_EPV:\r\n /* Check CAN_ESR_EPVF bit */\r\n itstatus = CheckITStatus(CANx->ESR, CAN_ESR_EPVF); \r\n break;\r\n case CAN_IT_BOF:\r\n /* Check CAN_ESR_BOFF bit */\r\n itstatus = CheckITStatus(CANx->ESR, CAN_ESR_BOFF); \r\n break;\r\n case CAN_IT_LEC:\r\n /* Check CAN_ESR_LEC bit */\r\n itstatus = CheckITStatus(CANx->ESR, CAN_ESR_LEC); \r\n break;\r\n case CAN_IT_ERR:\r\n /* Check CAN_MSR_ERRI bit */ \r\n itstatus = CheckITStatus(CANx->MSR, CAN_MSR_ERRI); \r\n break;\r\n default:\r\n /* in case of error, return RESET */\r\n itstatus = RESET;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* in case the Interrupt is not enabled, return RESET */\r\n itstatus = RESET;\r\n }\r\n \r\n /* Return the CAN_IT status */\r\n return itstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the CANx's interrupt pending bits.\r\n * @param CANx: where x can be 1 or 2 to select the CAN peripheral.\r\n * @param CAN_IT: specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg CAN_IT_TME: Transmit mailbox empty Interrupt\r\n * @arg CAN_IT_FF0: FIFO 0 full Interrupt\r\n * @arg CAN_IT_FOV0: FIFO 0 overrun Interrupt\r\n * @arg CAN_IT_FF1: FIFO 1 full Interrupt\r\n * @arg CAN_IT_FOV1: FIFO 1 overrun Interrupt\r\n * @arg CAN_IT_WKU: Wake-up Interrupt\r\n * @arg CAN_IT_SLK: Sleep acknowledge Interrupt \r\n * @arg CAN_IT_EWG: Error warning Interrupt\r\n * @arg CAN_IT_EPV: Error passive Interrupt\r\n * @arg CAN_IT_BOF: Bus-off Interrupt \r\n * @arg CAN_IT_LEC: Last error code Interrupt\r\n * @arg CAN_IT_ERR: Error Interrupt \r\n * @retval None\r\n */\r\nvoid CAN_ClearITPendingBit(CAN_TypeDef* CANx, uint32_t CAN_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_CAN_ALL_PERIPH(CANx));\r\n assert_param(IS_CAN_CLEAR_IT(CAN_IT));\r\n\r\n switch (CAN_IT)\r\n {\r\n case CAN_IT_TME:\r\n /* Clear CAN_TSR_RQCPx (rc_w1)*/\r\n CANx->TSR = CAN_TSR_RQCP0|CAN_TSR_RQCP1|CAN_TSR_RQCP2; \r\n break;\r\n case CAN_IT_FF0:\r\n /* Clear CAN_RF0R_FULL0 (rc_w1)*/\r\n CANx->RF0R = CAN_RF0R_FULL0; \r\n break;\r\n case CAN_IT_FOV0:\r\n /* Clear CAN_RF0R_FOVR0 (rc_w1)*/\r\n CANx->RF0R = CAN_RF0R_FOVR0; \r\n break;\r\n case CAN_IT_FF1:\r\n /* Clear CAN_RF1R_FULL1 (rc_w1)*/\r\n CANx->RF1R = CAN_RF1R_FULL1; \r\n break;\r\n case CAN_IT_FOV1:\r\n /* Clear CAN_RF1R_FOVR1 (rc_w1)*/\r\n CANx->RF1R = CAN_RF1R_FOVR1; \r\n break;\r\n case CAN_IT_WKU:\r\n /* Clear CAN_MSR_WKUI (rc_w1)*/\r\n CANx->MSR = CAN_MSR_WKUI; \r\n break;\r\n case CAN_IT_SLK:\r\n /* Clear CAN_MSR_SLAKI (rc_w1)*/ \r\n CANx->MSR = CAN_MSR_SLAKI; \r\n break;\r\n case CAN_IT_EWG:\r\n /* Clear CAN_MSR_ERRI (rc_w1) */\r\n CANx->MSR = CAN_MSR_ERRI;\r\n /* @note the corresponding Flag is cleared by hardware depending on the CAN Bus status*/ \r\n break;\r\n case CAN_IT_EPV:\r\n /* Clear CAN_MSR_ERRI (rc_w1) */\r\n CANx->MSR = CAN_MSR_ERRI; \r\n /* @note the corresponding Flag is cleared by hardware depending on the CAN Bus status*/\r\n break;\r\n case CAN_IT_BOF:\r\n /* Clear CAN_MSR_ERRI (rc_w1) */ \r\n CANx->MSR = CAN_MSR_ERRI; \r\n /* @note the corresponding Flag is cleared by hardware depending on the CAN Bus status*/\r\n break;\r\n case CAN_IT_LEC:\r\n /* Clear LEC bits */\r\n CANx->ESR = RESET; \r\n /* Clear CAN_MSR_ERRI (rc_w1) */\r\n CANx->MSR = CAN_MSR_ERRI; \r\n break;\r\n case CAN_IT_ERR:\r\n /*Clear LEC bits */\r\n CANx->ESR = RESET; \r\n /* Clear CAN_MSR_ERRI (rc_w1) */\r\n CANx->MSR = CAN_MSR_ERRI; \r\n /* @note BOFF, EPVF and EWGF Flags are cleared by hardware depending on the CAN Bus status*/\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n /**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief Checks whether the CAN interrupt has occurred or not.\r\n * @param CAN_Reg: specifies the CAN interrupt register to check.\r\n * @param It_Bit: specifies the interrupt source bit to check.\r\n * @retval The new state of the CAN Interrupt (SET or RESET).\r\n */\r\nstatic ITStatus CheckITStatus(uint32_t CAN_Reg, uint32_t It_Bit)\r\n{\r\n ITStatus pendingbitstatus = RESET;\r\n \r\n if ((CAN_Reg & It_Bit) != (uint32_t)RESET)\r\n {\r\n /* CAN_IT is set */\r\n pendingbitstatus = SET;\r\n }\r\n else\r\n {\r\n /* CAN_IT is reset */\r\n pendingbitstatus = RESET;\r\n }\r\n return pendingbitstatus;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_comp.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_comp.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the 7 analog comparators (COMP1, COMP2...COMP7) peripheral: \r\n * + Comparators configuration\r\n * + Window mode control\r\n *\r\n @verbatim\r\n \r\n ==============================================================================\r\n ##### COMP Peripheral features #####\r\n ==============================================================================\r\n [..] \r\n The device integrates 7 analog comparators COMP1, COMP2...COMP7:\r\n (#) The non inverting input and inverting input can be set to GPIO pins\r\n as shown in table1. COMP Inputs below.\r\n \r\n (#) The COMP output is internally is available using COMP_GetOutputLevel()\r\n and can be set on GPIO pins. Refer to table 2. COMP Outputs below.\r\n \r\n (#) The COMP output can be redirected to embedded timers (TIM1, TIM2, TIM3...)\r\n Refer to table 3. COMP Outputs redirection to embedded timers below.\r\n \r\n (#) The comparators COMP1 and COMP2, COMP3 and COMP4, COMP5 and COMP6 can be combined in window\r\n mode and only COMP1, COMP3 and COMP5 non inverting input can be used as non-inverting input.\r\n \r\n (#) The seven comparators have interrupt capability with wake-up\r\n from Sleep and Stop modes (through the EXTI controller):\r\n (++) COMP1 is internally connected to EXTI Line 21\r\n (++) COMP2 is internally connected to EXTI Line 22\r\n (++) COMP3 is internally connected to EXTI Line 29\r\n (++) COMP4 is internally connected to EXTI Line 30\r\n (++) COMP5 is internally connected to EXTI Line 31\r\n (++) COMP6 is internally connected to EXTI Line 32\r\n (++) COMP7 is internally connected to EXTI Line 33\r\n\r\n [..] Table 1. COMP Inputs\r\n +------------------------------------------------------------------------------------------+ \r\n | | | COMP1 | COMP2 | COMP3 | COMP4 | COMP5 | COMP6 | COMP7 |\r\n |-----------------|----------------|---------------|---------------------------------------|\r\n | | 1/4 VREFINT | OK | OK | OK | OK | OK | OK | OK |\r\n | | 1/2 VREFINT | OK | OK | OK | OK | OK | OK | OK |\r\n | | 3/4 VREFINT | OK | OK | OK | OK | OK | OK | OK |\r\n | Inverting Input | VREFINT | OK | OK | OK | OK | OK | OK | OK |\r\n | | DAC1 OUT1(PA4) | OK | OK | OK | OK | OK | OK | OK |\r\n | | DAC1 OUT2(PA5) | OK | OK | OK | OK | OK | OK | OK |\r\n | | IO1 | PA0 | PA2 | PD15 | PE8 | PD13 | PD10 | PC0 |\r\n | | IO2 | --- | --- | PB12 | PB2 | PB10 | PB15 | --- |\r\n | | DAC2 OUT1(PA6) | --- | OK | --- | OK | --- | OK | --- |\r\n |-----------------|----------------|-------|-------|-------|-------|-------|-------|-------|\r\n | Non Inverting | IO1 | PA1 | PA7 | PB14 | PB0 | PD12 | PD11 | PA0 |\r\n | Input | IO2 | --- | PA3 | PD14 | PE7 | PB13 | PB11 | PC1 |\r\n +------------------------------------------------------------------------------------------+ \r\n\r\n [..] Table 2. COMP Outputs\r\n +-------------------------------------------------------+ \r\n | COMP1 | COMP2 | COMP3 | COMP4 | COMP5 | COMP6 | COMP7 |\r\n |-------|-------|-------|-------|-------|-------|-------|\r\n | PA0 | PA2 | PB1 | PC8 | PC7 | PA10 | PC2 |\r\n | PF4 | PA7 | --- | PA8 | PA9 | PC6 | --- |\r\n | PA6 | PA12 | --- | --- | --- | --- | --- |\r\n | PA11 | PB9 | --- | --- | --- | --- | --- |\r\n | PB8 | --- | --- | --- | --- | --- | --- |\r\n +-------------------------------------------------------+\r\n\r\n [..] Table 3. COMP Outputs redirection to embedded timers\r\n +----------------------------------------------------------------------------------------------------------------------+ \r\n | COMP1 | COMP2 | COMP3 | COMP4 | COMP5 | COMP6 | COMP7 |\r\n |----------------|----------------|----------------|----------------|----------------|----------------|----------------|\r\n | TIM1 BKIN | TIM1 BKIN | TIM1 BKIN | TIM1 BKIN | TIM1 BKIN | TIM1 BKIN | TIM1 BKIN |\r\n | | | | | | | |\r\n | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 |\r\n | | | | | | | |\r\n | TIM8 BKIN | TIM8 BKIN | TIM8 BKIN | TIM8 BKIN | TIM8 BKIN | TIM8 BKIN | TIM8 BKIN |\r\n | | | | | | | |\r\n | TIM8 BKIN2 | TIM8 BKIN2 | TIM8 BKIN2 | TIM8 BKIN2 | TIM8 BKIN2 | TIM8 BKIN2 | TIM8 BKIN2 |\r\n | | | | | | | |\r\n | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 | TIM1 BKIN2 |\r\n | + | + | + | + | + | + | + |\r\n | TIM8BKIN2 | TIM8BKIN2 | TIM8BKIN2 | TIM8BKIN2 | TIM8BKIN2 | TIM8BKIN2 | TIM8BKIN2 |\r\n | | | | | | | |\r\n | TIM1 OCREFCLR | TIM1 OCREFCLR | TIM1 OCREFCLR | TIM8 OCREFCLR | TIM8 OCREFCLR | TIM8 OCREFCLR | TIM1 OCREFCLR | \r\n | | | | | | | |\r\n | TIM1 IC1 | TIM1 IC1 | TIM2 OCREFCLR | TIM3 IC3 | TIM2 IC1 | TIM2 IC2 | TIM8 OCREFCLR |\r\n | | | | | | | |\r\n | TIM2 IC4 | TIM2 IC4 | TIM3 IC2 | TIM3 OCREFCLR | TIM3 OCREFCLR | TIM2 OCREFCLR | TIM2 IC3 |\r\n | | | | | | | |\r\n | TIM2 OCREFCLR | TIM2 OCREFCLR | TIM4 IC1 | TIM4 IC2 | TIM4 IC3 | TIM16 OCREFCLR| TIM1 IC2 |\r\n | | | | | | | |\r\n | TIM3 IC1 | TIM3 IC1 | TIM15 IC1 | TIM15 OCREFCLR| TIM16 BKIN | TIM16 IC1 | TIM17 OCREFCLR| \r\n | | | | | | | |\r\n | TIM3 OCREFCLR | TIM3 OCREFCLR | TIM15 BKIN | TIM15 IC2 | TIM17 IC1 | TIM4 IC4 | TIM17 BKIN |\r\n +----------------------------------------------------------------------------------------------------------------------+\r\n\r\n [..] Table 4. COMP Outputs blanking sources\r\n +----------------------------------------------------------------------------------------------------------------------+\r\n | COMP1 | COMP2 | COMP3 | COMP4 | COMP5 | COMP6 | COMP7 |\r\n |----------------|----------------|----------------|----------------|----------------|----------------|----------------|\r\n | TIM1 OC5 | TIM1 OC5 | TIM1 OC5 | TIM3 OC4 | TIM3 OC3 | TIM2 OC4 | TIM1 OC5 |\r\n | | | | | | | |\r\n | TIM2 OC3 | TIM2 OC3 | -------- | TIM8 OC5 | TIM8 OC5 | TIM8 OC5 | TIM8 OC5 |\r\n | | | | | | | |\r\n | TIM3 OC3 | TIM3 OC3 | TIM2 OC4 | TIM15 OC1 | TIM8 BKIN | TIM15 OC2 | TIM15 OC2 |\r\n | | | | | | | |\r\n +----------------------------------------------------------------------------------------------------------------------+\r\n\r\n \r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n This driver provides functions to configure and program the Comparators \r\n of all STM32F30x devices.\r\n \r\n To use the comparator, perform the following steps:\r\n \r\n (#) Enable the SYSCFG APB clock to get write access to comparator\r\n register using RCC_APB2PeriphClockCmd(RCC_APB2Periph_SYSCFG, ENABLE);\r\n \r\n (#) Configure the comparator input in analog mode using GPIO_Init()\r\n \r\n (#) Configure the comparator output in alternate function mode\r\n using GPIO_Init() and use GPIO_PinAFConfig() function to map the\r\n comparator output to the GPIO pin\r\n \r\n (#) Configure the comparator using COMP_Init() function:\r\n (++) Select the inverting input\r\n (++) Select the non-inverting input\r\n (++) Select the output polarity \r\n (++) Select the output redirection\r\n (++) Select the hysteresis level\r\n (++) Select the power mode\r\n \r\n (#) Enable the comparator using COMP_Cmd() function\r\n \r\n (#) If required enable the COMP interrupt by configuring and enabling\r\n EXTI line in Interrupt mode and selecting the desired sensitivity\r\n level using EXTI_Init() function. After that enable the comparator\r\n interrupt vector using NVIC_Init() function.\r\n\r\n @endverbatim\r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2014 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup COMP \r\n * @brief COMP driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* CSR register Mask */\r\n#define COMP_CSR_CLEAR_MASK ((uint32_t)0x00000003)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup COMP_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup COMP_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes COMP peripheral registers to their default reset values.\r\n * @note Deinitialization can't be performed if the COMP configuration is locked.\r\n * To unlock the configuration, perform a system reset.\r\n * @param COMP_Selection: the selected comparator. \r\n * This parameter can be COMP_Selection_COMPx where x can be 1 to 7\r\n * to select the COMP peripheral.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid COMP_DeInit(uint32_t COMP_Selection)\r\n{\r\n /*!< Set COMP_CSR register to reset value */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) = ((uint32_t)0x00000000);\r\n}\r\n\r\n/**\r\n * @brief Initializes the COMP peripheral according to the specified parameters\r\n * in COMP_InitStruct\r\n * @note If the selected comparator is locked, initialization can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @note By default, PA1 is selected as COMP1 non inverting input.\r\n * To use PA4 as COMP1 non inverting input call COMP_SwitchCmd() after COMP_Init()\r\n * @param COMP_Selection: the selected comparator. \r\n * This parameter can be COMP_Selection_COMPx where x can be 1 to 7\r\n * to select the COMP peripheral.\r\n * @param COMP_InitStruct: pointer to an COMP_InitTypeDef structure that contains \r\n * the configuration information for the specified COMP peripheral.\r\n * - COMP_InvertingInput specifies the inverting input of COMP\r\n * - COMP_NonInvertingInput specifies the non inverting input of COMP\r\n * - COMP_Output connect COMP output to selected timer\r\n * input (Input capture / Output Compare Reference Clear / Break Input)\r\n * - COMP_BlankingSrce specifies the blanking source of COMP\r\n * - COMP_OutputPol select output polarity\r\n * - COMP_Hysteresis configures COMP hysteresis value\r\n * - COMP_Mode configures COMP power mode\r\n * @note COMP_Hysteresis must be configured only for STM32F303xC. Otherwise, COMP_Hysteresis\r\n * must be kept at reset value(COMP_Hysteresis_No).\r\n * @note COMP_Mode field is only applicable for STM32F303xC devices.\r\n * @retval None\r\n */\r\nvoid COMP_Init(uint32_t COMP_Selection, COMP_InitTypeDef* COMP_InitStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_COMP_ALL_PERIPH(COMP_Selection));\r\n assert_param(IS_COMP_INVERTING_INPUT(COMP_InitStruct->COMP_InvertingInput));\r\n assert_param(IS_COMP_NONINVERTING_INPUT(COMP_InitStruct->COMP_NonInvertingInput));\r\n assert_param(IS_COMP_OUTPUT(COMP_InitStruct->COMP_Output));\r\n assert_param(IS_COMP_BLANKING_SOURCE(COMP_InitStruct->COMP_BlankingSrce));\r\n assert_param(IS_COMP_OUTPUT_POL(COMP_InitStruct->COMP_OutputPol));\r\n assert_param(IS_COMP_HYSTERESIS(COMP_InitStruct->COMP_Hysteresis));\r\n assert_param(IS_COMP_MODE(COMP_InitStruct->COMP_Mode));\r\n\r\n /*!< Get the COMPx_CSR register value */\r\n tmpreg = *(__IO uint32_t *) (COMP_BASE + COMP_Selection);\r\n\r\n /*!< Clear the COMP1SW1, COMPxINSEL, COMPxOUTSEL, COMPxPOL, COMPxHYST and COMPxMODE bits */\r\n tmpreg &= (uint32_t) (COMP_CSR_CLEAR_MASK);\r\n\r\n /*!< Configure COMP: inverting input, output redirection, hysteresis value and power mode */\r\n /*!< Set COMPxINSEL bits according to COMP_InitStruct->COMP_InvertingInput value */\r\n /*!< Set COMPxNONINSEL bits according to COMP_InitStruct->COMP_NonInvertingInput value */\r\n /*!< Set COMPxBLANKING bits according to COMP_InitStruct->COMP_BlankingSrce value */\r\n /*!< Set COMPxOUTSEL bits according to COMP_InitStruct->COMP_Output value */\r\n /*!< Set COMPxPOL bit according to COMP_InitStruct->COMP_OutputPol value */\r\n /*!< Set COMPxHYST bits according to COMP_InitStruct->COMP_Hysteresis value */\r\n /*!< Set COMPxMODE bits according to COMP_InitStruct->COMP_Mode value */\r\n tmpreg |= (uint32_t)(COMP_InitStruct->COMP_InvertingInput | COMP_InitStruct->COMP_NonInvertingInput |\r\n COMP_InitStruct->COMP_Output | COMP_InitStruct->COMP_OutputPol | COMP_InitStruct->COMP_BlankingSrce |\r\n COMP_InitStruct->COMP_Hysteresis | COMP_InitStruct->COMP_Mode);\r\n\r\n /*!< Write to COMPx_CSR register */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Fills each COMP_InitStruct member with its default value.\r\n * @param COMP_InitStruct: pointer to an COMP_InitTypeDef structure which will \r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid COMP_StructInit(COMP_InitTypeDef* COMP_InitStruct)\r\n{\r\n COMP_InitStruct->COMP_InvertingInput = COMP_InvertingInput_1_4VREFINT;\r\n COMP_InitStruct->COMP_NonInvertingInput = COMP_NonInvertingInput_IO1;\r\n COMP_InitStruct->COMP_Output = COMP_Output_None;\r\n COMP_InitStruct->COMP_BlankingSrce = COMP_BlankingSrce_None;\r\n COMP_InitStruct->COMP_OutputPol = COMP_OutputPol_NonInverted;\r\n COMP_InitStruct->COMP_Hysteresis = COMP_Hysteresis_No;\r\n COMP_InitStruct->COMP_Mode = COMP_Mode_UltraLowPower;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the COMP peripheral.\r\n * @note If the selected comparator is locked, enable/disable can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param COMP_Selection: the selected comparator. \r\n * This parameter can be COMP_Selection_COMPx where x can be 1 to 7\r\n * to select the COMP peripheral.\r\n * @param NewState: new state of the COMP peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * When enabled, the comparator compares the non inverting input with \r\n * the inverting input and the comparison result is available\r\n * on comparator output.\r\n * When disabled, the comparator doesn't perform comparison and the \r\n * output level is low.\r\n * @retval None\r\n */\r\nvoid COMP_Cmd(uint32_t COMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_COMP_ALL_PERIPH(COMP_Selection));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected COMPx peripheral */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) |= (uint32_t) (COMP_CSR_COMPxEN);\r\n }\r\n else\r\n {\r\n /* Disable the selected COMP peripheral */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) &= (uint32_t)(~COMP_CSR_COMPxEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Close or Open the SW1 switch.\r\n * @note If the COMP1 is locked, Close/Open the SW1 switch can't be performed.\r\n * To unlock the configuration, perform a system reset. \r\n * @note This switch is solely intended to redirect signals onto high\r\n * impedance input, such as COMP1 non-inverting input (highly resistive switch)\r\n * @param NewState: New state of the analog switch.\r\n * This parameter can be \r\n * ENABLE so the SW1 is closed; PA1 is connected to PA4\r\n * or DISABLE so the SW1 switch is open; PA1 is disconnected from PA4\r\n * @retval None\r\n */\r\nvoid COMP_SwitchCmd(uint32_t COMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Close SW1 switch */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) |= (uint32_t) (COMP_CSR_COMP1SW1);\r\n }\r\n else\r\n {\r\n /* Open SW1 switch */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) &= (uint32_t)(~COMP_CSR_COMP1SW1);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the output level (high or low) of the selected comparator. \r\n * The output level depends on the selected polarity.\r\n * If the polarity is not inverted:\r\n * - Comparator output is low when the non-inverting input is at a lower\r\n * voltage than the inverting input\r\n * - Comparator output is high when the non-inverting input is at a higher\r\n * voltage than the inverting input\r\n * If the polarity is inverted:\r\n * - Comparator output is high when the non-inverting input is at a lower\r\n * voltage than the inverting input\r\n * - Comparator output is low when the non-inverting input is at a higher\r\n * voltage than the inverting input\r\n * @param COMP_Selection: the selected comparator. \r\n * This parameter can be COMP_Selection_COMPx where x can be 1 to 7\r\n * to select the COMP peripheral.\r\n * @retval Returns the selected comparator output level: low or high.\r\n * \r\n */\r\nuint32_t COMP_GetOutputLevel(uint32_t COMP_Selection)\r\n{\r\n uint32_t compout = 0x0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_COMP_ALL_PERIPH(COMP_Selection));\r\n\r\n /* Check if selected comparator output is high */\r\n if ((*(__IO uint32_t *) (COMP_BASE + COMP_Selection) & (COMP_CSR_COMPxOUT)) != 0)\r\n {\r\n compout = COMP_OutputLevel_High;\r\n }\r\n else\r\n {\r\n compout = COMP_OutputLevel_Low;\r\n }\r\n\r\n /* Return the comparator output level */\r\n return (uint32_t)(compout);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup COMP_Group2 Window mode control function\r\n * @brief Window mode control function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Window mode control function #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the window mode.\r\n * Window mode for comparators makes use of two comparators:\r\n * COMP1 and COM2, COMP3 and COMP4, COMP5 and COMP6.\r\n * In window mode, COMPx and COMPx-1 (where x can be 2, 4 or 6)\r\n * non inverting inputs are connected together and only COMPx-1 non\r\n * inverting input can be used.\r\n * e.g When window mode enabled for COMP4, COMP3 non inverting input (PB14 or PD14)\r\n * is to be used.\r\n * @note If the COMPx is locked, ENABLE/DISABLE the window mode can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param COMP_Selection: the selected comparator.\r\n * This parameter can be COMP_Selection_COMPx where x can be 2, 4 or 6\r\n * to select the COMP peripheral.\r\n * param NewState: new state of the window mode.\r\n * This parameter can be ENABLE or DISABLE.\r\n * When enbaled, COMPx and COMPx-1 non inverting inputs are connected together.\r\n * When disabled, COMPx and COMPx-1 non inverting inputs are disconnected.\r\n * @retval None\r\n */\r\nvoid COMP_WindowCmd(uint32_t COMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_COMP_WINDOW(COMP_Selection));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the window mode */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) |= (uint32_t) COMP_CSR_COMPxWNDWEN;\r\n }\r\n else\r\n {\r\n /* Disable the window mode */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) &= (uint32_t)(~COMP_CSR_COMPxWNDWEN);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup COMP_Group3 COMP configuration locking function\r\n * @brief COMP1, COMP2,...COMP7 configuration locking function\r\n * COMP1, COMP2,...COMP7 configuration can be locked each separately.\r\n * Unlocking is performed by system reset.\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Configuration Lock function #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Lock the selected comparator (COMP1/COMP2) configuration.\r\n * @note Locking the configuration means that all control bits are read-only.\r\n * To unlock the comparator configuration, perform a system reset.\r\n * @param COMP_Selection: the selected comparator. \r\n * This parameter can be COMP_Selection_COMPx where x can be 1 to 7\r\n * to select the COMP peripheral.\r\n * @retval None\r\n */\r\nvoid COMP_LockConfig(uint32_t COMP_Selection)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_COMP_ALL_PERIPH(COMP_Selection));\r\n\r\n /* Set the lock bit corresponding to selected comparator */\r\n *(__IO uint32_t *) (COMP_BASE + COMP_Selection) |= (uint32_t) (COMP_CSR_COMPxLOCK);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_crc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_crc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of CRC computation unit peripheral:\r\n * + Configuration of the CRC computation unit\r\n * + CRC computation of one/many 32-bit data\r\n * + CRC Independent register (IDR) access\r\n *\r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] \r\n (#) Enable CRC AHB clock using RCC_AHBPeriphClockCmd(RCC_AHBPeriph_CRC, ENABLE)\r\n function.\r\n (#) Select the polynomial size: 7-bit, 8-bit, 16-bit or 32-bit.\r\n (#) Set the polynomial coefficients using CRC_SetPolynomial(); \r\n (#) If required, select the reverse operation on input data \r\n using CRC_ReverseInputDataSelect(); \r\n (#) If required, enable the reverse operation on output data\r\n using CRC_ReverseOutputDataCmd(Enable);\r\n (#) If required, set the initialization remainder value using\r\n CRC_SetInitRegister();\r\n (#) use CRC_CalcCRC() function to compute the CRC of a 32-bit data\r\n or use CRC_CalcBlockCRC() function to compute the CRC if a 32-bit \r\n data buffer.\r\n\r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2014 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CRC \r\n * @brief CRC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup CRC_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CRC_Group1 Configuration of the CRC computation unit functions\r\n * @brief Configuration of the CRC computation unit functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### CRC configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes CRC peripheral registers to their default reset values.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid CRC_DeInit(void)\r\n{\r\n /* Set DR register to reset value */\r\n CRC->DR = 0xFFFFFFFF;\r\n /* Set the POL register to the reset value: 0x04C11DB7 */\r\n CRC->POL = 0x04C11DB7;\r\n /* Reset IDR register */\r\n CRC->IDR = 0x00;\r\n /* Set INIT register to reset value */\r\n CRC->INIT = 0xFFFFFFFF;\r\n /* Reset the CRC calculation unit */\r\n CRC->CR = CRC_CR_RESET;\r\n}\r\n\r\n/**\r\n * @brief Resets the CRC calculation unit and sets INIT register content in DR register.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid CRC_ResetDR(void)\r\n{\r\n /* Reset CRC generator */\r\n CRC->CR |= CRC_CR_RESET;\r\n}\r\n\r\n/**\r\n * @brief Selects the polynomial size.\r\n * @param CRC_PolSize: Specifies the polynomial size.\r\n * This parameter can be:\r\n * @arg CRC_PolSize_7: 7-bit polynomial for CRC calculation\r\n * @arg CRC_PolSize_8: 8-bit polynomial for CRC calculation\r\n * @arg CRC_PolSize_16: 16-bit polynomial for CRC calculation\r\n * @arg CRC_PolSize_32: 32-bit polynomial for CRC calculation\r\n * @retval None\r\n */\r\nvoid CRC_PolynomialSizeSelect(uint32_t CRC_PolSize)\r\n{\r\n uint32_t tmpcr = 0;\r\n\r\n /* Check the parameter */\r\n assert_param(IS_CRC_POL_SIZE(CRC_PolSize));\r\n\r\n /* Get CR register value */\r\n tmpcr = CRC->CR;\r\n\r\n /* Reset POL_SIZE bits */\r\n tmpcr &= (uint32_t)~((uint32_t)CRC_CR_POLSIZE);\r\n /* Set the polynomial size */\r\n tmpcr |= (uint32_t)CRC_PolSize;\r\n\r\n /* Write to CR register */\r\n CRC->CR = (uint32_t)tmpcr;\r\n}\r\n\r\n/**\r\n * @brief Selects the reverse operation to be performed on input data.\r\n * @param CRC_ReverseInputData: Specifies the reverse operation on input data.\r\n * This parameter can be:\r\n * @arg CRC_ReverseInputData_No: No reverse operation is performed\r\n * @arg CRC_ReverseInputData_8bits: reverse operation performed on 8 bits\r\n * @arg CRC_ReverseInputData_16bits: reverse operation performed on 16 bits\r\n * @arg CRC_ReverseInputData_32bits: reverse operation performed on 32 bits\r\n * @retval None\r\n */\r\nvoid CRC_ReverseInputDataSelect(uint32_t CRC_ReverseInputData)\r\n{\r\n uint32_t tmpcr = 0;\r\n\r\n /* Check the parameter */\r\n assert_param(IS_CRC_REVERSE_INPUT_DATA(CRC_ReverseInputData));\r\n\r\n /* Get CR register value */\r\n tmpcr = CRC->CR;\r\n\r\n /* Reset REV_IN bits */\r\n tmpcr &= (uint32_t)~((uint32_t)CRC_CR_REV_IN);\r\n /* Set the reverse operation */\r\n tmpcr |= (uint32_t)CRC_ReverseInputData;\r\n\r\n /* Write to CR register */\r\n CRC->CR = (uint32_t)tmpcr;\r\n}\r\n\r\n/**\r\n * @brief Enables or disable the reverse operation on output data.\r\n * The reverse operation on output data is performed on 32-bit.\r\n * @param NewState: new state of the reverse operation on output data.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid CRC_ReverseOutputDataCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable reverse operation on output data */\r\n CRC->CR |= CRC_CR_REV_OUT;\r\n }\r\n else\r\n {\r\n /* Disable reverse operation on output data */\r\n CRC->CR &= (uint32_t)~((uint32_t)CRC_CR_REV_OUT);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the INIT register.\r\n * @note After resetting CRC calculation unit, CRC_InitValue is stored in DR register\r\n * @param CRC_InitValue: Programmable initial CRC value\r\n * @retval None\r\n */\r\nvoid CRC_SetInitRegister(uint32_t CRC_InitValue)\r\n{\r\n CRC->INIT = CRC_InitValue;\r\n}\r\n\r\n/**\r\n * @brief Initializes the polynomial coefficients.\r\n * @param CRC_Pol: Polynomial to be used for CRC calculation.\r\n * @retval None\r\n */\r\nvoid CRC_SetPolynomial(uint32_t CRC_Pol)\r\n{\r\n CRC->POL = CRC_Pol;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_Group2 CRC computation of one/many 32-bit data functions\r\n * @brief CRC computation of one/many 32-bit data functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### CRC computation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Computes the 32-bit CRC of a given data word(32-bit).\r\n * @param CRC_Data: data word(32-bit) to compute its CRC\r\n * @retval 32-bit CRC\r\n */\r\nuint32_t CRC_CalcCRC(uint32_t CRC_Data)\r\n{\r\n CRC->DR = CRC_Data;\r\n \r\n return (CRC->DR);\r\n}\r\n\r\n/**\r\n * @brief Computes the 16-bit CRC of a given 16-bit data.\r\n * @param CRC_Data: data half-word(16-bit) to compute its CRC\r\n * @retval 16-bit CRC\r\n */\r\nuint32_t CRC_CalcCRC16bits(uint16_t CRC_Data)\r\n{\r\n *(uint16_t*)(CRC_BASE) = (uint16_t) CRC_Data;\r\n \r\n return (CRC->DR);\r\n}\r\n\r\n/**\r\n * @brief Computes the 8-bit CRC of a given 8-bit data.\r\n * @param CRC_Data: 8-bit data to compute its CRC\r\n * @retval 8-bit CRC\r\n */\r\nuint32_t CRC_CalcCRC8bits(uint8_t CRC_Data)\r\n{\r\n *(uint8_t*)(CRC_BASE) = (uint8_t) CRC_Data;\r\n\r\n return (CRC->DR);\r\n}\r\n\r\n/**\r\n * @brief Computes the 32-bit CRC of a given buffer of data word(32-bit).\r\n * @param pBuffer: pointer to the buffer containing the data to be computed\r\n * @param BufferLength: length of the buffer to be computed\r\n * @retval 32-bit CRC\r\n */\r\nuint32_t CRC_CalcBlockCRC(uint32_t pBuffer[], uint32_t BufferLength)\r\n{\r\n uint32_t index = 0;\r\n \r\n for(index = 0; index < BufferLength; index++)\r\n {\r\n CRC->DR = pBuffer[index];\r\n }\r\n return (CRC->DR);\r\n}\r\n\r\n/**\r\n * @brief Returns the current CRC value.\r\n * @param None\r\n * @retval 32-bit CRC\r\n */\r\nuint32_t CRC_GetCRC(void)\r\n{\r\n return (CRC->DR);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_Group3 CRC Independent Register (IDR) access functions\r\n * @brief CRC Independent Register (IDR) access (write/read) functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### CRC Independent Register (IDR) access functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Stores an 8-bit data in the Independent Data(ID) register.\r\n * @param CRC_IDValue: 8-bit value to be stored in the ID register \t\t\t\t\t\r\n * @retval None\r\n */\r\nvoid CRC_SetIDRegister(uint8_t CRC_IDValue)\r\n{\r\n CRC->IDR = CRC_IDValue;\r\n}\r\n\r\n/**\r\n * @brief Returns the 8-bit data stored in the Independent Data(ID) register\r\n * @param None\r\n * @retval 8-bit value of the ID register \r\n */\r\nuint8_t CRC_GetIDRegister(void)\r\n{\r\n return (CRC->IDR);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dac.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dac.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Digital-to-Analog Converter (DAC) peripheral: \r\n * + DAC channels configuration: trigger, output buffer, data format\r\n * + DMA management \r\n * + Interrupts and flags management\r\n *\r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### DAC Peripheral features #####\r\n ===============================================================================\r\n [..] The device integrates two 12-bit Digital Analog Converters that can \r\n be used independently or simultaneously (dual mode):\r\n (#) DAC1 integrates two DAC channels:\r\n (++) DAC1 channel 1 with DAC1_OUT1 as output\r\n (++) DAC1 channel 2 with DAC1_OUT2 as output\r\n (++) The two channels can be used independently or simultaneously (dual mode)\r\n \r\n (#) DAC2 integrates only one channel DAC2 channel 1 with DAC2_OUT1 as output \r\n \r\n [..] Digital to Analog conversion can be non-triggered using DAC_Trigger_None\r\n and DAC_OUT1/DAC_OUT2 is available once writing to DHRx register using \r\n DAC_SetChannel1Data()/DAC_SetChannel2Data.\r\n \r\n [..] Digital to Analog conversion can be triggered by:\r\n (#) External event: EXTI Line 9 (any GPIOx_Pin9) using DAC_Trigger_Ext_IT9.\r\n The used pin (GPIOx_Pin9) must be configured in input mode.\r\n \r\n (#) Timers TRGO: TIM2, TIM8/TIM3, TIM4, TIM6, TIM7, and TIM15 \r\n (DAC_Trigger_T2_TRGO, DAC_Trigger_T4_TRGO...)\r\n The timer TRGO event should be selected using TIM_SelectOutputTrigger()\r\n (++) To trigger DAC conversions by TIM3 instead of TIM8 follow\r\n this sequence:\r\n (+++) Enable SYSCFG APB clock by calling\r\n RCC_APB2PeriphClockCmd(RCC_APB2Periph_SYSCFG, ENABLE);\r\n (+++) Select DAC_Trigger_T3_TRGO when calling DAC_Init()\r\n (+++) Remap the DAC trigger from TIM8 to TIM3 by calling\r\n SYSCFG_TriggerRemapConfig(SYSCFG_TriggerRemap_DACTIM3, ENABLE)\r\n (#) Software using DAC_Trigger_Software\r\n \r\n [..] Each DAC channel integrates an output buffer that can be used to \r\n reduce the output impedance, and to drive external loads directly\r\n without having to add an external operational amplifier.\r\n To enable, the output buffer use \r\n DAC_InitStructure.DAC_OutputBuffer = DAC_OutputBuffer_Enable;\r\n \r\n [..] Refer to the device datasheet for more details about output impedance\r\n value with and without output buffer.\r\n \r\n [..] Both DAC channels can be used to generate:\r\n (+) Noise wave using DAC_WaveGeneration_Noise\r\n (+) Triangle wave using DAC_WaveGeneration_Triangle\r\n \r\n [..] Wave generation can be disabled using DAC_WaveGeneration_None\r\n \r\n [..] The DAC data format can be:\r\n (+) 8-bit right alignment using DAC_Align_8b_R\r\n (+) 12-bit left alignment using DAC_Align_12b_L\r\n (+) 12-bit right alignment using DAC_Align_12b_R\r\n \r\n [..] The analog output voltage on each DAC channel pin is determined\r\n by the following equation: \r\n (+) DAC_OUTx = VREF+ * DOR / 4095 with DOR is the Data Output Register. \r\n VREF+ is the input voltage reference (refer to the device datasheet)\r\n e.g. To set DAC_OUT1 to 0.7V, use DAC_SetChannel1Data(DAC_Align_12b_R, 868);\r\n Assuming that VREF+ = 3.3, DAC_OUT1 = (3.3 * 868) / 4095 = 0.7V\r\n \r\n [..] A DMA1 request can be generated when an external trigger (but not\r\n a software trigger) occurs if DMA1 requests are enabled using\r\n DAC_DMACmd()\r\n DMA1 requests are mapped as following:\r\n (+) DAC channel1 is mapped on DMA1 channel3 which must be already \r\n configured\r\n (+) DAC channel2 is mapped on DMA1 channel4 which must be already \r\n configured\r\n \r\n ##### How to use this driver #####\r\n =============================================================================== \r\n [..]\r\n (+) Enable DAC APB1 clock to get write access to DAC registers\r\n using RCC_APB1PeriphClockCmd(RCC_APB1Periph_DAC, ENABLE)\r\n\r\n (+) Configure DACx_OUTy (DAC1_OUT1: PA4, DAC1_OUT2: PA5, DAC2_OUT1: PA6)\r\n in analog mode.\r\n\r\n (+) Configure the DAC channel using DAC_Init()\r\n\r\n (+) Enable the DAC channel using DAC_Cmd()\r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC \r\n * @brief DAC driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* CR register Mask */\r\n#define CR_CLEAR_MASK ((uint32_t)0x00000FFE)\r\n\r\n/* DAC Dual Channels SWTRIG masks */\r\n#define DUAL_SWTRIG_SET ((uint32_t)0x00000003)\r\n#define DUAL_SWTRIG_RESET ((uint32_t)0xFFFFFFFC)\r\n\r\n/* DHR registers offsets */\r\n#define DHR12R1_OFFSET ((uint32_t)0x00000008)\r\n#define DHR12R2_OFFSET ((uint32_t)0x00000014)\r\n#define DHR12RD_OFFSET ((uint32_t)0x00000020)\r\n\r\n/* DOR register offset */\r\n#define DOR_OFFSET ((uint32_t)0x0000002C)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Group1 DAC channels configuration\r\n * @brief DAC channels configuration: trigger, output buffer, data format \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### DAC channels configuration: trigger, output buffer, data format #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the DAC peripheral registers to their default reset values.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @retval None\r\n */\r\nvoid DAC_DeInit(DAC_TypeDef* DACx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n\r\n if (DACx == DAC1)\r\n {\r\n /* Enable DAC1 reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_DAC1, ENABLE);\r\n /* Release DAC1 from reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_DAC1, DISABLE);\r\n }\r\n else\r\n {\r\n /* Enable DAC2 reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_DAC2, ENABLE);\r\n /* Release DAC2 from reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_DAC2, DISABLE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the DAC peripheral according to the specified \r\n * parameters in the DAC_InitStruct.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_InitStruct: pointer to a DAC_InitTypeDef structure that\r\n * contains the configuration information for the specified DAC channel.\r\n * @retval None\r\n */\r\nvoid DAC_Init(DAC_TypeDef* DACx, uint32_t DAC_Channel, DAC_InitTypeDef* DAC_InitStruct)\r\n{\r\n uint32_t tmpreg1 = 0, tmpreg2 = 0;\r\n\r\n /* Check the DAC parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_TRIGGER(DAC_InitStruct->DAC_Trigger));\r\n assert_param(IS_DAC_GENERATE_WAVE(DAC_InitStruct->DAC_WaveGeneration));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(DAC_InitStruct->DAC_LFSRUnmask_TriangleAmplitude));\r\n assert_param(IS_DAC_BUFFER_SWITCH_STATE(DAC_InitStruct->DAC_Buffer_Switch));\r\n\r\n/*---------------------------- DAC CR Configuration --------------------------*/\r\n /* Get the DAC CR value */\r\n tmpreg1 = DACx->CR;\r\n /* Clear BOFFx, TENx, TSELx, WAVEx and MAMPx bits */\r\n tmpreg1 &= ~(CR_CLEAR_MASK << DAC_Channel);\r\n /* Configure for the selected DAC channel: buffer output, trigger, wave generation,\r\n mask/amplitude for wave generation */\r\n \r\n /* Set TSELx and TENx bits according to DAC_Trigger value */\r\n /* Set WAVEx bits according to DAC_WaveGeneration value */\r\n /* Set MAMPx bits according to DAC_LFSRUnmask_TriangleAmplitude value */ \r\n /* Set BOFFx OUTENx bit according to DAC_Buffer_Switch value */ \r\n tmpreg2 = (DAC_InitStruct->DAC_Trigger | DAC_InitStruct->DAC_WaveGeneration |\r\n DAC_InitStruct->DAC_LFSRUnmask_TriangleAmplitude | DAC_InitStruct->DAC_Buffer_Switch); \r\n \r\n /* Calculate CR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << DAC_Channel;\r\n /* Write to DAC CR */\r\n DACx->CR = tmpreg1;\r\n}\r\n\r\n/**\r\n * @brief Fills each DAC_InitStruct member with its default value.\r\n * @param DAC_InitStruct: pointer to a DAC_InitTypeDef structure which will \r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid DAC_StructInit(DAC_InitTypeDef* DAC_InitStruct)\r\n{\r\n/*--------------- Reset DAC init structure parameters values -----------------*/\r\n /* Initialize the DAC_Trigger member */\r\n DAC_InitStruct->DAC_Trigger = DAC_Trigger_None;\r\n /* Initialize the DAC_WaveGeneration member */\r\n DAC_InitStruct->DAC_WaveGeneration = DAC_WaveGeneration_None;\r\n /* Initialize the DAC_LFSRUnmask_TriangleAmplitude member */\r\n DAC_InitStruct->DAC_LFSRUnmask_TriangleAmplitude = DAC_LFSRUnmask_Bit0;\r\n /* Initialize the DAC_Buffer_Switch member */\r\n DAC_InitStruct->DAC_Buffer_Switch = DAC_BufferSwitch_Enable;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified DAC channel.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: The selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param NewState: new state of the DAC channel. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note When the DAC channel is enabled the trigger source can no more\r\n * be modified.\r\n * @retval None\r\n */\r\nvoid DAC_Cmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected DAC channel */\r\n DACx->CR |= (DAC_CR_EN1 << DAC_Channel);\r\n }\r\n else\r\n {\r\n /* Disable the selected DAC channel */\r\n DACx->CR &= (~(DAC_CR_EN1 << DAC_Channel));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected DAC channel software trigger.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param NewState: new state of the selected DAC channel software trigger.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DAC_SoftwareTriggerCmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable software trigger for the selected DAC channel */\r\n DACx->SWTRIGR |= (uint32_t)DAC_SWTRIGR_SWTRIG1 << (DAC_Channel >> 4);\r\n }\r\n else\r\n {\r\n /* Disable software trigger for the selected DAC channel */\r\n DACx->SWTRIGR &= ~((uint32_t)DAC_SWTRIGR_SWTRIG1 << (DAC_Channel >> 4));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables simultaneously the two DAC channels software\r\n * triggers.\r\n * @param DACx: where x can be 1 to select the DAC1 peripheral.\r\n * @note Dual trigger is not applicable for DAC2 (DAC2 integrates one channel).\r\n * @param NewState: new state of the DAC channels software triggers.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DAC_DualSoftwareTriggerCmd(DAC_TypeDef* DACx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_LIST1_PERIPH(DACx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable software trigger for both DAC channels */\r\n DACx->SWTRIGR |= DUAL_SWTRIG_SET;\r\n }\r\n else\r\n {\r\n /* Disable software trigger for both DAC channels */\r\n DACx->SWTRIGR &= DUAL_SWTRIG_RESET;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected DAC channel wave generation.\r\n * @param DACx: where x can be 1 to select the DAC1 peripheral.\r\n * @note Wave generation is not available in DAC2.\r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_Wave: Specifies the wave type to enable or disable.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_Wave_Noise: noise wave generation\r\n * @arg DAC_Wave_Triangle: triangle wave generation\r\n * @param NewState: new state of the selected DAC channel wave generation.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note \r\n * @retval None\r\n */\r\nvoid DAC_WaveGenerationCmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_Wave, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_LIST1_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_DAC_WAVE(DAC_Wave)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected wave generation for the selected DAC channel */\r\n DACx->CR |= DAC_Wave << DAC_Channel;\r\n }\r\n else\r\n {\r\n /* Disable the selected wave generation for the selected DAC channel */\r\n DACx->CR &= ~(DAC_Wave << DAC_Channel);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for DAC channel1.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Align: Specifies the data alignment for DAC channel1.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_Align_8b_R: 8bit right data alignment selected\r\n * @arg DAC_Align_12b_L: 12bit left data alignment selected\r\n * @arg DAC_Align_12b_R: 12bit right data alignment selected\r\n * @param Data: Data to be loaded in the selected data holding register.\r\n * @retval None\r\n */\r\nvoid DAC_SetChannel1Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data)\r\n{ \r\n __IO uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_ALIGN(DAC_Align));\r\n assert_param(IS_DAC_DATA(Data));\r\n \r\n tmp = (uint32_t)DACx; \r\n tmp += DHR12R1_OFFSET + DAC_Align;\r\n\r\n /* Set the DAC channel1 selected data holding register */\r\n *(__IO uint32_t *) tmp = Data;\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for DAC channel2.\r\n * @param DACx: where x can be 1 to select the DAC peripheral.\r\n * @note This function is available only for DAC1.\r\n * @param DAC_Align: Specifies the data alignment for DAC channel2.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_Align_8b_R: 8bit right data alignment selected\r\n * @arg DAC_Align_12b_L: 12bit left data alignment selected\r\n * @arg DAC_Align_12b_R: 12bit right data alignment selected\r\n * @param Data : Data to be loaded in the selected data holding register.\r\n * @retval None\r\n */\r\nvoid DAC_SetChannel2Data(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data)\r\n{\r\n __IO uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_LIST1_PERIPH(DACx));\r\n assert_param(IS_DAC_ALIGN(DAC_Align));\r\n assert_param(IS_DAC_DATA(Data));\r\n \r\n tmp = (uint32_t)DACx;\r\n tmp += DHR12R2_OFFSET + DAC_Align;\r\n\r\n /* Set the DAC channel2 selected data holding register */\r\n *(__IO uint32_t *)tmp = Data;\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for dual channel DAC.\r\n * @param DACx: where x can be 1 to select the DAC peripheral.\r\n * @note This function isn't applicable for DAC2.\r\n * @param DAC_Align: Specifies the data alignment for dual channel DAC.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_Align_8b_R: 8bit right data alignment selected\r\n * @arg DAC_Align_12b_L: 12bit left data alignment selected\r\n * @arg DAC_Align_12b_R: 12bit right data alignment selected\r\n * @param Data2: Data for DAC Channel2 to be loaded in the selected data \r\n * holding register.\r\n * @param Data1: Data for DAC Channel1 to be loaded in the selected data \r\n * holding register.\r\n * @note In dual mode, a unique register access is required to write in both\r\n * DAC channels at the same time.\r\n * @retval None\r\n */\r\nvoid DAC_SetDualChannelData(DAC_TypeDef* DACx, uint32_t DAC_Align, uint16_t Data2, uint16_t Data1)\r\n{\r\n uint32_t data = 0, tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DAC_LIST1_PERIPH(DACx));\r\n assert_param(IS_DAC_ALIGN(DAC_Align));\r\n assert_param(IS_DAC_DATA(Data1));\r\n assert_param(IS_DAC_DATA(Data2));\r\n \r\n /* Calculate and set dual DAC data holding register value */\r\n if (DAC_Align == DAC_Align_8b_R)\r\n {\r\n data = ((uint32_t)Data2 << 8) | Data1; \r\n }\r\n else\r\n {\r\n data = ((uint32_t)Data2 << 16) | Data1;\r\n }\r\n \r\n tmp = (uint32_t)DACx;\r\n tmp += DHR12RD_OFFSET + DAC_Align;\r\n\r\n /* Set the dual DAC selected data holding register */\r\n *(__IO uint32_t *)tmp = data;\r\n}\r\n\r\n/**\r\n * @brief Returns the last data output value of the selected DAC channel.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint16_t DAC_GetDataOutputValue(DAC_TypeDef* DACx, uint32_t DAC_Channel)\r\n{\r\n __IO uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n \r\n tmp = (uint32_t) DACx;\r\n tmp += DOR_OFFSET + ((uint32_t)DAC_Channel >> 2);\r\n \r\n /* Returns the DAC channel data output register value */\r\n return (uint16_t) (*(__IO uint32_t*) tmp);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Group2 DMA management functions\r\n * @brief DMA management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### DMA management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified DAC channel DMA request.\r\n * When enabled DMA1 is generated when an external trigger (EXTI Line9,\r\n * TIM2, TIM4, TIM6, TIM7 or TIM9 but not a software trigger) occurs\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral.\r\n * @param DAC_Channel: the selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param NewState: new state of the selected DAC channel DMA request.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note The DAC channel1 (channel2) is mapped on DMA1 channel3 (channel4) which \r\n * must be already configured. \r\n * @retval None\r\n */\r\nvoid DAC_DMACmd(DAC_TypeDef* DACx, uint32_t DAC_Channel, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected DAC channel DMA request */\r\n DACx->CR |= (DAC_CR_DMAEN1 << DAC_Channel);\r\n }\r\n else\r\n {\r\n /* Disable the selected DAC channel DMA request */\r\n DACx->CR &= (~(DAC_CR_DMAEN1 << DAC_Channel));\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Group3 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified DAC interrupts.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_IT: specifies the DAC interrupt sources to be enabled or disabled. \r\n * This parameter can be:\r\n * @arg DAC_IT_DMAUDR: DMA underrun interrupt mask\r\n * @note The DMA underrun occurs when a second external trigger arrives before\r\n * the acknowledgement for the first external trigger is received (first request).\r\n * @param NewState: new state of the specified DAC interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */ \r\nvoid DAC_ITConfig(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT, FunctionalState NewState) \r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_DAC_IT(DAC_IT)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected DAC interrupts */\r\n DACx->CR |= (DAC_IT << DAC_Channel);\r\n }\r\n else\r\n {\r\n /* Disable the selected DAC interrupts */\r\n DACx->CR &= (~(uint32_t)(DAC_IT << DAC_Channel));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified DAC flag is set or not.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: thee selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_FLAG: specifies the flag to check. \r\n * This parameter can be:\r\n * @arg DAC_FLAG_DMAUDR: DMA underrun flag\r\n * @note The DMA underrun occurs when a second external trigger arrives before\r\n * the acknowledgement for the first external trigger is received (first request).\r\n * @retval The new state of DAC_FLAG (SET or RESET).\r\n */\r\nFlagStatus DAC_GetFlagStatus(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_DAC_FLAG(DAC_FLAG));\r\n\r\n /* Check the status of the specified DAC flag */\r\n if ((DACx->SR & (DAC_FLAG << DAC_Channel)) != (uint8_t)RESET)\r\n {\r\n /* DAC_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* DAC_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the DAC_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the DAC channel's pending flags.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_FLAG: specifies the flag to clear. \r\n * This parameter can be:\r\n * @arg DAC_FLAG_DMAUDR: DMA underrun flag \r\n * @retval None\r\n */\r\nvoid DAC_ClearFlag(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_DAC_FLAG(DAC_FLAG));\r\n\r\n /* Clear the selected DAC flags */\r\n DACx->SR = (DAC_FLAG << DAC_Channel);\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified DAC interrupt has occurred or not.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral. \r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_IT: specifies the DAC interrupt source to check. \r\n * This parameter can be:\r\n * @arg DAC_IT_DMAUDR: DMA underrun interrupt mask\r\n * @note The DMA underrun occurs when a second external trigger arrives before\r\n * the acknowledgement for the first external trigger is received (first request).\r\n * @retval The new state of DAC_IT (SET or RESET).\r\n */\r\nITStatus DAC_GetITStatus(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n uint32_t enablestatus = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_DAC_IT(DAC_IT));\r\n\r\n /* Get the DAC_IT enable bit status */\r\n enablestatus = (DACx->CR & (DAC_IT << DAC_Channel)) ;\r\n \r\n /* Check the status of the specified DAC interrupt */\r\n if (((DACx->SR & (DAC_IT << DAC_Channel)) != (uint32_t)RESET) && enablestatus)\r\n {\r\n /* DAC_IT is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* DAC_IT is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the DAC_IT status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the DAC channel's interrupt pending bits.\r\n * @param DACx: where x can be 1 or 2 to select the DAC peripheral.\r\n * @param DAC_Channel: the selected DAC channel. \r\n * This parameter can be one of the following values:\r\n * @arg DAC_Channel_1: DAC Channel1 selected\r\n * @arg DAC_Channel_2: DAC Channel2 selected\r\n * @param DAC_IT: specifies the DAC interrupt pending bit to clear.\r\n * This parameter can be the following values:\r\n * @arg DAC_IT_DMAUDR: DMA underrun interrupt mask\r\n * @retval None\r\n */\r\nvoid DAC_ClearITPendingBit(DAC_TypeDef* DACx, uint32_t DAC_Channel, uint32_t DAC_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_PERIPH(DACx));\r\n assert_param(IS_DAC_CHANNEL(DAC_Channel));\r\n assert_param(IS_DAC_IT(DAC_IT)); \r\n\r\n /* Clear the selected DAC interrupt pending bits */\r\n DACx->SR = (DAC_IT << DAC_Channel);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dbgmcu.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dbgmcu.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Debug MCU (DBGMCU) peripheral:\r\n * + Device and Revision ID management\r\n * + Peripherals Configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DBGMCU \r\n * @brief DBGMCU driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define IDCODE_DEVID_MASK ((uint32_t)0x00000FFF)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DBGMCU_Private_Functions\r\n * @{\r\n */ \r\n\r\n/** @defgroup DBGMCU_Group1 Device and Revision ID management functions\r\n * @brief Device and Revision ID management functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Device and Revision ID management functions #####\r\n ==============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns the device revision identifier.\r\n * @param None\r\n * @retval Device revision identifier\r\n */\r\nuint32_t DBGMCU_GetREVID(void)\r\n{\r\n return(DBGMCU->IDCODE >> 16);\r\n}\r\n\r\n/**\r\n * @brief Returns the device identifier.\r\n * @param None\r\n * @retval Device identifier\r\n */\r\nuint32_t DBGMCU_GetDEVID(void)\r\n{\r\n return(DBGMCU->IDCODE & IDCODE_DEVID_MASK);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DBGMCU_Group2 Peripherals Configuration functions\r\n * @brief Peripherals Configuration\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripherals Configuration functions #####\r\n ==============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures low power mode behavior when the MCU is in Debug mode.\r\n * @param DBGMCU_Periph: specifies the low power mode.\r\n * This parameter can be any combination of the following values:\r\n * @arg DBGMCU_SLEEP: Keep debugger connection during SLEEP mode. \r\n * @arg DBGMCU_STOP: Keep debugger connection during STOP mode. \r\n * @arg DBGMCU_STANDBY: Keep debugger connection during STANDBY mode. \r\n * @param NewState: new state of the specified low power mode in Debug mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DBGMCU_Config(uint32_t DBGMCU_Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DBGMCU_PERIPH(DBGMCU_Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n DBGMCU->CR |= DBGMCU_Periph;\r\n }\r\n else\r\n {\r\n DBGMCU->CR &= ~DBGMCU_Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures APB1 peripheral behavior when the MCU is in Debug mode.\r\n * @param DBGMCU_Periph: specifies the APB1 peripheral.\r\n * This parameter can be any combination of the following values: \r\n * @arg DBGMCU_TIM2_STOP: TIM2 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM3_STOP: TIM3 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM4_STOP: TIM4 counter stopped when Core is halted.\r\n * @arg DBGMCU_TIM6_STOP: TIM6 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM7_STOP: TIM7 counter stopped when Core is halted.\r\n * @arg DBGMCU_RTC_STOP: RTC Calendar and Wakeup counter are stopped when \r\n * Core is halted. \r\n * @arg DBGMCU_WWDG_STOP: Debug WWDG stopped when Core is halted.\r\n * @arg DBGMCU_IWDG_STOP: Debug IWDG stopped when Core is halted. \r\n * @arg DBGMCU_I2C1_SMBUS_TIMEOUT: I2C1 SMBUS timeout mode stopped when \r\n * Core is halted.\r\n * @arg DBGMCU_I2C2_SMBUS_TIMEOUT: I2C2 SMBUS timeout mode stopped when \r\n * Core is halted.\r\n * @arg DBGMCU_CAN1_STOP: Debug CAN2 stopped when Core is halted. \r\n * @arg DBGMCU_I2C3_SMBUS_TIMEOUT: I2C3 SMBUS timeout mode stopped when \r\n * Core is halted. \r\n * @param NewState: new state of the specified APB1 peripheral in Debug mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DBGMCU_APB1PeriphConfig(uint32_t DBGMCU_Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DBGMCU_APB1PERIPH(DBGMCU_Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n DBGMCU->APB1FZ |= DBGMCU_Periph;\r\n }\r\n else\r\n {\r\n DBGMCU->APB1FZ &= ~DBGMCU_Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures APB2 peripheral behavior when the MCU is in Debug mode.\r\n * @param DBGMCU_Periph: specifies the APB2 peripheral.\r\n * This parameter can be any combination of the following values: \r\n * @arg DBGMCU_TIM1_STOP: TIM1 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM8_STOP: TIM8 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM15_STOP: TIM15 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM16_STOP: TIM16 counter stopped when Core is halted.\r\n * @arg DBGMCU_TIM17_STOP: TIM17 counter stopped when Core is halted. \r\n * @arg DBGMCU_TIM20_STOP: TIM20 counter stopped when Core is halted. \r\n * @param NewState: new state of the specified APB2 peripheral in Debug mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DBGMCU_APB2PeriphConfig(uint32_t DBGMCU_Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DBGMCU_APB2PERIPH(DBGMCU_Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n DBGMCU->APB2FZ |= DBGMCU_Periph;\r\n }\r\n else\r\n {\r\n DBGMCU->APB2FZ &= ~DBGMCU_Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_dma.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Direct Memory Access controller (DMA):\r\n * + Initialization and Configuration\r\n * + Data Counter\r\n * + Interrupts and flags management\r\n *\r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..]\r\n (#) Enable The DMA controller clock using \r\n RCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE) function for DMA1 or \r\n using RCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA2, ENABLE) function for DMA2.\r\n (#) Enable and configure the peripheral to be connected to the DMA channel\r\n (except for internal SRAM / FLASH memories: no initialization is necessary). \r\n (#) For a given Channel, program the Source and Destination addresses, \r\n the transfer Direction, the Buffer Size, the Peripheral and Memory\r\n Incrementation mode and Data Size, the Circular or Normal mode, \r\n the channel transfer Priority and the Memory-to-Memory transfer \r\n mode (if needed) using the DMA_Init() function.\r\n (#) Enable the NVIC and the corresponding interrupt(s) using the function \r\n DMA_ITConfig() if you need to use DMA interrupts.\r\n (#) Enable the DMA channel using the DMA_Cmd() function.\r\n (#) Activate the needed channel Request using PPP_DMACmd() function for\r\n any PPP peripheral except internal SRAM and FLASH (ie. SPI, USART ...)\r\n The function allowing this operation is provided in each PPP peripheral\r\n driver (ie. SPI_DMACmd for SPI peripheral).\r\n (#) Optionally, you can configure the number of data to be transferred\r\n when the channel is disabled (ie. after each Transfer Complete event\r\n or when a Transfer Error occurs) using the function DMA_SetCurrDataCounter().\r\n And you can get the number of remaining data to be transferred using \r\n the function DMA_GetCurrDataCounter() at run time (when the DMA channel is\r\n enabled and running).\r\n (#) To control DMA events you can use one of the following two methods:\r\n (##) Check on DMA channel flags using the function DMA_GetFlagStatus().\r\n (##) Use DMA interrupts through the function DMA_ITConfig() at initialization\r\n phase and DMA_GetITStatus() function into interrupt routines in\r\n communication phase.\r\n After checking on a flag you should clear it using DMA_ClearFlag()\r\n function. And after checking on an interrupt event you should \r\n clear it using DMA_ClearITPendingBit() function.\r\n\r\n @endverbatim\r\n\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA \r\n * @brief DMA driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define CCR_CLEAR_MASK ((uint32_t)0xFFFF800F) /* DMA Channel config registers Masks */\r\n#define FLAG_Mask ((uint32_t)0x10000000) /* DMA2 FLAG mask */\r\n\r\n\r\n/* DMA1 Channelx interrupt pending bit masks */\r\n#define DMA1_CHANNEL1_IT_MASK ((uint32_t)(DMA_ISR_GIF1 | DMA_ISR_TCIF1 | DMA_ISR_HTIF1 | DMA_ISR_TEIF1))\r\n#define DMA1_CHANNEL2_IT_MASK ((uint32_t)(DMA_ISR_GIF2 | DMA_ISR_TCIF2 | DMA_ISR_HTIF2 | DMA_ISR_TEIF2))\r\n#define DMA1_CHANNEL3_IT_MASK ((uint32_t)(DMA_ISR_GIF3 | DMA_ISR_TCIF3 | DMA_ISR_HTIF3 | DMA_ISR_TEIF3))\r\n#define DMA1_CHANNEL4_IT_MASK ((uint32_t)(DMA_ISR_GIF4 | DMA_ISR_TCIF4 | DMA_ISR_HTIF4 | DMA_ISR_TEIF4))\r\n#define DMA1_CHANNEL5_IT_MASK ((uint32_t)(DMA_ISR_GIF5 | DMA_ISR_TCIF5 | DMA_ISR_HTIF5 | DMA_ISR_TEIF5))\r\n#define DMA1_CHANNEL6_IT_MASK ((uint32_t)(DMA_ISR_GIF6 | DMA_ISR_TCIF6 | DMA_ISR_HTIF6 | DMA_ISR_TEIF6))\r\n#define DMA1_CHANNEL7_IT_MASK ((uint32_t)(DMA_ISR_GIF7 | DMA_ISR_TCIF7 | DMA_ISR_HTIF7 | DMA_ISR_TEIF7))\r\n\r\n/* DMA2 Channelx interrupt pending bit masks */\r\n#define DMA2_CHANNEL1_IT_MASK ((uint32_t)(DMA_ISR_GIF1 | DMA_ISR_TCIF1 | DMA_ISR_HTIF1 | DMA_ISR_TEIF1))\r\n#define DMA2_CHANNEL2_IT_MASK ((uint32_t)(DMA_ISR_GIF2 | DMA_ISR_TCIF2 | DMA_ISR_HTIF2 | DMA_ISR_TEIF2))\r\n#define DMA2_CHANNEL3_IT_MASK ((uint32_t)(DMA_ISR_GIF3 | DMA_ISR_TCIF3 | DMA_ISR_HTIF3 | DMA_ISR_TEIF3))\r\n#define DMA2_CHANNEL4_IT_MASK ((uint32_t)(DMA_ISR_GIF4 | DMA_ISR_TCIF4 | DMA_ISR_HTIF4 | DMA_ISR_TEIF4))\r\n#define DMA2_CHANNEL5_IT_MASK ((uint32_t)(DMA_ISR_GIF5 | DMA_ISR_TCIF5 | DMA_ISR_HTIF5 | DMA_ISR_TEIF5))\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Private_Functions \r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ===============================================================================\r\n [..] This subsection provides functions allowing to initialize the DMA channel \r\n source and destination addresses, incrementation and data sizes, transfer \r\n direction, buffer size, circular/normal mode selection, memory-to-memory \r\n mode selection and channel priority value.\r\n [..] The DMA_Init() function follows the DMA configuration procedures as described \r\n in reference manual (RM00316).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the DMAy Channelx registers to their default reset\r\n * values.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @retval None\r\n */\r\nvoid DMA_DeInit(DMA_Channel_TypeDef* DMAy_Channelx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n\r\n /* Disable the selected DMAy Channelx */\r\n DMAy_Channelx->CCR &= (uint16_t)(~DMA_CCR_EN);\r\n\r\n /* Reset DMAy Channelx control register */\r\n DMAy_Channelx->CCR = 0;\r\n\r\n /* Reset DMAy Channelx remaining bytes register */\r\n DMAy_Channelx->CNDTR = 0;\r\n\r\n /* Reset DMAy Channelx peripheral address register */\r\n DMAy_Channelx->CPAR = 0;\r\n\r\n /* Reset DMAy Channelx memory address register */\r\n DMAy_Channelx->CMAR = 0;\r\n\r\n if (DMAy_Channelx == DMA1_Channel1)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel1 */\r\n DMA1->IFCR |= DMA1_CHANNEL1_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel2)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel2 */\r\n DMA1->IFCR |= DMA1_CHANNEL2_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel3)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel3 */\r\n DMA1->IFCR |= DMA1_CHANNEL3_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel4)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel4 */\r\n DMA1->IFCR |= DMA1_CHANNEL4_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel5)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel5 */\r\n DMA1->IFCR |= DMA1_CHANNEL5_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel6)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel6 */\r\n DMA1->IFCR |= DMA1_CHANNEL6_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA1_Channel7)\r\n {\r\n /* Reset interrupt pending bits for DMA1 Channel7 */\r\n DMA1->IFCR |= DMA1_CHANNEL7_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA2_Channel1)\r\n {\r\n /* Reset interrupt pending bits for DMA2 Channel1 */\r\n DMA2->IFCR |= DMA2_CHANNEL1_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA2_Channel2)\r\n {\r\n /* Reset interrupt pending bits for DMA2 Channel2 */\r\n DMA2->IFCR |= DMA2_CHANNEL2_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA2_Channel3)\r\n {\r\n /* Reset interrupt pending bits for DMA2 Channel3 */\r\n DMA2->IFCR |= DMA2_CHANNEL3_IT_MASK;\r\n }\r\n else if (DMAy_Channelx == DMA2_Channel4)\r\n {\r\n /* Reset interrupt pending bits for DMA2 Channel4 */\r\n DMA2->IFCR |= DMA2_CHANNEL4_IT_MASK;\r\n }\r\n else\r\n { \r\n if (DMAy_Channelx == DMA2_Channel5)\r\n {\r\n /* Reset interrupt pending bits for DMA2 Channel5 */\r\n DMA2->IFCR |= DMA2_CHANNEL5_IT_MASK;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the DMAy Channelx according to the specified parameters \r\n * in the DMA_InitStruct.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @param DMA_InitStruct: pointer to a DMA_InitTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\nvoid DMA_Init(DMA_Channel_TypeDef* DMAy_Channelx, DMA_InitTypeDef* DMA_InitStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n assert_param(IS_DMA_DIR(DMA_InitStruct->DMA_DIR));\r\n assert_param(IS_DMA_PERIPHERAL_INC_STATE(DMA_InitStruct->DMA_PeripheralInc));\r\n assert_param(IS_DMA_MEMORY_INC_STATE(DMA_InitStruct->DMA_MemoryInc));\r\n assert_param(IS_DMA_PERIPHERAL_DATA_SIZE(DMA_InitStruct->DMA_PeripheralDataSize));\r\n assert_param(IS_DMA_MEMORY_DATA_SIZE(DMA_InitStruct->DMA_MemoryDataSize));\r\n assert_param(IS_DMA_MODE(DMA_InitStruct->DMA_Mode));\r\n assert_param(IS_DMA_PRIORITY(DMA_InitStruct->DMA_Priority));\r\n assert_param(IS_DMA_M2M_STATE(DMA_InitStruct->DMA_M2M));\r\n\r\n/*--------------------------- DMAy Channelx CCR Configuration ----------------*/\r\n /* Get the DMAy_Channelx CCR value */\r\n tmpreg = DMAy_Channelx->CCR;\r\n\r\n /* Clear MEM2MEM, PL, MSIZE, PSIZE, MINC, PINC, CIRC and DIR bits */\r\n tmpreg &= CCR_CLEAR_MASK;\r\n\r\n /* Configure DMAy Channelx: data transfer, data size, priority level and mode */\r\n /* Set DIR bit according to DMA_DIR value */\r\n /* Set CIRC bit according to DMA_Mode value */\r\n /* Set PINC bit according to DMA_PeripheralInc value */\r\n /* Set MINC bit according to DMA_MemoryInc value */\r\n /* Set PSIZE bits according to DMA_PeripheralDataSize value */\r\n /* Set MSIZE bits according to DMA_MemoryDataSize value */\r\n /* Set PL bits according to DMA_Priority value */\r\n /* Set the MEM2MEM bit according to DMA_M2M value */\r\n tmpreg |= DMA_InitStruct->DMA_DIR | DMA_InitStruct->DMA_Mode |\r\n DMA_InitStruct->DMA_PeripheralInc | DMA_InitStruct->DMA_MemoryInc |\r\n DMA_InitStruct->DMA_PeripheralDataSize | DMA_InitStruct->DMA_MemoryDataSize |\r\n DMA_InitStruct->DMA_Priority | DMA_InitStruct->DMA_M2M;\r\n\r\n /* Write to DMAy Channelx CCR */\r\n DMAy_Channelx->CCR = tmpreg;\r\n\r\n/*--------------------------- DMAy Channelx CNDTR Configuration --------------*/\r\n /* Write to DMAy Channelx CNDTR */\r\n DMAy_Channelx->CNDTR = DMA_InitStruct->DMA_BufferSize;\r\n\r\n/*--------------------------- DMAy Channelx CPAR Configuration ---------------*/\r\n /* Write to DMAy Channelx CPAR */\r\n DMAy_Channelx->CPAR = DMA_InitStruct->DMA_PeripheralBaseAddr;\r\n\r\n/*--------------------------- DMAy Channelx CMAR Configuration ---------------*/\r\n /* Write to DMAy Channelx CMAR */\r\n DMAy_Channelx->CMAR = DMA_InitStruct->DMA_MemoryBaseAddr;\r\n}\r\n\r\n/**\r\n * @brief Fills each DMA_InitStruct member with its default value.\r\n * @param DMA_InitStruct: pointer to a DMA_InitTypeDef structure which will\r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid DMA_StructInit(DMA_InitTypeDef* DMA_InitStruct)\r\n{\r\n/*-------------- Reset DMA init structure parameters values ------------------*/\r\n /* Initialize the DMA_PeripheralBaseAddr member */\r\n DMA_InitStruct->DMA_PeripheralBaseAddr = 0;\r\n /* Initialize the DMA_MemoryBaseAddr member */\r\n DMA_InitStruct->DMA_MemoryBaseAddr = 0;\r\n /* Initialize the DMA_DIR member */\r\n DMA_InitStruct->DMA_DIR = DMA_DIR_PeripheralSRC;\r\n /* Initialize the DMA_BufferSize member */\r\n DMA_InitStruct->DMA_BufferSize = 0;\r\n /* Initialize the DMA_PeripheralInc member */\r\n DMA_InitStruct->DMA_PeripheralInc = DMA_PeripheralInc_Disable;\r\n /* Initialize the DMA_MemoryInc member */\r\n DMA_InitStruct->DMA_MemoryInc = DMA_MemoryInc_Disable;\r\n /* Initialize the DMA_PeripheralDataSize member */\r\n DMA_InitStruct->DMA_PeripheralDataSize = DMA_PeripheralDataSize_Byte;\r\n /* Initialize the DMA_MemoryDataSize member */\r\n DMA_InitStruct->DMA_MemoryDataSize = DMA_MemoryDataSize_Byte;\r\n /* Initialize the DMA_Mode member */\r\n DMA_InitStruct->DMA_Mode = DMA_Mode_Normal;\r\n /* Initialize the DMA_Priority member */\r\n DMA_InitStruct->DMA_Priority = DMA_Priority_Low;\r\n /* Initialize the DMA_M2M member */\r\n DMA_InitStruct->DMA_M2M = DMA_M2M_Disable;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified DMAy Channelx.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @param NewState: new state of the DMAy Channelx. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DMA_Cmd(DMA_Channel_TypeDef* DMAy_Channelx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected DMAy Channelx */\r\n DMAy_Channelx->CCR |= DMA_CCR_EN;\r\n }\r\n else\r\n {\r\n /* Disable the selected DMAy Channelx */\r\n DMAy_Channelx->CCR &= (uint16_t)(~DMA_CCR_EN);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DMA_Group2 Data Counter functions\r\n * @brief Data Counter functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Data Counter functions #####\r\n ===============================================================================\r\n [..] This subsection provides function allowing to configure and read the buffer \r\n size (number of data to be transferred).The DMA data counter can be written \r\n only when the DMA channel is disabled (ie. after transfer complete event).\r\n [..] The following function can be used to write the Channel data counter value:\r\n (+) void DMA_SetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx, uint16_t DataNumber).\r\n [..]\r\n (@) It is advised to use this function rather than DMA_Init() in situations \r\n where only the Data buffer needs to be reloaded.\r\n [..] The DMA data counter can be read to indicate the number of remaining transfers \r\n for the relative DMA channel. This counter is decremented at the end of each \r\n data transfer and when the transfer is complete: \r\n (+) If Normal mode is selected: the counter is set to 0.\r\n (+) If Circular mode is selected: the counter is reloaded with the initial \r\n value(configured before enabling the DMA channel).\r\n [..] The following function can be used to read the Channel data counter value:\r\n (+) uint16_t DMA_GetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the number of data units in the current DMAy Channelx transfer.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @param DataNumber: The number of data units in the current DMAy Channelx\r\n * transfer. \r\n * @note This function can only be used when the DMAy_Channelx is disabled.\r\n * @retval None.\r\n */\r\nvoid DMA_SetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx, uint16_t DataNumber)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n\r\n/*--------------------------- DMAy Channelx CNDTR Configuration --------------*/\r\n /* Write to DMAy Channelx CNDTR */\r\n DMAy_Channelx->CNDTR = DataNumber;\r\n}\r\n\r\n/**\r\n * @brief Returns the number of remaining data units in the current\r\n * DMAy Channelx transfer.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @retval The number of remaining data units in the current DMAy Channelx\r\n * transfer.\r\n */\r\nuint16_t DMA_GetCurrDataCounter(DMA_Channel_TypeDef* DMAy_Channelx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n /* Return the number of remaining data units for DMAy Channelx */\r\n return ((uint16_t)(DMAy_Channelx->CNDTR));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup DMA_Group3 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n ===============================================================================\r\n [..] This subsection provides functions allowing to configure the DMA Interrupt \r\n sources and check or clear the flags or pending bits status.\r\n The user should identify which mode will be used in his application to manage \r\n the DMA controller events: Polling mode or Interrupt mode. \r\n \r\n *** Polling Mode ***\r\n ====================\r\n [..] Each DMA channel can be managed through 4 event Flags (y : DMA Controller \r\n number, x : DMA channel number):\r\n (#) DMAy_FLAG_TCx : to indicate that a Transfer Complete event occurred.\r\n (#) DMAy_FLAG_HTx : to indicate that a Half-Transfer Complete event occurred.\r\n (#) DMAy_FLAG_TEx : to indicate that a Transfer Error occurred.\r\n (#) DMAy_FLAG_GLx : to indicate that at least one of the events described \r\n above occurred.\r\n [..] \r\n (@) Clearing DMAy_FLAG_GLx results in clearing all other pending flags of the \r\n same channel (DMAy_FLAG_TCx, DMAy_FLAG_HTx and DMAy_FLAG_TEx).\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) FlagStatus DMA_GetFlagStatus(uint32_t DMA_FLAG);\r\n (+) void DMA_ClearFlag(uint32_t DMA_FLAG);\r\n\r\n *** Interrupt Mode ***\r\n ======================\r\n [..] Each DMA channel can be managed through 4 Interrupts:\r\n (+) Interrupt Source\r\n (##) DMA_IT_TC: specifies the interrupt source for the Transfer Complete \r\n event.\r\n (##) DMA_IT_HT: specifies the interrupt source for the Half-transfer Complete \r\n event.\r\n (##) DMA_IT_TE: specifies the interrupt source for the transfer errors event.\r\n (##) DMA_IT_GL: to indicate that at least one of the interrupts described \r\n above occurred.\r\n -@@- Clearing DMA_IT_GL interrupt results in clearing all other interrupts of \r\n the same channel (DMA_IT_TCx, DMA_IT_HT and DMA_IT_TE).\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) void DMA_ITConfig(DMA_Channel_TypeDef* DMAy_Channelx, uint32_t DMA_IT, FunctionalState NewState);\r\n (+) ITStatus DMA_GetITStatus(uint32_t DMA_IT);\r\n (+) void DMA_ClearITPendingBit(uint32_t DMA_IT);\r\n\r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Enables or disables the specified DMAy Channelx interrupts.\r\n * @param DMAy_Channelx: where y can be 1 or 2 to select the DMA and \r\n * x can be 1 to 7 for DMA1 and 1 to 5 for DMA2 to select the DMA Channel.\r\n * @param DMA_IT: specifies the DMA interrupts sources to be enabled\r\n * or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC: Transfer complete interrupt mask\r\n * @arg DMA_IT_HT: Half transfer interrupt mask\r\n * @arg DMA_IT_TE: Transfer error interrupt mask\r\n * @param NewState: new state of the specified DMA interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid DMA_ITConfig(DMA_Channel_TypeDef* DMAy_Channelx, uint32_t DMA_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_PERIPH(DMAy_Channelx));\r\n assert_param(IS_DMA_CONFIG_IT(DMA_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected DMA interrupts */\r\n DMAy_Channelx->CCR |= DMA_IT;\r\n }\r\n else\r\n {\r\n /* Disable the selected DMA interrupts */\r\n DMAy_Channelx->CCR &= ~DMA_IT;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified DMAy Channelx flag is set or not.\r\n * @param DMAy_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg DMA1_FLAG_GL1: DMA1 Channel1 global flag.\r\n * @arg DMA1_FLAG_TC1: DMA1 Channel1 transfer complete flag.\r\n * @arg DMA1_FLAG_HT1: DMA1 Channel1 half transfer flag.\r\n * @arg DMA1_FLAG_TE1: DMA1 Channel1 transfer error flag.\r\n * @arg DMA1_FLAG_GL2: DMA1 Channel2 global flag.\r\n * @arg DMA1_FLAG_TC2: DMA1 Channel2 transfer complete flag.\r\n * @arg DMA1_FLAG_HT2: DMA1 Channel2 half transfer flag.\r\n * @arg DMA1_FLAG_TE2: DMA1 Channel2 transfer error flag.\r\n * @arg DMA1_FLAG_GL3: DMA1 Channel3 global flag.\r\n * @arg DMA1_FLAG_TC3: DMA1 Channel3 transfer complete flag.\r\n * @arg DMA1_FLAG_HT3: DMA1 Channel3 half transfer flag.\r\n * @arg DMA1_FLAG_TE3: DMA1 Channel3 transfer error flag.\r\n * @arg DMA1_FLAG_GL4: DMA1 Channel4 global flag.\r\n * @arg DMA1_FLAG_TC4: DMA1 Channel4 transfer complete flag.\r\n * @arg DMA1_FLAG_HT4: DMA1 Channel4 half transfer flag.\r\n * @arg DMA1_FLAG_TE4: DMA1 Channel4 transfer error flag.\r\n * @arg DMA1_FLAG_GL5: DMA1 Channel5 global flag.\r\n * @arg DMA1_FLAG_TC5: DMA1 Channel5 transfer complete flag.\r\n * @arg DMA1_FLAG_HT5: DMA1 Channel5 half transfer flag.\r\n * @arg DMA1_FLAG_TE5: DMA1 Channel5 transfer error flag.\r\n * @arg DMA1_FLAG_GL6: DMA1 Channel6 global flag.\r\n * @arg DMA1_FLAG_TC6: DMA1 Channel6 transfer complete flag.\r\n * @arg DMA1_FLAG_HT6: DMA1 Channel6 half transfer flag.\r\n * @arg DMA1_FLAG_TE6: DMA1 Channel6 transfer error flag.\r\n * @arg DMA1_FLAG_GL7: DMA1 Channel7 global flag.\r\n * @arg DMA1_FLAG_TC7: DMA1 Channel7 transfer complete flag.\r\n * @arg DMA1_FLAG_HT7: DMA1 Channel7 half transfer flag.\r\n * @arg DMA1_FLAG_TE7: DMA1 Channel7 transfer error flag.\r\n * @arg DMA2_FLAG_GL1: DMA2 Channel1 global flag.\r\n * @arg DMA2_FLAG_TC1: DMA2 Channel1 transfer complete flag.\r\n * @arg DMA2_FLAG_HT1: DMA2 Channel1 half transfer flag.\r\n * @arg DMA2_FLAG_TE1: DMA2 Channel1 transfer error flag.\r\n * @arg DMA2_FLAG_GL2: DMA2 Channel2 global flag.\r\n * @arg DMA2_FLAG_TC2: DMA2 Channel2 transfer complete flag.\r\n * @arg DMA2_FLAG_HT2: DMA2 Channel2 half transfer flag.\r\n * @arg DMA2_FLAG_TE2: DMA2 Channel2 transfer error flag.\r\n * @arg DMA2_FLAG_GL3: DMA2 Channel3 global flag.\r\n * @arg DMA2_FLAG_TC3: DMA2 Channel3 transfer complete flag.\r\n * @arg DMA2_FLAG_HT3: DMA2 Channel3 half transfer flag.\r\n * @arg DMA2_FLAG_TE3: DMA2 Channel3 transfer error flag.\r\n * @arg DMA2_FLAG_GL4: DMA2 Channel4 global flag.\r\n * @arg DMA2_FLAG_TC4: DMA2 Channel4 transfer complete flag.\r\n * @arg DMA2_FLAG_HT4: DMA2 Channel4 half transfer flag.\r\n * @arg DMA2_FLAG_TE4: DMA2 Channel4 transfer error flag.\r\n * @arg DMA2_FLAG_GL5: DMA2 Channel5 global flag.\r\n * @arg DMA2_FLAG_TC5: DMA2 Channel5 transfer complete flag.\r\n * @arg DMA2_FLAG_HT5: DMA2 Channel5 half transfer flag.\r\n * @arg DMA2_FLAG_TE5: DMA2 Channel5 transfer error flag.\r\n * \r\n * @note\r\n * The Global flag (DMAy_FLAG_GLx) is set whenever any of the other flags \r\n * relative to the same channel is set (Transfer Complete, Half-transfer \r\n * Complete or Transfer Error flags: DMAy_FLAG_TCx, DMAy_FLAG_HTx or \r\n * DMAy_FLAG_TEx). \r\n * \r\n * @retval The new state of DMAy_FLAG (SET or RESET).\r\n */\r\nFlagStatus DMA_GetFlagStatus(uint32_t DMAy_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_DMA_GET_FLAG(DMAy_FLAG));\r\n\r\n /* Calculate the used DMAy */\r\n if ((DMAy_FLAG & FLAG_Mask) != (uint32_t)RESET)\r\n {\r\n /* Get DMA2 ISR register value */\r\n tmpreg = DMA2->ISR ;\r\n }\r\n else\r\n {\r\n /* Get DMA1 ISR register value */\r\n tmpreg = DMA1->ISR ;\r\n }\r\n\r\n /* Check the status of the specified DMAy flag */\r\n if ((tmpreg & DMAy_FLAG) != (uint32_t)RESET)\r\n {\r\n /* DMAy_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* DMAy_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n \r\n /* Return the DMAy_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the DMAy Channelx's pending flags.\r\n * @param DMAy_FLAG: specifies the flag to clear.\r\n * This parameter can be any combination (for the same DMA) of the following values:\r\n * @arg DMA1_FLAG_GL1: DMA1 Channel1 global flag.\r\n * @arg DMA1_FLAG_TC1: DMA1 Channel1 transfer complete flag.\r\n * @arg DMA1_FLAG_HT1: DMA1 Channel1 half transfer flag.\r\n * @arg DMA1_FLAG_TE1: DMA1 Channel1 transfer error flag.\r\n * @arg DMA1_FLAG_GL2: DMA1 Channel2 global flag.\r\n * @arg DMA1_FLAG_TC2: DMA1 Channel2 transfer complete flag.\r\n * @arg DMA1_FLAG_HT2: DMA1 Channel2 half transfer flag.\r\n * @arg DMA1_FLAG_TE2: DMA1 Channel2 transfer error flag.\r\n * @arg DMA1_FLAG_GL3: DMA1 Channel3 global flag.\r\n * @arg DMA1_FLAG_TC3: DMA1 Channel3 transfer complete flag.\r\n * @arg DMA1_FLAG_HT3: DMA1 Channel3 half transfer flag.\r\n * @arg DMA1_FLAG_TE3: DMA1 Channel3 transfer error flag.\r\n * @arg DMA1_FLAG_GL4: DMA1 Channel4 global flag.\r\n * @arg DMA1_FLAG_TC4: DMA1 Channel4 transfer complete flag.\r\n * @arg DMA1_FLAG_HT4: DMA1 Channel4 half transfer flag.\r\n * @arg DMA1_FLAG_TE4: DMA1 Channel4 transfer error flag.\r\n * @arg DMA1_FLAG_GL5: DMA1 Channel5 global flag.\r\n * @arg DMA1_FLAG_TC5: DMA1 Channel5 transfer complete flag.\r\n * @arg DMA1_FLAG_HT5: DMA1 Channel5 half transfer flag.\r\n * @arg DMA1_FLAG_TE5: DMA1 Channel5 transfer error flag.\r\n * @arg DMA1_FLAG_GL6: DMA1 Channel6 global flag.\r\n * @arg DMA1_FLAG_TC6: DMA1 Channel6 transfer complete flag.\r\n * @arg DMA1_FLAG_HT6: DMA1 Channel6 half transfer flag.\r\n * @arg DMA1_FLAG_TE6: DMA1 Channel6 transfer error flag.\r\n * @arg DMA1_FLAG_GL7: DMA1 Channel7 global flag.\r\n * @arg DMA1_FLAG_TC7: DMA1 Channel7 transfer complete flag.\r\n * @arg DMA1_FLAG_HT7: DMA1 Channel7 half transfer flag.\r\n * @arg DMA1_FLAG_TE7: DMA1 Channel7 transfer error flag.\r\n * @arg DMA2_FLAG_GL1: DMA2 Channel1 global flag.\r\n * @arg DMA2_FLAG_TC1: DMA2 Channel1 transfer complete flag.\r\n * @arg DMA2_FLAG_HT1: DMA2 Channel1 half transfer flag.\r\n * @arg DMA2_FLAG_TE1: DMA2 Channel1 transfer error flag.\r\n * @arg DMA2_FLAG_GL2: DMA2 Channel2 global flag.\r\n * @arg DMA2_FLAG_TC2: DMA2 Channel2 transfer complete flag.\r\n * @arg DMA2_FLAG_HT2: DMA2 Channel2 half transfer flag.\r\n * @arg DMA2_FLAG_TE2: DMA2 Channel2 transfer error flag.\r\n * @arg DMA2_FLAG_GL3: DMA2 Channel3 global flag.\r\n * @arg DMA2_FLAG_TC3: DMA2 Channel3 transfer complete flag.\r\n * @arg DMA2_FLAG_HT3: DMA2 Channel3 half transfer flag.\r\n * @arg DMA2_FLAG_TE3: DMA2 Channel3 transfer error flag.\r\n * @arg DMA2_FLAG_GL4: DMA2 Channel4 global flag.\r\n * @arg DMA2_FLAG_TC4: DMA2 Channel4 transfer complete flag.\r\n * @arg DMA2_FLAG_HT4: DMA2 Channel4 half transfer flag.\r\n * @arg DMA2_FLAG_TE4: DMA2 Channel4 transfer error flag.\r\n * @arg DMA2_FLAG_GL5: DMA2 Channel5 global flag.\r\n * @arg DMA2_FLAG_TC5: DMA2 Channel5 transfer complete flag.\r\n * @arg DMA2_FLAG_HT5: DMA2 Channel5 half transfer flag.\r\n * @arg DMA2_FLAG_TE5: DMA2 Channel5 transfer error flag.\r\n *\r\n * @note\r\n * Clearing the Global flag (DMAy_FLAG_GLx) results in clearing all other flags\r\n * relative to the same channel (Transfer Complete, Half-transfer Complete and\r\n * Transfer Error flags: DMAy_FLAG_TCx, DMAy_FLAG_HTx and DMAy_FLAG_TEx).\r\n *\r\n * @retval None\r\n */\r\nvoid DMA_ClearFlag(uint32_t DMAy_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_CLEAR_FLAG(DMAy_FLAG));\r\n\r\n/* Calculate the used DMAy */\r\n if ((DMAy_FLAG & FLAG_Mask) != (uint32_t)RESET)\r\n {\r\n /* Clear the selected DMAy flags */\r\n DMA2->IFCR = DMAy_FLAG;\r\n }\r\n else\r\n {\r\n /* Clear the selected DMAy flags */\r\n DMA1->IFCR = DMAy_FLAG;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified DMAy Channelx interrupt has occurred or not.\r\n * @param DMAy_IT: specifies the DMAy interrupt source to check. \r\n * This parameter can be one of the following values:\r\n * @arg DMA1_IT_GL1: DMA1 Channel1 global interrupt.\r\n * @arg DMA1_IT_TC1: DMA1 Channel1 transfer complete interrupt.\r\n * @arg DMA1_IT_HT1: DMA1 Channel1 half transfer interrupt.\r\n * @arg DMA1_IT_TE1: DMA1 Channel1 transfer error interrupt.\r\n * @arg DMA1_IT_GL2: DMA1 Channel2 global interrupt.\r\n * @arg DMA1_IT_TC2: DMA1 Channel2 transfer complete interrupt.\r\n * @arg DMA1_IT_HT2: DMA1 Channel2 half transfer interrupt.\r\n * @arg DMA1_IT_TE2: DMA1 Channel2 transfer error interrupt.\r\n * @arg DMA1_IT_GL3: DMA1 Channel3 global interrupt.\r\n * @arg DMA1_IT_TC3: DMA1 Channel3 transfer complete interrupt.\r\n * @arg DMA1_IT_HT3: DMA1 Channel3 half transfer interrupt.\r\n * @arg DMA1_IT_TE3: DMA1 Channel3 transfer error interrupt.\r\n * @arg DMA1_IT_GL4: DMA1 Channel4 global interrupt.\r\n * @arg DMA1_IT_TC4: DMA1 Channel4 transfer complete interrupt.\r\n * @arg DMA1_IT_HT4: DMA1 Channel4 half transfer interrupt.\r\n * @arg DMA1_IT_TE4: DMA1 Channel4 transfer error interrupt.\r\n * @arg DMA1_IT_GL5: DMA1 Channel5 global interrupt.\r\n * @arg DMA1_IT_TC5: DMA1 Channel5 transfer complete interrupt.\r\n * @arg DMA1_IT_HT5: DMA1 Channel5 half transfer interrupt.\r\n * @arg DMA1_IT_TE5: DMA1 Channel5 transfer error interrupt.\r\n * @arg DMA1_IT_GL6: DMA1 Channel6 global interrupt.\r\n * @arg DMA1_IT_TC6: DMA1 Channel6 transfer complete interrupt.\r\n * @arg DMA1_IT_HT6: DMA1 Channel6 half transfer interrupt.\r\n * @arg DMA1_IT_TE6: DMA1 Channel6 transfer error interrupt.\r\n * @arg DMA1_IT_GL7: DMA1 Channel7 global interrupt.\r\n * @arg DMA1_IT_TC7: DMA1 Channel7 transfer complete interrupt.\r\n * @arg DMA1_IT_HT7: DMA1 Channel7 half transfer interrupt.\r\n * @arg DMA1_IT_TE7: DMA1 Channel7 transfer error interrupt.\r\n * @arg DMA2_IT_GL1: DMA2 Channel1 global interrupt.\r\n * @arg DMA2_IT_TC1: DMA2 Channel1 transfer complete interrupt.\r\n * @arg DMA2_IT_HT1: DMA2 Channel1 half transfer interrupt.\r\n * @arg DMA2_IT_TE1: DMA2 Channel1 transfer error interrupt.\r\n * @arg DMA2_IT_GL2: DMA2 Channel2 global interrupt.\r\n * @arg DMA2_IT_TC2: DMA2 Channel2 transfer complete interrupt.\r\n * @arg DMA2_IT_HT2: DMA2 Channel2 half transfer interrupt.\r\n * @arg DMA2_IT_TE2: DMA2 Channel2 transfer error interrupt.\r\n * @arg DMA2_IT_GL3: DMA2 Channel3 global interrupt.\r\n * @arg DMA2_IT_TC3: DMA2 Channel3 transfer complete interrupt.\r\n * @arg DMA2_IT_HT3: DMA2 Channel3 half transfer interrupt.\r\n * @arg DMA2_IT_TE3: DMA2 Channel3 transfer error interrupt.\r\n * @arg DMA2_IT_GL4: DMA2 Channel4 global interrupt.\r\n * @arg DMA2_IT_TC4: DMA2 Channel4 transfer complete interrupt.\r\n * @arg DMA2_IT_HT4: DMA2 Channel4 half transfer interrupt.\r\n * @arg DMA2_IT_TE4: DMA2 Channel4 transfer error interrupt.\r\n * @arg DMA2_IT_GL5: DMA2 Channel5 global interrupt.\r\n * @arg DMA2_IT_TC5: DMA2 Channel5 transfer complete interrupt.\r\n * @arg DMA2_IT_HT5: DMA2 Channel5 half transfer interrupt.\r\n * @arg DMA2_IT_TE5: DMA2 Channel5 transfer error interrupt.\r\n * \r\n * @note\r\n * The Global interrupt (DMAy_FLAG_GLx) is set whenever any of the other \r\n * interrupts relative to the same channel is set (Transfer Complete, \r\n * Half-transfer Complete or Transfer Error interrupts: DMAy_IT_TCx, \r\n * DMAy_IT_HTx or DMAy_IT_TEx). \r\n * \r\n * @retval The new state of DMAy_IT (SET or RESET).\r\n */\r\nITStatus DMA_GetITStatus(uint32_t DMAy_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_GET_IT(DMAy_IT));\r\n\r\n /* Calculate the used DMA */\r\n if ((DMAy_IT & FLAG_Mask) != (uint32_t)RESET)\r\n {\r\n /* Get DMA2 ISR register value */\r\n tmpreg = DMA2->ISR;\r\n }\r\n else\r\n {\r\n /* Get DMA1 ISR register value */\r\n tmpreg = DMA1->ISR;\r\n }\r\n\r\n /* Check the status of the specified DMAy interrupt */\r\n if ((tmpreg & DMAy_IT) != (uint32_t)RESET)\r\n {\r\n /* DMAy_IT is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* DMAy_IT is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the DMAy_IT status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the DMAy Channelx's interrupt pending bits.\r\n * @param DMAy_IT: specifies the DMAy interrupt pending bit to clear.\r\n * This parameter can be any combination (for the same DMA) of the following values:\r\n * @arg DMA1_IT_GL1: DMA1 Channel1 global interrupt.\r\n * @arg DMA1_IT_TC1: DMA1 Channel1 transfer complete interrupt.\r\n * @arg DMA1_IT_HT1: DMA1 Channel1 half transfer interrupt.\r\n * @arg DMA1_IT_TE1: DMA1 Channel1 transfer error interrupt.\r\n * @arg DMA1_IT_GL2: DMA1 Channel2 global interrupt.\r\n * @arg DMA1_IT_TC2: DMA1 Channel2 transfer complete interrupt.\r\n * @arg DMA1_IT_HT2: DMA1 Channel2 half transfer interrupt.\r\n * @arg DMA1_IT_TE2: DMA1 Channel2 transfer error interrupt.\r\n * @arg DMA1_IT_GL3: DMA1 Channel3 global interrupt.\r\n * @arg DMA1_IT_TC3: DMA1 Channel3 transfer complete interrupt.\r\n * @arg DMA1_IT_HT3: DMA1 Channel3 half transfer interrupt.\r\n * @arg DMA1_IT_TE3: DMA1 Channel3 transfer error interrupt.\r\n * @arg DMA1_IT_GL4: DMA1 Channel4 global interrupt.\r\n * @arg DMA1_IT_TC4: DMA1 Channel4 transfer complete interrupt.\r\n * @arg DMA1_IT_HT4: DMA1 Channel4 half transfer interrupt.\r\n * @arg DMA1_IT_TE4: DMA1 Channel4 transfer error interrupt.\r\n * @arg DMA1_IT_GL5: DMA1 Channel5 global interrupt.\r\n * @arg DMA1_IT_TC5: DMA1 Channel5 transfer complete interrupt.\r\n * @arg DMA1_IT_HT5: DMA1 Channel5 half transfer interrupt.\r\n * @arg DMA1_IT_TE5: DMA1 Channel5 transfer error interrupt.\r\n * @arg DMA1_IT_GL6: DMA1 Channel6 global interrupt.\r\n * @arg DMA1_IT_TC6: DMA1 Channel6 transfer complete interrupt.\r\n * @arg DMA1_IT_HT6: DMA1 Channel6 half transfer interrupt.\r\n * @arg DMA1_IT_TE6: DMA1 Channel6 transfer error interrupt.\r\n * @arg DMA1_IT_GL7: DMA1 Channel7 global interrupt.\r\n * @arg DMA1_IT_TC7: DMA1 Channel7 transfer complete interrupt.\r\n * @arg DMA1_IT_HT7: DMA1 Channel7 half transfer interrupt.\r\n * @arg DMA1_IT_TE7: DMA1 Channel7 transfer error interrupt.\r\n * @arg DMA2_IT_GL1: DMA2 Channel1 global interrupt.\r\n * @arg DMA2_IT_TC1: DMA2 Channel1 transfer complete interrupt.\r\n * @arg DMA2_IT_HT1: DMA2 Channel1 half transfer interrupt.\r\n * @arg DMA2_IT_TE1: DMA2 Channel1 transfer error interrupt.\r\n * @arg DMA2_IT_GL2: DMA2 Channel2 global interrupt.\r\n * @arg DMA2_IT_TC2: DMA2 Channel2 transfer complete interrupt.\r\n * @arg DMA2_IT_HT2: DMA2 Channel2 half transfer interrupt.\r\n * @arg DMA2_IT_TE2: DMA2 Channel2 transfer error interrupt.\r\n * @arg DMA2_IT_GL3: DMA2 Channel3 global interrupt.\r\n * @arg DMA2_IT_TC3: DMA2 Channel3 transfer complete interrupt.\r\n * @arg DMA2_IT_HT3: DMA2 Channel3 half transfer interrupt.\r\n * @arg DMA2_IT_TE3: DMA2 Channel3 transfer error interrupt.\r\n * @arg DMA2_IT_GL4: DMA2 Channel4 global interrupt.\r\n * @arg DMA2_IT_TC4: DMA2 Channel4 transfer complete interrupt.\r\n * @arg DMA2_IT_HT4: DMA2 Channel4 half transfer interrupt.\r\n * @arg DMA2_IT_TE4: DMA2 Channel4 transfer error interrupt.\r\n * @arg DMA2_IT_GL5: DMA2 Channel5 global interrupt.\r\n * @arg DMA2_IT_TC5: DMA2 Channel5 transfer complete interrupt.\r\n * @arg DMA2_IT_HT5: DMA2 Channel5 half transfer interrupt.\r\n * @arg DMA2_IT_TE5: DMA2 Channel5 transfer error interrupt.\r\n * \r\n * @note\r\n * Clearing the Global interrupt (DMAy_IT_GLx) results in clearing all other \r\n * interrupts relative to the same channel (Transfer Complete, Half-transfer \r\n * Complete and Transfer Error interrupts: DMAy_IT_TCx, DMAy_IT_HTx and \r\n * DMAy_IT_TEx). \r\n * \r\n * @retval None\r\n */\r\nvoid DMA_ClearITPendingBit(uint32_t DMAy_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_CLEAR_IT(DMAy_IT));\r\n \r\n /* Calculate the used DMAy */\r\n if ((DMAy_IT & FLAG_Mask) != (uint32_t)RESET)\r\n {\r\n /* Clear the selected DMAy interrupt pending bits */\r\n DMA2->IFCR = DMAy_IT;\r\n }\r\n else\r\n {\r\n /* Clear the selected DMAy interrupt pending bits */\r\n DMA1->IFCR = DMAy_IT;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_exti.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the EXTI peripheral:\r\n * + Initialization and Configuration \r\n * + Interrupts and flags management \r\n *\r\n @verbatim\r\n ===============================================================================\r\n ##### EXTI features #####\r\n ===============================================================================\r\n [..] External interrupt/event lines are mapped as following:\r\n (#) All available GPIO pins are connected to the 16 external \r\n interrupt/event lines from EXTI0 to EXTI15.\r\n (#) EXTI line 16 is connected to the PVD output\r\n (#) EXTI line 17 is connected to the RTC Alarm event\r\n (#) EXTI line 18 is connected to USB Device wakeup event \r\n (#) EXTI line 19 is connected to the RTC Tamper and TimeStamp events\r\n (#) EXTI line 20 is connected to the RTC wakeup event \r\n (#) EXTI line 21 is connected to the Comparator 1 wakeup event \r\n (#) EXTI line 22 is connected to the Comparator 2 wakeup event\r\n (#) EXTI line 23 is connected to the I2C1 wakeup event\r\n (#) EXTI line 24 is connected to the I2C2 wakeup event \r\n (#) EXTI line 25 is connected to the USART1 wakeup event\r\n (#) EXTI line 26 is connected to the USART2 wakeup event \r\n (#) EXTI line 27 is reserved\r\n (#) EXTI line 28 is connected to the USART3 wakeup event\r\n (#) EXTI line 29 is connected to the Comparator 3 event\r\n (#) EXTI line 30 is connected to the Comparator 4 event\r\n (#) EXTI line 31 is connected to the Comparator 5 event\r\n (#) EXTI line 32 is connected to the Comparator 6 event\r\n (#) EXTI line 33 is connected to the Comparator 7 event\r\n (#) EXTI line 34 is connected for thr UART4 wakeup event\r\n (#) EXTI line 35 is connected for the UART5 wakeup event \r\n\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] In order to use an I/O pin as an external interrupt source, \r\n follow steps below:\r\n (#) Configure the I/O in input mode using GPIO_Init().\r\n (#) Select the input source pin for the EXTI line using\r\n SYSCFG_EXTILineConfig().\r\n (#) Select the mode(interrupt, event) and configure the trigger \r\n selection (Rising, falling or both) using EXTI_Init(). For the \r\n internal interrupt, the trigger selection is not needed \r\n (the active edge is always the rising one).\r\n (#) Configure NVIC IRQ channel mapped to the EXTI line using NVIC_Init().\r\n (#) Optionally, you can generate a software interrupt using the function \r\n EXTI_GenerateSWInterrupt().\r\n [..]\r\n (@) SYSCFG APB clock must be enabled to get write access to SYSCFG_EXTICRx\r\n registers using RCC_APB2PeriphClockCmd(RCC_APB2Periph_SYSCFG, ENABLE);\r\n \r\n @endverbatim\r\n\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI \r\n * @brief EXTI driver modules\r\n * @{\r\n */\r\n\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define EXTI_LINENONE ((uint32_t)0x00000) /* No interrupt selected */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Private_Functions \r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the EXTI peripheral registers to their default reset \r\n * values.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid EXTI_DeInit(void)\r\n{\r\n EXTI->IMR = 0x1F800000;\r\n EXTI->EMR = 0x00000000;\r\n EXTI->RTSR = 0x00000000;\r\n EXTI->FTSR = 0x00000000;\r\n EXTI->SWIER = 0x00000000;\r\n EXTI->PR = 0xE07FFFFF;\r\n EXTI->IMR2 = 0x0000000C;\r\n EXTI->EMR2 = 0x00000000;\r\n EXTI->RTSR2 = 0x00000000;\r\n EXTI->FTSR2 = 0x00000000;\r\n EXTI->SWIER2 = 0x00000000;\r\n EXTI->PR2 = 0x00000003;\r\n}\r\n\r\n/**\r\n * @brief Initializes the EXTI peripheral according to the specified\r\n * parameters in the EXTI_InitStruct.\r\n * EXTI_Line specifies the EXTI line (EXTI0....EXTI35).\r\n * EXTI_Mode specifies which EXTI line is used as interrupt or an event.\r\n * EXTI_Trigger selects the trigger. When the trigger occurs, interrupt\r\n * pending bit will be set.\r\n * EXTI_LineCmd controls (Enable/Disable) the EXTI line.\r\n * @param EXTI_InitStruct: pointer to a EXTI_InitTypeDef structure that \r\n * contains the configuration information for the EXTI peripheral.\r\n * @retval None\r\n */\r\n \r\n\r\nvoid EXTI_Init(EXTI_InitTypeDef* EXTI_InitStruct)\r\n{\r\n uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_MODE(EXTI_InitStruct->EXTI_Mode));\r\n assert_param(IS_EXTI_TRIGGER(EXTI_InitStruct->EXTI_Trigger));\r\n assert_param(IS_EXTI_LINE_ALL(EXTI_InitStruct->EXTI_Line));\r\n assert_param(IS_FUNCTIONAL_STATE(EXTI_InitStruct->EXTI_LineCmd));\r\n\r\n tmp = (uint32_t)EXTI_BASE;\r\n \r\n if (EXTI_InitStruct->EXTI_LineCmd != DISABLE)\r\n {\r\n /* Clear EXTI line configuration */ \r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->IMR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) &= ~(uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F)); \r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->EMR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) &= ~(uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n \r\n tmp += EXTI_InitStruct->EXTI_Mode + (((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20);\r\n\r\n *(__IO uint32_t *) tmp |= (uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n \r\n tmp = (uint32_t)EXTI_BASE;\r\n\r\n /* Clear Rising Falling edge configuration */\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->RTSR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) &= ~(uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->FTSR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) &= ~(uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n \r\n /* Select the trigger for the selected interrupts */\r\n if (EXTI_InitStruct->EXTI_Trigger == EXTI_Trigger_Rising_Falling)\r\n {\r\n /* Rising Falling edge */\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->RTSR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) |= (uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->FTSR)) + ((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20) |= (uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F)); \r\n }\r\n else\r\n {\r\n tmp += EXTI_InitStruct->EXTI_Trigger + (((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20);\r\n\r\n *(__IO uint32_t *) tmp |= (uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n }\r\n }\r\n \r\n else\r\n {\r\n tmp += EXTI_InitStruct->EXTI_Mode + (((EXTI_InitStruct->EXTI_Line) >> 5 ) * 0x20);\r\n\r\n /* Disable the selected external lines */\r\n *(__IO uint32_t *) tmp &= ~(uint32_t)(1 << (EXTI_InitStruct->EXTI_Line & 0x1F));\r\n }\r\n \r\n}\r\n\r\n/**\r\n * @brief Fills each EXTI_InitStruct member with its reset value.\r\n * @param EXTI_InitStruct: pointer to a EXTI_InitTypeDef structure which will\r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid EXTI_StructInit(EXTI_InitTypeDef* EXTI_InitStruct)\r\n{\r\n EXTI_InitStruct->EXTI_Line = EXTI_LINENONE;\r\n EXTI_InitStruct->EXTI_Mode = EXTI_Mode_Interrupt;\r\n EXTI_InitStruct->EXTI_Trigger = EXTI_Trigger_Rising_Falling;\r\n EXTI_InitStruct->EXTI_LineCmd = DISABLE;\r\n}\r\n\r\n/**\r\n * @brief Generates a Software interrupt on selected EXTI line.\r\n * @param EXTI_Line: specifies the EXTI line on which the software interrupt\r\n * will be generated.\r\n * This parameter can be any combination of EXTI_Linex where x can be (0..20).\r\n * @retval None\r\n */\r\nvoid EXTI_GenerateSWInterrupt(uint32_t EXTI_Line)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE_EXT(EXTI_Line));\r\n\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->SWIER)) + ((EXTI_Line) >> 5 ) * 0x20) |= (uint32_t)(1 << (EXTI_Line & 0x1F));\r\n\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup EXTI_Group2 Interrupts and flags management functions\r\n * @brief EXTI Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to configure the EXTI Interrupts \r\n sources and check or clear the flags or pending bits status.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Checks whether the specified EXTI line flag is set or not.\r\n * @param EXTI_Line: specifies the EXTI line flag to check.\r\n * This parameter can be any combination of EXTI_Linex where x can be (0..20).\r\n * @retval The new state of EXTI_Line (SET or RESET). \r\n */\r\nFlagStatus EXTI_GetFlagStatus(uint32_t EXTI_Line)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_GET_EXTI_LINE(EXTI_Line));\r\n \r\n if ((*(__IO uint32_t *) (((uint32_t) &(EXTI->PR)) + ((EXTI_Line) >> 5 ) * 0x20)& (uint32_t)(1 << (EXTI_Line & 0x1F))) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the EXTI's line pending flags.\r\n * @param EXTI_Line: specifies the EXTI lines flags to clear.\r\n * This parameter can be any combination of EXTI_Linex where x can be (0..20).\r\n * @retval None\r\n */\r\nvoid EXTI_ClearFlag(uint32_t EXTI_Line)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE_EXT(EXTI_Line));\r\n\r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->PR)) + ((EXTI_Line) >> 5 ) * 0x20) = (1 << (EXTI_Line & 0x1F)); \r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified EXTI line is asserted or not.\r\n * @param EXTI_Line: specifies the EXTI line to check.\r\n * This parameter can be any combination of EXTI_Linex where x can be (0..20).\r\n * @retval The new state of EXTI_Line (SET or RESET).\r\n */\r\nITStatus EXTI_GetITStatus(uint32_t EXTI_Line)\r\n{\r\n ITStatus bitstatus = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_GET_EXTI_LINE(EXTI_Line));\r\n \r\n if ((*(__IO uint32_t *) (((uint32_t) &(EXTI->PR)) + ((EXTI_Line) >> 5 ) * 0x20)& (uint32_t)(1 << (EXTI_Line & 0x1F))) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n \r\n}\r\n\r\n/**\r\n * @brief Clears the EXTI's line pending bits.\r\n * @param EXTI_Line: specifies the EXTI lines to clear.\r\n * This parameter can be any combination of EXTI_Linex where x can be (0..20).\r\n * @retval None\r\n */\r\nvoid EXTI_ClearITPendingBit(uint32_t EXTI_Line)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE_EXT(EXTI_Line));\r\n \r\n *(__IO uint32_t *) (((uint32_t) &(EXTI->PR)) + ((EXTI_Line) >> 5 ) * 0x20) = (1 << (EXTI_Line & 0x1F));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_flash.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_flash.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the FLASH peripheral:\r\n * + FLASH Interface configuration\r\n * + FLASH Memory Programming\r\n * + Option Bytes Programming\r\n * + Interrupts and flags management\r\n * \r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] This driver provides functions to configure and program the FLASH \r\n memory of all STM32F30x devices. These functions are split in 4 groups:\r\n (#) FLASH Interface configuration functions: this group includes the\r\n management of following features:\r\n (++) Set the latency.\r\n (++) Enable/Disable the Half Cycle Access.\r\n (++) Enable/Disable the prefetch buffer.\r\n (#) FLASH Memory Programming functions: this group includes all needed\r\n functions to erase and program the main memory:\r\n (++) Lock and Unlock the FLASH interface.\r\n (++) Erase function: Erase page, erase all pages.\r\n (++) Program functions: Half Word and Word write.\r\n (#) FLASH Option Bytes Programming functions: this group includes all \r\n needed functions to manage the Option Bytes:\r\n (++) Lock and Unlock the Flash Option bytes.\r\n (++) Launch the Option Bytes loader\r\n (++) Erase the Option Bytes\r\n (++) Set/Reset the write protection\r\n (++) Set the Read protection Level\r\n (++) Program the user option Bytes\r\n (++) Set/Reset the BOOT1 bit\r\n (++) Enable/Disable the VDDA Analog Monitoring\r\n (++) Enable/Disable the SRAM parity\r\n (++) Get the user option bytes\r\n (++) Get the Write protection\r\n (++) Get the read protection status\r\n (#) FLASH Interrupts and flags management functions: this group includes \r\n all needed functions to:\r\n (++) Enable/Disable the FLASH interrupt sources.\r\n (++) Get flags status.\r\n (++) Clear flags.\r\n (++) Get FLASH operation status.\r\n (++) Wait for last FLASH operation.\r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH \r\n * @brief FLASH driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* FLASH Mask */\r\n#define RDPRT_MASK ((uint32_t)0x00000002)\r\n#define WRP01_MASK ((uint32_t)0x0000FFFF)\r\n#define WRP23_MASK ((uint32_t)0xFFFF0000)\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup FLASH_Private_Functions\r\n * @{\r\n */ \r\n\r\n/** @defgroup FLASH_Group1 FLASH Interface configuration functions\r\n * @brief FLASH Interface configuration functions \r\n *\r\n\r\n@verbatim \r\n ===============================================================================\r\n ##### FLASH Interface configuration functions #####\r\n ===============================================================================\r\n [..] This group includes the following functions:\r\n (+) void FLASH_SetLatency(uint32_t FLASH_Latency); \r\n (+) void FLASH_HalfCycleAccessCmd(uint32_t FLASH_HalfCycleAccess); \r\n (+) void FLASH_PrefetchBufferCmd(FunctionalState NewState);\r\n [..] The unlock sequence is not needed for these functions.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Sets the code latency value.\r\n * @param FLASH_Latency: specifies the FLASH Latency value.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_Latency_0: FLASH Zero Latency cycle\r\n * @arg FLASH_Latency_1: FLASH One Latency cycle\r\n * @arg FLASH_Latency_2: FLASH Two Latency cycles \r\n * @retval None\r\n */\r\nvoid FLASH_SetLatency(uint32_t FLASH_Latency)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_FLASH_LATENCY(FLASH_Latency));\r\n \r\n /* Read the ACR register */\r\n tmpreg = FLASH->ACR; \r\n \r\n /* Sets the Latency value */\r\n tmpreg &= (uint32_t) (~((uint32_t)FLASH_ACR_LATENCY));\r\n tmpreg |= FLASH_Latency;\r\n \r\n /* Write the ACR register */\r\n FLASH->ACR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Half cycle flash access.\r\n * @param FLASH_HalfCycleAccess: specifies the FLASH Half cycle Access mode.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_HalfCycleAccess_Enable: FLASH Half Cycle Enable\r\n * @arg FLASH_HalfCycleAccess_Disable: FLASH Half Cycle Disable\r\n * @retval None\r\n */\r\nvoid FLASH_HalfCycleAccessCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if(NewState != DISABLE)\r\n {\r\n FLASH->ACR |= FLASH_ACR_HLFCYA;\r\n }\r\n else\r\n {\r\n FLASH->ACR &= (uint32_t)(~((uint32_t)FLASH_ACR_HLFCYA));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Prefetch Buffer.\r\n * @param NewState: new state of the Prefetch Buffer.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FLASH_PrefetchBufferCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if(NewState != DISABLE)\r\n {\r\n FLASH->ACR |= FLASH_ACR_PRFTBE;\r\n }\r\n else\r\n {\r\n FLASH->ACR &= (uint32_t)(~((uint32_t)FLASH_ACR_PRFTBE));\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Group2 FLASH Memory Programming functions\r\n * @brief FLASH Memory Programming functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### FLASH Memory Programming functions #####\r\n =============================================================================== \r\n [..] This group includes the following functions:\r\n (+) void FLASH_Unlock(void);\r\n (+) void FLASH_Lock(void);\r\n (+) FLASH_Status FLASH_ErasePage(uint32_t Page_Address);\r\n (+) FLASH_Status FLASH_EraseAllPages(void);\r\n (+) FLASH_Status FLASH_ProgramWord(uint32_t Address, uint32_t Data);\r\n (+) FLASH_Status FLASH_ProgramHalfWord(uint32_t Address, uint16_t Data);\r\n [..] Any operation of erase or program should follow these steps:\r\n (#) Call the FLASH_Unlock() function to enable the FLASH control register \r\n program memory access.\r\n (#) Call the desired function to erase page or program data.\r\n (#) Call the FLASH_Lock() function to disable the FLASH control register \r\n access (recommended to protect the FLASH memory against possible \r\n unwanted operation).\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlocks the FLASH control register access\r\n * @param None\r\n * @retval None\r\n */\r\nvoid FLASH_Unlock(void)\r\n{\r\n if((FLASH->CR & FLASH_CR_LOCK) != RESET)\r\n {\r\n /* Authorize the FLASH Registers access */\r\n FLASH->KEYR = FLASH_KEY1;\r\n FLASH->KEYR = FLASH_KEY2;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Locks the FLASH control register access\r\n * @param None\r\n * @retval None\r\n */\r\nvoid FLASH_Lock(void)\r\n{\r\n /* Set the LOCK Bit to lock the FLASH Registers access */\r\n FLASH->CR |= FLASH_CR_LOCK;\r\n}\r\n\r\n/**\r\n * @brief Erases a specified page in program memory.\r\n * @note To correctly run this function, the FLASH_Unlock() function\r\n * must be called before.\r\n * @note Call the FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param Page_Address: The page address in program memory to be erased.\r\n * @note A Page is erased in the Program memory only if the address to load \r\n * is the start address of a page (multiple of 1024 bytes). \r\n * @retval FLASH Status: The returned value can be: \r\n * FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_ErasePage(uint32_t Page_Address)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Page_Address));\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* If the previous operation is completed, proceed to erase the page */\r\n FLASH->CR |= FLASH_CR_PER;\r\n FLASH->AR = Page_Address; \r\n FLASH->CR |= FLASH_CR_STRT;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n /* Disable the PER Bit */\r\n FLASH->CR &= ~FLASH_CR_PER;\r\n }\r\n \r\n /* Return the Erase Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Erases all FLASH pages.\r\n * @note To correctly run this function, the FLASH_Unlock() function\r\n * must be called before.\r\n * all the FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation)\r\n * @param None\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG,\r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_EraseAllPages(void)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* if the previous operation is completed, proceed to erase all pages */\r\n FLASH->CR |= FLASH_CR_MER;\r\n FLASH->CR |= FLASH_CR_STRT;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n /* Disable the MER Bit */\r\n FLASH->CR &= ~FLASH_CR_MER;\r\n }\r\n\r\n /* Return the Erase Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Programs a word at a specified address.\r\n * @note To correctly run this function, the FLASH_Unlock() function\r\n * must be called before.\r\n * Call the FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param Address: specifies the address to be programmed.\r\n * @param Data: specifies the data to be programmed.\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG,\r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT. \r\n */\r\nFLASH_Status FLASH_ProgramWord(uint32_t Address, uint32_t Data)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n __IO uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* If the previous operation is completed, proceed to program the new first \r\n half word */\r\n FLASH->CR |= FLASH_CR_PG;\r\n \r\n *(__IO uint16_t*)Address = (uint16_t)Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* If the previous operation is completed, proceed to program the new second \r\n half word */\r\n tmp = Address + 2;\r\n\r\n *(__IO uint16_t*) tmp = Data >> 16;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n /* Disable the PG Bit */\r\n FLASH->CR &= ~FLASH_CR_PG;\r\n }\r\n else\r\n {\r\n /* Disable the PG Bit */\r\n FLASH->CR &= ~FLASH_CR_PG;\r\n }\r\n }\r\n \r\n /* Return the Program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Programs a half word at a specified address.\r\n * @note To correctly run this function, the FLASH_Unlock() function\r\n * must be called before.\r\n * Call the FLASH_Lock() to disable the flash memory access \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param Address: specifies the address to be programmed.\r\n * @param Data: specifies the data to be programmed.\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG,\r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT. \r\n */\r\nFLASH_Status FLASH_ProgramHalfWord(uint32_t Address, uint16_t Data)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* If the previous operation is completed, proceed to program the new data */\r\n FLASH->CR |= FLASH_CR_PG;\r\n \r\n *(__IO uint16_t*)Address = Data;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n /* Disable the PG Bit */\r\n FLASH->CR &= ~FLASH_CR_PG;\r\n } \r\n \r\n /* Return the Program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup FLASH_Group3 Option Bytes Programming functions\r\n * @brief Option Bytes Programming functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Option Bytes Programming functions #####\r\n =============================================================================== \r\n [..] This group includes the following functions:\r\n (+) void FLASH_OB_Unlock(void);\r\n (+) void FLASH_OB_Lock(void);\r\n (+) void FLASH_OB_Erase(void);\r\n (+) FLASH_Status FLASH_OB_WRPConfig(uint32_t OB_WRP, FunctionalState NewState);\r\n (+) FLASH_Status FLASH_OB_RDPConfig(uint8_t OB_RDP);\r\n (+) FLASH_Status FLASH_OB_UserConfig(uint8_t OB_IWDG, uint8_t OB_STOP, uint8_t OB_STDBY);\r\n (+) FLASH_Status FLASH_OB_BOOTConfig(uint8_t OB_BOOT1);\r\n (+) FLASH_Status FLASH_OB_VDDAConfig(uint8_t OB_VDDA_ANALOG);\r\n (+) FLASH_Status FLASH_OB_SRMParityConfig(uint8_t OB_SRAM_Parity);\r\n (+) FLASH_Status FLASH_OB_WriteUser(uint8_t OB_USER);\t\t\t\t\t\r\n (+) FLASH_Status FLASH_OB_Launch(void);\r\n (+) uint32_t FLASH_OB_GetUser(void);\t\t\t\t\t\t\r\n (+) uint8_t FLASH_OB_GetWRP(void);\t\t\t\t\t\t\r\n (+) uint8_t FLASH_OB_GetRDP(void);\t\t\t\t\t\t\t\r\n [..] Any operation of erase or program should follow these steps:\r\n (#) Call the FLASH_OB_Unlock() function to enable the FLASH option control \r\n register access.\r\n (#) Call one or several functions to program the desired Option Bytes:\r\n (++) void FLASH_OB_WRPConfig(uint32_t OB_WRP, FunctionalState NewState); \r\n => to Enable/Disable the desired sector write protection.\r\n (++) FLASH_Status FLASH_OB_RDPConfig(uint8_t OB_RDP) => to set the \r\n desired read Protection Level.\r\n (++) FLASH_Status FLASH_OB_UserConfig(uint8_t OB_IWDG, uint8_t OB_STOP, uint8_t OB_STDBY); \r\n => to configure the user Option Bytes.\r\n \t (++) FLASH_Status FLASH_OB_BOOTConfig(uint8_t OB_BOOT1); \r\n => to set the boot1 mode\r\n (++) FLASH_Status FLASH_OB_VDDAConfig(uint8_t OB_VDDA_ANALOG); \r\n => to Enable/Disable the VDDA monitoring.\r\n (++) FLASH_Status FLASH_OB_SRMParityConfig(uint8_t OB_SRAM_Parity); \r\n => to Enable/Disable the SRAM Parity check.\t\t \r\n\t (++) FLASH_Status FLASH_OB_WriteUser(uint8_t OB_USER); \r\n => to write all user option bytes: OB_IWDG, OB_STOP, OB_STDBY, \r\n OB_BOOT1, OB_VDDA_ANALOG and OB_VDD_SD12. \r\n (#) Once all needed Option Bytes to be programmed are correctly written, \r\n call the FLASH_OB_Launch() function to launch the Option Bytes \r\n programming process.\r\n (#@) When changing the IWDG mode from HW to SW or from SW to HW, a system \r\n reset is needed to make the change effective. \r\n (#) Call the FLASH_OB_Lock() function to disable the FLASH option control \r\n register access (recommended to protect the Option Bytes against \r\n possible unwanted operations).\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlocks the option bytes block access.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid FLASH_OB_Unlock(void)\r\n{\r\n if((FLASH->CR & FLASH_CR_OPTWRE) == RESET)\r\n { \r\n /* Unlocking the option bytes block access */\r\n FLASH->OPTKEYR = FLASH_OPTKEY1;\r\n FLASH->OPTKEYR = FLASH_OPTKEY2;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Locks the option bytes block access.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid FLASH_OB_Lock(void)\r\n{\r\n /* Set the OPTWREN Bit to lock the option bytes block access */\r\n FLASH->CR &= ~FLASH_CR_OPTWRE;\r\n}\r\n\r\n/**\r\n * @brief Launch the option byte loading.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid FLASH_OB_Launch(void)\r\n{\r\n /* Set the OBL_Launch bit to launch the option byte loading */\r\n FLASH->CR |= FLASH_CR_OBL_LAUNCH; \r\n}\r\n\r\n/**\r\n * @brief Erases the FLASH option bytes.\r\n * @note This functions erases all option bytes except the Read protection (RDP). \r\n * @param None\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG,\r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_OB_Erase(void)\r\n{\r\n uint16_t rdptmp = OB_RDP_Level_0;\r\n\r\n FLASH_Status status = FLASH_COMPLETE;\r\n\r\n /* Get the actual read protection Option Byte value */ \r\n if(FLASH_OB_GetRDP() != RESET)\r\n {\r\n rdptmp = 0x00; \r\n }\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* If the previous operation is completed, proceed to erase the option bytes */\r\n FLASH->CR |= FLASH_CR_OPTER;\r\n FLASH->CR |= FLASH_CR_STRT;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* If the erase operation is completed, disable the OPTER Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTER;\r\n \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG;\r\n\r\n /* Restore the last read protection Option Byte value */\r\n OB->RDP = (uint16_t)rdptmp; \r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n }\r\n else\r\n {\r\n if (status != FLASH_TIMEOUT)\r\n {\r\n /* Disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n }\r\n /* Return the erase status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Write protects the desired pages\r\n * @note To correctly run this function, the FLASH_OB_Unlock() function\r\n * must be called before.\r\n * @note Call the FLASH_OB_Lock() to disable the flash control register access and the option bytes \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param OB_WRP: specifies the address of the pages to be write protected.\r\n * This parameter can be:\r\n * @arg value between OB_WRP_Pages0to35 and OB_WRP_Pages60to63\r\n * @arg OB_WRP_AllPages\r\n * @retval FLASH Status: The returned value can be: \r\n * FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_OB_EnableWRP(uint32_t OB_WRP)\r\n{\r\n uint16_t WRP0_Data = 0xFFFF, WRP1_Data = 0xFFFF, WRP2_Data = 0xFFFF, WRP3_Data = 0xFFFF;\r\n\r\n FLASH_Status status = FLASH_COMPLETE;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_WRP(OB_WRP));\r\n\r\n OB_WRP = (uint32_t)(~OB_WRP);\r\n WRP0_Data = (uint16_t)(OB_WRP & OB_WRP0_WRP0);\r\n WRP1_Data = (uint16_t)((OB_WRP >> 8) & OB_WRP0_WRP0);\r\n WRP2_Data = (uint16_t)((OB_WRP >> 16) & OB_WRP0_WRP0) ;\r\n WRP3_Data = (uint16_t)((OB_WRP >> 24) & OB_WRP0_WRP0) ;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status == FLASH_COMPLETE)\r\n {\r\n FLASH->CR |= FLASH_CR_OPTPG;\r\n\r\n if(WRP0_Data != 0xFF)\r\n {\r\n OB->WRP0 = WRP0_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n }\r\n if((status == FLASH_COMPLETE) && (WRP1_Data != 0xFF))\r\n {\r\n OB->WRP1 = WRP1_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n }\r\n if((status == FLASH_COMPLETE) && (WRP2_Data != 0xFF))\r\n {\r\n OB->WRP2 = WRP2_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n } \r\n if((status == FLASH_COMPLETE) && (WRP3_Data != 0xFF))\r\n {\r\n OB->WRP3 = WRP3_Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n } \r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n /* Return the write protection operation Status */\r\n return status; \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the read out protection.\r\n * @note To correctly run this function, the FLASH_OB_Unlock() function\r\n * must be called before.\r\n * @note Call the FLASH_OB_Lock() to disable the flash control register access and the option bytes \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param FLASH_ReadProtection_Level: specifies the read protection level. \r\n * This parameter can be:\r\n * @arg OB_RDP_Level_0: No protection\r\n * @arg OB_RDP_Level_1: Read protection of the memory \r\n * @arg OB_RDP_Level_2: Chip protection\r\n * @retval FLASH Status: The returned value can be: \r\n * FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_OB_RDPConfig(uint8_t OB_RDP)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_OB_RDP(OB_RDP));\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n FLASH->CR |= FLASH_CR_OPTER;\r\n FLASH->CR |= FLASH_CR_STRT;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* If the erase operation is completed, disable the OPTER Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTER;\r\n \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG;\r\n \r\n OB->RDP = OB_RDP;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT); \r\n \r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n }\r\n else \r\n {\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* Disable the OPTER Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTER;\r\n }\r\n }\r\n }\r\n /* Return the protection operation Status */\r\n return status; \r\n}\r\n\r\n/**\r\n * @brief Programs the FLASH User Option Byte: IWDG_SW / RST_STOP / RST_STDBY.\r\n * @param OB_IWDG: Selects the IWDG mode\r\n * This parameter can be one of the following values:\r\n * @arg OB_IWDG_SW: Software IWDG selected\r\n * @arg OB_IWDG_HW: Hardware IWDG selected\r\n * @param OB_STOP: Reset event when entering STOP mode.\r\n * This parameter can be one of the following values:\r\n * @arg OB_STOP_NoRST: No reset generated when entering in STOP\r\n * @arg OB_STOP_RST: Reset generated when entering in STOP\r\n * @param OB_STDBY: Reset event when entering Standby mode.\r\n * This parameter can be one of the following values:\r\n * @arg OB_STDBY_NoRST: No reset generated when entering in STANDBY\r\n * @arg OB_STDBY_RST: Reset generated when entering in STANDBY\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG, \r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_OB_UserConfig(uint8_t OB_IWDG, uint8_t OB_STOP, uint8_t OB_STDBY)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_IWDG_SOURCE(OB_IWDG));\r\n assert_param(IS_OB_STOP_SOURCE(OB_STOP));\r\n assert_param(IS_OB_STDBY_SOURCE(OB_STDBY));\r\n\r\n /* Authorize the small information block programming */\r\n FLASH->OPTKEYR = FLASH_KEY1;\r\n FLASH->OPTKEYR = FLASH_KEY2;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n \r\n OB->USER = (uint8_t)((uint8_t)(OB_IWDG | OB_STOP) | (uint8_t)(OB_STDBY |0xF8));\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n /* Return the Option Byte program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Sets or resets the BOOT1. \r\n * @param OB_BOOT1: Set or Reset the BOOT1.\r\n * This parameter can be one of the following values:\r\n * @arg OB_BOOT1_RESET: BOOT1 Reset\r\n * @arg OB_BOOT1_SET: BOOT1 Set\r\n * @retval None\r\n */\r\nFLASH_Status FLASH_OB_BOOTConfig(uint8_t OB_BOOT1)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_BOOT1(OB_BOOT1));\r\n\r\n /* Authorize the small information block programming */\r\n FLASH->OPTKEYR = FLASH_KEY1;\r\n FLASH->OPTKEYR = FLASH_KEY2;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n \r\n\tOB->USER = OB_BOOT1|0xEF;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n /* Return the Option Byte program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Sets or resets the analogue monitoring on VDDA Power source. \r\n * @param OB_VDDA_ANALOG: Selects the analog monitoring on VDDA Power source.\r\n * This parameter can be one of the following values:\r\n * @arg OB_VDDA_ANALOG_ON: Analog monitoring on VDDA Power source ON\r\n * @arg OB_VDDA_ANALOG_OFF: Analog monitoring on VDDA Power source OFF\r\n * @retval None\r\n */\r\nFLASH_Status FLASH_OB_VDDAConfig(uint8_t OB_VDDA_ANALOG)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_VDDA_ANALOG(OB_VDDA_ANALOG));\r\n\r\n /* Authorize the small information block programming */\r\n FLASH->OPTKEYR = FLASH_KEY1;\r\n FLASH->OPTKEYR = FLASH_KEY2;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n \r\n\tOB->USER = OB_VDDA_ANALOG |0xDF;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n /* Return the Option Byte program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Sets or resets the SRAM parity.\r\n * @param OB_SRAM_Parity: Set or Reset the SRAM parity enable bit.\r\n * This parameter can be one of the following values:\r\n * @arg OB_SRAM_PARITY_SET: Set SRAM parity.\r\n * @arg OB_SRAM_PARITY_RESET: Reset SRAM parity.\r\n * @retval None\r\n */\r\nFLASH_Status FLASH_OB_SRAMParityConfig(uint8_t OB_SRAM_Parity)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE; \r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_SRAM_PARITY(OB_SRAM_Parity));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n\r\n OB->USER = OB_SRAM_Parity | 0xBF;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n }\r\n /* Return the Option Byte program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Programs the FLASH User Option Byte: IWDG_SW / RST_STOP / RST_STDBY/ BOOT1 and OB_VDDA_ANALOG.\r\n * @note To correctly run this function, the FLASH_OB_Unlock() function\r\n * must be called before.\r\n * @note Call the FLASH_OB_Lock() to disable the flash control register access and the option bytes \r\n * (recommended to protect the FLASH memory against possible unwanted operation) \r\n * @param OB_USER: Selects all user option bytes\r\n * This parameter is a combination of the following values:\r\n * @arg OB_IWDG_SW / OB_IWDG_HW: Software / Hardware WDG selected\r\n * @arg OB_STOP_NoRST / OB_STOP_RST: No reset / Reset generated when entering in STOP\r\n * @arg OB_STDBY_NoRST / OB_STDBY_RST: No reset / Reset generated when entering in STANDBY\r\n * @arg OB_BOOT1_RESET / OB_BOOT1_SET: BOOT1 Reset / Set\r\n * @arg OB_VDDA_ANALOG_ON / OB_VDDA_ANALOG_OFF: Analog monitoring on VDDA Power source ON / OFF\r\n * @retval FLASH Status: The returned value can be: \r\n * FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_OB_WriteUser(uint8_t OB_USER)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE; \r\n\r\n /* Authorize the small information block programming */\r\n FLASH->OPTKEYR = FLASH_KEY1;\r\n FLASH->OPTKEYR = FLASH_KEY2;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status == FLASH_COMPLETE)\r\n { \r\n /* Enable the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n \r\n\t OB->USER = OB_USER | 0x88;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* if the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n } \r\n /* Return the Option Byte program Status */\r\n return status;\r\n\r\n}\r\n\r\n/**\r\n * @brief Programs a half word at a specified Option Byte Data address.\r\n * @note To correctly run this function, the FLASH_OB_Unlock() function\r\n * must be called before.\r\n * Call the FLASH_OB_Lock() to disable the flash control register access and the option bytes \r\n * (recommended to protect the FLASH memory against possible unwanted operation)\r\n * @param Address: specifies the address to be programmed.\r\n * This parameter can be 0x1FFFF804 or 0x1FFFF806. \r\n * @param Data: specifies the data to be programmed.\r\n * @retval FLASH Status: The returned value can be: FLASH_ERROR_PG,\r\n * FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_ProgramOptionByteData(uint32_t Address, uint8_t Data)\r\n{\r\n FLASH_Status status = FLASH_COMPLETE;\r\n /* Check the parameters */\r\n assert_param(IS_OB_DATA_ADDRESS(Address));\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n\r\n if(status == FLASH_COMPLETE)\r\n {\r\n /* Enables the Option Bytes Programming operation */\r\n FLASH->CR |= FLASH_CR_OPTPG; \r\n *(__IO uint16_t*)Address = Data;\r\n \r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_ER_PRG_TIMEOUT);\r\n \r\n if(status != FLASH_TIMEOUT)\r\n {\r\n /* If the program operation is completed, disable the OPTPG Bit */\r\n FLASH->CR &= ~FLASH_CR_OPTPG;\r\n }\r\n }\r\n /* Return the Option Byte Data Program Status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Returns the FLASH User Option Bytes values.\r\n * @param None\r\n * @retval The FLASH User Option Bytes .\r\n */\r\nuint8_t FLASH_OB_GetUser(void)\r\n{\r\n /* Return the User Option Byte */\r\n return (uint8_t)(FLASH->OBR >> 8);\r\n}\r\n\r\n/**\r\n * @brief Returns the FLASH Write Protection Option Bytes value.\r\n * @param None\r\n * @retval The FLASH Write Protection Option Bytes value\r\n */\r\nuint32_t FLASH_OB_GetWRP(void)\r\n{\r\n /* Return the FLASH write protection Register value */\r\n return (uint32_t)(FLASH->WRPR);\r\n}\r\n\r\n/**\r\n * @brief Checks whether the FLASH Read out Protection Status is set or not.\r\n * @param None\r\n * @retval FLASH ReadOut Protection Status(SET or RESET)\r\n */\r\nFlagStatus FLASH_OB_GetRDP(void)\r\n{\r\n FlagStatus readstatus = RESET;\r\n \r\n if ((uint8_t)(FLASH->OBR & (FLASH_OBR_RDPRT1 | FLASH_OBR_RDPRT2)) != RESET)\r\n {\r\n readstatus = SET;\r\n }\r\n else\r\n {\r\n readstatus = RESET;\r\n }\r\n return readstatus;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Group4 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified FLASH interrupts.\r\n * @param FLASH_IT: specifies the FLASH interrupt sources to be enabled or \r\n * disabled.\r\n * This parameter can be any combination of the following values: \r\n * @arg FLASH_IT_EOP: FLASH end of programming Interrupt\r\n * @arg FLASH_IT_ERR: FLASH Error Interrupt \r\n * @retval None \r\n */\r\nvoid FLASH_ITConfig(uint32_t FLASH_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_IT(FLASH_IT)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if(NewState != DISABLE)\r\n {\r\n /* Enable the interrupt sources */\r\n FLASH->CR |= FLASH_IT;\r\n }\r\n else\r\n {\r\n /* Disable the interrupt sources */\r\n FLASH->CR &= ~(uint32_t)FLASH_IT;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified FLASH flag is set or not.\r\n * @param FLASH_FLAG: specifies the FLASH flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_FLAG_BSY: FLASH write/erase operations in progress flag \r\n * @arg FLASH_FLAG_PGERR: FLASH Programming error flag \r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protected error flag\r\n * @arg FLASH_FLAG_EOP: FLASH End of Programming flag \r\n * @retval The new state of FLASH_FLAG (SET or RESET).\r\n */\r\nFlagStatus FLASH_GetFlagStatus(uint32_t FLASH_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_GET_FLAG(FLASH_FLAG));\r\n\r\n if((FLASH->SR & FLASH_FLAG) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n /* Return the new state of FLASH_FLAG (SET or RESET) */\r\n return bitstatus; \r\n}\r\n\r\n/**\r\n * @brief Clears the FLASH's pending flags.\r\n * @param FLASH_FLAG: specifies the FLASH flags to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_FLAG_PGERR: FLASH Programming error flag \r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protected error flag\r\n * @arg FLASH_FLAG_EOP: FLASH End of Programming flag \r\n * @retval None\r\n */\r\nvoid FLASH_ClearFlag(uint32_t FLASH_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_CLEAR_FLAG(FLASH_FLAG));\r\n \r\n /* Clear the flags */\r\n FLASH->SR = FLASH_FLAG;\r\n}\r\n\r\n/**\r\n * @brief Returns the FLASH Status.\r\n * @param None\r\n * @retval FLASH Status: The returned value can be: \r\n * FLASH_BUSY, FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP or FLASH_COMPLETE.\r\n */\r\nFLASH_Status FLASH_GetStatus(void)\r\n{\r\n FLASH_Status FLASHstatus = FLASH_COMPLETE;\r\n \r\n if((FLASH->SR & FLASH_FLAG_BSY) == FLASH_FLAG_BSY) \r\n {\r\n FLASHstatus = FLASH_BUSY;\r\n }\r\n else \r\n { \r\n if((FLASH->SR & (uint32_t)FLASH_FLAG_WRPERR)!= (uint32_t)0x00)\r\n { \r\n FLASHstatus = FLASH_ERROR_WRP;\r\n }\r\n else \r\n {\r\n if((FLASH->SR & (uint32_t)(FLASH_SR_PGERR)) != (uint32_t)0x00)\r\n {\r\n FLASHstatus = FLASH_ERROR_PROGRAM; \r\n }\r\n else\r\n {\r\n FLASHstatus = FLASH_COMPLETE;\r\n }\r\n }\r\n }\r\n /* Return the FLASH Status */\r\n return FLASHstatus;\r\n}\r\n\r\n/**\r\n * @brief Waits for a FLASH operation to complete or a TIMEOUT to occur.\r\n * @param Timeout: FLASH programming Timeout\r\n * @retval FLASH Status: The returned value can be: FLASH_BUSY, \r\n * FLASH_ERROR_PROGRAM, FLASH_ERROR_WRP, FLASH_COMPLETE or FLASH_TIMEOUT.\r\n */\r\nFLASH_Status FLASH_WaitForLastOperation(uint32_t Timeout)\r\n{ \r\n FLASH_Status status = FLASH_COMPLETE;\r\n \r\n /* Check for the FLASH Status */\r\n status = FLASH_GetStatus();\r\n \r\n /* Wait for a FLASH operation to complete or a TIMEOUT to occur */\r\n while((status == FLASH_BUSY) && (Timeout != 0x00))\r\n {\r\n status = FLASH_GetStatus();\r\n Timeout--;\r\n }\r\n \r\n if(Timeout == 0x00 )\r\n {\r\n status = FLASH_TIMEOUT;\r\n }\r\n /* Return the operation status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_fmc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_fmc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the FMC peripheral: \r\n * + Interface with SRAM, PSRAM, NOR and OneNAND memories\r\n * + Interface with NAND memories\r\n * + Interface with 16-bit PC Card compatible memories \r\n * + Interrupts and flags management \r\n * \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FMC \r\n * @brief FMC driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* --------------------- FMC registers bit mask ---------------------------- */\r\n/* FMC BCRx Mask */\r\n#define BCR_MBKEN_SET ((uint32_t)0x00000001)\r\n#define BCR_MBKEN_RESET ((uint32_t)0x000FFFFE)\r\n#define BCR_FACCEN_SET ((uint32_t)0x00000040)\r\n\r\n/* FMC PCRx Mask */\r\n#define PCR_PBKEN_SET ((uint32_t)0x00000004)\r\n#define PCR_PBKEN_RESET ((uint32_t)0x000FFFFB)\r\n#define PCR_ECCEN_SET ((uint32_t)0x00000040)\r\n#define PCR_ECCEN_RESET ((uint32_t)0x000FFFBF)\r\n#define PCR_MEMORYTYPE_NAND ((uint32_t)0x00000008)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup FMC_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FMC_Group1 NOR/SRAM Controller functions\r\n * @brief NOR/SRAM Controller functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### NOR and SRAM Controller functions #####\r\n =============================================================================== \r\n\r\n [..] The following sequence should be followed to configure the FMC to interface\r\n with SRAM, PSRAM, NOR or OneNAND memory connected to the NOR/SRAM Bank:\r\n \r\n (#) Enable the clock for the FMC and associated GPIOs using the following functions:\r\n RCC_AHB3PeriphClockCmd(RCC_AHB3Periph_FMC, ENABLE);\r\n RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_GPIOx, ENABLE);\r\n\r\n (#) FMC pins configuration \r\n (++) Connect the involved FMC pins to AF12 using the following function \r\n GPIO_PinAFConfig(GPIOx, GPIO_PinSourcex, GPIO_AF_FMC); \r\n (++) Configure these FMC pins in alternate function mode by calling the function\r\n GPIO_Init(); \r\n \r\n (#) Declare a FMC_NORSRAMInitTypeDef structure, for example:\r\n FMC_NORSRAMInitTypeDef FMC_NORSRAMInitStructure;\r\n and fill the FMC_NORSRAMInitStructure variable with the allowed values of\r\n the structure member.\r\n \r\n (#) Initialize the NOR/SRAM Controller by calling the function\r\n FMC_NORSRAMInit(&FMC_NORSRAMInitStructure); \r\n\r\n (#) Then enable the NOR/SRAM Bank, for example:\r\n FMC_NORSRAMCmd(FMC_Bank1_NORSRAM2, ENABLE); \r\n\r\n (#) At this stage you can read/write from/to the memory connected to the NOR/SRAM Bank. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initializes the FMC NOR/SRAM Banks registers to their default \r\n * reset values.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank1_NORSRAM1: FMC Bank1 NOR/SRAM1 \r\n * @arg FMC_Bank1_NORSRAM2: FMC Bank1 NOR/SRAM2 \r\n * @arg FMC_Bank1_NORSRAM3: FMC Bank1 NOR/SRAM3 \r\n * @arg FMC_Bank1_NORSRAM4: FMC Bank1 NOR/SRAM4 \r\n * @retval None\r\n */\r\nvoid FMC_NORSRAMDeInit(uint32_t FMC_Bank)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_FMC_NORSRAM_BANK(FMC_Bank));\r\n \r\n /* FMC_Bank1_NORSRAM1 */\r\n if(FMC_Bank == FMC_Bank1_NORSRAM1)\r\n {\r\n FMC_Bank1->BTCR[FMC_Bank] = 0x000030DB; \r\n }\r\n /* FMC_Bank1_NORSRAM2, FMC_Bank1_NORSRAM3 or FMC_Bank1_NORSRAM4 */\r\n else\r\n { \r\n FMC_Bank1->BTCR[FMC_Bank] = 0x000030D2; \r\n }\r\n FMC_Bank1->BTCR[FMC_Bank + 1] = 0x0FFFFFFF;\r\n FMC_Bank1E->BWTR[FMC_Bank] = 0x0FFFFFFF; \r\n}\r\n\r\n/**\r\n * @brief Initializes the FMC NOR/SRAM Banks according to the specified\r\n * parameters in the FMC_NORSRAMInitStruct.\r\n * @param FMC_NORSRAMInitStruct : pointer to a FMC_NORSRAMInitTypeDef structure\r\n * that contains the configuration information for the FMC NOR/SRAM \r\n * specified Banks. \r\n * @retval None\r\n */\r\nvoid FMC_NORSRAMInit(FMC_NORSRAMInitTypeDef* FMC_NORSRAMInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FMC_NORSRAM_BANK(FMC_NORSRAMInitStruct->FMC_Bank));\r\n assert_param(IS_FMC_MUX(FMC_NORSRAMInitStruct->FMC_DataAddressMux));\r\n assert_param(IS_FMC_MEMORY(FMC_NORSRAMInitStruct->FMC_MemoryType));\r\n assert_param(IS_FMC_NORSRAM_MEMORY_WIDTH(FMC_NORSRAMInitStruct->FMC_MemoryDataWidth));\r\n assert_param(IS_FMC_BURSTMODE(FMC_NORSRAMInitStruct->FMC_BurstAccessMode));\r\n assert_param(IS_FMC_WAIT_POLARITY(FMC_NORSRAMInitStruct->FMC_WaitSignalPolarity));\r\n assert_param(IS_FMC_WRAP_MODE(FMC_NORSRAMInitStruct->FMC_WrapMode));\r\n assert_param(IS_FMC_WAIT_SIGNAL_ACTIVE(FMC_NORSRAMInitStruct->FMC_WaitSignalActive));\r\n assert_param(IS_FMC_WRITE_OPERATION(FMC_NORSRAMInitStruct->FMC_WriteOperation));\r\n assert_param(IS_FMC_WAITE_SIGNAL(FMC_NORSRAMInitStruct->FMC_WaitSignal));\r\n assert_param(IS_FMC_EXTENDED_MODE(FMC_NORSRAMInitStruct->FMC_ExtendedMode));\r\n assert_param(IS_FMC_ASYNWAIT(FMC_NORSRAMInitStruct->FMC_AsynchronousWait));\r\n assert_param(IS_FMC_WRITE_BURST(FMC_NORSRAMInitStruct->FMC_WriteBurst)); \r\n assert_param(IS_FMC_ADDRESS_SETUP_TIME(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressSetupTime));\r\n assert_param(IS_FMC_ADDRESS_HOLD_TIME(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressHoldTime));\r\n assert_param(IS_FMC_DATASETUP_TIME(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataSetupTime));\r\n assert_param(IS_FMC_TURNAROUND_TIME(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_BusTurnAroundDuration));\r\n assert_param(IS_FMC_CLK_DIV(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_CLKDivision));\r\n assert_param(IS_FMC_DATA_LATENCY(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataLatency));\r\n assert_param(IS_FMC_ACCESS_MODE(FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AccessMode)); \r\n \r\n /* NOR/SRAM Bank control register configuration */ \r\n FMC_Bank1->BTCR[FMC_NORSRAMInitStruct->FMC_Bank] = \r\n (uint32_t)FMC_NORSRAMInitStruct->FMC_DataAddressMux |\r\n FMC_NORSRAMInitStruct->FMC_MemoryType |\r\n FMC_NORSRAMInitStruct->FMC_MemoryDataWidth |\r\n FMC_NORSRAMInitStruct->FMC_BurstAccessMode |\r\n FMC_NORSRAMInitStruct->FMC_WaitSignalPolarity |\r\n FMC_NORSRAMInitStruct->FMC_WrapMode |\r\n FMC_NORSRAMInitStruct->FMC_WaitSignalActive |\r\n FMC_NORSRAMInitStruct->FMC_WriteOperation |\r\n FMC_NORSRAMInitStruct->FMC_WaitSignal |\r\n FMC_NORSRAMInitStruct->FMC_ExtendedMode |\r\n FMC_NORSRAMInitStruct->FMC_AsynchronousWait |\r\n FMC_NORSRAMInitStruct->FMC_WriteBurst;\r\n\r\n \r\n if(FMC_NORSRAMInitStruct->FMC_MemoryType == FMC_MemoryType_NOR)\r\n {\r\n FMC_Bank1->BTCR[FMC_NORSRAMInitStruct->FMC_Bank] |= (uint32_t)BCR_FACCEN_SET;\r\n }\r\n \r\n /* NOR/SRAM Bank timing register configuration */\r\n FMC_Bank1->BTCR[FMC_NORSRAMInitStruct->FMC_Bank+1] = \r\n (uint32_t)FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressSetupTime |\r\n (FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressHoldTime << 4) |\r\n (FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataSetupTime << 8) |\r\n (FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_BusTurnAroundDuration << 16) |\r\n (((FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_CLKDivision)-1) << 20) |\r\n (((FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataLatency)-2) << 24) |\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AccessMode;\r\n \r\n /* NOR/SRAM Bank timing register for write configuration, if extended mode is used */\r\n if(FMC_NORSRAMInitStruct->FMC_ExtendedMode == FMC_ExtendedMode_Enable)\r\n {\r\n assert_param(IS_FMC_ADDRESS_SETUP_TIME(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressSetupTime));\r\n assert_param(IS_FMC_ADDRESS_HOLD_TIME(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressHoldTime));\r\n assert_param(IS_FMC_DATASETUP_TIME(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataSetupTime));\r\n assert_param(IS_FMC_CLK_DIV(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_CLKDivision));\r\n assert_param(IS_FMC_DATA_LATENCY(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataLatency));\r\n assert_param(IS_FMC_ACCESS_MODE(FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AccessMode));\r\n \r\n FMC_Bank1E->BWTR[FMC_NORSRAMInitStruct->FMC_Bank] = \r\n (uint32_t)FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressSetupTime |\r\n (FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressHoldTime << 4 )|\r\n (FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataSetupTime << 8) |\r\n (((FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_CLKDivision)-1) << 20) |\r\n (((FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataLatency)-2) << 24) |\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AccessMode;\r\n }\r\n else\r\n {\r\n FMC_Bank1E->BWTR[FMC_NORSRAMInitStruct->FMC_Bank] = 0x0FFFFFFF;\r\n }\r\n \r\n}\r\n\r\n/**\r\n * @brief Fills each FMC_NORSRAMInitStruct member with its default value.\r\n * @param FMC_NORSRAMInitStruct: pointer to a FMC_NORSRAMInitTypeDef structure \r\n * which will be initialized.\r\n * @retval None\r\n */\r\nvoid FMC_NORSRAMStructInit(FMC_NORSRAMInitTypeDef* FMC_NORSRAMInitStruct)\r\n{ \r\n /* Reset NOR/SRAM Init structure parameters values */\r\n FMC_NORSRAMInitStruct->FMC_Bank = FMC_Bank1_NORSRAM1;\r\n FMC_NORSRAMInitStruct->FMC_DataAddressMux = FMC_DataAddressMux_Enable;\r\n FMC_NORSRAMInitStruct->FMC_MemoryType = FMC_MemoryType_SRAM;\r\n FMC_NORSRAMInitStruct->FMC_MemoryDataWidth = FMC_NORSRAM_MemoryDataWidth_16b;\r\n FMC_NORSRAMInitStruct->FMC_BurstAccessMode = FMC_BurstAccessMode_Disable;\r\n FMC_NORSRAMInitStruct->FMC_AsynchronousWait = FMC_AsynchronousWait_Disable;\r\n FMC_NORSRAMInitStruct->FMC_WaitSignalPolarity = FMC_WaitSignalPolarity_Low;\r\n FMC_NORSRAMInitStruct->FMC_WrapMode = FMC_WrapMode_Disable;\r\n FMC_NORSRAMInitStruct->FMC_WaitSignalActive = FMC_WaitSignalActive_BeforeWaitState;\r\n FMC_NORSRAMInitStruct->FMC_WriteOperation = FMC_WriteOperation_Enable;\r\n FMC_NORSRAMInitStruct->FMC_WaitSignal = FMC_WaitSignal_Enable;\r\n FMC_NORSRAMInitStruct->FMC_ExtendedMode = FMC_ExtendedMode_Disable;\r\n FMC_NORSRAMInitStruct->FMC_WriteBurst = FMC_WriteBurst_Disable;\r\n \r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressSetupTime = 15;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AddressHoldTime = 15;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataSetupTime = 255;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_BusTurnAroundDuration = 15;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_CLKDivision = 15;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_DataLatency = 15;\r\n FMC_NORSRAMInitStruct->FMC_ReadWriteTimingStruct->FMC_AccessMode = FMC_AccessMode_A; \r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressSetupTime = 15;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AddressHoldTime = 15;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataSetupTime = 255;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_BusTurnAroundDuration = 15;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_CLKDivision = 16;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_DataLatency = 17;\r\n FMC_NORSRAMInitStruct->FMC_WriteTimingStruct->FMC_AccessMode = FMC_AccessMode_A;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified NOR/SRAM Memory Bank.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank1_NORSRAM1: FMC Bank1 NOR/SRAM1 \r\n * @arg FMC_Bank1_NORSRAM2: FMC Bank1 NOR/SRAM2 \r\n * @arg FMC_Bank1_NORSRAM3: FMC Bank1 NOR/SRAM3 \r\n * @arg FMC_Bank1_NORSRAM4: FMC Bank1 NOR/SRAM4 \r\n * @param NewState: new state of the FMC_Bank. This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FMC_NORSRAMCmd(uint32_t FMC_Bank, FunctionalState NewState)\r\n{\r\n assert_param(IS_FMC_NORSRAM_BANK(FMC_Bank));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected NOR/SRAM Bank by setting the PBKEN bit in the BCRx register */\r\n FMC_Bank1->BTCR[FMC_Bank] |= BCR_MBKEN_SET;\r\n }\r\n else\r\n {\r\n /* Disable the selected NOR/SRAM Bank by clearing the PBKEN bit in the BCRx register */\r\n FMC_Bank1->BTCR[FMC_Bank] &= BCR_MBKEN_RESET;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Group2 NAND Controller functions\r\n * @brief NAND Controller functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### NAND Controller functions #####\r\n =============================================================================== \r\n\r\n [..] The following sequence should be followed to configure the FMC to interface \r\n with 8-bit or 16-bit NAND memory connected to the NAND Bank:\r\n \r\n (#) Enable the clock for the FMC and associated GPIOs using the following functions:\r\n (++) RCC_AHB3PeriphClockCmd(RCC_AHB3Periph_FMC, ENABLE);\r\n (++) RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_GPIOx, ENABLE);\r\n\r\n (#) FMC pins configuration \r\n (++) Connect the involved FMC pins to AF12 using the following function \r\n GPIO_PinAFConfig(GPIOx, GPIO_PinSourcex, GPIO_AF_FMC); \r\n (++) Configure these FMC pins in alternate function mode by calling the function\r\n GPIO_Init(); \r\n \r\n (#) Declare a FMC_NANDInitTypeDef structure, for example:\r\n FMC_NANDInitTypeDef FMC_NANDInitStructure;\r\n and fill the FMC_NANDInitStructure variable with the allowed values of\r\n the structure member.\r\n \r\n (#) Initialize the NAND Controller by calling the function\r\n FMC_NANDInit(&FMC_NANDInitStructure); \r\n\r\n (#) Then enable the NAND Bank, for example:\r\n FMC_NANDCmd(FMC_Bank3_NAND, ENABLE); \r\n\r\n (#) At this stage you can read/write from/to the memory connected to the NAND Bank. \r\n \r\n [..]\r\n (@) To enable the Error Correction Code (ECC), you have to use the function\r\n FMC_NANDECCCmd(FMC_Bank3_NAND, ENABLE); \r\n [..]\r\n (@) and to get the current ECC value you have to use the function\r\n ECCval = FMC_GetECC(FMC_Bank3_NAND); \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief De-initializes the FMC NAND Banks registers to their default reset values.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND \r\n * @retval None\r\n */\r\nvoid FMC_NANDDeInit(uint32_t FMC_Bank)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_FMC_NAND_BANK(FMC_Bank));\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n /* Set the FMC_Bank2 registers to their reset values */\r\n FMC_Bank2->PCR2 = 0x00000018;\r\n FMC_Bank2->SR2 = 0x00000040;\r\n FMC_Bank2->PMEM2 = 0xFCFCFCFC;\r\n FMC_Bank2->PATT2 = 0xFCFCFCFC; \r\n }\r\n /* FMC_Bank3_NAND */ \r\n else\r\n {\r\n /* Set the FMC_Bank3 registers to their reset values */\r\n FMC_Bank3->PCR3 = 0x00000018;\r\n FMC_Bank3->SR3 = 0x00000040;\r\n FMC_Bank3->PMEM3 = 0xFCFCFCFC;\r\n FMC_Bank3->PATT3 = 0xFCFCFCFC; \r\n } \r\n}\r\n\r\n/**\r\n * @brief Initializes the FMC NAND Banks according to the specified parameters\r\n * in the FMC_NANDInitStruct.\r\n * @param FMC_NANDInitStruct : pointer to a FMC_NANDInitTypeDef structure that\r\n * contains the configuration information for the FMC NAND specified Banks. \r\n * @retval None\r\n */\r\nvoid FMC_NANDInit(FMC_NANDInitTypeDef* FMC_NANDInitStruct)\r\n{\r\n uint32_t tmppcr = 0x00000000, tmppmem = 0x00000000, tmppatt = 0x00000000; \r\n \r\n /* Check the parameters */\r\n assert_param(IS_FMC_NAND_BANK(FMC_NANDInitStruct->FMC_Bank));\r\n assert_param(IS_FMC_WAIT_FEATURE(FMC_NANDInitStruct->FMC_Waitfeature));\r\n assert_param(IS_FMC_NAND_MEMORY_WIDTH(FMC_NANDInitStruct->FMC_MemoryDataWidth));\r\n assert_param(IS_FMC_ECC_STATE(FMC_NANDInitStruct->FMC_ECC));\r\n assert_param(IS_FMC_ECCPAGE_SIZE(FMC_NANDInitStruct->FMC_ECCPageSize));\r\n assert_param(IS_FMC_TCLR_TIME(FMC_NANDInitStruct->FMC_TCLRSetupTime));\r\n assert_param(IS_FMC_TAR_TIME(FMC_NANDInitStruct->FMC_TARSetupTime));\r\n assert_param(IS_FMC_SETUP_TIME(FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime));\r\n assert_param(IS_FMC_WAIT_TIME(FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime));\r\n assert_param(IS_FMC_HOLD_TIME(FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime));\r\n assert_param(IS_FMC_HIZ_TIME(FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime));\r\n assert_param(IS_FMC_SETUP_TIME(FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime));\r\n assert_param(IS_FMC_WAIT_TIME(FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime));\r\n assert_param(IS_FMC_HOLD_TIME(FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime));\r\n assert_param(IS_FMC_HIZ_TIME(FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime));\r\n \r\n /* Set the tmppcr value according to FMC_NANDInitStruct parameters */\r\n tmppcr = (uint32_t)FMC_NANDInitStruct->FMC_Waitfeature |\r\n PCR_MEMORYTYPE_NAND |\r\n FMC_NANDInitStruct->FMC_MemoryDataWidth |\r\n FMC_NANDInitStruct->FMC_ECC |\r\n FMC_NANDInitStruct->FMC_ECCPageSize |\r\n (FMC_NANDInitStruct->FMC_TCLRSetupTime << 9 )|\r\n (FMC_NANDInitStruct->FMC_TARSetupTime << 13);\r\n \r\n /* Set tmppmem value according to FMC_CommonSpaceTimingStructure parameters */\r\n tmppmem = (uint32_t)FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime |\r\n (FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime << 8) |\r\n (FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime << 16)|\r\n (FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime << 24); \r\n \r\n /* Set tmppatt value according to FMC_AttributeSpaceTimingStructure parameters */\r\n tmppatt = (uint32_t)FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime |\r\n (FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime << 8) |\r\n (FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime << 16)|\r\n (FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime << 24);\r\n \r\n if(FMC_NANDInitStruct->FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n /* FMC_Bank2_NAND registers configuration */\r\n FMC_Bank2->PCR2 = tmppcr;\r\n FMC_Bank2->PMEM2 = tmppmem;\r\n FMC_Bank2->PATT2 = tmppatt;\r\n }\r\n else\r\n {\r\n /* FMC_Bank3_NAND registers configuration */\r\n FMC_Bank3->PCR3 = tmppcr;\r\n FMC_Bank3->PMEM3 = tmppmem;\r\n FMC_Bank3->PATT3 = tmppatt;\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @brief Fills each FMC_NANDInitStruct member with its default value.\r\n * @param FMC_NANDInitStruct: pointer to a FMC_NANDInitTypeDef structure which\r\n * will be initialized.\r\n * @retval None\r\n */\r\nvoid FMC_NANDStructInit(FMC_NANDInitTypeDef* FMC_NANDInitStruct)\r\n{ \r\n /* Reset NAND Init structure parameters values */\r\n FMC_NANDInitStruct->FMC_Bank = FMC_Bank2_NAND;\r\n FMC_NANDInitStruct->FMC_Waitfeature = FMC_Waitfeature_Disable;\r\n FMC_NANDInitStruct->FMC_MemoryDataWidth = FMC_NAND_MemoryDataWidth_16b;\r\n FMC_NANDInitStruct->FMC_ECC = FMC_ECC_Disable;\r\n FMC_NANDInitStruct->FMC_ECCPageSize = FMC_ECCPageSize_256Bytes;\r\n FMC_NANDInitStruct->FMC_TCLRSetupTime = 0x0;\r\n FMC_NANDInitStruct->FMC_TARSetupTime = 0x0;\r\n FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime = 252;\r\n FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime = 252;\r\n FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime = 252;\r\n FMC_NANDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime = 252;\r\n FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime = 252;\r\n FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime = 252;\r\n FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime = 252;\r\n FMC_NANDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime = 252;\t \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified NAND Memory Bank.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @param NewState: new state of the FMC_Bank. This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FMC_NANDCmd(uint32_t FMC_Bank, FunctionalState NewState)\r\n{\r\n assert_param(IS_FMC_NAND_BANK(FMC_Bank));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected NAND Bank by setting the PBKEN bit in the PCRx register */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->PCR2 |= PCR_PBKEN_SET;\r\n }\r\n else\r\n {\r\n FMC_Bank3->PCR3 |= PCR_PBKEN_SET;\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the selected NAND Bank by clearing the PBKEN bit in the PCRx register */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->PCR2 &= PCR_PBKEN_RESET;\r\n }\r\n else\r\n {\r\n FMC_Bank3->PCR3 &= PCR_PBKEN_RESET;\r\n }\r\n }\r\n}\r\n/**\r\n * @brief Enables or disables the FMC NAND ECC feature.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @param NewState: new state of the FMC NAND ECC feature. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FMC_NANDECCCmd(uint32_t FMC_Bank, FunctionalState NewState)\r\n{\r\n assert_param(IS_FMC_NAND_BANK(FMC_Bank));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected NAND Bank ECC function by setting the ECCEN bit in the PCRx register */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->PCR2 |= PCR_ECCEN_SET;\r\n }\r\n else\r\n {\r\n FMC_Bank3->PCR3 |= PCR_ECCEN_SET;\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the selected NAND Bank ECC function by clearing the ECCEN bit in the PCRx register */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->PCR2 &= PCR_ECCEN_RESET;\r\n }\r\n else\r\n {\r\n FMC_Bank3->PCR3 &= PCR_ECCEN_RESET;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the error correction code register value.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @retval The Error Correction Code (ECC) value.\r\n */\r\nuint32_t FMC_GetECC(uint32_t FMC_Bank)\r\n{\r\n uint32_t eccval = 0x00000000;\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n /* Get the ECCR2 register value */\r\n eccval = FMC_Bank2->ECCR2;\r\n }\r\n else\r\n {\r\n /* Get the ECCR3 register value */\r\n eccval = FMC_Bank3->ECCR3;\r\n }\r\n /* Return the error correction code value */\r\n return(eccval);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Group3 PCCARD Controller functions\r\n * @brief PCCARD Controller functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### PCCARD Controller functions #####\r\n =============================================================================== \r\n\r\n [..] he following sequence should be followed to configure the FMC to interface \r\n with 16-bit PC Card compatible memory connected to the PCCARD Bank:\r\n \r\n (#) Enable the clock for the FMC and associated GPIOs using the following functions:\r\n (++) RCC_AHB3PeriphClockCmd(RCC_AHB3Periph_FMC, ENABLE);\r\n (++) RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_GPIOx, ENABLE);\r\n\r\n (#) FMC pins configuration \r\n (++) Connect the involved FMC pins to AF12 using the following function \r\n GPIO_PinAFConfig(GPIOx, GPIO_PinSourcex, GPIO_AF_FMC); \r\n (++) Configure these FMC pins in alternate function mode by calling the function\r\n GPIO_Init(); \r\n \r\n (#) Declare a FMC_PCCARDInitTypeDef structure, for example:\r\n FMC_PCCARDInitTypeDef FMC_PCCARDInitStructure;\r\n and fill the FMC_PCCARDInitStructure variable with the allowed values of\r\n the structure member.\r\n \r\n (#) Initialize the PCCARD Controller by calling the function\r\n FMC_PCCARDInit(&FMC_PCCARDInitStructure); \r\n\r\n (#) Then enable the PCCARD Bank:\r\n FMC_PCCARDCmd(ENABLE); \r\n\r\n (#) At this stage you can read/write from/to the memory connected to the PCCARD Bank. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initializes the FMC PCCARD Bank registers to their default reset values.\r\n * @param None \r\n * @retval None\r\n */\r\nvoid FMC_PCCARDDeInit(void)\r\n{\r\n /* Set the FMC_Bank4 registers to their reset values */\r\n FMC_Bank4->PCR4 = 0x00000018; \r\n FMC_Bank4->SR4 = 0x00000000;\t\r\n FMC_Bank4->PMEM4 = 0xFCFCFCFC;\r\n FMC_Bank4->PATT4 = 0xFCFCFCFC;\r\n FMC_Bank4->PIO4 = 0xFCFCFCFC;\r\n}\r\n\r\n/**\r\n * @brief Initializes the FMC PCCARD Bank according to the specified parameters\r\n * in the FMC_PCCARDInitStruct.\r\n * @param FMC_PCCARDInitStruct : pointer to a FMC_PCCARDInitTypeDef structure\r\n * that contains the configuration information for the FMC PCCARD Bank. \r\n * @retval None\r\n */\r\nvoid FMC_PCCARDInit(FMC_PCCARDInitTypeDef* FMC_PCCARDInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FMC_WAIT_FEATURE(FMC_PCCARDInitStruct->FMC_Waitfeature));\r\n assert_param(IS_FMC_TCLR_TIME(FMC_PCCARDInitStruct->FMC_TCLRSetupTime));\r\n assert_param(IS_FMC_TAR_TIME(FMC_PCCARDInitStruct->FMC_TARSetupTime));\r\n \r\n assert_param(IS_FMC_SETUP_TIME(FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime));\r\n assert_param(IS_FMC_WAIT_TIME(FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime));\r\n assert_param(IS_FMC_HOLD_TIME(FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime));\r\n assert_param(IS_FMC_HIZ_TIME(FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime));\r\n \r\n assert_param(IS_FMC_SETUP_TIME(FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime));\r\n assert_param(IS_FMC_WAIT_TIME(FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime));\r\n assert_param(IS_FMC_HOLD_TIME(FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime));\r\n assert_param(IS_FMC_HIZ_TIME(FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime));\r\n assert_param(IS_FMC_SETUP_TIME(FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_SetupTime));\r\n assert_param(IS_FMC_WAIT_TIME(FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_WaitSetupTime));\r\n assert_param(IS_FMC_HOLD_TIME(FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HoldSetupTime));\r\n assert_param(IS_FMC_HIZ_TIME(FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HiZSetupTime));\r\n \r\n /* Set the PCR4 register value according to FMC_PCCARDInitStruct parameters */\r\n FMC_Bank4->PCR4 = (uint32_t)FMC_PCCARDInitStruct->FMC_Waitfeature |\r\n FMC_NAND_MemoryDataWidth_16b | \r\n (FMC_PCCARDInitStruct->FMC_TCLRSetupTime << 9) |\r\n (FMC_PCCARDInitStruct->FMC_TARSetupTime << 13);\r\n \r\n /* Set PMEM4 register value according to FMC_CommonSpaceTimingStructure parameters */\r\n FMC_Bank4->PMEM4 = (uint32_t)FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime |\r\n (FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime << 8) |\r\n (FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime << 16)|\r\n (FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime << 24); \r\n \r\n /* Set PATT4 register value according to FMC_AttributeSpaceTimingStructure parameters */\r\n FMC_Bank4->PATT4 = (uint32_t)FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime |\r\n (FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime << 8) |\r\n (FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime << 16)|\r\n (FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime << 24);\t\r\n \r\n /* Set PIO4 register value according to FMC_IOSpaceTimingStructure parameters */\r\n FMC_Bank4->PIO4 = (uint32_t)FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_SetupTime |\r\n (FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_WaitSetupTime << 8) |\r\n (FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HoldSetupTime << 16)|\r\n (FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HiZSetupTime << 24); \r\n}\r\n\r\n/**\r\n * @brief Fills each FMC_PCCARDInitStruct member with its default value.\r\n * @param FMC_PCCARDInitStruct: pointer to a FMC_PCCARDInitTypeDef structure\r\n * which will be initialized.\r\n * @retval None\r\n */\r\nvoid FMC_PCCARDStructInit(FMC_PCCARDInitTypeDef* FMC_PCCARDInitStruct)\r\n{\r\n /* Reset PCCARD Init structure parameters values */\r\n FMC_PCCARDInitStruct->FMC_Waitfeature = FMC_Waitfeature_Disable;\r\n FMC_PCCARDInitStruct->FMC_TCLRSetupTime = 0;\r\n FMC_PCCARDInitStruct->FMC_TARSetupTime = 0;\r\n FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_SetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_WaitSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HoldSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_CommonSpaceTimingStruct->FMC_HiZSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_SetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_WaitSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HoldSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_AttributeSpaceTimingStruct->FMC_HiZSetupTime = 252;\t\r\n FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_SetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_WaitSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HoldSetupTime = 252;\r\n FMC_PCCARDInitStruct->FMC_IOSpaceTimingStruct->FMC_HiZSetupTime = 252;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the PCCARD Memory Bank.\r\n * @param NewState: new state of the PCCARD Memory Bank. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FMC_PCCARDCmd(FunctionalState NewState)\r\n{\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the PCCARD Bank by setting the PBKEN bit in the PCR4 register */\r\n FMC_Bank4->PCR4 |= PCR_PBKEN_SET;\r\n }\r\n else\r\n {\r\n /* Disable the PCCARD Bank by clearing the PBKEN bit in the PCR4 register */\r\n FMC_Bank4->PCR4 &= PCR_PBKEN_RESET;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FMC_Group4 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified FMC interrupts.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @arg FMC_Bank4_PCCARD: FMC Bank4 PCCARD\r\n * @arg FMC_Bank1_SDRAM: FMC Bank1 SDRAM \r\n * @arg FMC_Bank2_SDRAM: FMC Bank2 SDRAM \r\n * @param FMC_IT: specifies the FMC interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg FMC_IT_RisingEdge: Rising edge detection interrupt. \r\n * @arg FMC_IT_Level: Level edge detection interrupt.\r\n * @arg FMC_IT_FallingEdge: Falling edge detection interrupt.\r\n * @param NewState: new state of the specified FMC interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid FMC_ITConfig(uint32_t FMC_Bank, uint32_t FMC_IT, FunctionalState NewState)\r\n{\r\n assert_param(IS_FMC_IT_BANK(FMC_Bank));\r\n assert_param(IS_FMC_IT(FMC_IT));\t\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected FMC_Bank2 interrupts */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->SR2 |= FMC_IT;\r\n }\r\n /* Enable the selected FMC_Bank3 interrupts */\r\n else if (FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n FMC_Bank3->SR3 |= FMC_IT;\r\n }\r\n /* Enable the selected FMC_Bank4 interrupts */\r\n else\r\n {\r\n FMC_Bank4->SR4 |= FMC_IT; \r\n }\r\n }\r\n else\r\n {\r\n /* Disable the selected FMC_Bank2 interrupts */\r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->SR2 &= (uint32_t)~FMC_IT;\r\n }\r\n /* Disable the selected FMC_Bank3 interrupts */\r\n else if (FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n FMC_Bank3->SR3 &= (uint32_t)~FMC_IT;\r\n }\r\n /* Disable the selected FMC_Bank4 interrupts */\r\n else\r\n {\r\n FMC_Bank4->SR4 &= (uint32_t)~FMC_IT; \r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified FMC flag is set or not.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @arg FMC_Bank4_PCCARD: FMC Bank4 PCCARD\r\n * @param FMC_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg FMC_FLAG_RisingEdge: Rising edge detection Flag.\r\n * @arg FMC_FLAG_Level: Level detection Flag.\r\n * @arg FMC_FLAG_FallingEdge: Falling edge detection Flag.\r\n * @arg FMC_FLAG_FEMPT: Fifo empty Flag.\r\n * @retval The new state of FMC_FLAG (SET or RESET).\r\n */\r\nFlagStatus FMC_GetFlagStatus(uint32_t FMC_Bank, uint32_t FMC_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n uint32_t tmpsr = 0x00000000;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_FMC_GETFLAG_BANK(FMC_Bank));\r\n assert_param(IS_FMC_GET_FLAG(FMC_FLAG));\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n tmpsr = FMC_Bank2->SR2;\r\n } \r\n else if(FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n tmpsr = FMC_Bank3->SR3;\r\n }\r\n else\r\n {\r\n tmpsr = FMC_Bank4->SR4;\r\n }\r\n \r\n /* Get the flag status */\r\n if ((tmpsr & FMC_FLAG) != FMC_FLAG )\r\n {\r\n bitstatus = RESET;\r\n }\r\n else\r\n {\r\n bitstatus = SET;\r\n }\r\n /* Return the flag status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the FMC's pending flags.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @arg FMC_Bank4_PCCARD: FMC Bank4 PCCARD\r\n * @param FMC_FLAG: specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FMC_FLAG_RisingEdge: Rising edge detection Flag.\r\n * @arg FMC_FLAG_Level: Level detection Flag.\r\n * @arg FMC_FLAG_FallingEdge: Falling edge detection Flag.\r\n * @retval None\r\n */\r\nvoid FMC_ClearFlag(uint32_t FMC_Bank, uint32_t FMC_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FMC_GETFLAG_BANK(FMC_Bank));\r\n assert_param(IS_FMC_CLEAR_FLAG(FMC_FLAG)) ;\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->SR2 &= (~FMC_FLAG); \r\n } \r\n else if(FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n FMC_Bank3->SR3 &= (~FMC_FLAG);\r\n }\r\n /* FMC_Bank4 PCCARD */\r\n else\r\n {\r\n FMC_Bank4->SR4 &= (~FMC_FLAG);\r\n }\r\n \r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified FMC interrupt has occurred or not.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @arg FMC_Bank4_PCCARD: FMC Bank4 PCCARD \r\n * @param FMC_IT: specifies the FMC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg FMC_IT_RisingEdge: Rising edge detection interrupt. \r\n * @arg FMC_IT_Level: Level edge detection interrupt.\r\n * @arg FMC_IT_FallingEdge: Falling edge detection interrupt. \r\n * @retval The new state of FMC_IT (SET or RESET).\r\n */\r\nITStatus FMC_GetITStatus(uint32_t FMC_Bank, uint32_t FMC_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n uint32_t tmpsr = 0;\r\n uint32_t itstatus = 0;\r\n uint32_t itenable = 0; \r\n \r\n /* Check the parameters */\r\n assert_param(IS_FMC_IT_BANK(FMC_Bank));\r\n assert_param(IS_FMC_GET_IT(FMC_IT));\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n tmpsr = FMC_Bank2->SR2;\r\n } \r\n else if(FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n tmpsr = FMC_Bank3->SR3;\r\n }\r\n /* FMC_Bank4 PCCARD */ \r\n else\r\n {\r\n tmpsr = FMC_Bank4->SR4;\r\n }\r\n \r\n /* get the IT enable bit status*/\r\n itenable = tmpsr & FMC_IT;\r\n \r\n /* get the corresponding IT Flag status*/\r\n itstatus = tmpsr & (FMC_IT >> 3); \r\n \r\n if ((itstatus != (uint32_t)RESET) && (itenable != (uint32_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus; \r\n}\r\n\r\n/**\r\n * @brief Clears the FMC's interrupt pending bits.\r\n * @param FMC_Bank: specifies the FMC Bank to be used\r\n * This parameter can be one of the following values:\r\n * @arg FMC_Bank2_NAND: FMC Bank2 NAND \r\n * @arg FMC_Bank3_NAND: FMC Bank3 NAND\r\n * @arg FMC_Bank4_PCCARD: FMC Bank4 PCCARD\r\n * @param FMC_IT: specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FMC_IT_RisingEdge: Rising edge detection interrupt. \r\n * @arg FMC_IT_Level: Level edge detection interrupt.\r\n * @arg FMC_IT_FallingEdge: Falling edge detection interrupt.\r\n * @retval None\r\n */\r\nvoid FMC_ClearITPendingBit(uint32_t FMC_Bank, uint32_t FMC_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FMC_IT_BANK(FMC_Bank));\r\n assert_param(IS_FMC_IT(FMC_IT));\r\n \r\n if(FMC_Bank == FMC_Bank2_NAND)\r\n {\r\n FMC_Bank2->SR2 &= ~(FMC_IT >> 3); \r\n } \r\n else if(FMC_Bank == FMC_Bank3_NAND)\r\n {\r\n FMC_Bank3->SR3 &= ~(FMC_IT >> 3);\r\n }\r\n /* FMC_Bank4 PCCARD */ \r\n else\r\n {\r\n FMC_Bank4->SR4 &= ~(FMC_IT >> 3);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_gpio.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the GPIO peripheral:\r\n * + Initialization and Configuration functions\r\n * + GPIO Read and Write functions\r\n * + GPIO Alternate functions configuration functions\r\n *\r\n * @verbatim\r\n\r\n\r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..]\r\n (#) Enable the GPIO AHB clock using RCC_AHBPeriphClockCmd()\r\n (#) Configure the GPIO pin(s) using GPIO_Init()\r\n Four possible configuration are available for each pin:\r\n (++) Input: Floating, Pull-up, Pull-down.\r\n (++) Output: Push-Pull (Pull-up, Pull-down or no Pull),\r\n Open Drain (Pull-up, Pull-down or no Pull).\r\n In output mode, the speed is configurable: Low, Medium, Fast or High.\r\n (++) Alternate Function: Push-Pull (Pull-up, Pull-down or no Pull), \r\n Open Drain (Pull-up, Pull-down or no Pull).\r\n (++) Analog: required mode when a pin is to be used as ADC channel,\r\n DAC output or comparator input.\r\n (#) Peripherals alternate function:\r\n (++) For ADC, DAC and comparators, configure the desired pin in \r\n analog mode using GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AN\r\n (++) For other peripherals (TIM, USART...):\r\n (+++) Connect the pin to the desired peripherals' Alternate \r\n Function (AF) using GPIO_PinAFConfig() function.\r\n (+++) Configure the desired pin in alternate function mode using\r\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF\r\n (+++) Select the type, pull-up/pull-down and output speed via \r\n GPIO_PuPd, GPIO_OType and GPIO_Speed members.\r\n (+++) Call GPIO_Init() function.\r\n (#) To get the level of a pin configured in input mode use GPIO_ReadInputDataBit()\r\n (#) To set/reset the level of a pin configured in output mode use\r\n GPIO_SetBits()/GPIO_ResetBits()\r\n (#) During and just after reset, the alternate functions are not active \r\n and the GPIO pins are configured in input floating mode (except JTAG pins).\r\n (#) The LSE oscillator pins OSC32_IN and OSC32_OUT can be used as \r\n general-purpose (PC14 and PC15, respectively) when the LSE\r\n oscillator is off. The LSE has priority over the GPIO function.\r\n (#) The HSE oscillator pins OSC_IN/OSC_OUT can be used as general-purpose \r\n (PF0 and PF1 respectively) when the HSE oscillator is off. The HSE has \r\n the priority over the GPIO function. \r\n\r\n @endverbatim\r\n\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO \r\n * @brief GPIO driver modules\r\n * @{\r\n */\r\n\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Private_Functions \r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Group1 Initialization and Configuration\r\n * @brief Initialization and Configuration\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the GPIOx peripheral registers to their default reset \r\n * values.\r\n * @param GPIOx: where x can be (A, B, C, D, E or F) to select the GPIO peripheral.\r\n * @retval None\r\n */\r\nvoid GPIO_DeInit(GPIO_TypeDef* GPIOx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n\r\n if(GPIOx == GPIOA)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOA, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOA, DISABLE);\r\n }\r\n else if(GPIOx == GPIOB)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOB, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOB, DISABLE);\r\n }\r\n else if(GPIOx == GPIOC)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOC, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOC, DISABLE);\r\n }\r\n else if(GPIOx == GPIOD)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOD, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOD, DISABLE);\r\n }\r\n else if(GPIOx == GPIOE)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOE, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOE, DISABLE);\r\n }\r\n else if(GPIOx == GPIOF)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOF, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOF, DISABLE);\r\n }\r\n else if(GPIOx == GPIOG)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOG, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOG, DISABLE);\r\n }\r\n else\r\n {\r\n if(GPIOx == GPIOH)\r\n {\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOH, ENABLE);\r\n RCC_AHBPeriphResetCmd(RCC_AHBPeriph_GPIOH, DISABLE);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the GPIOx peripheral according to the specified \r\n * parameters in the GPIO_InitStruct.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_InitStruct: pointer to a GPIO_InitTypeDef structure that \r\n * contains the configuration information for the specified GPIO\r\n * peripheral.\r\n * @note GPIO_Pin: selects the pin to be configured:\r\n * GPIO_Pin_0->GPIO_Pin_15 for GPIOA, GPIOB, GPIOC, GPIOD and GPIOE;\r\n * GPIO_Pin_0->GPIO_Pin_2, GPIO_Pin_4, GPIO_Pin_6, GPIO_Pin_9 \r\n * and GPIO_Pin_10 for GPIOF.\r\n * @retval None\r\n */\r\nvoid GPIO_Init(GPIO_TypeDef* GPIOx, GPIO_InitTypeDef* GPIO_InitStruct)\r\n{ \r\n uint32_t pinpos = 0x00, pos = 0x00 , currentpin = 0x00;\r\n uint32_t tmpreg = 0x00;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_InitStruct->GPIO_Pin));\r\n assert_param(IS_GPIO_MODE(GPIO_InitStruct->GPIO_Mode));\r\n assert_param(IS_GPIO_PUPD(GPIO_InitStruct->GPIO_PuPd));\r\n\r\n /*-------------------------- Configure the port pins -----------------------*/\r\n /*-- GPIO Mode Configuration --*/\r\n for (pinpos = 0x00; pinpos < 0x10; pinpos++)\r\n {\r\n pos = ((uint32_t)0x01) << pinpos;\r\n\r\n /* Get the port pins position */\r\n currentpin = (GPIO_InitStruct->GPIO_Pin) & pos;\r\n\r\n if (currentpin == pos)\r\n {\r\n if ((GPIO_InitStruct->GPIO_Mode == GPIO_Mode_OUT) || (GPIO_InitStruct->GPIO_Mode == GPIO_Mode_AF))\r\n {\r\n /* Check Speed mode parameters */\r\n assert_param(IS_GPIO_SPEED(GPIO_InitStruct->GPIO_Speed));\r\n\r\n /* Speed mode configuration */\r\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDER_OSPEEDR0 << (pinpos * 2));\r\n GPIOx->OSPEEDR |= ((uint32_t)(GPIO_InitStruct->GPIO_Speed) << (pinpos * 2));\r\n\r\n /* Check Output mode parameters */\r\n assert_param(IS_GPIO_OTYPE(GPIO_InitStruct->GPIO_OType));\r\n\r\n /* Output mode configuration */\r\n GPIOx->OTYPER &= ~((GPIO_OTYPER_OT_0) << ((uint16_t)pinpos));\r\n GPIOx->OTYPER |= (uint16_t)(((uint16_t)GPIO_InitStruct->GPIO_OType) << ((uint16_t)pinpos));\r\n }\r\n \r\n GPIOx->MODER &= ~(GPIO_MODER_MODER0 << (pinpos * 2));\r\n\r\n GPIOx->MODER |= (((uint32_t)GPIO_InitStruct->GPIO_Mode) << (pinpos * 2));\r\n\r\n /* Use temporary variable to update PUPDR register configuration, to avoid \r\n unexpected transition in the GPIO pin configuration. */\r\n tmpreg = GPIOx->PUPDR;\r\n tmpreg &= ~(GPIO_PUPDR_PUPDR0 << ((uint16_t)pinpos * 2));\r\n tmpreg |= (((uint32_t)GPIO_InitStruct->GPIO_PuPd) << (pinpos * 2));\r\n GPIOx->PUPDR = tmpreg;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each GPIO_InitStruct member with its default value.\r\n * @param GPIO_InitStruct: pointer to a GPIO_InitTypeDef structure which will \r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid GPIO_StructInit(GPIO_InitTypeDef* GPIO_InitStruct)\r\n{\r\n /* Reset GPIO init structure parameters values */\r\n GPIO_InitStruct->GPIO_Pin = GPIO_Pin_All;\r\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_IN;\r\n GPIO_InitStruct->GPIO_Speed = GPIO_Speed_2MHz;\r\n GPIO_InitStruct->GPIO_OType = GPIO_OType_PP;\r\n GPIO_InitStruct->GPIO_PuPd = GPIO_PuPd_NOPULL;\r\n}\r\n\r\n/**\r\n * @brief Locks GPIO Pins configuration registers.\r\n * The locked registers are GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR,\r\n * GPIOx_PUPDR, GPIOx_AFRL and GPIOx_AFRH.\r\n * @note The configuration of the locked GPIO pins can no longer be modified\r\n * until the next reset.\r\n * @param GPIOx: where x can be (A or B or D) to select the GPIO peripheral.\r\n * @param GPIO_Pin: specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_Pin_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid GPIO_PinLockConfig(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint32_t tmp = 0x00010000;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_GPIO_LIST_PERIPH(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n \r\n tmp |= GPIO_Pin;\r\n /* Set LCKK bit */\r\n GPIOx->LCKR = tmp;\r\n /* Reset LCKK bit */\r\n GPIOx->LCKR = GPIO_Pin;\r\n /* Set LCKK bit */\r\n GPIOx->LCKR = tmp;\r\n /* Read LCKK bit */\r\n tmp = GPIOx->LCKR;\r\n /* Read LCKK bit */\r\n tmp = GPIOx->LCKR;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup GPIO_Group2 GPIO Read and Write\r\n * @brief GPIO Read and Write\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### GPIO Read and Write #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Reads the specified input port pin.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_Pin: specifies the port bit to read.\r\n * @note This parameter can be GPIO_Pin_x where x can be :\r\n * (0..15) for GPIOA, GPIOB, GPIOC, GPIOD or GPIOE;\r\n * (0..2, 4, 6, 9..10) for GPIOF.\r\n * @retval The input port pin value.\r\n */\r\nuint8_t GPIO_ReadInputDataBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint8_t bitstatus = 0x00;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GET_GPIO_PIN(GPIO_Pin));\r\n\r\n if ((GPIOx->IDR & GPIO_Pin) != (uint32_t)Bit_RESET)\r\n {\r\n bitstatus = (uint8_t)Bit_SET;\r\n }\r\n else\r\n {\r\n bitstatus = (uint8_t)Bit_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Reads the specified input port pin.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @retval The input port pin value.\r\n */\r\nuint16_t GPIO_ReadInputData(GPIO_TypeDef* GPIOx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n\r\n return ((uint16_t)GPIOx->IDR);\r\n}\r\n\r\n/**\r\n * @brief Reads the specified output data port bit.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_Pin: Specifies the port bit to read.\r\n * @note This parameter can be GPIO_Pin_x where x can be :\r\n * (0..15) for GPIOA, GPIOB, GPIOC, GPIOD or GPIOE;\r\n * (0..2, 4, 6, 9..10) for GPIOF.\r\n * @retval The output port pin value.\r\n */\r\nuint8_t GPIO_ReadOutputDataBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint8_t bitstatus = 0x00;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GET_GPIO_PIN(GPIO_Pin));\r\n \r\n if ((GPIOx->ODR & GPIO_Pin) != (uint32_t)Bit_RESET)\r\n {\r\n bitstatus = (uint8_t)Bit_SET;\r\n }\r\n else\r\n {\r\n bitstatus = (uint8_t)Bit_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Reads the specified GPIO output data port.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @retval GPIO output data port value.\r\n */\r\nuint16_t GPIO_ReadOutputData(GPIO_TypeDef* GPIOx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n \r\n return ((uint16_t)GPIOx->ODR);\r\n}\r\n\r\n/**\r\n * @brief Sets the selected data port bits.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_Pin: specifies the port bits to be written.\r\n * @note This parameter can be GPIO_Pin_x where x can be :\r\n * (0..15) for GPIOA, GPIOB, GPIOC, GPIOD or GPIOE;\r\n * (0..2, 4, 6, 9..10) for GPIOF.\r\n * @retval None\r\n */\r\nvoid GPIO_SetBits(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n \r\n GPIOx->BSRR = GPIO_Pin;\r\n}\r\n\r\n/**\r\n * @brief Clears the selected data port bits.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_Pin: specifies the port bits to be written.\r\n * @note This parameter can be GPIO_Pin_x where x can be :\r\n * (0..15) for GPIOA, GPIOB, GPIOC, GPIOD or GPIOE;\r\n * (0..2, 4, 6, 9..10) for GPIOF.\r\n * @retval None\r\n */\r\nvoid GPIO_ResetBits(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n \r\n GPIOx->BRR = GPIO_Pin;\r\n}\r\n\r\n/**\r\n * @brief Sets or clears the selected data port bit.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_Pin: specifies the port bit to be written.\r\n * @note This parameter can be GPIO_Pin_x where x can be :\r\n * (0..15) for GPIOA, GPIOB, GPIOC, GPIOD or GPIOE;\r\n * (0..2, 4, 6, 9..10) for GPIOF.\r\n * @param BitVal: specifies the value to be written to the selected bit.\r\n * This parameter can be one of the BitAction enumeration values:\r\n * @arg Bit_RESET: to clear the port pin\r\n * @arg Bit_SET: to set the port pin\r\n * @retval None\r\n */\r\nvoid GPIO_WriteBit(GPIO_TypeDef* GPIOx, uint16_t GPIO_Pin, BitAction BitVal)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GET_GPIO_PIN(GPIO_Pin));\r\n assert_param(IS_GPIO_BIT_ACTION(BitVal));\r\n \r\n if (BitVal != Bit_RESET)\r\n {\r\n GPIOx->BSRR = GPIO_Pin;\r\n }\r\n else\r\n {\r\n GPIOx->BRR = GPIO_Pin ;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Writes data to the specified GPIO data port.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param PortVal: specifies the value to be written to the port output data \r\n * register.\r\n * @retval None\r\n */\r\nvoid GPIO_Write(GPIO_TypeDef* GPIOx, uint16_t PortVal)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n \r\n GPIOx->ODR = PortVal;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Group3 GPIO Alternate functions configuration functions\r\n * @brief GPIO Alternate functions configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### GPIO Alternate functions configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Writes data to the specified GPIO data port.\r\n * @param GPIOx: where x can be (A, B, C, D, E, F, G or H) to select the GPIO peripheral.\r\n * @param GPIO_PinSource: specifies the pin for the Alternate function.\r\n * This parameter can be GPIO_PinSourcex where x can be (0..15).\r\n * @param GPIO_AF: selects the pin to be used as Alternate function. \r\n * This parameter can be one of the following value:\r\n * @arg GPIO_AF_0: JTCK-SWCLK, JTDI, JTDO/TRACESW0, JTMS-SWDAT, MCO, NJTRST, \r\n * TRACED, TRACECK.\r\n * @arg GPIO_AF_1: OUT, TIM2, TIM15, TIM16, TIM17.\r\n * @arg GPIO_AF_2: COMP1_OUT, TIM1, TIM2, TIM3, TIM4, TIM8, TIM15, TIM16.\r\n * @arg GPIO_AF_3: COMP7_OUT, TIM8, TIM15, Touch, HRTIM.\r\n * @arg GPIO_AF_4: I2C1, I2C2, TIM1, TIM8, TIM16, TIM17.\r\n * @arg GPIO_AF_5: IR_OUT, I2S2, I2S3, SPI1, SPI2, TIM8, USART4, USART5\r\n * @arg GPIO_AF_6: IR_OUT, I2S2, I2S3, SPI2, SPI3, TIM1, TIM8\r\n * @arg GPIO_AF_7: AOP2_OUT, CAN, COMP3_OUT, COMP5_OUT, COMP6_OUT, USART1, \r\n * USART2, USART3.\r\n * @arg GPIO_AF_8: COMP1_OUT, COMP2_OUT, COMP3_OUT, COMP4_OUT, COMP5_OUT, \r\n * COMP6_OUT.\r\n * @arg GPIO_AF_9: AOP4_OUT, CAN, TIM1, TIM8, TIM15.\r\n * @arg GPIO_AF_10: AOP1_OUT, AOP3_OUT, TIM2, TIM3, TIM4, TIM8, TIM17. \r\n * @arg GPIO_AF_11: TIM1, TIM8.\r\n * @arg GPIO_AF_12: TIM1, HRTIM.\r\n * @arg GPIO_AF_13: HRTIM, AOP2_OUT.\r\n * @arg GPIO_AF_14: USBDM, USBDP.\r\n * @arg GPIO_AF_15: OUT. \r\n * @note The pin should already been configured in Alternate Function mode(AF)\r\n * using GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF\r\n * @note Refer to the Alternate function mapping table in the device datasheet \r\n * for the detailed mapping of the system and peripherals alternate \r\n * function I/O pins.\r\n * @retval None\r\n */\r\nvoid GPIO_PinAFConfig(GPIO_TypeDef* GPIOx, uint16_t GPIO_PinSource, uint8_t GPIO_AF)\r\n{\r\n uint32_t temp = 0x00;\r\n uint32_t temp_2 = 0x00;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_PERIPH(GPIOx));\r\n assert_param(IS_GPIO_PIN_SOURCE(GPIO_PinSource));\r\n assert_param(IS_GPIO_AF(GPIO_AF));\r\n \r\n temp = ((uint32_t)(GPIO_AF) << ((uint32_t)((uint32_t)GPIO_PinSource & (uint32_t)0x07) * 4));\r\n GPIOx->AFR[GPIO_PinSource >> 0x03] &= ~((uint32_t)0xF << ((uint32_t)((uint32_t)GPIO_PinSource & (uint32_t)0x07) * 4));\r\n temp_2 = GPIOx->AFR[GPIO_PinSource >> 0x03] | temp;\r\n GPIOx->AFR[GPIO_PinSource >> 0x03] = temp_2;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_hrtim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_hrtim.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief HRTIMx module driver.\r\n * \r\n * This file provides firmware functions to manage the following \r\n * functionalities of the HRTIMx peripheral:\r\n * + Initialization/de-initialization methods\r\n * + I/O operation methods\r\n * + Peripheral Control methods \r\n * \r\n @verbatim\r\n================================================================================\r\n ##### #####\r\n================================================================================\r\n \r\n [..] < HRTIM introduction: \r\n (#) The high-resolution timer can generate up to 10 digital signals with\r\n highly accurate timings.\r\n It is primarily intended to drive power conversion systems such as \r\n switch mode power supplies or lighting systems, \r\n but can be of general purpose usage, whenever a very fine timing \r\n resolution is expected.\r\n\r\n (#) Its modular architecture allows to generate either independent or \r\n coupled waveforms. \r\n The wave-shape is defined by self-contained timings \r\n (using counters and compare units) and a broad range of external events,\r\n such as analog or digital feedbacks and synchronisation signals. \r\n This allows to produce a large variety of control signal (PWM, phase-shifted,\r\n constant Ton,...) and address most of conversion topologies.\r\n\r\n (#) For control and monitoring purposes, the timer has also timing measure \r\n capabilities and links to built-in ADC and DAC converters. \r\n Last, it features light-load management mode and is able to handle \r\n various fault schemes for safe shut-down purposes.\r\n \r\n \r\n ##### How to use this driver #####\r\n================================================================================\r\n [..] This driver provides functions to configure and program the HRTIM \r\n of all stm32f33x devices.\r\n These functions are split in 9 groups: \r\n \r\n (#) HRTIM Simple TimeBase management: this group includes all needed functions \r\n to configure the HRTIM Timebase unit:\r\n (++) Initializes the HRTIMx timer in simple time base mode \r\n (++) Start/Stop the time base generation\r\n (++) Deinitialize the HRTIM peripheral \r\n \r\n \r\n (#) HRTIM simple Output Compare management: this group includes all needed \r\n functions to configure the Compare unit used in Output compare mode: \r\n (++) Initializes the HRTIMx timer time base unit \r\n (++) Configure the compare unit in simple Output Compare mode\r\n (++) Start/Stop the Output compare generation \r\n \r\n (#) HRTIM simple PWM management: this group includes all needed \r\n functions to configure the Compare unit used in PWM mode: \r\n (++) Initializes the HRTIMx timer time base unit \r\n (++) Configure the compare unit in simple PWM mode\r\n (++) Start/Stop the PWM generation \r\n \r\n (#) HRTIM simple Capture management: this group includes all needed \r\n functions to configure the Capture unit used in Capture mode: \r\n (++) Initializes the HRTIMx timer time base unit \r\n (++) Configure the compare unit in simple Capture mode\r\n (++) Start/Stop the Capture mode\r\n\r\n (#) HRTIM simple One Pulse management: this group includes all needed \r\n functions to configure the Capture unit and Compare unit used in One Pulse mode: \r\n (++) Initializes the HRTIMx timer time base unit \r\n (++) Configure the compare unit and the capture unit in simple One Pulse mode\r\n (++) Start/Stop the One Pulse mode generation \r\n \r\n (#) HRTIM Waveform management: this group includes all needed \r\n functions to configure the HRTIM possible waveform mode: \r\n (++) Initializes the HRTIMx timer Master time base unit \r\n (++) Initializes the HRTIMx timer Slaves time base unit\r\n (++) Configures the HRTIMx timer Compare unit \r\n (++) Configures the HRTIMx Slave timer Capture unit \r\n (++) Configures the HRTIMx timer Output unit \r\n (++) Configures the HRTIMx timer DeadTime / Chopper / Burst features \r\n (++) Configures the HRTIMx timer Fault / External event features \r\n (++) Configures the HRTIMx timer Synchronization features: Internal/External connection, DACs,... \r\n (++) Configures the HRTIMx timer Synchronization features: ADCs Triggers \r\n (++) HRTIMx timer Outputs Start/Stop \r\n (++) Start/Stop the HRTIMx Timer counters \r\n \r\n (#) HRTIM interrupts, DMA and flags management\r\n (++) Enable/Disable interrupt sources\r\n (++) Get flags status\r\n (++) Clear flags/ Pending bits\r\n (++) Enable/Disable DMA requests \r\n (++) Configure DMA burst mode\r\n \r\n (#) TIM specific interface management, this group includes all \r\n needed functions to use the specific TIM interface:\r\n (++) HRTIMx timer DLL calibration \r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ****************************************************************************** \r\n */ \r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup HRTIM \r\n * @brief HRTIM driver module\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define HRTIM_FLTR_FLTxEN (HRTIM_FLTR_FLT1EN |\\\r\n HRTIM_FLTR_FLT2EN |\\\r\n HRTIM_FLTR_FLT3EN |\\\r\n HRTIM_FLTR_FLT4EN | \\\r\n HRTIM_FLTR_FLT5EN)\r\n\r\n#define HRTIM_TIMCR_TIMUPDATETRIGGER (HRTIM_TIMUPDATETRIGGER_MASTER |\\\r\n HRTIM_TIMUPDATETRIGGER_TIMER_A |\\\r\n HRTIM_TIMUPDATETRIGGER_TIMER_B |\\\r\n HRTIM_TIMUPDATETRIGGER_TIMER_C |\\\r\n HRTIM_TIMUPDATETRIGGER_TIMER_D |\\\r\n HRTIM_TIMUPDATETRIGGER_TIMER_E)\r\n\r\n#define HRTIM_TIM_OFFSET (uint32_t)0x00000080\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\nstatic uint32_t TimerIdxToTimerId[] = \r\n{\r\n HRTIM_TIMERID_TIMER_A,\r\n HRTIM_TIMERID_TIMER_B,\r\n HRTIM_TIMERID_TIMER_C,\r\n HRTIM_TIMERID_TIMER_D,\r\n HRTIM_TIMERID_TIMER_E,\r\n HRTIM_TIMERID_MASTER,\r\n};\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\nstatic void HRTIM_MasterBase_Config(HRTIM_TypeDef* HRTIMx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruc);\r\nstatic void HRTIM_TimingUnitBase_Config(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct);\r\nstatic void HRTIM_MasterWaveform_Config(HRTIM_TypeDef * HRTIMx, HRTIM_TimerInitTypeDef * TimerInit);\r\nstatic void HRTIM_TimingUnitWaveform_Config(HRTIM_TypeDef * HRTIMx, \r\n uint32_t TimerIdx, \r\n HRTIM_TimerInitTypeDef * TimerInit);\r\nstatic void HRTIM_CompareUnitConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n HRTIM_CompareCfgTypeDef * CompareCfg);\r\nstatic void HRTIM_CaptureUnitConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit,\r\n uint32_t Event);\r\nstatic void HRTIM_OutputConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output,\r\n HRTIM_OutputCfgTypeDef * OutputCfg);\r\nstatic void HRTIM_ExternalEventConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t Event,\r\n HRTIM_EventCfgTypeDef * EventCfg);\r\nstatic void HRTIM_TIM_ResetConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Event); \r\n /** @defgroup HRTIM_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup HRTIM_Group1 Initialization/de-initialization methods \r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization/de-initialization methods #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+)Initializes timer in basic time base mode\r\n (+)Initializes timer in basic OC mode\r\n (+)Initializes timer in basic PWM mode\r\n (+)Initializes timer in basic Capture mode\r\n (+)Initializes timer in One Pulse mode\r\n (+)Initializes a timer operating in waveform mode\r\n (+)De-initializes the HRTIMx timer\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the HRTIMx timer in basic time base mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 for master timer\r\n * @arg 0x1 to 0x5 for timers A to E\r\n * @note The time-base unit initialization parameters specify:\r\n * The timer counter operating mode (continuous, one shot)\r\n * The timer clock prescaler\r\n * The timer period \r\n * The timer repetition counter.\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleBase_Init(HRTIM_TypeDef* HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n assert_param(IS_HRTIM_MODE(HRTIM_BaseInitStruct->Mode));\r\n \r\n if (TimerIdx == HRTIM_TIMERINDEX_MASTER)\r\n {\r\n /* Configure master timer */\r\n HRTIM_MasterBase_Config(HRTIMx, HRTIM_BaseInitStruct);\r\n }\r\n else\r\n {\r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n }\r\n}\r\n\r\n/**\r\n * @brief De-initializes a timer operating in all mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral \r\n * @retval None\r\n */\r\nvoid HRTIM_DeInit(HRTIM_TypeDef* HRTIMx)\r\n{\r\n /* Check the parameters */\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_HRTIM1, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_HRTIM1, DISABLE); \r\n }\r\n\r\n/**\r\n * @brief Initializes the HRTIMx timer in basic output compare mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x1 to 0x5 for timers A to E\r\n * @note Initializes the time-base unit of the timer and prepare it to\r\n * operate in output compare mode\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOC_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n assert_param(IS_HRTIM_MODE(HRTIM_BaseInitStruct->Mode));\r\n \r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n}\r\n\r\n/**\r\n * @brief Initializes the HRTIMx timer in basic PWM mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x1 to 0x5 for timers A to E\r\n * @note Initializes the time-base unit of the timer and prepare it to\r\n * operate in capture mode\r\n * @retval None\r\n */\r\nvoid HRTIM_SimplePWM_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n assert_param(IS_HRTIM_MODE(HRTIM_BaseInitStruct->Mode));\r\n \r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n}\r\n\r\n/**\r\n * @brief Initializes a timer operating in basic capture mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x1 to 0x5 for timers A to E \r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleCapture_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n assert_param(IS_HRTIM_MODE(HRTIM_BaseInitStruct->Mode));\r\n \r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n}\r\n\r\n/**\r\n * @brief Initializes the HRTIMx timer in basic one pulse mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x1 to 0x5 for timers A to E\r\n * @note Initializes the time-base unit of the timer and prepare it to\r\n * operate in one pulse mode. In this mode the counter operates\r\n * in single shot mode (retriggerable or not)\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOnePulse_Init(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n assert_param(IS_HRTIM_MODE(HRTIM_BaseInitStruct->Mode));\r\n \r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n}\r\n\r\n/**\r\n * @brief Initializes a timer operating in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 for master timer\r\n * @arg 0x1 to 0x5 for timers A to E \r\n * @param pTimerInit: pointer to the timer initialization data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_Waveform_Init(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct,\r\n HRTIM_TimerInitTypeDef* HRTIM_TimerInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_HALFMODE(HRTIM_TimerInitStruct->HalfModeEnable));\r\n assert_param(IS_HRTIM_SYNCSTART(HRTIM_TimerInitStruct->StartOnSync));\r\n assert_param(IS_HRTIM_SYNCRESET(HRTIM_TimerInitStruct->ResetOnSync));\r\n assert_param(IS_HRTIM_DACSYNC(HRTIM_TimerInitStruct->DACSynchro));\r\n assert_param(IS_HRTIM_PRELOAD(HRTIM_TimerInitStruct->PreloadEnable));\r\n assert_param(IS_HRTIM_TIMERBURSTMODE(HRTIM_TimerInitStruct->BurstMode));\r\n assert_param(IS_HRTIM_UPDATEONREPETITION(HRTIM_TimerInitStruct->RepetitionUpdate));\r\n \r\n if (TimerIdx == HRTIM_TIMERINDEX_MASTER)\r\n {\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_UPDATEGATING_MASTER(HRTIM_TimerInitStruct->UpdateGating)); \r\n \r\n /* Configure master timer */\r\n HRTIM_MasterBase_Config(HRTIMx, HRTIM_BaseInitStruct);\r\n HRTIM_MasterWaveform_Config(HRTIMx, HRTIM_TimerInitStruct);\r\n }\r\n else\r\n {\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_UPDATEGATING_TIM(HRTIM_TimerInitStruct->UpdateGating)); \r\n \r\n /* Configure timing unit */\r\n HRTIM_TimingUnitBase_Config(HRTIMx, TimerIdx, HRTIM_BaseInitStruct);\r\n HRTIM_TimingUnitWaveform_Config(HRTIMx, TimerIdx, HRTIM_TimerInitStruct);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HRTIM_Group2 I/O operation methods \r\n * @brief Data transfers functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IO operation methods #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to manage the HRTIMx data \r\n transfers.\r\n (+) Starts the DLL calibration.\r\n (+) Starts / stops the counter of a timer operating in basic time base mode\r\n (+) Starts / stops the output compare signal generation on the designed timer output\r\n (+) Starts / stops the PWM output signal generation on the designed timer output\r\n (+) Enables / disables a basic capture on the designed capture unit\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the DLL calibration\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param CalibrationRate: DLL calibration period\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_SINGLE_CALIBRATION: One shot DLL calibration\r\n * @arg HRTIM_CALIBRATIONRATE_7300: 7.3 ms\r\n * @arg HRTIM_CALIBRATIONRATE_910: 910 us\r\n * @arg HRTIM_CALIBRATIONRATE_114: 114 us\r\n * @arg HRTIM_CALIBRATIONRATE_14: 14 us\r\n * @retval None\r\n */\r\nvoid HRTIM_DLLCalibrationStart(HRTIM_TypeDef * HRTIMx, uint32_t CalibrationRate)\r\n{\r\n uint32_t HRTIM_dllcr;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_CALIBRATIONRATE(CalibrationRate));\r\n\r\n /* Configure DLL Calibration */\r\n HRTIM_dllcr = (HRTIMx->HRTIM_COMMON).DLLCR;\r\n \r\n if (CalibrationRate == HRTIM_SINGLE_CALIBRATION)\r\n {\r\n /* One shot DLL calibration */\r\n HRTIM_dllcr &= ~(HRTIM_DLLCR_CALEN);\r\n HRTIM_dllcr |= HRTIM_DLLCR_CAL; \r\n }\r\n else\r\n {\r\n /* Periodic DLL calibration */\r\n HRTIM_dllcr &= ~(HRTIM_DLLCR_CALRTE | HRTIM_DLLCR_CAL);\r\n HRTIM_dllcr |= (CalibrationRate | HRTIM_DLLCR_CALEN);\r\n }\r\n \r\n /* Update HRTIMx register */\r\n HRTIMx->HRTIM_COMMON.DLLCR = HRTIM_dllcr;\r\n \r\n}\r\n/**\r\n * @brief Starts the counter of a timer operating in basic time base mode\r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x5 for master timer\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleBaseStart(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n /* Enable the timer counter */\r\n __HRTIM_ENABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Stops the counter of a timer operating in basic time base mode\r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x5 for master timer\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleBaseStop(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx)); \r\n \r\n /* Disable the timer counter */\r\n __HRTIM_DISABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Starts the output compare signal generation on the designed timer output \r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OCChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOCStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OCChannel));\r\n \r\n /* Enable the timer output */\r\n (HRTIMx->HRTIM_COMMON).OENR |= OCChannel;\r\n \r\n /* Enable the timer counter */\r\n __HRTIM_ENABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n \r\n}\r\n\r\n/**\r\n * @brief Stops the output compare signal generation on the designed timer output \r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OCChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOCStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OCChannel));\r\n \r\n /* Disable the timer output */\r\n HRTIMx->HRTIM_COMMON.DISR |= OCChannel;\r\n \r\n /* Disable the timer counter */\r\n __HRTIM_DISABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM output signal generation on the designed timer output\r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param PWMChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimplePWMStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, PWMChannel));\r\n \r\n /* Enable the timer output */\r\n HRTIMx->HRTIM_COMMON.OENR |= PWMChannel;\r\n \r\n /* Enable the timer counter */\r\n __HRTIM_ENABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM output signal generation on the designed timer output\r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param PWMChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimplePWMStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, PWMChannel));\r\n \r\n /* Disable the timer output */\r\n HRTIMx->HRTIM_COMMON.DISR |= PWMChannel;\r\n \r\n /* Disable the timer counter */\r\n __HRTIM_DISABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Enables a basic capture on the designed capture unit\r\n * @param HRTIMx: pointer to HRTIM peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureChannel: Timer output\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @retval None\r\n * @note The external event triggering the capture is available for all timing \r\n * units. It can be used directly and is active as soon as the timing \r\n * unit counter is enabled.\r\n */\r\nvoid HRTIM_SimpleCaptureStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel)\r\n{\r\n /* Enable the timer counter */\r\n __HRTIM_ENABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n\r\n}\r\n\r\n/**\r\n * @brief Disables a basic capture on the designed capture unit \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureChannel: Timer output\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleCaptureStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_CAPTUREUNIT(CaptureChannel));\r\n \r\n /* Set the capture unit trigger */\r\n switch (CaptureChannel)\r\n {\r\n case HRTIM_CAPTUREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xCR = HRTIM_CAPTURETRIGGER_NONE;\r\n }\r\n break;\r\n case HRTIM_CAPTUREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xCR = HRTIM_CAPTURETRIGGER_NONE;\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n \r\n /* Disable the timer counter */\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xCR == HRTIM_CAPTURETRIGGER_NONE) &&\r\n (HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xCR == HRTIM_CAPTURETRIGGER_NONE))\r\n {\r\n __HRTIM_DISABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n }\r\n \r\n}\r\n\r\n/**\r\n * @brief Enables the basic one pulse signal generation on the designed output \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OnePulseChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOnePulseStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OnePulseChannel));\r\n \r\n /* Enable the timer output */\r\n HRTIMx->HRTIM_COMMON.OENR |= OnePulseChannel;\r\n \r\n /* Enable the timer counter */\r\n __HRTIM_ENABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Disables the basic one pulse signal generation on the designed output \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OnePulseChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOnePulseStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OnePulseChannel));\r\n \r\n /* Disable the timer output */\r\n HRTIMx->HRTIM_COMMON.DISR |= OnePulseChannel;\r\n \r\n /* Disable the timer counter */\r\n __HRTIM_DISABLE(HRTIMx, TimerIdxToTimerId[TimerIdx]);\r\n}\r\n\r\n/**\r\n * @brief Starts the counter of the designated timer(s) operating in waveform mode\r\n * Timers can be combined (ORed) to allow for simultaneous counter start\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimersToStart: Timer counter(s) to start\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_TIMERID_MASTER \r\n * @arg HRTIM_TIMERID_TIMER_A \r\n * @arg HRTIM_TIMERID_TIMER_B \r\n * @arg HRTIM_TIMERID_TIMER_C \r\n * @arg HRTIM_TIMERID_TIMER_D \r\n * @arg HRTIM_TIMERID_TIMER_E \r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformCounterStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimersToStart)\r\n{ \r\n /* Enable timer(s) counter */\r\n HRTIMx->HRTIM_MASTER.MCR |= TimersToStart;\r\n}\r\n\r\n/**\r\n * @brief Stops the counter of the designated timer(s) operating in waveform mode\r\n * Timers can be combined (ORed) to allow for simultaneous counter stop\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimersToStop: Timer counter(s) to stop\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_TIMERID_MASTER \r\n * @arg HRTIM_TIMERID_TIMER_A \r\n * @arg HRTIM_TIMERID_TIMER_B \r\n * @arg HRTIM_TIMERID_TIMER_C \r\n * @arg HRTIM_TIMERID_TIMER_D \r\n * @arg HRTIM_TIMERID_TIMER_E \r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformCounterStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimersToStop)\r\n{\r\n /* Disable timer(s) counter */\r\n HRTIMx->HRTIM_MASTER.MCR &= ~TimersToStop;\r\n}\r\n\r\n/**\r\n * @brief Enables the generation of the waveform signal on the designated output(s)\r\n * Outputs can be combined (ORed) to allow for simultaneous output enabling\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param OutputsToStart: Timer output(s) to enable\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformOutputStart(HRTIM_TypeDef * HRTIMx,\r\n uint32_t OutputsToStart)\r\n{\r\n /* Enable the HRTIM outputs */\r\n HRTIMx->HRTIM_COMMON.OENR = OutputsToStart;\r\n}\r\n\r\n/**\r\n * @brief Disables the generation of the waveform signal on the designated output(s)\r\n * Outputs can be combined (ORed) to allow for simultaneous output disabling\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param OutputsToStop: Timer output(s) to disable\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformOutputStop(HRTIM_TypeDef * HRTIMx,\r\n uint32_t OutputsToStop)\r\n{\r\n /* Disable the HRTIM outputs */\r\n HRTIMx->HRTIM_COMMON.DISR = OutputsToStop;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Master and slaves interrupt request\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_IT: specifies the HRTIM interrupts sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_IT_MCMP1: Master compare 1 interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP2: Master compare 2 interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP3: Master compare 3 interrupt Interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP4: Master compare 4 Interrupt source\r\n * @arg HRTIM_MASTER_IT_MREP: Master Repetition Interrupt source\r\n * @arg HRTIM_MASTER_IT_SYNC: Synchronization input Interrupt source\r\n * @arg HRTIM_MASTER_IT_MUPD: Master update Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP1: Timer compare 1 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP2: Timer compare 2 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP3: Timer compare 3 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP4: Timer compare 4 Interrupt source\r\n * @arg HRTIM_TIM_IT_REP: Timer repetition Interrupt source\r\n * @arg HRTIM_TIM_IT_UPD: Timer update Interrupt source\r\n * @arg HRTIM_TIM_IT_CPT1: Timer capture 1 Interrupt source\r\n * @arg HRTIM_TIM_IT_CPT2: Timer capture 2 Interrupt source\r\n * @arg HRTIM_TIM_IT_SET1: Timer output 1 set Interrupt source\r\n * @arg HRTIM_TIM_IT_RST1: Timer output 1 reset Interrupt source\r\n * @arg HRTIM_TIM_IT_SET2: Timer output 2 set Interrupt source\r\n * @arg HRTIM_TIM_IT_RST2: Timer output 2 reset Interrupt source\r\n * @arg HRTIM_TIM_IT_RST: Timer reset Interrupt source\r\n * @arg HRTIM_TIM_IT_DLYPRT1: Timer delay protection Interrupt source\r\n * @param NewState: new state of the TIM interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid HRTIM_ITConfig(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_IT, FunctionalState NewState)\r\n{\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n if(NewState != DISABLE)\r\n {\r\n HRTIMx->HRTIM_MASTER.MDIER |= HRTIM_IT;\r\n }\r\n else\r\n {\r\n HRTIMx->HRTIM_MASTER.MDIER &= ~HRTIM_IT;\r\n } \r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n if(NewState != DISABLE)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxDIER |= HRTIM_IT;\r\n }\r\n else\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxDIER &= ~HRTIM_IT;\r\n }\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the common interrupt request\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param HRTIM_IT: specifies the HRTIM interrupts sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_IT_FLT1: Fault 1 interrupt source\r\n * @arg HRTIM_IT_FLT2: Fault 2 interrupt source\r\n * @arg HRTIM_IT_FLT3: Fault 3 interrupt Interrupt source\r\n * @arg HRTIM_IT_FLT4: Fault 4 Interrupt source\r\n * @arg HRTIM_IT_FLT5: Fault 5 Interrupt source\r\n * @arg HRTIM_IT_SYSFLT: System Fault Interrupt source\r\n * @arg HRTIM_IT_DLLRDY: DLL ready Interrupt source\r\n * @arg HRTIM_IT_BMPER: Burst mode period Interrupt source\r\n * @param NewState: new state of the TIM interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid HRTIM_ITCommonConfig(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT, FunctionalState NewState)\r\n{\r\n if(NewState != DISABLE)\r\n {\r\n HRTIMx->HRTIM_COMMON.IER |= HRTIM_CommonIT;\r\n }\r\n else\r\n {\r\n HRTIMx->HRTIM_COMMON.IER &= ~HRTIM_CommonIT;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Clears the Master and slaves interrupt flags\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_FLAG: specifies the HRTIM flags sources to be cleared.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_FLAG_MCMP1: Master compare 1 interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP2: Master compare 2 interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP3: Master compare 3 interrupt Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP4: Master compare 4 Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MREP: Master Repetition Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_SYNC: Synchronization input Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MUPD: Master update Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP1: Timer compare 1 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP2: Timer compare 2 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP3: Timer compare 3 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP4: Timer compare 4 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_REP: Timer repetition Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_UPD: Timer update Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CPT1: Timer capture 1 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CPT2: Timer capture 2 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_SET1: Timer output 1 set Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST1: Timer output 1 reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_SET2: Timer output 2 set Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST2: Timer output 2 reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST: Timer reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_DLYPRT1: Timer delay protection Interrupt flag\r\n * @retval None\r\n */\r\nvoid HRTIM_ClearFlag(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_FLAG)\r\n{\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n HRTIMx->HRTIM_MASTER.MICR |= HRTIM_FLAG;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxICR |= HRTIM_FLAG;\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n}\r\n\r\n/**\r\n * @brief Clears the common interrupt flags\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param HRTIM_FLAG: specifies the HRTIM flags to be cleared.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_FLAG_FLT1: Fault 1 interrupt flag\r\n * @arg HRTIM_FLAG_FLT2: Fault 2 interrupt flag\r\n * @arg HRTIM_FLAG_FLT3: Fault 3 interrupt Interrupt flag\r\n * @arg HRTIM_FLAG_FLT4: Fault 4 Interrupt flag\r\n * @arg HRTIM_FLAG_FLT5: Fault 5 Interrupt flag\r\n * @arg HRTIM_FLAG_SYSFLT: System Fault Interrupt flag\r\n * @arg HRTIM_FLAG_DLLRDY: DLL ready Interrupt flag\r\n * @arg HRTIM_FLAG_BMPER: Burst mode period Interrupt flag\r\n * @retval None\r\n */\r\nvoid HRTIM_ClearCommonFlag(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonFLAG)\r\n{\r\n HRTIMx->HRTIM_COMMON.ICR |= HRTIM_CommonFLAG;\r\n}\r\n\r\n/**\r\n * @brief Clears the Master and slaves interrupt request pending bits\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_IT: specifies the HRTIM interrupts sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_IT_MCMP1: Master compare 1 interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP2: Master compare 2 interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP3: Master compare 3 interrupt Interrupt source\r\n * @arg HRTIM_MASTER_IT_MCMP4: Master compare 4 Interrupt source\r\n * @arg HRTIM_MASTER_IT_MREP: Master Repetition Interrupt source\r\n * @arg HRTIM_MASTER_IT_SYNC: Synchronization input Interrupt source\r\n * @arg HRTIM_MASTER_IT_MUPD: Master update Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP1: Timer compare 1 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP2: Timer compare 2 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP3: Timer compare 3 Interrupt source\r\n * @arg HRTIM_TIM_IT_CMP4: Timer compare 4 Interrupt source\r\n * @arg HRTIM_TIM_IT_REP: Timer repetition Interrupt source\r\n * @arg HRTIM_TIM_IT_UPD: Timer update Interrupt source\r\n * @arg HRTIM_TIM_IT_CPT1: Timer capture 1 Interrupt source\r\n * @arg HRTIM_TIM_IT_CPT2: Timer capture 2 Interrupt source\r\n * @arg HRTIM_TIM_IT_SET1: Timer output 1 set Interrupt source\r\n * @arg HRTIM_TIM_IT_RST1: Timer output 1 reset Interrupt source\r\n * @arg HRTIM_TIM_IT_SET2: Timer output 2 set Interrupt source\r\n * @arg HRTIM_TIM_IT_RST2: Timer output 2 reset Interrupt source\r\n * @arg HRTIM_TIM_IT_RST: Timer reset Interrupt source\r\n * @arg HRTIM_TIM_IT_DLYPRT: Timer delay protection Interrupt source\r\n * @retval None\r\n */\r\nvoid HRTIM_ClearITPendingBit(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_IT)\r\n{\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n HRTIMx->HRTIM_MASTER.MICR |= HRTIM_IT;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxICR |= HRTIM_IT;\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n}\r\n\r\n/**\r\n * @brief Clears the common interrupt pending bits\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param HRTIM_IT: specifies the HRTIM interrupts sources to be cleared.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_IT_FLT1: Fault 1 interrupt source\r\n * @arg HRTIM_IT_FLT2: Fault 2 interrupt source\r\n * @arg HRTIM_IT_FLT3: Fault 3 interrupt Interrupt source\r\n * @arg HRTIM_IT_FLT4: Fault 4 Interrupt source\r\n * @arg HRTIM_IT_FLT5: Fault 5 Interrupt source\r\n * @arg HRTIM_IT_SYSFLT: System Fault Interrupt source\r\n * @arg HRTIM_IT_DLLRDY: DLL ready Interrupt source\r\n * @arg HRTIM_IT_BMPER: Burst mode period Interrupt source\r\n * @retval None\r\n */\r\nvoid HRTIM_ClearCommonITPendingBit(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT)\r\n{\r\n HRTIMx->HRTIM_COMMON.ICR |= HRTIM_CommonIT;\r\n}\r\n\r\n\r\n/**\r\n * @brief Checks whether the specified HRTIM flag is set or not.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_FLAG: specifies the HRTIM flags to check.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_FLAG_MCMP1: Master compare 1 interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP2: Master compare 2 interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP3: Master compare 3 interrupt Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MCMP4: Master compare 4 Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MREP: Master Repetition Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_SYNC: Synchronization input Interrupt flag\r\n * @arg HRTIM_MASTER_FLAG_MUPD: Master update Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP1: Timer compare 1 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP2: Timer compare 2 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP3: Timer compare 3 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CMP4: Timer compare 4 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_REP: Timer repetition Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_UPD: Timer update Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CPT1: Timer capture 1 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_CPT2: Timer capture 2 Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_SET1: Timer output 1 set Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST1: Timer output 1 reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_SET2: Timer output 2 set Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST2: Timer output 2 reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_RST: Timer reset Interrupt flag\r\n * @arg HRTIM_TIM_FLAG_DLYPRT: Timer delay protection Interrupt flag\r\n * @retval The new state of HRTIM_FLAG (SET or RESET).\r\n */\r\nFlagStatus HRTIM_GetFlagStatus(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_FLAG)\r\n{\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n FlagStatus bitstatus = RESET; \r\n \r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n if ((HRTIMx->HRTIM_MASTER.MISR & HRTIM_FLAG) != RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n }\r\n break;\r\n \r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_FLAG) != RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified HRTIM common flag is set or not.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param HRTIM_FLAG: specifies the HRTIM flags to check.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_FLAG_FLT1: Fault 1 interrupt flag\r\n * @arg HRTIM_FLAG_FLT2: Fault 2 interrupt flag\r\n * @arg HRTIM_FLAG_FLT3: Fault 3 interrupt Interrupt flag\r\n * @arg HRTIM_FLAG_FLT4: Fault 4 Interrupt flag\r\n * @arg HRTIM_FLAG_FLT5: Fault 5 Interrupt flag\r\n * @arg HRTIM_FLAG_SYSFLT: System Fault Interrupt flag\r\n * @arg HRTIM_FLAG_DLLRDY: DLL ready Interrupt flag\r\n * @arg HRTIM_FLAG_BMPER: Burst mode period Interrupt flag\r\n * @retval The new state of HRTIM_FLAG (SET or RESET).\r\n */\r\nFlagStatus HRTIM_GetCommonFlagStatus(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonFLAG)\r\n{\r\n FlagStatus bitstatus = RESET; \r\n\r\n if((HRTIMx->HRTIM_COMMON.ISR & HRTIM_CommonFLAG) != RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n \r\n/**\r\n * @brief Checks whether the specified HRTIM interrupt has occurred or not.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_IT: specifies the HRTIM flags sources to be cleared.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_IT_MCMP1: Master compare 1 interrupt \r\n * @arg HRTIM_MASTER_IT_MCMP2: Master compare 2 interrupt \r\n * @arg HRTIM_MASTER_IT_MCMP3: Master compare 3 interrupt Interrupt \r\n * @arg HRTIM_MASTER_IT_MCMP4: Master compare 4 Interrupt \r\n * @arg HRTIM_MASTER_IT_MREP: Master Repetition Interrupt \r\n * @arg HRTIM_MASTER_IT_SYNC: Synchronization input Interrupt \r\n * @arg HRTIM_MASTER_IT_MUPD: Master update Interrupt \r\n * @arg HRTIM_TIM_IT_CMP1: Timer compare 1 Interrupt \r\n * @arg HRTIM_TIM_IT_CMP2: Timer compare 2 Interrupt \r\n * @arg HRTIM_TIM_IT_CMP3: Timer compare 3 Interrupt \r\n * @arg HRTIM_TIM_IT_CMP4: Timer compare 4 Interrupt \r\n * @arg HRTIM_TIM_IT_REP: Timer repetition Interrupt \r\n * @arg HRTIM_TIM_IT_UPD: Timer update Interrupt \r\n * @arg HRTIM_TIM_IT_CPT1: Timer capture 1 Interrupt \r\n * @arg HRTIM_TIM_IT_CPT2: Timer capture 2 Interrupt \r\n * @arg HRTIM_TIM_IT_SET1: Timer output 1 set Interrupt \r\n * @arg HRTIM_TIM_IT_RST1: Timer output 1 reset Interrupt \r\n * @arg HRTIM_TIM_IT_SET2: Timer output 2 set Interrupt \r\n * @arg HRTIM_TIM_IT_RST2: Timer output 2 reset Interrupt \r\n * @arg HRTIM_TIM_IT_RST: Timer reset Interrupt \r\n * @arg HRTIM_TIM_IT_DLYPRT: Timer delay protection Interrupt \r\n * @retval The new state of the HRTIM_IT(SET or RESET).\r\n */\r\nITStatus HRTIM_GetITStatus(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_IT)\r\n{\r\n ITStatus bitstatus = RESET; \r\n uint16_t itstatus = 0x0, itenable = 0x0;\r\n \r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n \r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n itstatus = HRTIMx->HRTIM_MASTER.MISR & HRTIM_IT;\r\n \r\n itenable = HRTIMx->HRTIM_MASTER.MDIER & HRTIM_IT;\r\n if ((itstatus != (uint16_t)RESET) && (itenable != (uint16_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n }\r\n break;\r\n \r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n itstatus = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_IT;\r\n \r\n itenable = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxDIER & HRTIM_IT;\r\n if ((itstatus != (uint16_t)RESET) && (itenable != (uint16_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified HRTIM common interrupt has occurred or not.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param HRTIM_IT: specifies the HRTIM interrupt source to check.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_IT_FLT1: Fault 1 interrupt \r\n * @arg HRTIM_IT_FLT2: Fault 2 interrupt \r\n * @arg HRTIM_IT_FLT3: Fault 3 interrupt Interrupt \r\n * @arg HRTIM_IT_FLT4: Fault 4 Interrupt \r\n * @arg HRTIM_IT_FLT5: Fault 5 Interrupt \r\n * @arg HRTIM_IT_SYSFLT: System Fault Interrupt \r\n * @arg HRTIM_IT_DLLRDY: DLL ready Interrupt flag\r\n * @arg HRTIM_IT_BMPER: Burst mode period Interrupt \r\n * @retval The new state of HRTIM_FLAG (SET or RESET).\r\n */\r\nITStatus HRTIM_GetCommonITStatus(HRTIM_TypeDef * HRTIMx, uint32_t HRTIM_CommonIT)\r\n{\r\n ITStatus bitstatus = RESET; \r\n uint16_t itstatus = 0x0, itenable = 0x0;\r\n \r\n itstatus = HRTIMx->HRTIM_COMMON.ISR & HRTIM_CommonIT; \r\n itenable = HRTIMx->HRTIM_COMMON.IER & HRTIM_CommonIT;\r\n \r\n if ((itstatus != (uint16_t)RESET) && (itenable != (uint16_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the HRTIMx's DMA Requests.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param HRTIM_DMA: specifies the DMA Request sources.\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_MASTER_DMA_MCMP1: Master compare 1 DMA request source\r\n * @arg HRTIM_MASTER_DMA_MCMP2: Master compare 2 DMA request source\r\n * @arg HRTIM_MASTER_DMA_MCMP3: Master compare 3 DMA request source\r\n * @arg HRTIM_MASTER_DMA_MCMP4: Master compare 4 DMA request source\r\n * @arg HRTIM_MASTER_DMA_MREP: Master Repetition DMA request source\r\n * @arg HRTIM_MASTER_DMA_SYNC: Synchronization input DMA request source\r\n * @arg HRTIM_MASTER_DMA_MUPD:Master update DMA request source\r\n * @arg HRTIM_TIM_DMA_CMP1: Timer compare 1 DMA request source \r\n * @arg HRTIM_TIM_DMA_CMP2: Timer compare 2 DMA request source \r\n * @arg HRTIM_TIM_DMA_CMP3: Timer compare 3 DMA request source \r\n * @arg HRTIM_TIM_DMA_CMP4: Timer compare 4 DMA request source \r\n * @arg HRTIM_TIM_DMA_REP: Timer repetition DMA request source \r\n * @arg HRTIM_TIM_DMA_UPD: Timer update DMA request source \r\n * @arg HRTIM_TIM_DMA_CPT1: Timer capture 1 DMA request source \r\n * @arg HRTIM_TIM_DMA_CPT2: Timer capture 2 DMA request source \r\n * @arg HRTIM_TIM_DMA_SET1: Timer output 1 set DMA request source \r\n * @arg HRTIM_TIM_DMA_RST1: Timer output 1 reset DMA request source \r\n * @arg HRTIM_TIM_DMA_SET2: Timer output 2 set DMA request source \r\n * @arg HRTIM_TIM_DMA_RST2: Timer output 2 reset DMA request source \r\n * @arg HRTIM_TIM_DMA_RST: Timer reset DMA request source \r\n * @arg HRTIM_TIM_DMA_DLYPRT: Timer delay protection DMA request source \r\n * @param NewState: new state of the DMA Request sources.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid HRTIM_DMACmd(HRTIM_TypeDef* HRTIMx, uint32_t TimerIdx, uint32_t HRTIM_DMA, FunctionalState NewState)\r\n{\r\n assert_param(IS_HRTIM_TIMERINDEX(TimerIdx));\r\n\r\n switch(TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n if(NewState != DISABLE)\r\n {\r\n HRTIMx->HRTIM_MASTER.MDIER |= HRTIM_DMA;\r\n }\r\n else\r\n {\r\n HRTIMx->HRTIM_MASTER.MDIER &= ~HRTIM_DMA;\r\n } \r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n if(NewState != DISABLE)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxDIER |= HRTIM_DMA;\r\n }\r\n else\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxDIER &= ~HRTIM_DMA;\r\n }\r\n }\r\n break;\r\n \r\n default:\r\n break; \r\n } \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HRTIM_Group3 Peripheral Control methods \r\n * @brief management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral Control methods #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to control the HRTIMx data \r\n transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures an output in basic output compare mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OCChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2 \r\n * @param pBasicOCChannelCfg: pointer to the basic output compare output configuration structure\r\n * @note When the timer operates in basic output compare mode:\r\n * Output 1 is implicitly controlled by the compare unit 1\r\n * Output 2 is implicitly controlled by the compare unit 2\r\n * Output Set/Reset crossbar is set according to the selected output compare mode:\r\n * Toggle: SETxyR = RSTxyR = CMPy\r\n * Active: SETxyR = CMPy, RSTxyR = 0\r\n * Inactive: SETxy =0, RSTxy = CMPy\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOCChannelConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OCChannel,\r\n HRTIM_BasicOCChannelCfgTypeDef* pBasicOCChannelCfg)\r\n{\r\n uint32_t CompareUnit = HRTIM_COMPAREUNIT_1;\r\n HRTIM_CompareCfgTypeDef CompareCfg;\r\n HRTIM_OutputCfgTypeDef OutputCfg;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OCChannel));\r\n assert_param(IS_HRTIM_BASICOCMODE(pBasicOCChannelCfg->Mode));\r\n assert_param(IS_HRTIM_OUTPUTPOLARITY(pBasicOCChannelCfg->Polarity));\r\n assert_param(IS_HRTIM_OUTPUTIDLESTATE(pBasicOCChannelCfg->IdleState));\r\n \r\n /* Configure timer compare unit */ \r\n switch (OCChannel)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_1;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_2;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n CompareCfg.CompareValue = pBasicOCChannelCfg->Pulse;\r\n CompareCfg.AutoDelayedMode = HRTIM_AUTODELAYEDMODE_REGULAR;\r\n CompareCfg.AutoDelayedTimeout = 0;\r\n \r\n HRTIM_CompareUnitConfig(HRTIMx,\r\n TimerIdx,\r\n CompareUnit,\r\n &CompareCfg);\r\n \r\n /* Configure timer output */\r\n OutputCfg.Polarity = pBasicOCChannelCfg->Polarity;\r\n OutputCfg.IdleState = pBasicOCChannelCfg->IdleState;\r\n OutputCfg.FaultState = HRTIM_OUTPUTFAULTSTATE_NONE;\r\n OutputCfg.IdleMode = HRTIM_OUTPUTIDLEMODE_NONE;\r\n OutputCfg.ChopperModeEnable = HRTIM_OUTPUTCHOPPERMODE_DISABLED;\r\n OutputCfg.BurstModeEntryDelayed = HRTIM_OUTPUTBURSTMODEENTRY_REGULAR;\r\n \r\n switch (pBasicOCChannelCfg->Mode)\r\n {\r\n case HRTIM_BASICOCMODE_TOGGLE:\r\n {\r\n if (CompareUnit == HRTIM_COMPAREUNIT_1)\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP1;\r\n }\r\n else\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP2;\r\n }\r\n OutputCfg.ResetSource = OutputCfg.SetSource;\r\n }\r\n break;\r\n case HRTIM_BASICOCMODE_ACTIVE:\r\n {\r\n if (CompareUnit == HRTIM_COMPAREUNIT_1)\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP1;\r\n }\r\n else\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP2;\r\n }\r\n OutputCfg.ResetSource = HRTIM_OUTPUTRESET_NONE;\r\n }\r\n break;\r\n case HRTIM_BASICOCMODE_INACTIVE:\r\n {\r\n if (CompareUnit == HRTIM_COMPAREUNIT_1)\r\n {\r\n OutputCfg.ResetSource = HRTIM_OUTPUTRESET_TIMCMP1;\r\n }\r\n else\r\n {\r\n OutputCfg.ResetSource = HRTIM_OUTPUTRESET_TIMCMP2;\r\n }\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_NONE;\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n \r\n HRTIM_OutputConfig(HRTIMx, TimerIdx, OCChannel, &OutputCfg); \r\n}\r\n\r\n/**\r\n * @brief Configures an output in basic PWM mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param PWMChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2 \r\n * @param pBasicPWMChannelCfg: pointer to the basic PWM output configuration structure\r\n * @note When the timer operates in basic PWM output mode:\r\n * Output 1 is implicitly controlled by the compare unit 1\r\n * Output 2 is implicitly controlled by the compare unit 2\r\n * Output Set/Reset crossbar is set as follows:\r\n * Output 1: SETx1R = CMP1, RSTx1R = PER\r\n * Output 2: SETx2R = CMP2, RST2R = PER\r\n * @retval None\r\n */\r\nvoid HRTIM_SimplePWMChannelConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t PWMChannel,\r\n HRTIM_BasicPWMChannelCfgTypeDef* pBasicPWMChannelCfg)\r\n{\r\n uint32_t CompareUnit = HRTIM_COMPAREUNIT_1;\r\n HRTIM_CompareCfgTypeDef CompareCfg;\r\n HRTIM_OutputCfgTypeDef OutputCfg;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, PWMChannel));\r\n assert_param(IS_HRTIM_OUTPUTPOLARITY(pBasicPWMChannelCfg->Polarity));\r\n assert_param(IS_HRTIM_OUTPUTIDLESTATE(pBasicPWMChannelCfg->IdleState));\r\n\r\n /* Configure timer compare unit */ \r\n switch (PWMChannel)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_1;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_2;\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n \r\n CompareCfg.CompareValue = pBasicPWMChannelCfg->Pulse;\r\n CompareCfg.AutoDelayedMode = HRTIM_AUTODELAYEDMODE_REGULAR;\r\n CompareCfg.AutoDelayedTimeout = 0;\r\n \r\n HRTIM_CompareUnitConfig(HRTIMx,\r\n TimerIdx,\r\n CompareUnit,\r\n &CompareCfg);\r\n \r\n /* Configure timer output */\r\n OutputCfg.Polarity = pBasicPWMChannelCfg->Polarity;\r\n OutputCfg.IdleState = pBasicPWMChannelCfg->IdleState;\r\n OutputCfg.FaultState = HRTIM_OUTPUTFAULTSTATE_NONE;\r\n OutputCfg.IdleMode = HRTIM_OUTPUTIDLEMODE_NONE;\r\n OutputCfg.ChopperModeEnable = HRTIM_OUTPUTCHOPPERMODE_DISABLED;\r\n OutputCfg.BurstModeEntryDelayed = HRTIM_OUTPUTBURSTMODEENTRY_REGULAR;\r\n \r\n if (CompareUnit == HRTIM_COMPAREUNIT_1)\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP1;\r\n }\r\n else\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP2;\r\n }\r\n OutputCfg.ResetSource = HRTIM_OUTPUTSET_TIMPER;\r\n \r\n HRTIM_OutputConfig(HRTIMx, TimerIdx, PWMChannel, &OutputCfg); \r\n}\r\n\r\n/**\r\n * @brief Configures a basic capture \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureChannel: Capture unit\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @param pBasicCaptureChannelCfg: pointer to the basic capture configuration structure\r\n * @note When the timer operates in basic capture mode the capture is triggered\r\n * by the designated external event and GPIO input is implicitly used as event source.\r\n * The capture can be triggered by a rising edge, a falling edge or both\r\n * edges on event channel.\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleCaptureChannelConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureChannel,\r\n HRTIM_BasicCaptureChannelCfgTypeDef* pBasicCaptureChannelCfg)\r\n{\r\n HRTIM_EventCfgTypeDef EventCfg;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_CAPTUREUNIT(CaptureChannel));\r\n assert_param(IS_HRTIM_EVENT(pBasicCaptureChannelCfg->Event));\r\n assert_param(IS_HRTIM_EVENTPOLARITY(pBasicCaptureChannelCfg->EventPolarity));\r\n assert_param(IS_HRTIM_EVENTSENSITIVITY(pBasicCaptureChannelCfg->EventSensitivity));\r\n assert_param(IS_HRTIM_EVENTFILTER(pBasicCaptureChannelCfg->EventFilter));\r\n \r\n /* Configure external event channel */\r\n EventCfg.FastMode = HRTIM_EVENTFASTMODE_DISABLE;\r\n EventCfg.Filter = pBasicCaptureChannelCfg->EventFilter;\r\n EventCfg.Polarity = pBasicCaptureChannelCfg->EventPolarity;\r\n EventCfg.Sensitivity = pBasicCaptureChannelCfg->EventSensitivity;\r\n EventCfg.Source = HRTIM_EVENTSRC_1;\r\n \r\n HRTIM_ExternalEventConfig(HRTIMx,\r\n pBasicCaptureChannelCfg->Event,\r\n &EventCfg);\r\n\r\n /* Memorize capture trigger (will be configured when the capture is started */ \r\n HRTIM_CaptureUnitConfig(HRTIMx,\r\n TimerIdx,\r\n CaptureChannel,\r\n pBasicCaptureChannelCfg->Event); \r\n}\r\n\r\n/**\r\n * @brief Configures an output basic one pulse mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param OnePulseChannel: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2 \r\n * @param pBasicOnePulseChannelCfg: pointer to the basic one pulse output configuration structure\r\n * @note When the timer operates in basic one pulse mode:\r\n * the timer counter is implicitly started by the reset event,\r\n * the reset of the timer counter is triggered by the designated external event\r\n * GPIO input is implicitly used as event source,\r\n * Output 1 is implicitly controlled by the compare unit 1,\r\n * Output 2 is implicitly controlled by the compare unit 2.\r\n * Output Set/Reset crossbar is set as follows:\r\n * Output 1: SETx1R = CMP1, RSTx1R = PER\r\n * Output 2: SETx2R = CMP2, RST2R = PER\r\n * The counter mode should be HRTIM_MODE_SINGLESHOT_RETRIGGERABLE\r\n * @retval None\r\n */\r\nvoid HRTIM_SimpleOnePulseChannelConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t OnePulseChannel,\r\n HRTIM_BasicOnePulseChannelCfgTypeDef* pBasicOnePulseChannelCfg)\r\n{\r\n uint32_t CompareUnit = HRTIM_COMPAREUNIT_1;\r\n HRTIM_CompareCfgTypeDef CompareCfg;\r\n HRTIM_OutputCfgTypeDef OutputCfg;\r\n HRTIM_EventCfgTypeDef EventCfg;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, OnePulseChannel));\r\n assert_param(IS_HRTIM_OUTPUTPOLARITY(pBasicOnePulseChannelCfg->OutputPolarity));\r\n assert_param(IS_HRTIM_OUTPUTIDLESTATE(pBasicOnePulseChannelCfg->OutputIdleState));\r\n assert_param(IS_HRTIM_EVENT(pBasicOnePulseChannelCfg->Event));\r\n assert_param(IS_HRTIM_EVENTPOLARITY(pBasicOnePulseChannelCfg->EventPolarity));\r\n assert_param(IS_HRTIM_EVENTSENSITIVITY(pBasicOnePulseChannelCfg->EventSensitivity));\r\n assert_param(IS_HRTIM_EVENTFILTER(pBasicOnePulseChannelCfg->EventFilter));\r\n \r\n /* Configure timer compare unit */ \r\n switch (OnePulseChannel)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_1;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n CompareUnit = HRTIM_COMPAREUNIT_2;\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n \r\n CompareCfg.CompareValue = pBasicOnePulseChannelCfg->Pulse;\r\n CompareCfg.AutoDelayedMode = HRTIM_AUTODELAYEDMODE_REGULAR;\r\n CompareCfg.AutoDelayedTimeout = 0;\r\n \r\n HRTIM_CompareUnitConfig(HRTIMx,\r\n TimerIdx,\r\n CompareUnit,\r\n &CompareCfg);\r\n \r\n /* Configure timer output */\r\n OutputCfg.Polarity = pBasicOnePulseChannelCfg->OutputPolarity;\r\n OutputCfg.IdleState = pBasicOnePulseChannelCfg->OutputIdleState;\r\n OutputCfg.FaultState = HRTIM_OUTPUTFAULTSTATE_NONE;\r\n OutputCfg.IdleMode = HRTIM_OUTPUTIDLEMODE_NONE;\r\n OutputCfg.ChopperModeEnable = HRTIM_OUTPUTCHOPPERMODE_DISABLED;\r\n OutputCfg.BurstModeEntryDelayed = HRTIM_OUTPUTBURSTMODEENTRY_REGULAR;\r\n \r\n if (CompareUnit == HRTIM_COMPAREUNIT_1)\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP1;\r\n }\r\n else\r\n {\r\n OutputCfg.SetSource = HRTIM_OUTPUTSET_TIMCMP2;\r\n }\r\n OutputCfg.ResetSource = HRTIM_OUTPUTSET_TIMPER;\r\n \r\n HRTIM_OutputConfig(HRTIMx,\r\n TimerIdx,\r\n OnePulseChannel,\r\n &OutputCfg); \r\n \r\n /* Configure external event channel */\r\n EventCfg.FastMode = HRTIM_EVENTFASTMODE_DISABLE;\r\n EventCfg.Filter = pBasicOnePulseChannelCfg->EventFilter;\r\n EventCfg.Polarity = pBasicOnePulseChannelCfg->EventPolarity;\r\n EventCfg.Sensitivity = pBasicOnePulseChannelCfg->EventSensitivity;\r\n EventCfg.Source = HRTIM_EVENTSRC_1;\r\n \r\n HRTIM_ExternalEventConfig(HRTIMx,\r\n pBasicOnePulseChannelCfg->Event,\r\n &EventCfg);\r\n\r\n /* Configure the timer reset register */\r\n HRTIM_TIM_ResetConfig(HRTIMx,\r\n TimerIdx, \r\n pBasicOnePulseChannelCfg->Event); \r\n}\r\n\r\n/**\r\n * @brief Configures the general behavior of a timer operating in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param pTimerCfg: pointer to the timer configuration structure\r\n * @note When the timer operates in waveform mode, all the features supported by\r\n * the HRTIMx are available without any limitation.\r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformTimerConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_TimerCfgTypeDef * pTimerCfg)\r\n{\r\n uint32_t HRTIM_timcr;\r\n uint32_t HRTIM_timfltr;\r\n uint32_t HRTIM_timoutr;\r\n uint32_t HRTIM_timrstr;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_TIMPUSHPULLMODE(pTimerCfg->PushPull));\r\n assert_param(IS_HRTIM_TIMFAULTENABLE(pTimerCfg->FaultEnable));\r\n assert_param(IS_HRTIM_TIMFAULTLOCK(pTimerCfg->FaultLock));\r\n assert_param(IS_HRTIM_TIMDEADTIMEINSERTION(pTimerCfg->DeadTimeInsertion));\r\n assert_param(IS_HRTIM_TIMDELAYEDPROTECTION(pTimerCfg->DelayedProtectionMode));\r\n assert_param(IS_HRTIM_TIMUPDATETRIGGER(pTimerCfg->UpdateTrigger)); \r\n assert_param(IS_HRTIM_TIMRESETTRIGGER(pTimerCfg->ResetTrigger));\r\n assert_param(IS_HRTIM_TIMUPDATEONRESET(pTimerCfg->ResetUpdate));\r\n\r\n /* Configure timing unit (Timer A to Timer E) */\r\n HRTIM_timcr = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR;\r\n HRTIM_timfltr = HRTIMx->HRTIM_TIMERx[TimerIdx].FLTxR;\r\n HRTIM_timoutr = HRTIMx->HRTIM_TIMERx[TimerIdx].OUTxR;\r\n HRTIM_timrstr = HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR;\r\n \r\n /* Set the push-pull mode */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_PSHPLL);\r\n HRTIM_timcr |= pTimerCfg->PushPull;\r\n \r\n /* Enable/Disable registers update on timer counter reset */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_TRSTU);\r\n HRTIM_timcr |= pTimerCfg->ResetUpdate;\r\n \r\n /* Set the timer update trigger */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_TIMUPDATETRIGGER);\r\n HRTIM_timcr |= pTimerCfg->UpdateTrigger;\r\n \r\n /* Enable/Disable the fault channel at timer level */\r\n HRTIM_timfltr &= ~(HRTIM_FLTR_FLTxEN);\r\n HRTIM_timfltr |= (pTimerCfg->FaultEnable & HRTIM_FLTR_FLTxEN);\r\n \r\n /* Lock/Unlock fault sources at timer level */\r\n HRTIM_timfltr &= ~(HRTIM_FLTR_FLTCLK);\r\n HRTIM_timfltr |= pTimerCfg->FaultLock;\r\n \r\n /* Enable/Disable dead time insertion at timer level */\r\n HRTIM_timoutr &= ~(HRTIM_OUTR_DTEN);\r\n HRTIM_timoutr |= pTimerCfg->DeadTimeInsertion;\r\n\r\n /* Enable/Disable delayed protection at timer level */\r\n HRTIM_timoutr &= ~(HRTIM_OUTR_DLYPRT| HRTIM_OUTR_DLYPRTEN);\r\n HRTIM_timoutr |= pTimerCfg->DelayedProtectionMode;\r\n \r\n /* Set the timer counter reset trigger */\r\n HRTIM_timrstr = pTimerCfg->ResetTrigger;\r\n\r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR = HRTIM_timcr;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].FLTxR = HRTIM_timfltr;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].OUTxR = HRTIM_timoutr;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_timrstr;\r\n }\r\n\r\n/**\r\n * @brief Configures the compare unit of a timer operating in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * 0xFF for master timer\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CompareUnit: Compare unit to configure\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_COMPAREUNIT_1: Compare unit 1\r\n * @arg HRTIM_COMPAREUNIT_2: Compare unit 2\r\n * @arg HRTIM_COMPAREUNIT_3: Compare unit 3\r\n * @arg HRTIM_COMPAREUNIT_4: Compare unit 4\r\n * @param pCompareCfg: pointer to the compare unit configuration structure\r\n * @note When auto delayed mode is required for compare unit 2 or compare unit 4, \r\n * application has to configure separately the capture unit. Capture unit \r\n * to configure in that case depends on the compare unit auto delayed mode\r\n * is applied to (see below):\r\n * Auto delayed on output compare 2: capture unit 1 must be configured\r\n * Auto delayed on output compare 4: capture unit 2 must be configured\r\n * @retval None\r\n */\r\n void HRTIM_WaveformCompareConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n HRTIM_CompareCfgTypeDef* pCompareCfg)\r\n{\r\n uint32_t HRTIM_timcr;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_COMPAREUNIT_AUTODELAYEDMODE(CompareUnit, pCompareCfg->AutoDelayedMode));\r\n \r\n /* Configure the compare unit */\r\n switch (CompareUnit)\r\n {\r\n case HRTIM_COMPAREUNIT_1:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP1xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_2:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP2xR = pCompareCfg->CompareValue;\r\n \r\n if (pCompareCfg->AutoDelayedMode != HRTIM_AUTODELAYEDMODE_REGULAR)\r\n {\r\n /* Configure auto-delayed mode */\r\n HRTIM_timcr = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR;\r\n HRTIM_timcr &= ~HRTIM_TIMCR_DELCMP2;\r\n HRTIM_timcr |= pCompareCfg->AutoDelayedMode;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR = HRTIM_timcr;\r\n \r\n /* Set the compare value for timeout compare unit (if any) */\r\n if (pCompareCfg->AutoDelayedMode == HRTIM_AUTODELAYEDMODE_AUTODELAYED_TIMEOUTCMP1)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP1xR = pCompareCfg->AutoDelayedTimeout;\r\n }\r\n else if (pCompareCfg->AutoDelayedMode == HRTIM_AUTODELAYEDMODE_AUTODELAYED_TIMEOUTCMP3)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP3xR = pCompareCfg->AutoDelayedTimeout;\r\n }\r\n }\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_3:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP3xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_4:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP4xR = pCompareCfg->CompareValue;\r\n \r\n if (pCompareCfg->AutoDelayedMode != HRTIM_AUTODELAYEDMODE_REGULAR)\r\n {\r\n /* Configure auto-delayed mode */\r\n HRTIM_timcr = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR;\r\n HRTIM_timcr &= ~HRTIM_TIMCR_DELCMP4;\r\n HRTIM_timcr |= (pCompareCfg->AutoDelayedMode << 2);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR = HRTIM_timcr;\r\n \r\n /* Set the compare value for timeout compare unit (if any) */\r\n if (pCompareCfg->AutoDelayedMode == HRTIM_AUTODELAYEDMODE_AUTODELAYED_TIMEOUTCMP1)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP1xR = pCompareCfg->AutoDelayedTimeout;\r\n }\r\n else if (pCompareCfg->AutoDelayedMode == HRTIM_AUTODELAYEDMODE_AUTODELAYED_TIMEOUTCMP3)\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP3xR = pCompareCfg->AutoDelayedTimeout;\r\n }\r\n }\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the HRTIMx Master Comparex Register value \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param CompareUnit: Compare unit to configure\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_COMPAREUNIT_1: Compare unit 1\r\n * @arg HRTIM_COMPAREUNIT_2: Compare unit 2\r\n * @arg HRTIM_COMPAREUNIT_3: Compare unit 3\r\n * @arg HRTIM_COMPAREUNIT_4: Compare unit 4\r\n * @param Compare: specifies the Comparex register new value\r\n * @retval None\r\n */\r\nvoid HRTIM_MasterSetCompare(HRTIM_TypeDef * HRTIMx,\r\n uint32_t CompareUnit,\r\n uint32_t Compare)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_COMPAREUNIT(CompareUnit));\r\n \r\n /* Configure the compare unit */\r\n switch (CompareUnit)\r\n {\r\n case HRTIM_COMPAREUNIT_1:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_MASTER.MCMP1R = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_2:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_MASTER.MCMP2R = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_3:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_MASTER.MCMP3R = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_4:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_MASTER.MCMP4R = Compare;\r\n }\r\n break;\r\n default:\r\n break;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Sets the HRTIMx Slave Comparex Register value \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param CompareUnit: Compare unit to configure\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_COMPAREUNIT_1: Compare unit 1\r\n * @arg HRTIM_COMPAREUNIT_2: Compare unit 2\r\n * @arg HRTIM_COMPAREUNIT_3: Compare unit 3\r\n * @arg HRTIM_COMPAREUNIT_4: Compare unit 4\r\n * @param Compare: specifies the Comparex register new value\r\n * @retval None\r\n */\r\nvoid HRTIM_SlaveSetCompare(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n uint32_t Compare)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_COMPAREUNIT(CompareUnit));\r\n \r\n /* Configure the compare unit */\r\n switch (CompareUnit)\r\n {\r\n case HRTIM_COMPAREUNIT_1:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP1xR = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_2:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP2xR = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_3:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP3xR = Compare;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_4:\r\n {\r\n /* Set the compare value */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP4xR = Compare;\r\n }\r\n break;\r\n default:\r\n break;\r\n } \r\n}\r\n/**\r\n * @brief Configures the capture unit of a timer operating in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureChannel: Capture unit to configure\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @param pCaptureCfg: pointer to the compare unit configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformCaptureConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit,\r\n HRTIM_CaptureCfgTypeDef* pCaptureCfg)\r\n{\r\n /* Configure the capture unit */\r\n switch (CaptureUnit)\r\n {\r\n case HRTIM_CAPTUREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xCR = pCaptureCfg->Trigger;\r\n }\r\n break;\r\n case HRTIM_CAPTUREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xCR = pCaptureCfg->Trigger;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the output of a timer operating in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Output: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2 \r\n * @param pOutputCfg: pointer to the timer output configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_WaveformOutputConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output,\r\n HRTIM_OutputCfgTypeDef * pOutputCfg)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, Output));\r\n assert_param(IS_HRTIM_OUTPUTPOLARITY(pOutputCfg->Polarity));\r\n assert_param(IS_HRTIM_OUTPUTIDLESTATE(pOutputCfg->IdleState));\r\n assert_param(IS_HRTIM_OUTPUTIDLEMODE(pOutputCfg->IdleMode));\r\n assert_param(IS_HRTIM_OUTPUTFAULTSTATE(pOutputCfg->FaultState));\r\n assert_param(IS_HRTIM_OUTPUTCHOPPERMODE(pOutputCfg->ChopperModeEnable));\r\n assert_param(IS_HRTIM_OUTPUTBURSTMODEENTRY(pOutputCfg->BurstModeEntryDelayed));\r\n\r\n /* Configure the timer output */\r\n HRTIM_OutputConfig(HRTIMx, TimerIdx, Output, pOutputCfg); \r\n}\r\n\r\n/**\r\n * @brief Configures the event filtering capabilities of a timer (blanking, windowing) \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Event: external event for which timer event filtering must be configured\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_EVENT_1: External event 1\r\n * @arg HRTIM_EVENT_2: External event 2\r\n * @arg HRTIM_EVENT_3: External event 3\r\n * @arg HRTIM_EVENT_4: External event 4\r\n * @arg HRTIM_EVENT_5: External event 5\r\n * @arg HRTIM_EVENT_6: External event 6\r\n * @arg HRTIM_EVENT_7: External event 7\r\n * @arg HRTIM_EVENT_8: External event 8\r\n * @arg HRTIM_EVENT_9: External event 9\r\n * @arg HRTIM_EVENT_10: External event 10\r\n * @param pTimerEventFilteringCfg: pointer to the timer event filtering configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_TimerEventFilteringConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Event,\r\n HRTIM_TimerEventFilteringCfgTypeDef* pTimerEventFilteringCfg)\r\n{\r\n uint32_t HRTIM_eefr;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_EVENT(Event));\r\n assert_param(IS_HRTIM_TIMEVENTFILTER(pTimerEventFilteringCfg->Filter));\r\n assert_param(IS_HRTIM_TIMEVENTLATCH(pTimerEventFilteringCfg->Latch));\r\n\r\n /* Configure timer event filtering capabilities */\r\n switch (Event)\r\n {\r\n case HRTIM_TIMEVENTFILTER_NONE:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = 0;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = 0;\r\n }\r\n break;\r\n case HRTIM_EVENT_1:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1;\r\n HRTIM_eefr &= ~(HRTIM_EEFR1_EE1FLTR | HRTIM_EEFR1_EE1LTCH);\r\n HRTIM_eefr |= (pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_2:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1;\r\n HRTIM_eefr &= ~(HRTIM_EEFR1_EE2FLTR | HRTIM_EEFR1_EE2LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 6);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_3:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1;\r\n HRTIM_eefr &= ~(HRTIM_EEFR1_EE3FLTR | HRTIM_EEFR1_EE3LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 12);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_4:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1;\r\n HRTIM_eefr &= ~(HRTIM_EEFR1_EE4FLTR | HRTIM_EEFR1_EE4LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 18);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_5:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1;\r\n HRTIM_eefr &= ~(HRTIM_EEFR1_EE5FLTR | HRTIM_EEFR1_EE5LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 24);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR1 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_6:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2;\r\n HRTIM_eefr &= ~(HRTIM_EEFR2_EE6FLTR | HRTIM_EEFR2_EE6LTCH);\r\n HRTIM_eefr |= (pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_7:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2;\r\n HRTIM_eefr &= ~(HRTIM_EEFR2_EE7FLTR | HRTIM_EEFR2_EE7LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 6);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_8:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2;\r\n HRTIM_eefr &= ~(HRTIM_EEFR2_EE8FLTR | HRTIM_EEFR2_EE8LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 12);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_9:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2;\r\n HRTIM_eefr &= ~(HRTIM_EEFR2_EE9FLTR | HRTIM_EEFR2_EE9LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 18);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = HRTIM_eefr;\r\n }\r\n break;\r\n case HRTIM_EVENT_10:\r\n {\r\n HRTIM_eefr = HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2;\r\n HRTIM_eefr &= ~(HRTIM_EEFR2_EE10FLTR | HRTIM_EEFR2_EE10LTCH);\r\n HRTIM_eefr |= ((pTimerEventFilteringCfg->Filter | pTimerEventFilteringCfg->Latch) << 24);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].EEFxR2 = HRTIM_eefr;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the dead time insertion feature for a timer \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param pDeadTimeCfg: pointer to the dead time insertion configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_DeadTimeConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_DeadTimeCfgTypeDef* pDeadTimeCfg)\r\n{\r\n uint32_t HRTIM_dtr;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_TIMDEADTIME_RISINGSIGN(pDeadTimeCfg->RisingSign));\r\n assert_param(IS_HRTIM_TIMDEADTIME_RISINGLOCK(pDeadTimeCfg->RisingLock));\r\n assert_param(IS_HRTIM_TIMDEADTIME_RISINGSIGNLOCK(pDeadTimeCfg->RisingSignLock));\r\n assert_param(IS_HRTIM_TIMDEADTIME_FALLINGSIGN(pDeadTimeCfg->FallingSign));\r\n assert_param(IS_HRTIM_TIMDEADTIME_FALLINGLOCK(pDeadTimeCfg->FallingLock));\r\n assert_param(IS_HRTIM_TIMDEADTIME_FALLINGSIGNLOCK(pDeadTimeCfg->FallingSignLock));\r\n\r\n HRTIM_dtr = HRTIMx->HRTIM_TIMERx[TimerIdx].DTxR;\r\n \r\n /* Clear timer dead times configuration */\r\n HRTIM_dtr &= ~(HRTIM_DTR_DTR | HRTIM_DTR_SDTR | HRTIM_DTR_DTPRSC |\r\n HRTIM_DTR_DTRSLK | HRTIM_DTR_DTRLK | HRTIM_DTR_SDTF |\r\n HRTIM_DTR_SDTR | HRTIM_DTR_DTFSLK | HRTIM_DTR_DTFLK);\r\n \r\n /* Set timer dead times configuration */\r\n HRTIM_dtr |= (pDeadTimeCfg->Prescaler << 10);\r\n HRTIM_dtr |= pDeadTimeCfg->RisingValue;\r\n HRTIM_dtr |= pDeadTimeCfg->RisingSign;\r\n HRTIM_dtr |= pDeadTimeCfg->RisingSignLock;\r\n HRTIM_dtr |= pDeadTimeCfg->RisingLock;\r\n HRTIM_dtr |= (pDeadTimeCfg->FallingValue << 16);\r\n HRTIM_dtr |= pDeadTimeCfg->FallingSign;\r\n HRTIM_dtr |= pDeadTimeCfg->FallingSignLock;\r\n HRTIM_dtr |= pDeadTimeCfg->FallingLock;\r\n \r\n /* Update the HRTIMx registers */ \r\n HRTIMx->HRTIM_TIMERx[TimerIdx].DTxR = HRTIM_dtr;\r\n}\r\n\r\n/**\r\n * @brief Configures the chopper mode feature for a timer \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param pChopperModeCfg: pointer to the chopper mode configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_ChopperModeConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n HRTIM_ChopperModeCfgTypeDef* pChopperModeCfg)\r\n{\r\n uint32_t HRTIM_chpr;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n\r\n HRTIM_chpr = HRTIMx->HRTIM_TIMERx[TimerIdx].CHPxR;\r\n \r\n /* Clear timer chopper mode configuration */\r\n HRTIM_chpr &= ~(HRTIM_CHPR_CARFRQ | HRTIM_CHPR_CARDTY | HRTIM_CHPR_STRPW);\r\n \r\n /* Set timer chopper mode configuration */\r\n HRTIM_chpr |= pChopperModeCfg->CarrierFreq;\r\n HRTIM_chpr |= (pChopperModeCfg->DutyCycle << 4);\r\n HRTIM_chpr |= (pChopperModeCfg->StartPulse << 7);\r\n \r\n /* Update the HRTIMx registers */ \r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CHPxR = HRTIM_chpr;\r\n}\r\n\r\n/**\r\n * @brief Configures the burst DMA controller for a timer \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x5 for master timer\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param RegistersToUpdate: registers to be written by DMA\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_BURSTDMA_CR: HRTIM_MCR or HRTIM_TIMxCR\r\n * @arg HRTIM_BURSTDMA_ICR: HRTIM_MICR or HRTIM_TIMxICR\r\n * @arg HRTIM_BURSTDMA_DIER: HRTIM_MDIER or HRTIM_TIMxDIER\r\n * @arg HRTIM_BURSTDMA_CNT: HRTIM_MCNT or HRTIM_TIMxCNT\r\n * @arg HRTIM_BURSTDMA_PER: HRTIM_MPER or HRTIM_TIMxPER\r\n * @arg HRTIM_BURSTDMA_REP: HRTIM_MREP or HRTIM_TIMxREP\r\n * @arg HRTIM_BURSTDMA_CMP1: HRTIM_MCMP1 or HRTIM_TIMxCMP1\r\n * @arg HRTIM_BURSTDMA_CMP2: HRTIM_MCMP2 or HRTIM_TIMxCMP2\r\n * @arg HRTIM_BURSTDMA_CMP3: HRTIM_MCMP3 or HRTIM_TIMxCMP3\r\n * @arg HRTIM_BURSTDMA_CMP4: HRTIM_MCMP4 or HRTIM_TIMxCMP4\r\n * @arg HRTIM_BURSTDMA_DTR: HRTIM_TIMxDTR\r\n * @arg HRTIM_BURSTDMA_SET1R: HRTIM_TIMxSET1R\r\n * @arg HRTIM_BURSTDMA_RST1R: HRTIM_TIMxRST1R\r\n * @arg HRTIM_BURSTDMA_SET2R: HRTIM_TIMxSET2R\r\n * @arg HRTIM_BURSTDMA_RST2R: HRTIM_TIMxRST2R\r\n * @arg HRTIM_BURSTDMA_EEFR1: HRTIM_TIMxEEFR1\r\n * @arg HRTIM_BURSTDMA_EEFR2: HRTIM_TIMxEEFR2\r\n * @arg HRTIM_BURSTDMA_RSTR: HRTIM_TIMxRSTR\r\n * @arg HRTIM_BURSTDMA_CHPR: HRTIM_TIMxCHPR\r\n * @arg HRTIM_BURSTDMA_OUTR: HRTIM_TIMxOUTR\r\n * @arg HRTIM_BURSTDMA_FLTR: HRTIM_TIMxFLTR\r\n * @retval None\r\n */\r\nvoid HRTIM_BurstDMAConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t RegistersToUpdate)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_BURSTDMA(TimerIdx, RegistersToUpdate));\r\n \r\n /* Set the burst DMA timer update register */\r\n switch (TimerIdx) \r\n {\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDTAUPR = RegistersToUpdate;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDTBUPR = RegistersToUpdate;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDTCUPR = RegistersToUpdate;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDTDUPR = RegistersToUpdate;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDTEUPR = RegistersToUpdate;\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_MASTER:\r\n {\r\n HRTIMx->HRTIM_COMMON.BDMUPDR = RegistersToUpdate;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the external input/output synchronization of the HRTIMx \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param pSynchroCfg: pointer to the input/output synchronization configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_SynchronizationConfig(HRTIM_TypeDef *HRTIMx, HRTIM_SynchroCfgTypeDef * pSynchroCfg)\r\n{\r\n uint32_t HRTIM_mcr;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_SYNCINPUTSOURCE(pSynchroCfg->SyncInputSource));\r\n assert_param(IS_HRTIM_SYNCOUTPUTSOURCE(pSynchroCfg->SyncOutputSource));\r\n assert_param(IS_HRTIM_SYNCOUTPUTPOLARITY(pSynchroCfg->SyncOutputPolarity));\r\n \r\n HRTIM_mcr = HRTIMx->HRTIM_MASTER.MCR;\r\n\r\n /* Set the synchronization input source */\r\n HRTIM_mcr &= ~(HRTIM_MCR_SYNC_IN);\r\n HRTIM_mcr |= pSynchroCfg->SyncInputSource;\r\n \r\n /* Set the event to be sent on the synchronization output */\r\n HRTIM_mcr &= ~(HRTIM_MCR_SYNC_SRC);\r\n HRTIM_mcr |= pSynchroCfg->SyncOutputSource;\r\n \r\n /* Set the polarity of the synchronization output */\r\n HRTIM_mcr &= ~(HRTIM_MCR_SYNC_OUT);\r\n HRTIM_mcr |= pSynchroCfg->SyncOutputPolarity;\r\n \r\n /* Update the HRTIMx registers */ \r\n HRTIMx->HRTIM_MASTER.MCR = HRTIM_mcr;\r\n}\r\n\r\n/**\r\n * @brief Configures the burst mode feature of the HRTIMx \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param pBurstModeCfg: pointer to the burst mode configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_BurstModeConfig(HRTIM_TypeDef * HRTIMx,\r\n HRTIM_BurstModeCfgTypeDef* pBurstModeCfg)\r\n{\r\n uint32_t HRTIM_bmcr;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_BURSTMODE(pBurstModeCfg->Mode));\r\n assert_param(IS_HRTIM_BURSTMODECLOCKSOURCE(pBurstModeCfg->ClockSource));\r\n assert_param(IS_HRTIM_HRTIM_BURSTMODEPRESCALER(pBurstModeCfg->Prescaler));\r\n assert_param(IS_HRTIM_BURSTMODEPRELOAD(pBurstModeCfg->PreloadEnable));\r\n \r\n HRTIM_bmcr = HRTIMx->HRTIM_COMMON.BMCR;\r\n\r\n /* Set the burst mode operating mode */\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_BMOM);\r\n HRTIM_bmcr |= pBurstModeCfg->Mode;\r\n \r\n /* Set the burst mode clock source */\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_BMCLK);\r\n HRTIM_bmcr |= pBurstModeCfg->ClockSource;\r\n \r\n /* Set the burst mode prescaler */\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_BMPSC);\r\n HRTIM_bmcr |= pBurstModeCfg->Prescaler;\r\n \r\n /* Enable/disable burst mode registers preload */\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_BMPREN);\r\n HRTIM_bmcr |= pBurstModeCfg->PreloadEnable;\r\n \r\n /* Set the burst mode trigger */\r\n HRTIMx->HRTIM_COMMON.BMTRGR = pBurstModeCfg->Trigger;\r\n \r\n /* Set the burst mode compare value */\r\n HRTIMx->HRTIM_COMMON.BMCMPR = pBurstModeCfg->IdleDuration;\r\n \r\n /* Set the burst mode period */\r\n HRTIMx->HRTIM_COMMON.BMPER = pBurstModeCfg->Period;\r\n \r\n /* Update the HRTIMx registers */ \r\n HRTIMx->HRTIM_COMMON.BMCR = HRTIM_bmcr;\r\n}\r\n\r\n/**\r\n * @brief Configures the conditioning of an external event\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Event: external event to configure\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_EVENT_1: External event 1\r\n * @arg HRTIM_EVENT_2: External event 2\r\n * @arg HRTIM_EVENT_3: External event 3\r\n * @arg HRTIM_EVENT_4: External event 4\r\n * @arg HRTIM_EVENT_5: External event 5\r\n * @arg HRTIM_EVENT_6: External event 6\r\n * @arg HRTIM_EVENT_7: External event 7\r\n * @arg HRTIM_EVENT_8: External event 8\r\n * @arg HRTIM_EVENT_9: External event 9\r\n * @arg HRTIM_EVENT_10: External event 10\r\n * @param pEventCfg: pointer to the event conditioning configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_EventConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t Event,\r\n HRTIM_EventCfgTypeDef* pEventCfg)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_EVENTSRC(pEventCfg->Source)); \r\n assert_param(IS_HRTIM_EVENTPOLARITY(pEventCfg->Polarity)); \r\n assert_param(IS_HRTIM_EVENTSENSITIVITY(pEventCfg->Sensitivity)); \r\n assert_param(IS_HRTIM_EVENTFASTMODE(pEventCfg->FastMode)); \r\n assert_param(IS_HRTIM_EVENTFILTER(pEventCfg->Filter)); \r\n\r\n /* Configure the event channel */\r\n HRTIM_ExternalEventConfig(HRTIMx, Event, pEventCfg);\r\n \r\n}\r\n\r\n/**\r\n * @brief Configures the external event conditioning block prescaler\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Prescaler: Prescaler value\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_EVENTPRESCALER_DIV1: fEEVS=fHRTIMx\r\n * @arg HRTIM_EVENTPRESCALER_DIV2: fEEVS=fHRTIMx / 2\r\n * @arg HRTIM_EVENTPRESCALER_DIV4: fEEVS=fHRTIMx / 4\r\n * @arg HRTIM_EVENTPRESCALER_DIV8: fEEVS=fHRTIMx / 8\r\n * @retval None\r\n */\r\nvoid HRTIM_EventPrescalerConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t Prescaler)\r\n{\r\n uint32_t HRTIM_eecr3;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_EVENTPRESCALER(Prescaler));\r\n\r\n /* Set the external event prescaler */\r\n HRTIM_eecr3 = HRTIMx->HRTIM_COMMON.EECR3;\r\n HRTIM_eecr3 &= ~(HRTIM_EECR3_EEVSD);\r\n HRTIM_eecr3 |= Prescaler;\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.EECR3 = HRTIM_eecr3;\r\n}\r\n \r\n/**\r\n * @brief Configures the conditioning of fault input\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Fault: fault input to configure\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_FAULT_1: Fault input 1\r\n * @arg HRTIM_FAULT_2: Fault input 2\r\n * @arg HRTIM_FAULT_3: Fault input 3\r\n * @arg HRTIM_FAULT_4: Fault input 4\r\n * @arg HRTIM_FAULT_5: Fault input 5\r\n * @param pFaultCfg: pointer to the fault conditioning configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_FaultConfig(HRTIM_TypeDef * HRTIMx,\r\n HRTIM_FaultCfgTypeDef* pFaultCfg,\r\n uint32_t Fault)\r\n{\r\n uint32_t HRTIM_fltinr1;\r\n uint32_t HRTIM_fltinr2;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_FAULT(Fault));\r\n assert_param(IS_HRTIM_FAULTSOURCE(pFaultCfg->Source));\r\n assert_param(IS_HRTIM_FAULTPOLARITY(pFaultCfg->Polarity));\r\n assert_param(IS_HRTIM_FAULTFILTER(pFaultCfg->Filter));\r\n assert_param(IS_HRTIM_FAULTLOCK(pFaultCfg->Lock));\r\n\r\n /* Configure fault channel */\r\n HRTIM_fltinr1 = HRTIMx->HRTIM_COMMON.FLTINxR1;\r\n HRTIM_fltinr2 = HRTIMx->HRTIM_COMMON.FLTINxR2;\r\n \r\n switch (Fault)\r\n {\r\n case HRTIM_FAULT_1:\r\n {\r\n HRTIM_fltinr1 &= ~(HRTIM_FLTINR1_FLT1P | HRTIM_FLTINR1_FLT1SRC | HRTIM_FLTINR1_FLT1F | HRTIM_FLTINR1_FLT1LCK);\r\n HRTIM_fltinr1 |= pFaultCfg->Polarity;\r\n HRTIM_fltinr1 |= pFaultCfg->Source;\r\n HRTIM_fltinr1 |= pFaultCfg->Filter;\r\n HRTIM_fltinr1 |= pFaultCfg->Lock;\r\n }\r\n break;\r\n case HRTIM_FAULT_2:\r\n {\r\n HRTIM_fltinr1 &= ~(HRTIM_FLTINR1_FLT2P | HRTIM_FLTINR1_FLT2SRC | HRTIM_FLTINR1_FLT2F | HRTIM_FLTINR1_FLT2LCK);\r\n HRTIM_fltinr1 |= (pFaultCfg->Polarity << 8);\r\n HRTIM_fltinr1 |= (pFaultCfg->Source << 8);\r\n HRTIM_fltinr1 |= (pFaultCfg->Filter << 8);\r\n HRTIM_fltinr1 |= (pFaultCfg->Lock << 8);\r\n }\r\n break;\r\n case HRTIM_FAULT_3:\r\n {\r\n HRTIM_fltinr1 &= ~(HRTIM_FLTINR1_FLT3P | HRTIM_FLTINR1_FLT3SRC | HRTIM_FLTINR1_FLT3F | HRTIM_FLTINR1_FLT3LCK);\r\n HRTIM_fltinr1 |= (pFaultCfg->Polarity << 16);\r\n HRTIM_fltinr1 |= (pFaultCfg->Source << 16);\r\n HRTIM_fltinr1 |= (pFaultCfg->Filter << 16);\r\n HRTIM_fltinr1 |= (pFaultCfg->Lock << 16);\r\n }\r\n break;\r\n case HRTIM_FAULT_4:\r\n {\r\n HRTIM_fltinr1 &= ~(HRTIM_FLTINR1_FLT4P | HRTIM_FLTINR1_FLT4SRC | HRTIM_FLTINR1_FLT4F | HRTIM_FLTINR1_FLT4LCK);\r\n HRTIM_fltinr1 |= (pFaultCfg->Polarity << 24);\r\n HRTIM_fltinr1 |= (pFaultCfg->Source << 24);\r\n HRTIM_fltinr1 |= (pFaultCfg->Filter << 24);\r\n HRTIM_fltinr1 |= (pFaultCfg->Lock << 24);\r\n }\r\n break;\r\n case HRTIM_FAULT_5:\r\n {\r\n HRTIM_fltinr2 &= ~(HRTIM_FLTINR2_FLT5P | HRTIM_FLTINR2_FLT5SRC | HRTIM_FLTINR2_FLT5F | HRTIM_FLTINR2_FLT5LCK);\r\n HRTIM_fltinr2 |= pFaultCfg->Polarity;\r\n HRTIM_fltinr2 |= pFaultCfg->Source;\r\n HRTIM_fltinr2 |= pFaultCfg->Filter;\r\n HRTIM_fltinr2 |= pFaultCfg->Lock;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.FLTINxR1 = HRTIM_fltinr1;\r\n HRTIMx->HRTIM_COMMON.FLTINxR2 = HRTIM_fltinr2;\r\n}\r\n\r\n/**\r\n * @brief Configures the fault conditioning block prescaler\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Prescaler: Prescaler value\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_FAULTPRESCALER_DIV1: fFLTS=fHRTIMx\r\n * @arg HRTIM_FAULTPRESCALER_DIV2: fFLTS=fHRTIMx / 2\r\n * @arg HRTIM_FAULTPRESCALER_DIV4: fFLTS=fHRTIMx / 4\r\n * @arg HRTIM_FAULTPRESCALER_DIV8: fFLTS=fHRTIMx / 8\r\n * @retval None\r\n */\r\nvoid HRTIM_FaultPrescalerConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t Prescaler)\r\n{\r\n uint32_t HRTIM_fltinr2;\r\n\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_FAULTPRESCALER(Prescaler));\r\n \r\n /* Set the external event prescaler */\r\n HRTIM_fltinr2 = HRTIMx->HRTIM_COMMON.FLTINxR2;\r\n HRTIM_fltinr2 &= ~(HRTIM_FLTINR2_FLTSD);\r\n HRTIM_fltinr2 |= Prescaler;\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.FLTINxR2 = HRTIM_fltinr2;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the HRTIMx Fault mode.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Fault: fault input to configure\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_FAULT_1: Fault input 1\r\n * @arg HRTIM_FAULT_2: Fault input 2\r\n * @arg HRTIM_FAULT_3: Fault input 3\r\n * @arg HRTIM_FAULT_4: Fault input 4\r\n * @arg HRTIM_FAULT_5: Fault input 5\r\n * @param Enable: Fault mode controller enabling\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_FAULT_ENABLED: Fault mode enabled\r\n * @arg HRTIM_FAULT_DISABLED: Fault mode disabled\r\n * @retval None\r\n */\r\nvoid HRTIM_FaultModeCtl(HRTIM_TypeDef * HRTIMx, uint32_t Fault, uint32_t Enable)\r\n{\r\n uint32_t HRTIM_fltinr1;\r\n uint32_t HRTIM_fltinr2;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_FAULT(Fault));\r\n assert_param(IS_HRTIM_FAULTCTL(Enable));\r\n\r\n /* Configure fault channel */\r\n HRTIM_fltinr1 = HRTIMx->HRTIM_COMMON.FLTINxR1;\r\n HRTIM_fltinr2 = HRTIMx->HRTIM_COMMON.FLTINxR2;\r\n \r\n switch (Fault)\r\n {\r\n case HRTIM_FAULT_1:\r\n {\r\n HRTIM_fltinr1 &= ~HRTIM_FLTINR1_FLT1E;\r\n HRTIM_fltinr1 |= Enable;\r\n }\r\n break;\r\n case HRTIM_FAULT_2:\r\n {\r\n HRTIM_fltinr1 &= ~HRTIM_FLTINR1_FLT2E;\r\n HRTIM_fltinr1 |= (Enable<< 8);\r\n }\r\n break;\r\n case HRTIM_FAULT_3:\r\n {\r\n HRTIM_fltinr1 &= ~HRTIM_FLTINR1_FLT3E;\r\n HRTIM_fltinr1 |= (Enable << 16);\r\n }\r\n break;\r\n case HRTIM_FAULT_4:\r\n {\r\n HRTIM_fltinr1 &= ~HRTIM_FLTINR1_FLT4E; \r\n HRTIM_fltinr1 |= (Enable << 24);\r\n }\r\n break;\r\n case HRTIM_FAULT_5:\r\n {\r\n HRTIM_fltinr2 &= ~HRTIM_FLTINR2_FLT5E;\r\n HRTIM_fltinr2 |= Enable;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.FLTINxR1 = HRTIM_fltinr1;\r\n HRTIMx->HRTIM_COMMON.FLTINxR2 = HRTIM_fltinr2;\r\n} \r\n\r\n/**\r\n * @brief Configures both the ADC trigger register update source and the ADC\r\n * trigger source.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param ADC trigger: ADC trigger to configure\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_ADCTRIGGER_1: ADC trigger 1\r\n * @arg HRTIM_ADCTRIGGER_2: ADC trigger 2\r\n * @arg HRTIM_ADCTRIGGER_3: ADC trigger 3\r\n * @arg HRTIM_ADCTRIGGER_4: ADC trigger 4\r\n * @param pADCTriggerCfg: pointer to the ADC trigger configuration structure\r\n * @retval None\r\n */\r\nvoid HRTIM_ADCTriggerConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t ADCTrigger,\r\n HRTIM_ADCTriggerCfgTypeDef* pADCTriggerCfg)\r\n{\r\n uint32_t HRTIM_cr1;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_ADCTRIGGER(ADCTrigger));\r\n assert_param(IS_HRTIM_ADCTRIGGERUPDATE(pADCTriggerCfg->UpdateSource));\r\n\r\n /* Set the ADC trigger update source */\r\n HRTIM_cr1 = HRTIMx->HRTIM_COMMON.CR1;\r\n \r\n switch (ADCTrigger)\r\n {\r\n case HRTIM_ADCTRIGGER_1:\r\n {\r\n HRTIM_cr1 &= ~(HRTIM_CR1_ADC1USRC);\r\n HRTIM_cr1 |= pADCTriggerCfg->UpdateSource;\r\n \r\n /* Set the ADC trigger 1 source */\r\n HRTIMx->HRTIM_COMMON.ADC1R = pADCTriggerCfg->Trigger;\r\n }\r\n break;\r\n case HRTIM_ADCTRIGGER_2:\r\n {\r\n HRTIM_cr1 &= ~(HRTIM_CR1_ADC2USRC);\r\n HRTIM_cr1 |= (pADCTriggerCfg->UpdateSource << 3); \r\n\r\n /* Set the ADC trigger 2 source */\r\n HRTIMx->HRTIM_COMMON.ADC2R = pADCTriggerCfg->Trigger;\r\n }\r\n break;\r\n case HRTIM_ADCTRIGGER_3:\r\n {\r\n HRTIM_cr1 &= ~(HRTIM_CR1_ADC3USRC);\r\n HRTIM_cr1 |= (pADCTriggerCfg->UpdateSource << 6); \r\n \r\n /* Set the ADC trigger 3 source */\r\n HRTIMx->HRTIM_COMMON.ADC3R = pADCTriggerCfg->Trigger;\r\n }\r\n case HRTIM_ADCTRIGGER_4:\r\n {\r\n HRTIM_cr1 &= ~(HRTIM_CR1_ADC4USRC);\r\n HRTIM_cr1 |= (pADCTriggerCfg->UpdateSource << 9); \r\n \r\n /* Set the ADC trigger 4 source */\r\n HRTIMx->HRTIM_COMMON.ADC4R = pADCTriggerCfg->Trigger;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.CR1 = HRTIM_cr1;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enables or disables the HRTIMx burst mode controller.\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Enable: Burst mode controller enabling\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_BURSTMODECTL_ENABLED: Burst mode enabled\r\n * @arg HRTIM_BURSTMODECTL_DISABLED: Burst mode disabled\r\n * @retval None\r\n */\r\nvoid HRTIM_BurstModeCtl(HRTIM_TypeDef * HRTIMx, uint32_t Enable)\r\n{\r\n uint32_t HRTIM_bmcr;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_BURSTMODECTL(Enable));\r\n \r\n /* Enable/Disable the burst mode controller */\r\n HRTIM_bmcr = HRTIMx->HRTIM_COMMON.BMCR;\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_BME);\r\n HRTIM_bmcr |= Enable;\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_COMMON.BMCR = HRTIM_bmcr;\r\n}\r\n\r\n/**\r\n * @brief Triggers a software capture on the designed capture unit\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureUnit: Capture unit to trig\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @retval None\r\n * @note The 'software capture' bit in the capture configuration register is\r\n * automatically reset by hardware\r\n */\r\nvoid HRTIM_SoftwareCapture(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_CAPTUREUNIT(CaptureUnit));\r\n \r\n /* Force a software capture on concerned capture unit */\r\n switch (CaptureUnit)\r\n {\r\n case HRTIM_CAPTUREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xCR |= HRTIM_CPT1CR_SWCPT;\r\n }\r\n break;\r\n case HRTIM_CAPTUREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xCR |= HRTIM_CPT2CR_SWCPT;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Triggers the update of the registers of one or several timers\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimersToUpdate: timers concerned with the software register update\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_TIMERUPDATE_MASTER \r\n * @arg HRTIM_TIMERUPDATE_A \r\n * @arg HRTIM_TIMERUPDATE_B \r\n * @arg HRTIM_TIMERUPDATE_C \r\n * @arg HRTIM_TIMERUPDATE_D \r\n * @arg HRTIM_TIMERUPDATE_E \r\n * @retval None\r\n * @note The 'software update' bits in the HRTIMx control register 2 register are\r\n * automatically reset by hardware\r\n */\r\nvoid HRTIM_SoftwareUpdate(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimersToUpdate)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMERUPDATE(TimersToUpdate));\r\n \r\n /* Force timer(s) registers update */\r\n HRTIMx->HRTIM_COMMON.CR2 |= TimersToUpdate;\r\n \r\n}\r\n\r\n/**\r\n * @brief Triggers the reset of one or several timers\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimersToUpdate: timers concerned with the software counter reset\r\n * This parameter can be any combination of the following values:\r\n * @arg HRTIM_TIMER_MASTER \r\n * @arg HRTIM_TIMER_A \r\n * @arg HRTIM_TIMER_B \r\n * @arg HRTIM_TIMER_C \r\n * @arg HRTIM_TIMER_D \r\n * @arg HRTIM_TIMER_E \r\n * @retval None\r\n * @note The 'software reset' bits in the HRTIMx control register 2 are\r\n * automatically reset by hardware\r\n */\r\nvoid HRTIM_SoftwareReset(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimersToReset)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMERRESET(TimersToReset));\r\n \r\n /* Force timer(s) registers update */\r\n HRTIMx->HRTIM_COMMON.CR2 |= TimersToReset;\r\n \r\n}\r\n\r\n/**\r\n * @brief Forces the timer output to its active or inactive state \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Output: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @param OutputLevel: indicates whether the output is forced to its active or inactive state\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUTLEVEL_ACTIVE: output is forced to its active state\r\n * @arg HRTIM_OUTPUTLEVEL_INACTIVE: output is forced to its inactive state\r\n * @retval None\r\n * @note The 'software set/reset trigger' bit in the output set/reset registers \r\n * is automatically reset by hardware\r\n */\r\nvoid HRTIM_WaveformSetOutputLevel(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output,\r\n uint32_t OutputLevel)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, Output));\r\n assert_param(IS_HRTIM_OUTPUTLEVEL(OutputLevel));\r\n\r\n /* Force timer output level */\r\n switch (Output)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n if (OutputLevel == HRTIM_OUTPUTLEVEL_ACTIVE)\r\n {\r\n /* Force output to its active state */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].SETx1R |= HRTIM_SET1R_SST;\r\n }\r\n else\r\n {\r\n /* Force output to its inactive state */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTx1R |= HRTIM_RST1R_SRT;\r\n }\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n if (OutputLevel == HRTIM_OUTPUTLEVEL_ACTIVE)\r\n {\r\n /* Force output to its active state */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].SETx2R |= HRTIM_SET2R_SST;\r\n }\r\n else\r\n {\r\n /* Force output to its inactive state */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTx2R |= HRTIM_RST2R_SRT;\r\n }\r\n }\r\n break;\r\n default:\r\n break;\r\n } \r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HRTIM_Group4 Peripheral State methods \r\n * @brief Peripheral State functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral State methods #####\r\n =============================================================================== \r\n [..]\r\n This subsection permit to get in run-time the status of the peripheral \r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns actual value of the capture register of the designated capture unit \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param CaptureUnit: Capture unit to trig\r\n * This parameter can be one of the following values: \r\n * @arg HRTIM_CAPTUREUNIT_1: Capture unit 1\r\n * @arg HRTIM_CAPTUREUNIT_2: Capture unit 2\r\n * @retval Captured value\r\n */\r\nuint32_t HRTIM_GetCapturedValue(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit)\r\n{\r\n uint32_t captured_value = 0;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n assert_param(IS_HRTIM_CAPTUREUNIT(CaptureUnit));\r\n\r\n /* Read captured value */\r\n switch (CaptureUnit)\r\n {\r\n case HRTIM_CAPTUREUNIT_1:\r\n {\r\n captured_value = HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xR;\r\n }\r\n break;\r\n case HRTIM_CAPTUREUNIT_2:\r\n {\r\n captured_value = HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xR;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n return captured_value; \r\n}\r\n\r\n/**\r\n * @brief Returns actual level (active or inactive) of the designated output \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Output: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval Output level\r\n * @note Returned output level is taken before the output stage (chopper, \r\n * polarity).\r\n */\r\nuint32_t HRTIM_WaveformGetOutputLevel(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output)\r\n{\r\n uint32_t output_level = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, Output));\r\n \r\n /* Read the output level */\r\n switch (Output)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_O1CPY) != RESET)\r\n {\r\n output_level = HRTIM_OUTPUTLEVEL_ACTIVE;\r\n }\r\n else\r\n {\r\n output_level = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n }\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_O2CPY) != RESET)\r\n {\r\n output_level = HRTIM_OUTPUTLEVEL_ACTIVE;\r\n }\r\n else\r\n {\r\n output_level = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n }\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n return output_level; \r\n}\r\n\r\n/**\r\n * @brief Returns actual state (RUN, IDLE, FAULT) of the designated output \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Output: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TE1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TE2: Timer E - Output 2\r\n * @retval Output state\r\n */\r\nuint32_t HRTIM_WaveformGetOutputState(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output)\r\n{\r\n uint32_t output_bit = 0;\r\n uint32_t output_state = HRTIM_OUTPUTSTATE_IDLE;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, Output));\r\n \r\n /* Set output state according to output control status and output disable status */\r\n switch (Output)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n {\r\n output_bit = HRTIM_OENR_TA1OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n {\r\n output_bit = HRTIM_OENR_TA2OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TB1:\r\n {\r\n output_bit = HRTIM_OENR_TB1OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TB2:\r\n {\r\n output_bit = HRTIM_OENR_TB2OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TC1:\r\n {\r\n output_bit = HRTIM_OENR_TC1OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TC2:\r\n {\r\n output_bit = HRTIM_OENR_TC2OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TD1:\r\n {\r\n output_bit = HRTIM_OENR_TD1OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TD2:\r\n {\r\n output_bit = HRTIM_OENR_TD2OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n output_bit = HRTIM_OENR_TE1OEN;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n output_bit = HRTIM_OENR_TE2OEN;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n if ((HRTIMx->HRTIM_COMMON.OENR & output_bit) != RESET)\r\n {\r\n /* Output is enabled: output in RUN state (whatever output disable status is)*/\r\n output_state = HRTIM_OUTPUTSTATE_RUN;\r\n }\r\n else\r\n {\r\n if ((HRTIMx->HRTIM_COMMON.ODSR & output_bit) != RESET)\r\n {\r\n /* Output is disabled: output in FAULT state */\r\n output_state = HRTIM_OUTPUTSTATE_FAULT;\r\n }\r\n else\r\n {\r\n /* Output is disabled: output in IDLE state */\r\n output_state = HRTIM_OUTPUTSTATE_IDLE;\r\n }\r\n }\r\n \r\n return(output_state); \r\n}\r\n\r\n/**\r\n * @brief Returns the level (active or inactive) of the designated output \r\n * when the delayed protection was triggered \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @param Output: Timer output\r\n * This parameter can be one of the following values:\r\n * @arg HRTIM_OUTPUT_TA1: Timer A - Output 1\r\n * @arg HRTIM_OUTPUT_TA2: Timer A - Output 2\r\n * @arg HRTIM_OUTPUT_TB1: Timer B - Output 1\r\n * @arg HRTIM_OUTPUT_TB2: Timer B - Output 2\r\n * @arg HRTIM_OUTPUT_TC1: Timer C - Output 1\r\n * @arg HRTIM_OUTPUT_TC2: Timer C - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer D - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer D - Output 2\r\n * @arg HRTIM_OUTPUT_TD1: Timer E - Output 1\r\n * @arg HRTIM_OUTPUT_TD2: Timer E - Output 2\r\n * @retval Delayed protection status \r\n */\r\nuint32_t HRTIM_GetDelayedProtectionStatus(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output)\r\n{\r\n uint32_t delayed_protection_status = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n \r\n /* Check parameters */\r\n assert_param(IS_HRTIM_TIMER_OUTPUT(TimerIdx, Output));\r\n\r\n /* Read the delayed protection status */\r\n switch (Output)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_O1STAT) != RESET)\r\n {\r\n /* Output 1 was active when the delayed idle protection was triggered */\r\n delayed_protection_status = HRTIM_OUTPUTLEVEL_ACTIVE;\r\n }\r\n else\r\n {\r\n /* Output 1 was inactive when the delayed idle protection was triggered */\r\n delayed_protection_status = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n }\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n if ((HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_O2STAT) != RESET)\r\n {\r\n /* Output 2 was active when the delayed idle protection was triggered */\r\n delayed_protection_status = HRTIM_OUTPUTLEVEL_ACTIVE;\r\n }\r\n else\r\n {\r\n /* Output 2 was inactive when the delayed idle protection was triggered */\r\n delayed_protection_status = HRTIM_OUTPUTLEVEL_INACTIVE;\r\n }\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n return delayed_protection_status;\r\n}\r\n\r\n/**\r\n * @brief Returns the actual status (active or inactive) of the burst mode controller \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @retval Burst mode controller status \r\n */\r\nuint32_t HRTIM_GetBurstStatus(HRTIM_TypeDef * HRTIMx)\r\n{\r\n uint32_t burst_mode_status;\r\n\r\n /* Read burst mode status */\r\n burst_mode_status = (HRTIMx->HRTIM_COMMON.BMCR & HRTIM_BMCR_BMSTAT);\r\n \r\n return burst_mode_status; \r\n}\r\n\r\n/**\r\n * @brief Indicates on which output the signal is currently active (when the\r\n * push pull mode is enabled)\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @retval Burst mode controller status \r\n */\r\nuint32_t HRTIM_GetCurrentPushPullStatus(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx)\r\n{\r\n uint32_t current_pushpull_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n\r\n /* Read current push pull status */\r\n current_pushpull_status = (HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_CPPSTAT);\r\n \r\n return current_pushpull_status; \r\n}\r\n\r\n\r\n/**\r\n * @brief Indicates on which output the signal was applied, in push-pull mode\r\n balanced fault mode or delayed idle mode, when the protection was triggered\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * This parameter can be one of the following values:\r\n * @arg 0x0 to 0x4 for timers A to E \r\n * @retval Idle Push Pull Status \r\n */\r\nuint32_t HRTIM_GetIdlePushPullStatus(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx)\r\n{\r\n uint32_t idle_pushpull_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_HRTIM_TIMING_UNIT(TimerIdx));\r\n\r\n /* Read current push pull status */\r\n idle_pushpull_status = (HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxISR & HRTIM_TIMISR_IPPSTAT);\r\n \r\n return idle_pushpull_status; \r\n}\r\n\r\n/**\r\n * @brief Configures the master timer time base\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @retval None\r\n */\r\nvoid HRTIM_MasterBase_Config(HRTIM_TypeDef * HRTIMx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{ \r\n /* Set the prescaler ratio */\r\n HRTIMx->HRTIM_MASTER.MCR &= (uint32_t) ~(HRTIM_MCR_CK_PSC);\r\n HRTIMx->HRTIM_MASTER.MCR |= (uint32_t)HRTIM_BaseInitStruct->PrescalerRatio;\r\n \r\n /* Set the operating mode */\r\n HRTIMx->HRTIM_MASTER.MCR &= (uint32_t) ~(HRTIM_MCR_CONT | HRTIM_MCR_RETRIG);\r\n HRTIMx->HRTIM_MASTER.MCR |= (uint32_t)HRTIM_BaseInitStruct->Mode;\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_MASTER.MPER = HRTIM_BaseInitStruct->Period;\r\n HRTIMx->HRTIM_MASTER.MREP = HRTIM_BaseInitStruct->RepetitionCounter;\r\n}\r\n\r\n/**\r\n * @brief Configures timing unit (timer A to timer E) time base\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @retval None\r\n */\r\nvoid HRTIM_TimingUnitBase_Config(HRTIM_TypeDef * HRTIMx, uint32_t TimerIdx, HRTIM_BaseInitTypeDef* HRTIM_BaseInitStruct)\r\n{ \r\n /* Set the prescaler ratio */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR &= (uint32_t) ~(HRTIM_TIMCR_CK_PSC);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR |= (uint32_t)HRTIM_BaseInitStruct->PrescalerRatio;\r\n\r\n /* Set the operating mode */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR &= (uint32_t) ~(HRTIM_TIMCR_CONT | HRTIM_TIMCR_RETRIG);\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR |= (uint32_t)HRTIM_BaseInitStruct->Mode;\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].PERxR = HRTIM_BaseInitStruct->Period;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].REPxR = HRTIM_BaseInitStruct->RepetitionCounter;\r\n}\r\n\r\n/**\r\n * @brief Configures the master timer in waveform mode\r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param pTimerInit: pointer to the timer initialization data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_MasterWaveform_Config(HRTIM_TypeDef * HRTIMx, \r\n HRTIM_TimerInitTypeDef * pTimerInit)\r\n{\r\n uint32_t HRTIM_mcr;\r\n uint32_t HRTIM_bmcr;\r\n \r\n /* Configure master timer */\r\n HRTIM_mcr = HRTIMx->HRTIM_MASTER.MCR;\r\n HRTIM_bmcr = HRTIMx->HRTIM_COMMON.BMCR;\r\n \r\n /* Enable/Disable the half mode */\r\n HRTIM_mcr &= ~(HRTIM_MCR_HALF);\r\n HRTIM_mcr |= pTimerInit->HalfModeEnable;\r\n \r\n /* Enable/Disable the timer start upon synchronization event reception */\r\n HRTIM_mcr &= ~(HRTIM_MCR_SYNCSTRTM);\r\n HRTIM_mcr |= pTimerInit->StartOnSync;\r\n \r\n /* Enable/Disable the timer reset upon synchronization event reception */\r\n HRTIM_mcr &= ~(HRTIM_MCR_SYNCRSTM);\r\n HRTIM_mcr |= pTimerInit->ResetOnSync;\r\n \r\n /* Enable/Disable the DAC synchronization event generation */\r\n HRTIM_mcr &= ~(HRTIM_MCR_DACSYNC);\r\n HRTIM_mcr |= pTimerInit->DACSynchro;\r\n \r\n /* Enable/Disable preload mechanism for timer registers */\r\n HRTIM_mcr &= ~(HRTIM_MCR_PREEN);\r\n HRTIM_mcr |= pTimerInit->PreloadEnable;\r\n \r\n /* Master timer registers update handling */\r\n HRTIM_mcr &= ~(HRTIM_MCR_BRSTDMA);\r\n HRTIM_mcr |= (pTimerInit->UpdateGating << 2);\r\n \r\n /* Enable/Disable registers update on repetition */\r\n HRTIM_mcr &= ~(HRTIM_MCR_MREPU);\r\n HRTIM_mcr |= pTimerInit->RepetitionUpdate;\r\n \r\n /* Set the timer burst mode */\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_MTBM);\r\n HRTIM_bmcr |= pTimerInit->BurstMode;\r\n\r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_MASTER.MCR = HRTIM_mcr;\r\n HRTIMx->HRTIM_COMMON.BMCR = HRTIM_bmcr;\r\n \r\n}\r\n\r\n/**\r\n * @brief Configures timing unit (timer A to timer E) in waveform mode \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param pTimerInit: pointer to the timer initialization data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_TimingUnitWaveform_Config(HRTIM_TypeDef * HRTIMx, \r\n uint32_t TimerIdx, \r\n HRTIM_TimerInitTypeDef * pTimerInit)\r\n{\r\n uint32_t HRTIM_timcr;\r\n uint32_t HRTIM_bmcr;\r\n \r\n /* Configure timing unit */\r\n HRTIM_timcr = HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR;\r\n HRTIM_bmcr = HRTIMx->HRTIM_COMMON.BMCR;\r\n \r\n /* Enable/Disable the half mode */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_HALF);\r\n HRTIM_timcr |= pTimerInit->HalfModeEnable;\r\n \r\n /* Enable/Disable the timer start upon synchronization event reception */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_SYNCSTRT);\r\n HRTIM_timcr |= pTimerInit->StartOnSync;\r\n \r\n /* Enable/Disable the timer reset upon synchronization event reception */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_SYNCRST);\r\n HRTIM_timcr |= pTimerInit->ResetOnSync;\r\n \r\n /* Enable/Disable the DAC synchronization event generation */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_DACSYNC);\r\n HRTIM_timcr |= pTimerInit->DACSynchro;\r\n \r\n /* Enable/Disable preload mechanism for timer registers */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_PREEN);\r\n HRTIM_timcr |= pTimerInit->PreloadEnable;\r\n \r\n /* Timing unit registers update handling */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_UPDGAT);\r\n HRTIM_timcr |= pTimerInit->UpdateGating;\r\n \r\n /* Enable/Disable registers update on repetition */\r\n HRTIM_timcr &= ~(HRTIM_TIMCR_TREPU);\r\n if (pTimerInit->RepetitionUpdate == HRTIM_UPDATEONREPETITION_ENABLED)\r\n {\r\n HRTIM_timcr |= HRTIM_TIMCR_TREPU;\r\n }\r\n\r\n /* Set the timer burst mode */\r\n switch (TimerIdx)\r\n {\r\n case HRTIM_TIMERINDEX_TIMER_A:\r\n {\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_TABM);\r\n HRTIM_bmcr |= ( pTimerInit->BurstMode << 1);\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_B:\r\n {\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_TBBM);\r\n HRTIM_bmcr |= ( pTimerInit->BurstMode << 2);\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_C:\r\n {\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_TCBM);\r\n HRTIM_bmcr |= ( pTimerInit->BurstMode << 3);\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_D:\r\n {\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_TDBM);\r\n HRTIM_bmcr |= ( pTimerInit->BurstMode << 4);\r\n }\r\n break;\r\n case HRTIM_TIMERINDEX_TIMER_E:\r\n {\r\n HRTIM_bmcr &= ~(HRTIM_BMCR_TEBM);\r\n HRTIM_bmcr |= ( pTimerInit->BurstMode << 5);\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n /* Update the HRTIMx registers */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].TIMxCR = HRTIM_timcr;\r\n HRTIMx->HRTIM_COMMON.BMCR = HRTIM_bmcr;\r\n}\r\n\r\n/**\r\n * @brief Configures a compare unit \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param CompareUnit: Compare unit identifier\r\n * @param pCompareCfg: pointer to the compare unit configuration data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_CompareUnitConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CompareUnit,\r\n HRTIM_CompareCfgTypeDef * pCompareCfg)\r\n{\r\n if (TimerIdx == HRTIM_TIMERINDEX_MASTER)\r\n {\r\n /* Configure the compare unit of the master timer */\r\n switch (CompareUnit)\r\n {\r\n case HRTIM_COMPAREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_MASTER.MCMP1R = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_MASTER.MCMP2R = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_3:\r\n {\r\n HRTIMx->HRTIM_MASTER.MCMP3R = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_4:\r\n {\r\n HRTIMx->HRTIM_MASTER.MCMP4R = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Configure the compare unit of the timing unit */\r\n switch (CompareUnit)\r\n {\r\n case HRTIM_COMPAREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP1xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP2xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_3:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP3xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n case HRTIM_COMPAREUNIT_4:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CMP4xR = pCompareCfg->CompareValue;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures a capture unit \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param CaptureUnit: Capture unit identifier\r\n * @param pCaptureCfg: pointer to the compare unit configuration data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_CaptureUnitConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t CaptureUnit,\r\n uint32_t Event)\r\n{\r\n uint32_t CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_1;\r\n \r\n switch (Event)\r\n {\r\n case HRTIM_EVENT_1:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_1;\r\n }\r\n break;\r\n case HRTIM_EVENT_2:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_2;\r\n }\r\n break;\r\n case HRTIM_EVENT_3:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_3;\r\n }\r\n break;\r\n case HRTIM_EVENT_4:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_4;\r\n }\r\n break;\r\n case HRTIM_EVENT_5:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_5;\r\n }\r\n break;\r\n case HRTIM_EVENT_6:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_6;\r\n }\r\n break;\r\n case HRTIM_EVENT_7:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_7;\r\n }\r\n break;\r\n case HRTIM_EVENT_8:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_8;\r\n }\r\n break;\r\n case HRTIM_EVENT_9:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_9;\r\n }\r\n break;\r\n case HRTIM_EVENT_10:\r\n {\r\n CaptureTrigger = HRTIM_CAPTURETRIGGER_EEV_10;\r\n }\r\n break;\r\n default:\r\n break; \r\n \r\n } \r\n switch (CaptureUnit)\r\n {\r\n case HRTIM_CAPTUREUNIT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT1xCR = CaptureTrigger;\r\n }\r\n break;\r\n case HRTIM_CAPTUREUNIT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].CPT2xCR = CaptureTrigger;\r\n }\r\n break;\r\n default:\r\n break; \r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the output of a timing unit \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param Output: timing unit output identifier\r\n * @param pOutputCfg: pointer to the output configuration data structure\r\n * @retval None\r\n */\r\nvoid HRTIM_OutputConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Output,\r\n HRTIM_OutputCfgTypeDef * pOutputCfg)\r\n{\r\n uint32_t HRTIM_outr;\r\n uint32_t shift = 0;\r\n \r\n HRTIM_outr = HRTIMx->HRTIM_TIMERx[TimerIdx].OUTxR;\r\n \r\n switch (Output)\r\n {\r\n case HRTIM_OUTPUT_TA1:\r\n case HRTIM_OUTPUT_TB1:\r\n case HRTIM_OUTPUT_TC1:\r\n case HRTIM_OUTPUT_TD1:\r\n case HRTIM_OUTPUT_TE1:\r\n {\r\n /* Set the output set/reset crossbar */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].SETx1R = pOutputCfg->SetSource;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTx1R = pOutputCfg->ResetSource;\r\n \r\n shift = 0;\r\n }\r\n break;\r\n case HRTIM_OUTPUT_TA2:\r\n case HRTIM_OUTPUT_TB2:\r\n case HRTIM_OUTPUT_TC2:\r\n case HRTIM_OUTPUT_TD2:\r\n case HRTIM_OUTPUT_TE2:\r\n {\r\n /* Set the output set/reset crossbar */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].SETx2R = pOutputCfg->SetSource;\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTx2R = pOutputCfg->ResetSource;\r\n\r\n shift = 16;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n /* Clear output config */\r\n HRTIM_outr &= ~((HRTIM_OUTR_POL1 |\r\n HRTIM_OUTR_IDLM1 |\r\n HRTIM_OUTR_IDLES1|\r\n HRTIM_OUTR_FAULT1|\r\n HRTIM_OUTR_CHP1 |\r\n HRTIM_OUTR_DIDL1) << shift);\r\n \r\n /* Set the polarity */\r\n HRTIM_outr |= (pOutputCfg->Polarity << shift);\r\n \r\n /* Set the IDLE mode */\r\n HRTIM_outr |= (pOutputCfg->IdleMode << shift);\r\n \r\n /* Set the IDLE state */\r\n HRTIM_outr |= (pOutputCfg->IdleState << shift);\r\n \r\n /* Set the FAULT state */\r\n HRTIM_outr |= (pOutputCfg->FaultState << shift);\r\n \r\n /* Set the chopper mode */\r\n HRTIM_outr |= (pOutputCfg->ChopperModeEnable << shift);\r\n\r\n /* Set the burst mode entry mode */\r\n HRTIM_outr |= (pOutputCfg->BurstModeEntryDelayed << shift);\r\n \r\n /* Update HRTIMx register */\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].OUTxR = HRTIM_outr;\r\n}\r\n\r\n/**\r\n * @brief Configures an external event channel \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param Event: Event channel identifier\r\n * @param pEventCfg: pointer to the event channel configuration data structure\r\n * @retval None\r\n */\r\nstatic void HRTIM_ExternalEventConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t Event,\r\n HRTIM_EventCfgTypeDef *pEventCfg)\r\n{\r\n uint32_t hrtim_eecr1;\r\n uint32_t hrtim_eecr2;\r\n uint32_t hrtim_eecr3;\r\n\r\n /* Configure external event channel */\r\n hrtim_eecr1 = HRTIMx->HRTIM_COMMON.EECR1;\r\n hrtim_eecr2 = HRTIMx->HRTIM_COMMON.EECR2;\r\n hrtim_eecr3 = HRTIMx->HRTIM_COMMON.EECR3;\r\n \r\n switch (Event)\r\n {\r\n case HRTIM_EVENT_1:\r\n {\r\n hrtim_eecr1 &= ~(HRTIM_EECR1_EE1SRC | HRTIM_EECR1_EE1POL | HRTIM_EECR1_EE1SNS | HRTIM_EECR1_EE1FAST);\r\n hrtim_eecr1 |= pEventCfg->Source;\r\n hrtim_eecr1 |= pEventCfg->Polarity;\r\n hrtim_eecr1 |= pEventCfg->Sensitivity;\r\n /* Update the HRTIM registers (all bit fields but EE1FAST bit) */\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n /* Update the HRTIM registers (EE1FAST bit) */\r\n hrtim_eecr1 |= pEventCfg->FastMode;\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n }\r\n break;\r\n case HRTIM_EVENT_2:\r\n {\r\n hrtim_eecr1 &= ~(HRTIM_EECR1_EE2SRC | HRTIM_EECR1_EE2POL | HRTIM_EECR1_EE2SNS | HRTIM_EECR1_EE2FAST);\r\n hrtim_eecr1 |= (pEventCfg->Source << 6);\r\n hrtim_eecr1 |= (pEventCfg->Polarity << 6);\r\n hrtim_eecr1 |= (pEventCfg->Sensitivity << 6);\r\n /* Update the HRTIM registers (all bit fields but EE2FAST bit) */\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n /* Update the HRTIM registers (EE2FAST bit) */\r\n hrtim_eecr1 |= (pEventCfg->FastMode << 6);\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n }\r\n break;\r\n case HRTIM_EVENT_3:\r\n {\r\n hrtim_eecr1 &= ~(HRTIM_EECR1_EE3SRC | HRTIM_EECR1_EE3POL | HRTIM_EECR1_EE3SNS | HRTIM_EECR1_EE3FAST);\r\n hrtim_eecr1 |= (pEventCfg->Source << 12);\r\n hrtim_eecr1 |= (pEventCfg->Polarity << 12);\r\n hrtim_eecr1 |= (pEventCfg->Sensitivity << 12);\r\n /* Update the HRTIM registers (all bit fields but EE3FAST bit) */\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n /* Update the HRTIM registers (EE3FAST bit) */\r\n hrtim_eecr1 |= (pEventCfg->FastMode << 12);\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n }\r\n break;\r\n case HRTIM_EVENT_4:\r\n {\r\n hrtim_eecr1 &= ~(HRTIM_EECR1_EE4SRC | HRTIM_EECR1_EE4POL | HRTIM_EECR1_EE4SNS | HRTIM_EECR1_EE4FAST);\r\n hrtim_eecr1 |= (pEventCfg->Source << 18);\r\n hrtim_eecr1 |= (pEventCfg->Polarity << 18);\r\n hrtim_eecr1 |= (pEventCfg->Sensitivity << 18);\r\n /* Update the HRTIM registers (all bit fields but EE4FAST bit) */\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n /* Update the HRTIM registers (EE4FAST bit) */\r\n hrtim_eecr1 |= (pEventCfg->FastMode << 18);\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n }\r\n break;\r\n case HRTIM_EVENT_5:\r\n {\r\n hrtim_eecr1 &= ~(HRTIM_EECR1_EE5SRC | HRTIM_EECR1_EE5POL | HRTIM_EECR1_EE5SNS | HRTIM_EECR1_EE5FAST);\r\n hrtim_eecr1 |= (pEventCfg->Source << 24);\r\n hrtim_eecr1 |= (pEventCfg->Polarity << 24);\r\n hrtim_eecr1 |= (pEventCfg->Sensitivity << 24);\r\n /* Update the HRTIM registers (all bit fields but EE5FAST bit) */\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n /* Update the HRTIM registers (EE5FAST bit) */\r\n hrtim_eecr1 |= (pEventCfg->FastMode << 24);\r\n HRTIMx->HRTIM_COMMON.EECR1 = hrtim_eecr1;\r\n }\r\n break;\r\n case HRTIM_EVENT_6:\r\n {\r\n hrtim_eecr2 &= ~(HRTIM_EECR2_EE6SRC | HRTIM_EECR2_EE6POL | HRTIM_EECR2_EE6SNS);\r\n hrtim_eecr2 |= pEventCfg->Source;\r\n hrtim_eecr2 |= pEventCfg->Polarity;\r\n hrtim_eecr2 |= pEventCfg->Sensitivity;\r\n hrtim_eecr3 &= ~(HRTIM_EECR3_EE6F);\r\n hrtim_eecr3 |= pEventCfg->Filter;\r\n /* Update the HRTIM registers */\r\n HRTIMx->HRTIM_COMMON.EECR2 = hrtim_eecr2;\r\n HRTIMx->HRTIM_COMMON.EECR3 = hrtim_eecr3;\r\n }\r\n break;\r\n case HRTIM_EVENT_7:\r\n {\r\n hrtim_eecr2 &= ~(HRTIM_EECR2_EE7SRC | HRTIM_EECR2_EE7POL | HRTIM_EECR2_EE7SNS);\r\n hrtim_eecr2 |= (pEventCfg->Source << 6);\r\n hrtim_eecr2 |= (pEventCfg->Polarity << 6);\r\n hrtim_eecr2 |= (pEventCfg->Sensitivity << 6);\r\n hrtim_eecr3 &= ~(HRTIM_EECR3_EE7F);\r\n hrtim_eecr3 |= (pEventCfg->Filter << 6);\r\n /* Update the HRTIM registers */\r\n HRTIMx->HRTIM_COMMON.EECR2 = hrtim_eecr2;\r\n HRTIMx->HRTIM_COMMON.EECR3 = hrtim_eecr3;\r\n }\r\n break;\r\n case HRTIM_EVENT_8:\r\n {\r\n hrtim_eecr2 &= ~(HRTIM_EECR2_EE8SRC | HRTIM_EECR2_EE8POL | HRTIM_EECR2_EE8SNS);\r\n hrtim_eecr2 |= (pEventCfg->Source << 12);\r\n hrtim_eecr2 |= (pEventCfg->Polarity << 12);\r\n hrtim_eecr2 |= (pEventCfg->Sensitivity << 12);\r\n hrtim_eecr3 &= ~(HRTIM_EECR3_EE8F);\r\n hrtim_eecr3 |= (pEventCfg->Filter << 12);\r\n /* Update the HRTIM registers */\r\n HRTIMx->HRTIM_COMMON.EECR2 = hrtim_eecr2;\r\n HRTIMx->HRTIM_COMMON.EECR3 = hrtim_eecr3;\r\n }\r\n break;\r\n case HRTIM_EVENT_9:\r\n {\r\n hrtim_eecr2 &= ~(HRTIM_EECR2_EE9SRC | HRTIM_EECR2_EE9POL | HRTIM_EECR2_EE9SNS);\r\n hrtim_eecr2 |= (pEventCfg->Source << 18);\r\n hrtim_eecr2 |= (pEventCfg->Polarity << 18);\r\n hrtim_eecr2 |= (pEventCfg->Sensitivity << 18);\r\n hrtim_eecr3 &= ~(HRTIM_EECR3_EE9F);\r\n hrtim_eecr3 |= (pEventCfg->Filter << 18);\r\n /* Update the HRTIM registers */\r\n HRTIMx->HRTIM_COMMON.EECR2 = hrtim_eecr2;\r\n HRTIMx->HRTIM_COMMON.EECR3 = hrtim_eecr3;\r\n }\r\n break;\r\n case HRTIM_EVENT_10:\r\n {\r\n hrtim_eecr2 &= ~(HRTIM_EECR2_EE10SRC | HRTIM_EECR2_EE10POL | HRTIM_EECR2_EE10SNS);\r\n hrtim_eecr2 |= (pEventCfg->Source << 24);\r\n hrtim_eecr2 |= (pEventCfg->Polarity << 24);\r\n hrtim_eecr2 |= (pEventCfg->Sensitivity << 24);\r\n hrtim_eecr3 &= ~(HRTIM_EECR3_EE10F);\r\n hrtim_eecr3 |= (pEventCfg->Filter << 24);\r\n /* Update the HRTIM registers */\r\n HRTIMx->HRTIM_COMMON.EECR2 = hrtim_eecr2;\r\n HRTIMx->HRTIM_COMMON.EECR3 = hrtim_eecr3;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the timer counter reset \r\n * @param HRTIMx: pointer to HRTIMx peripheral\r\n * @param TimerIdx: Timer index\r\n * @param Event: Event channel identifier\r\n * @retval None\r\n */\r\nvoid HRTIM_TIM_ResetConfig(HRTIM_TypeDef * HRTIMx,\r\n uint32_t TimerIdx,\r\n uint32_t Event)\r\n{\r\n switch (Event)\r\n {\r\n case HRTIM_EVENT_1:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_1;\r\n }\r\n break;\r\n case HRTIM_EVENT_2:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_2;\r\n }\r\n break;\r\n case HRTIM_EVENT_3:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_3;\r\n }\r\n break;\r\n case HRTIM_EVENT_4:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_4;\r\n }\r\n break;\r\n case HRTIM_EVENT_5:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_5;\r\n }\r\n break;\r\n case HRTIM_EVENT_6:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_6;\r\n }\r\n break;\r\n case HRTIM_EVENT_7:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_7;\r\n }\r\n break;\r\n case HRTIM_EVENT_8:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_8;\r\n }\r\n break;\r\n case HRTIM_EVENT_9:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_9;\r\n }\r\n break;\r\n case HRTIM_EVENT_10:\r\n {\r\n HRTIMx->HRTIM_TIMERx[TimerIdx].RSTxR = HRTIM_TIMRESETTRIGGER_EEV_10;\r\n }\r\n break;\r\n default:\r\n break;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n\r\n\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_i2c.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_i2c.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Inter-Integrated circuit (I2C):\r\n * + Initialization and Configuration\r\n * + Communications handling\r\n * + SMBUS management\r\n * + I2C registers management\r\n * + Data transfers management\r\n * + DMA transfers management\r\n * + Interrupts and flags management\r\n *\r\n * @verbatim\r\n ============================================================================\r\n ##### How to use this driver #####\r\n ============================================================================\r\n [..]\r\n (#) Enable peripheral clock using RCC_APB1PeriphClockCmd(RCC_APB1Periph_I2Cx, ENABLE)\r\n function for I2C1 or I2C2.\r\n (#) Enable SDA, SCL and SMBA (when used) GPIO clocks using \r\n RCC_AHBPeriphClockCmd() function. \r\n (#) Peripherals alternate function: \r\n (++) Connect the pin to the desired peripherals' Alternate \r\n Function (AF) using GPIO_PinAFConfig() function.\r\n (++) Configure the desired pin in alternate function by:\r\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF\r\n (++) Select the type, OpenDrain and speed via \r\n GPIO_PuPd, GPIO_OType and GPIO_Speed members\r\n (++) Call GPIO_Init() function.\r\n (#) Program the Mode, Timing , Own address, Ack and Acknowledged Address \r\n using the I2C_Init() function.\r\n (#) Optionally you can enable/configure the following parameters without\r\n re-initialization (i.e there is no need to call again I2C_Init() function):\r\n (++) Enable the acknowledge feature using I2C_AcknowledgeConfig() function.\r\n (++) Enable the dual addressing mode using I2C_DualAddressCmd() function.\r\n (++) Enable the general call using the I2C_GeneralCallCmd() function.\r\n (++) Enable the clock stretching using I2C_StretchClockCmd() function.\r\n (++) Enable the PEC Calculation using I2C_CalculatePEC() function.\r\n (++) For SMBus Mode: \r\n (+++) Enable the SMBusAlert pin using I2C_SMBusAlertCmd() function.\r\n (#) Enable the NVIC and the corresponding interrupt using the function\r\n I2C_ITConfig() if you need to use interrupt mode.\r\n (#) When using the DMA mode \r\n (++) Configure the DMA using DMA_Init() function.\r\n (++) Active the needed channel Request using I2C_DMACmd() function.\r\n (#) Enable the I2C using the I2C_Cmd() function.\r\n (#) Enable the DMA using the DMA_Cmd() function when using DMA mode in the \r\n transfers.\r\n [..] \r\n (@) When using I2C in Fast Mode Plus, SCL and SDA pin 20mA current drive capability\r\n must be enabled by setting the driving capability control bit in SYSCFG.\r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup I2C \r\n * @brief I2C driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n#define CR1_CLEAR_MASK ((uint32_t)0x00CFE0FF) /*I2C_AnalogFilter));\r\n assert_param(IS_I2C_DIGITAL_FILTER(I2C_InitStruct->I2C_DigitalFilter));\r\n assert_param(IS_I2C_MODE(I2C_InitStruct->I2C_Mode));\r\n assert_param(IS_I2C_OWN_ADDRESS1(I2C_InitStruct->I2C_OwnAddress1));\r\n assert_param(IS_I2C_ACK(I2C_InitStruct->I2C_Ack));\r\n assert_param(IS_I2C_ACKNOWLEDGE_ADDRESS(I2C_InitStruct->I2C_AcknowledgedAddress));\r\n\r\n /* Disable I2Cx Peripheral */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_PE);\r\n\r\n /*---------------------------- I2Cx FILTERS Configuration ------------------*/\r\n /* Get the I2Cx CR1 value */\r\n tmpreg = I2Cx->CR1;\r\n /* Clear I2Cx CR1 register */\r\n tmpreg &= CR1_CLEAR_MASK;\r\n /* Configure I2Cx: analog and digital filter */\r\n /* Set ANFOFF bit according to I2C_AnalogFilter value */\r\n /* Set DFN bits according to I2C_DigitalFilter value */\r\n tmpreg |= (uint32_t)I2C_InitStruct->I2C_AnalogFilter |(I2C_InitStruct->I2C_DigitalFilter << 8);\r\n \r\n /* Write to I2Cx CR1 */\r\n I2Cx->CR1 = tmpreg;\r\n\r\n /*---------------------------- I2Cx TIMING Configuration -------------------*/\r\n /* Configure I2Cx: Timing */\r\n /* Set TIMINGR bits according to I2C_Timing */\r\n /* Write to I2Cx TIMING */\r\n I2Cx->TIMINGR = I2C_InitStruct->I2C_Timing & TIMING_CLEAR_MASK;\r\n\r\n /* Enable I2Cx Peripheral */\r\n I2Cx->CR1 |= I2C_CR1_PE;\r\n\r\n /*---------------------------- I2Cx OAR1 Configuration ---------------------*/\r\n /* Clear tmpreg local variable */\r\n tmpreg = 0;\r\n /* Clear OAR1 register */\r\n I2Cx->OAR1 = (uint32_t)tmpreg;\r\n /* Clear OAR2 register */\r\n I2Cx->OAR2 = (uint32_t)tmpreg;\r\n /* Configure I2Cx: Own Address1 and acknowledged address */\r\n /* Set OA1MODE bit according to I2C_AcknowledgedAddress value */\r\n /* Set OA1 bits according to I2C_OwnAddress1 value */\r\n tmpreg = (uint32_t)((uint32_t)I2C_InitStruct->I2C_AcknowledgedAddress | \\\r\n (uint32_t)I2C_InitStruct->I2C_OwnAddress1);\r\n /* Write to I2Cx OAR1 */\r\n I2Cx->OAR1 = tmpreg;\r\n /* Enable Own Address1 acknowledgement */\r\n I2Cx->OAR1 |= I2C_OAR1_OA1EN;\r\n\r\n /*---------------------------- I2Cx MODE Configuration ---------------------*/\r\n /* Configure I2Cx: mode */\r\n /* Set SMBDEN and SMBHEN bits according to I2C_Mode value */\r\n tmpreg = I2C_InitStruct->I2C_Mode;\r\n /* Write to I2Cx CR1 */\r\n I2Cx->CR1 |= tmpreg;\r\n\r\n /*---------------------------- I2Cx ACK Configuration ----------------------*/\r\n /* Get the I2Cx CR2 value */\r\n tmpreg = I2Cx->CR2;\r\n /* Clear I2Cx CR2 register */\r\n tmpreg &= CR2_CLEAR_MASK;\r\n /* Configure I2Cx: acknowledgement */\r\n /* Set NACK bit according to I2C_Ack value */\r\n tmpreg |= I2C_InitStruct->I2C_Ack;\r\n /* Write to I2Cx CR2 */\r\n I2Cx->CR2 = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Fills each I2C_InitStruct member with its default value.\r\n * @param I2C_InitStruct: pointer to an I2C_InitTypeDef structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid I2C_StructInit(I2C_InitTypeDef* I2C_InitStruct)\r\n{\r\n /*---------------- Reset I2C init structure parameters values --------------*/\r\n /* Initialize the I2C_Timing member */\r\n I2C_InitStruct->I2C_Timing = 0;\r\n /* Initialize the I2C_AnalogFilter member */\r\n I2C_InitStruct->I2C_AnalogFilter = I2C_AnalogFilter_Enable;\r\n /* Initialize the I2C_DigitalFilter member */\r\n I2C_InitStruct->I2C_DigitalFilter = 0;\r\n /* Initialize the I2C_Mode member */\r\n I2C_InitStruct->I2C_Mode = I2C_Mode_I2C;\r\n /* Initialize the I2C_OwnAddress1 member */\r\n I2C_InitStruct->I2C_OwnAddress1 = 0;\r\n /* Initialize the I2C_Ack member */\r\n I2C_InitStruct->I2C_Ack = I2C_Ack_Disable;\r\n /* Initialize the I2C_AcknowledgedAddress member */\r\n I2C_InitStruct->I2C_AcknowledgedAddress = I2C_AcknowledgedAddress_7bit;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified I2C peripheral.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx peripheral. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_Cmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected I2C peripheral */\r\n I2Cx->CR1 |= I2C_CR1_PE;\r\n }\r\n else\r\n {\r\n /* Disable the selected I2C peripheral */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_PE);\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @brief Enables or disables the specified I2C software reset.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @retval None\r\n */\r\nvoid I2C_SoftwareResetCmd(I2C_TypeDef* I2Cx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n\r\n /* Disable peripheral */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_PE);\r\n\r\n /* Perform a dummy read to delay the disable of peripheral for minimum\r\n 3 APB clock cycles to perform the software reset functionality */\r\n *(__IO uint32_t *)(uint32_t)I2Cx; \r\n\r\n /* Enable peripheral */\r\n I2Cx->CR1 |= I2C_CR1_PE;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified I2C interrupts.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_IT: specifies the I2C interrupts sources to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg I2C_IT_ERRI: Error interrupt mask\r\n * @arg I2C_IT_TCI: Transfer Complete interrupt mask\r\n * @arg I2C_IT_STOPI: Stop Detection interrupt mask\r\n * @arg I2C_IT_NACKI: Not Acknowledge received interrupt mask\r\n * @arg I2C_IT_ADDRI: Address Match interrupt mask \r\n * @arg I2C_IT_RXI: RX interrupt mask\r\n * @arg I2C_IT_TXI: TX interrupt mask\r\n * @param NewState: new state of the specified I2C interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_ITConfig(I2C_TypeDef* I2Cx, uint32_t I2C_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_I2C_CONFIG_IT(I2C_IT));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected I2C interrupts */\r\n I2Cx->CR1 |= I2C_IT;\r\n }\r\n else\r\n {\r\n /* Disable the selected I2C interrupts */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_IT);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the I2C Clock stretching.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx Clock stretching.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_StretchClockCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable clock stretching */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_NOSTRETCH); \r\n }\r\n else\r\n {\r\n /* Disable clock stretching */\r\n I2Cx->CR1 |= I2C_CR1_NOSTRETCH;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C wakeup from stop mode.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx stop mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_StopModeCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable wakeup from stop mode */\r\n I2Cx->CR1 |= I2C_CR1_WUPEN; \r\n }\r\n else\r\n {\r\n /* Disable wakeup from stop mode */ \r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_WUPEN); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the I2C own address 2.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C own address 2.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid I2C_DualAddressCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable own address 2 */\r\n I2Cx->OAR2 |= I2C_OAR2_OA2EN;\r\n }\r\n else\r\n {\r\n /* Disable own address 2 */\r\n I2Cx->OAR2 &= (uint32_t)~((uint32_t)I2C_OAR2_OA2EN);\r\n }\r\n} \r\n\r\n/**\r\n * @brief Configures the I2C slave own address 2 and mask.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Address: specifies the slave address to be programmed.\r\n * @param Mask: specifies own address 2 mask to be programmed.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_OA2_NoMask: no mask.\r\n * @arg I2C_OA2_Mask01: OA2[1] is masked and don't care.\r\n * @arg I2C_OA2_Mask02: OA2[2:1] are masked and don't care.\r\n * @arg I2C_OA2_Mask03: OA2[3:1] are masked and don't care.\r\n * @arg I2C_OA2_Mask04: OA2[4:1] are masked and don't care.\r\n * @arg I2C_OA2_Mask05: OA2[5:1] are masked and don't care.\r\n * @arg I2C_OA2_Mask06: OA2[6:1] are masked and don't care.\r\n * @arg I2C_OA2_Mask07: OA2[7:1] are masked and don't care.\r\n * @retval None\r\n */\r\nvoid I2C_OwnAddress2Config(I2C_TypeDef* I2Cx, uint16_t Address, uint8_t Mask)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_OWN_ADDRESS2(Address));\r\n assert_param(IS_I2C_OWN_ADDRESS2_MASK(Mask));\r\n \r\n /* Get the old register value */\r\n tmpreg = I2Cx->OAR2;\r\n\r\n /* Reset I2Cx OA2 bit [7:1] and OA2MSK bit [1:0] */\r\n tmpreg &= (uint32_t)~((uint32_t)(I2C_OAR2_OA2 | I2C_OAR2_OA2MSK));\r\n\r\n /* Set I2Cx SADD */\r\n tmpreg |= (uint32_t)(((uint32_t)Address & I2C_OAR2_OA2) | \\\r\n (((uint32_t)Mask << 8) & I2C_OAR2_OA2MSK)) ;\r\n\r\n /* Store the new register value */\r\n I2Cx->OAR2 = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the I2C general call mode.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C general call mode.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid I2C_GeneralCallCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable general call mode */\r\n I2Cx->CR1 |= I2C_CR1_GCEN;\r\n }\r\n else\r\n {\r\n /* Disable general call mode */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_GCEN);\r\n }\r\n} \r\n\r\n/**\r\n * @brief Enables or disables the I2C slave byte control.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C slave byte control.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid I2C_SlaveByteControlCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable slave byte control */\r\n I2Cx->CR1 |= I2C_CR1_SBC;\r\n }\r\n else\r\n {\r\n /* Disable slave byte control */\r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_SBC);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the slave address to be transmitted after start generation.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Address: specifies the slave address to be programmed.\r\n * @note This function should be called before generating start condition. \r\n * @retval None\r\n */\r\nvoid I2C_SlaveAddressConfig(I2C_TypeDef* I2Cx, uint16_t Address)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_SLAVE_ADDRESS(Address));\r\n \r\n /* Get the old register value */\r\n tmpreg = I2Cx->CR2;\r\n\r\n /* Reset I2Cx SADD bit [9:0] */\r\n tmpreg &= (uint32_t)~((uint32_t)I2C_CR2_SADD);\r\n\r\n /* Set I2Cx SADD */\r\n tmpreg |= (uint32_t)((uint32_t)Address & I2C_CR2_SADD);\r\n\r\n /* Store the new register value */\r\n I2Cx->CR2 = tmpreg;\r\n}\r\n \r\n/**\r\n * @brief Enables or disables the I2C 10-bit addressing mode for the master.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C 10-bit addressing mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note This function should be called before generating start condition. \r\n * @retval None\r\n */\r\nvoid I2C_10BitAddressingModeCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable 10-bit addressing mode */\r\n I2Cx->CR2 |= I2C_CR2_ADD10;\r\n }\r\n else\r\n {\r\n /* Disable 10-bit addressing mode */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_ADD10);\r\n }\r\n} \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup I2C_Group2 Communications handling functions\r\n * @brief Communications handling functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Communications handling functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions that handles I2C communication.\r\n \r\n [..] Automatic End mode is enabled using I2C_AutoEndCmd() function. When Reload\r\n mode is enabled via I2C_ReloadCmd() AutoEnd bit has no effect.\r\n \r\n [..] I2C_NumberOfBytesConfig() function set the number of bytes to be transferred,\r\n this configuration should be done before generating start condition in master \r\n mode.\r\n \r\n [..] When switching from master write operation to read operation in 10Bit addressing\r\n mode, master can only sends the 1st 7 bits of the 10 bit address, followed by \r\n Read direction by enabling HEADR bit using I2C_10BitAddressHeader() function. \r\n \r\n [..] In master mode, when transferring more than 255 bytes Reload mode should be used\r\n to handle communication. In the first phase of transfer, Nbytes should be set to \r\n 255. After transferring these bytes TCR flag is set and I2C_TransferHandling()\r\n function should be called to handle remaining communication.\r\n \r\n [..] In master mode, when software end mode is selected when all data is transferred\r\n TC flag is set I2C_TransferHandling() function should be called to generate STOP\r\n or generate ReStart. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Enables or disables the I2C automatic end mode (stop condition is \r\n * automatically sent when nbytes data are transferred).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C automatic end mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note This function has effect if Reload mode is disabled. \r\n * @retval None\r\n */\r\nvoid I2C_AutoEndCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Auto end mode */\r\n I2Cx->CR2 |= I2C_CR2_AUTOEND;\r\n }\r\n else\r\n {\r\n /* Disable Auto end mode */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_AUTOEND);\r\n }\r\n} \r\n\r\n/**\r\n * @brief Enables or disables the I2C nbytes reload mode.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the nbytes reload mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_ReloadCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Auto Reload mode */\r\n I2Cx->CR2 |= I2C_CR2_RELOAD;\r\n }\r\n else\r\n {\r\n /* Disable Auto Reload mode */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_RELOAD);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the number of bytes to be transmitted/received.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Number_Bytes: specifies the number of bytes to be programmed.\r\n * @retval None\r\n */\r\nvoid I2C_NumberOfBytesConfig(I2C_TypeDef* I2Cx, uint8_t Number_Bytes)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n\r\n /* Get the old register value */\r\n tmpreg = I2Cx->CR2;\r\n\r\n /* Reset I2Cx Nbytes bit [7:0] */\r\n tmpreg &= (uint32_t)~((uint32_t)I2C_CR2_NBYTES);\r\n\r\n /* Set I2Cx Nbytes */\r\n tmpreg |= (uint32_t)(((uint32_t)Number_Bytes << 16 ) & I2C_CR2_NBYTES);\r\n\r\n /* Store the new register value */\r\n I2Cx->CR2 = tmpreg;\r\n} \r\n \r\n/**\r\n * @brief Configures the type of transfer request for the master.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_Direction: specifies the transfer request direction to be programmed.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_Direction_Transmitter: Master request a write transfer\r\n * @arg I2C_Direction_Receiver: Master request a read transfer \r\n * @retval None\r\n */\r\nvoid I2C_MasterRequestConfig(I2C_TypeDef* I2Cx, uint16_t I2C_Direction)\r\n{\r\n/* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_DIRECTION(I2C_Direction));\r\n \r\n /* Test on the direction to set/reset the read/write bit */\r\n if (I2C_Direction == I2C_Direction_Transmitter)\r\n {\r\n /* Request a write Transfer */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_RD_WRN);\r\n }\r\n else\r\n {\r\n /* Request a read Transfer */\r\n I2Cx->CR2 |= I2C_CR2_RD_WRN;\r\n }\r\n} \r\n \r\n/**\r\n * @brief Generates I2Cx communication START condition.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C START condition generation.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_GenerateSTART(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Generate a START condition */\r\n I2Cx->CR2 |= I2C_CR2_START;\r\n }\r\n else\r\n {\r\n /* Disable the START condition generation */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_START);\r\n }\r\n} \r\n \r\n/**\r\n * @brief Generates I2Cx communication STOP condition.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C STOP condition generation.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_GenerateSTOP(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Generate a STOP condition */\r\n I2Cx->CR2 |= I2C_CR2_STOP;\r\n }\r\n else\r\n {\r\n /* Disable the STOP condition generation */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_STOP);\r\n }\r\n} \r\n\r\n/**\r\n * @brief Enables or disables the I2C 10-bit header only mode with read direction.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2C 10-bit header only mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note This mode can be used only when switching from master transmitter mode \r\n * to master receiver mode. \r\n * @retval None\r\n */\r\nvoid I2C_10BitAddressHeaderCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable 10-bit header only mode */\r\n I2Cx->CR2 |= I2C_CR2_HEAD10R;\r\n }\r\n else\r\n {\r\n /* Disable 10-bit header only mode */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_HEAD10R);\r\n }\r\n} \r\n\r\n/**\r\n * @brief Generates I2C communication Acknowledge.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the Acknowledge.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid I2C_AcknowledgeConfig(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable ACK generation */\r\n I2Cx->CR2 &= (uint32_t)~((uint32_t)I2C_CR2_NACK); \r\n }\r\n else\r\n {\r\n /* Enable NACK generation */\r\n I2Cx->CR2 |= I2C_CR2_NACK;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the I2C slave matched address .\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @retval The value of the slave matched address .\r\n */\r\nuint8_t I2C_GetAddressMatched(I2C_TypeDef* I2Cx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n \r\n /* Return the slave matched address in the SR1 register */\r\n return (uint8_t)(((uint32_t)I2Cx->ISR & I2C_ISR_ADDCODE) >> 16) ;\r\n}\r\n\r\n/**\r\n * @brief Returns the I2C slave received request.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @retval The value of the received request.\r\n */\r\nuint16_t I2C_GetTransferDirection(I2C_TypeDef* I2Cx)\r\n{\r\n uint32_t tmpreg = 0;\r\n uint16_t direction = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n \r\n /* Return the slave matched address in the SR1 register */\r\n tmpreg = (uint32_t)(I2Cx->ISR & I2C_ISR_DIR);\r\n \r\n /* If write transfer is requested */\r\n if (tmpreg == 0)\r\n {\r\n /* write transfer is requested */\r\n direction = I2C_Direction_Transmitter;\r\n }\r\n else\r\n {\r\n /* Read transfer is requested */\r\n direction = I2C_Direction_Receiver;\r\n } \r\n return direction;\r\n}\r\n\r\n/**\r\n * @brief Handles I2Cx communication when starting transfer or during transfer (TC or TCR flag are set).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Address: specifies the slave address to be programmed.\r\n * @param Number_Bytes: specifies the number of bytes to be programmed.\r\n * This parameter must be a value between 0 and 255.\r\n * @param ReloadEndMode: new state of the I2C START condition generation.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_Reload_Mode: Enable Reload mode .\r\n * @arg I2C_AutoEnd_Mode: Enable Automatic end mode.\r\n * @arg I2C_SoftEnd_Mode: Enable Software end mode.\r\n * @param StartStopMode: new state of the I2C START condition generation.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_No_StartStop: Don't Generate stop and start condition.\r\n * @arg I2C_Generate_Stop: Generate stop condition (Number_Bytes should be set to 0).\r\n * @arg I2C_Generate_Start_Read: Generate Restart for read request.\r\n * @arg I2C_Generate_Start_Write: Generate Restart for write request.\r\n * @retval None\r\n */\r\nvoid I2C_TransferHandling(I2C_TypeDef* I2Cx, uint16_t Address, uint8_t Number_Bytes, uint32_t ReloadEndMode, uint32_t StartStopMode)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_SLAVE_ADDRESS(Address)); \r\n assert_param(IS_RELOAD_END_MODE(ReloadEndMode));\r\n assert_param(IS_START_STOP_MODE(StartStopMode));\r\n \r\n /* Get the CR2 register value */\r\n tmpreg = I2Cx->CR2;\r\n \r\n /* clear tmpreg specific bits */\r\n tmpreg &= (uint32_t)~((uint32_t)(I2C_CR2_SADD | I2C_CR2_NBYTES | I2C_CR2_RELOAD | I2C_CR2_AUTOEND | I2C_CR2_RD_WRN | I2C_CR2_START | I2C_CR2_STOP));\r\n \r\n /* update tmpreg */\r\n tmpreg |= (uint32_t)(((uint32_t)Address & I2C_CR2_SADD) | (((uint32_t)Number_Bytes << 16 ) & I2C_CR2_NBYTES) | \\\r\n (uint32_t)ReloadEndMode | (uint32_t)StartStopMode);\r\n \r\n /* update CR2 register */\r\n I2Cx->CR2 = tmpreg; \r\n} \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup I2C_Group3 SMBUS management functions\r\n * @brief SMBUS management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### SMBUS management functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions that handles SMBus communication\r\n and timeouts detection.\r\n \r\n [..] The SMBus Device default address (0b1100 001) is enabled by calling I2C_Init()\r\n function and setting I2C_Mode member of I2C_InitTypeDef() structure to \r\n I2C_Mode_SMBusDevice.\r\n \r\n [..] The SMBus Host address (0b0001 000) is enabled by calling I2C_Init()\r\n function and setting I2C_Mode member of I2C_InitTypeDef() structure to \r\n I2C_Mode_SMBusHost. \r\n \r\n [..] The Alert Response Address (0b0001 100) is enabled using I2C_SMBusAlertCmd()\r\n function.\r\n \r\n [..] To detect cumulative SCL stretch in master and slave mode, TIMEOUTB should be \r\n configured (in accordance to SMBus specification) using I2C_TimeoutBConfig() \r\n function then I2C_ExtendedClockTimeoutCmd() function should be called to enable\r\n the detection.\r\n \r\n [..] SCL low timeout is detected by configuring TIMEOUTB using I2C_TimeoutBConfig()\r\n function followed by the call of I2C_ClockTimeoutCmd(). When adding to this \r\n procedure the call of I2C_IdleClockTimeoutCmd() function, Bus Idle condition \r\n (both SCL and SDA high) is detected also. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables I2C SMBus alert.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx SMBus alert.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_SMBusAlertCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable SMBus alert */\r\n I2Cx->CR1 |= I2C_CR1_ALERTEN; \r\n }\r\n else\r\n {\r\n /* Disable SMBus alert */ \r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_ALERTEN); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C Clock Timeout (SCL Timeout detection).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx clock Timeout.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_ClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Clock Timeout */\r\n I2Cx->TIMEOUTR |= I2C_TIMEOUTR_TIMOUTEN; \r\n }\r\n else\r\n {\r\n /* Disable Clock Timeout */ \r\n I2Cx->TIMEOUTR &= (uint32_t)~((uint32_t)I2C_TIMEOUTR_TIMOUTEN); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C Extended Clock Timeout (SCL cumulative Timeout detection).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx Extended clock Timeout.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_ExtendedClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Clock Timeout */\r\n I2Cx->TIMEOUTR |= I2C_TIMEOUTR_TEXTEN; \r\n }\r\n else\r\n {\r\n /* Disable Clock Timeout */ \r\n I2Cx->TIMEOUTR &= (uint32_t)~((uint32_t)I2C_TIMEOUTR_TEXTEN); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C Idle Clock Timeout (Bus idle SCL and SDA \r\n * high detection).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx Idle clock Timeout.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_IdleClockTimeoutCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable Clock Timeout */\r\n I2Cx->TIMEOUTR |= I2C_TIMEOUTR_TIDLE; \r\n }\r\n else\r\n {\r\n /* Disable Clock Timeout */ \r\n I2Cx->TIMEOUTR &= (uint32_t)~((uint32_t)I2C_TIMEOUTR_TIDLE); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the I2C Bus Timeout A (SCL Timeout when TIDLE = 0 or Bus \r\n * idle SCL and SDA high when TIDLE = 1).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Timeout: specifies the TimeoutA to be programmed. \r\n * @retval None\r\n */\r\nvoid I2C_TimeoutAConfig(I2C_TypeDef* I2Cx, uint16_t Timeout)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_TIMEOUT(Timeout));\r\n \r\n /* Get the old register value */\r\n tmpreg = I2Cx->TIMEOUTR;\r\n\r\n /* Reset I2Cx TIMEOUTA bit [11:0] */\r\n tmpreg &= (uint32_t)~((uint32_t)I2C_TIMEOUTR_TIMEOUTA);\r\n\r\n /* Set I2Cx TIMEOUTA */\r\n tmpreg |= (uint32_t)((uint32_t)Timeout & I2C_TIMEOUTR_TIMEOUTA) ;\r\n\r\n /* Store the new register value */\r\n I2Cx->TIMEOUTR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the I2C Bus Timeout B (SCL cumulative Timeout).\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Timeout: specifies the TimeoutB to be programmed. \r\n * @retval None\r\n */\r\nvoid I2C_TimeoutBConfig(I2C_TypeDef* I2Cx, uint16_t Timeout)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_TIMEOUT(Timeout));\r\n\r\n /* Get the old register value */\r\n tmpreg = I2Cx->TIMEOUTR;\r\n\r\n /* Reset I2Cx TIMEOUTB bit [11:0] */\r\n tmpreg &= (uint32_t)~((uint32_t)I2C_TIMEOUTR_TIMEOUTB);\r\n\r\n /* Set I2Cx TIMEOUTB */\r\n tmpreg |= (uint32_t)(((uint32_t)Timeout << 16) & I2C_TIMEOUTR_TIMEOUTB) ;\r\n\r\n /* Store the new register value */\r\n I2Cx->TIMEOUTR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C PEC calculation.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx PEC calculation.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_CalculatePEC(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable PEC calculation */\r\n I2Cx->CR1 |= I2C_CR1_PECEN; \r\n }\r\n else\r\n {\r\n /* Disable PEC calculation */ \r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR1_PECEN); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables I2C PEC transmission/reception request.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param NewState: new state of the I2Cx PEC request.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_PECRequestCmd(I2C_TypeDef* I2Cx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable PEC transmission/reception request */\r\n I2Cx->CR1 |= I2C_CR2_PECBYTE; \r\n }\r\n else\r\n {\r\n /* Disable PEC transmission/reception request */ \r\n I2Cx->CR1 &= (uint32_t)~((uint32_t)I2C_CR2_PECBYTE); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the I2C PEC.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @retval The value of the PEC .\r\n */\r\nuint8_t I2C_GetPEC(I2C_TypeDef* I2Cx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n \r\n /* Return the slave matched address in the SR1 register */\r\n return (uint8_t)((uint32_t)I2Cx->PECR & I2C_PECR_PEC);\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n \r\n/** @defgroup I2C_Group4 I2C registers management functions\r\n * @brief I2C registers management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### I2C registers management functions #####\r\n =============================================================================== \r\n [..] This section provides a functions that allow user the management of \r\n I2C registers.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n /**\r\n * @brief Reads the specified I2C register and returns its value.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_Register: specifies the register to read.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_Register_CR1: CR1 register.\r\n * @arg I2C_Register_CR2: CR2 register.\r\n * @arg I2C_Register_OAR1: OAR1 register.\r\n * @arg I2C_Register_OAR2: OAR2 register.\r\n * @arg I2C_Register_TIMINGR: TIMING register.\r\n * @arg I2C_Register_TIMEOUTR: TIMEOUTR register.\r\n * @arg I2C_Register_ISR: ISR register.\r\n * @arg I2C_Register_ICR: ICR register.\r\n * @arg I2C_Register_PECR: PECR register.\r\n * @arg I2C_Register_RXDR: RXDR register.\r\n * @arg I2C_Register_TXDR: TXDR register.\r\n * @retval The value of the read register.\r\n */\r\nuint32_t I2C_ReadRegister(I2C_TypeDef* I2Cx, uint8_t I2C_Register)\r\n{\r\n __IO uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_REGISTER(I2C_Register));\r\n\r\n tmp = (uint32_t)I2Cx;\r\n tmp += I2C_Register;\r\n\r\n /* Return the selected register value */\r\n return (*(__IO uint32_t *) tmp);\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/** @defgroup I2C_Group5 Data transfers management functions\r\n * @brief Data transfers management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Data transfers management functions #####\r\n =============================================================================== \r\n [..] This subsection provides a set of functions allowing to manage \r\n the I2C data transfers.\r\n \r\n [..] The read access of the I2C_RXDR register can be done using \r\n the I2C_ReceiveData() function and returns the received value.\r\n Whereas a write access to the I2C_TXDR can be done using I2C_SendData()\r\n function and stores the written data into TXDR.\r\n@endverbatim\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Sends a data byte through the I2Cx peripheral.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param Data: Byte to be transmitted..\r\n * @retval None\r\n */\r\nvoid I2C_SendData(I2C_TypeDef* I2Cx, uint8_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n \r\n /* Write in the DR register the data to be sent */\r\n I2Cx->TXDR = (uint8_t)Data;\r\n}\r\n\r\n/**\r\n * @brief Returns the most recent received data by the I2Cx peripheral.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @retval The value of the received data.\r\n */\r\nuint8_t I2C_ReceiveData(I2C_TypeDef* I2Cx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n \r\n /* Return the data in the DR register */\r\n return (uint8_t)I2Cx->RXDR;\r\n} \r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n \r\n/** @defgroup I2C_Group6 DMA transfers management functions\r\n * @brief DMA transfers management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### DMA transfers management functions #####\r\n =============================================================================== \r\n [..] This section provides two functions that can be used only in DMA mode.\r\n [..] In DMA Mode, the I2C communication can be managed by 2 DMA Channel \r\n requests:\r\n (#) I2C_DMAReq_Tx: specifies the Tx buffer DMA transfer request.\r\n (#) I2C_DMAReq_Rx: specifies the Rx buffer DMA transfer request.\r\n [..] In this Mode it is advised to use the following function:\r\n (+) I2C_DMACmd(I2C_TypeDef* I2Cx, uint32_t I2C_DMAReq, FunctionalState NewState);\r\n@endverbatim\r\n * @{\r\n */ \r\n \r\n/**\r\n * @brief Enables or disables the I2C DMA interface.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_DMAReq: specifies the I2C DMA transfer request to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg I2C_DMAReq_Tx: Tx DMA transfer request\r\n * @arg I2C_DMAReq_Rx: Rx DMA transfer request\r\n * @param NewState: new state of the selected I2C DMA transfer request.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2C_DMACmd(I2C_TypeDef* I2Cx, uint32_t I2C_DMAReq, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_I2C_DMA_REQ(I2C_DMAReq));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected I2C DMA requests */\r\n I2Cx->CR1 |= I2C_DMAReq;\r\n }\r\n else\r\n {\r\n /* Disable the selected I2C DMA requests */\r\n I2Cx->CR1 &= (uint32_t)~I2C_DMAReq;\r\n }\r\n}\r\n/**\r\n * @}\r\n */ \r\n\r\n\r\n/** @defgroup I2C_Group7 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to configure the I2C Interrupts \r\n sources and check or clear the flags or pending bits status.\r\n The user should identify which mode will be used in his application to manage \r\n the communication: Polling mode, Interrupt mode or DMA mode(refer I2C_Group6) .\r\n\r\n *** Polling Mode ***\r\n ====================\r\n [..] In Polling Mode, the I2C communication can be managed by 15 flags:\r\n (#) I2C_FLAG_TXE: to indicate the status of Transmit data register empty flag.\r\n (#) I2C_FLAG_TXIS: to indicate the status of Transmit interrupt status flag .\r\n (#) I2C_FLAG_RXNE: to indicate the status of Receive data register not empty flag.\r\n (#) I2C_FLAG_ADDR: to indicate the status of Address matched flag (slave mode).\r\n (#) I2C_FLAG_NACKF: to indicate the status of NACK received flag.\r\n (#) I2C_FLAG_STOPF: to indicate the status of STOP detection flag.\r\n (#) I2C_FLAG_TC: to indicate the status of Transfer complete flag(master mode).\r\n (#) I2C_FLAG_TCR: to indicate the status of Transfer complete reload flag.\r\n (#) I2C_FLAG_BERR: to indicate the status of Bus error flag.\r\n (#) I2C_FLAG_ARLO: to indicate the status of Arbitration lost flag.\r\n (#) I2C_FLAG_OVR: to indicate the status of Overrun/Underrun flag.\r\n (#) I2C_FLAG_PECERR: to indicate the status of PEC error in reception flag.\r\n (#) I2C_FLAG_TIMEOUT: to indicate the status of Timeout or Tlow detection flag.\r\n (#) I2C_FLAG_ALERT: to indicate the status of SMBus Alert flag.\r\n (#) I2C_FLAG_BUSY: to indicate the status of Bus busy flag.\r\n\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) FlagStatus I2C_GetFlagStatus(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG);\r\n (+) void I2C_ClearFlag(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG);\r\n\r\n [..]\r\n (@)Do not use the BUSY flag to handle each data transmission or reception.It is \r\n better to use the TXIS and RXNE flags instead.\r\n\r\n *** Interrupt Mode ***\r\n ======================\r\n [..] In Interrupt Mode, the I2C communication can be managed by 7 interrupt sources\r\n and 15 pending bits: \r\n [..] Interrupt Source:\r\n (#) I2C_IT_ERRI: specifies the interrupt source for the Error interrupt.\r\n (#) I2C_IT_TCI: specifies the interrupt source for the Transfer Complete interrupt.\r\n (#) I2C_IT_STOPI: specifies the interrupt source for the Stop Detection interrupt.\r\n (#) I2C_IT_NACKI: specifies the interrupt source for the Not Acknowledge received interrupt.\r\n (#) I2C_IT_ADDRI: specifies the interrupt source for the Address Match interrupt. \r\n (#) I2C_IT_RXI: specifies the interrupt source for the RX interrupt.\r\n (#) I2C_IT_TXI: specifies the interrupt source for the TX interrupt.\r\n\r\n [..] Pending Bits:\r\n (#) I2C_IT_TXIS: to indicate the status of Transmit interrupt status flag.\r\n (#) I2C_IT_RXNE: to indicate the status of Receive data register not empty flag.\r\n (#) I2C_IT_ADDR: to indicate the status of Address matched flag (slave mode).\r\n (#) I2C_IT_NACKF: to indicate the status of NACK received flag.\r\n (#) I2C_IT_STOPF: to indicate the status of STOP detection flag.\r\n (#) I2C_IT_TC: to indicate the status of Transfer complete flag (master mode).\r\n (#) I2C_IT_TCR: to indicate the status of Transfer complete reload flag.\r\n (#) I2C_IT_BERR: to indicate the status of Bus error flag.\r\n (#) I2C_IT_ARLO: to indicate the status of Arbitration lost flag.\r\n (#) I2C_IT_OVR: to indicate the status of Overrun/Underrun flag.\r\n (#) I2C_IT_PECERR: to indicate the status of PEC error in reception flag.\r\n (#) I2C_IT_TIMEOUT: to indicate the status of Timeout or Tlow detection flag.\r\n (#) I2C_IT_ALERT: to indicate the status of SMBus Alert flag.\r\n\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) void I2C_ClearITPendingBit(I2C_TypeDef* I2Cx, uint32_t I2C_IT);\r\n (+) ITStatus I2C_GetITStatus(I2C_TypeDef* I2Cx, uint32_t I2C_IT);\r\n\r\n@endverbatim\r\n * @{\r\n */ \r\n\r\n/**\r\n * @brief Checks whether the specified I2C flag is set or not.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_FLAG: specifies the flag to check. \r\n * This parameter can be one of the following values:\r\n * @arg I2C_FLAG_TXE: Transmit data register empty\r\n * @arg I2C_FLAG_TXIS: Transmit interrupt status\r\n * @arg I2C_FLAG_RXNE: Receive data register not empty\r\n * @arg I2C_FLAG_ADDR: Address matched (slave mode)\r\n * @arg I2C_FLAG_NACKF: NACK received flag\r\n * @arg I2C_FLAG_STOPF: STOP detection flag\r\n * @arg I2C_FLAG_TC: Transfer complete (master mode)\r\n * @arg I2C_FLAG_TCR: Transfer complete reload\r\n * @arg I2C_FLAG_BERR: Bus error\r\n * @arg I2C_FLAG_ARLO: Arbitration lost\r\n * @arg I2C_FLAG_OVR: Overrun/Underrun\r\n * @arg I2C_FLAG_PECERR: PEC error in reception\r\n * @arg I2C_FLAG_TIMEOUT: Timeout or Tlow detection flag\r\n * @arg I2C_FLAG_ALERT: SMBus Alert\r\n * @arg I2C_FLAG_BUSY: Bus busy\r\n * @retval The new state of I2C_FLAG (SET or RESET).\r\n */\r\nFlagStatus I2C_GetFlagStatus(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG)\r\n{\r\n uint32_t tmpreg = 0;\r\n FlagStatus bitstatus = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_GET_FLAG(I2C_FLAG));\r\n \r\n /* Get the ISR register value */\r\n tmpreg = I2Cx->ISR;\r\n \r\n /* Get flag status */\r\n tmpreg &= I2C_FLAG;\r\n \r\n if(tmpreg != 0)\r\n {\r\n /* I2C_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* I2C_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n} \r\n \r\n/**\r\n * @brief Clears the I2Cx's pending flags.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_FLAG: specifies the flag to clear. \r\n * This parameter can be any combination of the following values:\r\n * @arg I2C_FLAG_ADDR: Address matched (slave mode)\r\n * @arg I2C_FLAG_NACKF: NACK received flag\r\n * @arg I2C_FLAG_STOPF: STOP detection flag\r\n * @arg I2C_FLAG_BERR: Bus error\r\n * @arg I2C_FLAG_ARLO: Arbitration lost\r\n * @arg I2C_FLAG_OVR: Overrun/Underrun\r\n * @arg I2C_FLAG_PECERR: PEC error in reception\r\n * @arg I2C_FLAG_TIMEOUT: Timeout or Tlow detection flag\r\n * @arg I2C_FLAG_ALERT: SMBus Alert\r\n * @retval The new state of I2C_FLAG (SET or RESET).\r\n */\r\nvoid I2C_ClearFlag(I2C_TypeDef* I2Cx, uint32_t I2C_FLAG)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_CLEAR_FLAG(I2C_FLAG));\r\n\r\n /* Clear the selected flag */\r\n I2Cx->ICR = I2C_FLAG;\r\n }\r\n\r\n/**\r\n * @brief Checks whether the specified I2C interrupt has occurred or not.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_IT: specifies the interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg I2C_IT_TXIS: Transmit interrupt status\r\n * @arg I2C_IT_RXNE: Receive data register not empty\r\n * @arg I2C_IT_ADDR: Address matched (slave mode)\r\n * @arg I2C_IT_NACKF: NACK received flag\r\n * @arg I2C_IT_STOPF: STOP detection flag\r\n * @arg I2C_IT_TC: Transfer complete (master mode)\r\n * @arg I2C_IT_TCR: Transfer complete reload\r\n * @arg I2C_IT_BERR: Bus error\r\n * @arg I2C_IT_ARLO: Arbitration lost\r\n * @arg I2C_IT_OVR: Overrun/Underrun\r\n * @arg I2C_IT_PECERR: PEC error in reception\r\n * @arg I2C_IT_TIMEOUT: Timeout or Tlow detection flag\r\n * @arg I2C_IT_ALERT: SMBus Alert\r\n * @retval The new state of I2C_IT (SET or RESET).\r\n */\r\nITStatus I2C_GetITStatus(I2C_TypeDef* I2Cx, uint32_t I2C_IT)\r\n{\r\n uint32_t tmpreg = 0;\r\n ITStatus bitstatus = RESET;\r\n uint32_t enablestatus = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_GET_IT(I2C_IT));\r\n\r\n /* Check if the interrupt source is enabled or not */\r\n /* If Error interrupt */\r\n if((uint32_t)(I2C_IT & ERROR_IT_MASK))\r\n {\r\n enablestatus = (uint32_t)((I2C_CR1_ERRIE) & (I2Cx->CR1));\r\n }\r\n /* If TC interrupt */\r\n else if((uint32_t)(I2C_IT & TC_IT_MASK))\r\n {\r\n enablestatus = (uint32_t)((I2C_CR1_TCIE) & (I2Cx->CR1));\r\n }\r\n else\r\n {\r\n enablestatus = (uint32_t)((I2C_IT) & (I2Cx->CR1));\r\n }\r\n \r\n /* Get the ISR register value */\r\n tmpreg = I2Cx->ISR;\r\n\r\n /* Get flag status */\r\n tmpreg &= I2C_IT;\r\n\r\n /* Check the status of the specified I2C flag */\r\n if((tmpreg != RESET) && enablestatus)\r\n {\r\n /* I2C_IT is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* I2C_IT is reset */\r\n bitstatus = RESET;\r\n }\r\n\r\n /* Return the I2C_IT status */\r\n return bitstatus;\r\n}\r\n \r\n/**\r\n * @brief Clears the I2Cx's interrupt pending bits.\r\n * @param I2Cx: where x can be 1 or 2 to select the I2C peripheral.\r\n * @param I2C_IT: specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg I2C_IT_ADDR: Address matched (slave mode)\r\n * @arg I2C_IT_NACKF: NACK received flag\r\n * @arg I2C_IT_STOPF: STOP detection flag\r\n * @arg I2C_IT_BERR: Bus error\r\n * @arg I2C_IT_ARLO: Arbitration lost\r\n * @arg I2C_IT_OVR: Overrun/Underrun\r\n * @arg I2C_IT_PECERR: PEC error in reception\r\n * @arg I2C_IT_TIMEOUT: Timeout or Tlow detection flag\r\n * @arg I2C_IT_ALERT: SMBus Alert\r\n * @retval The new state of I2C_IT (SET or RESET).\r\n */\r\nvoid I2C_ClearITPendingBit(I2C_TypeDef* I2Cx, uint32_t I2C_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_I2C_ALL_PERIPH(I2Cx));\r\n assert_param(IS_I2C_CLEAR_IT(I2C_IT));\r\n\r\n /* Clear the selected flag */\r\n I2Cx->ICR = I2C_IT;\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n \r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_iwdg.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_iwdg.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Independent watchdog (IWDG) peripheral: \r\n * + Prescaler and Counter configuration\r\n * + IWDG activation\r\n * + Flag management\r\n *\r\n @verbatim \r\n \r\n ===============================================================================\r\n ##### IWDG features #####\r\n ===============================================================================\r\n [..] The IWDG can be started by either software or hardware (configurable\r\n through option byte).\r\n [..] The IWDG is clocked by its own dedicated low-speed clock (LSI) and\r\n thus stays active even if the main clock fails.\r\n Once the IWDG is started, the LSI is forced ON and cannot be disabled\r\n (LSI cannot be disabled too), and the counter starts counting down from \r\n the reset value of 0xFFF. When it reaches the end of count value (0x000)\r\n a system reset is generated.\r\n The IWDG counter should be reloaded at regular intervals to prevent\r\n an MCU reset.\r\n [..] The IWDG is implemented in the VDD voltage domain that is still functional\r\n in STOP and STANDBY mode (IWDG reset can wake-up from STANDBY). \r\n [..] IWDGRST flag in RCC_CSR register can be used to inform when a IWDG\r\n reset occurs.\r\n [..] Min-max timeout value @41KHz (LSI): ~0.1ms / ~25.5s\r\n The IWDG timeout may vary due to LSI frequency dispersion. STM32F30x\r\n devices provide the capability to measure the LSI frequency (LSI clock\r\n connected internally to TIM16 CH1 input capture). The measured value\r\n can be used to have an IWDG timeout with an acceptable accuracy. \r\n For more information, please refer to the STM32F30x Reference manual.\r\n\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] This driver allows to use IWDG peripheral with either window option enabled\r\n or disabled. To do so follow one of the two procedures below.\r\n (#) Window option is enabled: \r\n (++) Start the IWDG using IWDG_Enable() function, when the IWDG is used\r\n in software mode (no need to enable the LSI, it will be enabled\r\n by hardware). \r\n (++) Enable write access to IWDG_PR and IWDG_RLR registers using\r\n IWDG_WriteAccessCmd(IWDG_WriteAccess_Enable) function.\r\n (++) Configure the IWDG prescaler using IWDG_SetPrescaler() function.\r\n (++) Configure the IWDG counter value using IWDG_SetReload() function.\r\n This value will be loaded in the IWDG counter each time the counter\r\n is reloaded, then the IWDG will start counting down from this value.\r\n (++) Wait for the IWDG registers to be updated using IWDG_GetFlagStatus() function.\r\n (++) Configure the IWDG refresh window using IWDG_SetWindowValue() function.\r\n\r\n (#) Window option is disabled: \r\n (++) Enable write access to IWDG_PR and IWDG_RLR registers using\r\n IWDG_WriteAccessCmd(IWDG_WriteAccess_Enable) function.\r\n (++) Configure the IWDG prescaler using IWDG_SetPrescaler() function.\r\n (++) Configure the IWDG counter value using IWDG_SetReload() function.\r\n This value will be loaded in the IWDG counter each time the counter\r\n is reloaded, then the IWDG will start counting down from this value.\r\n (++) Wait for the IWDG registers to be updated using IWDG_GetFlagStatus() function.\r\n (++) reload the IWDG counter at regular intervals during normal operation \r\n to prevent an MCU reset, using IWDG_ReloadCounter() function.\r\n (++) Start the IWDG using IWDG_Enable() function, when the IWDG is used\r\n in software mode (no need to enable the LSI, it will be enabled\r\n by hardware). \r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup IWDG \r\n * @brief IWDG driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* ---------------------- IWDG registers bit mask ----------------------------*/\r\n/* KR register bit mask */\r\n#define KR_KEY_RELOAD ((uint16_t)0xAAAA)\r\n#define KR_KEY_ENABLE ((uint16_t)0xCCCC)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup IWDG_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup IWDG_Group1 Prescaler and Counter configuration functions\r\n * @brief Prescaler and Counter configuration functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Prescaler and Counter configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables write access to IWDG_PR and IWDG_RLR registers.\r\n * @param IWDG_WriteAccess: new state of write access to IWDG_PR and IWDG_RLR registers.\r\n * This parameter can be one of the following values:\r\n * @arg IWDG_WriteAccess_Enable: Enable write access to IWDG_PR and IWDG_RLR registers\r\n * @arg IWDG_WriteAccess_Disable: Disable write access to IWDG_PR and IWDG_RLR registers\r\n * @retval None\r\n */\r\nvoid IWDG_WriteAccessCmd(uint16_t IWDG_WriteAccess)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_IWDG_WRITE_ACCESS(IWDG_WriteAccess));\r\n IWDG->KR = IWDG_WriteAccess;\r\n}\r\n\r\n/**\r\n * @brief Sets IWDG Prescaler value.\r\n * @param IWDG_Prescaler: specifies the IWDG Prescaler value.\r\n * This parameter can be one of the following values:\r\n * @arg IWDG_Prescaler_4: IWDG prescaler set to 4\r\n * @arg IWDG_Prescaler_8: IWDG prescaler set to 8\r\n * @arg IWDG_Prescaler_16: IWDG prescaler set to 16\r\n * @arg IWDG_Prescaler_32: IWDG prescaler set to 32\r\n * @arg IWDG_Prescaler_64: IWDG prescaler set to 64\r\n * @arg IWDG_Prescaler_128: IWDG prescaler set to 128\r\n * @arg IWDG_Prescaler_256: IWDG prescaler set to 256\r\n * @retval None\r\n */\r\nvoid IWDG_SetPrescaler(uint8_t IWDG_Prescaler)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_IWDG_PRESCALER(IWDG_Prescaler));\r\n IWDG->PR = IWDG_Prescaler;\r\n}\r\n\r\n/**\r\n * @brief Sets IWDG Reload value.\r\n * @param Reload: specifies the IWDG Reload value.\r\n * This parameter must be a number between 0 and 0x0FFF.\r\n * @retval None\r\n */\r\nvoid IWDG_SetReload(uint16_t Reload)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_IWDG_RELOAD(Reload));\r\n IWDG->RLR = Reload;\r\n}\r\n\r\n/**\r\n * @brief Reloads IWDG counter with value defined in the reload register\r\n * (write access to IWDG_PR and IWDG_RLR registers disabled).\r\n * @param None\r\n * @retval None\r\n */\r\nvoid IWDG_ReloadCounter(void)\r\n{\r\n IWDG->KR = KR_KEY_RELOAD;\r\n}\r\n\r\n\r\n/**\r\n * @brief Sets the IWDG window value.\r\n * @param WindowValue: specifies the window value to be compared to the downcounter.\r\n * @retval None\r\n */\r\nvoid IWDG_SetWindowValue(uint16_t WindowValue)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_IWDG_WINDOW_VALUE(WindowValue));\r\n IWDG->WINR = WindowValue;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup IWDG_Group2 IWDG activation function\r\n * @brief IWDG activation function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IWDG activation function #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables IWDG (write access to IWDG_PR and IWDG_RLR registers disabled).\r\n * @param None\r\n * @retval None\r\n */\r\nvoid IWDG_Enable(void)\r\n{\r\n IWDG->KR = KR_KEY_ENABLE;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup IWDG_Group3 Flag management function \r\n * @brief Flag management function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Flag management function ##### \r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Checks whether the specified IWDG flag is set or not.\r\n * @param IWDG_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg IWDG_FLAG_PVU: Prescaler Value Update on going\r\n * @arg IWDG_FLAG_RVU: Reload Value Update on going\r\n * @arg IWDG_FLAG_WVU: Counter Window Value Update on going\r\n * @retval The new state of IWDG_FLAG (SET or RESET).\r\n */\r\nFlagStatus IWDG_GetFlagStatus(uint16_t IWDG_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_IWDG_FLAG(IWDG_FLAG));\r\n if ((IWDG->SR & IWDG_FLAG) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n /* Return the flag status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_misc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_misc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides all the miscellaneous firmware functions (add-on\r\n * to CMSIS functions).\r\n * \r\n @verbatim \r\n \r\n =============================================================================== \r\n ##### How to configure Interrupts using driver #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to configure the NVIC interrupts \r\n (IRQ). The Cortex-M4 exceptions are managed by CMSIS functions.\r\n (#) Configure the NVIC Priority Grouping using NVIC_PriorityGroupConfig()\r\n function according to the following table.\r\n The table below gives the allowed values of the pre-emption priority \r\n and subpriority according to the Priority Grouping configuration \r\n performed by NVIC_PriorityGroupConfig function.\r\n \r\n (#) Enable and Configure the priority of the selected IRQ Channels.\r\n [..]\r\n (@) When the NVIC_PriorityGroup_0 is selected, it will no any nested interrupt,\r\n the IRQ priority will be managed only by subpriority.\r\n The sub-priority is only used to sort pending exception priorities, \r\n and does not affect active exceptions.\r\n (@) Lower priority values gives higher priority.\r\n (@) Priority Order:\r\n (#@) Lowest Preemption priority.\r\n (#@) Lowest Subpriority.\r\n (#@) Lowest hardware priority (IRQn position).\r\n\r\n @endverbatim\r\n\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup MISC \r\n * @brief MISC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define AIRCR_VECTKEY_MASK ((uint32_t)0x05FA0000)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup MISC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the priority grouping: pre-emption priority and subpriority.\r\n * @param NVIC_PriorityGroup: specifies the priority grouping bits length. \r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PriorityGroup_0: 0 bits for pre-emption priority.\r\n * 4 bits for subpriority.\r\n * @arg NVIC_PriorityGroup_1: 1 bits for pre-emption priority.\r\n * 3 bits for subpriority.\r\n * @arg NVIC_PriorityGroup_2: 2 bits for pre-emption priority.\r\n * 2 bits for subpriority.\r\n * @arg NVIC_PriorityGroup_3: 3 bits for pre-emption priority.\r\n * 1 bits for subpriority.\r\n * @arg NVIC_PriorityGroup_4: 4 bits for pre-emption priority.\r\n * 0 bits for subpriority.\r\n * @note When NVIC_PriorityGroup_0 is selected, it will no be any nested \r\n * interrupt. This interrupts priority is managed only with subpriority. \r\n * @retval None\r\n */\r\nvoid NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(NVIC_PriorityGroup));\r\n \r\n /* Set the PRIGROUP[10:8] bits according to NVIC_PriorityGroup value */\r\n SCB->AIRCR = AIRCR_VECTKEY_MASK | NVIC_PriorityGroup;\r\n}\r\n\r\n/**\r\n * @brief Initializes the NVIC peripheral according to the specified\r\n * parameters in the NVIC_InitStruct.\r\n * @note To configure interrupts priority correctly, the NVIC_PriorityGroupConfig()\r\n * function should be called before. \r\n * @param NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains\r\n * the configuration information for the specified NVIC peripheral.\r\n * @retval None\r\n */\r\nvoid NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)\r\n{\r\n uint32_t tmppriority = 0x00, tmppre = 0x00, tmpsub = 0x0F;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));\r\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority)); \r\n assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));\r\n \r\n if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)\r\n {\r\n /* Compute the Corresponding IRQ Priority --------------------------------*/ \r\n tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;\r\n tmppre = (0x4 - tmppriority);\r\n tmpsub = tmpsub >> tmppriority;\r\n\r\n tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;\r\n tmppriority |= NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;\r\n tmppriority = tmppriority << 0x04;\r\n \r\n NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;\r\n \r\n /* Enable the Selected IRQ Channels --------------------------------------*/\r\n NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =\r\n (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);\r\n }\r\n else\r\n {\r\n /* Disable the Selected IRQ Channels -------------------------------------*/\r\n NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =\r\n (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the vector table location and Offset.\r\n * @param NVIC_VectTab: specifies if the vector table is in RAM or FLASH memory.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_VectTab_RAM\r\n * @arg NVIC_VectTab_FLASH\r\n * @param Offset: Vector Table base offset field. This value must be a multiple of 0x200.\r\n * @retval None\r\n */\r\nvoid NVIC_SetVectorTable(uint32_t NVIC_VectTab, uint32_t Offset)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_NVIC_VECTTAB(NVIC_VectTab));\r\n assert_param(IS_NVIC_OFFSET(Offset)); \r\n \r\n SCB->VTOR = NVIC_VectTab | (Offset & (uint32_t)0x1FFFFF80);\r\n}\r\n\r\n/**\r\n * @brief Selects the condition for the system to enter low power mode.\r\n * @param LowPowerMode: Specifies the new mode for the system to enter low power mode.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_LP_SEVONPEND\r\n * @arg NVIC_LP_SLEEPDEEP\r\n * @arg NVIC_LP_SLEEPONEXIT\r\n * @param NewState: new state of LP condition. This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid NVIC_SystemLPConfig(uint8_t LowPowerMode, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_LP(LowPowerMode));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n \r\n if (NewState != DISABLE)\r\n {\r\n SCB->SCR |= LowPowerMode;\r\n }\r\n else\r\n {\r\n SCB->SCR &= (uint32_t)(~(uint32_t)LowPowerMode);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the SysTick clock source.\r\n * @param SysTick_CLKSource: specifies the SysTick clock source.\r\n * This parameter can be one of the following values:\r\n * @arg SysTick_CLKSource_HCLK_Div8: AHB clock divided by 8 selected as SysTick clock source.\r\n * @arg SysTick_CLKSource_HCLK: AHB clock selected as SysTick clock source.\r\n * @retval None\r\n */\r\nvoid SysTick_CLKSourceConfig(uint32_t SysTick_CLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSTICK_CLK_SOURCE(SysTick_CLKSource));\r\n if (SysTick_CLKSource == SysTick_CLKSource_HCLK)\r\n {\r\n SysTick->CTRL |= SysTick_CLKSource_HCLK;\r\n }\r\n else\r\n {\r\n SysTick->CTRL &= SysTick_CLKSource_HCLK_Div8;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_opamp.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_opamp.c \r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the operational amplifiers (OPAMP1,...OPAMP4) peripheral: \r\n * + OPAMP Configuration\r\n * + OPAMP calibration\r\n *\r\n @verbatim\r\n \r\n ==============================================================================\r\n ##### OPAMP Peripheral Features #####\r\n ==============================================================================\r\n \r\n [..]\r\n The device integrates 4 operational amplifiers OPAMP1, OPAMP2, OPAMP3 and OPAMP4:\r\n \r\n (+) The OPAMPs non inverting input can be selected among the list shown by\r\n table below.\r\n \r\n (+) The OPAMPs inverting input can be selected among the list shown by\r\n table below.\r\n \r\n (+) The OPAMPs outputs can be internally connected to the inverting input \r\n (follower mode)\r\n (+) The OPAMPs outputs can be internally connected to resistor feedback\r\n output (Programmable Gain Amplifier mode)\r\n \r\n (+) The OPAMPs outputs can be internally connected to ADC\r\n \r\n (+) The OPAMPs can be calibrated to compensate the offset compensation\r\n \r\n (+) Timer-controlled Mux for automatic switch of inverting and\r\n non-inverting input\r\n \r\n OPAMPs inverting/non-inverting inputs:\r\n +--------------------------------------------------------------+ \r\n | | | OPAMP1 | OPAMP2 | OPAMP3 | OPAMP4 |\r\n |-----------------|--------|--------|--------|--------|--------|\r\n | | PGA | OK | OK | OK | OK |\r\n | Inverting Input | Vout | OK | OK | OK | OK |\r\n | | IO1 | PC5 | PC5 | PB10 | PB10 |\r\n | | IO2 | PA3 | PA5 | PB2 | PD8 |\r\n |-----------------|--------|--------|--------|--------|--------|\r\n | | IO1 | PA7 | PD14 | PB13 | PD11 |\r\n | Non Inverting | IO2 | PA5 | PB14 | PA5 | PB11 |\r\n | Input | IO3 | PA3 | PB0 | PA1 | PA4 |\r\n | | IO4 | PA1 | PA7 | PB0 | PB13 |\r\n +--------------------------------------------------------------+ \r\n \r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n This driver provides functions to configure and program the OPAMP \r\n of all STM32F30x devices.\r\n \r\n To use the OPAMP, perform the following steps:\r\n \r\n (#) Enable the SYSCFG APB clock to get write access to OPAMP\r\n register using RCC_APB2PeriphClockCmd(RCC_APB2Periph_SYSCFG, ENABLE);\r\n \r\n (#) Configure the OPAMP input in analog mode using GPIO_Init()\r\n \r\n (#) Configure the OPAMP using OPAMP_Init() function:\r\n (++) Select the inverting input\r\n (++) Select the non-inverting inverting input\r\n \r\n (#) Enable the OPAMP using OPAMP_Cmd() function\r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup OPAMP \r\n * @brief OPAMP driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n#define OPAMP_CSR_DEFAULT_MASK ((uint32_t)0xFFFFFF93)\r\n#define OPAMP_CSR_TIMERMUX_MASK ((uint32_t)0xFFFFF8FF)\r\n#define OPAMP_CSR_TRIMMING_MASK ((uint32_t)0x0000001F)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup OPAMP_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup OPAMP_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes OPAMP peripheral registers to their default reset values.\r\n * @note Deinitialization can't be performed if the OPAMP configuration is locked.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid OPAMP_DeInit(uint32_t OPAMP_Selection)\r\n{\r\n /*!< Set OPAMP_CSR register to reset value */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) = ((uint32_t)0x00000000);\r\n}\r\n\r\n/**\r\n * @brief Initializes the OPAMP peripheral according to the specified parameters\r\n * in OPAMP_InitStruct\r\n * @note If the selected OPAMP is locked, initialization can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param OPAMP_InitStruct: pointer to an OPAMP_InitTypeDef structure that contains \r\n * the configuration information for the specified OPAMP peripheral.\r\n * - OPAMP_InvertingInput specifies the inverting input of OPAMP\r\n * - OPAMP_NonInvertingInput specifies the non inverting input of OPAMP\r\n * @retval None\r\n */\r\nvoid OPAMP_Init(uint32_t OPAMP_Selection, OPAMP_InitTypeDef* OPAMP_InitStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_INVERTING_INPUT(OPAMP_InitStruct->OPAMP_InvertingInput));\r\n assert_param(IS_OPAMP_NONINVERTING_INPUT(OPAMP_InitStruct->OPAMP_NonInvertingInput));\r\n\r\n /*!< Get the OPAMPx_CSR register value */\r\n tmpreg = *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection);\r\n\r\n /*!< Clear the inverting and non inverting bits selection bits */\r\n tmpreg &= (uint32_t) (OPAMP_CSR_DEFAULT_MASK);\r\n\r\n /*!< Configure OPAMP: inverting and non inverting inputs */\r\n tmpreg |= (uint32_t)(OPAMP_InitStruct->OPAMP_InvertingInput | OPAMP_InitStruct->OPAMP_NonInvertingInput);\r\n\r\n /*!< Write to OPAMPx_CSR register */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Fills each OPAMP_InitStruct member with its default value.\r\n * @param OPAMP_InitStruct: pointer to an OPAMP_InitTypeDef structure which will \r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid OPAMP_StructInit(OPAMP_InitTypeDef* OPAMP_InitStruct)\r\n{\r\n OPAMP_InitStruct->OPAMP_NonInvertingInput = OPAMP_NonInvertingInput_IO1;\r\n OPAMP_InitStruct->OPAMP_InvertingInput = OPAMP_InvertingInput_IO1;\r\n}\r\n\r\n/**\r\n * @brief Configure the feedback resistor gain.\r\n * @note If the selected OPAMP is locked, gain configuration can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param NewState: new state of the OPAMP peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid OPAMP_PGAConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_PGAGain, uint32_t OPAMP_PGAConnect)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_PGAGAIN(OPAMP_PGAGain));\r\n assert_param(IS_OPAMP_PGACONNECT(OPAMP_PGAConnect));\r\n\r\n /* Reset the configuration bits */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (uint32_t)(~OPAMP_CSR_PGGAIN);\r\n\r\n /* Set the new configuration */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= (uint32_t) (OPAMP_PGAGain | OPAMP_PGAConnect);\r\n}\r\n\r\n/**\r\n * @brief Configure the OPAMP's internal reference.\r\n * @note This feature is used when calibration enabled or OPAMP's reference\r\n * connected to the non inverting input.\r\n * @note If the selected OPAMP is locked, Vref configuration can't be performed.\r\n * To unlock the configuration, perform a system reset. \r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param OPAMP_Vref: This parameter can be:\r\n * OPAMP_Vref_3VDDA: OPMAP Vref = 3.3% VDDA\r\n * OPAMP_Vref_10VDDA: OPMAP Vref = 10% VDDA\r\n * OPAMP_Vref_50VDDA: OPMAP Vref = 50% VDDA\r\n * OPAMP_Vref_90VDDA: OPMAP Vref = 90% VDDA\r\n * @retval None\r\n */\r\nvoid OPAMP_VrefConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_Vref)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_VREF(OPAMP_Vref));\r\n\r\n /*!< Get the OPAMPx_CSR register value */\r\n tmpreg = *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection);\r\n\r\n /*!< Clear the CALSEL bits */\r\n tmpreg &= (uint32_t) (~OPAMP_CSR_CALSEL);\r\n\r\n /*!< Configure OPAMP reference */\r\n tmpreg |= (uint32_t)(OPAMP_Vref);\r\n\r\n /*!< Write to OPAMPx_CSR register */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Connect the internal reference to the OPAMP's non inverting input.\r\n * @note If the selected OPAMP is locked, Vref configuration can't be performed.\r\n * To unlock the configuration, perform a system reset. \r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param NewState: new state of the OPAMP peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid OPAMP_VrefConnectNonInvertingInput(uint32_t OPAMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Connect the internal reference to the OPAMP's non inverting input */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= (uint32_t) (OPAMP_CSR_FORCEVP);\r\n }\r\n else\r\n {\r\n /* Disconnect the internal reference to the OPAMP's non inverting input */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (uint32_t)(~OPAMP_CSR_FORCEVP);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables connecting the OPAMP's internal reference to ADC.\r\n * @note If the selected OPAMP is locked, Vref connection can't be performed.\r\n * To unlock the configuration, perform a system reset. \r\n * @param NewState: new state of the Vrefint output.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid OPAMP_VrefConnectADCCmd(uint32_t OPAMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable output internal reference */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= (uint32_t) (OPAMP_CSR_TSTREF);\r\n }\r\n else\r\n {\r\n /* Disable output internal reference */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (uint32_t)(~OPAMP_CSR_TSTREF);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the OPAMP peripheral (secondary inputs) for timer-controlled\r\n * mux mode according to the specified parameters in OPAMP_InitStruct.\r\n * @note If the selected OPAMP is locked, timer-controlled mux configuration\r\n * can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param OPAMP_InitStruct: pointer to an OPAMP_InitTypeDef structure that contains \r\n * the configuration information for the specified OPAMP peripheral.\r\n * - OPAMP_InvertingInput specifies the inverting input of OPAMP\r\n * - OPAMP_NonInvertingInput specifies the non inverting input of OPAMP\r\n * @note PGA and Vout can't be selected as secondary inverting input.\r\n * @retval None\r\n */\r\nvoid OPAMP_TimerControlledMuxConfig(uint32_t OPAMP_Selection, OPAMP_InitTypeDef* OPAMP_InitStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_SECONDARY_INVINPUT(OPAMP_InitStruct->OPAMP_InvertingInput));\r\n assert_param(IS_OPAMP_NONINVERTING_INPUT(OPAMP_InitStruct->OPAMP_NonInvertingInput));\r\n\r\n /*!< Get the OPAMPx_CSR register value */\r\n tmpreg = *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection);\r\n\r\n /*!< Clear the secondary inverting bit, secondary non inverting bit and TCMEN bits */\r\n tmpreg &= (uint32_t) (OPAMP_CSR_TIMERMUX_MASK);\r\n\r\n /*!< Configure OPAMP: secondary inverting and non inverting inputs */\r\n tmpreg |= (uint32_t)((uint32_t)(OPAMP_InitStruct->OPAMP_InvertingInput<<3) | (uint32_t)(OPAMP_InitStruct->OPAMP_NonInvertingInput<<7));\r\n\r\n /*!< Write to OPAMPx_CSR register */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the timer-controlled mux mode.\r\n * @note If the selected OPAMP is locked, enable/disable can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param NewState: new state of the OPAMP peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid OPAMP_TimerControlledMuxCmd(uint32_t OPAMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the timer-controlled Mux mode */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= (uint32_t) (OPAMP_CSR_TCMEN);\r\n }\r\n else\r\n {\r\n /* Disable the timer-controlled Mux mode */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (uint32_t)(~OPAMP_CSR_TCMEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the OPAMP peripheral.\r\n * @note If the selected OPAMP is locked, enable/disable can't be performed.\r\n * To unlock the configuration, perform a system reset.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param NewState: new state of the OPAMP peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid OPAMP_Cmd(uint32_t OPAMP_Selection, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected OPAMPx peripheral */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= (uint32_t) (OPAMP_CSR_OPAMPxEN);\r\n }\r\n else\r\n {\r\n /* Disable the selected OPAMPx peripheral */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (uint32_t)(~OPAMP_CSR_OPAMPxEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the output level (high or low) during calibration of the selected OPAMP. \r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * - OPAMP output is low when the non-inverting input is at a lower\r\n * voltage than the inverting input\r\n * - OPAMP output is high when the non-inverting input is at a higher\r\n * voltage than the inverting input\r\n * @note OPAMP output level is provided only during calibration phase.\r\n * @retval Returns the selected OPAMP output level: low or high.\r\n * \r\n */\r\nuint32_t OPAMP_GetOutputLevel(uint32_t OPAMP_Selection)\r\n{\r\n uint32_t opampout = 0x0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n\r\n /* Check if selected OPAMP output is high */\r\n if ((*(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) & (OPAMP_CSR_OUTCAL)) != 0)\r\n {\r\n opampout = OPAMP_OutputLevel_High;\r\n }\r\n else\r\n {\r\n opampout = OPAMP_OutputLevel_Low;\r\n }\r\n\r\n /* Return the OPAMP output level */\r\n return (uint32_t)(opampout);\r\n}\r\n\r\n/**\r\n * @brief Select the trimming mode.\r\n * @param OffsetTrimming: the selected offset trimming mode. \r\n * This parameter can be one of the following values:\r\n * @arg OPAMP_Trimming_Factory: factory trimming values are used for offset\r\n * calibration\r\n * @arg OPAMP_Trimming_User: user trimming values are used for offset\r\n * calibration\r\n * @note When OffsetTrimming_User is selected, use OPAMP_OffsetTrimConfig()\r\n * function or OPAMP_OffsetTrimLowPowerConfig() function to adjust \r\n * trimming value.\r\n * @retval None\r\n */\r\nvoid OPAMP_OffsetTrimModeSelect(uint32_t OPAMP_Selection, uint32_t OPAMP_Trimming)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_TRIMMING(OPAMP_Trimming));\r\n\r\n /* Reset USERTRIM bit */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) &= (~(uint32_t) (OPAMP_CSR_USERTRIM));\r\n\r\n /* Select trimming mode */\r\n *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection) |= OPAMP_Trimming;\r\n}\r\n\r\n/**\r\n * @brief Configure the trimming value of the OPAMP.\r\n * @param OPAMP_Selection: the selected OPAMP. \r\n * This parameter can be OPAMP_Selection_OPAMPx where x can be 1 to 4\r\n * to select the OPAMP peripheral.\r\n * @param OPAMP_Input: the selected OPAMP input. \r\n * This parameter can be one of the following values:\r\n * @arg OPAMP_Input_Inverting: Inverting input is selected to configure the trimming value\r\n * @arg OPAMP_Input_NonInverting: Non inverting input is selected to configure the trimming value\r\n * @param OPAMP_TrimValue: the trimming value. This parameter can be any value lower\r\n * or equal to 0x0000001F. \r\n * @retval None\r\n */\r\nvoid OPAMP_OffsetTrimConfig(uint32_t OPAMP_Selection, uint32_t OPAMP_Input, uint32_t OPAMP_TrimValue)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPAMP_ALL_PERIPH(OPAMP_Selection));\r\n assert_param(IS_OPAMP_INPUT(OPAMP_Input));\r\n assert_param(IS_OPAMP_TRIMMINGVALUE(OPAMP_TrimValue));\r\n\r\n /*!< Get the OPAMPx_CSR register value */\r\n tmpreg = *(__IO uint32_t *) (OPAMP_BASE + OPAMP_Selection);\r\n\r\n /*!< Clear the trimming bits */\r\n tmpreg &= ((uint32_t)~(OPAMP_CSR_TRIMMING_MASK<
© COPYRIGHT 2015 STMicroelectronics
\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR \r\n * @brief PWR driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* --------- PWR registers bit address in the alias region ---------- */\r\n#define PWR_OFFSET (PWR_BASE - PERIPH_BASE)\r\n\r\n/* --- CR Register ---*/\r\n\r\n/* Alias word address of DBP bit */\r\n#define CR_OFFSET (PWR_OFFSET + 0x00)\r\n#define DBP_BitNumber 0x08\r\n#define CR_DBP_BB (PERIPH_BB_BASE + (CR_OFFSET * 32) + (DBP_BitNumber * 4))\r\n\r\n/* Alias word address of PVDE bit */\r\n#define PVDE_BitNumber 0x04\r\n#define CR_PVDE_BB (PERIPH_BB_BASE + (CR_OFFSET * 32) + (PVDE_BitNumber * 4))\r\n\r\n/* ------------------ PWR registers bit mask ------------------------ */\r\n\r\n/* CR register bit mask */\r\n#define CR_DS_MASK ((uint32_t)0xFFFFFFFC)\r\n#define CR_PLS_MASK ((uint32_t)0xFFFFFF1F)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_Group1 Backup Domain Access function \r\n * @brief Backup Domain Access function\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Backup Domain Access function #####\r\n ==============================================================================\r\n\r\n [..] After reset, the Backup Domain Registers (RCC BDCR Register, RTC registers\r\n and RTC backup registers) are protected against possible stray write accesses.\r\n [..] To enable access to Backup domain use the PWR_BackupAccessCmd(ENABLE) function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the PWR peripheral registers to their default reset values.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid PWR_DeInit(void)\r\n{\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_PWR, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_PWR, DISABLE);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables access to the RTC and backup registers.\r\n * @note If the HSE divided by 32 is used as the RTC clock, the \r\n * Backup Domain Access should be kept enabled.\r\n * @param NewState: new state of the access to the RTC and backup registers.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid PWR_BackupAccessCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n *(__IO uint32_t *) CR_DBP_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Group2 PVD configuration functions\r\n * @brief PVD configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### PVD configuration functions #####\r\n ==============================================================================\r\n [..]\r\n (+) The PVD is used to monitor the VDD power supply by comparing it to a threshold\r\n selected by the PVD Level (PLS[2:0] bits in the PWR_CR).\r\n (+) A PVDO flag is available to indicate if VDD/VDDA is higher or lower than the \r\n PVD threshold. This event is internally connected to the EXTI line16\r\n and can generate an interrupt if enabled through the EXTI registers.\r\n (+) The PVD is stopped in Standby mode.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the voltage threshold detected by the Power Voltage Detector(PVD).\r\n * @param PWR_PVDLevel: specifies the PVD detection level\r\n * This parameter can be one of the following values:\r\n * @arg PWR_PVDLevel_0: PVD detection level set to 2.18V\r\n * @arg PWR_PVDLevel_1: PVD detection level set to 2.28V\r\n * @arg PWR_PVDLevel_2: PVD detection level set to 2.38V\r\n * @arg PWR_PVDLevel_3: PVD detection level set to 2.48V\r\n * @arg PWR_PVDLevel_4: PVD detection level set to 2.58V\r\n * @arg PWR_PVDLevel_5: PVD detection level set to 2.68V\r\n * @arg PWR_PVDLevel_6: PVD detection level set to 2.78V\r\n * @arg PWR_PVDLevel_7: PVD detection level set to 2.88V\r\n * @retval None\r\n */\r\nvoid PWR_PVDLevelConfig(uint32_t PWR_PVDLevel)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVD_LEVEL(PWR_PVDLevel));\r\n \r\n tmpreg = PWR->CR;\r\n \r\n /* Clear PLS[7:5] bits */\r\n tmpreg &= CR_PLS_MASK;\r\n \r\n /* Set PLS[7:5] bits according to PWR_PVDLevel value */\r\n tmpreg |= PWR_PVDLevel;\r\n \r\n /* Store the new value */\r\n PWR->CR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Power Voltage Detector(PVD).\r\n * @param NewState: new state of the PVD.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid PWR_PVDCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n *(__IO uint32_t *) CR_PVDE_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Group3 WakeUp pins configuration functions\r\n * @brief WakeUp pins configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### WakeUp pins configuration functions #####\r\n =============================================================================== \r\n [..]\r\n (+) WakeUp pins are used to wakeup the system from Standby mode. These pins are \r\n forced in input pull down configuration and are active on rising edges.\r\n (+) There are three WakeUp pins: WakeUp Pin 1 on PA.00, WakeUp Pin 2 on PC.13 and\r\n WakeUp Pin 3 on PE.06.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the WakeUp Pin functionality.\r\n * @param PWR_WakeUpPin: specifies the WakeUpPin.\r\n * This parameter can be: PWR_WakeUpPin_1, PWR_WakeUpPin_2 or PWR_WakeUpPin_3.\r\n * @param NewState: new state of the WakeUp Pin functionality.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid PWR_WakeUpPinCmd(uint32_t PWR_WakeUpPin, FunctionalState NewState)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_PWR_WAKEUP_PIN(PWR_WakeUpPin)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the EWUPx pin */\r\n PWR->CSR |= PWR_WakeUpPin;\r\n }\r\n else\r\n {\r\n /* Disable the EWUPx pin */\r\n PWR->CSR &= ~PWR_WakeUpPin;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWR_Group4 Low Power modes configuration functions\r\n * @brief Low Power modes configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Low Power modes configuration functions #####\r\n ==============================================================================\r\n\r\n [..] The devices feature three low-power modes:\r\n (+) Sleep mode: Cortex-M4 core stopped, peripherals kept running.\r\n (+) Stop mode: all clocks are stopped, regulator running, regulator in low power mode\r\n (+) Standby mode: VCORE domain powered off\r\n\r\n *** Sleep mode *** \r\n ==================\r\n [..] \r\n (+) Entry:\r\n (++) The Sleep mode is entered by executing the WFE() or WFI() instructions.\r\n (+) Exit:\r\n (++) Any peripheral interrupt acknowledged by the nested vectored interrupt \r\n controller (NVIC) can wake up the device from Sleep mode.\r\n\r\n *** Stop mode *** \r\n =================\r\n [..] In Stop mode, all clocks in the VCORE domain are stopped, the PLL, the HSI,\r\n and the HSE RC oscillators are disabled. Internal SRAM and register \r\n contents are preserved.\r\n The voltage regulator can be configured either in normal or low-power mode.\r\n\r\n (+) Entry:\r\n (++) The Stop mode is entered using the PWR_EnterSTOPMode(PWR_Regulator_LowPower,) \r\n function with regulator in LowPower or with Regulator ON.\r\n (+) Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Interrupt/Event mode\r\n or any internal IPs (I2C or UASRT) wakeup event.\r\n\r\n *** Standby mode *** \r\n ====================\r\n [..] The Standby mode allows to achieve the lowest power consumption. It is based \r\n on the Cortex-M4 deepsleep mode, with the voltage regulator disabled. \r\n The VCORE domain is consequently powered off. The PLL, the HSI, and the HSE \r\n oscillator are also switched off. SRAM and register \r\n contents are lost except for the Backup domain (RTC registers, RTC backup \r\n registers and Standby circuitry).\r\n \r\n [..] The voltage regulator is OFF.\r\n\r\n (+) Entry:\r\n (++) The Standby mode is entered using the PWR_EnterSTANDBYMode() function.\r\n (+) Exit:\r\n (++) WKUP pin rising edge, RTC alarm (Alarm A and Alarm B), RTC wakeup,\r\n tamper event, time-stamp event, external reset in NRST pin, IWDG reset.\r\n\r\n *** Auto-wakeup (AWU) from low-power mode *** \r\n =============================================\r\n [..] The MCU can be woken up from low-power mode by an RTC Alarm event, a tamper \r\n event, a time-stamp event, or a comparator event, without depending on an \r\n external interrupt (Auto-wakeup mode).\r\n\r\n (+) RTC auto-wakeup (AWU) from the Stop mode\r\n (++) To wake up from the Stop mode with an RTC alarm event, it is necessary to:\r\n (+++) Configure the EXTI Line 17 to be sensitive to rising edges (Interrupt \r\n or Event modes) using the EXTI_Init() function.\r\n (+++) Enable the RTC Alarm Interrupt using the RTC_ITConfig() function\r\n (+++) Configure the RTC to generate the RTC alarm using the RTC_SetAlarm() \r\n and RTC_AlarmCmd() functions.\r\n (++) To wake up from the Stop mode with an RTC Tamper or time stamp event, it \r\n is necessary to:\r\n (+++) Configure the EXTI Line 19 to be sensitive to rising edges (Interrupt \r\n or Event modes) using the EXTI_Init() function.\r\n (+++) Enable the RTC Tamper or time stamp Interrupt using the RTC_ITConfig() \r\n function.\r\n (+++) Configure the RTC to detect the tamper or time stamp event using the\r\n RTC_TimeStampConfig(), RTC_TamperTriggerConfig() and RTC_TamperCmd()\r\n functions.\r\n\r\n (+) RTC auto-wakeup (AWU) from the Standby mode\r\n (++) To wake up from the Standby mode with an RTC alarm event, it is necessary to:\r\n (+++) Enable the RTC Alarm Interrupt using the RTC_ITConfig() function.\r\n (+++) Configure the RTC to generate the RTC alarm using the RTC_SetAlarm() \r\n and RTC_AlarmCmd() functions.\r\n (++) To wake up from the Standby mode with an RTC Tamper or time stamp event, it \r\n is necessary to:\r\n (+++) Enable the RTC Tamper or time stamp Interrupt using the RTC_ITConfig() \r\n function.\r\n (+++) Configure the RTC to detect the tamper or time stamp event using the\r\n RTC_TimeStampConfig(), RTC_TamperTriggerConfig() and RTC_TamperCmd()\r\n functions.\r\n\r\n (+) Comparator auto-wakeup (AWU) from the Stop mode\r\n (++) To wake up from the Stop mode with a comparator wakeup event, it is necessary to:\r\n (+++) Configure the correspondent comparator EXTI Line to be sensitive to \r\n the selected edges (falling, rising or falling and rising) \r\n (Interrupt or Event modes) using the EXTI_Init() function.\r\n (+++) Configure the comparator to generate the event.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enters Sleep mode.\r\n * @note In Sleep mode, all I/O pins keep the same state as in Run mode. \r\n * @param PWR_SLEEPEntry: specifies if SLEEP mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_SLEEPEntry_WFI: enter SLEEP mode with WFI instruction\r\n * @arg PWR_SLEEPEntry_WFE: enter SLEEP mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid PWR_EnterSleepMode(uint8_t PWR_SLEEPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_SLEEP_ENTRY(PWR_SLEEPEntry));\r\n \r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR &= (uint32_t)~((uint32_t)SCB_SCR_SLEEPDEEP_Msk);\r\n \r\n /* Select SLEEP mode entry -------------------------------------------------*/\r\n if(PWR_SLEEPEntry == PWR_SLEEPEntry_WFI)\r\n { \r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE(); \r\n __WFE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enters STOP mode.\r\n * @note In Stop mode, all I/O pins keep the same state as in Run mode.\r\n * @note When exiting Stop mode by issuing an interrupt or a wakeup event, \r\n * the HSI RC oscillator is selected as system clock.\r\n * @note When the voltage regulator operates in low power mode, an additional \r\n * startup delay is incurred when waking up from Stop mode. \r\n * By keeping the internal regulator ON during Stop mode, the consumption \r\n * is higher although the startup time is reduced.\r\n * @param PWR_Regulator: specifies the regulator state in STOP mode.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_Regulator_ON: STOP mode with regulator ON\r\n * @arg PWR_Regulator_LowPower: STOP mode with regulator in low power mode\r\n * @param PWR_STOPEntry: specifies if STOP mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_STOPEntry_WFI: enter STOP mode with WFI instruction\r\n * @arg PWR_STOPEntry_WFE: enter STOP mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid PWR_EnterSTOPMode(uint32_t PWR_Regulator, uint8_t PWR_STOPEntry)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(PWR_Regulator));\r\n assert_param(IS_PWR_STOP_ENTRY(PWR_STOPEntry));\r\n \r\n /* Select the regulator state in STOP mode ---------------------------------*/\r\n tmpreg = PWR->CR;\r\n /* Clear PDDS and LPDSR bits */\r\n tmpreg &= CR_DS_MASK;\r\n \r\n /* Set LPDSR bit according to PWR_Regulator value */\r\n tmpreg |= PWR_Regulator;\r\n \r\n /* Store the new value */\r\n PWR->CR = tmpreg;\r\n \r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;\r\n \r\n /* Select STOP mode entry --------------------------------------------------*/\r\n if(PWR_STOPEntry == PWR_STOPEntry_WFI)\r\n { \r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __WFE();\r\n }\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR &= (uint32_t)~((uint32_t)SCB_SCR_SLEEPDEEP_Msk); \r\n}\r\n\r\n/**\r\n * @brief Enters STANDBY mode.\r\n * @note In Standby mode, all I/O pins are high impedance except for:\r\n * @note Reset pad (still available) \r\n * @note RTC_AF1 pin (PC13) if configured for Wakeup pin 2 (WKUP2), tamper, \r\n * time-stamp, RTC Alarm out, or RTC clock calibration out.\r\n * @note WKUP pin 1 (PA0) and WKUP pin 3 (PE6), if enabled. \r\n * @note The Wakeup flag (WUF) need to be cleared at application level before to call this function. \r\n * @param None\r\n * @retval None\r\n */\r\nvoid PWR_EnterSTANDBYMode(void)\r\n{\r\n /* Select STANDBY mode */\r\n PWR->CR |= PWR_CR_PDDS;\r\n \r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;\r\n \r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM )\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_Group5 Flags management functions\r\n * @brief Flags management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Flags management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Checks whether the specified PWR flag is set or not.\r\n * @param PWR_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_FLAG_WU: Wake Up flag. This flag indicates that a wakeup event \r\n * was received from the WKUP pin or from the RTC alarm (Alarm A or Alarm B), \r\n * RTC Tamper event, RTC TimeStamp event or RTC Wakeup.\r\n * @arg PWR_FLAG_SB: StandBy flag. This flag indicates that the system was\r\n * resumed from StandBy mode. \r\n * @arg PWR_FLAG_PVDO: PVD Output. This flag is valid only if PVD is enabled \r\n * by the PWR_PVDCmd() function.\r\n * @arg PWR_FLAG_VREFINTRDY: Internal Voltage Reference Ready flag. This \r\n * flag indicates the state of the internal voltage reference, VREFINT.\r\n * @retval The new state of PWR_FLAG (SET or RESET).\r\n */\r\nFlagStatus PWR_GetFlagStatus(uint32_t PWR_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_PWR_GET_FLAG(PWR_FLAG));\r\n \r\n if ((PWR->CSR & PWR_FLAG) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n /* Return the flag status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the PWR's pending flags.\r\n * @param PWR_FLAG: specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg PWR_FLAG_WU: Wake Up flag\r\n * @arg PWR_FLAG_SB: StandBy flag\r\n * @retval None\r\n */\r\nvoid PWR_ClearFlag(uint32_t PWR_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_CLEAR_FLAG(PWR_FLAG));\r\n \r\n PWR->CR |= PWR_FLAG << 2;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_rcc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Reset and clock control (RCC) peripheral: \r\n * + Internal/external clocks, PLL, CSS and MCO configuration\r\n * + System, AHB and APB busses clocks configuration\r\n * + Peripheral clocks configuration\r\n * + Interrupts and flags management\r\n *\r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### RCC specific features #####\r\n ===============================================================================\r\n [..] After reset the device is running from HSI (8 MHz) with Flash 0 WS, \r\n all peripherals are off except internal SRAM, Flash and SWD.\r\n (+) There is no prescaler on High speed (AHB) and Low speed (APB) busses;\r\n all peripherals mapped on these busses are running at HSI speed.\r\n \t (+) The clock for all peripherals is switched off, except the SRAM and FLASH.\r\n (+) All GPIOs are in input floating state, except the SWD pins which\r\n are assigned to be used for debug purpose.\r\n [..] Once the device starts from reset, the user application has to: \r\n (+) Configure the clock source to be used to drive the System clock\r\n (if the application needs higher frequency/performance).\r\n (+) Configure the System clock frequency and Flash settings. \r\n (+) Configure the AHB and APB busses prescalers.\r\n (+) Enable the clock for the peripheral(s) to be used.\r\n (+) Configure the clock source(s) for peripherals which clocks are not\r\n derived from the System clock (ADC, TIM, I2C, USART, RTC and IWDG). \r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC \r\n * @brief RCC driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* ------------ RCC registers bit address in the alias region ----------- */\r\n#define RCC_OFFSET (RCC_BASE - PERIPH_BASE)\r\n\r\n/* --- CR Register ---*/\r\n\r\n/* Alias word address of HSION bit */\r\n#define CR_OFFSET (RCC_OFFSET + 0x00)\r\n#define HSION_BitNumber 0x00\r\n#define CR_HSION_BB (PERIPH_BB_BASE + (CR_OFFSET * 32) + (HSION_BitNumber * 4))\r\n\r\n/* Alias word address of PLLON bit */\r\n#define PLLON_BitNumber 0x18\r\n#define CR_PLLON_BB (PERIPH_BB_BASE + (CR_OFFSET * 32) + (PLLON_BitNumber * 4))\r\n\r\n/* Alias word address of CSSON bit */\r\n#define CSSON_BitNumber 0x13\r\n#define CR_CSSON_BB (PERIPH_BB_BASE + (CR_OFFSET * 32) + (CSSON_BitNumber * 4))\r\n\r\n/* --- CFGR Register ---*/\r\n/* Alias word address of USBPRE bit */\r\n#define CFGR_OFFSET (RCC_OFFSET + 0x04)\r\n#define USBPRE_BitNumber 0x16\r\n#define CFGR_USBPRE_BB (PERIPH_BB_BASE + (CFGR_OFFSET * 32) + (USBPRE_BitNumber * 4))\r\n/* Alias word address of I2SSRC bit */\r\n#define I2SSRC_BitNumber 0x17\r\n#define CFGR_I2SSRC_BB (PERIPH_BB_BASE + (CFGR_OFFSET * 32) + (I2SSRC_BitNumber * 4))\r\n\r\n/* --- BDCR Register ---*/\r\n\r\n/* Alias word address of RTCEN bit */\r\n#define BDCR_OFFSET (RCC_OFFSET + 0x20)\r\n#define RTCEN_BitNumber 0x0F\r\n#define BDCR_RTCEN_BB (PERIPH_BB_BASE + (BDCR_OFFSET * 32) + (RTCEN_BitNumber * 4))\r\n\r\n/* Alias word address of BDRST bit */\r\n#define BDRST_BitNumber 0x10\r\n#define BDCR_BDRST_BB (PERIPH_BB_BASE + (BDCR_OFFSET * 32) + (BDRST_BitNumber * 4))\r\n\r\n/* --- CSR Register ---*/\r\n\r\n/* Alias word address of LSION bit */\r\n#define CSR_OFFSET (RCC_OFFSET + 0x24)\r\n#define LSION_BitNumber 0x00\r\n#define CSR_LSION_BB (PERIPH_BB_BASE + (CSR_OFFSET * 32) + (LSION_BitNumber * 4))\r\n\r\n/* ---------------------- RCC registers bit mask ------------------------ */\r\n/* RCC Flag Mask */\r\n#define FLAG_MASK ((uint8_t)0x1F)\r\n\r\n/* CFGR register byte 3 (Bits[31:23]) base address */\r\n#define CFGR_BYTE3_ADDRESS ((uint32_t)0x40021007)\r\n\r\n/* CIR register byte 2 (Bits[15:8]) base address */\r\n#define CIR_BYTE2_ADDRESS ((uint32_t)0x40021009)\r\n\r\n/* CIR register byte 3 (Bits[23:16]) base address */\r\n#define CIR_BYTE3_ADDRESS ((uint32_t)0x4002100A)\r\n\r\n/* CR register byte 2 (Bits[23:16]) base address */\r\n#define CR_BYTE2_ADDRESS ((uint32_t)0x40021002)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\nstatic __I uint8_t APBAHBPrescTable[16] = {0, 0, 0, 0, 1, 2, 3, 4, 1, 2, 3, 4, 6, 7, 8, 9};\r\nstatic __I uint16_t ADCPrescTable[16] = {1, 2, 4, 6, 8, 10, 12, 16, 32, 64, 128, 256, 0, 0, 0, 0 };\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Group1 Internal and external clocks, PLL, CSS and MCO configuration functions\r\n * @brief Internal and external clocks, PLL, CSS and MCO configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Internal-external clocks, PLL, CSS and MCO configuration functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to configure the internal/external \r\n clocks, PLL, CSS and MCO.\r\n (#) HSI (high-speed internal), 8 MHz factory-trimmed RC used directly \r\n or through the PLL as System clock source.\r\n The HSI clock can be used also to clock the USART and I2C peripherals.\r\n (#) LSI (low-speed internal), 40 KHz low consumption RC used as IWDG and/or RTC\r\n clock source.\r\n (#) HSE (high-speed external), 4 to 32 MHz crystal oscillator used directly or\r\n through the PLL as System clock source. Can be used also as RTC clock source.\r\n (#) LSE (low-speed external), 32 KHz oscillator used as RTC clock source.\r\n LSE can be used also to clock the USART peripherals.\r\n (#) PLL (clocked by HSI or HSE), for System clock.\r\n (#) CSS (Clock security system), once enabled and if a HSE clock failure occurs \r\n (HSE used directly or through PLL as System clock source), the System clock\r\n is automatically switched to HSI and an interrupt is generated if enabled. \r\n The interrupt is linked to the Cortex-M4 NMI (Non-Maskable Interrupt) \r\n exception vector. \r\n (#) MCO (microcontroller clock output), used to output SYSCLK, HSI, HSE, LSI, LSE,\r\n PLL clock on PA8 pin.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Resets the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE, PLL and PLLI2S OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS and MCO OFF\r\n * - All interrupts disabled\r\n * @note However, This function doesn't modify the configuration of the\r\n * - Peripheral clocks \r\n * - LSI, LSE and RTC clocks \r\n * @param None\r\n * @retval None\r\n */\r\nvoid RCC_DeInit(void)\r\n{\r\n /* Set HSION bit */\r\n RCC->CR |= (uint32_t)0x00000001;\r\n\r\n /* Reset SW[1:0], HPRE[3:0], PPRE[2:0] and MCOSEL[2:0] bits */\r\n RCC->CFGR &= (uint32_t)0xF8FFC000;\r\n \r\n /* Reset HSEON, CSSON and PLLON bits */\r\n RCC->CR &= (uint32_t)0xFEF6FFFF;\r\n\r\n /* Reset HSEBYP bit */\r\n RCC->CR &= (uint32_t)0xFFFBFFFF;\r\n\r\n /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE bits */\r\n RCC->CFGR &= (uint32_t)0xFF80FFFF;\r\n\r\n /* Reset PREDIV1[3:0] and ADCPRE[13:4] bits */\r\n RCC->CFGR2 &= (uint32_t)0xFFFFC000;\r\n\r\n /* Reset USARTSW[1:0], I2CSW and TIMSW bits */\r\n RCC->CFGR3 &= (uint32_t)0xF00ECCC;\r\n \r\n /* Disable all interrupts */\r\n RCC->CIR = 0x00000000;\r\n}\r\n\r\n/**\r\n * @brief Configures the External High Speed oscillator (HSE).\r\n * @note After enabling the HSE (RCC_HSE_ON or RCC_HSE_Bypass), the application\r\n * software should wait on HSERDY flag to be set indicating that HSE clock\r\n * is stable and can be used to clock the PLL and/or system clock.\r\n * @note HSE state can not be changed if it is used directly or through the\r\n * PLL as system clock. In this case, you have to select another source\r\n * of the system clock then change the HSE state (ex. disable it).\r\n * @note The HSE is stopped by hardware when entering STOP and STANDBY modes. \r\n * @note This function resets the CSSON bit, so if the Clock security system(CSS)\r\n * was previously enabled you have to enable it again after calling this\r\n * function.\r\n * @param RCC_HSE: specifies the new state of the HSE.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_HSE_OFF: turn OFF the HSE oscillator, HSERDY flag goes low after\r\n * 6 HSE oscillator clock cycles.\r\n * @arg RCC_HSE_ON: turn ON the HSE oscillator\r\n * @arg RCC_HSE_Bypass: HSE oscillator bypassed with external clock\r\n * @retval None\r\n */\r\nvoid RCC_HSEConfig(uint8_t RCC_HSE)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSE(RCC_HSE));\r\n\r\n /* Reset HSEON and HSEBYP bits before configuring the HSE ------------------*/\r\n *(__IO uint8_t *) CR_BYTE2_ADDRESS = RCC_HSE_OFF;\r\n\r\n /* Set the new HSE configuration -------------------------------------------*/\r\n *(__IO uint8_t *) CR_BYTE2_ADDRESS = RCC_HSE;\r\n\r\n}\r\n\r\n/**\r\n * @brief Waits for HSE start-up.\r\n * @note This function waits on HSERDY flag to be set and return SUCCESS if \r\n * this flag is set, otherwise returns ERROR if the timeout is reached \r\n * and this flag is not set. The timeout value is defined by the constant\r\n * HSE_STARTUP_TIMEOUT in stm32f30x.h file. You can tailor it depending\r\n * on the HSE crystal used in your application. \r\n * @param None\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: HSE oscillator is stable and ready to use\r\n * - ERROR: HSE oscillator not yet ready\r\n */\r\nErrorStatus RCC_WaitForHSEStartUp(void)\r\n{\r\n __IO uint32_t StartUpCounter = 0;\r\n ErrorStatus status = ERROR;\r\n FlagStatus HSEStatus = RESET;\r\n \r\n /* Wait till HSE is ready and if timeout is reached exit */\r\n do\r\n {\r\n HSEStatus = RCC_GetFlagStatus(RCC_FLAG_HSERDY);\r\n StartUpCounter++; \r\n } while((StartUpCounter != HSE_STARTUP_TIMEOUT) && (HSEStatus == RESET));\r\n \r\n if (RCC_GetFlagStatus(RCC_FLAG_HSERDY) != RESET)\r\n {\r\n status = SUCCESS;\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n } \r\n return (status);\r\n}\r\n\r\n/**\r\n * @brief Adjusts the Internal High Speed oscillator (HSI) calibration value.\r\n * @note The calibration is used to compensate for the variations in voltage\r\n * and temperature that influence the frequency of the internal HSI RC.\r\n * Refer to the Application Note AN3300 for more details on how to \r\n * calibrate the HSI.\r\n * @param HSICalibrationValue: specifies the HSI calibration trimming value.\r\n * This parameter must be a number between 0 and 0x1F.\r\n * @retval None\r\n */\r\nvoid RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(HSICalibrationValue));\r\n \r\n tmpreg = RCC->CR;\r\n \r\n /* Clear HSITRIM[4:0] bits */\r\n tmpreg &= ~RCC_CR_HSITRIM;\r\n \r\n /* Set the HSITRIM[4:0] bits according to HSICalibrationValue value */\r\n tmpreg |= (uint32_t)HSICalibrationValue << 3;\r\n \r\n /* Store the new value */\r\n RCC->CR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Internal High Speed oscillator (HSI).\r\n * @note After enabling the HSI, the application software should wait on \r\n * HSIRDY flag to be set indicating that HSI clock is stable and can\r\n * be used to clock the PLL and/or system clock.\r\n * @note HSI can not be stopped if it is used directly or through the PLL\r\n * as system clock. In this case, you have to select another source \r\n * of the system clock then stop the HSI.\r\n * @note The HSI is stopped by hardware when entering STOP and STANDBY modes. \r\n * @note When the HSI is stopped, HSIRDY flag goes low after 6 HSI oscillator\r\n * clock cycles. \r\n * @param NewState: new state of the HSI.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_HSICmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n *(__IO uint32_t *) CR_HSION_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Configures the External Low Speed oscillator (LSE).\r\n * @note As the LSE is in the Backup domain and write access is denied to this\r\n * domain after reset, you have to enable write access using \r\n * PWR_BackupAccessCmd(ENABLE) function before to configure the LSE\r\n * (to be done once after reset).\r\n * @note Care must be taken when using this function to configure LSE mode \r\n * as it clears systematically the LSEON bit before any new configuration.\r\n * @note After enabling the LSE (RCC_LSE_ON or RCC_LSE_Bypass), the application\r\n * software should wait on LSERDY flag to be set indicating that LSE clock\r\n * is stable and can be used to clock the RTC.\r\n * @param RCC_LSE: specifies the new state of the LSE.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_LSE_OFF: turn OFF the LSE oscillator, LSERDY flag goes low after\r\n * 6 LSE oscillator clock cycles.\r\n * @arg RCC_LSE_ON: turn ON the LSE oscillator\r\n * @arg RCC_LSE_Bypass: LSE oscillator bypassed with external clock\r\n * @retval None\r\n */\r\nvoid RCC_LSEConfig(uint32_t RCC_LSE)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE(RCC_LSE));\r\n\r\n /* Reset LSEON and LSEBYP bits before configuring the LSE ------------------*/\r\n /* Reset LSEON bit */\r\n RCC->BDCR &= ~(RCC_BDCR_LSEON);\r\n\r\n /* Reset LSEBYP bit */\r\n RCC->BDCR &= ~(RCC_BDCR_LSEBYP);\r\n\r\n /* Configure LSE */\r\n RCC->BDCR |= RCC_LSE;\r\n}\r\n\r\n/**\r\n * @brief Configures the External Low Speed oscillator (LSE) drive capability.\r\n * @param RCC_LSEDrive: specifies the new state of the LSE drive capability.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_LSEDrive_Low: LSE oscillator low drive capability.\r\n * @arg RCC_LSEDrive_MediumLow: LSE oscillator medium low drive capability.\r\n * @arg RCC_LSEDrive_MediumHigh: LSE oscillator medium high drive capability.\r\n * @arg RCC_LSEDrive_High: LSE oscillator high drive capability.\r\n * @retval None\r\n */\r\nvoid RCC_LSEDriveConfig(uint32_t RCC_LSEDrive)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE_DRIVE(RCC_LSEDrive));\r\n \r\n /* Clear LSEDRV[1:0] bits */\r\n RCC->BDCR &= ~(RCC_BDCR_LSEDRV);\r\n\r\n /* Set the LSE Drive */\r\n RCC->BDCR |= RCC_LSEDrive;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Internal Low Speed oscillator (LSI). \r\n * @note After enabling the LSI, the application software should wait on \r\n * LSIRDY flag to be set indicating that LSI clock is stable and can\r\n * be used to clock the IWDG and/or the RTC.\r\n * @note LSI can not be disabled if the IWDG is running. \r\n * @note When the LSI is stopped, LSIRDY flag goes low after 6 LSI oscillator\r\n * clock cycles.\r\n * @param NewState: new state of the LSI.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid RCC_LSICmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n *(__IO uint32_t *) CSR_LSION_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Configures the PLL clock source and multiplication factor.\r\n * @note This function must be used only when the PLL is disabled.\r\n * @note The minimum input clock frequency for PLL is 2 MHz (when using HSE as\r\n * PLL source). \r\n * @param RCC_PLLSource: specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_PLLSource_HSI: HSI oscillator clockselected as PLL clock entry \r\n * @arg RCC_PLLSource_HSI_Div2: HSI oscillator clock divided by 2 selected as\r\n * PLL clock entry\r\n * @arg RCC_PLLSource_PREDIV1: PREDIV1 clock selected as PLL clock source \r\n * @param RCC_PLLMul: specifies the PLL multiplication factor, which drive the PLLVCO clock\r\n * This parameter can be RCC_PLLMul_x where x:[2,16] \r\n * \r\n * @retval None\r\n */\r\nvoid RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLL_SOURCE(RCC_PLLSource));\r\n assert_param(IS_RCC_PLL_MUL(RCC_PLLMul));\r\n \r\n /* Clear PLL Source [16] and Multiplier [21:18] bits */\r\n RCC->CFGR &= ~(RCC_CFGR_PLLMULL | RCC_CFGR_PLLSRC);\r\n\r\n /* Set the PLL Source and Multiplier */\r\n RCC->CFGR |= (uint32_t)(RCC_PLLSource | RCC_PLLMul);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the PLL.\r\n * @note After enabling the PLL, the application software should wait on \r\n * PLLRDY flag to be set indicating that PLL clock is stable and can\r\n * be used as system clock source.\r\n * @note The PLL can not be disabled if it is used as system clock source\r\n * @note The PLL is disabled by hardware when entering STOP and STANDBY modes. \r\n * @param NewState: new state of the PLL.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_PLLCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n *(__IO uint32_t *) CR_PLLON_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Configures the PREDIV1 division factor.\r\n * @note This function must be used only when the PLL is disabled.\r\n * @param RCC_PREDIV1_Div: specifies the PREDIV1 clock division factor.\r\n * This parameter can be RCC_PREDIV1_Divx where x:[1,16]\r\n * @retval None\r\n */\r\nvoid RCC_PREDIV1Config(uint32_t RCC_PREDIV1_Div)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_PREDIV1(RCC_PREDIV1_Div));\r\n\r\n tmpreg = RCC->CFGR2;\r\n /* Clear PREDIV1[3:0] bits */\r\n tmpreg &= ~(RCC_CFGR2_PREDIV1);\r\n\r\n /* Set the PREDIV1 division factor */\r\n tmpreg |= RCC_PREDIV1_Div;\r\n\r\n /* Store the new value */\r\n RCC->CFGR2 = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Clock Security System.\r\n * @note If a failure is detected on the HSE oscillator clock, this oscillator\r\n * is automatically disabled and an interrupt is generated to inform the\r\n * software about the failure (Clock Security System Interrupt, CSSI),\r\n * allowing the MCU to perform rescue operations. The CSSI is linked to \r\n * the Cortex-M4 NMI (Non-Maskable Interrupt) exception vector. \r\n * @param NewState: new state of the Clock Security System.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_ClockSecuritySystemCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n *(__IO uint32_t *) CR_CSSON_BB = (uint32_t)NewState;\r\n}\r\n\r\n#ifdef STM32F303xC\r\n/**\r\n * @brief Selects the clock source to output on MCO pin (PA8).\r\n * @note PA8 should be configured in alternate function mode.\r\n * @param RCC_MCOSource: specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_MCOSource_NoClock: No clock selected.\r\n * @arg RCC_MCOSource_LSI: LSI oscillator clock selected.\r\n * @arg RCC_MCOSource_LSE: LSE oscillator clock selected.\r\n * @arg RCC_MCOSource_SYSCLK: System clock selected.\r\n * @arg RCC_MCOSource_HSI: HSI oscillator clock selected.\r\n * @arg RCC_MCOSource_HSE: HSE oscillator clock selected.\r\n * @arg RCC_MCOSource_PLLCLK_Div2: PLL clock divided by 2 selected.\r\n * @retval None\r\n */\r\nvoid RCC_MCOConfig(uint8_t RCC_MCOSource)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO_SOURCE(RCC_MCOSource));\r\n\r\n /* Get CFGR value */ \r\n tmpreg = RCC->CFGR;\r\n /* Clear MCO[3:0] bits */\r\n tmpreg &= ~(RCC_CFGR_MCO | RCC_CFGR_PLLNODIV);\r\n /* Set the RCC_MCOSource */\r\n tmpreg |= RCC_MCOSource<<24;\r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n#else\r\n\r\n/**\r\n * @brief Selects the clock source to output on MCO pin (PA8) and the corresponding\r\n * prescsaler.\r\n * @note PA8 should be configured in alternate function mode.\r\n * @param RCC_MCOSource: specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_MCOSource_NoClock: No clock selected.\r\n * @arg RCC_MCOSource_LSI: LSI oscillator clock selected.\r\n * @arg RCC_MCOSource_LSE: LSE oscillator clock selected.\r\n * @arg RCC_MCOSource_SYSCLK: System clock selected.\r\n * @arg RCC_MCOSource_HSI: HSI oscillator clock selected.\r\n * @arg RCC_MCOSource_HSE: HSE oscillator clock selected.\r\n * @arg RCC_MCOSource_PLLCLK_Div2: PLL clock divided by 2 selected.\r\n * @arg RCC_MCOSource_PLLCLK: PLL clock selected.\r\n * @param RCC_MCOPrescaler: specifies the prescaler on MCO pin.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_MCOPrescaler_1: MCO clock is divided by 1.\r\n * @arg RCC_MCOPrescaler_2: MCO clock is divided by 2.\r\n * @arg RCC_MCOPrescaler_4: MCO clock is divided by 4.\r\n * @arg RCC_MCOPrescaler_8: MCO clock is divided by 8.\r\n * @arg RCC_MCOPrescaler_16: MCO clock is divided by 16.\r\n * @arg RCC_MCOPrescaler_32: MCO clock is divided by 32.\r\n * @arg RCC_MCOPrescaler_64: MCO clock is divided by 64.\r\n * @arg RCC_MCOPrescaler_128: MCO clock is divided by 128. \r\n * @retval None\r\n */\r\nvoid RCC_MCOConfig(uint8_t RCC_MCOSource, uint32_t RCC_MCOPrescaler)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO_SOURCE(RCC_MCOSource));\r\n assert_param(IS_RCC_MCO_PRESCALER(RCC_MCOPrescaler));\r\n \r\n /* Get CFGR value */ \r\n tmpreg = RCC->CFGR;\r\n /* Clear MCOPRE[2:0] bits */\r\n tmpreg &= ~(RCC_CFGR_MCO_PRE | RCC_CFGR_MCO | RCC_CFGR_PLLNODIV);\r\n /* Set the RCC_MCOSource and RCC_MCOPrescaler */\r\n tmpreg |= (RCC_MCOPrescaler | RCC_MCOSource<<24);\r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n#endif /* STM32F303xC */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Group2 System AHB, APB1 and APB2 busses clocks configuration functions\r\n * @brief System, AHB and APB busses clocks configuration functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### System, AHB, APB1 and APB2 busses clocks configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to configure the System, AHB, APB1 and \r\n APB2 busses clocks.\r\n (#) Several clock sources can be used to drive the System clock (SYSCLK): HSI,\r\n HSE and PLL.\r\n The AHB clock (HCLK) is derived from System clock through configurable prescaler\r\n and used to clock the CPU, memory and peripherals mapped on AHB bus (DMA and GPIO).\r\n APB1 (PCLK1) and APB2 (PCLK2) clocks are derived from AHB clock through \r\n configurable prescalers and used to clock the peripherals mapped on these busses.\r\n You can use \"RCC_GetClocksFreq()\" function to retrieve the frequencies of these clocks.\r\n\r\n (#) The maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 72 MHz.\r\n Depending on the maximum frequency, the FLASH wait states (WS) should be \r\n adapted accordingly:\r\n +---------------------------------+\r\n | Wait states | HCLK clock |\r\n | (Latency) | frequency (MHz) |\r\n |-------------- |-----------------| \r\n |0WS(1CPU cycle)| 0 < HCLK <= 24 |\r\n |---------------|-----------------| \r\n |1WS(2CPU cycle)|24 < HCLK <=48 |\r\n |---------------|-----------------| \r\n |2WS(3CPU cycle)|48 < HCLK <= 72 |\r\n +---------------------------------+\r\n\r\n (#) After reset, the System clock source is the HSI (8 MHz) with 0 WS and \r\n prefetch is disabled.\r\n [..]\r\n (@) All the peripheral clocks are derived from the System clock (SYSCLK) \r\n except:\r\n (+@) The FLASH program/erase clock which is always HSI 8MHz clock.\r\n (+@) The USB 48 MHz clock which is derived from the PLL VCO clock.\r\n (+@) The USART clock which can be derived as well from HSI 8MHz, LSI or LSE.\r\n (+@) The I2C clock which can be derived as well from HSI 8MHz clock.\r\n (+@) The ADC clock which is derived from PLL output.\r\n (+@) The RTC clock which is derived from the LSE, LSI or 1 MHz HSE_RTC \r\n (HSE divided by a programmable prescaler). The System clock (SYSCLK) \r\n frequency must be higher or equal to the RTC clock frequency.\r\n (+@) IWDG clock which is always the LSI clock.\r\n [..] It is recommended to use the following software sequences to tune the number\r\n of wait states needed to access the Flash memory with the CPU frequency (HCLK).\r\n (+) Increasing the CPU frequency\r\n (++) Program the Flash Prefetch buffer, using \"FLASH_PrefetchBufferCmd(ENABLE)\" \r\n function\r\n (++) Check that Flash Prefetch buffer activation is taken into account by \r\n reading FLASH_ACR using the FLASH_GetPrefetchBufferStatus() function\r\n (++) Program Flash WS to 1 or 2, using \"FLASH_SetLatency()\" function\r\n (++) Check that the new number of WS is taken into account by reading FLASH_ACR\r\n (++) Modify the CPU clock source, using \"RCC_SYSCLKConfig()\" function\r\n (++) If needed, modify the CPU clock prescaler by using \"RCC_HCLKConfig()\" function\r\n (++) Check that the new CPU clock source is taken into account by reading \r\n the clock source status, using \"RCC_GetSYSCLKSource()\" function \r\n (+) Decreasing the CPU frequency\r\n (++) Modify the CPU clock source, using \"RCC_SYSCLKConfig()\" function\r\n (++) If needed, modify the CPU clock prescaler by using \"RCC_HCLKConfig()\" function\r\n (++) Check that the new CPU clock source is taken into account by reading \r\n the clock source status, using \"RCC_GetSYSCLKSource()\" function\r\n (++) Program the new number of WS, using \"FLASH_SetLatency()\" function\r\n (++) Check that the new number of WS is taken into account by reading FLASH_ACR\r\n (++) Disable the Flash Prefetch buffer using \"FLASH_PrefetchBufferCmd(DISABLE)\" \r\n function\r\n (++) Check that Flash Prefetch buffer deactivation is taken into account by reading FLASH_ACR\r\n using the FLASH_GetPrefetchBufferStatus() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the system clock (SYSCLK).\r\n * @note The HSI is used (enabled by hardware) as system clock source after\r\n * startup from Reset, wake-up from STOP and STANDBY mode, or in case\r\n * of failure of the HSE used directly or indirectly as system clock\r\n * (if the Clock Security System CSS is enabled).\r\n * @note A switch from one clock source to another occurs only if the target\r\n * clock source is ready (clock stable after startup delay or PLL locked). \r\n * If a clock source which is not yet ready is selected, the switch will\r\n * occur when the clock source will be ready. \r\n * You can use RCC_GetSYSCLKSource() function to know which clock is\r\n * currently used as system clock source. \r\n * @param RCC_SYSCLKSource: specifies the clock source used as system clock source \r\n * This parameter can be one of the following values:\r\n * @arg RCC_SYSCLKSource_HSI: HSI selected as system clock source\r\n * @arg RCC_SYSCLKSource_HSE: HSE selected as system clock source\r\n * @arg RCC_SYSCLKSource_PLLCLK: PLL selected as system clock source\r\n * @retval None\r\n */\r\nvoid RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_SYSCLK_SOURCE(RCC_SYSCLKSource));\r\n \r\n tmpreg = RCC->CFGR;\r\n \r\n /* Clear SW[1:0] bits */\r\n tmpreg &= ~RCC_CFGR_SW;\r\n \r\n /* Set SW[1:0] bits according to RCC_SYSCLKSource value */\r\n tmpreg |= RCC_SYSCLKSource;\r\n \r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Returns the clock source used as system clock.\r\n * @param None\r\n * @retval The clock source used as system clock. The returned value can be one \r\n * of the following values:\r\n * - 0x00: HSI used as system clock\r\n * - 0x04: HSE used as system clock \r\n * - 0x08: PLL used as system clock\r\n */\r\nuint8_t RCC_GetSYSCLKSource(void)\r\n{\r\n return ((uint8_t)(RCC->CFGR & RCC_CFGR_SWS));\r\n}\r\n\r\n/**\r\n * @brief Configures the AHB clock (HCLK).\r\n * @note Depending on the device voltage range, the software has to set correctly\r\n * these bits to ensure that the system frequency does not exceed the\r\n * maximum allowed frequency (for more details refer to section above\r\n * \"CPU, AHB and APB busses clocks configuration functions\").\r\n * @param RCC_SYSCLK: defines the AHB clock divider. This clock is derived from \r\n * the system clock (SYSCLK).\r\n * This parameter can be one of the following values:\r\n * @arg RCC_SYSCLK_Div1: AHB clock = SYSCLK\r\n * @arg RCC_SYSCLK_Div2: AHB clock = SYSCLK/2\r\n * @arg RCC_SYSCLK_Div4: AHB clock = SYSCLK/4\r\n * @arg RCC_SYSCLK_Div8: AHB clock = SYSCLK/8\r\n * @arg RCC_SYSCLK_Div16: AHB clock = SYSCLK/16\r\n * @arg RCC_SYSCLK_Div64: AHB clock = SYSCLK/64\r\n * @arg RCC_SYSCLK_Div128: AHB clock = SYSCLK/128\r\n * @arg RCC_SYSCLK_Div256: AHB clock = SYSCLK/256\r\n * @arg RCC_SYSCLK_Div512: AHB clock = SYSCLK/512\r\n * @retval None\r\n */\r\nvoid RCC_HCLKConfig(uint32_t RCC_SYSCLK)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_HCLK(RCC_SYSCLK));\r\n \r\n tmpreg = RCC->CFGR;\r\n \r\n /* Clear HPRE[3:0] bits */\r\n tmpreg &= ~RCC_CFGR_HPRE;\r\n \r\n /* Set HPRE[3:0] bits according to RCC_SYSCLK value */\r\n tmpreg |= RCC_SYSCLK;\r\n \r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the Low Speed APB clock (PCLK1).\r\n * @param RCC_HCLK: defines the APB1 clock divider. This clock is derived from \r\n * the AHB clock (HCLK).\r\n * This parameter can be one of the following values:\r\n * @arg RCC_HCLK_Div1: APB1 clock = HCLK\r\n * @arg RCC_HCLK_Div2: APB1 clock = HCLK/2\r\n * @arg RCC_HCLK_Div4: APB1 clock = HCLK/4\r\n * @arg RCC_HCLK_Div8: APB1 clock = HCLK/8\r\n * @arg RCC_HCLK_Div16: APB1 clock = HCLK/16\r\n * @retval None\r\n */\r\nvoid RCC_PCLK1Config(uint32_t RCC_HCLK)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_PCLK(RCC_HCLK));\r\n \r\n tmpreg = RCC->CFGR;\r\n /* Clear PPRE1[2:0] bits */\r\n tmpreg &= ~RCC_CFGR_PPRE1;\r\n \r\n /* Set PPRE1[2:0] bits according to RCC_HCLK value */\r\n tmpreg |= RCC_HCLK;\r\n \r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the High Speed APB clock (PCLK2).\r\n * @param RCC_HCLK: defines the APB2 clock divider. This clock is derived from \r\n * the AHB clock (HCLK).\r\n * This parameter can be one of the following values:\r\n * @arg RCC_HCLK_Div1: APB2 clock = HCLK\r\n * @arg RCC_HCLK_Div2: APB2 clock = HCLK/2\r\n * @arg RCC_HCLK_Div4: APB2 clock = HCLK/4\r\n * @arg RCC_HCLK_Div8: APB2 clock = HCLK/8\r\n * @arg RCC_HCLK_Div16: APB2 clock = HCLK/16\r\n * @retval None\r\n */\r\nvoid RCC_PCLK2Config(uint32_t RCC_HCLK)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_PCLK(RCC_HCLK));\r\n \r\n tmpreg = RCC->CFGR;\r\n /* Clear PPRE2[2:0] bits */\r\n tmpreg &= ~RCC_CFGR_PPRE2;\r\n /* Set PPRE2[2:0] bits according to RCC_HCLK value */\r\n tmpreg |= RCC_HCLK << 3;\r\n /* Store the new value */\r\n RCC->CFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Returns the frequencies of the System, AHB, APB2 and APB1 busses clocks.\r\n * \r\n * @note This function returns the frequencies of :\r\n * System, AHB, APB2 and APB1 busses clocks, ADC1/2/3/4 clocks, \r\n * USART1/2/3/4/5 clocks, I2C1/2 clocks and TIM1/8 Clocks.\r\n * \r\n * @note The frequency returned by this function is not the real frequency\r\n * in the chip. It is calculated based on the predefined constant and\r\n * the source selected by RCC_SYSCLKConfig().\r\n * \r\n * @note If SYSCLK source is HSI, function returns constant HSI_VALUE(*)\r\n * \r\n * @note If SYSCLK source is HSE, function returns constant HSE_VALUE(**)\r\n * \r\n * @note If SYSCLK source is PLL, function returns constant HSE_VALUE(**) \r\n * or HSI_VALUE(*) multiplied by the PLL factors.\r\n * \r\n * @note (*) HSI_VALUE is a constant defined in stm32f30x.h file (default value\r\n * 8 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature, refer to RCC_AdjustHSICalibrationValue(). \r\n * \r\n * @note (**) HSE_VALUE is a constant defined in stm32f30x.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * return wrong result.\r\n * \r\n * @note The result of this function could be not correct when using fractional\r\n * value for HSE crystal. \r\n * \r\n * @param RCC_Clocks: pointer to a RCC_ClocksTypeDef structure which will hold \r\n * the clocks frequencies. \r\n * \r\n * @note This function can be used by the user application to compute the \r\n * baudrate for the communication peripherals or configure other parameters.\r\n * @note Each time SYSCLK, HCLK, PCLK1 and/or PCLK2 clock changes, this function\r\n * must be called to update the structure's field. Otherwise, any\r\n * configuration based on this function will be incorrect.\r\n * \r\n * @retval None\r\n */\r\nvoid RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks)\r\n{\r\n uint32_t tmp = 0, pllmull = 0, pllsource = 0, prediv1factor = 0, presc = 0, pllclk = 0;\r\n uint32_t apb2presc = 0, ahbpresc = 0;\r\n \r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n tmp = RCC->CFGR & RCC_CFGR_SWS;\r\n \r\n switch (tmp)\r\n {\r\n case 0x00: /* HSI used as system clock */\r\n RCC_Clocks->SYSCLK_Frequency = HSI_VALUE;\r\n break;\r\n case 0x04: /* HSE used as system clock */\r\n RCC_Clocks->SYSCLK_Frequency = HSE_VALUE;\r\n break;\r\n case 0x08: /* PLL used as system clock */\r\n /* Get PLL clock source and multiplication factor ----------------------*/\r\n pllmull = RCC->CFGR & RCC_CFGR_PLLMULL;\r\n pllsource = RCC->CFGR & RCC_CFGR_PLLSRC;\r\n pllmull = ( pllmull >> 18) + 2;\r\n \r\n if (pllsource == 0x00)\r\n {\r\n /* HSI oscillator clock divided by 2 selected as PLL clock entry */\r\n pllclk = (HSI_VALUE >> 1) * pllmull;\r\n }\r\n else\r\n {\r\n prediv1factor = (RCC->CFGR2 & RCC_CFGR2_PREDIV1) + 1;\r\n /* HSE oscillator clock selected as PREDIV1 clock entry */\r\n pllclk = (HSE_VALUE / prediv1factor) * pllmull; \r\n }\r\n RCC_Clocks->SYSCLK_Frequency = pllclk; \r\n break;\r\n default: /* HSI used as system clock */\r\n RCC_Clocks->SYSCLK_Frequency = HSI_VALUE;\r\n break;\r\n }\r\n /* Compute HCLK, PCLK clocks frequencies -----------------------------------*/\r\n /* Get HCLK prescaler */\r\n tmp = RCC->CFGR & RCC_CFGR_HPRE;\r\n tmp = tmp >> 4;\r\n ahbpresc = APBAHBPrescTable[tmp]; \r\n /* HCLK clock frequency */\r\n RCC_Clocks->HCLK_Frequency = RCC_Clocks->SYSCLK_Frequency >> ahbpresc;\r\n\r\n /* Get PCLK1 prescaler */\r\n tmp = RCC->CFGR & RCC_CFGR_PPRE1;\r\n tmp = tmp >> 8;\r\n presc = APBAHBPrescTable[tmp];\r\n /* PCLK1 clock frequency */\r\n RCC_Clocks->PCLK1_Frequency = RCC_Clocks->HCLK_Frequency >> presc;\r\n \r\n /* Get PCLK2 prescaler */\r\n tmp = RCC->CFGR & RCC_CFGR_PPRE2;\r\n tmp = tmp >> 11;\r\n apb2presc = APBAHBPrescTable[tmp];\r\n\r\n /* PCLK2 clock frequency */\r\n RCC_Clocks->PCLK2_Frequency = RCC_Clocks->HCLK_Frequency >> apb2presc;\r\n \r\n /* Get ADC12CLK prescaler */\r\n tmp = RCC->CFGR2 & RCC_CFGR2_ADCPRE12;\r\n tmp = tmp >> 4;\r\n presc = ADCPrescTable[tmp & 0x0F];\r\n if (((tmp & 0x10) != 0) && (presc != 0))\r\n {\r\n /* ADC12CLK clock frequency is derived from PLL clock */\r\n RCC_Clocks->ADC12CLK_Frequency = pllclk / presc;\r\n }\r\n else\r\n {\r\n /* ADC12CLK clock frequency is AHB clock */\r\n RCC_Clocks->ADC12CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n \r\n /* Get ADC34CLK prescaler */\r\n tmp = RCC->CFGR2 & RCC_CFGR2_ADCPRE34;\r\n tmp = tmp >> 9;\r\n presc = ADCPrescTable[tmp & 0x0F];\r\n if (((tmp & 0x10) != 0) && (presc != 0))\r\n {\r\n /* ADC34CLK clock frequency is derived from PLL clock */\r\n RCC_Clocks->ADC34CLK_Frequency = pllclk / presc;\r\n }\r\n else\r\n {\r\n /* ADC34CLK clock frequency is AHB clock */\r\n RCC_Clocks->ADC34CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n\r\n /* I2C1CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_I2C1SW) != RCC_CFGR3_I2C1SW)\r\n {\r\n /* I2C1 Clock is HSI Osc. */\r\n RCC_Clocks->I2C1CLK_Frequency = HSI_VALUE;\r\n }\r\n else\r\n {\r\n /* I2C1 Clock is System Clock */\r\n RCC_Clocks->I2C1CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n\r\n /* I2C2CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_I2C2SW) != RCC_CFGR3_I2C2SW)\r\n {\r\n /* I2C2 Clock is HSI Osc. */\r\n RCC_Clocks->I2C2CLK_Frequency = HSI_VALUE;\r\n }\r\n else\r\n {\r\n /* I2C2 Clock is System Clock */\r\n RCC_Clocks->I2C2CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n\r\n /* I2C3CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_I2C3SW) != RCC_CFGR3_I2C3SW)\r\n {\r\n /* I2C3 Clock is HSI Osc. */\r\n RCC_Clocks->I2C3CLK_Frequency = HSI_VALUE;\r\n }\r\n else\r\n {\r\n /* I2C3 Clock is System Clock */\r\n RCC_Clocks->I2C3CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n \r\n /* TIM1CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM1SW) == RCC_CFGR3_TIM1SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc)) \r\n {\r\n /* TIM1 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM1CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM1 Clock is APB2 clock. */\r\n RCC_Clocks->TIM1CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n\r\n#ifdef STM32F303xE \r\n uint32_t apb1presc = 0;\r\n apb1presc = APBAHBPrescTable[tmp];\r\n /* TIM2CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM2SW) == RCC_CFGR3_TIM2SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb1presc == ahbpresc)) \r\n {\r\n /* TIM2 Clock is pllclk */\r\n RCC_Clocks->TIM2CLK_Frequency = pllclk * 2 ;\r\n }\r\n else\r\n {\r\n /* TIM2 Clock is APB2 clock. */\r\n RCC_Clocks->TIM2CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n \r\n /* TIM3CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM3SW) == RCC_CFGR3_TIM3SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb1presc == ahbpresc)) \r\n {\r\n /* TIM3 Clock is pllclk */\r\n RCC_Clocks->TIM3CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM3 Clock is APB2 clock. */\r\n RCC_Clocks->TIM3CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n#endif /* STM32F303xE */\r\n \r\n /* TIM1CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_HRTIM1SW) == RCC_CFGR3_HRTIM1SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc)) \r\n {\r\n /* HRTIM1 Clock is 2 * pllclk */\r\n RCC_Clocks->HRTIM1CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* HRTIM1 Clock is APB2 clock. */\r\n RCC_Clocks->HRTIM1CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n \r\n /* TIM8CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM8SW) == RCC_CFGR3_TIM8SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc))\r\n {\r\n /* TIM8 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM8CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM8 Clock is APB2 clock. */\r\n RCC_Clocks->TIM8CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n\r\n /* TIM15CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM15SW) == RCC_CFGR3_TIM15SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc))\r\n {\r\n /* TIM15 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM15CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM15 Clock is APB2 clock. */\r\n RCC_Clocks->TIM15CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n \r\n /* TIM16CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM16SW) == RCC_CFGR3_TIM16SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc))\r\n {\r\n /* TIM16 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM16CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM16 Clock is APB2 clock. */\r\n RCC_Clocks->TIM16CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n\r\n /* TIM17CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM17SW) == RCC_CFGR3_TIM17SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc))\r\n {\r\n /* TIM17 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM17CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM17 Clock is APB2 clock. */\r\n RCC_Clocks->TIM16CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n \r\n /* TIM20CLK clock frequency */\r\n if(((RCC->CFGR3 & RCC_CFGR3_TIM20SW) == RCC_CFGR3_TIM20SW)&& (RCC_Clocks->SYSCLK_Frequency == pllclk) \\\r\n && (apb2presc == ahbpresc))\r\n {\r\n /* TIM20 Clock is 2 * pllclk */\r\n RCC_Clocks->TIM20CLK_Frequency = pllclk * 2;\r\n }\r\n else\r\n {\r\n /* TIM20 Clock is APB2 clock. */\r\n RCC_Clocks->TIM20CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n }\r\n \r\n /* USART1CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_USART1SW) == 0x0)\r\n {\r\n#if defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F301x8) || defined(STM32F302x8)\r\n /* USART1 Clock is PCLK1 instead of PCLK2 (limitation described in the \r\n STM32F302/01/34 x4/x6/x8 respective erratasheets) */\r\n RCC_Clocks->USART1CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n#else\r\n /* USART Clock is PCLK2 */\r\n RCC_Clocks->USART1CLK_Frequency = RCC_Clocks->PCLK2_Frequency;\r\n#endif \r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART1SW) == RCC_CFGR3_USART1SW_0)\r\n {\r\n /* USART Clock is System Clock */\r\n RCC_Clocks->USART1CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART1SW) == RCC_CFGR3_USART1SW_1)\r\n {\r\n /* USART Clock is LSE Osc. */\r\n RCC_Clocks->USART1CLK_Frequency = LSE_VALUE;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART1SW) == RCC_CFGR3_USART1SW)\r\n {\r\n /* USART Clock is HSI Osc. */\r\n RCC_Clocks->USART1CLK_Frequency = HSI_VALUE;\r\n }\r\n\r\n /* USART2CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_USART2SW) == 0x0)\r\n {\r\n /* USART Clock is PCLK */\r\n RCC_Clocks->USART2CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART2SW) == RCC_CFGR3_USART2SW_0)\r\n {\r\n /* USART Clock is System Clock */\r\n RCC_Clocks->USART2CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART2SW) == RCC_CFGR3_USART2SW_1)\r\n {\r\n /* USART Clock is LSE Osc. */\r\n RCC_Clocks->USART2CLK_Frequency = LSE_VALUE;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART2SW) == RCC_CFGR3_USART2SW)\r\n {\r\n /* USART Clock is HSI Osc. */\r\n RCC_Clocks->USART2CLK_Frequency = HSI_VALUE;\r\n } \r\n\r\n /* USART3CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_USART3SW) == 0x0)\r\n {\r\n /* USART Clock is PCLK */\r\n RCC_Clocks->USART3CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART3SW) == RCC_CFGR3_USART3SW_0)\r\n {\r\n /* USART Clock is System Clock */\r\n RCC_Clocks->USART3CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART3SW) == RCC_CFGR3_USART3SW_1)\r\n {\r\n /* USART Clock is LSE Osc. */\r\n RCC_Clocks->USART3CLK_Frequency = LSE_VALUE;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_USART3SW) == RCC_CFGR3_USART3SW)\r\n {\r\n /* USART Clock is HSI Osc. */\r\n RCC_Clocks->USART3CLK_Frequency = HSI_VALUE;\r\n }\r\n \r\n /* UART4CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_UART4SW) == 0x0)\r\n {\r\n /* USART Clock is PCLK */\r\n RCC_Clocks->UART4CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART4SW) == RCC_CFGR3_UART4SW_0)\r\n {\r\n /* USART Clock is System Clock */\r\n RCC_Clocks->UART4CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART4SW) == RCC_CFGR3_UART4SW_1)\r\n {\r\n /* USART Clock is LSE Osc. */\r\n RCC_Clocks->UART4CLK_Frequency = LSE_VALUE;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART4SW) == RCC_CFGR3_UART4SW)\r\n {\r\n /* USART Clock is HSI Osc. */\r\n RCC_Clocks->UART4CLK_Frequency = HSI_VALUE;\r\n } \r\n \r\n /* UART5CLK clock frequency */\r\n if((RCC->CFGR3 & RCC_CFGR3_UART5SW) == 0x0)\r\n {\r\n /* USART Clock is PCLK */\r\n RCC_Clocks->UART5CLK_Frequency = RCC_Clocks->PCLK1_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART5SW) == RCC_CFGR3_UART5SW_0)\r\n {\r\n /* USART Clock is System Clock */\r\n RCC_Clocks->UART5CLK_Frequency = RCC_Clocks->SYSCLK_Frequency;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART5SW) == RCC_CFGR3_UART5SW_1)\r\n {\r\n /* USART Clock is LSE Osc. */\r\n RCC_Clocks->UART5CLK_Frequency = LSE_VALUE;\r\n }\r\n else if((RCC->CFGR3 & RCC_CFGR3_UART5SW) == RCC_CFGR3_UART5SW)\r\n {\r\n /* USART Clock is HSI Osc. */\r\n RCC_Clocks->UART5CLK_Frequency = HSI_VALUE;\r\n } \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Group3 Peripheral clocks configuration functions\r\n * @brief Peripheral clocks configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Peripheral clocks configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to configure the Peripheral clocks. \r\n (#) The RTC clock which is derived from the LSE, LSI or HSE_Div32 \r\n (HSE divided by 32).\r\n (#) After restart from Reset or wakeup from STANDBY, all peripherals are \r\n off except internal SRAM, Flash and SWD. Before to start using \r\n a peripheral you have to enable its interface clock. You can do this \r\n using RCC_AHBPeriphClockCmd(), RCC_APB2PeriphClockCmd() \r\n and RCC_APB1PeriphClockCmd() functions.\r\n (#) To reset the peripherals configuration (to the default state after \r\n device reset) you can use RCC_AHBPeriphResetCmd(), RCC_APB2PeriphResetCmd() \r\n and RCC_APB1PeriphResetCmd() functions.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the ADC clock (ADCCLK).\r\n * @param RCC_PLLCLK: defines the ADC clock divider. This clock is derived from \r\n * the PLL Clock.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_ADC12PLLCLK_OFF: ADC12 clock disabled\r\n * @arg RCC_ADC12PLLCLK_Div1: ADC12 clock = PLLCLK/1\r\n * @arg RCC_ADC12PLLCLK_Div2: ADC12 clock = PLLCLK/2\r\n * @arg RCC_ADC12PLLCLK_Div4: ADC12 clock = PLLCLK/4\r\n * @arg RCC_ADC12PLLCLK_Div6: ADC12 clock = PLLCLK/6\r\n * @arg RCC_ADC12PLLCLK_Div8: ADC12 clock = PLLCLK/8\r\n * @arg RCC_ADC12PLLCLK_Div10: ADC12 clock = PLLCLK/10\r\n * @arg RCC_ADC12PLLCLK_Div12: ADC12 clock = PLLCLK/12\r\n * @arg RCC_ADC12PLLCLK_Div16: ADC12 clock = PLLCLK/16\r\n * @arg RCC_ADC12PLLCLK_Div32: ADC12 clock = PLLCLK/32\r\n * @arg RCC_ADC12PLLCLK_Div64: ADC12 clock = PLLCLK/64\r\n * @arg RCC_ADC12PLLCLK_Div128: ADC12 clock = PLLCLK/128\r\n * @arg RCC_ADC12PLLCLK_Div256: ADC12 clock = PLLCLK/256\r\n * @arg RCC_ADC34PLLCLK_OFF: ADC34 clock disabled\r\n * @arg RCC_ADC34PLLCLK_Div1: ADC34 clock = PLLCLK/1\r\n * @arg RCC_ADC34PLLCLK_Div2: ADC34 clock = PLLCLK/2\r\n * @arg RCC_ADC34PLLCLK_Div4: ADC34 clock = PLLCLK/4\r\n * @arg RCC_ADC34PLLCLK_Div6: ADC34 clock = PLLCLK/6\r\n * @arg RCC_ADC34PLLCLK_Div8: ADC34 clock = PLLCLK/8\r\n * @arg RCC_ADC34PLLCLK_Div10: ADC34 clock = PLLCLK/10\r\n * @arg RCC_ADC34PLLCLK_Div12: ADC34 clock = PLLCLK/12\r\n * @arg RCC_ADC34PLLCLK_Div16: ADC34 clock = PLLCLK/16\r\n * @arg RCC_ADC34PLLCLK_Div32: ADC34 clock = PLLCLK/32\r\n * @arg RCC_ADC34PLLCLK_Div64: ADC34 clock = PLLCLK/64 \r\n * @arg RCC_ADC34PLLCLK_Div128: ADC34 clock = PLLCLK/128 \r\n * @arg RCC_ADC34PLLCLK_Div256: ADC34 clock = PLLCLK/256\r\n * @retval None\r\n */\r\nvoid RCC_ADCCLKConfig(uint32_t RCC_PLLCLK)\r\n{\r\n uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADCCLK(RCC_PLLCLK));\r\n\r\n tmp = (RCC_PLLCLK >> 28);\r\n \r\n /* Clears ADCPRE34 bits */\r\n if (tmp != 0)\r\n {\r\n RCC->CFGR2 &= ~RCC_CFGR2_ADCPRE34;\r\n }\r\n /* Clears ADCPRE12 bits */\r\n else\r\n {\r\n RCC->CFGR2 &= ~RCC_CFGR2_ADCPRE12;\r\n }\r\n /* Set ADCPRE bits according to RCC_PLLCLK value */\r\n RCC->CFGR2 |= RCC_PLLCLK;\r\n}\r\n\r\n/**\r\n * @brief Configures the I2C clock (I2CCLK).\r\n * @param RCC_I2CCLK: defines the I2C clock source. This clock is derived \r\n * from the HSI or System clock.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_I2CxCLK_HSI: I2Cx clock = HSI\r\n * @arg RCC_I2CxCLK_SYSCLK: I2Cx clock = System Clock\r\n * (x can be 1 or 2 or 3). \r\n * @retval None\r\n */\r\nvoid RCC_I2CCLKConfig(uint32_t RCC_I2CCLK)\r\n{ \r\n uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2CCLK(RCC_I2CCLK));\r\n\r\n tmp = (RCC_I2CCLK >> 28);\r\n \r\n /* Clear I2CSW bit */\r\n switch (tmp)\r\n {\r\n case 0x00: \r\n RCC->CFGR3 &= ~RCC_CFGR3_I2C1SW;\r\n break;\r\n case 0x01:\r\n RCC->CFGR3 &= ~RCC_CFGR3_I2C2SW;\r\n break;\r\n case 0x02:\r\n RCC->CFGR3 &= ~RCC_CFGR3_I2C3SW;\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n /* Set I2CSW bits according to RCC_I2CCLK value */\r\n RCC->CFGR3 |= RCC_I2CCLK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx clock sources(TIMCLK).\r\n * @note For STM32F303xC devices, TIMx can be clocked from the PLL running at 144 MHz \r\n * when the system clock source is the PLL and HCLK & PCLK2 clocks are not divided in respect to SYSCLK. \r\n * For the devices STM32F334x8, STM32F302x8 and STM32F303xE, TIMx can be clocked from the PLL running at \r\n * 144 MHz when the system clock source is the PLL and AHB or APB2 subsystem clocks are not divided by \r\n * more than 2 cumulatively.\r\n * @note If one of the previous conditions is missed, the TIM clock source \r\n * configuration is lost and calling again this function becomes mandatory. \r\n * @param RCC_TIMCLK: defines the TIMx clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_TIMxCLK_PCLK: TIMx clock = APB clock (doubled frequency when prescaled)\r\n * @arg RCC_TIMxCLK_PLLCLK: TIMx clock = PLL output (running up to 144 MHz)\r\n * (x can be 1, 8, 15, 16, 17, 20, 2, 3,4).\r\n * @note For STM32F303xC devices, TIM1 and TIM8 can be clocked at 144MHz. \r\n * For STM32F303xE devices, TIM1/8/20/2/3/4/15/16/17 can be clocked at 144MHz. \r\n * For STM32F334x8 devices , only TIM1 can be clocked at 144MHz.\r\n * For STM32F302x8 devices, TIM1/15/16/17 can be clocked at 144MHz\r\n * @retval None\r\n */\r\nvoid RCC_TIMCLKConfig(uint32_t RCC_TIMCLK)\r\n{ \r\n uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_TIMCLK(RCC_TIMCLK));\r\n\r\n tmp = (RCC_TIMCLK >> 28);\r\n \r\n /* Clear TIMSW bit */\r\n \r\n switch (tmp)\r\n {\r\n case 0x00: \r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM1SW;\r\n break;\r\n case 0x01:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM8SW;\r\n break;\r\n case 0x02:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM15SW;\r\n break;\r\n case 0x03:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM16SW;\r\n break;\r\n case 0x04:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM17SW;\r\n break;\r\n case 0x05:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM20SW;\r\n case 0x06:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM2SW;\r\n case 0x07:\r\n RCC->CFGR3 &= ~RCC_CFGR3_TIM3SW;\r\n break;\r\n default:\r\n break;\r\n }\r\n \r\n /* Set I2CSW bits according to RCC_TIMCLK value */\r\n RCC->CFGR3 |= RCC_TIMCLK;\r\n}\r\n\r\n/**\r\n * @brief Configures the HRTIM1 clock sources(HRTIM1CLK).\r\n * @note The configuration of the HRTIM1 clock source is only possible when the \r\n * SYSCLK = PLL and HCLK and PCLK2 clocks are not divided in respect to SYSCLK\r\n * @note If one of the previous conditions is missed, the TIM clock source \r\n * configuration is lost and calling again this function becomes mandatory. \r\n * @param RCC_HRTIMCLK: defines the TIMx clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_HRTIM1CLK_HCLK: TIMx clock = APB high speed clock (doubled frequency\r\n * when prescaled)\r\n * @arg RCC_HRTIM1CLK_PLLCLK: TIMx clock = PLL output (running up to 144 MHz)\r\n * (x can be 1 or 8).\r\n * @retval None\r\n */\r\nvoid RCC_HRTIM1CLKConfig(uint32_t RCC_HRTIMCLK)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_RCC_HRTIMCLK(RCC_HRTIMCLK));\r\n \r\n /* Clear HRTIMSW bit */\r\n RCC->CFGR3 &= ~RCC_CFGR3_HRTIM1SW;\r\n\r\n /* Set HRTIMSW bits according to RCC_HRTIMCLK value */\r\n RCC->CFGR3 |= RCC_HRTIMCLK;\r\n}\r\n\r\n/**\r\n * @brief Configures the USART clock (USARTCLK).\r\n * @param RCC_USARTCLK: defines the USART clock source. This clock is derived \r\n * from the HSI or System clock.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_USARTxCLK_PCLK: USART clock = APB Clock (PCLK)\r\n * @arg RCC_USARTxCLK_SYSCLK: USART clock = System Clock\r\n * @arg RCC_USARTxCLK_LSE: USART clock = LSE Clock\r\n * @arg RCC_USARTxCLK_HSI: USART clock = HSI Clock\r\n * (x can be 1, 2, 3, 4 or 5). \r\n * @retval None\r\n */\r\nvoid RCC_USARTCLKConfig(uint32_t RCC_USARTCLK)\r\n{ \r\n uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_USARTCLK(RCC_USARTCLK));\r\n\r\n tmp = (RCC_USARTCLK >> 28);\r\n\r\n /* Clear USARTSW[1:0] bit */\r\n switch (tmp)\r\n {\r\n case 0x01: /* clear USART1SW */\r\n RCC->CFGR3 &= ~RCC_CFGR3_USART1SW;\r\n break;\r\n case 0x02: /* clear USART2SW */\r\n RCC->CFGR3 &= ~RCC_CFGR3_USART2SW;\r\n break;\r\n case 0x03: /* clear USART3SW */\r\n RCC->CFGR3 &= ~RCC_CFGR3_USART3SW;\r\n break;\r\n case 0x04: /* clear UART4SW */\r\n RCC->CFGR3 &= ~RCC_CFGR3_UART4SW;\r\n break;\r\n case 0x05: /* clear UART5SW */\r\n RCC->CFGR3 &= ~RCC_CFGR3_UART5SW;\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Set USARTSW bits according to RCC_USARTCLK value */\r\n RCC->CFGR3 |= RCC_USARTCLK;\r\n}\r\n\r\n/**\r\n * @brief Configures the USB clock (USBCLK).\r\n * @param RCC_USBCLKSource: specifies the USB clock source. This clock is \r\n * derived from the PLL output.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_USBCLKSource_PLLCLK_1Div5: PLL clock divided by 1,5 selected as USB \r\n * clock source\r\n * @arg RCC_USBCLKSource_PLLCLK_Div1: PLL clock selected as USB clock source\r\n * @retval None\r\n */\r\nvoid RCC_USBCLKConfig(uint32_t RCC_USBCLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USBCLK_SOURCE(RCC_USBCLKSource));\r\n\r\n *(__IO uint32_t *) CFGR_USBPRE_BB = RCC_USBCLKSource;\r\n}\r\n\r\n/**\r\n * @brief Configures the RTC clock (RTCCLK).\r\n * @note As the RTC clock configuration bits are in the Backup domain and write\r\n * access is denied to this domain after reset, you have to enable write\r\n * access using PWR_BackupAccessCmd(ENABLE) function before to configure\r\n * the RTC clock source (to be done once after reset). \r\n * @note Once the RTC clock is configured it can't be changed unless the RTC\r\n * is reset using RCC_BackupResetCmd function, or by a Power On Reset (POR)\r\n * \r\n * @param RCC_RTCCLKSource: specifies the RTC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_RTCCLKSource_LSE: LSE selected as RTC clock\r\n * @arg RCC_RTCCLKSource_LSI: LSI selected as RTC clock\r\n * @arg RCC_RTCCLKSource_HSE_Div32: HSE divided by 32 selected as RTC clock\r\n * \r\n * @note If the LSE or LSI is used as RTC clock source, the RTC continues to\r\n * work in STOP and STANDBY modes, and can be used as wakeup source.\r\n * However, when the HSE clock is used as RTC clock source, the RTC\r\n * cannot be used in STOP and STANDBY modes. \r\n * @note The maximum input clock frequency for RTC is 2MHz (when using HSE as\r\n * RTC clock source). \r\n * @retval None\r\n */\r\nvoid RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_RTCCLK_SOURCE(RCC_RTCCLKSource));\r\n \r\n /* Select the RTC clock source */\r\n RCC->BDCR |= RCC_RTCCLKSource;\r\n}\r\n\r\n/**\r\n * @brief Configures the I2S clock source (I2SCLK).\r\n * @note This function must be called before enabling the SPI2 and SPI3 clocks.\r\n * @param RCC_I2SCLKSource: specifies the I2S clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_I2S2CLKSource_SYSCLK: SYSCLK clock used as I2S clock source\r\n * @arg RCC_I2S2CLKSource_Ext: External clock mapped on the I2S_CKIN pin\r\n * used as I2S clock source\r\n * @retval None\r\n */\r\nvoid RCC_I2SCLKConfig(uint32_t RCC_I2SCLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2SCLK_SOURCE(RCC_I2SCLKSource));\r\n\r\n *(__IO uint32_t *) CFGR_I2SSRC_BB = RCC_I2SCLKSource;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the RTC clock.\r\n * @note This function must be used only after the RTC clock source was selected\r\n * using the RCC_RTCCLKConfig function.\r\n * @param NewState: new state of the RTC clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_RTCCLKCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n *(__IO uint32_t *) BDCR_RTCEN_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Forces or releases the Backup domain reset.\r\n * @note This function resets the RTC peripheral (including the backup registers)\r\n * and the RTC clock source selection in RCC_BDCR register.\r\n * @param NewState: new state of the Backup domain reset.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_BackupResetCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n *(__IO uint32_t *) BDCR_BDRST_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the AHB peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before \r\n * using it. \r\n * @param RCC_AHBPeriph: specifies the AHB peripheral to gates its clock.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_AHBPeriph_GPIOA\r\n * @arg RCC_AHBPeriph_GPIOB\r\n * @arg RCC_AHBPeriph_GPIOC \r\n * @arg RCC_AHBPeriph_GPIOD\r\n * @arg RCC_AHBPeriph_GPIOE \r\n * @arg RCC_AHBPeriph_GPIOF\r\n * @arg RCC_AHBPeriph_GPIOG \r\n * @arg RCC_AHBPeriph_GPIOH \r\n * @arg RCC_AHBPeriph_TS\r\n * @arg RCC_AHBPeriph_CRC\r\n * @arg RCC_AHBPeriph_FMC \r\n * @arg RCC_AHBPeriph_FLITF (has effect only when the Flash memory is in power down mode) \r\n * @arg RCC_AHBPeriph_SRAM\r\n * @arg RCC_AHBPeriph_DMA2\r\n * @arg RCC_AHBPeriph_DMA1\r\n * @arg RCC_AHBPeriph_ADC34\r\n * @arg RCC_AHBPeriph_ADC12 \r\n * @param NewState: new state of the specified peripheral clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_AHB_PERIPH(RCC_AHBPeriph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n RCC->AHBENR |= RCC_AHBPeriph;\r\n }\r\n else\r\n {\r\n RCC->AHBENR &= ~RCC_AHBPeriph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the High Speed APB (APB2) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before \r\n * using it.\r\n * @param RCC_APB2Periph: specifies the APB2 peripheral to gates its clock.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_APB2Periph_SYSCFG\r\n * @arg RCC_APB2Periph_SPI1\r\n * @arg RCC_APB2Periph_USART1\r\n * @arg RCC_APB2Periph_SPI4 \r\n * @arg RCC_APB2Periph_TIM15\r\n * @arg RCC_APB2Periph_TIM16\r\n * @arg RCC_APB2Periph_TIM17\r\n * @arg RCC_APB2Periph_TIM1 \r\n * @arg RCC_APB2Periph_TIM8\r\n * @arg RCC_APB2Periph_HRTIM1 \r\n * @arg RCC_APB2Periph_TIM20 \r\n * @param NewState: new state of the specified peripheral clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_APB2_PERIPH(RCC_APB2Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n RCC->APB2ENR |= RCC_APB2Periph;\r\n }\r\n else\r\n {\r\n RCC->APB2ENR &= ~RCC_APB2Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Low Speed APB (APB1) peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before \r\n * using it.\r\n * @param RCC_APB1Periph: specifies the APB1 peripheral to gates its clock.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_APB1Periph_TIM2\r\n * @arg RCC_APB1Periph_TIM3\r\n * @arg RCC_APB1Periph_TIM4\r\n * @arg RCC_APB1Periph_TIM6\r\n * @arg RCC_APB1Periph_TIM7\r\n * @arg RCC_APB1Periph_WWDG\r\n * @arg RCC_APB1Periph_SPI2\r\n * @arg RCC_APB1Periph_SPI3 \r\n * @arg RCC_APB1Periph_USART2\r\n * @arg RCC_APB1Periph_USART3\r\n * @arg RCC_APB1Periph_UART4 \r\n * @arg RCC_APB1Periph_UART5 \r\n * @arg RCC_APB1Periph_I2C1\r\n * @arg RCC_APB1Periph_I2C2\r\n * @arg RCC_APB1Periph_USB\r\n * @arg RCC_APB1Periph_CAN1\r\n * @arg RCC_APB1Periph_PWR\r\n * @arg RCC_APB1Periph_DAC1\r\n * @arg RCC_APB1Periph_DAC2 \r\n * @arg RCC_APB1Periph_I2C3 \r\n * @param NewState: new state of the specified peripheral clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_APB1_PERIPH(RCC_APB1Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n RCC->APB1ENR |= RCC_APB1Periph;\r\n }\r\n else\r\n {\r\n RCC->APB1ENR &= ~RCC_APB1Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Forces or releases AHB peripheral reset.\r\n * @param RCC_AHBPeriph: specifies the AHB peripheral to reset.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_AHBPeriph_FMC \r\n * @arg RCC_AHBPeriph_GPIOH \r\n * @arg RCC_AHBPeriph_GPIOA\r\n * @arg RCC_AHBPeriph_GPIOB\r\n * @arg RCC_AHBPeriph_GPIOC \r\n * @arg RCC_AHBPeriph_GPIOD\r\n * @arg RCC_AHBPeriph_GPIOE \r\n * @arg RCC_AHBPeriph_GPIOF\r\n * @arg RCC_AHBPeriph_GPIOG \r\n * @arg RCC_AHBPeriph_TS\r\n * @arg RCC_AHBPeriph_ADC34\r\n * @arg RCC_AHBPeriph_ADC12 \r\n * @param NewState: new state of the specified peripheral reset.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_AHB_RST_PERIPH(RCC_AHBPeriph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n RCC->AHBRSTR |= RCC_AHBPeriph;\r\n }\r\n else\r\n {\r\n RCC->AHBRSTR &= ~RCC_AHBPeriph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Forces or releases High Speed APB (APB2) peripheral reset.\r\n * @param RCC_APB2Periph: specifies the APB2 peripheral to reset.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_APB2Periph_SYSCFG\r\n * @arg RCC_APB2Periph_SPI1\r\n * @arg RCC_APB2Periph_USART1\r\n * @arg RCC_APB2Periph_SPI4 \r\n * @arg RCC_APB2Periph_TIM15\r\n * @arg RCC_APB2Periph_TIM16\r\n * @arg RCC_APB2Periph_TIM17\r\n * @arg RCC_APB2Periph_TIM1 \r\n * @arg RCC_APB2Periph_TIM8 \r\n * @arg RCC_APB2Periph_TIM20 \r\n * @arg RCC_APB2Periph_HRTIM1 \r\n * @param NewState: new state of the specified peripheral reset.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_APB2_PERIPH(RCC_APB2Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n RCC->APB2RSTR |= RCC_APB2Periph;\r\n }\r\n else\r\n {\r\n RCC->APB2RSTR &= ~RCC_APB2Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Forces or releases Low Speed APB (APB1) peripheral reset.\r\n * @param RCC_APB1Periph: specifies the APB1 peripheral to reset.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_APB1Periph_TIM2\r\n * @arg RCC_APB1Periph_TIM3\r\n * @arg RCC_APB1Periph_TIM4\r\n * @arg RCC_APB1Periph_TIM6\r\n * @arg RCC_APB1Periph_TIM7\r\n * @arg RCC_APB1Periph_WWDG\r\n * @arg RCC_APB1Periph_SPI2\r\n * @arg RCC_APB1Periph_SPI3 \r\n * @arg RCC_APB1Periph_USART2\r\n * @arg RCC_APB1Periph_USART3\r\n * @arg RCC_APB1Periph_UART4\r\n * @arg RCC_APB1Periph_UART5 \r\n * @arg RCC_APB1Periph_I2C1\r\n * @arg RCC_APB1Periph_I2C2\r\n * @arg RCC_APB1Periph_I2C3\r\n * @arg RCC_APB1Periph_USB\r\n * @arg RCC_APB1Periph_CAN1\r\n * @arg RCC_APB1Periph_PWR\r\n * @arg RCC_APB1Periph_DAC\r\n * @param NewState: new state of the specified peripheral clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_APB1_PERIPH(RCC_APB1Periph));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n RCC->APB1RSTR |= RCC_APB1Periph;\r\n }\r\n else\r\n {\r\n RCC->APB1RSTR &= ~RCC_APB1Periph;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Group4 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified RCC interrupts.\r\n * @note The CSS interrupt doesn't have an enable bit; once the CSS is enabled\r\n * and if the HSE clock fails, the CSS interrupt occurs and an NMI is\r\n * automatically generated. The NMI will be executed indefinitely, and \r\n * since NMI has higher priority than any other IRQ (and main program)\r\n * the application will be stacked in the NMI ISR unless the CSS interrupt\r\n * pending bit is cleared.\r\n * @param RCC_IT: specifies the RCC interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_IT_LSIRDY: LSI ready interrupt\r\n * @arg RCC_IT_LSERDY: LSE ready interrupt\r\n * @arg RCC_IT_HSIRDY: HSI ready interrupt\r\n * @arg RCC_IT_HSERDY: HSE ready interrupt\r\n * @arg RCC_IT_PLLRDY: PLL ready interrupt\r\n * @param NewState: new state of the specified RCC interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_IT(RCC_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Perform Byte access to RCC_CIR[13:8] bits to enable the selected interrupts */\r\n *(__IO uint8_t *) CIR_BYTE2_ADDRESS |= RCC_IT;\r\n }\r\n else\r\n {\r\n /* Perform Byte access to RCC_CIR[13:8] bits to disable the selected interrupts */\r\n *(__IO uint8_t *) CIR_BYTE2_ADDRESS &= (uint8_t)~RCC_IT;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified RCC flag is set or not.\r\n * @param RCC_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_FLAG_HSIRDY: HSI oscillator clock ready \r\n * @arg RCC_FLAG_HSERDY: HSE oscillator clock ready\r\n * @arg RCC_FLAG_PLLRDY: PLL clock ready\r\n * @arg RCC_FLAG_MCOF: MCO Flag \r\n * @arg RCC_FLAG_LSERDY: LSE oscillator clock ready\r\n * @arg RCC_FLAG_LSIRDY: LSI oscillator clock ready\r\n * @arg RCC_FLAG_OBLRST: Option Byte Loader (OBL) reset \r\n * @arg RCC_FLAG_PINRST: Pin reset\r\n * @arg RCC_FLAG_PORRST: POR/PDR reset\r\n * @arg RCC_FLAG_SFTRST: Software reset\r\n * @arg RCC_FLAG_IWDGRST: Independent Watchdog reset\r\n * @arg RCC_FLAG_WWDGRST: Window Watchdog reset\r\n * @arg RCC_FLAG_LPWRRST: Low Power reset\r\n * @retval The new state of RCC_FLAG (SET or RESET).\r\n */\r\nFlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG)\r\n{\r\n uint32_t tmp = 0;\r\n uint32_t statusreg = 0;\r\n FlagStatus bitstatus = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_FLAG(RCC_FLAG));\r\n\r\n /* Get the RCC register index */\r\n tmp = RCC_FLAG >> 5;\r\n\r\n if (tmp == 0) /* The flag to check is in CR register */\r\n {\r\n statusreg = RCC->CR;\r\n }\r\n else if (tmp == 1) /* The flag to check is in BDCR register */\r\n {\r\n statusreg = RCC->BDCR;\r\n }\r\n else if (tmp == 4) /* The flag to check is in CFGR register */\r\n {\r\n statusreg = RCC->CFGR;\r\n }\r\n else /* The flag to check is in CSR register */\r\n {\r\n statusreg = RCC->CSR;\r\n }\r\n\r\n /* Get the flag position */\r\n tmp = RCC_FLAG & FLAG_MASK;\r\n\r\n if ((statusreg & ((uint32_t)1 << tmp)) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n /* Return the flag status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the RCC reset flags.\r\n * The reset flags are: RCC_FLAG_OBLRST, RCC_FLAG_PINRST, RCC_FLAG_PORRST, \r\n * RCC_FLAG_SFTRST, RCC_FLAG_IWDGRST, RCC_FLAG_WWDGRST, RCC_FLAG_LPWRRST.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid RCC_ClearFlag(void)\r\n{\r\n /* Set RMVF bit to clear the reset flags */\r\n RCC->CSR |= RCC_CSR_RMVF;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified RCC interrupt has occurred or not.\r\n * @param RCC_IT: specifies the RCC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg RCC_IT_LSIRDY: LSI ready interrupt\r\n * @arg RCC_IT_LSERDY: LSE ready interrupt\r\n * @arg RCC_IT_HSIRDY: HSI ready interrupt\r\n * @arg RCC_IT_HSERDY: HSE ready interrupt\r\n * @arg RCC_IT_PLLRDY: PLL ready interrupt\r\n * @arg RCC_IT_CSS: Clock Security System interrupt\r\n * @retval The new state of RCC_IT (SET or RESET).\r\n */\r\nITStatus RCC_GetITStatus(uint8_t RCC_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RCC_GET_IT(RCC_IT));\r\n \r\n /* Check the status of the specified RCC interrupt */\r\n if ((RCC->CIR & RCC_IT) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n /* Return the RCC_IT status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the RCC's interrupt pending bits.\r\n * @param RCC_IT: specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg RCC_IT_LSIRDY: LSI ready interrupt\r\n * @arg RCC_IT_LSERDY: LSE ready interrupt\r\n * @arg RCC_IT_HSIRDY: HSI ready interrupt\r\n * @arg RCC_IT_HSERDY: HSE ready interrupt\r\n * @arg RCC_IT_PLLRDY: PLL ready interrupt\r\n * @arg RCC_IT_CSS: Clock Security System interrupt\r\n * @retval None\r\n */\r\nvoid RCC_ClearITPendingBit(uint8_t RCC_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CLEAR_IT(RCC_IT));\r\n \r\n /* Perform Byte access to RCC_CIR[23:16] bits to clear the selected interrupt\r\n pending bits */\r\n *(__IO uint8_t *) CIR_BYTE3_ADDRESS = RCC_IT;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_rtc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_rtc.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Real-Time Clock (RTC) peripheral:\r\n * + Initialization\r\n * + Calendar (Time and Date) configuration\r\n * + Alarms (Alarm A and Alarm B) configuration\r\n * + WakeUp Timer configuration\r\n * + Daylight Saving configuration\r\n * + Output pin Configuration\r\n * + Smooth digital Calibration configuration\r\n * + TimeStamp configuration\r\n * + Tampers configuration\r\n * + Backup Data Registers configuration\r\n * + Output Type Config configuration\r\n * + Shift control synchronisation \r\n * + Interrupts and flags management \r\n * \r\n @verbatim\r\n \r\n =============================================================================== \r\n ##### RTC Operating Condition #####\r\n ===============================================================================\r\n [..] The real-time clock (RTC) and the RTC backup registers can be powered\r\n from the VBAT voltage when the main VDD supply is powered off.\r\n To retain the content of the RTC backup registers and supply the RTC \r\n when VDD is turned off, VBAT pin can be connected to an optional\r\n standby voltage supplied by a battery or by another source.\r\n \r\n [..] To allow the RTC to operate even when the main digital supply (VDD) \r\n is turned off, the VBAT pin powers the following blocks:\r\n (#) The RTC\r\n (#) The LSE oscillator\r\n (#) PC13 to PC15 I/Os (when available)\r\n \r\n [..] When the backup domain is supplied by VDD (analog switch connected \r\n to VDD), the following functions are available:\r\n (#) PC14 and PC15 can be used as either GPIO or LSE pins\r\n (#) PC13 can be used as a GPIO or as the RTC_AF pin\r\n \r\n [..] When the backup domain is supplied by VBAT (analog switch connected \r\n to VBAT because VDD is not present), the following functions are available:\r\n (#) PC14 and PC15 can be used as LSE pins only\r\n (#) PC13 can be used as the RTC_AF pin \r\n\r\n ##### Backup Domain Reset #####\r\n ===============================================================================\r\n [..] The backup domain reset sets all RTC registers and the RCC_BDCR \r\n register to their reset values. \r\n A backup domain reset is generated when one of the following events\r\n occurs:\r\n (#) Software reset, triggered by setting the BDRST bit in the \r\n RCC Backup domain control register (RCC_BDCR). You can use the\r\n RCC_BackupResetCmd().\r\n (#) VDD or VBAT power on, if both supplies have previously been\r\n powered off.\r\n \r\n ##### Backup Domain Access #####\r\n ===============================================================================\r\n [..] After reset, the backup domain (RTC registers and RTC backup data \r\n registers) is protected against possible unwanted write accesses. \r\n [..] To enable access to the Backup Domain and RTC registers, proceed as follows:\r\n (#) Enable the Power Controller (PWR) APB1 interface clock using the\r\n RCC_APB1PeriphClockCmd() function.\r\n (#) Enable access to Backup domain using the PWR_BackupAccessCmd() function.\r\n (#) Select the RTC clock source using the RCC_RTCCLKConfig() function.\r\n (#) Enable RTC Clock using the RCC_RTCCLKCmd() function.\r\n \r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] \r\n (+) Enable the backup domain access (see description in the section above)\r\n (+) Configure the RTC Prescaler (Asynchronous and Synchronous) and\r\n RTC hour format using the RTC_Init() function.\r\n \r\n *** Time and Date configuration ***\r\n =================================== \r\n [..] \r\n (+) To configure the RTC Calendar (Time and Date) use the RTC_SetTime()\r\n and RTC_SetDate() functions.\r\n (+) To read the RTC Calendar, use the RTC_GetTime() and RTC_GetDate()\r\n functions.\r\n (+) To read the RTC subsecond, use the RTC_GetSubSecond() function.\r\n (+) Use the RTC_DayLightSavingConfig() function to add or sub one\r\n hour to the RTC Calendar. \r\n \r\n *** Alarm configuration ***\r\n =========================== \r\n [..]\r\n (+) To configure the RTC Alarm use the RTC_SetAlarm() function.\r\n (+) Enable the selected RTC Alarm using the RTC_AlarmCmd() function.\r\n (+) To read the RTC Alarm, use the RTC_GetAlarm() function.\r\n (+) To read the RTC alarm SubSecond, use the RTC_GetAlarmSubSecond() function.\r\n \r\n *** RTC Wakeup configuration ***\r\n ================================ \r\n [..]\r\n (+) Configure the RTC Wakeup Clock source use the RTC_WakeUpClockConfig()\r\n function.\r\n (+) Configure the RTC WakeUp Counter using the RTC_SetWakeUpCounter() \r\n function \r\n (+) Enable the RTC WakeUp using the RTC_WakeUpCmd() function \r\n (+) To read the RTC WakeUp Counter register, use the RTC_GetWakeUpCounter() \r\n function.\r\n \r\n *** Outputs configuration ***\r\n ============================= \r\n [..] The RTC has 2 different outputs:\r\n (+) AFO_ALARM: this output is used to manage the RTC Alarm A, Alarm B\r\n and WaKeUp signals. \r\n To output the selected RTC signal on RTC_AF pin, use the \r\n RTC_OutputConfig() function. \r\n (+) AFO_CALIB: this output is 512Hz signal or 1Hz .\r\n To output the RTC Clock on RTC_AF pin, use the RTC_CalibOutputCmd()\r\n function. \r\n \r\n *** Smooth digital Calibration configuration ***\r\n ================================================ \r\n [..]\r\n (+) Configure the RTC Original Digital Calibration Value and the corresponding\r\n calibration cycle period (32s,16s and 8s) using the RTC_SmoothCalibConfig() \r\n function. \r\n \r\n *** TimeStamp configuration ***\r\n =============================== \r\n [..]\r\n (+) Configure the RTC_AF trigger and enables the RTC TimeStamp \r\n using the RTC_TimeStampCmd() function.\r\n (+) To read the RTC TimeStamp Time and Date register, use the \r\n RTC_GetTimeStamp() function.\r\n (+) To read the RTC TimeStamp SubSecond register, use the \r\n RTC_GetTimeStampSubSecond() function. \r\n\r\n *** Tamper configuration ***\r\n ============================ \r\n [..]\r\n (+) Configure the Tamper filter count using RTC_TamperFilterConfig()\r\n function. \r\n (+) Configure the RTC Tamper trigger Edge or Level according to the Tamper \r\n filter (if equal to 0 Edge else Level) value using the RTC_TamperConfig() function.\r\n (+) Configure the Tamper sampling frequency using RTC_TamperSamplingFreqConfig()\r\n function.\r\n (+) Configure the Tamper precharge or discharge duration using \r\n RTC_TamperPinsPrechargeDuration() function.\r\n (+) Enable the Tamper Pull-UP using RTC_TamperPullUpDisableCmd() function.\r\n (+) Enable the RTC Tamper using the RTC_TamperCmd() function.\r\n (+) Enable the Time stamp on Tamper detection event using \r\n RTC_TSOnTamperDetecCmd() function. \r\n\r\n *** Backup Data Registers configuration ***\r\n =========================================== \r\n [..]\r\n (+) To write to the RTC Backup Data registers, use the RTC_WriteBackupRegister()\r\n function. \r\n (+) To read the RTC Backup Data registers, use the RTC_ReadBackupRegister()\r\n function. \r\n \r\n ##### RTC and low power modes #####\r\n =============================================================================== \r\n [..] The MCU can be woken up from a low power mode by an RTC alternate \r\n function.\r\n [..] The RTC alternate functions are the RTC alarms (Alarm A and Alarm B), \r\n RTC wakeup, RTC tamper event detection and RTC time stamp event detection.\r\n These RTC alternate functions can wake up the system from the Stop \r\n and Standby lowpower modes.\r\n The system can also wake up from low power modes without depending \r\n on an external interrupt (Auto-wakeup mode), by using the RTC alarm \r\n or the RTC wakeup events.\r\n [..] The RTC provides a programmable time base for waking up from the \r\n Stop or Standby mode at regular intervals.\r\n Wakeup from STOP and Standby modes is possible only when the RTC \r\n clock source is LSE or LSI.\r\n \r\n ##### Selection of RTC_AF alternate functions #####\r\n ===============================================================================\r\n [..] The RTC_AF pin (PC13) can be used for the following purposes:\r\n (+) Wakeup pin 2 (WKUP2) using the PWR_WakeUpPinCmd() function.\r\n (+) AFO_ALARM output \r\n (+) AFO_CALIB output\r\n (+) AFI_TAMPER\r\n (+) AFI_TIMESTAMP\r\n \r\n +------------------------------------------------------------------------------------------+\r\n | Pin |RTC ALARM |RTC CALIB |RTC TAMPER |RTC TIMESTAMP |PC13MODE| PC13VALUE |\r\n | configuration | OUTPUT | OUTPUT | INPUT | INPUT | bit | bit |\r\n | and function | ENABLED | ENABLED | ENABLED | ENABLED | | |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | Alarm out | | | | | Don't | |\r\n | output OD | 1 |Don't care|Don't care | Don't care | care | 0 |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | Alarm out | | | | | Don't | |\r\n | output PP | 1 |Don't care|Don't care | Don't care | care | 1 |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | Calibration out | | | | | Don't | |\r\n | output PP | 0 | 1 |Don't care | Don't care | care | Don't care |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | TAMPER input | | | | | Don't | |\r\n | floating | 0 | 0 | 1 | 0 | care | Don't care |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | TIMESTAMP and | | | | | Don't | |\r\n | TAMPER input | 0 | 0 | 1 | 1 | care | Don't care |\r\n | floating | | | | | | |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | TIMESTAMP input | | | | | Don't | |\r\n | floating | 0 | 0 | 0 | 1 | care | Don't care |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | Output PP | 0 | 0 | 0 | 0 | 1 | PC13 output |\r\n | Forced | | | | | | |\r\n |-----------------|----------|----------|-----------|--------------|--------|--------------|\r\n | Wakeup Pin or | 0 | 0 | 0 | 0 | 0 | Don't care |\r\n | Standard GPIO | | | | | | |\r\n +------------------------------------------------------------------------------------------+\r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */ \r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RTC \r\n * @brief RTC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* Masks Definition */\r\n#define RTC_TR_RESERVED_MASK ((uint32_t)0x007F7F7F)\r\n#define RTC_DR_RESERVED_MASK ((uint32_t)0x00FFFF3F) \r\n#define RTC_INIT_MASK ((uint32_t)0xFFFFFFFF) \r\n#define RTC_RSF_MASK ((uint32_t)0xFFFFFF5F)\r\n#define RTC_FLAGS_MASK ((uint32_t)(RTC_FLAG_TSOVF | RTC_FLAG_TSF | RTC_FLAG_WUTF | \\\r\n RTC_FLAG_ALRBF | RTC_FLAG_ALRAF | RTC_FLAG_INITF | \\\r\n RTC_FLAG_RSF | RTC_FLAG_INITS | RTC_FLAG_WUTWF | \\\r\n RTC_FLAG_ALRBWF | RTC_FLAG_ALRAWF | RTC_FLAG_TAMP1F | \\\r\n RTC_FLAG_TAMP2F | RTC_FLAG_TAMP3F | RTC_FLAG_RECALPF | \\\r\n RTC_FLAG_SHPF))\r\n\r\n#define INITMODE_TIMEOUT ((uint32_t) 0x00002000)\r\n#define SYNCHRO_TIMEOUT ((uint32_t) 0x00008000)\r\n#define RECALPF_TIMEOUT ((uint32_t) 0x00001000)\r\n#define SHPF_TIMEOUT ((uint32_t) 0x00002000)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic uint8_t RTC_ByteToBcd2(uint8_t Value);\r\nstatic uint8_t RTC_Bcd2ToByte(uint8_t Value);\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup RTC_Private_Functions\r\n * @{\r\n */ \r\n\r\n/** @defgroup RTC_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to initialize and configure the RTC\r\n Prescaler (Synchronous and Asynchronous), RTC Hour format, disable RTC registers\r\n Write protection, enter and exit the RTC initialization mode, RTC registers\r\n synchronization check and reference clock detection enable.\r\n (#) The RTC Prescaler is programmed to generate the RTC 1Hz time base. It is\r\n split into 2 programmable prescalers to minimize power consumption.\r\n (++) A 7-bit asynchronous prescaler and A 13-bit synchronous prescaler.\r\n (++) When both prescalers are used, it is recommended to configure the \r\n asynchronous prescaler to a high value to minimize consumption.\r\n (#) All RTC registers are Write protected. Writing to the RTC registers\r\n is enabled by writing a key into the Write Protection register, RTC_WPR.\r\n (#) To Configure the RTC Calendar, user application should enter initialization\r\n mode. In this mode, the calendar counter is stopped and its value \r\n can be updated. When the initialization sequence is complete, the \r\n calendar restarts counting after 4 RTCCLK cycles.\r\n (#) To read the calendar through the shadow registers after Calendar \r\n initialization, calendar update or after wakeup from low power modes \r\n the software must first clear the RSF flag. The software must then \r\n wait until it is set again before reading the calendar, which means \r\n that the calendar registers have been correctly copied into the RTC_TR \r\n and RTC_DR shadow registers. The RTC_WaitForSynchro() function \r\n implements the above software sequence (RSF clear and RSF check).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the RTC registers to their default reset values.\r\n * @note This function doesn't reset the RTC Clock source and RTC Backup Data\r\n * registers. \r\n * @param None\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC registers are deinitialized\r\n * - ERROR: RTC registers are not deinitialized\r\n */\r\nErrorStatus RTC_DeInit(void)\r\n{\r\n __IO uint32_t wutcounter = 0x00;\r\n uint32_t wutwfstatus = 0x00;\r\n ErrorStatus status = ERROR;\r\n \r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Set Initialization mode */\r\n if (RTC_EnterInitMode() == ERROR)\r\n {\r\n status = ERROR;\r\n } \r\n else\r\n {\r\n /* Reset TR, DR and CR registers */\r\n RTC->TR = (uint32_t)0x00000000;\r\n RTC->DR = (uint32_t)0x00002101;\r\n \r\n /* Reset All CR bits except CR[2:0] */\r\n RTC->CR &= (uint32_t)0x00000007;\r\n \r\n /* Wait till RTC WUTWF flag is set and if Time out is reached exit */\r\n do\r\n {\r\n wutwfstatus = RTC->ISR & RTC_ISR_WUTWF;\r\n wutcounter++; \r\n } while((wutcounter != INITMODE_TIMEOUT) && (wutwfstatus == 0x00));\r\n \r\n if ((RTC->ISR & RTC_ISR_WUTWF) == RESET)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n /* Reset all RTC CR register bits */\r\n RTC->CR &= (uint32_t)0x00000000;\r\n RTC->WUTR = (uint32_t)0x0000FFFF;\r\n RTC->PRER = (uint32_t)0x007F00FF;\r\n RTC->ALRMAR = (uint32_t)0x00000000;\r\n RTC->ALRMBR = (uint32_t)0x00000000;\r\n RTC->SHIFTR = (uint32_t)0x00000000;\r\n RTC->CALR = (uint32_t)0x00000000;\r\n RTC->ALRMASSR = (uint32_t)0x00000000;\r\n RTC->ALRMBSSR = (uint32_t)0x00000000;\r\n\r\n /* Reset ISR register and exit initialization mode */\r\n RTC->ISR = (uint32_t)0x00000000;\r\n \r\n /* Reset Tamper and alternate functions configuration register */\r\n RTC->TAFCR = 0x00000000;\r\n \r\n /* Wait till the RTC RSF flag is set */\r\n if (RTC_WaitForSynchro() == ERROR)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n }\r\n }\r\n \r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the RTC registers according to the specified parameters \r\n * in RTC_InitStruct.\r\n * @param RTC_InitStruct: pointer to a RTC_InitTypeDef structure that contains \r\n * the configuration information for the RTC peripheral.\r\n * @note The RTC Prescaler register is write protected and can be written in \r\n * initialization mode only. \r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC registers are initialized\r\n * - ERROR: RTC registers are not initialized \r\n */\r\nErrorStatus RTC_Init(RTC_InitTypeDef* RTC_InitStruct)\r\n{\r\n ErrorStatus status = ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_HOUR_FORMAT(RTC_InitStruct->RTC_HourFormat));\r\n assert_param(IS_RTC_ASYNCH_PREDIV(RTC_InitStruct->RTC_AsynchPrediv));\r\n assert_param(IS_RTC_SYNCH_PREDIV(RTC_InitStruct->RTC_SynchPrediv));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Set Initialization mode */\r\n if (RTC_EnterInitMode() == ERROR)\r\n {\r\n status = ERROR;\r\n } \r\n else\r\n {\r\n /* Clear RTC CR FMT Bit */\r\n RTC->CR &= ((uint32_t)~(RTC_CR_FMT));\r\n /* Set RTC_CR register */\r\n RTC->CR |= ((uint32_t)(RTC_InitStruct->RTC_HourFormat));\r\n \r\n /* Configure the RTC PRER */\r\n RTC->PRER = (uint32_t)(RTC_InitStruct->RTC_SynchPrediv);\r\n RTC->PRER |= (uint32_t)(RTC_InitStruct->RTC_AsynchPrediv << 16);\r\n\r\n /* Exit Initialization mode */\r\n RTC_ExitInitMode();\r\n\r\n status = SUCCESS; \r\n }\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Fills each RTC_InitStruct member with its default value.\r\n * @param RTC_InitStruct: pointer to a RTC_InitTypeDef structure which will be \r\n * initialized.\r\n * @retval None\r\n */\r\nvoid RTC_StructInit(RTC_InitTypeDef* RTC_InitStruct)\r\n{\r\n /* Initialize the RTC_HourFormat member */\r\n RTC_InitStruct->RTC_HourFormat = RTC_HourFormat_24;\r\n \r\n /* Initialize the RTC_AsynchPrediv member */\r\n RTC_InitStruct->RTC_AsynchPrediv = (uint32_t)0x7F;\r\n\r\n /* Initialize the RTC_SynchPrediv member */\r\n RTC_InitStruct->RTC_SynchPrediv = (uint32_t)0xFF; \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the RTC registers write protection.\r\n * @note All the RTC registers are write protected except for RTC_ISR[13:8], \r\n * RTC_TAFCR and RTC_BKPxR.\r\n * @note Writing a wrong key reactivates the write protection.\r\n * @note The protection mechanism is not affected by system reset. \r\n * @param NewState: new state of the write protection.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RTC_WriteProtectionCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n }\r\n else\r\n {\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53; \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enters the RTC Initialization mode.\r\n * @note The RTC Initialization mode is write protected, use the \r\n * RTC_WriteProtectionCmd(DISABLE) before calling this function. \r\n * @param None\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC is in Init mode\r\n * - ERROR: RTC is not in Init mode \r\n */\r\nErrorStatus RTC_EnterInitMode(void)\r\n{\r\n __IO uint32_t initcounter = 0x00;\r\n ErrorStatus status = ERROR;\r\n uint32_t initstatus = 0x00;\r\n \r\n /* Check if the Initialization mode is set */\r\n if ((RTC->ISR & RTC_ISR_INITF) == (uint32_t)RESET)\r\n {\r\n /* Set the Initialization mode */\r\n RTC->ISR = (uint32_t)RTC_INIT_MASK;\r\n \r\n /* Wait till RTC is in INIT state and if Time out is reached exit */\r\n do\r\n {\r\n initstatus = RTC->ISR & RTC_ISR_INITF;\r\n initcounter++; \r\n } while((initcounter != INITMODE_TIMEOUT) && (initstatus == 0x00));\r\n \r\n if ((RTC->ISR & RTC_ISR_INITF) != RESET)\r\n {\r\n status = SUCCESS;\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n } \r\n }\r\n else\r\n {\r\n status = SUCCESS; \r\n } \r\n \r\n return (status); \r\n}\r\n\r\n/**\r\n * @brief Exits the RTC Initialization mode.\r\n * @note When the initialization sequence is complete, the calendar restarts \r\n * counting after 4 RTCCLK cycles. \r\n * @note The RTC Initialization mode is write protected, use the \r\n * RTC_WriteProtectionCmd(DISABLE) before calling this function. \r\n * @param None\r\n * @retval None\r\n */\r\nvoid RTC_ExitInitMode(void)\r\n{\r\n /* Exit Initialization mode */\r\n RTC->ISR &= (uint32_t)~RTC_ISR_INIT;\r\n}\r\n\r\n/**\r\n * @brief Waits until the RTC Time and Date registers (RTC_TR and RTC_DR) are \r\n * synchronized with RTC APB clock.\r\n * @note The RTC Resynchronization mode is write protected, use the \r\n * RTC_WriteProtectionCmd(DISABLE) before calling this function. \r\n * @note To read the calendar through the shadow registers after Calendar \r\n * initialization, calendar update or after wakeup from low power modes \r\n * the software must first clear the RSF flag. \r\n * The software must then wait until it is set again before reading \r\n * the calendar, which means that the calendar registers have been \r\n * correctly copied into the RTC_TR and RTC_DR shadow registers. \r\n * @param None\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC registers are synchronised\r\n * - ERROR: RTC registers are not synchronised\r\n */\r\nErrorStatus RTC_WaitForSynchro(void)\r\n{\r\n __IO uint32_t synchrocounter = 0;\r\n ErrorStatus status = ERROR;\r\n uint32_t synchrostatus = 0x00;\r\n\r\n if ((RTC->CR & RTC_CR_BYPSHAD) != RESET)\r\n {\r\n /* Bypass shadow mode */\r\n status = SUCCESS;\r\n }\r\n else\r\n {\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /* Clear RSF flag */\r\n RTC->ISR &= (uint32_t)RTC_RSF_MASK;\r\n \r\n /* Wait the registers to be synchronised */\r\n do\r\n {\r\n synchrostatus = RTC->ISR & RTC_ISR_RSF;\r\n synchrocounter++; \r\n } while((synchrocounter != SYNCHRO_TIMEOUT) && (synchrostatus == 0x00));\r\n \r\n if ((RTC->ISR & RTC_ISR_RSF) != RESET)\r\n {\r\n status = SUCCESS;\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n } \r\n \r\n return (status);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the RTC reference clock detection.\r\n * @param NewState: new state of the RTC reference clock.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC reference clock detection is enabled\r\n * - ERROR: RTC reference clock detection is disabled \r\n */\r\nErrorStatus RTC_RefClockCmd(FunctionalState NewState)\r\n{\r\n ErrorStatus status = ERROR;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Set Initialization mode */\r\n if (RTC_EnterInitMode() == ERROR)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the RTC reference clock detection */\r\n RTC->CR |= RTC_CR_REFCKON; \r\n }\r\n else\r\n {\r\n /* Disable the RTC reference clock detection */\r\n RTC->CR &= ~RTC_CR_REFCKON; \r\n }\r\n /* Exit Initialization mode */\r\n RTC_ExitInitMode();\r\n\r\n status = SUCCESS;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the Bypass Shadow feature.\r\n * @note When the Bypass Shadow is enabled the calendar value are taken \r\n * directly from the Calendar counter.\r\n * @param NewState: new state of the Bypass Shadow feature.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n*/\r\nvoid RTC_BypassShadowCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Set the BYPSHAD bit */\r\n RTC->CR |= (uint8_t)RTC_CR_BYPSHAD;\r\n }\r\n else\r\n {\r\n /* Reset the BYPSHAD bit */\r\n RTC->CR &= (uint8_t)~RTC_CR_BYPSHAD;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group2 Time and Date configuration functions\r\n * @brief Time and Date configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Time and Date configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to program and read the RTC Calendar\r\n (Time and Date).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the RTC current time.\r\n * @param RTC_Format: specifies the format of the entered parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_TimeStruct: pointer to a RTC_TimeTypeDef structure that contains \r\n * the time configuration information for the RTC. \r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC Time register is configured\r\n * - ERROR: RTC Time register is not configured\r\n */\r\nErrorStatus RTC_SetTime(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_TimeStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n ErrorStatus status = ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n \r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n if ((RTC->CR & RTC_CR_FMT) != (uint32_t)RESET)\r\n {\r\n assert_param(IS_RTC_HOUR12(RTC_TimeStruct->RTC_Hours));\r\n assert_param(IS_RTC_H12(RTC_TimeStruct->RTC_H12));\r\n } \r\n else\r\n {\r\n RTC_TimeStruct->RTC_H12 = 0x00;\r\n assert_param(IS_RTC_HOUR24(RTC_TimeStruct->RTC_Hours));\r\n }\r\n assert_param(IS_RTC_MINUTES(RTC_TimeStruct->RTC_Minutes));\r\n assert_param(IS_RTC_SECONDS(RTC_TimeStruct->RTC_Seconds));\r\n }\r\n else\r\n {\r\n if ((RTC->CR & RTC_CR_FMT) != (uint32_t)RESET)\r\n {\r\n tmpreg = RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Hours);\r\n assert_param(IS_RTC_HOUR12(tmpreg));\r\n assert_param(IS_RTC_H12(RTC_TimeStruct->RTC_H12)); \r\n } \r\n else\r\n {\r\n RTC_TimeStruct->RTC_H12 = 0x00;\r\n assert_param(IS_RTC_HOUR24(RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Hours)));\r\n }\r\n assert_param(IS_RTC_MINUTES(RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Minutes)));\r\n assert_param(IS_RTC_SECONDS(RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Seconds)));\r\n }\r\n \r\n /* Check the input parameters format */\r\n if (RTC_Format != RTC_Format_BIN)\r\n {\r\n tmpreg = (((uint32_t)(RTC_TimeStruct->RTC_Hours) << 16) | \\\r\n ((uint32_t)(RTC_TimeStruct->RTC_Minutes) << 8) | \\\r\n ((uint32_t)RTC_TimeStruct->RTC_Seconds) | \\\r\n ((uint32_t)(RTC_TimeStruct->RTC_H12) << 16)); \r\n } \r\n else\r\n {\r\n tmpreg = (uint32_t)(((uint32_t)RTC_ByteToBcd2(RTC_TimeStruct->RTC_Hours) << 16) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_TimeStruct->RTC_Minutes) << 8) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_TimeStruct->RTC_Seconds)) | \\\r\n (((uint32_t)RTC_TimeStruct->RTC_H12) << 16));\r\n } \r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Set Initialization mode */\r\n if (RTC_EnterInitMode() == ERROR)\r\n {\r\n status = ERROR;\r\n } \r\n else\r\n {\r\n /* Set the RTC_TR register */\r\n RTC->TR = (uint32_t)(tmpreg & RTC_TR_RESERVED_MASK);\r\n\r\n /* Exit Initialization mode */\r\n RTC_ExitInitMode(); \r\n\r\n /* If RTC_CR_BYPSHAD bit = 0, wait for synchro else this check is not needed */\r\n if ((RTC->CR & RTC_CR_BYPSHAD) == RESET)\r\n {\r\n if (RTC_WaitForSynchro() == ERROR)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n \r\n }\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Fills each RTC_TimeStruct member with its default value\r\n * (Time = 00h:00min:00sec).\r\n * @param RTC_TimeStruct: pointer to a RTC_TimeTypeDef structure which will be \r\n * initialized.\r\n * @retval None\r\n */\r\nvoid RTC_TimeStructInit(RTC_TimeTypeDef* RTC_TimeStruct)\r\n{\r\n /* Time = 00h:00min:00sec */\r\n RTC_TimeStruct->RTC_H12 = RTC_H12_AM;\r\n RTC_TimeStruct->RTC_Hours = 0;\r\n RTC_TimeStruct->RTC_Minutes = 0;\r\n RTC_TimeStruct->RTC_Seconds = 0; \r\n}\r\n\r\n/**\r\n * @brief Get the RTC current Time.\r\n * @param RTC_Format: specifies the format of the returned parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_TimeStruct: pointer to a RTC_TimeTypeDef structure that will \r\n * contain the returned current time configuration. \r\n * @retval None\r\n */\r\nvoid RTC_GetTime(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_TimeStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n\r\n /* Get the RTC_TR register */\r\n tmpreg = (uint32_t)(RTC->TR & RTC_TR_RESERVED_MASK); \r\n \r\n /* Fill the structure fields with the read parameters */\r\n RTC_TimeStruct->RTC_Hours = (uint8_t)((tmpreg & (RTC_TR_HT | RTC_TR_HU)) >> 16);\r\n RTC_TimeStruct->RTC_Minutes = (uint8_t)((tmpreg & (RTC_TR_MNT | RTC_TR_MNU)) >>8);\r\n RTC_TimeStruct->RTC_Seconds = (uint8_t)(tmpreg & (RTC_TR_ST | RTC_TR_SU));\r\n RTC_TimeStruct->RTC_H12 = (uint8_t)((tmpreg & (RTC_TR_PM)) >> 16); \r\n\r\n /* Check the input parameters format */\r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n /* Convert the structure parameters to Binary format */\r\n RTC_TimeStruct->RTC_Hours = (uint8_t)RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Hours);\r\n RTC_TimeStruct->RTC_Minutes = (uint8_t)RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Minutes);\r\n RTC_TimeStruct->RTC_Seconds = (uint8_t)RTC_Bcd2ToByte(RTC_TimeStruct->RTC_Seconds); \r\n }\r\n}\r\n\r\n/**\r\n * @brief Gets the RTC current Calendar Subseconds value.\r\n * @note This function freeze the Time and Date registers after reading the \r\n * SSR register.\r\n * @param None\r\n * @retval RTC current Calendar Subseconds value.\r\n */\r\nuint32_t RTC_GetSubSecond(void)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Get subseconds values from the correspondent registers*/\r\n tmpreg = (uint32_t)(RTC->SSR);\r\n \r\n /* Read DR register to unfroze calendar registers */\r\n (void) (RTC->DR);\r\n \r\n return (tmpreg);\r\n}\r\n\r\n/**\r\n * @brief Set the RTC current date.\r\n * @param RTC_Format: specifies the format of the entered parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_DateStruct: pointer to a RTC_DateTypeDef structure that contains \r\n * the date configuration information for the RTC.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC Date register is configured\r\n * - ERROR: RTC Date register is not configured\r\n */\r\nErrorStatus RTC_SetDate(uint32_t RTC_Format, RTC_DateTypeDef* RTC_DateStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n ErrorStatus status = ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n\r\n if ((RTC_Format == RTC_Format_BIN) && ((RTC_DateStruct->RTC_Month & 0x10) == 0x10))\r\n {\r\n RTC_DateStruct->RTC_Month = (RTC_DateStruct->RTC_Month & (uint32_t)~(0x10)) + 0x0A;\r\n } \r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n assert_param(IS_RTC_YEAR(RTC_DateStruct->RTC_Year));\r\n assert_param(IS_RTC_MONTH(RTC_DateStruct->RTC_Month));\r\n assert_param(IS_RTC_DATE(RTC_DateStruct->RTC_Date));\r\n }\r\n else\r\n {\r\n assert_param(IS_RTC_YEAR(RTC_Bcd2ToByte(RTC_DateStruct->RTC_Year)));\r\n tmpreg = RTC_Bcd2ToByte(RTC_DateStruct->RTC_Month);\r\n assert_param(IS_RTC_MONTH(tmpreg));\r\n tmpreg = RTC_Bcd2ToByte(RTC_DateStruct->RTC_Date);\r\n assert_param(IS_RTC_DATE(tmpreg));\r\n }\r\n assert_param(IS_RTC_WEEKDAY(RTC_DateStruct->RTC_WeekDay));\r\n\r\n /* Check the input parameters format */\r\n if (RTC_Format != RTC_Format_BIN)\r\n {\r\n tmpreg = ((((uint32_t)RTC_DateStruct->RTC_Year) << 16) | \\\r\n (((uint32_t)RTC_DateStruct->RTC_Month) << 8) | \\\r\n ((uint32_t)RTC_DateStruct->RTC_Date) | \\\r\n (((uint32_t)RTC_DateStruct->RTC_WeekDay) << 13)); \r\n } \r\n else\r\n {\r\n tmpreg = (((uint32_t)RTC_ByteToBcd2(RTC_DateStruct->RTC_Year) << 16) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_DateStruct->RTC_Month) << 8) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_DateStruct->RTC_Date)) | \\\r\n ((uint32_t)RTC_DateStruct->RTC_WeekDay << 13));\r\n }\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Set Initialization mode */\r\n if (RTC_EnterInitMode() == ERROR)\r\n {\r\n status = ERROR;\r\n } \r\n else\r\n {\r\n /* Set the RTC_DR register */\r\n RTC->DR = (uint32_t)(tmpreg & RTC_DR_RESERVED_MASK);\r\n\r\n /* Exit Initialization mode */\r\n RTC_ExitInitMode(); \r\n\r\n /* If RTC_CR_BYPSHAD bit = 0, wait for synchro else this check is not needed */\r\n if ((RTC->CR & RTC_CR_BYPSHAD) == RESET)\r\n {\r\n if (RTC_WaitForSynchro() == ERROR)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n }\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Fills each RTC_DateStruct member with its default value\r\n * (Monday, January 01 xx00).\r\n * @param RTC_DateStruct: pointer to a RTC_DateTypeDef structure which will be \r\n * initialized.\r\n * @retval None\r\n */\r\nvoid RTC_DateStructInit(RTC_DateTypeDef* RTC_DateStruct)\r\n{\r\n /* Monday, January 01 xx00 */\r\n RTC_DateStruct->RTC_WeekDay = RTC_Weekday_Monday;\r\n RTC_DateStruct->RTC_Date = 1;\r\n RTC_DateStruct->RTC_Month = RTC_Month_January;\r\n RTC_DateStruct->RTC_Year = 0;\r\n}\r\n\r\n/**\r\n * @brief Get the RTC current date.\r\n * @param RTC_Format: specifies the format of the returned parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_DateStruct: pointer to a RTC_DateTypeDef structure that will \r\n * contain the returned current date configuration.\r\n * @retval None\r\n */\r\nvoid RTC_GetDate(uint32_t RTC_Format, RTC_DateTypeDef* RTC_DateStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n \r\n /* Get the RTC_TR register */\r\n tmpreg = (uint32_t)(RTC->DR & RTC_DR_RESERVED_MASK); \r\n\r\n /* Fill the structure fields with the read parameters */\r\n RTC_DateStruct->RTC_Year = (uint8_t)((tmpreg & (RTC_DR_YT | RTC_DR_YU)) >> 16);\r\n RTC_DateStruct->RTC_Month = (uint8_t)((tmpreg & (RTC_DR_MT | RTC_DR_MU)) >> 8);\r\n RTC_DateStruct->RTC_Date = (uint8_t)(tmpreg & (RTC_DR_DT | RTC_DR_DU));\r\n RTC_DateStruct->RTC_WeekDay = (uint8_t)((tmpreg & (RTC_DR_WDU)) >> 13); \r\n\r\n /* Check the input parameters format */\r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n /* Convert the structure parameters to Binary format */\r\n RTC_DateStruct->RTC_Year = (uint8_t)RTC_Bcd2ToByte(RTC_DateStruct->RTC_Year);\r\n RTC_DateStruct->RTC_Month = (uint8_t)RTC_Bcd2ToByte(RTC_DateStruct->RTC_Month);\r\n RTC_DateStruct->RTC_Date = (uint8_t)RTC_Bcd2ToByte(RTC_DateStruct->RTC_Date);\r\n RTC_DateStruct->RTC_WeekDay = (uint8_t)(RTC_DateStruct->RTC_WeekDay); \r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group3 Alarms configuration functions\r\n * @brief Alarms (Alarm A and Alarm B) configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Alarms (Alarm A and Alarm B) configuration functions #####\r\n =============================================================================== \r\n [..] This section provides functions allowing to program and read the RTC Alarms.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the specified RTC Alarm.\r\n * @note The Alarm register can only be written when the corresponding Alarm\r\n * is disabled (Use the RTC_AlarmCmd(DISABLE)). \r\n * @param RTC_Format: specifies the format of the returned parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_Alarm: specifies the alarm to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Alarm_A: to select Alarm A\r\n * @arg RTC_Alarm_B: to select Alarm B \r\n * @param RTC_AlarmStruct: pointer to a RTC_AlarmTypeDef structure that \r\n * contains the alarm configuration parameters. \r\n * @retval None\r\n */\r\nvoid RTC_SetAlarm(uint32_t RTC_Format, uint32_t RTC_Alarm, RTC_AlarmTypeDef* RTC_AlarmStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n assert_param(IS_RTC_ALARM(RTC_Alarm));\r\n assert_param(IS_ALARM_MASK(RTC_AlarmStruct->RTC_AlarmMask));\r\n assert_param(IS_RTC_ALARM_DATE_WEEKDAY_SEL(RTC_AlarmStruct->RTC_AlarmDateWeekDaySel));\r\n\r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n if ((RTC->CR & RTC_CR_FMT) != (uint32_t)RESET)\r\n {\r\n assert_param(IS_RTC_HOUR12(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours));\r\n assert_param(IS_RTC_H12(RTC_AlarmStruct->RTC_AlarmTime.RTC_H12));\r\n } \r\n else\r\n {\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_H12 = 0x00;\r\n assert_param(IS_RTC_HOUR24(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours));\r\n }\r\n assert_param(IS_RTC_MINUTES(RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes));\r\n assert_param(IS_RTC_SECONDS(RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds));\r\n \r\n if(RTC_AlarmStruct->RTC_AlarmDateWeekDaySel == RTC_AlarmDateWeekDaySel_Date)\r\n {\r\n assert_param(IS_RTC_ALARM_DATE_WEEKDAY_DATE(RTC_AlarmStruct->RTC_AlarmDateWeekDay));\r\n }\r\n else\r\n {\r\n assert_param(IS_RTC_ALARM_DATE_WEEKDAY_WEEKDAY(RTC_AlarmStruct->RTC_AlarmDateWeekDay));\r\n }\r\n }\r\n else\r\n {\r\n if ((RTC->CR & RTC_CR_FMT) != (uint32_t)RESET)\r\n {\r\n tmpreg = RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours);\r\n assert_param(IS_RTC_HOUR12(tmpreg));\r\n assert_param(IS_RTC_H12(RTC_AlarmStruct->RTC_AlarmTime.RTC_H12));\r\n } \r\n else\r\n {\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_H12 = 0x00;\r\n assert_param(IS_RTC_HOUR24(RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours)));\r\n }\r\n \r\n assert_param(IS_RTC_MINUTES(RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes)));\r\n assert_param(IS_RTC_SECONDS(RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds)));\r\n \r\n if(RTC_AlarmStruct->RTC_AlarmDateWeekDaySel == RTC_AlarmDateWeekDaySel_Date)\r\n {\r\n tmpreg = RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmDateWeekDay);\r\n assert_param(IS_RTC_ALARM_DATE_WEEKDAY_DATE(tmpreg)); \r\n }\r\n else\r\n {\r\n tmpreg = RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmDateWeekDay);\r\n assert_param(IS_RTC_ALARM_DATE_WEEKDAY_WEEKDAY(tmpreg)); \r\n } \r\n }\r\n\r\n /* Check the input parameters format */\r\n if (RTC_Format != RTC_Format_BIN)\r\n {\r\n tmpreg = (((uint32_t)(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours) << 16) | \\\r\n ((uint32_t)(RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes) << 8) | \\\r\n ((uint32_t)RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds) | \\\r\n ((uint32_t)(RTC_AlarmStruct->RTC_AlarmTime.RTC_H12) << 16) | \\\r\n ((uint32_t)(RTC_AlarmStruct->RTC_AlarmDateWeekDay) << 24) | \\\r\n ((uint32_t)RTC_AlarmStruct->RTC_AlarmDateWeekDaySel) | \\\r\n ((uint32_t)RTC_AlarmStruct->RTC_AlarmMask)); \r\n } \r\n else\r\n {\r\n tmpreg = (((uint32_t)RTC_ByteToBcd2(RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours) << 16) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes) << 8) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds)) | \\\r\n ((uint32_t)(RTC_AlarmStruct->RTC_AlarmTime.RTC_H12) << 16) | \\\r\n ((uint32_t)RTC_ByteToBcd2(RTC_AlarmStruct->RTC_AlarmDateWeekDay) << 24) | \\\r\n ((uint32_t)RTC_AlarmStruct->RTC_AlarmDateWeekDaySel) | \\\r\n ((uint32_t)RTC_AlarmStruct->RTC_AlarmMask)); \r\n } \r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Configure the Alarm register */\r\n if (RTC_Alarm == RTC_Alarm_A)\r\n {\r\n RTC->ALRMAR = (uint32_t)tmpreg;\r\n }\r\n else\r\n {\r\n RTC->ALRMBR = (uint32_t)tmpreg;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n}\r\n\r\n/**\r\n * @brief Fills each RTC_AlarmStruct member with its default value\r\n * (Time = 00h:00mn:00sec / Date = 1st day of the month/Mask =\r\n * all fields are masked).\r\n * @param RTC_AlarmStruct: pointer to a @ref RTC_AlarmTypeDef structure which\r\n * will be initialized.\r\n * @retval None\r\n */\r\nvoid RTC_AlarmStructInit(RTC_AlarmTypeDef* RTC_AlarmStruct)\r\n{\r\n /* Alarm Time Settings : Time = 00h:00mn:00sec */\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_H12 = RTC_H12_AM;\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours = 0;\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes = 0;\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds = 0;\r\n\r\n /* Alarm Date Settings : Date = 1st day of the month */\r\n RTC_AlarmStruct->RTC_AlarmDateWeekDaySel = RTC_AlarmDateWeekDaySel_Date;\r\n RTC_AlarmStruct->RTC_AlarmDateWeekDay = 1;\r\n\r\n /* Alarm Masks Settings : Mask = all fields are not masked */\r\n RTC_AlarmStruct->RTC_AlarmMask = RTC_AlarmMask_None;\r\n}\r\n\r\n/**\r\n * @brief Get the RTC Alarm value and masks.\r\n * @param RTC_Format: specifies the format of the output parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_Alarm: specifies the alarm to be read.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Alarm_A: to select Alarm A\r\n * @arg RTC_Alarm_B: to select Alarm B \r\n * @param RTC_AlarmStruct: pointer to a RTC_AlarmTypeDef structure that will \r\n * contains the output alarm configuration values. \r\n * @retval None\r\n */\r\nvoid RTC_GetAlarm(uint32_t RTC_Format, uint32_t RTC_Alarm, RTC_AlarmTypeDef* RTC_AlarmStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n assert_param(IS_RTC_ALARM(RTC_Alarm)); \r\n\r\n /* Get the RTC_ALRMxR register */\r\n if (RTC_Alarm == RTC_Alarm_A)\r\n {\r\n tmpreg = (uint32_t)(RTC->ALRMAR);\r\n }\r\n else\r\n {\r\n tmpreg = (uint32_t)(RTC->ALRMBR);\r\n }\r\n\r\n /* Fill the structure with the read parameters */\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours = (uint32_t)((tmpreg & (RTC_ALRMAR_HT | \\\r\n RTC_ALRMAR_HU)) >> 16);\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes = (uint32_t)((tmpreg & (RTC_ALRMAR_MNT | \\\r\n RTC_ALRMAR_MNU)) >> 8);\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds = (uint32_t)(tmpreg & (RTC_ALRMAR_ST | \\\r\n RTC_ALRMAR_SU));\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_H12 = (uint32_t)((tmpreg & RTC_ALRMAR_PM) >> 16);\r\n RTC_AlarmStruct->RTC_AlarmDateWeekDay = (uint32_t)((tmpreg & (RTC_ALRMAR_DT | RTC_ALRMAR_DU)) >> 24);\r\n RTC_AlarmStruct->RTC_AlarmDateWeekDaySel = (uint32_t)(tmpreg & RTC_ALRMAR_WDSEL);\r\n RTC_AlarmStruct->RTC_AlarmMask = (uint32_t)(tmpreg & RTC_AlarmMask_All);\r\n\r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Hours = RTC_Bcd2ToByte(RTC_AlarmStruct-> \\\r\n RTC_AlarmTime.RTC_Hours);\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Minutes = RTC_Bcd2ToByte(RTC_AlarmStruct-> \\\r\n RTC_AlarmTime.RTC_Minutes);\r\n RTC_AlarmStruct->RTC_AlarmTime.RTC_Seconds = RTC_Bcd2ToByte(RTC_AlarmStruct-> \\\r\n RTC_AlarmTime.RTC_Seconds);\r\n RTC_AlarmStruct->RTC_AlarmDateWeekDay = RTC_Bcd2ToByte(RTC_AlarmStruct->RTC_AlarmDateWeekDay);\r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified RTC Alarm.\r\n * @param RTC_Alarm: specifies the alarm to be configured.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_Alarm_A: to select Alarm A\r\n * @arg RTC_Alarm_B: to select Alarm B \r\n * @param NewState: new state of the specified alarm.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC Alarm is enabled/disabled\r\n * - ERROR: RTC Alarm is not enabled/disabled \r\n */\r\nErrorStatus RTC_AlarmCmd(uint32_t RTC_Alarm, FunctionalState NewState)\r\n{\r\n __IO uint32_t alarmcounter = 0x00;\r\n uint32_t alarmstatus = 0x00;\r\n ErrorStatus status = ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_CMD_ALARM(RTC_Alarm));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Configure the Alarm state */\r\n if (NewState != DISABLE)\r\n {\r\n RTC->CR |= (uint32_t)RTC_Alarm;\r\n\r\n status = SUCCESS; \r\n }\r\n else\r\n { \r\n /* Disable the Alarm in RTC_CR register */\r\n RTC->CR &= (uint32_t)~RTC_Alarm;\r\n \r\n /* Wait till RTC ALRxWF flag is set and if Time out is reached exit */\r\n do\r\n {\r\n alarmstatus = RTC->ISR & (RTC_Alarm >> 8);\r\n alarmcounter++; \r\n } while((alarmcounter != INITMODE_TIMEOUT) && (alarmstatus == 0x00));\r\n \r\n if ((RTC->ISR & (RTC_Alarm >> 8)) == RESET)\r\n {\r\n status = ERROR;\r\n } \r\n else\r\n {\r\n status = SUCCESS;\r\n } \r\n } \r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the RTC AlarmA/B Subseconds value and mask.\r\n * @note This function is performed only when the Alarm is disabled. \r\n * @param RTC_Alarm: specifies the alarm to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Alarm_A: to select Alarm A\r\n * @arg RTC_Alarm_B: to select Alarm B\r\n * @param RTC_AlarmSubSecondValue: specifies the Subseconds value.\r\n * This parameter can be a value from 0 to 0x00007FFF.\r\n * @param RTC_AlarmSubSecondMask: specifies the Subseconds Mask.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_AlarmSubSecondMask_All : All Alarm SS fields are masked.\r\n * There is no comparison on sub seconds for Alarm.\r\n * @arg RTC_AlarmSubSecondMask_SS14_1 : SS[14:1] are don't care in Alarm comparison.\r\n * Only SS[0] is compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_2 : SS[14:2] are don't care in Alarm comparison.\r\n * Only SS[1:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_3 : SS[14:3] are don't care in Alarm comparison.\r\n * Only SS[2:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_4 : SS[14:4] are don't care in Alarm comparison.\r\n * Only SS[3:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_5 : SS[14:5] are don't care in Alarm comparison.\r\n * Only SS[4:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_6 : SS[14:6] are don't care in Alarm comparison.\r\n * Only SS[5:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_7 : SS[14:7] are don't care in Alarm comparison.\r\n * Only SS[6:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_8 : SS[14:8] are don't care in Alarm comparison.\r\n * Only SS[7:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_9 : SS[14:9] are don't care in Alarm comparison.\r\n * Only SS[8:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_10: SS[14:10] are don't care in Alarm comparison.\r\n * Only SS[9:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_11: SS[14:11] are don't care in Alarm comparison.\r\n * Only SS[10:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_12: SS[14:12] are don't care in Alarm comparison.\r\n * Only SS[11:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14_13: SS[14:13] are don't care in Alarm comparison.\r\n * Only SS[12:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_SS14 : SS[14] is don't care in Alarm comparison.\r\n * Only SS[13:0] are compared\r\n * @arg RTC_AlarmSubSecondMask_None : SS[14:0] are compared and must match\r\n * to activate alarm\r\n * @retval None\r\n */\r\nvoid RTC_AlarmSubSecondConfig(uint32_t RTC_Alarm, uint32_t RTC_AlarmSubSecondValue, uint32_t RTC_AlarmSubSecondMask)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_ALARM(RTC_Alarm));\r\n assert_param(IS_RTC_ALARM_SUB_SECOND_VALUE(RTC_AlarmSubSecondValue));\r\n assert_param(IS_RTC_ALARM_SUB_SECOND_MASK(RTC_AlarmSubSecondMask));\r\n \r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /* Configure the Alarm A or Alarm B SubSecond registers */\r\n tmpreg = (uint32_t) (uint32_t)(RTC_AlarmSubSecondValue) | (uint32_t)(RTC_AlarmSubSecondMask);\r\n \r\n if (RTC_Alarm == RTC_Alarm_A)\r\n {\r\n /* Configure the AlarmA SubSecond register */\r\n RTC->ALRMASSR = tmpreg;\r\n }\r\n else\r\n {\r\n /* Configure the Alarm B SubSecond register */\r\n RTC->ALRMBSSR = tmpreg;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n\r\n}\r\n\r\n/**\r\n * @brief Gets the RTC Alarm Subseconds value.\r\n * @param RTC_Alarm: specifies the alarm to be read.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Alarm_A: to select Alarm A\r\n * @arg RTC_Alarm_B: to select Alarm B\r\n * @param None\r\n * @retval RTC Alarm Subseconds value.\r\n */\r\nuint32_t RTC_GetAlarmSubSecond(uint32_t RTC_Alarm)\r\n{\r\n uint32_t tmpreg = 0;\r\n \r\n /* Get the RTC_ALRMxR register */\r\n if (RTC_Alarm == RTC_Alarm_A)\r\n {\r\n tmpreg = (uint32_t)((RTC->ALRMASSR) & RTC_ALRMASSR_SS);\r\n }\r\n else\r\n {\r\n tmpreg = (uint32_t)((RTC->ALRMBSSR) & RTC_ALRMBSSR_SS);\r\n } \r\n \r\n return (tmpreg);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group4 WakeUp Timer configuration functions\r\n * @brief WakeUp Timer configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### WakeUp Timer configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to program and read the RTC WakeUp.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the RTC Wakeup clock source.\r\n * @note The WakeUp Clock source can only be changed when the RTC WakeUp\r\n * is disabled (Use the RTC_WakeUpCmd(DISABLE)).\r\n * @param RTC_WakeUpClock: Wakeup Clock source.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_WakeUpClock_RTCCLK_Div16: RTC Wakeup Counter Clock = RTCCLK/16\r\n * @arg RTC_WakeUpClock_RTCCLK_Div8: RTC Wakeup Counter Clock = RTCCLK/8\r\n * @arg RTC_WakeUpClock_RTCCLK_Div4: RTC Wakeup Counter Clock = RTCCLK/4\r\n * @arg RTC_WakeUpClock_RTCCLK_Div2: RTC Wakeup Counter Clock = RTCCLK/2\r\n * @arg RTC_WakeUpClock_CK_SPRE_16bits: RTC Wakeup Counter Clock = CK_SPRE\r\n * @arg RTC_WakeUpClock_CK_SPRE_17bits: RTC Wakeup Counter Clock = CK_SPRE\r\n * @retval None\r\n */\r\nvoid RTC_WakeUpClockConfig(uint32_t RTC_WakeUpClock)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_WAKEUP_CLOCK(RTC_WakeUpClock));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Clear the Wakeup Timer clock source bits in CR register */\r\n RTC->CR &= (uint32_t)~RTC_CR_WUCKSEL;\r\n\r\n /* Configure the clock source */\r\n RTC->CR |= (uint32_t)RTC_WakeUpClock;\r\n \r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @brief Configures the RTC Wakeup counter.\r\n * @note The RTC WakeUp counter can only be written when the RTC WakeUp\r\n * is disabled (Use the RTC_WakeUpCmd(DISABLE)).\r\n * @param RTC_WakeUpCounter: specifies the WakeUp counter.\r\n * This parameter can be a value from 0x0000 to 0xFFFF. \r\n * @retval None\r\n */\r\nvoid RTC_SetWakeUpCounter(uint32_t RTC_WakeUpCounter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_WAKEUP_COUNTER(RTC_WakeUpCounter));\r\n \r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /* Configure the Wakeup Timer counter */\r\n RTC->WUTR = (uint32_t)RTC_WakeUpCounter;\r\n \r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @brief Returns the RTC WakeUp timer counter value.\r\n * @param None\r\n * @retval The RTC WakeUp Counter value.\r\n */\r\nuint32_t RTC_GetWakeUpCounter(void)\r\n{\r\n /* Get the counter value */\r\n return ((uint32_t)(RTC->WUTR & RTC_WUTR_WUT));\r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the RTC WakeUp timer.\r\n * @param NewState: new state of the WakeUp timer.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nErrorStatus RTC_WakeUpCmd(FunctionalState NewState)\r\n{\r\n __IO uint32_t wutcounter = 0x00;\r\n uint32_t wutwfstatus = 0x00;\r\n ErrorStatus status = ERROR;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Wakeup Timer */\r\n RTC->CR |= (uint32_t)RTC_CR_WUTE;\r\n status = SUCCESS; \r\n }\r\n else\r\n {\r\n /* Disable the Wakeup Timer */\r\n RTC->CR &= (uint32_t)~RTC_CR_WUTE;\r\n /* Wait till RTC WUTWF flag is set and if Time out is reached exit */\r\n do\r\n {\r\n wutwfstatus = RTC->ISR & RTC_ISR_WUTWF;\r\n wutcounter++; \r\n } while((wutcounter != INITMODE_TIMEOUT) && (wutwfstatus == 0x00));\r\n \r\n if ((RTC->ISR & RTC_ISR_WUTWF) == RESET)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n } \r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group5 Daylight Saving configuration functions\r\n * @brief Daylight Saving configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Daylight Saving configuration functions #####\r\n =============================================================================== \r\n [..] This section provide functions allowing to configure the RTC DayLight Saving.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Adds or substract one hour from the current time.\r\n * @param RTC_DayLightSaveOperation: the value of hour adjustment. \r\n * This parameter can be one of the following values:\r\n * @arg RTC_DayLightSaving_SUB1H: Substract one hour (winter time)\r\n * @arg RTC_DayLightSaving_ADD1H: Add one hour (summer time)\r\n * @param RTC_StoreOperation: Specifies the value to be written in the BCK bit \r\n * in CR register to store the operation.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_StoreOperation_Reset: BCK Bit Reset\r\n * @arg RTC_StoreOperation_Set: BCK Bit Set\r\n * @retval None\r\n */\r\nvoid RTC_DayLightSavingConfig(uint32_t RTC_DayLightSaving, uint32_t RTC_StoreOperation)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_DAYLIGHT_SAVING(RTC_DayLightSaving));\r\n assert_param(IS_RTC_STORE_OPERATION(RTC_StoreOperation));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Clear the bits to be configured */\r\n RTC->CR &= (uint32_t)~(RTC_CR_BCK);\r\n\r\n /* Configure the RTC_CR register */\r\n RTC->CR |= (uint32_t)(RTC_DayLightSaving | RTC_StoreOperation);\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @brief Returns the RTC Day Light Saving stored operation.\r\n * @param None\r\n * @retval RTC Day Light Saving stored operation.\r\n * - RTC_StoreOperation_Reset\r\n * - RTC_StoreOperation_Set\r\n */\r\nuint32_t RTC_GetStoreOperation(void)\r\n{\r\n return (RTC->CR & RTC_CR_BCK);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group6 Output pin Configuration function\r\n * @brief Output pin Configuration function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Output pin Configuration function #####\r\n ===============================================================================\r\n [..] This section provide functions allowing to configure the RTC Output source.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the RTC output source (AFO_ALARM).\r\n * @param RTC_Output: Specifies which signal will be routed to the RTC output. \r\n * This parameter can be one of the following values:\r\n * @arg RTC_Output_Disable: No output selected\r\n * @arg RTC_Output_AlarmA: signal of AlarmA mapped to output\r\n * @arg RTC_Output_AlarmB: signal of AlarmB mapped to output\r\n * @arg RTC_Output_WakeUp: signal of WakeUp mapped to output\r\n * @param RTC_OutputPolarity: Specifies the polarity of the output signal. \r\n * This parameter can be one of the following:\r\n * @arg RTC_OutputPolarity_High: The output pin is high when the \r\n * ALRAF/ALRBF/WUTF is high (depending on OSEL)\r\n * @arg RTC_OutputPolarity_Low: The output pin is low when the \r\n * ALRAF/ALRBF/WUTF is high (depending on OSEL)\r\n * @retval None\r\n */\r\nvoid RTC_OutputConfig(uint32_t RTC_Output, uint32_t RTC_OutputPolarity)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_OUTPUT(RTC_Output));\r\n assert_param(IS_RTC_OUTPUT_POL(RTC_OutputPolarity));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Clear the bits to be configured */\r\n RTC->CR &= (uint32_t)~(RTC_CR_OSEL | RTC_CR_POL);\r\n\r\n /* Configure the output selection and polarity */\r\n RTC->CR |= (uint32_t)(RTC_Output | RTC_OutputPolarity);\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group7 Digital Calibration configuration functions\r\n * @brief Digital Calibration configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Digital Calibration configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the RTC clock to be output through the relative \r\n * pin.\r\n * @param NewState: new state of the digital calibration Output.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RTC_CalibOutputCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the RTC clock output */\r\n RTC->CR |= (uint32_t)RTC_CR_COE;\r\n }\r\n else\r\n { \r\n /* Disable the RTC clock output */\r\n RTC->CR &= (uint32_t)~RTC_CR_COE;\r\n }\r\n \r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n}\r\n\r\n/**\r\n * @brief Configures the Calibration Pinout (RTC_CALIB) Selection (1Hz or 512Hz).\r\n * @param RTC_CalibOutput : Select the Calibration output Selection .\r\n * This parameter can be one of the following values:\r\n * @arg RTC_CalibOutput_512Hz: A signal has a regular waveform at 512Hz. \r\n * @arg RTC_CalibOutput_1Hz : A signal has a regular waveform at 1Hz.\r\n * @retval None\r\n*/\r\nvoid RTC_CalibOutputConfig(uint32_t RTC_CalibOutput)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_CALIB_OUTPUT(RTC_CalibOutput));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /*clear flags before config*/\r\n RTC->CR &= (uint32_t)~(RTC_CR_COSEL);\r\n\r\n /* Configure the RTC_CR register */\r\n RTC->CR |= (uint32_t)RTC_CalibOutput;\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @brief Configures the Smooth Calibration Settings.\r\n * @param RTC_SmoothCalibPeriod : Select the Smooth Calibration Period.\r\n * This parameter can be can be one of the following values:\r\n * @arg RTC_SmoothCalibPeriod_32sec : The smooth calibration periode is 32s.\r\n * @arg RTC_SmoothCalibPeriod_16sec : The smooth calibration periode is 16s.\r\n * @arg RTC_SmoothCalibPeriod_8sec : The smooth calibration periode is 8s.\r\n * @param RTC_SmoothCalibPlusPulses : Select to Set or reset the CALP bit.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_SmoothCalibPlusPulses_Set : Add one RTCCLK puls every 2**11 pulses.\r\n * @arg RTC_SmoothCalibPlusPulses_Reset: No RTCCLK pulses are added.\r\n * @param RTC_SmouthCalibMinusPulsesValue: Select the value of CALM[8:0] bits.\r\n * This parameter can be one any value from 0 to 0x000001FF.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC Calib registers are configured\r\n * - ERROR: RTC Calib registers are not configured\r\n*/\r\nErrorStatus RTC_SmoothCalibConfig(uint32_t RTC_SmoothCalibPeriod,\r\n uint32_t RTC_SmoothCalibPlusPulses,\r\n uint32_t RTC_SmouthCalibMinusPulsesValue)\r\n{\r\n ErrorStatus status = ERROR;\r\n uint32_t recalpfcount = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_SMOOTH_CALIB_PERIOD(RTC_SmoothCalibPeriod));\r\n assert_param(IS_RTC_SMOOTH_CALIB_PLUS(RTC_SmoothCalibPlusPulses));\r\n assert_param(IS_RTC_SMOOTH_CALIB_MINUS(RTC_SmouthCalibMinusPulsesValue));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /* check if a calibration is pending*/\r\n if ((RTC->ISR & RTC_ISR_RECALPF) != RESET)\r\n {\r\n /* wait until the Calibration is completed*/\r\n while (((RTC->ISR & RTC_ISR_RECALPF) != RESET) && (recalpfcount != RECALPF_TIMEOUT))\r\n {\r\n recalpfcount++;\r\n }\r\n }\r\n\r\n /* check if the calibration pending is completed or if there is no calibration operation at all*/\r\n if ((RTC->ISR & RTC_ISR_RECALPF) == RESET)\r\n {\r\n /* Configure the Smooth calibration settings */\r\n RTC->CALR = (uint32_t)((uint32_t)RTC_SmoothCalibPeriod | (uint32_t)RTC_SmoothCalibPlusPulses | (uint32_t)RTC_SmouthCalibMinusPulsesValue);\r\n\r\n status = SUCCESS;\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return (ErrorStatus)(status);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup RTC_Group8 TimeStamp configuration functions\r\n * @brief TimeStamp configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### TimeStamp configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or Disables the RTC TimeStamp functionality with the \r\n * specified time stamp pin stimulating edge.\r\n * @param RTC_TimeStampEdge: Specifies the pin edge on which the TimeStamp is \r\n * activated.\r\n * This parameter can be one of the following:\r\n * @arg RTC_TimeStampEdge_Rising: the Time stamp event occurs on the rising \r\n * edge of the related pin.\r\n * @arg RTC_TimeStampEdge_Falling: the Time stamp event occurs on the \r\n * falling edge of the related pin.\r\n * @param NewState: new state of the TimeStamp.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RTC_TimeStampCmd(uint32_t RTC_TimeStampEdge, FunctionalState NewState)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TIMESTAMP_EDGE(RTC_TimeStampEdge));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Get the RTC_CR register and clear the bits to be configured */\r\n tmpreg = (uint32_t)(RTC->CR & (uint32_t)~(RTC_CR_TSEDGE | RTC_CR_TSE));\r\n\r\n /* Get the new configuration */\r\n if (NewState != DISABLE)\r\n {\r\n tmpreg |= (uint32_t)(RTC_TimeStampEdge | RTC_CR_TSE);\r\n }\r\n else\r\n {\r\n tmpreg |= (uint32_t)(RTC_TimeStampEdge);\r\n }\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n /* Configure the Time Stamp TSEDGE and Enable bits */\r\n RTC->CR = (uint32_t)tmpreg;\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n}\r\n\r\n/**\r\n * @brief Gets the RTC TimeStamp value and masks.\r\n * @param RTC_Format: specifies the format of the output parameters.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_Format_BIN: Binary data format \r\n * @arg RTC_Format_BCD: BCD data format\r\n * @param RTC_StampTimeStruct: pointer to a RTC_TimeTypeDef structure that will \r\n * contains the TimeStamp time values. \r\n * @param RTC_StampDateStruct: pointer to a RTC_DateTypeDef structure that will \r\n * contains the TimeStamp date values. \r\n * @retval None\r\n */\r\nvoid RTC_GetTimeStamp(uint32_t RTC_Format, RTC_TimeTypeDef* RTC_StampTimeStruct, \r\n RTC_DateTypeDef* RTC_StampDateStruct)\r\n{\r\n uint32_t tmptime = 0, tmpdate = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_FORMAT(RTC_Format));\r\n\r\n /* Get the TimeStamp time and date registers values */\r\n tmptime = (uint32_t)(RTC->TSTR & RTC_TR_RESERVED_MASK);\r\n tmpdate = (uint32_t)(RTC->TSDR & RTC_DR_RESERVED_MASK);\r\n\r\n /* Fill the Time structure fields with the read parameters */\r\n RTC_StampTimeStruct->RTC_Hours = (uint8_t)((tmptime & (RTC_TR_HT | RTC_TR_HU)) >> 16);\r\n RTC_StampTimeStruct->RTC_Minutes = (uint8_t)((tmptime & (RTC_TR_MNT | RTC_TR_MNU)) >> 8);\r\n RTC_StampTimeStruct->RTC_Seconds = (uint8_t)(tmptime & (RTC_TR_ST | RTC_TR_SU));\r\n RTC_StampTimeStruct->RTC_H12 = (uint8_t)((tmptime & (RTC_TR_PM)) >> 16); \r\n\r\n /* Fill the Date structure fields with the read parameters */\r\n RTC_StampDateStruct->RTC_Year = 0;\r\n RTC_StampDateStruct->RTC_Month = (uint8_t)((tmpdate & (RTC_DR_MT | RTC_DR_MU)) >> 8);\r\n RTC_StampDateStruct->RTC_Date = (uint8_t)(tmpdate & (RTC_DR_DT | RTC_DR_DU));\r\n RTC_StampDateStruct->RTC_WeekDay = (uint8_t)((tmpdate & (RTC_DR_WDU)) >> 13);\r\n\r\n /* Check the input parameters format */\r\n if (RTC_Format == RTC_Format_BIN)\r\n {\r\n /* Convert the Time structure parameters to Binary format */\r\n RTC_StampTimeStruct->RTC_Hours = (uint8_t)RTC_Bcd2ToByte(RTC_StampTimeStruct->RTC_Hours);\r\n RTC_StampTimeStruct->RTC_Minutes = (uint8_t)RTC_Bcd2ToByte(RTC_StampTimeStruct->RTC_Minutes);\r\n RTC_StampTimeStruct->RTC_Seconds = (uint8_t)RTC_Bcd2ToByte(RTC_StampTimeStruct->RTC_Seconds);\r\n\r\n /* Convert the Date structure parameters to Binary format */\r\n RTC_StampDateStruct->RTC_Month = (uint8_t)RTC_Bcd2ToByte(RTC_StampDateStruct->RTC_Month);\r\n RTC_StampDateStruct->RTC_Date = (uint8_t)RTC_Bcd2ToByte(RTC_StampDateStruct->RTC_Date);\r\n RTC_StampDateStruct->RTC_WeekDay = (uint8_t)RTC_Bcd2ToByte(RTC_StampDateStruct->RTC_WeekDay);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Gets the RTC timestamp Subseconds value.\r\n * @param None\r\n * @retval RTC current timestamp Subseconds value.\r\n */\r\nuint32_t RTC_GetTimeStampSubSecond(void)\r\n{\r\n /* Get timestamp subseconds values from the correspondent registers */\r\n return (uint32_t)(RTC->TSSSR);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group9 Tampers configuration functions\r\n * @brief Tampers configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Tampers configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the select Tamper pin edge.\r\n * @param RTC_Tamper: Selected tamper pin.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_Tamper_1: Select Tamper 1.\r\n * @arg RTC_Tamper_2: Select Tamper 2.\r\n * @arg RTC_Tamper_3: Select Tamper 3.\r\n * @param RTC_TamperTrigger: Specifies the trigger on the tamper pin that \r\n * stimulates tamper event. \r\n * This parameter can be one of the following values:\r\n * @arg RTC_TamperTrigger_RisingEdge: Rising Edge of the tamper pin causes tamper event.\r\n * @arg RTC_TamperTrigger_FallingEdge: Falling Edge of the tamper pin causes tamper event.\r\n * @arg RTC_TamperTrigger_LowLevel: Low Level of the tamper pin causes tamper event.\r\n * @arg RTC_TamperTrigger_HighLevel: High Level of the tamper pin causes tamper event.\r\n * @retval None\r\n */\r\nvoid RTC_TamperTriggerConfig(uint32_t RTC_Tamper, uint32_t RTC_TamperTrigger)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TAMPER(RTC_Tamper)); \r\n assert_param(IS_RTC_TAMPER_TRIGGER(RTC_TamperTrigger));\r\n \r\n /* Check if the active level for Tamper is rising edge (Low level)*/\r\n if (RTC_TamperTrigger == RTC_TamperTrigger_RisingEdge)\r\n { \r\n /* Configure the RTC_TAFCR register */\r\n RTC->TAFCR &= (uint32_t)((uint32_t)~(RTC_Tamper << 1));\t\r\n }\r\n else\r\n { \r\n /* Configure the RTC_TAFCR register */\r\n RTC->TAFCR |= (uint32_t)(RTC_Tamper << 1); \r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the Tamper detection.\r\n * @param RTC_Tamper: Selected tamper pin.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_Tamper_1: Select Tamper 1.\r\n * @arg RTC_Tamper_2: Select Tamper 2.\r\n * @arg RTC_Tamper_3: Select Tamper 3.\r\n * @param NewState: new state of the tamper pin.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid RTC_TamperCmd(uint32_t RTC_Tamper, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TAMPER(RTC_Tamper)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected Tamper pin */\r\n RTC->TAFCR |= (uint32_t)RTC_Tamper;\r\n }\r\n else\r\n {\r\n /* Disable the selected Tamper pin */\r\n RTC->TAFCR &= (uint32_t)~RTC_Tamper; \r\n } \r\n}\r\n\r\n/**\r\n * @brief Configures the Tampers Filter.\r\n * @param RTC_TamperFilter: Specifies the tampers filter.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_TamperFilter_Disable: Tamper filter is disabled.\r\n * @arg RTC_TamperFilter_2Sample: Tamper is activated after 2 consecutive \r\n * samples at the active level \r\n * @arg RTC_TamperFilter_4Sample: Tamper is activated after 4 consecutive \r\n * samples at the active level\r\n * @arg RTC_TamperFilter_8Sample: Tamper is activated after 8 consecutive \r\n * samples at the active level \r\n * @retval None\r\n */\r\nvoid RTC_TamperFilterConfig(uint32_t RTC_TamperFilter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TAMPER_FILTER(RTC_TamperFilter));\r\n \r\n /* Clear TAMPFLT[1:0] bits in the RTC_TAFCR register */\r\n RTC->TAFCR &= (uint32_t)~(RTC_TAFCR_TAMPFLT);\r\n\r\n /* Configure the RTC_TAFCR register */\r\n RTC->TAFCR |= (uint32_t)RTC_TamperFilter;\r\n}\r\n\r\n/**\r\n * @brief Configures the Tampers Sampling Frequency.\r\n * @param RTC_TamperSamplingFreq: Specifies the tampers Sampling Frequency.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div32768: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 32768\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div16384: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 16384\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div8192: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 8192\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div4096: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 4096\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div2048: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 2048\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div1024: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 1024\r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div512: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 512 \r\n * @arg RTC_TamperSamplingFreq_RTCCLK_Div256: Each of the tamper inputs are sampled\r\n * with a frequency = RTCCLK / 256 \r\n * @retval None\r\n */\r\nvoid RTC_TamperSamplingFreqConfig(uint32_t RTC_TamperSamplingFreq)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TAMPER_SAMPLING_FREQ(RTC_TamperSamplingFreq));\r\n \r\n /* Clear TAMPFREQ[2:0] bits in the RTC_TAFCR register */\r\n RTC->TAFCR &= (uint32_t)~(RTC_TAFCR_TAMPFREQ);\r\n\r\n /* Configure the RTC_TAFCR register */\r\n RTC->TAFCR |= (uint32_t)RTC_TamperSamplingFreq;\r\n}\r\n\r\n/**\r\n * @brief Configures the Tampers Pins input Precharge Duration.\r\n * @param RTC_TamperPrechargeDuration: Specifies the Tampers Pins input\r\n * Precharge Duration.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_TamperPrechargeDuration_1RTCCLK: Tamper pins are pre-charged before sampling during 1 RTCCLK cycle\r\n * @arg RTC_TamperPrechargeDuration_2RTCCLK: Tamper pins are pre-charged before sampling during 2 RTCCLK cycle\r\n * @arg RTC_TamperPrechargeDuration_4RTCCLK: Tamper pins are pre-charged before sampling during 4 RTCCLK cycle \r\n * @arg RTC_TamperPrechargeDuration_8RTCCLK: Tamper pins are pre-charged before sampling during 8 RTCCLK cycle\r\n * @retval None\r\n */\r\nvoid RTC_TamperPinsPrechargeDuration(uint32_t RTC_TamperPrechargeDuration)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_TAMPER_PRECHARGE_DURATION(RTC_TamperPrechargeDuration));\r\n \r\n /* Clear TAMPPRCH[1:0] bits in the RTC_TAFCR register */\r\n RTC->TAFCR &= (uint32_t)~(RTC_TAFCR_TAMPPRCH);\r\n\r\n /* Configure the RTC_TAFCR register */\r\n RTC->TAFCR |= (uint32_t)RTC_TamperPrechargeDuration;\r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the TimeStamp on Tamper Detection Event.\r\n * @note The timestamp is valid even the TSE bit in tamper control register \r\n * is reset. \r\n * @param NewState: new state of the timestamp on tamper event.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RTC_TimeStampOnTamperDetectionCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Save timestamp on tamper detection event */\r\n RTC->TAFCR |= (uint32_t)RTC_TAFCR_TAMPTS;\r\n }\r\n else\r\n {\r\n /* Tamper detection does not cause a timestamp to be saved */\r\n RTC->TAFCR &= (uint32_t)~RTC_TAFCR_TAMPTS; \r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the Precharge of Tamper pin.\r\n * @param NewState: new state of tamper pull up.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid RTC_TamperPullUpCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable precharge of the selected Tamper pin */\r\n RTC->TAFCR &= (uint32_t)~RTC_TAFCR_TAMPPUDIS; \r\n }\r\n else\r\n {\r\n /* Disable precharge of the selected Tamper pin */\r\n RTC->TAFCR |= (uint32_t)RTC_TAFCR_TAMPPUDIS; \r\n } \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group10 Backup Data Registers configuration functions\r\n * @brief Backup Data Registers configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Backup Data Registers configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Writes a data in a specified RTC Backup data register.\r\n * @param RTC_BKP_DR: RTC Backup data Register number.\r\n * This parameter can be: RTC_BKP_DRx where x can be from 0 to 15 to \r\n * specify the register.\r\n * @param Data: Data to be written in the specified RTC Backup data register. \r\n * @retval None\r\n */\r\nvoid RTC_WriteBackupRegister(uint32_t RTC_BKP_DR, uint32_t Data)\r\n{\r\n __IO uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_BKP(RTC_BKP_DR));\r\n\r\n tmp = RTC_BASE + 0x50;\r\n tmp += (RTC_BKP_DR * 4);\r\n\r\n /* Write the specified register */\r\n *(__IO uint32_t *)tmp = (uint32_t)Data;\r\n}\r\n\r\n/**\r\n * @brief Reads data from the specified RTC Backup data Register.\r\n * @param RTC_BKP_DR: RTC Backup data Register number.\r\n * This parameter can be: RTC_BKP_DRx where x can be from 0 to 15 to \r\n * specify the register. \r\n * @retval None\r\n */\r\nuint32_t RTC_ReadBackupRegister(uint32_t RTC_BKP_DR)\r\n{\r\n __IO uint32_t tmp = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_BKP(RTC_BKP_DR));\r\n\r\n tmp = RTC_BASE + 0x50;\r\n tmp += (RTC_BKP_DR * 4);\r\n \r\n /* Read the specified register */\r\n return (*(__IO uint32_t *)tmp);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group11 Output Type Config configuration functions\r\n * @brief Output Type Config configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Output Type Config configuration functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the RTC Output Pin mode. \r\n * @param RTC_OutputType: specifies the RTC Output (PC13) pin mode.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_OutputType_OpenDrain: RTC Output (PC13) is configured in \r\n * Open Drain mode.\r\n * @arg RTC_OutputType_PushPull: RTC Output (PC13) is configured in \r\n * Push Pull mode. \r\n * @retval None\r\n */\r\nvoid RTC_OutputTypeConfig(uint32_t RTC_OutputType)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_OUTPUT_TYPE(RTC_OutputType));\r\n \r\n RTC->TAFCR &= (uint32_t)~(RTC_TAFCR_ALARMOUTTYPE);\r\n RTC->TAFCR |= (uint32_t)(RTC_OutputType); \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group12 Shift control synchronisation functions\r\n * @brief Shift control synchronisation functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Shift control synchronisation functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the Synchronization Shift Control Settings.\r\n * @note When REFCKON is set, firmware must not write to Shift control register \r\n * @param RTC_ShiftAdd1S : Select to add or not 1 second to the time Calendar.\r\n * This parameter can be one of the following values :\r\n * @arg RTC_ShiftAdd1S_Set : Add one second to the clock calendar. \r\n * @arg RTC_ShiftAdd1S_Reset: No effect.\r\n * @param RTC_ShiftSubFS: Select the number of Second Fractions to Substitute.\r\n * This parameter can be one any value from 0 to 0x7FFF.\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: RTC Shift registers are configured\r\n * - ERROR: RTC Shift registers are not configured\r\n*/\r\nErrorStatus RTC_SynchroShiftConfig(uint32_t RTC_ShiftAdd1S, uint32_t RTC_ShiftSubFS)\r\n{\r\n ErrorStatus status = ERROR;\r\n uint32_t shpfcount = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_SHIFT_ADD1S(RTC_ShiftAdd1S));\r\n assert_param(IS_RTC_SHIFT_SUBFS(RTC_ShiftSubFS));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n \r\n /* Check if a Shift is pending*/\r\n if ((RTC->ISR & RTC_ISR_SHPF) != RESET)\r\n {\r\n /* Wait until the shift is completed*/\r\n while (((RTC->ISR & RTC_ISR_SHPF) != RESET) && (shpfcount != SHPF_TIMEOUT))\r\n {\r\n shpfcount++;\r\n }\r\n }\r\n\r\n /* Check if the Shift pending is completed or if there is no Shift operation at all*/\r\n if ((RTC->ISR & RTC_ISR_SHPF) == RESET)\r\n {\r\n /* check if the reference clock detection is disabled */\r\n if((RTC->CR & RTC_CR_REFCKON) == RESET)\r\n {\r\n /* Configure the Shift settings */\r\n RTC->SHIFTR = (uint32_t)(uint32_t)(RTC_ShiftSubFS) | (uint32_t)(RTC_ShiftAdd1S);\r\n \r\n if(RTC_WaitForSynchro() == ERROR)\r\n {\r\n status = ERROR;\r\n }\r\n else\r\n {\r\n status = SUCCESS;\r\n }\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = ERROR;\r\n }\r\n\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF;\r\n \r\n return (ErrorStatus)(status);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RTC_Group13 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n [..] All RTC interrupts are connected to the EXTI controller.\r\n (+) To enable the RTC Alarm interrupt, the following sequence is required:\r\n (++) Configure and enable the EXTI Line 17 in interrupt mode and select \r\n the rising edge sensitivity using the EXTI_Init() function.\r\n (++) Configure and enable the RTC_Alarm IRQ channel in the NVIC using \r\n the NVIC_Init() function.\r\n (++) Configure the RTC to generate RTC alarms (Alarm A and/or Alarm B)\r\n using the RTC_SetAlarm() and RTC_AlarmCmd() functions.\r\n (+) To enable the RTC Wakeup interrupt, the following sequence is required:\r\n (++) Configure and enable the EXTI Line 20 in interrupt mode and select \r\n the rising edge sensitivity using the EXTI_Init() function.\r\n (++) Configure and enable the RTC_WKUP IRQ channel in the NVIC using\r\n the NVIC_Init() function.\r\n (++) Configure the RTC to generate the RTC wakeup timer event using the \r\n RTC_WakeUpClockConfig(), RTC_SetWakeUpCounter() and RTC_WakeUpCmd() \r\n functions.\r\n (+) To enable the RTC Tamper interrupt, the following sequence is required:\r\n (++) Configure and enable the EXTI Line 19 in interrupt mode and select \r\n the rising edge sensitivity using the EXTI_Init() function.\r\n (++) Configure and enable the TAMP_STAMP IRQ channel in the NVIC using \r\n the NVIC_Init() function.\r\n (++) Configure the RTC to detect the RTC tamper event using the \r\n RTC_TamperTriggerConfig() and RTC_TamperCmd() functions.\r\n (+) To enable the RTC TimeStamp interrupt, the following sequence is required:\r\n (++) Configure and enable the EXTI Line 19 in interrupt mode and select\r\n the rising edge sensitivity using the EXTI_Init() function.\r\n (++) Configure and enable the TAMP_STAMP IRQ channel in the NVIC using \r\n the NVIC_Init() function.\r\n (++) Configure the RTC to detect the RTC time-stamp event using the \r\n RTC_TimeStampCmd() functions.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified RTC interrupts.\r\n * @param RTC_IT: specifies the RTC interrupt sources to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_IT_TS: Time Stamp interrupt mask\r\n * @arg RTC_IT_WUT: WakeUp Timer interrupt mask\r\n * @arg RTC_IT_ALRB: Alarm B interrupt mask\r\n * @arg RTC_IT_ALRA: Alarm A interrupt mask\r\n * @arg RTC_IT_TAMP: Tamper event interrupt mask\r\n * @param NewState: new state of the specified RTC interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid RTC_ITConfig(uint32_t RTC_IT, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_CONFIG_IT(RTC_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Disable the write protection for RTC registers */\r\n RTC->WPR = 0xCA;\r\n RTC->WPR = 0x53;\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Configure the Interrupts in the RTC_CR register */\r\n RTC->CR |= (uint32_t)(RTC_IT & ~RTC_TAFCR_TAMPIE);\r\n /* Configure the Tamper Interrupt in the RTC_TAFCR */\r\n RTC->TAFCR |= (uint32_t)(RTC_IT & RTC_TAFCR_TAMPIE);\r\n }\r\n else\r\n {\r\n /* Configure the Interrupts in the RTC_CR register */\r\n RTC->CR &= (uint32_t)~(RTC_IT & (uint32_t)~RTC_TAFCR_TAMPIE);\r\n /* Configure the Tamper Interrupt in the RTC_TAFCR */\r\n RTC->TAFCR &= (uint32_t)~(RTC_IT & RTC_TAFCR_TAMPIE);\r\n }\r\n /* Enable the write protection for RTC registers */\r\n RTC->WPR = 0xFF; \r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified RTC flag is set or not.\r\n * @param RTC_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_FLAG_RECALPF: RECALPF event flag\r\n * @arg RTC_FLAG_TAMP3F: Tamper 3 event flag\r\n * @arg RTC_FLAG_TAMP2F: Tamper 2 event flag \r\n * @arg RTC_FLAG_TAMP1F: Tamper 1 event flag\r\n * @arg RTC_FLAG_TSOVF: Time Stamp OverFlow flag\r\n * @arg RTC_FLAG_TSF: Time Stamp event flag\r\n * @arg RTC_FLAG_WUTF: WakeUp Timer flag\r\n * @arg RTC_FLAG_ALRBF: Alarm B flag\r\n * @arg RTC_FLAG_ALRAF: Alarm A flag\r\n * @arg RTC_FLAG_INITF: Initialization mode flag\r\n * @arg RTC_FLAG_RSF: Registers Synchronized flag\r\n * @arg RTC_FLAG_INITS: Registers Configured flag\r\n * @argRTC_FLAG_SHPF : Shift operation pending flag. \r\n * @arg RTC_FLAG_WUTWF: WakeUp Timer Write flag\r\n * @arg RTC_FLAG_ALRBWF: Alarm B Write flag\r\n * @arg RTC_FLAG_ALRAWF: Alarm A write flag\r\n * @retval The new state of RTC_FLAG (SET or RESET).\r\n */\r\nFlagStatus RTC_GetFlagStatus(uint32_t RTC_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n uint32_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_GET_FLAG(RTC_FLAG));\r\n \r\n /* Get all the flags */\r\n tmpreg = (uint32_t)(RTC->ISR & RTC_FLAGS_MASK);\r\n \r\n /* Return the status of the flag */\r\n if ((tmpreg & RTC_FLAG) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the RTC's pending flags.\r\n * @param RTC_FLAG: specifies the RTC flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_FLAG_TAMP3F: Tamper 3 event flag\r\n * @arg RTC_FLAG_TAMP2F: Tamper 2 event flag\r\n * @arg RTC_FLAG_TAMP1F: Tamper 1 event flag \r\n * @arg RTC_FLAG_TSOVF: Time Stamp Overflow flag \r\n * @arg RTC_FLAG_TSF: Time Stamp event flag\r\n * @arg RTC_FLAG_WUTF: WakeUp Timer flag\r\n * @arg RTC_FLAG_ALRBF: Alarm B flag\r\n * @arg RTC_FLAG_ALRAF: Alarm A flag\r\n * @arg RTC_FLAG_RSF: Registers Synchronized flag\r\n * @retval None\r\n */\r\nvoid RTC_ClearFlag(uint32_t RTC_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_RTC_CLEAR_FLAG(RTC_FLAG));\r\n\r\n /* Clear the Flags in the RTC_ISR register */\r\n RTC->ISR = (uint32_t)((uint32_t)(~((RTC_FLAG | RTC_ISR_INIT)& 0x0001FFFF) | (uint32_t)(RTC->ISR & RTC_ISR_INIT))); \r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified RTC interrupt has occurred or not.\r\n * @param RTC_IT: specifies the RTC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg RTC_IT_TS: Time Stamp interrupt \r\n * @arg RTC_IT_WUT: WakeUp Timer interrupt \r\n * @arg RTC_IT_ALRB: Alarm B interrupt \r\n * @arg RTC_IT_ALRA: Alarm A interrupt \r\n * @arg RTC_IT_TAMP1: Tamper1 event interrupt \r\n * @arg RTC_IT_TAMP2: Tamper2 event interrupt \r\n * @arg RTC_IT_TAMP3: Tamper3 event interrupt\r\n * @retval The new state of RTC_IT (SET or RESET).\r\n */\r\nITStatus RTC_GetITStatus(uint32_t RTC_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n uint32_t tmpreg = 0, enablestatus = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_RTC_GET_IT(RTC_IT));\r\n \r\n /* Get the TAMPER Interrupt enable bit and pending bit */\r\n tmpreg = (uint32_t)(RTC->TAFCR & (RTC_TAFCR_TAMPIE));\r\n \r\n /* Get the Interrupt enable Status */\r\n enablestatus = (uint32_t)((RTC->CR & RTC_IT) | (tmpreg & ((RTC_IT >> (RTC_IT >> 18)) >> 15)));\r\n \r\n /* Get the Interrupt pending bit */\r\n tmpreg = (uint32_t)((RTC->ISR & (uint32_t)(RTC_IT >> 4)));\r\n \r\n /* Get the status of the Interrupt */\r\n if ((enablestatus != (uint32_t)RESET) && ((tmpreg & 0x0000FFFF) != (uint32_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the RTC's interrupt pending bits.\r\n * @param RTC_IT: specifies the RTC interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg RTC_IT_TS: Time Stamp interrupt \r\n * @arg RTC_IT_WUT: WakeUp Timer interrupt \r\n * @arg RTC_IT_ALRB: Alarm B interrupt \r\n * @arg RTC_IT_ALRA: Alarm A interrupt \r\n * @arg RTC_IT_TAMP1: Tamper1 event interrupt\r\n * @arg RTC_IT_TAMP2: Tamper2 event interrupt\r\n * @arg RTC_IT_TAMP3: Tamper3 event interrupt \r\n * @retval None\r\n */\r\nvoid RTC_ClearITPendingBit(uint32_t RTC_IT)\r\n{\r\n uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RTC_CLEAR_IT(RTC_IT));\r\n\r\n /* Get the RTC_ISR Interrupt pending bits mask */\r\n tmpreg = (uint32_t)(RTC_IT >> 4);\r\n\r\n /* Clear the interrupt pending bits in the RTC_ISR register */\r\n RTC->ISR = (uint32_t)((uint32_t)(~((tmpreg | RTC_ISR_INIT)& 0x0000FFFF) | (uint32_t)(RTC->ISR & RTC_ISR_INIT))); \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief Converts a 2 digit decimal to BCD format.\r\n * @param Value: Byte to be converted.\r\n * @retval Converted byte\r\n */\r\nstatic uint8_t RTC_ByteToBcd2(uint8_t Value)\r\n{\r\n uint8_t bcdhigh = 0;\r\n \r\n while (Value >= 10)\r\n {\r\n bcdhigh++;\r\n Value -= 10;\r\n }\r\n \r\n return ((uint8_t)(bcdhigh << 4) | Value);\r\n}\r\n\r\n/**\r\n * @brief Convert from 2 digit BCD to Binary.\r\n * @param Value: BCD value to be converted.\r\n * @retval Converted word\r\n */\r\nstatic uint8_t RTC_Bcd2ToByte(uint8_t Value)\r\n{\r\n uint8_t tmp = 0;\r\n tmp = ((uint8_t)(Value & (uint8_t)0xF0) >> (uint8_t)0x4) * 10;\r\n return (tmp + (Value & (uint8_t)0x0F));\r\n}\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_spi.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_spi.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Serial peripheral interface (SPI):\r\n * + Initialization and Configuration\r\n * + Data transfers functions\r\n * + Hardware CRC Calculation\r\n * + DMA transfers management\r\n * + Interrupts and flags management\r\n *\r\n * @verbatim\r\n \r\n \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..]\r\n (#) Enable peripheral clock using RCC_APBPeriphClockCmd(RCC_APB2Periph_SPI1, ENABLE)\r\n function for SPI1 or using RCC_APBPeriphClockCmd(RCC_APB1Periph_SPI2, ENABLE)\r\n function for SPI2.\r\n (#) Enable SCK, MOSI, MISO and NSS GPIO clocks using RCC_AHBPeriphClockCmd()\r\n function. \r\n (#) Peripherals alternate function: \r\n (++) Connect the pin to the desired peripherals' Alternate \r\n Function (AF) using GPIO_PinAFConfig() function.\r\n (++) Configure the desired pin in alternate function by:\r\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF.\r\n (++) Select the type, pull-up/pull-down and output speed via \r\n GPIO_PuPd, GPIO_OType and GPIO_Speed members.\r\n (++) Call GPIO_Init() function.\r\n (#) Program the Polarity, Phase, First Data, Baud Rate Prescaler, Slave \r\n Management, Peripheral Mode and CRC Polynomial values using the SPI_Init()\r\n function in SPI mode. In I2S mode, program the Mode, Standard, Data Format,\r\n MCLK Output, Audio frequency and Polarity using I2S_Init() function.\r\n (#) Configure the FIFO threshold using SPI_RxFIFOThresholdConfig() to select \r\n at which threshold the RXNE event is generated. \r\n (#) Enable the NVIC and the corresponding interrupt using the function \r\n SPI_I2S_ITConfig() if you need to use interrupt mode. \r\n (#) When using the DMA mode \r\n (++) Configure the DMA using DMA_Init() function.\r\n (++) Active the needed channel Request using SPI_I2S_DMACmd() function.\r\n (#) Enable the SPI using the SPI_Cmd() function or enable the I2S using\r\n I2S_Cmd().\r\n (#) Enable the DMA using the DMA_Cmd() function when using DMA mode. \r\n (#) Optionally you can enable/configure the following parameters without\r\n re-initialization (i.e there is no need to call again SPI_Init() function):\r\n (++) When bidirectional mode (SPI_Direction_1Line_Rx or SPI_Direction_1Line_Tx)\r\n is programmed as Data direction parameter using the SPI_Init() function\r\n it can be possible to switch between SPI_Direction_Tx or SPI_Direction_Rx\r\n using the SPI_BiDirectionalLineConfig() function.\r\n (++) When SPI_NSS_Soft is selected as Slave Select Management parameter \r\n using the SPI_Init() function it can be possible to manage the \r\n NSS internal signal using the SPI_NSSInternalSoftwareConfig() function.\r\n (++) Reconfigure the data size using the SPI_DataSizeConfig() function. \r\n (++) Enable or disable the SS output using the SPI_SSOutputCmd() function.\r\n (#) To use the CRC Hardware calculation feature refer to the Peripheral \r\n CRC hardware Calculation subsection.\r\n [..] It is possible to use SPI in I2S full duplex mode, in this case, each SPI \r\n peripheral is able to manage sending and receiving data simultaneously\r\n using two data lines. Each SPI peripheral has an extended block called I2Sxext\r\n (ie. I2S2ext for SPI2 and I2S3ext for SPI3).\r\n The extension block is not a full SPI IP, it is used only as I2S slave to\r\n implement full duplex mode. The extension block uses the same clock sources\r\n as its master. \r\n To configure I2S full duplex you have to:\r\n (#) Configure SPIx in I2S mode (I2S_Init() function) as described above. \r\n (#) Call the I2S_FullDuplexConfig() function using the same strucutre passed to \r\n I2S_Init() function.\r\n (#) Call I2S_Cmd() for SPIx then for its extended block.\r\n (#) Configure interrupts or DMA requests and to get/clear flag status, \r\n use I2Sxext instance for the extension block.\r\n [..] Functions that can be called with I2Sxext instances are:\r\n I2S_Cmd(), I2S_FullDuplexConfig(), SPI_I2S_ReceiveData16(), SPI_I2S_SendData16(), \r\n SPI_I2S_DMACmd(), SPI_I2S_ITConfig(), SPI_I2S_GetFlagStatus(), SPI_I2S_ClearFlag(),\r\n SPI_I2S_GetITStatus() and SPI_I2S_ClearITPendingBit().\r\n [..] Example: To use SPI3 in Full duplex mode (SPI3 is Master Tx, I2S3ext is Slave Rx):\r\n [..] RCC_APB1PeriphClockCmd(RCC_APB1Periph_SPI3, ENABLE); \r\n I2S_StructInit(&I2SInitStruct);\r\n I2SInitStruct.Mode = I2S_Mode_MasterTx; \r\n I2S_Init(SPI3, &I2SInitStruct);\r\n I2S_FullDuplexConfig(SPI3ext, &I2SInitStruct)\r\n I2S_Cmd(SPI3, ENABLE);\r\n I2S_Cmd(SPI3ext, ENABLE);\r\n ...\r\n while (SPI_I2S_GetFlagStatus(SPI2, SPI_FLAG_TXE) == RESET)\r\n {}\r\n SPI_I2S_SendData16(SPI3, txdata[i]);\r\n ... \r\n while (SPI_I2S_GetFlagStatus(I2S3ext, SPI_FLAG_RXNE) == RESET)\r\n {}\r\n rxdata[i] = SPI_I2S_ReceiveData16(I2S3ext);\r\n ... \r\n [..]\r\n (@) In SPI mode: To use the SPI TI mode, call the function SPI_TIModeCmd() \r\n just after calling the function SPI_Init(). \r\n \r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup SPI\r\n * @brief SPI driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* SPI registers Masks */\r\n#define CR1_CLEAR_MASK ((uint16_t)0x3040)\r\n#define CR2_LDMA_MASK ((uint16_t)0x9FFF)\r\n\r\n#define I2SCFGR_CLEAR_MASK ((uint16_t)0xF040)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup SPI_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup SPI_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions allowing to initialize the SPI Direction,\r\n SPI Mode, SPI Data Size, SPI Polarity, SPI Phase, SPI NSS Management, SPI Baud\r\n Rate Prescaler, SPI First Bit and SPI CRC Polynomial.\r\n [..] The SPI_Init() function follows the SPI configuration procedures for Master mode\r\n and Slave mode (details for these procedures are available in reference manual).\r\n [..] When the Software NSS management (SPI_InitStruct->SPI_NSS = SPI_NSS_Soft) is selected,\r\n use the following function to manage the NSS bit:\r\n void SPI_NSSInternalSoftwareConfig(SPI_TypeDef* SPIx, uint16_t SPI_NSSInternalSoft);\r\n [..] In Master mode, when the Hardware NSS management (SPI_InitStruct->SPI_NSS = SPI_NSS_Hard)\r\n is selected, use the following function to enable the NSS output feature.\r\n void SPI_SSOutputCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\n [..] The NSS pulse mode can be managed by the SPI TI mode when enabling it using the \r\n following function: void SPI_TIModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\n And it can be managed by software in the SPI Motorola mode using this function: \r\n void SPI_NSSPulseModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState);\r\n [..] This section provides also functions to initialize the I2S Mode, Standard, \r\n Data Format, MCLK Output, Audio frequency and Polarity.\r\n [..] The I2S_Init() function follows the I2S configuration procedures for Master mode\r\n and Slave mode.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the SPIx peripheral registers to their default\r\n * reset values.\r\n * @param SPIx: To select the SPIx peripheral, where x can be: 1, 2 or 3 \r\n * in SPI mode.\r\n * @retval None\r\n */\r\nvoid SPI_I2S_DeInit(SPI_TypeDef* SPIx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n\r\n if (SPIx == SPI1)\r\n {\r\n /* Enable SPI1 reset state */\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_SPI1, ENABLE);\r\n /* Release SPI1 from reset state */\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_SPI1, DISABLE);\r\n }\r\n else if (SPIx == SPI2)\r\n {\r\n /* Enable SPI2 reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_SPI2, ENABLE);\r\n /* Release SPI2 from reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_SPI2, DISABLE);\r\n }\r\n else if (SPIx == SPI3)\r\n {\r\n /* Enable SPI3 reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_SPI3, ENABLE);\r\n /* Release SPI3 from reset state */\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_SPI3, DISABLE);\r\n }\r\n else\r\n {\r\n if (SPIx == SPI4)\r\n {\r\n /* Enable SPI4 reset state */\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_SPI4, ENABLE);\r\n /* Release SPI4 from reset state */\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_SPI4, DISABLE);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each SPI_InitStruct member with its default value.\r\n * @param SPI_InitStruct: pointer to a SPI_InitTypeDef structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid SPI_StructInit(SPI_InitTypeDef* SPI_InitStruct)\r\n{\r\n/*--------------- Reset SPI init structure parameters values -----------------*/\r\n /* Initialize the SPI_Direction member */\r\n SPI_InitStruct->SPI_Direction = SPI_Direction_2Lines_FullDuplex;\r\n /* Initialize the SPI_Mode member */\r\n SPI_InitStruct->SPI_Mode = SPI_Mode_Slave;\r\n /* Initialize the SPI_DataSize member */\r\n SPI_InitStruct->SPI_DataSize = SPI_DataSize_8b;\r\n /* Initialize the SPI_CPOL member */\r\n SPI_InitStruct->SPI_CPOL = SPI_CPOL_Low;\r\n /* Initialize the SPI_CPHA member */\r\n SPI_InitStruct->SPI_CPHA = SPI_CPHA_1Edge;\r\n /* Initialize the SPI_NSS member */\r\n SPI_InitStruct->SPI_NSS = SPI_NSS_Hard;\r\n /* Initialize the SPI_BaudRatePrescaler member */\r\n SPI_InitStruct->SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_2;\r\n /* Initialize the SPI_FirstBit member */\r\n SPI_InitStruct->SPI_FirstBit = SPI_FirstBit_MSB;\r\n /* Initialize the SPI_CRCPolynomial member */\r\n SPI_InitStruct->SPI_CRCPolynomial = 7;\r\n}\r\n\r\n/**\r\n * @brief Initializes the SPIx peripheral according to the specified \r\n * parameters in the SPI_InitStruct.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param SPI_InitStruct: pointer to a SPI_InitTypeDef structure that\r\n * contains the configuration information for the specified SPI peripheral.\r\n * @retval None\r\n */\r\nvoid SPI_Init(SPI_TypeDef* SPIx, SPI_InitTypeDef* SPI_InitStruct)\r\n{\r\n uint16_t tmpreg = 0;\r\n\r\n /* check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n\r\n /* Check the SPI parameters */\r\n assert_param(IS_SPI_DIRECTION_MODE(SPI_InitStruct->SPI_Direction));\r\n assert_param(IS_SPI_MODE(SPI_InitStruct->SPI_Mode));\r\n assert_param(IS_SPI_DATA_SIZE(SPI_InitStruct->SPI_DataSize));\r\n assert_param(IS_SPI_CPOL(SPI_InitStruct->SPI_CPOL));\r\n assert_param(IS_SPI_CPHA(SPI_InitStruct->SPI_CPHA));\r\n assert_param(IS_SPI_NSS(SPI_InitStruct->SPI_NSS));\r\n assert_param(IS_SPI_BAUDRATE_PRESCALER(SPI_InitStruct->SPI_BaudRatePrescaler));\r\n assert_param(IS_SPI_FIRST_BIT(SPI_InitStruct->SPI_FirstBit));\r\n assert_param(IS_SPI_CRC_POLYNOMIAL(SPI_InitStruct->SPI_CRCPolynomial));\r\n\r\n /* Configuring the SPI in master mode */\r\n if(SPI_InitStruct->SPI_Mode == SPI_Mode_Master)\r\n {\r\n/*---------------------------- SPIx CR1 Configuration ------------------------*/\r\n /* Get the SPIx CR1 value */\r\n tmpreg = SPIx->CR1;\r\n /* Clear BIDIMode, BIDIOE, RxONLY, SSM, SSI, LSBFirst, BR, MSTR, CPOL and CPHA bits */\r\n tmpreg &= CR1_CLEAR_MASK;\r\n /* Configure SPIx: direction, NSS management, first transmitted bit, BaudRate prescaler\r\n master/slave mode, CPOL and CPHA */\r\n /* Set BIDImode, BIDIOE and RxONLY bits according to SPI_Direction value */\r\n /* Set SSM, SSI and MSTR bits according to SPI_Mode and SPI_NSS values */\r\n /* Set LSBFirst bit according to SPI_FirstBit value */\r\n /* Set BR bits according to SPI_BaudRatePrescaler value */\r\n /* Set CPOL bit according to SPI_CPOL value */\r\n /* Set CPHA bit according to SPI_CPHA value */\r\n tmpreg |= (uint16_t)((uint16_t)(SPI_InitStruct->SPI_Direction | SPI_InitStruct->SPI_Mode) |\r\n (uint16_t)((uint16_t)(SPI_InitStruct->SPI_CPOL | SPI_InitStruct->SPI_CPHA) |\r\n (uint16_t)((uint16_t)(SPI_InitStruct->SPI_NSS | SPI_InitStruct->SPI_BaudRatePrescaler) | \r\n SPI_InitStruct->SPI_FirstBit)));\r\n /* Write to SPIx CR1 */\r\n SPIx->CR1 = tmpreg;\r\n /*-------------------------Data Size Configuration -----------------------*/\r\n /* Get the SPIx CR2 value */\r\n tmpreg = SPIx->CR2;\r\n /* Clear DS[3:0] bits */\r\n tmpreg &= (uint16_t)~SPI_CR2_DS;\r\n /* Configure SPIx: Data Size */\r\n tmpreg |= (uint16_t)(SPI_InitStruct->SPI_DataSize);\r\n /* Write to SPIx CR2 */\r\n SPIx->CR2 = tmpreg;\r\n }\r\n /* Configuring the SPI in slave mode */\r\n else\r\n {\r\n/*---------------------------- Data size Configuration -----------------------*/\r\n /* Get the SPIx CR2 value */\r\n tmpreg = SPIx->CR2;\r\n /* Clear DS[3:0] bits */\r\n tmpreg &= (uint16_t)~SPI_CR2_DS;\r\n /* Configure SPIx: Data Size */\r\n tmpreg |= (uint16_t)(SPI_InitStruct->SPI_DataSize);\r\n /* Write to SPIx CR2 */\r\n SPIx->CR2 = tmpreg;\r\n/*---------------------------- SPIx CR1 Configuration ------------------------*/\r\n /* Get the SPIx CR1 value */\r\n tmpreg = SPIx->CR1;\r\n /* Clear BIDIMode, BIDIOE, RxONLY, SSM, SSI, LSBFirst, BR, MSTR, CPOL and CPHA bits */\r\n tmpreg &= CR1_CLEAR_MASK;\r\n /* Configure SPIx: direction, NSS management, first transmitted bit, BaudRate prescaler\r\n master/salve mode, CPOL and CPHA */\r\n /* Set BIDImode, BIDIOE and RxONLY bits according to SPI_Direction value */\r\n /* Set SSM, SSI and MSTR bits according to SPI_Mode and SPI_NSS values */\r\n /* Set LSBFirst bit according to SPI_FirstBit value */\r\n /* Set BR bits according to SPI_BaudRatePrescaler value */\r\n /* Set CPOL bit according to SPI_CPOL value */\r\n /* Set CPHA bit according to SPI_CPHA value */\r\n tmpreg |= (uint16_t)((uint16_t)(SPI_InitStruct->SPI_Direction | SPI_InitStruct->SPI_Mode) | \r\n (uint16_t)((uint16_t)(SPI_InitStruct->SPI_CPOL | SPI_InitStruct->SPI_CPHA) | \r\n (uint16_t)((uint16_t)(SPI_InitStruct->SPI_NSS | SPI_InitStruct->SPI_BaudRatePrescaler) | \r\n SPI_InitStruct->SPI_FirstBit)));\r\n\r\n /* Write to SPIx CR1 */\r\n SPIx->CR1 = tmpreg;\r\n }\r\n\r\n /* Activate the SPI mode (Reset I2SMOD bit in I2SCFGR register) */\r\n SPIx->I2SCFGR &= (uint16_t)~((uint16_t)SPI_I2SCFGR_I2SMOD);\r\n\r\n/*---------------------------- SPIx CRCPOLY Configuration --------------------*/\r\n /* Write to SPIx CRCPOLY */\r\n SPIx->CRCPR = SPI_InitStruct->SPI_CRCPolynomial;\r\n}\r\n\r\n/**\r\n * @brief Fills each I2S_InitStruct member with its default value.\r\n * @param I2S_InitStruct : pointer to a I2S_InitTypeDef structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid I2S_StructInit(I2S_InitTypeDef* I2S_InitStruct)\r\n{\r\n/*--------------- Reset I2S init structure parameters values -----------------*/\r\n /* Initialize the I2S_Mode member */\r\n I2S_InitStruct->I2S_Mode = I2S_Mode_SlaveTx;\r\n\r\n /* Initialize the I2S_Standard member */\r\n I2S_InitStruct->I2S_Standard = I2S_Standard_Phillips;\r\n\r\n /* Initialize the I2S_DataFormat member */\r\n I2S_InitStruct->I2S_DataFormat = I2S_DataFormat_16b;\r\n\r\n /* Initialize the I2S_MCLKOutput member */\r\n I2S_InitStruct->I2S_MCLKOutput = I2S_MCLKOutput_Disable;\r\n\r\n /* Initialize the I2S_AudioFreq member */\r\n I2S_InitStruct->I2S_AudioFreq = I2S_AudioFreq_Default;\r\n\r\n /* Initialize the I2S_CPOL member */\r\n I2S_InitStruct->I2S_CPOL = I2S_CPOL_Low;\r\n}\r\n\r\n/**\r\n * @brief Initializes the SPIx peripheral according to the specified \r\n * parameters in the I2S_InitStruct.\r\n * @param SPIx:To select the SPIx peripheral, where x can be: 2 or 3 \r\n * in I2S mode. \r\n * @param I2S_InitStruct: pointer to an I2S_InitTypeDef structure that\r\n * contains the configuration information for the specified SPI peripheral\r\n * configured in I2S mode.\r\n * @note\r\n * The function calculates the optimal prescaler needed to obtain the most \r\n * accurate audio frequency (depending on the I2S clock source, the PLL values \r\n * and the product configuration). But in case the prescaler value is greater \r\n * than 511, the default value (0x02) will be configured instead. \r\n * @retval None\r\n */\r\nvoid I2S_Init(SPI_TypeDef* SPIx, I2S_InitTypeDef* I2S_InitStruct)\r\n{\r\n uint16_t tmpreg = 0, i2sdiv = 2, i2sodd = 0, packetlength = 1;\r\n uint32_t tmp = 0;\r\n RCC_ClocksTypeDef RCC_Clocks;\r\n uint32_t sourceclock = 0;\r\n\r\n /* Check the I2S parameters */\r\n assert_param(IS_SPI_23_PERIPH(SPIx));\r\n assert_param(IS_I2S_MODE(I2S_InitStruct->I2S_Mode));\r\n assert_param(IS_I2S_STANDARD(I2S_InitStruct->I2S_Standard));\r\n assert_param(IS_I2S_DATA_FORMAT(I2S_InitStruct->I2S_DataFormat));\r\n assert_param(IS_I2S_MCLK_OUTPUT(I2S_InitStruct->I2S_MCLKOutput));\r\n assert_param(IS_I2S_AUDIO_FREQ(I2S_InitStruct->I2S_AudioFreq));\r\n assert_param(IS_I2S_CPOL(I2S_InitStruct->I2S_CPOL)); \r\n\r\n/*----------------------- SPIx I2SCFGR & I2SPR Configuration -----------------*/\r\n /* Clear I2SMOD, I2SE, I2SCFG, PCMSYNC, I2SSTD, CKPOL, DATLEN and CHLEN bits */\r\n SPIx->I2SCFGR &= I2SCFGR_CLEAR_MASK; \r\n SPIx->I2SPR = 0x0002;\r\n\r\n /* Get the I2SCFGR register value */\r\n tmpreg = SPIx->I2SCFGR;\r\n\r\n /* If the default value has to be written, reinitialize i2sdiv and i2sodd*/\r\n if(I2S_InitStruct->I2S_AudioFreq == I2S_AudioFreq_Default)\r\n {\r\n i2sodd = (uint16_t)0;\r\n i2sdiv = (uint16_t)2; \r\n }\r\n /* If the requested audio frequency is not the default, compute the prescaler */\r\n else\r\n {\r\n /* Check the frame length (For the Prescaler computing) */\r\n if(I2S_InitStruct->I2S_DataFormat == I2S_DataFormat_16b)\r\n {\r\n /* Packet length is 16 bits */\r\n packetlength = 1;\r\n }\r\n else\r\n {\r\n /* Packet length is 32 bits */\r\n packetlength = 2;\r\n }\r\n\r\n /* I2S Clock source is System clock: Get System Clock frequency */\r\n RCC_GetClocksFreq(&RCC_Clocks); \r\n\r\n /* Get the source clock value: based on System Clock value */\r\n sourceclock = RCC_Clocks.SYSCLK_Frequency; \r\n\r\n /* Compute the Real divider depending on the MCLK output state with a floating point */\r\n if(I2S_InitStruct->I2S_MCLKOutput == I2S_MCLKOutput_Enable)\r\n {\r\n /* MCLK output is enabled */\r\n tmp = (uint16_t)(((((sourceclock / 256) * 10) / I2S_InitStruct->I2S_AudioFreq)) + 5);\r\n }\r\n else\r\n {\r\n /* MCLK output is disabled */\r\n tmp = (uint16_t)(((((sourceclock / (32 * packetlength)) *10 ) / I2S_InitStruct->I2S_AudioFreq)) + 5);\r\n }\r\n \r\n /* Remove the floating point */\r\n tmp = tmp / 10;\r\n\r\n /* Check the parity of the divider */\r\n i2sodd = (uint16_t)(tmp & (uint16_t)0x0001);\r\n\r\n /* Compute the i2sdiv prescaler */\r\n i2sdiv = (uint16_t)((tmp - i2sodd) / 2);\r\n\r\n /* Get the Mask for the Odd bit (SPI_I2SPR[8]) register */\r\n i2sodd = (uint16_t) (i2sodd << 8);\r\n }\r\n\r\n /* Test if the divider is 1 or 0 or greater than 0xFF */\r\n if ((i2sdiv < 2) || (i2sdiv > 0xFF))\r\n {\r\n /* Set the default values */\r\n i2sdiv = 2;\r\n i2sodd = 0;\r\n }\r\n\r\n /* Write to SPIx I2SPR register the computed value */\r\n SPIx->I2SPR = (uint16_t)(i2sdiv | (uint16_t)(i2sodd | (uint16_t)I2S_InitStruct->I2S_MCLKOutput));\r\n\r\n /* Configure the I2S with the SPI_InitStruct values */\r\n tmpreg |= (uint16_t)((uint16_t)(SPI_I2SCFGR_I2SMOD | I2S_InitStruct->I2S_Mode) | \\\r\n (uint16_t)((uint16_t)((uint16_t)(I2S_InitStruct->I2S_Standard |I2S_InitStruct->I2S_DataFormat) |\\\r\n I2S_InitStruct->I2S_CPOL)));\r\n\r\n /* Write to SPIx I2SCFGR */\r\n SPIx->I2SCFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified SPI peripheral.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param NewState: new state of the SPIx peripheral. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_Cmd(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI peripheral */\r\n SPIx->CR1 |= SPI_CR1_SPE;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI peripheral */\r\n SPIx->CR1 &= (uint16_t)~((uint16_t)SPI_CR1_SPE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TI Mode.\r\n * @note This function can be called only after the SPI_Init() function has \r\n * been called. \r\n * @note When TI mode is selected, the control bits SSM, SSI, CPOL and CPHA \r\n * are not taken into consideration and are configured by hardware \r\n * respectively to the TI mode requirements. \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral. \r\n * @param NewState: new state of the selected SPI TI communication mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_TIModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the TI mode for the selected SPI peripheral */\r\n SPIx->CR2 |= SPI_CR2_FRF;\r\n }\r\n else\r\n {\r\n /* Disable the TI mode for the selected SPI peripheral */\r\n SPIx->CR2 &= (uint16_t)~((uint16_t)SPI_CR2_FRF);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified SPI peripheral (in I2S mode).\r\n * @param SPIx:To select the SPIx peripheral, where x can be: 2 or 3 in \r\n * I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param NewState: new state of the SPIx peripheral. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid I2S_Cmd(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_23_PERIPH_EXT(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI peripheral in I2S mode */\r\n SPIx->I2SCFGR |= SPI_I2SCFGR_I2SE;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI peripheral in I2S mode */\r\n SPIx->I2SCFGR &= (uint16_t)~((uint16_t)SPI_I2SCFGR_I2SE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the data size for the selected SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral. \r\n * @param SPI_DataSize: specifies the SPI data size.\r\n * For the SPIx peripheral this parameter can be one of the following values:\r\n * @arg SPI_DataSize_4b: Set data size to 4 bits\r\n * @arg SPI_DataSize_5b: Set data size to 5 bits\r\n * @arg SPI_DataSize_6b: Set data size to 6 bits\r\n * @arg SPI_DataSize_7b: Set data size to 7 bits\r\n * @arg SPI_DataSize_8b: Set data size to 8 bits\r\n * @arg SPI_DataSize_9b: Set data size to 9 bits\r\n * @arg SPI_DataSize_10b: Set data size to 10 bits\r\n * @arg SPI_DataSize_11b: Set data size to 11 bits\r\n * @arg SPI_DataSize_12b: Set data size to 12 bits\r\n * @arg SPI_DataSize_13b: Set data size to 13 bits\r\n * @arg SPI_DataSize_14b: Set data size to 14 bits\r\n * @arg SPI_DataSize_15b: Set data size to 15 bits\r\n * @arg SPI_DataSize_16b: Set data size to 16 bits\r\n * @retval None\r\n */\r\nvoid SPI_DataSizeConfig(SPI_TypeDef* SPIx, uint16_t SPI_DataSize)\r\n{\r\n uint16_t tmpreg = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_DATA_SIZE(SPI_DataSize));\r\n /* Read the CR2 register */\r\n tmpreg = SPIx->CR2;\r\n /* Clear DS[3:0] bits */\r\n tmpreg &= (uint16_t)~SPI_CR2_DS;\r\n /* Set new DS[3:0] bits value */\r\n tmpreg |= SPI_DataSize;\r\n SPIx->CR2 = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Configures the FIFO reception threshold for the selected SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral. \r\n * @param SPI_RxFIFOThreshold: specifies the FIFO reception threshold.\r\n * This parameter can be one of the following values:\r\n * @arg SPI_RxFIFOThreshold_HF: RXNE event is generated if the FIFO \r\n * level is greater or equal to 1/2. \r\n * @arg SPI_RxFIFOThreshold_QF: RXNE event is generated if the FIFO \r\n * level is greater or equal to 1/4. \r\n * @retval None\r\n */\r\nvoid SPI_RxFIFOThresholdConfig(SPI_TypeDef* SPIx, uint16_t SPI_RxFIFOThreshold)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_RX_FIFO_THRESHOLD(SPI_RxFIFOThreshold));\r\n\r\n /* Clear FRXTH bit */\r\n SPIx->CR2 &= (uint16_t)~((uint16_t)SPI_CR2_FRXTH);\r\n\r\n /* Set new FRXTH bit value */\r\n SPIx->CR2 |= SPI_RxFIFOThreshold;\r\n}\r\n\r\n/**\r\n * @brief Selects the data transfer direction in bidirectional mode for the specified SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral. \r\n * @param SPI_Direction: specifies the data transfer direction in bidirectional mode. \r\n * This parameter can be one of the following values:\r\n * @arg SPI_Direction_Tx: Selects Tx transmission direction\r\n * @arg SPI_Direction_Rx: Selects Rx receive direction\r\n * @retval None\r\n */\r\nvoid SPI_BiDirectionalLineConfig(SPI_TypeDef* SPIx, uint16_t SPI_Direction)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_DIRECTION(SPI_Direction));\r\n if (SPI_Direction == SPI_Direction_Tx)\r\n {\r\n /* Set the Tx only mode */\r\n SPIx->CR1 |= SPI_Direction_Tx;\r\n }\r\n else\r\n {\r\n /* Set the Rx only mode */\r\n SPIx->CR1 &= SPI_Direction_Rx;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures internally by software the NSS pin for the selected SPI.\r\n * @note This function can be called only after the SPI_Init() function has \r\n * been called. \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param SPI_NSSInternalSoft: specifies the SPI NSS internal state.\r\n * This parameter can be one of the following values:\r\n * @arg SPI_NSSInternalSoft_Set: Set NSS pin internally\r\n * @arg SPI_NSSInternalSoft_Reset: Reset NSS pin internally\r\n * @retval None\r\n */\r\nvoid SPI_NSSInternalSoftwareConfig(SPI_TypeDef* SPIx, uint16_t SPI_NSSInternalSoft)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_NSS_INTERNAL(SPI_NSSInternalSoft));\r\n\r\n if (SPI_NSSInternalSoft != SPI_NSSInternalSoft_Reset)\r\n {\r\n /* Set NSS pin internally by software */\r\n SPIx->CR1 |= SPI_NSSInternalSoft_Set;\r\n }\r\n else\r\n {\r\n /* Reset NSS pin internally by software */\r\n SPIx->CR1 &= SPI_NSSInternalSoft_Reset;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the full duplex mode for the I2Sx peripheral using its\r\n * extension I2Sxext according to the specified parameters in the \r\n * I2S_InitStruct.\r\n * @param I2Sxext: where x can be 2 or 3 to select the I2S peripheral extension block.\r\n * @param I2S_InitStruct: pointer to an I2S_InitTypeDef structure that\r\n * contains the configuration information for the specified I2S peripheral\r\n * extension.\r\n * \r\n * @note The structure pointed by I2S_InitStruct parameter should be the same\r\n * used for the master I2S peripheral. In this case, if the master is \r\n * configured as transmitter, the slave will be receiver and vice versa.\r\n * Or you can force a different mode by modifying the field I2S_Mode to the\r\n * value I2S_SlaveRx or I2S_SlaveTx independently of the master configuration. \r\n * \r\n * @note The I2S full duplex extension can be configured in slave mode only. \r\n * \r\n * @retval None\r\n */\r\nvoid I2S_FullDuplexConfig(SPI_TypeDef* I2Sxext, I2S_InitTypeDef* I2S_InitStruct)\r\n{\r\n uint16_t tmpreg = 0, tmp = 0;\r\n \r\n /* Check the I2S parameters */\r\n assert_param(IS_I2S_EXT_PERIPH(I2Sxext));\r\n assert_param(IS_I2S_MODE(I2S_InitStruct->I2S_Mode));\r\n assert_param(IS_I2S_STANDARD(I2S_InitStruct->I2S_Standard));\r\n assert_param(IS_I2S_DATA_FORMAT(I2S_InitStruct->I2S_DataFormat));\r\n assert_param(IS_I2S_CPOL(I2S_InitStruct->I2S_CPOL)); \r\n\r\n/*----------------------- SPIx I2SCFGR & I2SPR Configuration -----------------*/\r\n /* Clear I2SMOD, I2SE, I2SCFG, PCMSYNC, I2SSTD, CKPOL, DATLEN and CHLEN bits */\r\n I2Sxext->I2SCFGR &= I2SCFGR_CLEAR_MASK; \r\n I2Sxext->I2SPR = 0x0002;\r\n \r\n /* Get the I2SCFGR register value */\r\n tmpreg = I2Sxext->I2SCFGR;\r\n \r\n /* Get the mode to be configured for the extended I2S */\r\n if ((I2S_InitStruct->I2S_Mode == I2S_Mode_MasterTx) || (I2S_InitStruct->I2S_Mode == I2S_Mode_SlaveTx))\r\n {\r\n tmp = I2S_Mode_SlaveRx;\r\n }\r\n else\r\n {\r\n if ((I2S_InitStruct->I2S_Mode == I2S_Mode_MasterRx) || (I2S_InitStruct->I2S_Mode == I2S_Mode_SlaveRx))\r\n {\r\n tmp = I2S_Mode_SlaveTx;\r\n }\r\n }\r\n\r\n \r\n /* Configure the I2S with the SPI_InitStruct values */\r\n tmpreg |= (uint16_t)((uint16_t)SPI_I2SCFGR_I2SMOD | (uint16_t)(tmp | \\\r\n (uint16_t)(I2S_InitStruct->I2S_Standard | (uint16_t)(I2S_InitStruct->I2S_DataFormat | \\\r\n (uint16_t)I2S_InitStruct->I2S_CPOL))));\r\n \r\n /* Write to SPIx I2SCFGR */ \r\n I2Sxext->I2SCFGR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the SS output for the selected SPI.\r\n * @note This function can be called only after the SPI_Init() function has \r\n * been called and the NSS hardware management mode is selected. \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param NewState: new state of the SPIx SS output. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_SSOutputCmd(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI SS output */\r\n SPIx->CR2 |= (uint16_t)SPI_CR2_SSOE;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI SS output */\r\n SPIx->CR2 &= (uint16_t)~((uint16_t)SPI_CR2_SSOE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the NSS pulse management mode.\r\n * @note This function can be called only after the SPI_Init() function has \r\n * been called. \r\n * @note When TI mode is selected, the control bits NSSP is not taken into \r\n * consideration and are configured by hardware respectively to the \r\n * TI mode requirements. \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral. \r\n * @param NewState: new state of the NSS pulse management mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_NSSPulseModeCmd(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the NSS pulse management mode */\r\n SPIx->CR2 |= SPI_CR2_NSSP;\r\n }\r\n else\r\n {\r\n /* Disable the NSS pulse management mode */\r\n SPIx->CR2 &= (uint16_t)~((uint16_t)SPI_CR2_NSSP); \r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Group2 Data transfers functions\r\n * @brief Data transfers functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Data transfers functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions allowing to manage the SPI or I2S \r\n data transfers.\r\n [..] In reception, data are received and then stored into an internal Rx buffer while \r\n In transmission, data are first stored into an internal Tx buffer before being \r\n transmitted.\r\n [..] The read access of the SPI_DR register can be done using the SPI_I2S_ReceiveData()\r\n function and returns the Rx buffered value. Whereas a write access to the SPI_DR \r\n can be done using SPI_I2S_SendData() function and stores the written data into \r\n Tx buffer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Transmits a Data through the SPIx peripheral.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param Data: Data to be transmitted.\r\n * @retval None\r\n */\r\nvoid SPI_SendData8(SPI_TypeDef* SPIx, uint8_t Data)\r\n{\r\n uint32_t spixbase = 0x00;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n\r\n spixbase = (uint32_t)SPIx; \r\n spixbase += 0x0C;\r\n \r\n *(__IO uint8_t *) spixbase = Data;\r\n}\r\n\r\n/**\r\n * @brief Transmits a Data through the SPIx/I2Sx peripheral.\r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2 or 3 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param Data: Data to be transmitted.\r\n * @retval None\r\n */\r\nvoid SPI_I2S_SendData16(SPI_TypeDef* SPIx, uint16_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n \r\n SPIx->DR = (uint16_t)Data;\r\n}\r\n\r\n/**\r\n * @brief Returns the most recent received data by the SPIx peripheral. \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @retval The value of the received data.\r\n */\r\nuint8_t SPI_ReceiveData8(SPI_TypeDef* SPIx)\r\n{\r\n uint32_t spixbase = 0x00;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n \r\n spixbase = (uint32_t)SPIx; \r\n spixbase += 0x0C;\r\n \r\n return *(__IO uint8_t *) spixbase;\r\n}\r\n\r\n/**\r\n * @brief Returns the most recent received data by the SPIx peripheral. \r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode.\r\n * @retval The value of the received data.\r\n */\r\nuint16_t SPI_I2S_ReceiveData16(SPI_TypeDef* SPIx)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n \r\n return SPIx->DR;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Group3 Hardware CRC Calculation functions\r\n * @brief Hardware CRC Calculation functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Hardware CRC Calculation functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions allowing to manage the SPI CRC hardware \r\n calculation.\r\n [..] SPI communication using CRC is possible through the following procedure:\r\n (#) Program the Data direction, Polarity, Phase, First Data, Baud Rate Prescaler, \r\n Slave Management, Peripheral Mode and CRC Polynomial values using the SPI_Init()\r\n function.\r\n (#) Enable the CRC calculation using the SPI_CalculateCRC() function.\r\n (#) Enable the SPI using the SPI_Cmd() function\r\n (#) Before writing the last data to the TX buffer, set the CRCNext bit using the \r\n SPI_TransmitCRC() function to indicate that after transmission of the last \r\n data, the CRC should be transmitted.\r\n (#) After transmitting the last data, the SPI transmits the CRC. The SPI_CR1_CRCNEXT\r\n bit is reset. The CRC is also received and compared against the SPI_RXCRCR \r\n value. \r\n If the value does not match, the SPI_FLAG_CRCERR flag is set and an interrupt\r\n can be generated when the SPI_I2S_IT_ERR interrupt is enabled.\r\n [..]\r\n (@)\r\n (+@) It is advised to don't read the calculate CRC values during the communication.\r\n (+@) When the SPI is in slave mode, be careful to enable CRC calculation only \r\n when the clock is stable, that is, when the clock is in the steady state. \r\n If not, a wrong CRC calculation may be done. In fact, the CRC is sensitive \r\n to the SCK slave input clock as soon as CRCEN is set, and this, whatever \r\n the value of the SPE bit.\r\n (+@) With high bitrate frequencies, be careful when transmitting the CRC.\r\n As the number of used CPU cycles has to be as low as possible in the CRC \r\n transfer phase, it is forbidden to call software functions in the CRC \r\n transmission sequence to avoid errors in the last data and CRC reception. \r\n In fact, CRCNEXT bit has to be written before the end of the transmission/reception \r\n of the last data.\r\n (+@) For high bit rate frequencies, it is advised to use the DMA mode to avoid the\r\n degradation of the SPI speed performance due to CPU accesses impacting the \r\n SPI bandwidth.\r\n (+@) When the STM32F30x are configured as slaves and the NSS hardware mode is \r\n used, the NSS pin needs to be kept low between the data phase and the CRC \r\n phase.\r\n (+@) When the SPI is configured in slave mode with the CRC feature enabled, CRC\r\n calculation takes place even if a high level is applied on the NSS pin. \r\n This may happen for example in case of a multislave environment where the \r\n communication master addresses slaves alternately.\r\n (+@) Between a slave deselection (high level on NSS) and a new slave selection \r\n (low level on NSS), the CRC value should be cleared on both master and slave\r\n sides in order to resynchronize the master and slave for their respective \r\n CRC calculation.\r\n [..] \r\n (@) To clear the CRC, follow the procedure below:\r\n (#@) Disable SPI using the SPI_Cmd() function.\r\n (#@) Disable the CRC calculation using the SPI_CalculateCRC() function.\r\n (#@) Enable the CRC calculation using the SPI_CalculateCRC() function.\r\n (#@) Enable SPI using the SPI_Cmd() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the CRC calculation length for the selected SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param SPI_CRCLength: specifies the SPI CRC calculation length.\r\n * This parameter can be one of the following values:\r\n * @arg SPI_CRCLength_8b: Set CRC Calculation to 8 bits\r\n * @arg SPI_CRCLength_16b: Set CRC Calculation to 16 bits\r\n * @retval None\r\n */\r\nvoid SPI_CRCLengthConfig(SPI_TypeDef* SPIx, uint16_t SPI_CRCLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_CRC_LENGTH(SPI_CRCLength));\r\n\r\n /* Clear CRCL bit */\r\n SPIx->CR1 &= (uint16_t)~((uint16_t)SPI_CR1_CRCL);\r\n\r\n /* Set new CRCL bit value */\r\n SPIx->CR1 |= SPI_CRCLength;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the CRC value calculation of the transferred bytes.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param NewState: new state of the SPIx CRC value calculation.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_CalculateCRC(SPI_TypeDef* SPIx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI CRC calculation */\r\n SPIx->CR1 |= SPI_CR1_CRCEN;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI CRC calculation */\r\n SPIx->CR1 &= (uint16_t)~((uint16_t)SPI_CR1_CRCEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Transmits the SPIx CRC value.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @retval None\r\n */\r\nvoid SPI_TransmitCRC(SPI_TypeDef* SPIx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n\r\n /* Enable the selected SPI CRC transmission */\r\n SPIx->CR1 |= SPI_CR1_CRCNEXT;\r\n}\r\n\r\n/**\r\n * @brief Returns the transmit or the receive CRC register value for the specified SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param SPI_CRC: specifies the CRC register to be read.\r\n * This parameter can be one of the following values:\r\n * @arg SPI_CRC_Tx: Selects Tx CRC register\r\n * @arg SPI_CRC_Rx: Selects Rx CRC register\r\n * @retval The selected CRC register value..\r\n */\r\nuint16_t SPI_GetCRC(SPI_TypeDef* SPIx, uint8_t SPI_CRC)\r\n{\r\n uint16_t crcreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_CRC(SPI_CRC));\r\n\r\n if (SPI_CRC != SPI_CRC_Rx)\r\n {\r\n /* Get the Tx CRC register */\r\n crcreg = SPIx->TXCRCR;\r\n }\r\n else\r\n {\r\n /* Get the Rx CRC register */\r\n crcreg = SPIx->RXCRCR;\r\n }\r\n /* Return the selected CRC register */\r\n return crcreg;\r\n}\r\n\r\n/**\r\n * @brief Returns the CRC Polynomial register value for the specified SPI.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @retval The CRC Polynomial register value.\r\n */\r\nuint16_t SPI_GetCRCPolynomial(SPI_TypeDef* SPIx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n\r\n /* Return the CRC polynomial register */\r\n return SPIx->CRCPR;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Group4 DMA transfers management functions\r\n * @brief DMA transfers management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### DMA transfers management functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the SPIx/I2Sx DMA interface.\r\n * @param SPIx:To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param SPI_I2S_DMAReq: specifies the SPI DMA transfer request to be enabled or disabled. \r\n * This parameter can be any combination of the following values:\r\n * @arg SPI_I2S_DMAReq_Tx: Tx buffer DMA transfer request\r\n * @arg SPI_I2S_DMAReq_Rx: Rx buffer DMA transfer request\r\n * @param NewState: new state of the selected SPI DMA transfer request.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_I2S_DMACmd(SPI_TypeDef* SPIx, uint16_t SPI_I2S_DMAReq, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_SPI_I2S_DMA_REQ(SPI_I2S_DMAReq));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI DMA requests */\r\n SPIx->CR2 |= SPI_I2S_DMAReq;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI DMA requests */\r\n SPIx->CR2 &= (uint16_t)~SPI_I2S_DMAReq;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the number of data to transfer type(Even/Odd) for the DMA\r\n * last transfers and for the selected SPI.\r\n * @note This function have a meaning only if DMA mode is selected and if \r\n * the packing mode is used (data length <= 8 and DMA transfer size halfword) \r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @param SPI_LastDMATransfer: specifies the SPI last DMA transfers state.\r\n * This parameter can be one of the following values:\r\n * @arg SPI_LastDMATransfer_TxEvenRxEven: Number of data for transmission Even\r\n * and number of data for reception Even.\r\n * @arg SPI_LastDMATransfer_TxOddRxEven: Number of data for transmission Odd\r\n * and number of data for reception Even.\r\n * @arg SPI_LastDMATransfer_TxEvenRxOdd: Number of data for transmission Even\r\n * and number of data for reception Odd.\r\n * @arg SPI_LastDMATransfer_TxOddRxOdd: RNumber of data for transmission Odd\r\n * and number of data for reception Odd.\r\n * @retval None\r\n */\r\nvoid SPI_LastDMATransferCmd(SPI_TypeDef* SPIx, uint16_t SPI_LastDMATransfer)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH(SPIx));\r\n assert_param(IS_SPI_LAST_DMA_TRANSFER(SPI_LastDMATransfer));\r\n\r\n /* Clear LDMA_TX and LDMA_RX bits */\r\n SPIx->CR2 &= CR2_LDMA_MASK;\r\n\r\n /* Set new LDMA_TX and LDMA_RX bits value */\r\n SPIx->CR2 |= SPI_LastDMATransfer; \r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SPI_Group5 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n =============================================================================== \r\n [..] This section provides a set of functions allowing to configure the SPI/I2S \r\n Interrupts sources and check or clear the flags or pending bits status.\r\n The user should identify which mode will be used in his application to manage \r\n the communication: Polling mode, Interrupt mode or DMA mode. \r\n \r\n *** Polling Mode ***\r\n ====================\r\n [..] In Polling Mode, the SPI/I2S communication can be managed by 9 flags:\r\n (#) SPI_I2S_FLAG_TXE : to indicate the status of the transmit buffer register.\r\n (#) SPI_I2S_FLAG_RXNE : to indicate the status of the receive buffer register.\r\n (#) SPI_I2S_FLAG_BSY : to indicate the state of the communication layer of the SPI.\r\n (#) SPI_FLAG_CRCERR : to indicate if a CRC Calculation error occur. \r\n (#) SPI_FLAG_MODF : to indicate if a Mode Fault error occur.\r\n (#) SPI_I2S_FLAG_OVR : to indicate if an Overrun error occur.\r\n (#) SPI_I2S_FLAG_FRE: to indicate a Frame Format error occurs.\r\n (#) I2S_FLAG_UDR: to indicate an Underrun error occurs.\r\n (#) I2S_FLAG_CHSIDE: to indicate Channel Side.\r\n [..]\r\n (@) Do not use the BSY flag to handle each data transmission or reception.\r\n It is better to use the TXE and RXNE flags instead.\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) FlagStatus SPI_I2S_GetFlagStatus(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG);\r\n (+) void SPI_I2S_ClearFlag(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG);\r\n\r\n *** Interrupt Mode ***\r\n ======================\r\n [..] In Interrupt Mode, the SPI/I2S communication can be managed by 3 interrupt sources\r\n and 5 pending bits: \r\n [..] Pending Bits:\r\n (#) SPI_I2S_IT_TXE : to indicate the status of the transmit buffer register.\r\n (#) SPI_I2S_IT_RXNE : to indicate the status of the receive buffer register.\r\n (#) SPI_I2S_IT_OVR : to indicate if an Overrun error occur.\r\n (#) I2S_IT_UDR : to indicate an Underrun Error occurs.\r\n (#) SPI_I2S_FLAG_FRE : to indicate a Frame Format error occurs.\r\n [..] Interrupt Source:\r\n (#) SPI_I2S_IT_TXE: specifies the interrupt source for the Tx buffer empty \r\n interrupt. \r\n (#) SPI_I2S_IT_RXNE : specifies the interrupt source for the Rx buffer not \r\n empty interrupt.\r\n (#) SPI_I2S_IT_ERR : specifies the interrupt source for the errors interrupt.\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) void SPI_I2S_ITConfig(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT, FunctionalState NewState);\r\n (+) ITStatus SPI_I2S_GetITStatus(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT);\r\n\r\n *** FIFO Status ***\r\n ===================\r\n [..] It is possible to monitor the FIFO status when a transfer is ongoing using the\r\n following function:\r\n (+) uint32_t SPI_GetFIFOStatus(uint8_t SPI_FIFO_Direction); \r\n\r\n *** DMA Mode ***\r\n ================\r\n [..] In DMA Mode, the SPI communication can be managed by 2 DMA Channel requests:\r\n (#) SPI_I2S_DMAReq_Tx: specifies the Tx buffer DMA transfer request.\r\n (#) SPI_I2S_DMAReq_Rx: specifies the Rx buffer DMA transfer request.\r\n [..] In this Mode it is advised to use the following function:\r\n (+) void SPI_I2S_DMACmd(SPI_TypeDef* SPIx, uint16_t SPI_I2S_DMAReq, FunctionalState NewState);\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified SPI/I2S interrupts.\r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param SPI_I2S_IT: specifies the SPI interrupt source to be enabled or disabled. \r\n * This parameter can be one of the following values:\r\n * @arg SPI_I2S_IT_TXE: Tx buffer empty interrupt mask\r\n * @arg SPI_I2S_IT_RXNE: Rx buffer not empty interrupt mask\r\n * @arg SPI_I2S_IT_ERR: Error interrupt mask\r\n * @param NewState: new state of the specified SPI interrupt.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SPI_I2S_ITConfig(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT, FunctionalState NewState)\r\n{\r\n uint16_t itpos = 0, itmask = 0 ;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_SPI_I2S_CONFIG_IT(SPI_I2S_IT));\r\n\r\n /* Get the SPI IT index */\r\n itpos = SPI_I2S_IT >> 4;\r\n\r\n /* Set the IT mask */\r\n itmask = (uint16_t)1 << (uint16_t)itpos;\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SPI interrupt */\r\n SPIx->CR2 |= itmask;\r\n }\r\n else\r\n {\r\n /* Disable the selected SPI interrupt */\r\n SPIx->CR2 &= (uint16_t)~itmask;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Returns the current SPIx Transmission FIFO filled level.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @retval The Transmission FIFO filling state.\r\n * - SPI_TransmissionFIFOStatus_Empty: when FIFO is empty\r\n * - SPI_TransmissionFIFOStatus_1QuarterFull: if more than 1 quarter-full.\r\n * - SPI_TransmissionFIFOStatus_HalfFull: if more than 1 half-full.\r\n * - SPI_TransmissionFIFOStatus_Full: when FIFO is full.\r\n */\r\nuint16_t SPI_GetTransmissionFIFOStatus(SPI_TypeDef* SPIx)\r\n{\r\n /* Get the SPIx Transmission FIFO level bits */\r\n return (uint16_t)((SPIx->SR & SPI_SR_FTLVL));\r\n}\r\n\r\n/**\r\n * @brief Returns the current SPIx Reception FIFO filled level.\r\n * @param SPIx: where x can be 1, 2, 3 or 4 to select the SPI peripheral.\r\n * @retval The Reception FIFO filling state.\r\n * - SPI_ReceptionFIFOStatus_Empty: when FIFO is empty\r\n * - SPI_ReceptionFIFOStatus_1QuarterFull: if more than 1 quarter-full.\r\n * - SPI_ReceptionFIFOStatus_HalfFull: if more than 1 half-full.\r\n * - SPI_ReceptionFIFOStatus_Full: when FIFO is full.\r\n */\r\nuint16_t SPI_GetReceptionFIFOStatus(SPI_TypeDef* SPIx)\r\n{\r\n /* Get the SPIx Reception FIFO level bits */\r\n return (uint16_t)((SPIx->SR & SPI_SR_FRLVL));\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified SPI flag is set or not.\r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param SPI_I2S_FLAG: specifies the SPI flag to check. \r\n * This parameter can be one of the following values:\r\n * @arg SPI_I2S_FLAG_TXE: Transmit buffer empty flag.\r\n * @arg SPI_I2S_FLAG_RXNE: Receive buffer not empty flag.\r\n * @arg SPI_I2S_FLAG_BSY: Busy flag.\r\n * @arg SPI_I2S_FLAG_OVR: Overrun flag.\r\n * @arg SPI_I2S_FLAG_MODF: Mode Fault flag.\r\n * @arg SPI_I2S_FLAG_CRCERR: CRC Error flag.\r\n * @arg SPI_I2S_FLAG_FRE: TI frame format error flag.\r\n * @arg I2S_FLAG_UDR: Underrun Error flag.\r\n * @arg I2S_FLAG_CHSIDE: Channel Side flag. \r\n * @retval The new state of SPI_I2S_FLAG (SET or RESET).\r\n */\r\nFlagStatus SPI_I2S_GetFlagStatus(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n assert_param(IS_SPI_I2S_GET_FLAG(SPI_I2S_FLAG));\r\n\r\n /* Check the status of the specified SPI flag */\r\n if ((SPIx->SR & SPI_I2S_FLAG) != (uint16_t)RESET)\r\n {\r\n /* SPI_I2S_FLAG is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* SPI_I2S_FLAG is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the SPI_I2S_FLAG status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the SPIx CRC Error (CRCERR) flag.\r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param SPI_I2S_FLAG: specifies the SPI flag to clear. \r\n * This function clears only CRCERR flag.\r\n * @note OVR (OverRun error) flag is cleared by software sequence: a read \r\n * operation to SPI_DR register (SPI_I2S_ReceiveData()) followed by a read \r\n * operation to SPI_SR register (SPI_I2S_GetFlagStatus()).\r\n * @note MODF (Mode Fault) flag is cleared by software sequence: a read/write \r\n * operation to SPI_SR register (SPI_I2S_GetFlagStatus()) followed by a \r\n * write operation to SPI_CR1 register (SPI_Cmd() to enable the SPI).\r\n * @retval None\r\n */\r\nvoid SPI_I2S_ClearFlag(SPI_TypeDef* SPIx, uint16_t SPI_I2S_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n assert_param(IS_SPI_CLEAR_FLAG(SPI_I2S_FLAG));\r\n\r\n /* Clear the selected SPI CRC Error (CRCERR) flag */\r\n SPIx->SR = (uint16_t)~SPI_I2S_FLAG;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified SPI/I2S interrupt has occurred or not.\r\n * @param SPIx: To select the SPIx/I2Sx peripheral, where x can be: 1, 2, 3 or 4 \r\n * in SPI mode or 2 or 3 in I2S mode or I2Sxext for I2S full duplex mode. \r\n * @param SPI_I2S_IT: specifies the SPI interrupt source to check. \r\n * This parameter can be one of the following values:\r\n * @arg SPI_I2S_IT_TXE: Transmit buffer empty interrupt.\r\n * @arg SPI_I2S_IT_RXNE: Receive buffer not empty interrupt.\r\n * @arg SPI_IT_MODF: Mode Fault interrupt.\r\n * @arg SPI_I2S_IT_OVR: Overrun interrupt.\r\n * @arg I2S_IT_UDR: Underrun interrupt. \r\n * @arg SPI_I2S_IT_FRE: Format Error interrupt. \r\n * @retval The new state of SPI_I2S_IT (SET or RESET).\r\n */\r\nITStatus SPI_I2S_GetITStatus(SPI_TypeDef* SPIx, uint8_t SPI_I2S_IT)\r\n{\r\n ITStatus bitstatus = RESET;\r\n uint16_t itpos = 0, itmask = 0, enablestatus = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_SPI_ALL_PERIPH_EXT(SPIx));\r\n assert_param(IS_SPI_I2S_GET_IT(SPI_I2S_IT));\r\n\r\n /* Get the SPI_I2S_IT index */\r\n itpos = 0x01 << (SPI_I2S_IT & 0x0F);\r\n\r\n /* Get the SPI_I2S_IT IT mask */\r\n itmask = SPI_I2S_IT >> 4;\r\n\r\n /* Set the IT mask */\r\n itmask = 0x01 << itmask;\r\n\r\n /* Get the SPI_I2S_IT enable bit status */\r\n enablestatus = (SPIx->CR2 & itmask) ;\r\n\r\n /* Check the status of the specified SPI interrupt */\r\n if (((SPIx->SR & itpos) != (uint16_t)RESET) && enablestatus)\r\n {\r\n /* SPI_I2S_IT is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* SPI_I2S_IT is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the SPI_I2S_IT status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_syscfg.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_syscfg.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the SYSCFG peripheral:\r\n * + Remapping the memory mapped at 0x00000000 \r\n * + Remapping the DMA channels\r\n * + Enabling I2C fast mode plus driving capability for I2C plus\r\n * + Remapping USB interrupt line \r\n * + Configuring the EXTI lines connection to the GPIO port\r\n * + Configuring the CLASSB requirements\r\n * \r\n @verbatim\r\n \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..] The SYSCFG registers can be accessed only when the SYSCFG \r\n interface APB clock is enabled.\r\n [..] To enable SYSCFG APB clock use:\r\n RCC_APBPeriphClockCmd(RCC_APBPeriph_SYSCFG, ENABLE);\r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup SYSCFG \r\n * @brief SYSCFG driver modules\r\n * @{\r\n */ \r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Reset value of SYSCFG_CFGR1 register */\r\n#define CFGR1_CLEAR_MASK ((uint32_t)0x7C000000)\r\n\r\n/* ------------ SYSCFG registers bit address in the alias region -------------*/\r\n#define SYSCFG_OFFSET (SYSCFG_BASE - PERIPH_BASE)\r\n\r\n/* --- CFGR1 Register ---*/\r\n/* Alias word address of USB_IT_RMP bit */\r\n#define CFGR1_OFFSET (SYSCFG_OFFSET + 0x00)\r\n#define USBITRMP_BitNumber 0x05\r\n#define CFGR1_USBITRMP_BB (PERIPH_BB_BASE + (CFGR1_OFFSET * 32) + (USBITRMP_BitNumber * 4))\r\n\r\n/* --- CFGR2 Register ---*/\r\n/* Alias word address of BYP_ADDR_PAR bit */\r\n#define CFGR2_OFFSET (SYSCFG_OFFSET + 0x18)\r\n#define BYPADDRPAR_BitNumber 0x04\r\n#define CFGR1_BYPADDRPAR_BB (PERIPH_BB_BASE + (CFGR2_OFFSET * 32) + (BYPADDRPAR_BitNumber * 4))\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup SYSCFG_Private_Functions\r\n * @{\r\n */ \r\n\r\n/** @defgroup SYSCFG_Group1 SYSCFG Initialization and Configuration functions\r\n * @brief SYSCFG Initialization and Configuration functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### SYSCFG Initialization and Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the SYSCFG registers to their default reset values.\r\n * @param None\r\n * @retval None\r\n * @note MEM_MODE bits are not affected by APB reset.\r\n * MEM_MODE bits took the value from the user option bytes.\r\n */\r\nvoid SYSCFG_DeInit(void)\r\n{\r\n /* Reset SYSCFG_CFGR1 register to reset value without affecting MEM_MODE bits */\r\n SYSCFG->CFGR1 &= SYSCFG_CFGR1_MEM_MODE;\r\n /* Set FPU Interrupt Enable bits to default value */\r\n SYSCFG->CFGR1 |= 0x7C000000;\r\n /* Reset RAM Write protection bits to default value */\r\n SYSCFG->RCR = 0x00000000;\r\n /* Set EXTICRx registers to reset value */\r\n SYSCFG->EXTICR[0] = 0;\r\n SYSCFG->EXTICR[1] = 0;\r\n SYSCFG->EXTICR[2] = 0;\r\n SYSCFG->EXTICR[3] = 0;\r\n /* Set CFGR2 register to reset value */\r\n SYSCFG->CFGR2 = 0;\r\n /* Set CFGR3 register to reset value */\r\n SYSCFG->CFGR3 = 0;\r\n /* Set CFGR4 register to reset value */\r\n SYSCFG->CFGR4 = 0;\r\n}\r\n\r\n/**\r\n * @brief Configures the memory mapping at address 0x00000000.\r\n * @param SYSCFG_MemoryRemap: selects the memory remapping.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_MemoryRemap_Flash: Main Flash memory mapped at 0x00000000 \r\n * @arg SYSCFG_MemoryRemap_SystemMemory: System Flash memory mapped at 0x00000000\r\n * @arg SYSCFG_MemoryRemap_SRAM: Embedded SRAM mapped at 0x00000000\r\n * @arg SYSCFG_MemoryRemap_FMC: External memory through FMC \r\n * @retval None\r\n */\r\nvoid SYSCFG_MemoryRemapConfig(uint32_t SYSCFG_MemoryRemap)\r\n{\r\n uint32_t tmpcfgr1 = 0;\r\n\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_MEMORY_REMAP(SYSCFG_MemoryRemap));\r\n\r\n /* Get CFGR1 register value */\r\n tmpcfgr1 = SYSCFG->CFGR1;\r\n\r\n /* Clear MEM_MODE bits */\r\n tmpcfgr1 &= (uint32_t) (~SYSCFG_CFGR1_MEM_MODE);\r\n\r\n /* Set the new MEM_MODE bits value */\r\n tmpcfgr1 |= (uint32_t) SYSCFG_MemoryRemap;\r\n\r\n /* Set CFGR1 register with the new memory remap configuration */\r\n SYSCFG->CFGR1 = tmpcfgr1;\r\n}\r\n\r\n/**\r\n * @brief Configures the DMA channels remapping.\r\n * @param SYSCFG_DMARemap: selects the DMA channels remap.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_DMARemap_TIM17: Remap TIM17 DMA requests from DMA1 channel1 to channel2\r\n * @arg SYSCFG_DMARemap_TIM16: Remap TIM16 DMA requests from DMA1 channel3 to channel4\r\n * @arg SYSCFG_DMARemap_TIM6DAC1Ch1: Remap TIM6/DAC1 DMA requests from DMA2 channel 3 to DMA1 channel 3\r\n * @arg SYSCFG_DMARemap_TIM7DAC1Ch2: Remap TIM7/DAC2 DMA requests from DMA2 channel 4 to DMA1 channel 4\r\n * @arg SYSCFG_DMARemap_ADC2ADC4: Remap ADC2 and ADC4 DMA requests from DMA2 channel1/channel3 to channel3/channel4\r\n * @arg SYSCFG_DMARemap_DAC2Ch1: Remap DAC2 DMA requests to DMA1 channel5\r\n * @arg SYSCFG_DMARemapCh2_SPI1_RX: Remap SPI1 RX DMA1 CH2 requests\r\n * @arg SYSCFG_DMARemapCh4_SPI1_RX: Remap SPI1 RX DMA CH4 requests \r\n * @arg SYSCFG_DMARemapCh6_SPI1_RX: Remap SPI1 RX DMA CH6 requests \r\n * @arg SYSCFG_DMARemapCh3_SPI1_TX: Remap SPI1 TX DMA CH2 requests \r\n * @arg SYSCFG_DMARemapCh5_SPI1_TX: Remap SPI1 TX DMA CH5 requests \r\n * @arg SYSCFG_DMARemapCh7_SPI1_TX: Remap SPI1 TX DMA CH7 requests \r\n * @arg SYSCFG_DMARemapCh7_I2C1_RX: Remap I2C1 RX DMA CH7 requests\r\n * @arg SYSCFG_DMARemapCh3_I2C1_RX: Remap I2C1 RX DMA CH3 requests \r\n * @arg SYSCFG_DMARemapCh5_I2C1_RX: Remap I2C1 RX DMA CH5 requests \r\n * @arg SYSCFG_DMARemapCh6_I2C1_TX: Remap I2C1 TX DMA CH6 requests \r\n * @arg SYSCFG_DMARemapCh2_I2C1_TX: Remap I2C1 TX DMA CH2 requests \r\n * @arg SYSCFG_DMARemapCh4_I2C1_TX: Remap I2C1 TX DMA CH4 requests \r\n * @arg SYSCFG_DMARemapCh4_ADC2: Remap ADC2 DMA1 Ch4 requests \r\n * @arg SYSCFG_DMARemapCh2_ADC2: Remap ADC2 DMA1 Ch2 requests\r\n * @param NewState: new state of the DMA channel remapping. \r\n * This parameter can be: Enable or Disable.\r\n * @note When enabled, DMA channel of the selected peripheral is remapped\r\n * @note When disabled, Default DMA channel is mapped to the selected peripheral\r\n * @note\r\n * By default TIM17 DMA requests is mapped to channel 1\r\n * use SYSCFG_DMAChannelRemapConfig(SYSCFG_DMARemap_TIM17, Enable)\r\n * to remap TIM17 DMA requests to DMA1 channel 2\r\n * use SYSCFG_DMAChannelRemapConfig(SYSCFG_DMARemap_TIM17, Disable)\r\n * to map TIM17 DMA requests to DMA1 channel 1 (default mapping)\r\n * @retval None\r\n */\r\nvoid SYSCFG_DMAChannelRemapConfig(uint32_t SYSCFG_DMARemap, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_DMA_REMAP(SYSCFG_DMARemap));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if ((SYSCFG_DMARemap & 0x80000000)!= 0x80000000)\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Remap the DMA channel */\r\n SYSCFG->CFGR1 |= (uint32_t)SYSCFG_DMARemap;\r\n }\r\n else\r\n {\r\n /* use the default DMA channel mapping */\r\n SYSCFG->CFGR1 &= (uint32_t)(~SYSCFG_DMARemap);\r\n }\r\n }\r\n else\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Remap the DMA channel */\r\n SYSCFG->CFGR3 |= (uint32_t)SYSCFG_DMARemap;\r\n }\r\n else\r\n {\r\n /* use the default DMA channel mapping */\r\n SYSCFG->CFGR3 &= (uint32_t)(~SYSCFG_DMARemap);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the remapping capabilities of DAC/TIM triggers.\r\n * @param SYSCFG_TriggerRemap: selects the trigger to be remapped.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_TriggerRemap_DACTIM3: Remap DAC trigger from TIM8 to TIM3\r\n * @arg SYSCFG_TriggerRemap_TIM1TIM17: Remap TIM1 ITR3 from TIM4 TRGO to TIM17 OC\r\n * @arg SYSCFG_TriggerRemap_DACHRTIM1_TRIG1: Remap DAC trigger to HRTIM1 TRIG1\r\n * @arg SYSCFG_TriggerRemap_DACHRTIM1_TRIG2: Remap DAC trigger to HRTIM1 TRIG2 \r\n * @param NewState: new state of the trigger mapping. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note ENABLE: Enable fast mode plus driving capability for selected pin\r\n * @note DISABLE: Disable fast mode plus driving capability for selected pin\r\n * @retval None\r\n */\r\nvoid SYSCFG_TriggerRemapConfig(uint32_t SYSCFG_TriggerRemap, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_TRIGGER_REMAP(SYSCFG_TriggerRemap));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if ((SYSCFG_TriggerRemap & 0x80000000)!= 0x80000000)\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Remap the trigger */\r\n SYSCFG->CFGR1 |= (uint32_t)SYSCFG_TriggerRemap;\r\n }\r\n else\r\n {\r\n /* Use the default trigger mapping */\r\n SYSCFG->CFGR1 &= (uint32_t)(~SYSCFG_TriggerRemap);\r\n }\r\n }\r\n else\r\n {\r\n if (NewState != DISABLE)\r\n {\r\n /* Remap the trigger */\r\n SYSCFG->CFGR3 |= (uint32_t)SYSCFG_TriggerRemap;\r\n }\r\n else\r\n {\r\n /* Use the default trigger mapping */\r\n SYSCFG->CFGR3 &= (uint32_t)(~SYSCFG_TriggerRemap);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the remapping capabilities of encoder mode.\r\n * @ note This feature implement the so-called M/T method for measuring speed\r\n * and position using quadrature encoders. \r\n * @param SYSCFG_EncoderRemap: selects the remap option for encoder mode.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_EncoderRemap_No: No remap\r\n * @arg SYSCFG_EncoderRemap_TIM2: Timer 2 IC1 and IC2 connected to TIM15 IC1 and IC2\r\n * @arg SYSCFG_EncoderRemap_TIM3: Timer 3 IC1 and IC2 connected to TIM15 IC1 and IC2\r\n * @arg SYSCFG_EncoderRemap_TIM4: Timer 4 IC1 and IC2 connected to TIM15 IC1 and IC2\r\n * @retval None\r\n */\r\nvoid SYSCFG_EncoderRemapConfig(uint32_t SYSCFG_EncoderRemap)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_ENCODER_REMAP(SYSCFG_EncoderRemap));\r\n\r\n /* Reset the encoder mode remapping bits */\r\n SYSCFG->CFGR1 &= (uint32_t)(~SYSCFG_CFGR1_ENCODER_MODE);\r\n\r\n /* Set the selected configuration */\r\n SYSCFG->CFGR1 |= (uint32_t)(SYSCFG_EncoderRemap);\r\n}\r\n\r\n/**\r\n * @brief Remaps the USB interrupt lines.\r\n * @param NewState: new state of the mapping of USB interrupt lines. \r\n * This parameter can be:\r\n * @param ENABLE: Remap the USB interrupt line as following:\r\n * @arg USB Device High Priority (USB_HP) interrupt mapped to line 74.\r\n * @arg USB Device Low Priority (USB_LP) interrupt mapped to line 75.\r\n * @arg USB Wakeup Interrupt (USB_WKUP) interrupt mapped to line 76.\r\n * @param DISABLE: Use the default USB interrupt line:\r\n * @arg USB Device High Priority (USB_HP) interrupt mapped to line 19.\r\n * @arg USB Device Low Priority (USB_LP) interrupt mapped to line 20.\r\n * @arg USB Wakeup Interrupt (USB_WKUP) interrupt mapped to line 42.\r\n * @retval None\r\n */\r\nvoid SYSCFG_USBInterruptLineRemapCmd(FunctionalState NewState)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n /* Remap the USB interrupt lines */\r\n *(__IO uint32_t *) CFGR1_USBITRMP_BB = (uint32_t)NewState;\r\n}\r\n\r\n/**\r\n * @brief Configures the I2C fast mode plus driving capability.\r\n * @param SYSCFG_I2CFastModePlus: selects the pin.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_I2CFastModePlus_PB6: Configure fast mode plus driving capability for PB6\r\n * @arg SYSCFG_I2CFastModePlus_PB7: Configure fast mode plus driving capability for PB7\r\n * @arg SYSCFG_I2CFastModePlus_PB8: Configure fast mode plus driving capability for PB8\r\n * @arg SYSCFG_I2CFastModePlus_PB9: Configure fast mode plus driving capability for PB9\r\n * @arg SYSCFG_I2CFastModePlus_I2C1: Configure fast mode plus driving capability for I2C1 pins\r\n * @arg SYSCFG_I2CFastModePlus_I2C2: Configure fast mode plus driving capability for I2C2 pins\r\n * @arg SYSCFG_I2CFastModePlus_I2C3: Configure fast mode plus driving capability for I2C3 pins \r\n * @param NewState: new state of the DMA channel remapping. \r\n * This parameter can be:\r\n * @arg ENABLE: Enable fast mode plus driving capability for selected I2C pin\r\n * @arg DISABLE: Disable fast mode plus driving capability for selected I2C pin\r\n * @note For I2C1, fast mode plus driving capability can be enabled on all selected\r\n * I2C1 pins using SYSCFG_I2CFastModePlus_I2C1 parameter or independently\r\n * on each one of the following pins PB6, PB7, PB8 and PB9.\r\n * @note For remaining I2C1 pins (PA14, PA15...) fast mode plus driving capability\r\n * can be enabled only by using SYSCFG_I2CFastModePlus_I2C1 parameter.\r\n * @note For all I2C2 pins fast mode plus driving capability can be enabled\r\n * only by using SYSCFG_I2CFastModePlus_I2C2 parameter.\r\n * @retval None\r\n */\r\nvoid SYSCFG_I2CFastModePlusConfig(uint32_t SYSCFG_I2CFastModePlus, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_I2C_FMP(SYSCFG_I2CFastModePlus));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable fast mode plus driving capability for selected I2C pin */\r\n SYSCFG->CFGR1 |= (uint32_t)SYSCFG_I2CFastModePlus;\r\n }\r\n else\r\n {\r\n /* Disable fast mode plus driving capability for selected I2C pin */\r\n SYSCFG->CFGR1 &= (uint32_t)(~SYSCFG_I2CFastModePlus);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the selected SYSCFG interrupts.\r\n * @param SYSCFG_IT: specifies the SYSCFG interrupt sources to be enabled or disabled.\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_IT_IXC: Inexact Interrupt\r\n * @arg SYSCFG_IT_IDC: Input denormal Interrupt\r\n * @arg SYSCFG_IT_OFC: Overflow Interrupt\r\n * @arg SYSCFG_IT_UFC: Underflow Interrupt\r\n * @arg SYSCFG_IT_DZC: Divide-by-zero Interrupt\r\n * @arg SYSCFG_IT_IOC: Invalid operation Interrupt\r\n * @param NewState: new state of the specified SYSCFG interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid SYSCFG_ITConfig(uint32_t SYSCFG_IT, FunctionalState NewState) \r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n assert_param(IS_SYSCFG_IT(SYSCFG_IT)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected SYSCFG interrupts */\r\n SYSCFG->CFGR1 |= SYSCFG_IT;\r\n }\r\n else\r\n {\r\n /* Disable the selected SYSCFG interrupts */\r\n SYSCFG->CFGR1 &= ((uint32_t)~SYSCFG_IT);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the GPIO pin used as EXTI Line.\r\n * @param EXTI_PortSourceGPIOx : selects the GPIO port to be used as source \r\n * for EXTI lines where x can be (A, B, C, D, E, F, G, H).\r\n * @param EXTI_PinSourcex: specifies the EXTI line to be configured.\r\n * This parameter can be EXTI_PinSourcex where x can be (0..15)\r\n * @retval None\r\n */\r\nvoid SYSCFG_EXTILineConfig(uint8_t EXTI_PortSourceGPIOx, uint8_t EXTI_PinSourcex)\r\n{\r\n uint32_t tmp = 0x00;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_PORT_SOURCE(EXTI_PortSourceGPIOx));\r\n assert_param(IS_EXTI_PIN_SOURCE(EXTI_PinSourcex));\r\n \r\n tmp = ((uint32_t)0x0F) << (0x04 * (EXTI_PinSourcex & (uint8_t)0x03));\r\n SYSCFG->EXTICR[EXTI_PinSourcex >> 0x02] &= ~tmp;\r\n SYSCFG->EXTICR[EXTI_PinSourcex >> 0x02] |= (((uint32_t)EXTI_PortSourceGPIOx) << (0x04 * (EXTI_PinSourcex & (uint8_t)0x03)));\r\n}\r\n\r\n/**\r\n * @brief Connects the selected parameter to the break input of TIM1.\r\n * @note The selected configuration is locked and can be unlocked by system reset\r\n * @param SYSCFG_Break: selects the configuration to be connected to break\r\n * input of TIM1\r\n * This parameter can be any combination of the following values:\r\n * @arg SYSCFG_Break_PVD: PVD interrupt is connected to the break input of TIM1.\r\n * @arg SYSCFG_Break_SRAMParity: SRAM Parity error is connected to the break input of TIM1.\r\n * @arg SYSCFG_Break_HardFault: Lockup output of CortexM4 is connected to the break input of TIM1.\r\n * @retval None\r\n */\r\nvoid SYSCFG_BreakConfig(uint32_t SYSCFG_Break)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_LOCK_CONFIG(SYSCFG_Break));\r\n\r\n SYSCFG->CFGR2 |= (uint32_t) SYSCFG_Break;\r\n}\r\n\r\n/**\r\n * @brief Disables the parity check on RAM.\r\n * @note Disabling the parity check on RAM locks the configuration bit.\r\n * To re-enable the parity check on RAM perform a system reset. \r\n * @param None\r\n * @retval None\r\n */\r\nvoid SYSCFG_BypassParityCheckDisable(void)\r\n{\r\n /* Disable the address parity check on RAM */\r\n *(__IO uint32_t *) CFGR1_BYPADDRPAR_BB = (uint32_t)0x00000001;\r\n}\r\n\r\n/**\r\n * @brief Configures the remapping capabilities of DAC/TIM triggers.\r\n * @param SYSCFG_ADCTriggerRemap: selects the ADC trigger to be remapped.\r\n * This parameter can be one of the following values: \r\n * @arg REMAPADCTRIGGER_ADC12_EXT2: Input trigger of ADC12 regular channel EXT2\r\n * @arg REMAPADCTRIGGER_ADC12_EXT3: Input trigger of ADC12 regular channel EXT3\r\n * @arg REMAPADCTRIGGER_ADC12_EXT5: Input trigger of ADC12 regular channel EXT5\r\n * @arg REMAPADCTRIGGER_ADC12_EXT13: Input trigger of ADC12 regular channel EXT13\r\n * @arg REMAPADCTRIGGER_ADC12_EXT15: Input trigger of ADC12 regular channel EXT15\r\n * @arg REMAPADCTRIGGER_ADC12_JEXT3: Input trigger of ADC12 injected channel JEXT3\r\n * @arg REMAPADCTRIGGER_ADC12_JEXT6: Input trigger of ADC12 injected channel JEXT6\r\n * @arg REMAPADCTRIGGER_ADC12_JEXT13: Input trigger of ADC12 injected channel JEXT16\r\n * @arg REMAPADCTRIGGER_ADC34_EXT5: Input trigger of ADC34 regular channel EXT5\r\n * @arg REMAPADCTRIGGER_ADC34_EXT6: Input trigger of ADC34 regular channel EXT6\r\n * @arg REMAPADCTRIGGER_ADC34_EXT15: Input trigger of ADC34 regular channel EXT15\r\n * @arg REMAPADCTRIGGER_ADC34_JEXT5: Input trigger of ADC34 injected channel JEXT5\r\n * @arg REMAPADCTRIGGER_ADC34_JEXT11: Input trigger of ADC34 injected channel JEXT11\r\n * @arg REMAPADCTRIGGER_ADC34_JEXT14: Input trigger of ADC34 injected channel JEXT14 \r\n * @param NewState: new state of the trigger mapping. \r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note ENABLE: Enable fast mode plus driving capability for selected pin\r\n * @note DISABLE: Disable fast mode plus driving capability for selected pin\r\n * @retval None\r\n */\r\nvoid SYSCFG_ADCTriggerRemapConfig(uint32_t SYSCFG_ADCTriggerRemap, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_ADC_TRIGGER_REMAP(SYSCFG_ADCTriggerRemap));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Remap the trigger */\r\n SYSCFG->CFGR4 |= (uint32_t)SYSCFG_ADCTriggerRemap;\r\n }\r\n else\r\n {\r\n /* Use the default trigger mapping */\r\n SYSCFG->CFGR4 &= (uint32_t)(~SYSCFG_ADCTriggerRemap);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables the ICODE SRAM write protection.\r\n * @note Enabling the ICODE SRAM write protection locks the configuration bit.\r\n * To disable the ICODE SRAM write protection perform a system reset.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SYSCFG_SRAMWRPEnable(uint32_t SYSCFG_SRAMWRP)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_PAGE(SYSCFG_SRAMWRP));\r\n\r\n /* Enable the write-protection on the selected ICODE SRAM page */\r\n SYSCFG->RCR |= (uint32_t)SYSCFG_SRAMWRP;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified SYSCFG flag is set or not.\r\n * @param SYSCFG_Flag: specifies the SYSCFG flag to check. \r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_FLAG_PE: SRAM parity error flag.\r\n * @retval The new state of SYSCFG_Flag (SET or RESET).\r\n */\r\nFlagStatus SYSCFG_GetFlagStatus(uint32_t SYSCFG_Flag)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_FLAG(SYSCFG_Flag));\r\n\r\n /* Check the status of the specified SPI flag */\r\n if ((SYSCFG->CFGR2 & SYSCFG_CFGR2_SRAM_PE) != (uint32_t)RESET)\r\n {\r\n /* SYSCFG_Flag is set */\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n /* SYSCFG_Flag is reset */\r\n bitstatus = RESET;\r\n }\r\n /* Return the SYSCFG_Flag status */\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the selected SYSCFG flag.\r\n * @param SYSCFG_Flag: selects the flag to be cleared.\r\n * This parameter can be any combination of the following values:\r\n * @arg SYSCFG_FLAG_PE: SRAM parity error flag.\r\n * @retval None\r\n */\r\nvoid SYSCFG_ClearFlag(uint32_t SYSCFG_Flag)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_SYSCFG_FLAG(SYSCFG_Flag));\r\n\r\n SYSCFG->CFGR2 |= (uint32_t) SYSCFG_Flag;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n\r\n/**\r\n * @}\r\n */ \r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_tim.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the TIM peripheral:\r\n * + TimeBase management\r\n * + Output Compare management\r\n * + Input Capture management\r\n * + Advanced-control timers (TIM1 and TIM8) specific features \r\n * + Interrupts, DMA and flags management\r\n * + Clocks management\r\n * + Synchronization management\r\n * + Specific interface management\r\n * + Specific remapping management \r\n * \r\n @verbatim\r\n \r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure and program the TIM \r\n of all stm32f30x devices.\r\n These functions are split in 9 groups: \r\n \r\n (#) TIM TimeBase management: this group includes all needed functions \r\n to configure the TM Timebase unit:\r\n (++) Set/Get Prescaler\r\n (++) Set/Get Autoreload \r\n (++) Counter modes configuration\r\n (++) Set Clock division \r\n (++) Select the One Pulse mode\r\n (++) Update Request Configuration\r\n (++) Update Disable Configuration\r\n (++) Auto-Preload Configuration \r\n (++) Enable/Disable the counter \r\n \r\n (#) TIM Output Compare management: this group includes all needed \r\n functions to configure the Capture/Compare unit used in Output \r\n compare mode: \r\n (++) Configure each channel, independently, in Output Compare mode\r\n (++) Select the output compare modes\r\n (++) Select the Polarities of each channel\r\n (++) Set/Get the Capture/Compare register values\r\n (++) Select the Output Compare Fast mode \r\n (++) Select the Output Compare Forced mode \r\n (++) Output Compare-Preload Configuration \r\n (++) Clear Output Compare Reference\r\n (++) Select the OCREF Clear signal\r\n (++) Enable/Disable the Capture/Compare Channels \r\n \r\n (#) TIM Input Capture management: this group includes all needed \r\n functions to configure the Capture/Compare unit used in \r\n Input Capture mode:\r\n (++) Configure each channel in input capture mode\r\n (++) Configure Channel1/2 in PWM Input mode\r\n (++) Set the Input Capture Prescaler\r\n (++) Get the Capture/Compare values \r\n \r\n (#) Advanced-control timers (TIM1 and TIM8) specific features\r\n (++) Configures the Break input, dead time, Lock level, the OSSI,\r\n the OSSR State and the AOE(automatic output enable)\r\n (++) Enable/Disable the TIM peripheral Main Outputs\r\n (++) Select the Commutation event\r\n (++) Set/Reset the Capture Compare Preload Control bit\r\n \r\n (#) TIM interrupts, DMA and flags management\r\n (++) Enable/Disable interrupt sources\r\n (++) Get flags status\r\n (++) Clear flags/ Pending bits\r\n (++) Enable/Disable DMA requests \r\n (++) Configure DMA burst mode\r\n (++) Select CaptureCompare DMA request \r\n \r\n (#) TIM clocks management: this group includes all needed functions \r\n to configure the clock controller unit:\r\n (++) Select internal/External clock\r\n (++) Select the external clock mode: ETR(Mode1/Mode2), TIx or ITRx\r\n \r\n (#) TIM synchronization management: this group includes all needed \r\n functions to configure the Synchronization unit:\r\n (++) Select Input Trigger \r\n (++) Select Output Trigger \r\n (++) Select Master Slave Mode \r\n (++) ETR Configuration when used as external trigger \r\n \r\n (#) TIM specific interface management, this group includes all \r\n needed functions to use the specific TIM interface:\r\n (++) Encoder Interface Configuration\r\n (++) Select Hall Sensor \r\n \r\n (#) TIM specific remapping management includes the Remapping \r\n configuration of specific timers \r\n \r\n @endverbatim\r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM \r\n * @brief TIM driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/* ---------------------- TIM registers bit mask ------------------------ */\r\n#define SMCR_ETR_MASK ((uint16_t)0x00FF) \r\n#define CCMR_OFFSET ((uint16_t)0x0018)\r\n#define CCER_CCE_SET ((uint16_t)0x0001) \r\n#define\tCCER_CCNE_SET ((uint16_t)0x0004) \r\n#define CCMR_OC13M_MASK ((uint32_t)0xFFFEFF8F)\r\n#define CCMR_OC24M_MASK ((uint32_t)0xFEFF8FFF) \r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic void TI1_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter);\r\nstatic void TI2_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter);\r\nstatic void TI3_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter);\r\nstatic void TI4_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter);\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_Group1 TimeBase management functions\r\n * @brief TimeBase management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### TimeBase management functions #####\r\n =============================================================================== \r\n \r\n \r\n *** TIM Driver: how to use it in Timing(Time base) Mode ***\r\n ============================================================ \r\n [..]\r\n To use the Timer in Timing(Time base) mode, the following steps are mandatory:\r\n \r\n (#) Enable TIM clock using \r\n RCC_APBxPeriphClockCmd(RCC_APBxPeriph_TIMx, ENABLE) function \r\n (#) Fill the TIM_TimeBaseInitStruct with the desired parameters. \r\n (#) Call TIM_TimeBaseInit(TIMx, &TIM_TimeBaseInitStruct) to configure \r\n the Time Base unit\r\n with the corresponding configuration \r\n (#) Enable the NVIC if you need to generate the update interrupt. \r\n (#) Enable the corresponding interrupt using the function \r\n TIM_ITConfig(TIMx, TIM_IT_Update) \r\n (#) Call the TIM_Cmd(ENABLE) function to enable the TIM counter.\r\n [..] \r\n (@) All other functions can be used separately to modify, if needed,\r\n a specific feature of the Timer. \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the TIMx peripheral registers to their default reset values.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16,17 or 20 to select the TIM peripheral.\r\n * @retval None\r\n\r\n */\r\nvoid TIM_DeInit(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx)); \r\n \r\n if (TIMx == TIM1)\r\n {\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM1, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM1, DISABLE); \r\n } \r\n else if (TIMx == TIM2) \r\n { \r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM2, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM2, DISABLE);\r\n } \r\n else if (TIMx == TIM3)\r\n { \r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM3, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM3, DISABLE);\r\n } \r\n else if (TIMx == TIM4)\r\n { \r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM4, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM4, DISABLE);\r\n } \r\n else if (TIMx == TIM6) \r\n { \r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM6, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM6, DISABLE);\r\n } \r\n else if (TIMx == TIM7)\r\n { \r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM7, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_TIM7, DISABLE);\r\n } \r\n else if (TIMx == TIM8)\r\n { \r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM8, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM8, DISABLE); \r\n } \r\n else if (TIMx == TIM15)\r\n { \r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM15, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM15, DISABLE); \r\n } \r\n else if (TIMx == TIM16) \r\n { \r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM16, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM16, DISABLE); \r\n } \r\n else if (TIMx == TIM17) \r\n { \r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM17, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM17, DISABLE); \r\n } \r\n else\r\n { \r\n if (TIMx == TIM20) \r\n { \r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM20, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_TIM20, DISABLE); \r\n } \r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Time Base Unit peripheral according to \r\n * the specified parameters in the TIM_TimeBaseInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param TIM_TimeBaseInitStruct: pointer to a TIM_TimeBaseInitTypeDef structure\r\n * that contains the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_TimeBaseInit(TIM_TypeDef* TIMx, TIM_TimeBaseInitTypeDef* TIM_TimeBaseInitStruct)\r\n{\r\n uint16_t tmpcr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx)); \r\n assert_param(IS_TIM_COUNTER_MODE(TIM_TimeBaseInitStruct->TIM_CounterMode));\r\n assert_param(IS_TIM_CKD_DIV(TIM_TimeBaseInitStruct->TIM_ClockDivision));\r\n\r\n tmpcr1 = TIMx->CR1; \r\n\r\n if((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM2) || \r\n (TIMx == TIM3) || (TIMx == TIM4) || (TIMx == TIM20)) \r\n {\r\n /* Select the Counter Mode */\r\n tmpcr1 &= (uint16_t)(~(TIM_CR1_DIR | TIM_CR1_CMS));\r\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_CounterMode;\r\n }\r\n \r\n if((TIMx != TIM6) && (TIMx != TIM7))\r\n {\r\n /* Set the clock division */\r\n tmpcr1 &= (uint16_t)(~TIM_CR1_CKD);\r\n tmpcr1 |= (uint32_t)TIM_TimeBaseInitStruct->TIM_ClockDivision;\r\n }\r\n\r\n TIMx->CR1 = tmpcr1;\r\n\r\n /* Set the Autoreload value */\r\n TIMx->ARR = TIM_TimeBaseInitStruct->TIM_Period ;\r\n \r\n /* Set the Prescaler value */\r\n TIMx->PSC = TIM_TimeBaseInitStruct->TIM_Prescaler;\r\n \r\n if ((TIMx == TIM1) || (TIMx == TIM8)|| (TIMx == TIM15) || \r\n (TIMx == TIM16) || (TIMx == TIM17)|| (TIMx == TIM20)) \r\n {\r\n /* Set the Repetition Counter value */\r\n TIMx->RCR = TIM_TimeBaseInitStruct->TIM_RepetitionCounter;\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler \r\n and the repetition counter(only for TIM1 and TIM8) value immediately */\r\n TIMx->EGR = TIM_PSCReloadMode_Immediate; \r\n}\r\n\r\n/**\r\n * @brief Fills each TIM_TimeBaseInitStruct member with its default value.\r\n * @param TIM_TimeBaseInitStruct : pointer to a TIM_TimeBaseInitTypeDef\r\n * structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid TIM_TimeBaseStructInit(TIM_TimeBaseInitTypeDef* TIM_TimeBaseInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_TimeBaseInitStruct->TIM_Period = 0xFFFFFFFF;\r\n TIM_TimeBaseInitStruct->TIM_Prescaler = 0x0000;\r\n TIM_TimeBaseInitStruct->TIM_ClockDivision = TIM_CKD_DIV1;\r\n TIM_TimeBaseInitStruct->TIM_CounterMode = TIM_CounterMode_Up;\r\n TIM_TimeBaseInitStruct->TIM_RepetitionCounter = 0x0000;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Prescaler.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16 or 17 to select the TIM peripheral.\r\n * @param Prescaler: specifies the Prescaler Register value\r\n * @param TIM_PSCReloadMode: specifies the TIM Prescaler Reload mode\r\n * This parameter can be one of the following values:\r\n * @arg TIM_PSCReloadMode_Update: The Prescaler is loaded at the update event.\r\n * @arg TIM_PSCReloadMode_Immediate: The Prescaler is loaded immediately.\r\n * @retval None\r\n */\r\nvoid TIM_PrescalerConfig(TIM_TypeDef* TIMx, uint16_t Prescaler, uint16_t TIM_PSCReloadMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_PRESCALER_RELOAD(TIM_PSCReloadMode));\r\n /* Set the Prescaler value */\r\n TIMx->PSC = Prescaler;\r\n /* Set or reset the UG Bit */\r\n TIMx->EGR = TIM_PSCReloadMode;\r\n}\r\n\r\n/**\r\n * @brief Specifies the TIMx Counter Mode to be used.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_CounterMode: specifies the Counter Mode to be used\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CounterMode_Up: TIM Up Counting Mode\r\n * @arg TIM_CounterMode_Down: TIM Down Counting Mode\r\n * @arg TIM_CounterMode_CenterAligned1: TIM Center Aligned Mode1\r\n * @arg TIM_CounterMode_CenterAligned2: TIM Center Aligned Mode2\r\n * @arg TIM_CounterMode_CenterAligned3: TIM Center Aligned Mode3\r\n * @retval None\r\n */\r\nvoid TIM_CounterModeConfig(TIM_TypeDef* TIMx, uint16_t TIM_CounterMode)\r\n{\r\n uint16_t tmpcr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_COUNTER_MODE(TIM_CounterMode));\r\n\r\n tmpcr1 = TIMx->CR1;\r\n\r\n /* Reset the CMS and DIR Bits */\r\n tmpcr1 &= (uint16_t)~(TIM_CR1_DIR | TIM_CR1_CMS);\r\n\r\n /* Set the Counter Mode */\r\n tmpcr1 |= TIM_CounterMode;\r\n\r\n /* Write to TIMx CR1 register */\r\n TIMx->CR1 = tmpcr1;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Counter Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param Counter: specifies the Counter register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCounter(TIM_TypeDef* TIMx, uint32_t Counter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n\r\n /* Set the Counter Register value */\r\n TIMx->CNT = Counter;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Autoreload Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param Autoreload: specifies the Autoreload register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetAutoreload(TIM_TypeDef* TIMx, uint32_t Autoreload)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n \r\n /* Set the Autoreload Register value */\r\n TIMx->ARR = Autoreload;\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Counter value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @retval Counter Register value\r\n */\r\nuint32_t TIM_GetCounter(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n\r\n /* Get the Counter Register value */\r\n return TIMx->CNT;\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Prescaler value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @retval Prescaler Register value.\r\n */\r\nuint16_t TIM_GetPrescaler(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n\r\n /* Get the Prescaler Register value */\r\n return TIMx->PSC;\r\n}\r\n\r\n/**\r\n * @brief Enables or Disables the TIMx Update event.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param NewState: new state of the TIMx UDIS bit\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_UpdateDisableConfig(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the Update Disable Bit */\r\n TIMx->CR1 |= TIM_CR1_UDIS;\r\n }\r\n else\r\n {\r\n /* Reset the Update Disable Bit */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_UDIS;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Update Request Interrupt source.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param TIM_UpdateSource: specifies the Update source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_UpdateSource_Regular: Source of update is the counter\r\n * overflow/underflow or the setting of UG bit, or an update\r\n * generation through the slave mode controller.\r\n * @arg TIM_UpdateSource_Global: Source of update is counter overflow/underflow.\r\n * @retval None\r\n */\r\nvoid TIM_UpdateRequestConfig(TIM_TypeDef* TIMx, uint16_t TIM_UpdateSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_UPDATE_SOURCE(TIM_UpdateSource));\r\n\r\n if (TIM_UpdateSource != TIM_UpdateSource_Global)\r\n {\r\n /* Set the URS Bit */\r\n TIMx->CR1 |= TIM_CR1_URS;\r\n }\r\n else\r\n {\r\n /* Reset the URS Bit */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_URS;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets or resets the update interrupt flag (UIF)status bit Remapping.\r\n * when sets, reading TIMx_CNT register returns UIF bit instead of CNT[31] \r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param NewState: new state of the UIFREMAP bit.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_UIFRemap(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the TIM Counter */\r\n TIMx->CR1 |= TIM_CR1_UIFREMAP;\r\n }\r\n else\r\n {\r\n /* Disable the TIM Counter */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_UIFREMAP;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or disables TIMx peripheral Preload register on ARR.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param NewState: new state of the TIMx peripheral Preload register\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_ARRPreloadConfig(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the ARR Preload Bit */\r\n TIMx->CR1 |= TIM_CR1_ARPE;\r\n }\r\n else\r\n {\r\n /* Reset the ARR Preload Bit */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_ARPE;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the TIMx's One Pulse Mode.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6 ,7 ,8, 15, 16, 17 or 20 to select the TIM peripheral.\r\n * @param TIM_OPMode: specifies the OPM Mode to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OPMode_Single\r\n * @arg TIM_OPMode_Repetitive\r\n * @retval None\r\n */\r\nvoid TIM_SelectOnePulseMode(TIM_TypeDef* TIMx, uint16_t TIM_OPMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_OPM_MODE(TIM_OPMode));\r\n\r\n /* Reset the OPM Bit */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_OPM;\r\n\r\n /* Configure the OPM Mode */\r\n TIMx->CR1 |= TIM_OPMode;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Clock Division value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16 or 17, to select the TIM peripheral.\r\n * @param TIM_CKD: specifies the clock division value.\r\n * This parameter can be one of the following value:\r\n * @arg TIM_CKD_DIV1: TDTS = Tck_tim\r\n * @arg TIM_CKD_DIV2: TDTS = 2*Tck_tim\r\n * @arg TIM_CKD_DIV4: TDTS = 4*Tck_tim\r\n * @retval None\r\n */\r\nvoid TIM_SetClockDivision(TIM_TypeDef* TIMx, uint16_t TIM_CKD)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_CKD_DIV(TIM_CKD));\r\n\r\n /* Reset the CKD Bits */\r\n TIMx->CR1 &= (uint16_t)(~TIM_CR1_CKD);\r\n\r\n /* Set the CKD value */\r\n TIMx->CR1 |= TIM_CKD;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified TIM peripheral.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 17 and 20 to select \r\n * the TIMx peripheral.\r\n * @param NewState: new state of the TIMx peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_Cmd(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the TIM Counter */\r\n TIMx->CR1 |= TIM_CR1_CEN;\r\n }\r\n else\r\n {\r\n /* Disable the TIM Counter */\r\n TIMx->CR1 &= (uint16_t)~TIM_CR1_CEN;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group2 Output Compare management functions\r\n * @brief Output Compare management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Output Compare management functions #####\r\n =============================================================================== \r\n \r\n *** TIM Driver: how to use it in Output Compare Mode ***\r\n ======================================================== \r\n [..] \r\n To use the Timer in Output Compare mode, the following steps are mandatory:\r\n \r\n (#) Enable TIM clock using RCC_APBxPeriphClockCmd(RCC_APBxPeriph_TIMx, ENABLE) function\r\n \r\n (#) Configure the TIM pins by configuring the corresponding GPIO pins\r\n \r\n (#) Configure the Time base unit as described in the first part of this driver, \r\n if needed, else the Timer will run with the default configuration:\r\n (++) Autoreload value = 0xFFFF\r\n (++) Prescaler value = 0x0000\r\n (++) Counter mode = Up counting\r\n (++) Clock Division = TIM_CKD_DIV1 \r\n (#) Fill the TIM_OCInitStruct with the desired parameters including:\r\n (++) The TIM Output Compare mode: TIM_OCMode\r\n (++) TIM Output State: TIM_OutputState\r\n (++) TIM Pulse value: TIM_Pulse\r\n (++) TIM Output Compare Polarity : TIM_OCPolarity\r\n \r\n (#) Call TIM_OCxInit(TIMx, &TIM_OCInitStruct) to configure the desired channel with the \r\n corresponding configuration\r\n \r\n (#) Call the TIM_Cmd(ENABLE) function to enable the TIM counter.\r\n [..] \r\n (@) All other functions can be used separately to modify, if needed,\r\n a specific feature of the Timer. \r\n \r\n (@) In case of PWM mode, this function is mandatory:\r\n TIM_OCxPreloadConfig(TIMx, TIM_OCPreload_ENABLE); \r\n \r\n (@) If the corresponding interrupt or DMA request are needed, the user should:\r\n (#@) Enable the NVIC (or the DMA) to use the TIM interrupts (or DMA requests). \r\n (#@) Enable the corresponding interrupt (or DMA request) using the function \r\n TIM_ITConfig(TIMx, TIM_IT_CCx) (or TIM_DMA_Cmd(TIMx, TIM_DMA_CCx)) \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel1 according to the specified parameters in\r\n * the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17, to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC1Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC1E;\r\n \r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n \r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR1_OC1M;\r\n tmpccmrx &= (uint32_t)~TIM_CCMR1_CC1S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= TIM_OCInitStruct->TIM_OCMode;\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC1P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= TIM_OCInitStruct->TIM_OCPolarity;\r\n \r\n /* Set the Output State */\r\n tmpccer |= TIM_OCInitStruct->TIM_OutputState;\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8) || (TIMx == TIM15) || (TIMx == TIM16) || (TIMx == TIM17))\r\n {\r\n assert_param(IS_TIM_OUTPUTN_STATE(TIM_OCInitStruct->TIM_OutputNState));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCInitStruct->TIM_OCNPolarity));\r\n assert_param(IS_TIM_OCNIDLE_STATE(TIM_OCInitStruct->TIM_OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n \r\n /* Reset the Output N Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC1NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= TIM_OCInitStruct->TIM_OCNPolarity;\r\n /* Reset the Output N State */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC1NE;\r\n \r\n /* Set the Output N State */\r\n tmpccer |= TIM_OCInitStruct->TIM_OutputNState;\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS1;\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS1N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= TIM_OCInitStruct->TIM_OCIdleState;\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= TIM_OCInitStruct->TIM_OCNIdleState;\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR1 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel2 according to the specified parameters \r\n * in the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC2Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC2E;\r\n \r\n /* Get the TIMx CCER register value */ \r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n \r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR1_OC2M;\r\n tmpccmrx &= (uint32_t)~TIM_CCMR1_CC2S;\r\n \r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (uint32_t)(TIM_OCInitStruct->TIM_OCMode << 8);\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC2P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCPolarity << 4);\r\n \r\n /* Set the Output State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputState << 4);\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8))\r\n {\r\n assert_param(IS_TIM_OUTPUTN_STATE(TIM_OCInitStruct->TIM_OutputNState));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCInitStruct->TIM_OCNPolarity));\r\n assert_param(IS_TIM_OCNIDLE_STATE(TIM_OCInitStruct->TIM_OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n \r\n /* Reset the Output N Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC2NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCNPolarity << 4);\r\n /* Reset the Output N State */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC2NE;\r\n \r\n /* Set the Output N State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputNState << 4);\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS2;\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS2N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCIdleState << 2);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCNIdleState << 2);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR2 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel3 according to the specified parameters\r\n * in the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC3Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 3: Reset the CC2E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC3E;\r\n \r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n \r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR2_OC3M;\r\n tmpccmrx &= (uint32_t)~TIM_CCMR2_CC3S; \r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= TIM_OCInitStruct->TIM_OCMode;\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC3P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCPolarity << 8);\r\n \r\n /* Set the Output State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputState << 8);\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8))\r\n {\r\n assert_param(IS_TIM_OUTPUTN_STATE(TIM_OCInitStruct->TIM_OutputNState));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCInitStruct->TIM_OCNPolarity));\r\n assert_param(IS_TIM_OCNIDLE_STATE(TIM_OCInitStruct->TIM_OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n \r\n /* Reset the Output N Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC3NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCNPolarity << 8);\r\n /* Reset the Output N State */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC3NE;\r\n \r\n /* Set the Output N State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputNState << 8);\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS3;\r\n tmpcr2 &= (uint32_t)~TIM_CR2_OIS3N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCIdleState << 4);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCNIdleState << 4);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR3 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel4 according to the specified parameters\r\n * in the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC4Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC4E;\r\n \r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n \r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR2_OC4M;\r\n tmpccmrx &= (uint32_t)~TIM_CCMR2_CC4S;\r\n \r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (uint32_t)(TIM_OCInitStruct->TIM_OCMode << 8);\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC4P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCPolarity << 12);\r\n \r\n /* Set the Output State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputState << 12);\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8))\r\n {\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &=(uint32_t) ~TIM_CR2_OIS4;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCIdleState << 6);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR2 */ \r\n TIMx->CCMR2 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR4 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel5 according to the specified parameters\r\n * in the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC5Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 5: Reset the CC5E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC5E; /* to be verified*/\r\n \r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR3 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n \r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR3_OC5M;\r\n \r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (uint32_t)(TIM_OCInitStruct->TIM_OCMode);\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC5P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCPolarity << 16);\r\n\r\n /* Set the Output State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputState << 16);\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8))\r\n {\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &=(uint32_t) ~TIM_CR2_OIS5;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCIdleState << 16);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR2 */ \r\n TIMx->CCMR3 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR5 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIMx Channel6 according to the specified parameters\r\n * in the TIM_OCInitStruct.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_OC6Init(TIM_TypeDef* TIMx, TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n uint32_t tmpccmrx = 0, tmpccer = 0, tmpcr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx)); \r\n assert_param(IS_TIM_OC_MODE(TIM_OCInitStruct->TIM_OCMode));\r\n assert_param(IS_TIM_OUTPUT_STATE(TIM_OCInitStruct->TIM_OutputState));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCInitStruct->TIM_OCPolarity)); \r\n\r\n /* Disable the Channel 5: Reset the CC5E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC6E; /* to be verified*/\r\n \r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n \r\n /* Get the TIMx CCMR3 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n \r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= (uint32_t)~TIM_CCMR3_OC6M;\r\n \r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (uint32_t)(TIM_OCInitStruct->TIM_OCMode << 8);\r\n \r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OCPolarity << 20);\r\n\r\n /* Set the Output State */\r\n tmpccer |= (uint32_t)((uint32_t)TIM_OCInitStruct->TIM_OutputState << 20);\r\n \r\n if((TIMx == TIM1) || (TIMx == TIM8))\r\n {\r\n assert_param(IS_TIM_OCIDLE_STATE(TIM_OCInitStruct->TIM_OCIdleState));\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &=(uint32_t) ~TIM_CR2_OIS6;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (uint16_t)(TIM_OCInitStruct->TIM_OCIdleState << 18);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n \r\n /* Write to TIMx CCMR2 */ \r\n TIMx->CCMR3 = tmpccmrx;\r\n \r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR6 = TIM_OCInitStruct->TIM_Pulse;\r\n \r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Selects the TIM Group Channel 5 and Channel 1, \r\n OC1REFC is the logical AND of OC1REFC and OC5REF.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIMx peripheral\r\n * @param NewState: new state of the Commutation event.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectGC5C1(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the GC5C1 Bit */\r\n TIMx->CCR5 |= TIM_CCR5_GC5C1;\r\n }\r\n else\r\n {\r\n /* Reset the GC5C1 Bit */\r\n TIMx->CCR5 &= (uint32_t)~TIM_CCR5_GC5C1;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the TIM Group Channel 5 and Channel 2, \r\n OC2REFC is the logical AND of OC2REFC and OC5REF.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIMx peripheral\r\n * @param NewState: new state of the Commutation event.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectGC5C2(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the GC5C2 Bit */\r\n TIMx->CCR5 |= TIM_CCR5_GC5C2;\r\n }\r\n else\r\n {\r\n /* Reset the GC5C2 Bit */\r\n TIMx->CCR5 &= (uint32_t)~TIM_CCR5_GC5C2;\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @brief Selects the TIM Group Channel 5 and Channel 3, \r\n OC3REFC is the logical AND of OC3REFC and OC5REF.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIMx peripheral\r\n * @param NewState: new state of the Commutation event.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectGC5C3(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the GC5C3 Bit */\r\n TIMx->CCR5 |= TIM_CCR5_GC5C3;\r\n }\r\n else\r\n {\r\n /* Reset the GC5C3 Bit */\r\n TIMx->CCR5 &= (uint32_t)~TIM_CCR5_GC5C3;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each TIM_OCInitStruct member with its default value.\r\n * @param TIM_OCInitStruct: pointer to a TIM_OCInitTypeDef structure which will\r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid TIM_OCStructInit(TIM_OCInitTypeDef* TIM_OCInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_OCInitStruct->TIM_OCMode = TIM_OCMode_Timing;\r\n TIM_OCInitStruct->TIM_OutputState = TIM_OutputState_Disable;\r\n TIM_OCInitStruct->TIM_OutputNState = TIM_OutputNState_Disable;\r\n TIM_OCInitStruct->TIM_Pulse = 0x00000000;\r\n TIM_OCInitStruct->TIM_OCPolarity = TIM_OCPolarity_High;\r\n TIM_OCInitStruct->TIM_OCNPolarity = TIM_OCPolarity_High;\r\n TIM_OCInitStruct->TIM_OCIdleState = TIM_OCIdleState_Reset;\r\n TIM_OCInitStruct->TIM_OCNIdleState = TIM_OCNIdleState_Reset;\r\n}\r\n\r\n/**\r\n * @brief Selects the TIM Output Compare Mode.\r\n * @note This function disables the selected channel before changing the Output\r\n * Compare Mode. If needed, user has to enable this channel using\r\n * TIM_CCxCmd() and TIM_CCxNCmd() functions.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_Channel: specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_Channel_1: TIM Channel 1\r\n * @arg TIM_Channel_2: TIM Channel 2\r\n * @arg TIM_Channel_3: TIM Channel 3\r\n * @arg TIM_Channel_4: TIM Channel 4\r\n * @param TIM_OCMode: specifies the TIM Output Compare Mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCMode_Timing\r\n * @arg TIM_OCMode_Active\r\n * @arg TIM_OCMode_Toggle\r\n * @arg TIM_OCMode_PWM1\r\n * @arg TIM_OCMode_PWM2\r\n * @arg TIM_ForcedAction_Active\r\n * @arg TIM_ForcedAction_InActive\r\n * @arg TIM_OCMode_Retrigerrable_OPM1\r\n * @arg TIM_OCMode_Retrigerrable_OPM2\r\n * @arg TIM_OCMode_Combined_PWM1\r\n * @arg TIM_OCMode_Combined_PWM2\r\n * @arg TIM_OCMode_Asymmetric_PWM1\r\n * @arg TIM_OCMode_Asymmetric_PWM2 \r\n * @retval None\r\n */\r\nvoid TIM_SelectOCxM(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint32_t TIM_OCMode)\r\n{\r\n uint32_t tmp = 0;\r\n uint16_t tmp1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_CHANNEL(TIM_Channel));\r\n assert_param(IS_TIM_OCM(TIM_OCMode));\r\n\r\n tmp = (uint32_t) TIMx;\r\n tmp += CCMR_OFFSET;\r\n\r\n tmp1 = CCER_CCE_SET << (uint16_t)TIM_Channel;\r\n\r\n /* Disable the Channel: Reset the CCxE Bit */\r\n TIMx->CCER &= (uint16_t) ~tmp1;\r\n\r\n if((TIM_Channel == TIM_Channel_1) ||(TIM_Channel == TIM_Channel_3))\r\n {\r\n tmp += (TIM_Channel>>1);\r\n\r\n /* Reset the OCxM bits in the CCMRx register */\r\n *(__IO uint32_t *) tmp &= CCMR_OC13M_MASK;\r\n \r\n /* Configure the OCxM bits in the CCMRx register */\r\n *(__IO uint32_t *) tmp |= TIM_OCMode;\r\n }\r\n else\r\n {\r\n tmp += (uint32_t)(TIM_Channel - (uint32_t)4)>> (uint32_t)1;\r\n\r\n /* Reset the OCxM bits in the CCMRx register */\r\n *(__IO uint32_t *) tmp &= CCMR_OC24M_MASK;\r\n \r\n /* Configure the OCxM bits in the CCMRx register */\r\n *(__IO uint32_t *) tmp |= (uint32_t)(TIM_OCMode << 8);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare1 Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param Compare1: specifies the Capture Compare1 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare1(TIM_TypeDef* TIMx, uint32_t Compare1)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare1 Register value */\r\n TIMx->CCR1 = Compare1;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare2 Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param Compare2: specifies the Capture Compare2 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare2(TIM_TypeDef* TIMx, uint32_t Compare2)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare2 Register value */\r\n TIMx->CCR2 = Compare2;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare3 Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5, 20 or 8 to select the TIM peripheral.\r\n * @param Compare3: specifies the Capture Compare3 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare3(TIM_TypeDef* TIMx, uint32_t Compare3)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare3 Register value */\r\n TIMx->CCR3 = Compare3;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare4 Register value\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5, 20 or 8 to select the TIM peripheral.\r\n * @param Compare4: specifies the Capture Compare4 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare4(TIM_TypeDef* TIMx, uint32_t Compare4)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare4 Register value */\r\n TIMx->CCR4 = Compare4;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare5 Register value\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param Compare5: specifies the Capture Compare5 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare5(TIM_TypeDef* TIMx, uint32_t Compare5)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare5 Register value */\r\n TIMx->CCR5 = Compare5;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Capture Compare6 Register value\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param Compare6: specifies the Capture Compare5 register new value.\r\n * @retval None\r\n */\r\nvoid TIM_SetCompare6(TIM_TypeDef* TIMx, uint32_t Compare6)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n\r\n /* Set the Capture Compare6 Register value */\r\n TIMx->CCR6 = Compare6;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 1 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC1REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC1REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC1Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC1M Bits */\r\n tmpccmr1 &= (uint32_t)~TIM_CCMR1_OC1M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr1 |= TIM_ForcedAction;\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 2 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC2REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC2REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC2Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC2M Bits */\r\n tmpccmr1 &= (uint32_t)~TIM_CCMR1_OC2M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr1 |= ((uint32_t)TIM_ForcedAction << 8);\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 3 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC3REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC3REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC3Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC1M Bits */\r\n tmpccmr2 &= (uint32_t)~TIM_CCMR2_OC3M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr2 |= TIM_ForcedAction;\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 4 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC4REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC4REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC4Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC2M Bits */\r\n tmpccmr2 &= (uint32_t)~TIM_CCMR2_OC4M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr2 |= ((uint32_t)TIM_ForcedAction << 8);\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 5 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC5REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC5REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC5Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC5M Bits */\r\n tmpccmr3 &= (uint32_t)~TIM_CCMR3_OC5M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr3 |= (uint32_t)(TIM_ForcedAction);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Forces the TIMx output 6 waveform to active or inactive level.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_ForcedAction: specifies the forced Action to be set to the output waveform.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ForcedAction_Active: Force active level on OC5REF\r\n * @arg TIM_ForcedAction_InActive: Force inactive level on OC5REF.\r\n * @retval None\r\n */\r\nvoid TIM_ForcedOC6Config(TIM_TypeDef* TIMx, uint16_t TIM_ForcedAction)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_FORCED_ACTION(TIM_ForcedAction));\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC6M Bits */\r\n tmpccmr3 &= (uint32_t)~TIM_CCMR3_OC6M;\r\n\r\n /* Configure The Forced output Mode */\r\n tmpccmr3 |= ((uint32_t)TIM_ForcedAction << 8);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR1.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC1PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC1PE Bit */\r\n tmpccmr1 &= (uint32_t)(~TIM_CCMR1_OC1PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr1 |= TIM_OCPreload;\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR2.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC2PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC2PE Bit */\r\n tmpccmr1 &= (uint32_t)(~TIM_CCMR1_OC2PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr1 |= ((uint32_t)TIM_OCPreload << 8);\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR3.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC3PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC3PE Bit */\r\n tmpccmr2 &= (uint32_t)(~TIM_CCMR2_OC3PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr2 |= TIM_OCPreload;\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR4.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC4PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC4PE Bit */\r\n tmpccmr2 &= (uint32_t)(~TIM_CCMR2_OC4PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr2 |= ((uint32_t)TIM_OCPreload << 8);\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR5.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC5PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC5PE Bit */\r\n tmpccmr3 &= (uint32_t)(~TIM_CCMR3_OC5PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr3 |= (uint32_t)(TIM_OCPreload);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx peripheral Preload register on CCR6.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCPreload: new state of the TIMx peripheral Preload register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPreload_Enable\r\n * @arg TIM_OCPreload_Disable\r\n * @retval None\r\n */\r\nvoid TIM_OC6PreloadConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPreload)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCPRELOAD_STATE(TIM_OCPreload));\r\n\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC5PE Bit */\r\n tmpccmr3 &= (uint32_t)(~TIM_CCMR3_OC6PE);\r\n\r\n /* Enable or Disable the Output Compare Preload feature */\r\n tmpccmr3 |= ((uint32_t)TIM_OCPreload << 8);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Output Compare 1 Fast feature.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCFast: new state of the Output Compare Fast Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCFast_Enable: TIM output compare fast enable\r\n * @arg TIM_OCFast_Disable: TIM output compare fast disable\r\n * @retval None\r\n */\r\nvoid TIM_OC1FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCFAST_STATE(TIM_OCFast));\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC1FE Bit */\r\n tmpccmr1 &= (uint32_t)~TIM_CCMR1_OC1FE;\r\n\r\n /* Enable or Disable the Output Compare Fast Bit */\r\n tmpccmr1 |= TIM_OCFast;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Output Compare 2 Fast feature.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_OCFast: new state of the Output Compare Fast Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCFast_Enable: TIM output compare fast enable\r\n * @arg TIM_OCFast_Disable: TIM output compare fast disable\r\n * @retval None\r\n */\r\nvoid TIM_OC2FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCFAST_STATE(TIM_OCFast));\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC2FE Bit */\r\n tmpccmr1 &= (uint32_t)(~TIM_CCMR1_OC2FE);\r\n\r\n /* Enable or Disable the Output Compare Fast Bit */\r\n tmpccmr1 |= ((uint32_t)TIM_OCFast << 8);\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Output Compare 3 Fast feature.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCFast: new state of the Output Compare Fast Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCFast_Enable: TIM output compare fast enable\r\n * @arg TIM_OCFast_Disable: TIM output compare fast disable\r\n * @retval None\r\n */\r\nvoid TIM_OC3FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCFAST_STATE(TIM_OCFast));\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC3FE Bit */\r\n tmpccmr2 &= (uint32_t)~TIM_CCMR2_OC3FE;\r\n\r\n /* Enable or Disable the Output Compare Fast Bit */\r\n tmpccmr2 |= TIM_OCFast;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Output Compare 4 Fast feature.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCFast: new state of the Output Compare Fast Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCFast_Enable: TIM output compare fast enable\r\n * @arg TIM_OCFast_Disable: TIM output compare fast disable\r\n * @retval None\r\n */\r\nvoid TIM_OC4FastConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCFast)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCFAST_STATE(TIM_OCFast));\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC4FE Bit */\r\n tmpccmr2 &= (uint32_t)(~TIM_CCMR2_OC4FE);\r\n\r\n /* Enable or Disable the Output Compare Fast Bit */\r\n tmpccmr2 |= ((uint32_t)TIM_OCFast << 8);\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF1 signal on an external event\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC1Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC1CE Bit */\r\n tmpccmr1 &= (uint32_t)~TIM_CCMR1_OC1CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr1 |= TIM_OCClear;\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF2 signal on an external event\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC2Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr1 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Reset the OC2CE Bit */\r\n tmpccmr1 &= (uint32_t)~TIM_CCMR1_OC2CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr1 |= ((uint32_t)TIM_OCClear << 8);\r\n\r\n /* Write to TIMx CCMR1 register */\r\n TIMx->CCMR1 = tmpccmr1;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF3 signal on an external event\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC3Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC3CE Bit */\r\n tmpccmr2 &= (uint32_t)~TIM_CCMR2_OC3CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr2 |= TIM_OCClear;\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF4 signal on an external event\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC4Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr2 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr2 = TIMx->CCMR2;\r\n\r\n /* Reset the OC4CE Bit */\r\n tmpccmr2 &= (uint32_t)~TIM_CCMR2_OC4CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr2 |= ((uint32_t)TIM_OCClear << 8);\r\n\r\n /* Write to TIMx CCMR2 register */\r\n TIMx->CCMR2 = tmpccmr2;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF5 signal on an external event\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC5Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC5CE Bit */\r\n tmpccmr3 &= (uint32_t)~TIM_CCMR3_OC5CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr3 |= (uint32_t)(TIM_OCClear);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Clears or safeguards the OCREF6 signal on an external event\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCClear: new state of the Output Compare Clear Enable Bit.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCClear_Enable: TIM Output clear enable\r\n * @arg TIM_OCClear_Disable: TIM Output clear disable\r\n * @retval None\r\n */\r\nvoid TIM_ClearOC6Ref(TIM_TypeDef* TIMx, uint16_t TIM_OCClear)\r\n{\r\n uint32_t tmpccmr3 = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCCLEAR_STATE(TIM_OCClear));\r\n\r\n tmpccmr3 = TIMx->CCMR3;\r\n\r\n /* Reset the OC5CE Bit */\r\n tmpccmr3 &= (uint32_t)~TIM_CCMR3_OC6CE;\r\n\r\n /* Enable or Disable the Output Compare Clear Bit */\r\n tmpccmr3 |= ((uint32_t)TIM_OCClear << 8);\r\n\r\n /* Write to TIMx CCMR3 register */\r\n TIMx->CCMR3 = tmpccmr3;\r\n}\r\n\r\n/**\r\n * @brief Selects the OCReference Clear source.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCReferenceClear: specifies the OCReference Clear source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCReferenceClear_ETRF: The internal OCreference clear input is connected to ETRF.\r\n * @arg TIM_OCReferenceClear_OCREFCLR: The internal OCreference clear input is connected to OCREF_CLR input. \r\n * @retval None\r\n */\r\nvoid TIM_SelectOCREFClear(TIM_TypeDef* TIMx, uint16_t TIM_OCReferenceClear)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(TIM_OCREFERENCECECLEAR_SOURCE(TIM_OCReferenceClear));\r\n\r\n /* Set the TIM_OCReferenceClear source */\r\n TIMx->SMCR &= (uint16_t)~((uint16_t)TIM_SMCR_OCCS);\r\n TIMx->SMCR |= TIM_OCReferenceClear;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 1 polarity.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCPolarity: specifies the OC1 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC1PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC1P Bit */\r\n tmpccer &= (uint32_t)(~TIM_CCER_CC1P);\r\n tmpccer |= TIM_OCPolarity;\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Channel 1N polarity.\r\n * @param TIMx: where x can be 1, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_OCNPolarity: specifies the OC1N Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCNPolarity_High: Output Compare active high\r\n * @arg TIM_OCNPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC1NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCNPolarity));\r\n \r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC1NP Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC1NP;\r\n tmpccer |= TIM_OCNPolarity;\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 2 polarity.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_OCPolarity: specifies the OC2 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC2PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC2P Bit */\r\n tmpccer &= (uint32_t)(~TIM_CCER_CC2P);\r\n tmpccer |= ((uint32_t)TIM_OCPolarity << 4);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Channel 2N polarity.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCNPolarity: specifies the OC2N Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCNPolarity_High: Output Compare active high\r\n * @arg TIM_OCNPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC2NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCNPolarity));\r\n \r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC2NP Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC2NP;\r\n tmpccer |= ((uint32_t)TIM_OCNPolarity << 4);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 3 polarity.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCPolarity: specifies the OC3 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC3PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC3P Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC3P;\r\n tmpccer |= ((uint32_t)TIM_OCPolarity << 8);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Channel 3N polarity.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCNPolarity: specifies the OC3N Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCNPolarity_High: Output Compare active high\r\n * @arg TIM_OCNPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC3NPolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCNPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OCN_POLARITY(TIM_OCNPolarity));\r\n \r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC3NP Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC3NP;\r\n tmpccer |= ((uint32_t)TIM_OCNPolarity << 8);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 4 polarity.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_OCPolarity: specifies the OC4 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC4PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC4P Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC4P;\r\n tmpccer |= ((uint32_t)TIM_OCPolarity << 12);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 5 polarity.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCPolarity: specifies the OC5 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC5PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC5P Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC5P;\r\n tmpccer |= ((uint32_t)TIM_OCPolarity << 16);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx channel 6 polarity.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * @param TIM_OCPolarity: specifies the OC6 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OCPolarity_High: Output Compare active high\r\n * @arg TIM_OCPolarity_Low: Output Compare active low\r\n * @retval None\r\n */\r\nvoid TIM_OC6PolarityConfig(TIM_TypeDef* TIMx, uint16_t TIM_OCPolarity)\r\n{\r\n uint32_t tmpccer = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_OC_POLARITY(TIM_OCPolarity));\r\n\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set or Reset the CC6P Bit */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n tmpccer |= ((uint32_t)TIM_OCPolarity << 20);\r\n\r\n /* Write to TIMx CCER register */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel x.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_Channel: specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_Channel_1: TIM Channel 1\r\n * @arg TIM_Channel_2: TIM Channel 2\r\n * @arg TIM_Channel_3: TIM Channel 3\r\n * @arg TIM_Channel_4: TIM Channel 4\r\n * @arg TIM_Channel_5: TIM Channel 5\r\n * @arg TIM_Channel_6: TIM Channel 6 \r\n * @param TIM_CCx: specifies the TIM Channel CCxE bit new state.\r\n * This parameter can be: TIM_CCx_Enable or TIM_CCx_Disable. \r\n * @retval None\r\n */\r\nvoid TIM_CCxCmd(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint16_t TIM_CCx)\r\n{\r\n uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx)); \r\n assert_param(IS_TIM_CHANNEL(TIM_Channel));\r\n assert_param(IS_TIM_CCX(TIM_CCx));\r\n\r\n tmp = (uint32_t)CCER_CCE_SET << (uint32_t)TIM_Channel;\r\n\r\n /* Reset the CCxE Bit */\r\n TIMx->CCER &= (uint32_t)(~tmp);\r\n\r\n /* Set or reset the CCxE Bit */ \r\n TIMx->CCER |= ((uint32_t)TIM_CCx << (uint32_t)TIM_Channel);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel xN.\r\n * @param TIMx: where x can be 1, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_Channel: specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_Channel_1: TIM Channel 1\r\n * @arg TIM_Channel_2: TIM Channel 2\r\n * @arg TIM_Channel_3: TIM Channel 3\r\n * @param TIM_CCxN: specifies the TIM Channel CCxNE bit new state.\r\n * This parameter can be: TIM_CCxN_Enable or TIM_CCxN_Disable. \r\n * @retval None\r\n */\r\nvoid TIM_CCxNCmd(TIM_TypeDef* TIMx, uint16_t TIM_Channel, uint16_t TIM_CCxN)\r\n{\r\n uint32_t tmp = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_TIM_COMPLEMENTARY_CHANNEL(TIM_Channel));\r\n assert_param(IS_TIM_CCXN(TIM_CCxN));\r\n\r\n tmp = (uint32_t)CCER_CCNE_SET << (uint32_t)TIM_Channel;\r\n\r\n /* Reset the CCxNE Bit */\r\n TIMx->CCER &= (uint32_t) ~tmp;\r\n\r\n /* Set or reset the CCxNE Bit */ \r\n TIMx->CCER |= ((uint32_t)TIM_CCxN << (uint32_t)TIM_Channel);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group3 Input Capture management functions\r\n * @brief Input Capture management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Input Capture management functions #####\r\n =============================================================================== \r\n \r\n *** TIM Driver: how to use it in Input Capture Mode ***\r\n =======================================================\r\n [..] \r\n To use the Timer in Input Capture mode, the following steps are mandatory:\r\n \r\n (#) Enable TIM clock using RCC_APBxPeriphClockCmd(RCC_APBxPeriph_TIMx, ENABLE) function\r\n \r\n (#) Configure the TIM pins by configuring the corresponding GPIO pins\r\n \r\n (#) Configure the Time base unit as described in the first part of this driver,\r\n if needed, else the Timer will run with the default configuration:\r\n (++) Autoreload value = 0xFFFF\r\n (++) Prescaler value = 0x0000\r\n (++) Counter mode = Up counting\r\n (++) Clock Division = TIM_CKD_DIV1\r\n \r\n (#) Fill the TIM_ICInitStruct with the desired parameters including:\r\n (++) TIM Channel: TIM_Channel\r\n (++) TIM Input Capture polarity: TIM_ICPolarity\r\n (++) TIM Input Capture selection: TIM_ICSelection\r\n (++) TIM Input Capture Prescaler: TIM_ICPrescaler\r\n (++) TIM Input CApture filter value: TIM_ICFilter\r\n \r\n (#) Call TIM_ICInit(TIMx, &TIM_ICInitStruct) to configure the desired channel with the \r\n corresponding configuration and to measure only frequency or duty cycle of the input signal,\r\n or,\r\n Call TIM_PWMIConfig(TIMx, &TIM_ICInitStruct) to configure the desired channels with the \r\n corresponding configuration and to measure the frequency and the duty cycle of the input signal\r\n \r\n (#) Enable the NVIC or the DMA to read the measured frequency. \r\n \r\n (#) Enable the corresponding interrupt (or DMA request) to read the Captured value,\r\n using the function TIM_ITConfig(TIMx, TIM_IT_CCx) (or TIM_DMA_Cmd(TIMx, TIM_DMA_CCx)) \r\n \r\n (#) Call the TIM_Cmd(ENABLE) function to enable the TIM counter.\r\n \r\n (#) Use TIM_GetCapturex(TIMx); to read the captured value.\r\n [..] \r\n (@) All other functions can be used separately to modify, if needed,\r\n a specific feature of the Timer. \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIM peripheral according to the specified parameters\r\n * in the TIM_ICInitStruct.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_ICInitStruct: pointer to a TIM_ICInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_ICInit(TIM_TypeDef* TIMx, TIM_ICInitTypeDef* TIM_ICInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_POLARITY(TIM_ICInitStruct->TIM_ICPolarity));\r\n assert_param(IS_TIM_IC_SELECTION(TIM_ICInitStruct->TIM_ICSelection));\r\n assert_param(IS_TIM_IC_PRESCALER(TIM_ICInitStruct->TIM_ICPrescaler));\r\n assert_param(IS_TIM_IC_FILTER(TIM_ICInitStruct->TIM_ICFilter));\r\n \r\n if (TIM_ICInitStruct->TIM_Channel == TIM_Channel_1)\r\n {\r\n /* TI1 Configuration */\r\n TI1_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity,\r\n TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC1Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n else if (TIM_ICInitStruct->TIM_Channel == TIM_Channel_2)\r\n {\r\n /* TI2 Configuration */\r\n TI2_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity,\r\n TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC2Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n else if (TIM_ICInitStruct->TIM_Channel == TIM_Channel_3)\r\n {\r\n /* TI3 Configuration */\r\n TI3_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity,\r\n TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC3Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n else\r\n {\r\n /* TI4 Configuration */\r\n TI4_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity,\r\n TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC4Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each TIM_ICInitStruct member with its default value.\r\n * @param TIM_ICInitStruct: pointer to a TIM_ICInitTypeDef structure which will\r\n * be initialized.\r\n * @retval None\r\n */\r\nvoid TIM_ICStructInit(TIM_ICInitTypeDef* TIM_ICInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_ICInitStruct->TIM_Channel = TIM_Channel_1;\r\n TIM_ICInitStruct->TIM_ICPolarity = TIM_ICPolarity_Rising;\r\n TIM_ICInitStruct->TIM_ICSelection = TIM_ICSelection_DirectTI;\r\n TIM_ICInitStruct->TIM_ICPrescaler = TIM_ICPSC_DIV1;\r\n TIM_ICInitStruct->TIM_ICFilter = 0x00;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM peripheral according to the specified parameters\r\n * in the TIM_ICInitStruct to measure an external PWM signal.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_ICInitStruct: pointer to a TIM_ICInitTypeDef structure that contains\r\n * the configuration information for the specified TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_PWMIConfig(TIM_TypeDef* TIMx, TIM_ICInitTypeDef* TIM_ICInitStruct)\r\n{\r\n uint16_t icoppositepolarity = TIM_ICPolarity_Rising;\r\n uint16_t icoppositeselection = TIM_ICSelection_DirectTI;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n\r\n /* Select the Opposite Input Polarity */\r\n if (TIM_ICInitStruct->TIM_ICPolarity == TIM_ICPolarity_Rising)\r\n {\r\n icoppositepolarity = TIM_ICPolarity_Falling;\r\n }\r\n else\r\n {\r\n icoppositepolarity = TIM_ICPolarity_Rising;\r\n }\r\n /* Select the Opposite Input */\r\n if (TIM_ICInitStruct->TIM_ICSelection == TIM_ICSelection_DirectTI)\r\n {\r\n icoppositeselection = TIM_ICSelection_IndirectTI;\r\n }\r\n else\r\n {\r\n icoppositeselection = TIM_ICSelection_DirectTI;\r\n }\r\n if (TIM_ICInitStruct->TIM_Channel == TIM_Channel_1)\r\n {\r\n /* TI1 Configuration */\r\n TI1_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity, TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC1Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n /* TI2 Configuration */\r\n TI2_Config(TIMx, icoppositepolarity, icoppositeselection, TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC2Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n else\r\n { \r\n /* TI2 Configuration */\r\n TI2_Config(TIMx, TIM_ICInitStruct->TIM_ICPolarity, TIM_ICInitStruct->TIM_ICSelection,\r\n TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC2Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n /* TI1 Configuration */\r\n TI1_Config(TIMx, icoppositepolarity, icoppositeselection, TIM_ICInitStruct->TIM_ICFilter);\r\n /* Set the Input Capture Prescaler value */\r\n TIM_SetIC1Prescaler(TIMx, TIM_ICInitStruct->TIM_ICPrescaler);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Input Capture 1 value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @retval Capture Compare 1 Register value.\r\n */\r\nuint32_t TIM_GetCapture1(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n\r\n /* Get the Capture 1 Register value */\r\n return TIMx->CCR1;\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Input Capture 2 value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @retval Capture Compare 2 Register value.\r\n */\r\nuint32_t TIM_GetCapture2(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n\r\n /* Get the Capture 2 Register value */\r\n return TIMx->CCR2;\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Input Capture 3 value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @retval Capture Compare 3 Register value.\r\n */\r\nuint32_t TIM_GetCapture3(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx)); \r\n\r\n /* Get the Capture 3 Register value */\r\n return TIMx->CCR3;\r\n}\r\n\r\n/**\r\n * @brief Gets the TIMx Input Capture 4 value.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @retval Capture Compare 4 Register value.\r\n */\r\nuint32_t TIM_GetCapture4(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n\r\n /* Get the Capture 4 Register value */\r\n return TIMx->CCR4;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Input Capture 1 prescaler.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_ICPSC: specifies the Input Capture1 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\nvoid TIM_SetIC1Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_PRESCALER(TIM_ICPSC));\r\n\r\n /* Reset the IC1PSC Bits */\r\n TIMx->CCMR1 &= (uint32_t)~TIM_CCMR1_IC1PSC;\r\n\r\n /* Set the IC1PSC value */\r\n TIMx->CCMR1 |= TIM_ICPSC;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Input Capture 2 prescaler.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_ICPSC: specifies the Input Capture2 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\nvoid TIM_SetIC2Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_PRESCALER(TIM_ICPSC));\r\n\r\n /* Reset the IC2PSC Bits */\r\n TIMx->CCMR1 &= (uint32_t)~TIM_CCMR1_IC2PSC;\r\n\r\n /* Set the IC2PSC value */\r\n TIMx->CCMR1 |= (uint32_t)((uint32_t)TIM_ICPSC << 8);\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Input Capture 3 prescaler.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ICPSC: specifies the Input Capture3 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\nvoid TIM_SetIC3Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_PRESCALER(TIM_ICPSC));\r\n\r\n /* Reset the IC3PSC Bits */\r\n TIMx->CCMR2 &= (uint16_t)~TIM_CCMR2_IC3PSC;\r\n\r\n /* Set the IC3PSC value */\r\n TIMx->CCMR2 |= TIM_ICPSC;\r\n}\r\n\r\n/**\r\n * @brief Sets the TIMx Input Capture 4 prescaler.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ICPSC: specifies the Input Capture4 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\nvoid TIM_SetIC4Prescaler(TIM_TypeDef* TIMx, uint16_t TIM_ICPSC)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_PRESCALER(TIM_ICPSC));\r\n\r\n /* Reset the IC4PSC Bits */\r\n TIMx->CCMR2 &= (uint16_t)~TIM_CCMR2_IC4PSC;\r\n\r\n /* Set the IC4PSC value */\r\n TIMx->CCMR2 |= (uint16_t)(TIM_ICPSC << 8);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group4 Advanced-control timers (TIM1 and TIM8) specific features\r\n * @brief Advanced-control timers (TIM1 and TIM8) specific features\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Advanced-control timers (TIM1 and TIM8) specific features #####\r\n =============================================================================== \r\n \r\n *** TIM Driver: how to use the Break feature ***\r\n ================================================ \r\n [..]\r\n After configuring the Timer channel(s) in the appropriate Output Compare mode: \r\n \r\n (#) Fill the TIM_BDTRInitStruct with the desired parameters for the Timer\r\n Break Polarity, dead time, Lock level, the OSSI/OSSR State and the \r\n AOE(automatic output enable).\r\n \r\n (#) Call TIM_BDTRConfig(TIMx, &TIM_BDTRInitStruct) to configure the Timer\r\n \r\n (#) Enable the Main Output using TIM_CtrlPWMOutputs(TIM1, ENABLE) \r\n \r\n (#) Once the break even occurs, the Timer's output signals are put in reset\r\n state or in a known state (according to the configuration made in\r\n TIM_BDTRConfig() function).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the Break feature, dead time, Lock level, OSSI/OSSR State\r\n * and the AOE(automatic output enable).\r\n * @param TIMx: where x can be 1, 8, 15, 16, 20 or 17 to select the TIM \r\n * @param TIM_BDTRInitStruct: pointer to a TIM_BDTRInitTypeDef structure that\r\n * contains the BDTR Register configuration information for the TIM peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_BDTRConfig(TIM_TypeDef* TIMx, TIM_BDTRInitTypeDef *TIM_BDTRInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_TIM_OSSR_STATE(TIM_BDTRInitStruct->TIM_OSSRState));\r\n assert_param(IS_TIM_OSSI_STATE(TIM_BDTRInitStruct->TIM_OSSIState));\r\n assert_param(IS_TIM_LOCK_LEVEL(TIM_BDTRInitStruct->TIM_LOCKLevel));\r\n assert_param(IS_TIM_BREAK_STATE(TIM_BDTRInitStruct->TIM_Break));\r\n assert_param(IS_TIM_BREAK_POLARITY(TIM_BDTRInitStruct->TIM_BreakPolarity));\r\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(TIM_BDTRInitStruct->TIM_AutomaticOutput));\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n TIMx->BDTR = (uint32_t)TIM_BDTRInitStruct->TIM_OSSRState | TIM_BDTRInitStruct->TIM_OSSIState |\r\n TIM_BDTRInitStruct->TIM_LOCKLevel | TIM_BDTRInitStruct->TIM_DeadTime |\r\n TIM_BDTRInitStruct->TIM_Break | TIM_BDTRInitStruct->TIM_BreakPolarity |\r\n TIM_BDTRInitStruct->TIM_AutomaticOutput;\r\n}\r\n\r\n/**\r\n * @brief Configures the Break1 feature.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM \r\n * @param TIM_Break1Polarity: specifies the Break1 polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_Break1Polarity_Low: Break1 input is active low\r\n * @arg TIM_Break1Polarity_High: Break1 input is active high\r\n * @param TIM_Break1Filter: specifies the Break1 filter value.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_Break1Config(TIM_TypeDef* TIMx, uint32_t TIM_Break1Polarity, uint8_t TIM_Break1Filter)\r\n{ /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_BREAK1_FILTER(TIM_Break1Filter));\r\n\r\n /* Reset the BKP and BKF Bits */\r\n TIMx->BDTR &= (uint32_t)~ (TIM_BDTR_BKP | TIM_BDTR_BKF);\r\n /* Configure the Break1 polarity and filter */\r\n TIMx->BDTR |=\tTIM_Break1Polarity |((uint32_t)TIM_Break1Filter << 16);\r\n}\r\n\r\n/**\r\n * @brief Configures the Break2 feature.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM \r\n * @param TIM_Break2Polarity: specifies the Break2 polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_Break2Polarity_Low: Break2 input is active low\r\n * @arg TIM_Break2Polarity_High: Break2 input is active high\r\n * @param TIM_Break2Filter: specifies the Break2 filter value.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_Break2Config(TIM_TypeDef* TIMx, uint32_t TIM_Break2Polarity, uint8_t TIM_Break2Filter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_BREAK2_FILTER(TIM_Break2Filter));\r\n\r\n /* Reset the BKP and BKF Bits */\r\n TIMx->BDTR &= (uint32_t)~ (TIM_BDTR_BK2P | TIM_BDTR_BK2F);\r\n\r\n /* Configure the Break1 polarity and filter */\r\n TIMx->BDTR |=\tTIM_Break2Polarity |((uint32_t)TIM_Break2Filter << 20);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Break1 input.\r\n * @param TIMx: where x can be 1, 8, 20, 16 or 17 to select the TIMx peripheral.\r\n * @param NewState: new state of the TIM Break1 input.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_Break1Cmd(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Break1 */\r\n TIMx->BDTR |= TIM_BDTR_BKE;\r\n }\r\n else\r\n {\r\n /* Disable the Break1 */\r\n TIMx->BDTR &= (uint32_t)~TIM_BDTR_BKE;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Break2 input.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIMx peripheral.\r\n * @param NewState: new state of the TIM Break2 input.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_Break2Cmd(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Break1 */\r\n TIMx->BDTR |= TIM_BDTR_BK2E;\r\n }\r\n else\r\n {\r\n /* Disable the Break1 */\r\n TIMx->BDTR &= (uint32_t)~TIM_BDTR_BK2E;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Fills each TIM_BDTRInitStruct member with its default value.\r\n * @param TIM_BDTRInitStruct: pointer to a TIM_BDTRInitTypeDef structure which\r\n * will be initialized.\r\n * @retval None\r\n */\r\nvoid TIM_BDTRStructInit(TIM_BDTRInitTypeDef* TIM_BDTRInitStruct)\r\n{\r\n /* Set the default configuration */\r\n TIM_BDTRInitStruct->TIM_OSSRState = TIM_OSSRState_Disable;\r\n TIM_BDTRInitStruct->TIM_OSSIState = TIM_OSSIState_Disable;\r\n TIM_BDTRInitStruct->TIM_LOCKLevel = TIM_LOCKLevel_OFF;\r\n TIM_BDTRInitStruct->TIM_DeadTime = 0x00;\r\n TIM_BDTRInitStruct->TIM_Break = TIM_Break_Disable;\r\n TIM_BDTRInitStruct->TIM_BreakPolarity = TIM_BreakPolarity_Low;\r\n TIM_BDTRInitStruct->TIM_AutomaticOutput = TIM_AutomaticOutput_Disable;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM peripheral Main Outputs.\r\n * @param TIMx: where x can be 1, 8, 15, 16, 20 or 17 to select the TIMx peripheral.\r\n * @param NewState: new state of the TIM peripheral Main Outputs.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CtrlPWMOutputs(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the TIM Main Output */\r\n TIMx->BDTR |= TIM_BDTR_MOE;\r\n }\r\n else\r\n {\r\n /* Disable the TIM Main Output */\r\n TIMx->BDTR &= (uint16_t)~TIM_BDTR_MOE;\r\n } \r\n}\r\n\r\n/**\r\n * @brief Selects the TIM peripheral Commutation event.\r\n * @param TIMx: where x can be 1, 8, 15, 16, 20 or 17 to select the TIMx peripheral\r\n * @param NewState: new state of the Commutation event.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectCOM(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the COM Bit */\r\n TIMx->CR2 |= TIM_CR2_CCUS;\r\n }\r\n else\r\n {\r\n /* Reset the COM Bit */\r\n TIMx->CR2 &= (uint16_t)~TIM_CR2_CCUS;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets or Resets the TIM peripheral Capture Compare Preload Control bit.\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIMx peripheral\r\n * @param NewState: new state of the Capture Compare Preload Control bit\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CCPreloadControl(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST6_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the CCPC Bit */\r\n TIMx->CR2 |= TIM_CR2_CCPC;\r\n }\r\n else\r\n {\r\n /* Reset the CCPC Bit */\r\n TIMx->CR2 &= (uint16_t)~TIM_CR2_CCPC;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group5 Interrupts DMA and flags management functions\r\n * @brief Interrupts, DMA and flags management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts, DMA and flags management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified TIM interrupts.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIMx peripheral.\r\n * @param TIM_IT: specifies the TIM interrupts sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg TIM_IT_Update: TIM update Interrupt source\r\n * @arg TIM_IT_CC1: TIM Capture Compare 1 Interrupt source\r\n * @arg TIM_IT_CC2: TIM Capture Compare 2 Interrupt source\r\n * @arg TIM_IT_CC3: TIM Capture Compare 3 Interrupt source\r\n * @arg TIM_IT_CC4: TIM Capture Compare 4 Interrupt source\r\n * @arg TIM_IT_COM: TIM Commutation Interrupt source\r\n * @arg TIM_IT_Trigger: TIM Trigger Interrupt source\r\n * @arg TIM_IT_Break: TIM Break Interrupt source\r\n * \r\n * @note For TIM6 and TIM7 only the parameter TIM_IT_Update can be used\r\n * @note For TIM9 and TIM12 only one of the following parameters can be used: TIM_IT_Update,\r\n * TIM_IT_CC1, TIM_IT_CC2 or TIM_IT_Trigger. \r\n * @note For TIM10, TIM11, TIM13 and TIM14 only one of the following parameters can\r\n * be used: TIM_IT_Update or TIM_IT_CC1 \r\n * @note TIM_IT_COM and TIM_IT_Break can be used only with TIM1 and TIM8 \r\n * \r\n * @param NewState: new state of the TIM interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_ITConfig(TIM_TypeDef* TIMx, uint16_t TIM_IT, FunctionalState NewState)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_IT(TIM_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Interrupt sources */\r\n TIMx->DIER |= TIM_IT;\r\n }\r\n else\r\n {\r\n /* Disable the Interrupt sources */\r\n TIMx->DIER &= (uint16_t)~TIM_IT;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx event to be generate by software.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_EventSource: specifies the event source.\r\n * This parameter can be one or more of the following values:\t \r\n * @arg TIM_EventSource_Update: Timer update Event source\r\n * @arg TIM_EventSource_CC1: Timer Capture Compare 1 Event source\r\n * @arg TIM_EventSource_CC2: Timer Capture Compare 2 Event source\r\n * @arg TIM_EventSource_CC3: Timer Capture Compare 3 Event source\r\n * @arg TIM_EventSource_CC4: Timer Capture Compare 4 Event source\r\n * @arg TIM_EventSource_COM: Timer COM event source \r\n * @arg TIM_EventSource_Trigger: Timer Trigger Event source\r\n * @arg TIM_EventSource_Break: Timer Break event source\r\n * \r\n * @note TIM6 and TIM7 can only generate an update event. \r\n * @note TIM_EventSource_COM and TIM_EventSource_Break are used only with TIM1 and TIM8.\r\n * \r\n * @retval None\r\n */\r\nvoid TIM_GenerateEvent(TIM_TypeDef* TIMx, uint16_t TIM_EventSource)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_EVENT_SOURCE(TIM_EventSource));\r\n \r\n /* Set the event sources */\r\n TIMx->EGR = TIM_EventSource;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified TIM flag is set or not.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_Update: TIM update Flag\r\n * @arg TIM_FLAG_CC1: TIM Capture Compare 1 Flag\r\n * @arg TIM_FLAG_CC2: TIM Capture Compare 2 Flag\r\n * @arg TIM_FLAG_CC3: TIM Capture Compare 3 Flag\r\n * @arg TIM_FLAG_CC4: TIM Capture Compare 4 Flag\r\n * @arg TIM_FLAG_CC5: TIM Capture Compare 5 Flag\r\n * @arg TIM_FLAG_CC6: TIM Capture Compare 6 Flag \r\n * @arg TIM_FLAG_COM: TIM Commutation Flag\r\n * @arg TIM_FLAG_Trigger: TIM Trigger Flag\r\n * @arg TIM_FLAG_Break: TIM Break Flag\r\n * @arg TIM_FLAG_CC1OF: TIM Capture Compare 1 over capture Flag\r\n * @arg TIM_FLAG_CC2OF: TIM Capture Compare 2 over capture Flag\r\n * @arg TIM_FLAG_CC3OF: TIM Capture Compare 3 over capture Flag\r\n * @arg TIM_FLAG_CC4OF: TIM Capture Compare 4 over capture Flag\r\n *\r\n * @note TIM6 and TIM7 can have only one update flag. \r\n * @note TIM_FLAG_COM and TIM_FLAG_Break are used only with TIM1 and TIM8. \r\n *\r\n * @retval The new state of TIM_FLAG (SET or RESET).\r\n */\r\nFlagStatus TIM_GetFlagStatus(TIM_TypeDef* TIMx, uint32_t TIM_FLAG)\r\n{ \r\n ITStatus bitstatus = RESET; \r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_GET_FLAG(TIM_FLAG));\r\n\r\n \r\n if ((TIMx->SR & TIM_FLAG) != RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the TIMx's pending flags.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_FLAG: specifies the flag bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg TIM_FLAG_Update: TIM update Flag\r\n * @arg TIM_FLAG_CC1: TIM Capture Compare 1 Flag\r\n * @arg TIM_FLAG_CC2: TIM Capture Compare 2 Flag\r\n * @arg TIM_FLAG_CC3: TIM Capture Compare 3 Flag\r\n * @arg TIM_FLAG_CC4: TIM Capture Compare 4 Flag\r\n * @arg TIM_FLAG_CC5: TIM Capture Compare 5 Flag\r\n * @arg TIM_FLAG_CC6: TIM Capture Compare 6 Flag \r\n * @arg TIM_FLAG_COM: TIM Commutation Flag\r\n * @arg TIM_FLAG_Trigger: TIM Trigger Flag\r\n * @arg TIM_FLAG_Break: TIM Break Flag\r\n * @arg TIM_FLAG_CC1OF: TIM Capture Compare 1 over capture Flag\r\n * @arg TIM_FLAG_CC2OF: TIM Capture Compare 2 over capture Flag\r\n * @arg TIM_FLAG_CC3OF: TIM Capture Compare 3 over capture Flag\r\n * @arg TIM_FLAG_CC4OF: TIM Capture Compare 4 over capture Flag\r\n *\r\n * @note TIM6 and TIM7 can have only one update flag. \r\n * @note TIM_FLAG_COM and TIM_FLAG_Break are used only with TIM1 and TIM8.\r\n * \r\n * @retval None\r\n */\r\nvoid TIM_ClearFlag(TIM_TypeDef* TIMx, uint16_t TIM_FLAG)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n \r\n /* Clear the flags */\r\n TIMx->SR = (uint16_t)~TIM_FLAG;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the TIM interrupt has occurred or not.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_IT: specifies the TIM interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_Update: TIM update Interrupt source\r\n * @arg TIM_IT_CC1: TIM Capture Compare 1 Interrupt source\r\n * @arg TIM_IT_CC2: TIM Capture Compare 2 Interrupt source\r\n * @arg TIM_IT_CC3: TIM Capture Compare 3 Interrupt source\r\n * @arg TIM_IT_CC4: TIM Capture Compare 4 Interrupt source\r\n * @arg TIM_IT_COM: TIM Commutation Interrupt source\r\n * @arg TIM_IT_Trigger: TIM Trigger Interrupt source\r\n * @arg TIM_IT_Break: TIM Break Interrupt source\r\n *\r\n * @note TIM6 and TIM7 can generate only an update interrupt.\r\n * @note TIM_IT_COM and TIM_IT_Break are used only with TIM1 and TIM8.\r\n * \r\n * @retval The new state of the TIM_IT(SET or RESET).\r\n */\r\nITStatus TIM_GetITStatus(TIM_TypeDef* TIMx, uint16_t TIM_IT)\r\n{\r\n ITStatus bitstatus = RESET; \r\n uint16_t itstatus = 0x0, itenable = 0x0;\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_GET_IT(TIM_IT));\r\n \r\n itstatus = TIMx->SR & TIM_IT;\r\n \r\n itenable = TIMx->DIER & TIM_IT;\r\n if ((itstatus != (uint16_t)RESET) && (itenable != (uint16_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the TIMx's interrupt pending bits.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_IT: specifies the pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg TIM_IT_Update: TIM1 update Interrupt source\r\n * @arg TIM_IT_CC1: TIM Capture Compare 1 Interrupt source\r\n * @arg TIM_IT_CC2: TIM Capture Compare 2 Interrupt source\r\n * @arg TIM_IT_CC3: TIM Capture Compare 3 Interrupt source\r\n * @arg TIM_IT_CC4: TIM Capture Compare 4 Interrupt source\r\n * @arg TIM_IT_COM: TIM Commutation Interrupt source\r\n * @arg TIM_IT_Trigger: TIM Trigger Interrupt source\r\n * @arg TIM_IT_Break: TIM Break Interrupt source\r\n *\r\n * @note TIM6 and TIM7 can generate only an update interrupt.\r\n * @note TIM_IT_COM and TIM_IT_Break are used only with TIM1 and TIM8.\r\n * \r\n * @retval None\r\n */\r\nvoid TIM_ClearITPendingBit(TIM_TypeDef* TIMx, uint16_t TIM_IT)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n\r\n /* Clear the IT pending Bit */\r\n TIMx->SR = (uint16_t)~TIM_IT;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx's DMA interface.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_DMABase: DMA Base address.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABase_CR1 \r\n * @arg TIM_DMABase_CR2\r\n * @arg TIM_DMABase_SMCR\r\n * @arg TIM_DMABase_DIER\r\n * @arg TIM1_DMABase_SR\r\n * @arg TIM_DMABase_EGR\r\n * @arg TIM_DMABase_CCMR1\r\n * @arg TIM_DMABase_CCMR2\r\n * @arg TIM_DMABase_CCER\r\n * @arg TIM_DMABase_CNT \r\n * @arg TIM_DMABase_PSC \r\n * @arg TIM_DMABase_ARR\r\n * @arg TIM_DMABase_RCR\r\n * @arg TIM_DMABase_CCR1\r\n * @arg TIM_DMABase_CCR2\r\n * @arg TIM_DMABase_CCR3 \r\n * @arg TIM_DMABase_CCR4\r\n * @arg TIM_DMABase_BDTR\r\n * @arg TIM_DMABase_DCR\r\n * @param TIM_DMABurstLength: DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABurstLength_1Transfer and TIM_DMABurstLength_18Transfers.\r\n * @retval None\r\n */\r\nvoid TIM_DMAConfig(TIM_TypeDef* TIMx, uint16_t TIM_DMABase, uint16_t TIM_DMABurstLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_TIM_DMA_BASE(TIM_DMABase)); \r\n assert_param(IS_TIM_DMA_LENGTH(TIM_DMABurstLength));\r\n\r\n /* Set the DMA Base and the DMA Burst Length */\r\n TIMx->DCR = TIM_DMABase | TIM_DMABurstLength;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx's DMA Requests.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 6, 7, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param TIM_DMASource: specifies the DMA Request sources.\r\n * This parameter can be any combination of the following values:\r\n * @arg TIM_DMA_Update: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_Trigger: TIM Trigger DMA source\r\n * @param NewState: new state of the DMA Request sources.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_DMACmd(TIM_TypeDef* TIMx, uint16_t TIM_DMASource, FunctionalState NewState)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_TIM_ALL_PERIPH(TIMx));\r\n assert_param(IS_TIM_DMA_SOURCE(TIM_DMASource));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the DMA sources */\r\n TIMx->DIER |= TIM_DMASource; \r\n }\r\n else\r\n {\r\n /* Disable the DMA sources */\r\n TIMx->DIER &= (uint16_t)~TIM_DMASource;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the TIMx peripheral Capture Compare DMA source.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 15, 16, 20 or 17 to select the TIM peripheral.\r\n * @param NewState: new state of the Capture Compare DMA source\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectCCDMA(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST1_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the CCDS Bit */\r\n TIMx->CR2 |= TIM_CR2_CCDS;\r\n }\r\n else\r\n {\r\n /* Reset the CCDS Bit */\r\n TIMx->CR2 &= (uint16_t)~TIM_CR2_CCDS;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group6 Clocks management functions\r\n * @brief Clocks management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Clocks management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the TIMx internal Clock\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @retval None\r\n */\r\nvoid TIM_InternalClockConfig(TIM_TypeDef* TIMx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n\r\n /* Disable slave mode to clock the prescaler directly with the internal clock */\r\n TIMx->SMCR &= (uint16_t)~TIM_SMCR_SMS;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Internal Trigger as External Clock\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param TIM_InputTriggerSource: Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @retval None\r\n */\r\nvoid TIM_ITRxExternalClockConfig(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_INTERNAL_TRIGGER_SELECTION(TIM_InputTriggerSource));\r\n\r\n /* Select the Internal Trigger */\r\n TIM_SelectInputTrigger(TIMx, TIM_InputTriggerSource);\r\n\r\n /* Select the External clock mode1 */\r\n TIMx->SMCR |= TIM_SlaveMode_External1;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Trigger as External Clock\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 \r\n * to select the TIM peripheral.\r\n * @param TIM_TIxExternalCLKSource: Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TIxExternalCLK1Source_TI1ED: TI1 Edge Detector\r\n * @arg TIM_TIxExternalCLK1Source_TI1: Filtered Timer Input 1\r\n * @arg TIM_TIxExternalCLK1Source_TI2: Filtered Timer Input 2\r\n * @param TIM_ICPolarity: specifies the TIx Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Rising\r\n * @arg TIM_ICPolarity_Falling\r\n * @param ICFilter: specifies the filter value.\r\n * This parameter must be a value between 0x0 and 0xF.\r\n * @retval None\r\n */\r\nvoid TIM_TIxExternalClockConfig(TIM_TypeDef* TIMx, uint16_t TIM_TIxExternalCLKSource,\r\n uint16_t TIM_ICPolarity, uint16_t ICFilter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_IC_POLARITY(TIM_ICPolarity));\r\n assert_param(IS_TIM_IC_FILTER(ICFilter));\r\n\r\n /* Configure the Timer Input Clock Source */\r\n if (TIM_TIxExternalCLKSource == TIM_TIxExternalCLK1Source_TI2)\r\n {\r\n TI2_Config(TIMx, TIM_ICPolarity, TIM_ICSelection_DirectTI, ICFilter);\r\n }\r\n else\r\n {\r\n TI1_Config(TIMx, TIM_ICPolarity, TIM_ICSelection_DirectTI, ICFilter);\r\n }\r\n /* Select the Trigger source */\r\n TIM_SelectInputTrigger(TIMx, TIM_TIxExternalCLKSource);\r\n /* Select the External clock mode1 */\r\n TIMx->SMCR |= TIM_SlaveMode_External1;\r\n}\r\n\r\n/**\r\n * @brief Configures the External clock Mode1\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ExtTRGPrescaler: The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPSC_OFF: ETRP Prescaler OFF.\r\n * @arg TIM_ExtTRGPSC_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ExtTRGPSC_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ExtTRGPSC_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity: The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPolarity_Inverted: active low or falling edge active.\r\n * @arg TIM_ExtTRGPolarity_NonInverted: active high or rising edge active.\r\n * @param ExtTRGFilter: External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETRClockMode1Config(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler,\r\n uint16_t TIM_ExtTRGPolarity, uint16_t ExtTRGFilter)\r\n{\r\n uint16_t tmpsmcr = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_EXT_PRESCALER(TIM_ExtTRGPrescaler));\r\n assert_param(IS_TIM_EXT_POLARITY(TIM_ExtTRGPolarity));\r\n assert_param(IS_TIM_EXT_FILTER(ExtTRGFilter));\r\n /* Configure the ETR Clock source */\r\n TIM_ETRConfig(TIMx, TIM_ExtTRGPrescaler, TIM_ExtTRGPolarity, ExtTRGFilter);\r\n \r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the SMS Bits */\r\n tmpsmcr &= (uint16_t)~TIM_SMCR_SMS;\r\n\r\n /* Select the External clock mode1 */\r\n tmpsmcr |= TIM_SlaveMode_External1;\r\n\r\n /* Select the Trigger selection : ETRF */\r\n tmpsmcr &= (uint16_t)~TIM_SMCR_TS;\r\n tmpsmcr |= TIM_TS_ETRF;\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Configures the External clock Mode2\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ExtTRGPrescaler: The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPSC_OFF: ETRP Prescaler OFF.\r\n * @arg TIM_ExtTRGPSC_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ExtTRGPSC_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ExtTRGPSC_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity: The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPolarity_Inverted: active low or falling edge active.\r\n * @arg TIM_ExtTRGPolarity_NonInverted: active high or rising edge active.\r\n * @param ExtTRGFilter: External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETRClockMode2Config(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler, \r\n uint16_t TIM_ExtTRGPolarity, uint16_t ExtTRGFilter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_EXT_PRESCALER(TIM_ExtTRGPrescaler));\r\n assert_param(IS_TIM_EXT_POLARITY(TIM_ExtTRGPolarity));\r\n assert_param(IS_TIM_EXT_FILTER(ExtTRGFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETRConfig(TIMx, TIM_ExtTRGPrescaler, TIM_ExtTRGPolarity, ExtTRGFilter);\r\n\r\n /* Enable the External clock mode2 */\r\n TIMx->SMCR |= TIM_SMCR_ECE;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group7 Synchronization management functions\r\n * @brief Synchronization management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Synchronization management functions #####\r\n =============================================================================== \r\n \r\n *** TIM Driver: how to use it in synchronization Mode ***\r\n ========================================================= \r\n [..] Case of two/several Timers\r\n \r\n (#) Configure the Master Timers using the following functions:\r\n (++) void TIM_SelectOutputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_TRGOSource); \r\n (++) void TIM_SelectMasterSlaveMode(TIM_TypeDef* TIMx, uint16_t TIM_MasterSlaveMode); \r\n (#) Configure the Slave Timers using the following functions: \r\n (++) void TIM_SelectInputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource); \r\n (++) void TIM_SelectSlaveMode(TIM_TypeDef* TIMx, uint16_t TIM_SlaveMode); \r\n \r\n [..] Case of Timers and external trigger(ETR pin)\r\n \r\n (#) Configure the External trigger using this function:\r\n (++) void TIM_ETRConfig(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler, uint16_t TIM_ExtTRGPolarity,\r\n uint16_t ExtTRGFilter);\r\n (#) Configure the Slave Timers using the following functions: \r\n (++) void TIM_SelectInputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource); \r\n (++) void TIM_SelectSlaveMode(TIM_TypeDef* TIMx, uint16_t TIM_SlaveMode); \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Selects the Input Trigger source\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 \r\n * to select the TIM peripheral.\r\n * @param TIM_InputTriggerSource: The Input Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @arg TIM_TS_TI1F_ED: TI1 Edge Detector\r\n * @arg TIM_TS_TI1FP1: Filtered Timer Input 1\r\n * @arg TIM_TS_TI2FP2: Filtered Timer Input 2\r\n * @arg TIM_TS_ETRF: External Trigger input\r\n * @retval None\r\n */\r\nvoid TIM_SelectInputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_InputTriggerSource)\r\n{\r\n uint16_t tmpsmcr = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx)); \r\n assert_param(IS_TIM_TRIGGER_SELECTION(TIM_InputTriggerSource));\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the TS Bits */\r\n tmpsmcr &= (uint16_t)~TIM_SMCR_TS;\r\n\r\n /* Set the Input Trigger source */\r\n tmpsmcr |= TIM_InputTriggerSource;\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Selects the TIMx Trigger Output Mode.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5, 6, 7, 8 or 15 to select the TIM peripheral.\r\n * \r\n * @param TIM_TRGOSource: specifies the Trigger Output source.\r\n * This parameter can be one of the following values:\r\n *\r\n * - For all TIMx\r\n * @arg TIM_TRGOSource_Reset: The UG bit in the TIM_EGR register is used as the trigger output(TRGO)\r\n * @arg TIM_TRGOSource_Enable: The Counter Enable CEN is used as the trigger output(TRGO)\r\n * @arg TIM_TRGOSource_Update: The update event is selected as the trigger output(TRGO)\r\n *\r\n * - For all TIMx except TIM6 and TIM7\r\n * @arg TIM_TRGOSource_OC1: The trigger output sends a positive pulse when the CC1IF flag\r\n * is to be set, as soon as a capture or compare match occurs(TRGO)\r\n * @arg TIM_TRGOSource_OC1Ref: OC1REF signal is used as the trigger output(TRGO)\r\n * @arg TIM_TRGOSource_OC2Ref: OC2REF signal is used as the trigger output(TRGO)\r\n * @arg TIM_TRGOSource_OC3Ref: OC3REF signal is used as the trigger output(TRGO)\r\n * @arg TIM_TRGOSource_OC4Ref: OC4REF signal is used as the trigger output(TRGO)\r\n *\r\n * @retval None\r\n */\r\nvoid TIM_SelectOutputTrigger(TIM_TypeDef* TIMx, uint16_t TIM_TRGOSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST7_PERIPH(TIMx));\r\n assert_param(IS_TIM_TRGO_SOURCE(TIM_TRGOSource));\r\n\r\n /* Reset the MMS Bits */\r\n TIMx->CR2 &= (uint16_t)~TIM_CR2_MMS;\r\n /* Select the TRGO source */\r\n TIMx->CR2 |= TIM_TRGOSource;\r\n}\r\n\r\n/**\r\n * @brief Selects the TIMx Trigger Output Mode2 (TRGO2).\r\n * @param TIMx: where x can be 1 or 8 or 20 to select the TIM peripheral.\r\n * \r\n * @param TIM_TRGO2Source: specifies the Trigger Output source.\r\n * This parameter can be one of the following values:\r\n *\r\n * - For all TIMx\r\n * @arg TIM_TRGOSource_Reset: The UG bit in the TIM_EGR register is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_Enable: The Counter Enable CEN is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_Update: The update event is selected as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_OC1: The trigger output sends a positive pulse when the CC1IF flag\r\n * is to be set, as soon as a capture or compare match occurs(TRGO2)\r\n * @arg TIM_TRGOSource_OC1Ref: OC1REF signal is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_OC2Ref: OC2REF signal is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_OC3Ref: OC3REF signal is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGOSource_OC4Ref: OC4REF signal is used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC4Ref_RisingFalling: OC4Ref Rising and Falling are used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC6Ref_RisingFalling: OC6Ref Rising and Falling are used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC4RefRising_OC6RefRising: OC4Ref Rising and OC6Ref Rising are used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC4RefRising_OC6RefFalling: OC4Ref Rising and OC6Ref Falling are used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC5RefRising_OC6RefRising: OC5Ref Rising and OC6Ref Rising are used as the trigger output(TRGO2)\r\n * @arg TIM_TRGO2Source_OC5RefRising_OC6RefFalling: OC5Ref Rising and OC6Ref Falling are used as the trigger output(TRGO2)\r\n *\r\n * @retval None\r\n */\r\nvoid TIM_SelectOutputTrigger2(TIM_TypeDef* TIMx, uint32_t TIM_TRGO2Source)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST4_PERIPH(TIMx));\r\n assert_param(IS_TIM_TRGO2_SOURCE(TIM_TRGO2Source));\r\n\r\n /* Reset the MMS Bits */\r\n TIMx->CR2 &= (uint32_t)~TIM_CR2_MMS2;\r\n /* Select the TRGO source */\r\n TIMx->CR2 |= TIM_TRGO2Source;\r\n}\r\n\r\n/**\r\n * @brief Selects the TIMx Slave Mode.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM peripheral.\r\n * @param TIM_SlaveMode: specifies the Timer Slave Mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_SlaveMode_Reset: Rising edge of the selected trigger signal(TRGI) reinitialize \r\n * the counter and triggers an update of the registers\r\n * @arg TIM_SlaveMode_Gated: The counter clock is enabled when the trigger signal (TRGI) is high\r\n * @arg TIM_SlaveMode_Trigger: The counter starts at a rising edge of the trigger TRGI\r\n * @arg TIM_SlaveMode_External1: Rising edges of the selected trigger (TRGI) clock the counter\r\n * @arg TIM_SlaveMode_Combined_ResetTrigger: Rising edge of the selected trigger input (TRGI)\r\n * reinitializes the counter, generates an update \r\n * of the registers and starts the counter.\r\n * @retval None\r\n */\r\nvoid TIM_SelectSlaveMode(TIM_TypeDef* TIMx, uint32_t TIM_SlaveMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_SLAVE_MODE(TIM_SlaveMode));\r\n\r\n /* Reset the SMS Bits */\r\n TIMx->SMCR &= (uint32_t)~TIM_SMCR_SMS;\r\n\r\n /* Select the Slave Mode */\r\n TIMx->SMCR |= (uint32_t)TIM_SlaveMode;\r\n}\r\n\r\n/**\r\n * @brief Sets or Resets the TIMx Master/Slave Mode.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM peripheral.\r\n * @param TIM_MasterSlaveMode: specifies the Timer Master Slave Mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_MasterSlaveMode_Enable: synchronization between the current timer\r\n * and its slaves (through TRGO)\r\n * @arg TIM_MasterSlaveMode_Disable: No action\r\n * @retval None\r\n */\r\nvoid TIM_SelectMasterSlaveMode(TIM_TypeDef* TIMx, uint16_t TIM_MasterSlaveMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_TIM_MSM_STATE(TIM_MasterSlaveMode));\r\n\r\n /* Reset the MSM Bit */\r\n TIMx->SMCR &= (uint16_t)~TIM_SMCR_MSM;\r\n \r\n /* Set or Reset the MSM Bit */\r\n TIMx->SMCR |= TIM_MasterSlaveMode;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx External Trigger (ETR).\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM peripheral.\r\n * @param TIM_ExtTRGPrescaler: The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPSC_OFF: ETRP Prescaler OFF.\r\n * @arg TIM_ExtTRGPSC_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ExtTRGPSC_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ExtTRGPSC_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity: The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ExtTRGPolarity_Inverted: active low or falling edge active.\r\n * @arg TIM_ExtTRGPolarity_NonInverted: active high or rising edge active.\r\n * @param ExtTRGFilter: External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETRConfig(TIM_TypeDef* TIMx, uint16_t TIM_ExtTRGPrescaler,\r\n uint16_t TIM_ExtTRGPolarity, uint16_t ExtTRGFilter)\r\n{\r\n uint16_t tmpsmcr = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_EXT_PRESCALER(TIM_ExtTRGPrescaler));\r\n assert_param(IS_TIM_EXT_POLARITY(TIM_ExtTRGPolarity));\r\n assert_param(IS_TIM_EXT_FILTER(ExtTRGFilter));\r\n\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the ETR Bits */\r\n tmpsmcr &= SMCR_ETR_MASK;\r\n\r\n /* Set the Prescaler, the Filter value and the Polarity */\r\n tmpsmcr |= (uint16_t)(TIM_ExtTRGPrescaler | (uint16_t)(TIM_ExtTRGPolarity | (uint16_t)(ExtTRGFilter << (uint16_t)8)));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group8 Specific interface management functions\r\n * @brief Specific interface management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Specific interface management functions #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the TIMx Encoder Interface.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 20 or 8 to select the TIM \r\n * peripheral.\r\n * @param TIM_EncoderMode: specifies the TIMx Encoder Mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_EncoderMode_TI1: Counter counts on TI1FP1 edge depending on TI2FP2 level.\r\n * @arg TIM_EncoderMode_TI2: Counter counts on TI2FP2 edge depending on TI1FP1 level.\r\n * @arg TIM_EncoderMode_TI12: Counter counts on both TI1FP1 and TI2FP2 edges depending\r\n * on the level of the other input.\r\n * @param TIM_IC1Polarity: specifies the IC1 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Falling: IC Falling edge.\r\n * @arg TIM_ICPolarity_Rising: IC Rising edge.\r\n * @param TIM_IC2Polarity: specifies the IC2 Polarity\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Falling: IC Falling edge.\r\n * @arg TIM_ICPolarity_Rising: IC Rising edge.\r\n * @retval None\r\n */\r\nvoid TIM_EncoderInterfaceConfig(TIM_TypeDef* TIMx, uint16_t TIM_EncoderMode,\r\n uint16_t TIM_IC1Polarity, uint16_t TIM_IC2Polarity)\r\n{\r\n uint16_t tmpsmcr = 0;\r\n uint16_t tmpccmr1 = 0;\r\n uint16_t tmpccer = 0;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST3_PERIPH(TIMx));\r\n assert_param(IS_TIM_ENCODER_MODE(TIM_EncoderMode));\r\n assert_param(IS_TIM_IC_POLARITY(TIM_IC1Polarity));\r\n assert_param(IS_TIM_IC_POLARITY(TIM_IC2Polarity));\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set the encoder Mode */\r\n tmpsmcr &= (uint16_t)~TIM_SMCR_SMS;\r\n tmpsmcr |= TIM_EncoderMode;\r\n\r\n /* Select the Capture Compare 1 and the Capture Compare 2 as input */\r\n tmpccmr1 &= ((uint16_t)~TIM_CCMR1_CC1S) & ((uint16_t)~TIM_CCMR1_CC2S);\r\n tmpccmr1 |= TIM_CCMR1_CC1S_0 | TIM_CCMR1_CC2S_0;\r\n\r\n /* Set the TI1 and the TI2 Polarities */\r\n tmpccer &= ((uint16_t)~TIM_CCER_CC1P) & ((uint16_t)~TIM_CCER_CC2P);\r\n tmpccer |= (uint16_t)(TIM_IC1Polarity | (uint16_t)(TIM_IC2Polarity << (uint16_t)4));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmr1;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIMx's Hall sensor interface.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 8, 20 or 15 to select the TIM \r\n * peripheral.\r\n * @param NewState: new state of the TIMx Hall sensor interface.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_SelectHallSensor(TIM_TypeDef* TIMx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST2_PERIPH(TIMx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Set the TI1S Bit */\r\n TIMx->CR2 |= TIM_CR2_TI1S;\r\n }\r\n else\r\n {\r\n /* Reset the TI1S Bit */\r\n TIMx->CR2 &= (uint16_t)~TIM_CR2_TI1S;\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group9 Specific remapping management function\r\n * @brief Specific remapping management function\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Specific remapping management function #####\r\n =============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the TIM16 Remapping input Capabilities.\r\n * @param TIMx: where x can be 1, 8, 20 or 16 to select the TIM peripheral.\r\n * @param TIM_Remap: specifies the TIM input remapping source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM16_GPIO: TIM16 Channel 1 is connected to GPIO.\r\n * @arg TIM16_RTC_CLK: TIM16 Channel 1 is connected to RTC input clock.\r\n * @arg TIM16_HSE_DIV32: TIM16 Channel 1 is connected to HSE/32 clock. \r\n * @arg TIM16_MCO: TIM16 Channel 1 is connected to MCO clock. \r\n * @arg TIM1_ADC1_AWDG1: TIM1 ETR is connected to ADC1 AWDG1.\r\n * @arg TIM1_ADC1_AWDG2: TIM1 ETR is connected to ADC1 AWDG2.\r\n * @arg TIM1_ADC1_AWDG3: TIM1 ETR is connected to ADC1 AWDG3. \r\n * @arg TIM1_ADC4_AWDG1: TIM1 ETR is connected to ADC4 AWDG1.\r\n * @arg TIM1_ADC4_AWDG2: TIM1 ETR is connected to ADC4 AWDG2.\r\n * @arg TIM1_ADC4_AWDG3: TIM1 ETR is connected to ADC4 AWDG3. \r\n * @arg TIM8_ADC2_AWDG1: TIM8 ETR is connected to ADC2 AWDG1.\r\n * @arg TIM8_ADC2_AWDG2: TIM8 ETR is connected to ADC2 AWDG2.\r\n * @arg TIM8_ADC2_AWDG3: TIM8 ETR is connected to ADC2 AWDG3.\r\n * @arg TIM8_ADC4_AWDG1: TIM8 ETR is connected to ADC4 AWDG1.\r\n * @arg TIM8_ADC4_AWDG2: TIM8 ETR is connected to ADC4 AWDG2.\r\n * @arg TIM8_ADC4_AWDG3: TIM8 ETR is connected to ADC4 AWDG3. \r\n * @arg TIM20_ADC3_AWDG1: TIM20 ETR is connected to ADC3 AWDG1.\r\n * @arg TIM20_ADC3_AWDG2: TIM20 ETR is connected to ADC3 AWDG2.\r\n * @arg TIM20_ADC3_AWDG3: TIM20 ETR is connected to ADC3 AWDG3.\r\n * @arg TIM20_ADC4_AWDG1: TIM20 ETR is connected to ADC4 AWDG1.\r\n * @arg TIM20_ADC4_AWDG2: TIM20 ETR is connected to ADC4 AWDG2.\r\n * @arg TIM20_ADC4_AWDG3: TIM20 ETR is connected to ADC4 AWDG3. \r\n * @retval : None\r\n */\r\nvoid TIM_RemapConfig(TIM_TypeDef* TIMx, uint16_t TIM_Remap)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_LIST8_PERIPH(TIMx));\r\n assert_param(IS_TIM_REMAP(TIM_Remap));\r\n\r\n /* Set the Timer remapping configuration */\r\n TIMx->OR = TIM_Remap;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief Configure the TI1 as Input.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5, 8, 9, 10, 11, 12, 13 or 14 \r\n * to select the TIM peripheral.\r\n * @param TIM_ICPolarity : The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Rising\r\n * @arg TIM_ICPolarity_Falling\r\n * @arg TIM_ICPolarity_BothEdge \r\n * @param TIM_ICSelection: specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSelection_DirectTI: TIM Input 1 is selected to be connected to IC1.\r\n * @arg TIM_ICSelection_IndirectTI: TIM Input 1 is selected to be connected to IC2.\r\n * @arg TIM_ICSelection_TRC: TIM Input 1 is selected to be connected to TRC.\r\n * @param TIM_ICFilter: Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TI1_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1 = 0, tmpccer = 0;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= (uint32_t)~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input and set the filter */\r\n tmpccmr1 &= ((uint32_t)~TIM_CCMR1_CC1S) & ((uint32_t)~TIM_CCMR1_IC1F);\r\n tmpccmr1 |= (uint32_t)(TIM_ICSelection | (uint32_t)((uint32_t)TIM_ICFilter << 4));\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= (uint32_t)~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= (uint32_t)(TIM_ICPolarity | (uint32_t)TIM_CCER_CC1E);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI2 as Input.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5, 8, 9 or 12 to select the TIM \r\n * peripheral.\r\n * @param TIM_ICPolarity : The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Rising\r\n * @arg TIM_ICPolarity_Falling\r\n * @arg TIM_ICPolarity_BothEdge \r\n * @param TIM_ICSelection: specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSelection_DirectTI: TIM Input 2 is selected to be connected to IC2.\r\n * @arg TIM_ICSelection_IndirectTI: TIM Input 2 is selected to be connected to IC1.\r\n * @arg TIM_ICSelection_TRC: TIM Input 2 is selected to be connected to TRC.\r\n * @param TIM_ICFilter: Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TI2_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1 = 0, tmpccer = 0, tmp = 0;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= (uint16_t)~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n tmp = (uint16_t)(TIM_ICPolarity << 4);\r\n\r\n /* Select the Input and set the filter */\r\n tmpccmr1 &= ((uint32_t)~TIM_CCMR1_CC2S) & ((uint32_t)~TIM_CCMR1_IC2F);\r\n tmpccmr1 |= (uint32_t)((uint32_t)TIM_ICFilter << 12);\r\n tmpccmr1 |= (uint32_t)((uint32_t)TIM_ICSelection << 8);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= (uint16_t)~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (uint16_t)(tmp | (uint16_t)TIM_CCER_CC2E);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI3 as Input.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5 or 8 to select the TIM peripheral.\r\n * @param TIM_ICPolarity : The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Rising\r\n * @arg TIM_ICPolarity_Falling\r\n * @arg TIM_ICPolarity_BothEdge \r\n * @param TIM_ICSelection: specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSelection_DirectTI: TIM Input 3 is selected to be connected to IC3.\r\n * @arg TIM_ICSelection_IndirectTI: TIM Input 3 is selected to be connected to IC4.\r\n * @arg TIM_ICSelection_TRC: TIM Input 3 is selected to be connected to TRC.\r\n * @param TIM_ICFilter: Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TI3_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter)\r\n{\r\n uint16_t tmpccmr2 = 0, tmpccer = 0, tmp = 0;\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n TIMx->CCER &= (uint16_t)~TIM_CCER_CC3E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n tmp = (uint16_t)(TIM_ICPolarity << 8);\r\n\r\n /* Select the Input and set the filter */\r\n tmpccmr2 &= ((uint16_t)~TIM_CCMR1_CC1S) & ((uint16_t)~TIM_CCMR2_IC3F);\r\n tmpccmr2 |= (uint16_t)(TIM_ICSelection | (uint16_t)(TIM_ICFilter << (uint16_t)4));\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n tmpccer &= (uint16_t)~(TIM_CCER_CC3P | TIM_CCER_CC3NP);\r\n tmpccer |= (uint16_t)(tmp | (uint16_t)TIM_CCER_CC3E);\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI4 as Input.\r\n * @param TIMx: where x can be 1, 2, 3, 4, 5 or 8 to select the TIM peripheral.\r\n * @param TIM_ICPolarity : The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPolarity_Rising\r\n * @arg TIM_ICPolarity_Falling\r\n * @arg TIM_ICPolarity_BothEdge \r\n * @param TIM_ICSelection: specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSelection_DirectTI: TIM Input 4 is selected to be connected to IC4.\r\n * @arg TIM_ICSelection_IndirectTI: TIM Input 4 is selected to be connected to IC3.\r\n * @arg TIM_ICSelection_TRC: TIM Input 4 is selected to be connected to TRC.\r\n * @param TIM_ICFilter: Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TI4_Config(TIM_TypeDef* TIMx, uint16_t TIM_ICPolarity, uint16_t TIM_ICSelection,\r\n uint16_t TIM_ICFilter)\r\n{\r\n uint16_t tmpccmr2 = 0, tmpccer = 0, tmp = 0;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= (uint16_t)~TIM_CCER_CC4E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n tmp = (uint16_t)(TIM_ICPolarity << 12);\r\n\r\n /* Select the Input and set the filter */\r\n tmpccmr2 &= ((uint16_t)~TIM_CCMR1_CC2S) & ((uint16_t)~TIM_CCMR1_IC2F);\r\n tmpccmr2 |= (uint16_t)(TIM_ICSelection << 8);\r\n tmpccmr2 |= (uint16_t)(TIM_ICFilter << 12);\r\n\r\n /* Select the Polarity and set the CC4E Bit */\r\n tmpccer &= (uint16_t)~(TIM_CCER_CC4P | TIM_CCER_CC4NP);\r\n tmpccer |= (uint16_t)(tmp | (uint16_t)TIM_CCER_CC4E);\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer ;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_usart.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_usart.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Universal synchronous asynchronous receiver\r\n * transmitter (USART):\r\n * + Initialization and Configuration\r\n * + STOP Mode\r\n * + AutoBaudRate\r\n * + Data transfers\r\n * + Multi-Processor Communication\r\n * + LIN mode\r\n * + Half-duplex mode\r\n * + Smartcard mode\r\n * + IrDA mode\r\n * + RS485 mode \r\n * + DMA transfers management\r\n * + Interrupts and flags management\r\n * \r\n * @verbatim \r\n ===============================================================================\r\n ##### How to use this driver #####\r\n ===============================================================================\r\n [..]\r\n (#) Enable peripheral clock using RCC_APB2PeriphClockCmd(RCC_APB2Periph_USART1, ENABLE)\r\n function for USART1 or using RCC_APB1PeriphClockCmd(RCC_APB1Periph_USARTx, ENABLE)\r\n function for USART2, USART3, UART4 and UART5.\r\n (#) According to the USART mode, enable the GPIO clocks using\r\n RCC_AHBPeriphClockCmd() function. (The I/O can be TX, RX, CTS,\r\n or and SCLK).\r\n (#) Peripheral's alternate function:\r\n (++) Connect the pin to the desired peripherals' Alternate\r\n Function (AF) using GPIO_PinAFConfig() function.\r\n (++) Configure the desired pin in alternate function by:\r\n GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF.\r\n (++) Select the type, pull-up/pull-down and output speed via\r\n GPIO_PuPd, GPIO_OType and GPIO_Speed members.\r\n (++) Call GPIO_Init() function.\r\n (#) Program the Baud Rate, Word Length , Stop Bit, Parity, Hardware\r\n flow control and Mode(Receiver/Transmitter) using the SPI_Init()\r\n function.\r\n (#) For synchronous mode, enable the clock and program the polarity,\r\n phase and last bit using the USART_ClockInit() function.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n (#) Enable the NVIC and the corresponding interrupt using the function\r\n USART_ITConfig() if you need to use interrupt mode.\r\n (#) When using the DMA mode:\r\n (++) Configure the DMA using DMA_Init() function.\r\n (++) Activate the needed channel Request using USART_DMACmd() function.\r\n (#) Enable the DMA using the DMA_Cmd() function, when using DMA mode.\r\n [..]\r\n Refer to Multi-Processor, LIN, half-duplex, Smartcard, IrDA sub-sections\r\n for more details.\r\n\r\n @endverbatim\r\n\r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup USART \r\n * @brief USART driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/*!< USART CR1 register clear Mask ((~(uint32_t)0xFFFFE6F3)) */\r\n#define CR1_CLEAR_MASK ((uint32_t)(USART_CR1_M | USART_CR1_PCE | \\\r\n USART_CR1_PS | USART_CR1_TE | \\\r\n USART_CR1_RE))\r\n\r\n/*!< USART CR2 register clock bits clear Mask ((~(uint32_t)0xFFFFF0FF)) */\r\n#define CR2_CLOCK_CLEAR_MASK ((uint32_t)(USART_CR2_CLKEN | USART_CR2_CPOL | \\\r\n USART_CR2_CPHA | USART_CR2_LBCL))\r\n\r\n/*!< USART CR3 register clear Mask ((~(uint32_t)0xFFFFFCFF)) */\r\n#define CR3_CLEAR_MASK ((uint32_t)(USART_CR3_RTSE | USART_CR3_CTSE))\r\n\r\n/*!< USART Interrupts mask */\r\n#define IT_MASK ((uint32_t)0x000000FF)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup USART_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup USART_Group1 Initialization and Configuration functions\r\n * @brief Initialization and Configuration functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n =============================================================================== \r\n [..]\r\n This subsection provides a set of functions allowing to initialize the USART \r\n in asynchronous and in synchronous modes.\r\n (+) For the asynchronous mode only these parameters can be configured: \r\n (++) Baud Rate.\r\n (++) Word Length. \r\n (++) Stop Bit.\r\n (++) Parity: If the parity is enabled, then the MSB bit of the data written\r\n in the data register is transmitted but is changed by the parity bit.\r\n Depending on the frame length defined by the M bit (8-bits or 9-bits),\r\n the possible USART frame formats are as listed in the following table:\r\n [..]\r\n +-------------------------------------------------------------+ \r\n | M bit | PCE bit | USART frame |\r\n |---------------------|---------------------------------------| \r\n | 0 | 0 | | SB | 8 bit data | STB | |\r\n |---------|-----------|---------------------------------------| \r\n | 0 | 1 | | SB | 7 bit data | PB | STB | |\r\n |---------|-----------|---------------------------------------| \r\n | 1 | 0 | | SB | 9 bit data | STB | |\r\n |---------|-----------|---------------------------------------| \r\n | 1 | 1 | | SB | 8 bit data | PB | STB | |\r\n +-------------------------------------------------------------+ \r\n [..]\r\n (++) Hardware flow control.\r\n (++) Receiver/transmitter modes.\r\n [..] The USART_Init() function follows the USART asynchronous configuration \r\n procedure(details for the procedure are available in reference manual.\r\n (+) For the synchronous mode in addition to the asynchronous mode parameters\r\n these parameters should be also configured:\r\n (++) USART Clock Enabled.\r\n (++) USART polarity.\r\n (++) USART phase.\r\n (++) USART LastBit.\r\n [..] These parameters can be configured using the USART_ClockInit() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Deinitializes the USARTx peripheral registers to their default reset values.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @retval None\r\n */\r\nvoid USART_DeInit(USART_TypeDef* USARTx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n\r\n if (USARTx == USART1)\r\n {\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_USART1, ENABLE);\r\n RCC_APB2PeriphResetCmd(RCC_APB2Periph_USART1, DISABLE);\r\n }\r\n else if (USARTx == USART2)\r\n {\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_USART2, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_USART2, DISABLE);\r\n }\r\n else if (USARTx == USART3)\r\n {\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_USART3, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_USART3, DISABLE);\r\n }\r\n else if (USARTx == UART4)\r\n {\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_UART4, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_UART4, DISABLE);\r\n }\r\n else\r\n {\r\n if (USARTx == UART5)\r\n {\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_UART5, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_UART5, DISABLE);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Initializes the USARTx peripheral according to the specified\r\n * parameters in the USART_InitStruct .\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_InitStruct: pointer to a USART_InitTypeDef structure\r\n * that contains the configuration information for the specified USART peripheral.\r\n * @retval None\r\n */\r\nvoid USART_Init(USART_TypeDef* USARTx, USART_InitTypeDef* USART_InitStruct)\r\n{\r\n uint32_t divider = 0, apbclock = 0, tmpreg = 0;\r\n RCC_ClocksTypeDef RCC_ClocksStatus;\r\n \r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_BAUDRATE(USART_InitStruct->USART_BaudRate));\r\n assert_param(IS_USART_WORD_LENGTH(USART_InitStruct->USART_WordLength));\r\n assert_param(IS_USART_STOPBITS(USART_InitStruct->USART_StopBits));\r\n assert_param(IS_USART_PARITY(USART_InitStruct->USART_Parity));\r\n assert_param(IS_USART_MODE(USART_InitStruct->USART_Mode));\r\n assert_param(IS_USART_HARDWARE_FLOW_CONTROL(USART_InitStruct->USART_HardwareFlowControl));\r\n \r\n /* Disable USART */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_UE);\r\n \r\n /*---------------------------- USART CR2 Configuration -----------------------*/\r\n tmpreg = USARTx->CR2;\r\n /* Clear STOP[13:12] bits */\r\n tmpreg &= (uint32_t)~((uint32_t)USART_CR2_STOP);\r\n \r\n /* Configure the USART Stop Bits, Clock, CPOL, CPHA and LastBit ------------*/\r\n /* Set STOP[13:12] bits according to USART_StopBits value */\r\n tmpreg |= (uint32_t)USART_InitStruct->USART_StopBits;\r\n \r\n /* Write to USART CR2 */\r\n USARTx->CR2 = tmpreg;\r\n \r\n /*---------------------------- USART CR1 Configuration -----------------------*/\r\n tmpreg = USARTx->CR1;\r\n /* Clear M, PCE, PS, TE and RE bits */\r\n tmpreg &= (uint32_t)~((uint32_t)CR1_CLEAR_MASK);\r\n \r\n /* Configure the USART Word Length, Parity and mode ----------------------- */\r\n /* Set the M bits according to USART_WordLength value */\r\n /* Set PCE and PS bits according to USART_Parity value */\r\n /* Set TE and RE bits according to USART_Mode value */\r\n tmpreg |= (uint32_t)USART_InitStruct->USART_WordLength | USART_InitStruct->USART_Parity |\r\n USART_InitStruct->USART_Mode;\r\n \r\n /* Write to USART CR1 */\r\n USARTx->CR1 = tmpreg;\r\n \r\n /*---------------------------- USART CR3 Configuration -----------------------*/\r\n tmpreg = USARTx->CR3;\r\n /* Clear CTSE and RTSE bits */\r\n tmpreg &= (uint32_t)~((uint32_t)CR3_CLEAR_MASK);\r\n \r\n /* Configure the USART HFC -------------------------------------------------*/\r\n /* Set CTSE and RTSE bits according to USART_HardwareFlowControl value */\r\n tmpreg |= USART_InitStruct->USART_HardwareFlowControl;\r\n \r\n /* Write to USART CR3 */\r\n USARTx->CR3 = tmpreg;\r\n \r\n /*---------------------------- USART BRR Configuration -----------------------*/\r\n /* Configure the USART Baud Rate -------------------------------------------*/\r\n RCC_GetClocksFreq(&RCC_ClocksStatus);\r\n \r\n if (USARTx == USART1)\r\n {\r\n apbclock = RCC_ClocksStatus.USART1CLK_Frequency;\r\n }\r\n else if (USARTx == USART2)\r\n {\r\n apbclock = RCC_ClocksStatus.USART2CLK_Frequency;\r\n }\r\n else if (USARTx == USART3)\r\n {\r\n apbclock = RCC_ClocksStatus.USART3CLK_Frequency;\r\n }\r\n else if (USARTx == UART4)\r\n {\r\n apbclock = RCC_ClocksStatus.UART4CLK_Frequency;\r\n }\r\n else \r\n {\r\n apbclock = RCC_ClocksStatus.UART5CLK_Frequency;\r\n } \r\n \r\n /* Determine the integer part */\r\n if ((USARTx->CR1 & USART_CR1_OVER8) != 0)\r\n {\r\n /* (divider * 10) computing in case Oversampling mode is 8 Samples */\r\n divider = (uint32_t)((2 * apbclock) / (USART_InitStruct->USART_BaudRate));\r\n tmpreg = (uint32_t)((2 * apbclock) % (USART_InitStruct->USART_BaudRate));\r\n }\r\n else /* if ((USARTx->CR1 & CR1_OVER8_Set) == 0) */\r\n {\r\n /* (divider * 10) computing in case Oversampling mode is 16 Samples */\r\n divider = (uint32_t)((apbclock) / (USART_InitStruct->USART_BaudRate));\r\n tmpreg = (uint32_t)((apbclock) % (USART_InitStruct->USART_BaudRate));\r\n }\r\n \r\n /* round the divider : if fractional part i greater than 0.5 increment divider */\r\n if (tmpreg >= (USART_InitStruct->USART_BaudRate) / 2)\r\n {\r\n divider++;\r\n } \r\n \r\n /* Implement the divider in case Oversampling mode is 8 Samples */\r\n if ((USARTx->CR1 & USART_CR1_OVER8) != 0)\r\n {\r\n /* get the LSB of divider and shift it to the right by 1 bit */\r\n tmpreg = (divider & (uint16_t)0x000F) >> 1;\r\n \r\n /* update the divider value */\r\n divider = (divider & (uint16_t)0xFFF0) | tmpreg;\r\n }\r\n \r\n /* Write to USART BRR */\r\n USARTx->BRR = (uint16_t)divider;\r\n}\r\n\r\n/**\r\n * @brief Fills each USART_InitStruct member with its default value.\r\n * @param USART_InitStruct: pointer to a USART_InitTypeDef structure\r\n * which will be initialized.\r\n * @retval None\r\n */\r\nvoid USART_StructInit(USART_InitTypeDef* USART_InitStruct)\r\n{\r\n /* USART_InitStruct members default value */\r\n USART_InitStruct->USART_BaudRate = 9600;\r\n USART_InitStruct->USART_WordLength = USART_WordLength_8b;\r\n USART_InitStruct->USART_StopBits = USART_StopBits_1;\r\n USART_InitStruct->USART_Parity = USART_Parity_No ;\r\n USART_InitStruct->USART_Mode = USART_Mode_Rx | USART_Mode_Tx;\r\n USART_InitStruct->USART_HardwareFlowControl = USART_HardwareFlowControl_None;\r\n}\r\n\r\n/**\r\n * @brief Initializes the USARTx peripheral Clock according to the\r\n * specified parameters in the USART_ClockInitStruct.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3.\r\n * @param USART_ClockInitStruct: pointer to a USART_ClockInitTypeDef\r\n * structure that contains the configuration information for the specified\r\n * USART peripheral.\r\n * @retval None\r\n */\r\nvoid USART_ClockInit(USART_TypeDef* USARTx, USART_ClockInitTypeDef* USART_ClockInitStruct)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx));\r\n assert_param(IS_USART_CLOCK(USART_ClockInitStruct->USART_Clock));\r\n assert_param(IS_USART_CPOL(USART_ClockInitStruct->USART_CPOL));\r\n assert_param(IS_USART_CPHA(USART_ClockInitStruct->USART_CPHA));\r\n assert_param(IS_USART_LASTBIT(USART_ClockInitStruct->USART_LastBit));\r\n/*---------------------------- USART CR2 Configuration -----------------------*/\r\n tmpreg = USARTx->CR2;\r\n /* Clear CLKEN, CPOL, CPHA, LBCL and SSM bits */\r\n tmpreg &= (uint32_t)~((uint32_t)CR2_CLOCK_CLEAR_MASK);\r\n /* Configure the USART Clock, CPOL, CPHA, LastBit and SSM ------------*/\r\n /* Set CLKEN bit according to USART_Clock value */\r\n /* Set CPOL bit according to USART_CPOL value */\r\n /* Set CPHA bit according to USART_CPHA value */\r\n /* Set LBCL bit according to USART_LastBit value */\r\n tmpreg |= (uint32_t)(USART_ClockInitStruct->USART_Clock | USART_ClockInitStruct->USART_CPOL | \r\n USART_ClockInitStruct->USART_CPHA | USART_ClockInitStruct->USART_LastBit);\r\n /* Write to USART CR2 */\r\n USARTx->CR2 = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Fills each USART_ClockInitStruct member with its default value.\r\n * @param USART_ClockInitStruct: pointer to a USART_ClockInitTypeDef\r\n * structure which will be initialized.\r\n * @retval None\r\n */\r\nvoid USART_ClockStructInit(USART_ClockInitTypeDef* USART_ClockInitStruct)\r\n{\r\n /* USART_ClockInitStruct members default value */\r\n USART_ClockInitStruct->USART_Clock = USART_Clock_Disable;\r\n USART_ClockInitStruct->USART_CPOL = USART_CPOL_Low;\r\n USART_ClockInitStruct->USART_CPHA = USART_CPHA_1Edge;\r\n USART_ClockInitStruct->USART_LastBit = USART_LastBit_Disable;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the specified USART peripheral.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USARTx peripheral.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_Cmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected USART by setting the UE bit in the CR1 register */\r\n USARTx->CR1 |= USART_CR1_UE;\r\n }\r\n else\r\n {\r\n /* Disable the selected USART by clearing the UE bit in the CR1 register */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_UE);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's transmitter or receiver.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_Direction: specifies the USART direction.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_Mode_Tx: USART Transmitter\r\n * @arg USART_Mode_Rx: USART Receiver\r\n * @param NewState: new state of the USART transfer direction.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_DirectionModeCmd(USART_TypeDef* USARTx, uint32_t USART_DirectionMode, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_MODE(USART_DirectionMode));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the USART's transfer interface by setting the TE and/or RE bits \r\n in the USART CR1 register */\r\n USARTx->CR1 |= USART_DirectionMode;\r\n }\r\n else\r\n {\r\n /* Disable the USART's transfer interface by clearing the TE and/or RE bits\r\n in the USART CR3 register */\r\n USARTx->CR1 &= (uint32_t)~USART_DirectionMode;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's 8x oversampling mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART 8x oversampling mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note\r\n * This function has to be called before calling USART_Init()\r\n * function in order to have correct baudrate Divider value.\r\n * @retval None\r\n */\r\nvoid USART_OverSampling8Cmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the 8x Oversampling mode by setting the OVER8 bit in the CR1 register */\r\n USARTx->CR1 |= USART_CR1_OVER8;\r\n }\r\n else\r\n {\r\n /* Disable the 8x Oversampling mode by clearing the OVER8 bit in the CR1 register */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_OVER8);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's one bit sampling method.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART one bit sampling method.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function.\r\n * @retval None\r\n */\r\nvoid USART_OneBitMethodCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the one bit method by setting the ONEBIT bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_ONEBIT;\r\n }\r\n else\r\n {\r\n /* Disable the one bit method by clearing the ONEBIT bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_ONEBIT);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's most significant bit first \r\n * transmitted/received following the start bit.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART most significant bit first\r\n * transmitted/received following the start bit.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_MSBFirstCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the most significant bit first transmitted/received following the\r\n start bit by setting the MSBFIRST bit in the CR2 register */\r\n USARTx->CR2 |= USART_CR2_MSBFIRST;\r\n }\r\n else\r\n {\r\n /* Disable the most significant bit first transmitted/received following the\r\n start bit by clearing the MSBFIRST bit in the CR2 register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_MSBFIRST);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the binary data inversion.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new defined levels for the USART data.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @arg ENABLE: Logical data from the data register are send/received in negative\r\n * logic. (1=L, 0=H). The parity bit is also inverted.\r\n * @arg DISABLE: Logical data from the data register are send/received in positive\r\n * logic. (1=H, 0=L) \r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_DataInvCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the binary data inversion feature by setting the DATAINV bit in\r\n the CR2 register */\r\n USARTx->CR2 |= USART_CR2_DATAINV;\r\n }\r\n else\r\n {\r\n /* Disable the binary data inversion feature by clearing the DATAINV bit in\r\n the CR2 register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_DATAINV);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the Pin(s) active level inversion.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_InvPin: specifies the USART pin(s) to invert.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_InvPin_Tx: USART Tx pin active level inversion.\r\n * @arg USART_InvPin_Rx: USART Rx pin active level inversion.\r\n * @param NewState: new active level status for the USART pin(s).\r\n * This parameter can be: ENABLE or DISABLE.\r\n * - ENABLE: pin(s) signal values are inverted (Vdd =0, Gnd =1).\r\n * - DISABLE: pin(s) signal works using the standard logic levels (Vdd =1, Gnd =0).\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_InvPinCmd(USART_TypeDef* USARTx, uint32_t USART_InvPin, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_INVERSTION_PIN(USART_InvPin));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the active level inversion for selected pins by setting the TXINV \r\n and/or RXINV bits in the USART CR2 register */\r\n USARTx->CR2 |= USART_InvPin;\r\n }\r\n else\r\n {\r\n /* Disable the active level inversion for selected requests by clearing the \r\n TXINV and/or RXINV bits in the USART CR2 register */\r\n USARTx->CR2 &= (uint32_t)~USART_InvPin;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the swap Tx/Rx pins.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USARTx TX/RX pins pinout.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @arg ENABLE: The TX and RX pins functions are swapped.\r\n * @arg DISABLE: TX/RX pins are used as defined in standard pinout\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function.\r\n * @retval None\r\n */\r\nvoid USART_SWAPPinCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the SWAP feature by setting the SWAP bit in the CR2 register */\r\n USARTx->CR2 |= USART_CR2_SWAP;\r\n }\r\n else\r\n {\r\n /* Disable the SWAP feature by clearing the SWAP bit in the CR2 register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_SWAP);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the receiver Time Out feature.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USARTx receiver Time Out.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_ReceiverTimeOutCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the receiver time out feature by setting the RTOEN bit in the CR2 \r\n register */\r\n USARTx->CR2 |= USART_CR2_RTOEN;\r\n }\r\n else\r\n {\r\n /* Disable the receiver time out feature by clearing the RTOEN bit in the CR2 \r\n register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_RTOEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the receiver Time Out value.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_ReceiverTimeOut: specifies the Receiver Time Out value.\r\n * @retval None\r\n */\r\nvoid USART_SetReceiverTimeOut(USART_TypeDef* USARTx, uint32_t USART_ReceiverTimeOut)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_TIMEOUT(USART_ReceiverTimeOut));\r\n\r\n /* Clear the receiver Time Out value by clearing the RTO[23:0] bits in the RTOR\r\n register */\r\n USARTx->RTOR &= (uint32_t)~((uint32_t)USART_RTOR_RTO);\r\n /* Set the receiver Time Out value by setting the RTO[23:0] bits in the RTOR\r\n register */\r\n USARTx->RTOR |= USART_ReceiverTimeOut;\r\n}\r\n\r\n/**\r\n * @brief Sets the system clock prescaler.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_Prescaler: specifies the prescaler clock. \r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_SetPrescaler(USART_TypeDef* USARTx, uint8_t USART_Prescaler)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n\r\n /* Clear the USART prescaler */\r\n USARTx->GTPR &= USART_GTPR_GT;\r\n /* Set the USART prescaler */\r\n USARTx->GTPR |= USART_Prescaler;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup USART_Group2 STOP Mode functions\r\n * @brief STOP Mode functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### STOP Mode functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage \r\n WakeUp from STOP mode.\r\n\r\n [..] The USART is able to WakeUp from Stop Mode if USART clock is set to HSI\r\n or LSI.\r\n \r\n [..] The WakeUp source is configured by calling USART_StopModeWakeUpSourceConfig()\r\n function.\r\n \r\n [..] After configuring the source of WakeUp and before entering in Stop Mode \r\n USART_STOPModeCmd() function should be called to allow USART WakeUp.\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Enables or disables the specified USART peripheral in STOP Mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the\r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USARTx peripheral state in stop mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note\r\n * This function has to be called when USART clock is set to HSI or LSE.\r\n * @retval None\r\n */\r\nvoid USART_STOPModeCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the selected USART in STOP mode by setting the UESM bit in the CR1\r\n register */\r\n USARTx->CR1 |= USART_CR1_UESM;\r\n }\r\n else\r\n {\r\n /* Disable the selected USART in STOP mode by clearing the UE bit in the CR1\r\n register */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_UESM);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the USART WakeUp method form stop mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_WakeUp: specifies the selected USART wakeup method.\r\n * This parameter can be one of the following values:\r\n * @arg USART_WakeUpSource_AddressMatch: WUF active on address match.\r\n * @arg USART_WakeUpSource_StartBit: WUF active on Start bit detection.\r\n * @arg USART_WakeUpSource_RXNE: WUF active on RXNE.\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_StopModeWakeUpSourceConfig(USART_TypeDef* USARTx, uint32_t USART_WakeUpSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_STOPMODE_WAKEUPSOURCE(USART_WakeUpSource));\r\n\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_WUS);\r\n USARTx->CR3 |= USART_WakeUpSource;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup USART_Group3 AutoBaudRate functions\r\n * @brief AutoBaudRate functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### AutoBaudRate functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage \r\n the AutoBaudRate detections.\r\n \r\n [..] Before Enabling AutoBaudRate detection using USART_AutoBaudRateCmd ()\r\n The character patterns used to calculate baudrate must be chosen by calling \r\n USART_AutoBaudRateConfig() function. These function take as parameter :\r\n (#)USART_AutoBaudRate_StartBit : any character starting with a bit 1.\r\n (#)USART_AutoBaudRate_FallingEdge : any character starting with a 10xx bit pattern. \r\n \r\n [..] At any later time, another request for AutoBaudRate detection can be performed\r\n using USART_RequestCmd() function.\r\n \r\n [..] The AutoBaudRate detection is monitored by the status of ABRF flag which indicate\r\n that the AutoBaudRate detection is completed. In addition to ABRF flag, the ABRE flag\r\n indicate that this procedure is completed without success. USART_GetFlagStatus () \r\n function should be used to monitor the status of these flags. \r\n \r\n@endverbatim\r\n * @{\r\n */\r\n \r\n/**\r\n * @brief Enables or disables the Auto Baud Rate.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USARTx auto baud rate.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_AutoBaudRateCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the auto baud rate feature by setting the ABREN bit in the CR2 \r\n register */\r\n USARTx->CR2 |= USART_CR2_ABREN;\r\n }\r\n else\r\n {\r\n /* Disable the auto baud rate feature by clearing the ABREN bit in the CR2 \r\n register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_ABREN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the USART auto baud rate method.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_AutoBaudRate: specifies the selected USART auto baud rate method.\r\n * This parameter can be one of the following values:\r\n * @arg USART_AutoBaudRate_StartBit: Start Bit duration measurement.\r\n * @arg USART_AutoBaudRate_FallingEdge: Falling edge to falling edge measurement.\r\n * @arg USART_AutoBaudRate_0x7FFrame: 0x7F frame.\r\n * @arg USART_AutoBaudRate_0x55Frame: 0x55 frame.\r\n * @note\r\n * This function has to be called before calling USART_Cmd() function. \r\n * @retval None\r\n */\r\nvoid USART_AutoBaudRateConfig(USART_TypeDef* USARTx, uint32_t USART_AutoBaudRate)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_AUTOBAUDRATE_MODE(USART_AutoBaudRate));\r\n\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_ABRMODE);\r\n USARTx->CR2 |= USART_AutoBaudRate;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup USART_Group4 Data transfers functions\r\n * @brief Data transfers functions \r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Data transfers functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage \r\n the USART data transfers.\r\n [..] During an USART reception, data shifts in least significant bit first \r\n through the RX pin. When a transmission is taking place, a write instruction to \r\n the USART_TDR register stores the data in the shift register.\r\n [..] The read access of the USART_RDR register can be done using \r\n the USART_ReceiveData() function and returns the RDR value.\r\n Whereas a write access to the USART_TDR can be done using USART_SendData()\r\n function and stores the written data into TDR.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Transmits single data through the USARTx peripheral.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param Data: the data to transmit.\r\n * @retval None\r\n */\r\nvoid USART_SendData(USART_TypeDef* USARTx, uint16_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_DATA(Data)); \r\n\r\n /* Transmit Data */\r\n USARTx->TDR = (Data & (uint16_t)0x01FF);\r\n}\r\n\r\n/**\r\n * @brief Returns the most recent received data by the USARTx peripheral.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @retval The received data.\r\n */\r\nuint16_t USART_ReceiveData(USART_TypeDef* USARTx)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n\r\n /* Receive Data */\r\n return (uint16_t)(USARTx->RDR & (uint16_t)0x01FF);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group5 MultiProcessor Communication functions\r\n * @brief Multi-Processor Communication functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Multi-Processor Communication functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART\r\n multiprocessor communication.\r\n [..] For instance one of the USARTs can be the master, its TX output is\r\n connected to the RX input of the other USART. The others are slaves,\r\n their respective TX outputs are logically ANDed together and connected \r\n to the RX input of the master. USART multiprocessor communication is \r\n possible through the following procedure:\r\n (#) Program the Baud rate, Word length = 9 bits, Stop bits, Parity, \r\n Mode transmitter or Mode receiver and hardware flow control values \r\n using the USART_Init() function.\r\n (#) Configures the USART address using the USART_SetAddress() function.\r\n (#) Configures the wake up methode (USART_WakeUp_IdleLine or \r\n USART_WakeUp_AddressMark) using USART_WakeUpConfig() function only \r\n for the slaves.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n (#) Enter the USART slaves in mute mode using USART_ReceiverWakeUpCmd() \r\n function.\r\n [..] The USART Slave exit from mute mode when receive the wake up condition.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the address of the USART node.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_Address: Indicates the address of the USART node.\r\n * @retval None\r\n */\r\nvoid USART_SetAddress(USART_TypeDef* USARTx, uint8_t USART_Address)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n\r\n /* Clear the USART address */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_ADD);\r\n /* Set the USART address node */\r\n USARTx->CR2 |=((uint32_t)USART_Address << (uint32_t)0x18);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's mute mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART mute mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_MuteModeCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the USART mute mode by setting the MME bit in the CR1 register */\r\n USARTx->CR1 |= USART_CR1_MME;\r\n }\r\n else\r\n {\r\n /* Disable the USART mute mode by clearing the MME bit in the CR1 register */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_MME);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Selects the USART WakeUp method from mute mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_WakeUp: specifies the USART wakeup method.\r\n * This parameter can be one of the following values:\r\n * @arg USART_WakeUp_IdleLine: WakeUp by an idle line detection\r\n * @arg USART_WakeUp_AddressMark: WakeUp by an address mark\r\n * @retval None\r\n */\r\nvoid USART_MuteModeWakeUpConfig(USART_TypeDef* USARTx, uint32_t USART_WakeUp)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_MUTEMODE_WAKEUP(USART_WakeUp));\r\n\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_WAKE);\r\n USARTx->CR1 |= USART_WakeUp;\r\n}\r\n\r\n/**\r\n * @brief Configure the USART Address detection length.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_AddressLength: specifies the USART address length detection.\r\n * This parameter can be one of the following values:\r\n * @arg USART_AddressLength_4b: 4-bit address length detection \r\n * @arg USART_AddressLength_7b: 7-bit address length detection \r\n * @retval None\r\n */\r\nvoid USART_AddressDetectionConfig(USART_TypeDef* USARTx, uint32_t USART_AddressLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_ADDRESS_DETECTION(USART_AddressLength));\r\n\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_ADDM7);\r\n USARTx->CR2 |= USART_AddressLength;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group6 LIN mode functions\r\n * @brief LIN mode functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### LIN mode functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART \r\n LIN Mode communication.\r\n [..] In LIN mode, 8-bit data format with 1 stop bit is required in accordance \r\n with the LIN standard.\r\n [..] Only this LIN Feature is supported by the USART IP:\r\n (+) LIN Master Synchronous Break send capability and LIN slave break \r\n detection capability : 13-bit break generation and 10/11 bit break \r\n detection.\r\n [..] USART LIN Master transmitter communication is possible through the \r\n following procedure:\r\n (#) Program the Baud rate, Word length = 8bits, Stop bits = 1bit, Parity, \r\n Mode transmitter or Mode receiver and hardware flow control values \r\n using the USART_Init() function.\r\n (#) Enable the LIN mode using the USART_LINCmd() function.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n (#) Send the break character using USART_SendBreak() function.\r\n [..] USART LIN Master receiver communication is possible through the \r\n following procedure:\r\n (#) Program the Baud rate, Word length = 8bits, Stop bits = 1bit, Parity, \r\n Mode transmitter or Mode receiver and hardware flow control values \r\n using the USART_Init() function.\r\n (#) Configures the break detection length \r\n using the USART_LINBreakDetectLengthConfig() function.\r\n (#) Enable the LIN mode using the USART_LINCmd() function.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n [..]\r\n (@) In LIN mode, the following bits must be kept cleared:\r\n (+@) CLKEN in the USART_CR2 register.\r\n (+@) STOP[1:0], SCEN, HDSEL and IREN in the USART_CR3 register.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the USART LIN Break detection length.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_LINBreakDetectLength: specifies the LIN break detection length.\r\n * This parameter can be one of the following values:\r\n * @arg USART_LINBreakDetectLength_10b: 10-bit break detection\r\n * @arg USART_LINBreakDetectLength_11b: 11-bit break detection\r\n * @retval None\r\n */\r\nvoid USART_LINBreakDetectLengthConfig(USART_TypeDef* USARTx, uint32_t USART_LINBreakDetectLength)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_LIN_BREAK_DETECT_LENGTH(USART_LINBreakDetectLength));\r\n\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_LBDL);\r\n USARTx->CR2 |= USART_LINBreakDetectLength; \r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's LIN mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART LIN mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_LINCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the LIN mode by setting the LINEN bit in the CR2 register */\r\n USARTx->CR2 |= USART_CR2_LINEN;\r\n }\r\n else\r\n {\r\n /* Disable the LIN mode by clearing the LINEN bit in the CR2 register */\r\n USARTx->CR2 &= (uint32_t)~((uint32_t)USART_CR2_LINEN);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group7 Halfduplex mode function\r\n * @brief Half-duplex mode function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Half-duplex mode function #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART\r\n Half-duplex communication.\r\n [..] The USART can be configured to follow a single-wire half-duplex protocol \r\n where the TX and RX lines are internally connected.\r\n [..] USART Half duplex communication is possible through the following procedure:\r\n (#) Program the Baud rate, Word length, Stop bits, Parity, Mode transmitter \r\n or Mode receiver and hardware flow control values using the USART_Init()\r\n function.\r\n (#) Configures the USART address using the USART_SetAddress() function.\r\n (#) Enable the half duplex mode using USART_HalfDuplexCmd() function.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n [..]\r\n (@) The RX pin is no longer used.\r\n (@) In Half-duplex mode the following bits must be kept cleared:\r\n (+@) LINEN and CLKEN bits in the USART_CR2 register.\r\n (+@) SCEN and IREN bits in the USART_CR3 register.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the USART's Half Duplex communication.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the USART Communication.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_HalfDuplexCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the Half-Duplex mode by setting the HDSEL bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_HDSEL;\r\n }\r\n else\r\n {\r\n /* Disable the Half-Duplex mode by clearing the HDSEL bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_HDSEL);\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup USART_Group8 Smartcard mode functions\r\n * @brief Smartcard mode functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Smartcard mode functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART\r\n Smartcard communication.\r\n [..] The Smartcard interface is designed to support asynchronous protocol \r\n Smartcards as defined in the ISO 7816-3 standard. The USART can provide \r\n a clock to the smartcard through the SCLK output. In smartcard mode, \r\n SCLK is not associated to the communication but is simply derived from \r\n the internal peripheral input clock through a 5-bit prescaler.\r\n [..] Smartcard communication is possible through the following procedure:\r\n (#) Configures the Smartcard Prescaler using the USART_SetPrescaler() \r\n function.\r\n (#) Configures the Smartcard Guard Time using the USART_SetGuardTime() \r\n function.\r\n (#) Program the USART clock using the USART_ClockInit() function as following:\r\n (++) USART Clock enabled.\r\n (++) USART CPOL Low.\r\n (++) USART CPHA on first edge.\r\n (++) USART Last Bit Clock Enabled.\r\n (#) Program the Smartcard interface using the USART_Init() function as \r\n following:\r\n (++) Word Length = 9 Bits.\r\n (++) 1.5 Stop Bit.\r\n (++) Even parity.\r\n (++) BaudRate = 12096 baud.\r\n (++) Hardware flow control disabled (RTS and CTS signals).\r\n (++) Tx and Rx enabled\r\n (#) Optionally you can enable the parity error interrupt using \r\n the USART_ITConfig() function.\r\n (#) Enable the Smartcard NACK using the USART_SmartCardNACKCmd() function.\r\n (#) Enable the Smartcard interface using the USART_SmartCardCmd() function.\r\n (#) Enable the USART using the USART_Cmd() function.\r\n [..] \r\n Please refer to the ISO 7816-3 specification for more details.\r\n [..] \r\n (@) It is also possible to choose 0.5 stop bit for receiving but it is \r\n recommended to use 1.5 stop bits for both transmitting and receiving \r\n to avoid switching between the two configurations.\r\n (@) In smartcard mode, the following bits must be kept cleared:\r\n (+@) LINEN bit in the USART_CR2 register.\r\n (+@) HDSEL and IREN bits in the USART_CR3 register.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the specified USART guard time.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3.\r\n * @param USART_GuardTime: specifies the guard time.\r\n * @retval None\r\n */\r\nvoid USART_SetGuardTime(USART_TypeDef* USARTx, uint8_t USART_GuardTime)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx));\r\n\r\n /* Clear the USART Guard time */\r\n USARTx->GTPR &= USART_GTPR_PSC;\r\n /* Set the USART guard time */\r\n USARTx->GTPR |= (uint16_t)((uint16_t)USART_GuardTime << 0x08);\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's Smart Card mode.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3.\r\n * @param NewState: new state of the Smart Card mode.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_SmartCardCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the SC mode by setting the SCEN bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_SCEN;\r\n }\r\n else\r\n {\r\n /* Disable the SC mode by clearing the SCEN bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_SCEN);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables NACK transmission.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3.\r\n * @param NewState: new state of the NACK transmission.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_SmartCardNACKCmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the NACK transmission by setting the NACK bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_NACK;\r\n }\r\n else\r\n {\r\n /* Disable the NACK transmission by clearing the NACK bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_NACK);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Sets the Smart Card number of retries in transmit and receive.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3.\r\n * @param USART_AutoCount: specifies the Smart Card auto retry count.\r\n * @retval None\r\n */\r\nvoid USART_SetAutoRetryCount(USART_TypeDef* USARTx, uint8_t USART_AutoCount)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx));\r\n assert_param(IS_USART_AUTO_RETRY_COUNTER(USART_AutoCount));\r\n /* Clear the USART auto retry count */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_SCARCNT);\r\n /* Set the USART auto retry count*/\r\n USARTx->CR3 |= (uint32_t)((uint32_t)USART_AutoCount << 0x11);\r\n}\r\n\r\n/**\r\n * @brief Sets the Smart Card Block length.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3.\r\n * @param USART_BlockLength: specifies the Smart Card block length.\r\n * @retval None\r\n */\r\nvoid USART_SetBlockLength(USART_TypeDef* USARTx, uint8_t USART_BlockLength)\r\n{ \r\n /* Check the parameters */\r\n assert_param(IS_USART_123_PERIPH(USARTx));\r\n\r\n /* Clear the Smart card block length */\r\n USARTx->RTOR &= (uint32_t)~((uint32_t)USART_RTOR_BLEN);\r\n /* Set the Smart Card block length */\r\n USARTx->RTOR |= (uint32_t)((uint32_t)USART_BlockLength << 0x18);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group9 IrDA mode functions\r\n * @brief IrDA mode functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### IrDA mode functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART\r\n IrDA communication.\r\n [..] IrDA is a half duplex communication protocol. If the Transmitter is busy, \r\n any data on the IrDA receive line will be ignored by the IrDA decoder \r\n and if the Receiver is busy, data on the TX from the USART to IrDA will \r\n not be encoded by IrDA. While receiving data, transmission should be \r\n avoided as the data to be transmitted could be corrupted.\r\n [..] IrDA communication is possible through the following procedure:\r\n (#) Program the Baud rate, Word length = 8 bits, Stop bits, Parity, \r\n Transmitter/Receiver modes and hardware flow control values using \r\n the USART_Init() function.\r\n (#) Configures the IrDA pulse width by configuring the prescaler using \r\n the USART_SetPrescaler() function.\r\n (#) Configures the IrDA USART_IrDAMode_LowPower or USART_IrDAMode_Normal \r\n mode using the USART_IrDAConfig() function.\r\n (#) Enable the IrDA using the USART_IrDACmd() function.\r\n (#) Enable the USART using the USART_Cmd() function. \r\n [..]\r\n (@) A pulse of width less than two and greater than one PSC period(s) may or \r\n may not be rejected.\r\n (@) The receiver set up time should be managed by software. The IrDA physical \r\n layer specification specifies a minimum of 10 ms delay between \r\n transmission and reception (IrDA is a half duplex protocol).\r\n (@) In IrDA mode, the following bits must be kept cleared:\r\n (+@) LINEN, STOP and CLKEN bits in the USART_CR2 register.\r\n (+@) SCEN and HDSEL bits in the USART_CR3 register.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configures the USART's IrDA interface.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_IrDAMode: specifies the IrDA mode.\r\n * This parameter can be one of the following values:\r\n * @arg USART_IrDAMode_LowPower\r\n * @arg USART_IrDAMode_Normal\r\n * @retval None\r\n */\r\nvoid USART_IrDAConfig(USART_TypeDef* USARTx, uint32_t USART_IrDAMode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_IRDA_MODE(USART_IrDAMode));\r\n\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_IRLP);\r\n USARTx->CR3 |= USART_IrDAMode;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's IrDA interface. \r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the IrDA mode.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_IrDACmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the IrDA mode by setting the IREN bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_IREN;\r\n }\r\n else\r\n {\r\n /* Disable the IrDA mode by clearing the IREN bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_IREN);\r\n }\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group10 RS485 mode function\r\n * @brief RS485 mode function \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### RS485 mode functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to manage the USART\r\n RS485 flow control.\r\n [..] RS485 flow control (Driver enable feature) handling is possible through\r\n the following procedure:\r\n (#) Program the Baud rate, Word length = 8 bits, Stop bits, Parity, \r\n Transmitter/Receiver modes and hardware flow control values using \r\n the USART_Init() function.\r\n (#) Enable the Driver Enable using the USART_DECmd() function.\r\n (#) Configures the Driver Enable polarity using the USART_DEPolarityConfig()\r\n function.\r\n (#) Configures the Driver Enable assertion time using USART_SetDEAssertionTime() \r\n function and deassertion time using the USART_SetDEDeassertionTime()\r\n function. \r\n (#) Enable the USART using the USART_Cmd() function.\r\n [..] \r\n (@) The assertion and dessertion times are expressed in sample time units (1/8 or \r\n 1/16 bit time, depending on the oversampling rate).\r\n \r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the USART's DE functionality.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param NewState: new state of the driver enable mode.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_DECmd(USART_TypeDef* USARTx, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the DE functionality by setting the DEM bit in the CR3 register */\r\n USARTx->CR3 |= USART_CR3_DEM;\r\n }\r\n else\r\n {\r\n /* Disable the DE functionality by clearing the DEM bit in the CR3 register */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_DEM);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configures the USART's DE polarity\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_DEPolarity: specifies the DE polarity.\r\n * This parameter can be one of the following values:\r\n * @arg USART_DEPolarity_Low\r\n * @arg USART_DEPolarity_High\r\n * @retval None\r\n */\r\nvoid USART_DEPolarityConfig(USART_TypeDef* USARTx, uint32_t USART_DEPolarity)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_DE_POLARITY(USART_DEPolarity));\r\n\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_DEP);\r\n USARTx->CR3 |= USART_DEPolarity;\r\n}\r\n\r\n/**\r\n * @brief Sets the specified RS485 DE assertion time\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_AssertionTime: specifies the time between the activation of the DE\r\n * signal and the beginning of the start bit\r\n * @retval None\r\n */\r\nvoid USART_SetDEAssertionTime(USART_TypeDef* USARTx, uint32_t USART_DEAssertionTime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_DE_ASSERTION_DEASSERTION_TIME(USART_DEAssertionTime)); \r\n\r\n /* Clear the DE assertion time */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_DEAT);\r\n /* Set the new value for the DE assertion time */\r\n USARTx->CR1 |=((uint32_t)USART_DEAssertionTime << (uint32_t)0x15);\r\n}\r\n\r\n/**\r\n * @brief Sets the specified RS485 DE deassertion time\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_DeassertionTime: specifies the time between the middle of the last \r\n * stop bit in a transmitted message and the de-activation of the DE signal\r\n * @retval None\r\n */\r\nvoid USART_SetDEDeassertionTime(USART_TypeDef* USARTx, uint32_t USART_DEDeassertionTime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_DE_ASSERTION_DEASSERTION_TIME(USART_DEDeassertionTime)); \r\n\r\n /* Clear the DE deassertion time */\r\n USARTx->CR1 &= (uint32_t)~((uint32_t)USART_CR1_DEDT);\r\n /* Set the new value for the DE deassertion time */\r\n USARTx->CR1 |=((uint32_t)USART_DEDeassertionTime << (uint32_t)0x10);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup USART_Group11 DMA transfers management functions\r\n * @brief DMA transfers management functions\r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### DMA transfers management functions #####\r\n ===============================================================================\r\n [..] This section provides two functions that can be used only in DMA mode.\r\n [..] In DMA Mode, the USART communication can be managed by 2 DMA Channel \r\n requests:\r\n (#) USART_DMAReq_Tx: specifies the Tx buffer DMA transfer request.\r\n (#) USART_DMAReq_Rx: specifies the Rx buffer DMA transfer request.\r\n [..] In this Mode it is advised to use the following function:\r\n (+) void USART_DMACmd(USART_TypeDef* USARTx, uint16_t USART_DMAReq, \r\n FunctionalState NewState).\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the USART's DMA interface.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4.\r\n * @param USART_DMAReq: specifies the DMA request.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_DMAReq_Tx: USART DMA transmit request\r\n * @arg USART_DMAReq_Rx: USART DMA receive request\r\n * @param NewState: new state of the DMA Request sources.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_DMACmd(USART_TypeDef* USARTx, uint32_t USART_DMAReq, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_1234_PERIPH(USARTx));\r\n assert_param(IS_USART_DMAREQ(USART_DMAReq)); \r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the DMA transfer for selected requests by setting the DMAT and/or\r\n DMAR bits in the USART CR3 register */\r\n USARTx->CR3 |= USART_DMAReq;\r\n }\r\n else\r\n {\r\n /* Disable the DMA transfer for selected requests by clearing the DMAT and/or\r\n DMAR bits in the USART CR3 register */\r\n USARTx->CR3 &= (uint32_t)~USART_DMAReq;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's DMA interface when reception error occurs.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4.\r\n * @param USART_DMAOnError: specifies the DMA status in case of reception error.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_DMAOnError_Enable: DMA receive request enabled when the USART DMA \r\n * reception error is asserted.\r\n * @arg USART_DMAOnError_Disable: DMA receive request disabled when the USART DMA \r\n * reception error is asserted.\r\n * @retval None\r\n */\r\nvoid USART_DMAReceptionErrorConfig(USART_TypeDef* USARTx, uint32_t USART_DMAOnError)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_1234_PERIPH(USARTx));\r\n assert_param(IS_USART_DMAONERROR(USART_DMAOnError)); \r\n \r\n /* Clear the DMA Reception error detection bit */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_DDRE);\r\n /* Set the new value for the DMA Reception error detection bit */\r\n USARTx->CR3 |= USART_DMAOnError;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup USART_Group12 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim \r\n ===============================================================================\r\n ##### Interrupts and flags management functions #####\r\n ===============================================================================\r\n [..] This subsection provides a set of functions allowing to configure the \r\n USART Interrupts sources, Requests and check or clear the flags or pending bits status. \r\n The user should identify which mode will be used in his application to \r\n manage the communication: Polling mode, Interrupt mode.\r\n \r\n *** Polling Mode ***\r\n ====================\r\n [..] In Polling Mode, the SPI communication can be managed by these flags:\r\n (#) USART_FLAG_REACK: to indicate the status of the Receive Enable \r\n acknowledge flag\r\n (#) USART_FLAG_TEACK: to indicate the status of the Transmit Enable \r\n acknowledge flag.\r\n (#) USART_FLAG_WUF: to indicate the status of the Wake up flag.\r\n (#) USART_FLAG_RWU: to indicate the status of the Receive Wake up flag.\r\n (#) USART_FLAG_SBK: to indicate the status of the Send Break flag.\r\n (#) USART_FLAG_CMF: to indicate the status of the Character match flag.\r\n (#) USART_FLAG_BUSY: to indicate the status of the Busy flag.\r\n (#) USART_FLAG_ABRF: to indicate the status of the Auto baud rate flag.\r\n (#) USART_FLAG_ABRE: to indicate the status of the Auto baud rate error flag.\r\n (#) USART_FLAG_EOBF: to indicate the status of the End of block flag.\r\n (#) USART_FLAG_RTOF: to indicate the status of the Receive time out flag.\r\n (#) USART_FLAG_nCTSS: to indicate the status of the Inverted nCTS input \r\n bit status.\r\n (#) USART_FLAG_TXE: to indicate the status of the transmit buffer register.\r\n (#) USART_FLAG_RXNE: to indicate the status of the receive buffer register.\r\n (#) USART_FLAG_TC: to indicate the status of the transmit operation.\r\n (#) USART_FLAG_IDLE: to indicate the status of the Idle Line.\r\n (#) USART_FLAG_CTS: to indicate the status of the nCTS input.\r\n (#) USART_FLAG_LBD: to indicate the status of the LIN break detection.\r\n (#) USART_FLAG_NE: to indicate if a noise error occur.\r\n (#) USART_FLAG_FE: to indicate if a frame error occur.\r\n (#) USART_FLAG_PE: to indicate if a parity error occur.\r\n (#) USART_FLAG_ORE: to indicate if an Overrun error occur.\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) FlagStatus USART_GetFlagStatus(USART_TypeDef* USARTx, uint16_t USART_FLAG).\r\n (+) void USART_ClearFlag(USART_TypeDef* USARTx, uint16_t USART_FLAG).\r\n \r\n *** Interrupt Mode ***\r\n ======================\r\n [..] In Interrupt Mode, the USART communication can be managed by 8 interrupt \r\n sources and 10 pending bits:\r\n (+) Pending Bits:\r\n (##) USART_IT_WU: to indicate the status of the Wake up interrupt.\r\n (##) USART_IT_CM: to indicate the status of Character match interrupt.\r\n (##) USART_IT_EOB: to indicate the status of End of block interrupt.\r\n (##) USART_IT_RTO: to indicate the status of Receive time out interrupt.\r\n (##) USART_IT_CTS: to indicate the status of CTS change interrupt.\r\n (##) USART_IT_LBD: to indicate the status of LIN Break detection interrupt.\r\n (##) USART_IT_TC: to indicate the status of Transmission complete interrupt.\r\n (##) USART_IT_IDLE: to indicate the status of IDLE line detected interrupt.\r\n (##) USART_IT_ORE: to indicate the status of OverRun Error interrupt.\r\n (##) USART_IT_NE: to indicate the status of Noise Error interrupt.\r\n (##) USART_IT_FE: to indicate the status of Framing Error interrupt.\r\n (##) USART_IT_PE: to indicate the status of Parity Error interrupt. \r\n \r\n (+) Interrupt Source:\r\n (##) USART_IT_WU: specifies the interrupt source for Wake up interrupt.\r\n (##) USART_IT_CM: specifies the interrupt source for Character match \r\n interrupt.\r\n (##) USART_IT_EOB: specifies the interrupt source for End of block\r\n interrupt.\r\n (##) USART_IT_RTO: specifies the interrupt source for Receive time-out\r\n interrupt.\r\n (##) USART_IT_CTS: specifies the interrupt source for CTS change interrupt.\r\n (##) USART_IT_LBD: specifies the interrupt source for LIN Break \r\n detection interrupt.\r\n (##) USART_IT_TXE: specifies the interrupt source for Transmit Data \r\n Register empty interrupt.\r\n (##) USART_IT_TC: specifies the interrupt source for Transmission \r\n complete interrupt.\r\n (##) USART_IT_RXNE: specifies the interrupt source for Receive Data \r\n register not empty interrupt.\r\n (##) USART_IT_IDLE: specifies the interrupt source for Idle line \r\n detection interrupt.\r\n (##) USART_IT_PE: specifies the interrupt source for Parity Error interrupt.\r\n (##) USART_IT_ERR: specifies the interrupt source for Error interrupt\r\n (Frame error, noise error, overrun error)\r\n -@@- Some parameters are coded in order to use them as interrupt \r\n source or as pending bits.\r\n [..] In this Mode it is advised to use the following functions:\r\n (+) void USART_ITConfig(USART_TypeDef* USARTx, uint16_t USART_IT, FunctionalState NewState).\r\n (+) ITStatus USART_GetITStatus(USART_TypeDef* USARTx, uint16_t USART_IT).\r\n (+) void USART_ClearITPendingBit(USART_TypeDef* USARTx, uint16_t USART_IT).\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables or disables the specified USART interrupts.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_IT: specifies the USART interrupt sources to be enabled or disabled.\r\n * This parameter can be one of the following values:\r\n * @arg USART_IT_WU: Wake up interrupt.\r\n * @arg USART_IT_CM: Character match interrupt.\r\n * @arg USART_IT_EOB: End of block interrupt.\r\n * @arg USART_IT_RTO: Receive time out interrupt.\r\n * @arg USART_IT_CTS: CTS change interrupt.\r\n * @arg USART_IT_LBD: LIN Break detection interrupt.\r\n * @arg USART_IT_TXE: Transmit Data Register empty interrupt.\r\n * @arg USART_IT_TC: Transmission complete interrupt.\r\n * @arg USART_IT_RXNE: Receive Data register not empty interrupt.\r\n * @arg USART_IT_IDLE: Idle line detection interrupt.\r\n * @arg USART_IT_PE: Parity Error interrupt.\r\n * @arg USART_IT_ERR: Error interrupt(Frame error, noise error, overrun error)\r\n * @param NewState: new state of the specified USARTx interrupts.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\nvoid USART_ITConfig(USART_TypeDef* USARTx, uint32_t USART_IT, FunctionalState NewState)\r\n{\r\n uint32_t usartreg = 0, itpos = 0, itmask = 0;\r\n uint32_t usartxbase = 0;\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_CONFIG_IT(USART_IT));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState));\r\n \r\n usartxbase = (uint32_t)USARTx;\r\n\r\n /* Get the USART register index */\r\n usartreg = (((uint16_t)USART_IT) >> 0x08);\r\n\r\n /* Get the interrupt position */\r\n itpos = USART_IT & IT_MASK;\r\n itmask = (((uint32_t)0x01) << itpos);\r\n\r\n if (usartreg == 0x02) /* The IT is in CR2 register */\r\n {\r\n usartxbase += 0x04;\r\n }\r\n else if (usartreg == 0x03) /* The IT is in CR3 register */\r\n {\r\n usartxbase += 0x08;\r\n }\r\n else /* The IT is in CR1 register */\r\n {\r\n }\r\n if (NewState != DISABLE)\r\n {\r\n *(__IO uint32_t*)usartxbase |= itmask;\r\n }\r\n else\r\n {\r\n *(__IO uint32_t*)usartxbase &= ~itmask;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables the specified USART's Request.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_Request: specifies the USART request.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_Request_TXFRQ: Transmit data flush ReQuest\r\n * @arg USART_Request_RXFRQ: Receive data flush ReQuest\r\n * @arg USART_Request_MMRQ: Mute Mode ReQuest\r\n * @arg USART_Request_SBKRQ: Send Break ReQuest\r\n * @arg USART_Request_ABRRQ: Auto Baud Rate ReQuest\r\n * @param NewState: new state of the DMA interface when reception error occurs.\r\n * This parameter can be: ENABLE or DISABLE. \r\n * @retval None\r\n */\r\nvoid USART_RequestCmd(USART_TypeDef* USARTx, uint32_t USART_Request, FunctionalState NewState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_REQUEST(USART_Request));\r\n assert_param(IS_FUNCTIONAL_STATE(NewState)); \r\n\r\n if (NewState != DISABLE)\r\n {\r\n /* Enable the USART ReQuest by setting the dedicated request bit in the RQR\r\n register.*/\r\n USARTx->RQR |= USART_Request;\r\n }\r\n else\r\n {\r\n /* Disable the USART ReQuest by clearing the dedicated request bit in the RQR\r\n register.*/\r\n USARTx->RQR &= (uint32_t)~USART_Request;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the USART's Overrun detection.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_OVRDetection: specifies the OVR detection status in case of OVR error.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_OVRDetection_Enable: OVR error detection enabled when the USART OVR error \r\n * is asserted.\r\n * @arg USART_OVRDetection_Disable: OVR error detection disabled when the USART OVR error \r\n * is asserted.\r\n * @retval None\r\n */\r\nvoid USART_OverrunDetectionConfig(USART_TypeDef* USARTx, uint32_t USART_OVRDetection)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_OVRDETECTION(USART_OVRDetection));\r\n \r\n /* Clear the OVR detection bit */\r\n USARTx->CR3 &= (uint32_t)~((uint32_t)USART_CR3_OVRDIS);\r\n /* Set the new value for the OVR detection bit */\r\n USARTx->CR3 |= USART_OVRDetection;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified USART flag is set or not.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_FLAG: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg USART_FLAG_REACK: Receive Enable acknowledge flag.\r\n * @arg USART_FLAG_TEACK: Transmit Enable acknowledge flag.\r\n * @arg USART_FLAG_WUF: Wake up flag.\r\n * @arg USART_FLAG_RWU: Receive Wake up flag.\r\n * @arg USART_FLAG_SBK: Send Break flag.\r\n * @arg USART_FLAG_CMF: Character match flag.\r\n * @arg USART_FLAG_BUSY: Busy flag.\r\n * @arg USART_FLAG_ABRF: Auto baud rate flag.\r\n * @arg USART_FLAG_ABRE: Auto baud rate error flag.\r\n * @arg USART_FLAG_EOBF: End of block flag.\r\n * @arg USART_FLAG_RTOF: Receive time out flag.\r\n * @arg USART_FLAG_nCTSS: Inverted nCTS input bit status.\r\n * @arg USART_FLAG_CTS: CTS Change flag.\r\n * @arg USART_FLAG_LBD: LIN Break detection flag.\r\n * @arg USART_FLAG_TXE: Transmit data register empty flag.\r\n * @arg USART_FLAG_TC: Transmission Complete flag.\r\n * @arg USART_FLAG_RXNE: Receive data register not empty flag.\r\n * @arg USART_FLAG_IDLE: Idle Line detection flag.\r\n * @arg USART_FLAG_ORE: OverRun Error flag.\r\n * @arg USART_FLAG_NE: Noise Error flag.\r\n * @arg USART_FLAG_FE: Framing Error flag.\r\n * @arg USART_FLAG_PE: Parity Error flag.\r\n * @retval The new state of USART_FLAG (SET or RESET).\r\n */\r\nFlagStatus USART_GetFlagStatus(USART_TypeDef* USARTx, uint32_t USART_FLAG)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_FLAG(USART_FLAG));\r\n \r\n if ((USARTx->ISR & USART_FLAG) != (uint16_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears the USARTx's pending flags.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_FLAG: specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg USART_FLAG_WUF: Wake up flag.\r\n * @arg USART_FLAG_CMF: Character match flag.\r\n * @arg USART_FLAG_EOBF: End of block flag.\r\n * @arg USART_FLAG_RTOF: Receive time out flag.\r\n * @arg USART_FLAG_CTS: CTS Change flag.\r\n * @arg USART_FLAG_LBD: LIN Break detection flag.\r\n * @arg USART_FLAG_TC: Transmission Complete flag.\r\n * @arg USART_FLAG_IDLE: IDLE line detected flag.\r\n * @arg USART_FLAG_ORE: OverRun Error flag.\r\n * @arg USART_FLAG_NE: Noise Error flag.\r\n * @arg USART_FLAG_FE: Framing Error flag.\r\n * @arg USART_FLAG_PE: Parity Errorflag.\r\n *\r\n * @note\r\n * - RXNE pending bit is cleared by a read to the USART_RDR register \r\n * (USART_ReceiveData()) or by writing 1 to the RXFRQ in the register USART_RQR\r\n * (USART_RequestCmd()).\r\n * - TC flag can be also cleared by software sequence: a read operation to \r\n * USART_SR register (USART_GetFlagStatus()) followed by a write operation\r\n * to USART_TDR register (USART_SendData()).\r\n * - TXE flag is cleared by a write to the USART_TDR register \r\n * (USART_SendData()) or by writing 1 to the TXFRQ in the register USART_RQR\r\n * (USART_RequestCmd()).\r\n * - SBKF flag is cleared by 1 to the SBKRQ in the register USART_RQR\r\n * (USART_RequestCmd()).\r\n * @retval None\r\n */\r\nvoid USART_ClearFlag(USART_TypeDef* USARTx, uint32_t USART_FLAG)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_CLEAR_FLAG(USART_FLAG));\r\n \r\n USARTx->ICR = USART_FLAG;\r\n}\r\n\r\n/**\r\n * @brief Checks whether the specified USART interrupt has occurred or not.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_IT: specifies the USART interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg USART_IT_WU: Wake up interrupt.\r\n * @arg USART_IT_CM: Character match interrupt.\r\n * @arg USART_IT_EOB: End of block interrupt.\r\n * @arg USART_IT_RTO: Receive time out interrupt.\r\n * @arg USART_IT_CTS: CTS change interrupt.\r\n * @arg USART_IT_LBD: LIN Break detection interrupt.\r\n * @arg USART_IT_TXE: Transmit Data Register empty interrupt.\r\n * @arg USART_IT_TC: Transmission complete interrupt.\r\n * @arg USART_IT_RXNE: Receive Data register not empty interrupt.\r\n * @arg USART_IT_IDLE: Idle line detection interrupt.\r\n * @arg USART_IT_ORE: OverRun Error interrupt.\r\n * @arg USART_IT_NE: Noise Error interrupt.\r\n * @arg USART_IT_FE: Framing Error interrupt.\r\n * @arg USART_IT_PE: Parity Error interrupt.\r\n * @retval The new state of USART_IT (SET or RESET).\r\n */\r\nITStatus USART_GetITStatus(USART_TypeDef* USARTx, uint32_t USART_IT)\r\n{\r\n uint32_t bitpos = 0, itmask = 0, usartreg = 0;\r\n ITStatus bitstatus = RESET;\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_GET_IT(USART_IT)); \r\n \r\n /* Get the USART register index */\r\n usartreg = (((uint16_t)USART_IT) >> 0x08);\r\n /* Get the interrupt position */\r\n itmask = USART_IT & IT_MASK;\r\n itmask = (uint32_t)0x01 << itmask;\r\n \r\n if (usartreg == 0x01) /* The IT is in CR1 register */\r\n {\r\n itmask &= USARTx->CR1;\r\n }\r\n else if (usartreg == 0x02) /* The IT is in CR2 register */\r\n {\r\n itmask &= USARTx->CR2;\r\n }\r\n else /* The IT is in CR3 register */\r\n {\r\n itmask &= USARTx->CR3;\r\n }\r\n \r\n bitpos = USART_IT >> 0x10;\r\n bitpos = (uint32_t)0x01 << bitpos;\r\n bitpos &= USARTx->ISR;\r\n if ((itmask != (uint16_t)RESET)&&(bitpos != (uint16_t)RESET))\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n \r\n return bitstatus; \r\n}\r\n\r\n/**\r\n * @brief Clears the USARTx's interrupt pending bits.\r\n * @param USARTx: Select the USART peripheral. This parameter can be one of the \r\n * following values: USART1 or USART2 or USART3 or UART4 or UART5.\r\n * @param USART_IT: specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg USART_IT_WU: Wake up interrupt.\r\n * @arg USART_IT_CM: Character match interrupt.\r\n * @arg USART_IT_EOB: End of block interrupt.\r\n * @arg USART_IT_RTO: Receive time out interrupt.\r\n * @arg USART_IT_CTS: CTS change interrupt.\r\n * @arg USART_IT_LBD: LIN Break detection interrupt.\r\n * @arg USART_IT_TC: Transmission complete interrupt.\r\n * @arg USART_IT_IDLE: IDLE line detected interrupt.\r\n * @arg USART_IT_ORE: OverRun Error interrupt.\r\n * @arg USART_IT_NE: Noise Error interrupt.\r\n * @arg USART_IT_FE: Framing Error interrupt.\r\n * @arg USART_IT_PE: Parity Error interrupt.\r\n * @note\r\n * - RXNE pending bit is cleared by a read to the USART_RDR register \r\n * (USART_ReceiveData()) or by writing 1 to the RXFRQ in the register USART_RQR\r\n * (USART_RequestCmd()).\r\n * - TC pending bit can be also cleared by software sequence: a read \r\n * operation to USART_SR register (USART_GetITStatus()) followed by a write \r\n * operation to USART_TDR register (USART_SendData()).\r\n * - TXE pending bit is cleared by a write to the USART_TDR register \r\n * (USART_SendData()) or by writing 1 to the TXFRQ in the register USART_RQR\r\n * (USART_RequestCmd()).\r\n * @retval None\r\n */\r\nvoid USART_ClearITPendingBit(USART_TypeDef* USARTx, uint32_t USART_IT)\r\n{\r\n uint32_t bitpos = 0, itmask = 0;\r\n /* Check the parameters */\r\n assert_param(IS_USART_ALL_PERIPH(USARTx));\r\n assert_param(IS_USART_CLEAR_IT(USART_IT)); \r\n \r\n bitpos = USART_IT >> 0x10;\r\n itmask = ((uint32_t)0x01 << (uint32_t)bitpos);\r\n USARTx->ICR = (uint32_t)itmask;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/Drivers/STM32F3xx_HAL_Driver/Src/stm32f30x_wwdg.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32f30x_wwdg.c\r\n * @author MCD Application Team\r\n * @version V1.2.3\r\n * @date 10-July-2015\r\n * @brief This file provides firmware functions to manage the following \r\n * functionalities of the Window watchdog (WWDG) peripheral:\r\n * + Prescaler, Refresh window and Counter configuration\r\n * + WWDG activation\r\n * + Interrupts and flags management\r\n * \r\n * @verbatim\r\n * \r\n ==============================================================================\r\n ##### WWDG features #####\r\n ==============================================================================\r\n \r\n [..] Once enabled the WWDG generates a system reset on expiry of a programmed\r\n time period, unless the program refreshes the counter (downcounter) \r\n before to reach 0x3F value (i.e. a reset is generated when the counter\r\n value rolls over from 0x40 to 0x3F). \r\n [..] An MCU reset is also generated if the counter value is refreshed\r\n before the counter has reached the refresh window value. This \r\n implies that the counter must be refreshed in a limited window.\r\n \r\n [..] Once enabled the WWDG cannot be disabled except by a system reset.\r\n \r\n [..] WWDGRST flag in RCC_CSR register can be used to inform when a WWDG\r\n reset occurs.\r\n \r\n [..] The WWDG counter input clock is derived from the APB clock divided \r\n by a programmable prescaler.\r\n \r\n [..] WWDG counter clock = PCLK1 / Prescaler.\r\n [..] WWDG timeout = (WWDG counter clock) * (counter value).\r\n \r\n [..] Min-max timeout value @36MHz (PCLK1): ~114us / ~58.3ms. \r\n\r\n ##### How to use this driver #####\r\n ============================================================================== \r\n [..] \r\n (#) Enable WWDG clock using RCC_APB1PeriphClockCmd(RCC_APB1Periph_WWDG, ENABLE) \r\n function.\r\n \r\n (#) Configure the WWDG prescaler using WWDG_SetPrescaler() function.\r\n \r\n (#) Configure the WWDG refresh window using WWDG_SetWindowValue() function.\r\n \r\n (#) Set the WWDG counter value and start it using WWDG_Enable() function.\r\n When the WWDG is enabled the counter value should be configured to \r\n a value greater than 0x40 to prevent generating an immediate reset. \r\n \r\n (#) Optionally you can enable the Early wakeup interrupt which is \r\n generated when the counter reach 0x40.\r\n Once enabled this interrupt cannot be disabled except by a system reset.\r\n \r\n (#) Then the application program must refresh the WWDG counter at regular\r\n intervals during normal operation to prevent an MCU reset, using\r\n WWDG_SetCounter() function. This operation must occur only when\r\n the counter value is lower than the refresh window value, \r\n programmed using WWDG_SetWindowValue(). \r\n\r\n @endverbatim \r\n \r\n ******************************************************************************\r\n * @attention\r\n *\r\n *

© COPYRIGHT 2015 STMicroelectronics

\r\n *\r\n * Licensed under MCD-ST Liberty SW License Agreement V2, (the \"License\");\r\n * You may not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at:\r\n *\r\n * http://www.st.com/software_license_agreement_liberty_v2\r\n *\r\n * Unless required by applicable law or agreed to in writing, software \r\n * distributed under the License is distributed on an \"AS IS\" BASIS, \r\n * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \r\n#include \r\n\r\n/** @addtogroup STM32F30x_StdPeriph_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup WWDG \r\n * @brief WWDG driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* --------------------- WWDG registers bit mask ---------------------------- */\r\n/* CFR register bit mask */\r\n#define CFR_WDGTB_MASK ((uint32_t)0xFFFFFE7F)\r\n#define CFR_W_MASK ((uint32_t)0xFFFFFF80)\r\n#define BIT_MASK ((uint8_t)0x7F)\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup WWDG_Private_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup WWDG_Group1 Prescaler, Refresh window and Counter configuration functions\r\n * @brief Prescaler, Refresh window and Counter configuration functions \r\n *\r\n@verbatim \r\n ==============================================================================\r\n ##### Prescaler, Refresh window and Counter configuration functions #####\r\n ============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitializes the WWDG peripheral registers to their default reset values.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid WWDG_DeInit(void)\r\n{\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_WWDG, ENABLE);\r\n RCC_APB1PeriphResetCmd(RCC_APB1Periph_WWDG, DISABLE);\r\n}\r\n\r\n/**\r\n * @brief Sets the WWDG Prescaler.\r\n * @param WWDG_Prescaler: specifies the WWDG Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg WWDG_Prescaler_1: WWDG counter clock = (PCLK1/4096)/1\r\n * @arg WWDG_Prescaler_2: WWDG counter clock = (PCLK1/4096)/2\r\n * @arg WWDG_Prescaler_4: WWDG counter clock = (PCLK1/4096)/4\r\n * @arg WWDG_Prescaler_8: WWDG counter clock = (PCLK1/4096)/8\r\n * @retval None\r\n */\r\nvoid WWDG_SetPrescaler(uint32_t WWDG_Prescaler)\r\n{\r\n uint32_t tmpreg = 0;\r\n /* Check the parameters */\r\n assert_param(IS_WWDG_PRESCALER(WWDG_Prescaler));\r\n /* Clear WDGTB[1:0] bits */\r\n tmpreg = WWDG->CFR & CFR_WDGTB_MASK;\r\n /* Set WDGTB[1:0] bits according to WWDG_Prescaler value */\r\n tmpreg |= WWDG_Prescaler;\r\n /* Store the new value */\r\n WWDG->CFR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Sets the WWDG window value.\r\n * @param WindowValue: specifies the window value to be compared to the downcounter.\r\n * This parameter value must be lower than 0x80.\r\n * @retval None\r\n */\r\nvoid WWDG_SetWindowValue(uint8_t WindowValue)\r\n{\r\n __IO uint32_t tmpreg = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_WWDG_WINDOW_VALUE(WindowValue));\r\n /* Clear W[6:0] bits */\r\n\r\n tmpreg = WWDG->CFR & CFR_W_MASK;\r\n\r\n /* Set W[6:0] bits according to WindowValue value */\r\n tmpreg |= WindowValue & (uint32_t) BIT_MASK;\r\n\r\n /* Store the new value */\r\n WWDG->CFR = tmpreg;\r\n}\r\n\r\n/**\r\n * @brief Enables the WWDG Early Wakeup interrupt(EWI).\r\n * @note Once enabled this interrupt cannot be disabled except by a system reset. \r\n * @param None\r\n * @retval None\r\n */\r\nvoid WWDG_EnableIT(void)\r\n{\r\n WWDG->CFR |= WWDG_CFR_EWI;\r\n}\r\n\r\n/**\r\n * @brief Sets the WWDG counter value.\r\n * @param Counter: specifies the watchdog counter value.\r\n * This parameter must be a number between 0x40 and 0x7F (to prevent generating\r\n * an immediate reset). \r\n * @retval None\r\n */\r\nvoid WWDG_SetCounter(uint8_t Counter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_WWDG_COUNTER(Counter));\r\n /* Write to T[6:0] bits to configure the counter value, no need to do\r\n a read-modify-write; writing a 0 to WDGA bit does nothing */\r\n WWDG->CR = Counter & BIT_MASK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup WWDG_Group2 WWDG activation functions\r\n * @brief WWDG activation functions \r\n *\r\n@verbatim \r\n ==============================================================================\r\n ##### WWDG activation function #####\r\n ============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables WWDG and load the counter value. \r\n * @param Counter: specifies the watchdog counter value.\r\n * This parameter must be a number between 0x40 and 0x7F (to prevent generating\r\n * an immediate reset).\r\n * @retval None\r\n */\r\nvoid WWDG_Enable(uint8_t Counter)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_WWDG_COUNTER(Counter));\r\n WWDG->CR = WWDG_CR_WDGA | Counter;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup WWDG_Group3 Interrupts and flags management functions\r\n * @brief Interrupts and flags management functions \r\n *\r\n@verbatim \r\n ==============================================================================\r\n ##### Interrupts and flags management functions #####\r\n ============================================================================== \r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Checks whether the Early Wakeup interrupt flag is set or not.\r\n * @param None\r\n * @retval The new state of the Early Wakeup interrupt flag (SET or RESET).\r\n */\r\nFlagStatus WWDG_GetFlagStatus(void)\r\n{\r\n FlagStatus bitstatus = RESET;\r\n \r\n if ((WWDG->SR) != (uint32_t)RESET)\r\n {\r\n bitstatus = SET;\r\n }\r\n else\r\n {\r\n bitstatus = RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Clears Early Wakeup interrupt flag.\r\n * @param None\r\n * @retval None\r\n */\r\nvoid WWDG_ClearFlag(void)\r\n{\r\n WWDG->SR = (uint32_t)RESET;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/PHRSR_V4.ioc", "content": "#MicroXplorer Configuration settings - do not modify\nFile.Version=6\nKeepUserPlacement=false\nMcu.Family=STM32F3\nMcu.IP0=NVIC\nMcu.IP1=RCC\nMcu.IP2=SYS\nMcu.IPNb=3\nMcu.Name=STM32F334K(4-6-8)Tx\nMcu.Package=LQFP32\nMcu.Pin0=VP_SYS_VS_Systick\nMcu.PinsNb=1\nMcu.ThirdPartyNb=0\nMcu.UserConstants=\nMcu.UserName=STM32F334K4Tx\nMxCube.Version=6.1.1\nMxDb.Version=DB.6.0.10\nNVIC.BusFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.DebugMonitor_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.ForceEnableDMAVector=true\nNVIC.HardFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.MemoryManagement_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.NonMaskableInt_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PendSV_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.PriorityGroup=NVIC_PRIORITYGROUP_4\nNVIC.SVCall_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nNVIC.SysTick_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:true\nNVIC.UsageFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\nPinOutPanel.RotationAngle=0\nProjectManager.AskForMigrate=true\nProjectManager.BackupPrevious=false\nProjectManager.CompilerOptimize=6\nProjectManager.ComputerToolchain=false\nProjectManager.CoupleFile=false\nProjectManager.CustomerFirmwarePackage=\nProjectManager.DefaultFWLocation=true\nProjectManager.DeletePrevious=true\nProjectManager.DeviceId=STM32F334K4Tx\nProjectManager.FirmwarePackage=STM32Cube FW_F3 V1.11.3\nProjectManager.FreePins=false\nProjectManager.HalAssertFull=false\nProjectManager.HeapSize=0x200\nProjectManager.KeepUserCode=true\nProjectManager.LastFirmware=true\nProjectManager.LibraryCopy=1\nProjectManager.MainLocation=Core/Src\nProjectManager.NoMain=false\nProjectManager.PreviousToolchain=\nProjectManager.ProjectBuild=false\nProjectManager.ProjectFileName=PHRSR_V4.ioc\nProjectManager.ProjectName=PHRSR_V4\nProjectManager.RegisterCallBack=\nProjectManager.StackSize=0x400\nProjectManager.TargetToolchain=STM32CubeIDE\nProjectManager.ToolChainLocation=\nProjectManager.UnderRoot=true\nProjectManager.functionlistsort=1-SystemClock_Config-RCC-false-HAL-false\nRCC.AHBFreq_Value=8000000\nRCC.APB1Freq_Value=8000000\nRCC.APB2Freq_Value=8000000\nRCC.CortexFreq_Value=8000000\nRCC.FamilyName=M\nRCC.HSEPLLFreq_Value=8000000\nRCC.HSE_VALUE=8000000\nRCC.HSIPLLFreq_Value=4000000\nRCC.HSI_VALUE=8000000\nRCC.I2C1Freq_Value=8000000\nRCC.IPParameters=AHBFreq_Value,APB1Freq_Value,APB2Freq_Value,CortexFreq_Value,FamilyName,HSEPLLFreq_Value,HSE_VALUE,HSIPLLFreq_Value,HSI_VALUE,I2C1Freq_Value,LSI_VALUE,PLLCLKFreq_Value,PLLMCOFreq_Value,RTCFreq_Value,RTCHSEDivFreq_Value,SYSCLKFreq_VALUE,TIM2Freq_Value,USART1Freq_Value,VCOOutput2Freq_Value\nRCC.LSI_VALUE=40000\nRCC.PLLCLKFreq_Value=8000000\nRCC.PLLMCOFreq_Value=8000000\nRCC.RTCFreq_Value=40000\nRCC.RTCHSEDivFreq_Value=250000\nRCC.SYSCLKFreq_VALUE=8000000\nRCC.TIM2Freq_Value=8000000\nRCC.USART1Freq_Value=8000000\nRCC.VCOOutput2Freq_Value=4000000\nVP_SYS_VS_Systick.Mode=SysTick\nVP_SYS_VS_Systick.Signal=SYS_VS_Systick\nboard=custom\nisbadioc=false\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/PHRSR_V4.launch", "content": "\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n" }, { "path": "Production Modules/PHRSR/firmware/PHRSR_V4/STM32F334K4TX_FLASH.ld", "content": "/**\n ******************************************************************************\n * @file LinkerScript.ld\n * @author Auto-generated by STM32CubeIDE\n * @brief Linker script for STM32F334K4Tx Device from STM32F3 series\n * 16Kbytes FLASH\n * 4Kbytes CCMRAM\n * 12Kbytes RAM\n *\n * Set heap size, stack size and stack location according\n * to application requirements.\n *\n * Set memory bank area and size if external memory is used\n ******************************************************************************\n * @attention\n *\n *

© Copyright (c) 2020 STMicroelectronics.\n * All rights reserved.

\n *\n * This software component is licensed by ST under BSD 3-Clause license,\n * the \"License\"; You may not use this file except in compliance with the\n * License. You may obtain a copy of the License at:\n * opensource.org/licenses/BSD-3-Clause\n *\n ******************************************************************************\n */\n\n/* Entry Point */\nENTRY(Reset_Handler)\n\n/* Highest address of the user mode stack */\n_estack = ORIGIN(RAM) + LENGTH(RAM);\t/* end of \"RAM\" Ram type memory */\n\n_Min_Heap_Size = 0x200;\t/* required amount of heap */\n_Min_Stack_Size = 0x400;\t/* required amount of stack */\n\n/* Memories definition */\nMEMORY\n{\n CCMRAM (xrw) : ORIGIN = 0x10000000, LENGTH = 4K\n RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 12K\n FLASH (rx) : ORIGIN = 0x8000000, LENGTH = 16K\n}\n\n/* Sections */\nSECTIONS\n{\n /* The startup code into \"FLASH\" Rom type memory */\n .isr_vector :\n {\n . = ALIGN(4);\n KEEP(*(.isr_vector)) /* Startup code */\n . = ALIGN(4);\n } >FLASH\n\n /* The program code and other data into \"FLASH\" Rom type memory */\n .text :\n {\n . = ALIGN(4);\n *(.text) /* .text sections (code) */\n *(.text*) /* .text* sections (code) */\n *(.glue_7) /* glue arm to thumb code */\n *(.glue_7t) /* glue thumb to arm code */\n *(.eh_frame)\n\n KEEP (*(.init))\n KEEP (*(.fini))\n\n . = ALIGN(4);\n _etext = .; /* define a global symbols at end of code */\n } >FLASH\n\n /* Constant data into \"FLASH\" Rom type memory */\n .rodata :\n {\n . = ALIGN(4);\n *(.rodata) /* .rodata sections (constants, strings, etc.) */\n *(.rodata*) /* .rodata* sections (constants, strings, etc.) */\n . = ALIGN(4);\n } >FLASH\n\n .ARM.extab : {\n . = ALIGN(4);\n *(.ARM.extab* .gnu.linkonce.armextab.*)\n . = ALIGN(4);\n } >FLASH\n\n .ARM : {\n . = ALIGN(4);\n __exidx_start = .;\n *(.ARM.exidx*)\n __exidx_end = .;\n . = ALIGN(4);\n } >FLASH\n\n .preinit_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__preinit_array_start = .);\n KEEP (*(.preinit_array*))\n PROVIDE_HIDDEN (__preinit_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .init_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__init_array_start = .);\n KEEP (*(SORT(.init_array.*)))\n KEEP (*(.init_array*))\n PROVIDE_HIDDEN (__init_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .fini_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__fini_array_start = .);\n KEEP (*(SORT(.fini_array.*)))\n KEEP (*(.fini_array*))\n PROVIDE_HIDDEN (__fini_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n /* Used by the startup to initialize data */\n _sidata = LOADADDR(.data);\n\n /* Initialized data sections into \"RAM\" Ram type memory */\n .data :\n {\n . = ALIGN(4);\n _sdata = .; /* create a global symbol at data start */\n *(.data) /* .data sections */\n *(.data*) /* .data* sections */\n *(.RamFunc) /* .RamFunc sections */\n *(.RamFunc*) /* .RamFunc* sections */\n\n . = ALIGN(4);\n _edata = .; /* define a global symbol at data end */\n\n } >RAM AT> FLASH\n\n /* Uninitialized data section into \"RAM\" Ram type memory */\n . = ALIGN(4);\n .bss :\n {\n /* This is used by the startup in order to initialize the .bss section */\n _sbss = .; /* define a global symbol at bss start */\n __bss_start__ = _sbss;\n *(.bss)\n *(.bss*)\n *(COMMON)\n\n . = ALIGN(4);\n _ebss = .; /* define a global symbol at bss end */\n __bss_end__ = _ebss;\n } >RAM\n\n /* User_heap_stack section, used to check that there is enough \"RAM\" Ram type memory left */\n ._user_heap_stack :\n {\n . = ALIGN(8);\n PROVIDE ( end = . );\n PROVIDE ( _end = . );\n . = . + _Min_Heap_Size;\n . = . + _Min_Stack_Size;\n . = ALIGN(8);\n } >RAM\n\n /* Remove information from the compiler libraries */\n /DISCARD/ :\n {\n libc.a ( * )\n libm.a ( * )\n libgcc.a ( * )\n }\n\n .ARM.attributes 0 : { *(.ARM.attributes) }\n}\n" }, { "path": "Production Modules/PHRSR/firmware/README.md", "content": "If you're not making any modifications, use STM32CubeProgrammer to flash the .elf file and you'll be good to go. This is the recommended approach! \n" }, { "path": "Production Modules/PHRSR/jlcpcb/PHRSR_2021_V7_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF 50v,\"C1, C5\",CAP_1206,\r\n100nF 50v,\"C2, C3, C6, C7, C9, C10, C11, C12, C14, C15, C17, C18, C19, C20\",0603 CAP,\r\n10uF 50v,C4,0603 CAP,\r\n*RST* DNP,C8,0603 CAP,\r\n1n 50v,\"C13, C16\",0603 CAP,\r\n1N4148WS,\"D1, D2, D3\",SOD-323,\r\nVAOL-3LAE2,\"D4, D5, D6\",LEDT1,\r\nEUROPWR-10p,J1,10P_euro_power,\r\nM20-9990646,J2,HDR-1x6T/2.54/15x2,\r\nWQP-WQP518MA,\"J3, J4, J5, J6\",Thonkiconn Jack,\r\nMMBT3904,Q1,SOT23,\r\n10k 0603 1%,R1,0603 RES,\r\n1k 0603 1%,\"R2, R7, R12, R17\",0603 RES,\r\n100k 0603 1%,\"R3, R5, R6, R10, R11, R15, R16\",0603 RES,\r\n3.3k 0603 1%,\"R4, R8, R14\",0603 RES,\r\nP0915N-EC15BR10K,R9,EVUF,\r\nP0915N-EC15BR10K,R13,EVUF,\r\nD6R10F1LFS,\"S1, S2, S3\",9mm button,\r\nAMS1117-3.3,U1,SOT223-4,\r\nSTM32F334K8,U2,QFP-32/9x9x0.8,\r\nTL072D,\"U3, U4, U5\",SOIC-8/150mil," }, { "path": "Production Modules/PHRSR/jlcpcb/PHRSR_2021_V7_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,14.287,23.656,Bottom,180.0\r\nC2,15.557,31.115,Bottom,0.0\r\nC3,10.478,31.115,Bottom,180.0\r\nC4,6.032,31.115,Bottom,0.0\r\nC5,14.287,20.798,Bottom,0.0\r\nC6,14.288,14.922,Bottom,180.0\r\nC7,12.065,64.452,Bottom,90.0\r\nC8,8.255,66.357,Bottom,90.0\r\nC9,10.477,50.324,Bottom,0.0\r\nC10,6.985,63.818,Bottom,270.0\r\nC11,15.24,98.107,Bottom,90.0\r\nC12,6.985,94.933,Bottom,180.0\r\nC13,3.175,98.108,Bottom,270.0\r\nC14,19.685,102.235,Bottom,0.0\r\nC15,15.24,93.028,Bottom,270.0\r\nC16,28.575,97.79,Bottom,270.0\r\nC17,15.977,9.208,Bottom,180.0\r\nC18,15.977,39.053,Bottom,180.0\r\nC19,19.05,84.716,Bottom,0.0\r\nC20,26.567,76.835,Bottom,0.0\r\nD1,20.32,26.353,Bottom,90.0\r\nD2,20.32,18.098,Bottom,90.0\r\nD3,8.572,81.915,Bottom,270.0\r\nD4,7.62,88.9,Top,180.0\r\nD5,22.86,88.9,Top,0.0\r\nD6,22.86,73.66,Top,180.0\r\nJ1,24.45,21.91,Bottom,180.0\r\nJ2,3.493,42.227,Bottom,90.0\r\nJ3,7.62,80.721,Top,180.0\r\nJ4,7.62,95.961,Top,180.0\r\nJ5,22.86,95.961,Top,180.0\r\nJ6,22.86,80.721,Top,180.0\r\nQ1,5.08,82.232,Bottom,180.0\r\nR1,3.016,63.5,Bottom,90.0\r\nR2,10.002,75.89,Bottom,270.0\r\nR3,3.81,86.043,Bottom,180.0\r\nR4,11.747,88.9,Bottom,0.0\r\nR5,3.175,94.298,Bottom,270.0\r\nR6,6.032,98.108,Bottom,270.0\r\nR7,4.128,101.282,Bottom,180.0\r\nR8,19.05,90.487,Bottom,180.0\r\nR9,15.24,6.273,Top,180.0\r\nR10,28.575,93.98,Bottom,270.0\r\nR11,25.73,97.79,Bottom,270.0\r\nR12,27.622,101.282,Bottom,0.0\r\nR13,15.24,36.752,Top,180.0\r\nR14,26.987,73.66,Bottom,0.0\r\nR15,18.098,77.47,Bottom,270.0\r\nR16,18.098,81.598,Bottom,270.0\r\nR17,26.352,86.043,Bottom,0.0\r\nS1,22.86,65.881,Top,90.0\r\nS2,22.86,50.641,Top,90.0\r\nS3,7.62,65.881,Top,90.0\r\nU1,6.985,25.082,Bottom,270.0\r\nU2,10.001,56.833,Bottom,270.0\r\nU3,11.43,96.203,Bottom,90.0\r\nU4,19.05,96.215,Bottom,90.0\r\nU5,23.018,81.597,Bottom,180.0" }, { "path": "Production Modules/README.md", "content": "\n[2OPFM](https://www.supersynthesis.com/products/2opfm) - Digital 2 operator FM voice with attitude.\n\n[PHRSR](https://www.supersynthesis.com/products/phrsr) - The most intuitive sequencer **ever**.\n\n[SVFs](https://www.supersynthesis.com/products/svfs) - Two rubbery dc-coupled state variable filters.\n\n[EG](https://www.supersynthesis.com/products/eg-1) - Lightning fast voltage-controlled analog envelope generator.\n\n[VCAs](https://www.supersynthesis.com/products/vcas) - 4 high performance VCAs with flexible mixer capabilities.\n\n[SCANNER](https://www.supersynthesis.com/products/scanner) - The CV part of a 4-way crossfader.\n\n[TVCA](https://www.supersynthesis.com/products/tvca) - 2-input VCA with tasty TANH distortion.\n\n# License\n[CC0](https://creativecommons.org/public-domain/cc0/) - Information in this repo is public domain. Please view, learn, share, use without restriction. You are welcome to attribute Super Synthesis or Chris McDowell if you want to. \n\nIf you love this, use this, dig this, want more and/or want to support me directly, please consider joining the Super Patreon :) https://www.patreon.com/SuperSynthesis\n" }, { "path": "Production Modules/ROOM/diptrace/~room_REV1.dch~", "content": "DESKTOP-VN0E055\r\nuser\r\n12/4/2024 2:04:17 PM\r\n" }, { "path": "Production Modules/ROOM/diptrace/~room_REV1.dip~", "content": "DESKTOP-VN0E055\r\nuser\r\n12/4/2024 2:09:25 PM\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.cproject", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\t\n\t\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\n\t\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.mxproject", "content": "[PreviousLibFiles]\r\nLibFiles=Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h;Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Drivers/CMSIS/Include/core_cm7.h;Drivers/CMSIS/Include/tz_context.h;Drivers/CMSIS/Include/core_cm3.h;Drivers/CMSIS/Include/cmsis_compiler.h;Drivers/CMSIS/Include/cmsis_armclang.h;Drivers/CMSIS/Include/core_cm35p.h;Drivers/CMSIS/Include/mpu_armv7.h;Drivers/CMSIS/Include/cmsis_armcc.h;Drivers/CMSIS/Include/core_cm4.h;Drivers/CMSIS/Include/core_cm0.h;Drivers/CMSIS/Include/cmsis_iccarm.h;Drivers/CMSIS/Include/core_armv81mml.h;Drivers/CMSIS/Include/core_armv8mml.h;Drivers/CMSIS/Include/core_sc000.h;Drivers/CMSIS/Include/core_cm1.h;Drivers/CMSIS/Include/mpu_armv8.h;Drivers/CMSIS/Include/core_sc300.h;Drivers/CMSIS/Include/cmsis_gcc.h;Drivers/CMSIS/Include/cmsis_version.h;Drivers/CMSIS/Include/core_cm23.h;Drivers/CMSIS/Include/core_cm33.h;Drivers/CMSIS/Include/core_cm0plus.h;Drivers/CMSIS/Include/core_armv8mbl.h;Drivers/CMSIS/Include/cmsis_armclang_ltm.h;\r\n\r\n[PreviousUsedCubeIDEFiles]\r\nSourceFiles=Core/Src/main.c;Core/Src/gpio.c;Core/Src/adc.c;Core/Src/dac.c;Core/Src/dma.c;Core/Src/tim.c;Core/Src/stm32g4xx_it.c;Core/Src/stm32g4xx_hal_msp.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c;Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c;Drivers/CMSIS/Device/ST/STM32G4xx/Source/Templates/system_stm32g4xx.c;Core/Src/system_stm32g4xx.c;;;\r\nHeaderPath=Drivers/STM32G4xx_HAL_Driver/Inc;Drivers/STM32G4xx_HAL_Driver/Inc/Legacy;Drivers/CMSIS/Device/ST/STM32G4xx/Include;Drivers/CMSIS/Include;Core/Inc;\r\nCDefines=USE_HAL_DRIVER;STM32G431xx;USE_HAL_DRIVER;USE_HAL_DRIVER;\r\n\r\n[PreviousGenFiles]\r\nAdvancedFolderStructure=true\r\nHeaderFileListSize=8\r\nHeaderFiles#0=../Core/Inc/gpio.h\r\nHeaderFiles#1=../Core/Inc/adc.h\r\nHeaderFiles#2=../Core/Inc/dac.h\r\nHeaderFiles#3=../Core/Inc/dma.h\r\nHeaderFiles#4=../Core/Inc/tim.h\r\nHeaderFiles#5=../Core/Inc/stm32g4xx_it.h\r\nHeaderFiles#6=../Core/Inc/stm32g4xx_hal_conf.h\r\nHeaderFiles#7=../Core/Inc/main.h\r\nHeaderFolderListSize=1\r\nHeaderPath#0=../Core/Inc\r\nHeaderFiles=;\r\nSourceFileListSize=8\r\nSourceFiles#0=../Core/Src/gpio.c\r\nSourceFiles#1=../Core/Src/adc.c\r\nSourceFiles#2=../Core/Src/dac.c\r\nSourceFiles#3=../Core/Src/dma.c\r\nSourceFiles#4=../Core/Src/tim.c\r\nSourceFiles#5=../Core/Src/stm32g4xx_it.c\r\nSourceFiles#6=../Core/Src/stm32g4xx_hal_msp.c\r\nSourceFiles#7=../Core/Src/main.c\r\nSourceFolderListSize=1\r\nSourcePath#0=../Core/Src\r\nSourceFiles=;\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.project", "content": "\n\n\tReverb\n\t\n\t\n\t\n\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.genmakebuilder\n\t\t\tclean,full,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\t\n\t\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigBuilder\n\t\t\tfull,incremental,\n\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\tcom.st.stm32cube.ide.mcu.MCUProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeProjectNature\n\t\torg.eclipse.cdt.core.cnature\n\t\tcom.st.stm32cube.ide.mcu.MCUCubeIdeServicesRevAev2ProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUAdvancedStructureProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCUSingleCpuProjectNature\n\t\tcom.st.stm32cube.ide.mcu.MCURootProjectNature\n\t\torg.eclipse.cdt.managedbuilder.core.managedBuildNature\n\t\torg.eclipse.cdt.managedbuilder.core.ScannerConfigNature\n\t\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.settings/com.st.stm32cube.ide.mcu.sfrview.prefs", "content": "eclipse.preferences.version=1\nsfrviewstate={\"fFavorites\"\\:{\"fLists\"\\:{}},\"fProperties\"\\:{\"fNodeProperties\"\\:{}}}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.settings/language.settings.xml", "content": "\n\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n\t\n\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\n\t\t\t\t\n\t\t\t\t\n\t\t\t\n\t\t\n\t\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.settings/org.eclipse.cdt.core.prefs", "content": "doxygen/doxygen_new_line_after_brief=true\ndoxygen/doxygen_use_brief_tag=false\ndoxygen/doxygen_use_javadoc_tags=true\ndoxygen/doxygen_use_pre_tag=false\ndoxygen/doxygen_use_structural_commands=false\neclipse.preferences.version=1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/.settings/stm32cubeide.project.prefs", "content": "66BE74F758C12D739921AEA421D593D3=0\n8DF89ED150041C4CBC7CB9A9CAA90856=D93A3632A4378368AFAA2C2C28AABCC5\nDC22A860405A8BF2F2C095E5B6529F12=D93A3632A4378368AFAA2C2C28AABCC5\neclipse.preferences.version=1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/adc.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.h\r\n * @brief This file contains all the function prototypes for\r\n * the adc.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __ADC_H__\r\n#define __ADC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern ADC_HandleTypeDef hadc1;\r\nextern ADC_HandleTypeDef hadc2;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n#define NUM_ADC1_CHANNELS 4\r\n#define NUM_ADC2_CHANNELS 1\r\n\r\nvolatile uint16_t ADC1_raw_data;\r\nvolatile uint16_t ADC2_raw_data;\r\nvolatile uint16_t ADC1_channel_data[NUM_ADC1_CHANNELS];\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_ADC1_Init(void);\r\nvoid MX_ADC2_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\nvoid ADC1_Start();\r\nvoid ADC2_Start();\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __ADC_H__ */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/dac.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.h\r\n * @brief This file contains all the function prototypes for\r\n * the dac.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DAC_H__\r\n#define __DAC_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern DAC_HandleTypeDef hdac1;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DAC1_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid DAC_Start();\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DAC_H__ */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/dma.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.h\r\n * @brief This file contains all the function prototypes for\r\n * the dma.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __DMA_H__\r\n#define __DMA_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* DMA memory to memory transfer handles -------------------------------------*/\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_DMA_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __DMA_H__ */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/gpio.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.h\r\n * @brief This file contains all the function prototypes for\r\n * the gpio.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __GPIO_H__\r\n#define __GPIO_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_GPIO_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n#endif /*__ GPIO_H__ */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/main.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.h\r\n * @brief : Header for main.c file.\r\n * This file contains the common defines of the application.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __MAIN_H\r\n#define __MAIN_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid Error_Handler(void);\r\n\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n/* Private defines -----------------------------------------------------------*/\r\n#define MUX_C_Pin GPIO_PIN_6\r\n#define MUX_C_GPIO_Port GPIOA\r\n#define MUX_B_Pin GPIO_PIN_7\r\n#define MUX_B_GPIO_Port GPIOA\r\n#define MUX_A_Pin GPIO_PIN_0\r\n#define MUX_A_GPIO_Port GPIOB\r\n/* USER CODE BEGIN Private defines */\r\n#define HP_POT_INDEX \t\t0\r\n#define SIZE_POT_INDEX \t\t1\r\n#define LP_POT_INDEX\t\t2\r\n#define FB_POT_INDEX\t\t3\r\n\r\n#define SAMPLE_RATE\t\t\t32000.0f\r\n//#define SAMPLE_RATE\t\t\t44444.0f\r\n// #define SAMPLE_RATE\t\t\t53333.0f\r\n\r\n#define MAX_MS_DELAY\t\t15000.0f / SAMPLE_RATE * 1000.0f\r\n\r\n#define RAMFUNC __attribute__ ((section (\".ccmram\")))\r\n\r\n//uncomment one PHINC_SCALE for the given sample rate\r\n// 48k sample rate\r\n//#define PHINC_SCALE 89478.4853f\r\n\r\n// 44.1k sample rate\r\n//#define PHINC_SCALE 97391.5486f\r\n\r\n// 53.33k sample rate\r\n#define PHINC_SCALE 80531.1401f\r\n\r\n/* USER CODE END Private defines */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __MAIN_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/sandbox.h", "content": "/*\n * chorus.h\n *\n * Created on: Nov 22, 2020\n * Author: SUPER\n */\n\n#ifndef INC_SANDBOX_H_\n#define INC_SANDBOX_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"dynamic_smooth.h\"\n#include \"c_filters.h\"\n#include \"lfo.h\"\n\n#define NUM_LFOS 4\nvolatile lfo_t lfos[NUM_LFOS];\n\ntypedef struct {\n\tuint16_t hp_cutoff;\n\tuint16_t lp_cutoff;\n\tuint16_t feedback;\n\tuint16_t size;\n} reverb_params_typedef;\n\nvolatile float feedback_pot;\nvolatile float hp_cutoff_pot;\nvolatile float lp_cutoff_pot;\nvolatile float size_pot;\n\nfloat sandbox_tick(float _input) RAMFUNC;\nvoid control_tick(reverb_params_typedef *params, float _input);\nvoid sandbox_init();\n\nfloat dither(float _input);\nfloat limiter(float input);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_SANDBOX_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/stm32g4xx_hal_conf.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_conf.h\r\n * @author MCD Application Team\r\n * @brief HAL configuration file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_CONF_H\r\n#define STM32G4xx_HAL_CONF_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* ########################## Module Selection ############################## */\r\n/**\r\n * @brief This is the list of modules to be used in the HAL driver\r\n */\r\n\r\n#define HAL_MODULE_ENABLED\r\n\r\n #define HAL_ADC_MODULE_ENABLED\r\n/*#define HAL_COMP_MODULE_ENABLED */\r\n/*#define HAL_CORDIC_MODULE_ENABLED */\r\n/*#define HAL_CRC_MODULE_ENABLED */\r\n/*#define HAL_CRYP_MODULE_ENABLED */\r\n#define HAL_DAC_MODULE_ENABLED\r\n/*#define HAL_FDCAN_MODULE_ENABLED */\r\n/*#define HAL_FMAC_MODULE_ENABLED */\r\n/*#define HAL_HRTIM_MODULE_ENABLED */\r\n/*#define HAL_IRDA_MODULE_ENABLED */\r\n/*#define HAL_IWDG_MODULE_ENABLED */\r\n/*#define HAL_I2C_MODULE_ENABLED */\r\n/*#define HAL_I2S_MODULE_ENABLED */\r\n/*#define HAL_LPTIM_MODULE_ENABLED */\r\n/*#define HAL_NAND_MODULE_ENABLED */\r\n/*#define HAL_NOR_MODULE_ENABLED */\r\n/*#define HAL_OPAMP_MODULE_ENABLED */\r\n/*#define HAL_PCD_MODULE_ENABLED */\r\n/*#define HAL_QSPI_MODULE_ENABLED */\r\n/*#define HAL_RNG_MODULE_ENABLED */\r\n/*#define HAL_RTC_MODULE_ENABLED */\r\n/*#define HAL_SAI_MODULE_ENABLED */\r\n/*#define HAL_SMARTCARD_MODULE_ENABLED */\r\n/*#define HAL_SMBUS_MODULE_ENABLED */\r\n/*#define HAL_SPI_MODULE_ENABLED */\r\n/*#define HAL_SRAM_MODULE_ENABLED */\r\n#define HAL_TIM_MODULE_ENABLED\r\n/*#define HAL_UART_MODULE_ENABLED */\r\n/*#define HAL_USART_MODULE_ENABLED */\r\n/*#define HAL_WWDG_MODULE_ENABLED */\r\n#define HAL_GPIO_MODULE_ENABLED\r\n#define HAL_EXTI_MODULE_ENABLED\r\n#define HAL_DMA_MODULE_ENABLED\r\n#define HAL_RCC_MODULE_ENABLED\r\n#define HAL_FLASH_MODULE_ENABLED\r\n#define HAL_PWR_MODULE_ENABLED\r\n#define HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* ########################## Register Callbacks selection ############################## */\r\n/**\r\n * @brief This is the list of modules where register callback can be used\r\n */\r\n#define USE_HAL_ADC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_COMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CORDIC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_CRYP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_DAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_EXTI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FDCAN_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_FMAC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_HRTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2C_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_I2S_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_IRDA_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_LPTIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NAND_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_NOR_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_OPAMP_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_PCD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_QSPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RNG_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_RTC_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SAI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMARTCARD_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SMBUS_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SPI_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_SRAM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_TIM_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_UART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_USART_REGISTER_CALLBACKS 0U\r\n#define USE_HAL_WWDG_REGISTER_CALLBACKS 0U\r\n\r\n/* ########################## Oscillator Values adaptation ####################*/\r\n/**\r\n * @brief Adjust the value of External High Speed oscillator (HSE) used in your application.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSE is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE (8000000UL) /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSE_STARTUP_TIMEOUT)\r\n #define HSE_STARTUP_TIMEOUT (100UL) /*!< Time out for HSE start up, in ms */\r\n#endif /* HSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI) value.\r\n * This value is used by the RCC HAL module to compute the system frequency\r\n * (when HSI is used as system clock source, directly or through the PLL).\r\n */\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE (16000000UL) /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @brief Internal High Speed oscillator (HSI48) value for USB FS and RNG.\r\n * This internal oscillator is mainly dedicated to provide a high precision clock to\r\n * the USB peripheral by means of a special Clock Recovery System (CRS) circuitry.\r\n * When the CRS is not used, the HSI48 RC oscillator runs on it default frequency\r\n * which is subject to manufacturing process variations.\r\n */\r\n#if !defined (HSI48_VALUE)\r\n #define HSI48_VALUE (48000000UL) /*!< Value of the Internal High Speed oscillator for USB FS/RNG in Hz.\r\n The real value my vary depending on manufacturing process variations.*/\r\n#endif /* HSI48_VALUE */\r\n\r\n/**\r\n * @brief Internal Low Speed oscillator (LSI) value.\r\n */\r\n#if !defined (LSI_VALUE)\r\n/*!< Value of the Internal Low Speed oscillator in Hz\r\nThe real value may vary depending on the variations in voltage and temperature.*/\r\n#define LSI_VALUE (32000UL) /*!< LSI Typical Value in Hz*/\r\n#endif /* LSI_VALUE */\r\n/**\r\n * @brief External Low Speed oscillator (LSE) value.\r\n * This value is used by the UART, RTC HAL module to compute the system frequency\r\n */\r\n#if !defined (LSE_VALUE)\r\n#define LSE_VALUE (32768UL) /*!< Value of the External Low Speed oscillator in Hz */\r\n#endif /* LSE_VALUE */\r\n\r\n#if !defined (LSE_STARTUP_TIMEOUT)\r\n#define LSE_STARTUP_TIMEOUT (5000UL) /*!< Time out for LSE start up, in ms */\r\n#endif /* LSE_STARTUP_TIMEOUT */\r\n\r\n/**\r\n * @brief External clock source for I2S and SAI peripherals\r\n * This value is used by the I2S and SAI HAL modules to compute the I2S and SAI clock source\r\n * frequency, this source is inserted directly through I2S_CKIN pad.\r\n */\r\n#if !defined (EXTERNAL_CLOCK_VALUE)\r\n#define EXTERNAL_CLOCK_VALUE (12288000UL) /*!< Value of the External oscillator in Hz*/\r\n#endif /* EXTERNAL_CLOCK_VALUE */\r\n\r\n/* Tip: To avoid modifying this file each time you need to use different HSE,\r\n === you can define the HSE value in your toolchain compiler preprocessor. */\r\n\r\n/* ########################### System Configuration ######################### */\r\n/**\r\n * @brief This is the HAL system configuration section\r\n */\r\n\r\n#define VDD_VALUE (3300UL) /*!< Value of VDD in mv */\r\n#define TICK_INT_PRIORITY (15UL) /*!< tick interrupt priority (lowest by default) */\r\n#define USE_RTOS 0U\r\n#define PREFETCH_ENABLE 0U\r\n#define INSTRUCTION_CACHE_ENABLE 1U\r\n#define DATA_CACHE_ENABLE 1U\r\n\r\n/* ########################## Assert Selection ############################## */\r\n/**\r\n * @brief Uncomment the line below to expanse the \"assert_param\" macro in the\r\n * HAL drivers code\r\n */\r\n/* #define USE_FULL_ASSERT 1U */\r\n\r\n/* ################## SPI peripheral configuration ########################## */\r\n\r\n/* CRC FEATURE: Use to activate CRC feature inside HAL SPI Driver\r\n * Activated: CRC code is present inside driver\r\n * Deactivated: CRC code cleaned from driver\r\n */\r\n\r\n#define USE_SPI_CRC 0U\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/**\r\n * @brief Include module's header file\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rcc.h\"\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_gpio.h\"\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dma.h\"\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cortex.h\"\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_adc.h\"\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_COMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_comp.h\"\r\n#endif /* HAL_COMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CORDIC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cordic.h\"\r\n#endif /* HAL_CORDIC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_crc.h\"\r\n#endif /* HAL_CRC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_CRYP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_cryp.h\"\r\n#endif /* HAL_CRYP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_dac.h\"\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_exti.h\"\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FDCAN_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fdcan.h\"\r\n#endif /* HAL_FDCAN_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_flash.h\"\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n#ifdef HAL_FMAC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_fmac.h\"\r\n#endif /* HAL_FMAC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_HRTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_hrtim.h\"\r\n#endif /* HAL_HRTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IRDA_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_irda.h\"\r\n#endif /* HAL_IRDA_MODULE_ENABLED */\r\n\r\n#ifdef HAL_IWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_iwdg.h\"\r\n#endif /* HAL_IWDG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2C_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2c.h\"\r\n#endif /* HAL_I2C_MODULE_ENABLED */\r\n\r\n#ifdef HAL_I2S_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_i2s.h\"\r\n#endif /* HAL_I2S_MODULE_ENABLED */\r\n\r\n#ifdef HAL_LPTIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_lptim.h\"\r\n#endif /* HAL_LPTIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NAND_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nand.h\"\r\n#endif /* HAL_NAND_MODULE_ENABLED */\r\n\r\n#ifdef HAL_NOR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_nor.h\"\r\n#endif /* HAL_NOR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_OPAMP_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_opamp.h\"\r\n#endif /* HAL_OPAMP_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PCD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pcd.h\"\r\n#endif /* HAL_PCD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_pwr.h\"\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n\r\n#ifdef HAL_QSPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_qspi.h\"\r\n#endif /* HAL_QSPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RNG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rng.h\"\r\n#endif /* HAL_RNG_MODULE_ENABLED */\r\n\r\n#ifdef HAL_RTC_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_rtc.h\"\r\n#endif /* HAL_RTC_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SAI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sai.h\"\r\n#endif /* HAL_SAI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMARTCARD_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smartcard.h\"\r\n#endif /* HAL_SMARTCARD_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SMBUS_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_smbus.h\"\r\n#endif /* HAL_SMBUS_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SPI_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_spi.h\"\r\n#endif /* HAL_SPI_MODULE_ENABLED */\r\n\r\n#ifdef HAL_SRAM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_sram.h\"\r\n#endif /* HAL_SRAM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_tim.h\"\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n\r\n#ifdef HAL_UART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_uart.h\"\r\n#endif /* HAL_UART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_USART_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_usart.h\"\r\n#endif /* HAL_USART_MODULE_ENABLED */\r\n\r\n#ifdef HAL_WWDG_MODULE_ENABLED\r\n#include \"stm32g4xx_hal_wwdg.h\"\r\n#endif /* HAL_WWDG_MODULE_ENABLED */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief The assert_param macro is used for function's parameters check.\r\n * @param expr: If expr is false, it calls assert_failed function\r\n * which reports the name of the source file and the source\r\n * line number of the call that failed.\r\n * If expr is true, it returns no value.\r\n * @retval None\r\n */\r\n#define assert_param(expr) ((expr) ? (void)0U : assert_failed((uint8_t *)__FILE__, __LINE__))\r\n/* Exported functions ------------------------------------------------------- */\r\nvoid assert_failed(uint8_t *file, uint32_t line);\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_CONF_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/stm32g4xx_it.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.h\r\n * @brief This file contains the headers of the interrupt handlers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2023 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_IT_H\r\n#define __STM32G4xx_IT_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* USER CODE BEGIN ET */\r\n\r\n/* USER CODE END ET */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/* USER CODE BEGIN EC */\r\n\r\n/* USER CODE END EC */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* USER CODE BEGIN EM */\r\n\r\n/* USER CODE END EM */\r\n\r\n/* Exported functions prototypes ---------------------------------------------*/\r\nvoid NMI_Handler(void);\r\nvoid HardFault_Handler(void);\r\nvoid MemManage_Handler(void);\r\nvoid BusFault_Handler(void);\r\nvoid UsageFault_Handler(void);\r\nvoid SVC_Handler(void);\r\nvoid DebugMon_Handler(void);\r\nvoid PendSV_Handler(void);\r\nvoid SysTick_Handler(void);\r\nvoid DMA1_Channel1_IRQHandler(void);\r\nvoid DMA1_Channel2_IRQHandler(void);\r\nvoid TIM2_IRQHandler(void);\r\nvoid TIM3_IRQHandler(void);\r\n/* USER CODE BEGIN EFP */\r\n\r\n/* USER CODE END EFP */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_IT_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/tanh_lookup_table.h", "content": "/*\n * tanh_lookup_table.h\n *\n * Created on: Oct 12, 2024\n * Author: chrismcdowell\n */\n\n#ifndef INC_TANH_LOOKUP_TABLE_H_\n#define INC_TANH_LOOKUP_TABLE_H_\n\n#include \"main.h\"\n\nextern const int16_t tanh_lut[4096];\n\n#endif /* INC_TANH_LOOKUP_TABLE_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Inc/tim.h", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.h\r\n * @brief This file contains all the function prototypes for\r\n * the tim.c file\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __TIM_H__\r\n#define __TIM_H__\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n\r\n/* USER CODE BEGIN Private defines */\r\n\r\n/* USER CODE END Private defines */\r\n\r\nvoid MX_TIM2_Init(void);\r\nvoid MX_TIM3_Init(void);\r\n\r\n/* USER CODE BEGIN Prototypes */\r\nvoid TIM1_Start();\r\nvoid TIM2_Start();\r\nvoid TIM3_Start();\r\n\r\n/* USER CODE END Prototypes */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __TIM_H__ */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/big_sine_wave.c", "content": "/*\n * big_sine_wave.c\n *\n * Created on: Feb 13, 2023\n * Author: chrismcdowell\n */\n\n#include \"big_sine_wave.h\"\n\nuint16_t sine_16b[1024] = { 32768, 32969, 33170, 33371, 33572, 33773,\n\t\t33974, 34174, 34375, 34576, 34777, 34977, 35178, 35378, 35579, 35779,\n\t\t35979, 36179, 36379, 36579, 36779, 36978, 37177, 37377, 37575, 37774,\n\t\t37973, 38171, 38369, 38567, 38765, 38963, 39160, 39357, 39554, 39751,\n\t\t39947, 40143, 40339, 40534, 40729, 40924, 41119, 41313, 41507, 41701,\n\t\t41894, 42087, 42279, 42472, 42663, 42855, 43046, 43237, 43427, 43617,\n\t\t43807, 43996, 44184, 44373, 44560, 44748, 44935, 45121, 45307, 45493,\n\t\t45678, 45862, 46046, 46230, 46413, 46595, 46777, 46959, 47140, 47320,\n\t\t47500, 47679, 47858, 48036, 48214, 48391, 48567, 48743, 48919, 49093,\n\t\t49267, 49441, 49613, 49785, 49957, 50128, 50298, 50468, 50636, 50805,\n\t\t50972, 51139, 51305, 51471, 51635, 51799, 51963, 52125, 52287, 52448,\n\t\t52609, 52768, 52927, 53085, 53243, 53399, 53555, 53710, 53864, 54018,\n\t\t54170, 54322, 54473, 54623, 54773, 54921, 55069, 55216, 55362, 55507,\n\t\t55652, 55795, 55938, 56079, 56220, 56360, 56499, 56637, 56775, 56911,\n\t\t57047, 57181, 57315, 57448, 57579, 57710, 57840, 57969, 58097, 58224,\n\t\t58350, 58475, 58600, 58723, 58845, 58966, 59087, 59206, 59324, 59441,\n\t\t59558, 59673, 59787, 59900, 60013, 60124, 60234, 60343, 60451, 60558,\n\t\t60664, 60769, 60873, 60976, 61078, 61178, 61278, 61377, 61474, 61571,\n\t\t61666, 61760, 61853, 61945, 62036, 62126, 62215, 62302, 62389, 62474,\n\t\t62559, 62642, 62724, 62805, 62885, 62963, 63041, 63117, 63192, 63266,\n\t\t63339, 63411, 63482, 63551, 63620, 63687, 63753, 63818, 63881, 63944,\n\t\t64005, 64065, 64124, 64182, 64238, 64294, 64348, 64401, 64453, 64504,\n\t\t64553, 64601, 64648, 64694, 64739, 64782, 64825, 64866, 64905, 64944,\n\t\t64981, 65018, 65053, 65086, 65119, 65150, 65180, 65209, 65237, 65263,\n\t\t65289, 65313, 65335, 65357, 65377, 65396, 65414, 65431, 65446, 65460,\n\t\t65473, 65485, 65496, 65505, 65513, 65520, 65525, 65529, 65533, 65534,\n\t\t65535, 65534, 65533, 65529, 65525, 65520, 65513, 65505, 65496, 65485,\n\t\t65473, 65460, 65446, 65431, 65414, 65396, 65377, 65357, 65335, 65313,\n\t\t65289, 65263, 65237, 65209, 65180, 65150, 65119, 65086, 65053, 65018,\n\t\t64981, 64944, 64905, 64866, 64825, 64782, 64739, 64694, 64648, 64601,\n\t\t64553, 64504, 64453, 64401, 64348, 64294, 64238, 64182, 64124, 64065,\n\t\t64005, 63944, 63881, 63818, 63753, 63687, 63620, 63551, 63482, 63411,\n\t\t63339, 63266, 63192, 63117, 63041, 62963, 62885, 62805, 62724, 62642,\n\t\t62559, 62474, 62389, 62302, 62215, 62126, 62036, 61945, 61853, 61760,\n\t\t61666, 61571, 61474, 61377, 61278, 61178, 61078, 60976, 60873, 60769,\n\t\t60664, 60558, 60451, 60343, 60234, 60124, 60013, 59900, 59787, 59673,\n\t\t59558, 59441, 59324, 59206, 59087, 58966, 58845, 58723, 58600, 58475,\n\t\t58350, 58224, 58097, 57969, 57840, 57710, 57579, 57448, 57315, 57181,\n\t\t57047, 56911, 56775, 56637, 56499, 56360, 56220, 56079, 55938, 55795,\n\t\t55652, 55507, 55362, 55216, 55069, 54921, 54773, 54623, 54473, 54322,\n\t\t54170, 54018, 53864, 53710, 53555, 53399, 53243, 53085, 52927, 52768,\n\t\t52609, 52448, 52287, 52125, 51963, 51799, 51635, 51471, 51305, 51139,\n\t\t50972, 50805, 50636, 50468, 50298, 50128, 49957, 49785, 49613, 49441,\n\t\t49267, 49093, 48919, 48743, 48567, 48391, 48214, 48036, 47858, 47679,\n\t\t47500, 47320, 47140, 46959, 46777, 46595, 46413, 46230, 46046, 45862,\n\t\t45678, 45493, 45307, 45121, 44935, 44748, 44560, 44373, 44184, 43996,\n\t\t43807, 43617, 43427, 43237, 43046, 42855, 42663, 42472, 42279, 42087,\n\t\t41894, 41701, 41507, 41313, 41119, 40924, 40729, 40534, 40339, 40143,\n\t\t39947, 39751, 39554, 39357, 39160, 38963, 38765, 38567, 38369, 38171,\n\t\t37973, 37774, 37575, 37377, 37177, 36978, 36779, 36579, 36379, 36179,\n\t\t35979, 35779, 35579, 35378, 35178, 34977, 34777, 34576, 34375, 34174,\n\t\t33974, 33773, 33572, 33371, 33170, 32969, 32768, 32566, 32365, 32164,\n\t\t31963, 31762, 31561, 31361, 31160, 30959, 30758, 30558, 30357, 30157,\n\t\t29956, 29756, 29556, 29356, 29156, 28956, 28756, 28557, 28358, 28158,\n\t\t27960, 27761, 27562, 27364, 27166, 26968, 26770, 26572, 26375, 26178,\n\t\t25981, 25784, 25588, 25392, 25196, 25001, 24806, 24611, 24416, 24222,\n\t\t24028, 23834, 23641, 23448, 23256, 23063, 22872, 22680, 22489, 22298,\n\t\t22108, 21918, 21728, 21539, 21351, 21162, 20975, 20787, 20600, 20414,\n\t\t20228, 20042, 19857, 19673, 19489, 19305, 19122, 18940, 18758, 18576,\n\t\t18395, 18215, 18035, 17856, 17677, 17499, 17321, 17144, 16968, 16792,\n\t\t16616, 16442, 16268, 16094, 15922, 15750, 15578, 15407, 15237, 15067,\n\t\t14899, 14730, 14563, 14396, 14230, 14064, 13900, 13736, 13572, 13410,\n\t\t13248, 13087, 12926, 12767, 12608, 12450, 12292, 12136, 11980, 11825,\n\t\t11671, 11517, 11365, 11213, 11062, 10912, 10762, 10614, 10466, 10319,\n\t\t10173, 10028, 9883, 9740, 9597, 9456, 9315, 9175, 9036, 8898, 8760,\n\t\t8624, 8488, 8354, 8220, 8087, 7956, 7825, 7695, 7566, 7438, 7311, 7185,\n\t\t7060, 6935, 6812, 6690, 6569, 6448, 6329, 6211, 6094, 5977, 5862, 5748,\n\t\t5635, 5522, 5411, 5301, 5192, 5084, 4977, 4871, 4766, 4662, 4559, 4457,\n\t\t4357, 4257, 4158, 4061, 3964, 3869, 3775, 3682, 3590, 3499, 3409, 3320,\n\t\t3233, 3146, 3061, 2976, 2893, 2811, 2730, 2650, 2572, 2494, 2418, 2343,\n\t\t2269, 2196, 2124, 2053, 1984, 1915, 1848, 1782, 1717, 1654, 1591, 1530,\n\t\t1470, 1411, 1353, 1297, 1241, 1187, 1134, 1082, 1031, 982, 934, 887,\n\t\t841, 796, 753, 710, 669, 630, 591, 554, 517, 482, 449, 416, 385, 355,\n\t\t326, 298, 272, 246, 222, 200, 178, 158, 139, 121, 104, 89, 75, 62, 50,\n\t\t39, 30, 22, 15, 10, 6, 2, 1, 0, 1, 2, 6, 10, 15, 22, 30, 39, 50, 62, 75,\n\t\t89, 104, 121, 139, 158, 178, 200, 222, 246, 272, 298, 326, 355, 385,\n\t\t416, 449, 482, 517, 554, 591, 630, 669, 710, 753, 796, 841, 887, 934,\n\t\t982, 1031, 1082, 1134, 1187, 1241, 1297, 1353, 1411, 1470, 1530, 1591,\n\t\t1654, 1717, 1782, 1848, 1915, 1984, 2053, 2124, 2196, 2269, 2343, 2418,\n\t\t2494, 2572, 2650, 2730, 2811, 2893, 2976, 3061, 3146, 3233, 3320, 3409,\n\t\t3499, 3590, 3682, 3775, 3869, 3964, 4061, 4158, 4257, 4357, 4457, 4559,\n\t\t4662, 4766, 4871, 4977, 5084, 5192, 5301, 5411, 5522, 5635, 5748, 5862,\n\t\t5977, 6094, 6211, 6329, 6448, 6569, 6690, 6812, 6935, 7060, 7185, 7311,\n\t\t7438, 7566, 7695, 7825, 7956, 8087, 8220, 8354, 8488, 8624, 8760, 8898,\n\t\t9036, 9175, 9315, 9456, 9597, 9740, 9883, 10028, 10173, 10319, 10466,\n\t\t10614, 10762, 10912, 11062, 11213, 11365, 11517, 11671, 11825, 11980,\n\t\t12136, 12292, 12450, 12608, 12767, 12926, 13087, 13248, 13410, 13572,\n\t\t13736, 13900, 14064, 14230, 14396, 14563, 14730, 14899, 15067, 15237,\n\t\t15407, 15578, 15750, 15922, 16094, 16268, 16442, 16616, 16792, 16968,\n\t\t17144, 17321, 17499, 17677, 17856, 18035, 18215, 18395, 18576, 18758,\n\t\t18940, 19122, 19305, 19489, 19673, 19857, 20042, 20228, 20414, 20600,\n\t\t20787, 20975, 21162, 21351, 21539, 21728, 21918, 22108, 22298, 22489,\n\t\t22680, 22872, 23063, 23256, 23448, 23641, 23834, 24028, 24222, 24416,\n\t\t24611, 24806, 25001, 25196, 25392, 25588, 25784, 25981, 26178, 26375,\n\t\t26572, 26770, 26968, 27166, 27364, 27562, 27761, 27960, 28158, 28358,\n\t\t28557, 28756, 28956, 29156, 29356, 29556, 29756, 29956, 30157, 30357,\n\t\t30558, 30758, 30959, 31160, 31361, 31561, 31762, 31963, 32164, 32365,\n\t\t32566 };\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/c_filters.c", "content": "/*\n * c_filters.c\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#include \"c_filters.h\"\n#include \"lerp.h\"\n\n// **********************************************************************\n// SVF\n// **********************************************************************\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q) {\n\tsvf->freq = _freq;\n\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n\t\tsvf->a = 1.0f;\n\t}\n\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n}\n\nvoid svf_tick(svf_typedef *svf, float _input) {\n\tsvf->low = svf->delay2 + svf->a * svf->delay1;\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n\n\tsvf->delay1 = svf->band;\n\tsvf->delay2 = svf->low;\n}\n\nvoid svf_set_freq(svf_typedef *svf, float _freq) {\n\tsvf->freq = _freq;\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n\t\tsvf->a = 1.0f;\n\t}\n}\n\nvoid svf_set_a_direct(svf_typedef *svf, float _a) {\n\tsvf->a = _a;\n}\n\nvoid svf_set_q(svf_typedef *svf, float _q) {\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n}\n\nfloat svf_get_low(svf_typedef *svf) {\n\treturn svf->low;\n}\n\nfloat svf_get_high(svf_typedef *svf) {\n\treturn svf->high;\n}\n\nfloat svf_get_band(svf_typedef *svf) {\n\treturn svf->band;\n}\n\n// **********************************************************************\n// one pole\n// **********************************************************************\n\nvoid onepole_tick(onepole_typedef *f, float _input) {\n\tf->in = _input;\n\tf->d1 += (f->in - f->d1) * f->a;\n}\n\nvoid onepole_set_freq(onepole_typedef *f, float _freq) {\n\tf->a = (6.28f * _freq) / SAMPLE_RATE;\n}\n\nvoid onepole_set_a_direct(onepole_typedef *f, float _a) {\n\tf->a = _a;\n}\n\nfloat onepole_get_low(onepole_typedef *f) {\n\treturn f->d1;\n}\n\nfloat onepole_get_high(onepole_typedef *f) {\n\treturn f->in - f->d1;\n}\n\n// **********************************************************************\n// all pass\n// **********************************************************************\n\nfloat allpass_tick(allpass_typedef *ap, int16_t _buf[], uint16_t _bufsize,\n\t\tfloat _input, float _gain, float _delay, float _modulation) {\n\tfloat buf_read_position;\n\tfloat delay_out;\n\n\tap->buf_write_index++;\n\tif (ap->buf_write_index > (_bufsize - 1)) {\n\t\tap->buf_write_index -= _bufsize;\n\t}\n\n\t_buf[ap->buf_write_index] = _input + ap->out * (-1.0f * _gain);\n\n\tbuf_read_position = ap->buf_write_index - (_modulation * (1.0f - _delay))\n\t\t\t- ((_delay) * (_bufsize - 1));\n\n\tdelay_out = lerp_int16(_buf, _bufsize, buf_read_position);\n\tap->out = (_input * _gain) + delay_out;\n\treturn ap->out;\n}\n\n// **********************************************************************\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/chorus.c", "content": "/*\n * chorus.c\n *\n * Created on: Feb 11, 2023\n * Author: chrismcdowell\n */\n\n#include \"chorus.h\"\n\nfloat chorus_tick(chorus_t *c, shared_delay_t *td, float _input) {\n\tshared_delay_tick(td);\n\n\tlfo_tick(&c->lfo, c->rate, 0);\n\n\tc->filtered_lfo += (c->lfo.out - c->filtered_lfo) * 0.01f;\n\n\tfloat bal_inverse = 1.0f - c->balance;\n\n\tfloat wet = shared_modulated_allpass(td, c->delay, _input, c->feedback, 0.5f + (c->filtered_lfo * c->amount));\n\n\treturn (wet * c->balance) + (_input * bal_inverse);\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/delay.c", "content": "/*\n * lerp_delay.c\n *\n * Created on: Jan 7, 2023\n * Author: chrismcdowell\n */\n\n#include \"delay.h\"\n#include \"lerp.h\"\n\nfloat lerp_delay_tick(delay_typedef *d, int16_t _buf[], uint16_t _bufsize,\n\t\tfloat _input, float _delay, float _modulation) {\n\tfloat buf_read_position;\n\n\td->buf_write_index++;\n\tif (d->buf_write_index > (_bufsize - 1)) {\n\t\td->buf_write_index -= _bufsize;\n\t}\n\n\t_buf[d->buf_write_index] = _input;\n\n\tbuf_read_position = d->buf_write_index - (_modulation * (1.0f - _delay))\n\t\t\t- ((_delay) * (_bufsize - 1));\n\n\treturn lerp_int16(_buf, _bufsize, buf_read_position);\n}\n\n/*\n#define BUF_SIZE 15000\nint16_t buf[BUF_SIZE];\nint16_t delaypos;\nconst static float mu = 0.5f;\n#define delay(N) {if(N > BUF_SIZE) {return 0.0f;} uint16_t j=(i+N);if(j > BUF_SIZE-1) {j -= BUF_SIZE;}float delayed=buf[j];buf[i]=x+delayed*mu;x=delayed; i=j; }\n#define ap(N) {if(N > BUF_SIZE) {return 0.0f;} uint16_t j=(i+N);if(j > BUF_SIZE-1) {j -= BUF_SIZE;}float delayed=buf[j];buf[i]=x -= delayed*mu;x=x*mu+delayed; i=j; }\n\nfloat delays(float x, float t) {\n\tint16_t i = delaypos--;\n\tif (delaypos < 0) {\n\t\tdelaypos += BUF_SIZE;\n\t}\n\tap(149);\n\tap(251);\n\tx *= t;\n\tap(367);\n\tap(479);\n\tx *= t;\n\tap(607);\n\tap(733);\n\tx *= t;\n\tap(859);\n\tap(1291);\n\tx *= t;\n\tap(1447);\n\tap(1483);\n\tx *= t;\n\treturn x;\n}\n*/\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/dynamic_smooth.c", "content": "/*\n * dynamic_smooth.c\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n\n#include \"dynamic_smooth.h\"\n#include \"math.h\"\n\nfloat cm_min(float a, float b) {\n\treturn ((a) < (b) ? a : b);\n}\n\nfloat cm_abs(float a) {\n\tif (a < 0.0f) {\n\t\treturn a*-1.0;\n\t} else {\n\t\treturn a;\n\t}\n}\n\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity) {\n\tfloat basefreq, wc, gc;\n\n\t//init values\n\tbasefreq = _base;\n\twc = basefreq / DYN_SMOOTH_SAMPLE_RATE;\n\tgc = tan(3.14f * wc);\n\t_smooth->g0 = 2*gc/(1+gc);\n\t_smooth->sense = _sensitivity * 4.0f;\n\n\t//tick values\n\t_smooth->low1 = 0.0f;\n\t_smooth->low2 = 0.0f;\n\t_smooth->low1z = 0.0f;\n\t_smooth->low2z = 0.0f;\n\t_smooth->bandz = 0.0f;\n\t_smooth->out = 0.0f;\n}\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in) {\n\tfloat g;\n\t_smooth->low1z = _smooth->low1;\n\t_smooth->low2z = _smooth->low2;\n\t_smooth->bandz = _smooth->low2z - _smooth->low1z;\n\tg = cm_min(_smooth->g0 + _smooth->sense*cm_abs(_smooth->bandz), 1.0f);\n\t_smooth->low1 = _smooth->low1z + g*(in-_smooth->low1z);\n\t_smooth->low2 = _smooth->low2z + g*(_smooth->low1 - _smooth->low2z);\n\n\treturn _smooth->low2;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/envelopes.c", "content": "/*\n * envelopes.c\n *\n * Created on: Jan 21, 2023\n * Author: chrismcdowell\n */\n\n#include \"envelopes.h\"\n#include \"noise.h\"\n\nvoid env_init(env_t *e) {\n\te->out = 0.0f;\n\te->state = OFF;\n\te->attack = 0.0f;\n\te->decay = 0.0f;\n\te->sustain = 0.0f;\n\te->release = 0.0f;\n\te->hold = 0.0f;\n\te->hold_count = 0;\n\te->target = 0.0f;\n\te->last_target = 0.0f;\n\te->rate = 0.0f;\n\te->last_trig = 0;\n}\n\nvoid env_params_init(env_params_t *p) {\n\tp->l1 = 0.0f;\n\tp->l2 = 0.0f;\n\tp->l3 = 0.0f;\n\tp->l4 = 0.0f;\n\tp->r1 = 0.0f;\n\tp->r2 = 0.0f;\n\tp->r3 = 0.0f;\n\tp->r4 = 0.0f;\n}\n\n// attack - decay ***********************************************\n\nuint8_t env_trig_ad(env_t *e, int16_t _trig) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = ATTACK;\n\t\te->target = 2.0f;\n\t\te->rate = e->attack;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_ad(env_t *e) {\n\tswitch (e->state) {\n\tcase ATTACK:\n\t\tif (e->out > 1.0f) {\n\t\t\te->state = DECAY;\n\t\t\te->target = 0.0f;\n\t\t\te->rate = e->decay;\n\t\t}\n\t\tbreak;\n\tcase DECAY:\n\t\te->rate = e->decay;\n\t\tbreak;\n\tdefault:\n\t\tbreak;\n\t}\n\te->out += (e->target - e->out) * e->rate;\n\n\treturn e->out;\n}\n\n// hold - attack - decay ****************************************\n\nuint8_t env_trig_had(env_t *e, int16_t _trig, float _hold) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = HOLD;\n\t\te->hold = _hold;\n\t\te->target = 0.0f;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_had(env_t *e) {\n\tswitch (e->state) {\n\tcase HOLD:\n\t\te->hold_count++;\n\t\tif ((e->hold_count / SAMPLE_RATE) > e->hold) {\n\t\t\te->target = 2.0f;\n\t\t\te->rate = e->attack;\n\t\t\te->state = ATTACK;\n\t\t\te->hold_count = 0;\n\t\t}\n\t\tbreak;\n\tcase ATTACK:\n\t\tif (e->out > 1.0f) {\n\t\t\te->state = DECAY;\n\t\t\te->target = 0.0f;\n\t\t\te->rate = e->decay;\n\t\t}\n\t\tbreak;\n\tcase DECAY:\n\t\te->rate = e->decay;\n\t\tif (e->out < 0.00001f) {\n\t\t\te->state = OFF;\n\t\t}\n\t\tbreak;\n\tdefault:\n\t\tbreak;\n\t}\n\tif (e->state != OFF) {\n\t\te->out += (e->target - e->out) * e->rate;\n\t\t//e->dithered_out = e->out + ((noise() >> 22) - 512.0f) * 0.0000001f;\n\t\treturn e->out;\n\t} else {\n\t\treturn 0.0f;\n\t}\n}\n\n// attack - hold - decay ****************************************\n\nfloat env_tick_ahd(env_t *e) {\n\t// not implemented\n\treturn e->out;\n}\n\n// decay ********************************************************\n\nuint8_t env_trig_d(env_t *e, int16_t _trig) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = DECAY;\n\t\te->target = 0.0f;\n\t\te->rate = e->decay;\n\t\te->out = 1.0f;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_d(env_t *e) {\n\te->out += (e->target - e->out) * e->rate;\n\treturn e->out;\n}\n\n// decay - release **********************************************\n\nuint8_t env_trig_dr(env_t *e, int16_t _trig, float _start) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = DECAY;\n\t\te->target = 0.0f;\n\t\te->rate = e->decay;\n\t\te->out = _start;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_dr(env_t *e) {\n\tswitch (e->state) {\n\tcase DECAY:\n\t\tif (e->out < (e->sustain + 0.001f)) {\n\t\t\te->state = RELEASE;\n\t\t\te->rate = e->release;\n\t\t\te->target = 0.0f;\n\t\t}\n\t\tbreak;\n\tcase RELEASE:\n\t\tif (e->out < 0.00001f) {\n\t\t\te->out = 0.0f;\n\t\t\te->state = OFF;\n\t\t}\n\t\tbreak;\n\tdefault:\n\t\tbreak;\n\t}\n\n\tif (e->state != OFF) {\n\t\te->out += (e->target - e->out) * e->rate;\n\t}\n\treturn e->out;\n}\n\n// hold - decay *************************************************\n\nuint8_t env_trig_hd(env_t *e, int16_t _trig, float _hold) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = HOLD;\n\t\te->hold = _hold;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_hd(env_t *e) {\n\n\tif (e->state == HOLD) {\n\t\te->hold_count++;\n\t\tif ((e->hold_count / SAMPLE_RATE) > e->hold) {\n\t\t\te->target = 0.0f;\n\t\t\te->rate = e->decay;\n\t\t\te->out = 1.0f;\n\t\t\te->state = DECAY;\n\t\t\te->hold_count = 0;\n\t\t}\n\t}\n\te->out += (e->target - e->out) * e->rate;\n\treturn e->out;\n}\n\n// 2-stage ******************************************************\n\nuint8_t env_trig_2stage(env_t *e, env_params_t *p, int16_t _trig) {\n\tuint8_t was_triggered = 0;\n\tif (_trig != 0 && e->last_trig == 0) {\n\t\te->state = R1;\n\t\te->out = p->l1;\n\t\twas_triggered = 1;\n\t}\n\te->last_trig = _trig;\n\treturn was_triggered;\n}\n\nfloat env_tick_2stage_lin(env_t *e, env_params_t *p) {\n\tswitch (e->state) {\n\tcase R1:\n\t\te->rate = p->r1;\n\t\te->target = p->l2;\n\t\tif (p->l1 < p->l2) {\n\t\t\tif (e->out >= p->l2) {\n\t\t\t\te->state = R2;\n\t\t\t}\n\t\t} else {\n\t\t\tif (e->out <= p->l2) {\n\t\t\t\te->state = R2;\n\t\t\t}\n\t\t}\n\t\tbreak;\n\tcase R2:\n\t\te->rate = p->r2;\n\t\te->target = p->l3;\n\t\tif (p->l2 < p->l3) {\n\t\t\tif (e->out >= p->l3) {\n\t\t\t\te->state = OFF;\n\t\t\t}\n\t\t} else {\n\t\t\tif (e->out <= p->l3) {\n\t\t\t\te->state = OFF;\n\t\t\t}\n\t\t}\n\t\tbreak;\n\tdefault:\n\t\tbreak;\n\t}\n\tif (e->state != OFF) {\n\t\te->out += (e->last_target - e->target) / e->rate;\n\t}\n\treturn e->out;\n}\n\nfloat env_tick_2stage_rc(env_t *e, env_params_t *p) {\n\tswitch (e->state) {\n\tcase R1:\n\t\te->rate = p->r1;\n\t\tif (p->l1 < p->l2) {\n\t\t\te->target = 1.0f;\n\t\t\tif (e->out >= p->l2) {\n\t\t\t\te->state = R2;\n\t\t\t}\n\t\t} else {\n\t\t\te->target = 0.0f;\n\t\t\tif (e->out <= p->l2) {\n\t\t\t\te->state = R2;\n\t\t\t}\n\t\t}\n\t\tbreak;\n\tcase R2:\n\t\te->rate = p->r2;\n\t\tif (p->l2 < p->l3) {\n\t\t\te->target = 1.0f;\n\t\t\tif (e->out >= p->l3) {\n\t\t\t\te->state = OFF;\n\t\t\t}\n\t\t} else {\n\t\t\te->target = 0.0f;\n\t\t\tif (e->out <= p->l3) {\n\t\t\t\te->state = OFF;\n\t\t\t}\n\t\t}\n\t\tbreak;\n\tdefault:\n\t\tbreak;\n\t}\n\tif (e->state != OFF) {\n\t\te->out += (e->target - e->out) * e->rate;\n\t}\n\treturn e->out;\n}\n\nuint8_t env_trig_hd_group(env_t *e, int16_t _trig, uint16_t _num) {\n\tuint8_t was_triggered = 0;\n\tfor (uint16_t i = 0; i < _num; i++) {\n\t\tif (_trig != 0 && e[i].last_trig == 0) {\n\t\t\te[i].state = HOLD;\n\t\t\te[i].hold = (noise() >> 22) / 1024.0f;\n\t\t\twas_triggered = 1;\n\t\t}\n\t\te[i].last_trig = _trig;\n\t}\n\treturn was_triggered;\n}\n\n// rc style param setters\n\nvoid env_set_attack(env_t *e, float _attack) {\n\te->attack = env_s_to_hz(_attack);\n}\n\nvoid env_set_decay(env_t *e, float _decay) {\n\te->decay = env_s_to_hz(_decay);\n}\n\nvoid env_set_sustain(env_t *e, float _sustain) {\n\te->sustain = _sustain;\n}\n\nvoid env_set_release(env_t *e, float _release) {\n\te->release = env_s_to_hz(_release);\n}\n\nvoid env_set_hold(env_t *e, float _hold) {\n\te->hold = _hold;\n}\n\nvoid env_set_target(env_t *e, float _target) {\n\te->target = _target;\n}\n\nvoid env_set_state(env_t *e, env_state _state) {\n\te->state = _state;\n}\n\nfloat env_s_to_hz(float _s) {\n\tif (_s < 0.0001f) {\n\t\t_s = 0.0001f;\n\t}\n\t// this 0.2 is trying to make this a 5RC kind of thing\n\tfloat hz = (6.28f * (0.2f / _s)) / SAMPLE_RATE;\n\treturn hz;\n}\n\n// multi-stage param setters\n\nvoid env_set_l1(env_params_t *p, float _l) {\n\tp->l1 = _l;\n}\n\nvoid env_set_l2(env_params_t *p, float _l) {\n\tp->l2 = _l;\n}\n\nvoid env_set_l3(env_params_t *p, float _l) {\n\tp->l3 = _l;\n}\n\nvoid env_set_l4(env_params_t *p, float _l) {\n\tp->l4 = _l;\n}\n\nvoid env_set_r1(env_params_t *p, float _s) {\n\tp->r1 = _s * SAMPLE_RATE;\n}\n\nvoid env_set_r2(env_params_t *p, float _s) {\n\tp->r2 = _s * SAMPLE_RATE;\n}\n\nvoid env_set_r3(env_params_t *p, float _s) {\n\tp->r3 = _s * SAMPLE_RATE;\n}\n\nvoid env_set_r4(env_params_t *p, float _s) {\n\tp->r4 = _s * SAMPLE_RATE;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/float_expo_table.c", "content": "/*\n * float_expo_table.c\n *\n * Created on: Nov 23, 2020\n * Author: SUPER\n */\n\n#include \"main.h\"\n#include \"float_expo_table.h\"\n\nconst float float_expo_table[1024] = { 0.0000009536743164f, 0.000003814697266f, 0.000008583068848f, 0.00001525878906f, 0.00002384185791f, 0.00003433227539f,\n\t\t0.0000467300415f, 0.00006103515625f, 0.00007724761963f, 0.00009536743164f, 0.0001153945923f, 0.0001373291016f, 0.0001611709595f, 0.000186920166f,\n\t\t0.0002145767212f, 0.000244140625f, 0.0002756118774f, 0.0003089904785f, 0.0003442764282f, 0.0003814697266f, 0.0004205703735f, 0.0004615783691f,\n\t\t0.0005044937134f, 0.0005493164063f, 0.0005960464478f, 0.0006446838379f, 0.0006952285767f, 0.0007476806641f, 0.0008020401001f, 0.0008583068848f,\n\t\t0.0009164810181f, 0.0009765625f, 0.001038551331f, 0.00110244751f, 0.001168251038f, 0.001235961914f, 0.001305580139f, 0.001377105713f, 0.001450538635f,\n\t\t0.001525878906f, 0.001603126526f, 0.001682281494f, 0.001763343811f, 0.001846313477f, 0.001931190491f, 0.002017974854f, 0.002106666565f,\n\t\t0.002197265625f, 0.002289772034f, 0.002384185791f, 0.002480506897f, 0.002578735352f, 0.002678871155f, 0.002780914307f, 0.002884864807f,\n\t\t0.002990722656f, 0.003098487854f, 0.0032081604f, 0.003319740295f, 0.003433227539f, 0.003548622131f, 0.003665924072f, 0.003785133362f, 0.00390625f,\n\t\t0.004029273987f, 0.004154205322f, 0.004281044006f, 0.004409790039f, 0.00454044342f, 0.00467300415f, 0.004807472229f, 0.004943847656f, 0.005082130432f,\n\t\t0.005222320557f, 0.00536441803f, 0.005508422852f, 0.005654335022f, 0.005802154541f, 0.005951881409f, 0.006103515625f, 0.00625705719f, 0.006412506104f,\n\t\t0.006569862366f, 0.006729125977f, 0.006890296936f, 0.007053375244f, 0.007218360901f, 0.007385253906f, 0.00755405426f, 0.007724761963f, 0.007897377014f,\n\t\t0.008071899414f, 0.008248329163f, 0.00842666626f, 0.008606910706f, 0.0087890625f, 0.008973121643f, 0.009159088135f, 0.009346961975f, 0.009536743164f,\n\t\t0.009728431702f, 0.009922027588f, 0.01011753082f, 0.01031494141f, 0.01051425934f, 0.01071548462f, 0.01091861725f, 0.01112365723f, 0.01133060455f,\n\t\t0.01153945923f, 0.01175022125f, 0.01196289063f, 0.01217746735f, 0.01239395142f, 0.01261234283f, 0.0128326416f, 0.01305484772f, 0.01327896118f,\n\t\t0.01350498199f, 0.01373291016f, 0.01396274567f, 0.01419448853f, 0.01442813873f, 0.01466369629f, 0.01490116119f, 0.01514053345f, 0.01538181305f,\n\t\t0.015625f, 0.0158700943f, 0.01611709595f, 0.01636600494f, 0.01661682129f, 0.01686954498f, 0.01712417603f, 0.01738071442f, 0.01763916016f,\n\t\t0.01789951324f, 0.01816177368f, 0.01842594147f, 0.0186920166f, 0.01895999908f, 0.01922988892f, 0.0195016861f, 0.01977539063f, 0.0200510025f,\n\t\t0.02032852173f, 0.0206079483f, 0.02088928223f, 0.0211725235f, 0.02145767212f, 0.02174472809f, 0.02203369141f, 0.02232456207f, 0.02261734009f,\n\t\t0.02291202545f, 0.02320861816f, 0.02350711823f, 0.02380752563f, 0.02410984039f, 0.0244140625f, 0.02472019196f, 0.02502822876f, 0.02533817291f,\n\t\t0.02565002441f, 0.02596378326f, 0.02627944946f, 0.02659702301f, 0.02691650391f, 0.02723789215f, 0.02756118774f, 0.02788639069f, 0.02821350098f,\n\t\t0.02854251862f, 0.0288734436f, 0.02920627594f, 0.02954101563f, 0.02987766266f, 0.03021621704f, 0.03055667877f, 0.03089904785f, 0.03124332428f,\n\t\t0.03158950806f, 0.03193759918f, 0.03228759766f, 0.03263950348f, 0.03299331665f, 0.03334903717f, 0.03370666504f, 0.03406620026f, 0.03442764282f,\n\t\t0.03479099274f, 0.03515625f, 0.03552341461f, 0.03589248657f, 0.03626346588f, 0.03663635254f, 0.03701114655f, 0.0373878479f, 0.0377664566f,\n\t\t0.03814697266f, 0.03852939606f, 0.03891372681f, 0.0392999649f, 0.03968811035f, 0.04007816315f, 0.04047012329f, 0.04086399078f, 0.04125976563f,\n\t\t0.04165744781f, 0.04205703735f, 0.04245853424f, 0.04286193848f, 0.04326725006f, 0.04367446899f, 0.04408359528f, 0.04449462891f, 0.04490756989f,\n\t\t0.04532241821f, 0.04573917389f, 0.04615783691f, 0.04657840729f, 0.04700088501f, 0.04742527008f, 0.0478515625f, 0.04827976227f, 0.04870986938f,\n\t\t0.04914188385f, 0.04957580566f, 0.05001163483f, 0.05044937134f, 0.0508890152f, 0.05133056641f, 0.05177402496f, 0.05221939087f, 0.05266666412f,\n\t\t0.05311584473f, 0.05356693268f, 0.05401992798f, 0.05447483063f, 0.05493164063f, 0.05539035797f, 0.05585098267f, 0.05631351471f, 0.0567779541f,\n\t\t0.05724430084f, 0.05771255493f, 0.05818271637f, 0.05865478516f, 0.05912876129f, 0.05960464478f, 0.06008243561f, 0.06056213379f, 0.06104373932f,\n\t\t0.0615272522f, 0.06201267242f, 0.0625f, 0.06298923492f, 0.0634803772f, 0.06397342682f, 0.06446838379f, 0.06496524811f, 0.06546401978f, 0.06596469879f,\n\t\t0.06646728516f, 0.06697177887f, 0.06747817993f, 0.06798648834f, 0.0684967041f, 0.06900882721f, 0.06952285767f, 0.07003879547f, 0.07055664063f,\n\t\t0.07107639313f, 0.07159805298f, 0.07212162018f, 0.07264709473f, 0.07317447662f, 0.07370376587f, 0.07423496246f, 0.07476806641f, 0.0753030777f,\n\t\t0.07583999634f, 0.07637882233f, 0.07691955566f, 0.07746219635f, 0.07800674438f, 0.07855319977f, 0.0791015625f, 0.07965183258f, 0.08020401001f,\n\t\t0.08075809479f, 0.08131408691f, 0.08187198639f, 0.08243179321f, 0.08299350739f, 0.08355712891f, 0.08412265778f, 0.08469009399f, 0.08525943756f,\n\t\t0.08583068848f, 0.08640384674f, 0.08697891235f, 0.08755588531f, 0.08813476563f, 0.08871555328f, 0.08929824829f, 0.08988285065f, 0.09046936035f,\n\t\t0.0910577774f, 0.09164810181f, 0.09224033356f, 0.09283447266f, 0.0934305191f, 0.0940284729f, 0.09462833405f, 0.09523010254f, 0.09583377838f,\n\t\t0.09643936157f, 0.09704685211f, 0.09765625f, 0.09826755524f, 0.09888076782f, 0.09949588776f, 0.100112915f, 0.1007318497f, 0.1013526917f, 0.101975441f,\n\t\t0.1026000977f, 0.1032266617f, 0.1038551331f, 0.1044855118f, 0.1051177979f, 0.1057519913f, 0.106388092f, 0.1070261002f, 0.1076660156f, 0.1083078384f,\n\t\t0.1089515686f, 0.1095972061f, 0.110244751f, 0.1108942032f, 0.1115455627f, 0.1121988297f, 0.1128540039f, 0.1135110855f, 0.1141700745f, 0.1148309708f,\n\t\t0.1154937744f, 0.1161584854f, 0.1168251038f, 0.1174936295f, 0.1181640625f, 0.1188364029f, 0.1195106506f, 0.1201868057f, 0.1208648682f, 0.121544838f,\n\t\t0.1222267151f, 0.1229104996f, 0.1235961914f, 0.1242837906f, 0.1249732971f, 0.125664711f, 0.1263580322f, 0.1270532608f, 0.1277503967f, 0.12844944f,\n\t\t0.1291503906f, 0.1298532486f, 0.1305580139f, 0.1312646866f, 0.1319732666f, 0.132683754f, 0.1333961487f, 0.1341104507f, 0.1348266602f, 0.1355447769f,\n\t\t0.136264801f, 0.1369867325f, 0.1377105713f, 0.1384363174f, 0.1391639709f, 0.1398935318f, 0.140625f, 0.1413583755f, 0.1420936584f, 0.1428308487f,\n\t\t0.1435699463f, 0.1443109512f, 0.1450538635f, 0.1457986832f, 0.1465454102f, 0.1472940445f, 0.1480445862f, 0.1487970352f, 0.1495513916f, 0.1503076553f,\n\t\t0.1510658264f, 0.1518259048f, 0.1525878906f, 0.1533517838f, 0.1541175842f, 0.1548852921f, 0.1556549072f, 0.1564264297f, 0.1571998596f, 0.1579751968f,\n\t\t0.1587524414f, 0.1595315933f, 0.1603126526f, 0.1610956192f, 0.1618804932f, 0.1626672745f, 0.1634559631f, 0.1642465591f, 0.1650390625f, 0.1658334732f,\n\t\t0.1666297913f, 0.1674280167f, 0.1682281494f, 0.1690301895f, 0.169834137f, 0.1706399918f, 0.1714477539f, 0.1722574234f, 0.1730690002f, 0.1738824844f,\n\t\t0.174697876f, 0.1755151749f, 0.1763343811f, 0.1771554947f, 0.1779785156f, 0.1788034439f, 0.1796302795f, 0.1804590225f, 0.1812896729f, 0.1821222305f,\n\t\t0.1829566956f, 0.1837930679f, 0.1846313477f, 0.1854715347f, 0.1863136292f, 0.1871576309f, 0.18800354f, 0.1888513565f, 0.1897010803f, 0.1905527115f,\n\t\t0.19140625f, 0.1922616959f, 0.1931190491f, 0.1939783096f, 0.1948394775f, 0.1957025528f, 0.1965675354f, 0.1974344254f, 0.1983032227f, 0.1991739273f,\n\t\t0.2000465393f, 0.2009210587f, 0.2017974854f, 0.2026758194f, 0.2035560608f, 0.2044382095f, 0.2053222656f, 0.2062082291f, 0.2070960999f, 0.207985878f,\n\t\t0.2088775635f, 0.2097711563f, 0.2106666565f, 0.211564064f, 0.2124633789f, 0.2133646011f, 0.2142677307f, 0.2151727676f, 0.2160797119f, 0.2169885635f,\n\t\t0.2178993225f, 0.2188119888f, 0.2197265625f, 0.2206430435f, 0.2215614319f, 0.2224817276f, 0.2234039307f, 0.2243280411f, 0.2252540588f, 0.2261819839f,\n\t\t0.2271118164f, 0.2280435562f, 0.2289772034f, 0.2299127579f, 0.2308502197f, 0.2317895889f, 0.2327308655f, 0.2336740494f, 0.2346191406f, 0.2355661392f,\n\t\t0.2365150452f, 0.2374658585f, 0.2384185791f, 0.2393732071f, 0.2403297424f, 0.2412881851f, 0.2422485352f, 0.2432107925f, 0.2441749573f, 0.2451410294f,\n\t\t0.2461090088f, 0.2470788956f, 0.2480506897f, 0.2490243912f, 0.25f, 0.2509775162f, 0.2519569397f, 0.2529382706f, 0.2539215088f, 0.2549066544f,\n\t\t0.2558937073f, 0.2568826675f, 0.2578735352f, 0.2588663101f, 0.2598609924f, 0.2608575821f, 0.2618560791f, 0.2628564835f, 0.2638587952f, 0.2648630142f,\n\t\t0.2658691406f, 0.2668771744f, 0.2678871155f, 0.2688989639f, 0.2699127197f, 0.2709283829f, 0.2719459534f, 0.2729654312f, 0.2739868164f, 0.2750101089f,\n\t\t0.2760353088f, 0.2770624161f, 0.2780914307f, 0.2791223526f, 0.2801551819f, 0.2811899185f, 0.2822265625f, 0.2832651138f, 0.2843055725f, 0.2853479385f,\n\t\t0.2863922119f, 0.2874383926f, 0.2884864807f, 0.2895364761f, 0.2905883789f, 0.291642189f, 0.2926979065f, 0.2937555313f, 0.2948150635f, 0.295876503f,\n\t\t0.2969398499f, 0.2980051041f, 0.2990722656f, 0.3001413345f, 0.3012123108f, 0.3022851944f, 0.3033599854f, 0.3044366837f, 0.3055152893f, 0.3065958023f,\n\t\t0.3076782227f, 0.3087625504f, 0.3098487854f, 0.3109369278f, 0.3120269775f, 0.3131189346f, 0.3142127991f, 0.3153085709f, 0.31640625f, 0.3175058365f,\n\t\t0.3186073303f, 0.3197107315f, 0.32081604f, 0.3219232559f, 0.3230323792f, 0.3241434097f, 0.3252563477f, 0.3263711929f, 0.3274879456f, 0.3286066055f,\n\t\t0.3297271729f, 0.3308496475f, 0.3319740295f, 0.3331003189f, 0.3342285156f, 0.3353586197f, 0.3364906311f, 0.3376245499f, 0.338760376f, 0.3398981094f,\n\t\t0.3410377502f, 0.3421792984f, 0.3433227539f, 0.3444681168f, 0.345615387f, 0.3467645645f, 0.3479156494f, 0.3490686417f, 0.3502235413f, 0.3513803482f,\n\t\t0.3525390625f, 0.3536996841f, 0.3548622131f, 0.3560266495f, 0.3571929932f, 0.3583612442f, 0.3595314026f, 0.3607034683f, 0.3618774414f, 0.3630533218f,\n\t\t0.3642311096f, 0.3654108047f, 0.3665924072f, 0.3677759171f, 0.3689613342f, 0.3701486588f, 0.3713378906f, 0.3725290298f, 0.3737220764f, 0.3749170303f,\n\t\t0.3761138916f, 0.3773126602f, 0.3785133362f, 0.3797159195f, 0.3809204102f, 0.3821268082f, 0.3833351135f, 0.3845453262f, 0.3857574463f, 0.3869714737f,\n\t\t0.3881874084f, 0.3894052505f, 0.390625f, 0.3918466568f, 0.3930702209f, 0.3942956924f, 0.3955230713f, 0.3967523575f, 0.397983551f, 0.3992166519f,\n\t\t0.4004516602f, 0.4016885757f, 0.4029273987f, 0.404168129f, 0.4054107666f, 0.4066553116f, 0.4079017639f, 0.4091501236f, 0.4104003906f, 0.411652565f,\n\t\t0.4129066467f, 0.4141626358f, 0.4154205322f, 0.416680336f, 0.4179420471f, 0.4192056656f, 0.4204711914f, 0.4217386246f, 0.4230079651f, 0.424279213f,\n\t\t0.4255523682f, 0.4268274307f, 0.4281044006f, 0.4293832779f, 0.4306640625f, 0.4319467545f, 0.4332313538f, 0.4345178604f, 0.4358062744f, 0.4370965958f,\n\t\t0.4383888245f, 0.4396829605f, 0.4409790039f, 0.4422769547f, 0.4435768127f, 0.4448785782f, 0.446182251f, 0.4474878311f, 0.4487953186f, 0.4501047134f,\n\t\t0.4514160156f, 0.4527292252f, 0.454044342f, 0.4553613663f, 0.4566802979f, 0.4580011368f, 0.4593238831f, 0.4606485367f, 0.4619750977f, 0.463303566f,\n\t\t0.4646339417f, 0.4659662247f, 0.467300415f, 0.4686365128f, 0.4699745178f, 0.4713144302f, 0.47265625f, 0.4739999771f, 0.4753456116f, 0.4766931534f,\n\t\t0.4780426025f, 0.479393959f, 0.4807472229f, 0.4821023941f, 0.4834594727f, 0.4848184586f, 0.4861793518f, 0.4875421524f, 0.4889068604f, 0.4902734756f,\n\t\t0.4916419983f, 0.4930124283f, 0.4943847656f, 0.4957590103f, 0.4971351624f, 0.4985132217f, 0.4998931885f, 0.5012750626f, 0.502658844f, 0.5040445328f,\n\t\t0.5054321289f, 0.5068216324f, 0.5082130432f, 0.5096063614f, 0.5110015869f, 0.5123987198f, 0.51379776f, 0.5151987076f, 0.5166015625f, 0.5180063248f,\n\t\t0.5194129944f, 0.5208215714f, 0.5222320557f, 0.5236444473f, 0.5250587463f, 0.5264749527f, 0.5278930664f, 0.5293130875f, 0.5307350159f, 0.5321588516f,\n\t\t0.5335845947f, 0.5350122452f, 0.536441803f, 0.5378732681f, 0.5393066406f, 0.5407419205f, 0.5421791077f, 0.5436182022f, 0.5450592041f, 0.5465021133f,\n\t\t0.5479469299f, 0.5493936539f, 0.5508422852f, 0.5522928238f, 0.5537452698f, 0.5551996231f, 0.5566558838f, 0.5581140518f, 0.5595741272f, 0.5610361099f,\n\t\t0.5625f, 0.5639657974f, 0.5654335022f, 0.5669031143f, 0.5683746338f, 0.5698480606f, 0.5713233948f, 0.5728006363f, 0.5742797852f, 0.5757608414f,\n\t\t0.5772438049f, 0.5787286758f, 0.5802154541f, 0.5817041397f, 0.5831947327f, 0.584687233f, 0.5861816406f, 0.5876779556f, 0.589176178f, 0.5906763077f,\n\t\t0.5921783447f, 0.5936822891f, 0.5951881409f, 0.5966959f, 0.5982055664f, 0.5997171402f, 0.6012306213f, 0.6027460098f, 0.6042633057f, 0.6057825089f,\n\t\t0.6073036194f, 0.6088266373f, 0.6103515625f, 0.6118783951f, 0.613407135f, 0.6149377823f, 0.6164703369f, 0.6180047989f, 0.6195411682f, 0.6210794449f,\n\t\t0.6226196289f, 0.6241617203f, 0.625705719f, 0.6272516251f, 0.6287994385f, 0.6303491592f, 0.6319007874f, 0.6334543228f, 0.6350097656f, 0.6365671158f,\n\t\t0.6381263733f, 0.6396875381f, 0.6412506104f, 0.6428155899f, 0.6443824768f, 0.6459512711f, 0.6475219727f, 0.6490945816f, 0.6506690979f, 0.6522455215f,\n\t\t0.6538238525f, 0.6554040909f, 0.6569862366f, 0.6585702896f, 0.66015625f, 0.6617441177f, 0.6633338928f, 0.6649255753f, 0.666519165f, 0.6681146622f,\n\t\t0.6697120667f, 0.6713113785f, 0.6729125977f, 0.6745157242f, 0.6761207581f, 0.6777276993f, 0.6793365479f, 0.6809473038f, 0.682559967f, 0.6841745377f,\n\t\t0.6857910156f, 0.6874094009f, 0.6890296936f, 0.6906518936f, 0.692276001f, 0.6939020157f, 0.6955299377f, 0.6971597672f, 0.6987915039f, 0.700425148f,\n\t\t0.7020606995f, 0.7036981583f, 0.7053375244f, 0.7069787979f, 0.7086219788f, 0.710267067f, 0.7119140625f, 0.7135629654f, 0.7152137756f, 0.7168664932f,\n\t\t0.7185211182f, 0.7201776505f, 0.7218360901f, 0.7234964371f, 0.7251586914f, 0.7268228531f, 0.7284889221f, 0.7301568985f, 0.7318267822f, 0.7334985733f,\n\t\t0.7351722717f, 0.7368478775f, 0.7385253906f, 0.7402048111f, 0.7418861389f, 0.7435693741f, 0.7452545166f, 0.7469415665f, 0.7486305237f, 0.7503213882f,\n\t\t0.7520141602f, 0.7537088394f, 0.755405426f, 0.75710392f, 0.7588043213f, 0.7605066299f, 0.7622108459f, 0.7639169693f, 0.765625f, 0.767334938f,\n\t\t0.7690467834f, 0.7707605362f, 0.7724761963f, 0.7741937637f, 0.7759132385f, 0.7776346207f, 0.7793579102f, 0.781083107f, 0.7828102112f, 0.7845392227f,\n\t\t0.7862701416f, 0.7880029678f, 0.7897377014f, 0.7914743423f, 0.7932128906f, 0.7949533463f, 0.7966957092f, 0.7984399796f, 0.8001861572f, 0.8019342422f,\n\t\t0.8036842346f, 0.8054361343f, 0.8071899414f, 0.8089456558f, 0.8107032776f, 0.8124628067f, 0.8142242432f, 0.815987587f, 0.8177528381f, 0.8195199966f,\n\t\t0.8212890625f, 0.8230600357f, 0.8248329163f, 0.8266077042f, 0.8283843994f, 0.830163002f, 0.831943512f, 0.8337259293f, 0.8355102539f, 0.8372964859f,\n\t\t0.8390846252f, 0.8408746719f, 0.842666626f, 0.8444604874f, 0.8462562561f, 0.8480539322f, 0.8498535156f, 0.8516550064f, 0.8534584045f, 0.85526371f,\n\t\t0.8570709229f, 0.858880043f, 0.8606910706f, 0.8625040054f, 0.8643188477f, 0.8661355972f, 0.8679542542f, 0.8697748184f, 0.87159729f, 0.873421669f,\n\t\t0.8752479553f, 0.877076149f, 0.87890625f, 0.8807382584f, 0.8825721741f, 0.8844079971f, 0.8862457275f, 0.8880853653f, 0.8899269104f, 0.8917703629f,\n\t\t0.8936157227f, 0.8954629898f, 0.8973121643f, 0.8991632462f, 0.9010162354f, 0.9028711319f, 0.9047279358f, 0.906586647f, 0.9084472656f, 0.9103097916f,\n\t\t0.9121742249f, 0.9140405655f, 0.9159088135f, 0.9177789688f, 0.9196510315f, 0.9215250015f, 0.9234008789f, 0.9252786636f, 0.9271583557f, 0.9290399551f,\n\t\t0.9309234619f, 0.932808876f, 0.9346961975f, 0.9365854263f, 0.9384765625f, 0.940369606f, 0.9422645569f, 0.9441614151f, 0.9460601807f, 0.9479608536f,\n\t\t0.9498634338f, 0.9517679214f, 0.9536743164f, 0.9555826187f, 0.9574928284f, 0.9594049454f, 0.9613189697f, 0.9632349014f, 0.9651527405f, 0.9670724869f,\n\t\t0.9689941406f, 0.9709177017f, 0.9728431702f, 0.974770546f, 0.9766998291f, 0.9786310196f, 0.9805641174f, 0.9824991226f, 0.9844360352f, 0.986374855f,\n\t\t0.9883155823f, 0.9902582169f, 0.9922027588f, 0.9941492081f };\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/big_sine_wave.h", "content": "/*\n * big_sine_wave.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef BIG_SINE_WAVE_H_\n#define BIG_SINE_WAVE_H_\n\n#include \"main.h\"\n\nuint16_t sine_16b[1024];\n\nstatic const uint16_t sine_10b[1024] = {512,515,518,521,524,527,530,533,537,540,543,546,549,552,555,559,562,565,568,571,574,577,580,584,587,590,593,596,599,602,605,608,611,614,618,621,624,627,630,633,636,639,642,645,648,651,654,657,660,663,666,669,672,675,678,681,684,687,690,693,696,699,702,705,707,710,713,716,719,722,725,728,730,733,736,739,742,744,747,750,753,756,758,761,764,767,769,772,775,777,780,783,785,788,791,793,796,799,801,804,806,809,811,814,816,819,821,824,826,829,831,834,836,839,841,843,846,848,851,853,855,858,860,862,864,867,869,871,873,876,878,880,882,884,887,889,891,893,895,897,899,901,903,905,907,909,911,913,915,917,919,921,923,924,926,928,930,932,934,935,937,939,941,942,944,946,947,949,950,952,954,955,957,958,960,961,963,964,966,967,969,970,971,973,974,975,977,978,979,981,982,983,984,985,987,988,989,990,991,992,993,994,995,996,997,998,999,1000,1001,1002,1003,1004,1005,1005,1006,1007,1008,1009,1009,1010,1011,1011,1012,1013,1013,1014,1014,1015,1016,1016,1017,1017,1018,1018,1018,1019,1019,1020,1020,1020,1021,1021,1021,1021,1022,1022,1022,1022,1022,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1023,1022,1022,1022,1022,1022,1022,1021,1021,1021,1020,1020,1020,1019,1019,1019,1018,1018,1017,1017,1016,1016,1015,1015,1014,1014,1013,1012,1012,1011,1010,1010,1009,1008,1007,1007,1006,1005,1004,1003,1003,1002,1001,1000,999,998,997,996,995,994,993,992,991,990,988,987,986,985,984,982,981,980,979,977,976,975,973,972,971,969,968,966,965,964,962,961,959,958,956,954,953,951,950,948,946,945,943,941,940,938,936,934,933,931,929,927,925,924,922,920,918,916,914,912,910,908,906,904,902,900,898,896,894,892,890,888,885,883,881,879,877,875,872,870,868,866,863,861,859,856,854,852,849,847,845,842,840,837,835,833,830,828,825,823,820,818,815,813,810,808,805,802,800,797,795,792,789,787,784,781,779,776,773,771,768,765,762,760,757,754,751,749,746,743,740,737,735,732,729,726,723,720,718,715,712,709,706,703,700,697,694,691,688,685,683,680,677,674,671,668,665,662,659,656,653,650,647,644,640,637,634,631,628,625,622,619,616,613,610,607,604,601,597,594,591,588,585,582,579,576,573,569,566,563,560,557,554,551,548,544,541,538,535,532,529,526,522,519,516,513,510,507,504,501,497,494,491,488,485,482,479,475,472,469,466,463,460,457,454,450,447,444,441,438,435,432,429,426,422,419,416,413,410,407,404,401,398,395,392,389,386,383,379,376,373,370,367,364,361,358,355,352,349,346,343,340,338,335,332,329,326,323,320,317,314,311,308,305,303,300,297,294,291,288,286,283,280,277,274,272,269,266,263,261,258,255,252,250,247,244,242,239,236,234,231,228,226,223,221,218,215,213,210,208,205,203,200,198,195,193,190,188,186,183,181,178,176,174,171,169,167,164,162,160,157,155,153,151,148,146,144,142,140,138,135,133,131,129,127,125,123,121,119,117,115,113,111,109,107,105,103,101,99,98,96,94,92,90,89,87,85,83,82,80,78,77,75,73,72,70,69,67,65,64,62,61,59,58,57,55,54,52,51,50,48,47,46,44,43,42,41,39,38,37,36,35,33,32,31,30,29,28,27,26,25,24,23,22,21,20,20,19,18,17,16,16,15,14,13,13,12,11,11,10,9,9,8,8,7,7,6,6,5,5,4,4,4,3,3,3,2,2,2,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,2,2,2,2,3,3,3,4,4,5,5,5,6,6,7,7,8,9,9,10,10,11,12,12,13,14,14,15,16,17,18,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32,33,34,35,36,38,39,40,41,42,44,45,46,48,49,50,52,53,54,56,57,59,60,62,63,65,66,68,69,71,73,74,76,77,79,81,82,84,86,88,89,91,93,95,97,99,100,102,104,106,108,110,112,114,116,118,120,122,124,126,128,130,132,134,136,139,141,143,145,147,150,152,154,156,159,161,163,165,168,170,172,175,177,180,182,184,187,189,192,194,197,199,202,204,207,209,212,214,217,219,222,224,227,230,232,235,238,240,243,246,248,251,254,256,259,262,265,267,270,273,276,279,281,284,287,290,293,295,298,301,304,307,310,313,316,318,321,324,327,330,333,336,339,342,345,348,351,354,357,360,363,366,369,372,375,378,381,384,387,390,393,396,399,402,405,409,412,415,418,421,424,427,430,433,436,439,443,446,449,452,455,458,461,464,468,471,474,477,480,483,486,490,493,496,499,502,505,508,512};\n\n\n#endif /* BIG_SINE_WAVE_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/c_filters.h", "content": "/*\n * c_filters.h\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_C_FILTERS_H_\n#define INC_C_FILTERS_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\n// note: SAMPLE_RATE must be defined in main.h\n// **********************************************************************\n// SVF\n// **********************************************************************\n\ntypedef struct {\n\tfloat low;\n\tfloat high;\n\tfloat band;\n\tfloat delay1;\n\tfloat delay2;\n\tfloat freq;\n\tfloat a;\n\tfloat q;\n} svf_typedef;\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q);\nvoid svf_tick(svf_typedef *svf, float _input);\nvoid svf_set_freq(svf_typedef *svf, float _freq);\nvoid svf_set_a_direct(svf_typedef *svf, float _a);\n\nvoid svf_set_q(svf_typedef *svf, float _q);\n\nfloat svf_get_low(svf_typedef *svf);\n\nfloat svf_get_high(svf_typedef *svf);\n\nfloat svf_get_band(svf_typedef *svf);\n\n// **********************************************************************\n// one pole\n// **********************************************************************\n\ntypedef struct {\n\tfloat d1;\n\tfloat a;\n\tfloat in;\n} onepole_typedef;\n\nvoid onepole_tick(onepole_typedef *f, float _input);\n\nvoid onepole_set_freq(onepole_typedef *f, float _freq);\n\nvoid onepole_set_a_direct(onepole_typedef *f, float _a);\n\nfloat onepole_get_low(onepole_typedef *f);\n\nfloat onepole_get_high(onepole_typedef *f);\n\n// **********************************************************************\n// all pass\n// **********************************************************************\n\ntypedef struct {\n\tfloat out;\n\tfloat in;\n\tuint16_t buf_write_index;\n\tuint16_t bufsize;\n} allpass_typedef;\n\nfloat allpass_tick(allpass_typedef *ap, int16_t _buf[], uint16_t _bufsize,\n\t\tfloat _input, float _gain, float _delay, float _modulation);\n\n// **********************************************************************\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_C_FILTERS_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/chorus.h", "content": "/*\n * chorus.h\n *\n * Created on: Feb 11, 2023\n * Author: chrismcdowell\n */\n\n#ifndef LIB_INCLUDE_CHORUS_H_\n#define LIB_INCLUDE_CHORUS_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n#include \"shared_delays.h\"\n#include \"lfo.h\"\n\ntypedef struct {\n\tlfo_t lfo;\n\tfloat filtered_lfo;\n\tfloat rate;\n\tfloat amount;\n\tfloat delay;\n\tfloat feedback;\n\tfloat balance;\n}chorus_t;\n\nfloat chorus_tick(chorus_t *c, shared_delay_t *d, float _input) RAMFUNC;\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* LIB_INCLUDE_CHORUS_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/delay.h", "content": "/*\n * lerp_delay.h\n *\n * Created on: Jan 7, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_DELAY_H_\n#define INC_DELAY_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\ntypedef struct {\n\tuint16_t buf_write_index;\n} delay_typedef;\n\nfloat lerp_delay_tick(delay_typedef *d, int16_t _buf[], uint16_t _bufsize,\n\t\tfloat _input, float _delay, float _modulation);\n\nfloat delays(float x, float t);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_DELAY_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/dynamic_smooth.h", "content": "/*\n * dynamic_smooth.h\n *\n * Created on: Sep 19, 2020\n * Author: SUPER\n */\n\n#ifndef INC_DYNAMIC_SMOOTH_H_\n#define INC_DYNAMIC_SMOOTH_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\n#define DYN_SMOOTH_SAMPLE_RATE 53000.0f\n\ntypedef struct {\n\t//init values\n\tfloat g0;\n\tfloat sense;\n\n\t//tick values\n\tfloat low1;\n\tfloat low2;\n\tfloat low1z;\n\tfloat low2z;\n\tfloat bandz;\n\tfloat out;\n}dynamic_smooth;\n\nfloat dynamic_smooth_tick(dynamic_smooth* _smooth, float in);\nvoid dynamic_smooth_init(dynamic_smooth* _smooth, float _base, float _sensitivity);\n\n#ifdef __cplusplus\n}\n#endif\n#endif /* INC_DYNAMIC_SMOOTH_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/envelopes.h", "content": "/*\n * envelopes.h\n *\n * Created on: Jan 21, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_ENVELOPES_H_\n#define INC_ENVELOPES_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\ntypedef enum {\n\tATTACK, DECAY, SUSTAIN, RELEASE, HOLD, R1, R2, R3, R4, OFF\n} env_state;\n\ntypedef struct {\n\tfloat out;\n\tfloat dithered_out;\n\tenv_state state;\n\tfloat attack;\n\tfloat decay;\n\tfloat sustain;\n\tfloat release;\n\tfloat hold;\n\tuint32_t hold_count;\n\tfloat target;\n\tfloat last_target;\n\tfloat rate;\n\tint16_t last_trig;\n} env_t;\n\ntypedef struct {\n\tfloat l1;\n\tfloat l2;\n\tfloat l3;\n\tfloat l4;\n\tfloat r1;\n\tfloat r2;\n\tfloat r3;\n\tfloat r4;\n} env_params_t;\n\nvoid env_init(env_t *e);\nvoid env_params_init(env_params_t *p);\n\n// processing tick\nfloat env_tick_ad(env_t *e);\nfloat env_tick_had(env_t *e);\nfloat env_tick_ahd(env_t *e);\nfloat env_tick_d(env_t *e);\nfloat env_tick_dr(env_t *e);\nfloat env_tick_hd(env_t *e);\n\nuint8_t env_trig_2stage(env_t *e, env_params_t *p, int16_t _trig);\nfloat env_tick_2stage_lin(env_t *e, env_params_t *p);\nfloat env_tick_2stage_rc(env_t *e, env_params_t *p);\n\n// triggers\nuint8_t env_trig_ad(env_t *e, int16_t _trig);\nuint8_t env_trig_had(env_t *e, int16_t _trig, float _hold);\nuint8_t env_trig_d(env_t *e, int16_t _trig);\nuint8_t env_trig_dr(env_t *e, int16_t _trig, float _start);\nuint8_t env_trig_hd(env_t *e, int16_t _trig, float _hold);\nuint8_t env_trig_hd_group(env_t *e, int16_t _trig, uint16_t _num);\n\n// rc params\nvoid env_set_attack(env_t *e, float _attack);\nvoid env_set_decay(env_t *e, float _decay);\nvoid env_set_sustain(env_t *e, float _sustain);\nvoid env_set_release(env_t *e, float _release);\nvoid env_set_hold(env_t *e, float _hold);\nvoid env_set_target(env_t *e, float _target);\nvoid env_set_state(env_t *e, env_state _state);\n\n// multi-stage params\nvoid env_set_l1(env_params_t *p, float _l);\nvoid env_set_l2(env_params_t *p, float _l);\nvoid env_set_l3(env_params_t *p, float _l);\nvoid env_set_l4(env_params_t *p, float _l);\nvoid env_set_r1(env_params_t *p, float _ms);\nvoid env_set_r2(env_params_t *p, float _ms);\nvoid env_set_r3(env_params_t *p, float _ms);\nvoid env_set_r4(env_params_t *p, float _ms);\n\n// helpers\nfloat env_s_to_hz(float _s);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_ENVELOPES_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/expit.h", "content": "\n#ifndef EXPIT_H\n#define EXPIT_H\n\n#define EXPIT_LENGTH 4096\n\nstatic const float expit[] = { -2036.87708f, -2036.84745f, -2036.81773f, -2036.78792f, -2036.75802f, -2036.72804f, -2036.69797f, -2036.66782f, -2036.63757f, -2036.60724f, -2036.57682f, -2036.5463f, -2036.5157f, -2036.48502f, -2036.45424f, -2036.42337f, -2036.39241f, -2036.36136f, -2036.33022f, -2036.29899f, -2036.26767f, -2036.23625f, -2036.20475f, -2036.17315f, -2036.14146f, -2036.10968f, -2036.07781f, -2036.04584f, -2036.01378f, -2035.98162f, -2035.94938f, -2035.91703f, -2035.8846f, -2035.85206f, -2035.81944f, -2035.78672f, -2035.7539f, -2035.72099f, -2035.68798f, -2035.65487f, -2035.62167f, -2035.58837f, -2035.55497f, -2035.52148f, -2035.48789f, -2035.4542f, -2035.42041f, -2035.38653f, -2035.35254f, -2035.31846f, -2035.28427f, -2035.24999f, -2035.21561f, -2035.18112f, -2035.14654f, -2035.11185f, -2035.07707f, -2035.04218f, -2035.00719f, -2034.9721f, -2034.9369f, -2034.9016f, -2034.8662f, -2034.8307f, -2034.79509f, -2034.75938f, -2034.72357f, -2034.68765f, -2034.65163f, -2034.6155f, -2034.57926f, -2034.54292f, -2034.50648f, -2034.46992f, -2034.43326f, -2034.3965f, -2034.35962f, -2034.32264f, -2034.28556f, -2034.24836f, -2034.21105f, -2034.17364f, -2034.13612f, -2034.09848f, -2034.06074f, -2034.02289f, -2033.98493f, -2033.94685f, -2033.90867f, -2033.87037f, -2033.83196f, -2033.79344f, -2033.75481f, -2033.71607f, -2033.67721f, -2033.63824f, -2033.59915f, -2033.55996f, -2033.52064f, -2033.48122f, -2033.44167f, -2033.40202f, -2033.36224f, -2033.32235f, -2033.28235f, -2033.24223f, -2033.20199f, -2033.16163f, -2033.12116f, -2033.08057f, -2033.03986f, -2032.99903f, -2032.95808f, -2032.91701f, -2032.87583f, -2032.83452f, -2032.79309f, -2032.75154f, -2032.70988f, -2032.66809f, -2032.62617f, -2032.58414f, -2032.54198f, -2032.4997f, -2032.4573f, -2032.41477f, -2032.37212f, -2032.32935f, -2032.28645f, -2032.24342f, -2032.20027f, -2032.157f, -2032.1136f, -2032.07007f, -2032.02642f, -2031.98263f, -2031.93872f, -2031.89469f, -2031.85052f, -2031.80623f, -2031.7618f, -2031.71725f, -2031.67257f, -2031.62776f, -2031.58281f, -2031.53774f, -2031.49253f, -2031.4472f, -2031.40173f, -2031.35613f, -2031.31039f, -2031.26453f, -2031.21853f, -2031.17239f, -2031.12612f, -2031.07972f, -2031.03318f, -2030.9865f, -2030.93969f, -2030.89275f, -2030.84566f, -2030.79844f, -2030.75108f, -2030.70359f, -2030.65595f, -2030.60818f, -2030.56027f, -2030.51222f, -2030.46403f, -2030.4157f, -2030.36722f, -2030.31861f, -2030.26985f, -2030.22096f, -2030.17192f, -2030.12274f, -2030.07341f, -2030.02394f, -2029.97433f, -2029.92457f, -2029.87467f, -2029.82463f, -2029.77443f, -2029.72409f, -2029.67361f, -2029.62298f, -2029.5722f, -2029.52127f, -2029.4702f, -2029.41897f, -2029.3676f, -2029.31608f, -2029.26441f, -2029.21258f, -2029.16061f, -2029.10848f, -2029.05621f, -2029.00378f, -2028.9512f, -2028.89847f, -2028.84558f, -2028.79254f, -2028.73934f, -2028.68599f, -2028.63249f, -2028.57883f, -2028.52501f, -2028.47104f, -2028.41691f, -2028.36262f, -2028.30817f, -2028.25357f, -2028.19881f, -2028.14389f, -2028.08881f, -2028.03356f, -2027.97816f, -2027.9226f, -2027.86687f, -2027.81099f, -2027.75494f, -2027.69873f, -2027.64235f, -2027.58581f, -2027.52911f, -2027.47224f, -2027.4152f, -2027.358f, -2027.30064f, -2027.24311f, -2027.18541f, -2027.12754f, -2027.0695f, -2027.0113f, -2026.95292f, -2026.89438f, -2026.83567f, -2026.77678f, -2026.71773f, -2026.6585f, -2026.5991f, -2026.53953f, -2026.47979f, -2026.41987f, -2026.35978f, -2026.29951f, -2026.23907f, -2026.17845f, -2026.11766f, -2026.05669f, -2025.99554f, -2025.93422f, -2025.87271f, -2025.81103f, -2025.74917f, -2025.68713f, -2025.62491f, -2025.56251f, -2025.49993f, -2025.43716f, -2025.37422f, -2025.31109f, -2025.24778f, -2025.18428f, -2025.1206f, -2025.05673f, -2024.99268f, -2024.92845f, -2024.86402f, -2024.79941f, -2024.73462f, -2024.66963f, -2024.60446f, -2024.53909f, -2024.47354f, -2024.4078f, -2024.34186f, -2024.27574f, -2024.20942f, -2024.14291f, -2024.0762f, -2024.00931f, -2023.94222f, -2023.87493f, -2023.80745f, -2023.73977f, -2023.6719f, -2023.60383f, -2023.53556f, -2023.4671f, -2023.39844f, -2023.32957f, -2023.26051f, -2023.19125f, -2023.12178f, -2023.05212f, -2022.98225f, -2022.91218f, -2022.84191f, -2022.77143f, -2022.70075f, -2022.62986f, -2022.55877f, -2022.48747f, -2022.41596f, -2022.34425f, -2022.27233f, -2022.2002f, -2022.12787f, -2022.05532f, -2021.98256f, -2021.90959f, -2021.83641f, -2021.76302f, -2021.68941f, -2021.6156f, -2021.54156f, -2021.46732f, -2021.39285f, -2021.31818f, -2021.24328f, -2021.16817f, -2021.09284f, -2021.01729f, -2020.94153f, -2020.86554f, -2020.78934f, -2020.71291f, -2020.63626f, -2020.55939f, -2020.4823f, -2020.40498f, -2020.32744f, -2020.24968f, -2020.17169f, -2020.09347f, -2020.01503f, -2019.93636f, -2019.85747f, -2019.77834f, -2019.69898f, -2019.6194f, -2019.53959f, -2019.45954f, -2019.37926f, -2019.29875f, -2019.21801f, -2019.13703f, -2019.05582f, -2018.97437f, -2018.89269f, -2018.81077f, -2018.72862f, -2018.64622f, -2018.56359f, -2018.48072f, -2018.39761f, -2018.31426f, -2018.23067f, -2018.14683f, -2018.06276f, -2017.97843f, -2017.89387f, -2017.80906f, -2017.72401f, -2017.63871f, -2017.55316f, -2017.46737f, -2017.38132f, -2017.29503f, -2017.20849f, -2017.1217f, -2017.03466f, -2016.94737f, -2016.85982f, -2016.77202f, -2016.68397f, -2016.59566f, -2016.5071f, -2016.41828f, -2016.3292f, -2016.23987f, -2016.15028f, -2016.06043f, -2015.97032f, -2015.87994f, -2015.78931f, -2015.69842f, -2015.60726f, -2015.51584f, -2015.42416f, -2015.33221f, -2015.24f, -2015.14751f, -2015.05477f, -2014.96175f, -2014.86847f, -2014.77491f, -2014.68109f, -2014.58699f, -2014.49262f, -2014.39798f, -2014.30307f, -2014.20788f, -2014.11242f, -2014.01669f, -2013.92067f, -2013.82438f, -2013.72781f, -2013.63096f, -2013.53383f, -2013.43643f, -2013.33874f, -2013.24077f, -2013.14251f, -2013.04398f, -2012.94515f, -2012.84605f, -2012.74665f, -2012.64697f, -2012.54701f, -2012.44675f, -2012.34621f, -2012.24537f, -2012.14424f, -2012.04283f, -2011.94112f, -2011.83911f, -2011.73681f, -2011.63422f, -2011.53133f, -2011.42815f, -2011.32466f, -2011.22088f, -2011.1168f, -2011.01242f, -2010.90774f, -2010.80276f, -2010.69747f, -2010.59188f, -2010.48599f, -2010.37979f, -2010.27328f, -2010.16647f, -2010.05935f, -2009.95192f, -2009.84418f, -2009.73613f, -2009.62777f, -2009.5191f, -2009.41012f, -2009.30082f, -2009.1912f, -2009.08127f, -2008.97103f, -2008.86046f, -2008.74958f, -2008.63838f, -2008.52686f, -2008.41501f, -2008.30285f, -2008.19036f, -2008.07755f, -2007.96441f, -2007.85095f, -2007.73716f, -2007.62304f, -2007.5086f, -2007.39383f, -2007.27872f, -2007.16328f, -2007.04752f, -2006.93142f, -2006.81498f, -2006.69821f, -2006.5811f, -2006.46366f, -2006.34588f, -2006.22776f, -2006.1093f, -2005.9905f, -2005.87136f, -2005.75188f, -2005.63205f, -2005.51188f, -2005.39136f, -2005.27049f, -2005.14928f, -2005.02772f, -2004.90581f, -2004.78355f, -2004.66094f, -2004.53798f, -2004.41466f, -2004.29099f, -2004.16696f, -2004.04258f, -2003.91784f, -2003.79274f, -2003.66728f, -2003.54146f, -2003.41528f, -2003.28874f, -2003.16183f, -2003.03456f, -2002.90693f, -2002.77893f, -2002.65056f, -2002.52182f, -2002.39271f, -2002.26323f, -2002.13338f, -2002.00316f, -2001.87256f, -2001.74159f, -2001.61024f, -2001.47852f, -2001.34642f, -2001.21394f, -2001.08107f, -2000.94783f, -2000.81421f, -2000.6802f, -2000.54581f, -2000.41103f, -2000.27586f, -2000.14031f, -2000.00437f, -1999.86804f, -1999.73132f, -1999.59421f, -1999.4567f, -1999.3188f, -1999.18051f, -1999.04181f, -1998.90272f, -1998.76324f, -1998.62335f, -1998.48306f, -1998.34237f, -1998.20128f, -1998.05978f, -1997.91788f, -1997.77557f, -1997.63285f, -1997.48972f, -1997.34619f, -1997.20224f, -1997.05788f, -1996.91311f, -1996.76792f, -1996.62232f, -1996.4763f, -1996.32987f, -1996.18301f, -1996.03573f, -1995.88804f, -1995.73992f, -1995.59137f, -1995.4424f, -1995.29301f, -1995.14318f, -1994.99293f, -1994.84225f, -1994.69114f, -1994.5396f, -1994.38762f, -1994.23521f, -1994.08236f, -1993.92908f, -1993.77535f, -1993.62119f, -1993.46659f, -1993.31155f, -1993.15606f, -1993.00013f, -1992.84375f, -1992.68693f, -1992.52965f, -1992.37193f, -1992.21376f, -1992.05514f, -1991.89606f, -1991.73653f, -1991.57654f, -1991.4161f, -1991.2552f, -1991.09384f, -1990.93202f, -1990.76974f, -1990.60699f, -1990.44378f, -1990.2801f, -1990.11596f, -1989.95135f, -1989.78627f, -1989.62072f, -1989.45469f, -1989.2882f, -1989.12122f, -1988.95377f, -1988.78585f, -1988.61744f, -1988.44856f, -1988.27919f, -1988.10934f, -1987.93901f, -1987.76819f, -1987.59689f, -1987.42509f, -1987.25281f, -1987.08004f, -1986.90677f, -1986.73301f, -1986.55876f, -1986.384f, -1986.20876f, -1986.03301f, -1985.85676f, -1985.68001f, -1985.50276f, -1985.325f, -1985.14674f, -1984.96797f, -1984.78869f, -1984.6089f, -1984.4286f, -1984.24779f, -1984.06646f, -1983.88461f, -1983.70225f, -1983.51937f, -1983.33597f, -1983.15205f, -1982.96761f, -1982.78264f, -1982.59715f, -1982.41112f, -1982.22457f, -1982.03749f, -1981.84988f, -1981.66174f, -1981.47306f, -1981.28384f, -1981.09409f, -1980.9038f, -1980.71297f, -1980.52159f, -1980.32968f, -1980.13721f, -1979.94421f, -1979.75065f, -1979.55654f, -1979.36189f, -1979.16668f, -1978.97092f, -1978.7746f, -1978.57772f, -1978.38029f, -1978.1823f, -1977.98374f, -1977.78463f, -1977.58494f, -1977.38469f, -1977.18388f, -1976.98249f, -1976.78054f, -1976.57801f, -1976.37491f, -1976.17123f, -1975.96697f, -1975.76214f, -1975.55673f, -1975.35073f, -1975.14415f, -1974.93699f, -1974.72924f, -1974.5209f, -1974.31197f, -1974.10245f, -1973.89234f, -1973.68163f, -1973.47033f, -1973.25843f, -1973.04593f, -1972.83283f, -1972.61913f, -1972.40482f, -1972.1899f, -1971.97438f, -1971.75825f, -1971.54151f, -1971.32415f, -1971.10618f, -1970.8876f, -1970.6684f, -1970.44858f, -1970.22813f, -1970.00707f, -1969.78538f, -1969.56306f, -1969.34012f, -1969.11655f, -1968.89234f, -1968.6675f, -1968.44203f, -1968.21593f, -1967.98918f, -1967.76179f, -1967.53377f, -1967.3051f, -1967.07578f, -1966.84582f, -1966.61521f, -1966.38395f, -1966.15204f, -1965.91947f, -1965.68625f, -1965.45238f, -1965.21784f, -1964.98264f, -1964.74678f, -1964.51025f, -1964.27306f, -1964.0352f, -1963.79668f, -1963.55748f, -1963.3176f, -1963.07705f, -1962.83583f, -1962.59392f, -1962.35134f, -1962.10807f, -1961.86412f, -1961.61948f, -1961.37416f, -1961.12814f, -1960.88143f, -1960.63403f, -1960.38594f, -1960.13714f, -1959.88765f, -1959.63746f, -1959.38656f, -1959.13496f, -1958.88265f, -1958.62964f, -1958.37591f, -1958.12147f, -1957.86632f, -1957.61045f, -1957.35386f, -1957.09656f, -1956.83853f, -1956.57977f, -1956.32029f, -1956.06009f, -1955.79915f, -1955.53748f, -1955.27508f, -1955.01195f, -1954.74807f, -1954.48346f, -1954.2181f, -1953.952f, -1953.68516f, -1953.41757f, -1953.14923f, -1952.88014f, -1952.61029f, -1952.33969f, -1952.06833f, -1951.79621f, -1951.52334f, -1951.24969f, -1950.97529f, -1950.70011f, -1950.42417f, -1950.14745f, -1949.86996f, -1949.59169f, -1949.31265f, -1949.03283f, -1948.75222f, -1948.47083f, -1948.18866f, -1947.9057f, -1947.62194f, -1947.3374f, -1947.05206f, -1946.76592f, -1946.47899f, -1946.19125f, -1945.90272f, -1945.61337f, -1945.32322f, -1945.03226f, -1944.74049f, -1944.44791f, -1944.15451f, -1943.86029f, -1943.56526f, -1943.2694f, -1942.97271f, -1942.67521f, -1942.37687f, -1942.0777f, -1941.7777f, -1941.47686f, -1941.17519f, -1940.87267f, -1940.56932f, -1940.26512f, -1939.96007f, -1939.65418f, -1939.34744f, -1939.03984f, -1938.73139f, -1938.42208f, -1938.11191f, -1937.80088f, -1937.48898f, -1937.17622f, -1936.86259f, -1936.54809f, -1936.23272f, -1935.91647f, -1935.59934f, -1935.28134f, -1934.96245f, -1934.64268f, -1934.32202f, -1934.00047f, -1933.67803f, -1933.35469f, -1933.03046f, -1932.70533f, -1932.3793f, -1932.05237f, -1931.72453f, -1931.39579f, -1931.06613f, -1930.73556f, -1930.40408f, -1930.07167f, -1929.73835f, -1929.40411f, -1929.06894f, -1928.73285f, -1928.39582f, -1928.05787f, -1927.71898f, -1927.37915f, -1927.03839f, -1926.69668f, -1926.35403f, -1926.01044f, -1925.66589f, -1925.3204f, -1924.97395f, -1924.62654f, -1924.27818f, -1923.92885f, -1923.57856f, -1923.22731f, -1922.87508f, -1922.52189f, -1922.16772f, -1921.81258f, -1921.45646f, -1921.09936f, -1920.74127f, -1920.3822f, -1920.02214f, -1919.66109f, -1919.29904f, -1918.936f, -1918.57196f, -1918.20692f, -1917.84087f, -1917.47382f, -1917.10576f, -1916.73669f, -1916.36661f, -1915.9955f, -1915.62338f, -1915.25024f, -1914.87607f, -1914.50087f, -1914.12465f, -1913.74739f, -1913.3691f, -1912.98977f, -1912.6094f, -1912.22799f, -1911.84553f, -1911.46202f, -1911.07747f, -1910.69185f, -1910.30519f, -1909.91746f, -1909.52867f, -1909.13882f, -1908.7479f, -1908.35591f, -1907.96285f, -1907.56872f, -1907.1735f, -1906.77721f, -1906.37983f, -1905.98137f, -1905.58182f, -1905.18117f, -1904.77944f, -1904.3766f, -1903.97267f, -1903.56763f, -1903.16149f, -1902.75424f, -1902.34588f, -1901.9364f, -1901.52581f, -1901.1141f, -1900.70127f, -1900.28731f, -1899.87223f, -1899.45601f, -1899.03866f, -1898.62018f, -1898.20056f, -1897.77979f, -1897.35788f, -1896.93482f, -1896.51061f, -1896.08525f, -1895.65873f, -1895.23106f, -1894.80222f, -1894.37222f, -1893.94105f, -1893.5087f, -1893.07519f, -1892.6405f, -1892.20463f, -1891.76757f, -1891.32933f, -1890.88991f, -1890.44929f, -1890.00748f, -1889.56447f, -1889.12026f, -1888.67485f, -1888.22823f, -1887.78041f, -1887.33137f, -1886.88111f, -1886.42964f, -1885.97695f, -1885.52304f, -1885.06789f, -1884.61152f, -1884.15391f, -1883.69507f, -1883.23499f, -1882.77367f, -1882.3111f, -1881.84729f, -1881.38222f, -1880.9159f, -1880.44832f, -1879.97948f, -1879.50938f, -1879.03801f, -1878.56537f, -1878.09146f, -1877.61627f, -1877.13981f, -1876.66206f, -1876.18302f, -1875.7027f, -1875.22109f, -1874.73818f, -1874.25398f, -1873.76847f, -1873.28166f, -1872.79354f, -1872.30411f, -1871.81337f, -1871.32131f, -1870.82793f, -1870.33323f, -1869.8372f, -1869.33984f, -1868.84115f, -1868.34113f, -1867.83976f, -1867.33705f, -1866.833f, -1866.3276f, -1865.82084f, -1865.31273f, -1864.80326f, -1864.29243f, -1863.78024f, -1863.26667f, -1862.75174f, -1862.23543f, -1861.71774f, -1861.19867f, -1860.67821f, -1860.15637f, -1859.63313f, -1859.1085f, -1858.58247f, -1858.05504f, -1857.52621f, -1856.99597f, -1856.46431f, -1855.93125f, -1855.39676f, -1854.86085f, -1854.32352f, -1853.78476f, -1853.24456f, -1852.70293f, -1852.15987f, -1851.61536f, -1851.0694f, -1850.522f, -1849.97315f, -1849.42284f, -1848.87107f, -1848.31784f, -1847.76314f, -1847.20697f, -1846.64933f, -1846.09022f, -1845.52962f, -1844.96755f, -1844.40398f, -1843.83893f, -1843.27238f, -1842.70434f, -1842.13479f, -1841.56374f, -1840.99118f, -1840.41712f, -1839.84154f, -1839.26444f, -1838.68581f, -1838.10567f, -1837.52399f, -1836.94079f, -1836.35604f, -1835.76976f, -1835.18194f, -1834.59256f, -1834.00164f, -1833.40917f, -1832.81514f, -1832.21954f, -1831.62239f, -1831.02366f, -1830.42337f, -1829.8215f, -1829.21805f, -1828.61301f, -1828.0064f, -1827.39819f, -1826.78839f, -1826.17699f, -1825.56399f, -1824.94939f, -1824.33318f, -1823.71536f, -1823.09593f, -1822.47487f, -1821.85219f, -1821.22789f, -1820.60196f, -1819.97439f, -1819.34519f, -1818.71434f, -1818.08185f, -1817.44771f, -1816.81192f, -1816.17448f, -1815.53537f, -1814.8946f, -1814.25217f, -1813.60806f, -1812.96228f, -1812.31482f, -1811.66568f, -1811.01486f, -1810.36234f, -1809.70813f, -1809.05223f, -1808.39462f, -1807.73531f, -1807.07429f, -1806.41155f, -1805.74711f, -1805.08094f, -1804.41305f, -1803.74343f, -1803.07208f, -1802.39899f, -1801.72417f, -1801.0476f, -1800.36928f, -1799.68922f, -1799.0074f, -1798.32382f, -1797.63848f, -1796.95138f, -1796.2625f, -1795.57185f, -1794.87943f, -1794.18522f, -1793.48923f, -1792.79144f, -1792.09187f, -1791.3905f, -1790.68732f, -1789.98234f, -1789.27556f, -1788.56696f, -1787.85654f, -1787.1443f, -1786.43024f, -1785.71435f, -1784.99663f, -1784.27707f, -1783.55567f, -1782.83243f, -1782.10733f, -1781.38039f, -1780.65159f, -1779.92093f, -1779.1884f, -1778.45401f, -1777.71775f, -1776.97961f, -1776.23958f, -1775.49768f, -1774.75389f, -1774.0082f, -1773.26062f, -1772.51114f, -1771.75975f, -1771.00646f, -1770.25125f, -1769.49413f, -1768.73509f, -1767.97412f, -1767.21122f, -1766.44639f, -1765.67963f, -1764.91092f, -1764.14027f, -1763.36768f, -1762.59312f, -1761.81662f, -1761.03815f, -1760.25771f, -1759.47531f, -1758.69093f, -1757.90458f, -1757.11624f, -1756.32592f, -1755.53361f, -1754.73931f, -1753.94301f, -1753.1447f, -1752.34439f, -1751.54207f, -1750.73774f, -1749.93138f, -1749.12301f, -1748.31261f, -1747.50017f, -1746.68571f, -1745.8692f, -1745.05065f, -1744.23005f, -1743.4074f, -1742.5827f, -1741.75593f, -1740.9271f, -1740.09621f, -1739.26324f, -1738.42819f, -1737.59107f, -1736.75185f, -1735.91055f, -1735.06716f, -1734.22167f, -1733.37407f, -1732.52438f, -1731.67257f, -1730.81864f, -1729.9626f, -1729.10444f, -1728.24415f, -1727.38172f, -1726.51717f, -1725.65047f, -1724.78163f, -1723.91064f, -1723.0375f, -1722.1622f, -1721.28474f, -1720.40512f, -1719.52333f, -1718.63936f, -1717.75322f, -1716.8649f, -1715.97439f, -1715.08169f, -1714.18679f, -1713.2897f, -1712.3904f, -1711.4889f, -1710.58518f, -1709.67925f, -1708.7711f, -1707.86072f, -1706.94812f, -1706.03328f, -1705.11621f, -1704.19689f, -1703.27533f, -1702.35152f, -1701.42546f, -1700.49714f, -1699.56655f, -1698.6337f, -1697.69857f, -1696.76118f, -1695.8215f, -1694.87953f, -1693.93528f, -1692.98874f, -1692.0399f, -1691.08876f, -1690.13531f, -1689.17955f, -1688.22148f, -1687.26109f, -1686.29838f, -1685.33335f, -1684.36598f, -1683.39627f, -1682.42423f, -1681.44984f, -1680.4731f, -1679.49401f, -1678.51257f, -1677.52876f, -1676.54259f, -1675.55404f, -1674.56313f, -1673.56983f, -1672.57416f, -1671.57609f, -1670.57564f, -1669.57279f, -1668.56753f, -1667.55988f, -1666.54982f, -1665.53734f, -1664.52245f, -1663.50513f, -1662.4854f, -1661.46323f, -1660.43862f, -1659.41158f, -1658.3821f, -1657.35017f, -1656.31578f, -1655.27894f, -1654.23965f, -1653.19788f, -1652.15365f, -1651.10695f, -1650.05777f, -1649.00611f, -1647.95196f, -1646.89532f, -1645.83619f, -1644.77456f, -1643.71043f, -1642.64379f, -1641.57464f, -1640.50298f, -1639.42879f, -1638.35208f, -1637.27285f, -1636.19108f, -1635.10677f, -1634.01992f, -1632.93053f, -1631.83858f, -1630.74409f, -1629.64703f, -1628.54742f, -1627.44523f, -1626.34048f, -1625.23315f, -1624.12324f, -1623.01075f, -1621.89567f, -1620.77799f, -1619.65772f, -1618.53485f, -1617.40938f, -1616.2813f, -1615.1506f, -1614.01729f, -1612.88135f, -1611.74279f, -1610.6016f, -1609.45778f, -1608.31131f, -1607.16221f, -1606.01045f, -1604.85605f, -1603.69899f, -1602.53927f, -1601.37689f, -1600.21184f, -1599.04411f, -1597.87372f, -1596.70064f, -1595.52487f, -1594.34642f, -1593.16528f, -1591.98144f, -1590.79489f, -1589.60565f, -1588.41369f, -1587.21902f, -1586.02163f, -1584.82152f, -1583.61868f, -1582.41312f, -1581.20482f, -1579.99378f, -1578.78f, -1577.56347f, -1576.3442f, -1575.12216f, -1573.89737f, -1572.66982f, -1571.4395f, -1570.20641f, -1568.97054f, -1567.7319f, -1566.49047f, -1565.24626f, -1563.99925f, -1562.74945f, -1561.49685f, -1560.24145f, -1558.98324f, -1557.72222f, -1556.45838f, -1555.19172f, -1553.92224f, -1552.64994f, -1551.3748f, -1550.09683f, -1548.81602f, -1547.53236f, -1546.24586f, -1544.95651f, -1543.6643f, -1542.36923f, -1541.07131f, -1539.77051f, -1538.46685f, -1537.16031f, -1535.85089f, -1534.53859f, -1533.2234f, -1531.90532f, -1530.58435f, -1529.26049f, -1527.93372f, -1526.60404f, -1525.27146f, -1523.93596f, -1522.59755f, -1521.25622f, -1519.91196f, -1518.56478f, -1517.21466f, -1515.8616f, -1514.50561f, -1513.14668f, -1511.78479f, -1510.41996f, -1509.05217f, -1507.68143f, -1506.30772f, -1504.93105f, -1503.55141f, -1502.16879f, -1500.7832f, -1499.39463f, -1498.00307f, -1496.60853f, -1495.211f, -1493.81047f, -1492.40695f, -1491.00042f, -1489.59088f, -1488.17834f, -1486.76279f, -1485.34422f, -1483.92263f, -1482.49801f, -1481.07037f, -1479.6397f, -1478.206f, -1476.76926f, -1475.32948f, -1473.88665f, -1472.44078f, -1470.99186f, -1469.53988f, -1468.08484f, -1466.62674f, -1465.16558f, -1463.70135f, -1462.23405f, -1460.76367f, -1459.29022f, -1457.81368f, -1456.33406f, -1454.85136f, -1453.36556f, -1451.87666f, -1450.38467f, -1448.88958f, -1447.39138f, -1445.89008f, -1444.38566f, -1442.87813f, -1441.36749f, -1439.85372f, -1438.33683f, -1436.81681f, -1435.29367f, -1433.76739f, -1432.23797f, -1430.70542f, -1429.16972f, -1427.63088f, -1426.08889f, -1424.54375f, -1422.99546f, -1421.44401f, -1419.88939f, -1418.33162f, -1416.77067f, -1415.20656f, -1413.63928f, -1412.06882f, -1410.49519f, -1408.91837f, -1407.33837f, -1405.75518f, -1404.16881f, -1402.57924f, -1400.98648f, -1399.39052f, -1397.79136f, -1396.18899f, -1394.58342f, -1392.97465f, -1391.36266f, -1389.74745f, -1388.12903f, -1386.50739f, -1384.88253f, -1383.25444f, -1381.62313f, -1379.98859f, -1378.35081f, -1376.7098f, -1375.06556f, -1373.41807f, -1371.76734f, -1370.11336f, -1368.45614f, -1366.79567f, -1365.13195f, -1363.46497f, -1361.79473f, -1360.12124f, -1358.44448f, -1356.76446f, -1355.08118f, -1353.39462f, -1351.7048f, -1350.0117f, -1348.31532f, -1346.61567f, -1344.91274f, -1343.20653f, -1341.49703f, -1339.78425f, -1338.06818f, -1336.34882f, -1334.62616f, -1332.90021f, -1331.17097f, -1329.43842f, -1327.70258f, -1325.96343f, -1324.22098f, -1322.47523f, -1320.72616f, -1318.97379f, -1317.2181f, -1315.4591f, -1313.69678f, -1311.93115f, -1310.16219f, -1308.38992f, -1306.61432f, -1304.8354f, -1303.05316f, -1301.26758f, -1299.47868f, -1297.68644f, -1295.89087f, -1294.09197f, -1292.28973f, -1290.48416f, -1288.67525f, -1286.86299f, -1285.0474f, -1283.22846f, -1281.40618f, -1279.58055f, -1277.75157f, -1275.91925f, -1274.08357f, -1272.24455f, -1270.40217f, -1268.55644f, -1266.70735f, -1264.85491f, -1262.99911f, -1261.13995f, -1259.27743f, -1257.41155f, -1255.54231f, -1253.66971f, -1251.79374f, -1249.91441f, -1248.03171f, -1246.14565f, -1244.25622f, -1242.36342f, -1240.46725f, -1238.56771f, -1236.6648f, -1234.75851f, -1232.84886f, -1230.93583f, -1229.01943f, -1227.09965f, -1225.1765f, -1223.24997f, -1221.32006f, -1219.38678f, -1217.45012f, -1215.51008f, -1213.56666f, -1211.61987f, -1209.66969f, -1207.71613f, -1205.7592f, -1203.79888f, -1201.83518f, -1199.8681f, -1197.89764f, -1195.9238f, -1193.94657f, -1191.96596f, -1189.98197f, -1187.9946f, -1186.00384f, -1184.0097f, -1182.01218f, -1180.01128f, -1178.00699f, -1175.99932f, -1173.98826f, -1171.97383f, -1169.95601f, -1167.93481f, -1165.91022f, -1163.88226f, -1161.85091f, -1159.81618f, -1157.77807f, -1155.73658f, -1153.69171f, -1151.64346f, -1149.59183f, -1147.53682f, -1145.47843f, -1143.41666f, -1141.35152f, -1139.283f, -1137.2111f, -1135.13583f, -1133.05718f, -1130.97516f, -1128.88976f, -1126.80099f, -1124.70885f, -1122.61334f, -1120.51445f, -1118.4122f, -1116.30658f, -1114.19759f, -1112.08524f, -1109.96951f, -1107.85043f, -1105.72798f, -1103.60217f, -1101.473f, -1099.34046f, -1097.20457f, -1095.06532f, -1092.92272f, -1090.77676f, -1088.62745f, -1086.47478f, -1084.31876f, -1082.1594f, -1079.99668f, -1077.83063f, -1075.66122f, -1073.48847f, -1071.31238f, -1069.13295f, -1066.95019f, -1064.76408f, -1062.57464f, -1060.38187f, -1058.18577f, -1055.98634f, -1053.78358f, -1051.57749f, -1049.36809f, -1047.15536f, -1044.93931f, -1042.71994f, -1040.49726f, -1038.27126f, -1036.04195f, -1033.80934f, -1031.57342f, -1029.33419f, -1027.09166f, -1024.84583f, -1022.59671f, -1020.34429f, -1018.08857f, -1015.82957f, -1013.56728f, -1011.3017f, -1009.03285f, -1006.76071f, -1004.4853f, -1002.20661f, -999.92465f, -997.63942f, -995.35092f, -993.05916f, -990.76414f, -988.46587f, -986.16434f, -983.85955f, -981.55152f, -979.24025f, -976.92573f, -974.60797f, -972.28698f, -969.96275f, -967.63529f, -965.30461f, -962.97071f, -960.63358f, -958.29324f, -955.94969f, -953.60292f, -951.25295f, -948.89978f, -946.54341f, -944.18385f, -941.82109f, -939.45515f, -937.08602f, -934.71371f, -932.33822f, -929.95956f, -927.57774f, -925.19275f, -922.80459f, -920.41328f, -918.01882f, -915.62121f, -913.22045f, -910.81656f, -908.40952f, -905.99936f, -903.58606f, -901.16965f, -898.75011f, -896.32746f, -893.9017f, -891.47283f, -889.04086f, -886.60579f, -884.16763f, -881.72638f, -879.28205f, -876.83464f, -874.38416f, -871.9306f, -869.47398f, -867.01431f, -864.55157f, -862.08579f, -859.61697f, -857.1451f, -854.6702f, -852.19226f, -849.71131f, -847.22733f, -844.74034f, -842.25034f, -839.75733f, -837.26133f, -834.76233f, -832.26035f, -829.75538f, -827.24744f, -824.73652f, -822.22264f, -819.70579f, -817.18599f, -814.66325f, -812.13755f, -809.60892f, -807.07736f, -804.54287f, -802.00546f, -799.46514f, -796.9219f, -794.37576f, -791.82673f, -789.2748f, -786.71999f, -784.1623f, -781.60174f, -779.03831f, -776.47202f, -773.90288f, -771.33089f, -768.75606f, -766.17839f, -763.59789f, -761.01457f, -758.42844f, -755.83949f, -753.24774f, -750.6532f, -748.05587f, -745.45575f, -742.85286f, -740.2472f, -737.63877f, -735.02759f, -732.41366f, -729.79699f, -727.17758f, -724.55545f, -721.93059f, -719.30302f, -716.67274f, -714.03977f, -711.4041f, -708.76574f, -706.12471f, -703.481f, -700.83463f, -698.18561f, -695.53393f, -692.87962f, -690.22267f, -687.56309f, -684.90089f, -682.23609f, -679.56868f, -676.89867f, -674.22607f, -671.5509f, -668.87315f, -666.19283f, -663.50996f, -660.82454f, -658.13657f, -655.44608f, -652.75305f, -650.05751f, -647.35946f, -644.65891f, -641.95587f, -639.25033f, -636.54233f, -633.83185f, -631.11891f, -628.40352f, -625.68569f, -622.96542f, -620.24273f, -617.51761f, -614.79009f, -612.06016f, -609.32785f, -606.59314f, -603.85606f, -601.11662f, -598.37481f, -595.63066f, -592.88416f, -590.13534f, -587.38419f, -584.63072f, -581.87495f, -579.11689f, -576.35653f, -573.5939f, -570.829f, -568.06184f, -565.29242f, -562.52077f, -559.74688f, -556.97077f, -554.19244f, -551.41191f, -548.62918f, -545.84427f, -543.05718f, -540.26792f, -537.4765f, -534.68294f, -531.88723f, -529.0894f, -526.28945f, -523.48738f, -520.68322f, -517.87696f, -515.06863f, -512.25822f, -509.44575f, -506.63123f, -503.81466f, -500.99607f, -498.17545f, -495.35282f, -492.52819f, -489.70156f, -486.87295f, -484.04237f, -481.20983f, -478.37534f, -475.5389f, -472.70054f, -469.86025f, -467.01805f, -464.17395f, -461.32796f, -458.48009f, -455.63034f, -452.77874f, -449.9253f, -447.07001f, -444.21289f, -441.35396f, -438.49322f, -435.63068f, -432.76636f, -429.90026f, -427.0324f, -424.16279f, -421.29143f, -418.41834f, -415.54353f, -412.667f, -409.78878f, -406.90887f, -404.02728f, -401.14402f, -398.25911f, -395.37255f, -392.48436f, -389.59454f, -386.70312f, -383.81009f, -380.91547f, -378.01927f, -375.12151f, -372.22218f, -369.32132f, -366.41892f, -363.51499f, -360.60956f, -357.70262f, -354.79419f, -351.88429f, -348.97292f, -346.0601f, -343.14583f, -340.23013f, -337.31301f, -334.39448f, -331.47456f, -328.55325f, -325.63056f, -322.70651f, -319.78111f, -316.85437f, -313.9263f, -310.99692f, -308.06623f, -305.13425f, -302.20099f, -299.26646f, -296.33067f, -293.39364f, -290.45537f, -287.51588f, -284.57518f, -281.63328f, -278.69019f, -275.74593f, -272.80051f, -269.85394f, -266.90623f, -263.95739f, -261.00744f, -258.05639f, -255.10424f, -252.15102f, -249.19673f, -246.24139f, -243.285f, -240.32759f, -237.36915f, -234.40972f, -231.44928f, -228.48787f, -225.52549f, -222.56215f, -219.59787f, -216.63266f, -213.66652f, -210.69948f, -207.73155f, -204.76273f, -201.79304f, -198.82249f, -195.8511f, -192.87887f, -189.90582f, -186.93197f, -183.95732f, -180.98188f, -178.00568f, -175.02871f, -172.051f, -169.07256f, -166.09339f, -163.11352f, -160.13295f, -157.1517f, -154.16977f, -151.18719f, -148.20396f, -145.2201f, -142.23562f, -139.25054f, -136.26485f, -133.27859f, -130.29175f, -127.30436f, -124.31642f, -121.32795f, -118.33896f, -115.34947f, -112.35948f, -109.36901f, -106.37807f, -103.38668f, -100.39484f, -97.40258f, -94.4099f, -91.41681f, -88.42333f, -85.42947f, -82.43525f, -79.44067f, -76.44575f, -73.4505f, -70.45494f, -67.45908f, -64.46293f, -61.4665f, -58.46981f, -55.47286f, -52.47568f, -49.47827f, -46.48065f, -43.48284f, -40.48483f, -37.48665f, -34.48831f, -31.48982f, -28.4912f, -25.49245f, -22.4936f, -19.49465f, -16.49561f, -13.49651f, -10.49734f, -7.49813f, -4.49889f, -1.49963f, 1.49963f, 4.49889f, 7.49813f, 10.49734f, 13.49651f, 16.49561f, 19.49465f, 22.4936f, 25.49245f, 28.4912f, 31.48982f, 34.48831f, 37.48665f, 40.48483f, 43.48284f, 46.48065f, 49.47827f, 52.47568f, 55.47286f, 58.46981f, 61.4665f, 64.46293f, 67.45908f, 70.45494f, 73.4505f, 76.44575f, 79.44067f, 82.43525f, 85.42947f, 88.42333f, 91.41681f, 94.4099f, 97.40258f, 100.39484f, 103.38668f, 106.37807f, 109.36901f, 112.35948f, 115.34947f, 118.33896f, 121.32795f, 124.31642f, 127.30436f, 130.29175f, 133.27859f, 136.26485f, 139.25054f, 142.23562f, 145.2201f, 148.20396f, 151.18719f, 154.16977f, 157.1517f, 160.13295f, 163.11352f, 166.09339f, 169.07256f, 172.051f, 175.02871f, 178.00568f, 180.98188f, 183.95732f, 186.93197f, 189.90582f, 192.87887f, 195.8511f, 198.82249f, 201.79304f, 204.76273f, 207.73155f, 210.69948f, 213.66652f, 216.63266f, 219.59787f, 222.56215f, 225.52549f, 228.48787f, 231.44928f, 234.40972f, 237.36915f, 240.32759f, 243.285f, 246.24139f, 249.19673f, 252.15102f, 255.10424f, 258.05639f, 261.00744f, 263.95739f, 266.90623f, 269.85394f, 272.80051f, 275.74593f, 278.69019f, 281.63328f, 284.57518f, 287.51588f, 290.45537f, 293.39364f, 296.33067f, 299.26646f, 302.20099f, 305.13425f, 308.06623f, 310.99692f, 313.9263f, 316.85437f, 319.78111f, 322.70651f, 325.63056f, 328.55325f, 331.47456f, 334.39448f, 337.31301f, 340.23013f, 343.14583f, 346.0601f, 348.97292f, 351.88429f, 354.79419f, 357.70262f, 360.60956f, 363.51499f, 366.41892f, 369.32132f, 372.22218f, 375.12151f, 378.01927f, 380.91547f, 383.81009f, 386.70312f, 389.59454f, 392.48436f, 395.37255f, 398.25911f, 401.14402f, 404.02728f, 406.90887f, 409.78878f, 412.667f, 415.54353f, 418.41834f, 421.29143f, 424.16279f, 427.0324f, 429.90026f, 432.76636f, 435.63068f, 438.49322f, 441.35396f, 444.21289f, 447.07001f, 449.9253f, 452.77874f, 455.63034f, 458.48009f, 461.32796f, 464.17395f, 467.01805f, 469.86025f, 472.70054f, 475.5389f, 478.37534f, 481.20983f, 484.04237f, 486.87295f, 489.70156f, 492.52819f, 495.35282f, 498.17545f, 500.99607f, 503.81466f, 506.63123f, 509.44575f, 512.25822f, 515.06863f, 517.87696f, 520.68322f, 523.48738f, 526.28945f, 529.0894f, 531.88723f, 534.68294f, 537.4765f, 540.26792f, 543.05718f, 545.84427f, 548.62918f, 551.41191f, 554.19244f, 556.97077f, 559.74688f, 562.52077f, 565.29242f, 568.06184f, 570.829f, 573.5939f, 576.35653f, 579.11689f, 581.87495f, 584.63072f, 587.38419f, 590.13534f, 592.88416f, 595.63066f, 598.37481f, 601.11662f, 603.85606f, 606.59314f, 609.32785f, 612.06016f, 614.79009f, 617.51761f, 620.24273f, 622.96542f, 625.68569f, 628.40352f, 631.11891f, 633.83185f, 636.54233f, 639.25033f, 641.95587f, 644.65891f, 647.35946f, 650.05751f, 652.75305f, 655.44608f, 658.13657f, 660.82454f, 663.50996f, 666.19283f, 668.87315f, 671.5509f, 674.22607f, 676.89867f, 679.56868f, 682.23609f, 684.90089f, 687.56309f, 690.22267f, 692.87962f, 695.53393f, 698.18561f, 700.83463f, 703.481f, 706.12471f, 708.76574f, 711.4041f, 714.03977f, 716.67274f, 719.30302f, 721.93059f, 724.55545f, 727.17758f, 729.79699f, 732.41366f, 735.02759f, 737.63877f, 740.2472f, 742.85286f, 745.45575f, 748.05587f, 750.6532f, 753.24774f, 755.83949f, 758.42844f, 761.01457f, 763.59789f, 766.17839f, 768.75606f, 771.33089f, 773.90288f, 776.47202f, 779.03831f, 781.60174f, 784.1623f, 786.71999f, 789.2748f, 791.82673f, 794.37576f, 796.9219f, 799.46514f, 802.00546f, 804.54287f, 807.07736f, 809.60892f, 812.13755f, 814.66325f, 817.18599f, 819.70579f, 822.22264f, 824.73652f, 827.24744f, 829.75538f, 832.26035f, 834.76233f, 837.26133f, 839.75733f, 842.25034f, 844.74034f, 847.22733f, 849.71131f, 852.19226f, 854.6702f, 857.1451f, 859.61697f, 862.08579f, 864.55157f, 867.01431f, 869.47398f, 871.9306f, 874.38416f, 876.83464f, 879.28205f, 881.72638f, 884.16763f, 886.60579f, 889.04086f, 891.47283f, 893.9017f, 896.32746f, 898.75011f, 901.16965f, 903.58606f, 905.99936f, 908.40952f, 910.81656f, 913.22045f, 915.62121f, 918.01882f, 920.41328f, 922.80459f, 925.19275f, 927.57774f, 929.95956f, 932.33822f, 934.71371f, 937.08602f, 939.45515f, 941.82109f, 944.18385f, 946.54341f, 948.89978f, 951.25295f, 953.60292f, 955.94969f, 958.29324f, 960.63358f, 962.97071f, 965.30461f, 967.63529f, 969.96275f, 972.28698f, 974.60797f, 976.92573f, 979.24025f, 981.55152f, 983.85955f, 986.16434f, 988.46587f, 990.76414f, 993.05916f, 995.35092f, 997.63942f, 999.92465f, 1002.20661f, 1004.4853f, 1006.76071f, 1009.03285f, 1011.3017f, 1013.56728f, 1015.82957f, 1018.08857f, 1020.34429f, 1022.59671f, 1024.84583f, 1027.09166f, 1029.33419f, 1031.57342f, 1033.80934f, 1036.04195f, 1038.27126f, 1040.49726f, 1042.71994f, 1044.93931f, 1047.15536f, 1049.36809f, 1051.57749f, 1053.78358f, 1055.98634f, 1058.18577f, 1060.38187f, 1062.57464f, 1064.76408f, 1066.95019f, 1069.13295f, 1071.31238f, 1073.48847f, 1075.66122f, 1077.83063f, 1079.99668f, 1082.1594f, 1084.31876f, 1086.47478f, 1088.62745f, 1090.77676f, 1092.92272f, 1095.06532f, 1097.20457f, 1099.34046f, 1101.473f, 1103.60217f, 1105.72798f, 1107.85043f, 1109.96951f, 1112.08524f, 1114.19759f, 1116.30658f, 1118.4122f, 1120.51445f, 1122.61334f, 1124.70885f, 1126.80099f, 1128.88976f, 1130.97516f, 1133.05718f, 1135.13583f, 1137.2111f, 1139.283f, 1141.35152f, 1143.41666f, 1145.47843f, 1147.53682f, 1149.59183f, 1151.64346f, 1153.69171f, 1155.73658f, 1157.77807f, 1159.81618f, 1161.85091f, 1163.88226f, 1165.91022f, 1167.93481f, 1169.95601f, 1171.97383f, 1173.98826f, 1175.99932f, 1178.00699f, 1180.01128f, 1182.01218f, 1184.0097f, 1186.00384f, 1187.9946f, 1189.98197f, 1191.96596f, 1193.94657f, 1195.9238f, 1197.89764f, 1199.8681f, 1201.83518f, 1203.79888f, 1205.7592f, 1207.71613f, 1209.66969f, 1211.61987f, 1213.56666f, 1215.51008f, 1217.45012f, 1219.38678f, 1221.32006f, 1223.24997f, 1225.1765f, 1227.09965f, 1229.01943f, 1230.93583f, 1232.84886f, 1234.75851f, 1236.6648f, 1238.56771f, 1240.46725f, 1242.36342f, 1244.25622f, 1246.14565f, 1248.03171f, 1249.91441f, 1251.79374f, 1253.66971f, 1255.54231f, 1257.41155f, 1259.27743f, 1261.13995f, 1262.99911f, 1264.85491f, 1266.70735f, 1268.55644f, 1270.40217f, 1272.24455f, 1274.08357f, 1275.91925f, 1277.75157f, 1279.58055f, 1281.40618f, 1283.22846f, 1285.0474f, 1286.86299f, 1288.67525f, 1290.48416f, 1292.28973f, 1294.09197f, 1295.89087f, 1297.68644f, 1299.47868f, 1301.26758f, 1303.05316f, 1304.8354f, 1306.61432f, 1308.38992f, 1310.16219f, 1311.93115f, 1313.69678f, 1315.4591f, 1317.2181f, 1318.97379f, 1320.72616f, 1322.47523f, 1324.22098f, 1325.96343f, 1327.70258f, 1329.43842f, 1331.17097f, 1332.90021f, 1334.62616f, 1336.34882f, 1338.06818f, 1339.78425f, 1341.49703f, 1343.20653f, 1344.91274f, 1346.61567f, 1348.31532f, 1350.0117f, 1351.7048f, 1353.39462f, 1355.08118f, 1356.76446f, 1358.44448f, 1360.12124f, 1361.79473f, 1363.46497f, 1365.13195f, 1366.79567f, 1368.45614f, 1370.11336f, 1371.76734f, 1373.41807f, 1375.06556f, 1376.7098f, 1378.35081f, 1379.98859f, 1381.62313f, 1383.25444f, 1384.88253f, 1386.50739f, 1388.12903f, 1389.74745f, 1391.36266f, 1392.97465f, 1394.58342f, 1396.18899f, 1397.79136f, 1399.39052f, 1400.98648f, 1402.57924f, 1404.16881f, 1405.75518f, 1407.33837f, 1408.91837f, 1410.49519f, 1412.06882f, 1413.63928f, 1415.20656f, 1416.77067f, 1418.33162f, 1419.88939f, 1421.44401f, 1422.99546f, 1424.54375f, 1426.08889f, 1427.63088f, 1429.16972f, 1430.70542f, 1432.23797f, 1433.76739f, 1435.29367f, 1436.81681f, 1438.33683f, 1439.85372f, 1441.36749f, 1442.87813f, 1444.38566f, 1445.89008f, 1447.39138f, 1448.88958f, 1450.38467f, 1451.87666f, 1453.36556f, 1454.85136f, 1456.33406f, 1457.81368f, 1459.29022f, 1460.76367f, 1462.23405f, 1463.70135f, 1465.16558f, 1466.62674f, 1468.08484f, 1469.53988f, 1470.99186f, 1472.44078f, 1473.88665f, 1475.32948f, 1476.76926f, 1478.206f, 1479.6397f, 1481.07037f, 1482.49801f, 1483.92263f, 1485.34422f, 1486.76279f, 1488.17834f, 1489.59088f, 1491.00042f, 1492.40695f, 1493.81047f, 1495.211f, 1496.60853f, 1498.00307f, 1499.39463f, 1500.7832f, 1502.16879f, 1503.55141f, 1504.93105f, 1506.30772f, 1507.68143f, 1509.05217f, 1510.41996f, 1511.78479f, 1513.14668f, 1514.50561f, 1515.8616f, 1517.21466f, 1518.56478f, 1519.91196f, 1521.25622f, 1522.59755f, 1523.93596f, 1525.27146f, 1526.60404f, 1527.93372f, 1529.26049f, 1530.58435f, 1531.90532f, 1533.2234f, 1534.53859f, 1535.85089f, 1537.16031f, 1538.46685f, 1539.77051f, 1541.07131f, 1542.36923f, 1543.6643f, 1544.95651f, 1546.24586f, 1547.53236f, 1548.81602f, 1550.09683f, 1551.3748f, 1552.64994f, 1553.92224f, 1555.19172f, 1556.45838f, 1557.72222f, 1558.98324f, 1560.24145f, 1561.49685f, 1562.74945f, 1563.99925f, 1565.24626f, 1566.49047f, 1567.7319f, 1568.97054f, 1570.20641f, 1571.4395f, 1572.66982f, 1573.89737f, 1575.12216f, 1576.3442f, 1577.56347f, 1578.78f, 1579.99378f, 1581.20482f, 1582.41312f, 1583.61868f, 1584.82152f, 1586.02163f, 1587.21902f, 1588.41369f, 1589.60565f, 1590.79489f, 1591.98144f, 1593.16528f, 1594.34642f, 1595.52487f, 1596.70064f, 1597.87372f, 1599.04411f, 1600.21184f, 1601.37689f, 1602.53927f, 1603.69899f, 1604.85605f, 1606.01045f, 1607.16221f, 1608.31131f, 1609.45778f, 1610.6016f, 1611.74279f, 1612.88135f, 1614.01729f, 1615.1506f, 1616.2813f, 1617.40938f, 1618.53485f, 1619.65772f, 1620.77799f, 1621.89567f, 1623.01075f, 1624.12324f, 1625.23315f, 1626.34048f, 1627.44523f, 1628.54742f, 1629.64703f, 1630.74409f, 1631.83858f, 1632.93053f, 1634.01992f, 1635.10677f, 1636.19108f, 1637.27285f, 1638.35208f, 1639.42879f, 1640.50298f, 1641.57464f, 1642.64379f, 1643.71043f, 1644.77456f, 1645.83619f, 1646.89532f, 1647.95196f, 1649.00611f, 1650.05777f, 1651.10695f, 1652.15365f, 1653.19788f, 1654.23965f, 1655.27894f, 1656.31578f, 1657.35017f, 1658.3821f, 1659.41158f, 1660.43862f, 1661.46323f, 1662.4854f, 1663.50513f, 1664.52245f, 1665.53734f, 1666.54982f, 1667.55988f, 1668.56753f, 1669.57279f, 1670.57564f, 1671.57609f, 1672.57416f, 1673.56983f, 1674.56313f, 1675.55404f, 1676.54259f, 1677.52876f, 1678.51257f, 1679.49401f, 1680.4731f, 1681.44984f, 1682.42423f, 1683.39627f, 1684.36598f, 1685.33335f, 1686.29838f, 1687.26109f, 1688.22148f, 1689.17955f, 1690.13531f, 1691.08876f, 1692.0399f, 1692.98874f, 1693.93528f, 1694.87953f, 1695.8215f, 1696.76118f, 1697.69857f, 1698.6337f, 1699.56655f, 1700.49714f, 1701.42546f, 1702.35152f, 1703.27533f, 1704.19689f, 1705.11621f, 1706.03328f, 1706.94812f, 1707.86072f, 1708.7711f, 1709.67925f, 1710.58518f, 1711.4889f, 1712.3904f, 1713.2897f, 1714.18679f, 1715.08169f, 1715.97439f, 1716.8649f, 1717.75322f, 1718.63936f, 1719.52333f, 1720.40512f, 1721.28474f, 1722.1622f, 1723.0375f, 1723.91064f, 1724.78163f, 1725.65047f, 1726.51717f, 1727.38172f, 1728.24415f, 1729.10444f, 1729.9626f, 1730.81864f, 1731.67257f, 1732.52438f, 1733.37407f, 1734.22167f, 1735.06716f, 1735.91055f, 1736.75185f, 1737.59107f, 1738.42819f, 1739.26324f, 1740.09621f, 1740.9271f, 1741.75593f, 1742.5827f, 1743.4074f, 1744.23005f, 1745.05065f, 1745.8692f, 1746.68571f, 1747.50017f, 1748.31261f, 1749.12301f, 1749.93138f, 1750.73774f, 1751.54207f, 1752.34439f, 1753.1447f, 1753.94301f, 1754.73931f, 1755.53361f, 1756.32592f, 1757.11624f, 1757.90458f, 1758.69093f, 1759.47531f, 1760.25771f, 1761.03815f, 1761.81662f, 1762.59312f, 1763.36768f, 1764.14027f, 1764.91092f, 1765.67963f, 1766.44639f, 1767.21122f, 1767.97412f, 1768.73509f, 1769.49413f, 1770.25125f, 1771.00646f, 1771.75975f, 1772.51114f, 1773.26062f, 1774.0082f, 1774.75389f, 1775.49768f, 1776.23958f, 1776.97961f, 1777.71775f, 1778.45401f, 1779.1884f, 1779.92093f, 1780.65159f, 1781.38039f, 1782.10733f, 1782.83243f, 1783.55567f, 1784.27707f, 1784.99663f, 1785.71435f, 1786.43024f, 1787.1443f, 1787.85654f, 1788.56696f, 1789.27556f, 1789.98234f, 1790.68732f, 1791.3905f, 1792.09187f, 1792.79144f, 1793.48923f, 1794.18522f, 1794.87943f, 1795.57185f, 1796.2625f, 1796.95138f, 1797.63848f, 1798.32382f, 1799.0074f, 1799.68922f, 1800.36928f, 1801.0476f, 1801.72417f, 1802.39899f, 1803.07208f, 1803.74343f, 1804.41305f, 1805.08094f, 1805.74711f, 1806.41155f, 1807.07429f, 1807.73531f, 1808.39462f, 1809.05223f, 1809.70813f, 1810.36234f, 1811.01486f, 1811.66568f, 1812.31482f, 1812.96228f, 1813.60806f, 1814.25217f, 1814.8946f, 1815.53537f, 1816.17448f, 1816.81192f, 1817.44771f, 1818.08185f, 1818.71434f, 1819.34519f, 1819.97439f, 1820.60196f, 1821.22789f, 1821.85219f, 1822.47487f, 1823.09593f, 1823.71536f, 1824.33318f, 1824.94939f, 1825.56399f, 1826.17699f, 1826.78839f, 1827.39819f, 1828.0064f, 1828.61301f, 1829.21805f, 1829.8215f, 1830.42337f, 1831.02366f, 1831.62239f, 1832.21954f, 1832.81514f, 1833.40917f, 1834.00164f, 1834.59256f, 1835.18194f, 1835.76976f, 1836.35604f, 1836.94079f, 1837.52399f, 1838.10567f, 1838.68581f, 1839.26444f, 1839.84154f, 1840.41712f, 1840.99118f, 1841.56374f, 1842.13479f, 1842.70434f, 1843.27238f, 1843.83893f, 1844.40398f, 1844.96755f, 1845.52962f, 1846.09022f, 1846.64933f, 1847.20697f, 1847.76314f, 1848.31784f, 1848.87107f, 1849.42284f, 1849.97315f, 1850.522f, 1851.0694f, 1851.61536f, 1852.15987f, 1852.70293f, 1853.24456f, 1853.78476f, 1854.32352f, 1854.86085f, 1855.39676f, 1855.93125f, 1856.46431f, 1856.99597f, 1857.52621f, 1858.05504f, 1858.58247f, 1859.1085f, 1859.63313f, 1860.15637f, 1860.67821f, 1861.19867f, 1861.71774f, 1862.23543f, 1862.75174f, 1863.26667f, 1863.78024f, 1864.29243f, 1864.80326f, 1865.31273f, 1865.82084f, 1866.3276f, 1866.833f, 1867.33705f, 1867.83976f, 1868.34113f, 1868.84115f, 1869.33984f, 1869.8372f, 1870.33323f, 1870.82793f, 1871.32131f, 1871.81337f, 1872.30411f, 1872.79354f, 1873.28166f, 1873.76847f, 1874.25398f, 1874.73818f, 1875.22109f, 1875.7027f, 1876.18302f, 1876.66206f, 1877.13981f, 1877.61627f, 1878.09146f, 1878.56537f, 1879.03801f, 1879.50938f, 1879.97948f, 1880.44832f, 1880.9159f, 1881.38222f, 1881.84729f, 1882.3111f, 1882.77367f, 1883.23499f, 1883.69507f, 1884.15391f, 1884.61152f, 1885.06789f, 1885.52304f, 1885.97695f, 1886.42964f, 1886.88111f, 1887.33137f, 1887.78041f, 1888.22823f, 1888.67485f, 1889.12026f, 1889.56447f, 1890.00748f, 1890.44929f, 1890.88991f, 1891.32933f, 1891.76757f, 1892.20463f, 1892.6405f, 1893.07519f, 1893.5087f, 1893.94105f, 1894.37222f, 1894.80222f, 1895.23106f, 1895.65873f, 1896.08525f, 1896.51061f, 1896.93482f, 1897.35788f, 1897.77979f, 1898.20056f, 1898.62018f, 1899.03866f, 1899.45601f, 1899.87223f, 1900.28731f, 1900.70127f, 1901.1141f, 1901.52581f, 1901.9364f, 1902.34588f, 1902.75424f, 1903.16149f, 1903.56763f, 1903.97267f, 1904.3766f, 1904.77944f, 1905.18117f, 1905.58182f, 1905.98137f, 1906.37983f, 1906.77721f, 1907.1735f, 1907.56872f, 1907.96285f, 1908.35591f, 1908.7479f, 1909.13882f, 1909.52867f, 1909.91746f, 1910.30519f, 1910.69185f, 1911.07747f, 1911.46202f, 1911.84553f, 1912.22799f, 1912.6094f, 1912.98977f, 1913.3691f, 1913.74739f, 1914.12465f, 1914.50087f, 1914.87607f, 1915.25024f, 1915.62338f, 1915.9955f, 1916.36661f, 1916.73669f, 1917.10576f, 1917.47382f, 1917.84087f, 1918.20692f, 1918.57196f, 1918.936f, 1919.29904f, 1919.66109f, 1920.02214f, 1920.3822f, 1920.74127f, 1921.09936f, 1921.45646f, 1921.81258f, 1922.16772f, 1922.52189f, 1922.87508f, 1923.22731f, 1923.57856f, 1923.92885f, 1924.27818f, 1924.62654f, 1924.97395f, 1925.3204f, 1925.66589f, 1926.01044f, 1926.35403f, 1926.69668f, 1927.03839f, 1927.37915f, 1927.71898f, 1928.05787f, 1928.39582f, 1928.73285f, 1929.06894f, 1929.40411f, 1929.73835f, 1930.07167f, 1930.40408f, 1930.73556f, 1931.06613f, 1931.39579f, 1931.72453f, 1932.05237f, 1932.3793f, 1932.70533f, 1933.03046f, 1933.35469f, 1933.67803f, 1934.00047f, 1934.32202f, 1934.64268f, 1934.96245f, 1935.28134f, 1935.59934f, 1935.91647f, 1936.23272f, 1936.54809f, 1936.86259f, 1937.17622f, 1937.48898f, 1937.80088f, 1938.11191f, 1938.42208f, 1938.73139f, 1939.03984f, 1939.34744f, 1939.65418f, 1939.96007f, 1940.26512f, 1940.56932f, 1940.87267f, 1941.17519f, 1941.47686f, 1941.7777f, 1942.0777f, 1942.37687f, 1942.67521f, 1942.97271f, 1943.2694f, 1943.56526f, 1943.86029f, 1944.15451f, 1944.44791f, 1944.74049f, 1945.03226f, 1945.32322f, 1945.61337f, 1945.90272f, 1946.19125f, 1946.47899f, 1946.76592f, 1947.05206f, 1947.3374f, 1947.62194f, 1947.9057f, 1948.18866f, 1948.47083f, 1948.75222f, 1949.03283f, 1949.31265f, 1949.59169f, 1949.86996f, 1950.14745f, 1950.42417f, 1950.70011f, 1950.97529f, 1951.24969f, 1951.52334f, 1951.79621f, 1952.06833f, 1952.33969f, 1952.61029f, 1952.88014f, 1953.14923f, 1953.41757f, 1953.68516f, 1953.952f, 1954.2181f, 1954.48346f, 1954.74807f, 1955.01195f, 1955.27508f, 1955.53748f, 1955.79915f, 1956.06009f, 1956.32029f, 1956.57977f, 1956.83853f, 1957.09656f, 1957.35386f, 1957.61045f, 1957.86632f, 1958.12147f, 1958.37591f, 1958.62964f, 1958.88265f, 1959.13496f, 1959.38656f, 1959.63746f, 1959.88765f, 1960.13714f, 1960.38594f, 1960.63403f, 1960.88143f, 1961.12814f, 1961.37416f, 1961.61948f, 1961.86412f, 1962.10807f, 1962.35134f, 1962.59392f, 1962.83583f, 1963.07705f, 1963.3176f, 1963.55748f, 1963.79668f, 1964.0352f, 1964.27306f, 1964.51025f, 1964.74678f, 1964.98264f, 1965.21784f, 1965.45238f, 1965.68625f, 1965.91947f, 1966.15204f, 1966.38395f, 1966.61521f, 1966.84582f, 1967.07578f, 1967.3051f, 1967.53377f, 1967.76179f, 1967.98918f, 1968.21593f, 1968.44203f, 1968.6675f, 1968.89234f, 1969.11655f, 1969.34012f, 1969.56306f, 1969.78538f, 1970.00707f, 1970.22813f, 1970.44858f, 1970.6684f, 1970.8876f, 1971.10618f, 1971.32415f, 1971.54151f, 1971.75825f, 1971.97438f, 1972.1899f, 1972.40482f, 1972.61913f, 1972.83283f, 1973.04593f, 1973.25843f, 1973.47033f, 1973.68163f, 1973.89234f, 1974.10245f, 1974.31197f, 1974.5209f, 1974.72924f, 1974.93699f, 1975.14415f, 1975.35073f, 1975.55673f, 1975.76214f, 1975.96697f, 1976.17123f, 1976.37491f, 1976.57801f, 1976.78054f, 1976.98249f, 1977.18388f, 1977.38469f, 1977.58494f, 1977.78463f, 1977.98374f, 1978.1823f, 1978.38029f, 1978.57772f, 1978.7746f, 1978.97092f, 1979.16668f, 1979.36189f, 1979.55654f, 1979.75065f, 1979.94421f, 1980.13721f, 1980.32968f, 1980.52159f, 1980.71297f, 1980.9038f, 1981.09409f, 1981.28384f, 1981.47306f, 1981.66174f, 1981.84988f, 1982.03749f, 1982.22457f, 1982.41112f, 1982.59715f, 1982.78264f, 1982.96761f, 1983.15205f, 1983.33597f, 1983.51937f, 1983.70225f, 1983.88461f, 1984.06646f, 1984.24779f, 1984.4286f, 1984.6089f, 1984.78869f, 1984.96797f, 1985.14674f, 1985.325f, 1985.50276f, 1985.68001f, 1985.85676f, 1986.03301f, 1986.20876f, 1986.384f, 1986.55876f, 1986.73301f, 1986.90677f, 1987.08004f, 1987.25281f, 1987.42509f, 1987.59689f, 1987.76819f, 1987.93901f, 1988.10934f, 1988.27919f, 1988.44856f, 1988.61744f, 1988.78585f, 1988.95377f, 1989.12122f, 1989.2882f, 1989.45469f, 1989.62072f, 1989.78627f, 1989.95135f, 1990.11596f, 1990.2801f, 1990.44378f, 1990.60699f, 1990.76974f, 1990.93202f, 1991.09384f, 1991.2552f, 1991.4161f, 1991.57654f, 1991.73653f, 1991.89606f, 1992.05514f, 1992.21376f, 1992.37193f, 1992.52965f, 1992.68693f, 1992.84375f, 1993.00013f, 1993.15606f, 1993.31155f, 1993.46659f, 1993.62119f, 1993.77535f, 1993.92908f, 1994.08236f, 1994.23521f, 1994.38762f, 1994.5396f, 1994.69114f, 1994.84225f, 1994.99293f, 1995.14318f, 1995.29301f, 1995.4424f, 1995.59137f, 1995.73992f, 1995.88804f, 1996.03573f, 1996.18301f, 1996.32987f, 1996.4763f, 1996.62232f, 1996.76792f, 1996.91311f, 1997.05788f, 1997.20224f, 1997.34619f, 1997.48972f, 1997.63285f, 1997.77557f, 1997.91788f, 1998.05978f, 1998.20128f, 1998.34237f, 1998.48306f, 1998.62335f, 1998.76324f, 1998.90272f, 1999.04181f, 1999.18051f, 1999.3188f, 1999.4567f, 1999.59421f, 1999.73132f, 1999.86804f, 2000.00437f, 2000.14031f, 2000.27586f, 2000.41103f, 2000.54581f, 2000.6802f, 2000.81421f, 2000.94783f, 2001.08107f, 2001.21394f, 2001.34642f, 2001.47852f, 2001.61024f, 2001.74159f, 2001.87256f, 2002.00316f, 2002.13338f, 2002.26323f, 2002.39271f, 2002.52182f, 2002.65056f, 2002.77893f, 2002.90693f, 2003.03456f, 2003.16183f, 2003.28874f, 2003.41528f, 2003.54146f, 2003.66728f, 2003.79274f, 2003.91784f, 2004.04258f, 2004.16696f, 2004.29099f, 2004.41466f, 2004.53798f, 2004.66094f, 2004.78355f, 2004.90581f, 2005.02772f, 2005.14928f, 2005.27049f, 2005.39136f, 2005.51188f, 2005.63205f, 2005.75188f, 2005.87136f, 2005.9905f, 2006.1093f, 2006.22776f, 2006.34588f, 2006.46366f, 2006.5811f, 2006.69821f, 2006.81498f, 2006.93142f, 2007.04752f, 2007.16328f, 2007.27872f, 2007.39383f, 2007.5086f, 2007.62304f, 2007.73716f, 2007.85095f, 2007.96441f, 2008.07755f, 2008.19036f, 2008.30285f, 2008.41501f, 2008.52686f, 2008.63838f, 2008.74958f, 2008.86046f, 2008.97103f, 2009.08127f, 2009.1912f, 2009.30082f, 2009.41012f, 2009.5191f, 2009.62777f, 2009.73613f, 2009.84418f, 2009.95192f, 2010.05935f, 2010.16647f, 2010.27328f, 2010.37979f, 2010.48599f, 2010.59188f, 2010.69747f, 2010.80276f, 2010.90774f, 2011.01242f, 2011.1168f, 2011.22088f, 2011.32466f, 2011.42815f, 2011.53133f, 2011.63422f, 2011.73681f, 2011.83911f, 2011.94112f, 2012.04283f, 2012.14424f, 2012.24537f, 2012.34621f, 2012.44675f, 2012.54701f, 2012.64697f, 2012.74665f, 2012.84605f, 2012.94515f, 2013.04398f, 2013.14251f, 2013.24077f, 2013.33874f, 2013.43643f, 2013.53383f, 2013.63096f, 2013.72781f, 2013.82438f, 2013.92067f, 2014.01669f, 2014.11242f, 2014.20788f, 2014.30307f, 2014.39798f, 2014.49262f, 2014.58699f, 2014.68109f, 2014.77491f, 2014.86847f, 2014.96175f, 2015.05477f, 2015.14751f, 2015.24f, 2015.33221f, 2015.42416f, 2015.51584f, 2015.60726f, 2015.69842f, 2015.78931f, 2015.87994f, 2015.97032f, 2016.06043f, 2016.15028f, 2016.23987f, 2016.3292f, 2016.41828f, 2016.5071f, 2016.59566f, 2016.68397f, 2016.77202f, 2016.85982f, 2016.94737f, 2017.03466f, 2017.1217f, 2017.20849f, 2017.29503f, 2017.38132f, 2017.46737f, 2017.55316f, 2017.63871f, 2017.72401f, 2017.80906f, 2017.89387f, 2017.97843f, 2018.06276f, 2018.14683f, 2018.23067f, 2018.31426f, 2018.39761f, 2018.48072f, 2018.56359f, 2018.64622f, 2018.72862f, 2018.81077f, 2018.89269f, 2018.97437f, 2019.05582f, 2019.13703f, 2019.21801f, 2019.29875f, 2019.37926f, 2019.45954f, 2019.53959f, 2019.6194f, 2019.69898f, 2019.77834f, 2019.85747f, 2019.93636f, 2020.01503f, 2020.09347f, 2020.17169f, 2020.24968f, 2020.32744f, 2020.40498f, 2020.4823f, 2020.55939f, 2020.63626f, 2020.71291f, 2020.78934f, 2020.86554f, 2020.94153f, 2021.01729f, 2021.09284f, 2021.16817f, 2021.24328f, 2021.31818f, 2021.39285f, 2021.46732f, 2021.54156f, 2021.6156f, 2021.68941f, 2021.76302f, 2021.83641f, 2021.90959f, 2021.98256f, 2022.05532f, 2022.12787f, 2022.2002f, 2022.27233f, 2022.34425f, 2022.41596f, 2022.48747f, 2022.55877f, 2022.62986f, 2022.70075f, 2022.77143f, 2022.84191f, 2022.91218f, 2022.98225f, 2023.05212f, 2023.12178f, 2023.19125f, 2023.26051f, 2023.32957f, 2023.39844f, 2023.4671f, 2023.53556f, 2023.60383f, 2023.6719f, 2023.73977f, 2023.80745f, 2023.87493f, 2023.94222f, 2024.00931f, 2024.0762f, 2024.14291f, 2024.20942f, 2024.27574f, 2024.34186f, 2024.4078f, 2024.47354f, 2024.53909f, 2024.60446f, 2024.66963f, 2024.73462f, 2024.79941f, 2024.86402f, 2024.92845f, 2024.99268f, 2025.05673f, 2025.1206f, 2025.18428f, 2025.24778f, 2025.31109f, 2025.37422f, 2025.43716f, 2025.49993f, 2025.56251f, 2025.62491f, 2025.68713f, 2025.74917f, 2025.81103f, 2025.87271f, 2025.93422f, 2025.99554f, 2026.05669f, 2026.11766f, 2026.17845f, 2026.23907f, 2026.29951f, 2026.35978f, 2026.41987f, 2026.47979f, 2026.53953f, 2026.5991f, 2026.6585f, 2026.71773f, 2026.77678f, 2026.83567f, 2026.89438f, 2026.95292f, 2027.0113f, 2027.0695f, 2027.12754f, 2027.18541f, 2027.24311f, 2027.30064f, 2027.358f, 2027.4152f, 2027.47224f, 2027.52911f, 2027.58581f, 2027.64235f, 2027.69873f, 2027.75494f, 2027.81099f, 2027.86687f, 2027.9226f, 2027.97816f, 2028.03356f, 2028.08881f, 2028.14389f, 2028.19881f, 2028.25357f, 2028.30817f, 2028.36262f, 2028.41691f, 2028.47104f, 2028.52501f, 2028.57883f, 2028.63249f, 2028.68599f, 2028.73934f, 2028.79254f, 2028.84558f, 2028.89847f, 2028.9512f, 2029.00378f, 2029.05621f, 2029.10848f, 2029.16061f, 2029.21258f, 2029.26441f, 2029.31608f, 2029.3676f, 2029.41897f, 2029.4702f, 2029.52127f, 2029.5722f, 2029.62298f, 2029.67361f, 2029.72409f, 2029.77443f, 2029.82463f, 2029.87467f, 2029.92457f, 2029.97433f, 2030.02394f, 2030.07341f, 2030.12274f, 2030.17192f, 2030.22096f, 2030.26985f, 2030.31861f, 2030.36722f, 2030.4157f, 2030.46403f, 2030.51222f, 2030.56027f, 2030.60818f, 2030.65595f, 2030.70359f, 2030.75108f, 2030.79844f, 2030.84566f, 2030.89275f, 2030.93969f, 2030.9865f, 2031.03318f, 2031.07972f, 2031.12612f, 2031.17239f, 2031.21853f, 2031.26453f, 2031.31039f, 2031.35613f, 2031.40173f, 2031.4472f, 2031.49253f, 2031.53774f, 2031.58281f, 2031.62776f, 2031.67257f, 2031.71725f, 2031.7618f, 2031.80623f, 2031.85052f, 2031.89469f, 2031.93872f, 2031.98263f, 2032.02642f, 2032.07007f, 2032.1136f, 2032.157f, 2032.20027f, 2032.24342f, 2032.28645f, 2032.32935f, 2032.37212f, 2032.41477f, 2032.4573f, 2032.4997f, 2032.54198f, 2032.58414f, 2032.62617f, 2032.66809f, 2032.70988f, 2032.75154f, 2032.79309f, 2032.83452f, 2032.87583f, 2032.91701f, 2032.95808f, 2032.99903f, 2033.03986f, 2033.08057f, 2033.12116f, 2033.16163f, 2033.20199f, 2033.24223f, 2033.28235f, 2033.32235f, 2033.36224f, 2033.40202f, 2033.44167f, 2033.48122f, 2033.52064f, 2033.55996f, 2033.59915f, 2033.63824f, 2033.67721f, 2033.71607f, 2033.75481f, 2033.79344f, 2033.83196f, 2033.87037f, 2033.90867f, 2033.94685f, 2033.98493f, 2034.02289f, 2034.06074f, 2034.09848f, 2034.13612f, 2034.17364f, 2034.21105f, 2034.24836f, 2034.28556f, 2034.32264f, 2034.35962f, 2034.3965f, 2034.43326f, 2034.46992f, 2034.50648f, 2034.54292f, 2034.57926f, 2034.6155f, 2034.65163f, 2034.68765f, 2034.72357f, 2034.75938f, 2034.79509f, 2034.8307f, 2034.8662f, 2034.9016f, 2034.9369f, 2034.9721f, 2035.00719f, 2035.04218f, 2035.07707f, 2035.11185f, 2035.14654f, 2035.18112f, 2035.21561f, 2035.24999f, 2035.28427f, 2035.31846f, 2035.35254f, 2035.38653f, 2035.42041f, 2035.4542f, 2035.48789f, 2035.52148f, 2035.55497f, 2035.58837f, 2035.62167f, 2035.65487f, 2035.68798f, 2035.72099f, 2035.7539f, 2035.78672f, 2035.81944f, 2035.85206f, 2035.8846f, 2035.91703f, 2035.94938f, 2035.98162f, 2036.01378f, 2036.04584f, 2036.07781f, 2036.10968f, 2036.14146f, 2036.17315f, 2036.20475f, 2036.23625f, 2036.26767f, 2036.29899f, 2036.33022f, 2036.36136f, 2036.39241f, 2036.42337f, 2036.45424f, 2036.48502f, 2036.5157f, 2036.5463f, 2036.57682f, 2036.60724f, 2036.63757f, 2036.66782f, 2036.69797f, 2036.72804f, 2036.75802f, 2036.78792f, 2036.81773f, 2036.84745f, 2036.87708f, };\n\n#endif /* EXPIT_H */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/float_expo_table.h", "content": "/*\n * float_expot_table.h\n *\n * Created on: Nov 23, 2020\n * Author: SUPER\n */\n\n#ifndef INC_FLOAT_EXPO_TABLE_H_\n#define INC_FLOAT_EXPO_TABLE_H_\n\nconst float float_expo_table[1024];\n\n#endif /* INC_FLOAT_EXPO_TABLE_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/lerp.h", "content": "/*\n * lerp.h\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_LERP_H_\n#define INC_LERP_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position);\nfloat lerp_const_float(const float *_buf, uint16_t _bufsize, float position);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_LERP_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/lfo.h", "content": "/*\n * lfo.h\n *\n * Created on: Jan 8, 2023\n * Author: chrismcdowell\n */\n\n#ifndef LFO_H_\n#define LFO_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\ntypedef struct {\n\tuint16_t raw;\n\tfloat out;\n\tuint32_t phase_increment;\n\tuint32_t phase_index;\n} lfo_t;\n\nuint32_t lfo_tick(volatile lfo_t *lfo, float _frequency, int16_t _mod);\nint16_t op_tick(volatile lfo_t *lfo, float _frequency, int16_t _mod);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* LFO_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/logit.h", "content": "\n#ifndef LOGIT_H\n#define LOGIT_H\n\n#define LOGIT_LENGTH 4096\n\nstatic const float logit[] = { -2047.0f, -2047.0f, -2047.0f, -2047.0f, -2047.0f, -2047.0f, -2003.28516f, -1955.8781f, -1914.80216f, -1878.56174f, -1846.13564f, -1816.79548f, -1790.00344f, -1765.35112f, -1742.52103f, -1721.26152f, -1701.3697f, -1682.67963f, -1665.05384f, -1648.37717f, -1632.55223f, -1617.49585f, -1603.1365f, -1589.41219f, -1576.26885f, -1563.65902f, -1551.54085f, -1539.87721f, -1528.63504f, -1517.78474f, -1507.29974f, -1497.15608f, -1487.33208f, -1477.80806f, -1468.56611f, -1459.58987f, -1450.86436f, -1442.37585f, -1434.11169f, -1426.06023f, -1418.21068f, -1410.55308f, -1403.07818f, -1395.77737f, -1388.64266f, -1381.66656f, -1374.84211f, -1368.16279f, -1361.62248f, -1355.21545f, -1348.9363f, -1342.77999f, -1336.74173f, -1330.81703f, -1325.00163f, -1319.29154f, -1313.68294f, -1308.17226f, -1302.75607f, -1297.43116f, -1292.19445f, -1287.04302f, -1281.9741f, -1276.98505f, -1272.07336f, -1267.23661f, -1262.47254f, -1257.77894f, -1253.15372f, -1248.59491f, -1244.10057f, -1239.66888f, -1235.29809f, -1230.98652f, -1226.73255f, -1222.53464f, -1218.3913f, -1214.30111f, -1210.26269f, -1206.27473f, -1202.33595f, -1198.44513f, -1194.60109f, -1190.8027f, -1187.04887f, -1183.33854f, -1179.67069f, -1176.04434f, -1172.45854f, -1168.91237f, -1165.40496f, -1161.93543f, -1158.50296f, -1155.10675f, -1151.74603f, -1148.42004f, -1145.12806f, -1141.86937f, -1138.6433f, -1135.44919f, -1132.28638f, -1129.15427f, -1126.05223f, -1122.97969f, -1119.93608f, -1116.92083f, -1113.93342f, -1110.97331f, -1108.04001f, -1105.13301f, -1102.25184f, -1099.39603f, -1096.56512f, -1093.75867f, -1090.97625f, -1088.21743f, -1085.48181f, -1082.769f, -1080.0786f, -1077.41022f, -1074.76352f, -1072.13812f, -1069.53367f, -1066.94983f, -1064.38627f, -1061.84265f, -1059.31868f, -1056.81402f, -1054.32838f, -1051.86146f, -1049.41298f, -1046.98264f, -1044.57018f, -1042.17532f, -1039.7978f, -1037.43737f, -1035.09376f, -1032.76673f, -1030.45604f, -1028.16146f, -1025.88275f, -1023.61968f, -1021.37204f, -1019.13961f, -1016.92218f, -1014.71953f, -1012.53147f, -1010.35779f, -1008.19831f, -1006.05282f, -1003.92114f, -1001.80309f, -999.69849f, -997.60716f, -995.52892f, -993.46362f, -991.41107f, -989.37112f, -987.34361f, -985.32838f, -983.32527f, -981.33414f, -979.35484f, -977.38721f, -975.43113f, -973.48644f, -971.553f, -969.63069f, -967.71938f, -965.81892f, -963.92919f, -962.05006f, -960.18142f, -958.32313f, -956.47509f, -954.63717f, -952.80925f, -950.99123f, -949.18298f, -947.38441f, -945.5954f, -943.81585f, -942.04565f, -940.2847f, -938.5329f, -936.79015f, -935.05635f, -933.33141f, -931.61523f, -929.90771f, -928.20877f, -926.51831f, -924.83626f, -923.16251f, -921.49698f, -919.83959f, -918.19026f, -916.5489f, -914.91543f, -913.28978f, -911.67186f, -910.06159f, -908.4589f, -906.86372f, -905.27597f, -903.69558f, -902.12247f, -900.55658f, -898.99783f, -897.44616f, -895.9015f, -894.36379f, -892.83294f, -891.30892f, -889.79163f, -888.28104f, -886.77706f, -885.27965f, -883.78873f, -882.30426f, -880.82617f, -879.3544f, -877.8889f, -876.4296f, -874.97647f, -873.52943f, -872.08843f, -870.65343f, -869.22436f, -867.80119f, -866.38384f, -864.97228f, -863.56645f, -862.16631f, -860.7718f, -859.38288f, -857.9995f, -856.62162f, -855.24917f, -853.88213f, -852.52044f, -851.16407f, -849.81296f, -848.46707f, -847.12636f, -845.79079f, -844.46031f, -843.13488f, -841.81447f, -840.49903f, -839.18852f, -837.8829f, -836.58214f, -835.28619f, -833.99501f, -832.70858f, -831.42684f, -830.14977f, -828.87733f, -827.60948f, -826.34619f, -825.08742f, -823.83313f, -822.5833f, -821.33788f, -820.09685f, -818.86017f, -817.62781f, -816.39974f, -815.17592f, -813.95632f, -812.74092f, -811.52967f, -810.32255f, -809.11953f, -807.92059f, -806.72567f, -805.53477f, -804.34785f, -803.16489f, -801.98584f, -800.81069f, -799.63941f, -798.47197f, -797.30834f, -796.1485f, -794.99241f, -793.84006f, -792.69142f, -791.54645f, -790.40515f, -789.26747f, -788.13339f, -787.0029f, -785.87596f, -784.75255f, -783.63265f, -782.51623f, -781.40328f, -780.29376f, -779.18765f, -778.08493f, -776.98558f, -775.88958f, -774.79689f, -773.70751f, -772.62141f, -771.53857f, -770.45896f, -769.38257f, -768.30937f, -767.23935f, -766.17248f, -765.10874f, -764.04812f, -762.99059f, -761.93613f, -760.88472f, -759.83635f, -758.79099f, -757.74863f, -756.70925f, -755.67283f, -754.63934f, -753.60878f, -752.58112f, -751.55634f, -750.53443f, -749.51538f, -748.49915f, -747.48574f, -746.47513f, -745.4673f, -744.46223f, -743.45991f, -742.46032f, -741.46344f, -740.46927f, -739.47777f, -738.48894f, -737.50276f, -736.51922f, -735.53829f, -734.55997f, -733.58424f, -732.61108f, -731.64047f, -730.67241f, -729.70688f, -728.74386f, -727.78334f, -726.82531f, -725.86974f, -724.91663f, -723.96597f, -723.01773f, -722.0719f, -721.12848f, -720.18745f, -719.24878f, -718.31248f, -717.37853f, -716.44691f, -715.51761f, -714.59062f, -713.66592f, -712.74351f, -711.82337f, -710.90548f, -709.98984f, -709.07644f, -708.16525f, -707.25627f, -706.34949f, -705.4449f, -704.54247f, -703.64221f, -702.7441f, -701.84813f, -700.95428f, -700.06255f, -699.17292f, -698.28539f, -697.39993f, -696.51655f, -695.63523f, -694.75596f, -693.87872f, -693.00352f, -692.13033f, -691.25915f, -690.38996f, -689.52276f, -688.65754f, -687.79428f, -686.93298f, -686.07362f, -685.2162f, -684.3607f, -683.50712f, -682.65545f, -681.80567f, -680.95778f, -680.11177f, -679.26762f, -678.42534f, -677.5849f, -676.74631f, -675.90954f, -675.0746f, -674.24147f, -673.41014f, -672.58061f, -671.75287f, -670.9269f, -670.1027f, -669.28026f, -668.45957f, -667.64063f, -666.82342f, -666.00794f, -665.19417f, -664.38212f, -663.57176f, -662.7631f, -661.95613f, -661.15083f, -660.3472f, -659.54523f, -658.74492f, -657.94625f, -657.14922f, -656.35382f, -655.56004f, -654.76788f, -653.97732f, -653.18836f, -652.401f, -651.61522f, -650.83102f, -650.04838f, -649.26732f, -648.4878f, -647.70984f, -646.93342f, -646.15853f, -645.38517f, -644.61333f, -643.843f, -643.07418f, -642.30686f, -641.54103f, -640.77669f, -640.01383f, -639.25245f, -638.49253f, -637.73406f, -636.97706f, -636.2215f, -635.46738f, -634.71469f, -633.96343f, -633.2136f, -632.46518f, -631.71817f, -630.97256f, -630.22835f, -629.48552f, -628.74409f, -628.00403f, -627.26534f, -626.52802f, -625.79207f, -625.05746f, -624.32421f, -623.5923f, -622.86172f, -622.13248f, -621.40457f, -620.67797f, -619.95269f, -619.22872f, -618.50605f, -617.78468f, -617.0646f, -616.34581f, -615.6283f, -614.91207f, -614.19711f, -613.48342f, -612.77098f, -612.0598f, -611.34987f, -610.64119f, -609.93374f, -609.22753f, -608.52255f, -607.8188f, -607.11626f, -606.41494f, -605.71482f, -605.01592f, -604.31821f, -603.62169f, -602.92637f, -602.23223f, -601.53927f, -600.84748f, -600.15687f, -599.46742f, -598.77913f, -598.092f, -597.40603f, -596.7212f, -596.03751f, -595.35496f, -594.67354f, -593.99326f, -593.3141f, -592.63605f, -591.95913f, -591.28332f, -590.60861f, -589.935f, -589.2625f, -588.59109f, -587.92077f, -587.25153f, -586.58338f, -585.9163f, -585.2503f, -584.58536f, -583.92149f, -583.25868f, -582.59693f, -581.93623f, -581.27658f, -580.61797f, -579.9604f, -579.30387f, -578.64838f, -577.99391f, -577.34046f, -576.68804f, -576.03663f, -575.38624f, -574.73686f, -574.08848f, -573.4411f, -572.79473f, -572.14934f, -571.50495f, -570.86154f, -570.21912f, -569.57768f, -568.93721f, -568.29772f, -567.65919f, -567.02163f, -566.38503f, -565.74939f, -565.1147f, -564.48096f, -563.84818f, -563.21633f, -562.58543f, -561.95546f, -561.32643f, -560.69833f, -560.07115f, -559.4449f, -558.81957f, -558.19516f, -557.57166f, -556.94907f, -556.32738f, -555.70661f, -555.08673f, -554.46775f, -553.84966f, -553.23247f, -552.61616f, -552.00074f, -551.38619f, -550.77253f, -550.15975f, -549.54783f, -548.93678f, -548.32661f, -547.71729f, -547.10883f, -546.50123f, -545.89449f, -545.28859f, -544.68355f, -544.07935f, -543.47599f, -542.87347f, -542.27179f, -541.67094f, -541.07092f, -540.47173f, -539.87336f, -539.27582f, -538.6791f, -538.08319f, -537.48809f, -536.89381f, -536.30034f, -535.70767f, -535.1158f, -534.52473f, -533.93446f, -533.34499f, -532.7563f, -532.16841f, -531.5813f, -530.99497f, -530.40943f, -529.82467f, -529.24068f, -528.65746f, -528.07502f, -527.49334f, -526.91243f, -526.33228f, -525.7529f, -525.17427f, -524.59639f, -524.01927f, -523.4429f, -522.86728f, -522.2924f, -521.71827f, -521.14488f, -520.57222f, -520.0003f, -519.42912f, -518.85866f, -518.28894f, -517.71994f, -517.15167f, -516.58411f, -516.01728f, -515.45116f, -514.88576f, -514.32107f, -513.75708f, -513.19381f, -512.63124f, -512.06938f, -511.50822f, -510.94775f, -510.38798f, -509.82891f, -509.27052f, -508.71283f, -508.15583f, -507.59951f, -507.04387f, -506.48891f, -505.93464f, -505.38104f, -504.82811f, -504.27586f, -503.72428f, -503.17336f, -502.62311f, -502.07353f, -501.52461f, -500.97634f, -500.42874f, -499.88179f, -499.3355f, -498.78985f, -498.24486f, -497.70051f, -497.15681f, -496.61375f, -496.07134f, -495.52956f, -494.98843f, -494.44792f, -493.90806f, -493.36882f, -492.83021f, -492.29223f, -491.75488f, -491.21815f, -490.68205f, -490.14656f, -489.61169f, -489.07744f, -488.54381f, -488.01078f, -487.47837f, -486.94657f, -486.41537f, -485.88478f, -485.3548f, -484.82541f, -484.29663f, -483.76844f, -483.24085f, -482.71385f, -482.18745f, -481.66164f, -481.13642f, -480.61178f, -480.08773f, -479.56427f, -479.04138f, -478.51908f, -477.99736f, -477.47621f, -476.95564f, -476.43564f, -475.91622f, -475.39736f, -474.87908f, -474.36136f, -473.8442f, -473.32761f, -472.81159f, -472.29612f, -471.78121f, -471.26686f, -470.75306f, -470.23982f, -469.72713f, -469.21499f, -468.7034f, -468.19236f, -467.68186f, -467.17191f, -466.6625f, -466.15363f, -465.6453f, -465.13751f, -464.63025f, -464.12353f, -463.61735f, -463.11169f, -462.60657f, -462.10198f, -461.59791f, -461.09437f, -460.59135f, -460.08885f, -459.58688f, -459.08543f, -458.58449f, -458.08408f, -457.58417f, -457.08479f, -456.58591f, -456.08755f, -455.58969f, -455.09234f, -454.5955f, -454.09917f, -453.60334f, -453.10801f, -452.61318f, -452.11886f, -451.62503f, -451.1317f, -450.63886f, -450.14652f, -449.65467f, -449.16331f, -448.67245f, -448.18207f, -447.69218f, -447.20277f, -446.71385f, -446.22541f, -445.73746f, -445.24999f, -444.76299f, -444.27647f, -443.79043f, -443.30487f, -442.81978f, -442.33516f, -441.85101f, -441.36734f, -440.88413f, -440.40139f, -439.91912f, -439.43731f, -438.95597f, -438.47509f, -437.99467f, -437.51471f, -437.03521f, -436.55616f, -436.07758f, -435.59944f, -435.12177f, -434.64454f, -434.16777f, -433.69144f, -433.21557f, -432.74014f, -432.26516f, -431.79063f, -431.31654f, -430.84289f, -430.36969f, -429.89692f, -429.4246f, -428.95271f, -428.48126f, -428.01025f, -427.53967f, -427.06953f, -426.59981f, -426.13053f, -425.66168f, -425.19326f, -424.72527f, -424.2577f, -423.79056f, -423.32385f, -422.85755f, -422.39168f, -421.92624f, -421.46121f, -420.9966f, -420.53241f, -420.06863f, -419.60527f, -419.14233f, -418.6798f, -418.21768f, -417.75598f, -417.29468f, -416.83379f, -416.37332f, -415.91325f, -415.45358f, -414.99432f, -414.53547f, -414.07701f, -413.61896f, -413.16131f, -412.70406f, -412.24721f, -411.79076f, -411.33471f, -410.87905f, -410.42378f, -409.96891f, -409.51443f, -409.06034f, -408.60665f, -408.15334f, -407.70042f, -407.24789f, -406.79575f, -406.34399f, -405.89262f, -405.44163f, -404.99103f, -404.5408f, -404.09096f, -403.6415f, -403.19241f, -402.74371f, -402.29538f, -401.84743f, -401.39985f, -400.95265f, -400.50582f, -400.05936f, -399.61327f, -399.16756f, -398.72221f, -398.27724f, -397.83263f, -397.38838f, -396.94451f, -396.501f, -396.05785f, -395.61506f, -395.17264f, -394.73058f, -394.28888f, -393.84754f, -393.40656f, -392.96593f, -392.52566f, -392.08575f, -391.64619f, -391.20699f, -390.76814f, -390.32965f, -389.8915f, -389.45371f, -389.01626f, -388.57917f, -388.14242f, -387.70602f, -387.26996f, -386.83426f, -386.39889f, -385.96387f, -385.5292f, -385.09486f, -384.66087f, -384.22722f, -383.7939f, -383.36093f, -382.92829f, -382.496f, -382.06403f, -381.63241f, -381.20111f, -380.77016f, -380.33953f, -379.90924f, -379.47928f, -379.04965f, -378.62035f, -378.19138f, -377.76273f, -377.33442f, -376.90643f, -376.47876f, -376.05143f, -375.62441f, -375.19772f, -374.77136f, -374.34531f, -373.91959f, -373.49418f, -373.0691f, -372.64434f, -372.21989f, -371.79576f, -371.37195f, -370.94845f, -370.52527f, -370.1024f, -369.67985f, -369.25761f, -368.83568f, -368.41406f, -367.99276f, -367.57176f, -367.15107f, -366.7307f, -366.31062f, -365.89086f, -365.4714f, -365.05225f, -364.6334f, -364.21486f, -363.79662f, -363.37868f, -362.96105f, -362.54371f, -362.12668f, -361.70994f, -361.29351f, -360.87737f, -360.46153f, -360.04599f, -359.63075f, -359.2158f, -358.80114f, -358.38678f, -357.97271f, -357.55894f, -357.14546f, -356.73227f, -356.31937f, -355.90676f, -355.49443f, -355.0824f, -354.67066f, -354.2592f, -353.84803f, -353.43715f, -353.02655f, -352.61624f, -352.20621f, -351.79646f, -351.387f, -350.97782f, -350.56892f, -350.1603f, -349.75196f, -349.3439f, -348.93612f, -348.52862f, -348.12139f, -347.71444f, -347.30777f, -346.90138f, -346.49526f, -346.08941f, -345.68384f, -345.27854f, -344.87351f, -344.46875f, -344.06427f, -343.66006f, -343.25611f, -342.85244f, -342.44903f, -342.04589f, -341.64302f, -341.24042f, -340.83808f, -340.43601f, -340.03421f, -339.63267f, -339.23139f, -338.83037f, -338.42962f, -338.02913f, -337.6289f, -337.22894f, -336.82923f, -336.42978f, -336.03059f, -335.63166f, -335.23299f, -334.83458f, -334.43642f, -334.03852f, -333.64087f, -333.24348f, -332.84634f, -332.44946f, -332.05283f, -331.65645f, -331.26033f, -330.86445f, -330.46883f, -330.07346f, -329.67834f, -329.28346f, -328.88884f, -328.49446f, -328.10034f, -327.70646f, -327.31282f, -326.91943f, -326.52629f, -326.13339f, -325.74074f, -325.34832f, -324.95616f, -324.56423f, -324.17255f, -323.78111f, -323.38991f, -322.99895f, -322.60823f, -322.21775f, -321.82751f, -321.43751f, -321.04774f, -320.65821f, -320.26892f, -319.87987f, -319.49105f, -319.10246f, -318.71411f, -318.326f, -317.93812f, -317.55047f, -317.16305f, -316.77587f, -316.38891f, -316.00219f, -315.6157f, -315.22944f, -314.84341f, -314.45761f, -314.07203f, -313.68669f, -313.30157f, -312.91667f, -312.53201f, -312.14757f, -311.76335f, -311.37937f, -310.9956f, -310.61206f, -310.22874f, -309.84565f, -309.46278f, -309.08013f, -308.6977f, -308.31549f, -307.9335f, -307.55174f, -307.17019f, -306.78886f, -306.40775f, -306.02686f, -305.64618f, -305.26573f, -304.88549f, -304.50546f, -304.12565f, -303.74606f, -303.36668f, -302.98752f, -302.60857f, -302.22983f, -301.8513f, -301.47299f, -301.09489f, -300.717f, -300.33933f, -299.96186f, -299.5846f, -299.20756f, -298.83072f, -298.45409f, -298.07767f, -297.70145f, -297.32545f, -296.94965f, -296.57406f, -296.19867f, -295.82349f, -295.44851f, -295.07374f, -294.69917f, -294.32481f, -293.95065f, -293.57669f, -293.20294f, -292.82938f, -292.45603f, -292.08288f, -291.70993f, -291.33718f, -290.96463f, -290.59228f, -290.22013f, -289.84818f, -289.47642f, -289.10487f, -288.73351f, -288.36234f, -287.99138f, -287.62061f, -287.25003f, -286.87965f, -286.50947f, -286.13947f, -285.76968f, -285.40007f, -285.03066f, -284.66144f, -284.29242f, -283.92358f, -283.55494f, -283.18648f, -282.81822f, -282.45015f, -282.08227f, -281.71457f, -281.34707f, -280.97975f, -280.61262f, -280.24568f, -279.87893f, -279.51236f, -279.14598f, -278.77979f, -278.41378f, -278.04796f, -277.68232f, -277.31687f, -276.9516f, -276.58651f, -276.22161f, -275.85688f, -275.49235f, -275.12799f, -274.76382f, -274.39982f, -274.03601f, -273.67238f, -273.30893f, -272.94565f, -272.58256f, -272.21965f, -271.85691f, -271.49435f, -271.13197f, -270.76977f, -270.40774f, -270.0459f, -269.68422f, -269.32273f, -268.9614f, -268.60026f, -268.23929f, -267.87849f, -267.51787f, -267.15742f, -266.79714f, -266.43704f, -266.0771f, -265.71734f, -265.35776f, -264.99834f, -264.6391f, -264.28002f, -263.92112f, -263.56238f, -263.20382f, -262.84542f, -262.48719f, -262.12914f, -261.77125f, -261.41352f, -261.05597f, -260.69858f, -260.34136f, -259.9843f, -259.62741f, -259.27069f, -258.91413f, -258.55773f, -258.2015f, -257.84544f, -257.48954f, -257.1338f, -256.77822f, -256.42281f, -256.06756f, -255.71247f, -255.35755f, -255.00278f, -254.64818f, -254.29373f, -253.93945f, -253.58533f, -253.23136f, -252.87756f, -252.52391f, -252.17043f, -251.8171f, -251.46393f, -251.11091f, -250.75806f, -250.40536f, -250.05281f, -249.70043f, -249.3482f, -248.99612f, -248.6442f, -248.29244f, -247.94083f, -247.58937f, -247.23807f, -246.88692f, -246.53592f, -246.18508f, -245.83439f, -245.48385f, -245.13347f, -244.78323f, -244.43315f, -244.08322f, -243.73344f, -243.3838f, -243.03432f, -242.68499f, -242.33581f, -241.98678f, -241.63789f, -241.28915f, -240.94057f, -240.59212f, -240.24383f, -239.89568f, -239.54769f, -239.19983f, -238.85212f, -238.50456f, -238.15715f, -237.80988f, -237.46275f, -237.11577f, -236.76893f, -236.42224f, -236.07569f, -235.72928f, -235.38302f, -235.0369f, -234.69092f, -234.34509f, -233.99939f, -233.65384f, -233.30843f, -232.96316f, -232.61803f, -232.27304f, -231.92819f, -231.58348f, -231.23891f, -230.89447f, -230.55018f, -230.20603f, -229.86201f, -229.51813f, -229.17439f, -228.83078f, -228.48732f, -228.14399f, -227.80079f, -227.45773f, -227.11481f, -226.77203f, -226.42937f, -226.08686f, -225.74447f, -225.40223f, -225.06011f, -224.71813f, -224.37629f, -224.03457f, -223.69299f, -223.35154f, -223.01023f, -222.66904f, -222.32799f, -221.98707f, -221.64628f, -221.30562f, -220.96509f, -220.62469f, -220.28443f, -219.94429f, -219.60428f, -219.2644f, -218.92465f, -218.58502f, -218.24553f, -217.90616f, -217.56693f, -217.22781f, -216.88883f, -216.54997f, -216.21124f, -215.87264f, -215.53416f, -215.19581f, -214.85758f, -214.51948f, -214.1815f, -213.84365f, -213.50592f, -213.16832f, -212.83084f, -212.49349f, -212.15625f, -211.81914f, -211.48216f, -211.14529f, -210.80855f, -210.47193f, -210.13543f, -209.79906f, -209.4628f, -209.12667f, -208.79065f, -208.45476f, -208.11898f, -207.78333f, -207.4478f, -207.11238f, -206.77709f, -206.44191f, -206.10685f, -205.77191f, -205.43709f, -205.10238f, -204.7678f, -204.43333f, -204.09897f, -203.76474f, -203.43062f, -203.09661f, -202.76273f, -202.42895f, -202.0953f, -201.76176f, -201.42833f, -201.09502f, -200.76182f, -200.42874f, -200.09577f, -199.76291f, -199.43017f, -199.09754f, -198.76502f, -198.43262f, -198.10033f, -197.76815f, -197.43608f, -197.10413f, -196.77228f, -196.44055f, -196.10892f, -195.77741f, -195.44601f, -195.11472f, -194.78354f, -194.45246f, -194.1215f, -193.79065f, -193.4599f, -193.12927f, -192.79874f, -192.46832f, -192.13801f, -191.8078f, -191.47771f, -191.14772f, -190.81784f, -190.48806f, -190.15839f, -189.82883f, -189.49937f, -189.17002f, -188.84077f, -188.51163f, -188.18259f, -187.85366f, -187.52484f, -187.19611f, -186.8675f, -186.53898f, -186.21057f, -185.88226f, -185.55406f, -185.22596f, -184.89796f, -184.57006f, -184.24227f, -183.91457f, -183.58698f, -183.25949f, -182.9321f, -182.60482f, -182.27763f, -181.95054f, -181.62356f, -181.29667f, -180.96989f, -180.6432f, -180.31661f, -179.99013f, -179.66374f, -179.33745f, -179.01126f, -178.68516f, -178.35917f, -178.03327f, -177.70747f, -177.38177f, -177.05616f, -176.73065f, -176.40524f, -176.07992f, -175.7547f, -175.42958f, -175.10455f, -174.77962f, -174.45478f, -174.13004f, -173.80539f, -173.48084f, -173.15638f, -172.83202f, -172.50774f, -172.18357f, -171.85949f, -171.5355f, -171.2116f, -170.88779f, -170.56408f, -170.24046f, -169.91694f, -169.5935f, -169.27016f, -168.94691f, -168.62375f, -168.30068f, -167.9777f, -167.65481f, -167.33202f, -167.00931f, -166.68669f, -166.36416f, -166.04173f, -165.71938f, -165.39712f, -165.07495f, -164.75287f, -164.43087f, -164.10897f, -163.78715f, -163.46542f, -163.14378f, -162.82223f, -162.50076f, -162.17938f, -161.85809f, -161.53689f, -161.21577f, -160.89473f, -160.57378f, -160.25292f, -159.93215f, -159.61146f, -159.29085f, -158.97033f, -158.64989f, -158.32954f, -158.00927f, -157.68909f, -157.36899f, -157.04898f, -156.72904f, -156.40919f, -156.08943f, -155.76974f, -155.45014f, -155.13063f, -154.81119f, -154.49184f, -154.17256f, -153.85337f, -153.53427f, -153.21524f, -152.89629f, -152.57742f, -152.25864f, -151.93993f, -151.62131f, -151.30277f, -150.9843f, -150.66591f, -150.34761f, -150.02938f, -149.71123f, -149.39317f, -149.07517f, -148.75726f, -148.43943f, -148.12167f, -147.804f, -147.48639f, -147.16887f, -146.85143f, -146.53406f, -146.21676f, -145.89955f, -145.58241f, -145.26535f, -144.94836f, -144.63145f, -144.31461f, -143.99785f, -143.68117f, -143.36456f, -143.04803f, -142.73157f, -142.41518f, -142.09887f, -141.78263f, -141.46647f, -141.15038f, -140.83436f, -140.51842f, -140.20255f, -139.88675f, -139.57103f, -139.25537f, -138.93979f, -138.62429f, -138.30885f, -137.99349f, -137.6782f, -137.36298f, -137.04783f, -136.73275f, -136.41774f, -136.1028f, -135.78794f, -135.47314f, -135.15841f, -134.84376f, -134.52917f, -134.21465f, -133.9002f, -133.58583f, -133.27152f, -132.95727f, -132.6431f, -132.329f, -132.01496f, -131.70099f, -131.38709f, -131.07326f, -130.75949f, -130.4458f, -130.13216f, -129.8186f, -129.5051f, -129.19167f, -128.87831f, -128.56501f, -128.25178f, -127.93861f, -127.62551f, -127.31247f, -126.9995f, -126.6866f, -126.37375f, -126.06098f, -125.74827f, -125.43562f, -125.12304f, -124.81052f, -124.49806f, -124.18567f, -123.87334f, -123.56108f, -123.24887f, -122.93673f, -122.62466f, -122.31264f, -122.00069f, -121.6888f, -121.37697f, -121.06521f, -120.7535f, -120.44186f, -120.13028f, -119.81876f, -119.5073f, -119.1959f, -118.88456f, -118.57328f, -118.26206f, -117.95091f, -117.63981f, -117.32877f, -117.01779f, -116.70687f, -116.39601f, -116.08521f, -115.77446f, -115.46378f, -115.15315f, -114.84258f, -114.53208f, -114.22162f, -113.91123f, -113.60089f, -113.29061f, -112.98039f, -112.67023f, -112.36012f, -112.05007f, -111.74007f, -111.43013f, -111.12025f, -110.81042f, -110.50065f, -110.19094f, -109.88128f, -109.57167f, -109.26212f, -108.95263f, -108.64319f, -108.3338f, -108.02447f, -107.7152f, -107.40597f, -107.0968f, -106.78769f, -106.47863f, -106.16962f, -105.86067f, -105.55177f, -105.24292f, -104.93412f, -104.62538f, -104.31669f, -104.00805f, -103.69946f, -103.39093f, -103.08244f, -102.77401f, -102.46563f, -102.1573f, -101.84902f, -101.5408f, -101.23262f, -100.92449f, -100.61642f, -100.30839f, -100.00042f, -99.69249f, -99.38462f, -99.07679f, -98.76901f, -98.46128f, -98.15361f, -97.84598f, -97.53839f, -97.23086f, -96.92338f, -96.61594f, -96.30855f, -96.00121f, -95.69392f, -95.38668f, -95.07948f, -94.77233f, -94.46522f, -94.15817f, -93.85116f, -93.54419f, -93.23728f, -92.93041f, -92.62358f, -92.3168f, -92.01007f, -91.70338f, -91.39674f, -91.09014f, -90.78359f, -90.47708f, -90.17062f, -89.8642f, -89.55783f, -89.2515f, -88.94522f, -88.63898f, -88.33278f, -88.02663f, -87.72052f, -87.41445f, -87.10843f, -86.80245f, -86.49651f, -86.19061f, -85.88476f, -85.57895f, -85.27318f, -84.96746f, -84.66177f, -84.35613f, -84.05053f, -83.74497f, -83.43945f, -83.13397f, -82.82854f, -82.52314f, -82.21778f, -81.91247f, -81.6072f, -81.30196f, -80.99677f, -80.69161f, -80.3865f, -80.08142f, -79.77638f, -79.47139f, -79.16643f, -78.86151f, -78.55663f, -78.25179f, -77.94698f, -77.64222f, -77.33749f, -77.0328f, -76.72815f, -76.42353f, -76.11895f, -75.81441f, -75.50991f, -75.20545f, -74.90102f, -74.59662f, -74.29227f, -73.98795f, -73.68367f, -73.37942f, -73.07521f, -72.77103f, -72.46689f, -72.16278f, -71.85871f, -71.55468f, -71.25068f, -70.94672f, -70.64278f, -70.33889f, -70.03503f, -69.7312f, -69.42741f, -69.12365f, -68.81992f, -68.51623f, -68.21257f, -67.90894f, -67.60535f, -67.30179f, -66.99826f, -66.69477f, -66.39131f, -66.08788f, -65.78448f, -65.48111f, -65.17778f, -64.87448f, -64.57121f, -64.26797f, -63.96476f, -63.66158f, -63.35843f, -63.05532f, -62.75223f, -62.44918f, -62.14616f, -61.84316f, -61.5402f, -61.23726f, -60.93436f, -60.63149f, -60.32864f, -60.02582f, -59.72304f, -59.42028f, -59.11755f, -58.81485f, -58.51218f, -58.20953f, -57.90692f, -57.60433f, -57.30177f, -56.99924f, -56.69674f, -56.39426f, -56.09181f, -55.78939f, -55.48699f, -55.18462f, -54.88228f, -54.57997f, -54.27768f, -53.97541f, -53.67318f, -53.37097f, -53.06878f, -52.76662f, -52.46449f, -52.16238f, -51.8603f, -51.55824f, -51.2562f, -50.9542f, -50.65221f, -50.35025f, -50.04832f, -49.7464f, -49.44452f, -49.14265f, -48.84081f, -48.539f, -48.23721f, -47.93544f, -47.63369f, -47.33197f, -47.03027f, -46.72859f, -46.42693f, -46.1253f, -45.82369f, -45.5221f, -45.22053f, -44.91899f, -44.61746f, -44.31596f, -44.01448f, -43.71302f, -43.41158f, -43.11017f, -42.80877f, -42.50739f, -42.20604f, -41.9047f, -41.60339f, -41.30209f, -41.00081f, -40.69956f, -40.39832f, -40.09711f, -39.79591f, -39.49473f, -39.19357f, -38.89243f, -38.59131f, -38.2902f, -37.98912f, -37.68805f, -37.387f, -37.08597f, -36.78496f, -36.48396f, -36.18299f, -35.88202f, -35.58108f, -35.28016f, -34.97925f, -34.67835f, -34.37748f, -34.07662f, -33.77577f, -33.47495f, -33.17414f, -32.87334f, -32.57256f, -32.2718f, -31.97105f, -31.67032f, -31.3696f, -31.0689f, -30.76821f, -30.46754f, -30.16688f, -29.86624f, -29.56561f, -29.26499f, -28.96439f, -28.6638f, -28.36323f, -28.06267f, -27.76212f, -27.46159f, -27.16107f, -26.86056f, -26.56007f, -26.25958f, -25.95911f, -25.65866f, -25.35821f, -25.05778f, -24.75736f, -24.45695f, -24.15655f, -23.85617f, -23.5558f, -23.25543f, -22.95508f, -22.65474f, -22.35441f, -22.05409f, -21.75378f, -21.45349f, -21.1532f, -20.85292f, -20.55265f, -20.25239f, -19.95215f, -19.65191f, -19.35168f, -19.05146f, -18.75125f, -18.45104f, -18.15085f, -17.85067f, -17.55049f, -17.25032f, -16.95016f, -16.65001f, -16.34987f, -16.04973f, -15.74961f, -15.44949f, -15.14937f, -14.84927f, -14.54917f, -14.24908f, -13.94899f, -13.64891f, -13.34884f, -13.04878f, -12.74872f, -12.44866f, -12.14862f, -11.84858f, -11.54854f, -11.24851f, -10.94849f, -10.64847f, -10.34845f, -10.04844f, -9.74844f, -9.44844f, -9.14844f, -8.84845f, -8.54846f, -8.24848f, -7.9485f, -7.64853f, -7.34856f, -7.04859f, -6.74862f, -6.44866f, -6.1487f, -5.84875f, -5.5488f, -5.24885f, -4.9489f, -4.64895f, -4.34901f, -4.04907f, -3.74913f, -3.44919f, -3.14926f, -2.84932f, -2.54939f, -2.24946f, -1.94953f, -1.6496f, -1.34967f, -1.04974f, -0.74982f, -0.44989f, -0.14996f, 0.14996f, 0.44989f, 0.74982f, 1.04974f, 1.34967f, 1.6496f, 1.94953f, 2.24946f, 2.54939f, 2.84932f, 3.14926f, 3.44919f, 3.74913f, 4.04907f, 4.34901f, 4.64895f, 4.9489f, 5.24885f, 5.5488f, 5.84875f, 6.1487f, 6.44866f, 6.74862f, 7.04859f, 7.34856f, 7.64853f, 7.9485f, 8.24848f, 8.54846f, 8.84845f, 9.14844f, 9.44844f, 9.74844f, 10.04844f, 10.34845f, 10.64847f, 10.94849f, 11.24851f, 11.54854f, 11.84858f, 12.14862f, 12.44866f, 12.74872f, 13.04878f, 13.34884f, 13.64891f, 13.94899f, 14.24908f, 14.54917f, 14.84927f, 15.14937f, 15.44949f, 15.74961f, 16.04973f, 16.34987f, 16.65001f, 16.95016f, 17.25032f, 17.55049f, 17.85067f, 18.15085f, 18.45104f, 18.75125f, 19.05146f, 19.35168f, 19.65191f, 19.95215f, 20.25239f, 20.55265f, 20.85292f, 21.1532f, 21.45349f, 21.75378f, 22.05409f, 22.35441f, 22.65474f, 22.95508f, 23.25543f, 23.5558f, 23.85617f, 24.15655f, 24.45695f, 24.75736f, 25.05778f, 25.35821f, 25.65866f, 25.95911f, 26.25958f, 26.56007f, 26.86056f, 27.16107f, 27.46159f, 27.76212f, 28.06267f, 28.36323f, 28.6638f, 28.96439f, 29.26499f, 29.56561f, 29.86624f, 30.16688f, 30.46754f, 30.76821f, 31.0689f, 31.3696f, 31.67032f, 31.97105f, 32.2718f, 32.57256f, 32.87334f, 33.17414f, 33.47495f, 33.77577f, 34.07662f, 34.37748f, 34.67835f, 34.97925f, 35.28016f, 35.58108f, 35.88202f, 36.18299f, 36.48396f, 36.78496f, 37.08597f, 37.387f, 37.68805f, 37.98912f, 38.2902f, 38.59131f, 38.89243f, 39.19357f, 39.49473f, 39.79591f, 40.09711f, 40.39832f, 40.69956f, 41.00081f, 41.30209f, 41.60339f, 41.9047f, 42.20604f, 42.50739f, 42.80877f, 43.11017f, 43.41158f, 43.71302f, 44.01448f, 44.31596f, 44.61746f, 44.91899f, 45.22053f, 45.5221f, 45.82369f, 46.1253f, 46.42693f, 46.72859f, 47.03027f, 47.33197f, 47.63369f, 47.93544f, 48.23721f, 48.539f, 48.84081f, 49.14265f, 49.44452f, 49.7464f, 50.04832f, 50.35025f, 50.65221f, 50.9542f, 51.2562f, 51.55824f, 51.8603f, 52.16238f, 52.46449f, 52.76662f, 53.06878f, 53.37097f, 53.67318f, 53.97541f, 54.27768f, 54.57997f, 54.88228f, 55.18462f, 55.48699f, 55.78939f, 56.09181f, 56.39426f, 56.69674f, 56.99924f, 57.30177f, 57.60433f, 57.90692f, 58.20953f, 58.51218f, 58.81485f, 59.11755f, 59.42028f, 59.72304f, 60.02582f, 60.32864f, 60.63149f, 60.93436f, 61.23726f, 61.5402f, 61.84316f, 62.14616f, 62.44918f, 62.75223f, 63.05532f, 63.35843f, 63.66158f, 63.96476f, 64.26797f, 64.57121f, 64.87448f, 65.17778f, 65.48111f, 65.78448f, 66.08788f, 66.39131f, 66.69477f, 66.99826f, 67.30179f, 67.60535f, 67.90894f, 68.21257f, 68.51623f, 68.81992f, 69.12365f, 69.42741f, 69.7312f, 70.03503f, 70.33889f, 70.64278f, 70.94672f, 71.25068f, 71.55468f, 71.85871f, 72.16278f, 72.46689f, 72.77103f, 73.07521f, 73.37942f, 73.68367f, 73.98795f, 74.29227f, 74.59662f, 74.90102f, 75.20545f, 75.50991f, 75.81441f, 76.11895f, 76.42353f, 76.72815f, 77.0328f, 77.33749f, 77.64222f, 77.94698f, 78.25179f, 78.55663f, 78.86151f, 79.16643f, 79.47139f, 79.77638f, 80.08142f, 80.3865f, 80.69161f, 80.99677f, 81.30196f, 81.6072f, 81.91247f, 82.21778f, 82.52314f, 82.82854f, 83.13397f, 83.43945f, 83.74497f, 84.05053f, 84.35613f, 84.66177f, 84.96746f, 85.27318f, 85.57895f, 85.88476f, 86.19061f, 86.49651f, 86.80245f, 87.10843f, 87.41445f, 87.72052f, 88.02663f, 88.33278f, 88.63898f, 88.94522f, 89.2515f, 89.55783f, 89.8642f, 90.17062f, 90.47708f, 90.78359f, 91.09014f, 91.39674f, 91.70338f, 92.01007f, 92.3168f, 92.62358f, 92.93041f, 93.23728f, 93.54419f, 93.85116f, 94.15817f, 94.46522f, 94.77233f, 95.07948f, 95.38668f, 95.69392f, 96.00121f, 96.30855f, 96.61594f, 96.92338f, 97.23086f, 97.53839f, 97.84598f, 98.15361f, 98.46128f, 98.76901f, 99.07679f, 99.38462f, 99.69249f, 100.00042f, 100.30839f, 100.61642f, 100.92449f, 101.23262f, 101.5408f, 101.84902f, 102.1573f, 102.46563f, 102.77401f, 103.08244f, 103.39093f, 103.69946f, 104.00805f, 104.31669f, 104.62538f, 104.93412f, 105.24292f, 105.55177f, 105.86067f, 106.16962f, 106.47863f, 106.78769f, 107.0968f, 107.40597f, 107.7152f, 108.02447f, 108.3338f, 108.64319f, 108.95263f, 109.26212f, 109.57167f, 109.88128f, 110.19094f, 110.50065f, 110.81042f, 111.12025f, 111.43013f, 111.74007f, 112.05007f, 112.36012f, 112.67023f, 112.98039f, 113.29061f, 113.60089f, 113.91123f, 114.22162f, 114.53208f, 114.84258f, 115.15315f, 115.46378f, 115.77446f, 116.08521f, 116.39601f, 116.70687f, 117.01779f, 117.32877f, 117.63981f, 117.95091f, 118.26206f, 118.57328f, 118.88456f, 119.1959f, 119.5073f, 119.81876f, 120.13028f, 120.44186f, 120.7535f, 121.06521f, 121.37697f, 121.6888f, 122.00069f, 122.31264f, 122.62466f, 122.93673f, 123.24887f, 123.56108f, 123.87334f, 124.18567f, 124.49806f, 124.81052f, 125.12304f, 125.43562f, 125.74827f, 126.06098f, 126.37375f, 126.6866f, 126.9995f, 127.31247f, 127.62551f, 127.93861f, 128.25178f, 128.56501f, 128.87831f, 129.19167f, 129.5051f, 129.8186f, 130.13216f, 130.4458f, 130.75949f, 131.07326f, 131.38709f, 131.70099f, 132.01496f, 132.329f, 132.6431f, 132.95727f, 133.27152f, 133.58583f, 133.9002f, 134.21465f, 134.52917f, 134.84376f, 135.15841f, 135.47314f, 135.78794f, 136.1028f, 136.41774f, 136.73275f, 137.04783f, 137.36298f, 137.6782f, 137.99349f, 138.30885f, 138.62429f, 138.93979f, 139.25537f, 139.57103f, 139.88675f, 140.20255f, 140.51842f, 140.83436f, 141.15038f, 141.46647f, 141.78263f, 142.09887f, 142.41518f, 142.73157f, 143.04803f, 143.36456f, 143.68117f, 143.99785f, 144.31461f, 144.63145f, 144.94836f, 145.26535f, 145.58241f, 145.89955f, 146.21676f, 146.53406f, 146.85143f, 147.16887f, 147.48639f, 147.804f, 148.12167f, 148.43943f, 148.75726f, 149.07517f, 149.39317f, 149.71123f, 150.02938f, 150.34761f, 150.66591f, 150.9843f, 151.30277f, 151.62131f, 151.93993f, 152.25864f, 152.57742f, 152.89629f, 153.21524f, 153.53427f, 153.85337f, 154.17256f, 154.49184f, 154.81119f, 155.13063f, 155.45014f, 155.76974f, 156.08943f, 156.40919f, 156.72904f, 157.04898f, 157.36899f, 157.68909f, 158.00927f, 158.32954f, 158.64989f, 158.97033f, 159.29085f, 159.61146f, 159.93215f, 160.25292f, 160.57378f, 160.89473f, 161.21577f, 161.53689f, 161.85809f, 162.17938f, 162.50076f, 162.82223f, 163.14378f, 163.46542f, 163.78715f, 164.10897f, 164.43087f, 164.75287f, 165.07495f, 165.39712f, 165.71938f, 166.04173f, 166.36416f, 166.68669f, 167.00931f, 167.33202f, 167.65481f, 167.9777f, 168.30068f, 168.62375f, 168.94691f, 169.27016f, 169.5935f, 169.91694f, 170.24046f, 170.56408f, 170.88779f, 171.2116f, 171.5355f, 171.85949f, 172.18357f, 172.50774f, 172.83202f, 173.15638f, 173.48084f, 173.80539f, 174.13004f, 174.45478f, 174.77962f, 175.10455f, 175.42958f, 175.7547f, 176.07992f, 176.40524f, 176.73065f, 177.05616f, 177.38177f, 177.70747f, 178.03327f, 178.35917f, 178.68516f, 179.01126f, 179.33745f, 179.66374f, 179.99013f, 180.31661f, 180.6432f, 180.96989f, 181.29667f, 181.62356f, 181.95054f, 182.27763f, 182.60482f, 182.9321f, 183.25949f, 183.58698f, 183.91457f, 184.24227f, 184.57006f, 184.89796f, 185.22596f, 185.55406f, 185.88226f, 186.21057f, 186.53898f, 186.8675f, 187.19611f, 187.52484f, 187.85366f, 188.18259f, 188.51163f, 188.84077f, 189.17002f, 189.49937f, 189.82883f, 190.15839f, 190.48806f, 190.81784f, 191.14772f, 191.47771f, 191.8078f, 192.13801f, 192.46832f, 192.79874f, 193.12927f, 193.4599f, 193.79065f, 194.1215f, 194.45246f, 194.78354f, 195.11472f, 195.44601f, 195.77741f, 196.10892f, 196.44055f, 196.77228f, 197.10413f, 197.43608f, 197.76815f, 198.10033f, 198.43262f, 198.76502f, 199.09754f, 199.43017f, 199.76291f, 200.09577f, 200.42874f, 200.76182f, 201.09502f, 201.42833f, 201.76176f, 202.0953f, 202.42895f, 202.76273f, 203.09661f, 203.43062f, 203.76474f, 204.09897f, 204.43333f, 204.7678f, 205.10238f, 205.43709f, 205.77191f, 206.10685f, 206.44191f, 206.77709f, 207.11238f, 207.4478f, 207.78333f, 208.11898f, 208.45476f, 208.79065f, 209.12667f, 209.4628f, 209.79906f, 210.13543f, 210.47193f, 210.80855f, 211.14529f, 211.48216f, 211.81914f, 212.15625f, 212.49349f, 212.83084f, 213.16832f, 213.50592f, 213.84365f, 214.1815f, 214.51948f, 214.85758f, 215.19581f, 215.53416f, 215.87264f, 216.21124f, 216.54997f, 216.88883f, 217.22781f, 217.56693f, 217.90616f, 218.24553f, 218.58502f, 218.92465f, 219.2644f, 219.60428f, 219.94429f, 220.28443f, 220.62469f, 220.96509f, 221.30562f, 221.64628f, 221.98707f, 222.32799f, 222.66904f, 223.01023f, 223.35154f, 223.69299f, 224.03457f, 224.37629f, 224.71813f, 225.06011f, 225.40223f, 225.74447f, 226.08686f, 226.42937f, 226.77203f, 227.11481f, 227.45773f, 227.80079f, 228.14399f, 228.48732f, 228.83078f, 229.17439f, 229.51813f, 229.86201f, 230.20603f, 230.55018f, 230.89447f, 231.23891f, 231.58348f, 231.92819f, 232.27304f, 232.61803f, 232.96316f, 233.30843f, 233.65384f, 233.99939f, 234.34509f, 234.69092f, 235.0369f, 235.38302f, 235.72928f, 236.07569f, 236.42224f, 236.76893f, 237.11577f, 237.46275f, 237.80988f, 238.15715f, 238.50456f, 238.85212f, 239.19983f, 239.54769f, 239.89568f, 240.24383f, 240.59212f, 240.94057f, 241.28915f, 241.63789f, 241.98678f, 242.33581f, 242.68499f, 243.03432f, 243.3838f, 243.73344f, 244.08322f, 244.43315f, 244.78323f, 245.13347f, 245.48385f, 245.83439f, 246.18508f, 246.53592f, 246.88692f, 247.23807f, 247.58937f, 247.94083f, 248.29244f, 248.6442f, 248.99612f, 249.3482f, 249.70043f, 250.05281f, 250.40536f, 250.75806f, 251.11091f, 251.46393f, 251.8171f, 252.17043f, 252.52391f, 252.87756f, 253.23136f, 253.58533f, 253.93945f, 254.29373f, 254.64818f, 255.00278f, 255.35755f, 255.71247f, 256.06756f, 256.42281f, 256.77822f, 257.1338f, 257.48954f, 257.84544f, 258.2015f, 258.55773f, 258.91413f, 259.27069f, 259.62741f, 259.9843f, 260.34136f, 260.69858f, 261.05597f, 261.41352f, 261.77125f, 262.12914f, 262.48719f, 262.84542f, 263.20382f, 263.56238f, 263.92112f, 264.28002f, 264.6391f, 264.99834f, 265.35776f, 265.71734f, 266.0771f, 266.43704f, 266.79714f, 267.15742f, 267.51787f, 267.87849f, 268.23929f, 268.60026f, 268.9614f, 269.32273f, 269.68422f, 270.0459f, 270.40774f, 270.76977f, 271.13197f, 271.49435f, 271.85691f, 272.21965f, 272.58256f, 272.94565f, 273.30893f, 273.67238f, 274.03601f, 274.39982f, 274.76382f, 275.12799f, 275.49235f, 275.85688f, 276.22161f, 276.58651f, 276.9516f, 277.31687f, 277.68232f, 278.04796f, 278.41378f, 278.77979f, 279.14598f, 279.51236f, 279.87893f, 280.24568f, 280.61262f, 280.97975f, 281.34707f, 281.71457f, 282.08227f, 282.45015f, 282.81822f, 283.18648f, 283.55494f, 283.92358f, 284.29242f, 284.66144f, 285.03066f, 285.40007f, 285.76968f, 286.13947f, 286.50947f, 286.87965f, 287.25003f, 287.62061f, 287.99138f, 288.36234f, 288.73351f, 289.10487f, 289.47642f, 289.84818f, 290.22013f, 290.59228f, 290.96463f, 291.33718f, 291.70993f, 292.08288f, 292.45603f, 292.82938f, 293.20294f, 293.57669f, 293.95065f, 294.32481f, 294.69917f, 295.07374f, 295.44851f, 295.82349f, 296.19867f, 296.57406f, 296.94965f, 297.32545f, 297.70145f, 298.07767f, 298.45409f, 298.83072f, 299.20756f, 299.5846f, 299.96186f, 300.33933f, 300.717f, 301.09489f, 301.47299f, 301.8513f, 302.22983f, 302.60857f, 302.98752f, 303.36668f, 303.74606f, 304.12565f, 304.50546f, 304.88549f, 305.26573f, 305.64618f, 306.02686f, 306.40775f, 306.78886f, 307.17019f, 307.55174f, 307.9335f, 308.31549f, 308.6977f, 309.08013f, 309.46278f, 309.84565f, 310.22874f, 310.61206f, 310.9956f, 311.37937f, 311.76335f, 312.14757f, 312.53201f, 312.91667f, 313.30157f, 313.68669f, 314.07203f, 314.45761f, 314.84341f, 315.22944f, 315.6157f, 316.00219f, 316.38891f, 316.77587f, 317.16305f, 317.55047f, 317.93812f, 318.326f, 318.71411f, 319.10246f, 319.49105f, 319.87987f, 320.26892f, 320.65821f, 321.04774f, 321.43751f, 321.82751f, 322.21775f, 322.60823f, 322.99895f, 323.38991f, 323.78111f, 324.17255f, 324.56423f, 324.95616f, 325.34832f, 325.74074f, 326.13339f, 326.52629f, 326.91943f, 327.31282f, 327.70646f, 328.10034f, 328.49446f, 328.88884f, 329.28346f, 329.67834f, 330.07346f, 330.46883f, 330.86445f, 331.26033f, 331.65645f, 332.05283f, 332.44946f, 332.84634f, 333.24348f, 333.64087f, 334.03852f, 334.43642f, 334.83458f, 335.23299f, 335.63166f, 336.03059f, 336.42978f, 336.82923f, 337.22894f, 337.6289f, 338.02913f, 338.42962f, 338.83037f, 339.23139f, 339.63267f, 340.03421f, 340.43601f, 340.83808f, 341.24042f, 341.64302f, 342.04589f, 342.44903f, 342.85244f, 343.25611f, 343.66006f, 344.06427f, 344.46875f, 344.87351f, 345.27854f, 345.68384f, 346.08941f, 346.49526f, 346.90138f, 347.30777f, 347.71444f, 348.12139f, 348.52862f, 348.93612f, 349.3439f, 349.75196f, 350.1603f, 350.56892f, 350.97782f, 351.387f, 351.79646f, 352.20621f, 352.61624f, 353.02655f, 353.43715f, 353.84803f, 354.2592f, 354.67066f, 355.0824f, 355.49443f, 355.90676f, 356.31937f, 356.73227f, 357.14546f, 357.55894f, 357.97271f, 358.38678f, 358.80114f, 359.2158f, 359.63075f, 360.04599f, 360.46153f, 360.87737f, 361.29351f, 361.70994f, 362.12668f, 362.54371f, 362.96105f, 363.37868f, 363.79662f, 364.21486f, 364.6334f, 365.05225f, 365.4714f, 365.89086f, 366.31062f, 366.7307f, 367.15107f, 367.57176f, 367.99276f, 368.41406f, 368.83568f, 369.25761f, 369.67985f, 370.1024f, 370.52527f, 370.94845f, 371.37195f, 371.79576f, 372.21989f, 372.64434f, 373.0691f, 373.49418f, 373.91959f, 374.34531f, 374.77136f, 375.19772f, 375.62441f, 376.05143f, 376.47876f, 376.90643f, 377.33442f, 377.76273f, 378.19138f, 378.62035f, 379.04965f, 379.47928f, 379.90924f, 380.33953f, 380.77016f, 381.20111f, 381.63241f, 382.06403f, 382.496f, 382.92829f, 383.36093f, 383.7939f, 384.22722f, 384.66087f, 385.09486f, 385.5292f, 385.96387f, 386.39889f, 386.83426f, 387.26996f, 387.70602f, 388.14242f, 388.57917f, 389.01626f, 389.45371f, 389.8915f, 390.32965f, 390.76814f, 391.20699f, 391.64619f, 392.08575f, 392.52566f, 392.96593f, 393.40656f, 393.84754f, 394.28888f, 394.73058f, 395.17264f, 395.61506f, 396.05785f, 396.501f, 396.94451f, 397.38838f, 397.83263f, 398.27724f, 398.72221f, 399.16756f, 399.61327f, 400.05936f, 400.50582f, 400.95265f, 401.39985f, 401.84743f, 402.29538f, 402.74371f, 403.19241f, 403.6415f, 404.09096f, 404.5408f, 404.99103f, 405.44163f, 405.89262f, 406.34399f, 406.79575f, 407.24789f, 407.70042f, 408.15334f, 408.60665f, 409.06034f, 409.51443f, 409.96891f, 410.42378f, 410.87905f, 411.33471f, 411.79076f, 412.24721f, 412.70406f, 413.16131f, 413.61896f, 414.07701f, 414.53547f, 414.99432f, 415.45358f, 415.91325f, 416.37332f, 416.83379f, 417.29468f, 417.75598f, 418.21768f, 418.6798f, 419.14233f, 419.60527f, 420.06863f, 420.53241f, 420.9966f, 421.46121f, 421.92624f, 422.39168f, 422.85755f, 423.32385f, 423.79056f, 424.2577f, 424.72527f, 425.19326f, 425.66168f, 426.13053f, 426.59981f, 427.06953f, 427.53967f, 428.01025f, 428.48126f, 428.95271f, 429.4246f, 429.89692f, 430.36969f, 430.84289f, 431.31654f, 431.79063f, 432.26516f, 432.74014f, 433.21557f, 433.69144f, 434.16777f, 434.64454f, 435.12177f, 435.59944f, 436.07758f, 436.55616f, 437.03521f, 437.51471f, 437.99467f, 438.47509f, 438.95597f, 439.43731f, 439.91912f, 440.40139f, 440.88413f, 441.36734f, 441.85101f, 442.33516f, 442.81978f, 443.30487f, 443.79043f, 444.27647f, 444.76299f, 445.24999f, 445.73746f, 446.22541f, 446.71385f, 447.20277f, 447.69218f, 448.18207f, 448.67245f, 449.16331f, 449.65467f, 450.14652f, 450.63886f, 451.1317f, 451.62503f, 452.11886f, 452.61318f, 453.10801f, 453.60334f, 454.09917f, 454.5955f, 455.09234f, 455.58969f, 456.08755f, 456.58591f, 457.08479f, 457.58417f, 458.08408f, 458.58449f, 459.08543f, 459.58688f, 460.08885f, 460.59135f, 461.09437f, 461.59791f, 462.10198f, 462.60657f, 463.11169f, 463.61735f, 464.12353f, 464.63025f, 465.13751f, 465.6453f, 466.15363f, 466.6625f, 467.17191f, 467.68186f, 468.19236f, 468.7034f, 469.21499f, 469.72713f, 470.23982f, 470.75306f, 471.26686f, 471.78121f, 472.29612f, 472.81159f, 473.32761f, 473.8442f, 474.36136f, 474.87908f, 475.39736f, 475.91622f, 476.43564f, 476.95564f, 477.47621f, 477.99736f, 478.51908f, 479.04138f, 479.56427f, 480.08773f, 480.61178f, 481.13642f, 481.66164f, 482.18745f, 482.71385f, 483.24085f, 483.76844f, 484.29663f, 484.82541f, 485.3548f, 485.88478f, 486.41537f, 486.94657f, 487.47837f, 488.01078f, 488.54381f, 489.07744f, 489.61169f, 490.14656f, 490.68205f, 491.21815f, 491.75488f, 492.29223f, 492.83021f, 493.36882f, 493.90806f, 494.44792f, 494.98843f, 495.52956f, 496.07134f, 496.61375f, 497.15681f, 497.70051f, 498.24486f, 498.78985f, 499.3355f, 499.88179f, 500.42874f, 500.97634f, 501.52461f, 502.07353f, 502.62311f, 503.17336f, 503.72428f, 504.27586f, 504.82811f, 505.38104f, 505.93464f, 506.48891f, 507.04387f, 507.59951f, 508.15583f, 508.71283f, 509.27052f, 509.82891f, 510.38798f, 510.94775f, 511.50822f, 512.06938f, 512.63124f, 513.19381f, 513.75708f, 514.32107f, 514.88576f, 515.45116f, 516.01728f, 516.58411f, 517.15167f, 517.71994f, 518.28894f, 518.85866f, 519.42912f, 520.0003f, 520.57222f, 521.14488f, 521.71827f, 522.2924f, 522.86728f, 523.4429f, 524.01927f, 524.59639f, 525.17427f, 525.7529f, 526.33228f, 526.91243f, 527.49334f, 528.07502f, 528.65746f, 529.24068f, 529.82467f, 530.40943f, 530.99497f, 531.5813f, 532.16841f, 532.7563f, 533.34499f, 533.93446f, 534.52473f, 535.1158f, 535.70767f, 536.30034f, 536.89381f, 537.48809f, 538.08319f, 538.6791f, 539.27582f, 539.87336f, 540.47173f, 541.07092f, 541.67094f, 542.27179f, 542.87347f, 543.47599f, 544.07935f, 544.68355f, 545.28859f, 545.89449f, 546.50123f, 547.10883f, 547.71729f, 548.32661f, 548.93678f, 549.54783f, 550.15975f, 550.77253f, 551.38619f, 552.00074f, 552.61616f, 553.23247f, 553.84966f, 554.46775f, 555.08673f, 555.70661f, 556.32738f, 556.94907f, 557.57166f, 558.19516f, 558.81957f, 559.4449f, 560.07115f, 560.69833f, 561.32643f, 561.95546f, 562.58543f, 563.21633f, 563.84818f, 564.48096f, 565.1147f, 565.74939f, 566.38503f, 567.02163f, 567.65919f, 568.29772f, 568.93721f, 569.57768f, 570.21912f, 570.86154f, 571.50495f, 572.14934f, 572.79473f, 573.4411f, 574.08848f, 574.73686f, 575.38624f, 576.03663f, 576.68804f, 577.34046f, 577.99391f, 578.64838f, 579.30387f, 579.9604f, 580.61797f, 581.27658f, 581.93623f, 582.59693f, 583.25868f, 583.92149f, 584.58536f, 585.2503f, 585.9163f, 586.58338f, 587.25153f, 587.92077f, 588.59109f, 589.2625f, 589.935f, 590.60861f, 591.28332f, 591.95913f, 592.63605f, 593.3141f, 593.99326f, 594.67354f, 595.35496f, 596.03751f, 596.7212f, 597.40603f, 598.092f, 598.77913f, 599.46742f, 600.15687f, 600.84748f, 601.53927f, 602.23223f, 602.92637f, 603.62169f, 604.31821f, 605.01592f, 605.71482f, 606.41494f, 607.11626f, 607.8188f, 608.52255f, 609.22753f, 609.93374f, 610.64119f, 611.34987f, 612.0598f, 612.77098f, 613.48342f, 614.19711f, 614.91207f, 615.6283f, 616.34581f, 617.0646f, 617.78468f, 618.50605f, 619.22872f, 619.95269f, 620.67797f, 621.40457f, 622.13248f, 622.86172f, 623.5923f, 624.32421f, 625.05746f, 625.79207f, 626.52802f, 627.26534f, 628.00403f, 628.74409f, 629.48552f, 630.22835f, 630.97256f, 631.71817f, 632.46518f, 633.2136f, 633.96343f, 634.71469f, 635.46738f, 636.2215f, 636.97706f, 637.73406f, 638.49253f, 639.25245f, 640.01383f, 640.77669f, 641.54103f, 642.30686f, 643.07418f, 643.843f, 644.61333f, 645.38517f, 646.15853f, 646.93342f, 647.70984f, 648.4878f, 649.26732f, 650.04838f, 650.83102f, 651.61522f, 652.401f, 653.18836f, 653.97732f, 654.76788f, 655.56004f, 656.35382f, 657.14922f, 657.94625f, 658.74492f, 659.54523f, 660.3472f, 661.15083f, 661.95613f, 662.7631f, 663.57176f, 664.38212f, 665.19417f, 666.00794f, 666.82342f, 667.64063f, 668.45957f, 669.28026f, 670.1027f, 670.9269f, 671.75287f, 672.58061f, 673.41014f, 674.24147f, 675.0746f, 675.90954f, 676.74631f, 677.5849f, 678.42534f, 679.26762f, 680.11177f, 680.95778f, 681.80567f, 682.65545f, 683.50712f, 684.3607f, 685.2162f, 686.07362f, 686.93298f, 687.79428f, 688.65754f, 689.52276f, 690.38996f, 691.25915f, 692.13033f, 693.00352f, 693.87872f, 694.75596f, 695.63523f, 696.51655f, 697.39993f, 698.28539f, 699.17292f, 700.06255f, 700.95428f, 701.84813f, 702.7441f, 703.64221f, 704.54247f, 705.4449f, 706.34949f, 707.25627f, 708.16525f, 709.07644f, 709.98984f, 710.90548f, 711.82337f, 712.74351f, 713.66592f, 714.59062f, 715.51761f, 716.44691f, 717.37853f, 718.31248f, 719.24878f, 720.18745f, 721.12848f, 722.0719f, 723.01773f, 723.96597f, 724.91663f, 725.86974f, 726.82531f, 727.78334f, 728.74386f, 729.70688f, 730.67241f, 731.64047f, 732.61108f, 733.58424f, 734.55997f, 735.53829f, 736.51922f, 737.50276f, 738.48894f, 739.47777f, 740.46927f, 741.46344f, 742.46032f, 743.45991f, 744.46223f, 745.4673f, 746.47513f, 747.48574f, 748.49915f, 749.51538f, 750.53443f, 751.55634f, 752.58112f, 753.60878f, 754.63934f, 755.67283f, 756.70925f, 757.74863f, 758.79099f, 759.83635f, 760.88472f, 761.93613f, 762.99059f, 764.04812f, 765.10874f, 766.17248f, 767.23935f, 768.30937f, 769.38257f, 770.45896f, 771.53857f, 772.62141f, 773.70751f, 774.79689f, 775.88958f, 776.98558f, 778.08493f, 779.18765f, 780.29376f, 781.40328f, 782.51623f, 783.63265f, 784.75255f, 785.87596f, 787.0029f, 788.13339f, 789.26747f, 790.40515f, 791.54645f, 792.69142f, 793.84006f, 794.99241f, 796.1485f, 797.30834f, 798.47197f, 799.63941f, 800.81069f, 801.98584f, 803.16489f, 804.34785f, 805.53477f, 806.72567f, 807.92059f, 809.11953f, 810.32255f, 811.52967f, 812.74092f, 813.95632f, 815.17592f, 816.39974f, 817.62781f, 818.86017f, 820.09685f, 821.33788f, 822.5833f, 823.83313f, 825.08742f, 826.34619f, 827.60948f, 828.87733f, 830.14977f, 831.42684f, 832.70858f, 833.99501f, 835.28619f, 836.58214f, 837.8829f, 839.18852f, 840.49903f, 841.81447f, 843.13488f, 844.46031f, 845.79079f, 847.12636f, 848.46707f, 849.81296f, 851.16407f, 852.52044f, 853.88213f, 855.24917f, 856.62162f, 857.9995f, 859.38288f, 860.7718f, 862.16631f, 863.56645f, 864.97228f, 866.38384f, 867.80119f, 869.22436f, 870.65343f, 872.08843f, 873.52943f, 874.97647f, 876.4296f, 877.8889f, 879.3544f, 880.82617f, 882.30426f, 883.78873f, 885.27965f, 886.77706f, 888.28104f, 889.79163f, 891.30892f, 892.83294f, 894.36379f, 895.9015f, 897.44616f, 898.99783f, 900.55658f, 902.12247f, 903.69558f, 905.27597f, 906.86372f, 908.4589f, 910.06159f, 911.67186f, 913.28978f, 914.91543f, 916.5489f, 918.19026f, 919.83959f, 921.49698f, 923.16251f, 924.83626f, 926.51831f, 928.20877f, 929.90771f, 931.61523f, 933.33141f, 935.05635f, 936.79015f, 938.5329f, 940.2847f, 942.04565f, 943.81585f, 945.5954f, 947.38441f, 949.18298f, 950.99123f, 952.80925f, 954.63717f, 956.47509f, 958.32313f, 960.18142f, 962.05006f, 963.92919f, 965.81892f, 967.71938f, 969.63069f, 971.553f, 973.48644f, 975.43113f, 977.38721f, 979.35484f, 981.33414f, 983.32527f, 985.32838f, 987.34361f, 989.37112f, 991.41107f, 993.46362f, 995.52892f, 997.60716f, 999.69849f, 1001.80309f, 1003.92114f, 1006.05282f, 1008.19831f, 1010.35779f, 1012.53147f, 1014.71953f, 1016.92218f, 1019.13961f, 1021.37204f, 1023.61968f, 1025.88275f, 1028.16146f, 1030.45604f, 1032.76673f, 1035.09376f, 1037.43737f, 1039.7978f, 1042.17532f, 1044.57018f, 1046.98264f, 1049.41298f, 1051.86146f, 1054.32838f, 1056.81402f, 1059.31868f, 1061.84265f, 1064.38627f, 1066.94983f, 1069.53367f, 1072.13812f, 1074.76352f, 1077.41022f, 1080.0786f, 1082.769f, 1085.48181f, 1088.21743f, 1090.97625f, 1093.75867f, 1096.56512f, 1099.39603f, 1102.25184f, 1105.13301f, 1108.04001f, 1110.97331f, 1113.93342f, 1116.92083f, 1119.93608f, 1122.97969f, 1126.05223f, 1129.15427f, 1132.28638f, 1135.44919f, 1138.6433f, 1141.86937f, 1145.12806f, 1148.42004f, 1151.74603f, 1155.10675f, 1158.50296f, 1161.93543f, 1165.40496f, 1168.91237f, 1172.45854f, 1176.04434f, 1179.67069f, 1183.33854f, 1187.04887f, 1190.8027f, 1194.60109f, 1198.44513f, 1202.33595f, 1206.27473f, 1210.26269f, 1214.30111f, 1218.3913f, 1222.53464f, 1226.73255f, 1230.98652f, 1235.29809f, 1239.66888f, 1244.10057f, 1248.59491f, 1253.15372f, 1257.77894f, 1262.47254f, 1267.23661f, 1272.07336f, 1276.98505f, 1281.9741f, 1287.04302f, 1292.19445f, 1297.43116f, 1302.75607f, 1308.17226f, 1313.68294f, 1319.29154f, 1325.00163f, 1330.81703f, 1336.74173f, 1342.77999f, 1348.9363f, 1355.21545f, 1361.62248f, 1368.16279f, 1374.84211f, 1381.66656f, 1388.64266f, 1395.77737f, 1403.07818f, 1410.55308f, 1418.21068f, 1426.06023f, 1434.11169f, 1442.37585f, 1450.86436f, 1459.58987f, 1468.56611f, 1477.80806f, 1487.33208f, 1497.15608f, 1507.29974f, 1517.78474f, 1528.63504f, 1539.87721f, 1551.54085f, 1563.65902f, 1576.26885f, 1589.41219f, 1603.1365f, 1617.49585f, 1632.55223f, 1648.37717f, 1665.05384f, 1682.67963f, 1701.3697f, 1721.26152f, 1742.52103f, 1765.35112f, 1790.00344f, 1816.79548f, 1846.13564f, 1878.56174f, 1914.80216f, 1955.8781f, 2003.28516f, 2047.0f, 2047.0f, 2047.0f, 2047.0f, 2047.0f, 2047.0f, };\n\n#endif /* LOGIT_H */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/mtof.h", "content": "/*\n * mtof.h\n *\n * Created on: Jan 1, 2021\n * Author: SUPER\n */\n\n#ifndef INC_MTOF_H_\n#define INC_MTOF_H_\n\n#include \"main.h\"\n\nstatic const float midi_note[128] = { 8.1759375f,8.662104043f,9.177179553f,9.722883047f,10.30103576f,10.91356722f,11.5625217f,12.25006502f,12.97849179f,13.75023307f,14.56786448f,15.43411478f,16.351875f,17.32420809f,18.35435911f,19.44576609f,20.60207152f,21.82713444f,23.1250434f,24.50013003f,25.95698358f,27.50046614f,29.13572895f,30.86822955f,32.70375f,34.64841617f,36.70871821f,38.89153219f,41.20414304f,43.65426888f,46.25008679f,49.00026007f,51.91396715f,55.00093228f,58.27145791f,61.73645911f,65.4075f,69.29683234f,73.41743642f,77.78306437f,82.40828607f,87.30853776f,92.50017358f,98.00052013f,103.8279343f,110.0018646f,116.5429158f,123.4729182f,130.815f,138.5936647f,146.8348728f,155.5661287f,164.8165721f,174.6170755f,185.0003472f,196.0010403f,207.6558686f,220.0037291f,233.0858316f,246.9458364f,261.63f,277.1873294f,293.6697457f,311.1322575f,329.6331443f,349.234151f,370.0006943f,392.0020805f,415.3117372f,440.0074582f,466.1716633f,493.8916729f,523.26f,554.3746588f,587.3394914f,622.264515f,659.2662886f,698.4683021f,740.0013886f,784.004161f,830.6234745f,880.0149165f,932.3433265f,987.7833457f,1046.52f,1108.749318f,1174.678983f,1244.52903f,1318.532577f,1396.936604f,1480.002777f,1568.008322f,1661.246949f,1760.029833f,1864.686653f,1975.566691f,2093.04f,2217.498635f,2349.357966f,2489.05806f,2637.065154f,2793.873208f,2960.005555f,3136.016644f,3322.493898f,3520.059666f,3729.373306f,3951.133383f,4186.08f,4434.99727f,4698.715931f,4978.11612f,5274.130309f,5587.746417f,5920.011109f,6272.033288f,6644.987796f,7040.119332f,7458.746612f,7902.266766f,8372.16f,8869.99454f,9397.431862f,9956.23224f,10548.26062f,11175.49283f,11840.02222f,12544.06658f };\n\n#endif /* INC_MTOF_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/noise.h", "content": "/*\n * noise.h\n *\n * Created on: Mar 31, 2020\n * Author: SUPER\n */\n\n#ifndef NOISE_H_\n#define NOISE_H_\n\n#include \"main.h\"\n\nuint32_t noise(void);\n\n#endif /* NOISE_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/opamp.h", "content": "/*\n * opamp.h\n *\n * Created on: Jan 21, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_OPAMP_H_\n#define INC_OPAMP_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n\ntypedef struct {\n\tfloat in_p;\n\tfloat in_n;\n\tfloat out;\n} opamp_typedef;\n\nvoid opamp_init(opamp_typedef *o);\nuint8_t opamp_comparator(opamp_typedef *o, float _n, float _p, float _hysteresis);\n\n\n\n\n#ifdef __cplusplus\n}\n#endif\n\n\n#endif /* INC_OPAMP_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/operator.h", "content": "/*\n * operator.h\n *\n * Created on: Jan 23, 2023\n * Author: chrismcdowell\n */\n\n#ifndef OPERATOR_H_\n#define OPERATOR_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n#include \"envelopes.h\"\n\ntypedef struct {\n\tuint16_t raw;\n\tfloat output;\n\tfloat amplitude;\n\tfloat frequency;\n\tuint32_t phase_increment;\n\tuint32_t phase_index;\n} osc_t;\n\ntypedef struct {\n\tosc_t osc;\n\tenv_t env;\n\tfloat modulation;\n} operator_t;\n\ntypedef struct {\n\toperator_t carrier;\n\toperator_t modulator;\n\tfloat ratio;\n\tfloat fm_amount;\n\tfloat modulation;\n\tfloat out;\n}fm_voice_t;\n\nfloat osc_tick_10b(osc_t *osc, float _frequency, int16_t _mod);\nfloat osc_tick_16b(osc_t *osc, float _frequency, int16_t _mod);\nvoid osc_sync(osc_t *op);\n\nfloat operator_tick(operator_t *op, float _frequency, int16_t _mod);\nfloat operator_tick_had(operator_t *op, float _frequency, int16_t _mod);\nvoid operator_init(operator_t *op);\n\nuint8_t fm_voice_trig(fm_voice_t *v, uint8_t _trig);\nuint8_t fm_voice_trig_had(fm_voice_t *v, uint8_t _trig, float _hold);\nfloat fm_voice_tick(fm_voice_t *v, float _frequency, float _amt, float _fb);\nfloat fm_voice_tick_had(fm_voice_t *v, float _frequency, float _amt, float _fb);\nvoid fm_voice_set_ratio(fm_voice_t *v, float _ratio);\n\n// these have lazy names, sorry future me. but they are fm voice tick had with square or saw feedback applied to the modulator or carrier\nfloat fmvthad_sq_m(fm_voice_t *v, float _frequency, float _amt, float _fb);\nfloat fmvthad_sw_m(fm_voice_t *v, float _frequency, float _amt, float _fb);\nfloat fmvthad_sq_c(fm_voice_t *v, float _frequency, float _amt, float _fb);\nfloat fmvthad_sw_c(fm_voice_t *v, float _frequency, float _amt, float _fb);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* OPERATOR_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/preset_table.h", "content": "\n#ifndef PRESET_TABLE_H\n#define PRESET_TABLE_H\n\n#define NUM_PRESETS 6\n\n\nstatic const float amp_attack_val_table[6] = { 0.015f, 0.001f, 0.001f, 0.001f, 0.015f, 0.0f, };\n\n\nstatic const float amp_decay_val_table[6] = { 0.779f, 0.779f, 3.0f, 1.0f, 0.4f, 2.89f, };\n\n\nstatic const float base_pitch_val_table[6] = { 45.0f, 45.0f, 52.0f, 37.0f, 30.0f, 40.0f, };\n\n\nstatic const float drive_val_table[6] = { 0.0f, 0.0f, 0.05f, 0.05f, 0.1f, 0.0f, };\n\n\nstatic const float mod_decay_val_table[6] = { 0.7f, 0.7f, 0.7f, 0.6f, 2.0f, 0.2f, };\n\n\nstatic const float mod_pitch_val_table[6] = { 0.0f, 0.0f, 773.0f, 200.0f, 1700.0f, 76.0f, };\n\n\nstatic const float mod_pitch_amt_table[6] = { 0.0f, 0.0f, 0.0f, 0.0005f, 0.005f, 0.005f, };\n\n\nstatic const float pmod_amt_val_table[6] = { 20.0f, 0.0f, 300.0f, 300.0f, 1500.0f, 100.0f, };\n\n\nstatic const float pitch_decay_val_table[6] = { 0.01f, 0.01f, 0.01f, 0.004f, 0.01f, 0.01f, };\n\n\nstatic const float pitch_sustain_val_table[6] = { 20.0f, 20.0f, 10.0f, 20.0f, 80.0f, 35.0f, };\n\n\nstatic const float pitch_release_val_table[6] = { 0.6f, 0.6f, 2.0f, 2.0f, 0.8f, 0.89f, };\n\n\nstatic const float svf1_val_table[6] = { 0.01f, 0.01f, 0.01f, 0.0176f, 0.01f, 0.01f, };\n\n\nstatic const float svf2_val_table[6] = { 0.2f, 0.2f, 0.25f, 0.108f, 0.06f, 0.148f, };\n\n\n\n#endif /* PRESET_TABLE_H */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/shared_delays.h", "content": "/*\n * shared_delays.h\n *\n * Created on: Jan 8, 2023\n * Author: chrismcdowell\n */\n\n#ifndef INC_SHARED_DELAYS_H_\n#define INC_SHARED_DELAYS_H_\n\n#ifdef __cplusplus\nextern \"C\" {\n#endif\n\n#include \"main.h\"\n#include \"delay.h\"\n\ntypedef struct {\n\tint16_t *buf;\n\tuint16_t bufsize;\n\tint16_t write;\n\tint16_t index;\n\tfloat ms_scale;\n\tfloat d1;\n} shared_delay_t;\n\nvoid shared_delay_tick(shared_delay_t *d);\n\nfloat shared_delay(shared_delay_t *d, float _delay, float _input, float _fb);\n\nfloat shared_allpass(shared_delay_t *ap, float _delay, float _input, float _fb);\n\nfloat shared_modulated_delay(shared_delay_t *d, float _delay, float _input, float _fb, float _mod);\n\nfloat shared_modulated_delay_float(shared_delay_t *d, float _delay, float _input, float _fb, float _mod);\n\nfloat shared_nested_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _delay2, float _fb2);\n\nRAMFUNC float shared_modulated_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _mod);\n\nvoid shared_delay_init(shared_delay_t *d, int16_t *_buf, uint16_t _bufsize);\n\n#ifdef __cplusplus\n}\n#endif\n\n#endif /* INC_SHARED_DELAYS_H_ */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/include/tanh_table.h", "content": "#ifndef TANH_TABLE_H\n#define TANH_TABLE_H\n\nstatic const float tanh_table_12b[4096] = { -1558.9832f, -1558.5631f,\n\t\t-1558.1427f, -1557.7219f, -1557.3008f, -1556.8795f, -1556.4578f,\n\t\t-1556.0358f, -1555.6134f, -1555.1908f, -1554.7678f, -1554.3446f,\n\t\t-1553.921f, -1553.4971f, -1553.0729f, -1552.6484f, -1552.2235f,\n\t\t-1551.7984f, -1551.3729f, -1550.9471f, -1550.5211f, -1550.0946f,\n\t\t-1549.6679f, -1549.2409f, -1548.8135f, -1548.3858f, -1547.9578f,\n\t\t-1547.5295f, -1547.1009f, -1546.672f, -1546.2427f, -1545.8131f,\n\t\t-1545.3832f, -1544.953f, -1544.5225f, -1544.0917f, -1543.6605f,\n\t\t-1543.229f, -1542.7972f, -1542.3651f, -1541.9327f, -1541.4999f,\n\t\t-1541.0669f, -1540.6335f, -1540.1998f, -1539.7657f, -1539.3314f,\n\t\t-1538.8967f, -1538.4617f, -1538.0264f, -1537.5908f, -1537.1549f,\n\t\t-1536.7186f, -1536.282f, -1535.8451f, -1535.4079f, -1534.9704f,\n\t\t-1534.5325f, -1534.0943f, -1533.6558f, -1533.217f, -1532.7778f,\n\t\t-1532.3383f, -1531.8986f, -1531.4584f, -1531.018f, -1530.5772f,\n\t\t-1530.1362f, -1529.6948f, -1529.253f, -1528.811f, -1528.3686f,\n\t\t-1527.9259f, -1527.4829f, -1527.0396f, -1526.5959f, -1526.1519f,\n\t\t-1525.7076f, -1525.263f, -1524.818f, -1524.3728f, -1523.9271f,\n\t\t-1523.4812f, -1523.035f, -1522.5884f, -1522.1415f, -1521.6943f,\n\t\t-1521.2467f, -1520.7988f, -1520.3506f, -1519.9021f, -1519.4532f,\n\t\t-1519.0041f, -1518.5546f, -1518.1047f, -1517.6546f, -1517.2041f,\n\t\t-1516.7533f, -1516.3021f, -1515.8507f, -1515.3989f, -1514.9468f,\n\t\t-1514.4943f, -1514.0416f, -1513.5885f, -1513.135f, -1512.6813f,\n\t\t-1512.2272f, -1511.7728f, -1511.3181f, -1510.863f, -1510.4076f,\n\t\t-1509.9519f, -1509.4958f, -1509.0395f, -1508.5828f, -1508.1257f,\n\t\t-1507.6684f, -1507.2107f, -1506.7526f, -1506.2943f, -1505.8356f,\n\t\t-1505.3766f, -1504.9172f, -1504.4576f, -1503.9976f, -1503.5372f,\n\t\t-1503.0766f, -1502.6156f, -1502.1543f, -1501.6926f, -1501.2306f,\n\t\t-1500.7683f, -1500.3056f, -1499.8427f, -1499.3794f, -1498.9157f,\n\t\t-1498.4517f, -1497.9874f, -1497.5228f, -1497.0578f, -1496.5925f,\n\t\t-1496.1269f, -1495.6609f, -1495.1946f, -1494.728f, -1494.261f,\n\t\t-1493.7937f, -1493.3261f, -1492.8581f, -1492.3898f, -1491.9212f,\n\t\t-1491.4522f, -1490.9829f, -1490.5132f, -1490.0433f, -1489.573f,\n\t\t-1489.1023f, -1488.6313f, -1488.16f, -1487.6884f, -1487.2164f,\n\t\t-1486.7441f, -1486.2714f, -1485.7985f, -1485.3251f, -1484.8515f,\n\t\t-1484.3775f, -1483.9032f, -1483.4285f, -1482.9535f, -1482.4782f,\n\t\t-1482.0025f, -1481.5265f, -1481.0501f, -1480.5734f, -1480.0964f,\n\t\t-1479.6191f, -1479.1414f, -1478.6633f, -1478.185f, -1477.7063f,\n\t\t-1477.2272f, -1476.7478f, -1476.2681f, -1475.788f, -1475.3077f,\n\t\t-1474.8269f, -1474.3458f, -1473.8644f, -1473.3827f, -1472.9006f,\n\t\t-1472.4182f, -1471.9354f, -1471.4523f, -1470.9688f, -1470.485f,\n\t\t-1470.0009f, -1469.5164f, -1469.0316f, -1468.5465f, -1468.061f,\n\t\t-1467.5752f, -1467.089f, -1466.6025f, -1466.1156f, -1465.6285f,\n\t\t-1465.1409f, -1464.6531f, -1464.1648f, -1463.6763f, -1463.1874f,\n\t\t-1462.6982f, -1462.2086f, -1461.7187f, -1461.2284f, -1460.7378f,\n\t\t-1460.2468f, -1459.7556f, -1459.2639f, -1458.7719f, -1458.2796f,\n\t\t-1457.787f, -1457.294f, -1456.8006f, -1456.3069f, -1455.8129f,\n\t\t-1455.3185f, -1454.8238f, -1454.3287f, -1453.8333f, -1453.3376f,\n\t\t-1452.8415f, -1452.3451f, -1451.8483f, -1451.3511f, -1450.8537f,\n\t\t-1450.3559f, -1449.8577f, -1449.3592f, -1448.8603f, -1448.3611f,\n\t\t-1447.8616f, -1447.3617f, -1446.8615f, -1446.3609f, -1445.86f,\n\t\t-1445.3587f, -1444.8571f, -1444.3551f, -1443.8528f, -1443.3502f,\n\t\t-1442.8472f, -1442.3438f, -1441.8401f, -1441.3361f, -1440.8317f,\n\t\t-1440.327f, -1439.8219f, -1439.3165f, -1438.8107f, -1438.3046f,\n\t\t-1437.7981f, -1437.2913f, -1436.7841f, -1436.2766f, -1435.7687f,\n\t\t-1435.2605f, -1434.752f, -1434.2431f, -1433.7338f, -1433.2242f,\n\t\t-1432.7142f, -1432.2039f, -1431.6933f, -1431.1823f, -1430.6709f,\n\t\t-1430.1592f, -1429.6472f, -1429.1348f, -1428.6221f, -1428.109f,\n\t\t-1427.5955f, -1427.0817f, -1426.5676f, -1426.0531f, -1425.5382f,\n\t\t-1425.023f, -1424.5075f, -1423.9916f, -1423.4753f, -1422.9587f,\n\t\t-1422.4418f, -1421.9245f, -1421.4068f, -1420.8888f, -1420.3705f,\n\t\t-1419.8518f, -1419.3327f, -1418.8133f, -1418.2935f, -1417.7734f,\n\t\t-1417.2529f, -1416.7321f, -1416.211f, -1415.6894f, -1415.1676f,\n\t\t-1414.6453f, -1414.1227f, -1413.5998f, -1413.0765f, -1412.5529f,\n\t\t-1412.0289f, -1411.5045f, -1410.9798f, -1410.4548f, -1409.9294f,\n\t\t-1409.4036f, -1408.8775f, -1408.351f, -1407.8242f, -1407.297f,\n\t\t-1406.7695f, -1406.2416f, -1405.7134f, -1405.1848f, -1404.6558f,\n\t\t-1404.1265f, -1403.5969f, -1403.0669f, -1402.5365f, -1402.0058f,\n\t\t-1401.4747f, -1400.9432f, -1400.4115f, -1399.8793f, -1399.3468f,\n\t\t-1398.814f, -1398.2807f, -1397.7472f, -1397.2132f, -1396.679f,\n\t\t-1396.1443f, -1395.6093f, -1395.074f, -1394.5383f, -1394.0022f,\n\t\t-1393.4658f, -1392.929f, -1392.3919f, -1391.8544f, -1391.3165f,\n\t\t-1390.7783f, -1390.2398f, -1389.7008f, -1389.1616f, -1388.6219f,\n\t\t-1388.0819f, -1387.5416f, -1387.0009f, -1386.4598f, -1385.9184f,\n\t\t-1385.3766f, -1384.8345f, -1384.292f, -1383.7491f, -1383.2059f,\n\t\t-1382.6623f, -1382.1184f, -1381.5741f, -1381.0294f, -1380.4844f,\n\t\t-1379.939f, -1379.3933f, -1378.8472f, -1378.3008f, -1377.7539f,\n\t\t-1377.2068f, -1376.6592f, -1376.1114f, -1375.5631f, -1375.0145f,\n\t\t-1374.4655f, -1373.9162f, -1373.3665f, -1372.8165f, -1372.266f,\n\t\t-1371.7153f, -1371.1641f, -1370.6126f, -1370.0608f, -1369.5086f,\n\t\t-1368.956f, -1368.4031f, -1367.8498f, -1367.2961f, -1366.7421f,\n\t\t-1366.1877f, -1365.633f, -1365.0778f, -1364.5224f, -1363.9665f,\n\t\t-1363.4104f, -1362.8538f, -1362.2969f, -1361.7396f, -1361.182f,\n\t\t-1360.624f, -1360.0656f, -1359.5069f, -1358.9478f, -1358.3883f,\n\t\t-1357.8285f, -1357.2683f, -1356.7078f, -1356.1469f, -1355.5856f,\n\t\t-1355.024f, -1354.462f, -1353.8996f, -1353.3369f, -1352.7738f,\n\t\t-1352.2104f, -1351.6465f, -1351.0824f, -1350.5178f, -1349.9529f,\n\t\t-1349.3876f, -1348.822f, -1348.256f, -1347.6896f, -1347.1229f,\n\t\t-1346.5558f, -1345.9884f, -1345.4206f, -1344.8524f, -1344.2838f,\n\t\t-1343.7149f, -1343.1456f, -1342.576f, -1342.006f, -1341.4356f,\n\t\t-1340.8648f, -1340.2937f, -1339.7223f, -1339.1504f, -1338.5782f,\n\t\t-1338.0057f, -1337.4327f, -1336.8594f, -1336.2858f, -1335.7117f,\n\t\t-1335.1373f, -1334.5626f, -1333.9874f, -1333.4119f, -1332.8361f,\n\t\t-1332.2598f, -1331.6832f, -1331.1063f, -1330.5289f, -1329.9513f,\n\t\t-1329.3732f, -1328.7948f, -1328.216f, -1327.6368f, -1327.0573f,\n\t\t-1326.4774f, -1325.8971f, -1325.3165f, -1324.7355f, -1324.1541f,\n\t\t-1323.5724f, -1322.9903f, -1322.4078f, -1321.8249f, -1321.2417f,\n\t\t-1320.6582f, -1320.0742f, -1319.4899f, -1318.9052f, -1318.3202f,\n\t\t-1317.7348f, -1317.149f, -1316.5628f, -1315.9763f, -1315.3894f,\n\t\t-1314.8022f, -1314.2145f, -1313.6265f, -1313.0382f, -1312.4495f,\n\t\t-1311.8603f, -1311.2709f, -1310.681f, -1310.0908f, -1309.5003f,\n\t\t-1308.9093f, -1308.318f, -1307.7263f, -1307.1342f, -1306.5418f,\n\t\t-1305.949f, -1305.3559f, -1304.7623f, -1304.1684f, -1303.5742f,\n\t\t-1302.9795f, -1302.3845f, -1301.7891f, -1301.1934f, -1300.5972f,\n\t\t-1300.0007f, -1299.4039f, -1298.8067f, -1298.209f, -1297.6111f,\n\t\t-1297.0127f, -1296.414f, -1295.8149f, -1295.2155f, -1294.6156f,\n\t\t-1294.0154f, -1293.4149f, -1292.8139f, -1292.2126f, -1291.6109f,\n\t\t-1291.0089f, -1290.4065f, -1289.8037f, -1289.2005f, -1288.597f,\n\t\t-1287.9931f, -1287.3888f, -1286.7841f, -1286.1791f, -1285.5737f,\n\t\t-1284.9679f, -1284.3618f, -1283.7553f, -1283.1484f, -1282.5412f,\n\t\t-1281.9335f, -1281.3255f, -1280.7172f, -1280.1084f, -1279.4993f,\n\t\t-1278.8898f, -1278.28f, -1277.6697f, -1277.0591f, -1276.4482f,\n\t\t-1275.8368f, -1275.2251f, -1274.613f, -1274.0005f, -1273.3877f,\n\t\t-1272.7745f, -1272.1609f, -1271.547f, -1270.9326f, -1270.3179f,\n\t\t-1269.7029f, -1269.0874f, -1268.4716f, -1267.8554f, -1267.2388f,\n\t\t-1266.6219f, -1266.0046f, -1265.3869f, -1264.7689f, -1264.1504f,\n\t\t-1263.5316f, -1262.9124f, -1262.2929f, -1261.673f, -1261.0527f,\n\t\t-1260.432f, -1259.811f, -1259.1895f, -1258.5678f, -1257.9456f,\n\t\t-1257.3231f, -1256.7001f, -1256.0769f, -1255.4532f, -1254.8292f,\n\t\t-1254.2048f, -1253.58f, -1252.9548f, -1252.3293f, -1251.7034f,\n\t\t-1251.0771f, -1250.4505f, -1249.8234f, -1249.196f, -1248.5683f,\n\t\t-1247.9401f, -1247.3116f, -1246.6827f, -1246.0534f, -1245.4238f,\n\t\t-1244.7938f, -1244.1634f, -1243.5326f, -1242.9015f, -1242.2699f,\n\t\t-1241.638f, -1241.0058f, -1240.3731f, -1239.7401f, -1239.1067f,\n\t\t-1238.473f, -1237.8388f, -1237.2043f, -1236.5694f, -1235.9342f,\n\t\t-1235.2985f, -1234.6625f, -1234.0261f, -1233.3894f, -1232.7522f,\n\t\t-1232.1147f, -1231.4768f, -1230.8385f, -1230.1999f, -1229.5609f,\n\t\t-1228.9215f, -1228.2817f, -1227.6416f, -1227.0011f, -1226.3602f,\n\t\t-1225.7189f, -1225.0773f, -1224.4353f, -1223.7929f, -1223.1501f,\n\t\t-1222.507f, -1221.8635f, -1221.2196f, -1220.5753f, -1219.9307f,\n\t\t-1219.2856f, -1218.6402f, -1217.9945f, -1217.3483f, -1216.7018f,\n\t\t-1216.0549f, -1215.4076f, -1214.76f, -1214.112f, -1213.4636f,\n\t\t-1212.8148f, -1212.1656f, -1211.5161f, -1210.8662f, -1210.2159f,\n\t\t-1209.5653f, -1208.9142f, -1208.2628f, -1207.6111f, -1206.9589f,\n\t\t-1206.3064f, -1205.6535f, -1205.0002f, -1204.3465f, -1203.6925f,\n\t\t-1203.0381f, -1202.3833f, -1201.7281f, -1201.0726f, -1200.4167f,\n\t\t-1199.7604f, -1199.1037f, -1198.4467f, -1197.7892f, -1197.1315f,\n\t\t-1196.4733f, -1195.8147f, -1195.1558f, -1194.4965f, -1193.8368f,\n\t\t-1193.1768f, -1192.5164f, -1191.8556f, -1191.1944f, -1190.5328f,\n\t\t-1189.8709f, -1189.2086f, -1188.5459f, -1187.8828f, -1187.2194f,\n\t\t-1186.5556f, -1185.8914f, -1185.2269f, -1184.5619f, -1183.8966f,\n\t\t-1183.2309f, -1182.5648f, -1181.8984f, -1181.2316f, -1180.5644f,\n\t\t-1179.8968f, -1179.2289f, -1178.5605f, -1177.8918f, -1177.2228f,\n\t\t-1176.5533f, -1175.8835f, -1175.2133f, -1174.5427f, -1173.8717f,\n\t\t-1173.2004f, -1172.5287f, -1171.8566f, -1171.1842f, -1170.5113f,\n\t\t-1169.8381f, -1169.1645f, -1168.4906f, -1167.8162f, -1167.1415f,\n\t\t-1166.4664f, -1165.7909f, -1165.1151f, -1164.4389f, -1163.7623f,\n\t\t-1163.0853f, -1162.408f, -1161.7302f, -1161.0521f, -1160.3737f,\n\t\t-1159.6948f, -1159.0156f, -1158.336f, -1157.656f, -1156.9756f,\n\t\t-1156.2949f, -1155.6138f, -1154.9323f, -1154.2505f, -1153.5682f,\n\t\t-1152.8856f, -1152.2026f, -1151.5193f, -1150.8355f, -1150.1514f,\n\t\t-1149.4669f, -1148.7821f, -1148.0968f, -1147.4112f, -1146.7252f,\n\t\t-1146.0389f, -1145.3521f, -1144.665f, -1143.9775f, -1143.2896f,\n\t\t-1142.6014f, -1141.9128f, -1141.2238f, -1140.5344f, -1139.8447f,\n\t\t-1139.1546f, -1138.4641f, -1137.7732f, -1137.0819f, -1136.3903f,\n\t\t-1135.6983f, -1135.0059f, -1134.3132f, -1133.6201f, -1132.9266f,\n\t\t-1132.2327f, -1131.5385f, -1130.8438f, -1130.1488f, -1129.4535f,\n\t\t-1128.7577f, -1128.0616f, -1127.3651f, -1126.6682f, -1125.971f,\n\t\t-1125.2734f, -1124.5754f, -1123.877f, -1123.1782f, -1122.4791f,\n\t\t-1121.7796f, -1121.0798f, -1120.3795f, -1119.6789f, -1118.9779f,\n\t\t-1118.2765f, -1117.5748f, -1116.8727f, -1116.1702f, -1115.4673f,\n\t\t-1114.7641f, -1114.0604f, -1113.3565f, -1112.6521f, -1111.9474f,\n\t\t-1111.2422f, -1110.5368f, -1109.8309f, -1109.1247f, -1108.4181f,\n\t\t-1107.7111f, -1107.0037f, -1106.296f, -1105.5879f, -1104.8794f,\n\t\t-1104.1706f, -1103.4613f, -1102.7517f, -1102.0418f, -1101.3314f,\n\t\t-1100.6207f, -1099.9096f, -1099.1981f, -1098.4863f, -1097.7741f,\n\t\t-1097.0615f, -1096.3485f, -1095.6352f, -1094.9215f, -1094.2074f,\n\t\t-1093.493f, -1092.7782f, -1092.063f, -1091.3474f, -1090.6314f,\n\t\t-1089.9151f, -1089.1984f, -1088.4814f, -1087.7639f, -1087.0461f,\n\t\t-1086.328f, -1085.6094f, -1084.8905f, -1084.1712f, -1083.4515f,\n\t\t-1082.7315f, -1082.0111f, -1081.2903f, -1080.5691f, -1079.8476f,\n\t\t-1079.1257f, -1078.4034f, -1077.6808f, -1076.9578f, -1076.2344f,\n\t\t-1075.5106f, -1074.7865f, -1074.062f, -1073.3371f, -1072.6118f,\n\t\t-1071.8862f, -1071.1602f, -1070.4339f, -1069.7071f, -1068.98f,\n\t\t-1068.2526f, -1067.5247f, -1066.7965f, -1066.0679f, -1065.339f,\n\t\t-1064.6096f, -1063.8799f, -1063.1499f, -1062.4194f, -1061.6886f,\n\t\t-1060.9574f, -1060.2259f, -1059.494f, -1058.7617f, -1058.029f,\n\t\t-1057.296f, -1056.5626f, -1055.8288f, -1055.0947f, -1054.3601f,\n\t\t-1053.6253f, -1052.89f, -1052.1544f, -1051.4184f, -1050.682f,\n\t\t-1049.9453f, -1049.2082f, -1048.4707f, -1047.7329f, -1046.9947f,\n\t\t-1046.2561f, -1045.5172f, -1044.7779f, -1044.0382f, -1043.2981f,\n\t\t-1042.5577f, -1041.8169f, -1041.0758f, -1040.3343f, -1039.5924f,\n\t\t-1038.8501f, -1038.1075f, -1037.3645f, -1036.6211f, -1035.8774f,\n\t\t-1035.1333f, -1034.3888f, -1033.644f, -1032.8988f, -1032.1532f,\n\t\t-1031.4073f, -1030.6609f, -1029.9143f, -1029.1672f, -1028.4198f,\n\t\t-1027.6721f, -1026.9239f, -1026.1754f, -1025.4265f, -1024.6773f,\n\t\t-1023.9277f, -1023.1777f, -1022.4274f, -1021.6767f, -1020.9256f,\n\t\t-1020.1741f, -1019.4223f, -1018.6702f, -1017.9176f, -1017.1647f,\n\t\t-1016.4115f, -1015.6578f, -1014.9038f, -1014.1495f, -1013.3947f,\n\t\t-1012.6396f, -1011.8842f, -1011.1284f, -1010.3722f, -1009.6156f,\n\t\t-1008.8587f, -1008.1014f, -1007.3438f, -1006.5858f, -1005.8274f,\n\t\t-1005.0686f, -1004.3095f, -1003.5501f, -1002.7902f, -1002.03f,\n\t\t-1001.2695f, -1000.5085f, -999.7473f, -998.9856f, -998.2236f,\n\t\t-997.4612f, -996.6985f, -995.9354f, -995.1719f, -994.4081f, -993.6439f,\n\t\t-992.8793f, -992.1144f, -991.3491f, -990.5835f, -989.8175f, -989.0511f,\n\t\t-988.2844f, -987.5173f, -986.7499f, -985.9821f, -985.2139f, -984.4453f,\n\t\t-983.6765f, -982.9072f, -982.1376f, -981.3676f, -980.5973f, -979.8266f,\n\t\t-979.0555f, -978.2841f, -977.5123f, -976.7402f, -975.9677f, -975.1948f,\n\t\t-974.4216f, -973.648f, -972.8741f, -972.0998f, -971.3251f, -970.5501f,\n\t\t-969.7747f, -968.999f, -968.2229f, -967.4464f, -966.6696f, -965.8924f,\n\t\t-965.1149f, -964.337f, -963.5588f, -962.7802f, -962.0012f, -961.2219f,\n\t\t-960.4422f, -959.6622f, -958.8818f, -958.101f, -957.3199f, -956.5385f,\n\t\t-955.7566f, -954.9745f, -954.1919f, -953.409f, -952.6258f, -951.8422f,\n\t\t-951.0582f, -950.2739f, -949.4892f, -948.7042f, -947.9188f, -947.1331f,\n\t\t-946.347f, -945.5606f, -944.7737f, -943.9866f, -943.1991f, -942.4112f,\n\t\t-941.623f, -940.8344f, -940.0455f, -939.2562f, -938.4666f, -937.6766f,\n\t\t-936.8862f, -936.0955f, -935.3045f, -934.5131f, -933.7213f, -932.9292f,\n\t\t-932.1367f, -931.3439f, -930.5507f, -929.7572f, -928.9634f, -928.1691f,\n\t\t-927.3745f, -926.5796f, -925.7843f, -924.9887f, -924.1927f, -923.3964f,\n\t\t-922.5997f, -921.8027f, -921.0053f, -920.2075f, -919.4094f, -918.611f,\n\t\t-917.8122f, -917.0131f, -916.2136f, -915.4137f, -914.6136f, -913.813f,\n\t\t-913.0121f, -912.2109f, -911.4093f, -910.6074f, -909.8051f, -909.0025f,\n\t\t-908.1995f, -907.3962f, -906.5925f, -905.7885f, -904.9841f, -904.1794f,\n\t\t-903.3743f, -902.5689f, -901.7631f, -900.957f, -900.1506f, -899.3438f,\n\t\t-898.5366f, -897.7291f, -896.9213f, -896.1131f, -895.3046f, -894.4957f,\n\t\t-893.6865f, -892.8769f, -892.067f, -891.2567f, -890.4461f, -889.6352f,\n\t\t-888.8239f, -888.0122f, -887.2003f, -886.3879f, -885.5753f, -884.7623f,\n\t\t-883.9489f, -883.1352f, -882.3212f, -881.5068f, -880.6921f, -879.877f,\n\t\t-879.0616f, -878.2458f, -877.4297f, -876.6133f, -875.7965f, -874.9794f,\n\t\t-874.1619f, -873.3441f, -872.526f, -871.7075f, -870.8887f, -870.0695f,\n\t\t-869.25f, -868.4302f, -867.61f, -866.7895f, -865.9686f, -865.1474f,\n\t\t-864.3258f, -863.504f, -862.6817f, -861.8592f, -861.0363f, -860.213f,\n\t\t-859.3895f, -858.5656f, -857.7413f, -856.9167f, -856.0918f, -855.2665f,\n\t\t-854.4409f, -853.615f, -852.7887f, -851.9621f, -851.1352f, -850.3079f,\n\t\t-849.4803f, -848.6523f, -847.824f, -846.9954f, -846.1664f, -845.3372f,\n\t\t-844.5075f, -843.6776f, -842.8473f, -842.0166f, -841.1857f, -840.3544f,\n\t\t-839.5227f, -838.6908f, -837.8585f, -837.0258f, -836.1929f, -835.3596f,\n\t\t-834.526f, -833.692f, -832.8577f, -832.0231f, -831.1881f, -830.3528f,\n\t\t-829.5172f, -828.6813f, -827.845f, -827.0084f, -826.1714f, -825.3342f,\n\t\t-824.4966f, -823.6586f, -822.8204f, -821.9818f, -821.1429f, -820.3036f,\n\t\t-819.464f, -818.6241f, -817.7839f, -816.9433f, -816.1024f, -815.2612f,\n\t\t-814.4197f, -813.5778f, -812.7356f, -811.8931f, -811.0502f, -810.2071f,\n\t\t-809.3636f, -808.5197f, -807.6756f, -806.8311f, -805.9863f, -805.1412f,\n\t\t-804.2957f, -803.4499f, -802.6038f, -801.7574f, -800.9106f, -800.0636f,\n\t\t-799.2162f, -798.3684f, -797.5204f, -796.672f, -795.8233f, -794.9743f,\n\t\t-794.125f, -793.2753f, -792.4253f, -791.575f, -790.7244f, -789.8735f,\n\t\t-789.0222f, -788.1706f, -787.3187f, -786.4665f, -785.6139f, -784.7611f,\n\t\t-783.9079f, -783.0544f, -782.2005f, -781.3464f, -780.4919f, -779.6372f,\n\t\t-778.7821f, -777.9266f, -777.0709f, -776.2149f, -775.3585f, -774.5018f,\n\t\t-773.6448f, -772.7875f, -771.9299f, -771.0719f, -770.2136f, -769.355f,\n\t\t-768.4962f, -767.6369f, -766.7774f, -765.9176f, -765.0574f, -764.1969f,\n\t\t-763.3362f, -762.4751f, -761.6136f, -760.7519f, -759.8899f, -759.0275f,\n\t\t-758.1649f, -757.3019f, -756.4386f, -755.575f, -754.7111f, -753.8469f,\n\t\t-752.9823f, -752.1175f, -751.2523f, -750.3869f, -749.5211f, -748.655f,\n\t\t-747.7886f, -746.9219f, -746.0549f, -745.1876f, -744.3199f, -743.452f,\n\t\t-742.5838f, -741.7152f, -740.8463f, -739.9772f, -739.1077f, -738.2379f,\n\t\t-737.3678f, -736.4974f, -735.6267f, -734.7557f, -733.8844f, -733.0128f,\n\t\t-732.1409f, -731.2686f, -730.3961f, -729.5233f, -728.6501f, -727.7767f,\n\t\t-726.9029f, -726.0289f, -725.1545f, -724.2799f, -723.4049f, -722.5297f,\n\t\t-721.6541f, -720.7782f, -719.9021f, -719.0256f, -718.1488f, -717.2718f,\n\t\t-716.3944f, -715.5167f, -714.6388f, -713.7605f, -712.8819f, -712.0031f,\n\t\t-711.1239f, -710.2444f, -709.3647f, -708.4846f, -707.6042f, -706.7236f,\n\t\t-705.8426f, -704.9614f, -704.0798f, -703.198f, -702.3159f, -701.4334f,\n\t\t-700.5507f, -699.6677f, -698.7844f, -697.9007f, -697.0168f, -696.1326f,\n\t\t-695.2481f, -694.3634f, -693.4783f, -692.5929f, -691.7072f, -690.8213f,\n\t\t-689.935f, -689.0485f, -688.1616f, -687.2745f, -686.3871f, -685.4994f,\n\t\t-684.6114f, -683.7231f, -682.8345f, -681.9456f, -681.0565f, -680.167f,\n\t\t-679.2773f, -678.3873f, -677.4969f, -676.6063f, -675.7154f, -674.8243f,\n\t\t-673.9328f, -673.0411f, -672.149f, -671.2567f, -670.3641f, -669.4712f,\n\t\t-668.578f, -667.6845f, -666.7908f, -665.8968f, -665.0024f, -664.1078f,\n\t\t-663.2129f, -662.3178f, -661.4223f, -660.5266f, -659.6306f, -658.7343f,\n\t\t-657.8377f, -656.9408f, -656.0437f, -655.1462f, -654.2485f, -653.3506f,\n\t\t-652.4523f, -651.5537f, -650.6549f, -649.7558f, -648.8564f, -647.9568f,\n\t\t-647.0568f, -646.1566f, -645.2561f, -644.3553f, -643.4543f, -642.5529f,\n\t\t-641.6513f, -640.7495f, -639.8473f, -638.9449f, -638.0422f, -637.1392f,\n\t\t-636.2359f, -635.3324f, -634.4286f, -633.5245f, -632.6201f, -631.7155f,\n\t\t-630.8106f, -629.9054f, -629.0f, -628.0943f, -627.1883f, -626.282f,\n\t\t-625.3755f, -624.4687f, -623.5616f, -622.6543f, -621.7467f, -620.8388f,\n\t\t-619.9307f, -619.0223f, -618.1136f, -617.2046f, -616.2954f, -615.3859f,\n\t\t-614.4761f, -613.5661f, -612.6558f, -611.7453f, -610.8345f, -609.9234f,\n\t\t-609.012f, -608.1004f, -607.1885f, -606.2764f, -605.364f, -604.4513f,\n\t\t-603.5383f, -602.6251f, -601.7117f, -600.798f, -599.884f, -598.9697f,\n\t\t-598.0552f, -597.1404f, -596.2254f, -595.3101f, -594.3946f, -593.4787f,\n\t\t-592.5627f, -591.6463f, -590.7297f, -589.8129f, -588.8958f, -587.9784f,\n\t\t-587.0608f, -586.1429f, -585.2248f, -584.3064f, -583.3877f, -582.4688f,\n\t\t-581.5497f, -580.6303f, -579.7106f, -578.7907f, -577.8705f, -576.9501f,\n\t\t-576.0294f, -575.1084f, -574.1872f, -573.2658f, -572.3441f, -571.4221f,\n\t\t-570.4999f, -569.5775f, -568.6548f, -567.7318f, -566.8086f, -565.8852f,\n\t\t-564.9615f, -564.0375f, -563.1133f, -562.1889f, -561.2642f, -560.3392f,\n\t\t-559.4141f, -558.4886f, -557.5629f, -556.637f, -555.7108f, -554.7844f,\n\t\t-553.8577f, -552.9308f, -552.0037f, -551.0762f, -550.1486f, -549.2207f,\n\t\t-548.2926f, -547.3642f, -546.4356f, -545.5067f, -544.5776f, -543.6483f,\n\t\t-542.7187f, -541.7889f, -540.8588f, -539.9285f, -538.9979f, -538.0671f,\n\t\t-537.1361f, -536.2049f, -535.2734f, -534.3416f, -533.4096f, -532.4774f,\n\t\t-531.545f, -530.6123f, -529.6793f, -528.7462f, -527.8128f, -526.8792f,\n\t\t-525.9453f, -525.0112f, -524.0769f, -523.1423f, -522.2075f, -521.2724f,\n\t\t-520.3372f, -519.4017f, -518.4659f, -517.53f, -516.5938f, -515.6574f,\n\t\t-514.7207f, -513.7838f, -512.8467f, -511.9093f, -510.9718f, -510.034f,\n\t\t-509.0959f, -508.1577f, -507.2192f, -506.2805f, -505.3415f, -504.4024f,\n\t\t-503.463f, -502.5233f, -501.5835f, -500.6434f, -499.7031f, -498.7626f,\n\t\t-497.8219f, -496.8809f, -495.9397f, -494.9983f, -494.0567f, -493.1148f,\n\t\t-492.1727f, -491.2304f, -490.2879f, -489.3452f, -488.4022f, -487.459f,\n\t\t-486.5156f, -485.572f, -484.6281f, -483.6841f, -482.7398f, -481.7953f,\n\t\t-480.8506f, -479.9057f, -478.9605f, -478.0152f, -477.0696f, -476.1238f,\n\t\t-475.1778f, -474.2316f, -473.2851f, -472.3385f, -471.3916f, -470.4446f,\n\t\t-469.4973f, -468.5498f, -467.6021f, -466.6541f, -465.706f, -464.7576f,\n\t\t-463.8091f, -462.8603f, -461.9114f, -460.9622f, -460.0128f, -459.0632f,\n\t\t-458.1134f, -457.1633f, -456.2131f, -455.2627f, -454.312f, -453.3612f,\n\t\t-452.4101f, -451.4589f, -450.5074f, -449.5558f, -448.6039f, -447.6518f,\n\t\t-446.6995f, -445.7471f, -444.7944f, -443.8415f, -442.8884f, -441.9351f,\n\t\t-440.9816f, -440.0279f, -439.074f, -438.1199f, -437.1657f, -436.2112f,\n\t\t-435.2565f, -434.3016f, -433.3465f, -432.3912f, -431.4357f, -430.4801f,\n\t\t-429.5242f, -428.5681f, -427.6119f, -426.6554f, -425.6987f, -424.7419f,\n\t\t-423.7849f, -422.8276f, -421.8702f, -420.9126f, -419.9548f, -418.9967f,\n\t\t-418.0385f, -417.0802f, -416.1216f, -415.1628f, -414.2038f, -413.2447f,\n\t\t-412.2854f, -411.3258f, -410.3661f, -409.4062f, -408.4461f, -407.4858f,\n\t\t-406.5254f, -405.5647f, -404.6039f, -403.6428f, -402.6816f, -401.7202f,\n\t\t-400.7587f, -399.7969f, -398.835f, -397.8728f, -396.9105f, -395.948f,\n\t\t-394.9853f, -394.0225f, -393.0594f, -392.0962f, -391.1328f, -390.1692f,\n\t\t-389.2055f, -388.2416f, -387.2774f, -386.3131f, -385.3487f, -384.384f,\n\t\t-383.4192f, -382.4542f, -381.489f, -380.5236f, -379.5581f, -378.5924f,\n\t\t-377.6265f, -376.6605f, -375.6942f, -374.7278f, -373.7613f, -372.7945f,\n\t\t-371.8276f, -370.8605f, -369.8933f, -368.9258f, -367.9582f, -366.9904f,\n\t\t-366.0225f, -365.0544f, -364.0861f, -363.1177f, -362.149f, -361.1803f,\n\t\t-360.2113f, -359.2422f, -358.2729f, -357.3035f, -356.3338f, -355.3641f,\n\t\t-354.3941f, -353.424f, -352.4537f, -351.4833f, -350.5127f, -349.5419f,\n\t\t-348.571f, -347.5999f, -346.6287f, -345.6573f, -344.6857f, -343.714f,\n\t\t-342.7421f, -341.7701f, -340.7979f, -339.8255f, -338.853f, -337.8803f,\n\t\t-336.9075f, -335.9345f, -334.9613f, -333.988f, -333.0146f, -332.041f,\n\t\t-331.0672f, -330.0933f, -329.1192f, -328.145f, -327.1706f, -326.1961f,\n\t\t-325.2214f, -324.2466f, -323.2716f, -322.2964f, -321.3212f, -320.3457f,\n\t\t-319.3701f, -318.3944f, -317.4185f, -316.4425f, -315.4663f, -314.49f,\n\t\t-313.5135f, -312.5369f, -311.5601f, -310.5832f, -309.6062f, -308.629f,\n\t\t-307.6517f, -306.6742f, -305.6965f, -304.7188f, -303.7409f, -302.7628f,\n\t\t-301.7846f, -300.8063f, -299.8278f, -298.8492f, -297.8704f, -296.8915f,\n\t\t-295.9125f, -294.9333f, -293.954f, -292.9746f, -291.995f, -291.0153f,\n\t\t-290.0354f, -289.0554f, -288.0753f, -287.095f, -286.1146f, -285.1341f,\n\t\t-284.1534f, -283.1726f, -282.1917f, -281.2107f, -280.2295f, -279.2481f,\n\t\t-278.2667f, -277.2851f, -276.3034f, -275.3215f, -274.3396f, -273.3575f,\n\t\t-272.3752f, -271.3929f, -270.4104f, -269.4278f, -268.445f, -267.4622f,\n\t\t-266.4792f, -265.4961f, -264.5128f, -263.5295f, -262.546f, -261.5624f,\n\t\t-260.5786f, -259.5948f, -258.6108f, -257.6267f, -256.6425f, -255.6581f,\n\t\t-254.6737f, -253.6891f, -252.7044f, -251.7196f, -250.7346f, -249.7496f,\n\t\t-248.7644f, -247.7791f, -246.7937f, -245.8082f, -244.8225f, -243.8368f,\n\t\t-242.8509f, -241.8649f, -240.8788f, -239.8926f, -238.9063f, -237.9199f,\n\t\t-236.9333f, -235.9467f, -234.9599f, -233.973f, -232.986f, -231.9989f,\n\t\t-231.0117f, -230.0244f, -229.037f, -228.0494f, -227.0618f, -226.074f,\n\t\t-225.0862f, -224.0982f, -223.1102f, -222.122f, -221.1337f, -220.1453f,\n\t\t-219.1568f, -218.1683f, -217.1796f, -216.1908f, -215.2019f, -214.2129f,\n\t\t-213.2238f, -212.2346f, -211.2453f, -210.2559f, -209.2664f, -208.2768f,\n\t\t-207.2871f, -206.2973f, -205.3074f, -204.3174f, -203.3273f, -202.3371f,\n\t\t-201.3469f, -200.3565f, -199.366f, -198.3755f, -197.3848f, -196.3941f,\n\t\t-195.4032f, -194.4123f, -193.4213f, -192.4301f, -191.4389f, -190.4476f,\n\t\t-189.4562f, -188.4648f, -187.4732f, -186.4815f, -185.4898f, -184.498f,\n\t\t-183.506f, -182.514f, -181.5219f, -180.5298f, -179.5375f, -178.5451f,\n\t\t-177.5527f, -176.5602f, -175.5676f, -174.5749f, -173.5821f, -172.5893f,\n\t\t-171.5964f, -170.6033f, -169.6102f, -168.6171f, -167.6238f, -166.6305f,\n\t\t-165.6371f, -164.6436f, -163.65f, -162.6564f, -161.6626f, -160.6688f,\n\t\t-159.675f, -158.681f, -157.687f, -156.6929f, -155.6987f, -154.7044f,\n\t\t-153.7101f, -152.7157f, -151.7212f, -150.7267f, -149.7321f, -148.7374f,\n\t\t-147.7427f, -146.7478f, -145.7529f, -144.758f, -143.7629f, -142.7678f,\n\t\t-141.7727f, -140.7774f, -139.7821f, -138.7868f, -137.7913f, -136.7958f,\n\t\t-135.8002f, -134.8046f, -133.8089f, -132.8132f, -131.8173f, -130.8215f,\n\t\t-129.8255f, -128.8295f, -127.8334f, -126.8373f, -125.8411f, -124.8449f,\n\t\t-123.8485f, -122.8522f, -121.8558f, -120.8593f, -119.8627f, -118.8661f,\n\t\t-117.8695f, -116.8728f, -115.876f, -114.8792f, -113.8823f, -112.8854f,\n\t\t-111.8884f, -110.8913f, -109.8942f, -108.8971f, -107.8999f, -106.9027f,\n\t\t-105.9054f, -104.908f, -103.9106f, -102.9132f, -101.9157f, -100.9181f,\n\t\t-99.9205f, -98.9229f, -97.9252f, -96.9275f, -95.9297f, -94.9319f,\n\t\t-93.934f, -92.9361f, -91.9381f, -90.9401f, -89.9421f, -88.944f,\n\t\t-87.9458f, -86.9477f, -85.9494f, -84.9512f, -83.9529f, -82.9545f,\n\t\t-81.9562f, -80.9578f, -79.9593f, -78.9608f, -77.9623f, -76.9637f,\n\t\t-75.9651f, -74.9665f, -73.9678f, -72.9691f, -71.9703f, -70.9715f,\n\t\t-69.9727f, -68.9739f, -67.975f, -66.9761f, -65.9771f, -64.9782f,\n\t\t-63.9792f, -62.9801f, -61.981f, -60.9819f, -59.9828f, -58.9837f,\n\t\t-57.9845f, -56.9853f, -55.986f, -54.9868f, -53.9875f, -52.9882f,\n\t\t-51.9888f, -50.9895f, -49.9901f, -48.9906f, -47.9912f, -46.9917f,\n\t\t-45.9923f, -44.9928f, -43.9932f, -42.9937f, -41.9941f, -40.9945f,\n\t\t-39.9949f, -38.9953f, -37.9956f, -36.996f, -35.9963f, -34.9966f,\n\t\t-33.9969f, -32.9971f, -31.9974f, -30.9976f, -29.9979f, -28.9981f,\n\t\t-27.9983f, -26.9984f, -25.9986f, -24.9988f, -23.9989f, -22.999f,\n\t\t-21.9992f, -20.9993f, -19.9994f, -18.9995f, -17.9995f, -16.9996f,\n\t\t-15.9997f, -14.9997f, -13.9998f, -12.9998f, -11.9999f, -10.9999f,\n\t\t-9.9999f, -8.9999f, -8.0f, -7.0f, -6.0f, -5.0f, -4.0f, -3.0f, -2.0f,\n\t\t-1.0f, 0.0f, 1.0f, 2.0f, 3.0f, 4.0f, 5.0f, 6.0f, 7.0f, 8.0f, 8.9999f,\n\t\t9.9999f, 10.9999f, 11.9999f, 12.9998f, 13.9998f, 14.9997f, 15.9997f,\n\t\t16.9996f, 17.9995f, 18.9995f, 19.9994f, 20.9993f, 21.9992f, 22.999f,\n\t\t23.9989f, 24.9988f, 25.9986f, 26.9984f, 27.9983f, 28.9981f, 29.9979f,\n\t\t30.9976f, 31.9974f, 32.9971f, 33.9969f, 34.9966f, 35.9963f, 36.996f,\n\t\t37.9956f, 38.9953f, 39.9949f, 40.9945f, 41.9941f, 42.9937f, 43.9932f,\n\t\t44.9928f, 45.9923f, 46.9917f, 47.9912f, 48.9906f, 49.9901f, 50.9895f,\n\t\t51.9888f, 52.9882f, 53.9875f, 54.9868f, 55.986f, 56.9853f, 57.9845f,\n\t\t58.9837f, 59.9828f, 60.9819f, 61.981f, 62.9801f, 63.9792f, 64.9782f,\n\t\t65.9771f, 66.9761f, 67.975f, 68.9739f, 69.9727f, 70.9715f, 71.9703f,\n\t\t72.9691f, 73.9678f, 74.9665f, 75.9651f, 76.9637f, 77.9623f, 78.9608f,\n\t\t79.9593f, 80.9578f, 81.9562f, 82.9545f, 83.9529f, 84.9512f, 85.9494f,\n\t\t86.9477f, 87.9458f, 88.944f, 89.9421f, 90.9401f, 91.9381f, 92.9361f,\n\t\t93.934f, 94.9319f, 95.9297f, 96.9275f, 97.9252f, 98.9229f, 99.9205f,\n\t\t100.9181f, 101.9157f, 102.9132f, 103.9106f, 104.908f, 105.9054f,\n\t\t106.9027f, 107.8999f, 108.8971f, 109.8942f, 110.8913f, 111.8884f,\n\t\t112.8854f, 113.8823f, 114.8792f, 115.876f, 116.8728f, 117.8695f,\n\t\t118.8661f, 119.8627f, 120.8593f, 121.8558f, 122.8522f, 123.8485f,\n\t\t124.8449f, 125.8411f, 126.8373f, 127.8334f, 128.8295f, 129.8255f,\n\t\t130.8215f, 131.8173f, 132.8132f, 133.8089f, 134.8046f, 135.8002f,\n\t\t136.7958f, 137.7913f, 138.7868f, 139.7821f, 140.7774f, 141.7727f,\n\t\t142.7678f, 143.7629f, 144.758f, 145.7529f, 146.7478f, 147.7427f,\n\t\t148.7374f, 149.7321f, 150.7267f, 151.7212f, 152.7157f, 153.7101f,\n\t\t154.7044f, 155.6987f, 156.6929f, 157.687f, 158.681f, 159.675f,\n\t\t160.6688f, 161.6626f, 162.6564f, 163.65f, 164.6436f, 165.6371f,\n\t\t166.6305f, 167.6238f, 168.6171f, 169.6102f, 170.6033f, 171.5964f,\n\t\t172.5893f, 173.5821f, 174.5749f, 175.5676f, 176.5602f, 177.5527f,\n\t\t178.5451f, 179.5375f, 180.5298f, 181.5219f, 182.514f, 183.506f,\n\t\t184.498f, 185.4898f, 186.4815f, 187.4732f, 188.4648f, 189.4562f,\n\t\t190.4476f, 191.4389f, 192.4301f, 193.4213f, 194.4123f, 195.4032f,\n\t\t196.3941f, 197.3848f, 198.3755f, 199.366f, 200.3565f, 201.3469f,\n\t\t202.3371f, 203.3273f, 204.3174f, 205.3074f, 206.2973f, 207.2871f,\n\t\t208.2768f, 209.2664f, 210.2559f, 211.2453f, 212.2346f, 213.2238f,\n\t\t214.2129f, 215.2019f, 216.1908f, 217.1796f, 218.1683f, 219.1568f,\n\t\t220.1453f, 221.1337f, 222.122f, 223.1102f, 224.0982f, 225.0862f,\n\t\t226.074f, 227.0618f, 228.0494f, 229.037f, 230.0244f, 231.0117f,\n\t\t231.9989f, 232.986f, 233.973f, 234.9599f, 235.9467f, 236.9333f,\n\t\t237.9199f, 238.9063f, 239.8926f, 240.8788f, 241.8649f, 242.8509f,\n\t\t243.8368f, 244.8225f, 245.8082f, 246.7937f, 247.7791f, 248.7644f,\n\t\t249.7496f, 250.7346f, 251.7196f, 252.7044f, 253.6891f, 254.6737f,\n\t\t255.6581f, 256.6425f, 257.6267f, 258.6108f, 259.5948f, 260.5786f,\n\t\t261.5624f, 262.546f, 263.5295f, 264.5128f, 265.4961f, 266.4792f,\n\t\t267.4622f, 268.445f, 269.4278f, 270.4104f, 271.3929f, 272.3752f,\n\t\t273.3575f, 274.3396f, 275.3215f, 276.3034f, 277.2851f, 278.2667f,\n\t\t279.2481f, 280.2295f, 281.2107f, 282.1917f, 283.1726f, 284.1534f,\n\t\t285.1341f, 286.1146f, 287.095f, 288.0753f, 289.0554f, 290.0354f,\n\t\t291.0153f, 291.995f, 292.9746f, 293.954f, 294.9333f, 295.9125f,\n\t\t296.8915f, 297.8704f, 298.8492f, 299.8278f, 300.8063f, 301.7846f,\n\t\t302.7628f, 303.7409f, 304.7188f, 305.6965f, 306.6742f, 307.6517f,\n\t\t308.629f, 309.6062f, 310.5832f, 311.5601f, 312.5369f, 313.5135f,\n\t\t314.49f, 315.4663f, 316.4425f, 317.4185f, 318.3944f, 319.3701f,\n\t\t320.3457f, 321.3212f, 322.2964f, 323.2716f, 324.2466f, 325.2214f,\n\t\t326.1961f, 327.1706f, 328.145f, 329.1192f, 330.0933f, 331.0672f,\n\t\t332.041f, 333.0146f, 333.988f, 334.9613f, 335.9345f, 336.9075f,\n\t\t337.8803f, 338.853f, 339.8255f, 340.7979f, 341.7701f, 342.7421f,\n\t\t343.714f, 344.6857f, 345.6573f, 346.6287f, 347.5999f, 348.571f,\n\t\t349.5419f, 350.5127f, 351.4833f, 352.4537f, 353.424f, 354.3941f,\n\t\t355.3641f, 356.3338f, 357.3035f, 358.2729f, 359.2422f, 360.2113f,\n\t\t361.1803f, 362.149f, 363.1177f, 364.0861f, 365.0544f, 366.0225f,\n\t\t366.9904f, 367.9582f, 368.9258f, 369.8933f, 370.8605f, 371.8276f,\n\t\t372.7945f, 373.7613f, 374.7278f, 375.6942f, 376.6605f, 377.6265f,\n\t\t378.5924f, 379.5581f, 380.5236f, 381.489f, 382.4542f, 383.4192f,\n\t\t384.384f, 385.3487f, 386.3131f, 387.2774f, 388.2416f, 389.2055f,\n\t\t390.1692f, 391.1328f, 392.0962f, 393.0594f, 394.0225f, 394.9853f,\n\t\t395.948f, 396.9105f, 397.8728f, 398.835f, 399.7969f, 400.7587f,\n\t\t401.7202f, 402.6816f, 403.6428f, 404.6039f, 405.5647f, 406.5254f,\n\t\t407.4858f, 408.4461f, 409.4062f, 410.3661f, 411.3258f, 412.2854f,\n\t\t413.2447f, 414.2038f, 415.1628f, 416.1216f, 417.0802f, 418.0385f,\n\t\t418.9967f, 419.9548f, 420.9126f, 421.8702f, 422.8276f, 423.7849f,\n\t\t424.7419f, 425.6987f, 426.6554f, 427.6119f, 428.5681f, 429.5242f,\n\t\t430.4801f, 431.4357f, 432.3912f, 433.3465f, 434.3016f, 435.2565f,\n\t\t436.2112f, 437.1657f, 438.1199f, 439.074f, 440.0279f, 440.9816f,\n\t\t441.9351f, 442.8884f, 443.8415f, 444.7944f, 445.7471f, 446.6995f,\n\t\t447.6518f, 448.6039f, 449.5558f, 450.5074f, 451.4589f, 452.4101f,\n\t\t453.3612f, 454.312f, 455.2627f, 456.2131f, 457.1633f, 458.1134f,\n\t\t459.0632f, 460.0128f, 460.9622f, 461.9114f, 462.8603f, 463.8091f,\n\t\t464.7576f, 465.706f, 466.6541f, 467.6021f, 468.5498f, 469.4973f,\n\t\t470.4446f, 471.3916f, 472.3385f, 473.2851f, 474.2316f, 475.1778f,\n\t\t476.1238f, 477.0696f, 478.0152f, 478.9605f, 479.9057f, 480.8506f,\n\t\t481.7953f, 482.7398f, 483.6841f, 484.6281f, 485.572f, 486.5156f,\n\t\t487.459f, 488.4022f, 489.3452f, 490.2879f, 491.2304f, 492.1727f,\n\t\t493.1148f, 494.0567f, 494.9983f, 495.9397f, 496.8809f, 497.8219f,\n\t\t498.7626f, 499.7031f, 500.6434f, 501.5835f, 502.5233f, 503.463f,\n\t\t504.4024f, 505.3415f, 506.2805f, 507.2192f, 508.1577f, 509.0959f,\n\t\t510.034f, 510.9718f, 511.9093f, 512.8467f, 513.7838f, 514.7207f,\n\t\t515.6574f, 516.5938f, 517.53f, 518.4659f, 519.4017f, 520.3372f,\n\t\t521.2724f, 522.2075f, 523.1423f, 524.0769f, 525.0112f, 525.9453f,\n\t\t526.8792f, 527.8128f, 528.7462f, 529.6793f, 530.6123f, 531.545f,\n\t\t532.4774f, 533.4096f, 534.3416f, 535.2734f, 536.2049f, 537.1361f,\n\t\t538.0671f, 538.9979f, 539.9285f, 540.8588f, 541.7889f, 542.7187f,\n\t\t543.6483f, 544.5776f, 545.5067f, 546.4356f, 547.3642f, 548.2926f,\n\t\t549.2207f, 550.1486f, 551.0762f, 552.0037f, 552.9308f, 553.8577f,\n\t\t554.7844f, 555.7108f, 556.637f, 557.5629f, 558.4886f, 559.4141f,\n\t\t560.3392f, 561.2642f, 562.1889f, 563.1133f, 564.0375f, 564.9615f,\n\t\t565.8852f, 566.8086f, 567.7318f, 568.6548f, 569.5775f, 570.4999f,\n\t\t571.4221f, 572.3441f, 573.2658f, 574.1872f, 575.1084f, 576.0294f,\n\t\t576.9501f, 577.8705f, 578.7907f, 579.7106f, 580.6303f, 581.5497f,\n\t\t582.4688f, 583.3877f, 584.3064f, 585.2248f, 586.1429f, 587.0608f,\n\t\t587.9784f, 588.8958f, 589.8129f, 590.7297f, 591.6463f, 592.5627f,\n\t\t593.4787f, 594.3946f, 595.3101f, 596.2254f, 597.1404f, 598.0552f,\n\t\t598.9697f, 599.884f, 600.798f, 601.7117f, 602.6251f, 603.5383f,\n\t\t604.4513f, 605.364f, 606.2764f, 607.1885f, 608.1004f, 609.012f,\n\t\t609.9234f, 610.8345f, 611.7453f, 612.6558f, 613.5661f, 614.4761f,\n\t\t615.3859f, 616.2954f, 617.2046f, 618.1136f, 619.0223f, 619.9307f,\n\t\t620.8388f, 621.7467f, 622.6543f, 623.5616f, 624.4687f, 625.3755f,\n\t\t626.282f, 627.1883f, 628.0943f, 629.0f, 629.9054f, 630.8106f, 631.7155f,\n\t\t632.6201f, 633.5245f, 634.4286f, 635.3324f, 636.2359f, 637.1392f,\n\t\t638.0422f, 638.9449f, 639.8473f, 640.7495f, 641.6513f, 642.5529f,\n\t\t643.4543f, 644.3553f, 645.2561f, 646.1566f, 647.0568f, 647.9568f,\n\t\t648.8564f, 649.7558f, 650.6549f, 651.5537f, 652.4523f, 653.3506f,\n\t\t654.2485f, 655.1462f, 656.0437f, 656.9408f, 657.8377f, 658.7343f,\n\t\t659.6306f, 660.5266f, 661.4223f, 662.3178f, 663.2129f, 664.1078f,\n\t\t665.0024f, 665.8968f, 666.7908f, 667.6845f, 668.578f, 669.4712f,\n\t\t670.3641f, 671.2567f, 672.149f, 673.0411f, 673.9328f, 674.8243f,\n\t\t675.7154f, 676.6063f, 677.4969f, 678.3873f, 679.2773f, 680.167f,\n\t\t681.0565f, 681.9456f, 682.8345f, 683.7231f, 684.6114f, 685.4994f,\n\t\t686.3871f, 687.2745f, 688.1616f, 689.0485f, 689.935f, 690.8213f,\n\t\t691.7072f, 692.5929f, 693.4783f, 694.3634f, 695.2481f, 696.1326f,\n\t\t697.0168f, 697.9007f, 698.7844f, 699.6677f, 700.5507f, 701.4334f,\n\t\t702.3159f, 703.198f, 704.0798f, 704.9614f, 705.8426f, 706.7236f,\n\t\t707.6042f, 708.4846f, 709.3647f, 710.2444f, 711.1239f, 712.0031f,\n\t\t712.8819f, 713.7605f, 714.6388f, 715.5167f, 716.3944f, 717.2718f,\n\t\t718.1488f, 719.0256f, 719.9021f, 720.7782f, 721.6541f, 722.5297f,\n\t\t723.4049f, 724.2799f, 725.1545f, 726.0289f, 726.9029f, 727.7767f,\n\t\t728.6501f, 729.5233f, 730.3961f, 731.2686f, 732.1409f, 733.0128f,\n\t\t733.8844f, 734.7557f, 735.6267f, 736.4974f, 737.3678f, 738.2379f,\n\t\t739.1077f, 739.9772f, 740.8463f, 741.7152f, 742.5838f, 743.452f,\n\t\t744.3199f, 745.1876f, 746.0549f, 746.9219f, 747.7886f, 748.655f,\n\t\t749.5211f, 750.3869f, 751.2523f, 752.1175f, 752.9823f, 753.8469f,\n\t\t754.7111f, 755.575f, 756.4386f, 757.3019f, 758.1649f, 759.0275f,\n\t\t759.8899f, 760.7519f, 761.6136f, 762.4751f, 763.3362f, 764.1969f,\n\t\t765.0574f, 765.9176f, 766.7774f, 767.6369f, 768.4962f, 769.355f,\n\t\t770.2136f, 771.0719f, 771.9299f, 772.7875f, 773.6448f, 774.5018f,\n\t\t775.3585f, 776.2149f, 777.0709f, 777.9266f, 778.7821f, 779.6372f,\n\t\t780.4919f, 781.3464f, 782.2005f, 783.0544f, 783.9079f, 784.7611f,\n\t\t785.6139f, 786.4665f, 787.3187f, 788.1706f, 789.0222f, 789.8735f,\n\t\t790.7244f, 791.575f, 792.4253f, 793.2753f, 794.125f, 794.9743f,\n\t\t795.8233f, 796.672f, 797.5204f, 798.3684f, 799.2162f, 800.0636f,\n\t\t800.9106f, 801.7574f, 802.6038f, 803.4499f, 804.2957f, 805.1412f,\n\t\t805.9863f, 806.8311f, 807.6756f, 808.5197f, 809.3636f, 810.2071f,\n\t\t811.0502f, 811.8931f, 812.7356f, 813.5778f, 814.4197f, 815.2612f,\n\t\t816.1024f, 816.9433f, 817.7839f, 818.6241f, 819.464f, 820.3036f,\n\t\t821.1429f, 821.9818f, 822.8204f, 823.6586f, 824.4966f, 825.3342f,\n\t\t826.1714f, 827.0084f, 827.845f, 828.6813f, 829.5172f, 830.3528f,\n\t\t831.1881f, 832.0231f, 832.8577f, 833.692f, 834.526f, 835.3596f,\n\t\t836.1929f, 837.0258f, 837.8585f, 838.6908f, 839.5227f, 840.3544f,\n\t\t841.1857f, 842.0166f, 842.8473f, 843.6776f, 844.5075f, 845.3372f,\n\t\t846.1664f, 846.9954f, 847.824f, 848.6523f, 849.4803f, 850.3079f,\n\t\t851.1352f, 851.9621f, 852.7887f, 853.615f, 854.4409f, 855.2665f,\n\t\t856.0918f, 856.9167f, 857.7413f, 858.5656f, 859.3895f, 860.213f,\n\t\t861.0363f, 861.8592f, 862.6817f, 863.504f, 864.3258f, 865.1474f,\n\t\t865.9686f, 866.7895f, 867.61f, 868.4302f, 869.25f, 870.0695f, 870.8887f,\n\t\t871.7075f, 872.526f, 873.3441f, 874.1619f, 874.9794f, 875.7965f,\n\t\t876.6133f, 877.4297f, 878.2458f, 879.0616f, 879.877f, 880.6921f,\n\t\t881.5068f, 882.3212f, 883.1352f, 883.9489f, 884.7623f, 885.5753f,\n\t\t886.3879f, 887.2003f, 888.0122f, 888.8239f, 889.6352f, 890.4461f,\n\t\t891.2567f, 892.067f, 892.8769f, 893.6865f, 894.4957f, 895.3046f,\n\t\t896.1131f, 896.9213f, 897.7291f, 898.5366f, 899.3438f, 900.1506f,\n\t\t900.957f, 901.7631f, 902.5689f, 903.3743f, 904.1794f, 904.9841f,\n\t\t905.7885f, 906.5925f, 907.3962f, 908.1995f, 909.0025f, 909.8051f,\n\t\t910.6074f, 911.4093f, 912.2109f, 913.0121f, 913.813f, 914.6136f,\n\t\t915.4137f, 916.2136f, 917.0131f, 917.8122f, 918.611f, 919.4094f,\n\t\t920.2075f, 921.0053f, 921.8027f, 922.5997f, 923.3964f, 924.1927f,\n\t\t924.9887f, 925.7843f, 926.5796f, 927.3745f, 928.1691f, 928.9634f,\n\t\t929.7572f, 930.5507f, 931.3439f, 932.1367f, 932.9292f, 933.7213f,\n\t\t934.5131f, 935.3045f, 936.0955f, 936.8862f, 937.6766f, 938.4666f,\n\t\t939.2562f, 940.0455f, 940.8344f, 941.623f, 942.4112f, 943.1991f,\n\t\t943.9866f, 944.7737f, 945.5606f, 946.347f, 947.1331f, 947.9188f,\n\t\t948.7042f, 949.4892f, 950.2739f, 951.0582f, 951.8422f, 952.6258f,\n\t\t953.409f, 954.1919f, 954.9745f, 955.7566f, 956.5385f, 957.3199f,\n\t\t958.101f, 958.8818f, 959.6622f, 960.4422f, 961.2219f, 962.0012f,\n\t\t962.7802f, 963.5588f, 964.337f, 965.1149f, 965.8924f, 966.6696f,\n\t\t967.4464f, 968.2229f, 968.999f, 969.7747f, 970.5501f, 971.3251f,\n\t\t972.0998f, 972.8741f, 973.648f, 974.4216f, 975.1948f, 975.9677f,\n\t\t976.7402f, 977.5123f, 978.2841f, 979.0555f, 979.8266f, 980.5973f,\n\t\t981.3676f, 982.1376f, 982.9072f, 983.6765f, 984.4453f, 985.2139f,\n\t\t985.9821f, 986.7499f, 987.5173f, 988.2844f, 989.0511f, 989.8175f,\n\t\t990.5835f, 991.3491f, 992.1144f, 992.8793f, 993.6439f, 994.4081f,\n\t\t995.1719f, 995.9354f, 996.6985f, 997.4612f, 998.2236f, 998.9856f,\n\t\t999.7473f, 1000.5085f, 1001.2695f, 1002.03f, 1002.7902f, 1003.5501f,\n\t\t1004.3095f, 1005.0686f, 1005.8274f, 1006.5858f, 1007.3438f, 1008.1014f,\n\t\t1008.8587f, 1009.6156f, 1010.3722f, 1011.1284f, 1011.8842f, 1012.6396f,\n\t\t1013.3947f, 1014.1495f, 1014.9038f, 1015.6578f, 1016.4115f, 1017.1647f,\n\t\t1017.9176f, 1018.6702f, 1019.4223f, 1020.1741f, 1020.9256f, 1021.6767f,\n\t\t1022.4274f, 1023.1777f, 1023.9277f, 1024.6773f, 1025.4265f, 1026.1754f,\n\t\t1026.9239f, 1027.6721f, 1028.4198f, 1029.1672f, 1029.9143f, 1030.6609f,\n\t\t1031.4073f, 1032.1532f, 1032.8988f, 1033.644f, 1034.3888f, 1035.1333f,\n\t\t1035.8774f, 1036.6211f, 1037.3645f, 1038.1075f, 1038.8501f, 1039.5924f,\n\t\t1040.3343f, 1041.0758f, 1041.8169f, 1042.5577f, 1043.2981f, 1044.0382f,\n\t\t1044.7779f, 1045.5172f, 1046.2561f, 1046.9947f, 1047.7329f, 1048.4707f,\n\t\t1049.2082f, 1049.9453f, 1050.682f, 1051.4184f, 1052.1544f, 1052.89f,\n\t\t1053.6253f, 1054.3601f, 1055.0947f, 1055.8288f, 1056.5626f, 1057.296f,\n\t\t1058.029f, 1058.7617f, 1059.494f, 1060.2259f, 1060.9574f, 1061.6886f,\n\t\t1062.4194f, 1063.1499f, 1063.8799f, 1064.6096f, 1065.339f, 1066.0679f,\n\t\t1066.7965f, 1067.5247f, 1068.2526f, 1068.98f, 1069.7071f, 1070.4339f,\n\t\t1071.1602f, 1071.8862f, 1072.6118f, 1073.3371f, 1074.062f, 1074.7865f,\n\t\t1075.5106f, 1076.2344f, 1076.9578f, 1077.6808f, 1078.4034f, 1079.1257f,\n\t\t1079.8476f, 1080.5691f, 1081.2903f, 1082.0111f, 1082.7315f, 1083.4515f,\n\t\t1084.1712f, 1084.8905f, 1085.6094f, 1086.328f, 1087.0461f, 1087.7639f,\n\t\t1088.4814f, 1089.1984f, 1089.9151f, 1090.6314f, 1091.3474f, 1092.063f,\n\t\t1092.7782f, 1093.493f, 1094.2074f, 1094.9215f, 1095.6352f, 1096.3485f,\n\t\t1097.0615f, 1097.7741f, 1098.4863f, 1099.1981f, 1099.9096f, 1100.6207f,\n\t\t1101.3314f, 1102.0418f, 1102.7517f, 1103.4613f, 1104.1706f, 1104.8794f,\n\t\t1105.5879f, 1106.296f, 1107.0037f, 1107.7111f, 1108.4181f, 1109.1247f,\n\t\t1109.8309f, 1110.5368f, 1111.2422f, 1111.9474f, 1112.6521f, 1113.3565f,\n\t\t1114.0604f, 1114.7641f, 1115.4673f, 1116.1702f, 1116.8727f, 1117.5748f,\n\t\t1118.2765f, 1118.9779f, 1119.6789f, 1120.3795f, 1121.0798f, 1121.7796f,\n\t\t1122.4791f, 1123.1782f, 1123.877f, 1124.5754f, 1125.2734f, 1125.971f,\n\t\t1126.6682f, 1127.3651f, 1128.0616f, 1128.7577f, 1129.4535f, 1130.1488f,\n\t\t1130.8438f, 1131.5385f, 1132.2327f, 1132.9266f, 1133.6201f, 1134.3132f,\n\t\t1135.0059f, 1135.6983f, 1136.3903f, 1137.0819f, 1137.7732f, 1138.4641f,\n\t\t1139.1546f, 1139.8447f, 1140.5344f, 1141.2238f, 1141.9128f, 1142.6014f,\n\t\t1143.2896f, 1143.9775f, 1144.665f, 1145.3521f, 1146.0389f, 1146.7252f,\n\t\t1147.4112f, 1148.0968f, 1148.7821f, 1149.4669f, 1150.1514f, 1150.8355f,\n\t\t1151.5193f, 1152.2026f, 1152.8856f, 1153.5682f, 1154.2505f, 1154.9323f,\n\t\t1155.6138f, 1156.2949f, 1156.9756f, 1157.656f, 1158.336f, 1159.0156f,\n\t\t1159.6948f, 1160.3737f, 1161.0521f, 1161.7302f, 1162.408f, 1163.0853f,\n\t\t1163.7623f, 1164.4389f, 1165.1151f, 1165.7909f, 1166.4664f, 1167.1415f,\n\t\t1167.8162f, 1168.4906f, 1169.1645f, 1169.8381f, 1170.5113f, 1171.1842f,\n\t\t1171.8566f, 1172.5287f, 1173.2004f, 1173.8717f, 1174.5427f, 1175.2133f,\n\t\t1175.8835f, 1176.5533f, 1177.2228f, 1177.8918f, 1178.5605f, 1179.2289f,\n\t\t1179.8968f, 1180.5644f, 1181.2316f, 1181.8984f, 1182.5648f, 1183.2309f,\n\t\t1183.8966f, 1184.5619f, 1185.2269f, 1185.8914f, 1186.5556f, 1187.2194f,\n\t\t1187.8828f, 1188.5459f, 1189.2086f, 1189.8709f, 1190.5328f, 1191.1944f,\n\t\t1191.8556f, 1192.5164f, 1193.1768f, 1193.8368f, 1194.4965f, 1195.1558f,\n\t\t1195.8147f, 1196.4733f, 1197.1315f, 1197.7892f, 1198.4467f, 1199.1037f,\n\t\t1199.7604f, 1200.4167f, 1201.0726f, 1201.7281f, 1202.3833f, 1203.0381f,\n\t\t1203.6925f, 1204.3465f, 1205.0002f, 1205.6535f, 1206.3064f, 1206.9589f,\n\t\t1207.6111f, 1208.2628f, 1208.9142f, 1209.5653f, 1210.2159f, 1210.8662f,\n\t\t1211.5161f, 1212.1656f, 1212.8148f, 1213.4636f, 1214.112f, 1214.76f,\n\t\t1215.4076f, 1216.0549f, 1216.7018f, 1217.3483f, 1217.9945f, 1218.6402f,\n\t\t1219.2856f, 1219.9307f, 1220.5753f, 1221.2196f, 1221.8635f, 1222.507f,\n\t\t1223.1501f, 1223.7929f, 1224.4353f, 1225.0773f, 1225.7189f, 1226.3602f,\n\t\t1227.0011f, 1227.6416f, 1228.2817f, 1228.9215f, 1229.5609f, 1230.1999f,\n\t\t1230.8385f, 1231.4768f, 1232.1147f, 1232.7522f, 1233.3894f, 1234.0261f,\n\t\t1234.6625f, 1235.2985f, 1235.9342f, 1236.5694f, 1237.2043f, 1237.8388f,\n\t\t1238.473f, 1239.1067f, 1239.7401f, 1240.3731f, 1241.0058f, 1241.638f,\n\t\t1242.2699f, 1242.9015f, 1243.5326f, 1244.1634f, 1244.7938f, 1245.4238f,\n\t\t1246.0534f, 1246.6827f, 1247.3116f, 1247.9401f, 1248.5683f, 1249.196f,\n\t\t1249.8234f, 1250.4505f, 1251.0771f, 1251.7034f, 1252.3293f, 1252.9548f,\n\t\t1253.58f, 1254.2048f, 1254.8292f, 1255.4532f, 1256.0769f, 1256.7001f,\n\t\t1257.3231f, 1257.9456f, 1258.5678f, 1259.1895f, 1259.811f, 1260.432f,\n\t\t1261.0527f, 1261.673f, 1262.2929f, 1262.9124f, 1263.5316f, 1264.1504f,\n\t\t1264.7689f, 1265.3869f, 1266.0046f, 1266.6219f, 1267.2388f, 1267.8554f,\n\t\t1268.4716f, 1269.0874f, 1269.7029f, 1270.3179f, 1270.9326f, 1271.547f,\n\t\t1272.1609f, 1272.7745f, 1273.3877f, 1274.0005f, 1274.613f, 1275.2251f,\n\t\t1275.8368f, 1276.4482f, 1277.0591f, 1277.6697f, 1278.28f, 1278.8898f,\n\t\t1279.4993f, 1280.1084f, 1280.7172f, 1281.3255f, 1281.9335f, 1282.5412f,\n\t\t1283.1484f, 1283.7553f, 1284.3618f, 1284.9679f, 1285.5737f, 1286.1791f,\n\t\t1286.7841f, 1287.3888f, 1287.9931f, 1288.597f, 1289.2005f, 1289.8037f,\n\t\t1290.4065f, 1291.0089f, 1291.6109f, 1292.2126f, 1292.8139f, 1293.4149f,\n\t\t1294.0154f, 1294.6156f, 1295.2155f, 1295.8149f, 1296.414f, 1297.0127f,\n\t\t1297.6111f, 1298.209f, 1298.8067f, 1299.4039f, 1300.0007f, 1300.5972f,\n\t\t1301.1934f, 1301.7891f, 1302.3845f, 1302.9795f, 1303.5742f, 1304.1684f,\n\t\t1304.7623f, 1305.3559f, 1305.949f, 1306.5418f, 1307.1342f, 1307.7263f,\n\t\t1308.318f, 1308.9093f, 1309.5003f, 1310.0908f, 1310.681f, 1311.2709f,\n\t\t1311.8603f, 1312.4495f, 1313.0382f, 1313.6265f, 1314.2145f, 1314.8022f,\n\t\t1315.3894f, 1315.9763f, 1316.5628f, 1317.149f, 1317.7348f, 1318.3202f,\n\t\t1318.9052f, 1319.4899f, 1320.0742f, 1320.6582f, 1321.2417f, 1321.8249f,\n\t\t1322.4078f, 1322.9903f, 1323.5724f, 1324.1541f, 1324.7355f, 1325.3165f,\n\t\t1325.8971f, 1326.4774f, 1327.0573f, 1327.6368f, 1328.216f, 1328.7948f,\n\t\t1329.3732f, 1329.9513f, 1330.5289f, 1331.1063f, 1331.6832f, 1332.2598f,\n\t\t1332.8361f, 1333.4119f, 1333.9874f, 1334.5626f, 1335.1373f, 1335.7117f,\n\t\t1336.2858f, 1336.8594f, 1337.4327f, 1338.0057f, 1338.5782f, 1339.1504f,\n\t\t1339.7223f, 1340.2937f, 1340.8648f, 1341.4356f, 1342.006f, 1342.576f,\n\t\t1343.1456f, 1343.7149f, 1344.2838f, 1344.8524f, 1345.4206f, 1345.9884f,\n\t\t1346.5558f, 1347.1229f, 1347.6896f, 1348.256f, 1348.822f, 1349.3876f,\n\t\t1349.9529f, 1350.5178f, 1351.0824f, 1351.6465f, 1352.2104f, 1352.7738f,\n\t\t1353.3369f, 1353.8996f, 1354.462f, 1355.024f, 1355.5856f, 1356.1469f,\n\t\t1356.7078f, 1357.2683f, 1357.8285f, 1358.3883f, 1358.9478f, 1359.5069f,\n\t\t1360.0656f, 1360.624f, 1361.182f, 1361.7396f, 1362.2969f, 1362.8538f,\n\t\t1363.4104f, 1363.9665f, 1364.5224f, 1365.0778f, 1365.633f, 1366.1877f,\n\t\t1366.7421f, 1367.2961f, 1367.8498f, 1368.4031f, 1368.956f, 1369.5086f,\n\t\t1370.0608f, 1370.6126f, 1371.1641f, 1371.7153f, 1372.266f, 1372.8165f,\n\t\t1373.3665f, 1373.9162f, 1374.4655f, 1375.0145f, 1375.5631f, 1376.1114f,\n\t\t1376.6592f, 1377.2068f, 1377.7539f, 1378.3008f, 1378.8472f, 1379.3933f,\n\t\t1379.939f, 1380.4844f, 1381.0294f, 1381.5741f, 1382.1184f, 1382.6623f,\n\t\t1383.2059f, 1383.7491f, 1384.292f, 1384.8345f, 1385.3766f, 1385.9184f,\n\t\t1386.4598f, 1387.0009f, 1387.5416f, 1388.0819f, 1388.6219f, 1389.1616f,\n\t\t1389.7008f, 1390.2398f, 1390.7783f, 1391.3165f, 1391.8544f, 1392.3919f,\n\t\t1392.929f, 1393.4658f, 1394.0022f, 1394.5383f, 1395.074f, 1395.6093f,\n\t\t1396.1443f, 1396.679f, 1397.2132f, 1397.7472f, 1398.2807f, 1398.814f,\n\t\t1399.3468f, 1399.8793f, 1400.4115f, 1400.9432f, 1401.4747f, 1402.0058f,\n\t\t1402.5365f, 1403.0669f, 1403.5969f, 1404.1265f, 1404.6558f, 1405.1848f,\n\t\t1405.7134f, 1406.2416f, 1406.7695f, 1407.297f, 1407.8242f, 1408.351f,\n\t\t1408.8775f, 1409.4036f, 1409.9294f, 1410.4548f, 1410.9798f, 1411.5045f,\n\t\t1412.0289f, 1412.5529f, 1413.0765f, 1413.5998f, 1414.1227f, 1414.6453f,\n\t\t1415.1676f, 1415.6894f, 1416.211f, 1416.7321f, 1417.2529f, 1417.7734f,\n\t\t1418.2935f, 1418.8133f, 1419.3327f, 1419.8518f, 1420.3705f, 1420.8888f,\n\t\t1421.4068f, 1421.9245f, 1422.4418f, 1422.9587f, 1423.4753f, 1423.9916f,\n\t\t1424.5075f, 1425.023f, 1425.5382f, 1426.0531f, 1426.5676f, 1427.0817f,\n\t\t1427.5955f, 1428.109f, 1428.6221f, 1429.1348f, 1429.6472f, 1430.1592f,\n\t\t1430.6709f, 1431.1823f, 1431.6933f, 1432.2039f, 1432.7142f, 1433.2242f,\n\t\t1433.7338f, 1434.2431f, 1434.752f, 1435.2605f, 1435.7687f, 1436.2766f,\n\t\t1436.7841f, 1437.2913f, 1437.7981f, 1438.3046f, 1438.8107f, 1439.3165f,\n\t\t1439.8219f, 1440.327f, 1440.8317f, 1441.3361f, 1441.8401f, 1442.3438f,\n\t\t1442.8472f, 1443.3502f, 1443.8528f, 1444.3551f, 1444.8571f, 1445.3587f,\n\t\t1445.86f, 1446.3609f, 1446.8615f, 1447.3617f, 1447.8616f, 1448.3611f,\n\t\t1448.8603f, 1449.3592f, 1449.8577f, 1450.3559f, 1450.8537f, 1451.3511f,\n\t\t1451.8483f, 1452.3451f, 1452.8415f, 1453.3376f, 1453.8333f, 1454.3287f,\n\t\t1454.8238f, 1455.3185f, 1455.8129f, 1456.3069f, 1456.8006f, 1457.294f,\n\t\t1457.787f, 1458.2796f, 1458.7719f, 1459.2639f, 1459.7556f, 1460.2468f,\n\t\t1460.7378f, 1461.2284f, 1461.7187f, 1462.2086f, 1462.6982f, 1463.1874f,\n\t\t1463.6763f, 1464.1648f, 1464.6531f, 1465.1409f, 1465.6285f, 1466.1156f,\n\t\t1466.6025f, 1467.089f, 1467.5752f, 1468.061f, 1468.5465f, 1469.0316f,\n\t\t1469.5164f, 1470.0009f, 1470.485f, 1470.9688f, 1471.4523f, 1471.9354f,\n\t\t1472.4182f, 1472.9006f, 1473.3827f, 1473.8644f, 1474.3458f, 1474.8269f,\n\t\t1475.3077f, 1475.788f, 1476.2681f, 1476.7478f, 1477.2272f, 1477.7063f,\n\t\t1478.185f, 1478.6633f, 1479.1414f, 1479.6191f, 1480.0964f, 1480.5734f,\n\t\t1481.0501f, 1481.5265f, 1482.0025f, 1482.4782f, 1482.9535f, 1483.4285f,\n\t\t1483.9032f, 1484.3775f, 1484.8515f, 1485.3251f, 1485.7985f, 1486.2714f,\n\t\t1486.7441f, 1487.2164f, 1487.6884f, 1488.16f, 1488.6313f, 1489.1023f,\n\t\t1489.573f, 1490.0433f, 1490.5132f, 1490.9829f, 1491.4522f, 1491.9212f,\n\t\t1492.3898f, 1492.8581f, 1493.3261f, 1493.7937f, 1494.261f, 1494.728f,\n\t\t1495.1946f, 1495.6609f, 1496.1269f, 1496.5925f, 1497.0578f, 1497.5228f,\n\t\t1497.9874f, 1498.4517f, 1498.9157f, 1499.3794f, 1499.8427f, 1500.3056f,\n\t\t1500.7683f, 1501.2306f, 1501.6926f, 1502.1543f, 1502.6156f, 1503.0766f,\n\t\t1503.5372f, 1503.9976f, 1504.4576f, 1504.9172f, 1505.3766f, 1505.8356f,\n\t\t1506.2943f, 1506.7526f, 1507.2107f, 1507.6684f, 1508.1257f, 1508.5828f,\n\t\t1509.0395f, 1509.4958f, 1509.9519f, 1510.4076f, 1510.863f, 1511.3181f,\n\t\t1511.7728f, 1512.2272f, 1512.6813f, 1513.135f, 1513.5885f, 1514.0416f,\n\t\t1514.4943f, 1514.9468f, 1515.3989f, 1515.8507f, 1516.3021f, 1516.7533f,\n\t\t1517.2041f, 1517.6546f, 1518.1047f, 1518.5546f, 1519.0041f, 1519.4532f,\n\t\t1519.9021f, 1520.3506f, 1520.7988f, 1521.2467f, 1521.6943f, 1522.1415f,\n\t\t1522.5884f, 1523.035f, 1523.4812f, 1523.9271f, 1524.3728f, 1524.818f,\n\t\t1525.263f, 1525.7076f, 1526.1519f, 1526.5959f, 1527.0396f, 1527.4829f,\n\t\t1527.9259f, 1528.3686f, 1528.811f, 1529.253f, 1529.6948f, 1530.1362f,\n\t\t1530.5772f, 1531.018f, 1531.4584f, 1531.8986f, 1532.3383f, 1532.7778f,\n\t\t1533.217f, 1533.6558f, 1534.0943f, 1534.5325f, 1534.9704f, 1535.4079f,\n\t\t1535.8451f, 1536.282f, 1536.7186f, 1537.1549f, 1537.5908f, 1538.0264f,\n\t\t1538.4617f, 1538.8967f, 1539.3314f, 1539.7657f, 1540.1998f, 1540.6335f,\n\t\t1541.0669f, 1541.4999f, 1541.9327f, 1542.3651f, 1542.7972f, 1543.229f,\n\t\t1543.6605f, 1544.0917f, 1544.5225f, 1544.953f, 1545.3832f, 1545.8131f,\n\t\t1546.2427f, 1546.672f, 1547.1009f, 1547.5295f, 1547.9578f, 1548.3858f,\n\t\t1548.8135f, 1549.2409f, 1549.6679f, 1550.0946f, 1550.5211f, 1550.9471f,\n\t\t1551.3729f, 1551.7984f, 1552.2235f, 1552.6484f, 1553.0729f, 1553.4971f,\n\t\t1553.921f, 1554.3446f, 1554.7678f, 1555.1908f, 1555.6134f, 1556.0358f,\n\t\t1556.4578f, 1556.8795f, 1557.3008f, 1557.7219f, 1558.1427f, 1558.5631f,\n\t\t1558.9832f, 1559.4031f };\n\n#endif /* TANH_TABLE_H */\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/lerp.c", "content": "/*\n * lerp.c\n *\n * Created on: Jan 6, 2023\n * Author: chrismcdowell\n */\n\n#include \"lerp.h\"\n\nfloat lerp_int16(int16_t _buf[], uint16_t _bufsize, float position) {\n\tuint16_t integer_part;\n\tfloat float_part;\n\tint16_t this_sample, next_sample;\n\n\tif (position < 0.0f) {\n\t\tposition += _bufsize;\n\t}\n\n\tif (position >= _bufsize) {\n\t\tposition -= _bufsize;\n\t}\n\n\tinteger_part = position;\n\tfloat_part = position - integer_part;\n\tthis_sample = _buf[integer_part];\n\tif (integer_part < (_bufsize - 1)) {\n\t\tnext_sample = _buf[integer_part + 1];\n\t} else {\n\t\tnext_sample = _buf[(integer_part + 1) - _bufsize];\n\t}\n\n\treturn (((next_sample - this_sample) * float_part) + this_sample);\n}\n\nfloat lerp_const_float(const float *_buf, uint16_t _bufsize, float position) {\n\tuint16_t integer_part;\n\tfloat float_part;\n\tfloat this_sample, next_sample;\n\n\tif (position < 0.0f) {\n\t\tposition += _bufsize;\n\t}\n\n\tif (position >= _bufsize) {\n\t\tposition -= _bufsize;\n\t}\n\n\tinteger_part = (uint16_t)(position);\n\tfloat_part = position - integer_part;\n\tthis_sample = _buf[integer_part];\n\tif (integer_part < (_bufsize - 1)) {\n\t\tnext_sample = _buf[integer_part + 1];\n\t} else {\n\t\tnext_sample = _buf[(integer_part + 1) - _bufsize];\n\t}\n\n\treturn (((next_sample - this_sample) * float_part) + this_sample);\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/lfo.c", "content": "/*\n * lfo.c\n *\n * Created on: Jan 8, 2023\n * Author: chrismcdowell\n */\n\n#include \"lfo.h\"\n#include \"big_sine_wave.h\"\n\nuint32_t lfo_tick(volatile lfo_t *lfo, float _frequency, int16_t _mod) {\n\tlfo->phase_increment = PHINC_SCALE * _frequency;\n\tlfo->phase_index += lfo->phase_increment;\n\tlfo->raw = sine_10b[((lfo->phase_index >> 22) + _mod) & 1023];\n\tlfo->out = (lfo->raw - 512) * 0.001953125f;\n\treturn lfo->out;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/noise.c", "content": "/*\n * noise.c\n *\n * Created on: Apr 3, 2020\n * Author: SUPER\n */\n\n#include \"noise.h\"\n#include \"main.h\"\n\nuint32_t noise_m_z = 362436069;\nuint32_t noise_m_w = 521288629;\n\nuint32_t noise(void) {\n\tnoise_m_z = 36969 * (noise_m_z & 65535) + (noise_m_z >> 16);\n\tnoise_m_w = 18000 * (noise_m_w & 65535) + (noise_m_w >> 16);\n\treturn (noise_m_z << 16) + noise_m_w;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/opamp.c", "content": "/*\n * opamp.c\n *\n * Created on: Jan 21, 2023\n * Author: chrismcdowell\n */\n\n#include \"opamp.h\"\n\nvoid opamp_init(opamp_typedef *o) {\n\to->in_n = 0.0f;\n\to->in_p = 0.0f;\n\to->out = 0.0f;\n}\n\nuint8_t opamp_comparator(opamp_typedef *o, float _n, float _p,\n\t\tfloat _hysteresis) {\n\to->in_p = _p + (o->out * _hysteresis);\n\to->in_n = _n;\n\to->out = (o->in_p - o->in_n) * 1000.0f;\n\tif (o->out > 1.0f) {\n\t\to->out = 1.0f;\n\t}\n\tif (o->out < -1.0f) {\n\t\to->out = -1.0f;\n\t}\n\treturn o->out;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/operator.c", "content": "/*\n * operator.c\n *\n * Created on: Jan 8, 2023\n * Author: chrismcdowell\n */\n\n#include \"operator.h\"\n#include \"big_sine_wave.h\"\n#include \"main.h\"\n#include \"noise.h\"\n\nfloat osc_tick_10b(osc_t *osc, float _frequency, int16_t _mod) {\n\tosc->phase_increment = PHINC_SCALE * _frequency;\n\tosc->phase_index += osc->phase_increment;\n\tosc->output = sine_10b[((osc->phase_index >> 22) + _mod) & 1023] - 511;\n\treturn osc->output;\n}\n\nfloat osc_tick_16b(osc_t *osc, float _frequency, int16_t _mod) {\n\tosc->phase_increment = PHINC_SCALE * _frequency;\n\tosc->phase_index += osc->phase_increment;\n\tosc->output = sine_16b[((osc->phase_index >> 22) + _mod) & 1023] - 32767;\n\treturn osc->output;\n}\n\nvoid osc_sync(osc_t *osc) {\n\tosc->phase_index = 0;\n}\n\nfloat operator_tick(operator_t *op, float _frequency, int16_t _mod) {\n\treturn osc_tick_16b(&op->osc, _frequency, _mod) * env_tick_ad(&op->env);\n}\n\nfloat operator_tick_had(operator_t *op, float _frequency, int16_t _mod) {\n\treturn osc_tick_16b(&op->osc, _frequency, _mod) * env_tick_had(&op->env);\n}\n\nvoid operator_init(operator_t *op) {\n\tenv_init(&op->env);\n}\n\nuint8_t fm_voice_trig(fm_voice_t *v, uint8_t _trig) {\n\tuint8_t was_triggered = 0;\n\twas_triggered = env_trig_ad(&v->carrier.env, _trig);\n\twas_triggered &= env_trig_ad(&v->modulator.env, _trig);\n\treturn was_triggered;\n}\n\nuint8_t fm_voice_trig_had(fm_voice_t *v, uint8_t _trig, float _hold) {\n\tuint8_t was_triggered = 0;\n\twas_triggered = env_trig_had(&v->carrier.env, _trig, _hold);\n\twas_triggered &= env_trig_had(&v->modulator.env, _trig, _hold);\n\treturn was_triggered;\n}\n\nfloat fm_voice_tick(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tfloat modulation = operator_tick(&v->modulator, _frequency * v->ratio, 0);\n\tv->out = operator_tick(&v->carrier, _frequency, (modulation * _amt) + (_fb * v->out));\n\treturn v->out;\n}\n\nfloat fm_voice_tick_had(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tfloat modulation = operator_tick_had(&v->modulator, _frequency * v->ratio, 0);\n\tv->out = operator_tick_had(&v->carrier, _frequency, (modulation * _amt) + (_fb * v->out));\n\treturn v->out;\n}\n\nfloat fmvthad_sq_m(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tv->modulation = operator_tick_had(&v->modulator, _frequency * v->ratio, (_fb * v->out * v->out * -0.000013f));\n\tv->out = operator_tick_had(&v->carrier, _frequency, (v->modulation * _amt));\n\treturn v->out;\n}\n\nfloat fmvthad_sw_m(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tv->modulation = operator_tick_had(&v->modulator, _frequency * v->ratio, (_fb * v->out * 0.45f));\n\tv->out = operator_tick_had(&v->carrier, _frequency, (v->modulation * _amt));\n\treturn v->out;\n}\n\nfloat fmvthad_sq_c(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tv->modulation = operator_tick(&v->modulator, _frequency * v->ratio, 0);\n\tv->out = operator_tick(&v->carrier, _frequency, (v->modulation * _amt) + (_fb * v->out * v->out * -0.000026f));\n\treturn v->out;\n}\n\nfloat fmvthad_sw_c(fm_voice_t *v, float _frequency, float _amt, float _fb) {\n\tv->modulation = operator_tick(&v->modulator, _frequency * v->ratio, 0);\n\tv->out = operator_tick(&v->carrier, _frequency, (v->modulation * _amt) + (_fb * v->out * 0.9f));\n\treturn v->out;\n}\n\nvoid fm_voice_set_ratio(fm_voice_t *v, float _ratio) {\n\tv->ratio = _ratio;\n}\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Lib/shared_delays.c", "content": "/*\n * shared_delays.c\n *\n * Created on: Jan 8, 2023\n * Author: chrismcdowell\n */\n\n#include \"shared_delays.h\"\n\nfloat shared_delay(shared_delay_t *d, float _delay, float _input, float _fb) {\n\tif (_delay > d->bufsize) {\n\t\treturn 0.0f;\n\t}\n\n\t_delay *= d->ms_scale;\n\n\tuint16_t j = d->write + _delay;\n\tif (j > d->bufsize - 1) {\n\t\tj -= d->bufsize;\n\t}\n\tfloat delayed = d->buf[j];\n\td->buf[d->write] = _input + delayed * _fb;\n\t_input = delayed;\n\td->write = j;\n\treturn _input;\n}\n\nfloat shared_allpass(shared_delay_t *ap, float _delay, float _input, float _fb) {\n\n\tif (_delay > ap->bufsize) {\n\t\treturn 0.0f;\n\t}\n\n\t_delay *= ap->ms_scale;\n\n\tuint16_t j = ap->write + _delay;\n\tif (j > ap->bufsize - 1) {\n\t\tj -= ap->bufsize;\n\t}\n\n\tfloat delayed = ap->buf[j];\n\tap->buf[ap->write] = _input -= delayed * _fb;\n\tap->write = j;\n\treturn _input * _fb + delayed;;\n}\n\nfloat shared_modulated_delay(shared_delay_t *d, float _delay, float _input, float _fb, float _mod) {\n\n\t_delay *= d->ms_scale;\n\n\tfloat fractional_delay = (_delay * _mod);\n\tuint16_t i_part = (uint16_t) (fractional_delay);\n\tfloat f_part = fractional_delay - i_part;\n\n\tif (fractional_delay > d->bufsize || fractional_delay < 0.0f) {\n\t\treturn 0.0f;\n\t}\n\n\tuint16_t j = d->write + i_part;\n\tuint16_t k = d->write + _delay;\n\tif (j > d->bufsize - 1) {\n\t\tj -= d->bufsize;\n\t}\n\tif (k > d->bufsize - 1) {\n\t\tk -= d->bufsize;\n\t}\n\n\tint16_t this_sample, next_sample;\n\tthis_sample = d->buf[j];\n\tif (j < d->bufsize - 1) {\n\t\tnext_sample = d->buf[j + 1];\n\t} else {\n\t\tnext_sample = d->buf[(j + 1) - d->bufsize];\n\t}\n\n\tfloat delayed = (this_sample + ((next_sample - this_sample) * f_part));\n\td->buf[d->write] = _input + delayed * _fb;\n\td->write = k;\n\treturn delayed;\n}\n\nRAMFUNC float shared_modulated_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _mod) {\n\n\t_delay *= ap->ms_scale;\n\n\tfloat fractional_delay = (_delay * _mod);\n\tuint16_t i_part = (uint16_t) (fractional_delay);\n\tfloat f_part = fractional_delay - i_part;\n\n\tif (fractional_delay > ap->bufsize || fractional_delay < 0.0f) {\n\t\treturn 0.0f;\n\t}\n\n\tuint16_t j = ap->write + i_part;\n\tuint16_t k = ap->write + _delay;\n\tif (j > ap->bufsize - 1) {\n\t\tj -= ap->bufsize;\n\t}\n\tif (k > ap->bufsize - 1) {\n\t\tk -= ap->bufsize;\n\t}\n\n\tint16_t this_sample, next_sample;\n\tthis_sample = ap->buf[j];\n\tif (j < ap->bufsize - 1) {\n\t\tnext_sample = ap->buf[j + 1];\n\t} else {\n\t\tnext_sample = ap->buf[(j + 1) - ap->bufsize];\n\t}\n\n\tfloat delayed = (this_sample + ((next_sample - this_sample) * f_part));\n\tap->buf[ap->write] = _input -= delayed * _fb;\n\tap->write = k;\n\treturn _input * _fb + delayed;\n}\n\nfloat shared_nested_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _delay2, float _fb2) {\n\n\tfloat output;\n\n\tif (_delay > ap->bufsize) {\n\t\treturn 0.0f;\n\t}\n\n\t_delay *= ap->ms_scale;\n\t_delay2 *= ap->ms_scale;\n\n\tuint16_t j = ap->write + _delay;\n\tif (j > ap->bufsize - 1) {\n\t\tj -= ap->bufsize;\n\t}\n\n\tfloat delayed = ap->buf[j];\n\toutput = _input * _fb + shared_allpass(ap, _delay2, delayed, _fb2);\n\tap->buf[ap->write] = _input -= output * _fb;\n\tap->write = j;\n\treturn output;\n}\n\nvoid shared_delay_tick(shared_delay_t *d) {\n\td->write = d->index;\n\td->index--;\n\tif (d->index < 0) {\n\t\td->index += d->bufsize;\n\t}\n}\n\nvoid shared_delay_init(shared_delay_t *d, int16_t *_buf, uint16_t _bufsize) {\n\td->buf = _buf;\n\td->bufsize = _bufsize;\n\td->ms_scale = SAMPLE_RATE / 1000.0f;\n\td->d1 = 0.0f;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/adc.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file adc.c\r\n * @brief This file provides code for the configuration\r\n * of the ADC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"adc.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nADC_HandleTypeDef hadc1;\r\nADC_HandleTypeDef hadc2;\r\nDMA_HandleTypeDef hdma_adc1;\r\nDMA_HandleTypeDef hdma_adc2;\r\n\r\n/* ADC1 init function */\r\nvoid MX_ADC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC1_Init 0 */\r\n\r\n /* USER CODE END ADC1_Init 0 */\r\n\r\n ADC_MultiModeTypeDef multimode = {0};\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC1_Init 1 */\r\n\r\n /* USER CODE END ADC1_Init 1 */\r\n /** Common config\r\n */\r\n hadc1.Instance = ADC1;\r\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc1.Init.Resolution = ADC_RESOLUTION_10B;\r\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc1.Init.GainCompensation = 0;\r\n hadc1.Init.ScanConvMode = ADC_SCAN_DISABLE;\r\n hadc1.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\r\n hadc1.Init.LowPowerAutoWait = DISABLE;\r\n hadc1.Init.ContinuousConvMode = DISABLE;\r\n hadc1.Init.NbrOfConversion = 1;\r\n hadc1.Init.DiscontinuousConvMode = DISABLE;\r\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\r\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc1.Init.DMAContinuousRequests = ENABLE;\r\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc1.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure the ADC multi-mode\r\n */\r\n multimode.Mode = ADC_MODE_INDEPENDENT;\r\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_3;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC1_Init 2 */\r\n\r\n /* USER CODE END ADC1_Init 2 */\r\n\r\n}\r\n/* ADC2 init function */\r\nvoid MX_ADC2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN ADC2_Init 0 */\r\n\r\n /* USER CODE END ADC2_Init 0 */\r\n\r\n ADC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN ADC2_Init 1 */\r\n\r\n /* USER CODE END ADC2_Init 1 */\r\n /** Common config\r\n */\r\n hadc2.Instance = ADC2;\r\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\r\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\r\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\r\n hadc2.Init.GainCompensation = 0;\r\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\r\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\r\n hadc2.Init.LowPowerAutoWait = DISABLE;\r\n hadc2.Init.ContinuousConvMode = DISABLE;\r\n hadc2.Init.NbrOfConversion = 1;\r\n hadc2.Init.DiscontinuousConvMode = DISABLE;\r\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\r\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\r\n hadc2.Init.DMAContinuousRequests = ENABLE;\r\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\r\n hadc2.Init.OversamplingMode = DISABLE;\r\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Configure Regular Channel\r\n */\r\n sConfig.Channel = ADC_CHANNEL_1;\r\n sConfig.Rank = ADC_REGULAR_RANK_1;\r\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\r\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\r\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\r\n sConfig.Offset = 0;\r\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN ADC2_Init 2 */\r\n\r\n /* USER CODE END ADC2_Init 2 */\r\n\r\n}\r\n\r\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\r\n\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspInit 0 */\r\n\r\n /* USER CODE END ADC1_MspInit 0 */\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC1 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC1 GPIO Configuration\r\n PA2 ------> ADC1_IN3\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_2;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC1 DMA Init */\r\n /* ADC1 Init */\r\n hdma_adc1.Instance = DMA1_Channel2;\r\n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\r\n hdma_adc1.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc1.Init.MemInc = DMA_MINC_DISABLE;\r\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc1.Init.Priority = DMA_PRIORITY_LOW;\r\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc1);\r\n\r\n /* USER CODE BEGIN ADC1_MspInit 1 */\r\n\r\n /* USER CODE END ADC1_MspInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspInit 0 */\r\n\r\n /* USER CODE END ADC2_MspInit 0 */\r\n\r\n /** Initializes the peripherals clocks\r\n */\r\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\r\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\r\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n /* ADC2 clock enable */\r\n HAL_RCC_ADC12_CLK_ENABLED++;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\r\n __HAL_RCC_ADC12_CLK_ENABLE();\r\n }\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**ADC2 GPIO Configuration\r\n PA0 ------> ADC2_IN1\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_0;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* ADC2 DMA Init */\r\n /* ADC2 Init */\r\n hdma_adc2.Instance = DMA1_Channel1;\r\n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\r\n hdma_adc2.Init.Direction = DMA_PERIPH_TO_MEMORY;\r\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\r\n hdma_adc2.Init.MemInc = DMA_MINC_DISABLE;\r\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\r\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\r\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\r\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n\r\n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\r\n\r\n /* USER CODE BEGIN ADC2_MspInit 1 */\r\n\r\n /* USER CODE END ADC2_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef* adcHandle)\r\n{\r\n\r\n if(adcHandle->Instance==ADC1)\r\n {\r\n /* USER CODE BEGIN ADC1_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC1 GPIO Configuration\r\n PA2 ------> ADC1_IN3\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_2);\r\n\r\n /* ADC1 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC1_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC1_MspDeInit 1 */\r\n }\r\n else if(adcHandle->Instance==ADC2)\r\n {\r\n /* USER CODE BEGIN ADC2_MspDeInit 0 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n HAL_RCC_ADC12_CLK_ENABLED--;\r\n if(HAL_RCC_ADC12_CLK_ENABLED==0){\r\n __HAL_RCC_ADC12_CLK_DISABLE();\r\n }\r\n\r\n /**ADC2 GPIO Configuration\r\n PA0 ------> ADC2_IN1\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_0);\r\n\r\n /* ADC2 DMA DeInit */\r\n HAL_DMA_DeInit(adcHandle->DMA_Handle);\r\n /* USER CODE BEGIN ADC2_MspDeInit 1 */\r\n\r\n /* USER CODE END ADC2_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid ADC1_Start() {\r\n\tHAL_ADC_Start_DMA(&hadc1, &ADC1_raw_data, 1);\r\n}\r\nvoid ADC2_Start() {\r\n\tHAL_ADC_Start_DMA(&hadc2, &ADC2_raw_data, 1);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/dac.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dac.c\r\n * @brief This file provides code for the configuration\r\n * of the DAC instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dac.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nDAC_HandleTypeDef hdac1;\r\n\r\n/* DAC1 init function */\r\nvoid MX_DAC1_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN DAC1_Init 0 */\r\n\r\n /* USER CODE END DAC1_Init 0 */\r\n\r\n DAC_ChannelConfTypeDef sConfig = {0};\r\n\r\n /* USER CODE BEGIN DAC1_Init 1 */\r\n\r\n /* USER CODE END DAC1_Init 1 */\r\n /** DAC Initialization\r\n */\r\n hdac1.Instance = DAC1;\r\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT1 config\r\n */\r\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\r\n sConfig.DAC_DMADoubleDataMode = DISABLE;\r\n sConfig.DAC_SignedFormat = DISABLE;\r\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\r\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\r\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\r\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** DAC channel OUT2 config\r\n */\r\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN DAC1_Init 2 */\r\n\r\n /* USER CODE END DAC1_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspInit 0 */\r\n\r\n /* USER CODE END DAC1_MspInit 0 */\r\n /* DAC1 clock enable */\r\n __HAL_RCC_DAC1_CLK_ENABLE();\r\n\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /* USER CODE BEGIN DAC1_MspInit 1 */\r\n\r\n /* USER CODE END DAC1_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef* dacHandle)\r\n{\r\n\r\n if(dacHandle->Instance==DAC1)\r\n {\r\n /* USER CODE BEGIN DAC1_MspDeInit 0 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_DAC1_CLK_DISABLE();\r\n\r\n /**DAC1 GPIO Configuration\r\n PA4 ------> DAC1_OUT1\r\n PA5 ------> DAC1_OUT2\r\n */\r\n HAL_GPIO_DeInit(GPIOA, GPIO_PIN_4|GPIO_PIN_5);\r\n\r\n /* USER CODE BEGIN DAC1_MspDeInit 1 */\r\n\r\n /* USER CODE END DAC1_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid DAC_Start() {\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\r\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\r\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\r\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/dma.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file dma.c\r\n * @brief This file provides code for the configuration\r\n * of all the requested memory to memory DMA transfers.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"dma.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure DMA */\r\n/*----------------------------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/**\r\n * Enable DMA controller clock\r\n */\r\nvoid MX_DMA_Init(void)\r\n{\r\n\r\n /* DMA controller clock enable */\r\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n __HAL_RCC_DMA1_CLK_ENABLE();\r\n\r\n /* DMA interrupt init */\r\n /* DMA1_Channel1_IRQn interrupt configuration */\r\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\r\n HAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\r\n /* DMA1_Channel2_IRQn interrupt configuration */\r\n HAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 2, 0);\r\n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/gpio.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file gpio.c\r\n * @brief This file provides code for the configuration\r\n * of all used GPIO pins.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"gpio.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/*----------------------------------------------------------------------------*/\r\n/* Configure GPIO */\r\n/*----------------------------------------------------------------------------*/\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n/** Configure pins\r\n*/\r\nvoid MX_GPIO_Init(void)\r\n{\r\n\r\n GPIO_InitTypeDef GPIO_InitStruct = {0};\r\n\r\n /* GPIO Ports Clock Enable */\r\n __HAL_RCC_GPIOA_CLK_ENABLE();\r\n __HAL_RCC_GPIOB_CLK_ENABLE();\r\n\r\n /*Configure GPIO pin Output Level */\r\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\r\n\r\n /*Configure GPIO pin Output Level */\r\n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\r\n\r\n /*Configure GPIO pins : PAPin PAPin */\r\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\r\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\r\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\r\n\r\n /*Configure GPIO pin : PtPin */\r\n GPIO_InitStruct.Pin = MUX_A_Pin;\r\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\r\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\r\n\r\n}\r\n\r\n/* USER CODE BEGIN 2 */\r\n\r\n/* USER CODE END 2 */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/main.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file : main.c\r\n * @brief : Main program body\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"adc.h\"\r\n#include \"dac.h\"\r\n#include \"dma.h\"\r\n#include \"tim.h\"\r\n#include \"gpio.h\"\r\n\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"sandbox.h\"\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN PTD */\r\n\r\n/* USER CODE END PTD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* USER CODE BEGIN PV */\r\nvolatile uint8_t mux_channel;\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\nvoid SystemClock_Config(void);\r\n/* USER CODE BEGIN PFP */\r\nvoid DWT_Start();\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/**\r\n * @brief The application entry point.\r\n * @retval int\r\n */\r\nint main(void)\r\n{\r\n /* USER CODE BEGIN 1 */\r\n\r\n /* USER CODE END 1 */\r\n\r\n /* MCU Configuration--------------------------------------------------------*/\r\n\r\n /* Reset of all peripherals, Initializes the Flash interface and the Systick. */\r\n HAL_Init();\r\n\r\n /* USER CODE BEGIN Init */\r\n\r\n /* USER CODE END Init */\r\n\r\n /* Configure the system clock */\r\n SystemClock_Config();\r\n\r\n /* USER CODE BEGIN SysInit */\r\n\r\n /* USER CODE END SysInit */\r\n\r\n /* Initialize all configured peripherals */\r\n MX_GPIO_Init();\r\n MX_DMA_Init();\r\n MX_ADC1_Init();\r\n MX_ADC2_Init();\r\n MX_DAC1_Init();\r\n MX_TIM2_Init();\r\n MX_TIM3_Init();\r\n /* USER CODE BEGIN 2 */\r\n\tsandbox_init();\r\n\tDAC_Start();\r\n\t//HAL_DAC_Start_DMA(&hdac1, DAC_CHANNEL_1, (uint32_t*)output_buffer, OUTPUT_BUFFER_LENGTH, DAC_ALIGN_12B_R);\r\n\tADC1_Start();\r\n\tADC2_Start();\r\n\tTIM2_Start();\r\n\tTIM3_Start();\r\n\tDWT_Start();\r\n /* USER CODE END 2 */\r\n\r\n /* Infinite loop */\r\n /* USER CODE BEGIN WHILE */\r\n\twhile (1) {\r\n /* USER CODE END WHILE */\r\n\r\n /* USER CODE BEGIN 3 */\r\n\t}\r\n /* USER CODE END 3 */\r\n}\r\n\r\n/**\r\n * @brief System Clock Configuration\r\n * @retval None\r\n */\r\nvoid SystemClock_Config(void)\r\n{\r\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\r\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\r\n\r\n /** Configure the main internal regulator output voltage\r\n */\r\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\r\n /** Initializes the RCC Oscillators according to the specified parameters\r\n * in the RCC_OscInitTypeDef structure.\r\n */\r\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\r\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\r\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\r\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\r\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\r\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\r\n RCC_OscInitStruct.PLL.PLLN = 14;\r\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\r\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\r\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\r\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /** Initializes the CPU, AHB and APB buses clocks\r\n */\r\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\r\n |RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;\r\n RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;\r\n RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;\r\n RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV1;\r\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\r\n\r\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 4 */\r\n\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc) {\r\n\r\n\tif (hadc->Instance == ADC1) {\r\n\r\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\r\n\t\tif (mux_channel > (NUM_ADC1_CHANNELS-1)) {\r\n\t\t\tmux_channel = 0;\r\n\t\t}\r\n\r\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\r\n\t\t\t\t(GPIO_PinState) (mux_channel & 1));\r\n\t\tHAL_GPIO_WritePin(MUX_B_GPIO_Port, MUX_B_Pin,\r\n\t\t\t\t(GPIO_PinState) ((mux_channel >> 1) & 1));\r\n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\r\n\t\t\t\t(GPIO_PinState) ((mux_channel >> 2) & 1));\r\n\r\n\t}\r\n}\r\n\r\nvoid DWT_Start() {\r\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\r\n\tDWT->CYCCNT = 0;\r\n\tDWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;\r\n}\r\n\r\n/* USER CODE END 4 */\r\n\r\n/**\r\n * @brief This function is executed in case of error occurrence.\r\n * @retval None\r\n */\r\nvoid Error_Handler(void)\r\n{\r\n /* USER CODE BEGIN Error_Handler_Debug */\r\n\t/* User can add his own implementation to report the HAL error return state */\r\n\t__disable_irq();\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END Error_Handler_Debug */\r\n}\r\n\r\n#ifdef USE_FULL_ASSERT\r\n/**\r\n * @brief Reports the name of the source file and the source line number\r\n * where the assert_param error has occurred.\r\n * @param file: pointer to the source file name\r\n * @param line: assert_param error line source number\r\n * @retval None\r\n */\r\nvoid assert_failed(uint8_t *file, uint32_t line)\r\n{\r\n /* USER CODE BEGIN 6 */\r\n /* User can add his own implementation to report the file name and line number,\r\n ex: printf(\"Wrong parameters value: file %s on line %d\\r\\n\", file, line) */\r\n /* USER CODE END 6 */\r\n}\r\n#endif /* USE_FULL_ASSERT */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/sandbox.c", "content": "/*\n * sandbox.c\n *\n * Created on: Nov 22, 2020\n * Author: SUPER\n */\n\n#include \n#include \"main.h\"\n#include \"big_sine_wave.h\"\n#include \"float_expo_table.h\"\n#include \"shared_delays.h\"\n#include \"noise.h\"\n#include \"operator.h\"\n#include \"tanh_table.h\"\n#include \"lerp.h\"\n#include \"tanh_lookup_table.h\"\n\n#define HP_INPUT_CUTOFF\t20\n#define LP_INPUT_CUTOFF 8000\n#define HP_FEEDBACK_CUTOFF 250\n#define LP_FEEDBACK_CUTOFF 2500\n\n#define SIZE_POT_OFFSET 102\n#define SIZE_POT_SCALE 0.9f\n\n#define AP_GAIN 0.5\n\n#define LIMIT_THRESHOLD 1500.0f // Threshold for limiting\n#define LIMIT_RATIO 10.0f // Compression ratio above the threshold\n\nfloat max_sig;\n\nshared_delay_t d_mgr;\n#define SHARED_BUF_SIZE 15000\nint16_t shared_buf[SHARED_BUF_SIZE];\n\nsvf_typedef svf1, svf2, svf3;\n\nfloat signal_input;\n\nfloat max_sig = 0.0f;\n\nsvf_typedef input_highpass, input_lowpass, feedback_lowpass, feedback_highpass;\ndynamic_smooth smooth_delay;\n\nfloat slow_noise;\nfloat slow_filtered_noise;\n\n#define NUM_INPUT_APS 4\n#define NUM_LOOP_APS 3\n\nfloat input_times[NUM_INPUT_APS] = { 7.13f, 6.451f, 32.1f, 24.88f };\nfloat loop_times[NUM_LOOP_APS] = { 42.0f, 128.4f, 164.0f };\n\nfloat total_time;\n\nfloat fast_tanh(float x) {\n const float x2 = x * x; // x squared\n return x * (27.0f + x2) / (27.0f + 9.0f * x2);\n}\n\nRAMFUNC float sandbox_tick(float _input) {\n\n\tfloat hp_input, lp_input, signal_input, signal_output;\n\tstatic float feedback;\n\n\t// a lil' pad\n\tsignal_input = _input;\n\n\tlfo_tick(&lfos[0], 2.2f, 1.0f);\n\tlfo_tick(&lfos[1], 1.1f, 1.0f);\n\tlfo_tick(&lfos[2], 5.4f, 1.0f);\n\tlfo_tick(&lfos[3], 4.1f, 1.0f);\n\n\t// filter the noise\n\tslow_filtered_noise += (slow_noise - slow_filtered_noise) * 0.01f;\n\n\t// scale modulation with size\n\tfloat lfo_modulation_amt = size_pot * 0.005f;\n\n\tshared_delay_tick(&d_mgr);\n\n\tfloat ap_gains = 0.5f;\n\n\tfloat input_aps = signal_input;\n\tfor (uint8_t i = 0; i < NUM_INPUT_APS; i++) {\n\t\tinput_aps = shared_modulated_allpass(&d_mgr, input_times[i], input_aps, ap_gains, size_pot);\n\t}\n\n\tfloat ap_loop = input_aps + feedback;\n\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[0], ap_loop, ap_gains, size_pot - (lfos[0].out * lfo_modulation_amt));\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[1], ap_loop, ap_gains, size_pot);\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[2], ap_loop, ap_gains, size_pot - (lfos[1].out * lfo_modulation_amt));\n\n\tfloat loop_out = ap_loop;\n\tsvf_tick(&feedback_highpass, loop_out);\n\tloop_out = svf_get_high(&feedback_highpass);\n\n\tsvf_tick(&feedback_lowpass, loop_out);\n\tloop_out = svf_get_low(&feedback_lowpass);\n\n\tsignal_output = loop_out;\n\n\t//signal_output = fast_tanh(loop_out / 2047.0f) * 2047.0f;\n\t//feedback = limiter(signal_output * feedback_pot);\n\t//signal_output = limiter(signal_output);\n\n\tfeedback = signal_output * feedback_pot;\n\tsignal_output = signal_output;\n\n\n\t// clip\n\tif (signal_output > 2047.0f) {\n\t\tsignal_output = 2047.0f;\n\t}\n\tif (signal_output < -2047.0f) {\n\t\tsignal_output = -2047.0f;\n\t}\n\n\t//check for max\n\tif (signal_output > max_sig) {\n\t\tmax_sig = signal_output;\n\t}\n\n\treturn signal_output;\n\n}\n\nvoid control_tick(reverb_params_typedef *params, float _input) {\n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n\n\tif(lp_cutoff_pot > 0.9999f) {\n\t\tlp_cutoff_pot = 0.9999f;\n\t}\n\n\tsvf_set_a_direct(&feedback_highpass, hp_cutoff_pot * 0.7f);\n\tsvf_set_a_direct(&feedback_lowpass, lp_cutoff_pot);\n}\n\nvoid sandbox_init() {\n\t// delays\n\tshared_delay_init(&d_mgr, shared_buf, SHARED_BUF_SIZE);\n\n\t// filtas\n\tsvf_init(&input_lowpass, LP_INPUT_CUTOFF, 0.707f);\n\tsvf_init(&input_highpass, HP_INPUT_CUTOFF, 0.707f);\n\tsvf_init(&feedback_lowpass, LP_FEEDBACK_CUTOFF, 0.8f);\n\tsvf_init(&feedback_highpass, HP_FEEDBACK_CUTOFF, 0.8f);\n\n\t// dithering filtas\n\tsvf_init(&svf1, 30000.0f, 0.7f);\n\tsvf_init(&svf2, 30000.0f, 0.7f);\n\tsvf_init(&svf3, 8000.0f, 0.8f);\n\n\t// check for wild boy delay times\n\ttotal_time = 0;\n\tfor (uint8_t i = 0; i < NUM_INPUT_APS; i++) {\n\t\ttotal_time += input_times[i];\n\t}\n\tfor (uint8_t i = 0; i < NUM_LOOP_APS; i++) {\n\t\ttotal_time += loop_times[i];\n\t}\n\n\tif (total_time > MAX_MS_DELAY) {\n\t\twhile (1) {\n\t\t\t//chill out here\n\t\t}\n\t}\n}\n\nfloat dither(float _input) {\n\tsvf_tick(&svf1, ((noise() >> 21) - 512.0f) * 0.001f);\n\tfloat temp = svf_get_high(&svf1);\n\tsvf_tick(&svf2, temp);\n\ttemp = svf_get_low(&svf2);\n\t//return temp + _input;\n\tsvf_tick(&svf3, temp + _input);\n\treturn svf_get_low(&svf3);\n}\n\nfloat limiter(float input) {\n\tfloat abs_input = fabs(input);\n\n\tif (abs_input > LIMIT_THRESHOLD) {\n\t\t// Apply gain reduction above the threshold\n\t\tfloat excess = abs_input - LIMIT_THRESHOLD;\n\t\tfloat compressed_excess = excess / LIMIT_RATIO;\n\t\tfloat output = LIMIT_THRESHOLD + compressed_excess;\n\n\t\t// Restore the sign of the original input\n\t\treturn (input > 0 ? output : -output);\n\t}\n\n\t// Below the threshold, no limiting\n\treturn input;\n}\n\n\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/stm32g4xx_hal_msp.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_msp.c\r\n * @brief This file provides code for the MSP Initialization\r\n * and de-Initialization codes.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2023 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n/* USER CODE BEGIN Includes */\r\n\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN Define */\r\n\r\n/* USER CODE END Define */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN Macro */\r\n\r\n/* USER CODE END Macro */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\n\r\n/* USER CODE END PFP */\r\n\r\n/* External functions --------------------------------------------------------*/\r\n/* USER CODE BEGIN ExternalFunctions */\r\n\r\n/* USER CODE END ExternalFunctions */\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n/**\r\n * Initializes the Global MSP.\r\n */\r\nvoid HAL_MspInit(void)\r\n{\r\n /* USER CODE BEGIN MspInit 0 */\r\n\r\n /* USER CODE END MspInit 0 */\r\n\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n\r\n /* System interrupt init*/\r\n\r\n /** Disable the internal Pull-Up in Dead Battery pins of UCPD peripheral\r\n */\r\n HAL_PWREx_DisableUCPDDeadBattery();\r\n\r\n /* USER CODE BEGIN MspInit 1 */\r\n\r\n /* USER CODE END MspInit 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/stm32g4xx_it.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file stm32g4xx_it.c\r\n * @brief Interrupt Service Routines.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"main.h\"\r\n#include \"stm32g4xx_it.h\"\r\n/* Private includes ----------------------------------------------------------*/\r\n/* USER CODE BEGIN Includes */\r\n#include \"dac.h\"\r\n#include \"adc.h\"\r\n#include \"sandbox.h\"\r\n#include \"noise.h\"\r\n/* USER CODE END Includes */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* USER CODE BEGIN TD */\r\n\r\n/* USER CODE END TD */\r\n\r\n/* Private define ------------------------------------------------------------*/\r\n/* USER CODE BEGIN PD */\r\n\r\n/* USER CODE END PD */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* USER CODE BEGIN PM */\r\n\r\n/* USER CODE END PM */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n/* USER CODE BEGIN PV */\r\nuint32_t tim2_tick_start;\r\nuint32_t tim2_tick_end;\r\nuint32_t tim2_ticks;\r\nuint32_t first_half_start;\r\nuint32_t first_half_ticks;\r\nuint32_t first_half_max;\r\nuint32_t second_half_start;\r\nuint32_t second_half_ticks;\r\nuint32_t second_half_max;\r\nuint32_t sandbox_ticks;\r\nuint32_t dma_start;\r\nuint32_t dma_ticks;\r\n\r\n/* USER CODE END PV */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* USER CODE BEGIN PFP */\r\nvoid dma_transfer_half_complete() RAMFUNC;\r\nvoid dma_transfer_complete() RAMFUNC;\r\n/* USER CODE END PFP */\r\n\r\n/* Private user code ---------------------------------------------------------*/\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\n/* External variables --------------------------------------------------------*/\r\nextern DMA_HandleTypeDef hdma_adc1;\r\nextern DMA_HandleTypeDef hdma_adc2;\r\nextern TIM_HandleTypeDef htim2;\r\nextern TIM_HandleTypeDef htim3;\r\n/* USER CODE BEGIN EV */\r\n\r\n/* USER CODE END EV */\r\n\r\n/******************************************************************************/\r\n/* Cortex-M4 Processor Interruption and Exception Handlers */\r\n/******************************************************************************/\r\n/**\r\n * @brief This function handles Non maskable interrupt.\r\n */\r\nvoid NMI_Handler(void)\r\n{\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\r\n\r\n /* USER CODE END NonMaskableInt_IRQn 0 */\r\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\r\n\twhile (1) {\r\n\t}\r\n /* USER CODE END NonMaskableInt_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Hard fault interrupt.\r\n */\r\nvoid HardFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN HardFault_IRQn 0 */\r\n\r\n /* USER CODE END HardFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_HardFault_IRQn 0 */\r\n /* USER CODE END W1_HardFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Memory management fault.\r\n */\r\nvoid MemManage_Handler(void)\r\n{\r\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\r\n\r\n /* USER CODE END MemoryManagement_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_MemoryManagement_IRQn 0 */\r\n /* USER CODE END W1_MemoryManagement_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Prefetch fault, memory access fault.\r\n */\r\nvoid BusFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN BusFault_IRQn 0 */\r\n\r\n /* USER CODE END BusFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_BusFault_IRQn 0 */\r\n /* USER CODE END W1_BusFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles Undefined instruction or illegal state.\r\n */\r\nvoid UsageFault_Handler(void)\r\n{\r\n /* USER CODE BEGIN UsageFault_IRQn 0 */\r\n\r\n /* USER CODE END UsageFault_IRQn 0 */\r\n while (1)\r\n {\r\n /* USER CODE BEGIN W1_UsageFault_IRQn 0 */\r\n /* USER CODE END W1_UsageFault_IRQn 0 */\r\n }\r\n}\r\n\r\n/**\r\n * @brief This function handles System service call via SWI instruction.\r\n */\r\nvoid SVC_Handler(void)\r\n{\r\n /* USER CODE BEGIN SVCall_IRQn 0 */\r\n\r\n /* USER CODE END SVCall_IRQn 0 */\r\n /* USER CODE BEGIN SVCall_IRQn 1 */\r\n\r\n /* USER CODE END SVCall_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Debug monitor.\r\n */\r\nvoid DebugMon_Handler(void)\r\n{\r\n /* USER CODE BEGIN DebugMonitor_IRQn 0 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 0 */\r\n /* USER CODE BEGIN DebugMonitor_IRQn 1 */\r\n\r\n /* USER CODE END DebugMonitor_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles Pendable request for system service.\r\n */\r\nvoid PendSV_Handler(void)\r\n{\r\n /* USER CODE BEGIN PendSV_IRQn 0 */\r\n\r\n /* USER CODE END PendSV_IRQn 0 */\r\n /* USER CODE BEGIN PendSV_IRQn 1 */\r\n\r\n /* USER CODE END PendSV_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles System tick timer.\r\n */\r\nvoid SysTick_Handler(void)\r\n{\r\n /* USER CODE BEGIN SysTick_IRQn 0 */\r\n\r\n /* USER CODE END SysTick_IRQn 0 */\r\n HAL_IncTick();\r\n /* USER CODE BEGIN SysTick_IRQn 1 */\r\n\r\n /* USER CODE END SysTick_IRQn 1 */\r\n}\r\n\r\n/******************************************************************************/\r\n/* STM32G4xx Peripheral Interrupt Handlers */\r\n/* Add here the Interrupt Handlers for the used peripherals. */\r\n/* For the available peripheral interrupt handler names, */\r\n/* please refer to the startup file (startup_stm32g4xx.s). */\r\n/******************************************************************************/\r\n\r\n/**\r\n * @brief This function handles DMA1 channel1 global interrupt.\r\n */\r\nvoid DMA1_Channel1_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc2);\r\n /* USER CODE BEGIN DMA1_Channel1_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel1_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles DMA1 channel2 global interrupt.\r\n */\r\nvoid DMA1_Channel2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 0 */\r\n HAL_DMA_IRQHandler(&hdma_adc1);\r\n /* USER CODE BEGIN DMA1_Channel2_IRQn 1 */\r\n\r\n /* USER CODE END DMA1_Channel2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM2 global interrupt.\r\n */\r\nvoid TIM2_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM2_IRQn 0 */\r\n\ttim2_tick_end = DWT->CYCCNT;\r\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\r\n\ttim2_tick_start = DWT->CYCCNT;\r\n\r\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\r\n\r\n\t\t\tuint32_t temp_ticks = DWT->CYCCNT;\r\n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, sandbox_tick(ADC2_raw_data - 2047) + 2047);\r\n\t\t\tsandbox_ticks = DWT->CYCCNT - temp_ticks;\r\n\t\t}\r\n\t}\r\n\r\n#if 0\r\n /* USER CODE END TIM2_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim2);\r\n /* USER CODE BEGIN TIM2_IRQn 1 */\r\n#endif\r\n\r\n /* USER CODE END TIM2_IRQn 1 */\r\n}\r\n\r\n/**\r\n * @brief This function handles TIM3 global interrupt.\r\n */\r\nvoid TIM3_IRQHandler(void)\r\n{\r\n /* USER CODE BEGIN TIM3_IRQn 0 */\r\n\r\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\r\n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\r\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\r\n\r\n\t\t\treverb_params_typedef params;\r\n\r\n\t\t\tparams.hp_cutoff = ADC1_channel_data[HP_POT_INDEX];\r\n\t\t\tparams.lp_cutoff = ADC1_channel_data[LP_POT_INDEX];\r\n\t\t\tparams.size = ADC1_channel_data[SIZE_POT_INDEX];\r\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX];\r\n\r\n\t\t\tcontrol_tick(¶ms, 0);\r\n\t\t}\r\n\t}\r\n#if 0\r\n /* USER CODE END TIM3_IRQn 0 */\r\n HAL_TIM_IRQHandler(&htim3);\r\n /* USER CODE BEGIN TIM3_IRQn 1 */\r\n#endif\r\n\r\n /* USER CODE END TIM3_IRQn 1 */\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\n/*\r\n //fill the first half of the buffer while dma transfers the second half\r\n void dma_transfer_half_complete() {\r\n\r\n second_half_start = DWT->CYCCNT;\r\n\r\n // divide buffer length by 4 instead of 2 because we're upsampling 2x\r\n for (int i = 0; i < (OUTPUT_BUFFER_LENGTH / 4); i++) {\r\n float this_sample = sandbox_tick(2047 - ADC2_raw_data) + 2048;\r\n output_buffer[i * 2] = dither(this_sample);\r\n output_buffer[i * 2 + 1] = dither(this_sample);\r\n }\r\n\r\n second_half_ticks = DWT->CYCCNT - second_half_start;\r\n if (second_half_ticks > second_half_max) {\r\n second_half_max = second_half_ticks;\r\n }\r\n }\r\n\r\n //fill the second half of the buffer while dma transfers the first half\r\n void dma_transfer_complete() {\r\n\r\n tim2_ticks = DWT->CYCCNT - tim2_tick_start;\r\n tim2_tick_start = DWT->CYCCNT;\r\n\r\n first_half_start = DWT->CYCCNT;\r\n\r\n for (int i = (OUTPUT_BUFFER_LENGTH / 4); i < (OUTPUT_BUFFER_LENGTH / 2); i++) {\r\n float this_sample = sandbox_tick(2047 - ADC2_raw_data) + 2048;\r\n output_buffer[i * 2] = dither(this_sample);\r\n output_buffer[i * 2 + 1] = dither(this_sample);\r\n }\r\n\r\n first_half_ticks = DWT->CYCCNT - first_half_start;\r\n if (first_half_ticks > first_half_max) {\r\n first_half_max = first_half_ticks;\r\n }\r\n }\r\n\r\n void HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac) {\r\n output_buffer[0] = 0;\r\n output_buffer[1] = 10;\r\n }\r\n */\r\n/* USER CODE END 1 */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/syscalls.c", "content": "/**\n ******************************************************************************\n * @file syscalls.c\n * @author Auto-generated by STM32CubeIDE\n * @brief STM32CubeIDE Minimal System calls file\n *\n * For more information about which c-functions\n * need which of these lowlevel functions\n * please consult the Newlib libc-manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n#include \n#include \n#include \n#include \n#include \n#include \n\n\n/* Variables */\nextern int __io_putchar(int ch) __attribute__((weak));\nextern int __io_getchar(void) __attribute__((weak));\n\n\nchar *__env[1] = { 0 };\nchar **environ = __env;\n\n\n/* Functions */\nvoid initialise_monitor_handles()\n{\n}\n\nint _getpid(void)\n{\n\treturn 1;\n}\n\nint _kill(int pid, int sig)\n{\n\terrno = EINVAL;\n\treturn -1;\n}\n\nvoid _exit (int status)\n{\n\t_kill(status, -1);\n\twhile (1) {}\t\t/* Make sure we hang here */\n}\n\n__attribute__((weak)) int _read(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t*ptr++ = __io_getchar();\n\t}\n\nreturn len;\n}\n\n__attribute__((weak)) int _write(int file, char *ptr, int len)\n{\n\tint DataIdx;\n\n\tfor (DataIdx = 0; DataIdx < len; DataIdx++)\n\t{\n\t\t__io_putchar(*ptr++);\n\t}\n\treturn len;\n}\n\nint _close(int file)\n{\n\treturn -1;\n}\n\n\nint _fstat(int file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _isatty(int file)\n{\n\treturn 1;\n}\n\nint _lseek(int file, int ptr, int dir)\n{\n\treturn 0;\n}\n\nint _open(char *path, int flags, ...)\n{\n\t/* Pretend like we always fail */\n\treturn -1;\n}\n\nint _wait(int *status)\n{\n\terrno = ECHILD;\n\treturn -1;\n}\n\nint _unlink(char *name)\n{\n\terrno = ENOENT;\n\treturn -1;\n}\n\nint _times(struct tms *buf)\n{\n\treturn -1;\n}\n\nint _stat(char *file, struct stat *st)\n{\n\tst->st_mode = S_IFCHR;\n\treturn 0;\n}\n\nint _link(char *old, char *new)\n{\n\terrno = EMLINK;\n\treturn -1;\n}\n\nint _fork(void)\n{\n\terrno = EAGAIN;\n\treturn -1;\n}\n\nint _execve(char *name, char **argv, char **env)\n{\n\terrno = ENOMEM;\n\treturn -1;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/sysmem.c", "content": "/**\n ******************************************************************************\n * @file sysmem.c\n * @author Generated by STM32CubeIDE\n * @brief STM32CubeIDE System Memory calls file\n *\n * For more information about which C functions\n * need which of these lowlevel functions\n * please consult the newlib libc manual\n ******************************************************************************\n * @attention\n *\n * Copyright (c) 2021 STMicroelectronics.\n * All rights reserved.\n *\n * This software is licensed under terms that can be found in the LICENSE file\n * in the root directory of this software component.\n * If no LICENSE file comes with this software, it is provided AS-IS.\n *\n ******************************************************************************\n */\n\n/* Includes */\n#include \n#include \n\n/**\n * Pointer to the current high watermark of the heap usage\n */\nstatic uint8_t *__sbrk_heap_end = NULL;\n\n/**\n * @brief _sbrk() allocates memory to the newlib heap and is used by malloc\n * and others from the C library\n *\n * @verbatim\n * ############################################################################\n * # .data # .bss # newlib heap # MSP stack #\n * # # # # Reserved by _Min_Stack_Size #\n * ############################################################################\n * ^-- RAM start ^-- _end _estack, RAM end --^\n * @endverbatim\n *\n * This implementation starts allocating at the '_end' linker symbol\n * The '_Min_Stack_Size' linker symbol reserves a memory for the MSP stack\n * The implementation considers '_estack' linker symbol to be RAM end\n * NOTE: If the MSP stack, at any point during execution, grows larger than the\n * reserved size, please increase the '_Min_Stack_Size'.\n *\n * @param incr Memory size\n * @return Pointer to allocated memory\n */\nvoid *_sbrk(ptrdiff_t incr)\n{\n extern uint8_t _end; /* Symbol defined in the linker script */\n extern uint8_t _estack; /* Symbol defined in the linker script */\n extern uint32_t _Min_Stack_Size; /* Symbol defined in the linker script */\n const uint32_t stack_limit = (uint32_t)&_estack - (uint32_t)&_Min_Stack_Size;\n const uint8_t *max_heap = (uint8_t *)stack_limit;\n uint8_t *prev_heap_end;\n\n /* Initialize heap end at first call */\n if (NULL == __sbrk_heap_end)\n {\n __sbrk_heap_end = &_end;\n }\n\n /* Protect heap from growing into the reserved MSP stack */\n if (__sbrk_heap_end + incr > max_heap)\n {\n errno = ENOMEM;\n return (void *)-1;\n }\n\n prev_heap_end = __sbrk_heap_end;\n __sbrk_heap_end += incr;\n\n return (void *)prev_heap_end;\n}\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/system_stm32g4xx.c", "content": "/**\r\n ******************************************************************************\r\n * @file system_stm32g4xx.c\r\n * @author MCD Application Team\r\n * @brief CMSIS Cortex-M4 Device Peripheral Access Layer System Source File\r\n *\r\n * This file provides two functions and one global variable to be called from\r\n * user application:\r\n * - SystemInit(): This function is called at startup just after reset and\r\n * before branch to main program. This call is made inside\r\n * the \"startup_stm32g4xx.s\" file.\r\n *\r\n * - SystemCoreClock variable: Contains the core clock (HCLK), it can be used\r\n * by the user application to setup the SysTick\r\n * timer or configure other parameters.\r\n *\r\n * - SystemCoreClockUpdate(): Updates the variable SystemCoreClock and must\r\n * be called whenever the core clock is changed\r\n * during program execution.\r\n *\r\n * After each device reset the HSI (16 MHz) is used as system clock source.\r\n * Then SystemInit() function is called, in \"startup_stm32g4xx.s\" file, to\r\n * configure the system clock before to branch to main program.\r\n *\r\n * This file configures the system clock as follows:\r\n *=============================================================================\r\n *-----------------------------------------------------------------------------\r\n * System Clock source | HSI\r\n *-----------------------------------------------------------------------------\r\n * SYSCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * HCLK(Hz) | 16000000\r\n *-----------------------------------------------------------------------------\r\n * AHB Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB1 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * APB2 Prescaler | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_M | 1\r\n *-----------------------------------------------------------------------------\r\n * PLL_N | 16\r\n *-----------------------------------------------------------------------------\r\n * PLL_P | 7\r\n *-----------------------------------------------------------------------------\r\n * PLL_Q | 2\r\n *-----------------------------------------------------------------------------\r\n * PLL_R | 2\r\n *-----------------------------------------------------------------------------\r\n * Require 48MHz for RNG | Disabled\r\n *-----------------------------------------------------------------------------\r\n *=============================================================================\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g4xx_system\r\n * @{\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Includes\r\n * @{\r\n */\r\n\r\n#include \"stm32g4xx.h\"\r\n\r\n#if !defined (HSE_VALUE)\r\n #define HSE_VALUE 24000000U /*!< Value of the External oscillator in Hz */\r\n#endif /* HSE_VALUE */\r\n\r\n#if !defined (HSI_VALUE)\r\n #define HSI_VALUE 16000000U /*!< Value of the Internal oscillator in Hz*/\r\n#endif /* HSI_VALUE */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_TypesDefinitions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Defines\r\n * @{\r\n */\r\n\r\n/************************* Miscellaneous Configuration ************************/\r\n/* Note: Following vector table addresses must be defined in line with linker\r\n configuration. */\r\n/*!< Uncomment the following line if you need to relocate the vector table\r\n anywhere in Flash or Sram, else the vector table is kept at the automatic\r\n remap of boot address selected */\r\n/* #define USER_VECT_TAB_ADDRESS */\r\n\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n/*!< Uncomment the following line if you need to relocate your vector Table\r\n in Sram else user remap will be done in Flash. */\r\n/* #define VECT_TAB_SRAM */\r\n#if defined(VECT_TAB_SRAM)\r\n#define VECT_TAB_BASE_ADDRESS SRAM_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#else\r\n#define VECT_TAB_BASE_ADDRESS FLASH_BASE /*!< Vector Table base address field.\r\n This value must be a multiple of 0x200. */\r\n#define VECT_TAB_OFFSET 0x00000000U /*!< Vector Table base offset field.\r\n This value must be a multiple of 0x200. */\r\n#endif /* VECT_TAB_SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n/******************************************************************************/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Variables\r\n * @{\r\n */\r\n /* The SystemCoreClock variable is updated in three ways:\r\n 1) by calling CMSIS function SystemCoreClockUpdate()\r\n 2) by calling HAL API function HAL_RCC_GetHCLKFreq()\r\n 3) each time HAL_RCC_ClockConfig() is called to configure the system clock frequency\r\n Note: If you use this function to configure the system clock; then there\r\n is no need to call the 2 first functions listed above, since SystemCoreClock\r\n variable is updated automatically.\r\n */\r\n uint32_t SystemCoreClock = HSI_VALUE;\r\n\r\n const uint8_t AHBPrescTable[16] = {0U, 0U, 0U, 0U, 0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U, 6U, 7U, 8U, 9U};\r\n const uint8_t APBPrescTable[8] = {0U, 0U, 0U, 0U, 1U, 2U, 3U, 4U};\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_FunctionPrototypes\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup STM32G4xx_System_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Setup the microcontroller system.\r\n * @param None\r\n * @retval None\r\n */\r\n\r\nvoid SystemInit(void)\r\n{\r\n /* FPU settings ------------------------------------------------------------*/\r\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\r\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\r\n #endif\r\n\r\n /* Configure the Vector Table location add offset address ------------------*/\r\n#if defined(USER_VECT_TAB_ADDRESS)\r\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\r\n#endif /* USER_VECT_TAB_ADDRESS */\r\n}\r\n\r\n/**\r\n * @brief Update SystemCoreClock variable according to Clock Register Values.\r\n * The SystemCoreClock variable contains the core clock (HCLK), it can\r\n * be used by the user application to setup the SysTick timer or configure\r\n * other parameters.\r\n *\r\n * @note Each time the core clock (HCLK) changes, this function must be called\r\n * to update SystemCoreClock variable value. Otherwise, any configuration\r\n * based on this variable will be incorrect.\r\n *\r\n * @note - The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n *\r\n * - If SYSCLK source is HSI, SystemCoreClock will contain the HSI_VALUE(**)\r\n *\r\n * - If SYSCLK source is HSE, SystemCoreClock will contain the HSE_VALUE(***)\r\n *\r\n * - If SYSCLK source is PLL, SystemCoreClock will contain the HSE_VALUE(***)\r\n * or HSI_VALUE(*) multiplied/divided by the PLL factors.\r\n *\r\n * (**) HSI_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n *\r\n * (***) HSE_VALUE is a constant defined in stm32g4xx_hal.h file (default value\r\n * 24 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * - The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @param None\r\n * @retval None\r\n */\r\nvoid SystemCoreClockUpdate(void)\r\n{\r\n uint32_t tmp, pllvco, pllr, pllsource, pllm;\r\n\r\n /* Get SYSCLK source -------------------------------------------------------*/\r\n switch (RCC->CFGR & RCC_CFGR_SWS)\r\n {\r\n case 0x04: /* HSI used as system clock source */\r\n SystemCoreClock = HSI_VALUE;\r\n break;\r\n\r\n case 0x08: /* HSE used as system clock source */\r\n SystemCoreClock = HSE_VALUE;\r\n break;\r\n\r\n case 0x0C: /* PLL used as system clock source */\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = (RCC->PLLCFGR & RCC_PLLCFGR_PLLSRC);\r\n pllm = ((RCC->PLLCFGR & RCC_PLLCFGR_PLLM) >> 4) + 1U ;\r\n if (pllsource == 0x02UL) /* HSI used as PLL clock source */\r\n {\r\n pllvco = (HSI_VALUE / pllm);\r\n }\r\n else /* HSE used as PLL clock source */\r\n {\r\n pllvco = (HSE_VALUE / pllm);\r\n }\r\n pllvco = pllvco * ((RCC->PLLCFGR & RCC_PLLCFGR_PLLN) >> 8);\r\n pllr = (((RCC->PLLCFGR & RCC_PLLCFGR_PLLR) >> 25) + 1U) * 2U;\r\n SystemCoreClock = pllvco/pllr;\r\n break;\r\n\r\n default:\r\n break;\r\n }\r\n /* Compute HCLK clock frequency --------------------------------------------*/\r\n /* Get HCLK prescaler */\r\n tmp = AHBPrescTable[((RCC->CFGR & RCC_CFGR_HPRE) >> 4)];\r\n /* HCLK clock frequency */\r\n SystemCoreClock >>= tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/tanh_lookup_table.c", "content": "#include \"tanh_lookup_table.h\"\n\nconst int16_t tanh_lut[4096] = {\n -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036,\n -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036,\n -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2036, -2035,\n -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035,\n -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035,\n -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2035, -2034,\n -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034,\n -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034, -2034,\n -2034, -2034, -2034, -2034, -2034, -2034, -2033, -2033, -2033, -2033,\n -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033,\n -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033, -2033,\n -2033, -2032, -2032, -2032, -2032, -2032, -2032, -2032, -2032, -2032,\n -2032, -2032, -2032, -2032, -2032, -2032, -2032, -2032, -2032, -2032,\n -2032, -2032, -2032, -2032, -2032, -2031, -2031, -2031, -2031, -2031,\n -2031, -2031, -2031, -2031, -2031, -2031, -2031, -2031, -2031, -2031,\n -2031, -2031, -2031, -2031, -2031, -2031, -2031, -2030, -2030, -2030,\n -2030, -2030, -2030, -2030, -2030, -2030, -2030, -2030, -2030, -2030,\n -2030, -2030, -2030, -2030, -2030, -2030, -2030, -2030, -2029, -2029,\n -2029, -2029, -2029, -2029, -2029, -2029, -2029, -2029, -2029, -2029,\n -2029, -2029, -2029, -2029, -2029, -2029, -2029, -2029, -2028, -2028,\n -2028, -2028, -2028, -2028, -2028, -2028, -2028, -2028, -2028, -2028,\n -2028, -2028, -2028, -2028, -2028, -2028, -2027, -2027, -2027, -2027,\n -2027, -2027, -2027, -2027, -2027, -2027, -2027, -2027, -2027, -2027,\n -2027, -2027, -2027, -2027, -2026, -2026, -2026, -2026, -2026, -2026,\n -2026, -2026, -2026, -2026, -2026, -2026, -2026, -2026, -2026, -2026,\n -2025, -2025, -2025, -2025, -2025, -2025, -2025, -2025, -2025, -2025,\n -2025, -2025, -2025, -2025, -2025, -2025, -2024, -2024, -2024, -2024,\n -2024, -2024, -2024, -2024, -2024, -2024, -2024, -2024, -2024, -2024,\n -2024, -2024, -2023, -2023, -2023, -2023, -2023, -2023, -2023, -2023,\n -2023, -2023, -2023, -2023, -2023, -2023, -2022, -2022, -2022, -2022,\n -2022, -2022, -2022, -2022, -2022, -2022, -2022, -2022, -2022, -2022,\n -2021, -2021, -2021, -2021, -2021, -2021, -2021, -2021, -2021, -2021,\n -2021, -2021, -2021, -2021, -2020, -2020, -2020, -2020, -2020, -2020,\n -2020, -2020, -2020, -2020, -2020, -2020, -2020, -2019, -2019, -2019,\n -2019, -2019, -2019, -2019, -2019, -2019, -2019, -2019, -2019, -2018,\n -2018, -2018, -2018, -2018, -2018, -2018, -2018, -2018, -2018, -2018,\n -2018, -2017, -2017, -2017, -2017, -2017, -2017, -2017, -2017, -2017,\n -2017, -2017, -2017, -2016, -2016, -2016, -2016, -2016, -2016, -2016,\n -2016, -2016, -2016, -2016, -2015, -2015, -2015, -2015, -2015, -2015,\n -2015, -2015, -2015, -2015, -2015, -2014, -2014, -2014, -2014, -2014,\n -2014, -2014, -2014, -2014, -2014, -2014, -2013, -2013, -2013, -2013,\n -2013, -2013, -2013, -2013, -2013, -2013, -2012, -2012, -2012, -2012,\n -2012, -2012, -2012, -2012, -2012, -2012, -2011, -2011, -2011, -2011,\n -2011, -2011, -2011, -2011, -2011, -2011, -2010, -2010, -2010, -2010,\n -2010, -2010, -2010, -2010, -2010, -2009, -2009, -2009, -2009, -2009,\n -2009, -2009, -2009, -2009, -2008, -2008, -2008, -2008, -2008, -2008,\n -2008, -2008, -2008, -2007, -2007, -2007, -2007, -2007, -2007, -2007,\n -2007, -2007, -2006, -2006, -2006, -2006, -2006, -2006, -2006, -2006,\n -2005, -2005, -2005, -2005, -2005, -2005, -2005, -2005, -2005, -2004,\n -2004, -2004, -2004, -2004, -2004, -2004, -2004, -2003, -2003, -2003,\n -2003, -2003, -2003, -2003, -2003, -2002, -2002, -2002, -2002, -2002,\n -2002, -2002, -2002, -2001, -2001, -2001, -2001, -2001, -2001, -2001,\n -2000, -2000, -2000, -2000, -2000, -2000, -2000, -2000, -1999, -1999,\n -1999, -1999, -1999, -1999, -1999, -1998, -1998, -1998, -1998, -1998,\n -1998, -1998, -1997, -1997, -1997, -1997, -1997, -1997, -1997, -1996,\n -1996, -1996, -1996, -1996, -1996, -1996, -1995, -1995, -1995, -1995,\n -1995, -1995, -1994, -1994, -1994, -1994, -1994, -1994, -1994, -1993,\n -1993, -1993, -1993, -1993, -1993, -1993, -1992, -1992, -1992, -1992,\n -1992, -1992, -1991, -1991, -1991, -1991, -1991, -1991, -1990, -1990,\n -1990, -1990, -1990, -1990, -1989, -1989, -1989, -1989, -1989, -1989,\n -1988, -1988, -1988, -1988, -1988, -1988, -1987, -1987, -1987, -1987,\n -1987, -1987, -1986, -1986, -1986, -1986, -1986, -1986, -1985, -1985,\n -1985, -1985, -1985, -1984, -1984, -1984, -1984, -1984, -1984, -1983,\n -1983, -1983, -1983, -1983, -1982, -1982, -1982, -1982, -1982, -1982,\n -1981, -1981, -1981, -1981, -1981, -1980, -1980, -1980, -1980, -1980,\n -1979, -1979, -1979, -1979, -1979, -1978, -1978, -1978, -1978, -1978,\n -1977, -1977, -1977, -1977, -1977, -1976, -1976, -1976, -1976, -1976,\n -1975, -1975, -1975, -1975, -1975, -1974, -1974, -1974, -1974, -1974,\n -1973, -1973, -1973, -1973, -1973, -1972, -1972, -1972, -1972, -1971,\n -1971, -1971, -1971, -1971, -1970, -1970, -1970, -1970, -1970, -1969,\n -1969, -1969, -1969, -1968, -1968, -1968, -1968, -1967, -1967, -1967,\n -1967, -1967, -1966, -1966, -1966, -1966, -1965, -1965, -1965, -1965,\n -1964, -1964, -1964, -1964, -1964, -1963, -1963, -1963, -1963, -1962,\n -1962, -1962, -1962, -1961, -1961, -1961, -1961, -1960, -1960, -1960,\n -1960, -1959, -1959, -1959, -1959, -1958, -1958, -1958, -1958, -1957,\n -1957, -1957, -1957, -1956, -1956, -1956, -1956, -1955, -1955, -1955,\n -1955, -1954, -1954, -1954, -1953, -1953, -1953, -1953, -1952, -1952,\n -1952, -1952, -1951, -1951, -1951, -1950, -1950, -1950, -1950, -1949,\n -1949, -1949, -1949, -1948, -1948, -1948, -1947, -1947, -1947, -1947,\n -1946, -1946, -1946, -1945, -1945, -1945, -1945, -1944, -1944, -1944,\n -1943, -1943, -1943, -1942, -1942, -1942, -1942, -1941, -1941, -1941,\n -1940, -1940, -1940, -1939, -1939, -1939, -1939, -1938, -1938, -1938,\n -1937, -1937, -1937, -1936, -1936, -1936, -1935, -1935, -1935, -1934,\n -1934, -1934, -1934, -1933, -1933, -1933, -1932, -1932, -1932, -1931,\n -1931, -1931, -1930, -1930, -1930, -1929, -1929, -1929, -1928, -1928,\n -1928, -1927, -1927, -1927, -1926, -1926, -1926, -1925, -1925, -1924,\n -1924, -1924, -1923, -1923, -1923, -1922, -1922, -1922, -1921, -1921,\n -1921, -1920, -1920, -1920, -1919, -1919, -1918, -1918, -1918, -1917,\n -1917, -1917, -1916, -1916, -1915, -1915, -1915, -1914, -1914, -1914,\n -1913, -1913, -1912, -1912, -1912, -1911, -1911, -1911, -1910, -1910,\n -1909, -1909, -1909, -1908, -1908, -1907, -1907, -1907, -1906, -1906,\n -1905, -1905, -1905, -1904, -1904, -1903, -1903, -1903, -1902, -1902,\n -1901, -1901, -1901, -1900, -1900, -1899, -1899, -1899, -1898, -1898,\n -1897, -1897, -1896, -1896, -1896, -1895, -1895, -1894, -1894, -1893,\n -1893, -1893, -1892, -1892, -1891, -1891, -1890, -1890, -1890, -1889,\n -1889, -1888, -1888, -1887, -1887, -1886, -1886, -1885, -1885, -1885,\n -1884, -1884, -1883, -1883, -1882, -1882, -1881, -1881, -1880, -1880,\n -1879, -1879, -1879, -1878, -1878, -1877, -1877, -1876, -1876, -1875,\n -1875, -1874, -1874, -1873, -1873, -1872, -1872, -1871, -1871, -1870,\n -1870, -1869, -1869, -1868, -1868, -1867, -1867, -1866, -1866, -1865,\n -1865, -1864, -1864, -1863, -1863, -1862, -1862, -1861, -1861, -1860,\n -1860, -1859, -1859, -1858, -1858, -1857, -1856, -1856, -1855, -1855,\n -1854, -1854, -1853, -1853, -1852, -1852, -1851, -1851, -1850, -1849,\n -1849, -1848, -1848, -1847, -1847, -1846, -1846, -1845, -1844, -1844,\n -1843, -1843, -1842, -1842, -1841, -1840, -1840, -1839, -1839, -1838,\n -1838, -1837, -1836, -1836, -1835, -1835, -1834, -1834, -1833, -1832,\n -1832, -1831, -1831, -1830, -1829, -1829, -1828, -1828, -1827, -1826,\n -1826, -1825, -1824, -1824, -1823, -1823, -1822, -1821, -1821, -1820,\n -1819, -1819, -1818, -1818, -1817, -1816, -1816, -1815, -1814, -1814,\n -1813, -1812, -1812, -1811, -1811, -1810, -1809, -1809, -1808, -1807,\n -1807, -1806, -1805, -1805, -1804, -1803, -1803, -1802, -1801, -1801,\n -1800, -1799, -1799, -1798, -1797, -1796, -1796, -1795, -1794, -1794,\n -1793, -1792, -1792, -1791, -1790, -1789, -1789, -1788, -1787, -1787,\n -1786, -1785, -1784, -1784, -1783, -1782, -1782, -1781, -1780, -1779,\n -1779, -1778, -1777, -1776, -1776, -1775, -1774, -1774, -1773, -1772,\n -1771, -1771, -1770, -1769, -1768, -1767, -1767, -1766, -1765, -1764,\n -1764, -1763, -1762, -1761, -1761, -1760, -1759, -1758, -1757, -1757,\n -1756, -1755, -1754, -1753, -1753, -1752, -1751, -1750, -1749, -1749,\n -1748, -1747, -1746, -1745, -1745, -1744, -1743, -1742, -1741, -1740,\n -1740, -1739, -1738, -1737, -1736, -1735, -1735, -1734, -1733, -1732,\n -1731, -1730, -1729, -1729, -1728, -1727, -1726, -1725, -1724, -1723,\n -1723, -1722, -1721, -1720, -1719, -1718, -1717, -1716, -1715, -1715,\n -1714, -1713, -1712, -1711, -1710, -1709, -1708, -1707, -1706, -1706,\n -1705, -1704, -1703, -1702, -1701, -1700, -1699, -1698, -1697, -1696,\n -1695, -1694, -1693, -1692, -1692, -1691, -1690, -1689, -1688, -1687,\n -1686, -1685, -1684, -1683, -1682, -1681, -1680, -1679, -1678, -1677,\n -1676, -1675, -1674, -1673, -1672, -1671, -1670, -1669, -1668, -1667,\n -1666, -1665, -1664, -1663, -1662, -1661, -1660, -1659, -1658, -1657,\n -1656, -1655, -1654, -1653, -1652, -1651, -1650, -1649, -1647, -1646,\n -1645, -1644, -1643, -1642, -1641, -1640, -1639, -1638, -1637, -1636,\n -1635, -1634, -1632, -1631, -1630, -1629, -1628, -1627, -1626, -1625,\n -1624, -1623, -1621, -1620, -1619, -1618, -1617, -1616, -1615, -1614,\n -1612, -1611, -1610, -1609, -1608, -1607, -1606, -1604, -1603, -1602,\n -1601, -1600, -1599, -1597, -1596, -1595, -1594, -1593, -1591, -1590,\n -1589, -1588, -1587, -1586, -1584, -1583, -1582, -1581, -1579, -1578,\n -1577, -1576, -1575, -1573, -1572, -1571, -1570, -1568, -1567, -1566,\n -1565, -1563, -1562, -1561, -1560, -1558, -1557, -1556, -1555, -1553,\n -1552, -1551, -1550, -1548, -1547, -1546, -1544, -1543, -1542, -1541,\n -1539, -1538, -1537, -1535, -1534, -1533, -1531, -1530, -1529, -1527,\n -1526, -1525, -1523, -1522, -1521, -1519, -1518, -1517, -1515, -1514,\n -1513, -1511, -1510, -1509, -1507, -1506, -1504, -1503, -1502, -1500,\n -1499, -1498, -1496, -1495, -1493, -1492, -1491, -1489, -1488, -1486,\n -1485, -1483, -1482, -1481, -1479, -1478, -1476, -1475, -1473, -1472,\n -1470, -1469, -1468, -1466, -1465, -1463, -1462, -1460, -1459, -1457,\n -1456, -1454, -1453, -1451, -1450, -1448, -1447, -1445, -1444, -1442,\n -1441, -1439, -1438, -1436, -1435, -1433, -1432, -1430, -1429, -1427,\n -1426, -1424, -1422, -1421, -1419, -1418, -1416, -1415, -1413, -1412,\n -1410, -1408, -1407, -1405, -1404, -1402, -1400, -1399, -1397, -1396,\n -1394, -1392, -1391, -1389, -1388, -1386, -1384, -1383, -1381, -1379,\n -1378, -1376, -1375, -1373, -1371, -1370, -1368, -1366, -1365, -1363,\n -1361, -1360, -1358, -1356, -1355, -1353, -1351, -1350, -1348, -1346,\n -1344, -1343, -1341, -1339, -1338, -1336, -1334, -1332, -1331, -1329,\n -1327, -1325, -1324, -1322, -1320, -1318, -1317, -1315, -1313, -1311,\n -1310, -1308, -1306, -1304, -1303, -1301, -1299, -1297, -1295, -1294,\n -1292, -1290, -1288, -1286, -1285, -1283, -1281, -1279, -1277, -1275,\n -1274, -1272, -1270, -1268, -1266, -1264, -1262, -1261, -1259, -1257,\n -1255, -1253, -1251, -1249, -1248, -1246, -1244, -1242, -1240, -1238,\n -1236, -1234, -1232, -1230, -1229, -1227, -1225, -1223, -1221, -1219,\n -1217, -1215, -1213, -1211, -1209, -1207, -1205, -1203, -1201, -1199,\n -1197, -1195, -1193, -1191, -1189, -1187, -1186, -1184, -1182, -1180,\n -1178, -1175, -1173, -1171, -1169, -1167, -1165, -1163, -1161, -1159,\n -1157, -1155, -1153, -1151, -1149, -1147, -1145, -1143, -1141, -1139,\n -1137, -1135, -1133, -1130, -1128, -1126, -1124, -1122, -1120, -1118,\n -1116, -1114, -1112, -1109, -1107, -1105, -1103, -1101, -1099, -1097,\n -1095, -1092, -1090, -1088, -1086, -1084, -1082, -1079, -1077, -1075,\n -1073, -1071, -1069, -1066, -1064, -1062, -1060, -1058, -1055, -1053,\n -1051, -1049, -1047, -1044, -1042, -1040, -1038, -1036, -1033, -1031,\n -1029, -1027, -1024, -1022, -1020, -1018, -1015, -1013, -1011, -1009,\n -1006, -1004, -1002, -999, -997, -995, -993, -990, -988, -986,\n -983, -981, -979, -976, -974, -972, -969, -967, -965, -962,\n -960, -958, -955, -953, -951, -948, -946, -944, -941, -939,\n -937, -934, -932, -929, -927, -925, -922, -920, -918, -915,\n -913, -910, -908, -905, -903, -901, -898, -896, -893, -891,\n -889, -886, -884, -881, -879, -876, -874, -871, -869, -867,\n -864, -862, -859, -857, -854, -852, -849, -847, -844, -842,\n -839, -837, -834, -832, -829, -827, -824, -822, -819, -817,\n -814, -812, -809, -807, -804, -802, -799, -796, -794, -791,\n -789, -786, -784, -781, -779, -776, -773, -771, -768, -766,\n -763, -761, -758, -755, -753, -750, -748, -745, -742, -740,\n -737, -735, -732, -729, -727, -724, -721, -719, -716, -714,\n -711, -708, -706, -703, -700, -698, -695, -692, -690, -687,\n -684, -682, -679, -676, -674, -671, -668, -666, -663, -660,\n -658, -655, -652, -650, -647, -644, -641, -639, -636, -633,\n -631, -628, -625, -622, -620, -617, -614, -612, -609, -606,\n -603, -601, -598, -595, -592, -590, -587, -584, -581, -579,\n -576, -573, -570, -568, -565, -562, -559, -556, -554, -551,\n -548, -545, -543, -540, -537, -534, -531, -529, -526, -523,\n -520, -517, -515, -512, -509, -506, -503, -500, -498, -495,\n -492, -489, -486, -484, -481, -478, -475, -472, -469, -467,\n -464, -461, -458, -455, -452, -449, -447, -444, -441, -438,\n -435, -432, -429, -427, -424, -421, -418, -415, -412, -409,\n -406, -404, -401, -398, -395, -392, -389, -386, -383, -380,\n -378, -375, -372, -369, -366, -363, -360, -357, -354, -351,\n -348, -346, -343, -340, -337, -334, -331, -328, -325, -322,\n -319, -316, -313, -310, -308, -305, -302, -299, -296, -293,\n -290, -287, -284, -281, -278, -275, -272, -269, -266, -263,\n -261, -258, -255, -252, -249, -246, -243, -240, -237, -234,\n -231, -228, -225, -222, -219, -216, -213, -210, -207, -204,\n -201, -198, -195, -192, -189, -186, -183, -180, -178, -175,\n -172, -169, -166, -163, -160, -157, -154, -151, -148, -145,\n -142, -139, -136, -133, -130, -127, -124, -121, -118, -115,\n -112, -109, -106, -103, -100, -97, -94, -91, -88, -85,\n -82, -79, -76, -73, -70, -67, -64, -61, -58, -55,\n -52, -49, -46, -43, -40, -37, -34, -31, -28, -25,\n -22, -19, -16, -13, -10, -7, -4, -1, 1, 4,\n 7, 10, 13, 16, 19, 22, 25, 28, 31, 34,\n 37, 40, 43, 46, 49, 52, 55, 58, 61, 64,\n 67, 70, 73, 76, 79, 82, 85, 88, 91, 94,\n 97, 100, 103, 106, 109, 112, 115, 118, 121, 124,\n 127, 130, 133, 136, 139, 142, 145, 148, 151, 154,\n 157, 160, 163, 166, 169, 172, 175, 178, 180, 183,\n 186, 189, 192, 195, 198, 201, 204, 207, 210, 213,\n 216, 219, 222, 225, 228, 231, 234, 237, 240, 243,\n 246, 249, 252, 255, 258, 261, 263, 266, 269, 272,\n 275, 278, 281, 284, 287, 290, 293, 296, 299, 302,\n 305, 308, 310, 313, 316, 319, 322, 325, 328, 331,\n 334, 337, 340, 343, 346, 348, 351, 354, 357, 360,\n 363, 366, 369, 372, 375, 378, 380, 383, 386, 389,\n 392, 395, 398, 401, 404, 406, 409, 412, 415, 418,\n 421, 424, 427, 429, 432, 435, 438, 441, 444, 447,\n 449, 452, 455, 458, 461, 464, 467, 469, 472, 475,\n 478, 481, 484, 486, 489, 492, 495, 498, 500, 503,\n 506, 509, 512, 515, 517, 520, 523, 526, 529, 531,\n 534, 537, 540, 543, 545, 548, 551, 554, 556, 559,\n 562, 565, 568, 570, 573, 576, 579, 581, 584, 587,\n 590, 592, 595, 598, 601, 603, 606, 609, 612, 614,\n 617, 620, 622, 625, 628, 631, 633, 636, 639, 641,\n 644, 647, 650, 652, 655, 658, 660, 663, 666, 668,\n 671, 674, 676, 679, 682, 684, 687, 690, 692, 695,\n 698, 700, 703, 706, 708, 711, 714, 716, 719, 721,\n 724, 727, 729, 732, 735, 737, 740, 742, 745, 748,\n 750, 753, 755, 758, 761, 763, 766, 768, 771, 773,\n 776, 779, 781, 784, 786, 789, 791, 794, 796, 799,\n 802, 804, 807, 809, 812, 814, 817, 819, 822, 824,\n 827, 829, 832, 834, 837, 839, 842, 844, 847, 849,\n 852, 854, 857, 859, 862, 864, 867, 869, 871, 874,\n 876, 879, 881, 884, 886, 889, 891, 893, 896, 898,\n 901, 903, 905, 908, 910, 913, 915, 918, 920, 922,\n 925, 927, 929, 932, 934, 937, 939, 941, 944, 946,\n 948, 951, 953, 955, 958, 960, 962, 965, 967, 969,\n 972, 974, 976, 979, 981, 983, 986, 988, 990, 993,\n 995, 997, 999, 1002, 1004, 1006, 1009, 1011, 1013, 1015,\n 1018, 1020, 1022, 1024, 1027, 1029, 1031, 1033, 1036, 1038,\n 1040, 1042, 1044, 1047, 1049, 1051, 1053, 1055, 1058, 1060,\n 1062, 1064, 1066, 1069, 1071, 1073, 1075, 1077, 1079, 1082,\n 1084, 1086, 1088, 1090, 1092, 1095, 1097, 1099, 1101, 1103,\n 1105, 1107, 1109, 1112, 1114, 1116, 1118, 1120, 1122, 1124,\n 1126, 1128, 1130, 1133, 1135, 1137, 1139, 1141, 1143, 1145,\n 1147, 1149, 1151, 1153, 1155, 1157, 1159, 1161, 1163, 1165,\n 1167, 1169, 1171, 1173, 1175, 1178, 1180, 1182, 1184, 1186,\n 1187, 1189, 1191, 1193, 1195, 1197, 1199, 1201, 1203, 1205,\n 1207, 1209, 1211, 1213, 1215, 1217, 1219, 1221, 1223, 1225,\n 1227, 1229, 1230, 1232, 1234, 1236, 1238, 1240, 1242, 1244,\n 1246, 1248, 1249, 1251, 1253, 1255, 1257, 1259, 1261, 1262,\n 1264, 1266, 1268, 1270, 1272, 1274, 1275, 1277, 1279, 1281,\n 1283, 1285, 1286, 1288, 1290, 1292, 1294, 1295, 1297, 1299,\n 1301, 1303, 1304, 1306, 1308, 1310, 1311, 1313, 1315, 1317,\n 1318, 1320, 1322, 1324, 1325, 1327, 1329, 1331, 1332, 1334,\n 1336, 1338, 1339, 1341, 1343, 1344, 1346, 1348, 1350, 1351,\n 1353, 1355, 1356, 1358, 1360, 1361, 1363, 1365, 1366, 1368,\n 1370, 1371, 1373, 1375, 1376, 1378, 1379, 1381, 1383, 1384,\n 1386, 1388, 1389, 1391, 1392, 1394, 1396, 1397, 1399, 1400,\n 1402, 1404, 1405, 1407, 1408, 1410, 1412, 1413, 1415, 1416,\n 1418, 1419, 1421, 1422, 1424, 1426, 1427, 1429, 1430, 1432,\n 1433, 1435, 1436, 1438, 1439, 1441, 1442, 1444, 1445, 1447,\n 1448, 1450, 1451, 1453, 1454, 1456, 1457, 1459, 1460, 1462,\n 1463, 1465, 1466, 1468, 1469, 1470, 1472, 1473, 1475, 1476,\n 1478, 1479, 1481, 1482, 1483, 1485, 1486, 1488, 1489, 1491,\n 1492, 1493, 1495, 1496, 1498, 1499, 1500, 1502, 1503, 1504,\n 1506, 1507, 1509, 1510, 1511, 1513, 1514, 1515, 1517, 1518,\n 1519, 1521, 1522, 1523, 1525, 1526, 1527, 1529, 1530, 1531,\n 1533, 1534, 1535, 1537, 1538, 1539, 1541, 1542, 1543, 1544,\n 1546, 1547, 1548, 1550, 1551, 1552, 1553, 1555, 1556, 1557,\n 1558, 1560, 1561, 1562, 1563, 1565, 1566, 1567, 1568, 1570,\n 1571, 1572, 1573, 1575, 1576, 1577, 1578, 1579, 1581, 1582,\n 1583, 1584, 1586, 1587, 1588, 1589, 1590, 1591, 1593, 1594,\n 1595, 1596, 1597, 1599, 1600, 1601, 1602, 1603, 1604, 1606,\n 1607, 1608, 1609, 1610, 1611, 1612, 1614, 1615, 1616, 1617,\n 1618, 1619, 1620, 1621, 1623, 1624, 1625, 1626, 1627, 1628,\n 1629, 1630, 1631, 1632, 1634, 1635, 1636, 1637, 1638, 1639,\n 1640, 1641, 1642, 1643, 1644, 1645, 1646, 1647, 1649, 1650,\n 1651, 1652, 1653, 1654, 1655, 1656, 1657, 1658, 1659, 1660,\n 1661, 1662, 1663, 1664, 1665, 1666, 1667, 1668, 1669, 1670,\n 1671, 1672, 1673, 1674, 1675, 1676, 1677, 1678, 1679, 1680,\n 1681, 1682, 1683, 1684, 1685, 1686, 1687, 1688, 1689, 1690,\n 1691, 1692, 1692, 1693, 1694, 1695, 1696, 1697, 1698, 1699,\n 1700, 1701, 1702, 1703, 1704, 1705, 1706, 1706, 1707, 1708,\n 1709, 1710, 1711, 1712, 1713, 1714, 1715, 1715, 1716, 1717,\n 1718, 1719, 1720, 1721, 1722, 1723, 1723, 1724, 1725, 1726,\n 1727, 1728, 1729, 1729, 1730, 1731, 1732, 1733, 1734, 1735,\n 1735, 1736, 1737, 1738, 1739, 1740, 1740, 1741, 1742, 1743,\n 1744, 1745, 1745, 1746, 1747, 1748, 1749, 1749, 1750, 1751,\n 1752, 1753, 1753, 1754, 1755, 1756, 1757, 1757, 1758, 1759,\n 1760, 1761, 1761, 1762, 1763, 1764, 1764, 1765, 1766, 1767,\n 1767, 1768, 1769, 1770, 1771, 1771, 1772, 1773, 1774, 1774,\n 1775, 1776, 1776, 1777, 1778, 1779, 1779, 1780, 1781, 1782,\n 1782, 1783, 1784, 1784, 1785, 1786, 1787, 1787, 1788, 1789,\n 1789, 1790, 1791, 1792, 1792, 1793, 1794, 1794, 1795, 1796,\n 1796, 1797, 1798, 1799, 1799, 1800, 1801, 1801, 1802, 1803,\n 1803, 1804, 1805, 1805, 1806, 1807, 1807, 1808, 1809, 1809,\n 1810, 1811, 1811, 1812, 1812, 1813, 1814, 1814, 1815, 1816,\n 1816, 1817, 1818, 1818, 1819, 1819, 1820, 1821, 1821, 1822,\n 1823, 1823, 1824, 1824, 1825, 1826, 1826, 1827, 1828, 1828,\n 1829, 1829, 1830, 1831, 1831, 1832, 1832, 1833, 1834, 1834,\n 1835, 1835, 1836, 1836, 1837, 1838, 1838, 1839, 1839, 1840,\n 1840, 1841, 1842, 1842, 1843, 1843, 1844, 1844, 1845, 1846,\n 1846, 1847, 1847, 1848, 1848, 1849, 1849, 1850, 1851, 1851,\n 1852, 1852, 1853, 1853, 1854, 1854, 1855, 1855, 1856, 1856,\n 1857, 1858, 1858, 1859, 1859, 1860, 1860, 1861, 1861, 1862,\n 1862, 1863, 1863, 1864, 1864, 1865, 1865, 1866, 1866, 1867,\n 1867, 1868, 1868, 1869, 1869, 1870, 1870, 1871, 1871, 1872,\n 1872, 1873, 1873, 1874, 1874, 1875, 1875, 1876, 1876, 1877,\n 1877, 1878, 1878, 1879, 1879, 1879, 1880, 1880, 1881, 1881,\n 1882, 1882, 1883, 1883, 1884, 1884, 1885, 1885, 1885, 1886,\n 1886, 1887, 1887, 1888, 1888, 1889, 1889, 1890, 1890, 1890,\n 1891, 1891, 1892, 1892, 1893, 1893, 1893, 1894, 1894, 1895,\n 1895, 1896, 1896, 1896, 1897, 1897, 1898, 1898, 1899, 1899,\n 1899, 1900, 1900, 1901, 1901, 1901, 1902, 1902, 1903, 1903,\n 1903, 1904, 1904, 1905, 1905, 1905, 1906, 1906, 1907, 1907,\n 1907, 1908, 1908, 1909, 1909, 1909, 1910, 1910, 1911, 1911,\n 1911, 1912, 1912, 1912, 1913, 1913, 1914, 1914, 1914, 1915,\n 1915, 1915, 1916, 1916, 1917, 1917, 1917, 1918, 1918, 1918,\n 1919, 1919, 1920, 1920, 1920, 1921, 1921, 1921, 1922, 1922,\n 1922, 1923, 1923, 1923, 1924, 1924, 1924, 1925, 1925, 1926,\n 1926, 1926, 1927, 1927, 1927, 1928, 1928, 1928, 1929, 1929,\n 1929, 1930, 1930, 1930, 1931, 1931, 1931, 1932, 1932, 1932,\n 1933, 1933, 1933, 1934, 1934, 1934, 1934, 1935, 1935, 1935,\n 1936, 1936, 1936, 1937, 1937, 1937, 1938, 1938, 1938, 1939,\n 1939, 1939, 1939, 1940, 1940, 1940, 1941, 1941, 1941, 1942,\n 1942, 1942, 1942, 1943, 1943, 1943, 1944, 1944, 1944, 1945,\n 1945, 1945, 1945, 1946, 1946, 1946, 1947, 1947, 1947, 1947,\n 1948, 1948, 1948, 1949, 1949, 1949, 1949, 1950, 1950, 1950,\n 1950, 1951, 1951, 1951, 1952, 1952, 1952, 1952, 1953, 1953,\n 1953, 1953, 1954, 1954, 1954, 1955, 1955, 1955, 1955, 1956,\n 1956, 1956, 1956, 1957, 1957, 1957, 1957, 1958, 1958, 1958,\n 1958, 1959, 1959, 1959, 1959, 1960, 1960, 1960, 1960, 1961,\n 1961, 1961, 1961, 1962, 1962, 1962, 1962, 1963, 1963, 1963,\n 1963, 1964, 1964, 1964, 1964, 1964, 1965, 1965, 1965, 1965,\n 1966, 1966, 1966, 1966, 1967, 1967, 1967, 1967, 1967, 1968,\n 1968, 1968, 1968, 1969, 1969, 1969, 1969, 1970, 1970, 1970,\n 1970, 1970, 1971, 1971, 1971, 1971, 1971, 1972, 1972, 1972,\n 1972, 1973, 1973, 1973, 1973, 1973, 1974, 1974, 1974, 1974,\n 1974, 1975, 1975, 1975, 1975, 1975, 1976, 1976, 1976, 1976,\n 1976, 1977, 1977, 1977, 1977, 1977, 1978, 1978, 1978, 1978,\n 1978, 1979, 1979, 1979, 1979, 1979, 1980, 1980, 1980, 1980,\n 1980, 1981, 1981, 1981, 1981, 1981, 1982, 1982, 1982, 1982,\n 1982, 1982, 1983, 1983, 1983, 1983, 1983, 1984, 1984, 1984,\n 1984, 1984, 1984, 1985, 1985, 1985, 1985, 1985, 1986, 1986,\n 1986, 1986, 1986, 1986, 1987, 1987, 1987, 1987, 1987, 1987,\n 1988, 1988, 1988, 1988, 1988, 1988, 1989, 1989, 1989, 1989,\n 1989, 1989, 1990, 1990, 1990, 1990, 1990, 1990, 1991, 1991,\n 1991, 1991, 1991, 1991, 1992, 1992, 1992, 1992, 1992, 1992,\n 1993, 1993, 1993, 1993, 1993, 1993, 1993, 1994, 1994, 1994,\n 1994, 1994, 1994, 1994, 1995, 1995, 1995, 1995, 1995, 1995,\n 1996, 1996, 1996, 1996, 1996, 1996, 1996, 1997, 1997, 1997,\n 1997, 1997, 1997, 1997, 1998, 1998, 1998, 1998, 1998, 1998,\n 1998, 1999, 1999, 1999, 1999, 1999, 1999, 1999, 2000, 2000,\n 2000, 2000, 2000, 2000, 2000, 2000, 2001, 2001, 2001, 2001,\n 2001, 2001, 2001, 2002, 2002, 2002, 2002, 2002, 2002, 2002,\n 2002, 2003, 2003, 2003, 2003, 2003, 2003, 2003, 2003, 2004,\n 2004, 2004, 2004, 2004, 2004, 2004, 2004, 2005, 2005, 2005,\n 2005, 2005, 2005, 2005, 2005, 2005, 2006, 2006, 2006, 2006,\n 2006, 2006, 2006, 2006, 2007, 2007, 2007, 2007, 2007, 2007,\n 2007, 2007, 2007, 2008, 2008, 2008, 2008, 2008, 2008, 2008,\n 2008, 2008, 2009, 2009, 2009, 2009, 2009, 2009, 2009, 2009,\n 2009, 2010, 2010, 2010, 2010, 2010, 2010, 2010, 2010, 2010,\n 2011, 2011, 2011, 2011, 2011, 2011, 2011, 2011, 2011, 2011,\n 2012, 2012, 2012, 2012, 2012, 2012, 2012, 2012, 2012, 2012,\n 2013, 2013, 2013, 2013, 2013, 2013, 2013, 2013, 2013, 2013,\n 2014, 2014, 2014, 2014, 2014, 2014, 2014, 2014, 2014, 2014,\n 2014, 2015, 2015, 2015, 2015, 2015, 2015, 2015, 2015, 2015,\n 2015, 2015, 2016, 2016, 2016, 2016, 2016, 2016, 2016, 2016,\n 2016, 2016, 2016, 2017, 2017, 2017, 2017, 2017, 2017, 2017,\n 2017, 2017, 2017, 2017, 2017, 2018, 2018, 2018, 2018, 2018,\n 2018, 2018, 2018, 2018, 2018, 2018, 2018, 2019, 2019, 2019,\n 2019, 2019, 2019, 2019, 2019, 2019, 2019, 2019, 2019, 2020,\n 2020, 2020, 2020, 2020, 2020, 2020, 2020, 2020, 2020, 2020,\n 2020, 2020, 2021, 2021, 2021, 2021, 2021, 2021, 2021, 2021,\n 2021, 2021, 2021, 2021, 2021, 2021, 2022, 2022, 2022, 2022,\n 2022, 2022, 2022, 2022, 2022, 2022, 2022, 2022, 2022, 2022,\n 2023, 2023, 2023, 2023, 2023, 2023, 2023, 2023, 2023, 2023,\n 2023, 2023, 2023, 2023, 2024, 2024, 2024, 2024, 2024, 2024,\n 2024, 2024, 2024, 2024, 2024, 2024, 2024, 2024, 2024, 2024,\n 2025, 2025, 2025, 2025, 2025, 2025, 2025, 2025, 2025, 2025,\n 2025, 2025, 2025, 2025, 2025, 2025, 2026, 2026, 2026, 2026,\n 2026, 2026, 2026, 2026, 2026, 2026, 2026, 2026, 2026, 2026,\n 2026, 2026, 2027, 2027, 2027, 2027, 2027, 2027, 2027, 2027,\n 2027, 2027, 2027, 2027, 2027, 2027, 2027, 2027, 2027, 2027,\n 2028, 2028, 2028, 2028, 2028, 2028, 2028, 2028, 2028, 2028,\n 2028, 2028, 2028, 2028, 2028, 2028, 2028, 2028, 2029, 2029,\n 2029, 2029, 2029, 2029, 2029, 2029, 2029, 2029, 2029, 2029,\n 2029, 2029, 2029, 2029, 2029, 2029, 2029, 2029, 2030, 2030,\n 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2030,\n 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2030, 2031,\n 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031,\n 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031, 2031,\n 2031, 2032, 2032, 2032, 2032, 2032, 2032, 2032, 2032, 2032,\n 2032, 2032, 2032, 2032, 2032, 2032, 2032, 2032, 2032, 2032,\n 2032, 2032, 2032, 2032, 2032, 2033, 2033, 2033, 2033, 2033,\n 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033,\n 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033, 2033,\n 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034,\n 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2034,\n 2034, 2034, 2034, 2034, 2034, 2034, 2034, 2035, 2035, 2035,\n 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035,\n 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2035,\n 2035, 2035, 2035, 2035, 2035, 2035, 2035, 2036, 2036, 2036,\n 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036,\n 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036, 2036,\n 2036, 2036, 2036, 2036, 2036, 2036,\n};\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Src/tim.c", "content": "/* USER CODE BEGIN Header */\r\n/**\r\n ******************************************************************************\r\n * @file tim.c\r\n * @brief This file provides code for the configuration\r\n * of the TIM instances.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2022 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* USER CODE END Header */\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"tim.h\"\r\n\r\n/* USER CODE BEGIN 0 */\r\n\r\n/* USER CODE END 0 */\r\n\r\nTIM_HandleTypeDef htim2;\r\nTIM_HandleTypeDef htim3;\r\n\r\n/* TIM2 init function */\r\nvoid MX_TIM2_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM2_Init 0 */\r\n\r\n /* USER CODE END TIM2_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM2_Init 1 */\r\n\r\n /* USER CODE END TIM2_Init 1 */\r\n htim2.Instance = TIM2;\r\n htim2.Init.Prescaler = 0;\r\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim2.Init.Period = 1700;\r\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM2_Init 2 */\r\n\r\n /* USER CODE END TIM2_Init 2 */\r\n\r\n}\r\n/* TIM3 init function */\r\nvoid MX_TIM3_Init(void)\r\n{\r\n\r\n /* USER CODE BEGIN TIM3_Init 0 */\r\n\r\n /* USER CODE END TIM3_Init 0 */\r\n\r\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\r\n TIM_MasterConfigTypeDef sMasterConfig = {0};\r\n\r\n /* USER CODE BEGIN TIM3_Init 1 */\r\n\r\n /* USER CODE END TIM3_Init 1 */\r\n htim3.Instance = TIM3;\r\n htim3.Init.Prescaler = 0;\r\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\r\n htim3.Init.Period = 8000;\r\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\r\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\r\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\r\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\r\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\r\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\r\n {\r\n Error_Handler();\r\n }\r\n /* USER CODE BEGIN TIM3_Init 2 */\r\n\r\n /* USER CODE END TIM3_Init 2 */\r\n\r\n}\r\n\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspInit 0 */\r\n\r\n /* USER CODE END TIM2_MspInit 0 */\r\n /* TIM2 clock enable */\r\n __HAL_RCC_TIM2_CLK_ENABLE();\r\n\r\n /* TIM2 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\r\n HAL_NVIC_EnableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspInit 1 */\r\n\r\n /* USER CODE END TIM2_MspInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspInit 0 */\r\n\r\n /* USER CODE END TIM3_MspInit 0 */\r\n /* TIM3 clock enable */\r\n __HAL_RCC_TIM3_CLK_ENABLE();\r\n\r\n /* TIM3 interrupt Init */\r\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\r\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspInit 1 */\r\n\r\n /* USER CODE END TIM3_MspInit 1 */\r\n }\r\n}\r\n\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef* tim_baseHandle)\r\n{\r\n\r\n if(tim_baseHandle->Instance==TIM2)\r\n {\r\n /* USER CODE BEGIN TIM2_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM2_CLK_DISABLE();\r\n\r\n /* TIM2 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM2_IRQn);\r\n /* USER CODE BEGIN TIM2_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM2_MspDeInit 1 */\r\n }\r\n else if(tim_baseHandle->Instance==TIM3)\r\n {\r\n /* USER CODE BEGIN TIM3_MspDeInit 0 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 0 */\r\n /* Peripheral clock disable */\r\n __HAL_RCC_TIM3_CLK_DISABLE();\r\n\r\n /* TIM3 interrupt Deinit */\r\n HAL_NVIC_DisableIRQ(TIM3_IRQn);\r\n /* USER CODE BEGIN TIM3_MspDeInit 1 */\r\n\r\n /* USER CODE END TIM3_MspDeInit 1 */\r\n }\r\n}\r\n\r\n/* USER CODE BEGIN 1 */\r\n\r\nvoid TIM2_Start() {\r\n\tHAL_TIM_Base_Start_IT(&htim2);\r\n}\r\n\r\nvoid TIM3_Start() {\r\n\tHAL_TIM_Base_Start_IT(&htim3);\r\n}\r\n\r\n/* USER CODE END 1 */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Core/Startup/startup_stm32g431kbux.s", "content": "/**\r\n ******************************************************************************\r\n * @file startup_stm32g431xx.s\r\n * @author MCD Application Team\r\n * @brief STM32G431xx devices vector table GCC toolchain.\r\n * This module performs:\r\n * - Set the initial SP\r\n * - Set the initial PC == Reset_Handler,\r\n * - Set the vector table entries with the exceptions ISR address,\r\n * - Configure the clock system\r\n * - Branches to main in the C library (which eventually\r\n * calls main()).\r\n * After Reset the Cortex-M4 processor is in Thread mode,\r\n * priority is Privileged, and the Stack is set to Main.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n .syntax unified\r\n\t.cpu cortex-m4\r\n\t.fpu softvfp\r\n\t.thumb\r\n\r\n.global\tg_pfnVectors\r\n.global\tDefault_Handler\r\n\r\n/* start address for the initialization values of the .data section.\r\ndefined in linker script */\r\n.word\t_sidata\r\n/* start address for the .data section. defined in linker script */\r\n.word\t_sdata\r\n/* end address for the .data section. defined in linker script */\r\n.word\t_edata\r\n/* start address for the .bss section. defined in linker script */\r\n.word\t_sbss\r\n/* end address for the .bss section. defined in linker script */\r\n.word\t_ebss\r\n\r\n.equ BootRAM, 0xF1E0F85F\r\n/**\r\n * @brief This is the code that gets called when the processor first\r\n * starts execution following a reset event. Only the absolutely\r\n * necessary set is performed, after which the application\r\n * supplied main() routine is called.\r\n * @param None\r\n * @retval : None\r\n*/\r\n\r\n .section\t.text.Reset_Handler\r\n\t.weak\tReset_Handler\r\n\t.type\tReset_Handler, %function\r\nReset_Handler:\r\n ldr r0, =_estack\r\n mov sp, r0 /* set stack pointer */\r\n\r\n/* Copy the data segment initializers from flash to SRAM */\r\n ldr r0, =_sdata\r\n ldr r1, =_edata\r\n ldr r2, =_sidata\r\n movs r3, #0\r\n b\tLoopCopyDataInit\r\n\r\nCopyDataInit:\r\n ldr r4, [r2, r3]\r\n str r4, [r0, r3]\r\n adds r3, r3, #4\r\n\r\nLoopCopyDataInit:\r\n adds r4, r0, r3\r\n cmp r4, r1\r\n bcc CopyDataInit\r\n \r\n/* Zero fill the bss segment. */\r\n ldr r2, =_sbss\r\n ldr r4, =_ebss\r\n movs r3, #0\r\n b LoopFillZerobss\r\n\r\nFillZerobss:\r\n str r3, [r2]\r\n adds r2, r2, #4\r\n\r\nLoopFillZerobss:\r\n cmp r2, r4\r\n bcc FillZerobss\r\n\r\n/* Call the clock system intitialization function.*/\r\n bl SystemInit\r\n/* Call static constructors */\r\n bl __libc_init_array\r\n/* Call the application's entry point.*/\r\n\tbl\tmain\r\n\r\nLoopForever:\r\n b LoopForever\r\n\r\n.size\tReset_Handler, .-Reset_Handler\r\n\r\n/**\r\n * @brief This is the code that gets called when the processor receives an\r\n * unexpected interrupt. This simply enters an infinite loop, preserving\r\n * the system state for examination by a debugger.\r\n *\r\n * @param None\r\n * @retval : None\r\n*/\r\n .section\t.text.Default_Handler,\"ax\",%progbits\r\nDefault_Handler:\r\nInfinite_Loop:\r\n\tb\tInfinite_Loop\r\n\t.size\tDefault_Handler, .-Default_Handler\r\n/******************************************************************************\r\n*\r\n* The minimal vector table for a Cortex-M4. Note that the proper constructs\r\n* must be placed on this to ensure that it ends up at physical address\r\n* 0x0000.0000.\r\n*\r\n******************************************************************************/\r\n \t.section\t.isr_vector,\"a\",%progbits\r\n\t.type\tg_pfnVectors, %object\r\n\t.size\tg_pfnVectors, .-g_pfnVectors\r\n\r\n\r\ng_pfnVectors:\r\n\t.word\t_estack\r\n\t.word\tReset_Handler\r\n\t.word\tNMI_Handler\r\n\t.word\tHardFault_Handler\r\n\t.word\tMemManage_Handler\r\n\t.word\tBusFault_Handler\r\n\t.word\tUsageFault_Handler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tSVC_Handler\r\n\t.word\tDebugMon_Handler\r\n\t.word\t0\r\n\t.word\tPendSV_Handler\r\n\t.word\tSysTick_Handler\r\n\t.word\tWWDG_IRQHandler\r\n\t.word\tPVD_PVM_IRQHandler\r\n\t.word\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.word\tRTC_WKUP_IRQHandler\r\n\t.word\tFLASH_IRQHandler\r\n\t.word\tRCC_IRQHandler\r\n\t.word\tEXTI0_IRQHandler\r\n\t.word\tEXTI1_IRQHandler\r\n\t.word\tEXTI2_IRQHandler\r\n\t.word\tEXTI3_IRQHandler\r\n\t.word\tEXTI4_IRQHandler\r\n\t.word\tDMA1_Channel1_IRQHandler\r\n\t.word\tDMA1_Channel2_IRQHandler\r\n\t.word\tDMA1_Channel3_IRQHandler\r\n\t.word\tDMA1_Channel4_IRQHandler\r\n\t.word\tDMA1_Channel5_IRQHandler\r\n\t.word\tDMA1_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\tADC1_2_IRQHandler\r\n\t.word\tUSB_HP_IRQHandler\r\n\t.word\tUSB_LP_IRQHandler\r\n\t.word\tFDCAN1_IT0_IRQHandler\r\n\t.word\tFDCAN1_IT1_IRQHandler\r\n\t.word\tEXTI9_5_IRQHandler\r\n\t.word\tTIM1_BRK_TIM15_IRQHandler\r\n\t.word\tTIM1_UP_TIM16_IRQHandler\r\n\t.word\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.word\tTIM1_CC_IRQHandler\r\n\t.word\tTIM2_IRQHandler\r\n\t.word\tTIM3_IRQHandler\r\n\t.word\tTIM4_IRQHandler\r\n\t.word\tI2C1_EV_IRQHandler\r\n\t.word\tI2C1_ER_IRQHandler\r\n\t.word\tI2C2_EV_IRQHandler\r\n\t.word\tI2C2_ER_IRQHandler\r\n\t.word\tSPI1_IRQHandler\r\n\t.word\tSPI2_IRQHandler\r\n\t.word\tUSART1_IRQHandler\r\n\t.word\tUSART2_IRQHandler\r\n\t.word\tUSART3_IRQHandler\r\n\t.word\tEXTI15_10_IRQHandler\r\n\t.word\tRTC_Alarm_IRQHandler\r\n\t.word\tUSBWakeUp_IRQHandler\r\n\t.word\tTIM8_BRK_IRQHandler\r\n\t.word\tTIM8_UP_IRQHandler\r\n\t.word\tTIM8_TRG_COM_IRQHandler\r\n\t.word\tTIM8_CC_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tLPTIM1_IRQHandler\r\n\t.word\t0\r\n\t.word\tSPI3_IRQHandler\r\n\t.word\tUART4_IRQHandler\r\n\t.word\t0\r\n\t.word\tTIM6_DAC_IRQHandler\r\n\t.word\tTIM7_IRQHandler\r\n\t.word\tDMA2_Channel1_IRQHandler\r\n\t.word\tDMA2_Channel2_IRQHandler\r\n\t.word\tDMA2_Channel3_IRQHandler\r\n\t.word\tDMA2_Channel4_IRQHandler\r\n\t.word\tDMA2_Channel5_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tUCPD1_IRQHandler\r\n\t.word\tCOMP1_2_3_IRQHandler\r\n\t.word\tCOMP4_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCRS_IRQHandler\r\n\t.word\tSAI1_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tFPU_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tRNG_IRQHandler\r\n\t.word\tLPUART1_IRQHandler\r\n\t.word\tI2C3_EV_IRQHandler\r\n\t.word\tI2C3_ER_IRQHandler\r\n\t.word\tDMAMUX_OVR_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tDMA2_Channel6_IRQHandler\r\n\t.word\t0\r\n\t.word\t0\r\n\t.word\tCORDIC_IRQHandler\r\n\t.word\tFMAC_IRQHandler\r\n\r\n/*******************************************************************************\r\n*\r\n* Provide weak aliases for each Exception handler to the Default_Handler.\r\n* As they are weak aliases, any function with the same name will override\r\n* this definition.\r\n*\r\n*******************************************************************************/\r\n\r\n\t.weak\tNMI_Handler\r\n\t.thumb_set NMI_Handler,Default_Handler\r\n\r\n\t.weak\tHardFault_Handler\r\n\t.thumb_set HardFault_Handler,Default_Handler\r\n\r\n\t.weak\tMemManage_Handler\r\n\t.thumb_set MemManage_Handler,Default_Handler\r\n\r\n\t.weak\tBusFault_Handler\r\n\t.thumb_set BusFault_Handler,Default_Handler\r\n\r\n\t.weak\tUsageFault_Handler\r\n\t.thumb_set UsageFault_Handler,Default_Handler\r\n\r\n\t.weak\tSVC_Handler\r\n\t.thumb_set SVC_Handler,Default_Handler\r\n\r\n\t.weak\tDebugMon_Handler\r\n\t.thumb_set DebugMon_Handler,Default_Handler\r\n\r\n\t.weak\tPendSV_Handler\r\n\t.thumb_set PendSV_Handler,Default_Handler\r\n\r\n\t.weak\tSysTick_Handler\r\n\t.thumb_set SysTick_Handler,Default_Handler\r\n\r\n\t.weak\tWWDG_IRQHandler\r\n\t.thumb_set WWDG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tPVD_PVM_IRQHandler\r\n\t.thumb_set PVD_PVM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_TAMP_LSECSS_IRQHandler\r\n\t.thumb_set RTC_TAMP_LSECSS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_WKUP_IRQHandler\r\n\t.thumb_set RTC_WKUP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFLASH_IRQHandler\r\n\t.thumb_set FLASH_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRCC_IRQHandler\r\n\t.thumb_set RCC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI0_IRQHandler\r\n\t.thumb_set EXTI0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI1_IRQHandler\r\n\t.thumb_set EXTI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI2_IRQHandler\r\n\t.thumb_set EXTI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI3_IRQHandler\r\n\t.thumb_set EXTI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI4_IRQHandler\r\n\t.thumb_set EXTI4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel1_IRQHandler\r\n\t.thumb_set DMA1_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel2_IRQHandler\r\n\t.thumb_set DMA1_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel3_IRQHandler\r\n\t.thumb_set DMA1_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel4_IRQHandler\r\n\t.thumb_set DMA1_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel5_IRQHandler\r\n\t.thumb_set DMA1_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA1_Channel6_IRQHandler\r\n\t.thumb_set DMA1_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tADC1_2_IRQHandler\r\n\t.thumb_set ADC1_2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_HP_IRQHandler\r\n\t.thumb_set USB_HP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSB_LP_IRQHandler\r\n\t.thumb_set USB_LP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT0_IRQHandler\r\n\t.thumb_set FDCAN1_IT0_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFDCAN1_IT1_IRQHandler\r\n\t.thumb_set FDCAN1_IT1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI9_5_IRQHandler\r\n\t.thumb_set EXTI9_5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_BRK_TIM15_IRQHandler\r\n\t.thumb_set TIM1_BRK_TIM15_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_UP_TIM16_IRQHandler\r\n\t.thumb_set TIM1_UP_TIM16_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_TRG_COM_TIM17_IRQHandler\r\n\t.thumb_set TIM1_TRG_COM_TIM17_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM1_CC_IRQHandler\r\n\t.thumb_set TIM1_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM2_IRQHandler\r\n\t.thumb_set TIM2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM3_IRQHandler\r\n\t.thumb_set TIM3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM4_IRQHandler\r\n\t.thumb_set TIM4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_EV_IRQHandler\r\n\t.thumb_set I2C1_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C1_ER_IRQHandler\r\n\t.thumb_set I2C1_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_EV_IRQHandler\r\n\t.thumb_set I2C2_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C2_ER_IRQHandler\r\n\t.thumb_set I2C2_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI1_IRQHandler\r\n\t.thumb_set SPI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI2_IRQHandler\r\n\t.thumb_set SPI2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART1_IRQHandler\r\n\t.thumb_set USART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART2_IRQHandler\r\n\t.thumb_set USART2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSART3_IRQHandler\r\n\t.thumb_set USART3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tEXTI15_10_IRQHandler\r\n\t.thumb_set EXTI15_10_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRTC_Alarm_IRQHandler\r\n\t.thumb_set RTC_Alarm_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUSBWakeUp_IRQHandler\r\n\t.thumb_set USBWakeUp_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_BRK_IRQHandler\r\n\t.thumb_set TIM8_BRK_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_UP_IRQHandler\r\n\t.thumb_set TIM8_UP_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_TRG_COM_IRQHandler\r\n\t.thumb_set TIM8_TRG_COM_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM8_CC_IRQHandler\r\n\t.thumb_set TIM8_CC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPTIM1_IRQHandler\r\n\t.thumb_set LPTIM1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSPI3_IRQHandler\r\n\t.thumb_set SPI3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUART4_IRQHandler\r\n\t.thumb_set UART4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM6_DAC_IRQHandler\r\n\t.thumb_set TIM6_DAC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tTIM7_IRQHandler\r\n\t.thumb_set TIM7_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel1_IRQHandler\r\n\t.thumb_set DMA2_Channel1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel2_IRQHandler\r\n\t.thumb_set DMA2_Channel2_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel3_IRQHandler\r\n\t.thumb_set DMA2_Channel3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel4_IRQHandler\r\n\t.thumb_set DMA2_Channel4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel5_IRQHandler\r\n\t.thumb_set DMA2_Channel5_IRQHandler,Default_Handler\r\n\r\n\t.weak\tUCPD1_IRQHandler\r\n\t.thumb_set UCPD1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP1_2_3_IRQHandler\r\n\t.thumb_set COMP1_2_3_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCOMP4_IRQHandler\r\n\t.thumb_set COMP4_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCRS_IRQHandler\r\n\t.thumb_set CRS_IRQHandler,Default_Handler\r\n\r\n\t.weak\tSAI1_IRQHandler\r\n\t.thumb_set SAI1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFPU_IRQHandler\r\n\t.thumb_set FPU_IRQHandler,Default_Handler\r\n\r\n\t.weak\tRNG_IRQHandler\r\n\t.thumb_set RNG_IRQHandler,Default_Handler\r\n\r\n\t.weak\tLPUART1_IRQHandler\r\n\t.thumb_set LPUART1_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_EV_IRQHandler\r\n\t.thumb_set I2C3_EV_IRQHandler,Default_Handler\r\n\r\n\t.weak\tI2C3_ER_IRQHandler\r\n\t.thumb_set I2C3_ER_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMAMUX_OVR_IRQHandler\r\n\t.thumb_set DMAMUX_OVR_IRQHandler,Default_Handler\r\n\r\n\t.weak\tDMA2_Channel6_IRQHandler\r\n\t.thumb_set DMA2_Channel6_IRQHandler,Default_Handler\r\n\r\n\t.weak\tCORDIC_IRQHandler\r\n\t.thumb_set CORDIC_IRQHandler,Default_Handler\r\n\r\n\t.weak\tFMAC_IRQHandler\r\n\t.thumb_set FMAC_IRQHandler,Default_Handler\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/big_sine_wave.cyclo", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/big_sine_wave.d", "content": "Core/Lib/big_sine_wave.o: ../Core/Lib/big_sine_wave.c \\\n ../Core/Lib/include/big_sine_wave.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Lib/include/big_sine_wave.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/big_sine_wave.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/c_filters.cyclo", "content": "../Core/Lib/c_filters.c:15:6:svf_init\t2\n../Core/Lib/c_filters.c:29:6:svf_tick\t1\n../Core/Lib/c_filters.c:38:6:svf_set_freq\t2\n../Core/Lib/c_filters.c:46:6:svf_set_a_direct\t1\n../Core/Lib/c_filters.c:50:6:svf_set_q\t1\n../Core/Lib/c_filters.c:57:7:svf_get_low\t1\n../Core/Lib/c_filters.c:61:7:svf_get_high\t1\n../Core/Lib/c_filters.c:65:7:svf_get_band\t1\n../Core/Lib/c_filters.c:73:6:onepole_tick\t1\n../Core/Lib/c_filters.c:78:6:onepole_set_freq\t1\n../Core/Lib/c_filters.c:82:6:onepole_set_a_direct\t1\n../Core/Lib/c_filters.c:86:7:onepole_get_low\t1\n../Core/Lib/c_filters.c:90:7:onepole_get_high\t1\n../Core/Lib/c_filters.c:98:7:allpass_tick\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/c_filters.d", "content": "Core/Lib/c_filters.o: ../Core/Lib/c_filters.c \\\n ../Core/Lib/include/c_filters.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/lerp.h\n../Core/Lib/include/c_filters.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/lerp.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/c_filters.su", "content": "../Core/Lib/c_filters.c:15:6:svf_init\t0\tstatic\n../Core/Lib/c_filters.c:29:6:svf_tick\t0\tstatic\n../Core/Lib/c_filters.c:38:6:svf_set_freq\t0\tstatic\n../Core/Lib/c_filters.c:46:6:svf_set_a_direct\t0\tstatic\n../Core/Lib/c_filters.c:50:6:svf_set_q\t0\tstatic\n../Core/Lib/c_filters.c:57:7:svf_get_low\t0\tstatic\n../Core/Lib/c_filters.c:61:7:svf_get_high\t0\tstatic\n../Core/Lib/c_filters.c:65:7:svf_get_band\t0\tstatic\n../Core/Lib/c_filters.c:73:6:onepole_tick\t0\tstatic\n../Core/Lib/c_filters.c:78:6:onepole_set_freq\t0\tstatic\n../Core/Lib/c_filters.c:82:6:onepole_set_a_direct\t0\tstatic\n../Core/Lib/c_filters.c:86:7:onepole_get_low\t0\tstatic\n../Core/Lib/c_filters.c:90:7:onepole_get_high\t0\tstatic\n../Core/Lib/c_filters.c:98:7:allpass_tick\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/chorus.cyclo", "content": "../Core/Lib/chorus.c:10:7:chorus_tick\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/chorus.d", "content": "Core/Lib/chorus.o: ../Core/Lib/chorus.c ../Core/Lib/include/chorus.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/shared_delays.h ../Core/Lib/include/delay.h \\\n ../Core/Lib/include/lfo.h\n../Core/Lib/include/chorus.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/shared_delays.h:\n../Core/Lib/include/delay.h:\n../Core/Lib/include/lfo.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/chorus.su", "content": "../Core/Lib/chorus.c:10:7:chorus_tick\t24\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/delay.cyclo", "content": "../Core/Lib/delay.c:11:7:lerp_delay_tick\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/delay.d", "content": "Core/Lib/delay.o: ../Core/Lib/delay.c ../Core/Lib/include/delay.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/lerp.h\n../Core/Lib/include/delay.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/lerp.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/delay.su", "content": "../Core/Lib/delay.c:11:7:lerp_delay_tick\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/dynamic_smooth.cyclo", "content": "../Core/Lib/dynamic_smooth.c:12:7:cm_min\t1\n../Core/Lib/dynamic_smooth.c:16:7:cm_abs\t1\n../Core/Lib/dynamic_smooth.c:24:6:dynamic_smooth_init\t1\n../Core/Lib/dynamic_smooth.c:43:7:dynamic_smooth_tick\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/dynamic_smooth.d", "content": "Core/Lib/dynamic_smooth.o: ../Core/Lib/dynamic_smooth.c \\\n ../Core/Lib/include/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Lib/include/dynamic_smooth.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/dynamic_smooth.su", "content": "../Core/Lib/dynamic_smooth.c:12:7:cm_min\t0\tstatic\n../Core/Lib/dynamic_smooth.c:16:7:cm_abs\t0\tstatic\n../Core/Lib/dynamic_smooth.c:24:6:dynamic_smooth_init\t16\tstatic\n../Core/Lib/dynamic_smooth.c:43:7:dynamic_smooth_tick\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/envelopes.cyclo", "content": "../Core/Lib/envelopes.c:11:6:env_init\t1\n../Core/Lib/envelopes.c:26:6:env_params_init\t1\n../Core/Lib/envelopes.c:39:9:env_trig_ad\t3\n../Core/Lib/envelopes.c:51:7:env_tick_ad\t4\n../Core/Lib/envelopes.c:73:9:env_trig_had\t3\n../Core/Lib/envelopes.c:85:7:env_tick_had\t8\n../Core/Lib/envelopes.c:123:7:env_tick_ahd\t1\n../Core/Lib/envelopes.c:130:9:env_trig_d\t3\n../Core/Lib/envelopes.c:143:7:env_tick_d\t1\n../Core/Lib/envelopes.c:150:9:env_trig_dr\t3\n../Core/Lib/envelopes.c:163:7:env_tick_dr\t6\n../Core/Lib/envelopes.c:190:9:env_trig_hd\t3\n../Core/Lib/envelopes.c:201:7:env_tick_hd\t3\n../Core/Lib/envelopes.c:219:9:env_trig_2stage\t3\n../Core/Lib/envelopes.c:230:7:env_tick_2stage_lin\t10\n../Core/Lib/envelopes.c:267:7:env_tick_2stage_rc\t10\n../Core/Lib/envelopes.c:306:9:env_trig_hd_group\t7\n../Core/Lib/envelopes.c:321:6:env_set_attack\t1\n../Core/Lib/envelopes.c:325:6:env_set_decay\t1\n../Core/Lib/envelopes.c:329:6:env_set_sustain\t1\n../Core/Lib/envelopes.c:333:6:env_set_release\t1\n../Core/Lib/envelopes.c:337:6:env_set_hold\t1\n../Core/Lib/envelopes.c:341:6:env_set_target\t1\n../Core/Lib/envelopes.c:345:6:env_set_state\t1\n../Core/Lib/envelopes.c:349:7:env_s_to_hz\t1\n../Core/Lib/envelopes.c:360:6:env_set_l1\t1\n../Core/Lib/envelopes.c:364:6:env_set_l2\t1\n../Core/Lib/envelopes.c:368:6:env_set_l3\t1\n../Core/Lib/envelopes.c:372:6:env_set_l4\t1\n../Core/Lib/envelopes.c:376:6:env_set_r1\t1\n../Core/Lib/envelopes.c:380:6:env_set_r2\t1\n../Core/Lib/envelopes.c:384:6:env_set_r3\t1\n../Core/Lib/envelopes.c:388:6:env_set_r4\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/envelopes.d", "content": "Core/Lib/envelopes.o: ../Core/Lib/envelopes.c \\\n ../Core/Lib/include/envelopes.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/noise.h\n../Core/Lib/include/envelopes.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/noise.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/envelopes.su", "content": "../Core/Lib/envelopes.c:11:6:env_init\t0\tstatic\n../Core/Lib/envelopes.c:26:6:env_params_init\t0\tstatic\n../Core/Lib/envelopes.c:39:9:env_trig_ad\t0\tstatic\n../Core/Lib/envelopes.c:51:7:env_tick_ad\t0\tstatic\n../Core/Lib/envelopes.c:73:9:env_trig_had\t0\tstatic\n../Core/Lib/envelopes.c:85:7:env_tick_had\t0\tstatic\n../Core/Lib/envelopes.c:123:7:env_tick_ahd\t0\tstatic\n../Core/Lib/envelopes.c:130:9:env_trig_d\t0\tstatic\n../Core/Lib/envelopes.c:143:7:env_tick_d\t0\tstatic\n../Core/Lib/envelopes.c:150:9:env_trig_dr\t0\tstatic\n../Core/Lib/envelopes.c:163:7:env_tick_dr\t0\tstatic\n../Core/Lib/envelopes.c:190:9:env_trig_hd\t0\tstatic\n../Core/Lib/envelopes.c:201:7:env_tick_hd\t0\tstatic\n../Core/Lib/envelopes.c:219:9:env_trig_2stage\t0\tstatic\n../Core/Lib/envelopes.c:230:7:env_tick_2stage_lin\t0\tstatic\n../Core/Lib/envelopes.c:267:7:env_tick_2stage_rc\t0\tstatic\n../Core/Lib/envelopes.c:306:9:env_trig_hd_group\t32\tstatic\n../Core/Lib/envelopes.c:321:6:env_set_attack\t0\tstatic\n../Core/Lib/envelopes.c:325:6:env_set_decay\t0\tstatic\n../Core/Lib/envelopes.c:329:6:env_set_sustain\t0\tstatic\n../Core/Lib/envelopes.c:333:6:env_set_release\t0\tstatic\n../Core/Lib/envelopes.c:337:6:env_set_hold\t0\tstatic\n../Core/Lib/envelopes.c:341:6:env_set_target\t0\tstatic\n../Core/Lib/envelopes.c:345:6:env_set_state\t0\tstatic\n../Core/Lib/envelopes.c:349:7:env_s_to_hz\t0\tstatic\n../Core/Lib/envelopes.c:360:6:env_set_l1\t0\tstatic\n../Core/Lib/envelopes.c:364:6:env_set_l2\t0\tstatic\n../Core/Lib/envelopes.c:368:6:env_set_l3\t0\tstatic\n../Core/Lib/envelopes.c:372:6:env_set_l4\t0\tstatic\n../Core/Lib/envelopes.c:376:6:env_set_r1\t0\tstatic\n../Core/Lib/envelopes.c:380:6:env_set_r2\t0\tstatic\n../Core/Lib/envelopes.c:384:6:env_set_r3\t0\tstatic\n../Core/Lib/envelopes.c:388:6:env_set_r4\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table.cyclo", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table.d", "content": "Core/Lib/float_expo_table.o: ../Core/Lib/float_expo_table.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/float_expo_table.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/float_expo_table.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table_with_f.cyclo", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table_with_f.d", "content": "Core/Lib/float_expo_table_with_f.o: ../Core/Lib/float_expo_table_with_f.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/float_expo_table.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/float_expo_table.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/float_expo_table_with_f.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lerp.cyclo", "content": "../Core/Lib/lerp.c:10:7:lerp_int16\t4\n../Core/Lib/lerp.c:35:7:lerp_const_float\t4\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lerp.d", "content": "Core/Lib/lerp.o: ../Core/Lib/lerp.c ../Core/Lib/include/lerp.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Lib/include/lerp.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lerp.su", "content": "../Core/Lib/lerp.c:10:7:lerp_int16\t4\tstatic\n../Core/Lib/lerp.c:35:7:lerp_const_float\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lfo.cyclo", "content": "../Core/Lib/lfo.c:11:10:lfo_tick\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lfo.d", "content": "Core/Lib/lfo.o: ../Core/Lib/lfo.c ../Core/Lib/include/lfo.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/big_sine_wave.h\n../Core/Lib/include/lfo.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/big_sine_wave.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/lfo.su", "content": "../Core/Lib/lfo.c:11:10:lfo_tick\t4\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/noise.cyclo", "content": "../Core/Lib/noise.c:14:10:noise\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/noise.d", "content": "Core/Lib/noise.o: ../Core/Lib/noise.c ../Core/Lib/include/noise.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Lib/include/noise.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/noise.su", "content": "../Core/Lib/noise.c:14:10:noise\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/opamp.cyclo", "content": "../Core/Lib/opamp.c:10:6:opamp_init\t1\n../Core/Lib/opamp.c:16:9:opamp_comparator\t3\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/opamp.d", "content": "Core/Lib/opamp.o: ../Core/Lib/opamp.c ../Core/Lib/include/opamp.h \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Lib/include/opamp.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/opamp.su", "content": "../Core/Lib/opamp.c:10:6:opamp_init\t0\tstatic\n../Core/Lib/opamp.c:16:9:opamp_comparator\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/operator.cyclo", "content": "../Core/Lib/operator.c:13:7:osc_tick_10b\t1\n../Core/Lib/operator.c:20:7:osc_tick_16b\t1\n../Core/Lib/operator.c:27:6:osc_sync\t1\n../Core/Lib/operator.c:31:7:operator_tick\t1\n../Core/Lib/operator.c:35:7:operator_tick_had\t1\n../Core/Lib/operator.c:39:6:operator_init\t1\n../Core/Lib/operator.c:43:9:fm_voice_trig\t1\n../Core/Lib/operator.c:50:9:fm_voice_trig_had\t1\n../Core/Lib/operator.c:57:7:fm_voice_tick\t1\n../Core/Lib/operator.c:63:7:fm_voice_tick_had\t1\n../Core/Lib/operator.c:69:7:fmvthad_sq_m\t1\n../Core/Lib/operator.c:75:7:fmvthad_sw_m\t1\n../Core/Lib/operator.c:81:7:fmvthad_sq_c\t1\n../Core/Lib/operator.c:87:7:fmvthad_sw_c\t1\n../Core/Lib/operator.c:93:6:fm_voice_set_ratio\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/operator.d", "content": "Core/Lib/operator.o: ../Core/Lib/operator.c \\\n ../Core/Lib/include/operator.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/envelopes.h ../Core/Lib/include/big_sine_wave.h \\\n ../Core/Lib/include/noise.h\n../Core/Lib/include/operator.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/envelopes.h:\n../Core/Lib/include/big_sine_wave.h:\n../Core/Lib/include/noise.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/operator.su", "content": "../Core/Lib/operator.c:13:7:osc_tick_10b\t4\tstatic\n../Core/Lib/operator.c:20:7:osc_tick_16b\t4\tstatic\n../Core/Lib/operator.c:27:6:osc_sync\t0\tstatic\n../Core/Lib/operator.c:31:7:operator_tick\t16\tstatic\n../Core/Lib/operator.c:35:7:operator_tick_had\t16\tstatic\n../Core/Lib/operator.c:39:6:operator_init\t0\tstatic\n../Core/Lib/operator.c:43:9:fm_voice_trig\t24\tstatic\n../Core/Lib/operator.c:50:9:fm_voice_trig_had\t32\tstatic\n../Core/Lib/operator.c:57:7:fm_voice_tick\t32\tstatic\n../Core/Lib/operator.c:63:7:fm_voice_tick_had\t32\tstatic\n../Core/Lib/operator.c:69:7:fmvthad_sq_m\t32\tstatic\n../Core/Lib/operator.c:75:7:fmvthad_sw_m\t32\tstatic\n../Core/Lib/operator.c:81:7:fmvthad_sq_c\t32\tstatic\n../Core/Lib/operator.c:87:7:fmvthad_sw_c\t32\tstatic\n../Core/Lib/operator.c:93:6:fm_voice_set_ratio\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/sandbox.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/shared_delays.cyclo", "content": "../Core/Lib/shared_delays.c:82:15:shared_modulated_allpass\t6\n../Core/Lib/shared_delays.c:10:7:shared_delay\t3\n../Core/Lib/shared_delays.c:28:7:shared_allpass\t3\n../Core/Lib/shared_delays.c:47:7:shared_modulated_delay\t6\n../Core/Lib/shared_delays.c:117:7:shared_nested_allpass\t5\n../Core/Lib/shared_delays.c:140:6:shared_delay_tick\t2\n../Core/Lib/shared_delays.c:148:6:shared_delay_init\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/shared_delays.d", "content": "Core/Lib/shared_delays.o: ../Core/Lib/shared_delays.c \\\n ../Core/Lib/include/shared_delays.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/delay.h\n../Core/Lib/include/shared_delays.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/delay.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/shared_delays.su", "content": "../Core/Lib/shared_delays.c:82:15:shared_modulated_allpass\t32\tstatic\n../Core/Lib/shared_delays.c:10:7:shared_delay\t0\tstatic\n../Core/Lib/shared_delays.c:28:7:shared_allpass\t0\tstatic\n../Core/Lib/shared_delays.c:47:7:shared_modulated_delay\t32\tstatic\n../Core/Lib/shared_delays.c:117:7:shared_nested_allpass\t4\tstatic\n../Core/Lib/shared_delays.c:140:6:shared_delay_tick\t0\tstatic\n../Core/Lib/shared_delays.c:148:6:shared_delay_init\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Lib/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Core/Lib/big_sine_wave.c \\\n../Core/Lib/c_filters.c \\\n../Core/Lib/chorus.c \\\n../Core/Lib/delay.c \\\n../Core/Lib/dynamic_smooth.c \\\n../Core/Lib/envelopes.c \\\n../Core/Lib/float_expo_table.c \\\n../Core/Lib/lerp.c \\\n../Core/Lib/lfo.c \\\n../Core/Lib/noise.c \\\n../Core/Lib/opamp.c \\\n../Core/Lib/operator.c \\\n../Core/Lib/shared_delays.c \n\nOBJS += \\\n./Core/Lib/big_sine_wave.o \\\n./Core/Lib/c_filters.o \\\n./Core/Lib/chorus.o \\\n./Core/Lib/delay.o \\\n./Core/Lib/dynamic_smooth.o \\\n./Core/Lib/envelopes.o \\\n./Core/Lib/float_expo_table.o \\\n./Core/Lib/lerp.o \\\n./Core/Lib/lfo.o \\\n./Core/Lib/noise.o \\\n./Core/Lib/opamp.o \\\n./Core/Lib/operator.o \\\n./Core/Lib/shared_delays.o \n\nC_DEPS += \\\n./Core/Lib/big_sine_wave.d \\\n./Core/Lib/c_filters.d \\\n./Core/Lib/chorus.d \\\n./Core/Lib/delay.d \\\n./Core/Lib/dynamic_smooth.d \\\n./Core/Lib/envelopes.d \\\n./Core/Lib/float_expo_table.d \\\n./Core/Lib/lerp.d \\\n./Core/Lib/lfo.d \\\n./Core/Lib/noise.d \\\n./Core/Lib/opamp.d \\\n./Core/Lib/operator.d \\\n./Core/Lib/shared_delays.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Lib/%.o Core/Lib/%.su Core/Lib/%.cyclo: ../Core/Lib/%.c Core/Lib/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Core/Lib/include -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Lib\n\nclean-Core-2f-Lib:\n\t-$(RM) ./Core/Lib/big_sine_wave.cyclo ./Core/Lib/big_sine_wave.d ./Core/Lib/big_sine_wave.o ./Core/Lib/big_sine_wave.su ./Core/Lib/c_filters.cyclo ./Core/Lib/c_filters.d ./Core/Lib/c_filters.o ./Core/Lib/c_filters.su ./Core/Lib/chorus.cyclo ./Core/Lib/chorus.d ./Core/Lib/chorus.o ./Core/Lib/chorus.su ./Core/Lib/delay.cyclo ./Core/Lib/delay.d ./Core/Lib/delay.o ./Core/Lib/delay.su ./Core/Lib/dynamic_smooth.cyclo ./Core/Lib/dynamic_smooth.d ./Core/Lib/dynamic_smooth.o ./Core/Lib/dynamic_smooth.su ./Core/Lib/envelopes.cyclo ./Core/Lib/envelopes.d ./Core/Lib/envelopes.o ./Core/Lib/envelopes.su ./Core/Lib/float_expo_table.cyclo ./Core/Lib/float_expo_table.d ./Core/Lib/float_expo_table.o ./Core/Lib/float_expo_table.su ./Core/Lib/lerp.cyclo ./Core/Lib/lerp.d ./Core/Lib/lerp.o ./Core/Lib/lerp.su ./Core/Lib/lfo.cyclo ./Core/Lib/lfo.d ./Core/Lib/lfo.o ./Core/Lib/lfo.su ./Core/Lib/noise.cyclo ./Core/Lib/noise.d ./Core/Lib/noise.o ./Core/Lib/noise.su ./Core/Lib/opamp.cyclo ./Core/Lib/opamp.d ./Core/Lib/opamp.o ./Core/Lib/opamp.su ./Core/Lib/operator.cyclo ./Core/Lib/operator.d ./Core/Lib/operator.o ./Core/Lib/operator.su ./Core/Lib/shared_delays.cyclo ./Core/Lib/shared_delays.d ./Core/Lib/shared_delays.o ./Core/Lib/shared_delays.su\n\n.PHONY: clean-Core-2f-Lib\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/adc.cyclo", "content": "../Core/Src/adc.c:33:6:MX_ADC1_Init\t4\n../Core/Src/adc.c:93:6:MX_ADC2_Init\t3\n../Core/Src/adc.c:147:6:HAL_ADC_MspInit\t9\n../Core/Src/adc.c:257:6:HAL_ADC_MspDeInit\t5\n../Core/Src/adc.c:308:6:ADC1_Start\t1\n../Core/Src/adc.c:311:6:ADC2_Start\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/adc.d", "content": "Core/Src/adc.o: ../Core/Src/adc.c ../Core/Inc/adc.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/adc.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/adc.su", "content": "../Core/Src/adc.c:33:6:MX_ADC1_Init\t56\tstatic\n../Core/Src/adc.c:93:6:MX_ADC2_Init\t40\tstatic\n../Core/Src/adc.c:147:6:HAL_ADC_MspInit\t120\tstatic\n../Core/Src/adc.c:257:6:HAL_ADC_MspDeInit\t8\tstatic\n../Core/Src/adc.c:308:6:ADC1_Start\t0\tstatic\n../Core/Src/adc.c:311:6:ADC2_Start\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dac.cyclo", "content": "../Core/Src/dac.c:30:6:MX_DAC1_Init\t4\n../Core/Src/dac.c:76:6:HAL_DAC_MspInit\t2\n../Core/Src/dac.c:104:6:HAL_DAC_MspDeInit\t2\n../Core/Src/dac.c:129:6:DAC_Start\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dac.d", "content": "Core/Src/dac.o: ../Core/Src/dac.c ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/dac.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dac.su", "content": "../Core/Src/dac.c:30:6:MX_DAC1_Init\t56\tstatic\n../Core/Src/dac.c:76:6:HAL_DAC_MspInit\t40\tstatic\n../Core/Src/dac.c:104:6:HAL_DAC_MspDeInit\t0\tstatic\n../Core/Src/dac.c:129:6:DAC_Start\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dma.cyclo", "content": "../Core/Src/dma.c:39:6:MX_DMA_Init\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dma.d", "content": "Core/Src/dma.o: ../Core/Src/dma.c ../Core/Inc/dma.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/dma.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/dma.su", "content": "../Core/Src/dma.c:39:6:MX_DMA_Init\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/gpio.cyclo", "content": "../Core/Src/gpio.c:37:6:MX_GPIO_Init\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/gpio.d", "content": "Core/Src/gpio.o: ../Core/Src/gpio.c ../Core/Inc/gpio.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/gpio.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/gpio.su", "content": "../Core/Src/gpio.c:37:6:MX_GPIO_Init\t56\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/main.cyclo", "content": "../Core/Src/main.c:124:6:SystemClock_Config\t3\n../Core/Src/main.c:69:5:main\t1\n../Core/Src/main.c:166:6:HAL_ADC_ConvCpltCallback\t3\n../Core/Src/main.c:185:6:DWT_Start\t1\n../Core/Src/main.c:197:6:Error_Handler\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/main.d", "content": "Core/Src/main.o: ../Core/Src/main.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/adc.h ../Core/Inc/main.h ../Core/Inc/dac.h ../Core/Inc/dma.h \\\n ../Core/Inc/tim.h ../Core/Inc/gpio.h ../Core/Inc/sandbox.h \\\n ../Core/Lib/include/dynamic_smooth.h ../Core/Lib/include/c_filters.h \\\n ../Core/Lib/include/lfo.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/adc.h:\n../Core/Inc/main.h:\n../Core/Inc/dac.h:\n../Core/Inc/dma.h:\n../Core/Inc/tim.h:\n../Core/Inc/gpio.h:\n../Core/Inc/sandbox.h:\n../Core/Lib/include/dynamic_smooth.h:\n../Core/Lib/include/c_filters.h:\n../Core/Lib/include/lfo.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/main.su", "content": "../Core/Src/main.c:124:6:SystemClock_Config\t88\tstatic,ignoring_inline_asm\n../Core/Src/main.c:69:5:main\t8\tstatic\n../Core/Src/main.c:166:6:HAL_ADC_ConvCpltCallback\t8\tstatic\n../Core/Src/main.c:185:6:DWT_Start\t0\tstatic\n../Core/Src/main.c:197:6:Error_Handler\t0\tstatic,ignoring_inline_asm\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sandbox.cyclo", "content": "../Core/Src/sandbox.c:63:15:sandbox_tick\t3\n../Core/Src/sandbox.c:58:7:fast_tanh\t1\n../Core/Src/sandbox.c:131:6:control_tick\t2\n../Core/Src/sandbox.c:145:6:sandbox_init\t2\n../Core/Src/sandbox.c:176:7:dither\t1\n../Core/Src/sandbox.c:186:7:limiter\t3\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sandbox.d", "content": "Core/Src/sandbox.o: ../Core/Src/sandbox.c ../Core/Inc/sandbox.h \\\n ../Core/Lib/include/dynamic_smooth.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Lib/include/c_filters.h ../Core/Lib/include/lfo.h \\\n ../Core/Lib/include/big_sine_wave.h \\\n ../Core/Lib/include/float_expo_table.h \\\n ../Core/Lib/include/shared_delays.h ../Core/Lib/include/delay.h \\\n ../Core/Lib/include/noise.h ../Core/Lib/include/operator.h \\\n ../Core/Lib/include/envelopes.h ../Core/Lib/include/tanh_table.h \\\n ../Core/Lib/include/lerp.h ../Core/Inc/tanh_lookup_table.h \\\n ../Core/Inc/main.h\n../Core/Inc/sandbox.h:\n../Core/Lib/include/dynamic_smooth.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Lib/include/c_filters.h:\n../Core/Lib/include/lfo.h:\n../Core/Lib/include/big_sine_wave.h:\n../Core/Lib/include/float_expo_table.h:\n../Core/Lib/include/shared_delays.h:\n../Core/Lib/include/delay.h:\n../Core/Lib/include/noise.h:\n../Core/Lib/include/operator.h:\n../Core/Lib/include/envelopes.h:\n../Core/Lib/include/tanh_table.h:\n../Core/Lib/include/lerp.h:\n../Core/Inc/tanh_lookup_table.h:\n../Core/Inc/main.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sandbox.su", "content": "../Core/Src/sandbox.c:63:15:sandbox_tick\t32\tstatic\n../Core/Src/sandbox.c:58:7:fast_tanh\t0\tstatic\n../Core/Src/sandbox.c:131:6:control_tick\t16\tstatic\n../Core/Src/sandbox.c:145:6:sandbox_init\t8\tstatic\n../Core/Src/sandbox.c:176:7:dither\t24\tstatic\n../Core/Src/sandbox.c:186:7:limiter\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_hal_msp.cyclo", "content": "../Core/Src/stm32g4xx_hal_msp.c:63:6:HAL_MspInit\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_hal_msp.d", "content": "Core/Src/stm32g4xx_hal_msp.o: ../Core/Src/stm32g4xx_hal_msp.c \\\n ../Core/Inc/main.h ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_hal_msp.su", "content": "../Core/Src/stm32g4xx_hal_msp.c:63:6:HAL_MspInit\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_it.cyclo", "content": "../Core/Src/stm32g4xx_it.c:89:6:NMI_Handler\t1\n../Core/Src/stm32g4xx_it.c:103:6:HardFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:118:6:MemManage_Handler\t1\n../Core/Src/stm32g4xx_it.c:133:6:BusFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:148:6:UsageFault_Handler\t1\n../Core/Src/stm32g4xx_it.c:163:6:SVC_Handler\t1\n../Core/Src/stm32g4xx_it.c:176:6:DebugMon_Handler\t1\n../Core/Src/stm32g4xx_it.c:189:6:PendSV_Handler\t1\n../Core/Src/stm32g4xx_it.c:202:6:SysTick_Handler\t1\n../Core/Src/stm32g4xx_it.c:223:6:DMA1_Channel1_IRQHandler\t1\n../Core/Src/stm32g4xx_it.c:237:6:DMA1_Channel2_IRQHandler\t1\n../Core/Src/stm32g4xx_it.c:251:6:TIM2_IRQHandler\t3\n../Core/Src/stm32g4xx_it.c:280:6:TIM3_IRQHandler\t3\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_it.d", "content": "Core/Src/stm32g4xx_it.o: ../Core/Src/stm32g4xx_it.c ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h \\\n ../Core/Inc/stm32g4xx_it.h ../Core/Inc/dac.h ../Core/Inc/main.h \\\n ../Core/Inc/adc.h ../Core/Inc/sandbox.h \\\n ../Core/Lib/include/dynamic_smooth.h ../Core/Lib/include/c_filters.h \\\n ../Core/Lib/include/lfo.h ../Core/Lib/include/noise.h\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n../Core/Inc/stm32g4xx_it.h:\n../Core/Inc/dac.h:\n../Core/Inc/main.h:\n../Core/Inc/adc.h:\n../Core/Inc/sandbox.h:\n../Core/Lib/include/dynamic_smooth.h:\n../Core/Lib/include/c_filters.h:\n../Core/Lib/include/lfo.h:\n../Core/Lib/include/noise.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/stm32g4xx_it.su", "content": "../Core/Src/stm32g4xx_it.c:89:6:NMI_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:103:6:HardFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:118:6:MemManage_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:133:6:BusFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:148:6:UsageFault_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:163:6:SVC_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:176:6:DebugMon_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:189:6:PendSV_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:202:6:SysTick_Handler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:223:6:DMA1_Channel1_IRQHandler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:237:6:DMA1_Channel2_IRQHandler\t0\tstatic\n../Core/Src/stm32g4xx_it.c:251:6:TIM2_IRQHandler\t16\tstatic\n../Core/Src/stm32g4xx_it.c:280:6:TIM3_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Core/Src/adc.c \\\n../Core/Src/dac.c \\\n../Core/Src/dma.c \\\n../Core/Src/gpio.c \\\n../Core/Src/main.c \\\n../Core/Src/sandbox.c \\\n../Core/Src/stm32g4xx_hal_msp.c \\\n../Core/Src/stm32g4xx_it.c \\\n../Core/Src/syscalls.c \\\n../Core/Src/sysmem.c \\\n../Core/Src/system_stm32g4xx.c \\\n../Core/Src/tanh_lookup_table.c \\\n../Core/Src/tim.c \n\nOBJS += \\\n./Core/Src/adc.o \\\n./Core/Src/dac.o \\\n./Core/Src/dma.o \\\n./Core/Src/gpio.o \\\n./Core/Src/main.o \\\n./Core/Src/sandbox.o \\\n./Core/Src/stm32g4xx_hal_msp.o \\\n./Core/Src/stm32g4xx_it.o \\\n./Core/Src/syscalls.o \\\n./Core/Src/sysmem.o \\\n./Core/Src/system_stm32g4xx.o \\\n./Core/Src/tanh_lookup_table.o \\\n./Core/Src/tim.o \n\nC_DEPS += \\\n./Core/Src/adc.d \\\n./Core/Src/dac.d \\\n./Core/Src/dma.d \\\n./Core/Src/gpio.d \\\n./Core/Src/main.d \\\n./Core/Src/sandbox.d \\\n./Core/Src/stm32g4xx_hal_msp.d \\\n./Core/Src/stm32g4xx_it.d \\\n./Core/Src/syscalls.d \\\n./Core/Src/sysmem.d \\\n./Core/Src/system_stm32g4xx.d \\\n./Core/Src/tanh_lookup_table.d \\\n./Core/Src/tim.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Src/%.o Core/Src/%.su Core/Src/%.cyclo: ../Core/Src/%.c Core/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Core/Lib/include -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Core-2f-Src\n\nclean-Core-2f-Src:\n\t-$(RM) ./Core/Src/adc.cyclo ./Core/Src/adc.d ./Core/Src/adc.o ./Core/Src/adc.su ./Core/Src/dac.cyclo ./Core/Src/dac.d ./Core/Src/dac.o ./Core/Src/dac.su ./Core/Src/dma.cyclo ./Core/Src/dma.d ./Core/Src/dma.o ./Core/Src/dma.su ./Core/Src/gpio.cyclo ./Core/Src/gpio.d ./Core/Src/gpio.o ./Core/Src/gpio.su ./Core/Src/main.cyclo ./Core/Src/main.d ./Core/Src/main.o ./Core/Src/main.su ./Core/Src/sandbox.cyclo ./Core/Src/sandbox.d ./Core/Src/sandbox.o ./Core/Src/sandbox.su ./Core/Src/stm32g4xx_hal_msp.cyclo ./Core/Src/stm32g4xx_hal_msp.d ./Core/Src/stm32g4xx_hal_msp.o ./Core/Src/stm32g4xx_hal_msp.su ./Core/Src/stm32g4xx_it.cyclo ./Core/Src/stm32g4xx_it.d ./Core/Src/stm32g4xx_it.o ./Core/Src/stm32g4xx_it.su ./Core/Src/syscalls.cyclo ./Core/Src/syscalls.d ./Core/Src/syscalls.o ./Core/Src/syscalls.su ./Core/Src/sysmem.cyclo ./Core/Src/sysmem.d ./Core/Src/sysmem.o ./Core/Src/sysmem.su ./Core/Src/system_stm32g4xx.cyclo ./Core/Src/system_stm32g4xx.d ./Core/Src/system_stm32g4xx.o ./Core/Src/system_stm32g4xx.su ./Core/Src/tanh_lookup_table.cyclo ./Core/Src/tanh_lookup_table.d ./Core/Src/tanh_lookup_table.o ./Core/Src/tanh_lookup_table.su ./Core/Src/tim.cyclo ./Core/Src/tim.d ./Core/Src/tim.o ./Core/Src/tim.su\n\n.PHONY: clean-Core-2f-Src\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/syscalls.cyclo", "content": "../Core/Src/syscalls.c:44:6:initialise_monitor_handles\t1\n../Core/Src/syscalls.c:48:5:_getpid\t1\n../Core/Src/syscalls.c:53:5:_kill\t1\n../Core/Src/syscalls.c:59:6:_exit\t1\n../Core/Src/syscalls.c:65:27:_read\t3\n../Core/Src/syscalls.c:77:27:_write\t3\n../Core/Src/syscalls.c:88:5:_close\t1\n../Core/Src/syscalls.c:94:5:_fstat\t1\n../Core/Src/syscalls.c:100:5:_isatty\t1\n../Core/Src/syscalls.c:105:5:_lseek\t1\n../Core/Src/syscalls.c:110:5:_open\t1\n../Core/Src/syscalls.c:116:5:_wait\t1\n../Core/Src/syscalls.c:122:5:_unlink\t1\n../Core/Src/syscalls.c:128:5:_times\t1\n../Core/Src/syscalls.c:133:5:_stat\t1\n../Core/Src/syscalls.c:139:5:_link\t1\n../Core/Src/syscalls.c:145:5:_fork\t1\n../Core/Src/syscalls.c:151:5:_execve\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/syscalls.d", "content": "Core/Src/syscalls.o: ../Core/Src/syscalls.c\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/syscalls.su", "content": "../Core/Src/syscalls.c:44:6:initialise_monitor_handles\t0\tstatic\n../Core/Src/syscalls.c:48:5:_getpid\t0\tstatic\n../Core/Src/syscalls.c:53:5:_kill\t8\tstatic\n../Core/Src/syscalls.c:59:6:_exit\t8\tstatic\n../Core/Src/syscalls.c:65:27:_read\t16\tstatic\n../Core/Src/syscalls.c:77:27:_write\t16\tstatic\n../Core/Src/syscalls.c:88:5:_close\t0\tstatic\n../Core/Src/syscalls.c:94:5:_fstat\t0\tstatic\n../Core/Src/syscalls.c:100:5:_isatty\t0\tstatic\n../Core/Src/syscalls.c:105:5:_lseek\t0\tstatic\n../Core/Src/syscalls.c:110:5:_open\t0\tstatic\n../Core/Src/syscalls.c:116:5:_wait\t8\tstatic\n../Core/Src/syscalls.c:122:5:_unlink\t8\tstatic\n../Core/Src/syscalls.c:128:5:_times\t0\tstatic\n../Core/Src/syscalls.c:133:5:_stat\t0\tstatic\n../Core/Src/syscalls.c:139:5:_link\t8\tstatic\n../Core/Src/syscalls.c:145:5:_fork\t8\tstatic\n../Core/Src/syscalls.c:151:5:_execve\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sysmem.cyclo", "content": "../Core/Src/sysmem.c:53:7:_sbrk\t3\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sysmem.d", "content": "Core/Src/sysmem.o: ../Core/Src/sysmem.c\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/sysmem.su", "content": "../Core/Src/sysmem.c:53:7:_sbrk\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/system_stm32g4xx.cyclo", "content": "../Core/Src/system_stm32g4xx.c:179:6:SystemInit\t1\n../Core/Src/system_stm32g4xx.c:228:6:SystemCoreClockUpdate\t5\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/system_stm32g4xx.d", "content": "Core/Src/system_stm32g4xx.o: ../Core/Src/system_stm32g4xx.c \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/system_stm32g4xx.su", "content": "../Core/Src/system_stm32g4xx.c:179:6:SystemInit\t0\tstatic\n../Core/Src/system_stm32g4xx.c:228:6:SystemCoreClockUpdate\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tanh_lookup_table.cyclo", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tanh_lookup_table.d", "content": "Core/Src/tanh_lookup_table.o: ../Core/Src/tanh_lookup_table.c \\\n ../Core/Inc/tanh_lookup_table.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/tanh_lookup_table.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tanh_lookup_table.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tim.cyclo", "content": "../Core/Src/tim.c:31:6:MX_TIM2_Init\t4\n../Core/Src/tim.c:71:6:MX_TIM3_Init\t4\n../Core/Src/tim.c:111:6:HAL_TIM_Base_MspInit\t3\n../Core/Src/tim.c:146:6:HAL_TIM_Base_MspDeInit\t3\n../Core/Src/tim.c:181:6:TIM2_Start\t1\n../Core/Src/tim.c:185:6:TIM3_Start\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tim.d", "content": "Core/Src/tim.o: ../Core/Src/tim.c ../Core/Inc/tim.h ../Core/Inc/main.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Core/Inc/tim.h:\n../Core/Inc/main.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Src/tim.su", "content": "../Core/Src/tim.c:31:6:MX_TIM2_Init\t40\tstatic\n../Core/Src/tim.c:71:6:MX_TIM3_Init\t40\tstatic\n../Core/Src/tim.c:111:6:HAL_TIM_Base_MspInit\t16\tstatic\n../Core/Src/tim.c:146:6:HAL_TIM_Base_MspDeInit\t0\tstatic\n../Core/Src/tim.c:181:6:TIM2_Start\t0\tstatic\n../Core/Src/tim.c:185:6:TIM3_Start\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Startup/startup_stm32g431kbux.d", "content": "Core/Startup/startup_stm32g431kbux.o: \\\n ../Core/Startup/startup_stm32g431kbux.s\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Core/Startup/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nS_SRCS += \\\n../Core/Startup/startup_stm32g431kbux.s \n\nOBJS += \\\n./Core/Startup/startup_stm32g431kbux.o \n\nS_DEPS += \\\n./Core/Startup/startup_stm32g431kbux.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nCore/Startup/%.o: ../Core/Startup/%.s Core/Startup/subdir.mk\n\tarm-none-eabi-gcc -mcpu=cortex-m4 -g3 -DDEBUG -c -x assembler-with-cpp -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\" \"$<\"\n\nclean: clean-Core-2f-Startup\n\nclean-Core-2f-Startup:\n\t-$(RM) ./Core/Startup/startup_stm32g431kbux.d ./Core/Startup/startup_stm32g431kbux.o\n\n.PHONY: clean-Core-2f-Startup\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:221:13:HAL_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:232:13:HAL_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:192:19:HAL_DeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:255:26:HAL_InitTick\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:148:19:HAL_Init\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:322:13:HAL_IncTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:333:17:HAL_GetTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:342:10:HAL_GetTickPrio\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:351:19:HAL_SetTickFreq\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:383:10:HAL_GetTickFreq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:399:13:HAL_Delay\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:425:13:HAL_SuspendTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:441:13:HAL_ResumeTick\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:451:10:HAL_GetHalVersion\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:460:10:HAL_GetREVID\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:469:10:HAL_GetDEVID\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:498:6:HAL_DBGMCU_EnableDBGSleepMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:507:6:HAL_DBGMCU_DisableDBGSleepMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:516:6:HAL_DBGMCU_EnableDBGStopMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:525:6:HAL_DBGMCU_DisableDBGStopMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:534:6:HAL_DBGMCU_EnableDBGStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:543:6:HAL_DBGMCU_DisableDBGStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:576:6:HAL_SYSCFG_CCMSRAMErase\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:595:6:HAL_SYSCFG_EnableMemorySwappingBank\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:610:6:HAL_SYSCFG_DisableMemorySwappingBank\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:628:6:HAL_SYSCFG_VREFBUF_VoltageScalingConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:644:6:HAL_SYSCFG_VREFBUF_HighImpedanceConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:658:6:HAL_SYSCFG_VREFBUF_TrimmingConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:670:19:HAL_SYSCFG_EnableVREFBUF\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:696:6:HAL_SYSCFG_DisableVREFBUF\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:707:6:HAL_SYSCFG_EnableIOSwitchBooster\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:717:6:HAL_SYSCFG_DisableIOSwitchBooster\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:727:6:HAL_SYSCFG_EnableIOSwitchVDD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:737:6:HAL_SYSCFG_DisableIOSwitchVDD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:748:6:HAL_SYSCFG_CCMSRAM_WriteProtectionEnable\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:221:13:HAL_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:232:13:HAL_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:192:19:HAL_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:255:26:HAL_InitTick\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:148:19:HAL_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:322:13:HAL_IncTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:333:17:HAL_GetTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:342:10:HAL_GetTickPrio\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:351:19:HAL_SetTickFreq\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:383:10:HAL_GetTickFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:399:13:HAL_Delay\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:425:13:HAL_SuspendTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:441:13:HAL_ResumeTick\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:451:10:HAL_GetHalVersion\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:460:10:HAL_GetREVID\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:469:10:HAL_GetDEVID\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:498:6:HAL_DBGMCU_EnableDBGSleepMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:507:6:HAL_DBGMCU_DisableDBGSleepMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:516:6:HAL_DBGMCU_EnableDBGStopMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:525:6:HAL_DBGMCU_DisableDBGStopMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:534:6:HAL_DBGMCU_EnableDBGStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:543:6:HAL_DBGMCU_DisableDBGStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:576:6:HAL_SYSCFG_CCMSRAMErase\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:595:6:HAL_SYSCFG_EnableMemorySwappingBank\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:610:6:HAL_SYSCFG_DisableMemorySwappingBank\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:628:6:HAL_SYSCFG_VREFBUF_VoltageScalingConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:644:6:HAL_SYSCFG_VREFBUF_HighImpedanceConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:658:6:HAL_SYSCFG_VREFBUF_TrimmingConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:670:19:HAL_SYSCFG_EnableVREFBUF\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:696:6:HAL_SYSCFG_DisableVREFBUF\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:707:6:HAL_SYSCFG_EnableIOSwitchBooster\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:717:6:HAL_SYSCFG_DisableIOSwitchBooster\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:727:6:HAL_SYSCFG_EnableIOSwitchVDD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:737:6:HAL_SYSCFG_DisableIOSwitchVDD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c:748:6:HAL_SYSCFG_CCMSRAM_WriteProtectionEnable\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:913:13:HAL_ADC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:395:19:HAL_ADC_Init\t19\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:930:13:HAL_ADC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1409:19:HAL_ADC_PollForConversion\t19\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1592:19:HAL_ADC_PollForEvent\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2228:10:HAL_ADC_GetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2249:19:HAL_ADC_StartSampling\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2271:19:HAL_ADC_StopSampling\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2660:13:HAL_ADC_ConvCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2675:13:HAL_ADC_ConvHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3634:6:ADC_DMAHalfConvCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2690:13:HAL_ADC_LevelOutOfWindowCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2712:13:HAL_ADC_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2288:6:HAL_ADC_IRQHandler\t44\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3556:6:ADC_DMAConvCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3652:6:ADC_DMAError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2758:19:HAL_ADC_ConfigChannel\t47\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2991:19:HAL_ADC_AnalogWDGConfig\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3246:10:HAL_ADC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3260:10:HAL_ADC_GetError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3290:19:ADC_ConversionStop\t22\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3422:19:ADC_Enable\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1220:19:HAL_ADC_Start\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1741:19:HAL_ADC_Start_IT\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2001:19:HAL_ADC_Start_DMA\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3494:19:ADC_Disable\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:714:19:HAL_ADC_DeInit\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1355:19:HAL_ADC_Stop\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1948:19:HAL_ADC_Stop_IT\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2143:19:HAL_ADC_Stop_DMA\t6\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:913:13:HAL_ADC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:395:19:HAL_ADC_Init\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:930:13:HAL_ADC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1409:19:HAL_ADC_PollForConversion\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1592:19:HAL_ADC_PollForEvent\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2228:10:HAL_ADC_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2249:19:HAL_ADC_StartSampling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2271:19:HAL_ADC_StopSampling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2660:13:HAL_ADC_ConvCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2675:13:HAL_ADC_ConvHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3634:6:ADC_DMAHalfConvCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2690:13:HAL_ADC_LevelOutOfWindowCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2712:13:HAL_ADC_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2288:6:HAL_ADC_IRQHandler\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3556:6:ADC_DMAConvCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3652:6:ADC_DMAError\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2758:19:HAL_ADC_ConfigChannel\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2991:19:HAL_ADC_AnalogWDGConfig\t12\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3246:10:HAL_ADC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3260:10:HAL_ADC_GetError\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3290:19:ADC_ConversionStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3422:19:ADC_Enable\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1220:19:HAL_ADC_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1741:19:HAL_ADC_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2001:19:HAL_ADC_Start_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:3494:19:ADC_Disable\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:714:19:HAL_ADC_DeInit\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1355:19:HAL_ADC_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:1948:19:HAL_ADC_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c:2143:19:HAL_ADC_Stop_DMA\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:125:19:HAL_ADCEx_Calibration_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:199:10:HAL_ADCEx_Calibration_GetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:219:19:HAL_ADCEx_Calibration_SetValue\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:276:19:HAL_ADCEx_InjectedStart\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:425:19:HAL_ADCEx_InjectedStop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:480:19:HAL_ADCEx_InjectedPollForConversion\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:621:19:HAL_ADCEx_InjectedStart_IT\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:794:19:HAL_ADCEx_InjectedStop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:861:19:HAL_ADCEx_MultiModeStart_DMA\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:980:19:HAL_ADCEx_MultiModeStop_DMA\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1104:10:HAL_ADCEx_MultiModeGetValue\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1151:10:HAL_ADCEx_InjectedGetValue\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1186:13:HAL_ADCEx_InjectedConvCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1205:13:HAL_ADCEx_InjectedQueueOverflowCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1220:13:HAL_ADCEx_LevelOutOfWindow2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1235:13:HAL_ADCEx_LevelOutOfWindow3Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1251:13:HAL_ADCEx_EndOfSamplingCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1268:19:HAL_ADCEx_RegularStop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1326:19:HAL_ADCEx_RegularStop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1386:19:HAL_ADCEx_RegularStop_DMA\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1473:19:HAL_ADCEx_RegularMultiModeStop_DMA\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1658:19:HAL_ADCEx_InjectedConfigChannel\t60\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2105:19:HAL_ADCEx_MultiModeConfigChannel\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2222:19:HAL_ADCEx_EnableInjectedQueue\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2263:19:HAL_ADCEx_DisableInjectedQueue\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2300:19:HAL_ADCEx_DisableVoltageRegulator\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2337:19:HAL_ADCEx_EnterADCDeepPowerDownMode\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:125:19:HAL_ADCEx_Calibration_Start\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:199:10:HAL_ADCEx_Calibration_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:219:19:HAL_ADCEx_Calibration_SetValue\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:276:19:HAL_ADCEx_InjectedStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:425:19:HAL_ADCEx_InjectedStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:480:19:HAL_ADCEx_InjectedPollForConversion\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:621:19:HAL_ADCEx_InjectedStart_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:794:19:HAL_ADCEx_InjectedStop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:861:19:HAL_ADCEx_MultiModeStart_DMA\t136\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:980:19:HAL_ADCEx_MultiModeStop_DMA\t128\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1104:10:HAL_ADCEx_MultiModeGetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1151:10:HAL_ADCEx_InjectedGetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1186:13:HAL_ADCEx_InjectedConvCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1205:13:HAL_ADCEx_InjectedQueueOverflowCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1220:13:HAL_ADCEx_LevelOutOfWindow2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1235:13:HAL_ADCEx_LevelOutOfWindow3Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1251:13:HAL_ADCEx_EndOfSamplingCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1268:19:HAL_ADCEx_RegularStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1326:19:HAL_ADCEx_RegularStop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1386:19:HAL_ADCEx_RegularStop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1473:19:HAL_ADCEx_RegularMultiModeStop_DMA\t128\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:1658:19:HAL_ADCEx_InjectedConfigChannel\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2105:19:HAL_ADCEx_MultiModeConfigChannel\t136\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2222:19:HAL_ADCEx_EnableInjectedQueue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2263:19:HAL_ADCEx_DisableInjectedQueue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2300:19:HAL_ADCEx_DisableVoltageRegulator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c:2337:19:HAL_ADCEx_EnterADCDeepPowerDownMode\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:163:6:HAL_NVIC_SetPriorityGrouping\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:185:6:HAL_NVIC_SetPriority\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:207:6:HAL_NVIC_EnableIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:223:6:HAL_NVIC_DisableIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:236:6:HAL_NVIC_SystemReset\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:249:10:HAL_SYSTICK_Config\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:277:10:HAL_NVIC_GetPriorityGrouping\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:304:6:HAL_NVIC_GetPriority\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:319:6:HAL_NVIC_SetPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:337:10:HAL_NVIC_GetPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:353:6:HAL_NVIC_ClearPendingIRQ\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:370:10:HAL_NVIC_GetActive\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:384:6:HAL_SYSTICK_CLKSourceConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:411:13:HAL_SYSTICK_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:402:6:HAL_SYSTICK_IRQHandler\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:430:6:HAL_MPU_Enable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:445:6:HAL_MPU_Disable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:461:6:HAL_MPU_ConfigRegion\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:163:6:HAL_NVIC_SetPriorityGrouping\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:185:6:HAL_NVIC_SetPriority\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:207:6:HAL_NVIC_EnableIRQ\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:223:6:HAL_NVIC_DisableIRQ\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:236:6:HAL_NVIC_SystemReset\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:249:10:HAL_SYSTICK_Config\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:277:10:HAL_NVIC_GetPriorityGrouping\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:304:6:HAL_NVIC_GetPriority\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:319:6:HAL_NVIC_SetPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:337:10:HAL_NVIC_GetPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:353:6:HAL_NVIC_ClearPendingIRQ\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:370:10:HAL_NVIC_GetActive\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:384:6:HAL_SYSTICK_CLKSourceConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:411:13:HAL_SYSTICK_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:402:6:HAL_SYSTICK_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:430:6:HAL_MPU_Enable\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:445:6:HAL_MPU_Disable\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c:461:6:HAL_MPU_ConfigRegion\t4\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:511:13:HAL_DAC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:405:19:HAL_DAC_Init\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:527:13:HAL_DAC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:466:19:HAL_DAC_DeInit\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:572:19:HAL_DAC_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:632:19:HAL_DAC_Stop\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:669:19:HAL_DAC_Start_DMA\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:806:19:HAL_DAC_Stop_DMA\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:932:19:HAL_DAC_SetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:970:13:HAL_DAC_ConvCpltCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1608:6:DAC_DMAConvCpltCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:986:13:HAL_DAC_ConvHalfCpltCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1627:6:DAC_DMAHalfConvCpltCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1002:13:HAL_DAC_ErrorCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1644:6:DAC_DMAErrorCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1018:13:HAL_DAC_DMAUnderrunCallbackCh1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:856:6:HAL_DAC_IRQHandler\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1060:10:HAL_DAC_GetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1100:19:HAL_DAC_ConfigChannel\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1329:22:HAL_DAC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1342:10:HAL_DAC_GetError\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:511:13:HAL_DAC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:405:19:HAL_DAC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:527:13:HAL_DAC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:466:19:HAL_DAC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:572:19:HAL_DAC_Start\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:632:19:HAL_DAC_Stop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:669:19:HAL_DAC_Start_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:806:19:HAL_DAC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:932:19:HAL_DAC_SetValue\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:970:13:HAL_DAC_ConvCpltCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1608:6:DAC_DMAConvCpltCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:986:13:HAL_DAC_ConvHalfCpltCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1627:6:DAC_DMAHalfConvCpltCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1002:13:HAL_DAC_ErrorCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1644:6:DAC_DMAErrorCh1\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1018:13:HAL_DAC_DMAUnderrunCallbackCh1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:856:6:HAL_DAC_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1060:10:HAL_DAC_GetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1100:19:HAL_DAC_ConfigChannel\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1329:22:HAL_DAC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c:1342:10:HAL_DAC_GetError\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:123:19:HAL_DACEx_DualStart\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:170:19:HAL_DACEx_DualStop\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:205:19:HAL_DACEx_DualStart_DMA\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:318:19:HAL_DACEx_DualStop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:398:19:HAL_DACEx_TriangleWaveGenerate\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:451:19:HAL_DACEx_NoiseWaveGenerate\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:501:19:HAL_DACEx_SawtoothWaveGenerate\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:563:19:HAL_DACEx_SawtoothWaveDataReset\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:619:19:HAL_DACEx_SawtoothWaveDataStep\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:676:19:HAL_DACEx_DualSetValue\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:712:13:HAL_DACEx_ConvCpltCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1032:6:DAC_DMAConvCpltCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:728:13:HAL_DACEx_ConvHalfCpltCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1051:6:DAC_DMAHalfConvCpltCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:744:13:HAL_DACEx_ErrorCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1068:6:DAC_DMAErrorCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:760:13:HAL_DACEx_DMAUnderrunCallbackCh2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:787:19:HAL_DACEx_SelfCalibrate\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:920:19:HAL_DACEx_SetUserTrimming\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:965:10:HAL_DACEx_GetTrimOffset\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:999:10:HAL_DACEx_DualGetValue\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:123:19:HAL_DACEx_DualStart\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:170:19:HAL_DACEx_DualStop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:205:19:HAL_DACEx_DualStart_DMA\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:318:19:HAL_DACEx_DualStop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:398:19:HAL_DACEx_TriangleWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:451:19:HAL_DACEx_NoiseWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:501:19:HAL_DACEx_SawtoothWaveGenerate\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:563:19:HAL_DACEx_SawtoothWaveDataReset\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:619:19:HAL_DACEx_SawtoothWaveDataStep\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:676:19:HAL_DACEx_DualSetValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:712:13:HAL_DACEx_ConvCpltCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1032:6:DAC_DMAConvCpltCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:728:13:HAL_DACEx_ConvHalfCpltCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1051:6:DAC_DMAHalfConvCpltCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:744:13:HAL_DACEx_ErrorCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:1068:6:DAC_DMAErrorCh2\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:760:13:HAL_DACEx_DMAUnderrunCallbackCh2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:787:19:HAL_DACEx_SelfCalibrate\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:920:19:HAL_DACEx_SetUserTrimming\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:965:10:HAL_DACEx_GetTrimOffset\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c:999:10:HAL_DACEx_DualGetValue\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:152:19:HAL_DMA_Init\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:263:19:HAL_DMA_DeInit\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:378:19:HAL_DMA_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:421:19:HAL_DMA_Start_IT\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:491:19:HAL_DMA_Abort\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:544:19:HAL_DMA_Abort_IT\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:611:19:HAL_DMA_PollForTransfer\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:741:6:HAL_DMA_IRQHandler\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:835:19:HAL_DMA_RegisterCallback\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:886:19:HAL_DMA_UnRegisterCallback\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:964:22:HAL_DMA_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:976:10:HAL_DMA_GetError\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:152:19:HAL_DMA_Init\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:263:19:HAL_DMA_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:378:19:HAL_DMA_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:421:19:HAL_DMA_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:491:19:HAL_DMA_Abort\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:544:19:HAL_DMA_Abort_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:611:19:HAL_DMA_PollForTransfer\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:741:6:HAL_DMA_IRQHandler\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:835:19:HAL_DMA_RegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:886:19:HAL_DMA_UnRegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:964:22:HAL_DMA_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c:976:10:HAL_DMA_GetError\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:95:19:HAL_DMAEx_ConfigMuxSync\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:141:19:HAL_DMAEx_ConfigMuxRequestGenerator\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:181:19:HAL_DMAEx_EnableMuxRequestGenerator\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:209:19:HAL_DMAEx_DisableMuxRequestGenerator\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:237:6:HAL_DMAEx_MUX_IRQHandler\t6\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:95:19:HAL_DMAEx_ConfigMuxSync\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:141:19:HAL_DMAEx_ConfigMuxRequestGenerator\t4\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:181:19:HAL_DMAEx_EnableMuxRequestGenerator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:209:19:HAL_DMAEx_DisableMuxRequestGenerator\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c:237:6:HAL_DMAEx_MUX_IRQHandler\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:268:19:HAL_EXTI_GetConfigLine\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:364:19:HAL_EXTI_ClearConfigLine\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:432:19:HAL_EXTI_RegisterCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:463:19:HAL_EXTI_GetHandle\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:504:6:HAL_EXTI_IRQHandler\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:539:10:HAL_EXTI_GetPending\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:574:6:HAL_EXTI_ClearPending\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:603:6:HAL_EXTI_GenerateSWI\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:144:19:HAL_EXTI_SetConfigLine\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:268:19:HAL_EXTI_GetConfigLine\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:364:19:HAL_EXTI_ClearConfigLine\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:432:19:HAL_EXTI_RegisterCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:463:19:HAL_EXTI_GetHandle\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:504:6:HAL_EXTI_IRQHandler\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:539:10:HAL_EXTI_GetPending\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:574:6:HAL_EXTI_ClearPending\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c:603:6:HAL_EXTI_GenerateSWI\t4\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:173:19:HAL_FLASH_Program\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:241:19:HAL_FLASH_Program_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:441:13:HAL_FLASH_EndOfOperationCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:459:13:HAL_FLASH_OperationErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:301:6:HAL_FLASH_IRQHandler\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:492:19:HAL_FLASH_Unlock\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:516:19:HAL_FLASH_Lock\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:536:19:HAL_FLASH_OB_Unlock\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:560:19:HAL_FLASH_OB_Lock\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:580:19:HAL_FLASH_OB_Launch\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:628:10:HAL_FLASH_GetError\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:652:19:FLASH_WaitForLastOperation\t5\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:173:19:HAL_FLASH_Program\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:241:19:HAL_FLASH_Program_IT\t32\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:441:13:HAL_FLASH_EndOfOperationCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:459:13:HAL_FLASH_OperationErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:301:6:HAL_FLASH_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:492:19:HAL_FLASH_Unlock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:516:19:HAL_FLASH_Lock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:536:19:HAL_FLASH_OB_Unlock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:560:19:HAL_FLASH_OB_Lock\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:580:19:HAL_FLASH_OB_Launch\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:628:10:HAL_FLASH_GetError\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c:652:19:FLASH_WaitForLastOperation\t16\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:138:19:HAL_FLASHEx_Erase\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:237:19:HAL_FLASHEx_Erase_IT\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:310:19:HAL_FLASHEx_OBProgram\t39\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:399:6:HAL_FLASHEx_OBGetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:459:19:HAL_FLASHEx_EnableSecMemProtection\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:493:6:HAL_FLASHEx_EnableDebugger\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:505:6:HAL_FLASHEx_DisableDebugger\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:578:6:FLASH_PageErase\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:613:6:FLASH_FlushCaches\t3\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:138:19:HAL_FLASHEx_Erase\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:237:19:HAL_FLASHEx_Erase_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:310:19:HAL_FLASHEx_OBProgram\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:399:6:HAL_FLASHEx_OBGetConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:459:19:HAL_FLASHEx_EnableSecMemProtection\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:493:6:HAL_FLASHEx_EnableDebugger\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:505:6:HAL_FLASHEx_DisableDebugger\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:578:6:FLASH_PageErase\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c:613:6:FLASH_FlushCaches\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:92:30:HAL_FLASHEx_EnableRunPowerDown\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:106:30:HAL_FLASHEx_DisableRunPowerDown\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:92:30:HAL_FLASHEx_EnableRunPowerDown\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c:106:30:HAL_FLASHEx_DisableRunPowerDown\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:162:6:HAL_GPIO_Init\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:292:6:HAL_GPIO_DeInit\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:373:15:HAL_GPIO_ReadPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:407:6:HAL_GPIO_WritePin\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:430:6:HAL_GPIO_TogglePin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:455:19:HAL_GPIO_LockPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:505:13:HAL_GPIO_EXTI_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:490:6:HAL_GPIO_EXTI_IRQHandler\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:162:6:HAL_GPIO_Init\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:292:6:HAL_GPIO_DeInit\t36\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:373:15:HAL_GPIO_ReadPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:407:6:HAL_GPIO_WritePin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:430:6:HAL_GPIO_TogglePin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:455:19:HAL_GPIO_LockPin\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:505:13:HAL_GPIO_EXTI_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c:490:6:HAL_GPIO_EXTI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:86:6:HAL_PWR_DeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:104:6:HAL_PWR_EnableBkUpAccess\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:114:6:HAL_PWR_DisableBkUpAccess\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:308:19:HAL_PWR_ConfigPVD\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:354:6:HAL_PWR_EnablePVD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:363:6:HAL_PWR_DisablePVD\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:388:6:HAL_PWR_EnableWakeUpPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:409:6:HAL_PWR_DisableWakeUpPin\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:441:6:HAL_PWR_EnterSLEEPMode\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:516:6:HAL_PWR_EnterSTOPMode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:549:6:HAL_PWR_EnterSTANDBYMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:575:6:HAL_PWR_EnableSleepOnExit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:588:6:HAL_PWR_DisableSleepOnExit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:602:6:HAL_PWR_EnableSEVOnPend\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:615:6:HAL_PWR_DisableSEVOnPend\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:629:13:HAL_PWR_PVDCallback\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:86:6:HAL_PWR_DeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:104:6:HAL_PWR_EnableBkUpAccess\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:114:6:HAL_PWR_DisableBkUpAccess\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:308:19:HAL_PWR_ConfigPVD\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:354:6:HAL_PWR_EnablePVD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:363:6:HAL_PWR_DisablePVD\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:388:6:HAL_PWR_EnableWakeUpPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:409:6:HAL_PWR_DisableWakeUpPin\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:441:6:HAL_PWR_EnterSLEEPMode\t8\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:516:6:HAL_PWR_EnterSTOPMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:549:6:HAL_PWR_EnterSTANDBYMode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:575:6:HAL_PWR_EnableSleepOnExit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:588:6:HAL_PWR_DisableSleepOnExit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:602:6:HAL_PWR_EnableSEVOnPend\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:615:6:HAL_PWR_DisableSEVOnPend\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c:629:13:HAL_PWR_PVDCallback\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:109:10:HAL_PWREx_GetVoltageRange\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:153:19:HAL_PWREx_ControlVoltageScaling\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:238:6:HAL_PWREx_EnableBatteryCharging\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:254:6:HAL_PWREx_DisableBatteryCharging\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:264:6:HAL_PWREx_EnableInternalWakeUpLine\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:274:6:HAL_PWREx_DisableInternalWakeUpLine\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:302:19:HAL_PWREx_EnableGPIOPullUp\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:363:19:HAL_PWREx_DisableGPIOPullUp\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:424:19:HAL_PWREx_EnableGPIOPullDown\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:485:19:HAL_PWREx_DisableGPIOPullDown\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:535:6:HAL_PWREx_EnablePullUpPullDownConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:547:6:HAL_PWREx_DisablePullUpPullDownConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:560:6:HAL_PWREx_EnableSRAM2ContentRetention\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:572:6:HAL_PWREx_DisableSRAM2ContentRetention\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:585:6:HAL_PWREx_EnablePVM1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:594:6:HAL_PWREx_DisablePVM1\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:606:6:HAL_PWREx_EnablePVM2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:615:6:HAL_PWREx_DisablePVM2\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:626:6:HAL_PWREx_EnablePVM3\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:635:6:HAL_PWREx_DisablePVM3\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:645:6:HAL_PWREx_EnablePVM4\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:654:6:HAL_PWREx_DisablePVM4\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:674:19:HAL_PWREx_ConfigPVM\t22\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:835:6:HAL_PWREx_EnableLowPowerRunMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:850:19:HAL_PWREx_DisableLowPowerRunMode\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:894:6:HAL_PWREx_EnterSTOP0Mode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:945:6:HAL_PWREx_EnterSTOP1Mode\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:986:6:HAL_PWREx_EnterSHUTDOWNMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1067:13:HAL_PWREx_PVM1Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1080:13:HAL_PWREx_PVM2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1092:13:HAL_PWREx_PVM3Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1103:13:HAL_PWREx_PVM4Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1011:6:HAL_PWREx_PVD_PVM_IRQHandler\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1115:6:HAL_PWREx_EnableUCPDStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1127:6:HAL_PWREx_DisableUCPDStandbyMode\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1141:6:HAL_PWREx_EnableUCPDDeadBattery\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1157:6:HAL_PWREx_DisableUCPDDeadBattery\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:109:10:HAL_PWREx_GetVoltageRange\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:153:19:HAL_PWREx_ControlVoltageScaling\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:238:6:HAL_PWREx_EnableBatteryCharging\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:254:6:HAL_PWREx_DisableBatteryCharging\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:264:6:HAL_PWREx_EnableInternalWakeUpLine\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:274:6:HAL_PWREx_DisableInternalWakeUpLine\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:302:19:HAL_PWREx_EnableGPIOPullUp\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:363:19:HAL_PWREx_DisableGPIOPullUp\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:424:19:HAL_PWREx_EnableGPIOPullDown\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:485:19:HAL_PWREx_DisableGPIOPullDown\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:535:6:HAL_PWREx_EnablePullUpPullDownConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:547:6:HAL_PWREx_DisablePullUpPullDownConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:560:6:HAL_PWREx_EnableSRAM2ContentRetention\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:572:6:HAL_PWREx_DisableSRAM2ContentRetention\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:585:6:HAL_PWREx_EnablePVM1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:594:6:HAL_PWREx_DisablePVM1\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:606:6:HAL_PWREx_EnablePVM2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:615:6:HAL_PWREx_DisablePVM2\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:626:6:HAL_PWREx_EnablePVM3\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:635:6:HAL_PWREx_DisablePVM3\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:645:6:HAL_PWREx_EnablePVM4\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:654:6:HAL_PWREx_DisablePVM4\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:674:19:HAL_PWREx_ConfigPVM\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:835:6:HAL_PWREx_EnableLowPowerRunMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:850:19:HAL_PWREx_DisableLowPowerRunMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:894:6:HAL_PWREx_EnterSTOP0Mode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:945:6:HAL_PWREx_EnterSTOP1Mode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:986:6:HAL_PWREx_EnterSHUTDOWNMode\t0\tstatic,ignoring_inline_asm\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1067:13:HAL_PWREx_PVM1Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1080:13:HAL_PWREx_PVM2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1092:13:HAL_PWREx_PVM3Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1103:13:HAL_PWREx_PVM4Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1011:6:HAL_PWREx_PVD_PVM_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1115:6:HAL_PWREx_EnableUCPDStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1127:6:HAL_PWREx_DisableUCPDStandbyMode\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1141:6:HAL_PWREx_EnableUCPDDeadBattery\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c:1157:6:HAL_PWREx_DisableUCPDDeadBattery\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:219:19:HAL_RCC_DeInit\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:312:19:HAL_RCC_OscConfig\t67\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:995:6:HAL_RCC_MCOConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1064:10:HAL_RCC_GetSysClockFreq\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:767:19:HAL_RCC_ClockConfig\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1119:10:HAL_RCC_GetHCLKFreq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1130:10:HAL_RCC_GetPCLK1Freq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1142:10:HAL_RCC_GetPCLK2Freq\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1155:6:HAL_RCC_GetOscConfig\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1249:6:HAL_RCC_GetClockConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1284:6:HAL_RCC_EnableCSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1298:6:HAL_RCC_EnableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1309:6:HAL_RCC_DisableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1336:13:HAL_RCC_CSSCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1319:6:HAL_RCC_NMI_IRQHandler\t2\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:219:19:HAL_RCC_DeInit\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:312:19:HAL_RCC_OscConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:995:6:HAL_RCC_MCOConfig\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1064:10:HAL_RCC_GetSysClockFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:767:19:HAL_RCC_ClockConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1119:10:HAL_RCC_GetHCLKFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1130:10:HAL_RCC_GetPCLK1Freq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1142:10:HAL_RCC_GetPCLK2Freq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1155:6:HAL_RCC_GetOscConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1249:6:HAL_RCC_GetClockConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1284:6:HAL_RCC_EnableCSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1298:6:HAL_RCC_EnableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1309:6:HAL_RCC_DisableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1336:13:HAL_RCC_CSSCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c:1319:6:HAL_RCC_NMI_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:123:19:HAL_RCCEx_PeriphCLKConfig\t32\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:485:6:HAL_RCCEx_GetPeriphCLKConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:648:10:HAL_RCCEx_GetPeriphCLKFreq\t90\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1286:6:HAL_RCCEx_EnableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1296:6:HAL_RCCEx_DisableLSECSS\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1309:6:HAL_RCCEx_EnableLSECSS_IT\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1343:13:HAL_RCCEx_LSECSS_Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1326:6:HAL_RCCEx_LSECSS_IRQHandler\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1358:6:HAL_RCCEx_EnableLSCO\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1405:6:HAL_RCCEx_DisableLSCO\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1513:6:HAL_RCCEx_CRSConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1555:6:HAL_RCCEx_CRSSoftwareSynchronizationGenerate\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1565:6:HAL_RCCEx_CRSGetSynchronizationInfo\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1598:10:HAL_RCCEx_CRSWaitSynchronization\t26\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1746:13:HAL_RCCEx_CRS_SyncOkCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1757:13:HAL_RCCEx_CRS_SyncWarnCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1768:13:HAL_RCCEx_CRS_ExpectedSyncCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1784:13:HAL_RCCEx_CRS_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1681:6:HAL_RCCEx_CRS_IRQHandler\t11\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:123:19:HAL_RCCEx_PeriphCLKConfig\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:485:6:HAL_RCCEx_GetPeriphCLKConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:648:10:HAL_RCCEx_GetPeriphCLKFreq\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1286:6:HAL_RCCEx_EnableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1296:6:HAL_RCCEx_DisableLSECSS\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1309:6:HAL_RCCEx_EnableLSECSS_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1343:13:HAL_RCCEx_LSECSS_Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1326:6:HAL_RCCEx_LSECSS_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1358:6:HAL_RCCEx_EnableLSCO\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1405:6:HAL_RCCEx_DisableLSCO\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1513:6:HAL_RCCEx_CRSConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1555:6:HAL_RCCEx_CRSSoftwareSynchronizationGenerate\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1565:6:HAL_RCCEx_CRSGetSynchronizationInfo\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1598:10:HAL_RCCEx_CRSWaitSynchronization\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1746:13:HAL_RCCEx_CRS_SyncOkCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1757:13:HAL_RCCEx_CRS_SyncWarnCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1768:13:HAL_RCCEx_CRS_ExpectedSyncCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1784:13:HAL_RCCEx_CRS_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c:1681:6:HAL_RCCEx_CRS_IRQHandler\t8\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7154:13:TIM_OC1_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7305:13:TIM_OC3_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7379:13:TIM_OC4_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:383:13:HAL_TIM_Base_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:281:19:HAL_TIM_Base_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:398:13:HAL_TIM_Base_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:340:19:HAL_TIM_Base_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:414:19:HAL_TIM_Base_Start\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:453:19:HAL_TIM_Base_Stop\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:473:19:HAL_TIM_Base_Start_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:515:19:HAL_TIM_Base_Stop_IT\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:540:19:HAL_TIM_Base_Start_DMA\t14\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:609:19:HAL_TIM_Base_Stop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:766:13:HAL_TIM_OC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:664:19:HAL_TIM_OC_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:781:13:HAL_TIM_OC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:723:19:HAL_TIM_OC_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:804:19:HAL_TIM_OC_Start\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:860:19:HAL_TIM_OC_Stop\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:895:19:HAL_TIM_OC_Start_IT\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:988:19:HAL_TIM_OC_Stop_IT\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1065:19:HAL_TIM_OC_Start_DMA\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1228:19:HAL_TIM_OC_Stop_DMA\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1433:13:HAL_TIM_PWM_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1331:19:HAL_TIM_PWM_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1448:13:HAL_TIM_PWM_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1390:19:HAL_TIM_PWM_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1471:19:HAL_TIM_PWM_Start\t28\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1527:19:HAL_TIM_PWM_Stop\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1562:19:HAL_TIM_PWM_Start_IT\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1655:19:HAL_TIM_PWM_Stop_IT\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1732:19:HAL_TIM_PWM_Start_DMA\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1894:19:HAL_TIM_PWM_Stop_DMA\t17\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2099:13:HAL_TIM_IC_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1997:19:HAL_TIM_IC_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2114:13:HAL_TIM_IC_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2056:19:HAL_TIM_IC_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2135:19:HAL_TIM_IC_Start\t23\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2187:19:HAL_TIM_IC_Stop\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2217:19:HAL_TIM_IC_Start_IT\t24\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2309:19:HAL_TIM_IC_Stop_IT\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2381:19:HAL_TIM_IC_Start_DMA\t34\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2540:19:HAL_TIM_IC_Stop_DMA\t15\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2758:13:HAL_TIM_OnePulse_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2645:19:HAL_TIM_OnePulse_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2773:13:HAL_TIM_OnePulse_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2713:19:HAL_TIM_OnePulse_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2793:19:HAL_TIM_OnePulse_Start\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2850:19:HAL_TIM_OnePulse_Stop\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2893:19:HAL_TIM_OnePulse_Start_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2956:19:HAL_TIM_OnePulse_Stop_IT\t10\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3194:13:HAL_TIM_Encoder_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3035:19:HAL_TIM_Encoder_Init\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3209:13:HAL_TIM_Encoder_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3149:19:HAL_TIM_Encoder_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3229:19:HAL_TIM_Encoder_Start\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3323:19:HAL_TIM_Encoder_Stop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3383:19:HAL_TIM_Encoder_Start_IT\t11\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3483:19:HAL_TIM_Encoder_Stop_IT\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3548:19:HAL_TIM_Encoder_Start_DMA\t30\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3761:19:HAL_TIM_Encoder_Stop_DMA\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4219:19:HAL_TIM_IC_ConfigChannel\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4625:19:HAL_TIM_DMABurst_WriteStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4686:19:HAL_TIM_DMABurst_MultiWriteStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4870:19:HAL_TIM_DMABurst_WriteStop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4980:19:HAL_TIM_DMABurst_ReadStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5040:19:HAL_TIM_DMABurst_MultiReadStart\t20\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5224:19:HAL_TIM_DMABurst_ReadStop\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5308:19:HAL_TIM_GenerateEvent\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5347:19:HAL_TIM_ConfigOCrefClear\t42\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5549:19:HAL_TIM_ConfigClockSource\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5717:19:HAL_TIM_ConfigTI1Input\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5749:19:HAL_TIM_SlaveConfigSynchro\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5789:19:HAL_TIM_SlaveConfigSynchro_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5832:10:HAL_TIM_ReadCapturedValue\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5920:13:HAL_TIM_PeriodElapsedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7031:13:TIM_DMAPeriodElapsedCplt\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5935:13:HAL_TIM_PeriodElapsedHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7052:13:TIM_DMAPeriodElapsedHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5950:13:HAL_TIM_OC_DelayElapsedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5965:13:HAL_TIM_IC_CaptureCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6929:6:TIM_DMACaptureCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5980:13:HAL_TIM_IC_CaptureHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6992:6:TIM_DMACaptureHalfCplt\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5995:13:HAL_TIM_PWM_PulseFinishedCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6831:13:TIM_DMADelayPulseCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6010:13:HAL_TIM_PWM_PulseFinishedHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6890:6:TIM_DMADelayPulseHalfCplt\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6025:13:HAL_TIM_TriggerCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3838:6:HAL_TIM_IRQHandler\t31\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7068:13:TIM_DMATriggerCplt\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6040:13:HAL_TIM_TriggerHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7089:13:TIM_DMATriggerHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6055:13:HAL_TIM_ErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6788:6:TIM_DMAError\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6668:22:HAL_TIM_Base_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6678:22:HAL_TIM_OC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6688:22:HAL_TIM_PWM_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6698:22:HAL_TIM_IC_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6708:22:HAL_TIM_OnePulse_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6718:22:HAL_TIM_Encoder_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6728:23:HAL_TIM_GetActiveChannel\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6746:29:HAL_TIM_GetChannelState\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6763:30:HAL_TIM_DMABurstState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7106:6:TIM_Base_SetConfig\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7229:6:TIM_OC2_SetConfig\t6\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4120:19:HAL_TIM_OC_ConfigChannel\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4320:19:HAL_TIM_PWM_ConfigChannel\t18\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4468:19:HAL_TIM_OnePulse_ConfigChannel\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7712:6:TIM_TI1_SetConfig\t7\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8017:6:TIM_ETR_SetConfig\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8049:6:TIM_CCxChannelCmd\t1\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7154:13:TIM_OC1_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7305:13:TIM_OC3_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7379:13:TIM_OC4_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:383:13:HAL_TIM_Base_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:281:19:HAL_TIM_Base_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:398:13:HAL_TIM_Base_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:340:19:HAL_TIM_Base_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:414:19:HAL_TIM_Base_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:453:19:HAL_TIM_Base_Stop\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:473:19:HAL_TIM_Base_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:515:19:HAL_TIM_Base_Stop_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:540:19:HAL_TIM_Base_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:609:19:HAL_TIM_Base_Stop_DMA\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:766:13:HAL_TIM_OC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:664:19:HAL_TIM_OC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:781:13:HAL_TIM_OC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:723:19:HAL_TIM_OC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:804:19:HAL_TIM_OC_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:860:19:HAL_TIM_OC_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:895:19:HAL_TIM_OC_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:988:19:HAL_TIM_OC_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1065:19:HAL_TIM_OC_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1228:19:HAL_TIM_OC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1433:13:HAL_TIM_PWM_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1331:19:HAL_TIM_PWM_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1448:13:HAL_TIM_PWM_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1390:19:HAL_TIM_PWM_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1471:19:HAL_TIM_PWM_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1527:19:HAL_TIM_PWM_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1562:19:HAL_TIM_PWM_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1655:19:HAL_TIM_PWM_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1732:19:HAL_TIM_PWM_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1894:19:HAL_TIM_PWM_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2099:13:HAL_TIM_IC_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:1997:19:HAL_TIM_IC_Init\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2114:13:HAL_TIM_IC_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2056:19:HAL_TIM_IC_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2135:19:HAL_TIM_IC_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2187:19:HAL_TIM_IC_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2217:19:HAL_TIM_IC_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2309:19:HAL_TIM_IC_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2381:19:HAL_TIM_IC_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2540:19:HAL_TIM_IC_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2758:13:HAL_TIM_OnePulse_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2645:19:HAL_TIM_OnePulse_Init\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2773:13:HAL_TIM_OnePulse_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2713:19:HAL_TIM_OnePulse_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2793:19:HAL_TIM_OnePulse_Start\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2850:19:HAL_TIM_OnePulse_Stop\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2893:19:HAL_TIM_OnePulse_Start_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:2956:19:HAL_TIM_OnePulse_Stop_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3194:13:HAL_TIM_Encoder_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3035:19:HAL_TIM_Encoder_Init\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3209:13:HAL_TIM_Encoder_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3149:19:HAL_TIM_Encoder_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3229:19:HAL_TIM_Encoder_Start\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3323:19:HAL_TIM_Encoder_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3383:19:HAL_TIM_Encoder_Start_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3483:19:HAL_TIM_Encoder_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3548:19:HAL_TIM_Encoder_Start_DMA\t32\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3761:19:HAL_TIM_Encoder_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4219:19:HAL_TIM_IC_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4625:19:HAL_TIM_DMABurst_WriteStart\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4686:19:HAL_TIM_DMABurst_MultiWriteStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4870:19:HAL_TIM_DMABurst_WriteStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4980:19:HAL_TIM_DMABurst_ReadStart\t24\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5040:19:HAL_TIM_DMABurst_MultiReadStart\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5224:19:HAL_TIM_DMABurst_ReadStop\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5308:19:HAL_TIM_GenerateEvent\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5347:19:HAL_TIM_ConfigOCrefClear\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5549:19:HAL_TIM_ConfigClockSource\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5717:19:HAL_TIM_ConfigTI1Input\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5749:19:HAL_TIM_SlaveConfigSynchro\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5789:19:HAL_TIM_SlaveConfigSynchro_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5832:10:HAL_TIM_ReadCapturedValue\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5920:13:HAL_TIM_PeriodElapsedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7031:13:TIM_DMAPeriodElapsedCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5935:13:HAL_TIM_PeriodElapsedHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7052:13:TIM_DMAPeriodElapsedHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5950:13:HAL_TIM_OC_DelayElapsedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5965:13:HAL_TIM_IC_CaptureCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6929:6:TIM_DMACaptureCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5980:13:HAL_TIM_IC_CaptureHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6992:6:TIM_DMACaptureHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:5995:13:HAL_TIM_PWM_PulseFinishedCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6831:13:TIM_DMADelayPulseCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6010:13:HAL_TIM_PWM_PulseFinishedHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6890:6:TIM_DMADelayPulseHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6025:13:HAL_TIM_TriggerCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:3838:6:HAL_TIM_IRQHandler\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7068:13:TIM_DMATriggerCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6040:13:HAL_TIM_TriggerHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7089:13:TIM_DMATriggerHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6055:13:HAL_TIM_ErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6788:6:TIM_DMAError\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6668:22:HAL_TIM_Base_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6678:22:HAL_TIM_OC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6688:22:HAL_TIM_PWM_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6698:22:HAL_TIM_IC_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6708:22:HAL_TIM_OnePulse_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6718:22:HAL_TIM_Encoder_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6728:23:HAL_TIM_GetActiveChannel\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6746:29:HAL_TIM_GetChannelState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:6763:30:HAL_TIM_DMABurstState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7106:6:TIM_Base_SetConfig\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7229:6:TIM_OC2_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4120:19:HAL_TIM_OC_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4320:19:HAL_TIM_PWM_ConfigChannel\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:4468:19:HAL_TIM_OnePulse_ConfigChannel\t56\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:7712:6:TIM_TI1_SetConfig\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8017:6:TIM_ETR_SetConfig\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c:8049:6:TIM_CCxChannelCmd\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.cyclo", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3632:13:TIM_DMAErrorCCxN\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3573:13:TIM_DMADelayPulseNCplt\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:303:13:HAL_TIMEx_HallSensor_MspInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:157:19:HAL_TIMEx_HallSensor_Init\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:318:13:HAL_TIMEx_HallSensor_MspDeInit\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:258:19:HAL_TIMEx_HallSensor_DeInit\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:333:19:HAL_TIMEx_HallSensor_Start\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:387:19:HAL_TIMEx_HallSensor_Stop\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:415:19:HAL_TIMEx_HallSensor_Start_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:472:19:HAL_TIMEx_HallSensor_Stop_IT\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:505:19:HAL_TIMEx_HallSensor_Start_DMA\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:581:19:HAL_TIMEx_HallSensor_Stop_DMA\t3\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:644:19:HAL_TIMEx_OCN_Start\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:696:19:HAL_TIMEx_OCN_Stop\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:729:19:HAL_TIMEx_OCN_Start_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:824:19:HAL_TIMEx_OCN_Stop_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:907:19:HAL_TIMEx_OCN_Start_DMA\t36\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1066:19:HAL_TIMEx_OCN_Stop_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1176:19:HAL_TIMEx_PWMN_Start\t16\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1227:19:HAL_TIMEx_PWMN_Stop\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1260:19:HAL_TIMEx_PWMN_Start_IT\t21\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1354:19:HAL_TIMEx_PWMN_Stop_IT\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1437:19:HAL_TIMEx_PWMN_Start_DMA\t36\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1596:19:HAL_TIMEx_PWMN_Stop_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1695:19:HAL_TIMEx_OnePulseN_Start\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1744:19:HAL_TIMEx_OnePulseN_Stop\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1783:19:HAL_TIMEx_OnePulseN_Start_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1838:19:HAL_TIMEx_OnePulseN_Stop_IT\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1932:19:HAL_TIMEx_ConfigCommutEvent\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2023:19:HAL_TIMEx_ConfigCommutEvent_IT\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2115:19:HAL_TIMEx_ConfigCommutEvent_DMA\t12\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2188:19:HAL_TIMEx_MasterConfigSynchronization\t9\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2261:19:HAL_TIMEx_ConfigBreakDeadTime\t4\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2343:19:HAL_TIMEx_ConfigBreakInput\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2607:19:HAL_TIMEx_RemapConfig\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2781:20:HAL_TIMEx_TISelection\t8\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2836:19:HAL_TIMEx_GroupChannel5\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2874:19:HAL_TIMEx_DisarmBreakInput\t5\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2929:19:HAL_TIMEx_ReArmBreakInput\t13\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3012:19:HAL_TIMEx_DitheringEnable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3036:19:HAL_TIMEx_DitheringDisable\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3054:19:HAL_TIMEx_OC_ConfigPulseOnCompare\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3099:19:HAL_TIMEx_ConfigSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3114:19:HAL_TIMEx_EnableSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3128:19:HAL_TIMEx_DisableSlaveModePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3142:19:HAL_TIMEx_EnableDeadTimePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3156:19:HAL_TIMEx_DisableDeadTimePreload\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3172:19:HAL_TIMEx_ConfigDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3189:19:HAL_TIMEx_ConfigAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3204:19:HAL_TIMEx_EnableAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3218:19:HAL_TIMEx_DisableAsymmetricalDeadTime\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3236:19:HAL_TIMEx_ConfigEncoderIndex\t2\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3275:19:HAL_TIMEx_EnableEncoderIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3289:19:HAL_TIMEx_DisableEncoderIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3303:19:HAL_TIMEx_EnableEncoderFirstIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3317:19:HAL_TIMEx_DisableEncoderFirstIndex\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3351:13:HAL_TIMEx_CommutCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3534:6:TIMEx_DMACommutationCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3365:13:HAL_TIMEx_CommutHalfCpltCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3553:6:TIMEx_DMACommutationHalfCplt\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3380:13:HAL_TIMEx_BreakCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3395:13:HAL_TIMEx_Break2Callback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3410:13:HAL_TIMEx_EncoderIndexCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3425:13:HAL_TIMEx_DirectionChangeCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3440:13:HAL_TIMEx_IndexErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3455:13:HAL_TIMEx_TransitionErrorCallback\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3489:22:HAL_TIMEx_HallSensor_GetState\t1\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3505:29:HAL_TIMEx_GetChannelNState\t4\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h \\\n ../Core/Inc/stm32g4xx_hal_conf.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h \\\n ../Drivers/CMSIS/Include/core_cm4.h \\\n ../Drivers/CMSIS/Include/cmsis_version.h \\\n ../Drivers/CMSIS/Include/cmsis_compiler.h \\\n ../Drivers/CMSIS/Include/cmsis_gcc.h \\\n ../Drivers/CMSIS/Include/mpu_armv7.h \\\n ../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h \\\n ../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h:\n../Core/Inc/stm32g4xx_hal_conf.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g4xx.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h:\n../Drivers/CMSIS/Include/core_cm4.h:\n../Drivers/CMSIS/Include/cmsis_version.h:\n../Drivers/CMSIS/Include/cmsis_compiler.h:\n../Drivers/CMSIS/Include/cmsis_gcc.h:\n../Drivers/CMSIS/Include/mpu_armv7.h:\n../Drivers/CMSIS/Device/ST/STM32G4xx/Include/system_stm32g4xx.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h:\n../Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h:\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.su", "content": "../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3632:13:TIM_DMAErrorCCxN\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3573:13:TIM_DMADelayPulseNCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:303:13:HAL_TIMEx_HallSensor_MspInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:157:19:HAL_TIMEx_HallSensor_Init\t48\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:318:13:HAL_TIMEx_HallSensor_MspDeInit\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:258:19:HAL_TIMEx_HallSensor_DeInit\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:333:19:HAL_TIMEx_HallSensor_Start\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:387:19:HAL_TIMEx_HallSensor_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:415:19:HAL_TIMEx_HallSensor_Start_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:472:19:HAL_TIMEx_HallSensor_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:505:19:HAL_TIMEx_HallSensor_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:581:19:HAL_TIMEx_HallSensor_Stop_DMA\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:644:19:HAL_TIMEx_OCN_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:696:19:HAL_TIMEx_OCN_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:729:19:HAL_TIMEx_OCN_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:824:19:HAL_TIMEx_OCN_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:907:19:HAL_TIMEx_OCN_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1066:19:HAL_TIMEx_OCN_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1176:19:HAL_TIMEx_PWMN_Start\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1227:19:HAL_TIMEx_PWMN_Stop\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1260:19:HAL_TIMEx_PWMN_Start_IT\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1354:19:HAL_TIMEx_PWMN_Stop_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1437:19:HAL_TIMEx_PWMN_Start_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1596:19:HAL_TIMEx_PWMN_Stop_DMA\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1695:19:HAL_TIMEx_OnePulseN_Start\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1744:19:HAL_TIMEx_OnePulseN_Stop\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1783:19:HAL_TIMEx_OnePulseN_Start_IT\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1838:19:HAL_TIMEx_OnePulseN_Stop_IT\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:1932:19:HAL_TIMEx_ConfigCommutEvent\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2023:19:HAL_TIMEx_ConfigCommutEvent_IT\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2115:19:HAL_TIMEx_ConfigCommutEvent_DMA\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2188:19:HAL_TIMEx_MasterConfigSynchronization\t12\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2261:19:HAL_TIMEx_ConfigBreakDeadTime\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2343:19:HAL_TIMEx_ConfigBreakInput\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2607:19:HAL_TIMEx_RemapConfig\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2781:20:HAL_TIMEx_TISelection\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2836:19:HAL_TIMEx_GroupChannel5\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2874:19:HAL_TIMEx_DisarmBreakInput\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:2929:19:HAL_TIMEx_ReArmBreakInput\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3012:19:HAL_TIMEx_DitheringEnable\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3036:19:HAL_TIMEx_DitheringDisable\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3054:19:HAL_TIMEx_OC_ConfigPulseOnCompare\t4\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3099:19:HAL_TIMEx_ConfigSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3114:19:HAL_TIMEx_EnableSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3128:19:HAL_TIMEx_DisableSlaveModePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3142:19:HAL_TIMEx_EnableDeadTimePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3156:19:HAL_TIMEx_DisableDeadTimePreload\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3172:19:HAL_TIMEx_ConfigDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3189:19:HAL_TIMEx_ConfigAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3204:19:HAL_TIMEx_EnableAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3218:19:HAL_TIMEx_DisableAsymmetricalDeadTime\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3236:19:HAL_TIMEx_ConfigEncoderIndex\t16\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3275:19:HAL_TIMEx_EnableEncoderIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3289:19:HAL_TIMEx_DisableEncoderIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3303:19:HAL_TIMEx_EnableEncoderFirstIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3317:19:HAL_TIMEx_DisableEncoderFirstIndex\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3351:13:HAL_TIMEx_CommutCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3534:6:TIMEx_DMACommutationCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3365:13:HAL_TIMEx_CommutHalfCpltCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3553:6:TIMEx_DMACommutationHalfCplt\t8\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3380:13:HAL_TIMEx_BreakCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3395:13:HAL_TIMEx_Break2Callback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3410:13:HAL_TIMEx_EncoderIndexCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3425:13:HAL_TIMEx_DirectionChangeCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3440:13:HAL_TIMEx_IndexErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3455:13:HAL_TIMEx_TransitionErrorCallback\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3489:22:HAL_TIMEx_HallSensor_GetState\t0\tstatic\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c:3505:29:HAL_TIMEx_GetChannelNState\t0\tstatic\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.cyclo", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d", "content": "Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o: \\\n ../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.su", "content": "" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n# Add inputs and outputs from these tool invocations to the build variables \nC_SRCS += \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c \\\n../Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c \n\nOBJS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o \n\nC_DEPS += \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d \\\n./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d \n\n\n# Each subdirectory must supply rules for building sources it contributes\nDrivers/STM32G4xx_HAL_Driver/Src/%.o Drivers/STM32G4xx_HAL_Driver/Src/%.su Drivers/STM32G4xx_HAL_Driver/Src/%.cyclo: ../Drivers/STM32G4xx_HAL_Driver/Src/%.c Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n\tarm-none-eabi-gcc \"$<\" -mcpu=cortex-m4 -std=gnu11 -g3 -DDEBUG -DUSE_HAL_DRIVER -DSTM32G431xx -c -I../Core/Inc -I../Core/Lib/include -I../Drivers/STM32G4xx_HAL_Driver/Inc -I../Drivers/STM32G4xx_HAL_Driver/Inc/Legacy -I../Drivers/CMSIS/Device/ST/STM32G4xx/Include -I../Drivers/CMSIS/Include -Ofast -ffunction-sections -fdata-sections -Wall -fcommon -fstack-usage -fcyclomatic-complexity -MMD -MP -MF\"$(@:%.o=%.d)\" -MT\"$@\" --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -o \"$@\"\n\nclean: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\nclean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src:\n\t-$(RM) ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.su ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.cyclo ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.d ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o ./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.su\n\n.PHONY: clean-Drivers-2f-STM32G4xx_HAL_Driver-2f-Src\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/Reverb.list", "content": "\nReverb.elf: file format elf32-littlearm\n\nSections:\nIdx Name Size VMA LMA File off Algn\n 0 .isr_vector 000001d8 08000000 08000000 00010000 2**0\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 1 .text 00002e48 080001d8 080001d8 000101d8 2**3\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 2 .ccmram 00000290 08003020 08003020 00013020 2**2\n CONTENTS, ALLOC, LOAD, READONLY, CODE\n 3 .rodata 00001810 080032b0 080032b0 000132b0 2**2\n CONTENTS, ALLOC, LOAD, READONLY, DATA\n 4 .ARM.extab 00000000 08004ac0 08004ac0 00020028 2**0\n CONTENTS\n 5 .ARM 00000000 08004ac0 08004ac0 00020028 2**0\n CONTENTS\n 6 .preinit_array 00000000 08004ac0 08004ac0 00020028 2**0\n CONTENTS, ALLOC, LOAD, DATA\n 7 .init_array 00000004 08004ac0 08004ac0 00014ac0 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 8 .fini_array 00000004 08004ac4 08004ac4 00014ac4 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 9 .data 00000028 20000000 08004ac8 00020000 2**2\n CONTENTS, ALLOC, LOAD, DATA\n 10 .bss 00007954 20000028 08004af0 00020028 2**2\n ALLOC\n 11 ._user_heap_stack 00000404 2000797c 08004af0 0002797c 2**0\n ALLOC\n 12 .ARM.attributes 00000030 00000000 00000000 00020028 2**0\n CONTENTS, READONLY\n 13 .debug_info 0001fc93 00000000 00000000 00020058 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 14 .debug_abbrev 00003d15 00000000 00000000 0003fceb 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 15 .debug_loclists 0000ccba 00000000 00000000 00043a00 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 16 .debug_aranges 00000f08 00000000 00000000 000506c0 2**3\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 17 .debug_rnglists 00001709 00000000 00000000 000515c8 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 18 .debug_macro 000036cc 00000000 00000000 00052cd1 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 19 .debug_line 0001e944 00000000 00000000 0005639d 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 20 .debug_str 000d48a4 00000000 00000000 00074ce1 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 21 .comment 00000043 00000000 00000000 00149585 2**0\n CONTENTS, READONLY\n 22 .debug_frame 00002de4 00000000 00000000 001495c8 2**2\n CONTENTS, READONLY, DEBUGGING, OCTETS\n 23 .debug_line_str 00000066 00000000 00000000 0014c3ac 2**0\n CONTENTS, READONLY, DEBUGGING, OCTETS\n\nDisassembly of section .text:\n\n080001d8 <__do_global_dtors_aux>:\n 80001d8:\tb510 \tpush\t{r4, lr}\n 80001da:\t4c05 \tldr\tr4, [pc, #20]\t; (80001f0 <__do_global_dtors_aux+0x18>)\n 80001dc:\t7823 \tldrb\tr3, [r4, #0]\n 80001de:\tb933 \tcbnz\tr3, 80001ee <__do_global_dtors_aux+0x16>\n 80001e0:\t4b04 \tldr\tr3, [pc, #16]\t; (80001f4 <__do_global_dtors_aux+0x1c>)\n 80001e2:\tb113 \tcbz\tr3, 80001ea <__do_global_dtors_aux+0x12>\n 80001e4:\t4804 \tldr\tr0, [pc, #16]\t; (80001f8 <__do_global_dtors_aux+0x20>)\n 80001e6:\tf3af 8000 \tnop.w\n 80001ea:\t2301 \tmovs\tr3, #1\n 80001ec:\t7023 \tstrb\tr3, [r4, #0]\n 80001ee:\tbd10 \tpop\t{r4, pc}\n 80001f0:\t20000028 \t.word\t0x20000028\n 80001f4:\t00000000 \t.word\t0x00000000\n 80001f8:\t08003008 \t.word\t0x08003008\n\n080001fc :\n 80001fc:\tb508 \tpush\t{r3, lr}\n 80001fe:\t4b03 \tldr\tr3, [pc, #12]\t; (800020c )\n 8000200:\tb11b \tcbz\tr3, 800020a \n 8000202:\t4903 \tldr\tr1, [pc, #12]\t; (8000210 )\n 8000204:\t4803 \tldr\tr0, [pc, #12]\t; (8000214 )\n 8000206:\tf3af 8000 \tnop.w\n 800020a:\tbd08 \tpop\t{r3, pc}\n 800020c:\t00000000 \t.word\t0x00000000\n 8000210:\t2000002c \t.word\t0x2000002c\n 8000214:\t08003008 \t.word\t0x08003008\n\n08000218 :\n\nvoid svf_init(svf_typedef *svf, float _freq, float _q) {\n\tsvf->freq = _freq;\n\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n\tif (svf->a > 1.0f) {\n 8000218:\teddf 7a10 \tvldr\ts15, [pc, #64]\t; 800025c \n\tsvf->freq = _freq;\n 800021c:\ted80 0a05 \tvstr\ts0, [r0, #20]\n\tif (svf->a > 1.0f) {\n 8000220:\teeb4 0ae7 \tvcmpe.f32\ts0, s15\n 8000224:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\tsvf->a = (6.28f * _freq) / SAMPLE_RATE;\n 8000228:\tbfdc \titt\tle\n 800022a:\teddf 7a0d \tvldrle\ts15, [pc, #52]\t; 8000260 \n 800022e:\tee20 0a27 \tvmulle.f32\ts0, s0, s15\n\t}\n\n\tif (_q < 0.500f) {\n\t\t_q = 0.500f;\n\t}\n\tsvf->q = 1.0f / _q;\n 8000232:\teef6 7a00 \tvmov.f32\ts15, #96\t; 0x3f000000 0.5\n 8000236:\teef4 0ae7 \tvcmpe.f32\ts1, s15\n\t\tsvf->a = 1.0f;\n 800023a:\tbfc8 \tit\tgt\n 800023c:\teeb7 0a00 \tvmovgt.f32\ts0, #112\t; 0x3f800000 1.0\n\tsvf->q = 1.0f / _q;\n 8000240:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8000244:\tbfb8 \tit\tlt\n 8000246:\teef0 0a67 \tvmovlt.f32\ts1, s15\n 800024a:\teeb7 7a00 \tvmov.f32\ts14, #112\t; 0x3f800000 1.0\n 800024e:\teec7 7a20 \tvdiv.f32\ts15, s14, s1\n 8000252:\ted80 0a06 \tvstr\ts0, [r0, #24]\n 8000256:\tedc0 7a07 \tvstr\ts15, [r0, #28]\n}\n 800025a:\t4770 \tbx\tlr\n 800025c:\t459f3c54 \t.word\t0x459f3c54\n 8000260:\t394dc876 \t.word\t0x394dc876\n\n08000264 :\n\nvoid svf_tick(svf_typedef *svf, float _input) {\n\tsvf->low = svf->delay2 + svf->a * svf->delay1;\n 8000264:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n 8000268:\tedd0 6a06 \tvldr\ts13, [r0, #24]\n 800026c:\ted90 7a04 \tvldr\ts14, [r0, #16]\n 8000270:\ted90 6a07 \tvldr\ts12, [r0, #28]\n 8000274:\teea6 7aa7 \tvfma.f32\ts14, s13, s15\n 8000278:\teea7 0ac6 \tvfms.f32\ts0, s15, s12\n 800027c:\ted80 7a00 \tvstr\ts14, [r0]\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n 8000280:\tee30 0a47 \tvsub.f32\ts0, s0, s14\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n\n\tsvf->delay1 = svf->band;\n\tsvf->delay2 = svf->low;\n 8000284:\ted80 7a04 \tvstr\ts14, [r0, #16]\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n 8000288:\teee6 7a80 \tvfma.f32\ts15, s13, s0\n\tsvf->high = _input - svf->low - (svf->q * svf->delay1);\n 800028c:\ted80 0a01 \tvstr\ts0, [r0, #4]\n\tsvf->band = (svf->a * svf->high) + svf->delay1;\n 8000290:\tedc0 7a02 \tvstr\ts15, [r0, #8]\n\tsvf->delay1 = svf->band;\n 8000294:\tedc0 7a03 \tvstr\ts15, [r0, #12]\n}\n 8000298:\t4770 \tbx\tlr\n 800029a:\tbf00 \tnop\n\n0800029c :\n\t\tsvf->a = 1.0f;\n\t}\n}\n\nvoid svf_set_a_direct(svf_typedef *svf, float _a) {\n\tsvf->a = _a;\n 800029c:\ted80 0a06 \tvstr\ts0, [r0, #24]\n}\n 80002a0:\t4770 \tbx\tlr\n 80002a2:\tbf00 \tnop\n\n080002a4 :\n\tsvf->q = 1.0f / _q;\n}\n\nfloat svf_get_low(svf_typedef *svf) {\n\treturn svf->low;\n}\n 80002a4:\ted90 0a00 \tvldr\ts0, [r0]\n 80002a8:\t4770 \tbx\tlr\n 80002aa:\tbf00 \tnop\n\n080002ac :\n\nfloat svf_get_high(svf_typedef *svf) {\n\treturn svf->high;\n}\n 80002ac:\ted90 0a01 \tvldr\ts0, [r0, #4]\n 80002b0:\t4770 \tbx\tlr\n 80002b2:\tbf00 \tnop\n\n080002b4 :\n\n#include \"lfo.h\"\n#include \"big_sine_wave.h\"\n\nuint32_t lfo_tick(volatile lfo_t *lfo, float _frequency, int16_t _mod) {\n\tlfo->phase_increment = PHINC_SCALE * _frequency;\n 80002b4:\teddf 7a14 \tvldr\ts15, [pc, #80]\t; 8000308 \n\tlfo->phase_index += lfo->phase_increment;\n\tlfo->raw = sine_10b[((lfo->phase_index >> 22) + _mod) & 1023];\n 80002b8:\t4a14 \tldr\tr2, [pc, #80]\t; (800030c )\n\tlfo->phase_increment = PHINC_SCALE * _frequency;\n 80002ba:\tee20 0a27 \tvmul.f32\ts0, s0, s15\nuint32_t lfo_tick(volatile lfo_t *lfo, float _frequency, int16_t _mod) {\n 80002be:\tb410 \tpush\t{r4}\n\tlfo->phase_increment = PHINC_SCALE * _frequency;\n 80002c0:\teebc 0ac0 \tvcvt.u32.f32\ts0, s0\n 80002c4:\ted80 0a02 \tvstr\ts0, [r0, #8]\n\tlfo->phase_index += lfo->phase_increment;\n 80002c8:\t6884 \tldr\tr4, [r0, #8]\n 80002ca:\t68c3 \tldr\tr3, [r0, #12]\n 80002cc:\t4423 \tadd\tr3, r4\n 80002ce:\t60c3 \tstr\tr3, [r0, #12]\n\tlfo->raw = sine_10b[((lfo->phase_index >> 22) + _mod) & 1023];\n 80002d0:\t68c3 \tldr\tr3, [r0, #12]\n\tlfo->out = (lfo->raw - 512) * 0.001953125f;\n\treturn lfo->out;\n}\n 80002d2:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n\tlfo->raw = sine_10b[((lfo->phase_index >> 22) + _mod) & 1023];\n 80002d6:\teb01 5193 \tadd.w\tr1, r1, r3, lsr #22\n 80002da:\tf3c1 0109 \tubfx\tr1, r1, #0, #10\n 80002de:\tf832 3011 \tldrh.w\tr3, [r2, r1, lsl #1]\n 80002e2:\t8003 \tstrh\tr3, [r0, #0]\n\tlfo->out = (lfo->raw - 512) * 0.001953125f;\n 80002e4:\t8803 \tldrh\tr3, [r0, #0]\n 80002e6:\tb29b \tuxth\tr3, r3\n 80002e8:\tf5a3 7300 \tsub.w\tr3, r3, #512\t; 0x200\n 80002ec:\tee07 3a90 \tvmov\ts15, r3\n 80002f0:\teefa 7aeb \tvcvt.f32.s32\ts15, s15, #9\n 80002f4:\tedc0 7a01 \tvstr\ts15, [r0, #4]\n\treturn lfo->out;\n 80002f8:\tedd0 7a01 \tvldr\ts15, [r0, #4]\n}\n 80002fc:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n 8000300:\tee17 0a90 \tvmov\tr0, s15\n 8000304:\t4770 \tbx\tlr\n 8000306:\tbf00 \tnop\n 8000308:\t479d4992 \t.word\t0x479d4992\n 800030c:\t080042b0 \t.word\t0x080042b0\n\n08000310 :\n\tap->write = j;\n\treturn output;\n}\n\nvoid shared_delay_tick(shared_delay_t *d) {\n\td->write = d->index;\n 8000310:\tf9b0 3008 \tldrsh.w\tr3, [r0, #8]\n 8000314:\t80c3 \tstrh\tr3, [r0, #6]\n\td->index--;\n 8000316:\t3b01 \tsubs\tr3, #1\n 8000318:\tb21a \tsxth\tr2, r3\n\tif (d->index < 0) {\n 800031a:\t2a00 \tcmp\tr2, #0\n\td->index--;\n 800031c:\t8102 \tstrh\tr2, [r0, #8]\n 800031e:\tb29b \tuxth\tr3, r3\n\tif (d->index < 0) {\n 8000320:\tda02 \tbge.n\t8000328 \n\t\td->index += d->bufsize;\n 8000322:\t8882 \tldrh\tr2, [r0, #4]\n 8000324:\t4413 \tadd\tr3, r2\n 8000326:\t8103 \tstrh\tr3, [r0, #8]\n\t}\n}\n 8000328:\t4770 \tbx\tlr\n 800032a:\tbf00 \tnop\n\n0800032c :\n\nvoid shared_delay_init(shared_delay_t *d, int16_t *_buf, uint16_t _bufsize) {\n\td->buf = _buf;\n\td->bufsize = _bufsize;\n\td->ms_scale = SAMPLE_RATE / 1000.0f;\n 800032c:\tf04f 4c84 \tmov.w\tip, #1107296256\t; 0x42000000\n\td->d1 = 0.0f;\n 8000330:\t2300 \tmovs\tr3, #0\n\td->buf = _buf;\n 8000332:\t6001 \tstr\tr1, [r0, #0]\n\td->bufsize = _bufsize;\n 8000334:\t8082 \tstrh\tr2, [r0, #4]\n\td->ms_scale = SAMPLE_RATE / 1000.0f;\n 8000336:\tf8c0 c00c \tstr.w\tip, [r0, #12]\n\td->d1 = 0.0f;\n 800033a:\t6103 \tstr\tr3, [r0, #16]\n}\n 800033c:\t4770 \tbx\tlr\n 800033e:\tbf00 \tnop\n\n08000340 :\nDMA_HandleTypeDef hdma_adc1;\nDMA_HandleTypeDef hdma_adc2;\n\n/* ADC1 init function */\nvoid MX_ADC1_Init(void)\n{\n 8000340:\tb510 \tpush\t{r4, lr}\n\n /* USER CODE BEGIN ADC1_Init 0 */\n\n /* USER CODE END ADC1_Init 0 */\n\n ADC_MultiModeTypeDef multimode = {0};\n 8000342:\t2400 \tmovs\tr4, #0\n{\n 8000344:\tb08c \tsub\tsp, #48\t; 0x30\n ADC_ChannelConfTypeDef sConfig = {0};\n 8000346:\t2220 \tmovs\tr2, #32\n 8000348:\t4621 \tmov\tr1, r4\n 800034a:\ta804 \tadd\tr0, sp, #16\n ADC_MultiModeTypeDef multimode = {0};\n 800034c:\te9cd 4401 \tstrd\tr4, r4, [sp, #4]\n 8000350:\t9403 \tstr\tr4, [sp, #12]\n ADC_ChannelConfTypeDef sConfig = {0};\n 8000352:\tf002 fe2d \tbl\t8002fb0 \n /* USER CODE BEGIN ADC1_Init 1 */\n\n /* USER CODE END ADC1_Init 1 */\n /** Common config\n */\n hadc1.Instance = ADC1;\n 8000356:\t4822 \tldr\tr0, [pc, #136]\t; (80003e0 )\n hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 8000358:\tf44f 3200 \tmov.w\tr2, #131072\t; 0x20000\n 800035c:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n 8000360:\te9c0 1200 \tstrd\tr1, r2, [r0]\n hadc1.Init.Resolution = ADC_RESOLUTION_10B;\n 8000364:\t2208 \tmovs\tr2, #8\n 8000366:\t6082 \tstr\tr2, [r0, #8]\n hadc1.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n hadc1.Init.GainCompensation = 0;\n hadc1.Init.ScanConvMode = ADC_SCAN_DISABLE;\n hadc1.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8000368:\t2204 \tmovs\tr2, #4\n 800036a:\te9c0 4205 \tstrd\tr4, r2, [r0, #20]\n hadc1.Init.LowPowerAutoWait = DISABLE;\n hadc1.Init.ContinuousConvMode = DISABLE;\n hadc1.Init.NbrOfConversion = 1;\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\n 800036e:\tf44f 6290 \tmov.w\tr2, #1152\t; 0x480\n hadc1.Init.NbrOfConversion = 1;\n 8000372:\t2301 \tmovs\tr3, #1\n hadc1.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T3_TRGO;\n 8000374:\t62c2 \tstr\tr2, [r0, #44]\t; 0x2c\n hadc1.Init.LowPowerAutoWait = DISABLE;\n 8000376:\t8384 \tstrh\tr4, [r0, #28]\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000378:\tf44f 6280 \tmov.w\tr2, #1024\t; 0x400\n hadc1.Init.GainCompensation = 0;\n 800037c:\te9c0 4403 \tstrd\tr4, r4, [r0, #12]\n hadc1.Init.NbrOfConversion = 1;\n 8000380:\t6203 \tstr\tr3, [r0, #32]\n hadc1.Init.DiscontinuousConvMode = DISABLE;\n 8000382:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n hadc1.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000386:\t6302 \tstr\tr2, [r0, #48]\t; 0x30\n hadc1.Init.DMAContinuousRequests = ENABLE;\n 8000388:\tf880 3038 \tstrb.w\tr3, [r0, #56]\t; 0x38\n hadc1.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 800038c:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n hadc1.Init.OversamplingMode = DISABLE;\n 800038e:\tf880 4040 \tstrb.w\tr4, [r0, #64]\t; 0x40\n if (HAL_ADC_Init(&hadc1) != HAL_OK)\n 8000392:\tf000 fdf9 \tbl\t8000f88 \n 8000396:\tb9c0 \tcbnz\tr0, 80003ca \n {\n Error_Handler();\n }\n /** Configure the ADC multi-mode\n */\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 8000398:\t2300 \tmovs\tr3, #0\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 800039a:\t4811 \tldr\tr0, [pc, #68]\t; (80003e0 )\n multimode.Mode = ADC_MODE_INDEPENDENT;\n 800039c:\t9301 \tstr\tr3, [sp, #4]\n if (HAL_ADCEx_MultiModeConfigChannel(&hadc1, &multimode) != HAL_OK)\n 800039e:\ta901 \tadd\tr1, sp, #4\n 80003a0:\tf001 fa5e \tbl\t8001860 \n 80003a4:\tb9c0 \tcbnz\tr0, 80003d8 \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_3;\n 80003a6:\t4a0f \tldr\tr2, [pc, #60]\t; (80003e4 )\n 80003a8:\t9204 \tstr\tr2, [sp, #16]\n sConfig.Rank = ADC_REGULAR_RANK_1;\n 80003aa:\t2306 \tmovs\tr3, #6\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n 80003ac:\te9cd 3305 \tstrd\tr3, r3, [sp, #20]\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 80003b0:\t247f \tmovs\tr4, #127\t; 0x7f\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n 80003b2:\t2204 \tmovs\tr2, #4\n sConfig.Offset = 0;\n 80003b4:\t2300 \tmovs\tr3, #0\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 80003b6:\t480a \tldr\tr0, [pc, #40]\t; (80003e0 )\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 80003b8:\t9407 \tstr\tr4, [sp, #28]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 80003ba:\ta904 \tadd\tr1, sp, #16\n sConfig.Offset = 0;\n 80003bc:\te9cd 2308 \tstrd\tr2, r3, [sp, #32]\n if (HAL_ADC_ConfigChannel(&hadc1, &sConfig) != HAL_OK)\n 80003c0:\tf000 ff34 \tbl\t800122c \n 80003c4:\tb920 \tcbnz\tr0, 80003d0 \n }\n /* USER CODE BEGIN ADC1_Init 2 */\n\n /* USER CODE END ADC1_Init 2 */\n\n}\n 80003c6:\tb00c \tadd\tsp, #48\t; 0x30\n 80003c8:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 80003ca:\tf000 facf \tbl\t800096c \n 80003ce:\te7e3 \tb.n\t8000398 \n Error_Handler();\n 80003d0:\tf000 facc \tbl\t800096c \n}\n 80003d4:\tb00c \tadd\tsp, #48\t; 0x30\n 80003d6:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 80003d8:\tf000 fac8 \tbl\t800096c \n 80003dc:\te7e3 \tb.n\t80003a6 \n 80003de:\tbf00 \tnop\n 80003e0:\t200000bc \t.word\t0x200000bc\n 80003e4:\t0c900008 \t.word\t0x0c900008\n\n080003e8 :\n/* ADC2 init function */\nvoid MX_ADC2_Init(void)\n{\n 80003e8:\tb510 \tpush\t{r4, lr}\n 80003ea:\tb088 \tsub\tsp, #32\n\n /* USER CODE BEGIN ADC2_Init 0 */\n\n /* USER CODE END ADC2_Init 0 */\n\n ADC_ChannelConfTypeDef sConfig = {0};\n 80003ec:\t2220 \tmovs\tr2, #32\n 80003ee:\t2100 \tmovs\tr1, #0\n 80003f0:\t4668 \tmov\tr0, sp\n 80003f2:\tf002 fddd \tbl\t8002fb0 \n\n /* USER CODE END ADC2_Init 1 */\n /** Common config\n */\n hadc2.Instance = ADC2;\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 80003f6:\t4c1c \tldr\tr4, [pc, #112]\t; (8000468 )\n hadc2.Instance = ADC2;\n 80003f8:\t481c \tldr\tr0, [pc, #112]\t; (800046c )\n hadc2.Init.ClockPrescaler = ADC_CLOCK_SYNC_PCLK_DIV2;\n 80003fa:\tf44f 3100 \tmov.w\tr1, #131072\t; 0x20000\n 80003fe:\te9c0 4100 \tstrd\tr4, r1, [r0]\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n hadc2.Init.GainCompensation = 0;\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8000402:\t2104 \tmovs\tr1, #4\n hadc2.Init.Resolution = ADC_RESOLUTION_12B;\n 8000404:\t2300 \tmovs\tr3, #0\n hadc2.Init.EOCSelection = ADC_EOC_SINGLE_CONV;\n 8000406:\t6181 \tstr\tr1, [r0, #24]\n hadc2.Init.LowPowerAutoWait = DISABLE;\n hadc2.Init.ContinuousConvMode = DISABLE;\n hadc2.Init.NbrOfConversion = 1;\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 8000408:\tf44f 61ac \tmov.w\tr1, #1376\t; 0x560\n hadc2.Init.NbrOfConversion = 1;\n 800040c:\t2201 \tmovs\tr2, #1\n hadc2.Init.ExternalTrigConv = ADC_EXTERNALTRIG_T2_TRGO;\n 800040e:\t62c1 \tstr\tr1, [r0, #44]\t; 0x2c\n hadc2.Init.LowPowerAutoWait = DISABLE;\n 8000410:\t8383 \tstrh\tr3, [r0, #28]\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000412:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hadc2.Init.DataAlign = ADC_DATAALIGN_RIGHT;\n 8000416:\te9c0 3302 \tstrd\tr3, r3, [r0, #8]\n hadc2.Init.ScanConvMode = ADC_SCAN_DISABLE;\n 800041a:\te9c0 3304 \tstrd\tr3, r3, [r0, #16]\n hadc2.Init.NbrOfConversion = 1;\n 800041e:\t6202 \tstr\tr2, [r0, #32]\n hadc2.Init.DiscontinuousConvMode = DISABLE;\n 8000420:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n hadc2.Init.ExternalTrigConvEdge = ADC_EXTERNALTRIGCONVEDGE_RISING;\n 8000424:\t6301 \tstr\tr1, [r0, #48]\t; 0x30\n hadc2.Init.DMAContinuousRequests = ENABLE;\n 8000426:\tf880 2038 \tstrb.w\tr2, [r0, #56]\t; 0x38\n hadc2.Init.Overrun = ADC_OVR_DATA_PRESERVED;\n 800042a:\t63c3 \tstr\tr3, [r0, #60]\t; 0x3c\n hadc2.Init.OversamplingMode = DISABLE;\n 800042c:\tf880 3040 \tstrb.w\tr3, [r0, #64]\t; 0x40\n if (HAL_ADC_Init(&hadc2) != HAL_OK)\n 8000430:\tf000 fdaa \tbl\t8000f88 \n 8000434:\tb988 \tcbnz\tr0, 800045a \n {\n Error_Handler();\n }\n /** Configure Regular Channel\n */\n sConfig.Channel = ADC_CHANNEL_1;\n 8000436:\t4a0e \tldr\tr2, [pc, #56]\t; (8000470 )\n 8000438:\t9200 \tstr\tr2, [sp, #0]\n sConfig.Rank = ADC_REGULAR_RANK_1;\n 800043a:\t2306 \tmovs\tr3, #6\n sConfig.SamplingTime = ADC_SAMPLETIME_247CYCLES_5;\n 800043c:\te9cd 3301 \tstrd\tr3, r3, [sp, #4]\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 8000440:\t247f \tmovs\tr4, #127\t; 0x7f\n sConfig.OffsetNumber = ADC_OFFSET_NONE;\n 8000442:\t2204 \tmovs\tr2, #4\n sConfig.Offset = 0;\n 8000444:\t2300 \tmovs\tr3, #0\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000446:\t4809 \tldr\tr0, [pc, #36]\t; (800046c )\n sConfig.SingleDiff = ADC_SINGLE_ENDED;\n 8000448:\t9403 \tstr\tr4, [sp, #12]\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 800044a:\t4669 \tmov\tr1, sp\n sConfig.Offset = 0;\n 800044c:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n if (HAL_ADC_ConfigChannel(&hadc2, &sConfig) != HAL_OK)\n 8000450:\tf000 feec \tbl\t800122c \n 8000454:\tb920 \tcbnz\tr0, 8000460 \n }\n /* USER CODE BEGIN ADC2_Init 2 */\n\n /* USER CODE END ADC2_Init 2 */\n\n}\n 8000456:\tb008 \tadd\tsp, #32\n 8000458:\tbd10 \tpop\t{r4, pc}\n Error_Handler();\n 800045a:\tf000 fa87 \tbl\t800096c \n 800045e:\te7ea \tb.n\t8000436 \n Error_Handler();\n 8000460:\tf000 fa84 \tbl\t800096c \n}\n 8000464:\tb008 \tadd\tsp, #32\n 8000466:\tbd10 \tpop\t{r4, pc}\n 8000468:\t50000100 \t.word\t0x50000100\n 800046c:\t20000050 \t.word\t0x20000050\n 8000470:\t04300002 \t.word\t0x04300002\n\n08000474 :\n\nstatic uint32_t HAL_RCC_ADC12_CLK_ENABLED=0;\n\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef* adcHandle)\n{\n 8000474:\tb570 \tpush\t{r4, r5, r6, lr}\n 8000476:\t4604 \tmov\tr4, r0\n 8000478:\tb09a \tsub\tsp, #104\t; 0x68\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800047a:\t2100 \tmovs\tr1, #0\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 800047c:\t2244 \tmovs\tr2, #68\t; 0x44\n 800047e:\ta809 \tadd\tr0, sp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000480:\te9cd 1104 \tstrd\tr1, r1, [sp, #16]\n 8000484:\te9cd 1106 \tstrd\tr1, r1, [sp, #24]\n 8000488:\t9108 \tstr\tr1, [sp, #32]\n RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};\n 800048a:\tf002 fd91 \tbl\t8002fb0 \n if(adcHandle->Instance==ADC1)\n 800048e:\t6823 \tldr\tr3, [r4, #0]\n 8000490:\tf1b3 4fa0 \tcmp.w\tr3, #1342177280\t; 0x50000000\n 8000494:\td004 \tbeq.n\t80004a0 \n\n /* USER CODE BEGIN ADC1_MspInit 1 */\n\n /* USER CODE END ADC1_MspInit 1 */\n }\n else if(adcHandle->Instance==ADC2)\n 8000496:\t4a50 \tldr\tr2, [pc, #320]\t; (80005d8 )\n 8000498:\t4293 \tcmp\tr3, r2\n 800049a:\td04c \tbeq.n\t8000536 \n\n /* USER CODE BEGIN ADC2_MspInit 1 */\n\n /* USER CODE END ADC2_MspInit 1 */\n }\n}\n 800049c:\tb01a \tadd\tsp, #104\t; 0x68\n 800049e:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 80004a0:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 80004a4:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 80004a8:\ta809 \tadd\tr0, sp, #36\t; 0x24\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 80004aa:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 80004ac:\t9318 \tstr\tr3, [sp, #96]\t; 0x60\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 80004ae:\tf002 fa55 \tbl\t800295c \n 80004b2:\t2800 \tcmp\tr0, #0\n 80004b4:\tf040 808a \tbne.w\t80005cc \n HAL_RCC_ADC12_CLK_ENABLED++;\n 80004b8:\t4a48 \tldr\tr2, [pc, #288]\t; (80005dc )\n 80004ba:\t6813 \tldr\tr3, [r2, #0]\n 80004bc:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 80004be:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 80004c0:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 80004c2:\td109 \tbne.n\t80004d8 \n __HAL_RCC_ADC12_CLK_ENABLE();\n 80004c4:\t4b46 \tldr\tr3, [pc, #280]\t; (80005e0 )\n 80004c6:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80004c8:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 80004cc:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80004ce:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80004d0:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 80004d4:\t9300 \tstr\tr3, [sp, #0]\n 80004d6:\t9b00 \tldr\tr3, [sp, #0]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80004d8:\t4b41 \tldr\tr3, [pc, #260]\t; (80005e0 )\n hdma_adc1.Instance = DMA1_Channel2;\n 80004da:\t4d42 \tldr\tr5, [pc, #264]\t; (80005e4 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80004dc:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80004de:\tf042 0201 \torr.w\tr2, r2, #1\n 80004e2:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80004e4:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80004e6:\tf003 0301 \tand.w\tr3, r3, #1\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 80004ea:\t2600 \tmovs\tr6, #0\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80004ec:\t9301 \tstr\tr3, [sp, #4]\n GPIO_InitStruct.Pin = GPIO_PIN_2;\n 80004ee:\t2204 \tmovs\tr2, #4\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80004f0:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_2;\n 80004f4:\t2303 \tmovs\tr3, #3\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80004f6:\ta904 \tadd\tr1, sp, #16\n GPIO_InitStruct.Pin = GPIO_PIN_2;\n 80004f8:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 80004fc:\t9606 \tstr\tr6, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80004fe:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000500:\tf001 fd20 \tbl\t8001f44 \n hdma_adc1.Init.Request = DMA_REQUEST_ADC1;\n 8000504:\t4a38 \tldr\tr2, [pc, #224]\t; (80005e8 )\n 8000506:\t2305 \tmovs\tr3, #5\n 8000508:\te9c5 2300 \tstrd\tr2, r3, [r5]\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 800050c:\tf44f 6380 \tmov.w\tr3, #1024\t; 0x400\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 8000510:\tf44f 7280 \tmov.w\tr2, #256\t; 0x100\n hdma_adc1.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 8000514:\t61ab \tstr\tr3, [r5, #24]\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\n 8000516:\t4628 \tmov\tr0, r5\n hdma_adc1.Init.Mode = DMA_CIRCULAR;\n 8000518:\t2320 \tmovs\tr3, #32\n hdma_adc1.Init.PeriphInc = DMA_PINC_DISABLE;\n 800051a:\te9c5 6602 \tstrd\tr6, r6, [r5, #8]\n hdma_adc1.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 800051e:\te9c5 6204 \tstrd\tr6, r2, [r5, #16]\n hdma_adc1.Init.Priority = DMA_PRIORITY_LOW;\n 8000522:\te9c5 3607 \tstrd\tr3, r6, [r5, #28]\n if (HAL_DMA_Init(&hdma_adc1) != HAL_OK)\n 8000526:\tf001 fbcf \tbl\t8001cc8 \n 800052a:\t2800 \tcmp\tr0, #0\n 800052c:\td14b \tbne.n\t80005c6 \n __HAL_LINKDMA(adcHandle,DMA_Handle,hdma_adc2);\n 800052e:\t6565 \tstr\tr5, [r4, #84]\t; 0x54\n 8000530:\t62ac \tstr\tr4, [r5, #40]\t; 0x28\n}\n 8000532:\tb01a \tadd\tsp, #104\t; 0x68\n 8000534:\tbd70 \tpop\t{r4, r5, r6, pc}\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000536:\tf44f 4200 \tmov.w\tr2, #32768\t; 0x8000\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 800053a:\tf04f 5300 \tmov.w\tr3, #536870912\t; 0x20000000\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 800053e:\ta809 \tadd\tr0, sp, #36\t; 0x24\n PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC12;\n 8000540:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n PeriphClkInit.Adc12ClockSelection = RCC_ADC12CLKSOURCE_SYSCLK;\n 8000542:\t9318 \tstr\tr3, [sp, #96]\t; 0x60\n if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK)\n 8000544:\tf002 fa0a \tbl\t800295c \n 8000548:\t2800 \tcmp\tr0, #0\n 800054a:\td142 \tbne.n\t80005d2 \n HAL_RCC_ADC12_CLK_ENABLED++;\n 800054c:\t4a23 \tldr\tr2, [pc, #140]\t; (80005dc )\n 800054e:\t6813 \tldr\tr3, [r2, #0]\n 8000550:\t3301 \tadds\tr3, #1\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000552:\t2b01 \tcmp\tr3, #1\n HAL_RCC_ADC12_CLK_ENABLED++;\n 8000554:\t6013 \tstr\tr3, [r2, #0]\n if(HAL_RCC_ADC12_CLK_ENABLED==1){\n 8000556:\td109 \tbne.n\t800056c \n __HAL_RCC_ADC12_CLK_ENABLE();\n 8000558:\t4b21 \tldr\tr3, [pc, #132]\t; (80005e0 )\n 800055a:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 800055c:\tf442 5200 \torr.w\tr2, r2, #8192\t; 0x2000\n 8000560:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000562:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 8000564:\tf403 5300 \tand.w\tr3, r3, #8192\t; 0x2000\n 8000568:\t9302 \tstr\tr3, [sp, #8]\n 800056a:\t9b02 \tldr\tr3, [sp, #8]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800056c:\t4b1c \tldr\tr3, [pc, #112]\t; (80005e0 )\n hdma_adc2.Instance = DMA1_Channel1;\n 800056e:\t4d1f \tldr\tr5, [pc, #124]\t; (80005ec )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000570:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 8000572:\tf042 0201 \torr.w\tr2, r2, #1\n 8000576:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 8000578:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 800057a:\tf003 0301 \tand.w\tr3, r3, #1\n 800057e:\t9303 \tstr\tr3, [sp, #12]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000580:\t2600 \tmovs\tr6, #0\n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 8000582:\t2201 \tmovs\tr2, #1\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000584:\ta904 \tadd\tr1, sp, #16\n 8000586:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_0;\n 800058a:\t2303 \tmovs\tr3, #3\n 800058c:\te9cd 2304 \tstrd\tr2, r3, [sp, #16]\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n 8000590:\t9606 \tstr\tr6, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000592:\t9b03 \tldr\tr3, [sp, #12]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 8000594:\tf001 fcd6 \tbl\t8001f44 \n hdma_adc2.Init.Request = DMA_REQUEST_ADC2;\n 8000598:\t4a15 \tldr\tr2, [pc, #84]\t; (80005f0 )\n 800059a:\t2324 \tmovs\tr3, #36\t; 0x24\n 800059c:\te9c5 2300 \tstrd\tr2, r3, [r5]\n hdma_adc2.Init.PeriphDataAlignment = DMA_PDATAALIGN_HALFWORD;\n 80005a0:\tf44f 7380 \tmov.w\tr3, #256\t; 0x100\n 80005a4:\te9c5 6304 \tstrd\tr6, r3, [r5, #16]\n hdma_adc2.Init.MemDataAlignment = DMA_MDATAALIGN_HALFWORD;\n 80005a8:\tf44f 6180 \tmov.w\tr1, #1024\t; 0x400\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 80005ac:\t2220 \tmovs\tr2, #32\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\n 80005ae:\tf44f 5340 \tmov.w\tr3, #12288\t; 0x3000\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 80005b2:\t4628 \tmov\tr0, r5\n hdma_adc2.Init.PeriphInc = DMA_PINC_DISABLE;\n 80005b4:\te9c5 6602 \tstrd\tr6, r6, [r5, #8]\n hdma_adc2.Init.Mode = DMA_CIRCULAR;\n 80005b8:\te9c5 1206 \tstrd\tr1, r2, [r5, #24]\n hdma_adc2.Init.Priority = DMA_PRIORITY_VERY_HIGH;\n 80005bc:\t622b \tstr\tr3, [r5, #32]\n if (HAL_DMA_Init(&hdma_adc2) != HAL_OK)\n 80005be:\tf001 fb83 \tbl\t8001cc8 \n 80005c2:\t2800 \tcmp\tr0, #0\n 80005c4:\td0b3 \tbeq.n\t800052e \n Error_Handler();\n 80005c6:\tf000 f9d1 \tbl\t800096c \n 80005ca:\te7b0 \tb.n\t800052e \n Error_Handler();\n 80005cc:\tf000 f9ce \tbl\t800096c \n 80005d0:\te772 \tb.n\t80004b8 \n Error_Handler();\n 80005d2:\tf000 f9cb \tbl\t800096c \n 80005d6:\te7b9 \tb.n\t800054c \n 80005d8:\t50000100 \t.word\t0x50000100\n 80005dc:\t20000044 \t.word\t0x20000044\n 80005e0:\t40021000 \t.word\t0x40021000\n 80005e4:\t2000012c \t.word\t0x2000012c\n 80005e8:\t4002001c \t.word\t0x4002001c\n 80005ec:\t20000194 \t.word\t0x20000194\n 80005f0:\t40020008 \t.word\t0x40020008\n\n080005f4 :\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid ADC1_Start() {\n\tHAL_ADC_Start_DMA(&hadc1, &ADC1_raw_data, 1);\n 80005f4:\t4902 \tldr\tr1, [pc, #8]\t; (8000600 )\n 80005f6:\t4803 \tldr\tr0, [pc, #12]\t; (8000604 )\n 80005f8:\t2201 \tmovs\tr2, #1\n 80005fa:\tf001 b8b9 \tb.w\t8001770 \n 80005fe:\tbf00 \tnop\n 8000600:\t20000128 \t.word\t0x20000128\n 8000604:\t200000bc \t.word\t0x200000bc\n\n08000608 :\n}\nvoid ADC2_Start() {\n\tHAL_ADC_Start_DMA(&hadc2, &ADC2_raw_data, 1);\n 8000608:\t4902 \tldr\tr1, [pc, #8]\t; (8000614 )\n 800060a:\t4803 \tldr\tr0, [pc, #12]\t; (8000618 )\n 800060c:\t2201 \tmovs\tr2, #1\n 800060e:\tf001 b8af \tb.w\t8001770 \n 8000612:\tbf00 \tnop\n 8000614:\t2000012a \t.word\t0x2000012a\n 8000618:\t20000050 \t.word\t0x20000050\n\n0800061c :\n\nDAC_HandleTypeDef hdac1;\n\n/* DAC1 init function */\nvoid MX_DAC1_Init(void)\n{\n 800061c:\tb500 \tpush\t{lr}\n 800061e:\tb08d \tsub\tsp, #52\t; 0x34\n\n /* USER CODE BEGIN DAC1_Init 0 */\n\n /* USER CODE END DAC1_Init 0 */\n\n DAC_ChannelConfTypeDef sConfig = {0};\n 8000620:\t2230 \tmovs\tr2, #48\t; 0x30\n 8000622:\t2100 \tmovs\tr1, #0\n 8000624:\t4668 \tmov\tr0, sp\n 8000626:\tf002 fcc3 \tbl\t8002fb0 \n /* USER CODE BEGIN DAC1_Init 1 */\n\n /* USER CODE END DAC1_Init 1 */\n /** DAC Initialization\n */\n hdac1.Instance = DAC1;\n 800062a:\t4815 \tldr\tr0, [pc, #84]\t; (8000680 )\n 800062c:\t4b15 \tldr\tr3, [pc, #84]\t; (8000684 )\n 800062e:\t6003 \tstr\tr3, [r0, #0]\n if (HAL_DAC_Init(&hdac1) != HAL_OK)\n 8000630:\tf001 f9fa \tbl\t8001a28 \n 8000634:\tb9c8 \tcbnz\tr0, 800066a \n {\n Error_Handler();\n }\n /** DAC channel OUT1 config\n */\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 8000636:\t2102 \tmovs\tr1, #2\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8000638:\t2200 \tmovs\tr2, #0\n sConfig.DAC_SignedFormat = DISABLE;\n sConfig.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_DISABLE;\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\n sConfig.DAC_Trigger2 = DAC_TRIGGER_NONE;\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\n 800063a:\t2301 \tmovs\tr3, #1\n sConfig.DAC_HighFrequency = DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC;\n 800063c:\t9100 \tstr\tr1, [sp, #0]\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 800063e:\t4810 \tldr\tr0, [pc, #64]\t; (8000680 )\n sConfig.DAC_DMADoubleDataMode = DISABLE;\n 8000640:\tf8ad 2004 \tstrh.w\tr2, [sp, #4]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8000644:\t4669 \tmov\tr1, sp\n sConfig.DAC_Trigger = DAC_TRIGGER_NONE;\n 8000646:\te9cd 2202 \tstrd\tr2, r2, [sp, #8]\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\n 800064a:\te9cd 2204 \tstrd\tr2, r2, [sp, #16]\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_EXTERNAL;\n 800064e:\t9306 \tstr\tr3, [sp, #24]\n sConfig.DAC_UserTrimming = DAC_TRIMMING_FACTORY;\n 8000650:\t9207 \tstr\tr2, [sp, #28]\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_1) != HAL_OK)\n 8000652:\tf001 fa4d \tbl\t8001af0 \n 8000656:\tb980 \tcbnz\tr0, 800067a \n {\n Error_Handler();\n }\n /** DAC channel OUT2 config\n */\n if (HAL_DAC_ConfigChannel(&hdac1, &sConfig, DAC_CHANNEL_2) != HAL_OK)\n 8000658:\t4809 \tldr\tr0, [pc, #36]\t; (8000680 )\n 800065a:\t2210 \tmovs\tr2, #16\n 800065c:\t4669 \tmov\tr1, sp\n 800065e:\tf001 fa47 \tbl\t8001af0 \n 8000662:\tb928 \tcbnz\tr0, 8000670 \n }\n /* USER CODE BEGIN DAC1_Init 2 */\n\n /* USER CODE END DAC1_Init 2 */\n\n}\n 8000664:\tb00d \tadd\tsp, #52\t; 0x34\n 8000666:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 800066a:\tf000 f97f \tbl\t800096c \n 800066e:\te7e2 \tb.n\t8000636 \n Error_Handler();\n 8000670:\tf000 f97c \tbl\t800096c \n}\n 8000674:\tb00d \tadd\tsp, #52\t; 0x34\n 8000676:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 800067a:\tf000 f977 \tbl\t800096c \n 800067e:\te7eb \tb.n\t8000658 \n 8000680:\t200001f4 \t.word\t0x200001f4\n 8000684:\t50000800 \t.word\t0x50000800\n\n08000688 :\n\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef* dacHandle)\n{\n 8000688:\tb500 \tpush\t{lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n if(dacHandle->Instance==DAC1)\n 800068a:\t4a1b \tldr\tr2, [pc, #108]\t; (80006f8 )\n 800068c:\t6801 \tldr\tr1, [r0, #0]\n{\n 800068e:\tb089 \tsub\tsp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000690:\t2300 \tmovs\tr3, #0\n if(dacHandle->Instance==DAC1)\n 8000692:\t4291 \tcmp\tr1, r2\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000694:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 8000698:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 800069c:\t9306 \tstr\tr3, [sp, #24]\n if(dacHandle->Instance==DAC1)\n 800069e:\td002 \tbeq.n\t80006a6 \n\n /* USER CODE BEGIN DAC1_MspInit 1 */\n\n /* USER CODE END DAC1_MspInit 1 */\n }\n}\n 80006a0:\tb009 \tadd\tsp, #36\t; 0x24\n 80006a2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_DAC1_CLK_ENABLE();\n 80006a6:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 80006aa:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 80006ae:\ted9f 7b10 \tvldr\td7, [pc, #64]\t; 80006f0 \n __HAL_RCC_DAC1_CLK_ENABLE();\n 80006b2:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80006b4:\tf442 3280 \torr.w\tr2, r2, #65536\t; 0x10000\n 80006b8:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80006ba:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80006bc:\tf402 3280 \tand.w\tr2, r2, #65536\t; 0x10000\n 80006c0:\t9200 \tstr\tr2, [sp, #0]\n 80006c2:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80006c4:\t6cda \tldr\tr2, [r3, #76]\t; 0x4c\n 80006c6:\tf042 0201 \torr.w\tr2, r2, #1\n 80006ca:\t64da \tstr\tr2, [r3, #76]\t; 0x4c\n 80006cc:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80006ce:\tf003 0301 \tand.w\tr3, r3, #1\n 80006d2:\t9301 \tstr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80006d4:\ta902 \tadd\tr1, sp, #8\n 80006d6:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = GPIO_PIN_4|GPIO_PIN_5;\n 80006da:\ted8d 7b02 \tvstr\td7, [sp, #8]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 80006de:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80006e0:\tf001 fc30 \tbl\t8001f44 \n}\n 80006e4:\tb009 \tadd\tsp, #36\t; 0x24\n 80006e6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80006ea:\tbf00 \tnop\n 80006ec:\tf3af 8000 \tnop.w\n 80006f0:\t00000030 \t.word\t0x00000030\n 80006f4:\t00000003 \t.word\t0x00000003\n 80006f8:\t50000800 \t.word\t0x50000800\n\n080006fc :\n }\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid DAC_Start() {\n 80006fc:\tb510 \tpush\t{r4, lr}\n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_1);\n 80006fe:\t4c0c \tldr\tr4, [pc, #48]\t; (8000730 )\n 8000700:\t2100 \tmovs\tr1, #0\n 8000702:\t4620 \tmov\tr0, r4\n 8000704:\tf001 f9a6 \tbl\t8001a54 \n\tHAL_DAC_Start(&hdac1, DAC_CHANNEL_2);\n 8000708:\t2110 \tmovs\tr1, #16\n 800070a:\t4620 \tmov\tr0, r4\n 800070c:\tf001 f9a2 \tbl\t8001a54 \n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, 2047);\n 8000710:\t2200 \tmovs\tr2, #0\n 8000712:\t4611 \tmov\tr1, r2\n 8000714:\tf240 73ff \tmovw\tr3, #2047\t; 0x7ff\n 8000718:\t4620 \tmov\tr0, r4\n 800071a:\tf001 f9d1 \tbl\t8001ac0 \n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\n 800071e:\t4620 \tmov\tr0, r4\n 8000720:\tf240 73ff \tmovw\tr3, #2047\t; 0x7ff\n}\n 8000724:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_2, DAC_ALIGN_12B_R, 2047);\n 8000728:\t2200 \tmovs\tr2, #0\n 800072a:\t2110 \tmovs\tr1, #16\n 800072c:\tf001 b9c8 \tb.w\t8001ac0 \n 8000730:\t200001f4 \t.word\t0x200001f4\n\n08000734 :\n */\nvoid MX_DMA_Init(void)\n{\n\n /* DMA controller clock enable */\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8000734:\t4b12 \tldr\tr3, [pc, #72]\t; (8000780 )\n{\n 8000736:\tb510 \tpush\t{r4, lr}\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8000738:\t6c98 \tldr\tr0, [r3, #72]\t; 0x48\n 800073a:\tf040 0004 \torr.w\tr0, r0, #4\n 800073e:\t6498 \tstr\tr0, [r3, #72]\t; 0x48\n 8000740:\t6c9c \tldr\tr4, [r3, #72]\t; 0x48\n{\n 8000742:\tb082 \tsub\tsp, #8\n __HAL_RCC_DMAMUX1_CLK_ENABLE();\n 8000744:\tf004 0404 \tand.w\tr4, r4, #4\n 8000748:\t9400 \tstr\tr4, [sp, #0]\n 800074a:\t9c00 \tldr\tr4, [sp, #0]\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800074c:\t6c9c \tldr\tr4, [r3, #72]\t; 0x48\n\n /* DMA interrupt init */\n /* DMA1_Channel1_IRQn interrupt configuration */\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 800074e:\t2101 \tmovs\tr1, #1\n __HAL_RCC_DMA1_CLK_ENABLE();\n 8000750:\t430c \torrs\tr4, r1\n 8000752:\t649c \tstr\tr4, [r3, #72]\t; 0x48\n 8000754:\t6c9b \tldr\tr3, [r3, #72]\t; 0x48\n 8000756:\t400b \tands\tr3, r1\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 8000758:\t2200 \tmovs\tr2, #0\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800075a:\t9301 \tstr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 800075c:\t200b \tmovs\tr0, #11\n __HAL_RCC_DMA1_CLK_ENABLE();\n 800075e:\t9b01 \tldr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(DMA1_Channel1_IRQn, 1, 0);\n 8000760:\tf001 f8fc \tbl\t800195c \n HAL_NVIC_EnableIRQ(DMA1_Channel1_IRQn);\n 8000764:\t200b \tmovs\tr0, #11\n 8000766:\tf001 f937 \tbl\t80019d8 \n /* DMA1_Channel2_IRQn interrupt configuration */\n HAL_NVIC_SetPriority(DMA1_Channel2_IRQn, 2, 0);\n 800076a:\t200c \tmovs\tr0, #12\n 800076c:\t2200 \tmovs\tr2, #0\n 800076e:\t2102 \tmovs\tr1, #2\n 8000770:\tf001 f8f4 \tbl\t800195c \n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\n 8000774:\t200c \tmovs\tr0, #12\n\n}\n 8000776:\tb002 \tadd\tsp, #8\n 8000778:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n HAL_NVIC_EnableIRQ(DMA1_Channel2_IRQn);\n 800077c:\tf001 b92c \tb.w\t80019d8 \n 8000780:\t40021000 \t.word\t0x40021000\n\n08000784 :\n/* USER CODE END 1 */\n\n/** Configure pins\n*/\nvoid MX_GPIO_Init(void)\n{\n 8000784:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000786:\t2400 \tmovs\tr4, #0\n{\n 8000788:\tb089 \tsub\tsp, #36\t; 0x24\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 800078a:\te9cd 4402 \tstrd\tr4, r4, [sp, #8]\n 800078e:\te9cd 4404 \tstrd\tr4, r4, [sp, #16]\n\n /* GPIO Ports Clock Enable */\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000792:\t4b1c \tldr\tr3, [pc, #112]\t; (8000804 )\n GPIO_InitTypeDef GPIO_InitStruct = {0};\n 8000794:\t9406 \tstr\tr4, [sp, #24]\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 8000796:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n\n /*Configure GPIO pin Output Level */\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n\n /*Configure GPIO pin Output Level */\n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\n 8000798:\t4d1b \tldr\tr5, [pc, #108]\t; (8000808 )\n __HAL_RCC_GPIOA_CLK_ENABLE();\n 800079a:\tf041 0101 \torr.w\tr1, r1, #1\n 800079e:\t64d9 \tstr\tr1, [r3, #76]\t; 0x4c\n 80007a0:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n 80007a2:\tf001 0101 \tand.w\tr1, r1, #1\n 80007a6:\t9100 \tstr\tr1, [sp, #0]\n 80007a8:\t9900 \tldr\tr1, [sp, #0]\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 80007aa:\t6cd9 \tldr\tr1, [r3, #76]\t; 0x4c\n 80007ac:\tf041 0102 \torr.w\tr1, r1, #2\n 80007b0:\t64d9 \tstr\tr1, [r3, #76]\t; 0x4c\n 80007b2:\t6cdb \tldr\tr3, [r3, #76]\t; 0x4c\n 80007b4:\tf003 0302 \tand.w\tr3, r3, #2\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 80007b8:\t4622 \tmov\tr2, r4\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 80007ba:\t9301 \tstr\tr3, [sp, #4]\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 80007bc:\t21c0 \tmovs\tr1, #192\t; 0xc0\n 80007be:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n __HAL_RCC_GPIOB_CLK_ENABLE();\n 80007c2:\t9b01 \tldr\tr3, [sp, #4]\n HAL_GPIO_WritePin(GPIOA, MUX_C_Pin|MUX_B_Pin, GPIO_PIN_RESET);\n 80007c4:\tf001 fcb8 \tbl\t8002138 \n HAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin, GPIO_PIN_RESET);\n 80007c8:\t4622 \tmov\tr2, r4\n 80007ca:\t4628 \tmov\tr0, r5\n 80007cc:\t2101 \tmovs\tr1, #1\n 80007ce:\tf001 fcb3 \tbl\t8002138 \n\n /*Configure GPIO pins : PAPin PAPin */\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80007d2:\t2600 \tmovs\tr6, #0\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80007d4:\ta902 \tadd\tr1, sp, #8\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80007d6:\t22c0 \tmovs\tr2, #192\t; 0xc0\n 80007d8:\t2301 \tmovs\tr3, #1\n 80007da:\t2700 \tmovs\tr7, #0\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80007dc:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n GPIO_InitStruct.Pin = MUX_C_Pin|MUX_B_Pin;\n 80007e0:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n 80007e4:\te9cd 6704 \tstrd\tr6, r7, [sp, #16]\n HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);\n 80007e8:\tf001 fbac \tbl\t8001f44 \n\n /*Configure GPIO pin : PtPin */\n GPIO_InitStruct.Pin = MUX_A_Pin;\n 80007ec:\t2201 \tmovs\tr2, #1\n 80007ee:\t2301 \tmovs\tr3, #1\n GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;\n GPIO_InitStruct.Pull = GPIO_NOPULL;\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_LOW;\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\n 80007f0:\ta902 \tadd\tr1, sp, #8\n 80007f2:\t4628 \tmov\tr0, r5\n GPIO_InitStruct.Pin = MUX_A_Pin;\n 80007f4:\te9cd 6704 \tstrd\tr6, r7, [sp, #16]\n 80007f8:\te9cd 2302 \tstrd\tr2, r3, [sp, #8]\n HAL_GPIO_Init(MUX_A_GPIO_Port, &GPIO_InitStruct);\n 80007fc:\tf001 fba2 \tbl\t8001f44 \n\n}\n 8000800:\tb009 \tadd\tsp, #36\t; 0x24\n 8000802:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 8000804:\t40021000 \t.word\t0x40021000\n 8000808:\t48000400 \t.word\t0x48000400\n 800080c:\t00000000 \t.word\t0x00000000\n\n08000810 :\n/**\n * @brief System Clock Configuration\n * @retval None\n */\nvoid SystemClock_Config(void)\n{\n 8000810:\tb510 \tpush\t{r4, lr}\n 8000812:\tb094 \tsub\tsp, #80\t; 0x50\n RCC_OscInitTypeDef RCC_OscInitStruct = {0};\n 8000814:\t2238 \tmovs\tr2, #56\t; 0x38\n 8000816:\t2100 \tmovs\tr1, #0\n 8000818:\ta806 \tadd\tr0, sp, #24\n 800081a:\tf002 fbc9 \tbl\t8002fb0 \n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 800081e:\t2300 \tmovs\tr3, #0\n\n /** Configure the main internal regulator output voltage\n */\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 8000820:\tf44f 7000 \tmov.w\tr0, #512\t; 0x200\n RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};\n 8000824:\te9cd 3300 \tstrd\tr3, r3, [sp]\n 8000828:\te9cd 3302 \tstrd\tr3, r3, [sp, #8]\n 800082c:\t9304 \tstr\tr3, [sp, #16]\n HAL_PWREx_ControlVoltageScaling(PWR_REGULATOR_VOLTAGE_SCALE1);\n 800082e:\tf001 fc89 \tbl\t8002144 \n /** Initializes the RCC Oscillators according to the specified parameters\n * in the RCC_OscInitTypeDef structure.\n */\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n RCC_OscInitStruct.HSIState = RCC_HSI_ON;\n 8000832:\tf44f 7280 \tmov.w\tr2, #256\t; 0x100\n 8000836:\t9209 \tstr\tr2, [sp, #36]\t; 0x24\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 8000838:\t2240 \tmovs\tr2, #64\t; 0x40\n RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\n RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV1;\n 800083a:\t2401 \tmovs\tr4, #1\n RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_DEFAULT;\n 800083c:\t920a \tstr\tr2, [sp, #40]\t; 0x28\n RCC_OscInitStruct.PLL.PLLN = 14;\n 800083e:\t220e \tmovs\tr2, #14\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 8000840:\t2302 \tmovs\tr3, #2\n RCC_OscInitStruct.PLL.PLLN = 14;\n 8000842:\te9cd 420f \tstrd\tr4, r2, [sp, #60]\t; 0x3c\n RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2;\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 8000846:\ta806 \tadd\tr0, sp, #24\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n 8000848:\t2204 \tmovs\tr2, #4\n RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI;\n 800084a:\te9cd 330d \tstrd\tr3, r3, [sp, #52]\t; 0x34\n RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;\n 800084e:\te9cd 3311 \tstrd\tr3, r3, [sp, #68]\t; 0x44\n RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSI;\n 8000852:\t9306 \tstr\tr3, [sp, #24]\n RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV4;\n 8000854:\t9213 \tstr\tr2, [sp, #76]\t; 0x4c\n if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)\n 8000856:\tf001 fcf3 \tbl\t8002240 \n 800085a:\tb108 \tcbz\tr0, 8000860 \n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\n Can only be executed in Privileged modes.\n */\n__STATIC_FORCEINLINE void __disable_irq(void)\n{\n __ASM volatile (\"cpsid i\" : : : \"memory\");\n 800085c:\tb672 \tcpsid\ti\nvoid Error_Handler(void)\n{\n /* USER CODE BEGIN Error_Handler_Debug */\n\t/* User can add his own implementation to report the HAL error return state */\n\t__disable_irq();\n\twhile (1) {\n 800085e:\te7fe \tb.n\t800085e \n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 8000860:\ted9f 7b09 \tvldr\td7, [pc, #36]\t; 8000888 \n 8000864:\ted8d 7b00 \tvstr\td7, [sp]\n 8000868:\ted9f 7b09 \tvldr\td7, [pc, #36]\t; 8000890 \n 800086c:\t4603 \tmov\tr3, r0\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 800086e:\t4621 \tmov\tr1, r4\n 8000870:\t4668 \tmov\tr0, sp\n RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK\n 8000872:\ted8d 7b02 \tvstr\td7, [sp, #8]\n RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;\n 8000876:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK)\n 8000878:\tf001 ff66 \tbl\t8002748 \n 800087c:\tb108 \tcbz\tr0, 8000882 \n 800087e:\tb672 \tcpsid\ti\n\twhile (1) {\n 8000880:\te7fe \tb.n\t8000880 \n}\n 8000882:\tb014 \tadd\tsp, #80\t; 0x50\n 8000884:\tbd10 \tpop\t{r4, pc}\n 8000886:\tbf00 \tnop\n 8000888:\t0000000f \t.word\t0x0000000f\n 800088c:\t00000003 \t.word\t0x00000003\n\t...\n\n08000898
:\n{\n 8000898:\tb508 \tpush\t{r3, lr}\n HAL_Init();\n 800089a:\tf000 fb41 \tbl\t8000f20 \n SystemClock_Config();\n 800089e:\tf7ff ffb7 \tbl\t8000810 \n MX_GPIO_Init();\n 80008a2:\tf7ff ff6f \tbl\t8000784 \n MX_DMA_Init();\n 80008a6:\tf7ff ff45 \tbl\t8000734 \n MX_ADC1_Init();\n 80008aa:\tf7ff fd49 \tbl\t8000340 \n MX_ADC2_Init();\n 80008ae:\tf7ff fd9b \tbl\t80003e8 \n MX_DAC1_Init();\n 80008b2:\tf7ff feb3 \tbl\t800061c \n MX_TIM2_Init();\n 80008b6:\tf000 fa29 \tbl\t8000d0c \n MX_TIM3_Init();\n 80008ba:\tf000 fa61 \tbl\t8000d80 \n\tsandbox_init();\n 80008be:\tf000 f8e7 \tbl\t8000a90 \n\tDAC_Start();\n 80008c2:\tf7ff ff1b \tbl\t80006fc \n\tADC1_Start();\n 80008c6:\tf7ff fe95 \tbl\t80005f4 \n\tADC2_Start();\n 80008ca:\tf7ff fe9d \tbl\t8000608 \n\tTIM2_Start();\n 80008ce:\tf000 facb \tbl\t8000e68 \n\tTIM3_Start();\n 80008d2:\tf000 facf \tbl\t8000e74 \n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 80008d6:\t4907 \tldr\tr1, [pc, #28]\t; (80008f4 )\n\tDWT->CYCCNT = 0;\n 80008d8:\t4b07 \tldr\tr3, [pc, #28]\t; (80008f8 )\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 80008da:\tf8d1 20fc \tldr.w\tr2, [r1, #252]\t; 0xfc\n\tDWT->CYCCNT = 0;\n 80008de:\t2000 \tmovs\tr0, #0\n\tCoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;\n 80008e0:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 80008e4:\tf8c1 20fc \tstr.w\tr2, [r1, #252]\t; 0xfc\n\tDWT->CYCCNT = 0;\n 80008e8:\t6058 \tstr\tr0, [r3, #4]\n\tDWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;\n 80008ea:\t681a \tldr\tr2, [r3, #0]\n 80008ec:\tf042 0201 \torr.w\tr2, r2, #1\n 80008f0:\t601a \tstr\tr2, [r3, #0]\n\twhile (1) {\n 80008f2:\te7fe \tb.n\t80008f2 \n 80008f4:\te000ed00 \t.word\t0xe000ed00\n 80008f8:\te0001000 \t.word\t0xe0001000\n\n080008fc :\n\tif (hadc->Instance == ADC1) {\n 80008fc:\t6803 \tldr\tr3, [r0, #0]\n 80008fe:\tf1b3 4fa0 \tcmp.w\tr3, #1342177280\t; 0x50000000\n 8000902:\td000 \tbeq.n\t8000906 \n 8000904:\t4770 \tbx\tlr\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc) {\n 8000906:\tb510 \tpush\t{r4, lr}\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\n 8000908:\t4c14 \tldr\tr4, [pc, #80]\t; (800095c )\n 800090a:\t4915 \tldr\tr1, [pc, #84]\t; (8000960 )\n 800090c:\t7823 \tldrb\tr3, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\n 800090e:\t4815 \tldr\tr0, [pc, #84]\t; (8000964 )\n\t\tADC1_channel_data[mux_channel++] = ADC1_raw_data;\n 8000910:\t1c5a \tadds\tr2, r3, #1\n 8000912:\tb2d2 \tuxtb\tr2, r2\n 8000914:\t7022 \tstrb\tr2, [r4, #0]\n 8000916:\t880a \tldrh\tr2, [r1, #0]\n 8000918:\t4913 \tldr\tr1, [pc, #76]\t; (8000968 )\n 800091a:\tb2db \tuxtb\tr3, r3\n 800091c:\tb292 \tuxth\tr2, r2\n 800091e:\tf821 2013 \tstrh.w\tr2, [r1, r3, lsl #1]\n\t\tif (mux_channel > (NUM_ADC1_CHANNELS-1)) {\n 8000922:\t7823 \tldrb\tr3, [r4, #0]\n 8000924:\t2b03 \tcmp\tr3, #3\n\t\t\tmux_channel = 0;\n 8000926:\tbf84 \titt\thi\n 8000928:\t2300 \tmovhi\tr3, #0\n 800092a:\t7023 \tstrbhi\tr3, [r4, #0]\n\t\t\t\t(GPIO_PinState) (mux_channel & 1));\n 800092c:\t7822 \tldrb\tr2, [r4, #0]\n\t\tHAL_GPIO_WritePin(MUX_A_GPIO_Port, MUX_A_Pin,\n 800092e:\t2101 \tmovs\tr1, #1\n 8000930:\tf002 0201 \tand.w\tr2, r2, #1\n 8000934:\tf001 fc00 \tbl\t8002138 \n\t\tHAL_GPIO_WritePin(MUX_B_GPIO_Port, MUX_B_Pin,\n 8000938:\t7822 \tldrb\tr2, [r4, #0]\n 800093a:\t2180 \tmovs\tr1, #128\t; 0x80\n 800093c:\tf3c2 0240 \tubfx\tr2, r2, #1, #1\n 8000940:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 8000944:\tf001 fbf8 \tbl\t8002138 \n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\n 8000948:\t7822 \tldrb\tr2, [r4, #0]\n 800094a:\t2140 \tmovs\tr1, #64\t; 0x40\n}\n 800094c:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n\t\tHAL_GPIO_WritePin(MUX_C_GPIO_Port, MUX_C_Pin,\n 8000950:\tf3c2 0280 \tubfx\tr2, r2, #2, #1\n 8000954:\tf04f 4090 \tmov.w\tr0, #1207959552\t; 0x48000000\n 8000958:\tf001 bbee \tb.w\t8002138 \n 800095c:\t20000214 \t.word\t0x20000214\n 8000960:\t20000128 \t.word\t0x20000128\n 8000964:\t48000400 \t.word\t0x48000400\n 8000968:\t2000018c \t.word\t0x2000018c\n\n0800096c :\n 800096c:\tb672 \tcpsid\ti\n\twhile (1) {\n 800096e:\te7fe \tb.n\t800096e \n\n08000970 :\n\n\treturn signal_output;\n\n}\n\nvoid control_tick(reverb_params_typedef *params, float _input) {\n 8000970:\tb538 \tpush\t{r3, r4, r5, lr}\n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n 8000972:\t4a39 \tldr\tr2, [pc, #228]\t; (8000a58 )\n 8000974:\t8803 \tldrh\tr3, [r0, #0]\n 8000976:\t4939 \tldr\tr1, [pc, #228]\t; (8000a5c )\n 8000978:\ted9f 7a39 \tvldr\ts14, [pc, #228]\t; 8000a60 \n 800097c:\ted91 6a00 \tvldr\ts12, [r1]\n 8000980:\tedd1 7a00 \tvldr\ts15, [r1]\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 8000984:\t4c37 \tldr\tr4, [pc, #220]\t; (8000a64 )\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 8000986:\teddf 5a38 \tvldr\ts11, [pc, #224]\t; 8000a68 \n 800098a:\t4d38 \tldr\tr5, [pc, #224]\t; (8000a6c )\n 800098c:\ted9f 4a38 \tvldr\ts8, [pc, #224]\t; 8000a70 \n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 8000990:\teddf 4a38 \tvldr\ts9, [pc, #224]\t; 8000a74 \n\n\tif(lp_cutoff_pot > 0.9999f) {\n 8000994:\ted9f 5a38 \tvldr\ts10, [pc, #224]\t; 8000a78 \n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n 8000998:\teb02 0383 \tadd.w\tr3, r2, r3, lsl #2\n 800099c:\tedd3 6a00 \tvldr\ts13, [r3]\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 80009a0:\t8843 \tldrh\tr3, [r0, #2]\n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n 80009a2:\tee76 6ac6 \tvsub.f32\ts13, s13, s12\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 80009a6:\teb02 0383 \tadd.w\tr3, r2, r3, lsl #2\n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n 80009aa:\teee6 7a87 \tvfma.f32\ts15, s13, s14\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 80009ae:\ted93 6a00 \tvldr\ts12, [r3]\n\thp_cutoff_pot += ((float_expo_table[params->hp_cutoff]) - hp_cutoff_pot) * 0.03f;\n 80009b2:\tedc1 7a00 \tvstr\ts15, [r1]\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 80009b6:\tedd4 6a00 \tvldr\ts13, [r4]\n 80009ba:\teddf 7a30 \tvldr\ts15, [pc, #192]\t; 8000a7c \n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009be:\t88c3 \tldrh\tr3, [r0, #6]\n\tlp_cutoff_pot += ((float_expo_table[params->lp_cutoff] * 1.05f) - lp_cutoff_pot) * 0.03f;\n 80009c0:\teed6 6a27 \tvfnms.f32\ts13, s12, s15\n 80009c4:\tedd4 7a00 \tvldr\ts15, [r4]\n 80009c8:\teee6 7a87 \tvfma.f32\ts15, s13, s14\n 80009cc:\tedc4 7a00 \tvstr\ts15, [r4]\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009d0:\tee07 3a90 \tvmov\ts15, r3\n 80009d4:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 80009d8:\t8883 \tldrh\tr3, [r0, #4]\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009da:\tedd5 3a00 \tvldr\ts7, [r5]\n 80009de:\tedd5 6a00 \tvldr\ts13, [r5]\n\t\tlp_cutoff_pot = 0.9999f;\n\t}\n\n\tsvf_set_a_direct(&feedback_highpass, hp_cutoff_pot * 0.7f);\n 80009e2:\t4827 \tldr\tr0, [pc, #156]\t; (8000a80 )\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009e4:\tee67 7aa5 \tvmul.f32\ts15, s15, s11\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 80009e8:\tee06 3a10 \tvmov\ts12, r3\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009ec:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 80009f0:\teeb8 6ac6 \tvcvt.f32.s32\ts12, s12\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 80009f4:\tee17 3a90 \tvmov\tr3, s15\n 80009f8:\tb29b \tuxth\tr3, r3\n 80009fa:\teb02 0283 \tadd.w\tr2, r2, r3, lsl #2\n 80009fe:\tedd2 5a66 \tvldr\ts11, [r2, #408]\t; 0x198\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 8000a02:\t4b20 \tldr\tr3, [pc, #128]\t; (8000a84 )\n\tsize_pot += ((float_expo_table[(uint16_t) (params->size * SIZE_POT_SCALE) + SIZE_POT_OFFSET]) - size_pot) * 0.001f;\n 8000a04:\tee75 5ae3 \tvsub.f32\ts11, s11, s7\n 8000a08:\teef0 7a66 \tvmov.f32\ts15, s13\n 8000a0c:\teee5 7a84 \tvfma.f32\ts15, s11, s8\n 8000a10:\tedc5 7a00 \tvstr\ts15, [r5]\n\tfeedback_pot += ((params->feedback / -1024.0f) - feedback_pot) * 0.03f;\n 8000a14:\tedd3 6a00 \tvldr\ts13, [r3]\n 8000a18:\tedd3 7a00 \tvldr\ts15, [r3]\n 8000a1c:\teed6 6a24 \tvfnms.f32\ts13, s12, s9\n 8000a20:\teee6 7a87 \tvfma.f32\ts15, s13, s14\n 8000a24:\tedc3 7a00 \tvstr\ts15, [r3]\n\tif(lp_cutoff_pot > 0.9999f) {\n 8000a28:\tedd4 7a00 \tvldr\ts15, [r4]\n 8000a2c:\teef4 7ac5 \tvcmpe.f32\ts15, s10\n 8000a30:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\t\tlp_cutoff_pot = 0.9999f;\n 8000a34:\tbfc8 \tit\tgt\n 8000a36:\ted84 5a00 \tvstrgt\ts10, [r4]\n\tsvf_set_a_direct(&feedback_highpass, hp_cutoff_pot * 0.7f);\n 8000a3a:\ted91 0a00 \tvldr\ts0, [r1]\n 8000a3e:\teddf 7a12 \tvldr\ts15, [pc, #72]\t; 8000a88 \n 8000a42:\tee20 0a27 \tvmul.f32\ts0, s0, s15\n 8000a46:\tf7ff fc29 \tbl\t800029c \n\tsvf_set_a_direct(&feedback_lowpass, lp_cutoff_pot);\n 8000a4a:\ted94 0a00 \tvldr\ts0, [r4]\n 8000a4e:\t480f \tldr\tr0, [pc, #60]\t; (8000a8c )\n}\n 8000a50:\te8bd 4038 \tldmia.w\tsp!, {r3, r4, r5, lr}\n\tsvf_set_a_direct(&feedback_lowpass, lp_cutoff_pot);\n 8000a54:\tf7ff bc22 \tb.w\t800029c \n 8000a58:\t080032b0 \t.word\t0x080032b0\n 8000a5c:\t20000258 \t.word\t0x20000258\n 8000a60:\t3cf5c28f \t.word\t0x3cf5c28f\n 8000a64:\t20000210 \t.word\t0x20000210\n 8000a68:\t3f666666 \t.word\t0x3f666666\n 8000a6c:\t20000208 \t.word\t0x20000208\n 8000a70:\t3a83126f \t.word\t0x3a83126f\n 8000a74:\tba800000 \t.word\t0xba800000\n 8000a78:\t3f7ff972 \t.word\t0x3f7ff972\n 8000a7c:\t3f866666 \t.word\t0x3f866666\n 8000a80:\t2000030c \t.word\t0x2000030c\n 8000a84:\t2000020c \t.word\t0x2000020c\n 8000a88:\t3f333333 \t.word\t0x3f333333\n 8000a8c:\t200002c4 \t.word\t0x200002c4\n\n08000a90 :\n\nvoid sandbox_init() {\n 8000a90:\tb508 \tpush\t{r3, lr}\n\t// delays\n\tshared_delay_init(&d_mgr, shared_buf, SHARED_BUF_SIZE);\n 8000a92:\tf643 2298 \tmovw\tr2, #15000\t; 0x3a98\n 8000a96:\t492e \tldr\tr1, [pc, #184]\t; (8000b50 )\n 8000a98:\t482e \tldr\tr0, [pc, #184]\t; (8000b54 )\n 8000a9a:\tf7ff fc47 \tbl\t800032c \n\n\t// filtas\n\tsvf_init(&input_lowpass, LP_INPUT_CUTOFF, 0.707f);\n 8000a9e:\teddf 0a2e \tvldr\ts1, [pc, #184]\t; 8000b58 \n 8000aa2:\ted9f 0a2e \tvldr\ts0, [pc, #184]\t; 8000b5c \n 8000aa6:\t482e \tldr\tr0, [pc, #184]\t; (8000b60 )\n 8000aa8:\tf7ff fbb6 \tbl\t8000218 \n\tsvf_init(&input_highpass, HP_INPUT_CUTOFF, 0.707f);\n 8000aac:\teddf 0a2a \tvldr\ts1, [pc, #168]\t; 8000b58 \n 8000ab0:\t482c \tldr\tr0, [pc, #176]\t; (8000b64 )\n 8000ab2:\teeb3 0a04 \tvmov.f32\ts0, #52\t; 0x41a00000 20.0\n 8000ab6:\tf7ff fbaf \tbl\t8000218 \n\tsvf_init(&feedback_lowpass, LP_FEEDBACK_CUTOFF, 0.8f);\n 8000aba:\teddf 0a2b \tvldr\ts1, [pc, #172]\t; 8000b68 \n 8000abe:\ted9f 0a2b \tvldr\ts0, [pc, #172]\t; 8000b6c \n 8000ac2:\t482b \tldr\tr0, [pc, #172]\t; (8000b70 )\n 8000ac4:\tf7ff fba8 \tbl\t8000218 \n\tsvf_init(&feedback_highpass, HP_FEEDBACK_CUTOFF, 0.8f);\n 8000ac8:\teddf 0a27 \tvldr\ts1, [pc, #156]\t; 8000b68 \n 8000acc:\ted9f 0a29 \tvldr\ts0, [pc, #164]\t; 8000b74 \n 8000ad0:\t4829 \tldr\tr0, [pc, #164]\t; (8000b78 )\n 8000ad2:\tf7ff fba1 \tbl\t8000218 \n\n\t// dithering filtas\n\tsvf_init(&svf1, 30000.0f, 0.7f);\n 8000ad6:\teddf 0a29 \tvldr\ts1, [pc, #164]\t; 8000b7c \n 8000ada:\ted9f 0a29 \tvldr\ts0, [pc, #164]\t; 8000b80 \n 8000ade:\t4829 \tldr\tr0, [pc, #164]\t; (8000b84 )\n 8000ae0:\tf7ff fb9a \tbl\t8000218 \n\tsvf_init(&svf2, 30000.0f, 0.7f);\n 8000ae4:\teddf 0a25 \tvldr\ts1, [pc, #148]\t; 8000b7c \n 8000ae8:\ted9f 0a25 \tvldr\ts0, [pc, #148]\t; 8000b80 \n 8000aec:\t4826 \tldr\tr0, [pc, #152]\t; (8000b88 )\n 8000aee:\tf7ff fb93 \tbl\t8000218 \n\tsvf_init(&svf3, 8000.0f, 0.8f);\n 8000af2:\teddf 0a1d \tvldr\ts1, [pc, #116]\t; 8000b68 \n 8000af6:\ted9f 0a19 \tvldr\ts0, [pc, #100]\t; 8000b5c \n 8000afa:\t4824 \tldr\tr0, [pc, #144]\t; (8000b8c )\n 8000afc:\tf7ff fb8c \tbl\t8000218 \n\n\t// check for wild boy delay times\n\ttotal_time = 0;\n\tfor (uint8_t i = 0; i < NUM_INPUT_APS; i++) {\n\t\ttotal_time += input_times[i];\n 8000b00:\t4b23 \tldr\tr3, [pc, #140]\t; (8000b90 )\n\t}\n\tfor (uint8_t i = 0; i < NUM_LOOP_APS; i++) {\n\t\ttotal_time += loop_times[i];\n 8000b02:\t4a24 \tldr\tr2, [pc, #144]\t; (8000b94 )\n\t\ttotal_time += input_times[i];\n 8000b04:\tedd3 7a00 \tvldr\ts15, [r3]\n 8000b08:\tedd3 6a01 \tvldr\ts13, [r3, #4]\n 8000b0c:\ted93 7a02 \tvldr\ts14, [r3, #8]\n 8000b10:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 8000b14:\tedd3 6a03 \tvldr\ts13, [r3, #12]\n 8000b18:\t4b1f \tldr\tr3, [pc, #124]\t; (8000b98 )\n 8000b1a:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\t\ttotal_time += loop_times[i];\n 8000b1e:\ted92 7a00 \tvldr\ts14, [r2]\n\t\ttotal_time += input_times[i];\n 8000b22:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n\t\ttotal_time += loop_times[i];\n 8000b26:\tedd2 6a01 \tvldr\ts13, [r2, #4]\n 8000b2a:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n 8000b2e:\ted92 7a02 \tvldr\ts14, [r2, #8]\n 8000b32:\tee77 7aa6 \tvadd.f32\ts15, s15, s13\n 8000b36:\tee77 7a87 \tvadd.f32\ts15, s15, s14\n\t}\n\n\tif (total_time > MAX_MS_DELAY) {\n 8000b3a:\ted9f 7a18 \tvldr\ts14, [pc, #96]\t; 8000b9c \n 8000b3e:\tedc3 7a00 \tvstr\ts15, [r3]\n 8000b42:\teef4 7ac7 \tvcmpe.f32\ts15, s14\n 8000b46:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8000b4a:\tdc00 \tbgt.n\t8000b4e \n\t\twhile (1) {\n\t\t\t//chill out here\n\t\t}\n\t}\n}\n 8000b4c:\tbd08 \tpop\t{r3, pc}\n\t\twhile (1) {\n 8000b4e:\te7fe \tb.n\t8000b4e \n 8000b50:\t20000380 \t.word\t0x20000380\n 8000b54:\t2000032c \t.word\t0x2000032c\n 8000b58:\t3f34fdf4 \t.word\t0x3f34fdf4\n 8000b5c:\t45fa0000 \t.word\t0x45fa0000\n 8000b60:\t20000360 \t.word\t0x20000360\n 8000b64:\t2000025c \t.word\t0x2000025c\n 8000b68:\t3f4ccccd \t.word\t0x3f4ccccd\n 8000b6c:\t451c4000 \t.word\t0x451c4000\n 8000b70:\t200002c4 \t.word\t0x200002c4\n 8000b74:\t437a0000 \t.word\t0x437a0000\n 8000b78:\t2000030c \t.word\t0x2000030c\n 8000b7c:\t3f333333 \t.word\t0x3f333333\n 8000b80:\t46ea6000 \t.word\t0x46ea6000\n 8000b84:\t20000340 \t.word\t0x20000340\n 8000b88:\t200002e8 \t.word\t0x200002e8\n 8000b8c:\t2000027c \t.word\t0x2000027c\n 8000b90:\t20000000 \t.word\t0x20000000\n 8000b94:\t20000010 \t.word\t0x20000010\n 8000b98:\t2000029c \t.word\t0x2000029c\n 8000b9c:\t43ea6000 \t.word\t0x43ea6000\n\n08000ba0 :\n{\n /* USER CODE BEGIN MspInit 0 */\n\n /* USER CODE END MspInit 0 */\n\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8000ba0:\t4b0b \tldr\tr3, [pc, #44]\t; (8000bd0 )\n 8000ba2:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n 8000ba4:\tf042 0201 \torr.w\tr2, r2, #1\n 8000ba8:\t661a \tstr\tr2, [r3, #96]\t; 0x60\n 8000baa:\t6e1a \tldr\tr2, [r3, #96]\t; 0x60\n{\n 8000bac:\tb082 \tsub\tsp, #8\n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8000bae:\tf002 0201 \tand.w\tr2, r2, #1\n 8000bb2:\t9200 \tstr\tr2, [sp, #0]\n 8000bb4:\t9a00 \tldr\tr2, [sp, #0]\n __HAL_RCC_PWR_CLK_ENABLE();\n 8000bb6:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8000bb8:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8000bbc:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8000bbe:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8000bc0:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8000bc4:\t9301 \tstr\tr3, [sp, #4]\n 8000bc6:\t9b01 \tldr\tr3, [sp, #4]\n HAL_PWREx_DisableUCPDDeadBattery();\n\n /* USER CODE BEGIN MspInit 1 */\n\n /* USER CODE END MspInit 1 */\n}\n 8000bc8:\tb002 \tadd\tsp, #8\n HAL_PWREx_DisableUCPDDeadBattery();\n 8000bca:\tf001 bb31 \tb.w\t8002230 \n 8000bce:\tbf00 \tnop\n 8000bd0:\t40021000 \t.word\t0x40021000\n\n08000bd4 :\n{\n /* USER CODE BEGIN NonMaskableInt_IRQn 0 */\n\n /* USER CODE END NonMaskableInt_IRQn 0 */\n /* USER CODE BEGIN NonMaskableInt_IRQn 1 */\n\twhile (1) {\n 8000bd4:\te7fe \tb.n\t8000bd4 \n 8000bd6:\tbf00 \tnop\n\n08000bd8 :\nvoid HardFault_Handler(void)\n{\n /* USER CODE BEGIN HardFault_IRQn 0 */\n\n /* USER CODE END HardFault_IRQn 0 */\n while (1)\n 8000bd8:\te7fe \tb.n\t8000bd8 \n 8000bda:\tbf00 \tnop\n\n08000bdc :\nvoid MemManage_Handler(void)\n{\n /* USER CODE BEGIN MemoryManagement_IRQn 0 */\n\n /* USER CODE END MemoryManagement_IRQn 0 */\n while (1)\n 8000bdc:\te7fe \tb.n\t8000bdc \n 8000bde:\tbf00 \tnop\n\n08000be0 :\nvoid BusFault_Handler(void)\n{\n /* USER CODE BEGIN BusFault_IRQn 0 */\n\n /* USER CODE END BusFault_IRQn 0 */\n while (1)\n 8000be0:\te7fe \tb.n\t8000be0 \n 8000be2:\tbf00 \tnop\n\n08000be4 :\nvoid UsageFault_Handler(void)\n{\n /* USER CODE BEGIN UsageFault_IRQn 0 */\n\n /* USER CODE END UsageFault_IRQn 0 */\n while (1)\n 8000be4:\te7fe \tb.n\t8000be4 \n 8000be6:\tbf00 \tnop\n\n08000be8 :\n\n /* USER CODE END SVCall_IRQn 0 */\n /* USER CODE BEGIN SVCall_IRQn 1 */\n\n /* USER CODE END SVCall_IRQn 1 */\n}\n 8000be8:\t4770 \tbx\tlr\n 8000bea:\tbf00 \tnop\n\n08000bec :\n 8000bec:\t4770 \tbx\tlr\n 8000bee:\tbf00 \tnop\n\n08000bf0 :\n 8000bf0:\t4770 \tbx\tlr\n 8000bf2:\tbf00 \tnop\n\n08000bf4 :\nvoid SysTick_Handler(void)\n{\n /* USER CODE BEGIN SysTick_IRQn 0 */\n\n /* USER CODE END SysTick_IRQn 0 */\n HAL_IncTick();\n 8000bf4:\tf000 b9a4 \tb.w\t8000f40 \n\n08000bf8 :\nvoid DMA1_Channel1_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel1_IRQn 0 */\n\n /* USER CODE END DMA1_Channel1_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc2);\n 8000bf8:\t4801 \tldr\tr0, [pc, #4]\t; (8000c00 )\n 8000bfa:\tf001 b955 \tb.w\t8001ea8 \n 8000bfe:\tbf00 \tnop\n 8000c00:\t20000194 \t.word\t0x20000194\n\n08000c04 :\nvoid DMA1_Channel2_IRQHandler(void)\n{\n /* USER CODE BEGIN DMA1_Channel2_IRQn 0 */\n\n /* USER CODE END DMA1_Channel2_IRQn 0 */\n HAL_DMA_IRQHandler(&hdma_adc1);\n 8000c04:\t4801 \tldr\tr0, [pc, #4]\t; (8000c0c )\n 8000c06:\tf001 b94f \tb.w\t8001ea8 \n 8000c0a:\tbf00 \tnop\n 8000c0c:\t2000012c \t.word\t0x2000012c\n\n08000c10 :\n\n/**\n * @brief This function handles TIM2 global interrupt.\n */\nvoid TIM2_IRQHandler(void)\n{\n 8000c10:\tb538 \tpush\t{r3, r4, r5, lr}\n /* USER CODE BEGIN TIM2_IRQn 0 */\n\ttim2_tick_end = DWT->CYCCNT;\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8000c12:\t4a1a \tldr\tr2, [pc, #104]\t; (8000c7c )\n\ttim2_tick_end = DWT->CYCCNT;\n 8000c14:\t4c1a \tldr\tr4, [pc, #104]\t; (8000c80 )\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8000c16:\t6810 \tldr\tr0, [r2, #0]\n\ttim2_tick_end = DWT->CYCCNT;\n 8000c18:\t6863 \tldr\tr3, [r4, #4]\n 8000c1a:\t4d1a \tldr\tr5, [pc, #104]\t; (8000c84 )\n\ttim2_tick_start = DWT->CYCCNT;\n\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8000c1c:\t491a \tldr\tr1, [pc, #104]\t; (8000c88 )\n\ttim2_tick_end = DWT->CYCCNT;\n 8000c1e:\t602b \tstr\tr3, [r5, #0]\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8000c20:\t1a1b \tsubs\tr3, r3, r0\n 8000c22:\t481a \tldr\tr0, [pc, #104]\t; (8000c8c )\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8000c24:\t6809 \tldr\tr1, [r1, #0]\n\ttim2_ticks = tim2_tick_end - tim2_tick_start;\n 8000c26:\t6003 \tstr\tr3, [r0, #0]\n\ttim2_tick_start = DWT->CYCCNT;\n 8000c28:\t6860 \tldr\tr0, [r4, #4]\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8000c2a:\t690b \tldr\tr3, [r1, #16]\n\ttim2_tick_start = DWT->CYCCNT;\n 8000c2c:\t6010 \tstr\tr0, [r2, #0]\n\tif (__HAL_TIM_GET_FLAG(&htim2, TIM_FLAG_UPDATE) != RESET) {\n 8000c2e:\t07da \tlsls\tr2, r3, #31\n 8000c30:\td502 \tbpl.n\t8000c38 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim2, TIM_IT_UPDATE) != RESET) {\n 8000c32:\t68cb \tldr\tr3, [r1, #12]\n 8000c34:\t07db \tlsls\tr3, r3, #31\n 8000c36:\td400 \tbmi.n\t8000c3a \n HAL_TIM_IRQHandler(&htim2);\n /* USER CODE BEGIN TIM2_IRQn 1 */\n#endif\n\n /* USER CODE END TIM2_IRQn 1 */\n}\n 8000c38:\tbd38 \tpop\t{r3, r4, r5, pc}\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n 8000c3a:\tf06f 0201 \tmvn.w\tr2, #1\n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, sandbox_tick(ADC2_raw_data - 2047) + 2047);\n 8000c3e:\t4b14 \tldr\tr3, [pc, #80]\t; (8000c90 )\n\t\t\t__HAL_TIM_CLEAR_IT(&htim2, TIM_IT_UPDATE);\n 8000c40:\t610a \tstr\tr2, [r1, #16]\n\t\t\tuint32_t temp_ticks = DWT->CYCCNT;\n 8000c42:\t6865 \tldr\tr5, [r4, #4]\n\t\t\tHAL_DAC_SetValue(&hdac1, DAC_CHANNEL_1, DAC_ALIGN_12B_R, sandbox_tick(ADC2_raw_data - 2047) + 2047);\n 8000c44:\t881b \tldrh\tr3, [r3, #0]\n 8000c46:\tb29b \tuxth\tr3, r3\n 8000c48:\tf2a3 73ff \tsubw\tr3, r3, #2047\t; 0x7ff\n 8000c4c:\tee00 3a10 \tvmov\ts0, r3\n 8000c50:\teeb8 0ac0 \tvcvt.f32.s32\ts0, s0\n 8000c54:\tf002 fa54 \tbl\t8003100 \n 8000c58:\teddf 7a0e \tvldr\ts15, [pc, #56]\t; 8000c94 \n 8000c5c:\t480e \tldr\tr0, [pc, #56]\t; (8000c98 )\n 8000c5e:\tee30 0a27 \tvadd.f32\ts0, s0, s15\n 8000c62:\t2200 \tmovs\tr2, #0\n 8000c64:\teefc 7ac0 \tvcvt.u32.f32\ts15, s0\n 8000c68:\t4611 \tmov\tr1, r2\n 8000c6a:\tee17 3a90 \tvmov\tr3, s15\n 8000c6e:\tf000 ff27 \tbl\t8001ac0 \n\t\t\tsandbox_ticks = DWT->CYCCNT - temp_ticks;\n 8000c72:\t6863 \tldr\tr3, [r4, #4]\n 8000c74:\t4a09 \tldr\tr2, [pc, #36]\t; (8000c9c )\n 8000c76:\t1b5b \tsubs\tr3, r3, r5\n 8000c78:\t6013 \tstr\tr3, [r2, #0]\n}\n 8000c7a:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8000c7c:\t200078bc \t.word\t0x200078bc\n 8000c80:\te0001000 \t.word\t0xe0001000\n 8000c84:\t200078dc \t.word\t0x200078dc\n 8000c88:\t2000792c \t.word\t0x2000792c\n 8000c8c:\t200078c4 \t.word\t0x200078c4\n 8000c90:\t2000012a \t.word\t0x2000012a\n 8000c94:\t44ffe000 \t.word\t0x44ffe000\n 8000c98:\t200001f4 \t.word\t0x200001f4\n 8000c9c:\t200078b4 \t.word\t0x200078b4\n\n08000ca0 :\n */\nvoid TIM3_IRQHandler(void)\n{\n /* USER CODE BEGIN TIM3_IRQn 0 */\n\n\tif (__HAL_TIM_GET_FLAG(&htim3, TIM_FLAG_UPDATE) != RESET) {\n 8000ca0:\t4b12 \tldr\tr3, [pc, #72]\t; (8000cec )\n 8000ca2:\t681b \tldr\tr3, [r3, #0]\n 8000ca4:\t691a \tldr\tr2, [r3, #16]\n 8000ca6:\t07d1 \tlsls\tr1, r2, #31\n 8000ca8:\td502 \tbpl.n\t8000cb0 \n\t\tif (__HAL_TIM_GET_IT_SOURCE(&htim3, TIM_IT_UPDATE) != RESET) {\n 8000caa:\t68da \tldr\tr2, [r3, #12]\n 8000cac:\t07d2 \tlsls\tr2, r2, #31\n 8000cae:\td400 \tbmi.n\t8000cb2 \n 8000cb0:\t4770 \tbx\tlr\n{\n 8000cb2:\tb500 \tpush\t{lr}\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n\n\t\t\treverb_params_typedef params;\n\n\t\t\tparams.hp_cutoff = ADC1_channel_data[HP_POT_INDEX];\n 8000cb4:\t4a0e \tldr\tr2, [pc, #56]\t; (8000cf0 )\n\t\t\tparams.lp_cutoff = ADC1_channel_data[LP_POT_INDEX];\n\t\t\tparams.size = ADC1_channel_data[SIZE_POT_INDEX];\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX];\n\n\t\t\tcontrol_tick(¶ms, 0);\n 8000cb6:\ted9f 0a0f \tvldr\ts0, [pc, #60]\t; 8000cf4 \n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n 8000cba:\tf06f 0101 \tmvn.w\tr1, #1\n{\n 8000cbe:\tb083 \tsub\tsp, #12\n\t\t\t__HAL_TIM_CLEAR_IT(&htim3, TIM_IT_UPDATE);\n 8000cc0:\t6119 \tstr\tr1, [r3, #16]\n\t\t\tparams.hp_cutoff = ADC1_channel_data[HP_POT_INDEX];\n 8000cc2:\tf8b2 e000 \tldrh.w\tlr, [r2]\n\t\t\tparams.lp_cutoff = ADC1_channel_data[LP_POT_INDEX];\n 8000cc6:\tf8b2 c004 \tldrh.w\tip, [r2, #4]\n\t\t\tparams.size = ADC1_channel_data[SIZE_POT_INDEX];\n 8000cca:\t8851 \tldrh\tr1, [r2, #2]\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX];\n 8000ccc:\t88d3 \tldrh\tr3, [r2, #6]\n\t\t\tparams.hp_cutoff = ADC1_channel_data[HP_POT_INDEX];\n 8000cce:\tf8ad e000 \tstrh.w\tlr, [sp]\n\t\t\tcontrol_tick(¶ms, 0);\n 8000cd2:\t4668 \tmov\tr0, sp\n\t\t\tparams.lp_cutoff = ADC1_channel_data[LP_POT_INDEX];\n 8000cd4:\tf8ad c002 \tstrh.w\tip, [sp, #2]\n\t\t\tparams.size = ADC1_channel_data[SIZE_POT_INDEX];\n 8000cd8:\tf8ad 1006 \tstrh.w\tr1, [sp, #6]\n\t\t\tparams.feedback = ADC1_channel_data[FB_POT_INDEX];\n 8000cdc:\tf8ad 3004 \tstrh.w\tr3, [sp, #4]\n\t\t\tcontrol_tick(¶ms, 0);\n 8000ce0:\tf7ff fe46 \tbl\t8000970 \n HAL_TIM_IRQHandler(&htim3);\n /* USER CODE BEGIN TIM3_IRQn 1 */\n#endif\n\n /* USER CODE END TIM3_IRQn 1 */\n}\n 8000ce4:\tb003 \tadd\tsp, #12\n 8000ce6:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 8000cea:\tbf00 \tnop\n 8000cec:\t200078e0 \t.word\t0x200078e0\n 8000cf0:\t2000018c \t.word\t0x2000018c\n 8000cf4:\t00000000 \t.word\t0x00000000\n\n08000cf8 :\n\nvoid SystemInit(void)\n{\n /* FPU settings ------------------------------------------------------------*/\n #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)\n SCB->CPACR |= ((3UL << (10*2))|(3UL << (11*2))); /* set CP10 and CP11 Full Access */\n 8000cf8:\t4a03 \tldr\tr2, [pc, #12]\t; (8000d08 )\n 8000cfa:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 8000cfe:\tf443 0370 \torr.w\tr3, r3, #15728640\t; 0xf00000\n 8000d02:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n\n /* Configure the Vector Table location add offset address ------------------*/\n#if defined(USER_VECT_TAB_ADDRESS)\n SCB->VTOR = VECT_TAB_BASE_ADDRESS | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */\n#endif /* USER_VECT_TAB_ADDRESS */\n}\n 8000d06:\t4770 \tbx\tlr\n 8000d08:\te000ed00 \t.word\t0xe000ed00\n\n08000d0c :\nTIM_HandleTypeDef htim2;\nTIM_HandleTypeDef htim3;\n\n/* TIM2 init function */\nvoid MX_TIM2_Init(void)\n{\n 8000d0c:\tb500 \tpush\t{lr}\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n\n /* USER CODE BEGIN TIM2_Init 1 */\n\n /* USER CODE END TIM2_Init 1 */\n htim2.Instance = TIM2;\n 8000d0e:\t481b \tldr\tr0, [pc, #108]\t; (8000d7c )\n{\n 8000d10:\tb089 \tsub\tsp, #36\t; 0x24\n htim2.Instance = TIM2;\n 8000d12:\tf04f 4280 \tmov.w\tr2, #1073741824\t; 0x40000000\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8000d16:\t2300 \tmovs\tr3, #0\n htim2.Instance = TIM2;\n 8000d18:\t6002 \tstr\tr2, [r0, #0]\n htim2.Init.Prescaler = 0;\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\n htim2.Init.Period = 1700;\n 8000d1a:\tf240 62a4 \tmovw\tr2, #1700\t; 0x6a4\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8000d1e:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 8000d22:\te9cd 3306 \tstrd\tr3, r3, [sp, #24]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8000d26:\te9cd 3301 \tstrd\tr3, r3, [sp, #4]\n htim2.Init.CounterMode = TIM_COUNTERMODE_UP;\n 8000d2a:\te9c0 3301 \tstrd\tr3, r3, [r0, #4]\n htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8000d2e:\te9c0 2303 \tstrd\tr2, r3, [r0, #12]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8000d32:\t9303 \tstr\tr3, [sp, #12]\n htim2.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 8000d34:\t6183 \tstr\tr3, [r0, #24]\n if (HAL_TIM_Base_Init(&htim2) != HAL_OK)\n 8000d36:\tf001 ff5d \tbl\t8002bf4 \n 8000d3a:\tb998 \tcbnz\tr0, 8000d64 \n {\n Error_Handler();\n }\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8000d3c:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8000d40:\t480e \tldr\tr0, [pc, #56]\t; (8000d7c )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8000d42:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim2, &sClockSourceConfig) != HAL_OK)\n 8000d44:\ta904 \tadd\tr1, sp, #16\n 8000d46:\tf002 f817 \tbl\t8002d78 \n 8000d4a:\tb998 \tcbnz\tr0, 8000d74 \n {\n Error_Handler();\n }\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8000d4c:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8000d4e:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8000d50:\t480a \tldr\tr0, [pc, #40]\t; (8000d7c )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8000d52:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8000d54:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8000d56:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim2, &sMasterConfig) != HAL_OK)\n 8000d58:\tf002 f8e0 \tbl\t8002f1c \n 8000d5c:\tb928 \tcbnz\tr0, 8000d6a \n }\n /* USER CODE BEGIN TIM2_Init 2 */\n\n /* USER CODE END TIM2_Init 2 */\n\n}\n 8000d5e:\tb009 \tadd\tsp, #36\t; 0x24\n 8000d60:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8000d64:\tf7ff fe02 \tbl\t800096c \n 8000d68:\te7e8 \tb.n\t8000d3c \n Error_Handler();\n 8000d6a:\tf7ff fdff \tbl\t800096c \n}\n 8000d6e:\tb009 \tadd\tsp, #36\t; 0x24\n 8000d70:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8000d74:\tf7ff fdfa \tbl\t800096c \n 8000d78:\te7e8 \tb.n\t8000d4c \n 8000d7a:\tbf00 \tnop\n 8000d7c:\t2000792c \t.word\t0x2000792c\n\n08000d80 :\n/* TIM3 init function */\nvoid MX_TIM3_Init(void)\n{\n 8000d80:\tb500 \tpush\t{lr}\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n\n /* USER CODE BEGIN TIM3_Init 1 */\n\n /* USER CODE END TIM3_Init 1 */\n htim3.Instance = TIM3;\n 8000d82:\t481a \tldr\tr0, [pc, #104]\t; (8000dec )\n 8000d84:\t4a1a \tldr\tr2, [pc, #104]\t; (8000df0 )\n 8000d86:\t6002 \tstr\tr2, [r0, #0]\n{\n 8000d88:\tb089 \tsub\tsp, #36\t; 0x24\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8000d8a:\t2300 \tmovs\tr3, #0\n htim3.Init.Prescaler = 0;\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\n htim3.Init.Period = 8000;\n 8000d8c:\tf44f 52fa \tmov.w\tr2, #8000\t; 0x1f40\n TIM_ClockConfigTypeDef sClockSourceConfig = {0};\n 8000d90:\te9cd 3304 \tstrd\tr3, r3, [sp, #16]\n 8000d94:\te9cd 3306 \tstrd\tr3, r3, [sp, #24]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8000d98:\te9cd 3301 \tstrd\tr3, r3, [sp, #4]\n htim3.Init.CounterMode = TIM_COUNTERMODE_UP;\n 8000d9c:\te9c0 3301 \tstrd\tr3, r3, [r0, #4]\n htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;\n 8000da0:\te9c0 2303 \tstrd\tr2, r3, [r0, #12]\n TIM_MasterConfigTypeDef sMasterConfig = {0};\n 8000da4:\t9303 \tstr\tr3, [sp, #12]\n htim3.Init.AutoReloadPreload = TIM_AUTORELOAD_PRELOAD_DISABLE;\n 8000da6:\t6183 \tstr\tr3, [r0, #24]\n if (HAL_TIM_Base_Init(&htim3) != HAL_OK)\n 8000da8:\tf001 ff24 \tbl\t8002bf4 \n 8000dac:\tb998 \tcbnz\tr0, 8000dd6 \n {\n Error_Handler();\n }\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8000dae:\tf44f 5380 \tmov.w\tr3, #4096\t; 0x1000\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 8000db2:\t480e \tldr\tr0, [pc, #56]\t; (8000dec )\n sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;\n 8000db4:\t9304 \tstr\tr3, [sp, #16]\n if (HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig) != HAL_OK)\n 8000db6:\ta904 \tadd\tr1, sp, #16\n 8000db8:\tf001 ffde \tbl\t8002d78 \n 8000dbc:\tb998 \tcbnz\tr0, 8000de6 \n {\n Error_Handler();\n }\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8000dbe:\t2220 \tmovs\tr2, #32\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8000dc0:\t2300 \tmovs\tr3, #0\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 8000dc2:\t480a \tldr\tr0, [pc, #40]\t; (8000dec )\n sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;\n 8000dc4:\t9201 \tstr\tr2, [sp, #4]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 8000dc6:\ta901 \tadd\tr1, sp, #4\n sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;\n 8000dc8:\t9303 \tstr\tr3, [sp, #12]\n if (HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig) != HAL_OK)\n 8000dca:\tf002 f8a7 \tbl\t8002f1c \n 8000dce:\tb928 \tcbnz\tr0, 8000ddc \n }\n /* USER CODE BEGIN TIM3_Init 2 */\n\n /* USER CODE END TIM3_Init 2 */\n\n}\n 8000dd0:\tb009 \tadd\tsp, #36\t; 0x24\n 8000dd2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8000dd6:\tf7ff fdc9 \tbl\t800096c \n 8000dda:\te7e8 \tb.n\t8000dae \n Error_Handler();\n 8000ddc:\tf7ff fdc6 \tbl\t800096c \n}\n 8000de0:\tb009 \tadd\tsp, #36\t; 0x24\n 8000de2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n Error_Handler();\n 8000de6:\tf7ff fdc1 \tbl\t800096c \n 8000dea:\te7e8 \tb.n\t8000dbe \n 8000dec:\t200078e0 \t.word\t0x200078e0\n 8000df0:\t40000400 \t.word\t0x40000400\n\n08000df4 :\n\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef* tim_baseHandle)\n{\n 8000df4:\tb500 \tpush\t{lr}\n\n if(tim_baseHandle->Instance==TIM2)\n 8000df6:\t6803 \tldr\tr3, [r0, #0]\n 8000df8:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n{\n 8000dfc:\tb083 \tsub\tsp, #12\n if(tim_baseHandle->Instance==TIM2)\n 8000dfe:\td005 \tbeq.n\t8000e0c \n HAL_NVIC_EnableIRQ(TIM2_IRQn);\n /* USER CODE BEGIN TIM2_MspInit 1 */\n\n /* USER CODE END TIM2_MspInit 1 */\n }\n else if(tim_baseHandle->Instance==TIM3)\n 8000e00:\t4a17 \tldr\tr2, [pc, #92]\t; (8000e60 )\n 8000e02:\t4293 \tcmp\tr3, r2\n 8000e04:\td018 \tbeq.n\t8000e38 \n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n /* USER CODE BEGIN TIM3_MspInit 1 */\n\n /* USER CODE END TIM3_MspInit 1 */\n }\n}\n 8000e06:\tb003 \tadd\tsp, #12\n 8000e08:\tf85d fb04 \tldr.w\tpc, [sp], #4\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8000e0c:\tf503 3304 \tadd.w\tr3, r3, #135168\t; 0x21000\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8000e10:\t2200 \tmovs\tr2, #0\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8000e12:\t6d99 \tldr\tr1, [r3, #88]\t; 0x58\n 8000e14:\tf041 0101 \torr.w\tr1, r1, #1\n 8000e18:\t6599 \tstr\tr1, [r3, #88]\t; 0x58\n 8000e1a:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8000e1c:\tf003 0301 \tand.w\tr3, r3, #1\n 8000e20:\t9300 \tstr\tr3, [sp, #0]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8000e22:\t201c \tmovs\tr0, #28\n 8000e24:\t4611 \tmov\tr1, r2\n __HAL_RCC_TIM2_CLK_ENABLE();\n 8000e26:\t9b00 \tldr\tr3, [sp, #0]\n HAL_NVIC_SetPriority(TIM2_IRQn, 0, 0);\n 8000e28:\tf000 fd98 \tbl\t800195c \n HAL_NVIC_EnableIRQ(TIM2_IRQn);\n 8000e2c:\t201c \tmovs\tr0, #28\n}\n 8000e2e:\tb003 \tadd\tsp, #12\n 8000e30:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8000e34:\tf000 bdd0 \tb.w\t80019d8 \n __HAL_RCC_TIM3_CLK_ENABLE();\n 8000e38:\t4b0a \tldr\tr3, [pc, #40]\t; (8000e64 )\n 8000e3a:\t6d99 \tldr\tr1, [r3, #88]\t; 0x58\n 8000e3c:\tf041 0102 \torr.w\tr1, r1, #2\n 8000e40:\t6599 \tstr\tr1, [r3, #88]\t; 0x58\n 8000e42:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8000e44:\t2102 \tmovs\tr1, #2\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8000e46:\t400b \tands\tr3, r1\n 8000e48:\t9301 \tstr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8000e4a:\t201d \tmovs\tr0, #29\n 8000e4c:\t2200 \tmovs\tr2, #0\n __HAL_RCC_TIM3_CLK_ENABLE();\n 8000e4e:\t9b01 \tldr\tr3, [sp, #4]\n HAL_NVIC_SetPriority(TIM3_IRQn, 2, 0);\n 8000e50:\tf000 fd84 \tbl\t800195c \n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8000e54:\t201d \tmovs\tr0, #29\n}\n 8000e56:\tb003 \tadd\tsp, #12\n 8000e58:\tf85d eb04 \tldr.w\tlr, [sp], #4\n HAL_NVIC_EnableIRQ(TIM3_IRQn);\n 8000e5c:\tf000 bdbc \tb.w\t80019d8 \n 8000e60:\t40000400 \t.word\t0x40000400\n 8000e64:\t40021000 \t.word\t0x40021000\n\n08000e68 :\n}\n\n/* USER CODE BEGIN 1 */\n\nvoid TIM2_Start() {\n\tHAL_TIM_Base_Start_IT(&htim2);\n 8000e68:\t4801 \tldr\tr0, [pc, #4]\t; (8000e70 )\n 8000e6a:\tf001 bf4b \tb.w\t8002d04 \n 8000e6e:\tbf00 \tnop\n 8000e70:\t2000792c \t.word\t0x2000792c\n\n08000e74 :\n}\n\nvoid TIM3_Start() {\n\tHAL_TIM_Base_Start_IT(&htim3);\n 8000e74:\t4801 \tldr\tr0, [pc, #4]\t; (8000e7c )\n 8000e76:\tf001 bf45 \tb.w\t8002d04 \n 8000e7a:\tbf00 \tnop\n 8000e7c:\t200078e0 \t.word\t0x200078e0\n\n08000e80 :\n\n .section\t.text.Reset_Handler\n\t.weak\tReset_Handler\n\t.type\tReset_Handler, %function\nReset_Handler:\n ldr r0, =_estack\n 8000e80:\t480d \tldr\tr0, [pc, #52]\t; (8000eb8 )\n mov sp, r0 /* set stack pointer */\n 8000e82:\t4685 \tmov\tsp, r0\n\n/* Copy the data segment initializers from flash to SRAM */\n ldr r0, =_sdata\n 8000e84:\t480d \tldr\tr0, [pc, #52]\t; (8000ebc )\n ldr r1, =_edata\n 8000e86:\t490e \tldr\tr1, [pc, #56]\t; (8000ec0 )\n ldr r2, =_sidata\n 8000e88:\t4a0e \tldr\tr2, [pc, #56]\t; (8000ec4 )\n movs r3, #0\n 8000e8a:\t2300 \tmovs\tr3, #0\n b\tLoopCopyDataInit\n 8000e8c:\te002 \tb.n\t8000e94 \n\n08000e8e :\n\nCopyDataInit:\n ldr r4, [r2, r3]\n 8000e8e:\t58d4 \tldr\tr4, [r2, r3]\n str r4, [r0, r3]\n 8000e90:\t50c4 \tstr\tr4, [r0, r3]\n adds r3, r3, #4\n 8000e92:\t3304 \tadds\tr3, #4\n\n08000e94 :\n\nLoopCopyDataInit:\n adds r4, r0, r3\n 8000e94:\t18c4 \tadds\tr4, r0, r3\n cmp r4, r1\n 8000e96:\t428c \tcmp\tr4, r1\n bcc CopyDataInit\n 8000e98:\td3f9 \tbcc.n\t8000e8e \n \n/* Zero fill the bss segment. */\n ldr r2, =_sbss\n 8000e9a:\t4a0b \tldr\tr2, [pc, #44]\t; (8000ec8 )\n ldr r4, =_ebss\n 8000e9c:\t4c0b \tldr\tr4, [pc, #44]\t; (8000ecc )\n movs r3, #0\n 8000e9e:\t2300 \tmovs\tr3, #0\n b LoopFillZerobss\n 8000ea0:\te001 \tb.n\t8000ea6 \n\n08000ea2 :\n\nFillZerobss:\n str r3, [r2]\n 8000ea2:\t6013 \tstr\tr3, [r2, #0]\n adds r2, r2, #4\n 8000ea4:\t3204 \tadds\tr2, #4\n\n08000ea6 :\n\nLoopFillZerobss:\n cmp r2, r4\n 8000ea6:\t42a2 \tcmp\tr2, r4\n bcc FillZerobss\n 8000ea8:\td3fb \tbcc.n\t8000ea2 \n\n/* Call the clock system intitialization function.*/\n bl SystemInit\n 8000eaa:\tf7ff ff25 \tbl\t8000cf8 \n/* Call static constructors */\n bl __libc_init_array\n 8000eae:\tf002 f887 \tbl\t8002fc0 <__libc_init_array>\n/* Call the application's entry point.*/\n\tbl\tmain\n 8000eb2:\tf7ff fcf1 \tbl\t8000898
\n\n08000eb6 :\n\nLoopForever:\n b LoopForever\n 8000eb6:\te7fe \tb.n\t8000eb6 \n ldr r0, =_estack\n 8000eb8:\t20008000 \t.word\t0x20008000\n ldr r0, =_sdata\n 8000ebc:\t20000000 \t.word\t0x20000000\n ldr r1, =_edata\n 8000ec0:\t20000028 \t.word\t0x20000028\n ldr r2, =_sidata\n 8000ec4:\t08004ac8 \t.word\t0x08004ac8\n ldr r2, =_sbss\n 8000ec8:\t20000028 \t.word\t0x20000028\n ldr r4, =_ebss\n 8000ecc:\t2000797c \t.word\t0x2000797c\n\n08000ed0 :\n * @retval : None\n*/\n .section\t.text.Default_Handler,\"ax\",%progbits\nDefault_Handler:\nInfinite_Loop:\n\tb\tInfinite_Loop\n 8000ed0:\te7fe \tb.n\t8000ed0 \n\t...\n\n08000ed4 :\n * implementation in user file.\n * @param TickPriority: Tick interrupt priority.\n * @retval HAL status\n */\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\n{\n 8000ed4:\tb538 \tpush\t{r3, r4, r5, lr}\n HAL_StatusTypeDef status = HAL_OK;\n\n if (uwTickFreq != 0U)\n 8000ed6:\t4b0f \tldr\tr3, [pc, #60]\t; (8000f14 )\n 8000ed8:\t681b \tldr\tr3, [r3, #0]\n 8000eda:\tb90b \tcbnz\tr3, 8000ee0 \n status = HAL_ERROR;\n }\n }\n else\n {\n status = HAL_ERROR;\n 8000edc:\t2001 \tmovs\tr0, #1\n }\n\n /* Return function status */\n return status;\n}\n 8000ede:\tbd38 \tpop\t{r3, r4, r5, pc}\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\n 8000ee0:\t490d \tldr\tr1, [pc, #52]\t; (8000f18 )\n 8000ee2:\tf44f 727a \tmov.w\tr2, #1000\t; 0x3e8\n 8000ee6:\t4605 \tmov\tr5, r0\n 8000ee8:\tfbb2 f3f3 \tudiv\tr3, r2, r3\n 8000eec:\t6808 \tldr\tr0, [r1, #0]\n 8000eee:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n 8000ef2:\tf000 fd7f \tbl\t80019f4 \n 8000ef6:\t4604 \tmov\tr4, r0\n 8000ef8:\t2800 \tcmp\tr0, #0\n 8000efa:\td1ef \tbne.n\t8000edc \n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\n 8000efc:\t2d0f \tcmp\tr5, #15\n 8000efe:\td8ed \tbhi.n\t8000edc \n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\n 8000f00:\t4602 \tmov\tr2, r0\n 8000f02:\t4629 \tmov\tr1, r5\n 8000f04:\tf04f 30ff \tmov.w\tr0, #4294967295\t; 0xffffffff\n 8000f08:\tf000 fd28 \tbl\t800195c \n uwTickPrio = TickPriority;\n 8000f0c:\t4b03 \tldr\tr3, [pc, #12]\t; (8000f1c )\n 8000f0e:\t4620 \tmov\tr0, r4\n 8000f10:\t601d \tstr\tr5, [r3, #0]\n}\n 8000f12:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8000f14:\t20000020 \t.word\t0x20000020\n 8000f18:\t2000001c \t.word\t0x2000001c\n 8000f1c:\t20000024 \t.word\t0x20000024\n\n08000f20 :\n{\n 8000f20:\tb510 \tpush\t{r4, lr}\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\n 8000f22:\t2003 \tmovs\tr0, #3\n 8000f24:\tf000 fd08 \tbl\t8001938 \n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\n 8000f28:\t200f \tmovs\tr0, #15\n 8000f2a:\tf7ff ffd3 \tbl\t8000ed4 \n 8000f2e:\tb110 \tcbz\tr0, 8000f36 \n status = HAL_ERROR;\n 8000f30:\t2401 \tmovs\tr4, #1\n}\n 8000f32:\t4620 \tmov\tr0, r4\n 8000f34:\tbd10 \tpop\t{r4, pc}\n 8000f36:\t4604 \tmov\tr4, r0\n HAL_MspInit();\n 8000f38:\tf7ff fe32 \tbl\t8000ba0 \n}\n 8000f3c:\t4620 \tmov\tr0, r4\n 8000f3e:\tbd10 \tpop\t{r4, pc}\n\n08000f40 :\n * implementations in user file.\n * @retval None\n */\n__weak void HAL_IncTick(void)\n{\n uwTick += uwTickFreq;\n 8000f40:\t4a03 \tldr\tr2, [pc, #12]\t; (8000f50 )\n 8000f42:\t4904 \tldr\tr1, [pc, #16]\t; (8000f54 )\n 8000f44:\t6813 \tldr\tr3, [r2, #0]\n 8000f46:\t6809 \tldr\tr1, [r1, #0]\n 8000f48:\t440b \tadd\tr3, r1\n 8000f4a:\t6013 \tstr\tr3, [r2, #0]\n}\n 8000f4c:\t4770 \tbx\tlr\n 8000f4e:\tbf00 \tnop\n 8000f50:\t20007978 \t.word\t0x20007978\n 8000f54:\t20000020 \t.word\t0x20000020\n\n08000f58 :\n * implementations in user file.\n * @retval tick value\n */\n__weak uint32_t HAL_GetTick(void)\n{\n return uwTick;\n 8000f58:\t4b01 \tldr\tr3, [pc, #4]\t; (8000f60 )\n 8000f5a:\t6818 \tldr\tr0, [r3, #0]\n}\n 8000f5c:\t4770 \tbx\tlr\n 8000f5e:\tbf00 \tnop\n 8000f60:\t20007978 \t.word\t0x20007978\n\n08000f64 :\n * implementations in user file.\n * @param Delay specifies the delay time length, in milliseconds.\n * @retval None\n */\n__weak void HAL_Delay(uint32_t Delay)\n{\n 8000f64:\tb538 \tpush\t{r3, r4, r5, lr}\n 8000f66:\t4604 \tmov\tr4, r0\n uint32_t tickstart = HAL_GetTick();\n 8000f68:\tf7ff fff6 \tbl\t8000f58 \n uint32_t wait = Delay;\n\n /* Add a freq to guarantee minimum wait */\n if (wait < HAL_MAX_DELAY)\n 8000f6c:\t1c63 \tadds\tr3, r4, #1\n uint32_t tickstart = HAL_GetTick();\n 8000f6e:\t4605 \tmov\tr5, r0\n if (wait < HAL_MAX_DELAY)\n 8000f70:\td002 \tbeq.n\t8000f78 \n {\n wait += (uint32_t)(uwTickFreq);\n 8000f72:\t4b04 \tldr\tr3, [pc, #16]\t; (8000f84 )\n 8000f74:\t681b \tldr\tr3, [r3, #0]\n 8000f76:\t441c \tadd\tr4, r3\n }\n\n while ((HAL_GetTick() - tickstart) < wait)\n 8000f78:\tf7ff ffee \tbl\t8000f58 \n 8000f7c:\t1b43 \tsubs\tr3, r0, r5\n 8000f7e:\t42a3 \tcmp\tr3, r4\n 8000f80:\td3fa \tbcc.n\t8000f78 \n {\n }\n}\n 8000f82:\tbd38 \tpop\t{r3, r4, r5, pc}\n 8000f84:\t20000020 \t.word\t0x20000020\n\n08000f88 :\n * without disabling the other ADCs.\n * @param hadc ADC handle\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\n{\n 8000f88:\tb530 \tpush\t{r4, r5, lr}\n 8000f8a:\tb083 \tsub\tsp, #12\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n uint32_t tmpCFGR;\n uint32_t tmp_adc_reg_is_conversion_on_going;\n __IO uint32_t wait_loop_index = 0UL;\n 8000f8c:\t2300 \tmovs\tr3, #0\n 8000f8e:\t9301 \tstr\tr3, [sp, #4]\n uint32_t tmp_adc_is_conversion_on_going_regular;\n uint32_t tmp_adc_is_conversion_on_going_injected;\n\n /* Check ADC handle */\n if (hadc == NULL)\n 8000f90:\t2800 \tcmp\tr0, #0\n 8000f92:\tf000 80c9 \tbeq.w\t8001128 \n /* DISCEN and CONT bits cannot be set at the same time */\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\n\n /* Actions performed only if ADC is coming from state reset: */\n /* - Initialization of ADC MSP */\n if (hadc->State == HAL_ADC_STATE_RESET)\n 8000f96:\t6dc5 \tldr\tr5, [r0, #92]\t; 0x5c\n 8000f98:\t4604 \tmov\tr4, r0\n 8000f9a:\t2d00 \tcmp\tr5, #0\n 8000f9c:\tf000 8092 \tbeq.w\t80010c4 \n /* Initialize Lock */\n hadc->Lock = HAL_UNLOCKED;\n }\n\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\n 8000fa0:\t6822 \tldr\tr2, [r4, #0]\n * @param ADCx ADC instance\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\n 8000fa2:\t6893 \tldr\tr3, [r2, #8]\n 8000fa4:\t009b \tlsls\tr3, r3, #2\n 8000fa6:\td505 \tbpl.n\t8000fb4 \n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\n 8000fa8:\t6893 \tldr\tr3, [r2, #8]\n 8000faa:\tf023 4320 \tbic.w\tr3, r3, #2684354560\t; 0xa0000000\n 8000fae:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8000fb2:\t6093 \tstr\tr3, [r2, #8]\n * @param ADCx ADC instance\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\n */\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 8000fb4:\t6893 \tldr\tr3, [r2, #8]\n 8000fb6:\t00dd \tlsls\tr5, r3, #3\n 8000fb8:\td419 \tbmi.n\t8000fee \n LL_ADC_EnableInternalRegulator(hadc->Instance);\n\n /* Note: Variable divided by 2 to compensate partially */\n /* CPU processing cycles, scaling in us split to not */\n /* exceed 32 bits register capacity and handle low frequency. */\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 8000fba:\t4b70 \tldr\tr3, [pc, #448]\t; (800117c )\n 8000fbc:\t4870 \tldr\tr0, [pc, #448]\t; (8001180 )\n 8000fbe:\t681b \tldr\tr3, [r3, #0]\n MODIFY_REG(ADCx->CR,\n 8000fc0:\t6891 \tldr\tr1, [r2, #8]\n 8000fc2:\t099b \tlsrs\tr3, r3, #6\n 8000fc4:\tfba0 0303 \tumull\tr0, r3, r0, r3\n 8000fc8:\tf021 4110 \tbic.w\tr1, r1, #2415919104\t; 0x90000000\n 8000fcc:\t099b \tlsrs\tr3, r3, #6\n 8000fce:\tf021 013f \tbic.w\tr1, r1, #63\t; 0x3f\n 8000fd2:\t3301 \tadds\tr3, #1\n 8000fd4:\t005b \tlsls\tr3, r3, #1\n 8000fd6:\tf041 5180 \torr.w\tr1, r1, #268435456\t; 0x10000000\n 8000fda:\t6091 \tstr\tr1, [r2, #8]\n 8000fdc:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8000fde:\t9b01 \tldr\tr3, [sp, #4]\n 8000fe0:\tb12b \tcbz\tr3, 8000fee \n {\n wait_loop_index--;\n 8000fe2:\t9b01 \tldr\tr3, [sp, #4]\n 8000fe4:\t3b01 \tsubs\tr3, #1\n 8000fe6:\t9301 \tstr\tr3, [sp, #4]\n while (wait_loop_index != 0UL)\n 8000fe8:\t9b01 \tldr\tr3, [sp, #4]\n 8000fea:\t2b00 \tcmp\tr3, #0\n 8000fec:\td1f9 \tbne.n\t8000fe2 \n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\n 8000fee:\t6893 \tldr\tr3, [r2, #8]\n 8000ff0:\t00d8 \tlsls\tr0, r3, #3\n 8000ff2:\td459 \tbmi.n\t80010a8 \n /* or not ADC is coming from state reset (if any potential problem of */\n /* clocking, voltage regulator would not be enabled). */\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8000ff4:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8000ff6:\tf043 0310 \torr.w\tr3, r3, #16\n 8000ffa:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n\n /* Set ADC error code to ADC peripheral internal error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8000ffc:\t6e23 \tldr\tr3, [r4, #96]\t; 0x60\n\n tmp_hal_status = HAL_ERROR;\n 8000ffe:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001000:\t4303 \torrs\tr3, r0\n 8001002:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group regular.\n */\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001004:\t6893 \tldr\tr3, [r2, #8]\n 8001006:\tf013 0f04 \ttst.w\tr3, #4\n /* correctly completed and if there is no conversion on going on regular */\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\n /* called to update a parameter on the fly). */\n tmp_adc_reg_is_conversion_on_going = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\n\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 800100a:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 800100c:\td153 \tbne.n\t80010b6 \n 800100e:\t06d9 \tlsls\tr1, r3, #27\n 8001010:\td451 \tbmi.n\t80010b6 \n && (tmp_adc_reg_is_conversion_on_going == 0UL)\n )\n {\n /* Set ADC state */\n ADC_STATE_CLR_SET(hadc->State,\n 8001012:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 8001014:\tf423 7381 \tbic.w\tr3, r3, #258\t; 0x102\n 8001018:\tf043 0302 \torr.w\tr3, r3, #2\n 800101c:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 800101e:\t6893 \tldr\tr3, [r2, #8]\n 8001020:\t07db \tlsls\tr3, r3, #31\n 8001022:\td40e \tbmi.n\t8001042 \n 8001024:\t4b57 \tldr\tr3, [pc, #348]\t; (8001184 )\n 8001026:\tf04f 41a0 \tmov.w\tr1, #1342177280\t; 0x50000000\n 800102a:\t6889 \tldr\tr1, [r1, #8]\n 800102c:\t689b \tldr\tr3, [r3, #8]\n 800102e:\t430b \torrs\tr3, r1\n 8001030:\t07dd \tlsls\tr5, r3, #31\n 8001032:\td406 \tbmi.n\t8001042 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\n 8001034:\t4954 \tldr\tr1, [pc, #336]\t; (8001188 )\n 8001036:\t6865 \tldr\tr5, [r4, #4]\n 8001038:\t688b \tldr\tr3, [r1, #8]\n 800103a:\tf423 137c \tbic.w\tr3, r3, #4128768\t; 0x3f0000\n 800103e:\t432b \torrs\tr3, r5\n 8001040:\t608b \tstr\tr3, [r1, #8]\n /* - overrun Init.Overrun */\n /* - discontinuous mode Init.DiscontinuousConvMode */\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n hadc->Init.Overrun |\n hadc->Init.DataAlign |\n 8001042:\t68e5 \tldr\tr5, [r4, #12]\n 8001044:\t6be3 \tldr\tr3, [r4, #60]\t; 0x3c\n hadc->Init.Resolution |\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\n 8001046:\tf894 1024 \tldrb.w\tr1, [r4, #36]\t; 0x24\n hadc->Init.DataAlign |\n 800104a:\t432b \torrs\tr3, r5\n 800104c:\t68a5 \tldr\tr5, [r4, #8]\n 800104e:\t432b \torrs\tr3, r5\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001050:\t7f65 \tldrb\tr5, [r4, #29]\n\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 8001052:\t2901 \tcmp\tr1, #1\n hadc->Init.DataAlign |\n 8001054:\tea43 3345 \torr.w\tr3, r3, r5, lsl #13\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\n 8001058:\tea43 4301 \torr.w\tr3, r3, r1, lsl #16\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\n 800105c:\td05f \tbeq.n\t800111e \n /* Enable external trigger if trigger selection is different of software */\n /* start. */\n /* Note: This configuration keeps the hardware feature of parameter */\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\n /* software start. */\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\n 800105e:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 8001060:\tb121 \tcbz\tr1, 800106c \n {\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n | hadc->Init.ExternalTrigConvEdge\n 8001062:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 8001064:\tf401 7178 \tand.w\tr1, r1, #992\t; 0x3e0\n | hadc->Init.ExternalTrigConvEdge\n 8001068:\t4329 \torrs\tr1, r5\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\n 800106a:\t430b \torrs\tr3, r1\n );\n }\n\n /* Update Configuration Register CFGR */\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmpCFGR);\n 800106c:\t68d5 \tldr\tr5, [r2, #12]\n 800106e:\t4947 \tldr\tr1, [pc, #284]\t; (800118c )\n 8001070:\t4029 \tands\tr1, r5\n 8001072:\t4319 \torrs\tr1, r3\n 8001074:\t60d1 \tstr\tr1, [r2, #12]\n\n /* Configuration of sampling mode */\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\n 8001076:\t6913 \tldr\tr3, [r2, #16]\n 8001078:\t6b61 \tldr\tr1, [r4, #52]\t; 0x34\n 800107a:\tf023 6340 \tbic.w\tr3, r3, #201326592\t; 0xc000000\n 800107e:\t430b \torrs\tr3, r1\n 8001080:\t6113 \tstr\tr3, [r2, #16]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001082:\t6893 \tldr\tr3, [r2, #8]\n 8001084:\t0759 \tlsls\tr1, r3, #29\n 8001086:\td523 \tbpl.n\t80010d0 \n * @param ADCx ADC instance\n * @retval 0: no conversion is on going on ADC group injected.\n */\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(ADC_TypeDef *ADCx)\n{\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8001088:\t6893 \tldr\tr3, [r2, #8]\n /* Note: Scan mode is not present by hardware on this device, but */\n /* emulated by software for alignment over all STM32 devices. */\n /* - if scan mode is enabled, regular channels sequence length is set to */\n /* parameter \"NbrOfConversion\". */\n\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\n 800108a:\t6963 \tldr\tr3, [r4, #20]\n 800108c:\t2b01 \tcmp\tr3, #1\n 800108e:\td04e \tbeq.n\t800112e \n /* Set number of ranks in regular group sequencer */\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n }\n else\n {\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\n 8001090:\t6b13 \tldr\tr3, [r2, #48]\t; 0x30\n 8001092:\tf023 030f \tbic.w\tr3, r3, #15\n 8001096:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n }\n\n /* Initialize the ADC state */\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\n 8001098:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 800109a:\tf023 0303 \tbic.w\tr3, r3, #3\n 800109e:\tf043 0301 \torr.w\tr3, r3, #1\n 80010a2:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n }\n\n /* Return function status */\n return tmp_hal_status;\n}\n 80010a4:\tb003 \tadd\tsp, #12\n 80010a6:\tbd30 \tpop\t{r4, r5, pc}\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 80010a8:\t6893 \tldr\tr3, [r2, #8]\n 80010aa:\tf013 0f04 \ttst.w\tr3, #4\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 80010ae:\tf04f 0000 \tmov.w\tr0, #0\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\n 80010b2:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80010b4:\td0ab \tbeq.n\t800100e \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 80010b6:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n tmp_hal_status = HAL_ERROR;\n 80010b8:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 80010ba:\tf043 0310 \torr.w\tr3, r3, #16\n 80010be:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n}\n 80010c0:\tb003 \tadd\tsp, #12\n 80010c2:\tbd30 \tpop\t{r4, r5, pc}\n HAL_ADC_MspInit(hadc);\n 80010c4:\tf7ff f9d6 \tbl\t8000474 \n ADC_CLEAR_ERRORCODE(hadc);\n 80010c8:\t6625 \tstr\tr5, [r4, #96]\t; 0x60\n hadc->Lock = HAL_UNLOCKED;\n 80010ca:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n 80010ce:\te767 \tb.n\t8000fa0 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 80010d0:\t6893 \tldr\tr3, [r2, #8]\n 80010d2:\t071b \tlsls\tr3, r3, #28\n 80010d4:\td4d9 \tbmi.n\t800108a \n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 80010d6:\t68d1 \tldr\tr1, [r2, #12]\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 80010d8:\tf894 3038 \tldrb.w\tr3, [r4, #56]\t; 0x38\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\n 80010dc:\t7f25 \tldrb\tr5, [r4, #28]\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 80010de:\tf421 4180 \tbic.w\tr1, r1, #16384\t; 0x4000\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\n 80010e2:\t005b \tlsls\tr3, r3, #1\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 80010e4:\tf021 0102 \tbic.w\tr1, r1, #2\n tmpCFGR = (ADC_CFGR_DFSDM(hadc) |\n 80010e8:\tea43 3385 \torr.w\tr3, r3, r5, lsl #14\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 80010ec:\t430b \torrs\tr3, r1\n if (hadc->Init.GainCompensation != 0UL)\n 80010ee:\t6921 \tldr\tr1, [r4, #16]\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\n 80010f0:\t60d3 \tstr\tr3, [r2, #12]\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 80010f2:\t6913 \tldr\tr3, [r2, #16]\n if (hadc->Init.GainCompensation != 0UL)\n 80010f4:\tbb19 \tcbnz\tr1, 800113e \n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 80010f6:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 80010fa:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\n 80010fc:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 8001100:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 8001104:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001108:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n if (hadc->Init.OversamplingMode == ENABLE)\n 800110c:\tf894 3040 \tldrb.w\tr3, [r4, #64]\t; 0x40\n 8001110:\t2b01 \tcmp\tr3, #1\n 8001112:\td021 \tbeq.n\t8001158 \n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\n 8001114:\t6913 \tldr\tr3, [r2, #16]\n 8001116:\tf023 0301 \tbic.w\tr3, r3, #1\n 800111a:\t6113 \tstr\tr3, [r2, #16]\n 800111c:\te7b5 \tb.n\t800108a \n tmpCFGR |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\n 800111e:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 8001120:\t3901 \tsubs\tr1, #1\n 8001122:\tea43 4341 \torr.w\tr3, r3, r1, lsl #17\n 8001126:\te79a \tb.n\t800105e \n return HAL_ERROR;\n 8001128:\t2001 \tmovs\tr0, #1\n}\n 800112a:\tb003 \tadd\tsp, #12\n 800112c:\tbd30 \tpop\t{r4, r5, pc}\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\n 800112e:\t6b11 \tldr\tr1, [r2, #48]\t; 0x30\n 8001130:\t6a23 \tldr\tr3, [r4, #32]\n 8001132:\tf021 010f \tbic.w\tr1, r1, #15\n 8001136:\t3b01 \tsubs\tr3, #1\n 8001138:\t430b \torrs\tr3, r1\n 800113a:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 800113c:\te7ac \tb.n\t8001098 \n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\n 800113e:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 8001142:\t6113 \tstr\tr3, [r2, #16]\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\n 8001144:\tf8d2 30c0 \tldr.w\tr3, [r2, #192]\t; 0xc0\n 8001148:\tf423 537f \tbic.w\tr3, r3, #16320\t; 0x3fc0\n 800114c:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001150:\t430b \torrs\tr3, r1\n 8001152:\tf8c2 30c0 \tstr.w\tr3, [r2, #192]\t; 0xc0\n 8001156:\te7d9 \tb.n\t800110c \n MODIFY_REG(hadc->Instance->CFGR2,\n 8001158:\t6911 \tldr\tr1, [r2, #16]\n 800115a:\t6c63 \tldr\tr3, [r4, #68]\t; 0x44\n 800115c:\t6ca5 \tldr\tr5, [r4, #72]\t; 0x48\n 800115e:\tf421 61ff \tbic.w\tr1, r1, #2040\t; 0x7f8\n 8001162:\tf021 0104 \tbic.w\tr1, r1, #4\n 8001166:\t432b \torrs\tr3, r5\n 8001168:\t430b \torrs\tr3, r1\n 800116a:\t6ce1 \tldr\tr1, [r4, #76]\t; 0x4c\n 800116c:\t430b \torrs\tr3, r1\n 800116e:\t6d21 \tldr\tr1, [r4, #80]\t; 0x50\n 8001170:\t430b \torrs\tr3, r1\n 8001172:\tf043 0301 \torr.w\tr3, r3, #1\n 8001176:\t6113 \tstr\tr3, [r2, #16]\n 8001178:\te787 \tb.n\t800108a \n 800117a:\tbf00 \tnop\n 800117c:\t2000001c \t.word\t0x2000001c\n 8001180:\t053e2d63 \t.word\t0x053e2d63\n 8001184:\t50000100 \t.word\t0x50000100\n 8001188:\t50000300 \t.word\t0x50000300\n 800118c:\tfff04007 \t.word\t0xfff04007\n\n08001190 :\n 8001190:\t4770 \tbx\tlr\n 8001192:\tbf00 \tnop\n\n08001194 :\n * @brief DMA half transfer complete callback.\n * @param hdma pointer to DMA handle.\n * @retval None\n */\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\n{\n 8001194:\tb508 \tpush\t{r3, lr}\n\n /* Half conversion callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ConvHalfCpltCallback(hadc);\n#else\n HAL_ADC_ConvHalfCpltCallback(hadc);\n 8001196:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n 8001198:\tf7ff fffa \tbl\t8001190 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 800119c:\tbd08 \tpop\t{r3, pc}\n 800119e:\tbf00 \tnop\n\n080011a0 :\n 80011a0:\t4770 \tbx\tlr\n 80011a2:\tbf00 \tnop\n\n080011a4 :\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 80011a4:\t6a83 \tldr\tr3, [r0, #40]\t; 0x28\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 80011a6:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80011a8:\tf012 0f50 \ttst.w\tr2, #80\t; 0x50\n{\n 80011ac:\tb510 \tpush\t{r4, lr}\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 80011ae:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\n 80011b0:\td11d \tbne.n\t80011ee \n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 80011b2:\t6819 \tldr\tr1, [r3, #0]\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\n 80011b4:\tf442 7200 \torr.w\tr2, r2, #512\t; 0x200\n 80011b8:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\n 80011ba:\t680a \tldr\tr2, [r1, #0]\n 80011bc:\tf012 0f08 \ttst.w\tr2, #8\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\n 80011c0:\t68ca \tldr\tr2, [r1, #12]\n 80011c2:\td01b \tbeq.n\t80011fc \n 80011c4:\tf412 6f40 \ttst.w\tr2, #3072\t; 0xc00\n 80011c8:\td10d \tbne.n\t80011e6 \n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\n 80011ca:\t68ca \tldr\tr2, [r1, #12]\n 80011cc:\t0494 \tlsls\tr4, r2, #18\n 80011ce:\td40a \tbmi.n\t80011e6 \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\n 80011d0:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80011d2:\tf422 7280 \tbic.w\tr2, r2, #256\t; 0x100\n 80011d6:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\n 80011d8:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80011da:\t04d1 \tlsls\tr1, r2, #19\n 80011dc:\td403 \tbmi.n\t80011e6 \n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\n 80011de:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80011e0:\tf042 0201 \torr.w\tr2, r2, #1\n 80011e4:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n HAL_ADC_ConvCpltCallback(hadc);\n 80011e6:\t4618 \tmov\tr0, r3\n 80011e8:\tf7ff fb88 \tbl\t80008fc \n}\n 80011ec:\tbd10 \tpop\t{r4, pc}\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\n 80011ee:\t06d2 \tlsls\tr2, r2, #27\n 80011f0:\td40a \tbmi.n\t8001208 \n hadc->DMA_Handle->XferErrorCallback(hdma);\n 80011f2:\t6d5b \tldr\tr3, [r3, #84]\t; 0x54\n}\n 80011f4:\te8bd 4010 \tldmia.w\tsp!, {r4, lr}\n hadc->DMA_Handle->XferErrorCallback(hdma);\n 80011f8:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 80011fa:\t4718 \tbx\tr3\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\n 80011fc:\t0790 \tlsls\tr0, r2, #30\n 80011fe:\td5e7 \tbpl.n\t80011d0 \n HAL_ADC_ConvCpltCallback(hadc);\n 8001200:\t4618 \tmov\tr0, r3\n 8001202:\tf7ff fb7b \tbl\t80008fc \n 8001206:\te7f1 \tb.n\t80011ec \n HAL_ADC_ErrorCallback(hadc);\n 8001208:\t4618 \tmov\tr0, r3\n 800120a:\tf7ff ffc9 \tbl\t80011a0 \n}\n 800120e:\tbd10 \tpop\t{r4, pc}\n\n08001210 :\n * @retval None\n */\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\n{\n /* Retrieve ADC handle corresponding to current DMA handle */\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\n 8001210:\t6a80 \tldr\tr0, [r0, #40]\t; 0x28\n{\n 8001212:\tb508 \tpush\t{r3, lr}\n\n /* Set ADC state */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\n 8001214:\t6dc3 \tldr\tr3, [r0, #92]\t; 0x5c\n 8001216:\tf043 0340 \torr.w\tr3, r3, #64\t; 0x40\n 800121a:\t65c3 \tstr\tr3, [r0, #92]\t; 0x5c\n\n /* Set ADC error code to DMA error */\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\n 800121c:\t6e03 \tldr\tr3, [r0, #96]\t; 0x60\n 800121e:\tf043 0304 \torr.w\tr3, r3, #4\n 8001222:\t6603 \tstr\tr3, [r0, #96]\t; 0x60\n\n /* Error callback */\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\n hadc->ErrorCallback(hadc);\n#else\n HAL_ADC_ErrorCallback(hadc);\n 8001224:\tf7ff ffbc \tbl\t80011a0 \n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\n}\n 8001228:\tbd08 \tpop\t{r3, pc}\n 800122a:\tbf00 \tnop\n\n0800122c :\n{\n 800122c:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n __HAL_LOCK(hadc);\n 800122e:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n{\n 8001232:\tb083 \tsub\tsp, #12\n 8001234:\t4603 \tmov\tr3, r0\n __HAL_LOCK(hadc);\n 8001236:\t2a01 \tcmp\tr2, #1\n __IO uint32_t wait_loop_index = 0UL;\n 8001238:\tf04f 0000 \tmov.w\tr0, #0\n 800123c:\t9001 \tstr\tr0, [sp, #4]\n __HAL_LOCK(hadc);\n 800123e:\tf000 8141 \tbeq.w\t80014c4 \n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 8001242:\t681c \tldr\tr4, [r3, #0]\n __HAL_LOCK(hadc);\n 8001244:\t2001 \tmovs\tr0, #1\n 8001246:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 800124a:\t68a2 \tldr\tr2, [r4, #8]\n 800124c:\t0756 \tlsls\tr6, r2, #29\n 800124e:\td44c \tbmi.n\t80012ea \n LL_ADC_REG_SetSequencerRanks(hadc->Instance, sConfig->Rank, sConfig->Channel);\n 8001250:\t6848 \tldr\tr0, [r1, #4]\n MODIFY_REG(*preg,\n 8001252:\t680a \tldr\tr2, [r1, #0]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\n 8001254:\tea4f 1c90 \tmov.w\tip, r0, lsr #6\n 8001258:\tf00c 0c0c \tand.w\tip, ip, #12\n 800125c:\tf104 0e30 \tadd.w\tlr, r4, #48\t; 0x30\n MODIFY_REG(*preg,\n 8001260:\tf000 001f \tand.w\tr0, r0, #31\n 8001264:\tf85e 500c \tldr.w\tr5, [lr, ip]\n 8001268:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n 800126c:\t261f \tmovs\tr6, #31\n 800126e:\t4082 \tlsls\tr2, r0\n 8001270:\tfa06 f000 \tlsl.w\tr0, r6, r0\n 8001274:\tea25 0000 \tbic.w\tr0, r5, r0\n 8001278:\t4302 \torrs\tr2, r0\n 800127a:\tf84e 200c \tstr.w\tr2, [lr, ip]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 800127e:\t68a2 \tldr\tr2, [r4, #8]\n 8001280:\t0755 \tlsls\tr5, r2, #29\n 8001282:\td543 \tbpl.n\t800130c \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 8001284:\t68a2 \tldr\tr2, [r4, #8]\n 8001286:\t6808 \tldr\tr0, [r1, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 8001288:\t68a2 \tldr\tr2, [r4, #8]\n 800128a:\tf012 0f01 \ttst.w\tr2, #1\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfig->Channel, sConfig->SingleDiff);\n 800128e:\t4602 \tmov\tr2, r0\n 8001290:\td10c \tbne.n\t80012ac \n if (SingleDiff == LL_ADC_DIFFERENTIAL_ENDED)\n 8001292:\t4dbf \tldr\tr5, [pc, #764]\t; (8001590 )\n 8001294:\t68ce \tldr\tr6, [r1, #12]\n 8001296:\t42ae \tcmp\tr6, r5\n 8001298:\tf000 80bc \tbeq.w\t8001414 \n CLEAR_BIT(ADCx->DIFSEL,\n 800129c:\tf8d4 10b0 \tldr.w\tr1, [r4, #176]\t; 0xb0\n 80012a0:\tf3c0 0012 \tubfx\tr0, r0, #0, #19\n 80012a4:\tea21 0100 \tbic.w\tr1, r1, r0\n 80012a8:\tf8c4 10b0 \tstr.w\tr1, [r4, #176]\t; 0xb0\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\n 80012ac:\t49b9 \tldr\tr1, [pc, #740]\t; (8001594 )\n 80012ae:\t420a \ttst\tr2, r1\n 80012b0:\td02a \tbeq.n\t8001308 \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\n 80012b2:\t49b9 \tldr\tr1, [pc, #740]\t; (8001598 )\n if (((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\n 80012b4:\t4db9 \tldr\tr5, [pc, #740]\t; (800159c )\n 80012b6:\t6888 \tldr\tr0, [r1, #8]\n 80012b8:\t42aa \tcmp\tr2, r5\n 80012ba:\tf000 76e0 \tand.w\tr6, r0, #29360128\t; 0x1c00000\n 80012be:\td01d \tbeq.n\t80012fc \n 80012c0:\t4db7 \tldr\tr5, [pc, #732]\t; (80015a0 )\n 80012c2:\t42aa \tcmp\tr2, r5\n 80012c4:\td01a \tbeq.n\t80012fc \n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\n 80012c6:\t4db7 \tldr\tr5, [pc, #732]\t; (80015a4 )\n 80012c8:\t42aa \tcmp\tr2, r5\n 80012ca:\tf040 812d \tbne.w\t8001528 \n 80012ce:\tf010 7080 \tands.w\tr0, r0, #16777216\t; 0x1000000\n 80012d2:\td119 \tbne.n\t8001308 \n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\n 80012d4:\t4ab4 \tldr\tr2, [pc, #720]\t; (80015a8 )\n 80012d6:\t4294 \tcmp\tr4, r2\n 80012d8:\td016 \tbeq.n\t8001308 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 80012da:\t688a \tldr\tr2, [r1, #8]\n 80012dc:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 80012e0:\t4332 \torrs\tr2, r6\n 80012e2:\tf042 7280 \torr.w\tr2, r2, #16777216\t; 0x1000000\n 80012e6:\t608a \tstr\tr2, [r1, #8]\n}\n 80012e8:\te003 \tb.n\t80012f2 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80012ea:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80012ec:\tf042 0220 \torr.w\tr2, r2, #32\n 80012f0:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 80012f2:\t2200 \tmovs\tr2, #0\n 80012f4:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 80012f8:\tb003 \tadd\tsp, #12\n 80012fa:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\n 80012fc:\t0202 \tlsls\tr2, r0, #8\n 80012fe:\td403 \tbmi.n\t8001308 \n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\n 8001300:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n 8001304:\tf000 80f1 \tbeq.w\t80014ea \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 8001308:\t2000 \tmovs\tr0, #0\n 800130a:\te7f2 \tb.n\t80012f2 \n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\n 800130c:\t68a2 \tldr\tr2, [r4, #8]\n 800130e:\t0710 \tlsls\tr0, r2, #28\n 8001310:\td47e \tbmi.n\t8001410 \n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8001312:\t688a \tldr\tr2, [r1, #8]\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\n 8001314:\t680d \tldr\tr5, [r1, #0]\n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\n 8001316:\tf1b2 4f00 \tcmp.w\tr2, #2147483648\t; 0x80000000\n 800131a:\tf000 8119 \tbeq.w\t8001550 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 800131e:\t0dee \tlsrs\tr6, r5, #23\n 8001320:\tf104 0c14 \tadd.w\tip, r4, #20\n 8001324:\tf006 0604 \tand.w\tr6, r6, #4\n MODIFY_REG(*preg,\n 8001328:\tf3c5 5504 \tubfx\tr5, r5, #20, #5\n 800132c:\tf85c 0006 \tldr.w\tr0, [ip, r6]\n 8001330:\t2707 \tmovs\tr7, #7\n 8001332:\t40aa \tlsls\tr2, r5\n 8001334:\tfa07 f505 \tlsl.w\tr5, r7, r5\n 8001338:\tea20 0005 \tbic.w\tr0, r0, r5\n 800133c:\t4302 \torrs\tr2, r0\n 800133e:\tf84c 2006 \tstr.w\tr2, [ip, r6]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 8001342:\t6962 \tldr\tr2, [r4, #20]\n 8001344:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 8001348:\t6162 \tstr\tr2, [r4, #20]\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 800134a:\te9d1 5604 \tldrd\tr5, r6, [r1, #16]\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\n 800134e:\t2d04 \tcmp\tr5, #4\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 8001350:\t68e2 \tldr\tr2, [r4, #12]\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\n 8001352:\td02d \tbeq.n\t80013b0 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001354:\tf104 0060 \tadd.w\tr0, r4, #96\t; 0x60\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\n 8001358:\tf3c2 02c1 \tubfx\tr2, r2, #3, #2\n 800135c:\t0052 \tlsls\tr2, r2, #1\n MODIFY_REG(*preg,\n 800135e:\tf850 c025 \tldr.w\tip, [r0, r5, lsl #2]\n 8001362:\t4f92 \tldr\tr7, [pc, #584]\t; (80015ac )\n 8001364:\t4096 \tlsls\tr6, r2\n 8001366:\t680a \tldr\tr2, [r1, #0]\n 8001368:\tea0c 0707 \tand.w\tr7, ip, r7\n 800136c:\tf002 42f8 \tand.w\tr2, r2, #2080374784\t; 0x7c000000\n 8001370:\t433a \torrs\tr2, r7\n 8001372:\t4332 \torrs\tr2, r6\n 8001374:\tf042 4200 \torr.w\tr2, r2, #2147483648\t; 0x80000000\n 8001378:\tf840 2025 \tstr.w\tr2, [r0, r5, lsl #2]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 800137c:\t690d \tldr\tr5, [r1, #16]\n MODIFY_REG(*preg,\n 800137e:\t698e \tldr\tr6, [r1, #24]\n 8001380:\tf850 2025 \tldr.w\tr2, [r0, r5, lsl #2]\n 8001384:\tf022 7280 \tbic.w\tr2, r2, #16777216\t; 0x1000000\n 8001388:\t4332 \torrs\tr2, r6\n 800138a:\tf840 2025 \tstr.w\tr2, [r0, r5, lsl #2]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 800138e:\t690e \tldr\tr6, [r1, #16]\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfig->OffsetNumber, (sConfig->OffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\n 8001390:\t7f0d \tldrb\tr5, [r1, #28]\n MODIFY_REG(*preg,\n 8001392:\tf850 2026 \tldr.w\tr2, [r0, r6, lsl #2]\n 8001396:\tf1a5 0501 \tsub.w\tr5, r5, #1\n 800139a:\tfab5 f585 \tclz\tr5, r5\n 800139e:\t096d \tlsrs\tr5, r5, #5\n 80013a0:\tf022 7200 \tbic.w\tr2, r2, #33554432\t; 0x2000000\n 80013a4:\tea42 6245 \torr.w\tr2, r2, r5, lsl #25\n 80013a8:\tf840 2026 \tstr.w\tr2, [r0, r6, lsl #2]\n 80013ac:\t6808 \tldr\tr0, [r1, #0]\n}\n 80013ae:\te76b \tb.n\t8001288 \n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80013b0:\t6808 \tldr\tr0, [r1, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80013b2:\t6e22 \tldr\tr2, [r4, #96]\t; 0x60\n 80013b4:\t6e22 \tldr\tr2, [r4, #96]\t; 0x60\n 80013b6:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 80013ba:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80013be:\t2d00 \tcmp\tr5, #0\n 80013c0:\tf040 80fc \tbne.w\t80015bc \n 80013c4:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 80013c8:\t42aa \tcmp\tr2, r5\n 80013ca:\tf000 8170 \tbeq.w\t80016ae \n 80013ce:\t6e62 \tldr\tr2, [r4, #100]\t; 0x64\n 80013d0:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80013d2:\tf104 0260 \tadd.w\tr2, r4, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 80013d6:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 80013da:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n 80013de:\t42ae \tcmp\tr6, r5\n 80013e0:\tf000 8153 \tbeq.w\t800168a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80013e4:\t6896 \tldr\tr6, [r2, #8]\n 80013e6:\t6896 \tldr\tr6, [r2, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80013e8:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 80013ec:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 80013f0:\t42ae \tcmp\tr6, r5\n 80013f2:\tf000 8138 \tbeq.w\t8001666 \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80013f6:\t68d6 \tldr\tr6, [r2, #12]\n 80013f8:\t68d6 \tldr\tr6, [r2, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80013fa:\tf102 070c \tadd.w\tr7, r2, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 80013fe:\tf3c6 6284 \tubfx\tr2, r6, #26, #5\n 8001402:\t4295 \tcmp\tr5, r2\n 8001404:\tf47f af40 \tbne.w\t8001288 \n MODIFY_REG(*preg,\n 8001408:\t683a \tldr\tr2, [r7, #0]\n 800140a:\tf022 4200 \tbic.w\tr2, r2, #2147483648\t; 0x80000000\n 800140e:\t603a \tstr\tr2, [r7, #0]\n 8001410:\t6808 \tldr\tr0, [r1, #0]\n}\n 8001412:\te739 \tb.n\t8001288 \n SET_BIT(ADCx->DIFSEL,\n 8001414:\tf8d4 20b0 \tldr.w\tr2, [r4, #176]\t; 0xb0\n 8001418:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n 800141c:\t432a \torrs\tr2, r5\n 800141e:\tf8c4 20b0 \tstr.w\tr2, [r4, #176]\t; 0xb0\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 8001422:\t2d00 \tcmp\tr5, #0\n 8001424:\td051 \tbeq.n\t80014ca \n uint32_t result;\n\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001426:\tfa90 f2a0 \trbit\tr2, r0\n optimisations using the logic \"value was passed to __builtin_clz, so it\n is non-zero\".\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\n single CLZ instruction.\n */\n if (value == 0U)\n 800142a:\t2a00 \tcmp\tr2, #0\n 800142c:\tf000 80f7 \tbeq.w\t800161e \n {\n return 32U;\n }\n return __builtin_clz(value);\n 8001430:\tfab2 f282 \tclz\tr2, r2\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 8001434:\t3201 \tadds\tr2, #1\n 8001436:\tf002 021f \tand.w\tr2, r2, #31\n 800143a:\t2a09 \tcmp\tr2, #9\n 800143c:\tf240 80ef \tbls.w\t800161e \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001440:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001444:\t2d00 \tcmp\tr5, #0\n 8001446:\tf000 814e \tbeq.w\t80016e6 \n return __builtin_clz(value);\n 800144a:\tfab5 f585 \tclz\tr5, r5\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 800144e:\t3501 \tadds\tr5, #1\n 8001450:\t06ad \tlsls\tr5, r5, #26\n 8001452:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001456:\tfa90 f2a0 \trbit\tr2, r0\n if (value == 0U)\n 800145a:\t2a00 \tcmp\tr2, #0\n 800145c:\tf000 8148 \tbeq.w\t80016f0 \n return __builtin_clz(value);\n 8001460:\tfab2 f282 \tclz\tr2, r2\n 8001464:\t3201 \tadds\tr2, #1\n 8001466:\tf002 021f \tand.w\tr2, r2, #31\n 800146a:\t2601 \tmovs\tr6, #1\n 800146c:\tfa06 f202 \tlsl.w\tr2, r6, r2\n 8001470:\t4315 \torrs\tr5, r2\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001472:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 8001476:\t2800 \tcmp\tr0, #0\n 8001478:\tf000 8138 \tbeq.w\t80016ec \n return __builtin_clz(value);\n 800147c:\tfab0 f080 \tclz\tr0, r0\n 8001480:\t3001 \tadds\tr0, #1\n 8001482:\tf000 001f \tand.w\tr0, r0, #31\n 8001486:\t2203 \tmovs\tr2, #3\n 8001488:\tf06f 061d \tmvn.w\tr6, #29\n 800148c:\tfb12 6200 \tsmlabb\tr2, r2, r0, r6\n 8001490:\t0512 \tlsls\tr2, r2, #20\n 8001492:\tf042 7200 \torr.w\tr2, r2, #33554432\t; 0x2000000\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 8001496:\t432a \torrs\tr2, r5\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 8001498:\t0dd5 \tlsrs\tr5, r2, #23\n MODIFY_REG(*preg,\n 800149a:\t6888 \tldr\tr0, [r1, #8]\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 800149c:\tf005 0504 \tand.w\tr5, r5, #4\n 80014a0:\tf104 0614 \tadd.w\tr6, r4, #20\n MODIFY_REG(*preg,\n 80014a4:\tf3c2 5204 \tubfx\tr2, r2, #20, #5\n 80014a8:\tfa00 fc02 \tlsl.w\tip, r0, r2\n 80014ac:\tf04f 0e07 \tmov.w\tlr, #7\n 80014b0:\t5970 \tldr\tr0, [r6, r5]\n 80014b2:\tfa0e f202 \tlsl.w\tr2, lr, r2\n 80014b6:\tea20 0202 \tbic.w\tr2, r0, r2\n 80014ba:\tea42 020c \torr.w\tr2, r2, ip\n 80014be:\t5172 \tstr\tr2, [r6, r5]\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\n 80014c0:\t680a \tldr\tr2, [r1, #0]\n}\n 80014c2:\te6f3 \tb.n\t80012ac \n __HAL_LOCK(hadc);\n 80014c4:\t2002 \tmovs\tr0, #2\n}\n 80014c6:\tb003 \tadd\tsp, #12\n 80014c8:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 80014ca:\t0e82 \tlsrs\tr2, r0, #26\n 80014cc:\t3201 \tadds\tr2, #1\n 80014ce:\tf002 001f \tand.w\tr0, r2, #31\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\n 80014d2:\t2809 \tcmp\tr0, #9\n 80014d4:\td84e \tbhi.n\t8001574 \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 80014d6:\t0695 \tlsls\tr5, r2, #26\n 80014d8:\t2201 \tmovs\tr2, #1\n 80014da:\t4082 \tlsls\tr2, r0\n 80014dc:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 80014e0:\t4315 \torrs\tr5, r2\n 80014e2:\teb00 0240 \tadd.w\tr2, r0, r0, lsl #1\n 80014e6:\t0512 \tlsls\tr2, r2, #20\n 80014e8:\te7d5 \tb.n\t8001496 \n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\n 80014ea:\t492b \tldr\tr1, [pc, #172]\t; (8001598 )\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\n 80014ec:\t4830 \tldr\tr0, [pc, #192]\t; (80015b0 )\n 80014ee:\t688a \tldr\tr2, [r1, #8]\n 80014f0:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 80014f4:\t4332 \torrs\tr2, r6\n 80014f6:\tf442 0200 \torr.w\tr2, r2, #8388608\t; 0x800000\n 80014fa:\t608a \tstr\tr2, [r1, #8]\n 80014fc:\t6802 \tldr\tr2, [r0, #0]\n 80014fe:\t492d \tldr\tr1, [pc, #180]\t; (80015b4 )\n 8001500:\t0992 \tlsrs\tr2, r2, #6\n 8001502:\tfba1 1202 \tumull\tr1, r2, r1, r2\n 8001506:\t0992 \tlsrs\tr2, r2, #6\n 8001508:\t3201 \tadds\tr2, #1\n 800150a:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n 800150e:\t0092 \tlsls\tr2, r2, #2\n 8001510:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001512:\t9a01 \tldr\tr2, [sp, #4]\n 8001514:\t2a00 \tcmp\tr2, #0\n 8001516:\tf43f aef7 \tbeq.w\t8001308 \n wait_loop_index--;\n 800151a:\t9a01 \tldr\tr2, [sp, #4]\n 800151c:\t3a01 \tsubs\tr2, #1\n 800151e:\t9201 \tstr\tr2, [sp, #4]\n while (wait_loop_index != 0UL)\n 8001520:\t9a01 \tldr\tr2, [sp, #4]\n 8001522:\t2a00 \tcmp\tr2, #0\n 8001524:\td1f9 \tbne.n\t800151a \n 8001526:\te6ef \tb.n\t8001308 \n else if ((sConfig->Channel == ADC_CHANNEL_VREFINT)\n 8001528:\t4d23 \tldr\tr5, [pc, #140]\t; (80015b8 )\n 800152a:\t42aa \tcmp\tr2, r5\n 800152c:\tf47f aeec \tbne.w\t8001308 \n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\n 8001530:\tf410 0080 \tands.w\tr0, r0, #4194304\t; 0x400000\n 8001534:\tf47f aee8 \tbne.w\t8001308 \n if (ADC_VREFINT_INSTANCE(hadc))\n 8001538:\t4a1b \tldr\tr2, [pc, #108]\t; (80015a8 )\n 800153a:\t4294 \tcmp\tr4, r2\n 800153c:\tf43f aee4 \tbeq.w\t8001308 \n 8001540:\t688a \tldr\tr2, [r1, #8]\n 8001542:\tf022 72e0 \tbic.w\tr2, r2, #29360128\t; 0x1c00000\n 8001546:\t4332 \torrs\tr2, r6\n 8001548:\tf442 0280 \torr.w\tr2, r2, #4194304\t; 0x400000\n 800154c:\t608a \tstr\tr2, [r1, #8]\n}\n 800154e:\te6d0 \tb.n\t80012f2 \n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\n 8001550:\t0dea \tlsrs\tr2, r5, #23\n 8001552:\tf002 0204 \tand.w\tr2, r2, #4\n 8001556:\tf104 0014 \tadd.w\tr0, r4, #20\n MODIFY_REG(*preg,\n 800155a:\tf3c5 5504 \tubfx\tr5, r5, #20, #5\n 800155e:\t2607 \tmovs\tr6, #7\n 8001560:\t40ae \tlsls\tr6, r5\n 8001562:\t5885 \tldr\tr5, [r0, r2]\n 8001564:\tea25 0506 \tbic.w\tr5, r5, r6\n 8001568:\t5085 \tstr\tr5, [r0, r2]\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\n 800156a:\t6962 \tldr\tr2, [r4, #20]\n 800156c:\tf042 4200 \torr.w\tr2, r2, #2147483648\t; 0x80000000\n 8001570:\t6162 \tstr\tr2, [r4, #20]\n}\n 8001572:\te6ea \tb.n\t800134a \n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 8001574:\t0695 \tlsls\tr5, r2, #26\n 8001576:\teb00 0240 \tadd.w\tr2, r0, r0, lsl #1\n 800157a:\t3a1e \tsubs\tr2, #30\n 800157c:\t2601 \tmovs\tr6, #1\n 800157e:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n 8001582:\t0512 \tlsls\tr2, r2, #20\n 8001584:\tfa06 f000 \tlsl.w\tr0, r6, r0\n 8001588:\tf042 7200 \torr.w\tr2, r2, #33554432\t; 0x2000000\n 800158c:\t4305 \torrs\tr5, r0\n 800158e:\te782 \tb.n\t8001496 \n 8001590:\t407f0000 \t.word\t0x407f0000\n 8001594:\t80080000 \t.word\t0x80080000\n 8001598:\t50000300 \t.word\t0x50000300\n 800159c:\tc3210000 \t.word\t0xc3210000\n 80015a0:\t90c00010 \t.word\t0x90c00010\n 80015a4:\tc7520000 \t.word\t0xc7520000\n 80015a8:\t50000100 \t.word\t0x50000100\n 80015ac:\t03fff000 \t.word\t0x03fff000\n 80015b0:\t2000001c \t.word\t0x2000001c\n 80015b4:\t053e2d63 \t.word\t0x053e2d63\n 80015b8:\tcb840000 \t.word\t0xcb840000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80015bc:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 80015c0:\tb11d \tcbz\tr5, 80015ca \n return __builtin_clz(value);\n 80015c2:\tfab5 f585 \tclz\tr5, r5\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\n 80015c6:\t42aa \tcmp\tr2, r5\n 80015c8:\td071 \tbeq.n\t80016ae \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80015ca:\t6e62 \tldr\tr2, [r4, #100]\t; 0x64\n 80015cc:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80015ce:\tf104 0260 \tadd.w\tr2, r4, #96\t; 0x60\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 80015d2:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n 80015d6:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80015da:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 80015de:\tb11d \tcbz\tr5, 80015e8 \n return __builtin_clz(value);\n 80015e0:\tfab5 f585 \tclz\tr5, r5\n 80015e4:\t42ae \tcmp\tr6, r5\n 80015e6:\td050 \tbeq.n\t800168a \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80015e8:\t6895 \tldr\tr5, [r2, #8]\n 80015ea:\t6896 \tldr\tr6, [r2, #8]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80015ec:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 80015f0:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 80015f4:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 80015f8:\tb11d \tcbz\tr5, 8001602 \n return __builtin_clz(value);\n 80015fa:\tfab5 f585 \tclz\tr5, r5\n 80015fe:\t42ae \tcmp\tr6, r5\n 8001600:\td031 \tbeq.n\t8001666 \n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001602:\t68d5 \tldr\tr5, [r2, #12]\n 8001604:\t68d5 \tldr\tr5, [r2, #12]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001606:\tf102 070c \tadd.w\tr7, r2, #12\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 800160a:\tf3c5 6284 \tubfx\tr2, r5, #26, #5\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800160e:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001612:\t2d00 \tcmp\tr5, #0\n 8001614:\tf43f ae38 \tbeq.w\t8001288 \n return __builtin_clz(value);\n 8001618:\tfab5 f585 \tclz\tr5, r5\n 800161c:\te6f1 \tb.n\t8001402 \n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800161e:\tfa90 f5a0 \trbit\tr5, r0\n if (value == 0U)\n 8001622:\t2d00 \tcmp\tr5, #0\n 8001624:\td059 \tbeq.n\t80016da \n return __builtin_clz(value);\n 8001626:\tfab5 f585 \tclz\tr5, r5\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\n 800162a:\t3501 \tadds\tr5, #1\n 800162c:\t06ad \tlsls\tr5, r5, #26\n 800162e:\tf005 45f8 \tand.w\tr5, r5, #2080374784\t; 0x7c000000\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 8001632:\tfa90 f2a0 \trbit\tr2, r0\n if (value == 0U)\n 8001636:\t2a00 \tcmp\tr2, #0\n 8001638:\td04d \tbeq.n\t80016d6 \n return __builtin_clz(value);\n 800163a:\tfab2 f282 \tclz\tr2, r2\n 800163e:\t3201 \tadds\tr2, #1\n 8001640:\tf002 021f \tand.w\tr2, r2, #31\n 8001644:\t2601 \tmovs\tr6, #1\n 8001646:\tfa06 f202 \tlsl.w\tr2, r6, r2\n 800164a:\t4315 \torrs\tr5, r2\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\n 800164c:\tfa90 f0a0 \trbit\tr0, r0\n if (value == 0U)\n 8001650:\t2800 \tcmp\tr0, #0\n 8001652:\td045 \tbeq.n\t80016e0 \n return __builtin_clz(value);\n 8001654:\tfab0 f280 \tclz\tr2, r0\n 8001658:\t3201 \tadds\tr2, #1\n 800165a:\tf002 021f \tand.w\tr2, r2, #31\n 800165e:\teb02 0242 \tadd.w\tr2, r2, r2, lsl #1\n 8001662:\t0512 \tlsls\tr2, r2, #20\n 8001664:\te717 \tb.n\t8001496 \n MODIFY_REG(*preg,\n 8001666:\t6838 \tldr\tr0, [r7, #0]\n 8001668:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 800166c:\t6038 \tstr\tr0, [r7, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 800166e:\t68d0 \tldr\tr0, [r2, #12]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8001670:\t6808 \tldr\tr0, [r1, #0]\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 8001672:\tf102 070c \tadd.w\tr7, r2, #12\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001676:\t68d2 \tldr\tr2, [r2, #12]\n 8001678:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\n 800167c:\tf3c2 6284 \tubfx\tr2, r2, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8001680:\t2d00 \tcmp\tr5, #0\n 8001682:\td1c4 \tbne.n\t800160e \n 8001684:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 8001688:\te6bb \tb.n\t8001402 \n MODIFY_REG(*preg,\n 800168a:\t6838 \tldr\tr0, [r7, #0]\n 800168c:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 8001690:\t6038 \tstr\tr0, [r7, #0]\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 8001692:\t6890 \tldr\tr0, [r2, #8]\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 8001694:\t6808 \tldr\tr0, [r1, #0]\n 8001696:\t6896 \tldr\tr6, [r2, #8]\n 8001698:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 800169c:\tf102 0708 \tadd.w\tr7, r2, #8\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\n 80016a0:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80016a4:\t2d00 \tcmp\tr5, #0\n 80016a6:\td1a5 \tbne.n\t80015f4 \n 80016a8:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 80016ac:\te6a0 \tb.n\t80013f0 \n MODIFY_REG(*preg,\n 80016ae:\t6e20 \tldr\tr0, [r4, #96]\t; 0x60\n 80016b0:\t4622 \tmov\tr2, r4\n 80016b2:\tf020 4000 \tbic.w\tr0, r0, #2147483648\t; 0x80000000\n 80016b6:\tf842 0f60 \tstr.w\tr0, [r2, #96]!\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\n 80016ba:\t6e60 \tldr\tr0, [r4, #100]\t; 0x64\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80016bc:\t6808 \tldr\tr0, [r1, #0]\n 80016be:\t6e66 \tldr\tr6, [r4, #100]\t; 0x64\n 80016c0:\tf3c0 0512 \tubfx\tr5, r0, #0, #19\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\n 80016c4:\tf104 0764 \tadd.w\tr7, r4, #100\t; 0x64\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\n 80016c8:\tf3c6 6684 \tubfx\tr6, r6, #26, #5\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\n 80016cc:\t2d00 \tcmp\tr5, #0\n 80016ce:\td184 \tbne.n\t80015da \n 80016d0:\tf3c0 6584 \tubfx\tr5, r0, #26, #5\n 80016d4:\te683 \tb.n\t80013de \n 80016d6:\t2202 \tmovs\tr2, #2\n 80016d8:\te7b7 \tb.n\t800164a \n 80016da:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 80016de:\te7a8 \tb.n\t8001632 \n 80016e0:\tf44f 1240 \tmov.w\tr2, #3145728\t; 0x300000\n 80016e4:\te6d7 \tb.n\t8001496 \n 80016e6:\tf04f 6580 \tmov.w\tr5, #67108864\t; 0x4000000\n 80016ea:\te6b4 \tb.n\t8001456 \n 80016ec:\t4a01 \tldr\tr2, [pc, #4]\t; (80016f4 )\n 80016ee:\te6d2 \tb.n\t8001496 \n 80016f0:\t2202 \tmovs\tr2, #2\n 80016f2:\te6bd \tb.n\t8001470 \n 80016f4:\tfe500000 \t.word\t0xfe500000\n\n080016f8 :\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\n 80016f8:\t6803 \tldr\tr3, [r0, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 80016fa:\t689a \tldr\tr2, [r3, #8]\n 80016fc:\t07d2 \tlsls\tr2, r2, #31\n 80016fe:\td501 \tbpl.n\t8001704 \n return HAL_OK;\n 8001700:\t2000 \tmovs\tr0, #0\n}\n 8001702:\t4770 \tbx\tlr\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\n 8001704:\t6899 \tldr\tr1, [r3, #8]\n 8001706:\t4a18 \tldr\tr2, [pc, #96]\t; (8001768 )\n 8001708:\t4211 \ttst\tr1, r2\n{\n 800170a:\tb570 \tpush\t{r4, r5, r6, lr}\n 800170c:\t4606 \tmov\tr6, r0\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\n 800170e:\td008 \tbeq.n\t8001722 \n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\n 8001710:\t6df3 \tldr\tr3, [r6, #92]\t; 0x5c\n 8001712:\tf043 0310 \torr.w\tr3, r3, #16\n 8001716:\t65f3 \tstr\tr3, [r6, #92]\t; 0x5c\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 8001718:\t6e33 \tldr\tr3, [r6, #96]\t; 0x60\n return HAL_ERROR;\n 800171a:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\n 800171c:\t4303 \torrs\tr3, r0\n 800171e:\t6633 \tstr\tr3, [r6, #96]\t; 0x60\n}\n 8001720:\tbd70 \tpop\t{r4, r5, r6, pc}\n MODIFY_REG(ADCx->CR,\n 8001722:\t689a \tldr\tr2, [r3, #8]\n 8001724:\t4d11 \tldr\tr5, [pc, #68]\t; (800176c )\n 8001726:\t402a \tands\tr2, r5\n 8001728:\tf042 0201 \torr.w\tr2, r2, #1\n 800172c:\t609a \tstr\tr2, [r3, #8]\n tickstart = HAL_GetTick();\n 800172e:\tf7ff fc13 \tbl\t8000f58 \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001732:\t6833 \tldr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 8001734:\t4604 \tmov\tr4, r0\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001736:\t681a \tldr\tr2, [r3, #0]\n 8001738:\t07d0 \tlsls\tr0, r2, #31\n 800173a:\td413 \tbmi.n\t8001764 \n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 800173c:\t689a \tldr\tr2, [r3, #8]\n 800173e:\t07d1 \tlsls\tr1, r2, #31\n 8001740:\td404 \tbmi.n\t800174c \n MODIFY_REG(ADCx->CR,\n 8001742:\t689a \tldr\tr2, [r3, #8]\n 8001744:\t402a \tands\tr2, r5\n 8001746:\tf042 0201 \torr.w\tr2, r2, #1\n 800174a:\t609a \tstr\tr2, [r3, #8]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 800174c:\tf7ff fc04 \tbl\t8000f58 \n 8001750:\t1b03 \tsubs\tr3, r0, r4\n 8001752:\t2b02 \tcmp\tr3, #2\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001754:\t6833 \tldr\tr3, [r6, #0]\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\n 8001756:\td9ee \tbls.n\t8001736 \n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 8001758:\t681a \tldr\tr2, [r3, #0]\n 800175a:\t07d2 \tlsls\tr2, r2, #31\n 800175c:\td5d8 \tbpl.n\t8001710 \n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\n 800175e:\t681a \tldr\tr2, [r3, #0]\n 8001760:\t07d0 \tlsls\tr0, r2, #31\n 8001762:\td5eb \tbpl.n\t800173c \n return HAL_OK;\n 8001764:\t2000 \tmovs\tr0, #0\n}\n 8001766:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8001768:\t8000003f \t.word\t0x8000003f\n 800176c:\t7fffffc0 \t.word\t0x7fffffc0\n\n08001770 :\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 8001770:\t4b36 \tldr\tr3, [pc, #216]\t; (800184c )\n{\n 8001772:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n 8001776:\tf8d3 8008 \tldr.w\tr8, [r3, #8]\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\n 800177a:\t6803 \tldr\tr3, [r0, #0]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 800177c:\t689d \tldr\tr5, [r3, #8]\n 800177e:\tf015 0504 \tands.w\tr5, r5, #4\n 8001782:\td116 \tbne.n\t80017b2 \n __HAL_LOCK(hadc);\n 8001784:\tf890 3058 \tldrb.w\tr3, [r0, #88]\t; 0x58\n 8001788:\t2b01 \tcmp\tr3, #1\n 800178a:\t4604 \tmov\tr4, r0\n 800178c:\td011 \tbeq.n\t80017b2 \n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\n 800178e:\tf008 081f \tand.w\tr8, r8, #31\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 8001792:\tf240 2321 \tmovw\tr3, #545\t; 0x221\n __HAL_LOCK(hadc);\n 8001796:\tf04f 0c01 \tmov.w\tip, #1\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 800179a:\tfa23 f308 \tlsr.w\tr3, r3, r8\n 800179e:\tea13 030c \tands.w\tr3, r3, ip\n __HAL_LOCK(hadc);\n 80017a2:\tf880 c058 \tstrb.w\tip, [r0, #88]\t; 0x58\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\n 80017a6:\td107 \tbne.n\t80017b8 \n __HAL_UNLOCK(hadc);\n 80017a8:\tf880 3058 \tstrb.w\tr3, [r0, #88]\t; 0x58\n tmp_hal_status = HAL_ERROR;\n 80017ac:\t4660 \tmov\tr0, ip\n}\n 80017ae:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tmp_hal_status = HAL_BUSY;\n 80017b2:\t2002 \tmovs\tr0, #2\n}\n 80017b4:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n tmp_hal_status = ADC_Enable(hadc);\n 80017b8:\t460e \tmov\tr6, r1\n 80017ba:\t4617 \tmov\tr7, r2\n 80017bc:\tf7ff ff9c \tbl\t80016f8 \n if (tmp_hal_status == HAL_OK)\n 80017c0:\t2800 \tcmp\tr0, #0\n 80017c2:\td13b \tbne.n\t800183c \n ADC_STATE_CLR_SET(hadc->State,\n 80017c4:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 80017c6:\t6821 \tldr\tr1, [r4, #0]\n ADC_STATE_CLR_SET(hadc->State,\n 80017c8:\tf423 6370 \tbic.w\tr3, r3, #3840\t; 0xf00\n 80017cc:\tf023 0301 \tbic.w\tr3, r3, #1\n 80017d0:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80017d4:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\n 80017d6:\t4b1e \tldr\tr3, [pc, #120]\t; (8001850 )\n 80017d8:\t4299 \tcmp\tr1, r3\n 80017da:\td033 \tbeq.n\t8001844 \n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\n 80017dc:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n 80017de:\tf423 1380 \tbic.w\tr3, r3, #1048576\t; 0x100000\n 80017e2:\t65e3 \tstr\tr3, [r4, #92]\t; 0x5c\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 80017e4:\t6de3 \tldr\tr3, [r4, #92]\t; 0x5c\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 80017e6:\t6d60 \tldr\tr0, [r4, #84]\t; 0x54\n 80017e8:\t4d1a \tldr\tr5, [pc, #104]\t; (8001854 )\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\n 80017ea:\tf413 5380 \tands.w\tr3, r3, #4096\t; 0x1000\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\n 80017ee:\tbf1c \titt\tne\n 80017f0:\t6e23 \tldrne\tr3, [r4, #96]\t; 0x60\n 80017f2:\tf023 0306 \tbicne.w\tr3, r3, #6\n ADC_CLEAR_ERRORCODE(hadc);\n 80017f6:\t6623 \tstr\tr3, [r4, #96]\t; 0x60\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\n 80017f8:\t62c5 \tstr\tr5, [r0, #44]\t; 0x2c\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\n 80017fa:\t4d17 \tldr\tr5, [pc, #92]\t; (8001858 )\n 80017fc:\t6305 \tstr\tr5, [r0, #48]\t; 0x30\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\n 80017fe:\t4d17 \tldr\tr5, [pc, #92]\t; (800185c )\n 8001800:\t6345 \tstr\tr5, [r0, #52]\t; 0x34\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\n 8001802:\t251c \tmovs\tr5, #28\n 8001804:\t600d \tstr\tr5, [r1, #0]\n __HAL_UNLOCK(hadc);\n 8001806:\t2500 \tmovs\tr5, #0\n 8001808:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\n 800180c:\t684d \tldr\tr5, [r1, #4]\n 800180e:\tf045 0510 \torr.w\tr5, r5, #16\n 8001812:\t604d \tstr\tr5, [r1, #4]\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 8001814:\t68cd \tldr\tr5, [r1, #12]\n 8001816:\tf045 0501 \torr.w\tr5, r5, #1\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 800181a:\t463b \tmov\tr3, r7\n 800181c:\t4632 \tmov\tr2, r6\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\n 800181e:\t60cd \tstr\tr5, [r1, #12]\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\n 8001820:\t3140 \tadds\tr1, #64\t; 0x40\n 8001822:\tf000 fae7 \tbl\t8001df4 \n LL_ADC_REG_StartConversion(hadc->Instance);\n 8001826:\t6822 \tldr\tr2, [r4, #0]\n MODIFY_REG(ADCx->CR,\n 8001828:\t6893 \tldr\tr3, [r2, #8]\n 800182a:\tf023 4300 \tbic.w\tr3, r3, #2147483648\t; 0x80000000\n 800182e:\tf023 033f \tbic.w\tr3, r3, #63\t; 0x3f\n 8001832:\tf043 0304 \torr.w\tr3, r3, #4\n 8001836:\t6093 \tstr\tr3, [r2, #8]\n}\n 8001838:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_UNLOCK(hadc);\n 800183c:\tf884 5058 \tstrb.w\tr5, [r4, #88]\t; 0x58\n}\n 8001840:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\n 8001844:\tf1b8 0f00 \tcmp.w\tr8, #0\n 8001848:\td0c8 \tbeq.n\t80017dc \n 800184a:\te7cb \tb.n\t80017e4 \n 800184c:\t50000300 \t.word\t0x50000300\n 8001850:\t50000100 \t.word\t0x50000100\n 8001854:\t080011a5 \t.word\t0x080011a5\n 8001858:\t08001195 \t.word\t0x08001195\n 800185c:\t08001211 \t.word\t0x08001211\n\n08001860 :\n * @param hadc Master ADC handle\n * @param multimode Structure of ADC multimode configuration\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode)\n{\n 8001860:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(multimode->DMAAccessMode));\n assert_param(IS_ADC_SAMPLING_DELAY(multimode->TwoSamplingDelay));\n }\n\n /* Process locked */\n __HAL_LOCK(hadc);\n 8001862:\tf890 2058 \tldrb.w\tr2, [r0, #88]\t; 0x58\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\n 8001866:\t680e \tldr\tr6, [r1, #0]\n __HAL_LOCK(hadc);\n 8001868:\t2a01 \tcmp\tr2, #1\n{\n 800186a:\tb09d \tsub\tsp, #116\t; 0x74\n __HAL_LOCK(hadc);\n 800186c:\td047 \tbeq.n\t80018fe \n\n /* Temporary handle minimum initialization */\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\n\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 800186e:\t6804 \tldr\tr4, [r0, #0]\n 8001870:\t4603 \tmov\tr3, r0\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n 8001872:\t2200 \tmovs\tr2, #0\n __HAL_LOCK(hadc);\n 8001874:\t2001 \tmovs\tr0, #1\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 8001876:\tf1b4 4fa0 \tcmp.w\tr4, #1342177280\t; 0x50000000\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\n 800187a:\t9218 \tstr\tr2, [sp, #96]\t; 0x60\n __HAL_LOCK(hadc);\n 800187c:\tf883 0058 \tstrb.w\tr0, [r3, #88]\t; 0x58\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\n 8001880:\t9219 \tstr\tr2, [sp, #100]\t; 0x64\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\n 8001882:\td007 \tbeq.n\t8001894 \n\n if (tmphadcSlave.Instance == NULL)\n {\n /* Update ADC state machine to error */\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 8001884:\t6dd9 \tldr\tr1, [r3, #92]\t; 0x5c\n\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n 8001886:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 800188a:\tf041 0120 \torr.w\tr1, r1, #32\n 800188e:\t65d9 \tstr\tr1, [r3, #92]\t; 0x5c\n /* Process unlocked */\n __HAL_UNLOCK(hadc);\n\n /* Return function status */\n return tmp_hal_status;\n}\n 8001890:\tb01d \tadd\tsp, #116\t; 0x74\n 8001892:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\n 8001894:\t4d26 \tldr\tr5, [pc, #152]\t; (8001930 )\n 8001896:\t68aa \tldr\tr2, [r5, #8]\n 8001898:\t0752 \tlsls\tr2, r2, #29\n 800189a:\td50a \tbpl.n\t80018b2 \n 800189c:\t68a2 \tldr\tr2, [r4, #8]\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 800189e:\t6dda \tldr\tr2, [r3, #92]\t; 0x5c\n 80018a0:\tf042 0220 \torr.w\tr2, r2, #32\n tmp_hal_status = HAL_ERROR;\n 80018a4:\t2001 \tmovs\tr0, #1\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\n 80018a6:\t65da \tstr\tr2, [r3, #92]\t; 0x5c\n __HAL_UNLOCK(hadc);\n 80018a8:\t2200 \tmovs\tr2, #0\n 80018aa:\tf883 2058 \tstrb.w\tr2, [r3, #88]\t; 0x58\n}\n 80018ae:\tb01d \tadd\tsp, #116\t; 0x74\n 80018b0:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n 80018b2:\t68a0 \tldr\tr0, [r4, #8]\n 80018b4:\tf010 0004 \tands.w\tr0, r0, #4\n 80018b8:\td1f1 \tbne.n\t800189e \n if (multimode->Mode != ADC_MODE_INDEPENDENT)\n 80018ba:\tb31e \tcbz\tr6, 8001904 \n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\n 80018bc:\tf8df e074 \tldr.w\tlr, [pc, #116]\t; 8001934 \n 80018c0:\t684f \tldr\tr7, [r1, #4]\n 80018c2:\tf8de 2008 \tldr.w\tr2, [lr, #8]\n 80018c6:\tf893 c038 \tldrb.w\tip, [r3, #56]\t; 0x38\n 80018ca:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 80018ce:\t433a \torrs\tr2, r7\n 80018d0:\tea42 324c \torr.w\tr2, r2, ip, lsl #13\n 80018d4:\tf8ce 2008 \tstr.w\tr2, [lr, #8]\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\n 80018d8:\t68a2 \tldr\tr2, [r4, #8]\n 80018da:\t07d4 \tlsls\tr4, r2, #31\n 80018dc:\td426 \tbmi.n\t800192c \n 80018de:\t68a8 \tldr\tr0, [r5, #8]\n 80018e0:\tf010 0001 \tands.w\tr0, r0, #1\n 80018e4:\td119 \tbne.n\t800191a \n MODIFY_REG(tmpADC_Common->CCR,\n 80018e6:\t688a \tldr\tr2, [r1, #8]\n 80018e8:\tf8de 1008 \tldr.w\tr1, [lr, #8]\n 80018ec:\tf421 6171 \tbic.w\tr1, r1, #3856\t; 0xf10\n 80018f0:\t4332 \torrs\tr2, r6\n 80018f2:\tf021 010f \tbic.w\tr1, r1, #15\n 80018f6:\t430a \torrs\tr2, r1\n 80018f8:\tf8ce 2008 \tstr.w\tr2, [lr, #8]\n 80018fc:\te7d4 \tb.n\t80018a8 \n __HAL_LOCK(hadc);\n 80018fe:\t2002 \tmovs\tr0, #2\n}\n 8001900:\tb01d \tadd\tsp, #116\t; 0x74\n 8001902:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\n 8001904:\t490b \tldr\tr1, [pc, #44]\t; (8001934 )\n 8001906:\t688a \tldr\tr2, [r1, #8]\n 8001908:\tf422 4260 \tbic.w\tr2, r2, #57344\t; 0xe000\n 800190c:\t608a \tstr\tr2, [r1, #8]\n 800190e:\t68a2 \tldr\tr2, [r4, #8]\n 8001910:\t68a8 \tldr\tr0, [r5, #8]\n 8001912:\t4310 \torrs\tr0, r2\n 8001914:\tf010 0001 \tands.w\tr0, r0, #1\n 8001918:\td001 \tbeq.n\t800191e \n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\n 800191a:\t2000 \tmovs\tr0, #0\n 800191c:\te7c4 \tb.n\t80018a8 \n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\n 800191e:\t688a \tldr\tr2, [r1, #8]\n 8001920:\tf422 6271 \tbic.w\tr2, r2, #3856\t; 0xf10\n 8001924:\tf022 020f \tbic.w\tr2, r2, #15\n 8001928:\t608a \tstr\tr2, [r1, #8]\n 800192a:\te7bd \tb.n\t80018a8 \n 800192c:\t68aa \tldr\tr2, [r5, #8]\n 800192e:\te7bb \tb.n\t80018a8 \n 8001930:\t50000100 \t.word\t0x50000100\n 8001934:\t50000300 \t.word\t0x50000300\n\n08001938 :\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\n{\n uint32_t reg_value;\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n\n reg_value = SCB->AIRCR; /* read old register configuration */\n 8001938:\t4907 \tldr\tr1, [pc, #28]\t; (8001958 )\n 800193a:\t68ca \tldr\tr2, [r1, #12]\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n reg_value = (reg_value |\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 800193c:\t0203 \tlsls\tr3, r0, #8\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 800193e:\tf64f 00ff \tmovw\tr0, #63743\t; 0xf8ff\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\n 8001942:\tf403 63e0 \tand.w\tr3, r3, #1792\t; 0x700\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\n 8001946:\t4002 \tands\tr2, r0\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\n 8001948:\t4313 \torrs\tr3, r2\n reg_value = (reg_value |\n 800194a:\tf043 63bf \torr.w\tr3, r3, #100139008\t; 0x5f80000\n 800194e:\tf443 3300 \torr.w\tr3, r3, #131072\t; 0x20000\n SCB->AIRCR = reg_value;\n 8001952:\t60cb \tstr\tr3, [r1, #12]\n /* Check the parameters */\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\n\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\n NVIC_SetPriorityGrouping(PriorityGroup);\n}\n 8001954:\t4770 \tbx\tlr\n 8001956:\tbf00 \tnop\n 8001958:\te000ed00 \t.word\t0xe000ed00\n\n0800195c :\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\n */\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\n{\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\n 800195c:\t4b1c \tldr\tr3, [pc, #112]\t; (80019d0 )\n 800195e:\t68db \tldr\tr3, [r3, #12]\n 8001960:\tf3c3 2302 \tubfx\tr3, r3, #8, #3\n * This parameter can be a value between 0 and 15\n * A lower priority value indicates a higher priority.\n * @retval None\n */\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\n{\n 8001964:\tb500 \tpush\t{lr}\n{\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\n uint32_t PreemptPriorityBits;\n uint32_t SubPriorityBits;\n\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8001966:\tf1c3 0e07 \trsb\tlr, r3, #7\n 800196a:\tf1be 0f04 \tcmp.w\tlr, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 800196e:\tf103 0c04 \tadd.w\tip, r3, #4\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\n 8001972:\tbf28 \tit\tcs\n 8001974:\tf04f 0e04 \tmovcs.w\tlr, #4\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 8001978:\tf1bc 0f06 \tcmp.w\tip, #6\n 800197c:\td91b \tbls.n\t80019b6 \n 800197e:\t3b03 \tsubs\tr3, #3\n\n return (\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\n 8001980:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8001984:\tfa0c fc03 \tlsl.w\tip, ip, r3\n 8001988:\tea22 020c \tbic.w\tr2, r2, ip\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 800198c:\tf04f 3cff \tmov.w\tip, #4294967295\t; 0xffffffff\n 8001990:\tfa0c fc0e \tlsl.w\tip, ip, lr\n 8001994:\tea21 010c \tbic.w\tr1, r1, ip\n 8001998:\t4099 \tlsls\tr1, r3\n if ((int32_t)(IRQn) >= 0)\n 800199a:\t2800 \tcmp\tr0, #0\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\n 800199c:\tea41 0102 \torr.w\tr1, r1, r2\n if ((int32_t)(IRQn) >= 0)\n 80019a0:\tdb0c \tblt.n\t80019bc \n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80019a2:\tf100 4060 \tadd.w\tr0, r0, #3758096384\t; 0xe0000000\n 80019a6:\t0109 \tlsls\tr1, r1, #4\n 80019a8:\tf500 4061 \tadd.w\tr0, r0, #57600\t; 0xe100\n 80019ac:\tb2c9 \tuxtb\tr1, r1\n 80019ae:\tf880 1300 \tstrb.w\tr1, [r0, #768]\t; 0x300\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\n\n prioritygroup = NVIC_GetPriorityGrouping();\n\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\n}\n 80019b2:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80019b6:\t2200 \tmovs\tr2, #0\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\n 80019b8:\t4613 \tmov\tr3, r2\n 80019ba:\te7e7 \tb.n\t800198c \n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 80019bc:\t4b05 \tldr\tr3, [pc, #20]\t; (80019d4 )\n 80019be:\tf000 000f \tand.w\tr0, r0, #15\n 80019c2:\t0109 \tlsls\tr1, r1, #4\n 80019c4:\t4403 \tadd\tr3, r0\n 80019c6:\tb2c9 \tuxtb\tr1, r1\n 80019c8:\t7619 \tstrb\tr1, [r3, #24]\n 80019ca:\tf85d fb04 \tldr.w\tpc, [sp], #4\n 80019ce:\tbf00 \tnop\n 80019d0:\te000ed00 \t.word\t0xe000ed00\n 80019d4:\te000ecfc \t.word\t0xe000ecfc\n\n080019d8 :\n if ((int32_t)(IRQn) >= 0)\n 80019d8:\t2800 \tcmp\tr0, #0\n 80019da:\tdb07 \tblt.n\t80019ec \n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\n 80019dc:\t4a04 \tldr\tr2, [pc, #16]\t; (80019f0 )\n 80019de:\t0941 \tlsrs\tr1, r0, #5\n 80019e0:\t2301 \tmovs\tr3, #1\n 80019e2:\tf000 001f \tand.w\tr0, r0, #31\n 80019e6:\t4083 \tlsls\tr3, r0\n 80019e8:\tf842 3021 \tstr.w\tr3, [r2, r1, lsl #2]\n /* Check the parameters */\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\n \n /* Enable interrupt */\n NVIC_EnableIRQ(IRQn);\n}\n 80019ec:\t4770 \tbx\tlr\n 80019ee:\tbf00 \tnop\n 80019f0:\te000e100 \t.word\t0xe000e100\n\n080019f4 :\n function SysTick_Config is not included. In this case, the file device.h\n must contain a vendor-specific implementation of this function.\n */\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\n{\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\n 80019f4:\t3801 \tsubs\tr0, #1\n 80019f6:\tf1b0 7f80 \tcmp.w\tr0, #16777216\t; 0x1000000\n 80019fa:\td210 \tbcs.n\t8001a1e \n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\n * @retval status: - 0 Function succeeded.\n * - 1 Function failed.\n */\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\n{\n 80019fc:\tb410 \tpush\t{r4}\n {\n return (1UL); /* Reload value impossible */\n }\n\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 80019fe:\tf04f 23e0 \tmov.w\tr3, #3758153728\t; 0xe000e000\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001a02:\t4c08 \tldr\tr4, [pc, #32]\t; (8001a24 )\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\n 8001a04:\t6158 \tstr\tr0, [r3, #20]\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\n 8001a06:\tf04f 0cf0 \tmov.w\tip, #240\t; 0xf0\n 8001a0a:\tf884 c023 \tstrb.w\tip, [r4, #35]\t; 0x23\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8001a0e:\t2200 \tmovs\tr2, #0\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8001a10:\t2107 \tmovs\tr1, #7\n SysTick_CTRL_TICKINT_Msk |\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\n return (0UL); /* Function successful */\n 8001a12:\t4610 \tmov\tr0, r2\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\n 8001a14:\t619a \tstr\tr2, [r3, #24]\n return SysTick_Config(TicksNumb);\n}\n 8001a16:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\n 8001a1a:\t6119 \tstr\tr1, [r3, #16]\n 8001a1c:\t4770 \tbx\tlr\n return (1UL); /* Reload value impossible */\n 8001a1e:\t2001 \tmovs\tr0, #1\n 8001a20:\t4770 \tbx\tlr\n 8001a22:\tbf00 \tnop\n 8001a24:\te000ed00 \t.word\t0xe000ed00\n\n08001a28 :\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\n{\n /* Check DAC handle */\n if (hdac == NULL)\n 8001a28:\tb188 \tcbz\tr0, 8001a4e \n{\n 8001a2a:\tb510 \tpush\t{r4, lr}\n return HAL_ERROR;\n }\n /* Check the parameters */\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\n\n if (hdac->State == HAL_DAC_STATE_RESET)\n 8001a2c:\t7903 \tldrb\tr3, [r0, #4]\n 8001a2e:\t4604 \tmov\tr4, r0\n 8001a30:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8001a34:\tb13b \tcbz\tr3, 8001a46 \n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_BUSY;\n\n /* Set DAC error code to none */\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 8001a36:\t2300 \tmovs\tr3, #0\n hdac->State = HAL_DAC_STATE_BUSY;\n 8001a38:\t2102 \tmovs\tr1, #2\n\n /* Initialize the DAC state*/\n hdac->State = HAL_DAC_STATE_READY;\n 8001a3a:\t2201 \tmovs\tr2, #1\n hdac->State = HAL_DAC_STATE_BUSY;\n 8001a3c:\t7121 \tstrb\tr1, [r4, #4]\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\n 8001a3e:\t6123 \tstr\tr3, [r4, #16]\n hdac->State = HAL_DAC_STATE_READY;\n 8001a40:\t7122 \tstrb\tr2, [r4, #4]\n\n /* Return function status */\n return HAL_OK;\n 8001a42:\t4618 \tmov\tr0, r3\n}\n 8001a44:\tbd10 \tpop\t{r4, pc}\n hdac->Lock = HAL_UNLOCKED;\n 8001a46:\t7142 \tstrb\tr2, [r0, #5]\n HAL_DAC_MspInit(hdac);\n 8001a48:\tf7fe fe1e \tbl\t8000688 \n 8001a4c:\te7f3 \tb.n\t8001a36 \n return HAL_ERROR;\n 8001a4e:\t2001 \tmovs\tr0, #1\n}\n 8001a50:\t4770 \tbx\tlr\n 8001a52:\tbf00 \tnop\n\n08001a54 :\n * (1) On this STM32 series, parameter not available on all instances.\n * Refer to device datasheet for channels availability.\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\n{\n 8001a54:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 8001a56:\t7943 \tldrb\tr3, [r0, #5]\n 8001a58:\t2b01 \tcmp\tr3, #1\n 8001a5a:\td02e \tbeq.n\t8001aba \n 8001a5c:\t4604 \tmov\tr4, r0\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_BUSY;\n 8001a5e:\t2602 \tmovs\tr6, #2\n\n /* Enable the Peripheral */\n __HAL_DAC_ENABLE(hdac, Channel);\n 8001a60:\t6822 \tldr\tr2, [r4, #0]\n hdac->State = HAL_DAC_STATE_BUSY;\n 8001a62:\t7126 \tstrb\tr6, [r4, #4]\n __HAL_LOCK(hdac);\n 8001a64:\t2001 \tmovs\tr0, #1\n 8001a66:\t7160 \tstrb\tr0, [r4, #5]\n __HAL_DAC_ENABLE(hdac, Channel);\n 8001a68:\t460d \tmov\tr5, r1\n 8001a6a:\tf005 0710 \tand.w\tr7, r5, #16\n 8001a6e:\t6811 \tldr\tr1, [r2, #0]\n 8001a70:\tfa00 f307 \tlsl.w\tr3, r0, r7\n 8001a74:\t430b \torrs\tr3, r1\n 8001a76:\t6013 \tstr\tr3, [r2, #0]\n /* Ensure minimum wait before using peripheral after enabling it */\n HAL_Delay(1);\n 8001a78:\tf7ff fa74 \tbl\t8000f64 \n\n if (Channel == DAC_CHANNEL_1)\n {\n /* Check if software trigger enabled */\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\n 8001a7c:\t6822 \tldr\tr2, [r4, #0]\n if (Channel == DAC_CHANNEL_1)\n 8001a7e:\tb96d \tcbnz\tr5, 8001a9c \n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\n 8001a80:\t6813 \tldr\tr3, [r2, #0]\n 8001a82:\tf003 033e \tand.w\tr3, r3, #62\t; 0x3e\n 8001a86:\t42b3 \tcmp\tr3, r6\n 8001a88:\td103 \tbne.n\t8001a92 \n {\n /* Enable the selected DAC software conversion */\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\n 8001a8a:\t6853 \tldr\tr3, [r2, #4]\n 8001a8c:\tf043 0301 \torr.w\tr3, r3, #1\n 8001a90:\t6053 \tstr\tr3, [r2, #4]\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 8001a92:\t2000 \tmovs\tr0, #0\n hdac->State = HAL_DAC_STATE_READY;\n 8001a94:\t2301 \tmovs\tr3, #1\n 8001a96:\t7123 \tstrb\tr3, [r4, #4]\n __HAL_UNLOCK(hdac);\n 8001a98:\t7160 \tstrb\tr0, [r4, #5]\n\n /* Return function status */\n return HAL_OK;\n}\n 8001a9a:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\n 8001a9c:\t6813 \tldr\tr3, [r2, #0]\n 8001a9e:\t40be \tlsls\tr6, r7\n 8001aa0:\tf403 1378 \tand.w\tr3, r3, #4063232\t; 0x3e0000\n 8001aa4:\t42b3 \tcmp\tr3, r6\n 8001aa6:\td1f4 \tbne.n\t8001a92 \n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\n 8001aa8:\t6853 \tldr\tr3, [r2, #4]\n 8001aaa:\tf043 0302 \torr.w\tr3, r3, #2\n 8001aae:\t6053 \tstr\tr3, [r2, #4]\n __HAL_UNLOCK(hdac);\n 8001ab0:\t2000 \tmovs\tr0, #0\n hdac->State = HAL_DAC_STATE_READY;\n 8001ab2:\t2301 \tmovs\tr3, #1\n 8001ab4:\t7123 \tstrb\tr3, [r4, #4]\n __HAL_UNLOCK(hdac);\n 8001ab6:\t7160 \tstrb\tr0, [r4, #5]\n return HAL_OK;\n 8001ab8:\te7ef \tb.n\t8001a9a \n __HAL_LOCK(hdac);\n 8001aba:\t2002 \tmovs\tr0, #2\n}\n 8001abc:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n 8001abe:\tbf00 \tnop\n\n08001ac0 :\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\n * @param Data Data to be loaded in the selected data holding register.\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\n{\n 8001ac0:\tb410 \tpush\t{r4}\n 8001ac2:\tb083 \tsub\tsp, #12\n\n /* Check the parameters */\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_DAC_ALIGN(Alignment));\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\n 8001ac4:\t6800 \tldr\tr0, [r0, #0]\n __IO uint32_t tmp = 0UL;\n 8001ac6:\t2400 \tmovs\tr4, #0\n 8001ac8:\t9401 \tstr\tr4, [sp, #4]\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\n 8001aca:\t6bc4 \tldr\tr4, [r0, #60]\t; 0x3c\n {\n assert_param(IS_DAC_DATA(Data));\n }\n\n tmp = (uint32_t)hdac->Instance;\n 8001acc:\t9001 \tstr\tr0, [sp, #4]\n if (Channel == DAC_CHANNEL_1)\n 8001ace:\tb951 \tcbnz\tr1, 8001ae6 \n {\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\n 8001ad0:\t9901 \tldr\tr1, [sp, #4]\n 8001ad2:\t3108 \tadds\tr1, #8\n 8001ad4:\t440a \tadd\tr2, r1\n 8001ad6:\t9201 \tstr\tr2, [sp, #4]\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\n }\n\n\n /* Set the DAC channel selected data holding register */\n *(__IO uint32_t *) tmp = Data;\n 8001ad8:\t9a01 \tldr\tr2, [sp, #4]\n\n /* Return function status */\n return HAL_OK;\n}\n 8001ada:\t2000 \tmovs\tr0, #0\n *(__IO uint32_t *) tmp = Data;\n 8001adc:\t6013 \tstr\tr3, [r2, #0]\n}\n 8001ade:\tb003 \tadd\tsp, #12\n 8001ae0:\tf85d 4b04 \tldr.w\tr4, [sp], #4\n 8001ae4:\t4770 \tbx\tlr\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\n 8001ae6:\t9901 \tldr\tr1, [sp, #4]\n 8001ae8:\t3114 \tadds\tr1, #20\n 8001aea:\t440a \tadd\tr2, r1\n 8001aec:\t9201 \tstr\tr2, [sp, #4]\n 8001aee:\te7f3 \tb.n\t8001ad8 \n\n08001af0 :\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\n\n /* Process locked */\n __HAL_LOCK(hdac);\n 8001af0:\t7943 \tldrb\tr3, [r0, #5]\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\n 8001af2:\tf8d1 c008 \tldr.w\tip, [r1, #8]\n __HAL_LOCK(hdac);\n 8001af6:\t2b01 \tcmp\tr3, #1\n 8001af8:\tf000 80d0 \tbeq.w\t8001c9c \n 8001afc:\t2301 \tmovs\tr3, #1\n{\n 8001afe:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_BUSY;\n\n /* Sample and hold configuration */\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 8001b02:\tf1bc 0f04 \tcmp.w\tip, #4\n __HAL_LOCK(hdac);\n 8001b06:\t7143 \tstrb\tr3, [r0, #5]\n hdac->State = HAL_DAC_STATE_BUSY;\n 8001b08:\tf04f 0302 \tmov.w\tr3, #2\n 8001b0c:\t4605 \tmov\tr5, r0\n 8001b0e:\t460f \tmov\tr7, r1\n 8001b10:\t4616 \tmov\tr6, r2\n 8001b12:\t7103 \tstrb\tr3, [r0, #4]\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\n 8001b14:\td07d \tbeq.n\t8001c12 \n\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\n /* USER TRIMMING */\n {\n /* Get the DAC CCR value */\n tmpreg1 = hdac->Instance->CCR;\n 8001b16:\t6800 \tldr\tr0, [r0, #0]\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 8001b18:\tf002 0610 \tand.w\tr6, r2, #16\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\n 8001b1c:\t69fb \tldr\tr3, [r7, #28]\n 8001b1e:\t2b01 \tcmp\tr3, #1\n 8001b20:\td108 \tbne.n\t8001b34 \n tmpreg1 = hdac->Instance->CCR;\n 8001b22:\t6b82 \tldr\tr2, [r0, #56]\t; 0x38\n /* Clear trimming value */\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n /* Configure for the selected trimming offset */\n tmpreg2 = sConfig->DAC_TrimmingValue;\n /* Calculate CCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8001b24:\t6a3b \tldr\tr3, [r7, #32]\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n 8001b26:\t211f \tmovs\tr1, #31\n 8001b28:\t40b1 \tlsls\tr1, r6\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8001b2a:\t40b3 \tlsls\tr3, r6\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\n 8001b2c:\tea22 0201 \tbic.w\tr2, r2, r1\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8001b30:\t4313 \torrs\tr3, r2\n /* Write to DAC CCR */\n hdac->Instance->CCR = tmpreg1;\n 8001b32:\t6383 \tstr\tr3, [r0, #56]\t; 0x38\n /* Get the DAC MCR value */\n tmpreg1 = hdac->Instance->MCR;\n /* Clear DAC_MCR_MODEx bits */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8001b34:\t69ba \tldr\tr2, [r7, #24]\n tmpreg1 = hdac->Instance->MCR;\n 8001b36:\t6bc3 \tldr\tr3, [r0, #60]\t; 0x3c\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 8001b38:\t2107 \tmovs\tr1, #7\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8001b3a:\t2a01 \tcmp\tr2, #1\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\n 8001b3c:\tfa01 f106 \tlsl.w\tr1, r1, r6\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\n 8001b40:\td063 \tbeq.n\t8001c0a \n {\n connectOnChip = 0x00000000UL;\n }\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\n 8001b42:\t2a02 \tcmp\tr2, #2\n {\n connectOnChip = DAC_MCR_MODE1_0;\n }\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\n {\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 8001b44:\t697a \tldr\tr2, [r7, #20]\n 8001b46:\tbf16 \titet\tne\n 8001b48:\tfab2 fe82 \tclzne\tlr, r2\n connectOnChip = DAC_MCR_MODE1_0;\n 8001b4c:\tf04f 0e01 \tmoveq.w\tlr, #1\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 8001b50:\tea4f 1e5e \tmovne.w\tlr, lr, lsr #5\n /* Configure for the selected DAC channel: DMA double data mode */\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n /* Clear DAC_MCR_SINFORMATx */\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n /* Configure for the selected DAC channel: Signed format */\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8001b54:\t797c \tldrb\tr4, [r7, #5]\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 8001b56:\tf897 8004 \tldrb.w\tr8, [r7, #4]\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8001b5a:\tf1a4 0401 \tsub.w\tr4, r4, #1\n 8001b5e:\tfab4 f484 \tclz\tr4, r4\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 8001b62:\tf1a8 0801 \tsub.w\tr8, r8, #1\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8001b66:\t0964 \tlsrs\tr4, r4, #5\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\n 8001b68:\tfab8 f888 \tclz\tr8, r8\n 8001b6c:\tea4f 1858 \tmov.w\tr8, r8, lsr #5\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\n 8001b70:\t0264 \tlsls\tr4, r4, #9\n 8001b72:\tea44 2408 \torr.w\tr4, r4, r8, lsl #8\n 8001b76:\tea44 040c \torr.w\tr4, r4, ip\n 8001b7a:\tea44 040e \torr.w\tr4, r4, lr\n 8001b7e:\t4314 \torrs\tr4, r2\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 8001b80:\tf44f 7200 \tmov.w\tr2, #512\t; 0x200\n 8001b84:\t40b2 \tlsls\tr2, r6\n 8001b86:\t430a \torrs\tr2, r1\n 8001b88:\tea23 0802 \tbic.w\tr8, r3, r2\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\n 8001b8c:\tf44f 7380 \tmov.w\tr3, #256\t; 0x100\n 8001b90:\t40b3 \tlsls\tr3, r6\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\n 8001b92:\tea28 0803 \tbic.w\tr8, r8, r3\n /* Clear DAC_MCR_HFSEL bits */\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n /* Configure for both DAC channels: high frequency mode */\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 8001b96:\t683b \tldr\tr3, [r7, #0]\n 8001b98:\t2b02 \tcmp\tr3, #2\n tmpreg1 &= ~(DAC_MCR_HFSEL);\n 8001b9a:\tf428 4840 \tbic.w\tr8, r8, #49152\t; 0xc000\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\n 8001b9e:\td074 \tbeq.n\t8001c8a \n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\n }\n }\n else\n {\n tmpreg1 |= sConfig->DAC_HighFrequency;\n 8001ba0:\tea48 0803 \torr.w\tr8, r8, r3\n }\n /* Calculate MCR register value depending on DAC_Channel */\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8001ba4:\t40b4 \tlsls\tr4, r6\n 8001ba6:\tea44 0408 \torr.w\tr4, r4, r8\n /* Write to DAC MCR */\n hdac->Instance->MCR = tmpreg1;\n 8001baa:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n\n /* DAC in normal operating mode hence clear DAC_CR_CENx bit */\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\n 8001bac:\t6803 \tldr\tr3, [r0, #0]\n 8001bae:\tf44f 4280 \tmov.w\tr2, #16384\t; 0x4000\n 8001bb2:\t40b2 \tlsls\tr2, r6\n 8001bb4:\tea23 0302 \tbic.w\tr3, r3, r2\n 8001bb8:\t6003 \tstr\tr3, [r0, #0]\n /* Disable wave generation */\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8001bba:\te9d7 2303 \tldrd\tr2, r3, [r7, #12]\n tmpreg1 = hdac->Instance->CR;\n 8001bbe:\t6804 \tldr\tr4, [r0, #0]\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\n 8001bc0:\tf640 71fe \tmovw\tr1, #4094\t; 0xffe\n 8001bc4:\t40b1 \tlsls\tr1, r6\n 8001bc6:\tea24 0401 \tbic.w\tr4, r4, r1\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\n 8001bca:\tfa02 f106 \tlsl.w\tr1, r2, r6\n 8001bce:\t4321 \torrs\tr1, r4\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8001bd0:\t019b \tlsls\tr3, r3, #6\n hdac->Instance->CR = tmpreg1;\n 8001bd2:\t6001 \tstr\tr1, [r0, #0]\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\n 8001bd4:\tf3c2 0283 \tubfx\tr2, r2, #2, #4\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\n 8001bd8:\tf403 6370 \tand.w\tr3, r3, #3840\t; 0xf00\n 8001bdc:\t4313 \torrs\tr3, r2\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\n 8001bde:\t24c0 \tmovs\tr4, #192\t; 0xc0\n 8001be0:\t6802 \tldr\tr2, [r0, #0]\n 8001be2:\t40b4 \tlsls\tr4, r6\n 8001be4:\tea22 0204 \tbic.w\tr2, r2, r4\n 8001be8:\t6002 \tstr\tr2, [r0, #0]\n /* Modify STMODR register value depending on DAC_Channel */\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 8001bea:\t6e02 \tldr\tr2, [r0, #96]\t; 0x60\n 8001bec:\tf640 710f \tmovw\tr1, #3855\t; 0xf0f\n 8001bf0:\t40b1 \tlsls\tr1, r6\n 8001bf2:\tea22 0201 \tbic.w\tr2, r2, r1\n 8001bf6:\t40b3 \tlsls\tr3, r6\n /* Change DAC state */\n hdac->State = HAL_DAC_STATE_READY;\n\n /* Process unlocked */\n __HAL_UNLOCK(hdac);\n 8001bf8:\t2100 \tmovs\tr1, #0\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 8001bfa:\t4313 \torrs\tr3, r2\n hdac->State = HAL_DAC_STATE_READY;\n 8001bfc:\t2201 \tmovs\tr2, #1\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\n 8001bfe:\t6603 \tstr\tr3, [r0, #96]\t; 0x60\n\n /* Return function status */\n return HAL_OK;\n 8001c00:\t4608 \tmov\tr0, r1\n hdac->State = HAL_DAC_STATE_READY;\n 8001c02:\t712a \tstrb\tr2, [r5, #4]\n __HAL_UNLOCK(hdac);\n 8001c04:\t7169 \tstrb\tr1, [r5, #5]\n}\n 8001c06:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\n 8001c0a:\t697a \tldr\tr2, [r7, #20]\n connectOnChip = 0x00000000UL;\n 8001c0c:\tf04f 0e00 \tmov.w\tlr, #0\n 8001c10:\te7a0 \tb.n\t8001b54 \n tickstart = HAL_GetTick();\n 8001c12:\tf7ff f9a1 \tbl\t8000f58 \n 8001c16:\t4604 \tmov\tr4, r0\n if (Channel == DAC_CHANNEL_1)\n 8001c18:\tb12e \tcbz\tr6, 8001c26 \n 8001c1a:\te014 \tb.n\t8001c46 \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8001c1c:\tf7ff f99c \tbl\t8000f58 \n 8001c20:\t1b03 \tsubs\tr3, r0, r4\n 8001c22:\t2b01 \tcmp\tr3, #1\n 8001c24:\td83c \tbhi.n\t8001ca0 \n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\n 8001c26:\t682b \tldr\tr3, [r5, #0]\n 8001c28:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 8001c2a:\t041b \tlsls\tr3, r3, #16\n 8001c2c:\td4f6 \tbmi.n\t8001c1c \n HAL_Delay(1);\n 8001c2e:\t2001 \tmovs\tr0, #1\n 8001c30:\tf7ff f998 \tbl\t8000f64 \n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 8001c34:\t6828 \tldr\tr0, [r5, #0]\n 8001c36:\t6a7b \tldr\tr3, [r7, #36]\t; 0x24\n 8001c38:\t6403 \tstr\tr3, [r0, #64]\t; 0x40\n 8001c3a:\te00e \tb.n\t8001c5a \n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\n 8001c3c:\tf7ff f98c \tbl\t8000f58 \n 8001c40:\t1b03 \tsubs\tr3, r0, r4\n 8001c42:\t2b01 \tcmp\tr3, #1\n 8001c44:\td82c \tbhi.n\t8001ca0 \n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\n 8001c46:\t682b \tldr\tr3, [r5, #0]\n 8001c48:\t6b5b \tldr\tr3, [r3, #52]\t; 0x34\n 8001c4a:\t2b00 \tcmp\tr3, #0\n 8001c4c:\tdbf6 \tblt.n\t8001c3c \n HAL_Delay(1U);\n 8001c4e:\t2001 \tmovs\tr0, #1\n 8001c50:\tf7ff f988 \tbl\t8000f64 \n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\n 8001c54:\t6828 \tldr\tr0, [r5, #0]\n 8001c56:\t6a7b \tldr\tr3, [r7, #36]\t; 0x24\n 8001c58:\t6443 \tstr\tr3, [r0, #68]\t; 0x44\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 8001c5a:\t6c83 \tldr\tr3, [r0, #72]\t; 0x48\n 8001c5c:\t6aba \tldr\tr2, [r7, #40]\t; 0x28\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\n 8001c5e:\tf8d7 c008 \tldr.w\tip, [r7, #8]\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\n 8001c62:\tf006 0610 \tand.w\tr6, r6, #16\n 8001c66:\tf240 31ff \tmovw\tr1, #1023\t; 0x3ff\n 8001c6a:\t40b1 \tlsls\tr1, r6\n 8001c6c:\t40b2 \tlsls\tr2, r6\n 8001c6e:\tea23 0301 \tbic.w\tr3, r3, r1\n 8001c72:\t4313 \torrs\tr3, r2\n 8001c74:\t6483 \tstr\tr3, [r0, #72]\t; 0x48\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\n 8001c76:\t6cc3 \tldr\tr3, [r0, #76]\t; 0x4c\n 8001c78:\t6afa \tldr\tr2, [r7, #44]\t; 0x2c\n 8001c7a:\t21ff \tmovs\tr1, #255\t; 0xff\n 8001c7c:\t40b1 \tlsls\tr1, r6\n 8001c7e:\t40b2 \tlsls\tr2, r6\n 8001c80:\tea23 0301 \tbic.w\tr3, r3, r1\n 8001c84:\t4313 \torrs\tr3, r2\n 8001c86:\t64c3 \tstr\tr3, [r0, #76]\t; 0x4c\n 8001c88:\te748 \tb.n\t8001b1c \n hclkfreq = HAL_RCC_GetHCLKFreq();\n 8001c8a:\tf000 fe61 \tbl\t8002950 \n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\n 8001c8e:\t4b0c \tldr\tr3, [pc, #48]\t; (8001cc0 )\n 8001c90:\t4298 \tcmp\tr0, r3\n 8001c92:\td90d \tbls.n\t8001cb0 \n hdac->Instance->MCR = tmpreg1;\n 8001c94:\t6828 \tldr\tr0, [r5, #0]\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\n 8001c96:\tf448 4800 \torr.w\tr8, r8, #32768\t; 0x8000\n 8001c9a:\te783 \tb.n\t8001ba4 \n __HAL_LOCK(hdac);\n 8001c9c:\t2002 \tmovs\tr0, #2\n}\n 8001c9e:\t4770 \tbx\tlr\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 8001ca0:\t692b \tldr\tr3, [r5, #16]\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 8001ca2:\t2203 \tmovs\tr2, #3\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\n 8001ca4:\tf043 0308 \torr.w\tr3, r3, #8\n 8001ca8:\t612b \tstr\tr3, [r5, #16]\n return HAL_TIMEOUT;\n 8001caa:\t4610 \tmov\tr0, r2\n hdac->State = HAL_DAC_STATE_TIMEOUT;\n 8001cac:\t712a \tstrb\tr2, [r5, #4]\n return HAL_TIMEOUT;\n 8001cae:\te7aa \tb.n\t8001c06 \n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\n 8001cb0:\t4b04 \tldr\tr3, [pc, #16]\t; (8001cc4 )\n 8001cb2:\t4298 \tcmp\tr0, r3\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\n 8001cb4:\tbf88 \tit\thi\n 8001cb6:\tf448 4880 \torrhi.w\tr8, r8, #16384\t; 0x4000\n hdac->Instance->MCR = tmpreg1;\n 8001cba:\t6828 \tldr\tr0, [r5, #0]\n 8001cbc:\te772 \tb.n\t8001ba4 \n 8001cbe:\tbf00 \tnop\n 8001cc0:\t09896800 \t.word\t0x09896800\n 8001cc4:\t04c4b400 \t.word\t0x04c4b400\n\n08001cc8 :\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\n{\n uint32_t tmp;\n\n /* Check the DMA handle allocation */\n if (hdma == NULL)\n 8001cc8:\t2800 \tcmp\tr0, #0\n 8001cca:\td078 \tbeq.n\t8001dbe \n{\n 8001ccc:\tb4f0 \tpush\t{r4, r5, r6, r7}\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\n\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\n\n /* Compute the channel index */\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\n 8001cce:\t4b3d \tldr\tr3, [pc, #244]\t; (8001dc4 )\n 8001cd0:\t6804 \tldr\tr4, [r0, #0]\n 8001cd2:\t429c \tcmp\tr4, r3\n 8001cd4:\td95f \tbls.n\t8001d96 \n hdma->DmaBaseAddress = DMA1;\n }\n else\n {\n /* DMA2 */\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 8001cd6:\t4a3c \tldr\tr2, [pc, #240]\t; (8001dc8 )\n 8001cd8:\t4b3c \tldr\tr3, [pc, #240]\t; (8001dcc )\n hdma->DmaBaseAddress = DMA2;\n 8001cda:\t493d \tldr\tr1, [pc, #244]\t; (8001dd0 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\n 8001cdc:\t4422 \tadd\tr2, r4\n 8001cde:\tfba3 3202 \tumull\tr3, r2, r3, r2\n 8001ce2:\t0912 \tlsrs\tr2, r2, #4\n 8001ce4:\t0092 \tlsls\tr2, r2, #2\n }\n\n /* Change DMA peripheral state */\n hdma->State = HAL_DMA_STATE_BUSY;\n 8001ce6:\t2302 \tmovs\tr3, #2\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\n\n /* Prepare the DMA Channel configuration */\n tmp |= hdma->Init.Direction |\n 8001ce8:\t6885 \tldr\tr5, [r0, #8]\n hdma->State = HAL_DMA_STATE_BUSY;\n 8001cea:\tf880 3025 \tstrb.w\tr3, [r0, #37]\t; 0x25\n tmp |= hdma->Init.Direction |\n 8001cee:\t68c3 \tldr\tr3, [r0, #12]\n#else\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\n#endif /* STM32G4x1xx) */\n }\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8001cf0:\t4e36 \tldr\tr6, [pc, #216]\t; (8001dcc )\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8001cf2:\t4f34 \tldr\tr7, [pc, #208]\t; (8001dc4 )\n 8001cf4:\te9c0 1210 \tstrd\tr1, r2, [r0, #64]\t; 0x40\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8001cf8:\t6901 \tldr\tr1, [r0, #16]\n tmp |= hdma->Init.Direction |\n 8001cfa:\t432b \torrs\tr3, r5\n hdma->Init.PeriphInc | hdma->Init.MemInc |\n 8001cfc:\t430b \torrs\tr3, r1\n 8001cfe:\t6941 \tldr\tr1, [r0, #20]\n 8001d00:\t430b \torrs\tr3, r1\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8001d02:\t6981 \tldr\tr1, [r0, #24]\n 8001d04:\t430b \torrs\tr3, r1\n tmp = hdma->Instance->CCR;\n 8001d06:\t6821 \tldr\tr1, [r4, #0]\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 8001d08:\tf421 4cff \tbic.w\tip, r1, #32640\t; 0x7f80\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\n 8001d0c:\t69c1 \tldr\tr1, [r0, #28]\n 8001d0e:\t430b \torrs\tr3, r1\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\n 8001d10:\tb2e1 \tuxtb\tr1, r4\n 8001d12:\t3908 \tsubs\tr1, #8\n 8001d14:\tfba6 6101 \tumull\tr6, r1, r6, r1\n hdma->Init.Mode | hdma->Init.Priority;\n 8001d18:\t6a06 \tldr\tr6, [r0, #32]\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\n 8001d1a:\tf02c 0c70 \tbic.w\tip, ip, #112\t; 0x70\n hdma->Init.Mode | hdma->Init.Priority;\n 8001d1e:\t4333 \torrs\tr3, r6\n tmp |= hdma->Init.Direction |\n 8001d20:\tea43 030c \torr.w\tr3, r3, ip\n hdma->Instance->CCR = tmp;\n 8001d24:\t6023 \tstr\tr3, [r4, #0]\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8001d26:\t4e2b \tldr\tr6, [pc, #172]\t; (8001dd4 )\n 8001d28:\t4b2b \tldr\tr3, [pc, #172]\t; (8001dd8 )\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8001d2a:\tf3c1 1104 \tubfx\tr1, r1, #4, #5\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\n 8001d2e:\t42bc \tcmp\tr4, r7\n 8001d30:\tbf98 \tit\tls\n 8001d32:\t4633 \tmovls\tr3, r6\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8001d34:\tf04f 0c01 \tmov.w\tip, #1\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\n 8001d38:\t4c28 \tldr\tr4, [pc, #160]\t; (8001ddc )\n 8001d3a:\t64c4 \tstr\tr4, [r0, #76]\t; 0x4c\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8001d3c:\tfa0c f101 \tlsl.w\tr1, ip, r1\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 8001d40:\t18d4 \tadds\tr4, r2, r3\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 8001d42:\tf5b5 4f80 \tcmp.w\tr5, #16384\t; 0x4000\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\n 8001d46:\t6501 \tstr\tr1, [r0, #80]\t; 0x50\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\n 8001d48:\t6484 \tstr\tr4, [r0, #72]\t; 0x48\n 8001d4a:\tea4f 0292 \tmov.w\tr2, r2, lsr #2\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\n 8001d4e:\td02b \tbeq.n\t8001da8 \n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 8001d50:\t6845 \tldr\tr5, [r0, #4]\n 8001d52:\tb2ec \tuxtb\tr4, r5\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 8001d54:\t3d01 \tsubs\tr5, #1\n 8001d56:\t2d03 \tcmp\tr5, #3\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 8001d58:\tf843 4022 \tstr.w\tr4, [r3, r2, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8001d5c:\tf8c6 1084 \tstr.w\tr1, [r6, #132]\t; 0x84\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\n 8001d60:\td828 \tbhi.n\t8001db4 \nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\n{\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\n\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 8001d62:\t4b1f \tldr\tr3, [pc, #124]\t; (8001de0 )\n\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\n 8001d64:\t4d1f \tldr\tr5, [pc, #124]\t; (8001de4 )\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8001d66:\t4a20 \tldr\tr2, [pc, #128]\t; (8001de8 )\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 8001d68:\t4423 \tadd\tr3, r4\n\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 8001d6a:\t3c01 \tsubs\tr4, #1\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\n 8001d6c:\t009b \tlsls\tr3, r3, #2\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 8001d6e:\tf004 041f \tand.w\tr4, r4, #31\n 8001d72:\tfa0c f404 \tlsl.w\tr4, ip, r4\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 8001d76:\t2100 \tmovs\tr1, #0\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\n 8001d78:\te9c0 3515 \tstrd\tr3, r5, [r0, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\n 8001d7c:\t65c4 \tstr\tr4, [r0, #92]\t; 0x5c\n hdma->DMAmuxRequestGen->RGCR = 0U;\n 8001d7e:\t6019 \tstr\tr1, [r3, #0]\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8001d80:\t6454 \tstr\tr4, [r2, #68]\t; 0x44\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001d82:\t2300 \tmovs\tr3, #0\n hdma->State = HAL_DMA_STATE_READY;\n 8001d84:\t2201 \tmovs\tr2, #1\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001d86:\t63c3 \tstr\tr3, [r0, #60]\t; 0x3c\n hdma->Lock = HAL_UNLOCKED;\n 8001d88:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n hdma->State = HAL_DMA_STATE_READY;\n 8001d8c:\tf880 2025 \tstrb.w\tr2, [r0, #37]\t; 0x25\n}\n 8001d90:\tbcf0 \tpop\t{r4, r5, r6, r7}\n return HAL_OK;\n 8001d92:\t4618 \tmov\tr0, r3\n}\n 8001d94:\t4770 \tbx\tlr\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 8001d96:\t4a15 \tldr\tr2, [pc, #84]\t; (8001dec )\n 8001d98:\t4b0c \tldr\tr3, [pc, #48]\t; (8001dcc )\n hdma->DmaBaseAddress = DMA1;\n 8001d9a:\t4915 \tldr\tr1, [pc, #84]\t; (8001df0 )\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\n 8001d9c:\t4422 \tadd\tr2, r4\n 8001d9e:\tfba3 3202 \tumull\tr3, r2, r3, r2\n 8001da2:\t0912 \tlsrs\tr2, r2, #4\n 8001da4:\t0092 \tlsls\tr2, r2, #2\n hdma->DmaBaseAddress = DMA1;\n 8001da6:\te79e \tb.n\t8001ce6 \n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\n 8001da8:\t2400 \tmovs\tr4, #0\n 8001daa:\t6044 \tstr\tr4, [r0, #4]\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\n 8001dac:\tf843 4022 \tstr.w\tr4, [r3, r2, lsl #2]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8001db0:\tf8c6 1084 \tstr.w\tr1, [r6, #132]\t; 0x84\n hdma->DMAmuxRequestGen = 0U;\n 8001db4:\t2300 \tmovs\tr3, #0\n hdma->DMAmuxRequestGenStatus = 0U;\n 8001db6:\te9c0 3315 \tstrd\tr3, r3, [r0, #84]\t; 0x54\n hdma->DMAmuxRequestGenStatusMask = 0U;\n 8001dba:\t65c3 \tstr\tr3, [r0, #92]\t; 0x5c\n 8001dbc:\te7e1 \tb.n\t8001d82 \n return HAL_ERROR;\n 8001dbe:\t2001 \tmovs\tr0, #1\n}\n 8001dc0:\t4770 \tbx\tlr\n 8001dc2:\tbf00 \tnop\n 8001dc4:\t40020407 \t.word\t0x40020407\n 8001dc8:\tbffdfbf8 \t.word\t0xbffdfbf8\n 8001dcc:\tcccccccd \t.word\t0xcccccccd\n 8001dd0:\t40020400 \t.word\t0x40020400\n 8001dd4:\t40020800 \t.word\t0x40020800\n 8001dd8:\t40020820 \t.word\t0x40020820\n 8001ddc:\t40020880 \t.word\t0x40020880\n 8001de0:\t1000823f \t.word\t0x1000823f\n 8001de4:\t40020940 \t.word\t0x40020940\n 8001de8:\t40020900 \t.word\t0x40020900\n 8001dec:\tbffdfff8 \t.word\t0xbffdfff8\n 8001df0:\t40020000 \t.word\t0x40020000\n\n08001df4 :\n{\n 8001df4:\tb4f0 \tpush\t{r4, r5, r6, r7}\n __HAL_LOCK(hdma);\n 8001df6:\tf890 4024 \tldrb.w\tr4, [r0, #36]\t; 0x24\n 8001dfa:\t2c01 \tcmp\tr4, #1\n 8001dfc:\td051 \tbeq.n\t8001ea2 \n 8001dfe:\t2401 \tmovs\tr4, #1\n 8001e00:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n if (HAL_DMA_STATE_READY == hdma->State)\n 8001e04:\tf890 4025 \tldrb.w\tr4, [r0, #37]\t; 0x25\n 8001e08:\t2c01 \tcmp\tr4, #1\n 8001e0a:\td005 \tbeq.n\t8001e18 \n __HAL_UNLOCK(hdma);\n 8001e0c:\t2300 \tmovs\tr3, #0\n 8001e0e:\tf880 3024 \tstrb.w\tr3, [r0, #36]\t; 0x24\n}\n 8001e12:\tbcf0 \tpop\t{r4, r5, r6, r7}\n status = HAL_BUSY;\n 8001e14:\t2002 \tmovs\tr0, #2\n}\n 8001e16:\t4770 \tbx\tlr\n hdma->State = HAL_DMA_STATE_BUSY;\n 8001e18:\t2402 \tmovs\tr4, #2\n 8001e1a:\tf880 4025 \tstrb.w\tr4, [r0, #37]\t; 0x25\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\n 8001e1e:\t2400 \tmovs\tr4, #0\n 8001e20:\t63c4 \tstr\tr4, [r0, #60]\t; 0x3c\n __HAL_DMA_DISABLE(hdma);\n 8001e22:\t6804 \tldr\tr4, [r0, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8001e24:\t6cc6 \tldr\tr6, [r0, #76]\t; 0x4c\n __HAL_DMA_DISABLE(hdma);\n 8001e26:\t6825 \tldr\tr5, [r4, #0]\n 8001e28:\tf025 0501 \tbic.w\tr5, r5, #1\n 8001e2c:\t6025 \tstr\tr5, [r4, #0]\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\n 8001e2e:\te9d0 7514 \tldrd\tr7, r5, [r0, #80]\t; 0x50\n 8001e32:\t6077 \tstr\tr7, [r6, #4]\n if (hdma->DMAmuxRequestGen != 0U)\n 8001e34:\tb115 \tcbz\tr5, 8001e3c \n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\n 8001e36:\te9d0 6716 \tldrd\tr6, r7, [r0, #88]\t; 0x58\n 8001e3a:\t6077 \tstr\tr7, [r6, #4]\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8001e3c:\t6c46 \tldr\tr6, [r0, #68]\t; 0x44\n 8001e3e:\t6c07 \tldr\tr7, [r0, #64]\t; 0x40\n 8001e40:\tf006 0c1f \tand.w\tip, r6, #31\n 8001e44:\t2601 \tmovs\tr6, #1\n 8001e46:\tfa06 f60c \tlsl.w\tr6, r6, ip\n 8001e4a:\t607e \tstr\tr6, [r7, #4]\n hdma->Instance->CNDTR = DataLength;\n 8001e4c:\t6063 \tstr\tr3, [r4, #4]\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\n 8001e4e:\t6883 \tldr\tr3, [r0, #8]\n 8001e50:\t2b10 \tcmp\tr3, #16\n if (NULL != hdma->XferHalfCpltCallback)\n 8001e52:\t6b03 \tldr\tr3, [r0, #48]\t; 0x30\n hdma->Instance->CPAR = DstAddress;\n 8001e54:\tbf0b \titete\teq\n 8001e56:\t60a2 \tstreq\tr2, [r4, #8]\n hdma->Instance->CPAR = SrcAddress;\n 8001e58:\t60a1 \tstrne\tr1, [r4, #8]\n hdma->Instance->CMAR = SrcAddress;\n 8001e5a:\t60e1 \tstreq\tr1, [r4, #12]\n hdma->Instance->CMAR = DstAddress;\n 8001e5c:\t60e2 \tstrne\tr2, [r4, #12]\n if (NULL != hdma->XferHalfCpltCallback)\n 8001e5e:\tb1bb \tcbz\tr3, 8001e90 \n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8001e60:\t6823 \tldr\tr3, [r4, #0]\n 8001e62:\tf043 030e \torr.w\tr3, r3, #14\n 8001e66:\t6023 \tstr\tr3, [r4, #0]\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\n 8001e68:\t6c83 \tldr\tr3, [r0, #72]\t; 0x48\n 8001e6a:\t681a \tldr\tr2, [r3, #0]\n 8001e6c:\t03d2 \tlsls\tr2, r2, #15\n 8001e6e:\td503 \tbpl.n\t8001e78 \n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\n 8001e70:\t681a \tldr\tr2, [r3, #0]\n 8001e72:\tf442 7280 \torr.w\tr2, r2, #256\t; 0x100\n 8001e76:\t601a \tstr\tr2, [r3, #0]\n if (hdma->DMAmuxRequestGen != 0U)\n 8001e78:\tb11d \tcbz\tr5, 8001e82 \n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\n 8001e7a:\t682b \tldr\tr3, [r5, #0]\n 8001e7c:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8001e80:\t602b \tstr\tr3, [r5, #0]\n __HAL_DMA_ENABLE(hdma);\n 8001e82:\t6823 \tldr\tr3, [r4, #0]\n 8001e84:\tf043 0301 \torr.w\tr3, r3, #1\n HAL_StatusTypeDef status = HAL_OK;\n 8001e88:\t2000 \tmovs\tr0, #0\n __HAL_DMA_ENABLE(hdma);\n 8001e8a:\t6023 \tstr\tr3, [r4, #0]\n}\n 8001e8c:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001e8e:\t4770 \tbx\tlr\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\n 8001e90:\t6823 \tldr\tr3, [r4, #0]\n 8001e92:\tf023 0304 \tbic.w\tr3, r3, #4\n 8001e96:\t6023 \tstr\tr3, [r4, #0]\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\n 8001e98:\t6823 \tldr\tr3, [r4, #0]\n 8001e9a:\tf043 030a \torr.w\tr3, r3, #10\n 8001e9e:\t6023 \tstr\tr3, [r4, #0]\n 8001ea0:\te7e2 \tb.n\t8001e68 \n __HAL_LOCK(hdma);\n 8001ea2:\t2002 \tmovs\tr0, #2\n}\n 8001ea4:\tbcf0 \tpop\t{r4, r5, r6, r7}\n 8001ea6:\t4770 \tbx\tlr\n\n08001ea8 :\n{\n 8001ea8:\tb470 \tpush\t{r4, r5, r6}\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\n 8001eaa:\t6c43 \tldr\tr3, [r0, #68]\t; 0x44\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\n 8001eac:\t6c06 \tldr\tr6, [r0, #64]\t; 0x40\n uint32_t source_it = hdma->Instance->CCR;\n 8001eae:\t6805 \tldr\tr5, [r0, #0]\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\n 8001eb0:\t6831 \tldr\tr1, [r6, #0]\n uint32_t source_it = hdma->Instance->CCR;\n 8001eb2:\t682c \tldr\tr4, [r5, #0]\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\n 8001eb4:\tf003 031f \tand.w\tr3, r3, #31\n 8001eb8:\t2204 \tmovs\tr2, #4\n 8001eba:\t409a \tlsls\tr2, r3\n 8001ebc:\t420a \ttst\tr2, r1\n 8001ebe:\td00e \tbeq.n\t8001ede \n 8001ec0:\tf014 0f04 \ttst.w\tr4, #4\n 8001ec4:\td00b \tbeq.n\t8001ede \n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8001ec6:\t682b \tldr\tr3, [r5, #0]\n 8001ec8:\t069b \tlsls\tr3, r3, #26\n 8001eca:\td403 \tbmi.n\t8001ed4 \n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\n 8001ecc:\t682b \tldr\tr3, [r5, #0]\n 8001ece:\tf023 0304 \tbic.w\tr3, r3, #4\n 8001ed2:\t602b \tstr\tr3, [r5, #0]\n if (hdma->XferHalfCpltCallback != NULL)\n 8001ed4:\t6b03 \tldr\tr3, [r0, #48]\t; 0x30\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_HTIF1 << (hdma->ChannelIndex & 0x1FU));\n 8001ed6:\t6072 \tstr\tr2, [r6, #4]\n if (hdma->XferHalfCpltCallback != NULL)\n 8001ed8:\tb1cb \tcbz\tr3, 8001f0e \n}\n 8001eda:\tbc70 \tpop\t{r4, r5, r6}\n hdma->XferCpltCallback(hdma);\n 8001edc:\t4718 \tbx\tr3\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU))))\n 8001ede:\t2202 \tmovs\tr2, #2\n 8001ee0:\t409a \tlsls\tr2, r3\n 8001ee2:\t420a \ttst\tr2, r1\n 8001ee4:\td015 \tbeq.n\t8001f12 \n && (0U != (source_it & DMA_IT_TC)))\n 8001ee6:\tf014 0f02 \ttst.w\tr4, #2\n 8001eea:\td012 \tbeq.n\t8001f12 \n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\n 8001eec:\t682b \tldr\tr3, [r5, #0]\n 8001eee:\t0699 \tlsls\tr1, r3, #26\n 8001ef0:\td406 \tbmi.n\t8001f00 \n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_TE | DMA_IT_TC);\n 8001ef2:\t682b \tldr\tr3, [r5, #0]\n 8001ef4:\tf023 030a \tbic.w\tr3, r3, #10\n 8001ef8:\t602b \tstr\tr3, [r5, #0]\n hdma->State = HAL_DMA_STATE_READY;\n 8001efa:\t2301 \tmovs\tr3, #1\n 8001efc:\tf880 3025 \tstrb.w\tr3, [r0, #37]\t; 0x25\n if (hdma->XferCpltCallback != NULL)\n 8001f00:\t6ac3 \tldr\tr3, [r0, #44]\t; 0x2c\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_TCIF1 << (hdma->ChannelIndex & 0x1FU));\n 8001f02:\t6072 \tstr\tr2, [r6, #4]\n __HAL_UNLOCK(hdma);\n 8001f04:\t2100 \tmovs\tr1, #0\n 8001f06:\tf880 1024 \tstrb.w\tr1, [r0, #36]\t; 0x24\n if (hdma->XferCpltCallback != NULL)\n 8001f0a:\t2b00 \tcmp\tr3, #0\n 8001f0c:\td1e5 \tbne.n\t8001eda \n}\n 8001f0e:\tbc70 \tpop\t{r4, r5, r6}\n 8001f10:\t4770 \tbx\tlr\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU))))\n 8001f12:\t2208 \tmovs\tr2, #8\n 8001f14:\t409a \tlsls\tr2, r3\n 8001f16:\t420a \ttst\tr2, r1\n 8001f18:\td0f9 \tbeq.n\t8001f0e \n && (0U != (source_it & DMA_IT_TE)))\n 8001f1a:\t0722 \tlsls\tr2, r4, #28\n 8001f1c:\td5f7 \tbpl.n\t8001f0e \n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8001f1e:\t682a \tldr\tr2, [r5, #0]\n if (hdma->XferErrorCallback != NULL)\n 8001f20:\t6b41 \tldr\tr1, [r0, #52]\t; 0x34\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\n 8001f22:\tf022 020e \tbic.w\tr2, r2, #14\n 8001f26:\t602a \tstr\tr2, [r5, #0]\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8001f28:\t2201 \tmovs\tr2, #1\n 8001f2a:\tfa02 f303 \tlsl.w\tr3, r2, r3\n __HAL_UNLOCK(hdma);\n 8001f2e:\t2400 \tmovs\tr4, #0\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\n 8001f30:\t6073 \tstr\tr3, [r6, #4]\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\n 8001f32:\t63c2 \tstr\tr2, [r0, #60]\t; 0x3c\n __HAL_UNLOCK(hdma);\n 8001f34:\tf880 4024 \tstrb.w\tr4, [r0, #36]\t; 0x24\n hdma->State = HAL_DMA_STATE_READY;\n 8001f38:\tf880 2025 \tstrb.w\tr2, [r0, #37]\t; 0x25\n if (hdma->XferErrorCallback != NULL)\n 8001f3c:\t2900 \tcmp\tr1, #0\n 8001f3e:\td0e6 \tbeq.n\t8001f0e \n}\n 8001f40:\tbc70 \tpop\t{r4, r5, r6}\n hdma->XferErrorCallback(hdma);\n 8001f42:\t4708 \tbx\tr1\n\n08001f44 :\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\n * the configuration information for the specified GPIO peripheral.\n * @retval None\n */\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\n{\n 8001f44:\te92d 4ff0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr}\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\n\n /* Configure the port pins */\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8001f48:\t680c \tldr\tr4, [r1, #0]\n{\n 8001f4a:\tb085 \tsub\tsp, #20\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8001f4c:\t2c00 \tcmp\tr4, #0\n 8001f4e:\td07d \tbeq.n\t800204c \n 8001f50:\tf04f 0c00 \tmov.w\tip, #0\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n SYSCFG->EXTICR[position >> 2U] = temp;\n\n /* Clear Rising Falling edge configuration */\n temp = EXTI->RTSR1;\n 8001f54:\t4e71 \tldr\tr6, [pc, #452]\t; (800211c )\n uint32_t position = 0x00U;\n 8001f56:\t4663 \tmov\tr3, ip\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\n 8001f58:\tf04f 0b01 \tmov.w\tfp, #1\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8001f5c:\t468e \tmov\tlr, r1\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\n 8001f5e:\tfa0b f703 \tlsl.w\tr7, fp, r3\n if (iocurrent != 0x00u)\n 8001f62:\tea17 0a04 \tands.w\tsl, r7, r4\n 8001f66:\td06b \tbeq.n\t8002040 \n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\n 8001f68:\tf8de 1004 \tldr.w\tr1, [lr, #4]\n 8001f6c:\tf001 0203 \tand.w\tr2, r1, #3\n 8001f70:\t1e55 \tsubs\tr5, r2, #1\n 8001f72:\t2d01 \tcmp\tr5, #1\n 8001f74:\td96d \tbls.n\t8002052 \n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\n 8001f76:\t2a03 \tcmp\tr2, #3\n 8001f78:\tf040 80b1 \tbne.w\t80020de \n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8001f7c:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 8001f80:\t43d5 \tmvns\tr5, r2\n temp = GPIOx->MODER;\n 8001f82:\t6807 \tldr\tr7, [r0, #0]\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\n 8001f84:\t403d \tands\tr5, r7\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\n 8001f86:\t432a \torrs\tr2, r5\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8001f88:\tf411 3f40 \ttst.w\tr1, #196608\t; 0x30000\n GPIOx->MODER = temp;\n 8001f8c:\t6002 \tstr\tr2, [r0, #0]\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\n 8001f8e:\td057 \tbeq.n\t8002040 \n __HAL_RCC_SYSCFG_CLK_ENABLE();\n 8001f90:\t4d63 \tldr\tr5, [pc, #396]\t; (8002120 )\n 8001f92:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 8001f94:\tf042 0201 \torr.w\tr2, r2, #1\n 8001f98:\t662a \tstr\tr2, [r5, #96]\t; 0x60\n 8001f9a:\t6e2a \tldr\tr2, [r5, #96]\t; 0x60\n 8001f9c:\tf002 0201 \tand.w\tr2, r2, #1\n 8001fa0:\t9203 \tstr\tr2, [sp, #12]\n 8001fa2:\t9a03 \tldr\tr2, [sp, #12]\n temp = SYSCFG->EXTICR[position >> 2U];\n 8001fa4:\tf023 0203 \tbic.w\tr2, r3, #3\n 8001fa8:\tf102 4280 \tadd.w\tr2, r2, #1073741824\t; 0x40000000\n 8001fac:\tf502 3280 \tadd.w\tr2, r2, #65536\t; 0x10000\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8001fb0:\tf003 0703 \tand.w\tr7, r3, #3\n temp = SYSCFG->EXTICR[position >> 2U];\n 8001fb4:\t6895 \tldr\tr5, [r2, #8]\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8001fb6:\t00bf \tlsls\tr7, r7, #2\n 8001fb8:\tf04f 080f \tmov.w\tr8, #15\n 8001fbc:\tfa08 f807 \tlsl.w\tr8, r8, r7\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8001fc0:\tf1b0 4f90 \tcmp.w\tr0, #1207959552\t; 0x48000000\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\n 8001fc4:\tea25 0908 \tbic.w\tr9, r5, r8\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 8001fc8:\td01a \tbeq.n\t8002000 \n 8001fca:\t4d56 \tldr\tr5, [pc, #344]\t; (8002124 )\n 8001fcc:\t42a8 \tcmp\tr0, r5\n 8001fce:\tf000 8092 \tbeq.w\t80020f6 \n 8001fd2:\t4d55 \tldr\tr5, [pc, #340]\t; (8002128 )\n 8001fd4:\t42a8 \tcmp\tr0, r5\n 8001fd6:\tf000 8093 \tbeq.w\t8002100 \n 8001fda:\t4d54 \tldr\tr5, [pc, #336]\t; (800212c )\n 8001fdc:\t42a8 \tcmp\tr0, r5\n 8001fde:\tf000 8083 \tbeq.w\t80020e8 \n 8001fe2:\t4d53 \tldr\tr5, [pc, #332]\t; (8002130 )\n 8001fe4:\t42a8 \tcmp\tr0, r5\n 8001fe6:\tf000 8092 \tbeq.w\t800210e \n 8001fea:\t4d52 \tldr\tr5, [pc, #328]\t; (8002134 )\n 8001fec:\t42a8 \tcmp\tr0, r5\n 8001fee:\tbf0c \tite\teq\n 8001ff0:\tf04f 0805 \tmoveq.w\tr8, #5\n 8001ff4:\tf04f 0806 \tmovne.w\tr8, #6\n 8001ff8:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8001ffc:\tea49 0907 \torr.w\tr9, r9, r7\n SYSCFG->EXTICR[position >> 2U] = temp;\n 8002000:\tf8c2 9008 \tstr.w\tr9, [r2, #8]\n temp = EXTI->RTSR1;\n 8002004:\t68b2 \tldr\tr2, [r6, #8]\n temp &= ~(iocurrent);\n 8002006:\tea6f 050a \tmvn.w\tr5, sl\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\n 800200a:\t02cf \tlsls\tr7, r1, #11\n temp &= ~(iocurrent);\n 800200c:\tbf54 \tite\tpl\n 800200e:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 8002010:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->RTSR1 = temp;\n 8002014:\t60b2 \tstr\tr2, [r6, #8]\n\n temp = EXTI->FTSR1;\n 8002016:\t68f2 \tldr\tr2, [r6, #12]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\n 8002018:\t028f \tlsls\tr7, r1, #10\n temp &= ~(iocurrent);\n 800201a:\tbf54 \tite\tpl\n 800201c:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 800201e:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->FTSR1 = temp;\n 8002022:\t60f2 \tstr\tr2, [r6, #12]\n\n temp = EXTI->EMR1;\n 8002024:\t6872 \tldr\tr2, [r6, #4]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\n 8002026:\t038f \tlsls\tr7, r1, #14\n temp &= ~(iocurrent);\n 8002028:\tbf54 \tite\tpl\n 800202a:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 800202c:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->EMR1 = temp;\n 8002030:\t6072 \tstr\tr2, [r6, #4]\n\n /* Clear EXTI line configuration */\n temp = EXTI->IMR1;\n 8002032:\t6832 \tldr\tr2, [r6, #0]\n temp &= ~(iocurrent);\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\n 8002034:\t03c9 \tlsls\tr1, r1, #15\n temp &= ~(iocurrent);\n 8002036:\tbf54 \tite\tpl\n 8002038:\t402a \tandpl\tr2, r5\n {\n temp |= iocurrent;\n 800203a:\tea4a 0202 \torrmi.w\tr2, sl, r2\n }\n EXTI->IMR1 = temp;\n 800203e:\t6032 \tstr\tr2, [r6, #0]\n }\n }\n\n position++;\n 8002040:\t3301 \tadds\tr3, #1\n while (((GPIO_Init->Pin) >> position) != 0U)\n 8002042:\tfa34 f203 \tlsrs.w\tr2, r4, r3\n 8002046:\tf10c 0c02 \tadd.w\tip, ip, #2\n 800204a:\td188 \tbne.n\t8001f5e \n }\n}\n 800204c:\tb005 \tadd\tsp, #20\n 800204e:\te8bd 8ff0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}\n temp = GPIOx->OSPEEDR;\n 8002052:\tf8d0 9008 \tldr.w\tr9, [r0, #8]\n temp |= (GPIO_Init->Speed << (position * 2U));\n 8002056:\tf8de 500c \tldr.w\tr5, [lr, #12]\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 800205a:\tf04f 0803 \tmov.w\tr8, #3\n 800205e:\tfa08 f80c \tlsl.w\tr8, r8, ip\n 8002062:\tea29 0908 \tbic.w\tr9, r9, r8\n temp |= (GPIO_Init->Speed << (position * 2U));\n 8002066:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 800206a:\tea45 0509 \torr.w\tr5, r5, r9\n GPIOx->OSPEEDR = temp;\n 800206e:\t6085 \tstr\tr5, [r0, #8]\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 8002070:\tea6f 0508 \tmvn.w\tr5, r8\n temp = GPIOx->OTYPER;\n 8002074:\tf8d0 8004 \tldr.w\tr8, [r0, #4]\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\n 8002078:\tea28 0807 \tbic.w\tr8, r8, r7\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\n 800207c:\tf3c1 1700 \tubfx\tr7, r1, #4, #1\n 8002080:\t409f \tlsls\tr7, r3\n 8002082:\tea47 0708 \torr.w\tr7, r7, r8\n GPIOx->OTYPER = temp;\n 8002086:\t6047 \tstr\tr7, [r0, #4]\n temp = GPIOx->PUPDR;\n 8002088:\t68c7 \tldr\tr7, [r0, #12]\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\n 800208a:\tea07 0805 \tand.w\tr8, r7, r5\n temp |= ((GPIO_Init->Pull) << (position * 2U));\n 800208e:\tf8de 7008 \tldr.w\tr7, [lr, #8]\n 8002092:\tfa07 f70c \tlsl.w\tr7, r7, ip\n 8002096:\tea47 0708 \torr.w\tr7, r7, r8\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 800209a:\t2a02 \tcmp\tr2, #2\n GPIOx->PUPDR = temp;\n 800209c:\t60c7 \tstr\tr7, [r0, #12]\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\n 800209e:\tfa02 f20c \tlsl.w\tr2, r2, ip\n 80020a2:\tf47f af6e \tbne.w\t8001f82 \n temp = GPIOx->AFR[position >> 3U];\n 80020a6:\tea4f 09d3 \tmov.w\tr9, r3, lsr #3\n 80020aa:\teb00 0989 \tadd.w\tr9, r0, r9, lsl #2\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 80020ae:\tf003 0807 \tand.w\tr8, r3, #7\n temp = GPIOx->AFR[position >> 3U];\n 80020b2:\tf8d9 7020 \tldr.w\tr7, [r9, #32]\n 80020b6:\t9700 \tstr\tr7, [sp, #0]\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 80020b8:\tf8de 7010 \tldr.w\tr7, [lr, #16]\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 80020bc:\tea4f 0888 \tmov.w\tr8, r8, lsl #2\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 80020c0:\tfa07 f708 \tlsl.w\tr7, r7, r8\n 80020c4:\t9701 \tstr\tr7, [sp, #4]\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\n 80020c6:\t270f \tmovs\tr7, #15\n 80020c8:\tfa07 f808 \tlsl.w\tr8, r7, r8\n 80020cc:\t9f00 \tldr\tr7, [sp, #0]\n 80020ce:\tea27 0808 \tbic.w\tr8, r7, r8\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\n 80020d2:\t9f01 \tldr\tr7, [sp, #4]\n 80020d4:\tea47 0708 \torr.w\tr7, r7, r8\n GPIOx->AFR[position >> 3U] = temp;\n 80020d8:\tf8c9 7020 \tstr.w\tr7, [r9, #32]\n 80020dc:\te751 \tb.n\t8001f82 \n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\n 80020de:\t2503 \tmovs\tr5, #3\n 80020e0:\tfa05 f50c \tlsl.w\tr5, r5, ip\n 80020e4:\t43ed \tmvns\tr5, r5\n 80020e6:\te7cf \tb.n\t8002088 \n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\n 80020e8:\tf04f 0803 \tmov.w\tr8, #3\n 80020ec:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 80020f0:\tea49 0907 \torr.w\tr9, r9, r7\n 80020f4:\te784 \tb.n\t8002000 \n 80020f6:\tfa0b f707 \tlsl.w\tr7, fp, r7\n 80020fa:\tea49 0907 \torr.w\tr9, r9, r7\n 80020fe:\te77f \tb.n\t8002000 \n 8002100:\tf04f 0802 \tmov.w\tr8, #2\n 8002104:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8002108:\tea49 0907 \torr.w\tr9, r9, r7\n 800210c:\te778 \tb.n\t8002000 \n 800210e:\tf04f 0804 \tmov.w\tr8, #4\n 8002112:\tfa08 f707 \tlsl.w\tr7, r8, r7\n 8002116:\tea49 0907 \torr.w\tr9, r9, r7\n 800211a:\te771 \tb.n\t8002000 \n 800211c:\t40010400 \t.word\t0x40010400\n 8002120:\t40021000 \t.word\t0x40021000\n 8002124:\t48000400 \t.word\t0x48000400\n 8002128:\t48000800 \t.word\t0x48000800\n 800212c:\t48000c00 \t.word\t0x48000c00\n 8002130:\t48001000 \t.word\t0x48001000\n 8002134:\t48001400 \t.word\t0x48001400\n\n08002138 :\n{\n /* Check the parameters */\n assert_param(IS_GPIO_PIN(GPIO_Pin));\n assert_param(IS_GPIO_PIN_ACTION(PinState));\n\n if (PinState != GPIO_PIN_RESET)\n 8002138:\tb10a \tcbz\tr2, 800213e \n {\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\n 800213a:\t6181 \tstr\tr1, [r0, #24]\n 800213c:\t4770 \tbx\tlr\n }\n else\n {\n GPIOx->BRR = (uint32_t)GPIO_Pin;\n 800213e:\t6281 \tstr\tr1, [r0, #40]\t; 0x28\n }\n}\n 8002140:\t4770 \tbx\tlr\n 8002142:\tbf00 \tnop\n\n08002144 :\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\n\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n {\n /* If current range is range 2 */\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002144:\t4a37 \tldr\tr2, [pc, #220]\t; (8002224 )\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\n 8002146:\tb960 \tcbnz\tr0, 8002162 \n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002148:\t6813 \tldr\tr3, [r2, #0]\n 800214a:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 800214e:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n {\n /* Make sure Range 1 Boost is enabled */\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002152:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002156:\td01d \tbeq.n\t8002194 \n }\n /* If current range is range 1 normal or boost mode */\n else\n {\n /* Enable Range 1 Boost (no issue if bit already reset) */\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002158:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 800215c:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n 8002160:\t4770 \tbx\tlr\n }\n }\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\n 8002162:\tf5b0 7f00 \tcmp.w\tr0, #512\t; 0x200\n 8002166:\td007 \tbeq.n\t8002178 \n }\n }\n else\n {\n /* Set Range 2 */\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\n 8002168:\t6813 \tldr\tr3, [r2, #0]\n 800216a:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 800216e:\tf443 6380 \torr.w\tr3, r3, #1024\t; 0x400\n /* No need to wait for VOSF to be cleared for this transition */\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\n }\n\n return HAL_OK;\n 8002172:\t2000 \tmovs\tr0, #0\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\n 8002174:\t6013 \tstr\tr3, [r2, #0]\n}\n 8002176:\t4770 \tbx\tlr\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002178:\t6813 \tldr\tr3, [r2, #0]\n 800217a:\tf403 63c0 \tand.w\tr3, r3, #1536\t; 0x600\n 800217e:\tf5b3 6f80 \tcmp.w\tr3, #1024\t; 0x400\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002182:\tf8d2 3080 \tldr.w\tr3, [r2, #128]\t; 0x80\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\n 8002186:\td02b \tbeq.n\t80021e0 \n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002188:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n return HAL_OK;\n 800218c:\t2000 \tmovs\tr0, #0\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 800218e:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n 8002192:\t4770 \tbx\tlr\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 8002194:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8002198:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 800219c:\t6813 \tldr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 800219e:\t4822 \tldr\tr0, [pc, #136]\t; (8002228 )\n 80021a0:\t4922 \tldr\tr1, [pc, #136]\t; (800222c )\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 80021a2:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 80021a6:\tf443 7300 \torr.w\tr3, r3, #512\t; 0x200\n 80021aa:\t6013 \tstr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80021ac:\t6803 \tldr\tr3, [r0, #0]\n 80021ae:\t2032 \tmovs\tr0, #50\t; 0x32\n 80021b0:\tfb00 f303 \tmul.w\tr3, r0, r3\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80021b4:\t6950 \tldr\tr0, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80021b6:\tfba1 1303 \tumull\tr1, r3, r1, r3\n 80021ba:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80021bc:\t0540 \tlsls\tr0, r0, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80021be:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80021c2:\td506 \tbpl.n\t80021d2 \n 80021c4:\te000 \tb.n\t80021c8 \n 80021c6:\tb123 \tcbz\tr3, 80021d2 \n 80021c8:\t6951 \tldr\tr1, [r2, #20]\n 80021ca:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 80021cc:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 80021d0:\td4f9 \tbmi.n\t80021c6 \n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\n 80021d2:\t4b14 \tldr\tr3, [pc, #80]\t; (8002224 )\n 80021d4:\t695b \tldr\tr3, [r3, #20]\n 80021d6:\t055b \tlsls\tr3, r3, #21\n return HAL_OK;\n 80021d8:\tbf54 \tite\tpl\n 80021da:\t2000 \tmovpl\tr0, #0\n return HAL_TIMEOUT;\n 80021dc:\t2003 \tmovmi\tr0, #3\n 80021de:\t4770 \tbx\tlr\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\n 80021e0:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80021e4:\tf8c2 3080 \tstr.w\tr3, [r2, #128]\t; 0x80\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 80021e8:\t6813 \tldr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80021ea:\t480f \tldr\tr0, [pc, #60]\t; (8002228 )\n 80021ec:\t490f \tldr\tr1, [pc, #60]\t; (800222c )\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\n 80021ee:\tf423 63c0 \tbic.w\tr3, r3, #1536\t; 0x600\n 80021f2:\tf443 7300 \torr.w\tr3, r3, #512\t; 0x200\n 80021f6:\t6013 \tstr\tr3, [r2, #0]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 80021f8:\t6803 \tldr\tr3, [r0, #0]\n 80021fa:\t2032 \tmovs\tr0, #50\t; 0x32\n 80021fc:\tfb00 f303 \tmul.w\tr3, r0, r3\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8002200:\t6950 \tldr\tr0, [r2, #20]\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 8002202:\tfba1 1303 \tumull\tr1, r3, r1, r3\n 8002206:\t0c9b \tlsrs\tr3, r3, #18\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 8002208:\t0540 \tlsls\tr0, r0, #21\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\n 800220a:\tf103 0301 \tadd.w\tr3, r3, #1\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 800220e:\td5e0 \tbpl.n\t80021d2 \n 8002210:\te001 \tb.n\t8002216 \n 8002212:\t2b00 \tcmp\tr3, #0\n 8002214:\td0dd \tbeq.n\t80021d2 \n 8002216:\t6951 \tldr\tr1, [r2, #20]\n 8002218:\t0549 \tlsls\tr1, r1, #21\n wait_loop_index--;\n 800221a:\tf103 33ff \tadd.w\tr3, r3, #4294967295\t; 0xffffffff\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\n 800221e:\td5d8 \tbpl.n\t80021d2 \n 8002220:\te7f7 \tb.n\t8002212 \n 8002222:\tbf00 \tnop\n 8002224:\t40007000 \t.word\t0x40007000\n 8002228:\t2000001c \t.word\t0x2000001c\n 800222c:\t431bde83 \t.word\t0x431bde83\n\n08002230 :\n * @retval None\n */\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\n{\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\n 8002230:\t4a02 \tldr\tr2, [pc, #8]\t; (800223c )\n 8002232:\t6893 \tldr\tr3, [r2, #8]\n 8002234:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n 8002238:\t6093 \tstr\tr3, [r2, #8]\n}\n 800223a:\t4770 \tbx\tlr\n 800223c:\t40007000 \t.word\t0x40007000\n\n08002240 :\n uint32_t tickstart;\n uint32_t temp_sysclksrc;\n uint32_t temp_pllckcfg;\n\n /* Check Null pointer */\n if (RCC_OscInitStruct == NULL)\n 8002240:\t2800 \tcmp\tr0, #0\n 8002242:\tf000 81c3 \tbeq.w\t80025cc \n{\n 8002246:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\n\n /*------------------------------- HSE Configuration ------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 800224a:\t6803 \tldr\tr3, [r0, #0]\n 800224c:\t07d9 \tlsls\tr1, r3, #31\n{\n 800224e:\tb082 \tsub\tsp, #8\n 8002250:\t4604 \tmov\tr4, r0\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\n 8002252:\td52d \tbpl.n\t80022b0 \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\n\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 8002254:\t49a6 \tldr\tr1, [pc, #664]\t; (80024f0 )\n 8002256:\t688a \tldr\tr2, [r1, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002258:\t68c9 \tldr\tr1, [r1, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 800225a:\tf002 020c \tand.w\tr2, r2, #12\n\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 800225e:\t2a0c \tcmp\tr2, #12\n 8002260:\tf000 810a \tbeq.w\t8002478 \n 8002264:\t2a08 \tcmp\tr2, #8\n 8002266:\tf000 810c \tbeq.w\t8002482 \n }\n }\n else\n {\n /* Set the new HSE configuration ---------------------------------------*/\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 800226a:\t6863 \tldr\tr3, [r4, #4]\n 800226c:\tf5b3 3f80 \tcmp.w\tr3, #65536\t; 0x10000\n 8002270:\tf000 8133 \tbeq.w\t80024da \n 8002274:\tf5b3 2fa0 \tcmp.w\tr3, #327680\t; 0x50000\n 8002278:\tf000 819b \tbeq.w\t80025b2 \n 800227c:\t4d9c \tldr\tr5, [pc, #624]\t; (80024f0 )\n 800227e:\t682a \tldr\tr2, [r5, #0]\n 8002280:\tf422 3280 \tbic.w\tr2, r2, #65536\t; 0x10000\n 8002284:\t602a \tstr\tr2, [r5, #0]\n 8002286:\t682a \tldr\tr2, [r5, #0]\n 8002288:\tf422 2280 \tbic.w\tr2, r2, #262144\t; 0x40000\n 800228c:\t602a \tstr\tr2, [r5, #0]\n\n /* Check the HSE State */\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 800228e:\t2b00 \tcmp\tr3, #0\n 8002290:\tf040 8128 \tbne.w\t80024e4 \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002294:\tf7fe fe60 \tbl\t8000f58 \n 8002298:\t4606 \tmov\tr6, r0\n\n /* Wait till HSE is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 800229a:\te005 \tb.n\t80022a8 \n {\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 800229c:\tf7fe fe5c \tbl\t8000f58 \n 80022a0:\t1b80 \tsubs\tr0, r0, r6\n 80022a2:\t2864 \tcmp\tr0, #100\t; 0x64\n 80022a4:\tf200 8142 \tbhi.w\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\n 80022a8:\t682b \tldr\tr3, [r5, #0]\n 80022aa:\t039f \tlsls\tr7, r3, #14\n 80022ac:\td4f6 \tbmi.n\t800229c \n }\n }\n }\n }\n /*----------------------------- HSI Configuration --------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\n 80022ae:\t6823 \tldr\tr3, [r4, #0]\n 80022b0:\t079e \tlsls\tr6, r3, #30\n 80022b2:\td528 \tbpl.n\t8002306 \n /* Check the parameters */\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\n\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 80022b4:\t4a8e \tldr\tr2, [pc, #568]\t; (80024f0 )\n 80022b6:\t6893 \tldr\tr3, [r2, #8]\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 80022b8:\t68d2 \tldr\tr2, [r2, #12]\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\n 80022ba:\tf003 030c \tand.w\tr3, r3, #12\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 80022be:\t2b0c \tcmp\tr3, #12\n 80022c0:\tf000 80ec \tbeq.w\t800249c \n 80022c4:\t2b04 \tcmp\tr3, #4\n 80022c6:\tf000 80ee \tbeq.w\t80024a6 \n }\n }\n else\n {\n /* Check the HSI State */\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 80022ca:\t68e3 \tldr\tr3, [r4, #12]\n {\n /* Enable the Internal High Speed oscillator (HSI). */\n __HAL_RCC_HSI_ENABLE();\n 80022cc:\t4d88 \tldr\tr5, [pc, #544]\t; (80024f0 )\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\n 80022ce:\t2b00 \tcmp\tr3, #0\n 80022d0:\tf000 811d \tbeq.w\t800250e \n __HAL_RCC_HSI_ENABLE();\n 80022d4:\t682b \tldr\tr3, [r5, #0]\n 80022d6:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 80022da:\t602b \tstr\tr3, [r5, #0]\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 80022dc:\tf7fe fe3c \tbl\t8000f58 \n 80022e0:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI is ready */\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 80022e2:\te005 \tb.n\t80022f0 \n {\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 80022e4:\tf7fe fe38 \tbl\t8000f58 \n 80022e8:\t1b80 \tsubs\tr0, r0, r6\n 80022ea:\t2802 \tcmp\tr0, #2\n 80022ec:\tf200 811e \tbhi.w\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 80022f0:\t682b \tldr\tr3, [r5, #0]\n 80022f2:\t0558 \tlsls\tr0, r3, #21\n 80022f4:\td5f6 \tbpl.n\t80022e4 \n return HAL_TIMEOUT;\n }\n }\n\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 80022f6:\t686b \tldr\tr3, [r5, #4]\n 80022f8:\t6922 \tldr\tr2, [r4, #16]\n 80022fa:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 80022fe:\tea43 6302 \torr.w\tr3, r3, r2, lsl #24\n 8002302:\t606b \tstr\tr3, [r5, #4]\n }\n }\n }\n }\n /*------------------------------ LSI Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 8002304:\t6823 \tldr\tr3, [r4, #0]\n 8002306:\t071a \tlsls\tr2, r3, #28\n 8002308:\td519 \tbpl.n\t800233e \n {\n /* Check the parameters */\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\n\n /* Check the LSI State */\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 800230a:\t6963 \tldr\tr3, [r4, #20]\n {\n /* Enable the Internal Low Speed oscillator (LSI). */\n __HAL_RCC_LSI_ENABLE();\n 800230c:\t4d78 \tldr\tr5, [pc, #480]\t; (80024f0 )\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\n 800230e:\t2b00 \tcmp\tr3, #0\n 8002310:\tf000 809e \tbeq.w\t8002450 \n __HAL_RCC_LSI_ENABLE();\n 8002314:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002318:\tf043 0301 \torr.w\tr3, r3, #1\n 800231c:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002320:\tf7fe fe1a \tbl\t8000f58 \n 8002324:\t4606 \tmov\tr6, r0\n\n /* Wait till LSI is ready */\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8002326:\te005 \tb.n\t8002334 \n {\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8002328:\tf7fe fe16 \tbl\t8000f58 \n 800232c:\t1b80 \tsubs\tr0, r0, r6\n 800232e:\t2802 \tcmp\tr0, #2\n 8002330:\tf200 80fc \tbhi.w\t800252c \n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\n 8002334:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002338:\t079f \tlsls\tr7, r3, #30\n 800233a:\td5f5 \tbpl.n\t8002328 \n }\n }\n }\n }\n /*------------------------------ LSE Configuration -------------------------*/\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\n 800233c:\t6823 \tldr\tr3, [r4, #0]\n 800233e:\t0759 \tlsls\tr1, r3, #29\n 8002340:\td541 \tbpl.n\t80023c6 \n /* Check the parameters */\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\n\n /* Update LSE configuration in Backup Domain control register */\n /* Requires to enable write access to Backup Domain if necessary */\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\n 8002342:\t4b6b \tldr\tr3, [pc, #428]\t; (80024f0 )\n 8002344:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8002346:\t00d2 \tlsls\tr2, r2, #3\n 8002348:\tf100 80f4 \tbmi.w\t8002534 \n {\n __HAL_RCC_PWR_CLK_ENABLE();\n 800234c:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 800234e:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8002352:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8002354:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8002356:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 800235a:\t9301 \tstr\tr3, [sp, #4]\n 800235c:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 800235e:\t2501 \tmovs\tr5, #1\n }\n\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 8002360:\t4e64 \tldr\tr6, [pc, #400]\t; (80024f4 )\n 8002362:\t6833 \tldr\tr3, [r6, #0]\n 8002364:\t05df \tlsls\tr7, r3, #23\n 8002366:\tf140 8113 \tbpl.w\t8002590 \n }\n }\n }\n\n /* Set the new LSE configuration -----------------------------------------*/\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 800236a:\t68a3 \tldr\tr3, [r4, #8]\n 800236c:\t2b01 \tcmp\tr3, #1\n 800236e:\tf000 80e3 \tbeq.w\t8002538 \n 8002372:\t2b05 \tcmp\tr3, #5\n 8002374:\tf000 8169 \tbeq.w\t800264a \n 8002378:\t4e5d \tldr\tr6, [pc, #372]\t; (80024f0 )\n 800237a:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 800237e:\tf022 0201 \tbic.w\tr2, r2, #1\n 8002382:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n 8002386:\tf8d6 2090 \tldr.w\tr2, [r6, #144]\t; 0x90\n 800238a:\tf022 0204 \tbic.w\tr2, r2, #4\n 800238e:\tf8c6 2090 \tstr.w\tr2, [r6, #144]\t; 0x90\n\n /* Check the LSE State */\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8002392:\t2b00 \tcmp\tr3, #0\n 8002394:\tf040 80d7 \tbne.w\t8002546 \n }\n }\n else\n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002398:\tf7fe fdde \tbl\t8000f58 \n\n /* Wait till LSE is disabled */\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 800239c:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80023a0:\t4607 \tmov\tr7, r0\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 80023a2:\te005 \tb.n\t80023b0 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80023a4:\tf7fe fdd8 \tbl\t8000f58 \n 80023a8:\t1bc0 \tsubs\tr0, r0, r7\n 80023aa:\t4540 \tcmp\tr0, r8\n 80023ac:\tf200 80be \tbhi.w\t800252c \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\n 80023b0:\tf8d6 3090 \tldr.w\tr3, [r6, #144]\t; 0x90\n 80023b4:\t079a \tlsls\tr2, r3, #30\n 80023b6:\td4f5 \tbmi.n\t80023a4 \n }\n }\n }\n\n /* Restore clock configuration if changed */\n if (pwrclkchanged == SET)\n 80023b8:\tb125 \tcbz\tr5, 80023c4 \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 80023ba:\t4a4d \tldr\tr2, [pc, #308]\t; (80024f0 )\n 80023bc:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 80023be:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 80023c2:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n }\n }\n\n /*------------------------------ HSI48 Configuration -----------------------*/\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\n 80023c4:\t6823 \tldr\tr3, [r4, #0]\n 80023c6:\t069b \tlsls\tr3, r3, #26\n 80023c8:\td518 \tbpl.n\t80023fc \n {\n /* Check the parameters */\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\n\n /* Check the HSI48 State */\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 80023ca:\t69a3 \tldr\tr3, [r4, #24]\n {\n /* Enable the Internal Low Speed oscillator (HSI48). */\n __HAL_RCC_HSI48_ENABLE();\n 80023cc:\t4d48 \tldr\tr5, [pc, #288]\t; (80024f0 )\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\n 80023ce:\t2b00 \tcmp\tr3, #0\n 80023d0:\tf000 80ca \tbeq.w\t8002568 \n __HAL_RCC_HSI48_ENABLE();\n 80023d4:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 80023d8:\tf043 0301 \torr.w\tr3, r3, #1\n 80023dc:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 80023e0:\tf7fe fdba \tbl\t8000f58 \n 80023e4:\t4606 \tmov\tr6, r0\n\n /* Wait till HSI48 is ready */\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 80023e6:\te005 \tb.n\t80023f4 \n {\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 80023e8:\tf7fe fdb6 \tbl\t8000f58 \n 80023ec:\t1b80 \tsubs\tr0, r0, r6\n 80023ee:\t2802 \tcmp\tr0, #2\n 80023f0:\tf200 809c \tbhi.w\t800252c \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\n 80023f4:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 80023f8:\t079f \tlsls\tr7, r3, #30\n 80023fa:\td5f5 \tbpl.n\t80023e8 \n\n /*-------------------------------- PLL Configuration -----------------------*/\n /* Check the parameters */\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\n\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\n 80023fc:\t69e0 \tldr\tr0, [r4, #28]\n 80023fe:\tb318 \tcbz\tr0, 8002448 \n {\n /* Check if the PLL is used as system clock or not */\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\n 8002400:\t4d3b \tldr\tr5, [pc, #236]\t; (80024f0 )\n 8002402:\t68ab \tldr\tr3, [r5, #8]\n 8002404:\tf003 030c \tand.w\tr3, r3, #12\n 8002408:\t2b0c \tcmp\tr3, #12\n 800240a:\tf000 812c \tbeq.w\t8002666 \n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\n\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n 800240e:\t682b \tldr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 8002410:\t2802 \tcmp\tr0, #2\n __HAL_RCC_PLL_DISABLE();\n 8002412:\tf023 7380 \tbic.w\tr3, r3, #16777216\t; 0x1000000\n 8002416:\t602b \tstr\tr3, [r5, #0]\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\n 8002418:\tf000 80da \tbeq.w\t80025d0 \n {\n /* Disable the main PLL. */\n __HAL_RCC_PLL_DISABLE();\n\n /* Disable all PLL outputs to save power if no PLLs on */\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, RCC_PLLSOURCE_NONE);\n 800241c:\t68eb \tldr\tr3, [r5, #12]\n 800241e:\tf023 0303 \tbic.w\tr3, r3, #3\n 8002422:\t60eb \tstr\tr3, [r5, #12]\n __HAL_RCC_PLLCLKOUT_DISABLE(RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\n 8002424:\t68eb \tldr\tr3, [r5, #12]\n 8002426:\tf023 7388 \tbic.w\tr3, r3, #17825792\t; 0x1100000\n 800242a:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 800242e:\t60eb \tstr\tr3, [r5, #12]\n\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 8002430:\tf7fe fd92 \tbl\t8000f58 \n 8002434:\t4604 \tmov\tr4, r0\n\n /* Wait till PLL is disabled */\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002436:\te004 \tb.n\t8002442 \n {\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 8002438:\tf7fe fd8e \tbl\t8000f58 \n 800243c:\t1b00 \tsubs\tr0, r0, r4\n 800243e:\t2802 \tcmp\tr0, #2\n 8002440:\td874 \tbhi.n\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 8002442:\t682b \tldr\tr3, [r5, #0]\n 8002444:\t019b \tlsls\tr3, r3, #6\n 8002446:\td4f7 \tbmi.n\t8002438 \n }\n }\n }\n }\n\n return HAL_OK;\n 8002448:\t2000 \tmovs\tr0, #0\n}\n 800244a:\tb002 \tadd\tsp, #8\n 800244c:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_RCC_LSI_DISABLE();\n 8002450:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002454:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002458:\tf8c5 3094 \tstr.w\tr3, [r5, #148]\t; 0x94\n tickstart = HAL_GetTick();\n 800245c:\tf7fe fd7c \tbl\t8000f58 \n 8002460:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 8002462:\te004 \tb.n\t800246e \n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\n 8002464:\tf7fe fd78 \tbl\t8000f58 \n 8002468:\t1b80 \tsubs\tr0, r0, r6\n 800246a:\t2802 \tcmp\tr0, #2\n 800246c:\td85e \tbhi.n\t800252c \n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\n 800246e:\tf8d5 3094 \tldr.w\tr3, [r5, #148]\t; 0x94\n 8002472:\t0798 \tlsls\tr0, r3, #30\n 8002474:\td4f6 \tbmi.n\t8002464 \n 8002476:\te761 \tb.n\t800233c \n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 8002478:\tf001 0103 \tand.w\tr1, r1, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\n 800247c:\t2903 \tcmp\tr1, #3\n 800247e:\tf47f aef4 \tbne.w\t800226a \n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\n 8002482:\t4a1b \tldr\tr2, [pc, #108]\t; (80024f0 )\n 8002484:\t6812 \tldr\tr2, [r2, #0]\n 8002486:\t0392 \tlsls\tr2, r2, #14\n 8002488:\tf57f af12 \tbpl.w\t80022b0 \n 800248c:\t6862 \tldr\tr2, [r4, #4]\n 800248e:\t2a00 \tcmp\tr2, #0\n 8002490:\tf47f af0e \tbne.w\t80022b0 \n return HAL_ERROR;\n 8002494:\t2001 \tmovs\tr0, #1\n}\n 8002496:\tb002 \tadd\tsp, #8\n 8002498:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\n 800249c:\tf002 0203 \tand.w\tr2, r2, #3\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\n 80024a0:\t2a02 \tcmp\tr2, #2\n 80024a2:\tf47f af12 \tbne.w\t80022ca \n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\n 80024a6:\t4b12 \tldr\tr3, [pc, #72]\t; (80024f0 )\n 80024a8:\t681b \tldr\tr3, [r3, #0]\n 80024aa:\t055d \tlsls\tr5, r3, #21\n 80024ac:\td502 \tbpl.n\t80024b4 \n 80024ae:\t68e3 \tldr\tr3, [r4, #12]\n 80024b0:\t2b00 \tcmp\tr3, #0\n 80024b2:\td0ef \tbeq.n\t8002494 \n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 80024b4:\t4a0e \tldr\tr2, [pc, #56]\t; (80024f0 )\n 80024b6:\t6920 \tldr\tr0, [r4, #16]\n 80024b8:\t6853 \tldr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 80024ba:\t490f \tldr\tr1, [pc, #60]\t; (80024f8 )\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\n 80024bc:\tf023 43fe \tbic.w\tr3, r3, #2130706432\t; 0x7f000000\n 80024c0:\tea43 6300 \torr.w\tr3, r3, r0, lsl #24\n 80024c4:\t6053 \tstr\tr3, [r2, #4]\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\n 80024c6:\t6808 \tldr\tr0, [r1, #0]\n 80024c8:\tf7fe fd04 \tbl\t8000ed4 \n 80024cc:\t2800 \tcmp\tr0, #0\n 80024ce:\td1e1 \tbne.n\t8002494 \n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\n 80024d0:\t6823 \tldr\tr3, [r4, #0]\n 80024d2:\t071a \tlsls\tr2, r3, #28\n 80024d4:\tf57f af33 \tbpl.w\t800233e \n 80024d8:\te717 \tb.n\t800230a \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 80024da:\t4a05 \tldr\tr2, [pc, #20]\t; (80024f0 )\n 80024dc:\t6813 \tldr\tr3, [r2, #0]\n 80024de:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80024e2:\t6013 \tstr\tr3, [r2, #0]\n tickstart = HAL_GetTick();\n 80024e4:\tf7fe fd38 \tbl\t8000f58 \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80024e8:\t4e01 \tldr\tr6, [pc, #4]\t; (80024f0 )\n tickstart = HAL_GetTick();\n 80024ea:\t4605 \tmov\tr5, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80024ec:\te00b \tb.n\t8002506 \n 80024ee:\tbf00 \tnop\n 80024f0:\t40021000 \t.word\t0x40021000\n 80024f4:\t40007000 \t.word\t0x40007000\n 80024f8:\t20000024 \t.word\t0x20000024\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\n 80024fc:\tf7fe fd2c \tbl\t8000f58 \n 8002500:\t1b40 \tsubs\tr0, r0, r5\n 8002502:\t2864 \tcmp\tr0, #100\t; 0x64\n 8002504:\td812 \tbhi.n\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 8002506:\t6833 \tldr\tr3, [r6, #0]\n 8002508:\t039b \tlsls\tr3, r3, #14\n 800250a:\td5f7 \tbpl.n\t80024fc \n 800250c:\te6cf \tb.n\t80022ae \n __HAL_RCC_HSI_DISABLE();\n 800250e:\t682b \tldr\tr3, [r5, #0]\n 8002510:\tf423 7380 \tbic.w\tr3, r3, #256\t; 0x100\n 8002514:\t602b \tstr\tr3, [r5, #0]\n tickstart = HAL_GetTick();\n 8002516:\tf7fe fd1f \tbl\t8000f58 \n 800251a:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\n 800251c:\t682b \tldr\tr3, [r5, #0]\n 800251e:\t0559 \tlsls\tr1, r3, #21\n 8002520:\td5d6 \tbpl.n\t80024d0 \n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\n 8002522:\tf7fe fd19 \tbl\t8000f58 \n 8002526:\t1b80 \tsubs\tr0, r0, r6\n 8002528:\t2802 \tcmp\tr0, #2\n 800252a:\td9f7 \tbls.n\t800251c \n return HAL_TIMEOUT;\n 800252c:\t2003 \tmovs\tr0, #3\n}\n 800252e:\tb002 \tadd\tsp, #8\n 8002530:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n FlagStatus pwrclkchanged = RESET;\n 8002534:\t2500 \tmovs\tr5, #0\n 8002536:\te713 \tb.n\t8002360 \n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 8002538:\t4a65 \tldr\tr2, [pc, #404]\t; (80026d0 )\n 800253a:\tf8d2 3090 \tldr.w\tr3, [r2, #144]\t; 0x90\n 800253e:\tf043 0301 \torr.w\tr3, r3, #1\n 8002542:\tf8c2 3090 \tstr.w\tr3, [r2, #144]\t; 0x90\n tickstart = HAL_GetTick();\n 8002546:\tf7fe fd07 \tbl\t8000f58 \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 800254a:\t4f61 \tldr\tr7, [pc, #388]\t; (80026d0 )\n tickstart = HAL_GetTick();\n 800254c:\t4606 \tmov\tr6, r0\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 800254e:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 8002552:\te004 \tb.n\t800255e \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 8002554:\tf7fe fd00 \tbl\t8000f58 \n 8002558:\t1b80 \tsubs\tr0, r0, r6\n 800255a:\t4540 \tcmp\tr0, r8\n 800255c:\td8e6 \tbhi.n\t800252c \n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 800255e:\tf8d7 3090 \tldr.w\tr3, [r7, #144]\t; 0x90\n 8002562:\t0799 \tlsls\tr1, r3, #30\n 8002564:\td5f6 \tbpl.n\t8002554 \n 8002566:\te727 \tb.n\t80023b8 \n __HAL_RCC_HSI48_DISABLE();\n 8002568:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 800256c:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002570:\tf8c5 3098 \tstr.w\tr3, [r5, #152]\t; 0x98\n tickstart = HAL_GetTick();\n 8002574:\tf7fe fcf0 \tbl\t8000f58 \n 8002578:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 800257a:\te004 \tb.n\t8002586 \n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\n 800257c:\tf7fe fcec \tbl\t8000f58 \n 8002580:\t1b80 \tsubs\tr0, r0, r6\n 8002582:\t2802 \tcmp\tr0, #2\n 8002584:\td8d2 \tbhi.n\t800252c \n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\n 8002586:\tf8d5 3098 \tldr.w\tr3, [r5, #152]\t; 0x98\n 800258a:\t0798 \tlsls\tr0, r3, #30\n 800258c:\td4f6 \tbmi.n\t800257c \n 800258e:\te735 \tb.n\t80023fc \n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 8002590:\t6833 \tldr\tr3, [r6, #0]\n 8002592:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8002596:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 8002598:\tf7fe fcde \tbl\t8000f58 \n 800259c:\t4607 \tmov\tr7, r0\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\n 800259e:\t6833 \tldr\tr3, [r6, #0]\n 80025a0:\t05d8 \tlsls\tr0, r3, #23\n 80025a2:\tf53f aee2 \tbmi.w\t800236a \n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 80025a6:\tf7fe fcd7 \tbl\t8000f58 \n 80025aa:\t1bc0 \tsubs\tr0, r0, r7\n 80025ac:\t2802 \tcmp\tr0, #2\n 80025ae:\td9f6 \tbls.n\t800259e \n 80025b0:\te7bc \tb.n\t800252c \n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\n 80025b2:\tf103 4380 \tadd.w\tr3, r3, #1073741824\t; 0x40000000\n 80025b6:\tf5a3 333c \tsub.w\tr3, r3, #192512\t; 0x2f000\n 80025ba:\t681a \tldr\tr2, [r3, #0]\n 80025bc:\tf442 2280 \torr.w\tr2, r2, #262144\t; 0x40000\n 80025c0:\t601a \tstr\tr2, [r3, #0]\n 80025c2:\t681a \tldr\tr2, [r3, #0]\n 80025c4:\tf442 3280 \torr.w\tr2, r2, #65536\t; 0x10000\n 80025c8:\t601a \tstr\tr2, [r3, #0]\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\n 80025ca:\te78b \tb.n\t80024e4 \n return HAL_ERROR;\n 80025cc:\t2001 \tmovs\tr0, #1\n}\n 80025ce:\t4770 \tbx\tlr\n tickstart = HAL_GetTick();\n 80025d0:\tf7fe fcc2 \tbl\t8000f58 \n 80025d4:\t4606 \tmov\tr6, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 80025d6:\te004 \tb.n\t80025e2 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 80025d8:\tf7fe fcbe \tbl\t8000f58 \n 80025dc:\t1b80 \tsubs\tr0, r0, r6\n 80025de:\t2802 \tcmp\tr0, #2\n 80025e0:\td8a4 \tbhi.n\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\n 80025e2:\t682b \tldr\tr3, [r5, #0]\n 80025e4:\t0199 \tlsls\tr1, r3, #6\n 80025e6:\td4f7 \tbmi.n\t80025d8 \n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\n 80025e8:\t68e9 \tldr\tr1, [r5, #12]\n 80025ea:\t4b3a \tldr\tr3, [pc, #232]\t; (80026d4 )\n 80025ec:\t6a22 \tldr\tr2, [r4, #32]\n 80025ee:\t6a60 \tldr\tr0, [r4, #36]\t; 0x24\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 80025f0:\t4e37 \tldr\tr6, [pc, #220]\t; (80026d0 )\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\n 80025f2:\t400b \tands\tr3, r1\n 80025f4:\t4313 \torrs\tr3, r2\n 80025f6:\te9d4 120a \tldrd\tr1, r2, [r4, #40]\t; 0x28\n 80025fa:\tea43 2301 \torr.w\tr3, r3, r1, lsl #8\n 80025fe:\tea43 63c2 \torr.w\tr3, r3, r2, lsl #27\n 8002602:\te9d4 120c \tldrd\tr1, r2, [r4, #48]\t; 0x30\n 8002606:\t3801 \tsubs\tr0, #1\n 8002608:\t0849 \tlsrs\tr1, r1, #1\n 800260a:\tea43 1300 \torr.w\tr3, r3, r0, lsl #4\n 800260e:\t3901 \tsubs\tr1, #1\n 8002610:\t0852 \tlsrs\tr2, r2, #1\n 8002612:\tea43 5341 \torr.w\tr3, r3, r1, lsl #21\n 8002616:\t3a01 \tsubs\tr2, #1\n 8002618:\tea43 6342 \torr.w\tr3, r3, r2, lsl #25\n 800261c:\t60eb \tstr\tr3, [r5, #12]\n __HAL_RCC_PLL_ENABLE();\n 800261e:\t682b \tldr\tr3, [r5, #0]\n 8002620:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 8002624:\t602b \tstr\tr3, [r5, #0]\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\n 8002626:\t68eb \tldr\tr3, [r5, #12]\n 8002628:\tf043 7380 \torr.w\tr3, r3, #16777216\t; 0x1000000\n 800262c:\t60eb \tstr\tr3, [r5, #12]\n tickstart = HAL_GetTick();\n 800262e:\tf7fe fc93 \tbl\t8000f58 \n 8002632:\t4604 \tmov\tr4, r0\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8002634:\te005 \tb.n\t8002642 \n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\n 8002636:\tf7fe fc8f \tbl\t8000f58 \n 800263a:\t1b00 \tsubs\tr0, r0, r4\n 800263c:\t2802 \tcmp\tr0, #2\n 800263e:\tf63f af75 \tbhi.w\t800252c \n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 8002642:\t6833 \tldr\tr3, [r6, #0]\n 8002644:\t019a \tlsls\tr2, r3, #6\n 8002646:\td5f6 \tbpl.n\t8002636 \n 8002648:\te6fe \tb.n\t8002448 \n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\n 800264a:\t4b21 \tldr\tr3, [pc, #132]\t; (80026d0 )\n 800264c:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 8002650:\tf042 0204 \torr.w\tr2, r2, #4\n 8002654:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n 8002658:\tf8d3 2090 \tldr.w\tr2, [r3, #144]\t; 0x90\n 800265c:\tf042 0201 \torr.w\tr2, r2, #1\n 8002660:\tf8c3 2090 \tstr.w\tr2, [r3, #144]\t; 0x90\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\n 8002664:\te76f \tb.n\t8002546 \n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\n 8002666:\t2801 \tcmp\tr0, #1\n 8002668:\tf43f aeef \tbeq.w\t800244a \n temp_pllckcfg = RCC->PLLCFGR;\n 800266c:\t68eb \tldr\tr3, [r5, #12]\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 800266e:\t6a22 \tldr\tr2, [r4, #32]\n 8002670:\tf003 0103 \tand.w\tr1, r3, #3\n 8002674:\t4291 \tcmp\tr1, r2\n 8002676:\tf47f af0d \tbne.w\t8002494 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 800267a:\t6a61 \tldr\tr1, [r4, #36]\t; 0x24\n 800267c:\tf003 02f0 \tand.w\tr2, r3, #240\t; 0xf0\n 8002680:\t3901 \tsubs\tr1, #1\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\n 8002682:\tebb2 1f01 \tcmp.w\tr2, r1, lsl #4\n 8002686:\tf47f af05 \tbne.w\t8002494 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 800268a:\t6aa1 \tldr\tr1, [r4, #40]\t; 0x28\n 800268c:\tf403 42fe \tand.w\tr2, r3, #32512\t; 0x7f00\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\n 8002690:\tebb2 2f01 \tcmp.w\tr2, r1, lsl #8\n 8002694:\tf47f aefe \tbne.w\t8002494 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 8002698:\t6ae1 \tldr\tr1, [r4, #44]\t; 0x2c\n 800269a:\tf003 4278 \tand.w\tr2, r3, #4160749568\t; 0xf8000000\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\n 800269e:\tebb2 6fc1 \tcmp.w\tr2, r1, lsl #27\n 80026a2:\tf47f aef7 \tbne.w\t8002494 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 80026a6:\t6b22 \tldr\tr2, [r4, #48]\t; 0x30\n 80026a8:\t0852 \tlsrs\tr2, r2, #1\n 80026aa:\tf403 01c0 \tand.w\tr1, r3, #6291456\t; 0x600000\n 80026ae:\t3a01 \tsubs\tr2, #1\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\n 80026b0:\tebb1 5f42 \tcmp.w\tr1, r2, lsl #21\n 80026b4:\tf47f aeee \tbne.w\t8002494 \n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\n 80026b8:\t6b62 \tldr\tr2, [r4, #52]\t; 0x34\n 80026ba:\t0852 \tlsrs\tr2, r2, #1\n 80026bc:\tf003 63c0 \tand.w\tr3, r3, #100663296\t; 0x6000000\n 80026c0:\t3a01 \tsubs\tr2, #1\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\n 80026c2:\tebb3 6f42 \tcmp.w\tr3, r2, lsl #25\n return HAL_ERROR;\n 80026c6:\tbf14 \tite\tne\n 80026c8:\t2001 \tmovne\tr0, #1\n 80026ca:\t2000 \tmoveq\tr0, #0\n 80026cc:\te6bd \tb.n\t800244a \n 80026ce:\tbf00 \tnop\n 80026d0:\t40021000 \t.word\t0x40021000\n 80026d4:\t019f800c \t.word\t0x019f800c\n\n080026d8 :\nuint32_t HAL_RCC_GetSysClockFreq(void)\n{\n uint32_t pllvco, pllsource, pllr, pllm;\n uint32_t sysclockfreq;\n\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\n 80026d8:\t4b18 \tldr\tr3, [pc, #96]\t; (800273c )\n 80026da:\t689a \tldr\tr2, [r3, #8]\n 80026dc:\tf002 020c \tand.w\tr2, r2, #12\n 80026e0:\t2a04 \tcmp\tr2, #4\n 80026e2:\td026 \tbeq.n\t8002732 \n {\n /* HSI used as system clock source */\n sysclockfreq = HSI_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\n 80026e4:\t689a \tldr\tr2, [r3, #8]\n 80026e6:\tf002 020c \tand.w\tr2, r2, #12\n 80026ea:\t2a08 \tcmp\tr2, #8\n 80026ec:\td023 \tbeq.n\t8002736 \n {\n /* HSE used as system clock source */\n sysclockfreq = HSE_VALUE;\n }\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\n 80026ee:\t689a \tldr\tr2, [r3, #8]\n 80026f0:\tf002 020c \tand.w\tr2, r2, #12\n 80026f4:\t2a0c \tcmp\tr2, #12\n 80026f6:\td001 \tbeq.n\t80026fc \n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n sysclockfreq = pllvco/pllr;\n }\n else\n {\n sysclockfreq = 0U;\n 80026f8:\t2000 \tmovs\tr0, #0\n }\n\n return sysclockfreq;\n}\n 80026fa:\t4770 \tbx\tlr\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80026fc:\t68d9 \tldr\tr1, [r3, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80026fe:\t68da \tldr\tr2, [r3, #12]\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002700:\t68d8 \tldr\tr0, [r3, #12]\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 8002702:\tf001 0103 \tand.w\tr1, r1, #3\n switch (pllsource)\n 8002706:\t2903 \tcmp\tr1, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8002708:\tf3c2 1203 \tubfx\tr2, r2, #4, #4\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 800270c:\tf3c0 2006 \tubfx\tr0, r0, #8, #7\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002710:\tbf0c \tite\teq\n 8002712:\t4b0b \tldreq\tr3, [pc, #44]\t; (8002740 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002714:\t4b0b \tldrne\tr3, [pc, #44]\t; (8002744 )\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 8002716:\t3201 \tadds\tr2, #1\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 8002718:\tfbb3 f3f2 \tudiv\tr3, r3, r2\n 800271c:\tfb03 f000 \tmul.w\tr0, r3, r0\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 8002720:\t4b06 \tldr\tr3, [pc, #24]\t; (800273c )\n 8002722:\t68db \tldr\tr3, [r3, #12]\n 8002724:\tf3c3 6341 \tubfx\tr3, r3, #25, #2\n 8002728:\t3301 \tadds\tr3, #1\n 800272a:\t005b \tlsls\tr3, r3, #1\n sysclockfreq = pllvco/pllr;\n 800272c:\tfbb0 f0f3 \tudiv\tr0, r0, r3\n return sysclockfreq;\n 8002730:\t4770 \tbx\tlr\n sysclockfreq = HSI_VALUE;\n 8002732:\t4804 \tldr\tr0, [pc, #16]\t; (8002744 )\n 8002734:\t4770 \tbx\tlr\n sysclockfreq = HSE_VALUE;\n 8002736:\t4802 \tldr\tr0, [pc, #8]\t; (8002740 )\n 8002738:\t4770 \tbx\tlr\n 800273a:\tbf00 \tnop\n 800273c:\t40021000 \t.word\t0x40021000\n 8002740:\t007a1200 \t.word\t0x007a1200\n 8002744:\t00f42400 \t.word\t0x00f42400\n\n08002748 :\n if (RCC_ClkInitStruct == NULL)\n 8002748:\t2800 \tcmp\tr0, #0\n 800274a:\tf000 80ee \tbeq.w\t800292a \n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 800274e:\t4a78 \tldr\tr2, [pc, #480]\t; (8002930 )\n{\n 8002750:\te92d 43f8 \tstmdb\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n if (FLatency > __HAL_FLASH_GET_LATENCY())\n 8002754:\t6813 \tldr\tr3, [r2, #0]\n 8002756:\tf003 030f \tand.w\tr3, r3, #15\n 800275a:\t428b \tcmp\tr3, r1\n 800275c:\t460d \tmov\tr5, r1\n 800275e:\t4604 \tmov\tr4, r0\n 8002760:\td20c \tbcs.n\t800277c \n __HAL_FLASH_SET_LATENCY(FLatency);\n 8002762:\t6813 \tldr\tr3, [r2, #0]\n 8002764:\tf023 030f \tbic.w\tr3, r3, #15\n 8002768:\t430b \torrs\tr3, r1\n 800276a:\t6013 \tstr\tr3, [r2, #0]\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\n 800276c:\t6813 \tldr\tr3, [r2, #0]\n 800276e:\tf003 030f \tand.w\tr3, r3, #15\n 8002772:\t428b \tcmp\tr3, r1\n 8002774:\td002 \tbeq.n\t800277c \n return HAL_ERROR;\n 8002776:\t2001 \tmovs\tr0, #1\n}\n 8002778:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\n 800277c:\t6823 \tldr\tr3, [r4, #0]\n 800277e:\t07df \tlsls\tr7, r3, #31\n 8002780:\td569 \tbpl.n\t8002856 \n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\n 8002782:\t6867 \tldr\tr7, [r4, #4]\n 8002784:\t2f03 \tcmp\tr7, #3\n 8002786:\tf000 80a0 \tbeq.w\t80028ca \n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 800278a:\t4b6a \tldr\tr3, [pc, #424]\t; (8002934 )\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 800278c:\t2f02 \tcmp\tr7, #2\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 800278e:\t681b \tldr\tr3, [r3, #0]\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\n 8002790:\tf000 8097 \tbeq.w\t80028c2 \n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\n 8002794:\t055b \tlsls\tr3, r3, #21\n 8002796:\td5ee \tbpl.n\t8002776 \n pllfreq = HAL_RCC_GetSysClockFreq();\n 8002798:\tf7ff ff9e \tbl\t80026d8 \n if(pllfreq > 80000000U)\n 800279c:\t4b66 \tldr\tr3, [pc, #408]\t; (8002938 )\n 800279e:\t4298 \tcmp\tr0, r3\n 80027a0:\tf240 80c0 \tbls.w\t8002924 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\n 80027a4:\t4a63 \tldr\tr2, [pc, #396]\t; (8002934 )\n 80027a6:\t6893 \tldr\tr3, [r2, #8]\n 80027a8:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 80027ac:\tf043 0380 \torr.w\tr3, r3, #128\t; 0x80\n 80027b0:\t6093 \tstr\tr3, [r2, #8]\n hpre = RCC_SYSCLK_DIV2;\n 80027b2:\tf04f 0980 \tmov.w\tr9, #128\t; 0x80\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\n 80027b6:\t4e5f \tldr\tr6, [pc, #380]\t; (8002934 )\n 80027b8:\t68b3 \tldr\tr3, [r6, #8]\n 80027ba:\tf023 0303 \tbic.w\tr3, r3, #3\n 80027be:\t433b \torrs\tr3, r7\n 80027c0:\t60b3 \tstr\tr3, [r6, #8]\n tickstart = HAL_GetTick();\n 80027c2:\tf7fe fbc9 \tbl\t8000f58 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80027c6:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80027ca:\t4607 \tmov\tr7, r0\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 80027cc:\te004 \tb.n\t80027d8 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80027ce:\tf7fe fbc3 \tbl\t8000f58 \n 80027d2:\t1bc0 \tsubs\tr0, r0, r7\n 80027d4:\t4540 \tcmp\tr0, r8\n 80027d6:\td871 \tbhi.n\t80028bc \n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\n 80027d8:\t68b3 \tldr\tr3, [r6, #8]\n 80027da:\t6862 \tldr\tr2, [r4, #4]\n 80027dc:\tf003 030c \tand.w\tr3, r3, #12\n 80027e0:\tebb3 0f82 \tcmp.w\tr3, r2, lsl #2\n 80027e4:\td1f3 \tbne.n\t80027ce \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 80027e6:\t6823 \tldr\tr3, [r4, #0]\n 80027e8:\t079f \tlsls\tr7, r3, #30\n 80027ea:\td436 \tbmi.n\t800285a \n if(hpre == RCC_SYSCLK_DIV2)\n 80027ec:\tf1b9 0f00 \tcmp.w\tr9, #0\n 80027f0:\td003 \tbeq.n\t80027fa \n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\n 80027f2:\t68b3 \tldr\tr3, [r6, #8]\n 80027f4:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 80027f8:\t60b3 \tstr\tr3, [r6, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 80027fa:\t4e4d \tldr\tr6, [pc, #308]\t; (8002930 )\n 80027fc:\t6833 \tldr\tr3, [r6, #0]\n 80027fe:\tf003 030f \tand.w\tr3, r3, #15\n 8002802:\t42ab \tcmp\tr3, r5\n 8002804:\td846 \tbhi.n\t8002894 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 8002806:\t6823 \tldr\tr3, [r4, #0]\n 8002808:\t075a \tlsls\tr2, r3, #29\n 800280a:\td506 \tbpl.n\t800281a \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\n 800280c:\t4949 \tldr\tr1, [pc, #292]\t; (8002934 )\n 800280e:\t68e0 \tldr\tr0, [r4, #12]\n 8002810:\t688a \tldr\tr2, [r1, #8]\n 8002812:\tf422 62e0 \tbic.w\tr2, r2, #1792\t; 0x700\n 8002816:\t4302 \torrs\tr2, r0\n 8002818:\t608a \tstr\tr2, [r1, #8]\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 800281a:\t071b \tlsls\tr3, r3, #28\n 800281c:\td507 \tbpl.n\t800282e \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\n 800281e:\t4a45 \tldr\tr2, [pc, #276]\t; (8002934 )\n 8002820:\t6921 \tldr\tr1, [r4, #16]\n 8002822:\t6893 \tldr\tr3, [r2, #8]\n 8002824:\tf423 5360 \tbic.w\tr3, r3, #14336\t; 0x3800\n 8002828:\tea43 03c1 \torr.w\tr3, r3, r1, lsl #3\n 800282c:\t6093 \tstr\tr3, [r2, #8]\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 800282e:\tf7ff ff53 \tbl\t80026d8 \n 8002832:\t4a40 \tldr\tr2, [pc, #256]\t; (8002934 )\n 8002834:\t4c41 \tldr\tr4, [pc, #260]\t; (800293c )\n 8002836:\t6892 \tldr\tr2, [r2, #8]\n 8002838:\t4941 \tldr\tr1, [pc, #260]\t; (8002940 )\n 800283a:\tf3c2 1203 \tubfx\tr2, r2, #4, #4\n 800283e:\t4603 \tmov\tr3, r0\n 8002840:\t5ca2 \tldrb\tr2, [r4, r2]\n return HAL_InitTick(uwTickPrio);\n 8002842:\t4840 \tldr\tr0, [pc, #256]\t; (8002944 )\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\n 8002844:\tf002 021f \tand.w\tr2, r2, #31\n 8002848:\t40d3 \tlsrs\tr3, r2\n 800284a:\t600b \tstr\tr3, [r1, #0]\n return HAL_InitTick(uwTickPrio);\n 800284c:\t6800 \tldr\tr0, [r0, #0]\n}\n 800284e:\te8bd 43f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, lr}\n return HAL_InitTick(uwTickPrio);\n 8002852:\tf7fe bb3f \tb.w\t8000ed4 \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\n 8002856:\t079e \tlsls\tr6, r3, #30\n 8002858:\td5cf \tbpl.n\t80027fa \n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\n 800285a:\t0758 \tlsls\tr0, r3, #29\n 800285c:\td504 \tbpl.n\t8002868 \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\n 800285e:\t4935 \tldr\tr1, [pc, #212]\t; (8002934 )\n 8002860:\t688a \tldr\tr2, [r1, #8]\n 8002862:\tf442 62e0 \torr.w\tr2, r2, #1792\t; 0x700\n 8002866:\t608a \tstr\tr2, [r1, #8]\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\n 8002868:\t0719 \tlsls\tr1, r3, #28\n 800286a:\td506 \tbpl.n\t800287a \n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\n 800286c:\t4a31 \tldr\tr2, [pc, #196]\t; (8002934 )\n 800286e:\t6893 \tldr\tr3, [r2, #8]\n 8002870:\tf423 537c \tbic.w\tr3, r3, #16128\t; 0x3f00\n 8002874:\tf443 63e0 \torr.w\tr3, r3, #1792\t; 0x700\n 8002878:\t6093 \tstr\tr3, [r2, #8]\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 800287a:\t4a2e \tldr\tr2, [pc, #184]\t; (8002934 )\n 800287c:\t68a1 \tldr\tr1, [r4, #8]\n 800287e:\t6893 \tldr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 8002880:\t4e2b \tldr\tr6, [pc, #172]\t; (8002930 )\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\n 8002882:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n 8002886:\t430b \torrs\tr3, r1\n 8002888:\t6093 \tstr\tr3, [r2, #8]\n if (FLatency < __HAL_FLASH_GET_LATENCY())\n 800288a:\t6833 \tldr\tr3, [r6, #0]\n 800288c:\tf003 030f \tand.w\tr3, r3, #15\n 8002890:\t42ab \tcmp\tr3, r5\n 8002892:\td9b8 \tbls.n\t8002806 \n __HAL_FLASH_SET_LATENCY(FLatency);\n 8002894:\t6833 \tldr\tr3, [r6, #0]\n 8002896:\tf023 030f \tbic.w\tr3, r3, #15\n 800289a:\t432b \torrs\tr3, r5\n 800289c:\t6033 \tstr\tr3, [r6, #0]\n tickstart = HAL_GetTick();\n 800289e:\tf7fe fb5b \tbl\t8000f58 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80028a2:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80028a6:\t4607 \tmov\tr7, r0\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\n 80028a8:\t6833 \tldr\tr3, [r6, #0]\n 80028aa:\tf003 030f \tand.w\tr3, r3, #15\n 80028ae:\t42ab \tcmp\tr3, r5\n 80028b0:\td0a9 \tbeq.n\t8002806 \n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\n 80028b2:\tf7fe fb51 \tbl\t8000f58 \n 80028b6:\t1bc0 \tsubs\tr0, r0, r7\n 80028b8:\t4540 \tcmp\tr0, r8\n 80028ba:\td9f5 \tbls.n\t80028a8 \n return HAL_TIMEOUT;\n 80028bc:\t2003 \tmovs\tr0, #3\n}\n 80028be:\te8bd 83f8 \tldmia.w\tsp!, {r3, r4, r5, r6, r7, r8, r9, pc}\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\n 80028c2:\t039a \tlsls\tr2, r3, #14\n 80028c4:\tf53f af68 \tbmi.w\t8002798 \n 80028c8:\te755 \tb.n\t8002776 \n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\n 80028ca:\t4a1a \tldr\tr2, [pc, #104]\t; (8002934 )\n 80028cc:\t6811 \tldr\tr1, [r2, #0]\n 80028ce:\t0188 \tlsls\tr0, r1, #6\n 80028d0:\tf57f af51 \tbpl.w\t8002776 \n uint32_t sysclockfreq;\n\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\n SYSCLK = PLL_VCO / PLLR\n */\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80028d4:\t68d0 \tldr\tr0, [r2, #12]\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80028d6:\t68d1 \tldr\tr1, [r2, #12]\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n break;\n\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\n default:\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80028d8:\t68d2 \tldr\tr2, [r2, #12]\n if(pllfreq > 80000000U)\n 80028da:\t4e17 \tldr\tr6, [pc, #92]\t; (8002938 )\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\n 80028dc:\tf000 0003 \tand.w\tr0, r0, #3\n switch (pllsource)\n 80028e0:\t2803 \tcmp\tr0, #3\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80028e2:\tf3c1 1103 \tubfx\tr1, r1, #4, #4\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80028e6:\tbf0c \tite\teq\n 80028e8:\t4817 \tldreq\tr0, [pc, #92]\t; (8002948 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80028ea:\t4818 \tldrne\tr0, [pc, #96]\t; (800294c )\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\n 80028ec:\t3101 \tadds\tr1, #1\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80028ee:\tfbb0 f1f1 \tudiv\tr1, r0, r1\n break;\n }\n\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 80028f2:\t4810 \tldr\tr0, [pc, #64]\t; (8002934 )\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\n 80028f4:\tf3c2 2206 \tubfx\tr2, r2, #8, #7\n 80028f8:\tfb01 f202 \tmul.w\tr2, r1, r2\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\n 80028fc:\t68c1 \tldr\tr1, [r0, #12]\n 80028fe:\tf3c1 6141 \tubfx\tr1, r1, #25, #2\n 8002902:\t3101 \tadds\tr1, #1\n 8002904:\t0049 \tlsls\tr1, r1, #1\n sysclockfreq = pllvco/pllr;\n 8002906:\tfbb2 f2f1 \tudiv\tr2, r2, r1\n if(pllfreq > 80000000U)\n 800290a:\t42b2 \tcmp\tr2, r6\n 800290c:\td90a \tbls.n\t8002924 \n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\n 800290e:\t6882 \tldr\tr2, [r0, #8]\n 8002910:\tf012 0ff0 \ttst.w\tr2, #240\t; 0xf0\n 8002914:\tf43f af46 \tbeq.w\t80027a4 \n 8002918:\t0799 \tlsls\tr1, r3, #30\n 800291a:\td503 \tbpl.n\t8002924 \n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\n 800291c:\t68a3 \tldr\tr3, [r4, #8]\n 800291e:\t2b00 \tcmp\tr3, #0\n 8002920:\tf43f af40 \tbeq.w\t80027a4 \n uint32_t hpre = RCC_SYSCLK_DIV1;\n 8002924:\tf04f 0900 \tmov.w\tr9, #0\n 8002928:\te745 \tb.n\t80027b6 \n return HAL_ERROR;\n 800292a:\t2001 \tmovs\tr0, #1\n}\n 800292c:\t4770 \tbx\tlr\n 800292e:\tbf00 \tnop\n 8002930:\t40022000 \t.word\t0x40022000\n 8002934:\t40021000 \t.word\t0x40021000\n 8002938:\t04c4b400 \t.word\t0x04c4b400\n 800293c:\t08004ab0 \t.word\t0x08004ab0\n 8002940:\t2000001c \t.word\t0x2000001c\n 8002944:\t20000024 \t.word\t0x20000024\n 8002948:\t007a1200 \t.word\t0x007a1200\n 800294c:\t00f42400 \t.word\t0x00f42400\n\n08002950 :\n return SystemCoreClock;\n 8002950:\t4b01 \tldr\tr3, [pc, #4]\t; (8002958 )\n}\n 8002952:\t6818 \tldr\tr0, [r3, #0]\n 8002954:\t4770 \tbx\tlr\n 8002956:\tbf00 \tnop\n 8002958:\t2000001c \t.word\t0x2000001c\n\n0800295c :\n * the RTC clock source: in this case the access to Backup domain is enabled.\n *\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\n{\n 800295c:\te92d 41f0 \tstmdb\tsp!, {r4, r5, r6, r7, r8, lr}\n\n /* Check the parameters */\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\n\n /*-------------------------- RTC clock source configuration ----------------------*/\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8002960:\t6803 \tldr\tr3, [r0, #0]\n{\n 8002962:\t4604 \tmov\tr4, r0\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 8002964:\tf413 2000 \tands.w\tr0, r3, #524288\t; 0x80000\n{\n 8002968:\tb082 \tsub\tsp, #8\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\n 800296a:\td056 \tbeq.n\t8002a1a \n \n /* Check for RTC Parameters used to output RTCCLK */\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\n\n /* Enable Power Clock */\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\n 800296c:\t4b9f \tldr\tr3, [pc, #636]\t; (8002bec )\n 800296e:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8002970:\t00d5 \tlsls\tr5, r2, #3\n 8002972:\tf140 810c \tbpl.w\t8002b8e \n FlagStatus pwrclkchanged = RESET;\n 8002976:\t2700 \tmovs\tr7, #0\n __HAL_RCC_PWR_CLK_ENABLE();\n pwrclkchanged = SET;\n }\n \n /* Enable write access to Backup domain */\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\n 8002978:\t4d9d \tldr\tr5, [pc, #628]\t; (8002bf0 )\n 800297a:\t682b \tldr\tr3, [r5, #0]\n 800297c:\tf443 7380 \torr.w\tr3, r3, #256\t; 0x100\n 8002980:\t602b \tstr\tr3, [r5, #0]\n\n /* Wait for Backup domain Write protection disable */\n tickstart = HAL_GetTick();\n 8002982:\tf7fe fae9 \tbl\t8000f58 \n 8002986:\t4606 \tmov\tr6, r0\n\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 8002988:\te005 \tb.n\t8002996 \n {\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\n 800298a:\tf7fe fae5 \tbl\t8000f58 \n 800298e:\t1b83 \tsubs\tr3, r0, r6\n 8002990:\t2b02 \tcmp\tr3, #2\n 8002992:\tf200 8107 \tbhi.w\t8002ba4 \n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\n 8002996:\t682b \tldr\tr3, [r5, #0]\n 8002998:\t05d8 \tlsls\tr0, r3, #23\n 800299a:\td5f6 \tbpl.n\t800298a \n }\n\n if(ret == HAL_OK)\n { \n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\n 800299c:\t4d93 \tldr\tr5, [pc, #588]\t; (8002bec )\n 800299e:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n \n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\n 80029a2:\tf413 7340 \tands.w\tr3, r3, #768\t; 0x300\n 80029a6:\td027 \tbeq.n\t80029f8 \n 80029a8:\t6c22 \tldr\tr2, [r4, #64]\t; 0x40\n 80029aa:\t429a \tcmp\tr2, r3\n 80029ac:\td025 \tbeq.n\t80029fa \n {\n /* Store the content of BDCR register before the reset of Backup Domain */\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80029ae:\tf8d5 1090 \tldr.w\tr1, [r5, #144]\t; 0x90\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\n __HAL_RCC_BACKUPRESET_FORCE();\n 80029b2:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80029b6:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 80029ba:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n __HAL_RCC_BACKUPRESET_RELEASE();\n 80029be:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80029c2:\tf423 3380 \tbic.w\tr3, r3, #65536\t; 0x10000\n 80029c6:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\n 80029ca:\tf421 7340 \tbic.w\tr3, r1, #768\t; 0x300\n /* Restore the Content of BDCR register */\n RCC->BDCR = tmpregister;\n }\n\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80029ce:\t07c9 \tlsls\tr1, r1, #31\n RCC->BDCR = tmpregister;\n 80029d0:\tf8c5 3090 \tstr.w\tr3, [r5, #144]\t; 0x90\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\n 80029d4:\tf140 8108 \tbpl.w\t8002be8 \n {\n /* Get Start Tick*/\n tickstart = HAL_GetTick();\n 80029d8:\tf7fe fabe \tbl\t8000f58 \n\n /* Wait till LSE is ready */\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n {\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80029dc:\tf241 3888 \tmovw\tr8, #5000\t; 0x1388\n tickstart = HAL_GetTick();\n 80029e0:\t4606 \tmov\tr6, r0\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 80029e2:\te005 \tb.n\t80029f0 \n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\n 80029e4:\tf7fe fab8 \tbl\t8000f58 \n 80029e8:\t1b80 \tsubs\tr0, r0, r6\n 80029ea:\t4540 \tcmp\tr0, r8\n 80029ec:\tf200 80da \tbhi.w\t8002ba4 \n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\n 80029f0:\tf8d5 3090 \tldr.w\tr3, [r5, #144]\t; 0x90\n 80029f4:\t079b \tlsls\tr3, r3, #30\n 80029f6:\td5f5 \tbpl.n\t80029e4 \n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\n 80029f8:\t6c23 \tldr\tr3, [r4, #64]\t; 0x40\n }\n \n if(ret == HAL_OK)\n {\n /* Apply new RTC clock source selection */\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\n 80029fa:\t497c \tldr\tr1, [pc, #496]\t; (8002bec )\n 80029fc:\tf8d1 2090 \tldr.w\tr2, [r1, #144]\t; 0x90\n 8002a00:\tf422 7240 \tbic.w\tr2, r2, #768\t; 0x300\n 8002a04:\t4313 \torrs\tr3, r2\n 8002a06:\tf8c1 3090 \tstr.w\tr3, [r1, #144]\t; 0x90\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\n 8002a0a:\t2000 \tmovs\tr0, #0\n /* set overall return value */\n status = ret;\n }\n\n /* Restore clock configuration if changed */\n if(pwrclkchanged == SET)\n 8002a0c:\tb127 \tcbz\tr7, 8002a18 \n {\n __HAL_RCC_PWR_CLK_DISABLE();\n 8002a0e:\t4a77 \tldr\tr2, [pc, #476]\t; (8002bec )\n 8002a10:\t6d93 \tldr\tr3, [r2, #88]\t; 0x58\n 8002a12:\tf023 5380 \tbic.w\tr3, r3, #268435456\t; 0x10000000\n 8002a16:\t6593 \tstr\tr3, [r2, #88]\t; 0x58\n }\n }\n\n /*-------------------------- USART1 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\n 8002a18:\t6823 \tldr\tr3, [r4, #0]\n 8002a1a:\t07de \tlsls\tr6, r3, #31\n 8002a1c:\td508 \tbpl.n\t8002a30 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\n\n /* Configure the USART1 clock source */\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\n 8002a1e:\t4973 \tldr\tr1, [pc, #460]\t; (8002bec )\n 8002a20:\t6865 \tldr\tr5, [r4, #4]\n 8002a22:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a26:\tf022 0203 \tbic.w\tr2, r2, #3\n 8002a2a:\t432a \torrs\tr2, r5\n 8002a2c:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART2 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\n 8002a30:\t079d \tlsls\tr5, r3, #30\n 8002a32:\td508 \tbpl.n\t8002a46 \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\n\n /* Configure the USART2 clock source */\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\n 8002a34:\t496d \tldr\tr1, [pc, #436]\t; (8002bec )\n 8002a36:\t68a5 \tldr\tr5, [r4, #8]\n 8002a38:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a3c:\tf022 020c \tbic.w\tr2, r2, #12\n 8002a40:\t432a \torrs\tr2, r5\n 8002a42:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- USART3 clock source configuration -------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\n 8002a46:\t0759 \tlsls\tr1, r3, #29\n 8002a48:\td508 \tbpl.n\t8002a5c \n {\n /* Check the parameters */\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\n\n /* Configure the USART3 clock source */\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\n 8002a4a:\t4968 \tldr\tr1, [pc, #416]\t; (8002bec )\n 8002a4c:\t68e5 \tldr\tr5, [r4, #12]\n 8002a4e:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a52:\tf022 0230 \tbic.w\tr2, r2, #48\t; 0x30\n 8002a56:\t432a \torrs\tr2, r5\n 8002a58:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#if defined(UART4)\n /*-------------------------- UART4 clock source configuration --------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\n 8002a5c:\t071a \tlsls\tr2, r3, #28\n 8002a5e:\td508 \tbpl.n\t8002a72 \n {\n /* Check the parameters */\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\n\n /* Configure the UART4 clock source */\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\n 8002a60:\t4962 \tldr\tr1, [pc, #392]\t; (8002bec )\n 8002a62:\t6925 \tldr\tr5, [r4, #16]\n 8002a64:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a68:\tf022 02c0 \tbic.w\tr2, r2, #192\t; 0xc0\n 8002a6c:\t432a \torrs\tr2, r5\n 8002a6e:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* UART5 */\n\n /*-------------------------- LPUART1 clock source configuration ------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\n 8002a72:\t069f \tlsls\tr7, r3, #26\n 8002a74:\td508 \tbpl.n\t8002a88 \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\n\n /* Configure the LPUAR1 clock source */\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\n 8002a76:\t495d \tldr\tr1, [pc, #372]\t; (8002bec )\n 8002a78:\t6965 \tldr\tr5, [r4, #20]\n 8002a7a:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a7e:\tf422 6240 \tbic.w\tr2, r2, #3072\t; 0xc00\n 8002a82:\t432a \torrs\tr2, r5\n 8002a84:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\n 8002a88:\t065e \tlsls\tr6, r3, #25\n 8002a8a:\td508 \tbpl.n\t8002a9e \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\n\n /* Configure the I2C1 clock source */\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\n 8002a8c:\t4957 \tldr\tr1, [pc, #348]\t; (8002bec )\n 8002a8e:\t69a5 \tldr\tr5, [r4, #24]\n 8002a90:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002a94:\tf422 5240 \tbic.w\tr2, r2, #12288\t; 0x3000\n 8002a98:\t432a \torrs\tr2, r5\n 8002a9a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C2 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\n 8002a9e:\t061d \tlsls\tr5, r3, #24\n 8002aa0:\td508 \tbpl.n\t8002ab4 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\n\n /* Configure the I2C2 clock source */\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\n 8002aa2:\t4952 \tldr\tr1, [pc, #328]\t; (8002bec )\n 8002aa4:\t69e5 \tldr\tr5, [r4, #28]\n 8002aa6:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002aaa:\tf422 4240 \tbic.w\tr2, r2, #49152\t; 0xc000\n 8002aae:\t432a \torrs\tr2, r5\n 8002ab0:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- I2C3 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\n 8002ab4:\t05d9 \tlsls\tr1, r3, #23\n 8002ab6:\td508 \tbpl.n\t8002aca \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\n\n /* Configure the I2C3 clock source */\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\n 8002ab8:\t494c \tldr\tr1, [pc, #304]\t; (8002bec )\n 8002aba:\t6a25 \tldr\tr5, [r4, #32]\n 8002abc:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002ac0:\tf422 3240 \tbic.w\tr2, r2, #196608\t; 0x30000\n 8002ac4:\t432a \torrs\tr2, r5\n 8002ac6:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n#endif /* I2C4 */\n\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\n 8002aca:\t059a \tlsls\tr2, r3, #22\n 8002acc:\td508 \tbpl.n\t8002ae0 \n {\n /* Check the parameters */\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\n\n /* Configure the LPTIM1 clock source */\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\n 8002ace:\t4947 \tldr\tr1, [pc, #284]\t; (8002bec )\n 8002ad0:\t6a65 \tldr\tr5, [r4, #36]\t; 0x24\n 8002ad2:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002ad6:\tf422 2240 \tbic.w\tr2, r2, #786432\t; 0xc0000\n 8002ada:\t432a \torrs\tr2, r5\n 8002adc:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n }\n\n /*-------------------------- SAI1 clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\n 8002ae0:\t055f \tlsls\tr7, r3, #21\n 8002ae2:\td50b \tbpl.n\t8002afc \n {\n /* Check the parameters */\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\n\n /* Configure the SAI1 interface clock source */\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 8002ae4:\t4941 \tldr\tr1, [pc, #260]\t; (8002bec )\n 8002ae6:\t6aa5 \tldr\tr5, [r4, #40]\t; 0x28\n 8002ae8:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002aec:\tf422 1240 \tbic.w\tr2, r2, #3145728\t; 0x300000\n 8002af0:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 8002af2:\tf5b5 1f80 \tcmp.w\tr5, #1048576\t; 0x100000\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\n 8002af6:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\n 8002afa:\td055 \tbeq.n\t8002ba8 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- I2S clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\n 8002afc:\t051e \tlsls\tr6, r3, #20\n 8002afe:\td50b \tbpl.n\t8002b18 \n {\n /* Check the parameters */\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\n\n /* Configure the I2S interface clock source */\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 8002b00:\t493a \tldr\tr1, [pc, #232]\t; (8002bec )\n 8002b02:\t6ae5 \tldr\tr5, [r4, #44]\t; 0x2c\n 8002b04:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002b08:\tf422 0240 \tbic.w\tr2, r2, #12582912\t; 0xc00000\n 8002b0c:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 8002b0e:\tf5b5 0f80 \tcmp.w\tr5, #4194304\t; 0x400000\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\n 8002b12:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\n 8002b16:\td04c \tbeq.n\t8002bb2 \n }\n }\n\n#if defined(FDCAN1)\n /*-------------------------- FDCAN clock source configuration ---------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\n 8002b18:\t04dd \tlsls\tr5, r3, #19\n 8002b1a:\td50b \tbpl.n\t8002b34 \n {\n /* Check the parameters */\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\n\n /* Configure the FDCAN interface clock source */\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 8002b1c:\t4933 \tldr\tr1, [pc, #204]\t; (8002bec )\n 8002b1e:\t6b25 \tldr\tr5, [r4, #48]\t; 0x30\n 8002b20:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002b24:\tf022 7240 \tbic.w\tr2, r2, #50331648\t; 0x3000000\n 8002b28:\t432a \torrs\tr2, r5\n \n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 8002b2a:\tf1b5 7f80 \tcmp.w\tr5, #16777216\t; 0x1000000\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\n 8002b2e:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\n 8002b32:\td043 \tbeq.n\t8002bbc \n#endif /* FDCAN1 */\n\n#if defined(USB)\n\n /*-------------------------- USB clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\n 8002b34:\t0499 \tlsls\tr1, r3, #18\n 8002b36:\td50b \tbpl.n\t8002b50 \n {\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 8002b38:\t492c \tldr\tr1, [pc, #176]\t; (8002bec )\n 8002b3a:\t6b65 \tldr\tr5, [r4, #52]\t; 0x34\n 8002b3c:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002b40:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 8002b44:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 8002b46:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\n 8002b4a:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\n 8002b4e:\td03a \tbeq.n\t8002bc6 \n }\n\n#endif /* USB */\n\n /*-------------------------- RNG clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\n 8002b50:\t045a \tlsls\tr2, r3, #17\n 8002b52:\td50b \tbpl.n\t8002b6c \n {\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 8002b54:\t4925 \tldr\tr1, [pc, #148]\t; (8002bec )\n 8002b56:\t6ba5 \tldr\tr5, [r4, #56]\t; 0x38\n 8002b58:\tf8d1 2088 \tldr.w\tr2, [r1, #136]\t; 0x88\n 8002b5c:\tf022 6240 \tbic.w\tr2, r2, #201326592\t; 0xc000000\n 8002b60:\t432a \torrs\tr2, r5\n\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 8002b62:\tf1b5 6f00 \tcmp.w\tr5, #134217728\t; 0x8000000\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\n 8002b66:\tf8c1 2088 \tstr.w\tr2, [r1, #136]\t; 0x88\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\n 8002b6a:\td031 \tbeq.n\t8002bd0 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n }\n }\n\n /*-------------------------- ADC12 clock source configuration ----------------------*/\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\n 8002b6c:\t041b \tlsls\tr3, r3, #16\n 8002b6e:\td50b \tbpl.n\t8002b88 \n {\n /* Check the parameters */\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\n\n /* Configure the ADC12 interface clock source */\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 8002b70:\t4a1e \tldr\tr2, [pc, #120]\t; (8002bec )\n 8002b72:\t6be1 \tldr\tr1, [r4, #60]\t; 0x3c\n 8002b74:\tf8d2 3088 \tldr.w\tr3, [r2, #136]\t; 0x88\n 8002b78:\tf023 5340 \tbic.w\tr3, r3, #805306368\t; 0x30000000\n 8002b7c:\t430b \torrs\tr3, r1\n \n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 8002b7e:\tf1b1 5f80 \tcmp.w\tr1, #268435456\t; 0x10000000\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\n 8002b82:\tf8c2 3088 \tstr.w\tr3, [r2, #136]\t; 0x88\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\n 8002b86:\td028 \tbeq.n\t8002bda \n }\n\n#endif /* QUADSPI */\n\n return status;\n}\n 8002b88:\tb002 \tadd\tsp, #8\n 8002b8a:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n __HAL_RCC_PWR_CLK_ENABLE();\n 8002b8e:\t6d9a \tldr\tr2, [r3, #88]\t; 0x58\n 8002b90:\tf042 5280 \torr.w\tr2, r2, #268435456\t; 0x10000000\n 8002b94:\t659a \tstr\tr2, [r3, #88]\t; 0x58\n 8002b96:\t6d9b \tldr\tr3, [r3, #88]\t; 0x58\n 8002b98:\tf003 5380 \tand.w\tr3, r3, #268435456\t; 0x10000000\n 8002b9c:\t9301 \tstr\tr3, [sp, #4]\n 8002b9e:\t9b01 \tldr\tr3, [sp, #4]\n pwrclkchanged = SET;\n 8002ba0:\t2701 \tmovs\tr7, #1\n 8002ba2:\te6e9 \tb.n\t8002978 \n status = ret;\n 8002ba4:\t2003 \tmovs\tr0, #3\n 8002ba6:\te731 \tb.n\t8002a0c \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 8002ba8:\t68ca \tldr\tr2, [r1, #12]\n 8002baa:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 8002bae:\t60ca \tstr\tr2, [r1, #12]\n 8002bb0:\te7a4 \tb.n\t8002afc \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 8002bb2:\t68ca \tldr\tr2, [r1, #12]\n 8002bb4:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 8002bb8:\t60ca \tstr\tr2, [r1, #12]\n 8002bba:\te7ad \tb.n\t8002b18 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 8002bbc:\t68ca \tldr\tr2, [r1, #12]\n 8002bbe:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 8002bc2:\t60ca \tstr\tr2, [r1, #12]\n 8002bc4:\te7b6 \tb.n\t8002b34 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 8002bc6:\t68ca \tldr\tr2, [r1, #12]\n 8002bc8:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 8002bcc:\t60ca \tstr\tr2, [r1, #12]\n 8002bce:\te7bf \tb.n\t8002b50 \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\n 8002bd0:\t68ca \tldr\tr2, [r1, #12]\n 8002bd2:\tf442 1280 \torr.w\tr2, r2, #1048576\t; 0x100000\n 8002bd6:\t60ca \tstr\tr2, [r1, #12]\n 8002bd8:\te7c8 \tb.n\t8002b6c \n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\n 8002bda:\t68d3 \tldr\tr3, [r2, #12]\n 8002bdc:\tf443 3380 \torr.w\tr3, r3, #65536\t; 0x10000\n 8002be0:\t60d3 \tstr\tr3, [r2, #12]\n}\n 8002be2:\tb002 \tadd\tsp, #8\n 8002be4:\te8bd 81f0 \tldmia.w\tsp!, {r4, r5, r6, r7, r8, pc}\n 8002be8:\t4613 \tmov\tr3, r2\n 8002bea:\te706 \tb.n\t80029fa \n 8002bec:\t40021000 \t.word\t0x40021000\n 8002bf0:\t40007000 \t.word\t0x40007000\n\n08002bf4 :\n * @retval HAL status\n */\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\n{\n /* Check the TIM handle allocation */\n if (htim == NULL)\n 8002bf4:\t2800 \tcmp\tr0, #0\n 8002bf6:\tf000 8081 \tbeq.w\t8002cfc \n{\n 8002bfa:\tb510 \tpush\t{r4, lr}\n assert_param(IS_TIM_INSTANCE(htim->Instance));\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\n\n if (htim->State == HAL_TIM_STATE_RESET)\n 8002bfc:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 8002c00:\t4604 \tmov\tr4, r0\n 8002c02:\tf003 02ff \tand.w\tr2, r3, #255\t; 0xff\n 8002c06:\t2b00 \tcmp\tr3, #0\n 8002c08:\td06d \tbeq.n\t8002ce6 \n\n /* Set the TIM state */\n htim->State = HAL_TIM_STATE_BUSY;\n\n /* Set the Time Base configuration */\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\n 8002c0a:\t6822 \tldr\tr2, [r4, #0]\n{\n uint32_t tmpcr1;\n tmpcr1 = TIMx->CR1;\n\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8002c0c:\t493c \tldr\tr1, [pc, #240]\t; (8002d00 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8002c0e:\t2302 \tmovs\tr3, #2\n 8002c10:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8002c14:\t428a \tcmp\tr2, r1\n tmpcr1 = TIMx->CR1;\n 8002c16:\t6813 \tldr\tr3, [r2, #0]\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\n 8002c18:\td051 \tbeq.n\t8002cbe \n 8002c1a:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n 8002c1e:\td021 \tbeq.n\t8002c64 \n 8002c20:\tf5a1 3194 \tsub.w\tr1, r1, #75776\t; 0x12800\n 8002c24:\t428a \tcmp\tr2, r1\n 8002c26:\td01d \tbeq.n\t8002c64 \n 8002c28:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8002c2c:\t428a \tcmp\tr2, r1\n 8002c2e:\td019 \tbeq.n\t8002c64 \n 8002c30:\tf501 3196 \tadd.w\tr1, r1, #76800\t; 0x12c00\n 8002c34:\t428a \tcmp\tr2, r1\n 8002c36:\td042 \tbeq.n\t8002cbe \n /* Select the Counter Mode */\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n tmpcr1 |= Structure->CounterMode;\n }\n\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\n 8002c38:\tf501 6140 \tadd.w\tr1, r1, #3072\t; 0xc00\n 8002c3c:\t428a \tcmp\tr2, r1\n 8002c3e:\td057 \tbeq.n\t8002cf0 \n 8002c40:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8002c44:\t428a \tcmp\tr2, r1\n 8002c46:\td053 \tbeq.n\t8002cf0 \n 8002c48:\tf501 6180 \tadd.w\tr1, r1, #1024\t; 0x400\n 8002c4c:\t428a \tcmp\tr2, r1\n 8002c4e:\td04f \tbeq.n\t8002cf0 \n tmpcr1 &= ~TIM_CR1_CKD;\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n }\n\n /* Set the auto-reload preload */\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002c50:\t69a0 \tldr\tr0, [r4, #24]\n\n TIMx->CR1 = tmpcr1;\n\n /* Set the Autoreload value */\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8002c52:\t68e1 \tldr\tr1, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002c54:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8002c58:\t4303 \torrs\tr3, r0\n TIMx->CR1 = tmpcr1;\n 8002c5a:\t6013 \tstr\tr3, [r2, #0]\n\n /* Set the Prescaler value */\n TIMx->PSC = Structure->Prescaler;\n 8002c5c:\t6863 \tldr\tr3, [r4, #4]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8002c5e:\t62d1 \tstr\tr1, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8002c60:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\n 8002c62:\te010 \tb.n\t8002c86 \n tmpcr1 |= Structure->CounterMode;\n 8002c64:\t68a1 \tldr\tr1, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002c66:\t6920 \tldr\tr0, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8002c68:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 8002c6c:\t430b \torrs\tr3, r1\n tmpcr1 &= ~TIM_CR1_CKD;\n 8002c6e:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002c72:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002c74:\t4303 \torrs\tr3, r0\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002c76:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8002c7a:\t68e0 \tldr\tr0, [r4, #12]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002c7c:\t430b \torrs\tr3, r1\n TIMx->PSC = Structure->Prescaler;\n 8002c7e:\t6861 \tldr\tr1, [r4, #4]\n TIMx->CR1 = tmpcr1;\n 8002c80:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8002c82:\t62d0 \tstr\tr0, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8002c84:\t6291 \tstr\tr1, [r2, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n }\n\n /* Generate an update event to reload the Prescaler\n and the repetition counter (only for advanced timer) value immediately */\n TIMx->EGR = TIM_EGR_UG;\n 8002c86:\t2301 \tmovs\tr3, #1\n 8002c88:\t6153 \tstr\tr3, [r2, #20]\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\n 8002c8a:\tf884 3048 \tstrb.w\tr3, [r4, #72]\t; 0x48\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8002c8e:\tf884 303e \tstrb.w\tr3, [r4, #62]\t; 0x3e\n 8002c92:\tf884 303f \tstrb.w\tr3, [r4, #63]\t; 0x3f\n 8002c96:\tf884 3040 \tstrb.w\tr3, [r4, #64]\t; 0x40\n 8002c9a:\tf884 3041 \tstrb.w\tr3, [r4, #65]\t; 0x41\n 8002c9e:\tf884 3042 \tstrb.w\tr3, [r4, #66]\t; 0x42\n 8002ca2:\tf884 3043 \tstrb.w\tr3, [r4, #67]\t; 0x43\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\n 8002ca6:\tf884 3044 \tstrb.w\tr3, [r4, #68]\t; 0x44\n 8002caa:\tf884 3045 \tstrb.w\tr3, [r4, #69]\t; 0x45\n 8002cae:\tf884 3046 \tstrb.w\tr3, [r4, #70]\t; 0x46\n 8002cb2:\tf884 3047 \tstrb.w\tr3, [r4, #71]\t; 0x47\n htim->State = HAL_TIM_STATE_READY;\n 8002cb6:\tf884 303d \tstrb.w\tr3, [r4, #61]\t; 0x3d\n return HAL_OK;\n 8002cba:\t2000 \tmovs\tr0, #0\n}\n 8002cbc:\tbd10 \tpop\t{r4, pc}\n tmpcr1 |= Structure->CounterMode;\n 8002cbe:\t68a0 \tldr\tr0, [r4, #8]\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002cc0:\t6921 \tldr\tr1, [r4, #16]\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\n 8002cc2:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr1 |= Structure->CounterMode;\n 8002cc6:\t4303 \torrs\tr3, r0\n tmpcr1 &= ~TIM_CR1_CKD;\n 8002cc8:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002ccc:\t430b \torrs\tr3, r1\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002cce:\t69a1 \tldr\tr1, [r4, #24]\n 8002cd0:\tf023 0380 \tbic.w\tr3, r3, #128\t; 0x80\n 8002cd4:\t430b \torrs\tr3, r1\n TIMx->CR1 = tmpcr1;\n 8002cd6:\t6013 \tstr\tr3, [r2, #0]\n TIMx->ARR = (uint32_t)Structure->Period ;\n 8002cd8:\t68e3 \tldr\tr3, [r4, #12]\n 8002cda:\t62d3 \tstr\tr3, [r2, #44]\t; 0x2c\n TIMx->PSC = Structure->Prescaler;\n 8002cdc:\t6863 \tldr\tr3, [r4, #4]\n 8002cde:\t6293 \tstr\tr3, [r2, #40]\t; 0x28\n TIMx->RCR = Structure->RepetitionCounter;\n 8002ce0:\t6963 \tldr\tr3, [r4, #20]\n 8002ce2:\t6313 \tstr\tr3, [r2, #48]\t; 0x30\n 8002ce4:\te7cf \tb.n\t8002c86 \n htim->Lock = HAL_UNLOCKED;\n 8002ce6:\tf880 203c \tstrb.w\tr2, [r0, #60]\t; 0x3c\n HAL_TIM_Base_MspInit(htim);\n 8002cea:\tf7fe f883 \tbl\t8000df4 \n 8002cee:\te78c \tb.n\t8002c0a \n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002cf0:\t6920 \tldr\tr0, [r4, #16]\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\n 8002cf2:\t69a1 \tldr\tr1, [r4, #24]\n tmpcr1 &= ~TIM_CR1_CKD;\n 8002cf4:\tf423 7340 \tbic.w\tr3, r3, #768\t; 0x300\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\n 8002cf8:\t4303 \torrs\tr3, r0\n 8002cfa:\te7e9 \tb.n\t8002cd0 \n return HAL_ERROR;\n 8002cfc:\t2001 \tmovs\tr0, #1\n}\n 8002cfe:\t4770 \tbx\tlr\n 8002d00:\t40012c00 \t.word\t0x40012c00\n\n08002d04 :\n if (htim->State != HAL_TIM_STATE_READY)\n 8002d04:\tf890 303d \tldrb.w\tr3, [r0, #61]\t; 0x3d\n 8002d08:\t2b01 \tcmp\tr3, #1\n 8002d0a:\td122 \tbne.n\t8002d52 \n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8002d0c:\t6803 \tldr\tr3, [r0, #0]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002d0e:\t4917 \tldr\tr1, [pc, #92]\t; (8002d6c )\n htim->State = HAL_TIM_STATE_BUSY;\n 8002d10:\t2202 \tmovs\tr2, #2\n 8002d12:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8002d16:\t68da \tldr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002d18:\t428b \tcmp\tr3, r1\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\n 8002d1a:\tf042 0201 \torr.w\tr2, r2, #1\n 8002d1e:\t60da \tstr\tr2, [r3, #12]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002d20:\td019 \tbeq.n\t8002d56 \n 8002d22:\tf1b3 4f80 \tcmp.w\tr3, #1073741824\t; 0x40000000\n 8002d26:\td016 \tbeq.n\t8002d56 \n 8002d28:\t4a11 \tldr\tr2, [pc, #68]\t; (8002d70 )\n 8002d2a:\t4293 \tcmp\tr3, r2\n 8002d2c:\td013 \tbeq.n\t8002d56 \n 8002d2e:\tf502 6280 \tadd.w\tr2, r2, #1024\t; 0x400\n 8002d32:\t4293 \tcmp\tr3, r2\n 8002d34:\td00f \tbeq.n\t8002d56 \n 8002d36:\tf502 3296 \tadd.w\tr2, r2, #76800\t; 0x12c00\n 8002d3a:\t4293 \tcmp\tr3, r2\n 8002d3c:\td00b \tbeq.n\t8002d56 \n 8002d3e:\tf502 6240 \tadd.w\tr2, r2, #3072\t; 0xc00\n 8002d42:\t4293 \tcmp\tr3, r2\n 8002d44:\td007 \tbeq.n\t8002d56 \n __HAL_TIM_ENABLE(htim);\n 8002d46:\t681a \tldr\tr2, [r3, #0]\n 8002d48:\tf042 0201 \torr.w\tr2, r2, #1\n return HAL_OK;\n 8002d4c:\t2000 \tmovs\tr0, #0\n __HAL_TIM_ENABLE(htim);\n 8002d4e:\t601a \tstr\tr2, [r3, #0]\n 8002d50:\t4770 \tbx\tlr\n return HAL_ERROR;\n 8002d52:\t2001 \tmovs\tr0, #1\n 8002d54:\t4770 \tbx\tlr\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\n 8002d56:\t6899 \tldr\tr1, [r3, #8]\n 8002d58:\t4a06 \tldr\tr2, [pc, #24]\t; (8002d74 )\n 8002d5a:\t400a \tands\tr2, r1\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\n 8002d5c:\t2a06 \tcmp\tr2, #6\n 8002d5e:\td002 \tbeq.n\t8002d66 \n 8002d60:\tf5b2 3f80 \tcmp.w\tr2, #65536\t; 0x10000\n 8002d64:\td1ef \tbne.n\t8002d46 \n return HAL_OK;\n 8002d66:\t2000 \tmovs\tr0, #0\n}\n 8002d68:\t4770 \tbx\tlr\n 8002d6a:\tbf00 \tnop\n 8002d6c:\t40012c00 \t.word\t0x40012c00\n 8002d70:\t40000400 \t.word\t0x40000400\n 8002d74:\t00010007 \t.word\t0x00010007\n\n08002d78 :\n __HAL_LOCK(htim);\n 8002d78:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8002d7c:\t2b01 \tcmp\tr3, #1\n 8002d7e:\tf000 8088 \tbeq.w\t8002e92 \n 8002d82:\t4602 \tmov\tr2, r0\n{\n 8002d84:\tb430 \tpush\t{r4, r5}\n htim->State = HAL_TIM_STATE_BUSY;\n 8002d86:\t2302 \tmovs\tr3, #2\n tmpsmcr = htim->Instance->SMCR;\n 8002d88:\t6804 \tldr\tr4, [r0, #0]\n htim->State = HAL_TIM_STATE_BUSY;\n 8002d8a:\tf882 303d \tstrb.w\tr3, [r2, #61]\t; 0x3d\n __HAL_LOCK(htim);\n 8002d8e:\t2001 \tmovs\tr0, #1\n 8002d90:\tf882 003c \tstrb.w\tr0, [r2, #60]\t; 0x3c\n tmpsmcr = htim->Instance->SMCR;\n 8002d94:\t68a5 \tldr\tr5, [r4, #8]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8002d96:\t4b5e \tldr\tr3, [pc, #376]\t; (8002f10 )\n 8002d98:\t402b \tands\tr3, r5\n htim->Instance->SMCR = tmpsmcr;\n 8002d9a:\t60a3 \tstr\tr3, [r4, #8]\n switch (sClockSourceConfig->ClockSource)\n 8002d9c:\t680b \tldr\tr3, [r1, #0]\n 8002d9e:\t2b70 \tcmp\tr3, #112\t; 0x70\n 8002da0:\tf000 80a5 \tbeq.w\t8002eee \n 8002da4:\td827 \tbhi.n\t8002df6 \n 8002da6:\t2b50 \tcmp\tr3, #80\t; 0x50\n 8002da8:\td075 \tbeq.n\t8002e96 \n 8002daa:\td93d \tbls.n\t8002e28 \n 8002dac:\t2b60 \tcmp\tr3, #96\t; 0x60\n 8002dae:\td11a \tbne.n\t8002de6 \n{\n uint32_t tmpccmr1;\n uint32_t tmpccer;\n\n /* Disable the Channel 2: Reset the CC2E Bit */\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 8002db0:\t6a23 \tldr\tr3, [r4, #32]\n TIM_TI2_ConfigInputStage(htim->Instance,\n 8002db2:\t6848 \tldr\tr0, [r1, #4]\n 8002db4:\t68cd \tldr\tr5, [r1, #12]\n TIMx->CCER &= ~TIM_CCER_CC2E;\n 8002db6:\tf023 0310 \tbic.w\tr3, r3, #16\n 8002dba:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8002dbc:\t69a1 \tldr\tr1, [r4, #24]\n tmpccer = TIMx->CCER;\n 8002dbe:\t6a23 \tldr\tr3, [r4, #32]\n\n /* Set the filter */\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\n 8002dc0:\tf421 4170 \tbic.w\tr1, r1, #61440\t; 0xf000\n tmpccmr1 |= (TIM_ICFilter << 12U);\n\n /* Select the Polarity and set the CC2E Bit */\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\n 8002dc4:\tf023 03a0 \tbic.w\tr3, r3, #160\t; 0xa0\n tmpccer |= (TIM_ICPolarity << 4U);\n 8002dc8:\tea43 1300 \torr.w\tr3, r3, r0, lsl #4\n tmpccmr1 |= (TIM_ICFilter << 12U);\n 8002dcc:\tea41 3105 \torr.w\tr1, r1, r5, lsl #12\n\n /* Write to TIMx CCMR1 and CCER registers */\n TIMx->CCMR1 = tmpccmr1 ;\n 8002dd0:\t61a1 \tstr\tr1, [r4, #24]\n TIMx->CCER = tmpccer;\n 8002dd2:\t6223 \tstr\tr3, [r4, #32]\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\n{\n uint32_t tmpsmcr;\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = TIMx->SMCR;\n 8002dd4:\t68a3 \tldr\tr3, [r4, #8]\n /* Reset the TS Bits */\n tmpsmcr &= ~TIM_SMCR_TS;\n 8002dd6:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8002dda:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n /* Set the Input Trigger source and the slave mode*/\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8002dde:\tf043 0367 \torr.w\tr3, r3, #103\t; 0x67\n HAL_StatusTypeDef status = HAL_OK;\n 8002de2:\t2000 \tmovs\tr0, #0\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 8002de4:\t60a3 \tstr\tr3, [r4, #8]\n htim->State = HAL_TIM_STATE_READY;\n 8002de6:\t2101 \tmovs\tr1, #1\n __HAL_UNLOCK(htim);\n 8002de8:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 8002dea:\tf882 103d \tstrb.w\tr1, [r2, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 8002dee:\tf882 303c \tstrb.w\tr3, [r2, #60]\t; 0x3c\n}\n 8002df2:\tbc30 \tpop\t{r4, r5}\n 8002df4:\t4770 \tbx\tlr\n switch (sClockSourceConfig->ClockSource)\n 8002df6:\tf5b3 5f00 \tcmp.w\tr3, #8192\t; 0x2000\n 8002dfa:\td067 \tbeq.n\t8002ecc \n 8002dfc:\td938 \tbls.n\t8002e70 \n 8002dfe:\t4945 \tldr\tr1, [pc, #276]\t; (8002f14 )\n 8002e00:\t428b \tcmp\tr3, r1\n 8002e02:\td006 \tbeq.n\t8002e12 \n 8002e04:\td92d \tbls.n\t8002e62 \n 8002e06:\t4944 \tldr\tr1, [pc, #272]\t; (8002f18 )\n 8002e08:\t428b \tcmp\tr3, r1\n 8002e0a:\td002 \tbeq.n\t8002e12 \n 8002e0c:\t3130 \tadds\tr1, #48\t; 0x30\n 8002e0e:\t428b \tcmp\tr3, r1\n 8002e10:\td1e9 \tbne.n\t8002de6 \n tmpsmcr = TIMx->SMCR;\n 8002e12:\t68a1 \tldr\tr1, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8002e14:\tf421 1140 \tbic.w\tr1, r1, #3145728\t; 0x300000\n 8002e18:\tf021 0170 \tbic.w\tr1, r1, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8002e1c:\t4319 \torrs\tr1, r3\n 8002e1e:\tf041 0107 \torr.w\tr1, r1, #7\n HAL_StatusTypeDef status = HAL_OK;\n 8002e22:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8002e24:\t60a1 \tstr\tr1, [r4, #8]\n}\n 8002e26:\te7de \tb.n\t8002de6 \n switch (sClockSourceConfig->ClockSource)\n 8002e28:\t2b40 \tcmp\tr3, #64\t; 0x40\n 8002e2a:\td126 \tbne.n\t8002e7a \n TIM_TI1_ConfigInputStage(htim->Instance,\n 8002e2c:\t684b \tldr\tr3, [r1, #4]\n 8002e2e:\t68cd \tldr\tr5, [r1, #12]\n tmpccer = TIMx->CCER;\n 8002e30:\t6a21 \tldr\tr1, [r4, #32]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 8002e32:\tf021 010a \tbic.w\tr1, r1, #10\n tmpccer |= TIM_ICPolarity;\n 8002e36:\t4319 \torrs\tr1, r3\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8002e38:\t6a23 \tldr\tr3, [r4, #32]\n 8002e3a:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002e3e:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8002e40:\t69a3 \tldr\tr3, [r4, #24]\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 8002e42:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 8002e46:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 8002e4a:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 8002e4c:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 8002e4e:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8002e50:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8002e54:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8002e58:\tf043 0347 \torr.w\tr3, r3, #71\t; 0x47\n HAL_StatusTypeDef status = HAL_OK;\n 8002e5c:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8002e5e:\t60a3 \tstr\tr3, [r4, #8]\n}\n 8002e60:\te7c1 \tb.n\t8002de6 \n switch (sClockSourceConfig->ClockSource)\n 8002e62:\tf1b3 1f10 \tcmp.w\tr3, #1048592\t; 0x100010\n 8002e66:\td0d4 \tbeq.n\t8002e12 \n 8002e68:\t3910 \tsubs\tr1, #16\n 8002e6a:\t428b \tcmp\tr3, r1\n 8002e6c:\td0d1 \tbeq.n\t8002e12 \n 8002e6e:\te7ba \tb.n\t8002de6 \n HAL_StatusTypeDef status = HAL_OK;\n 8002e70:\tf5b3 5080 \tsubs.w\tr0, r3, #4096\t; 0x1000\n 8002e74:\tbf18 \tit\tne\n 8002e76:\t2001 \tmovne\tr0, #1\n 8002e78:\te7b5 \tb.n\t8002de6 \n switch (sClockSourceConfig->ClockSource)\n 8002e7a:\td8b4 \tbhi.n\t8002de6 \n 8002e7c:\t2b20 \tcmp\tr3, #32\n 8002e7e:\td0c8 \tbeq.n\t8002e12 \n 8002e80:\td903 \tbls.n\t8002e8a \n 8002e82:\t2b30 \tcmp\tr3, #48\t; 0x30\n 8002e84:\td0c5 \tbeq.n\t8002e12 \n 8002e86:\t2001 \tmovs\tr0, #1\n 8002e88:\te7ad \tb.n\t8002de6 \n 8002e8a:\tf033 0110 \tbics.w\tr1, r3, #16\n 8002e8e:\td1aa \tbne.n\t8002de6 \n 8002e90:\te7bf \tb.n\t8002e12 \n __HAL_LOCK(htim);\n 8002e92:\t2002 \tmovs\tr0, #2\n}\n 8002e94:\t4770 \tbx\tlr\n TIM_TI1_ConfigInputStage(htim->Instance,\n 8002e96:\t684b \tldr\tr3, [r1, #4]\n 8002e98:\t68cd \tldr\tr5, [r1, #12]\n tmpccer = TIMx->CCER;\n 8002e9a:\t6a21 \tldr\tr1, [r4, #32]\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\n 8002e9c:\tf021 010a \tbic.w\tr1, r1, #10\n tmpccer |= TIM_ICPolarity;\n 8002ea0:\t4319 \torrs\tr1, r3\n TIMx->CCER &= ~TIM_CCER_CC1E;\n 8002ea2:\t6a23 \tldr\tr3, [r4, #32]\n 8002ea4:\tf023 0301 \tbic.w\tr3, r3, #1\n 8002ea8:\t6223 \tstr\tr3, [r4, #32]\n tmpccmr1 = TIMx->CCMR1;\n 8002eaa:\t69a3 \tldr\tr3, [r4, #24]\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\n 8002eac:\tf023 03f0 \tbic.w\tr3, r3, #240\t; 0xf0\n tmpccmr1 |= (TIM_ICFilter << 4U);\n 8002eb0:\tea43 1305 \torr.w\tr3, r3, r5, lsl #4\n TIMx->CCMR1 = tmpccmr1;\n 8002eb4:\t61a3 \tstr\tr3, [r4, #24]\n TIMx->CCER = tmpccer;\n 8002eb6:\t6221 \tstr\tr1, [r4, #32]\n tmpsmcr = TIMx->SMCR;\n 8002eb8:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr &= ~TIM_SMCR_TS;\n 8002eba:\tf423 1340 \tbic.w\tr3, r3, #3145728\t; 0x300000\n 8002ebe:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\n 8002ec2:\tf043 0357 \torr.w\tr3, r3, #87\t; 0x57\n HAL_StatusTypeDef status = HAL_OK;\n 8002ec6:\t2000 \tmovs\tr0, #0\n TIMx->SMCR = tmpsmcr;\n 8002ec8:\t60a3 \tstr\tr3, [r4, #8]\n}\n 8002eca:\te78c \tb.n\t8002de6 \n\n /* Reset the ETR Bits */\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n\n /* Set the Prescaler, the Filter value and the Polarity */\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002ecc:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n tmpsmcr = TIMx->SMCR;\n 8002ed0:\t68a0 \tldr\tr0, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002ed2:\t432b \torrs\tr3, r5\n 8002ed4:\t68cd \tldr\tr5, [r1, #12]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8002ed6:\tf420 417f \tbic.w\tr1, r0, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002eda:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n 8002ede:\t430b \torrs\tr3, r1\n\n /* Write to TIMx SMCR */\n TIMx->SMCR = tmpsmcr;\n 8002ee0:\t60a3 \tstr\tr3, [r4, #8]\n htim->Instance->SMCR |= TIM_SMCR_ECE;\n 8002ee2:\t68a3 \tldr\tr3, [r4, #8]\n 8002ee4:\tf443 4380 \torr.w\tr3, r3, #16384\t; 0x4000\n HAL_StatusTypeDef status = HAL_OK;\n 8002ee8:\t2000 \tmovs\tr0, #0\n htim->Instance->SMCR |= TIM_SMCR_ECE;\n 8002eea:\t60a3 \tstr\tr3, [r4, #8]\n break;\n 8002eec:\te77b \tb.n\t8002de6 \n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002eee:\te9d1 5301 \tldrd\tr5, r3, [r1, #4]\n tmpsmcr = TIMx->SMCR;\n 8002ef2:\t68a0 \tldr\tr0, [r4, #8]\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002ef4:\t432b \torrs\tr3, r5\n 8002ef6:\t68cd \tldr\tr5, [r1, #12]\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\n 8002ef8:\tf420 417f \tbic.w\tr1, r0, #65280\t; 0xff00\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\n 8002efc:\tea43 2305 \torr.w\tr3, r3, r5, lsl #8\n 8002f00:\t430b \torrs\tr3, r1\n TIMx->SMCR = tmpsmcr;\n 8002f02:\t60a3 \tstr\tr3, [r4, #8]\n tmpsmcr = htim->Instance->SMCR;\n 8002f04:\t68a3 \tldr\tr3, [r4, #8]\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\n 8002f06:\tf043 0377 \torr.w\tr3, r3, #119\t; 0x77\n HAL_StatusTypeDef status = HAL_OK;\n 8002f0a:\t2000 \tmovs\tr0, #0\n htim->Instance->SMCR = tmpsmcr;\n 8002f0c:\t60a3 \tstr\tr3, [r4, #8]\n break;\n 8002f0e:\te76a \tb.n\t8002de6 \n 8002f10:\tffce0088 \t.word\t0xffce0088\n 8002f14:\t00100030 \t.word\t0x00100030\n 8002f18:\t00100040 \t.word\t0x00100040\n\n08002f1c :\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\n\n /* Check input state */\n __HAL_LOCK(htim);\n 8002f1c:\tf890 303c \tldrb.w\tr3, [r0, #60]\t; 0x3c\n 8002f20:\t2b01 \tcmp\tr3, #1\n 8002f22:\td03e \tbeq.n\t8002fa2 \n{\n 8002f24:\tb470 \tpush\t{r4, r5, r6}\n\n /* Change the handler state */\n htim->State = HAL_TIM_STATE_BUSY;\n\n /* Get the TIMx CR2 register value */\n tmpcr2 = htim->Instance->CR2;\n 8002f26:\t6802 \tldr\tr2, [r0, #0]\n\n /* Get the TIMx SMCR register value */\n tmpsmcr = htim->Instance->SMCR;\n\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8002f28:\t4d1f \tldr\tr5, [pc, #124]\t; (8002fa8 )\n htim->State = HAL_TIM_STATE_BUSY;\n 8002f2a:\t2302 \tmovs\tr3, #2\n 8002f2c:\tf880 303d \tstrb.w\tr3, [r0, #61]\t; 0x3d\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8002f30:\t42aa \tcmp\tr2, r5\n tmpcr2 = htim->Instance->CR2;\n 8002f32:\t6853 \tldr\tr3, [r2, #4]\n tmpsmcr = htim->Instance->SMCR;\n 8002f34:\t6894 \tldr\tr4, [r2, #8]\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\n 8002f36:\td028 \tbeq.n\t8002f8a \n 8002f38:\tf505 6500 \tadd.w\tr5, r5, #2048\t; 0x800\n 8002f3c:\t42aa \tcmp\tr2, r5\n 8002f3e:\td024 \tbeq.n\t8002f8a \n }\n\n /* Reset the MMS Bits */\n tmpcr2 &= ~TIM_CR2_MMS;\n /* Select the TRGO source */\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8002f40:\t680e \tldr\tr6, [r1, #0]\n tmpcr2 &= ~TIM_CR2_MMS;\n 8002f42:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n 8002f46:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8002f4a:\t4333 \torrs\tr3, r6\n\n /* Update TIMx CR2 */\n htim->Instance->CR2 = tmpcr2;\n\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002f4c:\tf1b2 4f80 \tcmp.w\tr2, #1073741824\t; 0x40000000\n htim->Instance->CR2 = tmpcr2;\n 8002f50:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002f52:\td00c \tbeq.n\t8002f6e \n 8002f54:\t4b15 \tldr\tr3, [pc, #84]\t; (8002fac )\n 8002f56:\t429a \tcmp\tr2, r3\n 8002f58:\td009 \tbeq.n\t8002f6e \n 8002f5a:\tf503 6380 \tadd.w\tr3, r3, #1024\t; 0x400\n 8002f5e:\t429a \tcmp\tr2, r3\n 8002f60:\td005 \tbeq.n\t8002f6e \n 8002f62:\t42aa \tcmp\tr2, r5\n 8002f64:\td003 \tbeq.n\t8002f6e \n 8002f66:\tf503 339c \tadd.w\tr3, r3, #79872\t; 0x13800\n 8002f6a:\t429a \tcmp\tr2, r3\n 8002f6c:\td104 \tbne.n\t8002f78 \n {\n /* Reset the MSM Bit */\n tmpsmcr &= ~TIM_SMCR_MSM;\n /* Set master mode */\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 8002f6e:\t688b \tldr\tr3, [r1, #8]\n tmpsmcr &= ~TIM_SMCR_MSM;\n 8002f70:\tf024 0480 \tbic.w\tr4, r4, #128\t; 0x80\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\n 8002f74:\t431c \torrs\tr4, r3\n\n /* Update TIMx SMCR */\n htim->Instance->SMCR = tmpsmcr;\n 8002f76:\t6094 \tstr\tr4, [r2, #8]\n }\n\n /* Change the htim state */\n htim->State = HAL_TIM_STATE_READY;\n\n __HAL_UNLOCK(htim);\n 8002f78:\t2300 \tmovs\tr3, #0\n htim->State = HAL_TIM_STATE_READY;\n 8002f7a:\t2201 \tmovs\tr2, #1\n 8002f7c:\tf880 203d \tstrb.w\tr2, [r0, #61]\t; 0x3d\n __HAL_UNLOCK(htim);\n 8002f80:\tf880 303c \tstrb.w\tr3, [r0, #60]\t; 0x3c\n\n return HAL_OK;\n}\n 8002f84:\tbc70 \tpop\t{r4, r5, r6}\n return HAL_OK;\n 8002f86:\t4618 \tmov\tr0, r3\n}\n 8002f88:\t4770 \tbx\tlr\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\n 8002f8a:\t684d \tldr\tr5, [r1, #4]\n tmpcr2 &= ~TIM_CR2_MMS2;\n 8002f8c:\tf423 0370 \tbic.w\tr3, r3, #15728640\t; 0xf00000\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\n 8002f90:\t432b \torrs\tr3, r5\n tmpcr2 &= ~TIM_CR2_MMS;\n 8002f92:\tf023 7300 \tbic.w\tr3, r3, #33554432\t; 0x2000000\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8002f96:\t680d \tldr\tr5, [r1, #0]\n tmpcr2 &= ~TIM_CR2_MMS;\n 8002f98:\tf023 0370 \tbic.w\tr3, r3, #112\t; 0x70\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\n 8002f9c:\t432b \torrs\tr3, r5\n htim->Instance->CR2 = tmpcr2;\n 8002f9e:\t6053 \tstr\tr3, [r2, #4]\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\n 8002fa0:\te7e5 \tb.n\t8002f6e \n __HAL_LOCK(htim);\n 8002fa2:\t2002 \tmovs\tr0, #2\n}\n 8002fa4:\t4770 \tbx\tlr\n 8002fa6:\tbf00 \tnop\n 8002fa8:\t40012c00 \t.word\t0x40012c00\n 8002fac:\t40000400 \t.word\t0x40000400\n\n08002fb0 :\n 8002fb0:\t4402 \tadd\tr2, r0\n 8002fb2:\t4603 \tmov\tr3, r0\n 8002fb4:\t4293 \tcmp\tr3, r2\n 8002fb6:\td100 \tbne.n\t8002fba \n 8002fb8:\t4770 \tbx\tlr\n 8002fba:\tf803 1b01 \tstrb.w\tr1, [r3], #1\n 8002fbe:\te7f9 \tb.n\t8002fb4 \n\n08002fc0 <__libc_init_array>:\n 8002fc0:\tb570 \tpush\t{r4, r5, r6, lr}\n 8002fc2:\t4d0d \tldr\tr5, [pc, #52]\t; (8002ff8 <__libc_init_array+0x38>)\n 8002fc4:\t4c0d \tldr\tr4, [pc, #52]\t; (8002ffc <__libc_init_array+0x3c>)\n 8002fc6:\t1b64 \tsubs\tr4, r4, r5\n 8002fc8:\t10a4 \tasrs\tr4, r4, #2\n 8002fca:\t2600 \tmovs\tr6, #0\n 8002fcc:\t42a6 \tcmp\tr6, r4\n 8002fce:\td109 \tbne.n\t8002fe4 <__libc_init_array+0x24>\n 8002fd0:\t4d0b \tldr\tr5, [pc, #44]\t; (8003000 <__libc_init_array+0x40>)\n 8002fd2:\t4c0c \tldr\tr4, [pc, #48]\t; (8003004 <__libc_init_array+0x44>)\n 8002fd4:\tf000 f818 \tbl\t8003008 <_init>\n 8002fd8:\t1b64 \tsubs\tr4, r4, r5\n 8002fda:\t10a4 \tasrs\tr4, r4, #2\n 8002fdc:\t2600 \tmovs\tr6, #0\n 8002fde:\t42a6 \tcmp\tr6, r4\n 8002fe0:\td105 \tbne.n\t8002fee <__libc_init_array+0x2e>\n 8002fe2:\tbd70 \tpop\t{r4, r5, r6, pc}\n 8002fe4:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8002fe8:\t4798 \tblx\tr3\n 8002fea:\t3601 \tadds\tr6, #1\n 8002fec:\te7ee \tb.n\t8002fcc <__libc_init_array+0xc>\n 8002fee:\tf855 3b04 \tldr.w\tr3, [r5], #4\n 8002ff2:\t4798 \tblx\tr3\n 8002ff4:\t3601 \tadds\tr6, #1\n 8002ff6:\te7f2 \tb.n\t8002fde <__libc_init_array+0x1e>\n 8002ff8:\t08004ac0 \t.word\t0x08004ac0\n 8002ffc:\t08004ac0 \t.word\t0x08004ac0\n 8003000:\t08004ac0 \t.word\t0x08004ac0\n 8003004:\t08004ac4 \t.word\t0x08004ac4\n\n08003008 <_init>:\n 8003008:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 800300a:\tbf00 \tnop\n 800300c:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 800300e:\tbc08 \tpop\t{r3}\n 8003010:\t469e \tmov\tlr, r3\n 8003012:\t4770 \tbx\tlr\n\n08003014 <_fini>:\n 8003014:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n 8003016:\tbf00 \tnop\n 8003018:\tbcf8 \tpop\t{r3, r4, r5, r6, r7}\n 800301a:\tbc08 \tpop\t{r3}\n 800301c:\t469e \tmov\tlr, r3\n 800301e:\t4770 \tbx\tlr\n\nDisassembly of section .ccmram:\n\n08003020 :\n\t_delay *= ap->ms_scale;\n 8003020:\tedd0 7a03 \tvldr\ts15, [r0, #12]\n\tif (fractional_delay > ap->bufsize || fractional_delay < 0.0f) {\n 8003024:\tf8b0 c004 \tldrh.w\tip, [r0, #4]\n\t_delay *= ap->ms_scale;\n 8003028:\tee20 0a27 \tvmul.f32\ts0, s0, s15\n\tif (fractional_delay > ap->bufsize || fractional_delay < 0.0f) {\n 800302c:\tee07 ca90 \tvmov\ts15, ip\n\tfloat fractional_delay = (_delay * _mod);\n 8003030:\tee60 1a21 \tvmul.f32\ts3, s0, s3\n\tif (fractional_delay > ap->bufsize || fractional_delay < 0.0f) {\n 8003034:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n 8003038:\teef4 7ae1 \tvcmpe.f32\ts15, s3\n 800303c:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 8003040:\td452 \tbmi.n\t80030e8 \n 8003042:\teef5 1ac0 \tvcmpe.f32\ts3, #0.0\n 8003046:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800304a:\td44d \tbmi.n\t80030e8 \nRAMFUNC float shared_modulated_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _mod) {\n 800304c:\tb5f0 \tpush\t{r4, r5, r6, r7, lr}\n\tuint16_t j = ap->write + i_part;\n 800304e:\tf9b0 5006 \tldrsh.w\tr5, [r0, #6]\n\tthis_sample = ap->buf[j];\n 8003052:\t6804 \tldr\tr4, [r0, #0]\n\tuint16_t k = ap->write + _delay;\n 8003054:\tee07 5a90 \tvmov\ts15, r5\n\tuint16_t i_part = (uint16_t) (fractional_delay);\n 8003058:\teebc 7ae1 \tvcvt.u32.f32\ts14, s3\n\tuint16_t k = ap->write + _delay;\n 800305c:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\nRAMFUNC float shared_modulated_allpass(shared_delay_t *ap, float _delay, float _input, float _fb, float _mod) {\n 8003060:\tb083 \tsub\tsp, #12\n\tuint16_t k = ap->write + _delay;\n 8003062:\tee77 7a80 \tvadd.f32\ts15, s15, s0\n\tuint16_t i_part = (uint16_t) (fractional_delay);\n 8003066:\ted8d 7a01 \tvstr\ts14, [sp, #4]\n 800306a:\tf8bd e004 \tldrh.w\tlr, [sp, #4]\n\tuint16_t k = ap->write + _delay;\n 800306e:\teefc 7ae7 \tvcvt.u32.f32\ts15, s15\n\tuint16_t j = ap->write + i_part;\n 8003072:\teb0e 0205 \tadd.w\tr2, lr, r5\n 8003076:\tb292 \tuxth\tr2, r2\n\tuint16_t k = ap->write + _delay;\n 8003078:\tee17 3a90 \tvmov\tr3, s15\n\tif (j > ap->bufsize - 1) {\n 800307c:\t4594 \tcmp\tip, r2\n\t\tj -= ap->bufsize;\n 800307e:\tbf98 \tit\tls\n 8003080:\teba2 020c \tsubls.w\tr2, r2, ip\n\tuint16_t k = ap->write + _delay;\n 8003084:\tb299 \tuxth\tr1, r3\n\t\tj -= ap->bufsize;\n 8003086:\tbf98 \tit\tls\n 8003088:\tb292 \tuxthls\tr2, r2\n\tif (k > ap->bufsize - 1) {\n 800308a:\t458c \tcmp\tip, r1\n\t\tk -= ap->bufsize;\n 800308c:\tbf98 \tit\tls\n 800308e:\teba1 010c \tsubls.w\tr1, r1, ip\n\tif (j < ap->bufsize - 1) {\n 8003092:\tf10c 36ff \tadd.w\tr6, ip, #4294967295\t; 0xffffffff\n\t\tk -= ap->bufsize;\n 8003096:\tbf98 \tit\tls\n 8003098:\tb289 \tuxthls\tr1, r1\n\tif (j < ap->bufsize - 1) {\n 800309a:\t42b2 \tcmp\tr2, r6\n\tthis_sample = ap->buf[j];\n 800309c:\tf934 3012 \tldrsh.w\tr3, [r4, r2, lsl #1]\n 80030a0:\tea4f 0742 \tmov.w\tr7, r2, lsl #1\n\tif (j < ap->bufsize - 1) {\n 80030a4:\tda23 \tbge.n\t80030ee \n\t\tnext_sample = ap->buf[j + 1];\n 80030a6:\t4427 \tadd\tr7, r4\n 80030a8:\tf9b7 2002 \tldrsh.w\tr2, [r7, #2]\n\tfloat f_part = fractional_delay - i_part;\n 80030ac:\tee07 ea90 \tvmov\ts15, lr\n 80030b0:\teef8 7ae7 \tvcvt.f32.s32\ts15, s15\n\tfloat delayed = (this_sample + ((next_sample - this_sample) * f_part));\n 80030b4:\t1ad2 \tsubs\tr2, r2, r3\n\tfloat f_part = fractional_delay - i_part;\n 80030b6:\tee71 1ae7 \tvsub.f32\ts3, s3, s15\n\tfloat delayed = (this_sample + ((next_sample - this_sample) * f_part));\n 80030ba:\tee07 2a10 \tvmov\ts14, r2\n 80030be:\tee07 3a90 \tvmov\ts15, r3\n 80030c2:\teeb8 7ac7 \tvcvt.f32.s32\ts14, s14\n 80030c6:\teeb8 0ae7 \tvcvt.f32.s32\ts0, s15\n 80030ca:\teea7 0a21 \tvfma.f32\ts0, s14, s3\n\tap->buf[ap->write] = _input -= delayed * _fb;\n 80030ce:\teee0 0a41 \tvfms.f32\ts1, s0, s2\n\treturn _input * _fb + delayed;\n 80030d2:\teea1 0a20 \tvfma.f32\ts0, s2, s1\n\tap->buf[ap->write] = _input -= delayed * _fb;\n 80030d6:\teefd 7ae0 \tvcvt.s32.f32\ts15, s1\n 80030da:\tee17 3a90 \tvmov\tr3, s15\n 80030de:\tf824 3015 \tstrh.w\tr3, [r4, r5, lsl #1]\n\tap->write = k;\n 80030e2:\t80c1 \tstrh\tr1, [r0, #6]\n}\n 80030e4:\tb003 \tadd\tsp, #12\n 80030e6:\tbdf0 \tpop\t{r4, r5, r6, r7, pc}\n\t\treturn 0.0f;\n 80030e8:\ted9f 0a04 \tvldr\ts0, [pc, #16]\t; 80030fc \n}\n 80030ec:\t4770 \tbx\tlr\n\t\tnext_sample = ap->buf[(j + 1) - ap->bufsize];\n 80030ee:\t3201 \tadds\tr2, #1\n 80030f0:\teba2 020c \tsub.w\tr2, r2, ip\n 80030f4:\tf934 2012 \tldrsh.w\tr2, [r4, r2, lsl #1]\n 80030f8:\te7d8 \tb.n\t80030ac \n 80030fa:\tbf00 \tnop\n 80030fc:\t00000000 \t.word\t0x00000000\n\n08003100 :\nRAMFUNC float sandbox_tick(float _input) {\n 8003100:\tb5f8 \tpush\t{r3, r4, r5, r6, r7, lr}\n\tlfo_tick(&lfos[0], 2.2f, 1.0f);\n 8003102:\t2101 \tmovs\tr1, #1\nRAMFUNC float sandbox_tick(float _input) {\n 8003104:\ted2d 8b02 \tvpush\t{d8}\n\tlfo_tick(&lfos[0], 2.2f, 1.0f);\n 8003108:\t4852 \tldr\tr0, [pc, #328]\t; (8003254 )\n\tfloat lfo_modulation_amt = size_pot * 0.005f;\n 800310a:\t4d53 \tldr\tr5, [pc, #332]\t; (8003258 )\n 800310c:\t4c53 \tldr\tr4, [pc, #332]\t; (800325c )\n\t\tinput_aps = shared_modulated_allpass(&d_mgr, input_times[i], input_aps, ap_gains, size_pot);\n 800310e:\t4f54 \tldr\tr7, [pc, #336]\t; (8003260 )\nRAMFUNC float sandbox_tick(float _input) {\n 8003110:\teeb0 8a40 \tvmov.f32\ts16, s0\n\tlfo_tick(&lfos[0], 2.2f, 1.0f);\n 8003114:\ted9f 0a53 \tvldr\ts0, [pc, #332]\t; 8003264 \n 8003118:\tf7fd f8cc \tbl\t80002b4 \n\tlfo_tick(&lfos[1], 1.1f, 1.0f);\n 800311c:\ted9f 0a52 \tvldr\ts0, [pc, #328]\t; 8003268 \n 8003120:\t4852 \tldr\tr0, [pc, #328]\t; (800326c )\n 8003122:\t2101 \tmovs\tr1, #1\n 8003124:\tf7fd f8c6 \tbl\t80002b4 \n\tlfo_tick(&lfos[2], 5.4f, 1.0f);\n 8003128:\ted9f 0a51 \tvldr\ts0, [pc, #324]\t; 8003270 \n 800312c:\t4851 \tldr\tr0, [pc, #324]\t; (8003274 )\n 800312e:\t2101 \tmovs\tr1, #1\n 8003130:\tf7fd f8c0 \tbl\t80002b4 \n\tlfo_tick(&lfos[3], 4.1f, 1.0f);\n 8003134:\ted9f 0a50 \tvldr\ts0, [pc, #320]\t; 8003278 \n 8003138:\t4850 \tldr\tr0, [pc, #320]\t; (800327c )\n 800313a:\t2101 \tmovs\tr1, #1\n 800313c:\tf7fd f8ba \tbl\t80002b4 \n\tslow_filtered_noise += (slow_noise - slow_filtered_noise) * 0.01f;\n 8003140:\t4b4f \tldr\tr3, [pc, #316]\t; (8003280 )\n 8003142:\t4a50 \tldr\tr2, [pc, #320]\t; (8003284 )\n 8003144:\tedd3 7a00 \tvldr\ts15, [r3]\n 8003148:\ted92 7a00 \tvldr\ts14, [r2]\n 800314c:\teddf 6a4e \tvldr\ts13, [pc, #312]\t; 8003288 \n\tfloat lfo_modulation_amt = size_pot * 0.005f;\n 8003150:\tedd5 8a00 \tvldr\ts17, [r5]\n\tshared_delay_tick(&d_mgr);\n 8003154:\t4842 \tldr\tr0, [pc, #264]\t; (8003260 )\n\tslow_filtered_noise += (slow_noise - slow_filtered_noise) * 0.01f;\n 8003156:\tee37 7a67 \tvsub.f32\ts14, s14, s15\n 800315a:\tf104 0610 \tadd.w\tr6, r4, #16\n 800315e:\teee7 7a26 \tvfma.f32\ts15, s14, s13\n\tfloat lfo_modulation_amt = size_pot * 0.005f;\n 8003162:\ted9f 7a4a \tvldr\ts14, [pc, #296]\t; 800328c \n\tslow_filtered_noise += (slow_noise - slow_filtered_noise) * 0.01f;\n 8003166:\tedc3 7a00 \tvstr\ts15, [r3]\n\tfloat lfo_modulation_amt = size_pot * 0.005f;\n 800316a:\tee68 8a87 \tvmul.f32\ts17, s17, s14\n\tshared_delay_tick(&d_mgr);\n 800316e:\tf7fd f8cf \tbl\t8000310 \n\t\tinput_aps = shared_modulated_allpass(&d_mgr, input_times[i], input_aps, ap_gains, size_pot);\n 8003172:\tecb4 0a01 \tvldmia\tr4!, {s0}\n 8003176:\tedd5 1a00 \tvldr\ts3, [r5]\n 800317a:\teef0 0a48 \tvmov.f32\ts1, s16\n 800317e:\teeb6 1a00 \tvmov.f32\ts2, #96\t; 0x3f000000 0.5\n 8003182:\t4638 \tmov\tr0, r7\n 8003184:\tf7ff ff4c \tbl\t8003020 \n\tfor (uint8_t i = 0; i < NUM_INPUT_APS; i++) {\n 8003188:\t42b4 \tcmp\tr4, r6\n\t\tinput_aps = shared_modulated_allpass(&d_mgr, input_times[i], input_aps, ap_gains, size_pot);\n 800318a:\teeb0 8a40 \tvmov.f32\ts16, s0\n\tfor (uint8_t i = 0; i < NUM_INPUT_APS; i++) {\n 800318e:\td1f0 \tbne.n\t8003172 \n\tfloat ap_loop = input_aps + feedback;\n 8003190:\t4e3f \tldr\tr6, [pc, #252]\t; (8003290 )\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[0], ap_loop, ap_gains, size_pot - (lfos[0].out * lfo_modulation_amt));\n 8003192:\t4f30 \tldr\tr7, [pc, #192]\t; (8003254 )\n 8003194:\t4c3f \tldr\tr4, [pc, #252]\t; (8003294 )\n 8003196:\tedd5 1a00 \tvldr\ts3, [r5]\n\tfloat ap_loop = input_aps + feedback;\n 800319a:\tedd6 0a00 \tvldr\ts1, [r6]\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[0], ap_loop, ap_gains, size_pot - (lfos[0].out * lfo_modulation_amt));\n 800319e:\tedd7 7a01 \tvldr\ts15, [r7, #4]\n 80031a2:\t482f \tldr\tr0, [pc, #188]\t; (8003260 )\n 80031a4:\teee7 1ae8 \tvfms.f32\ts3, s15, s17\n 80031a8:\tee70 0a20 \tvadd.f32\ts1, s0, s1\n 80031ac:\teeb6 1a00 \tvmov.f32\ts2, #96\t; 0x3f000000 0.5\n 80031b0:\ted94 0a00 \tvldr\ts0, [r4]\n 80031b4:\tf7ff ff34 \tbl\t8003020 \n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[1], ap_loop, ap_gains, size_pot);\n 80031b8:\t4829 \tldr\tr0, [pc, #164]\t; (8003260 )\n 80031ba:\tedd5 1a00 \tvldr\ts3, [r5]\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[0], ap_loop, ap_gains, size_pot - (lfos[0].out * lfo_modulation_amt));\n 80031be:\teef0 0a40 \tvmov.f32\ts1, s0\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[1], ap_loop, ap_gains, size_pot);\n 80031c2:\teeb6 1a00 \tvmov.f32\ts2, #96\t; 0x3f000000 0.5\n 80031c6:\ted94 0a01 \tvldr\ts0, [r4, #4]\n 80031ca:\tf7ff ff29 \tbl\t8003020 \n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[2], ap_loop, ap_gains, size_pot - (lfos[1].out * lfo_modulation_amt));\n 80031ce:\tedd5 1a00 \tvldr\ts3, [r5]\n 80031d2:\tedd7 7a05 \tvldr\ts15, [r7, #20]\n 80031d6:\t4822 \tldr\tr0, [pc, #136]\t; (8003260 )\n 80031d8:\teee7 1ae8 \tvfms.f32\ts3, s15, s17\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[1], ap_loop, ap_gains, size_pot);\n 80031dc:\teef0 0a40 \tvmov.f32\ts1, s0\n\tap_loop = shared_modulated_allpass(&d_mgr, loop_times[2], ap_loop, ap_gains, size_pot - (lfos[1].out * lfo_modulation_amt));\n 80031e0:\teeb6 1a00 \tvmov.f32\ts2, #96\t; 0x3f000000 0.5\n 80031e4:\ted94 0a02 \tvldr\ts0, [r4, #8]\n 80031e8:\tf7ff ff1a \tbl\t8003020 \n\tsvf_tick(&feedback_highpass, loop_out);\n 80031ec:\t482a \tldr\tr0, [pc, #168]\t; (8003298 )\n 80031ee:\tf7fd f839 \tbl\t8000264 \n\tloop_out = svf_get_high(&feedback_highpass);\n 80031f2:\t4829 \tldr\tr0, [pc, #164]\t; (8003298 )\n 80031f4:\tf7fd f85a \tbl\t80002ac \n\tsvf_tick(&feedback_lowpass, loop_out);\n 80031f8:\t4828 \tldr\tr0, [pc, #160]\t; (800329c )\n 80031fa:\tf7fd f833 \tbl\t8000264 \n\tloop_out = svf_get_low(&feedback_lowpass);\n 80031fe:\t4827 \tldr\tr0, [pc, #156]\t; (800329c )\n 8003200:\tf7fd f850 \tbl\t80002a4 \n 8003204:\teddf 7a26 \tvldr\ts15, [pc, #152]\t; 80032a0 \n\tfeedback = signal_output * feedback_pot;\n 8003208:\t4b26 \tldr\tr3, [pc, #152]\t; (80032a4 )\n 800320a:\teddf 6a27 \tvldr\ts13, [pc, #156]\t; 80032a8 \n 800320e:\ted93 7a00 \tvldr\ts14, [r3]\n\tif (signal_output > max_sig) {\n 8003212:\t4b26 \tldr\tr3, [pc, #152]\t; (80032ac )\n 8003214:\teeb4 0ae7 \tvcmpe.f32\ts0, s15\n 8003218:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n 800321c:\tbf98 \tit\tls\n 800321e:\teef0 7a40 \tvmovls.f32\ts15, s0\n 8003222:\teef4 7ae6 \tvcmpe.f32\ts15, s13\n}\n 8003226:\tecbd 8b02 \tvpop\t{d8}\n 800322a:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n\tif (signal_output > max_sig) {\n 800322e:\ted93 6a00 \tvldr\ts12, [r3]\n 8003232:\tbfb8 \tit\tlt\n 8003234:\teef0 7a66 \tvmovlt.f32\ts15, s13\n\tfeedback = signal_output * feedback_pot;\n 8003238:\tee27 7a00 \tvmul.f32\ts14, s14, s0\n\tif (signal_output > max_sig) {\n 800323c:\teef4 7ac6 \tvcmpe.f32\ts15, s12\n 8003240:\teef1 fa10 \tvmrs\tAPSR_nzcv, fpscr\n}\n 8003244:\teeb0 0a67 \tvmov.f32\ts0, s15\n\tfeedback = signal_output * feedback_pot;\n 8003248:\ted86 7a00 \tvstr\ts14, [r6]\n\t\tmax_sig = signal_output;\n 800324c:\tbfc8 \tit\tgt\n 800324e:\tedc3 7a00 \tvstrgt\ts15, [r3]\n}\n 8003252:\tbdf8 \tpop\t{r3, r4, r5, r6, r7, pc}\n 8003254:\t20000218 \t.word\t0x20000218\n 8003258:\t20000208 \t.word\t0x20000208\n 800325c:\t20000000 \t.word\t0x20000000\n 8003260:\t2000032c \t.word\t0x2000032c\n 8003264:\t400ccccd \t.word\t0x400ccccd\n 8003268:\t3f8ccccd \t.word\t0x3f8ccccd\n 800326c:\t20000228 \t.word\t0x20000228\n 8003270:\t40accccd \t.word\t0x40accccd\n 8003274:\t20000238 \t.word\t0x20000238\n 8003278:\t40833333 \t.word\t0x40833333\n 800327c:\t20000248 \t.word\t0x20000248\n 8003280:\t200002a0 \t.word\t0x200002a0\n 8003284:\t200002e4 \t.word\t0x200002e4\n 8003288:\t3c23d70a \t.word\t0x3c23d70a\n 800328c:\t3ba3d70a \t.word\t0x3ba3d70a\n 8003290:\t20000048 \t.word\t0x20000048\n 8003294:\t20000010 \t.word\t0x20000010\n 8003298:\t2000030c \t.word\t0x2000030c\n 800329c:\t200002c4 \t.word\t0x200002c4\n 80032a0:\t44ffe000 \t.word\t0x44ffe000\n 80032a4:\t2000020c \t.word\t0x2000020c\n 80032a8:\tc4ffe000 \t.word\t0xc4ffe000\n 80032ac:\t2000004c \t.word\t0x2000004c\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/makefile", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\n-include ../makefile.init\n\nRM := rm -rf\n\n# All of the sources participating in the build are defined here\n-include sources.mk\n-include Drivers/STM32G4xx_HAL_Driver/Src/subdir.mk\n-include Core/Startup/subdir.mk\n-include Core/Src/subdir.mk\n-include Core/Lib/subdir.mk\n-include objects.mk\n\nifneq ($(MAKECMDGOALS),clean)\nifneq ($(strip $(S_DEPS)),)\n-include $(S_DEPS)\nendif\nifneq ($(strip $(S_UPPER_DEPS)),)\n-include $(S_UPPER_DEPS)\nendif\nifneq ($(strip $(C_DEPS)),)\n-include $(C_DEPS)\nendif\nendif\n\n-include ../makefile.defs\n\nOPTIONAL_TOOL_DEPS := \\\n$(wildcard ../makefile.defs) \\\n$(wildcard ../makefile.init) \\\n$(wildcard ../makefile.targets) \\\n\n\nBUILD_ARTIFACT_NAME := Reverb\nBUILD_ARTIFACT_EXTENSION := elf\nBUILD_ARTIFACT_PREFIX :=\nBUILD_ARTIFACT := $(BUILD_ARTIFACT_PREFIX)$(BUILD_ARTIFACT_NAME)$(if $(BUILD_ARTIFACT_EXTENSION),.$(BUILD_ARTIFACT_EXTENSION),)\n\n# Add inputs and outputs from these tool invocations to the build variables \nEXECUTABLES += \\\nReverb.elf \\\n\nMAP_FILES += \\\nReverb.map \\\n\nSIZE_OUTPUT += \\\ndefault.size.stdout \\\n\nOBJDUMP_LIST += \\\nReverb.list \\\n\n\n# All Target\nall: main-build\n\n# Main-build Target\nmain-build: Reverb.elf secondary-outputs\n\n# Tool invocations\nReverb.elf Reverb.map: $(OBJS) $(USER_OBJS) /Users/chrismcdowell/Desktop/Super/super_fw_2023/Reverb/STM32G431KBUX_FLASH.ld makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-gcc -o \"Reverb.elf\" @\"objects.list\" $(USER_OBJS) $(LIBS) -mcpu=cortex-m4 -T\"/Users/chrismcdowell/Desktop/Super/super_fw_2023/Reverb/STM32G431KBUX_FLASH.ld\" --specs=nosys.specs -Wl,-Map=\"Reverb.map\" -Wl,--gc-sections -static -fcommon --specs=nano.specs -mfpu=fpv4-sp-d16 -mfloat-abi=hard -mthumb -Wl,--start-group -lc -lm -Wl,--end-group\n\t@echo 'Finished building target: $@'\n\t@echo ' '\n\ndefault.size.stdout: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-size $(EXECUTABLES)\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\nReverb.list: $(EXECUTABLES) makefile objects.list $(OPTIONAL_TOOL_DEPS)\n\tarm-none-eabi-objdump -h -S $(EXECUTABLES) > \"Reverb.list\"\n\t@echo 'Finished building: $@'\n\t@echo ' '\n\n# Other Targets\nclean:\n\t-$(RM) Reverb.elf Reverb.list Reverb.map default.size.stdout\n\t-@echo ' '\n\nsecondary-outputs: $(SIZE_OUTPUT) $(OBJDUMP_LIST)\n\nfail-specified-linker-script-missing:\n\t@echo 'Error: Cannot find the specified linker script. Check the linker settings in the build configuration.'\n\t@exit 2\n\nwarn-no-linker-script-specified:\n\t@echo 'Warning: No linker script specified. Check the linker settings in the build configuration.'\n\n.PHONY: all clean dependents main-build fail-specified-linker-script-missing warn-no-linker-script-specified\n\n-include ../makefile.targets\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/objects.list", "content": "\"./Core/Lib/big_sine_wave.o\"\n\"./Core/Lib/c_filters.o\"\n\"./Core/Lib/chorus.o\"\n\"./Core/Lib/delay.o\"\n\"./Core/Lib/dynamic_smooth.o\"\n\"./Core/Lib/envelopes.o\"\n\"./Core/Lib/float_expo_table.o\"\n\"./Core/Lib/lerp.o\"\n\"./Core/Lib/lfo.o\"\n\"./Core/Lib/noise.o\"\n\"./Core/Lib/opamp.o\"\n\"./Core/Lib/operator.o\"\n\"./Core/Lib/shared_delays.o\"\n\"./Core/Src/adc.o\"\n\"./Core/Src/dac.o\"\n\"./Core/Src/dma.o\"\n\"./Core/Src/gpio.o\"\n\"./Core/Src/main.o\"\n\"./Core/Src/sandbox.o\"\n\"./Core/Src/stm32g4xx_hal_msp.o\"\n\"./Core/Src/stm32g4xx_it.o\"\n\"./Core/Src/syscalls.o\"\n\"./Core/Src/sysmem.o\"\n\"./Core/Src/system_stm32g4xx.o\"\n\"./Core/Src/tanh_lookup_table.o\"\n\"./Core/Src/tim.o\"\n\"./Core/Startup/startup_stm32g431kbux.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.o\"\n\"./Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.o\"\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/objects.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\nUSER_OBJS :=\n\nLIBS :=\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Debug/sources.mk", "content": "################################################################################\n# Automatically-generated file. Do not edit!\n# Toolchain: GNU Tools for STM32 (11.3.rel1)\n################################################################################\n\nELF_SRCS := \nOBJ_SRCS := \nS_SRCS := \nC_SRCS := \nS_UPPER_SRCS := \nO_SRCS := \nCYCLO_FILES := \nSIZE_OUTPUT := \nOBJDUMP_LIST := \nSU_FILES := \nEXECUTABLES := \nOBJS := \nMAP_FILES := \nS_DEPS := \nS_UPPER_DEPS := \nC_DEPS := \n\n# Every subdirectory with source files must be described here\nSUBDIRS := \\\nCore/Lib \\\nCore/Src \\\nCore/Startup \\\nDrivers/STM32G4xx_HAL_Driver/Src \\\n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Device/ST/STM32G4xx/Include/stm32g431xx.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g431xx.h\r\n * @author MCD Application Team\r\n * @brief CMSIS STM32G431xx Device Peripheral Access Layer Header File.\r\n *\r\n * This file contains:\r\n * - Data structures and the address mapping for all peripherals\r\n * - Peripheral's registers declarations and bits definition\r\n * - Macros to access peripheral's registers hardware\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/** @addtogroup CMSIS_Device\r\n * @{\r\n */\r\n\r\n/** @addtogroup stm32g431xx\r\n * @{\r\n */\r\n\r\n#ifndef __STM32G431xx_H\r\n#define __STM32G431xx_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif /* __cplusplus */\r\n\r\n/** @addtogroup Configuration_section_for_CMSIS\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configuration of the Cortex-M4 Processor and Core Peripherals\r\n */\r\n#define __CM4_REV 0x0001U /*!< Cortex-M4 revision r0p1 */\r\n#define __MPU_PRESENT 1U /*!< STM32G4XX provides an MPU */\r\n#define __NVIC_PRIO_BITS 4U /*!< STM32G4XX uses 4 Bits for the Priority Levels */\r\n#define __Vendor_SysTickConfig 0U /*!< Set to 1 if different SysTick Config is used */\r\n#define __FPU_PRESENT 1U /*!< FPU present */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_interrupt_number_definition\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief STM32G4XX Interrupt Number Definition, according to the selected device\r\n * in @ref Library_configuration_section\r\n */\r\ntypedef enum\r\n{\r\n/****** Cortex-M4 Processor Exceptions Numbers *********************************************************************************/\r\n NonMaskableInt_IRQn = -14, /*!< 2 Cortex-M4 Non Maskable Interrupt */\r\n HardFault_IRQn = -13, /*!< 3 Cortex-M4 Hard Fault Interrupt */\r\n MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */\r\n BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */\r\n UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */\r\n SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */\r\n DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */\r\n PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */\r\n SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */\r\n/****** STM32 specific Interrupt Numbers ***************************************************************************************/\r\n WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */\r\n PVD_PVM_IRQn = 1, /*!< PVD/PVM1/PVM2/PVM3/PVM4 through EXTI Line detection Interrupts */\r\n RTC_TAMP_LSECSS_IRQn = 2, /*!< RTC Tamper and TimeStamp and RCC LSE CSS interrupts through the EXTI */\r\n RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI line */\r\n FLASH_IRQn = 4, /*!< FLASH global Interrupt */\r\n RCC_IRQn = 5, /*!< RCC global Interrupt */\r\n EXTI0_IRQn = 6, /*!< EXTI Line0 Interrupt */\r\n EXTI1_IRQn = 7, /*!< EXTI Line1 Interrupt */\r\n EXTI2_IRQn = 8, /*!< EXTI Line2 Interrupt */\r\n EXTI3_IRQn = 9, /*!< EXTI Line3 Interrupt */\r\n EXTI4_IRQn = 10, /*!< EXTI Line4 Interrupt */\r\n DMA1_Channel1_IRQn = 11, /*!< DMA1 Channel 1 global Interrupt */\r\n DMA1_Channel2_IRQn = 12, /*!< DMA1 Channel 2 global Interrupt */\r\n DMA1_Channel3_IRQn = 13, /*!< DMA1 Channel 3 global Interrupt */\r\n DMA1_Channel4_IRQn = 14, /*!< DMA1 Channel 4 global Interrupt */\r\n DMA1_Channel5_IRQn = 15, /*!< DMA1 Channel 5 global Interrupt */\r\n DMA1_Channel6_IRQn = 16, /*!< DMA1 Channel 6 global Interrupt */\r\n ADC1_2_IRQn = 18, /*!< ADC1 and ADC2 global Interrupt */\r\n USB_HP_IRQn = 19, /*!< USB HP Interrupt */\r\n USB_LP_IRQn = 20, /*!< USB LP Interrupt */\r\n FDCAN1_IT0_IRQn = 21, /*!< FDCAN1 IT0 Interrupt */\r\n FDCAN1_IT1_IRQn = 22, /*!< FDCAN1 IT1 Interrupt */\r\n EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */\r\n TIM1_BRK_TIM15_IRQn = 24, /*!< TIM1 Break, Transition error, Index error and TIM15 global interrupt */\r\n TIM1_UP_TIM16_IRQn = 25, /*!< TIM1 Update Interrupt and TIM16 global interrupt */\r\n TIM1_TRG_COM_TIM17_IRQn = 26, /*!< TIM1 TIM1 Trigger, Commutation, Direction change, Index and TIM17 global interrupt */\r\n TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */\r\n TIM2_IRQn = 28, /*!< TIM2 global Interrupt */\r\n TIM3_IRQn = 29, /*!< TIM3 global Interrupt */\r\n TIM4_IRQn = 30, /*!< TIM4 global Interrupt */\r\n I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */\r\n I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */\r\n I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */\r\n I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */\r\n SPI1_IRQn = 35, /*!< SPI1 global Interrupt */\r\n SPI2_IRQn = 36, /*!< SPI2 global Interrupt */\r\n USART1_IRQn = 37, /*!< USART1 global Interrupt */\r\n USART2_IRQn = 38, /*!< USART2 global Interrupt */\r\n USART3_IRQn = 39, /*!< USART3 global Interrupt */\r\n EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */\r\n RTC_Alarm_IRQn = 41, /*!< RTC Alarm (A and B) through EXTI Line Interrupt */\r\n USBWakeUp_IRQn = 42, /*!< USB Wakeup through EXTI line Interrupt */\r\n TIM8_BRK_IRQn = 43, /*!< TIM8 Break, Transition error and Index error Interrupt */\r\n TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */\r\n TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger, Commutation, Direction change and Index Interrupt */\r\n TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */\r\n LPTIM1_IRQn = 49, /*!< LP TIM1 Interrupt */\r\n SPI3_IRQn = 51, /*!< SPI3 global Interrupt */\r\n UART4_IRQn = 52, /*!< UART4 global Interrupt */\r\n TIM6_DAC_IRQn = 54, /*!< TIM6 global and DAC1&3 underrun error interrupts */\r\n TIM7_IRQn = 55, /*!< TIM7 global interrupts */\r\n DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */\r\n DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */\r\n DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */\r\n DMA2_Channel4_IRQn = 59, /*!< DMA2 Channel 4 global Interrupt */\r\n DMA2_Channel5_IRQn = 60, /*!< DMA2 Channel 5 global Interrupt */\r\n UCPD1_IRQn = 63, /*!< UCPD global Interrupt */\r\n COMP1_2_3_IRQn = 64, /*!< COMP1, COMP2 and COMP3 Interrupts */\r\n COMP4_IRQn = 65, /*!< COMP4 */\r\n CRS_IRQn = 75, /*!< CRS global interrupt */\r\n SAI1_IRQn = 76, /*!< Serial Audio Interface global interrupt */\r\n FPU_IRQn = 81, /*!< FPU global interrupt */\r\n RNG_IRQn = 90, /*!< RNG global interrupt */\r\n LPUART1_IRQn = 91, /*!< LP UART 1 Interrupt */\r\n I2C3_EV_IRQn = 92, /*!< I2C3 Event Interrupt */\r\n I2C3_ER_IRQn = 93, /*!< I2C3 Error interrupt */\r\n DMAMUX_OVR_IRQn = 94, /*!< DMAMUX overrun global interrupt */\r\n DMA2_Channel6_IRQn = 97, /*!< DMA2 Channel 6 interrupt */\r\n CORDIC_IRQn = 100, /*!< CORDIC global Interrupt */\r\n FMAC_IRQn = 101 /*!< FMAC global Interrupt */\r\n} IRQn_Type;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#include \"core_cm4.h\" /* Cortex-M4 processor and core peripherals */\r\n#include \"system_stm32g4xx.h\"\r\n#include \r\n\r\n/** @addtogroup Peripheral_registers_structures\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Analog to Digital Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< ADC interrupt and status register, Address offset: 0x00 */\r\n __IO uint32_t IER; /*!< ADC interrupt enable register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< ADC control register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< ADC configuration register 1, Address offset: 0x0C */\r\n __IO uint32_t CFGR2; /*!< ADC configuration register 2, Address offset: 0x10 */\r\n __IO uint32_t SMPR1; /*!< ADC sampling time register 1, Address offset: 0x14 */\r\n __IO uint32_t SMPR2; /*!< ADC sampling time register 2, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x1C */\r\n __IO uint32_t TR1; /*!< ADC analog watchdog 1 threshold register, Address offset: 0x20 */\r\n __IO uint32_t TR2; /*!< ADC analog watchdog 2 threshold register, Address offset: 0x24 */\r\n __IO uint32_t TR3; /*!< ADC analog watchdog 3 threshold register, Address offset: 0x28 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x2C */\r\n __IO uint32_t SQR1; /*!< ADC group regular sequencer register 1, Address offset: 0x30 */\r\n __IO uint32_t SQR2; /*!< ADC group regular sequencer register 2, Address offset: 0x34 */\r\n __IO uint32_t SQR3; /*!< ADC group regular sequencer register 3, Address offset: 0x38 */\r\n __IO uint32_t SQR4; /*!< ADC group regular sequencer register 4, Address offset: 0x3C */\r\n __IO uint32_t DR; /*!< ADC group regular data register, Address offset: 0x40 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x44 */\r\n uint32_t RESERVED4; /*!< Reserved, 0x48 */\r\n __IO uint32_t JSQR; /*!< ADC group injected sequencer register, Address offset: 0x4C */\r\n uint32_t RESERVED5[4]; /*!< Reserved, 0x50 - 0x5C */\r\n __IO uint32_t OFR1; /*!< ADC offset register 1, Address offset: 0x60 */\r\n __IO uint32_t OFR2; /*!< ADC offset register 2, Address offset: 0x64 */\r\n __IO uint32_t OFR3; /*!< ADC offset register 3, Address offset: 0x68 */\r\n __IO uint32_t OFR4; /*!< ADC offset register 4, Address offset: 0x6C */\r\n uint32_t RESERVED6[4]; /*!< Reserved, 0x70 - 0x7C */\r\n __IO uint32_t JDR1; /*!< ADC group injected rank 1 data register, Address offset: 0x80 */\r\n __IO uint32_t JDR2; /*!< ADC group injected rank 2 data register, Address offset: 0x84 */\r\n __IO uint32_t JDR3; /*!< ADC group injected rank 3 data register, Address offset: 0x88 */\r\n __IO uint32_t JDR4; /*!< ADC group injected rank 4 data register, Address offset: 0x8C */\r\n uint32_t RESERVED7[4]; /*!< Reserved, 0x090 - 0x09C */\r\n __IO uint32_t AWD2CR; /*!< ADC analog watchdog 2 configuration register, Address offset: 0xA0 */\r\n __IO uint32_t AWD3CR; /*!< ADC analog watchdog 3 Configuration Register, Address offset: 0xA4 */\r\n uint32_t RESERVED8; /*!< Reserved, 0x0A8 */\r\n uint32_t RESERVED9; /*!< Reserved, 0x0AC */\r\n __IO uint32_t DIFSEL; /*!< ADC differential mode selection register, Address offset: 0xB0 */\r\n __IO uint32_t CALFACT; /*!< ADC calibration factors, Address offset: 0xB4 */\r\n uint32_t RESERVED10[2];/*!< Reserved, 0x0B8 - 0x0BC */\r\n __IO uint32_t GCOMP; /*!< ADC calibration factors, Address offset: 0xC0 */\r\n} ADC_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< ADC common status register, Address offset: 0x300 + 0x00 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x300 + 0x04 */\r\n __IO uint32_t CCR; /*!< ADC common configuration register, Address offset: 0x300 + 0x08 */\r\n __IO uint32_t CDR; /*!< ADC common group regular data register Address offset: 0x300 + 0x0C */\r\n} ADC_Common_TypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CREL; /*!< FDCAN Core Release register, Address offset: 0x000 */\r\n __IO uint32_t ENDN; /*!< FDCAN Endian register, Address offset: 0x004 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x008 */\r\n __IO uint32_t DBTP; /*!< FDCAN Data Bit Timing & Prescaler register, Address offset: 0x00C */\r\n __IO uint32_t TEST; /*!< FDCAN Test register, Address offset: 0x010 */\r\n __IO uint32_t RWD; /*!< FDCAN RAM Watchdog register, Address offset: 0x014 */\r\n __IO uint32_t CCCR; /*!< FDCAN CC Control register, Address offset: 0x018 */\r\n __IO uint32_t NBTP; /*!< FDCAN Nominal Bit Timing & Prescaler register, Address offset: 0x01C */\r\n __IO uint32_t TSCC; /*!< FDCAN Timestamp Counter Configuration register, Address offset: 0x020 */\r\n __IO uint32_t TSCV; /*!< FDCAN Timestamp Counter Value register, Address offset: 0x024 */\r\n __IO uint32_t TOCC; /*!< FDCAN Timeout Counter Configuration register, Address offset: 0x028 */\r\n __IO uint32_t TOCV; /*!< FDCAN Timeout Counter Value register, Address offset: 0x02C */\r\n uint32_t RESERVED2[4]; /*!< Reserved, 0x030 - 0x03C */\r\n __IO uint32_t ECR; /*!< FDCAN Error Counter register, Address offset: 0x040 */\r\n __IO uint32_t PSR; /*!< FDCAN Protocol Status register, Address offset: 0x044 */\r\n __IO uint32_t TDCR; /*!< FDCAN Transmitter Delay Compensation register, Address offset: 0x048 */\r\n uint32_t RESERVED3; /*!< Reserved, 0x04C */\r\n __IO uint32_t IR; /*!< FDCAN Interrupt register, Address offset: 0x050 */\r\n __IO uint32_t IE; /*!< FDCAN Interrupt Enable register, Address offset: 0x054 */\r\n __IO uint32_t ILS; /*!< FDCAN Interrupt Line Select register, Address offset: 0x058 */\r\n __IO uint32_t ILE; /*!< FDCAN Interrupt Line Enable register, Address offset: 0x05C */\r\n uint32_t RESERVED4[8]; /*!< Reserved, 0x060 - 0x07C */\r\n __IO uint32_t RXGFC; /*!< FDCAN Global Filter Configuration register, Address offset: 0x080 */\r\n __IO uint32_t XIDAM; /*!< FDCAN Extended ID AND Mask register, Address offset: 0x084 */\r\n __IO uint32_t HPMS; /*!< FDCAN High Priority Message Status register, Address offset: 0x088 */\r\n uint32_t RESERVED5; /*!< Reserved, 0x08C */\r\n __IO uint32_t RXF0S; /*!< FDCAN Rx FIFO 0 Status register, Address offset: 0x090 */\r\n __IO uint32_t RXF0A; /*!< FDCAN Rx FIFO 0 Acknowledge register, Address offset: 0x094 */\r\n __IO uint32_t RXF1S; /*!< FDCAN Rx FIFO 1 Status register, Address offset: 0x098 */\r\n __IO uint32_t RXF1A; /*!< FDCAN Rx FIFO 1 Acknowledge register, Address offset: 0x09C */\r\n uint32_t RESERVED6[8]; /*!< Reserved, 0x0A0 - 0x0BC */\r\n __IO uint32_t TXBC; /*!< FDCAN Tx Buffer Configuration register, Address offset: 0x0C0 */\r\n __IO uint32_t TXFQS; /*!< FDCAN Tx FIFO/Queue Status register, Address offset: 0x0C4 */\r\n __IO uint32_t TXBRP; /*!< FDCAN Tx Buffer Request Pending register, Address offset: 0x0C8 */\r\n __IO uint32_t TXBAR; /*!< FDCAN Tx Buffer Add Request register, Address offset: 0x0CC */\r\n __IO uint32_t TXBCR; /*!< FDCAN Tx Buffer Cancellation Request register, Address offset: 0x0D0 */\r\n __IO uint32_t TXBTO; /*!< FDCAN Tx Buffer Transmission Occurred register, Address offset: 0x0D4 */\r\n __IO uint32_t TXBCF; /*!< FDCAN Tx Buffer Cancellation Finished register, Address offset: 0x0D8 */\r\n __IO uint32_t TXBTIE; /*!< FDCAN Tx Buffer Transmission Interrupt Enable register, Address offset: 0x0DC */\r\n __IO uint32_t TXBCIE; /*!< FDCAN Tx Buffer Cancellation Finished Interrupt Enable register, Address offset: 0x0E0 */\r\n __IO uint32_t TXEFS; /*!< FDCAN Tx Event FIFO Status register, Address offset: 0x0E4 */\r\n __IO uint32_t TXEFA; /*!< FDCAN Tx Event FIFO Acknowledge register, Address offset: 0x0E8 */\r\n} FDCAN_GlobalTypeDef;\r\n\r\n/**\r\n * @brief FD Controller Area Network Configuration\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CKDIV; /*!< FDCAN clock divider register, Address offset: 0x100 + 0x000 */\r\n} FDCAN_Config_TypeDef;\r\n\r\n/**\r\n * @brief Comparator\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< COMP control and status register, Address offset: 0x00 */\r\n} COMP_TypeDef;\r\n\r\n/**\r\n * @brief CRC calculation unit\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t DR; /*!< CRC Data register, Address offset: 0x00 */\r\n __IO uint32_t IDR; /*!< CRC Independent data register, Address offset: 0x04 */\r\n __IO uint32_t CR; /*!< CRC Control register, Address offset: 0x08 */\r\n uint32_t RESERVED0; /*!< Reserved, 0x0C */\r\n __IO uint32_t INIT; /*!< Initial CRC value register, Address offset: 0x10 */\r\n __IO uint32_t POL; /*!< CRC polynomial register, Address offset: 0x14 */\r\n} CRC_TypeDef;\r\n\r\n/**\r\n * @brief Clock Recovery System\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< CRS ccontrol register, Address offset: 0x00 */\r\n __IO uint32_t CFGR; /*!< CRS configuration register, Address offset: 0x04 */\r\n __IO uint32_t ISR; /*!< CRS interrupt and status register, Address offset: 0x08 */\r\n __IO uint32_t ICR; /*!< CRS interrupt flag clear register, Address offset: 0x0C */\r\n} CRS_TypeDef;\r\n\r\n/**\r\n * @brief Digital to Analog Converter\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< DAC control register, Address offset: 0x00 */\r\n __IO uint32_t SWTRIGR; /*!< DAC software trigger register, Address offset: 0x04 */\r\n __IO uint32_t DHR12R1; /*!< DAC channel1 12-bit right-aligned data holding register, Address offset: 0x08 */\r\n __IO uint32_t DHR12L1; /*!< DAC channel1 12-bit left aligned data holding register, Address offset: 0x0C */\r\n __IO uint32_t DHR8R1; /*!< DAC channel1 8-bit right aligned data holding register, Address offset: 0x10 */\r\n __IO uint32_t DHR12R2; /*!< DAC channel2 12-bit right aligned data holding register, Address offset: 0x14 */\r\n __IO uint32_t DHR12L2; /*!< DAC channel2 12-bit left aligned data holding register, Address offset: 0x18 */\r\n __IO uint32_t DHR8R2; /*!< DAC channel2 8-bit right-aligned data holding register, Address offset: 0x1C */\r\n __IO uint32_t DHR12RD; /*!< Dual DAC 12-bit right-aligned data holding register, Address offset: 0x20 */\r\n __IO uint32_t DHR12LD; /*!< DUAL DAC 12-bit left aligned data holding register, Address offset: 0x24 */\r\n __IO uint32_t DHR8RD; /*!< DUAL DAC 8-bit right aligned data holding register, Address offset: 0x28 */\r\n __IO uint32_t DOR1; /*!< DAC channel1 data output register, Address offset: 0x2C */\r\n __IO uint32_t DOR2; /*!< DAC channel2 data output register, Address offset: 0x30 */\r\n __IO uint32_t SR; /*!< DAC status register, Address offset: 0x34 */\r\n __IO uint32_t CCR; /*!< DAC calibration control register, Address offset: 0x38 */\r\n __IO uint32_t MCR; /*!< DAC mode control register, Address offset: 0x3C */\r\n __IO uint32_t SHSR1; /*!< DAC Sample and Hold sample time register 1, Address offset: 0x40 */\r\n __IO uint32_t SHSR2; /*!< DAC Sample and Hold sample time register 2, Address offset: 0x44 */\r\n __IO uint32_t SHHR; /*!< DAC Sample and Hold hold time register, Address offset: 0x48 */\r\n __IO uint32_t SHRR; /*!< DAC Sample and Hold refresh time register, Address offset: 0x4C */\r\n __IO uint32_t RESERVED[2];\r\n __IO uint32_t STR1; /*!< DAC Sawtooth register, Address offset: 0x58 */\r\n __IO uint32_t STR2; /*!< DAC Sawtooth register, Address offset: 0x5C */\r\n __IO uint32_t STMODR; /*!< DAC Sawtooth Mode register, Address offset: 0x60 */\r\n} DAC_TypeDef;\r\n\r\n/**\r\n * @brief Debug MCU\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IDCODE; /*!< MCU device ID code, Address offset: 0x00 */\r\n __IO uint32_t CR; /*!< Debug MCU configuration register, Address offset: 0x04 */\r\n __IO uint32_t APB1FZR1; /*!< Debug MCU APB1 freeze register 1, Address offset: 0x08 */\r\n __IO uint32_t APB1FZR2; /*!< Debug MCU APB1 freeze register 2, Address offset: 0x0C */\r\n __IO uint32_t APB2FZ; /*!< Debug MCU APB2 freeze register, Address offset: 0x10 */\r\n} DBGMCU_TypeDef;\r\n\r\n/**\r\n * @brief DMA Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA channel x configuration register */\r\n __IO uint32_t CNDTR; /*!< DMA channel x number of data register */\r\n __IO uint32_t CPAR; /*!< DMA channel x peripheral address register */\r\n __IO uint32_t CMAR; /*!< DMA channel x memory address register */\r\n} DMA_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< DMA interrupt status register, Address offset: 0x00 */\r\n __IO uint32_t IFCR; /*!< DMA interrupt flag clear register, Address offset: 0x04 */\r\n} DMA_TypeDef;\r\n\r\n/**\r\n * @brief DMA Multiplexer\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CCR; /*!< DMA Multiplexer Channel x Control Register Address offset: 0x0004 * (channel x) */\r\n}DMAMUX_Channel_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< DMA Channel Status Register Address offset: 0x0080 */\r\n __IO uint32_t CFR; /*!< DMA Channel Clear Flag Register Address offset: 0x0084 */\r\n}DMAMUX_ChannelStatus_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGCR; /*!< DMA Request Generator x Control Register Address offset: 0x0100 + 0x0004 * (Req Gen x) */\r\n}DMAMUX_RequestGen_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t RGSR; /*!< DMA Request Generator Status Register Address offset: 0x0140 */\r\n __IO uint32_t RGCFR; /*!< DMA Request Generator Clear Flag Register Address offset: 0x0144 */\r\n}DMAMUX_RequestGenStatus_TypeDef;\r\n\r\n/**\r\n * @brief External Interrupt/Event Controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t IMR1; /*!< EXTI Interrupt mask register 1, Address offset: 0x00 */\r\n __IO uint32_t EMR1; /*!< EXTI Event mask register 1, Address offset: 0x04 */\r\n __IO uint32_t RTSR1; /*!< EXTI Rising trigger selection register 1, Address offset: 0x08 */\r\n __IO uint32_t FTSR1; /*!< EXTI Falling trigger selection register 1, Address offset: 0x0C */\r\n __IO uint32_t SWIER1; /*!< EXTI Software interrupt event register 1, Address offset: 0x10 */\r\n __IO uint32_t PR1; /*!< EXTI Pending register 1, Address offset: 0x14 */\r\n uint32_t RESERVED1; /*!< Reserved, 0x18 */\r\n uint32_t RESERVED2; /*!< Reserved, 0x1C */\r\n __IO uint32_t IMR2; /*!< EXTI Interrupt mask register 2, Address offset: 0x20 */\r\n __IO uint32_t EMR2; /*!< EXTI Event mask register 2, Address offset: 0x24 */\r\n __IO uint32_t RTSR2; /*!< EXTI Rising trigger selection register 2, Address offset: 0x28 */\r\n __IO uint32_t FTSR2; /*!< EXTI Falling trigger selection register 2, Address offset: 0x2C */\r\n __IO uint32_t SWIER2; /*!< EXTI Software interrupt event register 2, Address offset: 0x30 */\r\n __IO uint32_t PR2; /*!< EXTI Pending register 2, Address offset: 0x34 */\r\n} EXTI_TypeDef;\r\n\r\n/**\r\n * @brief FLASH Registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ACR; /*!< FLASH access control register, Address offset: 0x00 */\r\n __IO uint32_t PDKEYR; /*!< FLASH power down key register, Address offset: 0x04 */\r\n __IO uint32_t KEYR; /*!< FLASH key register, Address offset: 0x08 */\r\n __IO uint32_t OPTKEYR; /*!< FLASH option key register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< FLASH status register, Address offset: 0x10 */\r\n __IO uint32_t CR; /*!< FLASH control register, Address offset: 0x14 */\r\n __IO uint32_t ECCR; /*!< FLASH ECC register, Address offset: 0x18 */\r\n uint32_t RESERVED1; /*!< Reserved1, Address offset: 0x1C */\r\n __IO uint32_t OPTR; /*!< FLASH option register, Address offset: 0x20 */\r\n __IO uint32_t PCROP1SR; /*!< FLASH bank1 PCROP start address register, Address offset: 0x24 */\r\n __IO uint32_t PCROP1ER; /*!< FLASH bank1 PCROP end address register, Address offset: 0x28 */\r\n __IO uint32_t WRP1AR; /*!< FLASH bank1 WRP area A address register, Address offset: 0x2C */\r\n __IO uint32_t WRP1BR; /*!< FLASH bank1 WRP area B address register, Address offset: 0x30 */\r\n uint32_t RESERVED2[15]; /*!< Reserved2, Address offset: 0x34 */\r\n __IO uint32_t SEC1R; /*!< FLASH Securable memory register bank1, Address offset: 0x70 */\r\n} FLASH_TypeDef;\r\n\r\n/**\r\n * @brief FMAC\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t X1BUFCFG; /*!< FMAC X1 Buffer Configuration register, Address offset: 0x00 */\r\n __IO uint32_t X2BUFCFG; /*!< FMAC X2 Buffer Configuration register, Address offset: 0x04 */\r\n __IO uint32_t YBUFCFG; /*!< FMAC Y Buffer Configuration register, Address offset: 0x08 */\r\n __IO uint32_t PARAM; /*!< FMAC Parameter register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< FMAC Control register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< FMAC Status register, Address offset: 0x14 */\r\n __IO uint32_t WDATA; /*!< FMAC Write Data register, Address offset: 0x18 */\r\n __IO uint32_t RDATA; /*!< FMAC Read Data register, Address offset: 0x1C */\r\n} FMAC_TypeDef;\r\n\r\n\r\n/**\r\n * @brief General Purpose I/O\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MODER; /*!< GPIO port mode register, Address offset: 0x00 */\r\n __IO uint32_t OTYPER; /*!< GPIO port output type register, Address offset: 0x04 */\r\n __IO uint32_t OSPEEDR; /*!< GPIO port output speed register, Address offset: 0x08 */\r\n __IO uint32_t PUPDR; /*!< GPIO port pull-up/pull-down register, Address offset: 0x0C */\r\n __IO uint32_t IDR; /*!< GPIO port input data register, Address offset: 0x10 */\r\n __IO uint32_t ODR; /*!< GPIO port output data register, Address offset: 0x14 */\r\n __IO uint32_t BSRR; /*!< GPIO port bit set/reset register, Address offset: 0x18 */\r\n __IO uint32_t LCKR; /*!< GPIO port configuration lock register, Address offset: 0x1C */\r\n __IO uint32_t AFR[2]; /*!< GPIO alternate function registers, Address offset: 0x20-0x24 */\r\n __IO uint32_t BRR; /*!< GPIO Bit Reset register, Address offset: 0x28 */\r\n} GPIO_TypeDef;\r\n\r\n/**\r\n * @brief Inter-integrated Circuit Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< I2C Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< I2C Control register 2, Address offset: 0x04 */\r\n __IO uint32_t OAR1; /*!< I2C Own address 1 register, Address offset: 0x08 */\r\n __IO uint32_t OAR2; /*!< I2C Own address 2 register, Address offset: 0x0C */\r\n __IO uint32_t TIMINGR; /*!< I2C Timing register, Address offset: 0x10 */\r\n __IO uint32_t TIMEOUTR; /*!< I2C Timeout register, Address offset: 0x14 */\r\n __IO uint32_t ISR; /*!< I2C Interrupt and status register, Address offset: 0x18 */\r\n __IO uint32_t ICR; /*!< I2C Interrupt clear register, Address offset: 0x1C */\r\n __IO uint32_t PECR; /*!< I2C PEC register, Address offset: 0x20 */\r\n __IO uint32_t RXDR; /*!< I2C Receive data register, Address offset: 0x24 */\r\n __IO uint32_t TXDR; /*!< I2C Transmit data register, Address offset: 0x28 */\r\n} I2C_TypeDef;\r\n\r\n/**\r\n * @brief Independent WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t KR; /*!< IWDG Key register, Address offset: 0x00 */\r\n __IO uint32_t PR; /*!< IWDG Prescaler register, Address offset: 0x04 */\r\n __IO uint32_t RLR; /*!< IWDG Reload register, Address offset: 0x08 */\r\n __IO uint32_t SR; /*!< IWDG Status register, Address offset: 0x0C */\r\n __IO uint32_t WINR; /*!< IWDG Window register, Address offset: 0x10 */\r\n} IWDG_TypeDef;\r\n\r\n/**\r\n * @brief LPTIMER\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t ISR; /*!< LPTIM Interrupt and Status register, Address offset: 0x00 */\r\n __IO uint32_t ICR; /*!< LPTIM Interrupt Clear register, Address offset: 0x04 */\r\n __IO uint32_t IER; /*!< LPTIM Interrupt Enable register, Address offset: 0x08 */\r\n __IO uint32_t CFGR; /*!< LPTIM Configuration register, Address offset: 0x0C */\r\n __IO uint32_t CR; /*!< LPTIM Control register, Address offset: 0x10 */\r\n __IO uint32_t CMP; /*!< LPTIM Compare register, Address offset: 0x14 */\r\n __IO uint32_t ARR; /*!< LPTIM Autoreload register, Address offset: 0x18 */\r\n __IO uint32_t CNT; /*!< LPTIM Counter register, Address offset: 0x1C */\r\n __IO uint32_t OR; /*!< LPTIM Option register, Address offset: 0x20 */\r\n} LPTIM_TypeDef;\r\n\r\n/**\r\n * @brief Operational Amplifier (OPAMP)\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< OPAMP control/status register, Address offset: 0x00 */\r\n __IO uint32_t RESERVED[5]; /*!< OPAMP offset trimming register for normal mode, Address offset: 0x04 */\r\n __IO uint32_t TCMR; /*!< OPAMP timer controlled mux mode register, Address offset: 0x18 */\r\n} OPAMP_TypeDef;\r\n\r\n/**\r\n * @brief Power Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< PWR power control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< PWR power control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< PWR power control register 3, Address offset: 0x08 */\r\n __IO uint32_t CR4; /*!< PWR power control register 4, Address offset: 0x0C */\r\n __IO uint32_t SR1; /*!< PWR power status register 1, Address offset: 0x10 */\r\n __IO uint32_t SR2; /*!< PWR power status register 2, Address offset: 0x14 */\r\n __IO uint32_t SCR; /*!< PWR power status reset register, Address offset: 0x18 */\r\n uint32_t RESERVED; /*!< Reserved, Address offset: 0x1C */\r\n __IO uint32_t PUCRA; /*!< Pull_up control register of portA, Address offset: 0x20 */\r\n __IO uint32_t PDCRA; /*!< Pull_Down control register of portA, Address offset: 0x24 */\r\n __IO uint32_t PUCRB; /*!< Pull_up control register of portB, Address offset: 0x28 */\r\n __IO uint32_t PDCRB; /*!< Pull_Down control register of portB, Address offset: 0x2C */\r\n __IO uint32_t PUCRC; /*!< Pull_up control register of portC, Address offset: 0x30 */\r\n __IO uint32_t PDCRC; /*!< Pull_Down control register of portC, Address offset: 0x34 */\r\n __IO uint32_t PUCRD; /*!< Pull_up control register of portD, Address offset: 0x38 */\r\n __IO uint32_t PDCRD; /*!< Pull_Down control register of portD, Address offset: 0x3C */\r\n __IO uint32_t PUCRE; /*!< Pull_up control register of portE, Address offset: 0x40 */\r\n __IO uint32_t PDCRE; /*!< Pull_Down control register of portE, Address offset: 0x44 */\r\n __IO uint32_t PUCRF; /*!< Pull_up control register of portF, Address offset: 0x48 */\r\n __IO uint32_t PDCRF; /*!< Pull_Down control register of portF, Address offset: 0x4C */\r\n __IO uint32_t PUCRG; /*!< Pull_up control register of portG, Address offset: 0x50 */\r\n __IO uint32_t PDCRG; /*!< Pull_Down control register of portG, Address offset: 0x54 */\r\n uint32_t RESERVED1[10]; /*!< Reserved Address offset: 0x58 - 0x7C */\r\n __IO uint32_t CR5; /*!< PWR power control register 5, Address offset: 0x80 */\r\n} PWR_TypeDef;\r\n\r\n\r\n/**\r\n * @brief Reset and Clock Control\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RCC clock control register, Address offset: 0x00 */\r\n __IO uint32_t ICSCR; /*!< RCC internal clock sources calibration register, Address offset: 0x04 */\r\n __IO uint32_t CFGR; /*!< RCC clock configuration register, Address offset: 0x08 */\r\n __IO uint32_t PLLCFGR; /*!< RCC system PLL configuration register, Address offset: 0x0C */\r\n uint32_t RESERVED0; /*!< Reserved, Address offset: 0x10 */\r\n uint32_t RESERVED1; /*!< Reserved, Address offset: 0x14 */\r\n __IO uint32_t CIER; /*!< RCC clock interrupt enable register, Address offset: 0x18 */\r\n __IO uint32_t CIFR; /*!< RCC clock interrupt flag register, Address offset: 0x1C */\r\n __IO uint32_t CICR; /*!< RCC clock interrupt clear register, Address offset: 0x20 */\r\n uint32_t RESERVED2; /*!< Reserved, Address offset: 0x24 */\r\n __IO uint32_t AHB1RSTR; /*!< RCC AHB1 peripheral reset register, Address offset: 0x28 */\r\n __IO uint32_t AHB2RSTR; /*!< RCC AHB2 peripheral reset register, Address offset: 0x2C */\r\n __IO uint32_t AHB3RSTR; /*!< RCC AHB3 peripheral reset register, Address offset: 0x30 */\r\n uint32_t RESERVED3; /*!< Reserved, Address offset: 0x34 */\r\n __IO uint32_t APB1RSTR1; /*!< RCC APB1 peripheral reset register 1, Address offset: 0x38 */\r\n __IO uint32_t APB1RSTR2; /*!< RCC APB1 peripheral reset register 2, Address offset: 0x3C */\r\n __IO uint32_t APB2RSTR; /*!< RCC APB2 peripheral reset register, Address offset: 0x40 */\r\n uint32_t RESERVED4; /*!< Reserved, Address offset: 0x44 */\r\n __IO uint32_t AHB1ENR; /*!< RCC AHB1 peripheral clocks enable register, Address offset: 0x48 */\r\n __IO uint32_t AHB2ENR; /*!< RCC AHB2 peripheral clocks enable register, Address offset: 0x4C */\r\n __IO uint32_t AHB3ENR; /*!< RCC AHB3 peripheral clocks enable register, Address offset: 0x50 */\r\n uint32_t RESERVED5; /*!< Reserved, Address offset: 0x54 */\r\n __IO uint32_t APB1ENR1; /*!< RCC APB1 peripheral clocks enable register 1, Address offset: 0x58 */\r\n __IO uint32_t APB1ENR2; /*!< RCC APB1 peripheral clocks enable register 2, Address offset: 0x5C */\r\n __IO uint32_t APB2ENR; /*!< RCC APB2 peripheral clocks enable register, Address offset: 0x60 */\r\n uint32_t RESERVED6; /*!< Reserved, Address offset: 0x64 */\r\n __IO uint32_t AHB1SMENR; /*!< RCC AHB1 peripheral clocks enable in sleep and stop modes register, Address offset: 0x68 */\r\n __IO uint32_t AHB2SMENR; /*!< RCC AHB2 peripheral clocks enable in sleep and stop modes register, Address offset: 0x6C */\r\n __IO uint32_t AHB3SMENR; /*!< RCC AHB3 peripheral clocks enable in sleep and stop modes register, Address offset: 0x70 */\r\n uint32_t RESERVED7; /*!< Reserved, Address offset: 0x74 */\r\n __IO uint32_t APB1SMENR1; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 1, Address offset: 0x78 */\r\n __IO uint32_t APB1SMENR2; /*!< RCC APB1 peripheral clocks enable in sleep mode and stop modes register 2, Address offset: 0x7C */\r\n __IO uint32_t APB2SMENR; /*!< RCC APB2 peripheral clocks enable in sleep mode and stop modes register, Address offset: 0x80 */\r\n uint32_t RESERVED8; /*!< Reserved, Address offset: 0x84 */\r\n __IO uint32_t CCIPR; /*!< RCC peripherals independent clock configuration register, Address offset: 0x88 */\r\n uint32_t RESERVED9; /*!< Reserved, Address offset: 0x8C */\r\n __IO uint32_t BDCR; /*!< RCC backup domain control register, Address offset: 0x90 */\r\n __IO uint32_t CSR; /*!< RCC clock control & status register, Address offset: 0x94 */\r\n __IO uint32_t CRRCR; /*!< RCC clock recovery RC register, Address offset: 0x98 */\r\n __IO uint32_t CCIPR2; /*!< RCC peripherals independent clock configuration register 2, Address offset: 0x9C */\r\n} RCC_TypeDef;\r\n\r\n/**\r\n * @brief Real-Time Clock\r\n */\r\n/*\r\n* @brief Specific device feature definitions\r\n*/\r\n#define RTC_TAMP_INT_6_SUPPORT\r\n#define RTC_TAMP_INT_NB 4u\r\n\r\n#define RTC_TAMP_NB 3u\r\n#define RTC_BACKUP_NB 16u\r\n\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t TR; /*!< RTC time register, Address offset: 0x00 */\r\n __IO uint32_t DR; /*!< RTC date register, Address offset: 0x04 */\r\n __IO uint32_t SSR; /*!< RTC sub second register, Address offset: 0x08 */\r\n __IO uint32_t ICSR; /*!< RTC initialization control and status register, Address offset: 0x0C */\r\n __IO uint32_t PRER; /*!< RTC prescaler register, Address offset: 0x10 */\r\n __IO uint32_t WUTR; /*!< RTC wakeup timer register, Address offset: 0x14 */\r\n __IO uint32_t CR; /*!< RTC control register, Address offset: 0x18 */\r\n uint32_t RESERVED0; /*!< Reserved Address offset: 0x1C */\r\n uint32_t RESERVED1; /*!< Reserved Address offset: 0x20 */\r\n __IO uint32_t WPR; /*!< RTC write protection register, Address offset: 0x24 */\r\n __IO uint32_t CALR; /*!< RTC calibration register, Address offset: 0x28 */\r\n __IO uint32_t SHIFTR; /*!< RTC shift control register, Address offset: 0x2C */\r\n __IO uint32_t TSTR; /*!< RTC time stamp time register, Address offset: 0x30 */\r\n __IO uint32_t TSDR; /*!< RTC time stamp date register, Address offset: 0x34 */\r\n __IO uint32_t TSSSR; /*!< RTC time-stamp sub second register, Address offset: 0x38 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x3C */\r\n __IO uint32_t ALRMAR; /*!< RTC alarm A register, Address offset: 0x40 */\r\n __IO uint32_t ALRMASSR; /*!< RTC alarm A sub second register, Address offset: 0x44 */\r\n __IO uint32_t ALRMBR; /*!< RTC alarm B register, Address offset: 0x48 */\r\n __IO uint32_t ALRMBSSR; /*!< RTC alarm B sub second register, Address offset: 0x4C */\r\n __IO uint32_t SR; /*!< RTC Status register, Address offset: 0x50 */\r\n __IO uint32_t MISR; /*!< RTC Masked Interrupt Status register, Address offset: 0x54 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x58 */\r\n __IO uint32_t SCR; /*!< RTC Status Clear register, Address offset: 0x5C */\r\n} RTC_TypeDef;\r\n\r\n/**\r\n * @brief Tamper and backup registers\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TAMP configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TAMP configuration register 2, Address offset: 0x04 */\r\n uint32_t RESERVED0; /*!< no configuration register 3, Address offset: 0x08 */\r\n __IO uint32_t FLTCR; /*!< TAMP filter control register, Address offset: 0x0C */\r\n uint32_t RESERVED1[6]; /*!< Reserved Address offset: 0x10 - 0x24 */\r\n uint32_t RESERVED2; /*!< Reserved Address offset: 0x28 */\r\n __IO uint32_t IER; /*!< TAMP Interrupt enable register, Address offset: 0x2C */\r\n __IO uint32_t SR; /*!< TAMP Status register, Address offset: 0x30 */\r\n __IO uint32_t MISR; /*!< TAMP Masked Interrupt Status register Address offset: 0x34 */\r\n uint32_t RESERVED3; /*!< Reserved Address offset: 0x38 */\r\n __IO uint32_t SCR; /*!< TAMP Status clear register, Address offset: 0x3C */\r\n uint32_t RESERVED4[48]; /*!< Reserved Address offset: 0x040 - 0xFC */\r\n __IO uint32_t BKP0R; /*!< TAMP backup register 0, Address offset: 0x100 */\r\n __IO uint32_t BKP1R; /*!< TAMP backup register 1, Address offset: 0x104 */\r\n __IO uint32_t BKP2R; /*!< TAMP backup register 2, Address offset: 0x108 */\r\n __IO uint32_t BKP3R; /*!< TAMP backup register 3, Address offset: 0x10C */\r\n __IO uint32_t BKP4R; /*!< TAMP backup register 4, Address offset: 0x110 */\r\n __IO uint32_t BKP5R; /*!< TAMP backup register 5, Address offset: 0x114 */\r\n __IO uint32_t BKP6R; /*!< TAMP backup register 6, Address offset: 0x118 */\r\n __IO uint32_t BKP7R; /*!< TAMP backup register 7, Address offset: 0x11C */\r\n __IO uint32_t BKP8R; /*!< TAMP backup register 8, Address offset: 0x120 */\r\n __IO uint32_t BKP9R; /*!< TAMP backup register 9, Address offset: 0x124 */\r\n __IO uint32_t BKP10R; /*!< TAMP backup register 10, Address offset: 0x128 */\r\n __IO uint32_t BKP11R; /*!< TAMP backup register 11, Address offset: 0x12C */\r\n __IO uint32_t BKP12R; /*!< TAMP backup register 12, Address offset: 0x130 */\r\n __IO uint32_t BKP13R; /*!< TAMP backup register 13, Address offset: 0x134 */\r\n __IO uint32_t BKP14R; /*!< TAMP backup register 14, Address offset: 0x138 */\r\n __IO uint32_t BKP15R; /*!< TAMP backup register 15, Address offset: 0x13C */\r\n} TAMP_TypeDef;\r\n\r\n/**\r\n * @brief Serial Audio Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t GCR; /*!< SAI global configuration register, Address offset: 0x00 */\r\n uint32_t RESERVED[16]; /*!< Reserved, Address offset: 0x04 to 0x40 */\r\n __IO uint32_t PDMCR; /*!< SAI PDM control register, Address offset: 0x44 */\r\n __IO uint32_t PDMDLY; /*!< SAI PDM delay register, Address offset: 0x48 */\r\n} SAI_TypeDef;\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SAI block x configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t CR2; /*!< SAI block x configuration register 2, Address offset: 0x08 */\r\n __IO uint32_t FRCR; /*!< SAI block x frame configuration register, Address offset: 0x0C */\r\n __IO uint32_t SLOTR; /*!< SAI block x slot register, Address offset: 0x10 */\r\n __IO uint32_t IMR; /*!< SAI block x interrupt mask register, Address offset: 0x14 */\r\n __IO uint32_t SR; /*!< SAI block x status register, Address offset: 0x18 */\r\n __IO uint32_t CLRFR; /*!< SAI block x clear flag register, Address offset: 0x1C */\r\n __IO uint32_t DR; /*!< SAI block x data register, Address offset: 0x20 */\r\n} SAI_Block_TypeDef;\r\n\r\n/**\r\n * @brief Serial Peripheral Interface\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< SPI Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< SPI Control register 2, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< SPI Status register, Address offset: 0x08 */\r\n __IO uint32_t DR; /*!< SPI data register, Address offset: 0x0C */\r\n __IO uint32_t CRCPR; /*!< SPI CRC polynomial register, Address offset: 0x10 */\r\n __IO uint32_t RXCRCR; /*!< SPI Rx CRC register, Address offset: 0x14 */\r\n __IO uint32_t TXCRCR; /*!< SPI Tx CRC register, Address offset: 0x18 */\r\n __IO uint32_t I2SCFGR; /*!< SPI_I2S configuration register, Address offset: 0x1C */\r\n __IO uint32_t I2SPR; /*!< SPI_I2S prescaler register, Address offset: 0x20 */\r\n} SPI_TypeDef;\r\n\r\n/**\r\n * @brief System configuration controller\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t MEMRMP; /*!< SYSCFG memory remap register, Address offset: 0x00 */\r\n __IO uint32_t CFGR1; /*!< SYSCFG configuration register 1, Address offset: 0x04 */\r\n __IO uint32_t EXTICR[4]; /*!< SYSCFG external interrupt configuration registers, Address offset: 0x08-0x14 */\r\n __IO uint32_t SCSR; /*!< SYSCFG CCMSRAM control and status register, Address offset: 0x18 */\r\n __IO uint32_t CFGR2; /*!< SYSCFG configuration register 2, Address offset: 0x1C */\r\n __IO uint32_t SWPR; /*!< SYSCFG CCMSRAM write protection register, Address offset: 0x20 */\r\n __IO uint32_t SKR; /*!< SYSCFG CCMSRAM Key Register, Address offset: 0x24 */\r\n} SYSCFG_TypeDef;\r\n\r\n/**\r\n * @brief TIM\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< TIM control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< TIM control register 2, Address offset: 0x04 */\r\n __IO uint32_t SMCR; /*!< TIM slave mode control register, Address offset: 0x08 */\r\n __IO uint32_t DIER; /*!< TIM DMA/interrupt enable register, Address offset: 0x0C */\r\n __IO uint32_t SR; /*!< TIM status register, Address offset: 0x10 */\r\n __IO uint32_t EGR; /*!< TIM event generation register, Address offset: 0x14 */\r\n __IO uint32_t CCMR1; /*!< TIM capture/compare mode register 1, Address offset: 0x18 */\r\n __IO uint32_t CCMR2; /*!< TIM capture/compare mode register 2, Address offset: 0x1C */\r\n __IO uint32_t CCER; /*!< TIM capture/compare enable register, Address offset: 0x20 */\r\n __IO uint32_t CNT; /*!< TIM counter register, Address offset: 0x24 */\r\n __IO uint32_t PSC; /*!< TIM prescaler, Address offset: 0x28 */\r\n __IO uint32_t ARR; /*!< TIM auto-reload register, Address offset: 0x2C */\r\n __IO uint32_t RCR; /*!< TIM repetition counter register, Address offset: 0x30 */\r\n __IO uint32_t CCR1; /*!< TIM capture/compare register 1, Address offset: 0x34 */\r\n __IO uint32_t CCR2; /*!< TIM capture/compare register 2, Address offset: 0x38 */\r\n __IO uint32_t CCR3; /*!< TIM capture/compare register 3, Address offset: 0x3C */\r\n __IO uint32_t CCR4; /*!< TIM capture/compare register 4, Address offset: 0x40 */\r\n __IO uint32_t BDTR; /*!< TIM break and dead-time register, Address offset: 0x44 */\r\n __IO uint32_t CCR5; /*!< TIM capture/compare register 5, Address offset: 0x48 */\r\n __IO uint32_t CCR6; /*!< TIM capture/compare register 6, Address offset: 0x4C */\r\n __IO uint32_t CCMR3; /*!< TIM capture/compare mode register 3, Address offset: 0x50 */\r\n __IO uint32_t DTR2; /*!< TIM deadtime register 2, Address offset: 0x54 */\r\n __IO uint32_t ECR; /*!< TIM encoder control register, Address offset: 0x58 */\r\n __IO uint32_t TISEL; /*!< TIM Input Selection register, Address offset: 0x5C */\r\n __IO uint32_t AF1; /*!< TIM alternate function option register 1, Address offset: 0x60 */\r\n __IO uint32_t AF2; /*!< TIM alternate function option register 2, Address offset: 0x64 */\r\n __IO uint32_t OR ; /*!< TIM option register, Address offset: 0x68 */\r\n uint32_t RESERVED0[220];/*!< Reserved, Address offset: 0x6C */\r\n __IO uint32_t DCR; /*!< TIM DMA control register, Address offset: 0x3DC */\r\n __IO uint32_t DMAR; /*!< TIM DMA address for full transfer, Address offset: 0x3E0 */\r\n} TIM_TypeDef;\r\n\r\n/**\r\n * @brief Universal Synchronous Asynchronous Receiver Transmitter\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR1; /*!< USART Control register 1, Address offset: 0x00 */\r\n __IO uint32_t CR2; /*!< USART Control register 2, Address offset: 0x04 */\r\n __IO uint32_t CR3; /*!< USART Control register 3, Address offset: 0x08 */\r\n __IO uint32_t BRR; /*!< USART Baud rate register, Address offset: 0x0C */\r\n __IO uint32_t GTPR; /*!< USART Guard time and prescaler register, Address offset: 0x10 */\r\n __IO uint32_t RTOR; /*!< USART Receiver Timeout register, Address offset: 0x14 */\r\n __IO uint32_t RQR; /*!< USART Request register, Address offset: 0x18 */\r\n __IO uint32_t ISR; /*!< USART Interrupt and status register, Address offset: 0x1C */\r\n __IO uint32_t ICR; /*!< USART Interrupt flag Clear register, Address offset: 0x20 */\r\n __IO uint32_t RDR; /*!< USART Receive Data register, Address offset: 0x24 */\r\n __IO uint32_t TDR; /*!< USART Transmit Data register, Address offset: 0x28 */\r\n __IO uint32_t PRESC; /*!< USART Prescaler register, Address offset: 0x2C */\r\n} USART_TypeDef;\r\n\r\n/**\r\n * @brief Universal Serial Bus Full Speed Device\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint16_t EP0R; /*!< USB Endpoint 0 register, Address offset: 0x00 */\r\n __IO uint16_t RESERVED0; /*!< Reserved */\r\n __IO uint16_t EP1R; /*!< USB Endpoint 1 register, Address offset: 0x04 */\r\n __IO uint16_t RESERVED1; /*!< Reserved */\r\n __IO uint16_t EP2R; /*!< USB Endpoint 2 register, Address offset: 0x08 */\r\n __IO uint16_t RESERVED2; /*!< Reserved */\r\n __IO uint16_t EP3R; /*!< USB Endpoint 3 register, Address offset: 0x0C */\r\n __IO uint16_t RESERVED3; /*!< Reserved */\r\n __IO uint16_t EP4R; /*!< USB Endpoint 4 register, Address offset: 0x10 */\r\n __IO uint16_t RESERVED4; /*!< Reserved */\r\n __IO uint16_t EP5R; /*!< USB Endpoint 5 register, Address offset: 0x14 */\r\n __IO uint16_t RESERVED5; /*!< Reserved */\r\n __IO uint16_t EP6R; /*!< USB Endpoint 6 register, Address offset: 0x18 */\r\n __IO uint16_t RESERVED6; /*!< Reserved */\r\n __IO uint16_t EP7R; /*!< USB Endpoint 7 register, Address offset: 0x1C */\r\n __IO uint16_t RESERVED7[17]; /*!< Reserved */\r\n __IO uint16_t CNTR; /*!< Control register, Address offset: 0x40 */\r\n __IO uint16_t RESERVED8; /*!< Reserved */\r\n __IO uint16_t ISTR; /*!< Interrupt status register, Address offset: 0x44 */\r\n __IO uint16_t RESERVED9; /*!< Reserved */\r\n __IO uint16_t FNR; /*!< Frame number register, Address offset: 0x48 */\r\n __IO uint16_t RESERVEDA; /*!< Reserved */\r\n __IO uint16_t DADDR; /*!< Device address register, Address offset: 0x4C */\r\n __IO uint16_t RESERVEDB; /*!< Reserved */\r\n __IO uint16_t BTABLE; /*!< Buffer Table address register, Address offset: 0x50 */\r\n __IO uint16_t RESERVEDC; /*!< Reserved */\r\n __IO uint16_t LPMCSR; /*!< LPM Control and Status register, Address offset: 0x54 */\r\n __IO uint16_t RESERVEDD; /*!< Reserved */\r\n __IO uint16_t BCDR; /*!< Battery Charging detector register, Address offset: 0x58 */\r\n __IO uint16_t RESERVEDE; /*!< Reserved */\r\n} USB_TypeDef;\r\n\r\n/**\r\n * @brief VREFBUF\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< VREFBUF control and status register, Address offset: 0x00 */\r\n __IO uint32_t CCR; /*!< VREFBUF calibration and control register, Address offset: 0x04 */\r\n} VREFBUF_TypeDef;\r\n\r\n/**\r\n * @brief Window WATCHDOG\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< WWDG Control register, Address offset: 0x00 */\r\n __IO uint32_t CFR; /*!< WWDG Configuration register, Address offset: 0x04 */\r\n __IO uint32_t SR; /*!< WWDG Status register, Address offset: 0x08 */\r\n} WWDG_TypeDef;\r\n\r\n\r\n/**\r\n * @brief RNG\r\n */\r\ntypedef struct\r\n{\r\n __IO uint32_t CR; /*!< RNG control register, Address offset: 0x00 */\r\n __IO uint32_t SR; /*!< RNG status register, Address offset: 0x04 */\r\n __IO uint32_t DR; /*!< RNG data register, Address offset: 0x08 */\r\n} RNG_TypeDef;\r\n\r\n/**\r\n * @brief CORDIC\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CSR; /*!< CORDIC control and status register, Address offset: 0x00 */\r\n __IO uint32_t WDATA; /*!< CORDIC argument register, Address offset: 0x04 */\r\n __IO uint32_t RDATA; /*!< CORDIC result register, Address offset: 0x08 */\r\n} CORDIC_TypeDef;\r\n\r\n/**\r\n * @brief UCPD\r\n */\r\n\r\ntypedef struct\r\n{\r\n __IO uint32_t CFG1; /*!< UCPD configuration register 1, Address offset: 0x00 */\r\n __IO uint32_t CFG2; /*!< UCPD configuration register 2, Address offset: 0x04 */\r\n __IO uint32_t RESERVED0; /*!< UCPD reserved register, Address offset: 0x08 */\r\n __IO uint32_t CR; /*!< UCPD control register, Address offset: 0x0C */\r\n __IO uint32_t IMR; /*!< UCPD interrupt mask register, Address offset: 0x10 */\r\n __IO uint32_t SR; /*!< UCPD status register, Address offset: 0x14 */\r\n __IO uint32_t ICR; /*!< UCPD interrupt flag clear register Address offset: 0x18 */\r\n __IO uint32_t TX_ORDSET; /*!< UCPD Tx ordered set type register, Address offset: 0x1C */\r\n __IO uint32_t TX_PAYSZ; /*!< UCPD Tx payload size register, Address offset: 0x20 */\r\n __IO uint32_t TXDR; /*!< UCPD Tx data register, Address offset: 0x24 */\r\n __IO uint32_t RX_ORDSET; /*!< UCPD Rx ordered set type register, Address offset: 0x28 */\r\n __IO uint32_t RX_PAYSZ; /*!< UCPD Rx payload size register, Address offset: 0x2C */\r\n __IO uint32_t RXDR; /*!< UCPD Rx data register, Address offset: 0x30 */\r\n __IO uint32_t RX_ORDEXT1; /*!< UCPD Rx ordered set extension 1 register, Address offset: 0x34 */\r\n __IO uint32_t RX_ORDEXT2; /*!< UCPD Rx ordered set extension 2 register, Address offset: 0x38 */\r\n} UCPD_TypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_memory_map\r\n * @{\r\n */\r\n\r\n#define FLASH_BASE (0x08000000UL) /*!< FLASH (up to 128 kB) base address */\r\n#define SRAM1_BASE (0x20000000UL) /*!< SRAM1(up to 16 KB) base address */\r\n#define SRAM2_BASE (0x20004000UL) /*!< SRAM2(6 KB) base address */\r\n#define CCMSRAM_BASE (0x10000000UL) /*!< CCMSRAM(10 KB) base address */\r\n#define PERIPH_BASE (0x40000000UL) /*!< Peripheral base address */\r\n\r\n#define SRAM1_BB_BASE (0x22000000UL) /*!< SRAM1(16 KB) base address in the bit-band region */\r\n#define SRAM2_BB_BASE (0x22080000UL) /*!< SRAM2(6 KB) base address in the bit-band region */\r\n#define CCMSRAM_BB_BASE (0x220B0000UL) /*!< CCMSRAM(10 KB) base address in the bit-band region */\r\n#define PERIPH_BB_BASE (0x42000000UL) /*!< Peripheral base address in the bit-band region */\r\n/* Legacy defines */\r\n#define SRAM_BASE SRAM1_BASE\r\n#define SRAM_BB_BASE SRAM1_BB_BASE\r\n\r\n#define SRAM1_SIZE_MAX (0x00004000UL) /*!< maximum SRAM1 size (up to 16 KBytes) */\r\n#define SRAM2_SIZE (0x00001800UL) /*!< SRAM2 size (6 KBytes) */\r\n#define CCMSRAM_SIZE (0x00002800UL) /*!< CCMSRAM size (10 KBytes) */\r\n\r\n/*!< Peripheral memory map */\r\n#define APB1PERIPH_BASE PERIPH_BASE\r\n#define APB2PERIPH_BASE (PERIPH_BASE + 0x00010000UL)\r\n#define AHB1PERIPH_BASE (PERIPH_BASE + 0x00020000UL)\r\n#define AHB2PERIPH_BASE (PERIPH_BASE + 0x08000000UL)\r\n\r\n\r\n/*!< APB1 peripherals */\r\n#define TIM2_BASE (APB1PERIPH_BASE + 0x0000UL)\r\n#define TIM3_BASE (APB1PERIPH_BASE + 0x0400UL)\r\n#define TIM4_BASE (APB1PERIPH_BASE + 0x0800UL)\r\n#define TIM6_BASE (APB1PERIPH_BASE + 0x1000UL)\r\n#define TIM7_BASE (APB1PERIPH_BASE + 0x1400UL)\r\n#define CRS_BASE (APB1PERIPH_BASE + 0x2000UL)\r\n#define TAMP_BASE (APB1PERIPH_BASE + 0x2400UL)\r\n#define RTC_BASE (APB1PERIPH_BASE + 0x2800UL)\r\n#define WWDG_BASE (APB1PERIPH_BASE + 0x2C00UL)\r\n#define IWDG_BASE (APB1PERIPH_BASE + 0x3000UL)\r\n#define SPI2_BASE (APB1PERIPH_BASE + 0x3800UL)\r\n#define SPI3_BASE (APB1PERIPH_BASE + 0x3C00UL)\r\n#define USART2_BASE (APB1PERIPH_BASE + 0x4400UL)\r\n#define USART3_BASE (APB1PERIPH_BASE + 0x4800UL)\r\n#define UART4_BASE (APB1PERIPH_BASE + 0x4C00UL)\r\n#define I2C1_BASE (APB1PERIPH_BASE + 0x5400UL)\r\n#define I2C2_BASE (APB1PERIPH_BASE + 0x5800UL)\r\n#define USB_BASE (APB1PERIPH_BASE + 0x5C00UL) /*!< USB_IP Peripheral Registers base address */\r\n#define USB_PMAADDR (APB1PERIPH_BASE + 0x6000UL) /*!< USB_IP Packet Memory Area base address */\r\n#define FDCAN1_BASE (APB1PERIPH_BASE + 0x6400UL)\r\n#define FDCAN_CONFIG_BASE (APB1PERIPH_BASE + 0x6500UL) /*!< FDCAN configuration registers base address */\r\n#define PWR_BASE (APB1PERIPH_BASE + 0x7000UL)\r\n#define I2C3_BASE (APB1PERIPH_BASE + 0x7800UL)\r\n#define LPTIM1_BASE (APB1PERIPH_BASE + 0x7C00UL)\r\n#define LPUART1_BASE (APB1PERIPH_BASE + 0x8000UL)\r\n#define UCPD1_BASE (APB1PERIPH_BASE + 0xA000UL)\r\n#define SRAMCAN_BASE (APB1PERIPH_BASE + 0xA400UL)\r\n\r\n/*!< APB2 peripherals */\r\n#define SYSCFG_BASE (APB2PERIPH_BASE + 0x0000UL)\r\n#define VREFBUF_BASE (APB2PERIPH_BASE + 0x0030UL)\r\n#define COMP1_BASE (APB2PERIPH_BASE + 0x0200UL)\r\n#define COMP2_BASE (APB2PERIPH_BASE + 0x0204UL)\r\n#define COMP3_BASE (APB2PERIPH_BASE + 0x0208UL)\r\n#define COMP4_BASE (APB2PERIPH_BASE + 0x020CUL)\r\n#define OPAMP_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP1_BASE (APB2PERIPH_BASE + 0x0300UL)\r\n#define OPAMP2_BASE (APB2PERIPH_BASE + 0x0304UL)\r\n#define OPAMP3_BASE (APB2PERIPH_BASE + 0x0308UL)\r\n\r\n#define EXTI_BASE (APB2PERIPH_BASE + 0x0400UL)\r\n#define TIM1_BASE (APB2PERIPH_BASE + 0x2C00UL)\r\n#define SPI1_BASE (APB2PERIPH_BASE + 0x3000UL)\r\n#define TIM8_BASE (APB2PERIPH_BASE + 0x3400UL)\r\n#define USART1_BASE (APB2PERIPH_BASE + 0x3800UL)\r\n#define TIM15_BASE (APB2PERIPH_BASE + 0x4000UL)\r\n#define TIM16_BASE (APB2PERIPH_BASE + 0x4400UL)\r\n#define TIM17_BASE (APB2PERIPH_BASE + 0x4800UL)\r\n#define SAI1_BASE (APB2PERIPH_BASE + 0x5400UL)\r\n#define SAI1_Block_A_BASE (SAI1_BASE + 0x0004UL)\r\n#define SAI1_Block_B_BASE (SAI1_BASE + 0x0024UL)\r\n\r\n/*!< AHB1 peripherals */\r\n#define DMA1_BASE (AHB1PERIPH_BASE)\r\n#define DMA2_BASE (AHB1PERIPH_BASE + 0x0400UL)\r\n#define DMAMUX1_BASE (AHB1PERIPH_BASE + 0x0800UL)\r\n#define CORDIC_BASE (AHB1PERIPH_BASE + 0x0C00UL)\r\n#define RCC_BASE (AHB1PERIPH_BASE + 0x1000UL)\r\n#define FMAC_BASE (AHB1PERIPH_BASE + 0x1400UL)\r\n#define FLASH_R_BASE (AHB1PERIPH_BASE + 0x2000UL)\r\n#define CRC_BASE (AHB1PERIPH_BASE + 0x3000UL)\r\n\r\n#define DMA1_Channel1_BASE (DMA1_BASE + 0x0008UL)\r\n#define DMA1_Channel2_BASE (DMA1_BASE + 0x001CUL)\r\n#define DMA1_Channel3_BASE (DMA1_BASE + 0x0030UL)\r\n#define DMA1_Channel4_BASE (DMA1_BASE + 0x0044UL)\r\n#define DMA1_Channel5_BASE (DMA1_BASE + 0x0058UL)\r\n#define DMA1_Channel6_BASE (DMA1_BASE + 0x006CUL)\r\n\r\n#define DMA2_Channel1_BASE (DMA2_BASE + 0x0008UL)\r\n#define DMA2_Channel2_BASE (DMA2_BASE + 0x001CUL)\r\n#define DMA2_Channel3_BASE (DMA2_BASE + 0x0030UL)\r\n#define DMA2_Channel4_BASE (DMA2_BASE + 0x0044UL)\r\n#define DMA2_Channel5_BASE (DMA2_BASE + 0x0058UL)\r\n#define DMA2_Channel6_BASE (DMA2_BASE + 0x006CUL)\r\n\r\n#define DMAMUX1_Channel0_BASE (DMAMUX1_BASE)\r\n#define DMAMUX1_Channel1_BASE (DMAMUX1_BASE + 0x0004UL)\r\n#define DMAMUX1_Channel2_BASE (DMAMUX1_BASE + 0x0008UL)\r\n#define DMAMUX1_Channel3_BASE (DMAMUX1_BASE + 0x000CUL)\r\n#define DMAMUX1_Channel4_BASE (DMAMUX1_BASE + 0x0010UL)\r\n#define DMAMUX1_Channel5_BASE (DMAMUX1_BASE + 0x0014UL)\r\n#define DMAMUX1_Channel6_BASE (DMAMUX1_BASE + 0x0020UL)\r\n#define DMAMUX1_Channel7_BASE (DMAMUX1_BASE + 0x0024UL)\r\n#define DMAMUX1_Channel8_BASE (DMAMUX1_BASE + 0x0028UL)\r\n#define DMAMUX1_Channel9_BASE (DMAMUX1_BASE + 0x002CUL)\r\n#define DMAMUX1_Channel10_BASE (DMAMUX1_BASE + 0x0030UL)\r\n#define DMAMUX1_Channel11_BASE (DMAMUX1_BASE + 0x0034UL)\r\n#define DMAMUX1_RequestGenerator0_BASE (DMAMUX1_BASE + 0x0100UL)\r\n#define DMAMUX1_RequestGenerator1_BASE (DMAMUX1_BASE + 0x0104UL)\r\n#define DMAMUX1_RequestGenerator2_BASE (DMAMUX1_BASE + 0x0108UL)\r\n#define DMAMUX1_RequestGenerator3_BASE (DMAMUX1_BASE + 0x010CUL)\r\n\r\n#define DMAMUX1_ChannelStatus_BASE (DMAMUX1_BASE + 0x0080UL)\r\n#define DMAMUX1_RequestGenStatus_BASE (DMAMUX1_BASE + 0x0140UL)\r\n\r\n/*!< AHB2 peripherals */\r\n#define GPIOA_BASE (AHB2PERIPH_BASE + 0x0000UL)\r\n#define GPIOB_BASE (AHB2PERIPH_BASE + 0x0400UL)\r\n#define GPIOC_BASE (AHB2PERIPH_BASE + 0x0800UL)\r\n#define GPIOD_BASE (AHB2PERIPH_BASE + 0x0C00UL)\r\n#define GPIOE_BASE (AHB2PERIPH_BASE + 0x1000UL)\r\n#define GPIOF_BASE (AHB2PERIPH_BASE + 0x1400UL)\r\n#define GPIOG_BASE (AHB2PERIPH_BASE + 0x1800UL)\r\n\r\n#define ADC1_BASE (AHB2PERIPH_BASE + 0x08000000UL)\r\n#define ADC2_BASE (AHB2PERIPH_BASE + 0x08000100UL)\r\n#define ADC12_COMMON_BASE (AHB2PERIPH_BASE + 0x08000300UL)\r\n\r\n#define DAC_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC1_BASE (AHB2PERIPH_BASE + 0x08000800UL)\r\n#define DAC3_BASE (AHB2PERIPH_BASE + 0x08001000UL)\r\n\r\n#define RNG_BASE (AHB2PERIPH_BASE + 0x08060800UL)\r\n/* Debug MCU registers base address */\r\n#define DBGMCU_BASE (0xE0042000UL)\r\n\r\n#define PACKAGE_BASE (0x1FFF7500UL) /*!< Package data register base address */\r\n#define UID_BASE (0x1FFF7590UL) /*!< Unique device ID register base address */\r\n#define FLASHSIZE_BASE (0x1FFF75E0UL) /*!< Flash size data register base address */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_declaration\r\n * @{\r\n */\r\n#define TIM2 ((TIM_TypeDef *) TIM2_BASE)\r\n#define TIM3 ((TIM_TypeDef *) TIM3_BASE)\r\n#define TIM4 ((TIM_TypeDef *) TIM4_BASE)\r\n#define TIM6 ((TIM_TypeDef *) TIM6_BASE)\r\n#define TIM7 ((TIM_TypeDef *) TIM7_BASE)\r\n#define CRS ((CRS_TypeDef *) CRS_BASE)\r\n#define TAMP ((TAMP_TypeDef *) TAMP_BASE)\r\n#define RTC ((RTC_TypeDef *) RTC_BASE)\r\n#define WWDG ((WWDG_TypeDef *) WWDG_BASE)\r\n#define IWDG ((IWDG_TypeDef *) IWDG_BASE)\r\n#define SPI2 ((SPI_TypeDef *) SPI2_BASE)\r\n#define SPI3 ((SPI_TypeDef *) SPI3_BASE)\r\n#define USART2 ((USART_TypeDef *) USART2_BASE)\r\n#define USART3 ((USART_TypeDef *) USART3_BASE)\r\n#define UART4 ((USART_TypeDef *) UART4_BASE)\r\n#define I2C1 ((I2C_TypeDef *) I2C1_BASE)\r\n#define I2C2 ((I2C_TypeDef *) I2C2_BASE)\r\n#define USB ((USB_TypeDef *) USB_BASE)\r\n#define FDCAN1 ((FDCAN_GlobalTypeDef *) FDCAN1_BASE)\r\n#define FDCAN_CONFIG ((FDCAN_Config_TypeDef *) FDCAN_CONFIG_BASE)\r\n#define PWR ((PWR_TypeDef *) PWR_BASE)\r\n#define I2C3 ((I2C_TypeDef *) I2C3_BASE)\r\n#define LPTIM1 ((LPTIM_TypeDef *) LPTIM1_BASE)\r\n#define LPUART1 ((USART_TypeDef *) LPUART1_BASE)\r\n#define UCPD1 ((UCPD_TypeDef *) UCPD1_BASE)\r\n\r\n#define SYSCFG ((SYSCFG_TypeDef *) SYSCFG_BASE)\r\n#define VREFBUF ((VREFBUF_TypeDef *) VREFBUF_BASE)\r\n#define COMP1 ((COMP_TypeDef *) COMP1_BASE)\r\n#define COMP2 ((COMP_TypeDef *) COMP2_BASE)\r\n#define COMP3 ((COMP_TypeDef *) COMP3_BASE)\r\n#define COMP4 ((COMP_TypeDef *) COMP4_BASE)\r\n\r\n#define OPAMP ((OPAMP_TypeDef *) OPAMP_BASE)\r\n#define OPAMP1 ((OPAMP_TypeDef *) OPAMP1_BASE)\r\n#define OPAMP2 ((OPAMP_TypeDef *) OPAMP2_BASE)\r\n#define OPAMP3 ((OPAMP_TypeDef *) OPAMP3_BASE)\r\n\r\n#define EXTI ((EXTI_TypeDef *) EXTI_BASE)\r\n#define TIM1 ((TIM_TypeDef *) TIM1_BASE)\r\n#define SPI1 ((SPI_TypeDef *) SPI1_BASE)\r\n#define TIM8 ((TIM_TypeDef *) TIM8_BASE)\r\n#define USART1 ((USART_TypeDef *) USART1_BASE)\r\n#define TIM15 ((TIM_TypeDef *) TIM15_BASE)\r\n#define TIM16 ((TIM_TypeDef *) TIM16_BASE)\r\n#define TIM17 ((TIM_TypeDef *) TIM17_BASE)\r\n#define SAI1 ((SAI_TypeDef *) SAI1_BASE)\r\n#define SAI1_Block_A ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)\r\n#define SAI1_Block_B ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)\r\n#define DMA1 ((DMA_TypeDef *) DMA1_BASE)\r\n#define DMA2 ((DMA_TypeDef *) DMA2_BASE)\r\n#define DMAMUX1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_BASE)\r\n#define CORDIC ((CORDIC_TypeDef *) CORDIC_BASE)\r\n#define RCC ((RCC_TypeDef *) RCC_BASE)\r\n#define FMAC ((FMAC_TypeDef *) FMAC_BASE)\r\n#define FLASH ((FLASH_TypeDef *) FLASH_R_BASE)\r\n#define CRC ((CRC_TypeDef *) CRC_BASE)\r\n\r\n#define GPIOA ((GPIO_TypeDef *) GPIOA_BASE)\r\n#define GPIOB ((GPIO_TypeDef *) GPIOB_BASE)\r\n#define GPIOC ((GPIO_TypeDef *) GPIOC_BASE)\r\n#define GPIOD ((GPIO_TypeDef *) GPIOD_BASE)\r\n#define GPIOE ((GPIO_TypeDef *) GPIOE_BASE)\r\n#define GPIOF ((GPIO_TypeDef *) GPIOF_BASE)\r\n#define GPIOG ((GPIO_TypeDef *) GPIOG_BASE)\r\n#define ADC1 ((ADC_TypeDef *) ADC1_BASE)\r\n#define ADC2 ((ADC_TypeDef *) ADC2_BASE)\r\n#define ADC12_COMMON ((ADC_Common_TypeDef *) ADC12_COMMON_BASE)\r\n#define DAC ((DAC_TypeDef *) DAC_BASE)\r\n#define DAC1 ((DAC_TypeDef *) DAC1_BASE)\r\n#define DAC3 ((DAC_TypeDef *) DAC3_BASE)\r\n#define RNG ((RNG_TypeDef *) RNG_BASE)\r\n\r\n#define DMA1_Channel1 ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)\r\n#define DMA1_Channel2 ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)\r\n#define DMA1_Channel3 ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)\r\n#define DMA1_Channel4 ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)\r\n#define DMA1_Channel5 ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)\r\n#define DMA1_Channel6 ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)\r\n\r\n#define DMA2_Channel1 ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)\r\n#define DMA2_Channel2 ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)\r\n#define DMA2_Channel3 ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)\r\n#define DMA2_Channel4 ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)\r\n#define DMA2_Channel5 ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)\r\n#define DMA2_Channel6 ((DMA_Channel_TypeDef *) DMA2_Channel6_BASE)\r\n\r\n#define DMAMUX1_Channel0 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel0_BASE)\r\n#define DMAMUX1_Channel1 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel1_BASE)\r\n#define DMAMUX1_Channel2 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel2_BASE)\r\n#define DMAMUX1_Channel3 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel3_BASE)\r\n#define DMAMUX1_Channel4 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel4_BASE)\r\n#define DMAMUX1_Channel5 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel5_BASE)\r\n#define DMAMUX1_Channel6 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel6_BASE)\r\n#define DMAMUX1_Channel7 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel7_BASE)\r\n#define DMAMUX1_Channel8 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel8_BASE)\r\n#define DMAMUX1_Channel9 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel9_BASE)\r\n#define DMAMUX1_Channel10 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel10_BASE)\r\n#define DMAMUX1_Channel11 ((DMAMUX_Channel_TypeDef *) DMAMUX1_Channel11_BASE)\r\n\r\n#define DMAMUX1_RequestGenerator0 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator0_BASE)\r\n#define DMAMUX1_RequestGenerator1 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator1_BASE)\r\n#define DMAMUX1_RequestGenerator2 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator2_BASE)\r\n#define DMAMUX1_RequestGenerator3 ((DMAMUX_RequestGen_TypeDef *) DMAMUX1_RequestGenerator3_BASE)\r\n\r\n#define DMAMUX1_ChannelStatus ((DMAMUX_ChannelStatus_TypeDef *) DMAMUX1_ChannelStatus_BASE)\r\n#define DMAMUX1_RequestGenStatus ((DMAMUX_RequestGenStatus_TypeDef *) DMAMUX1_RequestGenStatus_BASE)\r\n\r\n\r\n\r\n#define DBGMCU ((DBGMCU_TypeDef *) DBGMCU_BASE)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Exported_constants\r\n * @{\r\n */\r\n\r\n /** @addtogroup Hardware_Constant_Definition\r\n * @{\r\n */\r\n#define LSI_STARTUP_TIME 130U /*!< LSI Maximum startup time in us */\r\n\r\n /**\r\n * @}\r\n */\r\n\r\n/** @addtogroup Peripheral_Registers_Bits_Definition\r\n * @{\r\n */\r\n\r\n/******************************************************************************/\r\n/* Peripheral Registers_Bits_Definition */\r\n/******************************************************************************/\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog to Digital Converter */\r\n/* */\r\n/******************************************************************************/\r\n\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 serie)\r\n */\r\n#define ADC_MULTIMODE_SUPPORT /*!< ADC feature available only on specific devices: multimode available on devices with several ADC instances */\r\n\r\n/******************** Bit definition for ADC_ISR register *******************/\r\n#define ADC_ISR_ADRDY_Pos (0U)\r\n#define ADC_ISR_ADRDY_Msk (0x1UL << ADC_ISR_ADRDY_Pos) /*!< 0x00000001 */\r\n#define ADC_ISR_ADRDY ADC_ISR_ADRDY_Msk /*!< ADC ready flag */\r\n#define ADC_ISR_EOSMP_Pos (1U)\r\n#define ADC_ISR_EOSMP_Msk (0x1UL << ADC_ISR_EOSMP_Pos) /*!< 0x00000002 */\r\n#define ADC_ISR_EOSMP ADC_ISR_EOSMP_Msk /*!< ADC group regular end of sampling flag */\r\n#define ADC_ISR_EOC_Pos (2U)\r\n#define ADC_ISR_EOC_Msk (0x1UL << ADC_ISR_EOC_Pos) /*!< 0x00000004 */\r\n#define ADC_ISR_EOC ADC_ISR_EOC_Msk /*!< ADC group regular end of unitary conversion flag */\r\n#define ADC_ISR_EOS_Pos (3U)\r\n#define ADC_ISR_EOS_Msk (0x1UL << ADC_ISR_EOS_Pos) /*!< 0x00000008 */\r\n#define ADC_ISR_EOS ADC_ISR_EOS_Msk /*!< ADC group regular end of sequence conversions flag */\r\n#define ADC_ISR_OVR_Pos (4U)\r\n#define ADC_ISR_OVR_Msk (0x1UL << ADC_ISR_OVR_Pos) /*!< 0x00000010 */\r\n#define ADC_ISR_OVR ADC_ISR_OVR_Msk /*!< ADC group regular overrun flag */\r\n#define ADC_ISR_JEOC_Pos (5U)\r\n#define ADC_ISR_JEOC_Msk (0x1UL << ADC_ISR_JEOC_Pos) /*!< 0x00000020 */\r\n#define ADC_ISR_JEOC ADC_ISR_JEOC_Msk /*!< ADC group injected end of unitary conversion flag */\r\n#define ADC_ISR_JEOS_Pos (6U)\r\n#define ADC_ISR_JEOS_Msk (0x1UL << ADC_ISR_JEOS_Pos) /*!< 0x00000040 */\r\n#define ADC_ISR_JEOS ADC_ISR_JEOS_Msk /*!< ADC group injected end of sequence conversions flag */\r\n#define ADC_ISR_AWD1_Pos (7U)\r\n#define ADC_ISR_AWD1_Msk (0x1UL << ADC_ISR_AWD1_Pos) /*!< 0x00000080 */\r\n#define ADC_ISR_AWD1 ADC_ISR_AWD1_Msk /*!< ADC analog watchdog 1 flag */\r\n#define ADC_ISR_AWD2_Pos (8U)\r\n#define ADC_ISR_AWD2_Msk (0x1UL << ADC_ISR_AWD2_Pos) /*!< 0x00000100 */\r\n#define ADC_ISR_AWD2 ADC_ISR_AWD2_Msk /*!< ADC analog watchdog 2 flag */\r\n#define ADC_ISR_AWD3_Pos (9U)\r\n#define ADC_ISR_AWD3_Msk (0x1UL << ADC_ISR_AWD3_Pos) /*!< 0x00000200 */\r\n#define ADC_ISR_AWD3 ADC_ISR_AWD3_Msk /*!< ADC analog watchdog 3 flag */\r\n#define ADC_ISR_JQOVF_Pos (10U)\r\n#define ADC_ISR_JQOVF_Msk (0x1UL << ADC_ISR_JQOVF_Pos) /*!< 0x00000400 */\r\n#define ADC_ISR_JQOVF ADC_ISR_JQOVF_Msk /*!< ADC group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_IER register *******************/\r\n#define ADC_IER_ADRDYIE_Pos (0U)\r\n#define ADC_IER_ADRDYIE_Msk (0x1UL << ADC_IER_ADRDYIE_Pos) /*!< 0x00000001 */\r\n#define ADC_IER_ADRDYIE ADC_IER_ADRDYIE_Msk /*!< ADC ready interrupt */\r\n#define ADC_IER_EOSMPIE_Pos (1U)\r\n#define ADC_IER_EOSMPIE_Msk (0x1UL << ADC_IER_EOSMPIE_Pos) /*!< 0x00000002 */\r\n#define ADC_IER_EOSMPIE ADC_IER_EOSMPIE_Msk /*!< ADC group regular end of sampling interrupt */\r\n#define ADC_IER_EOCIE_Pos (2U)\r\n#define ADC_IER_EOCIE_Msk (0x1UL << ADC_IER_EOCIE_Pos) /*!< 0x00000004 */\r\n#define ADC_IER_EOCIE ADC_IER_EOCIE_Msk /*!< ADC group regular end of unitary conversion interrupt */\r\n#define ADC_IER_EOSIE_Pos (3U)\r\n#define ADC_IER_EOSIE_Msk (0x1UL << ADC_IER_EOSIE_Pos) /*!< 0x00000008 */\r\n#define ADC_IER_EOSIE ADC_IER_EOSIE_Msk /*!< ADC group regular end of sequence conversions interrupt */\r\n#define ADC_IER_OVRIE_Pos (4U)\r\n#define ADC_IER_OVRIE_Msk (0x1UL << ADC_IER_OVRIE_Pos) /*!< 0x00000010 */\r\n#define ADC_IER_OVRIE ADC_IER_OVRIE_Msk /*!< ADC group regular overrun interrupt */\r\n#define ADC_IER_JEOCIE_Pos (5U)\r\n#define ADC_IER_JEOCIE_Msk (0x1UL << ADC_IER_JEOCIE_Pos) /*!< 0x00000020 */\r\n#define ADC_IER_JEOCIE ADC_IER_JEOCIE_Msk /*!< ADC group injected end of unitary conversion interrupt */\r\n#define ADC_IER_JEOSIE_Pos (6U)\r\n#define ADC_IER_JEOSIE_Msk (0x1UL << ADC_IER_JEOSIE_Pos) /*!< 0x00000040 */\r\n#define ADC_IER_JEOSIE ADC_IER_JEOSIE_Msk /*!< ADC group injected end of sequence conversions interrupt */\r\n#define ADC_IER_AWD1IE_Pos (7U)\r\n#define ADC_IER_AWD1IE_Msk (0x1UL << ADC_IER_AWD1IE_Pos) /*!< 0x00000080 */\r\n#define ADC_IER_AWD1IE ADC_IER_AWD1IE_Msk /*!< ADC analog watchdog 1 interrupt */\r\n#define ADC_IER_AWD2IE_Pos (8U)\r\n#define ADC_IER_AWD2IE_Msk (0x1UL << ADC_IER_AWD2IE_Pos) /*!< 0x00000100 */\r\n#define ADC_IER_AWD2IE ADC_IER_AWD2IE_Msk /*!< ADC analog watchdog 2 interrupt */\r\n#define ADC_IER_AWD3IE_Pos (9U)\r\n#define ADC_IER_AWD3IE_Msk (0x1UL << ADC_IER_AWD3IE_Pos) /*!< 0x00000200 */\r\n#define ADC_IER_AWD3IE ADC_IER_AWD3IE_Msk /*!< ADC analog watchdog 3 interrupt */\r\n#define ADC_IER_JQOVFIE_Pos (10U)\r\n#define ADC_IER_JQOVFIE_Msk (0x1UL << ADC_IER_JQOVFIE_Pos) /*!< 0x00000400 */\r\n#define ADC_IER_JQOVFIE ADC_IER_JQOVFIE_Msk /*!< ADC group injected contexts queue overflow interrupt */\r\n\r\n/******************** Bit definition for ADC_CR register ********************/\r\n#define ADC_CR_ADEN_Pos (0U)\r\n#define ADC_CR_ADEN_Msk (0x1UL << ADC_CR_ADEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CR_ADEN ADC_CR_ADEN_Msk /*!< ADC enable */\r\n#define ADC_CR_ADDIS_Pos (1U)\r\n#define ADC_CR_ADDIS_Msk (0x1UL << ADC_CR_ADDIS_Pos) /*!< 0x00000002 */\r\n#define ADC_CR_ADDIS ADC_CR_ADDIS_Msk /*!< ADC disable */\r\n#define ADC_CR_ADSTART_Pos (2U)\r\n#define ADC_CR_ADSTART_Msk (0x1UL << ADC_CR_ADSTART_Pos) /*!< 0x00000004 */\r\n#define ADC_CR_ADSTART ADC_CR_ADSTART_Msk /*!< ADC group regular conversion start */\r\n#define ADC_CR_JADSTART_Pos (3U)\r\n#define ADC_CR_JADSTART_Msk (0x1UL << ADC_CR_JADSTART_Pos) /*!< 0x00000008 */\r\n#define ADC_CR_JADSTART ADC_CR_JADSTART_Msk /*!< ADC group injected conversion start */\r\n#define ADC_CR_ADSTP_Pos (4U)\r\n#define ADC_CR_ADSTP_Msk (0x1UL << ADC_CR_ADSTP_Pos) /*!< 0x00000010 */\r\n#define ADC_CR_ADSTP ADC_CR_ADSTP_Msk /*!< ADC group regular conversion stop */\r\n#define ADC_CR_JADSTP_Pos (5U)\r\n#define ADC_CR_JADSTP_Msk (0x1UL << ADC_CR_JADSTP_Pos) /*!< 0x00000020 */\r\n#define ADC_CR_JADSTP ADC_CR_JADSTP_Msk /*!< ADC group injected conversion stop */\r\n#define ADC_CR_ADVREGEN_Pos (28U)\r\n#define ADC_CR_ADVREGEN_Msk (0x1UL << ADC_CR_ADVREGEN_Pos) /*!< 0x10000000 */\r\n#define ADC_CR_ADVREGEN ADC_CR_ADVREGEN_Msk /*!< ADC voltage regulator enable */\r\n#define ADC_CR_DEEPPWD_Pos (29U)\r\n#define ADC_CR_DEEPPWD_Msk (0x1UL << ADC_CR_DEEPPWD_Pos) /*!< 0x20000000 */\r\n#define ADC_CR_DEEPPWD ADC_CR_DEEPPWD_Msk /*!< ADC deep power down enable */\r\n#define ADC_CR_ADCALDIF_Pos (30U)\r\n#define ADC_CR_ADCALDIF_Msk (0x1UL << ADC_CR_ADCALDIF_Pos) /*!< 0x40000000 */\r\n#define ADC_CR_ADCALDIF ADC_CR_ADCALDIF_Msk /*!< ADC differential mode for calibration */\r\n#define ADC_CR_ADCAL_Pos (31U)\r\n#define ADC_CR_ADCAL_Msk (0x1UL << ADC_CR_ADCAL_Pos) /*!< 0x80000000 */\r\n#define ADC_CR_ADCAL ADC_CR_ADCAL_Msk /*!< ADC calibration */\r\n\r\n/******************** Bit definition for ADC_CFGR register ******************/\r\n#define ADC_CFGR_DMAEN_Pos (0U)\r\n#define ADC_CFGR_DMAEN_Msk (0x1UL << ADC_CFGR_DMAEN_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR_DMAEN ADC_CFGR_DMAEN_Msk /*!< ADC DMA transfer enable */\r\n#define ADC_CFGR_DMACFG_Pos (1U)\r\n#define ADC_CFGR_DMACFG_Msk (0x1UL << ADC_CFGR_DMACFG_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR_DMACFG ADC_CFGR_DMACFG_Msk /*!< ADC DMA transfer configuration */\r\n\r\n#define ADC_CFGR_RES_Pos (3U)\r\n#define ADC_CFGR_RES_Msk (0x3UL << ADC_CFGR_RES_Pos) /*!< 0x00000018 */\r\n#define ADC_CFGR_RES ADC_CFGR_RES_Msk /*!< ADC data resolution */\r\n#define ADC_CFGR_RES_0 (0x1UL << ADC_CFGR_RES_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR_RES_1 (0x2UL << ADC_CFGR_RES_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR_EXTSEL_Pos (5U)\r\n#define ADC_CFGR_EXTSEL_Msk (0x1FUL << ADC_CFGR_EXTSEL_Pos) /*!< 0x000003E0 */\r\n#define ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_Msk /*!< ADC group regular external trigger source */\r\n#define ADC_CFGR_EXTSEL_0 (0x1UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR_EXTSEL_1 (0x2UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR_EXTSEL_2 (0x4UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR_EXTSEL_3 (0x8UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_CFGR_EXTSEL_4 (0x10UL << ADC_CFGR_EXTSEL_Pos) /*!< 0x00000200 */\r\n\r\n#define ADC_CFGR_EXTEN_Pos (10U)\r\n#define ADC_CFGR_EXTEN_Msk (0x3UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000C00 */\r\n#define ADC_CFGR_EXTEN ADC_CFGR_EXTEN_Msk /*!< ADC group regular external trigger polarity */\r\n#define ADC_CFGR_EXTEN_0 (0x1UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR_EXTEN_1 (0x2UL << ADC_CFGR_EXTEN_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CFGR_OVRMOD_Pos (12U)\r\n#define ADC_CFGR_OVRMOD_Msk (0x1UL << ADC_CFGR_OVRMOD_Pos) /*!< 0x00001000 */\r\n#define ADC_CFGR_OVRMOD ADC_CFGR_OVRMOD_Msk /*!< ADC group regular overrun configuration */\r\n#define ADC_CFGR_CONT_Pos (13U)\r\n#define ADC_CFGR_CONT_Msk (0x1UL << ADC_CFGR_CONT_Pos) /*!< 0x00002000 */\r\n#define ADC_CFGR_CONT ADC_CFGR_CONT_Msk /*!< ADC group regular continuous conversion mode */\r\n#define ADC_CFGR_AUTDLY_Pos (14U)\r\n#define ADC_CFGR_AUTDLY_Msk (0x1UL << ADC_CFGR_AUTDLY_Pos) /*!< 0x00004000 */\r\n#define ADC_CFGR_AUTDLY ADC_CFGR_AUTDLY_Msk /*!< ADC low power auto wait */\r\n#define ADC_CFGR_ALIGN_Pos (15U)\r\n#define ADC_CFGR_ALIGN_Msk (0x1UL << ADC_CFGR_ALIGN_Pos) /*!< 0x00008000 */\r\n#define ADC_CFGR_ALIGN ADC_CFGR_ALIGN_Msk /*!< ADC data alignement */\r\n#define ADC_CFGR_DISCEN_Pos (16U)\r\n#define ADC_CFGR_DISCEN_Msk (0x1UL << ADC_CFGR_DISCEN_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR_DISCEN ADC_CFGR_DISCEN_Msk /*!< ADC group regular sequencer discontinuous mode */\r\n\r\n#define ADC_CFGR_DISCNUM_Pos (17U)\r\n#define ADC_CFGR_DISCNUM_Msk (0x7UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x000E0000 */\r\n#define ADC_CFGR_DISCNUM ADC_CFGR_DISCNUM_Msk /*!< ADC group regular sequencer discontinuous number of ranks */\r\n#define ADC_CFGR_DISCNUM_0 (0x1UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00020000 */\r\n#define ADC_CFGR_DISCNUM_1 (0x2UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00040000 */\r\n#define ADC_CFGR_DISCNUM_2 (0x4UL << ADC_CFGR_DISCNUM_Pos) /*!< 0x00080000 */\r\n\r\n#define ADC_CFGR_JDISCEN_Pos (20U)\r\n#define ADC_CFGR_JDISCEN_Msk (0x1UL << ADC_CFGR_JDISCEN_Pos) /*!< 0x00100000 */\r\n#define ADC_CFGR_JDISCEN ADC_CFGR_JDISCEN_Msk /*!< ADC group injected sequencer discontinuous mode */\r\n#define ADC_CFGR_JQM_Pos (21U)\r\n#define ADC_CFGR_JQM_Msk (0x1UL << ADC_CFGR_JQM_Pos) /*!< 0x00200000 */\r\n#define ADC_CFGR_JQM ADC_CFGR_JQM_Msk /*!< ADC group injected contexts queue mode */\r\n#define ADC_CFGR_AWD1SGL_Pos (22U)\r\n#define ADC_CFGR_AWD1SGL_Msk (0x1UL << ADC_CFGR_AWD1SGL_Pos) /*!< 0x00400000 */\r\n#define ADC_CFGR_AWD1SGL ADC_CFGR_AWD1SGL_Msk /*!< ADC analog watchdog 1 monitoring a single channel or all channels */\r\n#define ADC_CFGR_AWD1EN_Pos (23U)\r\n#define ADC_CFGR_AWD1EN_Msk (0x1UL << ADC_CFGR_AWD1EN_Pos) /*!< 0x00800000 */\r\n#define ADC_CFGR_AWD1EN ADC_CFGR_AWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group regular */\r\n#define ADC_CFGR_JAWD1EN_Pos (24U)\r\n#define ADC_CFGR_JAWD1EN_Msk (0x1UL << ADC_CFGR_JAWD1EN_Pos) /*!< 0x01000000 */\r\n#define ADC_CFGR_JAWD1EN ADC_CFGR_JAWD1EN_Msk /*!< ADC analog watchdog 1 enable on scope ADC group injected */\r\n#define ADC_CFGR_JAUTO_Pos (25U)\r\n#define ADC_CFGR_JAUTO_Msk (0x1UL << ADC_CFGR_JAUTO_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR_JAUTO ADC_CFGR_JAUTO_Msk /*!< ADC group injected automatic trigger mode */\r\n\r\n#define ADC_CFGR_AWD1CH_Pos (26U)\r\n#define ADC_CFGR_AWD1CH_Msk (0x1FUL << ADC_CFGR_AWD1CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_Msk /*!< ADC analog watchdog 1 monitored channel selection */\r\n#define ADC_CFGR_AWD1CH_0 (0x01UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR_AWD1CH_1 (0x02UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR_AWD1CH_2 (0x04UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x10000000 */\r\n#define ADC_CFGR_AWD1CH_3 (0x08UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x20000000 */\r\n#define ADC_CFGR_AWD1CH_4 (0x10UL << ADC_CFGR_AWD1CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_CFGR_JQDIS_Pos (31U)\r\n#define ADC_CFGR_JQDIS_Msk (0x1UL << ADC_CFGR_JQDIS_Pos) /*!< 0x80000000 */\r\n#define ADC_CFGR_JQDIS ADC_CFGR_JQDIS_Msk /*!< ADC group injected contexts queue disable */\r\n\r\n/******************** Bit definition for ADC_CFGR2 register *****************/\r\n#define ADC_CFGR2_ROVSE_Pos (0U)\r\n#define ADC_CFGR2_ROVSE_Msk (0x1UL << ADC_CFGR2_ROVSE_Pos) /*!< 0x00000001 */\r\n#define ADC_CFGR2_ROVSE ADC_CFGR2_ROVSE_Msk /*!< ADC oversampler enable on scope ADC group regular */\r\n#define ADC_CFGR2_JOVSE_Pos (1U)\r\n#define ADC_CFGR2_JOVSE_Msk (0x1UL << ADC_CFGR2_JOVSE_Pos) /*!< 0x00000002 */\r\n#define ADC_CFGR2_JOVSE ADC_CFGR2_JOVSE_Msk /*!< ADC oversampler enable on scope ADC group injected */\r\n\r\n#define ADC_CFGR2_OVSR_Pos (2U)\r\n#define ADC_CFGR2_OVSR_Msk (0x7UL << ADC_CFGR2_OVSR_Pos) /*!< 0x0000001C */\r\n#define ADC_CFGR2_OVSR ADC_CFGR2_OVSR_Msk /*!< ADC oversampling ratio */\r\n#define ADC_CFGR2_OVSR_0 (0x1UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000004 */\r\n#define ADC_CFGR2_OVSR_1 (0x2UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000008 */\r\n#define ADC_CFGR2_OVSR_2 (0x4UL << ADC_CFGR2_OVSR_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CFGR2_OVSS_Pos (5U)\r\n#define ADC_CFGR2_OVSS_Msk (0xFUL << ADC_CFGR2_OVSS_Pos) /*!< 0x000001E0 */\r\n#define ADC_CFGR2_OVSS ADC_CFGR2_OVSS_Msk /*!< ADC oversampling shift */\r\n#define ADC_CFGR2_OVSS_0 (0x1UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000020 */\r\n#define ADC_CFGR2_OVSS_1 (0x2UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000040 */\r\n#define ADC_CFGR2_OVSS_2 (0x4UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000080 */\r\n#define ADC_CFGR2_OVSS_3 (0x8UL << ADC_CFGR2_OVSS_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_CFGR2_TROVS_Pos (9U)\r\n#define ADC_CFGR2_TROVS_Msk (0x1UL << ADC_CFGR2_TROVS_Pos) /*!< 0x00000200 */\r\n#define ADC_CFGR2_TROVS ADC_CFGR2_TROVS_Msk /*!< ADC oversampling discontinuous mode (triggered mode) for ADC group regular */\r\n#define ADC_CFGR2_ROVSM_Pos (10U)\r\n#define ADC_CFGR2_ROVSM_Msk (0x1UL << ADC_CFGR2_ROVSM_Pos) /*!< 0x00000400 */\r\n#define ADC_CFGR2_ROVSM ADC_CFGR2_ROVSM_Msk /*!< ADC oversampling mode managing interlaced conversions of ADC group regular and group injected */\r\n\r\n#define ADC_CFGR2_GCOMP_Pos (16U)\r\n#define ADC_CFGR2_GCOMP_Msk (0x1UL << ADC_CFGR2_GCOMP_Pos) /*!< 0x00010000 */\r\n#define ADC_CFGR2_GCOMP ADC_CFGR2_GCOMP_Msk /*!< ADC Gain Compensation mode */\r\n\r\n#define ADC_CFGR2_SWTRIG_Pos (25U)\r\n#define ADC_CFGR2_SWTRIG_Msk (0x1UL << ADC_CFGR2_SWTRIG_Pos) /*!< 0x02000000 */\r\n#define ADC_CFGR2_SWTRIG ADC_CFGR2_SWTRIG_Msk /*!< ADC Software Trigger Bit for Sample time control trigger mode */\r\n#define ADC_CFGR2_BULB_Pos (26U)\r\n#define ADC_CFGR2_BULB_Msk (0x1UL << ADC_CFGR2_BULB_Pos) /*!< 0x04000000 */\r\n#define ADC_CFGR2_BULB ADC_CFGR2_BULB_Msk /*!< ADC Bulb sampling mode */\r\n#define ADC_CFGR2_SMPTRIG_Pos (27U)\r\n#define ADC_CFGR2_SMPTRIG_Msk (0x1UL << ADC_CFGR2_SMPTRIG_Pos) /*!< 0x08000000 */\r\n#define ADC_CFGR2_SMPTRIG ADC_CFGR2_SMPTRIG_Msk /*!< ADC Sample Time Control Trigger mode */\r\n\r\n/******************** Bit definition for ADC_SMPR1 register *****************/\r\n#define ADC_SMPR1_SMP0_Pos (0U)\r\n#define ADC_SMPR1_SMP0_Msk (0x7UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR1_SMP0 ADC_SMPR1_SMP0_Msk /*!< ADC channel 0 sampling time selection */\r\n#define ADC_SMPR1_SMP0_0 (0x1UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR1_SMP0_1 (0x2UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR1_SMP0_2 (0x4UL << ADC_SMPR1_SMP0_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR1_SMP1_Pos (3U)\r\n#define ADC_SMPR1_SMP1_Msk (0x7UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR1_SMP1 ADC_SMPR1_SMP1_Msk /*!< ADC channel 1 sampling time selection */\r\n#define ADC_SMPR1_SMP1_0 (0x1UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR1_SMP1_1 (0x2UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR1_SMP1_2 (0x4UL << ADC_SMPR1_SMP1_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR1_SMP2_Pos (6U)\r\n#define ADC_SMPR1_SMP2_Msk (0x7UL << ADC_SMPR1_SMP2_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR1_SMP2 ADC_SMPR1_SMP2_Msk /*!< ADC channel 2 sampling time selection */\r\n#define ADC_SMPR1_SMP2_0 (0x1UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR1_SMP2_1 (0x2UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR1_SMP2_2 (0x4UL << ADC_SMPR1_SMP2_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR1_SMP3_Pos (9U)\r\n#define ADC_SMPR1_SMP3_Msk (0x7UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR1_SMP3 ADC_SMPR1_SMP3_Msk /*!< ADC channel 3 sampling time selection */\r\n#define ADC_SMPR1_SMP3_0 (0x1UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR1_SMP3_1 (0x2UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR1_SMP3_2 (0x4UL << ADC_SMPR1_SMP3_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR1_SMP4_Pos (12U)\r\n#define ADC_SMPR1_SMP4_Msk (0x7UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR1_SMP4 ADC_SMPR1_SMP4_Msk /*!< ADC channel 4 sampling time selection */\r\n#define ADC_SMPR1_SMP4_0 (0x1UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR1_SMP4_1 (0x2UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR1_SMP4_2 (0x4UL << ADC_SMPR1_SMP4_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR1_SMP5_Pos (15U)\r\n#define ADC_SMPR1_SMP5_Msk (0x7UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR1_SMP5 ADC_SMPR1_SMP5_Msk /*!< ADC channel 5 sampling time selection */\r\n#define ADC_SMPR1_SMP5_0 (0x1UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR1_SMP5_1 (0x2UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR1_SMP5_2 (0x4UL << ADC_SMPR1_SMP5_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR1_SMP6_Pos (18U)\r\n#define ADC_SMPR1_SMP6_Msk (0x7UL << ADC_SMPR1_SMP6_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR1_SMP6 ADC_SMPR1_SMP6_Msk /*!< ADC channel 6 sampling time selection */\r\n#define ADC_SMPR1_SMP6_0 (0x1UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR1_SMP6_1 (0x2UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR1_SMP6_2 (0x4UL << ADC_SMPR1_SMP6_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR1_SMP7_Pos (21U)\r\n#define ADC_SMPR1_SMP7_Msk (0x7UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR1_SMP7 ADC_SMPR1_SMP7_Msk /*!< ADC channel 7 sampling time selection */\r\n#define ADC_SMPR1_SMP7_0 (0x1UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR1_SMP7_1 (0x2UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR1_SMP7_2 (0x4UL << ADC_SMPR1_SMP7_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR1_SMP8_Pos (24U)\r\n#define ADC_SMPR1_SMP8_Msk (0x7UL << ADC_SMPR1_SMP8_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR1_SMP8 ADC_SMPR1_SMP8_Msk /*!< ADC channel 8 sampling time selection */\r\n#define ADC_SMPR1_SMP8_0 (0x1UL << ADC_SMPR1_SMP8_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR1_SMP8_1 (0x2UL << ADC_SMPR1_SMP8_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR1_SMP8_2 (0x4UL << ADC_SMPR1_SMP8_Pos) /*!< 0x04000000 */\r\n\r\n#define ADC_SMPR1_SMP9_Pos (27U)\r\n#define ADC_SMPR1_SMP9_Msk (0x7UL << ADC_SMPR1_SMP9_Pos) /*!< 0x38000000 */\r\n#define ADC_SMPR1_SMP9 ADC_SMPR1_SMP9_Msk /*!< ADC channel 9 sampling time selection */\r\n#define ADC_SMPR1_SMP9_0 (0x1UL << ADC_SMPR1_SMP9_Pos) /*!< 0x08000000 */\r\n#define ADC_SMPR1_SMP9_1 (0x2UL << ADC_SMPR1_SMP9_Pos) /*!< 0x10000000 */\r\n#define ADC_SMPR1_SMP9_2 (0x4UL << ADC_SMPR1_SMP9_Pos) /*!< 0x20000000 */\r\n\r\n#define ADC_SMPR1_SMPPLUS_Pos (31U)\r\n#define ADC_SMPR1_SMPPLUS_Msk (0x1UL << ADC_SMPR1_SMPPLUS_Pos) /*!< 0x80000000 */\r\n#define ADC_SMPR1_SMPPLUS ADC_SMPR1_SMPPLUS_Msk /*!< ADC channels sampling time additional setting */\r\n\r\n/******************** Bit definition for ADC_SMPR2 register *****************/\r\n#define ADC_SMPR2_SMP10_Pos (0U)\r\n#define ADC_SMPR2_SMP10_Msk (0x7UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000007 */\r\n#define ADC_SMPR2_SMP10 ADC_SMPR2_SMP10_Msk /*!< ADC channel 10 sampling time selection */\r\n#define ADC_SMPR2_SMP10_0 (0x1UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000001 */\r\n#define ADC_SMPR2_SMP10_1 (0x2UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000002 */\r\n#define ADC_SMPR2_SMP10_2 (0x4UL << ADC_SMPR2_SMP10_Pos) /*!< 0x00000004 */\r\n\r\n#define ADC_SMPR2_SMP11_Pos (3U)\r\n#define ADC_SMPR2_SMP11_Msk (0x7UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000038 */\r\n#define ADC_SMPR2_SMP11 ADC_SMPR2_SMP11_Msk /*!< ADC channel 11 sampling time selection */\r\n#define ADC_SMPR2_SMP11_0 (0x1UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000008 */\r\n#define ADC_SMPR2_SMP11_1 (0x2UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000010 */\r\n#define ADC_SMPR2_SMP11_2 (0x4UL << ADC_SMPR2_SMP11_Pos) /*!< 0x00000020 */\r\n\r\n#define ADC_SMPR2_SMP12_Pos (6U)\r\n#define ADC_SMPR2_SMP12_Msk (0x7UL << ADC_SMPR2_SMP12_Pos) /*!< 0x000001C0 */\r\n#define ADC_SMPR2_SMP12 ADC_SMPR2_SMP12_Msk /*!< ADC channel 12 sampling time selection */\r\n#define ADC_SMPR2_SMP12_0 (0x1UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000040 */\r\n#define ADC_SMPR2_SMP12_1 (0x2UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000080 */\r\n#define ADC_SMPR2_SMP12_2 (0x4UL << ADC_SMPR2_SMP12_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_SMPR2_SMP13_Pos (9U)\r\n#define ADC_SMPR2_SMP13_Msk (0x7UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000E00 */\r\n#define ADC_SMPR2_SMP13 ADC_SMPR2_SMP13_Msk /*!< ADC channel 13 sampling time selection */\r\n#define ADC_SMPR2_SMP13_0 (0x1UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000200 */\r\n#define ADC_SMPR2_SMP13_1 (0x2UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000400 */\r\n#define ADC_SMPR2_SMP13_2 (0x4UL << ADC_SMPR2_SMP13_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_SMPR2_SMP14_Pos (12U)\r\n#define ADC_SMPR2_SMP14_Msk (0x7UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00007000 */\r\n#define ADC_SMPR2_SMP14 ADC_SMPR2_SMP14_Msk /*!< ADC channel 14 sampling time selection */\r\n#define ADC_SMPR2_SMP14_0 (0x1UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00001000 */\r\n#define ADC_SMPR2_SMP14_1 (0x2UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00002000 */\r\n#define ADC_SMPR2_SMP14_2 (0x4UL << ADC_SMPR2_SMP14_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_SMPR2_SMP15_Pos (15U)\r\n#define ADC_SMPR2_SMP15_Msk (0x7UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00038000 */\r\n#define ADC_SMPR2_SMP15 ADC_SMPR2_SMP15_Msk /*!< ADC channel 15 sampling time selection */\r\n#define ADC_SMPR2_SMP15_0 (0x1UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00008000 */\r\n#define ADC_SMPR2_SMP15_1 (0x2UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00010000 */\r\n#define ADC_SMPR2_SMP15_2 (0x4UL << ADC_SMPR2_SMP15_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_SMPR2_SMP16_Pos (18U)\r\n#define ADC_SMPR2_SMP16_Msk (0x7UL << ADC_SMPR2_SMP16_Pos) /*!< 0x001C0000 */\r\n#define ADC_SMPR2_SMP16 ADC_SMPR2_SMP16_Msk /*!< ADC channel 16 sampling time selection */\r\n#define ADC_SMPR2_SMP16_0 (0x1UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00040000 */\r\n#define ADC_SMPR2_SMP16_1 (0x2UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00080000 */\r\n#define ADC_SMPR2_SMP16_2 (0x4UL << ADC_SMPR2_SMP16_Pos) /*!< 0x00100000 */\r\n\r\n#define ADC_SMPR2_SMP17_Pos (21U)\r\n#define ADC_SMPR2_SMP17_Msk (0x7UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00E00000 */\r\n#define ADC_SMPR2_SMP17 ADC_SMPR2_SMP17_Msk /*!< ADC channel 17 sampling time selection */\r\n#define ADC_SMPR2_SMP17_0 (0x1UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00200000 */\r\n#define ADC_SMPR2_SMP17_1 (0x2UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00400000 */\r\n#define ADC_SMPR2_SMP17_2 (0x4UL << ADC_SMPR2_SMP17_Pos) /*!< 0x00800000 */\r\n\r\n#define ADC_SMPR2_SMP18_Pos (24U)\r\n#define ADC_SMPR2_SMP18_Msk (0x7UL << ADC_SMPR2_SMP18_Pos) /*!< 0x07000000 */\r\n#define ADC_SMPR2_SMP18 ADC_SMPR2_SMP18_Msk /*!< ADC channel 18 sampling time selection */\r\n#define ADC_SMPR2_SMP18_0 (0x1UL << ADC_SMPR2_SMP18_Pos) /*!< 0x01000000 */\r\n#define ADC_SMPR2_SMP18_1 (0x2UL << ADC_SMPR2_SMP18_Pos) /*!< 0x02000000 */\r\n#define ADC_SMPR2_SMP18_2 (0x4UL << ADC_SMPR2_SMP18_Pos) /*!< 0x04000000 */\r\n\r\n/******************** Bit definition for ADC_TR1 register *******************/\r\n#define ADC_TR1_LT1_Pos (0U)\r\n#define ADC_TR1_LT1_Msk (0xFFFUL << ADC_TR1_LT1_Pos) /*!< 0x00000FFF */\r\n#define ADC_TR1_LT1 ADC_TR1_LT1_Msk /*!< ADC analog watchdog 1 threshold low */\r\n\r\n#define ADC_TR1_AWDFILT_Pos (12U)\r\n#define ADC_TR1_AWDFILT_Msk (0x7UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00007000 */\r\n#define ADC_TR1_AWDFILT ADC_TR1_AWDFILT_Msk /*!< ADC analog watchdog filtering parameter */\r\n#define ADC_TR1_AWDFILT_0 (0x1UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00001000 */\r\n#define ADC_TR1_AWDFILT_1 (0x2UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00002000 */\r\n#define ADC_TR1_AWDFILT_2 (0x4UL << ADC_TR1_AWDFILT_Pos) /*!< 0x00004000 */\r\n\r\n#define ADC_TR1_HT1_Pos (16U)\r\n#define ADC_TR1_HT1_Msk (0xFFFUL << ADC_TR1_HT1_Pos) /*!< 0x0FFF0000 */\r\n#define ADC_TR1_HT1 ADC_TR1_HT1_Msk /*!< ADC analog watchdog 1 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR2 register *******************/\r\n#define ADC_TR2_LT2_Pos (0U)\r\n#define ADC_TR2_LT2_Msk (0xFFUL << ADC_TR2_LT2_Pos) /*!< 0x000000FF */\r\n#define ADC_TR2_LT2 ADC_TR2_LT2_Msk /*!< ADC analog watchdog 2 threshold low */\r\n\r\n#define ADC_TR2_HT2_Pos (16U)\r\n#define ADC_TR2_HT2_Msk (0xFFUL << ADC_TR2_HT2_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR2_HT2 ADC_TR2_HT2_Msk /*!< ADC analog watchdog 2 threshold high */\r\n\r\n/******************** Bit definition for ADC_TR3 register *******************/\r\n#define ADC_TR3_LT3_Pos (0U)\r\n#define ADC_TR3_LT3_Msk (0xFFUL << ADC_TR3_LT3_Pos) /*!< 0x000000FF */\r\n#define ADC_TR3_LT3 ADC_TR3_LT3_Msk /*!< ADC analog watchdog 3 threshold low */\r\n\r\n#define ADC_TR3_HT3_Pos (16U)\r\n#define ADC_TR3_HT3_Msk (0xFFUL << ADC_TR3_HT3_Pos) /*!< 0x00FF0000 */\r\n#define ADC_TR3_HT3 ADC_TR3_HT3_Msk /*!< ADC analog watchdog 3 threshold high */\r\n\r\n/******************** Bit definition for ADC_SQR1 register ******************/\r\n#define ADC_SQR1_L_Pos (0U)\r\n#define ADC_SQR1_L_Msk (0xFUL << ADC_SQR1_L_Pos) /*!< 0x0000000F */\r\n#define ADC_SQR1_L ADC_SQR1_L_Msk /*!< ADC group regular sequencer scan length */\r\n#define ADC_SQR1_L_0 (0x1UL << ADC_SQR1_L_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR1_L_1 (0x2UL << ADC_SQR1_L_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR1_L_2 (0x4UL << ADC_SQR1_L_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR1_L_3 (0x8UL << ADC_SQR1_L_Pos) /*!< 0x00000008 */\r\n\r\n#define ADC_SQR1_SQ1_Pos (6U)\r\n#define ADC_SQR1_SQ1_Msk (0x1FUL << ADC_SQR1_SQ1_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR1_SQ1 ADC_SQR1_SQ1_Msk /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_SQR1_SQ1_0 (0x01UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR1_SQ1_1 (0x02UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR1_SQ1_2 (0x04UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR1_SQ1_3 (0x08UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR1_SQ1_4 (0x10UL << ADC_SQR1_SQ1_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR1_SQ2_Pos (12U)\r\n#define ADC_SQR1_SQ2_Msk (0x1FUL << ADC_SQR1_SQ2_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR1_SQ2 ADC_SQR1_SQ2_Msk /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_SQR1_SQ2_0 (0x01UL << ADC_SQR1_SQ2_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR1_SQ2_1 (0x02UL << ADC_SQR1_SQ2_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR1_SQ2_2 (0x04UL << ADC_SQR1_SQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR1_SQ2_3 (0x08UL << ADC_SQR1_SQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR1_SQ2_4 (0x10UL << ADC_SQR1_SQ2_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR1_SQ3_Pos (18U)\r\n#define ADC_SQR1_SQ3_Msk (0x1FUL << ADC_SQR1_SQ3_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR1_SQ3 ADC_SQR1_SQ3_Msk /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_SQR1_SQ3_0 (0x01UL << ADC_SQR1_SQ3_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR1_SQ3_1 (0x02UL << ADC_SQR1_SQ3_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR1_SQ3_2 (0x04UL << ADC_SQR1_SQ3_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR1_SQ3_3 (0x08UL << ADC_SQR1_SQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR1_SQ3_4 (0x10UL<< ADC_SQR1_SQ3_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR1_SQ4_Pos (24U)\r\n#define ADC_SQR1_SQ4_Msk (0x1FUL << ADC_SQR1_SQ4_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR1_SQ4 ADC_SQR1_SQ4_Msk /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_SQR1_SQ4_0 (0x01UL << ADC_SQR1_SQ4_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR1_SQ4_1 (0x02UL << ADC_SQR1_SQ4_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR1_SQ4_2 (0x04UL << ADC_SQR1_SQ4_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR1_SQ4_3 (0x08UL << ADC_SQR1_SQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR1_SQ4_4 (0x10UL << ADC_SQR1_SQ4_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR2 register ******************/\r\n#define ADC_SQR2_SQ5_Pos (0U)\r\n#define ADC_SQR2_SQ5_Msk (0x1FUL << ADC_SQR2_SQ5_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR2_SQ5 ADC_SQR2_SQ5_Msk /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_SQR2_SQ5_0 (0x01UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR2_SQ5_1 (0x02UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR2_SQ5_2 (0x04UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR2_SQ5_3 (0x08UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR2_SQ5_4 (0x10UL << ADC_SQR2_SQ5_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR2_SQ6_Pos (6U)\r\n#define ADC_SQR2_SQ6_Msk (0x1FUL << ADC_SQR2_SQ6_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR2_SQ6 ADC_SQR2_SQ6_Msk /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_SQR2_SQ6_0 (0x01UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR2_SQ6_1 (0x02UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR2_SQ6_2 (0x04UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR2_SQ6_3 (0x08UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR2_SQ6_4 (0x10UL << ADC_SQR2_SQ6_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR2_SQ7_Pos (12U)\r\n#define ADC_SQR2_SQ7_Msk (0x1FUL << ADC_SQR2_SQ7_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR2_SQ7 ADC_SQR2_SQ7_Msk /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_SQR2_SQ7_0 (0x01UL << ADC_SQR2_SQ7_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR2_SQ7_1 (0x02UL << ADC_SQR2_SQ7_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR2_SQ7_2 (0x04UL << ADC_SQR2_SQ7_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR2_SQ7_3 (0x08UL << ADC_SQR2_SQ7_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR2_SQ7_4 (0x10UL << ADC_SQR2_SQ7_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR2_SQ8_Pos (18U)\r\n#define ADC_SQR2_SQ8_Msk (0x1FUL << ADC_SQR2_SQ8_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR2_SQ8 ADC_SQR2_SQ8_Msk /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_SQR2_SQ8_0 (0x01UL << ADC_SQR2_SQ8_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR2_SQ8_1 (0x02UL << ADC_SQR2_SQ8_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR2_SQ8_2 (0x04UL << ADC_SQR2_SQ8_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR2_SQ8_3 (0x08UL << ADC_SQR2_SQ8_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR2_SQ8_4 (0x10UL << ADC_SQR2_SQ8_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR2_SQ9_Pos (24U)\r\n#define ADC_SQR2_SQ9_Msk (0x1FUL << ADC_SQR2_SQ9_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR2_SQ9 ADC_SQR2_SQ9_Msk /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_SQR2_SQ9_0 (0x01UL << ADC_SQR2_SQ9_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR2_SQ9_1 (0x02UL << ADC_SQR2_SQ9_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR2_SQ9_2 (0x04UL << ADC_SQR2_SQ9_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR2_SQ9_3 (0x08UL << ADC_SQR2_SQ9_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR2_SQ9_4 (0x10UL << ADC_SQR2_SQ9_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR3 register ******************/\r\n#define ADC_SQR3_SQ10_Pos (0U)\r\n#define ADC_SQR3_SQ10_Msk (0x1FUL << ADC_SQR3_SQ10_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR3_SQ10 ADC_SQR3_SQ10_Msk /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_SQR3_SQ10_0 (0x01UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR3_SQ10_1 (0x02UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR3_SQ10_2 (0x04UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR3_SQ10_3 (0x08UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR3_SQ10_4 (0x10UL << ADC_SQR3_SQ10_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR3_SQ11_Pos (6U)\r\n#define ADC_SQR3_SQ11_Msk (0x1FUL << ADC_SQR3_SQ11_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR3_SQ11 ADC_SQR3_SQ11_Msk /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_SQR3_SQ11_0 (0x01UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR3_SQ11_1 (0x02UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR3_SQ11_2 (0x04UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR3_SQ11_3 (0x08UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR3_SQ11_4 (0x10UL << ADC_SQR3_SQ11_Pos) /*!< 0x00000400 */\r\n\r\n#define ADC_SQR3_SQ12_Pos (12U)\r\n#define ADC_SQR3_SQ12_Msk (0x1FUL << ADC_SQR3_SQ12_Pos) /*!< 0x0001F000 */\r\n#define ADC_SQR3_SQ12 ADC_SQR3_SQ12_Msk /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_SQR3_SQ12_0 (0x01UL << ADC_SQR3_SQ12_Pos) /*!< 0x00001000 */\r\n#define ADC_SQR3_SQ12_1 (0x02UL << ADC_SQR3_SQ12_Pos) /*!< 0x00002000 */\r\n#define ADC_SQR3_SQ12_2 (0x04UL << ADC_SQR3_SQ12_Pos) /*!< 0x00004000 */\r\n#define ADC_SQR3_SQ12_3 (0x08UL << ADC_SQR3_SQ12_Pos) /*!< 0x00008000 */\r\n#define ADC_SQR3_SQ12_4 (0x10UL << ADC_SQR3_SQ12_Pos) /*!< 0x00010000 */\r\n\r\n#define ADC_SQR3_SQ13_Pos (18U)\r\n#define ADC_SQR3_SQ13_Msk (0x1FUL << ADC_SQR3_SQ13_Pos) /*!< 0x007C0000 */\r\n#define ADC_SQR3_SQ13 ADC_SQR3_SQ13_Msk /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_SQR3_SQ13_0 (0x01UL << ADC_SQR3_SQ13_Pos) /*!< 0x00040000 */\r\n#define ADC_SQR3_SQ13_1 (0x02UL << ADC_SQR3_SQ13_Pos) /*!< 0x00080000 */\r\n#define ADC_SQR3_SQ13_2 (0x04UL << ADC_SQR3_SQ13_Pos) /*!< 0x00100000 */\r\n#define ADC_SQR3_SQ13_3 (0x08UL << ADC_SQR3_SQ13_Pos) /*!< 0x00200000 */\r\n#define ADC_SQR3_SQ13_4 (0x10UL << ADC_SQR3_SQ13_Pos) /*!< 0x00400000 */\r\n\r\n#define ADC_SQR3_SQ14_Pos (24U)\r\n#define ADC_SQR3_SQ14_Msk (0x1FUL << ADC_SQR3_SQ14_Pos) /*!< 0x1F000000 */\r\n#define ADC_SQR3_SQ14 ADC_SQR3_SQ14_Msk /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_SQR3_SQ14_0 (0x01UL << ADC_SQR3_SQ14_Pos) /*!< 0x01000000 */\r\n#define ADC_SQR3_SQ14_1 (0x02UL << ADC_SQR3_SQ14_Pos) /*!< 0x02000000 */\r\n#define ADC_SQR3_SQ14_2 (0x04UL << ADC_SQR3_SQ14_Pos) /*!< 0x04000000 */\r\n#define ADC_SQR3_SQ14_3 (0x08UL << ADC_SQR3_SQ14_Pos) /*!< 0x08000000 */\r\n#define ADC_SQR3_SQ14_4 (0x10UL << ADC_SQR3_SQ14_Pos) /*!< 0x10000000 */\r\n\r\n/******************** Bit definition for ADC_SQR4 register ******************/\r\n#define ADC_SQR4_SQ15_Pos (0U)\r\n#define ADC_SQR4_SQ15_Msk (0x1FUL << ADC_SQR4_SQ15_Pos) /*!< 0x0000001F */\r\n#define ADC_SQR4_SQ15 ADC_SQR4_SQ15_Msk /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_SQR4_SQ15_0 (0x01UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000001 */\r\n#define ADC_SQR4_SQ15_1 (0x02UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000002 */\r\n#define ADC_SQR4_SQ15_2 (0x04UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000004 */\r\n#define ADC_SQR4_SQ15_3 (0x08UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000008 */\r\n#define ADC_SQR4_SQ15_4 (0x10UL << ADC_SQR4_SQ15_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_SQR4_SQ16_Pos (6U)\r\n#define ADC_SQR4_SQ16_Msk (0x1FUL << ADC_SQR4_SQ16_Pos) /*!< 0x000007C0 */\r\n#define ADC_SQR4_SQ16 ADC_SQR4_SQ16_Msk /*!< ADC group regular sequencer rank 16 */\r\n#define ADC_SQR4_SQ16_0 (0x01UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000040 */\r\n#define ADC_SQR4_SQ16_1 (0x02UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000080 */\r\n#define ADC_SQR4_SQ16_2 (0x04UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000100 */\r\n#define ADC_SQR4_SQ16_3 (0x08UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000200 */\r\n#define ADC_SQR4_SQ16_4 (0x10UL << ADC_SQR4_SQ16_Pos) /*!< 0x00000400 */\r\n\r\n/******************** Bit definition for ADC_DR register ********************/\r\n#define ADC_DR_RDATA_Pos (0U)\r\n#define ADC_DR_RDATA_Msk (0xFFFFUL << ADC_DR_RDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_DR_RDATA ADC_DR_RDATA_Msk /*!< ADC group regular conversion data */\r\n\r\n/******************** Bit definition for ADC_JSQR register ******************/\r\n#define ADC_JSQR_JL_Pos (0U)\r\n#define ADC_JSQR_JL_Msk (0x3UL << ADC_JSQR_JL_Pos) /*!< 0x00000003 */\r\n#define ADC_JSQR_JL ADC_JSQR_JL_Msk /*!< ADC group injected sequencer scan length */\r\n#define ADC_JSQR_JL_0 (0x1UL << ADC_JSQR_JL_Pos) /*!< 0x00000001 */\r\n#define ADC_JSQR_JL_1 (0x2UL << ADC_JSQR_JL_Pos) /*!< 0x00000002 */\r\n\r\n#define ADC_JSQR_JEXTSEL_Pos (2U)\r\n#define ADC_JSQR_JEXTSEL_Msk (0x1FUL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x0000007C */\r\n#define ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_Msk /*!< ADC group injected external trigger source */\r\n#define ADC_JSQR_JEXTSEL_0 (0x1UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_JSQR_JEXTSEL_1 (0x2UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_JSQR_JEXTSEL_2 (0x4UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_JSQR_JEXTSEL_3 (0x8UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_JSQR_JEXTSEL_4 (0x10UL << ADC_JSQR_JEXTSEL_Pos) /*!< 0x00000040 */\r\n\r\n#define ADC_JSQR_JEXTEN_Pos (7U)\r\n#define ADC_JSQR_JEXTEN_Msk (0x3UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000180 */\r\n#define ADC_JSQR_JEXTEN ADC_JSQR_JEXTEN_Msk /*!< ADC group injected external trigger polarity */\r\n#define ADC_JSQR_JEXTEN_0 (0x1UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000080 */\r\n#define ADC_JSQR_JEXTEN_1 (0x2UL << ADC_JSQR_JEXTEN_Pos) /*!< 0x00000100 */\r\n\r\n#define ADC_JSQR_JSQ1_Pos (9U)\r\n#define ADC_JSQR_JSQ1_Msk (0x1FUL << ADC_JSQR_JSQ1_Pos) /*!< 0x00003E00 */\r\n#define ADC_JSQR_JSQ1 ADC_JSQR_JSQ1_Msk /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_JSQR_JSQ1_0 (0x01UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000200 */\r\n#define ADC_JSQR_JSQ1_1 (0x02UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000400 */\r\n#define ADC_JSQR_JSQ1_2 (0x04UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00000800 */\r\n#define ADC_JSQR_JSQ1_3 (0x08UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00001000 */\r\n#define ADC_JSQR_JSQ1_4 (0x10UL << ADC_JSQR_JSQ1_Pos) /*!< 0x00002000 */\r\n\r\n#define ADC_JSQR_JSQ2_Pos (15U)\r\n#define ADC_JSQR_JSQ2_Msk (0x1FUL << ADC_JSQR_JSQ2_Pos) /*!< 0x0007C000 */\r\n#define ADC_JSQR_JSQ2 ADC_JSQR_JSQ2_Msk /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_JSQR_JSQ2_0 (0x01UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00004000 */\r\n#define ADC_JSQR_JSQ2_1 (0x02UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00008000 */\r\n#define ADC_JSQR_JSQ2_2 (0x04UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00010000 */\r\n#define ADC_JSQR_JSQ2_3 (0x08UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00020000 */\r\n#define ADC_JSQR_JSQ2_4 (0x10UL << ADC_JSQR_JSQ2_Pos) /*!< 0x00040000 */\r\n\r\n#define ADC_JSQR_JSQ3_Pos (21U)\r\n#define ADC_JSQR_JSQ3_Msk (0x1FUL << ADC_JSQR_JSQ3_Pos) /*!< 0x03E00000 */\r\n#define ADC_JSQR_JSQ3 ADC_JSQR_JSQ3_Msk /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_JSQR_JSQ3_0 (0x01UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00200000 */\r\n#define ADC_JSQR_JSQ3_1 (0x02UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00400000 */\r\n#define ADC_JSQR_JSQ3_2 (0x04UL << ADC_JSQR_JSQ3_Pos) /*!< 0x00800000 */\r\n#define ADC_JSQR_JSQ3_3 (0x08UL << ADC_JSQR_JSQ3_Pos) /*!< 0x01000000 */\r\n#define ADC_JSQR_JSQ3_4 (0x10UL << ADC_JSQR_JSQ3_Pos) /*!< 0x02000000 */\r\n\r\n#define ADC_JSQR_JSQ4_Pos (27U)\r\n#define ADC_JSQR_JSQ4_Msk (0x1FUL << ADC_JSQR_JSQ4_Pos) /*!< 0xF8000000 */\r\n#define ADC_JSQR_JSQ4 ADC_JSQR_JSQ4_Msk /*!< ADC group injected sequencer rank 4 */\r\n#define ADC_JSQR_JSQ4_0 (0x01UL << ADC_JSQR_JSQ4_Pos) /*!< 0x08000000 */\r\n#define ADC_JSQR_JSQ4_1 (0x02UL << ADC_JSQR_JSQ4_Pos) /*!< 0x10000000 */\r\n#define ADC_JSQR_JSQ4_2 (0x04UL << ADC_JSQR_JSQ4_Pos) /*!< 0x20000000 */\r\n#define ADC_JSQR_JSQ4_3 (0x08UL << ADC_JSQR_JSQ4_Pos) /*!< 0x40000000 */\r\n#define ADC_JSQR_JSQ4_4 (0x10UL << ADC_JSQR_JSQ4_Pos) /*!< 0x80000000 */\r\n\r\n/******************** Bit definition for ADC_OFR1 register ******************/\r\n#define ADC_OFR1_OFFSET1_Pos (0U)\r\n#define ADC_OFR1_OFFSET1_Msk (0xFFFUL << ADC_OFR1_OFFSET1_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR1_OFFSET1 ADC_OFR1_OFFSET1_Msk /*!< ADC offset number 1 offset level */\r\n\r\n#define ADC_OFR1_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR1_OFFSETPOS_Msk (0x1UL << ADC_OFR1_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR1_OFFSETPOS ADC_OFR1_OFFSETPOS_Msk /*!< ADC offset number 1 positive */\r\n#define ADC_OFR1_SATEN_Pos (25U)\r\n#define ADC_OFR1_SATEN_Msk (0x1UL << ADC_OFR1_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR1_SATEN ADC_OFR1_SATEN_Msk /*!< ADC offset number 1 saturation enable */\r\n\r\n#define ADC_OFR1_OFFSET1_CH_Pos (26U)\r\n#define ADC_OFR1_OFFSET1_CH_Msk (0x1FUL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR1_OFFSET1_CH ADC_OFR1_OFFSET1_CH_Msk /*!< ADC offset number 1 channel selection */\r\n#define ADC_OFR1_OFFSET1_CH_0 (0x01UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR1_OFFSET1_CH_1 (0x02UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR1_OFFSET1_CH_2 (0x04UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR1_OFFSET1_CH_3 (0x08UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR1_OFFSET1_CH_4 (0x10UL << ADC_OFR1_OFFSET1_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR1_OFFSET1_EN_Pos (31U)\r\n#define ADC_OFR1_OFFSET1_EN_Msk (0x1UL << ADC_OFR1_OFFSET1_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR1_OFFSET1_EN ADC_OFR1_OFFSET1_EN_Msk /*!< ADC offset number 1 enable */\r\n\r\n/******************** Bit definition for ADC_OFR2 register ******************/\r\n#define ADC_OFR2_OFFSET2_Pos (0U)\r\n#define ADC_OFR2_OFFSET2_Msk (0xFFFUL << ADC_OFR2_OFFSET2_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR2_OFFSET2 ADC_OFR2_OFFSET2_Msk /*!< ADC offset number 2 offset level */\r\n\r\n#define ADC_OFR2_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR2_OFFSETPOS_Msk (0x1UL << ADC_OFR2_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR2_OFFSETPOS ADC_OFR2_OFFSETPOS_Msk /*!< ADC offset number 2 positive */\r\n#define ADC_OFR2_SATEN_Pos (25U)\r\n#define ADC_OFR2_SATEN_Msk (0x1UL << ADC_OFR2_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR2_SATEN ADC_OFR2_SATEN_Msk /*!< ADC offset number 2 saturation enable */\r\n\r\n#define ADC_OFR2_OFFSET2_CH_Pos (26U)\r\n#define ADC_OFR2_OFFSET2_CH_Msk (0x1FUL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR2_OFFSET2_CH ADC_OFR2_OFFSET2_CH_Msk /*!< ADC offset number 2 channel selection */\r\n#define ADC_OFR2_OFFSET2_CH_0 (0x01UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR2_OFFSET2_CH_1 (0x02UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR2_OFFSET2_CH_2 (0x04UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR2_OFFSET2_CH_3 (0x08UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR2_OFFSET2_CH_4 (0x10UL << ADC_OFR2_OFFSET2_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR2_OFFSET2_EN_Pos (31U)\r\n#define ADC_OFR2_OFFSET2_EN_Msk (0x1UL << ADC_OFR2_OFFSET2_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR2_OFFSET2_EN ADC_OFR2_OFFSET2_EN_Msk /*!< ADC offset number 2 enable */\r\n\r\n/******************** Bit definition for ADC_OFR3 register ******************/\r\n#define ADC_OFR3_OFFSET3_Pos (0U)\r\n#define ADC_OFR3_OFFSET3_Msk (0xFFFUL << ADC_OFR3_OFFSET3_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR3_OFFSET3 ADC_OFR3_OFFSET3_Msk /*!< ADC offset number 3 offset level */\r\n\r\n#define ADC_OFR3_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR3_OFFSETPOS_Msk (0x1UL << ADC_OFR3_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR3_OFFSETPOS ADC_OFR3_OFFSETPOS_Msk /*!< ADC offset number 3 positive */\r\n#define ADC_OFR3_SATEN_Pos (25U)\r\n#define ADC_OFR3_SATEN_Msk (0x1UL << ADC_OFR3_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR3_SATEN ADC_OFR3_SATEN_Msk /*!< ADC offset number 3 saturation enable */\r\n\r\n#define ADC_OFR3_OFFSET3_CH_Pos (26U)\r\n#define ADC_OFR3_OFFSET3_CH_Msk (0x1FUL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR3_OFFSET3_CH ADC_OFR3_OFFSET3_CH_Msk /*!< ADC offset number 3 channel selection */\r\n#define ADC_OFR3_OFFSET3_CH_0 (0x01UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR3_OFFSET3_CH_1 (0x02UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR3_OFFSET3_CH_2 (0x04UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR3_OFFSET3_CH_3 (0x08UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR3_OFFSET3_CH_4 (0x10UL << ADC_OFR3_OFFSET3_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR3_OFFSET3_EN_Pos (31U)\r\n#define ADC_OFR3_OFFSET3_EN_Msk (0x1UL << ADC_OFR3_OFFSET3_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR3_OFFSET3_EN ADC_OFR3_OFFSET3_EN_Msk /*!< ADC offset number 3 enable */\r\n\r\n/******************** Bit definition for ADC_OFR4 register ******************/\r\n#define ADC_OFR4_OFFSET4_Pos (0U)\r\n#define ADC_OFR4_OFFSET4_Msk (0xFFFUL << ADC_OFR4_OFFSET4_Pos) /*!< 0x00000FFF */\r\n#define ADC_OFR4_OFFSET4 ADC_OFR4_OFFSET4_Msk /*!< ADC offset number 4 offset level */\r\n\r\n#define ADC_OFR4_OFFSETPOS_Pos (24U)\r\n#define ADC_OFR4_OFFSETPOS_Msk (0x1UL << ADC_OFR4_OFFSETPOS_Pos) /*!< 0x01000000 */\r\n#define ADC_OFR4_OFFSETPOS ADC_OFR4_OFFSETPOS_Msk /*!< ADC offset number 4 positive */\r\n#define ADC_OFR4_SATEN_Pos (25U)\r\n#define ADC_OFR4_SATEN_Msk (0x1UL << ADC_OFR4_SATEN_Pos) /*!< 0x02000000 */\r\n#define ADC_OFR4_SATEN ADC_OFR4_SATEN_Msk /*!< ADC offset number 4 saturation enable */\r\n\r\n#define ADC_OFR4_OFFSET4_CH_Pos (26U)\r\n#define ADC_OFR4_OFFSET4_CH_Msk (0x1FUL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x7C000000 */\r\n#define ADC_OFR4_OFFSET4_CH ADC_OFR4_OFFSET4_CH_Msk /*!< ADC offset number 4 channel selection */\r\n#define ADC_OFR4_OFFSET4_CH_0 (0x01UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x04000000 */\r\n#define ADC_OFR4_OFFSET4_CH_1 (0x02UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x08000000 */\r\n#define ADC_OFR4_OFFSET4_CH_2 (0x04UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x10000000 */\r\n#define ADC_OFR4_OFFSET4_CH_3 (0x08UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x20000000 */\r\n#define ADC_OFR4_OFFSET4_CH_4 (0x10UL << ADC_OFR4_OFFSET4_CH_Pos) /*!< 0x40000000 */\r\n\r\n#define ADC_OFR4_OFFSET4_EN_Pos (31U)\r\n#define ADC_OFR4_OFFSET4_EN_Msk (0x1UL << ADC_OFR4_OFFSET4_EN_Pos) /*!< 0x80000000 */\r\n#define ADC_OFR4_OFFSET4_EN ADC_OFR4_OFFSET4_EN_Msk /*!< ADC offset number 4 enable */\r\n\r\n/******************** Bit definition for ADC_JDR1 register ******************/\r\n#define ADC_JDR1_JDATA_Pos (0U)\r\n#define ADC_JDR1_JDATA_Msk (0xFFFFUL << ADC_JDR1_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR1_JDATA ADC_JDR1_JDATA_Msk /*!< ADC group injected sequencer rank 1 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR2 register ******************/\r\n#define ADC_JDR2_JDATA_Pos (0U)\r\n#define ADC_JDR2_JDATA_Msk (0xFFFFUL << ADC_JDR2_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR2_JDATA ADC_JDR2_JDATA_Msk /*!< ADC group injected sequencer rank 2 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR3 register ******************/\r\n#define ADC_JDR3_JDATA_Pos (0U)\r\n#define ADC_JDR3_JDATA_Msk (0xFFFFUL << ADC_JDR3_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR3_JDATA ADC_JDR3_JDATA_Msk /*!< ADC group injected sequencer rank 3 conversion data */\r\n\r\n/******************** Bit definition for ADC_JDR4 register ******************/\r\n#define ADC_JDR4_JDATA_Pos (0U)\r\n#define ADC_JDR4_JDATA_Msk (0xFFFFUL << ADC_JDR4_JDATA_Pos) /*!< 0x0000FFFF */\r\n#define ADC_JDR4_JDATA ADC_JDR4_JDATA_Msk /*!< ADC group injected sequencer rank 4 conversion data */\r\n\r\n/******************** Bit definition for ADC_AWD2CR register ****************/\r\n#define ADC_AWD2CR_AWD2CH_Pos (0U)\r\n#define ADC_AWD2CR_AWD2CH_Msk (0x7FFFFUL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD2CR_AWD2CH ADC_AWD2CR_AWD2CH_Msk /*!< ADC analog watchdog 2 monitored channel selection */\r\n#define ADC_AWD2CR_AWD2CH_0 (0x00001UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD2CR_AWD2CH_1 (0x00002UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD2CR_AWD2CH_2 (0x00004UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD2CR_AWD2CH_3 (0x00008UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD2CR_AWD2CH_4 (0x00010UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD2CR_AWD2CH_5 (0x00020UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD2CR_AWD2CH_6 (0x00040UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD2CR_AWD2CH_7 (0x00080UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD2CR_AWD2CH_8 (0x00100UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD2CR_AWD2CH_9 (0x00200UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD2CR_AWD2CH_10 (0x00400UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD2CR_AWD2CH_11 (0x00800UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD2CR_AWD2CH_12 (0x01000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD2CR_AWD2CH_13 (0x02000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD2CR_AWD2CH_14 (0x04000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD2CR_AWD2CH_15 (0x08000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD2CR_AWD2CH_16 (0x10000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD2CR_AWD2CH_17 (0x20000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD2CR_AWD2CH_18 (0x40000UL << ADC_AWD2CR_AWD2CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_AWD3CR register ****************/\r\n#define ADC_AWD3CR_AWD3CH_Pos (0U)\r\n#define ADC_AWD3CR_AWD3CH_Msk (0x7FFFFUL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x0007FFFF */\r\n#define ADC_AWD3CR_AWD3CH ADC_AWD3CR_AWD3CH_Msk /*!< ADC analog watchdog 3 monitored channel selection */\r\n#define ADC_AWD3CR_AWD3CH_0 (0x00001UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000001 */\r\n#define ADC_AWD3CR_AWD3CH_1 (0x00002UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000002 */\r\n#define ADC_AWD3CR_AWD3CH_2 (0x00004UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000004 */\r\n#define ADC_AWD3CR_AWD3CH_3 (0x00008UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000008 */\r\n#define ADC_AWD3CR_AWD3CH_4 (0x00010UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000010 */\r\n#define ADC_AWD3CR_AWD3CH_5 (0x00020UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000020 */\r\n#define ADC_AWD3CR_AWD3CH_6 (0x00040UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000040 */\r\n#define ADC_AWD3CR_AWD3CH_7 (0x00080UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000080 */\r\n#define ADC_AWD3CR_AWD3CH_8 (0x00100UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000100 */\r\n#define ADC_AWD3CR_AWD3CH_9 (0x00200UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000200 */\r\n#define ADC_AWD3CR_AWD3CH_10 (0x00400UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000400 */\r\n#define ADC_AWD3CR_AWD3CH_11 (0x00800UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00000800 */\r\n#define ADC_AWD3CR_AWD3CH_12 (0x01000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00001000 */\r\n#define ADC_AWD3CR_AWD3CH_13 (0x02000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00002000 */\r\n#define ADC_AWD3CR_AWD3CH_14 (0x04000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00004000 */\r\n#define ADC_AWD3CR_AWD3CH_15 (0x08000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00008000 */\r\n#define ADC_AWD3CR_AWD3CH_16 (0x10000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00010000 */\r\n#define ADC_AWD3CR_AWD3CH_17 (0x20000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00020000 */\r\n#define ADC_AWD3CR_AWD3CH_18 (0x40000UL << ADC_AWD3CR_AWD3CH_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_DIFSEL register ****************/\r\n#define ADC_DIFSEL_DIFSEL_Pos (0U)\r\n#define ADC_DIFSEL_DIFSEL_Msk (0x7FFFFUL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x0007FFFF */\r\n#define ADC_DIFSEL_DIFSEL ADC_DIFSEL_DIFSEL_Msk /*!< ADC channel differential or single-ended mode */\r\n#define ADC_DIFSEL_DIFSEL_0 (0x00001UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000001 */\r\n#define ADC_DIFSEL_DIFSEL_1 (0x00002UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000002 */\r\n#define ADC_DIFSEL_DIFSEL_2 (0x00004UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000004 */\r\n#define ADC_DIFSEL_DIFSEL_3 (0x00008UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000008 */\r\n#define ADC_DIFSEL_DIFSEL_4 (0x00010UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000010 */\r\n#define ADC_DIFSEL_DIFSEL_5 (0x00020UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000020 */\r\n#define ADC_DIFSEL_DIFSEL_6 (0x00040UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000040 */\r\n#define ADC_DIFSEL_DIFSEL_7 (0x00080UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000080 */\r\n#define ADC_DIFSEL_DIFSEL_8 (0x00100UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000100 */\r\n#define ADC_DIFSEL_DIFSEL_9 (0x00200UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000200 */\r\n#define ADC_DIFSEL_DIFSEL_10 (0x00400UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000400 */\r\n#define ADC_DIFSEL_DIFSEL_11 (0x00800UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00000800 */\r\n#define ADC_DIFSEL_DIFSEL_12 (0x01000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00001000 */\r\n#define ADC_DIFSEL_DIFSEL_13 (0x02000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00002000 */\r\n#define ADC_DIFSEL_DIFSEL_14 (0x04000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00004000 */\r\n#define ADC_DIFSEL_DIFSEL_15 (0x08000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00008000 */\r\n#define ADC_DIFSEL_DIFSEL_16 (0x10000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00010000 */\r\n#define ADC_DIFSEL_DIFSEL_17 (0x20000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00020000 */\r\n#define ADC_DIFSEL_DIFSEL_18 (0x40000UL << ADC_DIFSEL_DIFSEL_Pos) /*!< 0x00040000 */\r\n\r\n/******************** Bit definition for ADC_CALFACT register ***************/\r\n#define ADC_CALFACT_CALFACT_S_Pos (0U)\r\n#define ADC_CALFACT_CALFACT_S_Msk (0x7FUL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x0000007F */\r\n#define ADC_CALFACT_CALFACT_S ADC_CALFACT_CALFACT_S_Msk /*!< ADC calibration factor in single-ended mode */\r\n#define ADC_CALFACT_CALFACT_S_0 (0x01UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000001 */\r\n#define ADC_CALFACT_CALFACT_S_1 (0x02UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000002 */\r\n#define ADC_CALFACT_CALFACT_S_2 (0x04UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000004 */\r\n#define ADC_CALFACT_CALFACT_S_3 (0x08UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000008 */\r\n#define ADC_CALFACT_CALFACT_S_4 (0x10UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000010 */\r\n#define ADC_CALFACT_CALFACT_S_5 (0x20UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000020 */\r\n#define ADC_CALFACT_CALFACT_S_6 (0x40UL << ADC_CALFACT_CALFACT_S_Pos) /*!< 0x00000030 */\r\n\r\n#define ADC_CALFACT_CALFACT_D_Pos (16U)\r\n#define ADC_CALFACT_CALFACT_D_Msk (0x7FUL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x007F0000 */\r\n#define ADC_CALFACT_CALFACT_D ADC_CALFACT_CALFACT_D_Msk /*!< ADC calibration factor in differential mode */\r\n#define ADC_CALFACT_CALFACT_D_0 (0x01UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00010000 */\r\n#define ADC_CALFACT_CALFACT_D_1 (0x02UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00020000 */\r\n#define ADC_CALFACT_CALFACT_D_2 (0x04UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00040000 */\r\n#define ADC_CALFACT_CALFACT_D_3 (0x08UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00080000 */\r\n#define ADC_CALFACT_CALFACT_D_4 (0x10UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00100000 */\r\n#define ADC_CALFACT_CALFACT_D_5 (0x20UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00200000 */\r\n#define ADC_CALFACT_CALFACT_D_6 (0x40UL << ADC_CALFACT_CALFACT_D_Pos) /*!< 0x00300000 */\r\n\r\n/******************** Bit definition for ADC_GCOMP register *****************/\r\n#define ADC_GCOMP_GCOMPCOEFF_Pos (0U)\r\n#define ADC_GCOMP_GCOMPCOEFF_Msk (0x3FFFUL << ADC_GCOMP_GCOMPCOEFF_Pos) /*!< 0x00003FFF */\r\n#define ADC_GCOMP_GCOMPCOEFF ADC_GCOMP_GCOMPCOEFF_Msk /*!< ADC Gain Compensation Coefficient */\r\n\r\n/************************* ADC Common registers *****************************/\r\n/******************** Bit definition for ADC_CSR register *******************/\r\n#define ADC_CSR_ADRDY_MST_Pos (0U)\r\n#define ADC_CSR_ADRDY_MST_Msk (0x1UL << ADC_CSR_ADRDY_MST_Pos) /*!< 0x00000001 */\r\n#define ADC_CSR_ADRDY_MST ADC_CSR_ADRDY_MST_Msk /*!< ADC multimode master ready flag */\r\n#define ADC_CSR_EOSMP_MST_Pos (1U)\r\n#define ADC_CSR_EOSMP_MST_Msk (0x1UL << ADC_CSR_EOSMP_MST_Pos) /*!< 0x00000002 */\r\n#define ADC_CSR_EOSMP_MST ADC_CSR_EOSMP_MST_Msk /*!< ADC multimode master group regular end of sampling flag */\r\n#define ADC_CSR_EOC_MST_Pos (2U)\r\n#define ADC_CSR_EOC_MST_Msk (0x1UL << ADC_CSR_EOC_MST_Pos) /*!< 0x00000004 */\r\n#define ADC_CSR_EOC_MST ADC_CSR_EOC_MST_Msk /*!< ADC multimode master group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_MST_Pos (3U)\r\n#define ADC_CSR_EOS_MST_Msk (0x1UL << ADC_CSR_EOS_MST_Pos) /*!< 0x00000008 */\r\n#define ADC_CSR_EOS_MST ADC_CSR_EOS_MST_Msk /*!< ADC multimode master group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_MST_Pos (4U)\r\n#define ADC_CSR_OVR_MST_Msk (0x1UL << ADC_CSR_OVR_MST_Pos) /*!< 0x00000010 */\r\n#define ADC_CSR_OVR_MST ADC_CSR_OVR_MST_Msk /*!< ADC multimode master group regular overrun flag */\r\n#define ADC_CSR_JEOC_MST_Pos (5U)\r\n#define ADC_CSR_JEOC_MST_Msk (0x1UL << ADC_CSR_JEOC_MST_Pos) /*!< 0x00000020 */\r\n#define ADC_CSR_JEOC_MST ADC_CSR_JEOC_MST_Msk /*!< ADC multimode master group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_MST_Pos (6U)\r\n#define ADC_CSR_JEOS_MST_Msk (0x1UL << ADC_CSR_JEOS_MST_Pos) /*!< 0x00000040 */\r\n#define ADC_CSR_JEOS_MST ADC_CSR_JEOS_MST_Msk /*!< ADC multimode master group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_MST_Pos (7U)\r\n#define ADC_CSR_AWD1_MST_Msk (0x1UL << ADC_CSR_AWD1_MST_Pos) /*!< 0x00000080 */\r\n#define ADC_CSR_AWD1_MST ADC_CSR_AWD1_MST_Msk /*!< ADC multimode master analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_MST_Pos (8U)\r\n#define ADC_CSR_AWD2_MST_Msk (0x1UL << ADC_CSR_AWD2_MST_Pos) /*!< 0x00000100 */\r\n#define ADC_CSR_AWD2_MST ADC_CSR_AWD2_MST_Msk /*!< ADC multimode master analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_MST_Pos (9U)\r\n#define ADC_CSR_AWD3_MST_Msk (0x1UL << ADC_CSR_AWD3_MST_Pos) /*!< 0x00000200 */\r\n#define ADC_CSR_AWD3_MST ADC_CSR_AWD3_MST_Msk /*!< ADC multimode master analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_MST_Pos (10U)\r\n#define ADC_CSR_JQOVF_MST_Msk (0x1UL << ADC_CSR_JQOVF_MST_Pos) /*!< 0x00000400 */\r\n#define ADC_CSR_JQOVF_MST ADC_CSR_JQOVF_MST_Msk /*!< ADC multimode master group injected contexts queue overflow flag */\r\n\r\n#define ADC_CSR_ADRDY_SLV_Pos (16U)\r\n#define ADC_CSR_ADRDY_SLV_Msk (0x1UL << ADC_CSR_ADRDY_SLV_Pos) /*!< 0x00010000 */\r\n#define ADC_CSR_ADRDY_SLV ADC_CSR_ADRDY_SLV_Msk /*!< ADC multimode slave ready flag */\r\n#define ADC_CSR_EOSMP_SLV_Pos (17U)\r\n#define ADC_CSR_EOSMP_SLV_Msk (0x1UL << ADC_CSR_EOSMP_SLV_Pos) /*!< 0x00020000 */\r\n#define ADC_CSR_EOSMP_SLV ADC_CSR_EOSMP_SLV_Msk /*!< ADC multimode slave group regular end of sampling flag */\r\n#define ADC_CSR_EOC_SLV_Pos (18U)\r\n#define ADC_CSR_EOC_SLV_Msk (0x1UL << ADC_CSR_EOC_SLV_Pos) /*!< 0x00040000 */\r\n#define ADC_CSR_EOC_SLV ADC_CSR_EOC_SLV_Msk /*!< ADC multimode slave group regular end of unitary conversion flag */\r\n#define ADC_CSR_EOS_SLV_Pos (19U)\r\n#define ADC_CSR_EOS_SLV_Msk (0x1UL << ADC_CSR_EOS_SLV_Pos) /*!< 0x00080000 */\r\n#define ADC_CSR_EOS_SLV ADC_CSR_EOS_SLV_Msk /*!< ADC multimode slave group regular end of sequence conversions flag */\r\n#define ADC_CSR_OVR_SLV_Pos (20U)\r\n#define ADC_CSR_OVR_SLV_Msk (0x1UL << ADC_CSR_OVR_SLV_Pos) /*!< 0x00100000 */\r\n#define ADC_CSR_OVR_SLV ADC_CSR_OVR_SLV_Msk /*!< ADC multimode slave group regular overrun flag */\r\n#define ADC_CSR_JEOC_SLV_Pos (21U)\r\n#define ADC_CSR_JEOC_SLV_Msk (0x1UL << ADC_CSR_JEOC_SLV_Pos) /*!< 0x00200000 */\r\n#define ADC_CSR_JEOC_SLV ADC_CSR_JEOC_SLV_Msk /*!< ADC multimode slave group injected end of unitary conversion flag */\r\n#define ADC_CSR_JEOS_SLV_Pos (22U)\r\n#define ADC_CSR_JEOS_SLV_Msk (0x1UL << ADC_CSR_JEOS_SLV_Pos) /*!< 0x00400000 */\r\n#define ADC_CSR_JEOS_SLV ADC_CSR_JEOS_SLV_Msk /*!< ADC multimode slave group injected end of sequence conversions flag */\r\n#define ADC_CSR_AWD1_SLV_Pos (23U)\r\n#define ADC_CSR_AWD1_SLV_Msk (0x1UL << ADC_CSR_AWD1_SLV_Pos) /*!< 0x00800000 */\r\n#define ADC_CSR_AWD1_SLV ADC_CSR_AWD1_SLV_Msk /*!< ADC multimode slave analog watchdog 1 flag */\r\n#define ADC_CSR_AWD2_SLV_Pos (24U)\r\n#define ADC_CSR_AWD2_SLV_Msk (0x1UL << ADC_CSR_AWD2_SLV_Pos) /*!< 0x01000000 */\r\n#define ADC_CSR_AWD2_SLV ADC_CSR_AWD2_SLV_Msk /*!< ADC multimode slave analog watchdog 2 flag */\r\n#define ADC_CSR_AWD3_SLV_Pos (25U)\r\n#define ADC_CSR_AWD3_SLV_Msk (0x1UL << ADC_CSR_AWD3_SLV_Pos) /*!< 0x02000000 */\r\n#define ADC_CSR_AWD3_SLV ADC_CSR_AWD3_SLV_Msk /*!< ADC multimode slave analog watchdog 3 flag */\r\n#define ADC_CSR_JQOVF_SLV_Pos (26U)\r\n#define ADC_CSR_JQOVF_SLV_Msk (0x1UL << ADC_CSR_JQOVF_SLV_Pos) /*!< 0x04000000 */\r\n#define ADC_CSR_JQOVF_SLV ADC_CSR_JQOVF_SLV_Msk /*!< ADC multimode slave group injected contexts queue overflow flag */\r\n\r\n/******************** Bit definition for ADC_CCR register *******************/\r\n#define ADC_CCR_DUAL_Pos (0U)\r\n#define ADC_CCR_DUAL_Msk (0x1FUL << ADC_CCR_DUAL_Pos) /*!< 0x0000001F */\r\n#define ADC_CCR_DUAL ADC_CCR_DUAL_Msk /*!< ADC multimode mode selection */\r\n#define ADC_CCR_DUAL_0 (0x01UL << ADC_CCR_DUAL_Pos) /*!< 0x00000001 */\r\n#define ADC_CCR_DUAL_1 (0x02UL << ADC_CCR_DUAL_Pos) /*!< 0x00000002 */\r\n#define ADC_CCR_DUAL_2 (0x04UL << ADC_CCR_DUAL_Pos) /*!< 0x00000004 */\r\n#define ADC_CCR_DUAL_3 (0x08UL << ADC_CCR_DUAL_Pos) /*!< 0x00000008 */\r\n#define ADC_CCR_DUAL_4 (0x10UL << ADC_CCR_DUAL_Pos) /*!< 0x00000010 */\r\n\r\n#define ADC_CCR_DELAY_Pos (8U)\r\n#define ADC_CCR_DELAY_Msk (0xFUL << ADC_CCR_DELAY_Pos) /*!< 0x00000F00 */\r\n#define ADC_CCR_DELAY ADC_CCR_DELAY_Msk /*!< ADC multimode delay between 2 sampling phases */\r\n#define ADC_CCR_DELAY_0 (0x1UL << ADC_CCR_DELAY_Pos) /*!< 0x00000100 */\r\n#define ADC_CCR_DELAY_1 (0x2UL << ADC_CCR_DELAY_Pos) /*!< 0x00000200 */\r\n#define ADC_CCR_DELAY_2 (0x4UL << ADC_CCR_DELAY_Pos) /*!< 0x00000400 */\r\n#define ADC_CCR_DELAY_3 (0x8UL << ADC_CCR_DELAY_Pos) /*!< 0x00000800 */\r\n\r\n#define ADC_CCR_DMACFG_Pos (13U)\r\n#define ADC_CCR_DMACFG_Msk (0x1UL << ADC_CCR_DMACFG_Pos) /*!< 0x00002000 */\r\n#define ADC_CCR_DMACFG ADC_CCR_DMACFG_Msk /*!< ADC multimode DMA transfer configuration */\r\n\r\n#define ADC_CCR_MDMA_Pos (14U)\r\n#define ADC_CCR_MDMA_Msk (0x3UL << ADC_CCR_MDMA_Pos) /*!< 0x0000C000 */\r\n#define ADC_CCR_MDMA ADC_CCR_MDMA_Msk /*!< ADC multimode DMA transfer enable */\r\n#define ADC_CCR_MDMA_0 (0x1UL << ADC_CCR_MDMA_Pos) /*!< 0x00004000 */\r\n#define ADC_CCR_MDMA_1 (0x2UL << ADC_CCR_MDMA_Pos) /*!< 0x00008000 */\r\n\r\n#define ADC_CCR_CKMODE_Pos (16U)\r\n#define ADC_CCR_CKMODE_Msk (0x3UL << ADC_CCR_CKMODE_Pos) /*!< 0x00030000 */\r\n#define ADC_CCR_CKMODE ADC_CCR_CKMODE_Msk /*!< ADC common clock source and prescaler (prescaler only for clock source synchronous) */\r\n#define ADC_CCR_CKMODE_0 (0x1UL << ADC_CCR_CKMODE_Pos) /*!< 0x00010000 */\r\n#define ADC_CCR_CKMODE_1 (0x2UL << ADC_CCR_CKMODE_Pos) /*!< 0x00020000 */\r\n\r\n#define ADC_CCR_PRESC_Pos (18U)\r\n#define ADC_CCR_PRESC_Msk (0xFUL << ADC_CCR_PRESC_Pos) /*!< 0x003C0000 */\r\n#define ADC_CCR_PRESC ADC_CCR_PRESC_Msk /*!< ADC common clock prescaler, only for clock source asynchronous */\r\n#define ADC_CCR_PRESC_0 (0x1UL << ADC_CCR_PRESC_Pos) /*!< 0x00040000 */\r\n#define ADC_CCR_PRESC_1 (0x2UL << ADC_CCR_PRESC_Pos) /*!< 0x00080000 */\r\n#define ADC_CCR_PRESC_2 (0x4UL << ADC_CCR_PRESC_Pos) /*!< 0x00100000 */\r\n#define ADC_CCR_PRESC_3 (0x8UL << ADC_CCR_PRESC_Pos) /*!< 0x00200000 */\r\n\r\n#define ADC_CCR_VREFEN_Pos (22U)\r\n#define ADC_CCR_VREFEN_Msk (0x1UL << ADC_CCR_VREFEN_Pos) /*!< 0x00400000 */\r\n#define ADC_CCR_VREFEN ADC_CCR_VREFEN_Msk /*!< ADC internal path to VrefInt enable */\r\n#define ADC_CCR_VSENSESEL_Pos (23U)\r\n#define ADC_CCR_VSENSESEL_Msk (0x1UL << ADC_CCR_VSENSESEL_Pos) /*!< 0x00800000 */\r\n#define ADC_CCR_VSENSESEL ADC_CCR_VSENSESEL_Msk /*!< ADC internal path to temperature sensor enable */\r\n#define ADC_CCR_VBATSEL_Pos (24U)\r\n#define ADC_CCR_VBATSEL_Msk (0x1UL << ADC_CCR_VBATSEL_Pos) /*!< 0x01000000 */\r\n#define ADC_CCR_VBATSEL ADC_CCR_VBATSEL_Msk /*!< ADC internal path to battery voltage enable */\r\n\r\n/******************** Bit definition for ADC_CDR register *******************/\r\n#define ADC_CDR_RDATA_MST_Pos (0U)\r\n#define ADC_CDR_RDATA_MST_Msk (0xFFFFUL << ADC_CDR_RDATA_MST_Pos) /*!< 0x0000FFFF */\r\n#define ADC_CDR_RDATA_MST ADC_CDR_RDATA_MST_Msk /*!< ADC multimode master group regular conversion data */\r\n\r\n#define ADC_CDR_RDATA_SLV_Pos (16U)\r\n#define ADC_CDR_RDATA_SLV_Msk (0xFFFFUL << ADC_CDR_RDATA_SLV_Pos) /*!< 0xFFFF0000 */\r\n#define ADC_CDR_RDATA_SLV ADC_CDR_RDATA_SLV_Msk /*!< ADC multimode slave group regular conversion data */\r\n\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Analog Comparators (COMP) */\r\n/* */\r\n/******************************************************************************/\r\n/********************** Bit definition for COMP_CSR register ****************/\r\n#define COMP_CSR_EN_Pos (0U)\r\n#define COMP_CSR_EN_Msk (0x1UL << COMP_CSR_EN_Pos) /*!< 0x00000001 */\r\n#define COMP_CSR_EN COMP_CSR_EN_Msk /*!< Comparator enable */\r\n\r\n#define COMP_CSR_INMSEL_Pos (4U)\r\n#define COMP_CSR_INMSEL_Msk (0xFUL << COMP_CSR_INMSEL_Pos) /*!< 0x00000070 */\r\n#define COMP_CSR_INMSEL COMP_CSR_INMSEL_Msk /*!< Comparator input minus selection */\r\n#define COMP_CSR_INMSEL_0 (0x1UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000010 */\r\n#define COMP_CSR_INMSEL_1 (0x2UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000020 */\r\n#define COMP_CSR_INMSEL_2 (0x4UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000040 */\r\n#define COMP_CSR_INMSEL_3 (0x8UL << COMP_CSR_INMSEL_Pos) /*!< 0x00000080 */\r\n\r\n#define COMP_CSR_INPSEL_Pos (8U)\r\n#define COMP_CSR_INPSEL_Msk (0x1UL << COMP_CSR_INPSEL_Pos) /*!< 0x00000100 */\r\n#define COMP_CSR_INPSEL COMP_CSR_INPSEL_Msk /*!< Comparator input plus selection */\r\n\r\n#define COMP_CSR_POLARITY_Pos (15U)\r\n#define COMP_CSR_POLARITY_Msk (0x1UL << COMP_CSR_POLARITY_Pos) /*!< 0x00008000 */\r\n#define COMP_CSR_POLARITY COMP_CSR_POLARITY_Msk /*!< Comparator output polarity */\r\n\r\n#define COMP_CSR_HYST_Pos (16U)\r\n#define COMP_CSR_HYST_Msk (0x7UL << COMP_CSR_HYST_Pos) /*!< 0x00070000 */\r\n#define COMP_CSR_HYST COMP_CSR_HYST_Msk /*!< Comparator hysteresis */\r\n#define COMP_CSR_HYST_0 (0x1UL << COMP_CSR_HYST_Pos) /*!< 0x00010000 */\r\n#define COMP_CSR_HYST_1 (0x2UL << COMP_CSR_HYST_Pos) /*!< 0x00020000 */\r\n#define COMP_CSR_HYST_2 (0x4UL << COMP_CSR_HYST_Pos) /*!< 0x00040000 */\r\n\r\n#define COMP_CSR_BLANKING_Pos (19U)\r\n#define COMP_CSR_BLANKING_Msk (0x7UL << COMP_CSR_BLANKING_Pos) /*!< 0x00380000 */\r\n#define COMP_CSR_BLANKING COMP_CSR_BLANKING_Msk /*!< Comparator blanking source */\r\n#define COMP_CSR_BLANKING_0 (0x1UL << COMP_CSR_BLANKING_Pos) /*!< 0x00080000 */\r\n#define COMP_CSR_BLANKING_1 (0x2UL << COMP_CSR_BLANKING_Pos) /*!< 0x00100000 */\r\n#define COMP_CSR_BLANKING_2 (0x4UL << COMP_CSR_BLANKING_Pos) /*!< 0x00200000 */\r\n\r\n#define COMP_CSR_BRGEN_Pos (22U)\r\n#define COMP_CSR_BRGEN_Msk (0x1UL << COMP_CSR_BRGEN_Pos) /*!< 0x00400000 */\r\n#define COMP_CSR_BRGEN COMP_CSR_BRGEN_Msk /*!< Comparator scaler bridge enable */\r\n\r\n#define COMP_CSR_SCALEN_Pos (23U)\r\n#define COMP_CSR_SCALEN_Msk (0x1UL << COMP_CSR_SCALEN_Pos) /*!< 0x00800000 */\r\n#define COMP_CSR_SCALEN COMP_CSR_SCALEN_Msk /*!< Comparator voltage scaler enable */\r\n\r\n#define COMP_CSR_VALUE_Pos (30U)\r\n#define COMP_CSR_VALUE_Msk (0x1UL << COMP_CSR_VALUE_Pos) /*!< 0x40000000 */\r\n#define COMP_CSR_VALUE COMP_CSR_VALUE_Msk /*!< Comparator output level */\r\n\r\n#define COMP_CSR_LOCK_Pos (31U)\r\n#define COMP_CSR_LOCK_Msk (0x1UL << COMP_CSR_LOCK_Pos) /*!< 0x80000000 */\r\n#define COMP_CSR_LOCK COMP_CSR_LOCK_Msk /*!< Comparator lock */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CORDIC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CORDIC_CSR register *****************/\r\n#define CORDIC_CSR_FUNC_Pos (0U)\r\n#define CORDIC_CSR_FUNC_Msk (0xFUL << CORDIC_CSR_FUNC_Pos) /*!< 0x0000000F */\r\n#define CORDIC_CSR_FUNC CORDIC_CSR_FUNC_Msk /*!< Function */\r\n#define CORDIC_CSR_FUNC_0 (0x1UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000001 */\r\n#define CORDIC_CSR_FUNC_1 (0x2UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000002 */\r\n#define CORDIC_CSR_FUNC_2 (0x4UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000004 */\r\n#define CORDIC_CSR_FUNC_3 (0x8UL << CORDIC_CSR_FUNC_Pos) /*!< 0x00000008 */\r\n#define CORDIC_CSR_PRECISION_Pos (4U)\r\n#define CORDIC_CSR_PRECISION_Msk (0xFUL << CORDIC_CSR_PRECISION_Pos) /*!< 0x000000F0 */\r\n#define CORDIC_CSR_PRECISION CORDIC_CSR_PRECISION_Msk /*!< Precision */\r\n#define CORDIC_CSR_PRECISION_0 (0x1UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000010 */\r\n#define CORDIC_CSR_PRECISION_1 (0x2UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000020 */\r\n#define CORDIC_CSR_PRECISION_2 (0x4UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000040 */\r\n#define CORDIC_CSR_PRECISION_3 (0x8UL << CORDIC_CSR_PRECISION_Pos) /*!< 0x00000080 */\r\n#define CORDIC_CSR_SCALE_Pos (8U)\r\n#define CORDIC_CSR_SCALE_Msk (0x7UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000700 */\r\n#define CORDIC_CSR_SCALE CORDIC_CSR_SCALE_Msk /*!< Scaling factor */\r\n#define CORDIC_CSR_SCALE_0 (0x1UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000100 */\r\n#define CORDIC_CSR_SCALE_1 (0x2UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000200 */\r\n#define CORDIC_CSR_SCALE_2 (0x4UL << CORDIC_CSR_SCALE_Pos) /*!< 0x00000400 */\r\n#define CORDIC_CSR_IEN_Pos (16U)\r\n#define CORDIC_CSR_IEN_Msk (0x1UL << CORDIC_CSR_IEN_Pos) /*!< 0x00010000 */\r\n#define CORDIC_CSR_IEN CORDIC_CSR_IEN_Msk /*!< Interrupt Enable */\r\n#define CORDIC_CSR_DMAREN_Pos (17U)\r\n#define CORDIC_CSR_DMAREN_Msk (0x1UL << CORDIC_CSR_DMAREN_Pos) /*!< 0x00020000 */\r\n#define CORDIC_CSR_DMAREN CORDIC_CSR_DMAREN_Msk /*!< DMA Read channel Enable */\r\n#define CORDIC_CSR_DMAWEN_Pos (18U)\r\n#define CORDIC_CSR_DMAWEN_Msk (0x1UL << CORDIC_CSR_DMAWEN_Pos) /*!< 0x00040000 */\r\n#define CORDIC_CSR_DMAWEN CORDIC_CSR_DMAWEN_Msk /*!< DMA Write channel Enable */\r\n#define CORDIC_CSR_NRES_Pos (19U)\r\n#define CORDIC_CSR_NRES_Msk (0x1UL << CORDIC_CSR_NRES_Pos) /*!< 0x00080000 */\r\n#define CORDIC_CSR_NRES CORDIC_CSR_NRES_Msk /*!< Number of results in WDATA register */\r\n#define CORDIC_CSR_NARGS_Pos (20U)\r\n#define CORDIC_CSR_NARGS_Msk (0x1UL << CORDIC_CSR_NARGS_Pos) /*!< 0x00100000 */\r\n#define CORDIC_CSR_NARGS CORDIC_CSR_NARGS_Msk /*!< Number of arguments in RDATA register */\r\n#define CORDIC_CSR_RESSIZE_Pos (21U)\r\n#define CORDIC_CSR_RESSIZE_Msk (0x1UL << CORDIC_CSR_RESSIZE_Pos) /*!< 0x00200000 */\r\n#define CORDIC_CSR_RESSIZE CORDIC_CSR_RESSIZE_Msk /*!< Width of output data */\r\n#define CORDIC_CSR_ARGSIZE_Pos (22U)\r\n#define CORDIC_CSR_ARGSIZE_Msk (0x1UL << CORDIC_CSR_ARGSIZE_Pos) /*!< 0x00400000 */\r\n#define CORDIC_CSR_ARGSIZE CORDIC_CSR_ARGSIZE_Msk /*!< Width of input data */\r\n#define CORDIC_CSR_RRDY_Pos (31U)\r\n#define CORDIC_CSR_RRDY_Msk (0x1UL << CORDIC_CSR_RRDY_Pos) /*!< 0x80000000 */\r\n#define CORDIC_CSR_RRDY CORDIC_CSR_RRDY_Msk /*!< Result Ready Flag */\r\n\r\n/******************* Bit definition for CORDIC_WDATA register ***************/\r\n#define CORDIC_WDATA_ARG_Pos (0U)\r\n#define CORDIC_WDATA_ARG_Msk (0xFFFFFFFFUL << CORDIC_WDATA_ARG_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_WDATA_ARG CORDIC_WDATA_ARG_Msk /*!< Input Argument */\r\n\r\n/******************* Bit definition for CORDIC_RDATA register ***************/\r\n#define CORDIC_RDATA_RES_Pos (0U)\r\n#define CORDIC_RDATA_RES_Msk (0xFFFFFFFFUL << CORDIC_RDATA_RES_Pos) /*!< 0xFFFFFFFF */\r\n#define CORDIC_RDATA_RES CORDIC_RDATA_RES_Msk /*!< Output Result */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRC calculation unit */\r\n/* */\r\n/******************************************************************************/\r\n/******************* Bit definition for CRC_DR register *********************/\r\n#define CRC_DR_DR_Pos (0U)\r\n#define CRC_DR_DR_Msk (0xFFFFFFFFUL << CRC_DR_DR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_DR_DR CRC_DR_DR_Msk /*!< Data register bits */\r\n\r\n/******************* Bit definition for CRC_IDR register ********************/\r\n#define CRC_IDR_IDR_Pos (0U)\r\n#define CRC_IDR_IDR_Msk (0xFFFFFFFFUL << CRC_IDR_IDR_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_IDR_IDR CRC_IDR_IDR_Msk /*!< General-purpose 32-bit data register bits */\r\n\r\n/******************** Bit definition for CRC_CR register ********************/\r\n#define CRC_CR_RESET_Pos (0U)\r\n#define CRC_CR_RESET_Msk (0x1UL << CRC_CR_RESET_Pos) /*!< 0x00000001 */\r\n#define CRC_CR_RESET CRC_CR_RESET_Msk /*!< RESET the CRC computation unit bit */\r\n#define CRC_CR_POLYSIZE_Pos (3U)\r\n#define CRC_CR_POLYSIZE_Msk (0x3UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000018 */\r\n#define CRC_CR_POLYSIZE CRC_CR_POLYSIZE_Msk /*!< Polynomial size bits */\r\n#define CRC_CR_POLYSIZE_0 (0x1UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000008 */\r\n#define CRC_CR_POLYSIZE_1 (0x2UL << CRC_CR_POLYSIZE_Pos) /*!< 0x00000010 */\r\n#define CRC_CR_REV_IN_Pos (5U)\r\n#define CRC_CR_REV_IN_Msk (0x3UL << CRC_CR_REV_IN_Pos) /*!< 0x00000060 */\r\n#define CRC_CR_REV_IN CRC_CR_REV_IN_Msk /*!< REV_IN Reverse Input Data bits */\r\n#define CRC_CR_REV_IN_0 (0x1UL << CRC_CR_REV_IN_Pos) /*!< 0x00000020 */\r\n#define CRC_CR_REV_IN_1 (0x2UL << CRC_CR_REV_IN_Pos) /*!< 0x00000040 */\r\n#define CRC_CR_REV_OUT_Pos (7U)\r\n#define CRC_CR_REV_OUT_Msk (0x1UL << CRC_CR_REV_OUT_Pos) /*!< 0x00000080 */\r\n#define CRC_CR_REV_OUT CRC_CR_REV_OUT_Msk /*!< REV_OUT Reverse Output Data bits */\r\n\r\n/******************* Bit definition for CRC_INIT register *******************/\r\n#define CRC_INIT_INIT_Pos (0U)\r\n#define CRC_INIT_INIT_Msk (0xFFFFFFFFUL << CRC_INIT_INIT_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_INIT_INIT CRC_INIT_INIT_Msk /*!< Initial CRC value bits */\r\n\r\n/******************* Bit definition for CRC_POL register ********************/\r\n#define CRC_POL_POL_Pos (0U)\r\n#define CRC_POL_POL_Msk (0xFFFFFFFFUL << CRC_POL_POL_Pos) /*!< 0xFFFFFFFF */\r\n#define CRC_POL_POL CRC_POL_POL_Msk /*!< Coefficients of the polynomial */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* CRS Clock Recovery System */\r\n/******************************************************************************/\r\n\r\n/******************* Bit definition for CRS_CR register *********************/\r\n#define CRS_CR_SYNCOKIE_Pos (0U)\r\n#define CRS_CR_SYNCOKIE_Msk (0x1UL << CRS_CR_SYNCOKIE_Pos) /*!< 0x00000001 */\r\n#define CRS_CR_SYNCOKIE CRS_CR_SYNCOKIE_Msk /*!< SYNC event OK interrupt enable */\r\n#define CRS_CR_SYNCWARNIE_Pos (1U)\r\n#define CRS_CR_SYNCWARNIE_Msk (0x1UL << CRS_CR_SYNCWARNIE_Pos) /*!< 0x00000002 */\r\n#define CRS_CR_SYNCWARNIE CRS_CR_SYNCWARNIE_Msk /*!< SYNC warning interrupt enable */\r\n#define CRS_CR_ERRIE_Pos (2U)\r\n#define CRS_CR_ERRIE_Msk (0x1UL << CRS_CR_ERRIE_Pos) /*!< 0x00000004 */\r\n#define CRS_CR_ERRIE CRS_CR_ERRIE_Msk /*!< SYNC error or trimming error interrupt enable */\r\n#define CRS_CR_ESYNCIE_Pos (3U)\r\n#define CRS_CR_ESYNCIE_Msk (0x1UL << CRS_CR_ESYNCIE_Pos) /*!< 0x00000008 */\r\n#define CRS_CR_ESYNCIE CRS_CR_ESYNCIE_Msk /*!< Expected SYNC interrupt enable */\r\n#define CRS_CR_CEN_Pos (5U)\r\n#define CRS_CR_CEN_Msk (0x1UL << CRS_CR_CEN_Pos) /*!< 0x00000020 */\r\n#define CRS_CR_CEN CRS_CR_CEN_Msk /*!< Frequency error counter enable */\r\n#define CRS_CR_AUTOTRIMEN_Pos (6U)\r\n#define CRS_CR_AUTOTRIMEN_Msk (0x1UL << CRS_CR_AUTOTRIMEN_Pos) /*!< 0x00000040 */\r\n#define CRS_CR_AUTOTRIMEN CRS_CR_AUTOTRIMEN_Msk /*!< Automatic trimming enable */\r\n#define CRS_CR_SWSYNC_Pos (7U)\r\n#define CRS_CR_SWSYNC_Msk (0x1UL << CRS_CR_SWSYNC_Pos) /*!< 0x00000080 */\r\n#define CRS_CR_SWSYNC CRS_CR_SWSYNC_Msk /*!< Generate software SYNC event */\r\n#define CRS_CR_TRIM_Pos (8U)\r\n#define CRS_CR_TRIM_Msk (0x7FUL << CRS_CR_TRIM_Pos) /*!< 0x00007F00 */\r\n#define CRS_CR_TRIM CRS_CR_TRIM_Msk /*!< HSI48 oscillator smooth trimming */\r\n\r\n/******************* Bit definition for CRS_CFGR register *********************/\r\n#define CRS_CFGR_RELOAD_Pos (0U)\r\n#define CRS_CFGR_RELOAD_Msk (0xFFFFUL << CRS_CFGR_RELOAD_Pos) /*!< 0x0000FFFF */\r\n#define CRS_CFGR_RELOAD CRS_CFGR_RELOAD_Msk /*!< Counter reload value */\r\n#define CRS_CFGR_FELIM_Pos (16U)\r\n#define CRS_CFGR_FELIM_Msk (0xFFUL << CRS_CFGR_FELIM_Pos) /*!< 0x00FF0000 */\r\n#define CRS_CFGR_FELIM CRS_CFGR_FELIM_Msk /*!< Frequency error limit */\r\n\r\n#define CRS_CFGR_SYNCDIV_Pos (24U)\r\n#define CRS_CFGR_SYNCDIV_Msk (0x7UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x07000000 */\r\n#define CRS_CFGR_SYNCDIV CRS_CFGR_SYNCDIV_Msk /*!< SYNC divider */\r\n#define CRS_CFGR_SYNCDIV_0 (0x1UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x01000000 */\r\n#define CRS_CFGR_SYNCDIV_1 (0x2UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x02000000 */\r\n#define CRS_CFGR_SYNCDIV_2 (0x4UL << CRS_CFGR_SYNCDIV_Pos) /*!< 0x04000000 */\r\n\r\n#define CRS_CFGR_SYNCSRC_Pos (28U)\r\n#define CRS_CFGR_SYNCSRC_Msk (0x3UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x30000000 */\r\n#define CRS_CFGR_SYNCSRC CRS_CFGR_SYNCSRC_Msk /*!< SYNC signal source selection */\r\n#define CRS_CFGR_SYNCSRC_0 (0x1UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x10000000 */\r\n#define CRS_CFGR_SYNCSRC_1 (0x2UL << CRS_CFGR_SYNCSRC_Pos) /*!< 0x20000000 */\r\n\r\n#define CRS_CFGR_SYNCPOL_Pos (31U)\r\n#define CRS_CFGR_SYNCPOL_Msk (0x1UL << CRS_CFGR_SYNCPOL_Pos) /*!< 0x80000000 */\r\n#define CRS_CFGR_SYNCPOL CRS_CFGR_SYNCPOL_Msk /*!< SYNC polarity selection */\r\n\r\n/******************* Bit definition for CRS_ISR register *********************/\r\n#define CRS_ISR_SYNCOKF_Pos (0U)\r\n#define CRS_ISR_SYNCOKF_Msk (0x1UL << CRS_ISR_SYNCOKF_Pos) /*!< 0x00000001 */\r\n#define CRS_ISR_SYNCOKF CRS_ISR_SYNCOKF_Msk /*!< SYNC event OK flag */\r\n#define CRS_ISR_SYNCWARNF_Pos (1U)\r\n#define CRS_ISR_SYNCWARNF_Msk (0x1UL << CRS_ISR_SYNCWARNF_Pos) /*!< 0x00000002 */\r\n#define CRS_ISR_SYNCWARNF CRS_ISR_SYNCWARNF_Msk /*!< SYNC warning flag */\r\n#define CRS_ISR_ERRF_Pos (2U)\r\n#define CRS_ISR_ERRF_Msk (0x1UL << CRS_ISR_ERRF_Pos) /*!< 0x00000004 */\r\n#define CRS_ISR_ERRF CRS_ISR_ERRF_Msk /*!< Error flag */\r\n#define CRS_ISR_ESYNCF_Pos (3U)\r\n#define CRS_ISR_ESYNCF_Msk (0x1UL << CRS_ISR_ESYNCF_Pos) /*!< 0x00000008 */\r\n#define CRS_ISR_ESYNCF CRS_ISR_ESYNCF_Msk /*!< Expected SYNC flag */\r\n#define CRS_ISR_SYNCERR_Pos (8U)\r\n#define CRS_ISR_SYNCERR_Msk (0x1UL << CRS_ISR_SYNCERR_Pos) /*!< 0x00000100 */\r\n#define CRS_ISR_SYNCERR CRS_ISR_SYNCERR_Msk /*!< SYNC error */\r\n#define CRS_ISR_SYNCMISS_Pos (9U)\r\n#define CRS_ISR_SYNCMISS_Msk (0x1UL << CRS_ISR_SYNCMISS_Pos) /*!< 0x00000200 */\r\n#define CRS_ISR_SYNCMISS CRS_ISR_SYNCMISS_Msk /*!< SYNC missed */\r\n#define CRS_ISR_TRIMOVF_Pos (10U)\r\n#define CRS_ISR_TRIMOVF_Msk (0x1UL << CRS_ISR_TRIMOVF_Pos) /*!< 0x00000400 */\r\n#define CRS_ISR_TRIMOVF CRS_ISR_TRIMOVF_Msk /*!< Trimming overflow or underflow */\r\n#define CRS_ISR_FEDIR_Pos (15U)\r\n#define CRS_ISR_FEDIR_Msk (0x1UL << CRS_ISR_FEDIR_Pos) /*!< 0x00008000 */\r\n#define CRS_ISR_FEDIR CRS_ISR_FEDIR_Msk /*!< Frequency error direction */\r\n#define CRS_ISR_FECAP_Pos (16U)\r\n#define CRS_ISR_FECAP_Msk (0xFFFFUL << CRS_ISR_FECAP_Pos) /*!< 0xFFFF0000 */\r\n#define CRS_ISR_FECAP CRS_ISR_FECAP_Msk /*!< Frequency error capture */\r\n\r\n/******************* Bit definition for CRS_ICR register *********************/\r\n#define CRS_ICR_SYNCOKC_Pos (0U)\r\n#define CRS_ICR_SYNCOKC_Msk (0x1UL << CRS_ICR_SYNCOKC_Pos) /*!< 0x00000001 */\r\n#define CRS_ICR_SYNCOKC CRS_ICR_SYNCOKC_Msk /*!< SYNC event OK clear flag */\r\n#define CRS_ICR_SYNCWARNC_Pos (1U)\r\n#define CRS_ICR_SYNCWARNC_Msk (0x1UL << CRS_ICR_SYNCWARNC_Pos) /*!< 0x00000002 */\r\n#define CRS_ICR_SYNCWARNC CRS_ICR_SYNCWARNC_Msk /*!< SYNC warning clear flag */\r\n#define CRS_ICR_ERRC_Pos (2U)\r\n#define CRS_ICR_ERRC_Msk (0x1UL << CRS_ICR_ERRC_Pos) /*!< 0x00000004 */\r\n#define CRS_ICR_ERRC CRS_ICR_ERRC_Msk /*!< Error clear flag */\r\n#define CRS_ICR_ESYNCC_Pos (3U)\r\n#define CRS_ICR_ESYNCC_Msk (0x1UL << CRS_ICR_ESYNCC_Pos) /*!< 0x00000008 */\r\n#define CRS_ICR_ESYNCC CRS_ICR_ESYNCC_Msk /*!< Expected SYNC clear flag */\r\n\r\n/******************************************************************************/\r\n/* */\r\n/* Digital to Analog Converter */\r\n/* */\r\n/******************************************************************************/\r\n/*\r\n * @brief Specific device feature definitions (not present on all devices in the STM32G4 series)\r\n */\r\n#define DAC_CHANNEL2_SUPPORT /*!< DAC feature available only on specific devices: DAC channel 2 available */\r\n\r\n/******************** Bit definition for DAC_CR register ********************/\r\n#define DAC_CR_EN1_Pos (0U)\r\n#define DAC_CR_EN1_Msk (0x1UL << DAC_CR_EN1_Pos) /*!< 0x00000001 */\r\n#define DAC_CR_EN1 DAC_CR_EN1_Msk /*!*/\r\n#define DAC_CR_CEN1_Pos (14U)\r\n#define DAC_CR_CEN1_Msk (0x1UL << DAC_CR_CEN1_Pos) /*!< 0x00004000 */\r\n#define DAC_CR_CEN1 DAC_CR_CEN1_Msk /*!*/\r\n\r\n#define DAC_CR_HFSEL_Pos (15U)\r\n#define DAC_CR_HFSEL_Msk (0x1UL << DAC_CR_HFSEL_Pos) /*!< 0x00008000 */\r\n#define DAC_CR_HFSEL DAC_CR_HFSEL_Msk /*!*/\r\n\r\n#define DAC_CR_EN2_Pos (16U)\r\n#define DAC_CR_EN2_Msk (0x1UL << DAC_CR_EN2_Pos) /*!< 0x00010000 */\r\n#define DAC_CR_EN2 DAC_CR_EN2_Msk /*!*/\r\n#define DAC_CR_CEN2_Pos (30U)\r\n#define DAC_CR_CEN2_Msk (0x1UL << DAC_CR_CEN2_Pos) /*!< 0x40000000 */\r\n#define DAC_CR_CEN2 DAC_CR_CEN2_Msk /*!*/\r\n\r\n/***************** Bit definition for DAC_SWTRIGR register ******************/\r\n#define DAC_SWTRIGR_SWTRIG1_Pos (0U)\r\n#define DAC_SWTRIGR_SWTRIG1_Msk (0x1UL << DAC_SWTRIGR_SWTRIG1_Pos) /*!< 0x00000001 */\r\n#define DAC_SWTRIGR_SWTRIG1 DAC_SWTRIGR_SWTRIG1_Msk /*!>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n return result;\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n#define __CLZ __clz\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXB(ptr) ((uint8_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXB(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint8_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXH(ptr) ((uint16_t) __ldrex(ptr))\r\n#else\r\n #define __LDREXH(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint16_t) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __LDREXW(ptr) ((uint32_t ) __ldrex(ptr))\r\n#else\r\n #define __LDREXW(ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") ((uint32_t ) __ldrex(ptr)) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXB(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXB(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXH(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXH(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#if defined(__ARMCC_VERSION) && (__ARMCC_VERSION < 5060020)\r\n #define __STREXW(value, ptr) __strex(value, ptr)\r\n#else\r\n #define __STREXW(value, ptr) _Pragma(\"push\") _Pragma(\"diag_suppress 3731\") __strex(value, ptr) _Pragma(\"pop\")\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __clrex\r\n\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n#ifndef __NO_EMBEDDED_ASM\r\n__attribute__((section(\".rrx_text\"))) __STATIC_INLINE __ASM uint32_t __RRX(uint32_t value)\r\n{\r\n rrx r0, r0\r\n bx lr\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDRBT(ptr) ((uint8_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDRHT(ptr) ((uint16_t) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDRT(ptr) ((uint32_t ) __ldrt(ptr))\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRBT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRHT(value, ptr) __strt(value, ptr)\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n#define __STRT(value, ptr) __strt(value, ptr)\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__attribute__((always_inline)) __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) )\r\n\r\n#define __SADD8 __sadd8\r\n#define __QADD8 __qadd8\r\n#define __SHADD8 __shadd8\r\n#define __UADD8 __uadd8\r\n#define __UQADD8 __uqadd8\r\n#define __UHADD8 __uhadd8\r\n#define __SSUB8 __ssub8\r\n#define __QSUB8 __qsub8\r\n#define __SHSUB8 __shsub8\r\n#define __USUB8 __usub8\r\n#define __UQSUB8 __uqsub8\r\n#define __UHSUB8 __uhsub8\r\n#define __SADD16 __sadd16\r\n#define __QADD16 __qadd16\r\n#define __SHADD16 __shadd16\r\n#define __UADD16 __uadd16\r\n#define __UQADD16 __uqadd16\r\n#define __UHADD16 __uhadd16\r\n#define __SSUB16 __ssub16\r\n#define __QSUB16 __qsub16\r\n#define __SHSUB16 __shsub16\r\n#define __USUB16 __usub16\r\n#define __UQSUB16 __uqsub16\r\n#define __UHSUB16 __uhsub16\r\n#define __SASX __sasx\r\n#define __QASX __qasx\r\n#define __SHASX __shasx\r\n#define __UASX __uasx\r\n#define __UQASX __uqasx\r\n#define __UHASX __uhasx\r\n#define __SSAX __ssax\r\n#define __QSAX __qsax\r\n#define __SHSAX __shsax\r\n#define __USAX __usax\r\n#define __UQSAX __uqsax\r\n#define __UHSAX __uhsax\r\n#define __USAD8 __usad8\r\n#define __USADA8 __usada8\r\n#define __SSAT16 __ssat16\r\n#define __USAT16 __usat16\r\n#define __UXTB16 __uxtb16\r\n#define __UXTAB16 __uxtab16\r\n#define __SXTB16 __sxtb16\r\n#define __SXTAB16 __sxtab16\r\n#define __SMUAD __smuad\r\n#define __SMUADX __smuadx\r\n#define __SMLAD __smlad\r\n#define __SMLADX __smladx\r\n#define __SMLALD __smlald\r\n#define __SMLALDX __smlaldx\r\n#define __SMUSD __smusd\r\n#define __SMUSDX __smusdx\r\n#define __SMLSD __smlsd\r\n#define __SMLSDX __smlsdx\r\n#define __SMLSLD __smlsld\r\n#define __SMLSLDX __smlsldx\r\n#define __SEL __sel\r\n#define __QADD __qadd\r\n#define __QSUB __qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n#define __SMMLA(ARG1,ARG2,ARG3) ( (int32_t)((((int64_t)(ARG1) * (ARG2)) + \\\r\n ((int64_t)(ARG3) << 32U) ) >> 32U))\r\n\r\n#endif /* ((defined (__ARM_ARCH_7EM__) && (__ARM_ARCH_7EM__ == 1)) ) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCC_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_armclang.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n#define __SADD8 __builtin_arm_sadd8\r\n#define __QADD8 __builtin_arm_qadd8\r\n#define __SHADD8 __builtin_arm_shadd8\r\n#define __UADD8 __builtin_arm_uadd8\r\n#define __UQADD8 __builtin_arm_uqadd8\r\n#define __UHADD8 __builtin_arm_uhadd8\r\n#define __SSUB8 __builtin_arm_ssub8\r\n#define __QSUB8 __builtin_arm_qsub8\r\n#define __SHSUB8 __builtin_arm_shsub8\r\n#define __USUB8 __builtin_arm_usub8\r\n#define __UQSUB8 __builtin_arm_uqsub8\r\n#define __UHSUB8 __builtin_arm_uhsub8\r\n#define __SADD16 __builtin_arm_sadd16\r\n#define __QADD16 __builtin_arm_qadd16\r\n#define __SHADD16 __builtin_arm_shadd16\r\n#define __UADD16 __builtin_arm_uadd16\r\n#define __UQADD16 __builtin_arm_uqadd16\r\n#define __UHADD16 __builtin_arm_uhadd16\r\n#define __SSUB16 __builtin_arm_ssub16\r\n#define __QSUB16 __builtin_arm_qsub16\r\n#define __SHSUB16 __builtin_arm_shsub16\r\n#define __USUB16 __builtin_arm_usub16\r\n#define __UQSUB16 __builtin_arm_uqsub16\r\n#define __UHSUB16 __builtin_arm_uhsub16\r\n#define __SASX __builtin_arm_sasx\r\n#define __QASX __builtin_arm_qasx\r\n#define __SHASX __builtin_arm_shasx\r\n#define __UASX __builtin_arm_uasx\r\n#define __UQASX __builtin_arm_uqasx\r\n#define __UHASX __builtin_arm_uhasx\r\n#define __SSAX __builtin_arm_ssax\r\n#define __QSAX __builtin_arm_qsax\r\n#define __SHSAX __builtin_arm_shsax\r\n#define __USAX __builtin_arm_usax\r\n#define __UQSAX __builtin_arm_uqsax\r\n#define __UHSAX __builtin_arm_uhsax\r\n#define __USAD8 __builtin_arm_usad8\r\n#define __USADA8 __builtin_arm_usada8\r\n#define __SSAT16 __builtin_arm_ssat16\r\n#define __USAT16 __builtin_arm_usat16\r\n#define __UXTB16 __builtin_arm_uxtb16\r\n#define __UXTAB16 __builtin_arm_uxtab16\r\n#define __SXTB16 __builtin_arm_sxtb16\r\n#define __SXTAB16 __builtin_arm_sxtab16\r\n#define __SMUAD __builtin_arm_smuad\r\n#define __SMUADX __builtin_arm_smuadx\r\n#define __SMLAD __builtin_arm_smlad\r\n#define __SMLADX __builtin_arm_smladx\r\n#define __SMLALD __builtin_arm_smlald\r\n#define __SMLALDX __builtin_arm_smlaldx\r\n#define __SMUSD __builtin_arm_smusd\r\n#define __SMUSDX __builtin_arm_smusdx\r\n#define __SMLSD __builtin_arm_smlsd\r\n#define __SMLSDX __builtin_arm_smlsdx\r\n#define __SMLSLD __builtin_arm_smlsld\r\n#define __SMLSLDX __builtin_arm_smlsldx\r\n#define __SEL __builtin_arm_sel\r\n#define __QADD __builtin_arm_qadd\r\n#define __QSUB __builtin_arm_qsub\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_armclang_ltm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_armclang_ltm.h\r\n * @brief CMSIS compiler armclang (Arm Compiler 6) header file\r\n * @version V1.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n/*lint -esym(9058, IRQn)*/ /* disable MISRA 2012 Rule 2.4 for IRQn */\r\n\r\n#ifndef __CMSIS_ARMCLANG_H\r\n#define __CMSIS_ARMCLANG_H\r\n\r\n#pragma clang system_header /* treat file as system include file */\r\n\r\n#ifndef __ARM_COMPAT_H\r\n#include /* Compatibility header for Arm Compiler 5 intrinsics */\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE __inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static __inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static __inline\r\n#endif\r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32 */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_WRITE */\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT16_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT16_READ */\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_WRITE)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_WRITE */\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma clang diagnostic push\r\n #pragma clang diagnostic ignored \"-Wpacked\"\r\n/*lint -esym(9058, T_UINT32_READ)*/ /* disable MISRA 2012 Rule 2.4 for T_UINT32_READ */\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma clang diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __main\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP Image$$ARM_LIB_STACK$$ZI$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT Image$$ARM_LIB_STACK$$ZI$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\"RESET\")))\r\n#endif\r\n\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __enable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n/* intrinsic void __disable_irq(); see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __enable_fault_irq __enable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n#define __disable_fault_irq __disable_fiq /* see arm_compat.h */\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __get_FPSCR (uint32_t)__builtin_arm_get_fpscr\r\n#else\r\n#define __get_FPSCR() ((uint32_t)0U)\r\n#endif\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#define __set_FPSCR __builtin_arm_set_fpscr\r\n#else\r\n#define __set_FPSCR(x) ((void)(x))\r\n#endif\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP __builtin_arm_nop\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI __builtin_arm_wfi\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE __builtin_arm_wfe\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV __builtin_arm_sev\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n#define __ISB() __builtin_arm_isb(0xF)\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n#define __DSB() __builtin_arm_dsb(0xF)\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n#define __DMB() __builtin_arm_dmb(0xF)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV(value) __builtin_bswap32(value)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REV16(value) __ROR(__REV(value), 16)\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __REVSH(value) (int16_t)__builtin_bswap16(value)\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n#define __RBIT __builtin_arm_rbit\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM Compiler 6.10 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDREXB (uint8_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDREXH (uint16_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDREXW (uint32_t)__builtin_arm_ldrex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXB (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXH (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STREXW (uint32_t)__builtin_arm_strex\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n#define __CLREX __builtin_arm_clrex\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT __builtin_arm_ssat\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT __builtin_arm_usat\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n#define __LDAEXB (uint8_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n#define __LDAEXH (uint16_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n#define __LDAEX (uint32_t)__builtin_arm_ldaex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXB (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEXH (uint32_t)__builtin_arm_stlex\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n#define __STLEX (uint32_t)__builtin_arm_stlex\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#endif /* __CMSIS_ARMCLANG_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_compiler.h", "content": "/**************************************************************************//**\r\n * @file cmsis_compiler.h\r\n * @brief CMSIS compiler generic header file\r\n * @version V5.1.0\r\n * @date 09. October 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_COMPILER_H\r\n#define __CMSIS_COMPILER_H\r\n\r\n#include \r\n\r\n/*\r\n * Arm Compiler 4/5\r\n */\r\n#if defined ( __CC_ARM )\r\n #include \"cmsis_armcc.h\"\r\n\r\n\r\n/*\r\n * Arm Compiler 6.6 LTM (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) && (__ARMCC_VERSION < 6100100)\r\n #include \"cmsis_armclang_ltm.h\"\r\n\r\n /*\r\n * Arm Compiler above 6.10.1 (armclang)\r\n */\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6100100)\r\n #include \"cmsis_armclang.h\"\r\n\r\n\r\n/*\r\n * GNU Compiler\r\n */\r\n#elif defined ( __GNUC__ )\r\n #include \"cmsis_gcc.h\"\r\n\r\n\r\n/*\r\n * IAR Compiler\r\n */\r\n#elif defined ( __ICCARM__ )\r\n #include \r\n\r\n\r\n/*\r\n * TI Arm Compiler\r\n */\r\n#elif defined ( __TI_ARM__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed))\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void*)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #endif\r\n #ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * TASKING Compiler\r\n */\r\n#elif defined ( __TASKING__ )\r\n /*\r\n * The CMSIS functions have been implemented as intrinsics in the compiler.\r\n * Please use \"carm -?i\" to get an up to date list of all intrinsics,\r\n * Including the CMSIS ones.\r\n */\r\n\r\n #ifndef __ASM\r\n #define __ASM __asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((noreturn))\r\n #endif\r\n #ifndef __USED\r\n #define __USED __attribute__((used))\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED __packed__\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __packed__\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __packed__\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n struct __packed__ T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #define __ALIGNED(x) __align(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n/*\r\n * COSMIC Compiler\r\n */\r\n#elif defined ( __CSMC__ )\r\n #include \r\n\r\n #ifndef __ASM\r\n #define __ASM _asm\r\n #endif\r\n #ifndef __INLINE\r\n #define __INLINE inline\r\n #endif\r\n #ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n #endif\r\n #ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __STATIC_INLINE\r\n #endif\r\n #ifndef __NO_RETURN\r\n // NO RETURN is automatically detected hence no warning here\r\n #define __NO_RETURN\r\n #endif\r\n #ifndef __USED\r\n #warning No compiler specific solution for __USED. __USED is ignored.\r\n #define __USED\r\n #endif\r\n #ifndef __WEAK\r\n #define __WEAK __weak\r\n #endif\r\n #ifndef __PACKED\r\n #define __PACKED @packed\r\n #endif\r\n #ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT @packed struct\r\n #endif\r\n #ifndef __PACKED_UNION\r\n #define __PACKED_UNION @packed union\r\n #endif\r\n #ifndef __UNALIGNED_UINT32 /* deprecated */\r\n @packed struct T_UINT32 { uint32_t v; };\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_WRITE\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT16_READ\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_WRITE\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n #endif\r\n #ifndef __UNALIGNED_UINT32_READ\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n #endif\r\n #ifndef __ALIGNED\r\n #warning No compiler specific solution for __ALIGNED. __ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n #ifndef __RESTRICT\r\n #warning No compiler specific solution for __RESTRICT. __RESTRICT is ignored.\r\n #define __RESTRICT\r\n #endif\r\n #ifndef __COMPILER_BARRIER\r\n #warning No compiler specific solution for __COMPILER_BARRIER. __COMPILER_BARRIER is ignored.\r\n #define __COMPILER_BARRIER() (void)0\r\n #endif\r\n\r\n\r\n#else\r\n #error Unknown compiler.\r\n#endif\r\n\r\n\r\n#endif /* __CMSIS_COMPILER_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_gcc.h", "content": "/**************************************************************************//**\r\n * @file cmsis_gcc.h\r\n * @brief CMSIS compiler GCC header file\r\n * @version V5.2.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#ifndef __CMSIS_GCC_H\r\n#define __CMSIS_GCC_H\r\n\r\n/* ignore some GCC warnings */\r\n#pragma GCC diagnostic push\r\n#pragma GCC diagnostic ignored \"-Wsign-conversion\"\r\n#pragma GCC diagnostic ignored \"-Wconversion\"\r\n#pragma GCC diagnostic ignored \"-Wunused-parameter\"\r\n\r\n/* Fallback for __has_builtin */\r\n#ifndef __has_builtin\r\n #define __has_builtin(x) (0)\r\n#endif\r\n\r\n/* CMSIS compiler specific defines */\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n#ifndef __STATIC_FORCEINLINE \r\n #define __STATIC_FORCEINLINE __attribute__((always_inline)) static inline\r\n#endif \r\n#ifndef __NO_RETURN\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n#endif\r\n#ifndef __USED\r\n #define __USED __attribute__((used))\r\n#endif\r\n#ifndef __WEAK\r\n #define __WEAK __attribute__((weak))\r\n#endif\r\n#ifndef __PACKED\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_STRUCT\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __PACKED_UNION\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n struct __attribute__((packed)) T_UINT32 { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32(x) (((struct T_UINT32 *)(x))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_WRITE { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_WRITE(addr, val) (void)((((struct T_UINT16_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT16_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT16_READ { uint16_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT16_READ(addr) (((const struct T_UINT16_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_WRITE { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_WRITE(addr, val) (void)((((struct T_UINT32_WRITE *)(void *)(addr))->v) = (val))\r\n#endif\r\n#ifndef __UNALIGNED_UINT32_READ\r\n #pragma GCC diagnostic push\r\n #pragma GCC diagnostic ignored \"-Wpacked\"\r\n #pragma GCC diagnostic ignored \"-Wattributes\"\r\n __PACKED_STRUCT T_UINT32_READ { uint32_t v; };\r\n #pragma GCC diagnostic pop\r\n #define __UNALIGNED_UINT32_READ(addr) (((const struct T_UINT32_READ *)(const void *)(addr))->v)\r\n#endif\r\n#ifndef __ALIGNED\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n#endif\r\n#ifndef __RESTRICT\r\n #define __RESTRICT __restrict\r\n#endif\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n/* ######################### Startup and Lowlevel Init ######################## */\r\n\r\n#ifndef __PROGRAM_START\r\n\r\n/**\r\n \\brief Initializes data and bss sections\r\n \\details This default implementations initialized all data and additional bss\r\n sections relying on .copy.table and .zero.table specified properly\r\n in the used linker script.\r\n \r\n */\r\n__STATIC_FORCEINLINE __NO_RETURN void __cmsis_start(void)\r\n{\r\n extern void _start(void) __NO_RETURN;\r\n \r\n typedef struct {\r\n uint32_t const* src;\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __copy_table_t;\r\n \r\n typedef struct {\r\n uint32_t* dest;\r\n uint32_t wlen;\r\n } __zero_table_t;\r\n \r\n extern const __copy_table_t __copy_table_start__;\r\n extern const __copy_table_t __copy_table_end__;\r\n extern const __zero_table_t __zero_table_start__;\r\n extern const __zero_table_t __zero_table_end__;\r\n\r\n for (__copy_table_t const* pTable = &__copy_table_start__; pTable < &__copy_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = pTable->src[i];\r\n }\r\n }\r\n \r\n for (__zero_table_t const* pTable = &__zero_table_start__; pTable < &__zero_table_end__; ++pTable) {\r\n for(uint32_t i=0u; iwlen; ++i) {\r\n pTable->dest[i] = 0u;\r\n }\r\n }\r\n \r\n _start();\r\n}\r\n \r\n#define __PROGRAM_START __cmsis_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP __StackTop\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT __StackLimit\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __Vectors\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE __attribute((used, section(\".vectors\")))\r\n#endif\r\n\r\n/* ########################### Core Function Access ########################### */\r\n/** \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_RegAccFunctions CMSIS Core Register Access Functions\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Enable IRQ Interrupts\r\n \\details Enables IRQ interrupts by clearing the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_irq(void)\r\n{\r\n __ASM volatile (\"cpsie i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable IRQ Interrupts\r\n \\details Disables IRQ interrupts by setting the I-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_irq(void)\r\n{\r\n __ASM volatile (\"cpsid i\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Control Register\r\n \\details Returns the content of the Control Register.\r\n \\return Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_CONTROL(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Control Register (non-secure)\r\n \\details Returns the content of the non-secure Control Register when in secure mode.\r\n \\return non-secure Control Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_CONTROL_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, control_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Control Register\r\n \\details Writes the given value to the Control Register.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_CONTROL(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Control Register (non-secure)\r\n \\details Writes the given value to the non-secure Control Register when in secure state.\r\n \\param [in] control Control Register value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_CONTROL_NS(uint32_t control)\r\n{\r\n __ASM volatile (\"MSR control_ns, %0\" : : \"r\" (control) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get IPSR Register\r\n \\details Returns the content of the IPSR Register.\r\n \\return IPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_IPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, ipsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get APSR Register\r\n \\details Returns the content of the APSR Register.\r\n \\return APSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_APSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, apsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get xPSR Register\r\n \\details Returns the content of the xPSR Register.\r\n \\return xPSR Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_xPSR(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, xpsr\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Process Stack Pointer\r\n \\details Returns the current value of the Process Stack Pointer (PSP).\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\return PSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, psp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer\r\n \\details Assigns the given value to the Process Stack Pointer (PSP).\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSP(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Process Stack Pointer (PSP) when in secure state.\r\n \\param [in] topOfProcStack Process Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSP_NS(uint32_t topOfProcStack)\r\n{\r\n __ASM volatile (\"MSR psp_ns, %0\" : : \"r\" (topOfProcStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer\r\n \\details Returns the current value of the Main Stack Pointer (MSP).\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSP(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\return MSP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, msp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer\r\n \\details Assigns the given value to the Main Stack Pointer (MSP).\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSP(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Main Stack Pointer (MSP) when in secure state.\r\n \\param [in] topOfMainStack Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSP_NS(uint32_t topOfMainStack)\r\n{\r\n __ASM volatile (\"MSR msp_ns, %0\" : : \"r\" (topOfMainStack) : );\r\n}\r\n#endif\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Stack Pointer (non-secure)\r\n \\details Returns the current value of the non-secure Stack Pointer (SP) when in secure state.\r\n \\return SP Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_SP_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, sp_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Stack Pointer (non-secure)\r\n \\details Assigns the given value to the non-secure Stack Pointer (SP) when in secure state.\r\n \\param [in] topOfStack Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_SP_NS(uint32_t topOfStack)\r\n{\r\n __ASM volatile (\"MSR sp_ns, %0\" : : \"r\" (topOfStack) : );\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Priority Mask\r\n \\details Returns the current state of the priority mask bit from the Priority Mask Register.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PRIMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Priority Mask (non-secure)\r\n \\details Returns the current state of the non-secure priority mask bit from the Priority Mask Register when in secure state.\r\n \\return Priority Mask value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PRIMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, primask_ns\" : \"=r\" (result) :: \"memory\");\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Mask\r\n \\details Assigns the given value to the Priority Mask Register.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __set_PRIMASK(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Priority Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Priority Mask Register when in secure state.\r\n \\param [in] priMask Priority Mask\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PRIMASK_NS(uint32_t priMask)\r\n{\r\n __ASM volatile (\"MSR primask_ns, %0\" : : \"r\" (priMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Enable FIQ\r\n \\details Enables FIQ interrupts by clearing the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __enable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsie f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable FIQ\r\n \\details Disables FIQ interrupts by setting the F-bit in the CPSR.\r\n Can only be executed in Privileged modes.\r\n */\r\n__STATIC_FORCEINLINE void __disable_fault_irq(void)\r\n{\r\n __ASM volatile (\"cpsid f\" : : : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Base Priority\r\n \\details Returns the current value of the Base Priority register.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Base Priority (non-secure)\r\n \\details Returns the current value of the non-secure Base Priority register when in secure state.\r\n \\return Base Priority register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_BASEPRI_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, basepri_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority\r\n \\details Assigns the given value to the Base Priority register.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Base Priority (non-secure)\r\n \\details Assigns the given value to the non-secure Base Priority register when in secure state.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_BASEPRI_NS(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_ns, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Base Priority with condition\r\n \\details Assigns the given value to the Base Priority register only if BASEPRI masking is disabled,\r\n or the new value increases the BASEPRI priority level.\r\n \\param [in] basePri Base Priority value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_BASEPRI_MAX(uint32_t basePri)\r\n{\r\n __ASM volatile (\"MSR basepri_max, %0\" : : \"r\" (basePri) : \"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Fault Mask\r\n \\details Returns the current value of the Fault Mask register.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FAULTMASK(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Fault Mask (non-secure)\r\n \\details Returns the current value of the non-secure Fault Mask register when in secure state.\r\n \\return Fault Mask register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_FAULTMASK_NS(void)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"MRS %0, faultmask_ns\" : \"=r\" (result) );\r\n return(result);\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Fault Mask\r\n \\details Assigns the given value to the Fault Mask register.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FAULTMASK(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Fault Mask (non-secure)\r\n \\details Assigns the given value to the non-secure Fault Mask register when in secure state.\r\n \\param [in] faultMask Fault Mask value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_FAULTMASK_NS(uint32_t faultMask)\r\n{\r\n __ASM volatile (\"MSR faultmask_ns, %0\" : : \"r\" (faultMask) : \"memory\");\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n/**\r\n \\brief Get Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n \r\n \\details Returns the current value of the Process Stack Pointer Limit (PSPLIM).\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_PSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n#if (defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Process Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\return PSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_PSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, psplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Process Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n \r\n \\details Assigns the given value to the Process Stack Pointer Limit (PSPLIM).\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_PSPLIM(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim, %0\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Process Stack Pointer (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Process Stack Pointer Limit (PSPLIM) when in secure state.\r\n \\param [in] ProcStackPtrLimit Process Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_PSPLIM_NS(uint32_t ProcStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)ProcStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR psplim_ns, %0\\n\" : : \"r\" (ProcStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Get Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always in non-secure\r\n mode.\r\n\r\n \\details Returns the current value of the Main Stack Pointer Limit (MSPLIM).\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_MSPLIM(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Get Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence zero is returned always.\r\n\r\n \\details Returns the current value of the non-secure Main Stack Pointer Limit(MSPLIM) when in secure state.\r\n \\return MSPLIM Register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __TZ_get_MSPLIM_NS(void)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n return 0U;\r\n#else\r\n uint32_t result;\r\n __ASM volatile (\"MRS %0, msplim_ns\" : \"=r\" (result) );\r\n return result;\r\n#endif\r\n}\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Main Stack Pointer Limit\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored in non-secure\r\n mode.\r\n\r\n \\details Assigns the given value to the Main Stack Pointer Limit (MSPLIM).\r\n \\param [in] MainStackPtrLimit Main Stack Pointer Limit value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_MSPLIM(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n\r\n\r\n#if (defined (__ARM_FEATURE_CMSE ) && (__ARM_FEATURE_CMSE == 3))\r\n/**\r\n \\brief Set Main Stack Pointer Limit (non-secure)\r\n Devices without ARMv8-M Main Extensions (i.e. Cortex-M23) lack the non-secure\r\n Stack Pointer Limit register hence the write is silently ignored.\r\n\r\n \\details Assigns the given value to the non-secure Main Stack Pointer Limit (MSPLIM) when in secure state.\r\n \\param [in] MainStackPtrLimit Main Stack Pointer value to set\r\n */\r\n__STATIC_FORCEINLINE void __TZ_set_MSPLIM_NS(uint32_t MainStackPtrLimit)\r\n{\r\n#if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)MainStackPtrLimit;\r\n#else\r\n __ASM volatile (\"MSR msplim_ns, %0\" : : \"r\" (MainStackPtrLimit));\r\n#endif\r\n}\r\n#endif\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n/**\r\n \\brief Get FPSCR\r\n \\details Returns the current value of the Floating Point Status/Control register.\r\n \\return Floating Point Status/Control register value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __get_FPSCR(void)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_get_fpscr) \r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n return __builtin_arm_get_fpscr();\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"VMRS %0, fpscr\" : \"=r\" (result) );\r\n return(result);\r\n#endif\r\n#else\r\n return(0U);\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Set FPSCR\r\n \\details Assigns the given value to the Floating Point Status/Control register.\r\n \\param [in] fpscr Floating Point Status/Control value to set\r\n */\r\n__STATIC_FORCEINLINE void __set_FPSCR(uint32_t fpscr)\r\n{\r\n#if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n#if __has_builtin(__builtin_arm_set_fpscr)\r\n// Re-enable using built-in when GCC has been fixed\r\n// || (__GNUC__ > 7) || (__GNUC__ == 7 && __GNUC_MINOR__ >= 2)\r\n /* see https://gcc.gnu.org/ml/gcc-patches/2017-04/msg00443.html */\r\n __builtin_arm_set_fpscr(fpscr);\r\n#else\r\n __ASM volatile (\"VMSR fpscr, %0\" : : \"r\" (fpscr) : \"vfpcc\", \"memory\");\r\n#endif\r\n#else\r\n (void)fpscr;\r\n#endif\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_RegAccFunctions */\r\n\r\n\r\n/* ########################## Core Instruction Access ######################### */\r\n/** \\defgroup CMSIS_Core_InstructionInterface CMSIS Core Instruction Interface\r\n Access to dedicated instructions\r\n @{\r\n*/\r\n\r\n/* Define macros for porting to both thumb1 and thumb2.\r\n * For thumb1, use low register (r0-r7), specified by constraint \"l\"\r\n * Otherwise, use general registers, specified by constraint \"r\" */\r\n#if defined (__thumb__) && !defined (__thumb2__)\r\n#define __CMSIS_GCC_OUT_REG(r) \"=l\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+l\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"l\" (r)\r\n#else\r\n#define __CMSIS_GCC_OUT_REG(r) \"=r\" (r)\r\n#define __CMSIS_GCC_RW_REG(r) \"+r\" (r)\r\n#define __CMSIS_GCC_USE_REG(r) \"r\" (r)\r\n#endif\r\n\r\n/**\r\n \\brief No Operation\r\n \\details No Operation does nothing. This instruction can be used for code alignment purposes.\r\n */\r\n#define __NOP() __ASM volatile (\"nop\")\r\n\r\n/**\r\n \\brief Wait For Interrupt\r\n \\details Wait For Interrupt is a hint instruction that suspends execution until one of a number of events occurs.\r\n */\r\n#define __WFI() __ASM volatile (\"wfi\")\r\n\r\n\r\n/**\r\n \\brief Wait For Event\r\n \\details Wait For Event is a hint instruction that permits the processor to enter\r\n a low-power state until one of a number of events occurs.\r\n */\r\n#define __WFE() __ASM volatile (\"wfe\")\r\n\r\n\r\n/**\r\n \\brief Send Event\r\n \\details Send Event is a hint instruction. It causes an event to be signaled to the CPU.\r\n */\r\n#define __SEV() __ASM volatile (\"sev\")\r\n\r\n\r\n/**\r\n \\brief Instruction Synchronization Barrier\r\n \\details Instruction Synchronization Barrier flushes the pipeline in the processor,\r\n so that all instructions following the ISB are fetched from cache or memory,\r\n after the instruction has been completed.\r\n */\r\n__STATIC_FORCEINLINE void __ISB(void)\r\n{\r\n __ASM volatile (\"isb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Synchronization Barrier\r\n \\details Acts as a special kind of Data Memory Barrier.\r\n It completes when all explicit memory accesses before this instruction complete.\r\n */\r\n__STATIC_FORCEINLINE void __DSB(void)\r\n{\r\n __ASM volatile (\"dsb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Data Memory Barrier\r\n \\details Ensures the apparent order of the explicit memory operations before\r\n and after the instruction, without ensuring their completion.\r\n */\r\n__STATIC_FORCEINLINE void __DMB(void)\r\n{\r\n __ASM volatile (\"dmb 0xF\":::\"memory\");\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (32 bit)\r\n \\details Reverses the byte order in unsigned integer value. For example, 0x12345678 becomes 0x78563412.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV(uint32_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 5)\r\n return __builtin_bswap32(value);\r\n#else\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order within each halfword of a word. For example, 0x12345678 becomes 0x34127856.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __REV16(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rev16 %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Reverse byte order (16 bit)\r\n \\details Reverses the byte order in a 16-bit value and returns the signed 16-bit result. For example, 0x0080 becomes 0x8000.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE int16_t __REVSH(int16_t value)\r\n{\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n return (int16_t)__builtin_bswap16(value);\r\n#else\r\n int16_t result;\r\n\r\n __ASM volatile (\"revsh %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return result;\r\n#endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Rotate Right in unsigned value (32 bit)\r\n \\details Rotate Right (immediate) provides the value of the contents of a register rotated by a variable number of bits.\r\n \\param [in] op1 Value to rotate\r\n \\param [in] op2 Number of Bits to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n{\r\n op2 %= 32U;\r\n if (op2 == 0U)\r\n {\r\n return op1;\r\n }\r\n return (op1 >> op2) | (op1 << (32U - op2));\r\n}\r\n\r\n\r\n/**\r\n \\brief Breakpoint\r\n \\details Causes the processor to enter Debug state.\r\n Debug tools can use this to investigate system state when the instruction at a particular address is reached.\r\n \\param [in] value is ignored by the processor.\r\n If required, a debugger can use it to store additional information about the breakpoint.\r\n */\r\n#define __BKPT(value) __ASM volatile (\"bkpt \"#value)\r\n\r\n\r\n/**\r\n \\brief Reverse bit order of value\r\n \\details Reverses the bit order of the given value.\r\n \\param [in] value Value to reverse\r\n \\return Reversed value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RBIT(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n __ASM volatile (\"rbit %0, %1\" : \"=r\" (result) : \"r\" (value) );\r\n#else\r\n uint32_t s = (4U /*sizeof(v)*/ * 8U) - 1U; /* extra shift needed at end */\r\n\r\n result = value; /* r will be reversed bits of v; first get LSB of v */\r\n for (value >>= 1U; value != 0U; value >>= 1U)\r\n {\r\n result <<= 1U;\r\n result |= value & 1U;\r\n s--;\r\n }\r\n result <<= s; /* shift when v's highest bits are zero */\r\n#endif\r\n return result;\r\n}\r\n\r\n\r\n/**\r\n \\brief Count leading zeros\r\n \\details Counts the number of leading zeros of a data value.\r\n \\param [in] value Value to count the leading zeros\r\n \\return number of leading zeros in value\r\n */\r\n__STATIC_FORCEINLINE uint8_t __CLZ(uint32_t value)\r\n{\r\n /* Even though __builtin_clz produces a CLZ instruction on ARM, formally\r\n __builtin_clz(0) is undefined behaviour, so handle this case specially.\r\n This guarantees ARM-compatible results if happening to compile on a non-ARM\r\n target, and ensures the compiler doesn't decide to activate any\r\n optimisations using the logic \"value was passed to __builtin_clz, so it\r\n is non-zero\".\r\n ARM GCC 7.3 and possibly earlier will optimise this test away, leaving a\r\n single CLZ instruction.\r\n */\r\n if (value == 0U)\r\n {\r\n return 32U;\r\n }\r\n return __builtin_clz(value);\r\n}\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief LDR Exclusive (8 bit)\r\n \\details Executes a exclusive LDR instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDREXB(volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexb %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexb %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (16 bit)\r\n \\details Executes a exclusive LDR instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDREXH(volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrexh %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrexh %0, [%1]\" : \"=r\" (result) : \"r\" (addr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDR Exclusive (32 bit)\r\n \\details Executes a exclusive LDR instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDREXW(volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrex %0, %1\" : \"=r\" (result) : \"Q\" (*addr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (8 bit)\r\n \\details Executes a exclusive STR instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXB(uint8_t value, volatile uint8_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (16 bit)\r\n \\details Executes a exclusive STR instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXH(uint16_t value, volatile uint16_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STR Exclusive (32 bit)\r\n \\details Executes a exclusive STR instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STREXW(uint32_t value, volatile uint32_t *addr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"strex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*addr) : \"r\" (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Remove the exclusive lock\r\n \\details Removes the exclusive lock which is created by LDREX.\r\n */\r\n__STATIC_FORCEINLINE void __CLREX(void)\r\n{\r\n __ASM volatile (\"clrex\" ::: \"memory\");\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) )\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n#define __SSAT(ARG1,ARG2) \\\r\n__extension__ \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] ARG1 Value to be saturated\r\n \\param [in] ARG2 Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n#define __USAT(ARG1,ARG2) \\\r\n __extension__ \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n\r\n/**\r\n \\brief Rotate Right with Extend (32 bit)\r\n \\details Moves each bit of a bitstring right by one bit.\r\n The carry input is shifted in at the left end of the bitstring.\r\n \\param [in] value Value to rotate\r\n \\return Rotated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __RRX(uint32_t value)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"rrx %0, %1\" : __CMSIS_GCC_OUT_REG (result) : __CMSIS_GCC_USE_REG (value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDRBT(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrbt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrbt %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint8_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDRHT(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n#if (__GNUC__ > 4) || (__GNUC__ == 4 && __GNUC_MINOR__ >= 8)\r\n __ASM volatile (\"ldrht %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n#else\r\n /* Prior to GCC 4.8, \"Q\" will be expanded to [rx, #0] which is not\r\n accepted by assembler. So has to use following less efficient pattern.\r\n */\r\n __ASM volatile (\"ldrht %0, [%1]\" : \"=r\" (result) : \"r\" (ptr) : \"memory\" );\r\n#endif\r\n return ((uint16_t) result); /* Add explicit type cast here */\r\n}\r\n\r\n\r\n/**\r\n \\brief LDRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged LDRT instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDRT(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldrt %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (8 bit)\r\n \\details Executes a Unprivileged STRT instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRBT(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"strbt %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (16 bit)\r\n \\details Executes a Unprivileged STRT instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRHT(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"strht %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief STRT Unprivileged (32 bit)\r\n \\details Executes a Unprivileged STRT instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STRT(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"strt %1, %0\" : \"=Q\" (*ptr) : \"r\" (value) );\r\n}\r\n\r\n#else /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n/**\r\n \\brief Signed Saturate\r\n \\details Saturates a signed value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (1..32)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n{\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n}\r\n\r\n/**\r\n \\brief Unsigned Saturate\r\n \\details Saturates an unsigned value.\r\n \\param [in] value Value to be saturated\r\n \\param [in] sat Bit position to saturate to (0..31)\r\n \\return Saturated value\r\n */\r\n__STATIC_FORCEINLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n{\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_7M__ ) && (__ARM_ARCH_7M__ == 1)) || \\\r\n (defined (__ARM_ARCH_7EM__ ) && (__ARM_ARCH_7EM__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) ) */\r\n\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n/**\r\n \\brief Load-Acquire (8 bit)\r\n \\details Executes a LDAB instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldab %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (16 bit)\r\n \\details Executes a LDAH instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldah %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire (32 bit)\r\n \\details Executes a LDA instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDA(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"lda %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (8 bit)\r\n \\details Executes a STLB instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n __ASM volatile (\"stlb %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (16 bit)\r\n \\details Executes a STLH instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n __ASM volatile (\"stlh %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release (32 bit)\r\n \\details Executes a STL instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n */\r\n__STATIC_FORCEINLINE void __STL(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n __ASM volatile (\"stl %1, %0\" : \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (8 bit)\r\n \\details Executes a LDAB exclusive instruction for 8 bit value.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint8_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexb %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint8_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (16 bit)\r\n \\details Executes a LDAH exclusive instruction for 16 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint16_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaexh %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return ((uint16_t) result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Load-Acquire Exclusive (32 bit)\r\n \\details Executes a LDA exclusive instruction for 32 bit values.\r\n \\param [in] ptr Pointer to data\r\n \\return value of type uint32_t at (*ptr)\r\n */\r\n__STATIC_FORCEINLINE uint32_t __LDAEX(volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ldaex %0, %1\" : \"=r\" (result) : \"Q\" (*ptr) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (8 bit)\r\n \\details Executes a STLB exclusive instruction for 8 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexb %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (16 bit)\r\n \\details Executes a STLH exclusive instruction for 16 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlexh %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n\r\n/**\r\n \\brief Store-Release Exclusive (32 bit)\r\n \\details Executes a STL exclusive instruction for 32 bit values.\r\n \\param [in] value Value to store\r\n \\param [in] ptr Pointer to location\r\n \\return 0 Function succeeded\r\n \\return 1 Function failed\r\n */\r\n__STATIC_FORCEINLINE uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"stlex %0, %2, %1\" : \"=&r\" (result), \"=Q\" (*ptr) : \"r\" ((uint32_t)value) );\r\n return(result);\r\n}\r\n\r\n#endif /* ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) ) */\r\n\r\n/*@}*/ /* end of group CMSIS_Core_InstructionInterface */\r\n\r\n\r\n/* ################### Compiler specific Intrinsics ########################### */\r\n/** \\defgroup CMSIS_SIMD_intrinsics CMSIS SIMD Intrinsics\r\n Access to dedicated SIMD instructions\r\n @{\r\n*/\r\n\r\n#if (defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1))\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n\r\n__STATIC_FORCEINLINE uint32_t __SADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHADD16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhadd16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSUB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsub16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHASX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhasx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"ssax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __QSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"qsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"shsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UQSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uqsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UHSAX(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uhsax %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USAD8(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usad8 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __USADA8(uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"usada8 %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#define __SSAT16(ARG1,ARG2) \\\r\n({ \\\r\n int32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"ssat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __USAT16(ARG1,ARG2) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1); \\\r\n __ASM (\"usat16 %0, %1, %2\" : \"=r\" (__RES) : \"I\" (ARG2), \"r\" (__ARG1) ); \\\r\n __RES; \\\r\n })\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __UXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"uxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTB16(uint32_t op1)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtb16 %0, %1\" : \"=r\" (result) : \"r\" (op1));\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SXTAB16(uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sxtab16 %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUAD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuad %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUADX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smuadx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLAD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlad %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLADX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smladx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlald %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLALDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlaldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSD (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMUSDX (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smusdx %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSD (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsd %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SMLSDX (uint32_t op1, uint32_t op2, uint32_t op3)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"smlsdx %0, %1, %2, %3\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLD (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsld %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint64_t __SMLSLDX (uint32_t op1, uint32_t op2, uint64_t acc)\r\n{\r\n union llreg_u{\r\n uint32_t w32[2];\r\n uint64_t w64;\r\n } llr;\r\n llr.w64 = acc;\r\n\r\n#ifndef __ARMEB__ /* Little endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[0]), \"=r\" (llr.w32[1]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[0]), \"1\" (llr.w32[1]) );\r\n#else /* Big endian */\r\n __ASM volatile (\"smlsldx %0, %1, %2, %3\" : \"=r\" (llr.w32[1]), \"=r\" (llr.w32[0]): \"r\" (op1), \"r\" (op2) , \"0\" (llr.w32[1]), \"1\" (llr.w32[0]) );\r\n#endif\r\n\r\n return(llr.w64);\r\n}\r\n\r\n__STATIC_FORCEINLINE uint32_t __SEL (uint32_t op1, uint32_t op2)\r\n{\r\n uint32_t result;\r\n\r\n __ASM volatile (\"sel %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QADD( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qadd %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n__STATIC_FORCEINLINE int32_t __QSUB( int32_t op1, int32_t op2)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"qsub %0, %1, %2\" : \"=r\" (result) : \"r\" (op1), \"r\" (op2) );\r\n return(result);\r\n}\r\n\r\n#if 0\r\n#define __PKHBT(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n __ASM (\"pkhbt %0, %1, %2, lsl %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) \\\r\n({ \\\r\n uint32_t __RES, __ARG1 = (ARG1), __ARG2 = (ARG2); \\\r\n if (ARG3 == 0) \\\r\n __ASM (\"pkhtb %0, %1, %2\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2) ); \\\r\n else \\\r\n __ASM (\"pkhtb %0, %1, %2, asr %3\" : \"=r\" (__RES) : \"r\" (__ARG1), \"r\" (__ARG2), \"I\" (ARG3) ); \\\r\n __RES; \\\r\n })\r\n#endif\r\n\r\n#define __PKHBT(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0x0000FFFFUL) | \\\r\n ((((uint32_t)(ARG2)) << (ARG3)) & 0xFFFF0000UL) )\r\n\r\n#define __PKHTB(ARG1,ARG2,ARG3) ( ((((uint32_t)(ARG1)) ) & 0xFFFF0000UL) | \\\r\n ((((uint32_t)(ARG2)) >> (ARG3)) & 0x0000FFFFUL) )\r\n\r\n__STATIC_FORCEINLINE int32_t __SMMLA (int32_t op1, int32_t op2, int32_t op3)\r\n{\r\n int32_t result;\r\n\r\n __ASM volatile (\"smmla %0, %1, %2, %3\" : \"=r\" (result): \"r\" (op1), \"r\" (op2), \"r\" (op3) );\r\n return(result);\r\n}\r\n\r\n#endif /* (__ARM_FEATURE_DSP == 1) */\r\n/*@} end of group CMSIS_SIMD_intrinsics */\r\n\r\n\r\n#pragma GCC diagnostic pop\r\n\r\n#endif /* __CMSIS_GCC_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_iccarm.h", "content": "/**************************************************************************//**\r\n * @file cmsis_iccarm.h\r\n * @brief CMSIS compiler ICCARM (IAR Compiler for Arm) header file\r\n * @version V5.1.0\r\n * @date 08. May 2019\r\n ******************************************************************************/\r\n\r\n//------------------------------------------------------------------------------\r\n//\r\n// Copyright (c) 2017-2019 IAR Systems\r\n// Copyright (c) 2017-2019 Arm Limited. All rights reserved. \r\n//\r\n// Licensed under the Apache License, Version 2.0 (the \"License\")\r\n// you may not use this file except in compliance with the License.\r\n// You may obtain a copy of the License at\r\n// http://www.apache.org/licenses/LICENSE-2.0\r\n//\r\n// Unless required by applicable law or agreed to in writing, software\r\n// distributed under the License is distributed on an \"AS IS\" BASIS,\r\n// WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n// See the License for the specific language governing permissions and\r\n// limitations under the License.\r\n//\r\n//------------------------------------------------------------------------------\r\n\r\n\r\n#ifndef __CMSIS_ICCARM_H__\r\n#define __CMSIS_ICCARM_H__\r\n\r\n#ifndef __ICCARM__\r\n #error This file should only be compiled by ICCARM\r\n#endif\r\n\r\n#pragma system_include\r\n\r\n#define __IAR_FT _Pragma(\"inline=forced\") __intrinsic\r\n\r\n#if (__VER__ >= 8000000)\r\n #define __ICCARM_V8 1\r\n#else\r\n #define __ICCARM_V8 0\r\n#endif\r\n\r\n#ifndef __ALIGNED\r\n #if __ICCARM_V8\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #elif (__VER__ >= 7080000)\r\n /* Needs IAR language extensions */\r\n #define __ALIGNED(x) __attribute__((aligned(x)))\r\n #else\r\n #warning No compiler specific solution for __ALIGNED.__ALIGNED is ignored.\r\n #define __ALIGNED(x)\r\n #endif\r\n#endif\r\n\r\n\r\n/* Define compiler macros for CPU architecture, used in CMSIS 5.\r\n */\r\n#if __ARM_ARCH_6M__ || __ARM_ARCH_7M__ || __ARM_ARCH_7EM__ || __ARM_ARCH_8M_BASE__ || __ARM_ARCH_8M_MAIN__\r\n/* Macros already defined */\r\n#else\r\n #if defined(__ARM8M_MAINLINE__) || defined(__ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM_ARCH_PROFILE) && __ARM_ARCH_PROFILE == 'M'\r\n #if __ARM_ARCH == 6\r\n #define __ARM_ARCH_6M__ 1\r\n #elif __ARM_ARCH == 7\r\n #if __ARM_FEATURE_DSP\r\n #define __ARM_ARCH_7EM__ 1\r\n #else\r\n #define __ARM_ARCH_7M__ 1\r\n #endif\r\n #endif /* __ARM_ARCH */\r\n #endif /* __ARM_ARCH_PROFILE == 'M' */\r\n#endif\r\n\r\n/* Alternativ core deduction for older ICCARM's */\r\n#if !defined(__ARM_ARCH_6M__) && !defined(__ARM_ARCH_7M__) && !defined(__ARM_ARCH_7EM__) && \\\r\n !defined(__ARM_ARCH_8M_BASE__) && !defined(__ARM_ARCH_8M_MAIN__)\r\n #if defined(__ARM6M__) && (__CORE__ == __ARM6M__)\r\n #define __ARM_ARCH_6M__ 1\r\n #elif defined(__ARM7M__) && (__CORE__ == __ARM7M__)\r\n #define __ARM_ARCH_7M__ 1\r\n #elif defined(__ARM7EM__) && (__CORE__ == __ARM7EM__)\r\n #define __ARM_ARCH_7EM__ 1\r\n #elif defined(__ARM8M_BASELINE__) && (__CORE == __ARM8M_BASELINE__)\r\n #define __ARM_ARCH_8M_BASE__ 1\r\n #elif defined(__ARM8M_MAINLINE__) && (__CORE == __ARM8M_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #elif defined(__ARM8EM_MAINLINE__) && (__CORE == __ARM8EM_MAINLINE__)\r\n #define __ARM_ARCH_8M_MAIN__ 1\r\n #else\r\n #error \"Unknown target.\"\r\n #endif\r\n#endif\r\n\r\n\r\n\r\n#if defined(__ARM_ARCH_6M__) && __ARM_ARCH_6M__==1\r\n #define __IAR_M0_FAMILY 1\r\n#elif defined(__ARM_ARCH_8M_BASE__) && __ARM_ARCH_8M_BASE__==1\r\n #define __IAR_M0_FAMILY 1\r\n#else\r\n #define __IAR_M0_FAMILY 0\r\n#endif\r\n\r\n\r\n#ifndef __ASM\r\n #define __ASM __asm\r\n#endif\r\n\r\n#ifndef __COMPILER_BARRIER\r\n #define __COMPILER_BARRIER() __ASM volatile(\"\":::\"memory\")\r\n#endif\r\n\r\n#ifndef __INLINE\r\n #define __INLINE inline\r\n#endif\r\n\r\n#ifndef __NO_RETURN\r\n #if __ICCARM_V8\r\n #define __NO_RETURN __attribute__((__noreturn__))\r\n #else\r\n #define __NO_RETURN _Pragma(\"object_attribute=__noreturn\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED\r\n #if __ICCARM_V8\r\n #define __PACKED __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED __packed\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_STRUCT\r\n #if __ICCARM_V8\r\n #define __PACKED_STRUCT struct __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_STRUCT __packed struct\r\n #endif\r\n#endif\r\n\r\n#ifndef __PACKED_UNION\r\n #if __ICCARM_V8\r\n #define __PACKED_UNION union __attribute__((packed, aligned(1)))\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __PACKED_UNION __packed union\r\n #endif\r\n#endif\r\n\r\n#ifndef __RESTRICT\r\n #if __ICCARM_V8\r\n #define __RESTRICT __restrict\r\n #else\r\n /* Needs IAR language extensions */\r\n #define __RESTRICT restrict\r\n #endif\r\n#endif\r\n\r\n#ifndef __STATIC_INLINE\r\n #define __STATIC_INLINE static inline\r\n#endif\r\n\r\n#ifndef __FORCEINLINE\r\n #define __FORCEINLINE _Pragma(\"inline=forced\")\r\n#endif\r\n\r\n#ifndef __STATIC_FORCEINLINE\r\n #define __STATIC_FORCEINLINE __FORCEINLINE __STATIC_INLINE\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT16_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint16_t __iar_uint16_read(void const *ptr)\r\n{\r\n return *(__packed uint16_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_READ(PTR) __iar_uint16_read(PTR)\r\n#endif\r\n\r\n\r\n#ifndef __UNALIGNED_UINT16_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint16_write(void const *ptr, uint16_t val)\r\n{\r\n *(__packed uint16_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT16_WRITE(PTR,VAL) __iar_uint16_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_READ\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT uint32_t __iar_uint32_read(void const *ptr)\r\n{\r\n return *(__packed uint32_t*)(ptr);\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_READ(PTR) __iar_uint32_read(PTR)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32_WRITE\r\n#pragma language=save\r\n#pragma language=extended\r\n__IAR_FT void __iar_uint32_write(void const *ptr, uint32_t val)\r\n{\r\n *(__packed uint32_t*)(ptr) = val;;\r\n}\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32_WRITE(PTR,VAL) __iar_uint32_write(PTR,VAL)\r\n#endif\r\n\r\n#ifndef __UNALIGNED_UINT32 /* deprecated */\r\n#pragma language=save\r\n#pragma language=extended\r\n__packed struct __iar_u32 { uint32_t v; };\r\n#pragma language=restore\r\n#define __UNALIGNED_UINT32(PTR) (((struct __iar_u32 *)(PTR))->v)\r\n#endif\r\n\r\n#ifndef __USED\r\n #if __ICCARM_V8\r\n #define __USED __attribute__((used))\r\n #else\r\n #define __USED _Pragma(\"__root\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __WEAK\r\n #if __ICCARM_V8\r\n #define __WEAK __attribute__((weak))\r\n #else\r\n #define __WEAK _Pragma(\"__weak\")\r\n #endif\r\n#endif\r\n\r\n#ifndef __PROGRAM_START\r\n#define __PROGRAM_START __iar_program_start\r\n#endif\r\n\r\n#ifndef __INITIAL_SP\r\n#define __INITIAL_SP CSTACK$$Limit\r\n#endif\r\n\r\n#ifndef __STACK_LIMIT\r\n#define __STACK_LIMIT CSTACK$$Base\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE\r\n#define __VECTOR_TABLE __vector_table\r\n#endif\r\n\r\n#ifndef __VECTOR_TABLE_ATTRIBUTE\r\n#define __VECTOR_TABLE_ATTRIBUTE @\".intvec\"\r\n#endif\r\n\r\n#ifndef __ICCARM_INTRINSICS_VERSION__\r\n #define __ICCARM_INTRINSICS_VERSION__ 0\r\n#endif\r\n\r\n#if __ICCARM_INTRINSICS_VERSION__ == 2\r\n\r\n #if defined(__CLZ)\r\n #undef __CLZ\r\n #endif\r\n #if defined(__REVSH)\r\n #undef __REVSH\r\n #endif\r\n #if defined(__RBIT)\r\n #undef __RBIT\r\n #endif\r\n #if defined(__SSAT)\r\n #undef __SSAT\r\n #endif\r\n #if defined(__USAT)\r\n #undef __USAT\r\n #endif\r\n\r\n #include \"iccarm_builtin.h\"\r\n\r\n #define __disable_fault_irq __iar_builtin_disable_fiq\r\n #define __disable_irq __iar_builtin_disable_interrupt\r\n #define __enable_fault_irq __iar_builtin_enable_fiq\r\n #define __enable_irq __iar_builtin_enable_interrupt\r\n #define __arm_rsr __iar_builtin_rsr\r\n #define __arm_wsr __iar_builtin_wsr\r\n\r\n\r\n #define __get_APSR() (__arm_rsr(\"APSR\"))\r\n #define __get_BASEPRI() (__arm_rsr(\"BASEPRI\"))\r\n #define __get_CONTROL() (__arm_rsr(\"CONTROL\"))\r\n #define __get_FAULTMASK() (__arm_rsr(\"FAULTMASK\"))\r\n\r\n #if ((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) )\r\n #define __get_FPSCR() (__arm_rsr(\"FPSCR\"))\r\n #define __set_FPSCR(VALUE) (__arm_wsr(\"FPSCR\", (VALUE)))\r\n #else\r\n #define __get_FPSCR() ( 0 )\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #define __get_IPSR() (__arm_rsr(\"IPSR\"))\r\n #define __get_MSP() (__arm_rsr(\"MSP\"))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __get_MSPLIM() (0U)\r\n #else\r\n #define __get_MSPLIM() (__arm_rsr(\"MSPLIM\"))\r\n #endif\r\n #define __get_PRIMASK() (__arm_rsr(\"PRIMASK\"))\r\n #define __get_PSP() (__arm_rsr(\"PSP\"))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __get_PSPLIM() (0U)\r\n #else\r\n #define __get_PSPLIM() (__arm_rsr(\"PSPLIM\"))\r\n #endif\r\n\r\n #define __get_xPSR() (__arm_rsr(\"xPSR\"))\r\n\r\n #define __set_BASEPRI(VALUE) (__arm_wsr(\"BASEPRI\", (VALUE)))\r\n #define __set_BASEPRI_MAX(VALUE) (__arm_wsr(\"BASEPRI_MAX\", (VALUE)))\r\n #define __set_CONTROL(VALUE) (__arm_wsr(\"CONTROL\", (VALUE)))\r\n #define __set_FAULTMASK(VALUE) (__arm_wsr(\"FAULTMASK\", (VALUE)))\r\n #define __set_MSP(VALUE) (__arm_wsr(\"MSP\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n #define __set_MSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_MSPLIM(VALUE) (__arm_wsr(\"MSPLIM\", (VALUE)))\r\n #endif\r\n #define __set_PRIMASK(VALUE) (__arm_wsr(\"PRIMASK\", (VALUE)))\r\n #define __set_PSP(VALUE) (__arm_wsr(\"PSP\", (VALUE)))\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __set_PSPLIM(VALUE) ((void)(VALUE))\r\n #else\r\n #define __set_PSPLIM(VALUE) (__arm_wsr(\"PSPLIM\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_CONTROL_NS() (__arm_rsr(\"CONTROL_NS\"))\r\n #define __TZ_set_CONTROL_NS(VALUE) (__arm_wsr(\"CONTROL_NS\", (VALUE)))\r\n #define __TZ_get_PSP_NS() (__arm_rsr(\"PSP_NS\"))\r\n #define __TZ_set_PSP_NS(VALUE) (__arm_wsr(\"PSP_NS\", (VALUE)))\r\n #define __TZ_get_MSP_NS() (__arm_rsr(\"MSP_NS\"))\r\n #define __TZ_set_MSP_NS(VALUE) (__arm_wsr(\"MSP_NS\", (VALUE)))\r\n #define __TZ_get_SP_NS() (__arm_rsr(\"SP_NS\"))\r\n #define __TZ_set_SP_NS(VALUE) (__arm_wsr(\"SP_NS\", (VALUE)))\r\n #define __TZ_get_PRIMASK_NS() (__arm_rsr(\"PRIMASK_NS\"))\r\n #define __TZ_set_PRIMASK_NS(VALUE) (__arm_wsr(\"PRIMASK_NS\", (VALUE)))\r\n #define __TZ_get_BASEPRI_NS() (__arm_rsr(\"BASEPRI_NS\"))\r\n #define __TZ_set_BASEPRI_NS(VALUE) (__arm_wsr(\"BASEPRI_NS\", (VALUE)))\r\n #define __TZ_get_FAULTMASK_NS() (__arm_rsr(\"FAULTMASK_NS\"))\r\n #define __TZ_set_FAULTMASK_NS(VALUE)(__arm_wsr(\"FAULTMASK_NS\", (VALUE)))\r\n\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n #define __TZ_get_PSPLIM_NS() (0U)\r\n #define __TZ_set_PSPLIM_NS(VALUE) ((void)(VALUE))\r\n #else\r\n #define __TZ_get_PSPLIM_NS() (__arm_rsr(\"PSPLIM_NS\"))\r\n #define __TZ_set_PSPLIM_NS(VALUE) (__arm_wsr(\"PSPLIM_NS\", (VALUE)))\r\n #endif\r\n\r\n #define __TZ_get_MSPLIM_NS() (__arm_rsr(\"MSPLIM_NS\"))\r\n #define __TZ_set_MSPLIM_NS(VALUE) (__arm_wsr(\"MSPLIM_NS\", (VALUE)))\r\n\r\n #define __NOP __iar_builtin_no_operation\r\n\r\n #define __CLZ __iar_builtin_CLZ\r\n #define __CLREX __iar_builtin_CLREX\r\n\r\n #define __DMB __iar_builtin_DMB\r\n #define __DSB __iar_builtin_DSB\r\n #define __ISB __iar_builtin_ISB\r\n\r\n #define __LDREXB __iar_builtin_LDREXB\r\n #define __LDREXH __iar_builtin_LDREXH\r\n #define __LDREXW __iar_builtin_LDREX\r\n\r\n #define __RBIT __iar_builtin_RBIT\r\n #define __REV __iar_builtin_REV\r\n #define __REV16 __iar_builtin_REV16\r\n\r\n __IAR_FT int16_t __REVSH(int16_t val)\r\n {\r\n return (int16_t) __iar_builtin_REVSH(val);\r\n }\r\n\r\n #define __ROR __iar_builtin_ROR\r\n #define __RRX __iar_builtin_RRX\r\n\r\n #define __SEV __iar_builtin_SEV\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __SSAT __iar_builtin_SSAT\r\n #endif\r\n\r\n #define __STREXB __iar_builtin_STREXB\r\n #define __STREXH __iar_builtin_STREXH\r\n #define __STREXW __iar_builtin_STREX\r\n\r\n #if !__IAR_M0_FAMILY\r\n #define __USAT __iar_builtin_USAT\r\n #endif\r\n\r\n #define __WFE __iar_builtin_WFE\r\n #define __WFI __iar_builtin_WFI\r\n\r\n #if __ARM_MEDIA__\r\n #define __SADD8 __iar_builtin_SADD8\r\n #define __QADD8 __iar_builtin_QADD8\r\n #define __SHADD8 __iar_builtin_SHADD8\r\n #define __UADD8 __iar_builtin_UADD8\r\n #define __UQADD8 __iar_builtin_UQADD8\r\n #define __UHADD8 __iar_builtin_UHADD8\r\n #define __SSUB8 __iar_builtin_SSUB8\r\n #define __QSUB8 __iar_builtin_QSUB8\r\n #define __SHSUB8 __iar_builtin_SHSUB8\r\n #define __USUB8 __iar_builtin_USUB8\r\n #define __UQSUB8 __iar_builtin_UQSUB8\r\n #define __UHSUB8 __iar_builtin_UHSUB8\r\n #define __SADD16 __iar_builtin_SADD16\r\n #define __QADD16 __iar_builtin_QADD16\r\n #define __SHADD16 __iar_builtin_SHADD16\r\n #define __UADD16 __iar_builtin_UADD16\r\n #define __UQADD16 __iar_builtin_UQADD16\r\n #define __UHADD16 __iar_builtin_UHADD16\r\n #define __SSUB16 __iar_builtin_SSUB16\r\n #define __QSUB16 __iar_builtin_QSUB16\r\n #define __SHSUB16 __iar_builtin_SHSUB16\r\n #define __USUB16 __iar_builtin_USUB16\r\n #define __UQSUB16 __iar_builtin_UQSUB16\r\n #define __UHSUB16 __iar_builtin_UHSUB16\r\n #define __SASX __iar_builtin_SASX\r\n #define __QASX __iar_builtin_QASX\r\n #define __SHASX __iar_builtin_SHASX\r\n #define __UASX __iar_builtin_UASX\r\n #define __UQASX __iar_builtin_UQASX\r\n #define __UHASX __iar_builtin_UHASX\r\n #define __SSAX __iar_builtin_SSAX\r\n #define __QSAX __iar_builtin_QSAX\r\n #define __SHSAX __iar_builtin_SHSAX\r\n #define __USAX __iar_builtin_USAX\r\n #define __UQSAX __iar_builtin_UQSAX\r\n #define __UHSAX __iar_builtin_UHSAX\r\n #define __USAD8 __iar_builtin_USAD8\r\n #define __USADA8 __iar_builtin_USADA8\r\n #define __SSAT16 __iar_builtin_SSAT16\r\n #define __USAT16 __iar_builtin_USAT16\r\n #define __UXTB16 __iar_builtin_UXTB16\r\n #define __UXTAB16 __iar_builtin_UXTAB16\r\n #define __SXTB16 __iar_builtin_SXTB16\r\n #define __SXTAB16 __iar_builtin_SXTAB16\r\n #define __SMUAD __iar_builtin_SMUAD\r\n #define __SMUADX __iar_builtin_SMUADX\r\n #define __SMMLA __iar_builtin_SMMLA\r\n #define __SMLAD __iar_builtin_SMLAD\r\n #define __SMLADX __iar_builtin_SMLADX\r\n #define __SMLALD __iar_builtin_SMLALD\r\n #define __SMLALDX __iar_builtin_SMLALDX\r\n #define __SMUSD __iar_builtin_SMUSD\r\n #define __SMUSDX __iar_builtin_SMUSDX\r\n #define __SMLSD __iar_builtin_SMLSD\r\n #define __SMLSDX __iar_builtin_SMLSDX\r\n #define __SMLSLD __iar_builtin_SMLSLD\r\n #define __SMLSLDX __iar_builtin_SMLSLDX\r\n #define __SEL __iar_builtin_SEL\r\n #define __QADD __iar_builtin_QADD\r\n #define __QSUB __iar_builtin_QSUB\r\n #define __PKHBT __iar_builtin_PKHBT\r\n #define __PKHTB __iar_builtin_PKHTB\r\n #endif\r\n\r\n#else /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #define __CLZ __cmsis_iar_clz_not_active\r\n #define __SSAT __cmsis_iar_ssat_not_active\r\n #define __USAT __cmsis_iar_usat_not_active\r\n #define __RBIT __cmsis_iar_rbit_not_active\r\n #define __get_APSR __cmsis_iar_get_APSR_not_active\r\n #endif\r\n\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #define __get_FPSCR __cmsis_iar_get_FPSR_not_active\r\n #define __set_FPSCR __cmsis_iar_set_FPSR_not_active\r\n #endif\r\n\r\n #ifdef __INTRINSICS_INCLUDED\r\n #error intrinsics.h is already included previously!\r\n #endif\r\n\r\n #include \r\n\r\n #if __IAR_M0_FAMILY\r\n /* Avoid clash between intrinsics.h and arm_math.h when compiling for Cortex-M0. */\r\n #undef __CLZ\r\n #undef __SSAT\r\n #undef __USAT\r\n #undef __RBIT\r\n #undef __get_APSR\r\n\r\n __STATIC_INLINE uint8_t __CLZ(uint32_t data)\r\n {\r\n if (data == 0U) { return 32U; }\r\n\r\n uint32_t count = 0U;\r\n uint32_t mask = 0x80000000U;\r\n\r\n while ((data & mask) == 0U)\r\n {\r\n count += 1U;\r\n mask = mask >> 1U;\r\n }\r\n return count;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __RBIT(uint32_t v)\r\n {\r\n uint8_t sc = 31U;\r\n uint32_t r = v;\r\n for (v >>= 1U; v; v >>= 1U)\r\n {\r\n r <<= 1U;\r\n r |= v & 1U;\r\n sc--;\r\n }\r\n return (r << sc);\r\n }\r\n\r\n __STATIC_INLINE uint32_t __get_APSR(void)\r\n {\r\n uint32_t res;\r\n __asm(\"MRS %0,APSR\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n #endif\r\n\r\n #if (!((defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)) && \\\r\n (defined (__FPU_USED ) && (__FPU_USED == 1U)) ))\r\n #undef __get_FPSCR\r\n #undef __set_FPSCR\r\n #define __get_FPSCR() (0)\r\n #define __set_FPSCR(VALUE) ((void)VALUE)\r\n #endif\r\n\r\n #pragma diag_suppress=Pe940\r\n #pragma diag_suppress=Pe177\r\n\r\n #define __enable_irq __enable_interrupt\r\n #define __disable_irq __disable_interrupt\r\n #define __NOP __no_operation\r\n\r\n #define __get_xPSR __get_PSR\r\n\r\n #if (!defined(__ARM_ARCH_6M__) || __ARM_ARCH_6M__==0)\r\n\r\n __IAR_FT uint32_t __LDREXW(uint32_t volatile *ptr)\r\n {\r\n return __LDREX((unsigned long *)ptr);\r\n }\r\n\r\n __IAR_FT uint32_t __STREXW(uint32_t value, uint32_t volatile *ptr)\r\n {\r\n return __STREX(value, (unsigned long *)ptr);\r\n }\r\n #endif\r\n\r\n\r\n /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n #if (__CORTEX_M >= 0x03)\r\n\r\n __IAR_FT uint32_t __RRX(uint32_t value)\r\n {\r\n uint32_t result;\r\n __ASM(\"RRX %0, %1\" : \"=r\"(result) : \"r\" (value) : \"cc\");\r\n return(result);\r\n }\r\n\r\n __IAR_FT void __set_BASEPRI_MAX(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_MAX,%0\"::\"r\" (value));\r\n }\r\n\r\n\r\n #define __enable_fault_irq __enable_fiq\r\n #define __disable_fault_irq __disable_fiq\r\n\r\n\r\n #endif /* (__CORTEX_M >= 0x03) */\r\n\r\n __IAR_FT uint32_t __ROR(uint32_t op1, uint32_t op2)\r\n {\r\n return (op1 >> op2) | (op1 << ((sizeof(op1)*8)-op2));\r\n }\r\n\r\n #if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n __IAR_FT uint32_t __get_MSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,MSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_MSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure MSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR MSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __get_PSPLIM(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __set_PSPLIM(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_CONTROL_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,CONTROL_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_CONTROL_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR CONTROL_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_SP_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,SP_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n __IAR_FT void __TZ_set_SP_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR SP_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PRIMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,PRIMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PRIMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR PRIMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_BASEPRI_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,BASEPRI_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_BASEPRI_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR BASEPRI_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_FAULTMASK_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,FAULTMASK_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_FAULTMASK_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR FAULTMASK_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_PSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n res = 0U;\r\n #else\r\n __asm volatile(\"MRS %0,PSPLIM_NS\" : \"=r\" (res));\r\n #endif\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_PSPLIM_NS(uint32_t value)\r\n {\r\n #if (!(defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) && \\\r\n (!defined (__ARM_FEATURE_CMSE ) || (__ARM_FEATURE_CMSE < 3)))\r\n // without main extensions, the non-secure PSPLIM is RAZ/WI\r\n (void)value;\r\n #else\r\n __asm volatile(\"MSR PSPLIM_NS,%0\" :: \"r\" (value));\r\n #endif\r\n }\r\n\r\n __IAR_FT uint32_t __TZ_get_MSPLIM_NS(void)\r\n {\r\n uint32_t res;\r\n __asm volatile(\"MRS %0,MSPLIM_NS\" : \"=r\" (res));\r\n return res;\r\n }\r\n\r\n __IAR_FT void __TZ_set_MSPLIM_NS(uint32_t value)\r\n {\r\n __asm volatile(\"MSR MSPLIM_NS,%0\" :: \"r\" (value));\r\n }\r\n\r\n #endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#endif /* __ICCARM_INTRINSICS_VERSION__ == 2 */\r\n\r\n#define __BKPT(value) __asm volatile (\"BKPT %0\" : : \"i\"(value))\r\n\r\n#if __IAR_M0_FAMILY\r\n __STATIC_INLINE int32_t __SSAT(int32_t val, uint32_t sat)\r\n {\r\n if ((sat >= 1U) && (sat <= 32U))\r\n {\r\n const int32_t max = (int32_t)((1U << (sat - 1U)) - 1U);\r\n const int32_t min = -1 - max ;\r\n if (val > max)\r\n {\r\n return max;\r\n }\r\n else if (val < min)\r\n {\r\n return min;\r\n }\r\n }\r\n return val;\r\n }\r\n\r\n __STATIC_INLINE uint32_t __USAT(int32_t val, uint32_t sat)\r\n {\r\n if (sat <= 31U)\r\n {\r\n const uint32_t max = ((1U << sat) - 1U);\r\n if (val > (int32_t)max)\r\n {\r\n return max;\r\n }\r\n else if (val < 0)\r\n {\r\n return 0U;\r\n }\r\n }\r\n return (uint32_t)val;\r\n }\r\n#endif\r\n\r\n#if (__CORTEX_M >= 0x03) /* __CORTEX_M is defined in core_cm0.h, core_cm3.h and core_cm4.h. */\r\n\r\n __IAR_FT uint8_t __LDRBT(volatile uint8_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRBT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDRHT(volatile uint16_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRHT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDRT(volatile uint32_t *addr)\r\n {\r\n uint32_t res;\r\n __ASM(\"LDRT %0, [%1]\" : \"=r\" (res) : \"r\" (addr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STRBT(uint8_t value, volatile uint8_t *addr)\r\n {\r\n __ASM(\"STRBT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRHT(uint16_t value, volatile uint16_t *addr)\r\n {\r\n __ASM(\"STRHT %1, [%0]\" : : \"r\" (addr), \"r\" ((uint32_t)value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STRT(uint32_t value, volatile uint32_t *addr)\r\n {\r\n __ASM(\"STRT %1, [%0]\" : : \"r\" (addr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n#endif /* (__CORTEX_M >= 0x03) */\r\n\r\n#if ((defined (__ARM_ARCH_8M_MAIN__ ) && (__ARM_ARCH_8M_MAIN__ == 1)) || \\\r\n (defined (__ARM_ARCH_8M_BASE__ ) && (__ARM_ARCH_8M_BASE__ == 1)) )\r\n\r\n\r\n __IAR_FT uint8_t __LDAB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDA(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDA %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT void __STLB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n __ASM volatile (\"STLB %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STLH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n __ASM volatile (\"STLH %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT void __STL(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n __ASM volatile (\"STL %1, [%0]\" :: \"r\" (ptr), \"r\" (value) : \"memory\");\r\n }\r\n\r\n __IAR_FT uint8_t __LDAEXB(volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXB %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint8_t)res);\r\n }\r\n\r\n __IAR_FT uint16_t __LDAEXH(volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEXH %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return ((uint16_t)res);\r\n }\r\n\r\n __IAR_FT uint32_t __LDAEX(volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"LDAEX %0, [%1]\" : \"=r\" (res) : \"r\" (ptr) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXB(uint8_t value, volatile uint8_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXB %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEXH(uint16_t value, volatile uint16_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEXH %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n __IAR_FT uint32_t __STLEX(uint32_t value, volatile uint32_t *ptr)\r\n {\r\n uint32_t res;\r\n __ASM volatile (\"STLEX %0, %2, [%1]\" : \"=r\" (res) : \"r\" (ptr), \"r\" (value) : \"memory\");\r\n return res;\r\n }\r\n\r\n#endif /* __ARM_ARCH_8M_MAIN__ or __ARM_ARCH_8M_BASE__ */\r\n\r\n#undef __IAR_FT\r\n#undef __IAR_M0_FAMILY\r\n#undef __ICCARM_V8\r\n\r\n#pragma diag_default=Pe940\r\n#pragma diag_default=Pe177\r\n\r\n#endif /* __CMSIS_ICCARM_H__ */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/cmsis_version.h", "content": "/**************************************************************************//**\r\n * @file cmsis_version.h\r\n * @brief CMSIS Core(M) Version definitions\r\n * @version V5.0.3\r\n * @date 24. June 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 ARM Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CMSIS_VERSION_H\r\n#define __CMSIS_VERSION_H\r\n\r\n/* CMSIS Version definitions */\r\n#define __CM_CMSIS_VERSION_MAIN ( 5U) /*!< [31:16] CMSIS Core(M) main version */\r\n#define __CM_CMSIS_VERSION_SUB ( 3U) /*!< [15:0] CMSIS Core(M) sub version */\r\n#define __CM_CMSIS_VERSION ((__CM_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM_CMSIS_VERSION_SUB ) /*!< CMSIS Core(M) version number */\r\n#endif\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_armv81mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv81mml.h\r\n * @brief CMSIS Armv8.1-M Mainline Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 15. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV81MML_H_GENERIC\r\n#define __CORE_ARMV81MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMV81MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n#define __ARM_ARCH_8M_MAIN__ 1 // patching for now\r\n/* CMSIS ARMV81MML definitions */\r\n#define __ARMv81MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv81MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv81MML_CMSIS_VERSION ((__ARMv81MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv81MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n \r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U \r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n \r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV81MML_H_DEPENDANT\r\n#define __CORE_ARMV81MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv81MML_REV\r\n #define __ARMv81MML_REV 0x0000U\r\n #warning \"__ARMv81MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv81MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[29U];\r\n __OM uint32_t IWR; /*!< Offset: 0xEF8 ( /W) ITM Integration Write Register */\r\n __IM uint32_t IRR; /*!< Offset: 0xEFC (R/ ) ITM Integration Read Register */\r\n __IOM uint32_t IMCR; /*!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register */\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Integration Write Register Definitions */\r\n#define ITM_IWR_ATVALIDM_Pos 0U /*!< ITM IWR: ATVALIDM Position */\r\n#define ITM_IWR_ATVALIDM_Msk (1UL /*<< ITM_IWR_ATVALIDM_Pos*/) /*!< ITM IWR: ATVALIDM Mask */\r\n\r\n/* ITM Integration Read Register Definitions */\r\n#define ITM_IRR_ATREADYM_Pos 0U /*!< ITM IRR: ATREADYM Position */\r\n#define ITM_IRR_ATREADYM_Msk (1UL /*<< ITM_IRR_ATREADYM_Pos*/) /*!< ITM IRR: ATREADYM Mask */\r\n\r\n/* ITM Integration Mode Control Register Definitions */\r\n#define ITM_IMCR_INTEGRATION_Pos 0U /*!< ITM IMCR: INTEGRATION Position */\r\n#define ITM_IMCR_INTEGRATION_Msk (1UL /*<< ITM_IMCR_INTEGRATION_Pos*/) /*!< ITM IMCR: INTEGRATION Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY_Pos 0U /*!< TPI ITATBCTR2: ATREADY Position */\r\n#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY_Pos*/) /*!< TPI ITATBCTR2: ATREADY Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY_Pos 0U /*!< TPI ITATBCTR0: ATREADY Position */\r\n#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY_Pos*/) /*!< TPI ITATBCTR0: ATREADY Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x1UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_MajorType_Pos 4U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n#define TPI_DEVTYPE_SubType_Pos 0U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_PXN_Pos 4U /*!< MPU RLAR: PXN Position */\r\n#define MPU_RLAR_PXN_Msk (0x1UL << MPU_RLAR_PXN_Pos) /*!< MPU RLAR: PXN Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << 8U) ); /* Insert write key and priorty group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV81MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_armv8mbl.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mbl.h\r\n * @brief CMSIS Armv8-M Baseline Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MBL_H_GENERIC\r\n#define __CORE_ARMV8MBL_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MBL\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __ARMv8MBL_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MBL_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MBL_CMSIS_VERSION ((__ARMv8MBL_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MBL_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M ( 2U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MBL_H_DEPENDANT\r\n#define __CORE_ARMV8MBL_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MBL_REV\r\n #define __ARMv8MBL_REV 0x0000U\r\n #warning \"__ARMv8MBL_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MBL */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MBL_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_armv8mml.h", "content": "/**************************************************************************//**\r\n * @file core_armv8mml.h\r\n * @brief CMSIS Armv8-M Mainline Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. September 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_ARMV8MML_H_GENERIC\r\n#define __CORE_ARMV8MML_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_ARMv8MML\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS Armv8MML definitions */\r\n#define __ARMv8MML_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __ARMv8MML_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __ARMv8MML_CMSIS_VERSION ((__ARMv8MML_CMSIS_VERSION_MAIN << 16U) | \\\r\n __ARMv8MML_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (81U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined(__ARM_FEATURE_DSP)\r\n #if defined(__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_ARMV8MML_H_DEPENDANT\r\n#define __CORE_ARMV8MML_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __ARMv8MML_REV\r\n #define __ARMv8MML_REV 0x0000U\r\n #warning \"__ARMv8MML_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group ARMv8MML */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Sizes Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Sizes Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[809U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) Software Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) Software Lock Status Register */\r\n uint32_t RESERVED4[4U];\r\n __IM uint32_t TYPE; /*!< Offset: 0xFC8 (R/ ) Device Identifier Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_SWOSCALER_Pos 0U /*!< TPI ACPR: SWOSCALER Position */\r\n#define TPI_ACPR_SWOSCALER_Msk (0xFFFFUL /*<< TPI_ACPR_SWOSCALER_Pos*/) /*!< TPI ACPR: SWOSCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI Periodic Synchronization Control Register Definitions */\r\n#define TPI_PSCR_PSCount_Pos 0U /*!< TPI PSCR: PSCount Position */\r\n#define TPI_PSCR_PSCount_Msk (0x1FUL /*<< TPI_PSCR_PSCount_Pos*/) /*!< TPI PSCR: TPSCount Mask */\r\n\r\n/* TPI Software Lock Status Register Definitions */\r\n#define TPI_LSR_nTT_Pos 1U /*!< TPI LSR: Not thirty-two bit. Position */\r\n#define TPI_LSR_nTT_Msk (0x1UL << TPI_LSR_nTT_Pos) /*!< TPI LSR: Not thirty-two bit. Mask */\r\n\r\n#define TPI_LSR_SLK_Pos 1U /*!< TPI LSR: Software Lock status Position */\r\n#define TPI_LSR_SLK_Msk (0x1UL << TPI_LSR_SLK_Pos) /*!< TPI LSR: Software Lock status Mask */\r\n\r\n#define TPI_LSR_SLI_Pos 0U /*!< TPI LSR: Software Lock implemented Position */\r\n#define TPI_LSR_SLI_Msk (0x1UL /*<< TPI_LSR_SLI_Pos*/) /*!< TPI LSR: Software Lock implemented Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFO depth Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFO depth Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */\r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_ARMV8MML_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm0.h", "content": "/**************************************************************************//**\r\n * @file core_cm0.h\r\n * @brief CMSIS Cortex-M0 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0_H_GENERIC\r\n#define __CORE_CM0_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M0\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0 definitions */\r\n#define __CM0_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0_CMSIS_VERSION ((__CM0_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0_H_DEPENDANT\r\n#define __CORE_CM0_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0_REV\r\n #define __CM0_REV 0x0000U\r\n #warning \"__CM0_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M0 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = 0x0U;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = 0x0U;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm0plus.h", "content": "/**************************************************************************//**\r\n * @file core_cm0plus.h\r\n * @brief CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r\n * @version V5.0.7\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM0PLUS_H_GENERIC\r\n#define __CORE_CM0PLUS_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex-M0+\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM0+ definitions */\r\n#define __CM0PLUS_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM0PLUS_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM0PLUS_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (0U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM0PLUS_H_DEPENDANT\r\n#define __CORE_CM0PLUS_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM0PLUS_REV\r\n #define __CM0PLUS_REV 0x0000U\r\n #warning \"__CM0PLUS_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex-M0+ */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 8U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M0+ header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M0+ */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M0+ does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t vectors = SCB->VTOR;\r\n#else\r\n uint32_t vectors = 0x0U;\r\n#endif\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM0PLUS_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm1.h", "content": "/**************************************************************************//**\r\n * @file core_cm1.h\r\n * @brief CMSIS Cortex-M1 Core Peripheral Access Layer Header File\r\n * @version V1.0.1\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM1_H_GENERIC\r\n#define __CORE_CM1_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M1\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n \r\n/* CMSIS CM1 definitions */\r\n#define __CM1_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM1_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM1_CMSIS_VERSION ((__CM1_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM1_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (1U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM1_H_DEPENDANT\r\n#define __CORE_CM1_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM1_REV\r\n #define __CM1_REV 0x0100U\r\n #warning \"__CM1_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M1 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n uint32_t RESERVED0;\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Pos 4U /*!< ACTLR: Instruction TCM Upper Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMUAEN_Msk (1UL << SCnSCB_ACTLR_ITCMUAEN_Pos) /*!< ACTLR: Instruction TCM Upper Alias Enable Mask */\r\n\r\n#define SCnSCB_ACTLR_ITCMLAEN_Pos 3U /*!< ACTLR: Instruction TCM Lower Alias Enable Position */\r\n#define SCnSCB_ACTLR_ITCMLAEN_Msk (1UL << SCnSCB_ACTLR_ITCMLAEN_Pos) /*!< ACTLR: Instruction TCM Lower Alias Enable Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Cortex-M1 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the Cortex-M1 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for Cortex-M1 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n Address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M1 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM1_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm23.h", "content": "/**************************************************************************//**\r\n * @file core_cm23.h\r\n * @brief CMSIS Cortex-M23 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM23_H_GENERIC\r\n#define __CORE_CM23_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M23\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS definitions */\r\n#define __CM23_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM23_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM23_CMSIS_VERSION ((__CM23_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM23_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (23U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM23_H_DEPENDANT\r\n#define __CORE_CM23_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM23_REV\r\n #define __CM23_REV 0x0000U\r\n #warning \"__CM23_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __VTOR_PRESENT\r\n #define __VTOR_PRESENT 0U\r\n #warning \"__VTOR_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ETM_PRESENT\r\n #define __ETM_PRESENT 0U\r\n #warning \"__ETM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MTB_PRESENT\r\n #define __MTB_PRESENT 0U\r\n #warning \"__MTB_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M23 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint32_t IPR[124U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n#else\r\n uint32_t RESERVED0;\r\n#endif\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED1;\r\n __IOM uint32_t SHPR[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n uint32_t RESERVED0[6U];\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x3UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n uint32_t RESERVED0[7U];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 1U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: EN Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: EN Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#endif\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register */\r\n#define CoreDebug_DEMCR_DWTENA_Pos 24U /*!< CoreDebug DEMCR: DWTENA Position */\r\n#define CoreDebug_DEMCR_DWTENA_Msk (1UL << CoreDebug_DEMCR_DWTENA_Pos) /*!< CoreDebug DEMCR: DWTENA Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for Cortex-M23 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for Cortex-M23 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\t\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n#define __NVIC_SetPriorityGrouping(X) (void)(X)\r\n#define __NVIC_GetPriorityGrouping() (0U)\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n If VTOR is not present address 0 must be mapped to SRAM.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n#if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n#else\r\n uint32_t *vectors = (uint32_t *)0x0U;\r\n#endif\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[_IP_IDX(IRQn)] = ((uint32_t)(NVIC_NS->IPR[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[_SHP_IDX(IRQn)] = ((uint32_t)(SCB_NS->SHPR[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IPR[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB_NS->SHPR[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM23_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm3.h", "content": "/**************************************************************************//**\r\n * @file core_cm3.h\r\n * @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM3_H_GENERIC\r\n#define __CORE_CM3_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M3\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM3 definitions */\r\n#define __CM3_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM3_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM3_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (3U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM3_H_DEPENDANT\r\n#define __CORE_CM3_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM3_REV\r\n #define __CM3_REV 0x0200U\r\n #warning \"__CM3_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M3 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV < 0x0201U) /* core r2p1 */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#else\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n#endif\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n#else\r\n uint32_t RESERVED1[1U];\r\n#endif\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#if defined (__CM3_REV) && (__CM3_REV >= 0x200U)\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n#endif\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM3_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm33.h", "content": "/**************************************************************************//**\r\n * @file core_cm33.h\r\n * @brief CMSIS Cortex-M33 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM33_H_GENERIC\r\n#define __CORE_CM33_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M33\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM33 definitions */\r\n#define __CM33_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM33_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM33_CMSIS_VERSION ((__CM33_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM33_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (33U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM33_H_DEPENDANT\r\n#define __CORE_CM33_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM33_REV\r\n #define __CM33_REV 0x0000U\r\n #warning \"__CM33_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M33 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM33_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm35p.h", "content": "/**************************************************************************//**\r\n * @file core_cm35p.h\r\n * @brief CMSIS Cortex-M35P Core Peripheral Access Layer Header File\r\n * @version V1.0.0\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM35P_H_GENERIC\r\n#define __CORE_CM35P_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M35P\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM35P definitions */\r\n#define __CM35P_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM35P_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM35P_CMSIS_VERSION ((__CM35P_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM35P_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (35U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined (__TARGET_FPU_VFP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined (__ARM_FP)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined (__ARMVFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_DSP) && (__ARM_FEATURE_DSP == 1U)\r\n #if defined (__DSP_PRESENT) && (__DSP_PRESENT == 1U)\r\n #define __DSP_USED 1U\r\n #else\r\n #error \"Compiler generates DSP (SIMD) instructions for a devices without DSP extensions (check __DSP_PRESENT)\"\r\n #define __DSP_USED 0U\r\n #endif\r\n #else\r\n #define __DSP_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined (__TI_VFP_SUPPORT__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined (__FPU_VFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM35P_H_DEPENDANT\r\n#define __CORE_CM35P_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM35P_REV\r\n #define __CM35P_REV 0x0000U\r\n #warning \"__CM35P_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __SAUREGION_PRESENT\r\n #define __SAUREGION_PRESENT 0U\r\n #warning \"__SAUREGION_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DSP_PRESENT\r\n #define __DSP_PRESENT 0U\r\n #warning \"__DSP_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M35P */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core SAU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:7; /*!< bit: 9..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t IT:2; /*!< bit: 25..26 saved IT state (read 0) */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_IT_Pos 25U /*!< xPSR: IT Position */\r\n#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /*!< xPSR: IT Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack-pointer select */\r\n uint32_t FPCA:1; /*!< bit: 2 Floating-point context active */\r\n uint32_t SFPA:1; /*!< bit: 3 Secure floating-point active */\r\n uint32_t _reserved1:28; /*!< bit: 4..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SFPA_Pos 3U /*!< CONTROL: SFPA Position */\r\n#define CONTROL_SFPA_Msk (1UL << CONTROL_SFPA_Pos) /*!< CONTROL: SFPA Mask */\r\n\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[16U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[16U];\r\n __IOM uint32_t ICER[16U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[16U];\r\n __IOM uint32_t ISPR[16U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[16U];\r\n __IOM uint32_t ICPR[16U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[16U];\r\n __IOM uint32_t IABR[16U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[16U];\r\n __IOM uint32_t ITNS[16U]; /*!< Offset: 0x280 (R/W) Interrupt Non-Secure State Register */\r\n uint32_t RESERVED5[16U];\r\n __IOM uint8_t IPR[496U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED6[580U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[6U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n __IOM uint32_t NSACR; /*!< Offset: 0x08C (R/W) Non-Secure Access Control Register */\r\n uint32_t RESERVED3[92U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_PENDNMISET_Pos 31U /*!< SCB ICSR: PENDNMISET Position */\r\n#define SCB_ICSR_PENDNMISET_Msk (1UL << SCB_ICSR_PENDNMISET_Pos) /*!< SCB ICSR: PENDNMISET Mask */\r\n\r\n#define SCB_ICSR_NMIPENDSET_Pos SCB_ICSR_PENDNMISET_Pos /*!< SCB ICSR: NMIPENDSET Position, backward compatibility */\r\n#define SCB_ICSR_NMIPENDSET_Msk SCB_ICSR_PENDNMISET_Msk /*!< SCB ICSR: NMIPENDSET Mask, backward compatibility */\r\n\r\n#define SCB_ICSR_PENDNMICLR_Pos 30U /*!< SCB ICSR: PENDNMICLR Position */\r\n#define SCB_ICSR_PENDNMICLR_Msk (1UL << SCB_ICSR_PENDNMICLR_Pos) /*!< SCB ICSR: PENDNMICLR Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_STTNS_Pos 24U /*!< SCB ICSR: STTNS Position (Security Extension) */\r\n#define SCB_ICSR_STTNS_Msk (1UL << SCB_ICSR_STTNS_Pos) /*!< SCB ICSR: STTNS Mask (Security Extension) */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIS_Pos 14U /*!< SCB AIRCR: PRIS Position */\r\n#define SCB_AIRCR_PRIS_Msk (1UL << SCB_AIRCR_PRIS_Pos) /*!< SCB AIRCR: PRIS Mask */\r\n\r\n#define SCB_AIRCR_BFHFNMINS_Pos 13U /*!< SCB AIRCR: BFHFNMINS Position */\r\n#define SCB_AIRCR_BFHFNMINS_Msk (1UL << SCB_AIRCR_BFHFNMINS_Pos) /*!< SCB AIRCR: BFHFNMINS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQS_Pos 3U /*!< SCB AIRCR: SYSRESETREQS Position */\r\n#define SCB_AIRCR_SYSRESETREQS_Msk (1UL << SCB_AIRCR_SYSRESETREQS_Pos) /*!< SCB AIRCR: SYSRESETREQS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEPS_Pos 3U /*!< SCB SCR: SLEEPDEEPS Position */\r\n#define SCB_SCR_SLEEPDEEPS_Msk (1UL << SCB_SCR_SLEEPDEEPS_Pos) /*!< SCB SCR: SLEEPDEEPS Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: BP Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: BP Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: IC Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: IC Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: DC Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: DC Mask */\r\n\r\n#define SCB_CCR_STKOFHFNMIGN_Pos 10U /*!< SCB CCR: STKOFHFNMIGN Position */\r\n#define SCB_CCR_STKOFHFNMIGN_Msk (1UL << SCB_CCR_STKOFHFNMIGN_Pos) /*!< SCB CCR: STKOFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Pos 21U /*!< SCB SHCSR: HARDFAULTPENDED Position */\r\n#define SCB_SHCSR_HARDFAULTPENDED_Msk (1UL << SCB_SHCSR_HARDFAULTPENDED_Pos) /*!< SCB SHCSR: HARDFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Pos 20U /*!< SCB SHCSR: SECUREFAULTPENDED Position */\r\n#define SCB_SHCSR_SECUREFAULTPENDED_Msk (1UL << SCB_SHCSR_SECUREFAULTPENDED_Pos) /*!< SCB SHCSR: SECUREFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTENA_Pos 19U /*!< SCB SHCSR: SECUREFAULTENA Position */\r\n#define SCB_SHCSR_SECUREFAULTENA_Msk (1UL << SCB_SHCSR_SECUREFAULTENA_Pos) /*!< SCB SHCSR: SECUREFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_NMIACT_Pos 5U /*!< SCB SHCSR: NMIACT Position */\r\n#define SCB_SHCSR_NMIACT_Msk (1UL << SCB_SHCSR_NMIACT_Pos) /*!< SCB SHCSR: NMIACT Mask */\r\n\r\n#define SCB_SHCSR_SECUREFAULTACT_Pos 4U /*!< SCB SHCSR: SECUREFAULTACT Position */\r\n#define SCB_SHCSR_SECUREFAULTACT_Msk (1UL << SCB_SHCSR_SECUREFAULTACT_Pos) /*!< SCB SHCSR: SECUREFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_HARDFAULTACT_Pos 2U /*!< SCB SHCSR: HARDFAULTACT Position */\r\n#define SCB_SHCSR_HARDFAULTACT_Msk (1UL << SCB_SHCSR_HARDFAULTACT_Pos) /*!< SCB SHCSR: HARDFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_STKOF_Pos (SCB_CFSR_USGFAULTSR_Pos + 4U) /*!< SCB CFSR (UFSR): STKOF Position */\r\n#define SCB_CFSR_STKOF_Msk (1UL << SCB_CFSR_STKOF_Pos) /*!< SCB CFSR (UFSR): STKOF Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Non-Secure Access Control Register Definitions */\r\n#define SCB_NSACR_CP11_Pos 11U /*!< SCB NSACR: CP11 Position */\r\n#define SCB_NSACR_CP11_Msk (1UL << SCB_NSACR_CP11_Pos) /*!< SCB NSACR: CP11 Mask */\r\n\r\n#define SCB_NSACR_CP10_Pos 10U /*!< SCB NSACR: CP10 Position */\r\n#define SCB_NSACR_CP10_Msk (1UL << SCB_NSACR_CP10_Pos) /*!< SCB NSACR: CP10 Mask */\r\n\r\n#define SCB_NSACR_CPn_Pos 0U /*!< SCB NSACR: CPn Position */\r\n#define SCB_NSACR_CPn_Msk (1UL /*<< SCB_NSACR_CPn_Pos*/) /*!< SCB NSACR: CPn Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n __IOM uint32_t CPPWR; /*!< Offset: 0x00C (R/W) Coprocessor Power Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) ITM Device Architecture Register */\r\n uint32_t RESERVED6[4U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Stimulus Port Register Definitions */\r\n#define ITM_STIM_DISABLED_Pos 1U /*!< ITM STIM: DISABLED Position */\r\n#define ITM_STIM_DISABLED_Msk (0x1UL << ITM_STIM_DISABLED_Pos) /*!< ITM STIM: DISABLED Mask */\r\n\r\n#define ITM_STIM_FIFOREADY_Pos 0U /*!< ITM STIM: FIFOREADY Position */\r\n#define ITM_STIM_FIFOREADY_Msk (0x1UL /*<< ITM_STIM_FIFOREADY_Pos*/) /*!< ITM STIM: FIFOREADY Mask */\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TRACEBUSID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TRACEBUSID_Msk (0x7FUL << ITM_TCR_TRACEBUSID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPRESCALE_Pos 8U /*!< ITM TCR: TSPRESCALE Position */\r\n#define ITM_TCR_TSPRESCALE_Msk (3UL << ITM_TCR_TSPRESCALE_Pos) /*!< ITM TCR: TSPRESCALE Mask */\r\n\r\n#define ITM_TCR_STALLENA_Pos 5U /*!< ITM TCR: STALLENA Position */\r\n#define ITM_TCR_STALLENA_Msk (1UL << ITM_TCR_STALLENA_Pos) /*!< ITM TCR: STALLENA Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n uint32_t RESERVED3[1U];\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED6[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n uint32_t RESERVED7[1U];\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t COMP4; /*!< Offset: 0x060 (R/W) Comparator Register 4 */\r\n uint32_t RESERVED9[1U];\r\n __IOM uint32_t FUNCTION4; /*!< Offset: 0x068 (R/W) Function Register 4 */\r\n uint32_t RESERVED10[1U];\r\n __IOM uint32_t COMP5; /*!< Offset: 0x070 (R/W) Comparator Register 5 */\r\n uint32_t RESERVED11[1U];\r\n __IOM uint32_t FUNCTION5; /*!< Offset: 0x078 (R/W) Function Register 5 */\r\n uint32_t RESERVED12[1U];\r\n __IOM uint32_t COMP6; /*!< Offset: 0x080 (R/W) Comparator Register 6 */\r\n uint32_t RESERVED13[1U];\r\n __IOM uint32_t FUNCTION6; /*!< Offset: 0x088 (R/W) Function Register 6 */\r\n uint32_t RESERVED14[1U];\r\n __IOM uint32_t COMP7; /*!< Offset: 0x090 (R/W) Comparator Register 7 */\r\n uint32_t RESERVED15[1U];\r\n __IOM uint32_t FUNCTION7; /*!< Offset: 0x098 (R/W) Function Register 7 */\r\n uint32_t RESERVED16[1U];\r\n __IOM uint32_t COMP8; /*!< Offset: 0x0A0 (R/W) Comparator Register 8 */\r\n uint32_t RESERVED17[1U];\r\n __IOM uint32_t FUNCTION8; /*!< Offset: 0x0A8 (R/W) Function Register 8 */\r\n uint32_t RESERVED18[1U];\r\n __IOM uint32_t COMP9; /*!< Offset: 0x0B0 (R/W) Comparator Register 9 */\r\n uint32_t RESERVED19[1U];\r\n __IOM uint32_t FUNCTION9; /*!< Offset: 0x0B8 (R/W) Function Register 9 */\r\n uint32_t RESERVED20[1U];\r\n __IOM uint32_t COMP10; /*!< Offset: 0x0C0 (R/W) Comparator Register 10 */\r\n uint32_t RESERVED21[1U];\r\n __IOM uint32_t FUNCTION10; /*!< Offset: 0x0C8 (R/W) Function Register 10 */\r\n uint32_t RESERVED22[1U];\r\n __IOM uint32_t COMP11; /*!< Offset: 0x0D0 (R/W) Comparator Register 11 */\r\n uint32_t RESERVED23[1U];\r\n __IOM uint32_t FUNCTION11; /*!< Offset: 0x0D8 (R/W) Function Register 11 */\r\n uint32_t RESERVED24[1U];\r\n __IOM uint32_t COMP12; /*!< Offset: 0x0E0 (R/W) Comparator Register 12 */\r\n uint32_t RESERVED25[1U];\r\n __IOM uint32_t FUNCTION12; /*!< Offset: 0x0E8 (R/W) Function Register 12 */\r\n uint32_t RESERVED26[1U];\r\n __IOM uint32_t COMP13; /*!< Offset: 0x0F0 (R/W) Comparator Register 13 */\r\n uint32_t RESERVED27[1U];\r\n __IOM uint32_t FUNCTION13; /*!< Offset: 0x0F8 (R/W) Function Register 13 */\r\n uint32_t RESERVED28[1U];\r\n __IOM uint32_t COMP14; /*!< Offset: 0x100 (R/W) Comparator Register 14 */\r\n uint32_t RESERVED29[1U];\r\n __IOM uint32_t FUNCTION14; /*!< Offset: 0x108 (R/W) Function Register 14 */\r\n uint32_t RESERVED30[1U];\r\n __IOM uint32_t COMP15; /*!< Offset: 0x110 (R/W) Comparator Register 15 */\r\n uint32_t RESERVED31[1U];\r\n __IOM uint32_t FUNCTION15; /*!< Offset: 0x118 (R/W) Function Register 15 */\r\n uint32_t RESERVED32[934U];\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n uint32_t RESERVED33[1U];\r\n __IM uint32_t DEVARCH; /*!< Offset: 0xFBC (R/ ) Device Architecture Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCDISS_Pos 23U /*!< DWT CTRL: CYCDISS Position */\r\n#define DWT_CTRL_CYCDISS_Msk (0x1UL << DWT_CTRL_CYCDISS_Pos) /*!< DWT CTRL: CYCDISS Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_ID_Pos 27U /*!< DWT FUNCTION: ID Position */\r\n#define DWT_FUNCTION_ID_Msk (0x1FUL << DWT_FUNCTION_ID_Pos) /*!< DWT FUNCTION: ID Mask */\r\n\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_ACTION_Pos 4U /*!< DWT FUNCTION: ACTION Position */\r\n#define DWT_FUNCTION_ACTION_Msk (0x1UL << DWT_FUNCTION_ACTION_Pos) /*!< DWT FUNCTION: ACTION Mask */\r\n\r\n#define DWT_FUNCTION_MATCH_Pos 0U /*!< DWT FUNCTION: MATCH Position */\r\n#define DWT_FUNCTION_MATCH_Msk (0xFUL /*<< DWT_FUNCTION_MATCH_Pos*/) /*!< DWT FUNCTION: MATCH Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IOM uint32_t PSCR; /*!< Offset: 0x308 (R/W) Periodic Synchronization Control Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t ITFTTD0; /*!< Offset: 0xEEC (R/ ) Integration Test FIFO Test Data 0 Register */\r\n __IOM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/W) Integration Test ATB Control Register 2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) Integration Test ATB Control Register 0 */\r\n __IM uint32_t ITFTTD1; /*!< Offset: 0xEFC (R/ ) Integration Test FIFO Test Data 1 Register */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) Device Configuration Register */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) Device Type Identifier Register */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_FOnMan_Pos 6U /*!< TPI FFCR: FOnMan Position */\r\n#define TPI_FFCR_FOnMan_Msk (0x1UL << TPI_FFCR_FOnMan_Pos) /*!< TPI FFCR: FOnMan Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 0 Register Definitions */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD0: ATB Interface 2 ATVALIDPosition */\r\n#define TPI_ITFTTD0_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD0: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD0_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD0: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD0: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD0_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD0_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD0: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Pos 16U /*!< TPI ITFTTD0: ATB Interface 1 data2 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data2_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data2 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Pos 8U /*!< TPI ITFTTD0: ATB Interface 1 data1 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data1_Msk (0xFFUL << TPI_ITFTTD0_ATB_IF1_data1_Pos) /*!< TPI ITFTTD0: ATB Interface 1 data1 Mask */\r\n\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Pos 0U /*!< TPI ITFTTD0: ATB Interface 1 data0 Position */\r\n#define TPI_ITFTTD0_ATB_IF1_data0_Msk (0xFFUL /*<< TPI_ITFTTD0_ATB_IF1_data0_Pos*/) /*!< TPI ITFTTD0: ATB Interface 1 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 2 Register Definitions */\r\n#define TPI_ITATBCTR2_AFVALID2S_Pos 1U /*!< TPI ITATBCTR2: AFVALID2S Position */\r\n#define TPI_ITATBCTR2_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID2S_Pos) /*!< TPI ITATBCTR2: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR2_AFVALID1S_Pos 1U /*!< TPI ITATBCTR2: AFVALID1S Position */\r\n#define TPI_ITATBCTR2_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR2_AFVALID1S_Pos) /*!< TPI ITATBCTR2: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY2S_Pos 0U /*!< TPI ITATBCTR2: ATREADY2S Position */\r\n#define TPI_ITATBCTR2_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2S_Pos*/) /*!< TPI ITATBCTR2: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1S_Pos 0U /*!< TPI ITATBCTR2: ATREADY1S Position */\r\n#define TPI_ITATBCTR2_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1S_Pos*/) /*!< TPI ITATBCTR2: ATREADY1S Mask */\r\n\r\n/* TPI Integration Test FIFO Test Data 1 Register Definitions */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Pos 29U /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF2_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 2 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Pos 27U /*!< TPI ITFTTD1: ATB Interface 2 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF2_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF2_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 2 byte count Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Pos 26U /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Position */\r\n#define TPI_ITFTTD1_ATB_IF1_ATVALID_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_ATVALID_Pos) /*!< TPI ITFTTD1: ATB Interface 1 ATVALID Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Pos 24U /*!< TPI ITFTTD1: ATB Interface 1 byte count Position */\r\n#define TPI_ITFTTD1_ATB_IF1_bytecount_Msk (0x3UL << TPI_ITFTTD1_ATB_IF1_bytecount_Pos) /*!< TPI ITFTTD1: ATB Interface 1 byte countt Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Pos 16U /*!< TPI ITFTTD1: ATB Interface 2 data2 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data2_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data2 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Pos 8U /*!< TPI ITFTTD1: ATB Interface 2 data1 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data1_Msk (0xFFUL << TPI_ITFTTD1_ATB_IF2_data1_Pos) /*!< TPI ITFTTD1: ATB Interface 2 data1 Mask */\r\n\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Pos 0U /*!< TPI ITFTTD1: ATB Interface 2 data0 Position */\r\n#define TPI_ITFTTD1_ATB_IF2_data0_Msk (0xFFUL /*<< TPI_ITFTTD1_ATB_IF2_data0_Pos*/) /*!< TPI ITFTTD1: ATB Interface 2 data0 Mask */\r\n\r\n/* TPI Integration Test ATB Control Register 0 Definitions */\r\n#define TPI_ITATBCTR0_AFVALID2S_Pos 1U /*!< TPI ITATBCTR0: AFVALID2S Position */\r\n#define TPI_ITATBCTR0_AFVALID2S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID2S_Pos) /*!< TPI ITATBCTR0: AFVALID2SS Mask */\r\n\r\n#define TPI_ITATBCTR0_AFVALID1S_Pos 1U /*!< TPI ITATBCTR0: AFVALID1S Position */\r\n#define TPI_ITATBCTR0_AFVALID1S_Msk (0x1UL << TPI_ITATBCTR0_AFVALID1S_Pos) /*!< TPI ITATBCTR0: AFVALID1SS Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY2S_Pos 0U /*!< TPI ITATBCTR0: ATREADY2S Position */\r\n#define TPI_ITATBCTR0_ATREADY2S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2S_Pos*/) /*!< TPI ITATBCTR0: ATREADY2S Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1S_Pos 0U /*!< TPI ITATBCTR0: ATREADY1S Position */\r\n#define TPI_ITATBCTR0_ATREADY1S_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1S_Pos*/) /*!< TPI ITATBCTR0: ATREADY1S Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_FIFOSZ_Pos 6U /*!< TPI DEVID: FIFOSZ Position */\r\n#define TPI_DEVID_FIFOSZ_Msk (0x7UL << TPI_DEVID_FIFOSZ_Pos) /*!< TPI DEVID: FIFOSZ Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x3FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) MPU Region Limit Address Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Region Base Address Register Alias 1 */\r\n __IOM uint32_t RLAR_A1; /*!< Offset: 0x018 (R/W) MPU Region Limit Address Register Alias 1 */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Region Base Address Register Alias 2 */\r\n __IOM uint32_t RLAR_A2; /*!< Offset: 0x020 (R/W) MPU Region Limit Address Register Alias 2 */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Region Base Address Register Alias 3 */\r\n __IOM uint32_t RLAR_A3; /*!< Offset: 0x028 (R/W) MPU Region Limit Address Register Alias 3 */\r\n uint32_t RESERVED0[1];\r\n union {\r\n __IOM uint32_t MAIR[2];\r\n struct {\r\n __IOM uint32_t MAIR0; /*!< Offset: 0x030 (R/W) MPU Memory Attribute Indirection Register 0 */\r\n __IOM uint32_t MAIR1; /*!< Offset: 0x034 (R/W) MPU Memory Attribute Indirection Register 1 */\r\n };\r\n };\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_BASE_Pos 5U /*!< MPU RBAR: BASE Position */\r\n#define MPU_RBAR_BASE_Msk (0x7FFFFFFUL << MPU_RBAR_BASE_Pos) /*!< MPU RBAR: BASE Mask */\r\n\r\n#define MPU_RBAR_SH_Pos 3U /*!< MPU RBAR: SH Position */\r\n#define MPU_RBAR_SH_Msk (0x3UL << MPU_RBAR_SH_Pos) /*!< MPU RBAR: SH Mask */\r\n\r\n#define MPU_RBAR_AP_Pos 1U /*!< MPU RBAR: AP Position */\r\n#define MPU_RBAR_AP_Msk (0x3UL << MPU_RBAR_AP_Pos) /*!< MPU RBAR: AP Mask */\r\n\r\n#define MPU_RBAR_XN_Pos 0U /*!< MPU RBAR: XN Position */\r\n#define MPU_RBAR_XN_Msk (01UL /*<< MPU_RBAR_XN_Pos*/) /*!< MPU RBAR: XN Mask */\r\n\r\n/* MPU Region Limit Address Register Definitions */\r\n#define MPU_RLAR_LIMIT_Pos 5U /*!< MPU RLAR: LIMIT Position */\r\n#define MPU_RLAR_LIMIT_Msk (0x7FFFFFFUL << MPU_RLAR_LIMIT_Pos) /*!< MPU RLAR: LIMIT Mask */\r\n\r\n#define MPU_RLAR_AttrIndx_Pos 1U /*!< MPU RLAR: AttrIndx Position */\r\n#define MPU_RLAR_AttrIndx_Msk (0x7UL << MPU_RLAR_AttrIndx_Pos) /*!< MPU RLAR: AttrIndx Mask */\r\n\r\n#define MPU_RLAR_EN_Pos 0U /*!< MPU RLAR: Region enable bit Position */\r\n#define MPU_RLAR_EN_Msk (1UL /*<< MPU_RLAR_EN_Pos*/) /*!< MPU RLAR: Region enable bit Disable Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 0 Definitions */\r\n#define MPU_MAIR0_Attr3_Pos 24U /*!< MPU MAIR0: Attr3 Position */\r\n#define MPU_MAIR0_Attr3_Msk (0xFFUL << MPU_MAIR0_Attr3_Pos) /*!< MPU MAIR0: Attr3 Mask */\r\n\r\n#define MPU_MAIR0_Attr2_Pos 16U /*!< MPU MAIR0: Attr2 Position */\r\n#define MPU_MAIR0_Attr2_Msk (0xFFUL << MPU_MAIR0_Attr2_Pos) /*!< MPU MAIR0: Attr2 Mask */\r\n\r\n#define MPU_MAIR0_Attr1_Pos 8U /*!< MPU MAIR0: Attr1 Position */\r\n#define MPU_MAIR0_Attr1_Msk (0xFFUL << MPU_MAIR0_Attr1_Pos) /*!< MPU MAIR0: Attr1 Mask */\r\n\r\n#define MPU_MAIR0_Attr0_Pos 0U /*!< MPU MAIR0: Attr0 Position */\r\n#define MPU_MAIR0_Attr0_Msk (0xFFUL /*<< MPU_MAIR0_Attr0_Pos*/) /*!< MPU MAIR0: Attr0 Mask */\r\n\r\n/* MPU Memory Attribute Indirection Register 1 Definitions */\r\n#define MPU_MAIR1_Attr7_Pos 24U /*!< MPU MAIR1: Attr7 Position */\r\n#define MPU_MAIR1_Attr7_Msk (0xFFUL << MPU_MAIR1_Attr7_Pos) /*!< MPU MAIR1: Attr7 Mask */\r\n\r\n#define MPU_MAIR1_Attr6_Pos 16U /*!< MPU MAIR1: Attr6 Position */\r\n#define MPU_MAIR1_Attr6_Msk (0xFFUL << MPU_MAIR1_Attr6_Pos) /*!< MPU MAIR1: Attr6 Mask */\r\n\r\n#define MPU_MAIR1_Attr5_Pos 8U /*!< MPU MAIR1: Attr5 Position */\r\n#define MPU_MAIR1_Attr5_Msk (0xFFUL << MPU_MAIR1_Attr5_Pos) /*!< MPU MAIR1: Attr5 Mask */\r\n\r\n#define MPU_MAIR1_Attr4_Pos 0U /*!< MPU MAIR1: Attr4 Position */\r\n#define MPU_MAIR1_Attr4_Msk (0xFFUL /*<< MPU_MAIR1_Attr4_Pos*/) /*!< MPU MAIR1: Attr4 Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SAU Security Attribution Unit (SAU)\r\n \\brief Type definitions for the Security Attribution Unit (SAU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Security Attribution Unit (SAU).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SAU Control Register */\r\n __IM uint32_t TYPE; /*!< Offset: 0x004 (R/ ) SAU Type Register */\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) SAU Region Number Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) SAU Region Base Address Register */\r\n __IOM uint32_t RLAR; /*!< Offset: 0x010 (R/W) SAU Region Limit Address Register */\r\n#else\r\n uint32_t RESERVED0[3];\r\n#endif\r\n __IOM uint32_t SFSR; /*!< Offset: 0x014 (R/W) Secure Fault Status Register */\r\n __IOM uint32_t SFAR; /*!< Offset: 0x018 (R/W) Secure Fault Address Register */\r\n} SAU_Type;\r\n\r\n/* SAU Control Register Definitions */\r\n#define SAU_CTRL_ALLNS_Pos 1U /*!< SAU CTRL: ALLNS Position */\r\n#define SAU_CTRL_ALLNS_Msk (1UL << SAU_CTRL_ALLNS_Pos) /*!< SAU CTRL: ALLNS Mask */\r\n\r\n#define SAU_CTRL_ENABLE_Pos 0U /*!< SAU CTRL: ENABLE Position */\r\n#define SAU_CTRL_ENABLE_Msk (1UL /*<< SAU_CTRL_ENABLE_Pos*/) /*!< SAU CTRL: ENABLE Mask */\r\n\r\n/* SAU Type Register Definitions */\r\n#define SAU_TYPE_SREGION_Pos 0U /*!< SAU TYPE: SREGION Position */\r\n#define SAU_TYPE_SREGION_Msk (0xFFUL /*<< SAU_TYPE_SREGION_Pos*/) /*!< SAU TYPE: SREGION Mask */\r\n\r\n#if defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U)\r\n/* SAU Region Number Register Definitions */\r\n#define SAU_RNR_REGION_Pos 0U /*!< SAU RNR: REGION Position */\r\n#define SAU_RNR_REGION_Msk (0xFFUL /*<< SAU_RNR_REGION_Pos*/) /*!< SAU RNR: REGION Mask */\r\n\r\n/* SAU Region Base Address Register Definitions */\r\n#define SAU_RBAR_BADDR_Pos 5U /*!< SAU RBAR: BADDR Position */\r\n#define SAU_RBAR_BADDR_Msk (0x7FFFFFFUL << SAU_RBAR_BADDR_Pos) /*!< SAU RBAR: BADDR Mask */\r\n\r\n/* SAU Region Limit Address Register Definitions */\r\n#define SAU_RLAR_LADDR_Pos 5U /*!< SAU RLAR: LADDR Position */\r\n#define SAU_RLAR_LADDR_Msk (0x7FFFFFFUL << SAU_RLAR_LADDR_Pos) /*!< SAU RLAR: LADDR Mask */\r\n\r\n#define SAU_RLAR_NSC_Pos 1U /*!< SAU RLAR: NSC Position */\r\n#define SAU_RLAR_NSC_Msk (1UL << SAU_RLAR_NSC_Pos) /*!< SAU RLAR: NSC Mask */\r\n\r\n#define SAU_RLAR_ENABLE_Pos 0U /*!< SAU RLAR: ENABLE Position */\r\n#define SAU_RLAR_ENABLE_Msk (1UL /*<< SAU_RLAR_ENABLE_Pos*/) /*!< SAU RLAR: ENABLE Mask */\r\n\r\n#endif /* defined (__SAUREGION_PRESENT) && (__SAUREGION_PRESENT == 1U) */\r\n\r\n/* Secure Fault Status Register Definitions */\r\n#define SAU_SFSR_LSERR_Pos 7U /*!< SAU SFSR: LSERR Position */\r\n#define SAU_SFSR_LSERR_Msk (1UL << SAU_SFSR_LSERR_Pos) /*!< SAU SFSR: LSERR Mask */\r\n\r\n#define SAU_SFSR_SFARVALID_Pos 6U /*!< SAU SFSR: SFARVALID Position */\r\n#define SAU_SFSR_SFARVALID_Msk (1UL << SAU_SFSR_SFARVALID_Pos) /*!< SAU SFSR: SFARVALID Mask */\r\n\r\n#define SAU_SFSR_LSPERR_Pos 5U /*!< SAU SFSR: LSPERR Position */\r\n#define SAU_SFSR_LSPERR_Msk (1UL << SAU_SFSR_LSPERR_Pos) /*!< SAU SFSR: LSPERR Mask */\r\n\r\n#define SAU_SFSR_INVTRAN_Pos 4U /*!< SAU SFSR: INVTRAN Position */\r\n#define SAU_SFSR_INVTRAN_Msk (1UL << SAU_SFSR_INVTRAN_Pos) /*!< SAU SFSR: INVTRAN Mask */\r\n\r\n#define SAU_SFSR_AUVIOL_Pos 3U /*!< SAU SFSR: AUVIOL Position */\r\n#define SAU_SFSR_AUVIOL_Msk (1UL << SAU_SFSR_AUVIOL_Pos) /*!< SAU SFSR: AUVIOL Mask */\r\n\r\n#define SAU_SFSR_INVER_Pos 2U /*!< SAU SFSR: INVER Position */\r\n#define SAU_SFSR_INVER_Msk (1UL << SAU_SFSR_INVER_Pos) /*!< SAU SFSR: INVER Mask */\r\n\r\n#define SAU_SFSR_INVIS_Pos 1U /*!< SAU SFSR: INVIS Position */\r\n#define SAU_SFSR_INVIS_Msk (1UL << SAU_SFSR_INVIS_Pos) /*!< SAU SFSR: INVIS Mask */\r\n\r\n#define SAU_SFSR_INVEP_Pos 0U /*!< SAU SFSR: INVEP Position */\r\n#define SAU_SFSR_INVEP_Msk (1UL /*<< SAU_SFSR_INVEP_Pos*/) /*!< SAU SFSR: INVEP Mask */\r\n\r\n/*@} end of group CMSIS_SAU */\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPENS_Pos 29U /*!< FPCCR: LSPENS Position */\r\n#define FPU_FPCCR_LSPENS_Msk (1UL << FPU_FPCCR_LSPENS_Pos) /*!< FPCCR: LSPENS bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRET_Pos 28U /*!< FPCCR: CLRONRET Position */\r\n#define FPU_FPCCR_CLRONRET_Msk (1UL << FPU_FPCCR_CLRONRET_Pos) /*!< FPCCR: CLRONRET bit Mask */\r\n\r\n#define FPU_FPCCR_CLRONRETS_Pos 27U /*!< FPCCR: CLRONRETS Position */\r\n#define FPU_FPCCR_CLRONRETS_Msk (1UL << FPU_FPCCR_CLRONRETS_Pos) /*!< FPCCR: CLRONRETS bit Mask */\r\n\r\n#define FPU_FPCCR_TS_Pos 26U /*!< FPCCR: TS Position */\r\n#define FPU_FPCCR_TS_Msk (1UL << FPU_FPCCR_TS_Pos) /*!< FPCCR: TS bit Mask */\r\n\r\n#define FPU_FPCCR_UFRDY_Pos 10U /*!< FPCCR: UFRDY Position */\r\n#define FPU_FPCCR_UFRDY_Msk (1UL << FPU_FPCCR_UFRDY_Pos) /*!< FPCCR: UFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SPLIMVIOL_Pos 9U /*!< FPCCR: SPLIMVIOL Position */\r\n#define FPU_FPCCR_SPLIMVIOL_Msk (1UL << FPU_FPCCR_SPLIMVIOL_Pos) /*!< FPCCR: SPLIMVIOL bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_SFRDY_Pos 7U /*!< FPCCR: SFRDY Position */\r\n#define FPU_FPCCR_SFRDY_Msk (1UL << FPU_FPCCR_SFRDY_Pos) /*!< FPCCR: SFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_S_Pos 2U /*!< FPCCR: Security status of the FP context bit Position */\r\n#define FPU_FPCCR_S_Msk (1UL << FPU_FPCCR_S_Pos) /*!< FPCCR: Security status of the FP context bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n uint32_t RESERVED4[1U];\r\n __IOM uint32_t DAUTHCTRL; /*!< Offset: 0x014 (R/W) Debug Authentication Control Register */\r\n __IOM uint32_t DSCSR; /*!< Offset: 0x018 (R/W) Debug Security Control and Status Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Pos 26U /*!< CoreDebug DHCSR: S_RESTART_ST Position */\r\n#define CoreDebug_DHCSR_S_RESTART_ST_Msk (1UL << CoreDebug_DHCSR_S_RESTART_ST_Pos) /*!< CoreDebug DHCSR: S_RESTART_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/* Debug Authentication Control Register Definitions */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos 3U /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPNIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPNIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPNIDEN, Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos 2U /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPNIDENSEL_Msk (1UL << CoreDebug_DAUTHCTRL_SPNIDENSEL_Pos) /*!< CoreDebug DAUTHCTRL: SPNIDENSEL Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Pos 1U /*!< CoreDebug DAUTHCTRL: INTSPIDEN Position */\r\n#define CoreDebug_DAUTHCTRL_INTSPIDEN_Msk (1UL << CoreDebug_DAUTHCTRL_INTSPIDEN_Pos) /*!< CoreDebug DAUTHCTRL: INTSPIDEN Mask */\r\n\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Pos 0U /*!< CoreDebug DAUTHCTRL: SPIDENSEL Position */\r\n#define CoreDebug_DAUTHCTRL_SPIDENSEL_Msk (1UL /*<< CoreDebug_DAUTHCTRL_SPIDENSEL_Pos*/) /*!< CoreDebug DAUTHCTRL: SPIDENSEL Mask */\r\n\r\n/* Debug Security Control and Status Register Definitions */\r\n#define CoreDebug_DSCSR_CDS_Pos 16U /*!< CoreDebug DSCSR: CDS Position */\r\n#define CoreDebug_DSCSR_CDS_Msk (1UL << CoreDebug_DSCSR_CDS_Pos) /*!< CoreDebug DSCSR: CDS Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSEL_Pos 1U /*!< CoreDebug DSCSR: SBRSEL Position */\r\n#define CoreDebug_DSCSR_SBRSEL_Msk (1UL << CoreDebug_DSCSR_SBRSEL_Pos) /*!< CoreDebug DSCSR: SBRSEL Mask */\r\n\r\n#define CoreDebug_DSCSR_SBRSELEN_Pos 0U /*!< CoreDebug DSCSR: SBRSELEN Position */\r\n#define CoreDebug_DSCSR_SBRSELEN_Msk (1UL /*<< CoreDebug_DSCSR_SBRSELEN_Pos*/) /*!< CoreDebug DSCSR: SBRSELEN Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n #define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n #define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n #define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n #define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n #define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n #define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n #define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n #define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n #define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n #define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n #define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n #define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n #define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n #define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n #define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n #define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE ) /*!< Core Debug configuration struct */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n #endif\r\n\r\n #if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SAU_BASE (SCS_BASE + 0x0DD0UL) /*!< Security Attribution Unit */\r\n #define SAU ((SAU_Type *) SAU_BASE ) /*!< Security Attribution Unit */\r\n #endif\r\n\r\n #define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n #define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n #define SCS_BASE_NS (0xE002E000UL) /*!< System Control Space Base Address (non-secure address space) */\r\n #define CoreDebug_BASE_NS (0xE002EDF0UL) /*!< Core Debug Base Address (non-secure address space) */\r\n #define SysTick_BASE_NS (SCS_BASE_NS + 0x0010UL) /*!< SysTick Base Address (non-secure address space) */\r\n #define NVIC_BASE_NS (SCS_BASE_NS + 0x0100UL) /*!< NVIC Base Address (non-secure address space) */\r\n #define SCB_BASE_NS (SCS_BASE_NS + 0x0D00UL) /*!< System Control Block Base Address (non-secure address space) */\r\n\r\n #define SCnSCB_NS ((SCnSCB_Type *) SCS_BASE_NS ) /*!< System control Register not in SCB(non-secure address space) */\r\n #define SCB_NS ((SCB_Type *) SCB_BASE_NS ) /*!< SCB configuration struct (non-secure address space) */\r\n #define SysTick_NS ((SysTick_Type *) SysTick_BASE_NS ) /*!< SysTick configuration struct (non-secure address space) */\r\n #define NVIC_NS ((NVIC_Type *) NVIC_BASE_NS ) /*!< NVIC configuration struct (non-secure address space) */\r\n #define CoreDebug_NS ((CoreDebug_Type *) CoreDebug_BASE_NS) /*!< Core Debug configuration struct (non-secure address space) */\r\n\r\n #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE_NS (SCS_BASE_NS + 0x0D90UL) /*!< Memory Protection Unit (non-secure address space) */\r\n #define MPU_NS ((MPU_Type *) MPU_BASE_NS ) /*!< Memory Protection Unit (non-secure address space) */\r\n #endif\r\n\r\n #define FPU_BASE_NS (SCS_BASE_NS + 0x0F30UL) /*!< Floating Point Unit (non-secure address space) */\r\n #define FPU_NS ((FPU_Type *) FPU_BASE_NS ) /*!< Floating Point Unit (non-secure address space) */\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* Special LR values for Secure/Non-Secure call handling and exception handling */\r\n\r\n/* Function Return Payload (from ARMv8-M Architecture Reference Manual) LR value on entry from Secure BLXNS */ \r\n#define FNC_RETURN (0xFEFFFFFFUL) /* bit [0] ignored when processing a branch */\r\n\r\n/* The following EXC_RETURN mask values are used to evaluate the LR on exception entry */\r\n#define EXC_RETURN_PREFIX (0xFF000000UL) /* bits [31:24] set to indicate an EXC_RETURN value */\r\n#define EXC_RETURN_S (0x00000040UL) /* bit [6] stack used to push registers: 0=Non-secure 1=Secure */\r\n#define EXC_RETURN_DCRS (0x00000020UL) /* bit [5] stacking rules for called registers: 0=skipped 1=saved */\r\n#define EXC_RETURN_FTYPE (0x00000010UL) /* bit [4] allocate stack for floating-point context: 0=done 1=skipped */\r\n#define EXC_RETURN_MODE (0x00000008UL) /* bit [3] processor mode for return: 0=Handler mode 1=Thread mode */\r\n#define EXC_RETURN_SPSEL (0x00000004UL) /* bit [2] stack pointer used to restore context: 0=MSP 1=PSP */\r\n#define EXC_RETURN_ES (0x00000001UL) /* bit [0] security state exception was taken to: 0=Non-secure 1=Secure */\r\n\r\n/* Integrity Signature (from ARMv8-M Architecture Reference Manual) for exception context stacking */\r\n#if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U) /* Value for processors with floating-point extension: */\r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125AUL) /* bit [0] SFTC must match LR bit[4] EXC_RETURN_FTYPE */\r\n#else \r\n#define EXC_INTEGRITY_SIGNATURE (0xFEFA125BUL) /* Value for processors without floating-point extension */\r\n#endif\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Get Interrupt Target State\r\n \\details Reads the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n \\return 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_GetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Target State\r\n \\details Sets the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_SetTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] |= ((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Interrupt Target State\r\n \\details Clears the interrupt target field in the NVIC and returns the interrupt target bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 if interrupt is assigned to Secure\r\n 1 if interrupt is assigned to Non Secure\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t NVIC_ClearTargetState(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] &= ~((uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL)));\r\n return((uint32_t)(((NVIC->ITNS[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief Set Priority Grouping (non-secure)\r\n \\details Sets the non-secure priority grouping field when in secure state using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriorityGrouping_NS(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB_NS->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB_NS->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping (non-secure)\r\n \\details Reads the priority grouping field from the non-secure NVIC when in secure state.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriorityGrouping_NS(void)\r\n{\r\n return ((uint32_t)((SCB_NS->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt (non-secure)\r\n \\details Enables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_EnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status (non-secure)\r\n \\details Returns a device specific interrupt enable status from the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetEnableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt (non-secure)\r\n \\details Disables a device specific interrupt in the non-secure NVIC interrupt controller when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_DisableIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt (non-secure)\r\n \\details Reads the NVIC pending register in the non-secure NVIC when in secure state and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt (non-secure)\r\n \\details Sets the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt (non-secure)\r\n \\details Clears the pending bit of a device specific interrupt in the non-secure NVIC pending register when in secure state.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_ClearPendingIRQ_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt (non-secure)\r\n \\details Reads the active register in non-secure NVIC when in secure state and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetActive_NS(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC_NS->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority (non-secure)\r\n \\details Sets the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every non-secure processor exception.\r\n */\r\n__STATIC_INLINE void TZ_NVIC_SetPriority_NS(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC_NS->IPR[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority (non-secure)\r\n \\details Reads the priority of a non-secure device specific interrupt or a non-secure processor exception when in secure state.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority. Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t TZ_NVIC_GetPriority_NS(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC_NS->IPR[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB_NS->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) &&(__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv8.h\"\r\n\r\n#endif\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## SAU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SAUFunctions SAU Functions\r\n \\brief Functions that configure the SAU.\r\n @{\r\n */\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n\r\n/**\r\n \\brief Enable SAU\r\n \\details Enables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Enable(void)\r\n{\r\n SAU->CTRL |= (SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n\r\n\r\n/**\r\n \\brief Disable SAU\r\n \\details Disables the Security Attribution Unit (SAU).\r\n */\r\n__STATIC_INLINE void TZ_SAU_Disable(void)\r\n{\r\n SAU->CTRL &= ~(SAU_CTRL_ENABLE_Msk);\r\n}\r\n\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n/*@} end of CMSIS_Core_SAUFunctions */\r\n\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#if defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U)\r\n/**\r\n \\brief System Tick Configuration (non-secure)\r\n \\details Initializes the non-secure System Timer and its interrupt when in secure state, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function TZ_SysTick_Config_NS is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n\r\n */\r\n__STATIC_INLINE uint32_t TZ_SysTick_Config_NS(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick_NS->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n TZ_NVIC_SetPriority_NS (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick_NS->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick_NS->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n#endif /* defined (__ARM_FEATURE_CMSE) && (__ARM_FEATURE_CMSE == 3U) */\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM35P_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm4.h", "content": "/**************************************************************************//**\r\n * @file core_cm4.h\r\n * @brief CMSIS Cortex-M4 Core Peripheral Access Layer Header File\r\n * @version V5.1.0\r\n * @date 13. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM4_H_GENERIC\r\n#define __CORE_CM4_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M4\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM4 definitions */\r\n#define __CM4_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM4_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM4_CMSIS_VERSION ((__CM4_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM4_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (4U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM4_H_DEPENDANT\r\n#define __CORE_CM4_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM4_REV\r\n #define __CM4_REV 0x0000U\r\n #warning \"__CM4_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M4 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISOOFP_Pos 9U /*!< ACTLR: DISOOFP Position */\r\n#define SCnSCB_ACTLR_DISOOFP_Msk (1UL << SCnSCB_ACTLR_DISOOFP_Pos) /*!< ACTLR: DISOOFP Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFPCA_Pos 8U /*!< ACTLR: DISFPCA Position */\r\n#define SCnSCB_ACTLR_DISFPCA_Msk (1UL << SCnSCB_ACTLR_DISFPCA_Pos) /*!< ACTLR: DISFPCA Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M4 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = FPU->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM4_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_cm7.h", "content": "/**************************************************************************//**\r\n * @file core_cm7.h\r\n * @brief CMSIS Cortex-M7 Core Peripheral Access Layer Header File\r\n * @version V5.1.1\r\n * @date 28. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_CM7_H_GENERIC\r\n#define __CORE_CM7_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup Cortex_M7\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS CM7 definitions */\r\n#define __CM7_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __CM7_CMSIS_VERSION_SUB ( __CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __CM7_CMSIS_VERSION ((__CM7_CMSIS_VERSION_MAIN << 16U) | \\\r\n __CM7_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_M (7U) /*!< Cortex-M Core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n For this, __FPU_PRESENT has to be checked prior to making use of FPU specific registers and functions.\r\n*/\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #warning \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #if defined (__FPU_PRESENT) && (__FPU_PRESENT == 1U)\r\n #define __FPU_USED 1U\r\n #else\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #define __FPU_USED 0U\r\n #endif\r\n #else\r\n #define __FPU_USED 0U\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_CM7_H_DEPENDANT\r\n#define __CORE_CM7_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __CM7_REV\r\n #define __CM7_REV 0x0000U\r\n #warning \"__CM7_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __FPU_PRESENT\r\n #define __FPU_PRESENT 0U\r\n #warning \"__FPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __ICACHE_PRESENT\r\n #define __ICACHE_PRESENT 0U\r\n #warning \"__ICACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DCACHE_PRESENT\r\n #define __DCACHE_PRESENT 0U\r\n #warning \"__DCACHE_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __DTCM_PRESENT\r\n #define __DTCM_PRESENT 0U\r\n #warning \"__DTCM_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group Cortex_M7 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n - Core FPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:16; /*!< bit: 0..15 Reserved */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:7; /*!< bit: 20..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n#define APSR_GE_Pos 16U /*!< APSR: GE Position */\r\n#define APSR_GE_Msk (0xFUL << APSR_GE_Pos) /*!< APSR: GE Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t GE:4; /*!< bit: 16..19 Greater than or Equal flags */\r\n uint32_t _reserved1:4; /*!< bit: 20..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_GE_Pos 16U /*!< xPSR: GE Position */\r\n#define xPSR_GE_Msk (0xFUL << xPSR_GE_Pos) /*!< xPSR: GE Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t FPCA:1; /*!< bit: 2 FP extension active flag */\r\n uint32_t _reserved0:29; /*!< bit: 3..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_FPCA_Pos 2U /*!< CONTROL: FPCA Position */\r\n#define CONTROL_FPCA_Msk (1UL << CONTROL_FPCA_Pos) /*!< CONTROL: FPCA Mask */\r\n\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHPR[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t ID_PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t ID_DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ID_AFR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t ID_MFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ID_ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t CLIDR; /*!< Offset: 0x078 (R/ ) Cache Level ID register */\r\n __IM uint32_t CTR; /*!< Offset: 0x07C (R/ ) Cache Type register */\r\n __IM uint32_t CCSIDR; /*!< Offset: 0x080 (R/ ) Cache Size ID Register */\r\n __IOM uint32_t CSSELR; /*!< Offset: 0x084 (R/W) Cache Size Selection Register */\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED3[93U];\r\n __OM uint32_t STIR; /*!< Offset: 0x200 ( /W) Software Triggered Interrupt Register */\r\n uint32_t RESERVED4[15U];\r\n __IM uint32_t MVFR0; /*!< Offset: 0x240 (R/ ) Media and VFP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x244 (R/ ) Media and VFP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x248 (R/ ) Media and VFP Feature Register 2 */\r\n uint32_t RESERVED5[1U];\r\n __OM uint32_t ICIALLU; /*!< Offset: 0x250 ( /W) I-Cache Invalidate All to PoU */\r\n uint32_t RESERVED6[1U];\r\n __OM uint32_t ICIMVAU; /*!< Offset: 0x258 ( /W) I-Cache Invalidate by MVA to PoU */\r\n __OM uint32_t DCIMVAC; /*!< Offset: 0x25C ( /W) D-Cache Invalidate by MVA to PoC */\r\n __OM uint32_t DCISW; /*!< Offset: 0x260 ( /W) D-Cache Invalidate by Set-way */\r\n __OM uint32_t DCCMVAU; /*!< Offset: 0x264 ( /W) D-Cache Clean by MVA to PoU */\r\n __OM uint32_t DCCMVAC; /*!< Offset: 0x268 ( /W) D-Cache Clean by MVA to PoC */\r\n __OM uint32_t DCCSW; /*!< Offset: 0x26C ( /W) D-Cache Clean by Set-way */\r\n __OM uint32_t DCCIMVAC; /*!< Offset: 0x270 ( /W) D-Cache Clean and Invalidate by MVA to PoC */\r\n __OM uint32_t DCCISW; /*!< Offset: 0x274 ( /W) D-Cache Clean and Invalidate by Set-way */\r\n uint32_t RESERVED7[6U];\r\n __IOM uint32_t ITCMCR; /*!< Offset: 0x290 (R/W) Instruction Tightly-Coupled Memory Control Register */\r\n __IOM uint32_t DTCMCR; /*!< Offset: 0x294 (R/W) Data Tightly-Coupled Memory Control Registers */\r\n __IOM uint32_t AHBPCR; /*!< Offset: 0x298 (R/W) AHBP Control Register */\r\n __IOM uint32_t CACR; /*!< Offset: 0x29C (R/W) L1 Cache Control Register */\r\n __IOM uint32_t AHBSCR; /*!< Offset: 0x2A0 (R/W) AHB Slave Control Register */\r\n uint32_t RESERVED8[1U];\r\n __IOM uint32_t ABFSR; /*!< Offset: 0x2A8 (R/W) Auxiliary Bus Fault Status Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_BP_Pos 18U /*!< SCB CCR: Branch prediction enable bit Position */\r\n#define SCB_CCR_BP_Msk (1UL << SCB_CCR_BP_Pos) /*!< SCB CCR: Branch prediction enable bit Mask */\r\n\r\n#define SCB_CCR_IC_Pos 17U /*!< SCB CCR: Instruction cache enable bit Position */\r\n#define SCB_CCR_IC_Msk (1UL << SCB_CCR_IC_Pos) /*!< SCB CCR: Instruction cache enable bit Mask */\r\n\r\n#define SCB_CCR_DC_Pos 16U /*!< SCB CCR: Cache enable bit Position */\r\n#define SCB_CCR_DC_Msk (1UL << SCB_CCR_DC_Pos) /*!< SCB CCR: Cache enable bit Mask */\r\n\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MLSPERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 5U) /*!< SCB CFSR (MMFSR): MLSPERR Position */\r\n#define SCB_CFSR_MLSPERR_Msk (1UL << SCB_CFSR_MLSPERR_Pos) /*!< SCB CFSR (MMFSR): MLSPERR Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_LSPERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 5U) /*!< SCB CFSR (BFSR): LSPERR Position */\r\n#define SCB_CFSR_LSPERR_Msk (1UL << SCB_CFSR_LSPERR_Pos) /*!< SCB CFSR (BFSR): LSPERR Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/* SCB Cache Level ID Register Definitions */\r\n#define SCB_CLIDR_LOUU_Pos 27U /*!< SCB CLIDR: LoUU Position */\r\n#define SCB_CLIDR_LOUU_Msk (7UL << SCB_CLIDR_LOUU_Pos) /*!< SCB CLIDR: LoUU Mask */\r\n\r\n#define SCB_CLIDR_LOC_Pos 24U /*!< SCB CLIDR: LoC Position */\r\n#define SCB_CLIDR_LOC_Msk (7UL << SCB_CLIDR_LOC_Pos) /*!< SCB CLIDR: LoC Mask */\r\n\r\n/* SCB Cache Type Register Definitions */\r\n#define SCB_CTR_FORMAT_Pos 29U /*!< SCB CTR: Format Position */\r\n#define SCB_CTR_FORMAT_Msk (7UL << SCB_CTR_FORMAT_Pos) /*!< SCB CTR: Format Mask */\r\n\r\n#define SCB_CTR_CWG_Pos 24U /*!< SCB CTR: CWG Position */\r\n#define SCB_CTR_CWG_Msk (0xFUL << SCB_CTR_CWG_Pos) /*!< SCB CTR: CWG Mask */\r\n\r\n#define SCB_CTR_ERG_Pos 20U /*!< SCB CTR: ERG Position */\r\n#define SCB_CTR_ERG_Msk (0xFUL << SCB_CTR_ERG_Pos) /*!< SCB CTR: ERG Mask */\r\n\r\n#define SCB_CTR_DMINLINE_Pos 16U /*!< SCB CTR: DminLine Position */\r\n#define SCB_CTR_DMINLINE_Msk (0xFUL << SCB_CTR_DMINLINE_Pos) /*!< SCB CTR: DminLine Mask */\r\n\r\n#define SCB_CTR_IMINLINE_Pos 0U /*!< SCB CTR: ImInLine Position */\r\n#define SCB_CTR_IMINLINE_Msk (0xFUL /*<< SCB_CTR_IMINLINE_Pos*/) /*!< SCB CTR: ImInLine Mask */\r\n\r\n/* SCB Cache Size ID Register Definitions */\r\n#define SCB_CCSIDR_WT_Pos 31U /*!< SCB CCSIDR: WT Position */\r\n#define SCB_CCSIDR_WT_Msk (1UL << SCB_CCSIDR_WT_Pos) /*!< SCB CCSIDR: WT Mask */\r\n\r\n#define SCB_CCSIDR_WB_Pos 30U /*!< SCB CCSIDR: WB Position */\r\n#define SCB_CCSIDR_WB_Msk (1UL << SCB_CCSIDR_WB_Pos) /*!< SCB CCSIDR: WB Mask */\r\n\r\n#define SCB_CCSIDR_RA_Pos 29U /*!< SCB CCSIDR: RA Position */\r\n#define SCB_CCSIDR_RA_Msk (1UL << SCB_CCSIDR_RA_Pos) /*!< SCB CCSIDR: RA Mask */\r\n\r\n#define SCB_CCSIDR_WA_Pos 28U /*!< SCB CCSIDR: WA Position */\r\n#define SCB_CCSIDR_WA_Msk (1UL << SCB_CCSIDR_WA_Pos) /*!< SCB CCSIDR: WA Mask */\r\n\r\n#define SCB_CCSIDR_NUMSETS_Pos 13U /*!< SCB CCSIDR: NumSets Position */\r\n#define SCB_CCSIDR_NUMSETS_Msk (0x7FFFUL << SCB_CCSIDR_NUMSETS_Pos) /*!< SCB CCSIDR: NumSets Mask */\r\n\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Pos 3U /*!< SCB CCSIDR: Associativity Position */\r\n#define SCB_CCSIDR_ASSOCIATIVITY_Msk (0x3FFUL << SCB_CCSIDR_ASSOCIATIVITY_Pos) /*!< SCB CCSIDR: Associativity Mask */\r\n\r\n#define SCB_CCSIDR_LINESIZE_Pos 0U /*!< SCB CCSIDR: LineSize Position */\r\n#define SCB_CCSIDR_LINESIZE_Msk (7UL /*<< SCB_CCSIDR_LINESIZE_Pos*/) /*!< SCB CCSIDR: LineSize Mask */\r\n\r\n/* SCB Cache Size Selection Register Definitions */\r\n#define SCB_CSSELR_LEVEL_Pos 1U /*!< SCB CSSELR: Level Position */\r\n#define SCB_CSSELR_LEVEL_Msk (7UL << SCB_CSSELR_LEVEL_Pos) /*!< SCB CSSELR: Level Mask */\r\n\r\n#define SCB_CSSELR_IND_Pos 0U /*!< SCB CSSELR: InD Position */\r\n#define SCB_CSSELR_IND_Msk (1UL /*<< SCB_CSSELR_IND_Pos*/) /*!< SCB CSSELR: InD Mask */\r\n\r\n/* SCB Software Triggered Interrupt Register Definitions */\r\n#define SCB_STIR_INTID_Pos 0U /*!< SCB STIR: INTID Position */\r\n#define SCB_STIR_INTID_Msk (0x1FFUL /*<< SCB_STIR_INTID_Pos*/) /*!< SCB STIR: INTID Mask */\r\n\r\n/* SCB D-Cache Invalidate by Set-way Register Definitions */\r\n#define SCB_DCISW_WAY_Pos 30U /*!< SCB DCISW: Way Position */\r\n#define SCB_DCISW_WAY_Msk (3UL << SCB_DCISW_WAY_Pos) /*!< SCB DCISW: Way Mask */\r\n\r\n#define SCB_DCISW_SET_Pos 5U /*!< SCB DCISW: Set Position */\r\n#define SCB_DCISW_SET_Msk (0x1FFUL << SCB_DCISW_SET_Pos) /*!< SCB DCISW: Set Mask */\r\n\r\n/* SCB D-Cache Clean by Set-way Register Definitions */\r\n#define SCB_DCCSW_WAY_Pos 30U /*!< SCB DCCSW: Way Position */\r\n#define SCB_DCCSW_WAY_Msk (3UL << SCB_DCCSW_WAY_Pos) /*!< SCB DCCSW: Way Mask */\r\n\r\n#define SCB_DCCSW_SET_Pos 5U /*!< SCB DCCSW: Set Position */\r\n#define SCB_DCCSW_SET_Msk (0x1FFUL << SCB_DCCSW_SET_Pos) /*!< SCB DCCSW: Set Mask */\r\n\r\n/* SCB D-Cache Clean and Invalidate by Set-way Register Definitions */\r\n#define SCB_DCCISW_WAY_Pos 30U /*!< SCB DCCISW: Way Position */\r\n#define SCB_DCCISW_WAY_Msk (3UL << SCB_DCCISW_WAY_Pos) /*!< SCB DCCISW: Way Mask */\r\n\r\n#define SCB_DCCISW_SET_Pos 5U /*!< SCB DCCISW: Set Position */\r\n#define SCB_DCCISW_SET_Msk (0x1FFUL << SCB_DCCISW_SET_Pos) /*!< SCB DCCISW: Set Mask */\r\n\r\n/* Instruction Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_ITCMCR_SZ_Pos 3U /*!< SCB ITCMCR: SZ Position */\r\n#define SCB_ITCMCR_SZ_Msk (0xFUL << SCB_ITCMCR_SZ_Pos) /*!< SCB ITCMCR: SZ Mask */\r\n\r\n#define SCB_ITCMCR_RETEN_Pos 2U /*!< SCB ITCMCR: RETEN Position */\r\n#define SCB_ITCMCR_RETEN_Msk (1UL << SCB_ITCMCR_RETEN_Pos) /*!< SCB ITCMCR: RETEN Mask */\r\n\r\n#define SCB_ITCMCR_RMW_Pos 1U /*!< SCB ITCMCR: RMW Position */\r\n#define SCB_ITCMCR_RMW_Msk (1UL << SCB_ITCMCR_RMW_Pos) /*!< SCB ITCMCR: RMW Mask */\r\n\r\n#define SCB_ITCMCR_EN_Pos 0U /*!< SCB ITCMCR: EN Position */\r\n#define SCB_ITCMCR_EN_Msk (1UL /*<< SCB_ITCMCR_EN_Pos*/) /*!< SCB ITCMCR: EN Mask */\r\n\r\n/* Data Tightly-Coupled Memory Control Register Definitions */\r\n#define SCB_DTCMCR_SZ_Pos 3U /*!< SCB DTCMCR: SZ Position */\r\n#define SCB_DTCMCR_SZ_Msk (0xFUL << SCB_DTCMCR_SZ_Pos) /*!< SCB DTCMCR: SZ Mask */\r\n\r\n#define SCB_DTCMCR_RETEN_Pos 2U /*!< SCB DTCMCR: RETEN Position */\r\n#define SCB_DTCMCR_RETEN_Msk (1UL << SCB_DTCMCR_RETEN_Pos) /*!< SCB DTCMCR: RETEN Mask */\r\n\r\n#define SCB_DTCMCR_RMW_Pos 1U /*!< SCB DTCMCR: RMW Position */\r\n#define SCB_DTCMCR_RMW_Msk (1UL << SCB_DTCMCR_RMW_Pos) /*!< SCB DTCMCR: RMW Mask */\r\n\r\n#define SCB_DTCMCR_EN_Pos 0U /*!< SCB DTCMCR: EN Position */\r\n#define SCB_DTCMCR_EN_Msk (1UL /*<< SCB_DTCMCR_EN_Pos*/) /*!< SCB DTCMCR: EN Mask */\r\n\r\n/* AHBP Control Register Definitions */\r\n#define SCB_AHBPCR_SZ_Pos 1U /*!< SCB AHBPCR: SZ Position */\r\n#define SCB_AHBPCR_SZ_Msk (7UL << SCB_AHBPCR_SZ_Pos) /*!< SCB AHBPCR: SZ Mask */\r\n\r\n#define SCB_AHBPCR_EN_Pos 0U /*!< SCB AHBPCR: EN Position */\r\n#define SCB_AHBPCR_EN_Msk (1UL /*<< SCB_AHBPCR_EN_Pos*/) /*!< SCB AHBPCR: EN Mask */\r\n\r\n/* L1 Cache Control Register Definitions */\r\n#define SCB_CACR_FORCEWT_Pos 2U /*!< SCB CACR: FORCEWT Position */\r\n#define SCB_CACR_FORCEWT_Msk (1UL << SCB_CACR_FORCEWT_Pos) /*!< SCB CACR: FORCEWT Mask */\r\n\r\n#define SCB_CACR_ECCEN_Pos 1U /*!< SCB CACR: ECCEN Position */\r\n#define SCB_CACR_ECCEN_Msk (1UL << SCB_CACR_ECCEN_Pos) /*!< SCB CACR: ECCEN Mask */\r\n\r\n#define SCB_CACR_SIWT_Pos 0U /*!< SCB CACR: SIWT Position */\r\n#define SCB_CACR_SIWT_Msk (1UL /*<< SCB_CACR_SIWT_Pos*/) /*!< SCB CACR: SIWT Mask */\r\n\r\n/* AHBS Control Register Definitions */\r\n#define SCB_AHBSCR_INITCOUNT_Pos 11U /*!< SCB AHBSCR: INITCOUNT Position */\r\n#define SCB_AHBSCR_INITCOUNT_Msk (0x1FUL << SCB_AHBPCR_INITCOUNT_Pos) /*!< SCB AHBSCR: INITCOUNT Mask */\r\n\r\n#define SCB_AHBSCR_TPRI_Pos 2U /*!< SCB AHBSCR: TPRI Position */\r\n#define SCB_AHBSCR_TPRI_Msk (0x1FFUL << SCB_AHBPCR_TPRI_Pos) /*!< SCB AHBSCR: TPRI Mask */\r\n\r\n#define SCB_AHBSCR_CTL_Pos 0U /*!< SCB AHBSCR: CTL Position*/\r\n#define SCB_AHBSCR_CTL_Msk (3UL /*<< SCB_AHBPCR_CTL_Pos*/) /*!< SCB AHBSCR: CTL Mask */\r\n\r\n/* Auxiliary Bus Fault Status Register Definitions */\r\n#define SCB_ABFSR_AXIMTYPE_Pos 8U /*!< SCB ABFSR: AXIMTYPE Position*/\r\n#define SCB_ABFSR_AXIMTYPE_Msk (3UL << SCB_ABFSR_AXIMTYPE_Pos) /*!< SCB ABFSR: AXIMTYPE Mask */\r\n\r\n#define SCB_ABFSR_EPPB_Pos 4U /*!< SCB ABFSR: EPPB Position*/\r\n#define SCB_ABFSR_EPPB_Msk (1UL << SCB_ABFSR_EPPB_Pos) /*!< SCB ABFSR: EPPB Mask */\r\n\r\n#define SCB_ABFSR_AXIM_Pos 3U /*!< SCB ABFSR: AXIM Position*/\r\n#define SCB_ABFSR_AXIM_Msk (1UL << SCB_ABFSR_AXIM_Pos) /*!< SCB ABFSR: AXIM Mask */\r\n\r\n#define SCB_ABFSR_AHBP_Pos 2U /*!< SCB ABFSR: AHBP Position*/\r\n#define SCB_ABFSR_AHBP_Msk (1UL << SCB_ABFSR_AHBP_Pos) /*!< SCB ABFSR: AHBP Mask */\r\n\r\n#define SCB_ABFSR_DTCM_Pos 1U /*!< SCB ABFSR: DTCM Position*/\r\n#define SCB_ABFSR_DTCM_Msk (1UL << SCB_ABFSR_DTCM_Pos) /*!< SCB ABFSR: DTCM Mask */\r\n\r\n#define SCB_ABFSR_ITCM_Pos 0U /*!< SCB ABFSR: ITCM Position*/\r\n#define SCB_ABFSR_ITCM_Msk (1UL /*<< SCB_ABFSR_ITCM_Pos*/) /*!< SCB ABFSR: ITCM Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISDYNADD_Pos 26U /*!< ACTLR: DISDYNADD Position */\r\n#define SCnSCB_ACTLR_DISDYNADD_Msk (1UL << SCnSCB_ACTLR_DISDYNADD_Pos) /*!< ACTLR: DISDYNADD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISISSCH1_Pos 21U /*!< ACTLR: DISISSCH1 Position */\r\n#define SCnSCB_ACTLR_DISISSCH1_Msk (0x1FUL << SCnSCB_ACTLR_DISISSCH1_Pos) /*!< ACTLR: DISISSCH1 Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDI_Pos 16U /*!< ACTLR: DISDI Position */\r\n#define SCnSCB_ACTLR_DISDI_Msk (0x1FUL << SCnSCB_ACTLR_DISDI_Pos) /*!< ACTLR: DISDI Mask */\r\n\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Pos 15U /*!< ACTLR: DISCRITAXIRUR Position */\r\n#define SCnSCB_ACTLR_DISCRITAXIRUR_Msk (1UL << SCnSCB_ACTLR_DISCRITAXIRUR_Pos) /*!< ACTLR: DISCRITAXIRUR Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Pos 14U /*!< ACTLR: DISBTACALLOC Position */\r\n#define SCnSCB_ACTLR_DISBTACALLOC_Msk (1UL << SCnSCB_ACTLR_DISBTACALLOC_Pos) /*!< ACTLR: DISBTACALLOC Mask */\r\n\r\n#define SCnSCB_ACTLR_DISBTACREAD_Pos 13U /*!< ACTLR: DISBTACREAD Position */\r\n#define SCnSCB_ACTLR_DISBTACREAD_Msk (1UL << SCnSCB_ACTLR_DISBTACREAD_Pos) /*!< ACTLR: DISBTACREAD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Pos 12U /*!< ACTLR: DISITMATBFLUSH Position */\r\n#define SCnSCB_ACTLR_DISITMATBFLUSH_Msk (1UL << SCnSCB_ACTLR_DISITMATBFLUSH_Pos) /*!< ACTLR: DISITMATBFLUSH Mask */\r\n\r\n#define SCnSCB_ACTLR_DISRAMODE_Pos 11U /*!< ACTLR: DISRAMODE Position */\r\n#define SCnSCB_ACTLR_DISRAMODE_Msk (1UL << SCnSCB_ACTLR_DISRAMODE_Pos) /*!< ACTLR: DISRAMODE Mask */\r\n\r\n#define SCnSCB_ACTLR_FPEXCODIS_Pos 10U /*!< ACTLR: FPEXCODIS Position */\r\n#define SCnSCB_ACTLR_FPEXCODIS_Msk (1UL << SCnSCB_ACTLR_FPEXCODIS_Pos) /*!< ACTLR: FPEXCODIS Mask */\r\n\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFFFFFFFFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n uint32_t RESERVED3[981U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( W) Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R ) Lock Status Register */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n#define MPU_TYPE_RALIASES 4U\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif /* defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U) */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_FPU Floating Point Unit (FPU)\r\n \\brief Type definitions for the Floating Point Unit (FPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Floating Point Unit (FPU).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t FPCCR; /*!< Offset: 0x004 (R/W) Floating-Point Context Control Register */\r\n __IOM uint32_t FPCAR; /*!< Offset: 0x008 (R/W) Floating-Point Context Address Register */\r\n __IOM uint32_t FPDSCR; /*!< Offset: 0x00C (R/W) Floating-Point Default Status Control Register */\r\n __IM uint32_t MVFR0; /*!< Offset: 0x010 (R/ ) Media and FP Feature Register 0 */\r\n __IM uint32_t MVFR1; /*!< Offset: 0x014 (R/ ) Media and FP Feature Register 1 */\r\n __IM uint32_t MVFR2; /*!< Offset: 0x018 (R/ ) Media and FP Feature Register 2 */\r\n} FPU_Type;\r\n\r\n/* Floating-Point Context Control Register Definitions */\r\n#define FPU_FPCCR_ASPEN_Pos 31U /*!< FPCCR: ASPEN bit Position */\r\n#define FPU_FPCCR_ASPEN_Msk (1UL << FPU_FPCCR_ASPEN_Pos) /*!< FPCCR: ASPEN bit Mask */\r\n\r\n#define FPU_FPCCR_LSPEN_Pos 30U /*!< FPCCR: LSPEN Position */\r\n#define FPU_FPCCR_LSPEN_Msk (1UL << FPU_FPCCR_LSPEN_Pos) /*!< FPCCR: LSPEN bit Mask */\r\n\r\n#define FPU_FPCCR_MONRDY_Pos 8U /*!< FPCCR: MONRDY Position */\r\n#define FPU_FPCCR_MONRDY_Msk (1UL << FPU_FPCCR_MONRDY_Pos) /*!< FPCCR: MONRDY bit Mask */\r\n\r\n#define FPU_FPCCR_BFRDY_Pos 6U /*!< FPCCR: BFRDY Position */\r\n#define FPU_FPCCR_BFRDY_Msk (1UL << FPU_FPCCR_BFRDY_Pos) /*!< FPCCR: BFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_MMRDY_Pos 5U /*!< FPCCR: MMRDY Position */\r\n#define FPU_FPCCR_MMRDY_Msk (1UL << FPU_FPCCR_MMRDY_Pos) /*!< FPCCR: MMRDY bit Mask */\r\n\r\n#define FPU_FPCCR_HFRDY_Pos 4U /*!< FPCCR: HFRDY Position */\r\n#define FPU_FPCCR_HFRDY_Msk (1UL << FPU_FPCCR_HFRDY_Pos) /*!< FPCCR: HFRDY bit Mask */\r\n\r\n#define FPU_FPCCR_THREAD_Pos 3U /*!< FPCCR: processor mode bit Position */\r\n#define FPU_FPCCR_THREAD_Msk (1UL << FPU_FPCCR_THREAD_Pos) /*!< FPCCR: processor mode active bit Mask */\r\n\r\n#define FPU_FPCCR_USER_Pos 1U /*!< FPCCR: privilege level bit Position */\r\n#define FPU_FPCCR_USER_Msk (1UL << FPU_FPCCR_USER_Pos) /*!< FPCCR: privilege level bit Mask */\r\n\r\n#define FPU_FPCCR_LSPACT_Pos 0U /*!< FPCCR: Lazy state preservation active bit Position */\r\n#define FPU_FPCCR_LSPACT_Msk (1UL /*<< FPU_FPCCR_LSPACT_Pos*/) /*!< FPCCR: Lazy state preservation active bit Mask */\r\n\r\n/* Floating-Point Context Address Register Definitions */\r\n#define FPU_FPCAR_ADDRESS_Pos 3U /*!< FPCAR: ADDRESS bit Position */\r\n#define FPU_FPCAR_ADDRESS_Msk (0x1FFFFFFFUL << FPU_FPCAR_ADDRESS_Pos) /*!< FPCAR: ADDRESS bit Mask */\r\n\r\n/* Floating-Point Default Status Control Register Definitions */\r\n#define FPU_FPDSCR_AHP_Pos 26U /*!< FPDSCR: AHP bit Position */\r\n#define FPU_FPDSCR_AHP_Msk (1UL << FPU_FPDSCR_AHP_Pos) /*!< FPDSCR: AHP bit Mask */\r\n\r\n#define FPU_FPDSCR_DN_Pos 25U /*!< FPDSCR: DN bit Position */\r\n#define FPU_FPDSCR_DN_Msk (1UL << FPU_FPDSCR_DN_Pos) /*!< FPDSCR: DN bit Mask */\r\n\r\n#define FPU_FPDSCR_FZ_Pos 24U /*!< FPDSCR: FZ bit Position */\r\n#define FPU_FPDSCR_FZ_Msk (1UL << FPU_FPDSCR_FZ_Pos) /*!< FPDSCR: FZ bit Mask */\r\n\r\n#define FPU_FPDSCR_RMode_Pos 22U /*!< FPDSCR: RMode bit Position */\r\n#define FPU_FPDSCR_RMode_Msk (3UL << FPU_FPDSCR_RMode_Pos) /*!< FPDSCR: RMode bit Mask */\r\n\r\n/* Media and FP Feature Register 0 Definitions */\r\n#define FPU_MVFR0_FP_rounding_modes_Pos 28U /*!< MVFR0: FP rounding modes bits Position */\r\n#define FPU_MVFR0_FP_rounding_modes_Msk (0xFUL << FPU_MVFR0_FP_rounding_modes_Pos) /*!< MVFR0: FP rounding modes bits Mask */\r\n\r\n#define FPU_MVFR0_Short_vectors_Pos 24U /*!< MVFR0: Short vectors bits Position */\r\n#define FPU_MVFR0_Short_vectors_Msk (0xFUL << FPU_MVFR0_Short_vectors_Pos) /*!< MVFR0: Short vectors bits Mask */\r\n\r\n#define FPU_MVFR0_Square_root_Pos 20U /*!< MVFR0: Square root bits Position */\r\n#define FPU_MVFR0_Square_root_Msk (0xFUL << FPU_MVFR0_Square_root_Pos) /*!< MVFR0: Square root bits Mask */\r\n\r\n#define FPU_MVFR0_Divide_Pos 16U /*!< MVFR0: Divide bits Position */\r\n#define FPU_MVFR0_Divide_Msk (0xFUL << FPU_MVFR0_Divide_Pos) /*!< MVFR0: Divide bits Mask */\r\n\r\n#define FPU_MVFR0_FP_excep_trapping_Pos 12U /*!< MVFR0: FP exception trapping bits Position */\r\n#define FPU_MVFR0_FP_excep_trapping_Msk (0xFUL << FPU_MVFR0_FP_excep_trapping_Pos) /*!< MVFR0: FP exception trapping bits Mask */\r\n\r\n#define FPU_MVFR0_Double_precision_Pos 8U /*!< MVFR0: Double-precision bits Position */\r\n#define FPU_MVFR0_Double_precision_Msk (0xFUL << FPU_MVFR0_Double_precision_Pos) /*!< MVFR0: Double-precision bits Mask */\r\n\r\n#define FPU_MVFR0_Single_precision_Pos 4U /*!< MVFR0: Single-precision bits Position */\r\n#define FPU_MVFR0_Single_precision_Msk (0xFUL << FPU_MVFR0_Single_precision_Pos) /*!< MVFR0: Single-precision bits Mask */\r\n\r\n#define FPU_MVFR0_A_SIMD_registers_Pos 0U /*!< MVFR0: A_SIMD registers bits Position */\r\n#define FPU_MVFR0_A_SIMD_registers_Msk (0xFUL /*<< FPU_MVFR0_A_SIMD_registers_Pos*/) /*!< MVFR0: A_SIMD registers bits Mask */\r\n\r\n/* Media and FP Feature Register 1 Definitions */\r\n#define FPU_MVFR1_FP_fused_MAC_Pos 28U /*!< MVFR1: FP fused MAC bits Position */\r\n#define FPU_MVFR1_FP_fused_MAC_Msk (0xFUL << FPU_MVFR1_FP_fused_MAC_Pos) /*!< MVFR1: FP fused MAC bits Mask */\r\n\r\n#define FPU_MVFR1_FP_HPFP_Pos 24U /*!< MVFR1: FP HPFP bits Position */\r\n#define FPU_MVFR1_FP_HPFP_Msk (0xFUL << FPU_MVFR1_FP_HPFP_Pos) /*!< MVFR1: FP HPFP bits Mask */\r\n\r\n#define FPU_MVFR1_D_NaN_mode_Pos 4U /*!< MVFR1: D_NaN mode bits Position */\r\n#define FPU_MVFR1_D_NaN_mode_Msk (0xFUL << FPU_MVFR1_D_NaN_mode_Pos) /*!< MVFR1: D_NaN mode bits Mask */\r\n\r\n#define FPU_MVFR1_FtZ_mode_Pos 0U /*!< MVFR1: FtZ mode bits Position */\r\n#define FPU_MVFR1_FtZ_mode_Msk (0xFUL /*<< FPU_MVFR1_FtZ_mode_Pos*/) /*!< MVFR1: FtZ mode bits Mask */\r\n\r\n/* Media and FP Feature Register 2 Definitions */\r\n\r\n#define FPU_MVFR2_VFP_Misc_Pos 4U /*!< MVFR2: VFP Misc bits Position */\r\n#define FPU_MVFR2_VFP_Misc_Msk (0xFUL << FPU_MVFR2_VFP_Misc_Pos) /*!< MVFR2: VFP Misc bits Mask */\r\n\r\n/*@} end of group CMSIS_FPU */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n#define FPU_BASE (SCS_BASE + 0x0F30UL) /*!< Floating Point Unit */\r\n#define FPU ((FPU_Type *) FPU_BASE ) /*!< Floating Point Unit */\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n#define EXC_RETURN_HANDLER_FPU (0xFFFFFFE1UL) /* return to Handler mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_MSP_FPU (0xFFFFFFE9UL) /* return to Thread mode, uses MSP after return, restore floating-point state */\r\n#define EXC_RETURN_THREAD_PSP_FPU (0xFFFFFFEDUL) /* return to Thread mode, uses PSP after return, restore floating-point state */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHPR[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n __DSB();\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## MPU functions #################################### */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n\r\n#include \"mpu_armv7.h\"\r\n\r\n#endif\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n uint32_t mvfr0;\r\n\r\n mvfr0 = SCB->MVFR0;\r\n if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x220U)\r\n {\r\n return 2U; /* Double + Single precision FPU */\r\n }\r\n else if ((mvfr0 & (FPU_MVFR0_Single_precision_Msk | FPU_MVFR0_Double_precision_Msk)) == 0x020U)\r\n {\r\n return 1U; /* Single precision FPU */\r\n }\r\n else\r\n {\r\n return 0U; /* No FPU */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ########################## Cache functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_CacheFunctions Cache Functions\r\n \\brief Functions that configure Instruction and Data cache.\r\n @{\r\n */\r\n\r\n/* Cache Size ID Register Macros */\r\n#define CCSIDR_WAYS(x) (((x) & SCB_CCSIDR_ASSOCIATIVITY_Msk) >> SCB_CCSIDR_ASSOCIATIVITY_Pos)\r\n#define CCSIDR_SETS(x) (((x) & SCB_CCSIDR_NUMSETS_Msk ) >> SCB_CCSIDR_NUMSETS_Pos )\r\n\r\n#define __SCB_DCACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n#define __SCB_ICACHE_LINE_SIZE 32U /*!< Cortex-M7 cache line size is fixed to 32 bytes (8 words). See also register SCB_CCSIDR */\r\n\r\n/**\r\n \\brief Enable I-Cache\r\n \\details Turns on I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if (SCB->CCR & SCB_CCR_IC_Msk) return; /* return if ICache is already enabled */\r\n\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n SCB->CCR |= (uint32_t)SCB_CCR_IC_Msk; /* enable I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable I-Cache\r\n \\details Turns off I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_IC_Msk; /* disable I-Cache */\r\n SCB->ICIALLU = 0UL; /* invalidate I-Cache */\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate I-Cache\r\n \\details Invalidates I-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache (void)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n __DSB();\r\n __ISB();\r\n SCB->ICIALLU = 0UL;\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief I-Cache Invalidate by address\r\n \\details Invalidates I-Cache for the given address.\r\n I-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n I-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] isize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateICache_by_Addr (void *addr, int32_t isize)\r\n{\r\n #if defined (__ICACHE_PRESENT) && (__ICACHE_PRESENT == 1U)\r\n if ( isize > 0 ) {\r\n int32_t op_size = isize + (((uint32_t)addr) & (__SCB_ICACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_ICACHE_LINE_SIZE - 1U) */;\r\n\r\n __DSB();\r\n\r\n do {\r\n SCB->ICIMVAU = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_ICACHE_LINE_SIZE;\r\n op_size -= __SCB_ICACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable D-Cache\r\n \\details Turns on D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_EnableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n if (SCB->CCR & SCB_CCR_DC_Msk) return; /* return if DCache is already enabled */\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n __DSB();\r\n\r\n SCB->CCR |= (uint32_t)SCB_CCR_DC_Msk; /* enable D-Cache */\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable D-Cache\r\n \\details Turns off D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_DisableDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n SCB->CCR &= ~(uint32_t)SCB_CCR_DC_Msk; /* disable D-Cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Invalidate D-Cache\r\n \\details Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCISW = (((sets << SCB_DCISW_SET_Pos) & SCB_DCISW_SET_Msk) |\r\n ((ways << SCB_DCISW_WAY_Pos) & SCB_DCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean D-Cache\r\n \\details Cleans D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCSW = (((sets << SCB_DCCSW_SET_Pos) & SCB_DCCSW_SET_Msk) |\r\n ((ways << SCB_DCCSW_WAY_Pos) & SCB_DCCSW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief Clean & Invalidate D-Cache\r\n \\details Cleans and Invalidates D-Cache\r\n */\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache (void)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n uint32_t ccsidr;\r\n uint32_t sets;\r\n uint32_t ways;\r\n\r\n SCB->CSSELR = 0U; /* select Level 1 data cache */\r\n __DSB();\r\n\r\n ccsidr = SCB->CCSIDR;\r\n\r\n /* clean & invalidate D-Cache */\r\n sets = (uint32_t)(CCSIDR_SETS(ccsidr));\r\n do {\r\n ways = (uint32_t)(CCSIDR_WAYS(ccsidr));\r\n do {\r\n SCB->DCCISW = (((sets << SCB_DCCISW_SET_Pos) & SCB_DCCISW_SET_Msk) |\r\n ((ways << SCB_DCCISW_WAY_Pos) & SCB_DCCISW_WAY_Msk) );\r\n #if defined ( __CC_ARM )\r\n __schedule_barrier();\r\n #endif\r\n } while (ways-- != 0U);\r\n } while(sets-- != 0U);\r\n\r\n __DSB();\r\n __ISB();\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Invalidate by address\r\n \\details Invalidates D-Cache for the given address.\r\n D-Cache is invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are invalidated.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_InvalidateDCache_by_Addr (void *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean by address\r\n \\details Cleans D-Cache for the given address\r\n D-Cache is cleaned starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned.\r\n \\param[in] addr address\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n\r\n/**\r\n \\brief D-Cache Clean and Invalidate by address\r\n \\details Cleans and invalidates D_Cache for the given address\r\n D-Cache is cleaned and invalidated starting from a 32 byte aligned address in 32 byte granularity.\r\n D-Cache memory blocks which are part of given address + given size are cleaned and invalidated.\r\n \\param[in] addr address (aligned to 32-byte boundary)\r\n \\param[in] dsize size of memory block (in number of bytes)\r\n*/\r\n__STATIC_FORCEINLINE void SCB_CleanInvalidateDCache_by_Addr (uint32_t *addr, int32_t dsize)\r\n{\r\n #if defined (__DCACHE_PRESENT) && (__DCACHE_PRESENT == 1U)\r\n if ( dsize > 0 ) { \r\n int32_t op_size = dsize + (((uint32_t)addr) & (__SCB_DCACHE_LINE_SIZE - 1U));\r\n uint32_t op_addr = (uint32_t)addr /* & ~(__SCB_DCACHE_LINE_SIZE - 1U) */;\r\n \r\n __DSB();\r\n\r\n do {\r\n SCB->DCCIMVAC = op_addr; /* register accepts only 32byte aligned values, only bits 31..5 are valid */\r\n op_addr += __SCB_DCACHE_LINE_SIZE;\r\n op_size -= __SCB_DCACHE_LINE_SIZE;\r\n } while ( op_size > 0 );\r\n\r\n __DSB();\r\n __ISB();\r\n }\r\n #endif\r\n}\r\n\r\n/*@} end of CMSIS_Core_CacheFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_CM7_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_sc000.h", "content": "/**************************************************************************//**\r\n * @file core_sc000.h\r\n * @brief CMSIS SC000 Core Peripheral Access Layer Header File\r\n * @version V5.0.6\r\n * @date 12. November 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC000_H_GENERIC\r\n#define __CORE_SC000_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC000 definitions */\r\n#define __SC000_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC000_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC000_CMSIS_VERSION ((__SC000_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC000_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (000U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC000_H_DEPENDANT\r\n#define __CORE_SC000_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC000_REV\r\n #define __SC000_REV 0x0000U\r\n #warning \"__SC000_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 2U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC000 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:28; /*!< bit: 0..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:15; /*!< bit: 9..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit (read 0) */\r\n uint32_t _reserved1:3; /*!< bit: 25..27 Reserved */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:1; /*!< bit: 0 Reserved */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[1U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[31U];\r\n __IOM uint32_t ICER[1U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RSERVED1[31U];\r\n __IOM uint32_t ISPR[1U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[31U];\r\n __IOM uint32_t ICPR[1U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[31U];\r\n uint32_t RESERVED4[64U];\r\n __IOM uint32_t IP[8U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register */\r\n} NVIC_Type;\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t SHP[2U]; /*!< Offset: 0x01C (R/W) System Handlers Priority Registers. [0] is RESERVED */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n uint32_t RESERVED1[154U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 8U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief SC000 Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r\n Therefore they are not covered by the SC000 header file.\r\n @{\r\n */\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n/*#define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping not available for SC000 */\r\n/*#define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping not available for SC000 */\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n/*#define NVIC_GetActive __NVIC_GetActive not available for SC000 */\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/* Interrupt Priorities are WORD accessible only under Armv6-M */\r\n/* The following MACROS handle generation of the register offset and byte masks */\r\n#define _BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)\r\n#define _SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )\r\n#define _IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[_IP_IDX(IRQn)] = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n else\r\n {\r\n SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r\n (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r\n /* ARM Application Note 321 states that the M0 and M0+ do not require the architectural barrier - assume SC000 is the same */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t *vectors = (uint32_t *)SCB->VTOR;\r\n return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n SCB_AIRCR_SYSRESETREQ_Msk);\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC000_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/core_sc300.h", "content": "/**************************************************************************//**\r\n * @file core_sc300.h\r\n * @brief CMSIS SC300 Core Peripheral Access Layer Header File\r\n * @version V5.0.8\r\n * @date 31. May 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2009-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef __CORE_SC300_H_GENERIC\r\n#define __CORE_SC300_H_GENERIC\r\n\r\n#include \r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/**\r\n \\page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions\r\n CMSIS violates the following MISRA-C:2004 rules:\r\n\r\n \\li Required Rule 8.5, object/function definition in header file.
\r\n Function definitions in header files are used to allow 'inlining'.\r\n\r\n \\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.
\r\n Unions are used for effective representation of core registers.\r\n\r\n \\li Advisory Rule 19.7, Function-like macro defined.
\r\n Function-like macros are used to allow more efficient code.\r\n */\r\n\r\n\r\n/*******************************************************************************\r\n * CMSIS definitions\r\n ******************************************************************************/\r\n/**\r\n \\ingroup SC3000\r\n @{\r\n */\r\n\r\n#include \"cmsis_version.h\"\r\n\r\n/* CMSIS SC300 definitions */\r\n#define __SC300_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN) /*!< \\deprecated [31:16] CMSIS HAL main version */\r\n#define __SC300_CMSIS_VERSION_SUB (__CM_CMSIS_VERSION_SUB) /*!< \\deprecated [15:0] CMSIS HAL sub version */\r\n#define __SC300_CMSIS_VERSION ((__SC300_CMSIS_VERSION_MAIN << 16U) | \\\r\n __SC300_CMSIS_VERSION_SUB ) /*!< \\deprecated CMSIS HAL version number */\r\n\r\n#define __CORTEX_SC (300U) /*!< Cortex secure core */\r\n\r\n/** __FPU_USED indicates whether an FPU is used or not.\r\n This core does not support an FPU at all\r\n*/\r\n#define __FPU_USED 0U\r\n\r\n#if defined ( __CC_ARM )\r\n #if defined __TARGET_FPU_VFP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r\n #if defined __ARM_FP\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __GNUC__ )\r\n #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __ICCARM__ )\r\n #if defined __ARMVFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TI_ARM__ )\r\n #if defined __TI_VFP_SUPPORT__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __TASKING__ )\r\n #if defined __FPU_VFP__\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#elif defined ( __CSMC__ )\r\n #if ( __CSMC__ & 0x400U)\r\n #error \"Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)\"\r\n #endif\r\n\r\n#endif\r\n\r\n#include \"cmsis_compiler.h\" /* CMSIS compiler specific defines */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_GENERIC */\r\n\r\n#ifndef __CMSIS_GENERIC\r\n\r\n#ifndef __CORE_SC300_H_DEPENDANT\r\n#define __CORE_SC300_H_DEPENDANT\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* check device defines and use defaults */\r\n#if defined __CHECK_DEVICE_DEFINES\r\n #ifndef __SC300_REV\r\n #define __SC300_REV 0x0000U\r\n #warning \"__SC300_REV not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __MPU_PRESENT\r\n #define __MPU_PRESENT 0U\r\n #warning \"__MPU_PRESENT not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __NVIC_PRIO_BITS\r\n #define __NVIC_PRIO_BITS 3U\r\n #warning \"__NVIC_PRIO_BITS not defined in device header file; using default!\"\r\n #endif\r\n\r\n #ifndef __Vendor_SysTickConfig\r\n #define __Vendor_SysTickConfig 0U\r\n #warning \"__Vendor_SysTickConfig not defined in device header file; using default!\"\r\n #endif\r\n#endif\r\n\r\n/* IO definitions (access restrictions to peripheral registers) */\r\n/**\r\n \\defgroup CMSIS_glob_defs CMSIS Global Defines\r\n\r\n IO Type Qualifiers are used\r\n \\li to specify the access to peripheral variables.\r\n \\li for automatic generation of peripheral register debug information.\r\n*/\r\n#ifdef __cplusplus\r\n #define __I volatile /*!< Defines 'read only' permissions */\r\n#else\r\n #define __I volatile const /*!< Defines 'read only' permissions */\r\n#endif\r\n#define __O volatile /*!< Defines 'write only' permissions */\r\n#define __IO volatile /*!< Defines 'read / write' permissions */\r\n\r\n/* following defines should be used for structure members */\r\n#define __IM volatile const /*! Defines 'read only' structure member permissions */\r\n#define __OM volatile /*! Defines 'write only' structure member permissions */\r\n#define __IOM volatile /*! Defines 'read / write' structure member permissions */\r\n\r\n/*@} end of group SC300 */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Register Abstraction\r\n Core Register contain:\r\n - Core Register\r\n - Core NVIC Register\r\n - Core SCB Register\r\n - Core SysTick Register\r\n - Core Debug Register\r\n - Core MPU Register\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_core_register Defines and Type Definitions\r\n \\brief Type definitions and defines for Cortex-M processor based devices.\r\n*/\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CORE Status and Control Registers\r\n \\brief Core Register type definitions.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Union type to access the Application Program Status Register (APSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t _reserved0:27; /*!< bit: 0..26 Reserved */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} APSR_Type;\r\n\r\n/* APSR Register Definitions */\r\n#define APSR_N_Pos 31U /*!< APSR: N Position */\r\n#define APSR_N_Msk (1UL << APSR_N_Pos) /*!< APSR: N Mask */\r\n\r\n#define APSR_Z_Pos 30U /*!< APSR: Z Position */\r\n#define APSR_Z_Msk (1UL << APSR_Z_Pos) /*!< APSR: Z Mask */\r\n\r\n#define APSR_C_Pos 29U /*!< APSR: C Position */\r\n#define APSR_C_Msk (1UL << APSR_C_Pos) /*!< APSR: C Mask */\r\n\r\n#define APSR_V_Pos 28U /*!< APSR: V Position */\r\n#define APSR_V_Msk (1UL << APSR_V_Pos) /*!< APSR: V Mask */\r\n\r\n#define APSR_Q_Pos 27U /*!< APSR: Q Position */\r\n#define APSR_Q_Msk (1UL << APSR_Q_Pos) /*!< APSR: Q Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Interrupt Program Status Register (IPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:23; /*!< bit: 9..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} IPSR_Type;\r\n\r\n/* IPSR Register Definitions */\r\n#define IPSR_ISR_Pos 0U /*!< IPSR: ISR Position */\r\n#define IPSR_ISR_Msk (0x1FFUL /*<< IPSR_ISR_Pos*/) /*!< IPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Special-Purpose Program Status Registers (xPSR).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t ISR:9; /*!< bit: 0.. 8 Exception number */\r\n uint32_t _reserved0:1; /*!< bit: 9 Reserved */\r\n uint32_t ICI_IT_1:6; /*!< bit: 10..15 ICI/IT part 1 */\r\n uint32_t _reserved1:8; /*!< bit: 16..23 Reserved */\r\n uint32_t T:1; /*!< bit: 24 Thumb bit */\r\n uint32_t ICI_IT_2:2; /*!< bit: 25..26 ICI/IT part 2 */\r\n uint32_t Q:1; /*!< bit: 27 Saturation condition flag */\r\n uint32_t V:1; /*!< bit: 28 Overflow condition code flag */\r\n uint32_t C:1; /*!< bit: 29 Carry condition code flag */\r\n uint32_t Z:1; /*!< bit: 30 Zero condition code flag */\r\n uint32_t N:1; /*!< bit: 31 Negative condition code flag */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} xPSR_Type;\r\n\r\n/* xPSR Register Definitions */\r\n#define xPSR_N_Pos 31U /*!< xPSR: N Position */\r\n#define xPSR_N_Msk (1UL << xPSR_N_Pos) /*!< xPSR: N Mask */\r\n\r\n#define xPSR_Z_Pos 30U /*!< xPSR: Z Position */\r\n#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /*!< xPSR: Z Mask */\r\n\r\n#define xPSR_C_Pos 29U /*!< xPSR: C Position */\r\n#define xPSR_C_Msk (1UL << xPSR_C_Pos) /*!< xPSR: C Mask */\r\n\r\n#define xPSR_V_Pos 28U /*!< xPSR: V Position */\r\n#define xPSR_V_Msk (1UL << xPSR_V_Pos) /*!< xPSR: V Mask */\r\n\r\n#define xPSR_Q_Pos 27U /*!< xPSR: Q Position */\r\n#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /*!< xPSR: Q Mask */\r\n\r\n#define xPSR_ICI_IT_2_Pos 25U /*!< xPSR: ICI/IT part 2 Position */\r\n#define xPSR_ICI_IT_2_Msk (3UL << xPSR_ICI_IT_2_Pos) /*!< xPSR: ICI/IT part 2 Mask */\r\n\r\n#define xPSR_T_Pos 24U /*!< xPSR: T Position */\r\n#define xPSR_T_Msk (1UL << xPSR_T_Pos) /*!< xPSR: T Mask */\r\n\r\n#define xPSR_ICI_IT_1_Pos 10U /*!< xPSR: ICI/IT part 1 Position */\r\n#define xPSR_ICI_IT_1_Msk (0x3FUL << xPSR_ICI_IT_1_Pos) /*!< xPSR: ICI/IT part 1 Mask */\r\n\r\n#define xPSR_ISR_Pos 0U /*!< xPSR: ISR Position */\r\n#define xPSR_ISR_Msk (0x1FFUL /*<< xPSR_ISR_Pos*/) /*!< xPSR: ISR Mask */\r\n\r\n\r\n/**\r\n \\brief Union type to access the Control Registers (CONTROL).\r\n */\r\ntypedef union\r\n{\r\n struct\r\n {\r\n uint32_t nPRIV:1; /*!< bit: 0 Execution privilege in Thread mode */\r\n uint32_t SPSEL:1; /*!< bit: 1 Stack to be used */\r\n uint32_t _reserved1:30; /*!< bit: 2..31 Reserved */\r\n } b; /*!< Structure used for bit access */\r\n uint32_t w; /*!< Type used for word access */\r\n} CONTROL_Type;\r\n\r\n/* CONTROL Register Definitions */\r\n#define CONTROL_SPSEL_Pos 1U /*!< CONTROL: SPSEL Position */\r\n#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /*!< CONTROL: SPSEL Mask */\r\n\r\n#define CONTROL_nPRIV_Pos 0U /*!< CONTROL: nPRIV Position */\r\n#define CONTROL_nPRIV_Msk (1UL /*<< CONTROL_nPRIV_Pos*/) /*!< CONTROL: nPRIV Mask */\r\n\r\n/*@} end of group CMSIS_CORE */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)\r\n \\brief Type definitions for the NVIC Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t ISER[8U]; /*!< Offset: 0x000 (R/W) Interrupt Set Enable Register */\r\n uint32_t RESERVED0[24U];\r\n __IOM uint32_t ICER[8U]; /*!< Offset: 0x080 (R/W) Interrupt Clear Enable Register */\r\n uint32_t RESERVED1[24U];\r\n __IOM uint32_t ISPR[8U]; /*!< Offset: 0x100 (R/W) Interrupt Set Pending Register */\r\n uint32_t RESERVED2[24U];\r\n __IOM uint32_t ICPR[8U]; /*!< Offset: 0x180 (R/W) Interrupt Clear Pending Register */\r\n uint32_t RESERVED3[24U];\r\n __IOM uint32_t IABR[8U]; /*!< Offset: 0x200 (R/W) Interrupt Active bit Register */\r\n uint32_t RESERVED4[56U];\r\n __IOM uint8_t IP[240U]; /*!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) */\r\n uint32_t RESERVED5[644U];\r\n __OM uint32_t STIR; /*!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register */\r\n} NVIC_Type;\r\n\r\n/* Software Triggered Interrupt Register Definitions */\r\n#define NVIC_STIR_INTID_Pos 0U /*!< STIR: INTLINESNUM Position */\r\n#define NVIC_STIR_INTID_Msk (0x1FFUL /*<< NVIC_STIR_INTID_Pos*/) /*!< STIR: INTLINESNUM Mask */\r\n\r\n/*@} end of group CMSIS_NVIC */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCB System Control Block (SCB)\r\n \\brief Type definitions for the System Control Block Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control Block (SCB).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */\r\n __IOM uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */\r\n __IOM uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */\r\n __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */\r\n __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */\r\n __IOM uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */\r\n __IOM uint8_t SHP[12U]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */\r\n __IOM uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */\r\n __IOM uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */\r\n __IOM uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */\r\n __IOM uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */\r\n __IOM uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */\r\n __IOM uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */\r\n __IOM uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */\r\n __IM uint32_t PFR[2U]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */\r\n __IM uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */\r\n __IM uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */\r\n __IM uint32_t MMFR[4U]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */\r\n __IM uint32_t ISAR[5U]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */\r\n uint32_t RESERVED0[5U];\r\n __IOM uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */\r\n uint32_t RESERVED1[129U];\r\n __IOM uint32_t SFCR; /*!< Offset: 0x290 (R/W) Security Features Control Register */\r\n} SCB_Type;\r\n\r\n/* SCB CPUID Register Definitions */\r\n#define SCB_CPUID_IMPLEMENTER_Pos 24U /*!< SCB CPUID: IMPLEMENTER Position */\r\n#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /*!< SCB CPUID: IMPLEMENTER Mask */\r\n\r\n#define SCB_CPUID_VARIANT_Pos 20U /*!< SCB CPUID: VARIANT Position */\r\n#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /*!< SCB CPUID: VARIANT Mask */\r\n\r\n#define SCB_CPUID_ARCHITECTURE_Pos 16U /*!< SCB CPUID: ARCHITECTURE Position */\r\n#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /*!< SCB CPUID: ARCHITECTURE Mask */\r\n\r\n#define SCB_CPUID_PARTNO_Pos 4U /*!< SCB CPUID: PARTNO Position */\r\n#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /*!< SCB CPUID: PARTNO Mask */\r\n\r\n#define SCB_CPUID_REVISION_Pos 0U /*!< SCB CPUID: REVISION Position */\r\n#define SCB_CPUID_REVISION_Msk (0xFUL /*<< SCB_CPUID_REVISION_Pos*/) /*!< SCB CPUID: REVISION Mask */\r\n\r\n/* SCB Interrupt Control State Register Definitions */\r\n#define SCB_ICSR_NMIPENDSET_Pos 31U /*!< SCB ICSR: NMIPENDSET Position */\r\n#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /*!< SCB ICSR: NMIPENDSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVSET_Pos 28U /*!< SCB ICSR: PENDSVSET Position */\r\n#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /*!< SCB ICSR: PENDSVSET Mask */\r\n\r\n#define SCB_ICSR_PENDSVCLR_Pos 27U /*!< SCB ICSR: PENDSVCLR Position */\r\n#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /*!< SCB ICSR: PENDSVCLR Mask */\r\n\r\n#define SCB_ICSR_PENDSTSET_Pos 26U /*!< SCB ICSR: PENDSTSET Position */\r\n#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /*!< SCB ICSR: PENDSTSET Mask */\r\n\r\n#define SCB_ICSR_PENDSTCLR_Pos 25U /*!< SCB ICSR: PENDSTCLR Position */\r\n#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /*!< SCB ICSR: PENDSTCLR Mask */\r\n\r\n#define SCB_ICSR_ISRPREEMPT_Pos 23U /*!< SCB ICSR: ISRPREEMPT Position */\r\n#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /*!< SCB ICSR: ISRPREEMPT Mask */\r\n\r\n#define SCB_ICSR_ISRPENDING_Pos 22U /*!< SCB ICSR: ISRPENDING Position */\r\n#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /*!< SCB ICSR: ISRPENDING Mask */\r\n\r\n#define SCB_ICSR_VECTPENDING_Pos 12U /*!< SCB ICSR: VECTPENDING Position */\r\n#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /*!< SCB ICSR: VECTPENDING Mask */\r\n\r\n#define SCB_ICSR_RETTOBASE_Pos 11U /*!< SCB ICSR: RETTOBASE Position */\r\n#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /*!< SCB ICSR: RETTOBASE Mask */\r\n\r\n#define SCB_ICSR_VECTACTIVE_Pos 0U /*!< SCB ICSR: VECTACTIVE Position */\r\n#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/) /*!< SCB ICSR: VECTACTIVE Mask */\r\n\r\n/* SCB Vector Table Offset Register Definitions */\r\n#define SCB_VTOR_TBLBASE_Pos 29U /*!< SCB VTOR: TBLBASE Position */\r\n#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /*!< SCB VTOR: TBLBASE Mask */\r\n\r\n#define SCB_VTOR_TBLOFF_Pos 7U /*!< SCB VTOR: TBLOFF Position */\r\n#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /*!< SCB VTOR: TBLOFF Mask */\r\n\r\n/* SCB Application Interrupt and Reset Control Register Definitions */\r\n#define SCB_AIRCR_VECTKEY_Pos 16U /*!< SCB AIRCR: VECTKEY Position */\r\n#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /*!< SCB AIRCR: VECTKEY Mask */\r\n\r\n#define SCB_AIRCR_VECTKEYSTAT_Pos 16U /*!< SCB AIRCR: VECTKEYSTAT Position */\r\n#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /*!< SCB AIRCR: VECTKEYSTAT Mask */\r\n\r\n#define SCB_AIRCR_ENDIANESS_Pos 15U /*!< SCB AIRCR: ENDIANESS Position */\r\n#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /*!< SCB AIRCR: ENDIANESS Mask */\r\n\r\n#define SCB_AIRCR_PRIGROUP_Pos 8U /*!< SCB AIRCR: PRIGROUP Position */\r\n#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /*!< SCB AIRCR: PRIGROUP Mask */\r\n\r\n#define SCB_AIRCR_SYSRESETREQ_Pos 2U /*!< SCB AIRCR: SYSRESETREQ Position */\r\n#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /*!< SCB AIRCR: SYSRESETREQ Mask */\r\n\r\n#define SCB_AIRCR_VECTCLRACTIVE_Pos 1U /*!< SCB AIRCR: VECTCLRACTIVE Position */\r\n#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r\n\r\n#define SCB_AIRCR_VECTRESET_Pos 0U /*!< SCB AIRCR: VECTRESET Position */\r\n#define SCB_AIRCR_VECTRESET_Msk (1UL /*<< SCB_AIRCR_VECTRESET_Pos*/) /*!< SCB AIRCR: VECTRESET Mask */\r\n\r\n/* SCB System Control Register Definitions */\r\n#define SCB_SCR_SEVONPEND_Pos 4U /*!< SCB SCR: SEVONPEND Position */\r\n#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /*!< SCB SCR: SEVONPEND Mask */\r\n\r\n#define SCB_SCR_SLEEPDEEP_Pos 2U /*!< SCB SCR: SLEEPDEEP Position */\r\n#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /*!< SCB SCR: SLEEPDEEP Mask */\r\n\r\n#define SCB_SCR_SLEEPONEXIT_Pos 1U /*!< SCB SCR: SLEEPONEXIT Position */\r\n#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /*!< SCB SCR: SLEEPONEXIT Mask */\r\n\r\n/* SCB Configuration Control Register Definitions */\r\n#define SCB_CCR_STKALIGN_Pos 9U /*!< SCB CCR: STKALIGN Position */\r\n#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /*!< SCB CCR: STKALIGN Mask */\r\n\r\n#define SCB_CCR_BFHFNMIGN_Pos 8U /*!< SCB CCR: BFHFNMIGN Position */\r\n#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /*!< SCB CCR: BFHFNMIGN Mask */\r\n\r\n#define SCB_CCR_DIV_0_TRP_Pos 4U /*!< SCB CCR: DIV_0_TRP Position */\r\n#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /*!< SCB CCR: DIV_0_TRP Mask */\r\n\r\n#define SCB_CCR_UNALIGN_TRP_Pos 3U /*!< SCB CCR: UNALIGN_TRP Position */\r\n#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /*!< SCB CCR: UNALIGN_TRP Mask */\r\n\r\n#define SCB_CCR_USERSETMPEND_Pos 1U /*!< SCB CCR: USERSETMPEND Position */\r\n#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /*!< SCB CCR: USERSETMPEND Mask */\r\n\r\n#define SCB_CCR_NONBASETHRDENA_Pos 0U /*!< SCB CCR: NONBASETHRDENA Position */\r\n#define SCB_CCR_NONBASETHRDENA_Msk (1UL /*<< SCB_CCR_NONBASETHRDENA_Pos*/) /*!< SCB CCR: NONBASETHRDENA Mask */\r\n\r\n/* SCB System Handler Control and State Register Definitions */\r\n#define SCB_SHCSR_USGFAULTENA_Pos 18U /*!< SCB SHCSR: USGFAULTENA Position */\r\n#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /*!< SCB SHCSR: USGFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTENA_Pos 17U /*!< SCB SHCSR: BUSFAULTENA Position */\r\n#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /*!< SCB SHCSR: BUSFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTENA_Pos 16U /*!< SCB SHCSR: MEMFAULTENA Position */\r\n#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /*!< SCB SHCSR: MEMFAULTENA Mask */\r\n\r\n#define SCB_SHCSR_SVCALLPENDED_Pos 15U /*!< SCB SHCSR: SVCALLPENDED Position */\r\n#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /*!< SCB SHCSR: SVCALLPENDED Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTPENDED_Pos 14U /*!< SCB SHCSR: BUSFAULTPENDED Position */\r\n#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /*!< SCB SHCSR: BUSFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTPENDED_Pos 13U /*!< SCB SHCSR: MEMFAULTPENDED Position */\r\n#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /*!< SCB SHCSR: MEMFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTPENDED_Pos 12U /*!< SCB SHCSR: USGFAULTPENDED Position */\r\n#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /*!< SCB SHCSR: USGFAULTPENDED Mask */\r\n\r\n#define SCB_SHCSR_SYSTICKACT_Pos 11U /*!< SCB SHCSR: SYSTICKACT Position */\r\n#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /*!< SCB SHCSR: SYSTICKACT Mask */\r\n\r\n#define SCB_SHCSR_PENDSVACT_Pos 10U /*!< SCB SHCSR: PENDSVACT Position */\r\n#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /*!< SCB SHCSR: PENDSVACT Mask */\r\n\r\n#define SCB_SHCSR_MONITORACT_Pos 8U /*!< SCB SHCSR: MONITORACT Position */\r\n#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /*!< SCB SHCSR: MONITORACT Mask */\r\n\r\n#define SCB_SHCSR_SVCALLACT_Pos 7U /*!< SCB SHCSR: SVCALLACT Position */\r\n#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /*!< SCB SHCSR: SVCALLACT Mask */\r\n\r\n#define SCB_SHCSR_USGFAULTACT_Pos 3U /*!< SCB SHCSR: USGFAULTACT Position */\r\n#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /*!< SCB SHCSR: USGFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_BUSFAULTACT_Pos 1U /*!< SCB SHCSR: BUSFAULTACT Position */\r\n#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /*!< SCB SHCSR: BUSFAULTACT Mask */\r\n\r\n#define SCB_SHCSR_MEMFAULTACT_Pos 0U /*!< SCB SHCSR: MEMFAULTACT Position */\r\n#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /*<< SCB_SHCSR_MEMFAULTACT_Pos*/) /*!< SCB SHCSR: MEMFAULTACT Mask */\r\n\r\n/* SCB Configurable Fault Status Register Definitions */\r\n#define SCB_CFSR_USGFAULTSR_Pos 16U /*!< SCB CFSR: Usage Fault Status Register Position */\r\n#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /*!< SCB CFSR: Usage Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_BUSFAULTSR_Pos 8U /*!< SCB CFSR: Bus Fault Status Register Position */\r\n#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /*!< SCB CFSR: Bus Fault Status Register Mask */\r\n\r\n#define SCB_CFSR_MEMFAULTSR_Pos 0U /*!< SCB CFSR: Memory Manage Fault Status Register Position */\r\n#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /*<< SCB_CFSR_MEMFAULTSR_Pos*/) /*!< SCB CFSR: Memory Manage Fault Status Register Mask */\r\n\r\n/* MemManage Fault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_MMARVALID_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 7U) /*!< SCB CFSR (MMFSR): MMARVALID Position */\r\n#define SCB_CFSR_MMARVALID_Msk (1UL << SCB_CFSR_MMARVALID_Pos) /*!< SCB CFSR (MMFSR): MMARVALID Mask */\r\n\r\n#define SCB_CFSR_MSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 4U) /*!< SCB CFSR (MMFSR): MSTKERR Position */\r\n#define SCB_CFSR_MSTKERR_Msk (1UL << SCB_CFSR_MSTKERR_Pos) /*!< SCB CFSR (MMFSR): MSTKERR Mask */\r\n\r\n#define SCB_CFSR_MUNSTKERR_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 3U) /*!< SCB CFSR (MMFSR): MUNSTKERR Position */\r\n#define SCB_CFSR_MUNSTKERR_Msk (1UL << SCB_CFSR_MUNSTKERR_Pos) /*!< SCB CFSR (MMFSR): MUNSTKERR Mask */\r\n\r\n#define SCB_CFSR_DACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 1U) /*!< SCB CFSR (MMFSR): DACCVIOL Position */\r\n#define SCB_CFSR_DACCVIOL_Msk (1UL << SCB_CFSR_DACCVIOL_Pos) /*!< SCB CFSR (MMFSR): DACCVIOL Mask */\r\n\r\n#define SCB_CFSR_IACCVIOL_Pos (SCB_SHCSR_MEMFAULTACT_Pos + 0U) /*!< SCB CFSR (MMFSR): IACCVIOL Position */\r\n#define SCB_CFSR_IACCVIOL_Msk (1UL /*<< SCB_CFSR_IACCVIOL_Pos*/) /*!< SCB CFSR (MMFSR): IACCVIOL Mask */\r\n\r\n/* BusFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_BFARVALID_Pos (SCB_CFSR_BUSFAULTSR_Pos + 7U) /*!< SCB CFSR (BFSR): BFARVALID Position */\r\n#define SCB_CFSR_BFARVALID_Msk (1UL << SCB_CFSR_BFARVALID_Pos) /*!< SCB CFSR (BFSR): BFARVALID Mask */\r\n\r\n#define SCB_CFSR_STKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 4U) /*!< SCB CFSR (BFSR): STKERR Position */\r\n#define SCB_CFSR_STKERR_Msk (1UL << SCB_CFSR_STKERR_Pos) /*!< SCB CFSR (BFSR): STKERR Mask */\r\n\r\n#define SCB_CFSR_UNSTKERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 3U) /*!< SCB CFSR (BFSR): UNSTKERR Position */\r\n#define SCB_CFSR_UNSTKERR_Msk (1UL << SCB_CFSR_UNSTKERR_Pos) /*!< SCB CFSR (BFSR): UNSTKERR Mask */\r\n\r\n#define SCB_CFSR_IMPRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 2U) /*!< SCB CFSR (BFSR): IMPRECISERR Position */\r\n#define SCB_CFSR_IMPRECISERR_Msk (1UL << SCB_CFSR_IMPRECISERR_Pos) /*!< SCB CFSR (BFSR): IMPRECISERR Mask */\r\n\r\n#define SCB_CFSR_PRECISERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 1U) /*!< SCB CFSR (BFSR): PRECISERR Position */\r\n#define SCB_CFSR_PRECISERR_Msk (1UL << SCB_CFSR_PRECISERR_Pos) /*!< SCB CFSR (BFSR): PRECISERR Mask */\r\n\r\n#define SCB_CFSR_IBUSERR_Pos (SCB_CFSR_BUSFAULTSR_Pos + 0U) /*!< SCB CFSR (BFSR): IBUSERR Position */\r\n#define SCB_CFSR_IBUSERR_Msk (1UL << SCB_CFSR_IBUSERR_Pos) /*!< SCB CFSR (BFSR): IBUSERR Mask */\r\n\r\n/* UsageFault Status Register (part of SCB Configurable Fault Status Register) */\r\n#define SCB_CFSR_DIVBYZERO_Pos (SCB_CFSR_USGFAULTSR_Pos + 9U) /*!< SCB CFSR (UFSR): DIVBYZERO Position */\r\n#define SCB_CFSR_DIVBYZERO_Msk (1UL << SCB_CFSR_DIVBYZERO_Pos) /*!< SCB CFSR (UFSR): DIVBYZERO Mask */\r\n\r\n#define SCB_CFSR_UNALIGNED_Pos (SCB_CFSR_USGFAULTSR_Pos + 8U) /*!< SCB CFSR (UFSR): UNALIGNED Position */\r\n#define SCB_CFSR_UNALIGNED_Msk (1UL << SCB_CFSR_UNALIGNED_Pos) /*!< SCB CFSR (UFSR): UNALIGNED Mask */\r\n\r\n#define SCB_CFSR_NOCP_Pos (SCB_CFSR_USGFAULTSR_Pos + 3U) /*!< SCB CFSR (UFSR): NOCP Position */\r\n#define SCB_CFSR_NOCP_Msk (1UL << SCB_CFSR_NOCP_Pos) /*!< SCB CFSR (UFSR): NOCP Mask */\r\n\r\n#define SCB_CFSR_INVPC_Pos (SCB_CFSR_USGFAULTSR_Pos + 2U) /*!< SCB CFSR (UFSR): INVPC Position */\r\n#define SCB_CFSR_INVPC_Msk (1UL << SCB_CFSR_INVPC_Pos) /*!< SCB CFSR (UFSR): INVPC Mask */\r\n\r\n#define SCB_CFSR_INVSTATE_Pos (SCB_CFSR_USGFAULTSR_Pos + 1U) /*!< SCB CFSR (UFSR): INVSTATE Position */\r\n#define SCB_CFSR_INVSTATE_Msk (1UL << SCB_CFSR_INVSTATE_Pos) /*!< SCB CFSR (UFSR): INVSTATE Mask */\r\n\r\n#define SCB_CFSR_UNDEFINSTR_Pos (SCB_CFSR_USGFAULTSR_Pos + 0U) /*!< SCB CFSR (UFSR): UNDEFINSTR Position */\r\n#define SCB_CFSR_UNDEFINSTR_Msk (1UL << SCB_CFSR_UNDEFINSTR_Pos) /*!< SCB CFSR (UFSR): UNDEFINSTR Mask */\r\n\r\n/* SCB Hard Fault Status Register Definitions */\r\n#define SCB_HFSR_DEBUGEVT_Pos 31U /*!< SCB HFSR: DEBUGEVT Position */\r\n#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /*!< SCB HFSR: DEBUGEVT Mask */\r\n\r\n#define SCB_HFSR_FORCED_Pos 30U /*!< SCB HFSR: FORCED Position */\r\n#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /*!< SCB HFSR: FORCED Mask */\r\n\r\n#define SCB_HFSR_VECTTBL_Pos 1U /*!< SCB HFSR: VECTTBL Position */\r\n#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /*!< SCB HFSR: VECTTBL Mask */\r\n\r\n/* SCB Debug Fault Status Register Definitions */\r\n#define SCB_DFSR_EXTERNAL_Pos 4U /*!< SCB DFSR: EXTERNAL Position */\r\n#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /*!< SCB DFSR: EXTERNAL Mask */\r\n\r\n#define SCB_DFSR_VCATCH_Pos 3U /*!< SCB DFSR: VCATCH Position */\r\n#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /*!< SCB DFSR: VCATCH Mask */\r\n\r\n#define SCB_DFSR_DWTTRAP_Pos 2U /*!< SCB DFSR: DWTTRAP Position */\r\n#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /*!< SCB DFSR: DWTTRAP Mask */\r\n\r\n#define SCB_DFSR_BKPT_Pos 1U /*!< SCB DFSR: BKPT Position */\r\n#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /*!< SCB DFSR: BKPT Mask */\r\n\r\n#define SCB_DFSR_HALTED_Pos 0U /*!< SCB DFSR: HALTED Position */\r\n#define SCB_DFSR_HALTED_Msk (1UL /*<< SCB_DFSR_HALTED_Pos*/) /*!< SCB DFSR: HALTED Mask */\r\n\r\n/*@} end of group CMSIS_SCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)\r\n \\brief Type definitions for the System Control and ID Register not in the SCB\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Control and ID Register not in the SCB.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t RESERVED0[1U];\r\n __IM uint32_t ICTR; /*!< Offset: 0x004 (R/ ) Interrupt Controller Type Register */\r\n __IOM uint32_t ACTLR; /*!< Offset: 0x008 (R/W) Auxiliary Control Register */\r\n} SCnSCB_Type;\r\n\r\n/* Interrupt Controller Type Register Definitions */\r\n#define SCnSCB_ICTR_INTLINESNUM_Pos 0U /*!< ICTR: INTLINESNUM Position */\r\n#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /*<< SCnSCB_ICTR_INTLINESNUM_Pos*/) /*!< ICTR: INTLINESNUM Mask */\r\n\r\n/* Auxiliary Control Register Definitions */\r\n#define SCnSCB_ACTLR_DISFOLD_Pos 2U /*!< ACTLR: DISFOLD Position */\r\n#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /*!< ACTLR: DISFOLD Mask */\r\n\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1U /*!< ACTLR: DISDEFWBUF Position */\r\n#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /*!< ACTLR: DISDEFWBUF Mask */\r\n\r\n#define SCnSCB_ACTLR_DISMCYCINT_Pos 0U /*!< ACTLR: DISMCYCINT Position */\r\n#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /*<< SCnSCB_ACTLR_DISMCYCINT_Pos*/) /*!< ACTLR: DISMCYCINT Mask */\r\n\r\n/*@} end of group CMSIS_SCnotSCB */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_SysTick System Tick Timer (SysTick)\r\n \\brief Type definitions for the System Timer Registers.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the System Timer (SysTick).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) SysTick Control and Status Register */\r\n __IOM uint32_t LOAD; /*!< Offset: 0x004 (R/W) SysTick Reload Value Register */\r\n __IOM uint32_t VAL; /*!< Offset: 0x008 (R/W) SysTick Current Value Register */\r\n __IM uint32_t CALIB; /*!< Offset: 0x00C (R/ ) SysTick Calibration Register */\r\n} SysTick_Type;\r\n\r\n/* SysTick Control / Status Register Definitions */\r\n#define SysTick_CTRL_COUNTFLAG_Pos 16U /*!< SysTick CTRL: COUNTFLAG Position */\r\n#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /*!< SysTick CTRL: COUNTFLAG Mask */\r\n\r\n#define SysTick_CTRL_CLKSOURCE_Pos 2U /*!< SysTick CTRL: CLKSOURCE Position */\r\n#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /*!< SysTick CTRL: CLKSOURCE Mask */\r\n\r\n#define SysTick_CTRL_TICKINT_Pos 1U /*!< SysTick CTRL: TICKINT Position */\r\n#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /*!< SysTick CTRL: TICKINT Mask */\r\n\r\n#define SysTick_CTRL_ENABLE_Pos 0U /*!< SysTick CTRL: ENABLE Position */\r\n#define SysTick_CTRL_ENABLE_Msk (1UL /*<< SysTick_CTRL_ENABLE_Pos*/) /*!< SysTick CTRL: ENABLE Mask */\r\n\r\n/* SysTick Reload Register Definitions */\r\n#define SysTick_LOAD_RELOAD_Pos 0U /*!< SysTick LOAD: RELOAD Position */\r\n#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/) /*!< SysTick LOAD: RELOAD Mask */\r\n\r\n/* SysTick Current Register Definitions */\r\n#define SysTick_VAL_CURRENT_Pos 0U /*!< SysTick VAL: CURRENT Position */\r\n#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/) /*!< SysTick VAL: CURRENT Mask */\r\n\r\n/* SysTick Calibration Register Definitions */\r\n#define SysTick_CALIB_NOREF_Pos 31U /*!< SysTick CALIB: NOREF Position */\r\n#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /*!< SysTick CALIB: NOREF Mask */\r\n\r\n#define SysTick_CALIB_SKEW_Pos 30U /*!< SysTick CALIB: SKEW Position */\r\n#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /*!< SysTick CALIB: SKEW Mask */\r\n\r\n#define SysTick_CALIB_TENMS_Pos 0U /*!< SysTick CALIB: TENMS Position */\r\n#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/) /*!< SysTick CALIB: TENMS Mask */\r\n\r\n/*@} end of group CMSIS_SysTick */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)\r\n \\brief Type definitions for the Instrumentation Trace Macrocell (ITM)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).\r\n */\r\ntypedef struct\r\n{\r\n __OM union\r\n {\r\n __OM uint8_t u8; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit */\r\n __OM uint16_t u16; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit */\r\n __OM uint32_t u32; /*!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit */\r\n } PORT [32U]; /*!< Offset: 0x000 ( /W) ITM Stimulus Port Registers */\r\n uint32_t RESERVED0[864U];\r\n __IOM uint32_t TER; /*!< Offset: 0xE00 (R/W) ITM Trace Enable Register */\r\n uint32_t RESERVED1[15U];\r\n __IOM uint32_t TPR; /*!< Offset: 0xE40 (R/W) ITM Trace Privilege Register */\r\n uint32_t RESERVED2[15U];\r\n __IOM uint32_t TCR; /*!< Offset: 0xE80 (R/W) ITM Trace Control Register */\r\n uint32_t RESERVED3[32U];\r\n uint32_t RESERVED4[43U];\r\n __OM uint32_t LAR; /*!< Offset: 0xFB0 ( /W) ITM Lock Access Register */\r\n __IM uint32_t LSR; /*!< Offset: 0xFB4 (R/ ) ITM Lock Status Register */\r\n uint32_t RESERVED5[6U];\r\n __IM uint32_t PID4; /*!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 */\r\n __IM uint32_t PID5; /*!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 */\r\n __IM uint32_t PID6; /*!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 */\r\n __IM uint32_t PID7; /*!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 */\r\n __IM uint32_t PID0; /*!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 */\r\n __IM uint32_t PID1; /*!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 */\r\n __IM uint32_t PID2; /*!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 */\r\n __IM uint32_t PID3; /*!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 */\r\n __IM uint32_t CID0; /*!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 */\r\n __IM uint32_t CID1; /*!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 */\r\n __IM uint32_t CID2; /*!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 */\r\n __IM uint32_t CID3; /*!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 */\r\n} ITM_Type;\r\n\r\n/* ITM Trace Privilege Register Definitions */\r\n#define ITM_TPR_PRIVMASK_Pos 0U /*!< ITM TPR: PRIVMASK Position */\r\n#define ITM_TPR_PRIVMASK_Msk (0xFUL /*<< ITM_TPR_PRIVMASK_Pos*/) /*!< ITM TPR: PRIVMASK Mask */\r\n\r\n/* ITM Trace Control Register Definitions */\r\n#define ITM_TCR_BUSY_Pos 23U /*!< ITM TCR: BUSY Position */\r\n#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /*!< ITM TCR: BUSY Mask */\r\n\r\n#define ITM_TCR_TraceBusID_Pos 16U /*!< ITM TCR: ATBID Position */\r\n#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /*!< ITM TCR: ATBID Mask */\r\n\r\n#define ITM_TCR_GTSFREQ_Pos 10U /*!< ITM TCR: Global timestamp frequency Position */\r\n#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /*!< ITM TCR: Global timestamp frequency Mask */\r\n\r\n#define ITM_TCR_TSPrescale_Pos 8U /*!< ITM TCR: TSPrescale Position */\r\n#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /*!< ITM TCR: TSPrescale Mask */\r\n\r\n#define ITM_TCR_SWOENA_Pos 4U /*!< ITM TCR: SWOENA Position */\r\n#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /*!< ITM TCR: SWOENA Mask */\r\n\r\n#define ITM_TCR_DWTENA_Pos 3U /*!< ITM TCR: DWTENA Position */\r\n#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /*!< ITM TCR: DWTENA Mask */\r\n\r\n#define ITM_TCR_SYNCENA_Pos 2U /*!< ITM TCR: SYNCENA Position */\r\n#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /*!< ITM TCR: SYNCENA Mask */\r\n\r\n#define ITM_TCR_TSENA_Pos 1U /*!< ITM TCR: TSENA Position */\r\n#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /*!< ITM TCR: TSENA Mask */\r\n\r\n#define ITM_TCR_ITMENA_Pos 0U /*!< ITM TCR: ITM Enable bit Position */\r\n#define ITM_TCR_ITMENA_Msk (1UL /*<< ITM_TCR_ITMENA_Pos*/) /*!< ITM TCR: ITM Enable bit Mask */\r\n\r\n/* ITM Lock Status Register Definitions */\r\n#define ITM_LSR_ByteAcc_Pos 2U /*!< ITM LSR: ByteAcc Position */\r\n#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /*!< ITM LSR: ByteAcc Mask */\r\n\r\n#define ITM_LSR_Access_Pos 1U /*!< ITM LSR: Access Position */\r\n#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /*!< ITM LSR: Access Mask */\r\n\r\n#define ITM_LSR_Present_Pos 0U /*!< ITM LSR: Present Position */\r\n#define ITM_LSR_Present_Msk (1UL /*<< ITM_LSR_Present_Pos*/) /*!< ITM LSR: Present Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_ITM */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)\r\n \\brief Type definitions for the Data Watchpoint and Trace (DWT)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Data Watchpoint and Trace Register (DWT).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t CTRL; /*!< Offset: 0x000 (R/W) Control Register */\r\n __IOM uint32_t CYCCNT; /*!< Offset: 0x004 (R/W) Cycle Count Register */\r\n __IOM uint32_t CPICNT; /*!< Offset: 0x008 (R/W) CPI Count Register */\r\n __IOM uint32_t EXCCNT; /*!< Offset: 0x00C (R/W) Exception Overhead Count Register */\r\n __IOM uint32_t SLEEPCNT; /*!< Offset: 0x010 (R/W) Sleep Count Register */\r\n __IOM uint32_t LSUCNT; /*!< Offset: 0x014 (R/W) LSU Count Register */\r\n __IOM uint32_t FOLDCNT; /*!< Offset: 0x018 (R/W) Folded-instruction Count Register */\r\n __IM uint32_t PCSR; /*!< Offset: 0x01C (R/ ) Program Counter Sample Register */\r\n __IOM uint32_t COMP0; /*!< Offset: 0x020 (R/W) Comparator Register 0 */\r\n __IOM uint32_t MASK0; /*!< Offset: 0x024 (R/W) Mask Register 0 */\r\n __IOM uint32_t FUNCTION0; /*!< Offset: 0x028 (R/W) Function Register 0 */\r\n uint32_t RESERVED0[1U];\r\n __IOM uint32_t COMP1; /*!< Offset: 0x030 (R/W) Comparator Register 1 */\r\n __IOM uint32_t MASK1; /*!< Offset: 0x034 (R/W) Mask Register 1 */\r\n __IOM uint32_t FUNCTION1; /*!< Offset: 0x038 (R/W) Function Register 1 */\r\n uint32_t RESERVED1[1U];\r\n __IOM uint32_t COMP2; /*!< Offset: 0x040 (R/W) Comparator Register 2 */\r\n __IOM uint32_t MASK2; /*!< Offset: 0x044 (R/W) Mask Register 2 */\r\n __IOM uint32_t FUNCTION2; /*!< Offset: 0x048 (R/W) Function Register 2 */\r\n uint32_t RESERVED2[1U];\r\n __IOM uint32_t COMP3; /*!< Offset: 0x050 (R/W) Comparator Register 3 */\r\n __IOM uint32_t MASK3; /*!< Offset: 0x054 (R/W) Mask Register 3 */\r\n __IOM uint32_t FUNCTION3; /*!< Offset: 0x058 (R/W) Function Register 3 */\r\n} DWT_Type;\r\n\r\n/* DWT Control Register Definitions */\r\n#define DWT_CTRL_NUMCOMP_Pos 28U /*!< DWT CTRL: NUMCOMP Position */\r\n#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /*!< DWT CTRL: NUMCOMP Mask */\r\n\r\n#define DWT_CTRL_NOTRCPKT_Pos 27U /*!< DWT CTRL: NOTRCPKT Position */\r\n#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /*!< DWT CTRL: NOTRCPKT Mask */\r\n\r\n#define DWT_CTRL_NOEXTTRIG_Pos 26U /*!< DWT CTRL: NOEXTTRIG Position */\r\n#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /*!< DWT CTRL: NOEXTTRIG Mask */\r\n\r\n#define DWT_CTRL_NOCYCCNT_Pos 25U /*!< DWT CTRL: NOCYCCNT Position */\r\n#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /*!< DWT CTRL: NOCYCCNT Mask */\r\n\r\n#define DWT_CTRL_NOPRFCNT_Pos 24U /*!< DWT CTRL: NOPRFCNT Position */\r\n#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /*!< DWT CTRL: NOPRFCNT Mask */\r\n\r\n#define DWT_CTRL_CYCEVTENA_Pos 22U /*!< DWT CTRL: CYCEVTENA Position */\r\n#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /*!< DWT CTRL: CYCEVTENA Mask */\r\n\r\n#define DWT_CTRL_FOLDEVTENA_Pos 21U /*!< DWT CTRL: FOLDEVTENA Position */\r\n#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /*!< DWT CTRL: FOLDEVTENA Mask */\r\n\r\n#define DWT_CTRL_LSUEVTENA_Pos 20U /*!< DWT CTRL: LSUEVTENA Position */\r\n#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /*!< DWT CTRL: LSUEVTENA Mask */\r\n\r\n#define DWT_CTRL_SLEEPEVTENA_Pos 19U /*!< DWT CTRL: SLEEPEVTENA Position */\r\n#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /*!< DWT CTRL: SLEEPEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCEVTENA_Pos 18U /*!< DWT CTRL: EXCEVTENA Position */\r\n#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /*!< DWT CTRL: EXCEVTENA Mask */\r\n\r\n#define DWT_CTRL_CPIEVTENA_Pos 17U /*!< DWT CTRL: CPIEVTENA Position */\r\n#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /*!< DWT CTRL: CPIEVTENA Mask */\r\n\r\n#define DWT_CTRL_EXCTRCENA_Pos 16U /*!< DWT CTRL: EXCTRCENA Position */\r\n#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /*!< DWT CTRL: EXCTRCENA Mask */\r\n\r\n#define DWT_CTRL_PCSAMPLENA_Pos 12U /*!< DWT CTRL: PCSAMPLENA Position */\r\n#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /*!< DWT CTRL: PCSAMPLENA Mask */\r\n\r\n#define DWT_CTRL_SYNCTAP_Pos 10U /*!< DWT CTRL: SYNCTAP Position */\r\n#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /*!< DWT CTRL: SYNCTAP Mask */\r\n\r\n#define DWT_CTRL_CYCTAP_Pos 9U /*!< DWT CTRL: CYCTAP Position */\r\n#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /*!< DWT CTRL: CYCTAP Mask */\r\n\r\n#define DWT_CTRL_POSTINIT_Pos 5U /*!< DWT CTRL: POSTINIT Position */\r\n#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /*!< DWT CTRL: POSTINIT Mask */\r\n\r\n#define DWT_CTRL_POSTPRESET_Pos 1U /*!< DWT CTRL: POSTPRESET Position */\r\n#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /*!< DWT CTRL: POSTPRESET Mask */\r\n\r\n#define DWT_CTRL_CYCCNTENA_Pos 0U /*!< DWT CTRL: CYCCNTENA Position */\r\n#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /*<< DWT_CTRL_CYCCNTENA_Pos*/) /*!< DWT CTRL: CYCCNTENA Mask */\r\n\r\n/* DWT CPI Count Register Definitions */\r\n#define DWT_CPICNT_CPICNT_Pos 0U /*!< DWT CPICNT: CPICNT Position */\r\n#define DWT_CPICNT_CPICNT_Msk (0xFFUL /*<< DWT_CPICNT_CPICNT_Pos*/) /*!< DWT CPICNT: CPICNT Mask */\r\n\r\n/* DWT Exception Overhead Count Register Definitions */\r\n#define DWT_EXCCNT_EXCCNT_Pos 0U /*!< DWT EXCCNT: EXCCNT Position */\r\n#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /*<< DWT_EXCCNT_EXCCNT_Pos*/) /*!< DWT EXCCNT: EXCCNT Mask */\r\n\r\n/* DWT Sleep Count Register Definitions */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Pos 0U /*!< DWT SLEEPCNT: SLEEPCNT Position */\r\n#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /*<< DWT_SLEEPCNT_SLEEPCNT_Pos*/) /*!< DWT SLEEPCNT: SLEEPCNT Mask */\r\n\r\n/* DWT LSU Count Register Definitions */\r\n#define DWT_LSUCNT_LSUCNT_Pos 0U /*!< DWT LSUCNT: LSUCNT Position */\r\n#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /*<< DWT_LSUCNT_LSUCNT_Pos*/) /*!< DWT LSUCNT: LSUCNT Mask */\r\n\r\n/* DWT Folded-instruction Count Register Definitions */\r\n#define DWT_FOLDCNT_FOLDCNT_Pos 0U /*!< DWT FOLDCNT: FOLDCNT Position */\r\n#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /*<< DWT_FOLDCNT_FOLDCNT_Pos*/) /*!< DWT FOLDCNT: FOLDCNT Mask */\r\n\r\n/* DWT Comparator Mask Register Definitions */\r\n#define DWT_MASK_MASK_Pos 0U /*!< DWT MASK: MASK Position */\r\n#define DWT_MASK_MASK_Msk (0x1FUL /*<< DWT_MASK_MASK_Pos*/) /*!< DWT MASK: MASK Mask */\r\n\r\n/* DWT Comparator Function Register Definitions */\r\n#define DWT_FUNCTION_MATCHED_Pos 24U /*!< DWT FUNCTION: MATCHED Position */\r\n#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /*!< DWT FUNCTION: MATCHED Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR1_Pos 16U /*!< DWT FUNCTION: DATAVADDR1 Position */\r\n#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /*!< DWT FUNCTION: DATAVADDR1 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVADDR0_Pos 12U /*!< DWT FUNCTION: DATAVADDR0 Position */\r\n#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /*!< DWT FUNCTION: DATAVADDR0 Mask */\r\n\r\n#define DWT_FUNCTION_DATAVSIZE_Pos 10U /*!< DWT FUNCTION: DATAVSIZE Position */\r\n#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /*!< DWT FUNCTION: DATAVSIZE Mask */\r\n\r\n#define DWT_FUNCTION_LNK1ENA_Pos 9U /*!< DWT FUNCTION: LNK1ENA Position */\r\n#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /*!< DWT FUNCTION: LNK1ENA Mask */\r\n\r\n#define DWT_FUNCTION_DATAVMATCH_Pos 8U /*!< DWT FUNCTION: DATAVMATCH Position */\r\n#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /*!< DWT FUNCTION: DATAVMATCH Mask */\r\n\r\n#define DWT_FUNCTION_CYCMATCH_Pos 7U /*!< DWT FUNCTION: CYCMATCH Position */\r\n#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /*!< DWT FUNCTION: CYCMATCH Mask */\r\n\r\n#define DWT_FUNCTION_EMITRANGE_Pos 5U /*!< DWT FUNCTION: EMITRANGE Position */\r\n#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /*!< DWT FUNCTION: EMITRANGE Mask */\r\n\r\n#define DWT_FUNCTION_FUNCTION_Pos 0U /*!< DWT FUNCTION: FUNCTION Position */\r\n#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /*<< DWT_FUNCTION_FUNCTION_Pos*/) /*!< DWT FUNCTION: FUNCTION Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_DWT */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_TPI Trace Port Interface (TPI)\r\n \\brief Type definitions for the Trace Port Interface (TPI)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Trace Port Interface Register (TPI).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t SSPSR; /*!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register */\r\n __IOM uint32_t CSPSR; /*!< Offset: 0x004 (R/W) Current Parallel Port Size Register */\r\n uint32_t RESERVED0[2U];\r\n __IOM uint32_t ACPR; /*!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register */\r\n uint32_t RESERVED1[55U];\r\n __IOM uint32_t SPPR; /*!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register */\r\n uint32_t RESERVED2[131U];\r\n __IM uint32_t FFSR; /*!< Offset: 0x300 (R/ ) Formatter and Flush Status Register */\r\n __IOM uint32_t FFCR; /*!< Offset: 0x304 (R/W) Formatter and Flush Control Register */\r\n __IM uint32_t FSCR; /*!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register */\r\n uint32_t RESERVED3[759U];\r\n __IM uint32_t TRIGGER; /*!< Offset: 0xEE8 (R/ ) TRIGGER Register */\r\n __IM uint32_t FIFO0; /*!< Offset: 0xEEC (R/ ) Integration ETM Data */\r\n __IM uint32_t ITATBCTR2; /*!< Offset: 0xEF0 (R/ ) ITATBCTR2 */\r\n uint32_t RESERVED4[1U];\r\n __IM uint32_t ITATBCTR0; /*!< Offset: 0xEF8 (R/ ) ITATBCTR0 */\r\n __IM uint32_t FIFO1; /*!< Offset: 0xEFC (R/ ) Integration ITM Data */\r\n __IOM uint32_t ITCTRL; /*!< Offset: 0xF00 (R/W) Integration Mode Control */\r\n uint32_t RESERVED5[39U];\r\n __IOM uint32_t CLAIMSET; /*!< Offset: 0xFA0 (R/W) Claim tag set */\r\n __IOM uint32_t CLAIMCLR; /*!< Offset: 0xFA4 (R/W) Claim tag clear */\r\n uint32_t RESERVED7[8U];\r\n __IM uint32_t DEVID; /*!< Offset: 0xFC8 (R/ ) TPIU_DEVID */\r\n __IM uint32_t DEVTYPE; /*!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE */\r\n} TPI_Type;\r\n\r\n/* TPI Asynchronous Clock Prescaler Register Definitions */\r\n#define TPI_ACPR_PRESCALER_Pos 0U /*!< TPI ACPR: PRESCALER Position */\r\n#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /*<< TPI_ACPR_PRESCALER_Pos*/) /*!< TPI ACPR: PRESCALER Mask */\r\n\r\n/* TPI Selected Pin Protocol Register Definitions */\r\n#define TPI_SPPR_TXMODE_Pos 0U /*!< TPI SPPR: TXMODE Position */\r\n#define TPI_SPPR_TXMODE_Msk (0x3UL /*<< TPI_SPPR_TXMODE_Pos*/) /*!< TPI SPPR: TXMODE Mask */\r\n\r\n/* TPI Formatter and Flush Status Register Definitions */\r\n#define TPI_FFSR_FtNonStop_Pos 3U /*!< TPI FFSR: FtNonStop Position */\r\n#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /*!< TPI FFSR: FtNonStop Mask */\r\n\r\n#define TPI_FFSR_TCPresent_Pos 2U /*!< TPI FFSR: TCPresent Position */\r\n#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /*!< TPI FFSR: TCPresent Mask */\r\n\r\n#define TPI_FFSR_FtStopped_Pos 1U /*!< TPI FFSR: FtStopped Position */\r\n#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /*!< TPI FFSR: FtStopped Mask */\r\n\r\n#define TPI_FFSR_FlInProg_Pos 0U /*!< TPI FFSR: FlInProg Position */\r\n#define TPI_FFSR_FlInProg_Msk (0x1UL /*<< TPI_FFSR_FlInProg_Pos*/) /*!< TPI FFSR: FlInProg Mask */\r\n\r\n/* TPI Formatter and Flush Control Register Definitions */\r\n#define TPI_FFCR_TrigIn_Pos 8U /*!< TPI FFCR: TrigIn Position */\r\n#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /*!< TPI FFCR: TrigIn Mask */\r\n\r\n#define TPI_FFCR_EnFCont_Pos 1U /*!< TPI FFCR: EnFCont Position */\r\n#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /*!< TPI FFCR: EnFCont Mask */\r\n\r\n/* TPI TRIGGER Register Definitions */\r\n#define TPI_TRIGGER_TRIGGER_Pos 0U /*!< TPI TRIGGER: TRIGGER Position */\r\n#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /*<< TPI_TRIGGER_TRIGGER_Pos*/) /*!< TPI TRIGGER: TRIGGER Mask */\r\n\r\n/* TPI Integration ETM Data Register Definitions (FIFO0) */\r\n#define TPI_FIFO0_ITM_ATVALID_Pos 29U /*!< TPI FIFO0: ITM_ATVALID Position */\r\n#define TPI_FIFO0_ITM_ATVALID_Msk (0x1UL << TPI_FIFO0_ITM_ATVALID_Pos) /*!< TPI FIFO0: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ITM_bytecount_Pos 27U /*!< TPI FIFO0: ITM_bytecount Position */\r\n#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /*!< TPI FIFO0: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM_ATVALID_Pos 26U /*!< TPI FIFO0: ETM_ATVALID Position */\r\n#define TPI_FIFO0_ETM_ATVALID_Msk (0x1UL << TPI_FIFO0_ETM_ATVALID_Pos) /*!< TPI FIFO0: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO0_ETM_bytecount_Pos 24U /*!< TPI FIFO0: ETM_bytecount Position */\r\n#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /*!< TPI FIFO0: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO0_ETM2_Pos 16U /*!< TPI FIFO0: ETM2 Position */\r\n#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /*!< TPI FIFO0: ETM2 Mask */\r\n\r\n#define TPI_FIFO0_ETM1_Pos 8U /*!< TPI FIFO0: ETM1 Position */\r\n#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /*!< TPI FIFO0: ETM1 Mask */\r\n\r\n#define TPI_FIFO0_ETM0_Pos 0U /*!< TPI FIFO0: ETM0 Position */\r\n#define TPI_FIFO0_ETM0_Msk (0xFFUL /*<< TPI_FIFO0_ETM0_Pos*/) /*!< TPI FIFO0: ETM0 Mask */\r\n\r\n/* TPI ITATBCTR2 Register Definitions */\r\n#define TPI_ITATBCTR2_ATREADY2_Pos 0U /*!< TPI ITATBCTR2: ATREADY2 Position */\r\n#define TPI_ITATBCTR2_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY2_Pos*/) /*!< TPI ITATBCTR2: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR2_ATREADY1_Pos 0U /*!< TPI ITATBCTR2: ATREADY1 Position */\r\n#define TPI_ITATBCTR2_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR2_ATREADY1_Pos*/) /*!< TPI ITATBCTR2: ATREADY1 Mask */\r\n\r\n/* TPI Integration ITM Data Register Definitions (FIFO1) */\r\n#define TPI_FIFO1_ITM_ATVALID_Pos 29U /*!< TPI FIFO1: ITM_ATVALID Position */\r\n#define TPI_FIFO1_ITM_ATVALID_Msk (0x1UL << TPI_FIFO1_ITM_ATVALID_Pos) /*!< TPI FIFO1: ITM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ITM_bytecount_Pos 27U /*!< TPI FIFO1: ITM_bytecount Position */\r\n#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /*!< TPI FIFO1: ITM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ETM_ATVALID_Pos 26U /*!< TPI FIFO1: ETM_ATVALID Position */\r\n#define TPI_FIFO1_ETM_ATVALID_Msk (0x1UL << TPI_FIFO1_ETM_ATVALID_Pos) /*!< TPI FIFO1: ETM_ATVALID Mask */\r\n\r\n#define TPI_FIFO1_ETM_bytecount_Pos 24U /*!< TPI FIFO1: ETM_bytecount Position */\r\n#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /*!< TPI FIFO1: ETM_bytecount Mask */\r\n\r\n#define TPI_FIFO1_ITM2_Pos 16U /*!< TPI FIFO1: ITM2 Position */\r\n#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /*!< TPI FIFO1: ITM2 Mask */\r\n\r\n#define TPI_FIFO1_ITM1_Pos 8U /*!< TPI FIFO1: ITM1 Position */\r\n#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /*!< TPI FIFO1: ITM1 Mask */\r\n\r\n#define TPI_FIFO1_ITM0_Pos 0U /*!< TPI FIFO1: ITM0 Position */\r\n#define TPI_FIFO1_ITM0_Msk (0xFFUL /*<< TPI_FIFO1_ITM0_Pos*/) /*!< TPI FIFO1: ITM0 Mask */\r\n\r\n/* TPI ITATBCTR0 Register Definitions */\r\n#define TPI_ITATBCTR0_ATREADY2_Pos 0U /*!< TPI ITATBCTR0: ATREADY2 Position */\r\n#define TPI_ITATBCTR0_ATREADY2_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY2_Pos*/) /*!< TPI ITATBCTR0: ATREADY2 Mask */\r\n\r\n#define TPI_ITATBCTR0_ATREADY1_Pos 0U /*!< TPI ITATBCTR0: ATREADY1 Position */\r\n#define TPI_ITATBCTR0_ATREADY1_Msk (0x1UL /*<< TPI_ITATBCTR0_ATREADY1_Pos*/) /*!< TPI ITATBCTR0: ATREADY1 Mask */\r\n\r\n/* TPI Integration Mode Control Register Definitions */\r\n#define TPI_ITCTRL_Mode_Pos 0U /*!< TPI ITCTRL: Mode Position */\r\n#define TPI_ITCTRL_Mode_Msk (0x3UL /*<< TPI_ITCTRL_Mode_Pos*/) /*!< TPI ITCTRL: Mode Mask */\r\n\r\n/* TPI DEVID Register Definitions */\r\n#define TPI_DEVID_NRZVALID_Pos 11U /*!< TPI DEVID: NRZVALID Position */\r\n#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /*!< TPI DEVID: NRZVALID Mask */\r\n\r\n#define TPI_DEVID_MANCVALID_Pos 10U /*!< TPI DEVID: MANCVALID Position */\r\n#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /*!< TPI DEVID: MANCVALID Mask */\r\n\r\n#define TPI_DEVID_PTINVALID_Pos 9U /*!< TPI DEVID: PTINVALID Position */\r\n#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /*!< TPI DEVID: PTINVALID Mask */\r\n\r\n#define TPI_DEVID_MinBufSz_Pos 6U /*!< TPI DEVID: MinBufSz Position */\r\n#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /*!< TPI DEVID: MinBufSz Mask */\r\n\r\n#define TPI_DEVID_AsynClkIn_Pos 5U /*!< TPI DEVID: AsynClkIn Position */\r\n#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /*!< TPI DEVID: AsynClkIn Mask */\r\n\r\n#define TPI_DEVID_NrTraceInput_Pos 0U /*!< TPI DEVID: NrTraceInput Position */\r\n#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /*<< TPI_DEVID_NrTraceInput_Pos*/) /*!< TPI DEVID: NrTraceInput Mask */\r\n\r\n/* TPI DEVTYPE Register Definitions */\r\n#define TPI_DEVTYPE_SubType_Pos 4U /*!< TPI DEVTYPE: SubType Position */\r\n#define TPI_DEVTYPE_SubType_Msk (0xFUL /*<< TPI_DEVTYPE_SubType_Pos*/) /*!< TPI DEVTYPE: SubType Mask */\r\n\r\n#define TPI_DEVTYPE_MajorType_Pos 0U /*!< TPI DEVTYPE: MajorType Position */\r\n#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /*!< TPI DEVTYPE: MajorType Mask */\r\n\r\n/*@}*/ /* end of group CMSIS_TPI */\r\n\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_MPU Memory Protection Unit (MPU)\r\n \\brief Type definitions for the Memory Protection Unit (MPU)\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Memory Protection Unit (MPU).\r\n */\r\ntypedef struct\r\n{\r\n __IM uint32_t TYPE; /*!< Offset: 0x000 (R/ ) MPU Type Register */\r\n __IOM uint32_t CTRL; /*!< Offset: 0x004 (R/W) MPU Control Register */\r\n __IOM uint32_t RNR; /*!< Offset: 0x008 (R/W) MPU Region RNRber Register */\r\n __IOM uint32_t RBAR; /*!< Offset: 0x00C (R/W) MPU Region Base Address Register */\r\n __IOM uint32_t RASR; /*!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A1; /*!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register */\r\n __IOM uint32_t RASR_A1; /*!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A2; /*!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register */\r\n __IOM uint32_t RASR_A2; /*!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register */\r\n __IOM uint32_t RBAR_A3; /*!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register */\r\n __IOM uint32_t RASR_A3; /*!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register */\r\n} MPU_Type;\r\n\r\n/* MPU Type Register Definitions */\r\n#define MPU_TYPE_IREGION_Pos 16U /*!< MPU TYPE: IREGION Position */\r\n#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /*!< MPU TYPE: IREGION Mask */\r\n\r\n#define MPU_TYPE_DREGION_Pos 8U /*!< MPU TYPE: DREGION Position */\r\n#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /*!< MPU TYPE: DREGION Mask */\r\n\r\n#define MPU_TYPE_SEPARATE_Pos 0U /*!< MPU TYPE: SEPARATE Position */\r\n#define MPU_TYPE_SEPARATE_Msk (1UL /*<< MPU_TYPE_SEPARATE_Pos*/) /*!< MPU TYPE: SEPARATE Mask */\r\n\r\n/* MPU Control Register Definitions */\r\n#define MPU_CTRL_PRIVDEFENA_Pos 2U /*!< MPU CTRL: PRIVDEFENA Position */\r\n#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /*!< MPU CTRL: PRIVDEFENA Mask */\r\n\r\n#define MPU_CTRL_HFNMIENA_Pos 1U /*!< MPU CTRL: HFNMIENA Position */\r\n#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /*!< MPU CTRL: HFNMIENA Mask */\r\n\r\n#define MPU_CTRL_ENABLE_Pos 0U /*!< MPU CTRL: ENABLE Position */\r\n#define MPU_CTRL_ENABLE_Msk (1UL /*<< MPU_CTRL_ENABLE_Pos*/) /*!< MPU CTRL: ENABLE Mask */\r\n\r\n/* MPU Region Number Register Definitions */\r\n#define MPU_RNR_REGION_Pos 0U /*!< MPU RNR: REGION Position */\r\n#define MPU_RNR_REGION_Msk (0xFFUL /*<< MPU_RNR_REGION_Pos*/) /*!< MPU RNR: REGION Mask */\r\n\r\n/* MPU Region Base Address Register Definitions */\r\n#define MPU_RBAR_ADDR_Pos 5U /*!< MPU RBAR: ADDR Position */\r\n#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /*!< MPU RBAR: ADDR Mask */\r\n\r\n#define MPU_RBAR_VALID_Pos 4U /*!< MPU RBAR: VALID Position */\r\n#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /*!< MPU RBAR: VALID Mask */\r\n\r\n#define MPU_RBAR_REGION_Pos 0U /*!< MPU RBAR: REGION Position */\r\n#define MPU_RBAR_REGION_Msk (0xFUL /*<< MPU_RBAR_REGION_Pos*/) /*!< MPU RBAR: REGION Mask */\r\n\r\n/* MPU Region Attribute and Size Register Definitions */\r\n#define MPU_RASR_ATTRS_Pos 16U /*!< MPU RASR: MPU Region Attribute field Position */\r\n#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /*!< MPU RASR: MPU Region Attribute field Mask */\r\n\r\n#define MPU_RASR_XN_Pos 28U /*!< MPU RASR: ATTRS.XN Position */\r\n#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /*!< MPU RASR: ATTRS.XN Mask */\r\n\r\n#define MPU_RASR_AP_Pos 24U /*!< MPU RASR: ATTRS.AP Position */\r\n#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /*!< MPU RASR: ATTRS.AP Mask */\r\n\r\n#define MPU_RASR_TEX_Pos 19U /*!< MPU RASR: ATTRS.TEX Position */\r\n#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /*!< MPU RASR: ATTRS.TEX Mask */\r\n\r\n#define MPU_RASR_S_Pos 18U /*!< MPU RASR: ATTRS.S Position */\r\n#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /*!< MPU RASR: ATTRS.S Mask */\r\n\r\n#define MPU_RASR_C_Pos 17U /*!< MPU RASR: ATTRS.C Position */\r\n#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /*!< MPU RASR: ATTRS.C Mask */\r\n\r\n#define MPU_RASR_B_Pos 16U /*!< MPU RASR: ATTRS.B Position */\r\n#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /*!< MPU RASR: ATTRS.B Mask */\r\n\r\n#define MPU_RASR_SRD_Pos 8U /*!< MPU RASR: Sub-Region Disable Position */\r\n#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /*!< MPU RASR: Sub-Region Disable Mask */\r\n\r\n#define MPU_RASR_SIZE_Pos 1U /*!< MPU RASR: Region Size Field Position */\r\n#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /*!< MPU RASR: Region Size Field Mask */\r\n\r\n#define MPU_RASR_ENABLE_Pos 0U /*!< MPU RASR: Region enable bit Position */\r\n#define MPU_RASR_ENABLE_Msk (1UL /*<< MPU_RASR_ENABLE_Pos*/) /*!< MPU RASR: Region enable bit Disable Mask */\r\n\r\n/*@} end of group CMSIS_MPU */\r\n#endif\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)\r\n \\brief Type definitions for the Core Debug Registers\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Structure type to access the Core Debug Register (CoreDebug).\r\n */\r\ntypedef struct\r\n{\r\n __IOM uint32_t DHCSR; /*!< Offset: 0x000 (R/W) Debug Halting Control and Status Register */\r\n __OM uint32_t DCRSR; /*!< Offset: 0x004 ( /W) Debug Core Register Selector Register */\r\n __IOM uint32_t DCRDR; /*!< Offset: 0x008 (R/W) Debug Core Register Data Register */\r\n __IOM uint32_t DEMCR; /*!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register */\r\n} CoreDebug_Type;\r\n\r\n/* Debug Halting Control and Status Register Definitions */\r\n#define CoreDebug_DHCSR_DBGKEY_Pos 16U /*!< CoreDebug DHCSR: DBGKEY Position */\r\n#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /*!< CoreDebug DHCSR: DBGKEY Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RESET_ST_Pos 25U /*!< CoreDebug DHCSR: S_RESET_ST Position */\r\n#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /*!< CoreDebug DHCSR: S_RESET_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24U /*!< CoreDebug DHCSR: S_RETIRE_ST Position */\r\n#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /*!< CoreDebug DHCSR: S_RETIRE_ST Mask */\r\n\r\n#define CoreDebug_DHCSR_S_LOCKUP_Pos 19U /*!< CoreDebug DHCSR: S_LOCKUP Position */\r\n#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /*!< CoreDebug DHCSR: S_LOCKUP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_SLEEP_Pos 18U /*!< CoreDebug DHCSR: S_SLEEP Position */\r\n#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /*!< CoreDebug DHCSR: S_SLEEP Mask */\r\n\r\n#define CoreDebug_DHCSR_S_HALT_Pos 17U /*!< CoreDebug DHCSR: S_HALT Position */\r\n#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /*!< CoreDebug DHCSR: S_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_S_REGRDY_Pos 16U /*!< CoreDebug DHCSR: S_REGRDY Position */\r\n#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /*!< CoreDebug DHCSR: S_REGRDY Mask */\r\n\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5U /*!< CoreDebug DHCSR: C_SNAPSTALL Position */\r\n#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /*!< CoreDebug DHCSR: C_SNAPSTALL Mask */\r\n\r\n#define CoreDebug_DHCSR_C_MASKINTS_Pos 3U /*!< CoreDebug DHCSR: C_MASKINTS Position */\r\n#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /*!< CoreDebug DHCSR: C_MASKINTS Mask */\r\n\r\n#define CoreDebug_DHCSR_C_STEP_Pos 2U /*!< CoreDebug DHCSR: C_STEP Position */\r\n#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /*!< CoreDebug DHCSR: C_STEP Mask */\r\n\r\n#define CoreDebug_DHCSR_C_HALT_Pos 1U /*!< CoreDebug DHCSR: C_HALT Position */\r\n#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /*!< CoreDebug DHCSR: C_HALT Mask */\r\n\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0U /*!< CoreDebug DHCSR: C_DEBUGEN Position */\r\n#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /*<< CoreDebug_DHCSR_C_DEBUGEN_Pos*/) /*!< CoreDebug DHCSR: C_DEBUGEN Mask */\r\n\r\n/* Debug Core Register Selector Register Definitions */\r\n#define CoreDebug_DCRSR_REGWnR_Pos 16U /*!< CoreDebug DCRSR: REGWnR Position */\r\n#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /*!< CoreDebug DCRSR: REGWnR Mask */\r\n\r\n#define CoreDebug_DCRSR_REGSEL_Pos 0U /*!< CoreDebug DCRSR: REGSEL Position */\r\n#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /*<< CoreDebug_DCRSR_REGSEL_Pos*/) /*!< CoreDebug DCRSR: REGSEL Mask */\r\n\r\n/* Debug Exception and Monitor Control Register Definitions */\r\n#define CoreDebug_DEMCR_TRCENA_Pos 24U /*!< CoreDebug DEMCR: TRCENA Position */\r\n#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /*!< CoreDebug DEMCR: TRCENA Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_REQ_Pos 19U /*!< CoreDebug DEMCR: MON_REQ Position */\r\n#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /*!< CoreDebug DEMCR: MON_REQ Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_STEP_Pos 18U /*!< CoreDebug DEMCR: MON_STEP Position */\r\n#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /*!< CoreDebug DEMCR: MON_STEP Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_PEND_Pos 17U /*!< CoreDebug DEMCR: MON_PEND Position */\r\n#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /*!< CoreDebug DEMCR: MON_PEND Mask */\r\n\r\n#define CoreDebug_DEMCR_MON_EN_Pos 16U /*!< CoreDebug DEMCR: MON_EN Position */\r\n#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /*!< CoreDebug DEMCR: MON_EN Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_HARDERR_Pos 10U /*!< CoreDebug DEMCR: VC_HARDERR Position */\r\n#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /*!< CoreDebug DEMCR: VC_HARDERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_INTERR_Pos 9U /*!< CoreDebug DEMCR: VC_INTERR Position */\r\n#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /*!< CoreDebug DEMCR: VC_INTERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_BUSERR_Pos 8U /*!< CoreDebug DEMCR: VC_BUSERR Position */\r\n#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /*!< CoreDebug DEMCR: VC_BUSERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_STATERR_Pos 7U /*!< CoreDebug DEMCR: VC_STATERR Position */\r\n#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /*!< CoreDebug DEMCR: VC_STATERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CHKERR_Pos 6U /*!< CoreDebug DEMCR: VC_CHKERR Position */\r\n#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /*!< CoreDebug DEMCR: VC_CHKERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5U /*!< CoreDebug DEMCR: VC_NOCPERR Position */\r\n#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /*!< CoreDebug DEMCR: VC_NOCPERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_MMERR_Pos 4U /*!< CoreDebug DEMCR: VC_MMERR Position */\r\n#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /*!< CoreDebug DEMCR: VC_MMERR Mask */\r\n\r\n#define CoreDebug_DEMCR_VC_CORERESET_Pos 0U /*!< CoreDebug DEMCR: VC_CORERESET Position */\r\n#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /*<< CoreDebug_DEMCR_VC_CORERESET_Pos*/) /*!< CoreDebug DEMCR: VC_CORERESET Mask */\r\n\r\n/*@} end of group CMSIS_CoreDebug */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_bitfield Core register bit field macros\r\n \\brief Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r\n @{\r\n */\r\n\r\n/**\r\n \\brief Mask and shift a bit field value for use in a register bit range.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of the bit field. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted value.\r\n*/\r\n#define _VAL2FLD(field, value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r\n\r\n/**\r\n \\brief Mask and shift a register value to extract a bit filed value.\r\n \\param[in] field Name of the register bit field.\r\n \\param[in] value Value of register. This parameter is interpreted as an uint32_t type.\r\n \\return Masked and shifted bit field value.\r\n*/\r\n#define _FLD2VAL(field, value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r\n\r\n/*@} end of group CMSIS_core_bitfield */\r\n\r\n\r\n/**\r\n \\ingroup CMSIS_core_register\r\n \\defgroup CMSIS_core_base Core Definitions\r\n \\brief Definitions for base addresses, unions, and structures.\r\n @{\r\n */\r\n\r\n/* Memory mapping of Core Hardware */\r\n#define SCS_BASE (0xE000E000UL) /*!< System Control Space Base Address */\r\n#define ITM_BASE (0xE0000000UL) /*!< ITM Base Address */\r\n#define DWT_BASE (0xE0001000UL) /*!< DWT Base Address */\r\n#define TPI_BASE (0xE0040000UL) /*!< TPI Base Address */\r\n#define CoreDebug_BASE (0xE000EDF0UL) /*!< Core Debug Base Address */\r\n#define SysTick_BASE (SCS_BASE + 0x0010UL) /*!< SysTick Base Address */\r\n#define NVIC_BASE (SCS_BASE + 0x0100UL) /*!< NVIC Base Address */\r\n#define SCB_BASE (SCS_BASE + 0x0D00UL) /*!< System Control Block Base Address */\r\n\r\n#define SCnSCB ((SCnSCB_Type *) SCS_BASE ) /*!< System control Register not in SCB */\r\n#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */\r\n#define SysTick ((SysTick_Type *) SysTick_BASE ) /*!< SysTick configuration struct */\r\n#define NVIC ((NVIC_Type *) NVIC_BASE ) /*!< NVIC configuration struct */\r\n#define ITM ((ITM_Type *) ITM_BASE ) /*!< ITM configuration struct */\r\n#define DWT ((DWT_Type *) DWT_BASE ) /*!< DWT configuration struct */\r\n#define TPI ((TPI_Type *) TPI_BASE ) /*!< TPI configuration struct */\r\n#define CoreDebug ((CoreDebug_Type *) CoreDebug_BASE) /*!< Core Debug configuration struct */\r\n\r\n#if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r\n #define MPU_BASE (SCS_BASE + 0x0D90UL) /*!< Memory Protection Unit */\r\n #define MPU ((MPU_Type *) MPU_BASE ) /*!< Memory Protection Unit */\r\n#endif\r\n\r\n/*@} */\r\n\r\n\r\n\r\n/*******************************************************************************\r\n * Hardware Abstraction Layer\r\n Core Function Interface contains:\r\n - Core NVIC Functions\r\n - Core SysTick Functions\r\n - Core Debug Functions\r\n - Core Register Access Functions\r\n ******************************************************************************/\r\n/**\r\n \\defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r\n*/\r\n\r\n\r\n\r\n/* ########################## NVIC functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_NVICFunctions NVIC Functions\r\n \\brief Functions that manage interrupts and exceptions via the NVIC.\r\n @{\r\n */\r\n\r\n#ifdef CMSIS_NVIC_VIRTUAL\r\n #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n #define CMSIS_NVIC_VIRTUAL_HEADER_FILE \"cmsis_nvic_virtual.h\"\r\n #endif\r\n #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetPriorityGrouping __NVIC_SetPriorityGrouping\r\n #define NVIC_GetPriorityGrouping __NVIC_GetPriorityGrouping\r\n #define NVIC_EnableIRQ __NVIC_EnableIRQ\r\n #define NVIC_GetEnableIRQ __NVIC_GetEnableIRQ\r\n #define NVIC_DisableIRQ __NVIC_DisableIRQ\r\n #define NVIC_GetPendingIRQ __NVIC_GetPendingIRQ\r\n #define NVIC_SetPendingIRQ __NVIC_SetPendingIRQ\r\n #define NVIC_ClearPendingIRQ __NVIC_ClearPendingIRQ\r\n #define NVIC_GetActive __NVIC_GetActive\r\n #define NVIC_SetPriority __NVIC_SetPriority\r\n #define NVIC_GetPriority __NVIC_GetPriority\r\n #define NVIC_SystemReset __NVIC_SystemReset\r\n#endif /* CMSIS_NVIC_VIRTUAL */\r\n\r\n#ifdef CMSIS_VECTAB_VIRTUAL\r\n #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE \"cmsis_vectab_virtual.h\"\r\n #endif\r\n #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r\n#else\r\n #define NVIC_SetVector __NVIC_SetVector\r\n #define NVIC_GetVector __NVIC_GetVector\r\n#endif /* (CMSIS_VECTAB_VIRTUAL) */\r\n\r\n#define NVIC_USER_IRQ_OFFSET 16\r\n\r\n\r\n/* The following EXC_RETURN values are saved the LR on exception entry */\r\n#define EXC_RETURN_HANDLER (0xFFFFFFF1UL) /* return to Handler mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_MSP (0xFFFFFFF9UL) /* return to Thread mode, uses MSP after return */\r\n#define EXC_RETURN_THREAD_PSP (0xFFFFFFFDUL) /* return to Thread mode, uses PSP after return */\r\n\r\n\r\n/**\r\n \\brief Set Priority Grouping\r\n \\details Sets the priority grouping field using the required unlock sequence.\r\n The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.\r\n Only values from 0..7 are used.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Priority grouping field.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n uint32_t reg_value;\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n\r\n reg_value = SCB->AIRCR; /* read old register configuration */\r\n reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk | SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */\r\n reg_value = (reg_value |\r\n ((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (PriorityGroupTmp << SCB_AIRCR_PRIGROUP_Pos) ); /* Insert write key and priority group */\r\n SCB->AIRCR = reg_value;\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Priority Grouping\r\n \\details Reads the priority grouping field from the NVIC Interrupt Controller.\r\n \\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriorityGrouping(void)\r\n{\r\n return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));\r\n}\r\n\r\n\r\n/**\r\n \\brief Enable Interrupt\r\n \\details Enables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n __COMPILER_BARRIER();\r\n NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __COMPILER_BARRIER();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Enable status\r\n \\details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt is not enabled.\r\n \\return 1 Interrupt is enabled.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISER[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Disable Interrupt\r\n \\details Disables a device specific interrupt in the NVIC interrupt controller.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICER[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n __DSB();\r\n __ISB();\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Pending Interrupt\r\n \\details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not pending.\r\n \\return 1 Interrupt status is pending.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Pending Interrupt\r\n \\details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ISPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Clear Pending Interrupt\r\n \\details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->ICPR[(((uint32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Active Interrupt\r\n \\details Reads the active register in the NVIC and returns the active bit for the device specific interrupt.\r\n \\param [in] IRQn Device specific interrupt number.\r\n \\return 0 Interrupt status is not active.\r\n \\return 1 Interrupt status is active.\r\n \\note IRQn must not be negative.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return((uint32_t)(((NVIC->IABR[(((uint32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r\n }\r\n else\r\n {\r\n return(0U);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Priority\r\n \\details Sets the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\param [in] priority Priority to set.\r\n \\note The priority cannot be set for every processor exception.\r\n */\r\n__STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r\n{\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n NVIC->IP[((uint32_t)IRQn)] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n else\r\n {\r\n SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Priority\r\n \\details Reads the priority of a device specific interrupt or a processor exception.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Interrupt Priority.\r\n Value is aligned automatically to the implemented priority bits of the microcontroller.\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r\n{\r\n\r\n if ((int32_t)(IRQn) >= 0)\r\n {\r\n return(((uint32_t)NVIC->IP[((uint32_t)IRQn)] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n else\r\n {\r\n return(((uint32_t)SCB->SHP[(((uint32_t)IRQn) & 0xFUL)-4UL] >> (8U - __NVIC_PRIO_BITS)));\r\n }\r\n}\r\n\r\n\r\n/**\r\n \\brief Encode Priority\r\n \\details Encodes the priority for an interrupt with the given priority group,\r\n preemptive priority value, and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [in] PreemptPriority Preemptive priority value (starting from 0).\r\n \\param [in] SubPriority Subpriority value (starting from 0).\r\n \\return Encoded priority. Value can be used in the function \\ref NVIC_SetPriority().\r\n */\r\n__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n return (\r\n ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r\n ((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))\r\n );\r\n}\r\n\r\n\r\n/**\r\n \\brief Decode Priority\r\n \\details Decodes an interrupt priority value with a given priority group to\r\n preemptive priority value and subpriority value.\r\n In case of a conflict between priority grouping and available\r\n priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r\n \\param [in] Priority Priority value, which can be retrieved with the function \\ref NVIC_GetPriority().\r\n \\param [in] PriorityGroup Used priority group.\r\n \\param [out] pPreemptPriority Preemptive priority value (starting from 0).\r\n \\param [out] pSubPriority Subpriority value (starting from 0).\r\n */\r\n__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r\n{\r\n uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */\r\n uint32_t PreemptPriorityBits;\r\n uint32_t SubPriorityBits;\r\n\r\n PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r\n SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r\n\r\n *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r\n *pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);\r\n}\r\n\r\n\r\n/**\r\n \\brief Set Interrupt Vector\r\n \\details Sets an interrupt vector in SRAM based interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n VTOR must been relocated to SRAM before.\r\n \\param [in] IRQn Interrupt number\r\n \\param [in] vector Address of interrupt handler function\r\n */\r\n__STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n (* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4)) = vector;\r\n /* ARM Application Note 321 states that the M3 does not require the architectural barrier */\r\n}\r\n\r\n\r\n/**\r\n \\brief Get Interrupt Vector\r\n \\details Reads an interrupt vector from interrupt vector table.\r\n The interrupt number can be positive to specify a device specific interrupt,\r\n or negative to specify a processor exception.\r\n \\param [in] IRQn Interrupt number.\r\n \\return Address of interrupt handler function\r\n */\r\n__STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r\n{\r\n uint32_t vectors = (uint32_t )SCB->VTOR;\r\n return (uint32_t)(* (int *) (vectors + ((int32_t)IRQn + NVIC_USER_IRQ_OFFSET) * 4));\r\n}\r\n\r\n\r\n/**\r\n \\brief System Reset\r\n \\details Initiates a system reset request to reset the MCU.\r\n */\r\n__NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r\n{\r\n __DSB(); /* Ensure all outstanding memory accesses included\r\n buffered write are completed before reset */\r\n SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r\n (SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) |\r\n SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */\r\n __DSB(); /* Ensure completion of memory access */\r\n\r\n for(;;) /* wait until reset */\r\n {\r\n __NOP();\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_Core_NVICFunctions */\r\n\r\n\r\n/* ########################## FPU functions #################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_FpuFunctions FPU Functions\r\n \\brief Function that provides FPU type.\r\n @{\r\n */\r\n\r\n/**\r\n \\brief get FPU type\r\n \\details returns the FPU type\r\n \\returns\r\n - \\b 0: No FPU\r\n - \\b 1: Single precision FPU\r\n - \\b 2: Double + Single precision FPU\r\n */\r\n__STATIC_INLINE uint32_t SCB_GetFPUType(void)\r\n{\r\n return 0U; /* No FPU */\r\n}\r\n\r\n\r\n/*@} end of CMSIS_Core_FpuFunctions */\r\n\r\n\r\n\r\n/* ################################## SysTick function ############################################ */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r\n \\brief Functions that configure the System.\r\n @{\r\n */\r\n\r\n#if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r\n\r\n/**\r\n \\brief System Tick Configuration\r\n \\details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r\n Counter is in free running mode to generate periodic interrupts.\r\n \\param [in] ticks Number of ticks between two interrupts.\r\n \\return 0 Function succeeded.\r\n \\return 1 Function failed.\r\n \\note When the variable __Vendor_SysTickConfig is set to 1, then the\r\n function SysTick_Config is not included. In this case, the file device.h\r\n must contain a vendor-specific implementation of this function.\r\n */\r\n__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r\n{\r\n if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r\n {\r\n return (1UL); /* Reload value impossible */\r\n }\r\n\r\n SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */\r\n NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r\n SysTick->VAL = 0UL; /* Load the SysTick Counter Value */\r\n SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |\r\n SysTick_CTRL_TICKINT_Msk |\r\n SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */\r\n return (0UL); /* Function successful */\r\n}\r\n\r\n#endif\r\n\r\n/*@} end of CMSIS_Core_SysTickFunctions */\r\n\r\n\r\n\r\n/* ##################################### Debug In/Output function ########################################### */\r\n/**\r\n \\ingroup CMSIS_Core_FunctionInterface\r\n \\defgroup CMSIS_core_DebugFunctions ITM Functions\r\n \\brief Functions that access the ITM debug interface.\r\n @{\r\n */\r\n\r\nextern volatile int32_t ITM_RxBuffer; /*!< External variable to receive characters. */\r\n#define ITM_RXBUFFER_EMPTY ((int32_t)0x5AA55AA5U) /*!< Value identifying \\ref ITM_RxBuffer is ready for next character. */\r\n\r\n\r\n/**\r\n \\brief ITM Send Character\r\n \\details Transmits a character via the ITM channel 0, and\r\n \\li Just returns when no debugger is connected that has booked the output.\r\n \\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.\r\n \\param [in] ch Character to transmit.\r\n \\returns Character to transmit.\r\n */\r\n__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)\r\n{\r\n if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */\r\n ((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */\r\n {\r\n while (ITM->PORT[0U].u32 == 0UL)\r\n {\r\n __NOP();\r\n }\r\n ITM->PORT[0U].u8 = (uint8_t)ch;\r\n }\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Receive Character\r\n \\details Inputs a character via the external variable \\ref ITM_RxBuffer.\r\n \\return Received character.\r\n \\return -1 No character pending.\r\n */\r\n__STATIC_INLINE int32_t ITM_ReceiveChar (void)\r\n{\r\n int32_t ch = -1; /* no character available */\r\n\r\n if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY)\r\n {\r\n ch = ITM_RxBuffer;\r\n ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */\r\n }\r\n\r\n return (ch);\r\n}\r\n\r\n\r\n/**\r\n \\brief ITM Check Character\r\n \\details Checks whether a character is pending for reading in the variable \\ref ITM_RxBuffer.\r\n \\return 0 No character available.\r\n \\return 1 Character available.\r\n */\r\n__STATIC_INLINE int32_t ITM_CheckChar (void)\r\n{\r\n\r\n if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY)\r\n {\r\n return (0); /* no character available */\r\n }\r\n else\r\n {\r\n return (1); /* character available */\r\n }\r\n}\r\n\r\n/*@} end of CMSIS_core_DebugFunctions */\r\n\r\n\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __CORE_SC300_H_DEPENDANT */\r\n\r\n#endif /* __CMSIS_GENERIC */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/mpu_armv7.h", "content": "/******************************************************************************\r\n * @file mpu_armv7.h\r\n * @brief CMSIS MPU API for Armv7-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n \r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n \r\n#ifndef ARM_MPU_ARMV7_H\r\n#define ARM_MPU_ARMV7_H\r\n\r\n#define ARM_MPU_REGION_SIZE_32B ((uint8_t)0x04U) ///!< MPU Region Size 32 Bytes\r\n#define ARM_MPU_REGION_SIZE_64B ((uint8_t)0x05U) ///!< MPU Region Size 64 Bytes\r\n#define ARM_MPU_REGION_SIZE_128B ((uint8_t)0x06U) ///!< MPU Region Size 128 Bytes\r\n#define ARM_MPU_REGION_SIZE_256B ((uint8_t)0x07U) ///!< MPU Region Size 256 Bytes\r\n#define ARM_MPU_REGION_SIZE_512B ((uint8_t)0x08U) ///!< MPU Region Size 512 Bytes\r\n#define ARM_MPU_REGION_SIZE_1KB ((uint8_t)0x09U) ///!< MPU Region Size 1 KByte\r\n#define ARM_MPU_REGION_SIZE_2KB ((uint8_t)0x0AU) ///!< MPU Region Size 2 KBytes\r\n#define ARM_MPU_REGION_SIZE_4KB ((uint8_t)0x0BU) ///!< MPU Region Size 4 KBytes\r\n#define ARM_MPU_REGION_SIZE_8KB ((uint8_t)0x0CU) ///!< MPU Region Size 8 KBytes\r\n#define ARM_MPU_REGION_SIZE_16KB ((uint8_t)0x0DU) ///!< MPU Region Size 16 KBytes\r\n#define ARM_MPU_REGION_SIZE_32KB ((uint8_t)0x0EU) ///!< MPU Region Size 32 KBytes\r\n#define ARM_MPU_REGION_SIZE_64KB ((uint8_t)0x0FU) ///!< MPU Region Size 64 KBytes\r\n#define ARM_MPU_REGION_SIZE_128KB ((uint8_t)0x10U) ///!< MPU Region Size 128 KBytes\r\n#define ARM_MPU_REGION_SIZE_256KB ((uint8_t)0x11U) ///!< MPU Region Size 256 KBytes\r\n#define ARM_MPU_REGION_SIZE_512KB ((uint8_t)0x12U) ///!< MPU Region Size 512 KBytes\r\n#define ARM_MPU_REGION_SIZE_1MB ((uint8_t)0x13U) ///!< MPU Region Size 1 MByte\r\n#define ARM_MPU_REGION_SIZE_2MB ((uint8_t)0x14U) ///!< MPU Region Size 2 MBytes\r\n#define ARM_MPU_REGION_SIZE_4MB ((uint8_t)0x15U) ///!< MPU Region Size 4 MBytes\r\n#define ARM_MPU_REGION_SIZE_8MB ((uint8_t)0x16U) ///!< MPU Region Size 8 MBytes\r\n#define ARM_MPU_REGION_SIZE_16MB ((uint8_t)0x17U) ///!< MPU Region Size 16 MBytes\r\n#define ARM_MPU_REGION_SIZE_32MB ((uint8_t)0x18U) ///!< MPU Region Size 32 MBytes\r\n#define ARM_MPU_REGION_SIZE_64MB ((uint8_t)0x19U) ///!< MPU Region Size 64 MBytes\r\n#define ARM_MPU_REGION_SIZE_128MB ((uint8_t)0x1AU) ///!< MPU Region Size 128 MBytes\r\n#define ARM_MPU_REGION_SIZE_256MB ((uint8_t)0x1BU) ///!< MPU Region Size 256 MBytes\r\n#define ARM_MPU_REGION_SIZE_512MB ((uint8_t)0x1CU) ///!< MPU Region Size 512 MBytes\r\n#define ARM_MPU_REGION_SIZE_1GB ((uint8_t)0x1DU) ///!< MPU Region Size 1 GByte\r\n#define ARM_MPU_REGION_SIZE_2GB ((uint8_t)0x1EU) ///!< MPU Region Size 2 GBytes\r\n#define ARM_MPU_REGION_SIZE_4GB ((uint8_t)0x1FU) ///!< MPU Region Size 4 GBytes\r\n\r\n#define ARM_MPU_AP_NONE 0U ///!< MPU Access Permission no access\r\n#define ARM_MPU_AP_PRIV 1U ///!< MPU Access Permission privileged access only\r\n#define ARM_MPU_AP_URO 2U ///!< MPU Access Permission unprivileged access read-only\r\n#define ARM_MPU_AP_FULL 3U ///!< MPU Access Permission full access\r\n#define ARM_MPU_AP_PRO 5U ///!< MPU Access Permission privileged access read-only\r\n#define ARM_MPU_AP_RO 6U ///!< MPU Access Permission read-only access\r\n\r\n/** MPU Region Base Address Register Value\r\n*\r\n* \\param Region The region to be configured, number 0 to 15.\r\n* \\param BaseAddress The base address for the region.\r\n*/\r\n#define ARM_MPU_RBAR(Region, BaseAddress) \\\r\n (((BaseAddress) & MPU_RBAR_ADDR_Msk) | \\\r\n ((Region) & MPU_RBAR_REGION_Msk) | \\\r\n (MPU_RBAR_VALID_Msk))\r\n\r\n/**\r\n* MPU Memory Access Attributes\r\n* \r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n*/ \r\n#define ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable) \\\r\n ((((TypeExtField) << MPU_RASR_TEX_Pos) & MPU_RASR_TEX_Msk) | \\\r\n (((IsShareable) << MPU_RASR_S_Pos) & MPU_RASR_S_Msk) | \\\r\n (((IsCacheable) << MPU_RASR_C_Pos) & MPU_RASR_C_Msk) | \\\r\n (((IsBufferable) << MPU_RASR_B_Pos) & MPU_RASR_B_Msk))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param AccessAttributes Memory access attribution, see \\ref ARM_MPU_ACCESS_.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/\r\n#define ARM_MPU_RASR_EX(DisableExec, AccessPermission, AccessAttributes, SubRegionDisable, Size) \\\r\n ((((DisableExec) << MPU_RASR_XN_Pos) & MPU_RASR_XN_Msk) | \\\r\n (((AccessPermission) << MPU_RASR_AP_Pos) & MPU_RASR_AP_Msk) | \\\r\n (((AccessAttributes) & (MPU_RASR_TEX_Msk | MPU_RASR_S_Msk | MPU_RASR_C_Msk | MPU_RASR_B_Msk))) | \\\r\n (((SubRegionDisable) << MPU_RASR_SRD_Pos) & MPU_RASR_SRD_Msk) | \\\r\n (((Size) << MPU_RASR_SIZE_Pos) & MPU_RASR_SIZE_Msk) | \\\r\n (((MPU_RASR_ENABLE_Msk))))\r\n\r\n/**\r\n* MPU Region Attribute and Size Register Value\r\n* \r\n* \\param DisableExec Instruction access disable bit, 1= disable instruction fetches.\r\n* \\param AccessPermission Data access permissions, allows you to configure read/write access for User and Privileged mode.\r\n* \\param TypeExtField Type extension field, allows you to configure memory access type, for example strongly ordered, peripheral.\r\n* \\param IsShareable Region is shareable between multiple bus masters.\r\n* \\param IsCacheable Region is cacheable, i.e. its value may be kept in cache.\r\n* \\param IsBufferable Region is bufferable, i.e. using write-back caching. Cacheable but non-bufferable regions use write-through policy.\r\n* \\param SubRegionDisable Sub-region disable field.\r\n* \\param Size Region size of the region to be configured, for example 4K, 8K.\r\n*/ \r\n#define ARM_MPU_RASR(DisableExec, AccessPermission, TypeExtField, IsShareable, IsCacheable, IsBufferable, SubRegionDisable, Size) \\\r\n ARM_MPU_RASR_EX(DisableExec, AccessPermission, ARM_MPU_ACCESS_(TypeExtField, IsShareable, IsCacheable, IsBufferable), SubRegionDisable, Size)\r\n\r\n/**\r\n* MPU Memory Access Attribute for strongly ordered memory.\r\n* - TEX: 000b\r\n* - Shareable\r\n* - Non-cacheable\r\n* - Non-bufferable\r\n*/ \r\n#define ARM_MPU_ACCESS_ORDERED ARM_MPU_ACCESS_(0U, 1U, 0U, 0U)\r\n\r\n/**\r\n* MPU Memory Access Attribute for device memory.\r\n* - TEX: 000b (if shareable) or 010b (if non-shareable)\r\n* - Shareable or non-shareable\r\n* - Non-cacheable\r\n* - Bufferable (if shareable) or non-bufferable (if non-shareable)\r\n*\r\n* \\param IsShareable Configures the device memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_DEVICE(IsShareable) ((IsShareable) ? ARM_MPU_ACCESS_(0U, 1U, 0U, 1U) : ARM_MPU_ACCESS_(2U, 0U, 0U, 0U))\r\n\r\n/**\r\n* MPU Memory Access Attribute for normal memory.\r\n* - TEX: 1BBb (reflecting outer cacheability rules)\r\n* - Shareable or non-shareable\r\n* - Cacheable or non-cacheable (reflecting inner cacheability rules)\r\n* - Bufferable or non-bufferable (reflecting inner cacheability rules)\r\n*\r\n* \\param OuterCp Configures the outer cache policy.\r\n* \\param InnerCp Configures the inner cache policy.\r\n* \\param IsShareable Configures the memory as shareable or non-shareable.\r\n*/ \r\n#define ARM_MPU_ACCESS_NORMAL(OuterCp, InnerCp, IsShareable) ARM_MPU_ACCESS_((4U | (OuterCp)), IsShareable, ((InnerCp) & 2U), ((InnerCp) & 1U))\r\n\r\n/**\r\n* MPU Memory Access Attribute non-cacheable policy.\r\n*/\r\n#define ARM_MPU_CACHEP_NOCACHE 0U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, write and read allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_WRA 1U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-through, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WT_NWA 2U\r\n\r\n/**\r\n* MPU Memory Access Attribute write-back, no write allocate policy.\r\n*/\r\n#define ARM_MPU_CACHEP_WB_NWA 3U\r\n\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; //!< The region base address register value (RBAR)\r\n uint32_t RASR; //!< The region attribute and size register value (RASR) \\ref MPU_RASR\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RASR = 0U;\r\n}\r\n\r\n/** Configure an MPU region.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rsar Value for RSAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(uint32_t rnr, uint32_t rbar, uint32_t rasr)\r\n{\r\n MPU->RNR = rnr;\r\n MPU->RBAR = rbar;\r\n MPU->RASR = rasr;\r\n}\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n while (cnt > MPU_TYPE_RALIASES) {\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), MPU_TYPE_RALIASES*rowWordSize);\r\n table += MPU_TYPE_RALIASES;\r\n cnt -= MPU_TYPE_RALIASES;\r\n }\r\n ARM_MPU_OrderedMemcpy(&(MPU->RBAR), &(table->RBAR), cnt*rowWordSize);\r\n}\r\n\r\n#endif\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/mpu_armv8.h", "content": "/******************************************************************************\r\n * @file mpu_armv8.h\r\n * @brief CMSIS MPU API for Armv8-M and Armv8.1-M MPU\r\n * @version V5.1.0\r\n * @date 08. March 2019\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2019 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef ARM_MPU_ARMV8_H\r\n#define ARM_MPU_ARMV8_H\r\n\r\n/** \\brief Attribute for device memory (outer only) */\r\n#define ARM_MPU_ATTR_DEVICE ( 0U )\r\n\r\n/** \\brief Attribute for non-cacheable, normal memory */\r\n#define ARM_MPU_ATTR_NON_CACHEABLE ( 4U )\r\n\r\n/** \\brief Attribute for normal memory (outer and inner)\r\n* \\param NT Non-Transient: Set to 1 for non-transient data.\r\n* \\param WB Write-Back: Set to 1 to use write-back update policy.\r\n* \\param RA Read Allocation: Set to 1 to use cache allocation on read miss.\r\n* \\param WA Write Allocation: Set to 1 to use cache allocation on write miss.\r\n*/\r\n#define ARM_MPU_ATTR_MEMORY_(NT, WB, RA, WA) \\\r\n (((NT & 1U) << 3U) | ((WB & 1U) << 2U) | ((RA & 1U) << 1U) | (WA & 1U))\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, non Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRnE (0U)\r\n\r\n/** \\brief Device memory type non Gathering, non Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGnRE (1U)\r\n\r\n/** \\brief Device memory type non Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_nGRE (2U)\r\n\r\n/** \\brief Device memory type Gathering, Re-ordering, Early Write Acknowledgement */\r\n#define ARM_MPU_ATTR_DEVICE_GRE (3U)\r\n\r\n/** \\brief Memory Attribute\r\n* \\param O Outer memory attributes\r\n* \\param I O == ARM_MPU_ATTR_DEVICE: Device memory attributes, else: Inner memory attributes\r\n*/\r\n#define ARM_MPU_ATTR(O, I) (((O & 0xFU) << 4U) | (((O & 0xFU) != 0U) ? (I & 0xFU) : ((I & 0x3U) << 2U)))\r\n\r\n/** \\brief Normal memory non-shareable */\r\n#define ARM_MPU_SH_NON (0U)\r\n\r\n/** \\brief Normal memory outer shareable */\r\n#define ARM_MPU_SH_OUTER (2U)\r\n\r\n/** \\brief Normal memory inner shareable */\r\n#define ARM_MPU_SH_INNER (3U)\r\n\r\n/** \\brief Memory access permissions\r\n* \\param RO Read-Only: Set to 1 for read-only memory.\r\n* \\param NP Non-Privileged: Set to 1 for non-privileged memory.\r\n*/\r\n#define ARM_MPU_AP_(RO, NP) (((RO & 1U) << 1U) | (NP & 1U))\r\n\r\n/** \\brief Region Base Address Register value\r\n* \\param BASE The base address bits [31:5] of a memory region. The value is zero extended. Effective address gets 32 byte aligned.\r\n* \\param SH Defines the Shareability domain for this memory region.\r\n* \\param RO Read-Only: Set to 1 for a read-only memory region.\r\n* \\param NP Non-Privileged: Set to 1 for a non-privileged memory region.\r\n* \\oaram XN eXecute Never: Set to 1 for a non-executable memory region.\r\n*/\r\n#define ARM_MPU_RBAR(BASE, SH, RO, NP, XN) \\\r\n ((BASE & MPU_RBAR_BASE_Msk) | \\\r\n ((SH << MPU_RBAR_SH_Pos) & MPU_RBAR_SH_Msk) | \\\r\n ((ARM_MPU_AP_(RO, NP) << MPU_RBAR_AP_Pos) & MPU_RBAR_AP_Msk) | \\\r\n ((XN << MPU_RBAR_XN_Pos) & MPU_RBAR_XN_Msk))\r\n\r\n/** \\brief Region Limit Address Register value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR(LIMIT, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n\r\n#if defined(MPU_RLAR_PXN_Pos)\r\n \r\n/** \\brief Region Limit Address Register with PXN value\r\n* \\param LIMIT The limit address bits [31:5] for this memory region. The value is one extended.\r\n* \\param PXN Privileged execute never. Defines whether code can be executed from this privileged region.\r\n* \\param IDX The attribute index to be associated with this memory region.\r\n*/\r\n#define ARM_MPU_RLAR_PXN(LIMIT, PXN, IDX) \\\r\n ((LIMIT & MPU_RLAR_LIMIT_Msk) | \\\r\n ((PXN << MPU_RLAR_PXN_Pos) & MPU_RLAR_PXN_Msk) | \\\r\n ((IDX << MPU_RLAR_AttrIndx_Pos) & MPU_RLAR_AttrIndx_Msk) | \\\r\n (MPU_RLAR_EN_Msk))\r\n \r\n#endif\r\n\r\n/**\r\n* Struct for a single MPU Region\r\n*/\r\ntypedef struct {\r\n uint32_t RBAR; /*!< Region Base Address Register value */\r\n uint32_t RLAR; /*!< Region Limit Address Register value */\r\n} ARM_MPU_Region_t;\r\n \r\n/** Enable the MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n MPU->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Enable the Non-secure MPU.\r\n* \\param MPU_Control Default access permissions for unconfigured regions.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Enable_NS(uint32_t MPU_Control)\r\n{\r\n MPU_NS->CTRL = MPU_Control | MPU_CTRL_ENABLE_Msk;\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n/** Disable the Non-secure MPU.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Disable_NS(void)\r\n{\r\n __DMB();\r\n#ifdef SCB_SHCSR_MEMFAULTENA_Msk\r\n SCB_NS->SHCSR &= ~SCB_SHCSR_MEMFAULTENA_Msk;\r\n#endif\r\n MPU_NS->CTRL &= ~MPU_CTRL_ENABLE_Msk;\r\n}\r\n#endif\r\n\r\n/** Set the memory attribute encoding to the given MPU.\r\n* \\param mpu Pointer to the MPU to be configured.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttrEx(MPU_Type* mpu, uint8_t idx, uint8_t attr)\r\n{\r\n const uint8_t reg = idx / 4U;\r\n const uint32_t pos = ((idx % 4U) * 8U);\r\n const uint32_t mask = 0xFFU << pos;\r\n \r\n if (reg >= (sizeof(mpu->MAIR) / sizeof(mpu->MAIR[0]))) {\r\n return; // invalid index\r\n }\r\n \r\n mpu->MAIR[reg] = ((mpu->MAIR[reg] & ~mask) | ((attr << pos) & mask));\r\n}\r\n\r\n/** Set the memory attribute encoding.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU, idx, attr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Set the memory attribute encoding to the Non-secure MPU.\r\n* \\param idx The attribute index to be set [0-7]\r\n* \\param attr The attribute value to be set.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_SetMemAttr_NS(uint8_t idx, uint8_t attr)\r\n{\r\n ARM_MPU_SetMemAttrEx(MPU_NS, idx, attr);\r\n}\r\n#endif\r\n\r\n/** Clear and disable the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegionEx(MPU_Type* mpu, uint32_t rnr)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RLAR = 0U;\r\n}\r\n\r\n/** Clear and disable the given MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion(uint32_t rnr)\r\n{\r\n ARM_MPU_ClrRegionEx(MPU, rnr);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Clear and disable the given Non-secure MPU region.\r\n* \\param rnr Region number to be cleared.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_ClrRegion_NS(uint32_t rnr)\r\n{ \r\n ARM_MPU_ClrRegionEx(MPU_NS, rnr);\r\n}\r\n#endif\r\n\r\n/** Configure the given MPU region of the given MPU.\r\n* \\param mpu Pointer to MPU to be used.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegionEx(MPU_Type* mpu, uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n mpu->RNR = rnr;\r\n mpu->RBAR = rbar;\r\n mpu->RLAR = rlar;\r\n}\r\n\r\n/** Configure the given MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU, rnr, rbar, rlar);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Configure the given Non-secure MPU region.\r\n* \\param rnr Region number to be configured.\r\n* \\param rbar Value for RBAR register.\r\n* \\param rlar Value for RLAR register.\r\n*/ \r\n__STATIC_INLINE void ARM_MPU_SetRegion_NS(uint32_t rnr, uint32_t rbar, uint32_t rlar)\r\n{\r\n ARM_MPU_SetRegionEx(MPU_NS, rnr, rbar, rlar); \r\n}\r\n#endif\r\n\r\n/** Memcopy with strictly ordered memory access, e.g. for register targets.\r\n* \\param dst Destination data is copied to.\r\n* \\param src Source data is copied from.\r\n* \\param len Amount of data words to be copied.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_OrderedMemcpy(volatile uint32_t* dst, const uint32_t* __RESTRICT src, uint32_t len)\r\n{\r\n uint32_t i;\r\n for (i = 0U; i < len; ++i) \r\n {\r\n dst[i] = src[i];\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table to the given MPU.\r\n* \\param mpu Pointer to the MPU registers to be used.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_LoadEx(MPU_Type* mpu, uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n const uint32_t rowWordSize = sizeof(ARM_MPU_Region_t)/4U;\r\n if (cnt == 1U) {\r\n mpu->RNR = rnr;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR), &(table->RBAR), rowWordSize);\r\n } else {\r\n uint32_t rnrBase = rnr & ~(MPU_TYPE_RALIASES-1U);\r\n uint32_t rnrOffset = rnr % MPU_TYPE_RALIASES;\r\n \r\n mpu->RNR = rnrBase;\r\n while ((rnrOffset + cnt) > MPU_TYPE_RALIASES) {\r\n uint32_t c = MPU_TYPE_RALIASES - rnrOffset;\r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), c*rowWordSize);\r\n table += c;\r\n cnt -= c;\r\n rnrOffset = 0U;\r\n rnrBase += MPU_TYPE_RALIASES;\r\n mpu->RNR = rnrBase;\r\n }\r\n \r\n ARM_MPU_OrderedMemcpy(&(mpu->RBAR)+(rnrOffset*2U), &(table->RBAR), cnt*rowWordSize);\r\n }\r\n}\r\n\r\n/** Load the given number of MPU regions from a table.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU, rnr, table, cnt);\r\n}\r\n\r\n#ifdef MPU_NS\r\n/** Load the given number of MPU regions from a table to the Non-secure MPU.\r\n* \\param rnr First region number to be configured.\r\n* \\param table Pointer to the MPU configuration table.\r\n* \\param cnt Amount of regions to be configured.\r\n*/\r\n__STATIC_INLINE void ARM_MPU_Load_NS(uint32_t rnr, ARM_MPU_Region_t const* table, uint32_t cnt) \r\n{\r\n ARM_MPU_LoadEx(MPU_NS, rnr, table, cnt);\r\n}\r\n#endif\r\n\r\n#endif\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/Include/tz_context.h", "content": "/******************************************************************************\r\n * @file tz_context.h\r\n * @brief Context Management for Armv8-M TrustZone\r\n * @version V1.0.1\r\n * @date 10. January 2018\r\n ******************************************************************************/\r\n/*\r\n * Copyright (c) 2017-2018 Arm Limited. All rights reserved.\r\n *\r\n * SPDX-License-Identifier: Apache-2.0\r\n *\r\n * Licensed under the Apache License, Version 2.0 (the License); you may\r\n * not use this file except in compliance with the License.\r\n * You may obtain a copy of the License at\r\n *\r\n * www.apache.org/licenses/LICENSE-2.0\r\n *\r\n * Unless required by applicable law or agreed to in writing, software\r\n * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r\n * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n * See the License for the specific language governing permissions and\r\n * limitations under the License.\r\n */\r\n\r\n#if defined ( __ICCARM__ )\r\n #pragma system_include /* treat file as system include file for MISRA check */\r\n#elif defined (__clang__)\r\n #pragma clang system_header /* treat file as system include file */\r\n#endif\r\n\r\n#ifndef TZ_CONTEXT_H\r\n#define TZ_CONTEXT_H\r\n \r\n#include \r\n \r\n#ifndef TZ_MODULEID_T\r\n#define TZ_MODULEID_T\r\n/// \\details Data type that identifies secure software modules called by a process.\r\ntypedef uint32_t TZ_ModuleId_t;\r\n#endif\r\n \r\n/// \\details TZ Memory ID identifies an allocated memory slot.\r\ntypedef uint32_t TZ_MemoryId_t;\r\n \r\n/// Initialize secure context memory system\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_InitContextSystem_S (void);\r\n \r\n/// Allocate context memory for calling secure software modules in TrustZone\r\n/// \\param[in] module identifies software modules called from non-secure mode\r\n/// \\return value != 0 id TrustZone memory slot identifier\r\n/// \\return value 0 no memory available or internal error\r\nTZ_MemoryId_t TZ_AllocModuleContext_S (TZ_ModuleId_t module);\r\n \r\n/// Free context memory that was previously allocated with \\ref TZ_AllocModuleContext_S\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_FreeModuleContext_S (TZ_MemoryId_t id);\r\n \r\n/// Load secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_LoadContext_S (TZ_MemoryId_t id);\r\n \r\n/// Store secure context (called on RTOS thread context switch)\r\n/// \\param[in] id TrustZone memory slot identifier\r\n/// \\return execution status (1: success, 0: error)\r\nuint32_t TZ_StoreContext_S (TZ_MemoryId_t id);\r\n \r\n#endif // TZ_CONTEXT_H\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/CMSIS/LICENSE.txt", "content": " Apache License\r\n Version 2.0, January 2004\r\n http://www.apache.org/licenses/\r\n\r\n TERMS AND CONDITIONS FOR USE, REPRODUCTION, AND DISTRIBUTION\r\n\r\n 1. Definitions.\r\n\r\n \"License\" shall mean the terms and conditions for use, reproduction,\r\n and distribution as defined by Sections 1 through 9 of this document.\r\n\r\n \"Licensor\" shall mean the copyright owner or entity authorized by\r\n the copyright owner that is granting the License.\r\n\r\n \"Legal Entity\" shall mean the union of the acting entity and all\r\n other entities that control, are controlled by, or are under common\r\n control with that entity. For the purposes of this definition,\r\n \"control\" means (i) the power, direct or indirect, to cause the\r\n direction or management of such entity, whether by contract or\r\n otherwise, or (ii) ownership of fifty percent (50%) or more of the\r\n outstanding shares, or (iii) beneficial ownership of such entity.\r\n\r\n \"You\" (or \"Your\") shall mean an individual or Legal Entity\r\n exercising permissions granted by this License.\r\n\r\n \"Source\" form shall mean the preferred form for making modifications,\r\n including but not limited to software source code, documentation\r\n source, and configuration files.\r\n\r\n \"Object\" form shall mean any form resulting from mechanical\r\n transformation or translation of a Source form, including but\r\n not limited to compiled object code, generated documentation,\r\n and conversions to other media types.\r\n\r\n \"Work\" shall mean the work of authorship, whether in Source or\r\n Object form, made available under the License, as indicated by a\r\n copyright notice that is included in or attached to the work\r\n (an example is provided in the Appendix below).\r\n\r\n \"Derivative Works\" shall mean any work, whether in Source or Object\r\n form, that is based on (or derived from) the Work and for which the\r\n editorial revisions, annotations, elaborations, or other modifications\r\n represent, as a whole, an original work of authorship. For the purposes\r\n of this License, Derivative Works shall not include works that remain\r\n separable from, or merely link (or bind by name) to the interfaces of,\r\n the Work and Derivative Works thereof.\r\n\r\n \"Contribution\" shall mean any work of authorship, including\r\n the original version of the Work and any modifications or additions\r\n to that Work or Derivative Works thereof, that is intentionally\r\n submitted to Licensor for inclusion in the Work by the copyright owner\r\n or by an individual or Legal Entity authorized to submit on behalf of\r\n the copyright owner. For the purposes of this definition, \"submitted\"\r\n means any form of electronic, verbal, or written communication sent\r\n to the Licensor or its representatives, including but not limited to\r\n communication on electronic mailing lists, source code control systems,\r\n and issue tracking systems that are managed by, or on behalf of, the\r\n Licensor for the purpose of discussing and improving the Work, but\r\n excluding communication that is conspicuously marked or otherwise\r\n designated in writing by the copyright owner as \"Not a Contribution.\"\r\n\r\n \"Contributor\" shall mean Licensor and any individual or Legal Entity\r\n on behalf of whom a Contribution has been received by Licensor and\r\n subsequently incorporated within the Work.\r\n\r\n 2. Grant of Copyright License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n copyright license to reproduce, prepare Derivative Works of,\r\n publicly display, publicly perform, sublicense, and distribute the\r\n Work and such Derivative Works in Source or Object form.\r\n\r\n 3. Grant of Patent License. Subject to the terms and conditions of\r\n this License, each Contributor hereby grants to You a perpetual,\r\n worldwide, non-exclusive, no-charge, royalty-free, irrevocable\r\n (except as stated in this section) patent license to make, have made,\r\n use, offer to sell, sell, import, and otherwise transfer the Work,\r\n where such license applies only to those patent claims licensable\r\n by such Contributor that are necessarily infringed by their\r\n Contribution(s) alone or by combination of their Contribution(s)\r\n with the Work to which such Contribution(s) was submitted. If You\r\n institute patent litigation against any entity (including a\r\n cross-claim or counterclaim in a lawsuit) alleging that the Work\r\n or a Contribution incorporated within the Work constitutes direct\r\n or contributory patent infringement, then any patent licenses\r\n granted to You under this License for that Work shall terminate\r\n as of the date such litigation is filed.\r\n\r\n 4. Redistribution. You may reproduce and distribute copies of the\r\n Work or Derivative Works thereof in any medium, with or without\r\n modifications, and in Source or Object form, provided that You\r\n meet the following conditions:\r\n\r\n (a) You must give any other recipients of the Work or\r\n Derivative Works a copy of this License; and\r\n\r\n (b) You must cause any modified files to carry prominent notices\r\n stating that You changed the files; and\r\n\r\n (c) You must retain, in the Source form of any Derivative Works\r\n that You distribute, all copyright, patent, trademark, and\r\n attribution notices from the Source form of the Work,\r\n excluding those notices that do not pertain to any part of\r\n the Derivative Works; and\r\n\r\n (d) If the Work includes a \"NOTICE\" text file as part of its\r\n distribution, then any Derivative Works that You distribute must\r\n include a readable copy of the attribution notices contained\r\n within such NOTICE file, excluding those notices that do not\r\n pertain to any part of the Derivative Works, in at least one\r\n of the following places: within a NOTICE text file distributed\r\n as part of the Derivative Works; within the Source form or\r\n documentation, if provided along with the Derivative Works; or,\r\n within a display generated by the Derivative Works, if and\r\n wherever such third-party notices normally appear. The contents\r\n of the NOTICE file are for informational purposes only and\r\n do not modify the License. You may add Your own attribution\r\n notices within Derivative Works that You distribute, alongside\r\n or as an addendum to the NOTICE text from the Work, provided\r\n that such additional attribution notices cannot be construed\r\n as modifying the License.\r\n\r\n You may add Your own copyright statement to Your modifications and\r\n may provide additional or different license terms and conditions\r\n for use, reproduction, or distribution of Your modifications, or\r\n for any such Derivative Works as a whole, provided Your use,\r\n reproduction, and distribution of the Work otherwise complies with\r\n the conditions stated in this License.\r\n\r\n 5. Submission of Contributions. Unless You explicitly state otherwise,\r\n any Contribution intentionally submitted for inclusion in the Work\r\n by You to the Licensor shall be under the terms and conditions of\r\n this License, without any additional terms or conditions.\r\n Notwithstanding the above, nothing herein shall supersede or modify\r\n the terms of any separate license agreement you may have executed\r\n with Licensor regarding such Contributions.\r\n\r\n 6. Trademarks. This License does not grant permission to use the trade\r\n names, trademarks, service marks, or product names of the Licensor,\r\n except as required for reasonable and customary use in describing the\r\n origin of the Work and reproducing the content of the NOTICE file.\r\n\r\n 7. Disclaimer of Warranty. Unless required by applicable law or\r\n agreed to in writing, Licensor provides the Work (and each\r\n Contributor provides its Contributions) on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or\r\n implied, including, without limitation, any warranties or conditions\r\n of TITLE, NON-INFRINGEMENT, MERCHANTABILITY, or FITNESS FOR A\r\n PARTICULAR PURPOSE. You are solely responsible for determining the\r\n appropriateness of using or redistributing the Work and assume any\r\n risks associated with Your exercise of permissions under this License.\r\n\r\n 8. Limitation of Liability. In no event and under no legal theory,\r\n whether in tort (including negligence), contract, or otherwise,\r\n unless required by applicable law (such as deliberate and grossly\r\n negligent acts) or agreed to in writing, shall any Contributor be\r\n liable to You for damages, including any direct, indirect, special,\r\n incidental, or consequential damages of any character arising as a\r\n result of this License or out of the use or inability to use the\r\n Work (including but not limited to damages for loss of goodwill,\r\n work stoppage, computer failure or malfunction, or any and all\r\n other commercial damages or losses), even if such Contributor\r\n has been advised of the possibility of such damages.\r\n\r\n 9. Accepting Warranty or Additional Liability. While redistributing\r\n the Work or Derivative Works thereof, You may choose to offer,\r\n and charge a fee for, acceptance of support, warranty, indemnity,\r\n or other liability obligations and/or rights consistent with this\r\n License. However, in accepting such obligations, You may act only\r\n on Your own behalf and on Your sole responsibility, not on behalf\r\n of any other Contributor, and only if You agree to indemnify,\r\n defend, and hold each Contributor harmless for any liability\r\n incurred by, or claims asserted against, such Contributor by reason\r\n of your accepting any such warranty or additional liability.\r\n\r\n END OF TERMS AND CONDITIONS\r\n\r\n APPENDIX: How to apply the Apache License to your work.\r\n\r\n To apply the Apache License to your work, attach the following\r\n boilerplate notice, with the fields enclosed by brackets \"{}\"\r\n replaced with your own identifying information. (Don't include\r\n the brackets!) The text should be enclosed in the appropriate\r\n comment syntax for the file format. We also recommend that a\r\n file or class name and description of purpose be included on the\r\n same \"printed page\" as the copyright notice for easier\r\n identification within third-party archives.\r\n\r\n Copyright {yyyy} {name of copyright owner}\r\n\r\n Licensed under the Apache License, Version 2.0 (the \"License\");\r\n you may not use this file except in compliance with the License.\r\n You may obtain a copy of the License at\r\n\r\n http://www.apache.org/licenses/LICENSE-2.0\r\n\r\n Unless required by applicable law or agreed to in writing, software\r\n distributed under the License is distributed on an \"AS IS\" BASIS,\r\n WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r\n See the License for the specific language governing permissions and\r\n limitations under the License.\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/Legacy/stm32_hal_legacy.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32_hal_legacy.h\r\n * @author MCD Application Team\r\n * @brief This file contains aliases definition for the STM32Cube HAL constants\r\n * macros and functions maintained for legacy purpose.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2021 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32_HAL_LEGACY\r\n#define STM32_HAL_LEGACY\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Defines HAL CRYP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_FLAG_RDERR CRYP_FLAG_RDERR\r\n#define AES_FLAG_WRERR CRYP_FLAG_WRERR\r\n#define AES_CLEARFLAG_CCF CRYP_CLEARFLAG_CCF\r\n#define AES_CLEARFLAG_RDERR CRYP_CLEARFLAG_RDERR\r\n#define AES_CLEARFLAG_WRERR CRYP_CLEARFLAG_WRERR\r\n#if defined(STM32U5)\r\n#define CRYP_DATATYPE_32B CRYP_NO_SWAP\r\n#define CRYP_DATATYPE_16B CRYP_HALFWORD_SWAP\r\n#define CRYP_DATATYPE_8B CRYP_BYTE_SWAP\r\n#define CRYP_DATATYPE_1B CRYP_BIT_SWAP\r\n#define CRYP_CCF_CLEAR CRYP_CLEAR_CCF\r\n#define CRYP_ERR_CLEAR CRYP_CLEAR_RWEIF\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ADC_Aliased_Defines HAL ADC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define ADC_RESOLUTION12b ADC_RESOLUTION_12B\r\n#define ADC_RESOLUTION10b ADC_RESOLUTION_10B\r\n#define ADC_RESOLUTION8b ADC_RESOLUTION_8B\r\n#define ADC_RESOLUTION6b ADC_RESOLUTION_6B\r\n#define OVR_DATA_OVERWRITTEN ADC_OVR_DATA_OVERWRITTEN\r\n#define OVR_DATA_PRESERVED ADC_OVR_DATA_PRESERVED\r\n#define EOC_SINGLE_CONV ADC_EOC_SINGLE_CONV\r\n#define EOC_SEQ_CONV ADC_EOC_SEQ_CONV\r\n#define EOC_SINGLE_SEQ_CONV ADC_EOC_SINGLE_SEQ_CONV\r\n#define REGULAR_GROUP ADC_REGULAR_GROUP\r\n#define INJECTED_GROUP ADC_INJECTED_GROUP\r\n#define REGULAR_INJECTED_GROUP ADC_REGULAR_INJECTED_GROUP\r\n#define AWD_EVENT ADC_AWD_EVENT\r\n#define AWD1_EVENT ADC_AWD1_EVENT\r\n#define AWD2_EVENT ADC_AWD2_EVENT\r\n#define AWD3_EVENT ADC_AWD3_EVENT\r\n#define OVR_EVENT ADC_OVR_EVENT\r\n#define JQOVF_EVENT ADC_JQOVF_EVENT\r\n#define ALL_CHANNELS ADC_ALL_CHANNELS\r\n#define REGULAR_CHANNELS ADC_REGULAR_CHANNELS\r\n#define INJECTED_CHANNELS ADC_INJECTED_CHANNELS\r\n#define SYSCFG_FLAG_SENSOR_ADC ADC_FLAG_SENSOR\r\n#define SYSCFG_FLAG_VREF_ADC ADC_FLAG_VREFINT\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV1 ADC_CLOCK_SYNC_PCLK_DIV1\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV2 ADC_CLOCK_SYNC_PCLK_DIV2\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV4 ADC_CLOCK_SYNC_PCLK_DIV4\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV6 ADC_CLOCK_SYNC_PCLK_DIV6\r\n#define ADC_CLOCKPRESCALER_PCLK_DIV8 ADC_CLOCK_SYNC_PCLK_DIV8\r\n#define ADC_EXTERNALTRIG0_T6_TRGO ADC_EXTERNALTRIGCONV_T6_TRGO\r\n#define ADC_EXTERNALTRIG1_T21_CC2 ADC_EXTERNALTRIGCONV_T21_CC2\r\n#define ADC_EXTERNALTRIG2_T2_TRGO ADC_EXTERNALTRIGCONV_T2_TRGO\r\n#define ADC_EXTERNALTRIG3_T2_CC4 ADC_EXTERNALTRIGCONV_T2_CC4\r\n#define ADC_EXTERNALTRIG4_T22_TRGO ADC_EXTERNALTRIGCONV_T22_TRGO\r\n#define ADC_EXTERNALTRIG7_EXT_IT11 ADC_EXTERNALTRIGCONV_EXT_IT11\r\n#define ADC_CLOCK_ASYNC ADC_CLOCK_ASYNC_DIV1\r\n#define ADC_EXTERNALTRIG_EDGE_NONE ADC_EXTERNALTRIGCONVEDGE_NONE\r\n#define ADC_EXTERNALTRIG_EDGE_RISING ADC_EXTERNALTRIGCONVEDGE_RISING\r\n#define ADC_EXTERNALTRIG_EDGE_FALLING ADC_EXTERNALTRIGCONVEDGE_FALLING\r\n#define ADC_EXTERNALTRIG_EDGE_RISINGFALLING ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING\r\n#define ADC_SAMPLETIME_2CYCLE_5 ADC_SAMPLETIME_2CYCLES_5\r\n\r\n#define HAL_ADC_STATE_BUSY_REG HAL_ADC_STATE_REG_BUSY\r\n#define HAL_ADC_STATE_BUSY_INJ HAL_ADC_STATE_INJ_BUSY\r\n#define HAL_ADC_STATE_EOC_REG HAL_ADC_STATE_REG_EOC\r\n#define HAL_ADC_STATE_EOC_INJ HAL_ADC_STATE_INJ_EOC\r\n#define HAL_ADC_STATE_ERROR HAL_ADC_STATE_ERROR_INTERNAL\r\n#define HAL_ADC_STATE_BUSY HAL_ADC_STATE_BUSY_INTERNAL\r\n#define HAL_ADC_STATE_AWD HAL_ADC_STATE_AWD1\r\n\r\n#if defined(STM32H7)\r\n#define ADC_CHANNEL_VBAT_DIV4 ADC_CHANNEL_VBAT\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CEC_Aliased_Defines HAL CEC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_CEC_GET_IT __HAL_CEC_GET_FLAG\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Defines HAL COMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define COMP_WINDOWMODE_DISABLED COMP_WINDOWMODE_DISABLE\r\n#define COMP_WINDOWMODE_ENABLED COMP_WINDOWMODE_ENABLE\r\n#define COMP_EXTI_LINE_COMP1_EVENT COMP_EXTI_LINE_COMP1\r\n#define COMP_EXTI_LINE_COMP2_EVENT COMP_EXTI_LINE_COMP2\r\n#define COMP_EXTI_LINE_COMP3_EVENT COMP_EXTI_LINE_COMP3\r\n#define COMP_EXTI_LINE_COMP4_EVENT COMP_EXTI_LINE_COMP4\r\n#define COMP_EXTI_LINE_COMP5_EVENT COMP_EXTI_LINE_COMP5\r\n#define COMP_EXTI_LINE_COMP6_EVENT COMP_EXTI_LINE_COMP6\r\n#define COMP_EXTI_LINE_COMP7_EVENT COMP_EXTI_LINE_COMP7\r\n#if defined(STM32L0)\r\n#define COMP_LPTIMCONNECTION_ENABLED ((uint32_t)0x00000003U) /*!< COMPX output generic naming: connected to LPTIM input 1 for COMP1, LPTIM input 2 for COMP2 */\r\n#endif\r\n#define COMP_OUTPUT_COMP6TIM2OCREFCLR COMP_OUTPUT_COMP6_TIM2OCREFCLR\r\n#if defined(STM32F373xC) || defined(STM32F378xx)\r\n#define COMP_OUTPUT_TIM3IC1 COMP_OUTPUT_COMP1_TIM3IC1\r\n#define COMP_OUTPUT_TIM3OCREFCLR COMP_OUTPUT_COMP1_TIM3OCREFCLR\r\n#endif /* STM32F373xC || STM32F378xx */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n#define COMP_WINDOWMODE_ENABLE COMP_WINDOWMODE_COMP1_INPUT_PLUS_COMMON\r\n\r\n#define COMP_NONINVERTINGINPUT_IO1 COMP_INPUT_PLUS_IO1\r\n#define COMP_NONINVERTINGINPUT_IO2 COMP_INPUT_PLUS_IO2\r\n#define COMP_NONINVERTINGINPUT_IO3 COMP_INPUT_PLUS_IO3\r\n#define COMP_NONINVERTINGINPUT_IO4 COMP_INPUT_PLUS_IO4\r\n#define COMP_NONINVERTINGINPUT_IO5 COMP_INPUT_PLUS_IO5\r\n#define COMP_NONINVERTINGINPUT_IO6 COMP_INPUT_PLUS_IO6\r\n\r\n#define COMP_INVERTINGINPUT_1_4VREFINT COMP_INPUT_MINUS_1_4VREFINT\r\n#define COMP_INVERTINGINPUT_1_2VREFINT COMP_INPUT_MINUS_1_2VREFINT\r\n#define COMP_INVERTINGINPUT_3_4VREFINT COMP_INPUT_MINUS_3_4VREFINT\r\n#define COMP_INVERTINGINPUT_VREFINT COMP_INPUT_MINUS_VREFINT\r\n#define COMP_INVERTINGINPUT_DAC1_CH1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC1_CH2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_DAC1 COMP_INPUT_MINUS_DAC1_CH1\r\n#define COMP_INVERTINGINPUT_DAC2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO1 COMP_INPUT_MINUS_IO1\r\n#if defined(STM32L0)\r\n/* Issue fixed on STM32L0 COMP driver: only 2 dedicated IO (IO1 and IO2), */\r\n/* IO2 was wrongly assigned to IO shared with DAC and IO3 was corresponding */\r\n/* to the second dedicated IO (only for COMP2). */\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_DAC1_CH2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO2\r\n#else\r\n#define COMP_INVERTINGINPUT_IO2 COMP_INPUT_MINUS_IO2\r\n#define COMP_INVERTINGINPUT_IO3 COMP_INPUT_MINUS_IO3\r\n#endif\r\n#define COMP_INVERTINGINPUT_IO4 COMP_INPUT_MINUS_IO4\r\n#define COMP_INVERTINGINPUT_IO5 COMP_INPUT_MINUS_IO5\r\n\r\n#define COMP_OUTPUTLEVEL_LOW COMP_OUTPUT_LEVEL_LOW\r\n#define COMP_OUTPUTLEVEL_HIGH COMP_OUTPUT_LEVEL_HIGH\r\n\r\n/* Note: Literal \"COMP_FLAG_LOCK\" kept for legacy purpose. */\r\n/* To check COMP lock state, use macro \"__HAL_COMP_IS_LOCKED()\". */\r\n#if defined(COMP_CSR_LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_LOCK\r\n#elif defined(COMP_CSR_COMP1LOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMP1LOCK\r\n#elif defined(COMP_CSR_COMPxLOCK)\r\n#define COMP_FLAG_LOCK COMP_CSR_COMPxLOCK\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define COMP_BLANKINGSRCE_TIM1OC5 COMP_BLANKINGSRC_TIM1_OC5_COMP1\r\n#define COMP_BLANKINGSRCE_TIM2OC3 COMP_BLANKINGSRC_TIM2_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC3 COMP_BLANKINGSRC_TIM3_OC3_COMP1\r\n#define COMP_BLANKINGSRCE_TIM3OC4 COMP_BLANKINGSRC_TIM3_OC4_COMP2\r\n#define COMP_BLANKINGSRCE_TIM8OC5 COMP_BLANKINGSRC_TIM8_OC5_COMP2\r\n#define COMP_BLANKINGSRCE_TIM15OC1 COMP_BLANKINGSRC_TIM15_OC1_COMP2\r\n#define COMP_BLANKINGSRCE_NONE COMP_BLANKINGSRC_NONE\r\n#endif\r\n\r\n#if defined(STM32L0)\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWSPEED COMP_POWERMODE_ULTRALOWPOWER\r\n#else\r\n#define COMP_MODE_HIGHSPEED COMP_POWERMODE_HIGHSPEED\r\n#define COMP_MODE_MEDIUMSPEED COMP_POWERMODE_MEDIUMSPEED\r\n#define COMP_MODE_LOWPOWER COMP_POWERMODE_LOWPOWER\r\n#define COMP_MODE_ULTRALOWPOWER COMP_POWERMODE_ULTRALOWPOWER\r\n#endif\r\n\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CORTEX_Aliased_Defines HAL CORTEX Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_CORTEX_SYSTICKCLK_CONFIG HAL_SYSTICK_CLKSourceConfig\r\n#if defined(STM32U5)\r\n#define MPU_DEVICE_nGnRnE MPU_DEVICE_NGNRNE\r\n#define MPU_DEVICE_nGnRE MPU_DEVICE_NGNRE\r\n#define MPU_DEVICE_nGRE MPU_DEVICE_NGRE\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CRC_Aliases CRC API aliases\r\n * @{\r\n */\r\n#define HAL_CRC_Input_Data_Reverse HAL_CRCEx_Input_Data_Reverse /*!< Aliased to HAL_CRCEx_Input_Data_Reverse for inter STM32 series compatibility */\r\n#define HAL_CRC_Output_Data_Reverse HAL_CRCEx_Output_Data_Reverse /*!< Aliased to HAL_CRCEx_Output_Data_Reverse for inter STM32 series compatibility */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CRC_Aliased_Defines HAL CRC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define CRC_OUTPUTDATA_INVERSION_DISABLED CRC_OUTPUTDATA_INVERSION_DISABLE\r\n#define CRC_OUTPUTDATA_INVERSION_ENABLED CRC_OUTPUTDATA_INVERSION_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Defines HAL DAC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define DAC1_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC1_CHANNEL_2 DAC_CHANNEL_2\r\n#define DAC2_CHANNEL_1 DAC_CHANNEL_1\r\n#define DAC_WAVE_NONE 0x00000000U\r\n#define DAC_WAVE_NOISE DAC_CR_WAVE1_0\r\n#define DAC_WAVE_TRIANGLE DAC_CR_WAVE1_1\r\n#define DAC_WAVEGENERATION_NONE DAC_WAVE_NONE\r\n#define DAC_WAVEGENERATION_NOISE DAC_WAVE_NOISE\r\n#define DAC_WAVEGENERATION_TRIANGLE DAC_WAVE_TRIANGLE\r\n\r\n#if defined(STM32G4) || defined(STM32H7) || defined (STM32U5)\r\n#define DAC_CHIPCONNECT_DISABLE DAC_CHIPCONNECT_EXTERNAL\r\n#define DAC_CHIPCONNECT_ENABLE DAC_CHIPCONNECT_INTERNAL\r\n#endif\r\n\r\n#if defined(STM32U5)\r\n#define DAC_TRIGGER_STOP_LPTIM1_OUT DAC_TRIGGER_STOP_LPTIM1_CH1\r\n#define DAC_TRIGGER_STOP_LPTIM3_OUT DAC_TRIGGER_STOP_LPTIM3_CH1\r\n#define DAC_TRIGGER_LPTIM1_OUT DAC_TRIGGER_LPTIM1_CH1\r\n#define DAC_TRIGGER_LPTIM3_OUT DAC_TRIGGER_LPTIM3_CH1\r\n#endif\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32G0) || defined(STM32L5) || defined(STM32H7) || defined(STM32F4) || defined(STM32G4)\r\n#define HAL_DAC_MSP_INIT_CB_ID HAL_DAC_MSPINIT_CB_ID\r\n#define HAL_DAC_MSP_DEINIT_CB_ID HAL_DAC_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DMA_Aliased_Defines HAL DMA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_REMAPDMA_ADC_DMA_CH2 DMA_REMAP_ADC_DMA_CH2\r\n#define HAL_REMAPDMA_USART1_TX_DMA_CH4 DMA_REMAP_USART1_TX_DMA_CH4\r\n#define HAL_REMAPDMA_USART1_RX_DMA_CH5 DMA_REMAP_USART1_RX_DMA_CH5\r\n#define HAL_REMAPDMA_TIM16_DMA_CH4 DMA_REMAP_TIM16_DMA_CH4\r\n#define HAL_REMAPDMA_TIM17_DMA_CH2 DMA_REMAP_TIM17_DMA_CH2\r\n#define HAL_REMAPDMA_USART3_DMA_CH32 DMA_REMAP_USART3_DMA_CH32\r\n#define HAL_REMAPDMA_TIM16_DMA_CH6 DMA_REMAP_TIM16_DMA_CH6\r\n#define HAL_REMAPDMA_TIM17_DMA_CH7 DMA_REMAP_TIM17_DMA_CH7\r\n#define HAL_REMAPDMA_SPI2_DMA_CH67 DMA_REMAP_SPI2_DMA_CH67\r\n#define HAL_REMAPDMA_USART2_DMA_CH67 DMA_REMAP_USART2_DMA_CH67\r\n#define HAL_REMAPDMA_I2C1_DMA_CH76 DMA_REMAP_I2C1_DMA_CH76\r\n#define HAL_REMAPDMA_TIM1_DMA_CH6 DMA_REMAP_TIM1_DMA_CH6\r\n#define HAL_REMAPDMA_TIM2_DMA_CH7 DMA_REMAP_TIM2_DMA_CH7\r\n#define HAL_REMAPDMA_TIM3_DMA_CH6 DMA_REMAP_TIM3_DMA_CH6\r\n\r\n#define IS_HAL_REMAPDMA IS_DMA_REMAP\r\n#define __HAL_REMAPDMA_CHANNEL_ENABLE __HAL_DMA_REMAP_CHANNEL_ENABLE\r\n#define __HAL_REMAPDMA_CHANNEL_DISABLE __HAL_DMA_REMAP_CHANNEL_DISABLE\r\n\r\n#if defined(STM32L4)\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI1 HAL_DMAMUX1_REQ_GEN_EXTI1\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI2 HAL_DMAMUX1_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI3 HAL_DMAMUX1_REQ_GEN_EXTI3\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI4 HAL_DMAMUX1_REQ_GEN_EXTI4\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI5 HAL_DMAMUX1_REQ_GEN_EXTI5\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI6 HAL_DMAMUX1_REQ_GEN_EXTI6\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI7 HAL_DMAMUX1_REQ_GEN_EXTI7\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI8 HAL_DMAMUX1_REQ_GEN_EXTI8\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI9 HAL_DMAMUX1_REQ_GEN_EXTI9\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI10 HAL_DMAMUX1_REQ_GEN_EXTI10\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI11 HAL_DMAMUX1_REQ_GEN_EXTI11\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI12 HAL_DMAMUX1_REQ_GEN_EXTI12\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI13 HAL_DMAMUX1_REQ_GEN_EXTI13\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI14 HAL_DMAMUX1_REQ_GEN_EXTI14\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI15 HAL_DMAMUX1_REQ_GEN_EXTI15\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH3_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_TE HAL_DMAMUX1_REQ_GEN_DSI_TE\r\n#define HAL_DMAMUX1_REQUEST_GEN_DSI_EOT HAL_DMAMUX1_REQ_GEN_DSI_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMA2D_EOT HAL_DMAMUX1_REQ_GEN_DMA2D_EOT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LTDC_IT HAL_DMAMUX1_REQ_GEN_LTDC_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#if defined(STM32L4R5xx) || defined(STM32L4R9xx) || defined(STM32L4R9xx) || defined(STM32L4S5xx) || defined(STM32L4S7xx) || defined(STM32L4S9xx)\r\n#define DMA_REQUEST_DCMI_PSSI DMA_REQUEST_DCMI\r\n#endif\r\n\r\n#endif /* STM32L4 */\r\n\r\n#if defined(STM32G0)\r\n#define DMA_REQUEST_DAC1_CHANNEL1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC1_CHANNEL2 DMA_REQUEST_DAC1_CH2\r\n#define DMA_REQUEST_TIM16_TRIG_COM DMA_REQUEST_TIM16_COM\r\n#define DMA_REQUEST_TIM17_TRIG_COM DMA_REQUEST_TIM17_COM\r\n\r\n#define LL_DMAMUX_REQ_TIM16_TRIG_COM LL_DMAMUX_REQ_TIM16_COM\r\n#define LL_DMAMUX_REQ_TIM17_TRIG_COM LL_DMAMUX_REQ_TIM17_COM\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n\r\n#define DMA_REQUEST_DAC1 DMA_REQUEST_DAC1_CH1\r\n#define DMA_REQUEST_DAC2 DMA_REQUEST_DAC1_CH2\r\n\r\n#define BDMA_REQUEST_LP_UART1_RX BDMA_REQUEST_LPUART1_RX\r\n#define BDMA_REQUEST_LP_UART1_TX BDMA_REQUEST_LPUART1_TX\r\n\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH0_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH1_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_DMAMUX1_CH2_EVT HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM1_OUT HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX1_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX1_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX1_REQUEST_GEN_EXTI0 HAL_DMAMUX1_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX1_REQUEST_GEN_TIM12_TRGO HAL_DMAMUX1_REQ_GEN_TIM12_TRGO\r\n\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH0_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH0_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH1_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH1_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH2_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH2_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH3_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH3_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH4_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH4_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH5_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH5_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_DMAMUX2_CH6_EVT HAL_DMAMUX2_REQ_GEN_DMAMUX2_CH6_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_RX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_WKUP HAL_DMAMUX2_REQ_GEN_LPUART1_TX_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM2_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM2_OUT HAL_DMAMUX2_REQ_GEN_LPTIM2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM3_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM3_OUT HAL_DMAMUX2_REQ_GEN_LPTIM3_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM4_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPTIM5_WKUP HAL_DMAMUX2_REQ_GEN_LPTIM5_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_WKUP HAL_DMAMUX2_REQ_GEN_I2C4_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_WKUP HAL_DMAMUX2_REQ_GEN_SPI6_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP1_OUT HAL_DMAMUX2_REQ_GEN_COMP1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_COMP2_OUT HAL_DMAMUX2_REQ_GEN_COMP2_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_RTC_WKUP HAL_DMAMUX2_REQ_GEN_RTC_WKUP\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI0 HAL_DMAMUX2_REQ_GEN_EXTI0\r\n#define HAL_DMAMUX2_REQUEST_GEN_EXTI2 HAL_DMAMUX2_REQ_GEN_EXTI2\r\n#define HAL_DMAMUX2_REQUEST_GEN_I2C4_IT_EVT HAL_DMAMUX2_REQ_GEN_I2C4_IT_EVT\r\n#define HAL_DMAMUX2_REQUEST_GEN_SPI6_IT HAL_DMAMUX2_REQ_GEN_SPI6_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_TX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_TX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_LPUART1_RX_IT HAL_DMAMUX2_REQ_GEN_LPUART1_RX_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_IT HAL_DMAMUX2_REQ_GEN_ADC3_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_ADC3_AWD1_OUT HAL_DMAMUX2_REQ_GEN_ADC3_AWD1_OUT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH0_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH0_IT\r\n#define HAL_DMAMUX2_REQUEST_GEN_BDMA_CH1_IT HAL_DMAMUX2_REQ_GEN_BDMA_CH1_IT\r\n\r\n#define HAL_DMAMUX_REQUEST_GEN_NO_EVENT HAL_DMAMUX_REQ_GEN_NO_EVENT\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING HAL_DMAMUX_REQ_GEN_RISING\r\n#define HAL_DMAMUX_REQUEST_GEN_FALLING HAL_DMAMUX_REQ_GEN_FALLING\r\n#define HAL_DMAMUX_REQUEST_GEN_RISING_FALLING HAL_DMAMUX_REQ_GEN_RISING_FALLING\r\n\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM1 DFSDM_FILTER_EXT_TRIG_LPTIM1_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM2 DFSDM_FILTER_EXT_TRIG_LPTIM2_OUT\r\n#define DFSDM_FILTER_EXT_TRIG_LPTIM3 DFSDM_FILTER_EXT_TRIG_LPTIM3_OUT\r\n\r\n#define DAC_TRIGGER_LP1_OUT DAC_TRIGGER_LPTIM1_OUT\r\n#define DAC_TRIGGER_LP2_OUT DAC_TRIGGER_LPTIM2_OUT\r\n\r\n#endif /* STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Defines HAL FLASH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define TYPEPROGRAM_BYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_HALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_WORD FLASH_TYPEPROGRAM_WORD\r\n#define TYPEPROGRAM_DOUBLEWORD FLASH_TYPEPROGRAM_DOUBLEWORD\r\n#define TYPEERASE_SECTORS FLASH_TYPEERASE_SECTORS\r\n#define TYPEERASE_PAGES FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_PAGEERASE FLASH_TYPEERASE_PAGES\r\n#define TYPEERASE_MASSERASE FLASH_TYPEERASE_MASSERASE\r\n#define WRPSTATE_DISABLE OB_WRPSTATE_DISABLE\r\n#define WRPSTATE_ENABLE OB_WRPSTATE_ENABLE\r\n#define HAL_FLASH_TIMEOUT_VALUE FLASH_TIMEOUT_VALUE\r\n#define OBEX_PCROP OPTIONBYTE_PCROP\r\n#define OBEX_BOOTCONFIG OPTIONBYTE_BOOTCONFIG\r\n#define PCROPSTATE_DISABLE OB_PCROP_STATE_DISABLE\r\n#define PCROPSTATE_ENABLE OB_PCROP_STATE_ENABLE\r\n#define TYPEERASEDATA_BYTE FLASH_TYPEERASEDATA_BYTE\r\n#define TYPEERASEDATA_HALFWORD FLASH_TYPEERASEDATA_HALFWORD\r\n#define TYPEERASEDATA_WORD FLASH_TYPEERASEDATA_WORD\r\n#define TYPEPROGRAMDATA_BYTE FLASH_TYPEPROGRAMDATA_BYTE\r\n#define TYPEPROGRAMDATA_HALFWORD FLASH_TYPEPROGRAMDATA_HALFWORD\r\n#define TYPEPROGRAMDATA_WORD FLASH_TYPEPROGRAMDATA_WORD\r\n#define TYPEPROGRAMDATA_FASTBYTE FLASH_TYPEPROGRAMDATA_FASTBYTE\r\n#define TYPEPROGRAMDATA_FASTHALFWORD FLASH_TYPEPROGRAMDATA_FASTHALFWORD\r\n#define TYPEPROGRAMDATA_FASTWORD FLASH_TYPEPROGRAMDATA_FASTWORD\r\n#define PAGESIZE FLASH_PAGE_SIZE\r\n#define TYPEPROGRAM_FASTBYTE FLASH_TYPEPROGRAM_BYTE\r\n#define TYPEPROGRAM_FASTHALFWORD FLASH_TYPEPROGRAM_HALFWORD\r\n#define TYPEPROGRAM_FASTWORD FLASH_TYPEPROGRAM_WORD\r\n#define VOLTAGE_RANGE_1 FLASH_VOLTAGE_RANGE_1\r\n#define VOLTAGE_RANGE_2 FLASH_VOLTAGE_RANGE_2\r\n#define VOLTAGE_RANGE_3 FLASH_VOLTAGE_RANGE_3\r\n#define VOLTAGE_RANGE_4 FLASH_VOLTAGE_RANGE_4\r\n#define TYPEPROGRAM_FAST FLASH_TYPEPROGRAM_FAST\r\n#define TYPEPROGRAM_FAST_AND_LAST FLASH_TYPEPROGRAM_FAST_AND_LAST\r\n#define WRPAREA_BANK1_AREAA OB_WRPAREA_BANK1_AREAA\r\n#define WRPAREA_BANK1_AREAB OB_WRPAREA_BANK1_AREAB\r\n#define WRPAREA_BANK2_AREAA OB_WRPAREA_BANK2_AREAA\r\n#define WRPAREA_BANK2_AREAB OB_WRPAREA_BANK2_AREAB\r\n#define IWDG_STDBY_FREEZE OB_IWDG_STDBY_FREEZE\r\n#define IWDG_STDBY_ACTIVE OB_IWDG_STDBY_RUN\r\n#define IWDG_STOP_FREEZE OB_IWDG_STOP_FREEZE\r\n#define IWDG_STOP_ACTIVE OB_IWDG_STOP_RUN\r\n#define FLASH_ERROR_NONE HAL_FLASH_ERROR_NONE\r\n#define FLASH_ERROR_RD HAL_FLASH_ERROR_RD\r\n#define FLASH_ERROR_PG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_PGP HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_WRP HAL_FLASH_ERROR_WRP\r\n#define FLASH_ERROR_OPTV HAL_FLASH_ERROR_OPTV\r\n#define FLASH_ERROR_OPTVUSR HAL_FLASH_ERROR_OPTVUSR\r\n#define FLASH_ERROR_PROG HAL_FLASH_ERROR_PROG\r\n#define FLASH_ERROR_OP HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_PGA HAL_FLASH_ERROR_PGA\r\n#define FLASH_ERROR_SIZE HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_SIZ HAL_FLASH_ERROR_SIZE\r\n#define FLASH_ERROR_PGS HAL_FLASH_ERROR_PGS\r\n#define FLASH_ERROR_MIS HAL_FLASH_ERROR_MIS\r\n#define FLASH_ERROR_FAST HAL_FLASH_ERROR_FAST\r\n#define FLASH_ERROR_FWWERR HAL_FLASH_ERROR_FWWERR\r\n#define FLASH_ERROR_NOTZERO HAL_FLASH_ERROR_NOTZERO\r\n#define FLASH_ERROR_OPERATION HAL_FLASH_ERROR_OPERATION\r\n#define FLASH_ERROR_ERS HAL_FLASH_ERROR_ERS\r\n#define OB_WDG_SW OB_IWDG_SW\r\n#define OB_WDG_HW OB_IWDG_HW\r\n#define OB_SDADC12_VDD_MONITOR_SET OB_SDACD_VDD_MONITOR_SET\r\n#define OB_SDADC12_VDD_MONITOR_RESET OB_SDACD_VDD_MONITOR_RESET\r\n#define OB_RAM_PARITY_CHECK_SET OB_SRAM_PARITY_SET\r\n#define OB_RAM_PARITY_CHECK_RESET OB_SRAM_PARITY_RESET\r\n#define IS_OB_SDADC12_VDD_MONITOR IS_OB_SDACD_VDD_MONITOR\r\n#define OB_RDP_LEVEL0 OB_RDP_LEVEL_0\r\n#define OB_RDP_LEVEL1 OB_RDP_LEVEL_1\r\n#define OB_RDP_LEVEL2 OB_RDP_LEVEL_2\r\n#if defined(STM32G0)\r\n#define OB_BOOT_LOCK_DISABLE OB_BOOT_ENTRY_FORCED_NONE\r\n#define OB_BOOT_LOCK_ENABLE OB_BOOT_ENTRY_FORCED_FLASH\r\n#else\r\n#define OB_BOOT_ENTRY_FORCED_NONE OB_BOOT_LOCK_DISABLE\r\n#define OB_BOOT_ENTRY_FORCED_FLASH OB_BOOT_LOCK_ENABLE\r\n#endif\r\n#if defined(STM32H7)\r\n#define FLASH_FLAG_SNECCE_BANK1RR FLASH_FLAG_SNECCERR_BANK1\r\n#define FLASH_FLAG_DBECCE_BANK1RR FLASH_FLAG_DBECCERR_BANK1\r\n#define FLASH_FLAG_STRBER_BANK1R FLASH_FLAG_STRBERR_BANK1\r\n#define FLASH_FLAG_SNECCE_BANK2RR FLASH_FLAG_SNECCERR_BANK2\r\n#define FLASH_FLAG_DBECCE_BANK2RR FLASH_FLAG_DBECCERR_BANK2\r\n#define FLASH_FLAG_STRBER_BANK2R FLASH_FLAG_STRBERR_BANK2\r\n#define FLASH_FLAG_WDW FLASH_FLAG_WBNE\r\n#define OB_WRP_SECTOR_All OB_WRP_SECTOR_ALL\r\n#endif /* STM32H7 */\r\n#if defined(STM32U5)\r\n#define OB_USER_nRST_STOP OB_USER_NRST_STOP\r\n#define OB_USER_nRST_STDBY OB_USER_NRST_STDBY\r\n#define OB_USER_nRST_SHDW OB_USER_NRST_SHDW\r\n#define OB_USER_nSWBOOT0 OB_USER_NSWBOOT0\r\n#define OB_USER_nBOOT0 OB_USER_NBOOT0\r\n#define OB_nBOOT0_RESET OB_NBOOT0_RESET\r\n#define OB_nBOOT0_SET OB_NBOOT0_SET\r\n#endif /* STM32U5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_JPEG_Aliased_Macros HAL JPEG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_JPEG_CLK_ENABLE __HAL_RCC_JPGDECEN_CLK_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_DISABLE __HAL_RCC_JPGDECEN_CLK_DISABLE\r\n#define __HAL_RCC_JPEG_FORCE_RESET __HAL_RCC_JPGDECRST_FORCE_RESET\r\n#define __HAL_RCC_JPEG_RELEASE_RESET __HAL_RCC_JPGDECRST_RELEASE_RESET\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_ENABLE __HAL_RCC_JPGDEC_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_JPEG_CLK_SLEEP_DISABLE __HAL_RCC_JPGDEC_CLK_SLEEP_DISABLE\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SYSCFG_Aliased_Defines HAL SYSCFG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA9 I2C_FASTMODEPLUS_PA9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PA10 I2C_FASTMODEPLUS_PA10\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB6 I2C_FASTMODEPLUS_PB6\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB7 I2C_FASTMODEPLUS_PB7\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB8 I2C_FASTMODEPLUS_PB8\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C_PB9 I2C_FASTMODEPLUS_PB9\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C1 I2C_FASTMODEPLUS_I2C1\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C2 I2C_FASTMODEPLUS_I2C2\r\n#define HAL_SYSCFG_FASTMODEPLUS_I2C3 I2C_FASTMODEPLUS_I2C3\r\n#if defined(STM32G4)\r\n\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchBooster HAL_SYSCFG_EnableIOSwitchBooster\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchBooster HAL_SYSCFG_DisableIOSwitchBooster\r\n#define HAL_SYSCFG_EnableIOAnalogSwitchVDD HAL_SYSCFG_EnableIOSwitchVDD\r\n#define HAL_SYSCFG_DisableIOAnalogSwitchVDD HAL_SYSCFG_DisableIOSwitchVDD\r\n#endif /* STM32G4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup LL_FMC_Aliased_Defines LL FMC Aliased Defines maintained for compatibility purpose\r\n * @{\r\n */\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32H7) || defined(STM32G4)\r\n#define FMC_NAND_PCC_WAIT_FEATURE_DISABLE FMC_NAND_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_PCC_WAIT_FEATURE_ENABLE FMC_NAND_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_8 FMC_NAND_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_PCC_MEM_BUS_WIDTH_16 FMC_NAND_MEM_BUS_WIDTH_16\r\n#elif defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4)\r\n#define FMC_NAND_WAIT_FEATURE_DISABLE FMC_NAND_PCC_WAIT_FEATURE_DISABLE\r\n#define FMC_NAND_WAIT_FEATURE_ENABLE FMC_NAND_PCC_WAIT_FEATURE_ENABLE\r\n#define FMC_NAND_MEM_BUS_WIDTH_8 FMC_NAND_PCC_MEM_BUS_WIDTH_8\r\n#define FMC_NAND_MEM_BUS_WIDTH_16 FMC_NAND_PCC_MEM_BUS_WIDTH_16\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup LL_FSMC_Aliased_Defines LL FSMC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FSMC_NORSRAM_TYPEDEF FSMC_NORSRAM_TypeDef\r\n#define FSMC_NORSRAM_EXTENDED_TYPEDEF FSMC_NORSRAM_EXTENDED_TypeDef\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GPIO_Aliased_Macros HAL GPIO Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define GET_GPIO_SOURCE GPIO_GET_INDEX\r\n#define GET_GPIO_INDEX GPIO_GET_INDEX\r\n\r\n#if defined(STM32F4)\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDIO\r\n#define GPIO_AF12_SDMMC1 GPIO_AF12_SDIO\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32L4)\r\n#define GPIO_AF12_SDIO GPIO_AF12_SDMMC1\r\n#define GPIO_AF12_SDMMC GPIO_AF12_SDMMC1\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define GPIO_AF7_SDIO1 GPIO_AF7_SDMMC1\r\n#define GPIO_AF8_SDIO1 GPIO_AF8_SDMMC1\r\n#define GPIO_AF12_SDIO1 GPIO_AF12_SDMMC1\r\n#define GPIO_AF9_SDIO2 GPIO_AF9_SDMMC2\r\n#define GPIO_AF10_SDIO2 GPIO_AF10_SDMMC2\r\n#define GPIO_AF11_SDIO2 GPIO_AF11_SDMMC2\r\n\r\n#if defined (STM32H743xx) || defined (STM32H753xx) || defined (STM32H750xx) || defined (STM32H742xx) || \\\r\n defined (STM32H745xx) || defined (STM32H755xx) || defined (STM32H747xx) || defined (STM32H757xx)\r\n#define GPIO_AF10_OTG2_HS GPIO_AF10_OTG2_FS\r\n#define GPIO_AF10_OTG1_FS GPIO_AF10_OTG1_HS\r\n#define GPIO_AF12_OTG2_FS GPIO_AF12_OTG1_FS\r\n#endif /*STM32H743xx || STM32H753xx || STM32H750xx || STM32H742xx || STM32H745xx || STM32H755xx || STM32H747xx || STM32H757xx */\r\n#endif /* STM32H7 */\r\n\r\n#define GPIO_AF0_LPTIM GPIO_AF0_LPTIM1\r\n#define GPIO_AF1_LPTIM GPIO_AF1_LPTIM1\r\n#define GPIO_AF2_LPTIM GPIO_AF2_LPTIM1\r\n\r\n#if defined(STM32L0) || defined(STM32L4) || defined(STM32F4) || defined(STM32F2) || defined(STM32F7) || defined(STM32G4) || defined(STM32H7) || defined(STM32WB) || defined(STM32U5)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_FAST GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L0 || STM32L4 || STM32F4 || STM32F2 || STM32F7 || STM32G4 || STM32H7 || STM32WB || STM32U5*/\r\n\r\n#if defined(STM32L1)\r\n#define GPIO_SPEED_VERY_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_HIGH\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_VERY_HIGH\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F1)\r\n#define GPIO_SPEED_LOW GPIO_SPEED_FREQ_LOW\r\n#define GPIO_SPEED_MEDIUM GPIO_SPEED_FREQ_MEDIUM\r\n#define GPIO_SPEED_HIGH GPIO_SPEED_FREQ_HIGH\r\n#endif /* STM32F0 || STM32F3 || STM32F1 */\r\n\r\n#define GPIO_AF6_DFSDM GPIO_AF6_DFSDM1\r\n\r\n#if defined(STM32U5)\r\n#define GPIO_AF0_RTC_50Hz GPIO_AF0_RTC_50HZ\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_GTZC_Aliased_Defines HAL GTZC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32U5)\r\n#define GTZC_PERIPH_DCMI GTZC_PERIPH_DCMI_PSSI\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Macros HAL HRTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HRTIM_TIMDELAYEDPROTECTION_DISABLED HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DISABLED\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV68 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV6\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT1_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT1_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDOUT2_DEEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDOUT2_DEEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_DELAYEDBOTH_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_DELAYEDBOTH_EEV7\r\n#define HRTIM_TIMDELAYEDPROTECTION_BALANCED_EEV79 HRTIM_TIMER_A_B_C_DELAYEDPROTECTION_BALANCED_EEV7\r\n\r\n#define __HAL_HRTIM_SetCounter __HAL_HRTIM_SETCOUNTER\r\n#define __HAL_HRTIM_GetCounter __HAL_HRTIM_GETCOUNTER\r\n#define __HAL_HRTIM_SetPeriod __HAL_HRTIM_SETPERIOD\r\n#define __HAL_HRTIM_GetPeriod __HAL_HRTIM_GETPERIOD\r\n#define __HAL_HRTIM_SetClockPrescaler __HAL_HRTIM_SETCLOCKPRESCALER\r\n#define __HAL_HRTIM_GetClockPrescaler __HAL_HRTIM_GETCLOCKPRESCALER\r\n#define __HAL_HRTIM_SetCompare __HAL_HRTIM_SETCOMPARE\r\n#define __HAL_HRTIM_GetCompare __HAL_HRTIM_GETCOMPARE\r\n\r\n#if defined(STM32G4)\r\n#define HAL_HRTIM_ExternalEventCounterConfig HAL_HRTIM_ExtEventCounterConfig\r\n#define HAL_HRTIM_ExternalEventCounterEnable HAL_HRTIM_ExtEventCounterEnable\r\n#define HAL_HRTIM_ExternalEventCounterDisable HAL_HRTIM_ExtEventCounterDisable\r\n#define HAL_HRTIM_ExternalEventCounterReset HAL_HRTIM_ExtEventCounterReset\r\n#define HRTIM_TIMEEVENT_A HRTIM_EVENTCOUNTER_A\r\n#define HRTIM_TIMEEVENT_B HRTIM_EVENTCOUNTER_B\r\n#define HRTIM_TIMEEVENTRESETMODE_UNCONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_UNCONDITIONAL\r\n#define HRTIM_TIMEEVENTRESETMODE_CONDITIONAL HRTIM_EVENTCOUNTER_RSTMODE_CONDITIONAL\r\n#endif /* STM32G4 */\r\n\r\n#if defined(STM32H7)\r\n#define HRTIM_OUTPUTSET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTSET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTSET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTSET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTSET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTSET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTSET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTSET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTSET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTSET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n\r\n#define HRTIM_OUTPUTRESET_TIMAEV1_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMAEV2_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMAEV3_TIMCCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMAEV4_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMAEV5_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMAEV6_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMAEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMAEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMAEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMBEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMBEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMBEV3_TIMCCMP3 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMBEV4_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMBEV5_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMBEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMBEV7_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMBEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMBEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMCEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMCEV2_TIMACMP2 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMCEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMCEV4_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMCEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMCEV6_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMCEV7_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMCEV8_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMCEV9_TIMFCMP2 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMDEV1_TIMACMP1 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMDEV2_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMDEV3_TIMBCMP2 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMDEV4_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMDEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMDEV6_TIMECMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMDEV7_TIMECMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMDEV8_TIMFCMP1 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMDEV9_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMEEV1_TIMACMP4 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMEEV2_TIMBCMP3 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMEEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMEEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMEEV5_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMEEV6_TIMDCMP1 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMEEV7_TIMDCMP2 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMEEV8_TIMFCMP3 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMEEV9_TIMFCMP4 HRTIM_OUTPUTSET_TIMEV_9\r\n#define HRTIM_OUTPUTRESET_TIMFEV1_TIMACMP3 HRTIM_OUTPUTSET_TIMEV_1\r\n#define HRTIM_OUTPUTRESET_TIMFEV2_TIMBCMP1 HRTIM_OUTPUTSET_TIMEV_2\r\n#define HRTIM_OUTPUTRESET_TIMFEV3_TIMBCMP4 HRTIM_OUTPUTSET_TIMEV_3\r\n#define HRTIM_OUTPUTRESET_TIMFEV4_TIMCCMP1 HRTIM_OUTPUTSET_TIMEV_4\r\n#define HRTIM_OUTPUTRESET_TIMFEV5_TIMCCMP4 HRTIM_OUTPUTSET_TIMEV_5\r\n#define HRTIM_OUTPUTRESET_TIMFEV6_TIMDCMP3 HRTIM_OUTPUTSET_TIMEV_6\r\n#define HRTIM_OUTPUTRESET_TIMFEV7_TIMDCMP4 HRTIM_OUTPUTSET_TIMEV_7\r\n#define HRTIM_OUTPUTRESET_TIMFEV8_TIMECMP2 HRTIM_OUTPUTSET_TIMEV_8\r\n#define HRTIM_OUTPUTRESET_TIMFEV9_TIMECMP3 HRTIM_OUTPUTSET_TIMEV_9\r\n#endif /* STM32H7 */\r\n\r\n#if defined(STM32F3)\r\n/** @brief Constants defining available sources associated to external events.\r\n */\r\n#define HRTIM_EVENTSRC_1 (0x00000000U)\r\n#define HRTIM_EVENTSRC_2 (HRTIM_EECR1_EE1SRC_0)\r\n#define HRTIM_EVENTSRC_3 (HRTIM_EECR1_EE1SRC_1)\r\n#define HRTIM_EVENTSRC_4 (HRTIM_EECR1_EE1SRC_1 | HRTIM_EECR1_EE1SRC_0)\r\n\r\n/** @brief Constants defining the DLL calibration periods (in micro seconds)\r\n */\r\n#define HRTIM_CALIBRATIONRATE_7300 0x00000000U\r\n#define HRTIM_CALIBRATIONRATE_910 (HRTIM_DLLCR_CALRTE_0)\r\n#define HRTIM_CALIBRATIONRATE_114 (HRTIM_DLLCR_CALRTE_1)\r\n#define HRTIM_CALIBRATIONRATE_14 (HRTIM_DLLCR_CALRTE_1 | HRTIM_DLLCR_CALRTE_0)\r\n\r\n#endif /* STM32F3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Defines HAL I2C Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2C_DUALADDRESS_DISABLED I2C_DUALADDRESS_DISABLE\r\n#define I2C_DUALADDRESS_ENABLED I2C_DUALADDRESS_ENABLE\r\n#define I2C_GENERALCALL_DISABLED I2C_GENERALCALL_DISABLE\r\n#define I2C_GENERALCALL_ENABLED I2C_GENERALCALL_ENABLE\r\n#define I2C_NOSTRETCH_DISABLED I2C_NOSTRETCH_DISABLE\r\n#define I2C_NOSTRETCH_ENABLED I2C_NOSTRETCH_ENABLE\r\n#define I2C_ANALOGFILTER_ENABLED I2C_ANALOGFILTER_ENABLE\r\n#define I2C_ANALOGFILTER_DISABLED I2C_ANALOGFILTER_DISABLE\r\n#if defined(STM32F0) || defined(STM32F1) || defined(STM32F3) || defined(STM32G0) || defined(STM32L4) || defined(STM32L1) || defined(STM32F7)\r\n#define HAL_I2C_STATE_MEM_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MEM_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_MASTER_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_MASTER_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_TX HAL_I2C_STATE_BUSY_TX\r\n#define HAL_I2C_STATE_SLAVE_BUSY_RX HAL_I2C_STATE_BUSY_RX\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Defines HAL IRDA Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define IRDA_ONE_BIT_SAMPLE_DISABLED IRDA_ONE_BIT_SAMPLE_DISABLE\r\n#define IRDA_ONE_BIT_SAMPLE_ENABLED IRDA_ONE_BIT_SAMPLE_ENABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Defines HAL IWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define KR_KEY_RELOAD IWDG_KEY_RELOAD\r\n#define KR_KEY_ENABLE IWDG_KEY_ENABLE\r\n#define KR_KEY_EWA IWDG_KEY_WRITE_ACCESS_ENABLE\r\n#define KR_KEY_DWA IWDG_KEY_WRITE_ACCESS_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define LPTIM_CLOCKSAMPLETIME_DIRECTTRANSISTION LPTIM_CLOCKSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_CLOCKSAMPLETIME_2TRANSISTIONS LPTIM_CLOCKSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_4TRANSISTIONS LPTIM_CLOCKSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_CLOCKSAMPLETIME_8TRANSISTIONS LPTIM_CLOCKSAMPLETIME_8TRANSITIONS\r\n\r\n#define LPTIM_CLOCKPOLARITY_RISINGEDGE LPTIM_CLOCKPOLARITY_RISING\r\n#define LPTIM_CLOCKPOLARITY_FALLINGEDGE LPTIM_CLOCKPOLARITY_FALLING\r\n#define LPTIM_CLOCKPOLARITY_BOTHEDGES LPTIM_CLOCKPOLARITY_RISING_FALLING\r\n\r\n#define LPTIM_TRIGSAMPLETIME_DIRECTTRANSISTION LPTIM_TRIGSAMPLETIME_DIRECTTRANSITION\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSISTIONS LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSISTIONS LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSISTIONS LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n/* The following 3 definition have also been present in a temporary version of lptim.h */\r\n/* They need to be renamed also to the right name, just in case */\r\n#define LPTIM_TRIGSAMPLETIME_2TRANSITION LPTIM_TRIGSAMPLETIME_2TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_4TRANSITION LPTIM_TRIGSAMPLETIME_4TRANSITIONS\r\n#define LPTIM_TRIGSAMPLETIME_8TRANSITION LPTIM_TRIGSAMPLETIME_8TRANSITIONS\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Defines HAL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LPTIM_ReadCompare HAL_LPTIM_ReadCapturedValue\r\n/**\r\n * @}\r\n */\r\n \r\n/** @defgroup HAL_LPTIM_Aliased_Defines LL LPTIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define LL_LPTIM_SetCompareCH1 LL_LPTIM_OC_SetCompareCH1\r\n#define LL_LPTIM_SetCompareCH2 LL_LPTIM_OC_SetCompareCH2\r\n#define LL_LPTIM_GetCompareCH1 LL_LPTIM_OC_GetCompareCH1\r\n#define LL_LPTIM_GetCompareCH2 LL_LPTIM_OC_GetCompareCH2\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32U5)\r\n#define LPTIM_ISR_CC1 LPTIM_ISR_CC1IF\r\n#define LPTIM_ISR_CC2 LPTIM_ISR_CC2IF\r\n#define LPTIM_CHANNEL_ALL 0x00000000U\r\n#endif /* STM32U5 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NAND_Aliased_Defines HAL NAND Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_NAND_Read_Page HAL_NAND_Read_Page_8b\r\n#define HAL_NAND_Write_Page HAL_NAND_Write_Page_8b\r\n#define HAL_NAND_Read_SpareArea HAL_NAND_Read_SpareArea_8b\r\n#define HAL_NAND_Write_SpareArea HAL_NAND_Write_SpareArea_8b\r\n\r\n#define NAND_AddressTypedef NAND_AddressTypeDef\r\n\r\n#define __ARRAY_ADDRESS ARRAY_ADDRESS\r\n#define __ADDR_1st_CYCLE ADDR_1ST_CYCLE\r\n#define __ADDR_2nd_CYCLE ADDR_2ND_CYCLE\r\n#define __ADDR_3rd_CYCLE ADDR_3RD_CYCLE\r\n#define __ADDR_4th_CYCLE ADDR_4TH_CYCLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_NOR_Aliased_Defines HAL NOR Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define NOR_StatusTypedef HAL_NOR_StatusTypeDef\r\n#define NOR_SUCCESS HAL_NOR_STATUS_SUCCESS\r\n#define NOR_ONGOING HAL_NOR_STATUS_ONGOING\r\n#define NOR_ERROR HAL_NOR_STATUS_ERROR\r\n#define NOR_TIMEOUT HAL_NOR_STATUS_TIMEOUT\r\n\r\n#define __NOR_WRITE NOR_WRITE\r\n#define __NOR_ADDR_SHIFT NOR_ADDR_SHIFT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Defines HAL OPAMP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define OPAMP_NONINVERTINGINPUT_VP0 OPAMP_NONINVERTINGINPUT_IO0\r\n#define OPAMP_NONINVERTINGINPUT_VP1 OPAMP_NONINVERTINGINPUT_IO1\r\n#define OPAMP_NONINVERTINGINPUT_VP2 OPAMP_NONINVERTINGINPUT_IO2\r\n#define OPAMP_NONINVERTINGINPUT_VP3 OPAMP_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP0 OPAMP_SEC_NONINVERTINGINPUT_IO0\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP1 OPAMP_SEC_NONINVERTINGINPUT_IO1\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP2 OPAMP_SEC_NONINVERTINGINPUT_IO2\r\n#define OPAMP_SEC_NONINVERTINGINPUT_VP3 OPAMP_SEC_NONINVERTINGINPUT_IO3\r\n\r\n#define OPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define OPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define IOPAMP_INVERTINGINPUT_VM0 OPAMP_INVERTINGINPUT_IO0\r\n#define IOPAMP_INVERTINGINPUT_VM1 OPAMP_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_SEC_INVERTINGINPUT_VM0 OPAMP_SEC_INVERTINGINPUT_IO0\r\n#define OPAMP_SEC_INVERTINGINPUT_VM1 OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_INVERTINGINPUT_VINM OPAMP_SEC_INVERTINGINPUT_IO1\r\n\r\n#define OPAMP_PGACONNECT_NO OPAMP_PGA_CONNECT_INVERTINGINPUT_NO\r\n#define OPAMP_PGACONNECT_VM0 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO0\r\n#define OPAMP_PGACONNECT_VM1 OPAMP_PGA_CONNECT_INVERTINGINPUT_IO1\r\n\r\n#if defined(STM32L1) || defined(STM32L4) || defined(STM32L5) || defined(STM32H7) || defined(STM32G4)\r\n#define HAL_OPAMP_MSP_INIT_CB_ID HAL_OPAMP_MSPINIT_CB_ID\r\n#define HAL_OPAMP_MSP_DEINIT_CB_ID HAL_OPAMP_MSPDEINIT_CB_ID\r\n#endif\r\n\r\n#if defined(STM32L4) || defined(STM32L5)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALPOWER\r\n#elif defined(STM32G4)\r\n#define OPAMP_POWERMODE_NORMAL OPAMP_POWERMODE_NORMALSPEED\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Defines HAL I2S Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define I2S_STANDARD_PHILLIPS I2S_STANDARD_PHILIPS\r\n\r\n#if defined(STM32H7)\r\n#define I2S_IT_TXE I2S_IT_TXP\r\n#define I2S_IT_RXNE I2S_IT_RXP\r\n\r\n#define I2S_FLAG_TXE I2S_FLAG_TXP\r\n#define I2S_FLAG_RXNE I2S_FLAG_RXP\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define I2S_CLOCK_SYSCLK I2S_CLOCK_PLL\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PCCARD_Aliased_Defines HAL PCCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/* Compact Flash-ATA registers description */\r\n#define CF_DATA ATA_DATA\r\n#define CF_SECTOR_COUNT ATA_SECTOR_COUNT\r\n#define CF_SECTOR_NUMBER ATA_SECTOR_NUMBER\r\n#define CF_CYLINDER_LOW ATA_CYLINDER_LOW\r\n#define CF_CYLINDER_HIGH ATA_CYLINDER_HIGH\r\n#define CF_CARD_HEAD ATA_CARD_HEAD\r\n#define CF_STATUS_CMD ATA_STATUS_CMD\r\n#define CF_STATUS_CMD_ALTERNATE ATA_STATUS_CMD_ALTERNATE\r\n#define CF_COMMON_DATA_AREA ATA_COMMON_DATA_AREA\r\n\r\n/* Compact Flash-ATA commands */\r\n#define CF_READ_SECTOR_CMD ATA_READ_SECTOR_CMD\r\n#define CF_WRITE_SECTOR_CMD ATA_WRITE_SECTOR_CMD\r\n#define CF_ERASE_SECTOR_CMD ATA_ERASE_SECTOR_CMD\r\n#define CF_IDENTIFY_CMD ATA_IDENTIFY_CMD\r\n\r\n#define PCCARD_StatusTypedef HAL_PCCARD_StatusTypeDef\r\n#define PCCARD_SUCCESS HAL_PCCARD_STATUS_SUCCESS\r\n#define PCCARD_ONGOING HAL_PCCARD_STATUS_ONGOING\r\n#define PCCARD_ERROR HAL_PCCARD_STATUS_ERROR\r\n#define PCCARD_TIMEOUT HAL_PCCARD_STATUS_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Defines HAL RTC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define FORMAT_BIN RTC_FORMAT_BIN\r\n#define FORMAT_BCD RTC_FORMAT_BCD\r\n\r\n#define RTC_ALARMSUBSECONDMASK_None RTC_ALARMSUBSECONDMASK_NONE\r\n#define RTC_TAMPERERASEBACKUP_DISABLED RTC_TAMPER_ERASE_BACKUP_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_TAMPERMASK_FLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n\r\n#define RTC_MASKTAMPERFLAG_DISABLED RTC_TAMPERMASK_FLAG_DISABLE\r\n#define RTC_MASKTAMPERFLAG_ENABLED RTC_TAMPERMASK_FLAG_ENABLE\r\n#define RTC_TAMPERERASEBACKUP_ENABLED RTC_TAMPER_ERASE_BACKUP_ENABLE\r\n#define RTC_TAMPER1_2_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n#define RTC_TAMPER1_2_3_INTERRUPT RTC_ALL_TAMPER_INTERRUPT\r\n\r\n#define RTC_TIMESTAMPPIN_PC13 RTC_TIMESTAMPPIN_DEFAULT\r\n#define RTC_TIMESTAMPPIN_PA0 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PI8 RTC_TIMESTAMPPIN_POS1\r\n#define RTC_TIMESTAMPPIN_PC1 RTC_TIMESTAMPPIN_POS2\r\n\r\n#define RTC_OUTPUT_REMAP_PC13 RTC_OUTPUT_REMAP_NONE\r\n#define RTC_OUTPUT_REMAP_PB14 RTC_OUTPUT_REMAP_POS1\r\n#define RTC_OUTPUT_REMAP_PB2 RTC_OUTPUT_REMAP_POS1\r\n\r\n#define RTC_TAMPERPIN_PC13 RTC_TAMPERPIN_DEFAULT\r\n#define RTC_TAMPERPIN_PA0 RTC_TAMPERPIN_POS1\r\n#define RTC_TAMPERPIN_PI8 RTC_TAMPERPIN_POS1\r\n\r\n#if defined(STM32H7)\r\n#define RTC_TAMPCR_TAMPXE RTC_TAMPER_X\r\n#define RTC_TAMPCR_TAMPXIE RTC_TAMPER_X_INTERRUPT\r\n\r\n#define RTC_TAMPER1_INTERRUPT RTC_IT_TAMP1\r\n#define RTC_TAMPER2_INTERRUPT RTC_IT_TAMP2\r\n#define RTC_TAMPER3_INTERRUPT RTC_IT_TAMP3\r\n#define RTC_ALL_TAMPER_INTERRUPT RTC_IT_TAMPALL\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Defines HAL SMARTCARD Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMARTCARD_NACK_ENABLED SMARTCARD_NACK_ENABLE\r\n#define SMARTCARD_NACK_DISABLED SMARTCARD_NACK_DISABLE\r\n\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLED SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLED SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_DISABLE SMARTCARD_ONE_BIT_SAMPLE_DISABLE\r\n#define SMARTCARD_ONEBIT_SAMPLING_ENABLE SMARTCARD_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define SMARTCARD_TIMEOUT_DISABLED SMARTCARD_TIMEOUT_DISABLE\r\n#define SMARTCARD_TIMEOUT_ENABLED SMARTCARD_TIMEOUT_ENABLE\r\n\r\n#define SMARTCARD_LASTBIT_DISABLED SMARTCARD_LASTBIT_DISABLE\r\n#define SMARTCARD_LASTBIT_ENABLED SMARTCARD_LASTBIT_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Defines HAL SMBUS Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SMBUS_DUALADDRESS_DISABLED SMBUS_DUALADDRESS_DISABLE\r\n#define SMBUS_DUALADDRESS_ENABLED SMBUS_DUALADDRESS_ENABLE\r\n#define SMBUS_GENERALCALL_DISABLED SMBUS_GENERALCALL_DISABLE\r\n#define SMBUS_GENERALCALL_ENABLED SMBUS_GENERALCALL_ENABLE\r\n#define SMBUS_NOSTRETCH_DISABLED SMBUS_NOSTRETCH_DISABLE\r\n#define SMBUS_NOSTRETCH_ENABLED SMBUS_NOSTRETCH_ENABLE\r\n#define SMBUS_ANALOGFILTER_ENABLED SMBUS_ANALOGFILTER_ENABLE\r\n#define SMBUS_ANALOGFILTER_DISABLED SMBUS_ANALOGFILTER_DISABLE\r\n#define SMBUS_PEC_DISABLED SMBUS_PEC_DISABLE\r\n#define SMBUS_PEC_ENABLED SMBUS_PEC_ENABLE\r\n#define HAL_SMBUS_STATE_SLAVE_LISTEN HAL_SMBUS_STATE_LISTEN\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Defines HAL SPI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define SPI_TIMODE_DISABLED SPI_TIMODE_DISABLE\r\n#define SPI_TIMODE_ENABLED SPI_TIMODE_ENABLE\r\n\r\n#define SPI_CRCCALCULATION_DISABLED SPI_CRCCALCULATION_DISABLE\r\n#define SPI_CRCCALCULATION_ENABLED SPI_CRCCALCULATION_ENABLE\r\n\r\n#define SPI_NSS_PULSE_DISABLED SPI_NSS_PULSE_DISABLE\r\n#define SPI_NSS_PULSE_ENABLED SPI_NSS_PULSE_ENABLE\r\n\r\n#if defined(STM32H7)\r\n\r\n#define SPI_FLAG_TXE SPI_FLAG_TXP\r\n#define SPI_FLAG_RXNE SPI_FLAG_RXP\r\n\r\n#define SPI_IT_TXE SPI_IT_TXP\r\n#define SPI_IT_RXNE SPI_IT_RXP\r\n\r\n#define SPI_FRLVL_EMPTY SPI_RX_FIFO_0PACKET\r\n#define SPI_FRLVL_QUARTER_FULL SPI_RX_FIFO_1PACKET\r\n#define SPI_FRLVL_HALF_FULL SPI_RX_FIFO_2PACKET\r\n#define SPI_FRLVL_FULL SPI_RX_FIFO_3PACKET\r\n\r\n#endif /* STM32H7 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Defines HAL TIM Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CCER_CCxE_MASK TIM_CCER_CCxE_MASK\r\n#define CCER_CCxNE_MASK TIM_CCER_CCxNE_MASK\r\n\r\n#define TIM_DMABase_CR1 TIM_DMABASE_CR1\r\n#define TIM_DMABase_CR2 TIM_DMABASE_CR2\r\n#define TIM_DMABase_SMCR TIM_DMABASE_SMCR\r\n#define TIM_DMABase_DIER TIM_DMABASE_DIER\r\n#define TIM_DMABase_SR TIM_DMABASE_SR\r\n#define TIM_DMABase_EGR TIM_DMABASE_EGR\r\n#define TIM_DMABase_CCMR1 TIM_DMABASE_CCMR1\r\n#define TIM_DMABase_CCMR2 TIM_DMABASE_CCMR2\r\n#define TIM_DMABase_CCER TIM_DMABASE_CCER\r\n#define TIM_DMABase_CNT TIM_DMABASE_CNT\r\n#define TIM_DMABase_PSC TIM_DMABASE_PSC\r\n#define TIM_DMABase_ARR TIM_DMABASE_ARR\r\n#define TIM_DMABase_RCR TIM_DMABASE_RCR\r\n#define TIM_DMABase_CCR1 TIM_DMABASE_CCR1\r\n#define TIM_DMABase_CCR2 TIM_DMABASE_CCR2\r\n#define TIM_DMABase_CCR3 TIM_DMABASE_CCR3\r\n#define TIM_DMABase_CCR4 TIM_DMABASE_CCR4\r\n#define TIM_DMABase_BDTR TIM_DMABASE_BDTR\r\n#define TIM_DMABase_DCR TIM_DMABASE_DCR\r\n#define TIM_DMABase_DMAR TIM_DMABASE_DMAR\r\n#define TIM_DMABase_OR1 TIM_DMABASE_OR1\r\n#define TIM_DMABase_CCMR3 TIM_DMABASE_CCMR3\r\n#define TIM_DMABase_CCR5 TIM_DMABASE_CCR5\r\n#define TIM_DMABase_CCR6 TIM_DMABASE_CCR6\r\n#define TIM_DMABase_OR2 TIM_DMABASE_OR2\r\n#define TIM_DMABase_OR3 TIM_DMABASE_OR3\r\n#define TIM_DMABase_OR TIM_DMABASE_OR\r\n\r\n#define TIM_EventSource_Update TIM_EVENTSOURCE_UPDATE\r\n#define TIM_EventSource_CC1 TIM_EVENTSOURCE_CC1\r\n#define TIM_EventSource_CC2 TIM_EVENTSOURCE_CC2\r\n#define TIM_EventSource_CC3 TIM_EVENTSOURCE_CC3\r\n#define TIM_EventSource_CC4 TIM_EVENTSOURCE_CC4\r\n#define TIM_EventSource_COM TIM_EVENTSOURCE_COM\r\n#define TIM_EventSource_Trigger TIM_EVENTSOURCE_TRIGGER\r\n#define TIM_EventSource_Break TIM_EVENTSOURCE_BREAK\r\n#define TIM_EventSource_Break2 TIM_EVENTSOURCE_BREAK2\r\n\r\n#define TIM_DMABurstLength_1Transfer TIM_DMABURSTLENGTH_1TRANSFER\r\n#define TIM_DMABurstLength_2Transfers TIM_DMABURSTLENGTH_2TRANSFERS\r\n#define TIM_DMABurstLength_3Transfers TIM_DMABURSTLENGTH_3TRANSFERS\r\n#define TIM_DMABurstLength_4Transfers TIM_DMABURSTLENGTH_4TRANSFERS\r\n#define TIM_DMABurstLength_5Transfers TIM_DMABURSTLENGTH_5TRANSFERS\r\n#define TIM_DMABurstLength_6Transfers TIM_DMABURSTLENGTH_6TRANSFERS\r\n#define TIM_DMABurstLength_7Transfers TIM_DMABURSTLENGTH_7TRANSFERS\r\n#define TIM_DMABurstLength_8Transfers TIM_DMABURSTLENGTH_8TRANSFERS\r\n#define TIM_DMABurstLength_9Transfers TIM_DMABURSTLENGTH_9TRANSFERS\r\n#define TIM_DMABurstLength_10Transfers TIM_DMABURSTLENGTH_10TRANSFERS\r\n#define TIM_DMABurstLength_11Transfers TIM_DMABURSTLENGTH_11TRANSFERS\r\n#define TIM_DMABurstLength_12Transfers TIM_DMABURSTLENGTH_12TRANSFERS\r\n#define TIM_DMABurstLength_13Transfers TIM_DMABURSTLENGTH_13TRANSFERS\r\n#define TIM_DMABurstLength_14Transfers TIM_DMABURSTLENGTH_14TRANSFERS\r\n#define TIM_DMABurstLength_15Transfers TIM_DMABURSTLENGTH_15TRANSFERS\r\n#define TIM_DMABurstLength_16Transfers TIM_DMABURSTLENGTH_16TRANSFERS\r\n#define TIM_DMABurstLength_17Transfers TIM_DMABURSTLENGTH_17TRANSFERS\r\n#define TIM_DMABurstLength_18Transfers TIM_DMABURSTLENGTH_18TRANSFERS\r\n\r\n#if defined(STM32L0)\r\n#define TIM22_TI1_GPIO1 TIM22_TI1_GPIO\r\n#define TIM22_TI1_GPIO2 TIM22_TI1_GPIO\r\n#endif\r\n\r\n#if defined(STM32F3)\r\n#define IS_TIM_HALL_INTERFACE_INSTANCE IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define TIM_TIM1_ETR_COMP1_OUT TIM_TIM1_ETR_COMP1\r\n#define TIM_TIM1_ETR_COMP2_OUT TIM_TIM1_ETR_COMP2\r\n#define TIM_TIM8_ETR_COMP1_OUT TIM_TIM8_ETR_COMP1\r\n#define TIM_TIM8_ETR_COMP2_OUT TIM_TIM8_ETR_COMP2\r\n#define TIM_TIM2_ETR_COMP1_OUT TIM_TIM2_ETR_COMP1\r\n#define TIM_TIM2_ETR_COMP2_OUT TIM_TIM2_ETR_COMP2\r\n#define TIM_TIM3_ETR_COMP1_OUT TIM_TIM3_ETR_COMP1\r\n#define TIM_TIM1_TI1_COMP1_OUT TIM_TIM1_TI1_COMP1\r\n#define TIM_TIM8_TI1_COMP2_OUT TIM_TIM8_TI1_COMP2\r\n#define TIM_TIM2_TI4_COMP1_OUT TIM_TIM2_TI4_COMP1\r\n#define TIM_TIM2_TI4_COMP2_OUT TIM_TIM2_TI4_COMP2\r\n#define TIM_TIM2_TI4_COMP1COMP2_OUT TIM_TIM2_TI4_COMP1_COMP2\r\n#define TIM_TIM3_TI1_COMP1_OUT TIM_TIM3_TI1_COMP1\r\n#define TIM_TIM3_TI1_COMP2_OUT TIM_TIM3_TI1_COMP2\r\n#define TIM_TIM3_TI1_COMP1COMP2_OUT TIM_TIM3_TI1_COMP1_COMP2\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TSC_Aliased_Defines HAL TSC Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define TSC_SYNC_POL_FALL TSC_SYNC_POLARITY_FALLING\r\n#define TSC_SYNC_POL_RISE_HIGH TSC_SYNC_POLARITY_RISING\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Defines HAL UART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define UART_ONEBIT_SAMPLING_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONEBIT_SAMPLING_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n#define UART_ONE_BIT_SAMPLE_DISABLED UART_ONE_BIT_SAMPLE_DISABLE\r\n#define UART_ONE_BIT_SAMPLE_ENABLED UART_ONE_BIT_SAMPLE_ENABLE\r\n\r\n#define __HAL_UART_ONEBIT_ENABLE __HAL_UART_ONE_BIT_SAMPLE_ENABLE\r\n#define __HAL_UART_ONEBIT_DISABLE __HAL_UART_ONE_BIT_SAMPLE_DISABLE\r\n\r\n#define __DIV_SAMPLING16 UART_DIV_SAMPLING16\r\n#define __DIVMANT_SAMPLING16 UART_DIVMANT_SAMPLING16\r\n#define __DIVFRAQ_SAMPLING16 UART_DIVFRAQ_SAMPLING16\r\n#define __UART_BRR_SAMPLING16 UART_BRR_SAMPLING16\r\n\r\n#define __DIV_SAMPLING8 UART_DIV_SAMPLING8\r\n#define __DIVMANT_SAMPLING8 UART_DIVMANT_SAMPLING8\r\n#define __DIVFRAQ_SAMPLING8 UART_DIVFRAQ_SAMPLING8\r\n#define __UART_BRR_SAMPLING8 UART_BRR_SAMPLING8\r\n\r\n#define __DIV_LPUART UART_DIV_LPUART\r\n\r\n#define UART_WAKEUPMETHODE_IDLELINE UART_WAKEUPMETHOD_IDLELINE\r\n#define UART_WAKEUPMETHODE_ADDRESSMARK UART_WAKEUPMETHOD_ADDRESSMARK\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Defines HAL USART Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define USART_CLOCK_DISABLED USART_CLOCK_DISABLE\r\n#define USART_CLOCK_ENABLED USART_CLOCK_ENABLE\r\n\r\n#define USARTNACK_ENABLED USART_NACK_ENABLE\r\n#define USARTNACK_DISABLED USART_NACK_DISABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_WWDG_Aliased_Defines HAL WWDG Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CFR_BASE WWDG_CFR_BASE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_CAN_Aliased_Defines HAL CAN Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define CAN_FilterFIFO0 CAN_FILTER_FIFO0\r\n#define CAN_FilterFIFO1 CAN_FILTER_FIFO1\r\n#define CAN_IT_RQCP0 CAN_IT_TME\r\n#define CAN_IT_RQCP1 CAN_IT_TME\r\n#define CAN_IT_RQCP2 CAN_IT_TME\r\n#define INAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define SLAK_TIMEOUT CAN_TIMEOUT_VALUE\r\n#define CAN_TXSTATUS_FAILED ((uint8_t)0x00U)\r\n#define CAN_TXSTATUS_OK ((uint8_t)0x01U)\r\n#define CAN_TXSTATUS_PENDING ((uint8_t)0x02U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Defines HAL ETH Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define VLAN_TAG ETH_VLAN_TAG\r\n#define MIN_ETH_PAYLOAD ETH_MIN_ETH_PAYLOAD\r\n#define MAX_ETH_PAYLOAD ETH_MAX_ETH_PAYLOAD\r\n#define JUMBO_FRAME_PAYLOAD ETH_JUMBO_FRAME_PAYLOAD\r\n#define MACMIIAR_CR_MASK ETH_MACMIIAR_CR_MASK\r\n#define MACCR_CLEAR_MASK ETH_MACCR_CLEAR_MASK\r\n#define MACFCR_CLEAR_MASK ETH_MACFCR_CLEAR_MASK\r\n#define DMAOMR_CLEAR_MASK ETH_DMAOMR_CLEAR_MASK\r\n\r\n#define ETH_MMCCR 0x00000100U\r\n#define ETH_MMCRIR 0x00000104U\r\n#define ETH_MMCTIR 0x00000108U\r\n#define ETH_MMCRIMR 0x0000010CU\r\n#define ETH_MMCTIMR 0x00000110U\r\n#define ETH_MMCTGFSCCR 0x0000014CU\r\n#define ETH_MMCTGFMSCCR 0x00000150U\r\n#define ETH_MMCTGFCR 0x00000168U\r\n#define ETH_MMCRFCECR 0x00000194U\r\n#define ETH_MMCRFAECR 0x00000198U\r\n#define ETH_MMCRGUFCR 0x000001C4U\r\n\r\n#define ETH_MAC_TXFIFO_FULL 0x02000000U /* Tx FIFO full */\r\n#define ETH_MAC_TXFIFONOT_EMPTY 0x01000000U /* Tx FIFO not empty */\r\n#define ETH_MAC_TXFIFO_WRITE_ACTIVE 0x00400000U /* Tx FIFO write active */\r\n#define ETH_MAC_TXFIFO_IDLE 0x00000000U /* Tx FIFO read status: Idle */\r\n#define ETH_MAC_TXFIFO_READ 0x00100000U /* Tx FIFO read status: Read (transferring data to the MAC transmitter) */\r\n#define ETH_MAC_TXFIFO_WAITING 0x00200000U /* Tx FIFO read status: Waiting for TxStatus from MAC transmitter */\r\n#define ETH_MAC_TXFIFO_WRITING 0x00300000U /* Tx FIFO read status: Writing the received TxStatus or flushing the TxFIFO */\r\n#define ETH_MAC_TRANSMISSION_PAUSE 0x00080000U /* MAC transmitter in pause */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_IDLE 0x00000000U /* MAC transmit frame controller: Idle */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_WAITING 0x00020000U /* MAC transmit frame controller: Waiting for Status of previous frame or IFG/backoff period to be over */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_GENRATING_PCF 0x00040000U /* MAC transmit frame controller: Generating and transmitting a Pause control frame (in full duplex mode) */\r\n#define ETH_MAC_TRANSMITFRAMECONTROLLER_TRANSFERRING 0x00060000U /* MAC transmit frame controller: Transferring input frame for transmission */\r\n#define ETH_MAC_MII_TRANSMIT_ACTIVE 0x00010000U /* MAC MII transmit engine active */\r\n#define ETH_MAC_RXFIFO_EMPTY 0x00000000U /* Rx FIFO fill level: empty */\r\n#define ETH_MAC_RXFIFO_BELOW_THRESHOLD 0x00000100U /* Rx FIFO fill level: fill-level below flow-control de-activate threshold */\r\n#define ETH_MAC_RXFIFO_ABOVE_THRESHOLD 0x00000200U /* Rx FIFO fill level: fill-level above flow-control activate threshold */\r\n#define ETH_MAC_RXFIFO_FULL 0x00000300U /* Rx FIFO fill level: full */\r\n#if defined(STM32F1)\r\n#else\r\n#define ETH_MAC_READCONTROLLER_IDLE 0x00000000U /* Rx FIFO read controller IDLE state */\r\n#define ETH_MAC_READCONTROLLER_READING_DATA 0x00000020U /* Rx FIFO read controller Reading frame data */\r\n#define ETH_MAC_READCONTROLLER_READING_STATUS 0x00000040U /* Rx FIFO read controller Reading frame status (or time-stamp) */\r\n#endif\r\n#define ETH_MAC_READCONTROLLER_FLUSHING 0x00000060U /* Rx FIFO read controller Flushing the frame data and status */\r\n#define ETH_MAC_RXFIFO_WRITE_ACTIVE 0x00000010U /* Rx FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_NOTACTIVE 0x00000000U /* MAC small FIFO read / write controllers not active */\r\n#define ETH_MAC_SMALL_FIFO_READ_ACTIVE 0x00000002U /* MAC small FIFO read controller active */\r\n#define ETH_MAC_SMALL_FIFO_WRITE_ACTIVE 0x00000004U /* MAC small FIFO write controller active */\r\n#define ETH_MAC_SMALL_FIFO_RW_ACTIVE 0x00000006U /* MAC small FIFO read / write controllers active */\r\n#define ETH_MAC_MII_RECEIVE_PROTOCOL_ACTIVE 0x00000001U /* MAC MII receive protocol engine active */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCMI_Aliased_Defines HAL DCMI Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_DCMI_ERROR_OVF HAL_DCMI_ERROR_OVR\r\n#define DCMI_IT_OVF DCMI_IT_OVR\r\n#define DCMI_FLAG_OVFRI DCMI_FLAG_OVRRI\r\n#define DCMI_FLAG_OVFMI DCMI_FLAG_OVRMI\r\n\r\n#define HAL_DCMI_ConfigCROP HAL_DCMI_ConfigCrop\r\n#define HAL_DCMI_EnableCROP HAL_DCMI_EnableCrop\r\n#define HAL_DCMI_DisableCROP HAL_DCMI_DisableCrop\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7)\r\n/** @defgroup HAL_DMA2D_Aliased_Defines HAL DMA2D Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n#define DMA2D_ARGB8888 DMA2D_OUTPUT_ARGB8888\r\n#define DMA2D_RGB888 DMA2D_OUTPUT_RGB888\r\n#define DMA2D_RGB565 DMA2D_OUTPUT_RGB565\r\n#define DMA2D_ARGB1555 DMA2D_OUTPUT_ARGB1555\r\n#define DMA2D_ARGB4444 DMA2D_OUTPUT_ARGB4444\r\n\r\n#define CM_ARGB8888 DMA2D_INPUT_ARGB8888\r\n#define CM_RGB888 DMA2D_INPUT_RGB888\r\n#define CM_RGB565 DMA2D_INPUT_RGB565\r\n#define CM_ARGB1555 DMA2D_INPUT_ARGB1555\r\n#define CM_ARGB4444 DMA2D_INPUT_ARGB4444\r\n#define CM_L8 DMA2D_INPUT_L8\r\n#define CM_AL44 DMA2D_INPUT_AL44\r\n#define CM_AL88 DMA2D_INPUT_AL88\r\n#define CM_L4 DMA2D_INPUT_L4\r\n#define CM_A8 DMA2D_INPUT_A8\r\n#define CM_A4 DMA2D_INPUT_A4\r\n/**\r\n * @}\r\n */\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 */\r\n\r\n#if defined(STM32L4) || defined(STM32F7) || defined(STM32F427xx) || defined(STM32F437xx) \\\r\n || defined(STM32F429xx) || defined(STM32F439xx) || defined(STM32F469xx) || defined(STM32F479xx) \\\r\n || defined(STM32H7) || defined(STM32U5)\r\n/** @defgroup DMA2D_Aliases DMA2D API Aliases\r\n * @{\r\n */\r\n#define HAL_DMA2D_DisableCLUT HAL_DMA2D_CLUTLoading_Abort /*!< Aliased to HAL_DMA2D_CLUTLoading_Abort\r\n for compatibility with legacy code */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* STM32L4 || STM32F7 || STM32F4 || STM32H7 || STM32U5 */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Defines HAL PPP Aliased Defines maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_CRYP_Aliased_Functions HAL CRYP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_CRYP_ComputationCpltCallback HAL_CRYPEx_ComputationCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DCACHE_Aliased_Functions HAL DCACHE Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32U5)\r\n#define HAL_DCACHE_CleanInvalidateByAddr HAL_DCACHE_CleanInvalidByAddr\r\n#define HAL_DCACHE_CleanInvalidateByAddr_IT HAL_DCACHE_CleanInvalidByAddr_IT\r\n#endif /* STM32U5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if !defined(STM32F2)\r\n/** @defgroup HASH_alias HASH API alias\r\n * @{\r\n */\r\n#define HAL_HASHEx_IRQHandler HAL_HASH_IRQHandler /*!< Redirection for compatibility with legacy code */\r\n/**\r\n *\r\n * @}\r\n */\r\n#endif /* STM32F2 */\r\n/** @defgroup HAL_HASH_Aliased_Functions HAL HASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_HASH_STATETypeDef HAL_HASH_StateTypeDef\r\n#define HAL_HASHPhaseTypeDef HAL_HASH_PhaseTypeDef\r\n#define HAL_HMAC_MD5_Finish HAL_HASH_MD5_Finish\r\n#define HAL_HMAC_SHA1_Finish HAL_HASH_SHA1_Finish\r\n#define HAL_HMAC_SHA224_Finish HAL_HASH_SHA224_Finish\r\n#define HAL_HMAC_SHA256_Finish HAL_HASH_SHA256_Finish\r\n\r\n/*HASH Algorithm Selection*/\r\n\r\n#define HASH_AlgoSelection_SHA1 HASH_ALGOSELECTION_SHA1\r\n#define HASH_AlgoSelection_SHA224 HASH_ALGOSELECTION_SHA224\r\n#define HASH_AlgoSelection_SHA256 HASH_ALGOSELECTION_SHA256\r\n#define HASH_AlgoSelection_MD5 HASH_ALGOSELECTION_MD5\r\n\r\n#define HASH_AlgoMode_HASH HASH_ALGOMODE_HASH\r\n#define HASH_AlgoMode_HMAC HASH_ALGOMODE_HMAC\r\n\r\n#define HASH_HMACKeyType_ShortKey HASH_HMAC_KEYTYPE_SHORTKEY\r\n#define HASH_HMACKeyType_LongKey HASH_HMAC_KEYTYPE_LONGKEY\r\n\r\n#if defined(STM32L4) || defined(STM32L5) || defined(STM32F2) || defined(STM32F4) || defined(STM32F7) || defined(STM32H7)\r\n\r\n#define HAL_HASH_MD5_Accumulate HAL_HASH_MD5_Accmlt\r\n#define HAL_HASH_MD5_Accumulate_End HAL_HASH_MD5_Accmlt_End\r\n#define HAL_HASH_MD5_Accumulate_IT HAL_HASH_MD5_Accmlt_IT\r\n#define HAL_HASH_MD5_Accumulate_End_IT HAL_HASH_MD5_Accmlt_End_IT\r\n\r\n#define HAL_HASH_SHA1_Accumulate HAL_HASH_SHA1_Accmlt\r\n#define HAL_HASH_SHA1_Accumulate_End HAL_HASH_SHA1_Accmlt_End\r\n#define HAL_HASH_SHA1_Accumulate_IT HAL_HASH_SHA1_Accmlt_IT\r\n#define HAL_HASH_SHA1_Accumulate_End_IT HAL_HASH_SHA1_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA224_Accumulate HAL_HASHEx_SHA224_Accmlt\r\n#define HAL_HASHEx_SHA224_Accumulate_End HAL_HASHEx_SHA224_Accmlt_End\r\n#define HAL_HASHEx_SHA224_Accumulate_IT HAL_HASHEx_SHA224_Accmlt_IT\r\n#define HAL_HASHEx_SHA224_Accumulate_End_IT HAL_HASHEx_SHA224_Accmlt_End_IT\r\n\r\n#define HAL_HASHEx_SHA256_Accumulate HAL_HASHEx_SHA256_Accmlt\r\n#define HAL_HASHEx_SHA256_Accumulate_End HAL_HASHEx_SHA256_Accmlt_End\r\n#define HAL_HASHEx_SHA256_Accumulate_IT HAL_HASHEx_SHA256_Accmlt_IT\r\n#define HAL_HASHEx_SHA256_Accumulate_End_IT HAL_HASHEx_SHA256_Accmlt_End_IT\r\n\r\n#endif /* STM32L4 || STM32L5 || STM32F2 || STM32F4 || STM32F7 || STM32H7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Functions HAL Generic Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_EnableDBGSleepMode HAL_DBGMCU_EnableDBGSleepMode\r\n#define HAL_DisableDBGSleepMode HAL_DBGMCU_DisableDBGSleepMode\r\n#define HAL_EnableDBGStopMode HAL_DBGMCU_EnableDBGStopMode\r\n#define HAL_DisableDBGStopMode HAL_DBGMCU_DisableDBGStopMode\r\n#define HAL_EnableDBGStandbyMode HAL_DBGMCU_EnableDBGStandbyMode\r\n#define HAL_DisableDBGStandbyMode HAL_DBGMCU_DisableDBGStandbyMode\r\n#define HAL_DBG_LowPowerConfig(Periph, cmd) (((cmd\\\r\n )==ENABLE)? HAL_DBGMCU_DBG_EnableLowPowerConfig(Periph) : HAL_DBGMCU_DBG_DisableLowPowerConfig(Periph))\r\n#define HAL_VREFINT_OutputSelect HAL_SYSCFG_VREFINT_OutputSelect\r\n#define HAL_Lock_Cmd(cmd) (((cmd)==ENABLE) ? HAL_SYSCFG_Enable_Lock_VREFINT() : HAL_SYSCFG_Disable_Lock_VREFINT())\r\n#if defined(STM32L0)\r\n#else\r\n#define HAL_VREFINT_Cmd(cmd) (((cmd)==ENABLE)? HAL_SYSCFG_EnableVREFINT() : HAL_SYSCFG_DisableVREFINT())\r\n#endif\r\n#define HAL_ADC_EnableBuffer_Cmd(cmd) (((cmd)==ENABLE) ? HAL_ADCEx_EnableVREFINT() : HAL_ADCEx_DisableVREFINT())\r\n#define HAL_ADC_EnableBufferSensor_Cmd(cmd) (((cmd\\\r\n )==ENABLE) ? HAL_ADCEx_EnableVREFINTTempSensor() : HAL_ADCEx_DisableVREFINTTempSensor())\r\n#if defined(STM32H7A3xx) || defined(STM32H7B3xx) || defined(STM32H7B0xx) || defined(STM32H7A3xxQ) || defined(STM32H7B3xxQ) || defined(STM32H7B0xxQ)\r\n#define HAL_EnableSRDomainDBGStopMode HAL_EnableDomain3DBGStopMode\r\n#define HAL_DisableSRDomainDBGStopMode HAL_DisableDomain3DBGStopMode\r\n#define HAL_EnableSRDomainDBGStandbyMode HAL_EnableDomain3DBGStandbyMode\r\n#define HAL_DisableSRDomainDBGStandbyMode HAL_DisableDomain3DBGStandbyMode\r\n#endif /* STM32H7A3xx || STM32H7B3xx || STM32H7B0xx || STM32H7A3xxQ || STM32H7B3xxQ || STM32H7B0xxQ */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Functions HAL FLASH Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define FLASH_HalfPageProgram HAL_FLASHEx_HalfPageProgram\r\n#define FLASH_EnableRunPowerDown HAL_FLASHEx_EnableRunPowerDown\r\n#define FLASH_DisableRunPowerDown HAL_FLASHEx_DisableRunPowerDown\r\n#define HAL_DATA_EEPROMEx_Unlock HAL_FLASHEx_DATAEEPROM_Unlock\r\n#define HAL_DATA_EEPROMEx_Lock HAL_FLASHEx_DATAEEPROM_Lock\r\n#define HAL_DATA_EEPROMEx_Erase HAL_FLASHEx_DATAEEPROM_Erase\r\n#define HAL_DATA_EEPROMEx_Program HAL_FLASHEx_DATAEEPROM_Program\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Functions HAL I2C Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_I2CEx_AnalogFilter_Config HAL_I2CEx_ConfigAnalogFilter\r\n#define HAL_I2CEx_DigitalFilter_Config HAL_I2CEx_ConfigDigitalFilter\r\n#define HAL_FMPI2CEx_AnalogFilter_Config HAL_FMPI2CEx_ConfigAnalogFilter\r\n#define HAL_FMPI2CEx_DigitalFilter_Config HAL_FMPI2CEx_ConfigDigitalFilter\r\n\r\n#define HAL_I2CFastModePlusConfig(SYSCFG_I2CFastModePlus, cmd) (((cmd\\\r\n )==ENABLE)? HAL_I2CEx_EnableFastModePlus(SYSCFG_I2CFastModePlus): HAL_I2CEx_DisableFastModePlus(SYSCFG_I2CFastModePlus))\r\n\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4) || defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_IT HAL_I2C_Master_Seq_Transmit_IT\r\n#define HAL_I2C_Master_Sequential_Receive_IT HAL_I2C_Master_Seq_Receive_IT\r\n#define HAL_I2C_Slave_Sequential_Transmit_IT HAL_I2C_Slave_Seq_Transmit_IT\r\n#define HAL_I2C_Slave_Sequential_Receive_IT HAL_I2C_Slave_Seq_Receive_IT\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n#if defined(STM32H7) || defined(STM32WB) || defined(STM32G0) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4) || defined(STM32L5) || defined(STM32G4)|| defined(STM32L1)\r\n#define HAL_I2C_Master_Sequential_Transmit_DMA HAL_I2C_Master_Seq_Transmit_DMA\r\n#define HAL_I2C_Master_Sequential_Receive_DMA HAL_I2C_Master_Seq_Receive_DMA\r\n#define HAL_I2C_Slave_Sequential_Transmit_DMA HAL_I2C_Slave_Seq_Transmit_DMA\r\n#define HAL_I2C_Slave_Sequential_Receive_DMA HAL_I2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32H7 || STM32WB || STM32G0 || STM32F4 || STM32F7 || STM32L0 || STM32L4 || STM32L5 || STM32G4 || STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_IT HAL_FMPI2C_Master_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Master_Sequential_Receive_IT HAL_FMPI2C_Master_Seq_Receive_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_IT HAL_FMPI2C_Slave_Seq_Transmit_IT\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_IT HAL_FMPI2C_Slave_Seq_Receive_IT\r\n#define HAL_FMPI2C_Master_Sequential_Transmit_DMA HAL_FMPI2C_Master_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Master_Sequential_Receive_DMA HAL_FMPI2C_Master_Seq_Receive_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Transmit_DMA HAL_FMPI2C_Slave_Seq_Transmit_DMA\r\n#define HAL_FMPI2C_Slave_Sequential_Receive_DMA HAL_FMPI2C_Slave_Seq_Receive_DMA\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PWR_Aliased HAL PWR Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#if defined(STM32G0)\r\n#define HAL_PWR_ConfigPVD HAL_PWREx_ConfigPVD\r\n#define HAL_PWR_EnablePVD HAL_PWREx_EnablePVD\r\n#define HAL_PWR_DisablePVD HAL_PWREx_DisablePVD\r\n#define HAL_PWR_PVD_IRQHandler HAL_PWREx_PVD_IRQHandler\r\n#endif\r\n#define HAL_PWR_PVDConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_DisableBkUpReg HAL_PWREx_DisableBkUpReg\r\n#define HAL_PWR_DisableFlashPowerDown HAL_PWREx_DisableFlashPowerDown\r\n#define HAL_PWR_DisableVddio2Monitor HAL_PWREx_DisableVddio2Monitor\r\n#define HAL_PWR_EnableBkUpReg HAL_PWREx_EnableBkUpReg\r\n#define HAL_PWR_EnableFlashPowerDown HAL_PWREx_EnableFlashPowerDown\r\n#define HAL_PWR_EnableVddio2Monitor HAL_PWREx_EnableVddio2Monitor\r\n#define HAL_PWR_PVD_PVM_IRQHandler HAL_PWREx_PVD_PVM_IRQHandler\r\n#define HAL_PWR_PVDLevelConfig HAL_PWR_ConfigPVD\r\n#define HAL_PWR_Vddio2Monitor_IRQHandler HAL_PWREx_Vddio2Monitor_IRQHandler\r\n#define HAL_PWR_Vddio2MonitorCallback HAL_PWREx_Vddio2MonitorCallback\r\n#define HAL_PWREx_ActivateOverDrive HAL_PWREx_EnableOverDrive\r\n#define HAL_PWREx_DeactivateOverDrive HAL_PWREx_DisableOverDrive\r\n#define HAL_PWREx_DisableSDADCAnalog HAL_PWREx_DisableSDADC\r\n#define HAL_PWREx_EnableSDADCAnalog HAL_PWREx_EnableSDADC\r\n#define HAL_PWREx_PVMConfig HAL_PWREx_ConfigPVM\r\n\r\n#define PWR_MODE_NORMAL PWR_PVD_MODE_NORMAL\r\n#define PWR_MODE_IT_RISING PWR_PVD_MODE_IT_RISING\r\n#define PWR_MODE_IT_FALLING PWR_PVD_MODE_IT_FALLING\r\n#define PWR_MODE_IT_RISING_FALLING PWR_PVD_MODE_IT_RISING_FALLING\r\n#define PWR_MODE_EVENT_RISING PWR_PVD_MODE_EVENT_RISING\r\n#define PWR_MODE_EVENT_FALLING PWR_PVD_MODE_EVENT_FALLING\r\n#define PWR_MODE_EVENT_RISING_FALLING PWR_PVD_MODE_EVENT_RISING_FALLING\r\n\r\n#define CR_OFFSET_BB PWR_CR_OFFSET_BB\r\n#define CSR_OFFSET_BB PWR_CSR_OFFSET_BB\r\n#define PMODE_BIT_NUMBER VOS_BIT_NUMBER\r\n#define CR_PMODE_BB CR_VOS_BB\r\n\r\n#define DBP_BitNumber DBP_BIT_NUMBER\r\n#define PVDE_BitNumber PVDE_BIT_NUMBER\r\n#define PMODE_BitNumber PMODE_BIT_NUMBER\r\n#define EWUP_BitNumber EWUP_BIT_NUMBER\r\n#define FPDS_BitNumber FPDS_BIT_NUMBER\r\n#define ODEN_BitNumber ODEN_BIT_NUMBER\r\n#define ODSWEN_BitNumber ODSWEN_BIT_NUMBER\r\n#define MRLVDS_BitNumber MRLVDS_BIT_NUMBER\r\n#define LPLVDS_BitNumber LPLVDS_BIT_NUMBER\r\n#define BRE_BitNumber BRE_BIT_NUMBER\r\n\r\n#define PWR_MODE_EVT PWR_PVD_MODE_NORMAL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Functions HAL SMBUS Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SMBUS_Slave_Listen_IT HAL_SMBUS_EnableListen_IT\r\n#define HAL_SMBUS_SlaveAddrCallback HAL_SMBUS_AddrCallback\r\n#define HAL_SMBUS_SlaveListenCpltCallback HAL_SMBUS_ListenCpltCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Functions HAL SPI Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_SPI_FlushRxFifo HAL_SPIEx_FlushRxFifo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Functions HAL TIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_TIM_DMADelayPulseCplt TIM_DMADelayPulseCplt\r\n#define HAL_TIM_DMAError TIM_DMAError\r\n#define HAL_TIM_DMACaptureCplt TIM_DMACaptureCplt\r\n#define HAL_TIMEx_DMACommutationCplt TIMEx_DMACommutationCplt\r\n#if defined(STM32H7) || defined(STM32G0) || defined(STM32F0) || defined(STM32F1) || defined(STM32F2) || defined(STM32F3) || defined(STM32F4) || defined(STM32F7) || defined(STM32L0) || defined(STM32L4)\r\n#define HAL_TIM_SlaveConfigSynchronization HAL_TIM_SlaveConfigSynchro\r\n#define HAL_TIM_SlaveConfigSynchronization_IT HAL_TIM_SlaveConfigSynchro_IT\r\n#define HAL_TIMEx_CommutationCallback HAL_TIMEx_CommutCallback\r\n#define HAL_TIMEx_ConfigCommutationEvent HAL_TIMEx_ConfigCommutEvent\r\n#define HAL_TIMEx_ConfigCommutationEvent_IT HAL_TIMEx_ConfigCommutEvent_IT\r\n#define HAL_TIMEx_ConfigCommutationEvent_DMA HAL_TIMEx_ConfigCommutEvent_DMA\r\n#endif /* STM32H7 || STM32G0 || STM32F0 || STM32F1 || STM32F2 || STM32F3 || STM32F4 || STM32F7 || STM32L0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Functions HAL UART Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_UART_WakeupCallback HAL_UARTEx_WakeupCallback\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Functions HAL LTDC Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_LTDC_LineEvenCallback HAL_LTDC_LineEventCallback\r\n#define HAL_LTDC_Relaod HAL_LTDC_Reload\r\n#define HAL_LTDC_StructInitFromVideoConfig HAL_LTDCEx_StructInitFromVideoConfig\r\n#define HAL_LTDC_StructInitFromAdaptedCommandConfig HAL_LTDCEx_StructInitFromAdaptedCommandConfig\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PPP_Aliased_Functions HAL PPP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_AES_Aliased_Macros HAL CRYP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define AES_IT_CC CRYP_IT_CC\r\n#define AES_IT_ERR CRYP_IT_ERR\r\n#define AES_FLAG_CCF CRYP_FLAG_CCF\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_GET_BOOT_MODE __HAL_SYSCFG_GET_BOOT_MODE\r\n#define __HAL_REMAPMEMORY_FLASH __HAL_SYSCFG_REMAPMEMORY_FLASH\r\n#define __HAL_REMAPMEMORY_SYSTEMFLASH __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH\r\n#define __HAL_REMAPMEMORY_SRAM __HAL_SYSCFG_REMAPMEMORY_SRAM\r\n#define __HAL_REMAPMEMORY_FMC __HAL_SYSCFG_REMAPMEMORY_FMC\r\n#define __HAL_REMAPMEMORY_FMC_SDRAM __HAL_SYSCFG_REMAPMEMORY_FMC_SDRAM\r\n#define __HAL_REMAPMEMORY_FSMC __HAL_SYSCFG_REMAPMEMORY_FSMC\r\n#define __HAL_REMAPMEMORY_QUADSPI __HAL_SYSCFG_REMAPMEMORY_QUADSPI\r\n#define __HAL_FMC_BANK __HAL_SYSCFG_FMC_BANK\r\n#define __HAL_GET_FLAG __HAL_SYSCFG_GET_FLAG\r\n#define __HAL_CLEAR_FLAG __HAL_SYSCFG_CLEAR_FLAG\r\n#define __HAL_VREFINT_OUT_ENABLE __HAL_SYSCFG_VREFINT_OUT_ENABLE\r\n#define __HAL_VREFINT_OUT_DISABLE __HAL_SYSCFG_VREFINT_OUT_DISABLE\r\n#define __HAL_SYSCFG_SRAM2_WRP_ENABLE __HAL_SYSCFG_SRAM2_WRP_0_31_ENABLE\r\n\r\n#define SYSCFG_FLAG_VREF_READY SYSCFG_FLAG_VREFINT_READY\r\n#define SYSCFG_FLAG_RC48 RCC_FLAG_HSI48\r\n#define IS_SYSCFG_FASTMODEPLUS_CONFIG IS_I2C_FASTMODEPLUS\r\n#define UFB_MODE_BitNumber UFB_MODE_BIT_NUMBER\r\n#define CMP_PD_BitNumber CMP_PD_BIT_NUMBER\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_ADC_Aliased_Macros HAL ADC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __ADC_ENABLE __HAL_ADC_ENABLE\r\n#define __ADC_DISABLE __HAL_ADC_DISABLE\r\n#define __HAL_ADC_ENABLING_CONDITIONS ADC_ENABLING_CONDITIONS\r\n#define __HAL_ADC_DISABLING_CONDITIONS ADC_DISABLING_CONDITIONS\r\n#define __HAL_ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __ADC_IS_ENABLED ADC_IS_ENABLE\r\n#define __HAL_ADC_IS_SOFTWARE_START_REGULAR ADC_IS_SOFTWARE_START_REGULAR\r\n#define __HAL_ADC_IS_SOFTWARE_START_INJECTED ADC_IS_SOFTWARE_START_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED ADC_IS_CONVERSION_ONGOING_REGULAR_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_REGULAR ADC_IS_CONVERSION_ONGOING_REGULAR\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING_INJECTED ADC_IS_CONVERSION_ONGOING_INJECTED\r\n#define __HAL_ADC_IS_CONVERSION_ONGOING ADC_IS_CONVERSION_ONGOING\r\n#define __HAL_ADC_CLEAR_ERRORCODE ADC_CLEAR_ERRORCODE\r\n\r\n#define __HAL_ADC_GET_RESOLUTION ADC_GET_RESOLUTION\r\n#define __HAL_ADC_JSQR_RK ADC_JSQR_RK\r\n#define __HAL_ADC_CFGR_AWD1CH ADC_CFGR_AWD1CH_SHIFT\r\n#define __HAL_ADC_CFGR_AWD23CR ADC_CFGR_AWD23CR\r\n#define __HAL_ADC_CFGR_INJECT_AUTO_CONVERSION ADC_CFGR_INJECT_AUTO_CONVERSION\r\n#define __HAL_ADC_CFGR_INJECT_CONTEXT_QUEUE ADC_CFGR_INJECT_CONTEXT_QUEUE\r\n#define __HAL_ADC_CFGR_INJECT_DISCCONTINUOUS ADC_CFGR_INJECT_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_REG_DISCCONTINUOUS ADC_CFGR_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR_DISCONTINUOUS_NUM ADC_CFGR_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CFGR_AUTOWAIT ADC_CFGR_AUTOWAIT\r\n#define __HAL_ADC_CFGR_CONTINUOUS ADC_CFGR_CONTINUOUS\r\n#define __HAL_ADC_CFGR_OVERRUN ADC_CFGR_OVERRUN\r\n#define __HAL_ADC_CFGR_DMACONTREQ ADC_CFGR_DMACONTREQ\r\n#define __HAL_ADC_CFGR_EXTSEL ADC_CFGR_EXTSEL_SET\r\n#define __HAL_ADC_JSQR_JEXTSEL ADC_JSQR_JEXTSEL_SET\r\n#define __HAL_ADC_OFR_CHANNEL ADC_OFR_CHANNEL\r\n#define __HAL_ADC_DIFSEL_CHANNEL ADC_DIFSEL_CHANNEL\r\n#define __HAL_ADC_CALFACT_DIFF_SET ADC_CALFACT_DIFF_SET\r\n#define __HAL_ADC_CALFACT_DIFF_GET ADC_CALFACT_DIFF_GET\r\n#define __HAL_ADC_TRX_HIGHTHRESHOLD ADC_TRX_HIGHTHRESHOLD\r\n\r\n#define __HAL_ADC_OFFSET_SHIFT_RESOLUTION ADC_OFFSET_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD1THRESHOLD_SHIFT_RESOLUTION ADC_AWD1THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_AWD23THRESHOLD_SHIFT_RESOLUTION ADC_AWD23THRESHOLD_SHIFT_RESOLUTION\r\n#define __HAL_ADC_COMMON_REGISTER ADC_COMMON_REGISTER\r\n#define __HAL_ADC_COMMON_CCR_MULTI ADC_COMMON_CCR_MULTI\r\n#define __HAL_ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __ADC_MULTIMODE_IS_ENABLED ADC_MULTIMODE_IS_ENABLE\r\n#define __HAL_ADC_NONMULTIMODE_OR_MULTIMODEMASTER ADC_NONMULTIMODE_OR_MULTIMODEMASTER\r\n#define __HAL_ADC_COMMON_ADC_OTHER ADC_COMMON_ADC_OTHER\r\n#define __HAL_ADC_MULTI_SLAVE ADC_MULTI_SLAVE\r\n\r\n#define __HAL_ADC_SQR1_L ADC_SQR1_L_SHIFT\r\n#define __HAL_ADC_JSQR_JL ADC_JSQR_JL_SHIFT\r\n#define __HAL_ADC_JSQR_RK_JL ADC_JSQR_RK_JL\r\n#define __HAL_ADC_CR1_DISCONTINUOUS_NUM ADC_CR1_DISCONTINUOUS_NUM\r\n#define __HAL_ADC_CR1_SCAN ADC_CR1_SCAN_SET\r\n#define __HAL_ADC_CONVCYCLES_MAX_RANGE ADC_CONVCYCLES_MAX_RANGE\r\n#define __HAL_ADC_CLOCK_PRESCALER_RANGE ADC_CLOCK_PRESCALER_RANGE\r\n#define __HAL_ADC_GET_CLOCK_PRESCALER ADC_GET_CLOCK_PRESCALER\r\n\r\n#define __HAL_ADC_SQR1 ADC_SQR1\r\n#define __HAL_ADC_SMPR1 ADC_SMPR1\r\n#define __HAL_ADC_SMPR2 ADC_SMPR2\r\n#define __HAL_ADC_SQR3_RK ADC_SQR3_RK\r\n#define __HAL_ADC_SQR2_RK ADC_SQR2_RK\r\n#define __HAL_ADC_SQR1_RK ADC_SQR1_RK\r\n#define __HAL_ADC_CR2_CONTINUOUS ADC_CR2_CONTINUOUS\r\n#define __HAL_ADC_CR1_DISCONTINUOUS ADC_CR1_DISCONTINUOUS\r\n#define __HAL_ADC_CR1_SCANCONV ADC_CR1_SCANCONV\r\n#define __HAL_ADC_CR2_EOCSelection ADC_CR2_EOCSelection\r\n#define __HAL_ADC_CR2_DMAContReq ADC_CR2_DMAContReq\r\n#define __HAL_ADC_JSQR ADC_JSQR\r\n\r\n#define __HAL_ADC_CHSELR_CHANNEL ADC_CHSELR_CHANNEL\r\n#define __HAL_ADC_CFGR1_REG_DISCCONTINUOUS ADC_CFGR1_REG_DISCCONTINUOUS\r\n#define __HAL_ADC_CFGR1_AUTOOFF ADC_CFGR1_AUTOOFF\r\n#define __HAL_ADC_CFGR1_AUTOWAIT ADC_CFGR1_AUTOWAIT\r\n#define __HAL_ADC_CFGR1_CONTINUOUS ADC_CFGR1_CONTINUOUS\r\n#define __HAL_ADC_CFGR1_OVERRUN ADC_CFGR1_OVERRUN\r\n#define __HAL_ADC_CFGR1_SCANDIR ADC_CFGR1_SCANDIR\r\n#define __HAL_ADC_CFGR1_DMACONTREQ ADC_CFGR1_DMACONTREQ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_DHR12R1_ALIGNEMENT DAC_DHR12R1_ALIGNMENT\r\n#define __HAL_DHR12R2_ALIGNEMENT DAC_DHR12R2_ALIGNMENT\r\n#define __HAL_DHR12RD_ALIGNEMENT DAC_DHR12RD_ALIGNMENT\r\n#define IS_DAC_GENERATE_WAVE IS_DAC_WAVE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_DBGMCU_Aliased_Macros HAL DBGMCU Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_FREEZE_TIM1_DBGMCU __HAL_DBGMCU_FREEZE_TIM1\r\n#define __HAL_UNFREEZE_TIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM1\r\n#define __HAL_FREEZE_TIM2_DBGMCU __HAL_DBGMCU_FREEZE_TIM2\r\n#define __HAL_UNFREEZE_TIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM2\r\n#define __HAL_FREEZE_TIM3_DBGMCU __HAL_DBGMCU_FREEZE_TIM3\r\n#define __HAL_UNFREEZE_TIM3_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM3\r\n#define __HAL_FREEZE_TIM4_DBGMCU __HAL_DBGMCU_FREEZE_TIM4\r\n#define __HAL_UNFREEZE_TIM4_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM4\r\n#define __HAL_FREEZE_TIM5_DBGMCU __HAL_DBGMCU_FREEZE_TIM5\r\n#define __HAL_UNFREEZE_TIM5_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM5\r\n#define __HAL_FREEZE_TIM6_DBGMCU __HAL_DBGMCU_FREEZE_TIM6\r\n#define __HAL_UNFREEZE_TIM6_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM6\r\n#define __HAL_FREEZE_TIM7_DBGMCU __HAL_DBGMCU_FREEZE_TIM7\r\n#define __HAL_UNFREEZE_TIM7_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM7\r\n#define __HAL_FREEZE_TIM8_DBGMCU __HAL_DBGMCU_FREEZE_TIM8\r\n#define __HAL_UNFREEZE_TIM8_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM8\r\n\r\n#define __HAL_FREEZE_TIM9_DBGMCU __HAL_DBGMCU_FREEZE_TIM9\r\n#define __HAL_UNFREEZE_TIM9_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM9\r\n#define __HAL_FREEZE_TIM10_DBGMCU __HAL_DBGMCU_FREEZE_TIM10\r\n#define __HAL_UNFREEZE_TIM10_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM10\r\n#define __HAL_FREEZE_TIM11_DBGMCU __HAL_DBGMCU_FREEZE_TIM11\r\n#define __HAL_UNFREEZE_TIM11_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM11\r\n#define __HAL_FREEZE_TIM12_DBGMCU __HAL_DBGMCU_FREEZE_TIM12\r\n#define __HAL_UNFREEZE_TIM12_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM12\r\n#define __HAL_FREEZE_TIM13_DBGMCU __HAL_DBGMCU_FREEZE_TIM13\r\n#define __HAL_UNFREEZE_TIM13_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM13\r\n#define __HAL_FREEZE_TIM14_DBGMCU __HAL_DBGMCU_FREEZE_TIM14\r\n#define __HAL_UNFREEZE_TIM14_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM14\r\n#define __HAL_FREEZE_CAN2_DBGMCU __HAL_DBGMCU_FREEZE_CAN2\r\n#define __HAL_UNFREEZE_CAN2_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN2\r\n\r\n\r\n#define __HAL_FREEZE_TIM15_DBGMCU __HAL_DBGMCU_FREEZE_TIM15\r\n#define __HAL_UNFREEZE_TIM15_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM15\r\n#define __HAL_FREEZE_TIM16_DBGMCU __HAL_DBGMCU_FREEZE_TIM16\r\n#define __HAL_UNFREEZE_TIM16_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM16\r\n#define __HAL_FREEZE_TIM17_DBGMCU __HAL_DBGMCU_FREEZE_TIM17\r\n#define __HAL_UNFREEZE_TIM17_DBGMCU __HAL_DBGMCU_UNFREEZE_TIM17\r\n#define __HAL_FREEZE_RTC_DBGMCU __HAL_DBGMCU_FREEZE_RTC\r\n#define __HAL_UNFREEZE_RTC_DBGMCU __HAL_DBGMCU_UNFREEZE_RTC\r\n#if defined(STM32H7)\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG1\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UnFreeze_WWDG1\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG1\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UnFreeze_IWDG1\r\n#else\r\n#define __HAL_FREEZE_WWDG_DBGMCU __HAL_DBGMCU_FREEZE_WWDG\r\n#define __HAL_UNFREEZE_WWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_WWDG\r\n#define __HAL_FREEZE_IWDG_DBGMCU __HAL_DBGMCU_FREEZE_IWDG\r\n#define __HAL_UNFREEZE_IWDG_DBGMCU __HAL_DBGMCU_UNFREEZE_IWDG\r\n#endif /* STM32H7 */\r\n#define __HAL_FREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C1_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT\r\n#define __HAL_FREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C2_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT\r\n#define __HAL_FREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT\r\n#define __HAL_UNFREEZE_I2C3_TIMEOUT_DBGMCU __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT\r\n#define __HAL_FREEZE_CAN1_DBGMCU __HAL_DBGMCU_FREEZE_CAN1\r\n#define __HAL_UNFREEZE_CAN1_DBGMCU __HAL_DBGMCU_UNFREEZE_CAN1\r\n#define __HAL_FREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM1\r\n#define __HAL_UNFREEZE_LPTIM1_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM1\r\n#define __HAL_FREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_FREEZE_LPTIM2\r\n#define __HAL_UNFREEZE_LPTIM2_DBGMCU __HAL_DBGMCU_UNFREEZE_LPTIM2\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_COMP_Aliased_Macros HAL COMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32F3)\r\n#define COMP_START __HAL_COMP_ENABLE\r\n#define COMP_STOP __HAL_COMP_DISABLE\r\n#define COMP_LOCK __HAL_COMP_LOCK\r\n\r\n#if defined(STM32F301x8) || defined(STM32F302x8) || defined(STM32F318xx) || defined(STM32F303x8) || defined(STM32F334x8) || defined(STM32F328xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F302xE) || defined(STM32F302xC)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP6_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP6_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F303xE) || defined(STM32F398xx) || defined(STM32F303xC) || defined(STM32F358xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_RISING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_FALLING_EDGE() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_ENABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_DISABLE_IT() : \\\r\n ((__EXTILINE__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP7_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_GET_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP2) ? __HAL_COMP_COMP2_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP3) ? __HAL_COMP_COMP3_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP4) ? __HAL_COMP_COMP4_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP5) ? __HAL_COMP_COMP5_EXTI_CLEAR_FLAG() : \\\r\n ((__FLAG__) == COMP_EXTI_LINE_COMP6) ? __HAL_COMP_COMP6_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP7_EXTI_CLEAR_FLAG())\r\n# endif\r\n# if defined(STM32F373xC) ||defined(STM32F378xx)\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n# endif\r\n#else\r\n#define __HAL_COMP_EXTI_RISING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_RISING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_RISING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_RISING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_ENABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_FALLING_IT_DISABLE(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_FALLING_EDGE() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_FALLING_EDGE())\r\n#define __HAL_COMP_EXTI_ENABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_ENABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_ENABLE_IT())\r\n#define __HAL_COMP_EXTI_DISABLE_IT(__EXTILINE__) (((__EXTILINE__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_DISABLE_IT() : \\\r\n __HAL_COMP_COMP2_EXTI_DISABLE_IT())\r\n#define __HAL_COMP_EXTI_GET_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_GET_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_GET_FLAG())\r\n#define __HAL_COMP_EXTI_CLEAR_FLAG(__FLAG__) (((__FLAG__) == COMP_EXTI_LINE_COMP1) ? __HAL_COMP_COMP1_EXTI_CLEAR_FLAG() : \\\r\n __HAL_COMP_COMP2_EXTI_CLEAR_FLAG())\r\n#endif\r\n\r\n#define __HAL_COMP_GET_EXTI_LINE COMP_GET_EXTI_LINE\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/* Note: On these STM32 families, the only argument of this macro */\r\n/* is COMP_FLAG_LOCK. */\r\n/* This macro is replaced by __HAL_COMP_IS_LOCKED with only HAL handle */\r\n/* argument. */\r\n#define __HAL_COMP_GET_FLAG(__HANDLE__, __FLAG__) (__HAL_COMP_IS_LOCKED(__HANDLE__))\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(STM32L0) || defined(STM32L4)\r\n/** @defgroup HAL_COMP_Aliased_Functions HAL COMP Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_COMP_Start_IT HAL_COMP_Start /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n#define HAL_COMP_Stop_IT HAL_COMP_Stop /* Function considered as legacy as EXTI event or IT configuration is done into HAL_COMP_Init() */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup HAL_DAC_Aliased_Macros HAL DAC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_DAC_WAVE(WAVE) (((WAVE) == DAC_WAVE_NONE) || \\\r\n ((WAVE) == DAC_WAVE_NOISE)|| \\\r\n ((WAVE) == DAC_WAVE_TRIANGLE))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_FLASH_Aliased_Macros HAL FLASH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_WRPAREA IS_OB_WRPAREA\r\n#define IS_TYPEPROGRAM IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEPROGRAMFLASH IS_FLASH_TYPEPROGRAM\r\n#define IS_TYPEERASE IS_FLASH_TYPEERASE\r\n#define IS_NBSECTORS IS_FLASH_NBSECTORS\r\n#define IS_OB_WDG_SOURCE IS_OB_IWDG_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2C_Aliased_Macros HAL I2C Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_I2C_RESET_CR2 I2C_RESET_CR2\r\n#define __HAL_I2C_GENERATE_START I2C_GENERATE_START\r\n#if defined(STM32F1)\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQRANGE\r\n#else\r\n#define __HAL_I2C_FREQ_RANGE I2C_FREQ_RANGE\r\n#endif /* STM32F1 */\r\n#define __HAL_I2C_RISE_TIME I2C_RISE_TIME\r\n#define __HAL_I2C_SPEED_STANDARD I2C_SPEED_STANDARD\r\n#define __HAL_I2C_SPEED_FAST I2C_SPEED_FAST\r\n#define __HAL_I2C_SPEED I2C_SPEED\r\n#define __HAL_I2C_7BIT_ADD_WRITE I2C_7BIT_ADD_WRITE\r\n#define __HAL_I2C_7BIT_ADD_READ I2C_7BIT_ADD_READ\r\n#define __HAL_I2C_10BIT_ADDRESS I2C_10BIT_ADDRESS\r\n#define __HAL_I2C_10BIT_HEADER_WRITE I2C_10BIT_HEADER_WRITE\r\n#define __HAL_I2C_10BIT_HEADER_READ I2C_10BIT_HEADER_READ\r\n#define __HAL_I2C_MEM_ADD_MSB I2C_MEM_ADD_MSB\r\n#define __HAL_I2C_MEM_ADD_LSB I2C_MEM_ADD_LSB\r\n#define __HAL_I2C_FREQRANGE I2C_FREQRANGE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_I2S_Aliased_Macros HAL I2S Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define IS_I2S_INSTANCE IS_I2S_ALL_INSTANCE\r\n#define IS_I2S_INSTANCE_EXT IS_I2S_ALL_INSTANCE_EXT\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_I2S_CLEAR_FREFLAG __HAL_I2S_CLEAR_TIFREFLAG\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_IRDA_Aliased_Macros HAL IRDA Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __IRDA_DISABLE __HAL_IRDA_DISABLE\r\n#define __IRDA_ENABLE __HAL_IRDA_ENABLE\r\n\r\n#define __HAL_IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __HAL_IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n#define __IRDA_GETCLOCKSOURCE IRDA_GETCLOCKSOURCE\r\n#define __IRDA_MASK_COMPUTATION IRDA_MASK_COMPUTATION\r\n\r\n#define IS_IRDA_ONEBIT_SAMPLE IS_IRDA_ONE_BIT_SAMPLE\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_IWDG_Aliased_Macros HAL IWDG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_IWDG_ENABLE_WRITE_ACCESS IWDG_ENABLE_WRITE_ACCESS\r\n#define __HAL_IWDG_DISABLE_WRITE_ACCESS IWDG_DISABLE_WRITE_ACCESS\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_LPTIM_Aliased_Macros HAL LPTIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_LPTIM_ENABLE_INTERRUPT __HAL_LPTIM_ENABLE_IT\r\n#define __HAL_LPTIM_DISABLE_INTERRUPT __HAL_LPTIM_DISABLE_IT\r\n#define __HAL_LPTIM_GET_ITSTATUS __HAL_LPTIM_GET_IT_SOURCE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_OPAMP_Aliased_Macros HAL OPAMP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __OPAMP_CSR_OPAXPD OPAMP_CSR_OPAXPD\r\n#define __OPAMP_CSR_S3SELX OPAMP_CSR_S3SELX\r\n#define __OPAMP_CSR_S4SELX OPAMP_CSR_S4SELX\r\n#define __OPAMP_CSR_S5SELX OPAMP_CSR_S5SELX\r\n#define __OPAMP_CSR_S6SELX OPAMP_CSR_S6SELX\r\n#define __OPAMP_CSR_OPAXCAL_L OPAMP_CSR_OPAXCAL_L\r\n#define __OPAMP_CSR_OPAXCAL_H OPAMP_CSR_OPAXCAL_H\r\n#define __OPAMP_CSR_OPAXLPM OPAMP_CSR_OPAXLPM\r\n#define __OPAMP_CSR_ALL_SWITCHES OPAMP_CSR_ALL_SWITCHES\r\n#define __OPAMP_CSR_ANAWSELX OPAMP_CSR_ANAWSELX\r\n#define __OPAMP_CSR_OPAXCALOUT OPAMP_CSR_OPAXCALOUT\r\n#define __OPAMP_OFFSET_TRIM_BITSPOSITION OPAMP_OFFSET_TRIM_BITSPOSITION\r\n#define __OPAMP_OFFSET_TRIM_SET OPAMP_OFFSET_TRIM_SET\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_PWR_Aliased_Macros HAL PWR Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_PVD_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PVD_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PVM_EVENT_DISABLE __HAL_PWR_PVM_EVENT_DISABLE\r\n#define __HAL_PVM_EVENT_ENABLE __HAL_PWR_PVM_EVENT_ENABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_FALLINGTRIGGER_ENABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_DISABLE\r\n#define __HAL_PVM_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVM_EXTI_RISINGTRIGGER_ENABLE\r\n#define __HAL_PWR_INTERNALWAKEUP_DISABLE HAL_PWREx_DisableInternalWakeUpLine\r\n#define __HAL_PWR_INTERNALWAKEUP_ENABLE HAL_PWREx_EnableInternalWakeUpLine\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_DISABLE HAL_PWREx_DisablePullUpPullDownConfig\r\n#define __HAL_PWR_PULL_UP_DOWN_CONFIG_ENABLE HAL_PWREx_EnablePullUpPullDownConfig\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_EGDE_TRIGGER() do { __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();__HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); } while(0)\r\n#define __HAL_PWR_PVD_EXTI_EVENT_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_EVENT_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_EVENT\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_FALLINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_DISABLE __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_RISINGTRIGGER_ENABLE __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_PVD_EXTI_SET_RISING_EDGE_TRIGGER __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_PWR_PVM_DISABLE() do { HAL_PWREx_DisablePVM1();HAL_PWREx_DisablePVM2();HAL_PWREx_DisablePVM3();HAL_PWREx_DisablePVM4(); } while(0)\r\n#define __HAL_PWR_PVM_ENABLE() do { HAL_PWREx_EnablePVM1();HAL_PWREx_EnablePVM2();HAL_PWREx_EnablePVM3();HAL_PWREx_EnablePVM4(); } while(0)\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_DISABLE HAL_PWREx_DisableSRAM2ContentRetention\r\n#define __HAL_PWR_SRAM2CONTENT_PRESERVE_ENABLE HAL_PWREx_EnableSRAM2ContentRetention\r\n#define __HAL_PWR_VDDIO2_DISABLE HAL_PWREx_DisableVddIO2\r\n#define __HAL_PWR_VDDIO2_ENABLE HAL_PWREx_EnableVddIO2\r\n#define __HAL_PWR_VDDIO2_EXTI_CLEAR_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_DISABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDIO2_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_PWR_VDDIO2_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_PWR_VDDUSB_DISABLE HAL_PWREx_DisableVddUSB\r\n#define __HAL_PWR_VDDUSB_ENABLE HAL_PWREx_EnableVddUSB\r\n\r\n#if defined (STM32F4)\r\n#define __HAL_PVD_EXTI_ENABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_ENABLE_IT()\r\n#define __HAL_PVD_EXTI_DISABLE_IT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_DISABLE_IT()\r\n#define __HAL_PVD_EXTI_GET_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GET_FLAG()\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_CLEAR_FLAG()\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT(PWR_EXTI_LINE_PVD) __HAL_PWR_PVD_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_PVD_EXTI_CLEAR_FLAG __HAL_PWR_PVD_EXTI_CLEAR_FLAG\r\n#define __HAL_PVD_EXTI_DISABLE_IT __HAL_PWR_PVD_EXTI_DISABLE_IT\r\n#define __HAL_PVD_EXTI_ENABLE_IT __HAL_PWR_PVD_EXTI_ENABLE_IT\r\n#define __HAL_PVD_EXTI_GENERATE_SWIT __HAL_PWR_PVD_EXTI_GENERATE_SWIT\r\n#define __HAL_PVD_EXTI_GET_FLAG __HAL_PWR_PVD_EXTI_GET_FLAG\r\n#endif /* STM32F4 */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_RCC_Aliased HAL RCC Aliased maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define RCC_StopWakeUpClock_MSI RCC_STOP_WAKEUPCLOCK_MSI\r\n#define RCC_StopWakeUpClock_HSI RCC_STOP_WAKEUPCLOCK_HSI\r\n\r\n#define HAL_RCC_CCSCallback HAL_RCC_CSSCallback\r\n#define HAL_RC48_EnableBuffer_Cmd(cmd) (((cmd\\\r\n )==ENABLE) ? HAL_RCCEx_EnableHSI48_VREFINT() : HAL_RCCEx_DisableHSI48_VREFINT())\r\n\r\n#define __ADC_CLK_DISABLE __HAL_RCC_ADC_CLK_DISABLE\r\n#define __ADC_CLK_ENABLE __HAL_RCC_ADC_CLK_ENABLE\r\n#define __ADC_CLK_SLEEP_DISABLE __HAL_RCC_ADC_CLK_SLEEP_DISABLE\r\n#define __ADC_CLK_SLEEP_ENABLE __HAL_RCC_ADC_CLK_SLEEP_ENABLE\r\n#define __ADC_FORCE_RESET __HAL_RCC_ADC_FORCE_RESET\r\n#define __ADC_RELEASE_RESET __HAL_RCC_ADC_RELEASE_RESET\r\n#define __ADC1_CLK_DISABLE __HAL_RCC_ADC1_CLK_DISABLE\r\n#define __ADC1_CLK_ENABLE __HAL_RCC_ADC1_CLK_ENABLE\r\n#define __ADC1_FORCE_RESET __HAL_RCC_ADC1_FORCE_RESET\r\n#define __ADC1_RELEASE_RESET __HAL_RCC_ADC1_RELEASE_RESET\r\n#define __ADC1_CLK_SLEEP_ENABLE __HAL_RCC_ADC1_CLK_SLEEP_ENABLE\r\n#define __ADC1_CLK_SLEEP_DISABLE __HAL_RCC_ADC1_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_DISABLE __HAL_RCC_ADC2_CLK_DISABLE\r\n#define __ADC2_CLK_ENABLE __HAL_RCC_ADC2_CLK_ENABLE\r\n#define __ADC2_FORCE_RESET __HAL_RCC_ADC2_FORCE_RESET\r\n#define __ADC2_RELEASE_RESET __HAL_RCC_ADC2_RELEASE_RESET\r\n#define __ADC3_CLK_DISABLE __HAL_RCC_ADC3_CLK_DISABLE\r\n#define __ADC3_CLK_ENABLE __HAL_RCC_ADC3_CLK_ENABLE\r\n#define __ADC3_FORCE_RESET __HAL_RCC_ADC3_FORCE_RESET\r\n#define __ADC3_RELEASE_RESET __HAL_RCC_ADC3_RELEASE_RESET\r\n#define __AES_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __AES_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __AES_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __AES_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __AES_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __AES_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#define __CRYP_CLK_SLEEP_ENABLE __HAL_RCC_CRYP_CLK_SLEEP_ENABLE\r\n#define __CRYP_CLK_SLEEP_DISABLE __HAL_RCC_CRYP_CLK_SLEEP_DISABLE\r\n#define __CRYP_CLK_ENABLE __HAL_RCC_CRYP_CLK_ENABLE\r\n#define __CRYP_CLK_DISABLE __HAL_RCC_CRYP_CLK_DISABLE\r\n#define __CRYP_FORCE_RESET __HAL_RCC_CRYP_FORCE_RESET\r\n#define __CRYP_RELEASE_RESET __HAL_RCC_CRYP_RELEASE_RESET\r\n#define __AFIO_CLK_DISABLE __HAL_RCC_AFIO_CLK_DISABLE\r\n#define __AFIO_CLK_ENABLE __HAL_RCC_AFIO_CLK_ENABLE\r\n#define __AFIO_FORCE_RESET __HAL_RCC_AFIO_FORCE_RESET\r\n#define __AFIO_RELEASE_RESET __HAL_RCC_AFIO_RELEASE_RESET\r\n#define __AHB_FORCE_RESET __HAL_RCC_AHB_FORCE_RESET\r\n#define __AHB_RELEASE_RESET __HAL_RCC_AHB_RELEASE_RESET\r\n#define __AHB1_FORCE_RESET __HAL_RCC_AHB1_FORCE_RESET\r\n#define __AHB1_RELEASE_RESET __HAL_RCC_AHB1_RELEASE_RESET\r\n#define __AHB2_FORCE_RESET __HAL_RCC_AHB2_FORCE_RESET\r\n#define __AHB2_RELEASE_RESET __HAL_RCC_AHB2_RELEASE_RESET\r\n#define __AHB3_FORCE_RESET __HAL_RCC_AHB3_FORCE_RESET\r\n#define __AHB3_RELEASE_RESET __HAL_RCC_AHB3_RELEASE_RESET\r\n#define __APB1_FORCE_RESET __HAL_RCC_APB1_FORCE_RESET\r\n#define __APB1_RELEASE_RESET __HAL_RCC_APB1_RELEASE_RESET\r\n#define __APB2_FORCE_RESET __HAL_RCC_APB2_FORCE_RESET\r\n#define __APB2_RELEASE_RESET __HAL_RCC_APB2_RELEASE_RESET\r\n#define __BKP_CLK_DISABLE __HAL_RCC_BKP_CLK_DISABLE\r\n#define __BKP_CLK_ENABLE __HAL_RCC_BKP_CLK_ENABLE\r\n#define __BKP_FORCE_RESET __HAL_RCC_BKP_FORCE_RESET\r\n#define __BKP_RELEASE_RESET __HAL_RCC_BKP_RELEASE_RESET\r\n#define __CAN1_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN1_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN1_CLK_SLEEP_DISABLE __HAL_RCC_CAN1_CLK_SLEEP_DISABLE\r\n#define __CAN1_CLK_SLEEP_ENABLE __HAL_RCC_CAN1_CLK_SLEEP_ENABLE\r\n#define __CAN1_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN1_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN_CLK_DISABLE __HAL_RCC_CAN1_CLK_DISABLE\r\n#define __CAN_CLK_ENABLE __HAL_RCC_CAN1_CLK_ENABLE\r\n#define __CAN_FORCE_RESET __HAL_RCC_CAN1_FORCE_RESET\r\n#define __CAN_RELEASE_RESET __HAL_RCC_CAN1_RELEASE_RESET\r\n#define __CAN2_CLK_DISABLE __HAL_RCC_CAN2_CLK_DISABLE\r\n#define __CAN2_CLK_ENABLE __HAL_RCC_CAN2_CLK_ENABLE\r\n#define __CAN2_FORCE_RESET __HAL_RCC_CAN2_FORCE_RESET\r\n#define __CAN2_RELEASE_RESET __HAL_RCC_CAN2_RELEASE_RESET\r\n#define __CEC_CLK_DISABLE __HAL_RCC_CEC_CLK_DISABLE\r\n#define __CEC_CLK_ENABLE __HAL_RCC_CEC_CLK_ENABLE\r\n#define __COMP_CLK_DISABLE __HAL_RCC_COMP_CLK_DISABLE\r\n#define __COMP_CLK_ENABLE __HAL_RCC_COMP_CLK_ENABLE\r\n#define __COMP_FORCE_RESET __HAL_RCC_COMP_FORCE_RESET\r\n#define __COMP_RELEASE_RESET __HAL_RCC_COMP_RELEASE_RESET\r\n#define __COMP_CLK_SLEEP_ENABLE __HAL_RCC_COMP_CLK_SLEEP_ENABLE\r\n#define __COMP_CLK_SLEEP_DISABLE __HAL_RCC_COMP_CLK_SLEEP_DISABLE\r\n#define __CEC_FORCE_RESET __HAL_RCC_CEC_FORCE_RESET\r\n#define __CEC_RELEASE_RESET __HAL_RCC_CEC_RELEASE_RESET\r\n#define __CRC_CLK_DISABLE __HAL_RCC_CRC_CLK_DISABLE\r\n#define __CRC_CLK_ENABLE __HAL_RCC_CRC_CLK_ENABLE\r\n#define __CRC_CLK_SLEEP_DISABLE __HAL_RCC_CRC_CLK_SLEEP_DISABLE\r\n#define __CRC_CLK_SLEEP_ENABLE __HAL_RCC_CRC_CLK_SLEEP_ENABLE\r\n#define __CRC_FORCE_RESET __HAL_RCC_CRC_FORCE_RESET\r\n#define __CRC_RELEASE_RESET __HAL_RCC_CRC_RELEASE_RESET\r\n#define __DAC_CLK_DISABLE __HAL_RCC_DAC_CLK_DISABLE\r\n#define __DAC_CLK_ENABLE __HAL_RCC_DAC_CLK_ENABLE\r\n#define __DAC_FORCE_RESET __HAL_RCC_DAC_FORCE_RESET\r\n#define __DAC_RELEASE_RESET __HAL_RCC_DAC_RELEASE_RESET\r\n#define __DAC1_CLK_DISABLE __HAL_RCC_DAC1_CLK_DISABLE\r\n#define __DAC1_CLK_ENABLE __HAL_RCC_DAC1_CLK_ENABLE\r\n#define __DAC1_CLK_SLEEP_DISABLE __HAL_RCC_DAC1_CLK_SLEEP_DISABLE\r\n#define __DAC1_CLK_SLEEP_ENABLE __HAL_RCC_DAC1_CLK_SLEEP_ENABLE\r\n#define __DAC1_FORCE_RESET __HAL_RCC_DAC1_FORCE_RESET\r\n#define __DAC1_RELEASE_RESET __HAL_RCC_DAC1_RELEASE_RESET\r\n#define __DBGMCU_CLK_ENABLE __HAL_RCC_DBGMCU_CLK_ENABLE\r\n#define __DBGMCU_CLK_DISABLE __HAL_RCC_DBGMCU_CLK_DISABLE\r\n#define __DBGMCU_FORCE_RESET __HAL_RCC_DBGMCU_FORCE_RESET\r\n#define __DBGMCU_RELEASE_RESET __HAL_RCC_DBGMCU_RELEASE_RESET\r\n#define __DFSDM_CLK_DISABLE __HAL_RCC_DFSDM_CLK_DISABLE\r\n#define __DFSDM_CLK_ENABLE __HAL_RCC_DFSDM_CLK_ENABLE\r\n#define __DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE\r\n#define __DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE\r\n#define __DFSDM_FORCE_RESET __HAL_RCC_DFSDM_FORCE_RESET\r\n#define __DFSDM_RELEASE_RESET __HAL_RCC_DFSDM_RELEASE_RESET\r\n#define __DMA1_CLK_DISABLE __HAL_RCC_DMA1_CLK_DISABLE\r\n#define __DMA1_CLK_ENABLE __HAL_RCC_DMA1_CLK_ENABLE\r\n#define __DMA1_CLK_SLEEP_DISABLE __HAL_RCC_DMA1_CLK_SLEEP_DISABLE\r\n#define __DMA1_CLK_SLEEP_ENABLE __HAL_RCC_DMA1_CLK_SLEEP_ENABLE\r\n#define __DMA1_FORCE_RESET __HAL_RCC_DMA1_FORCE_RESET\r\n#define __DMA1_RELEASE_RESET __HAL_RCC_DMA1_RELEASE_RESET\r\n#define __DMA2_CLK_DISABLE __HAL_RCC_DMA2_CLK_DISABLE\r\n#define __DMA2_CLK_ENABLE __HAL_RCC_DMA2_CLK_ENABLE\r\n#define __DMA2_CLK_SLEEP_DISABLE __HAL_RCC_DMA2_CLK_SLEEP_DISABLE\r\n#define __DMA2_CLK_SLEEP_ENABLE __HAL_RCC_DMA2_CLK_SLEEP_ENABLE\r\n#define __DMA2_FORCE_RESET __HAL_RCC_DMA2_FORCE_RESET\r\n#define __DMA2_RELEASE_RESET __HAL_RCC_DMA2_RELEASE_RESET\r\n#define __ETHMAC_CLK_DISABLE __HAL_RCC_ETHMAC_CLK_DISABLE\r\n#define __ETHMAC_CLK_ENABLE __HAL_RCC_ETHMAC_CLK_ENABLE\r\n#define __ETHMAC_FORCE_RESET __HAL_RCC_ETHMAC_FORCE_RESET\r\n#define __ETHMAC_RELEASE_RESET __HAL_RCC_ETHMAC_RELEASE_RESET\r\n#define __ETHMACRX_CLK_DISABLE __HAL_RCC_ETHMACRX_CLK_DISABLE\r\n#define __ETHMACRX_CLK_ENABLE __HAL_RCC_ETHMACRX_CLK_ENABLE\r\n#define __ETHMACTX_CLK_DISABLE __HAL_RCC_ETHMACTX_CLK_DISABLE\r\n#define __ETHMACTX_CLK_ENABLE __HAL_RCC_ETHMACTX_CLK_ENABLE\r\n#define __FIREWALL_CLK_DISABLE __HAL_RCC_FIREWALL_CLK_DISABLE\r\n#define __FIREWALL_CLK_ENABLE __HAL_RCC_FIREWALL_CLK_ENABLE\r\n#define __FLASH_CLK_DISABLE __HAL_RCC_FLASH_CLK_DISABLE\r\n#define __FLASH_CLK_ENABLE __HAL_RCC_FLASH_CLK_ENABLE\r\n#define __FLASH_CLK_SLEEP_DISABLE __HAL_RCC_FLASH_CLK_SLEEP_DISABLE\r\n#define __FLASH_CLK_SLEEP_ENABLE __HAL_RCC_FLASH_CLK_SLEEP_ENABLE\r\n#define __FLASH_FORCE_RESET __HAL_RCC_FLASH_FORCE_RESET\r\n#define __FLASH_RELEASE_RESET __HAL_RCC_FLASH_RELEASE_RESET\r\n#define __FLITF_CLK_DISABLE __HAL_RCC_FLITF_CLK_DISABLE\r\n#define __FLITF_CLK_ENABLE __HAL_RCC_FLITF_CLK_ENABLE\r\n#define __FLITF_FORCE_RESET __HAL_RCC_FLITF_FORCE_RESET\r\n#define __FLITF_RELEASE_RESET __HAL_RCC_FLITF_RELEASE_RESET\r\n#define __FLITF_CLK_SLEEP_ENABLE __HAL_RCC_FLITF_CLK_SLEEP_ENABLE\r\n#define __FLITF_CLK_SLEEP_DISABLE __HAL_RCC_FLITF_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_DISABLE __HAL_RCC_FMC_CLK_DISABLE\r\n#define __FMC_CLK_ENABLE __HAL_RCC_FMC_CLK_ENABLE\r\n#define __FMC_CLK_SLEEP_DISABLE __HAL_RCC_FMC_CLK_SLEEP_DISABLE\r\n#define __FMC_CLK_SLEEP_ENABLE __HAL_RCC_FMC_CLK_SLEEP_ENABLE\r\n#define __FMC_FORCE_RESET __HAL_RCC_FMC_FORCE_RESET\r\n#define __FMC_RELEASE_RESET __HAL_RCC_FMC_RELEASE_RESET\r\n#define __FSMC_CLK_DISABLE __HAL_RCC_FSMC_CLK_DISABLE\r\n#define __FSMC_CLK_ENABLE __HAL_RCC_FSMC_CLK_ENABLE\r\n#define __GPIOA_CLK_DISABLE __HAL_RCC_GPIOA_CLK_DISABLE\r\n#define __GPIOA_CLK_ENABLE __HAL_RCC_GPIOA_CLK_ENABLE\r\n#define __GPIOA_CLK_SLEEP_DISABLE __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE\r\n#define __GPIOA_CLK_SLEEP_ENABLE __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE\r\n#define __GPIOA_FORCE_RESET __HAL_RCC_GPIOA_FORCE_RESET\r\n#define __GPIOA_RELEASE_RESET __HAL_RCC_GPIOA_RELEASE_RESET\r\n#define __GPIOB_CLK_DISABLE __HAL_RCC_GPIOB_CLK_DISABLE\r\n#define __GPIOB_CLK_ENABLE __HAL_RCC_GPIOB_CLK_ENABLE\r\n#define __GPIOB_CLK_SLEEP_DISABLE __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE\r\n#define __GPIOB_CLK_SLEEP_ENABLE __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE\r\n#define __GPIOB_FORCE_RESET __HAL_RCC_GPIOB_FORCE_RESET\r\n#define __GPIOB_RELEASE_RESET __HAL_RCC_GPIOB_RELEASE_RESET\r\n#define __GPIOC_CLK_DISABLE __HAL_RCC_GPIOC_CLK_DISABLE\r\n#define __GPIOC_CLK_ENABLE __HAL_RCC_GPIOC_CLK_ENABLE\r\n#define __GPIOC_CLK_SLEEP_DISABLE __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE\r\n#define __GPIOC_CLK_SLEEP_ENABLE __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE\r\n#define __GPIOC_FORCE_RESET __HAL_RCC_GPIOC_FORCE_RESET\r\n#define __GPIOC_RELEASE_RESET __HAL_RCC_GPIOC_RELEASE_RESET\r\n#define __GPIOD_CLK_DISABLE __HAL_RCC_GPIOD_CLK_DISABLE\r\n#define __GPIOD_CLK_ENABLE __HAL_RCC_GPIOD_CLK_ENABLE\r\n#define __GPIOD_CLK_SLEEP_DISABLE __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE\r\n#define __GPIOD_CLK_SLEEP_ENABLE __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE\r\n#define __GPIOD_FORCE_RESET __HAL_RCC_GPIOD_FORCE_RESET\r\n#define __GPIOD_RELEASE_RESET __HAL_RCC_GPIOD_RELEASE_RESET\r\n#define __GPIOE_CLK_DISABLE __HAL_RCC_GPIOE_CLK_DISABLE\r\n#define __GPIOE_CLK_ENABLE __HAL_RCC_GPIOE_CLK_ENABLE\r\n#define __GPIOE_CLK_SLEEP_DISABLE __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE\r\n#define __GPIOE_CLK_SLEEP_ENABLE __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE\r\n#define __GPIOE_FORCE_RESET __HAL_RCC_GPIOE_FORCE_RESET\r\n#define __GPIOE_RELEASE_RESET __HAL_RCC_GPIOE_RELEASE_RESET\r\n#define __GPIOF_CLK_DISABLE __HAL_RCC_GPIOF_CLK_DISABLE\r\n#define __GPIOF_CLK_ENABLE __HAL_RCC_GPIOF_CLK_ENABLE\r\n#define __GPIOF_CLK_SLEEP_DISABLE __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE\r\n#define __GPIOF_CLK_SLEEP_ENABLE __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE\r\n#define __GPIOF_FORCE_RESET __HAL_RCC_GPIOF_FORCE_RESET\r\n#define __GPIOF_RELEASE_RESET __HAL_RCC_GPIOF_RELEASE_RESET\r\n#define __GPIOG_CLK_DISABLE __HAL_RCC_GPIOG_CLK_DISABLE\r\n#define __GPIOG_CLK_ENABLE __HAL_RCC_GPIOG_CLK_ENABLE\r\n#define __GPIOG_CLK_SLEEP_DISABLE __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE\r\n#define __GPIOG_CLK_SLEEP_ENABLE __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE\r\n#define __GPIOG_FORCE_RESET __HAL_RCC_GPIOG_FORCE_RESET\r\n#define __GPIOG_RELEASE_RESET __HAL_RCC_GPIOG_RELEASE_RESET\r\n#define __GPIOH_CLK_DISABLE __HAL_RCC_GPIOH_CLK_DISABLE\r\n#define __GPIOH_CLK_ENABLE __HAL_RCC_GPIOH_CLK_ENABLE\r\n#define __GPIOH_CLK_SLEEP_DISABLE __HAL_RCC_GPIOH_CLK_SLEEP_DISABLE\r\n#define __GPIOH_CLK_SLEEP_ENABLE __HAL_RCC_GPIOH_CLK_SLEEP_ENABLE\r\n#define __GPIOH_FORCE_RESET __HAL_RCC_GPIOH_FORCE_RESET\r\n#define __GPIOH_RELEASE_RESET __HAL_RCC_GPIOH_RELEASE_RESET\r\n#define __I2C1_CLK_DISABLE __HAL_RCC_I2C1_CLK_DISABLE\r\n#define __I2C1_CLK_ENABLE __HAL_RCC_I2C1_CLK_ENABLE\r\n#define __I2C1_CLK_SLEEP_DISABLE __HAL_RCC_I2C1_CLK_SLEEP_DISABLE\r\n#define __I2C1_CLK_SLEEP_ENABLE __HAL_RCC_I2C1_CLK_SLEEP_ENABLE\r\n#define __I2C1_FORCE_RESET __HAL_RCC_I2C1_FORCE_RESET\r\n#define __I2C1_RELEASE_RESET __HAL_RCC_I2C1_RELEASE_RESET\r\n#define __I2C2_CLK_DISABLE __HAL_RCC_I2C2_CLK_DISABLE\r\n#define __I2C2_CLK_ENABLE __HAL_RCC_I2C2_CLK_ENABLE\r\n#define __I2C2_CLK_SLEEP_DISABLE __HAL_RCC_I2C2_CLK_SLEEP_DISABLE\r\n#define __I2C2_CLK_SLEEP_ENABLE __HAL_RCC_I2C2_CLK_SLEEP_ENABLE\r\n#define __I2C2_FORCE_RESET __HAL_RCC_I2C2_FORCE_RESET\r\n#define __I2C2_RELEASE_RESET __HAL_RCC_I2C2_RELEASE_RESET\r\n#define __I2C3_CLK_DISABLE __HAL_RCC_I2C3_CLK_DISABLE\r\n#define __I2C3_CLK_ENABLE __HAL_RCC_I2C3_CLK_ENABLE\r\n#define __I2C3_CLK_SLEEP_DISABLE __HAL_RCC_I2C3_CLK_SLEEP_DISABLE\r\n#define __I2C3_CLK_SLEEP_ENABLE __HAL_RCC_I2C3_CLK_SLEEP_ENABLE\r\n#define __I2C3_FORCE_RESET __HAL_RCC_I2C3_FORCE_RESET\r\n#define __I2C3_RELEASE_RESET __HAL_RCC_I2C3_RELEASE_RESET\r\n#define __LCD_CLK_DISABLE __HAL_RCC_LCD_CLK_DISABLE\r\n#define __LCD_CLK_ENABLE __HAL_RCC_LCD_CLK_ENABLE\r\n#define __LCD_CLK_SLEEP_DISABLE __HAL_RCC_LCD_CLK_SLEEP_DISABLE\r\n#define __LCD_CLK_SLEEP_ENABLE __HAL_RCC_LCD_CLK_SLEEP_ENABLE\r\n#define __LCD_FORCE_RESET __HAL_RCC_LCD_FORCE_RESET\r\n#define __LCD_RELEASE_RESET __HAL_RCC_LCD_RELEASE_RESET\r\n#define __LPTIM1_CLK_DISABLE __HAL_RCC_LPTIM1_CLK_DISABLE\r\n#define __LPTIM1_CLK_ENABLE __HAL_RCC_LPTIM1_CLK_ENABLE\r\n#define __LPTIM1_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE\r\n#define __LPTIM1_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE\r\n#define __LPTIM1_FORCE_RESET __HAL_RCC_LPTIM1_FORCE_RESET\r\n#define __LPTIM1_RELEASE_RESET __HAL_RCC_LPTIM1_RELEASE_RESET\r\n#define __LPTIM2_CLK_DISABLE __HAL_RCC_LPTIM2_CLK_DISABLE\r\n#define __LPTIM2_CLK_ENABLE __HAL_RCC_LPTIM2_CLK_ENABLE\r\n#define __LPTIM2_CLK_SLEEP_DISABLE __HAL_RCC_LPTIM2_CLK_SLEEP_DISABLE\r\n#define __LPTIM2_CLK_SLEEP_ENABLE __HAL_RCC_LPTIM2_CLK_SLEEP_ENABLE\r\n#define __LPTIM2_FORCE_RESET __HAL_RCC_LPTIM2_FORCE_RESET\r\n#define __LPTIM2_RELEASE_RESET __HAL_RCC_LPTIM2_RELEASE_RESET\r\n#define __LPUART1_CLK_DISABLE __HAL_RCC_LPUART1_CLK_DISABLE\r\n#define __LPUART1_CLK_ENABLE __HAL_RCC_LPUART1_CLK_ENABLE\r\n#define __LPUART1_CLK_SLEEP_DISABLE __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE\r\n#define __LPUART1_CLK_SLEEP_ENABLE __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE\r\n#define __LPUART1_FORCE_RESET __HAL_RCC_LPUART1_FORCE_RESET\r\n#define __LPUART1_RELEASE_RESET __HAL_RCC_LPUART1_RELEASE_RESET\r\n#define __OPAMP_CLK_DISABLE __HAL_RCC_OPAMP_CLK_DISABLE\r\n#define __OPAMP_CLK_ENABLE __HAL_RCC_OPAMP_CLK_ENABLE\r\n#define __OPAMP_CLK_SLEEP_DISABLE __HAL_RCC_OPAMP_CLK_SLEEP_DISABLE\r\n#define __OPAMP_CLK_SLEEP_ENABLE __HAL_RCC_OPAMP_CLK_SLEEP_ENABLE\r\n#define __OPAMP_FORCE_RESET __HAL_RCC_OPAMP_FORCE_RESET\r\n#define __OPAMP_RELEASE_RESET __HAL_RCC_OPAMP_RELEASE_RESET\r\n#define __OTGFS_CLK_DISABLE __HAL_RCC_OTGFS_CLK_DISABLE\r\n#define __OTGFS_CLK_ENABLE __HAL_RCC_OTGFS_CLK_ENABLE\r\n#define __OTGFS_CLK_SLEEP_DISABLE __HAL_RCC_OTGFS_CLK_SLEEP_DISABLE\r\n#define __OTGFS_CLK_SLEEP_ENABLE __HAL_RCC_OTGFS_CLK_SLEEP_ENABLE\r\n#define __OTGFS_FORCE_RESET __HAL_RCC_OTGFS_FORCE_RESET\r\n#define __OTGFS_RELEASE_RESET __HAL_RCC_OTGFS_RELEASE_RESET\r\n#define __PWR_CLK_DISABLE __HAL_RCC_PWR_CLK_DISABLE\r\n#define __PWR_CLK_ENABLE __HAL_RCC_PWR_CLK_ENABLE\r\n#define __PWR_CLK_SLEEP_DISABLE __HAL_RCC_PWR_CLK_SLEEP_DISABLE\r\n#define __PWR_CLK_SLEEP_ENABLE __HAL_RCC_PWR_CLK_SLEEP_ENABLE\r\n#define __PWR_FORCE_RESET __HAL_RCC_PWR_FORCE_RESET\r\n#define __PWR_RELEASE_RESET __HAL_RCC_PWR_RELEASE_RESET\r\n#define __QSPI_CLK_DISABLE __HAL_RCC_QSPI_CLK_DISABLE\r\n#define __QSPI_CLK_ENABLE __HAL_RCC_QSPI_CLK_ENABLE\r\n#define __QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QSPI_CLK_SLEEP_DISABLE\r\n#define __QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QSPI_CLK_SLEEP_ENABLE\r\n#define __QSPI_FORCE_RESET __HAL_RCC_QSPI_FORCE_RESET\r\n#define __QSPI_RELEASE_RESET __HAL_RCC_QSPI_RELEASE_RESET\r\n\r\n#if defined(STM32WB)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE __HAL_RCC_QUADSPI_CLK_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_ENABLE __HAL_RCC_QUADSPI_CLK_ENABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE __HAL_RCC_QUADSPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE __HAL_RCC_QUADSPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_QSPI_FORCE_RESET __HAL_RCC_QUADSPI_FORCE_RESET\r\n#define __HAL_RCC_QSPI_RELEASE_RESET __HAL_RCC_QUADSPI_RELEASE_RESET\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED __HAL_RCC_QUADSPI_IS_CLK_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED __HAL_RCC_QUADSPI_IS_CLK_DISABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_QUADSPI_IS_CLK_SLEEP_DISABLED\r\n#define QSPI_IRQHandler QUADSPI_IRQHandler\r\n#endif /* __HAL_RCC_QUADSPI_CLK_ENABLE */\r\n\r\n#define __RNG_CLK_DISABLE __HAL_RCC_RNG_CLK_DISABLE\r\n#define __RNG_CLK_ENABLE __HAL_RCC_RNG_CLK_ENABLE\r\n#define __RNG_CLK_SLEEP_DISABLE __HAL_RCC_RNG_CLK_SLEEP_DISABLE\r\n#define __RNG_CLK_SLEEP_ENABLE __HAL_RCC_RNG_CLK_SLEEP_ENABLE\r\n#define __RNG_FORCE_RESET __HAL_RCC_RNG_FORCE_RESET\r\n#define __RNG_RELEASE_RESET __HAL_RCC_RNG_RELEASE_RESET\r\n#define __SAI1_CLK_DISABLE __HAL_RCC_SAI1_CLK_DISABLE\r\n#define __SAI1_CLK_ENABLE __HAL_RCC_SAI1_CLK_ENABLE\r\n#define __SAI1_CLK_SLEEP_DISABLE __HAL_RCC_SAI1_CLK_SLEEP_DISABLE\r\n#define __SAI1_CLK_SLEEP_ENABLE __HAL_RCC_SAI1_CLK_SLEEP_ENABLE\r\n#define __SAI1_FORCE_RESET __HAL_RCC_SAI1_FORCE_RESET\r\n#define __SAI1_RELEASE_RESET __HAL_RCC_SAI1_RELEASE_RESET\r\n#define __SAI2_CLK_DISABLE __HAL_RCC_SAI2_CLK_DISABLE\r\n#define __SAI2_CLK_ENABLE __HAL_RCC_SAI2_CLK_ENABLE\r\n#define __SAI2_CLK_SLEEP_DISABLE __HAL_RCC_SAI2_CLK_SLEEP_DISABLE\r\n#define __SAI2_CLK_SLEEP_ENABLE __HAL_RCC_SAI2_CLK_SLEEP_ENABLE\r\n#define __SAI2_FORCE_RESET __HAL_RCC_SAI2_FORCE_RESET\r\n#define __SAI2_RELEASE_RESET __HAL_RCC_SAI2_RELEASE_RESET\r\n#define __SDIO_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __SDIO_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __SDMMC_CLK_DISABLE __HAL_RCC_SDMMC_CLK_DISABLE\r\n#define __SDMMC_CLK_ENABLE __HAL_RCC_SDMMC_CLK_ENABLE\r\n#define __SDMMC_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC_CLK_SLEEP_DISABLE\r\n#define __SDMMC_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC_CLK_SLEEP_ENABLE\r\n#define __SDMMC_FORCE_RESET __HAL_RCC_SDMMC_FORCE_RESET\r\n#define __SDMMC_RELEASE_RESET __HAL_RCC_SDMMC_RELEASE_RESET\r\n#define __SPI1_CLK_DISABLE __HAL_RCC_SPI1_CLK_DISABLE\r\n#define __SPI1_CLK_ENABLE __HAL_RCC_SPI1_CLK_ENABLE\r\n#define __SPI1_CLK_SLEEP_DISABLE __HAL_RCC_SPI1_CLK_SLEEP_DISABLE\r\n#define __SPI1_CLK_SLEEP_ENABLE __HAL_RCC_SPI1_CLK_SLEEP_ENABLE\r\n#define __SPI1_FORCE_RESET __HAL_RCC_SPI1_FORCE_RESET\r\n#define __SPI1_RELEASE_RESET __HAL_RCC_SPI1_RELEASE_RESET\r\n#define __SPI2_CLK_DISABLE __HAL_RCC_SPI2_CLK_DISABLE\r\n#define __SPI2_CLK_ENABLE __HAL_RCC_SPI2_CLK_ENABLE\r\n#define __SPI2_CLK_SLEEP_DISABLE __HAL_RCC_SPI2_CLK_SLEEP_DISABLE\r\n#define __SPI2_CLK_SLEEP_ENABLE __HAL_RCC_SPI2_CLK_SLEEP_ENABLE\r\n#define __SPI2_FORCE_RESET __HAL_RCC_SPI2_FORCE_RESET\r\n#define __SPI2_RELEASE_RESET __HAL_RCC_SPI2_RELEASE_RESET\r\n#define __SPI3_CLK_DISABLE __HAL_RCC_SPI3_CLK_DISABLE\r\n#define __SPI3_CLK_ENABLE __HAL_RCC_SPI3_CLK_ENABLE\r\n#define __SPI3_CLK_SLEEP_DISABLE __HAL_RCC_SPI3_CLK_SLEEP_DISABLE\r\n#define __SPI3_CLK_SLEEP_ENABLE __HAL_RCC_SPI3_CLK_SLEEP_ENABLE\r\n#define __SPI3_FORCE_RESET __HAL_RCC_SPI3_FORCE_RESET\r\n#define __SPI3_RELEASE_RESET __HAL_RCC_SPI3_RELEASE_RESET\r\n#define __SRAM_CLK_DISABLE __HAL_RCC_SRAM_CLK_DISABLE\r\n#define __SRAM_CLK_ENABLE __HAL_RCC_SRAM_CLK_ENABLE\r\n#define __SRAM1_CLK_SLEEP_DISABLE __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE\r\n#define __SRAM1_CLK_SLEEP_ENABLE __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE\r\n#define __SRAM2_CLK_SLEEP_DISABLE __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE\r\n#define __SRAM2_CLK_SLEEP_ENABLE __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_CLK_DISABLE __HAL_RCC_SWPMI1_CLK_DISABLE\r\n#define __SWPMI1_CLK_ENABLE __HAL_RCC_SWPMI1_CLK_ENABLE\r\n#define __SWPMI1_CLK_SLEEP_DISABLE __HAL_RCC_SWPMI1_CLK_SLEEP_DISABLE\r\n#define __SWPMI1_CLK_SLEEP_ENABLE __HAL_RCC_SWPMI1_CLK_SLEEP_ENABLE\r\n#define __SWPMI1_FORCE_RESET __HAL_RCC_SWPMI1_FORCE_RESET\r\n#define __SWPMI1_RELEASE_RESET __HAL_RCC_SWPMI1_RELEASE_RESET\r\n#define __SYSCFG_CLK_DISABLE __HAL_RCC_SYSCFG_CLK_DISABLE\r\n#define __SYSCFG_CLK_ENABLE __HAL_RCC_SYSCFG_CLK_ENABLE\r\n#define __SYSCFG_CLK_SLEEP_DISABLE __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE\r\n#define __SYSCFG_CLK_SLEEP_ENABLE __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE\r\n#define __SYSCFG_FORCE_RESET __HAL_RCC_SYSCFG_FORCE_RESET\r\n#define __SYSCFG_RELEASE_RESET __HAL_RCC_SYSCFG_RELEASE_RESET\r\n#define __TIM1_CLK_DISABLE __HAL_RCC_TIM1_CLK_DISABLE\r\n#define __TIM1_CLK_ENABLE __HAL_RCC_TIM1_CLK_ENABLE\r\n#define __TIM1_CLK_SLEEP_DISABLE __HAL_RCC_TIM1_CLK_SLEEP_DISABLE\r\n#define __TIM1_CLK_SLEEP_ENABLE __HAL_RCC_TIM1_CLK_SLEEP_ENABLE\r\n#define __TIM1_FORCE_RESET __HAL_RCC_TIM1_FORCE_RESET\r\n#define __TIM1_RELEASE_RESET __HAL_RCC_TIM1_RELEASE_RESET\r\n#define __TIM10_CLK_DISABLE __HAL_RCC_TIM10_CLK_DISABLE\r\n#define __TIM10_CLK_ENABLE __HAL_RCC_TIM10_CLK_ENABLE\r\n#define __TIM10_FORCE_RESET __HAL_RCC_TIM10_FORCE_RESET\r\n#define __TIM10_RELEASE_RESET __HAL_RCC_TIM10_RELEASE_RESET\r\n#define __TIM11_CLK_DISABLE __HAL_RCC_TIM11_CLK_DISABLE\r\n#define __TIM11_CLK_ENABLE __HAL_RCC_TIM11_CLK_ENABLE\r\n#define __TIM11_FORCE_RESET __HAL_RCC_TIM11_FORCE_RESET\r\n#define __TIM11_RELEASE_RESET __HAL_RCC_TIM11_RELEASE_RESET\r\n#define __TIM12_CLK_DISABLE __HAL_RCC_TIM12_CLK_DISABLE\r\n#define __TIM12_CLK_ENABLE __HAL_RCC_TIM12_CLK_ENABLE\r\n#define __TIM12_FORCE_RESET __HAL_RCC_TIM12_FORCE_RESET\r\n#define __TIM12_RELEASE_RESET __HAL_RCC_TIM12_RELEASE_RESET\r\n#define __TIM13_CLK_DISABLE __HAL_RCC_TIM13_CLK_DISABLE\r\n#define __TIM13_CLK_ENABLE __HAL_RCC_TIM13_CLK_ENABLE\r\n#define __TIM13_FORCE_RESET __HAL_RCC_TIM13_FORCE_RESET\r\n#define __TIM13_RELEASE_RESET __HAL_RCC_TIM13_RELEASE_RESET\r\n#define __TIM14_CLK_DISABLE __HAL_RCC_TIM14_CLK_DISABLE\r\n#define __TIM14_CLK_ENABLE __HAL_RCC_TIM14_CLK_ENABLE\r\n#define __TIM14_FORCE_RESET __HAL_RCC_TIM14_FORCE_RESET\r\n#define __TIM14_RELEASE_RESET __HAL_RCC_TIM14_RELEASE_RESET\r\n#define __TIM15_CLK_DISABLE __HAL_RCC_TIM15_CLK_DISABLE\r\n#define __TIM15_CLK_ENABLE __HAL_RCC_TIM15_CLK_ENABLE\r\n#define __TIM15_CLK_SLEEP_DISABLE __HAL_RCC_TIM15_CLK_SLEEP_DISABLE\r\n#define __TIM15_CLK_SLEEP_ENABLE __HAL_RCC_TIM15_CLK_SLEEP_ENABLE\r\n#define __TIM15_FORCE_RESET __HAL_RCC_TIM15_FORCE_RESET\r\n#define __TIM15_RELEASE_RESET __HAL_RCC_TIM15_RELEASE_RESET\r\n#define __TIM16_CLK_DISABLE __HAL_RCC_TIM16_CLK_DISABLE\r\n#define __TIM16_CLK_ENABLE __HAL_RCC_TIM16_CLK_ENABLE\r\n#define __TIM16_CLK_SLEEP_DISABLE __HAL_RCC_TIM16_CLK_SLEEP_DISABLE\r\n#define __TIM16_CLK_SLEEP_ENABLE __HAL_RCC_TIM16_CLK_SLEEP_ENABLE\r\n#define __TIM16_FORCE_RESET __HAL_RCC_TIM16_FORCE_RESET\r\n#define __TIM16_RELEASE_RESET __HAL_RCC_TIM16_RELEASE_RESET\r\n#define __TIM17_CLK_DISABLE __HAL_RCC_TIM17_CLK_DISABLE\r\n#define __TIM17_CLK_ENABLE __HAL_RCC_TIM17_CLK_ENABLE\r\n#define __TIM17_CLK_SLEEP_DISABLE __HAL_RCC_TIM17_CLK_SLEEP_DISABLE\r\n#define __TIM17_CLK_SLEEP_ENABLE __HAL_RCC_TIM17_CLK_SLEEP_ENABLE\r\n#define __TIM17_FORCE_RESET __HAL_RCC_TIM17_FORCE_RESET\r\n#define __TIM17_RELEASE_RESET __HAL_RCC_TIM17_RELEASE_RESET\r\n#define __TIM2_CLK_DISABLE __HAL_RCC_TIM2_CLK_DISABLE\r\n#define __TIM2_CLK_ENABLE __HAL_RCC_TIM2_CLK_ENABLE\r\n#define __TIM2_CLK_SLEEP_DISABLE __HAL_RCC_TIM2_CLK_SLEEP_DISABLE\r\n#define __TIM2_CLK_SLEEP_ENABLE __HAL_RCC_TIM2_CLK_SLEEP_ENABLE\r\n#define __TIM2_FORCE_RESET __HAL_RCC_TIM2_FORCE_RESET\r\n#define __TIM2_RELEASE_RESET __HAL_RCC_TIM2_RELEASE_RESET\r\n#define __TIM3_CLK_DISABLE __HAL_RCC_TIM3_CLK_DISABLE\r\n#define __TIM3_CLK_ENABLE __HAL_RCC_TIM3_CLK_ENABLE\r\n#define __TIM3_CLK_SLEEP_DISABLE __HAL_RCC_TIM3_CLK_SLEEP_DISABLE\r\n#define __TIM3_CLK_SLEEP_ENABLE __HAL_RCC_TIM3_CLK_SLEEP_ENABLE\r\n#define __TIM3_FORCE_RESET __HAL_RCC_TIM3_FORCE_RESET\r\n#define __TIM3_RELEASE_RESET __HAL_RCC_TIM3_RELEASE_RESET\r\n#define __TIM4_CLK_DISABLE __HAL_RCC_TIM4_CLK_DISABLE\r\n#define __TIM4_CLK_ENABLE __HAL_RCC_TIM4_CLK_ENABLE\r\n#define __TIM4_CLK_SLEEP_DISABLE __HAL_RCC_TIM4_CLK_SLEEP_DISABLE\r\n#define __TIM4_CLK_SLEEP_ENABLE __HAL_RCC_TIM4_CLK_SLEEP_ENABLE\r\n#define __TIM4_FORCE_RESET __HAL_RCC_TIM4_FORCE_RESET\r\n#define __TIM4_RELEASE_RESET __HAL_RCC_TIM4_RELEASE_RESET\r\n#define __TIM5_CLK_DISABLE __HAL_RCC_TIM5_CLK_DISABLE\r\n#define __TIM5_CLK_ENABLE __HAL_RCC_TIM5_CLK_ENABLE\r\n#define __TIM5_CLK_SLEEP_DISABLE __HAL_RCC_TIM5_CLK_SLEEP_DISABLE\r\n#define __TIM5_CLK_SLEEP_ENABLE __HAL_RCC_TIM5_CLK_SLEEP_ENABLE\r\n#define __TIM5_FORCE_RESET __HAL_RCC_TIM5_FORCE_RESET\r\n#define __TIM5_RELEASE_RESET __HAL_RCC_TIM5_RELEASE_RESET\r\n#define __TIM6_CLK_DISABLE __HAL_RCC_TIM6_CLK_DISABLE\r\n#define __TIM6_CLK_ENABLE __HAL_RCC_TIM6_CLK_ENABLE\r\n#define __TIM6_CLK_SLEEP_DISABLE __HAL_RCC_TIM6_CLK_SLEEP_DISABLE\r\n#define __TIM6_CLK_SLEEP_ENABLE __HAL_RCC_TIM6_CLK_SLEEP_ENABLE\r\n#define __TIM6_FORCE_RESET __HAL_RCC_TIM6_FORCE_RESET\r\n#define __TIM6_RELEASE_RESET __HAL_RCC_TIM6_RELEASE_RESET\r\n#define __TIM7_CLK_DISABLE __HAL_RCC_TIM7_CLK_DISABLE\r\n#define __TIM7_CLK_ENABLE __HAL_RCC_TIM7_CLK_ENABLE\r\n#define __TIM7_CLK_SLEEP_DISABLE __HAL_RCC_TIM7_CLK_SLEEP_DISABLE\r\n#define __TIM7_CLK_SLEEP_ENABLE __HAL_RCC_TIM7_CLK_SLEEP_ENABLE\r\n#define __TIM7_FORCE_RESET __HAL_RCC_TIM7_FORCE_RESET\r\n#define __TIM7_RELEASE_RESET __HAL_RCC_TIM7_RELEASE_RESET\r\n#define __TIM8_CLK_DISABLE __HAL_RCC_TIM8_CLK_DISABLE\r\n#define __TIM8_CLK_ENABLE __HAL_RCC_TIM8_CLK_ENABLE\r\n#define __TIM8_CLK_SLEEP_DISABLE __HAL_RCC_TIM8_CLK_SLEEP_DISABLE\r\n#define __TIM8_CLK_SLEEP_ENABLE __HAL_RCC_TIM8_CLK_SLEEP_ENABLE\r\n#define __TIM8_FORCE_RESET __HAL_RCC_TIM8_FORCE_RESET\r\n#define __TIM8_RELEASE_RESET __HAL_RCC_TIM8_RELEASE_RESET\r\n#define __TIM9_CLK_DISABLE __HAL_RCC_TIM9_CLK_DISABLE\r\n#define __TIM9_CLK_ENABLE __HAL_RCC_TIM9_CLK_ENABLE\r\n#define __TIM9_FORCE_RESET __HAL_RCC_TIM9_FORCE_RESET\r\n#define __TIM9_RELEASE_RESET __HAL_RCC_TIM9_RELEASE_RESET\r\n#define __TSC_CLK_DISABLE __HAL_RCC_TSC_CLK_DISABLE\r\n#define __TSC_CLK_ENABLE __HAL_RCC_TSC_CLK_ENABLE\r\n#define __TSC_CLK_SLEEP_DISABLE __HAL_RCC_TSC_CLK_SLEEP_DISABLE\r\n#define __TSC_CLK_SLEEP_ENABLE __HAL_RCC_TSC_CLK_SLEEP_ENABLE\r\n#define __TSC_FORCE_RESET __HAL_RCC_TSC_FORCE_RESET\r\n#define __TSC_RELEASE_RESET __HAL_RCC_TSC_RELEASE_RESET\r\n#define __UART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __UART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __UART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __UART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __UART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __UART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __UART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __UART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __UART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __UART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __UART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __UART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART1_CLK_DISABLE __HAL_RCC_USART1_CLK_DISABLE\r\n#define __USART1_CLK_ENABLE __HAL_RCC_USART1_CLK_ENABLE\r\n#define __USART1_CLK_SLEEP_DISABLE __HAL_RCC_USART1_CLK_SLEEP_DISABLE\r\n#define __USART1_CLK_SLEEP_ENABLE __HAL_RCC_USART1_CLK_SLEEP_ENABLE\r\n#define __USART1_FORCE_RESET __HAL_RCC_USART1_FORCE_RESET\r\n#define __USART1_RELEASE_RESET __HAL_RCC_USART1_RELEASE_RESET\r\n#define __USART2_CLK_DISABLE __HAL_RCC_USART2_CLK_DISABLE\r\n#define __USART2_CLK_ENABLE __HAL_RCC_USART2_CLK_ENABLE\r\n#define __USART2_CLK_SLEEP_DISABLE __HAL_RCC_USART2_CLK_SLEEP_DISABLE\r\n#define __USART2_CLK_SLEEP_ENABLE __HAL_RCC_USART2_CLK_SLEEP_ENABLE\r\n#define __USART2_FORCE_RESET __HAL_RCC_USART2_FORCE_RESET\r\n#define __USART2_RELEASE_RESET __HAL_RCC_USART2_RELEASE_RESET\r\n#define __USART3_CLK_DISABLE __HAL_RCC_USART3_CLK_DISABLE\r\n#define __USART3_CLK_ENABLE __HAL_RCC_USART3_CLK_ENABLE\r\n#define __USART3_CLK_SLEEP_DISABLE __HAL_RCC_USART3_CLK_SLEEP_DISABLE\r\n#define __USART3_CLK_SLEEP_ENABLE __HAL_RCC_USART3_CLK_SLEEP_ENABLE\r\n#define __USART3_FORCE_RESET __HAL_RCC_USART3_FORCE_RESET\r\n#define __USART3_RELEASE_RESET __HAL_RCC_USART3_RELEASE_RESET\r\n#define __USART4_CLK_DISABLE __HAL_RCC_UART4_CLK_DISABLE\r\n#define __USART4_CLK_ENABLE __HAL_RCC_UART4_CLK_ENABLE\r\n#define __USART4_CLK_SLEEP_ENABLE __HAL_RCC_UART4_CLK_SLEEP_ENABLE\r\n#define __USART4_CLK_SLEEP_DISABLE __HAL_RCC_UART4_CLK_SLEEP_DISABLE\r\n#define __USART4_FORCE_RESET __HAL_RCC_UART4_FORCE_RESET\r\n#define __USART4_RELEASE_RESET __HAL_RCC_UART4_RELEASE_RESET\r\n#define __USART5_CLK_DISABLE __HAL_RCC_UART5_CLK_DISABLE\r\n#define __USART5_CLK_ENABLE __HAL_RCC_UART5_CLK_ENABLE\r\n#define __USART5_CLK_SLEEP_ENABLE __HAL_RCC_UART5_CLK_SLEEP_ENABLE\r\n#define __USART5_CLK_SLEEP_DISABLE __HAL_RCC_UART5_CLK_SLEEP_DISABLE\r\n#define __USART5_FORCE_RESET __HAL_RCC_UART5_FORCE_RESET\r\n#define __USART5_RELEASE_RESET __HAL_RCC_UART5_RELEASE_RESET\r\n#define __USART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __USART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __USART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __USART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __USART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __USART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __USART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __USART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __USB_CLK_DISABLE __HAL_RCC_USB_CLK_DISABLE\r\n#define __USB_CLK_ENABLE __HAL_RCC_USB_CLK_ENABLE\r\n#define __USB_FORCE_RESET __HAL_RCC_USB_FORCE_RESET\r\n#define __USB_CLK_SLEEP_ENABLE __HAL_RCC_USB_CLK_SLEEP_ENABLE\r\n#define __USB_CLK_SLEEP_DISABLE __HAL_RCC_USB_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_FS_CLK_DISABLE __HAL_RCC_USB_OTG_FS_CLK_DISABLE\r\n#define __USB_OTG_FS_CLK_ENABLE __HAL_RCC_USB_OTG_FS_CLK_ENABLE\r\n#define __USB_RELEASE_RESET __HAL_RCC_USB_RELEASE_RESET\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_WWDG_CLK_DISABLE __HAL_RCC_WWDG1_CLK_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_ENABLE __HAL_RCC_WWDG1_CLK_ENABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG1_CLK_SLEEP_ENABLE\r\n\r\n#define __HAL_RCC_WWDG_FORCE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n#define __HAL_RCC_WWDG_RELEASE_RESET ((void)0U) /* Not available on the STM32H7*/\r\n\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG1_IS_CLK_ENABLED\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG1_IS_CLK_DISABLED\r\n#endif\r\n\r\n#define __WWDG_CLK_DISABLE __HAL_RCC_WWDG_CLK_DISABLE\r\n#define __WWDG_CLK_ENABLE __HAL_RCC_WWDG_CLK_ENABLE\r\n#define __WWDG_CLK_SLEEP_DISABLE __HAL_RCC_WWDG_CLK_SLEEP_DISABLE\r\n#define __WWDG_CLK_SLEEP_ENABLE __HAL_RCC_WWDG_CLK_SLEEP_ENABLE\r\n#define __WWDG_FORCE_RESET __HAL_RCC_WWDG_FORCE_RESET\r\n#define __WWDG_RELEASE_RESET __HAL_RCC_WWDG_RELEASE_RESET\r\n\r\n#define __TIM21_CLK_ENABLE __HAL_RCC_TIM21_CLK_ENABLE\r\n#define __TIM21_CLK_DISABLE __HAL_RCC_TIM21_CLK_DISABLE\r\n#define __TIM21_FORCE_RESET __HAL_RCC_TIM21_FORCE_RESET\r\n#define __TIM21_RELEASE_RESET __HAL_RCC_TIM21_RELEASE_RESET\r\n#define __TIM21_CLK_SLEEP_ENABLE __HAL_RCC_TIM21_CLK_SLEEP_ENABLE\r\n#define __TIM21_CLK_SLEEP_DISABLE __HAL_RCC_TIM21_CLK_SLEEP_DISABLE\r\n#define __TIM22_CLK_ENABLE __HAL_RCC_TIM22_CLK_ENABLE\r\n#define __TIM22_CLK_DISABLE __HAL_RCC_TIM22_CLK_DISABLE\r\n#define __TIM22_FORCE_RESET __HAL_RCC_TIM22_FORCE_RESET\r\n#define __TIM22_RELEASE_RESET __HAL_RCC_TIM22_RELEASE_RESET\r\n#define __TIM22_CLK_SLEEP_ENABLE __HAL_RCC_TIM22_CLK_SLEEP_ENABLE\r\n#define __TIM22_CLK_SLEEP_DISABLE __HAL_RCC_TIM22_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_DISABLE __HAL_RCC_CRS_CLK_DISABLE\r\n#define __CRS_CLK_ENABLE __HAL_RCC_CRS_CLK_ENABLE\r\n#define __CRS_CLK_SLEEP_DISABLE __HAL_RCC_CRS_CLK_SLEEP_DISABLE\r\n#define __CRS_CLK_SLEEP_ENABLE __HAL_RCC_CRS_CLK_SLEEP_ENABLE\r\n#define __CRS_FORCE_RESET __HAL_RCC_CRS_FORCE_RESET\r\n#define __CRS_RELEASE_RESET __HAL_RCC_CRS_RELEASE_RESET\r\n#define __RCC_BACKUPRESET_FORCE __HAL_RCC_BACKUPRESET_FORCE\r\n#define __RCC_BACKUPRESET_RELEASE __HAL_RCC_BACKUPRESET_RELEASE\r\n\r\n#define __USB_OTG_FS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __USB_OTG_FS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n#define __USB_OTG_FS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE\r\n#define __USB_OTG_FS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE\r\n#define __USB_OTG_HS_CLK_DISABLE __HAL_RCC_USB_OTG_HS_CLK_DISABLE\r\n#define __USB_OTG_HS_CLK_ENABLE __HAL_RCC_USB_OTG_HS_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE\r\n#define __USB_OTG_HS_ULPI_CLK_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE\r\n#define __TIM9_CLK_SLEEP_ENABLE __HAL_RCC_TIM9_CLK_SLEEP_ENABLE\r\n#define __TIM9_CLK_SLEEP_DISABLE __HAL_RCC_TIM9_CLK_SLEEP_DISABLE\r\n#define __TIM10_CLK_SLEEP_ENABLE __HAL_RCC_TIM10_CLK_SLEEP_ENABLE\r\n#define __TIM10_CLK_SLEEP_DISABLE __HAL_RCC_TIM10_CLK_SLEEP_DISABLE\r\n#define __TIM11_CLK_SLEEP_ENABLE __HAL_RCC_TIM11_CLK_SLEEP_ENABLE\r\n#define __TIM11_CLK_SLEEP_DISABLE __HAL_RCC_TIM11_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_ENABLE\r\n#define __ETHMACPTP_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACPTP_CLK_SLEEP_DISABLE\r\n#define __ETHMACPTP_CLK_ENABLE __HAL_RCC_ETHMACPTP_CLK_ENABLE\r\n#define __ETHMACPTP_CLK_DISABLE __HAL_RCC_ETHMACPTP_CLK_DISABLE\r\n#define __HASH_CLK_ENABLE __HAL_RCC_HASH_CLK_ENABLE\r\n#define __HASH_FORCE_RESET __HAL_RCC_HASH_FORCE_RESET\r\n#define __HASH_RELEASE_RESET __HAL_RCC_HASH_RELEASE_RESET\r\n#define __HASH_CLK_SLEEP_ENABLE __HAL_RCC_HASH_CLK_SLEEP_ENABLE\r\n#define __HASH_CLK_SLEEP_DISABLE __HAL_RCC_HASH_CLK_SLEEP_DISABLE\r\n#define __HASH_CLK_DISABLE __HAL_RCC_HASH_CLK_DISABLE\r\n#define __SPI5_CLK_ENABLE __HAL_RCC_SPI5_CLK_ENABLE\r\n#define __SPI5_CLK_DISABLE __HAL_RCC_SPI5_CLK_DISABLE\r\n#define __SPI5_FORCE_RESET __HAL_RCC_SPI5_FORCE_RESET\r\n#define __SPI5_RELEASE_RESET __HAL_RCC_SPI5_RELEASE_RESET\r\n#define __SPI5_CLK_SLEEP_ENABLE __HAL_RCC_SPI5_CLK_SLEEP_ENABLE\r\n#define __SPI5_CLK_SLEEP_DISABLE __HAL_RCC_SPI5_CLK_SLEEP_DISABLE\r\n#define __SPI6_CLK_ENABLE __HAL_RCC_SPI6_CLK_ENABLE\r\n#define __SPI6_CLK_DISABLE __HAL_RCC_SPI6_CLK_DISABLE\r\n#define __SPI6_FORCE_RESET __HAL_RCC_SPI6_FORCE_RESET\r\n#define __SPI6_RELEASE_RESET __HAL_RCC_SPI6_RELEASE_RESET\r\n#define __SPI6_CLK_SLEEP_ENABLE __HAL_RCC_SPI6_CLK_SLEEP_ENABLE\r\n#define __SPI6_CLK_SLEEP_DISABLE __HAL_RCC_SPI6_CLK_SLEEP_DISABLE\r\n#define __LTDC_CLK_ENABLE __HAL_RCC_LTDC_CLK_ENABLE\r\n#define __LTDC_CLK_DISABLE __HAL_RCC_LTDC_CLK_DISABLE\r\n#define __LTDC_FORCE_RESET __HAL_RCC_LTDC_FORCE_RESET\r\n#define __LTDC_RELEASE_RESET __HAL_RCC_LTDC_RELEASE_RESET\r\n#define __LTDC_CLK_SLEEP_ENABLE __HAL_RCC_LTDC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_ENABLE __HAL_RCC_ETHMAC_CLK_SLEEP_ENABLE\r\n#define __ETHMAC_CLK_SLEEP_DISABLE __HAL_RCC_ETHMAC_CLK_SLEEP_DISABLE\r\n#define __ETHMACTX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_ENABLE\r\n#define __ETHMACTX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACTX_CLK_SLEEP_DISABLE\r\n#define __ETHMACRX_CLK_SLEEP_ENABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_ENABLE\r\n#define __ETHMACRX_CLK_SLEEP_DISABLE __HAL_RCC_ETHMACRX_CLK_SLEEP_DISABLE\r\n#define __TIM12_CLK_SLEEP_ENABLE __HAL_RCC_TIM12_CLK_SLEEP_ENABLE\r\n#define __TIM12_CLK_SLEEP_DISABLE __HAL_RCC_TIM12_CLK_SLEEP_DISABLE\r\n#define __TIM13_CLK_SLEEP_ENABLE __HAL_RCC_TIM13_CLK_SLEEP_ENABLE\r\n#define __TIM13_CLK_SLEEP_DISABLE __HAL_RCC_TIM13_CLK_SLEEP_DISABLE\r\n#define __TIM14_CLK_SLEEP_ENABLE __HAL_RCC_TIM14_CLK_SLEEP_ENABLE\r\n#define __TIM14_CLK_SLEEP_DISABLE __HAL_RCC_TIM14_CLK_SLEEP_DISABLE\r\n#define __BKPSRAM_CLK_ENABLE __HAL_RCC_BKPSRAM_CLK_ENABLE\r\n#define __BKPSRAM_CLK_DISABLE __HAL_RCC_BKPSRAM_CLK_DISABLE\r\n#define __BKPSRAM_CLK_SLEEP_ENABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_ENABLE\r\n#define __BKPSRAM_CLK_SLEEP_DISABLE __HAL_RCC_BKPSRAM_CLK_SLEEP_DISABLE\r\n#define __CCMDATARAMEN_CLK_ENABLE __HAL_RCC_CCMDATARAMEN_CLK_ENABLE\r\n#define __CCMDATARAMEN_CLK_DISABLE __HAL_RCC_CCMDATARAMEN_CLK_DISABLE\r\n#define __USART6_CLK_ENABLE __HAL_RCC_USART6_CLK_ENABLE\r\n#define __USART6_CLK_DISABLE __HAL_RCC_USART6_CLK_DISABLE\r\n#define __USART6_FORCE_RESET __HAL_RCC_USART6_FORCE_RESET\r\n#define __USART6_RELEASE_RESET __HAL_RCC_USART6_RELEASE_RESET\r\n#define __USART6_CLK_SLEEP_ENABLE __HAL_RCC_USART6_CLK_SLEEP_ENABLE\r\n#define __USART6_CLK_SLEEP_DISABLE __HAL_RCC_USART6_CLK_SLEEP_DISABLE\r\n#define __SPI4_CLK_ENABLE __HAL_RCC_SPI4_CLK_ENABLE\r\n#define __SPI4_CLK_DISABLE __HAL_RCC_SPI4_CLK_DISABLE\r\n#define __SPI4_FORCE_RESET __HAL_RCC_SPI4_FORCE_RESET\r\n#define __SPI4_RELEASE_RESET __HAL_RCC_SPI4_RELEASE_RESET\r\n#define __SPI4_CLK_SLEEP_ENABLE __HAL_RCC_SPI4_CLK_SLEEP_ENABLE\r\n#define __SPI4_CLK_SLEEP_DISABLE __HAL_RCC_SPI4_CLK_SLEEP_DISABLE\r\n#define __GPIOI_CLK_ENABLE __HAL_RCC_GPIOI_CLK_ENABLE\r\n#define __GPIOI_CLK_DISABLE __HAL_RCC_GPIOI_CLK_DISABLE\r\n#define __GPIOI_FORCE_RESET __HAL_RCC_GPIOI_FORCE_RESET\r\n#define __GPIOI_RELEASE_RESET __HAL_RCC_GPIOI_RELEASE_RESET\r\n#define __GPIOI_CLK_SLEEP_ENABLE __HAL_RCC_GPIOI_CLK_SLEEP_ENABLE\r\n#define __GPIOI_CLK_SLEEP_DISABLE __HAL_RCC_GPIOI_CLK_SLEEP_DISABLE\r\n#define __GPIOJ_CLK_ENABLE __HAL_RCC_GPIOJ_CLK_ENABLE\r\n#define __GPIOJ_CLK_DISABLE __HAL_RCC_GPIOJ_CLK_DISABLE\r\n#define __GPIOJ_FORCE_RESET __HAL_RCC_GPIOJ_FORCE_RESET\r\n#define __GPIOJ_RELEASE_RESET __HAL_RCC_GPIOJ_RELEASE_RESET\r\n#define __GPIOJ_CLK_SLEEP_ENABLE __HAL_RCC_GPIOJ_CLK_SLEEP_ENABLE\r\n#define __GPIOJ_CLK_SLEEP_DISABLE __HAL_RCC_GPIOJ_CLK_SLEEP_DISABLE\r\n#define __GPIOK_CLK_ENABLE __HAL_RCC_GPIOK_CLK_ENABLE\r\n#define __GPIOK_CLK_DISABLE __HAL_RCC_GPIOK_CLK_DISABLE\r\n#define __GPIOK_RELEASE_RESET __HAL_RCC_GPIOK_RELEASE_RESET\r\n#define __GPIOK_CLK_SLEEP_ENABLE __HAL_RCC_GPIOK_CLK_SLEEP_ENABLE\r\n#define __GPIOK_CLK_SLEEP_DISABLE __HAL_RCC_GPIOK_CLK_SLEEP_DISABLE\r\n#define __ETH_CLK_ENABLE __HAL_RCC_ETH_CLK_ENABLE\r\n#define __ETH_CLK_DISABLE __HAL_RCC_ETH_CLK_DISABLE\r\n#define __DCMI_CLK_ENABLE __HAL_RCC_DCMI_CLK_ENABLE\r\n#define __DCMI_CLK_DISABLE __HAL_RCC_DCMI_CLK_DISABLE\r\n#define __DCMI_FORCE_RESET __HAL_RCC_DCMI_FORCE_RESET\r\n#define __DCMI_RELEASE_RESET __HAL_RCC_DCMI_RELEASE_RESET\r\n#define __DCMI_CLK_SLEEP_ENABLE __HAL_RCC_DCMI_CLK_SLEEP_ENABLE\r\n#define __DCMI_CLK_SLEEP_DISABLE __HAL_RCC_DCMI_CLK_SLEEP_DISABLE\r\n#define __UART7_CLK_ENABLE __HAL_RCC_UART7_CLK_ENABLE\r\n#define __UART7_CLK_DISABLE __HAL_RCC_UART7_CLK_DISABLE\r\n#define __UART7_RELEASE_RESET __HAL_RCC_UART7_RELEASE_RESET\r\n#define __UART7_FORCE_RESET __HAL_RCC_UART7_FORCE_RESET\r\n#define __UART7_CLK_SLEEP_ENABLE __HAL_RCC_UART7_CLK_SLEEP_ENABLE\r\n#define __UART7_CLK_SLEEP_DISABLE __HAL_RCC_UART7_CLK_SLEEP_DISABLE\r\n#define __UART8_CLK_ENABLE __HAL_RCC_UART8_CLK_ENABLE\r\n#define __UART8_CLK_DISABLE __HAL_RCC_UART8_CLK_DISABLE\r\n#define __UART8_FORCE_RESET __HAL_RCC_UART8_FORCE_RESET\r\n#define __UART8_RELEASE_RESET __HAL_RCC_UART8_RELEASE_RESET\r\n#define __UART8_CLK_SLEEP_ENABLE __HAL_RCC_UART8_CLK_SLEEP_ENABLE\r\n#define __UART8_CLK_SLEEP_DISABLE __HAL_RCC_UART8_CLK_SLEEP_DISABLE\r\n#define __OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHS_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHS_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_IS_CLK_SLEEP_DISABLED\r\n#define __HAL_RCC_OTGHS_FORCE_RESET __HAL_RCC_USB_OTG_HS_FORCE_RESET\r\n#define __HAL_RCC_OTGHS_RELEASE_RESET __HAL_RCC_USB_OTG_HS_RELEASE_RESET\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_ENABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_OTGHSULPI_CLK_SLEEP_DISABLE __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_ENABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_OTGHSULPI_IS_CLK_SLEEP_DISABLED __HAL_RCC_USB_OTG_HS_ULPI_IS_CLK_SLEEP_DISABLED\r\n#define __SRAM3_CLK_SLEEP_ENABLE __HAL_RCC_SRAM3_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_ENABLE __HAL_RCC_CAN2_CLK_SLEEP_ENABLE\r\n#define __CAN2_CLK_SLEEP_DISABLE __HAL_RCC_CAN2_CLK_SLEEP_DISABLE\r\n#define __DAC_CLK_SLEEP_ENABLE __HAL_RCC_DAC_CLK_SLEEP_ENABLE\r\n#define __DAC_CLK_SLEEP_DISABLE __HAL_RCC_DAC_CLK_SLEEP_DISABLE\r\n#define __ADC2_CLK_SLEEP_ENABLE __HAL_RCC_ADC2_CLK_SLEEP_ENABLE\r\n#define __ADC2_CLK_SLEEP_DISABLE __HAL_RCC_ADC2_CLK_SLEEP_DISABLE\r\n#define __ADC3_CLK_SLEEP_ENABLE __HAL_RCC_ADC3_CLK_SLEEP_ENABLE\r\n#define __ADC3_CLK_SLEEP_DISABLE __HAL_RCC_ADC3_CLK_SLEEP_DISABLE\r\n#define __FSMC_FORCE_RESET __HAL_RCC_FSMC_FORCE_RESET\r\n#define __FSMC_RELEASE_RESET __HAL_RCC_FSMC_RELEASE_RESET\r\n#define __FSMC_CLK_SLEEP_ENABLE __HAL_RCC_FSMC_CLK_SLEEP_ENABLE\r\n#define __FSMC_CLK_SLEEP_DISABLE __HAL_RCC_FSMC_CLK_SLEEP_DISABLE\r\n#define __SDIO_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __SDIO_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_ENABLE __HAL_RCC_DMA2D_CLK_ENABLE\r\n#define __DMA2D_CLK_DISABLE __HAL_RCC_DMA2D_CLK_DISABLE\r\n#define __DMA2D_FORCE_RESET __HAL_RCC_DMA2D_FORCE_RESET\r\n#define __DMA2D_RELEASE_RESET __HAL_RCC_DMA2D_RELEASE_RESET\r\n#define __DMA2D_CLK_SLEEP_ENABLE __HAL_RCC_DMA2D_CLK_SLEEP_ENABLE\r\n#define __DMA2D_CLK_SLEEP_DISABLE __HAL_RCC_DMA2D_CLK_SLEEP_DISABLE\r\n\r\n/* alias define maintained for legacy */\r\n#define __HAL_RCC_OTGFS_FORCE_RESET __HAL_RCC_USB_OTG_FS_FORCE_RESET\r\n#define __HAL_RCC_OTGFS_RELEASE_RESET __HAL_RCC_USB_OTG_FS_RELEASE_RESET\r\n\r\n#define __ADC12_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __ADC12_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __ADC34_CLK_ENABLE __HAL_RCC_ADC34_CLK_ENABLE\r\n#define __ADC34_CLK_DISABLE __HAL_RCC_ADC34_CLK_DISABLE\r\n#define __DAC2_CLK_ENABLE __HAL_RCC_DAC2_CLK_ENABLE\r\n#define __DAC2_CLK_DISABLE __HAL_RCC_DAC2_CLK_DISABLE\r\n#define __TIM18_CLK_ENABLE __HAL_RCC_TIM18_CLK_ENABLE\r\n#define __TIM18_CLK_DISABLE __HAL_RCC_TIM18_CLK_DISABLE\r\n#define __TIM19_CLK_ENABLE __HAL_RCC_TIM19_CLK_ENABLE\r\n#define __TIM19_CLK_DISABLE __HAL_RCC_TIM19_CLK_DISABLE\r\n#define __TIM20_CLK_ENABLE __HAL_RCC_TIM20_CLK_ENABLE\r\n#define __TIM20_CLK_DISABLE __HAL_RCC_TIM20_CLK_DISABLE\r\n#define __HRTIM1_CLK_ENABLE __HAL_RCC_HRTIM1_CLK_ENABLE\r\n#define __HRTIM1_CLK_DISABLE __HAL_RCC_HRTIM1_CLK_DISABLE\r\n#define __SDADC1_CLK_ENABLE __HAL_RCC_SDADC1_CLK_ENABLE\r\n#define __SDADC2_CLK_ENABLE __HAL_RCC_SDADC2_CLK_ENABLE\r\n#define __SDADC3_CLK_ENABLE __HAL_RCC_SDADC3_CLK_ENABLE\r\n#define __SDADC1_CLK_DISABLE __HAL_RCC_SDADC1_CLK_DISABLE\r\n#define __SDADC2_CLK_DISABLE __HAL_RCC_SDADC2_CLK_DISABLE\r\n#define __SDADC3_CLK_DISABLE __HAL_RCC_SDADC3_CLK_DISABLE\r\n\r\n#define __ADC12_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __ADC12_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#define __ADC34_FORCE_RESET __HAL_RCC_ADC34_FORCE_RESET\r\n#define __ADC34_RELEASE_RESET __HAL_RCC_ADC34_RELEASE_RESET\r\n#define __DAC2_FORCE_RESET __HAL_RCC_DAC2_FORCE_RESET\r\n#define __DAC2_RELEASE_RESET __HAL_RCC_DAC2_RELEASE_RESET\r\n#define __TIM18_FORCE_RESET __HAL_RCC_TIM18_FORCE_RESET\r\n#define __TIM18_RELEASE_RESET __HAL_RCC_TIM18_RELEASE_RESET\r\n#define __TIM19_FORCE_RESET __HAL_RCC_TIM19_FORCE_RESET\r\n#define __TIM19_RELEASE_RESET __HAL_RCC_TIM19_RELEASE_RESET\r\n#define __TIM20_FORCE_RESET __HAL_RCC_TIM20_FORCE_RESET\r\n#define __TIM20_RELEASE_RESET __HAL_RCC_TIM20_RELEASE_RESET\r\n#define __HRTIM1_FORCE_RESET __HAL_RCC_HRTIM1_FORCE_RESET\r\n#define __HRTIM1_RELEASE_RESET __HAL_RCC_HRTIM1_RELEASE_RESET\r\n#define __SDADC1_FORCE_RESET __HAL_RCC_SDADC1_FORCE_RESET\r\n#define __SDADC2_FORCE_RESET __HAL_RCC_SDADC2_FORCE_RESET\r\n#define __SDADC3_FORCE_RESET __HAL_RCC_SDADC3_FORCE_RESET\r\n#define __SDADC1_RELEASE_RESET __HAL_RCC_SDADC1_RELEASE_RESET\r\n#define __SDADC2_RELEASE_RESET __HAL_RCC_SDADC2_RELEASE_RESET\r\n#define __SDADC3_RELEASE_RESET __HAL_RCC_SDADC3_RELEASE_RESET\r\n\r\n#define __ADC1_IS_CLK_ENABLED __HAL_RCC_ADC1_IS_CLK_ENABLED\r\n#define __ADC1_IS_CLK_DISABLED __HAL_RCC_ADC1_IS_CLK_DISABLED\r\n#define __ADC12_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __ADC12_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __ADC34_IS_CLK_ENABLED __HAL_RCC_ADC34_IS_CLK_ENABLED\r\n#define __ADC34_IS_CLK_DISABLED __HAL_RCC_ADC34_IS_CLK_DISABLED\r\n#define __CEC_IS_CLK_ENABLED __HAL_RCC_CEC_IS_CLK_ENABLED\r\n#define __CEC_IS_CLK_DISABLED __HAL_RCC_CEC_IS_CLK_DISABLED\r\n#define __CRC_IS_CLK_ENABLED __HAL_RCC_CRC_IS_CLK_ENABLED\r\n#define __CRC_IS_CLK_DISABLED __HAL_RCC_CRC_IS_CLK_DISABLED\r\n#define __DAC1_IS_CLK_ENABLED __HAL_RCC_DAC1_IS_CLK_ENABLED\r\n#define __DAC1_IS_CLK_DISABLED __HAL_RCC_DAC1_IS_CLK_DISABLED\r\n#define __DAC2_IS_CLK_ENABLED __HAL_RCC_DAC2_IS_CLK_ENABLED\r\n#define __DAC2_IS_CLK_DISABLED __HAL_RCC_DAC2_IS_CLK_DISABLED\r\n#define __DMA1_IS_CLK_ENABLED __HAL_RCC_DMA1_IS_CLK_ENABLED\r\n#define __DMA1_IS_CLK_DISABLED __HAL_RCC_DMA1_IS_CLK_DISABLED\r\n#define __DMA2_IS_CLK_ENABLED __HAL_RCC_DMA2_IS_CLK_ENABLED\r\n#define __DMA2_IS_CLK_DISABLED __HAL_RCC_DMA2_IS_CLK_DISABLED\r\n#define __FLITF_IS_CLK_ENABLED __HAL_RCC_FLITF_IS_CLK_ENABLED\r\n#define __FLITF_IS_CLK_DISABLED __HAL_RCC_FLITF_IS_CLK_DISABLED\r\n#define __FMC_IS_CLK_ENABLED __HAL_RCC_FMC_IS_CLK_ENABLED\r\n#define __FMC_IS_CLK_DISABLED __HAL_RCC_FMC_IS_CLK_DISABLED\r\n#define __GPIOA_IS_CLK_ENABLED __HAL_RCC_GPIOA_IS_CLK_ENABLED\r\n#define __GPIOA_IS_CLK_DISABLED __HAL_RCC_GPIOA_IS_CLK_DISABLED\r\n#define __GPIOB_IS_CLK_ENABLED __HAL_RCC_GPIOB_IS_CLK_ENABLED\r\n#define __GPIOB_IS_CLK_DISABLED __HAL_RCC_GPIOB_IS_CLK_DISABLED\r\n#define __GPIOC_IS_CLK_ENABLED __HAL_RCC_GPIOC_IS_CLK_ENABLED\r\n#define __GPIOC_IS_CLK_DISABLED __HAL_RCC_GPIOC_IS_CLK_DISABLED\r\n#define __GPIOD_IS_CLK_ENABLED __HAL_RCC_GPIOD_IS_CLK_ENABLED\r\n#define __GPIOD_IS_CLK_DISABLED __HAL_RCC_GPIOD_IS_CLK_DISABLED\r\n#define __GPIOE_IS_CLK_ENABLED __HAL_RCC_GPIOE_IS_CLK_ENABLED\r\n#define __GPIOE_IS_CLK_DISABLED __HAL_RCC_GPIOE_IS_CLK_DISABLED\r\n#define __GPIOF_IS_CLK_ENABLED __HAL_RCC_GPIOF_IS_CLK_ENABLED\r\n#define __GPIOF_IS_CLK_DISABLED __HAL_RCC_GPIOF_IS_CLK_DISABLED\r\n#define __GPIOG_IS_CLK_ENABLED __HAL_RCC_GPIOG_IS_CLK_ENABLED\r\n#define __GPIOG_IS_CLK_DISABLED __HAL_RCC_GPIOG_IS_CLK_DISABLED\r\n#define __GPIOH_IS_CLK_ENABLED __HAL_RCC_GPIOH_IS_CLK_ENABLED\r\n#define __GPIOH_IS_CLK_DISABLED __HAL_RCC_GPIOH_IS_CLK_DISABLED\r\n#define __HRTIM1_IS_CLK_ENABLED __HAL_RCC_HRTIM1_IS_CLK_ENABLED\r\n#define __HRTIM1_IS_CLK_DISABLED __HAL_RCC_HRTIM1_IS_CLK_DISABLED\r\n#define __I2C1_IS_CLK_ENABLED __HAL_RCC_I2C1_IS_CLK_ENABLED\r\n#define __I2C1_IS_CLK_DISABLED __HAL_RCC_I2C1_IS_CLK_DISABLED\r\n#define __I2C2_IS_CLK_ENABLED __HAL_RCC_I2C2_IS_CLK_ENABLED\r\n#define __I2C2_IS_CLK_DISABLED __HAL_RCC_I2C2_IS_CLK_DISABLED\r\n#define __I2C3_IS_CLK_ENABLED __HAL_RCC_I2C3_IS_CLK_ENABLED\r\n#define __I2C3_IS_CLK_DISABLED __HAL_RCC_I2C3_IS_CLK_DISABLED\r\n#define __PWR_IS_CLK_ENABLED __HAL_RCC_PWR_IS_CLK_ENABLED\r\n#define __PWR_IS_CLK_DISABLED __HAL_RCC_PWR_IS_CLK_DISABLED\r\n#define __SYSCFG_IS_CLK_ENABLED __HAL_RCC_SYSCFG_IS_CLK_ENABLED\r\n#define __SYSCFG_IS_CLK_DISABLED __HAL_RCC_SYSCFG_IS_CLK_DISABLED\r\n#define __SPI1_IS_CLK_ENABLED __HAL_RCC_SPI1_IS_CLK_ENABLED\r\n#define __SPI1_IS_CLK_DISABLED __HAL_RCC_SPI1_IS_CLK_DISABLED\r\n#define __SPI2_IS_CLK_ENABLED __HAL_RCC_SPI2_IS_CLK_ENABLED\r\n#define __SPI2_IS_CLK_DISABLED __HAL_RCC_SPI2_IS_CLK_DISABLED\r\n#define __SPI3_IS_CLK_ENABLED __HAL_RCC_SPI3_IS_CLK_ENABLED\r\n#define __SPI3_IS_CLK_DISABLED __HAL_RCC_SPI3_IS_CLK_DISABLED\r\n#define __SPI4_IS_CLK_ENABLED __HAL_RCC_SPI4_IS_CLK_ENABLED\r\n#define __SPI4_IS_CLK_DISABLED __HAL_RCC_SPI4_IS_CLK_DISABLED\r\n#define __SDADC1_IS_CLK_ENABLED __HAL_RCC_SDADC1_IS_CLK_ENABLED\r\n#define __SDADC1_IS_CLK_DISABLED __HAL_RCC_SDADC1_IS_CLK_DISABLED\r\n#define __SDADC2_IS_CLK_ENABLED __HAL_RCC_SDADC2_IS_CLK_ENABLED\r\n#define __SDADC2_IS_CLK_DISABLED __HAL_RCC_SDADC2_IS_CLK_DISABLED\r\n#define __SDADC3_IS_CLK_ENABLED __HAL_RCC_SDADC3_IS_CLK_ENABLED\r\n#define __SDADC3_IS_CLK_DISABLED __HAL_RCC_SDADC3_IS_CLK_DISABLED\r\n#define __SRAM_IS_CLK_ENABLED __HAL_RCC_SRAM_IS_CLK_ENABLED\r\n#define __SRAM_IS_CLK_DISABLED __HAL_RCC_SRAM_IS_CLK_DISABLED\r\n#define __TIM1_IS_CLK_ENABLED __HAL_RCC_TIM1_IS_CLK_ENABLED\r\n#define __TIM1_IS_CLK_DISABLED __HAL_RCC_TIM1_IS_CLK_DISABLED\r\n#define __TIM2_IS_CLK_ENABLED __HAL_RCC_TIM2_IS_CLK_ENABLED\r\n#define __TIM2_IS_CLK_DISABLED __HAL_RCC_TIM2_IS_CLK_DISABLED\r\n#define __TIM3_IS_CLK_ENABLED __HAL_RCC_TIM3_IS_CLK_ENABLED\r\n#define __TIM3_IS_CLK_DISABLED __HAL_RCC_TIM3_IS_CLK_DISABLED\r\n#define __TIM4_IS_CLK_ENABLED __HAL_RCC_TIM4_IS_CLK_ENABLED\r\n#define __TIM4_IS_CLK_DISABLED __HAL_RCC_TIM4_IS_CLK_DISABLED\r\n#define __TIM5_IS_CLK_ENABLED __HAL_RCC_TIM5_IS_CLK_ENABLED\r\n#define __TIM5_IS_CLK_DISABLED __HAL_RCC_TIM5_IS_CLK_DISABLED\r\n#define __TIM6_IS_CLK_ENABLED __HAL_RCC_TIM6_IS_CLK_ENABLED\r\n#define __TIM6_IS_CLK_DISABLED __HAL_RCC_TIM6_IS_CLK_DISABLED\r\n#define __TIM7_IS_CLK_ENABLED __HAL_RCC_TIM7_IS_CLK_ENABLED\r\n#define __TIM7_IS_CLK_DISABLED __HAL_RCC_TIM7_IS_CLK_DISABLED\r\n#define __TIM8_IS_CLK_ENABLED __HAL_RCC_TIM8_IS_CLK_ENABLED\r\n#define __TIM8_IS_CLK_DISABLED __HAL_RCC_TIM8_IS_CLK_DISABLED\r\n#define __TIM12_IS_CLK_ENABLED __HAL_RCC_TIM12_IS_CLK_ENABLED\r\n#define __TIM12_IS_CLK_DISABLED __HAL_RCC_TIM12_IS_CLK_DISABLED\r\n#define __TIM13_IS_CLK_ENABLED __HAL_RCC_TIM13_IS_CLK_ENABLED\r\n#define __TIM13_IS_CLK_DISABLED __HAL_RCC_TIM13_IS_CLK_DISABLED\r\n#define __TIM14_IS_CLK_ENABLED __HAL_RCC_TIM14_IS_CLK_ENABLED\r\n#define __TIM14_IS_CLK_DISABLED __HAL_RCC_TIM14_IS_CLK_DISABLED\r\n#define __TIM15_IS_CLK_ENABLED __HAL_RCC_TIM15_IS_CLK_ENABLED\r\n#define __TIM15_IS_CLK_DISABLED __HAL_RCC_TIM15_IS_CLK_DISABLED\r\n#define __TIM16_IS_CLK_ENABLED __HAL_RCC_TIM16_IS_CLK_ENABLED\r\n#define __TIM16_IS_CLK_DISABLED __HAL_RCC_TIM16_IS_CLK_DISABLED\r\n#define __TIM17_IS_CLK_ENABLED __HAL_RCC_TIM17_IS_CLK_ENABLED\r\n#define __TIM17_IS_CLK_DISABLED __HAL_RCC_TIM17_IS_CLK_DISABLED\r\n#define __TIM18_IS_CLK_ENABLED __HAL_RCC_TIM18_IS_CLK_ENABLED\r\n#define __TIM18_IS_CLK_DISABLED __HAL_RCC_TIM18_IS_CLK_DISABLED\r\n#define __TIM19_IS_CLK_ENABLED __HAL_RCC_TIM19_IS_CLK_ENABLED\r\n#define __TIM19_IS_CLK_DISABLED __HAL_RCC_TIM19_IS_CLK_DISABLED\r\n#define __TIM20_IS_CLK_ENABLED __HAL_RCC_TIM20_IS_CLK_ENABLED\r\n#define __TIM20_IS_CLK_DISABLED __HAL_RCC_TIM20_IS_CLK_DISABLED\r\n#define __TSC_IS_CLK_ENABLED __HAL_RCC_TSC_IS_CLK_ENABLED\r\n#define __TSC_IS_CLK_DISABLED __HAL_RCC_TSC_IS_CLK_DISABLED\r\n#define __UART4_IS_CLK_ENABLED __HAL_RCC_UART4_IS_CLK_ENABLED\r\n#define __UART4_IS_CLK_DISABLED __HAL_RCC_UART4_IS_CLK_DISABLED\r\n#define __UART5_IS_CLK_ENABLED __HAL_RCC_UART5_IS_CLK_ENABLED\r\n#define __UART5_IS_CLK_DISABLED __HAL_RCC_UART5_IS_CLK_DISABLED\r\n#define __USART1_IS_CLK_ENABLED __HAL_RCC_USART1_IS_CLK_ENABLED\r\n#define __USART1_IS_CLK_DISABLED __HAL_RCC_USART1_IS_CLK_DISABLED\r\n#define __USART2_IS_CLK_ENABLED __HAL_RCC_USART2_IS_CLK_ENABLED\r\n#define __USART2_IS_CLK_DISABLED __HAL_RCC_USART2_IS_CLK_DISABLED\r\n#define __USART3_IS_CLK_ENABLED __HAL_RCC_USART3_IS_CLK_ENABLED\r\n#define __USART3_IS_CLK_DISABLED __HAL_RCC_USART3_IS_CLK_DISABLED\r\n#define __USB_IS_CLK_ENABLED __HAL_RCC_USB_IS_CLK_ENABLED\r\n#define __USB_IS_CLK_DISABLED __HAL_RCC_USB_IS_CLK_DISABLED\r\n#define __WWDG_IS_CLK_ENABLED __HAL_RCC_WWDG_IS_CLK_ENABLED\r\n#define __WWDG_IS_CLK_DISABLED __HAL_RCC_WWDG_IS_CLK_DISABLED\r\n\r\n#if defined(STM32L1)\r\n#define __HAL_RCC_CRYP_CLK_DISABLE __HAL_RCC_AES_CLK_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_ENABLE __HAL_RCC_AES_CLK_ENABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_DISABLE __HAL_RCC_AES_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_CRYP_CLK_SLEEP_ENABLE __HAL_RCC_AES_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_CRYP_FORCE_RESET __HAL_RCC_AES_FORCE_RESET\r\n#define __HAL_RCC_CRYP_RELEASE_RESET __HAL_RCC_AES_RELEASE_RESET\r\n#endif /* STM32L1 */\r\n\r\n#if defined(STM32F4)\r\n#define __HAL_RCC_SDMMC1_FORCE_RESET __HAL_RCC_SDIO_FORCE_RESET\r\n#define __HAL_RCC_SDMMC1_RELEASE_RESET __HAL_RCC_SDIO_RELEASE_RESET\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE __HAL_RCC_SDIO_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE __HAL_RCC_SDIO_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDMMC1_CLK_ENABLE __HAL_RCC_SDIO_CLK_ENABLE\r\n#define __HAL_RCC_SDMMC1_CLK_DISABLE __HAL_RCC_SDIO_CLK_DISABLE\r\n#define __HAL_RCC_SDMMC1_IS_CLK_ENABLED __HAL_RCC_SDIO_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDMMC1_IS_CLK_DISABLED __HAL_RCC_SDIO_IS_CLK_DISABLED\r\n#define Sdmmc1ClockSelection SdioClockSelection\r\n#define RCC_PERIPHCLK_SDMMC1 RCC_PERIPHCLK_SDIO\r\n#define RCC_SDMMC1CLKSOURCE_CLK48 RCC_SDIOCLKSOURCE_CK48\r\n#define RCC_SDMMC1CLKSOURCE_SYSCLK RCC_SDIOCLKSOURCE_SYSCLK\r\n#define __HAL_RCC_SDMMC1_CONFIG __HAL_RCC_SDIO_CONFIG\r\n#define __HAL_RCC_GET_SDMMC1_SOURCE __HAL_RCC_GET_SDIO_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define __HAL_RCC_SDIO_FORCE_RESET __HAL_RCC_SDMMC1_FORCE_RESET\r\n#define __HAL_RCC_SDIO_RELEASE_RESET __HAL_RCC_SDMMC1_RELEASE_RESET\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_ENABLE __HAL_RCC_SDMMC1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_SLEEP_DISABLE __HAL_RCC_SDMMC1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_SDIO_CLK_ENABLE __HAL_RCC_SDMMC1_CLK_ENABLE\r\n#define __HAL_RCC_SDIO_CLK_DISABLE __HAL_RCC_SDMMC1_CLK_DISABLE\r\n#define __HAL_RCC_SDIO_IS_CLK_ENABLED __HAL_RCC_SDMMC1_IS_CLK_ENABLED\r\n#define __HAL_RCC_SDIO_IS_CLK_DISABLED __HAL_RCC_SDMMC1_IS_CLK_DISABLED\r\n#define SdioClockSelection Sdmmc1ClockSelection\r\n#define RCC_PERIPHCLK_SDIO RCC_PERIPHCLK_SDMMC1\r\n#define __HAL_RCC_SDIO_CONFIG __HAL_RCC_SDMMC1_CONFIG\r\n#define __HAL_RCC_GET_SDIO_SOURCE __HAL_RCC_GET_SDMMC1_SOURCE\r\n#endif\r\n\r\n#if defined(STM32F7)\r\n#define RCC_SDIOCLKSOURCE_CLK48 RCC_SDMMC1CLKSOURCE_CLK48\r\n#define RCC_SDIOCLKSOURCE_SYSCLK RCC_SDMMC1CLKSOURCE_SYSCLK\r\n#endif\r\n\r\n#if defined(STM32H7)\r\n#define __HAL_RCC_USB_OTG_HS_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_FORCE_RESET() __HAL_RCC_USB1_OTG_HS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_RELEASE_RESET() __HAL_RCC_USB1_OTG_HS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_HS_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_HS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB1_OTG_HS_ULPI_CLK_SLEEP_DISABLE()\r\n\r\n#define __HAL_RCC_USB_OTG_FS_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_FORCE_RESET() __HAL_RCC_USB2_OTG_FS_FORCE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_RELEASE_RESET() __HAL_RCC_USB2_OTG_FS_RELEASE_RESET()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_ENABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_ENABLE()\r\n#define __HAL_RCC_USB_OTG_FS_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_CLK_SLEEP_DISABLE()\r\n#define __HAL_RCC_USB_OTG_FS_ULPI_CLK_SLEEP_DISABLE() __HAL_RCC_USB2_OTG_FS_ULPI_CLK_SLEEP_DISABLE()\r\n#endif\r\n\r\n#define __HAL_RCC_I2SCLK __HAL_RCC_I2S_CONFIG\r\n#define __HAL_RCC_I2SCLK_CONFIG __HAL_RCC_I2S_CONFIG\r\n\r\n#define __RCC_PLLSRC RCC_GET_PLL_OSCSOURCE\r\n\r\n#define IS_RCC_MSIRANGE IS_RCC_MSI_CLOCK_RANGE\r\n#define IS_RCC_RTCCLK_SOURCE IS_RCC_RTCCLKSOURCE\r\n#define IS_RCC_SYSCLK_DIV IS_RCC_HCLK\r\n#define IS_RCC_HCLK_DIV IS_RCC_PCLK\r\n#define IS_RCC_PERIPHCLK IS_RCC_PERIPHCLOCK\r\n\r\n#define RCC_IT_HSI14 RCC_IT_HSI14RDY\r\n\r\n#define RCC_IT_CSSLSE RCC_IT_LSECSS\r\n#define RCC_IT_CSSHSE RCC_IT_CSS\r\n\r\n#define RCC_PLLMUL_3 RCC_PLL_MUL3\r\n#define RCC_PLLMUL_4 RCC_PLL_MUL4\r\n#define RCC_PLLMUL_6 RCC_PLL_MUL6\r\n#define RCC_PLLMUL_8 RCC_PLL_MUL8\r\n#define RCC_PLLMUL_12 RCC_PLL_MUL12\r\n#define RCC_PLLMUL_16 RCC_PLL_MUL16\r\n#define RCC_PLLMUL_24 RCC_PLL_MUL24\r\n#define RCC_PLLMUL_32 RCC_PLL_MUL32\r\n#define RCC_PLLMUL_48 RCC_PLL_MUL48\r\n\r\n#define RCC_PLLDIV_2 RCC_PLL_DIV2\r\n#define RCC_PLLDIV_3 RCC_PLL_DIV3\r\n#define RCC_PLLDIV_4 RCC_PLL_DIV4\r\n\r\n#define IS_RCC_MCOSOURCE IS_RCC_MCO1SOURCE\r\n#define __HAL_RCC_MCO_CONFIG __HAL_RCC_MCO1_CONFIG\r\n#define RCC_MCO_NODIV RCC_MCODIV_1\r\n#define RCC_MCO_DIV1 RCC_MCODIV_1\r\n#define RCC_MCO_DIV2 RCC_MCODIV_2\r\n#define RCC_MCO_DIV4 RCC_MCODIV_4\r\n#define RCC_MCO_DIV8 RCC_MCODIV_8\r\n#define RCC_MCO_DIV16 RCC_MCODIV_16\r\n#define RCC_MCO_DIV32 RCC_MCODIV_32\r\n#define RCC_MCO_DIV64 RCC_MCODIV_64\r\n#define RCC_MCO_DIV128 RCC_MCODIV_128\r\n#define RCC_MCOSOURCE_NONE RCC_MCO1SOURCE_NOCLOCK\r\n#define RCC_MCOSOURCE_LSI RCC_MCO1SOURCE_LSI\r\n#define RCC_MCOSOURCE_LSE RCC_MCO1SOURCE_LSE\r\n#define RCC_MCOSOURCE_SYSCLK RCC_MCO1SOURCE_SYSCLK\r\n#define RCC_MCOSOURCE_HSI RCC_MCO1SOURCE_HSI\r\n#define RCC_MCOSOURCE_HSI14 RCC_MCO1SOURCE_HSI14\r\n#define RCC_MCOSOURCE_HSI48 RCC_MCO1SOURCE_HSI48\r\n#define RCC_MCOSOURCE_HSE RCC_MCO1SOURCE_HSE\r\n#define RCC_MCOSOURCE_PLLCLK_DIV1 RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_NODIV RCC_MCO1SOURCE_PLLCLK\r\n#define RCC_MCOSOURCE_PLLCLK_DIV2 RCC_MCO1SOURCE_PLLCLK_DIV2\r\n\r\n#if defined(STM32L4) || defined(STM32WB) || defined(STM32G0) || defined(STM32G4) || defined(STM32L5) || defined(STM32WL)\r\n#define RCC_RTCCLKSOURCE_NO_CLK RCC_RTCCLKSOURCE_NONE\r\n#else\r\n#define RCC_RTCCLKSOURCE_NONE RCC_RTCCLKSOURCE_NO_CLK\r\n#endif\r\n\r\n#define RCC_USBCLK_PLLSAI1 RCC_USBCLKSOURCE_PLLSAI1\r\n#define RCC_USBCLK_PLL RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBCLK_MSI RCC_USBCLKSOURCE_MSI\r\n#define RCC_USBCLKSOURCE_PLLCLK RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1 RCC_USBCLKSOURCE_PLL\r\n#define RCC_USBPLLCLK_DIV1_5 RCC_USBCLKSOURCE_PLL_DIV1_5\r\n#define RCC_USBPLLCLK_DIV2 RCC_USBCLKSOURCE_PLL_DIV2\r\n#define RCC_USBPLLCLK_DIV3 RCC_USBCLKSOURCE_PLL_DIV3\r\n\r\n#define HSION_BitNumber RCC_HSION_BIT_NUMBER\r\n#define HSION_BITNUMBER RCC_HSION_BIT_NUMBER\r\n#define HSEON_BitNumber RCC_HSEON_BIT_NUMBER\r\n#define HSEON_BITNUMBER RCC_HSEON_BIT_NUMBER\r\n#define MSION_BITNUMBER RCC_MSION_BIT_NUMBER\r\n#define CSSON_BitNumber RCC_CSSON_BIT_NUMBER\r\n#define CSSON_BITNUMBER RCC_CSSON_BIT_NUMBER\r\n#define PLLON_BitNumber RCC_PLLON_BIT_NUMBER\r\n#define PLLON_BITNUMBER RCC_PLLON_BIT_NUMBER\r\n#define PLLI2SON_BitNumber RCC_PLLI2SON_BIT_NUMBER\r\n#define I2SSRC_BitNumber RCC_I2SSRC_BIT_NUMBER\r\n#define RTCEN_BitNumber RCC_RTCEN_BIT_NUMBER\r\n#define RTCEN_BITNUMBER RCC_RTCEN_BIT_NUMBER\r\n#define BDRST_BitNumber RCC_BDRST_BIT_NUMBER\r\n#define BDRST_BITNUMBER RCC_BDRST_BIT_NUMBER\r\n#define RTCRST_BITNUMBER RCC_RTCRST_BIT_NUMBER\r\n#define LSION_BitNumber RCC_LSION_BIT_NUMBER\r\n#define LSION_BITNUMBER RCC_LSION_BIT_NUMBER\r\n#define LSEON_BitNumber RCC_LSEON_BIT_NUMBER\r\n#define LSEON_BITNUMBER RCC_LSEON_BIT_NUMBER\r\n#define LSEBYP_BITNUMBER RCC_LSEBYP_BIT_NUMBER\r\n#define PLLSAION_BitNumber RCC_PLLSAION_BIT_NUMBER\r\n#define TIMPRE_BitNumber RCC_TIMPRE_BIT_NUMBER\r\n#define RMVF_BitNumber RCC_RMVF_BIT_NUMBER\r\n#define RMVF_BITNUMBER RCC_RMVF_BIT_NUMBER\r\n#define RCC_CR2_HSI14TRIM_BitNumber RCC_HSI14TRIM_BIT_NUMBER\r\n#define CR_BYTE2_ADDRESS RCC_CR_BYTE2_ADDRESS\r\n#define CIR_BYTE1_ADDRESS RCC_CIR_BYTE1_ADDRESS\r\n#define CIR_BYTE2_ADDRESS RCC_CIR_BYTE2_ADDRESS\r\n#define BDCR_BYTE0_ADDRESS RCC_BDCR_BYTE0_ADDRESS\r\n#define DBP_TIMEOUT_VALUE RCC_DBP_TIMEOUT_VALUE\r\n#define LSE_TIMEOUT_VALUE RCC_LSE_TIMEOUT_VALUE\r\n\r\n#define CR_HSION_BB RCC_CR_HSION_BB\r\n#define CR_CSSON_BB RCC_CR_CSSON_BB\r\n#define CR_PLLON_BB RCC_CR_PLLON_BB\r\n#define CR_PLLI2SON_BB RCC_CR_PLLI2SON_BB\r\n#define CR_MSION_BB RCC_CR_MSION_BB\r\n#define CSR_LSION_BB RCC_CSR_LSION_BB\r\n#define CSR_LSEON_BB RCC_CSR_LSEON_BB\r\n#define CSR_LSEBYP_BB RCC_CSR_LSEBYP_BB\r\n#define CSR_RTCEN_BB RCC_CSR_RTCEN_BB\r\n#define CSR_RTCRST_BB RCC_CSR_RTCRST_BB\r\n#define CFGR_I2SSRC_BB RCC_CFGR_I2SSRC_BB\r\n#define BDCR_RTCEN_BB RCC_BDCR_RTCEN_BB\r\n#define BDCR_BDRST_BB RCC_BDCR_BDRST_BB\r\n#define CR_HSEON_BB RCC_CR_HSEON_BB\r\n#define CSR_RMVF_BB RCC_CSR_RMVF_BB\r\n#define CR_PLLSAION_BB RCC_CR_PLLSAION_BB\r\n#define DCKCFGR_TIMPRE_BB RCC_DCKCFGR_TIMPRE_BB\r\n\r\n#define __HAL_RCC_CRS_ENABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_FREQ_ERROR_COUNTER __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE\r\n#define __HAL_RCC_CRS_ENABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE\r\n#define __HAL_RCC_CRS_DISABLE_AUTOMATIC_CALIB __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE\r\n#define __HAL_RCC_CRS_CALCULATE_RELOADVALUE __HAL_RCC_CRS_RELOADVALUE_CALCULATE\r\n\r\n#define __HAL_RCC_GET_IT_SOURCE __HAL_RCC_GET_IT\r\n\r\n#define RCC_CRS_SYNCWARM RCC_CRS_SYNCWARN\r\n#define RCC_CRS_TRIMOV RCC_CRS_TRIMOVF\r\n\r\n#define RCC_PERIPHCLK_CK48 RCC_PERIPHCLK_CLK48\r\n#define RCC_CK48CLKSOURCE_PLLQ RCC_CLK48CLKSOURCE_PLLQ\r\n#define RCC_CK48CLKSOURCE_PLLSAIP RCC_CLK48CLKSOURCE_PLLSAIP\r\n#define RCC_CK48CLKSOURCE_PLLI2SQ RCC_CLK48CLKSOURCE_PLLI2SQ\r\n#define IS_RCC_CK48CLKSOURCE IS_RCC_CLK48CLKSOURCE\r\n#define RCC_SDIOCLKSOURCE_CK48 RCC_SDIOCLKSOURCE_CLK48\r\n\r\n#define __HAL_RCC_DFSDM_CLK_ENABLE __HAL_RCC_DFSDM1_CLK_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_DISABLE __HAL_RCC_DFSDM1_CLK_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_ENABLED __HAL_RCC_DFSDM1_IS_CLK_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_DISABLED __HAL_RCC_DFSDM1_IS_CLK_DISABLED\r\n#define __HAL_RCC_DFSDM_FORCE_RESET __HAL_RCC_DFSDM1_FORCE_RESET\r\n#define __HAL_RCC_DFSDM_RELEASE_RESET __HAL_RCC_DFSDM1_RELEASE_RESET\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_ENABLE __HAL_RCC_DFSDM1_CLK_SLEEP_ENABLE\r\n#define __HAL_RCC_DFSDM_CLK_SLEEP_DISABLE __HAL_RCC_DFSDM1_CLK_SLEEP_DISABLE\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_ENABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_ENABLED\r\n#define __HAL_RCC_DFSDM_IS_CLK_SLEEP_DISABLED __HAL_RCC_DFSDM1_IS_CLK_SLEEP_DISABLED\r\n#define DfsdmClockSelection Dfsdm1ClockSelection\r\n#define RCC_PERIPHCLK_DFSDM RCC_PERIPHCLK_DFSDM1\r\n#define RCC_DFSDMCLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDMCLKSOURCE_SYSCLK RCC_DFSDM1CLKSOURCE_SYSCLK\r\n#define __HAL_RCC_DFSDM_CONFIG __HAL_RCC_DFSDM1_CONFIG\r\n#define __HAL_RCC_GET_DFSDM_SOURCE __HAL_RCC_GET_DFSDM1_SOURCE\r\n#define RCC_DFSDM1CLKSOURCE_PCLK RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_SWPMI1CLKSOURCE_PCLK RCC_SWPMI1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM1CLKSOURCE_PCLK RCC_LPTIM1CLKSOURCE_PCLK1\r\n#define RCC_LPTIM2CLKSOURCE_PCLK RCC_LPTIM2CLKSOURCE_PCLK1\r\n\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM1AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM1AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM1AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB1 RCC_DFSDM2AUDIOCLKSOURCE_I2S1\r\n#define RCC_DFSDM2AUDIOCLKSOURCE_I2SAPB2 RCC_DFSDM2AUDIOCLKSOURCE_I2S2\r\n#define RCC_DFSDM1CLKSOURCE_APB2 RCC_DFSDM1CLKSOURCE_PCLK2\r\n#define RCC_DFSDM2CLKSOURCE_APB2 RCC_DFSDM2CLKSOURCE_PCLK2\r\n#define RCC_FMPI2C1CLKSOURCE_APB RCC_FMPI2C1CLKSOURCE_PCLK1\r\n#if defined(STM32U5)\r\n#define MSIKPLLModeSEL RCC_MSIKPLL_MODE_SEL\r\n#define MSISPLLModeSEL RCC_MSISPLL_MODE_SEL\r\n#define __HAL_RCC_AHB21_CLK_DISABLE __HAL_RCC_AHB2_1_CLK_DISABLE\r\n#define __HAL_RCC_AHB22_CLK_DISABLE __HAL_RCC_AHB2_2_CLK_DISABLE\r\n#define __HAL_RCC_AHB1_CLK_Disable_Clear __HAL_RCC_AHB1_CLK_ENABLE\r\n#define __HAL_RCC_AHB21_CLK_Disable_Clear __HAL_RCC_AHB2_1_CLK_ENABLE\r\n#define __HAL_RCC_AHB22_CLK_Disable_Clear __HAL_RCC_AHB2_2_CLK_ENABLE\r\n#define __HAL_RCC_AHB3_CLK_Disable_Clear __HAL_RCC_AHB3_CLK_ENABLE\r\n#define __HAL_RCC_APB1_CLK_Disable_Clear __HAL_RCC_APB1_CLK_ENABLE\r\n#define __HAL_RCC_APB2_CLK_Disable_Clear __HAL_RCC_APB2_CLK_ENABLE\r\n#define __HAL_RCC_APB3_CLK_Disable_Clear __HAL_RCC_APB3_CLK_ENABLE\r\n#define IS_RCC_MSIPLLModeSelection IS_RCC_MSIPLLMODE_SELECT\r\n#define RCC_PERIPHCLK_CLK48 RCC_PERIPHCLK_ICLK\r\n#define RCC_CLK48CLKSOURCE_HSI48 RCC_ICLK_CLKSOURCE_HSI48\r\n#define RCC_CLK48CLKSOURCE_PLL2 RCC_ICLK_CLKSOURCE_PLL2\r\n#define RCC_CLK48CLKSOURCE_PLL1 RCC_ICLK_CLKSOURCE_PLL1\r\n#define RCC_CLK48CLKSOURCE_MSIK RCC_ICLK_CLKSOURCE_MSIK\r\n#define __HAL_RCC_ADC1_CLK_ENABLE __HAL_RCC_ADC12_CLK_ENABLE\r\n#define __HAL_RCC_ADC1_CLK_DISABLE __HAL_RCC_ADC12_CLK_DISABLE\r\n#define __HAL_RCC_ADC1_IS_CLK_ENABLED __HAL_RCC_ADC12_IS_CLK_ENABLED\r\n#define __HAL_RCC_ADC1_IS_CLK_DISABLED __HAL_RCC_ADC12_IS_CLK_DISABLED\r\n#define __HAL_RCC_ADC1_FORCE_RESET __HAL_RCC_ADC12_FORCE_RESET\r\n#define __HAL_RCC_ADC1_RELEASE_RESET __HAL_RCC_ADC12_RELEASE_RESET\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RNG_Aliased_Macros HAL RNG Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define HAL_RNG_ReadyCallback(__HANDLE__) HAL_RNG_ReadyDataCallback((__HANDLE__), uint32_t random32bit)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_RTC_Aliased_Macros HAL RTC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32G0) || defined (STM32L5) || defined (STM32L412xx) || defined (STM32L422xx) || defined (STM32L4P5xx) || defined (STM32L4Q5xx) || defined (STM32G4) || defined (STM32WL) || defined (STM32U5)\r\n#else\r\n#define __HAL_RTC_CLEAR_FLAG __HAL_RTC_EXTI_CLEAR_FLAG\r\n#endif\r\n#define __HAL_RTC_DISABLE_IT __HAL_RTC_EXTI_DISABLE_IT\r\n#define __HAL_RTC_ENABLE_IT __HAL_RTC_EXTI_ENABLE_IT\r\n\r\n#if defined (STM32F1)\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_CLEAR_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_ENABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_ENABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_DISABLE_IT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_DISABLE_IT()\r\n\r\n#define __HAL_RTC_EXTI_GET_FLAG(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GET_FLAG()\r\n\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(RTC_EXTI_LINE_ALARM_EVENT) __HAL_RTC_ALARM_EXTI_GENERATE_SWIT()\r\n#else\r\n#define __HAL_RTC_EXTI_CLEAR_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_CLEAR_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_CLEAR_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_CLEAR_FLAG()))\r\n#define __HAL_RTC_EXTI_ENABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_ENABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_ENABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_ENABLE_IT()))\r\n#define __HAL_RTC_EXTI_DISABLE_IT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_DISABLE_IT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_DISABLE_IT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_DISABLE_IT()))\r\n#define __HAL_RTC_EXTI_GET_FLAG(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GET_FLAG() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GET_FLAG() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GET_FLAG()))\r\n#define __HAL_RTC_EXTI_GENERATE_SWIT(__EXTI_LINE__) (((__EXTI_LINE__) == RTC_EXTI_LINE_ALARM_EVENT) ? __HAL_RTC_ALARM_EXTI_GENERATE_SWIT() : \\\r\n (((__EXTI_LINE__) == RTC_EXTI_LINE_WAKEUPTIMER_EVENT) ? __HAL_RTC_WAKEUPTIMER_EXTI_GENERATE_SWIT() : \\\r\n __HAL_RTC_TAMPER_TIMESTAMP_EXTI_GENERATE_SWIT()))\r\n#endif /* STM32F1 */\r\n\r\n#define IS_ALARM IS_RTC_ALARM\r\n#define IS_ALARM_MASK IS_RTC_ALARM_MASK\r\n#define IS_TAMPER IS_RTC_TAMPER\r\n#define IS_TAMPER_ERASE_MODE IS_RTC_TAMPER_ERASE_MODE\r\n#define IS_TAMPER_FILTER IS_RTC_TAMPER_FILTER\r\n#define IS_TAMPER_INTERRUPT IS_RTC_TAMPER_INTERRUPT\r\n#define IS_TAMPER_MASKFLAG_STATE IS_RTC_TAMPER_MASKFLAG_STATE\r\n#define IS_TAMPER_PRECHARGE_DURATION IS_RTC_TAMPER_PRECHARGE_DURATION\r\n#define IS_TAMPER_PULLUP_STATE IS_RTC_TAMPER_PULLUP_STATE\r\n#define IS_TAMPER_SAMPLING_FREQ IS_RTC_TAMPER_SAMPLING_FREQ\r\n#define IS_TAMPER_TIMESTAMPONTAMPER_DETECTION IS_RTC_TAMPER_TIMESTAMPONTAMPER_DETECTION\r\n#define IS_TAMPER_TRIGGER IS_RTC_TAMPER_TRIGGER\r\n#define IS_WAKEUP_CLOCK IS_RTC_WAKEUP_CLOCK\r\n#define IS_WAKEUP_COUNTER IS_RTC_WAKEUP_COUNTER\r\n\r\n#define __RTC_WRITEPROTECTION_ENABLE __HAL_RTC_WRITEPROTECTION_ENABLE\r\n#define __RTC_WRITEPROTECTION_DISABLE __HAL_RTC_WRITEPROTECTION_DISABLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SD_Aliased_Macros HAL SD/MMC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define SD_OCR_CID_CSD_OVERWRIETE SD_OCR_CID_CSD_OVERWRITE\r\n#define SD_CMD_SD_APP_STAUS SD_CMD_SD_APP_STATUS\r\n\r\n#if !defined(STM32F1) && !defined(STM32F2) && !defined(STM32F4) && !defined(STM32F7) && !defined(STM32L1)\r\n#define eMMC_HIGH_VOLTAGE_RANGE EMMC_HIGH_VOLTAGE_RANGE\r\n#define eMMC_DUAL_VOLTAGE_RANGE EMMC_DUAL_VOLTAGE_RANGE\r\n#define eMMC_LOW_VOLTAGE_RANGE EMMC_LOW_VOLTAGE_RANGE\r\n\r\n#define SDMMC_NSpeed_CLK_DIV SDMMC_NSPEED_CLK_DIV\r\n#define SDMMC_HSpeed_CLK_DIV SDMMC_HSPEED_CLK_DIV\r\n#endif\r\n\r\n#if defined(STM32F4) || defined(STM32F2)\r\n#define SD_SDMMC_DISABLED SD_SDIO_DISABLED\r\n#define SD_SDMMC_FUNCTION_BUSY SD_SDIO_FUNCTION_BUSY\r\n#define SD_SDMMC_FUNCTION_FAILED SD_SDIO_FUNCTION_FAILED\r\n#define SD_SDMMC_UNKNOWN_FUNCTION SD_SDIO_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDMMC_SEN_OP_COND SD_CMD_SDIO_SEN_OP_COND\r\n#define SD_CMD_SDMMC_RW_DIRECT SD_CMD_SDIO_RW_DIRECT\r\n#define SD_CMD_SDMMC_RW_EXTENDED SD_CMD_SDIO_RW_EXTENDED\r\n#define __HAL_SD_SDMMC_ENABLE __HAL_SD_SDIO_ENABLE\r\n#define __HAL_SD_SDMMC_DISABLE __HAL_SD_SDIO_DISABLE\r\n#define __HAL_SD_SDMMC_DMA_ENABLE __HAL_SD_SDIO_DMA_ENABLE\r\n#define __HAL_SD_SDMMC_DMA_DISABLE __HAL_SD_SDIO_DMA_DISABL\r\n#define __HAL_SD_SDMMC_ENABLE_IT __HAL_SD_SDIO_ENABLE_IT\r\n#define __HAL_SD_SDMMC_DISABLE_IT __HAL_SD_SDIO_DISABLE_IT\r\n#define __HAL_SD_SDMMC_GET_FLAG __HAL_SD_SDIO_GET_FLAG\r\n#define __HAL_SD_SDMMC_CLEAR_FLAG __HAL_SD_SDIO_CLEAR_FLAG\r\n#define __HAL_SD_SDMMC_GET_IT __HAL_SD_SDIO_GET_IT\r\n#define __HAL_SD_SDMMC_CLEAR_IT __HAL_SD_SDIO_CLEAR_IT\r\n#define SDMMC_STATIC_FLAGS SDIO_STATIC_FLAGS\r\n#define SDMMC_CMD0TIMEOUT SDIO_CMD0TIMEOUT\r\n#define SD_SDMMC_SEND_IF_COND SD_SDIO_SEND_IF_COND\r\n/* alias CMSIS */\r\n#define SDMMC1_IRQn SDIO_IRQn\r\n#define SDMMC1_IRQHandler SDIO_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32L4)\r\n#define SD_SDIO_DISABLED SD_SDMMC_DISABLED\r\n#define SD_SDIO_FUNCTION_BUSY SD_SDMMC_FUNCTION_BUSY\r\n#define SD_SDIO_FUNCTION_FAILED SD_SDMMC_FUNCTION_FAILED\r\n#define SD_SDIO_UNKNOWN_FUNCTION SD_SDMMC_UNKNOWN_FUNCTION\r\n#define SD_CMD_SDIO_SEN_OP_COND SD_CMD_SDMMC_SEN_OP_COND\r\n#define SD_CMD_SDIO_RW_DIRECT SD_CMD_SDMMC_RW_DIRECT\r\n#define SD_CMD_SDIO_RW_EXTENDED SD_CMD_SDMMC_RW_EXTENDED\r\n#define __HAL_SD_SDIO_ENABLE __HAL_SD_SDMMC_ENABLE\r\n#define __HAL_SD_SDIO_DISABLE __HAL_SD_SDMMC_DISABLE\r\n#define __HAL_SD_SDIO_DMA_ENABLE __HAL_SD_SDMMC_DMA_ENABLE\r\n#define __HAL_SD_SDIO_DMA_DISABL __HAL_SD_SDMMC_DMA_DISABLE\r\n#define __HAL_SD_SDIO_ENABLE_IT __HAL_SD_SDMMC_ENABLE_IT\r\n#define __HAL_SD_SDIO_DISABLE_IT __HAL_SD_SDMMC_DISABLE_IT\r\n#define __HAL_SD_SDIO_GET_FLAG __HAL_SD_SDMMC_GET_FLAG\r\n#define __HAL_SD_SDIO_CLEAR_FLAG __HAL_SD_SDMMC_CLEAR_FLAG\r\n#define __HAL_SD_SDIO_GET_IT __HAL_SD_SDMMC_GET_IT\r\n#define __HAL_SD_SDIO_CLEAR_IT __HAL_SD_SDMMC_CLEAR_IT\r\n#define SDIO_STATIC_FLAGS SDMMC_STATIC_FLAGS\r\n#define SDIO_CMD0TIMEOUT SDMMC_CMD0TIMEOUT\r\n#define SD_SDIO_SEND_IF_COND SD_SDMMC_SEND_IF_COND\r\n/* alias CMSIS for compatibilities */\r\n#define SDIO_IRQn SDMMC1_IRQn\r\n#define SDIO_IRQHandler SDMMC1_IRQHandler\r\n#endif\r\n\r\n#if defined(STM32F7) || defined(STM32F4) || defined(STM32F2) || defined(STM32L4) || defined(STM32H7)\r\n#define HAL_SD_CardCIDTypedef HAL_SD_CardCIDTypeDef\r\n#define HAL_SD_CardCSDTypedef HAL_SD_CardCSDTypeDef\r\n#define HAL_SD_CardStatusTypedef HAL_SD_CardStatusTypeDef\r\n#define HAL_SD_CardStateTypedef HAL_SD_CardStateTypeDef\r\n#endif\r\n\r\n#if defined(STM32H7) || defined(STM32L5)\r\n#define HAL_MMCEx_Read_DMADoubleBuffer0CpltCallback HAL_MMCEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Read_DMADoubleBuffer1CpltCallback HAL_MMCEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer0CpltCallback HAL_MMCEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_MMCEx_Write_DMADoubleBuffer1CpltCallback HAL_MMCEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer0CpltCallback HAL_SDEx_Read_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Read_DMADoubleBuffer1CpltCallback HAL_SDEx_Read_DMADoubleBuf1CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer0CpltCallback HAL_SDEx_Write_DMADoubleBuf0CpltCallback\r\n#define HAL_SDEx_Write_DMADoubleBuffer1CpltCallback HAL_SDEx_Write_DMADoubleBuf1CpltCallback\r\n#define HAL_SD_DriveTransciver_1_8V_Callback HAL_SD_DriveTransceiver_1_8V_Callback\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMARTCARD_Aliased_Macros HAL SMARTCARD Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __SMARTCARD_ENABLE_IT __HAL_SMARTCARD_ENABLE_IT\r\n#define __SMARTCARD_DISABLE_IT __HAL_SMARTCARD_DISABLE_IT\r\n#define __SMARTCARD_ENABLE __HAL_SMARTCARD_ENABLE\r\n#define __SMARTCARD_DISABLE __HAL_SMARTCARD_DISABLE\r\n#define __SMARTCARD_DMA_REQUEST_ENABLE __HAL_SMARTCARD_DMA_REQUEST_ENABLE\r\n#define __SMARTCARD_DMA_REQUEST_DISABLE __HAL_SMARTCARD_DMA_REQUEST_DISABLE\r\n\r\n#define __HAL_SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n#define __SMARTCARD_GETCLOCKSOURCE SMARTCARD_GETCLOCKSOURCE\r\n\r\n#define IS_SMARTCARD_ONEBIT_SAMPLING IS_SMARTCARD_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SMBUS_Aliased_Macros HAL SMBUS Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_SMBUS_RESET_CR1 SMBUS_RESET_CR1\r\n#define __HAL_SMBUS_RESET_CR2 SMBUS_RESET_CR2\r\n#define __HAL_SMBUS_GENERATE_START SMBUS_GENERATE_START\r\n#define __HAL_SMBUS_GET_ADDR_MATCH SMBUS_GET_ADDR_MATCH\r\n#define __HAL_SMBUS_GET_DIR SMBUS_GET_DIR\r\n#define __HAL_SMBUS_GET_STOP_MODE SMBUS_GET_STOP_MODE\r\n#define __HAL_SMBUS_GET_PEC_MODE SMBUS_GET_PEC_MODE\r\n#define __HAL_SMBUS_GET_ALERT_ENABLED SMBUS_GET_ALERT_ENABLED\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPI_Aliased_Macros HAL SPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_SPI_1LINE_TX SPI_1LINE_TX\r\n#define __HAL_SPI_1LINE_RX SPI_1LINE_RX\r\n#define __HAL_SPI_RESET_CRC SPI_RESET_CRC\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_UART_Aliased_Macros HAL UART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __HAL_UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n#define __UART_GETCLOCKSOURCE UART_GETCLOCKSOURCE\r\n#define __UART_MASK_COMPUTATION UART_MASK_COMPUTATION\r\n\r\n#define IS_UART_WAKEUPMETHODE IS_UART_WAKEUPMETHOD\r\n\r\n#define IS_UART_ONEBIT_SAMPLE IS_UART_ONE_BIT_SAMPLE\r\n#define IS_UART_ONEBIT_SAMPLING IS_UART_ONE_BIT_SAMPLE\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup HAL_USART_Aliased_Macros HAL USART Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __USART_ENABLE_IT __HAL_USART_ENABLE_IT\r\n#define __USART_DISABLE_IT __HAL_USART_DISABLE_IT\r\n#define __USART_ENABLE __HAL_USART_ENABLE\r\n#define __USART_DISABLE __HAL_USART_DISABLE\r\n\r\n#define __HAL_USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n#define __USART_GETCLOCKSOURCE USART_GETCLOCKSOURCE\r\n\r\n#if defined(STM32F0) || defined(STM32F3) || defined(STM32F7)\r\n#define USART_OVERSAMPLING_16 0x00000000U\r\n#define USART_OVERSAMPLING_8 USART_CR1_OVER8\r\n\r\n#define IS_USART_OVERSAMPLING(__SAMPLING__) (((__SAMPLING__) == USART_OVERSAMPLING_16) || \\\r\n ((__SAMPLING__) == USART_OVERSAMPLING_8))\r\n#endif /* STM32F0 || STM32F3 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_USB_Aliased_Macros HAL USB Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define USB_EXTI_LINE_WAKEUP USB_WAKEUP_EXTI_LINE\r\n\r\n#define USB_FS_EXTI_TRIGGER_RISING_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_FS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_FS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_FS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_FS_EXTI_LINE_WAKEUP USB_OTG_FS_WAKEUP_EXTI_LINE\r\n\r\n#define USB_HS_EXTI_TRIGGER_RISING_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_FALLING_EDGE USB_OTG_HS_WAKEUP_EXTI_FALLING_EDGE\r\n#define USB_HS_EXTI_TRIGGER_BOTH_EDGE USB_OTG_HS_WAKEUP_EXTI_RISING_FALLING_EDGE\r\n#define USB_HS_EXTI_LINE_WAKEUP USB_OTG_HS_WAKEUP_EXTI_LINE\r\n\r\n#define __HAL_USB_EXTI_ENABLE_IT __HAL_USB_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_EXTI_DISABLE_IT __HAL_USB_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_EXTI_GET_FLAG __HAL_USB_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_EXTI_CLEAR_FLAG __HAL_USB_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_EXTI_SET_RISING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLING_EDGE_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n\r\n#define __HAL_USB_FS_EXTI_ENABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_FS_EXTI_DISABLE_IT __HAL_USB_OTG_FS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_FS_EXTI_GET_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_FS_EXTI_CLEAR_FLAG __HAL_USB_OTG_FS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_FS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_FS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_FS_EXTI_GENERATE_SWIT __HAL_USB_OTG_FS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define __HAL_USB_HS_EXTI_ENABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_USB_HS_EXTI_DISABLE_IT __HAL_USB_OTG_HS_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_USB_HS_EXTI_GET_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_USB_HS_EXTI_CLEAR_FLAG __HAL_USB_OTG_HS_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_USB_HS_EXTI_SET_RISING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_SET_FALLINGRISING_TRIGGER __HAL_USB_OTG_HS_WAKEUP_EXTI_ENABLE_RISING_FALLING_EDGE\r\n#define __HAL_USB_HS_EXTI_GENERATE_SWIT __HAL_USB_OTG_HS_WAKEUP_EXTI_GENERATE_SWIT\r\n\r\n#define HAL_PCD_ActiveRemoteWakeup HAL_PCD_ActivateRemoteWakeup\r\n#define HAL_PCD_DeActiveRemoteWakeup HAL_PCD_DeActivateRemoteWakeup\r\n\r\n#define HAL_PCD_SetTxFiFo HAL_PCDEx_SetTxFiFo\r\n#define HAL_PCD_SetRxFiFo HAL_PCDEx_SetRxFiFo\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_TIM_Aliased_Macros HAL TIM Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_TIM_SetICPrescalerValue TIM_SET_ICPRESCALERVALUE\r\n#define __HAL_TIM_ResetICPrescalerValue TIM_RESET_ICPRESCALERVALUE\r\n\r\n#define TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n#define TIM_GET_CLEAR_IT __HAL_TIM_CLEAR_IT\r\n\r\n#define __HAL_TIM_GET_ITSTATUS __HAL_TIM_GET_IT_SOURCE\r\n\r\n#define __HAL_TIM_DIRECTION_STATUS __HAL_TIM_IS_TIM_COUNTING_DOWN\r\n#define __HAL_TIM_PRESCALER __HAL_TIM_SET_PRESCALER\r\n#define __HAL_TIM_SetCounter __HAL_TIM_SET_COUNTER\r\n#define __HAL_TIM_GetCounter __HAL_TIM_GET_COUNTER\r\n#define __HAL_TIM_SetAutoreload __HAL_TIM_SET_AUTORELOAD\r\n#define __HAL_TIM_GetAutoreload __HAL_TIM_GET_AUTORELOAD\r\n#define __HAL_TIM_SetClockDivision __HAL_TIM_SET_CLOCKDIVISION\r\n#define __HAL_TIM_GetClockDivision __HAL_TIM_GET_CLOCKDIVISION\r\n#define __HAL_TIM_SetICPrescaler __HAL_TIM_SET_ICPRESCALER\r\n#define __HAL_TIM_GetICPrescaler __HAL_TIM_GET_ICPRESCALER\r\n#define __HAL_TIM_SetCompare __HAL_TIM_SET_COMPARE\r\n#define __HAL_TIM_GetCompare __HAL_TIM_GET_COMPARE\r\n\r\n#define TIM_BREAKINPUTSOURCE_DFSDM TIM_BREAKINPUTSOURCE_DFSDM1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_ETH_Aliased_Macros HAL ETH Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n#define __HAL_ETH_EXTI_ENABLE_IT __HAL_ETH_WAKEUP_EXTI_ENABLE_IT\r\n#define __HAL_ETH_EXTI_DISABLE_IT __HAL_ETH_WAKEUP_EXTI_DISABLE_IT\r\n#define __HAL_ETH_EXTI_GET_FLAG __HAL_ETH_WAKEUP_EXTI_GET_FLAG\r\n#define __HAL_ETH_EXTI_CLEAR_FLAG __HAL_ETH_WAKEUP_EXTI_CLEAR_FLAG\r\n#define __HAL_ETH_EXTI_SET_RISING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_RISING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLING_EGDE_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLING_EDGE_TRIGGER\r\n#define __HAL_ETH_EXTI_SET_FALLINGRISING_TRIGGER __HAL_ETH_WAKEUP_EXTI_ENABLE_FALLINGRISING_TRIGGER\r\n\r\n#define ETH_PROMISCIOUSMODE_ENABLE ETH_PROMISCUOUS_MODE_ENABLE\r\n#define ETH_PROMISCIOUSMODE_DISABLE ETH_PROMISCUOUS_MODE_DISABLE\r\n#define IS_ETH_PROMISCIOUS_MODE IS_ETH_PROMISCUOUS_MODE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_LTDC_Aliased_Macros HAL LTDC Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define __HAL_LTDC_LAYER LTDC_LAYER\r\n#define __HAL_LTDC_RELOAD_CONFIG __HAL_LTDC_RELOAD_IMMEDIATE_CONFIG\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SAI_Aliased_Macros HAL SAI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#define SAI_OUTPUTDRIVE_DISABLED SAI_OUTPUTDRIVE_DISABLE\r\n#define SAI_OUTPUTDRIVE_ENABLED SAI_OUTPUTDRIVE_ENABLE\r\n#define SAI_MASTERDIVIDER_ENABLED SAI_MASTERDIVIDER_ENABLE\r\n#define SAI_MASTERDIVIDER_DISABLED SAI_MASTERDIVIDER_DISABLE\r\n#define SAI_STREOMODE SAI_STEREOMODE\r\n#define SAI_FIFOStatus_Empty SAI_FIFOSTATUS_EMPTY\r\n#define SAI_FIFOStatus_Less1QuarterFull SAI_FIFOSTATUS_LESS1QUARTERFULL\r\n#define SAI_FIFOStatus_1QuarterFull SAI_FIFOSTATUS_1QUARTERFULL\r\n#define SAI_FIFOStatus_HalfFull SAI_FIFOSTATUS_HALFFULL\r\n#define SAI_FIFOStatus_3QuartersFull SAI_FIFOSTATUS_3QUARTERFULL\r\n#define SAI_FIFOStatus_Full SAI_FIFOSTATUS_FULL\r\n#define IS_SAI_BLOCK_MONO_STREO_MODE IS_SAI_BLOCK_MONO_STEREO_MODE\r\n#define SAI_SYNCHRONOUS_EXT SAI_SYNCHRONOUS_EXT_SAI1\r\n#define SAI_SYNCEXT_IN_ENABLE SAI_SYNCEXT_OUTBLOCKA_ENABLE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_SPDIFRX_Aliased_Macros HAL SPDIFRX Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined(STM32H7)\r\n#define HAL_SPDIFRX_ReceiveControlFlow HAL_SPDIFRX_ReceiveCtrlFlow\r\n#define HAL_SPDIFRX_ReceiveControlFlow_IT HAL_SPDIFRX_ReceiveCtrlFlow_IT\r\n#define HAL_SPDIFRX_ReceiveControlFlow_DMA HAL_SPDIFRX_ReceiveCtrlFlow_DMA\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_HRTIM_Aliased_Functions HAL HRTIM Aliased Functions maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32H7) || defined (STM32G4) || defined (STM32F3)\r\n#define HAL_HRTIM_WaveformCounterStart_IT HAL_HRTIM_WaveformCountStart_IT\r\n#define HAL_HRTIM_WaveformCounterStart_DMA HAL_HRTIM_WaveformCountStart_DMA\r\n#define HAL_HRTIM_WaveformCounterStart HAL_HRTIM_WaveformCountStart\r\n#define HAL_HRTIM_WaveformCounterStop_IT HAL_HRTIM_WaveformCountStop_IT\r\n#define HAL_HRTIM_WaveformCounterStop_DMA HAL_HRTIM_WaveformCountStop_DMA\r\n#define HAL_HRTIM_WaveformCounterStop HAL_HRTIM_WaveformCountStop\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_QSPI_Aliased_Macros HAL QSPI Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32L4) || defined (STM32F4) || defined (STM32F7) || defined(STM32H7)\r\n#define HAL_QPSI_TIMEOUT_DEFAULT_VALUE HAL_QSPI_TIMEOUT_DEFAULT_VALUE\r\n#endif /* STM32L4 || STM32F4 || STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Generic_Aliased_Macros HAL Generic Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n#if defined (STM32F7)\r\n#define ART_ACCLERATOR_ENABLE ART_ACCELERATOR_ENABLE\r\n#endif /* STM32F7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_PPP_Aliased_Macros HAL PPP Aliased Macros maintained for legacy purpose\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32_HAL_LEGACY */\r\n\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.h\r\n * @author MCD Application Team\r\n * @brief This file contains all the functions prototypes for the HAL\r\n * module driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_H\r\n#define STM32G4xx_HAL_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_conf.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL HAL\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Constants HAL Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_TICK_FREQ Tick Frequency\r\n * @{\r\n */\r\n#define HAL_TICK_FREQ_10HZ 100U\r\n#define HAL_TICK_FREQ_100HZ 10U\r\n#define HAL_TICK_FREQ_1KHZ 1U\r\n#define HAL_TICK_FREQ_DEFAULT HAL_TICK_FREQ_1KHZ\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Constants SYSCFG Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup SYSCFG_BootMode Boot Mode\r\n * @{\r\n */\r\n#define SYSCFG_BOOT_MAINFLASH 0x00000000U\r\n#define SYSCFG_BOOT_SYSTEMFLASH SYSCFG_MEMMEMRMP_MODE_0\r\n\r\n#if defined (FMC_BANK1)\r\n#define SYSCFG_BOOT_FMC SYSCFG_MEMMEMRMP_MODE_1\r\n#endif /* FMC_BANK1 */\r\n\r\n#define SYSCFG_BOOT_SRAM (SYSCFG_MEMMEMRMP_MODE_1 | SYSCFG_MEMMEMRMP_MODE_0)\r\n\r\n#if defined (QUADSPI)\r\n#define SYSCFG_BOOT_QUADSPI (SYSCFG_MEMMEMRMP_MODE_2 | SYSCFG_MEMMEMRMP_MODE_1)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FPU_Interrupts FPU Interrupts\r\n * @{\r\n */\r\n#define SYSCFG_IT_FPU_IOC SYSCFG_CFGR1_FPU_IE_0 /*!< Floating Point Unit Invalid operation Interrupt */\r\n#define SYSCFG_IT_FPU_DZC SYSCFG_CFGR1_FPU_IE_1 /*!< Floating Point Unit Divide-by-zero Interrupt */\r\n#define SYSCFG_IT_FPU_UFC SYSCFG_CFGR1_FPU_IE_2 /*!< Floating Point Unit Underflow Interrupt */\r\n#define SYSCFG_IT_FPU_OFC SYSCFG_CFGR1_FPU_IE_3 /*!< Floating Point Unit Overflow Interrupt */\r\n#define SYSCFG_IT_FPU_IDC SYSCFG_CFGR1_FPU_IE_4 /*!< Floating Point Unit Input denormal Interrupt */\r\n#define SYSCFG_IT_FPU_IXC SYSCFG_CFGR1_FPU_IE_5 /*!< Floating Point Unit Inexact Interrupt */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_CCMSRAMWRP CCM Write protection\r\n * @{\r\n */\r\n#define SYSCFG_CCMSRAMWRP_PAGE0 SYSCFG_SWPR_PAGE0 /*!< CCMSRAM Write protection page 0 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE1 SYSCFG_SWPR_PAGE1 /*!< CCMSRAM Write protection page 1 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE2 SYSCFG_SWPR_PAGE2 /*!< CCMSRAM Write protection page 2 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE3 SYSCFG_SWPR_PAGE3 /*!< CCMSRAM Write protection page 3 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE4 SYSCFG_SWPR_PAGE4 /*!< CCMSRAM Write protection page 4 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE5 SYSCFG_SWPR_PAGE5 /*!< CCMSRAM Write protection page 5 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE6 SYSCFG_SWPR_PAGE6 /*!< CCMSRAM Write protection page 6 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE7 SYSCFG_SWPR_PAGE7 /*!< CCMSRAM Write protection page 7 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE8 SYSCFG_SWPR_PAGE8 /*!< CCMSRAM Write protection page 8 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE9 SYSCFG_SWPR_PAGE9 /*!< CCMSRAM Write protection page 9 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE10 SYSCFG_SWPR_PAGE10 /*!< CCMSRAM Write protection page 10 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE11 SYSCFG_SWPR_PAGE11 /*!< CCMSRAM Write protection page 11 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE12 SYSCFG_SWPR_PAGE12 /*!< CCMSRAM Write protection page 12 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE13 SYSCFG_SWPR_PAGE13 /*!< CCMSRAM Write protection page 13 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE14 SYSCFG_SWPR_PAGE14 /*!< CCMSRAM Write protection page 14 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE15 SYSCFG_SWPR_PAGE15 /*!< CCMSRAM Write protection page 15 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE16 SYSCFG_SWPR_PAGE16 /*!< CCMSRAM Write protection page 16 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE17 SYSCFG_SWPR_PAGE17 /*!< CCMSRAM Write protection page 17 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE18 SYSCFG_SWPR_PAGE18 /*!< CCMSRAM Write protection page 18 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE19 SYSCFG_SWPR_PAGE19 /*!< CCMSRAM Write protection page 19 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE20 SYSCFG_SWPR_PAGE20 /*!< CCMSRAM Write protection page 20 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE21 SYSCFG_SWPR_PAGE21 /*!< CCMSRAM Write protection page 21 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE22 SYSCFG_SWPR_PAGE22 /*!< CCMSRAM Write protection page 22 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE23 SYSCFG_SWPR_PAGE23 /*!< CCMSRAM Write protection page 23 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE24 SYSCFG_SWPR_PAGE24 /*!< CCMSRAM Write protection page 24 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE25 SYSCFG_SWPR_PAGE25 /*!< CCMSRAM Write protection page 25 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE26 SYSCFG_SWPR_PAGE26 /*!< CCMSRAM Write protection page 26 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE27 SYSCFG_SWPR_PAGE27 /*!< CCMSRAM Write protection page 27 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE28 SYSCFG_SWPR_PAGE28 /*!< CCMSRAM Write protection page 28 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE29 SYSCFG_SWPR_PAGE29 /*!< CCMSRAM Write protection page 29 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE30 SYSCFG_SWPR_PAGE30 /*!< CCMSRAM Write protection page 30 */\r\n#define SYSCFG_CCMSRAMWRP_PAGE31 SYSCFG_SWPR_PAGE31 /*!< CCMSRAM Write protection page 31 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(VREFBUF)\r\n/** @defgroup SYSCFG_VREFBUF_VoltageScale VREFBUF Voltage Scale\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE0 0x00000000U /*!< Voltage reference scale 0 (VREFBUF_OUT = 2.048V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE1 VREFBUF_CSR_VRS_0 /*!< Voltage reference scale 1 (VREFBUF_OUT = 2.5V) */\r\n#define SYSCFG_VREFBUF_VOLTAGE_SCALE2 VREFBUF_CSR_VRS_1 /*!< Voltage reference scale 2 (VREFBUF_OUT = 2.9V) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_VREFBUF_HighImpedance VREFBUF High Impedance\r\n * @{\r\n */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE 0x00000000U /*!< VREF_plus pin is internally connected to Voltage reference buffer output */\r\n#define SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE VREFBUF_CSR_HIZ /*!< VREF_plus pin is high impedance */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* VREFBUF */\r\n\r\n/** @defgroup SYSCFG_flags_definition Flags\r\n * @{\r\n */\r\n\r\n#define SYSCFG_FLAG_SRAM_PE SYSCFG_CFGR2_SPF /*!< SRAM parity error (first 32kB of SRAM1 + CCM SRAM) */\r\n#define SYSCFG_FLAG_CCMSRAM_BUSY SYSCFG_SCSR_CCMBSY /*!< CCMSRAM busy by erase operation */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_FastModePlus_GPIO Fast-mode Plus on GPIO\r\n * @{\r\n */\r\n\r\n/** @brief Fast-mode Plus driving capability on a specific GPIO\r\n */\r\n#define SYSCFG_FASTMODEPLUS_PB6 SYSCFG_CFGR1_I2C_PB6_FMP /*!< Enable Fast-mode Plus on PB6 */\r\n#define SYSCFG_FASTMODEPLUS_PB7 SYSCFG_CFGR1_I2C_PB7_FMP /*!< Enable Fast-mode Plus on PB7 */\r\n#if defined(SYSCFG_CFGR1_I2C_PB8_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB8 SYSCFG_CFGR1_I2C_PB8_FMP /*!< Enable Fast-mode Plus on PB8 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB8_FMP */\r\n#if defined(SYSCFG_CFGR1_I2C_PB9_FMP)\r\n#define SYSCFG_FASTMODEPLUS_PB9 SYSCFG_CFGR1_I2C_PB9_FMP /*!< Enable Fast-mode Plus on PB9 */\r\n#endif /* SYSCFG_CFGR1_I2C_PB9_FMP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup DBGMCU_Exported_Macros DBGMCU Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Freeze/Unfreeze Peripherals in Debug mode\r\n */\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM2() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM2() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM3() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM3() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM4() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM4() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM4_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM4_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM5() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM5() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM5_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM5_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM6() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM6() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM6_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM6_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM7() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM7() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_TIM7_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_TIM7_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_FREEZE_RTC() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_RTC() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_RTC_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_RTC_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_WWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_WWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_WWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_WWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_FREEZE_IWDG() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_IWDG() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_IWDG_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_IWDG_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C1_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C1_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C2_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C2_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C2_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C2_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C3_TIMEOUT() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C3_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_I2C3_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_I2C3_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_LPTIM1() SET_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_LPTIM1() CLEAR_BIT(DBGMCU->APB1FZR1, DBGMCU_APB1FZR1_DBG_LPTIM1_STOP)\r\n#endif /* DBGMCU_APB1FZR1_DBG_LPTIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_FREEZE_I2C4_TIMEOUT() SET_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_I2C4_TIMEOUT() CLEAR_BIT(DBGMCU->APB1FZR2, DBGMCU_APB1FZR2_DBG_I2C4_STOP)\r\n#endif /* DBGMCU_APB1FZR2_DBG_I2C4_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM1_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM8() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM8() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM8_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM8_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM15() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM15() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM15_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM15_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM16() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM16() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM16_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM16_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM17() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM17() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM17_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM17_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_FREEZE_TIM20() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_TIM20() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_TIM20_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_TIM20_STOP */\r\n\r\n#if defined(DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_FREEZE_HRTIM1() SET_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#define __HAL_DBGMCU_UNFREEZE_HRTIM1() CLEAR_BIT(DBGMCU->APB2FZ, DBGMCU_APB2FZ_DBG_HRTIM1_STOP)\r\n#endif /* DBGMCU_APB2FZ_DBG_HRTIM1_STOP */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup SYSCFG_Exported_Macros SYSCFG Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Main Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FLASH() CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief System Flash memory mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SYSTEMFLASH() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_0)\r\n\r\n/** @brief Embedded SRAM mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_SRAM() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_1|SYSCFG_MEMRMP_MEM_MODE_0))\r\n\r\n#if defined (FMC_BANK1)\r\n/** @brief FMC Bank1 (NOR/PSRAM 1 and 2) mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_FMC() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, SYSCFG_MEMRMP_MEM_MODE_1)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined (QUADSPI)\r\n/** @brief QUADSPI mapped at 0x00000000.\r\n */\r\n#define __HAL_SYSCFG_REMAPMEMORY_QUADSPI() MODIFY_REG(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE, (SYSCFG_MEMRMP_MEM_MODE_2|SYSCFG_MEMRMP_MEM_MODE_1))\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief Return the boot mode as configured by user.\r\n * @retval The boot mode as configured by user. The returned value can be one\r\n * of the following values:\r\n * @arg @ref SYSCFG_BOOT_MAINFLASH\r\n * @arg @ref SYSCFG_BOOT_SYSTEMFLASH\r\n * @arg @ref SYSCFG_BOOT_FMC (*)\r\n * @arg @ref SYSCFG_BOOT_QUADSPI (*)\r\n * @arg @ref SYSCFG_BOOT_SRAM\r\n * @note (*) availability depends on devices\r\n */\r\n#define __HAL_SYSCFG_GET_BOOT_MODE() READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_MEM_MODE)\r\n\r\n/** @brief CCMSRAM page write protection enable macro\r\n * @param __CCMSRAMWRP__: This parameter can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\n/* Legacy define */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_1_31_ENABLE __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_0_31_ENABLE(__CCMSRAMWRP__) do {assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE((__CCMSRAMWRP__)));\\\r\n SET_BIT(SYSCFG->SWPR,(__CCMSRAMWRP__));\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM page write protection unlock prior to erase\r\n * @note Writing a wrong key reactivates the write protection\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_WRP_UNLOCK() do {SYSCFG->SKR = 0xCA;\\\r\n SYSCFG->SKR = 0x53;\\\r\n }while(0)\r\n\r\n/** @brief CCMSRAM erase\r\n * @note __SYSCFG_GET_FLAG(SYSCFG_FLAG_CCMSRAM_BUSY) may be used to check end of erase\r\n */\r\n#define __HAL_SYSCFG_CCMSRAM_ERASE() SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER)\r\n\r\n/** @brief Floating Point Unit interrupt enable/disable macros\r\n * @param __INTERRUPT__: This parameter can be a value of @ref SYSCFG_FPU_Interrupts\r\n */\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_ENABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FPU_INTERRUPT_DISABLE(__INTERRUPT__) do {assert_param(IS_SYSCFG_FPU_INTERRUPT((__INTERRUPT__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__INTERRUPT__));\\\r\n }while(0)\r\n\r\n/** @brief SYSCFG Break ECC lock.\r\n * Enable and lock the connection of Flash ECC error connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_ECC_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_ECCL)\r\n\r\n/** @brief SYSCFG Break Cortex-M4 Lockup lock.\r\n * Enable and lock the connection of Cortex-M4 LOCKUP (Hardfault) output to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_LOCKUP_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_CLL)\r\n\r\n/** @brief SYSCFG Break PVD lock.\r\n * Enable and lock the PVD connection to Timer1/8/15/16/17 Break input, as well as the PVDE and PLS[2:0] in the PWR_CR2 register.\r\n * @note The selected configuration is locked and can be unlocked only by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_PVD_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_PVDL)\r\n\r\n/** @brief SYSCFG Break SRAM parity lock.\r\n * Enable and lock the SRAM parity error (first 32kB of SRAM1 + CCM SRAM) signal connection to TIM1/8/15/16/17 Break input.\r\n * @note The selected configuration is locked and can be unlocked by system reset.\r\n */\r\n#define __HAL_SYSCFG_BREAK_SRAMPARITY_LOCK() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPL)\r\n\r\n/** @brief Check SYSCFG flag is set or not.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref SYSCFG_FLAG_SRAM_PE SRAM Parity Error Flag\r\n * @arg @ref SYSCFG_FLAG_CCMSRAM_BUSY CCMSRAM Erase Ongoing\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_SYSCFG_GET_FLAG(__FLAG__) ((((((__FLAG__) == SYSCFG_SCSR_CCMBSY)? SYSCFG->SCSR : SYSCFG->CFGR2)\\\r\n & (__FLAG__))!= 0U) ? 1U : 0U)\r\n\r\n/** @brief Set the SPF bit to clear the SRAM Parity Error Flag.\r\n */\r\n#define __HAL_SYSCFG_CLEAR_FLAG() SET_BIT(SYSCFG->CFGR2, SYSCFG_CFGR2_SPF)\r\n\r\n/** @brief Fast-mode Plus driving capability enable/disable macros\r\n * @param __FASTMODEPLUS__: This parameter can be a value of :\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB6 Fast-mode Plus driving capability activation on PB6\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB7 Fast-mode Plus driving capability activation on PB7\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB8 Fast-mode Plus driving capability activation on PB8\r\n * @arg @ref SYSCFG_FASTMODEPLUS_PB9 Fast-mode Plus driving capability activation on PB9\r\n */\r\n#define __HAL_SYSCFG_FASTMODEPLUS_ENABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n SET_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n#define __HAL_SYSCFG_FASTMODEPLUS_DISABLE(__FASTMODEPLUS__) do {assert_param(IS_SYSCFG_FASTMODEPLUS((__FASTMODEPLUS__)));\\\r\n CLEAR_BIT(SYSCFG->CFGR1, (__FASTMODEPLUS__));\\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup SYSCFG_Private_Macros SYSCFG Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_SYSCFG_FPU_INTERRUPT(__INTERRUPT__) ((((__INTERRUPT__) & SYSCFG_IT_FPU_IOC) == SYSCFG_IT_FPU_IOC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_DZC) == SYSCFG_IT_FPU_DZC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_UFC) == SYSCFG_IT_FPU_UFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_OFC) == SYSCFG_IT_FPU_OFC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IDC) == SYSCFG_IT_FPU_IDC) || \\\r\n (((__INTERRUPT__) & SYSCFG_IT_FPU_IXC) == SYSCFG_IT_FPU_IXC))\r\n\r\n#define IS_SYSCFG_BREAK_CONFIG(__CONFIG__) (((__CONFIG__) == SYSCFG_BREAK_ECC) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_PVD) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_SRAMPARITY) || \\\r\n ((__CONFIG__) == SYSCFG_BREAK_LOCKUP))\r\n\r\n#if (CCMSRAM_SIZE == 0x00008000UL) || (CCMSRAM_SIZE == 0x00004000UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) ((__PAGE__) > 0U)\r\n#elif (CCMSRAM_SIZE == 0x00002800UL)\r\n#define IS_SYSCFG_CCMSRAMWRP_PAGE(__PAGE__) (((__PAGE__) > 0U) && ((__PAGE__) <= 0x000003FFU))\r\n#endif /* CCMSRAM_SIZE */\r\n\r\n#if defined(VREFBUF)\r\n#define IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(__SCALE__) (((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE0) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE1) || \\\r\n ((__SCALE__) == SYSCFG_VREFBUF_VOLTAGE_SCALE2))\r\n\r\n#define IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(__VALUE__) (((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE) || \\\r\n ((__VALUE__) == SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE))\r\n\r\n#define IS_SYSCFG_VREFBUF_TRIMMING(__VALUE__) (((__VALUE__) > 0U) && ((__VALUE__) <= VREFBUF_CCR_TRIM))\r\n#endif /* VREFBUF */\r\n\r\n#if defined(SYSCFG_FASTMODEPLUS_PB8) && defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB8)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB8) == SYSCFG_FASTMODEPLUS_PB8))\r\n#elif defined(SYSCFG_FASTMODEPLUS_PB9)\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB9) == SYSCFG_FASTMODEPLUS_PB9))\r\n#else\r\n#define IS_SYSCFG_FASTMODEPLUS(__PIN__) ((((__PIN__) & SYSCFG_FASTMODEPLUS_PB6) == SYSCFG_FASTMODEPLUS_PB6) || \\\r\n (((__PIN__) & SYSCFG_FASTMODEPLUS_PB7) == SYSCFG_FASTMODEPLUS_PB7))\r\n#endif /* SYSCFG_FASTMODEPLUS_PB */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Private_Macros HAL Private Macros\r\n * @{\r\n */\r\n#define IS_TICKFREQ(FREQ) (((FREQ) == HAL_TICK_FREQ_10HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_100HZ) || \\\r\n ((FREQ) == HAL_TICK_FREQ_1KHZ))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup HAL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and Configuration functions ******************************/\r\nHAL_StatusTypeDef HAL_Init(void);\r\nHAL_StatusTypeDef HAL_DeInit(void);\r\nvoid HAL_MspInit(void);\r\nvoid HAL_MspDeInit(void);\r\nHAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_IncTick(void);\r\nvoid HAL_Delay(uint32_t Delay);\r\nuint32_t HAL_GetTick(void);\r\nuint32_t HAL_GetTickPrio(void);\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq);\r\nuint32_t HAL_GetTickFreq(void);\r\nvoid HAL_SuspendTick(void);\r\nvoid HAL_ResumeTick(void);\r\nuint32_t HAL_GetHalVersion(void);\r\nuint32_t HAL_GetREVID(void);\r\nuint32_t HAL_GetDEVID(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\n/* DBGMCU Peripheral Control functions *****************************************/\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void);\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void);\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @addtogroup HAL_Exported_Variables\r\n * @{\r\n */\r\nextern __IO uint32_t uwTick;\r\nextern uint32_t uwTickPrio;\r\nextern uint32_t uwTickFreq;\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup HAL_Exported_Functions_Group4\r\n * @{\r\n */\r\n\r\n/* SYSCFG Control functions ****************************************************/\r\nvoid HAL_SYSCFG_CCMSRAMErase(void);\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void);\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void);\r\n\r\n#if defined(VREFBUF)\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling);\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode);\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue);\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void);\r\nvoid HAL_SYSCFG_DisableVREFBUF(void);\r\n#endif /* VREFBUF */\r\n\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void);\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void);\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void);\r\n\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_H\r\n#define STM32G4xx_HAL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/* Include low level driver */\r\n#include \"stm32g4xx_ll_adc.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADC_Exported_Types ADC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC group regular oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n\r\n uint32_t TriggeredMode; /*!< Selects the regular triggered oversampling mode.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_DISCONT_MODE */\r\n\r\n uint32_t OversamplingStopReset; /*!< Selects the regular oversampling mode.\r\n The oversampling is either temporary stopped or reset upon an injected\r\n sequence interruption.\r\n If oversampling is enabled on both regular and injected groups, this parameter\r\n is discarded and forced to setting \"ADC_REGOVERSAMPLING_RESUMED_MODE\"\r\n (the oversampling buffer is zeroed during injection sequence).\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SCOPE_REG */\r\n\r\n} ADC_OversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC instance and ADC group regular.\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope entire ADC (affects ADC groups regular and injected): ClockPrescaler, Resolution, DataAlign,\r\n * GainCompensation, ScanConvMode, EOCSelection, LowPowerAutoWait.\r\n * - Scope ADC group regular: ContinuousConvMode, NbrOfConversion, DiscontinuousConvMode, NbrOfDiscConversion,\r\n * ExternalTrigConv, ExternalTrigConvEdge, DMAContinuousRequests, Overrun, OversamplingMode, Oversampling, SamplingMode.\r\n * @note The setting of these parameters by function HAL_ADC_Init() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled\r\n * - For all parameters except 'LowPowerAutoWait', 'DMAContinuousRequests' and 'Oversampling': ADC enabled without conversion on going on group regular.\r\n * - For parameters 'LowPowerAutoWait' and 'DMAContinuousRequests': ADC enabled without conversion on going on groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter\r\n * (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockPrescaler; /*!< Select ADC clock source (synchronous clock derived from APB clock or asynchronous clock derived from system clock or PLL (Refer to reference manual for list of clocks available)) and clock prescaler.\r\n This parameter can be a value of @ref ADC_HAL_EC_COMMON_CLOCK_SOURCE.\r\n Note: The ADC clock configuration is common to all ADC instances.\r\n Note: In case of usage of channels on injected group, ADC frequency should be lower than AHB clock frequency /4 for resolution 12 or 10 bits,\r\n AHB clock frequency /3 for resolution 8 bits, AHB clock frequency /2 for resolution 6 bits.\r\n Note: In case of synchronous clock mode based on HCLK/1, the configuration must be enabled only\r\n if the system clock has a 50% duty clock cycle (APB prescaler configured inside RCC\r\n must be bypassed and PCLK clock must have 50% duty cycle). Refer to reference manual for details.\r\n Note: In case of usage of asynchronous clock, the selected clock must be preliminarily enabled at RCC top level.\r\n Note: This parameter can be modified only if all ADC instances are disabled. */\r\n\r\n uint32_t Resolution; /*!< Configure the ADC resolution.\r\n This parameter can be a value of @ref ADC_HAL_EC_RESOLUTION */\r\n\r\n uint32_t DataAlign; /*!< Specify ADC data alignment in conversion data register (right or left).\r\n Refer to reference manual for alignments formats versus resolutions.\r\n This parameter can be a value of @ref ADC_HAL_EC_DATA_ALIGN */\r\n\r\n uint32_t GainCompensation; /*!< Specify the ADC gain compensation coefficient to be applied to ADC raw conversion data, based on following formula:\r\n DATA = DATA(raw) * (gain compensation coef) / 4096\r\n 2.12 bit format, unsigned: 2 bits exponents / 12 bits mantissa\r\n Gain step is 1/4096 = 0.000244\r\n Gain range is 0.0000 to 3.999756\r\n This parameter value can be\r\n 0 Gain compensation will be disabled and coefficient set to 0\r\n 1 -> 0x3FFF Gain compensation will be enabled and coefficient set to specified value\r\n\r\n Note: Gain compensation when enabled is applied to all channels. */\r\n\r\n uint32_t ScanConvMode; /*!< Configure the sequencer of ADC groups regular and injected.\r\n This parameter can be associated to parameter 'DiscontinuousConvMode' to have main sequence subdivided in successive parts.\r\n If disabled: Conversion is performed in single mode (one channel converted, the one defined in rank 1).\r\n Parameters 'NbrOfConversion' and 'InjectedNbrOfConversion' are discarded (equivalent to set to 1).\r\n If enabled: Conversions are performed in sequence mode (multiple ranks defined by 'NbrOfConversion' or 'InjectedNbrOfConversion' and rank of each channel in sequencer).\r\n Scan direction is upward: from rank 1 to rank 'n'.\r\n This parameter can be a value of @ref ADC_Scan_mode */\r\n\r\n uint32_t EOCSelection; /*!< Specify which EOC (End Of Conversion) flag is used for conversion by polling and interruption: end of unitary conversion or end of sequence conversions.\r\n This parameter can be a value of @ref ADC_EOCSelection. */\r\n\r\n FunctionalState LowPowerAutoWait; /*!< Select the dynamic low power Auto Delay: new conversion start only when the previous\r\n conversion (for ADC group regular) or previous sequence (for ADC group injected) has been retrieved by user software,\r\n using function HAL_ADC_GetValue() or HAL_ADCEx_InjectedGetValue().\r\n This feature automatically adapts the frequency of ADC conversions triggers to the speed of the system that reads the data. Moreover, this avoids risk of overrun\r\n for low frequency applications.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: It is not recommended to use with interruption or DMA (HAL_ADC_Start_IT(), HAL_ADC_Start_DMA()) since these modes have to clear immediately the EOC flag (by CPU to free the IRQ pending event or by DMA).\r\n Auto wait will work but fort a very short time, discarding its intended benefit (except specific case of high load of CPU or DMA transfers which can justify usage of auto wait).\r\n Do use with polling: 1. Start conversion with HAL_ADC_Start(), 2. Later on, when ADC conversion data is needed:\r\n use HAL_ADC_PollForConversion() to ensure that conversion is completed and HAL_ADC_GetValue() to retrieve conversion result and trig another conversion start.\r\n (in case of usage of ADC group injected, use the equivalent functions HAL_ADCExInjected_Start(), HAL_ADCEx_InjectedGetValue(), ...). */\r\n\r\n FunctionalState ContinuousConvMode; /*!< Specify whether the conversion is performed in single mode (one conversion) or continuous mode for ADC group regular,\r\n after the first ADC conversion start trigger occurred (software start or external trigger).\r\n This parameter can be set to ENABLE or DISABLE. */\r\n\r\n uint32_t NbrOfConversion; /*!< Specify the number of ranks that will be converted within the regular group sequencer.\r\n To use the regular group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 16.\r\n Note: This parameter must be modified when no conversion is on going on regular group (ADC disabled, or ADC enabled without\r\n continuous mode or external trigger that could launch a conversion). */\r\n\r\n FunctionalState DiscontinuousConvMode; /*!< Specify whether the conversions sequence of ADC group regular is performed in Complete-sequence/Discontinuous-sequence\r\n (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled. If continuous mode is enabled, this parameter setting is discarded.\r\n This parameter can be set to ENABLE or DISABLE. */\r\n\r\n uint32_t NbrOfDiscConversion; /*!< Specifies the number of discontinuous conversions in which the main sequence of ADC group regular (parameter NbrOfConversion) will be subdivided.\r\n If parameter 'DiscontinuousConvMode' is disabled, this parameter is discarded.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 8. */\r\n\r\n uint32_t ExternalTrigConv; /*!< Select the external event source used to trigger ADC group regular conversion start.\r\n If set to ADC_SOFTWARE_START, external triggers are disabled and software trigger is used instead.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_source.\r\n Caution: external trigger source is common to all ADC instances. */\r\n\r\n uint32_t ExternalTrigConvEdge; /*!< Select the external event edge used to trigger ADC group regular conversion start.\r\n If trigger source is set to ADC_SOFTWARE_START, this parameter is discarded.\r\n This parameter can be a value of @ref ADC_regular_external_trigger_edge */\r\n\r\n uint32_t SamplingMode; /*!< Select the sampling mode to be used for ADC group regular conversion.\r\n This parameter can be a value of @ref ADC_regular_sampling_mode */\r\n\r\n FunctionalState DMAContinuousRequests; /*!< Specify whether the DMA requests are performed in one shot mode (DMA transfer stops when number of conversions is reached)\r\n or in continuous mode (DMA transfer unlimited, whatever number of conversions).\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: In continuous mode, DMA must be configured in circular mode. Otherwise an overrun will be triggered when DMA buffer maximum pointer is reached. */\r\n\r\n uint32_t Overrun; /*!< Select the behavior in case of overrun: data overwritten or preserved (default).\r\n This parameter applies to ADC group regular only.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR.\r\n Note: In case of overrun set to data preserved and usage with programming model with interruption (HAL_Start_IT()): ADC IRQ handler has to clear\r\n end of conversion flags, this induces the release of the preserved data. If needed, this data can be saved in function\r\n HAL_ADC_ConvCpltCallback(), placed in user program code (called before end of conversion flags clear).\r\n Note: Error reporting with respect to the conversion mode:\r\n - Usage with ADC conversion by polling for event or interruption: Error is reported only if overrun is set to data preserved. If overrun is set to data\r\n overwritten, user can willingly not read all the converted data, this is not considered as an erroneous case.\r\n - Usage with ADC conversion by DMA: Error is reported whatever overrun setting (DMA is expected to process all data from data register). */\r\n\r\n FunctionalState OversamplingMode; /*!< Specify whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no conversion is ongoing on ADC groups regular and injected */\r\n\r\n ADC_OversamplingTypeDef Oversampling; /*!< Specify the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling configuration if oversampling is already enabled. */\r\n\r\n} ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC channel for regular group\r\n * @note The setting of these parameters by function HAL_ADC_ConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'SingleDiff')\r\n * - For all except parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular group.\r\n * - For parameters 'SamplingTime', 'Offset', 'OffsetNumber': ADC enabled without conversion on going on regular and injected groups.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter (which fulfills the ADC state condition)\r\n * on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Channel; /*!< Specify the channel to configure into ADC regular group.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be available on device package pins. Refer to device datasheet for channels availability. */\r\n\r\n uint32_t Rank; /*!< Specify the rank in the regular group sequencer.\r\n This parameter can be a value of @ref ADC_HAL_EC_REG_SEQ_RANKS\r\n Note: to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by\r\n the new channel setting (or parameter number of conversions adjusted) */\r\n\r\n uint32_t SamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME\r\n Caution: This parameter applies to a channel that can be used into regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values. */\r\n\r\n uint32_t SingleDiff; /*!< Select single-ended or differential input.\r\n In differential mode: Differential measurement is carried out between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is available in differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behavior in case\r\n of another parameter update on the fly) */\r\n\r\n uint32_t OffsetNumber; /*!< Select the offset number\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB\r\n Caution: Only one offset is allowed per channel. This parameter overwrites the last setting. */\r\n\r\n uint32_t Offset; /*!< Define the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number between Min_Data = 0x000 and Max_Data = 0xFFF,\r\n 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t OffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added (positive sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n FunctionalState OffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n} ADC_ChannelConfTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC analog watchdog\r\n * @note The setting of these parameters by function HAL_ADC_AnalogWDGConfig() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters except 'HighThreshold', 'LowThreshold': ADC disabled or ADC enabled without conversion on going on ADC groups regular and injected.\r\n * - For parameters 'HighThreshold', 'LowThreshold': ADC enabled with conversion on going on regular and injected groups.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t WatchdogNumber; /*!< Select which ADC analog watchdog is monitoring the selected channel.\r\n For Analog Watchdog 1: Only 1 channel can be monitored (or overall group of channels by setting parameter 'WatchdogMode')\r\n For Analog Watchdog 2 and 3: Several channels can be monitored (by successive calls of 'HAL_ADC_AnalogWDGConfig()' for each channel)\r\n This parameter can be a value of @ref ADC_HAL_EC_AWD_NUMBER. */\r\n\r\n uint32_t WatchdogMode; /*!< Configure the ADC analog watchdog mode: single/all/none channels.\r\n For Analog Watchdog 1: Configure the ADC analog watchdog mode: single channel or all channels, ADC groups regular and-or injected.\r\n For Analog Watchdog 2 and 3: Several channels can be monitored by applying successively the AWD init structure. Channels on ADC group regular and injected are not differentiated: Set value 'ADC_ANALOGWATCHDOG_SINGLE_xxx' to monitor 1 channel, value 'ADC_ANALOGWATCHDOG_ALL_xxx' to monitor all channels, 'ADC_ANALOGWATCHDOG_NONE' to monitor no channel.\r\n This parameter can be a value of @ref ADC_analog_watchdog_mode. */\r\n\r\n uint32_t Channel; /*!< Select which ADC channel to monitor by analog watchdog.\r\n For Analog Watchdog 1: this parameter has an effect only if parameter 'WatchdogMode' is configured on single channel (only 1 channel can be monitored).\r\n For Analog Watchdog 2 and 3: Several channels can be monitored. To use this feature, call successively the function HAL_ADC_AnalogWDGConfig() for each channel to be added (or removed with value 'ADC_ANALOGWATCHDOG_NONE').\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL. */\r\n\r\n FunctionalState ITMode; /*!< Specify whether the analog watchdog is configured in interrupt or polling mode.\r\n This parameter can be set to ENABLE or DISABLE */\r\n\r\n uint32_t HighThreshold; /*!< Configure the ADC analog watchdog High threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits\r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits). */\r\n\r\n uint32_t LowThreshold; /*!< Configures the ADC analog watchdog Low threshold value.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: Analog watchdog 2 and 3 are limited to a resolution of 8 bits: if ADC resolution is 12 bits\r\n the 4 LSB are ignored, if ADC resolution is 10 bits the 2 LSB are ignored.\r\n Note: If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n impacted: the comparison of analog watchdog thresholds is done on\r\n oversampling final computation (after ratio and shift application):\r\n ADC data register bitfield [15:4] (12 most significant bits). */\r\n\r\n uint32_t FilteringConfig; /*!< Specify whether filtering should be use and the number of samples to consider.\r\n Before setting flag or raising interrupt, analog watchdog can wait to have several\r\n consecutive out-of-window samples. This parameter allows to configure this number.\r\n This parameter only applies to Analog watchdog 1. For others, use value ADC_AWD_FILTERING_NONE.\r\n This parameter can be a value of @ref ADC_analog_watchdog_filtering_config. */\r\n} ADC_AnalogWDGConfTypeDef;\r\n\r\n/**\r\n * @brief ADC group injected contexts queue configuration\r\n * @note Structure intended to be used only through structure \"ADC_HandleTypeDef\"\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ContextQueue; /*!< Injected channel configuration context: build-up over each\r\n HAL_ADCEx_InjectedConfigChannel() call to finally initialize\r\n JSQR register at HAL_ADCEx_InjectedConfigChannel() last call */\r\n\r\n uint32_t ChannelCount; /*!< Number of channels in the injected sequence */\r\n} ADC_InjectionConfigTypeDef;\r\n\r\n/** @defgroup ADC_States ADC States\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL ADC state machine: ADC states definition (bitfields)\r\n * @note ADC state machine is managed by bitfields, state must be compared\r\n * with bit by bit.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n */\r\n/* States of ADC global scope */\r\n#define HAL_ADC_STATE_RESET (0x00000000UL) /*!< ADC not yet initialized or disabled */\r\n#define HAL_ADC_STATE_READY (0x00000001UL) /*!< ADC peripheral ready for use */\r\n#define HAL_ADC_STATE_BUSY_INTERNAL (0x00000002UL) /*!< ADC is busy due to an internal process (initialization, calibration) */\r\n#define HAL_ADC_STATE_TIMEOUT (0x00000004UL) /*!< TimeOut occurrence */\r\n\r\n/* States of ADC errors */\r\n#define HAL_ADC_STATE_ERROR_INTERNAL (0x00000010UL) /*!< Internal error occurrence */\r\n#define HAL_ADC_STATE_ERROR_CONFIG (0x00000020UL) /*!< Configuration error occurrence */\r\n#define HAL_ADC_STATE_ERROR_DMA (0x00000040UL) /*!< DMA error occurrence */\r\n\r\n/* States of ADC group regular */\r\n#define HAL_ADC_STATE_REG_BUSY (0x00000100UL) /*!< A conversion on ADC group regular is ongoing or can occur (either by continuous mode,\r\n external trigger, low power auto power-on (if feature available), multimode ADC master control (if feature available)) */\r\n#define HAL_ADC_STATE_REG_EOC (0x00000200UL) /*!< Conversion data available on group regular */\r\n#define HAL_ADC_STATE_REG_OVR (0x00000400UL) /*!< Overrun occurrence */\r\n#define HAL_ADC_STATE_REG_EOSMP (0x00000800UL) /*!< Not available on this STM32 series: End Of Sampling flag raised */\r\n\r\n/* States of ADC group injected */\r\n#define HAL_ADC_STATE_INJ_BUSY (0x00001000UL) /*!< A conversion on ADC group injected is ongoing or can occur (either by auto-injection mode,\r\n external trigger, low power auto power-on (if feature available), multimode ADC master control (if feature available)) */\r\n#define HAL_ADC_STATE_INJ_EOC (0x00002000UL) /*!< Conversion data available on group injected */\r\n#define HAL_ADC_STATE_INJ_JQOVF (0x00004000UL) /*!< Injected queue overflow occurrence */\r\n\r\n/* States of ADC analog watchdogs */\r\n#define HAL_ADC_STATE_AWD1 (0x00010000UL) /*!< Out-of-window occurrence of ADC analog watchdog 1 */\r\n#define HAL_ADC_STATE_AWD2 (0x00020000UL) /*!< Out-of-window occurrence of ADC analog watchdog 2 */\r\n#define HAL_ADC_STATE_AWD3 (0x00040000UL) /*!< Out-of-window occurrence of ADC analog watchdog 3 */\r\n\r\n/* States of ADC multi-mode */\r\n#define HAL_ADC_STATE_MULTIMODE_SLAVE (0x00100000UL) /*!< ADC in multimode slave state, controlled by another ADC master (when feature available) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @brief ADC handle Structure definition\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __ADC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n{\r\n ADC_TypeDef *Instance; /*!< Register base address */\r\n ADC_InitTypeDef Init; /*!< ADC initialization parameters and regular conversions setting */\r\n DMA_HandleTypeDef *DMA_Handle; /*!< Pointer DMA Handler */\r\n HAL_LockTypeDef Lock; /*!< ADC locking object */\r\n __IO uint32_t State; /*!< ADC communication state (bitmap of ADC states) */\r\n __IO uint32_t ErrorCode; /*!< ADC Error code */\r\n ADC_InjectionConfigTypeDef InjectionConfig ; /*!< ADC injected channel configuration build-up structure */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion complete callback */\r\n void (* ConvHalfCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC conversion DMA half-transfer callback */\r\n void (* LevelOutOfWindowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 1 callback */\r\n void (* ErrorCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC error callback */\r\n void (* InjectedConvCpltCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected conversion complete callback */\r\n void (* InjectedQueueOverflowCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC group injected context queue overflow callback */\r\n void (* LevelOutOfWindow2Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 2 callback */\r\n void (* LevelOutOfWindow3Callback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC analog watchdog 3 callback */\r\n void (* EndOfSamplingCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC end of sampling callback */\r\n void (* MspInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp Init callback */\r\n void (* MspDeInitCallback)(struct __ADC_HandleTypeDef *hadc); /*!< ADC Msp DeInit callback */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n} ADC_HandleTypeDef;\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL ADC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_ADC_CONVERSION_COMPLETE_CB_ID = 0x00U, /*!< ADC conversion complete callback ID */\r\n HAL_ADC_CONVERSION_HALF_CB_ID = 0x01U, /*!< ADC conversion DMA half-transfer callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID = 0x02U, /*!< ADC analog watchdog 1 callback ID */\r\n HAL_ADC_ERROR_CB_ID = 0x03U, /*!< ADC error callback ID */\r\n HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID = 0x04U, /*!< ADC group injected conversion complete callback ID */\r\n HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID = 0x05U, /*!< ADC group injected context queue overflow callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID = 0x06U, /*!< ADC analog watchdog 2 callback ID */\r\n HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID = 0x07U, /*!< ADC analog watchdog 3 callback ID */\r\n HAL_ADC_END_OF_SAMPLING_CB_ID = 0x08U, /*!< ADC end of sampling callback ID */\r\n HAL_ADC_MSPINIT_CB_ID = 0x09U, /*!< ADC Msp Init callback ID */\r\n HAL_ADC_MSPDEINIT_CB_ID = 0x0AU /*!< ADC Msp DeInit callback ID */\r\n} HAL_ADC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL ADC Callback pointer definition\r\n */\r\ntypedef void (*pADC_CallbackTypeDef)(ADC_HandleTypeDef *hadc); /*!< pointer to a ADC callback function */\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Error_Code ADC Error Code\r\n * @{\r\n */\r\n#define HAL_ADC_ERROR_NONE (0x00U) /*!< No error */\r\n#define HAL_ADC_ERROR_INTERNAL (0x01U) /*!< ADC peripheral internal error (problem of clocking,\r\n enable/disable, erroneous state, ...) */\r\n#define HAL_ADC_ERROR_OVR (0x02U) /*!< Overrun error */\r\n#define HAL_ADC_ERROR_DMA (0x04U) /*!< DMA transfer error */\r\n#define HAL_ADC_ERROR_JQOVF (0x08U) /*!< Injected context queue overflow error */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define HAL_ADC_ERROR_INVALID_CALLBACK (0x10U) /*!< Invalid Callback error */\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV1 (LL_ADC_CLOCK_SYNC_PCLK_DIV1) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV2 (LL_ADC_CLOCK_SYNC_PCLK_DIV2) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 2 */\r\n#define ADC_CLOCK_SYNC_PCLK_DIV4 (LL_ADC_CLOCK_SYNC_PCLK_DIV4) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 4 */\r\n\r\n#define ADC_CLOCK_ASYNC_DIV1 (LL_ADC_CLOCK_ASYNC_DIV1) /*!< ADC asynchronous clock without prescaler */\r\n#define ADC_CLOCK_ASYNC_DIV2 (LL_ADC_CLOCK_ASYNC_DIV2) /*!< ADC asynchronous clock with prescaler division by 2 */\r\n#define ADC_CLOCK_ASYNC_DIV4 (LL_ADC_CLOCK_ASYNC_DIV4) /*!< ADC asynchronous clock with prescaler division by 4 */\r\n#define ADC_CLOCK_ASYNC_DIV6 (LL_ADC_CLOCK_ASYNC_DIV6) /*!< ADC asynchronous clock with prescaler division by 6 */\r\n#define ADC_CLOCK_ASYNC_DIV8 (LL_ADC_CLOCK_ASYNC_DIV8) /*!< ADC asynchronous clock with prescaler division by 8 */\r\n#define ADC_CLOCK_ASYNC_DIV10 (LL_ADC_CLOCK_ASYNC_DIV10) /*!< ADC asynchronous clock with prescaler division by 10 */\r\n#define ADC_CLOCK_ASYNC_DIV12 (LL_ADC_CLOCK_ASYNC_DIV12) /*!< ADC asynchronous clock with prescaler division by 12 */\r\n#define ADC_CLOCK_ASYNC_DIV16 (LL_ADC_CLOCK_ASYNC_DIV16) /*!< ADC asynchronous clock with prescaler division by 16 */\r\n#define ADC_CLOCK_ASYNC_DIV32 (LL_ADC_CLOCK_ASYNC_DIV32) /*!< ADC asynchronous clock with prescaler division by 32 */\r\n#define ADC_CLOCK_ASYNC_DIV64 (LL_ADC_CLOCK_ASYNC_DIV64) /*!< ADC asynchronous clock with prescaler division by 64 */\r\n#define ADC_CLOCK_ASYNC_DIV128 (LL_ADC_CLOCK_ASYNC_DIV128) /*!< ADC asynchronous clock with prescaler division by 128 */\r\n#define ADC_CLOCK_ASYNC_DIV256 (LL_ADC_CLOCK_ASYNC_DIV256) /*!< ADC asynchronous clock with prescaler division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define ADC_RESOLUTION_12B (LL_ADC_RESOLUTION_12B) /*!< ADC resolution 12 bits */\r\n#define ADC_RESOLUTION_10B (LL_ADC_RESOLUTION_10B) /*!< ADC resolution 10 bits */\r\n#define ADC_RESOLUTION_8B (LL_ADC_RESOLUTION_8B) /*!< ADC resolution 8 bits */\r\n#define ADC_RESOLUTION_6B (LL_ADC_RESOLUTION_6B) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_DATA_ALIGN ADC conversion data alignment\r\n * @{\r\n */\r\n#define ADC_DATAALIGN_RIGHT (LL_ADC_DATA_ALIGN_RIGHT)/*!< ADC conversion data alignment: right aligned (alignment on data register LSB bit 0)*/\r\n#define ADC_DATAALIGN_LEFT (LL_ADC_DATA_ALIGN_LEFT) /*!< ADC conversion data alignment: left aligned (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Scan_mode ADC sequencer scan mode\r\n * @{\r\n */\r\n#define ADC_SCAN_DISABLE (0x00000000UL) /*!< Scan mode disabled */\r\n#define ADC_SCAN_ENABLE (0x00000001UL) /*!< Scan mode enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_source ADC group regular trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_SOFTWARE_START (LL_ADC_REG_TRIG_SOFTWARE) /*!< ADC group regular conversion trigger internal: SW start. */\r\n#define ADC_EXTERNALTRIG_T1_TRGO (LL_ADC_REG_TRIG_EXT_TIM1_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC1 (LL_ADC_REG_TRIG_EXT_TIM1_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC2 (LL_ADC_REG_TRIG_EXT_TIM1_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T1_CC3 (LL_ADC_REG_TRIG_EXT_TIM1_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_TRGO (LL_ADC_REG_TRIG_EXT_TIM2_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC1 (LL_ADC_REG_TRIG_EXT_TIM2_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC2 (LL_ADC_REG_TRIG_EXT_TIM2_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T2_CC3 (LL_ADC_REG_TRIG_EXT_TIM2_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM2 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_TRGO (LL_ADC_REG_TRIG_EXT_TIM3_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_CC1 (LL_ADC_REG_TRIG_EXT_TIM3_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T3_CC4 (LL_ADC_REG_TRIG_EXT_TIM3_CH4) /*!< ADC group regular conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_TRGO (LL_ADC_REG_TRIG_EXT_TIM4_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_CC1 (LL_ADC_REG_TRIG_EXT_TIM4_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM4 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T4_CC4 (LL_ADC_REG_TRIG_EXT_TIM4_CH4) /*!< ADC group regular conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T6_TRGO (LL_ADC_REG_TRIG_EXT_TIM6_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T7_TRGO (LL_ADC_REG_TRIG_EXT_TIM7_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_TRGO (LL_ADC_REG_TRIG_EXT_TIM8_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T8_CC1 (LL_ADC_REG_TRIG_EXT_TIM8_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM8 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T15_TRGO (LL_ADC_REG_TRIG_EXT_TIM15_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_TRGO (LL_ADC_REG_TRIG_EXT_TIM20_TRGO) /*!< ADC group regular conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_TRGO2 (LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) /*!< ADC group regular conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC1 (LL_ADC_REG_TRIG_EXT_TIM20_CH1) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC2 (LL_ADC_REG_TRIG_EXT_TIM20_CH2) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_T20_CC3 (LL_ADC_REG_TRIG_EXT_TIM20_CH3) /*!< ADC group regular conversion trigger from external peripheral: TIM20 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG1 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG2 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG3 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG4 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG5 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG6 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG7 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG8 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG9 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_HRTIM_TRG10 (LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) /*!< ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_EXT_IT2 (LL_ADC_REG_TRIG_EXT_EXTI_LINE2) /*!< ADC group regular conversion trigger from external peripheral: external interrupt line 2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_EXT_IT11 (LL_ADC_REG_TRIG_EXT_EXTI_LINE11) /*!< ADC group regular conversion trigger from external peripheral: external interrupt line 11. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIG_LPTIM_OUT (LL_ADC_REG_TRIG_EXT_LPTIM_OUT) /*!< ADC group regular conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_external_trigger_edge ADC group regular trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGCONVEDGE_NONE (0x00000000UL) /*!< Regular conversions hardware trigger detection disabled */\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISING (LL_ADC_REG_TRIG_EXT_RISING) /*!< ADC group regular conversion trigger polarity set to rising edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_FALLING (LL_ADC_REG_TRIG_EXT_FALLING) /*!< ADC group regular conversion trigger polarity set to falling edge */\r\n#define ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING (LL_ADC_REG_TRIG_EXT_RISINGFALLING) /*!< ADC group regular conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_regular_sampling_mode ADC group regular sampling mode\r\n * @{\r\n */\r\n#define ADC_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration is defined using @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME */\r\n#define ADC_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time (see @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define ADC_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is controlled by trigger events:\r\n Trigger rising edge = start sampling\r\n Trigger falling edge = stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_EOCSelection ADC sequencer end of unitary conversion or sequence conversions\r\n * @{\r\n */\r\n#define ADC_EOC_SINGLE_CONV (ADC_ISR_EOC) /*!< End of unitary conversion flag */\r\n#define ADC_EOC_SEQ_CONV (ADC_ISR_EOS) /*!< End of sequence conversions flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define ADC_OVR_DATA_PRESERVED (LL_ADC_REG_OVR_DATA_PRESERVED) /*!< ADC group regular behavior in case of overrun: data preserved */\r\n#define ADC_OVR_DATA_OVERWRITTEN (LL_ADC_REG_OVR_DATA_OVERWRITTEN) /*!< ADC group regular behavior in case of overrun: data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_REGULAR_RANK_1 (LL_ADC_REG_RANK_1) /*!< ADC group regular sequencer rank 1 */\r\n#define ADC_REGULAR_RANK_2 (LL_ADC_REG_RANK_2) /*!< ADC group regular sequencer rank 2 */\r\n#define ADC_REGULAR_RANK_3 (LL_ADC_REG_RANK_3) /*!< ADC group regular sequencer rank 3 */\r\n#define ADC_REGULAR_RANK_4 (LL_ADC_REG_RANK_4) /*!< ADC group regular sequencer rank 4 */\r\n#define ADC_REGULAR_RANK_5 (LL_ADC_REG_RANK_5) /*!< ADC group regular sequencer rank 5 */\r\n#define ADC_REGULAR_RANK_6 (LL_ADC_REG_RANK_6) /*!< ADC group regular sequencer rank 6 */\r\n#define ADC_REGULAR_RANK_7 (LL_ADC_REG_RANK_7) /*!< ADC group regular sequencer rank 7 */\r\n#define ADC_REGULAR_RANK_8 (LL_ADC_REG_RANK_8) /*!< ADC group regular sequencer rank 8 */\r\n#define ADC_REGULAR_RANK_9 (LL_ADC_REG_RANK_9) /*!< ADC group regular sequencer rank 9 */\r\n#define ADC_REGULAR_RANK_10 (LL_ADC_REG_RANK_10) /*!< ADC group regular sequencer rank 10 */\r\n#define ADC_REGULAR_RANK_11 (LL_ADC_REG_RANK_11) /*!< ADC group regular sequencer rank 11 */\r\n#define ADC_REGULAR_RANK_12 (LL_ADC_REG_RANK_12) /*!< ADC group regular sequencer rank 12 */\r\n#define ADC_REGULAR_RANK_13 (LL_ADC_REG_RANK_13) /*!< ADC group regular sequencer rank 13 */\r\n#define ADC_REGULAR_RANK_14 (LL_ADC_REG_RANK_14) /*!< ADC group regular sequencer rank 14 */\r\n#define ADC_REGULAR_RANK_15 (LL_ADC_REG_RANK_15) /*!< ADC group regular sequencer rank 15 */\r\n#define ADC_REGULAR_RANK_16 (LL_ADC_REG_RANK_16) /*!< ADC group regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define ADC_SAMPLETIME_2CYCLES_5 (LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_6CYCLES_5 (LL_ADC_SAMPLINGTIME_6CYCLES_5) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_12CYCLES_5 (LL_ADC_SAMPLINGTIME_12CYCLES_5) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_24CYCLES_5 (LL_ADC_SAMPLINGTIME_24CYCLES_5) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_47CYCLES_5 (LL_ADC_SAMPLINGTIME_47CYCLES_5) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_92CYCLES_5 (LL_ADC_SAMPLINGTIME_92CYCLES_5) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_247CYCLES_5 (LL_ADC_SAMPLINGTIME_247CYCLES_5) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_640CYCLES_5 (LL_ADC_SAMPLINGTIME_640CYCLES_5) /*!< Sampling time 640.5 ADC clock cycles */\r\n#define ADC_SAMPLETIME_3CYCLES_5 (ADC_SMPR1_SMPPLUS | LL_ADC_SAMPLINGTIME_2CYCLES_5) /*!< Sampling time 3.5 ADC clock cycles. If selected, this sampling time replaces all sampling time 2.5 ADC clock cycles. These 2 sampling times cannot be used simultaneously. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n/* Note: VrefInt, TempSensor and Vbat internal channels are not available on */\r\n/* all ADC instances (refer to Reference Manual). */\r\n#define ADC_CHANNEL_0 (LL_ADC_CHANNEL_0) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN0 */\r\n#define ADC_CHANNEL_1 (LL_ADC_CHANNEL_1) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN1 */\r\n#define ADC_CHANNEL_2 (LL_ADC_CHANNEL_2) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN2 */\r\n#define ADC_CHANNEL_3 (LL_ADC_CHANNEL_3) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN3 */\r\n#define ADC_CHANNEL_4 (LL_ADC_CHANNEL_4) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN4 */\r\n#define ADC_CHANNEL_5 (LL_ADC_CHANNEL_5) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN5 */\r\n#define ADC_CHANNEL_6 (LL_ADC_CHANNEL_6) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN6 */\r\n#define ADC_CHANNEL_7 (LL_ADC_CHANNEL_7) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN7 */\r\n#define ADC_CHANNEL_8 (LL_ADC_CHANNEL_8) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN8 */\r\n#define ADC_CHANNEL_9 (LL_ADC_CHANNEL_9) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN9 */\r\n#define ADC_CHANNEL_10 (LL_ADC_CHANNEL_10) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN10 */\r\n#define ADC_CHANNEL_11 (LL_ADC_CHANNEL_11) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN11 */\r\n#define ADC_CHANNEL_12 (LL_ADC_CHANNEL_12) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN12 */\r\n#define ADC_CHANNEL_13 (LL_ADC_CHANNEL_13) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN13 */\r\n#define ADC_CHANNEL_14 (LL_ADC_CHANNEL_14) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN14 */\r\n#define ADC_CHANNEL_15 (LL_ADC_CHANNEL_15) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN15 */\r\n#define ADC_CHANNEL_16 (LL_ADC_CHANNEL_16) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN16 */\r\n#define ADC_CHANNEL_17 (LL_ADC_CHANNEL_17) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN17 */\r\n#define ADC_CHANNEL_18 (LL_ADC_CHANNEL_18) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN18 */\r\n#define ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_VREFINT) /*!< ADC internal channel connected to VrefInt: Internal voltage reference. On this STM32 series, ADC channel available on all instances but ADC2. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_TEMPSENSOR_ADC1) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_TEMPSENSOR_ADC5) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availaibility */\r\n#define ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_VBAT) /*!< ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda. On this STM32 series, ADC channel available on all ADC instances but ADC2 & ADC4. Refer to device datasheet for ADC4 availaibility */\r\n#define ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_VOPAMP1) /*!< ADC internal channel connected to OPAMP1 output. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_VOPAMP2) /*!< ADC internal channel connected to OPAMP2 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_VOPAMP3_ADC2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_VOPAMP3_ADC3) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC3 instance. Refer to device datasheet for ADC3 availability */\r\n#define ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_VOPAMP4) /*!< ADC internal channel connected to OPAMP4 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_VOPAMP5) /*!< ADC internal channel connected to OPAMP5 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availability */\r\n#define ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_VOPAMP6) /*!< ADC internal channel connected to OPAMP6 output. On this STM32 series, ADC channel available only on ADC4 instance. Refer to device datasheet for ADC4 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_AWD_NUMBER Analog watchdog - Analog watchdog number\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_1 (LL_ADC_AWD1) /*!< ADC analog watchdog number 1 */\r\n#define ADC_ANALOGWATCHDOG_2 (LL_ADC_AWD2) /*!< ADC analog watchdog number 2 */\r\n#define ADC_ANALOGWATCHDOG_3 (LL_ADC_AWD3) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_filtering_config ADC Analog Watchdog filtering configuration\r\n * @{\r\n */\r\n#define ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC analog wathdog no filtering, one out-of-window sample is needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_2SAMPLES ((ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 2 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_3SAMPLES ((ADC_TR1_AWDFILT_1)) /*!< ADC analog wathdog 3 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_4SAMPLES ((ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 4 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_5SAMPLES ((ADC_TR1_AWDFILT_2)) /*!< ADC analog wathdog 5 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_6SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 6 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_7SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1)) /*!< ADC analog wathdog 7 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define ADC_AWD_FILTERING_8SAMPLES ((ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0)) /*!< ADC analog wathdog 8 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_analog_watchdog_mode ADC Analog Watchdog Mode\r\n * @{\r\n */\r\n#define ADC_ANALOGWATCHDOG_NONE (0x00000000UL) /*!< No analog watchdog selected */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REG (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN) /*!< Analog watchdog applied to a regular group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_INJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to an injected group single channel */\r\n#define ADC_ANALOGWATCHDOG_SINGLE_REGINJEC (ADC_CFGR_AWD1SGL | ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to a regular and injected groups single channel */\r\n#define ADC_ANALOGWATCHDOG_ALL_REG (ADC_CFGR_AWD1EN) /*!< Analog watchdog applied to regular group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_INJEC (ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to injected group all channels */\r\n#define ADC_ANALOGWATCHDOG_ALL_REGINJEC (ADC_CFGR_AWD1EN | ADC_CFGR_JAWD1EN) /*!< Analog watchdog applied to regular and injected groups all channels */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n#define ADC_OVERSAMPLING_RATIO_2 (LL_ADC_OVS_RATIO_2) /*!< ADC oversampling ratio of 2 (2 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_4 (LL_ADC_OVS_RATIO_4) /*!< ADC oversampling ratio of 4 (4 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_8 (LL_ADC_OVS_RATIO_8) /*!< ADC oversampling ratio of 8 (8 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_16 (LL_ADC_OVS_RATIO_16) /*!< ADC oversampling ratio of 16 (16 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_32 (LL_ADC_OVS_RATIO_32) /*!< ADC oversampling ratio of 32 (32 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_64 (LL_ADC_OVS_RATIO_64) /*!< ADC oversampling ratio of 64 (64 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_128 (LL_ADC_OVS_RATIO_128) /*!< ADC oversampling ratio of 128 (128 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define ADC_OVERSAMPLING_RATIO_256 (LL_ADC_OVS_RATIO_256) /*!< ADC oversampling ratio of 256 (256 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SHIFT Oversampling - Data shift\r\n * @{\r\n */\r\n#define ADC_RIGHTBITSHIFT_NONE (LL_ADC_OVS_SHIFT_NONE) /*!< ADC oversampling no shift (sum of the ADC conversions data is not divided to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_1 (LL_ADC_OVS_SHIFT_RIGHT_1) /*!< ADC oversampling shift of 1 (sum of the ADC conversions data is divided by 2 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_2 (LL_ADC_OVS_SHIFT_RIGHT_2) /*!< ADC oversampling shift of 2 (sum of the ADC conversions data is divided by 4 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_3 (LL_ADC_OVS_SHIFT_RIGHT_3) /*!< ADC oversampling shift of 3 (sum of the ADC conversions data is divided by 8 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_4 (LL_ADC_OVS_SHIFT_RIGHT_4) /*!< ADC oversampling shift of 4 (sum of the ADC conversions data is divided by 16 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_5 (LL_ADC_OVS_SHIFT_RIGHT_5) /*!< ADC oversampling shift of 5 (sum of the ADC conversions data is divided by 32 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_6 (LL_ADC_OVS_SHIFT_RIGHT_6) /*!< ADC oversampling shift of 6 (sum of the ADC conversions data is divided by 64 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_7 (LL_ADC_OVS_SHIFT_RIGHT_7) /*!< ADC oversampling shift of 7 (sum of the ADC conversions data is divided by 128 to result as the ADC oversampling conversion data) */\r\n#define ADC_RIGHTBITSHIFT_8 (LL_ADC_OVS_SHIFT_RIGHT_8) /*!< ADC oversampling shift of 8 (sum of the ADC conversions data is divided by 256 to result as the ADC oversampling conversion data) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define ADC_TRIGGEREDMODE_SINGLE_TRIGGER (LL_ADC_OVS_REG_CONT) /*!< ADC oversampling discontinuous mode: continuous mode (all conversions of oversampling ratio are done from 1 trigger) */\r\n#define ADC_TRIGGEREDMODE_MULTI_TRIGGER (LL_ADC_OVS_REG_DISCONT) /*!< ADC oversampling discontinuous mode: discontinuous mode (each conversion of oversampling ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OVS_SCOPE_REG Oversampling - Oversampling scope for ADC group regular\r\n * @{\r\n */\r\n#define ADC_REGOVERSAMPLING_CONTINUED_MODE (LL_ADC_OVS_GRP_REGULAR_CONTINUED) /*!< Oversampling buffer maintained during injection sequence */\r\n#define ADC_REGOVERSAMPLING_RESUMED_MODE (LL_ADC_OVS_GRP_REGULAR_RESUMED) /*!< Oversampling buffer zeroed during injection sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Event_type ADC Event type\r\n * @{\r\n */\r\n#define ADC_EOSMP_EVENT (ADC_FLAG_EOSMP) /*!< ADC End of Sampling event */\r\n#define ADC_AWD1_EVENT (ADC_FLAG_AWD1) /*!< ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 series) */\r\n#define ADC_AWD2_EVENT (ADC_FLAG_AWD2) /*!< ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 series) */\r\n#define ADC_AWD3_EVENT (ADC_FLAG_AWD3) /*!< ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 series) */\r\n#define ADC_OVR_EVENT (ADC_FLAG_OVR) /*!< ADC overrun event */\r\n#define ADC_JQOVF_EVENT (ADC_FLAG_JQOVF) /*!< ADC Injected Context Queue Overflow event */\r\n/**\r\n * @}\r\n */\r\n#define ADC_AWD_EVENT ADC_AWD1_EVENT /*!< ADC Analog watchdog 1 event: Naming for compatibility with other STM32 devices having only one analog watchdog */\r\n\r\n/** @defgroup ADC_interrupts_definition ADC interrupts definition\r\n * @{\r\n */\r\n#define ADC_IT_RDY ADC_IER_ADRDYIE /*!< ADC Ready interrupt source */\r\n#define ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC End of sampling interrupt source */\r\n#define ADC_IT_EOC ADC_IER_EOCIE /*!< ADC End of regular conversion interrupt source */\r\n#define ADC_IT_EOS ADC_IER_EOSIE /*!< ADC End of regular sequence of conversions interrupt source */\r\n#define ADC_IT_OVR ADC_IER_OVRIE /*!< ADC overrun interrupt source */\r\n#define ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC End of injected conversion interrupt source */\r\n#define ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC End of injected sequence of conversions interrupt source */\r\n#define ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC Analog watchdog 1 interrupt source (main analog watchdog) */\r\n#define ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC Analog watchdog 2 interrupt source (additional analog watchdog) */\r\n#define ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC Analog watchdog 3 interrupt source (additional analog watchdog) */\r\n#define ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC Injected Context Queue Overflow interrupt source */\r\n\r\n#define ADC_IT_AWD ADC_IT_AWD1 /*!< ADC Analog watchdog 1 interrupt source: naming for compatibility with other STM32 devices having only one analog watchdog */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_flags_definition ADC flags definition\r\n * @{\r\n */\r\n#define ADC_FLAG_RDY ADC_ISR_ADRDY /*!< ADC Ready flag */\r\n#define ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC End of Sampling flag */\r\n#define ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC End of Regular Conversion flag */\r\n#define ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC End of Regular sequence of Conversions flag */\r\n#define ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC overrun flag */\r\n#define ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC End of Injected Conversion flag */\r\n#define ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC End of Injected sequence of Conversions flag */\r\n#define ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC Analog watchdog 1 flag (main analog watchdog) */\r\n#define ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC Analog watchdog 2 flag (additional analog watchdog) */\r\n#define ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC Analog watchdog 3 flag (additional analog watchdog) */\r\n#define ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC Injected Context Queue Overflow flag */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Return resolution bits in CFGR register RES[1:0] field.\r\n * @param __HANDLE__ ADC handle\r\n * @retval Value of bitfield RES in CFGR register.\r\n */\r\n#define ADC_GET_RESOLUTION(__HANDLE__) \\\r\n (LL_ADC_GetResolution((__HANDLE__)->Instance))\r\n\r\n/**\r\n * @brief Clear ADC error code (set it to no error code \"HAL_ADC_ERROR_NONE\").\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#define ADC_CLEAR_ERRORCODE(__HANDLE__) ((__HANDLE__)->ErrorCode = HAL_ADC_ERROR_NONE)\r\n\r\n/**\r\n * @brief Simultaneously clear and set specific bits of the handle State.\r\n * @note ADC_STATE_CLR_SET() macro is merely aliased to generic macro MODIFY_REG(),\r\n * the first parameter is the ADC handle State, the second parameter is the\r\n * bit field to clear, the third and last parameter is the bit field to set.\r\n * @retval None\r\n */\r\n#define ADC_STATE_CLR_SET MODIFY_REG\r\n\r\n/**\r\n * @brief Verify that a given value is aligned with the ADC resolution range.\r\n * @param __RESOLUTION__ ADC resolution (12, 10, 8 or 6 bits).\r\n * @param __ADC_VALUE__ value checked against the resolution.\r\n * @retval SET (__ADC_VALUE__ in line with __RESOLUTION__) or RESET (__ADC_VALUE__ not in line with __RESOLUTION__)\r\n */\r\n#define IS_ADC_RANGE(__RESOLUTION__, __ADC_VALUE__) \\\r\n ((__ADC_VALUE__) <= __LL_ADC_DIGITAL_SCALE(__RESOLUTION__))\r\n\r\n/**\r\n * @brief Verify the length of the scheduled regular conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable regular conversions) or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1UL)) && ((__LENGTH__) <= (16UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the number of scheduled regular conversions in discontinuous mode.\r\n * @param NUMBER number of scheduled regular conversions in discontinuous mode.\r\n * @retval SET (NUMBER is within the maximum number of regular conversions in discontinuous mode) or RESET (NUMBER is null or too large)\r\n */\r\n#define IS_ADC_REGULAR_DISCONT_NUMBER(NUMBER) (((NUMBER) >= (1UL)) && ((NUMBER) <= (8UL)))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC clock setting.\r\n * @param __ADC_CLOCK__ programmed ADC clock.\r\n * @retval SET (__ADC_CLOCK__ is a valid value) or RESET (__ADC_CLOCK__ is invalid)\r\n */\r\n#define IS_ADC_CLOCKPRESCALER(__ADC_CLOCK__) (((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_SYNC_PCLK_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV1) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV2) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV4) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV6) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV8) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV10) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV12) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV16) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV32) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV64) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV128) || \\\r\n ((__ADC_CLOCK__) == ADC_CLOCK_ASYNC_DIV256) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting.\r\n * @param __RESOLUTION__ programmed ADC resolution.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_12B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_10B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC resolution setting when limited to 6 or 8 bits.\r\n * @param __RESOLUTION__ programmed ADC resolution when limited to 6 or 8 bits.\r\n * @retval SET (__RESOLUTION__ is a valid value) or RESET (__RESOLUTION__ is invalid)\r\n */\r\n#define IS_ADC_RESOLUTION_8_6_BITS(__RESOLUTION__) (((__RESOLUTION__) == ADC_RESOLUTION_8B) || \\\r\n ((__RESOLUTION__) == ADC_RESOLUTION_6B) )\r\n\r\n/**\r\n * @brief Verify the ADC converted data alignment.\r\n * @param __ALIGN__ programmed ADC converted data alignment.\r\n * @retval SET (__ALIGN__ is a valid value) or RESET (__ALIGN__ is invalid)\r\n */\r\n#define IS_ADC_DATA_ALIGN(__ALIGN__) (((__ALIGN__) == ADC_DATAALIGN_RIGHT) || \\\r\n ((__ALIGN__) == ADC_DATAALIGN_LEFT) )\r\n\r\n/**\r\n * @brief Verify the ADC gain compensation.\r\n * @param __GAIN_COMPENSATION__ programmed ADC gain compensation coefficient.\r\n * @retval SET (__GAIN_COMPENSATION__ is a valid value) or RESET (__GAIN_COMPENSATION__ is invalid)\r\n */\r\n#define IS_ADC_GAIN_COMPENSATION(__GAIN_COMPENSATION__) ((__GAIN_COMPENSATION__) <= 16393UL)\r\n\r\n/**\r\n * @brief Verify the ADC scan mode.\r\n * @param __SCAN_MODE__ programmed ADC scan mode.\r\n * @retval SET (__SCAN_MODE__ is valid) or RESET (__SCAN_MODE__ is invalid)\r\n */\r\n#define IS_ADC_SCAN_MODE(__SCAN_MODE__) (((__SCAN_MODE__) == ADC_SCAN_DISABLE) || \\\r\n ((__SCAN_MODE__) == ADC_SCAN_ENABLE) )\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for regular group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIG_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGCONVEDGE_RISINGFALLING) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __HANDLE__ ADC handle\r\n * @param __REGTRIG__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__REGTRIG__ is a valid value) or RESET (__REGTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG5) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG6) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG7) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG8) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG9) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG10) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_HRTIM_TRG4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIG(__HANDLE__, __REGTRIG__) (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T6_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T7_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T15_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_TRGO2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T1_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC4) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC2) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T20_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT11))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T2_CC3) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T3_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T4_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_T8_CC1) || \\\r\n ((__REGTRIG__) == ADC_EXTERNALTRIG_EXT_IT2))) || \\\r\n ((__REGTRIG__) == ADC_SOFTWARE_START) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions external trigger.\r\n * @param __SAMPLINGMODE__ programmed ADC regular conversions external trigger.\r\n * @retval SET (__SAMPLINGMODE__ is a valid value) or RESET (__SAMPLINGMODE__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLINGMODE(__SAMPLINGMODE__) (((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_NORMAL) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_BULB) || \\\r\n ((__SAMPLINGMODE__) == ADC_SAMPLING_MODE_TRIGGER_CONTROLED) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions check for converted data availability.\r\n * @param __EOC_SELECTION__ converted data availability check.\r\n * @retval SET (__EOC_SELECTION__ is a valid value) or RESET (__EOC_SELECTION__ is invalid)\r\n */\r\n#define IS_ADC_EOC_SELECTION(__EOC_SELECTION__) (((__EOC_SELECTION__) == ADC_EOC_SINGLE_CONV) || \\\r\n ((__EOC_SELECTION__) == ADC_EOC_SEQ_CONV) )\r\n\r\n/**\r\n * @brief Verify the ADC regular conversions overrun handling.\r\n * @param __OVR__ ADC regular conversions overrun handling.\r\n * @retval SET (__OVR__ is a valid value) or RESET (__OVR__ is invalid)\r\n */\r\n#define IS_ADC_OVERRUN(__OVR__) (((__OVR__) == ADC_OVR_DATA_PRESERVED) || \\\r\n ((__OVR__) == ADC_OVR_DATA_OVERWRITTEN) )\r\n\r\n/**\r\n * @brief Verify the ADC conversions sampling time.\r\n * @param __TIME__ ADC conversions sampling time.\r\n * @retval SET (__TIME__ is a valid value) or RESET (__TIME__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLE_TIME(__TIME__) (((__TIME__) == ADC_SAMPLETIME_2CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_3CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_6CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_12CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_24CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_47CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_92CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_247CYCLES_5) || \\\r\n ((__TIME__) == ADC_SAMPLETIME_640CYCLES_5) )\r\n\r\n/**\r\n * @brief Verify the ADC regular channel setting.\r\n * @param __CHANNEL__ programmed ADC regular channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_REGULAR_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_REGULAR_RANK_1 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_2 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_3 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_4 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_5 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_6 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_7 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_8 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_9 ) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_10) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_11) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_12) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_13) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_14) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_15) || \\\r\n ((__CHANNEL__) == ADC_REGULAR_RANK_16) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Fixed timeout values for ADC conversion (including sampling time) */\r\n/* Maximum sampling time is 640.5 ADC clock cycle (SMPx[2:0] = 0b111 */\r\n/* Maximum conversion time is 12.5 + Maximum sampling time */\r\n/* or 12.5 + 640.5 = 653 ADC clock cycles */\r\n/* Minimum ADC Clock frequency is 0.14 MHz */\r\n/* Maximum conversion time is */\r\n/* 653 / 0.14 MHz = 4.66 ms */\r\n#define ADC_STOP_CONVERSION_TIMEOUT ( 5UL) /*!< ADC stop time-out value */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Maximum delay is 120us (refer device datasheet, parameter tSTART). */\r\n/* Unit: us */\r\n#define ADC_TEMPSENSOR_DELAY_US (LL_ADC_DELAY_TEMPSENSOR_STAB_US)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n/* Macro for internal HAL driver usage, and possibly can be used into code of */\r\n/* final user. */\r\n\r\n/** @defgroup ADC_HAL_EM_HANDLE_IT_FLAG HAL ADC macro to manage HAL ADC handle, IT and flags.\r\n * @{\r\n */\r\n\r\n/** @brief Reset ADC handle state.\r\n * @param __HANDLE__ ADC handle\r\n * @retval None\r\n */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->State = HAL_ADC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_ADC_RESET_HANDLE_STATE(__HANDLE__) \\\r\n ((__HANDLE__)->State = HAL_ADC_STATE_RESET)\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_ENABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable ADC interrupt.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC Interrupt\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval None\r\n */\r\n#define __HAL_ADC_DISABLE_IT(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Checks if the specified ADC interrupt source is enabled or disabled.\r\n * @param __HANDLE__ ADC handle\r\n * @param __INTERRUPT__ ADC interrupt source to check\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_IT_RDY ADC Ready interrupt source\r\n * @arg @ref ADC_IT_EOSMP ADC End of Sampling interrupt source\r\n * @arg @ref ADC_IT_EOC ADC End of Regular Conversion interrupt source\r\n * @arg @ref ADC_IT_EOS ADC End of Regular sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_OVR ADC overrun interrupt source\r\n * @arg @ref ADC_IT_JEOC ADC End of Injected Conversion interrupt source\r\n * @arg @ref ADC_IT_JEOS ADC End of Injected sequence of Conversions interrupt source\r\n * @arg @ref ADC_IT_AWD1 ADC Analog watchdog 1 interrupt source (main analog watchdog)\r\n * @arg @ref ADC_IT_AWD2 ADC Analog watchdog 2 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_AWD3 ADC Analog watchdog 3 interrupt source (additional analog watchdog)\r\n * @arg @ref ADC_IT_JQOVF ADC Injected Context Queue Overflow interrupt source.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_ADC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) \\\r\n (((__HANDLE__)->Instance->IER & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified ADC flag is set or not.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval State of flag (TRUE or FALSE).\r\n */\r\n#define __HAL_ADC_GET_FLAG(__HANDLE__, __FLAG__) \\\r\n ((((__HANDLE__)->Instance->ISR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the specified ADC flag.\r\n * @param __HANDLE__ ADC handle\r\n * @param __FLAG__ ADC flag\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_FLAG_RDY ADC Ready flag\r\n * @arg @ref ADC_FLAG_EOSMP ADC End of Sampling flag\r\n * @arg @ref ADC_FLAG_EOC ADC End of Regular Conversion flag\r\n * @arg @ref ADC_FLAG_EOS ADC End of Regular sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_OVR ADC overrun flag\r\n * @arg @ref ADC_FLAG_JEOC ADC End of Injected Conversion flag\r\n * @arg @ref ADC_FLAG_JEOS ADC End of Injected sequence of Conversions flag\r\n * @arg @ref ADC_FLAG_AWD1 ADC Analog watchdog 1 flag (main analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD2 ADC Analog watchdog 2 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_AWD3 ADC Analog watchdog 3 flag (additional analog watchdog)\r\n * @arg @ref ADC_FLAG_JQOVF ADC Injected Context Queue Overflow flag.\r\n * @retval None\r\n */\r\n/* Note: bit cleared bit by writing 1 (writing 0 has no effect on any bit of register ISR) */\r\n#define __HAL_ADC_CLEAR_FLAG(__HANDLE__, __FLAG__) \\\r\n (((__HANDLE__)->Instance->ISR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EM_HELPER_MACRO HAL ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals ADC_CHANNEL_x.\r\n * @note Example:\r\n * __HAL_ADC_CHANNEL_TO_DECIMAL_NB(ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __HAL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_TO_DECIMAL_NB((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __HAL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __HAL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n __LL_ADC_DECIMAL_NB_TO_CHANNEL((__DECIMAL_NB__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * ADC_CHANNEL_1, ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (ADC_CHANNEL_1, ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (ADC_CHANNEL_VREFINT, ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1 (8)\r\n * @arg @ref ADC_CHANNEL_2 (8)\r\n * @arg @ref ADC_CHANNEL_3 (8)\r\n * @arg @ref ADC_CHANNEL_4 (8)\r\n * @arg @ref ADC_CHANNEL_5 (8)\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_0\r\n * @arg @ref ADC_CHANNEL_1\r\n * @arg @ref ADC_CHANNEL_2\r\n * @arg @ref ADC_CHANNEL_3\r\n * @arg @ref ADC_CHANNEL_4\r\n * @arg @ref ADC_CHANNEL_5\r\n * @arg @ref ADC_CHANNEL_6\r\n * @arg @ref ADC_CHANNEL_7\r\n * @arg @ref ADC_CHANNEL_8\r\n * @arg @ref ADC_CHANNEL_9\r\n * @arg @ref ADC_CHANNEL_10\r\n * @arg @ref ADC_CHANNEL_11\r\n * @arg @ref ADC_CHANNEL_12\r\n * @arg @ref ADC_CHANNEL_13\r\n * @arg @ref ADC_CHANNEL_14\r\n * @arg @ref ADC_CHANNEL_15\r\n * @arg @ref ADC_CHANNEL_16\r\n * @arg @ref ADC_CHANNEL_17\r\n * @arg @ref ADC_CHANNEL_18\r\n */\r\n#define __HAL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL((__CHANNEL__))\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (ADC_CHANNEL_VREFINT,\r\n * ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (ADC_CHANNEL_1, ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref ADC_CHANNEL_VBAT (6)\r\n * @arg @ref ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#define __HAL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE((__ADC_INSTANCE__), (__CHANNEL__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __HAL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE((__ADC_MULTI_MASTER_SLAVE__), (__ADC_MULTI_CONV_DATA__))\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#define __HAL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n __LL_ADC_COMMON_INSTANCE((__ADCx__))\r\n\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#define __HAL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE((__ADCXY_COMMON__))\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value\r\n */\r\n#define __HAL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n __LL_ADC_DIGITAL_SCALE((__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of to the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __HAL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n__LL_ADC_CONVERT_DATA_RESOLUTION((__DATA__),\\\r\n (__ADC_RESOLUTION_CURRENT__),\\\r\n (__ADC_RESOLUTION_TARGET__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __HAL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_DATA_TO_VOLTAGE((__VREFANALOG_VOLTAGE__),\\\r\n (__ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __HAL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_VREFANALOG_VOLTAGE((__VREFINT_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE((__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value (at temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to device datasheet parameter \"V30\" (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage (see parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_RESOLUTION_12B\r\n * @arg @ref ADC_RESOLUTION_10B\r\n * @arg @ref ADC_RESOLUTION_8B\r\n * @arg @ref ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __HAL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n__LL_ADC_CALC_TEMPERATURE_TYP_PARAMS((__TEMPSENSOR_TYP_AVGSLOPE__),\\\r\n (__TEMPSENSOR_TYP_CALX_V__),\\\r\n (__TEMPSENSOR_CALX_TEMP__),\\\r\n (__VREFANALOG_VOLTAGE__),\\\r\n (__TEMPSENSOR_ADC_DATA__),\\\r\n (__ADC_RESOLUTION__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include ADC HAL Extended module */\r\n#include \"stm32g4xx_hal_adc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions ****************************/\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspInit(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc);\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group2\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n/* Non-blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC sampling control */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption and DMA) */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, ADC_ChannelConfTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc, ADC_AnalogWDGConfTypeDef *AnalogWDGConfig);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions *************************************************/\r\n/** @addtogroup ADC_Exported_Functions_Group4\r\n * @{\r\n */\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions -----------------------------------------------------------*/\r\n/** @addtogroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup);\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc);\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma);\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_ADC_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_adc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC HAL extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_ADC_EX_H\r\n#define STM32G4xx_HAL_ADC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup ADCEx_Exported_Types ADC Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief ADC Injected Conversion Oversampling structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Ratio; /*!< Configures the oversampling ratio.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_RATIO */\r\n\r\n uint32_t RightBitShift; /*!< Configures the division coefficient for the Oversampler.\r\n This parameter can be a value of @ref ADC_HAL_EC_OVS_SHIFT */\r\n} ADC_InjOversamplingTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of ADC group injected and ADC channel affected to ADC group injected\r\n * @note Parameters of this structure are shared within 2 scopes:\r\n * - Scope channel: InjectedChannel, InjectedRank, InjectedSamplingTime , InjectedSingleDiff, InjectedOffsetNumber, InjectedOffset, InjectedOffsetSign, InjectedOffsetSaturation\r\n * - Scope ADC group injected (affects all channels of injected group): InjectedNbrOfConversion, InjectedDiscontinuousConvMode,\r\n * AutoInjectedConv, QueueInjectedContext, ExternalTrigInjecConv, ExternalTrigInjecConvEdge, InjecOversamplingMode, InjecOversampling.\r\n * @note The setting of these parameters by function HAL_ADCEx_InjectedConfigChannel() is conditioned to ADC state.\r\n * ADC state can be either:\r\n * - For all parameters: ADC disabled (this is the only possible ADC state to modify parameter 'InjectedSingleDiff')\r\n * - For parameters 'InjectedDiscontinuousConvMode', 'QueueInjectedContext', 'InjecOversampling': ADC enabled without conversion on going on injected group.\r\n * - For parameters 'InjectedSamplingTime', 'InjectedOffset', 'InjectedOffsetNumber', 'InjectedOffsetSign', 'InjectedOffsetSaturation', 'AutoInjectedConv': ADC enabled without conversion on going on regular and injected groups.\r\n * - For parameters 'InjectedChannel', 'InjectedRank', 'InjectedNbrOfConversion', 'ExternalTrigInjecConv', 'ExternalTrigInjecConvEdge': ADC enabled and while conversion on going\r\n * on ADC groups regular and injected.\r\n * If ADC is not in the appropriate state to modify some parameters, these parameters setting is bypassed\r\n * without error reporting (as it can be the expected behavior in case of intended action to update another parameter (which fulfills the ADC state condition) on the fly).\r\n */\r\ntypedef struct\r\n{\r\n uint32_t InjectedChannel; /*!< Specifies the channel to configure into ADC group injected.\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL\r\n Note: Depending on devices and ADC instances, some channels may not be available on device package pins. Refer to device datasheet for channels availability. */\r\n\r\n uint32_t InjectedRank; /*!< Specifies the rank in the ADC group injected sequencer.\r\n This parameter must be a value of @ref ADC_INJ_SEQ_RANKS.\r\n Note: to disable a channel or change order of conversion sequencer, rank containing a previous channel setting can be overwritten by\r\n the new channel setting (or parameter number of conversions adjusted) */\r\n\r\n uint32_t InjectedSamplingTime; /*!< Sampling time value to be set for the selected channel.\r\n Unit: ADC clock cycles.\r\n Conversion time is the addition of sampling time and processing time\r\n (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).\r\n This parameter can be a value of @ref ADC_HAL_EC_CHANNEL_SAMPLINGTIME.\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: In case of usage of internal measurement channels (VrefInt/Vbat/TempSensor),\r\n sampling time constraints must be respected (sampling time can be adjusted in function of ADC clock frequency and sampling time setting)\r\n Refer to device datasheet for timings values. */\r\n\r\n uint32_t InjectedSingleDiff; /*!< Selection of single-ended or differential input.\r\n In differential mode: Differential measurement is between the selected channel 'i' (positive input) and channel 'i+1' (negative input).\r\n Only channel 'i' has to be configured, channel 'i+1' is configured automatically.\r\n This parameter must be a value of @ref ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING.\r\n Caution: This parameter applies to a channel that can be used in a regular and/or injected group.\r\n It overwrites the last setting.\r\n Note: Refer to Reference Manual to ensure the selected channel is available in differential mode.\r\n Note: When configuring a channel 'i' in differential mode, the channel 'i+1' is not usable separately.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n If ADC is enabled, this parameter setting is bypassed without error reporting (as it can be the expected behavior in case\r\n of another parameter update on the fly) */\r\n\r\n uint32_t InjectedOffsetNumber; /*!< Selects the offset number.\r\n This parameter can be a value of @ref ADC_HAL_EC_OFFSET_NB.\r\n Caution: Only one offset is allowed per channel. This parameter overwrites the last setting. */\r\n\r\n uint32_t InjectedOffset; /*!< Defines the offset to be applied on the raw converted data.\r\n Offset value must be a positive number.\r\n Depending of ADC resolution selected (12, 10, 8 or 6 bits), this parameter must be a number\r\n between Min_Data = 0x000 and Max_Data = 0xFFF, 0x3FF, 0xFF or 0x3F respectively.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled\r\n without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t InjectedOffsetSign; /*!< Define if the offset should be subtracted (negative sign) or added (positive sign) from or to the raw converted data.\r\n This parameter can be a value of @ref ADCEx_OffsetSign.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n FunctionalState InjectedOffsetSaturation; /*!< Define if the offset should be saturated upon under or over flow.\r\n This parameter value can be ENABLE or DISABLE.\r\n Note: This parameter must be modified when no conversion is on going on both regular and injected groups (ADC disabled, or ADC enabled without continuous mode or external trigger that could launch a conversion). */\r\n\r\n uint32_t InjectedNbrOfConversion; /*!< Specifies the number of ranks that will be converted within the ADC group injected sequencer.\r\n To use the injected group sequencer and convert several ranks, parameter 'ScanConvMode' must be enabled.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 4.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState InjectedDiscontinuousConvMode; /*!< Specifies whether the conversions sequence of ADC group injected is performed in Complete-sequence/Discontinuous-sequence\r\n (main sequence subdivided in successive parts).\r\n Discontinuous mode is used only if sequencer is enabled (parameter 'ScanConvMode'). If sequencer is disabled, this parameter is discarded.\r\n Discontinuous mode can be enabled only if continuous mode is disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion).\r\n Note: For injected group, discontinuous mode converts the sequence channel by channel (discontinuous length fixed to 1 rank).\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState AutoInjectedConv; /*!< Enables or disables the selected ADC group injected automatic conversion after regular one\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: To use Automatic injected conversion, discontinuous mode must be disabled ('DiscontinuousConvMode' and 'InjectedDiscontinuousConvMode' set to DISABLE)\r\n Note: To use Automatic injected conversion, injected group external triggers must be disabled ('ExternalTrigInjecConv' set to ADC_INJECTED_SOFTWARE_START)\r\n Note: In case of DMA used with regular group: if DMA configured in normal mode (single shot) JAUTO will be stopped upon DMA transfer complete.\r\n To maintain JAUTO always enabled, DMA must be configured in circular mode.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState QueueInjectedContext; /*!< Specifies whether the context queue feature is enabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n If context queue is enabled, injected sequencer&channels configurations are queued on up to 2 contexts. If a\r\n new injected context is set when queue is full, error is triggered by interruption and through function\r\n 'HAL_ADCEx_InjectedQueueOverflowCallback'.\r\n Caution: This feature request that the sequence is fully configured before injected conversion start.\r\n Therefore, configure channels with as many calls to HAL_ADCEx_InjectedConfigChannel() as the 'InjectedNbrOfConversion' parameter.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set.\r\n Note: This parameter must be modified when ADC is disabled (before ADC start conversion or after ADC stop conversion). */\r\n\r\n uint32_t ExternalTrigInjecConv; /*!< Selects the external event used to trigger the conversion start of injected group.\r\n If set to ADC_INJECTED_SOFTWARE_START, external triggers are disabled and software trigger is used instead.\r\n This parameter can be a value of @ref ADC_injected_external_trigger_source.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n uint32_t ExternalTrigInjecConvEdge; /*!< Selects the external trigger edge of injected group.\r\n This parameter can be a value of @ref ADC_injected_external_trigger_edge.\r\n If trigger source is set to ADC_INJECTED_SOFTWARE_START, this parameter is discarded.\r\n Caution: this setting impacts the entire injected group. Therefore, call of HAL_ADCEx_InjectedConfigChannel() to\r\n configure a channel on injected group can impact the configuration of other channels previously set. */\r\n\r\n FunctionalState InjecOversamplingMode; /*!< Specifies whether the oversampling feature is enabled or disabled.\r\n This parameter can be set to ENABLE or DISABLE.\r\n Note: This parameter can be modified only if there is no conversion is ongoing (both ADSTART and JADSTART cleared). */\r\n\r\n ADC_InjOversamplingTypeDef InjecOversampling; /*!< Specifies the Oversampling parameters.\r\n Caution: this setting overwrites the previous oversampling configuration if oversampling already enabled.\r\n Note: This parameter can be modified only if there is no conversion is ongoing (both ADSTART and JADSTART cleared). */\r\n} ADC_InjectionConfTypeDef;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Structure definition of ADC multimode\r\n * @note The setting of these parameters by function HAL_ADCEx_MultiModeConfigChannel() is conditioned by ADCs state (both Master and Slave ADCs).\r\n * Both Master and Slave ADCs must be disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Mode; /*!< Configures the ADC to operate in independent or multimode.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_MODE. */\r\n\r\n uint32_t DMAAccessMode; /*!< Configures the DMA mode for multimode ADC:\r\n selection whether 2 DMA channels (each ADC uses its own DMA channel) or 1 DMA channel (one DMA channel for both ADC, DMA of ADC master)\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION. */\r\n\r\n uint32_t TwoSamplingDelay; /*!< Configures the Delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_HAL_EC_MULTI_TWOSMP_DELAY.\r\n Delay range depends on selected resolution:\r\n from 1 to 12 clock cycles for 12 bits, from 1 to 10 clock cycles for 10 bits,\r\n from 1 to 8 clock cycles for 8 bits, from 1 to 6 clock cycles for 6 bits. */\r\n} ADC_MultiModeTypeDef;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Constants ADC Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_source ADC group injected trigger source\r\n * @{\r\n */\r\n/* ADC group regular trigger sources for all ADC instances */\r\n#define ADC_INJECTED_SOFTWARE_START (LL_ADC_INJ_TRIG_SOFTWARE) /*!< Software triggers injected group conversion start */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC3 (LL_ADC_INJ_TRIG_EXT_TIM1_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T1_CC4 (LL_ADC_INJ_TRIG_EXT_TIM1_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM1 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T2_TRGO (LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T2_CC1 (LL_ADC_INJ_TRIG_EXT_TIM2_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_TRGO (LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC1 (LL_ADC_INJ_TRIG_EXT_TIM3_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC3 (LL_ADC_INJ_TRIG_EXT_TIM3_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T3_CC4 (LL_ADC_INJ_TRIG_EXT_TIM3_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_TRGO (LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC3 (LL_ADC_INJ_TRIG_EXT_TIM4_CH3) /*!< ADC group injected conversion trigger from external peripheral: TIM4 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T4_CC4 (LL_ADC_INJ_TRIG_EXT_TIM4_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T6_TRGO (LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T7_TRGO (LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC2 (LL_ADC_INJ_TRIG_EXT_TIM8_CH2) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T8_CC4 (LL_ADC_INJ_TRIG_EXT_TIM8_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T15_TRGO (LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T16_CC1 (LL_ADC_INJ_TRIG_EXT_TIM16_CH1) /*!< ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) /*!< ADC group injected conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_TRGO2 (LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) /*!< ADC group injected conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC2 (LL_ADC_INJ_TRIG_EXT_TIM20_CH2) /*!< ADC group injected conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_T20_CC4 (LL_ADC_INJ_TRIG_EXT_TIM20_CH4) /*!< ADC group injected conversion trigger from external peripheral: TIM20 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG1 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG2 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG3 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG4 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG5 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG6 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG7 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG8 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG9 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_HRTIM_TRG10 (LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) /*!< ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT3 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) /*!< ADC group injected conversion trigger from external peripheral: external interrupt line 3. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_EXT_IT15 (LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) /*!< ADC group injected conversion trigger from external peripheral: external interrupt line 15. Trigger edge set to rising edge (default setting). */\r\n#define ADC_EXTERNALTRIGINJEC_LPTIM_OUT (LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) /*!< ADC group injected conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_injected_external_trigger_edge ADC group injected trigger edge (when external trigger is selected)\r\n * @{\r\n */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_NONE (0x00000000UL) /*!< Injected conversions hardware trigger detection disabled */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISING (ADC_JSQR_JEXTEN_0) /*!< Injected conversions hardware trigger detection on the rising edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING (ADC_JSQR_JEXTEN_1) /*!< Injected conversions hardware trigger detection on the falling edge */\r\n#define ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING (ADC_JSQR_JEXTEN) /*!< Injected conversions hardware trigger detection on both the rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define ADC_SINGLE_ENDED (LL_ADC_SINGLE_ENDED) /*!< ADC channel ending set to single ended (literal also used to set calibration mode) */\r\n#define ADC_DIFFERENTIAL_ENDED (LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending set to differential (literal also used to set calibration mode) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_OFFSET_NB ADC instance - Offset number\r\n * @{\r\n */\r\n#define ADC_OFFSET_NONE (ADC_OFFSET_4 + 1U) /*!< ADC offset disabled: no offset correction for the selected ADC channel */\r\n#define ADC_OFFSET_1 (LL_ADC_OFFSET_1) /*!< ADC offset number 1: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_2 (LL_ADC_OFFSET_2) /*!< ADC offset number 2: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_3 (LL_ADC_OFFSET_3) /*!< ADC offset number 3: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define ADC_OFFSET_4 (LL_ADC_OFFSET_4) /*!< ADC offset number 4: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_OffsetSign ADC Extended Offset Sign\r\n * @{\r\n */\r\n#define ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< Offset sign negative, offset is subtracted */\r\n#define ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< Offset sign positive, offset is added */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define ADC_INJECTED_RANK_1 (LL_ADC_INJ_RANK_1) /*!< ADC group injected sequencer rank 1 */\r\n#define ADC_INJECTED_RANK_2 (LL_ADC_INJ_RANK_2) /*!< ADC group injected sequencer rank 2 */\r\n#define ADC_INJECTED_RANK_3 (LL_ADC_INJ_RANK_3) /*!< ADC group injected sequencer rank 3 */\r\n#define ADC_INJECTED_RANK_4 (LL_ADC_INJ_RANK_4) /*!< ADC group injected sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_HAL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define ADC_MODE_INDEPENDENT (LL_ADC_MULTI_INDEPENDENT) /*!< ADC dual mode disabled (ADC independent mode) */\r\n#define ADC_DUALMODE_REGSIMULT (LL_ADC_MULTI_DUAL_REG_SIMULT) /*!< ADC dual mode enabled: group regular simultaneous */\r\n#define ADC_DUALMODE_INTERL (LL_ADC_MULTI_DUAL_REG_INTERL) /*!< ADC dual mode enabled: Combined group regular interleaved */\r\n#define ADC_DUALMODE_INJECSIMULT (LL_ADC_MULTI_DUAL_INJ_SIMULT) /*!< ADC dual mode enabled: group injected simultaneous */\r\n#define ADC_DUALMODE_ALTERTRIG (LL_ADC_MULTI_DUAL_INJ_ALTERN) /*!< ADC dual mode enabled: group injected alternate trigger. Works only with external triggers (not internal SW start) */\r\n#define ADC_DUALMODE_REGSIMULT_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected simultaneous */\r\n#define ADC_DUALMODE_REGSIMULT_ALTERTRIG (LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected alternate trigger */\r\n#define ADC_DUALMODE_REGINTERL_INJECSIMULT (LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) /*!< ADC dual mode enabled: Combined group regular interleaved + group injected simultaneous */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_DMA_TRANSFER_RESOLUTION Multimode - DMA transfer mode depending on ADC resolution\r\n * @{\r\n */\r\n#define ADC_DMAACCESSMODE_DISABLED (0x00000000UL) /*!< DMA multimode disabled: each ADC uses its own DMA channel */\r\n#define ADC_DMAACCESSMODE_12_10_BITS (ADC_CCR_MDMA_1) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 12 and 10 bits resolution */\r\n#define ADC_DMAACCESSMODE_8_6_BITS (ADC_CCR_MDMA) /*!< DMA multimode enabled (one DMA channel for both ADC, DMA of ADC master) for 8 and 6 bits resolution */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_HAL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define ADC_TWOSAMPLINGDELAY_1CYCLE (LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) /*!< ADC multimode delay between two sampling phases: 1 ADC clock cycle */\r\n#define ADC_TWOSAMPLINGDELAY_2CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) /*!< ADC multimode delay between two sampling phases: 2 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_3CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) /*!< ADC multimode delay between two sampling phases: 3 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_4CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) /*!< ADC multimode delay between two sampling phases: 4 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_5CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) /*!< ADC multimode delay between two sampling phases: 5 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_6CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) /*!< ADC multimode delay between two sampling phases: 6 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_7CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) /*!< ADC multimode delay between two sampling phases: 7 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_8CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) /*!< ADC multimode delay between two sampling phases: 8 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_9CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) /*!< ADC multimode delay between two sampling phases: 9 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_10CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) /*!< ADC multimode delay between two sampling phases: 10 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_11CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) /*!< ADC multimode delay between two sampling phases: 11 ADC clock cycles */\r\n#define ADC_TWOSAMPLINGDELAY_12CYCLES (LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) /*!< ADC multimode delay between two sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/** @defgroup ADC_HAL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define ADC_REGULAR_GROUP (LL_ADC_GROUP_REGULAR) /*!< ADC group regular (available on all STM32 devices) */\r\n#define ADC_INJECTED_GROUP (LL_ADC_GROUP_INJECTED) /*!< ADC group injected (not available on all STM32 devices)*/\r\n#define ADC_REGULAR_INJECTED_GROUP (LL_ADC_GROUP_REGULAR_INJECTED) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields ADCx CFGR fields\r\n * @{\r\n */\r\n#define ADC_CFGR_FIELDS (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN |\\\r\n ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM |\\\r\n ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN |\\\r\n ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN )\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_SMPR1_fields ADCx SMPR1 fields\r\n * @{\r\n */\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0 | ADC_SMPR1_SMPPLUS)\r\n#else\r\n#define ADC_SMPR1_FIELDS (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7 |\\\r\n ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4 |\\\r\n ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1 |\\\r\n ADC_SMPR1_SMP0)\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_CFGR_fields_2 ADCx CFGR sub fields\r\n * @{\r\n */\r\n/* ADC_CFGR fields of parameters that can be updated when no conversion\r\n (neither regular nor injected) is on-going */\r\n#define ADC_CFGR_FIELDS_2 ((ADC_CFGR_DMACFG | ADC_CFGR_AUTDLY))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADCEx_Exported_Macro ADC Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Force ADC instance in multimode mode independent (multimode disable).\r\n * @note This macro must be used only in case of transition from multimode\r\n * to mode independent and in case of unknown previous state,\r\n * to ensure ADC configuration is in mode independent.\r\n * @note Standard way of multimode configuration change is done from\r\n * HAL ADC handle of ADC master using function\r\n * \"HAL_ADCEx_MultiModeConfigChannel(..., ADC_MODE_INDEPENDENT)\" )\".\r\n * Usage of this macro is not the Standard way of multimode\r\n * configuration and can lead to have HAL ADC handles status\r\n * misaligned. Usage of this macro must be limited to cases\r\n * mentioned above.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#define ADC_FORCE_MODE_INDEPENDENT(__HANDLE__) \\\r\n LL_ADC_SetMultimode(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance), LL_ADC_MULTI_INDEPENDENT)\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Macro_internal_HAL_driver ADC Extended Private Macros\r\n * @{\r\n */\r\n/* Macro reserved for internal HAL driver usage, not intended to be used in */\r\n/* code of final user. */\r\n\r\n/**\r\n * @brief Test if conversion trigger of injected group is software start\r\n * or external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (software start) or RESET (external trigger).\r\n */\r\n#define ADC_IS_SOFTWARE_START_INJECTED(__HANDLE__) \\\r\n (((__HANDLE__)->Instance->JSQR & ADC_JSQR_JEXTEN) == 0UL)\r\n\r\n/**\r\n * @brief Check whether or not ADC is independent.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When multimode feature is not available, the macro always returns SET.\r\n * @retval SET (ADC is independent) or RESET (ADC is not).\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC5) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) \\\r\n ( ( ( ((__HANDLE__)->Instance) == ADC3) \\\r\n )? \\\r\n SET \\\r\n : \\\r\n RESET \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_IS_INDEPENDENT(__HANDLE__) (RESET)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Set the selected injected Channel rank.\r\n * @param __CHANNELNB__ Channel number.\r\n * @param __RANKNB__ Rank number.\r\n * @retval None\r\n */\r\n#define ADC_JSQR_RK(__CHANNELNB__, __RANKNB__) ((((__CHANNELNB__)\\\r\n & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << ((__RANKNB__) & ADC_INJ_RANK_ID_JSQR_MASK))\r\n\r\n/**\r\n * @brief Configure ADC injected context queue\r\n * @param __INJECT_CONTEXT_QUEUE_MODE__ Injected context queue mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_CONTEXT_QUEUE(__INJECT_CONTEXT_QUEUE_MODE__) ((__INJECT_CONTEXT_QUEUE_MODE__) << ADC_CFGR_JQM_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for injected group\r\n * @param __INJECT_DISCONTINUOUS_MODE__ Injected discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_INJECT_DISCCONTINUOUS(__INJECT_DISCONTINUOUS_MODE__) ((__INJECT_DISCONTINUOUS_MODE__) << ADC_CFGR_JDISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure ADC discontinuous conversion mode for regular group\r\n * @param __REG_DISCONTINUOUS_MODE__ Regular discontinuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_REG_DISCONTINUOUS(__REG_DISCONTINUOUS_MODE__) ((__REG_DISCONTINUOUS_MODE__) << ADC_CFGR_DISCEN_Pos)\r\n\r\n/**\r\n * @brief Configure the number of discontinuous conversions for regular group.\r\n * @param __NBR_DISCONTINUOUS_CONV__ Number of discontinuous conversions.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DISCONTINUOUS_NUM(__NBR_DISCONTINUOUS_CONV__) (((__NBR_DISCONTINUOUS_CONV__) - 1UL) << ADC_CFGR_DISCNUM_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC auto delay mode.\r\n * @param __AUTOWAIT__ Auto delay bit enable or disable.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_AUTOWAIT(__AUTOWAIT__) ((__AUTOWAIT__) << ADC_CFGR_AUTDLY_Pos)\r\n\r\n/**\r\n * @brief Configure ADC continuous conversion mode.\r\n * @param __CONTINUOUS_MODE__ Continuous mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_CONTINUOUS(__CONTINUOUS_MODE__) ((__CONTINUOUS_MODE__) << ADC_CFGR_CONT_Pos)\r\n\r\n/**\r\n * @brief Configure the ADC DMA continuous request.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CFGR_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CFGR_DMACFG_Pos)\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Configure the ADC DMA continuous request for ADC multimode.\r\n * @param __DMACONTREQ_MODE__ DMA continuous request mode.\r\n * @retval None\r\n */\r\n#define ADC_CCR_MULTI_DMACONTREQ(__DMACONTREQ_MODE__) ((__DMACONTREQ_MODE__) << ADC_CCR_DMACFG_Pos)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Shift the offset with respect to the selected ADC resolution.\r\n * @note Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __OFFSET__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_OFFSET_SHIFT_RESOLUTION(__HANDLE__, __OFFSET__) \\\r\n ((__OFFSET__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD1 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 11, the LSB (right bits) are set to 0.\r\n * If resolution 12 bits, no shift.\r\n * If resolution 10 bits, shift of 2 ranks on the left.\r\n * If resolution 8 bits, shift of 4 ranks on the left.\r\n * If resolution 6 bits, shift of 6 ranks on the left.\r\n * Therefore, shift = (12 - resolution) = 12 - (12- (((RES[1:0]) >> 3)*2)).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((__THRESHOLD__) << ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL))\r\n\r\n/**\r\n * @brief Shift the AWD2 and AWD3 threshold with respect to the selected ADC resolution.\r\n * @note Thresholds have to be left-aligned on bit 7.\r\n * If resolution 12 bits, shift of 4 ranks on the right (the 4 LSB are discarded).\r\n * If resolution 10 bits, shift of 2 ranks on the right (the 2 LSB are discarded).\r\n * If resolution 8 bits, no shift.\r\n * If resolution 6 bits, shift of 2 ranks on the left (the 2 LSB are set to 0).\r\n * @param __HANDLE__ ADC handle\r\n * @param __THRESHOLD__ Value to be shifted\r\n * @retval None\r\n */\r\n#define ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(__HANDLE__, __THRESHOLD__) \\\r\n ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) != (ADC_CFGR_RES_1 | ADC_CFGR_RES_0)) ? \\\r\n ((__THRESHOLD__) >> ((4UL - ((((__HANDLE__)->Instance->CFGR & ADC_CFGR_RES) >> 3UL) * 2UL)) & 0x1FUL)) : \\\r\n ((__THRESHOLD__) << 2UL) \\\r\n )\r\n\r\n/**\r\n * @brief Clear Common Control Register.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval None\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define ADC_CLEAR_COMMON_CONTROL_REGISTER(__HANDLE__) CLEAR_BIT(__LL_ADC_COMMON_INSTANCE((__HANDLE__)->Instance)->CCR, \\\r\n ADC_CCR_CKMODE | \\\r\n ADC_CCR_PRESC | \\\r\n ADC_CCR_VBATSEL | \\\r\n ADC_CCR_VSENSESEL | \\\r\n ADC_CCR_VREFEN | \\\r\n ADC_CCR_MDMA | \\\r\n ADC_CCR_DMACFG | \\\r\n ADC_CCR_DELAY | \\\r\n ADC_CCR_DUAL)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is set to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_MASTER__)->Instance == ADC3) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC4) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n/**\r\n * @brief Set handle instance of the ADC slave associated to the ADC master.\r\n * @param __HANDLE_MASTER__ ADC master handle.\r\n * @param __HANDLE_SLAVE__ ADC slave handle.\r\n * @note if __HANDLE_MASTER__ is the handle of a slave ADC or an independent ADC, __HANDLE_SLAVE__ instance is set to NULL.\r\n * @retval None\r\n */\r\n#define ADC_MULTI_SLAVE(__HANDLE_MASTER__, __HANDLE_SLAVE__) \\\r\n ( ((__HANDLE_MASTER__)->Instance == ADC1) ? \\\r\n ((__HANDLE_SLAVE__)->Instance = ADC2) \\\r\n : \\\r\n ((__HANDLE_SLAVE__)->Instance = NULL) \\\r\n )\r\n#endif\r\n\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the temperature sensor.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) ((((__HANDLE__)->Instance) == ADC1) || (((__HANDLE__)->Instance) == ADC5))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_TEMPERATURE_SENSOR_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the battery voltage VBAT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) ((((__HANDLE__)->Instance) != ADC2) || (((__HANDLE__)->Instance) != ADC4))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx) || defined(STM32G471xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define ADC_BATTERY_VOLTAGE_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) == ADC1)\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC instance connected to the internal voltage reference VREFINT.\r\n * @param __HANDLE__ ADC handle.\r\n * @retval SET (ADC instance is valid) or RESET (ADC instance is invalid)\r\n */\r\n#define ADC_VREFINT_INSTANCE(__HANDLE__) (((__HANDLE__)->Instance) != ADC2)\r\n\r\n/**\r\n * @brief Verify the length of scheduled injected conversions group.\r\n * @param __LENGTH__ number of programmed conversions.\r\n * @retval SET (__LENGTH__ is within the maximum number of possible programmable injected conversions) or RESET (__LENGTH__ is null or too large)\r\n */\r\n#define IS_ADC_INJECTED_NB_CONV(__LENGTH__) (((__LENGTH__) >= (1U)) && ((__LENGTH__) <= (4U)))\r\n\r\n/**\r\n * @brief Calibration factor size verification (7 bits maximum).\r\n * @param __CALIBRATION_FACTOR__ Calibration factor value.\r\n * @retval SET (__CALIBRATION_FACTOR__ is within the authorized size) or RESET (__CALIBRATION_FACTOR__ is too large)\r\n */\r\n#define IS_ADC_CALFACT(__CALIBRATION_FACTOR__) ((__CALIBRATION_FACTOR__) <= (0x7FU))\r\n\r\n\r\n/**\r\n * @brief Verify the ADC channel setting.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_17) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC2))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_16) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_VREFINT))))\r\n#endif /* defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx) */\r\n\r\n/**\r\n * @brief Verify the ADC channel setting in differential mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __CHANNEL__ programmed ADC channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC1) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5))) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC4) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) || \\\r\n ((((__HANDLE__)->Instance) == ADC5) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32G471xx) || defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n (((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) || \\\r\n ((((__HANDLE__)->Instance) == ADC3) && \\\r\n ((__CHANNEL__) == ADC_CHANNEL_15))) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_DIFF_CHANNEL(__HANDLE__, __CHANNEL__) ( ( ((__CHANNEL__) == ADC_CHANNEL_1) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_2) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_3) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_4) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_5) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_6) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_7) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_8) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_9) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_10) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_11) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_14)) || \\\r\n ((((__HANDLE__)->Instance) == ADC2) && \\\r\n (((__CHANNEL__) == ADC_CHANNEL_12) || \\\r\n ((__CHANNEL__) == ADC_CHANNEL_13))) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC single-ended input or differential mode setting.\r\n * @param __SING_DIFF__ programmed channel setting.\r\n * @retval SET (__SING_DIFF__ is valid) or RESET (__SING_DIFF__ is invalid)\r\n */\r\n#define IS_ADC_SINGLE_DIFFERENTIAL(__SING_DIFF__) (((__SING_DIFF__) == ADC_SINGLE_ENDED) || \\\r\n ((__SING_DIFF__) == ADC_DIFFERENTIAL_ENDED) )\r\n\r\n/**\r\n * @brief Verify the ADC offset management setting.\r\n * @param __OFFSET_NUMBER__ ADC offset management.\r\n * @retval SET (__OFFSET_NUMBER__ is valid) or RESET (__OFFSET_NUMBER__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_NUMBER(__OFFSET_NUMBER__) (((__OFFSET_NUMBER__) == ADC_OFFSET_NONE) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_1) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_2) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_3) || \\\r\n ((__OFFSET_NUMBER__) == ADC_OFFSET_4) )\r\n\r\n/**\r\n * @brief Verify the ADC offset sign setting.\r\n * @param __OFFSET_SIGN__ ADC offset sign.\r\n * @retval SET (__OFFSET_SIGN__ is valid) or RESET (__OFFSET_SIGN__ is invalid)\r\n */\r\n#define IS_ADC_OFFSET_SIGN(__OFFSET_SIGN__) (((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_NEGATIVE) || \\\r\n ((__OFFSET_SIGN__) == ADC_OFFSET_SIGN_POSITIVE) )\r\n\r\n/**\r\n * @brief Verify the ADC injected channel setting.\r\n * @param __CHANNEL__ programmed ADC injected channel.\r\n * @retval SET (__CHANNEL__ is valid) or RESET (__CHANNEL__ is invalid)\r\n */\r\n#define IS_ADC_INJECTED_RANK(__CHANNEL__) (((__CHANNEL__) == ADC_INJECTED_RANK_1) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_2) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_3) || \\\r\n ((__CHANNEL__) == ADC_INJECTED_RANK_4) )\r\n\r\n/**\r\n * @brief Verify the ADC injected conversions external trigger.\r\n * @param __HANDLE__ ADC handle.\r\n * @param __INJTRIG__ programmed ADC injected conversions external trigger.\r\n * @retval SET (__INJTRIG__ is a valid value) or RESET (__INJTRIG__ is invalid)\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG5) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG6) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG7) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG8) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG9) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG10) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_HRTIM_TRG3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3) || ((__HANDLE__)->Instance == ADC4) || ((__HANDLE__)->Instance == ADC5)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G471xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n ((((__HANDLE__)->Instance == ADC3)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_ADC_EXTTRIGINJEC(__HANDLE__, __INJTRIG__) (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T6_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T7_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T15_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_TRGO2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_LPTIM_OUT) || \\\r\n ((((__HANDLE__)->Instance == ADC1) || ((__HANDLE__)->Instance == ADC2)) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T2_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T3_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T16_CC1) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT15))) || \\\r\n (((__HANDLE__)->Instance == ADC3) && \\\r\n (((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T1_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC3) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T4_CC4) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T8_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_T20_CC2) || \\\r\n ((__INJTRIG__) == ADC_EXTERNALTRIGINJEC_EXT_IT3))) || \\\r\n ((__INJTRIG__) == ADC_INJECTED_SOFTWARE_START) )\r\n#endif\r\n\r\n/**\r\n * @brief Verify the ADC edge trigger setting for injected group.\r\n * @param __EDGE__ programmed ADC edge trigger setting.\r\n * @retval SET (__EDGE__ is a valid value) or RESET (__EDGE__ is invalid)\r\n */\r\n#define IS_ADC_EXTTRIGINJEC_EDGE(__EDGE__) (((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_FALLING) || \\\r\n ((__EDGE__) == ADC_EXTERNALTRIGINJECCONV_EDGE_RISINGFALLING) )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Verify the ADC multimode setting.\r\n * @param __MODE__ programmed ADC multimode setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_MULTIMODE(__MODE__) (((__MODE__) == ADC_MODE_INDEPENDENT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT_ALTERTRIG) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGINTERL_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INJECSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_REGSIMULT) || \\\r\n ((__MODE__) == ADC_DUALMODE_INTERL) || \\\r\n ((__MODE__) == ADC_DUALMODE_ALTERTRIG) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode DMA access setting.\r\n * @param __MODE__ programmed ADC multimode DMA access setting.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_DMA_ACCESS_MULTIMODE(__MODE__) (((__MODE__) == ADC_DMAACCESSMODE_DISABLED) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_12_10_BITS) || \\\r\n ((__MODE__) == ADC_DMAACCESSMODE_8_6_BITS) )\r\n\r\n/**\r\n * @brief Verify the ADC multimode delay setting.\r\n * @param __DELAY__ programmed ADC multimode delay setting.\r\n * @retval SET (__DELAY__ is a valid value) or RESET (__DELAY__ is invalid)\r\n */\r\n#define IS_ADC_SAMPLING_DELAY(__DELAY__) (((__DELAY__) == ADC_TWOSAMPLINGDELAY_1CYCLE) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_2CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_3CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_4CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_5CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_6CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_7CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_8CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_9CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_10CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_11CYCLES) || \\\r\n ((__DELAY__) == ADC_TWOSAMPLINGDELAY_12CYCLES) )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog setting.\r\n * @param __WATCHDOG__ programmed ADC analog watchdog setting.\r\n * @retval SET (__WATCHDOG__ is valid) or RESET (__WATCHDOG__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_NUMBER(__WATCHDOG__) (((__WATCHDOG__) == ADC_ANALOGWATCHDOG_1) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_2) || \\\r\n ((__WATCHDOG__) == ADC_ANALOGWATCHDOG_3) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog mode setting.\r\n * @param __WATCHDOG_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__WATCHDOG_MODE__ is valid) or RESET (__WATCHDOG_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_MODE(__WATCHDOG_MODE__) (((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_NONE) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REG) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_INJEC) || \\\r\n ((__WATCHDOG_MODE__) == ADC_ANALOGWATCHDOG_ALL_REGINJEC) )\r\n\r\n/**\r\n * @brief Verify the ADC analog watchdog filtering setting.\r\n * @param __FILTERING_MODE__ programmed ADC analog watchdog mode setting.\r\n * @retval SET (__FILTERING_MODE__ is valid) or RESET (__FILTERING_MODE__ is invalid)\r\n */\r\n#define IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(__FILTERING_MODE__) (((__FILTERING_MODE__) == ADC_AWD_FILTERING_NONE) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_2SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_3SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_4SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_5SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_6SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_7SAMPLES) || \\\r\n ((__FILTERING_MODE__) == ADC_AWD_FILTERING_8SAMPLES) )\r\n\r\n\r\n/**\r\n * @brief Verify the ADC conversion (regular or injected or both).\r\n * @param __CONVERSION__ ADC conversion group.\r\n * @retval SET (__CONVERSION__ is valid) or RESET (__CONVERSION__ is invalid)\r\n */\r\n#define IS_ADC_CONVERSION_GROUP(__CONVERSION__) (((__CONVERSION__) == ADC_REGULAR_GROUP) || \\\r\n ((__CONVERSION__) == ADC_INJECTED_GROUP) || \\\r\n ((__CONVERSION__) == ADC_REGULAR_INJECTED_GROUP) )\r\n\r\n/**\r\n * @brief Verify the ADC event type.\r\n * @param __EVENT__ ADC event.\r\n * @retval SET (__EVENT__ is valid) or RESET (__EVENT__ is invalid)\r\n */\r\n#define IS_ADC_EVENT_TYPE(__EVENT__) (((__EVENT__) == ADC_EOSMP_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD2_EVENT) || \\\r\n ((__EVENT__) == ADC_AWD3_EVENT) || \\\r\n ((__EVENT__) == ADC_OVR_EVENT) || \\\r\n ((__EVENT__) == ADC_JQOVF_EVENT) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling ratio.\r\n * @param __RATIO__ programmed ADC oversampling ratio.\r\n * @retval SET (__RATIO__ is a valid value) or RESET (__RATIO__ is invalid)\r\n */\r\n#define IS_ADC_OVERSAMPLING_RATIO(__RATIO__) (((__RATIO__) == ADC_OVERSAMPLING_RATIO_2 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_4 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_8 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_16 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_32 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_64 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_128 ) || \\\r\n ((__RATIO__) == ADC_OVERSAMPLING_RATIO_256 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling shift.\r\n * @param __SHIFT__ programmed ADC oversampling shift.\r\n * @retval SET (__SHIFT__ is a valid value) or RESET (__SHIFT__ is invalid)\r\n */\r\n#define IS_ADC_RIGHT_BIT_SHIFT(__SHIFT__) (((__SHIFT__) == ADC_RIGHTBITSHIFT_NONE) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_1 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_2 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_3 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_4 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_5 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_6 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_7 ) || \\\r\n ((__SHIFT__) == ADC_RIGHTBITSHIFT_8 ))\r\n\r\n/**\r\n * @brief Verify the ADC oversampling triggered mode.\r\n * @param __MODE__ programmed ADC oversampling triggered mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_TRIGGERED_OVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_TRIGGEREDMODE_SINGLE_TRIGGER) || \\\r\n ((__MODE__) == ADC_TRIGGEREDMODE_MULTI_TRIGGER) )\r\n\r\n/**\r\n * @brief Verify the ADC oversampling regular conversion resumed or continued mode.\r\n * @param __MODE__ programmed ADC oversampling regular conversion resumed or continued mode.\r\n * @retval SET (__MODE__ is valid) or RESET (__MODE__ is invalid)\r\n */\r\n#define IS_ADC_REGOVERSAMPLING_MODE(__MODE__) (((__MODE__) == ADC_REGOVERSAMPLING_CONTINUED_MODE) || \\\r\n ((__MODE__) == ADC_REGOVERSAMPLING_RESUMED_MODE) )\r\n\r\n/**\r\n * @brief Verify the DFSDM mode configuration.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports SET. For\r\n * this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval SET (DFSDM mode configuration is valid) or RESET (DFSDM mode configuration is invalid)\r\n */\r\n#define IS_ADC_DFSDMCFG_MODE(__HANDLE__) (SET)\r\n\r\n/**\r\n * @brief Return the DFSDM configuration mode.\r\n * @param __HANDLE__ ADC handle.\r\n * @note When DMSDFM configuration is not supported, the macro systematically reports 0x0 (i.e disabled).\r\n * For this reason, the input parameter is the ADC handle and not the configuration parameter\r\n * directly.\r\n * @retval DFSDM configuration mode\r\n */\r\n#define ADC_CFGR_DFSDM(__HANDLE__) (0x0UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\n/* ADC calibration */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nuint32_t HAL_ADCEx_Calibration_GetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff);\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout);\r\n\r\n/* Non-blocking mode: Interruption */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* ADC multimode */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length);\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\nuint32_t HAL_ADCEx_MultiModeGetValue(ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/* ADC retrieve conversion value intended to be used with polling or interruption */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef *hadc, uint32_t InjectedRank);\r\n\r\n/* ADC IRQHandler and Callbacks used in non-blocking modes (Interruption) */\r\nvoid HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc);\r\nvoid HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc);\r\n\r\n/* ADC group regular conversions stop */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup ADCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc,\r\n ADC_InjectionConfTypeDef *sConfigInjected);\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode);\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc);\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_ADC_EX_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_cortex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.h\r\n * @author MCD Application Team\r\n * @brief Header file of CORTEX HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_CORTEX_H\r\n#define __STM32G4xx_HAL_CORTEX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX CORTEX\r\n * @brief CORTEX HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Types CORTEX Exported Types\r\n * @{\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_Region_Initialization_Structure_definition MPU Region Initialization Structure Definition\r\n * @brief MPU Region initialization structure \r\n * @{\r\n */\r\ntypedef struct\r\n{\r\n uint8_t Enable; /*!< Specifies the status of the region. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Enable */\r\n uint8_t Number; /*!< Specifies the number of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Number */\r\n uint32_t BaseAddress; /*!< Specifies the base address of the region to protect. */\r\n uint8_t Size; /*!< Specifies the size of the region to protect. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Size */\r\n uint8_t SubRegionDisable; /*!< Specifies the number of the subregion protection to disable. \r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n uint8_t TypeExtField; /*!< Specifies the TEX field level.\r\n This parameter can be a value of @ref CORTEX_MPU_TEX_Levels */\r\n uint8_t AccessPermission; /*!< Specifies the region access permission type. \r\n This parameter can be a value of @ref CORTEX_MPU_Region_Permission_Attributes */\r\n uint8_t DisableExec; /*!< Specifies the instruction access status. \r\n This parameter can be a value of @ref CORTEX_MPU_Instruction_Access */\r\n uint8_t IsShareable; /*!< Specifies the shareability status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Shareable */\r\n uint8_t IsCacheable; /*!< Specifies the cacheable status of the region protected. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Cacheable */\r\n uint8_t IsBufferable; /*!< Specifies the bufferable status of the protected region. \r\n This parameter can be a value of @ref CORTEX_MPU_Access_Bufferable */\r\n}MPU_Region_InitTypeDef;\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup CORTEX_Exported_Constants CORTEX Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Preemption_Priority_Group CORTEX Preemption Priority Group\r\n * @{\r\n */\r\n#define NVIC_PRIORITYGROUP_0 0x00000007U /*!< 0 bit for pre-emption priority,\r\n 4 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_1 0x00000006U /*!< 1 bit for pre-emption priority,\r\n 3 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_2 0x00000005U /*!< 2 bits for pre-emption priority,\r\n 2 bits for subpriority */\r\n#define NVIC_PRIORITYGROUP_3 0x00000004U /*!< 3 bits for pre-emption priority,\r\n 1 bit for subpriority */\r\n#define NVIC_PRIORITYGROUP_4 0x00000003U /*!< 4 bits for pre-emption priority,\r\n 0 bit for subpriority */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_SysTick_clock_source CORTEX SysTick clock source\r\n * @{\r\n */\r\n#define SYSTICK_CLKSOURCE_HCLK_DIV8 0x00000000U\r\n#define SYSTICK_CLKSOURCE_HCLK 0x00000004U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/** @defgroup CORTEX_MPU_HFNMI_PRIVDEF_Control CORTEX MPU HFNMI and PRIVILEGED Access control\r\n * @{\r\n */\r\n#define MPU_HFNMI_PRIVDEF_NONE 0x00000000U\r\n#define MPU_HARDFAULT_NMI (MPU_CTRL_HFNMIENA_Msk)\r\n#define MPU_PRIVILEGED_DEFAULT (MPU_CTRL_PRIVDEFENA_Msk)\r\n#define MPU_HFNMI_PRIVDEF (MPU_CTRL_HFNMIENA_Msk | MPU_CTRL_PRIVDEFENA_Msk)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Enable CORTEX MPU Region Enable\r\n * @{\r\n */\r\n#define MPU_REGION_ENABLE ((uint8_t)0x01)\r\n#define MPU_REGION_DISABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Instruction_Access CORTEX MPU Instruction Access\r\n * @{\r\n */\r\n#define MPU_INSTRUCTION_ACCESS_ENABLE ((uint8_t)0x00)\r\n#define MPU_INSTRUCTION_ACCESS_DISABLE ((uint8_t)0x01)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Shareable CORTEX MPU Instruction Access Shareable\r\n * @{\r\n */\r\n#define MPU_ACCESS_SHAREABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_SHAREABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Cacheable CORTEX MPU Instruction Access Cacheable\r\n * @{\r\n */\r\n#define MPU_ACCESS_CACHEABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_CACHEABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Access_Bufferable CORTEX MPU Instruction Access Bufferable\r\n * @{\r\n */\r\n#define MPU_ACCESS_BUFFERABLE ((uint8_t)0x01)\r\n#define MPU_ACCESS_NOT_BUFFERABLE ((uint8_t)0x00)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_TEX_Levels CORTEX MPU TEX Levels\r\n * @{\r\n */\r\n#define MPU_TEX_LEVEL0 ((uint8_t)0x00)\r\n#define MPU_TEX_LEVEL1 ((uint8_t)0x01)\r\n#define MPU_TEX_LEVEL2 ((uint8_t)0x02)\r\n#define MPU_TEX_LEVEL4 ((uint8_t)0x04)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Size CORTEX MPU Region Size\r\n * @{\r\n */\r\n#define MPU_REGION_SIZE_32B ((uint8_t)0x04)\r\n#define MPU_REGION_SIZE_64B ((uint8_t)0x05)\r\n#define MPU_REGION_SIZE_128B ((uint8_t)0x06)\r\n#define MPU_REGION_SIZE_256B ((uint8_t)0x07)\r\n#define MPU_REGION_SIZE_512B ((uint8_t)0x08)\r\n#define MPU_REGION_SIZE_1KB ((uint8_t)0x09)\r\n#define MPU_REGION_SIZE_2KB ((uint8_t)0x0A)\r\n#define MPU_REGION_SIZE_4KB ((uint8_t)0x0B)\r\n#define MPU_REGION_SIZE_8KB ((uint8_t)0x0C)\r\n#define MPU_REGION_SIZE_16KB ((uint8_t)0x0D)\r\n#define MPU_REGION_SIZE_32KB ((uint8_t)0x0E)\r\n#define MPU_REGION_SIZE_64KB ((uint8_t)0x0F)\r\n#define MPU_REGION_SIZE_128KB ((uint8_t)0x10)\r\n#define MPU_REGION_SIZE_256KB ((uint8_t)0x11)\r\n#define MPU_REGION_SIZE_512KB ((uint8_t)0x12)\r\n#define MPU_REGION_SIZE_1MB ((uint8_t)0x13)\r\n#define MPU_REGION_SIZE_2MB ((uint8_t)0x14)\r\n#define MPU_REGION_SIZE_4MB ((uint8_t)0x15)\r\n#define MPU_REGION_SIZE_8MB ((uint8_t)0x16)\r\n#define MPU_REGION_SIZE_16MB ((uint8_t)0x17)\r\n#define MPU_REGION_SIZE_32MB ((uint8_t)0x18)\r\n#define MPU_REGION_SIZE_64MB ((uint8_t)0x19)\r\n#define MPU_REGION_SIZE_128MB ((uint8_t)0x1A)\r\n#define MPU_REGION_SIZE_256MB ((uint8_t)0x1B)\r\n#define MPU_REGION_SIZE_512MB ((uint8_t)0x1C)\r\n#define MPU_REGION_SIZE_1GB ((uint8_t)0x1D)\r\n#define MPU_REGION_SIZE_2GB ((uint8_t)0x1E)\r\n#define MPU_REGION_SIZE_4GB ((uint8_t)0x1F)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Permission_Attributes CORTEX MPU Region Permission Attributes \r\n * @{\r\n */\r\n#define MPU_REGION_NO_ACCESS ((uint8_t)0x00)\r\n#define MPU_REGION_PRIV_RW ((uint8_t)0x01)\r\n#define MPU_REGION_PRIV_RW_URO ((uint8_t)0x02)\r\n#define MPU_REGION_FULL_ACCESS ((uint8_t)0x03)\r\n#define MPU_REGION_PRIV_RO ((uint8_t)0x05)\r\n#define MPU_REGION_PRIV_RO_URO ((uint8_t)0x06)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_MPU_Region_Number CORTEX MPU Region Number\r\n * @{\r\n */\r\n#define MPU_REGION_NUMBER0 ((uint8_t)0x00)\r\n#define MPU_REGION_NUMBER1 ((uint8_t)0x01)\r\n#define MPU_REGION_NUMBER2 ((uint8_t)0x02)\r\n#define MPU_REGION_NUMBER3 ((uint8_t)0x03)\r\n#define MPU_REGION_NUMBER4 ((uint8_t)0x04)\r\n#define MPU_REGION_NUMBER5 ((uint8_t)0x05)\r\n#define MPU_REGION_NUMBER6 ((uint8_t)0x06)\r\n#define MPU_REGION_NUMBER7 ((uint8_t)0x07)\r\n/**\r\n * @}\r\n */\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Macros CORTEX Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup CORTEX_Exported_Functions CORTEX Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group1 Initialization and Configuration functions \r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n/* Initialization and Configuration functions *****************************/\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup);\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority);\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SystemReset(void);\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup CORTEX_Exported_Functions_Group2 Peripheral Control functions \r\n * @brief Cortex control functions\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void);\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority);\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn);\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn);\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn);\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource);\r\nvoid HAL_SYSTICK_IRQHandler(void);\r\nvoid HAL_SYSTICK_Callback(void);\r\n\r\n#if (__MPU_PRESENT == 1)\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control);\r\nvoid HAL_MPU_Disable(void);\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init);\r\n#endif /* __MPU_PRESENT */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/ \r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup CORTEX_Private_Macros CORTEX Private Macros\r\n * @{\r\n */\r\n#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PRIORITYGROUP_0) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_1) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_2) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_3) || \\\r\n ((GROUP) == NVIC_PRIORITYGROUP_4))\r\n\r\n#define IS_NVIC_PREEMPTION_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_SUB_PRIORITY(PRIORITY) ((PRIORITY) < 0x10U)\r\n\r\n#define IS_NVIC_DEVICE_IRQ(IRQ) ((IRQ) > SysTick_IRQn)\r\n\r\n#define IS_SYSTICK_CLK_SOURCE(SOURCE) (((SOURCE) == SYSTICK_CLKSOURCE_HCLK) || \\\r\n ((SOURCE) == SYSTICK_CLKSOURCE_HCLK_DIV8))\r\n\r\n#if (__MPU_PRESENT == 1)\r\n#define IS_MPU_REGION_ENABLE(STATE) (((STATE) == MPU_REGION_ENABLE) || \\\r\n ((STATE) == MPU_REGION_DISABLE))\r\n\r\n#define IS_MPU_INSTRUCTION_ACCESS(STATE) (((STATE) == MPU_INSTRUCTION_ACCESS_ENABLE) || \\\r\n ((STATE) == MPU_INSTRUCTION_ACCESS_DISABLE))\r\n\r\n#define IS_MPU_ACCESS_SHAREABLE(STATE) (((STATE) == MPU_ACCESS_SHAREABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_SHAREABLE))\r\n\r\n#define IS_MPU_ACCESS_CACHEABLE(STATE) (((STATE) == MPU_ACCESS_CACHEABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_CACHEABLE))\r\n\r\n#define IS_MPU_ACCESS_BUFFERABLE(STATE) (((STATE) == MPU_ACCESS_BUFFERABLE) || \\\r\n ((STATE) == MPU_ACCESS_NOT_BUFFERABLE))\r\n\r\n#define IS_MPU_TEX_LEVEL(TYPE) (((TYPE) == MPU_TEX_LEVEL0) || \\\r\n ((TYPE) == MPU_TEX_LEVEL1) || \\\r\n ((TYPE) == MPU_TEX_LEVEL2) || \\\r\n ((TYPE) == MPU_TEX_LEVEL4))\r\n\r\n#define IS_MPU_REGION_PERMISSION_ATTRIBUTE(TYPE) (((TYPE) == MPU_REGION_NO_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RW_URO) || \\\r\n ((TYPE) == MPU_REGION_FULL_ACCESS) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO) || \\\r\n ((TYPE) == MPU_REGION_PRIV_RO_URO))\r\n\r\n#define IS_MPU_REGION_NUMBER(NUMBER) (((NUMBER) == MPU_REGION_NUMBER0) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER1) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER2) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER3) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER4) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER5) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER6) || \\\r\n ((NUMBER) == MPU_REGION_NUMBER7))\r\n\r\n#define IS_MPU_REGION_SIZE(SIZE) (((SIZE) == MPU_REGION_SIZE_32B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512B) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512KB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_8MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_16MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_32MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_64MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_128MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_256MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_512MB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_1GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_2GB) || \\\r\n ((SIZE) == MPU_REGION_SIZE_4GB))\r\n\r\n#define IS_MPU_SUB_REGION_DISABLE(SUBREGION) ((SUBREGION) < (uint16_t)0x00FF)\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_CORTEX_H */\r\n\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_H\r\n#define STM32G4xx_HAL_DAC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DAC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Types DAC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_STATE_RESET = 0x00U, /*!< DAC not yet initialized or disabled */\r\n HAL_DAC_STATE_READY = 0x01U, /*!< DAC initialized and ready for use */\r\n HAL_DAC_STATE_BUSY = 0x02U, /*!< DAC internal processing is ongoing */\r\n HAL_DAC_STATE_TIMEOUT = 0x03U, /*!< DAC timeout state */\r\n HAL_DAC_STATE_ERROR = 0x04U /*!< DAC error state */\r\n\r\n} HAL_DAC_StateTypeDef;\r\n\r\n/**\r\n * @brief DAC handle Structure definition\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\ntypedef struct __DAC_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n{\r\n DAC_TypeDef *Instance; /*!< Register base address */\r\n\r\n __IO HAL_DAC_StateTypeDef State; /*!< DAC communication state */\r\n\r\n HAL_LockTypeDef Lock; /*!< DAC locking object */\r\n\r\n DMA_HandleTypeDef *DMA_Handle1; /*!< Pointer DMA handler for channel 1 */\r\n\r\n DMA_HandleTypeDef *DMA_Handle2; /*!< Pointer DMA handler for channel 2 */\r\n\r\n __IO uint32_t ErrorCode; /*!< DAC Error code */\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n void (* ConvCpltCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh1) (struct __DAC_HandleTypeDef *hdac);\r\n\r\n void (* ConvCpltCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ConvHalfCpltCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* ErrorCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n void (* DMAUnderrunCallbackCh2) (struct __DAC_HandleTypeDef *hdac);\r\n\r\n\r\n void (* MspInitCallback) (struct __DAC_HandleTypeDef *hdac);\r\n void (* MspDeInitCallback) (struct __DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n} DAC_HandleTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration sample and hold Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_SampleTime ; /*!< Specifies the Sample time for the selected channel.\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_HoldTime ; /*!< Specifies the hold time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 1023 */\r\n\r\n uint32_t DAC_RefreshTime ; /*!< Specifies the refresh time for the selected channel\r\n This parameter applies when DAC_SampleAndHold is DAC_SAMPLEANDHOLD_ENABLE.\r\n This parameter must be a number between Min_Data = 0 and Max_Data = 255 */\r\n} DAC_SampleAndHoldConfTypeDef;\r\n\r\n/**\r\n * @brief DAC Configuration regular Channel structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t DAC_HighFrequency; /*!< Specifies the frequency interface mode\r\n This parameter can be a value of @ref DAC_HighFrequency */\r\n\r\n FunctionalState DAC_DMADoubleDataMode; /*!< Specifies if DMA double data mode should be enabled or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n FunctionalState DAC_SignedFormat; /*!< Specifies if signed format should be used or not for the selected channel.\r\n This parameter can be ENABLE or DISABLE */\r\n\r\n uint32_t DAC_SampleAndHold; /*!< Specifies whether the DAC mode.\r\n This parameter can be a value of @ref DAC_SampleAndHold */\r\n\r\n uint32_t DAC_Trigger; /*!< Specifies the external trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the reset trigger. */\r\n\r\n uint32_t DAC_Trigger2; /*!< Specifies the external secondary trigger for the selected DAC channel.\r\n This parameter can be a value of @ref DAC_trigger_selection.\r\n Note: In case of sawtooth wave generation, this\r\n trigger corresponds to the step trigger.*/\r\n\r\n uint32_t DAC_OutputBuffer; /*!< Specifies whether the DAC channel output buffer is enabled or disabled.\r\n This parameter can be a value of @ref DAC_output_buffer */\r\n\r\n uint32_t DAC_ConnectOnChipPeripheral ; /*!< Specifies whether the DAC output is connected or not to on chip peripheral .\r\n This parameter can be a value of @ref DAC_ConnectOnChipPeripheral */\r\n\r\n uint32_t DAC_UserTrimming; /*!< Specifies the trimming mode\r\n This parameter must be a value of @ref DAC_UserTrimming\r\n DAC_UserTrimming is either factory or user trimming */\r\n\r\n uint32_t DAC_TrimmingValue; /*!< Specifies the offset trimming value\r\n i.e. when DAC_SampleAndHold is DAC_TRIMMING_USER.\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 31 */\r\n DAC_SampleAndHoldConfTypeDef DAC_SampleAndHoldConfig; /*!< Sample and Hold settings */\r\n} DAC_ChannelConfTypeDef;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL DAC Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DAC_CH1_COMPLETE_CB_ID = 0x00U, /*!< DAC CH1 Complete Callback ID */\r\n HAL_DAC_CH1_HALF_COMPLETE_CB_ID = 0x01U, /*!< DAC CH1 half Complete Callback ID */\r\n HAL_DAC_CH1_ERROR_ID = 0x02U, /*!< DAC CH1 error Callback ID */\r\n HAL_DAC_CH1_UNDERRUN_CB_ID = 0x03U, /*!< DAC CH1 underrun Callback ID */\r\n\r\n HAL_DAC_CH2_COMPLETE_CB_ID = 0x04U, /*!< DAC CH2 Complete Callback ID */\r\n HAL_DAC_CH2_HALF_COMPLETE_CB_ID = 0x05U, /*!< DAC CH2 half Complete Callback ID */\r\n HAL_DAC_CH2_ERROR_ID = 0x06U, /*!< DAC CH2 error Callback ID */\r\n HAL_DAC_CH2_UNDERRUN_CB_ID = 0x07U, /*!< DAC CH2 underrun Callback ID */\r\n\r\n HAL_DAC_MSPINIT_CB_ID = 0x08U, /*!< DAC MspInit Callback ID */\r\n HAL_DAC_MSPDEINIT_CB_ID = 0x09U, /*!< DAC MspDeInit Callback ID */\r\n HAL_DAC_ALL_CB_ID = 0x0AU /*!< DAC All ID */\r\n} HAL_DAC_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL DAC Callback pointer definition\r\n */\r\ntypedef void (*pDAC_CallbackTypeDef)(DAC_HandleTypeDef *hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Constants DAC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Error_Code DAC Error Code\r\n * @{\r\n */\r\n#define HAL_DAC_ERROR_NONE 0x00U /*!< No error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH1 0x01U /*!< DAC channel1 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMAUNDERRUNCH2 0x02U /*!< DAC channel2 DMA underrun error */\r\n#define HAL_DAC_ERROR_DMA 0x04U /*!< DMA error */\r\n#define HAL_DAC_ERROR_TIMEOUT 0x08U /*!< Timeout error */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define HAL_DAC_ERROR_INVALID_CALLBACK 0x10U /*!< Invalid callback error */\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_trigger_selection DAC trigger selection\r\n * @{\r\n */\r\n#define DAC_TRIGGER_NONE 0x00000000UL /*!< DAC (all) conversion is automatic once the DAC_DHRxxxx register has been loaded, and not by external trigger */\r\n#define DAC_TRIGGER_SOFTWARE ( DAC_CR_TEN1) /*!< DAC (all) conversion started by software trigger for DAC channel */\r\n#define DAC_TRIGGER_T1_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: TIM1 TRGO selected as external conversion trigger for DAC channel. */\r\n#define DAC_TRIGGER_T8_TRGO ( DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1/2/4: TIM8 TRGO selected as external conversion trigger for DAC channel. Refer to device datasheet for DACx availability. */\r\n#define DAC_TRIGGER_T7_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): TIM7 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T15_TRGO ( DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM15 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T2_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): TIM2 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T4_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM4 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_EXT_IT9 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line9 event selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_EXT_IT10 ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): EXTI Line10 event selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger */\r\n#define DAC_TRIGGER_T6_TRGO ( DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): TIM6 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_T3_TRGO (DAC_CR_TSEL1_3 | DAC_CR_TEN1) /*!< DAC (all): TIM3 TRGO selected as external conversion trigger for DAC channel */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG1 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 1 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG2 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 2 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG3 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 3 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG4 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 4 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG5 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 5 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_RST_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM RST TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_STEP_TRG6 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TEN1) /*!< DAC (all): HRTIM STEP TRIG 6 selected as external conversion trigger for DAC channel. Note: only to be used as step (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG01 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC1&4: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. Refer to device datasheet for DACx instance availability. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n#define DAC_TRIGGER_HRTIM_TRG02 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC2: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported and DAC2 instance present (refer to device datasheet for supported features list and DAC2 instance availability) */\r\n#define DAC_TRIGGER_HRTIM_TRG03 (DAC_CR_TSEL1_3 | DAC_CR_TSEL1_2 | DAC_CR_TSEL1_1 | DAC_CR_TSEL1_0 | DAC_CR_TEN1) /*!< DAC3: HRTIM TRIG OUT 1 selected as external conversion trigger for DAC channel. Note: only to be used as update or reset (sawtooth generation) trigger. On this STM32 series, parameter only available if HRTIM feature is supported (refer to device datasheet for supported features list) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_output_buffer DAC output buffer\r\n * @{\r\n */\r\n#define DAC_OUTPUTBUFFER_ENABLE 0x00000000U\r\n#define DAC_OUTPUTBUFFER_DISABLE (DAC_MCR_MODE1_1)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Channel_selection DAC Channel selection\r\n * @{\r\n */\r\n#define DAC_CHANNEL_1 0x00000000U\r\n\r\n#define DAC_CHANNEL_2 0x00000010U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_data_alignment DAC data alignment\r\n * @{\r\n */\r\n#define DAC_ALIGN_12B_R 0x00000000U\r\n#define DAC_ALIGN_12B_L 0x00000004U\r\n#define DAC_ALIGN_8B_R 0x00000008U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_flags_definition DAC flags definition\r\n * @{\r\n */\r\n#define DAC_FLAG_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_FLAG_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n#define DAC_FLAG_DAC1RDY (DAC_SR_DAC1RDY)\r\n\r\n#define DAC_FLAG_DAC2RDY (DAC_SR_DAC2RDY)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_IT_definition DAC IT definition\r\n * @{\r\n */\r\n#define DAC_IT_DMAUDR1 (DAC_SR_DMAUDR1)\r\n\r\n#define DAC_IT_DMAUDR2 (DAC_SR_DMAUDR2)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_ConnectOnChipPeripheral DAC ConnectOnChipPeripheral\r\n * @{\r\n */\r\n#define DAC_CHIPCONNECT_EXTERNAL (1UL << 0)\r\n#define DAC_CHIPCONNECT_INTERNAL (1UL << 1)\r\n#define DAC_CHIPCONNECT_BOTH (1UL << 2)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_UserTrimming DAC User Trimming\r\n * @{\r\n */\r\n#define DAC_TRIMMING_FACTORY (0x00000000UL) /*!< Factory trimming */\r\n#define DAC_TRIMMING_USER (0x00000001UL) /*!< User trimming */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_SampleAndHold DAC power mode\r\n * @{\r\n */\r\n#define DAC_SAMPLEANDHOLD_DISABLE (0x00000000UL)\r\n#define DAC_SAMPLEANDHOLD_ENABLE (DAC_MCR_MODE1_2)\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup DAC_HighFrequency DAC high frequency interface mode\r\n * @{\r\n */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE 0x00000000UL /*!< High frequency interface mode disabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ (DAC_MCR_HFSEL_0) /*!< High frequency interface mode compatible to AHB>80MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ (DAC_MCR_HFSEL_1) /*!< High frequency interface mode compatible to AHB>160MHz enabled */\r\n#define DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC 0x00000002UL /*!< High frequency interface mode automatic */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Macros DAC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DAC handle state.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_DAC_STATE_RESET; \\\r\n (__HANDLE__)->MspInitCallback = NULL; \\\r\n (__HANDLE__)->MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_DAC_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DAC_STATE_RESET)\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/** @brief Enable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __DAC_Channel__ specifies the DAC channel\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR |= (DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Disable the DAC channel.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __DAC_Channel__ specifies the DAC channel.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE(__HANDLE__, __DAC_Channel__) \\\r\n ((__HANDLE__)->Instance->CR &= ~(DAC_CR_EN1 << ((__DAC_Channel__) & 0x10UL)))\r\n\r\n/** @brief Set DHR12R1 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R1_ALIGNMENT(__ALIGNMENT__) (0x00000008UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12R2 alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12R2_ALIGNMENT(__ALIGNMENT__) (0x00000014UL + (__ALIGNMENT__))\r\n\r\n\r\n/** @brief Set DHR12RD alignment.\r\n * @param __ALIGNMENT__ specifies the DAC alignment\r\n * @retval None\r\n */\r\n#define DAC_DHR12RD_ALIGNMENT(__ALIGNMENT__) (0x00000020UL + (__ALIGNMENT__))\r\n\r\n/** @brief Enable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_ENABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the DAC interrupt.\r\n * @param __HANDLE__ specifies the DAC handle\r\n * @param __INTERRUPT__ specifies the DAC interrupt.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_DISABLE_IT(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR) &= ~(__INTERRUPT__))\r\n\r\n/** @brief Check whether the specified DAC interrupt source is enabled or not.\r\n * @param __HANDLE__ DAC handle\r\n * @param __INTERRUPT__ DAC interrupt source to check\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_IT_DMAUDR1 DAC channel 1 DMA underrun interrupt\r\n * @arg DAC_IT_DMAUDR2 DAC channel 2 DMA underrun interrupt (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval State of interruption (SET or RESET)\r\n */\r\n#define __HAL_DAC_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CR\\\r\n & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Get the selected DAC's flag status.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to get.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n * @arg DAC_FLAG_DAC1RDY DAC channel 1 ready status flag\r\n * @arg DAC_FLAG_DAC2RDY DAC channel 2 ready status flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_GET_FLAG(__HANDLE__, __FLAG__) ((((__HANDLE__)->Instance->SR) & (__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the DAC's flag.\r\n * @param __HANDLE__ specifies the DAC handle.\r\n * @param __FLAG__ specifies the DAC flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DAC_FLAG_DMAUDR1 DAC channel 1 DMA underrun flag\r\n * @arg DAC_FLAG_DMAUDR2 DAC channel 2 DMA underrun flag (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval None\r\n */\r\n#define __HAL_DAC_CLEAR_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR) = (__FLAG__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Private_Macros DAC Private Macros\r\n * @{\r\n */\r\n#define IS_DAC_OUTPUT_BUFFER_STATE(STATE) (((STATE) == DAC_OUTPUTBUFFER_ENABLE) || \\\r\n ((STATE) == DAC_OUTPUTBUFFER_DISABLE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx)\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((DACX) == DAC2) ? \\\r\n ((CHANNEL) == DAC_CHANNEL_1) \\\r\n : \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2)))\r\n#else\r\n#define IS_DAC_CHANNEL(DACX, CHANNEL) \\\r\n (((CHANNEL) == DAC_CHANNEL_1) || \\\r\n ((CHANNEL) == DAC_CHANNEL_2))\r\n#endif\r\n\r\n#define IS_DAC_ALIGN(ALIGN) (((ALIGN) == DAC_ALIGN_12B_R) || \\\r\n ((ALIGN) == DAC_ALIGN_12B_L) || \\\r\n ((ALIGN) == DAC_ALIGN_8B_R))\r\n\r\n#define IS_DAC_DATA(DATA) ((DATA) <= 0xFFF0UL)\r\n\r\n#define IS_DAC_REFRESHTIME(TIME) ((TIME) <= 0x000000FFUL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DAC HAL Extended module */\r\n#include \"stm32g4xx_hal_dac_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspInit(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data);\r\n\r\nvoid HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac);\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/* DAC callback registering/unregistering */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\nuint32_t HAL_DAC_GetValue(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group4\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(DAC_HandleTypeDef *hdac);\r\nuint32_t HAL_DAC_GetError(DAC_HandleTypeDef *hdac);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Private_Functions DAC Private Functions\r\n * @{\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_DAC_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dac_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DAC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_DAC_EX_H\r\n#define STM32G4xx_HAL_DAC_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @addtogroup DACEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Constants DACEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_lfsrunmask_triangleamplitude DACEx lfsrunmask triangle amplitude\r\n * @{\r\n */\r\n#define DAC_LFSRUNMASK_BIT0 0x00000000UL /*!< Unmask DAC channel LFSR bit0 for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS1_0 ( DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[1:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS2_0 ( DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[2:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS3_0 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[3:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS4_0 ( DAC_CR_MAMP1_2 ) /*!< Unmask DAC channel LFSR bit[4:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS5_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[5:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS6_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[6:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS7_0 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[7:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS8_0 (DAC_CR_MAMP1_3 ) /*!< Unmask DAC channel LFSR bit[8:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS9_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[9:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS10_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Unmask DAC channel LFSR bit[10:0] for noise wave generation */\r\n#define DAC_LFSRUNMASK_BITS11_0 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Unmask DAC channel LFSR bit[11:0] for noise wave generation */\r\n#define DAC_TRIANGLEAMPLITUDE_1 0x00000000UL /*!< Select max triangle amplitude of 1 */\r\n#define DAC_TRIANGLEAMPLITUDE_3 ( DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 3 */\r\n#define DAC_TRIANGLEAMPLITUDE_7 ( DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 7 */\r\n#define DAC_TRIANGLEAMPLITUDE_15 ( DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 15 */\r\n#define DAC_TRIANGLEAMPLITUDE_31 ( DAC_CR_MAMP1_2 ) /*!< Select max triangle amplitude of 31 */\r\n#define DAC_TRIANGLEAMPLITUDE_63 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 63 */\r\n#define DAC_TRIANGLEAMPLITUDE_127 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 127 */\r\n#define DAC_TRIANGLEAMPLITUDE_255 ( DAC_CR_MAMP1_2 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 255 */\r\n#define DAC_TRIANGLEAMPLITUDE_511 (DAC_CR_MAMP1_3 ) /*!< Select max triangle amplitude of 511 */\r\n#define DAC_TRIANGLEAMPLITUDE_1023 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 1023 */\r\n#define DAC_TRIANGLEAMPLITUDE_2047 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 ) /*!< Select max triangle amplitude of 2047 */\r\n#define DAC_TRIANGLEAMPLITUDE_4095 (DAC_CR_MAMP1_3 | DAC_CR_MAMP1_1 | DAC_CR_MAMP1_0) /*!< Select max triangle amplitude of 4095 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_SawtoothPolarityMode DAC Sawtooth polarity mode\r\n * @{\r\n */\r\n#define DAC_SAWTOOTH_POLARITY_DECREMENT 0x00000000UL /*!< Sawtooth wave generation, polarity is decrement */\r\n#define DAC_SAWTOOTH_POLARITY_INCREMENT (DAC_STR1_STDIR1) /*!< Sawtooth wave generation, polarity is increment */\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Private_Macros DACEx Private Macros\r\n * @{\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_RST_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG02)) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T1_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG03)) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n (((TRIGGER) == DAC_TRIGGER_T8_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_TRG01)) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT9) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n : ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG1) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG2) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG3) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG4) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG5) || \\\r\n ((TRIGGER) == DAC_TRIGGER_HRTIM_STEP_TRG6) || \\\r\n (((DACX) == DAC1) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC2) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC3) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n ) || \\\r\n (((DACX) == DAC4) && \\\r\n ((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#else\r\n#define IS_DAC_TRIGGER2(DACX, TRIGGER) \\\r\n (((TRIGGER) == DAC_TRIGGER_NONE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_SOFTWARE) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T7_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T15_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T2_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T4_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_EXT_IT10) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T6_TRGO) || \\\r\n ((TRIGGER) == DAC_TRIGGER_T3_TRGO) || \\\r\n (((DACX) == DAC3) ? \\\r\n ((TRIGGER) == DAC_TRIGGER_T1_TRGO) \\\r\n :((TRIGGER) == DAC_TRIGGER_T8_TRGO) \\\r\n ) \\\r\n )\r\n#endif\r\n#define IS_DAC_HIGH_FREQUENCY_MODE(MODE) (((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ) || \\\r\n ((MODE) == DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC))\r\n\r\n#define IS_DAC_SAMPLETIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_HOLDTIME(TIME) ((TIME) <= 0x000003FFU)\r\n\r\n#define IS_DAC_SAMPLEANDHOLD(MODE) (((MODE) == DAC_SAMPLEANDHOLD_DISABLE) || \\\r\n ((MODE) == DAC_SAMPLEANDHOLD_ENABLE))\r\n\r\n#define IS_DAC_TRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_NEWTRIMMINGVALUE(TRIMMINGVALUE) ((TRIMMINGVALUE) <= 0x1FU)\r\n\r\n#define IS_DAC_CHIP_CONNECTION(CONNECT) (((CONNECT) == DAC_CHIPCONNECT_EXTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_INTERNAL) || \\\r\n ((CONNECT) == DAC_CHIPCONNECT_BOTH))\r\n\r\n#define IS_DAC_TRIMMING(TRIMMING) (((TRIMMING) == DAC_TRIMMING_FACTORY) || \\\r\n ((TRIMMING) == DAC_TRIMMING_USER))\r\n\r\n#define IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(VALUE) (((VALUE) == DAC_LFSRUNMASK_BIT0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS1_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS2_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS3_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS4_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS5_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS6_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS7_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS8_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS9_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS10_0) || \\\r\n ((VALUE) == DAC_LFSRUNMASK_BITS11_0) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_3) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_7) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_15) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_31) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_63) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_127) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_255) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_511) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_1023) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_2047) || \\\r\n ((VALUE) == DAC_TRIANGLEAMPLITUDE_4095))\r\n\r\n#define IS_DAC_SAWTOOTH_POLARITY(POLARITY) (((POLARITY) == DAC_SAWTOOTH_POLARITY_DECREMENT) || \\\r\n ((POLARITY) == DAC_SAWTOOTH_POLARITY_INCREMENT))\r\n\r\n#define IS_DAC_RESET_DATA(DATA) ((DATA) <= 0x00000FFFUL)\r\n#define IS_DAC_STEP_DATA(DATA) ((DATA) <= 0x0000FFFFUL)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/* Extended features functions ***********************************************/\r\n\r\n/** @addtogroup DACEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac);\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment);\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2);\r\nuint32_t HAL_DACEx_DualGetValue(DAC_HandleTypeDef *hdac);\r\n\r\nvoid HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac);\r\nvoid HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral Control functions ***********************************************/\r\n\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue);\r\nuint32_t HAL_DACEx_GetTrimOffset(DAC_HandleTypeDef *hdac, uint32_t Channel);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DACEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/* DAC_DMAConvCpltCh2 / DAC_DMAErrorCh2 / DAC_DMAHalfConvCpltCh2 */\r\n/* are called by HAL_DAC_Start_DMA */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma);\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_DAC_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_def.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_def.h\r\n * @author MCD Application Team\r\n * @brief This file contains HAL common defines, enumeration, macros and\r\n * structures definitions.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DEF\r\n#define __STM32G4xx_HAL_DEF\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n#include \"Legacy/stm32_hal_legacy.h\" /* Aliases file for old names compatibility */\r\n#include \r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/**\r\n * @brief HAL Status structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_OK = 0x00U,\r\n HAL_ERROR = 0x01U,\r\n HAL_BUSY = 0x02U,\r\n HAL_TIMEOUT = 0x03U\r\n} HAL_StatusTypeDef;\r\n\r\n/**\r\n * @brief HAL Lock structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_UNLOCKED = 0x00U,\r\n HAL_LOCKED = 0x01U\r\n} HAL_LockTypeDef;\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n#define HAL_MAX_DELAY 0xFFFFFFFFU\r\n\r\n#define HAL_IS_BIT_SET(REG, BIT) (((REG) & (BIT)) == (BIT))\r\n#define HAL_IS_BIT_CLR(REG, BIT) (((REG) & (BIT)) == 0U)\r\n\r\n#define __HAL_LINKDMA(__HANDLE__, __PPP_DMA_FIELD__, __DMA_HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->__PPP_DMA_FIELD__ = &(__DMA_HANDLE__); \\\r\n (__DMA_HANDLE__).Parent = (__HANDLE__); \\\r\n } while(0)\r\n\r\n#define UNUSED(X) (void)X\r\n\r\n/** @brief Reset the Handle's State field.\r\n * @param __HANDLE__: specifies the Peripheral Handle.\r\n * @note This macro can be used for the following purpose:\r\n * - When the Handle is declared as local variable; before passing it as parameter\r\n * to HAL_PPP_Init() for the first time, it is mandatory to use this macro\r\n * to set to 0 the Handle's \"State\" field.\r\n * Otherwise, \"State\" field may have any random value and the first time the function\r\n * HAL_PPP_Init() is called, the low level hardware initialization will be missed\r\n * (i.e. HAL_PPP_MspInit() will not be executed).\r\n * - When there is a need to reconfigure the low level hardware: instead of calling\r\n * HAL_PPP_DeInit() then HAL_PPP_Init(), user can make a call to this macro then HAL_PPP_Init().\r\n * In this later function, when the Handle's \"State\" field is set to 0, it will execute the function\r\n * HAL_PPP_MspInit() which will reconfigure the low level hardware.\r\n * @retval None\r\n */\r\n#define __HAL_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = 0)\r\n\r\n#if (USE_RTOS == 1U)\r\n/* Reserved for future use */\r\n#error \" USE_RTOS should be 0 in the current HAL release \"\r\n#else\r\n#define __HAL_LOCK(__HANDLE__) \\\r\n do{ \\\r\n if((__HANDLE__)->Lock == HAL_LOCKED) \\\r\n { \\\r\n return HAL_BUSY; \\\r\n } \\\r\n else \\\r\n { \\\r\n (__HANDLE__)->Lock = HAL_LOCKED; \\\r\n } \\\r\n }while (0U)\r\n\r\n#define __HAL_UNLOCK(__HANDLE__) \\\r\n do{ \\\r\n (__HANDLE__)->Lock = HAL_UNLOCKED; \\\r\n }while (0U)\r\n#endif /* USE_RTOS */\r\n\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif\r\n#ifndef __packed\r\n#define __packed __attribute__((packed))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __weak\r\n#define __weak __attribute__((weak))\r\n#endif /* __weak */\r\n#ifndef __packed\r\n#define __packed __attribute__((__packed__))\r\n#endif /* __packed */\r\n#endif /* __GNUC__ */\r\n\r\n\r\n/* Macro to get variable aligned on 4-bytes, for __ICCARM__ the directive \"#pragma data_alignment=4\" must be used instead */\r\n#if defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050) /* ARM Compiler V6 */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4)))\r\n#endif\r\n#elif defined ( __GNUC__ ) && !defined (__CC_ARM) /* GNU Compiler */\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END __attribute__ ((aligned (4U)))\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#define __ALIGN_BEGIN\r\n#endif /* __ALIGN_BEGIN */\r\n#else\r\n#ifndef __ALIGN_END\r\n#define __ALIGN_END\r\n#endif /* __ALIGN_END */\r\n#ifndef __ALIGN_BEGIN\r\n#if defined (__CC_ARM) /* ARM Compiler V5*/\r\n#define __ALIGN_BEGIN __align(4U)\r\n#elif defined (__ICCARM__) /* IAR Compiler */\r\n#define __ALIGN_BEGIN\r\n#endif /* __CC_ARM */\r\n#endif /* __ALIGN_BEGIN */\r\n#endif /* __GNUC__ */\r\n\r\n/**\r\n * @brief __RAM_FUNC definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050))\r\n/* ARM Compiler V4/V5 and V6\r\n --------------------------\r\n RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate source module.\r\n Using the 'Options for File' dialog you can simply change the 'Code / Const'\r\n area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the 'Options for Target'\r\n dialog.\r\n*/\r\n#define __RAM_FUNC\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n*/\r\n#define __RAM_FUNC __ramfunc\r\n\r\n#elif defined ( __GNUC__ )\r\n/* GNU Compiler\r\n ------------\r\n RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n*/\r\n#define __RAM_FUNC __attribute__((section(\".RamFunc\")))\r\n\r\n#endif /* __CC_ARM */\r\n\r\n/**\r\n * @brief __NOINLINE definition\r\n */\r\n#if defined ( __CC_ARM ) || (defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)) || defined ( __GNUC__ )\r\n/* ARM V4/V5 and V6 & GNU Compiler\r\n -------------------------------\r\n*/\r\n#define __NOINLINE __attribute__ ( (noinline) )\r\n\r\n#elif defined ( __ICCARM__ )\r\n/* ICCARM Compiler\r\n ---------------\r\n*/\r\n#define __NOINLINE _Pragma(\"optimize = no_inline\")\r\n\r\n#endif /* __CC_ARM || __GNUC__ */\r\n\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* ___STM32G4xx_HAL_DEF */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_H\r\n#define __STM32G4xx_HAL_DMA_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Types DMA Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Request; /*!< Specifies the request selected for the specified channel.\r\n This parameter can be a value of @ref DMA_request */\r\n\r\n uint32_t Direction; /*!< Specifies if the data will be transferred from memory to peripheral,\r\n from memory to memory or from peripheral to memory.\r\n This parameter can be a value of @ref DMA_Data_transfer_direction */\r\n\r\n uint32_t PeriphInc; /*!< Specifies whether the Peripheral address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Peripheral_incremented_mode */\r\n\r\n uint32_t MemInc; /*!< Specifies whether the memory address register should be incremented or not.\r\n This parameter can be a value of @ref DMA_Memory_incremented_mode */\r\n\r\n uint32_t PeriphDataAlignment; /*!< Specifies the Peripheral data width.\r\n This parameter can be a value of @ref DMA_Peripheral_data_size */\r\n\r\n uint32_t MemDataAlignment; /*!< Specifies the Memory data width.\r\n This parameter can be a value of @ref DMA_Memory_data_size */\r\n\r\n uint32_t Mode; /*!< Specifies the operation mode of the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_mode\r\n @note The circular buffer mode cannot be used if the memory-to-memory\r\n data transfer is configured on the selected Channel */\r\n\r\n uint32_t Priority; /*!< Specifies the software priority for the DMAy Channelx.\r\n This parameter can be a value of @ref DMA_Priority_level */\r\n} DMA_InitTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_STATE_RESET = 0x00U, /*!< DMA not yet initialized or disabled */\r\n HAL_DMA_STATE_READY = 0x01U, /*!< DMA initialized and ready for use */\r\n HAL_DMA_STATE_BUSY = 0x02U, /*!< DMA process is ongoing */\r\n HAL_DMA_STATE_TIMEOUT = 0x03U, /*!< DMA timeout state */\r\n} HAL_DMA_StateTypeDef;\r\n\r\n/**\r\n * @brief HAL DMA Error Code structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_FULL_TRANSFER = 0x00U, /*!< Full transfer */\r\n HAL_DMA_HALF_TRANSFER = 0x01U /*!< Half Transfer */\r\n} HAL_DMA_LevelCompleteTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMA Callback ID structure definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_XFER_CPLT_CB_ID = 0x00U, /*!< Full transfer */\r\n HAL_DMA_XFER_HALFCPLT_CB_ID = 0x01U, /*!< Half transfer */\r\n HAL_DMA_XFER_ERROR_CB_ID = 0x02U, /*!< Error */\r\n HAL_DMA_XFER_ABORT_CB_ID = 0x03U, /*!< Abort */\r\n HAL_DMA_XFER_ALL_CB_ID = 0x04U /*!< All */\r\n\r\n} HAL_DMA_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief DMA handle Structure definition\r\n */\r\ntypedef struct __DMA_HandleTypeDef\r\n{\r\n DMA_Channel_TypeDef *Instance; /*!< Register base address */\r\n\r\n DMA_InitTypeDef Init; /*!< DMA communication parameters */\r\n\r\n HAL_LockTypeDef Lock; /*!< DMA locking object */\r\n\r\n __IO HAL_DMA_StateTypeDef State; /*!< DMA transfer state */\r\n\r\n void *Parent; /*!< Parent object state */\r\n\r\n void (* XferCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer complete callback */\r\n\r\n void (* XferHalfCpltCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA Half transfer complete callback */\r\n\r\n void (* XferErrorCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer error callback */\r\n\r\n void (* XferAbortCallback)(struct __DMA_HandleTypeDef *hdma); /*!< DMA transfer abort callback */\r\n\r\n __IO uint32_t ErrorCode; /*!< DMA Error code */\r\n\r\n DMA_TypeDef *DmaBaseAddress; /*!< DMA Channel Base Address */\r\n\r\n uint32_t ChannelIndex; /*!< DMA Channel Index */\r\n\r\n DMAMUX_Channel_TypeDef *DMAmuxChannel; /*!< Register base address */\r\n\r\n DMAMUX_ChannelStatus_TypeDef *DMAmuxChannelStatus; /*!< DMAMUX Channels Status Base Address */\r\n\r\n uint32_t DMAmuxChannelStatusMask; /*!< DMAMUX Channel Status Mask */\r\n\r\n DMAMUX_RequestGen_TypeDef *DMAmuxRequestGen; /*!< DMAMUX request generator Base Address */\r\n\r\n DMAMUX_RequestGenStatus_TypeDef *DMAmuxRequestGenStatus; /*!< DMAMUX request generator Address */\r\n\r\n uint32_t DMAmuxRequestGenStatusMask; /*!< DMAMUX request generator Status mask */\r\n\r\n} DMA_HandleTypeDef;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Constants DMA Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Error_Code DMA Error Code\r\n * @{\r\n */\r\n#define HAL_DMA_ERROR_NONE 0x00000000U /*!< No error */\r\n#define HAL_DMA_ERROR_TE 0x00000001U /*!< Transfer error */\r\n#define HAL_DMA_ERROR_NO_XFER 0x00000004U /*!< Abort requested with no Xfer ongoing */\r\n#define HAL_DMA_ERROR_TIMEOUT 0x00000020U /*!< Timeout error */\r\n#define HAL_DMA_ERROR_NOT_SUPPORTED 0x00000100U /*!< Not supported mode */\r\n#define HAL_DMA_ERROR_SYNC 0x00000200U /*!< DMAMUX sync overrun error */\r\n#define HAL_DMA_ERROR_REQGEN 0x00000400U /*!< DMAMUX request generator overrun error */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_request DMA request\r\n * @{\r\n */\r\n#define DMA_REQUEST_MEM2MEM 0U /*!< memory to memory transfer */\r\n\r\n#define DMA_REQUEST_GENERATOR0 1U\r\n#define DMA_REQUEST_GENERATOR1 2U\r\n#define DMA_REQUEST_GENERATOR2 3U\r\n#define DMA_REQUEST_GENERATOR3 4U\r\n\r\n#define DMA_REQUEST_ADC1 5U\r\n\r\n#define DMA_REQUEST_DAC1_CHANNEL1 6U\r\n#define DMA_REQUEST_DAC1_CHANNEL2 7U\r\n\r\n#define DMA_REQUEST_TIM6_UP 8U\r\n#define DMA_REQUEST_TIM7_UP 9U\r\n\r\n#define DMA_REQUEST_SPI1_RX 10U\r\n#define DMA_REQUEST_SPI1_TX 11U\r\n#define DMA_REQUEST_SPI2_RX 12U\r\n#define DMA_REQUEST_SPI2_TX 13U\r\n#define DMA_REQUEST_SPI3_RX 14U\r\n#define DMA_REQUEST_SPI3_TX 15U\r\n\r\n#define DMA_REQUEST_I2C1_RX 16U\r\n#define DMA_REQUEST_I2C1_TX 17U\r\n#define DMA_REQUEST_I2C2_RX 18U\r\n#define DMA_REQUEST_I2C2_TX 19U\r\n#define DMA_REQUEST_I2C3_RX 20U\r\n#define DMA_REQUEST_I2C3_TX 21U\r\n#if defined (I2C4)\r\n#define DMA_REQUEST_I2C4_RX 22U\r\n#define DMA_REQUEST_I2C4_TX 23U\r\n#endif /* I2C4 */\r\n\r\n#define DMA_REQUEST_USART1_RX 24U\r\n#define DMA_REQUEST_USART1_TX 25U\r\n#define DMA_REQUEST_USART2_RX 26U\r\n#define DMA_REQUEST_USART2_TX 27U\r\n#define DMA_REQUEST_USART3_RX 28U\r\n#define DMA_REQUEST_USART3_TX 29U\r\n\r\n#define DMA_REQUEST_UART4_RX 30U\r\n#define DMA_REQUEST_UART4_TX 31U\r\n#if defined (UART5)\r\n#define DMA_REQUEST_UART5_RX 32U\r\n#define DMA_REQUEST_UART5_TX 33U\r\n#endif /* UART5 */\r\n\r\n#define DMA_REQUEST_LPUART1_RX 34U\r\n#define DMA_REQUEST_LPUART1_TX 35U\r\n\r\n#define DMA_REQUEST_ADC2 36U\r\n#if defined (ADC3)\r\n#define DMA_REQUEST_ADC3 37U\r\n#endif /* ADC3 */\r\n#if defined (ADC4)\r\n#define DMA_REQUEST_ADC4 38U\r\n#endif /* ADC4 */\r\n#if defined (ADC5)\r\n#define DMA_REQUEST_ADC5 39U\r\n#endif /* ADC5 */\r\n\r\n#if defined (QUADSPI)\r\n#define DMA_REQUEST_QUADSPI 40U\r\n#endif /* QUADSPI */\r\n\r\n#if defined (DAC2)\r\n#define DMA_REQUEST_DAC2_CHANNEL1 41U\r\n#endif /* DAC2 */\r\n\r\n#define DMA_REQUEST_TIM1_CH1 42U\r\n#define DMA_REQUEST_TIM1_CH2 43U\r\n#define DMA_REQUEST_TIM1_CH3 44U\r\n#define DMA_REQUEST_TIM1_CH4 45U\r\n#define DMA_REQUEST_TIM1_UP 46U\r\n#define DMA_REQUEST_TIM1_TRIG 47U\r\n#define DMA_REQUEST_TIM1_COM 48U\r\n\r\n#define DMA_REQUEST_TIM8_CH1 49U\r\n#define DMA_REQUEST_TIM8_CH2 50U\r\n#define DMA_REQUEST_TIM8_CH3 51U\r\n#define DMA_REQUEST_TIM8_CH4 52U\r\n#define DMA_REQUEST_TIM8_UP 53U\r\n#define DMA_REQUEST_TIM8_TRIG 54U\r\n#define DMA_REQUEST_TIM8_COM 55U\r\n\r\n#define DMA_REQUEST_TIM2_CH1 56U\r\n#define DMA_REQUEST_TIM2_CH2 57U\r\n#define DMA_REQUEST_TIM2_CH3 58U\r\n#define DMA_REQUEST_TIM2_CH4 59U\r\n#define DMA_REQUEST_TIM2_UP 60U\r\n\r\n#define DMA_REQUEST_TIM3_CH1 61U\r\n#define DMA_REQUEST_TIM3_CH2 62U\r\n#define DMA_REQUEST_TIM3_CH3 63U\r\n#define DMA_REQUEST_TIM3_CH4 64U\r\n#define DMA_REQUEST_TIM3_UP 65U\r\n#define DMA_REQUEST_TIM3_TRIG 66U\r\n\r\n#define DMA_REQUEST_TIM4_CH1 67U\r\n#define DMA_REQUEST_TIM4_CH2 68U\r\n#define DMA_REQUEST_TIM4_CH3 69U\r\n#define DMA_REQUEST_TIM4_CH4 70U\r\n#define DMA_REQUEST_TIM4_UP 71U\r\n\r\n#if defined (TIM5)\r\n#define DMA_REQUEST_TIM5_CH1 72U\r\n#define DMA_REQUEST_TIM5_CH2 73U\r\n#define DMA_REQUEST_TIM5_CH3 74U\r\n#define DMA_REQUEST_TIM5_CH4 75U\r\n#define DMA_REQUEST_TIM5_UP 76U\r\n#define DMA_REQUEST_TIM5_TRIG 77U\r\n#endif /* TIM5 */\r\n\r\n#define DMA_REQUEST_TIM15_CH1 78U\r\n#define DMA_REQUEST_TIM15_UP 79U\r\n#define DMA_REQUEST_TIM15_TRIG 80U\r\n#define DMA_REQUEST_TIM15_COM 81U\r\n\r\n#define DMA_REQUEST_TIM16_CH1 82U\r\n#define DMA_REQUEST_TIM16_UP 83U\r\n#define DMA_REQUEST_TIM17_CH1 84U\r\n#define DMA_REQUEST_TIM17_UP 85U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_CH1 86U\r\n#define DMA_REQUEST_TIM20_CH2 87U\r\n#define DMA_REQUEST_TIM20_CH3 88U\r\n#define DMA_REQUEST_TIM20_CH4 89U\r\n#define DMA_REQUEST_TIM20_UP 90U\r\n#endif /* TIM20 */\r\n\r\n#define DMA_REQUEST_AES_IN 91U\r\n#define DMA_REQUEST_AES_OUT 92U\r\n\r\n#if defined (TIM20)\r\n#define DMA_REQUEST_TIM20_TRIG 93U\r\n#define DMA_REQUEST_TIM20_COM 94U\r\n#endif /* TIM20 */\r\n\r\n#if defined (HRTIM1)\r\n#define DMA_REQUEST_HRTIM1_M 95U\r\n#define DMA_REQUEST_HRTIM1_A 96U\r\n#define DMA_REQUEST_HRTIM1_B 97U\r\n#define DMA_REQUEST_HRTIM1_C 98U\r\n#define DMA_REQUEST_HRTIM1_D 99U\r\n#define DMA_REQUEST_HRTIM1_E 100U\r\n#define DMA_REQUEST_HRTIM1_F 101U\r\n#endif /* HRTIM1 */\r\n\r\n#define DMA_REQUEST_DAC3_CHANNEL1 102U\r\n#define DMA_REQUEST_DAC3_CHANNEL2 103U\r\n#if defined (DAC4)\r\n#define DMA_REQUEST_DAC4_CHANNEL1 104U\r\n#define DMA_REQUEST_DAC4_CHANNEL2 105U\r\n#endif /* DAC4 */\r\n\r\n#if defined (SPI4)\r\n#define DMA_REQUEST_SPI4_RX 106U\r\n#define DMA_REQUEST_SPI4_TX 107U\r\n#endif /* SPI4 */\r\n\r\n#define DMA_REQUEST_SAI1_A 108U\r\n#define DMA_REQUEST_SAI1_B 109U\r\n\r\n#define DMA_REQUEST_FMAC_READ 110U\r\n#define DMA_REQUEST_FMAC_WRITE 111U\r\n\r\n#define DMA_REQUEST_CORDIC_READ 112U\r\n#define DMA_REQUEST_CORDIC_WRITE 113U\r\n\r\n#define DMA_REQUEST_UCPD1_RX 114U\r\n#define DMA_REQUEST_UCPD1_TX 115U\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Data_transfer_direction DMA Data transfer direction\r\n * @{\r\n */\r\n#define DMA_PERIPH_TO_MEMORY 0x00000000U /*!< Peripheral to memory direction */\r\n#define DMA_MEMORY_TO_PERIPH DMA_CCR_DIR /*!< Memory to peripheral direction */\r\n#define DMA_MEMORY_TO_MEMORY DMA_CCR_MEM2MEM /*!< Memory to memory direction */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_incremented_mode DMA Peripheral incremented mode\r\n * @{\r\n */\r\n#define DMA_PINC_ENABLE DMA_CCR_PINC /*!< Peripheral increment mode Enable */\r\n#define DMA_PINC_DISABLE 0x00000000U /*!< Peripheral increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_incremented_mode DMA Memory incremented mode\r\n * @{\r\n */\r\n#define DMA_MINC_ENABLE DMA_CCR_MINC /*!< Memory increment mode Enable */\r\n#define DMA_MINC_DISABLE 0x00000000U /*!< Memory increment mode Disable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Peripheral_data_size DMA Peripheral data size\r\n * @{\r\n */\r\n#define DMA_PDATAALIGN_BYTE 0x00000000U /*!< Peripheral data alignment : Byte */\r\n#define DMA_PDATAALIGN_HALFWORD DMA_CCR_PSIZE_0 /*!< Peripheral data alignment : HalfWord */\r\n#define DMA_PDATAALIGN_WORD DMA_CCR_PSIZE_1 /*!< Peripheral data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Memory_data_size DMA Memory data size\r\n * @{\r\n */\r\n#define DMA_MDATAALIGN_BYTE 0x00000000U /*!< Memory data alignment : Byte */\r\n#define DMA_MDATAALIGN_HALFWORD DMA_CCR_MSIZE_0 /*!< Memory data alignment : HalfWord */\r\n#define DMA_MDATAALIGN_WORD DMA_CCR_MSIZE_1 /*!< Memory data alignment : Word */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_mode DMA mode\r\n * @{\r\n */\r\n#define DMA_NORMAL 0x00000000U /*!< Normal mode */\r\n#define DMA_CIRCULAR DMA_CCR_CIRC /*!< Circular mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Priority_level DMA Priority level\r\n * @{\r\n */\r\n#define DMA_PRIORITY_LOW 0x00000000U /*!< Priority level : Low */\r\n#define DMA_PRIORITY_MEDIUM DMA_CCR_PL_0 /*!< Priority level : Medium */\r\n#define DMA_PRIORITY_HIGH DMA_CCR_PL_1 /*!< Priority level : High */\r\n#define DMA_PRIORITY_VERY_HIGH DMA_CCR_PL /*!< Priority level : Very_High */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup DMA_interrupt_enable_definitions DMA interrupt enable definitions\r\n * @{\r\n */\r\n#define DMA_IT_TC DMA_CCR_TCIE\r\n#define DMA_IT_HT DMA_CCR_HTIE\r\n#define DMA_IT_TE DMA_CCR_TEIE\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_flag_definitions DMA flag definitions\r\n * @{\r\n */\r\n#define DMA_FLAG_GL1 0x00000001U\r\n#define DMA_FLAG_TC1 0x00000002U\r\n#define DMA_FLAG_HT1 0x00000004U\r\n#define DMA_FLAG_TE1 0x00000008U\r\n#define DMA_FLAG_GL2 0x00000010U\r\n#define DMA_FLAG_TC2 0x00000020U\r\n#define DMA_FLAG_HT2 0x00000040U\r\n#define DMA_FLAG_TE2 0x00000080U\r\n#define DMA_FLAG_GL3 0x00000100U\r\n#define DMA_FLAG_TC3 0x00000200U\r\n#define DMA_FLAG_HT3 0x00000400U\r\n#define DMA_FLAG_TE3 0x00000800U\r\n#define DMA_FLAG_GL4 0x00001000U\r\n#define DMA_FLAG_TC4 0x00002000U\r\n#define DMA_FLAG_HT4 0x00004000U\r\n#define DMA_FLAG_TE4 0x00008000U\r\n#define DMA_FLAG_GL5 0x00010000U\r\n#define DMA_FLAG_TC5 0x00020000U\r\n#define DMA_FLAG_HT5 0x00040000U\r\n#define DMA_FLAG_TE5 0x00080000U\r\n#define DMA_FLAG_GL6 0x00100000U\r\n#define DMA_FLAG_TC6 0x00200000U\r\n#define DMA_FLAG_HT6 0x00400000U\r\n#define DMA_FLAG_TE6 0x00800000U\r\n#if defined (DMA1_Channel7)\r\n#define DMA_FLAG_GL7 0x01000000U\r\n#define DMA_FLAG_TC7 0x02000000U\r\n#define DMA_FLAG_HT7 0x04000000U\r\n#define DMA_FLAG_TE7 0x08000000U\r\n#endif /* DMA1_Channel7 */\r\n#if defined (DMA1_Channel8)\r\n#define DMA_FLAG_GL8 0x10000000U\r\n#define DMA_FLAG_TC8 0x20000000U\r\n#define DMA_FLAG_HT8 0x40000000U\r\n#define DMA_FLAG_TE8 0x80000000U\r\n#endif /* DMA1_Channel8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup DMA_Exported_Macros DMA Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset DMA handle state.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_RESET_HANDLE_STATE(__HANDLE__) ((__HANDLE__)->State = HAL_DMA_STATE_RESET)\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR |= DMA_CCR_EN)\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel.\r\n * @param __HANDLE__ DMA handle\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CCR &= ~DMA_CCR_EN)\r\n\r\n\r\n/* Interrupt & Flag management */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer complete flag index.\r\n */\r\n\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TC6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TC7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TC7 :\\\r\n DMA_FLAG_TC8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TC_FLAG_INDEX(__HANDLE__) \\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TC1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TC2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TC3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TC4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TC5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TC5 :\\\r\n DMA_FLAG_TC6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel half transfer complete flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified half transfer complete flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_HT6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_HT7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_HT7 :\\\r\n DMA_FLAG_HT8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_HT_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_HT1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_HT2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_HT3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_HT4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_HT5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_HT5 :\\\r\n DMA_FLAG_HT6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel transfer error flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_FLAG_TE6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_FLAG_TE7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_FLAG_TE7 :\\\r\n DMA_FLAG_TE8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_TE_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_FLAG_TE1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_FLAG_TE2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_FLAG_TE3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_FLAG_TE4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_FLAG_TE5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_FLAG_TE5 :\\\r\n DMA_FLAG_TE6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Return the current DMA Channel Global interrupt flag.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The specified transfer error flag index.\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel6))? DMA_ISR_GIF6 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel7))? DMA_ISR_GIF7 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel7))? DMA_ISR_GIF7 :\\\r\n DMA_ISR_GIF8)\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_GI_FLAG_INDEX(__HANDLE__)\\\r\n (((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel1))? DMA_ISR_GIF1 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel2))? DMA_ISR_GIF2 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel3))? DMA_ISR_GIF3 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel4))? DMA_ISR_GIF4 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA1_Channel5))? DMA_ISR_GIF5 :\\\r\n ((uint32_t)((__HANDLE__)->Instance) == ((uint32_t)DMA2_Channel5))? DMA_ISR_GIF5 :\\\r\n DMA_ISR_GIF6)\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Get the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ Get the specified flag.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval The state of FLAG (SET or RESET).\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#elif defined (DMA1_Channel6)\r\n#define __HAL_DMA_GET_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->ISR & (__FLAG__)) : (DMA1->ISR & (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Clear the DMA Channel pending flags.\r\n * @param __HANDLE__ DMA handle\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_FLAG_TCx Transfer complete flag\r\n * @arg DMA_FLAG_HTx Half transfer complete flag\r\n * @arg DMA_FLAG_TEx Transfer error flag\r\n * @arg DMA_FLAG_GLx Global interrupt flag\r\n * Where x can be from 1 to 8 to select the DMA Channel x flag.\r\n * @retval None\r\n */\r\n#if defined (DMA1_Channel8)\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel8))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#else\r\n#define __HAL_DMA_CLEAR_FLAG(__HANDLE__, __FLAG__) (((uint32_t)((__HANDLE__)->Instance) > ((uint32_t)DMA1_Channel6))? \\\r\n (DMA2->IFCR = (__FLAG__)) : (DMA1->IFCR = (__FLAG__)))\r\n#endif /* DMA1_Channel8 */\r\n\r\n/**\r\n * @brief Enable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR |= (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified DMA Channel interrupts.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt sources to be enabled or disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval None\r\n */\r\n#define __HAL_DMA_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->CCR &= ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Check whether the specified DMA Channel interrupt is enabled or not.\r\n * @param __HANDLE__ DMA handle\r\n * @param __INTERRUPT__ specifies the DMA interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg DMA_IT_TC Transfer complete interrupt mask\r\n * @arg DMA_IT_HT Half transfer complete interrupt mask\r\n * @arg DMA_IT_TE Transfer error interrupt mask\r\n * @retval The state of DMA_IT (SET or RESET).\r\n */\r\n#define __HAL_DMA_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) (((__HANDLE__)->Instance->CCR & (__INTERRUPT__)))\r\n\r\n/**\r\n * @brief Return the number of remaining data units in the current DMA Channel transfer.\r\n * @param __HANDLE__ DMA handle\r\n * @retval The number of remaining data units in the current DMA Channel transfer.\r\n */\r\n#define __HAL_DMA_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNDTR)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include DMA HAL Extension module */\r\n#include \"stm32g4xx_hal_dma_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup DMA_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Initialization and de-initialization functions *****************************/\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group2\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout);\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma));\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Exported_Functions_Group3\r\n * @{\r\n */\r\n/* Peripheral State and Error functions ***************************************/\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma);\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMA_Private_Macros DMA Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_PERIPH_TO_MEMORY ) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_PERIPH) || \\\r\n ((DIRECTION) == DMA_MEMORY_TO_MEMORY))\r\n\r\n#define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1U) && ((SIZE) < 0x40000U))\r\n\r\n#define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PINC_ENABLE) || \\\r\n ((STATE) == DMA_PINC_DISABLE))\r\n\r\n#define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MINC_ENABLE) || \\\r\n ((STATE) == DMA_MINC_DISABLE))\r\n\r\n#define IS_DMA_ALL_REQUEST(REQUEST) ((REQUEST) <= DMA_REQUEST_UCPD1_TX)\r\n\r\n#define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_PDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_PDATAALIGN_WORD))\r\n\r\n#define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MDATAALIGN_BYTE) || \\\r\n ((SIZE) == DMA_MDATAALIGN_HALFWORD) || \\\r\n ((SIZE) == DMA_MDATAALIGN_WORD ))\r\n\r\n#define IS_DMA_MODE(MODE) (((MODE) == DMA_NORMAL ) || \\\r\n ((MODE) == DMA_CIRCULAR))\r\n\r\n#define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_PRIORITY_LOW ) || \\\r\n ((PRIORITY) == DMA_PRIORITY_MEDIUM) || \\\r\n ((PRIORITY) == DMA_PRIORITY_HIGH) || \\\r\n ((PRIORITY) == DMA_PRIORITY_VERY_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_dma_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of DMA HAL extension module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef __STM32G4xx_HAL_DMA_EX_H\r\n#define __STM32G4xx_HAL_DMA_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup DMAEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Types DMAEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HAL DMA Synchro definition\r\n */\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX Synchronization configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SyncSignalID; /*!< Specifies the synchronization signal gating the DMA request in periodic mode.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncSignalID_selection */\r\n\r\n uint32_t SyncPolarity; /*!< Specifies the polarity of the signal on which the DMA request is synchronized.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SyncPolarity_selection */\r\n\r\n FunctionalState SyncEnable; /*!< Specifies if the synchronization shall be enabled or disabled\r\n This parameter can take the value ENABLE or DISABLE*/\r\n\r\n\r\n FunctionalState EventEnable; /*!< Specifies if an event shall be generated once the RequestNumber is reached.\r\n This parameter can take the value ENABLE or DISABLE */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be authorized after a sync event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n\r\n} HAL_DMA_MuxSyncConfigTypeDef;\r\n\r\n\r\n/**\r\n * @brief HAL DMAMUX request generator parameters structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SignalID; /*!< Specifies the ID of the signal used for DMAMUX request generator\r\n This parameter can be a value of @ref DMAEx_DMAMUX_SignalGeneratorID_selection */\r\n\r\n uint32_t Polarity; /*!< Specifies the polarity of the signal on which the request is generated.\r\n This parameter can be a value of @ref DMAEx_DMAMUX_RequestGeneneratorPolarity_selection */\r\n\r\n uint32_t RequestNumber; /*!< Specifies the number of DMA request that will be generated after a signal event\r\n This parameter must be a number between Min_Data = 1 and Max_Data = 32 */\r\n\r\n} HAL_DMA_MuxRequestGeneratorConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup DMAEx_Exported_Constants DMAEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncSignalID_selection DMAMUX SyncSignalID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_SYNC_EXTI0 0U /*!< Synchronization Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI1 1U /*!< Synchronization Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI2 2U /*!< Synchronization Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI3 3U /*!< Synchronization Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI4 4U /*!< Synchronization Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI5 5U /*!< Synchronization Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI6 6U /*!< Synchronization Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI7 7U /*!< Synchronization Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI8 8U /*!< Synchronization Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI9 9U /*!< Synchronization Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI10 10U /*!< Synchronization Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI11 11U /*!< Synchronization Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI12 12U /*!< Synchronization Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI13 13U /*!< Synchronization Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI14 14U /*!< Synchronization Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_SYNC_EXTI15 15U /*!< Synchronization Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH0_EVT 16U /*!< Synchronization Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH1_EVT 17U /*!< Synchronization Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH2_EVT 18U /*!< Synchronization Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_SYNC_DMAMUX1_CH3_EVT 19U /*!< Synchronization Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_SYNC_LPTIM1_OUT 20U /*!< Synchronization Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SyncPolarity_selection DMAMUX SyncPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_SYNC_NO_EVENT 0U /*!< block synchronization events */\r\n#define HAL_DMAMUX_SYNC_RISING ((uint32_t)DMAMUX_CxCR_SPOL_0) /*!< synchronize with rising edge events */\r\n#define HAL_DMAMUX_SYNC_FALLING ((uint32_t)DMAMUX_CxCR_SPOL_1) /*!< synchronize with falling edge events */\r\n#define HAL_DMAMUX_SYNC_RISING_FALLING ((uint32_t)DMAMUX_CxCR_SPOL) /*!< synchronize with rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_SignalGeneratorID_selection DMAMUX SignalGeneratorID selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI0 0U /*!< Request generator Signal is EXTI0 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI1 1U /*!< Request generator Signal is EXTI1 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI2 2U /*!< Request generator Signal is EXTI2 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI3 3U /*!< Request generator Signal is EXTI3 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI4 4U /*!< Request generator Signal is EXTI4 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI5 5U /*!< Request generator Signal is EXTI5 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI6 6U /*!< Request generator Signal is EXTI6 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI7 7U /*!< Request generator Signal is EXTI7 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI8 8U /*!< Request generator Signal is EXTI8 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI9 9U /*!< Request generator Signal is EXTI9 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI10 10U /*!< Request generator Signal is EXTI10 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI11 11U /*!< Request generator Signal is EXTI11 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI12 12U /*!< Request generator Signal is EXTI12 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI13 13U /*!< Request generator Signal is EXTI13 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI14 14U /*!< Request generator Signal is EXTI14 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_EXTI15 15U /*!< Request generator Signal is EXTI15 IT */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH0_EVT 16U /*!< Request generator Signal is DMAMUX1 Channel0 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH1_EVT 17U /*!< Request generator Signal is DMAMUX1 Channel1 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH2_EVT 18U /*!< Request generator Signal is DMAMUX1 Channel2 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_DMAMUX1_CH3_EVT 19U /*!< Request generator Signal is DMAMUX1 Channel3 Event */\r\n#define HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT 20U /*!< Request generator Signal is LPTIM1 OUT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMAEx_DMAMUX_RequestGeneneratorPolarity_selection DMAMUX RequestGeneneratorPolarity selection\r\n * @{\r\n */\r\n#define HAL_DMAMUX_REQ_GEN_NO_EVENT 0x00000000U /*!< block request generator events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING DMAMUX_RGxCR_GPOL_0 /*!< generate request on rising edge events */\r\n#define HAL_DMAMUX_REQ_GEN_FALLING DMAMUX_RGxCR_GPOL_1 /*!< generate request on falling edge events */\r\n#define HAL_DMAMUX_REQ_GEN_RISING_FALLING DMAMUX_RGxCR_GPOL /*!< generate request on rising and falling edge events */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup DMAEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\n/** @addtogroup DMAEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* ------------------------- REQUEST -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig);\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma);\r\n/* -------------------------------------------------------------------------- */\r\n\r\n/* ------------------------- SYNCHRO -----------------------------------------*/\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig);\r\n/* -------------------------------------------------------------------------- */\r\n\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup DMAEx_Private_Macros DMAEx Private Macros\r\n * @brief DMAEx private macros\r\n * @{\r\n */\r\n\r\n#define IS_DMAMUX_SYNC_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_SYNC_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_SYNC_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_SYNC_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_SYNC_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_SYNC_RISING_FALLING))\r\n\r\n#define IS_DMAMUX_SYNC_STATE(SYNC) (((SYNC) == DISABLE) || ((SYNC) == ENABLE))\r\n\r\n#define IS_DMAMUX_SYNC_EVENT(EVENT) (((EVENT) == DISABLE) || \\\r\n ((EVENT) == ENABLE))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(SIGNAL_ID) ((SIGNAL_ID) <= HAL_DMAMUX1_REQ_GEN_LPTIM1_OUT)\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(REQUEST_NUMBER) (((REQUEST_NUMBER) > 0U) && ((REQUEST_NUMBER) <= 32U))\r\n\r\n#define IS_DMAMUX_REQUEST_GEN_POLARITY(POLARITY) (((POLARITY) == HAL_DMAMUX_REQ_GEN_NO_EVENT) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_FALLING) || \\\r\n ((POLARITY) == HAL_DMAMUX_REQ_GEN_RISING_FALLING))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* __STM32G4xx_HAL_DMA_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_exti.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.h\r\n * @author MCD Application Team\r\n * @brief Header file of EXTI HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_EXTI_H\r\n#define STM32G4xx_HAL_EXTI_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI EXTI\r\n * @brief EXTI HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup EXTI_Exported_Types EXTI Exported Types\r\n * @{\r\n */\r\ntypedef enum\r\n{\r\n HAL_EXTI_COMMON_CB_ID = 0x00UL\r\n} EXTI_CallbackIDTypeDef;\r\n\r\n\r\n/**\r\n * @brief EXTI Handle structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< Exti line number */\r\n void (* PendingCallback)(void); /*!< Exti pending callback */\r\n} EXTI_HandleTypeDef;\r\n\r\n/**\r\n * @brief EXTI Configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Line; /*!< The Exti line to be configured. This parameter\r\n can be a value of @ref EXTI_Line */\r\n uint32_t Mode; /*!< The Exit Mode to be configured for a core.\r\n This parameter can be a combination of @ref EXTI_Mode */\r\n uint32_t Trigger; /*!< The Exti Trigger to be configured. This parameter\r\n can be a value of @ref EXTI_Trigger */\r\n uint32_t GPIOSel; /*!< The Exti GPIO multiplexer selection to be configured.\r\n This parameter is only possible for line 0 to 15. It\r\n can be a value of @ref EXTI_GPIOSel */\r\n} EXTI_ConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Constants EXTI Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Line EXTI Line\r\n * @{\r\n */\r\n#define EXTI_LINE_0 (EXTI_GPIO | EXTI_REG1 | 0x00u)\r\n#define EXTI_LINE_1 (EXTI_GPIO | EXTI_REG1 | 0x01u)\r\n#define EXTI_LINE_2 (EXTI_GPIO | EXTI_REG1 | 0x02u)\r\n#define EXTI_LINE_3 (EXTI_GPIO | EXTI_REG1 | 0x03u)\r\n#define EXTI_LINE_4 (EXTI_GPIO | EXTI_REG1 | 0x04u)\r\n#define EXTI_LINE_5 (EXTI_GPIO | EXTI_REG1 | 0x05u)\r\n#define EXTI_LINE_6 (EXTI_GPIO | EXTI_REG1 | 0x06u)\r\n#define EXTI_LINE_7 (EXTI_GPIO | EXTI_REG1 | 0x07u)\r\n#define EXTI_LINE_8 (EXTI_GPIO | EXTI_REG1 | 0x08u)\r\n#define EXTI_LINE_9 (EXTI_GPIO | EXTI_REG1 | 0x09u)\r\n#define EXTI_LINE_10 (EXTI_GPIO | EXTI_REG1 | 0x0Au)\r\n#define EXTI_LINE_11 (EXTI_GPIO | EXTI_REG1 | 0x0Bu)\r\n#define EXTI_LINE_12 (EXTI_GPIO | EXTI_REG1 | 0x0Cu)\r\n#define EXTI_LINE_13 (EXTI_GPIO | EXTI_REG1 | 0x0Du)\r\n#define EXTI_LINE_14 (EXTI_GPIO | EXTI_REG1 | 0x0Eu)\r\n#define EXTI_LINE_15 (EXTI_GPIO | EXTI_REG1 | 0x0Fu)\r\n#define EXTI_LINE_16 (EXTI_CONFIG | EXTI_REG1 | 0x10u)\r\n#define EXTI_LINE_17 (EXTI_CONFIG | EXTI_REG1 | 0x11u)\r\n#define EXTI_LINE_18 (EXTI_DIRECT | EXTI_REG1 | 0x12u)\r\n#define EXTI_LINE_19 (EXTI_CONFIG | EXTI_REG1 | 0x13u)\r\n#define EXTI_LINE_20 (EXTI_CONFIG | EXTI_REG1 | 0x14u)\r\n#define EXTI_LINE_21 (EXTI_CONFIG | EXTI_REG1 | 0x15u)\r\n#define EXTI_LINE_22 (EXTI_CONFIG | EXTI_REG1 | 0x16u)\r\n#define EXTI_LINE_23 (EXTI_DIRECT | EXTI_REG1 | 0x17u)\r\n#define EXTI_LINE_24 (EXTI_DIRECT | EXTI_REG1 | 0x18u)\r\n#define EXTI_LINE_25 (EXTI_DIRECT | EXTI_REG1 | 0x19u)\r\n#define EXTI_LINE_26 (EXTI_DIRECT | EXTI_REG1 | 0x1Au)\r\n#define EXTI_LINE_27 (EXTI_DIRECT | EXTI_REG1 | 0x1Bu)\r\n#define EXTI_LINE_28 (EXTI_DIRECT | EXTI_REG1 | 0x1Cu)\r\n#define EXTI_LINE_29 (EXTI_CONFIG | EXTI_REG1 | 0x1Du)\r\n#define EXTI_LINE_30 (EXTI_CONFIG | EXTI_REG1 | 0x1Eu)\r\n#define EXTI_LINE_31 (EXTI_CONFIG | EXTI_REG1 | 0x1Fu)\r\n#define EXTI_LINE_32 (EXTI_CONFIG | EXTI_REG2 | 0x00u)\r\n#define EXTI_LINE_33 (EXTI_CONFIG | EXTI_REG2 | 0x01u)\r\n#define EXTI_LINE_34 (EXTI_DIRECT | EXTI_REG2 | 0x02u)\r\n#define EXTI_LINE_35 (EXTI_DIRECT | EXTI_REG2 | 0x03u)\r\n#define EXTI_LINE_36 (EXTI_DIRECT | EXTI_REG2 | 0x04u)\r\n#define EXTI_LINE_37 (EXTI_DIRECT | EXTI_REG2 | 0x05u)\r\n#define EXTI_LINE_38 (EXTI_CONFIG | EXTI_REG2 | 0x06u)\r\n#define EXTI_LINE_39 (EXTI_CONFIG | EXTI_REG2 | 0x07u)\r\n#define EXTI_LINE_40 (EXTI_CONFIG | EXTI_REG2 | 0x08u)\r\n#define EXTI_LINE_41 (EXTI_CONFIG | EXTI_REG2 | 0x09u)\r\n#define EXTI_LINE_42 (EXTI_DIRECT | EXTI_REG2 | 0x0Au)\r\n#define EXTI_LINE_43 (EXTI_DIRECT | EXTI_REG2 | 0x0Bu)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Mode EXTI Mode\r\n * @{\r\n */\r\n#define EXTI_MODE_NONE 0x00000000U\r\n#define EXTI_MODE_INTERRUPT 0x00000001U\r\n#define EXTI_MODE_EVENT 0x00000002U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Trigger EXTI Trigger\r\n * @{\r\n */\r\n#define EXTI_TRIGGER_NONE 0x00000000U\r\n#define EXTI_TRIGGER_RISING 0x00000001U\r\n#define EXTI_TRIGGER_FALLING 0x00000002U\r\n#define EXTI_TRIGGER_RISING_FALLING (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_GPIOSel EXTI GPIOSel\r\n * @brief\r\n * @{\r\n */\r\n#define EXTI_GPIOA 0x00000000U\r\n#define EXTI_GPIOB 0x00000001U\r\n#define EXTI_GPIOC 0x00000002U\r\n#define EXTI_GPIOD 0x00000003U\r\n#define EXTI_GPIOE 0x00000004U\r\n#define EXTI_GPIOF 0x00000005U\r\n#define EXTI_GPIOG 0x00000006U\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Macros EXTI Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n/**\r\n * @brief EXTI Line property definition\r\n */\r\n#define EXTI_PROPERTY_SHIFT 24U\r\n#define EXTI_DIRECT (0x01uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_CONFIG (0x02uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_GPIO ((0x04uL << EXTI_PROPERTY_SHIFT) | EXTI_CONFIG)\r\n#define EXTI_RESERVED (0x08uL << EXTI_PROPERTY_SHIFT)\r\n#define EXTI_PROPERTY_MASK (EXTI_DIRECT | EXTI_CONFIG | EXTI_GPIO)\r\n\r\n/**\r\n * @brief EXTI Register and bit usage\r\n */\r\n#define EXTI_REG_SHIFT 16U\r\n#define EXTI_REG1 (0x00uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG2 (0x01uL << EXTI_REG_SHIFT)\r\n#define EXTI_REG_MASK (EXTI_REG1 | EXTI_REG2)\r\n#define EXTI_PIN_MASK 0x0000001FU\r\n\r\n/**\r\n * @brief EXTI Mask for interrupt & event mode\r\n */\r\n#define EXTI_MODE_MASK (EXTI_MODE_EVENT | EXTI_MODE_INTERRUPT)\r\n\r\n/**\r\n * @brief EXTI Mask for trigger possibilities\r\n */\r\n#define EXTI_TRIGGER_MASK (EXTI_TRIGGER_RISING | EXTI_TRIGGER_FALLING)\r\n\r\n/**\r\n * @brief EXTI Line number\r\n */\r\n#define EXTI_LINE_NB 44UL\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Macros EXTI Private Macros\r\n * @{\r\n */\r\n#define IS_EXTI_LINE(__EXTI_LINE__) ((((__EXTI_LINE__) & ~(EXTI_PROPERTY_MASK | EXTI_REG_MASK | EXTI_PIN_MASK)) == 0x00U) && \\\r\n ((((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_DIRECT) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_CONFIG) || \\\r\n (((__EXTI_LINE__) & EXTI_PROPERTY_MASK) == EXTI_GPIO)) && \\\r\n (((__EXTI_LINE__) & (EXTI_REG_MASK | EXTI_PIN_MASK)) < \\\r\n (((EXTI_LINE_NB / 32u) << EXTI_REG_SHIFT) | (EXTI_LINE_NB % 32u))))\r\n\r\n#define IS_EXTI_MODE(__EXTI_LINE__) ((((__EXTI_LINE__) & EXTI_MODE_MASK) != 0x00U) && \\\r\n (((__EXTI_LINE__) & ~EXTI_MODE_MASK) == 0x00U))\r\n\r\n#define IS_EXTI_TRIGGER(__EXTI_LINE__) (((__EXTI_LINE__) & ~EXTI_TRIGGER_MASK) == 0x00U)\r\n\r\n#define IS_EXTI_CONFIG_LINE(__EXTI_LINE__) (((__EXTI_LINE__) & EXTI_CONFIG) != 0x00U)\r\n\r\n#define IS_EXTI_GPIO_PORT(__PORT__) (((__PORT__) == EXTI_GPIOA) || \\\r\n ((__PORT__) == EXTI_GPIOB) || \\\r\n ((__PORT__) == EXTI_GPIOC) || \\\r\n ((__PORT__) == EXTI_GPIOD) || \\\r\n ((__PORT__) == EXTI_GPIOE) || \\\r\n ((__PORT__) == EXTI_GPIOF) || \\\r\n ((__PORT__) == EXTI_GPIOG))\r\n\r\n#define IS_EXTI_GPIO_PIN(__PIN__) ((__PIN__) < 16u)\r\n\r\n#define IS_EXTI_PENDING_EDGE(__EDGE__) (((__EDGE__) == EXTI_TRIGGER_RISING) || \\\r\n ((__EDGE__) == EXTI_TRIGGER_FALLING)|| \\\r\n ((__EDGE__) == EXTI_TRIGGER_RISING_FALLING))\r\n\r\n#define IS_EXTI_CB(__CB__) ((__CB__) == HAL_EXTI_COMMON_CB_ID)\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup EXTI_Exported_Functions EXTI Exported Functions\r\n * @brief EXTI Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group1 Configuration functions\r\n * @brief Configuration functions\r\n * @{\r\n */\r\n/* Configuration functions ****************************************************/\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig);\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti);\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void));\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup EXTI_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n/* IO operation functions *****************************************************/\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti);\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge);\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_EXTI_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_H\r\n#define STM32G4xx_HAL_FLASH_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Types FLASH Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief FLASH Erase structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TypeErase; /*!< Mass erase or page erase.\r\n This parameter can be a value of @ref FLASH_Type_Erase */\r\n uint32_t Banks; /*!< Select bank to erase.\r\n This parameter must be a value of @ref FLASH_Banks\r\n (FLASH_BANK_BOTH should be used only for mass erase) */\r\n uint32_t Page; /*!< Initial Flash page to erase when page erase is disabled.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1)\r\n (eg : 127 for 512KB dual bank) */\r\n uint32_t NbPages; /*!< Number of pages to be erased.\r\n This parameter must be a value between 1 and (max number of pages in the bank - value of initial page)*/\r\n} FLASH_EraseInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Option Bytes Program structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OptionType; /*!< Option byte to be configured.\r\n This parameter can be a combination of the values of @ref FLASH_OB_Type */\r\n uint32_t WRPArea; /*!< Write protection area to be programmed (used for OPTIONBYTE_WRP).\r\n Only one WRP area could be programmed at the same time.\r\n This parameter can be value of @ref FLASH_OB_WRP_Area */\r\n uint32_t WRPStartOffset; /*!< Write protection start offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n uint32_t WRPEndOffset; /*!< Write protection end offset (used for OPTIONBYTE_WRP).\r\n This parameter must be a value between WRPStartOffset and (max number of pages in the bank - 1) */\r\n uint32_t RDPLevel; /*!< Set the read protection level.. (used for OPTIONBYTE_RDP).\r\n This parameter can be a value of @ref FLASH_OB_Read_Protection */\r\n uint32_t USERType; /*!< User option byte(s) to be configured (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_Type */\r\n uint32_t USERConfig; /*!< Value of the user option byte (used for OPTIONBYTE_USER).\r\n This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_BFB2 (*),\r\n @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n @ref FLASH_OB_USER_CCMSRAM_RST\r\n @note (*) availability depends on devices */\r\n uint32_t PCROPConfig; /*!< Configuration of the PCROP (used for OPTIONBYTE_PCROP).\r\n This parameter must be a combination of @ref FLASH_Banks (except FLASH_BANK_BOTH)\r\n and @ref FLASH_OB_PCROP_RDP */\r\n uint32_t PCROPStartAddr; /*!< PCROP Start address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between begin and end of bank\r\n => Be careful of the bank swapping for the address */\r\n uint32_t PCROPEndAddr; /*!< PCROP End address (used for OPTIONBYTE_PCROP).\r\n This parameter must be a value between PCROP Start address and end of bank */\r\n uint32_t BootEntryPoint; /*!< Set the Boot Lock (used for OPTIONBYTE_BOOT_LOCK).\r\n This parameter can be a value of @ref FLASH_OB_Boot_Lock */\r\n uint32_t SecBank; /*!< Bank of securable memory area to be programmed (used for OPTIONBYTE_SEC).\r\n Only one securable memory area could be programmed at the same time.\r\n This parameter can be one of the following values:\r\n FLASH_BANK_1: Securable memory area to be programmed in bank 1\r\n FLASH_BANK_2: Securable memory area to be programmed in bank 2 (*)\r\n @note (*) availability depends on devices */\r\n uint32_t SecSize; /*!< Size of securable memory area to be programmed (used for OPTIONBYTE_SEC),\r\n in number of pages. Securable memory area is starting from first page of the bank.\r\n Only one securable memory could be programmed at the same time.\r\n This parameter must be a value between 0 and (max number of pages in the bank - 1) */\r\n} FLASH_OBProgramInitTypeDef;\r\n\r\n/**\r\n * @brief FLASH Procedure structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_PROC_NONE = 0,\r\n FLASH_PROC_PAGE_ERASE,\r\n FLASH_PROC_MASS_ERASE,\r\n FLASH_PROC_PROGRAM,\r\n FLASH_PROC_PROGRAM_LAST\r\n} FLASH_ProcedureTypeDef;\r\n\r\n/**\r\n * @brief FLASH Cache structure definition\r\n */\r\ntypedef enum\r\n{\r\n FLASH_CACHE_DISABLED = 0,\r\n FLASH_CACHE_ICACHE_ENABLED,\r\n FLASH_CACHE_DCACHE_ENABLED,\r\n FLASH_CACHE_ICACHE_DCACHE_ENABLED\r\n} FLASH_CacheTypeDef;\r\n\r\n/**\r\n * @brief FLASH handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n HAL_LockTypeDef Lock; /* FLASH locking object */\r\n __IO uint32_t ErrorCode; /* FLASH error code */\r\n __IO FLASH_ProcedureTypeDef ProcedureOnGoing; /* Internal variable to indicate which procedure is ongoing or not in IT context */\r\n __IO uint32_t Address; /* Internal variable to save address selected for program in IT context */\r\n __IO uint32_t Bank; /* Internal variable to save current bank selected during erase in IT context */\r\n __IO uint32_t Page; /* Internal variable to define the current page which is erasing in IT context */\r\n __IO uint32_t NbPagesToErase; /* Internal variable to save the remaining pages to erase in IT context */\r\n __IO FLASH_CacheTypeDef CacheToReactivate; /* Internal variable to indicate which caches should be reactivated */\r\n} FLASH_ProcessTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Constants FLASH Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Error FLASH Error\r\n * @{\r\n */\r\n#define HAL_FLASH_ERROR_NONE 0x00000000U\r\n#define HAL_FLASH_ERROR_OP FLASH_FLAG_OPERR\r\n#define HAL_FLASH_ERROR_PROG FLASH_FLAG_PROGERR\r\n#define HAL_FLASH_ERROR_WRP FLASH_FLAG_WRPERR\r\n#define HAL_FLASH_ERROR_PGA FLASH_FLAG_PGAERR\r\n#define HAL_FLASH_ERROR_SIZ FLASH_FLAG_SIZERR\r\n#define HAL_FLASH_ERROR_PGS FLASH_FLAG_PGSERR\r\n#define HAL_FLASH_ERROR_MIS FLASH_FLAG_MISERR\r\n#define HAL_FLASH_ERROR_FAST FLASH_FLAG_FASTERR\r\n#define HAL_FLASH_ERROR_RD FLASH_FLAG_RDERR\r\n#define HAL_FLASH_ERROR_OPTV FLASH_FLAG_OPTVERR\r\n#define HAL_FLASH_ERROR_ECCC FLASH_FLAG_ECCC\r\n#define HAL_FLASH_ERROR_ECCD FLASH_FLAG_ECCD\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define HAL_FLASH_ERROR_ECCC2 FLASH_FLAG_ECCC2\r\n#define HAL_FLASH_ERROR_ECCD2 FLASH_FLAG_ECCD2\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Type_Erase FLASH Erase Type\r\n * @{\r\n */\r\n#define FLASH_TYPEERASE_PAGES 0x00U /*!> 24U) /*!< ECC Correction Interrupt source */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Macros FLASH Exported Macros\r\n * @brief macros to control FLASH features\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set the FLASH Latency.\r\n * @param __LATENCY__ FLASH Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_SET_LATENCY(__LATENCY__) MODIFY_REG(FLASH->ACR, FLASH_ACR_LATENCY, (__LATENCY__))\r\n\r\n/**\r\n * @brief Get the FLASH Latency.\r\n * @retval FLASH_Latency.\r\n * This parameter can be one of the following values :\r\n * @arg FLASH_LATENCY_0: FLASH Zero wait state\r\n * @arg FLASH_LATENCY_1: FLASH One wait state\r\n * @arg FLASH_LATENCY_2: FLASH Two wait states\r\n * @arg FLASH_LATENCY_3: FLASH Three wait states\r\n * @arg FLASH_LATENCY_4: FLASH Four wait states\r\n * @arg FLASH_LATENCY_5: FLASH Five wait states\r\n * @arg FLASH_LATENCY_6: FLASH Six wait states\r\n * @arg FLASH_LATENCY_7: FLASH Seven wait states\r\n * @arg FLASH_LATENCY_8: FLASH Eight wait states \r\n * @arg FLASH_LATENCY_9: FLASH Nine wait states \r\n * @arg FLASH_LATENCY_10: FLASH Ten wait state\r\n * @arg FLASH_LATENCY_11: FLASH Eleven wait state\r\n * @arg FLASH_LATENCY_12: FLASH Twelve wait states\r\n * @arg FLASH_LATENCY_13: FLASH Thirteen wait states\r\n * @arg FLASH_LATENCY_14: FLASH Fourteen wait states\r\n * @arg FLASH_LATENCY_15: FLASH Fifteen wait states\r\n */\r\n#define __HAL_FLASH_GET_LATENCY() READ_BIT(FLASH->ACR, FLASH_ACR_LATENCY)\r\n\r\n/**\r\n * @brief Enable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Disable the FLASH prefetch buffer.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_PREFETCH_BUFFER_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_PRFTEN)\r\n\r\n/**\r\n * @brief Enable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Disable the FLASH instruction cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICEN)\r\n\r\n/**\r\n * @brief Enable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Disable the FLASH data cache.\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCEN)\r\n\r\n/**\r\n * @brief Reset the FLASH instruction Cache.\r\n * @note This function must be used only when the Instruction Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_INSTRUCTION_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_ICRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Reset the FLASH data Cache.\r\n * @note This function must be used only when the data Cache is disabled.\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_DATA_CACHE_RESET() do { SET_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_DCRST); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 1, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 0.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_ENABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n SET_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-power run mode.\r\n * @note Writing this bit to 0, automatically the keys are\r\n * lost and a new unlock sequence is necessary to re-write it to 1.\r\n */\r\n#define __HAL_FLASH_POWER_DOWN_DISABLE() do { WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY1); \\\r\n WRITE_REG(FLASH->PDKEYR, FLASH_PDKEY2); \\\r\n CLEAR_BIT(FLASH->ACR, FLASH_ACR_RUN_PD); \\\r\n } while (0)\r\n\r\n/**\r\n * @brief Enable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_ENABLE() SET_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @brief Disable the FLASH power down during Low-Power sleep mode\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_SLEEP_POWERDOWN_DISABLE() CLEAR_BIT(FLASH->ACR, FLASH_ACR_SLEEP_PD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Interrupt FLASH Interrupts Macros\r\n * @brief macros to handle FLASH interrupts\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_ENABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { SET_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { SET_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Disable the specified FLASH interrupt.\r\n * @param __INTERRUPT__ FLASH interrupt\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_IT_EOP: End of FLASH Operation Interrupt\r\n * @arg FLASH_IT_OPERR: Error Interrupt\r\n * @arg FLASH_IT_RDERR: PCROP Read Error Interrupt\r\n * @arg FLASH_IT_ECCC: ECC Correction Interrupt\r\n * @retval none\r\n */\r\n#define __HAL_FLASH_DISABLE_IT(__INTERRUPT__) do { if(((__INTERRUPT__) & FLASH_IT_ECCC) != 0U) { CLEAR_BIT(FLASH->ECCR, FLASH_ECCR_ECCIE); }\\\r\n if(((__INTERRUPT__) & (~FLASH_IT_ECCC)) != 0U) { CLEAR_BIT(FLASH->CR, ((__INTERRUPT__) & (~FLASH_IT_ECCC))); }\\\r\n } while (0)\r\n\r\n/**\r\n * @brief Check whether the specified FLASH flag is set or not.\r\n * @param __FLAG__ specifies the FLASH flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_BSY: FLASH write/erase operations in progress flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @note (*) availability depends on devices\r\n * @retval The new state of FLASH_FLAG (SET or RESET).\r\n */\r\n#define __HAL_FLASH_GET_FLAG(__FLAG__) ((((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) ? \\\r\n (READ_BIT(FLASH->ECCR, (__FLAG__)) == (__FLAG__)) : \\\r\n (READ_BIT(FLASH->SR, (__FLAG__)) == (__FLAG__)))\r\n\r\n/**\r\n * @brief Clear the FLASH's pending flags.\r\n * @param __FLAG__ specifies the FLASH flags to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg FLASH_FLAG_EOP: FLASH End of Operation flag\r\n * @arg FLASH_FLAG_OPERR: FLASH Operation error flag\r\n * @arg FLASH_FLAG_PROGERR: FLASH Programming error flag\r\n * @arg FLASH_FLAG_WRPERR: FLASH Write protection error flag\r\n * @arg FLASH_FLAG_PGAERR: FLASH Programming alignment error flag\r\n * @arg FLASH_FLAG_SIZERR: FLASH Size error flag\r\n * @arg FLASH_FLAG_PGSERR: FLASH Programming sequence error flag\r\n * @arg FLASH_FLAG_MISERR: FLASH Fast programming data miss error flag\r\n * @arg FLASH_FLAG_FASTERR: FLASH Fast programming error flag\r\n * @arg FLASH_FLAG_RDERR: FLASH PCROP read error flag\r\n * @arg FLASH_FLAG_OPTVERR: FLASH Option validity error flag\r\n * @arg FLASH_FLAG_ECCC: FLASH one ECC error has been detected and corrected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCD: FLASH two ECC errors have been detected in 64 LSB bits\r\n * @arg FLASH_FLAG_ECCC2(*): FLASH one ECC error has been detected and corrected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_ECCD2(*): FLASH two ECC errors have been detected in 64 MSB bits (mode 128 bits only)\r\n * @arg FLASH_FLAG_SR_ERRORS: FLASH All SR errors flags\r\n * @arg FLASH_FLAG_ECCR_ERRORS: FLASH All ECCR errors flags\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\n#define __HAL_FLASH_CLEAR_FLAG(__FLAG__) do { if(((__FLAG__) & FLASH_FLAG_ECCR_ERRORS) != 0U) { SET_BIT(FLASH->ECCR, ((__FLAG__) & FLASH_FLAG_ECCR_ERRORS)); }\\\r\n if(((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS)) != 0U) { WRITE_REG(FLASH->SR, ((__FLAG__) & ~(FLASH_FLAG_ECCR_ERRORS))); }\\\r\n } while (0)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include FLASH HAL Extended module */\r\n#include \"stm32g4xx_hal_flash_ex.h\"\r\n#include \"stm32g4xx_hal_flash_ramfunc.h\"\r\n\r\n/* Exported variables --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Variables FLASH Exported Variables\r\n * @{\r\n */\r\nextern FLASH_ProcessTypeDef pFlash;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Program operation functions ***********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data);\r\n/* FLASH IRQ handler method */\r\nvoid HAL_FLASH_IRQHandler(void);\r\n/* Callbacks in non blocking modes */\r\nvoid HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue);\r\nvoid HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral Control functions **********************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group2\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void);\r\n/* Option bytes control */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void);\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Peripheral State functions ************************************************/\r\n/** @addtogroup FLASH_Exported_Functions_Group3\r\n * @{\r\n */\r\nuint32_t HAL_FLASH_GetError(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants --------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_SIZE_DATA_REGISTER FLASHSIZE_BASE\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x200UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE >> 1)\r\n#define FLASH_PAGE_NB 128U\r\n#define FLASH_PAGE_SIZE_128_BITS 0x1000U /* 4 KB */\r\n#else\r\n#define FLASH_SIZE ((((*((uint16_t *)FLASH_SIZE_DATA_REGISTER)) == 0xFFFFU)) ? (0x80UL << 10U) : \\\r\n (((*((uint32_t *)FLASH_SIZE_DATA_REGISTER)) & 0xFFFFUL) << 10U))\r\n#define FLASH_BANK_SIZE (FLASH_SIZE)\r\n#define FLASH_PAGE_NB ((FLASH_SIZE == 0x00080000U) ? 256U : \\\r\n ((FLASH_SIZE == 0x00040000U) ? 128U : 64U))\r\n#endif\r\n\r\n#define FLASH_PAGE_SIZE 0x800U /* 2 KB */\r\n\r\n#define FLASH_TIMEOUT_VALUE 1000U /* 1 s */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Macros FLASH Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_FLASH_TYPEERASE(VALUE) (((VALUE) == FLASH_TYPEERASE_PAGES) || \\\r\n ((VALUE) == FLASH_TYPEERASE_MASSERASE))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_FLASH_BANK(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2) || \\\r\n ((BANK) == FLASH_BANK_BOTH))\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) (((BANK) == FLASH_BANK_1) || \\\r\n ((BANK) == FLASH_BANK_2))\r\n#else\r\n#define IS_FLASH_BANK(BANK) ((BANK) == FLASH_BANK_1)\r\n\r\n#define IS_FLASH_BANK_EXCLUSIVE(BANK) ((BANK) == FLASH_BANK_1)\r\n#endif\r\n\r\n#define IS_FLASH_TYPEPROGRAM(VALUE) (((VALUE) == FLASH_TYPEPROGRAM_DOUBLEWORD) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST) || \\\r\n ((VALUE) == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n\r\n#define IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) (((ADDRESS) >= FLASH_BASE) && ((ADDRESS) < (FLASH_BASE+FLASH_SIZE)))\r\n\r\n#define IS_FLASH_OTP_ADDRESS(ADDRESS) (((ADDRESS) >= 0x1FFF7000U) && ((ADDRESS) <= 0x1FFF73FFU))\r\n\r\n#define IS_FLASH_PROGRAM_ADDRESS(ADDRESS) (IS_FLASH_MAIN_MEM_ADDRESS(ADDRESS) || IS_FLASH_OTP_ADDRESS(ADDRESS))\r\n\r\n#define IS_FLASH_PAGE(PAGE) ((PAGE) < FLASH_PAGE_NB)\r\n\r\n#define IS_OPTIONBYTE(VALUE) (((VALUE) <= (OPTIONBYTE_WRP | OPTIONBYTE_RDP | OPTIONBYTE_USER | OPTIONBYTE_PCROP | \\\r\n OPTIONBYTE_BOOT_LOCK | OPTIONBYTE_SEC)))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB) || \\\r\n ((VALUE) == OB_WRPAREA_BANK2_AREAA) || ((VALUE) == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n#define IS_OB_WRPAREA(VALUE) (((VALUE) == OB_WRPAREA_BANK1_AREAA) || ((VALUE) == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n\r\n#define IS_OB_BOOT_LOCK(VALUE) (((VALUE) == OB_BOOT_LOCK_ENABLE) || ((VALUE) == OB_BOOT_LOCK_DISABLE))\r\n\r\n#define IS_OB_RDP_LEVEL(LEVEL) (((LEVEL) == OB_RDP_LEVEL_0) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_1) ||\\\r\n ((LEVEL) == OB_RDP_LEVEL_2))\r\n\r\n#define IS_OB_USER_TYPE(TYPE) (((TYPE) <= 0x1FFFFU) && ((TYPE) != 0U))\r\n\r\n#define IS_OB_USER_BOR_LEVEL(LEVEL) (((LEVEL) == OB_BOR_LEVEL_0) || ((LEVEL) == OB_BOR_LEVEL_1) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_2) || ((LEVEL) == OB_BOR_LEVEL_3) || \\\r\n ((LEVEL) == OB_BOR_LEVEL_4))\r\n\r\n#define IS_OB_USER_STOP(VALUE) (((VALUE) == OB_STOP_RST) || ((VALUE) == OB_STOP_NORST))\r\n\r\n#define IS_OB_USER_STANDBY(VALUE) (((VALUE) == OB_STANDBY_RST) || ((VALUE) == OB_STANDBY_NORST))\r\n\r\n#define IS_OB_USER_SHUTDOWN(VALUE) (((VALUE) == OB_SHUTDOWN_RST) || ((VALUE) == OB_SHUTDOWN_NORST))\r\n\r\n#define IS_OB_USER_IWDG(VALUE) (((VALUE) == OB_IWDG_HW) || ((VALUE) == OB_IWDG_SW))\r\n\r\n#define IS_OB_USER_IWDG_STOP(VALUE) (((VALUE) == OB_IWDG_STOP_FREEZE) || ((VALUE) == OB_IWDG_STOP_RUN))\r\n\r\n#define IS_OB_USER_IWDG_STDBY(VALUE) (((VALUE) == OB_IWDG_STDBY_FREEZE) || ((VALUE) == OB_IWDG_STDBY_RUN))\r\n\r\n#define IS_OB_USER_WWDG(VALUE) (((VALUE) == OB_WWDG_HW) || ((VALUE) == OB_WWDG_SW))\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n#define IS_OB_USER_BFB2(VALUE) (((VALUE) == OB_BFB2_DISABLE) || ((VALUE) == OB_BFB2_ENABLE))\r\n\r\n#define IS_OB_USER_DBANK(VALUE) (((VALUE) == OB_DBANK_128_BITS) || ((VALUE) == OB_DBANK_64_BITS))\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_PB4_PUPEN)\r\n#define IS_OB_USER_PB4_PUPEN(VALUE) (((VALUE) == OB_PB4_PUPEN_DISABLE) || ((VALUE) == OB_PB4_PUPEN_ENABLE))\r\n#endif\r\n\r\n#define IS_OB_USER_BOOT1(VALUE) (((VALUE) == OB_BOOT1_SRAM) || ((VALUE) == OB_BOOT1_SYSTEM))\r\n\r\n#define IS_OB_USER_SRAM_PARITY(VALUE) (((VALUE) == OB_SRAM_PARITY_ENABLE) || ((VALUE) == OB_SRAM_PARITY_DISABLE))\r\n\r\n#define IS_OB_USER_CCMSRAM_RST(VALUE) (((VALUE) == OB_CCMSRAM_RST_ERASE) || ((VALUE) == OB_CCMSRAM_RST_NOT_ERASE))\r\n\r\n#define IS_OB_USER_SWBOOT0(VALUE) (((VALUE) == OB_BOOT0_FROM_OB) || ((VALUE) == OB_BOOT0_FROM_PIN))\r\n\r\n#define IS_OB_USER_BOOT0(VALUE) (((VALUE) == OB_nBOOT0_RESET) || ((VALUE) == OB_nBOOT0_SET))\r\n\r\n#define IS_OB_USER_NRST_MODE(VALUE) (((VALUE) == OB_NRST_MODE_GPIO) || ((VALUE) == OB_NRST_MODE_INPUT_ONLY) || \\\r\n ((VALUE) == OB_NRST_MODE_INPUT_OUTPUT))\r\n\r\n#define IS_OB_USER_IRHEN(VALUE) (((VALUE) == OB_IRH_ENABLE) || ((VALUE) == OB_IRH_DISABLE))\r\n\r\n#define IS_OB_PCROP_RDP(VALUE) (((VALUE) == OB_PCROP_RDP_NOT_ERASE) || ((VALUE) == OB_PCROP_RDP_ERASE))\r\n\r\n#define IS_OB_SECMEM_SIZE(VALUE) ((VALUE) <= FLASH_PAGE_NB)\r\n\r\n#define IS_FLASH_LATENCY(LATENCY) (((LATENCY) == FLASH_LATENCY_0) || ((LATENCY) == FLASH_LATENCY_1) || \\\r\n ((LATENCY) == FLASH_LATENCY_2) || ((LATENCY) == FLASH_LATENCY_3) || \\\r\n ((LATENCY) == FLASH_LATENCY_4) || ((LATENCY) == FLASH_LATENCY_5) || \\\r\n ((LATENCY) == FLASH_LATENCY_6) || ((LATENCY) == FLASH_LATENCY_7) || \\\r\n ((LATENCY) == FLASH_LATENCY_8) || ((LATENCY) == FLASH_LATENCY_9) || \\\r\n ((LATENCY) == FLASH_LATENCY_10) || ((LATENCY) == FLASH_LATENCY_11) || \\\r\n ((LATENCY) == FLASH_LATENCY_12) || ((LATENCY) == FLASH_LATENCY_13) || \\\r\n ((LATENCY) == FLASH_LATENCY_14) || ((LATENCY) == FLASH_LATENCY_15))\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_FLASH_EX_H\r\n#define STM32G4xx_HAL_FLASH_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASHEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASHEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/* Extended Program operation functions *************************************/\r\n/** @addtogroup FLASHEx_Exported_Functions_Group1\r\n * @{\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError);\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit);\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit);\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank);\r\nvoid HAL_FLASHEx_EnableDebugger(void);\r\nvoid HAL_FLASHEx_DisableDebugger(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks);\r\nvoid FLASH_FlushCaches(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_FLASH_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_flash_ramfunc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.h\r\n * @author MCD Application Team\r\n * @brief Header file of FLASH RAMFUNC driver.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_FLASH_RAMFUNC_H\r\n#define STM32G4xx_FLASH_RAMFUNC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported macro ------------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup FLASH_RAMFUNC_Exported_Functions_Group1\r\n * @{\r\n */\r\n/* Peripheral Control functions ************************************************/\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void);\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void);\r\n#if defined (FLASH_OPTR_DBANK)\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig);\r\n#endif\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_FLASH_RAMFUNC_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_H\r\n#define STM32G4xx_HAL_GPIO_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO GPIO\r\n * @brief GPIO HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup GPIO_Exported_Types GPIO Exported Types\r\n * @{\r\n */\r\n/**\r\n * @brief GPIO Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Pin; /*!< Specifies the GPIO pins to be configured.\r\n This parameter can be any value of @ref GPIO_pins */\r\n\r\n uint32_t Mode; /*!< Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref GPIO_mode */\r\n\r\n uint32_t Pull; /*!< Specifies the Pull-up or Pull-Down activation for the selected pins.\r\n This parameter can be a value of @ref GPIO_pull */\r\n\r\n uint32_t Speed; /*!< Specifies the speed for the selected pins.\r\n This parameter can be a value of @ref GPIO_speed */\r\n\r\n uint32_t Alternate; /*!< Peripheral to be connected to the selected pins\r\n This parameter can be a value of @ref GPIOEx_Alternate_function_selection */\r\n} GPIO_InitTypeDef;\r\n\r\n/**\r\n * @brief GPIO Bit SET and Bit RESET enumeration\r\n */\r\ntypedef enum\r\n{\r\n GPIO_PIN_RESET = 0U,\r\n GPIO_PIN_SET\r\n} GPIO_PinState;\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Constants GPIO Exported Constants\r\n * @{\r\n */\r\n/** @defgroup GPIO_pins GPIO pins\r\n * @{\r\n */\r\n#define GPIO_PIN_0 ((uint16_t)0x0001) /* Pin 0 selected */\r\n#define GPIO_PIN_1 ((uint16_t)0x0002) /* Pin 1 selected */\r\n#define GPIO_PIN_2 ((uint16_t)0x0004) /* Pin 2 selected */\r\n#define GPIO_PIN_3 ((uint16_t)0x0008) /* Pin 3 selected */\r\n#define GPIO_PIN_4 ((uint16_t)0x0010) /* Pin 4 selected */\r\n#define GPIO_PIN_5 ((uint16_t)0x0020) /* Pin 5 selected */\r\n#define GPIO_PIN_6 ((uint16_t)0x0040) /* Pin 6 selected */\r\n#define GPIO_PIN_7 ((uint16_t)0x0080) /* Pin 7 selected */\r\n#define GPIO_PIN_8 ((uint16_t)0x0100) /* Pin 8 selected */\r\n#define GPIO_PIN_9 ((uint16_t)0x0200) /* Pin 9 selected */\r\n#define GPIO_PIN_10 ((uint16_t)0x0400) /* Pin 10 selected */\r\n#define GPIO_PIN_11 ((uint16_t)0x0800) /* Pin 11 selected */\r\n#define GPIO_PIN_12 ((uint16_t)0x1000) /* Pin 12 selected */\r\n#define GPIO_PIN_13 ((uint16_t)0x2000) /* Pin 13 selected */\r\n#define GPIO_PIN_14 ((uint16_t)0x4000) /* Pin 14 selected */\r\n#define GPIO_PIN_15 ((uint16_t)0x8000) /* Pin 15 selected */\r\n#define GPIO_PIN_All ((uint16_t)0xFFFF) /* All pins selected */\r\n\r\n#define GPIO_PIN_MASK (0x0000FFFFU) /* PIN mask for assert test */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_mode GPIO mode\r\n * @brief GPIO Configuration Mode\r\n * Elements values convention: 0x00WX00YZ\r\n * - W : EXTI trigger detection on 3 bits\r\n * - X : EXTI mode (IT or Event) on 2 bits\r\n * - Y : Output type (Push Pull or Open Drain) on 1 bit\r\n * - Z : GPIO mode (Input, Output, Alternate or Analog) on 2 bits\r\n * @{\r\n */ \r\n#define GPIO_MODE_INPUT MODE_INPUT /*!< Input Floating Mode */\r\n#define GPIO_MODE_OUTPUT_PP (MODE_OUTPUT | OUTPUT_PP) /*!< Output Push Pull Mode */\r\n#define GPIO_MODE_OUTPUT_OD (MODE_OUTPUT | OUTPUT_OD) /*!< Output Open Drain Mode */\r\n#define GPIO_MODE_AF_PP (MODE_AF | OUTPUT_PP) /*!< Alternate Function Push Pull Mode */\r\n#define GPIO_MODE_AF_OD (MODE_AF | OUTPUT_OD) /*!< Alternate Function Open Drain Mode */\r\n\r\n#define GPIO_MODE_ANALOG MODE_ANALOG /*!< Analog Mode */\r\n \r\n#define GPIO_MODE_IT_RISING (MODE_INPUT | EXTI_IT | TRIGGER_RISING) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_IT_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_FALLING) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_IT_RISING_FALLING (MODE_INPUT | EXTI_IT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n \r\n#define GPIO_MODE_EVT_RISING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING) /*!< External Event Mode with Rising edge trigger detection */\r\n#define GPIO_MODE_EVT_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_FALLING) /*!< External Event Mode with Falling edge trigger detection */\r\n#define GPIO_MODE_EVT_RISING_FALLING (MODE_INPUT | EXTI_EVT | TRIGGER_RISING | TRIGGER_FALLING) /*!< External Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_speed GPIO speed\r\n * @brief GPIO Output Maximum frequency\r\n * @{\r\n */\r\n#define GPIO_SPEED_FREQ_LOW (0x00000000U) /*!< range up to 5 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_MEDIUM (0x00000001U) /*!< range 5 MHz to 25 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_HIGH (0x00000002U) /*!< range 25 MHz to 50 MHz, please refer to the product datasheet */\r\n#define GPIO_SPEED_FREQ_VERY_HIGH (0x00000003U) /*!< range 50 MHz to 120 MHz, please refer to the product datasheet */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_pull GPIO pull\r\n * @brief GPIO Pull-Up or Pull-Down Activation\r\n * @{\r\n */\r\n#define GPIO_NOPULL (0x00000000U) /*!< No Pull-up or Pull-down activation */\r\n#define GPIO_PULLUP (0x00000001U) /*!< Pull-up activation */\r\n#define GPIO_PULLDOWN (0x00000002U) /*!< Pull-down activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Macros GPIO Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line flag is set or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line flag to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_FLAG(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending flags.\r\n * @param __EXTI_LINE__ specifies the EXTI lines flags to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_FLAG(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Check whether the specified EXTI line is asserted or not.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval The new state of __EXTI_LINE__ (SET or RESET).\r\n */\r\n#define __HAL_GPIO_EXTI_GET_IT(__EXTI_LINE__) (EXTI->PR1 & (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Clear the EXTI's line pending bits.\r\n * @param __EXTI_LINE__ specifies the EXTI lines to clear.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_CLEAR_IT(__EXTI_LINE__) (EXTI->PR1 = (__EXTI_LINE__))\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @param __EXTI_LINE__ specifies the EXTI line to check.\r\n * This parameter can be GPIO_PIN_x where x can be(0..15)\r\n * @retval None\r\n */\r\n#define __HAL_GPIO_EXTI_GENERATE_SWIT(__EXTI_LINE__) (EXTI->SWIER1 |= (__EXTI_LINE__))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_MODE_Pos 0U\r\n#define GPIO_MODE (0x3UL << GPIO_MODE_Pos)\r\n#define MODE_INPUT (0x0UL << GPIO_MODE_Pos)\r\n#define MODE_OUTPUT (0x1UL << GPIO_MODE_Pos)\r\n#define MODE_AF (0x2UL << GPIO_MODE_Pos)\r\n#define MODE_ANALOG (0x3UL << GPIO_MODE_Pos)\r\n#define OUTPUT_TYPE_Pos 4U\r\n#define OUTPUT_TYPE (0x1UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_PP (0x0UL << OUTPUT_TYPE_Pos)\r\n#define OUTPUT_OD (0x1UL << OUTPUT_TYPE_Pos)\r\n#define EXTI_MODE_Pos 16U\r\n#define EXTI_MODE (0x3UL << EXTI_MODE_Pos)\r\n#define EXTI_IT (0x1UL << EXTI_MODE_Pos)\r\n#define EXTI_EVT (0x2UL << EXTI_MODE_Pos)\r\n#define TRIGGER_MODE_Pos 20U\r\n#define TRIGGER_MODE (0x7UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_RISING (0x1UL << TRIGGER_MODE_Pos)\r\n#define TRIGGER_FALLING (0x2UL << TRIGGER_MODE_Pos)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Private_Macros GPIO Private Macros\r\n * @{\r\n */\r\n#define IS_GPIO_PIN_ACTION(ACTION) (((ACTION) == GPIO_PIN_RESET) || ((ACTION) == GPIO_PIN_SET))\r\n\r\n#define IS_GPIO_PIN(__PIN__) ((((uint32_t)(__PIN__) & GPIO_PIN_MASK) != 0x00U) &&\\\r\n (((uint32_t)(__PIN__) & ~GPIO_PIN_MASK) == 0x00U))\r\n\r\n#define IS_GPIO_MODE(__MODE__) (((__MODE__) == GPIO_MODE_INPUT) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_OUTPUT_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_PP) ||\\\r\n ((__MODE__) == GPIO_MODE_AF_OD) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_IT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_EVT_RISING_FALLING) ||\\\r\n ((__MODE__) == GPIO_MODE_ANALOG))\r\n\r\n#define IS_GPIO_SPEED(__SPEED__) (((__SPEED__) == GPIO_SPEED_FREQ_LOW) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_MEDIUM) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_HIGH) ||\\\r\n ((__SPEED__) == GPIO_SPEED_FREQ_VERY_HIGH))\r\n\r\n#define IS_GPIO_PULL(__PULL__) (((__PULL__) == GPIO_NOPULL) ||\\\r\n ((__PULL__) == GPIO_PULLUP) || \\\r\n ((__PULL__) == GPIO_PULLDOWN))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include GPIO HAL Extended module */\r\n#include \"stm32g4xx_hal_gpio_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup GPIO_Exported_Functions GPIO Exported Functions\r\n * @brief GPIO Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *****************************/\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init);\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n * @{\r\n */\r\n\r\n/* IO operation functions *****************************************************/\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState);\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin);\r\nvoid HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_gpio_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of GPIO HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_GPIO_EX_H\r\n#define STM32G4xx_HAL_GPIO_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx GPIOEx\r\n * @brief GPIO Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Constants GPIOEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Alternate_function_selection GPIOEx Alternate function selection\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief AF 0 selection\r\n */\r\n#define GPIO_AF0_RTC_50Hz ((uint8_t)0x00) /* RTC_50Hz Alternate Function mapping */\r\n#define GPIO_AF0_MCO ((uint8_t)0x00) /* MCO (MCO1 and MCO2) Alternate Function mapping */\r\n#define GPIO_AF0_SWJ ((uint8_t)0x00) /* SWJ (SWD and JTAG) Alternate Function mapping */\r\n#define GPIO_AF0_TRACE ((uint8_t)0x00) /* TRACE Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 1 selection\r\n */\r\n#define GPIO_AF1_TIM2 ((uint8_t)0x01) /* TIM2 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF1_TIM5 ((uint8_t)0x01) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF1_TIM16 ((uint8_t)0x01) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17 ((uint8_t)0x01) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF1_TIM17_COMP1 ((uint8_t)0x01) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF1_TIM15 ((uint8_t)0x01) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF1_LPTIM1 ((uint8_t)0x01) /* LPTIM1 Alternate Function mapping */\r\n#define GPIO_AF1_IR ((uint8_t)0x01) /* IR Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 2 selection\r\n */\r\n#define GPIO_AF2_TIM1 ((uint8_t)0x02) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF2_TIM2 ((uint8_t)0x02) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF2_TIM3 ((uint8_t)0x02) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF2_TIM4 ((uint8_t)0x02) /* TIM4 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF2_TIM5 ((uint8_t)0x02) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF2_TIM8 ((uint8_t)0x02) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF2_TIM15 ((uint8_t)0x02) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF2_TIM16 ((uint8_t)0x02) /* TIM16 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20 ((uint8_t)0x02) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_TIM1_COMP1 ((uint8_t)0x02) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM15_COMP1 ((uint8_t)0x02) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM16_COMP1 ((uint8_t)0x02) /* TIM16/COMP1 Break in Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF2_TIM20_COMP1 ((uint8_t)0x02) /* TIM20/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF2_TIM20_COMP2 ((uint8_t)0x02) /* TIM20/COMP2 Break in Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF2_I2C3 ((uint8_t)0x02) /* I2C3 Alternate Function mapping */\r\n#define GPIO_AF2_COMP1 ((uint8_t)0x02) /* COMP1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 3 selection\r\n */\r\n#define GPIO_AF3_TIM15 ((uint8_t)0x03) /* TIM15 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF3_TIM20 ((uint8_t)0x03) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF3_UCPD1 ((uint8_t)0x03) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF3_I2C3 ((uint8_t)0x03) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF3_I2C4 ((uint8_t)0x03) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF3_HRTIM1 ((uint8_t)0x03) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF3_QUADSPI ((uint8_t)0x03) /* QUADSPI Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n#define GPIO_AF3_TIM8 ((uint8_t)0x03) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF3_SAI1 ((uint8_t)0x03) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF3_COMP3 ((uint8_t)0x03) /* COMP3 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 4 selection\r\n */\r\n#define GPIO_AF4_TIM1 ((uint8_t)0x04) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8 ((uint8_t)0x04) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF4_TIM16 ((uint8_t)0x04) /* TIM16 Alternate Function mapping */\r\n#define GPIO_AF4_TIM17 ((uint8_t)0x04) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF4_TIM8_COMP1 ((uint8_t)0x04) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF4_I2C1 ((uint8_t)0x04) /* I2C1 Alternate Function mapping */\r\n#define GPIO_AF4_I2C2 ((uint8_t)0x04) /* I2C2 Alternate Function mapping */\r\n#define GPIO_AF4_I2C3 ((uint8_t)0x04) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF4_I2C4 ((uint8_t)0x04) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n\r\n/**\r\n * @brief AF 5 selection\r\n */\r\n#define GPIO_AF5_SPI1 ((uint8_t)0x05) /* SPI1 Alternate Function mapping */\r\n#define GPIO_AF5_SPI2 ((uint8_t)0x05) /* SPI2 Alternate Function mapping */\r\n#if defined(SPI4)\r\n#define GPIO_AF5_SPI4 ((uint8_t)0x05) /* SPI4 Alternate Function mapping */\r\n#endif /* SPI4 */\r\n#define GPIO_AF5_IR ((uint8_t)0x05) /* IR Alternate Function mapping */\r\n#define GPIO_AF5_TIM8 ((uint8_t)0x05) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF5_TIM8_COMP1 ((uint8_t)0x05) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF5_UART4 ((uint8_t)0x05) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF5_UART5 ((uint8_t)0x05) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n#define GPIO_AF5_I2S2ext ((uint8_t)0x05) /* I2S2ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 6 selection\r\n */\r\n#define GPIO_AF6_SPI2 ((uint8_t)0x06) /* SPI2 Alternate Function mapping */\r\n#define GPIO_AF6_SPI3 ((uint8_t)0x06) /* SPI3 Alternate Function mapping */\r\n#define GPIO_AF6_TIM1 ((uint8_t)0x06) /* TIM1 Alternate Function mapping */\r\n#if defined(TIM5)\r\n#define GPIO_AF6_TIM5 ((uint8_t)0x06) /* TIM5 Alternate Function mapping */\r\n#endif /* TIM5 */\r\n#define GPIO_AF6_TIM8 ((uint8_t)0x06) /* TIM8 Alternate Function mapping */\r\n#if defined(TIM20)\r\n#define GPIO_AF6_TIM20 ((uint8_t)0x06) /* TIM20 Alternate Function mapping */\r\n#endif /* TIM20 */\r\n#define GPIO_AF6_TIM1_COMP1 ((uint8_t)0x06) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM1_COMP2 ((uint8_t)0x06) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_TIM8_COMP2 ((uint8_t)0x06) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF6_IR ((uint8_t)0x06) /* IR Alternate Function mapping */\r\n#define GPIO_AF6_I2S3ext ((uint8_t)0x06) /* I2S3ext_SD Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 7 selection\r\n */\r\n#define GPIO_AF7_USART1 ((uint8_t)0x07) /* USART1 Alternate Function mapping */\r\n#define GPIO_AF7_USART2 ((uint8_t)0x07) /* USART2 Alternate Function mapping */\r\n#define GPIO_AF7_USART3 ((uint8_t)0x07) /* USART3 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF7_COMP5 ((uint8_t)0x07) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF7_COMP6 ((uint8_t)0x07) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF7_COMP7 ((uint8_t)0x07) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n\r\n/**\r\n * @brief AF 8 selection\r\n */\r\n#define GPIO_AF8_COMP1 ((uint8_t)0x08) /* COMP1 Alternate Function mapping */\r\n#define GPIO_AF8_COMP2 ((uint8_t)0x08) /* COMP2 Alternate Function mapping */\r\n#define GPIO_AF8_COMP3 ((uint8_t)0x08) /* COMP3 Alternate Function mapping */\r\n#define GPIO_AF8_COMP4 ((uint8_t)0x08) /* COMP4 Alternate Function mapping */\r\n#if defined(COMP5)\r\n#define GPIO_AF8_COMP5 ((uint8_t)0x08) /* COMP5 Alternate Function mapping */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define GPIO_AF8_COMP6 ((uint8_t)0x08) /* COMP6 Alternate Function mapping */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define GPIO_AF8_COMP7 ((uint8_t)0x08) /* COMP7 Alternate Function mapping */\r\n#endif /* COMP7 */\r\n#define GPIO_AF8_I2C3 ((uint8_t)0x08) /* I2C3 Alternate Function mapping */\r\n#if defined(I2C4)\r\n#define GPIO_AF8_I2C4 ((uint8_t)0x08) /* I2C4 Alternate Function mapping */\r\n#endif /* I2C4 */\r\n#define GPIO_AF8_LPUART1 ((uint8_t)0x08) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF8_UART4 ((uint8_t)0x08) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF8_UART5 ((uint8_t)0x08) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 9 selection\r\n */\r\n#define GPIO_AF9_TIM1 ((uint8_t)0x09) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF9_TIM8 ((uint8_t)0x09) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF9_TIM15 ((uint8_t)0x09) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF9_TIM1_COMP1 ((uint8_t)0x09) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM8_COMP1 ((uint8_t)0x09) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_TIM15_COMP1 ((uint8_t)0x09) /* TIM15/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF9_FDCAN1 ((uint8_t)0x09) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN2)\r\n#define GPIO_AF9_FDCAN2 ((uint8_t)0x09) /* FDCAN2 Alternate Function mapping */\r\n#endif /* FDCAN2 */\r\n\r\n/**\r\n * @brief AF 10 selection\r\n */\r\n#define GPIO_AF10_TIM2 ((uint8_t)0x0A) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF10_TIM3 ((uint8_t)0x0A) /* TIM3 Alternate Function mapping */\r\n#define GPIO_AF10_TIM4 ((uint8_t)0x0A) /* TIM4 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8 ((uint8_t)0x0A) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF10_TIM17 ((uint8_t)0x0A) /* TIM17 Alternate Function mapping */\r\n#define GPIO_AF10_TIM8_COMP2 ((uint8_t)0x0A) /* TIM8/COMP2 Break in Alternate Function mapping */\r\n#define GPIO_AF10_TIM17_COMP1 ((uint8_t)0x0A) /* TIM17/COMP1 Break in Alternate Function mapping */\r\n#if defined(QUADSPI)\r\n#define GPIO_AF10_QUADSPI ((uint8_t)0x0A) /* OctoSPI Manager Port 1 Alternate Function mapping */\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @brief AF 11 selection\r\n */\r\n#define GPIO_AF11_FDCAN1 ((uint8_t)0x0B) /* FDCAN1 Alternate Function mapping */\r\n#if defined(FDCAN3)\r\n#define GPIO_AF11_FDCAN3 ((uint8_t)0x0B) /* FDCAN3 Alternate Function mapping */\r\n#endif /* FDCAN3 */\r\n#define GPIO_AF11_TIM1 ((uint8_t)0x0B) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8 ((uint8_t)0x0B) /* TIM8 Alternate Function mapping */\r\n#define GPIO_AF11_TIM8_COMP1 ((uint8_t)0x0B) /* TIM8/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF11_LPTIM1 ((uint8_t)0x0B) /* LPTIM1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 12 selection\r\n */\r\n#define GPIO_AF12_LPUART1 ((uint8_t)0x0C) /* LPUART1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1 ((uint8_t)0x0C) /* TIM1 Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP1 ((uint8_t)0x0C) /* TIM1/COMP1 Break in Alternate Function mapping */\r\n#define GPIO_AF12_TIM1_COMP2 ((uint8_t)0x0C) /* TIM1/COMP2 Break in Alternate Function mapping */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF12_HRTIM1 ((uint8_t)0x0C) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#if defined(FMC_BANK1)\r\n#define GPIO_AF12_FMC ((uint8_t)0x0C) /* FMC Alternate Function mapping */\r\n#endif /* FMC_BANK1 */\r\n#define GPIO_AF12_SAI1 ((uint8_t)0x0C) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 13 selection\r\n */\r\n#if defined(HRTIM1)\r\n#define GPIO_AF13_HRTIM1 ((uint8_t)0x0D) /* HRTIM1 Alternate Function mapping */\r\n#endif /* HRTIM1 */\r\n#define GPIO_AF13_SAI1 ((uint8_t)0x0D) /* SAI1 Alternate Function mapping */\r\n\r\n/**\r\n * @brief AF 14 selection\r\n */\r\n#define GPIO_AF14_TIM2 ((uint8_t)0x0E) /* TIM2 Alternate Function mapping */\r\n#define GPIO_AF14_TIM15 ((uint8_t)0x0E) /* TIM15 Alternate Function mapping */\r\n#define GPIO_AF14_UCPD1 ((uint8_t)0x0E) /* UCPD1 Alternate Function mapping */\r\n#define GPIO_AF14_SAI1 ((uint8_t)0x0E) /* SAI1 Alternate Function mapping */\r\n#define GPIO_AF14_UART4 ((uint8_t)0x0E) /* UART4 Alternate Function mapping */\r\n#if defined(UART5)\r\n#define GPIO_AF14_UART5 ((uint8_t)0x0E) /* UART5 Alternate Function mapping */\r\n#endif /* UART5 */\r\n\r\n/**\r\n * @brief AF 15 selection\r\n */\r\n#define GPIO_AF15_EVENTOUT ((uint8_t)0x0F) /* EVENTOUT Alternate Function mapping */\r\n\r\n#define IS_GPIO_AF(AF) ((AF) <= (uint8_t)0x0F)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup GPIOEx_Exported_Macros GPIOEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIOEx_Get_Port_Index GPIOEx Get Port Index\r\n * @{\r\n */\r\n#define GPIO_GET_INDEX(__GPIOx__) (((__GPIOx__) == (GPIOA))? 0UL :\\\r\n ((__GPIOx__) == (GPIOB))? 1UL :\\\r\n ((__GPIOx__) == (GPIOC))? 2UL :\\\r\n ((__GPIOx__) == (GPIOD))? 3UL :\\\r\n ((__GPIOx__) == (GPIOE))? 4UL :\\\r\n ((__GPIOx__) == (GPIOF))? 5UL : 6UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_GPIO_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_H\r\n#define STM32G4xx_HAL_PWR_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Types PWR Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief PWR PVD configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVDLevel; /*!< PVDLevel: Specifies the PVD detection level.\r\n This parameter can be a value of @ref PWR_PVD_detection_level. */\r\n\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWR_PVD_Mode. */\r\n}PWR_PVDTypeDef;\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Constants PWR Exported Constants\r\n * @{\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_detection_level Programmable Voltage Detection levels\r\n * @{\r\n */\r\n#define PWR_PVDLEVEL_0 PWR_CR2_PLS_LEV0 /*!< PVD threshold around 2.0 V */\r\n#define PWR_PVDLEVEL_1 PWR_CR2_PLS_LEV1 /*!< PVD threshold around 2.2 V */\r\n#define PWR_PVDLEVEL_2 PWR_CR2_PLS_LEV2 /*!< PVD threshold around 2.4 V */\r\n#define PWR_PVDLEVEL_3 PWR_CR2_PLS_LEV3 /*!< PVD threshold around 2.5 V */\r\n#define PWR_PVDLEVEL_4 PWR_CR2_PLS_LEV4 /*!< PVD threshold around 2.6 V */\r\n#define PWR_PVDLEVEL_5 PWR_CR2_PLS_LEV5 /*!< PVD threshold around 2.8 V */\r\n#define PWR_PVDLEVEL_6 PWR_CR2_PLS_LEV6 /*!< PVD threshold around 2.9 V */\r\n#define PWR_PVDLEVEL_7 PWR_CR2_PLS_LEV7 /*!< External input analog voltage (compared internally to VREFINT) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode PWR PVD interrupt and event mode\r\n * @{\r\n */\r\n#define PWR_PVD_MODE_NORMAL ((uint32_t)0x00000000) /*!< Basic mode is used */\r\n#define PWR_PVD_MODE_IT_RISING ((uint32_t)0x00010001) /*!< External Interrupt Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_IT_FALLING ((uint32_t)0x00010002) /*!< External Interrupt Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_IT_RISING_FALLING ((uint32_t)0x00010003) /*!< External Interrupt Mode with Rising/Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING ((uint32_t)0x00020001) /*!< Event Mode with Rising edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_FALLING ((uint32_t)0x00020002) /*!< Event Mode with Falling edge trigger detection */\r\n#define PWR_PVD_MODE_EVENT_RISING_FALLING ((uint32_t)0x00020003) /*!< Event Mode with Rising/Falling edge trigger detection */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n/** @defgroup PWR_Regulator_state_in_SLEEP_STOP_mode PWR regulator mode\r\n * @{\r\n */\r\n#define PWR_MAINREGULATOR_ON ((uint32_t)0x00000000) /*!< Regulator in main mode */\r\n#define PWR_LOWPOWERREGULATOR_ON PWR_CR1_LPR /*!< Regulator in low-power mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_SLEEP_mode_entry PWR SLEEP mode entry\r\n * @{\r\n */\r\n#define PWR_SLEEPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Sleep mode */\r\n#define PWR_SLEEPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Sleep mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_STOP_mode_entry PWR STOP mode entry\r\n * @{\r\n */\r\n#define PWR_STOPENTRY_WFI ((uint8_t)0x01) /*!< Wait For Interruption instruction to enter Stop mode */\r\n#define PWR_STOPENTRY_WFE ((uint8_t)0x02) /*!< Wait For Event instruction to enter Stop mode */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWR_PVD_EXTI_LINE PWR PVD external interrupt line\r\n * @{\r\n */\r\n#define PWR_EXTI_LINE_PVD ((uint32_t)0x00010000) /*!< External interrupt line 16 Connected to the PVD EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWR_PVD_EVENT_LINE PWR PVD event line\r\n * @{\r\n */\r\n#define PWR_EVENT_LINE_PVD ((uint32_t)0x00010000) /*!< Event line 16 Connected to the PVD Event Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup PWR_Exported_Macros PWR Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Check whether or not a specific PWR flag is set.\r\n * @param __FLAG__: specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_SB StandBy Flag. Indicates that the system\r\n * entered StandBy mode.\r\n * @arg @ref PWR_FLAG_WUFI Wake-Up Flag Internal. Set when a wakeup is detected on\r\n * the internal wakeup line.\r\n * @arg @ref PWR_FLAG_REGLPS Low Power Regulator Started. Indicates whether or not the\r\n * low-power regulator is ready.\r\n * @arg @ref PWR_FLAG_REGLPF Low Power Regulator Flag. Indicates whether the\r\n * regulator is ready in main mode or is in low-power mode.\r\n * @arg @ref PWR_FLAG_VOSF Voltage Scaling Flag. Indicates whether the regulator is ready\r\n * in the selected voltage range or is still changing to the required voltage level.\r\n * @arg @ref PWR_FLAG_PVDO Power Voltage Detector Output. Indicates whether VDD voltage is\r\n * below or above the selected PVD threshold.\r\n@if PWR_CR2_PVME1\r\n * @arg @ref PWR_FLAG_PVMO1 Peripheral Voltage Monitoring Output 1. Indicates whether VDDUSB voltage is\r\n * is below or above PVM1 threshold (applicable when USB feature is supported).\r\n@endif\r\n@if PWR_CR2_PVME2\r\n * @arg @ref PWR_FLAG_PVMO2 Peripheral Voltage Monitoring Output 2. Indicates whether VDDIO2 voltage is\r\n * is below or above PVM2 threshold (applicable when VDDIO2 is present on device).\r\n@endif\r\n * @arg @ref PWR_FLAG_PVMO3 Peripheral Voltage Monitoring Output 3. Indicates whether VDDA voltage is\r\n * is below or above PVM3 threshold.\r\n * @arg @ref PWR_FLAG_PVMO4 Peripheral Voltage Monitoring Output 4. Indicates whether VDDA voltage is\r\n * is below or above PVM4 threshold.\r\n *\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_PWR_GET_FLAG(__FLAG__) ( ((((uint8_t)(__FLAG__)) >> 5U) == 1) ?\\\r\n (PWR->SR1 & (1U << ((__FLAG__) & 31U))) :\\\r\n (PWR->SR2 & (1U << ((__FLAG__) & 31U))) )\r\n\r\n/** @brief Clear a specific PWR flag.\r\n * @param __FLAG__: specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_FLAG_WUF1 Wake Up Flag 1. Indicates that a wakeup event\r\n * was received from the WKUP pin 1.\r\n * @arg @ref PWR_FLAG_WUF2 Wake Up Flag 2. Indicates that a wakeup event\r\n * was received from the WKUP pin 2.\r\n * @arg @ref PWR_FLAG_WUF3 Wake Up Flag 3. Indicates that a wakeup event\r\n * was received from the WKUP pin 3.\r\n * @arg @ref PWR_FLAG_WUF4 Wake Up Flag 4. Indicates that a wakeup event\r\n * was received from the WKUP pin 4.\r\n * @arg @ref PWR_FLAG_WUF5 Wake Up Flag 5. Indicates that a wakeup event\r\n * was received from the WKUP pin 5.\r\n * @arg @ref PWR_FLAG_WU Encompasses all five Wake Up Flags.\r\n * @arg @ref PWR_FLAG_SB Standby Flag. Indicates that the system\r\n * entered Standby mode.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_CLEAR_FLAG(__FLAG__) ( (((uint8_t)(__FLAG__)) == PWR_FLAG_WU) ?\\\r\n (PWR->SCR = (__FLAG__)) :\\\r\n (PWR->SCR = (1U << ((__FLAG__) & 31U))) )\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, PWR_EVENT_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, PWR_EXTI_LINE_PVD)\r\n\r\n\r\n/**\r\n * @brief Enable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVD Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Check whether or not the PVD EXTI interrupt flag is set.\r\n * @retval EXTI PVD Line Status.\r\n */\r\n#define __HAL_PWR_PVD_EXTI_GET_FLAG() (EXTI->PR1 & PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @brief Clear the PVD EXTI interrupt flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVD_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, PWR_EXTI_LINE_PVD)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWR_Private_Macros PWR Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_PVD_LEVEL(LEVEL) (((LEVEL) == PWR_PVDLEVEL_0) || ((LEVEL) == PWR_PVDLEVEL_1)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_2) || ((LEVEL) == PWR_PVDLEVEL_3)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_4) || ((LEVEL) == PWR_PVDLEVEL_5)|| \\\r\n ((LEVEL) == PWR_PVDLEVEL_6) || ((LEVEL) == PWR_PVDLEVEL_7))\r\n\r\n#define IS_PWR_PVD_MODE(MODE) (((MODE) == PWR_PVD_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVD_MODE_EVENT_RISING_FALLING))\r\n\r\n#define IS_PWR_REGULATOR(REGULATOR) (((REGULATOR) == PWR_MAINREGULATOR_ON) || \\\r\n ((REGULATOR) == PWR_LOWPOWERREGULATOR_ON))\r\n\r\n#define IS_PWR_SLEEP_ENTRY(ENTRY) (((ENTRY) == PWR_SLEEPENTRY_WFI) || ((ENTRY) == PWR_SLEEPENTRY_WFE))\r\n\r\n#define IS_PWR_STOP_ENTRY(ENTRY) (((ENTRY) == PWR_STOPENTRY_WFI) || ((ENTRY) == PWR_STOPENTRY_WFE) )\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include PWR HAL Extended module */\r\n#include \"stm32g4xx_hal_pwr_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions *******************************/\r\nvoid HAL_PWR_DeInit(void);\r\nvoid HAL_PWR_EnableBkUpAccess(void);\r\nvoid HAL_PWR_DisableBkUpAccess(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD);\r\nvoid HAL_PWR_EnablePVD(void);\r\nvoid HAL_PWR_DisablePVD(void);\r\n\r\n\r\n/* WakeUp pins configuration functions ****************************************/\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity);\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry);\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry);\r\nvoid HAL_PWR_EnterSTANDBYMode(void);\r\n\r\nvoid HAL_PWR_EnableSleepOnExit(void);\r\nvoid HAL_PWR_DisableSleepOnExit(void);\r\nvoid HAL_PWR_EnableSEVOnPend(void);\r\nvoid HAL_PWR_DisableSEVOnPend(void);\r\n\r\nvoid HAL_PWR_PVDCallback(void);\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_pwr_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of PWR HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_PWR_EX_H\r\n#define STM32G4xx_HAL_PWR_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx\r\n * @{\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Types PWR Extended Exported Types\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief PWR PVM configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PVMType; /*!< PVMType: Specifies which voltage is monitored and against which threshold.\r\n This parameter can be a value of @ref PWREx_PVM_Type. */\r\n uint32_t Mode; /*!< Mode: Specifies the operating mode for the selected pins.\r\n This parameter can be a value of @ref PWREx_PVM_Mode. */\r\n}PWR_PVMTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Constants PWR Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_WUP_Polarity Shift to apply to retrieve polarity information from PWR_WAKEUP_PINy_xxx constants\r\n * @{\r\n */\r\n#define PWR_WUP_POLARITY_SHIFT 0x05U /*!< Internal constant used to retrieve wakeup pin polariry */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup PWREx_WakeUp_Pins PWR wake-up pins\r\n * @{\r\n */\r\n#define PWR_WAKEUP_PIN1 PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2 PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3 PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4 PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5 PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_HIGH PWR_CR3_EWUP1 /*!< Wakeup pin 1 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN2_HIGH PWR_CR3_EWUP2 /*!< Wakeup pin 2 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN3_HIGH PWR_CR3_EWUP3 /*!< Wakeup pin 3 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN4_HIGH PWR_CR3_EWUP4 /*!< Wakeup pin 4 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN5_HIGH PWR_CR3_EWUP5 /*!< Wakeup pin 5 (with high level polarity) */\r\n#define PWR_WAKEUP_PIN1_LOW (uint32_t)((PWR_CR4_WP1<IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Enable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM1)\r\n\r\n\r\n/**\r\n * @brief PVM1 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM1 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Check whether the specified PVM1 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM1 Line Status.\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM1)\r\n\r\n/**\r\n * @brief Clear the PVM1 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM1_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM1)\r\n\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Enable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM2)\r\n\r\n\r\n/**\r\n * @brief PVM2 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM2 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Check whether the specified PVM2 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM2 Line Status.\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM2)\r\n\r\n/**\r\n * @brief Clear the PVM2 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM2_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM2)\r\n\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Enable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n/**\r\n * @brief PVM3 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM3 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Check whether the specified PVM3 EXTI interrupt flag is set or not.\r\n * @retval EXTI PVM3 Line Status.\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM3)\r\n\r\n/**\r\n * @brief Clear the PVM3 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM3_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM3)\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Event Line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR2, PWR_EVENT_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Enable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief PVM4 EXTI line configuration: set rising & falling edge trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the PVM4 Extended Interrupt Rising & Falling Trigger.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on selected EXTI line.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER2, PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Check whether or not the specified PVM4 EXTI interrupt flag is set.\r\n * @retval EXTI PVM4 Line Status.\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_GET_FLAG() (EXTI->PR2 & PWR_EXTI_LINE_PVM4)\r\n\r\n/**\r\n * @brief Clear the PVM4 EXTI flag.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_PVM4_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR2, PWR_EXTI_LINE_PVM4)\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param __REGULATOR__: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note This macro is similar to HAL_PWREx_ControlVoltageScaling() API but doesn't check\r\n * whether or not VOSF flag is cleared when moving from range 2 to range 1. User\r\n * may resort to __HAL_PWR_GET_FLAG() macro to check VOSF bit resetting.\r\n * @retval None\r\n */\r\n#define __HAL_PWR_VOLTAGESCALING_CONFIG(__REGULATOR__) do { \\\r\n __IO uint32_t tmpreg; \\\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, (__REGULATOR__)); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(PWR->CR1, PWR_CR1_VOS); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros --------------------------------------------------------*/\r\n/** @addtogroup PWREx_Private_Macros PWR Extended Private Macros\r\n * @{\r\n */\r\n\r\n#define IS_PWR_WAKEUP_PIN(PIN) (((PIN) == PWR_WAKEUP_PIN1) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_HIGH) || \\\r\n ((PIN) == PWR_WAKEUP_PIN1_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN2_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN3_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN4_LOW) || \\\r\n ((PIN) == PWR_WAKEUP_PIN5_LOW))\r\n\r\n#define IS_PWR_PVM_TYPE(TYPE) (((TYPE) == PWR_PVM_1) ||\\\r\n ((TYPE) == PWR_PVM_2) ||\\\r\n ((TYPE) == PWR_PVM_3) ||\\\r\n ((TYPE) == PWR_PVM_4))\r\n\r\n#define IS_PWR_PVM_MODE(MODE) (((MODE) == PWR_PVM_MODE_NORMAL) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_IT_RISING_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_FALLING) ||\\\r\n ((MODE) == PWR_PVM_MODE_EVENT_RISING_FALLING))\r\n\r\n#if defined(PWR_CR5_R1MODE)\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#else\r\n#define IS_PWR_VOLTAGE_SCALING_RANGE(RANGE) (((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE1) || \\\r\n ((RANGE) == PWR_REGULATOR_VOLTAGE_SCALE2))\r\n#endif\r\n\r\n\r\n#define IS_PWR_BATTERY_RESISTOR_SELECT(RESISTOR) (((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_5) ||\\\r\n ((RESISTOR) == PWR_BATTERY_CHARGING_RESISTOR_1_5))\r\n\r\n#define IS_PWR_BATTERY_CHARGING(CHARGING) (((CHARGING) == PWR_BATTERY_CHARGING_DISABLE) ||\\\r\n ((CHARGING) == PWR_BATTERY_CHARGING_ENABLE))\r\n\r\n#define IS_PWR_GPIO_BIT_NUMBER(BIT_NUMBER) (((BIT_NUMBER) & GPIO_PIN_MASK) != (uint32_t)0x00U)\r\n#define IS_PWR_GPIO(GPIO) (((GPIO) == PWR_GPIO_A) ||\\\r\n ((GPIO) == PWR_GPIO_B) ||\\\r\n ((GPIO) == PWR_GPIO_C) ||\\\r\n ((GPIO) == PWR_GPIO_D) ||\\\r\n ((GPIO) == PWR_GPIO_E) ||\\\r\n ((GPIO) == PWR_GPIO_F) ||\\\r\n ((GPIO) == PWR_GPIO_G))\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @addtogroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @{\r\n */\r\n\r\n\r\n/* Peripheral Control functions **********************************************/\r\nuint32_t HAL_PWREx_GetVoltageRange(void);\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling);\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection);\r\nvoid HAL_PWREx_DisableBatteryCharging(void);\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void);\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber);\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void);\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void);\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_EnablePVM1(void);\r\nvoid HAL_PWREx_DisablePVM1(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_EnablePVM2(void);\r\nvoid HAL_PWREx_DisablePVM2(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_EnablePVM3(void);\r\nvoid HAL_PWREx_DisablePVM3(void);\r\nvoid HAL_PWREx_EnablePVM4(void);\r\nvoid HAL_PWREx_DisablePVM4(void);\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM);\r\n\r\n/* Low Power modes configuration functions ************************************/\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void);\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void);\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry);\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void);\r\n\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void);\r\n#if defined(PWR_CR2_PVME1)\r\nvoid HAL_PWREx_PVM1Callback(void);\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\nvoid HAL_PWREx_PVM2Callback(void);\r\n#endif /* PWR_CR2_PVME2 */\r\nvoid HAL_PWREx_PVM3Callback(void);\r\nvoid HAL_PWREx_PVM4Callback(void);\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void);\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void);\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void);\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void);\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_PWR_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_H\r\n#define STM32G4xx_HAL_RCC_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCC\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Types RCC Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC PLL configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PLLState; /*!< The new state of the PLL.\r\n This parameter can be a value of @ref RCC_PLL_Config */\r\n\r\n uint32_t PLLSource; /*!< RCC_PLLSource: PLL entry clock source.\r\n This parameter must be a value of @ref RCC_PLL_Clock_Source */\r\n\r\n uint32_t PLLM; /*!< PLLM: Division factor for PLL VCO input clock.\r\n This parameter must be a value of @ref RCC_PLLM_Clock_Divider */\r\n\r\n uint32_t PLLN; /*!< PLLN: Multiplication factor for PLL VCO output clock.\r\n This parameter must be a number between Min_Data = 8 and Max_Data = 127 */\r\n\r\n uint32_t PLLP; /*!< PLLP: Division factor for ADC clock.\r\n This parameter must be a value of @ref RCC_PLLP_Clock_Divider */\r\n\r\n uint32_t PLLQ; /*!< PLLQ: Division factor for SAI, I2S, USB, FDCAN and QUADSPI clocks.\r\n This parameter must be a value of @ref RCC_PLLQ_Clock_Divider */\r\n\r\n uint32_t PLLR; /*!< PLLR: Division for the main system clock.\r\n User have to set the PLLR parameter correctly to not exceed max frequency 170MHZ.\r\n This parameter must be a value of @ref RCC_PLLR_Clock_Divider */\r\n\r\n}RCC_PLLInitTypeDef;\r\n\r\n/**\r\n * @brief RCC Internal/External Oscillator (HSE, HSI, LSE and LSI) configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OscillatorType; /*!< The oscillators to be configured.\r\n This parameter can be a value of @ref RCC_Oscillator_Type */\r\n\r\n uint32_t HSEState; /*!< The new state of the HSE.\r\n This parameter can be a value of @ref RCC_HSE_Config */\r\n\r\n uint32_t LSEState; /*!< The new state of the LSE.\r\n This parameter can be a value of @ref RCC_LSE_Config */\r\n\r\n uint32_t HSIState; /*!< The new state of the HSI.\r\n This parameter can be a value of @ref RCC_HSI_Config */\r\n\r\n uint32_t HSICalibrationValue; /*!< The calibration trimming value (default is RCC_HSICALIBRATION_DEFAULT).\r\n This parameter must be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t LSIState; /*!< The new state of the LSI.\r\n This parameter can be a value of @ref RCC_LSI_Config */\r\n\r\n uint32_t HSI48State; /*!< The new state of the HSI48.\r\n This parameter can be a value of @ref RCC_HSI48_Config */\r\n\r\n RCC_PLLInitTypeDef PLL; /*!< Main PLL structure parameters */\r\n\r\n}RCC_OscInitTypeDef;\r\n\r\n/**\r\n * @brief RCC System, AHB and APB busses clock configuration structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockType; /*!< The clock to be configured.\r\n This parameter can be a value of @ref RCC_System_Clock_Type */\r\n\r\n uint32_t SYSCLKSource; /*!< The clock source used as system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_System_Clock_Source */\r\n\r\n uint32_t AHBCLKDivider; /*!< The AHB clock (HCLK) divider. This clock is derived from the system clock (SYSCLK).\r\n This parameter can be a value of @ref RCC_AHB_Clock_Source */\r\n\r\n uint32_t APB1CLKDivider; /*!< The APB1 clock (PCLK1) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n uint32_t APB2CLKDivider; /*!< The APB2 clock (PCLK2) divider. This clock is derived from the AHB clock (HCLK).\r\n This parameter can be a value of @ref RCC_APB1_APB2_Clock_Source */\r\n\r\n}RCC_ClkInitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCC_Exported_Constants RCC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Timeout_Value Timeout Values\r\n * @{\r\n */\r\n#define RCC_DBP_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define RCC_LSE_TIMEOUT_VALUE LSE_STARTUP_TIMEOUT\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Oscillator_Type Oscillator Type\r\n * @{\r\n */\r\n#define RCC_OSCILLATORTYPE_NONE 0x00000000U /*!< Oscillator configuration unchanged */\r\n#define RCC_OSCILLATORTYPE_HSE 0x00000001U /*!< HSE to configure */\r\n#define RCC_OSCILLATORTYPE_HSI 0x00000002U /*!< HSI to configure */\r\n#define RCC_OSCILLATORTYPE_LSE 0x00000004U /*!< LSE to configure */\r\n#define RCC_OSCILLATORTYPE_LSI 0x00000008U /*!< LSI to configure */\r\n#define RCC_OSCILLATORTYPE_HSI48 0x00000020U /*!< HSI48 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSE_Config HSE Config\r\n * @{\r\n */\r\n#define RCC_HSE_OFF 0x00000000U /*!< HSE clock deactivation */\r\n#define RCC_HSE_ON RCC_CR_HSEON /*!< HSE clock activation */\r\n#define RCC_HSE_BYPASS (RCC_CR_HSEBYP | RCC_CR_HSEON) /*!< External clock source for HSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSE_Config LSE Config\r\n * @{\r\n */\r\n#define RCC_LSE_OFF 0x00000000U /*!< LSE clock deactivation */\r\n#define RCC_LSE_ON RCC_BDCR_LSEON /*!< LSE clock activation */\r\n#define RCC_LSE_BYPASS (RCC_BDCR_LSEBYP | RCC_BDCR_LSEON) /*!< External clock source for LSE clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI_Config HSI Config\r\n * @{\r\n */\r\n#define RCC_HSI_OFF 0x00000000U /*!< HSI clock deactivation */\r\n#define RCC_HSI_ON RCC_CR_HSION /*!< HSI clock activation */\r\n#define RCC_HSICALIBRATION_DEFAULT 0x40U /* Default HSI calibration trimming value */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSI_Config LSI Config\r\n * @{\r\n */\r\n#define RCC_LSI_OFF 0x00000000U /*!< LSI clock deactivation */\r\n#define RCC_LSI_ON RCC_CSR_LSION /*!< LSI clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_HSI48_Config HSI48 Config\r\n * @{\r\n */\r\n#define RCC_HSI48_OFF 0x00000000U /*!< HSI48 clock deactivation */\r\n#define RCC_HSI48_ON RCC_CRRCR_HSI48ON /*!< HSI48 clock activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Config PLL Config\r\n * @{\r\n */\r\n#define RCC_PLL_NONE 0x00000000U /*!< PLL configuration unchanged */\r\n#define RCC_PLL_OFF 0x00000001U /*!< PLL deactivation */\r\n#define RCC_PLL_ON 0x00000002U /*!< PLL activation */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLM_Clock_Divider PLLM Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLM_DIV1 0x00000001U /*!< PLLM division factor = 1 */\r\n#define RCC_PLLM_DIV2 0x00000002U /*!< PLLM division factor = 2 */\r\n#define RCC_PLLM_DIV3 0x00000003U /*!< PLLM division factor = 3 */\r\n#define RCC_PLLM_DIV4 0x00000004U /*!< PLLM division factor = 4 */\r\n#define RCC_PLLM_DIV5 0x00000005U /*!< PLLM division factor = 5 */\r\n#define RCC_PLLM_DIV6 0x00000006U /*!< PLLM division factor = 6 */\r\n#define RCC_PLLM_DIV7 0x00000007U /*!< PLLM division factor = 7 */\r\n#define RCC_PLLM_DIV8 0x00000008U /*!< PLLM division factor = 8 */\r\n#define RCC_PLLM_DIV9 0x00000009U /*!< PLLM division factor = 9 */\r\n#define RCC_PLLM_DIV10 0x0000000AU /*!< PLLM division factor = 10 */\r\n#define RCC_PLLM_DIV11 0x0000000BU /*!< PLLM division factor = 11 */\r\n#define RCC_PLLM_DIV12 0x0000000CU /*!< PLLM division factor = 12 */\r\n#define RCC_PLLM_DIV13 0x0000000DU /*!< PLLM division factor = 13 */\r\n#define RCC_PLLM_DIV14 0x0000000EU /*!< PLLM division factor = 14 */\r\n#define RCC_PLLM_DIV15 0x0000000FU /*!< PLLM division factor = 15 */\r\n#define RCC_PLLM_DIV16 0x00000010U /*!< PLLM division factor = 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLP_Clock_Divider PLLP Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLP_DIV2 0x00000002U /*!< PLLP division factor = 2 */\r\n#define RCC_PLLP_DIV3 0x00000003U /*!< PLLP division factor = 3 */\r\n#define RCC_PLLP_DIV4 0x00000004U /*!< PLLP division factor = 4 */\r\n#define RCC_PLLP_DIV5 0x00000005U /*!< PLLP division factor = 5 */\r\n#define RCC_PLLP_DIV6 0x00000006U /*!< PLLP division factor = 6 */\r\n#define RCC_PLLP_DIV7 0x00000007U /*!< PLLP division factor = 7 */\r\n#define RCC_PLLP_DIV8 0x00000008U /*!< PLLP division factor = 8 */\r\n#define RCC_PLLP_DIV9 0x00000009U /*!< PLLP division factor = 9 */\r\n#define RCC_PLLP_DIV10 0x0000000AU /*!< PLLP division factor = 10 */\r\n#define RCC_PLLP_DIV11 0x0000000BU /*!< PLLP division factor = 11 */\r\n#define RCC_PLLP_DIV12 0x0000000CU /*!< PLLP division factor = 12 */\r\n#define RCC_PLLP_DIV13 0x0000000DU /*!< PLLP division factor = 13 */\r\n#define RCC_PLLP_DIV14 0x0000000EU /*!< PLLP division factor = 14 */\r\n#define RCC_PLLP_DIV15 0x0000000FU /*!< PLLP division factor = 15 */\r\n#define RCC_PLLP_DIV16 0x00000010U /*!< PLLP division factor = 16 */\r\n#define RCC_PLLP_DIV17 0x00000011U /*!< PLLP division factor = 17 */\r\n#define RCC_PLLP_DIV18 0x00000012U /*!< PLLP division factor = 18 */\r\n#define RCC_PLLP_DIV19 0x00000013U /*!< PLLP division factor = 19 */\r\n#define RCC_PLLP_DIV20 0x00000014U /*!< PLLP division factor = 20 */\r\n#define RCC_PLLP_DIV21 0x00000015U /*!< PLLP division factor = 21 */\r\n#define RCC_PLLP_DIV22 0x00000016U /*!< PLLP division factor = 22 */\r\n#define RCC_PLLP_DIV23 0x00000017U /*!< PLLP division factor = 23 */\r\n#define RCC_PLLP_DIV24 0x00000018U /*!< PLLP division factor = 24 */\r\n#define RCC_PLLP_DIV25 0x00000019U /*!< PLLP division factor = 25 */\r\n#define RCC_PLLP_DIV26 0x0000001AU /*!< PLLP division factor = 26 */\r\n#define RCC_PLLP_DIV27 0x0000001BU /*!< PLLP division factor = 27 */\r\n#define RCC_PLLP_DIV28 0x0000001CU /*!< PLLP division factor = 28 */\r\n#define RCC_PLLP_DIV29 0x0000001DU /*!< PLLP division factor = 29 */\r\n#define RCC_PLLP_DIV30 0x0000001EU /*!< PLLP division factor = 30 */\r\n#define RCC_PLLP_DIV31 0x0000001FU /*!< PLLP division factor = 31 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLQ_Clock_Divider PLLQ Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLQ_DIV2 0x00000002U /*!< PLLQ division factor = 2 */\r\n#define RCC_PLLQ_DIV4 0x00000004U /*!< PLLQ division factor = 4 */\r\n#define RCC_PLLQ_DIV6 0x00000006U /*!< PLLQ division factor = 6 */\r\n#define RCC_PLLQ_DIV8 0x00000008U /*!< PLLQ division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLLR_Clock_Divider PLLR Clock Divider\r\n * @{\r\n */\r\n#define RCC_PLLR_DIV2 0x00000002U /*!< PLLR division factor = 2 */\r\n#define RCC_PLLR_DIV4 0x00000004U /*!< PLLR division factor = 4 */\r\n#define RCC_PLLR_DIV6 0x00000006U /*!< PLLR division factor = 6 */\r\n#define RCC_PLLR_DIV8 0x00000008U /*!< PLLR division factor = 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Source PLL Clock Source\r\n * @{\r\n */\r\n#define RCC_PLLSOURCE_NONE 0x00000000U /*!< No clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSI RCC_PLLCFGR_PLLSRC_HSI /*!< HSI clock selected as PLL entry clock source */\r\n#define RCC_PLLSOURCE_HSE RCC_PLLCFGR_PLLSRC_HSE /*!< HSE clock selected as PLL entry clock source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_PLL_Clock_Output PLL Clock Output\r\n * @{\r\n */\r\n#define RCC_PLL_ADCCLK RCC_PLLCFGR_PLLPEN /*!< PLLADCCLK selection from main PLL */\r\n#define RCC_PLL_48M1CLK RCC_PLLCFGR_PLLQEN /*!< PLL48M1CLK selection from main PLL */\r\n#define RCC_PLL_SYSCLK RCC_PLLCFGR_PLLREN /*!< PLLCLK selection from main PLL */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Type System Clock Type\r\n * @{\r\n */\r\n#define RCC_CLOCKTYPE_SYSCLK 0x00000001U /*!< SYSCLK to configure */\r\n#define RCC_CLOCKTYPE_HCLK 0x00000002U /*!< HCLK to configure */\r\n#define RCC_CLOCKTYPE_PCLK1 0x00000004U /*!< PCLK1 to configure */\r\n#define RCC_CLOCKTYPE_PCLK2 0x00000008U /*!< PCLK2 to configure */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source System Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_HSI RCC_CFGR_SW_HSI /*!< HSI selection as system clock */\r\n#define RCC_SYSCLKSOURCE_HSE RCC_CFGR_SW_HSE /*!< HSE selection as system clock */\r\n#define RCC_SYSCLKSOURCE_PLLCLK RCC_CFGR_SW_PLL /*!< PLL selection as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_System_Clock_Source_Status System Clock Source Status\r\n * @{\r\n */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSI RCC_CFGR_SWS_HSI /*!< HSI used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_HSE RCC_CFGR_SWS_HSE /*!< HSE used as system clock */\r\n#define RCC_SYSCLKSOURCE_STATUS_PLLCLK RCC_CFGR_SWS_PLL /*!< PLL used as system clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB_Clock_Source AHB Clock Source\r\n * @{\r\n */\r\n#define RCC_SYSCLK_DIV1 RCC_CFGR_HPRE_DIV1 /*!< SYSCLK not divided */\r\n#define RCC_SYSCLK_DIV2 RCC_CFGR_HPRE_DIV2 /*!< SYSCLK divided by 2 */\r\n#define RCC_SYSCLK_DIV4 RCC_CFGR_HPRE_DIV4 /*!< SYSCLK divided by 4 */\r\n#define RCC_SYSCLK_DIV8 RCC_CFGR_HPRE_DIV8 /*!< SYSCLK divided by 8 */\r\n#define RCC_SYSCLK_DIV16 RCC_CFGR_HPRE_DIV16 /*!< SYSCLK divided by 16 */\r\n#define RCC_SYSCLK_DIV64 RCC_CFGR_HPRE_DIV64 /*!< SYSCLK divided by 64 */\r\n#define RCC_SYSCLK_DIV128 RCC_CFGR_HPRE_DIV128 /*!< SYSCLK divided by 128 */\r\n#define RCC_SYSCLK_DIV256 RCC_CFGR_HPRE_DIV256 /*!< SYSCLK divided by 256 */\r\n#define RCC_SYSCLK_DIV512 RCC_CFGR_HPRE_DIV512 /*!< SYSCLK divided by 512 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_APB2_Clock_Source APB1 APB2 Clock Source\r\n * @{\r\n */\r\n#define RCC_HCLK_DIV1 RCC_CFGR_PPRE1_DIV1 /*!< HCLK not divided */\r\n#define RCC_HCLK_DIV2 RCC_CFGR_PPRE1_DIV2 /*!< HCLK divided by 2 */\r\n#define RCC_HCLK_DIV4 RCC_CFGR_PPRE1_DIV4 /*!< HCLK divided by 4 */\r\n#define RCC_HCLK_DIV8 RCC_CFGR_PPRE1_DIV8 /*!< HCLK divided by 8 */\r\n#define RCC_HCLK_DIV16 RCC_CFGR_PPRE1_DIV16 /*!< HCLK divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Source RTC Clock Source\r\n * @{\r\n */\r\n#define RCC_RTCCLKSOURCE_NONE 0x00000000U /*!< No clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSE RCC_BDCR_RTCSEL_0 /*!< LSE oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_LSI RCC_BDCR_RTCSEL_1 /*!< LSI oscillator clock used as RTC clock */\r\n#define RCC_RTCCLKSOURCE_HSE_DIV32 RCC_BDCR_RTCSEL /*!< HSE oscillator clock divided by 32 used as RTC clock */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO_Index MCO Index\r\n * @{\r\n */\r\n/* 32 28 20 16 0\r\n --------------------------------\r\n | MCO | GPIO | GPIO | GPIO |\r\n | Index | AF | Port | Pin |\r\n -------------------------------*/\r\n\r\n#define RCC_MCO_GPIOPORT_POS 16U\r\n#define RCC_MCO_GPIOPORT_MASK (0xFUL << RCC_MCO_GPIOPORT_POS)\r\n#define RCC_MCO_GPIOAF_POS 20U\r\n#define RCC_MCO_GPIOAF_MASK (0xFFUL << RCC_MCO_GPIOAF_POS)\r\n#define RCC_MCO_INDEX_POS 28U\r\n#define RCC_MCO_INDEX_MASK (0x1UL << RCC_MCO_INDEX_POS)\r\n#define RCC_MCO1_INDEX (0x0UL << RCC_MCO_INDEX_POS) /*!< MCO1 index */\r\n#define RCC_MCO_PA8 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOA) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_8)\r\n#define RCC_MCO_PG10 (RCC_MCO1_INDEX | (GPIO_AF0_MCO << RCC_MCO_GPIOAF_POS) | (GPIO_GET_INDEX(GPIOG) << RCC_MCO_GPIOPORT_POS) | GPIO_PIN_10)\r\n\r\n/* Legacy Defines*/\r\n#define RCC_MCO1 RCC_MCO_PA8\r\n#define RCC_MCO RCC_MCO1 /*!< MCO1 to be compliant with other families with 2 MCOs*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCO1_Clock_Source MCO1 Clock Source\r\n * @{\r\n */\r\n#define RCC_MCO1SOURCE_NOCLOCK 0x00000000U /*!< MCO1 output disabled, no clock on MCO1 */\r\n#define RCC_MCO1SOURCE_SYSCLK RCC_CFGR_MCOSEL_0 /*!< SYSCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI (RCC_CFGR_MCOSEL_0| RCC_CFGR_MCOSEL_1) /*!< HSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSE RCC_CFGR_MCOSEL_2 /*!< HSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_PLLCLK (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_2) /*!< PLLCLK selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSI (RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSI selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_LSE (RCC_CFGR_MCOSEL_0|RCC_CFGR_MCOSEL_1|RCC_CFGR_MCOSEL_2) /*!< LSE selection as MCO1 source */\r\n#define RCC_MCO1SOURCE_HSI48 RCC_CFGR_MCOSEL_3 /*!< HSI48 selection as MCO1 source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_MCOx_Clock_Prescaler MCO1 Clock Prescaler\r\n * @{\r\n */\r\n#define RCC_MCODIV_1 RCC_CFGR_MCOPRE_DIV1 /*!< MCO not divided */\r\n#define RCC_MCODIV_2 RCC_CFGR_MCOPRE_DIV2 /*!< MCO divided by 2 */\r\n#define RCC_MCODIV_4 RCC_CFGR_MCOPRE_DIV4 /*!< MCO divided by 4 */\r\n#define RCC_MCODIV_8 RCC_CFGR_MCOPRE_DIV8 /*!< MCO divided by 8 */\r\n#define RCC_MCODIV_16 RCC_CFGR_MCOPRE_DIV16 /*!< MCO divided by 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Interrupt Interrupts\r\n * @{\r\n */\r\n#define RCC_IT_LSIRDY RCC_CIFR_LSIRDYF /*!< LSI Ready Interrupt flag */\r\n#define RCC_IT_LSERDY RCC_CIFR_LSERDYF /*!< LSE Ready Interrupt flag */\r\n#define RCC_IT_HSIRDY RCC_CIFR_HSIRDYF /*!< HSI16 Ready Interrupt flag */\r\n#define RCC_IT_HSERDY RCC_CIFR_HSERDYF /*!< HSE Ready Interrupt flag */\r\n#define RCC_IT_PLLRDY RCC_CIFR_PLLRDYF /*!< PLL Ready Interrupt flag */\r\n#define RCC_IT_CSS RCC_CIFR_CSSF /*!< Clock Security System Interrupt flag */\r\n#define RCC_IT_LSECSS RCC_CIFR_LSECSSF /*!< LSE Clock Security System Interrupt flag */\r\n#define RCC_IT_HSI48RDY RCC_CIFR_HSI48RDYF /*!< HSI48 Ready Interrupt flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Flag Flags\r\n * Elements values convention: XXXYYYYYb\r\n * - YYYYY : Flag position in the register\r\n * - XXX : Register index\r\n * - 001: CR register\r\n * - 010: BDCR register\r\n * - 011: CSR register\r\n * - 100: CRRCR register\r\n * @{\r\n */\r\n/* Flags in the CR register */\r\n#define RCC_FLAG_HSIRDY ((CR_REG_INDEX << 5U) | RCC_CR_HSIRDY_Pos) /*!< HSI Ready flag */\r\n#define RCC_FLAG_HSERDY ((CR_REG_INDEX << 5U) | RCC_CR_HSERDY_Pos) /*!< HSE Ready flag */\r\n#define RCC_FLAG_PLLRDY ((CR_REG_INDEX << 5U) | RCC_CR_PLLRDY_Pos) /*!< PLL Ready flag */\r\n\r\n/* Flags in the BDCR register */\r\n#define RCC_FLAG_LSERDY ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSERDY_Pos) /*!< LSE Ready flag */\r\n#define RCC_FLAG_LSECSSD ((BDCR_REG_INDEX << 5U) | RCC_BDCR_LSECSSD_Pos) /*!< LSE Clock Security System Interrupt flag */\r\n\r\n/* Flags in the CSR register */\r\n#define RCC_FLAG_LSIRDY ((CSR_REG_INDEX << 5U) | RCC_CSR_LSIRDY_Pos) /*!< LSI Ready flag */\r\n#define RCC_FLAG_OBLRST ((CSR_REG_INDEX << 5U) | RCC_CSR_OBLRSTF_Pos) /*!< Option Byte Loader reset flag */\r\n#define RCC_FLAG_PINRST ((CSR_REG_INDEX << 5U) | RCC_CSR_PINRSTF_Pos) /*!< PIN reset flag */\r\n#define RCC_FLAG_BORRST ((CSR_REG_INDEX << 5U) | RCC_CSR_BORRSTF_Pos) /*!< BOR reset flag */\r\n#define RCC_FLAG_SFTRST ((CSR_REG_INDEX << 5U) | RCC_CSR_SFTRSTF_Pos) /*!< Software Reset flag */\r\n#define RCC_FLAG_IWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_IWDGRSTF_Pos) /*!< Independent Watchdog reset flag */\r\n#define RCC_FLAG_WWDGRST ((CSR_REG_INDEX << 5U) | RCC_CSR_WWDGRSTF_Pos) /*!< Window watchdog reset flag */\r\n#define RCC_FLAG_LPWRRST ((CSR_REG_INDEX << 5U) | RCC_CSR_LPWRRSTF_Pos) /*!< Low-Power reset flag */\r\n\r\n/* Flags in the CRRCR register */\r\n#define RCC_FLAG_HSI48RDY ((CRRCR_REG_INDEX << 5U) | RCC_CRRCR_HSI48RDY_Pos) /*!< HSI48 Ready flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_LSEDrive_Config LSE Drive Config\r\n * @{\r\n */\r\n#define RCC_LSEDRIVE_LOW 0x00000000U /*!< LSE low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMLOW RCC_BDCR_LSEDRV_0 /*!< LSE medium low drive capability */\r\n#define RCC_LSEDRIVE_MEDIUMHIGH RCC_BDCR_LSEDRV_1 /*!< LSE medium high drive capability */\r\n#define RCC_LSEDRIVE_HIGH RCC_BDCR_LSEDRV /*!< LSE high drive capability */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Macros RCC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable AHB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FMAC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_FLASH_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_DMA1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_DISABLE() CLEAR_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Peripheral_Clock_Enable_Disable AHB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_ADC12_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN);\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_DISABLE() CLEAR_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable AHB3 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_DISABLE() CLEAR_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable APB1 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM7_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_CRS_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_WWDG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C2_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USB_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_I2C3_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN)\r\n\r\n#define __HAL_RCC_CRS_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN);\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN);\r\n\r\n#define __HAL_RCC_WWDG_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDG2EN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN)\r\n\r\n#define __HAL_RCC_USART2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN)\r\n\r\n#define __HAL_RCC_USART3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN)\r\n\r\n#define __HAL_RCC_USB_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_DISABLE() CLEAR_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable APB2 Peripheral Clock Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_SPI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM8_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_USART1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM16_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#define __HAL_RCC_TIM17_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_ENABLE() do { \\\r\n __IO uint32_t tmpreg; \\\r\n SET_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n /* Delay after an RCC peripheral clock enabling */ \\\r\n tmpreg = READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN); \\\r\n UNUSED(tmpreg); \\\r\n } while(0)\r\n#endif /* HRTIM1 */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN)\r\n\r\n#define __HAL_RCC_USART1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_DISABLE() CLEAR_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Peripheral_Clock_Enable_Disable_Status AHB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA1EN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMA2EN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_DMAMUX1EN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CORDICEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FMACEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_FLASHEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB1ENR, RCC_AHB1ENR_CRCEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Enable_Disable_Status AHB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_ENABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOAEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOBEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOCEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIODEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOEEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOFEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_GPIOGEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC12EN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_ADC345EN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC1EN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC2EN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC3EN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_DAC4EN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_AESEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_DISABLED() (READ_BIT(RCC->AHB2ENR, RCC_AHB2ENR_RNGEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Enable_Disable_Status AHB3 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_ENABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_FMCEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_DISABLED() (READ_BIT(RCC->AHB3ENR, RCC_AHB3ENR_QSPIEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Enable_Disable_Status APB1 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_ENABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM2EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM3EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM4EN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM5EN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM6EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_TIM7EN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_CRSEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_RTCAPBEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_WWDGEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI2EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_SPI3EN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART2EN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USART3EN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART4EN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_UART5EN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C1EN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C2EN) == 0U)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_USBEN) == 0U)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_FDCANEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_PWREN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_I2C3EN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR1, RCC_APB1ENR1_LPTIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_LPUART1EN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_I2C4EN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_DISABLED() (READ_BIT(RCC->APB1ENR2, RCC_APB1ENR2_UCPD1EN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Enable_Disable_Status APB2 Peripheral Clock Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock is enabled or not.\r\n * @note After reset, the peripheral clock (used for registers read/write access)\r\n * is disabled and the application software has to enable this clock before\r\n * using it.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_ENABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SYSCFGEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM1EN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI1EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM8EN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_USART1EN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SPI4EN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM15EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM16EN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM17EN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_TIM20EN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_SAI1EN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_DISABLED() (READ_BIT(RCC->APB2ENR, RCC_APB2ENR_HRTIM1EN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Force_Release_Reset AHB1 Peripheral Force Release Reset\r\n * @brief Force or release AHB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB1_FORCE_RESET() WRITE_REG(RCC->AHB1RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_DMA1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_FORCE_RESET() SET_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n\r\n#define __HAL_RCC_AHB1_RELEASE_RESET() WRITE_REG(RCC->AHB1RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_DMA1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA1RST)\r\n\r\n#define __HAL_RCC_DMA2_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMA2RST)\r\n\r\n#define __HAL_RCC_DMAMUX1_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_DMAMUX1RST)\r\n\r\n#define __HAL_RCC_CORDIC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CORDICRST)\r\n\r\n#define __HAL_RCC_FMAC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FMACRST)\r\n\r\n#define __HAL_RCC_FLASH_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_FLASHRST)\r\n\r\n#define __HAL_RCC_CRC_RELEASE_RESET() CLEAR_BIT(RCC->AHB1RSTR, RCC_AHB1RSTR_CRCRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Force_Release_Reset AHB2 Peripheral Force Release Reset\r\n * @brief Force or release AHB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB2_FORCE_RESET() WRITE_REG(RCC->AHB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_GPIOA_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_FORCE_RESET() SET_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n\r\n#define __HAL_RCC_AHB2_RELEASE_RESET() WRITE_REG(RCC->AHB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_GPIOA_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOARST)\r\n\r\n#define __HAL_RCC_GPIOB_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOBRST)\r\n\r\n#define __HAL_RCC_GPIOC_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOCRST)\r\n\r\n#define __HAL_RCC_GPIOD_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIODRST)\r\n\r\n#define __HAL_RCC_GPIOE_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOERST)\r\n\r\n#define __HAL_RCC_GPIOF_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOFRST)\r\n\r\n#define __HAL_RCC_GPIOG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_GPIOGRST)\r\n\r\n#define __HAL_RCC_ADC12_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC12RST)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_ADC345RST)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC1RST)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC2RST)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC3RST)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_DAC4RST)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_AESRST)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_RELEASE_RESET() CLEAR_BIT(RCC->AHB2RSTR, RCC_AHB2RSTR_RNGRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Force_Release_Reset AHB3 Peripheral Force Release Reset\r\n * @brief Force or release AHB3 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_AHB3_FORCE_RESET() WRITE_REG(RCC->AHB3RSTR, 0xFFFFFFFFU)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_FORCE_RESET() SET_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n#define __HAL_RCC_AHB3_RELEASE_RESET() WRITE_REG(RCC->AHB3RSTR, 0x00000000U)\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_FMCRST)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_RELEASE_RESET() CLEAR_BIT(RCC->AHB3RSTR, RCC_AHB3RSTR_QSPIRST)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Force_Release_Reset APB1 Peripheral Force Release Reset\r\n * @brief Force or release APB1 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB1_FORCE_RESET() WRITE_REG(RCC->APB1RSTR1, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_TIM2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_FORCE_RESET() SET_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_FORCE_RESET() SET_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n#define __HAL_RCC_APB1_RELEASE_RESET() WRITE_REG(RCC->APB1RSTR1, 0x00000000U)\r\n\r\n#define __HAL_RCC_TIM2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM2RST)\r\n\r\n#define __HAL_RCC_TIM3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM3RST)\r\n\r\n#define __HAL_RCC_TIM4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM4RST)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM5RST)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM6RST)\r\n\r\n#define __HAL_RCC_TIM7_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_TIM7RST)\r\n\r\n#define __HAL_RCC_CRS_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_CRSRST)\r\n\r\n#define __HAL_RCC_SPI2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI2RST)\r\n\r\n#define __HAL_RCC_SPI3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_SPI3RST)\r\n\r\n#define __HAL_RCC_USART2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART2RST)\r\n\r\n#define __HAL_RCC_USART3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USART3RST)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART4RST)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_UART5RST)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C1RST)\r\n\r\n#define __HAL_RCC_I2C2_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C2RST)\r\n\r\n#define __HAL_RCC_USB_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_USBRST)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_FDCANRST)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_PWRRST)\r\n\r\n#define __HAL_RCC_I2C3_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_I2C3RST)\r\n\r\n#define __HAL_RCC_LPTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR1, RCC_APB1RSTR1_LPTIM1RST)\r\n\r\n#define __HAL_RCC_LPUART1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_LPUART1RST)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_I2C4RST)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_RELEASE_RESET() CLEAR_BIT(RCC->APB1RSTR2, RCC_APB1RSTR2_UCPD1RST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Force_Release_Reset APB2 Peripheral Force Release Reset\r\n * @brief Force or release APB2 peripheral reset.\r\n * @{\r\n */\r\n#define __HAL_RCC_APB2_FORCE_RESET() WRITE_REG(RCC->APB2RSTR, 0xFFFFFFFFU)\r\n\r\n#define __HAL_RCC_SYSCFG_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_FORCE_RESET() SET_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_APB2_RELEASE_RESET() WRITE_REG(RCC->APB2RSTR, 0x00000000U)\r\n\r\n#define __HAL_RCC_SYSCFG_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SYSCFGRST)\r\n\r\n#define __HAL_RCC_TIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM1RST)\r\n\r\n#define __HAL_RCC_SPI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI1RST)\r\n\r\n#define __HAL_RCC_TIM8_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM8RST)\r\n\r\n#define __HAL_RCC_USART1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_USART1RST)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SPI4RST)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM15RST)\r\n\r\n#define __HAL_RCC_TIM16_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM16RST)\r\n\r\n#define __HAL_RCC_TIM17_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM17RST)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_TIM20RST)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_SAI1RST)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_RELEASE_RESET() CLEAR_BIT(RCC->APB2RSTR, RCC_APB2RSTR_HRTIM1RST)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable AHB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n\r\n#define __HAL_RCC_DMA1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN)\r\n\r\n#define __HAL_RCC_DMA2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN)\r\n\r\n#define __HAL_RCC_DMAMUX1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN)\r\n\r\n#define __HAL_RCC_CORDIC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN)\r\n\r\n#define __HAL_RCC_FMAC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN)\r\n\r\n#define __HAL_RCC_FLASH_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN)\r\n\r\n#define __HAL_RCC_SRAM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN)\r\n\r\n#define __HAL_RCC_CRC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable AHB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN)\r\n\r\n#define __HAL_RCC_GPIOB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN)\r\n\r\n#define __HAL_RCC_GPIOC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN)\r\n\r\n#define __HAL_RCC_GPIOD_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN)\r\n\r\n#define __HAL_RCC_GPIOE_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN)\r\n\r\n#define __HAL_RCC_GPIOF_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN)\r\n\r\n#define __HAL_RCC_GPIOG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN)\r\n\r\n#define __HAL_RCC_SRAM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN)\r\n\r\n#define __HAL_RCC_CCM_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN)\r\n\r\n#define __HAL_RCC_ADC12_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable AHB3 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the AHB3 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_ENABLE() SET_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable APB1 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB1 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n\r\n#define __HAL_RCC_TIM2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN)\r\n\r\n#define __HAL_RCC_TIM3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN)\r\n\r\n#define __HAL_RCC_TIM4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN)\r\n\r\n#define __HAL_RCC_TIM7_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN)\r\n\r\n#define __HAL_RCC_CRS_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN)\r\n\r\n#define __HAL_RCC_RTCAPB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN)\r\n\r\n#define __HAL_RCC_WWDG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN)\r\n\r\n#define __HAL_RCC_SPI2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN)\r\n\r\n#define __HAL_RCC_SPI3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN)\r\n\r\n#define __HAL_RCC_USART2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN)\r\n\r\n#define __HAL_RCC_USART3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN)\r\n\r\n#define __HAL_RCC_I2C2_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN)\r\n\r\n#if defined(USB)\r\n#define __HAL_RCC_USB_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN)\r\n#endif /* USB */\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN)\r\n\r\n#define __HAL_RCC_I2C3_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN)\r\n\r\n#define __HAL_RCC_LPTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN)\r\n\r\n#define __HAL_RCC_LPUART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable APB2 Peripheral Clock Sleep Enable Disable\r\n * @brief Enable or disable the APB2 peripheral clock during Low Power (Sleep) mode.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_ENABLE() SET_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN)\r\n\r\n#define __HAL_RCC_TIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN)\r\n\r\n#define __HAL_RCC_SPI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN)\r\n\r\n#define __HAL_RCC_TIM8_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN)\r\n\r\n#define __HAL_RCC_USART1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN)\r\n\r\n#define __HAL_RCC_TIM16_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN)\r\n\r\n#define __HAL_RCC_TIM17_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_CLK_SLEEP_DISABLE() CLEAR_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN)\r\n#endif /* HRTIM1 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB1_Clock_Sleep_Enable_Disable_Status AHB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) != 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_DMA1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMA2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMA2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_DMAMUX1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_DMAMUX1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CORDIC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CORDICSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FMAC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FMACSMEN) == 0U)\r\n\r\n#define __HAL_RCC_FLASH_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_FLASHSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_SRAM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB1SMENR, RCC_AHB1SMENR_CRCSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB2_Clock_Sleep_Enable_Disable_Status AHB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) != 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) != 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) != 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) != 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) != 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) != 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) != 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) != 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) != 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_GPIOA_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOASMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOCSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOD_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIODSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOE_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOESMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOF_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOFSMEN) == 0U)\r\n\r\n#define __HAL_RCC_GPIOG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_GPIOGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SRAM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_SRAM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CCM_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_CCMSRAMSMEN) == 0U)\r\n\r\n#define __HAL_RCC_ADC12_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC12SMEN) == 0U)\r\n\r\n#if defined(ADC345_COMMON)\r\n#define __HAL_RCC_ADC345_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_ADC345SMEN) == 0U)\r\n#endif /* ADC345_COMMON */\r\n\r\n#define __HAL_RCC_DAC1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC1SMEN) == 0U)\r\n\r\n#if defined(DAC2)\r\n#define __HAL_RCC_DAC2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC2SMEN) == 0U)\r\n#endif /* DAC2 */\r\n\r\n#define __HAL_RCC_DAC3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC3SMEN) == 0U)\r\n\r\n#if defined(DAC4)\r\n#define __HAL_RCC_DAC4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_DAC4SMEN) == 0U)\r\n#endif /* DAC4 */\r\n\r\n#if defined(AES)\r\n#define __HAL_RCC_AES_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_AESSMEN) == 0U)\r\n#endif /* AES */\r\n\r\n#define __HAL_RCC_RNG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB2SMENR, RCC_AHB2SMENR_RNGSMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_AHB3_Clock_Sleep_Enable_Disable_Status AHB3 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the AHB3 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) != 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) != 0U)\r\n#endif /* QUADSPI */\r\n\r\n#if defined(FMC_BANK1)\r\n#define __HAL_RCC_FMC_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_FMCSMEN) == 0U)\r\n#endif /* FMC_BANK1 */\r\n\r\n#if defined(QUADSPI)\r\n#define __HAL_RCC_QSPI_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->AHB3SMENR, RCC_AHB3SMENR_QSPISMEN) == 0U)\r\n#endif /* QUADSPI */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB1_Clock_Sleep_Enable_Disable_Status APB1 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB1 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) != 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) != 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) != 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) != 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) != 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) != 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) != 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) != 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) != 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) != 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) != 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) != 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) != 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) != 0U)\r\n\r\n\r\n#define __HAL_RCC_TIM2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM4SMEN) == 0U)\r\n\r\n#if defined(TIM5)\r\n#define __HAL_RCC_TIM5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM5SMEN) == 0U)\r\n#endif /* TIM5 */\r\n\r\n#define __HAL_RCC_TIM6_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM6SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM7_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_TIM7SMEN) == 0U)\r\n\r\n#define __HAL_RCC_CRS_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_CRSSMEN) == 0U)\r\n\r\n#define __HAL_RCC_RTCAPB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_RTCAPBSMEN) == 0U)\r\n\r\n#define __HAL_RCC_WWDG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_WWDGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_SPI3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USART3SMEN) == 0U)\r\n\r\n#if defined(UART4)\r\n#define __HAL_RCC_UART4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART4SMEN) == 0U)\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define __HAL_RCC_UART5_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_UART5SMEN) == 0U)\r\n#endif /* UART5 */\r\n\r\n#define __HAL_RCC_I2C1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C2_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C2SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USB_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_USBSMEN) == 0U)\r\n\r\n#if defined(FDCAN1)\r\n#define __HAL_RCC_FDCAN_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_FDCANSMEN) == 0U)\r\n#endif /* FDCAN1 */\r\n\r\n#define __HAL_RCC_PWR_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_PWRSMEN) == 0U)\r\n\r\n#define __HAL_RCC_I2C3_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_I2C3SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR1, RCC_APB1SMENR1_LPTIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_LPUART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_LPUART1SMEN) == 0U)\r\n\r\n#if defined(I2C4)\r\n#define __HAL_RCC_I2C4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_I2C4SMEN) == 0U)\r\n#endif /* I2C4 */\r\n\r\n#define __HAL_RCC_UCPD1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB1SMENR2, RCC_APB1SMENR2_UCPD1SMEN) == 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_APB2_Clock_Sleep_Enable_Disable_Status APB2 Peripheral Clock Sleep Enabled or Disabled Status\r\n * @brief Check whether the APB2 peripheral clock during Low Power (Sleep) mode is enabled or not.\r\n * @note Peripheral clock gating in SLEEP mode can be used to further reduce\r\n * power consumption.\r\n * @note After wakeup from SLEEP mode, the peripheral clock is enabled again.\r\n * @note By default, all peripheral clocks are enabled during SLEEP mode.\r\n * @{\r\n */\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) != 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) != 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) != 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) != 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) != 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) != 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) != 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_ENABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) != 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n#define __HAL_RCC_SYSCFG_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SYSCFGSMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_SPI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI1SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM8_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM8SMEN) == 0U)\r\n\r\n#define __HAL_RCC_USART1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_USART1SMEN) == 0U)\r\n\r\n#if defined(SPI4)\r\n#define __HAL_RCC_SPI4_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SPI4SMEN) == 0U)\r\n#endif /* SPI4 */\r\n\r\n#define __HAL_RCC_TIM15_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM15SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM16_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM16SMEN) == 0U)\r\n\r\n#define __HAL_RCC_TIM17_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM17SMEN) == 0U)\r\n\r\n#if defined(TIM20)\r\n#define __HAL_RCC_TIM20_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_TIM20SMEN) == 0U)\r\n#endif /* TIM20 */\r\n\r\n#define __HAL_RCC_SAI1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_SAI1SMEN) == 0U)\r\n\r\n#if defined(HRTIM1)\r\n#define __HAL_RCC_HRTIM1_IS_CLK_SLEEP_DISABLED() (READ_BIT(RCC->APB2SMENR, RCC_APB2SMENR_HRTIM1SMEN) == 0U)\r\n#endif /* HRTIM1 */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Backup_Domain_Reset RCC Backup Domain Reset\r\n * @{\r\n */\r\n\r\n/** @brief Macros to force or release the Backup domain reset.\r\n * @note This function resets the RTC peripheral (including the backup registers)\r\n * and the RTC clock source selection in RCC_CSR register.\r\n * @note The BKPSRAM is not affected by this reset.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_BACKUPRESET_FORCE() SET_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n#define __HAL_RCC_BACKUPRESET_RELEASE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_BDRST)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_RTC_Clock_Configuration RCC RTC Clock Configuration\r\n * @{\r\n */\r\n\r\n/** @brief Macros to enable or disable the RTC clock.\r\n * @note As the RTC is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the RTC\r\n * (to be done once after reset).\r\n * @note These macros must be used after the RTC clock source was selected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_ENABLE() SET_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n#define __HAL_RCC_RTC_DISABLE() CLEAR_BIT(RCC->BDCR, RCC_BDCR_RTCEN)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 16MHz oscillator (HSI).\r\n * @note The HSI is stopped by hardware when entering STOP and STANDBY modes.\r\n * It is used (enabled by hardware) as system clock source after startup\r\n * from Reset, wakeup from STOP and STANDBY mode, or in case of failure\r\n * of the HSE used directly or indirectly as system clock (if the Clock\r\n * Security System CSS is enabled).\r\n * @note HSI can not be stopped if it is used as system clock source. In this case,\r\n * you have to select another source of the system clock then stop the HSI.\r\n * @note After enabling the HSI, the application software should wait on HSIRDY\r\n * flag to be set indicating that HSI clock is stable and can be used as\r\n * system clock source.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @note When the HSI is stopped, HSIRDY flag goes low after 6 HSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n#define __HAL_RCC_HSI_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSION)\r\n\r\n/** @brief Macro to adjust the Internal High Speed 16MHz oscillator (HSI) calibration value.\r\n * @note The calibration is used to compensate for the variations in voltage\r\n * and temperature that influence the frequency of the internal HSI RC.\r\n * @param __HSICALIBRATIONVALUE__ specifies the calibration trimming value\r\n * (default is RCC_HSICALIBRATION_DEFAULT).\r\n * This parameter must be a number between 0 and 0x7F.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(__HSICALIBRATIONVALUE__) \\\r\n MODIFY_REG(RCC->ICSCR, RCC_ICSCR_HSITRIM, (__HSICALIBRATIONVALUE__) << RCC_ICSCR_HSITRIM_Pos)\r\n\r\n/**\r\n * @brief Macros to enable or disable the force of the Internal High Speed oscillator (HSI)\r\n * in STOP mode to be quickly available as kernel clock for USARTs and I2Cs.\r\n * @note Keeping the HSI ON in STOP mode allows to avoid slowing down the communication\r\n * speed because of the HSI startup time.\r\n * @note The enable of this function has not effect on the HSION bit.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSISTOP_ENABLE() SET_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n#define __HAL_RCC_HSISTOP_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_HSIKERON)\r\n\r\n/** @brief Macros to enable or disable the Internal Low Speed oscillator (LSI).\r\n * @note After enabling the LSI, the application software should wait on\r\n * LSIRDY flag to be set indicating that LSI clock is stable and can\r\n * be used to clock the IWDG and/or the RTC.\r\n * @note LSI can not be disabled if the IWDG is running.\r\n * @note When the LSI is stopped, LSIRDY flag goes low after 6 LSI oscillator\r\n * clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSI_ENABLE() SET_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n#define __HAL_RCC_LSI_DISABLE() CLEAR_BIT(RCC->CSR, RCC_CSR_LSION)\r\n\r\n/**\r\n * @brief Macro to configure the External High Speed oscillator (HSE).\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @note After enabling the HSE (RCC_HSE_ON or RCC_HSE_Bypass), the application\r\n * software should wait on HSERDY flag to be set indicating that HSE clock\r\n * is stable and can be used to clock the PLL and/or system clock.\r\n * @note HSE state can not be changed if it is used directly or through the\r\n * PLL as system clock. In this case, you have to select another source\r\n * of the system clock then change the HSE state (ex. disable it).\r\n * @note The HSE is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note This function reset the CSSON bit, so if the clock security system(CSS)\r\n * was previously enabled you have to enable it again after calling this\r\n * function.\r\n * @param __STATE__ specifies the new state of the HSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_HSE_OFF Turn OFF the HSE oscillator, HSERDY flag goes low after\r\n * 6 HSE oscillator clock cycles.\r\n * @arg @ref RCC_HSE_ON Turn ON the HSE oscillator.\r\n * @arg @ref RCC_HSE_BYPASS HSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_HSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_HSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n SET_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEON); \\\r\n CLEAR_BIT(RCC->CR, RCC_CR_HSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE).\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @note After enabling the LSE (RCC_LSE_ON or RCC_LSE_BYPASS), the application\r\n * software should wait on LSERDY flag to be set indicating that LSE clock\r\n * is stable and can be used to clock the RTC.\r\n * @param __STATE__ specifies the new state of the LSE.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSE_OFF Turn OFF the LSE oscillator, LSERDY flag goes low after\r\n * 6 LSE oscillator clock cycles.\r\n * @arg @ref RCC_LSE_ON Turn ON the LSE oscillator.\r\n * @arg @ref RCC_LSE_BYPASS LSE oscillator bypassed with external clock.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSE_CONFIG(__STATE__) \\\r\n do { \\\r\n if((__STATE__) == RCC_LSE_ON) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else if((__STATE__) == RCC_LSE_BYPASS) \\\r\n { \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n } \\\r\n else \\\r\n { \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEON); \\\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSEBYP); \\\r\n } \\\r\n } while(0)\r\n\r\n/** @brief Macros to enable or disable the Internal High Speed 48MHz oscillator (HSI48).\r\n * @note The HSI48 is stopped by hardware when entering STOP and STANDBY modes.\r\n * @note After enabling the HSI48, the application software should wait on HSI48RDY\r\n * flag to be set indicating that HSI48 clock is stable.\r\n * This parameter can be: ENABLE or DISABLE.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_HSI48_ENABLE() SET_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n#define __HAL_RCC_HSI48_DISABLE() CLEAR_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON)\r\n\r\n/** @brief Macros to configure the RTC clock (RTCCLK).\r\n * @note As the RTC clock configuration bits are in the Backup domain and write\r\n * access is denied to this domain after reset, you have to enable write\r\n * access using the Power Backup Access macro before to configure\r\n * the RTC clock source (to be done once after reset).\r\n * @note Once the RTC clock is configured it cannot be changed unless the\r\n * Backup domain is reset using __HAL_RCC_BACKUPRESET_FORCE() macro, or by\r\n * a Power On Reset (POR).\r\n *\r\n * @param __RTC_CLKSOURCE__ specifies the RTC clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n *\r\n * @note If the LSE or LSI is used as RTC clock source, the RTC continues to\r\n * work in STOP and STANDBY modes, and can be used as wakeup source.\r\n * However, when the HSE clock is used as RTC clock source, the RTC\r\n * cannot be used in STOP and STANDBY modes.\r\n * @note The maximum input clock frequency for RTC is 1MHz (when using HSE as\r\n * RTC clock source).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RTC_CONFIG(__RTC_CLKSOURCE__) \\\r\n MODIFY_REG( RCC->BDCR, RCC_BDCR_RTCSEL, (__RTC_CLKSOURCE__))\r\n\r\n\r\n/** @brief Macro to get the RTC clock source.\r\n * @retval The returned value can be one of the following:\r\n * @arg @ref RCC_RTCCLKSOURCE_NONE No clock selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSE LSE selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_LSI LSI selected as RTC clock.\r\n * @arg @ref RCC_RTCCLKSOURCE_HSE_DIV32 HSE clock divided by 32 selected\r\n */\r\n#define __HAL_RCC_GET_RTC_SOURCE() (READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL))\r\n\r\n/** @brief Macros to enable or disable the main PLL.\r\n * @note After enabling the main PLL, the application software should wait on\r\n * PLLRDY flag to be set indicating that PLL clock is stable and can\r\n * be used as system clock source.\r\n * @note The main PLL can not be disabled if it is used as system clock source\r\n * @note The main PLL is disabled by hardware when entering STOP and STANDBY modes.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_ENABLE() SET_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n#define __HAL_RCC_PLL_DISABLE() CLEAR_BIT(RCC->CR, RCC_CR_PLLON)\r\n\r\n/** @brief Macro to configure the PLL clock source.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLSOURCE_CONFIG(__PLLSOURCE__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__PLLSOURCE__))\r\n\r\n/** @brief Macro to configure the PLL source division factor M.\r\n * @note This function must be used only when the main PLL is disabled.\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider.\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n * @retval None\r\n *\r\n */\r\n#define __HAL_RCC_PLL_PLLM_CONFIG(__PLLM__) \\\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLM, ((__PLLM__) - 1) << RCC_PLLCFGR_PLLM_Pos)\r\n\r\n/**\r\n * @brief Macro to configure the main PLL clock source, multiplication and division factors.\r\n * @note This macro must be used only when the main PLL is disabled.\r\n * @note This macro preserves the PLL's output clocks enable state.\r\n *\r\n * @param __PLLSOURCE__ specifies the PLL entry clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLLSOURCE_NONE No clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSI HSI oscillator clock selected as PLL clock entry\r\n * @arg @ref RCC_PLLSOURCE_HSE HSE oscillator clock selected as PLL clock entry\r\n *\r\n * @param __PLLM__ specifies the division factor for PLL VCO input clock.\r\n * This parameter must be a value of @ref RCC_PLLM_Clock_Divider\r\n * @note You have to set the PLLM parameter correctly to ensure that the VCO input\r\n * frequency ranges from 2.66 to 8 MHz. It is recommended to select a frequency\r\n * of 8 MHz to limit PLL jitter.\r\n *\r\n * @param __PLLN__ specifies the multiplication factor for PLL VCO output clock.\r\n * This parameter must be a number between 8 and 127.\r\n * @note You have to set the PLLN parameter correctly to ensure that the VCO\r\n * output frequency is between 64 and 344 MHz.\r\n *\r\n * @param __PLLP__ specifies the division factor for SAI clock.\r\n * This parameter must be a number in the range (2 to 31).\r\n *\r\n * @param __PLLQ__ specifies the division factor for OTG FS, SDMMC1 and RNG clocks.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @note If the USB OTG FS is used in your application, you have to set the\r\n * PLLQ parameter correctly to have 48 MHz clock for the USB. However,\r\n * the SDMMC1 and RNG need a frequency lower than or equal to 48 MHz to work\r\n * correctly.\r\n * @param __PLLR__ specifies the division factor for the main system clock.\r\n * @note You have to set the PLLR parameter correctly to not exceed 170MHZ.\r\n * This parameter must be in the range (2, 4, 6 or 8).\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \\\r\n MODIFY_REG(RCC->PLLCFGR, \\\r\n (RCC_PLLCFGR_PLLSRC | RCC_PLLCFGR_PLLM | RCC_PLLCFGR_PLLN | \\\r\n RCC_PLLCFGR_PLLQ | RCC_PLLCFGR_PLLR | RCC_PLLCFGR_PLLPDIV), \\\r\n ((__PLLSOURCE__) | \\\r\n (((__PLLM__) - 1U) << RCC_PLLCFGR_PLLM_Pos) | \\\r\n ((__PLLN__) << RCC_PLLCFGR_PLLN_Pos) | \\\r\n ((((__PLLQ__) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos) | \\\r\n ((((__PLLR__) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos) | \\\r\n ((__PLLP__) << RCC_PLLCFGR_PLLPDIV_Pos)))\r\n\r\n/** @brief Macro to get the oscillator used as PLL clock source.\r\n * @retval The oscillator used as PLL clock source. The returned value can be one\r\n * of the following:\r\n * - RCC_PLLSOURCE_NONE: No oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSI: HSI oscillator is used as PLL clock source.\r\n * - RCC_PLLSOURCE_HSE: HSE oscillator is used as PLL clock source.\r\n */\r\n#define __HAL_RCC_GET_PLL_OSCSOURCE() (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC))\r\n\r\n/**\r\n * @brief Enable or disable each clock output (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_ADCCLK)\r\n * @note Enabling/disabling clock outputs RCC_PLL_ADCCLK and RCC_PLL_48M1CLK can be done at anytime\r\n * without the need to stop the PLL in order to save power. But RCC_PLL_SYSCLK cannot\r\n * be stopped if used as System Clock.\r\n * @param __PLLCLOCKOUT__ specifies the PLL clock to be output.\r\n * This parameter can be one or a combination of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_PLLCLKOUT_ENABLE(__PLLCLOCKOUT__) SET_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n#define __HAL_RCC_PLLCLKOUT_DISABLE(__PLLCLOCKOUT__) CLEAR_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Get clock output enable status (RCC_PLL_SYSCLK, RCC_PLL_48M1CLK, RCC_PLL_SAI3CLK)\r\n * @param __PLLCLOCKOUT__ specifies the output PLL clock to be checked.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PLL_ADCCLK This clock is used to generate a clock on ADC.\r\n * @arg @ref RCC_PLL_48M1CLK This Clock is used to generate the clock for the USB (48 MHz),\r\n * FDCAN (<=48 MHz) and QSPI (<=48 MHz).\r\n * @arg @ref RCC_PLL_SYSCLK This Clock is used to generate the high speed system clock (up to 170MHz)\r\n * @retval SET / RESET\r\n */\r\n#define __HAL_RCC_GET_PLLCLKOUT_CONFIG(__PLLCLOCKOUT__) READ_BIT(RCC->PLLCFGR, (__PLLCLOCKOUT__))\r\n\r\n/**\r\n * @brief Macro to configure the system clock source.\r\n * @param __SYSCLKSOURCE__ specifies the system clock source.\r\n * This parameter can be one of the following values:\r\n * - RCC_SYSCLKSOURCE_HSI: HSI oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_HSE: HSE oscillator is used as system clock source.\r\n * - RCC_SYSCLKSOURCE_PLLCLK: PLL output is used as system clock source.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SYSCLK_CONFIG(__SYSCLKSOURCE__) \\\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, (__SYSCLKSOURCE__))\r\n\r\n/** @brief Macro to get the clock source used as system clock.\r\n * @retval The clock source used as system clock. The returned value can be one\r\n * of the following:\r\n * - RCC_SYSCLKSOURCE_STATUS_HSI: HSI used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_HSE: HSE used as system clock.\r\n * - RCC_SYSCLKSOURCE_STATUS_PLLCLK: PLL used as system clock.\r\n */\r\n#define __HAL_RCC_GET_SYSCLK_SOURCE() (READ_BIT(RCC->CFGR, RCC_CFGR_SWS))\r\n\r\n/**\r\n * @brief Macro to configure the External Low Speed oscillator (LSE) drive capability.\r\n * @note As the LSE is in the Backup domain and write access is denied to\r\n * this domain after reset, you have to enable write access using\r\n * HAL_PWR_EnableBkUpAccess() function before to configure the LSE\r\n * (to be done once after reset).\r\n * @param __LSEDRIVE__ specifies the new state of the LSE drive capability.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSEDRIVE_LOW LSE oscillator low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMLOW LSE oscillator medium low drive capability.\r\n * @arg @ref RCC_LSEDRIVE_MEDIUMHIGH LSE oscillator medium high drive capability.\r\n * @arg @ref RCC_LSEDRIVE_HIGH LSE oscillator high drive capability.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSEDRIVE_CONFIG(__LSEDRIVE__) \\\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSEDRV, (__LSEDRIVE__))\r\n\r\n/** @brief Macro to configure the MCO clock.\r\n * @param __MCOCLKSOURCE__ specifies the MCO clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK System clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO sourcee\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK Main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param __MCODIV__ specifies the MCO clock prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 MCO clock source is divided by 1\r\n * @arg @ref RCC_MCODIV_2 MCO clock source is divided by 2\r\n * @arg @ref RCC_MCODIV_4 MCO clock source is divided by 4\r\n * @arg @ref RCC_MCODIV_8 MCO clock source is divided by 8\r\n * @arg @ref RCC_MCODIV_16 MCO clock source is divided by 16\r\n */\r\n#define __HAL_RCC_MCO1_CONFIG(__MCOCLKSOURCE__, __MCODIV__) \\\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), ((__MCOCLKSOURCE__) | (__MCODIV__)))\r\n\r\n/** @defgroup RCC_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/** @brief Enable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to enable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ENABLE_IT(__INTERRUPT__) SET_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Disable RCC interrupt (Perform Byte access to RCC_CIR[14:8] bits to disable\r\n * the selected interrupts).\r\n * @param __INTERRUPT__ specifies the RCC interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(RCC->CIER, (__INTERRUPT__))\r\n\r\n/** @brief Clear the RCC's interrupt pending bits (Perform Byte access to RCC_CIR[23:16]\r\n * bits to clear the selected interrupt pending bits.\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_IT(__INTERRUPT__) (RCC->CICR = (__INTERRUPT__))\r\n\r\n/** @brief Check whether the RCC interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the RCC interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_IT_LSIRDY LSI ready interrupt\r\n * @arg @ref RCC_IT_LSERDY LSE ready interrupt\r\n * @arg @ref RCC_IT_HSIRDY HSI ready interrupt\r\n * @arg @ref RCC_IT_HSERDY HSE ready interrupt\r\n * @arg @ref RCC_IT_PLLRDY Main PLL ready interrupt\r\n * @arg @ref RCC_IT_CSS HSE Clock security system interrupt\r\n * @arg @ref RCC_IT_LSECSS LSE Clock security system interrupt\r\n * @arg @ref RCC_IT_HSI48RDY HSI48 ready interrupt for devices with HSI48\r\n * @retval The new state of __INTERRUPT__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_IT(__INTERRUPT__) ((RCC->CIFR & (__INTERRUPT__)) == (__INTERRUPT__))\r\n\r\n/** @brief Set RMVF bit to clear the reset flags.\r\n * The reset flags are: RCC_FLAG_FWRRST, RCC_FLAG_OBLRST, RCC_FLAG_PINRST, RCC_FLAG_BORRST,\r\n * RCC_FLAG_SFTRST, RCC_FLAG_IWDGRST, RCC_FLAG_WWDGRST and RCC_FLAG_LPWRRST.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CLEAR_RESET_FLAGS() (RCC->CSR |= RCC_CSR_RMVF)\r\n\r\n/** @brief Check whether the selected RCC flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FLAG_HSIRDY HSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_HSERDY HSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_PLLRDY Main PLL clock ready\r\n * @arg @ref RCC_FLAG_HSI48RDY HSI48 clock ready for devices with HSI48\r\n * @arg @ref RCC_FLAG_LSERDY LSE oscillator clock ready\r\n * @arg @ref RCC_FLAG_LSECSSD Clock security system failure on LSE oscillator detection\r\n * @arg @ref RCC_FLAG_LSIRDY LSI oscillator clock ready\r\n * @arg @ref RCC_FLAG_BORRST BOR reset\r\n * @arg @ref RCC_FLAG_OBLRST OBLRST reset\r\n * @arg @ref RCC_FLAG_PINRST Pin reset\r\n * @arg @ref RCC_FLAG_SFTRST Software reset\r\n * @arg @ref RCC_FLAG_IWDGRST Independent Watchdog reset\r\n * @arg @ref RCC_FLAG_WWDGRST Window Watchdog reset\r\n * @arg @ref RCC_FLAG_LPWRRST Low Power reset\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_GET_FLAG(__FLAG__) (((((((__FLAG__) >> 5U) == 1U) ? RCC->CR : \\\r\n ((((__FLAG__) >> 5U) == 4U) ? RCC->CRRCR : \\\r\n ((((__FLAG__) >> 5U) == 2U) ? RCC->BDCR : \\\r\n ((((__FLAG__) >> 5U) == 3U) ? RCC->CSR : RCC->CIFR)))) & \\\r\n ((uint32_t)1U << ((__FLAG__) & RCC_FLAG_MASK))) != 0U) \\\r\n ? 1U : 0U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Constants\r\n * @{\r\n */\r\n/* Defines used for Flags */\r\n#define CR_REG_INDEX 1U\r\n#define BDCR_REG_INDEX 2U\r\n#define CSR_REG_INDEX 3U\r\n#define CRRCR_REG_INDEX 4U\r\n\r\n#define RCC_FLAG_MASK 0x1FU\r\n\r\n/* Define used for IS_RCC_CLOCKTYPE() */\r\n#define RCC_CLOCKTYPE_ALL (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2) /*!< All clcoktype to configure */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCC_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_OSCILLATORTYPE(__OSCILLATOR__) (((__OSCILLATOR__) == RCC_OSCILLATORTYPE_NONE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI) || \\\r\n (((__OSCILLATOR__) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE))\r\n\r\n#define IS_RCC_HSE(__HSE__) (((__HSE__) == RCC_HSE_OFF) || ((__HSE__) == RCC_HSE_ON) || \\\r\n ((__HSE__) == RCC_HSE_BYPASS))\r\n\r\n#define IS_RCC_LSE(__LSE__) (((__LSE__) == RCC_LSE_OFF) || ((__LSE__) == RCC_LSE_ON) || \\\r\n ((__LSE__) == RCC_LSE_BYPASS))\r\n\r\n#define IS_RCC_HSI(__HSI__) (((__HSI__) == RCC_HSI_OFF) || ((__HSI__) == RCC_HSI_ON))\r\n\r\n#define IS_RCC_HSI_CALIBRATION_VALUE(__VALUE__) ((__VALUE__) <= (RCC_ICSCR_HSITRIM >> RCC_ICSCR_HSITRIM_Pos))\r\n\r\n#define IS_RCC_LSI(__LSI__) (((__LSI__) == RCC_LSI_OFF) || ((__LSI__) == RCC_LSI_ON))\r\n\r\n#define IS_RCC_HSI48(__HSI48__) (((__HSI48__) == RCC_HSI48_OFF) || ((__HSI48__) == RCC_HSI48_ON))\r\n\r\n#define IS_RCC_PLL(__PLL__) (((__PLL__) == RCC_PLL_NONE) ||((__PLL__) == RCC_PLL_OFF) || \\\r\n ((__PLL__) == RCC_PLL_ON))\r\n\r\n#define IS_RCC_PLLSOURCE(__SOURCE__) (((__SOURCE__) == RCC_PLLSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_PLLSOURCE_HSE))\r\n\r\n#define IS_RCC_PLLM_VALUE(__VALUE__) ((1U <= (__VALUE__)) && ((__VALUE__) <= 16U))\r\n\r\n#define IS_RCC_PLLN_VALUE(__VALUE__) ((8U <= (__VALUE__)) && ((__VALUE__) <= 127U))\r\n\r\n#define IS_RCC_PLLP_VALUE(__VALUE__) (((__VALUE__) >= 2U) && ((__VALUE__) <= 31U))\r\n\r\n#define IS_RCC_PLLQ_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_PLLR_VALUE(__VALUE__) (((__VALUE__) == 2U) || ((__VALUE__) == 4U) || \\\r\n ((__VALUE__) == 6U) || ((__VALUE__) == 8U))\r\n\r\n#define IS_RCC_CLOCKTYPE(__CLK__) ((((__CLK__) & RCC_CLOCKTYPE_ALL) != 0x00UL) && (((__CLK__) & ~RCC_CLOCKTYPE_ALL) == 0x00UL))\r\n\r\n#define IS_RCC_SYSCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_SYSCLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_SYSCLKSOURCE_PLLCLK))\r\n\r\n#define IS_RCC_HCLK(__HCLK__) (((__HCLK__) == RCC_SYSCLK_DIV1) || ((__HCLK__) == RCC_SYSCLK_DIV2) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV4) || ((__HCLK__) == RCC_SYSCLK_DIV8) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV16) || ((__HCLK__) == RCC_SYSCLK_DIV64) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV128) || ((__HCLK__) == RCC_SYSCLK_DIV256) || \\\r\n ((__HCLK__) == RCC_SYSCLK_DIV512))\r\n\r\n#define IS_RCC_PCLK(__PCLK__) (((__PCLK__) == RCC_HCLK_DIV1) || ((__PCLK__) == RCC_HCLK_DIV2) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV4) || ((__PCLK__) == RCC_HCLK_DIV8) || \\\r\n ((__PCLK__) == RCC_HCLK_DIV16))\r\n\r\n#define IS_RCC_RTCCLKSOURCE(__SOURCE__) (((__SOURCE__) == RCC_RTCCLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n\r\n#define IS_RCC_MCO(__MCOX__) (((__MCOX__) == RCC_MCO_PA8) || \\\r\n ((__MCOX__) == RCC_MCO_PG10))\r\n\r\n#define IS_RCC_MCO1SOURCE(__SOURCE__) (((__SOURCE__) == RCC_MCO1SOURCE_NOCLOCK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_PLLCLK) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_MCO1SOURCE_HSI48))\r\n\r\n#define IS_RCC_MCODIV(__DIV__) (((__DIV__) == RCC_MCODIV_1) || ((__DIV__) == RCC_MCODIV_2) || \\\r\n ((__DIV__) == RCC_MCODIV_4) || ((__DIV__) == RCC_MCODIV_8) || \\\r\n ((__DIV__) == RCC_MCODIV_16))\r\n\r\n#define IS_RCC_LSE_DRIVE(__DRIVE__) (((__DRIVE__) == RCC_LSEDRIVE_LOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMLOW) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_MEDIUMHIGH) || \\\r\n ((__DRIVE__) == RCC_LSEDRIVE_HIGH))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Include RCC HAL Extended module */\r\n#include \"stm32g4xx_hal_rcc_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCC_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\n/* Initialization and de-initialization functions ******************************/\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void);\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCC_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\n/* Peripheral Control functions ************************************************/\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv);\r\nvoid HAL_RCC_EnableCSS(void);\r\nvoid HAL_RCC_EnableLSECSS(void);\r\nvoid HAL_RCC_DisableLSECSS(void);\r\nuint32_t HAL_RCC_GetSysClockFreq(void);\r\nuint32_t HAL_RCC_GetHCLKFreq(void);\r\nuint32_t HAL_RCC_GetPCLK1Freq(void);\r\nuint32_t HAL_RCC_GetPCLK2Freq(void);\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct);\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency);\r\n/* CSS NMI IRQ handler */\r\nvoid HAL_RCC_NMI_IRQHandler(void);\r\n/* User Callbacks in non blocking mode (IT mode) */\r\nvoid HAL_RCC_CSSCallback(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_rcc_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of RCC HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_RCC_EX_H\r\n#define STM32G4xx_HAL_RCC_EX_H\r\n\r\n#ifdef __cplusplus\r\n extern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Types RCCEx Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief RCC extended clocks structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t PeriphClockSelection; /*!< The Extended Clock to be configured.\r\n This parameter can be a value of @ref RCCEx_Periph_Clock_Selection */\r\n\r\n uint32_t Usart1ClockSelection; /*!< Specifies USART1 clock source.\r\n This parameter can be a value of @ref RCCEx_USART1_Clock_Source */\r\n\r\n uint32_t Usart2ClockSelection; /*!< Specifies USART2 clock source.\r\n This parameter can be a value of @ref RCCEx_USART2_Clock_Source */\r\n\r\n uint32_t Usart3ClockSelection; /*!< Specifies USART3 clock source.\r\n This parameter can be a value of @ref RCCEx_USART3_Clock_Source */\r\n\r\n#if defined(UART4)\r\n uint32_t Uart4ClockSelection; /*!< Specifies UART4 clock source.\r\n This parameter can be a value of @ref RCCEx_UART4_Clock_Source */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n uint32_t Uart5ClockSelection; /*!< Specifies UART5 clock source.\r\n This parameter can be a value of @ref RCCEx_UART5_Clock_Source */\r\n\r\n#endif /* UART5 */\r\n\r\n uint32_t Lpuart1ClockSelection; /*!< Specifies LPUART1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPUART1_Clock_Source */\r\n\r\n uint32_t I2c1ClockSelection; /*!< Specifies I2C1 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C1_Clock_Source */\r\n\r\n uint32_t I2c2ClockSelection; /*!< Specifies I2C2 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C2_Clock_Source */\r\n\r\n uint32_t I2c3ClockSelection; /*!< Specifies I2C3 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C3_Clock_Source */\r\n\r\n#if defined(I2C4)\r\n\r\n uint32_t I2c4ClockSelection; /*!< Specifies I2C4 clock source.\r\n This parameter can be a value of @ref RCCEx_I2C4_Clock_Source */\r\n#endif /* I2C4 */\r\n\r\n uint32_t Lptim1ClockSelection; /*!< Specifies LPTIM1 clock source.\r\n This parameter can be a value of @ref RCCEx_LPTIM1_Clock_Source */\r\n\r\n uint32_t Sai1ClockSelection; /*!< Specifies SAI1 clock source.\r\n This parameter can be a value of @ref RCCEx_SAI1_Clock_Source */\r\n\r\n uint32_t I2sClockSelection; /*!< Specifies I2S clock source.\r\n This parameter can be a value of @ref RCCEx_I2S_Clock_Source */\r\n#if defined(FDCAN1)\r\n\r\n uint32_t FdcanClockSelection; /*!< Specifies FDCAN clock source.\r\n This parameter can be a value of @ref RCCEx_FDCAN_Clock_Source */\r\n#endif /* FDCAN1 */\r\n#if defined(USB)\r\n\r\n uint32_t UsbClockSelection; /*!< Specifies USB clock source (warning: same source for RNG).\r\n This parameter can be a value of @ref RCCEx_USB_Clock_Source */\r\n#endif /* USB */\r\n\r\n uint32_t RngClockSelection; /*!< Specifies RNG clock source (warning: same source for USB).\r\n This parameter can be a value of @ref RCCEx_RNG_Clock_Source */\r\n\r\n uint32_t Adc12ClockSelection; /*!< Specifies ADC12 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC12_Clock_Source */\r\n\r\n#if defined(ADC345_COMMON)\r\n uint32_t Adc345ClockSelection; /*!< Specifies ADC345 interface clock source.\r\n This parameter can be a value of @ref RCCEx_ADC345_Clock_Source */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n uint32_t QspiClockSelection; /*!< Specifies QuadSPI clock source.\r\n This parameter can be a value of @ref RCCEx_QSPI_Clock_Source */\r\n#endif\r\n\r\n uint32_t RTCClockSelection; /*!< Specifies RTC clock source.\r\n This parameter can be a value of @ref RCC_RTC_Clock_Source */\r\n}RCC_PeriphCLKInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Init structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the division factor of the SYNC signal.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroDivider */\r\n\r\n uint32_t Source; /*!< Specifies the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroSource */\r\n\r\n uint32_t Polarity; /*!< Specifies the input polarity for the SYNC signal source.\r\n This parameter can be a value of @ref RCCEx_CRS_SynchroPolarity */\r\n\r\n uint32_t ReloadValue; /*!< Specifies the value to be loaded in the frequency error counter with each SYNC event.\r\n It can be calculated in using macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__)\r\n This parameter must be a number between 0 and 0xFFFF or a value of @ref RCCEx_CRS_ReloadValueDefault .*/\r\n\r\n uint32_t ErrorLimitValue; /*!< Specifies the value to be used to evaluate the captured frequency error value.\r\n This parameter must be a number between 0 and 0xFF or a value of @ref RCCEx_CRS_ErrorLimitDefault */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies a user-programmable trimming value to the HSI48 oscillator.\r\n This parameter must be a number between 0 and 0x7F or a value of @ref RCCEx_CRS_HSI48CalibrationDefault */\r\n\r\n}RCC_CRSInitTypeDef;\r\n\r\n/**\r\n * @brief RCC_CRS Synchronization structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ReloadValue; /*!< Specifies the value loaded in the Counter reload value.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t HSI48CalibrationValue; /*!< Specifies value loaded in HSI48 oscillator smooth trimming.\r\n This parameter must be a number between 0 and 0x7F */\r\n\r\n uint32_t FreqErrorCapture; /*!< Specifies the value loaded in the .FECAP, the frequency error counter\r\n value latched in the time of the last SYNC event.\r\n This parameter must be a number between 0 and 0xFFFF */\r\n\r\n uint32_t FreqErrorDirection; /*!< Specifies the value loaded in the .FEDIR, the counting direction of the\r\n frequency error counter latched in the time of the last SYNC event.\r\n It shows whether the actual frequency is below or above the target.\r\n This parameter must be a value of @ref RCCEx_CRS_FreqErrorDirection*/\r\n\r\n}RCC_CRSSynchroInfoTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Constants RCCEx Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_LSCO_Clock_Source Low Speed Clock Source\r\n * @{\r\n */\r\n#define RCC_LSCOSOURCE_LSI 0x00000000U /*!< LSI selection for low speed clock output */\r\n#define RCC_LSCOSOURCE_LSE RCC_BDCR_LSCOSEL /*!< LSE selection for low speed clock output */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Periph_Clock_Selection Periph Clock Selection\r\n * @{\r\n */\r\n#define RCC_PERIPHCLK_USART1 0x00000001U\r\n#define RCC_PERIPHCLK_USART2 0x00000002U\r\n#define RCC_PERIPHCLK_USART3 0x00000004U\r\n#if defined(UART4)\r\n#define RCC_PERIPHCLK_UART4 0x00000008U\r\n#endif /* UART4 */\r\n#if defined(UART5)\r\n#define RCC_PERIPHCLK_UART5 0x00000010U\r\n#endif /* UART5 */\r\n#define RCC_PERIPHCLK_LPUART1 0x00000020U\r\n#define RCC_PERIPHCLK_I2C1 0x00000040U\r\n#define RCC_PERIPHCLK_I2C2 0x00000080U\r\n#define RCC_PERIPHCLK_I2C3 0x00000100U\r\n#define RCC_PERIPHCLK_LPTIM1 0x00000200U\r\n#define RCC_PERIPHCLK_SAI1 0x00000400U\r\n#define RCC_PERIPHCLK_I2S 0x00000800U\r\n#if defined(FDCAN1)\r\n#define RCC_PERIPHCLK_FDCAN 0x00001000U\r\n#endif /* FDCAN1 */\r\n#define RCC_PERIPHCLK_USB 0x00002000U\r\n#define RCC_PERIPHCLK_RNG 0x00004000U\r\n#define RCC_PERIPHCLK_ADC12 0x00008000U\r\n#if defined(ADC345_COMMON)\r\n#define RCC_PERIPHCLK_ADC345 0x00010000U\r\n#endif /* ADC345_COMMON */\r\n#if defined(I2C4)\r\n#define RCC_PERIPHCLK_I2C4 0x00020000U\r\n#endif /* I2C4 */\r\n#if defined(QUADSPI)\r\n#define RCC_PERIPHCLK_QSPI 0x00040000U\r\n#endif /* QUADSPI */\r\n#define RCC_PERIPHCLK_RTC 0x00080000U\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/** @defgroup RCCEx_USART1_Clock_Source USART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART1CLKSOURCE_PCLK2 0x00000000U\r\n#define RCC_USART1CLKSOURCE_SYSCLK RCC_CCIPR_USART1SEL_0\r\n#define RCC_USART1CLKSOURCE_HSI RCC_CCIPR_USART1SEL_1\r\n#define RCC_USART1CLKSOURCE_LSE (RCC_CCIPR_USART1SEL_0 | RCC_CCIPR_USART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART2_Clock_Source USART2 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART2CLKSOURCE_SYSCLK RCC_CCIPR_USART2SEL_0\r\n#define RCC_USART2CLKSOURCE_HSI RCC_CCIPR_USART2SEL_1\r\n#define RCC_USART2CLKSOURCE_LSE (RCC_CCIPR_USART2SEL_0 | RCC_CCIPR_USART2SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USART3_Clock_Source USART3 Clock Source\r\n * @{\r\n */\r\n#define RCC_USART3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_USART3CLKSOURCE_SYSCLK RCC_CCIPR_USART3SEL_0\r\n#define RCC_USART3CLKSOURCE_HSI RCC_CCIPR_USART3SEL_1\r\n#define RCC_USART3CLKSOURCE_LSE (RCC_CCIPR_USART3SEL_0 | RCC_CCIPR_USART3SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(UART4)\r\n/** @defgroup RCCEx_UART4_Clock_Source UART4 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART4CLKSOURCE_SYSCLK RCC_CCIPR_UART4SEL_0\r\n#define RCC_UART4CLKSOURCE_HSI RCC_CCIPR_UART4SEL_1\r\n#define RCC_UART4CLKSOURCE_LSE (RCC_CCIPR_UART4SEL_0 | RCC_CCIPR_UART4SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n/** @defgroup RCCEx_UART5_Clock_Source UART5 Clock Source\r\n * @{\r\n */\r\n#define RCC_UART5CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_UART5CLKSOURCE_SYSCLK RCC_CCIPR_UART5SEL_0\r\n#define RCC_UART5CLKSOURCE_HSI RCC_CCIPR_UART5SEL_1\r\n#define RCC_UART5CLKSOURCE_LSE (RCC_CCIPR_UART5SEL_0 | RCC_CCIPR_UART5SEL_1)\r\n/**\r\n * @}\r\n */\r\n#endif /* UART5 */\r\n\r\n/** @defgroup RCCEx_LPUART1_Clock_Source LPUART1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPUART1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPUART1CLKSOURCE_SYSCLK RCC_CCIPR_LPUART1SEL_0\r\n#define RCC_LPUART1CLKSOURCE_HSI RCC_CCIPR_LPUART1SEL_1\r\n#define RCC_LPUART1CLKSOURCE_LSE (RCC_CCIPR_LPUART1SEL_0 | RCC_CCIPR_LPUART1SEL_1)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C1_Clock_Source I2C1 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C1CLKSOURCE_SYSCLK RCC_CCIPR_I2C1SEL_0\r\n#define RCC_I2C1CLKSOURCE_HSI RCC_CCIPR_I2C1SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C2_Clock_Source I2C2 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C2CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C2CLKSOURCE_SYSCLK RCC_CCIPR_I2C2SEL_0\r\n#define RCC_I2C2CLKSOURCE_HSI RCC_CCIPR_I2C2SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2C3_Clock_Source I2C3 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C3CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C3CLKSOURCE_SYSCLK RCC_CCIPR_I2C3SEL_0\r\n#define RCC_I2C3CLKSOURCE_HSI RCC_CCIPR_I2C3SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_LPTIM1_Clock_Source LPTIM1 Clock Source\r\n * @{\r\n */\r\n#define RCC_LPTIM1CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_LPTIM1CLKSOURCE_LSI RCC_CCIPR_LPTIM1SEL_0\r\n#define RCC_LPTIM1CLKSOURCE_HSI RCC_CCIPR_LPTIM1SEL_1\r\n#define RCC_LPTIM1CLKSOURCE_LSE RCC_CCIPR_LPTIM1SEL\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_SAI1_Clock_Source SAI1 Clock Source\r\n * @{\r\n */\r\n#define RCC_SAI1CLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_SAI1CLKSOURCE_PLL RCC_CCIPR_SAI1SEL_0\r\n#define RCC_SAI1CLKSOURCE_EXT RCC_CCIPR_SAI1SEL_1\r\n#define RCC_SAI1CLKSOURCE_HSI (RCC_CCIPR_SAI1SEL_1 | RCC_CCIPR_SAI1SEL_0)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_I2S_Clock_Source I2S Clock Source\r\n * @{\r\n */\r\n#define RCC_I2SCLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_I2SCLKSOURCE_PLL RCC_CCIPR_I2S23SEL_0\r\n#define RCC_I2SCLKSOURCE_EXT RCC_CCIPR_I2S23SEL_1\r\n#define RCC_I2SCLKSOURCE_HSI (RCC_CCIPR_I2S23SEL_1 | RCC_CCIPR_I2S23SEL_0)\r\n/**\r\n * @}\r\n */\r\n#if defined(FDCAN1)\r\n/** @defgroup RCCEx_FDCAN_Clock_Source FDCAN Clock Source\r\n * @{\r\n */\r\n#define RCC_FDCANCLKSOURCE_HSE 0x00000000U\r\n#define RCC_FDCANCLKSOURCE_PLL RCC_CCIPR_FDCANSEL_0\r\n#define RCC_FDCANCLKSOURCE_PCLK1 RCC_CCIPR_FDCANSEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* FDCAN1 */\r\n\r\n/** @defgroup RCCEx_RNG_Clock_Source RNG Clock Source\r\n * @{\r\n */\r\n#define RCC_RNGCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_RNGCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_USB_Clock_Source USB Clock Source\r\n * @{\r\n */\r\n#define RCC_USBCLKSOURCE_HSI48 0x00000000U\r\n#define RCC_USBCLKSOURCE_PLL RCC_CCIPR_CLK48SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_ADC12_Clock_Source ADC12 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC12CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC12CLKSOURCE_PLL RCC_CCIPR_ADC12SEL_0\r\n#define RCC_ADC12CLKSOURCE_SYSCLK RCC_CCIPR_ADC12SEL_1\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @defgroup RCCEx_ADC345_Clock_Source ADC345 Clock Source\r\n * @{\r\n */\r\n#define RCC_ADC345CLKSOURCE_NONE 0x00000000U\r\n#define RCC_ADC345CLKSOURCE_PLL RCC_CCIPR_ADC345SEL_0\r\n#define RCC_ADC345CLKSOURCE_SYSCLK RCC_CCIPR_ADC345SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(I2C4)\r\n/** @defgroup RCCEx_I2C4_Clock_Source I2C4 Clock Source\r\n * @{\r\n */\r\n#define RCC_I2C4CLKSOURCE_PCLK1 0x00000000U\r\n#define RCC_I2C4CLKSOURCE_SYSCLK RCC_CCIPR2_I2C4SEL_0\r\n#define RCC_I2C4CLKSOURCE_HSI RCC_CCIPR2_I2C4SEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* I2C4 */\r\n\r\n#if defined(QUADSPI)\r\n/** @defgroup RCCEx_QSPI_Clock_Source QuadSPI Clock Source\r\n * @{\r\n */\r\n#define RCC_QSPICLKSOURCE_SYSCLK 0x00000000U\r\n#define RCC_QSPICLKSOURCE_HSI RCC_CCIPR2_QSPISEL_0\r\n#define RCC_QSPICLKSOURCE_PLL RCC_CCIPR2_QSPISEL_1\r\n/**\r\n * @}\r\n */\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_EXTI_LINE_LSECSS RCC LSE CSS external interrupt line\r\n * @{\r\n */\r\n#define RCC_EXTI_LINE_LSECSS EXTI_IMR1_IM19 /*!< External interrupt line 19 connected to the LSE CSS EXTI Line */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Status RCCEx CRS Status\r\n * @{\r\n */\r\n#define RCC_CRS_NONE 0x00000000U\r\n#define RCC_CRS_TIMEOUT 0x00000001U\r\n#define RCC_CRS_SYNCOK 0x00000002U\r\n#define RCC_CRS_SYNCWARN 0x00000004U\r\n#define RCC_CRS_SYNCERR 0x00000008U\r\n#define RCC_CRS_SYNCMISS 0x00000010U\r\n#define RCC_CRS_TRIMOVF 0x00000020U\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroSource RCCEx CRS SynchroSource\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_SOURCE_GPIO 0x00000000U /*!< Synchro Signal source GPIO */\r\n#define RCC_CRS_SYNC_SOURCE_LSE CRS_CFGR_SYNCSRC_0 /*!< Synchro Signal source LSE */\r\n#define RCC_CRS_SYNC_SOURCE_USB CRS_CFGR_SYNCSRC_1 /*!< Synchro Signal source USB SOF (default)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroDivider RCCEx CRS SynchroDivider\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_DIV1 0x00000000U /*!< Synchro Signal not divided (default) */\r\n#define RCC_CRS_SYNC_DIV2 CRS_CFGR_SYNCDIV_0 /*!< Synchro Signal divided by 2 */\r\n#define RCC_CRS_SYNC_DIV4 CRS_CFGR_SYNCDIV_1 /*!< Synchro Signal divided by 4 */\r\n#define RCC_CRS_SYNC_DIV8 (CRS_CFGR_SYNCDIV_1 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 8 */\r\n#define RCC_CRS_SYNC_DIV16 CRS_CFGR_SYNCDIV_2 /*!< Synchro Signal divided by 16 */\r\n#define RCC_CRS_SYNC_DIV32 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_0) /*!< Synchro Signal divided by 32 */\r\n#define RCC_CRS_SYNC_DIV64 (CRS_CFGR_SYNCDIV_2 | CRS_CFGR_SYNCDIV_1) /*!< Synchro Signal divided by 64 */\r\n#define RCC_CRS_SYNC_DIV128 CRS_CFGR_SYNCDIV /*!< Synchro Signal divided by 128 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_SynchroPolarity RCCEx CRS SynchroPolarity\r\n * @{\r\n */\r\n#define RCC_CRS_SYNC_POLARITY_RISING 0x00000000U /*!< Synchro Active on rising edge (default) */\r\n#define RCC_CRS_SYNC_POLARITY_FALLING CRS_CFGR_SYNCPOL /*!< Synchro Active on falling edge */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ReloadValueDefault RCCEx CRS ReloadValueDefault\r\n * @{\r\n */\r\n#define RCC_CRS_RELOADVALUE_DEFAULT 0x0000BB7FU /*!< The reset value of the RELOAD field corresponds\r\n to a target frequency of 48 MHz and a synchronization signal frequency of 1 kHz (SOF signal from USB). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_ErrorLimitDefault RCCEx CRS ErrorLimitDefault\r\n * @{\r\n */\r\n#define RCC_CRS_ERRORLIMIT_DEFAULT 0x00000022U /*!< Default Frequency error limit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_HSI48CalibrationDefault RCCEx CRS HSI48CalibrationDefault\r\n * @{\r\n */\r\n#define RCC_CRS_HSI48CALIBRATION_DEFAULT 0x00000020U /*!< The default value is 32, which corresponds to the middle of the trimming interval.\r\n The trimming step is around 67 kHz between two consecutive TRIM steps. A higher TRIM value\r\n corresponds to a higher output frequency */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_FreqErrorDirection RCCEx CRS FreqErrorDirection\r\n * @{\r\n */\r\n#define RCC_CRS_FREQERRORDIR_UP 0x00000000U /*!< Upcounting direction, the actual frequency is above the target */\r\n#define RCC_CRS_FREQERRORDIR_DOWN CRS_ISR_FEDIR /*!< Downcounting direction, the actual frequency is below the target */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Interrupt_Sources RCCEx CRS Interrupt Sources\r\n * @{\r\n */\r\n#define RCC_CRS_IT_SYNCOK CRS_CR_SYNCOKIE /*!< SYNC event OK */\r\n#define RCC_CRS_IT_SYNCWARN CRS_CR_SYNCWARNIE /*!< SYNC warning */\r\n#define RCC_CRS_IT_ERR CRS_CR_ERRIE /*!< Error */\r\n#define RCC_CRS_IT_ESYNC CRS_CR_ESYNCIE /*!< Expected SYNC */\r\n#define RCC_CRS_IT_SYNCERR CRS_CR_ERRIE /*!< SYNC error */\r\n#define RCC_CRS_IT_SYNCMISS CRS_CR_ERRIE /*!< SYNC missed */\r\n#define RCC_CRS_IT_TRIMOVF CRS_CR_ERRIE /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Flags RCCEx CRS Flags\r\n * @{\r\n */\r\n#define RCC_CRS_FLAG_SYNCOK CRS_ISR_SYNCOKF /*!< SYNC event OK flag */\r\n#define RCC_CRS_FLAG_SYNCWARN CRS_ISR_SYNCWARNF /*!< SYNC warning flag */\r\n#define RCC_CRS_FLAG_ERR CRS_ISR_ERRF /*!< Error flag */\r\n#define RCC_CRS_FLAG_ESYNC CRS_ISR_ESYNCF /*!< Expected SYNC flag */\r\n#define RCC_CRS_FLAG_SYNCERR CRS_ISR_SYNCERR /*!< SYNC error */\r\n#define RCC_CRS_FLAG_SYNCMISS CRS_ISR_SYNCMISS /*!< SYNC missed*/\r\n#define RCC_CRS_FLAG_TRIMOVF CRS_ISR_TRIMOVF /*!< Trimming overflow or underflow */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Exported_Macros RCCEx Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Macro to configure the USART1 clock (USART1CLK).\r\n *\r\n * @param __USART1_CLKSOURCE__ specifies the USART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART1_CONFIG(__USART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART1SEL, (__USART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART1CLKSOURCE_PCLK2 PCLK2 selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_HSI HSI selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_SYSCLK System Clock selected as USART1 clock\r\n * @arg @ref RCC_USART1CLKSOURCE_LSE LSE selected as USART1 clock\r\n */\r\n#define __HAL_RCC_GET_USART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART1SEL))\r\n\r\n/** @brief Macro to configure the USART2 clock (USART2CLK).\r\n *\r\n * @param __USART2_CLKSOURCE__ specifies the USART2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART2_CONFIG(__USART2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART2SEL, (__USART2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART2CLKSOURCE_PCLK1 PCLK1 selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_HSI HSI selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_SYSCLK System Clock selected as USART2 clock\r\n * @arg @ref RCC_USART2CLKSOURCE_LSE LSE selected as USART2 clock\r\n */\r\n#define __HAL_RCC_GET_USART2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART2SEL))\r\n\r\n/** @brief Macro to configure the USART3 clock (USART3CLK).\r\n *\r\n * @param __USART3_CLKSOURCE__ specifies the USART3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USART3_CONFIG(__USART3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_USART3SEL, (__USART3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USART3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USART3CLKSOURCE_PCLK1 PCLK1 selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_HSI HSI selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_SYSCLK System Clock selected as USART3 clock\r\n * @arg @ref RCC_USART3CLKSOURCE_LSE LSE selected as USART3 clock\r\n */\r\n#define __HAL_RCC_GET_USART3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_USART3SEL))\r\n\r\n#if defined(UART4)\r\n/** @brief Macro to configure the UART4 clock (UART4CLK).\r\n *\r\n * @param __UART4_CLKSOURCE__ specifies the UART4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART4_CONFIG(__UART4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART4SEL, (__UART4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART4CLKSOURCE_PCLK1 PCLK1 selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_HSI HSI selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_SYSCLK System Clock selected as UART4 clock\r\n * @arg @ref RCC_UART4CLKSOURCE_LSE LSE selected as UART4 clock\r\n */\r\n#define __HAL_RCC_GET_UART4_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART4SEL))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n/** @brief Macro to configure the UART5 clock (UART5CLK).\r\n *\r\n * @param __UART5_CLKSOURCE__ specifies the UART5 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_UART5_CONFIG(__UART5_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_UART5SEL, (__UART5_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the UART5 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_UART5CLKSOURCE_PCLK1 PCLK1 selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_HSI HSI selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_SYSCLK System Clock selected as UART5 clock\r\n * @arg @ref RCC_UART5CLKSOURCE_LSE LSE selected as UART5 clock\r\n */\r\n#define __HAL_RCC_GET_UART5_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_UART5SEL))\r\n\r\n#endif /* UART5 */\r\n\r\n/** @brief Macro to configure the LPUART1 clock (LPUART1CLK).\r\n *\r\n * @param __LPUART1_CLKSOURCE__ specifies the LPUART1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPUART1_CONFIG(__LPUART1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPUART1SEL, (__LPUART1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPUART1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPUART1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_HSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_SYSCLK System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPUART1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPUART1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPUART1SEL))\r\n\r\n/** @brief Macro to configure the I2C1 clock (I2C1CLK).\r\n *\r\n * @param __I2C1_CLKSOURCE__ specifies the I2C1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C1_CONFIG(__I2C1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C1SEL, (__I2C1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C1CLKSOURCE_PCLK1 PCLK1 selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_HSI HSI selected as I2C1 clock\r\n * @arg @ref RCC_I2C1CLKSOURCE_SYSCLK System Clock selected as I2C1 clock\r\n */\r\n#define __HAL_RCC_GET_I2C1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C1SEL))\r\n\r\n\r\n/** @brief Macro to configure the I2C2 clock (I2C2CLK).\r\n *\r\n * @param __I2C2_CLKSOURCE__ specifies the I2C2 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C2_CONFIG(__I2C2_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C2SEL, (__I2C2_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C2 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C2CLKSOURCE_PCLK1 PCLK1 selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_HSI HSI selected as I2C2 clock\r\n * @arg @ref RCC_I2C2CLKSOURCE_SYSCLK System Clock selected as I2C2 clock\r\n */\r\n#define __HAL_RCC_GET_I2C2_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C2SEL))\r\n\r\n/** @brief Macro to configure the I2C3 clock (I2C3CLK).\r\n *\r\n * @param __I2C3_CLKSOURCE__ specifies the I2C3 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C3_CONFIG(__I2C3_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2C3SEL, (__I2C3_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C3 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C3CLKSOURCE_PCLK1 PCLK1 selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_HSI HSI selected as I2C3 clock\r\n * @arg @ref RCC_I2C3CLKSOURCE_SYSCLK System Clock selected as I2C3 clock\r\n */\r\n#define __HAL_RCC_GET_I2C3_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_I2C3SEL))\r\n\r\n#if defined(I2C4)\r\n\r\n/** @brief Macro to configure the I2C4 clock (I2C4CLK).\r\n *\r\n * @param __I2C4_CLKSOURCE__ specifies the I2C4 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2C4_CONFIG(__I2C4_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL, (__I2C4_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2C4 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2C4CLKSOURCE_PCLK1 PCLK1 selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_HSI HSI selected as I2C4 clock\r\n * @arg @ref RCC_I2C4CLKSOURCE_SYSCLK System Clock selected as I2C4 clock\r\n */\r\n#define __HAL_RCC_GET_I2C4_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_I2C4SEL))\r\n\r\n#endif /* I2C4 */\r\n\r\n/** @brief Macro to configure the LPTIM1 clock (LPTIM1CLK).\r\n *\r\n * @param __LPTIM1_CLKSOURCE__ specifies the LPTIM1 clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI LSI selected as LPTIM1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPTIM1 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LPTIM1_CONFIG(__LPTIM1_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL, (__LPTIM1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the LPTIM1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_PCLK1 PCLK1 selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSI HSI selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_HSI System Clock selected as LPUART1 clock\r\n * @arg @ref RCC_LPTIM1CLKSOURCE_LSE LSE selected as LPUART1 clock\r\n */\r\n#define __HAL_RCC_GET_LPTIM1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_LPTIM1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the SAI1 clock source.\r\n * @param __SAI1_CLKSOURCE__ defines the SAI1 clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_SAI1_CONFIG(__SAI1_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_SAI1SEL, (__SAI1_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the SAI1 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_SAI1CLKSOURCE_SYSCLK SAI1 clock = System Clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_PLL SAI1 clock = PLL \"Q\" clock\r\n * @arg @ref RCC_SAI1CLKSOURCE_EXT SAI1 clock = EXT\r\n * @arg @ref RCC_SAI1CLKSOURCE_HSI SAI1 clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_SAI1_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_SAI1SEL))\r\n\r\n/**\r\n * @brief Macro to configure the I2S clock source.\r\n * @param __I2S_CLKSOURCE__ defines the I2S clock source. This clock is derived\r\n * from the HSI, system PLL, System Clock or external clock.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_I2S_CONFIG(__I2S_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_I2S23SEL, (__I2S_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the I2S clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_I2SCLKSOURCE_SYSCLK I2S clock = System Clock\r\n * @arg @ref RCC_I2SCLKSOURCE_PLL I2S clock = PLL \"Q\" clock\r\n * @arg @ref RCC_I2SCLKSOURCE_EXT I2S clock = EXT\r\n * @arg @ref RCC_I2SCLKSOURCE_HSI I2S clock = HSI\r\n *\r\n */\r\n#define __HAL_RCC_GET_I2S_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_I2S23SEL)))\r\n\r\n#if defined(FDCAN1)\r\n/**\r\n * @brief Macro to configure the FDCAN clock source.\r\n * @param __FDCAN_CLKSOURCE__ defines the FDCAN clock source. This clock is derived\r\n * from the HSE, system PLL or PCLK1.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n * @retval None\r\n */\r\n#define __HAL_RCC_FDCAN_CONFIG(__FDCAN_CLKSOURCE__)\\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_FDCANSEL, (uint32_t)(__FDCAN_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the FDCAN clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_FDCANCLKSOURCE_HSE FDCAN clock = HSE\r\n * @arg @ref RCC_FDCANCLKSOURCE_PLL FDCAN clock = PLL \"Q\" clock\r\n * @arg @ref RCC_FDCANCLKSOURCE_PCLK1 FDCAN clock = PCLK1\r\n *\r\n */\r\n#define __HAL_RCC_GET_FDCAN_SOURCE() ((uint32_t)(READ_BIT(RCC->CCIPR, RCC_CCIPR_FDCANSEL)))\r\n#endif /* FDCAN1 */\r\n\r\n/** @brief Macro to configure the RNG clock.\r\n *\r\n * @note USB and RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __RNG_CLKSOURCE__ specifies the RNG clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL Clock selected as RNG clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_RNG_CONFIG(__RNG_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__RNG_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the RNG clock.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_RNGCLKSOURCE_HSI48 HSI48 selected as RNG clock for devices with HSI48\r\n * @arg @ref RCC_RNGCLKSOURCE_PLL PLL \"Q\" clock selected as RNG clock\r\n */\r\n#define __HAL_RCC_GET_RNG_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#if defined(USB)\r\n\r\n/** @brief Macro to configure the USB clock (USBCLK).\r\n *\r\n * @note USB, RNG peripherals share the same 48MHz clock source.\r\n *\r\n * @param __USB_CLKSOURCE__ specifies the USB clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_USB_CONFIG(__USB_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_CLK48SEL, (__USB_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the USB clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_USBCLKSOURCE_HSI48 HSI48 selected as 48MHz clock for devices with HSI48\r\n * @arg @ref RCC_USBCLKSOURCE_PLL PLL \"Q\" clock (PLL48M1CLK) selected as USB clock\r\n */\r\n#define __HAL_RCC_GET_USB_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_CLK48SEL))\r\n\r\n#endif /* USB */\r\n\r\n/** @brief Macro to configure the ADC12 interface clock.\r\n * @param __ADC12_CLKSOURCE__ specifies the ADC12 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC12_CONFIG(__ADC12_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC12SEL, (__ADC12_CLKSOURCE__))\r\n\r\n/** @brief Macro to get the ADC12 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC12CLKSOURCE_NONE No clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_PLL PLL Clock selected as ADC12 clock\r\n * @arg @ref RCC_ADC12CLKSOURCE_SYSCLK System Clock selected as ADC12 clock\r\n */\r\n#define __HAL_RCC_GET_ADC12_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC12SEL))\r\n\r\n#if defined(ADC345_COMMON)\r\n/** @brief Macro to configure the ADC345 interface clock.\r\n * @param __ADC345_CLKSOURCE__ specifies the ADC345 digital interface clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_ADC345_CONFIG(__ADC345_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR, RCC_CCIPR_ADC345SEL, __ADC345_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the ADC345 clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_ADC345CLKSOURCE_NONE No clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_PLL PLL Clock selected as ADC345 clock\r\n * @arg @ref RCC_ADC345CLKSOURCE_SYSCLK System Clock selected as ADC345 clock\r\n */\r\n#define __HAL_RCC_GET_ADC345_SOURCE() (READ_BIT(RCC->CCIPR, RCC_CCIPR_ADC345SEL))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n/** @brief Macro to configure the QuadSPI clock.\r\n * @param __QSPI_CLKSOURCE__ specifies the QuadSPI clock source.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n * @retval None\r\n */\r\n#define __HAL_RCC_QSPI_CONFIG(__QSPI_CLKSOURCE__) \\\r\n MODIFY_REG(RCC->CCIPR2, RCC_CCIPR2_QSPISEL, __QSPI_CLKSOURCE__)\r\n\r\n/** @brief Macro to get the QuadSPI clock source.\r\n * @retval The clock source can be one of the following values:\r\n * @arg @ref RCC_QSPICLKSOURCE_SYSCLK System Clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_HSI HSI clock selected as QuadSPI clock\r\n * @arg @ref RCC_QSPICLKSOURCE_PLL PLL Q divider clock selected as QuadSPI clock\r\n */\r\n#define __HAL_RCC_GET_QSPI_SOURCE() (READ_BIT(RCC->CCIPR2, RCC_CCIPR2_QSPISEL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n/** @defgroup RCCEx_Flags_Interrupts_Management Flags Interrupts Management\r\n * @brief macros to manage the specified RCC Flags and interrupts.\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_IT() SET_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Line.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_IT() CLEAR_BIT(EXTI->IMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_EVENT() SET_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Event Line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_EVENT() CLEAR_BIT(EXTI->EMR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE() SET_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE() CLEAR_BIT(EXTI->FTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE() SET_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE() CLEAR_BIT(EXTI->RTSR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Enable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the RCC LSE CSS Extended Interrupt Rising & Falling Trigger.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_FALLING_EDGE() \\\r\n do { \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_RISING_EDGE(); \\\r\n __HAL_RCC_LSECSS_EXTI_DISABLE_FALLING_EDGE(); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified RCC LSE CSS EXTI interrupt flag is set or not.\r\n * @retval EXTI RCC LSE CSS Line Status.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GET_FLAG() (READ_BIT(EXTI->PR1, RCC_EXTI_LINE_LSECSS) == RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Clear the RCC LSE CSS EXTI flag.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_CLEAR_FLAG() WRITE_REG(EXTI->PR1, RCC_EXTI_LINE_LSECSS)\r\n\r\n/**\r\n * @brief Generate a Software interrupt on the RCC LSE CSS EXTI line.\r\n * @retval None.\r\n */\r\n#define __HAL_RCC_LSECSS_EXTI_GENERATE_SWIT() SET_BIT(EXTI->SWIER1, RCC_EXTI_LINE_LSECSS)\r\n\r\n\r\n/**\r\n * @brief Enable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be enabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_ENABLE_IT(__INTERRUPT__) SET_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/**\r\n * @brief Disable the specified CRS interrupts.\r\n * @param __INTERRUPT__ specifies the CRS interrupt sources to be disabled.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_DISABLE_IT(__INTERRUPT__) CLEAR_BIT(CRS->CR, (__INTERRUPT__))\r\n\r\n/** @brief Check whether the CRS interrupt has occurred or not.\r\n * @param __INTERRUPT__ specifies the CRS interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @retval The new state of __INTERRUPT__ (SET or RESET).\r\n */\r\n#define __HAL_RCC_CRS_GET_IT_SOURCE(__INTERRUPT__) ((READ_BIT(CRS->CR, (__INTERRUPT__)) != 0U) ? SET : RESET)\r\n\r\n/** @brief Clear the CRS interrupt pending bits\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be any combination of the following values:\r\n * @arg @ref RCC_CRS_IT_SYNCOK SYNC event OK interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCWARN SYNC warning interrupt\r\n * @arg @ref RCC_CRS_IT_ERR Synchronization or trimming error interrupt\r\n * @arg @ref RCC_CRS_IT_ESYNC Expected SYNC interrupt\r\n * @arg @ref RCC_CRS_IT_TRIMOVF Trimming overflow or underflow interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCERR SYNC error interrupt\r\n * @arg @ref RCC_CRS_IT_SYNCMISS SYNC missed interrupt\r\n */\r\n/* CRS IT Error Mask */\r\n#define RCC_CRS_IT_ERROR_MASK (RCC_CRS_IT_TRIMOVF | RCC_CRS_IT_SYNCERR | RCC_CRS_IT_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_IT(__INTERRUPT__) do { \\\r\n if(((__INTERRUPT__) & RCC_CRS_IT_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__INTERRUPT__) & ~RCC_CRS_IT_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__INTERRUPT__)); \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Check whether the specified CRS flag is set or not.\r\n * @param __FLAG__ specifies the flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @retval The new state of _FLAG_ (TRUE or FALSE).\r\n */\r\n#define __HAL_RCC_CRS_GET_FLAG(__FLAG__) (READ_BIT(CRS->ISR, (__FLAG__)) == (__FLAG__))\r\n\r\n/**\r\n * @brief Clear the CRS specified FLAG.\r\n * @param __FLAG__ specifies the flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_CRS_FLAG_SYNCOK SYNC event OK\r\n * @arg @ref RCC_CRS_FLAG_SYNCWARN SYNC warning\r\n * @arg @ref RCC_CRS_FLAG_ERR Error\r\n * @arg @ref RCC_CRS_FLAG_ESYNC Expected SYNC\r\n * @arg @ref RCC_CRS_FLAG_TRIMOVF Trimming overflow or underflow\r\n * @arg @ref RCC_CRS_FLAG_SYNCERR SYNC error\r\n * @arg @ref RCC_CRS_FLAG_SYNCMISS SYNC missed\r\n * @note RCC_CRS_FLAG_ERR clears RCC_CRS_FLAG_TRIMOVF, RCC_CRS_FLAG_SYNCERR, RCC_CRS_FLAG_SYNCMISS and consequently RCC_CRS_FLAG_ERR\r\n * @retval None\r\n */\r\n\r\n/* CRS Flag Error Mask */\r\n#define RCC_CRS_FLAG_ERROR_MASK (RCC_CRS_FLAG_TRIMOVF | RCC_CRS_FLAG_SYNCERR | RCC_CRS_FLAG_SYNCMISS)\r\n\r\n#define __HAL_RCC_CRS_CLEAR_FLAG(__FLAG__) do { \\\r\n if(((__FLAG__) & RCC_CRS_FLAG_ERROR_MASK) != 0U) \\\r\n { \\\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC | ((__FLAG__) & ~RCC_CRS_FLAG_ERROR_MASK)); \\\r\n } \\\r\n else \\\r\n { \\\r\n WRITE_REG(CRS->ICR, (__FLAG__)); \\\r\n } \\\r\n } while(0)\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_CRS_Extended_Features RCCEx CRS Extended Features\r\n * @{\r\n */\r\n/**\r\n * @brief Enable the oscillator clock for frequency error counter.\r\n * @note when the CEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_ENABLE() SET_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Disable the oscillator clock for frequency error counter.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_FREQ_ERROR_COUNTER_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_CEN)\r\n\r\n/**\r\n * @brief Enable the automatic hardware adjustment of TRIM bits.\r\n * @note When the AUTOTRIMEN bit is set the CRS_CFGR register becomes write-protected.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_ENABLE() SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Enable or disable the automatic hardware adjustment of TRIM bits.\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_AUTOMATIC_CALIB_DISABLE() CLEAR_BIT(CRS->CR, CRS_CR_AUTOTRIMEN)\r\n\r\n/**\r\n * @brief Macro to calculate reload value to be set in CRS register according to target and sync frequencies\r\n * @note The RELOAD value should be selected according to the ratio between the target frequency and the frequency\r\n * of the synchronization source after prescaling. It is then decreased by one in order to\r\n * reach the expected synchronization on the zero value. The formula is the following:\r\n * RELOAD = (fTARGET / fSYNC) -1\r\n * @param __FTARGET__ Target frequency (value in Hz)\r\n * @param __FSYNC__ Synchronization signal frequency (value in Hz)\r\n * @retval None\r\n */\r\n#define __HAL_RCC_CRS_RELOADVALUE_CALCULATE(__FTARGET__, __FSYNC__) (((__FTARGET__) / (__FSYNC__)) - 1U)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group1\r\n * @{\r\n */\r\n\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit);\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group2\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_EnableLSECSS(void);\r\nvoid HAL_RCCEx_DisableLSECSS(void);\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void);\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void);\r\nvoid HAL_RCCEx_LSECSS_Callback(void);\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource);\r\nvoid HAL_RCCEx_DisableLSCO(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Exported_Functions_Group3\r\n * @{\r\n */\r\n\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit);\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void);\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo);\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout);\r\nvoid HAL_RCCEx_CRS_IRQHandler(void);\r\nvoid HAL_RCCEx_CRS_SyncOkCallback(void);\r\nvoid HAL_RCCEx_CRS_SyncWarnCallback(void);\r\nvoid HAL_RCCEx_CRS_ExpectedSyncCallback(void);\r\nvoid HAL_RCCEx_CRS_ErrorCallback(uint32_t Error);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @addtogroup RCCEx_Private_Macros\r\n * @{\r\n */\r\n\r\n#define IS_RCC_LSCOSOURCE(__SOURCE__) (((__SOURCE__) == RCC_LSCOSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LSCOSOURCE_LSE))\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#elif defined(STM32GBK1CB)\r\n#define IS_RCC_PERIPHCLOCK(__SELECTION__) \\\r\n ((((__SELECTION__) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_USB) == RCC_PERIPHCLK_USB) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RNG) == RCC_PERIPHCLK_RNG) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12) || \\\r\n (((__SELECTION__) & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC))\r\n\r\n#endif /* STM32G474xx || STM32G484xx */\r\n\r\n#define IS_RCC_USART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART1CLKSOURCE_PCLK2) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_USART3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USART3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_USART3CLKSOURCE_HSI))\r\n\r\n#if defined(UART4)\r\n#define IS_RCC_UART4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART4CLKSOURCE_HSI))\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n#define IS_RCC_UART5CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_UART5CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_UART5CLKSOURCE_HSI))\r\n\r\n#endif /* UART5 */\r\n\r\n#define IS_RCC_LPUART1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPUART1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_LPUART1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C2CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C2CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C2CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2C3CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C3CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C3CLKSOURCE_HSI))\r\n\r\n#if defined(I2C4)\r\n\r\n#define IS_RCC_I2C4CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2C4CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_I2C4CLKSOURCE_HSI))\r\n\r\n#endif /* I2C4 */\r\n\r\n#define IS_RCC_LPTIM1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_LPTIM1CLKSOURCE_PCLK1) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_LPTIM1CLKSOURCE_LSE))\r\n\r\n#define IS_RCC_SAI1CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_SAI1CLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_SAI1CLKSOURCE_HSI))\r\n\r\n#define IS_RCC_I2SCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_I2SCLKSOURCE_SYSCLK) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_EXT) || \\\r\n ((__SOURCE__) == RCC_I2SCLKSOURCE_HSI))\r\n\r\n#if defined(FDCAN1)\r\n#define IS_RCC_FDCANCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_FDCANCLKSOURCE_HSE) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_FDCANCLKSOURCE_PCLK1))\r\n\r\n#endif /* FDCAN1 */\r\n#define IS_RCC_RNGCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_RNGCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_RNGCLKSOURCE_PLL))\r\n\r\n#if defined(USB)\r\n#define IS_RCC_USBCLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_USBCLKSOURCE_HSI48) || \\\r\n ((__SOURCE__) == RCC_USBCLKSOURCE_PLL))\r\n\r\n#endif /* USB */\r\n\r\n#define IS_RCC_ADC12CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC12CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC12CLKSOURCE_SYSCLK))\r\n\r\n#if defined(ADC345_COMMON)\r\n#define IS_RCC_ADC345CLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_ADC345CLKSOURCE_NONE) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_PLL) || \\\r\n ((__SOURCE__) == RCC_ADC345CLKSOURCE_SYSCLK))\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n#define IS_RCC_QSPICLKSOURCE(__SOURCE__) \\\r\n (((__SOURCE__) == RCC_QSPICLKSOURCE_HSI) || \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_SYSCLK)|| \\\r\n ((__SOURCE__) == RCC_QSPICLKSOURCE_PLL))\r\n\r\n#endif /* QUADSPI */\r\n\r\n#define IS_RCC_CRS_SYNC_SOURCE(__SOURCE__) (((__SOURCE__) == RCC_CRS_SYNC_SOURCE_GPIO) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_LSE) || \\\r\n ((__SOURCE__) == RCC_CRS_SYNC_SOURCE_USB))\r\n\r\n#define IS_RCC_CRS_SYNC_DIV(__DIV__) (((__DIV__) == RCC_CRS_SYNC_DIV1) || ((__DIV__) == RCC_CRS_SYNC_DIV2) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV4) || ((__DIV__) == RCC_CRS_SYNC_DIV8) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV16) || ((__DIV__) == RCC_CRS_SYNC_DIV32) || \\\r\n ((__DIV__) == RCC_CRS_SYNC_DIV64) || ((__DIV__) == RCC_CRS_SYNC_DIV128))\r\n\r\n#define IS_RCC_CRS_SYNC_POLARITY(__POLARITY__) (((__POLARITY__) == RCC_CRS_SYNC_POLARITY_RISING) || \\\r\n ((__POLARITY__) == RCC_CRS_SYNC_POLARITY_FALLING))\r\n\r\n#define IS_RCC_CRS_RELOADVALUE(__VALUE__) (((__VALUE__) <= 0xFFFFU))\r\n\r\n#define IS_RCC_CRS_ERRORLIMIT(__VALUE__) (((__VALUE__) <= 0xFFU))\r\n\r\n#define IS_RCC_CRS_HSI48CALIBRATION(__VALUE__) (((__VALUE__) <= 0x3FU))\r\n\r\n#define IS_RCC_CRS_FREQERRORDIR(__DIR__) (((__DIR__) == RCC_CRS_FREQERRORDIR_UP) || \\\r\n ((__DIR__) == RCC_CRS_FREQERRORDIR_DOWN))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_RCC_EX_H */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_H\r\n#define STM32G4xx_HAL_TIM_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Types TIM Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Time base Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Prescaler; /*!< Specifies the prescaler value used to divide the TIM clock.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n Macro __HAL_TIM_CALC_PSC() can be used to calculate prescaler value */\r\n\r\n uint32_t CounterMode; /*!< Specifies the counter mode.\r\n This parameter can be a value of @ref TIM_Counter_Mode */\r\n\r\n uint32_t Period; /*!< Specifies the period value to be loaded into the active\r\n Auto-Reload Register at the next update event.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)Macros __HAL_TIM_CALC_PERIOD(),\r\n __HAL_TIM_CALC_PERIOD_DITHER(),__HAL_TIM_CALC_PERIOD_BY_DELAY(),\r\n __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY()can be used to calculate Period value */\r\n\r\n uint32_t ClockDivision; /*!< Specifies the clock division.\r\n This parameter can be a value of @ref TIM_ClockDivision */\r\n\r\n uint32_t RepetitionCounter; /*!< Specifies the repetition counter value. Each time the RCR downcounter\r\n reaches zero, an update event is generated and counting restarts\r\n from the RCR value (N).\r\n This means in PWM mode that (N+1) corresponds to:\r\n - the number of PWM periods in edge-aligned mode\r\n - the number of half PWM period in center-aligned mode\r\n GP timers: this parameter must be a number between Min_Data = 0x00 and\r\n Max_Data = 0xFF.\r\n Advanced timers: this parameter must be a number between Min_Data = 0x0000 and\r\n Max_Data = 0xFFFF. */\r\n\r\n uint32_t AutoReloadPreload; /*!< Specifies the auto-reload preload.\r\n This parameter can be a value of @ref TIM_AutoReloadPreload */\r\n} TIM_Base_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Output Compare Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCFastMode; /*!< Specifies the Fast mode state.\r\n This parameter can be a value of @ref TIM_Output_Fast_State\r\n @note This parameter is valid only in PWM1 and PWM2 mode. */\r\n\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n} TIM_OC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM One Pulse Mode Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OCMode; /*!< Specifies the TIM mode.\r\n This parameter can be a value of @ref TIM_Output_Compare_and_PWM_modes */\r\n\r\n uint32_t Pulse; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF\r\n (or 0xFFEF if dithering is activated)\r\n Macros __HAL_TIM_CALC_PULSE(), __HAL_TIM_CALC_PULSE_DITHER() can be used to calculate\r\n Pulse value */\r\n\r\n uint32_t OCPolarity; /*!< Specifies the output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_Polarity */\r\n\r\n uint32_t OCNPolarity; /*!< Specifies the complementary output polarity.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Polarity\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t OCNIdleState; /*!< Specifies the TIM Output Compare pin state during Idle state.\r\n This parameter can be a value of @ref TIM_Output_Compare_N_Idle_State\r\n @note This parameter is valid only for timer instances supporting break feature. */\r\n\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_OnePulse_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Input Capture Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ICPolarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t ICSelection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t ICPrescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t ICFilter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_IC_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder Configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t EncoderMode; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Mode */\r\n\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC1Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t IC2Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Encoder_Input_Polarity */\r\n\r\n uint32_t IC2Selection; /*!< Specifies the input.\r\n This parameter can be a value of @ref TIM_Input_Capture_Selection */\r\n\r\n uint32_t IC2Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC2Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_Encoder_InitTypeDef;\r\n\r\n/**\r\n * @brief Clock Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClockSource; /*!< TIM clock sources\r\n This parameter can be a value of @ref TIM_Clock_Source */\r\n uint32_t ClockPolarity; /*!< TIM clock polarity\r\n This parameter can be a value of @ref TIM_Clock_Polarity */\r\n uint32_t ClockPrescaler; /*!< TIM clock prescaler\r\n This parameter can be a value of @ref TIM_Clock_Prescaler */\r\n uint32_t ClockFilter; /*!< TIM clock filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClockConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Clear Input Configuration Handle Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t ClearInputState; /*!< TIM clear Input state\r\n This parameter can be ENABLE or DISABLE */\r\n uint32_t ClearInputSource; /*!< TIM clear Input sources\r\n This parameter can be a value of @ref TIM_ClearInput_Source */\r\n uint32_t ClearInputPolarity; /*!< TIM Clear Input polarity\r\n This parameter can be a value of @ref TIM_ClearInput_Polarity */\r\n uint32_t ClearInputPrescaler; /*!< TIM Clear Input prescaler\r\n This parameter must be 0: When OCRef clear feature is used with ETR source,\r\n ETR prescaler must be off */\r\n uint32_t ClearInputFilter; /*!< TIM Clear Input filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n} TIM_ClearInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Master configuration Structure definition\r\n * @note Advanced timers provide TRGO2 internal line which is redirected\r\n * to the ADC\r\n */\r\ntypedef struct\r\n{\r\n uint32_t MasterOutputTrigger; /*!< Trigger output (TRGO) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection */\r\n uint32_t MasterOutputTrigger2; /*!< Trigger output2 (TRGO2) selection\r\n This parameter can be a value of @ref TIM_Master_Mode_Selection_2 */\r\n uint32_t MasterSlaveMode; /*!< Master/slave mode selection\r\n This parameter can be a value of @ref TIM_Master_Slave_Mode\r\n @note When the Master/slave mode is enabled, the effect of\r\n an event on the trigger input (TRGI) is delayed to allow a\r\n perfect synchronization between the current timer and its\r\n slaves (through TRGO). It is not mandatory in case of timer\r\n synchronization mode. */\r\n} TIM_MasterConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Slave configuration Structure definition\r\n */\r\ntypedef struct\r\n{\r\n uint32_t SlaveMode; /*!< Slave mode selection\r\n This parameter can be a value of @ref TIM_Slave_Mode */\r\n uint32_t InputTrigger; /*!< Input Trigger source\r\n This parameter can be a value of @ref TIM_Trigger_Selection */\r\n uint32_t TriggerPolarity; /*!< Input Trigger polarity\r\n This parameter can be a value of @ref TIM_Trigger_Polarity */\r\n uint32_t TriggerPrescaler; /*!< Input trigger prescaler\r\n This parameter can be a value of @ref TIM_Trigger_Prescaler */\r\n uint32_t TriggerFilter; /*!< Input trigger filter\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n} TIM_SlaveConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Break input(s) and Dead time configuration Structure definition\r\n * @note 2 break inputs can be configured (BKIN and BKIN2) with configurable\r\n * filter and polarity.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t OffStateRunMode; /*!< TIM off state in run mode, This parameter can be a value of @ref TIM_OSSR_Off_State_Selection_for_Run_mode_state */\r\n\r\n uint32_t OffStateIDLEMode; /*!< TIM off state in IDLE mode, This parameter can be a value of @ref TIM_OSSI_Off_State_Selection_for_Idle_mode_state */\r\n\r\n uint32_t LockLevel; /*!< TIM Lock level, This parameter can be a value of @ref TIM_Lock_level */\r\n\r\n uint32_t DeadTime; /*!< TIM dead Time, This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF */\r\n\r\n uint32_t BreakState; /*!< TIM Break State, This parameter can be a value of @ref TIM_Break_Input_enable_disable */\r\n\r\n uint32_t BreakPolarity; /*!< TIM Break input polarity, This parameter can be a value of @ref TIM_Break_Polarity */\r\n\r\n uint32_t BreakFilter; /*!< Specifies the break input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t BreakAFMode; /*!< Specifies the alternate function mode of the break input.This parameter can be a value of @ref TIM_Break_Input_AF_Mode */\r\n\r\n uint32_t Break2State; /*!< TIM Break2 State, This parameter can be a value of @ref TIM_Break2_Input_enable_disable */\r\n\r\n uint32_t Break2Polarity; /*!< TIM Break2 input polarity, This parameter can be a value of @ref TIM_Break2_Polarity */\r\n\r\n uint32_t Break2Filter; /*!< TIM break2 input filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Break2AFMode; /*!< Specifies the alternate function mode of the break2 input.This parameter can be a value of @ref TIM_Break2_Input_AF_Mode */\r\n\r\n uint32_t AutomaticOutput; /*!< TIM Automatic Output Enable state, This parameter can be a value of @ref TIM_AOE_Bit_Set_Reset */\r\n\r\n} TIM_BreakDeadTimeConfigTypeDef;\r\n\r\n/**\r\n * @brief HAL State structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_STATE_RESET = 0x00U, /*!< Peripheral not yet initialized or disabled */\r\n HAL_TIM_STATE_READY = 0x01U, /*!< Peripheral Initialized and ready for use */\r\n HAL_TIM_STATE_BUSY = 0x02U, /*!< An internal process is ongoing */\r\n HAL_TIM_STATE_TIMEOUT = 0x03U, /*!< Timeout state */\r\n HAL_TIM_STATE_ERROR = 0x04U /*!< Reception process is ongoing */\r\n} HAL_TIM_StateTypeDef;\r\n\r\n/**\r\n * @brief TIM Channel States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_CHANNEL_STATE_RESET = 0x00U, /*!< TIM Channel initial state */\r\n HAL_TIM_CHANNEL_STATE_READY = 0x01U, /*!< TIM Channel ready for use */\r\n HAL_TIM_CHANNEL_STATE_BUSY = 0x02U, /*!< An internal process is ongoing on the TIM channel */\r\n} HAL_TIM_ChannelStateTypeDef;\r\n\r\n/**\r\n * @brief DMA Burst States definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_DMA_BURST_STATE_RESET = 0x00U, /*!< DMA Burst initial state */\r\n HAL_DMA_BURST_STATE_READY = 0x01U, /*!< DMA Burst ready for use */\r\n HAL_DMA_BURST_STATE_BUSY = 0x02U, /*!< Ongoing DMA Burst */\r\n} HAL_TIM_DMABurstStateTypeDef;\r\n\r\n/**\r\n * @brief HAL Active channel structures definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_ACTIVE_CHANNEL_1 = 0x01U, /*!< The active channel is 1 */\r\n HAL_TIM_ACTIVE_CHANNEL_2 = 0x02U, /*!< The active channel is 2 */\r\n HAL_TIM_ACTIVE_CHANNEL_3 = 0x04U, /*!< The active channel is 3 */\r\n HAL_TIM_ACTIVE_CHANNEL_4 = 0x08U, /*!< The active channel is 4 */\r\n HAL_TIM_ACTIVE_CHANNEL_5 = 0x10U, /*!< The active channel is 5 */\r\n HAL_TIM_ACTIVE_CHANNEL_6 = 0x20U, /*!< The active channel is 6 */\r\n HAL_TIM_ACTIVE_CHANNEL_CLEARED = 0x00U /*!< All active channels cleared */\r\n} HAL_TIM_ActiveChannel;\r\n\r\n/**\r\n * @brief TIM Time Base Handle Structure definition\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\ntypedef struct __TIM_HandleTypeDef\r\n#else\r\ntypedef struct\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n{\r\n TIM_TypeDef *Instance; /*!< Register base address */\r\n TIM_Base_InitTypeDef Init; /*!< TIM Time Base required parameters */\r\n HAL_TIM_ActiveChannel Channel; /*!< Active channel */\r\n DMA_HandleTypeDef *hdma[7]; /*!< DMA Handlers array\r\n This array is accessed by a @ref DMA_Handle_index */\r\n HAL_LockTypeDef Lock; /*!< Locking object */\r\n __IO HAL_TIM_StateTypeDef State; /*!< TIM operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelState[6]; /*!< TIM channel operation state */\r\n __IO HAL_TIM_ChannelStateTypeDef ChannelNState[4]; /*!< TIM complementary channel operation state */\r\n __IO HAL_TIM_DMABurstStateTypeDef DMABurstState; /*!< DMA burst operation state */\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n void (* Base_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp Init Callback */\r\n void (* Base_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Base Msp DeInit Callback */\r\n void (* IC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp Init Callback */\r\n void (* IC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM IC Msp DeInit Callback */\r\n void (* OC_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp Init Callback */\r\n void (* OC_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM OC Msp DeInit Callback */\r\n void (* PWM_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp Init Callback */\r\n void (* PWM_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Msp DeInit Callback */\r\n void (* OnePulse_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp Init Callback */\r\n void (* OnePulse_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM One Pulse Msp DeInit Callback */\r\n void (* Encoder_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp Init Callback */\r\n void (* Encoder_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Msp DeInit Callback */\r\n void (* HallSensor_MspInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp Init Callback */\r\n void (* HallSensor_MspDeInitCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Hall Sensor Msp DeInit Callback */\r\n void (* PeriodElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed Callback */\r\n void (* PeriodElapsedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Period Elapsed half complete Callback */\r\n void (* TriggerCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger Callback */\r\n void (* TriggerHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Trigger half complete Callback */\r\n void (* IC_CaptureCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture Callback */\r\n void (* IC_CaptureHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Input Capture half complete Callback */\r\n void (* OC_DelayElapsedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Output Compare Delay Elapsed Callback */\r\n void (* PWM_PulseFinishedCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished Callback */\r\n void (* PWM_PulseFinishedHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM PWM Pulse Finished half complete Callback */\r\n void (* ErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Error Callback */\r\n void (* CommutationCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation Callback */\r\n void (* CommutationHalfCpltCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Commutation half complete Callback */\r\n void (* BreakCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break Callback */\r\n void (* Break2Callback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Break2 Callback */\r\n void (* EncoderIndexCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Encoder Index Callback */\r\n void (* DirectionChangeCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Direction Change Callback */\r\n void (* IndexErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Index Error Callback */\r\n void (* TransitionErrorCallback)(struct __TIM_HandleTypeDef *htim); /*!< TIM Transition Error Callback */\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n} TIM_HandleTypeDef;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief HAL TIM Callback ID enumeration definition\r\n */\r\ntypedef enum\r\n{\r\n HAL_TIM_BASE_MSPINIT_CB_ID = 0x00U /*!< TIM Base MspInit Callback ID */\r\n , HAL_TIM_BASE_MSPDEINIT_CB_ID = 0x01U /*!< TIM Base MspDeInit Callback ID */\r\n , HAL_TIM_IC_MSPINIT_CB_ID = 0x02U /*!< TIM IC MspInit Callback ID */\r\n , HAL_TIM_IC_MSPDEINIT_CB_ID = 0x03U /*!< TIM IC MspDeInit Callback ID */\r\n , HAL_TIM_OC_MSPINIT_CB_ID = 0x04U /*!< TIM OC MspInit Callback ID */\r\n , HAL_TIM_OC_MSPDEINIT_CB_ID = 0x05U /*!< TIM OC MspDeInit Callback ID */\r\n , HAL_TIM_PWM_MSPINIT_CB_ID = 0x06U /*!< TIM PWM MspInit Callback ID */\r\n , HAL_TIM_PWM_MSPDEINIT_CB_ID = 0x07U /*!< TIM PWM MspDeInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPINIT_CB_ID = 0x08U /*!< TIM One Pulse MspInit Callback ID */\r\n , HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID = 0x09U /*!< TIM One Pulse MspDeInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPINIT_CB_ID = 0x0AU /*!< TIM Encoder MspInit Callback ID */\r\n , HAL_TIM_ENCODER_MSPDEINIT_CB_ID = 0x0BU /*!< TIM Encoder MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID = 0x0CU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID = 0x0DU /*!< TIM Hall Sensor MspDeInit Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_CB_ID = 0x0EU /*!< TIM Period Elapsed Callback ID */\r\n , HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID = 0x0FU /*!< TIM Period Elapsed half complete Callback ID */\r\n , HAL_TIM_TRIGGER_CB_ID = 0x10U /*!< TIM Trigger Callback ID */\r\n , HAL_TIM_TRIGGER_HALF_CB_ID = 0x11U /*!< TIM Trigger half complete Callback ID */\r\n\r\n , HAL_TIM_IC_CAPTURE_CB_ID = 0x12U /*!< TIM Input Capture Callback ID */\r\n , HAL_TIM_IC_CAPTURE_HALF_CB_ID = 0x13U /*!< TIM Input Capture half complete Callback ID */\r\n , HAL_TIM_OC_DELAY_ELAPSED_CB_ID = 0x14U /*!< TIM Output Compare Delay Elapsed Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_CB_ID = 0x15U /*!< TIM PWM Pulse Finished Callback ID */\r\n , HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID = 0x16U /*!< TIM PWM Pulse Finished half complete Callback ID */\r\n , HAL_TIM_ERROR_CB_ID = 0x17U /*!< TIM Error Callback ID */\r\n , HAL_TIM_COMMUTATION_CB_ID = 0x18U /*!< TIM Commutation Callback ID */\r\n , HAL_TIM_COMMUTATION_HALF_CB_ID = 0x19U /*!< TIM Commutation half complete Callback ID */\r\n , HAL_TIM_BREAK_CB_ID = 0x1AU /*!< TIM Break Callback ID */\r\n , HAL_TIM_BREAK2_CB_ID = 0x1BU /*!< TIM Break2 Callback ID */\r\n , HAL_TIM_ENCODER_INDEX_CB_ID = 0x1CU /*!< TIM Encoder Index Callback ID */\r\n , HAL_TIM_DIRECTION_CHANGE_CB_ID = 0x1DU /*!< TIM Direction Change Callback ID */\r\n , HAL_TIM_INDEX_ERROR_CB_ID = 0x1EU /*!< TIM Index Error Callback ID */\r\n , HAL_TIM_TRANSITION_ERROR_CB_ID = 0x1FU /*!< TIM Transition Error Callback ID */\r\n} HAL_TIM_CallbackIDTypeDef;\r\n\r\n/**\r\n * @brief HAL TIM Callback pointer definition\r\n */\r\ntypedef void (*pTIM_CallbackTypeDef)(TIM_HandleTypeDef *htim); /*!< pointer to the TIM callback function */\r\n\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Constants TIM Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Source TIM Clear Input Source\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTSOURCE_NONE 0xFFFFFFFFU /*!< OCREF_CLR is disabled */\r\n#define TIM_CLEARINPUTSOURCE_ETR 0x00000001U /*!< OCREF_CLR is connected to ETRF input */\r\n#define TIM_CLEARINPUTSOURCE_COMP1 0x00000000U /*!< OCREF_CLR_INT is connected to COMP1 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP2 TIM1_AF2_OCRSEL_0 /*!< OCREF_CLR_INT is connected to COMP2 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP3 TIM1_AF2_OCRSEL_1 /*!< OCREF_CLR_INT is connected to COMP3 output */\r\n#define TIM_CLEARINPUTSOURCE_COMP4 (TIM1_AF2_OCRSEL_1 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP4 output */\r\n#if defined (COMP5)\r\n#define TIM_CLEARINPUTSOURCE_COMP5 TIM1_AF2_OCRSEL_2 /*!< OCREF_CLR_INT is connected to COMP5 output */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_CLEARINPUTSOURCE_COMP6 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_0) /*!< OCREF_CLR_INT is connected to COMP6 output */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_CLEARINPUTSOURCE_COMP7 (TIM1_AF2_OCRSEL_2 | TIM1_AF2_OCRSEL_1) /*!< OCREF_CLR_INT is connected to COMP7 output */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Base_address TIM DMA Base Address\r\n * @{\r\n */\r\n#define TIM_DMABASE_CR1 0x00000000U\r\n#define TIM_DMABASE_CR2 0x00000001U\r\n#define TIM_DMABASE_SMCR 0x00000002U\r\n#define TIM_DMABASE_DIER 0x00000003U\r\n#define TIM_DMABASE_SR 0x00000004U\r\n#define TIM_DMABASE_EGR 0x00000005U\r\n#define TIM_DMABASE_CCMR1 0x00000006U\r\n#define TIM_DMABASE_CCMR2 0x00000007U\r\n#define TIM_DMABASE_CCER 0x00000008U\r\n#define TIM_DMABASE_CNT 0x00000009U\r\n#define TIM_DMABASE_PSC 0x0000000AU\r\n#define TIM_DMABASE_ARR 0x0000000BU\r\n#define TIM_DMABASE_RCR 0x0000000CU\r\n#define TIM_DMABASE_CCR1 0x0000000DU\r\n#define TIM_DMABASE_CCR2 0x0000000EU\r\n#define TIM_DMABASE_CCR3 0x0000000FU\r\n#define TIM_DMABASE_CCR4 0x00000010U\r\n#define TIM_DMABASE_BDTR 0x00000011U\r\n#define TIM_DMABASE_CCR5 0x00000012U\r\n#define TIM_DMABASE_CCR6 0x00000013U\r\n#define TIM_DMABASE_CCMR3 0x00000014U\r\n#define TIM_DMABASE_DTR2 0x00000015U\r\n#define TIM_DMABASE_ECR 0x00000016U\r\n#define TIM_DMABASE_TISEL 0x00000017U\r\n#define TIM_DMABASE_AF1 0x00000018U\r\n#define TIM_DMABASE_AF2 0x00000019U\r\n#define TIM_DMABASE_OR 0x0000001AU\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Event_Source TIM Event Source\r\n * @{\r\n */\r\n#define TIM_EVENTSOURCE_UPDATE TIM_EGR_UG /*!< Reinitialize the counter and generates an update of the registers */\r\n#define TIM_EVENTSOURCE_CC1 TIM_EGR_CC1G /*!< A capture/compare event is generated on channel 1 */\r\n#define TIM_EVENTSOURCE_CC2 TIM_EGR_CC2G /*!< A capture/compare event is generated on channel 2 */\r\n#define TIM_EVENTSOURCE_CC3 TIM_EGR_CC3G /*!< A capture/compare event is generated on channel 3 */\r\n#define TIM_EVENTSOURCE_CC4 TIM_EGR_CC4G /*!< A capture/compare event is generated on channel 4 */\r\n#define TIM_EVENTSOURCE_COM TIM_EGR_COMG /*!< A commutation event is generated */\r\n#define TIM_EVENTSOURCE_TRIGGER TIM_EGR_TG /*!< A trigger event is generated */\r\n#define TIM_EVENTSOURCE_BREAK TIM_EGR_BG /*!< A break event is generated */\r\n#define TIM_EVENTSOURCE_BREAK2 TIM_EGR_B2G /*!< A break 2 event is generated */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Channel_Polarity TIM Input Channel polarity\r\n * @{\r\n */\r\n#define TIM_INPUTCHANNELPOLARITY_RISING 0x00000000U /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_FALLING TIM_CCER_CC1P /*!< Polarity for TIx source */\r\n#define TIM_INPUTCHANNELPOLARITY_BOTHEDGE (TIM_CCER_CC1P | TIM_CCER_CC1NP) /*!< Polarity for TIx source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Polarity TIM ETR Polarity\r\n * @{\r\n */\r\n#define TIM_ETRPOLARITY_INVERTED TIM_SMCR_ETP /*!< Polarity for ETR source */\r\n#define TIM_ETRPOLARITY_NONINVERTED 0x00000000U /*!< Polarity for ETR source */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ETR_Prescaler TIM ETR Prescaler\r\n * @{\r\n */\r\n#define TIM_ETRPRESCALER_DIV1 0x00000000U /*!< No prescaler is used */\r\n#define TIM_ETRPRESCALER_DIV2 TIM_SMCR_ETPS_0 /*!< ETR input source is divided by 2 */\r\n#define TIM_ETRPRESCALER_DIV4 TIM_SMCR_ETPS_1 /*!< ETR input source is divided by 4 */\r\n#define TIM_ETRPRESCALER_DIV8 TIM_SMCR_ETPS /*!< ETR input source is divided by 8 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Counter_Mode TIM Counter Mode\r\n * @{\r\n */\r\n#define TIM_COUNTERMODE_UP 0x00000000U /*!< Counter used as up-counter */\r\n#define TIM_COUNTERMODE_DOWN TIM_CR1_DIR /*!< Counter used as down-counter */\r\n#define TIM_COUNTERMODE_CENTERALIGNED1 TIM_CR1_CMS_0 /*!< Center-aligned mode 1 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED2 TIM_CR1_CMS_1 /*!< Center-aligned mode 2 */\r\n#define TIM_COUNTERMODE_CENTERALIGNED3 TIM_CR1_CMS /*!< Center-aligned mode 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Update_Interrupt_Flag_Remap TIM Update Interrupt Flag Remap\r\n * @{\r\n */\r\n#define TIM_UIFREMAP_DISABLE 0x00000000U /*!< Update interrupt flag remap disabled */\r\n#define TIM_UIFREMAP_ENABLE TIM_CR1_UIFREMAP /*!< Update interrupt flag remap enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClockDivision TIM Clock Division\r\n * @{\r\n */\r\n#define TIM_CLOCKDIVISION_DIV1 0x00000000U /*!< Clock division: tDTS=tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV2 TIM_CR1_CKD_0 /*!< Clock division: tDTS=2*tCK_INT */\r\n#define TIM_CLOCKDIVISION_DIV4 TIM_CR1_CKD_1 /*!< Clock division: tDTS=4*tCK_INT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_State TIM Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTSTATE_DISABLE 0x00000000U /*!< Capture/Compare 1 output disabled */\r\n#define TIM_OUTPUTSTATE_ENABLE TIM_CCER_CC1E /*!< Capture/Compare 1 output enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AutoReloadPreload TIM Auto-Reload Preload\r\n * @{\r\n */\r\n#define TIM_AUTORELOAD_PRELOAD_DISABLE 0x00000000U /*!< TIMx_ARR register is not buffered */\r\n#define TIM_AUTORELOAD_PRELOAD_ENABLE TIM_CR1_ARPE /*!< TIMx_ARR register is buffered */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Fast_State TIM Output Fast State\r\n * @{\r\n */\r\n#define TIM_OCFAST_DISABLE 0x00000000U /*!< Output Compare fast disable */\r\n#define TIM_OCFAST_ENABLE TIM_CCMR1_OC1FE /*!< Output Compare fast enable */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_State TIM Complementary Output Compare State\r\n * @{\r\n */\r\n#define TIM_OUTPUTNSTATE_DISABLE 0x00000000U /*!< OCxN is disabled */\r\n#define TIM_OUTPUTNSTATE_ENABLE TIM_CCER_CC1NE /*!< OCxN is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Polarity TIM Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCPOLARITY_HIGH 0x00000000U /*!< Capture/Compare output polarity */\r\n#define TIM_OCPOLARITY_LOW TIM_CCER_CC1P /*!< Capture/Compare output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Polarity TIM Complementary Output Compare Polarity\r\n * @{\r\n */\r\n#define TIM_OCNPOLARITY_HIGH 0x00000000U /*!< Capture/Compare complementary output polarity */\r\n#define TIM_OCNPOLARITY_LOW TIM_CCER_CC1NP /*!< Capture/Compare complementary output polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_Idle_State TIM Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCIDLESTATE_SET TIM_CR2_OIS1 /*!< Output Idle state: OCx=1 when MOE=0 */\r\n#define TIM_OCIDLESTATE_RESET 0x00000000U /*!< Output Idle state: OCx=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_N_Idle_State TIM Complementary Output Compare Idle State\r\n * @{\r\n */\r\n#define TIM_OCNIDLESTATE_SET TIM_CR2_OIS1N /*!< Complementary output Idle state: OCxN=1 when MOE=0 */\r\n#define TIM_OCNIDLESTATE_RESET 0x00000000U /*!< Complementary output Idle state: OCxN=0 when MOE=0 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Polarity TIM Input Capture Polarity\r\n * @{\r\n */\r\n#define TIM_ICPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Capture triggered by rising edge on timer input */\r\n#define TIM_ICPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Capture triggered by falling edge on timer input */\r\n#define TIM_ICPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Capture triggered by both rising and falling edges on timer input*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Input_Polarity TIM Encoder Input Polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINPUTPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Encoder input with rising edge polarity */\r\n#define TIM_ENCODERINPUTPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Encoder input with falling edge polarity */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Selection TIM Input Capture Selection\r\n * @{\r\n */\r\n#define TIM_ICSELECTION_DIRECTTI TIM_CCMR1_CC1S_0 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC1, IC2, IC3 or IC4, respectively */\r\n#define TIM_ICSELECTION_INDIRECTTI TIM_CCMR1_CC1S_1 /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to IC2, IC1, IC4 or IC3, respectively */\r\n#define TIM_ICSELECTION_TRC TIM_CCMR1_CC1S /*!< TIM Input 1, 2, 3 or 4 is selected to be connected to TRC */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Input_Capture_Prescaler TIM Input Capture Prescaler\r\n * @{\r\n */\r\n#define TIM_ICPSC_DIV1 0x00000000U /*!< Capture performed each time an edge is detected on the capture input */\r\n#define TIM_ICPSC_DIV2 TIM_CCMR1_IC1PSC_0 /*!< Capture performed once every 2 events */\r\n#define TIM_ICPSC_DIV4 TIM_CCMR1_IC1PSC_1 /*!< Capture performed once every 4 events */\r\n#define TIM_ICPSC_DIV8 TIM_CCMR1_IC1PSC /*!< Capture performed once every 8 events */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_One_Pulse_Mode TIM One Pulse Mode\r\n * @{\r\n */\r\n#define TIM_OPMODE_SINGLE TIM_CR1_OPM /*!< Counter stops counting at the next update event */\r\n#define TIM_OPMODE_REPETITIVE 0x00000000U /*!< Counter is not stopped at update event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Encoder_Mode TIM Encoder Mode\r\n * @{\r\n */\r\n#define TIM_ENCODERMODE_TI1 TIM_SMCR_SMS_0 /*!< Quadrature encoder mode 1, x2 mode, counts up/down on TI1FP1 edge depending on TI2FP2 level */\r\n#define TIM_ENCODERMODE_TI2 TIM_SMCR_SMS_1 /*!< Quadrature encoder mode 2, x2 mode, counts up/down on TI2FP2 edge depending on TI1FP1 level. */\r\n#define TIM_ENCODERMODE_TI12 (TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode 3, x4 mode, counts up/down on both TI1FP1 and TI2FP2 edges depending on the level of the other input. */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1) /*!< Encoder mode: Clock plus direction, x2 mode */\r\n#define TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Encoder mode: Clock plus direction, x1 mode, TI2FP2 edge sensitivity is set by CC2P */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2) /*!< Encoder mode: Directional Clock, x2 mode */\r\n#define TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Encoder mode: Directional Clock, x1 mode, TI1FP1 and TI2FP2 edge sensitivity is set by CC1P and CC2P */\r\n#define TIM_ENCODERMODE_X1_TI1 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Quadrature encoder mode: x1 mode, counting on TI1FP1 edges only, edge sensitivity is set by CC1P */\r\n#define TIM_ENCODERMODE_X1_TI2 (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< Quadrature encoder mode: x1 mode, counting on TI2FP2 edges only, edge sensitivity is set by CC1P */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Interrupt_definition TIM interrupt Definition\r\n * @{\r\n */\r\n#define TIM_IT_UPDATE TIM_DIER_UIE /*!< Update interrupt */\r\n#define TIM_IT_CC1 TIM_DIER_CC1IE /*!< Capture/Compare 1 interrupt */\r\n#define TIM_IT_CC2 TIM_DIER_CC2IE /*!< Capture/Compare 2 interrupt */\r\n#define TIM_IT_CC3 TIM_DIER_CC3IE /*!< Capture/Compare 3 interrupt */\r\n#define TIM_IT_CC4 TIM_DIER_CC4IE /*!< Capture/Compare 4 interrupt */\r\n#define TIM_IT_COM TIM_DIER_COMIE /*!< Commutation interrupt */\r\n#define TIM_IT_TRIGGER TIM_DIER_TIE /*!< Trigger interrupt */\r\n#define TIM_IT_BREAK TIM_DIER_BIE /*!< Break interrupt */\r\n#define TIM_IT_IDX TIM_DIER_IDXIE /*!< Index interrupt */\r\n#define TIM_IT_DIR TIM_DIER_DIRIE /*!< Direction change interrupt */\r\n#define TIM_IT_IERR TIM_DIER_IERRIE /*!< Index error interrupt */\r\n#define TIM_IT_TERR TIM_DIER_TERRIE /*!< Transition error interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Commutation_Source TIM Commutation Source\r\n * @{\r\n */\r\n#define TIM_COMMUTATION_TRGI TIM_CR2_CCUS /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit or when an rising edge occurs on trigger input */\r\n#define TIM_COMMUTATION_SOFTWARE 0x00000000U /*!< When Capture/compare control bits are preloaded, they are updated by setting the COMG bit */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_sources TIM DMA Sources\r\n * @{\r\n */\r\n#define TIM_DMA_UPDATE TIM_DIER_UDE /*!< DMA request is triggered by the update event */\r\n#define TIM_DMA_CC1 TIM_DIER_CC1DE /*!< DMA request is triggered by the capture/compare macth 1 event */\r\n#define TIM_DMA_CC2 TIM_DIER_CC2DE /*!< DMA request is triggered by the capture/compare macth 2 event event */\r\n#define TIM_DMA_CC3 TIM_DIER_CC3DE /*!< DMA request is triggered by the capture/compare macth 3 event event */\r\n#define TIM_DMA_CC4 TIM_DIER_CC4DE /*!< DMA request is triggered by the capture/compare macth 4 event event */\r\n#define TIM_DMA_COM TIM_DIER_COMDE /*!< DMA request is triggered by the commutation event */\r\n#define TIM_DMA_TRIGGER TIM_DIER_TDE /*!< DMA request is triggered by the trigger event */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Flag_definition TIM Flag Definition\r\n * @{\r\n */\r\n#define TIM_FLAG_UPDATE TIM_SR_UIF /*!< Update interrupt flag */\r\n#define TIM_FLAG_CC1 TIM_SR_CC1IF /*!< Capture/Compare 1 interrupt flag */\r\n#define TIM_FLAG_CC2 TIM_SR_CC2IF /*!< Capture/Compare 2 interrupt flag */\r\n#define TIM_FLAG_CC3 TIM_SR_CC3IF /*!< Capture/Compare 3 interrupt flag */\r\n#define TIM_FLAG_CC4 TIM_SR_CC4IF /*!< Capture/Compare 4 interrupt flag */\r\n#define TIM_FLAG_CC5 TIM_SR_CC5IF /*!< Capture/Compare 5 interrupt flag */\r\n#define TIM_FLAG_CC6 TIM_SR_CC6IF /*!< Capture/Compare 6 interrupt flag */\r\n#define TIM_FLAG_COM TIM_SR_COMIF /*!< Commutation interrupt flag */\r\n#define TIM_FLAG_TRIGGER TIM_SR_TIF /*!< Trigger interrupt flag */\r\n#define TIM_FLAG_BREAK TIM_SR_BIF /*!< Break interrupt flag */\r\n#define TIM_FLAG_BREAK2 TIM_SR_B2IF /*!< Break 2 interrupt flag */\r\n#define TIM_FLAG_SYSTEM_BREAK TIM_SR_SBIF /*!< System Break interrupt flag */\r\n#define TIM_FLAG_CC1OF TIM_SR_CC1OF /*!< Capture 1 overcapture flag */\r\n#define TIM_FLAG_CC2OF TIM_SR_CC2OF /*!< Capture 2 overcapture flag */\r\n#define TIM_FLAG_CC3OF TIM_SR_CC3OF /*!< Capture 3 overcapture flag */\r\n#define TIM_FLAG_CC4OF TIM_SR_CC4OF /*!< Capture 4 overcapture flag */\r\n#define TIM_FLAG_IDX TIM_SR_IDXF /*!< Encoder index flag */\r\n#define TIM_FLAG_DIR TIM_SR_DIRF /*!< Direction change flag */\r\n#define TIM_FLAG_IERR TIM_SR_IERRF /*!< Index error flag */\r\n#define TIM_FLAG_TERR TIM_SR_TERRF /*!< Transition error flag */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Channel TIM Channel\r\n * @{\r\n */\r\n#define TIM_CHANNEL_1 0x00000000U /*!< Capture/compare channel 1 identifier */\r\n#define TIM_CHANNEL_2 0x00000004U /*!< Capture/compare channel 2 identifier */\r\n#define TIM_CHANNEL_3 0x00000008U /*!< Capture/compare channel 3 identifier */\r\n#define TIM_CHANNEL_4 0x0000000CU /*!< Capture/compare channel 4 identifier */\r\n#define TIM_CHANNEL_5 0x00000010U /*!< Compare channel 5 identifier */\r\n#define TIM_CHANNEL_6 0x00000014U /*!< Compare channel 6 identifier */\r\n#define TIM_CHANNEL_ALL 0x0000003CU /*!< Global Capture/compare channel identifier */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Source TIM Clock Source\r\n * @{\r\n */\r\n#define TIM_CLOCKSOURCE_ETRMODE2 TIM_SMCR_ETPS_1 /*!< External clock source mode 2 */\r\n#define TIM_CLOCKSOURCE_INTERNAL TIM_SMCR_ETPS_0 /*!< Internal clock source */\r\n#define TIM_CLOCKSOURCE_ITR0 TIM_TS_ITR0 /*!< External clock source mode 1 (ITR0) */\r\n#define TIM_CLOCKSOURCE_ITR1 TIM_TS_ITR1 /*!< External clock source mode 1 (ITR1) */\r\n#define TIM_CLOCKSOURCE_ITR2 TIM_TS_ITR2 /*!< External clock source mode 1 (ITR2) */\r\n#define TIM_CLOCKSOURCE_ITR3 TIM_TS_ITR3 /*!< External clock source mode 1 (ITR3) */\r\n#define TIM_CLOCKSOURCE_TI1ED TIM_TS_TI1F_ED /*!< External clock source mode 1 (TTI1FP1 + edge detect.) */\r\n#define TIM_CLOCKSOURCE_TI1 TIM_TS_TI1FP1 /*!< External clock source mode 1 (TTI1FP1) */\r\n#define TIM_CLOCKSOURCE_TI2 TIM_TS_TI2FP2 /*!< External clock source mode 1 (TTI2FP2) */\r\n#define TIM_CLOCKSOURCE_ETRMODE1 TIM_TS_ETRF /*!< External clock source mode 1 (ETRF) */\r\n#if defined (TIM5)\r\n#define TIM_CLOCKSOURCE_ITR4 TIM_TS_ITR4 /*!< External clock source mode 1 (ITR4) */\r\n#endif /* TIM5 */\r\n#define TIM_CLOCKSOURCE_ITR5 TIM_TS_ITR5 /*!< External clock source mode 1 (ITR5) */\r\n#define TIM_CLOCKSOURCE_ITR6 TIM_TS_ITR6 /*!< External clock source mode 1 (ITR6) */\r\n#define TIM_CLOCKSOURCE_ITR7 TIM_TS_ITR7 /*!< External clock source mode 1 (ITR7) */\r\n#define TIM_CLOCKSOURCE_ITR8 TIM_TS_ITR8 /*!< External clock source mode 1 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_CLOCKSOURCE_ITR9 TIM_TS_ITR9 /*!< External clock source mode 1 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_CLOCKSOURCE_ITR10 TIM_TS_ITR10 /*!< External clock source mode 1 (ITR10) */\r\n#define TIM_CLOCKSOURCE_ITR11 TIM_TS_ITR11 /*!< External clock source mode 1 (ITR11) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Polarity TIM Clock Polarity\r\n * @{\r\n */\r\n#define TIM_CLOCKPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx clock sources */\r\n#define TIM_CLOCKPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIx clock sources */\r\n#define TIM_CLOCKPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIx clock sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Clock_Prescaler TIM Clock Prescaler\r\n * @{\r\n */\r\n#define TIM_CLOCKPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLOCKPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Clock: Capture performed once every 2 events. */\r\n#define TIM_CLOCKPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Clock: Capture performed once every 4 events. */\r\n#define TIM_CLOCKPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Clock: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Polarity TIM Clear Input Polarity\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_CLEARINPUTPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_ClearInput_Prescaler TIM Clear Input Prescaler\r\n * @{\r\n */\r\n#define TIM_CLEARINPUTPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_CLEARINPUTPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_CLEARINPUTPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSR_Off_State_Selection_for_Run_mode_state TIM OSSR OffState Selection for Run mode state\r\n * @{\r\n */\r\n#define TIM_OSSR_ENABLE TIM_BDTR_OSSR /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSR_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_OSSI_Off_State_Selection_for_Idle_mode_state TIM OSSI OffState Selection for Idle mode state\r\n * @{\r\n */\r\n#define TIM_OSSI_ENABLE TIM_BDTR_OSSI /*!< When inactive, OC/OCN outputs are enabled (still controlled by the timer) */\r\n#define TIM_OSSI_DISABLE 0x00000000U /*!< When inactive, OC/OCN outputs are disabled (not controlled any longer by the timer) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Lock_level TIM Lock level\r\n * @{\r\n */\r\n#define TIM_LOCKLEVEL_OFF 0x00000000U /*!< LOCK OFF */\r\n#define TIM_LOCKLEVEL_1 TIM_BDTR_LOCK_0 /*!< LOCK Level 1 */\r\n#define TIM_LOCKLEVEL_2 TIM_BDTR_LOCK_1 /*!< LOCK Level 2 */\r\n#define TIM_LOCKLEVEL_3 TIM_BDTR_LOCK /*!< LOCK Level 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_enable_disable TIM Break Input Enable\r\n * @{\r\n */\r\n#define TIM_BREAK_ENABLE TIM_BDTR_BKE /*!< Break input BRK is enabled */\r\n#define TIM_BREAK_DISABLE 0x00000000U /*!< Break input BRK is disabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Polarity TIM Break Input Polarity\r\n * @{\r\n */\r\n#define TIM_BREAKPOLARITY_LOW 0x00000000U /*!< Break input BRK is active low */\r\n#define TIM_BREAKPOLARITY_HIGH TIM_BDTR_BKP /*!< Break input BRK is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_Input_AF_Mode TIM Break Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK_AFMODE_INPUT 0x00000000U /*!< Break input BRK in input mode */\r\n#define TIM_BREAK_AFMODE_BIDIRECTIONAL TIM_BDTR_BKBID /*!< Break input BRK in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_enable_disable TIM Break input 2 Enable\r\n * @{\r\n */\r\n#define TIM_BREAK2_DISABLE 0x00000000U /*!< Break input BRK2 is disabled */\r\n#define TIM_BREAK2_ENABLE TIM_BDTR_BK2E /*!< Break input BRK2 is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Polarity TIM Break Input 2 Polarity\r\n * @{\r\n */\r\n#define TIM_BREAK2POLARITY_LOW 0x00000000U /*!< Break input BRK2 is active low */\r\n#define TIM_BREAK2POLARITY_HIGH TIM_BDTR_BK2P /*!< Break input BRK2 is active high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break2_Input_AF_Mode TIM Break2 Input Alternate Function Mode\r\n * @{\r\n */\r\n#define TIM_BREAK2_AFMODE_INPUT 0x00000000U /*!< Break2 input BRK2 in input mode */\r\n#define TIM_BREAK2_AFMODE_BIDIRECTIONAL TIM_BDTR_BK2BID /*!< Break2 input BRK2 in bidirectional mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_AOE_Bit_Set_Reset TIM Automatic Output Enable\r\n * @{\r\n */\r\n#define TIM_AUTOMATICOUTPUT_DISABLE 0x00000000U /*!< MOE can be set only by software */\r\n#define TIM_AUTOMATICOUTPUT_ENABLE TIM_BDTR_AOE /*!< MOE can be set by software or automatically at the next update event (if none of the break inputs BRK and BRK2 is active) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Group_Channel5 TIM Group Channel 5 and Channel 1, 2 or 3\r\n * @{\r\n */\r\n#define TIM_GROUPCH5_NONE 0x00000000U /*!< No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC */\r\n#define TIM_GROUPCH5_OC1REFC TIM_CCR5_GC5C1 /*!< OC1REFC is the logical AND of OC1REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC2REFC TIM_CCR5_GC5C2 /*!< OC2REFC is the logical AND of OC2REFC and OC5REF */\r\n#define TIM_GROUPCH5_OC3REFC TIM_CCR5_GC5C3 /*!< OC3REFC is the logical AND of OC3REFC and OC5REF */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection TIM Master Mode Selection\r\n * @{\r\n */\r\n#define TIM_TRGO_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_ENABLE TIM_CR2_MMS_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO) */\r\n#define TIM_TRGO_UPDATE TIM_CR2_MMS_1 /*!< Update event is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1 (TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC1REF TIM_CR2_MMS_2 /*!< OC1REF signal is used as trigger output (TRGO) */\r\n#define TIM_TRGO_OC2REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_0) /*!< OC2REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC3REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1) /*!< OC3REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_OC4REF (TIM_CR2_MMS_2 | TIM_CR2_MMS_1 | TIM_CR2_MMS_0) /*!< OC4REF signal is used as trigger output(TRGO) */\r\n#define TIM_TRGO_ENCODER_CLK TIM_CR2_MMS_3 /*!< Encoder clock is used as trigger output(TRGO) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Mode_Selection_2 TIM Master Mode Selection 2 (TRGO2)\r\n * @{\r\n */\r\n#define TIM_TRGO2_RESET 0x00000000U /*!< TIMx_EGR.UG bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_ENABLE TIM_CR2_MMS2_0 /*!< TIMx_CR1.CEN bit is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_UPDATE TIM_CR2_MMS2_1 /*!< Update event is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1 (TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< Capture or a compare match 1 is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC1REF TIM_CR2_MMS2_2 /*!< OC1REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC2REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC2REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC3REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1) /*!< OC3REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF (TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC4REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC5REF TIM_CR2_MMS2_3 /*!< OC5REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC6REF (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_0) /*!< OC6REF signal is used as trigger output (TRGO2) */\r\n#define TIM_TRGO2_OC4REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1) /*!< OC4REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC6REF_RISINGFALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC6REF rising or falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2) /*!< OC4REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_0) /*!< OC4REF rising or OC6REF falling edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_RISING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 |TIM_CR2_MMS2_1) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n#define TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING (TIM_CR2_MMS2_3 | TIM_CR2_MMS2_2 | TIM_CR2_MMS2_1 | TIM_CR2_MMS2_0) /*!< OC5REF or OC6REF rising edges generate pulses on TRGO2 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Master_Slave_Mode TIM Master/Slave Mode\r\n * @{\r\n */\r\n#define TIM_MASTERSLAVEMODE_ENABLE TIM_SMCR_MSM /*!< No action */\r\n#define TIM_MASTERSLAVEMODE_DISABLE 0x00000000U /*!< Master/slave mode is selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Slave_Mode TIM Slave mode\r\n * @{\r\n */\r\n#define TIM_SLAVEMODE_DISABLE 0x00000000U /*!< Slave mode disabled */\r\n#define TIM_SLAVEMODE_RESET TIM_SMCR_SMS_2 /*!< Reset Mode */\r\n#define TIM_SLAVEMODE_GATED (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_0) /*!< Gated Mode */\r\n#define TIM_SLAVEMODE_TRIGGER (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1) /*!< Trigger Mode */\r\n#define TIM_SLAVEMODE_EXTERNAL1 (TIM_SMCR_SMS_2 | TIM_SMCR_SMS_1 | TIM_SMCR_SMS_0) /*!< External Clock Mode 1 */\r\n#define TIM_SLAVEMODE_COMBINED_RESETTRIGGER TIM_SMCR_SMS_3 /*!< Combined reset + trigger mode */\r\n#define TIM_SLAVEMODE_COMBINED_GATEDRESET (TIM_SMCR_SMS_3 | TIM_SMCR_SMS_0) /*!< Combined gated + reset mode */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Output_Compare_and_PWM_modes TIM Output Compare and PWM Modes\r\n * @{\r\n */\r\n#define TIM_OCMODE_TIMING 0x00000000U /*!< Frozen */\r\n#define TIM_OCMODE_ACTIVE TIM_CCMR1_OC1M_0 /*!< Set channel to active level on match */\r\n#define TIM_OCMODE_INACTIVE TIM_CCMR1_OC1M_1 /*!< Set channel to inactive level on match */\r\n#define TIM_OCMODE_TOGGLE (TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< Toggle */\r\n#define TIM_OCMODE_PWM1 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1) /*!< PWM mode 1 */\r\n#define TIM_OCMODE_PWM2 (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_0) /*!< PWM mode 2 */\r\n#define TIM_OCMODE_FORCED_ACTIVE (TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_0) /*!< Force active level */\r\n#define TIM_OCMODE_FORCED_INACTIVE TIM_CCMR1_OC1M_2 /*!< Force inactive level */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM1 TIM_CCMR1_OC1M_3 /*!< Retrigerrable OPM mode 1 */\r\n#define TIM_OCMODE_RETRIGERRABLE_OPM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0) /*!< Retrigerrable OPM mode 2 */\r\n#define TIM_OCMODE_COMBINED_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 1 */\r\n#define TIM_OCMODE_COMBINED_PWM2 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_0 | TIM_CCMR1_OC1M_2) /*!< Combined PWM mode 2 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM1 (TIM_CCMR1_OC1M_3 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2) /*!< Asymmetric PWM mode 1 */\r\n#define TIM_OCMODE_ASSYMETRIC_PWM2 TIM_CCMR1_OC1M /*!< Asymmetric PWM mode 2 */\r\n#define TIM_OCMODE_PULSE_ON_COMPARE (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1) /*!< Pulse on compare (CH3&CH4 only) */\r\n#define TIM_OCMODE_DIRECTION_OUTPUT (TIM_CCMR2_OC3M_3 | TIM_CCMR2_OC3M_1 | TIM_CCMR2_OC3M_0) /*!< Direction output (CH3&CH4 only) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Selection TIM Trigger Selection\r\n * @{\r\n */\r\n#define TIM_TS_ITR0 0x00000000U /*!< Internal Trigger 0 (ITR0) */\r\n#define TIM_TS_ITR1 TIM_SMCR_TS_0 /*!< Internal Trigger 1 (ITR1) */\r\n#define TIM_TS_ITR2 TIM_SMCR_TS_1 /*!< Internal Trigger 2 (ITR2) */\r\n#define TIM_TS_ITR3 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1) /*!< Internal Trigger 3 (ITR3) */\r\n#define TIM_TS_TI1F_ED TIM_SMCR_TS_2 /*!< TI1 Edge Detector (TI1F_ED) */\r\n#define TIM_TS_TI1FP1 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 1 (TI1FP1) */\r\n#define TIM_TS_TI2FP2 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered Timer Input 2 (TI2FP2) */\r\n#define TIM_TS_ETRF (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2) /*!< Filtered External Trigger input (ETRF) */\r\n#if defined (TIM5)\r\n#define TIM_TS_ITR4 TIM_SMCR_TS_3 /*!< Internal Trigger 4 (ITR9) */\r\n#endif /* TIM5 */\r\n#define TIM_TS_ITR5 (TIM_SMCR_TS_0 | TIM_SMCR_TS_3) /*!< Internal Trigger 5 (ITR5) */\r\n#define TIM_TS_ITR6 (TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 6 (ITR6) */\r\n#define TIM_TS_ITR7 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_3) /*!< Internal Trigger 7 (ITR7) */\r\n#define TIM_TS_ITR8 (TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 8 (ITR8) */\r\n#if defined (TIM20)\r\n#define TIM_TS_ITR9 (TIM_SMCR_TS_0 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 9 (ITR9) */\r\n#endif /* TIM20 */\r\n#define TIM_TS_ITR10 (TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 10 (ITR10) */\r\n#define TIM_TS_ITR11 (TIM_SMCR_TS_0 | TIM_SMCR_TS_1 | TIM_SMCR_TS_2 | TIM_SMCR_TS_3) /*!< Internal Trigger 11 (ITR11) */\r\n#define TIM_TS_NONE 0xFFFFFFFFU /*!< No trigger selected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Polarity TIM Trigger Polarity\r\n * @{\r\n */\r\n#define TIM_TRIGGERPOLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx trigger sources */\r\n#define TIM_TRIGGERPOLARITY_RISING TIM_INPUTCHANNELPOLARITY_RISING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_FALLING TIM_INPUTCHANNELPOLARITY_FALLING /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n#define TIM_TRIGGERPOLARITY_BOTHEDGE TIM_INPUTCHANNELPOLARITY_BOTHEDGE /*!< Polarity for TIxFPx or TI1_ED trigger sources */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Trigger_Prescaler TIM Trigger Prescaler\r\n * @{\r\n */\r\n#define TIM_TRIGGERPRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_TRIGGERPRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR Trigger: Capture performed once every 2 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR Trigger: Capture performed once every 4 events. */\r\n#define TIM_TRIGGERPRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR Trigger: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_TI1_Selection TIM TI1 Input Selection\r\n * @{\r\n */\r\n#define TIM_TI1SELECTION_CH1 0x00000000U /*!< The TIMx_CH1 pin is connected to TI1 input */\r\n#define TIM_TI1SELECTION_XORCOMBINATION TIM_CR2_TI1S /*!< The TIMx_CH1, CH2 and CH3 pins are connected to the TI1 input (XOR combination) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_DMA_Burst_Length TIM DMA Burst Length\r\n * @{\r\n */\r\n#define TIM_DMABURSTLENGTH_1TRANSFER 0x00000000U /*!< The transfer is done to 1 register starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_2TRANSFERS 0x00000100U /*!< The transfer is done to 2 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_3TRANSFERS 0x00000200U /*!< The transfer is done to 3 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_4TRANSFERS 0x00000300U /*!< The transfer is done to 4 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_5TRANSFERS 0x00000400U /*!< The transfer is done to 5 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_6TRANSFERS 0x00000500U /*!< The transfer is done to 6 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_7TRANSFERS 0x00000600U /*!< The transfer is done to 7 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_8TRANSFERS 0x00000700U /*!< The transfer is done to 8 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_9TRANSFERS 0x00000800U /*!< The transfer is done to 9 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_10TRANSFERS 0x00000900U /*!< The transfer is done to 10 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_11TRANSFERS 0x00000A00U /*!< The transfer is done to 11 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_12TRANSFERS 0x00000B00U /*!< The transfer is done to 12 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_13TRANSFERS 0x00000C00U /*!< The transfer is done to 13 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_14TRANSFERS 0x00000D00U /*!< The transfer is done to 14 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_15TRANSFERS 0x00000E00U /*!< The transfer is done to 15 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_16TRANSFERS 0x00000F00U /*!< The transfer is done to 16 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_17TRANSFERS 0x00001000U /*!< The transfer is done to 17 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_18TRANSFERS 0x00001100U /*!< The transfer is done to 18 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_19TRANSFERS 0x00001200U /*!< The transfer is done to 19 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_20TRANSFERS 0x00001300U /*!< The transfer is done to 20 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_21TRANSFERS 0x00001400U /*!< The transfer is done to 21 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_22TRANSFERS 0x00001500U /*!< The transfer is done to 22 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_23TRANSFERS 0x00001600U /*!< The transfer is done to 23 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_24TRANSFERS 0x00001700U /*!< The transfer is done to 24 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_25TRANSFERS 0x00001800U /*!< The transfer is done to 25 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n#define TIM_DMABURSTLENGTH_26TRANSFERS 0x00001900U /*!< The transfer is done to 26 registers starting from TIMx_CR1 + TIMx_DCR.DBA */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Handle_index TIM DMA Handle Index\r\n * @{\r\n */\r\n#define TIM_DMA_ID_UPDATE ((uint16_t) 0x0000) /*!< Index of the DMA handle used for Update DMA requests */\r\n#define TIM_DMA_ID_CC1 ((uint16_t) 0x0001) /*!< Index of the DMA handle used for Capture/Compare 1 DMA requests */\r\n#define TIM_DMA_ID_CC2 ((uint16_t) 0x0002) /*!< Index of the DMA handle used for Capture/Compare 2 DMA requests */\r\n#define TIM_DMA_ID_CC3 ((uint16_t) 0x0003) /*!< Index of the DMA handle used for Capture/Compare 3 DMA requests */\r\n#define TIM_DMA_ID_CC4 ((uint16_t) 0x0004) /*!< Index of the DMA handle used for Capture/Compare 4 DMA requests */\r\n#define TIM_DMA_ID_COMMUTATION ((uint16_t) 0x0005) /*!< Index of the DMA handle used for Commutation DMA requests */\r\n#define TIM_DMA_ID_TRIGGER ((uint16_t) 0x0006) /*!< Index of the DMA handle used for Trigger DMA requests */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup Channel_CC_State TIM Capture/Compare Channel State\r\n * @{\r\n */\r\n#define TIM_CCx_ENABLE 0x00000001U /*!< Input or output channel is enabled */\r\n#define TIM_CCx_DISABLE 0x00000000U /*!< Input or output channel is disabled */\r\n#define TIM_CCxN_ENABLE 0x00000004U /*!< Complementary output channel is enabled */\r\n#define TIM_CCxN_DISABLE 0x00000000U /*!< Complementary output channel is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Break_System TIM Break System\r\n * @{\r\n */\r\n#define TIM_BREAK_SYSTEM_ECC SYSCFG_CFGR2_ECCL /*!< Enables and locks the ECC error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_PVD SYSCFG_CFGR2_PVDL /*!< Enables and locks the PVD connection with TIM1/8/15/16/17/20 Break Input and also the PVDE and PLS bits of the Power Control Interface */\r\n#define TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR SYSCFG_CFGR2_SPL /*!< Enables and locks the SRAM_PARITY error signal with Break Input of TIM1/8/15/16/17/20 */\r\n#define TIM_BREAK_SYSTEM_LOCKUP SYSCFG_CFGR2_CLL /*!< Enables and locks the LOCKUP output of CortexM4 with Break Input of TIM1/8/15/16/17/20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macros -----------------------------------------------------------*/\r\n/** @defgroup TIM_Exported_Macros TIM Exported Macros\r\n * @{\r\n */\r\n\r\n/** @brief Reset TIM handle state.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\n */\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n (__HANDLE__)->Base_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Base_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->IC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OC_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspInitCallback = NULL; \\\r\n (__HANDLE__)->PWM_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspInitCallback = NULL; \\\r\n (__HANDLE__)->OnePulse_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspInitCallback = NULL; \\\r\n (__HANDLE__)->Encoder_MspDeInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspInitCallback = NULL; \\\r\n (__HANDLE__)->HallSensor_MspDeInitCallback = NULL; \\\r\n } while(0)\r\n#else\r\n#define __HAL_TIM_RESET_HANDLE_STATE(__HANDLE__) do { \\\r\n (__HANDLE__)->State = HAL_TIM_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[4] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelState[5] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[0] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[1] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[2] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->ChannelNState[3] = HAL_TIM_CHANNEL_STATE_RESET; \\\r\n (__HANDLE__)->DMABurstState = HAL_DMA_BURST_STATE_RESET; \\\r\n } while(0)\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @brief Enable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|=(TIM_CR1_CEN))\r\n\r\n/**\r\n * @brief Enable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_MOE_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->BDTR|=(TIM_BDTR_MOE))\r\n\r\n/**\r\n * @brief Disable the TIM peripheral.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->CR1 &= ~(TIM_CR1_CEN); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled only if all the CCx and CCxN channels have been\r\n * disabled\r\n */\r\n#define __HAL_TIM_MOE_DISABLE(__HANDLE__) \\\r\n do { \\\r\n if (((__HANDLE__)->Instance->CCER & TIM_CCER_CCxE_MASK) == 0UL) \\\r\n { \\\r\n if(((__HANDLE__)->Instance->CCER & TIM_CCER_CCxNE_MASK) == 0UL) \\\r\n { \\\r\n (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE); \\\r\n } \\\r\n } \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Disable the TIM main Output.\r\n * @param __HANDLE__ TIM handle\r\n * @retval None\r\n * @note The Main Output Enable of a timer instance is disabled unconditionally\r\n */\r\n#define __HAL_TIM_MOE_DISABLE_UNCONDITIONALLY(__HANDLE__) (__HANDLE__)->Instance->BDTR &= ~(TIM_BDTR_MOE)\r\n\r\n/** @brief Enable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER |= (__INTERRUPT__))\r\n\r\n/** @brief Disable the specified TIM interrupt.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->DIER &= ~(__INTERRUPT__))\r\n\r\n/** @brief Enable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to enable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER |= (__DMA__))\r\n\r\n/** @brief Disable the specified DMA request.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __DMA__ specifies the TIM DMA request to disable.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: Update DMA request\r\n * @arg TIM_DMA_CC1: Capture/Compare 1 DMA request\r\n * @arg TIM_DMA_CC2: Capture/Compare 2 DMA request\r\n * @arg TIM_DMA_CC3: Capture/Compare 3 DMA request\r\n * @arg TIM_DMA_CC4: Capture/Compare 4 DMA request\r\n * @arg TIM_DMA_COM: Commutation DMA request\r\n * @arg TIM_DMA_TRIGGER: Trigger DMA request\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_DMA(__HANDLE__, __DMA__) ((__HANDLE__)->Instance->DIER &= ~(__DMA__))\r\n\r\n/** @brief Check whether the specified TIM interrupt flag is set or not.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_GET_FLAG(__HANDLE__, __FLAG__) (((__HANDLE__)->Instance->SR &(__FLAG__)) == (__FLAG__))\r\n\r\n/** @brief Clear the specified TIM interrupt flag.\r\n * @param __HANDLE__ specifies the TIM Handle.\r\n * @param __FLAG__ specifies the TIM interrupt flag to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_FLAG_UPDATE: Update interrupt flag\r\n * @arg TIM_FLAG_CC1: Capture/Compare 1 interrupt flag\r\n * @arg TIM_FLAG_CC2: Capture/Compare 2 interrupt flag\r\n * @arg TIM_FLAG_CC3: Capture/Compare 3 interrupt flag\r\n * @arg TIM_FLAG_CC4: Capture/Compare 4 interrupt flag\r\n * @arg TIM_FLAG_CC5: Compare 5 interrupt flag\r\n * @arg TIM_FLAG_CC6: Compare 6 interrupt flag\r\n * @arg TIM_FLAG_COM: Commutation interrupt flag\r\n * @arg TIM_FLAG_TRIGGER: Trigger interrupt flag\r\n * @arg TIM_FLAG_BREAK: Break interrupt flag\r\n * @arg TIM_FLAG_BREAK2: Break 2 interrupt flag\r\n * @arg TIM_FLAG_SYSTEM_BREAK: System Break interrupt flag\r\n * @arg TIM_FLAG_CC1OF: Capture/Compare 1 overcapture flag\r\n * @arg TIM_FLAG_CC2OF: Capture/Compare 2 overcapture flag\r\n * @arg TIM_FLAG_CC3OF: Capture/Compare 3 overcapture flag\r\n * @arg TIM_FLAG_CC4OF: Capture/Compare 4 overcapture flag\r\n * @arg TIM_FLAG_IDX: Index interrupt flag\r\n * @arg TIM_FLAG_DIR: Direction change interrupt flag\r\n * @arg TIM_FLAG_IERR: Index error interrupt flag\r\n * @arg TIM_FLAG_TERR: Transition error interrupt flag\r\n * @retval The new state of __FLAG__ (TRUE or FALSE).\r\n */\r\n#define __HAL_TIM_CLEAR_FLAG(__HANDLE__, __FLAG__) ((__HANDLE__)->Instance->SR = ~(__FLAG__))\r\n\r\n/**\r\n * @brief Check whether the specified TIM interrupt source is enabled or not.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the TIM interrupt source to check.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval The state of TIM_IT (SET or RESET).\r\n */\r\n#define __HAL_TIM_GET_IT_SOURCE(__HANDLE__, __INTERRUPT__) ((((__HANDLE__)->Instance->DIER & (__INTERRUPT__)) \\\r\n == (__INTERRUPT__)) ? SET : RESET)\r\n\r\n/** @brief Clear the TIM interrupt pending bits.\r\n * @param __HANDLE__ TIM handle\r\n * @param __INTERRUPT__ specifies the interrupt pending bit to clear.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_IT_UPDATE: Update interrupt\r\n * @arg TIM_IT_CC1: Capture/Compare 1 interrupt\r\n * @arg TIM_IT_CC2: Capture/Compare 2 interrupt\r\n * @arg TIM_IT_CC3: Capture/Compare 3 interrupt\r\n * @arg TIM_IT_CC4: Capture/Compare 4 interrupt\r\n * @arg TIM_IT_COM: Commutation interrupt\r\n * @arg TIM_IT_TRIGGER: Trigger interrupt\r\n * @arg TIM_IT_BREAK: Break interrupt\r\n * @arg TIM_IT_IDX: Index interrupt\r\n * @arg TIM_IT_DIR: Direction change interrupt\r\n * @arg TIM_IT_IERR: Index error interrupt\r\n * @arg TIM_IT_TERR: Transition error interrupt\r\n * @retval None\r\n */\r\n#define __HAL_TIM_CLEAR_IT(__HANDLE__, __INTERRUPT__) ((__HANDLE__)->Instance->SR = ~(__INTERRUPT__))\r\n\r\n/**\r\n * @brief Force a continuous copy of the update interrupt flag (UIF) into the timer counter register (bit 31).\r\n * @note This allows both the counter value and a potential roll-over condition signalled by the UIFCPY flag to be read\r\n * in an atomic way.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_ENABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 |= TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Disable update interrupt flag (UIF) remapping.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval None\r\nmode.\r\n */\r\n#define __HAL_TIM_UIFREMAP_DISABLE(__HANDLE__) (((__HANDLE__)->Instance->CR1 &= ~TIM_CR1_UIFREMAP))\r\n\r\n/**\r\n * @brief Get update interrupt flag (UIF) copy status.\r\n * @param __COUNTER__ Counter value.\r\n * @retval The state of UIFCPY (TRUE or FALSE).\r\nmode.\r\n */\r\n#define __HAL_TIM_GET_UIFCPY(__COUNTER__) (((__COUNTER__) & (TIM_CNT_UIFCPY)) == (TIM_CNT_UIFCPY))\r\n\r\n/**\r\n * @brief Indicates whether or not the TIM Counter is used as downcounter.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval False (Counter used as upcounter) or True (Counter used as downcounter)\r\n * @note This macro is particularly useful to get the counting mode when the timer operates in Center-aligned mode\r\n * or Encoder mode.\r\n */\r\n#define __HAL_TIM_IS_TIM_COUNTING_DOWN(__HANDLE__) (((__HANDLE__)->Instance->CR1 &(TIM_CR1_DIR)) == (TIM_CR1_DIR))\r\n\r\n/**\r\n * @brief Set the TIM Prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __PRESC__ specifies the Prescaler new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_PRESCALER(__HANDLE__, __PRESC__) ((__HANDLE__)->Instance->PSC = (__PRESC__))\r\n\r\n/**\r\n * @brief Set the TIM Counter Register value on runtime.\r\n * Note Please check if the bit 31 of CNT register is used as UIF copy or not, this may affect the counter range in\r\n * case of 32 bits counter TIM instance.\r\n * Bit 31 of CNT can be enabled/disabled using __HAL_TIM_UIFREMAP_ENABLE()/__HAL_TIM_UIFREMAP_DISABLE() macros.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __COUNTER__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COUNTER(__HANDLE__, __COUNTER__) ((__HANDLE__)->Instance->CNT = (__COUNTER__))\r\n\r\n/**\r\n * @brief Get the TIM Counter Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer counter register (TIMx_CNT)\r\n */\r\n#define __HAL_TIM_GET_COUNTER(__HANDLE__) ((__HANDLE__)->Instance->CNT)\r\n\r\n/**\r\n * @brief Set the TIM Autoreload Register value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __AUTORELOAD__ specifies the Counter register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_AUTORELOAD(__HANDLE__, __AUTORELOAD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->ARR = (__AUTORELOAD__); \\\r\n (__HANDLE__)->Init.Period = (__AUTORELOAD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Autoreload Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval 16-bit or 32-bit value of the timer auto-reload register(TIMx_ARR)\r\n */\r\n#define __HAL_TIM_GET_AUTORELOAD(__HANDLE__) ((__HANDLE__)->Instance->ARR)\r\n\r\n/**\r\n * @brief Set the TIM Clock Division value on runtime without calling another time any Init function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CKD__ specifies the clock division value.\r\n * This parameter can be one of the following value:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CLOCKDIVISION(__HANDLE__, __CKD__) \\\r\n do{ \\\r\n (__HANDLE__)->Instance->CR1 &= (~TIM_CR1_CKD); \\\r\n (__HANDLE__)->Instance->CR1 |= (__CKD__); \\\r\n (__HANDLE__)->Init.ClockDivision = (__CKD__); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Clock Division value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @retval The clock division can be one of the following values:\r\n * @arg TIM_CLOCKDIVISION_DIV1: tDTS=tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV2: tDTS=2*tCK_INT\r\n * @arg TIM_CLOCKDIVISION_DIV4: tDTS=4*tCK_INT\r\n */\r\n#define __HAL_TIM_GET_CLOCKDIVISION(__HANDLE__) ((__HANDLE__)->Instance->CR1 & TIM_CR1_CKD)\r\n\r\n/**\r\n * @brief Set the TIM Input Capture prescaler on runtime without calling another time HAL_TIM_IC_ConfigChannel()\r\n * function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __ICPSC__ specifies the Input Capture4 prescaler new value.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_ICPRESCALER(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n do{ \\\r\n TIM_RESET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_ICPRESCALERVALUE((__HANDLE__), (__CHANNEL__), (__ICPSC__)); \\\r\n } while(0)\r\n\r\n/**\r\n * @brief Get the TIM Input Capture prescaler on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get input capture 1 prescaler value\r\n * @arg TIM_CHANNEL_2: get input capture 2 prescaler value\r\n * @arg TIM_CHANNEL_3: get input capture 3 prescaler value\r\n * @arg TIM_CHANNEL_4: get input capture 4 prescaler value\r\n * @retval The input capture prescaler can be one of the following values:\r\n * @arg TIM_ICPSC_DIV1: no prescaler\r\n * @arg TIM_ICPSC_DIV2: capture is done once every 2 events\r\n * @arg TIM_ICPSC_DIV4: capture is done once every 4 events\r\n * @arg TIM_ICPSC_DIV8: capture is done once every 8 events\r\n */\r\n#define __HAL_TIM_GET_ICPRESCALER(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (((__HANDLE__)->Instance->CCMR1 & TIM_CCMR1_IC2PSC) >> 8U) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC3PSC) :\\\r\n (((__HANDLE__)->Instance->CCMR2 & TIM_CCMR2_IC4PSC)) >> 8U)\r\n\r\n/**\r\n * @brief Set the TIM Capture Compare Register value on runtime without calling another time ConfigChannel function.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param __COMPARE__ specifies the Capture Compare register new value.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_COMPARE(__HANDLE__, __CHANNEL__, __COMPARE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4 = (__COMPARE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5 = (__COMPARE__)) :\\\r\n ((__HANDLE__)->Instance->CCR6 = (__COMPARE__)))\r\n\r\n/**\r\n * @brief Get the TIM Capture Compare Register value on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channel associated with the capture compare register\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: get capture/compare 1 register value\r\n * @arg TIM_CHANNEL_2: get capture/compare 2 register value\r\n * @arg TIM_CHANNEL_3: get capture/compare 3 register value\r\n * @arg TIM_CHANNEL_4: get capture/compare 4 register value\r\n * @arg TIM_CHANNEL_5: get capture/compare 5 register value\r\n * @arg TIM_CHANNEL_6: get capture/compare 6 register value\r\n * @retval 16-bit or 32-bit value of the capture/compare register (TIMx_CCRy)\r\n */\r\n#define __HAL_TIM_GET_COMPARE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCR1) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCR2) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCR3) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCR4) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCR5) :\\\r\n ((__HANDLE__)->Instance->CCR6))\r\n\r\n/**\r\n * @brief Set the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Reset the TIM Output compare preload.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxPRELOAD(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4PE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5PE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6PE))\r\n\r\n/**\r\n * @brief Enable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is enabled an active edge on the trigger input acts\r\n * like a compare match on CCx output. Delay to sample the trigger\r\n * input and to activate CCx output is reduced to 3 clock cycles.\r\n * @note Fast mode acts only if the channel is configured in PWM1 or PWM2 mode.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_ENABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 |= TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 |= TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Disable fast mode for a given channel.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @note When fast mode is disabled CCx output behaves normally depending\r\n * on counter and CCRx values even when the trigger is ON. The minimum\r\n * delay to activate CCx output when an active edge occurs on the\r\n * trigger input is 5 clock cycles.\r\n * @retval None\r\n */\r\n#define __HAL_TIM_DISABLE_OCxFAST(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE) :\\\r\n ((__HANDLE__)->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE))\r\n\r\n/**\r\n * @brief Set the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is set, only counter\r\n * overflow/underflow generates an update interrupt or DMA request (if\r\n * enabled)\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_ENABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1|= TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Reset the Update Request Source (URS) bit of the TIMx_CR1 register.\r\n * @param __HANDLE__ TIM handle.\r\n * @note When the URS bit of the TIMx_CR1 register is reset, any of the\r\n * following events generate an update interrupt or DMA request (if\r\n * enabled):\r\n * _ Counter overflow underflow\r\n * _ Setting the UG bit\r\n * _ Update generation through the slave mode controller\r\n * @retval None\r\n */\r\n#define __HAL_TIM_URS_DISABLE(__HANDLE__) ((__HANDLE__)->Instance->CR1&=~TIM_CR1_URS)\r\n\r\n/**\r\n * @brief Set the TIM Capture x input polarity on runtime.\r\n * @param __HANDLE__ TIM handle.\r\n * @param __CHANNEL__ TIM Channels to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param __POLARITY__ Polarity for TIx source\r\n * @arg TIM_INPUTCHANNELPOLARITY_RISING: Rising Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_FALLING: Falling Edge\r\n * @arg TIM_INPUTCHANNELPOLARITY_BOTHEDGE: Rising and Falling Edge\r\n * @retval None\r\n */\r\n#define __HAL_TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n do{ \\\r\n TIM_RESET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__)); \\\r\n TIM_SET_CAPTUREPOLARITY((__HANDLE__), (__CHANNEL__), (__POLARITY__)); \\\r\n }while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macros ----------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Constants TIM Private Constants\r\n * @{\r\n */\r\n/* The counter of a timer instance is disabled only if all the CCx and CCxN\r\n channels have been disabled */\r\n#define TIM_CCER_CCxE_MASK ((uint32_t)(TIM_CCER_CC1E | TIM_CCER_CC2E | TIM_CCER_CC3E | TIM_CCER_CC4E))\r\n#define TIM_CCER_CCxNE_MASK ((uint32_t)(TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE))\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Macros TIM Private Macros\r\n * @{\r\n */\r\n#if defined(COMP5) && defined(COMP6) && defined(COMP7)\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP5) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP6) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP7) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#else /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_CLEARINPUT_SOURCE(__MODE__) (((__MODE__) == TIM_CLEARINPUTSOURCE_ETR) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP1) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP2) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP3) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_COMP4) || \\\r\n ((__MODE__) == TIM_CLEARINPUTSOURCE_NONE))\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n\r\n#define IS_TIM_DMA_BASE(__BASE__) (((__BASE__) == TIM_DMABASE_CR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CR2) || \\\r\n ((__BASE__) == TIM_DMABASE_SMCR) || \\\r\n ((__BASE__) == TIM_DMABASE_DIER) || \\\r\n ((__BASE__) == TIM_DMABASE_SR) || \\\r\n ((__BASE__) == TIM_DMABASE_EGR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCER) || \\\r\n ((__BASE__) == TIM_DMABASE_CNT) || \\\r\n ((__BASE__) == TIM_DMABASE_PSC) || \\\r\n ((__BASE__) == TIM_DMABASE_ARR) || \\\r\n ((__BASE__) == TIM_DMABASE_RCR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR1) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR2) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR4) || \\\r\n ((__BASE__) == TIM_DMABASE_BDTR) || \\\r\n ((__BASE__) == TIM_DMABASE_CCMR3) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR5) || \\\r\n ((__BASE__) == TIM_DMABASE_CCR6) || \\\r\n ((__BASE__) == TIM_DMABASE_AF1) || \\\r\n ((__BASE__) == TIM_DMABASE_AF2) || \\\r\n ((__BASE__) == TIM_DMABASE_TISEL) || \\\r\n ((__BASE__) == TIM_DMABASE_DTR2) || \\\r\n ((__BASE__) == TIM_DMABASE_ECR) || \\\r\n ((__BASE__) == TIM_DMABASE_OR))\r\n\r\n#define IS_TIM_EVENT_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFFFE00U) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_COUNTER_MODE(__MODE__) (((__MODE__) == TIM_COUNTERMODE_UP) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_DOWN) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED1) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED2) || \\\r\n ((__MODE__) == TIM_COUNTERMODE_CENTERALIGNED3))\r\n\r\n#define IS_TIM_UIFREMAP_MODE(__MODE__) (((__MODE__) == TIM_UIFREMAP_DISABLE) || \\\r\n ((__MODE__) == TIM_UIFREMAP_ENALE))\r\n\r\n#define IS_TIM_CLOCKDIVISION_DIV(__DIV__) (((__DIV__) == TIM_CLOCKDIVISION_DIV1) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV2) || \\\r\n ((__DIV__) == TIM_CLOCKDIVISION_DIV4))\r\n\r\n#define IS_TIM_AUTORELOAD_PRELOAD(PRELOAD) (((PRELOAD) == TIM_AUTORELOAD_PRELOAD_DISABLE) || \\\r\n ((PRELOAD) == TIM_AUTORELOAD_PRELOAD_ENABLE))\r\n\r\n#define IS_TIM_FAST_STATE(__STATE__) (((__STATE__) == TIM_OCFAST_DISABLE) || \\\r\n ((__STATE__) == TIM_OCFAST_ENABLE))\r\n\r\n#define IS_TIM_OC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCN_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_OCNPOLARITY_HIGH) || \\\r\n ((__POLARITY__) == TIM_OCNPOLARITY_LOW))\r\n\r\n#define IS_TIM_OCIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCIDLESTATE_RESET))\r\n\r\n#define IS_TIM_OCNIDLE_STATE(__STATE__) (((__STATE__) == TIM_OCNIDLESTATE_SET) || \\\r\n ((__STATE__) == TIM_OCNIDLESTATE_RESET))\r\n\r\n#define IS_TIM_ENCODERINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ENCODERINPUTPOLARITY_FALLING))\r\n\r\n#define IS_TIM_IC_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ICPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_ICPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_IC_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_ICSELECTION_DIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_INDIRECTTI) || \\\r\n ((__SELECTION__) == TIM_ICSELECTION_TRC))\r\n\r\n#define IS_TIM_IC_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ICPSC_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ICPSC_DIV8))\r\n\r\n#define IS_TIM_OPM_MODE(__MODE__) (((__MODE__) == TIM_OPMODE_SINGLE) || \\\r\n ((__MODE__) == TIM_OPMODE_REPETITIVE))\r\n\r\n#define IS_TIM_ENCODER_MODE(__MODE__) (((__MODE__) == TIM_ENCODERMODE_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X2) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_DIRECTIONALCLOCK_X1_TI12) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI1) || \\\r\n ((__MODE__) == TIM_ENCODERMODE_X1_TI2))\r\n\r\n#define IS_TIM_DMA_SOURCE(__SOURCE__) ((((__SOURCE__) & 0xFFFF80FFU) == 0x00000000U) && ((__SOURCE__) != 0x00000000U))\r\n\r\n#define IS_TIM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_6) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_ALL))\r\n\r\n#define IS_TIM_OPM_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2))\r\n\r\n#define IS_TIM_COMPLEMENTARY_CHANNELS(__CHANNEL__) (((__CHANNEL__) == TIM_CHANNEL_1) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE(__CLOCK__) (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_CLOCKPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLOCKPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_RISING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_FALLING) || \\\r\n ((__POLARITY__) == TIM_CLOCKPOLARITY_BOTHEDGE))\r\n\r\n#define IS_TIM_CLOCKPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLOCKPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLOCKFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_CLEARINPUT_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_CLEARINPUTPOLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_CLEARINPUTPOLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_CLEARINPUT_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_CLEARINPUTPRESCALER_DIV8))\r\n\r\n#define IS_TIM_CLEARINPUT_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_OSSR_STATE(__STATE__) (((__STATE__) == TIM_OSSR_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSR_DISABLE))\r\n\r\n#define IS_TIM_OSSI_STATE(__STATE__) (((__STATE__) == TIM_OSSI_ENABLE) || \\\r\n ((__STATE__) == TIM_OSSI_DISABLE))\r\n\r\n#define IS_TIM_LOCK_LEVEL(__LEVEL__) (((__LEVEL__) == TIM_LOCKLEVEL_OFF) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_1) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_2) || \\\r\n ((__LEVEL__) == TIM_LOCKLEVEL_3))\r\n\r\n#define IS_TIM_BREAK_FILTER(__BRKFILTER__) ((__BRKFILTER__) <= 0xFUL)\r\n\r\n\r\n#define IS_TIM_BREAK_STATE(__STATE__) (((__STATE__) == TIM_BREAK_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK_DISABLE))\r\n\r\n#define IS_TIM_BREAK_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKPOLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKPOLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_BREAK2_STATE(__STATE__) (((__STATE__) == TIM_BREAK2_ENABLE) || \\\r\n ((__STATE__) == TIM_BREAK2_DISABLE))\r\n\r\n#define IS_TIM_BREAK2_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAK2POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAK2POLARITY_HIGH))\r\n\r\n#define IS_TIM_BREAK2_AFMODE(__AFMODE__) (((__AFMODE__) == TIM_BREAK2_AFMODE_INPUT) || \\\r\n ((__AFMODE__) == TIM_BREAK2_AFMODE_BIDIRECTIONAL))\r\n\r\n\r\n#define IS_TIM_AUTOMATIC_OUTPUT_STATE(__STATE__) (((__STATE__) == TIM_AUTOMATICOUTPUT_ENABLE) || \\\r\n ((__STATE__) == TIM_AUTOMATICOUTPUT_DISABLE))\r\n\r\n#define IS_TIM_GROUPCH5(__OCREF__) ((((__OCREF__) & 0x1FFFFFFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_TRGO_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO_ENCODER_CLK))\r\n\r\n#define IS_TIM_TRGO2_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_TRGO2_RESET) || \\\r\n ((__SOURCE__) == TIM_TRGO2_ENABLE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_UPDATE) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC1REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC2REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC3REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC6REF_RISINGFALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC4REF_RISING_OC6REF_FALLING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_RISING) || \\\r\n ((__SOURCE__) == TIM_TRGO2_OC5REF_RISING_OC6REF_FALLING))\r\n\r\n#define IS_TIM_MSM_STATE(__STATE__) (((__STATE__) == TIM_MASTERSLAVEMODE_ENABLE) || \\\r\n ((__STATE__) == TIM_MASTERSLAVEMODE_DISABLE))\r\n\r\n#define IS_TIM_SLAVE_MODE(__MODE__) (((__MODE__) == TIM_SLAVEMODE_DISABLE) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_RESET) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_GATED) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_EXTERNAL1) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER) || \\\r\n ((__MODE__) == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n\r\n#define IS_TIM_PWM_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_COMBINED_PWM2) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM1) || \\\r\n ((__MODE__) == TIM_OCMODE_ASSYMETRIC_PWM2))\r\n\r\n#define IS_TIM_OC_MODE(__MODE__) (((__MODE__) == TIM_OCMODE_TIMING) || \\\r\n ((__MODE__) == TIM_OCMODE_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_TOGGLE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_ACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_FORCED_INACTIVE) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM1) || \\\r\n ((__MODE__) == TIM_OCMODE_RETRIGERRABLE_OPM2) || \\\r\n ((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || \\\r\n ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE))\r\n\r\n#if defined (TIM5) && defined(TIM20)\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#elif defined (TIM5)\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#elif defined (TIM20)\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#else\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_SELECTION(__SELECTION__) (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))\r\n#endif /* TIM5 && TIM20 */\r\n\r\n#define IS_TIM_TRIGGERPOLARITY(__POLARITY__) (((__POLARITY__) == TIM_TRIGGERPOLARITY_INVERTED ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_NONINVERTED) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_RISING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_FALLING ) || \\\r\n ((__POLARITY__) == TIM_TRIGGERPOLARITY_BOTHEDGE ))\r\n\r\n#define IS_TIM_TRIGGERPRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_TRIGGERPRESCALER_DIV8))\r\n\r\n#define IS_TIM_TRIGGERFILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_TI1SELECTION(__TI1SELECTION__) (((__TI1SELECTION__) == TIM_TI1SELECTION_CH1) || \\\r\n ((__TI1SELECTION__) == TIM_TI1SELECTION_XORCOMBINATION))\r\n\r\n#define IS_TIM_DMA_LENGTH(__LENGTH__) (((__LENGTH__) == TIM_DMABURSTLENGTH_1TRANSFER) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_2TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_3TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_4TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_5TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_6TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_7TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_8TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_9TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_10TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_11TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_12TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_13TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_14TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_15TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_16TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_17TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_18TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_19TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_20TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_21TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_22TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_23TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_24TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_25TRANSFERS) || \\\r\n ((__LENGTH__) == TIM_DMABURSTLENGTH_26TRANSFERS))\r\n\r\n#define IS_TIM_DMA_DATA_LENGTH(LENGTH) (((LENGTH) >= 0x1U) && ((LENGTH) < 0x10000U))\r\n\r\n#define IS_TIM_IC_FILTER(__ICFILTER__) ((__ICFILTER__) <= 0xFU)\r\n\r\n#define IS_TIM_DEADTIME(__DEADTIME__) ((__DEADTIME__) <= 0xFFU)\r\n\r\n#define IS_TIM_BREAK_SYSTEM(__CONFIG__) (((__CONFIG__) == TIM_BREAK_SYSTEM_ECC) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_PVD) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_SRAM_PARITY_ERROR) || \\\r\n ((__CONFIG__) == TIM_BREAK_SYSTEM_LOCKUP))\r\n\r\n#define IS_TIM_SLAVEMODE_TRIGGER_ENABLED(__TRIGGER__) (((__TRIGGER__) == TIM_SLAVEMODE_TRIGGER) || \\\r\n ((__TRIGGER__) == TIM_SLAVEMODE_COMBINED_RESETTRIGGER))\r\n\r\n#define TIM_SET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__, __ICPSC__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 |= (__ICPSC__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 |= ((__ICPSC__) << 8U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 |= (__ICPSC__)) :\\\r\n ((__HANDLE__)->Instance->CCMR2 |= ((__ICPSC__) << 8U)))\r\n\r\n#define TIM_RESET_ICPRESCALERVALUE(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC) :\\\r\n ((__HANDLE__)->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC))\r\n\r\n#define TIM_SET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__, __POLARITY__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER |= (__POLARITY__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 4U)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER |= ((__POLARITY__) << 8U)) :\\\r\n ((__HANDLE__)->Instance->CCER |= (((__POLARITY__) << 12U))))\r\n\r\n#define TIM_RESET_CAPTUREPOLARITY(__HANDLE__, __CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP)) :\\\r\n ((__HANDLE__)->Instance->CCER &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP)))\r\n\r\n#define TIM_CHANNEL_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelState[2] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? (__HANDLE__)->ChannelState[3] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? (__HANDLE__)->ChannelState[4] :\\\r\n (__HANDLE__)->ChannelState[5])\r\n\r\n#define TIM_CHANNEL_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_4) ? ((__HANDLE__)->ChannelState[3] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_5) ? ((__HANDLE__)->ChannelState[4] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelState[5] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[4] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelState[5] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n#define TIM_CHANNEL_N_STATE_GET(__HANDLE__, __CHANNEL__)\\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? (__HANDLE__)->ChannelNState[0] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? (__HANDLE__)->ChannelNState[1] :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? (__HANDLE__)->ChannelNState[2] :\\\r\n (__HANDLE__)->ChannelNState[3])\r\n\r\n#define TIM_CHANNEL_N_STATE_SET(__HANDLE__, __CHANNEL__, __CHANNEL_STATE__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_1) ? ((__HANDLE__)->ChannelNState[0] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_2) ? ((__HANDLE__)->ChannelNState[1] = (__CHANNEL_STATE__)) :\\\r\n ((__CHANNEL__) == TIM_CHANNEL_3) ? ((__HANDLE__)->ChannelNState[2] = (__CHANNEL_STATE__)) :\\\r\n ((__HANDLE__)->ChannelNState[3] = (__CHANNEL_STATE__)))\r\n\r\n#define TIM_CHANNEL_N_STATE_SET_ALL(__HANDLE__, __CHANNEL_STATE__) do { \\\r\n (__HANDLE__)->ChannelNState[0] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[1] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[2] = \\\r\n (__CHANNEL_STATE__); \\\r\n (__HANDLE__)->ChannelNState[3] = \\\r\n (__CHANNEL_STATE__); \\\r\n } while(0)\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macros -----------------------------------------------------*/\r\n\r\n/* Include TIM HAL Extended module */\r\n#include \"stm32g4xx_hal_tim_ex.h\"\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n * @{\r\n */\r\n/* Time Base functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n * @{\r\n */\r\n/* Timer Output Compare functions *********************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n * @{\r\n */\r\n/* Timer PWM functions ********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n * @{\r\n */\r\n/* Timer Input Capture functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n * @{\r\n */\r\n/* Timer One Pulse functions **************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n * @{\r\n */\r\n/* Timer Encoder functions ****************************************************/\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim);\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief IRQ handler management\r\n * @{\r\n */\r\n/* Interrupt Handler functions ***********************************************/\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Control functions *********************************************************/\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim, TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig);\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength);\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc);\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource);\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n * @{\r\n */\r\n/* Callback in non blocking modes (Interrupt and DMA) *************************/\r\nvoid HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim);\r\n\r\n/* Callbacks Register/UnRegister functions ***********************************/\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback);\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief Peripheral State functions\r\n * @{\r\n */\r\n/* Peripheral State functions ************************************************/\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim);\r\n\r\n/* Peripheral Channel state functions ************************************************/\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure);\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection, uint32_t TIM_ICFilter);\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter);\r\n\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_HAL_TIM_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_hal_tim_ex.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.h\r\n * @author MCD Application Team\r\n * @brief Header file of TIM HAL Extended module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_HAL_TIM_EX_H\r\n#define STM32G4xx_HAL_TIM_EX_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal_def.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx\r\n * @{\r\n */\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Types TIM Extended Exported Types\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM Hall sensor Configuration Structure definition\r\n */\r\n\r\ntypedef struct\r\n{\r\n uint32_t IC1Polarity; /*!< Specifies the active edge of the input signal.\r\n This parameter can be a value of @ref TIM_Input_Capture_Polarity */\r\n\r\n uint32_t IC1Prescaler; /*!< Specifies the Input Capture Prescaler.\r\n This parameter can be a value of @ref TIM_Input_Capture_Prescaler */\r\n\r\n uint32_t IC1Filter; /*!< Specifies the input capture filter.\r\n This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n uint32_t Commutation_Delay; /*!< Specifies the pulse value to be loaded into the Capture Compare Register.\r\n This parameter can be a number between Min_Data = 0x0000 and Max_Data = 0xFFFF */\r\n} TIM_HallSensor_InitTypeDef;\r\n\r\n/**\r\n * @brief TIM Break/Break2 input configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Source; /*!< Specifies the source of the timer break input.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source */\r\n uint32_t Enable; /*!< Specifies whether or not the break input source is enabled.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Enable */\r\n uint32_t Polarity; /*!< Specifies the break input source polarity.\r\n This parameter can be a value of @ref TIMEx_Break_Input_Source_Polarity */\r\n} TIMEx_BreakInputConfigTypeDef;\r\n\r\n/**\r\n * @brief TIM Encoder index configuration\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Polarity; /*!< TIM Encoder index polarity.This parameter can be a value of @ref TIMEx_Encoder_Index_Polarity */\r\n\r\n uint32_t Prescaler; /*!< TIM Encoder index prescaler.This parameter can be a value of @ref TIMEx_Encoder_Index_Prescaler */\r\n\r\n uint32_t Filter; /*!< TIM Encoder index filter.This parameter can be a number between Min_Data = 0x0 and Max_Data = 0xF */\r\n\r\n FunctionalState FirstIndexEnable; /*!< Specifies whether or not the encoder first index is enabled.This parameter value can be ENABLE or DISABLE. */\r\n\r\n uint32_t Position; /*!< Specifies in which AB input configuration the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Position */\r\n\r\n uint32_t Direction; /*!< Specifies in which counter direction the index event resets the counter.This parameter can be a value of @ref TIMEx_Encoder_Index_Direction */\r\n\r\n} TIMEx_EncoderIndexConfigTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported types -----------------------------------------------------*/\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Constants TIM Extended Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Remap TIM Extended Remapping\r\n * @{\r\n */\r\n#define TIM_TIM1_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM1_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM1_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM1_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM1_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM1_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM1_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM1_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM1_ETR_ADC1_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC1 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC1_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC1 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC1_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC1 analog watchdog 3 */\r\n#if defined (ADC4)\r\n#define TIM_TIM1_ETR_ADC4_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC4 analog watchdog 1 */\r\n#define TIM_TIM1_ETR_ADC4_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC4 analog watchdog 2 */\r\n#define TIM_TIM1_ETR_ADC4_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC4 analog watchdog 3 */\r\n#endif /* ADC4 */\r\n\r\n#define TIM_TIM2_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM2_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM2_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM2_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM2_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM2_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM2_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM2_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0)/* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM2_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM3 ETR */\r\n#define TIM_TIM2_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM4 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM2_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n#define TIM_TIM2_ETR_LSE (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to LSE */\r\n\r\n#define TIM_TIM3_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM3_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM3_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM3_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM3_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM3_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM3_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM3_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM3_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM3_ETR_TIM4_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM4 ETR */\r\n#define TIM_TIM3_ETR_ADC2_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 1 */\r\n#define TIM_TIM3_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC2 analog watchdog 2 */\r\n#define TIM_TIM3_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 3 */\r\n\r\n#define TIM_TIM4_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM4_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM4_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM4_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM4_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM4_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM4_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM4_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM4_ETR_TIM3_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM3 ETR */\r\n#if defined (TIM5)\r\n#define TIM_TIM4_ETR_TIM5_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM5 ETR */\r\n#endif /* TIM5 */\r\n\r\n#if defined (TIM5)\r\n#define TIM_TIM5_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM5_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM5_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM5_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM5_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM5_ETR_TIM2_ETR TIM1_AF1_ETRSEL_3 /* !< ETR input is connected to TIM2 ETR */\r\n#define TIM_TIM5_ETR_TIM3_ETR (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to TIM3 ETR */\r\n#endif /* TIM5 */\r\n\r\n#define TIM_TIM8_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM8_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM8_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM8_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM8_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM8_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM8_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM8_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM8_ETR_ADC2_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC2 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC2_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC2 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC2_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC2 analog watchdog 3 */\r\n#if defined (ADC3)\r\n#define TIM_TIM8_ETR_ADC3_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 1 */\r\n#define TIM_TIM8_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC3 analog watchdog 2 */\r\n#define TIM_TIM8_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 3 */\r\n#endif /* ADC3 */\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_ETR_GPIO 0x00000000U /* !< ETR input is connected to GPIO */\r\n#define TIM_TIM20_ETR_COMP1 TIM1_AF1_ETRSEL_0 /* !< ETR input is connected to COMP1_OUT */\r\n#define TIM_TIM20_ETR_COMP2 TIM1_AF1_ETRSEL_1 /* !< ETR input is connected to COMP2_OUT */\r\n#define TIM_TIM20_ETR_COMP3 (TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP3_OUT */\r\n#define TIM_TIM20_ETR_COMP4 TIM1_AF1_ETRSEL_2 /* !< ETR input is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM20_ETR_COMP5 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM20_ETR_COMP6 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1) /* !< ETR input is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM20_ETR_COMP7 (TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ETR input is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#define TIM_TIM20_ETR_ADC3_AWD1 TIM1_AF1_ETRSEL_3 /* !< ADC3 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC3_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_0) /* !< ADC3 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC3_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1) /* !< ADC3 analog watchdog 3 */\r\n#if defined (ADC5)\r\n#define TIM_TIM20_ETR_ADC5_AWD1 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_1 | TIM1_AF1_ETRSEL_0) /* !< ADC5 analog watchdog 1 */\r\n#define TIM_TIM20_ETR_ADC5_AWD2 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2) /* !< ADC5 analog watchdog 2 */\r\n#define TIM_TIM20_ETR_ADC5_AWD3 (TIM1_AF1_ETRSEL_3 | TIM1_AF1_ETRSEL_2 | TIM1_AF1_ETRSEL_0) /* !< ADC5 analog watchdog 3 */\r\n#endif /* ADC5 */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input TIM Extended Break input\r\n * @{\r\n */\r\n#define TIM_BREAKINPUT_BRK 0x00000001U /*!< Timer break input */\r\n#define TIM_BREAKINPUT_BRK2 0x00000002U /*!< Timer break2 input */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source TIM Extended Break input source\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_BKIN 0x00000001U /* !< An external source (GPIO) is connected to the BKIN pin */\r\n#define TIM_BREAKINPUTSOURCE_COMP1 0x00000002U /* !< The COMP1 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP2 0x00000004U /* !< The COMP2 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP3 0x00000008U /* !< The COMP3 output is connected to the break input */\r\n#define TIM_BREAKINPUTSOURCE_COMP4 0x00000010U /* !< The COMP4 output is connected to the break input */\r\n#if defined(COMP5)\r\n#define TIM_BREAKINPUTSOURCE_COMP5 0x00000020U /* !< The COMP5 output is connected to the break input */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_BREAKINPUTSOURCE_COMP6 0x00000040U /* !< The COMP6 output is connected to the break input */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_BREAKINPUTSOURCE_COMP7 0x00000080U /* !< The COMP7 output is connected to the break input */\r\n#endif /* COMP7 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Enable TIM Extended Break input source enabling\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_DISABLE 0x00000000U /*!< Break input source is disabled */\r\n#define TIM_BREAKINPUTSOURCE_ENABLE 0x00000001U /*!< Break input source is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Break_Input_Source_Polarity TIM Extended Break input polarity\r\n * @{\r\n */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_LOW 0x00000001U /*!< Break input source is active low */\r\n#define TIM_BREAKINPUTSOURCE_POLARITY_HIGH 0x00000000U /*!< Break input source is active_high */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Timer_Input_Selection TIM Extended Timer input selection\r\n * @{\r\n */\r\n#define TIM_TIM1_TI1_GPIO 0x00000000U /*!< TIM1 input 1 is connected to GPIO */\r\n#define TIM_TIM1_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM1 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM1_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM1 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM1_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM1 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM1_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM1 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM2_TI1_GPIO 0x00000000U /*!< TIM2 input 1 is connected to GPIO */\r\n#define TIM_TIM2_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM2 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM2 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM2 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM2_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM2 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM2_TI2_GPIO 0x00000000U /*!< TIM2 input 2 is connected to GPIO */\r\n#define TIM_TIM2_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM2 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM2 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM2_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM2_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM2 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM2_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM2 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n#define TIM_TIM2_TI3_GPIO 0x00000000U /*!< TIM2 input 3 is connected to GPIO */\r\n#define TIM_TIM2_TI3_COMP4 TIM_TISEL_TI3SEL_0 /*!< TIM2 input 3 is connected to COMP4_OUT */\r\n\r\n#define TIM_TIM2_TI4_GPIO 0x00000000U /*!< TIM2 input 4 is connected to GPIO */\r\n#define TIM_TIM2_TI4_COMP1 TIM_TISEL_TI4SEL_0 /*!< TIM2 input 4 is connected to COMP1_OUT */\r\n#define TIM_TIM2_TI4_COMP2 TIM_TISEL_TI4SEL_1 /*!< TIM2 input 4 is connected to COMP2_OUT */\r\n\r\n\r\n#define TIM_TIM3_TI1_GPIO 0x00000000U /*!< TIM3 input 1 is connected to GPIO */\r\n#define TIM_TIM3_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM3 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM3 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM3 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM3 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM3 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI2_GPIO 0x00000000U /*!< TIM3 input 2 is connected to GPIO */\r\n#define TIM_TIM3_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM3 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM3_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM3 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM3_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM3_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM3 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM3_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM3_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM3 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM3_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM3 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM3_TI3_GPIO 0x00000000U /*!< TIM3 input 3 is connected to GPIO */\r\n#define TIM_TIM3_TI3_COMP3 TIM_TISEL_TI3SEL_0 /*!< TIM3 input 3 is connected to COMP3_OUT */\r\n\r\n\r\n#define TIM_TIM4_TI1_GPIO 0x00000000U /*!< TIM4 input 1 is connected to GPIO */\r\n#define TIM_TIM4_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM4 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM4 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM4 input 1 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI1_COMP5 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI1_COMP6 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM4 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM4 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI2_GPIO 0x00000000U /*!< TIM4 input 2 is connected to GPIO */\r\n#define TIM_TIM4_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM4 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM4_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM4 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM4_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM4_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM4 input 2 is connected to COMP4_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM4 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n#define TIM_TIM4_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM4 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM4_TI3_GPIO 0x00000000U /*!< TIM4 input 3 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM4_TI3_COMP5 TIM_TISEL_TI3SEL_0 /*!< TIM4 input 3 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n\r\n#define TIM_TIM4_TI4_GPIO 0x00000000U /*!< TIM4 input 4 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM4_TI4_COMP6 TIM_TISEL_TI4SEL_0 /*!< TIM4 input 4 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n\r\n\r\n#if defined(TIM5)\r\n#define TIM_TIM5_TI1_GPIO 0x00000000U /*!< TIM5 input 1 is connected to GPIO */\r\n#define TIM_TIM5_TI1_LSI TIM_TISEL_TI1SEL_0 /*!< TIM5 input 1 is connected to LSI */\r\n#define TIM_TIM5_TI1_LSE TIM_TISEL_TI1SEL_1 /*!< TIM5 input 1 is connected to LSE */\r\n#define TIM_TIM5_TI1_RTC_WK (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM5_TI1_COMP1 TIM_TISEL_TI1SEL_2 /*!< TIM5 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI1_COMP2 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI1_COMP3 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI1_COMP4 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI1_COMP5 TIM_TISEL_TI1SEL_3 /*!< TIM5 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI1_COMP6 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_0) /*!< TIM5 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI1_COMP7 (TIM_TISEL_TI1SEL_3 | TIM_TISEL_TI1SEL_1) /*!< TIM5 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM5_TI2_GPIO 0x00000000U /*!< TIM5 input 2 is connected to GPIO */\r\n#define TIM_TIM5_TI2_COMP1 TIM_TISEL_TI2SEL_0 /*!< TIM5 input 2 is connected to COMP1_OUT */\r\n#define TIM_TIM5_TI2_COMP2 TIM_TISEL_TI2SEL_1 /*!< TIM5 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM5_TI2_COMP3 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP3_OUT */\r\n#define TIM_TIM5_TI2_COMP4 TIM_TISEL_TI2SEL_2 /*!< TIM5 input 2 is connected to COMP4_OUT */\r\n#if defined(COMP5)\r\n#define TIM_TIM5_TI2_COMP5 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP6)\r\n#define TIM_TIM5_TI2_COMP6 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1) /*!< TIM5 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM5_TI2_COMP7 (TIM_TISEL_TI2SEL_2 | TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM5 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n#endif /* TIM5 */\r\n\r\n\r\n#define TIM_TIM8_TI1_GPIO 0x00000000U /*!< TIM8 input 1 is connected to GPIO */\r\n#define TIM_TIM8_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM8 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM8_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM8 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM8_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM8 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM8_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM8 input 1 is connected to COMP4_OUT */\r\n\r\n\r\n#define TIM_TIM15_TI1_GPIO 0x00000000U /*!< TIM15 input 1 is connected to GPIO */\r\n#define TIM_TIM15_TI1_LSE TIM_TISEL_TI1SEL_0 /*!< TIM15 input 1 is connected to LSE */\r\n#define TIM_TIM15_TI1_COMP1 TIM_TISEL_TI1SEL_1 /*!< TIM15 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM15_TI1_COMP2 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP2_OUT */\r\n#if defined (COMP5)\r\n#define TIM_TIM15_TI1_COMP5 TIM_TISEL_TI1SEL_2 /*!< TIM15 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI1_COMP7 (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM15 input 1 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n#define TIM_TIM15_TI2_GPIO 0x00000000U /*!< TIM15 input 2 is connected to GPIO */\r\n#define TIM_TIM15_TI2_COMP2 TIM_TISEL_TI2SEL_0 /*!< TIM15 input 2 is connected to COMP2_OUT */\r\n#define TIM_TIM15_TI2_COMP3 TIM_TISEL_TI2SEL_1 /*!< TIM15 input 2 is connected to COMP3_OUT */\r\n#if defined (COMP6)\r\n#define TIM_TIM15_TI2_COMP6 (TIM_TISEL_TI2SEL_1 | TIM_TISEL_TI2SEL_0) /*!< TIM15 input 2 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#if defined(COMP7)\r\n#define TIM_TIM15_TI2_COMP7 TIM_TISEL_TI2SEL_2 /*!< TIM15 input 2 is connected to COMP7_OUT */\r\n#endif /* COMP7 */\r\n\r\n\r\n#define TIM_TIM16_TI1_GPIO 0x00000000U /*!< TIM16 input 1 is connected to GPIO */\r\n#if defined (COMP6)\r\n#define TIM_TIM16_TI1_COMP6 TIM_TISEL_TI1SEL_0 /*!< TIM16 input 1 is connected to COMP6_OUT */\r\n#endif /* COMP6 */\r\n#define TIM_TIM16_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM16 input 1 is connected to MCO */\r\n#define TIM_TIM16_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to HSE/32 */\r\n#define TIM_TIM16_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM16 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM16_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM16 input 1 is connected to LSE */\r\n#define TIM_TIM16_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM16 input 1 is connected to LSI */\r\n\r\n\r\n#define TIM_TIM17_TI1_GPIO 0x00000000U /*!< TIM17 input 1 is connected to GPIO */\r\n#if defined (COMP5)\r\n#define TIM_TIM17_TI1_COMP5 TIM_TISEL_TI1SEL_0 /*!< TIM17 input 1 is connected to COMP5_OUT */\r\n#endif /* COMP5 */\r\n#define TIM_TIM17_TI1_MCO TIM_TISEL_TI1SEL_1 /*!< TIM17 input 1 is connected to MCO */\r\n#define TIM_TIM17_TI1_HSE_32 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to HSE/32 */\r\n#define TIM_TIM17_TI1_RTC_WK TIM_TISEL_TI1SEL_2 /*!< TIM17 input 1 is connected to RTC_WAKEUP */\r\n#define TIM_TIM17_TI1_LSE (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_0) /*!< TIM17 input 1 is connected to LSE */\r\n#define TIM_TIM17_TI1_LSI (TIM_TISEL_TI1SEL_2 | TIM_TISEL_TI1SEL_1) /*!< TIM17 input 1 is connected to LSI */\r\n\r\n\r\n#if defined (TIM20)\r\n#define TIM_TIM20_TI1_GPIO 0x00000000U /*!< TIM20 input 1 is connected to GPIO */\r\n#define TIM_TIM20_TI1_COMP1 TIM_TISEL_TI1SEL_0 /*!< TIM20 input 1 is connected to COMP1_OUT */\r\n#define TIM_TIM20_TI1_COMP2 TIM_TISEL_TI1SEL_1 /*!< TIM20 input 1 is connected to COMP2_OUT */\r\n#define TIM_TIM20_TI1_COMP3 (TIM_TISEL_TI1SEL_1 | TIM_TISEL_TI1SEL_0) /*!< TIM20 input 1 is connected to COMP3_OUT */\r\n#define TIM_TIM20_TI1_COMP4 TIM_TISEL_TI1SEL_2 /*!< TIM20 input 1 is connected to COMP4_OUT */\r\n#endif /* TIM20 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_SMS_Preload_Enable TIM Extended Bitfield SMS preload enabling\r\n * @{\r\n */\r\n#define TIM_SMS_PRELOAD_SOURCE_UPDATE 0x00000000U /*!< Prelaod of SMS bitfield is disabled */\r\n#define TIM_SMS_PRELOAD_SOURCE_INDEX TIM_SMCR_SMSPS /*!< Preload of SMS bitfield is enabled */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Position TIM Extended Encoder index position\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POSITION_00 0x00000000U /*!< Encoder index position is AB=00 */\r\n#define TIM_ENCODERINDEX_POSITION_01 TIM_ECR_IPOS_0 /*!< Encoder index position is AB=01 */\r\n#define TIM_ENCODERINDEX_POSITION_10 TIM_ECR_IPOS_1 /*!< Encoder index position is AB=10 */\r\n#define TIM_ENCODERINDEX_POSITION_11 (TIM_ECR_IPOS_1 | TIM_ECR_IPOS_0) /*!< Encoder index position is AB=11 */\r\n#define TIM_ENCODERINDEX_POSITION_0 0x00000000U /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 0 */\r\n#define TIM_ENCODERINDEX_POSITION_1 TIM_ECR_IPOS_0 /*!< In directional clock mode or clock plus direction mode, index resets the counter when clock is 1 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Direction TIM Extended Encoder index direction\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP_DOWN 0x00000000U /*!< Index resets the counter whatever the direction */\r\n#define TIM_ENCODERINDEX_DIRECTION_UP TIM_ECR_IDIR_0 /*!< Index resets the counter when up-counting only */\r\n#define TIM_ENCODERINDEX_DIRECTION_DOWN TIM_ECR_IDIR_1 /*!< Index resets the counter when down-counting only */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Polarity TIM Extended Encoder index polarity\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_POLARITY_INVERTED TIM_ETRPOLARITY_INVERTED /*!< Polarity for ETRx pin */\r\n#define TIM_ENCODERINDEX_POLARITY_NONINVERTED TIM_ETRPOLARITY_NONINVERTED /*!< Polarity for ETRx pin */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Encoder_Index_Prescaler TIM Extended Encodder index prescaler\r\n * @{\r\n */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV1 TIM_ETRPRESCALER_DIV1 /*!< No prescaler is used */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV2 TIM_ETRPRESCALER_DIV2 /*!< Prescaler for External ETR pin: Capture performed once every 2 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV4 TIM_ETRPRESCALER_DIV4 /*!< Prescaler for External ETR pin: Capture performed once every 4 events. */\r\n#define TIM_ENCODERINDEX_PRESCALER_DIV8 TIM_ETRPRESCALER_DIV8 /*!< Prescaler for External ETR pin: Capture performed once every 8 events. */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported constants -------------------------------------------------*/\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Macros TIM Extended Exported Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief HELPER macro calculating the prescaler value to achieve the required counter clock frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PSC(80000000, 1000000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __CNTCLK__ counter clock frequency (in Hz)\r\n * @retval Prescaler value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PSC(__TIMCLK__, __CNTCLK__) \\\r\n ((__TIMCLK__) >= (__CNTCLK__)) ? (uint32_t)((__TIMCLK__)/(__CNTCLK__) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD(1000000, 0, 10000);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? ((__TIMCLK__)/((__FREQ__) * ((__PSC__) + 1U)) - 1U) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * output signal frequency.\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER(1000000, 0, 10000);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __FREQ__ output signal frequency (in Hz)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER(__TIMCLK__, __PSC__, __FREQ__) \\\r\n (((__TIMCLK__)/((__PSC__) + 1U)) >= (__FREQ__)) ? \\\r\n (uint32_t)(((uint64_t)(__TIMCLK__)*16/((__FREQ__) * ((__PSC__) + 1U)) - 16U)) : 0U\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value required to achieve the required timer output compare\r\n * active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE(1000000, 0, 10);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PULSE(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__)) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the compare value, with dithering feature enabled, to achieve the required timer\r\n * output compare active/inactive delay.\r\n * @note ex: @ref __HAL_TIM_CALC_PULSE_DITHER(1000000, 0, 10);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @retval Compare value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PULSE_DITHER(__TIMCLK__, __PSC__, __DELAY__) \\\r\n ((uint32_t)(((uint64_t)(__TIMCLK__) * (uint64_t)(__DELAY__) * 16U) \\\r\n / ((uint64_t)1000000U * (uint64_t)((__PSC__) + 1U))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value to achieve the required pulse duration\r\n * (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_BY_DELAY(1000000, 0, 10, 20);\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65535)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @brief HELPER macro calculating the auto-reload value, with dithering feature enabled, to achieve the required\r\n * pulse duration (when the timer operates in one pulse mode).\r\n * @note ex: @ref __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(1000000, 0, 10, 20);\r\n * @note This macro should be used only if dithering is already enabled\r\n * @param __TIMCLK__ timer input clock frequency (in Hz)\r\n * @param __PSC__ prescaler\r\n * @param __DELAY__ timer output compare active/inactive delay (in us)\r\n * @param __PULSE__ pulse duration (in us)\r\n * @retval Auto-reload value (between Min_Data=0 and Max_Data=65519)\r\n */\r\n#define __HAL_TIM_CALC_PERIOD_DITHER_BY_DELAY(__TIMCLK__, __PSC__, __DELAY__, __PULSE__) \\\r\n ((uint32_t)(__HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__PULSE__)) \\\r\n + __HAL_TIM_CALC_PULSE_DITHER((__TIMCLK__), (__PSC__), (__DELAY__))))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported macro -----------------------------------------------------*/\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Macros TIM Extended Private Macros\r\n * @{\r\n */\r\n#define IS_TIM_REMAP(__REMAP__) ((((__REMAP__) & 0xFFFC3FFFU) == 0x00000000U))\r\n\r\n#define IS_TIM_BREAKINPUT(__BREAKINPUT__) (((__BREAKINPUT__) == TIM_BREAKINPUT_BRK) || \\\r\n ((__BREAKINPUT__) == TIM_BREAKINPUT_BRK2))\r\n\r\n#if defined (COMP5) && defined (COMP6) && defined (COMP7)\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP5) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP6) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP7))\r\n\r\n\r\n#else\r\n#define IS_TIM_BREAKINPUTSOURCE(__SOURCE__) (((__SOURCE__) == TIM_BREAKINPUTSOURCE_BKIN) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP1) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP2) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP3) || \\\r\n ((__SOURCE__) == TIM_BREAKINPUTSOURCE_COMP4))\r\n\r\n#endif /* COMP5 && COMP6 && COMP7 */\r\n#define IS_TIM_BREAKINPUTSOURCE_STATE(__STATE__) (((__STATE__) == TIM_BREAKINPUTSOURCE_DISABLE) || \\\r\n ((__STATE__) == TIM_BREAKINPUTSOURCE_ENABLE))\r\n\r\n#define IS_TIM_BREAKINPUTSOURCE_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_LOW) || \\\r\n ((__POLARITY__) == TIM_BREAKINPUTSOURCE_POLARITY_HIGH))\r\n\r\n#define IS_TIM_TISEL(__TISEL__) ((((__TISEL__) & 0xF0F0F0F0U) == 0x00000000U))\r\n\r\n#define IS_TIM_TISEL_TIX_INSTANCE(INSTANCE, CHANNEL) \\\r\n (IS_TIM_CCX_INSTANCE(INSTANCE, CHANNEL) && ((CHANNEL) < TIM_CHANNEL_5))\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR10))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR10)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#elif defined(TIM5)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR4) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM5) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR4) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#elif defined(TIM20)\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR9) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM20) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n#else\r\n#define IS_TIM_CLOCKSOURCE_INSTANCE(INSTANCE, __CLOCK__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ETRMODE1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR6) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__CLOCK__) == TIM_CLOCKSOURCE_INTERNAL) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR0) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR3) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1ED) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI1) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_TI2) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR5) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR7) || \\\r\n ((__CLOCK__) == TIM_CLOCKSOURCE_ITR8))))\r\n\r\n#define IS_TIM_TRIGGER_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ETRF) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_TI1F_ED) || \\\r\n ((__SELECTION__) == TIM_TS_TI1FP1) || \\\r\n ((__SELECTION__) == TIM_TS_TI2FP2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8))))\r\n\r\n#define IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(INSTANCE, __SELECTION__) \\\r\n ((((INSTANCE) == TIM1) && \\\r\n (((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM2) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_ITR11)|| \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM3) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM4) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM8) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR6) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))) \\\r\n || \\\r\n (((INSTANCE) == TIM15) && \\\r\n (((__SELECTION__) == TIM_TS_ITR0) || \\\r\n ((__SELECTION__) == TIM_TS_ITR1) || \\\r\n ((__SELECTION__) == TIM_TS_ITR2) || \\\r\n ((__SELECTION__) == TIM_TS_ITR3) || \\\r\n ((__SELECTION__) == TIM_TS_ITR5) || \\\r\n ((__SELECTION__) == TIM_TS_ITR7) || \\\r\n ((__SELECTION__) == TIM_TS_ITR8) || \\\r\n ((__SELECTION__) == TIM_TS_NONE))))\r\n\r\n#endif /* TIM5 && TIM20 */\r\n#define IS_TIM_OC_CHANNEL_MODE(__MODE__, __CHANNEL__) \\\r\n (IS_TIM_OC_MODE(__MODE__) \\\r\n && ((((__MODE__) == TIM_OCMODE_DIRECTION_OUTPUT) || ((__MODE__) == TIM_OCMODE_PULSE_ON_COMPARE)) \\\r\n ? (((__CHANNEL__) == TIM_CHANNEL_3) || ((__CHANNEL__) == TIM_CHANNEL_4)) : (1 == 1)))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_CHANNEL(__CHANNEL__) \\\r\n (((__CHANNEL__) == TIM_CHANNEL_3) || \\\r\n ((__CHANNEL__) == TIM_CHANNEL_4))\r\n\r\n#define IS_TIM_PULSEONCOMPARE_INSTANCE(INSTANCE) IS_TIM_CC3_INSTANCE(INSTANCE)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTH(__WIDTH__) ((__WIDTH__) <= 0xFFU)\r\n\r\n#define IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(__PRESCALER__) ((__PRESCALER__) <= 0x7U)\r\n\r\n#define IS_TIM_SLAVE_PRELOAD_SOURCE(__SOURCE__) (((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_UPDATE) \\\r\n || ((__SOURCE__) == TIM_SMS_PRELOAD_SOURCE_INDEX))\r\n\r\n#define IS_TIM_ENCODERINDEX_POLARITY(__POLARITY__) (((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_INVERTED) || \\\r\n ((__POLARITY__) == TIM_ENCODERINDEX_POLARITY_NONINVERTED))\r\n\r\n#define IS_TIM_ENCODERINDEX_PRESCALER(__PRESCALER__) (((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV1) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV2) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV4) || \\\r\n ((__PRESCALER__) == TIM_ENCODERINDEX_PRESCALER_DIV8))\r\n\r\n#define IS_TIM_ENCODERINDEX_FILTER(__FILTER__) ((__FILTER__) <= 0xFUL)\r\n\r\n#define IS_TIM_ENCODERINDEX_POSITION(__POSITION__) (((__POSITION__) == TIM_ENCODERINDEX_POSITION_00) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_01) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_10) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_11) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_0) || \\\r\n ((__POSITION__) == TIM_ENCODERINDEX_POSITION_1))\r\n\r\n#define IS_TIM_ENCODERINDEX_DIRECTION(__DIRECTION__) (((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP_DOWN) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_UP) || \\\r\n ((__DIRECTION__) == TIM_ENCODERINDEX_DIRECTION_DOWN))\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of private macro ------------------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n * @{\r\n */\r\n/* Timer Hall Sensor functions **********************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim);\r\n\r\nvoid HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim);\r\n\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n * @{\r\n */\r\n/* Timer Complementary Output Compare functions *****************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n * @{\r\n */\r\n/* Timer Complementary PWM functions ****************************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/* Non-Blocking mode: DMA */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length);\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n * @{\r\n */\r\n/* Timer Complementary One Pulse functions **********************************/\r\n/* Blocking mode: Polling */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n\r\n/* Non-Blocking mode: Interrupt */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n * @{\r\n */\r\n/* Extended Control functions ************************************************/\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource);\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput,\r\n TIMEx_BreakInputConfigTypeDef *sBreakInputConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels);\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap);\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel);\r\n\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim, uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n * @{\r\n */\r\n/* Extended Callback **********************************************************/\r\nvoid HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim);\r\nvoid HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim);\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n * @{\r\n */\r\n/* Extended Peripheral State functions ***************************************/\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim);\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(TIM_HandleTypeDef *htim, uint32_t ChannelN);\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n/* End of exported functions -------------------------------------------------*/\r\n\r\n/* Private functions----------------------------------------------------------*/\r\n/** @addtogroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma);\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma);\r\n/**\r\n * @}\r\n */\r\n/* End of private functions --------------------------------------------------*/\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n\r\n#endif /* STM32G4xx_HAL_TIM_EX_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Inc/stm32g4xx_ll_adc.h", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.h\r\n * @author MCD Application Team\r\n * @brief Header file of ADC LL module.\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Define to prevent recursive inclusion -------------------------------------*/\r\n#ifndef STM32G4xx_LL_ADC_H\r\n#define STM32G4xx_LL_ADC_H\r\n\r\n#ifdef __cplusplus\r\nextern \"C\" {\r\n#endif\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx.h\"\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @defgroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n/* Internal mask for ADC group regular sequencer: */\r\n/* To select into literal LL_ADC_REG_RANK_x the relevant bits for: */\r\n/* - sequencer register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group regular sequencer configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SQR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SQR2_REGOFFSET (0x00000100UL)\r\n#define ADC_SQR3_REGOFFSET (0x00000200UL)\r\n#define ADC_SQR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_REG_SQRX_REGOFFSET_MASK (ADC_SQR1_REGOFFSET | ADC_SQR2_REGOFFSET \\\r\n | ADC_SQR3_REGOFFSET | ADC_SQR4_REGOFFSET)\r\n#define ADC_SQRX_REGOFFSET_POS (8UL) /* Position of bits ADC_SQRx_REGOFFSET in ADC_REG_SQRX_REGOFFSET_MASK */\r\n#define ADC_REG_RANK_ID_SQRX_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n\r\n/* Definition of ADC group regular sequencer bits information to be inserted */\r\n/* into ADC group regular sequencer ranks literals definition. */\r\n#define ADC_REG_RANK_1_SQRX_BITOFFSET_POS (ADC_SQR1_SQ1_Pos)\r\n#define ADC_REG_RANK_2_SQRX_BITOFFSET_POS (ADC_SQR1_SQ2_Pos)\r\n#define ADC_REG_RANK_3_SQRX_BITOFFSET_POS (ADC_SQR1_SQ3_Pos)\r\n#define ADC_REG_RANK_4_SQRX_BITOFFSET_POS (ADC_SQR1_SQ4_Pos)\r\n#define ADC_REG_RANK_5_SQRX_BITOFFSET_POS (ADC_SQR2_SQ5_Pos)\r\n#define ADC_REG_RANK_6_SQRX_BITOFFSET_POS (ADC_SQR2_SQ6_Pos)\r\n#define ADC_REG_RANK_7_SQRX_BITOFFSET_POS (ADC_SQR2_SQ7_Pos)\r\n#define ADC_REG_RANK_8_SQRX_BITOFFSET_POS (ADC_SQR2_SQ8_Pos)\r\n#define ADC_REG_RANK_9_SQRX_BITOFFSET_POS (ADC_SQR2_SQ9_Pos)\r\n#define ADC_REG_RANK_10_SQRX_BITOFFSET_POS (ADC_SQR3_SQ10_Pos)\r\n#define ADC_REG_RANK_11_SQRX_BITOFFSET_POS (ADC_SQR3_SQ11_Pos)\r\n#define ADC_REG_RANK_12_SQRX_BITOFFSET_POS (ADC_SQR3_SQ12_Pos)\r\n#define ADC_REG_RANK_13_SQRX_BITOFFSET_POS (ADC_SQR3_SQ13_Pos)\r\n#define ADC_REG_RANK_14_SQRX_BITOFFSET_POS (ADC_SQR3_SQ14_Pos)\r\n#define ADC_REG_RANK_15_SQRX_BITOFFSET_POS (ADC_SQR4_SQ15_Pos)\r\n#define ADC_REG_RANK_16_SQRX_BITOFFSET_POS (ADC_SQR4_SQ16_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected sequencer: */\r\n/* To select into literal LL_ADC_INJ_RANK_x the relevant bits for: */\r\n/* - data register offset */\r\n/* - sequencer rank bits position into the selected register */\r\n\r\n/* Internal register offset for ADC group injected data register */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_JDR1_REGOFFSET (0x00000000UL)\r\n#define ADC_JDR2_REGOFFSET (0x00000100UL)\r\n#define ADC_JDR3_REGOFFSET (0x00000200UL)\r\n#define ADC_JDR4_REGOFFSET (0x00000300UL)\r\n\r\n#define ADC_INJ_JDRX_REGOFFSET_MASK (ADC_JDR1_REGOFFSET | ADC_JDR2_REGOFFSET \\\r\n | ADC_JDR3_REGOFFSET | ADC_JDR4_REGOFFSET)\r\n#define ADC_INJ_RANK_ID_JSQR_MASK (ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0)\r\n#define ADC_JDRX_REGOFFSET_POS (8UL) /* Position of bits ADC_JDRx_REGOFFSET in ADC_INJ_JDRX_REGOFFSET_MASK */\r\n\r\n/* Definition of ADC group injected sequencer bits information to be inserted */\r\n/* into ADC group injected sequencer ranks literals definition. */\r\n#define ADC_INJ_RANK_1_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ1_Pos)\r\n#define ADC_INJ_RANK_2_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ2_Pos)\r\n#define ADC_INJ_RANK_3_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ3_Pos)\r\n#define ADC_INJ_RANK_4_JSQR_BITOFFSET_POS (ADC_JSQR_JSQ4_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group regular trigger: */\r\n/* To select into literal LL_ADC_REG_TRIG_x the relevant bits for: */\r\n/* - regular trigger source */\r\n/* - regular trigger edge */\r\n#define ADC_REG_TRIG_EXT_EDGE_DEFAULT (ADC_CFGR_EXTEN_0) /* Trigger edge set to rising edge (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_SOURCE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_CFGR_EXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_REG_TRIG_EDGE_MASK (((LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN) << (4U * 0UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_REG_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group regular trigger bits information. */\r\n#define ADC_REG_TRIG_EXTSEL_BITOFFSET_POS (ADC_CFGR_EXTSEL_Pos)\r\n#define ADC_REG_TRIG_EXTEN_BITOFFSET_POS (ADC_CFGR_EXTEN_Pos)\r\n\r\n\r\n\r\n/* Internal mask for ADC group injected trigger: */\r\n/* To select into literal LL_ADC_INJ_TRIG_x the relevant bits for: */\r\n/* - injected trigger source */\r\n/* - injected trigger edge */\r\n#define ADC_INJ_TRIG_EXT_EDGE_DEFAULT (ADC_JSQR_JEXTEN_0) /* Trigger edge set to rising edge (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value) */\r\n\r\n/* Mask containing trigger source masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_SOURCE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTSEL) << (4U * 0UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 1UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 2UL)) | \\\r\n ((ADC_JSQR_JEXTSEL) << (4U * 3UL)) )\r\n\r\n/* Mask containing trigger edge masks for each of possible */\r\n/* trigger edge selection duplicated with shifts [0; 4; 8; 12] */\r\n/* corresponding to {SW start; ext trigger; ext trigger; ext trigger}. */\r\n#define ADC_INJ_TRIG_EDGE_MASK (((LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN) << (4U * 0UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 1UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 2UL)) | \\\r\n ((ADC_INJ_TRIG_EXT_EDGE_DEFAULT) << (4U * 3UL)) )\r\n\r\n/* Definition of ADC group injected trigger bits information. */\r\n#define ADC_INJ_TRIG_EXTSEL_BITOFFSET_POS (ADC_JSQR_JEXTSEL_Pos)\r\n#define ADC_INJ_TRIG_EXTEN_BITOFFSET_POS (ADC_JSQR_JEXTEN_Pos)\r\n\r\n\r\n\r\n\r\n\r\n\r\n/* Internal mask for ADC channel: */\r\n/* To select into literal LL_ADC_CHANNEL_x the relevant bits for: */\r\n/* - channel identifier defined by number */\r\n/* - channel identifier defined by bitfield */\r\n/* - channel differentiation between external channels (connected to */\r\n/* GPIO pins) and internal channels (connected to internal paths) */\r\n/* - channel sampling time defined by SMPRx register offset */\r\n/* and SMPx bits positions into SMPRx register */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK (ADC_CFGR_AWD1CH)\r\n#define ADC_CHANNEL_ID_BITFIELD_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS (ADC_CFGR_AWD1CH_Pos)\r\n#define ADC_CHANNEL_ID_MASK (ADC_CHANNEL_ID_NUMBER_MASK | ADC_CHANNEL_ID_BITFIELD_MASK \\\r\n | ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n/* Equivalent mask of ADC_CHANNEL_NUMBER_MASK aligned on register LSB (bit 0) */\r\n#define ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 (ADC_SQR2_SQ5) /* Equivalent to shift: (ADC_CHANNEL_NUMBER_MASK >> [Position of bitfield \"ADC_CHANNEL_NUMBER_MASK\" in register]) */\r\n\r\n/* Channel differentiation between external and internal channels */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH (0x80000000UL) /* Marker of internal channel */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_2 (0x00080000UL) /* Marker of internal channel for other ADC instances, in case of different ADC internal channels mapped on same channel number on different ADC instances */\r\n#define ADC_CHANNEL_ID_INTERNAL_CH_MASK (ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2)\r\n\r\n/* Internal register offset for ADC channel sampling time configuration */\r\n/* (offset placed into a spare area of literal definition) */\r\n#define ADC_SMPR1_REGOFFSET (0x00000000UL)\r\n#define ADC_SMPR2_REGOFFSET (0x02000000UL)\r\n#define ADC_CHANNEL_SMPRX_REGOFFSET_MASK (ADC_SMPR1_REGOFFSET | ADC_SMPR2_REGOFFSET)\r\n#define ADC_SMPRX_REGOFFSET_POS (25UL) /* Position of bits ADC_SMPRx_REGOFFSET in ADC_CHANNEL_SMPRX_REGOFFSET_MASK */\r\n\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_MASK (0x01F00000UL)\r\n#define ADC_CHANNEL_SMPx_BITOFFSET_POS (20UL) /* Value equivalent to bitfield \"ADC_CHANNEL_SMPx_BITOFFSET_MASK\" position in register */\r\n\r\n/* Definition of channels ID number information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_NUMBER (0x00000000UL)\r\n#define ADC_CHANNEL_1_NUMBER (ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_2_NUMBER (ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_3_NUMBER (ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_4_NUMBER (ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_5_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_6_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_7_NUMBER (ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_8_NUMBER (ADC_CFGR_AWD1CH_3)\r\n#define ADC_CHANNEL_9_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_10_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_11_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_12_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2)\r\n#define ADC_CHANNEL_13_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_14_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | ADC_CFGR_AWD1CH_1)\r\n#define ADC_CHANNEL_15_NUMBER (ADC_CFGR_AWD1CH_3 | ADC_CFGR_AWD1CH_2 | \\\r\n ADC_CFGR_AWD1CH_1 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_16_NUMBER (ADC_CFGR_AWD1CH_4)\r\n#define ADC_CHANNEL_17_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_0)\r\n#define ADC_CHANNEL_18_NUMBER (ADC_CFGR_AWD1CH_4 | ADC_CFGR_AWD1CH_1)\r\n\r\n/* Definition of channels ID bitfield information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_BITFIELD (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_CHANNEL_1_BITFIELD (ADC_AWD2CR_AWD2CH_1)\r\n#define ADC_CHANNEL_2_BITFIELD (ADC_AWD2CR_AWD2CH_2)\r\n#define ADC_CHANNEL_3_BITFIELD (ADC_AWD2CR_AWD2CH_3)\r\n#define ADC_CHANNEL_4_BITFIELD (ADC_AWD2CR_AWD2CH_4)\r\n#define ADC_CHANNEL_5_BITFIELD (ADC_AWD2CR_AWD2CH_5)\r\n#define ADC_CHANNEL_6_BITFIELD (ADC_AWD2CR_AWD2CH_6)\r\n#define ADC_CHANNEL_7_BITFIELD (ADC_AWD2CR_AWD2CH_7)\r\n#define ADC_CHANNEL_8_BITFIELD (ADC_AWD2CR_AWD2CH_8)\r\n#define ADC_CHANNEL_9_BITFIELD (ADC_AWD2CR_AWD2CH_9)\r\n#define ADC_CHANNEL_10_BITFIELD (ADC_AWD2CR_AWD2CH_10)\r\n#define ADC_CHANNEL_11_BITFIELD (ADC_AWD2CR_AWD2CH_11)\r\n#define ADC_CHANNEL_12_BITFIELD (ADC_AWD2CR_AWD2CH_12)\r\n#define ADC_CHANNEL_13_BITFIELD (ADC_AWD2CR_AWD2CH_13)\r\n#define ADC_CHANNEL_14_BITFIELD (ADC_AWD2CR_AWD2CH_14)\r\n#define ADC_CHANNEL_15_BITFIELD (ADC_AWD2CR_AWD2CH_15)\r\n#define ADC_CHANNEL_16_BITFIELD (ADC_AWD2CR_AWD2CH_16)\r\n#define ADC_CHANNEL_17_BITFIELD (ADC_AWD2CR_AWD2CH_17)\r\n#define ADC_CHANNEL_18_BITFIELD (ADC_AWD2CR_AWD2CH_18)\r\n\r\n/* Definition of channels sampling time information to be inserted into */\r\n/* channels literals definition. */\r\n#define ADC_CHANNEL_0_SMP (ADC_SMPR1_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP0\" position in register */\r\n#define ADC_CHANNEL_1_SMP (ADC_SMPR1_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP1\" position in register */\r\n#define ADC_CHANNEL_2_SMP (ADC_SMPR1_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP2\" position in register */\r\n#define ADC_CHANNEL_3_SMP (ADC_SMPR1_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP3\" position in register */\r\n#define ADC_CHANNEL_4_SMP (ADC_SMPR1_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP4\" position in register */\r\n#define ADC_CHANNEL_5_SMP (ADC_SMPR1_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP5\" position in register */\r\n#define ADC_CHANNEL_6_SMP (ADC_SMPR1_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP6\" position in register */\r\n#define ADC_CHANNEL_7_SMP (ADC_SMPR1_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP7\" position in register */\r\n#define ADC_CHANNEL_8_SMP (ADC_SMPR1_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP8\" position in register */\r\n#define ADC_CHANNEL_9_SMP (ADC_SMPR1_REGOFFSET | ((27UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR1_SMP9\" position in register */\r\n#define ADC_CHANNEL_10_SMP (ADC_SMPR2_REGOFFSET | (( 0UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP10\" position in register */\r\n#define ADC_CHANNEL_11_SMP (ADC_SMPR2_REGOFFSET | (( 3UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP11\" position in register */\r\n#define ADC_CHANNEL_12_SMP (ADC_SMPR2_REGOFFSET | (( 6UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP12\" position in register */\r\n#define ADC_CHANNEL_13_SMP (ADC_SMPR2_REGOFFSET | (( 9UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP13\" position in register */\r\n#define ADC_CHANNEL_14_SMP (ADC_SMPR2_REGOFFSET | ((12UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP14\" position in register */\r\n#define ADC_CHANNEL_15_SMP (ADC_SMPR2_REGOFFSET | ((15UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP15\" position in register */\r\n#define ADC_CHANNEL_16_SMP (ADC_SMPR2_REGOFFSET | ((18UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP16\" position in register */\r\n#define ADC_CHANNEL_17_SMP (ADC_SMPR2_REGOFFSET | ((21UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP17\" position in register */\r\n#define ADC_CHANNEL_18_SMP (ADC_SMPR2_REGOFFSET | ((24UL) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) /* Value shifted is equivalent to bitfield \"ADC_SMPR2_SMP18\" position in register */\r\n\r\n\r\n/* Internal mask for ADC mode single or differential ended: */\r\n/* To select into literals LL_ADC_SINGLE_ENDED or LL_ADC_SINGLE_DIFFERENTIAL */\r\n/* the relevant bits for: */\r\n/* (concatenation of multiple bits used in different registers) */\r\n/* - ADC calibration: calibration start, calibration factor get or set */\r\n/* - ADC channels: set each ADC channel ending mode */\r\n#define ADC_SINGLEDIFF_CALIB_START_MASK (ADC_CR_ADCALDIF)\r\n#define ADC_SINGLEDIFF_CALIB_FACTOR_MASK (ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S)\r\n#define ADC_SINGLEDIFF_CHANNEL_MASK (ADC_CHANNEL_ID_BITFIELD_MASK) /* Equivalent to ADC_DIFSEL_DIFSEL */\r\n#define ADC_SINGLEDIFF_CHANNEL_SHIFT_MASK (ADC_CALFACT_CALFACT_S_4 | ADC_CALFACT_CALFACT_S_3) /* Bits chosen to perform of shift when single mode is selected, shift value out of channels bits range. */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK (0x00010000UL) /* Selection of 1 bit to discriminate differential mode: mask of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_POS (16UL) /* Selection of 1 bit to discriminate differential mode: position of bit */\r\n#define ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4 (ADC_SINGLEDIFF_CALIB_F_BIT_D_POS - 4UL) /* Shift of bit ADC_SINGLEDIFF_CALIB_F_BIT_D to position to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC analog watchdog: */\r\n/* To select into literals LL_ADC_AWD_CHANNELx_xxx the relevant bits for: */\r\n/* (concatenation of multiple bits used in different analog watchdogs, */\r\n/* (feature of several watchdogs not available on all STM32 families)). */\r\n/* - analog watchdog 1: monitored channel defined by number, */\r\n/* selection of ADC group (ADC groups regular and-or injected). */\r\n/* - analog watchdog 2 and 3: monitored channel defined by bitfield, no */\r\n/* selection on groups. */\r\n\r\n/* Internal register offset for ADC analog watchdog channel configuration */\r\n#define ADC_AWD_CR1_REGOFFSET (0x00000000UL)\r\n#define ADC_AWD_CR2_REGOFFSET (0x00100000UL)\r\n#define ADC_AWD_CR3_REGOFFSET (0x00200000UL)\r\n\r\n/* Register offset gap between AWD1 and AWD2-AWD3 configuration registers */\r\n/* (Set separately as ADC_AWD_CRX_REGOFFSET to spare 32 bits space */\r\n#define ADC_AWD_CR12_REGOFFSETGAP_MASK (ADC_AWD2CR_AWD2CH_0)\r\n#define ADC_AWD_CR12_REGOFFSETGAP_VAL (0x00000024UL)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_MASK (ADC_AWD_CR1_REGOFFSET | ADC_AWD_CR2_REGOFFSET | ADC_AWD_CR3_REGOFFSET)\r\n\r\n#define ADC_AWD_CR1_CHANNEL_MASK (ADC_CFGR_AWD1CH | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n#define ADC_AWD_CR23_CHANNEL_MASK (ADC_AWD2CR_AWD2CH)\r\n#define ADC_AWD_CR_ALL_CHANNEL_MASK (ADC_AWD_CR1_CHANNEL_MASK | ADC_AWD_CR23_CHANNEL_MASK)\r\n\r\n#define ADC_AWD_CRX_REGOFFSET_POS (20UL) /* Position of bits ADC_AWD_CRx_REGOFFSET in ADC_AWD_CRX_REGOFFSET_MASK */\r\n\r\n/* Internal register offset for ADC analog watchdog threshold configuration */\r\n#define ADC_AWD_TR1_REGOFFSET (ADC_AWD_CR1_REGOFFSET)\r\n#define ADC_AWD_TR2_REGOFFSET (ADC_AWD_CR2_REGOFFSET)\r\n#define ADC_AWD_TR3_REGOFFSET (ADC_AWD_CR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_MASK (ADC_AWD_TR1_REGOFFSET | ADC_AWD_TR2_REGOFFSET | ADC_AWD_TR3_REGOFFSET)\r\n#define ADC_AWD_TRX_REGOFFSET_POS (ADC_AWD_CRX_REGOFFSET_POS) /* Position of bits ADC_SQRx_REGOFFSET in ADC_AWD_TRX_REGOFFSET_MASK */\r\n#define ADC_AWD_TRX_BIT_HIGH_MASK (0x00010000UL) /* Selection of 1 bit to discriminate threshold high: mask of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_POS (16UL) /* Selection of 1 bit to discriminate threshold high: position of bit */\r\n#define ADC_AWD_TRX_BIT_HIGH_SHIFT4 (ADC_AWD_TRX_BIT_HIGH_POS - 4UL) /* Shift of bit ADC_AWD_TRX_BIT_HIGH to position to perform a shift of 4 ranks */\r\n\r\n/* Internal mask for ADC offset: */\r\n/* Internal register offset for ADC offset number configuration */\r\n#define ADC_OFR1_REGOFFSET (0x00000000UL)\r\n#define ADC_OFR2_REGOFFSET (0x00000001UL)\r\n#define ADC_OFR3_REGOFFSET (0x00000002UL)\r\n#define ADC_OFR4_REGOFFSET (0x00000003UL)\r\n#define ADC_OFRx_REGOFFSET_MASK (ADC_OFR1_REGOFFSET | ADC_OFR2_REGOFFSET \\\r\n | ADC_OFR3_REGOFFSET | ADC_OFR4_REGOFFSET)\r\n\r\n\r\n/* ADC registers bits positions */\r\n#define ADC_CFGR_RES_BITOFFSET_POS (ADC_CFGR_RES_Pos)\r\n#define ADC_CFGR_AWD1SGL_BITOFFSET_POS (ADC_CFGR_AWD1SGL_Pos)\r\n#define ADC_CFGR_AWD1EN_BITOFFSET_POS (ADC_CFGR_AWD1EN_Pos)\r\n#define ADC_CFGR_JAWD1EN_BITOFFSET_POS (ADC_CFGR_JAWD1EN_Pos)\r\n#define ADC_TR1_HT1_BITOFFSET_POS (ADC_TR1_HT1_Pos)\r\n\r\n\r\n/* ADC registers bits groups */\r\n#define ADC_CR_BITS_PROPERTY_RS (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADDIS | ADC_CR_ADEN) /* ADC register CR bits with HW property \"rs\": Software can read as well as set this bit. Writing '0' has no effect on the bit value. */\r\n\r\n\r\n/* ADC internal channels related definitions */\r\n/* Internal voltage reference VrefInt */\r\n#define VREFINT_CAL_ADDR ((uint16_t*) (0x1FFF75AAUL)) /* Internal voltage reference, address of parameter VREFINT_CAL: VrefInt ADC raw data acquired at temperature 30 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define VREFINT_CAL_VREF (3000UL) /* Analog voltage reference (Vref+) value with which temperature sensor has been calibrated in production (tolerance: +-10 mV) (unit: mV). */\r\n/* Temperature sensor */\r\n#define TEMPSENSOR_CAL1_ADDR ((uint16_t*) (0x1FFF75A8UL)) /* Internal temperature sensor, address of parameter TS_CAL1: On STM32G4, temperature sensor ADC raw data acquired at temperature 30 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL2_ADDR ((uint16_t*) (0x1FFF75CAUL)) /* Internal temperature sensor, address of parameter TS_CAL2: On STM32G4, temperature sensor ADC raw data acquired at temperature 110 DegC (tolerance: +-5 DegC), Vref+ = 3.0 V (tolerance: +-10 mV). */\r\n#define TEMPSENSOR_CAL1_TEMP (30L) /* Internal temperature sensor, temperature at which temperature sensor has been calibrated in production for data into TEMPSENSOR_CAL1_ADDR (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL2_TEMP (130L) /* Internal temperature sensor, temperature at which temperature sensor has been calibrated in production for data into TEMPSENSOR_CAL2_ADDR (tolerance: +-5 DegC) (unit: DegC). */\r\n#define TEMPSENSOR_CAL_VREFANALOG (3000UL) /* Analog voltage reference (Vref+) voltage with which temperature sensor has been calibrated in production (+-10 mV) (unit: mV). */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Private_Macros ADC Private Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Driver macro reserved for internal use: set a pointer to\r\n * a register from a register basis from which an offset\r\n * is applied.\r\n * @param __REG__ Register basis from which the offset is applied.\r\n * @param __REG_OFFFSET__ Offset to be applied (unit: number of registers).\r\n * @retval Pointer to register address\r\n */\r\n#define __ADC_PTR_REG_OFFSET(__REG__, __REG_OFFFSET__) \\\r\n ((__IO uint32_t *)((uint32_t) ((uint32_t)(&(__REG__)) + ((__REG_OFFFSET__) << 2UL))))\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported types ------------------------------------------------------------*/\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_ES_INIT ADC Exported Init structure\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC common parameters\r\n * and multimode\r\n * (all ADC instances belonging to the same ADC common instance).\r\n * @note The setting of these parameters by function @ref LL_ADC_CommonInit()\r\n * is conditioned to ADC instances state (all ADC instances\r\n * sharing the same ADC common instance):\r\n * All ADC instances sharing the same ADC common instance must be\r\n * disabled.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t CommonClock; /*!< Set parameter common to several ADC: Clock source and prescaler.\r\n This parameter can be a value of @ref ADC_LL_EC_COMMON_CLOCK_SOURCE\r\n @note On this STM32 series, if ADC group injected is used, some\r\n clock ratio constraints between ADC clock and AHB clock\r\n must be respected. Refer to reference manual.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetCommonClock(). */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t Multimode; /*!< Set ADC multimode configuration to operate in independent mode or multimode (for devices with several ADC instances).\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_MODE\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultimode(). */\r\n\r\n uint32_t MultiDMATransfer; /*!< Set ADC multimode conversion data transfer: no transfer or transfer by DMA.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_DMA_TRANSFER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultiDMATransfer(). */\r\n\r\n uint32_t MultiTwoSamplingDelay; /*!< Set ADC multimode delay between 2 sampling phases.\r\n This parameter can be a value of @ref ADC_LL_EC_MULTI_TWOSMP_DELAY\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetMultiTwoSamplingDelay(). */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n} LL_ADC_CommonInitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 families).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t Resolution; /*!< Set ADC resolution.\r\n This parameter can be a value of @ref ADC_LL_EC_RESOLUTION\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetResolution(). */\r\n\r\n uint32_t DataAlignment; /*!< Set ADC conversion data alignment.\r\n This parameter can be a value of @ref ADC_LL_EC_DATA_ALIGN\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetDataAlignment(). */\r\n\r\n uint32_t LowPowerMode; /*!< Set ADC low power mode.\r\n This parameter can be a value of @ref ADC_LL_EC_LP_MODE\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_SetLowPowerMode(). */\r\n\r\n} LL_ADC_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_REG_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group regular conversion trigger source: internal (SW start) or from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also set trigger polarity to rising edge\r\n (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value).\r\n In case of need to modify trigger edge, use function @ref LL_ADC_REG_SetTriggerEdge().\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group regular sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_SCAN_LENGTH\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group regular sequencer discontinuous mode: sequence subdivided and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group regular sequencer is enabled\r\n (scan length of 2 ranks or more).\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetSequencerDiscont(). */\r\n\r\n uint32_t ContinuousMode; /*!< Set ADC continuous conversion mode on ADC group regular, whether ADC conversions are performed in single mode (one conversion per trigger) or in continuous mode (after the first trigger, following conversions launched successively automatically).\r\n This parameter can be a value of @ref ADC_LL_EC_REG_CONTINUOUS_MODE\r\n Note: It is not possible to enable both ADC group regular continuous mode and discontinuous mode.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetContinuousMode(). */\r\n\r\n uint32_t DMATransfer; /*!< Set ADC group regular conversion data transfer: no transfer or transfer by DMA, and DMA requests mode.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_DMA_TRANSFER\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetDMATransfer(). */\r\n\r\n uint32_t Overrun; /*!< Set ADC group regular behavior in case of overrun:\r\n data preserved or overwritten.\r\n This parameter can be a value of @ref ADC_LL_EC_REG_OVR_DATA_BEHAVIOR\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_REG_SetOverrun(). */\r\n\r\n} LL_ADC_REG_InitTypeDef;\r\n\r\n/**\r\n * @brief Structure definition of some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_INJ_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n */\r\ntypedef struct\r\n{\r\n uint32_t TriggerSource; /*!< Set ADC group injected conversion trigger source: internal (SW start) or from external peripheral (timer event, external interrupt line).\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIGGER_SOURCE\r\n @note On this STM32 series, setting trigger source to external trigger also set trigger polarity to rising edge\r\n (default setting for compatibility with some ADC on other STM32 families having this setting set by HW default value).\r\n In case of need to modify trigger edge, use function @ref LL_ADC_INJ_SetTriggerEdge().\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetTriggerSource(). */\r\n\r\n uint32_t SequencerLength; /*!< Set ADC group injected sequencer length.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_SCAN_LENGTH\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetSequencerLength(). */\r\n\r\n uint32_t SequencerDiscont; /*!< Set ADC group injected sequencer discontinuous mode: sequence subdivided and scan conversions interrupted every selected number of ranks.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_SEQ_DISCONT_MODE\r\n @note This parameter has an effect only if group injected sequencer is enabled\r\n (scan length of 2 ranks or more).\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetSequencerDiscont(). */\r\n\r\n uint32_t TrigAuto; /*!< Set ADC group injected conversion trigger: independent or from ADC group regular.\r\n This parameter can be a value of @ref ADC_LL_EC_INJ_TRIG_AUTO\r\n Note: This parameter must be set to set to independent trigger if injected trigger source is set to an external trigger.\r\n\r\n This feature can be modified afterwards using unitary function @ref LL_ADC_INJ_SetTrigAuto(). */\r\n\r\n} LL_ADC_INJ_InitTypeDef;\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/* Exported constants --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Constants ADC Exported Constants\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_FLAG ADC flags\r\n * @brief Flags defines which can be used with LL_ADC_ReadReg function\r\n * @{\r\n */\r\n#define LL_ADC_FLAG_ADRDY ADC_ISR_ADRDY /*!< ADC flag ADC instance ready */\r\n#define LL_ADC_FLAG_EOC ADC_ISR_EOC /*!< ADC flag ADC group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOS ADC_ISR_EOS /*!< ADC flag ADC group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_OVR ADC_ISR_OVR /*!< ADC flag ADC group regular overrun */\r\n#define LL_ADC_FLAG_EOSMP ADC_ISR_EOSMP /*!< ADC flag ADC group regular end of sampling phase */\r\n#define LL_ADC_FLAG_JEOC ADC_ISR_JEOC /*!< ADC flag ADC group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOS ADC_ISR_JEOS /*!< ADC flag ADC group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JQOVF ADC_ISR_JQOVF /*!< ADC flag ADC group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_AWD1 ADC_ISR_AWD1 /*!< ADC flag ADC analog watchdog 1 */\r\n#define LL_ADC_FLAG_AWD2 ADC_ISR_AWD2 /*!< ADC flag ADC analog watchdog 2 */\r\n#define LL_ADC_FLAG_AWD3 ADC_ISR_AWD3 /*!< ADC flag ADC analog watchdog 3 */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_FLAG_ADRDY_MST ADC_CSR_ADRDY_MST /*!< ADC flag ADC multimode master instance ready */\r\n#define LL_ADC_FLAG_ADRDY_SLV ADC_CSR_ADRDY_SLV /*!< ADC flag ADC multimode slave instance ready */\r\n#define LL_ADC_FLAG_EOC_MST ADC_CSR_EOC_MST /*!< ADC flag ADC multimode master group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOC_SLV ADC_CSR_EOC_SLV /*!< ADC flag ADC multimode slave group regular end of unitary conversion */\r\n#define LL_ADC_FLAG_EOS_MST ADC_CSR_EOS_MST /*!< ADC flag ADC multimode master group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_EOS_SLV ADC_CSR_EOS_SLV /*!< ADC flag ADC multimode slave group regular end of sequence conversions */\r\n#define LL_ADC_FLAG_OVR_MST ADC_CSR_OVR_MST /*!< ADC flag ADC multimode master group regular overrun */\r\n#define LL_ADC_FLAG_OVR_SLV ADC_CSR_OVR_SLV /*!< ADC flag ADC multimode slave group regular overrun */\r\n#define LL_ADC_FLAG_EOSMP_MST ADC_CSR_EOSMP_MST /*!< ADC flag ADC multimode master group regular end of sampling phase */\r\n#define LL_ADC_FLAG_EOSMP_SLV ADC_CSR_EOSMP_SLV /*!< ADC flag ADC multimode slave group regular end of sampling phase */\r\n#define LL_ADC_FLAG_JEOC_MST ADC_CSR_JEOC_MST /*!< ADC flag ADC multimode master group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOC_SLV ADC_CSR_JEOC_SLV /*!< ADC flag ADC multimode slave group injected end of unitary conversion */\r\n#define LL_ADC_FLAG_JEOS_MST ADC_CSR_JEOS_MST /*!< ADC flag ADC multimode master group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JEOS_SLV ADC_CSR_JEOS_SLV /*!< ADC flag ADC multimode slave group injected end of sequence conversions */\r\n#define LL_ADC_FLAG_JQOVF_MST ADC_CSR_JQOVF_MST /*!< ADC flag ADC multimode master group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_JQOVF_SLV ADC_CSR_JQOVF_SLV /*!< ADC flag ADC multimode slave group injected contexts queue overflow */\r\n#define LL_ADC_FLAG_AWD1_MST ADC_CSR_AWD1_MST /*!< ADC flag ADC multimode master analog watchdog 1 of the ADC master */\r\n#define LL_ADC_FLAG_AWD1_SLV ADC_CSR_AWD1_SLV /*!< ADC flag ADC multimode slave analog watchdog 1 of the ADC slave */\r\n#define LL_ADC_FLAG_AWD2_MST ADC_CSR_AWD2_MST /*!< ADC flag ADC multimode master analog watchdog 2 of the ADC master */\r\n#define LL_ADC_FLAG_AWD2_SLV ADC_CSR_AWD2_SLV /*!< ADC flag ADC multimode slave analog watchdog 2 of the ADC slave */\r\n#define LL_ADC_FLAG_AWD3_MST ADC_CSR_AWD3_MST /*!< ADC flag ADC multimode master analog watchdog 3 of the ADC master */\r\n#define LL_ADC_FLAG_AWD3_SLV ADC_CSR_AWD3_SLV /*!< ADC flag ADC multimode slave analog watchdog 3 of the ADC slave */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_IT ADC interruptions for configuration (interruption enable or disable)\r\n * @brief IT defines which can be used with LL_ADC_ReadReg and LL_ADC_WriteReg functions\r\n * @{\r\n */\r\n#define LL_ADC_IT_ADRDY ADC_IER_ADRDYIE /*!< ADC interruption ADC instance ready */\r\n#define LL_ADC_IT_EOC ADC_IER_EOCIE /*!< ADC interruption ADC group regular end of unitary conversion */\r\n#define LL_ADC_IT_EOS ADC_IER_EOSIE /*!< ADC interruption ADC group regular end of sequence conversions */\r\n#define LL_ADC_IT_OVR ADC_IER_OVRIE /*!< ADC interruption ADC group regular overrun */\r\n#define LL_ADC_IT_EOSMP ADC_IER_EOSMPIE /*!< ADC interruption ADC group regular end of sampling phase */\r\n#define LL_ADC_IT_JEOC ADC_IER_JEOCIE /*!< ADC interruption ADC group injected end of unitary conversion */\r\n#define LL_ADC_IT_JEOS ADC_IER_JEOSIE /*!< ADC interruption ADC group injected end of sequence conversions */\r\n#define LL_ADC_IT_JQOVF ADC_IER_JQOVFIE /*!< ADC interruption ADC group injected contexts queue overflow */\r\n#define LL_ADC_IT_AWD1 ADC_IER_AWD1IE /*!< ADC interruption ADC analog watchdog 1 */\r\n#define LL_ADC_IT_AWD2 ADC_IER_AWD2IE /*!< ADC interruption ADC analog watchdog 2 */\r\n#define LL_ADC_IT_AWD3 ADC_IER_AWD3IE /*!< ADC interruption ADC analog watchdog 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REGISTERS ADC registers compliant with specific purpose\r\n * @{\r\n */\r\n/* List of ADC registers intended to be used (most commonly) with */\r\n/* DMA transfer. */\r\n/* Refer to function @ref LL_ADC_DMA_GetRegAddr(). */\r\n#define LL_ADC_DMA_REG_REGULAR_DATA (0x00000000UL) /* ADC group regular conversion data register (corresponding to register DR) to be used with ADC configured in independent mode. Without DMA transfer, register accessed by LL function @ref LL_ADC_REG_ReadConversionData32() and other functions @ref LL_ADC_REG_ReadConversionDatax() */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n#define LL_ADC_DMA_REG_REGULAR_DATA_MULTI (0x00000001UL) /* ADC group regular conversion data register (corresponding to register CDR) to be used with ADC configured in multimode (available on STM32 devices with several ADC instances). Without DMA transfer, register accessed by LL function @ref LL_ADC_REG_ReadMultiConversionData32() */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_CLOCK_SOURCE ADC common - Clock source\r\n * @{\r\n */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV1 (ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock without prescaler */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV2 (ADC_CCR_CKMODE_1 ) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 2 */\r\n#define LL_ADC_CLOCK_SYNC_PCLK_DIV4 (ADC_CCR_CKMODE_1 | ADC_CCR_CKMODE_0) /*!< ADC synchronous clock derived from AHB clock with prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV1 (0x00000000UL) /*!< ADC asynchronous clock without prescaler */\r\n#define LL_ADC_CLOCK_ASYNC_DIV2 (ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 2 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV4 (ADC_CCR_PRESC_1 ) /*!< ADC asynchronous clock with prescaler division by 4 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV6 (ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 6 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV8 (ADC_CCR_PRESC_2 ) /*!< ADC asynchronous clock with prescaler division by 8 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV10 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 10 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV12 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1 ) /*!< ADC asynchronous clock with prescaler division by 12 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV16 (ADC_CCR_PRESC_2 | ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 16 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV32 (ADC_CCR_PRESC_3) /*!< ADC asynchronous clock with prescaler division by 32 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV64 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 64 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV128 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1) /*!< ADC asynchronous clock with prescaler division by 128 */\r\n#define LL_ADC_CLOCK_ASYNC_DIV256 (ADC_CCR_PRESC_3 | ADC_CCR_PRESC_1 | ADC_CCR_PRESC_0) /*!< ADC asynchronous clock with prescaler division by 256 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_COMMON_PATH_INTERNAL ADC common - Measurement path to internal channels\r\n * @{\r\n */\r\n/* Note: Other measurement paths to internal channels may be available */\r\n/* (connections to other peripherals). */\r\n/* If they are not listed below, they do not require any specific */\r\n/* path enable. In this case, Access to measurement path is done */\r\n/* only by selecting the corresponding ADC internal channel. */\r\n#define LL_ADC_PATH_INTERNAL_NONE (0x00000000UL) /*!< ADC measurement paths all disabled */\r\n#define LL_ADC_PATH_INTERNAL_VREFINT (ADC_CCR_VREFEN) /*!< ADC measurement path to internal channel VrefInt */\r\n#define LL_ADC_PATH_INTERNAL_TEMPSENSOR (ADC_CCR_VSENSESEL) /*!< ADC measurement path to internal channel temperature sensor */\r\n#define LL_ADC_PATH_INTERNAL_VBAT (ADC_CCR_VBATSEL) /*!< ADC measurement path to internal channel Vbat */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_RESOLUTION ADC instance - Resolution\r\n * @{\r\n */\r\n#define LL_ADC_RESOLUTION_12B (0x00000000UL) /*!< ADC resolution 12 bits */\r\n#define LL_ADC_RESOLUTION_10B ( ADC_CFGR_RES_0) /*!< ADC resolution 10 bits */\r\n#define LL_ADC_RESOLUTION_8B (ADC_CFGR_RES_1 ) /*!< ADC resolution 8 bits */\r\n#define LL_ADC_RESOLUTION_6B (ADC_CFGR_RES_1 | ADC_CFGR_RES_0) /*!< ADC resolution 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_DATA_ALIGN ADC instance - Data alignment\r\n * @{\r\n */\r\n#define LL_ADC_DATA_ALIGN_RIGHT (0x00000000UL) /*!< ADC conversion data alignment: right aligned (alignment on data register LSB bit 0)*/\r\n#define LL_ADC_DATA_ALIGN_LEFT (ADC_CFGR_ALIGN) /*!< ADC conversion data alignment: left aligned (alignment on data register MSB bit 15)*/\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_LP_MODE ADC instance - Low power mode\r\n * @{\r\n */\r\n#define LL_ADC_LP_MODE_NONE (0x00000000UL) /*!< No ADC low power mode activated */\r\n#define LL_ADC_LP_AUTOWAIT (ADC_CFGR_AUTDLY) /*!< ADC low power mode auto delay: Dynamic low power mode, ADC conversions are performed only when necessary (when previous ADC conversion data is read). See description with function @ref LL_ADC_SetLowPowerMode(). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_NB ADC instance - Offset number\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_1 ADC_OFR1_REGOFFSET /*!< ADC offset number 1: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_2 ADC_OFR2_REGOFFSET /*!< ADC offset number 2: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_3 ADC_OFR3_REGOFFSET /*!< ADC offset number 3: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n#define LL_ADC_OFFSET_4 ADC_OFR4_REGOFFSET /*!< ADC offset number 4: ADC channel and offset level to which the offset programmed will be applied (independently of channel mapped on ADC group regular or group injected) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_STATE ADC instance - Offset state\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_DISABLE (0x00000000UL) /*!< ADC offset disabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_ENABLE (ADC_OFR1_OFFSET1_EN) /*!< ADC offset enabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SIGN ADC instance - Offset sign\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SIGN_NEGATIVE (0x00000000UL) /*!< ADC offset is negative (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_SIGN_POSITIVE (ADC_OFR1_OFFSETPOS) /*!< ADC offset is positive (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OFFSET_SATURATION ADC instance - Offset saturation mode\r\n * @{\r\n */\r\n#define LL_ADC_OFFSET_SATURATION_DISABLE (0x00000000UL) /*!< ADC offset saturation is disabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n#define LL_ADC_OFFSET_SATURATION_ENABLE (ADC_OFR1_SATEN) /*!< ADC offset saturation is enabled (among ADC selected offset number 1, 2, 3 or 4) */\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EC_GROUPS ADC instance - Groups\r\n * @{\r\n */\r\n#define LL_ADC_GROUP_REGULAR (0x00000001UL) /*!< ADC group regular (available on all STM32 devices) */\r\n#define LL_ADC_GROUP_INJECTED (0x00000002UL) /*!< ADC group injected (not available on all STM32 devices)*/\r\n#define LL_ADC_GROUP_REGULAR_INJECTED (0x00000003UL) /*!< ADC both groups regular and injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL ADC instance - Channel number\r\n * @{\r\n */\r\n#define LL_ADC_CHANNEL_0 (ADC_CHANNEL_0_NUMBER | ADC_CHANNEL_0_SMP | ADC_CHANNEL_0_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN0 */\r\n#define LL_ADC_CHANNEL_1 (ADC_CHANNEL_1_NUMBER | ADC_CHANNEL_1_SMP | ADC_CHANNEL_1_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN1 */\r\n#define LL_ADC_CHANNEL_2 (ADC_CHANNEL_2_NUMBER | ADC_CHANNEL_2_SMP | ADC_CHANNEL_2_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN2 */\r\n#define LL_ADC_CHANNEL_3 (ADC_CHANNEL_3_NUMBER | ADC_CHANNEL_3_SMP | ADC_CHANNEL_3_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN3 */\r\n#define LL_ADC_CHANNEL_4 (ADC_CHANNEL_4_NUMBER | ADC_CHANNEL_4_SMP | ADC_CHANNEL_4_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN4 */\r\n#define LL_ADC_CHANNEL_5 (ADC_CHANNEL_5_NUMBER | ADC_CHANNEL_5_SMP | ADC_CHANNEL_5_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN5 */\r\n#define LL_ADC_CHANNEL_6 (ADC_CHANNEL_6_NUMBER | ADC_CHANNEL_6_SMP | ADC_CHANNEL_6_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN6 */\r\n#define LL_ADC_CHANNEL_7 (ADC_CHANNEL_7_NUMBER | ADC_CHANNEL_7_SMP | ADC_CHANNEL_7_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN7 */\r\n#define LL_ADC_CHANNEL_8 (ADC_CHANNEL_8_NUMBER | ADC_CHANNEL_8_SMP | ADC_CHANNEL_8_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN8 */\r\n#define LL_ADC_CHANNEL_9 (ADC_CHANNEL_9_NUMBER | ADC_CHANNEL_9_SMP | ADC_CHANNEL_9_BITFIELD ) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN9 */\r\n#define LL_ADC_CHANNEL_10 (ADC_CHANNEL_10_NUMBER | ADC_CHANNEL_10_SMP | ADC_CHANNEL_10_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN10 */\r\n#define LL_ADC_CHANNEL_11 (ADC_CHANNEL_11_NUMBER | ADC_CHANNEL_11_SMP | ADC_CHANNEL_11_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN11 */\r\n#define LL_ADC_CHANNEL_12 (ADC_CHANNEL_12_NUMBER | ADC_CHANNEL_12_SMP | ADC_CHANNEL_12_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN12 */\r\n#define LL_ADC_CHANNEL_13 (ADC_CHANNEL_13_NUMBER | ADC_CHANNEL_13_SMP | ADC_CHANNEL_13_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN13 */\r\n#define LL_ADC_CHANNEL_14 (ADC_CHANNEL_14_NUMBER | ADC_CHANNEL_14_SMP | ADC_CHANNEL_14_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN14 */\r\n#define LL_ADC_CHANNEL_15 (ADC_CHANNEL_15_NUMBER | ADC_CHANNEL_15_SMP | ADC_CHANNEL_15_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN15 */\r\n#define LL_ADC_CHANNEL_16 (ADC_CHANNEL_16_NUMBER | ADC_CHANNEL_16_SMP | ADC_CHANNEL_16_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN16 */\r\n#define LL_ADC_CHANNEL_17 (ADC_CHANNEL_17_NUMBER | ADC_CHANNEL_17_SMP | ADC_CHANNEL_17_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN17 */\r\n#define LL_ADC_CHANNEL_18 (ADC_CHANNEL_18_NUMBER | ADC_CHANNEL_18_SMP | ADC_CHANNEL_18_BITFIELD) /*!< ADC external channel (channel connected to GPIO pin) ADCx_IN18 */\r\n#define LL_ADC_CHANNEL_VREFINT (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to VrefInt: Internal voltage reference. On this STM32 series, ADC channel available on all instances but ADC2. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (LL_ADC_CHANNEL_4 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Temperature sensor. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 availaibility */\r\n#define LL_ADC_CHANNEL_VBAT (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda. On this STM32 series, ADC channel available on all ADC instances but ADC2 & ADC4. Refer to device datasheet for ADC4 availaibility */\r\n#define LL_ADC_CHANNEL_VOPAMP1 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP1 output. On this STM32 series, ADC channel available only on ADC1 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP2 (LL_ADC_CHANNEL_16 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP2 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC2 (LL_ADC_CHANNEL_18 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC2 instance. */\r\n#define LL_ADC_CHANNEL_VOPAMP3_ADC3 (LL_ADC_CHANNEL_13 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP3 output. On this STM32 series, ADC channel available only on ADC3 instance. Refer to device datasheet for ADC3 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP4 (LL_ADC_CHANNEL_5 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP4 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 & OPAMP4 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP5 (LL_ADC_CHANNEL_3 | ADC_CHANNEL_ID_INTERNAL_CH) /*!< ADC internal channel connected to OPAMP5 output. On this STM32 series, ADC channel available only on ADC5 instance. Refer to device datasheet for ADC5 & OPAMP5 availability */\r\n#define LL_ADC_CHANNEL_VOPAMP6 (LL_ADC_CHANNEL_17 | ADC_CHANNEL_ID_INTERNAL_CH | ADC_CHANNEL_ID_INTERNAL_CH_2) /*!< ADC internal channel connected to OPAMP6 output. On this STM32 series, ADC channel available only on ADC4 instance. Refer to device datasheet for ADC4 & OPAMP6 availability */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_SOURCE ADC group regular - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_SOFTWARE (0x00000000UL) /*!<\r\n ADC group regular conversion trigger internal: SW start. */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH2 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM1_CH3 (ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH1 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH2 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM2_CH3 (ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM2 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_TRGO (ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH1 (ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM3_CH4 (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH1 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM4_CH4 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_TIM6_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM7_TRGO (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_TRGO2 (ADC_CFGR_EXTSEL_3 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM8_CH1 (ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM8 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_TIM15_TRGO (ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO (ADC_CFGR_EXTSEL_4 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_TRGO2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances, and TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_TIM20_CH3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: TIM20 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances, and TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG1 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG3 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG5 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG6 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG7 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG8 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG9 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_1 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_HRTIM_TRG10 (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_1 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: external interrupt line 11. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: external interrupt line 2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_REG_TRIG_EXT_LPTIM_OUT (ADC_CFGR_EXTSEL_4 | ADC_CFGR_EXTSEL_3 | ADC_CFGR_EXTSEL_2 | ADC_CFGR_EXTSEL_0 | ADC_REG_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group regular conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_TRIGGER_EDGE ADC group regular - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_REG_TRIG_EXT_RISING ( ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion trigger polarity set to rising edge */\r\n#define LL_ADC_REG_TRIG_EXT_FALLING (ADC_CFGR_EXTEN_1 ) /*!< ADC group regular conversion trigger polarity set to falling edge */\r\n#define LL_ADC_REG_TRIG_EXT_RISINGFALLING (ADC_CFGR_EXTEN_1 | ADC_CFGR_EXTEN_0) /*!< ADC group regular conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SAMPLING_MODE ADC group regular - Sampling mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SAMPLING_MODE_NORMAL (0x00000000UL) /*!< ADC conversions sampling phase duration is defined using @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME */\r\n#define LL_ADC_REG_SAMPLING_MODE_BULB (ADC_CFGR2_BULB) /*!< ADC conversions sampling phase starts immediately after end of conversion, and stops upon trigger event.\r\n Note: First conversion is using minimal sampling time (see @ref ADC_LL_EC_CHANNEL_SAMPLINGTIME) */\r\n#define LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED (ADC_CFGR2_SMPTRIG) /*!< ADC conversions sampling phase is controlled by trigger events:\r\n Trigger rising edge = start sampling\r\n Trigger falling edge = stop sampling and start conversion */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_CONTINUOUS_MODE ADC group regular - Continuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_CONV_SINGLE (0x00000000UL) /*!< ADC conversions are performed in single mode: one conversion per trigger */\r\n#define LL_ADC_REG_CONV_CONTINUOUS (ADC_CFGR_CONT) /*!< ADC conversions are performed in continuous mode: after the first trigger, following conversions launched successively automatically */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_DMA_TRANSFER ADC group regular - DMA transfer of ADC conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_DMA_TRANSFER_NONE (0x00000000UL) /*!< ADC conversions are not transferred by DMA */\r\n#define LL_ADC_REG_DMA_TRANSFER_LIMITED ( ADC_CFGR_DMAEN) /*!< ADC conversion data are transferred by DMA, in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. */\r\n#define LL_ADC_REG_DMA_TRANSFER_UNLIMITED (ADC_CFGR_DMACFG | ADC_CFGR_DMAEN) /*!< ADC conversion data are transferred by DMA, in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/** @defgroup ADC_LL_EC_SAMPLINGTIME_COMMON_CONFIG ADC instance - ADC sampling time common configuration\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_DEFAULT (0x00000000UL) /*!< ADC sampling time let to default settings. */\r\n#define LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5 (ADC_SMPR1_SMPPLUS) /*!< ADC additional sampling time 3.5 ADC clock cycles replacing 2.5 ADC clock cycles (this applies to all channels mapped with selection sampling time 2.5 ADC clock cycles, whatever channels mapped on ADC groups regular or injected). */\r\n/**\r\n * @}\r\n */\r\n#endif\r\n\r\n/** @defgroup ADC_LL_EC_REG_OVR_DATA_BEHAVIOR ADC group regular - Overrun behavior on conversion data\r\n * @{\r\n */\r\n#define LL_ADC_REG_OVR_DATA_PRESERVED (0x00000000UL) /*!< ADC group regular behavior in case of overrun: data preserved */\r\n#define LL_ADC_REG_OVR_DATA_OVERWRITTEN (ADC_CFGR_OVRMOD) /*!< ADC group regular behavior in case of overrun: data overwritten */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_SCAN_LENGTH ADC group regular - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group regular sequencer disable (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS ( ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 2 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS ( ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 3 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS ( ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 4 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS ( ADC_SQR1_L_2 ) /*!< ADC group regular sequencer enable with 5 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 6 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 7 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS ( ADC_SQR1_L_2 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 8 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS (ADC_SQR1_L_3 ) /*!< ADC group regular sequencer enable with 9 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 10 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 11 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 12 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 ) /*!< ADC group regular sequencer enable with 13 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 14 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_1 ) /*!< ADC group regular sequencer enable with 15 ranks in the sequence */\r\n#define LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS (ADC_SQR1_L_3 | ADC_SQR1_L_2 | ADC_SQR1_L_1 | ADC_SQR1_L_0) /*!< ADC group regular sequencer enable with 16 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_DISCONT_MODE ADC group regular - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_REG_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group regular sequencer discontinuous mode disable */\r\n#define LL_ADC_REG_SEQ_DISCONT_1RANK ( ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every rank */\r\n#define LL_ADC_REG_SEQ_DISCONT_2RANKS ( ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enabled with sequence interruption every 2 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_3RANKS ( ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 3 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_4RANKS ( ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 4 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_5RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 5 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_6RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 6 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_7RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 7 ranks */\r\n#define LL_ADC_REG_SEQ_DISCONT_8RANKS (ADC_CFGR_DISCNUM_2 | ADC_CFGR_DISCNUM_1 | ADC_CFGR_DISCNUM_0 | ADC_CFGR_DISCEN) /*!< ADC group regular sequencer discontinuous mode enable with sequence interruption every 8 ranks */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_REG_SEQ_RANKS ADC group regular - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_REG_RANK_1 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_1_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 1 */\r\n#define LL_ADC_REG_RANK_2 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_2_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 2 */\r\n#define LL_ADC_REG_RANK_3 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_3_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 3 */\r\n#define LL_ADC_REG_RANK_4 (ADC_SQR1_REGOFFSET | ADC_REG_RANK_4_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 4 */\r\n#define LL_ADC_REG_RANK_5 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_5_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 5 */\r\n#define LL_ADC_REG_RANK_6 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_6_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 6 */\r\n#define LL_ADC_REG_RANK_7 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_7_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 7 */\r\n#define LL_ADC_REG_RANK_8 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_8_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 8 */\r\n#define LL_ADC_REG_RANK_9 (ADC_SQR2_REGOFFSET | ADC_REG_RANK_9_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 9 */\r\n#define LL_ADC_REG_RANK_10 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_10_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 10 */\r\n#define LL_ADC_REG_RANK_11 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_11_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 11 */\r\n#define LL_ADC_REG_RANK_12 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_12_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 12 */\r\n#define LL_ADC_REG_RANK_13 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_13_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 13 */\r\n#define LL_ADC_REG_RANK_14 (ADC_SQR3_REGOFFSET | ADC_REG_RANK_14_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 14 */\r\n#define LL_ADC_REG_RANK_15 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_15_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 15 */\r\n#define LL_ADC_REG_RANK_16 (ADC_SQR4_REGOFFSET | ADC_REG_RANK_16_SQRX_BITOFFSET_POS) /*!< ADC group regular sequencer rank 16 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_SOURCE ADC group injected - Trigger source\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_SOFTWARE (0x00000000UL) /*!<\r\n ADC group injected conversion trigger internal: SW start.. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO (ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM1_CH4 (ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM1 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_TRGO (ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM2 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 1 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM3 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_TRGO (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 channel 3 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM4 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM6_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM6 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM7_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM7 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 TRGO2. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM8_CH4 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM15_TRGO (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM15 TRGO. Trigger edge set to rising edge (default setting). */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM8 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO (ADC_JSQR_JEXTSEL_4 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 TRGO2. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 channel 2 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC3/4/5 instances. On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: TIM20 channel 4 event (capture compare: input capture or output capture). Trigger edge set to rising edge (default setting).\r\n Trigger available only on ADC1/2 instances. On this STM32 series, TIM20 is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 1 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 2 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 3 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances, and HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 4 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 5 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 6 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 7 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 8 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 9 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10 (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: HRTIMER ADC trigger 10 event. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, HRTIM is not available on all devices. Refer to device datasheet for more details */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external interrupt line 3. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC3/4/5 instances. Refer to device datasheet for ADCx availaibility */\r\n#define LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_1 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: external interrupt line 15. Trigger edge set to rising edge (default setting).\r\n Note: On this STM32 series, this trigger is available only on ADC1/2 instances. */\r\n#define LL_ADC_INJ_TRIG_EXT_LPTIM_OUT (ADC_JSQR_JEXTSEL_4 | ADC_JSQR_JEXTSEL_3 | ADC_JSQR_JEXTSEL_2 | ADC_JSQR_JEXTSEL_0 | ADC_INJ_TRIG_EXT_EDGE_DEFAULT) /*!<\r\n ADC group injected conversion trigger from external peripheral: LPTIMER OUT event. Trigger edge set to rising edge (default setting). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIGGER_EDGE ADC group injected - Trigger edge\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_EXT_RISING ( ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion trigger polarity set to rising edge */\r\n#define LL_ADC_INJ_TRIG_EXT_FALLING (ADC_JSQR_JEXTEN_1 ) /*!< ADC group injected conversion trigger polarity set to falling edge */\r\n#define LL_ADC_INJ_TRIG_EXT_RISINGFALLING (ADC_JSQR_JEXTEN_1 | ADC_JSQR_JEXTEN_0) /*!< ADC group injected conversion trigger polarity set to both rising and falling edges */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_TRIG_AUTO ADC group injected - Automatic trigger mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_TRIG_INDEPENDENT (0x00000000UL) /*!< ADC group injected conversion trigger independent. Setting mandatory if ADC group injected injected trigger source is set to an external trigger. */\r\n#define LL_ADC_INJ_TRIG_FROM_GRP_REGULAR (ADC_CFGR_JAUTO) /*!< ADC group injected conversion trigger from ADC group regular. Setting compliant only with group injected trigger source set to SW start, without any further action on ADC group injected conversion start or stop: in this case, ADC group injected is controlled only from ADC group regular. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_CONTEXT_QUEUE ADC group injected - Context queue mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE (0x00000000UL) /* Group injected sequence context queue is enabled and can contain up to 2 contexts. When all contexts have been processed, the queue maintains the last context active perpetually. */\r\n#define LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY (ADC_CFGR_JQM) /* Group injected sequence context queue is enabled and can contain up to 2 contexts. When all contexts have been processed, the queue is empty and injected group triggers are disabled. */\r\n#define LL_ADC_INJ_QUEUE_DISABLE (ADC_CFGR_JQDIS) /* Group injected sequence context queue is disabled: only 1 sequence can be configured and is active perpetually. */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_SCAN_LENGTH ADC group injected - Sequencer scan length\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_SCAN_DISABLE (0x00000000UL) /*!< ADC group injected sequencer disable (equivalent to sequencer of 1 rank: ADC conversion on only 1 channel) */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS ( ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable with 2 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS (ADC_JSQR_JL_1 ) /*!< ADC group injected sequencer enable with 3 ranks in the sequence */\r\n#define LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS (ADC_JSQR_JL_1 | ADC_JSQR_JL_0) /*!< ADC group injected sequencer enable with 4 ranks in the sequence */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_DISCONT_MODE ADC group injected - Sequencer discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_INJ_SEQ_DISCONT_DISABLE (0x00000000UL) /*!< ADC group injected sequencer discontinuous mode disable */\r\n#define LL_ADC_INJ_SEQ_DISCONT_1RANK (ADC_CFGR_JDISCEN) /*!< ADC group injected sequencer discontinuous mode enable with sequence interruption every rank */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_INJ_SEQ_RANKS ADC group injected - Sequencer ranks\r\n * @{\r\n */\r\n#define LL_ADC_INJ_RANK_1 (ADC_JDR1_REGOFFSET | ADC_INJ_RANK_1_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 1 */\r\n#define LL_ADC_INJ_RANK_2 (ADC_JDR2_REGOFFSET | ADC_INJ_RANK_2_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 2 */\r\n#define LL_ADC_INJ_RANK_3 (ADC_JDR3_REGOFFSET | ADC_INJ_RANK_3_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 3 */\r\n#define LL_ADC_INJ_RANK_4 (ADC_JDR4_REGOFFSET | ADC_INJ_RANK_4_JSQR_BITOFFSET_POS) /*!< ADC group injected sequencer rank 4 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SAMPLINGTIME Channel - Sampling time\r\n * @{\r\n */\r\n#define LL_ADC_SAMPLINGTIME_2CYCLES_5 (0x00000000UL) /*!< Sampling time 2.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_6CYCLES_5 ( ADC_SMPR2_SMP10_0) /*!< Sampling time 6.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_12CYCLES_5 ( ADC_SMPR2_SMP10_1 ) /*!< Sampling time 12.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_24CYCLES_5 ( ADC_SMPR2_SMP10_1 | ADC_SMPR2_SMP10_0) /*!< Sampling time 24.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_47CYCLES_5 (ADC_SMPR2_SMP10_2 ) /*!< Sampling time 47.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_92CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_0) /*!< Sampling time 92.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_247CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_1 ) /*!< Sampling time 247.5 ADC clock cycles */\r\n#define LL_ADC_SAMPLINGTIME_640CYCLES_5 (ADC_SMPR2_SMP10_2 | ADC_SMPR2_SMP10_1 | ADC_SMPR2_SMP10_0) /*!< Sampling time 640.5 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_CHANNEL_SINGLE_DIFF_ENDING Channel - Single or differential ending\r\n * @{\r\n */\r\n#define LL_ADC_SINGLE_ENDED ( ADC_CALFACT_CALFACT_S) /*!< ADC channel ending set to single ended (literal also used to set calibration mode) */\r\n#define LL_ADC_DIFFERENTIAL_ENDED (ADC_CR_ADCALDIF | ADC_CALFACT_CALFACT_D) /*!< ADC channel ending set to differential (literal also used to set calibration mode) */\r\n#define LL_ADC_BOTH_SINGLE_DIFF_ENDED (LL_ADC_SINGLE_ENDED | LL_ADC_DIFFERENTIAL_ENDED) /*!< ADC channel ending set to both single ended and differential (literal used only to set calibration factors) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_NUMBER Analog watchdog - Analog watchdog number\r\n * @{\r\n */\r\n#define LL_ADC_AWD1 (ADC_AWD_CR1_CHANNEL_MASK | ADC_AWD_CR1_REGOFFSET) /*!< ADC analog watchdog number 1 */\r\n#define LL_ADC_AWD2 (ADC_AWD_CR23_CHANNEL_MASK | ADC_AWD_CR2_REGOFFSET) /*!< ADC analog watchdog number 2 */\r\n#define LL_ADC_AWD3 (ADC_AWD_CR23_CHANNEL_MASK | ADC_AWD_CR3_REGOFFSET) /*!< ADC analog watchdog number 3 */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_CHANNELS Analog watchdog - Monitored channels\r\n * @{\r\n */\r\n#define LL_ADC_AWD_DISABLE (0x00000000UL) /*!< ADC analog watchdog monitoring disabled */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_AWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by group regular only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_INJ (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_JAWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by group injected only */\r\n#define LL_ADC_AWD_ALL_CHANNELS_REG_INJ (ADC_AWD_CR23_CHANNEL_MASK | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN ) /*!< ADC analog watchdog monitoring of all channels, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_0_REG ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_0_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_0_REG_INJ ((LL_ADC_CHANNEL_0 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN0, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_1_REG ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_1_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_1_REG_INJ ((LL_ADC_CHANNEL_1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_2_REG ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_2_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_2_REG_INJ ((LL_ADC_CHANNEL_2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_3_REG ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_3_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_3_REG_INJ ((LL_ADC_CHANNEL_3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_4_REG ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_4_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_4_REG_INJ ((LL_ADC_CHANNEL_4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN4, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_5_REG ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_5_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_5_REG_INJ ((LL_ADC_CHANNEL_5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_6_REG ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_6_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_6_REG_INJ ((LL_ADC_CHANNEL_6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN6, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_7_REG ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_7_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_7_REG_INJ ((LL_ADC_CHANNEL_7 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN7, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_8_REG ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_8_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_8_REG_INJ ((LL_ADC_CHANNEL_8 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN8, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_9_REG ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_9_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_9_REG_INJ ((LL_ADC_CHANNEL_9 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN9, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_10_REG ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_10_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_10_REG_INJ ((LL_ADC_CHANNEL_10 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN10, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_11_REG ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_11_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_11_REG_INJ ((LL_ADC_CHANNEL_11 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN11, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_12_REG ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_12_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_12_REG_INJ ((LL_ADC_CHANNEL_12 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN12, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_13_REG ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_13_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_13_REG_INJ ((LL_ADC_CHANNEL_13 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN13, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_14_REG ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_14_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_14_REG_INJ ((LL_ADC_CHANNEL_14 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN14, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_15_REG ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_15_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_15_REG_INJ ((LL_ADC_CHANNEL_15 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN15, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_16_REG ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_16_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_16_REG_INJ ((LL_ADC_CHANNEL_16 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN16, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_17_REG ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_17_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_17_REG_INJ ((LL_ADC_CHANNEL_17 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN17, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CHANNEL_18_REG ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by group regular only */\r\n#define LL_ADC_AWD_CHANNEL_18_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by group injected only */\r\n#define LL_ADC_AWD_CHANNEL_18_REG_INJ ((LL_ADC_CHANNEL_18 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC external channel (channel connected to GPIO pin) ADCx_IN18, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VREFINT_REG ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VREFINT_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VREFINT_REG_INJ ((LL_ADC_CHANNEL_VREFINT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to VrefInt: Internal voltage reference, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC1 internal channel connected to Temperature sensor, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by group regular only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by group injected only */\r\n#define LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ ((LL_ADC_CHANNEL_TEMPSENSOR_ADC5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC5 internal channel connected to Temperature sensor, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VBAT_REG ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VBAT_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VBAT_REG_INJ ((LL_ADC_CHANNEL_VBAT & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to Vbat/3: Vbat voltage through a divider ladder of factor 1/3 to have Vbat always below Vdda */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP1_REG_INJ ((LL_ADC_CHANNEL_VOPAMP1 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP1 output, channel specific to ADC1, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP2 output, channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC2 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC2, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ ((LL_ADC_CHANNEL_VOPAMP3_ADC3 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP3 output, channel specific to ADC3, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP4_REG_INJ ((LL_ADC_CHANNEL_VOPAMP4 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP4 output, channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP5_REG_INJ ((LL_ADC_CHANNEL_VOPAMP5 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP5 output, channel specific to ADC5, converted by either group regular or injected */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by group regular only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by group injected only */\r\n#define LL_ADC_AWD_CH_VOPAMP6_REG_INJ ((LL_ADC_CHANNEL_VOPAMP6 & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) /*!< ADC analog watchdog monitoring of ADC internal channel connected to OPAMP6 output, channel specific to ADC4, converted by either group regular or injected */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_THRESHOLDS Analog watchdog - Thresholds\r\n * @{\r\n */\r\n#define LL_ADC_AWD_THRESHOLD_HIGH (ADC_TR1_HT1 ) /*!< ADC analog watchdog threshold high */\r\n#define LL_ADC_AWD_THRESHOLD_LOW ( ADC_TR1_LT1) /*!< ADC analog watchdog threshold low */\r\n#define LL_ADC_AWD_THRESHOLDS_HIGH_LOW (ADC_TR1_HT1 | ADC_TR1_LT1) /*!< ADC analog watchdog both thresholds high and low concatenated into the same data */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_AWD_FILTERING_CONFIG Analog watchdog - filtering config\r\n * @{\r\n */\r\n#define LL_ADC_AWD_FILTERING_NONE (0x00000000UL) /*!< ADC analog wathdog no filtering, one out-of-window sample is needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_2SAMPLES ( ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 2 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_3SAMPLES ( ADC_TR1_AWDFILT_1 ) /*!< ADC analog wathdog 3 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_4SAMPLES ( ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 4 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_5SAMPLES (ADC_TR1_AWDFILT_2 ) /*!< ADC analog wathdog 5 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_6SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 6 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_7SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 ) /*!< ADC analog wathdog 7 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n#define LL_ADC_AWD_FILTERING_8SAMPLES (ADC_TR1_AWDFILT_2 | ADC_TR1_AWDFILT_1 | ADC_TR1_AWDFILT_0) /*!< ADC analog wathdog 8 consecutives out-of-window samples are needed to raise flag or interrupt */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SCOPE Oversampling - Oversampling scope\r\n * @{\r\n */\r\n#define LL_ADC_OVS_DISABLE (0x00000000UL) /*!< ADC oversampling disabled. */\r\n#define LL_ADC_OVS_GRP_REGULAR_CONTINUED ( ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of ADC group regular. If group injected interrupts group regular: when ADC group injected is triggered, the oversampling on ADC group regular is temporary stopped and continued afterwards. */\r\n#define LL_ADC_OVS_GRP_REGULAR_RESUMED (ADC_CFGR2_ROVSM | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of ADC group regular. If group injected interrupts group regular: when ADC group injected is triggered, the oversampling on ADC group regular is resumed from start (oversampler buffer reset). */\r\n#define LL_ADC_OVS_GRP_INJECTED ( ADC_CFGR2_JOVSE ) /*!< ADC oversampling on conversions of ADC group injected. */\r\n#define LL_ADC_OVS_GRP_INJ_REG_RESUMED ( ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE) /*!< ADC oversampling on conversions of both ADC groups regular and injected. If group injected interrupting group regular: when ADC group injected is triggered, the oversampling on ADC group regular is resumed from start (oversampler buffer reset). */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_DISCONT_MODE Oversampling - Discontinuous mode\r\n * @{\r\n */\r\n#define LL_ADC_OVS_REG_CONT (0x00000000UL) /*!< ADC oversampling discontinuous mode: continuous mode (all conversions of oversampling ratio are done from 1 trigger) */\r\n#define LL_ADC_OVS_REG_DISCONT (ADC_CFGR2_TROVS) /*!< ADC oversampling discontinuous mode: discontinuous mode (each conversion of oversampling ratio needs a trigger) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_RATIO Oversampling - Ratio\r\n * @{\r\n */\r\n#define LL_ADC_OVS_RATIO_2 (0x00000000UL) /*!< ADC oversampling ratio of 2 (2 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_4 ( ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 4 (4 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_8 ( ADC_CFGR2_OVSR_1 ) /*!< ADC oversampling ratio of 8 (8 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_16 ( ADC_CFGR2_OVSR_1 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 16 (16 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_32 (ADC_CFGR2_OVSR_2 ) /*!< ADC oversampling ratio of 32 (32 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_64 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 64 (64 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_128 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1 ) /*!< ADC oversampling ratio of 128 (128 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n#define LL_ADC_OVS_RATIO_256 (ADC_CFGR2_OVSR_2 | ADC_CFGR2_OVSR_1 | ADC_CFGR2_OVSR_0) /*!< ADC oversampling ratio of 256 (256 ADC conversions are performed, sum of these conversions data is computed to result as the ADC oversampling conversion data (before potential shift) */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_OVS_SHIFT Oversampling - Data shift\r\n * @{\r\n */\r\n#define LL_ADC_OVS_SHIFT_NONE (0x00000000UL) /*!< ADC oversampling no shift (sum of the ADC conversions data is not divided to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_1 ( ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 1 (sum of the ADC conversions data is divided by 2 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_2 ( ADC_CFGR2_OVSS_1 ) /*!< ADC oversampling shift of 2 (sum of the ADC conversions data is divided by 4 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_3 ( ADC_CFGR2_OVSS_1 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 3 (sum of the ADC conversions data is divided by 8 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_4 ( ADC_CFGR2_OVSS_2 ) /*!< ADC oversampling shift of 4 (sum of the ADC conversions data is divided by 16 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_5 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 5 (sum of the ADC conversions data is divided by 32 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_6 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1 ) /*!< ADC oversampling shift of 6 (sum of the ADC conversions data is divided by 64 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_7 ( ADC_CFGR2_OVSS_2 | ADC_CFGR2_OVSS_1 | ADC_CFGR2_OVSS_0) /*!< ADC oversampling shift of 7 (sum of the ADC conversions data is divided by 128 to result as the ADC oversampling conversion data) */\r\n#define LL_ADC_OVS_SHIFT_RIGHT_8 (ADC_CFGR2_OVSS_3 ) /*!< ADC oversampling shift of 8 (sum of the ADC conversions data is divided by 256 to result as the ADC oversampling conversion data) */\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/** @defgroup ADC_LL_EC_MULTI_MODE Multimode - Mode\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_INDEPENDENT (0x00000000UL) /*!< ADC dual mode disabled (ADC independent mode) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIMULT ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1 ) /*!< ADC dual mode enabled: group regular simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_INTERL ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_1 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular interleaved */\r\n#define LL_ADC_MULTI_DUAL_INJ_SIMULT ( ADC_CCR_DUAL_2 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected simultaneous */\r\n#define LL_ADC_MULTI_DUAL_INJ_ALTERN (ADC_CCR_DUAL_3 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: group injected alternate trigger. Works only with external triggers (not internal SW start) */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM ( ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected simultaneous */\r\n#define LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT ( ADC_CCR_DUAL_1 ) /*!< ADC dual mode enabled: Combined group regular simultaneous + group injected alternate trigger */\r\n#define LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM ( ADC_CCR_DUAL_1 | ADC_CCR_DUAL_0) /*!< ADC dual mode enabled: Combined group regular interleaved + group injected simultaneous */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_DMA_TRANSFER Multimode - DMA transfer\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_REG_DMA_EACH_ADC (0x00000000UL) /*!< ADC multimode group regular conversions are transferred by DMA: each ADC uses its own DMA channel, with its individual DMA transfer settings */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B ( ADC_CCR_MDMA_1 ) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B ( ADC_CCR_MDMA_1 | ADC_CCR_MDMA_0) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in limited mode (one shot mode): DMA transfer requests are stopped when number of DMA data transfers (number of ADC conversions) is reached. This ADC mode is intended to be used with DMA mode non-circular. Setting for ADC resolution of 8 and 6 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1 ) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. Setting for ADC resolution of 12 and 10 bits */\r\n#define LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B (ADC_CCR_DMACFG | ADC_CCR_MDMA_1 | ADC_CCR_MDMA_0) /*!< ADC multimode group regular conversions are transferred by DMA, one DMA channel for both ADC (DMA of ADC master), in unlimited mode: DMA transfer requests are unlimited, whatever number of DMA data transferred (number of ADC conversions). This ADC mode is intended to be used with DMA mode circular. Setting for ADC resolution of 8 and 6 bits */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_TWOSMP_DELAY Multimode - Delay between two sampling phases\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE (0x00000000UL) /*!< ADC multimode delay between two sampling phases: 1 ADC clock cycle */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES ( ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 2 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES ( ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 3 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES ( ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 4 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES ( ADC_CCR_DELAY_2 ) /*!< ADC multimode delay between two sampling phases: 5 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 6 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 7 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES ( ADC_CCR_DELAY_2 | ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 8 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (ADC_CCR_DELAY_3 ) /*!< ADC multimode delay between two sampling phases: 9 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 10 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1 ) /*!< ADC multimode delay between two sampling phases: 11 ADC clock cycles */\r\n#define LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (ADC_CCR_DELAY_3 | ADC_CCR_DELAY_1 | ADC_CCR_DELAY_0) /*!< ADC multimode delay between two sampling phases: 12 ADC clock cycles */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EC_MULTI_MASTER_SLAVE Multimode - ADC master or slave\r\n * @{\r\n */\r\n#define LL_ADC_MULTI_MASTER ( ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC instances: ADC master */\r\n#define LL_ADC_MULTI_SLAVE (ADC_CDR_RDATA_SLV ) /*!< In multimode, selection among several ADC instances: ADC slave */\r\n#define LL_ADC_MULTI_MASTER_SLAVE (ADC_CDR_RDATA_SLV | ADC_CDR_RDATA_MST) /*!< In multimode, selection among several ADC instances: both ADC master and ADC slave */\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n\r\n/** @defgroup ADC_LL_EC_HW_DELAYS Definitions of ADC hardware constraints delays\r\n * @note Only ADC peripheral HW delays are defined in ADC LL driver driver,\r\n * not timeout values.\r\n * For details on delays values, refer to descriptions in source code\r\n * above each literal definition.\r\n * @{\r\n */\r\n\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values. */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Indications for estimation of ADC timeout delays, for this */\r\n/* STM32 series: */\r\n/* - ADC calibration time: maximum delay is 112/fADC. */\r\n/* (refer to device datasheet, parameter \"tCAL\") */\r\n/* - ADC enable time: maximum delay is 1 conversion cycle. */\r\n/* (refer to device datasheet, parameter \"tSTAB\") */\r\n/* - ADC disable time: maximum delay should be a few ADC clock cycles */\r\n/* - ADC stop conversion time: maximum delay should be a few ADC clock */\r\n/* cycles */\r\n/* - ADC conversion time: duration depending on ADC clock and ADC */\r\n/* configuration. */\r\n/* (refer to device reference manual, section \"Timing\") */\r\n\r\n/* Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tADCVREG_STUP\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_INTERNAL_REGUL_STAB_US ( 20UL) /*!< Delay for ADC stabilization time (ADC voltage regulator start-up time) */\r\n\r\n/* Delay for internal voltage reference stabilization time. */\r\n/* Delay set to maximum value (refer to device datasheet, */\r\n/* parameter \"tstart_vrefint\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_VREFINT_STAB_US ( 12UL) /*!< Delay for internal voltage reference stabilization time */\r\n\r\n/* Delay for temperature sensor stabilization time. */\r\n/* Literal set to maximum value (refer to device datasheet, */\r\n/* parameter \"tSTART\"). */\r\n/* Unit: us */\r\n#define LL_ADC_DELAY_TEMPSENSOR_STAB_US (120UL) /*!< Delay for temperature sensor stabilization time */\r\n\r\n/* Delay required between ADC end of calibration and ADC enable. */\r\n/* Note: On this STM32 series, a minimum number of ADC clock cycles */\r\n/* are required between ADC end of calibration and ADC enable. */\r\n/* Wait time can be computed in user application by waiting for the */\r\n/* equivalent number of CPU cycles, by taking into account */\r\n/* ratio of CPU clock versus ADC clock prescalers. */\r\n/* Unit: ADC clock cycles. */\r\n#define LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES ( 4UL) /*!< Delay required between ADC end of calibration and ADC enable */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported macro ------------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Macros ADC Exported Macros\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_WRITE_READ Common write and read registers Macros\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Write a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be written\r\n * @param __VALUE__ Value to be written in the register\r\n * @retval None\r\n */\r\n#define LL_ADC_WriteReg(__INSTANCE__, __REG__, __VALUE__) WRITE_REG(__INSTANCE__->__REG__, (__VALUE__))\r\n\r\n/**\r\n * @brief Read a value in ADC register\r\n * @param __INSTANCE__ ADC Instance\r\n * @param __REG__ Register to be read\r\n * @retval Register value\r\n */\r\n#define LL_ADC_ReadReg(__INSTANCE__, __REG__) READ_REG(__INSTANCE__->__REG__)\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EM_HELPER_MACRO ADC helper macro\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel number in decimal format\r\n * from literals LL_ADC_CHANNEL_x.\r\n * @note Example:\r\n * __LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_CHANNEL_4)\r\n * will return decimal number \"4\".\r\n * @note The input can be a value from functions where a channel\r\n * number is returned, either defined with number\r\n * or with bitfield (only one bit must be set).\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value between Min_Data=0 and Max_Data=18\r\n */\r\n#define __LL_ADC_CHANNEL_TO_DECIMAL_NB(__CHANNEL__) \\\r\n ((((__CHANNEL__) & ADC_CHANNEL_ID_BITFIELD_MASK) == 0UL) ? \\\r\n ( \\\r\n ((__CHANNEL__) & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (uint32_t)POSITION_VAL((__CHANNEL__)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to get ADC channel in literal format LL_ADC_CHANNEL_x\r\n * from number in decimal format.\r\n * @note Example:\r\n * __LL_ADC_DECIMAL_NB_TO_CHANNEL(4)\r\n * will return a data equivalent to \"LL_ADC_CHANNEL_4\".\r\n * @param __DECIMAL_NB__ Value between Min_Data=0 and Max_Data=18\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n#define __LL_ADC_DECIMAL_NB_TO_CHANNEL(__DECIMAL_NB__) \\\r\n (((__DECIMAL_NB__) <= 9UL) ? \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR1_REGOFFSET | (((3UL * (__DECIMAL_NB__))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n ((__DECIMAL_NB__) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) | \\\r\n (ADC_AWD2CR_AWD2CH_0 << (__DECIMAL_NB__)) | \\\r\n (ADC_SMPR2_REGOFFSET | (((3UL * ((__DECIMAL_NB__) - 10UL))) << ADC_CHANNEL_SMPx_BITOFFSET_POS)) \\\r\n ) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to determine whether the selected channel\r\n * corresponds to literal definitions of driver.\r\n * @note The different literal definitions of ADC channels are:\r\n * - ADC internal channel:\r\n * LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...\r\n * - ADC external channel (channel connected to a GPIO pin):\r\n * LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...\r\n * @note The channel parameter must be a value defined from literal\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...),\r\n * must not be a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Value \"0\" if the channel corresponds to a parameter definition of a ADC external channel (channel connected to a GPIO pin).\r\n * Value \"1\" if the channel corresponds to a parameter definition of a ADC internal channel.\r\n */\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL(__CHANNEL__) \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_INTERNAL_CH_MASK) != 0UL)\r\n\r\n/**\r\n * @brief Helper macro to convert a channel defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * to its equivalent parameter definition of a ADC external channel\r\n * (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...).\r\n * @note The channel parameter can be, additionally to a value\r\n * defined from parameter definition of a ADC internal channel\r\n * (LL_ADC_CHANNEL_VREFINT, LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is returned\r\n * from ADC registers.\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n */\r\n#define __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL(__CHANNEL__) \\\r\n ((__CHANNEL__) & ~ADC_CHANNEL_ID_INTERNAL_CH_MASK)\r\n\r\n/**\r\n * @brief Helper macro to determine whether the internal channel\r\n * selected is available on the ADC instance selected.\r\n * @note The channel parameter must be a value defined from parameter\r\n * definition of a ADC internal channel (LL_ADC_CHANNEL_VREFINT,\r\n * LL_ADC_CHANNEL_TEMPSENSOR, ...),\r\n * must not be a value defined from parameter definition of\r\n * ADC external channel (LL_ADC_CHANNEL_1, LL_ADC_CHANNEL_2, ...)\r\n * or a value from functions where a channel number is\r\n * returned from ADC registers,\r\n * because internal and external channels share the same channel\r\n * number in ADC registers. The differentiation is made only with\r\n * parameters definitions of driver.\r\n * @param __ADC_INSTANCE__ ADC instance\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval Value \"0\" if the internal channel selected is not available on the ADC instance selected.\r\n * Value \"1\" if the internal channel selected is available on the ADC instance selected.\r\n */\r\n#if defined(STM32G474xx) || defined(STM32G484xx) || defined(STM32G473xx) || defined(STM32G483xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC4) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC5) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC5) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP4) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define __LL_ADC_IS_CHANNEL_INTERNAL_AVAILABLE(__ADC_INSTANCE__, __CHANNEL__) \\\r\n ((((__ADC_INSTANCE__) == ADC1) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_TEMPSENSOR_ADC1) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VBAT) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC2) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP2) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC2) \\\r\n ) \\\r\n ) \\\r\n || \\\r\n (((__ADC_INSTANCE__) == ADC3) \\\r\n &&( \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP3_ADC3) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VOPAMP6) || \\\r\n ((__CHANNEL__) == LL_ADC_CHANNEL_VREFINT) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n/**\r\n * @brief Helper macro to define ADC analog watchdog parameter:\r\n * define a single channel to monitor with analog watchdog\r\n * from sequencer channel and groups definition.\r\n * @note To be used with function @ref LL_ADC_SetAnalogWDMonitChannels().\r\n * Example:\r\n * LL_ADC_SetAnalogWDMonitChannels(\r\n * ADC1, LL_ADC_AWD1,\r\n * __LL_ADC_ANALOGWD_CHANNEL_GROUP(LL_ADC_CHANNEL4, LL_ADC_GROUP_REGULAR))\r\n * @param __CHANNEL__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n * @param __GROUP__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_GROUP_REGULAR\r\n * @arg @ref LL_ADC_GROUP_INJECTED\r\n * @arg @ref LL_ADC_GROUP_REGULAR_INJECTED\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n#define __LL_ADC_ANALOGWD_CHANNEL_GROUP(__CHANNEL__, __GROUP__) \\\r\n (((__GROUP__) == LL_ADC_GROUP_REGULAR) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n ((__GROUP__) == LL_ADC_GROUP_INJECTED) \\\r\n ? (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1SGL) \\\r\n : \\\r\n (((__CHANNEL__) & ADC_CHANNEL_ID_MASK) | ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL) \\\r\n )\r\n\r\n/**\r\n * @brief Helper macro to set the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_ConfigAnalogWDThresholds()\r\n * or @ref LL_ADC_SetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to set the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * LL_ADC_SetAnalogWDThresholds\r\n * (< ADCx param >,\r\n * __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(LL_ADC_RESOLUTION_8B, )\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD__) \\\r\n ((__AWD_THRESHOLD__) << ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the value of ADC analog watchdog threshold high\r\n * or low in function of ADC resolution, when ADC resolution is\r\n * different of 12 bits.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, with a ADC resolution of 8 bits, to get the value of\r\n * analog watchdog threshold high (on 8 bits):\r\n * < threshold_value_6_bits > = __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION\r\n * (LL_ADC_RESOLUTION_8B,\r\n * LL_ADC_GetAnalogWDThresholds(, LL_ADC_AWD_THRESHOLD_HIGH)\r\n * );\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __AWD_THRESHOLD_12_BITS__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION(__ADC_RESOLUTION__, __AWD_THRESHOLD_12_BITS__) \\\r\n ((__AWD_THRESHOLD_12_BITS__) >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1U )))\r\n\r\n/**\r\n * @brief Helper macro to get the ADC analog watchdog threshold high\r\n * or low from raw value containing both thresholds concatenated.\r\n * @note To be used with function @ref LL_ADC_GetAnalogWDThresholds().\r\n * Example, to get analog watchdog threshold high from the register raw value:\r\n * __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(LL_ADC_AWD_THRESHOLD_HIGH, );\r\n * @param __AWD_THRESHOLD_TYPE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param __AWD_THRESHOLDS__ Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW(__AWD_THRESHOLD_TYPE__, __AWD_THRESHOLDS__) \\\r\n (((__AWD_THRESHOLDS__) >> (((__AWD_THRESHOLD_TYPE__) & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)) & LL_ADC_AWD_THRESHOLD_LOW)\r\n\r\n/**\r\n * @brief Helper macro to set the ADC calibration value with both single ended\r\n * and differential modes calibration factors concatenated.\r\n * @note To be used with function @ref LL_ADC_SetCalibrationFactor().\r\n * Example, to set calibration factors single ended to 0x55\r\n * and differential ended to 0x2A:\r\n * LL_ADC_SetCalibrationFactor(\r\n * ADC1,\r\n * __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(0x55, 0x2A))\r\n * @param __CALIB_FACTOR_SINGLE_ENDED__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @param __CALIB_FACTOR_DIFFERENTIAL__ Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n#define __LL_ADC_CALIB_FACTOR_SINGLE_DIFF(__CALIB_FACTOR_SINGLE_ENDED__, __CALIB_FACTOR_DIFFERENTIAL__) \\\r\n (((__CALIB_FACTOR_DIFFERENTIAL__) << ADC_CALFACT_CALFACT_D_Pos) | (__CALIB_FACTOR_SINGLE_ENDED__))\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to get the ADC multimode conversion data of ADC master\r\n * or ADC slave from raw value with both ADC conversion data concatenated.\r\n * @note This macro is intended to be used when multimode transfer by DMA\r\n * is enabled: refer to function @ref LL_ADC_SetMultiDMATransfer().\r\n * In this case the transferred data need to processed with this macro\r\n * to separate the conversion data of ADC master and ADC slave.\r\n * @param __ADC_MULTI_MASTER_SLAVE__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @param __ADC_MULTI_CONV_DATA__ Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n#define __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE(__ADC_MULTI_MASTER_SLAVE__, __ADC_MULTI_CONV_DATA__) \\\r\n (((__ADC_MULTI_CONV_DATA__) >> ((ADC_CDR_RDATA_SLV_Pos) & ~(__ADC_MULTI_MASTER_SLAVE__))) & ADC_CDR_RDATA_MST)\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Helper macro to select, from a ADC instance, to which ADC instance\r\n * it has a dependence in multimode (ADC master of the corresponding\r\n * ADC common instance).\r\n * @note In case of device with multimode available and a mix of\r\n * ADC instances compliant and not compliant with multimode feature,\r\n * ADC instances not compliant with multimode feature are\r\n * considered as master instances (do not depend to\r\n * any other ADC instance).\r\n * @param __ADCx__ ADC instance\r\n * @retval __ADCx__ ADC instance master of the corresponding ADC common instance\r\n */\r\n#if defined(ADC5)\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n ( ( ((__ADCx__) == ADC4) \\\r\n )? \\\r\n (ADC3) \\\r\n : \\\r\n (__ADCx__) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_MULTI_INSTANCE_MASTER(__ADCx__) \\\r\n ( ( ((__ADCx__) == ADC2) \\\r\n )? \\\r\n (ADC1) \\\r\n : \\\r\n (__ADCx__) \\\r\n )\r\n#endif /* ADC5 */\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Helper macro to select the ADC common instance\r\n * to which is belonging the selected ADC instance.\r\n * @note ADC common register instance can be used for:\r\n * - Set parameters common to several ADC instances\r\n * - Multimode (for devices with several ADC instances)\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @param __ADCx__ ADC instance\r\n * @retval ADC common register instance\r\n */\r\n#if defined(ADC345_COMMON)\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) \\\r\n ((((__ADCx__) == ADC1) || ((__ADCx__) == ADC2)) \\\r\n ? ( \\\r\n (ADC12_COMMON) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (ADC345_COMMON) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_COMMON_INSTANCE(__ADCx__) (ADC12_COMMON)\r\n#endif /* ADC345_COMMON */\r\n/**\r\n * @brief Helper macro to check if all ADC instances sharing the same\r\n * ADC common instance are disabled.\r\n * @note This check is required by functions with setting conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * Refer to functions having argument \"ADCxy_COMMON\" as parameter.\r\n * @note On devices with only 1 ADC common instance, parameter of this macro\r\n * is useless and can be ignored (parameter kept for compatibility\r\n * with devices featuring several ADC common instances).\r\n * @param __ADCXY_COMMON__ ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Value \"0\" if all ADC instances sharing the same ADC common instance\r\n * are disabled.\r\n * Value \"1\" if at least one ADC instance sharing the same ADC common instance\r\n * is enabled.\r\n */\r\n#if defined(ADC345_COMMON)\r\n#if defined(ADC4) && defined(ADC5)\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n ( \\\r\n (LL_ADC_IsEnabled(ADC3) | \\\r\n LL_ADC_IsEnabled(ADC4) | \\\r\n LL_ADC_IsEnabled(ADC5) ) \\\r\n ) \\\r\n )\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (((__ADCXY_COMMON__) == ADC12_COMMON) \\\r\n ? ( \\\r\n (LL_ADC_IsEnabled(ADC1) | \\\r\n LL_ADC_IsEnabled(ADC2) ) \\\r\n ) \\\r\n : \\\r\n (LL_ADC_IsEnabled(ADC3)) \\\r\n )\r\n#endif /* ADC4 && ADC5 */\r\n#else\r\n#define __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__ADCXY_COMMON__) \\\r\n (LL_ADC_IsEnabled(ADC1) | LL_ADC_IsEnabled(ADC2))\r\n#endif\r\n\r\n/**\r\n * @brief Helper macro to define the ADC conversion data full-scale digital\r\n * value corresponding to the selected ADC resolution.\r\n * @note ADC conversion data full-scale corresponds to voltage range\r\n * determined by analog voltage references Vref+ and Vref-\r\n * (refer to reference manual).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data full-scale digital value (unit: digital value of ADC conversion data)\r\n */\r\n#define __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n (0xFFFUL >> ((__ADC_RESOLUTION__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)))\r\n\r\n/**\r\n * @brief Helper macro to convert the ADC conversion data from\r\n * a resolution to another resolution.\r\n * @param __DATA__ ADC conversion data to be converted\r\n * @param __ADC_RESOLUTION_CURRENT__ Resolution of the data to be converted\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @param __ADC_RESOLUTION_TARGET__ Resolution of the data after conversion\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data to the requested resolution\r\n */\r\n#define __LL_ADC_CONVERT_DATA_RESOLUTION(__DATA__,\\\r\n __ADC_RESOLUTION_CURRENT__,\\\r\n __ADC_RESOLUTION_TARGET__) \\\r\n(((__DATA__) \\\r\n << ((__ADC_RESOLUTION_CURRENT__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL))) \\\r\n >> ((__ADC_RESOLUTION_TARGET__) >> (ADC_CFGR_RES_BITOFFSET_POS - 1UL)) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the voltage (unit: mVolt)\r\n * corresponding to a ADC conversion data (unit: digital value).\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval ADC conversion data equivalent voltage value (unit: mVolt)\r\n */\r\n#define __LL_ADC_CALC_DATA_TO_VOLTAGE(__VREFANALOG_VOLTAGE__,\\\r\n __ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n((__ADC_DATA__) * (__VREFANALOG_VOLTAGE__) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate analog reference voltage (Vref+)\r\n * (unit: mVolt) from ADC conversion data of internal voltage\r\n * reference VrefInt.\r\n * @note Computation is using VrefInt calibration value\r\n * stored in system memory for each device during production.\r\n * @note This voltage depends on user board environment: voltage level\r\n * connected to pin Vref+.\r\n * On devices with small package, the pin Vref+ is not present\r\n * and internally bonded to pin Vdda.\r\n * @note On this STM32 series, calibration data of internal voltage reference\r\n * VrefInt corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * internal voltage reference VrefInt.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFINT_ADC_DATA__ ADC conversion data (resolution 12 bits)\r\n * of internal voltage reference VrefInt (unit: digital value).\r\n * @param __ADC_RESOLUTION__ This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Analog reference voltage (unit: mV)\r\n */\r\n#define __LL_ADC_CALC_VREFANALOG_VOLTAGE(__VREFINT_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((uint32_t)(*VREFINT_CAL_ADDR) * VREFINT_CAL_VREF) \\\r\n / __LL_ADC_CONVERT_DATA_RESOLUTION((__VREFINT_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor calibration values\r\n * stored in system memory for each device during production.\r\n * @note Calculation formula:\r\n * Temperature = ((TS_ADC_DATA - TS_CAL1)\r\n * * (TS_CAL2_TEMP - TS_CAL1_TEMP))\r\n * / (TS_CAL2 - TS_CAL1) + TS_CAL1_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * Avg_Slope = (TS_CAL2 - TS_CAL1)\r\n * / (TS_CAL2_TEMP - TS_CAL1_TEMP)\r\n * TS_CAL1 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL1 (calibrated in factory)\r\n * TS_CAL2 = equivalent TS_ADC_DATA at temperature\r\n * TEMP_DEGC_CAL2 (calibrated in factory)\r\n * Caution: Calculation relevancy under reserve that calibration\r\n * parameters are correct (address and data).\r\n * To calculate temperature using temperature sensor\r\n * datasheet typical values (generic values less, therefore\r\n * less accurate than calibrated values),\r\n * use helper macro @ref __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note On this STM32 series, calibration data of temperature sensor\r\n * corresponds to a resolution of 12 bits,\r\n * this is the recommended ADC resolution to convert voltage of\r\n * temperature sensor.\r\n * Otherwise, this macro performs the processing to scale\r\n * ADC conversion data to 12 bits.\r\n * @param __VREFANALOG_VOLTAGE__ Analog reference voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal\r\n * temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature\r\n * sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE(__VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((( ((int32_t)((__LL_ADC_CONVERT_DATA_RESOLUTION((__TEMPSENSOR_ADC_DATA__), \\\r\n (__ADC_RESOLUTION__), \\\r\n LL_ADC_RESOLUTION_12B) \\\r\n * (__VREFANALOG_VOLTAGE__)) \\\r\n / TEMPSENSOR_CAL_VREFANALOG) \\\r\n - (int32_t) *TEMPSENSOR_CAL1_ADDR) \\\r\n ) * (int32_t)(TEMPSENSOR_CAL2_TEMP - TEMPSENSOR_CAL1_TEMP) \\\r\n ) / (int32_t)((int32_t)*TEMPSENSOR_CAL2_ADDR - (int32_t)*TEMPSENSOR_CAL1_ADDR) \\\r\n ) + TEMPSENSOR_CAL1_TEMP \\\r\n)\r\n\r\n/**\r\n * @brief Helper macro to calculate the temperature (unit: degree Celsius)\r\n * from ADC conversion data of internal temperature sensor.\r\n * @note Computation is using temperature sensor typical values\r\n * (refer to device datasheet).\r\n * @note Calculation formula:\r\n * Temperature = (TS_TYP_CALx_VOLT(uV) - TS_ADC_DATA * Conversion_uV)\r\n * / Avg_Slope + CALx_TEMP\r\n * with TS_ADC_DATA = temperature sensor raw data measured by ADC\r\n * (unit: digital value)\r\n * Avg_Slope = temperature sensor slope\r\n * (unit: uV/Degree Celsius)\r\n * TS_TYP_CALx_VOLT = temperature sensor digital value at\r\n * temperature CALx_TEMP (unit: mV)\r\n * Caution: Calculation relevancy under reserve the temperature sensor\r\n * of the current device has characteristics in line with\r\n * datasheet typical values.\r\n * If temperature sensor calibration values are available on\r\n * on this device (presence of macro __LL_ADC_CALC_TEMPERATURE()),\r\n * temperature calculation will be more accurate using\r\n * helper macro @ref __LL_ADC_CALC_TEMPERATURE().\r\n * @note As calculation input, the analog reference voltage (Vref+) must be\r\n * defined as it impacts the ADC LSB equivalent voltage.\r\n * @note Analog reference voltage (Vref+) must be either known from\r\n * user board environment or can be calculated using ADC measurement\r\n * and ADC helper macro @ref __LL_ADC_CALC_VREFANALOG_VOLTAGE().\r\n * @note ADC measurement data must correspond to a resolution of 12 bits\r\n * (full scale digital value 4095). If not the case, the data must be\r\n * preliminarily rescaled to an equivalent resolution of 12 bits.\r\n * @param __TEMPSENSOR_TYP_AVGSLOPE__ Device datasheet data: Temperature sensor slope typical value (unit: uV/DegCelsius).\r\n * On STM32G4, refer to device datasheet parameter \"Avg_Slope\".\r\n * @param __TEMPSENSOR_TYP_CALX_V__ Device datasheet data: Temperature sensor voltage typical value (at temperature and Vref+ defined in parameters below) (unit: mV).\r\n * On STM32G4, refer to device datasheet parameter \"V30\" (corresponding to TS_CAL1).\r\n * @param __TEMPSENSOR_CALX_TEMP__ Device datasheet data: Temperature at which temperature sensor voltage (see parameter above) is corresponding (unit: mV)\r\n * @param __VREFANALOG_VOLTAGE__ Analog voltage reference (Vref+) voltage (unit: mV)\r\n * @param __TEMPSENSOR_ADC_DATA__ ADC conversion data of internal temperature sensor (unit: digital value).\r\n * @param __ADC_RESOLUTION__ ADC resolution at which internal temperature sensor voltage has been measured.\r\n * This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval Temperature (unit: degree Celsius)\r\n */\r\n#define __LL_ADC_CALC_TEMPERATURE_TYP_PARAMS(__TEMPSENSOR_TYP_AVGSLOPE__,\\\r\n __TEMPSENSOR_TYP_CALX_V__,\\\r\n __TEMPSENSOR_CALX_TEMP__,\\\r\n __VREFANALOG_VOLTAGE__,\\\r\n __TEMPSENSOR_ADC_DATA__,\\\r\n __ADC_RESOLUTION__) \\\r\n(((((int32_t)((((__TEMPSENSOR_ADC_DATA__) * (__VREFANALOG_VOLTAGE__)) \\\r\n / __LL_ADC_DIGITAL_SCALE(__ADC_RESOLUTION__)) \\\r\n * 1000UL) \\\r\n - \\\r\n (int32_t)(((__TEMPSENSOR_TYP_CALX_V__)) \\\r\n * 1000UL) \\\r\n ) \\\r\n ) / (int32_t)(__TEMPSENSOR_TYP_AVGSLOPE__) \\\r\n ) + (int32_t)(__TEMPSENSOR_CALX_TEMP__) \\\r\n)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup ADC_LL_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_DMA_Management ADC DMA management\r\n * @{\r\n */\r\n/* Note: LL ADC functions to set DMA transfer are located into sections of */\r\n/* configuration of ADC instance, groups and multimode (if available): */\r\n/* @ref LL_ADC_REG_SetDMATransfer(), ... */\r\n\r\n/**\r\n * @brief Function to help to configure DMA transfer from ADC: retrieve the\r\n * ADC register address from ADC instance and a list of ADC registers\r\n * intended to be used (most commonly) with DMA transfer.\r\n * @note These ADC registers are data registers:\r\n * when ADC conversion data is available in ADC data registers,\r\n * ADC generates a DMA transfer request.\r\n * @note This macro is intended to be used with LL DMA driver, refer to\r\n * function \"LL_DMA_ConfigAddresses()\".\r\n * Example:\r\n * LL_DMA_ConfigAddresses(DMA1,\r\n * LL_DMA_CHANNEL_1,\r\n * LL_ADC_DMA_GetRegAddr(ADC1, LL_ADC_DMA_REG_REGULAR_DATA),\r\n * (uint32_t)&< array or variable >,\r\n * LL_DMA_DIRECTION_PERIPH_TO_MEMORY);\r\n * @note For devices with several ADC: in multimode, some devices\r\n * use a different data register outside of ADC instance scope\r\n * (common data register). This macro manages this register difference,\r\n * only ADC instance has to be set as parameter.\r\n * @rmtoll DR RDATA LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_MST LL_ADC_DMA_GetRegAddr\\n\r\n * CDR RDATA_SLV LL_ADC_DMA_GetRegAddr\r\n * @param ADCx ADC instance\r\n * @param Register This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA\r\n * @arg @ref LL_ADC_DMA_REG_REGULAR_DATA_MULTI (1)\r\n *\r\n * (1) Available on devices with several ADC instances.\r\n * @retval ADC register address\r\n */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n uint32_t data_reg_addr;\r\n\r\n if (Register == LL_ADC_DMA_REG_REGULAR_DATA)\r\n {\r\n /* Retrieve address of register DR */\r\n data_reg_addr = (uint32_t) &(ADCx->DR);\r\n }\r\n else /* (Register == LL_ADC_DMA_REG_REGULAR_DATA_MULTI) */\r\n {\r\n /* Retrieve address of register CDR */\r\n data_reg_addr = (uint32_t) &((__LL_ADC_COMMON_INSTANCE(ADCx))->CDR);\r\n }\r\n\r\n return data_reg_addr;\r\n}\r\n#else\r\n__STATIC_INLINE uint32_t LL_ADC_DMA_GetRegAddr(ADC_TypeDef *ADCx, uint32_t Register)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(Register);\r\n\r\n /* Retrieve address of register DR */\r\n return (uint32_t) &(ADCx->DR);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Common Configuration of ADC hierarchical scope: common to several ADC instances\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: Clock source and prescaler.\r\n * @note On this STM32 series, if ADC group injected is used, some\r\n * clock ratio constraints between ADC clock and AHB clock\r\n * must be respected.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR CKMODE LL_ADC_SetCommonClock\\n\r\n * CCR PRESC LL_ADC_SetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param CommonClock This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonClock(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t CommonClock)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC, CommonClock);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: Clock source and prescaler.\r\n * @rmtoll CCR CKMODE LL_ADC_GetCommonClock\\n\r\n * CCR PRESC LL_ADC_GetCommonClock\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV1\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV2\r\n * @arg @ref LL_ADC_CLOCK_SYNC_PCLK_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV1\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV2\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV4\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV6\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV8\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV10\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV12\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV16\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV32\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV64\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV128\r\n * @arg @ref LL_ADC_CLOCK_ASYNC_DIV256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonClock(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_CKMODE | ADC_CCR_PRESC));\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Configure all paths (overwrite current configuration).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * The values not selected are removed from configuration.\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literal @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalCh(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Add paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @note Stabilization time of measurement path to internal channel:\r\n * After enabling internal paths, before starting ADC conversion,\r\n * a delay is required for internal voltage reference and\r\n * temperature sensor stabilization time.\r\n * Refer to device datasheet.\r\n * Refer to literal @ref LL_ADC_DELAY_VREFINT_STAB_US.\r\n * Refer to literal @ref LL_ADC_DELAY_TEMPSENSOR_STAB_US.\r\n * @note ADC internal channel sampling time constraint:\r\n * For ADC conversion of internal channels,\r\n * a sampling time minimum value is required.\r\n * Refer to device datasheet.\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChAdd\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChAdd\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChAdd(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n SET_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Set parameter common to several ADC: measurement path to\r\n * internal channels (VrefInt, temperature sensor, ...).\r\n * Remove paths to the current configuration.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VSENSESEL LL_ADC_SetCommonPathInternalChRem\\n\r\n * CCR VBATSEL LL_ADC_SetCommonPathInternalChRem\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param PathInternal This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCommonPathInternalChRem(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t PathInternal)\r\n{\r\n CLEAR_BIT(ADCxy_COMMON->CCR, PathInternal);\r\n}\r\n\r\n/**\r\n * @brief Get parameter common to several ADC: measurement path to internal\r\n * channels (VrefInt, temperature sensor, ...).\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_PATH_INTERNAL_VREFINT |\r\n * LL_ADC_PATH_INTERNAL_TEMPSENSOR)\r\n * @rmtoll CCR VREFEN LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VSENSESEL LL_ADC_GetCommonPathInternalCh\\n\r\n * CCR VBATSEL LL_ADC_GetCommonPathInternalCh\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be a combination of the following values:\r\n * @arg @ref LL_ADC_PATH_INTERNAL_NONE\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VREFINT\r\n * @arg @ref LL_ADC_PATH_INTERNAL_TEMPSENSOR\r\n * @arg @ref LL_ADC_PATH_INTERNAL_VBAT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCommonPathInternalCh(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_VREFEN | ADC_CCR_VSENSESEL | ADC_CCR_VBATSEL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Instance Configuration of ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note This function is intended to set calibration parameters\r\n * without having to perform a new calibration using\r\n * @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration factor must be specified for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note In case of setting calibration factors of both modes single ended\r\n * and differential (parameter LL_ADC_BOTH_SINGLE_DIFF_ENDED):\r\n * both calibration factors must be concatenated.\r\n * To perform this processing, use helper macro\r\n * @ref __LL_ADC_CALIB_FACTOR_SINGLE_DIFF().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled, without calibration on going, without conversion\r\n * on going on group regular.\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_SetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_SetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @arg @ref LL_ADC_BOTH_SINGLE_DIFF_ENDED\r\n * @param CalibrationFactor Value between Min_Data=0x00 and Max_Data=0x7F\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetCalibrationFactor(ADC_TypeDef *ADCx, uint32_t SingleDiff, uint32_t CalibrationFactor)\r\n{\r\n MODIFY_REG(ADCx->CALFACT,\r\n SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK,\r\n CalibrationFactor << (((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK) >> ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4) & ~(SingleDiff & ADC_CALFACT_CALFACT_S)));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration factor in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note Calibration factors are set by hardware after performing\r\n * a calibration run using function @ref LL_ADC_StartCalibration().\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * @rmtoll CALFACT CALFACT_S LL_ADC_GetCalibrationFactor\\n\r\n * CALFACT CALFACT_D LL_ADC_GetCalibrationFactor\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x7F\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetCalibrationFactor(ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Retrieve bits with position in register depending on parameter */\r\n /* \"SingleDiff\". */\r\n /* Parameter used with mask \"ADC_SINGLEDIFF_CALIB_FACTOR_MASK\" because */\r\n /* containing other bits reserved for other purpose. */\r\n return (uint32_t)(READ_BIT(ADCx->CALFACT,\r\n (SingleDiff & ADC_SINGLEDIFF_CALIB_FACTOR_MASK)) >> ((SingleDiff & ADC_SINGLEDIFF_CALIB_F_BIT_D_MASK) >>\r\n ADC_SINGLEDIFF_CALIB_F_BIT_D_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Set ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR RES LL_ADC_SetResolution\r\n * @param ADCx ADC instance\r\n * @param Resolution This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetResolution(ADC_TypeDef *ADCx, uint32_t Resolution)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_RES, Resolution);\r\n}\r\n\r\n/**\r\n * @brief Get ADC resolution.\r\n * Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR RES LL_ADC_GetResolution\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_RESOLUTION_12B\r\n * @arg @ref LL_ADC_RESOLUTION_10B\r\n * @arg @ref LL_ADC_RESOLUTION_8B\r\n * @arg @ref LL_ADC_RESOLUTION_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetResolution(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_RES));\r\n}\r\n\r\n/**\r\n * @brief Set ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR ALIGN LL_ADC_SetDataAlignment\r\n * @param ADCx ADC instance\r\n * @param DataAlignment This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetDataAlignment(ADC_TypeDef *ADCx, uint32_t DataAlignment)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_ALIGN, DataAlignment);\r\n}\r\n\r\n/**\r\n * @brief Get ADC conversion data alignment.\r\n * @note Refer to reference manual for alignments formats\r\n * dependencies to ADC resolutions.\r\n * @rmtoll CFGR ALIGN LL_ADC_GetDataAlignment\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_DATA_ALIGN_RIGHT\r\n * @arg @ref LL_ADC_DATA_ALIGN_LEFT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetDataAlignment(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_ALIGN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC low power mode.\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * - ADC low power mode \"auto power-off\" (feature available on\r\n * this device if parameter LL_ADC_LP_AUTOPOWEROFF is available):\r\n * the ADC automatically powers-off after a conversion and\r\n * automatically wakes up when a new conversion is triggered\r\n * (with startup time between trigger and start of sampling).\r\n * This feature can be combined with low power mode \"auto wait\".\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AUTDLY LL_ADC_SetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @param LowPowerMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetLowPowerMode(ADC_TypeDef *ADCx, uint32_t LowPowerMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_AUTDLY, LowPowerMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC low power mode:\r\n * @note Description of ADC low power modes:\r\n * - ADC low power mode \"auto wait\": Dynamic low power mode,\r\n * ADC conversions occurrences are limited to the minimum necessary\r\n * in order to reduce power consumption.\r\n * New ADC conversion starts only when the previous\r\n * unitary conversion data (for ADC group regular)\r\n * or previous sequence conversions data (for ADC group injected)\r\n * has been retrieved by user software.\r\n * In the meantime, ADC remains idle: does not performs any\r\n * other conversion.\r\n * This mode allows to automatically adapt the ADC conversions\r\n * triggers to the speed of the software that reads the data.\r\n * Moreover, this avoids risk of overrun for low frequency\r\n * applications.\r\n * How to use this low power mode:\r\n * - It is not recommended to use with interruption or DMA\r\n * since these modes have to clear immediately the EOC flag\r\n * (by CPU to free the IRQ pending event or by DMA).\r\n * Auto wait will work but fort a very short time, discarding\r\n * its intended benefit (except specific case of high load of CPU\r\n * or DMA transfers which can justify usage of auto wait).\r\n * - Do use with polling: 1. Start conversion,\r\n * 2. Later on, when conversion data is needed: poll for end of\r\n * conversion to ensure that conversion is completed and\r\n * retrieve ADC conversion data. This will trig another\r\n * ADC conversion start.\r\n * - ADC low power mode \"auto power-off\" (feature available on\r\n * this device if parameter LL_ADC_LP_AUTOPOWEROFF is available):\r\n * the ADC automatically powers-off after a conversion and\r\n * automatically wakes up when a new conversion is triggered\r\n * (with startup time between trigger and start of sampling).\r\n * This feature can be combined with low power mode \"auto wait\".\r\n * @note With ADC low power mode \"auto wait\", the ADC conversion data read\r\n * is corresponding to previous ADC conversion start, independently\r\n * of delay during which ADC was idle.\r\n * Therefore, the ADC conversion data may be outdated: does not\r\n * correspond to the current voltage level on the selected\r\n * ADC channel.\r\n * @rmtoll CFGR AUTDLY LL_ADC_GetLowPowerMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_LP_MODE_NONE\r\n * @arg @ref LL_ADC_LP_AUTOWAIT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetLowPowerMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_AUTDLY));\r\n}\r\n\r\n/**\r\n * @brief Set ADC selected offset number 1, 2, 3 or 4.\r\n * @note This function set the 2 items of offset configuration:\r\n * - ADC channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * - Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @note This function enables the offset, by default. It can be forced\r\n * to disable state using function LL_ADC_SetOffsetState().\r\n * @note If a channel is mapped on several offsets numbers, only the offset\r\n * with the lowest value is considered for the subtraction.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1 LL_ADC_SetOffset\\n\r\n * OFR1 OFFSET1_EN LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_CH LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2 LL_ADC_SetOffset\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_CH LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3 LL_ADC_SetOffset\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_CH LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4 LL_ADC_SetOffset\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffset\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param OffsetLevel Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffset(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t Channel, uint32_t OffsetLevel)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1,\r\n ADC_OFR1_OFFSET1_EN | (Channel & ADC_CHANNEL_ID_NUMBER_MASK) | OffsetLevel);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * Channel to which the offset programmed will be applied\r\n * (independently of channel mapped on ADC group regular\r\n * or group injected)\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @rmtoll OFR1 OFFSET1_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR2 OFFSET2_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR3 OFFSET3_CH LL_ADC_GetOffsetChannel\\n\r\n * OFR4 OFFSET4_CH LL_ADC_GetOffsetChannel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetChannel(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_CH);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * Offset level (offset to be subtracted from the raw\r\n * converted data).\r\n * @note Caution: Offset format is dependent to ADC resolution:\r\n * offset has to be left-aligned on bit 11, the LSB (right bits)\r\n * are set to 0.\r\n * @rmtoll OFR1 OFFSET1 LL_ADC_GetOffsetLevel\\n\r\n * OFR2 OFFSET2 LL_ADC_GetOffsetLevel\\n\r\n * OFR3 OFFSET3 LL_ADC_GetOffsetLevel\\n\r\n * OFR4 OFFSET4 LL_ADC_GetOffsetLevel\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetLevel(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * force offset state disable or enable\r\n * without modifying offset channel or offset value.\r\n * @note This function should be needed only in case of offset to be\r\n * enabled-disabled dynamically, and should not be needed in other cases:\r\n * function LL_ADC_SetOffset() automatically enables the offset.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_SetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_SetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_SetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_SetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetState This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetState(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetState)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSET1_EN,\r\n OffsetState);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset state disabled or enabled.\r\n * @rmtoll OFR1 OFFSET1_EN LL_ADC_GetOffsetState\\n\r\n * OFR2 OFFSET2_EN LL_ADC_GetOffsetState\\n\r\n * OFR3 OFFSET3_EN LL_ADC_GetOffsetState\\n\r\n * OFR4 OFFSET4_EN LL_ADC_GetOffsetState\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_DISABLE\r\n * @arg @ref LL_ADC_OFFSET_ENABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetState(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSET1_EN);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * choose offset sign.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_SetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_SetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSign This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSign(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSign)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_OFFSETPOS,\r\n OffsetSign);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset sign if positive or negative.\r\n * @rmtoll OFR1 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR2 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR3 OFFSETPOS LL_ADC_GetOffsetSign\\n\r\n * OFR4 OFFSETPOS LL_ADC_GetOffsetSign\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SIGN_NEGATIVE\r\n * @arg @ref LL_ADC_OFFSET_SIGN_POSITIVE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSign(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_OFFSETPOS);\r\n}\r\n\r\n/**\r\n * @brief Set for the ADC selected offset number 1, 2, 3 or 4:\r\n * choose offset saturation mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll OFR1 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_SetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_SetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @param OffsetSaturation This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOffsetSaturation(ADC_TypeDef *ADCx, uint32_t Offsety, uint32_t OffsetSaturation)\r\n{\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n MODIFY_REG(*preg,\r\n ADC_OFR1_SATEN,\r\n OffsetSaturation);\r\n}\r\n\r\n/**\r\n * @brief Get for the ADC selected offset number 1, 2, 3 or 4:\r\n * offset saturation if enabled or disabled.\r\n * @rmtoll OFR1 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR2 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR3 SATEN LL_ADC_GetOffsetSaturation\\n\r\n * OFR4 SATEN LL_ADC_GetOffsetSaturation\r\n * @param ADCx ADC instance\r\n * @param Offsety This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_1\r\n * @arg @ref LL_ADC_OFFSET_2\r\n * @arg @ref LL_ADC_OFFSET_3\r\n * @arg @ref LL_ADC_OFFSET_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_ENABLE\r\n * @arg @ref LL_ADC_OFFSET_SATURATION_DISABLE\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOffsetSaturation(ADC_TypeDef *ADCx, uint32_t Offsety)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->OFR1, Offsety);\r\n\r\n return (uint32_t) READ_BIT(*preg, ADC_OFR1_SATEN);\r\n}\r\n\r\n/**\r\n * @brief Set ADC gain compensation.\r\n * @note This function set the gain compensation coefficient\r\n * that is applied to raw converted data using the formula:\r\n * DATA = DATA(raw) * (gain compensation coef) / 4096\r\n * @note This function enables the gain compensation if given\r\n * coefficient is above 0, otherwise it disables it.\r\n * @note Gain compensation when enabled is applied to all channels.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_SetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_SetGainCompensation\r\n * @param ADCx ADC instance\r\n * @param GainCompensation This parameter can be:\r\n * 0 Gain compensation will be disabled and value set to 0\r\n * 1 -> 16393 Gain compensation will be enabled with specified value\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetGainCompensation(ADC_TypeDef *ADCx, uint32_t GainCompensation)\r\n{\r\n MODIFY_REG(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF, GainCompensation);\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_GCOMP, ((GainCompensation == 0UL) ? 0UL : 1UL) << ADC_CFGR2_GCOMP_Pos);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC gain compensation value\r\n * @rmtoll GCOMP GCOMPCOEFF LL_ADC_GetGainCompensation\\n\r\n * CFGR2 GCOMP LL_ADC_GetGainCompensation\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be:\r\n * 0 Gain compensation is disabled\r\n * 1 -> 16393 Gain compensation is enabled with returned value\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetGainCompensation(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR2, ADC_CFGR2_GCOMP) == ADC_CFGR2_GCOMP) ? READ_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF) : 0UL);\r\n}\r\n\r\n#if defined(ADC_SMPR1_SMPPLUS)\r\n/**\r\n * @brief Set ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_SetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @param SamplingTimeCommonConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetSamplingTimeCommonConfig(ADC_TypeDef *ADCx, uint32_t SamplingTimeCommonConfig)\r\n{\r\n MODIFY_REG(ADCx->SMPR1, ADC_SMPR1_SMPPLUS, SamplingTimeCommonConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC sampling time common configuration impacting\r\n * settings of sampling time channel wise.\r\n * @rmtoll SMPR1 SMPPLUS LL_ADC_GetSamplingTimeCommonConfig\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_DEFAULT\r\n * @arg @ref LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetSamplingTimeCommonConfig(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SMPR1, ADC_SMPR1_SMPPLUS));\r\n}\r\n#endif /* ADC_SMPR1_SMPPLUS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Regular Configuration of ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 families having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_REG_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_SetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group regular trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_REG_GetTriggerSource(ADC1) == LL_ADC_REG_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_REG_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll CFGR EXTSEL LL_ADC_REG_GetTriggerSource\\n\r\n * CFGR EXTEN LL_ADC_REG_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH1 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM1_CH3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM2_CH3 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM4_CH4 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM8_CH1 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH2 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_TIM20_CH3 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG1\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG3\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG4 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE11 (1)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_EXTI_LINE2 (2)\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerSource(ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t TriggerSource = READ_BIT(ADCx->CFGR, ADC_CFGR_EXTSEL | ADC_CFGR_EXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_CFGR_EXTEN {0; 1; 2; 3}. */\r\n uint32_t ShiftExten = ((TriggerSource & ADC_CFGR_EXTEN) >> (ADC_REG_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_CFGR_EXTEN and ADC_CFGR_EXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((TriggerSource\r\n & (ADC_REG_TRIG_SOURCE_MASK >> ShiftExten) & ADC_CFGR_EXTSEL)\r\n | ((ADC_REG_TRIG_EDGE_MASK >> ShiftExten) & ADC_CFGR_EXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger source internal (SW start)\r\n * or external.\r\n * @note In case of group regular trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_REG_GetTriggerSource().\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsTriggerSourceSWStart(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN) == (LL_ADC_REG_TRIG_SOFTWARE & ADC_CFGR_EXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_EXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion trigger polarity.\r\n * @note Applicable only for trigger source set to external trigger.\r\n * @rmtoll CFGR EXTEN LL_ADC_REG_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_REG_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetTriggerEdge(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_EXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC sampling mode.\r\n * @note This function set the ADC conversion sampling mode\r\n * @note This mode applies to regular group only.\r\n * @note Set sampling mode is applied to all conversion of regular group.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_SetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_SetSamplingMode\r\n * @param ADCx ADC instance\r\n * @param SamplingMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSamplingMode(ADC_TypeDef *ADCx, uint32_t SamplingMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, SamplingMode);\r\n}\r\n\r\n/**\r\n * @brief Get the ADC sampling mode\r\n * @rmtoll CFGR2 BULB LL_ADC_REG_GetSamplingMode\\n\r\n * CFGR2 SMPTRIG LL_ADC_REG_GetSamplingMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_NORMAL\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_BULB\r\n * @arg @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSamplingMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 L LL_ADC_REG_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->SQR1, ADC_SQR1_L, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer length and scan direction.\r\n * @note Description of ADC group regular sequencer features:\r\n * - For devices with sequencer fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerRanks()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are configurable.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerRanks()\".\r\n * - For devices with sequencer not fully configurable\r\n * (function \"LL_ADC_REG_SetSequencerChannels()\" available):\r\n * sequencer length and each rank affectation to a channel\r\n * are defined by channel number.\r\n * This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence is\r\n * defined by number of channels set in the sequence,\r\n * rank of each channel is fixed by channel HW number.\r\n * (channel 0 fixed on rank 0, channel 1 fixed on rank1, ...).\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from lowest channel number to\r\n * highest channel number).\r\n * Sequencer ranks are selected using\r\n * function \"LL_ADC_REG_SetSequencerChannels()\".\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll SQR1 L LL_ADC_REG_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerLength(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->SQR1, ADC_SQR1_L));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note It is not possible to enable both ADC auto-injected mode\r\n * and ADC group regular sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_SetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR DISCEN LL_ADC_REG_GetSequencerDiscont\\n\r\n * CFGR DISCNUM LL_ADC_REG_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_1RANK\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_2RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_3RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_4RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_5RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_6RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_7RANKS\r\n * @arg @ref LL_ADC_REG_SEQ_DISCONT_8RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note This function performs configuration of:\r\n * - Channels ordering into each rank of scan sequence:\r\n * whatever channel can be placed into whatever rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_SetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register and register position depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_REG_RANK_ID_SQRX_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular sequence: channel on the selected\r\n * scan sequence rank.\r\n * @note On this STM32 series, ADC group regular sequencer is\r\n * fully configurable: sequencer length and each rank\r\n * affectation to a channel are configurable.\r\n * Refer to description of function @ref LL_ADC_REG_SetSequencerLength().\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll SQR1 SQ1 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ2 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ3 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR1 SQ4 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ5 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ6 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ7 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ8 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR2 SQ9 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ10 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ11 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ12 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ13 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR3 SQ14 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ15 LL_ADC_REG_GetSequencerRanks\\n\r\n * SQR4 SQ16 LL_ADC_REG_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_RANK_1\r\n * @arg @ref LL_ADC_REG_RANK_2\r\n * @arg @ref LL_ADC_REG_RANK_3\r\n * @arg @ref LL_ADC_REG_RANK_4\r\n * @arg @ref LL_ADC_REG_RANK_5\r\n * @arg @ref LL_ADC_REG_RANK_6\r\n * @arg @ref LL_ADC_REG_RANK_7\r\n * @arg @ref LL_ADC_REG_RANK_8\r\n * @arg @ref LL_ADC_REG_RANK_9\r\n * @arg @ref LL_ADC_REG_RANK_10\r\n * @arg @ref LL_ADC_REG_RANK_11\r\n * @arg @ref LL_ADC_REG_RANK_12\r\n * @arg @ref LL_ADC_REG_RANK_13\r\n * @arg @ref LL_ADC_REG_RANK_14\r\n * @arg @ref LL_ADC_REG_RANK_15\r\n * @arg @ref LL_ADC_REG_RANK_16\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SQR1, ((Rank & ADC_REG_SQRX_REGOFFSET_MASK) >> ADC_SQRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)((READ_BIT(*preg,\r\n ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 << (Rank & ADC_REG_RANK_ID_SQRX_MASK))\r\n >> (Rank & ADC_REG_RANK_ID_SQRX_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @note It is not possible to enable both ADC group regular\r\n * continuous mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR CONT LL_ADC_REG_SetContinuousMode\r\n * @param ADCx ADC instance\r\n * @param Continuous This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetContinuousMode(ADC_TypeDef *ADCx, uint32_t Continuous)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_CONT, Continuous);\r\n}\r\n\r\n/**\r\n * @brief Get ADC continuous conversion mode on ADC group regular.\r\n * @note Description of ADC continuous conversion mode:\r\n * - single mode: one conversion per trigger\r\n * - continuous mode: after the first trigger, following\r\n * conversions launched successively automatically.\r\n * @rmtoll CFGR CONT LL_ADC_REG_GetContinuousMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_CONV_SINGLE\r\n * @arg @ref LL_ADC_REG_CONV_CONTINUOUS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetContinuousMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_CONT));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_SetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_SetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_SetDMATransfer\r\n * @param ADCx ADC instance\r\n * @param DMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetDMATransfer(ADC_TypeDef *ADCx, uint32_t DMATransfer)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG, DMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data transfer: no transfer or\r\n * transfer by DMA, and DMA requests mode.\r\n * @note If transfer by DMA selected, specifies the DMA requests\r\n * mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note For devices with several ADC instances: ADC multimode DMA\r\n * settings are available using function @ref LL_ADC_GetMultiDMATransfer().\r\n * @note To configure DMA source address (peripheral address),\r\n * use function @ref LL_ADC_DMA_GetRegAddr().\r\n * @rmtoll CFGR DMAEN LL_ADC_REG_GetDMATransfer\\n\r\n * CFGR DMACFG LL_ADC_REG_GetDMATransfer\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_NONE\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_LIMITED\r\n * @arg @ref LL_ADC_REG_DMA_TRANSFER_UNLIMITED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetDMATransfer(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_DMAEN | ADC_CFGR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @note Compatibility with devices without feature overrun:\r\n * other devices without this feature have a behavior\r\n * equivalent to data overwritten.\r\n * The default setting of overrun is data preserved.\r\n * Therefore, for compatibility with all devices, parameter\r\n * overrun should be set to data overwritten.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_SetOverrun\r\n * @param ADCx ADC instance\r\n * @param Overrun This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_SetOverrun(ADC_TypeDef *ADCx, uint32_t Overrun)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_OVRMOD, Overrun);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular behavior in case of overrun:\r\n * data preserved or overwritten.\r\n * @rmtoll CFGR OVRMOD LL_ADC_REG_GetOverrun\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_REG_OVR_DATA_PRESERVED\r\n * @arg @ref LL_ADC_REG_OVR_DATA_OVERWRITTEN\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_GetOverrun(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_OVRMOD));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Group_Injected Configuration of ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note On this STM32 series, setting trigger source to external trigger\r\n * also set trigger polarity to rising edge\r\n * (default setting for compatibility with some ADC on other\r\n * STM32 families having this setting set by HW default value).\r\n * In case of need to modify trigger edge, use\r\n * function @ref LL_ADC_INJ_SetTriggerEdge().\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_SetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_SetTriggerSource\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerSource(ADC_TypeDef *ADCx, uint32_t TriggerSource)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN, TriggerSource);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source:\r\n * internal (SW start) or from external peripheral (timer event,\r\n * external interrupt line).\r\n * @note To determine whether group injected trigger source is\r\n * internal (SW start) or external, without detail\r\n * of which peripheral is selected as external trigger,\r\n * (equivalent to\r\n * \"if(LL_ADC_INJ_GetTriggerSource(ADC1) == LL_ADC_INJ_TRIG_SOFTWARE)\")\r\n * use function @ref LL_ADC_INJ_IsTriggerSourceSWStart.\r\n * @note Availability of parameters of trigger sources from timer\r\n * depends on timers availability on the selected device.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_GetTriggerSource\\n\r\n * JSQR JEXTEN LL_ADC_INJ_GetTriggerSource\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerSource(ADC_TypeDef *ADCx)\r\n{\r\n __IO uint32_t TriggerSource = READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN);\r\n\r\n /* Value for shift of {0; 4; 8; 12} depending on value of bitfield */\r\n /* corresponding to ADC_JSQR_JEXTEN {0; 1; 2; 3}. */\r\n uint32_t ShiftJexten = ((TriggerSource & ADC_JSQR_JEXTEN) >> (ADC_INJ_TRIG_EXTEN_BITOFFSET_POS - 2UL));\r\n\r\n /* Set bitfield corresponding to ADC_JSQR_JEXTEN and ADC_JSQR_JEXTSEL */\r\n /* to match with triggers literals definition. */\r\n return ((TriggerSource\r\n & (ADC_INJ_TRIG_SOURCE_MASK >> ShiftJexten) & ADC_JSQR_JEXTSEL)\r\n | ((ADC_INJ_TRIG_EDGE_MASK >> ShiftJexten) & ADC_JSQR_JEXTEN)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger source internal (SW start)\r\n or external\r\n * @note In case of group injected trigger source set to external trigger,\r\n * to determine which peripheral is selected as external trigger,\r\n * use function @ref LL_ADC_INJ_GetTriggerSource.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_IsTriggerSourceSWStart\r\n * @param ADCx ADC instance\r\n * @retval Value \"0\" if trigger source external trigger\r\n * Value \"1\" if trigger source SW start.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsTriggerSourceSWStart(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN) == (LL_ADC_INJ_TRIG_SOFTWARE & ADC_JSQR_JEXTEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_SetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTriggerEdge(ADC_TypeDef *ADCx, uint32_t ExternalTriggerEdge)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JEXTEN, ExternalTriggerEdge);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger polarity.\r\n * Applicable only for trigger source set to external trigger.\r\n * @rmtoll JSQR JEXTEN LL_ADC_INJ_GetTriggerEdge\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTriggerEdge(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JEXTEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer length and scan direction.\r\n * @note This function performs configuration of:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JL LL_ADC_INJ_SetSequencerLength\r\n * @param ADCx ADC instance\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerLength(ADC_TypeDef *ADCx, uint32_t SequencerNbRanks)\r\n{\r\n MODIFY_REG(ADCx->JSQR, ADC_JSQR_JL, SequencerNbRanks);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer length and scan direction.\r\n * @note This function retrieves:\r\n * - Sequence length: Number of ranks in the scan sequence.\r\n * - Sequence direction: Unless specified in parameters, sequencer\r\n * scan direction is forward (from rank 1 to rank n).\r\n * @note Sequencer disabled is equivalent to sequencer of 1 rank:\r\n * ADC conversion on only 1 channel.\r\n * @rmtoll JSQR JL LL_ADC_INJ_GetSequencerLength\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerLength(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->JSQR, ADC_JSQR_JL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_SetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @param SeqDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerDiscont(ADC_TypeDef *ADCx, uint32_t SeqDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JDISCEN, SeqDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequencer discontinuous mode:\r\n * sequence subdivided and scan conversions interrupted every selected\r\n * number of ranks.\r\n * @rmtoll CFGR JDISCEN LL_ADC_INJ_GetSequencerDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_DISCONT_1RANK\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JDISCEN));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_SetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_SetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank, uint32_t Channel)\r\n{\r\n /* Set bits with content of parameter \"Channel\" with bits position */\r\n /* in register depending on parameter \"Rank\". */\r\n /* Parameters \"Rank\" and \"Channel\" are used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n MODIFY_REG(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK),\r\n ((Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected sequence: channel on the selected\r\n * sequence rank.\r\n * @note Depending on devices and packages, some channels may not be available.\r\n * Refer to device datasheet for channels availability.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * @rmtoll JSQR JSQ1 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ2 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ3 LL_ADC_INJ_GetSequencerRanks\\n\r\n * JSQR JSQ4 LL_ADC_INJ_GetSequencerRanks\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * (1, 2, 3, 4, 5, 7) For ADC channel read back from ADC register,\r\n * comparison with internal channel parameter to be done\r\n * using helper macro @ref __LL_ADC_CHANNEL_INTERNAL_TO_EXTERNAL().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetSequencerRanks(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n return (uint32_t)((READ_BIT(ADCx->JSQR,\r\n (ADC_CHANNEL_ID_NUMBER_MASK >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (Rank & ADC_INJ_RANK_ID_JSQR_MASK))\r\n >> (Rank & ADC_INJ_RANK_ID_JSQR_MASK)) << ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @note This mode can be used to extend number of data registers\r\n * updated after one ADC conversion trigger and with data\r\n * permanently kept (not erased by successive conversions of scan of\r\n * ADC sequencer ranks), up to 5 data registers:\r\n * 1 data register on ADC group regular, 4 data registers\r\n * on ADC group injected.\r\n * @note If ADC group injected injected trigger source is set to an\r\n * external trigger, this feature must be must be set to\r\n * independent trigger.\r\n * ADC group injected automatic trigger is compliant only with\r\n * group injected trigger source set to SW start, without any\r\n * further action on ADC group injected conversion start or stop:\r\n * in this case, ADC group injected is controlled only\r\n * from ADC group regular.\r\n * @note It is not possible to enable both ADC group injected\r\n * auto-injected mode and sequencer discontinuous mode.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_SetTrigAuto\r\n * @param ADCx ADC instance\r\n * @param TrigAuto This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetTrigAuto(ADC_TypeDef *ADCx, uint32_t TrigAuto)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JAUTO, TrigAuto);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion trigger:\r\n * independent or from ADC group regular.\r\n * @rmtoll CFGR JAUTO LL_ADC_INJ_GetTrigAuto\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_INDEPENDENT\r\n * @arg @ref LL_ADC_INJ_TRIG_FROM_GRP_REGULAR\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetTrigAuto(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JAUTO));\r\n}\r\n\r\n/**\r\n * @brief Set ADC group injected contexts queue mode.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * If contexts queue is disabled:\r\n * - only 1 sequence can be configured\r\n * and is active perpetually.\r\n * If contexts queue is enabled:\r\n * - up to 2 contexts can be queued\r\n * and are checked in and out as a FIFO stack (first-in, first-out).\r\n * - If a new context is set when queues is full, error is triggered\r\n * by interruption \"Injected Queue Overflow\".\r\n * - Two behaviors are possible when all contexts have been processed:\r\n * the contexts queue can maintain the last context active perpetually\r\n * or can be empty and injected group triggers are disabled.\r\n * - Triggers can be only external (not internal SW start)\r\n * - Caution: The sequence must be fully configured in one time\r\n * (one write of register JSQR makes a check-in of a new context\r\n * into the queue).\r\n * Therefore functions to set separately injected trigger and\r\n * sequencer channels cannot be used, register JSQR must be set\r\n * using function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @note This parameter can be modified only when no conversion is on going\r\n * on either groups regular or injected.\r\n * @note A modification of the context mode (bit JQDIS) causes the contexts\r\n * queue to be flushed and the register JSQR is cleared.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_SetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_SetQueueMode\r\n * @param ADCx ADC instance\r\n * @param QueueMode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_SetQueueMode(ADC_TypeDef *ADCx, uint32_t QueueMode)\r\n{\r\n MODIFY_REG(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS, QueueMode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected context queue mode.\r\n * @rmtoll CFGR JQM LL_ADC_INJ_GetQueueMode\\n\r\n * CFGR JQDIS LL_ADC_INJ_GetQueueMode\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_QUEUE_DISABLE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE\r\n * @arg @ref LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_GetQueueMode(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR, ADC_CFGR_JQM | ADC_CFGR_JQDIS));\r\n}\r\n\r\n/**\r\n * @brief Set one context on ADC group injected that will be checked in\r\n * contexts queue.\r\n * @note A context is a setting of group injected sequencer:\r\n * - group injected trigger\r\n * - sequencer length\r\n * - sequencer ranks\r\n * This function is intended to be used when contexts queue is enabled,\r\n * because the sequence must be fully configured in one time\r\n * (functions to set separately injected trigger and sequencer channels\r\n * cannot be used):\r\n * Refer to function @ref LL_ADC_INJ_SetQueueMode().\r\n * @note In the contexts queue, only the active context can be read.\r\n * The parameters of this function can be read using functions:\r\n * @arg @ref LL_ADC_INJ_GetTriggerSource()\r\n * @arg @ref LL_ADC_INJ_GetTriggerEdge()\r\n * @arg @ref LL_ADC_INJ_GetSequencerRanks()\r\n * @note On this STM32 series, to measure internal channels (VrefInt,\r\n * TempSensor, ...), measurement paths to internal channels must be\r\n * enabled separately.\r\n * This can be done using function @ref LL_ADC_SetCommonPathInternalCh().\r\n * @note On STM32G4, some fast channels are available: fast analog inputs\r\n * coming from GPIO pads (ADC_IN1..5).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must not be disabled. Can be enabled with or without conversion\r\n * on going on either groups regular or injected.\r\n * @rmtoll JSQR JEXTSEL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JEXTEN LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JL LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ1 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ2 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ3 LL_ADC_INJ_ConfigQueueContext\\n\r\n * JSQR JSQ4 LL_ADC_INJ_ConfigQueueContext\r\n * @param ADCx ADC instance\r\n * @param TriggerSource This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_SOFTWARE\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM1_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM2_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH3 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM3_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM4_CH4 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM6_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM7_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM8_CH4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM15_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM16_CH1 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH2 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_TIM20_CH4 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE3 (2)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_EXTI_LINE15 (1)\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_LPTIM_OUT\r\n *\r\n * (1) On STM32G4 series, parameter not available on all ADC instances: ADC1, ADC2.\\n\r\n * (2) On STM32G4 series, parameter not available on all ADC instances: ADC3, ADC4, ADC5.\r\n * On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @param ExternalTriggerEdge This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_FALLING\r\n * @arg @ref LL_ADC_INJ_TRIG_EXT_RISINGFALLING\r\n *\r\n * Note: This parameter is discarded in case of SW start:\r\n * parameter \"TriggerSource\" set to \"LL_ADC_INJ_TRIG_SOFTWARE\".\r\n * @param SequencerNbRanks This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_DISABLE\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS\r\n * @arg @ref LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS\r\n * @param Rank1_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank2_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank3_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param Rank4_Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_ConfigQueueContext(ADC_TypeDef *ADCx,\r\n uint32_t TriggerSource,\r\n uint32_t ExternalTriggerEdge,\r\n uint32_t SequencerNbRanks,\r\n uint32_t Rank1_Channel,\r\n uint32_t Rank2_Channel,\r\n uint32_t Rank3_Channel,\r\n uint32_t Rank4_Channel)\r\n{\r\n /* Set bits with content of parameter \"Rankx_Channel\" with bits position */\r\n /* in register depending on literal \"LL_ADC_INJ_RANK_x\". */\r\n /* Parameters \"Rankx_Channel\" and \"LL_ADC_INJ_RANK_x\" are used with masks */\r\n /* because containing other bits reserved for other purpose. */\r\n /* If parameter \"TriggerSource\" is set to SW start, then parameter */\r\n /* \"ExternalTriggerEdge\" is discarded. */\r\n uint32_t is_trigger_not_sw = (uint32_t)((TriggerSource != LL_ADC_INJ_TRIG_SOFTWARE) ? 1UL : 0UL);\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL |\r\n ADC_JSQR_JEXTEN |\r\n ADC_JSQR_JSQ4 |\r\n ADC_JSQR_JSQ3 |\r\n ADC_JSQR_JSQ2 |\r\n ADC_JSQR_JSQ1 |\r\n ADC_JSQR_JL,\r\n (TriggerSource & ADC_JSQR_JEXTSEL) |\r\n (ExternalTriggerEdge * (is_trigger_not_sw)) |\r\n (((Rank4_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_4 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank3_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_3 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank2_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_2 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n (((Rank1_Channel & ADC_CHANNEL_ID_NUMBER_MASK) >> ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS) << (LL_ADC_INJ_RANK_1 & ADC_INJ_RANK_ID_JSQR_MASK)) |\r\n SequencerNbRanks\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_Channels Configuration of ADC hierarchical scope: channels\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note In case of internal channel (VrefInt, TempSensor, ...) to be\r\n * converted:\r\n * sampling time constraints must be respected (sampling time can be\r\n * adjusted in function of ADC clock frequency and sampling time\r\n * setting).\r\n * Refer to device datasheet for timings values (parameters TS_vrefint,\r\n * TS_temp, ...).\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @note In case of ADC conversion of internal channel (VrefInt,\r\n * temperature sensor, ...), a sampling time minimum value\r\n * is required.\r\n * Refer to device datasheet.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll SMPR1 SMP0 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_SetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_SetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @param SamplingTime This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSamplingTime(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SamplingTime)\r\n{\r\n /* Set bits with content of parameter \"SamplingTime\" with bits position */\r\n /* in register and register position depending on parameter \"Channel\". */\r\n /* Parameter \"Channel\" is used with masks because containing */\r\n /* other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_SMPR1_SMP0 << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS),\r\n SamplingTime << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS));\r\n}\r\n\r\n/**\r\n * @brief Get sampling time of the selected ADC channel\r\n * Unit: ADC clock cycles.\r\n * @note On this device, sampling time is on channel scope: independently\r\n * of channel mapped on ADC group regular or injected.\r\n * @note Conversion time is the addition of sampling time and processing time.\r\n * On this STM32 series, ADC processing time is:\r\n * - 12.5 ADC clock cycles at ADC resolution 12 bits\r\n * - 10.5 ADC clock cycles at ADC resolution 10 bits\r\n * - 8.5 ADC clock cycles at ADC resolution 8 bits\r\n * - 6.5 ADC clock cycles at ADC resolution 6 bits\r\n * @rmtoll SMPR1 SMP0 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP1 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP2 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP3 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP4 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP5 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP6 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP7 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP8 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR1 SMP9 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP10 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP11 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP12 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP13 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP14 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP15 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP16 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP17 LL_ADC_GetChannelSamplingTime\\n\r\n * SMPR2 SMP18 LL_ADC_GetChannelSamplingTime\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_0\r\n * @arg @ref LL_ADC_CHANNEL_1 (8)\r\n * @arg @ref LL_ADC_CHANNEL_2 (8)\r\n * @arg @ref LL_ADC_CHANNEL_3 (8)\r\n * @arg @ref LL_ADC_CHANNEL_4 (8)\r\n * @arg @ref LL_ADC_CHANNEL_5 (8)\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @arg @ref LL_ADC_CHANNEL_16\r\n * @arg @ref LL_ADC_CHANNEL_17\r\n * @arg @ref LL_ADC_CHANNEL_18\r\n * @arg @ref LL_ADC_CHANNEL_VREFINT (7)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_TEMPSENSOR_ADC5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VBAT (6)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP1 (1)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC2 (2)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP3_ADC3 (3)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP4 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP5 (5)\r\n * @arg @ref LL_ADC_CHANNEL_VOPAMP6 (4)\r\n *\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * (8) On STM32G4, fast channel allows: 2.5 (sampling) + 12.5 (conversion) = 15 ADC clock cycles (fADC) to convert in 12-bit resolution.\r\n * Other channels are slow channels allows: 6.5 (sampling) + 12.5 (conversion) = 19 ADC clock cycles (fADC) to convert in 12-bit resolution.\\n\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_SAMPLINGTIME_2CYCLES_5 (1)\r\n * @arg @ref LL_ADC_SAMPLINGTIME_6CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_12CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_24CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_47CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_92CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_247CYCLES_5\r\n * @arg @ref LL_ADC_SAMPLINGTIME_640CYCLES_5\r\n *\r\n * (1) On some devices, ADC sampling time 2.5 ADC clock cycles\r\n * can be replaced by 3.5 ADC clock cycles.\r\n * Refer to function @ref LL_ADC_SetSamplingTimeCommonConfig().\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSamplingTime(ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->SMPR1, ((Channel & ADC_CHANNEL_SMPRX_REGOFFSET_MASK) >> ADC_SMPRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_SMPR1_SMP0 << ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS))\r\n >> ((Channel & ADC_CHANNEL_SMPx_BITOFFSET_MASK) >> ADC_CHANNEL_SMPx_BITOFFSET_POS)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Set mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note Channel ending is on channel scope: independently of channel mapped\r\n * on ADC group regular or injected.\r\n * In differential mode: Differential measurement is carried out\r\n * between the selected channel 'i' (positive input) and\r\n * channel 'i+1' (negative input). Only channel 'i' has to be\r\n * configured, channel 'i+1' is configured automatically.\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note For ADC channels configured in differential mode, both inputs\r\n * should be biased at (Vref+)/2 +/-200mV.\r\n * (Vref+ is the analog voltage reference)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @note One or several values can be selected.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_SetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @param SingleDiff This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetChannelSingleDiff(ADC_TypeDef *ADCx, uint32_t Channel, uint32_t SingleDiff)\r\n{\r\n /* Bits for single or differential mode selection for each channel are set */\r\n /* to 1 only when the differential mode is selected, and to 0 when the */\r\n /* single mode is selected. */\r\n \r\n if (SingleDiff == LL_ADC_DIFFERENTIAL_ENDED)\r\n {\r\n SET_BIT(ADCx->DIFSEL,\r\n Channel & ADC_SINGLEDIFF_CHANNEL_MASK);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(ADCx->DIFSEL,\r\n Channel & ADC_SINGLEDIFF_CHANNEL_MASK);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get mode single-ended or differential input of the selected\r\n * ADC channel.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * Therefore, to ensure a channel is configured in single-ended mode,\r\n * the configuration of channel itself and the channel 'i-1' must be\r\n * read back (to ensure that the selected channel channel has not been\r\n * configured in differential mode by the previous channel).\r\n * @note Refer to Reference Manual to ensure the selected channel is\r\n * available in differential mode.\r\n * For example, internal channels (VrefInt, TempSensor, ...) are\r\n * not available in differential mode.\r\n * @note When configuring a channel 'i' in differential mode,\r\n * the channel 'i+1' is not usable separately.\r\n * @note On STM32G4, some channels are internally fixed to single-ended inputs\r\n * configuration:\r\n * - ADC1: Channels 12, 15, 16, 17 and 18\r\n * - ADC2: Channels 15, 17 and 18\r\n * - ADC3: Channels 12, 16, 17 and 18 (1)\r\n * - ADC4: Channels 16, 17 and 18 (1)\r\n * - ADC5: Channels 2, 3, 4, 16, 17 and 18 (1)\r\n * (1) ADC3/4/5 are not available on all devices, refer to device datasheet\r\n * for more details.\r\n * @note One or several values can be selected. In this case, the value\r\n * returned is null if all channels are in single ended-mode.\r\n * Example: (LL_ADC_CHANNEL_4 | LL_ADC_CHANNEL_12 | ...)\r\n * @rmtoll DIFSEL DIFSEL LL_ADC_GetChannelSingleDiff\r\n * @param ADCx ADC instance\r\n * @param Channel This parameter can be a combination of the following values:\r\n * @arg @ref LL_ADC_CHANNEL_1\r\n * @arg @ref LL_ADC_CHANNEL_2\r\n * @arg @ref LL_ADC_CHANNEL_3\r\n * @arg @ref LL_ADC_CHANNEL_4\r\n * @arg @ref LL_ADC_CHANNEL_5\r\n * @arg @ref LL_ADC_CHANNEL_6\r\n * @arg @ref LL_ADC_CHANNEL_7\r\n * @arg @ref LL_ADC_CHANNEL_8\r\n * @arg @ref LL_ADC_CHANNEL_9\r\n * @arg @ref LL_ADC_CHANNEL_10\r\n * @arg @ref LL_ADC_CHANNEL_11\r\n * @arg @ref LL_ADC_CHANNEL_12\r\n * @arg @ref LL_ADC_CHANNEL_13\r\n * @arg @ref LL_ADC_CHANNEL_14\r\n * @arg @ref LL_ADC_CHANNEL_15\r\n * @retval 0: channel in single-ended mode, else: channel in differential mode\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetChannelSingleDiff(ADC_TypeDef *ADCx, uint32_t Channel)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DIFSEL, (Channel & ADC_SINGLEDIFF_CHANNEL_MASK)));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_AnalogWatchdog Configuration of ADC transversal scope: analog watchdog\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC analog watchdog monitored channels:\r\n * a single channel, multiple channels or all channels,\r\n * on ADC groups regular and-or injected.\r\n * @note Once monitored channels are selected, analog watchdog\r\n * is enabled.\r\n * @note In case of need to define a single channel to monitor\r\n * with analog watchdog from sequencer channel definition,\r\n * use helper macro @ref __LL_ADC_ANALOGWD_CHANNEL_GROUP().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_SetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_SetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDChannelGroup This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CH_VREFINT_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_TEMPSENSOR_ADC5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_INJ (0)(6)\r\n * @arg @ref LL_ADC_AWD_CH_VBAT_REG_INJ (6)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_INJ (0)(1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP1_REG_INJ (1)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_INJ (0)(2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC2_REG_INJ (2)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_INJ (0)(3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP3_ADC3_REG_INJ (3)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP4_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_INJ (0)(5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP5_REG_INJ (5)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_INJ (0)(4)\r\n * @arg @ref LL_ADC_AWD_CH_VOPAMP6_REG_INJ (4)\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\\n\r\n * (1) On STM32G4, parameter available only on ADC instance: ADC1.\\n\r\n * (2) On STM32G4, parameter available only on ADC instance: ADC2.\\n\r\n * (3) On STM32G4, parameter available only on ADC instance: ADC3.\\n\r\n * (4) On STM32G4, parameter available only on ADC instance: ADC4.\\n\r\n * (5) On STM32G4, parameter available only on ADC instance: ADC5.\\n\r\n * (6) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC5.\\n\r\n * (7) On STM32G4, parameter available only on ADC instances: ADC1, ADC3, ADC4, ADC5.\\n\r\n * - On this STM32 series, all ADCx are not available on all devices. Refer to device datasheet for more details.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDMonitChannels(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDChannelGroup)\r\n{\r\n /* Set bits with content of parameter \"AWDChannelGroup\" with bits position */\r\n /* in register and register position depending on parameter \"AWDy\". */\r\n /* Parameters \"AWDChannelGroup\" and \"AWDy\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR, ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK) * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n MODIFY_REG(*preg,\r\n (AWDy & ADC_AWD_CR_ALL_CHANNEL_MASK),\r\n AWDChannelGroup & AWDy);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog monitored channel.\r\n * @note Usage of the returned channel number:\r\n * - To reinject this channel into another function LL_ADC_xxx:\r\n * the returned channel number is only partly formatted on definition\r\n * of literals LL_ADC_CHANNEL_x. Therefore, it has to be compared\r\n * with parts of literals LL_ADC_CHANNEL_x or using\r\n * helper macro @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Then the selected literal LL_ADC_CHANNEL_x can be used\r\n * as parameter for another function.\r\n * - To get the channel number in decimal format:\r\n * process the returned value with the helper macro\r\n * @ref __LL_ADC_CHANNEL_TO_DECIMAL_NB().\r\n * Applicable only when the analog watchdog is set to monitor\r\n * one channel.\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR AWD1CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1SGL LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR AWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * CFGR JAWD1EN LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD2CR AWD2CH LL_ADC_GetAnalogWDMonitChannels\\n\r\n * AWD3CR AWD3CH LL_ADC_GetAnalogWDMonitChannels\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2 (1)\r\n * @arg @ref LL_ADC_AWD3 (1)\r\n *\r\n * (1) On this AWD number, monitored channel can be retrieved\r\n * if only 1 channel is programmed (or none or all channels).\r\n * This function cannot retrieve monitored channel if\r\n * multiple channels are programmed simultaneously\r\n * by bitfield.\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_DISABLE\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_INJ (0)\r\n * @arg @ref LL_ADC_AWD_ALL_CHANNELS_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_0_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_1_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_2_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_3_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_4_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_5_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_6_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_7_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_8_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_9_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_10_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_11_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_12_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_13_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_14_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_15_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_16_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_17_REG_INJ\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_INJ (0)\r\n * @arg @ref LL_ADC_AWD_CHANNEL_18_REG_INJ\r\n *\r\n * (0) On STM32G4, parameter available only on analog watchdog number: AWD1.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDMonitChannels(ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->CFGR, ((AWDy & ADC_AWD_CRX_REGOFFSET_MASK) >> ADC_AWD_CRX_REGOFFSET_POS)\r\n + ((AWDy & ADC_AWD_CR12_REGOFFSETGAP_MASK) * ADC_AWD_CR12_REGOFFSETGAP_VAL));\r\n\r\n uint32_t AnalogWDMonitChannels = (READ_BIT(*preg, AWDy) & ADC_AWD_CR_ALL_CHANNEL_MASK);\r\n\r\n /* If \"AnalogWDMonitChannels\" == 0, then the selected AWD is disabled */\r\n /* (parameter value LL_ADC_AWD_DISABLE). */\r\n /* Else, the selected AWD is enabled and is monitoring a group of channels */\r\n /* or a single channel. */\r\n if (AnalogWDMonitChannels != 0UL)\r\n {\r\n if (AWDy == LL_ADC_AWD1)\r\n {\r\n if ((AnalogWDMonitChannels & ADC_CFGR_AWD1SGL) == 0UL)\r\n {\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = ((AnalogWDMonitChannels\r\n | (ADC_AWD_CR23_CHANNEL_MASK)\r\n )\r\n & (~(ADC_CFGR_AWD1CH))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n AnalogWDMonitChannels = (AnalogWDMonitChannels\r\n | (ADC_AWD2CR_AWD2CH_0 << (AnalogWDMonitChannels >> ADC_CFGR_AWD1CH_Pos))\r\n );\r\n }\r\n }\r\n else\r\n {\r\n if ((AnalogWDMonitChannels & ADC_AWD_CR23_CHANNEL_MASK) == ADC_AWD_CR23_CHANNEL_MASK)\r\n {\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = (ADC_AWD_CR23_CHANNEL_MASK\r\n | ((ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN))\r\n );\r\n }\r\n else\r\n {\r\n /* AWD monitoring a single channel */\r\n /* AWD monitoring a group of channels */\r\n AnalogWDMonitChannels = (AnalogWDMonitChannels\r\n | (ADC_CFGR_JAWD1EN | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL)\r\n | (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDMonitChannels) << ADC_CFGR_AWD1CH_Pos)\r\n );\r\n }\r\n }\r\n }\r\n\r\n return AnalogWDMonitChannels;\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog thresholds value of both thresholds\r\n * high and low.\r\n * @note If value of only one threshold high or low must be set,\r\n * use function @ref LL_ADC_SetAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * @rmtoll TR1 HT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_ConfigAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_ConfigAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdHighValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @param AWDThresholdLowValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdHighValue,\r\n uint32_t AWDThresholdLowValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdxxxValue\" with bits */\r\n /* position in register and register position depending on parameter */\r\n /* \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdxxxValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1, ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n ADC_TR1_HT1 | ADC_TR1_LT1,\r\n (AWDThresholdHighValue << ADC_TR1_HT1_BITOFFSET_POS) | AWDThresholdLowValue);\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog threshold value of threshold\r\n * high or low.\r\n * @note If values of both thresholds high or low must be set,\r\n * use function @ref LL_ADC_ConfigAnalogWDThresholds().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_SET_THRESHOLD_RESOLUTION().\r\n * @note On this STM32 series, there are 2 kinds of analog watchdog\r\n * instance:\r\n * - AWD standard (instance AWD1):\r\n * - channels monitored: can monitor 1 channel or all channels.\r\n * - groups monitored: ADC groups regular and-or injected.\r\n * - resolution: resolution is not limited (corresponds to\r\n * ADC resolution configured).\r\n * - AWD flexible (instances AWD2, AWD3):\r\n * - channels monitored: flexible on channels monitored, selection is\r\n * channel wise, from from 1 to all channels.\r\n * Specificity of this analog watchdog: Multiple channels can\r\n * be selected. For example:\r\n * (LL_ADC_AWD_CHANNEL4_REG_INJ | LL_ADC_AWD_CHANNEL5_REG_INJ | ...)\r\n * - groups monitored: not selection possible (monitoring on both\r\n * groups regular and injected).\r\n * Channels selected are monitored on groups regular and injected:\r\n * LL_ADC_AWD_CHANNELxx_REG_INJ (do not use parameters\r\n * LL_ADC_AWD_CHANNELxx_REG and LL_ADC_AWD_CHANNELxx_INJ)\r\n * - resolution: resolution is limited to 8 bits: if ADC resolution is\r\n * 12 bits the 4 LSB are ignored, if ADC resolution is 10 bits\r\n * the 2 LSB are ignored.\r\n * @note If ADC oversampling is enabled, ADC analog watchdog thresholds are\r\n * impacted: the comparison of analog watchdog thresholds is done on\r\n * oversampling final computation (after ratio and shift application):\r\n * ADC data register bitfield [15:4] (12 most significant bits).\r\n * @note On this STM32 series, setting of this feature is not conditioned to\r\n * ADC state:\r\n * ADC can be disabled, enabled with or without conversion on going\r\n * on either ADC groups regular or injected.\r\n * @rmtoll TR1 HT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_SetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_SetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @param AWDThresholdValue Value between Min_Data=0x000 and Max_Data=0xFFF\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdsHighLow,\r\n uint32_t AWDThresholdValue)\r\n{\r\n /* Set bits with content of parameter \"AWDThresholdValue\" with bits */\r\n /* position in register and register position depending on parameters */\r\n /* \"AWDThresholdsHighLow\" and \"AWDy\". */\r\n /* Parameters \"AWDy\" and \"AWDThresholdValue\" are used with masks because */\r\n /* containing other bits reserved for other purpose. */\r\n __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n MODIFY_REG(*preg,\r\n AWDThresholdsHighLow,\r\n AWDThresholdValue << ((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4));\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog threshold value of threshold high,\r\n * threshold low or raw data with ADC thresholds high and low\r\n * concatenated.\r\n * @note If raw data with ADC thresholds high and low is retrieved,\r\n * the data of each threshold high or low can be isolated\r\n * using helper macro:\r\n * @ref __LL_ADC_ANALOGWD_THRESHOLDS_HIGH_LOW().\r\n * @note In case of ADC resolution different of 12 bits,\r\n * analog watchdog thresholds data require a specific shift.\r\n * Use helper macro @ref __LL_ADC_ANALOGWD_GET_THRESHOLD_RESOLUTION().\r\n * @rmtoll TR1 HT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 HT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 HT3 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR1 LT1 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR2 LT2 LL_ADC_GetAnalogWDThresholds\\n\r\n * TR3 LT3 LL_ADC_GetAnalogWDThresholds\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @arg @ref LL_ADC_AWD2\r\n * @arg @ref LL_ADC_AWD3\r\n * @param AWDThresholdsHighLow This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_HIGH\r\n * @arg @ref LL_ADC_AWD_THRESHOLD_LOW\r\n * @arg @ref LL_ADC_AWD_THRESHOLDS_HIGH_LOW\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAnalogWDThresholds(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t AWDThresholdsHighLow)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->TR1,\r\n ((AWDy & ADC_AWD_TRX_REGOFFSET_MASK) >> ADC_AWD_TRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n (AWDThresholdsHighLow | ADC_TR1_LT1))\r\n >> (((AWDThresholdsHighLow & ADC_AWD_TRX_BIT_HIGH_MASK) >> ADC_AWD_TRX_BIT_HIGH_SHIFT4)\r\n & ~(AWDThresholdsHighLow & ADC_TR1_LT1)));\r\n}\r\n\r\n/**\r\n * @brief Set ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_SetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @param FilteringConfig This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetAWDFilteringConfiguration(ADC_TypeDef *ADCx, uint32_t AWDy, uint32_t FilteringConfig)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT, FilteringConfig);\r\n}\r\n\r\n/**\r\n * @brief Get ADC analog watchdog filtering configuration\r\n * @note On this STM32 series, this feature is only available on first\r\n * analog watchdog (AWD1)\r\n * @rmtoll TR1 AWDFILT LL_ADC_GetAWDFilteringConfiguration\r\n * @param ADCx ADC instance\r\n * @param AWDy This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_AWD1\r\n * @retval Returned value can be:\r\n * @arg @ref LL_ADC_AWD_FILTERING_NONE\r\n * @arg @ref LL_ADC_AWD_FILTERING_2SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_3SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_4SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_5SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_6SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_7SAMPLES\r\n * @arg @ref LL_ADC_AWD_FILTERING_8SAMPLES\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetAWDFilteringConfiguration(ADC_TypeDef *ADCx, uint32_t AWDy)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n (void)(AWDy);\r\n return (uint32_t)(READ_BIT(ADCx->TR1, ADC_TR1_AWDFILT));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_oversampling Configuration of ADC transversal scope: oversampling\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 families).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 ROVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_SetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_SetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @param OvsScope This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingScope(ADC_TypeDef *ADCx, uint32_t OvsScope)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM, OvsScope);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling scope: ADC groups regular and-or injected\r\n * (availability of ADC group injected depends on STM32 families).\r\n * @note If both groups regular and injected are selected,\r\n * specify behavior of ADC group injected interrupting\r\n * group regular: when ADC group injected is triggered,\r\n * the oversampling on ADC group regular is either\r\n * temporary stopped and continued, or resumed from start\r\n * (oversampler buffer reset).\r\n * @rmtoll CFGR2 ROVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 JOVSE LL_ADC_GetOverSamplingScope\\n\r\n * CFGR2 ROVSM LL_ADC_GetOverSamplingScope\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_DISABLE\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_CONTINUED\r\n * @arg @ref LL_ADC_OVS_GRP_REGULAR_RESUMED\r\n * @arg @ref LL_ADC_OVS_GRP_INJECTED\r\n * @arg @ref LL_ADC_OVS_GRP_INJ_REG_RESUMED\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingScope(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSM));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on group regular.\r\n * @note On this STM32 series, oversampling discontinuous mode\r\n * (triggered mode) can be used only when oversampling is\r\n * set on group regular only and in resumed mode.\r\n * @rmtoll CFGR2 TROVS LL_ADC_SetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @param OverSamplingDiscont This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetOverSamplingDiscont(ADC_TypeDef *ADCx, uint32_t OverSamplingDiscont)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, ADC_CFGR2_TROVS, OverSamplingDiscont);\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling discontinuous mode (triggered mode)\r\n * on the selected ADC group.\r\n * @note Number of oversampled conversions are done either in:\r\n * - continuous mode (all conversions of oversampling ratio\r\n * are done from 1 trigger)\r\n * - discontinuous mode (each conversion of oversampling ratio\r\n * needs a trigger)\r\n * @rmtoll CFGR2 TROVS LL_ADC_GetOverSamplingDiscont\r\n * @param ADCx ADC instance\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_REG_CONT\r\n * @arg @ref LL_ADC_OVS_REG_DISCONT\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingDiscont(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_TROVS));\r\n}\r\n\r\n/**\r\n * @brief Set ADC oversampling\r\n * (impacting both ADC groups regular and injected)\r\n * @note This function set the 2 items of oversampling configuration:\r\n * - ratio\r\n * - shift\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be disabled or enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CFGR2 OVSS LL_ADC_ConfigOverSamplingRatioShift\\n\r\n * CFGR2 OVSR LL_ADC_ConfigOverSamplingRatioShift\r\n * @param ADCx ADC instance\r\n * @param Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n * @param Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ConfigOverSamplingRatioShift(ADC_TypeDef *ADCx, uint32_t Ratio, uint32_t Shift)\r\n{\r\n MODIFY_REG(ADCx->CFGR2, (ADC_CFGR2_OVSS | ADC_CFGR2_OVSR), (Shift | Ratio));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling ratio\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSR LL_ADC_GetOverSamplingRatio\r\n * @param ADCx ADC instance\r\n * @retval Ratio This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_RATIO_2\r\n * @arg @ref LL_ADC_OVS_RATIO_4\r\n * @arg @ref LL_ADC_OVS_RATIO_8\r\n * @arg @ref LL_ADC_OVS_RATIO_16\r\n * @arg @ref LL_ADC_OVS_RATIO_32\r\n * @arg @ref LL_ADC_OVS_RATIO_64\r\n * @arg @ref LL_ADC_OVS_RATIO_128\r\n * @arg @ref LL_ADC_OVS_RATIO_256\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingRatio(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSR));\r\n}\r\n\r\n/**\r\n * @brief Get ADC oversampling shift\r\n * (impacting both ADC groups regular and injected)\r\n * @rmtoll CFGR2 OVSS LL_ADC_GetOverSamplingShift\r\n * @param ADCx ADC instance\r\n * @retval Shift This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_OVS_SHIFT_NONE\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_1\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_2\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_3\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_4\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_5\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_6\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_7\r\n * @arg @ref LL_ADC_OVS_SHIFT_RIGHT_8\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetOverSamplingShift(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OVSS));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Configuration_ADC_Multimode Configuration of ADC hierarchical scope: multimode\r\n * @{\r\n */\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Set ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DUAL LL_ADC_SetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param Multimode This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultimode(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t Multimode)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DUAL, Multimode);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode configuration to operate in independent mode\r\n * or multimode (for devices with several ADC instances).\r\n * @note If multimode configuration: the selected ADC instance is\r\n * either master or slave depending on hardware.\r\n * Refer to reference manual.\r\n * @rmtoll CCR DUAL LL_ADC_GetMultimode\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_INDEPENDENT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INTERL\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_SIMULT\r\n * @arg @ref LL_ADC_MULTI_DUAL_INJ_ALTERN\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT\r\n * @arg @ref LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultimode(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DUAL));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled\r\n * or enabled without conversion on going on group regular.\r\n * @rmtoll CCR MDMA LL_ADC_SetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_SetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiDMATransfer This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiDMATransfer(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiDMATransfer)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG, MultiDMATransfer);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode conversion data transfer: no transfer\r\n * or transfer by DMA.\r\n * @note If ADC multimode transfer by DMA is not selected:\r\n * each ADC uses its own DMA channel, with its individual\r\n * DMA transfer settings.\r\n * If ADC multimode transfer by DMA is selected:\r\n * One DMA channel is used for both ADC (DMA of ADC master)\r\n * Specifies the DMA requests mode:\r\n * - Limited mode (One shot mode): DMA transfer requests are stopped\r\n * when number of DMA data transfers (number of\r\n * ADC conversions) is reached.\r\n * This ADC mode is intended to be used with DMA mode non-circular.\r\n * - Unlimited mode: DMA transfer requests are unlimited,\r\n * whatever number of DMA data transfers (number of\r\n * ADC conversions).\r\n * This ADC mode is intended to be used with DMA mode circular.\r\n * @note If ADC DMA requests mode is set to unlimited and DMA is set to\r\n * mode non-circular:\r\n * when DMA transfers size will be reached, DMA will stop transfers of\r\n * ADC conversions data ADC will raise an overrun error\r\n * (overrun flag and interruption if enabled).\r\n * @note How to retrieve multimode conversion data:\r\n * Whatever multimode transfer by DMA setting: using function\r\n * @ref LL_ADC_REG_ReadMultiConversionData32().\r\n * If ADC multimode transfer by DMA is selected: conversion data\r\n * is a raw data with ADC master and slave concatenated.\r\n * A macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * @rmtoll CCR MDMA LL_ADC_GetMultiDMATransfer\\n\r\n * CCR DMACFG LL_ADC_GetMultiDMATransfer\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_EACH_ADC\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B\r\n * @arg @ref LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiDMATransfer(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG));\r\n}\r\n\r\n/**\r\n * @brief Set ADC multimode delay between 2 sampling phases.\r\n * @note The sampling delay range depends on ADC resolution:\r\n * - ADC resolution 12 bits can have maximum delay of 12 cycles.\r\n * - ADC resolution 10 bits can have maximum delay of 10 cycles.\r\n * - ADC resolution 8 bits can have maximum delay of 8 cycles.\r\n * - ADC resolution 6 bits can have maximum delay of 6 cycles.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * All ADC instances of the ADC common group must be disabled.\r\n * This check can be done with function @ref LL_ADC_IsEnabled() for each\r\n * ADC instance or by using helper macro helper macro\r\n * @ref __LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE().\r\n * @rmtoll CCR DELAY LL_ADC_SetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param MultiTwoSamplingDelay This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_SetMultiTwoSamplingDelay(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t MultiTwoSamplingDelay)\r\n{\r\n MODIFY_REG(ADCxy_COMMON->CCR, ADC_CCR_DELAY, MultiTwoSamplingDelay);\r\n}\r\n\r\n/**\r\n * @brief Get ADC multimode delay between 2 sampling phases.\r\n * @rmtoll CCR DELAY LL_ADC_GetMultiTwoSamplingDelay\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval Returned value can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES (1)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES (2)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES (3)\r\n * @arg @ref LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES (3)\r\n *\r\n * (1) Parameter available only if ADC resolution is 12, 10 or 8 bits.\\n\r\n * (2) Parameter available only if ADC resolution is 12 or 10 bits.\\n\r\n * (3) Parameter available only if ADC resolution is 12 bits.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_GetMultiTwoSamplingDelay(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CCR, ADC_CCR_DELAY));\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Instance Operation on ADC hierarchical scope: ADC instance\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Put ADC instance in deep power down state.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_EnableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_DEEPPWD);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC deep power down mode.\r\n * @note In case of ADC calibration necessary: When ADC is in deep-power-down\r\n * state, the internal analog calibration is lost. After exiting from\r\n * deep power down, calibration must be relaunched or calibration factor\r\n * (preliminarily saved) must be set back into calibration register.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR DEEPPWD LL_ADC_DisableDeepPowerDown\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableDeepPowerDown(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_DEEPPWD | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance deep power down state.\r\n * @rmtoll CR DEEPPWD LL_ADC_IsDeepPowerDownEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: deep power down is disabled, 1: deep power down is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDeepPowerDownEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_DEEPPWD) == (ADC_CR_DEEPPWD)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC instance internal voltage regulator.\r\n * @note On this STM32 series, after ADC internal voltage regulator enable,\r\n * a delay for ADC internal voltage regulator stabilization\r\n * is required before performing a ADC calibration or ADC enable.\r\n * Refer to device datasheet, parameter tADCVREG_STUP.\r\n * Refer to literal @ref LL_ADC_DELAY_INTERNAL_REGUL_STAB_US.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_EnableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADVREGEN);\r\n}\r\n\r\n/**\r\n * @brief Disable ADC internal voltage regulator.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADVREGEN LL_ADC_DisableInternalRegulator\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableInternalRegulator(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CR, (ADC_CR_ADVREGEN | ADC_CR_BITS_PROPERTY_RS));\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance internal voltage regulator state.\r\n * @rmtoll CR ADVREGEN LL_ADC_IsInternalRegulatorEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: internal regulator is disabled, 1: internal regulator is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsInternalRegulatorEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADVREGEN) == (ADC_CR_ADVREGEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC instance.\r\n * @note On this STM32 series, after ADC enable, a delay for\r\n * ADC internal analog stabilization is required before performing a\r\n * ADC conversion start.\r\n * Refer to device datasheet, parameter tSTAB.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled and ADC internal voltage regulator enabled.\r\n * @rmtoll CR ADEN LL_ADC_Enable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Enable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC instance.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be not disabled. Must be enabled without conversion on going\r\n * on either groups regular or injected.\r\n * @rmtoll CR ADDIS LL_ADC_Disable\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_Disable(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADDIS);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance enable state.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll CR ADEN LL_ADC_IsEnabled\r\n * @param ADCx ADC instance\r\n * @retval 0: ADC is disabled, 1: ADC is enabled.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabled(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADEN) == (ADC_CR_ADEN)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get the selected ADC instance disable state.\r\n * @rmtoll CR ADDIS LL_ADC_IsDisableOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no ADC disable command on going.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsDisableOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADDIS) == (ADC_CR_ADDIS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC calibration in the mode single-ended\r\n * or differential (for devices with differential mode available).\r\n * @note On this STM32 series, a minimum number of ADC clock cycles\r\n * are required between ADC end of calibration and ADC enable.\r\n * Refer to literal @ref LL_ADC_DELAY_CALIB_ENABLE_ADC_CYCLES.\r\n * @note For devices with differential mode available:\r\n * Calibration of offset is specific to each of\r\n * single-ended and differential modes\r\n * (calibration run must be performed for each of these\r\n * differential modes, if used afterwards and if the application\r\n * requires their calibration).\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be ADC disabled.\r\n * @rmtoll CR ADCAL LL_ADC_StartCalibration\\n\r\n * CR ADCALDIF LL_ADC_StartCalibration\r\n * @param ADCx ADC instance\r\n * @param SingleDiff This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_SINGLE_ENDED\r\n * @arg @ref LL_ADC_DIFFERENTIAL_ENDED\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_StartCalibration(ADC_TypeDef *ADCx, uint32_t SingleDiff)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_ADCALDIF | ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADCAL | (SingleDiff & ADC_SINGLEDIFF_CALIB_START_MASK));\r\n}\r\n\r\n/**\r\n * @brief Get ADC calibration state.\r\n * @rmtoll CR ADCAL LL_ADC_IsCalibrationOnGoing\r\n * @param ADCx ADC instance\r\n * @retval 0: calibration complete, 1: calibration in progress.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsCalibrationOnGoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADCAL) == (ADC_CR_ADCAL)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Regular Operation on ADC hierarchical scope: group regular\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group regular conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTART LL_ADC_REG_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group regular conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CR ADSTP LL_ADC_REG_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_ADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion state.\r\n * @rmtoll CR ADSTART LL_ADC_REG_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTART) == (ADC_CR_ADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular command of conversion stop state\r\n * @rmtoll CR ADSTP LL_ADC_REG_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group regular.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_IsStopConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_ADSTP) == (ADC_CR_ADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Start ADC sampling phase for sampling time trigger mode\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StartSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StartSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC sampling phase for sampling time trigger mode and start conversion\r\n * @note This function is relevant only when\r\n * - @ref LL_ADC_REG_SAMPLING_MODE_TRIGGER_CONTROLED has been set\r\n * using @ref LL_ADC_REG_SetSamplingMode\r\n * - @ref LL_ADC_REG_TRIG_SOFTWARE is used as trigger source\r\n * - @ref LL_ADC_REG_StartSamplingPhase has been called to start\r\n * the sampling phase\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group regular,\r\n * without conversion stop command on going on group regular,\r\n * without ADC disable command on going.\r\n * @rmtoll CFGR2 SWTRIG LL_ADC_REG_StopSamplingPhase\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_REG_StopSamplingPhase(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->CFGR2, ADC_CFGR2_SWTRIG);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadConversionData32(ADC_TypeDef *ADCx)\r\n{\r\n return (uint32_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData12(ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_REG_ReadConversionData10(ADC_TypeDef *ADCx)\r\n{\r\n return (uint16_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData8(ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n/**\r\n * @brief Get ADC group regular conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_REG_ReadConversionData32.\r\n * @rmtoll DR RDATA LL_ADC_REG_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_REG_ReadConversionData6(ADC_TypeDef *ADCx)\r\n{\r\n return (uint8_t)(READ_BIT(ADCx->DR, ADC_DR_RDATA));\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get ADC multimode conversion data of ADC master, ADC slave\r\n * or raw data with ADC master and slave concatenated.\r\n * @note If raw data with ADC master and slave concatenated is retrieved,\r\n * a macro is available to get the conversion data of\r\n * ADC master or ADC slave: see helper macro\r\n * @ref __LL_ADC_MULTI_CONV_DATA_MASTER_SLAVE().\r\n * (however this macro is mainly intended for multimode\r\n * transfer by DMA, because this function can do the same\r\n * by getting multimode conversion data of ADC master or ADC slave\r\n * separately).\r\n * @rmtoll CDR RDATA_MST LL_ADC_REG_ReadMultiConversionData32\\n\r\n * CDR RDATA_SLV LL_ADC_REG_ReadMultiConversionData32\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param ConversionData This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_MULTI_MASTER\r\n * @arg @ref LL_ADC_MULTI_SLAVE\r\n * @arg @ref LL_ADC_MULTI_MASTER_SLAVE\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_REG_ReadMultiConversionData32(ADC_Common_TypeDef *ADCxy_COMMON, uint32_t ConversionData)\r\n{\r\n return (uint32_t)(READ_BIT(ADCxy_COMMON->CDR,\r\n ConversionData)\r\n >> (POSITION_VAL(ConversionData) & 0x1FUL)\r\n );\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_Operation_ADC_Group_Injected Operation on ADC hierarchical scope: group injected\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start ADC group injected conversion.\r\n * @note On this STM32 series, this function is relevant for both\r\n * internal trigger (SW start) and external trigger:\r\n * - If ADC trigger has been set to software start, ADC conversion\r\n * starts immediately.\r\n * - If ADC trigger has been set to external trigger, ADC conversion\r\n * will start at next trigger event (on the selected trigger edge)\r\n * following the ADC start conversion command.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled without conversion on going on group injected,\r\n * without conversion stop command on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_StartConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StartConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTART);\r\n}\r\n\r\n/**\r\n * @brief Stop ADC group injected conversion.\r\n * @note On this STM32 series, setting of this feature is conditioned to\r\n * ADC state:\r\n * ADC must be enabled with conversion on going on group injected,\r\n * without ADC disable command on going.\r\n * @rmtoll CR JADSTP LL_ADC_INJ_StopConversion\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_INJ_StopConversion(ADC_TypeDef *ADCx)\r\n{\r\n /* Note: Write register with some additional bits forced to state reset */\r\n /* instead of modifying only the selected bit for this function, */\r\n /* to not interfere with bits with HW property \"rs\". */\r\n MODIFY_REG(ADCx->CR,\r\n ADC_CR_BITS_PROPERTY_RS,\r\n ADC_CR_JADSTP);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion state.\r\n * @rmtoll CR JADSTART LL_ADC_INJ_IsConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no conversion is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTART) == (ADC_CR_JADSTART)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected command of conversion stop state\r\n * @rmtoll CR JADSTP LL_ADC_INJ_IsStopConversionOngoing\r\n * @param ADCx ADC instance\r\n * @retval 0: no command of conversion stop is on going on ADC group injected.\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_IsStopConversionOngoing(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->CR, ADC_CR_JADSTP) == (ADC_CR_JADSTP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * all ADC configurations: all ADC resolutions and\r\n * all oversampling increased data width (for devices\r\n * with feature oversampling).\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData32\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData32\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00000000 and Max_Data=0xFFFFFFFF\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_INJ_ReadConversionData32(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint32_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 12 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData12\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData12\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0xFFF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData12(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 10 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData10\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData10\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x000 and Max_Data=0x3FF\r\n */\r\n__STATIC_INLINE uint16_t LL_ADC_INJ_ReadConversionData10(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint16_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 8 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData8\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData8\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0xFF\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData8(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @brief Get ADC group injected conversion data, range fit for\r\n * ADC resolution 6 bits.\r\n * @note For devices with feature oversampling: Oversampling\r\n * can increase data width, function for extended range\r\n * may be needed: @ref LL_ADC_INJ_ReadConversionData32.\r\n * @rmtoll JDR1 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR2 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR3 JDATA LL_ADC_INJ_ReadConversionData6\\n\r\n * JDR4 JDATA LL_ADC_INJ_ReadConversionData6\r\n * @param ADCx ADC instance\r\n * @param Rank This parameter can be one of the following values:\r\n * @arg @ref LL_ADC_INJ_RANK_1\r\n * @arg @ref LL_ADC_INJ_RANK_2\r\n * @arg @ref LL_ADC_INJ_RANK_3\r\n * @arg @ref LL_ADC_INJ_RANK_4\r\n * @retval Value between Min_Data=0x00 and Max_Data=0x3F\r\n */\r\n__STATIC_INLINE uint8_t LL_ADC_INJ_ReadConversionData6(ADC_TypeDef *ADCx, uint32_t Rank)\r\n{\r\n const __IO uint32_t *preg = __ADC_PTR_REG_OFFSET(ADCx->JDR1, ((Rank & ADC_INJ_JDRX_REGOFFSET_MASK) >> ADC_JDRX_REGOFFSET_POS));\r\n\r\n return (uint8_t)(READ_BIT(*preg,\r\n ADC_JDR1_JDATA)\r\n );\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_FLAG_Management ADC flag management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_IsActiveFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_ADRDY) == (LL_ADC_FLAG_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_IsActiveFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, ADC_ISR_EOC) == (ADC_ISR_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_IsActiveFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOS) == (LL_ADC_FLAG_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_IsActiveFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_OVR(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_OVR) == (LL_ADC_FLAG_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_IsActiveFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_EOSMP) == (LL_ADC_FLAG_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_IsActiveFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOC) == (LL_ADC_FLAG_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_IsActiveFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JEOS) == (LL_ADC_FLAG_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_IsActiveFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_JQOVF) == (LL_ADC_FLAG_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 1 flag\r\n * @rmtoll ISR AWD1 LL_ADC_IsActiveFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD1) == (LL_ADC_FLAG_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_IsActiveFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD2) == (LL_ADC_FLAG_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_IsActiveFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->ISR, LL_ADC_FLAG_AWD3) == (LL_ADC_FLAG_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC ready.\r\n * @note On this STM32 series, flag LL_ADC_FLAG_ADRDY is raised when the ADC\r\n * is enabled and when conversion clock is active.\r\n * (not only core clock: this ADC has a dual clock domain)\r\n * @rmtoll ISR ADRDY LL_ADC_ClearFlag_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of unitary conversion.\r\n * @rmtoll ISR EOC LL_ADC_ClearFlag_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sequence conversions.\r\n * @rmtoll ISR EOS LL_ADC_ClearFlag_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular overrun.\r\n * @rmtoll ISR OVR LL_ADC_ClearFlag_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_OVR(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_OVR);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group regular end of sampling phase.\r\n * @rmtoll ISR EOSMP LL_ADC_ClearFlag_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of unitary conversion.\r\n * @rmtoll ISR JEOC LL_ADC_ClearFlag_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected end of sequence conversions.\r\n * @rmtoll ISR JEOS LL_ADC_ClearFlag_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC group injected contexts queue overflow.\r\n * @rmtoll ISR JQOVF LL_ADC_ClearFlag_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 1.\r\n * @rmtoll ISR AWD1 LL_ADC_ClearFlag_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 2.\r\n * @rmtoll ISR AWD2 LL_ADC_ClearFlag_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Clear flag ADC analog watchdog 3.\r\n * @rmtoll ISR AWD3 LL_ADC_ClearFlag_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_ClearFlag_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n WRITE_REG(ADCx->ISR, LL_ADC_FLAG_AWD3);\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC master.\r\n * @rmtoll CSR ADRDY_MST LL_ADC_IsActiveFlag_MST_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_ADRDY(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_MST) == (LL_ADC_FLAG_ADRDY_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC ready of the ADC slave.\r\n * @rmtoll CSR ADRDY_SLV LL_ADC_IsActiveFlag_SLV_ADRDY\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_ADRDY(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_ADRDY_SLV) == (LL_ADC_FLAG_ADRDY_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC master.\r\n * @rmtoll CSR EOC_MST LL_ADC_IsActiveFlag_MST_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR EOC_SLV LL_ADC_IsActiveFlag_SLV_EOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOC_SLV) == (LL_ADC_FLAG_EOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC master.\r\n * @rmtoll CSR EOS_MST LL_ADC_IsActiveFlag_MST_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_MST) == (LL_ADC_FLAG_EOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR EOS_SLV LL_ADC_IsActiveFlag_SLV_EOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOS_SLV) == (LL_ADC_FLAG_EOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC master.\r\n * @rmtoll CSR OVR_MST LL_ADC_IsActiveFlag_MST_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_OVR(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_MST) == (LL_ADC_FLAG_OVR_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular overrun of the ADC slave.\r\n * @rmtoll CSR OVR_SLV LL_ADC_IsActiveFlag_SLV_OVR\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_OVR(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_OVR_SLV) == (LL_ADC_FLAG_OVR_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC master.\r\n * @rmtoll CSR EOSMP_MST LL_ADC_IsActiveFlag_MST_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_EOSMP(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_MST) == (LL_ADC_FLAG_EOSMP_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group regular end of sampling of the ADC slave.\r\n * @rmtoll CSR EOSMP_SLV LL_ADC_IsActiveFlag_SLV_EOSMP\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_EOSMP(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_EOSMP_SLV) == (LL_ADC_FLAG_EOSMP_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC master.\r\n * @rmtoll CSR JEOC_MST LL_ADC_IsActiveFlag_MST_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_MST) == (LL_ADC_FLAG_JEOC_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of unitary conversion of the ADC slave.\r\n * @rmtoll CSR JEOC_SLV LL_ADC_IsActiveFlag_SLV_JEOC\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOC(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOC_SLV) == (LL_ADC_FLAG_JEOC_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC master.\r\n * @rmtoll CSR JEOS_MST LL_ADC_IsActiveFlag_MST_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JEOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_MST) == (LL_ADC_FLAG_JEOS_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected end of sequence conversions of the ADC slave.\r\n * @rmtoll CSR JEOS_SLV LL_ADC_IsActiveFlag_SLV_JEOS\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JEOS(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JEOS_SLV) == (LL_ADC_FLAG_JEOS_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC master.\r\n * @rmtoll CSR JQOVF_MST LL_ADC_IsActiveFlag_MST_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_JQOVF(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_MST) == (LL_ADC_FLAG_JQOVF_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC group injected context queue overflow of the ADC slave.\r\n * @rmtoll CSR JQOVF_SLV LL_ADC_IsActiveFlag_SLV_JQOVF\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_JQOVF(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_JQOVF_SLV) == (LL_ADC_FLAG_JQOVF_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 1 of the ADC master.\r\n * @rmtoll CSR AWD1_MST LL_ADC_IsActiveFlag_MST_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD1(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_MST) == (LL_ADC_FLAG_AWD1_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode analog watchdog 1 of the ADC slave.\r\n * @rmtoll CSR AWD1_SLV LL_ADC_IsActiveFlag_SLV_AWD1\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD1(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD1_SLV) == (LL_ADC_FLAG_AWD1_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC master.\r\n * @rmtoll CSR AWD2_MST LL_ADC_IsActiveFlag_MST_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD2(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_MST) == (LL_ADC_FLAG_AWD2_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 2 of the ADC slave.\r\n * @rmtoll CSR AWD2_SLV LL_ADC_IsActiveFlag_SLV_AWD2\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD2(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD2_SLV) == (LL_ADC_FLAG_AWD2_SLV)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC master.\r\n * @rmtoll CSR AWD3_MST LL_ADC_IsActiveFlag_MST_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_MST_AWD3(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_MST) == (LL_ADC_FLAG_AWD3_MST)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get flag multimode ADC analog watchdog 3 of the ADC slave.\r\n * @rmtoll CSR AWD3_SLV LL_ADC_IsActiveFlag_SLV_AWD3\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsActiveFlag_SLV_AWD3(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n return ((READ_BIT(ADCxy_COMMON->CSR, LL_ADC_FLAG_AWD3_SLV) == (LL_ADC_FLAG_AWD3_SLV)) ? 1UL : 0UL);\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_LL_EF_IT_Management ADC IT management\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_EnableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_EnableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_EnableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Enable ADC group regular interruption overrun.\r\n * @rmtoll IER OVRIE LL_ADC_EnableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_EnableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_EnableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_EnableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_EnableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_EnableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_EnableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Enable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_EnableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_EnableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n SET_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC ready.\r\n * @rmtoll IER ADRDYIE LL_ADC_DisableIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_ADRDY);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER EOCIE LL_ADC_DisableIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sequence conversions.\r\n * @rmtoll IER EOSIE LL_ADC_DisableIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular overrun.\r\n * @rmtoll IER OVRIE LL_ADC_DisableIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_OVR);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of sampling.\r\n * @rmtoll IER EOSMPIE LL_ADC_DisableIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_EOSMP);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group regular end of unitary conversion.\r\n * @rmtoll IER JEOCIE LL_ADC_DisableIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOC);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected end of sequence conversions.\r\n * @rmtoll IER JEOSIE LL_ADC_DisableIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JEOS);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC group injected context queue overflow.\r\n * @rmtoll IER JQOVFIE LL_ADC_DisableIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_JQOVF);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 1.\r\n * @rmtoll IER AWD1IE LL_ADC_DisableIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD1);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 2.\r\n * @rmtoll IER AWD2IE LL_ADC_DisableIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD2);\r\n}\r\n\r\n/**\r\n * @brief Disable interruption ADC analog watchdog 3.\r\n * @rmtoll IER AWD3IE LL_ADC_DisableIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval None\r\n */\r\n__STATIC_INLINE void LL_ADC_DisableIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n CLEAR_BIT(ADCx->IER, LL_ADC_IT_AWD3);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC ready\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER ADRDYIE LL_ADC_IsEnabledIT_ADRDY\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_ADRDY(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_ADRDY) == (LL_ADC_IT_ADRDY)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOCIE LL_ADC_IsEnabledIT_EOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOC) == (LL_ADC_IT_EOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSIE LL_ADC_IsEnabledIT_EOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOS) == (LL_ADC_IT_EOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular overrun\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER OVRIE LL_ADC_IsEnabledIT_OVR\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_OVR(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_OVR) == (LL_ADC_IT_OVR)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group regular end of sampling\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER EOSMPIE LL_ADC_IsEnabledIT_EOSMP\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_EOSMP(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_EOSMP) == (LL_ADC_IT_EOSMP)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of unitary conversion\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOCIE LL_ADC_IsEnabledIT_JEOC\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOC(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOC) == (LL_ADC_IT_JEOC)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected end of sequence conversions\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JEOSIE LL_ADC_IsEnabledIT_JEOS\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JEOS(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JEOS) == (LL_ADC_IT_JEOS)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC group injected context queue overflow interrupt state\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER JQOVFIE LL_ADC_IsEnabledIT_JQOVF\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_JQOVF(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_JQOVF) == (LL_ADC_IT_JQOVF)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption ADC analog watchdog 1\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD1IE LL_ADC_IsEnabledIT_AWD1\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD1(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD1) == (LL_ADC_IT_AWD1)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 2\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD2IE LL_ADC_IsEnabledIT_AWD2\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD2(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD2) == (LL_ADC_IT_AWD2)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @brief Get state of interruption Get ADC analog watchdog 3\r\n * (0: interrupt disabled, 1: interrupt enabled).\r\n * @rmtoll IER AWD3IE LL_ADC_IsEnabledIT_AWD3\r\n * @param ADCx ADC instance\r\n * @retval State of bit (1 or 0).\r\n */\r\n__STATIC_INLINE uint32_t LL_ADC_IsEnabledIT_AWD3(ADC_TypeDef *ADCx)\r\n{\r\n return ((READ_BIT(ADCx->IER, LL_ADC_IT_AWD3) == (LL_ADC_IT_AWD3)) ? 1UL : 0UL);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(USE_FULL_LL_DRIVER)\r\n/** @defgroup ADC_LL_EF_Init Initialization and de-initialization functions\r\n * @{\r\n */\r\n\r\n/* Initialization of some features of ADC common parameters and multimode */\r\nErrorStatus LL_ADC_CommonDeInit(ADC_Common_TypeDef *ADCxy_COMMON);\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct);\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct);\r\n\r\n/* De-initialization of ADC instance, ADC group regular and ADC group injected */\r\n/* (availability of ADC group injected depends on STM32 families) */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx);\r\n\r\n/* Initialization of some features of ADC instance */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, LL_ADC_InitTypeDef *ADC_InitStruct);\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *ADC_InitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group regular */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct);\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct);\r\n\r\n/* Initialization of some features of ADC instance and ADC group injected */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct);\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct);\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* USE_FULL_LL_DRIVER */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#ifdef __cplusplus\r\n}\r\n#endif\r\n\r\n#endif /* STM32G4xx_LL_ADC_H */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/LICENSE.txt", "content": "This software component is provided to you as part of a software package and\r\napplicable license terms are in the Package_license file. If you received this\r\nsoftware component outside of a package or without applicable license terms,\r\nthe terms of the BSD-3-Clause license shall apply. \r\nYou may obtain a copy of the BSD-3-Clause at:\r\nhttps://opensource.org/licenses/BSD-3-Clause\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal.c\r\n * @author MCD Application Team\r\n * @brief HAL module driver.\r\n * This is the common part of the HAL initialization\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The common HAL driver contains a set of generic and common APIs that can be\r\n used by the PPP peripheral drivers and the user to start using the HAL.\r\n [..]\r\n The HAL contains two APIs' categories:\r\n (+) Common HAL APIs\r\n (+) Services HAL APIs\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL HAL\r\n * @brief HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/**\r\n * @brief STM32G4xx HAL Driver version number V1.2.2\r\n */\r\n#define __STM32G4xx_HAL_VERSION_MAIN (0x01U) /*!< [31:24] main version */\r\n#define __STM32G4xx_HAL_VERSION_SUB1 (0x02U) /*!< [23:16] sub1 version */\r\n#define __STM32G4xx_HAL_VERSION_SUB2 (0x02U) /*!< [15:8] sub2 version */\r\n#define __STM32G4xx_HAL_VERSION_RC (0x00U) /*!< [7:0] release candidate */\r\n#define __STM32G4xx_HAL_VERSION ((__STM32G4xx_HAL_VERSION_MAIN << 24U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB1 << 16U)\\\r\n |(__STM32G4xx_HAL_VERSION_SUB2 << 8U )\\\r\n |(__STM32G4xx_HAL_VERSION_RC))\r\n\r\n#if defined(VREFBUF)\r\n#define VREFBUF_TIMEOUT_VALUE 10U /* 10 ms */\r\n#endif /* VREFBUF */\r\n\r\n/* ------------ SYSCFG registers bit address in the alias region ------------ */\r\n#define SYSCFG_OFFSET (SYSCFG_BASE - PERIPH_BASE)\r\n/* --- MEMRMP Register ---*/\r\n/* Alias word address of FB_MODE bit */\r\n#define MEMRMP_OFFSET SYSCFG_OFFSET\r\n#define FB_MODE_BitNumber ((uint8_t)0x8)\r\n#define FB_MODE_BB (PERIPH_BB_BASE + (MEMRMP_OFFSET * 32) + (FB_MODE_BitNumber * 4))\r\n\r\n/* --- GPC Register ---*/\r\n/* Alias word address of CCMER bit */\r\n#define SCSR_OFFSET (SYSCFG_OFFSET + 0x18)\r\n#define CCMER_BitNumber ((uint8_t)0x0)\r\n#define SCSR_CCMER_BB (PERIPH_BB_BASE + (SCSR_OFFSET * 32) + (CCMER_BitNumber * 4))\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Exported variables ---------------------------------------------------------*/\r\n/** @defgroup HAL_Exported_Variables HAL Exported Variables\r\n * @{\r\n */\r\n__IO uint32_t uwTick;\r\nuint32_t uwTickPrio = (1UL << __NVIC_PRIO_BITS); /* Invalid PRIO */\r\nuint32_t uwTickFreq = HAL_TICK_FREQ_DEFAULT; /* 1KHz */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup HAL_Exported_Functions HAL Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group1 Initialization and de-initialization Functions\r\n * @brief HAL Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize the Flash interface the NVIC allocation and initial time base\r\n clock configuration.\r\n (+) De-Initialize common part of the HAL.\r\n (+) Configure the time base source to have 1ms time base with a dedicated\r\n Tick interrupt priority.\r\n (++) SysTick timer is used by default as source of time base, but user\r\n can eventually implement his proper time base source (a general purpose\r\n timer for example or other time source), keeping in mind that Time base\r\n duration should be kept 1ms since PPP_TIMEOUT_VALUEs are defined and\r\n handled in milliseconds basis.\r\n (++) Time base configuration function (HAL_InitTick ()) is called automatically\r\n at the beginning of the program after reset by HAL_Init() or at any time\r\n when clock is configured, by HAL_RCC_ClockConfig().\r\n (++) Source of time base is configured to generate interrupts at regular\r\n time intervals. Care must be taken if HAL_Delay() is called from a\r\n peripheral ISR process, the Tick interrupt line must have higher priority\r\n (numerically lower) than the peripheral interrupt. Otherwise the caller\r\n ISR process will be blocked.\r\n (++) functions affecting time base configurations are declared as __weak\r\n to make override possible in case of other implementations in user file.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is used to configure the Flash prefetch, the Instruction and Data caches,\r\n * the time base source, NVIC and any required global low level hardware\r\n * by calling the HAL_MspInit() callback function to be optionally defined in user file\r\n * stm32g4xx_hal_msp.c.\r\n *\r\n * @note HAL_Init() function is called at the beginning of program after reset and before\r\n * the clock configuration.\r\n *\r\n * @note In the default implementation the System Timer (Systick) is used as source of time base.\r\n * The Systick configuration is based on HSI clock, as HSI is the clock\r\n * used after a system Reset and the NVIC configuration is set to Priority group 4.\r\n * Once done, time base tick starts incrementing: the tick variable counter is incremented\r\n * each 1ms in the SysTick_Handler() interrupt handler.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_Init(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n /* Configure Flash prefetch, Instruction cache, Data cache */\r\n /* Default configuration at reset is: */\r\n /* - Prefetch disabled */\r\n /* - Instruction cache enabled */\r\n /* - Data cache enabled */\r\n#if (INSTRUCTION_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n#endif /* INSTRUCTION_CACHE_ENABLE */\r\n\r\n#if (DATA_CACHE_ENABLE == 0U)\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n#endif /* DATA_CACHE_ENABLE */\r\n\r\n#if (PREFETCH_ENABLE != 0U)\r\n __HAL_FLASH_PREFETCH_BUFFER_ENABLE();\r\n#endif /* PREFETCH_ENABLE */\r\n\r\n /* Set Interrupt Group Priority */\r\n HAL_NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_4);\r\n\r\n /* Use SysTick as time base source and configure 1ms tick (default clock after Reset is HSI) */\r\n if (HAL_InitTick(TICK_INT_PRIORITY) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Init the low level hardware */\r\n HAL_MspInit();\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n\r\n}\r\n\r\n/**\r\n * @brief This function de-initializes common part of the HAL and stops the source of time base.\r\n * @note This function is optional.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DeInit(void)\r\n{\r\n /* Reset of all peripherals */\r\n __HAL_RCC_APB1_FORCE_RESET();\r\n __HAL_RCC_APB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_APB2_FORCE_RESET();\r\n __HAL_RCC_APB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB1_FORCE_RESET();\r\n __HAL_RCC_AHB1_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB2_FORCE_RESET();\r\n __HAL_RCC_AHB2_RELEASE_RESET();\r\n\r\n __HAL_RCC_AHB3_FORCE_RESET();\r\n __HAL_RCC_AHB3_RELEASE_RESET();\r\n\r\n /* De-Init the low level hardware */\r\n HAL_MspDeInit();\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the MSP.\r\n * @retval None\r\n */\r\n__weak void HAL_MspDeInit(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief This function configures the source of the time base:\r\n * The time source is configured to have 1ms time base with a dedicated\r\n * Tick interrupt priority.\r\n * @note This function is called automatically at the beginning of program after\r\n * reset by HAL_Init() or at any time when clock is reconfigured by HAL_RCC_ClockConfig().\r\n * @note In the default implementation, SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals.\r\n * Care must be taken if HAL_Delay() is called from a peripheral ISR process,\r\n * The SysTick interrupt must have higher priority (numerically lower)\r\n * than the peripheral interrupt. Otherwise the caller ISR process will be blocked.\r\n * The function is declared as __weak to be overwritten in case of other\r\n * implementation in user file.\r\n * @param TickPriority: Tick interrupt priority.\r\n * @retval HAL status\r\n */\r\n__weak HAL_StatusTypeDef HAL_InitTick(uint32_t TickPriority)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (uwTickFreq != 0U)\r\n {\r\n /* Configure the SysTick to have interrupt in 1ms time basis*/\r\n if (HAL_SYSTICK_Config(SystemCoreClock / (1000U / uwTickFreq)) == 0U)\r\n {\r\n /* Configure the SysTick IRQ priority */\r\n if (TickPriority < (1UL << __NVIC_PRIO_BITS))\r\n {\r\n HAL_NVIC_SetPriority(SysTick_IRQn, TickPriority, 0U);\r\n uwTickPrio = TickPriority;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group2 HAL Control functions\r\n * @brief HAL Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Provide a tick value in millisecond\r\n (+) Provide a blocking delay in millisecond\r\n (+) Suspend the time base source interrupt\r\n (+) Resume the time base source interrupt\r\n (+) Get the HAL API driver version\r\n (+) Get the device identifier\r\n (+) Get the device revision identifier\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief This function is called to increment a global variable \"uwTick\"\r\n * used as application time base.\r\n * @note In the default implementation, this variable is incremented each 1ms\r\n * in SysTick ISR.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_IncTick(void)\r\n{\r\n uwTick += uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief Provides a tick value in millisecond.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval tick value\r\n */\r\n__weak uint32_t HAL_GetTick(void)\r\n{\r\n return uwTick;\r\n}\r\n\r\n/**\r\n * @brief This function returns a tick priority.\r\n * @retval tick priority\r\n */\r\nuint32_t HAL_GetTickPrio(void)\r\n{\r\n return uwTickPrio;\r\n}\r\n\r\n/**\r\n * @brief Set new tick Freq.\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_SetTickFreq(uint32_t Freq)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t prevTickFreq;\r\n\r\n assert_param(IS_TICKFREQ(Freq));\r\n\r\n if (uwTickFreq != Freq)\r\n {\r\n /* Back up uwTickFreq frequency */\r\n prevTickFreq = uwTickFreq;\r\n\r\n /* Update uwTickFreq global variable used by HAL_InitTick() */\r\n uwTickFreq = Freq;\r\n\r\n /* Apply the new tick Freq */\r\n status = HAL_InitTick(uwTickPrio);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Restore previous tick frequency */\r\n uwTickFreq = prevTickFreq;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Returns tick frequency.\r\n * @retval tick period in Hz\r\n */\r\nuint32_t HAL_GetTickFreq(void)\r\n{\r\n return uwTickFreq;\r\n}\r\n\r\n/**\r\n * @brief This function provides minimum delay (in milliseconds) based\r\n * on variable incremented.\r\n * @note In the default implementation , SysTick timer is the source of time base.\r\n * It is used to generate interrupts at regular time intervals where uwTick\r\n * is incremented.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @param Delay specifies the delay time length, in milliseconds.\r\n * @retval None\r\n */\r\n__weak void HAL_Delay(uint32_t Delay)\r\n{\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t wait = Delay;\r\n\r\n /* Add a freq to guarantee minimum wait */\r\n if (wait < HAL_MAX_DELAY)\r\n {\r\n wait += (uint32_t)(uwTickFreq);\r\n }\r\n\r\n while ((HAL_GetTick() - tickstart) < wait)\r\n {\r\n }\r\n}\r\n\r\n/**\r\n * @brief Suspends Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_SuspendTick()\r\n * is called, the SysTick interrupt will be disabled and so Tick increment\r\n * is suspended.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_SuspendTick(void)\r\n{\r\n /* Disable SysTick Interrupt */\r\n CLEAR_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Resume Tick increment.\r\n * @note In the default implementation , SysTick timer is the source of time base. It is\r\n * used to generate interrupts at regular time intervals. Once HAL_ResumeTick()\r\n * is called, the SysTick interrupt will be enabled and so Tick increment\r\n * is resumed.\r\n * @note This function is declared as __weak to be overwritten in case of other\r\n * implementations in user file.\r\n * @retval None\r\n */\r\n__weak void HAL_ResumeTick(void)\r\n{\r\n /* Enable SysTick Interrupt */\r\n SET_BIT(SysTick->CTRL, SysTick_CTRL_TICKINT_Msk);\r\n}\r\n\r\n/**\r\n * @brief Returns the HAL revision.\r\n * @retval version : 0xXYZR (8bits for each decimal, R for RC)\r\n */\r\nuint32_t HAL_GetHalVersion(void)\r\n{\r\n return __STM32G4xx_HAL_VERSION;\r\n}\r\n\r\n/**\r\n * @brief Returns the device revision identifier.\r\n * @retval Device revision identifier\r\n */\r\nuint32_t HAL_GetREVID(void)\r\n{\r\n return ((DBGMCU->IDCODE & DBGMCU_IDCODE_REV_ID) >> 16U);\r\n}\r\n\r\n/**\r\n * @brief Returns the device identifier.\r\n * @retval Device identifier\r\n */\r\nuint32_t HAL_GetDEVID(void)\r\n{\r\n return (DBGMCU->IDCODE & DBGMCU_IDCODE_DEV_ID);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group3 HAL Debug functions\r\n * @brief HAL Debug functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL Debug functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Enable/Disable Debug module during SLEEP mode\r\n (+) Enable/Disable Debug module during STOP0/STOP1/STOP2 modes\r\n (+) Enable/Disable Debug module during STANDBY mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGSleepMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during SLEEP mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGSleepMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_SLEEP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStopMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STOP0/STOP1/STOP2 modes.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStopMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STOP);\r\n}\r\n\r\n/**\r\n * @brief Enable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_EnableDBGStandbyMode(void)\r\n{\r\n SET_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable the Debug Module during STANDBY mode.\r\n * @retval None\r\n */\r\nvoid HAL_DBGMCU_DisableDBGStandbyMode(void)\r\n{\r\n CLEAR_BIT(DBGMCU->CR, DBGMCU_CR_DBG_STANDBY);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup HAL_Exported_Functions_Group4 HAL SYSCFG configuration functions\r\n * @brief HAL SYSCFG configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### HAL SYSCFG configuration functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start a hardware CCMSRAM erase operation\r\n (+) Enable/Disable the Internal FLASH Bank Swapping\r\n (+) Configure the Voltage reference buffer\r\n (+) Enable/Disable the Voltage reference buffer\r\n (+) Enable/Disable the I/O analog switch voltage booster\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start a hardware CCMSRAM erase operation.\r\n * @note As long as CCMSRAM is not erased the CCMER bit will be set.\r\n * This bit is automatically reset at the end of the CCMSRAM erase operation.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAMErase(void)\r\n{\r\n /* unlock the write protection of the CCMER bit */\r\n SYSCFG->SKR = 0xCA;\r\n SYSCFG->SKR = 0x53;\r\n /* Starts a hardware CCMSRAM erase operation*/\r\n SET_BIT(SYSCFG->SCSR, SYSCFG_SCSR_CCMER);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note Flash Bank2 mapped at 0x08000000 (and aliased @0x00000000)\r\n * and Flash Bank1 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableMemorySwappingBank(void)\r\n{\r\n SET_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal FLASH Bank Swapping.\r\n *\r\n * @note This function can be used only for STM32G4xx devices.\r\n *\r\n * @note The default state : Flash Bank1 mapped at 0x08000000 (and aliased @0x0000 0000)\r\n * and Flash Bank2 mapped at 0x08040000 (and aliased at 0x00040000)\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableMemorySwappingBank(void)\r\n{\r\n CLEAR_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE);\r\n}\r\n\r\n#if defined(VREFBUF)\r\n/**\r\n * @brief Configure the internal voltage reference buffer voltage scale.\r\n * @param VoltageScaling: specifies the output voltage to achieve\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE0: VREFBUF_OUT around 2.048 V.\r\n * This requires VDDA equal to or higher than 2.4 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE1: VREFBUF_OUT around 2.5 V.\r\n * This requires VDDA equal to or higher than 2.8 V.\r\n * @arg SYSCFG_VREFBUF_VOLTAGE_SCALE2: VREFBUF_OUT around 2.9 V.\r\n * This requires VDDA equal to or higher than 3.15 V.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_VoltageScalingConfig(uint32_t VoltageScaling)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_VOLTAGE_SCALE(VoltageScaling));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_VRS, VoltageScaling);\r\n}\r\n\r\n/**\r\n * @brief Configure the internal voltage reference buffer high impedance mode.\r\n * @param Mode: specifies the high impedance mode\r\n * This parameter can be one of the following values:\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_DISABLE: VREF+ pin is internally connect to VREFINT output.\r\n * @arg SYSCFG_VREFBUF_HIGH_IMPEDANCE_ENABLE: VREF+ pin is high impedance.\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_HighImpedanceConfig(uint32_t Mode)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_HIGH_IMPEDANCE(Mode));\r\n\r\n MODIFY_REG(VREFBUF->CSR, VREFBUF_CSR_HIZ, Mode);\r\n}\r\n\r\n/**\r\n * @brief Tune the Internal Voltage Reference buffer (VREFBUF).\r\n * @param TrimmingValue specifies trimming code for VREFBUF calibration\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0x3F\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_VREFBUF_TrimmingConfig(uint32_t TrimmingValue)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSCFG_VREFBUF_TRIMMING(TrimmingValue));\r\n\r\n MODIFY_REG(VREFBUF->CCR, VREFBUF_CCR_TRIM, TrimmingValue);\r\n}\r\n\r\n/**\r\n * @brief Enable the Internal Voltage Reference buffer (VREFBUF).\r\n * @retval HAL_OK/HAL_TIMEOUT\r\n */\r\nHAL_StatusTypeDef HAL_SYSCFG_EnableVREFBUF(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n SET_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for VRR bit */\r\n while (READ_BIT(VREFBUF->CSR, VREFBUF_CSR_VRR) == 0x00U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > VREFBUF_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the Internal Voltage Reference buffer (VREFBUF).\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableVREFBUF(void)\r\n{\r\n CLEAR_BIT(VREFBUF->CSR, VREFBUF_CSR_ENVR);\r\n}\r\n#endif /* VREFBUF */\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchBooster(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage booster\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchBooster(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_BOOSTEN);\r\n}\r\n\r\n/**\r\n * @brief Enable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_EnableIOSwitchVDD(void)\r\n{\r\n SET_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n/**\r\n * @brief Disable the I/O analog switch voltage by VDD\r\n *\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_DisableIOSwitchVDD(void)\r\n{\r\n CLEAR_BIT(SYSCFG->CFGR1, SYSCFG_CFGR1_ANASWVDD);\r\n}\r\n\r\n\r\n/** @brief CCMSRAM page write protection enable\r\n * @param Page: This parameter is a long 32bit value and can be a value of @ref SYSCFG_CCMSRAMWRP\r\n * @note write protection can only be disabled by a system reset\r\n * @retval None\r\n */\r\nvoid HAL_SYSCFG_CCMSRAM_WriteProtectionEnable(uint32_t Page)\r\n{\r\n assert_param(IS_SYSCFG_CCMSRAMWRP_PAGE(Page));\r\n\r\n SET_BIT(SYSCFG->SWPR, (uint32_t)(Page));\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n * + Peripheral State functions\r\n * Other functions (extended functions) are available in file\r\n * \"stm32g4xx_hal_adc_ex.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### ADC peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) 12-bit, 10-bit, 8-bit or 6-bit configurable resolution.\r\n\r\n (+) Interrupt generation at the end of regular conversion and in case of\r\n analog watchdog or overrun events.\r\n\r\n (+) Single and continuous conversion modes.\r\n\r\n (+) Scan mode for conversion of several channels sequentially.\r\n\r\n (+) Data alignment with in-built data coherency.\r\n\r\n (+) Programmable sampling time (channel wise)\r\n\r\n (+) External trigger (timer or EXTI) with configurable polarity\r\n\r\n (+) DMA request generation for transfer of conversions data of regular group.\r\n\r\n (+) Configurable delay between conversions in Dual interleaved mode.\r\n\r\n (+) ADC channels selectable single/differential input.\r\n\r\n (+) ADC offset shared on 4 offset instances.\r\n (+) ADC gain compensation\r\n\r\n (+) ADC calibration\r\n\r\n (+) ADC conversion of regular group.\r\n\r\n (+) ADC supply requirements: 1.62 V to 3.6 V.\r\n\r\n (+) ADC input range: from Vref- (connected to Vssa) to Vref+ (connected to\r\n Vdda or to an external voltage reference).\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Configuration of top level parameters related to ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Enable the ADC interface\r\n (++) As prerequisite, ADC clock must be configured at RCC top level.\r\n\r\n (++) Two clock settings are mandatory:\r\n (+++) ADC clock (core clock, also possibly conversion clock).\r\n\r\n (+++) ADC clock (conversions clock).\r\n Two possible clock sources: synchronous clock derived from AHB clock\r\n or asynchronous clock derived from system clock or PLL (output divider P)\r\n running up to 75MHz.\r\n\r\n (+++) Example:\r\n Into HAL_ADC_MspInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) __HAL_RCC_ADC_CLK_ENABLE(); (mandatory)\r\n\r\n RCC_ADCCLKSOURCE_PLL enable: (optional: if asynchronous clock selected)\r\n (+++) RCC_PeriphClkInitTypeDef RCC_PeriphClkInit;\r\n (+++) PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_ADC;\r\n (+++) PeriphClkInit.AdcClockSelection = RCC_ADCCLKSOURCE_PLL;\r\n (+++) HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit);\r\n\r\n (++) ADC clock source and clock prescaler are configured at ADC level with\r\n parameter \"ClockPrescaler\" using function HAL_ADC_Init().\r\n\r\n (#) ADC pins configuration\r\n (++) Enable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_ENABLE()\r\n (++) Configure these ADC pins in analog mode\r\n using function HAL_GPIO_Init()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Configure the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding ADC interruption vector\r\n ADCx_IRQHandler().\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Configure the DMA (DMA channel, mode normal or circular, ...)\r\n using function HAL_DMA_Init().\r\n (++) Configure the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n (++) Insert the ADC interruption handler function HAL_ADC_IRQHandler()\r\n into the function of corresponding DMA interruption vector\r\n DMAx_Channelx_IRQHandler().\r\n\r\n *** Configuration of ADC, group regular, channels parameters ***\r\n ================================================================\r\n [..]\r\n\r\n (#) Configure the ADC parameters (resolution, data alignment, ...)\r\n and regular group parameters (conversion trigger, sequencer, ...)\r\n using function HAL_ADC_Init().\r\n\r\n (#) Configure the channels for regular group parameters (channel number,\r\n channel rank into sequencer, ..., into regular group)\r\n using function HAL_ADC_ConfigChannel().\r\n\r\n (#) Optionally, configure the analog watchdog parameters (channels\r\n monitored, thresholds, ...)\r\n using function HAL_ADC_AnalogWDGConfig().\r\n\r\n *** Execution of ADC conversions ***\r\n ====================================\r\n [..]\r\n\r\n (#) Optionally, perform an automatic ADC calibration to improve the\r\n conversion accuracy\r\n using function HAL_ADCEx_Calibration_Start().\r\n\r\n (#) ADC driver can be used among three modes: polling, interruption,\r\n transfer by DMA.\r\n\r\n (++) ADC conversion by polling:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start()\r\n (+++) Wait for ADC conversion completion\r\n using function HAL_ADC_PollForConversion()\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop()\r\n\r\n (++) ADC conversion by interruption:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_IT()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback()\r\n (this function must be implemented in user program)\r\n (+++) Retrieve conversion results\r\n using function HAL_ADC_GetValue()\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_IT()\r\n\r\n (++) ADC conversion with transfer by DMA:\r\n (+++) Activate the ADC peripheral and start conversions\r\n using function HAL_ADC_Start_DMA()\r\n (+++) Wait for ADC conversion completion by call of function\r\n HAL_ADC_ConvCpltCallback() or HAL_ADC_ConvHalfCpltCallback()\r\n (these functions must be implemented in user program)\r\n (+++) Conversion results are automatically transferred by DMA into\r\n destination variable address.\r\n (+++) Stop conversion and disable the ADC peripheral\r\n using function HAL_ADC_Stop_DMA()\r\n\r\n [..]\r\n\r\n (@) Callback functions must be implemented in user program:\r\n (+@) HAL_ADC_ErrorCallback()\r\n (+@) HAL_ADC_LevelOutOfWindowCallback() (callback of analog watchdog)\r\n (+@) HAL_ADC_ConvCpltCallback()\r\n (+@) HAL_ADC_ConvHalfCpltCallback\r\n\r\n *** Deinitialization of ADC ***\r\n ============================================================\r\n [..]\r\n\r\n (#) Disable the ADC interface\r\n (++) ADC clock can be hard reset and disabled at RCC top level.\r\n (++) Hard reset of ADC peripherals\r\n using macro __ADCx_FORCE_RESET(), __ADCx_RELEASE_RESET().\r\n (++) ADC clock disable\r\n using the equivalent macro/functions as configuration step.\r\n (+++) Example:\r\n Into HAL_ADC_MspDeInit() (recommended code location) or with\r\n other device clock parameters configuration:\r\n (+++) RCC_OscInitStructure.OscillatorType = RCC_OSCILLATORTYPE_HSI14;\r\n (+++) RCC_OscInitStructure.HSI14State = RCC_HSI14_OFF; (if not used for system clock)\r\n (+++) HAL_RCC_OscConfig(&RCC_OscInitStructure);\r\n\r\n (#) ADC pins configuration\r\n (++) Disable the clock for the ADC GPIOs\r\n using macro __HAL_RCC_GPIOx_CLK_DISABLE()\r\n\r\n (#) Optionally, in case of usage of ADC with interruptions:\r\n (++) Disable the NVIC for ADC\r\n using function HAL_NVIC_EnableIRQ(ADCx_IRQn)\r\n\r\n (#) Optionally, in case of usage of DMA:\r\n (++) Deinitialize the DMA\r\n using function HAL_DMA_Init().\r\n (++) Disable the NVIC for DMA\r\n using function HAL_NVIC_EnableIRQ(DMAx_Channelx_IRQn)\r\n\r\n [..]\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n\r\n The compilation flag USE_HAL_ADC_REGISTER_CALLBACKS, when set to 1,\r\n allows the user to configure dynamically the driver callbacks.\r\n Use Functions HAL_ADC_RegisterCallback()\r\n to register an interrupt callback.\r\n [..]\r\n\r\n Function HAL_ADC_RegisterCallback() allows to register following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n [..]\r\n\r\n Use function HAL_ADC_UnRegisterCallback to reset a callback to the default\r\n weak function.\r\n [..]\r\n\r\n HAL_ADC_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n This function allows to reset following callbacks:\r\n (+) ConvCpltCallback : ADC conversion complete callback\r\n (+) ConvHalfCpltCallback : ADC conversion DMA half-transfer callback\r\n (+) LevelOutOfWindowCallback : ADC analog watchdog 1 callback\r\n (+) ErrorCallback : ADC error callback\r\n (+) InjectedConvCpltCallback : ADC group injected conversion complete callback\r\n (+) InjectedQueueOverflowCallback : ADC group injected context queue overflow callback\r\n (+) LevelOutOfWindow2Callback : ADC analog watchdog 2 callback\r\n (+) LevelOutOfWindow3Callback : ADC analog watchdog 3 callback\r\n (+) EndOfSamplingCallback : ADC end of sampling callback\r\n (+) MspInitCallback : ADC Msp Init callback\r\n (+) MspDeInitCallback : ADC Msp DeInit callback\r\n [..]\r\n\r\n By default, after the HAL_ADC_Init() and when the state is HAL_ADC_STATE_RESET\r\n all callbacks are set to the corresponding weak functions:\r\n examples HAL_ADC_ConvCpltCallback(), HAL_ADC_ErrorCallback().\r\n Exception done for MspInit and MspDeInit functions that are\r\n reset to the legacy weak functions in the HAL_ADC_Init()/ HAL_ADC_DeInit() only when\r\n these callbacks are null (not registered beforehand).\r\n [..]\r\n\r\n If MspInit or MspDeInit are not null, the HAL_ADC_Init()/ HAL_ADC_DeInit()\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand) whatever the state.\r\n [..]\r\n\r\n Callbacks can be registered/unregistered in HAL_ADC_STATE_READY state only.\r\n Exception done MspInit/MspDeInit functions that can be registered/unregistered\r\n in HAL_ADC_STATE_READY or HAL_ADC_STATE_RESET state,\r\n thus registered (user) MspInit/DeInit callbacks can be used during the Init/DeInit.\r\n [..]\r\n\r\n Then, the user first registers the MspInit/MspDeInit user callbacks\r\n using HAL_ADC_RegisterCallback() before calling HAL_ADC_DeInit()\r\n or HAL_ADC_Init() function.\r\n [..]\r\n\r\n When the compilation flag USE_HAL_ADC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC ADC\r\n * @brief ADC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Private_Constants ADC Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_CFGR_FIELDS_1 ((ADC_CFGR_RES | ADC_CFGR_ALIGN |\\\r\n ADC_CFGR_CONT | ADC_CFGR_OVRMOD |\\\r\n ADC_CFGR_DISCEN | ADC_CFGR_DISCNUM |\\\r\n ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL)) /*!< ADC_CFGR fields of parameters that can be updated when no regular conversion is on-going */\r\n\r\n/* Timeout values for ADC operations (enable settling time, */\r\n/* disable settling time, ...). */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n#define ADC_ENABLE_TIMEOUT (2UL) /*!< ADC enable time-out value */\r\n#define ADC_DISABLE_TIMEOUT (2UL) /*!< ADC disable time-out value */\r\n\r\n/* Timeout to wait for current conversion on going to be completed. */\r\n/* Timeout fixed to longest ADC conversion possible, for 1 channel: */\r\n/* - maximum sampling time (640.5 adc_clk) */\r\n/* - ADC resolution (Tsar 12 bits= 12.5 adc_clk) */\r\n/* - System clock / ADC clock <= 4096 (hypothesis of maximum clock ratio) */\r\n/* - ADC oversampling ratio 256 */\r\n/* Calculation: 653 * 4096 * 256 CPU clock cycles max */\r\n/* Unit: cycles of CPU clock. */\r\n#define ADC_CONVERSION_TIME_MAX_CPU_CYCLES (653UL * 4096UL * 256UL) /*!< ADC conversion completion time-out value */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADC_Exported_Functions ADC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief ADC Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the ADC.\r\n (+) De-initialize the ADC.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the ADC peripheral and regular group according to\r\n * parameters specified in structure \"ADC_InitTypeDef\".\r\n * @note As prerequisite, ADC clock must be configured at RCC top level\r\n * (refer to description of RCC configuration for ADC\r\n * in header of this file).\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the ADC MSP (HAL_ADC_MspInit()) only when\r\n * coming from ADC state reset. Following calls to this function can\r\n * be used to reconfigure some parameters of ADC_InitTypeDef\r\n * structure on the fly, without modifying MSP configuration. If ADC\r\n * MSP has to be modified again, HAL_ADC_DeInit() must be called\r\n * before HAL_ADC_Init().\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_InitTypeDef\".\r\n * @note This function configures the ADC within 2 scopes: scope of entire\r\n * ADC and scope of regular group. For parameters details, see comments\r\n * of structure \"ADC_InitTypeDef\".\r\n * @note Parameters related to common ADC registers (ADC clock mode) are set\r\n * only if all ADCs are disabled.\r\n * If this is not the case, these common parameters setting are\r\n * bypassed without error reporting: it can be the intended behaviour in\r\n * case of update of a parameter of ADC_InitTypeDef on the fly,\r\n * without disabling the other ADCs.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Init(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpCFGR;\r\n uint32_t tmp_adc_reg_is_conversion_on_going;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CLOCKPRESCALER(hadc->Init.ClockPrescaler));\r\n assert_param(IS_ADC_RESOLUTION(hadc->Init.Resolution));\r\n assert_param(IS_ADC_DATA_ALIGN(hadc->Init.DataAlign));\r\n assert_param(IS_ADC_GAIN_COMPENSATION(hadc->Init.GainCompensation));\r\n assert_param(IS_ADC_SCAN_MODE(hadc->Init.ScanConvMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_ADC_EXTTRIG(hadc, hadc->Init.ExternalTrigConv));\r\n assert_param(IS_ADC_SAMPLINGMODE(hadc->Init.SamplingMode));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n assert_param(IS_ADC_OVERRUN(hadc->Init.Overrun));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.LowPowerAutoWait));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.OversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_NB_CONV(hadc->Init.NbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_REGULAR_DISCONT_NUMBER(hadc->Init.NbrOfDiscConversion));\r\n }\r\n }\r\n\r\n /* DISCEN and CONT bits cannot be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (hadc->Init.ContinuousConvMode == ENABLE)));\r\n\r\n /* Actions performed only if ADC is coming from state reset: */\r\n /* - Initialization of ADC MSP */\r\n if (hadc->State == HAL_ADC_STATE_RESET)\r\n {\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n /* Init the ADC Callback settings */\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback; /* Legacy weak callback */\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback; /* Legacy weak callback */\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback; /* Legacy weak callback */\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback; /* Legacy weak callback */\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback; /* Legacy weak callback */\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback; /* Legacy weak callback */\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback; /* Legacy weak callback */\r\n\r\n if (hadc->MspInitCallback == NULL)\r\n {\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n }\r\n\r\n /* Init the low level hardware */\r\n hadc->MspInitCallback(hadc);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_ADC_MspInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Initialize Lock */\r\n hadc->Lock = HAL_UNLOCKED;\r\n }\r\n\r\n /* - Exit from deep-power-down mode and ADC voltage regulator enable */\r\n if (LL_ADC_IsDeepPowerDownEnabled(hadc->Instance) != 0UL)\r\n {\r\n /* Disable ADC deep power down mode */\r\n LL_ADC_DisableDeepPowerDown(hadc->Instance);\r\n\r\n /* System was in deep power down mode, calibration must\r\n be relaunched or a previously saved calibration factor\r\n re-applied once the ADC voltage regulator is enabled */\r\n }\r\n\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Enable ADC internal voltage regulator */\r\n LL_ADC_EnableInternalRegulator(hadc->Instance);\r\n\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_INTERNAL_REGUL_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n\r\n /* Verification that ADC voltage regulator is correctly enabled, whether */\r\n /* or not ADC is coming from state reset (if any potential problem of */\r\n /* clocking, voltage regulator would not be enabled). */\r\n if (LL_ADC_IsInternalRegulatorEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Configuration of ADC parameters if previous preliminary actions are */\r\n /* correctly completed and if there is no conversion on going on regular */\r\n /* group (ADC may already be enabled at this point if HAL_ADC_Init() is */\r\n /* called to update a parameter on the fly). */\r\n tmp_adc_reg_is_conversion_on_going = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n\r\n if (((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n && (tmp_adc_reg_is_conversion_on_going == 0UL)\r\n )\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Configuration of common ADC parameters */\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - clock configuration */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR: */\r\n /* */\r\n /* - ADC clock mode and ACC prescaler (CKMODE and PRESC bits)are set */\r\n /* according to adc->Init.ClockPrescaler. It selects the clock */\r\n /* source and sets the clock division factor. */\r\n /* */\r\n /* Some parameters of this register are not reset, since they are set */\r\n /* by other functions and must be kept in case of usage of this */\r\n /* function on the fly (update of a parameter of ADC_InitTypeDef */\r\n /* without needing to reconfigure all other ADC groups/channels */\r\n /* parameters): */\r\n /* - when multimode feature is available, multimode-related */\r\n /* parameters: MDMA, DMACFG, DELAY, DUAL (set by API */\r\n /* HAL_ADCEx_MultiModeConfigChannel() ) */\r\n /* - internal measurement paths: Vbat, temperature sensor, Vref */\r\n /* (set into HAL_ADC_ConfigChannel() or */\r\n /* HAL_ADCEx_InjectedConfigChannel() ) */\r\n LL_ADC_SetCommonClock(__LL_ADC_COMMON_INSTANCE(hadc->Instance), hadc->Init.ClockPrescaler);\r\n }\r\n }\r\n\r\n /* Configuration of ADC: */\r\n /* - resolution Init.Resolution */\r\n /* - data alignment Init.DataAlign */\r\n /* - external trigger to start conversion Init.ExternalTrigConv */\r\n /* - external trigger polarity Init.ExternalTrigConvEdge */\r\n /* - continuous conversion mode Init.ContinuousConvMode */\r\n /* - overrun Init.Overrun */\r\n /* - discontinuous mode Init.DiscontinuousConvMode */\r\n /* - discontinuous mode channel count Init.NbrOfDiscConversion */\r\n tmpCFGR = (ADC_CFGR_CONTINUOUS((uint32_t)hadc->Init.ContinuousConvMode) |\r\n hadc->Init.Overrun |\r\n hadc->Init.DataAlign |\r\n hadc->Init.Resolution |\r\n ADC_CFGR_REG_DISCONTINUOUS((uint32_t)hadc->Init.DiscontinuousConvMode));\r\n\r\n if (hadc->Init.DiscontinuousConvMode == ENABLE)\r\n {\r\n tmpCFGR |= ADC_CFGR_DISCONTINUOUS_NUM(hadc->Init.NbrOfDiscConversion);\r\n }\r\n\r\n /* Enable external trigger if trigger selection is different of software */\r\n /* start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (hadc->Init.ExternalTrigConv != ADC_SOFTWARE_START)\r\n {\r\n tmpCFGR |= ((hadc->Init.ExternalTrigConv & ADC_CFGR_EXTSEL)\r\n | hadc->Init.ExternalTrigConvEdge\r\n );\r\n }\r\n\r\n /* Update Configuration Register CFGR */\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_1, tmpCFGR);\r\n\r\n /* Configuration of sampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2, ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG, hadc->Init.SamplingMode);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Gain Compensation Init.GainCompensation */\r\n /* - DMA continuous request Init.DMAContinuousRequests */\r\n /* - LowPowerAutoWait feature Init.LowPowerAutoWait */\r\n /* - Oversampling parameters Init.Oversampling */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n tmpCFGR = (ADC_CFGR_DFSDM(hadc) |\r\n ADC_CFGR_AUTOWAIT((uint32_t)hadc->Init.LowPowerAutoWait) |\r\n ADC_CFGR_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n MODIFY_REG(hadc->Instance->CFGR, ADC_CFGR_FIELDS_2, tmpCFGR);\r\n\r\n if (hadc->Init.GainCompensation != 0UL)\r\n {\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, hadc->Init.GainCompensation);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_GCOMP);\r\n MODIFY_REG(hadc->Instance->GCOMP, ADC_GCOMP_GCOMPCOEFF, 0UL);\r\n }\r\n\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(hadc->Init.Oversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(hadc->Init.Oversampling.RightBitShift));\r\n assert_param(IS_ADC_TRIGGERED_OVERSAMPLING_MODE(hadc->Init.Oversampling.TriggeredMode));\r\n assert_param(IS_ADC_REGOVERSAMPLING_MODE(hadc->Init.Oversampling.OversamplingStopReset));\r\n\r\n /* Configuration of Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n /* - Triggered mode */\r\n /* - Oversampling mode (continued/resumed) */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS |\r\n ADC_CFGR2_TROVS |\r\n ADC_CFGR2_ROVSM,\r\n ADC_CFGR2_ROVSE |\r\n hadc->Init.Oversampling.Ratio |\r\n hadc->Init.Oversampling.RightBitShift |\r\n hadc->Init.Oversampling.TriggeredMode |\r\n hadc->Init.Oversampling.OversamplingStopReset\r\n );\r\n }\r\n else\r\n {\r\n /* Disable ADC oversampling scope on ADC group regular */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE);\r\n }\r\n\r\n }\r\n\r\n /* Configuration of regular group sequencer: */\r\n /* - if scan mode is disabled, regular channels sequence length is set to */\r\n /* 0x00: 1 channel converted (channel on regular rank 1) */\r\n /* Parameter \"NbrOfConversion\" is discarded. */\r\n /* Note: Scan mode is not present by hardware on this device, but */\r\n /* emulated by software for alignment over all STM32 devices. */\r\n /* - if scan mode is enabled, regular channels sequence length is set to */\r\n /* parameter \"NbrOfConversion\". */\r\n\r\n if (hadc->Init.ScanConvMode == ADC_SCAN_ENABLE)\r\n {\r\n /* Set number of ranks in regular group sequencer */\r\n MODIFY_REG(hadc->Instance->SQR1, ADC_SQR1_L, (hadc->Init.NbrOfConversion - (uint8_t)1));\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_L);\r\n }\r\n\r\n /* Initialize the ADC state */\r\n /* Clear HAL_ADC_STATE_BUSY_INTERNAL bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the ADC peripheral registers to their default reset\r\n * values, with deinitialization of the ADC MSP.\r\n * @note For devices with several ADCs: reset of ADC common registers is done\r\n * only if all ADCs sharing the same common group are disabled.\r\n * (function \"HAL_ADC_MspDeInit()\" is also called under the same conditions:\r\n * all ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * If this is not the case, reset of these common parameters reset is\r\n * bypassed without error reporting: it can be the intended behavior in\r\n * case of reset of a single ADC while the other ADCs sharing the same\r\n * common group is still running.\r\n * @note By default, HAL_ADC_DeInit() set ADC in mode deep power-down:\r\n * this saves more power by reducing leakage currents\r\n * and is particularly interesting before entering MCU low-power modes.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_DeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check ADC handle */\r\n if (hadc == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Stop potential conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n /* Flush register JSQR: reset the queue sequencer when injected */\r\n /* queue sequencer is enabled and ADC disabled. */\r\n /* The software and hardware triggers of the injected sequence are both */\r\n /* internally disabled just after the completion of the last valid */\r\n /* injected sequence. */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQM);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Change ADC state */\r\n hadc->State = HAL_ADC_STATE_READY;\r\n }\r\n }\r\n\r\n /* Note: HAL ADC deInit is done independently of ADC conversion stop */\r\n /* and disable return status. In case of status fail, attempt to */\r\n /* perform deinitialization anyway and it is up user code in */\r\n /* in HAL_ADC_MspDeInit() to reset the ADC peripheral using */\r\n /* system RCC hard reset. */\r\n\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_AWD3 | ADC_IT_AWD2 | ADC_IT_AWD1 |\r\n ADC_IT_JQOVF | ADC_IT_OVR |\r\n ADC_IT_JEOS | ADC_IT_JEOC |\r\n ADC_IT_EOS | ADC_IT_EOC |\r\n ADC_IT_EOSMP | ADC_IT_RDY));\r\n\r\n /* Reset register ISR */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_AWD3 | ADC_FLAG_AWD2 | ADC_FLAG_AWD1 |\r\n ADC_FLAG_JQOVF | ADC_FLAG_OVR |\r\n ADC_FLAG_JEOS | ADC_FLAG_JEOC |\r\n ADC_FLAG_EOS | ADC_FLAG_EOC |\r\n ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n\r\n /* Reset register CR */\r\n /* Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART,\r\n ADC_CR_ADCAL, ADC_CR_ADDIS and ADC_CR_ADEN are in access mode \"read-set\":\r\n no direct reset applicable.\r\n Update CR register to reset value where doable by software */\r\n CLEAR_BIT(hadc->Instance->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(hadc->Instance->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_FIELDS);\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS |\r\n ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE);\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(hadc->Instance->SMPR1, ADC_SMPR1_FIELDS);\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(hadc->Instance->SMPR2, ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16 |\r\n ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13 |\r\n ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10);\r\n\r\n /* Reset register TR1 */\r\n CLEAR_BIT(hadc->Instance->TR1, ADC_TR1_HT1 | ADC_TR1_LT1);\r\n\r\n /* Reset register TR2 */\r\n CLEAR_BIT(hadc->Instance->TR2, ADC_TR2_HT2 | ADC_TR2_LT2);\r\n\r\n /* Reset register TR3 */\r\n CLEAR_BIT(hadc->Instance->TR3, ADC_TR3_HT3 | ADC_TR3_LT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(hadc->Instance->SQR1, ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2 |\r\n ADC_SQR1_SQ1 | ADC_SQR1_L);\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(hadc->Instance->SQR2, ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7 |\r\n ADC_SQR2_SQ6 | ADC_SQR2_SQ5);\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(hadc->Instance->SQR3, ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12 |\r\n ADC_SQR3_SQ11 | ADC_SQR3_SQ10);\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(hadc->Instance->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Register JSQR was reset when the ADC was disabled */\r\n\r\n /* Reset register DR */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(hadc->Instance->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(hadc->Instance->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(hadc->Instance->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(hadc->Instance->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* bits in access mode read only, no direct reset applicable*/\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(hadc->Instance->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(hadc->Instance->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(hadc->Instance->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(hadc->Instance->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n\r\n /* ========== Reset common ADC registers ========== */\r\n\r\n /* Software is allowed to change common parameters only when all the other\r\n ADCs are disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n /* Reset configuration of ADC common register CCR:\r\n - clock mode: CKMODE, PRESCEN\r\n - multimode related parameters (when this feature is available): MDMA,\r\n DMACFG, DELAY, DUAL (set by HAL_ADCEx_MultiModeConfigChannel() API)\r\n - internal measurement paths: Vbat, temperature sensor, Vref (set into\r\n HAL_ADC_ConfigChannel() or HAL_ADCEx_InjectedConfigChannel() )\r\n */\r\n ADC_CLEAR_COMMON_CONTROL_REGISTER(hadc);\r\n\r\n /* ========== Hard reset ADC peripheral ========== */\r\n /* Performs a global reset of the entire ADC peripherals instances */\r\n /* sharing the same common ADC instance: ADC state is forced to */\r\n /* a similar state as after device power-on. */\r\n /* Note: A possible implementation is to add RCC bus reset of ADC */\r\n /* (for example, using macro */\r\n /* __HAL_RCC_ADC..._FORCE_RESET()/..._RELEASE_RESET()/..._CLK_DISABLE()) */\r\n /* in function \"void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\": */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n if (hadc->MspDeInitCallback == NULL)\r\n {\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n }\r\n\r\n /* DeInit the low level hardware */\r\n hadc->MspDeInitCallback(hadc);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_ADC_MspDeInit(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Reset injected channel configuration parameters */\r\n hadc->InjectionConfig.ContextQueue = 0;\r\n hadc->InjectionConfig.ChannelCount = 0;\r\n\r\n /* Set ADC state */\r\n hadc->State = HAL_ADC_STATE_RESET;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Initialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the ADC MSP.\r\n * @param hadc ADC handle\r\n * @note All ADC instances use the same core clock at RCC level, disabling\r\n * the core clock reset all ADC instances).\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_MspDeInit(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_MspDeInit must be implemented in the user file.\r\n */\r\n}\r\n\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User ADC Callback\r\n * To be used instead of the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @param pCallback pointer to the Callback function\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_RegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID,\r\n pADC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a ADC Callback\r\n * ADC callback is redirected to the weak predefined callback\r\n * @param hadc Pointer to a ADC_HandleTypeDef structure that contains\r\n * the configuration information for the specified ADC.\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_ADC_CONVERSION_COMPLETE_CB_ID ADC conversion complete callback ID\r\n * @arg @ref HAL_ADC_CONVERSION_HALF_CB_ID ADC conversion DMA half-transfer callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID ADC analog watchdog 1 callback ID\r\n * @arg @ref HAL_ADC_ERROR_CB_ID ADC error callback ID\r\n * @arg @ref HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID ADC group injected conversion complete callback ID\r\n * @arg @ref HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID ADC group injected context queue overflow callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID ADC analog watchdog 2 callback ID\r\n * @arg @ref HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID ADC analog watchdog 3 callback ID\r\n * @arg @ref HAL_ADC_END_OF_SAMPLING_CB_ID ADC end of sampling callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID ADC Msp Init callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID ADC Msp DeInit callback ID\r\n * @arg @ref HAL_ADC_MSPINIT_CB_ID MspInit callback ID\r\n * @arg @ref HAL_ADC_MSPDEINIT_CB_ID MspDeInit callback ID\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_UnRegisterCallback(ADC_HandleTypeDef *hadc, HAL_ADC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if ((hadc->State & HAL_ADC_STATE_READY) != 0UL)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_CONVERSION_COMPLETE_CB_ID :\r\n hadc->ConvCpltCallback = HAL_ADC_ConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_CONVERSION_HALF_CB_ID :\r\n hadc->ConvHalfCpltCallback = HAL_ADC_ConvHalfCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_1_CB_ID :\r\n hadc->LevelOutOfWindowCallback = HAL_ADC_LevelOutOfWindowCallback;\r\n break;\r\n\r\n case HAL_ADC_ERROR_CB_ID :\r\n hadc->ErrorCallback = HAL_ADC_ErrorCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_CONVERSION_COMPLETE_CB_ID :\r\n hadc->InjectedConvCpltCallback = HAL_ADCEx_InjectedConvCpltCallback;\r\n break;\r\n\r\n case HAL_ADC_INJ_QUEUE_OVEFLOW_CB_ID :\r\n hadc->InjectedQueueOverflowCallback = HAL_ADCEx_InjectedQueueOverflowCallback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_2_CB_ID :\r\n hadc->LevelOutOfWindow2Callback = HAL_ADCEx_LevelOutOfWindow2Callback;\r\n break;\r\n\r\n case HAL_ADC_LEVEL_OUT_OF_WINDOW_3_CB_ID :\r\n hadc->LevelOutOfWindow3Callback = HAL_ADCEx_LevelOutOfWindow3Callback;\r\n break;\r\n\r\n case HAL_ADC_END_OF_SAMPLING_CB_ID :\r\n hadc->EndOfSamplingCallback = HAL_ADCEx_EndOfSamplingCallback;\r\n break;\r\n\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (HAL_ADC_STATE_RESET == hadc->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_ADC_MSPINIT_CB_ID :\r\n hadc->MspInitCallback = HAL_ADC_MspInit; /* Legacy weak MspInit */\r\n break;\r\n\r\n case HAL_ADC_MSPDEINIT_CB_ID :\r\n hadc->MspDeInitCallback = HAL_ADC_MspDeInit; /* Legacy weak MspDeInit */\r\n break;\r\n\r\n default :\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hadc->ErrorCode |= HAL_ADC_ERROR_INVALID_CALLBACK;\r\n\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group2 ADC Input and Output operation functions\r\n * @brief ADC IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion of regular group.\r\n (+) Stop conversion of regular group.\r\n (+) Poll for conversion complete on regular group.\r\n (+) Poll for conversion event.\r\n (+) Get result of regular channel conversion.\r\n (+) Start conversion of regular group and enable interruptions.\r\n (+) Stop conversion of regular group and disable interruptions.\r\n (+) Handle ADC interrupt request\r\n (+) Start conversion of regular group and enable DMA transfer.\r\n (+) Stop conversion of regular group and disable ADC DMA transfer.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * if ADC is Slave, ADC is enabled but conversion is not started,\r\n * if ADC is master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if (HAL_IS_BIT_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY))\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, update Slave State in setting\r\n HAL_ADC_STATE_INJ_BUSY bit and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n }\r\n#else\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on injected group. If injected group is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for regular group conversion to be completed.\r\n * @note ADC conversion flags EOS (end of sequence) and EOC (end of\r\n * conversion) are cleared by this function, with an exception:\r\n * if low power feature \"LowPowerAutoWait\" is enabled, flags are\r\n * not cleared to not interfere with this feature until data register\r\n * is read using function HAL_ADC_GetValue().\r\n * @note This function cannot be used in a particular setup: ADC configured\r\n * in DMA mode and polling for end of each conversion (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SINGLE_CONV).\r\n * In this case, DMA resets the flag EOC and polling cannot be\r\n * performed on each conversion. Nevertheless, polling can still\r\n * be performed on the complete sequence (ADC init\r\n * parameter \"EOCSelection\" set to ADC_EOC_SEQ_CONV).\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_End;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of conversion selected to end of sequence conversions */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_End = ADC_FLAG_EOS;\r\n }\r\n /* If end of conversion selected to end of unitary conversion */\r\n else /* ADC_EOC_SINGLE_CONV */\r\n {\r\n /* Verification that ADC configuration is compliant with polling for */\r\n /* each conversion: */\r\n /* Particular case is ADC configured in DMA mode and ADC sequencer with */\r\n /* several ranks and polling for end of each conversion. */\r\n /* For code simplicity sake, this particular case is generalized to */\r\n /* ADC configured in DMA mode and and polling for end of each conversion. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Check ADC DMA mode in independent mode on ADC group regular */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n else\r\n {\r\n /* Check ADC DMA mode in multimode on ADC group regular */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n }\r\n#else\r\n /* Check ADC DMA mode */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n tmp_Flag_End = (ADC_FLAG_EOC);\r\n }\r\n#endif\r\n }\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of unitary conversion or sequence conversions flag is raised */\r\n while ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going. */\r\n if ((LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == DISABLE)\r\n )\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* Retrieve Master ADC CFGR register */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n /* Retrieve handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Clear polled flag */\r\n if (tmp_Flag_End == ADC_FLAG_EOS)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOS);\r\n }\r\n else\r\n {\r\n /* Clear end of conversion EOC flag of regular group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature */\r\n /* until data register is read using function HAL_ADC_GetValue(). */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Poll for ADC event.\r\n * @param hadc ADC handle\r\n * @param EventType the ADC event type.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_EOSMP_EVENT ADC End of Sampling event\r\n * @arg @ref ADC_AWD1_EVENT ADC Analog watchdog 1 event (main analog watchdog, present on all STM32 devices)\r\n * @arg @ref ADC_AWD2_EVENT ADC Analog watchdog 2 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg @ref ADC_AWD3_EVENT ADC Analog watchdog 3 event (additional analog watchdog, not present on all STM32 families)\r\n * @arg @ref ADC_OVR_EVENT ADC Overrun event\r\n * @arg @ref ADC_JQOVF_EVENT ADC Injected context queue overflow event\r\n * @param Timeout Timeout value in millisecond.\r\n * @note The relevant flag is cleared if found to be set, except for ADC_FLAG_OVR.\r\n * Indeed, the latter is reset only if hadc->Init.Overrun field is set\r\n * to ADC_OVR_DATA_OVERWRITTEN. Otherwise, data register may be potentially overwritten\r\n * by a new converted data as soon as OVR is cleared.\r\n * To reset OVR flag once the preserved data is retrieved, the user can resort\r\n * to macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_PollForEvent(ADC_HandleTypeDef *hadc, uint32_t EventType, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EVENT_TYPE(EventType));\r\n\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Check selected event flag */\r\n while (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, EventType) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n switch (EventType)\r\n {\r\n /* End Of Sampling event */\r\n case ADC_EOSMP_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n\r\n /* Clear the End Of Sampling flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n\r\n break;\r\n\r\n /* Analog watchdog (level out of window) event */\r\n /* Note: In case of several analog watchdog enabled, if needed to know */\r\n /* which one triggered and on which ADCx, test ADC state of analog watchdog */\r\n /* flags HAL_ADC_STATE_AWD1/2/3 using function \"HAL_ADC_GetState()\". */\r\n /* For example: */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD2) != 0UL) \" */\r\n /* \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD3) != 0UL) \" */\r\n\r\n /* Check analog watchdog 1 flag */\r\n case ADC_AWD_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 2 flag */\r\n case ADC_AWD2_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n\r\n break;\r\n\r\n /* Check analog watchdog 3 flag */\r\n case ADC_AWD3_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n\r\n break;\r\n\r\n /* Injected context queue overflow event */\r\n case ADC_JQOVF_EVENT:\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear ADC Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n break;\r\n\r\n /* Overrun event */\r\n default: /* Case ADC_OVR_EVENT */\r\n /* If overrun is set to overwrite previous data, overrun event is not */\r\n /* considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n }\r\n else\r\n {\r\n /* Clear ADC Overrun flag only if Overrun is set to ADC_OVR_DATA_OVERWRITTEN\r\n otherwise, data register is potentially overwritten by new converted data as soon\r\n as OVR is cleared. */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n break;\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : EOC (end of conversion), EOS (end of sequence),\r\n * OVR overrun.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Start_IT() must be called for ADC Slave first, then for\r\n * ADC Master.\r\n * For ADC Slave, ADC is enabled only (conversion is not started).\r\n * For ADC Master, ADC is enabled and multimode conversion is started.\r\n * @note To guarantee a proper reset of all interruptions once all the needed\r\n * conversions are obtained, HAL_ADC_Stop_IT() must be called to ensure\r\n * a correct stop of the IT-based conversions.\r\n * @note By default, HAL_ADC_Start_IT() does not enable the End Of Sampling\r\n * interruption. If required (e.g. in case of oversampling with trigger\r\n * mode), the user must:\r\n * 1. first clear the EOSMP flag if set with macro __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP)\r\n * 2. then enable the EOSMP interrupt with macro __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOSMP)\r\n * before calling HAL_ADC_Start_IT().\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Set ADC error code */\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Clear ADC group regular conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Disable all interruptions before enabling the desired ones */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_EOC);\r\n break;\r\n }\r\n\r\n /* Enable ADC overrun interrupt */\r\n /* If hadc->Init.Overrun is set to ADC_OVR_DATA_PRESERVED, only then is\r\n ADC_IT_OVR enabled; otherwise data overwrite is considered as normal\r\n behavior and no CPU time is lost for a non-processed interruption */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n }\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* - if ADC is slave and dual regular conversions are enabled, ADC is */\r\n /* enabled only (conversion is not started), */\r\n /* - if ADC is master, ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* ADC instance is a multimode slave instance with multimode regular conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n /* if Master ADC JAUTO bit is set, Slave injected interruptions\r\n are enabled nevertheless (for same reason as above) */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n if (READ_BIT(tmpADC_Master->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n /* First, update Slave State in setting HAL_ADC_STATE_INJ_BUSY bit\r\n and in resetting HAL_ADC_STATE_INJ_EOC bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n /* Next, set Slave injected interruptions */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n }\r\n#else\r\n /* ADC instance is not a multimode slave instance with multimode regular conversions enabled */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO) != 0UL)\r\n {\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_EOC, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n /* Enable as well injected interruptions in case\r\n HAL_ADCEx_InjectedStart_IT() has not been called beforehand. This\r\n allows to start regular and injected conversions when JAUTO is\r\n set with a single call to HAL_ADC_Start_IT() */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n }\r\n\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable interrution of\r\n * end-of-conversion, disable ADC peripheral.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going, on ADC groups regular and injected */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for regular group */\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of regular group and transfer result through DMA.\r\n * @note Interruptions enabled in this function:\r\n * overrun (if applicable), DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note Case of multimode enabled (when multimode feature is available): HAL_ADC_Start_DMA()\r\n * is designed for single-ADC mode only. For multimode, the dedicated\r\n * HAL_ADCEx_MultiModeStart_DMA() function must be used.\r\n * @param hadc ADC handle\r\n * @param pData Destination Buffer address.\r\n * @param Length Number of data to be transferred from ADC peripheral to memory\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Start_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Perform ADC enable and conversion start if no conversion is on going */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Ensure that multimode regular conversions are not enabled. */\r\n /* Otherwise, dedicated API HAL_ADCEx_MultiModeStart_DMA() must be used. */\r\n if ((ADC_IS_INDEPENDENT(hadc) != RESET)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n {\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to regular group conversion results */\r\n /* - Set state bitfield related to regular operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP,\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Check if a conversion is on going on ADC group injected */\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code fields related to regular conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, (HAL_ADC_ERROR_OVR | HAL_ADC_ERROR_DMA));\r\n }\r\n else\r\n {\r\n /* Reset all ADC error code fields */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError;\r\n\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, */\r\n /* ADC start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC */\r\n /* operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* With DMA, overrun event is always considered as an error even if\r\n hadc->Init.Overrun is set to ADC_OVR_DATA_OVERWRITTEN. Therefore,\r\n ADC_IT_OVR is enabled. */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Enable ADC DMA mode */\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&hadc->Instance->DR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n }\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n#endif\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_BUSY;\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral.\r\n * @note: ADC peripheral disable is forcing stop of potential\r\n * conversion on ADC group injected. If ADC group injected is under use, it\r\n * should be preliminarily stopped using HAL_ADCEx_InjectedStop function.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADC_Stop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode, the dedicated HAL_ADCEx_MultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_Stop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential ADC group regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC DMA (ADC DMA configuration of continuous requests is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n if (hadc->DMA_Handle->State == HAL_DMA_STATE_BUSY)\r\n {\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get ADC regular group conversion result.\r\n * @note Reading register DR automatically clears ADC flag EOC\r\n * (ADC group regular end of unitary conversion).\r\n * @note This function does not clear ADC flag EOS\r\n * (ADC group regular end of sequence conversion).\r\n * Occurrence of flag EOS rising:\r\n * - If sequencer is composed of 1 rank, flag EOS is equivalent\r\n * to flag EOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag EOC only is raised, at the end of the scan sequence\r\n * both flags EOC and EOS are raised.\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADC_PollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_EOS).\r\n * @param hadc ADC handle\r\n * @retval ADC group regular conversion data\r\n */\r\nuint32_t HAL_ADC_GetValue(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Note: EOC flag is not cleared here by software because automatically */\r\n /* cleared by hardware when reading register DR. */\r\n\r\n /* Return ADC converted value */\r\n return hadc->Instance->DR;\r\n}\r\n\r\n/**\r\n * @brief Start ADC conversion sampling phase of regular group\r\n * @note: This function should only be called to start sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StartSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n SET_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion sampling phase of regular group and start conversion\r\n * @note: This function should only be called to stop sampling when\r\n * - @ref ADC_SAMPLING_MODE_TRIGGER_CONTROLED sampling\r\n * mode has been selected\r\n * - @ref ADC_SOFTWARE_START has been selected as trigger source\r\n * - after sampling has been started using @ref HAL_ADC_StartSampling.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADC_StopSampling(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Start sampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_SWTRIG);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle ADC interrupt request.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\nvoid HAL_ADC_IRQHandler(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t overrun_error = 0UL; /* flag set if overrun occurrence has to be considered as an error */\r\n uint32_t tmp_isr = hadc->Instance->ISR;\r\n uint32_t tmp_ier = hadc->Instance->IER;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_EOC_SELECTION(hadc->Init.EOCSelection));\r\n\r\n /* ========== Check End of Sampling flag for ADC group regular ========== */\r\n if (((tmp_isr & ADC_FLAG_EOSMP) == ADC_FLAG_EOSMP) && ((tmp_ier & ADC_IT_EOSMP) == ADC_IT_EOSMP))\r\n {\r\n /* Update state machine on end of sampling status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOSMP);\r\n }\r\n\r\n /* End Of Sampling callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->EndOfSamplingCallback(hadc);\r\n#else\r\n HAL_ADCEx_EndOfSamplingCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_EOSMP);\r\n }\r\n\r\n /* ====== Check ADC group regular end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_EOC) == ADC_FLAG_EOC) && ((tmp_ier & ADC_IT_EOC) == ADC_IT_EOC)) ||\r\n (((tmp_isr & ADC_FLAG_EOS) == ADC_FLAG_EOS) && ((tmp_ier & ADC_IT_EOS) == ADC_IT_EOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n }\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_INJ_ALTERN)\r\n )\r\n {\r\n /* check CONT bit directly in handle ADC CFGR register */\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n /* else need to check Master ADC CONT bit */\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Carry on if continuous mode is disabled */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) != ADC_CFGR_CONT)\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_EOS))\r\n {\r\n /* Allowed to modify bits ADC_IT_EOC/ADC_IT_EOS only if bit */\r\n /* ADSTART==0 (no conversion on going) */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n /* Note: Overrun interrupt was enabled with EOC interrupt in */\r\n /* HAL_Start_IT(), but is not disabled here because can be used */\r\n /* by overrun IRQ process below. */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_EOC | ADC_IT_EOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n /* Note: Into callback function \"HAL_ADC_ConvCpltCallback()\", */\r\n /* to determine if conversion has been triggered from EOC or EOS, */\r\n /* possibility to use: */\r\n /* \" if ( __HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_EOS)) \" */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear regular group conversion flag */\r\n /* Note: in case of overrun set to ADC_OVR_DATA_PRESERVED, end of */\r\n /* conversion flags clear induces the release of the preserved data.*/\r\n /* Therefore, if the preserved data value is needed, it must be */\r\n /* read preliminarily into HAL_ADC_ConvCpltCallback(). */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS));\r\n }\r\n\r\n /* ====== Check ADC group injected end of unitary conversion sequence conversions ===== */\r\n if ((((tmp_isr & ADC_FLAG_JEOC) == ADC_FLAG_JEOC) && ((tmp_ier & ADC_IT_JEOC) == ADC_IT_JEOC)) ||\r\n (((tmp_isr & ADC_FLAG_JEOS) == ADC_FLAG_JEOS) && ((tmp_ier & ADC_IT_JEOS) == ADC_IT_JEOS)))\r\n {\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Disable interruption if no further conversion upcoming by injected */\r\n /* external trigger or by automatic injected conversion with regular */\r\n /* group having no further conversion upcoming (same conditions as */\r\n /* regular group interruption disabling above), */\r\n /* and if injected scan sequence is completed. */\r\n if (tmp_adc_inj_is_trigger_source_sw_start != 0UL)\r\n {\r\n if ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) ||\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL)))\r\n {\r\n /* If End of Sequence is reached, disable interrupts */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Allowed to modify bits ADC_IT_JEOC/ADC_IT_JEOS only if bit */\r\n /* JADSTART==0 (no conversion on going) */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Disable ADC end of sequence conversion interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC | ADC_IT_JEOS);\r\n\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n }\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Injected Conversion complete callback */\r\n /* Note: HAL_ADCEx_InjectedConvCpltCallback can resort to\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOS)) or\r\n if (__HAL_ADC_GET_FLAG(&hadc, ADC_FLAG_JEOC)) to determine whether\r\n interruption has been triggered by end of conversion or end of\r\n sequence. */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedConvCpltCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear injected group conversion flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC | ADC_FLAG_JEOS);\r\n }\r\n\r\n /* ========== Check Analog watchdog 1 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD1) == ADC_FLAG_AWD1) && ((tmp_ier & ADC_IT_AWD1) == ADC_IT_AWD1))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Level out of window 1 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindowCallback(hadc);\r\n#else\r\n HAL_ADC_LevelOutOfWindowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD1);\r\n }\r\n\r\n /* ========== Check analog watchdog 2 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD2) == ADC_FLAG_AWD2) && ((tmp_ier & ADC_IT_AWD2) == ADC_IT_AWD2))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Level out of window 2 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow2Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow2Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD2);\r\n }\r\n\r\n /* ========== Check analog watchdog 3 flag ========== */\r\n if (((tmp_isr & ADC_FLAG_AWD3) == ADC_FLAG_AWD3) && ((tmp_ier & ADC_IT_AWD3) == ADC_IT_AWD3))\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Level out of window 3 callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->LevelOutOfWindow3Callback(hadc);\r\n#else\r\n HAL_ADCEx_LevelOutOfWindow3Callback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n\r\n /* Clear ADC analog watchdog flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_AWD3);\r\n }\r\n\r\n /* ========== Check Overrun flag ========== */\r\n if (((tmp_isr & ADC_FLAG_OVR) == ADC_FLAG_OVR) && ((tmp_ier & ADC_IT_OVR) == ADC_IT_OVR))\r\n {\r\n /* If overrun is set to overwrite previous data (default setting), */\r\n /* overrun event is not considered as an error. */\r\n /* (cf ref manual \"Managing conversions without using the DMA and without */\r\n /* overrun \") */\r\n /* Exception for usage with DMA overrun event always considered as an */\r\n /* error. */\r\n if (hadc->Init.Overrun == ADC_OVR_DATA_PRESERVED)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n else\r\n {\r\n /* Check DMA configuration */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (tmp_multimode_config != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n /* Multimode (when feature is available) is enabled,\r\n Common Control Register MDMA bits must be checked. */\r\n if (LL_ADC_GetMultiDMATransfer(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) != LL_ADC_MULTI_REG_DMA_EACH_ADC)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n /* Multimode not set or feature not available or ADC independent */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_DMAEN) != 0UL)\r\n {\r\n overrun_error = 1UL;\r\n }\r\n }\r\n }\r\n\r\n if (overrun_error == 1UL)\r\n {\r\n /* Change ADC state to error state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_OVR);\r\n\r\n /* Set ADC error code to overrun */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_OVR);\r\n\r\n /* Error callback */\r\n /* Note: In case of overrun, ADC conversion data is preserved until */\r\n /* flag OVR is reset. */\r\n /* Therefore, old ADC conversion data can be retrieved in */\r\n /* function \"HAL_ADC_ErrorCallback()\". */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Clear ADC overrun flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_OVR);\r\n }\r\n\r\n /* ========== Check Injected context queue overflow flag ========== */\r\n if (((tmp_isr & ADC_FLAG_JQOVF) == ADC_FLAG_JQOVF) && ((tmp_ier & ADC_IT_JQOVF) == ADC_IT_JQOVF))\r\n {\r\n /* Change ADC state to overrun state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n /* Set ADC error code to Injected context queue overflow */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n\r\n /* Clear the Injected context queue overflow flag */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JQOVF);\r\n\r\n /* Injected context queue overflow callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->InjectedQueueOverflowCallback(hadc);\r\n#else\r\n HAL_ADCEx_InjectedQueueOverflowCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion DMA half-transfer callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ConvHalfCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ConvHalfCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 1 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_LevelOutOfWindowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief ADC error callback in non-blocking mode\r\n * (ADC conversion with interruption or transfer by DMA).\r\n * @note In case of error due to overrun when using ADC with DMA transfer\r\n * (HAL ADC handle parameter \"ErrorCode\" to state \"HAL_ADC_ERROR_OVR\"):\r\n * - Reinitialize the DMA using function \"HAL_ADC_Stop_DMA()\".\r\n * - If needed, restart a new ADC conversion using function\r\n * \"HAL_ADC_Start_DMA()\"\r\n * (this function is also clearing overrun flag)\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADC_ErrorCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADC_ErrorCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on regular group\r\n (+) Configure the analog watchdog\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group regular.\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes channel into ADC group regular,\r\n * following calls to this function can be used to reconfigure\r\n * some parameters of structure \"ADC_ChannelConfTypeDef\" on the fly,\r\n * without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_ChannelConfTypeDef\".\r\n * @param hadc ADC handle\r\n * @param sConfig Structure of ADC channel assigned to ADC group regular.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_ConfigChannel(ADC_HandleTypeDef *hadc, ADC_ChannelConfTypeDef *sConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpOffsetShifted;\r\n uint32_t tmp_config_internal_channel;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_REGULAR_RANK(sConfig->Rank));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfig->SamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfig->SingleDiff));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfig->OffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfig->Offset));\r\n\r\n /* if ROVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((sConfig->OffsetNumber != ADC_OFFSET_NONE) && (hadc->Init.OversamplingMode == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (sConfig->SingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, sConfig->Channel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, sConfig->Channel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel number */\r\n /* - Channel rank */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Set ADC group regular sequence: channel on the selected scan sequence rank */\r\n LL_ADC_REG_SetSequencerRanks(hadc->Instance, sConfig->Rank, sConfig->Channel);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (sConfig->SamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfig->Channel, sConfig->SamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, (uint32_t)sConfig->Offset);\r\n\r\n if (sConfig->OffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, sConfig->OffsetNumber, sConfig->Channel, tmpOffsetShifted);\r\n\r\n assert_param(IS_ADC_OFFSET_SIGN(sConfig->OffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->OffsetSaturation));\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, sConfig->OffsetNumber, sConfig->OffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfig->OffsetNumber, (sConfig->OffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfig->Channel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfig->Channel, sConfig->SingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n if (sConfig->SingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfig->Channel) + 1UL) & 0x1FUL)),\r\n sConfig->SamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor. */\r\n /* If internal channel selected, enable dedicated internal buffers and */\r\n /* paths. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfig->Channel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC1) || (sConfig->Channel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * ((SystemCoreClock / (100000UL * 2UL)) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((sConfig->Channel == ADC_CHANNEL_VBAT) && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((sConfig->Channel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n }\r\n\r\n /* If a conversion is on going on regular group, no update on regular */\r\n /* channel could be done on neither of the channel configuration structure */\r\n /* parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Configure the analog watchdog.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes the selected analog watchdog, successive\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_AnalogWDGConfTypeDef\" on the fly, without resetting\r\n * the ADC.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_AnalogWDGConfTypeDef\".\r\n * @note On this STM32 series, analog watchdog thresholds can be modified\r\n * while ADC conversion is on going.\r\n * In this case, some constraints must be taken into account:\r\n * the programmed threshold values are effective from the next\r\n * ADC EOC (end of unitary conversion).\r\n * Considering that registers write delay may happen due to\r\n * bus activity, this might cause an uncertainty on the\r\n * effective timing of the new programmed threshold values.\r\n * @param hadc ADC handle\r\n * @param AnalogWDGConfig Structure of ADC analog watchdog configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADC_AnalogWDGConfig(ADC_HandleTypeDef *hadc, ADC_AnalogWDGConfTypeDef *AnalogWDGConfig)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpAWDHighThresholdShifted;\r\n uint32_t tmpAWDLowThresholdShifted;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_NUMBER(AnalogWDGConfig->WatchdogNumber));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_MODE(AnalogWDGConfig->WatchdogMode));\r\n assert_param(IS_ADC_ANALOG_WATCHDOG_FILTERING_MODE(AnalogWDGConfig->FilteringConfig));\r\n assert_param(IS_FUNCTIONAL_STATE(AnalogWDGConfig->ITMode));\r\n\r\n if ((AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REG) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_INJEC) ||\r\n (AnalogWDGConfig->WatchdogMode == ADC_ANALOGWATCHDOG_SINGLE_REGINJEC))\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, AnalogWDGConfig->Channel));\r\n }\r\n\r\n /* Verify thresholds range */\r\n if (hadc->Init.OversamplingMode == ENABLE)\r\n {\r\n /* Case of oversampling enabled: depending on ratio and shift configuration,\r\n analog watchdog thresholds can be higher than ADC resolution.\r\n Verify if thresholds are within maximum thresholds range. */\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_RESOLUTION_12B, AnalogWDGConfig->LowThreshold));\r\n }\r\n else\r\n {\r\n /* Verify if thresholds are within the selected ADC resolution */\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->HighThreshold));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), AnalogWDGConfig->LowThreshold));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on ADC groups regular and injected: */\r\n /* - Analog watchdog channels */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Analog watchdog configuration */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Configuration of analog watchdog: */\r\n /* - Set the analog watchdog enable mode: one or overall group of */\r\n /* channels, on groups regular and-or injected. */\r\n switch (AnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, __LL_ADC_ANALOGWD_CHANNEL_GROUP(AnalogWDGConfig->Channel,\r\n LL_ADC_GROUP_REGULAR_INJECTED));\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_INJ);\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, LL_ADC_AWD1, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n /* Set the filtering configuration */\r\n MODIFY_REG(hadc->Instance->TR1,\r\n ADC_TR1_AWDFILT,\r\n AnalogWDGConfig->FilteringConfig);\r\n\r\n /* Update state, clear previous result related to AWD1 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD1);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD1(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD1(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD1(hadc->Instance);\r\n }\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 or ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n switch (AnalogWDGConfig->WatchdogMode)\r\n {\r\n case ADC_ANALOGWATCHDOG_SINGLE_REG:\r\n case ADC_ANALOGWATCHDOG_SINGLE_INJEC:\r\n case ADC_ANALOGWATCHDOG_SINGLE_REGINJEC:\r\n /* Update AWD by bitfield to keep the possibility to monitor */\r\n /* several channels by successive calls of this function. */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n SET_BIT(hadc->Instance->AWD2CR, (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->Instance->AWD3CR, (1UL << (__LL_ADC_CHANNEL_TO_DECIMAL_NB(AnalogWDGConfig->Channel) & 0x1FUL)));\r\n }\r\n break;\r\n\r\n case ADC_ANALOGWATCHDOG_ALL_REG:\r\n case ADC_ANALOGWATCHDOG_ALL_INJEC:\r\n case ADC_ANALOGWATCHDOG_ALL_REGINJEC:\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, AnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_ALL_CHANNELS_REG_INJ);\r\n break;\r\n\r\n default: /* ADC_ANALOGWATCHDOG_NONE */\r\n LL_ADC_SetAnalogWDMonitChannels(hadc->Instance, AnalogWDGConfig->WatchdogNumber, LL_ADC_AWD_DISABLE);\r\n break;\r\n }\r\n\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_2)\r\n {\r\n /* Update state, clear previous result related to AWD2 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD2);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD2(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD2(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD2(hadc->Instance);\r\n }\r\n }\r\n /* (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_3) */\r\n else\r\n {\r\n /* Update state, clear previous result related to AWD3 */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_AWD3);\r\n\r\n /* Clear flag ADC analog watchdog */\r\n /* Note: Flag cleared Clear the ADC Analog watchdog flag to be ready */\r\n /* to use for HAL_ADC_IRQHandler() or HAL_ADC_PollForEvent() */\r\n /* (in case left enabled by previous ADC operations). */\r\n LL_ADC_ClearFlag_AWD3(hadc->Instance);\r\n\r\n /* Configure ADC analog watchdog interrupt */\r\n if (AnalogWDGConfig->ITMode == ENABLE)\r\n {\r\n LL_ADC_EnableIT_AWD3(hadc->Instance);\r\n }\r\n else\r\n {\r\n LL_ADC_DisableIT_AWD3(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Analog watchdog thresholds configuration */\r\n if (AnalogWDGConfig->WatchdogNumber == ADC_ANALOGWATCHDOG_1)\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 11, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmpAWDHighThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD1THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n }\r\n /* Case of ADC_ANALOGWATCHDOG_2 and ADC_ANALOGWATCHDOG_3 */\r\n else\r\n {\r\n /* Shift the offset with respect to the selected ADC resolution: */\r\n /* Thresholds have to be left-aligned on bit 7, the LSB (right bits) */\r\n /* are set to 0. */\r\n tmpAWDHighThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->HighThreshold);\r\n tmpAWDLowThresholdShifted = ADC_AWD23THRESHOLD_SHIFT_RESOLUTION(hadc, AnalogWDGConfig->LowThreshold);\r\n }\r\n\r\n /* Set ADC analog watchdog thresholds value of both thresholds high and low */\r\n LL_ADC_ConfigAnalogWDThresholds(hadc->Instance, AnalogWDGConfig->WatchdogNumber, tmpAWDHighThresholdShifted,\r\n tmpAWDLowThresholdShifted);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Exported_Functions_Group4 Peripheral State functions\r\n * @brief ADC Peripheral State functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral state and errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions to get in run-time the status of the\r\n peripheral.\r\n (+) Check the ADC state\r\n (+) Check the ADC error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the ADC handle state.\r\n * @note ADC state machine is managed by bitfields, ADC status must be\r\n * compared with states bits.\r\n * For example:\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_REG_BUSY) != 0UL) \"\r\n * \" if ((HAL_ADC_GetState(hadc1) & HAL_ADC_STATE_AWD1) != 0UL) \"\r\n * @param hadc ADC handle\r\n * @retval ADC handle state (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetState(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Return ADC handle state */\r\n return hadc->State;\r\n}\r\n\r\n/**\r\n * @brief Return the ADC error code.\r\n * @param hadc ADC handle\r\n * @retval ADC error code (bitfield on 32 bits)\r\n */\r\nuint32_t HAL_ADC_GetError(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n return hadc->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADC_Private_Functions ADC Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Stop ADC conversion.\r\n * @param hadc ADC handle\r\n * @param ConversionGroup ADC group regular and/or injected.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_REGULAR_GROUP ADC regular conversion type.\r\n * @arg @ref ADC_INJECTED_GROUP ADC injected conversion type.\r\n * @arg @ref ADC_REGULAR_INJECTED_GROUP ADC regular and injected conversion type.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_ConversionStop(ADC_HandleTypeDef *hadc, uint32_t ConversionGroup)\r\n{\r\n uint32_t tickstart;\r\n uint32_t Conversion_Timeout_CPU_cycles = 0UL;\r\n uint32_t conversion_group_reassigned = ConversionGroup;\r\n uint32_t tmp_ADC_CR_ADSTART_JADSTART;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_CONVERSION_GROUP(ConversionGroup));\r\n\r\n /* Verification if ADC is not already stopped (on regular and injected */\r\n /* groups) to bypass this function if not needed. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n if ((tmp_adc_is_conversion_on_going_regular != 0UL)\r\n || (tmp_adc_is_conversion_on_going_injected != 0UL)\r\n )\r\n {\r\n /* Particular case of continuous auto-injection mode combined with */\r\n /* auto-delay mode. */\r\n /* In auto-injection mode, regular group stop ADC_CR_ADSTP is used (not */\r\n /* injected group stop ADC_CR_JADSTP). */\r\n /* Procedure to be followed: Wait until JEOS=1, clear JEOS, set ADSTP=1 */\r\n /* (see reference manual). */\r\n if (((hadc->Instance->CFGR & ADC_CFGR_JAUTO) != 0UL)\r\n && (hadc->Init.ContinuousConvMode == ENABLE)\r\n && (hadc->Init.LowPowerAutoWait == ENABLE)\r\n )\r\n {\r\n /* Use stop of regular group */\r\n conversion_group_reassigned = ADC_REGULAR_GROUP;\r\n\r\n /* Wait until JEOS=1 (maximum Timeout: 4 injected conversions) */\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS) == 0UL)\r\n {\r\n if (Conversion_Timeout_CPU_cycles >= (ADC_CONVERSION_TIME_MAX_CPU_CYCLES * 4UL))\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n Conversion_Timeout_CPU_cycles ++;\r\n }\r\n\r\n /* Clear JEOS */\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOS);\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group regular */\r\n if (conversion_group_reassigned != ADC_INJECTED_GROUP)\r\n {\r\n /* Software is allowed to set ADSTP only when ADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group regular conversion */\r\n LL_ADC_REG_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Stop potential conversion on going on ADC group injected */\r\n if (conversion_group_reassigned != ADC_REGULAR_GROUP)\r\n {\r\n /* Software is allowed to set JADSTP only when JADSTART=1 and ADDIS=0 */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n if (LL_ADC_IsDisableOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* Stop ADC group injected conversion */\r\n LL_ADC_INJ_StopConversion(hadc->Instance);\r\n }\r\n }\r\n }\r\n\r\n /* Selection of start and stop bits with respect to the regular or injected group */\r\n switch (conversion_group_reassigned)\r\n {\r\n case ADC_REGULAR_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = (ADC_CR_ADSTART | ADC_CR_JADSTART);\r\n break;\r\n case ADC_INJECTED_GROUP:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_JADSTART;\r\n break;\r\n /* Case ADC_REGULAR_GROUP only*/\r\n default:\r\n tmp_ADC_CR_ADSTART_JADSTART = ADC_CR_ADSTART;\r\n break;\r\n }\r\n\r\n /* Wait for conversion effectively stopped */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & tmp_ADC_CR_ADSTART_JADSTART) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC must be disabled\r\n * and voltage regulator must be enabled (done into HAL_ADC_Init()).\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Enable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* ADC enable and wait for ADC ready (in case of ADC is disabled or */\r\n /* enabling phase not yet completed: flag ADC ready not yet set). */\r\n /* Timeout implemented to not be stuck if ADC cannot be enabled (possible */\r\n /* causes: ADC clock not running, ...). */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Check if conditions to enable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_ADCAL | ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripheral */\r\n LL_ADC_Enable(hadc->Instance);\r\n\r\n /* Wait for ADC effectively enabled */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* If ADEN bit is set less than 4 ADC clock cycles after the ADCAL bit\r\n has been cleared (after a calibration), ADEN bit is reset by the\r\n calibration logic.\r\n The workaround is to continue setting ADEN until ADRDY is becomes 1.\r\n Additionally, ADC_ENABLE_TIMEOUT is defined to encompass this\r\n 4 ADC clock cycle duration */\r\n /* Note: Test of ADC enabled required due to hardware constraint to */\r\n /* not enable ADC if already enabled. */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_Enable(hadc->Instance);\r\n }\r\n\r\n if ((HAL_GetTick() - tickstart) > ADC_ENABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_RDY) == 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable the selected ADC.\r\n * @note Prerequisite condition to use this function: ADC conversions must be\r\n * stopped.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef ADC_Disable(ADC_HandleTypeDef *hadc)\r\n{\r\n uint32_t tickstart;\r\n const uint32_t tmp_adc_is_disable_on_going = LL_ADC_IsDisableOngoing(hadc->Instance);\r\n\r\n /* Verification if ADC is not already disabled: */\r\n /* Note: forbidden to disable ADC (set bit ADC_CR_ADDIS) if ADC is already */\r\n /* disabled. */\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_disable_on_going == 0UL)\r\n )\r\n {\r\n /* Check if conditions to disable the ADC are fulfilled */\r\n if ((hadc->Instance->CR & (ADC_CR_JADSTART | ADC_CR_ADSTART | ADC_CR_ADEN)) == ADC_CR_ADEN)\r\n {\r\n /* Disable the ADC peripheral */\r\n LL_ADC_Disable(hadc->Instance);\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOSMP | ADC_FLAG_RDY));\r\n }\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Wait for ADC effectively disabled */\r\n /* Get tick count */\r\n tickstart = HAL_GetTick();\r\n\r\n while ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_DISABLE_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->CR & ADC_CR_ADEN) != 0UL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Set ADC error code to ADC peripheral internal error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Return HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DMA transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Update state machine on conversion status if not in error state */\r\n if ((hadc->State & (HAL_ADC_STATE_ERROR_INTERNAL | HAL_ADC_STATE_ERROR_DMA)) == 0UL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_REG_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group regular */\r\n /* by external trigger, continuous mode or scan sequence on going */\r\n /* to disable interruption. */\r\n /* Is it the end of the regular sequence ? */\r\n if ((hadc->Instance->ISR & ADC_FLAG_EOS) != 0UL)\r\n {\r\n /* Are conversions software-triggered ? */\r\n if (LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance) != 0UL)\r\n {\r\n /* Is CONT bit set ? */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_CONT) == 0UL)\r\n {\r\n /* CONT bit is not set, no more conversions expected */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* DMA End of Transfer interrupt was triggered but conversions sequence\r\n is not over. If DMACFG is set to 0, conversions are stopped. */\r\n if (READ_BIT(hadc->Instance->CFGR, ADC_CFGR_DMACFG) == 0UL)\r\n {\r\n /* DMACFG bit is not set, conversions are stopped. */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n if ((hadc->State & HAL_ADC_STATE_INJ_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n\r\n /* Conversion complete callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else /* DMA and-or internal error occurred */\r\n {\r\n if ((hadc->State & HAL_ADC_STATE_ERROR_INTERNAL) != 0UL)\r\n {\r\n /* Call HAL ADC Error Callback function */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n }\r\n else\r\n {\r\n /* Call ADC DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback(hdma);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAHalfConvCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Half conversion callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ConvHalfCpltCallback(hadc);\r\n#else\r\n HAL_ADC_ConvHalfCpltCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid ADC_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Retrieve ADC handle corresponding to current DMA handle */\r\n ADC_HandleTypeDef *hadc = (ADC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n\r\n /* Set ADC error code to DMA error */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_DMA);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_ADC_REGISTER_CALLBACKS == 1)\r\n hadc->ErrorCallback(hadc);\r\n#else\r\n HAL_ADC_ErrorCallback(hadc);\r\n#endif /* USE_HAL_ADC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_adc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_adc_ex.c\r\n * @author MCD Application Team\r\n * @brief This file provides firmware functions to manage the following\r\n * functionalities of the Analog to Digital Converter (ADC)\r\n * peripheral:\r\n * + Peripheral Control functions\r\n * Other functions (generic functions) are available in file\r\n * \"stm32g4xx_hal_adc.c\".\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n [..]\r\n (@) Sections \"ADC peripheral features\" and \"How to use this driver\" are\r\n available in file of generic functions \"stm32g4xx_hal_adc.c\".\r\n [..]\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx ADCEx\r\n * @brief ADC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_ADC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Private_Constants ADC Extended Private Constants\r\n * @{\r\n */\r\n\r\n#define ADC_JSQR_FIELDS ((ADC_JSQR_JL | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN |\\\r\n ADC_JSQR_JSQ1 | ADC_JSQR_JSQ2 |\\\r\n ADC_JSQR_JSQ3 | ADC_JSQR_JSQ4 )) /*!< ADC_JSQR fields of parameters that can be updated anytime once the ADC is enabled */\r\n\r\n/* Fixed timeout value for ADC calibration. */\r\n/* Values defined to be higher than worst cases: low clock frequency, */\r\n/* maximum prescalers. */\r\n/* Ex of profile low frequency : f_ADC at f_CPU/3968 (minimum value */\r\n/* considering both possible ADC clocking scheme: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 ) */\r\n/* Calibration_time MAX = 81 / f_ADC */\r\n/* = 81 / (f_CPU/3938) = 318978 CPU cycles */\r\n#define ADC_CALIBRATION_TIMEOUT (318978UL) /*!< ADC calibration time-out value (unit: CPU cycles) */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup ADCEx_Exported_Functions ADC Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group1 Extended Input and Output operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Perform the ADC self-calibration for single or differential ending.\r\n (+) Get calibration factors for single or differential ending.\r\n (+) Set calibration factors for single or differential ending.\r\n\r\n (+) Start conversion of ADC group injected.\r\n (+) Stop conversion of ADC group injected.\r\n (+) Poll for conversion complete on ADC group injected.\r\n (+) Get result of ADC group injected channel conversion.\r\n (+) Start conversion of ADC group injected and enable interruptions.\r\n (+) Stop conversion of ADC group injected and disable interruptions.\r\n\r\n (+) When multimode feature is available, start multimode and enable DMA transfer.\r\n (+) Stop multimode and disable ADC DMA transfer.\r\n (+) Get result of multimode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Perform an ADC automatic self-calibration\r\n * Calibration prerequisite: ADC must be disabled (execute this\r\n * function before HAL_ADC_Start() or after HAL_ADC_Stop() ).\r\n * @param hadc ADC handle\r\n * @param SingleDiff Selection of single-ended or differential input\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_Start(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n __IO uint32_t wait_loop_index = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Calibration prerequisite: ADC must be disabled. */\r\n\r\n /* Disable the ADC (if not already disabled) */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_BUSY_INTERNAL);\r\n\r\n /* Start ADC calibration in mode single-ended or differential */\r\n LL_ADC_StartCalibration(hadc->Instance, SingleDiff);\r\n\r\n /* Wait for calibration completion */\r\n while (LL_ADC_IsCalibrationOnGoing(hadc->Instance) != 0UL)\r\n {\r\n wait_loop_index++;\r\n if (wait_loop_index >= ADC_CALIBRATION_TIMEOUT)\r\n {\r\n /* Update ADC state machine to error */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_BUSY_INTERNAL,\r\n HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Note: No need to update variable \"tmp_hal_status\" here: already set */\r\n /* to state \"HAL_ERROR\" by function disabling the ADC. */\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Get the calibration factor.\r\n * @param hadc ADC handle.\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @retval Calibration value.\r\n */\r\nuint32_t HAL_ADCEx_Calibration_GetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n\r\n /* Return the selected ADC calibration value */\r\n return LL_ADC_GetCalibrationFactor(hadc->Instance, SingleDiff);\r\n}\r\n\r\n/**\r\n * @brief Set the calibration factor to overwrite automatic conversion result.\r\n * ADC must be enabled and no conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @param SingleDiff This parameter can be only:\r\n * @arg @ref ADC_SINGLE_ENDED Channel in mode input single ended\r\n * @arg @ref ADC_DIFFERENTIAL_ENDED Channel in mode input differential ended\r\n * @param CalibrationFactor Calibration factor (coded on 7 bits maximum)\r\n * @retval HAL state\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_Calibration_SetValue(ADC_HandleTypeDef *hadc, uint32_t SingleDiff,\r\n uint32_t CalibrationFactor)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(SingleDiff));\r\n assert_param(IS_ADC_CALFACT(CalibrationFactor));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Verification of hardware constraints before modifying the calibration */\r\n /* factors register: ADC must be enabled, no conversion on going. */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((LL_ADC_IsEnabled(hadc->Instance) != 0UL)\r\n && (tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* Set the selected ADC calibration value */\r\n LL_ADC_SetCalibrationFactor(hadc->Instance, SingleDiff, CalibrationFactor);\r\n }\r\n else\r\n {\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n /* Update ADC error code */\r\n SET_BIT(hadc->ErrorCode, HAL_ADC_ERROR_INTERNAL);\r\n\r\n /* Update ADC state machine to error */\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group.\r\n * @note Interruptions enabled in this function: None.\r\n * @note Case of multimode enabled when multimode feature is available:\r\n * HAL_ADCEx_InjectedStart() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels. Disable ADC peripheral if\r\n * no regular conversion is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note In case of multimode enabled (when multimode feature is available),\r\n * HAL_ADCEx_InjectedStop() must be called for ADC master first, then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @param hadc ADC handle.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on regular group is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Wait for injected group conversion to be completed.\r\n * @param hadc ADC handle\r\n * @param Timeout Timeout value in millisecond.\r\n * @note Depending on hadc->Init.EOCSelection, JEOS or JEOC is\r\n * checked and cleared depending on AUTDLY bit status.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedPollForConversion(ADC_HandleTypeDef *hadc, uint32_t Timeout)\r\n{\r\n uint32_t tickstart;\r\n uint32_t tmp_Flag_End;\r\n uint32_t tmp_adc_inj_is_trigger_source_sw_start;\r\n uint32_t tmp_adc_reg_is_trigger_source_sw_start;\r\n uint32_t tmp_cfgr;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n const ADC_TypeDef *tmpADC_Master;\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* If end of sequence selected */\r\n if (hadc->Init.EOCSelection == ADC_EOC_SEQ_CONV)\r\n {\r\n tmp_Flag_End = ADC_FLAG_JEOS;\r\n }\r\n else /* end of conversion selected */\r\n {\r\n tmp_Flag_End = ADC_FLAG_JEOC;\r\n }\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait until End of Conversion or Sequence flag is raised */\r\n while ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Check if timeout is disabled (set to infinite wait) */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0UL))\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if ((hadc->Instance->ISR & tmp_Flag_End) == 0UL)\r\n {\r\n /* Update ADC state machine to timeout */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_TIMEOUT);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Retrieve ADC configuration */\r\n tmp_adc_inj_is_trigger_source_sw_start = LL_ADC_INJ_IsTriggerSourceSWStart(hadc->Instance);\r\n tmp_adc_reg_is_trigger_source_sw_start = LL_ADC_REG_IsTriggerSourceSWStart(hadc->Instance);\r\n /* Get relevant register CFGR in ADC instance of ADC master or slave */\r\n /* in function of multimode state (for devices with multimode */\r\n /* available). */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n }\r\n else\r\n {\r\n tmpADC_Master = __LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance);\r\n tmp_cfgr = READ_REG(tmpADC_Master->CFGR);\r\n }\r\n#else\r\n tmp_cfgr = READ_REG(hadc->Instance->CFGR);\r\n#endif\r\n\r\n /* Update ADC state machine */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_EOC);\r\n\r\n /* Determine whether any further conversion upcoming on group injected */\r\n /* by external trigger or by automatic injected conversion */\r\n /* from group regular. */\r\n if ((tmp_adc_inj_is_trigger_source_sw_start != 0UL) ||\r\n ((READ_BIT(tmp_cfgr, ADC_CFGR_JAUTO) == 0UL) &&\r\n ((tmp_adc_reg_is_trigger_source_sw_start != 0UL) &&\r\n (READ_BIT(tmp_cfgr, ADC_CFGR_CONT) == 0UL))))\r\n {\r\n /* Check whether end of sequence is reached */\r\n if (__HAL_ADC_GET_FLAG(hadc, ADC_FLAG_JEOS))\r\n {\r\n /* Particular case if injected contexts queue is enabled: */\r\n /* when the last context has been fully processed, JSQR is reset */\r\n /* by the hardware. Even if no injected conversion is planned to come */\r\n /* (queue empty, triggers are ignored), it can start again */\r\n /* immediately after setting a new context (JADSTART is still set). */\r\n /* Therefore, state of HAL ADC injected group is kept to busy. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_JQM) == 0UL)\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) == 0UL)\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_READY);\r\n }\r\n }\r\n }\r\n }\r\n\r\n /* Clear polled flag */\r\n if (tmp_Flag_End == ADC_FLAG_JEOS)\r\n {\r\n /* Clear end of sequence JEOS flag of injected group if low power feature */\r\n /* \"LowPowerAutoWait \" is disabled, to not interfere with this feature. */\r\n /* For injected groups, no new conversion will start before JEOS is */\r\n /* cleared. */\r\n if (READ_BIT(tmp_cfgr, ADC_CFGR_AUTDLY) == 0UL)\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n }\r\n }\r\n else\r\n {\r\n __HAL_ADC_CLEAR_FLAG(hadc, ADC_FLAG_JEOC);\r\n }\r\n\r\n /* Return API HAL status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable ADC, start conversion of injected group with interruption.\r\n * @note Interruptions enabled in this function according to initialization\r\n * setting : JEOC (end of conversion) or JEOS (end of sequence)\r\n * @note Case of multimode enabled (when multimode feature is enabled):\r\n * HAL_ADCEx_InjectedStart_IT() API must be called for ADC slave first,\r\n * then for ADC master.\r\n * For ADC slave, ADC is enabled only (conversion is not started).\r\n * For ADC master, ADC is enabled and multimode conversion is started.\r\n * @param hadc ADC handle.\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStart_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_config_injected_queue;\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n uint32_t tmp_multimode_config = LL_ADC_GetMultimode(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* In case of software trigger detection enabled, JQDIS must be set\r\n (which can be done only if ADSTART and JADSTART are both cleared).\r\n If JQDIS is not set at that point, returns an error\r\n - since software trigger detection is disabled. User needs to\r\n resort to HAL_ADCEx_DisableInjectedQueue() API to set JQDIS.\r\n - or (if JQDIS is intentionally reset) since JEXTEN = 0 which means\r\n the queue is empty */\r\n tmp_config_injected_queue = READ_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n if ((READ_BIT(hadc->Instance->JSQR, ADC_JSQR_JEXTEN) == 0UL)\r\n && (tmp_config_injected_queue == 0UL)\r\n )\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Enable the ADC peripheral */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n\r\n /* Start conversion if ADC is effectively enabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Check if a regular conversion is ongoing */\r\n if ((hadc->State & HAL_ADC_STATE_REG_BUSY) != 0UL)\r\n {\r\n /* Reset ADC error code field related to injected conversions only */\r\n CLEAR_BIT(hadc->ErrorCode, HAL_ADC_ERROR_JQOVF);\r\n }\r\n else\r\n {\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n }\r\n\r\n /* Set ADC state */\r\n /* - Clear state bitfield related to injected group conversion results */\r\n /* - Set state bitfield related to injected operation */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_READY | HAL_ADC_STATE_INJ_EOC,\r\n HAL_ADC_STATE_INJ_BUSY);\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Reset HAL_ADC_STATE_MULTIMODE_SLAVE bit\r\n - if ADC instance is master or if multimode feature is not available\r\n - if multimode setting is disabled (ADC instance slave in independent mode) */\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n )\r\n {\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#endif\r\n\r\n /* Clear ADC group injected group conversion flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_JEOC | ADC_FLAG_JEOS));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC Injected context queue overflow interrupt if this feature */\r\n /* is enabled. */\r\n if ((hadc->Instance->CFGR & ADC_CFGR_JQM) != 0UL)\r\n {\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_FLAG_JQOVF);\r\n }\r\n\r\n /* Enable ADC end of conversion interrupt */\r\n switch (hadc->Init.EOCSelection)\r\n {\r\n case ADC_EOC_SEQ_CONV:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOC);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOS);\r\n break;\r\n /* case ADC_EOC_SINGLE_CONV */\r\n default:\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_JEOS);\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_JEOC);\r\n break;\r\n }\r\n\r\n /* Enable conversion of injected group, if automatic injected conversion */\r\n /* is disabled. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Case of multimode enabled (when multimode feature is available): */\r\n /* if ADC is slave, */\r\n /* - ADC is enabled only (conversion is not started), */\r\n /* - if multimode only concerns regular conversion, ADC is enabled */\r\n /* and conversion is started. */\r\n /* If ADC is master or independent, */\r\n /* - ADC is enabled and conversion is started. */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if ((__LL_ADC_MULTI_INSTANCE_MASTER(hadc->Instance) == hadc->Instance)\r\n || (tmp_multimode_config == LL_ADC_MULTI_INDEPENDENT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_SIMULT)\r\n || (tmp_multimode_config == LL_ADC_MULTI_DUAL_REG_INTERL)\r\n )\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n }\r\n else\r\n {\r\n /* ADC instance is not a multimode slave instance with multimode injected conversions enabled */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_MULTIMODE_SLAVE);\r\n }\r\n#else\r\n if (LL_ADC_INJ_GetTrigAuto(hadc->Instance) == LL_ADC_INJ_TRIG_INDEPENDENT)\r\n {\r\n /* Start ADC group injected conversion */\r\n LL_ADC_INJ_StartConversion(hadc->Instance);\r\n }\r\n#endif\r\n\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop conversion of injected channels, disable interruption of\r\n * end-of-conversion. Disable ADC peripheral if no regular conversion\r\n * is on going.\r\n * @note If ADC must be disabled and if conversion is on going on\r\n * regular group, function HAL_ADC_Stop must be used to stop both\r\n * injected and regular groups, and disable the ADC.\r\n * @note If injected group mode auto-injection is enabled,\r\n * function HAL_ADC_Stop must be used.\r\n * @note Case of multimode enabled (when multimode feature is available):\r\n * HAL_ADCEx_InjectedStop_IT() API must be called for ADC master first,\r\n * then for ADC slave.\r\n * For ADC master, conversion is stopped and ADC is disabled.\r\n * For ADC slave, ADC is disabled only (conversion stop of ADC master\r\n * has already stopped conversion of ADC slave).\r\n * @note In case of auto-injection mode, HAL_ADC_Stop() must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential conversion on going on injected group only. */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if injected conversions are effectively stopped */\r\n /* and if no conversion on the other group (regular group) is intended to */\r\n /* continue. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Disable ADC end of conversion interrupt for injected channels */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_JEOC | ADC_IT_JEOS | ADC_FLAG_JQOVF));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n /* Set ADC state */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC, start MultiMode conversion and transfer regular results through DMA.\r\n * @note Multimode must have been previously configured using\r\n * HAL_ADCEx_MultiModeConfigChannel() function.\r\n * Interruptions enabled in this function:\r\n * overrun, DMA half transfer, DMA transfer complete.\r\n * Each of these interruptions has its dedicated callback function.\r\n * @note State field of Slave ADC handle is not updated in this configuration:\r\n * user should not rely on it for information related to Slave regular\r\n * conversions.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @param pData Destination Buffer address.\r\n * @param Length Length of data to be transferred from ADC peripheral to memory (in bytes).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStart_DMA(ADC_HandleTypeDef *hadc, uint32_t *pData, uint32_t Length)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.ContinuousConvMode));\r\n assert_param(IS_ADC_EXTTRIG_EDGE(hadc->Init.ExternalTrigConvEdge));\r\n assert_param(IS_FUNCTIONAL_STATE(hadc->Init.DMAContinuousRequests));\r\n\r\n if (LL_ADC_REG_IsConversionOngoing(hadc->Instance) != 0UL)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Set ADC state */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the ADC peripherals: master and slave (in case if not already */\r\n /* enabled previously) */\r\n tmp_hal_status = ADC_Enable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Enable(&tmphadcSlave);\r\n }\r\n\r\n /* Start multimode conversion of ADCs pair */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n (HAL_ADC_STATE_READY | HAL_ADC_STATE_REG_EOC | HAL_ADC_STATE_REG_OVR | HAL_ADC_STATE_REG_EOSMP),\r\n HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Set ADC error code to none */\r\n ADC_CLEAR_ERRORCODE(hadc);\r\n\r\n /* Set the DMA transfer complete callback */\r\n hadc->DMA_Handle->XferCpltCallback = ADC_DMAConvCplt;\r\n\r\n /* Set the DMA half transfer complete callback */\r\n hadc->DMA_Handle->XferHalfCpltCallback = ADC_DMAHalfConvCplt;\r\n\r\n /* Set the DMA error callback */\r\n hadc->DMA_Handle->XferErrorCallback = ADC_DMAError ;\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Manage ADC and DMA start: ADC overrun interruption, DMA start, ADC */\r\n /* start (in case of SW start): */\r\n\r\n /* Clear regular group conversion flag and overrun flag */\r\n /* (To ensure of no unknown state from potential previous ADC operations) */\r\n __HAL_ADC_CLEAR_FLAG(hadc, (ADC_FLAG_EOC | ADC_FLAG_EOS | ADC_FLAG_OVR));\r\n\r\n /* Process unlocked */\r\n /* Unlock before starting ADC conversions: in case of potential */\r\n /* interruption, to let the process to ADC IRQ Handler. */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Enable ADC overrun interrupt */\r\n __HAL_ADC_ENABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* Start the DMA channel */\r\n tmp_hal_status = HAL_DMA_Start_IT(hadc->DMA_Handle, (uint32_t)&tmpADC_Common->CDR, (uint32_t)pData, Length);\r\n\r\n /* Enable conversion of regular group. */\r\n /* If software start has been selected, conversion starts immediately. */\r\n /* If external trigger has been selected, conversion will start at next */\r\n /* trigger event. */\r\n /* Start ADC group regular conversion */\r\n LL_ADC_REG_StartConversion(hadc->Instance);\r\n }\r\n else\r\n {\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n }\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Stop multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral.\r\n * @note Multimode is kept enabled after this function. MultiMode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * Multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADC_Stop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n HAL_StatusTypeDef tmphadcSlave_disable_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular and injected groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_INJECTED_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADC_Stop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status == HAL_ERROR)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmphadcSlave_disable_status = ADC_Disable(&tmphadcSlave);\r\n if ((ADC_Disable(hadc) == HAL_OK) &&\r\n (tmphadcSlave_disable_status == HAL_OK))\r\n {\r\n tmp_hal_status = HAL_OK;\r\n }\r\n }\r\n else\r\n {\r\n /* In case of error, attempt to disable ADC master and slave without status assert */\r\n (void) ADC_Disable(hadc);\r\n (void) ADC_Disable(&tmphadcSlave);\r\n }\r\n\r\n /* Set ADC state (ADC master) */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_REG_BUSY | HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Return the last ADC Master and Slave regular conversions results when in multimode configuration.\r\n * @param hadc ADC handle of ADC Master (handle of ADC Slave must not be used)\r\n * @retval The converted data values.\r\n */\r\nuint32_t HAL_ADCEx_MultiModeGetValue(ADC_HandleTypeDef *hadc)\r\n{\r\n const ADC_Common_TypeDef *tmpADC_Common;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Prevent unused argument(s) compilation warning if no assert_param check */\r\n /* and possible no usage in __LL_ADC_COMMON_INSTANCE() below */\r\n UNUSED(hadc);\r\n\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* Return the multi mode conversion value */\r\n return tmpADC_Common->CDR;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Get ADC injected group conversion result.\r\n * @note Reading register JDRx automatically clears ADC flag JEOC\r\n * (ADC group injected end of unitary conversion).\r\n * @note This function does not clear ADC flag JEOS\r\n * (ADC group injected end of sequence conversion)\r\n * Occurrence of flag JEOS rising:\r\n * - If sequencer is composed of 1 rank, flag JEOS is equivalent\r\n * to flag JEOC.\r\n * - If sequencer is composed of several ranks, during the scan\r\n * sequence flag JEOC only is raised, at the end of the scan sequence\r\n * both flags JEOC and EOS are raised.\r\n * Flag JEOS must not be cleared by this function because\r\n * it would not be compliant with low power features\r\n * (feature low power auto-wait, not available on all STM32 families).\r\n * To clear this flag, either use function:\r\n * in programming model IT: @ref HAL_ADC_IRQHandler(), in programming\r\n * model polling: @ref HAL_ADCEx_InjectedPollForConversion()\r\n * or @ref __HAL_ADC_CLEAR_FLAG(&hadc, ADC_FLAG_JEOS).\r\n * @param hadc ADC handle\r\n * @param InjectedRank the converted ADC injected rank.\r\n * This parameter can be one of the following values:\r\n * @arg @ref ADC_INJECTED_RANK_1 ADC group injected rank 1\r\n * @arg @ref ADC_INJECTED_RANK_2 ADC group injected rank 2\r\n * @arg @ref ADC_INJECTED_RANK_3 ADC group injected rank 3\r\n * @arg @ref ADC_INJECTED_RANK_4 ADC group injected rank 4\r\n * @retval ADC group injected conversion data\r\n */\r\nuint32_t HAL_ADCEx_InjectedGetValue(ADC_HandleTypeDef *hadc, uint32_t InjectedRank)\r\n{\r\n uint32_t tmp_jdr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_INJECTED_RANK(InjectedRank));\r\n\r\n /* Get ADC converted value */\r\n switch (InjectedRank)\r\n {\r\n case ADC_INJECTED_RANK_4:\r\n tmp_jdr = hadc->Instance->JDR4;\r\n break;\r\n case ADC_INJECTED_RANK_3:\r\n tmp_jdr = hadc->Instance->JDR3;\r\n break;\r\n case ADC_INJECTED_RANK_2:\r\n tmp_jdr = hadc->Instance->JDR2;\r\n break;\r\n case ADC_INJECTED_RANK_1:\r\n default:\r\n tmp_jdr = hadc->Instance->JDR1;\r\n break;\r\n }\r\n\r\n /* Return ADC converted value */\r\n return tmp_jdr;\r\n}\r\n\r\n/**\r\n * @brief Injected conversion complete callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedConvCpltCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedConvCpltCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Injected context queue overflow callback.\r\n * @note This callback is called if injected context queue is enabled\r\n (parameter \"QueueInjectedContext\" in injected channel configuration)\r\n and if a new injected context is set when queue is full (maximum 2\r\n contexts).\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_InjectedQueueOverflowCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_InjectedQueueOverflowCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 2 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow2Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow2Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Analog watchdog 3 callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_LevelOutOfWindow3Callback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_LevelOutOfWindow3Callback must be implemented in the user file.\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief End Of Sampling callback in non-blocking mode.\r\n * @param hadc ADC handle\r\n * @retval None\r\n */\r\n__weak void HAL_ADCEx_EndOfSamplingCallback(ADC_HandleTypeDef *hadc)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hadc);\r\n\r\n /* NOTE : This function should not be modified. When the callback is needed,\r\n function HAL_ADCEx_EndOfSamplingCallback must be implemented in the user file.\r\n */\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected channels in\r\n * case of auto_injection mode), disable ADC peripheral if no\r\n * conversion is on going on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if regular conversions are effectively stopped\r\n and if no injected conversions are on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* 2. Disable the ADC peripheral */\r\n tmp_hal_status = ADC_Disable(hadc);\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n /* Conversion on injected group is stopped, but ADC not disabled since */\r\n /* conversion on regular group is still running. */\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Stop ADC conversion of ADC groups regular and injected,\r\n * disable interrution of end-of-conversion,\r\n * disable ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_IT(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable all regular-related interrupts */\r\n __HAL_ADC_DISABLE_IT(hadc, (ADC_IT_EOC | ADC_IT_EOS | ADC_IT_OVR));\r\n\r\n /* 2. Disable ADC peripheral if no injected conversions are on-going */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n /* if no issue reported */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Stop ADC conversion of regular group (and injected group in\r\n * case of auto_injection mode), disable ADC DMA transfer, disable\r\n * ADC peripheral if no conversion is on going\r\n * on injected group.\r\n * @note HAL_ADCEx_RegularStop_DMA() function is dedicated to single-ADC mode only.\r\n * For multimode (when multimode feature is available),\r\n * HAL_ADCEx_RegularMultiModeStop_DMA() API must be used.\r\n * @param hadc ADC handle\r\n * @retval HAL status.\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* 1. Stop potential regular conversion on going */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped\r\n and if no injected conversion is on-going */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Disable ADC DMA (ADC DMA configuration ADC_CFGR_DMACFG is kept) */\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_DMAEN);\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop while */\r\n /* while DMA transfer is on going) */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripheral */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, */\r\n /* to keep in memory a potential failing status. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n }\r\n else\r\n {\r\n (void)ADC_Disable(hadc);\r\n }\r\n\r\n /* Check if ADC is effectively disabled */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Set ADC state */\r\n ADC_STATE_CLR_SET(hadc->State,\r\n HAL_ADC_STATE_INJ_BUSY,\r\n HAL_ADC_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n SET_BIT(hadc->State, HAL_ADC_STATE_INJ_BUSY);\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Stop DMA-based multimode ADC conversion, disable ADC DMA transfer, disable ADC peripheral if no injected conversion is on-going.\r\n * @note Multimode is kept enabled after this function. Multimode DMA bits\r\n * (MDMA and DMACFG bits of common CCR register) are maintained. To disable\r\n * multimode (set with HAL_ADCEx_MultiModeConfigChannel()), ADC must be\r\n * reinitialized using HAL_ADC_Init() or HAL_ADC_DeInit(), or the user can\r\n * resort to HAL_ADCEx_DisableMultiMode() API.\r\n * @note In case of DMA configured in circular mode, function\r\n * HAL_ADCEx_RegularStop_DMA() must be called after this function with handle of\r\n * ADC slave, to properly disable the DMA channel.\r\n * @param hadc ADC handle of ADC master (handle of ADC slave must not be used)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_RegularMultiModeStop_DMA(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tickstart;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n\r\n /* 1. Stop potential multimode conversion on going, on regular groups */\r\n tmp_hal_status = ADC_ConversionStop(hadc, ADC_REGULAR_GROUP);\r\n\r\n /* Disable ADC peripheral if conversions are effectively stopped */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Clear HAL_ADC_STATE_REG_BUSY bit */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_REG_BUSY);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n /* Set a temporary handle of the ADC slave associated to the ADC master */\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Procedure to disable the ADC peripheral: wait for conversions */\r\n /* effectively stopped (ADC master and ADC slave), then disable ADC */\r\n\r\n /* 1. Wait for ADC conversion completion for ADC master and ADC slave */\r\n tickstart = HAL_GetTick();\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n while ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n if ((HAL_GetTick() - tickstart) > ADC_STOP_CONVERSION_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 1UL)\r\n || (tmphadcSlave_conversion_on_going == 1UL)\r\n )\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_INTERNAL);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n }\r\n\r\n /* Disable the DMA channel (in case of DMA in circular mode or stop */\r\n /* while DMA transfer is on going) */\r\n /* Note: DMA channel of ADC slave should be stopped after this function */\r\n /* with HAL_ADCEx_RegularStop_DMA() API. */\r\n tmp_hal_status = HAL_DMA_Abort(hadc->DMA_Handle);\r\n\r\n /* Check if DMA channel effectively disabled */\r\n if (tmp_hal_status != HAL_OK)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_DMA);\r\n }\r\n\r\n /* Disable ADC overrun interrupt */\r\n __HAL_ADC_DISABLE_IT(hadc, ADC_IT_OVR);\r\n\r\n /* 2. Disable the ADC peripherals: master and slave if no injected */\r\n /* conversion is on-going. */\r\n /* Update \"tmp_hal_status\" only if DMA channel disabling passed, to keep in */\r\n /* memory a potential failing status. */\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(hadc);\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n if (LL_ADC_INJ_IsConversionOngoing((&tmphadcSlave)->Instance) == 0UL)\r\n {\r\n tmp_hal_status = ADC_Disable(&tmphadcSlave);\r\n }\r\n }\r\n }\r\n\r\n if (tmp_hal_status == HAL_OK)\r\n {\r\n /* Both Master and Slave ADC's could be disabled. Update Master State */\r\n /* Clear HAL_ADC_STATE_INJ_BUSY bit, set HAL_ADC_STATE_READY bit */\r\n ADC_STATE_CLR_SET(hadc->State, HAL_ADC_STATE_INJ_BUSY, HAL_ADC_STATE_READY);\r\n }\r\n else\r\n {\r\n /* injected (Master or Slave) conversions are still on-going,\r\n no Master State change */\r\n }\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup ADCEx_Exported_Functions_Group2 ADC Extended Peripheral Control functions\r\n * @brief ADC Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels on injected group\r\n (+) Configure multimode when multimode feature is available\r\n (+) Enable or Disable Injected Queue\r\n (+) Disable ADC voltage regulator\r\n (+) Enter ADC deep-power-down mode\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure a channel to be assigned to ADC group injected.\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes injected group, following calls to this\r\n * function can be used to reconfigure some parameters of structure\r\n * \"ADC_InjectionConfTypeDef\" on the fly, without resetting the ADC.\r\n * The setting of these parameters is conditioned to ADC state:\r\n * Refer to comments of structure \"ADC_InjectionConfTypeDef\".\r\n * @note In case of usage of internal measurement channels:\r\n * Vbat/VrefInt/TempSensor.\r\n * These internal paths can be disabled using function\r\n * HAL_ADC_DeInit().\r\n * @note Caution: For Injected Context Queue use, a context must be fully\r\n * defined before start of injected conversion. All channels are configured\r\n * consecutively for the same ADC instance. Therefore, the number of calls to\r\n * HAL_ADCEx_InjectedConfigChannel() must be equal to the value of parameter\r\n * InjectedNbrOfConversion for each context.\r\n * - Example 1: If 1 context is intended to be used (or if there is no use of the\r\n * Injected Queue Context feature) and if the context contains 3 injected ranks\r\n * (InjectedNbrOfConversion = 3), HAL_ADCEx_InjectedConfigChannel() must be\r\n * called once for each channel (i.e. 3 times) before starting a conversion.\r\n * This function must not be called to configure a 4th injected channel:\r\n * it would start a new context into context queue.\r\n * - Example 2: If 2 contexts are intended to be used and each of them contains\r\n * 3 injected ranks (InjectedNbrOfConversion = 3),\r\n * HAL_ADCEx_InjectedConfigChannel() must be called once for each channel and\r\n * for each context (3 channels x 2 contexts = 6 calls). Conversion can\r\n * start once the 1st context is set, that is after the first three\r\n * HAL_ADCEx_InjectedConfigChannel() calls. The 2nd context can be set on the fly.\r\n * @param hadc ADC handle\r\n * @param sConfigInjected Structure of ADC injected group and ADC channel for\r\n * injected group.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_InjectedConfigChannel(ADC_HandleTypeDef *hadc, ADC_InjectionConfTypeDef *sConfigInjected)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n uint32_t tmpOffsetShifted;\r\n uint32_t tmp_config_internal_channel;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n __IO uint32_t wait_loop_index = 0;\r\n\r\n uint32_t tmp_JSQR_ContextQueueBeingBuilt = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_SAMPLE_TIME(sConfigInjected->InjectedSamplingTime));\r\n assert_param(IS_ADC_SINGLE_DIFFERENTIAL(sConfigInjected->InjectedSingleDiff));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->AutoInjectedConv));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->QueueInjectedContext));\r\n assert_param(IS_ADC_EXTTRIGINJEC_EDGE(sConfigInjected->ExternalTrigInjecConvEdge));\r\n assert_param(IS_ADC_EXTTRIGINJEC(hadc, sConfigInjected->ExternalTrigInjecConv));\r\n assert_param(IS_ADC_OFFSET_NUMBER(sConfigInjected->InjectedOffsetNumber));\r\n assert_param(IS_ADC_RANGE(ADC_GET_RESOLUTION(hadc), sConfigInjected->InjectedOffset));\r\n assert_param(IS_ADC_OFFSET_SIGN(sConfigInjected->InjectedOffsetSign));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedOffsetSaturation));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjecOversamplingMode));\r\n\r\n if (hadc->Init.ScanConvMode != ADC_SCAN_DISABLE)\r\n {\r\n assert_param(IS_ADC_INJECTED_RANK(sConfigInjected->InjectedRank));\r\n assert_param(IS_ADC_INJECTED_NB_CONV(sConfigInjected->InjectedNbrOfConversion));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n\r\n\r\n /* if JOVSE is set, the value of the OFFSETy_EN bit in ADCx_OFRy register is\r\n ignored (considered as reset) */\r\n assert_param(!((sConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE) && (sConfigInjected->InjecOversamplingMode == ENABLE)));\r\n\r\n /* JDISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((sConfigInjected->InjectedDiscontinuousConvMode == ENABLE) && (sConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* DISCEN and JAUTO bits can't be set at the same time */\r\n assert_param(!((hadc->Init.DiscontinuousConvMode == ENABLE) && (sConfigInjected->AutoInjectedConv == ENABLE)));\r\n\r\n /* Verification of channel number */\r\n if (sConfigInjected->InjectedSingleDiff != ADC_DIFFERENTIAL_ENDED)\r\n {\r\n assert_param(IS_ADC_CHANNEL(hadc, sConfigInjected->InjectedChannel));\r\n }\r\n else\r\n {\r\n assert_param(IS_ADC_DIFF_CHANNEL(hadc, sConfigInjected->InjectedChannel));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Configuration of injected group sequencer: */\r\n /* Hardware constraint: Must fully define injected context register JSQR */\r\n /* before make it entering into injected sequencer queue. */\r\n /* */\r\n /* - if scan mode is disabled: */\r\n /* * Injected channels sequence length is set to 0x00: 1 channel */\r\n /* converted (channel on injected rank 1) */\r\n /* Parameter \"InjectedNbrOfConversion\" is discarded. */\r\n /* * Injected context register JSQR setting is simple: register is fully */\r\n /* defined on one call of this function (for injected rank 1) and can */\r\n /* be entered into queue directly. */\r\n /* - if scan mode is enabled: */\r\n /* * Injected channels sequence length is set to parameter */\r\n /* \"InjectedNbrOfConversion\". */\r\n /* * Injected context register JSQR setting more complex: register is */\r\n /* fully defined over successive calls of this function, for each */\r\n /* injected channel rank. It is entered into queue only when all */\r\n /* injected ranks have been set. */\r\n /* Note: Scan mode is not present by hardware on this device, but used */\r\n /* by software for alignment over all STM32 devices. */\r\n\r\n if ((hadc->Init.ScanConvMode == ADC_SCAN_DISABLE) ||\r\n (sConfigInjected->InjectedNbrOfConversion == 1U))\r\n {\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer: fixed to 1st rank */\r\n /* (scan mode disabled, only rank 1 used) */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n /* - channel set to rank 1 (scan mode disabled, only rank 1 can be used) */\r\n\r\n if (sConfigInjected->InjectedRank == ADC_INJECTED_RANK_1)\r\n {\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = (ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1)\r\n | (sConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | sConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = (ADC_JSQR_RK(sConfigInjected->InjectedChannel, ADC_INJECTED_RANK_1));\r\n }\r\n\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, tmp_JSQR_ContextQueueBeingBuilt);\r\n /* For debug and informative reasons, hadc handle saves JSQR setting */\r\n hadc->InjectionConfig.ContextQueue = tmp_JSQR_ContextQueueBeingBuilt;\r\n\r\n }\r\n }\r\n else\r\n {\r\n /* Case of scan mode enabled, several channels to set into injected group */\r\n /* sequencer. */\r\n /* */\r\n /* Procedure to define injected context register JSQR over successive */\r\n /* calls of this function, for each injected channel rank: */\r\n /* 1. Start new context and set parameters related to all injected */\r\n /* channels: injected sequence length and trigger. */\r\n\r\n /* if hadc->InjectionConfig.ChannelCount is equal to 0, this is the first */\r\n /* call of the context under setting */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n /* Initialize number of channels that will be configured on the context */\r\n /* being built */\r\n hadc->InjectionConfig.ChannelCount = sConfigInjected->InjectedNbrOfConversion;\r\n /* Handle hadc saves the context under build up over each HAL_ADCEx_InjectedConfigChannel()\r\n call, this context will be written in JSQR register at the last call.\r\n At this point, the context is merely reset */\r\n hadc->InjectionConfig.ContextQueue = 0x00000000U;\r\n\r\n /* Configuration of context register JSQR: */\r\n /* - number of ranks in injected group sequencer */\r\n /* - external trigger to start conversion */\r\n /* - external trigger polarity */\r\n\r\n /* Enable external trigger if trigger selection is different of */\r\n /* software start. */\r\n /* Note: This configuration keeps the hardware feature of parameter */\r\n /* ExternalTrigInjecConvEdge \"trigger edge none\" equivalent to */\r\n /* software start. */\r\n if (sConfigInjected->ExternalTrigInjecConv != ADC_INJECTED_SOFTWARE_START)\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = ((sConfigInjected->InjectedNbrOfConversion - 1U)\r\n | (sConfigInjected->ExternalTrigInjecConv & ADC_JSQR_JEXTSEL)\r\n | sConfigInjected->ExternalTrigInjecConvEdge\r\n );\r\n }\r\n else\r\n {\r\n tmp_JSQR_ContextQueueBeingBuilt = ((sConfigInjected->InjectedNbrOfConversion - 1U));\r\n }\r\n\r\n }\r\n\r\n /* 2. Continue setting of context under definition with parameter */\r\n /* related to each channel: channel rank sequence */\r\n /* Clear the old JSQx bits for the selected rank */\r\n tmp_JSQR_ContextQueueBeingBuilt &= ~ADC_JSQR_RK(ADC_SQR3_SQ10, sConfigInjected->InjectedRank);\r\n\r\n /* Set the JSQx bits for the selected rank */\r\n tmp_JSQR_ContextQueueBeingBuilt |= ADC_JSQR_RK(sConfigInjected->InjectedChannel, sConfigInjected->InjectedRank);\r\n\r\n /* Decrease channel count */\r\n hadc->InjectionConfig.ChannelCount--;\r\n\r\n /* 3. tmp_JSQR_ContextQueueBeingBuilt is fully built for this HAL_ADCEx_InjectedConfigChannel()\r\n call, aggregate the setting to those already built during the previous\r\n HAL_ADCEx_InjectedConfigChannel() calls (for the same context of course) */\r\n hadc->InjectionConfig.ContextQueue |= tmp_JSQR_ContextQueueBeingBuilt;\r\n\r\n /* 4. End of context setting: if this is the last channel set, then write context\r\n into register JSQR and make it enter into queue */\r\n if (hadc->InjectionConfig.ChannelCount == 0U)\r\n {\r\n MODIFY_REG(hadc->Instance->JSQR, ADC_JSQR_FIELDS, hadc->InjectionConfig.ContextQueue);\r\n }\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on injected group: */\r\n /* - Injected context queue: Queue disable (active context is kept) or */\r\n /* enable (context decremented, up to 2 contexts queued) */\r\n /* - Injected discontinuous mode: can be enabled only if auto-injected */\r\n /* mode is disabled. */\r\n if (LL_ADC_INJ_IsConversionOngoing(hadc->Instance) == 0UL)\r\n {\r\n /* If auto-injected mode is disabled: no constraint */\r\n if (sConfigInjected->AutoInjectedConv == DISABLE)\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext) |\r\n ADC_CFGR_INJECT_DISCCONTINUOUS((uint32_t)sConfigInjected->InjectedDiscontinuousConvMode));\r\n }\r\n /* If auto-injected mode is enabled: Injected discontinuous setting is */\r\n /* discarded. */\r\n else\r\n {\r\n MODIFY_REG(hadc->Instance->CFGR,\r\n ADC_CFGR_JQM | ADC_CFGR_JDISCEN,\r\n ADC_CFGR_INJECT_CONTEXT_QUEUE((uint32_t)sConfigInjected->QueueInjectedContext));\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular and injected groups: */\r\n /* - Automatic injected conversion: can be enabled if injected group */\r\n /* external triggers are disabled. */\r\n /* - Channel sampling time */\r\n /* - Channel offset */\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n /* If injected group external triggers are disabled (set to injected */\r\n /* software start): no constraint */\r\n if ((sConfigInjected->ExternalTrigInjecConv == ADC_INJECTED_SOFTWARE_START)\r\n || (sConfigInjected->ExternalTrigInjecConvEdge == ADC_EXTERNALTRIGINJECCONV_EDGE_NONE))\r\n {\r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n SET_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n /* If Automatic injected conversion was intended to be set and could not */\r\n /* due to injected group external triggers enabled, error is reported. */\r\n else\r\n {\r\n if (sConfigInjected->AutoInjectedConv == ENABLE)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JAUTO);\r\n }\r\n }\r\n\r\n if (sConfigInjected->InjecOversamplingMode == ENABLE)\r\n {\r\n assert_param(IS_ADC_OVERSAMPLING_RATIO(sConfigInjected->InjecOversampling.Ratio));\r\n assert_param(IS_ADC_RIGHT_BIT_SHIFT(sConfigInjected->InjecOversampling.RightBitShift));\r\n\r\n /* JOVSE must be reset in case of triggered regular mode */\r\n assert_param(!(READ_BIT(hadc->Instance->CFGR2, ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS) == (ADC_CFGR2_ROVSE | ADC_CFGR2_TROVS)));\r\n\r\n /* Configuration of Injected Oversampler: */\r\n /* - Oversampling Ratio */\r\n /* - Right bit shift */\r\n\r\n /* Enable OverSampling mode */\r\n MODIFY_REG(hadc->Instance->CFGR2,\r\n ADC_CFGR2_JOVSE |\r\n ADC_CFGR2_OVSR |\r\n ADC_CFGR2_OVSS,\r\n ADC_CFGR2_JOVSE |\r\n sConfigInjected->InjecOversampling.Ratio |\r\n sConfigInjected->InjecOversampling.RightBitShift\r\n );\r\n }\r\n else\r\n {\r\n /* Disable Regular OverSampling */\r\n CLEAR_BIT(hadc->Instance->CFGR2, ADC_CFGR2_JOVSE);\r\n }\r\n\r\n /* Manage specific case of sampling time 3.5 cycles replacing 2.5 cyles */\r\n if (sConfigInjected->InjectedSamplingTime == ADC_SAMPLETIME_3CYCLES_5)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfigInjected->InjectedChannel, LL_ADC_SAMPLINGTIME_2CYCLES_5);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_3C5_REPL_2C5);\r\n }\r\n else\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance, sConfigInjected->InjectedChannel, sConfigInjected->InjectedSamplingTime);\r\n\r\n /* Set ADC sampling time common configuration */\r\n LL_ADC_SetSamplingTimeCommonConfig(hadc->Instance, LL_ADC_SAMPLINGTIME_COMMON_DEFAULT);\r\n }\r\n\r\n /* Configure the offset: offset enable/disable, channel, offset value */\r\n\r\n /* Shift the offset with respect to the selected ADC resolution. */\r\n /* Offset has to be left-aligned on bit 11, the LSB (right bits) are set to 0 */\r\n tmpOffsetShifted = ADC_OFFSET_SHIFT_RESOLUTION(hadc, sConfigInjected->InjectedOffset);\r\n\r\n if (sConfigInjected->InjectedOffsetNumber != ADC_OFFSET_NONE)\r\n {\r\n /* Set ADC selected offset number */\r\n LL_ADC_SetOffset(hadc->Instance, sConfigInjected->InjectedOffsetNumber, sConfigInjected->InjectedChannel,\r\n tmpOffsetShifted);\r\n\r\n /* Set ADC selected offset sign & saturation */\r\n LL_ADC_SetOffsetSign(hadc->Instance, sConfigInjected->InjectedOffsetNumber, sConfigInjected->InjectedOffsetSign);\r\n LL_ADC_SetOffsetSaturation(hadc->Instance, sConfigInjected->InjectedOffsetNumber,\r\n (sConfigInjected->InjectedOffsetSaturation == ENABLE) ? LL_ADC_OFFSET_SATURATION_ENABLE : LL_ADC_OFFSET_SATURATION_DISABLE);\r\n }\r\n else\r\n {\r\n /* Scan each offset register to check if the selected channel is targeted. */\r\n /* If this is the case, the corresponding offset number is disabled. */\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_1))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_1, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_2))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_2, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_3))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_3, LL_ADC_OFFSET_DISABLE);\r\n }\r\n if (__LL_ADC_CHANNEL_TO_DECIMAL_NB(LL_ADC_GetOffsetChannel(hadc->Instance, LL_ADC_OFFSET_4))\r\n == __LL_ADC_CHANNEL_TO_DECIMAL_NB(sConfigInjected->InjectedChannel))\r\n {\r\n LL_ADC_SetOffsetState(hadc->Instance, LL_ADC_OFFSET_4, LL_ADC_OFFSET_DISABLE);\r\n }\r\n }\r\n\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Single or differential mode */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n /* Set mode single-ended or differential input of the selected ADC channel */\r\n LL_ADC_SetChannelSingleDiff(hadc->Instance, sConfigInjected->InjectedChannel, sConfigInjected->InjectedSingleDiff);\r\n\r\n /* Configuration of differential mode */\r\n /* Note: ADC channel number masked with value \"0x1F\" to ensure shift value within 32 bits range */\r\n if (sConfigInjected->InjectedSingleDiff == ADC_DIFFERENTIAL_ENDED)\r\n {\r\n /* Set sampling time of the selected ADC channel */\r\n LL_ADC_SetChannelSamplingTime(hadc->Instance,\r\n (uint32_t)(__LL_ADC_DECIMAL_NB_TO_CHANNEL((__LL_ADC_CHANNEL_TO_DECIMAL_NB((uint32_t)sConfigInjected->InjectedChannel)\r\n + 1UL) & 0x1FUL)), sConfigInjected->InjectedSamplingTime);\r\n }\r\n\r\n }\r\n\r\n /* Management of internal measurement channels: Vbat/VrefInt/TempSensor */\r\n /* internal measurement paths enable: If internal channel selected, */\r\n /* enable dedicated internal buffers and path. */\r\n /* Note: these internal measurement paths can be disabled using */\r\n /* HAL_ADC_DeInit(). */\r\n\r\n if (__LL_ADC_IS_CHANNEL_INTERNAL(sConfigInjected->InjectedChannel))\r\n {\r\n tmp_config_internal_channel = LL_ADC_GetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance));\r\n\r\n /* If the requested internal measurement path has already been enabled, */\r\n /* bypass the configuration processing. */\r\n if (((sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC1)\r\n || (sConfigInjected->InjectedChannel == ADC_CHANNEL_TEMPSENSOR_ADC5))\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_TEMPSENSOR) == 0UL))\r\n {\r\n if (ADC_TEMPERATURE_SENSOR_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_TEMPSENSOR | tmp_config_internal_channel);\r\n\r\n /* Delay for temperature sensor stabilization time */\r\n /* Wait loop initialization and execution */\r\n /* Note: Variable divided by 2 to compensate partially */\r\n /* CPU processing cycles, scaling in us split to not */\r\n /* exceed 32 bits register capacity and handle low frequency. */\r\n wait_loop_index = ((LL_ADC_DELAY_TEMPSENSOR_STAB_US / 10UL) * (((SystemCoreClock / (100000UL * 2UL)) + 1UL) + 1UL));\r\n while (wait_loop_index != 0UL)\r\n {\r\n wait_loop_index--;\r\n }\r\n }\r\n }\r\n else if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_VBAT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VBAT) == 0UL))\r\n {\r\n if (ADC_BATTERY_VOLTAGE_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VBAT | tmp_config_internal_channel);\r\n }\r\n }\r\n else if ((sConfigInjected->InjectedChannel == ADC_CHANNEL_VREFINT)\r\n && ((tmp_config_internal_channel & LL_ADC_PATH_INTERNAL_VREFINT) == 0UL))\r\n {\r\n if (ADC_VREFINT_INSTANCE(hadc))\r\n {\r\n LL_ADC_SetCommonPathInternalCh(__LL_ADC_COMMON_INSTANCE(hadc->Instance),\r\n LL_ADC_PATH_INTERNAL_VREFINT | tmp_config_internal_channel);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/**\r\n * @brief Enable ADC multimode and configure multimode parameters\r\n * @note Possibility to update parameters on the fly:\r\n * This function initializes multimode parameters, following\r\n * calls to this function can be used to reconfigure some parameters\r\n * of structure \"ADC_MultiModeTypeDef\" on the fly, without resetting\r\n * the ADCs.\r\n * The setting of these parameters is conditioned to ADC state.\r\n * For parameters constraints, see comments of structure\r\n * \"ADC_MultiModeTypeDef\".\r\n * @note To move back configuration from multimode to single mode, ADC must\r\n * be reset (using function HAL_ADC_Init() ).\r\n * @param hadc Master ADC handle\r\n * @param multimode Structure of ADC multimode configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_MultiModeConfigChannel(ADC_HandleTypeDef *hadc, ADC_MultiModeTypeDef *multimode)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status = HAL_OK;\r\n ADC_Common_TypeDef *tmpADC_Common;\r\n ADC_HandleTypeDef tmphadcSlave;\r\n uint32_t tmphadcSlave_conversion_on_going;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_MULTIMODE_MASTER_INSTANCE(hadc->Instance));\r\n assert_param(IS_ADC_MULTIMODE(multimode->Mode));\r\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n assert_param(IS_ADC_DMA_ACCESS_MULTIMODE(multimode->DMAAccessMode));\r\n assert_param(IS_ADC_SAMPLING_DELAY(multimode->TwoSamplingDelay));\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hadc);\r\n\r\n /* Temporary handle minimum initialization */\r\n __HAL_ADC_RESET_HANDLE_STATE(&tmphadcSlave);\r\n ADC_CLEAR_ERRORCODE(&tmphadcSlave);\r\n\r\n ADC_MULTI_SLAVE(hadc, &tmphadcSlave);\r\n\r\n if (tmphadcSlave.Instance == NULL)\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Parameters update conditioned to ADC state: */\r\n /* Parameters that can be updated when ADC is disabled or enabled without */\r\n /* conversion on going on regular group: */\r\n /* - Multimode DMA configuration */\r\n /* - Multimode DMA mode */\r\n tmphadcSlave_conversion_on_going = LL_ADC_REG_IsConversionOngoing((&tmphadcSlave)->Instance);\r\n if ((LL_ADC_REG_IsConversionOngoing(hadc->Instance) == 0UL)\r\n && (tmphadcSlave_conversion_on_going == 0UL))\r\n {\r\n /* Pointer to the common control register */\r\n tmpADC_Common = __LL_ADC_COMMON_INSTANCE(hadc->Instance);\r\n\r\n /* If multimode is selected, configure all multimode parameters. */\r\n /* Otherwise, reset multimode parameters (can be used in case of */\r\n /* transition from multimode to independent mode). */\r\n if (multimode->Mode != ADC_MODE_INDEPENDENT)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG,\r\n multimode->DMAAccessMode |\r\n ADC_CCR_MULTI_DMACONTREQ((uint32_t)hadc->Init.DMAContinuousRequests));\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n /* Note: Delay range depends on selected resolution: */\r\n /* from 1 to 12 clock cycles for 12 bits */\r\n /* from 1 to 10 clock cycles for 10 bits, */\r\n /* from 1 to 8 clock cycles for 8 bits */\r\n /* from 1 to 6 clock cycles for 6 bits */\r\n /* If a higher delay is selected, it will be clipped to maximum delay */\r\n /* range */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n MODIFY_REG(tmpADC_Common->CCR,\r\n ADC_CCR_DUAL |\r\n ADC_CCR_DELAY,\r\n multimode->Mode |\r\n multimode->TwoSamplingDelay\r\n );\r\n }\r\n }\r\n else /* ADC_MODE_INDEPENDENT */\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_MDMA | ADC_CCR_DMACFG);\r\n\r\n /* Parameters that can be updated only when ADC is disabled: */\r\n /* - Multimode mode selection */\r\n /* - Multimode delay */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(__LL_ADC_COMMON_INSTANCE(hadc->Instance)) == 0UL)\r\n {\r\n CLEAR_BIT(tmpADC_Common->CCR, ADC_CCR_DUAL | ADC_CCR_DELAY);\r\n }\r\n }\r\n }\r\n /* If one of the ADC sharing the same common group is enabled, no update */\r\n /* could be done on neither of the multimode structure parameters. */\r\n else\r\n {\r\n /* Update ADC state machine to error */\r\n SET_BIT(hadc->State, HAL_ADC_STATE_ERROR_CONFIG);\r\n\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hadc);\r\n\r\n /* Return function status */\r\n return tmp_hal_status;\r\n}\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n/**\r\n * @brief Enable Injected Queue\r\n * @note This function resets CFGR register JQDIS bit in order to enable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n CLEAR_BIT(hadc->Instance->CFGR, ADC_CFGR_JQDIS);\r\n\r\n /* Update state, clear previous result related to injected queue overflow */\r\n CLEAR_BIT(hadc->State, HAL_ADC_STATE_INJ_JQOVF);\r\n\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable Injected Queue\r\n * @note This function sets CFGR register JQDIS bit in order to disable the\r\n * Injected Queue. JQDIS can be written only when ADSTART and JDSTART\r\n * are both equal to 0 to ensure that no regular nor injected\r\n * conversion is ongoing.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableInjectedQueue(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n uint32_t tmp_adc_is_conversion_on_going_regular;\r\n uint32_t tmp_adc_is_conversion_on_going_injected;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n tmp_adc_is_conversion_on_going_regular = LL_ADC_REG_IsConversionOngoing(hadc->Instance);\r\n tmp_adc_is_conversion_on_going_injected = LL_ADC_INJ_IsConversionOngoing(hadc->Instance);\r\n\r\n /* Parameter can be set only if no conversion is on-going */\r\n if ((tmp_adc_is_conversion_on_going_regular == 0UL)\r\n && (tmp_adc_is_conversion_on_going_injected == 0UL)\r\n )\r\n {\r\n LL_ADC_INJ_SetQueueMode(hadc->Instance, LL_ADC_INJ_QUEUE_DISABLE);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Disable ADC voltage regulator.\r\n * @note Disabling voltage regulator allows to save power. This operation can\r\n * be carried out only when ADC is disabled.\r\n * @note To enable again the voltage regulator, the user is expected to\r\n * resort to HAL_ADC_Init() API.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_DisableVoltageRegulator(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_DisableInternalRegulator(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @brief Enter ADC deep-power-down mode\r\n * @note This mode is achieved in setting DEEPPWD bit and allows to save power\r\n * in reducing leakage currents. It is particularly interesting before\r\n * entering stop modes.\r\n * @note Setting DEEPPWD automatically clears ADVREGEN bit and disables the\r\n * ADC voltage regulator. This means that this API encompasses\r\n * HAL_ADCEx_DisableVoltageRegulator(). Additionally, the internal\r\n * calibration is lost.\r\n * @note To exit the ADC deep-power-down mode, the user is expected to\r\n * resort to HAL_ADC_Init() API as well as to relaunch a calibration\r\n * with HAL_ADCEx_Calibration_Start() API or to re-apply a previously\r\n * saved calibration factor.\r\n * @param hadc ADC handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_ADCEx_EnterADCDeepPowerDownMode(ADC_HandleTypeDef *hadc)\r\n{\r\n HAL_StatusTypeDef tmp_hal_status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(hadc->Instance));\r\n\r\n /* Setting of this feature is conditioned to ADC state: ADC must be ADC disabled */\r\n if (LL_ADC_IsEnabled(hadc->Instance) == 0UL)\r\n {\r\n LL_ADC_EnableDeepPowerDown(hadc->Instance);\r\n tmp_hal_status = HAL_OK;\r\n }\r\n else\r\n {\r\n tmp_hal_status = HAL_ERROR;\r\n }\r\n\r\n return tmp_hal_status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_ADC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_cortex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_cortex.c\r\n * @author MCD Application Team\r\n * @brief CORTEX HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the CORTEX:\r\n * + Initialization and Configuration functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n\r\n [..]\r\n *** How to configure Interrupts using CORTEX HAL driver ***\r\n ===========================================================\r\n [..]\r\n This section provides functions allowing to configure the NVIC interrupts (IRQ).\r\n The Cortex-M4 exceptions are managed by CMSIS functions.\r\n\r\n (#) Configure the NVIC Priority Grouping using HAL_NVIC_SetPriorityGrouping() function.\r\n (#) Configure the priority of the selected IRQ Channels using HAL_NVIC_SetPriority().\r\n (#) Enable the selected IRQ Channels using HAL_NVIC_EnableIRQ().\r\n\r\n -@- When the NVIC_PRIORITYGROUP_0 is selected, IRQ pre-emption is no more possible.\r\n The pending IRQ priority will be managed only by the sub priority.\r\n\r\n -@- IRQ priority order (sorted by highest to lowest priority):\r\n (+@) Lowest pre-emption priority\r\n (+@) Lowest sub priority\r\n (+@) Lowest hardware priority (IRQ number)\r\n\r\n [..]\r\n *** How to configure SysTick using CORTEX HAL driver ***\r\n ========================================================\r\n [..]\r\n Setup SysTick Timer for time base.\r\n\r\n (+) The HAL_SYSTICK_Config() function calls the SysTick_Config() function which\r\n is a CMSIS function that:\r\n (++) Configures the SysTick Reload register with value passed as function parameter.\r\n (++) Configures the SysTick IRQ priority to the lowest value (0x0F).\r\n (++) Resets the SysTick Counter register.\r\n (++) Configures the SysTick Counter clock source to be Core Clock Source (HCLK).\r\n (++) Enables the SysTick Interrupt.\r\n (++) Starts the SysTick Counter.\r\n\r\n (+) You can change the SysTick Clock source to be HCLK_Div8 by calling the macro\r\n __HAL_CORTEX_SYSTICKCLK_CONFIG(SYSTICK_CLKSOURCE_HCLK_DIV8) just after the\r\n HAL_SYSTICK_Config() function call. The __HAL_CORTEX_SYSTICKCLK_CONFIG() macro is defined\r\n inside the stm32g4xx_hal_cortex.h file.\r\n\r\n (+) You can change the SysTick IRQ priority by calling the\r\n HAL_NVIC_SetPriority(SysTick_IRQn,...) function just after the HAL_SYSTICK_Config() function\r\n call. The HAL_NVIC_SetPriority() call the NVIC_SetPriority() function which is a CMSIS function.\r\n\r\n (+) To adjust the SysTick time base, use the following formula:\r\n\r\n Reload Value = SysTick Counter Clock (Hz) x Desired Time base (s)\r\n (++) Reload Value is the parameter to be passed for HAL_SYSTICK_Config() function\r\n (++) Reload Value should not exceed 0xFFFFFF\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n\r\n The table below gives the allowed values of the pre-emption priority and subpriority according\r\n to the Priority Grouping configuration performed by HAL_NVIC_SetPriorityGrouping() function.\r\n \r\n ==========================================================================================================================\r\n NVIC_PriorityGroup | NVIC_IRQChannelPreemptionPriority | NVIC_IRQChannelSubPriority | Description\r\n ==========================================================================================================================\r\n NVIC_PRIORITYGROUP_0 | 0 | 0-15 | 0 bit for pre-emption priority\r\n | | | 4 bits for subpriority\r\n --------------------------------------------------------------------------------------------------------------------------\r\n NVIC_PRIORITYGROUP_1 | 0-1 | 0-7 | 1 bit for pre-emption priority\r\n | | | 3 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_2 | 0-3 | 0-3 | 2 bits for pre-emption priority\r\n | | | 2 bits for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_3 | 0-7 | 0-1 | 3 bits for pre-emption priority\r\n | | | 1 bit for subpriority\r\n -------------------------------------------------------------------------------------------------------------------------- \r\n NVIC_PRIORITYGROUP_4 | 0-15 | 0 | 4 bits for pre-emption priority\r\n | | | 0 bit for subpriority \r\n ==========================================================================================================================\r\n\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup CORTEX\r\n * @{\r\n */\r\n\r\n#ifdef HAL_CORTEX_MODULE_ENABLED\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup CORTEX_Exported_Functions\r\n * @{\r\n */\r\n\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group1\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and Configuration functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides the CORTEX HAL driver functions allowing to configure Interrupts\r\n SysTick functionalities\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Set the priority grouping field (pre-emption priority and subpriority)\r\n * using the required unlock sequence.\r\n * @param PriorityGroup: The priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @note When the NVIC_PriorityGroup_0 is selected, IRQ pre-emption is no more possible.\r\n * The pending IRQ priority will be managed only by the subpriority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriorityGrouping(uint32_t PriorityGroup)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n\r\n /* Set the PRIGROUP[10:8] bits according to the PriorityGroup parameter value */\r\n NVIC_SetPriorityGrouping(PriorityGroup);\r\n}\r\n\r\n/**\r\n * @brief Set the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PreemptPriority: The pre-emption priority for the IRQn channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority\r\n * @param SubPriority: the subpriority level for the IRQ channel.\r\n * This parameter can be a value between 0 and 15\r\n * A lower priority value indicates a higher priority.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPriority(IRQn_Type IRQn, uint32_t PreemptPriority, uint32_t SubPriority)\r\n{\r\n uint32_t prioritygroup;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_SUB_PRIORITY(SubPriority));\r\n assert_param(IS_NVIC_PREEMPTION_PRIORITY(PreemptPriority));\r\n\r\n prioritygroup = NVIC_GetPriorityGrouping();\r\n\r\n NVIC_SetPriority(IRQn, NVIC_EncodePriority(prioritygroup, PreemptPriority, SubPriority));\r\n}\r\n\r\n/**\r\n * @brief Enable a device specific interrupt in the NVIC interrupt controller.\r\n * @note To configure interrupts priority correctly, the NVIC_PriorityGroupConfig()\r\n * function should be called before.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_EnableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Enable interrupt */\r\n NVIC_EnableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Disable a device specific interrupt in the NVIC interrupt controller.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_DisableIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Disable interrupt */\r\n NVIC_DisableIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Initiate a system reset request to reset the MCU.\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SystemReset(void)\r\n{\r\n /* System Reset */\r\n NVIC_SystemReset();\r\n}\r\n\r\n/**\r\n * @brief Initialize the System Timer with interrupt enabled and start the System Tick Timer (SysTick): \r\n * Counter is in free running mode to generate periodic interrupts.\r\n * @param TicksNumb: Specifies the ticks Number of ticks between two interrupts.\r\n * @retval status: - 0 Function succeeded.\r\n * - 1 Function failed.\r\n */\r\nuint32_t HAL_SYSTICK_Config(uint32_t TicksNumb)\r\n{\r\n return SysTick_Config(TicksNumb);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup CORTEX_Exported_Functions_Group2\r\n * @brief Cortex control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the CORTEX\r\n (NVIC, SYSTICK, MPU) functionalities.\r\n\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the priority grouping field from the NVIC Interrupt Controller.\r\n * @retval Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field)\r\n */\r\nuint32_t HAL_NVIC_GetPriorityGrouping(void)\r\n{\r\n /* Get the PRIGROUP[10:8] field value */\r\n return NVIC_GetPriorityGrouping();\r\n}\r\n\r\n/**\r\n * @brief Get the priority of an interrupt.\r\n * @param IRQn: External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @param PriorityGroup: the priority grouping bits length.\r\n * This parameter can be one of the following values:\r\n * @arg NVIC_PRIORITYGROUP_0: 0 bit for pre-emption priority,\r\n * 4 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_1: 1 bit for pre-emption priority,\r\n * 3 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_2: 2 bits for pre-emption priority,\r\n * 2 bits for subpriority\r\n * @arg NVIC_PRIORITYGROUP_3: 3 bits for pre-emption priority,\r\n * 1 bit for subpriority\r\n * @arg NVIC_PRIORITYGROUP_4: 4 bits for pre-emption priority,\r\n * 0 bit for subpriority\r\n * @param pPreemptPriority: Pointer on the Preemptive priority value (starting from 0).\r\n * @param pSubPriority: Pointer on the Subpriority value (starting from 0).\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_GetPriority(IRQn_Type IRQn, uint32_t PriorityGroup, uint32_t *pPreemptPriority, uint32_t *pSubPriority)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_PRIORITY_GROUP(PriorityGroup));\r\n /* Get priority for Cortex-M system or device specific interrupts */\r\n NVIC_DecodePriority(NVIC_GetPriority(IRQn), PriorityGroup, pPreemptPriority, pSubPriority);\r\n}\r\n\r\n/**\r\n * @brief Set Pending bit of an external interrupt.\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_SetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Set interrupt pending */\r\n NVIC_SetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get Pending Interrupt (read the pending register in the NVIC\r\n * and return the pending bit for the specified interrupt).\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Return 1 if pending else 0 */\r\n return NVIC_GetPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Clear the pending bit of an external interrupt.\r\n * @param IRQn External interrupt number.\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval None\r\n */\r\nvoid HAL_NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_NVIC_DEVICE_IRQ(IRQn));\r\n \r\n /* Clear pending interrupt */\r\n NVIC_ClearPendingIRQ(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Get active interrupt (read the active register in NVIC and return the active bit).\r\n * @param IRQn External interrupt number\r\n * This parameter can be an enumerator of IRQn_Type enumeration\r\n * (For the complete STM32 Devices IRQ Channels list, please refer to the appropriate CMSIS device file (stm32g4xxxx.h))\r\n * @retval status: - 0 Interrupt status is not pending.\r\n * - 1 Interrupt status is pending.\r\n */\r\nuint32_t HAL_NVIC_GetActive(IRQn_Type IRQn)\r\n{\r\n /* Return 1 if active else 0 */\r\n return NVIC_GetActive(IRQn);\r\n}\r\n\r\n/**\r\n * @brief Configure the SysTick clock source.\r\n * @param CLKSource: specifies the SysTick clock source.\r\n * This parameter can be one of the following values:\r\n * @arg SYSTICK_CLKSOURCE_HCLK_DIV8: AHB clock divided by 8 selected as SysTick clock source.\r\n * @arg SYSTICK_CLKSOURCE_HCLK: AHB clock selected as SysTick clock source.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_CLKSourceConfig(uint32_t CLKSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_SYSTICK_CLK_SOURCE(CLKSource));\r\n if (CLKSource == SYSTICK_CLKSOURCE_HCLK)\r\n {\r\n SysTick->CTRL |= SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n else\r\n {\r\n SysTick->CTRL &= ~SYSTICK_CLKSOURCE_HCLK;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle SYSTICK interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_SYSTICK_IRQHandler(void)\r\n{\r\n HAL_SYSTICK_Callback();\r\n}\r\n\r\n/**\r\n * @brief SYSTICK callback.\r\n * @retval None\r\n */\r\n__weak void HAL_SYSTICK_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_SYSTICK_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (__MPU_PRESENT == 1)\r\n/**\r\n * @brief Enable the MPU.\r\n * @param MPU_Control: Specifies the control mode of the MPU during hard fault, \r\n * NMI, FAULTMASK and privileged accessto the default memory \r\n * This parameter can be one of the following values:\r\n * @arg MPU_HFNMI_PRIVDEF_NONE\r\n * @arg MPU_HARDFAULT_NMI\r\n * @arg MPU_PRIVILEGED_DEFAULT\r\n * @arg MPU_HFNMI_PRIVDEF\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Enable(uint32_t MPU_Control)\r\n{\r\n /* Enable the MPU */\r\n MPU->CTRL = (MPU_Control | MPU_CTRL_ENABLE_Msk);\r\n\r\n /* Ensure MPU setting take effects */\r\n __DSB();\r\n __ISB();\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable the MPU.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_Disable(void)\r\n{\r\n /* Make sure outstanding transfers are done */\r\n __DMB();\r\n\r\n /* Disable the MPU and clear the control register*/\r\n MPU->CTRL = 0;\r\n}\r\n\r\n\r\n/**\r\n * @brief Initialize and configure the Region and the memory to be protected.\r\n * @param MPU_Init: Pointer to a MPU_Region_InitTypeDef structure that contains\r\n * the initialization and configuration information.\r\n * @retval None\r\n */\r\nvoid HAL_MPU_ConfigRegion(MPU_Region_InitTypeDef *MPU_Init)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_MPU_REGION_NUMBER(MPU_Init->Number));\r\n assert_param(IS_MPU_REGION_ENABLE(MPU_Init->Enable));\r\n\r\n /* Set the Region number */\r\n MPU->RNR = MPU_Init->Number;\r\n\r\n if ((MPU_Init->Enable) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_MPU_INSTRUCTION_ACCESS(MPU_Init->DisableExec));\r\n assert_param(IS_MPU_REGION_PERMISSION_ATTRIBUTE(MPU_Init->AccessPermission));\r\n assert_param(IS_MPU_TEX_LEVEL(MPU_Init->TypeExtField));\r\n assert_param(IS_MPU_ACCESS_SHAREABLE(MPU_Init->IsShareable));\r\n assert_param(IS_MPU_ACCESS_CACHEABLE(MPU_Init->IsCacheable));\r\n assert_param(IS_MPU_ACCESS_BUFFERABLE(MPU_Init->IsBufferable));\r\n assert_param(IS_MPU_SUB_REGION_DISABLE(MPU_Init->SubRegionDisable));\r\n assert_param(IS_MPU_REGION_SIZE(MPU_Init->Size));\r\n\r\n MPU->RBAR = MPU_Init->BaseAddress;\r\n MPU->RASR = ((uint32_t)MPU_Init->DisableExec << MPU_RASR_XN_Pos) |\r\n ((uint32_t)MPU_Init->AccessPermission << MPU_RASR_AP_Pos) |\r\n ((uint32_t)MPU_Init->TypeExtField << MPU_RASR_TEX_Pos) |\r\n ((uint32_t)MPU_Init->IsShareable << MPU_RASR_S_Pos) |\r\n ((uint32_t)MPU_Init->IsCacheable << MPU_RASR_C_Pos) |\r\n ((uint32_t)MPU_Init->IsBufferable << MPU_RASR_B_Pos) |\r\n ((uint32_t)MPU_Init->SubRegionDisable << MPU_RASR_SRD_Pos) |\r\n ((uint32_t)MPU_Init->Size << MPU_RASR_SIZE_Pos) |\r\n ((uint32_t)MPU_Init->Enable << MPU_RASR_ENABLE_Pos);\r\n }\r\n else\r\n {\r\n MPU->RBAR = 0x00;\r\n MPU->RASR = 0x00;\r\n }\r\n}\r\n#endif /* __MPU_PRESENT */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_CORTEX_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac.c\r\n * @author MCD Application Team\r\n * @brief DAC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Digital to Analog Converter (DAC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral Control functions\r\n * + Peripheral State and Errors functions\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### DAC Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n *** DAC Channels ***\r\n ====================\r\n [..]\r\n STM32G4 devices integrate up to seven 12-bit Digital Analog Converters,\r\n up to six of them grouped by pair forming a DAC instance.\r\n\r\n The 2 converters of an single instance (i.e. channel1 & channel2)\r\n can be used independently or simultaneously (dual mode):\r\n (#) DAC channel1 with DAC_OUT1 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n (#) DAC channel2 with DAC_OUT2 as output (not for all) or connected to on-chip\r\n peripherals (ex. comparators, operational amplifier).\r\n Note: when an instance only includes one converter, only independent mode is\r\n supported by this converter.\r\n\r\n STM32G4 instances & converters availability and output PIO mapping (DAC_OUTx):\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | YES | YES | YES | YES\r\n | DAC_OUT1 | PA4 | PA6 | - | -\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | YES | NO | YES | YES\r\n | DAC_OUT2 | PA5 | - | - | -\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** DAC Triggers ***\r\n ====================\r\n [..]\r\n Digital to Analog conversion can be non-triggered using DAC_TRIGGER_NONE\r\n and DAC_OUT1/DAC_OUT2 is available once writing to DHRx register.\r\n [..]\r\n Digital to Analog conversion can be triggered by:\r\n (#) External event: EXTI Line 9 (any GPIOx_PIN_9) using DAC_TRIGGER_EXT_IT9.\r\n The used pin (GPIOx_PIN_9) must be configured in input mode.\r\n\r\n (#) Timers TRGO: TIM1, TIM2, TIM3, TIM4, TIM6, TIM7, TIM8 and TIM15\r\n (DAC_TRIGGER_T2_TRGO, DAC_TRIGGER_T3_TRGO...)\r\n\r\n (#) Software using DAC_TRIGGER_SOFTWARE\r\n\r\n (#) HRTimer TRGO: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_TRG01, DAC_TRIGGER_HRTIM_TRG02...)\r\n\r\n [..]\r\n Specific triggers for sawtooth generation:\r\n (#) External event: EXTI Line 10 (any GPIOx_PIN_10) using DAC_TRIGGER_EXT_IT10.\r\n The used pin (GPIOx_PIN_10) must be configured in input mode.\r\n\r\n (#) HRTimer Step & Reset: HRTIM1 (1)\r\n (DAC_TRIGGER_HRTIM_RST_TRG1, DAC_TRIGGER_HRTIM_STEP_TRG1...)\r\n\r\n Note: On this STM32 series, parameter only available if HRTIM feature is\r\n supported (refer to device datasheet for supported features list)\r\n\r\n *** DAC Buffer mode feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel integrates an output buffer that can be used to\r\n reduce the output impedance, and to drive external loads directly\r\n without having to add an external operational amplifier.\r\n To enable, the output buffer use\r\n sConfig.DAC_OutputBuffer = DAC_OUTPUTBUFFER_ENABLE;\r\n [..]\r\n (@) Refer to the device datasheet for more details about output\r\n impedance value with and without output buffer.\r\n\r\n *** DAC connect feature ***\r\n ===============================\r\n [..]\r\n Each DAC channel can be connected internally.\r\n To connect, use\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_INTERNAL;\r\n or\r\n sConfig.DAC_ConnectOnChipPeripheral = DAC_CHIPCONNECT_BOTH;\r\n\r\n *** GPIO configurations guidelines ***\r\n =====================\r\n [..]\r\n When a DAC channel is used (ex channel1 on PA4) and the other is not\r\n (ex channel2 on PA5 is configured in Analog and disabled).\r\n Channel1 may disturb channel2 as coupling effect.\r\n Note that there is no coupling on channel2 as soon as channel2 is turned on.\r\n Coupling on adjacent channel could be avoided as follows:\r\n when unused PA5 is configured as INPUT PULL-UP or DOWN.\r\n PA5 is configured in ANALOG just before it is turned on.\r\n\r\n *** DAC Sample and Hold feature ***\r\n ========================\r\n [..]\r\n For each converter, 2 modes are supported: normal mode and\r\n \"sample and hold\" mode (i.e. low power mode).\r\n In the sample and hold mode, the DAC core converts data, then holds the\r\n converted voltage on a capacitor. When not converting, the DAC cores and\r\n buffer are completely turned off between samples and the DAC output is\r\n tri-stated, therefore reducing the overall power consumption. A new\r\n stabilization period is needed before each new conversion.\r\n\r\n The sample and hold allow setting internal or external voltage @\r\n low power consumption cost (output value can be at any given rate either\r\n by CPU or DMA).\r\n\r\n The Sample and hold block and registers uses either LSI & run in\r\n several power modes: run mode, sleep mode, low power run, low power sleep\r\n mode & stop1 mode.\r\n\r\n Low power stop1 mode allows only static conversion.\r\n\r\n To enable Sample and Hold mode\r\n Enable LSI using HAL_RCC_OscConfig with RCC_OSCILLATORTYPE_LSI &\r\n RCC_LSI_ON parameters.\r\n\r\n Use DAC_InitStructure.DAC_SampleAndHold = DAC_SAMPLEANDHOLD_ENABLE;\r\n & DAC_ChannelConfTypeDef.DAC_SampleAndHoldConfig.DAC_SampleTime,\r\n DAC_HoldTime & DAC_RefreshTime;\r\n\r\n *** DAC calibration feature ***\r\n ===================================\r\n [..]\r\n (#) The 2 converters (channel1 & channel2) provide calibration capabilities.\r\n (++) Calibration aims at correcting some offset of output buffer.\r\n (++) The DAC uses either factory calibration settings OR user defined\r\n calibration (trimming) settings (i.e. trimming mode).\r\n (++) The user defined settings can be figured out using self calibration\r\n handled by HAL_DACEx_SelfCalibrate.\r\n (++) HAL_DACEx_SelfCalibrate:\r\n (+++) Runs automatically the calibration.\r\n (+++) Enables the user trimming mode\r\n (+++) Updates a structure with trimming values with fresh calibration\r\n results.\r\n The user may store the calibration results for larger\r\n (ex monitoring the trimming as a function of temperature\r\n for instance)\r\n\r\n *** DAC wave generation feature ***\r\n ===================================\r\n [..]\r\n Both DAC channels can be used to generate\r\n (#) Noise wave\r\n (#) Triangle wave\r\n (#) Sawtooth wave\r\n\r\n *** DAC data format ***\r\n =======================\r\n [..]\r\n The DAC data format can be:\r\n (#) 8-bit right alignment using DAC_ALIGN_8B_R\r\n (#) 12-bit left alignment using DAC_ALIGN_12B_L\r\n (#) 12-bit right alignment using DAC_ALIGN_12B_R\r\n\r\n *** DAC data value to voltage correspondence ***\r\n ================================================\r\n [..]\r\n The analog output voltage on each DAC channel pin is determined\r\n by the following equation:\r\n [..]\r\n DAC_OUTx = VREF+ * DOR / 4095\r\n (+) with DOR is the Data Output Register\r\n [..]\r\n VREF+ is the input voltage reference (refer to the device datasheet)\r\n [..]\r\n e.g. To set DAC_OUT1 to 0.7V, use\r\n (+) Assuming that VREF+ = 3.3V, DAC_OUT1 = (3.3 * 868) / 4095 = 0.7V\r\n\r\n *** DMA requests ***\r\n =====================\r\n [..]\r\n A DMAMUX request can be generated when an external trigger (but not a software trigger)\r\n occurs if DMAMUX requests are enabled using HAL_DAC_Start_DMA().\r\n DMAMUX requests are mapped as following:\r\n ----------------------------------------------------------------------------\r\n | DAC1 | DAC2 | DAC3 | DAC4 |\r\n ----------------------------------------------------------------------------\r\n Channel 1 | | 6 | 41 | 102 | 104\r\n ----------------------------------------------------------------------------\r\n Channel 2 | | 7 | - | 103 | 105\r\n ----------------------------------------------------------------------------\r\n Note: On this STM32 series, all devices do not include each DAC instances listed\r\n above. Refer to device datasheet for DACx instance availability.\r\n\r\n *** High frequency interface mode ***\r\n =====================================\r\n [..]\r\n The high frequency interface informs DAC instance about the bus frequency in use.\r\n It is mandatory information for DAC (as internal timing of DAC is bus frequency dependent)\r\n provided thanks to parameter DAC_HighFrequency handled in HAL_DAC_ConfigChannel () function.\r\n Use of DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC value of DAC_HighFrequency is recommended\r\n function figured out the correct setting.\r\n The high frequency mode is same for all converters of a same DAC instance. Either same\r\n parameter DAC_HighFrequency is used for all DAC converters or again self\r\n DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC detection parameter.\r\n\r\n [..]\r\n (@) For Dual mode and specific signal (Sawtooth, triangle and noise) generation\r\n please refer to Extended Features Driver description\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (+) DAC APB clock must be enabled to get write access to DAC\r\n registers using HAL_DAC_Init()\r\n (+) If available & needed, configure DAC_OUTx (DAC_OUT1, DAC_OUT2) in analog mode.\r\n (+) Configure the DAC channel using HAL_DAC_ConfigChannel() function.\r\n (+) Enable the DAC channel using HAL_DAC_Start() or HAL_DAC_Start_DMA() functions.\r\n\r\n *** Calibration mode IO operation ***\r\n ======================================\r\n [..]\r\n (+) Retrieve the factory trimming (calibration settings) using HAL_DACEx_GetTrimOffset()\r\n (+) Run the calibration using HAL_DACEx_SelfCalibrate()\r\n (+) Update the trimming while DAC running using HAL_DACEx_SetUserTrimming()\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start()\r\n (+) To read the DAC last data output value, use the HAL_DAC_GetValue() function.\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop()\r\n\r\n *** DMA mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Start the DAC peripheral using HAL_DAC_Start_DMA(), at this stage the user specify the length\r\n of data to be transferred at each end of conversion\r\n First issued trigger will start the conversion of the value previously set by HAL_DAC_SetValue().\r\n (+) At the middle of data transfer HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvHalfCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) At The end of data transfer HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_ConvCpltCallbackCh1() or HAL_DACEx_ConvHalfCpltCallbackCh2()\r\n (+) In case of transfer Error, HAL_DAC_ErrorCallbackCh1() function is executed and user can\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1\r\n (+) In case of DMA underrun, DAC interruption triggers and execute internal function HAL_DAC_IRQHandler.\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2()\r\n function is executed and user can add his own code by customization of function pointer\r\n HAL_DAC_DMAUnderrunCallbackCh1() or HAL_DACEx_DMAUnderrunCallbackCh2() and\r\n add his own code by customization of function pointer HAL_DAC_ErrorCallbackCh1()\r\n (+) Stop the DAC peripheral using HAL_DAC_Stop_DMA()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n [..]\r\n The compilation define USE_HAL_DAC_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n Use Functions HAL_DAC_RegisterCallback() to register a user callback,\r\n it allows to register following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n This function takes as parameters the HAL peripheral handle, the Callback ID\r\n and a pointer to the user callback function.\r\n\r\n Use function HAL_DAC_UnRegisterCallback() to reset a callback to the default\r\n weak (surcharged) function. It allows to reset following callbacks:\r\n (+) ConvCpltCallbackCh1 : callback when a half transfer is completed on Ch1.\r\n (+) ConvHalfCpltCallbackCh1 : callback when a transfer is completed on Ch1.\r\n (+) ErrorCallbackCh1 : callback when an error occurs on Ch1.\r\n (+) DMAUnderrunCallbackCh1 : callback when an underrun error occurs on Ch1.\r\n (+) ConvCpltCallbackCh2 : callback when a half transfer is completed on Ch2.\r\n (+) ConvHalfCpltCallbackCh2 : callback when a transfer is completed on Ch2.\r\n (+) ErrorCallbackCh2 : callback when an error occurs on Ch2.\r\n (+) DMAUnderrunCallbackCh2 : callback when an underrun error occurs on Ch2.\r\n (+) MspInitCallback : DAC MspInit.\r\n (+) MspDeInitCallback : DAC MspdeInit.\r\n (+) All Callbacks\r\n This function) takes as parameters the HAL peripheral handle and the Callback ID.\r\n\r\n By default, after the HAL_DAC_Init and if the state is HAL_DAC_STATE_RESET\r\n all callbacks are reset to the corresponding legacy weak (surcharged) functions.\r\n Exception done for MspInit and MspDeInit callbacks that are respectively\r\n reset to the legacy weak (surcharged) functions in the HAL_DAC_Init\r\n and HAL_DAC_DeInit only when these callbacks are null (not registered beforehand).\r\n If not, MspInit or MspDeInit are not null, the HAL_DAC_Init and HAL_DAC_DeInit\r\n keep and use the user MspInit/MspDeInit callbacks (registered beforehand)\r\n\r\n Callbacks can be registered/unregistered in READY state only.\r\n Exception done for MspInit/MspDeInit callbacks that can be registered/unregistered\r\n in READY or RESET state, thus registered (user) MspInit/DeInit callbacks can be used\r\n during the Init/DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_DAC_RegisterCallback before calling HAL_DAC_DeInit\r\n or HAL_DAC_Init function.\r\n\r\n When The compilation define USE_HAL_DAC_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registering feature is not available\r\n and weak (surcharged) callbacks are used.\r\n\r\n *** DAC HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of most used macros in DAC HAL driver.\r\n\r\n (+) __HAL_DAC_ENABLE : Enable the DAC peripheral\r\n (+) __HAL_DAC_DISABLE : Disable the DAC peripheral\r\n (+) __HAL_DAC_CLEAR_FLAG: Clear the DAC's pending flags\r\n (+) __HAL_DAC_GET_FLAG: Get the selected DAC's flag status\r\n\r\n [..]\r\n (@) You can refer to the DAC HAL driver header file for more useful macros\r\n\r\n@endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DAC DAC\r\n * @brief DAC driver modules\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup DAC_Private_Constants DAC Private Constants\r\n * @{\r\n */\r\n#define TIMEOUT_DAC_CALIBCONFIG 1U /* 1 ms */\r\n#define HFSEL_ENABLE_THRESHOLD_80MHZ 80000000U /* 80 MHz */\r\n#define HFSEL_ENABLE_THRESHOLD_160MHZ 160000000U /* 160 MHz */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup DAC_Exported_Functions DAC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Initialize and configure the DAC.\r\n (+) De-initialize the DAC.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DAC peripheral according to the specified parameters\r\n * in the DAC_InitStruct and initialize the associated handle.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Init(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check DAC handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the DAC Callback settings */\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n if (hdac->MspInitCallback == NULL)\r\n {\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n }\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdac->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n /* Init the low level hardware */\r\n hdac->MspInitCallback(hdac);\r\n#else\r\n /* Init the low level hardware */\r\n HAL_DAC_MspInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Initialize the DAC state*/\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Deinitialize the DAC peripheral registers to their default reset values.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_DeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check DAC handle */\r\n if (hdac == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALL_INSTANCE(hdac->Instance));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n if (hdac->MspDeInitCallback == NULL)\r\n {\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n hdac->MspDeInitCallback(hdac);\r\n#else\r\n /* DeInit the low level hardware */\r\n HAL_DAC_MspDeInit(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n /* Set DAC error code to none */\r\n hdac->ErrorCode = HAL_DAC_ERROR_NONE;\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DAC MSP.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_MspDeInit(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group2 IO operation functions\r\n * @brief IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IO operation functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (Channel & 0x10UL)))\r\n {\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Start_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n\r\n /* Case of use of channel 1 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R1;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L1;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R1;\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n\r\n /* Case of use of channel 2 */\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12R2;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12L2;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R2 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8R2;\r\n break;\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n\r\n /* Enable the DMA channel */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, Channel);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_Stop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n hdac->Instance->CR &= ~(DAC_CR_DMAEN1 << (Channel & 0x10UL));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, Channel);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n\r\n else /* Channel2 is used for */\r\n {\r\n /* Disable the DMA channel */\r\n (void)HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handles DAC interrupt request\r\n * This function uses the interruption of DMA\r\n * underrun.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\nvoid HAL_DAC_IRQHandler(DAC_HandleTypeDef *hdac)\r\n{\r\n if (__HAL_DAC_GET_IT_SOURCE(hdac, DAC_IT_DMAUDR1))\r\n {\r\n /* Check underrun flag of DAC channel 1 */\r\n if (__HAL_DAC_GET_FLAG(hdac, DAC_FLAG_DMAUDR1))\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel1 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH1);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR1);\r\n\r\n /* Disable the selected DAC channel1 DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_DMAUnderrunCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n\r\n if (__HAL_DAC_GET_IT_SOURCE(hdac, DAC_IT_DMAUDR2))\r\n {\r\n /* Check underrun flag of DAC channel 2 */\r\n if (__HAL_DAC_GET_FLAG(hdac, DAC_FLAG_DMAUDR2))\r\n {\r\n /* Change DAC state to error state */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n\r\n /* Set DAC error code to channel2 DMA underrun error */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_DMAUNDERRUNCH2);\r\n\r\n /* Clear the underrun flag */\r\n __HAL_DAC_CLEAR_FLAG(hdac, DAC_FLAG_DMAUDR2);\r\n\r\n /* Disable the selected DAC channel2 DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n\r\n /* Error callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->DMAUnderrunCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_DMAUnderrunCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n }\r\n }\r\n\r\n}\r\n\r\n/**\r\n * @brief Set the specified data holding register value for DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Alignment Specifies the data alignment.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data Data to be loaded in the selected data holding register.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_SetValue(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Alignment, uint32_t Data)\r\n{\r\n __IO uint32_t tmp = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n /* In case DMA Double data mode is activated, DATA range is almost full uin32_t one: no check */\r\n if ((hdac->Instance->MCR & (DAC_MCR_DMADOUBLE1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n assert_param(IS_DAC_DATA(Data));\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n tmp += DAC_DHR12R1_ALIGNMENT(Alignment);\r\n }\r\n\r\n else\r\n {\r\n tmp += DAC_DHR12R2_ALIGNMENT(Alignment);\r\n }\r\n\r\n\r\n /* Set the DAC channel selected data holding register */\r\n *(__IO uint32_t *) tmp = Data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel1\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ConvHalfCpltCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ConvHalfCpltCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_ErrorCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_ErrorCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for channel1.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DAC_DMAUnderrunCallbackCh1(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DAC_DMAUnderrunCallbackCh1 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure channels.\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Returns the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DAC_GetValue(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n uint32_t result;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n result = hdac->Instance->DOR1;\r\n }\r\n\r\n else\r\n {\r\n result = hdac->Instance->DOR2;\r\n }\r\n\r\n /* Returns the DAC channel data output register value */\r\n return result;\r\n}\r\n\r\n/**\r\n * @brief Configures the selected DAC channel.\r\n * @note By calling this function, the high frequency interface mode (HFSEL bits)\r\n * will be set. This parameter scope is the DAC instance. As the function\r\n * is called for each channel, the @ref DAC_HighFrequency of @arg sConfig\r\n * must be the same at each call.\r\n * (or DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC self detect).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_ConfigChannel(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n uint32_t tmpreg1;\r\n uint32_t tmpreg2;\r\n uint32_t tickstart;\r\n uint32_t hclkfreq;\r\n uint32_t connectOnChip;\r\n\r\n /* Check the DAC parameters */\r\n assert_param(IS_DAC_HIGH_FREQUENCY_MODE(sConfig->DAC_HighFrequency));\r\n assert_param(IS_DAC_TRIGGER(hdac->Instance, sConfig->DAC_Trigger));\r\n assert_param(IS_DAC_TRIGGER(hdac->Instance, sConfig->DAC_Trigger2));\r\n assert_param(IS_DAC_OUTPUT_BUFFER_STATE(sConfig->DAC_OutputBuffer));\r\n assert_param(IS_DAC_CHIP_CONNECTION(sConfig->DAC_ConnectOnChipPeripheral));\r\n assert_param(IS_DAC_TRIMMING(sConfig->DAC_UserTrimming));\r\n if ((sConfig->DAC_UserTrimming) == DAC_TRIMMING_USER)\r\n {\r\n assert_param(IS_DAC_TRIMMINGVALUE(sConfig->DAC_TrimmingValue));\r\n }\r\n assert_param(IS_DAC_SAMPLEANDHOLD(sConfig->DAC_SampleAndHold));\r\n if ((sConfig->DAC_SampleAndHold) == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n assert_param(IS_DAC_SAMPLETIME(sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime));\r\n assert_param(IS_DAC_HOLDTIME(sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime));\r\n assert_param(IS_DAC_REFRESHTIME(sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime));\r\n }\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_DMADoubleDataMode));\r\n assert_param(IS_FUNCTIONAL_STATE(sConfig->DAC_SignedFormat));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Sample and hold configuration */\r\n if (sConfig->DAC_SampleAndHold == DAC_SAMPLEANDHOLD_ENABLE)\r\n {\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* SHSR1 can be written when BWST1 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST1) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n HAL_Delay(1);\r\n hdac->Instance->SHSR1 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n else /* Channel 2 */\r\n {\r\n /* SHSR2 can be written when BWST2 is cleared */\r\n while (((hdac->Instance->SR) & DAC_SR_BWST2) != 0UL)\r\n {\r\n /* Check for the Timeout */\r\n if ((HAL_GetTick() - tickstart) > TIMEOUT_DAC_CALIBCONFIG)\r\n {\r\n /* Update error code */\r\n SET_BIT(hdac->ErrorCode, HAL_DAC_ERROR_TIMEOUT);\r\n\r\n /* Change the DMA state */\r\n hdac->State = HAL_DAC_STATE_TIMEOUT;\r\n\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n HAL_Delay(1U);\r\n hdac->Instance->SHSR2 = sConfig->DAC_SampleAndHoldConfig.DAC_SampleTime;\r\n }\r\n\r\n\r\n /* HoldTime */\r\n MODIFY_REG(hdac->Instance->SHHR, DAC_SHHR_THOLD1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_HoldTime) << (Channel & 0x10UL));\r\n /* RefreshTime */\r\n MODIFY_REG(hdac->Instance->SHRR, DAC_SHRR_TREFRESH1 << (Channel & 0x10UL),\r\n (sConfig->DAC_SampleAndHoldConfig.DAC_RefreshTime) << (Channel & 0x10UL));\r\n }\r\n\r\n if (sConfig->DAC_UserTrimming == DAC_TRIMMING_USER)\r\n /* USER TRIMMING */\r\n {\r\n /* Get the DAC CCR value */\r\n tmpreg1 = hdac->Instance->CCR;\r\n /* Clear trimming value */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CCR_OTRIM1)) << (Channel & 0x10UL));\r\n /* Configure for the selected trimming offset */\r\n tmpreg2 = sConfig->DAC_TrimmingValue;\r\n /* Calculate CCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CCR */\r\n hdac->Instance->CCR = tmpreg1;\r\n }\r\n /* else factory trimming is used (factory setting are available at reset)*/\r\n /* SW Nothing has nothing to do */\r\n\r\n /* Get the DAC MCR value */\r\n tmpreg1 = hdac->Instance->MCR;\r\n /* Clear DAC_MCR_MODEx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_MODE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: mode, buffer output & on chip peripheral connect */\r\n if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_EXTERNAL)\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n else if (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_INTERNAL)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else /* (sConfig->DAC_ConnectOnChipPeripheral == DAC_CHIPCONNECT_BOTH) */\r\n {\r\n if (sConfig->DAC_OutputBuffer == DAC_OUTPUTBUFFER_ENABLE)\r\n {\r\n connectOnChip = DAC_MCR_MODE1_0;\r\n }\r\n else\r\n {\r\n connectOnChip = 0x00000000UL;\r\n }\r\n }\r\n tmpreg2 = (sConfig->DAC_SampleAndHold | sConfig->DAC_OutputBuffer | connectOnChip);\r\n /* Clear DAC_MCR_DMADOUBLEx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_DMADOUBLE1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: DMA double data mode */\r\n tmpreg2 |= (sConfig->DAC_DMADoubleDataMode == ENABLE) ? DAC_MCR_DMADOUBLE1 : 0UL;\r\n /* Clear DAC_MCR_SINFORMATx */\r\n tmpreg1 &= ~(((uint32_t)(DAC_MCR_SINFORMAT1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: Signed format */\r\n tmpreg2 |= (sConfig->DAC_SignedFormat == ENABLE) ? DAC_MCR_SINFORMAT1 : 0UL;\r\n /* Clear DAC_MCR_HFSEL bits */\r\n tmpreg1 &= ~(DAC_MCR_HFSEL);\r\n /* Configure for both DAC channels: high frequency mode */\r\n if (DAC_HIGH_FREQUENCY_INTERFACE_MODE_AUTOMATIC == sConfig->DAC_HighFrequency)\r\n {\r\n hclkfreq = HAL_RCC_GetHCLKFreq();\r\n if (hclkfreq > HFSEL_ENABLE_THRESHOLD_160MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_160MHZ;\r\n }\r\n else if (hclkfreq > HFSEL_ENABLE_THRESHOLD_80MHZ)\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_ABOVE_80MHZ;\r\n }\r\n else\r\n {\r\n tmpreg1 |= DAC_HIGH_FREQUENCY_INTERFACE_MODE_DISABLE;\r\n }\r\n }\r\n else\r\n {\r\n tmpreg1 |= sConfig->DAC_HighFrequency;\r\n }\r\n /* Calculate MCR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC MCR */\r\n hdac->Instance->MCR = tmpreg1;\r\n\r\n /* DAC in normal operating mode hence clear DAC_CR_CENx bit */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_CEN1 << (Channel & 0x10UL));\r\n\r\n /* Get the DAC CR value */\r\n tmpreg1 = hdac->Instance->CR;\r\n /* Clear TENx, TSELx, WAVEx and MAMPx bits */\r\n tmpreg1 &= ~(((uint32_t)(DAC_CR_MAMP1 | DAC_CR_WAVE1 | DAC_CR_TSEL1 | DAC_CR_TEN1)) << (Channel & 0x10UL));\r\n /* Configure for the selected DAC channel: trigger */\r\n /* Set TSELx and TENx bits according to DAC_Trigger value */\r\n tmpreg2 = sConfig->DAC_Trigger;\r\n /* Calculate CR register value depending on DAC_Channel */\r\n tmpreg1 |= tmpreg2 << (Channel & 0x10UL);\r\n /* Write to DAC CR */\r\n hdac->Instance->CR = tmpreg1;\r\n /* Disable wave generation */\r\n CLEAR_BIT(hdac->Instance->CR, (DAC_CR_WAVE1 << (Channel & 0x10UL)));\r\n\r\n /* Set STRSTTRIGSELx and STINCTRIGSELx bits according to DAC_Trigger & DAC_Trigger2 values */\r\n tmpreg2 = ((sConfig->DAC_Trigger & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STRSTTRIGSEL1_Pos;\r\n tmpreg2 |= ((sConfig->DAC_Trigger2 & DAC_CR_TSEL1) >> DAC_CR_TSEL1_Pos) << DAC_STMODR_STINCTRIGSEL1_Pos;\r\n /* Modify STMODR register value depending on DAC_Channel */\r\n MODIFY_REG(hdac->Instance->STMODR, (DAC_STMODR_STINCTRIGSEL1 | DAC_STMODR_STRSTTRIGSEL1) << (Channel & 0x10UL), tmpreg2 << (Channel & 0x10UL));\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DAC_Exported_Functions_Group4 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DAC state.\r\n (+) Check the DAC Errors.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief return the DAC handle state\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL state\r\n */\r\nHAL_DAC_StateTypeDef HAL_DAC_GetState(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Return DAC handle state */\r\n return hdac->State;\r\n}\r\n\r\n\r\n/**\r\n * @brief Return the DAC error code\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval DAC Error Code\r\n */\r\nuint32_t HAL_DAC_GetError(DAC_HandleTypeDef *hdac)\r\n{\r\n return hdac->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup DAC_Exported_Functions_Group1\r\n * @{\r\n */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User DAC Callback\r\n * To be used instead of the weak (surcharged) predefined callback\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_ERROR_INVALID_CALLBACK DAC Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n *\r\n * @param pCallback pointer to the Callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_RegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID,\r\n pDAC_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = pCallback;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = pCallback;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = pCallback;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = pCallback;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = pCallback;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a User DAC Callback\r\n * DAC Callback is redirected to the weak (surcharged) predefined callback\r\n * @param hdac DAC handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_DAC_CH1_COMPLETE_CB_ID DAC CH1 transfer Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_HALF_COMPLETE_CB_ID DAC CH1 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH1_ERROR_ID DAC CH1 Error Callback ID\r\n * @arg @ref HAL_DAC_CH1_UNDERRUN_CB_ID DAC CH1 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_CH2_COMPLETE_CB_ID DAC CH2 Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_HALF_COMPLETE_CB_ID DAC CH2 Half Complete Callback ID\r\n * @arg @ref HAL_DAC_CH2_ERROR_ID DAC CH2 Error Callback ID\r\n * @arg @ref HAL_DAC_CH2_UNDERRUN_CB_ID DAC CH2 UnderRun Callback ID\r\n * @arg @ref HAL_DAC_MSPINIT_CB_ID DAC MSP Init Callback ID\r\n * @arg @ref HAL_DAC_MSPDEINIT_CB_ID DAC MSP DeInit Callback ID\r\n * @arg @ref HAL_DAC_ALL_CB_ID DAC All callbacks\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_DAC_UnRegisterCallback(DAC_HandleTypeDef *hdac, HAL_DAC_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (hdac->State == HAL_DAC_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_CH1_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_ERROR_ID :\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n break;\r\n case HAL_DAC_CH1_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n break;\r\n\r\n case HAL_DAC_CH2_COMPLETE_CB_ID :\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_HALF_COMPLETE_CB_ID :\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_ERROR_ID :\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n break;\r\n case HAL_DAC_CH2_UNDERRUN_CB_ID :\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n break;\r\n\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n case HAL_DAC_ALL_CB_ID :\r\n hdac->ConvCpltCallbackCh1 = HAL_DAC_ConvCpltCallbackCh1;\r\n hdac->ConvHalfCpltCallbackCh1 = HAL_DAC_ConvHalfCpltCallbackCh1;\r\n hdac->ErrorCallbackCh1 = HAL_DAC_ErrorCallbackCh1;\r\n hdac->DMAUnderrunCallbackCh1 = HAL_DAC_DMAUnderrunCallbackCh1;\r\n\r\n hdac->ConvCpltCallbackCh2 = HAL_DACEx_ConvCpltCallbackCh2;\r\n hdac->ConvHalfCpltCallbackCh2 = HAL_DACEx_ConvHalfCpltCallbackCh2;\r\n hdac->ErrorCallbackCh2 = HAL_DACEx_ErrorCallbackCh2;\r\n hdac->DMAUnderrunCallbackCh2 = HAL_DACEx_DMAUnderrunCallbackCh2;\r\n\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DAC_MSPINIT_CB_ID :\r\n hdac->MspInitCallback = HAL_DAC_MspInit;\r\n break;\r\n case HAL_DAC_MSPDEINIT_CB_ID :\r\n hdac->MspDeInitCallback = HAL_DAC_MspDeInit;\r\n break;\r\n default :\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Update the error code */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_INVALID_CALLBACK;\r\n /* update return status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdac);\r\n return status;\r\n}\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DAC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ConvHalfCpltCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh1(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh1(hdac);\r\n#else\r\n HAL_DAC_ErrorCallbackCh1(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dac_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dac_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended DAC HAL module driver.\r\n * This file provides firmware functions to manage the extended\r\n * functionalities of the DAC peripheral.\r\n *\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n *** Dual mode IO operation ***\r\n ==============================\r\n [..]\r\n (+) Use HAL_DACEx_DualStart() to enable both channel and start conversion\r\n for dual mode operation.\r\n If software trigger is selected, using HAL_DACEx_DualStart() will start\r\n the conversion of the value previously set by HAL_DACEx_DualSetValue().\r\n (+) Use HAL_DACEx_DualStop() to disable both channel and stop conversion\r\n for dual mode operation.\r\n (+) Use HAL_DACEx_DualStart_DMA() to enable both channel and start conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n First issued trigger will start the conversion of the value previously\r\n set by HAL_DACEx_DualSetValue().\r\n The same callbacks that are used in single mode are called in dual mode to notify\r\n transfer completion (half complete or complete), errors or underrun.\r\n (+) Use HAL_DACEx_DualStop_DMA() to disable both channel and stop conversion\r\n for dual mode operation using DMA to feed DAC converters.\r\n (+) When Dual mode is enabled (i.e. DAC Channel1 and Channel2 are used simultaneously) :\r\n Use HAL_DACEx_DualGetValue() to get digital data to be converted and use\r\n HAL_DACEx_DualSetValue() to set digital value to converted simultaneously in\r\n Channel 1 and Channel 2.\r\n\r\n *** Signal generation operation ***\r\n ===================================\r\n [..]\r\n (+) Use HAL_DACEx_TriangleWaveGenerate() to generate Triangle signal.\r\n (+) Use HAL_DACEx_NoiseWaveGenerate() to generate Noise signal.\r\n\r\n (+) Use HAL_DACEx_SawtoothWaveGenerate() to generate sawtooth signal.\r\n (+) Use HAL_DACEx_SawtoothWaveDataReset() to reset sawtooth wave.\r\n (+) Use HAL_DACEx_SawtoothWaveDataStep() to step sawtooth wave.\r\n\r\n (+) HAL_DACEx_SelfCalibrate to calibrate one DAC channel.\r\n (+) HAL_DACEx_SetUserTrimming to set user trimming value.\r\n (+) HAL_DACEx_GetTrimOffset to retrieve trimming value (factory setting\r\n after reset, user setting if HAL_DACEx_SetUserTrimming have been used\r\n at least one time after reset).\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DAC_MODULE_ENABLED\r\n\r\n#if defined(DAC1) || defined(DAC2) || defined(DAC3) ||defined (DAC4)\r\n\r\n/** @defgroup DACEx DACEx\r\n * @brief DAC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup DACEx_Exported_Functions DACEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group2 IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended features functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Start conversion.\r\n (+) Stop conversion.\r\n (+) Start conversion and enable DMA transfer.\r\n (+) Stop conversion and disable DMA transfer.\r\n (+) Get result of conversion.\r\n (+) Get result of dual mode conversion.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp_swtrig = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n\r\n /* Check if software trigger enabled */\r\n if ((hdac->Instance->CR & (DAC_CR_TEN1 | DAC_CR_TSEL1)) == DAC_TRIGGER_SOFTWARE)\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG1;\r\n }\r\n if ((hdac->Instance->CR & (DAC_CR_TEN2 | DAC_CR_TSEL2)) == (DAC_TRIGGER_SOFTWARE << (DAC_CHANNEL_2 & 0x10UL)))\r\n {\r\n tmp_swtrig |= DAC_SWTRIGR_SWTRIG2;\r\n }\r\n /* Enable the selected DAC software conversion*/\r\n SET_BIT(hdac->Instance->SWTRIGR, tmp_swtrig);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion of both channels.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enables DAC and starts conversion of both channel 1 and 2 of the same DAC.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that will request data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @param pData The destination peripheral Buffer address.\r\n * @param Length The length of data to be transferred from memory to DAC peripheral\r\n * @param Alignment Specifies the data alignment for DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * @arg DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * @arg DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStart_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t *pData, uint32_t Length,\r\n uint32_t Alignment)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t tmpreg = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Set the DMA transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferCpltCallback = DAC_DMAConvCpltCh1;\r\n\r\n /* Set the DMA half transfer complete callback for channel1 */\r\n hdac->DMA_Handle1->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh1;\r\n\r\n /* Set the DMA error callback for channel1 */\r\n hdac->DMA_Handle1->XferErrorCallback = DAC_DMAErrorCh1;\r\n\r\n /* Enable the selected DAC channel1 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN1);\r\n }\r\n else\r\n {\r\n /* Set the DMA transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferCpltCallback = DAC_DMAConvCpltCh2;\r\n\r\n /* Set the DMA half transfer complete callback for channel2 */\r\n hdac->DMA_Handle2->XferHalfCpltCallback = DAC_DMAHalfConvCpltCh2;\r\n\r\n /* Set the DMA error callback for channel2 */\r\n hdac->DMA_Handle2->XferErrorCallback = DAC_DMAErrorCh2;\r\n\r\n /* Enable the selected DAC channel2 DMA request */\r\n SET_BIT(hdac->Instance->CR, DAC_CR_DMAEN2);\r\n }\r\n\r\n switch (Alignment)\r\n {\r\n case DAC_ALIGN_12B_R:\r\n /* Get DHR12R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12RD;\r\n break;\r\n case DAC_ALIGN_12B_L:\r\n /* Get DHR12L1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR12LD;\r\n break;\r\n case DAC_ALIGN_8B_R:\r\n /* Get DHR8R1 address */\r\n tmpreg = (uint32_t)&hdac->Instance->DHR8RD;\r\n break;\r\n default:\r\n break;\r\n }\r\n\r\n /* Enable the DMA channel */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle1, (uint32_t)pData, tmpreg, Length);\r\n }\r\n else\r\n {\r\n /* Enable the DAC DMA underrun interrupt */\r\n __HAL_DAC_ENABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n\r\n /* Enable the DMA channel */\r\n status = HAL_DMA_Start_IT(hdac->DMA_Handle2, (uint32_t)pData, tmpreg, Length);\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Peripheral */\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_ENABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before using peripheral after enabling it */\r\n HAL_Delay(1);\r\n }\r\n else\r\n {\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Disables DAC and stop conversion both channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The DAC channel that requests data from DMA.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualStop_DMA(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Ensure Channel 2 exists for this particular DAC instance */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, DAC_CHANNEL_2));\r\n\r\n /* Disable the selected DAC channel DMA request */\r\n CLEAR_BIT(hdac->Instance->CR, DAC_CR_DMAEN2 | DAC_CR_DMAEN1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_1);\r\n __HAL_DAC_DISABLE(hdac, DAC_CHANNEL_2);\r\n /* Ensure minimum wait before enabling peripheral after disabling it */\r\n HAL_Delay(1);\r\n\r\n /* Disable the DMA channel */\r\n\r\n /* Channel1 is used */\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle1);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR1);\r\n }\r\n else\r\n {\r\n /* Disable the DMA channel */\r\n status = HAL_DMA_Abort(hdac->DMA_Handle2);\r\n\r\n /* Disable the DAC DMA underrun interrupt */\r\n __HAL_DAC_DISABLE_IT(hdac, DAC_IT_DMAUDR2);\r\n }\r\n\r\n /* Check if DMA Channel effectively disabled */\r\n if (status != HAL_OK)\r\n {\r\n /* Update DAC state machine to error */\r\n hdac->State = HAL_DAC_STATE_ERROR;\r\n }\r\n else\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Select max triangle amplitude.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_TRIANGLEAMPLITUDE_1: Select max triangle amplitude of 1\r\n * @arg DAC_TRIANGLEAMPLITUDE_3: Select max triangle amplitude of 3\r\n * @arg DAC_TRIANGLEAMPLITUDE_7: Select max triangle amplitude of 7\r\n * @arg DAC_TRIANGLEAMPLITUDE_15: Select max triangle amplitude of 15\r\n * @arg DAC_TRIANGLEAMPLITUDE_31: Select max triangle amplitude of 31\r\n * @arg DAC_TRIANGLEAMPLITUDE_63: Select max triangle amplitude of 63\r\n * @arg DAC_TRIANGLEAMPLITUDE_127: Select max triangle amplitude of 127\r\n * @arg DAC_TRIANGLEAMPLITUDE_255: Select max triangle amplitude of 255\r\n * @arg DAC_TRIANGLEAMPLITUDE_511: Select max triangle amplitude of 511\r\n * @arg DAC_TRIANGLEAMPLITUDE_1023: Select max triangle amplitude of 1023\r\n * @arg DAC_TRIANGLEAMPLITUDE_2047: Select max triangle amplitude of 2047\r\n * @arg DAC_TRIANGLEAMPLITUDE_4095: Select max triangle amplitude of 4095\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_TriangleWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the triangle wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_1 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Amplitude Unmask DAC channel LFSR for noise wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_LFSRUNMASK_BIT0: Unmask DAC channel LFSR bit0 for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS1_0: Unmask DAC channel LFSR bit[1:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS2_0: Unmask DAC channel LFSR bit[2:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS3_0: Unmask DAC channel LFSR bit[3:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS4_0: Unmask DAC channel LFSR bit[4:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS5_0: Unmask DAC channel LFSR bit[5:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS6_0: Unmask DAC channel LFSR bit[6:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS7_0: Unmask DAC channel LFSR bit[7:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS8_0: Unmask DAC channel LFSR bit[8:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS9_0: Unmask DAC channel LFSR bit[9:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS10_0: Unmask DAC channel LFSR bit[10:0] for noise wave generation\r\n * @arg DAC_LFSRUNMASK_BITS11_0: Unmask DAC channel LFSR bit[11:0] for noise wave generation\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_NoiseWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Amplitude)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_LFSR_UNMASK_TRIANGLE_AMPLITUDE(Amplitude));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n /* Enable the noise wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, ((DAC_CR_WAVE1) | (DAC_CR_MAMP1)) << (Channel & 0x10UL),\r\n (DAC_CR_WAVE1_0 | Amplitude) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable or disable the selected DAC channel sawtooth wave generation.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param Polarity polarity to be used for wave generation.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_SAWTOOTH_POLARITY_DECREMENT\r\n * @arg DAC_SAWTOOTH_POLARITY_INCREMENT\r\n * @param ResetData Sawtooth wave reset value.\r\n * Range is from 0 to DAC full range 4095 (0xFFF)\r\n * @param StepData Sawtooth wave step value.\r\n * 12.4 bit format, unsigned: 12 bits exponent / 4 bits mantissa\r\n * Step value step is 1/16 = 0.0625\r\n * Step value range is 0.0000 to 4095.9375 (0xFFF.F)\r\n * @note Sawtooth reset and step triggers are configured by calling @ref HAL_DAC_ConfigChannel\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveGenerate(DAC_HandleTypeDef *hdac, uint32_t Channel, uint32_t Polarity,\r\n uint32_t ResetData, uint32_t StepData)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_SAWTOOTH_POLARITY(Polarity));\r\n assert_param(IS_DAC_RESET_DATA(ResetData));\r\n assert_param(IS_DAC_STEP_DATA(StepData));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR1,\r\n DAC_STR1_STINCDATA1 | DAC_STR1_STDIR1 | DAC_STR1_STRSTDATA1,\r\n (StepData << DAC_STR1_STINCDATA1_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR1_STRSTDATA1_Pos));\r\n }\r\n else\r\n {\r\n /* Configure the sawtooth wave generation data parameters */\r\n MODIFY_REG(hdac->Instance->STR2,\r\n DAC_STR2_STINCDATA2 | DAC_STR2_STDIR2 | DAC_STR2_STRSTDATA2,\r\n (StepData << DAC_STR2_STINCDATA2_Pos)\r\n | Polarity\r\n | (ResetData << DAC_STR2_STRSTDATA2_Pos));\r\n }\r\n\r\n /* Enable the sawtooth wave generation for the selected DAC channel */\r\n MODIFY_REG(hdac->Instance->CR, (DAC_CR_WAVE1) << (Channel & 0x10UL), (uint32_t)(DAC_CR_WAVE1_1 | DAC_CR_WAVE1_0) << (Channel & 0x10UL));\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave reset\r\n * @note This function allows to reset sawtooth wave in case of SW trigger\r\n * has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataReset(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STRSTTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIG2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Trig sawtooth wave step\r\n * @note This function allows to generate step in sawtooth wave in case of\r\n * SW trigger has been configured for this usage.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SawtoothWaveDataStep(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n if (((hdac->Instance->STMODR >> (Channel & 0x10UL)) & DAC_STMODR_STINCTRIGSEL1) == 0UL /* SW TRIGGER */)\r\n {\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_BUSY;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB1);\r\n }\r\n else\r\n {\r\n /* Enable the selected DAC software conversion */\r\n SET_BIT(hdac->Instance->SWTRIGR, DAC_SWTRIGR_SWTRIGB2);\r\n }\r\n\r\n /* Change DAC state */\r\n hdac->State = HAL_DAC_STATE_READY;\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Set the specified data holding register value for dual DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param Alignment Specifies the data alignment for dual channel DAC.\r\n * This parameter can be one of the following values:\r\n * DAC_ALIGN_8B_R: 8bit right data alignment selected\r\n * DAC_ALIGN_12B_L: 12bit left data alignment selected\r\n * DAC_ALIGN_12B_R: 12bit right data alignment selected\r\n * @param Data1 Data for DAC Channel1 to be loaded in the selected data holding register.\r\n * @param Data2 Data for DAC Channel2 to be loaded in the selected data holding register.\r\n * @note In dual mode, a unique register access is required to write in both\r\n * DAC channels at the same time.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_DualSetValue(DAC_HandleTypeDef *hdac, uint32_t Alignment, uint32_t Data1, uint32_t Data2)\r\n{\r\n uint32_t data;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_ALIGN(Alignment));\r\n assert_param(IS_DAC_DATA(Data1));\r\n assert_param(IS_DAC_DATA(Data2));\r\n\r\n /* Calculate and set dual DAC data holding register value */\r\n if (Alignment == DAC_ALIGN_8B_R)\r\n {\r\n data = ((uint32_t)Data2 << 8U) | Data1;\r\n }\r\n else\r\n {\r\n data = ((uint32_t)Data2 << 16U) | Data1;\r\n }\r\n\r\n tmp = (uint32_t)hdac->Instance;\r\n tmp += DAC_DHR12RD_ALIGNMENT(Alignment);\r\n\r\n /* Set the dual DAC selected data holding register */\r\n *(__IO uint32_t *)tmp = data;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Conversion complete callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Conversion half DMA transfer callback in non-blocking mode for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ConvHalfCpltCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ConvHalfCpltCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Error DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_ErrorCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_ErrorCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DMA underrun DAC callback for Channel2.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval None\r\n */\r\n__weak void HAL_DACEx_DMAUnderrunCallbackCh2(DAC_HandleTypeDef *hdac)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(hdac);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_DACEx_DMAUnderrunCallbackCh2 could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Run the self calibration of one DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC channel configuration structure.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Updates DAC_TrimmingValue. , DAC_UserTrimming set to DAC_UserTrimming\r\n * @retval HAL status\r\n * @note Calibration runs about 7 ms.\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SelfCalibrate(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n __IO uint32_t tmp;\r\n uint32_t trimmingvalue;\r\n uint32_t delta;\r\n\r\n /* store/restore channel configuration structure purpose */\r\n uint32_t oldmodeconfiguration;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Check the DAC handle allocation */\r\n /* Check if DAC running */\r\n if (hdac == NULL)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else if (hdac->State == HAL_DAC_STATE_BUSY)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Store configuration */\r\n oldmodeconfiguration = (hdac->Instance->MCR & (DAC_MCR_MODE1 << (Channel & 0x10UL)));\r\n\r\n /* Disable the selected DAC channel */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_EN1 << (Channel & 0x10UL)));\r\n /* Wait for ready bit to be de-asserted */\r\n HAL_Delay(1);\r\n\r\n /* Set mode in MCR for calibration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), 0U);\r\n\r\n /* Set DAC Channel1 DHR register to the middle value */\r\n tmp = (uint32_t)hdac->Instance;\r\n\r\n if (Channel == DAC_CHANNEL_1)\r\n {\r\n tmp += DAC_DHR12R1_ALIGNMENT(DAC_ALIGN_12B_R);\r\n }\r\n else\r\n {\r\n tmp += DAC_DHR12R2_ALIGNMENT(DAC_ALIGN_12B_R);\r\n }\r\n\r\n *(__IO uint32_t *) tmp = 0x0800UL;\r\n\r\n /* Enable the selected DAC channel calibration */\r\n /* i.e. set DAC_CR_CENx bit */\r\n SET_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n /* Init trimming counter */\r\n /* Medium value */\r\n trimmingvalue = 16UL;\r\n delta = 8UL;\r\n while (delta != 0UL)\r\n {\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* tOFFTRIMmax delay x ms as per datasheet (electrical characteristics */\r\n /* i.e. minimum time needed between two calibration steps */\r\n HAL_Delay(1);\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL)))\r\n {\r\n /* DAC_SR_CAL_FLAGx is HIGH try higher trimming */\r\n trimmingvalue -= delta;\r\n }\r\n else\r\n {\r\n /* DAC_SR_CAL_FLAGx is LOW try lower trimming */\r\n trimmingvalue += delta;\r\n }\r\n delta >>= 1UL;\r\n }\r\n\r\n /* Still need to check if right calibration is current value or one step below */\r\n /* Indeed the first value that causes the DAC_SR_CAL_FLAGx bit to change from 0 to 1 */\r\n /* Set candidate trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n\r\n /* tOFFTRIMmax delay x ms as per datasheet (electrical characteristics */\r\n /* i.e. minimum time needed between two calibration steps */\r\n HAL_Delay(1U);\r\n\r\n if ((hdac->Instance->SR & (DAC_SR_CAL_FLAG1 << (Channel & 0x10UL))) == 0UL)\r\n {\r\n /* Trimming is actually one value more */\r\n trimmingvalue++;\r\n /* Set right trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (trimmingvalue << (Channel & 0x10UL)));\r\n }\r\n\r\n /* Disable the selected DAC channel calibration */\r\n /* i.e. clear DAC_CR_CENx bit */\r\n CLEAR_BIT((hdac->Instance->CR), (DAC_CR_CEN1 << (Channel & 0x10UL)));\r\n\r\n sConfig->DAC_TrimmingValue = trimmingvalue;\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n\r\n /* Restore configuration */\r\n MODIFY_REG(hdac->Instance->MCR, (DAC_MCR_MODE1 << (Channel & 0x10UL)), oldmodeconfiguration);\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the trimming mode and trimming value (user trimming mode applied).\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @param sConfig DAC configuration structure updated with new DAC trimming value.\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @param NewTrimmingValue DAC new trimming value\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DACEx_SetUserTrimming(DAC_HandleTypeDef *hdac, DAC_ChannelConfTypeDef *sConfig, uint32_t Channel,\r\n uint32_t NewTrimmingValue)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n assert_param(IS_DAC_NEWTRIMMINGVALUE(NewTrimmingValue));\r\n\r\n /* Check the DAC handle allocation */\r\n if (hdac == NULL)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Process locked */\r\n __HAL_LOCK(hdac);\r\n\r\n /* Set new trimming */\r\n MODIFY_REG(hdac->Instance->CCR, (DAC_CCR_OTRIM1 << (Channel & 0x10UL)), (NewTrimmingValue << (Channel & 0x10UL)));\r\n\r\n /* Update trimming mode */\r\n sConfig->DAC_UserTrimming = DAC_TRIMMING_USER;\r\n sConfig->DAC_TrimmingValue = NewTrimmingValue;\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdac);\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the DAC trimming value.\r\n * @param hdac DAC handle\r\n * @param Channel The selected DAC channel.\r\n * This parameter can be one of the following values:\r\n * @arg DAC_CHANNEL_1: DAC Channel1 selected\r\n * @arg DAC_CHANNEL_2: DAC Channel2 selected (1)\r\n *\r\n * (1) On this STM32 series, parameter not available on all instances.\r\n * Refer to device datasheet for channels availability.\r\n * @retval Trimming value : range: 0->31\r\n *\r\n */\r\nuint32_t HAL_DACEx_GetTrimOffset(DAC_HandleTypeDef *hdac, uint32_t Channel)\r\n{\r\n /* Check the parameter */\r\n assert_param(IS_DAC_CHANNEL(hdac->Instance, Channel));\r\n\r\n /* Retrieve trimming */\r\n return ((hdac->Instance->CCR & (DAC_CCR_OTRIM1 << (Channel & 0x10UL))) >> (Channel & 0x10UL));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DACEx_Exported_Functions_Group3 Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Set the specified data holding register value for DAC channel.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return the last data output value of the selected DAC channel.\r\n * @param hdac pointer to a DAC_HandleTypeDef structure that contains\r\n * the configuration information for the specified DAC.\r\n * @retval The selected DAC channel data output value.\r\n */\r\nuint32_t HAL_DACEx_DualGetValue(DAC_HandleTypeDef *hdac)\r\n{\r\n uint32_t tmp = 0UL;\r\n\r\n tmp |= hdac->Instance->DOR1;\r\n\r\n tmp |= hdac->Instance->DOR2 << 16UL;\r\n\r\n /* Returns the DAC channel data output register value */\r\n return tmp;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup DACEx_Private_Functions DACEx private functions\r\n * @brief Extended private functions\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief DMA conversion complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n/**\r\n * @brief DMA half transfer complete callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAHalfConvCpltCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n /* Conversion complete callback */\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ConvHalfCpltCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ConvHalfCpltCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief DMA error callback.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA module.\r\n * @retval None\r\n */\r\nvoid DAC_DMAErrorCh2(DMA_HandleTypeDef *hdma)\r\n{\r\n DAC_HandleTypeDef *hdac = (DAC_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Set DAC error code to DMA error */\r\n hdac->ErrorCode |= HAL_DAC_ERROR_DMA;\r\n\r\n#if (USE_HAL_DAC_REGISTER_CALLBACKS == 1)\r\n hdac->ErrorCallbackCh2(hdac);\r\n#else\r\n HAL_DACEx_ErrorCallbackCh2(hdac);\r\n#endif /* USE_HAL_DAC_REGISTER_CALLBACKS */\r\n\r\n hdac->State = HAL_DAC_STATE_READY;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* DAC1 || DAC2 || DAC3 || DAC4 */\r\n\r\n#endif /* HAL_DAC_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma.c\r\n * @author MCD Application Team\r\n * @brief DMA HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Direct Memory Access (DMA) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n * + Peripheral State and errors functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable and configure the peripheral to be connected to the DMA Channel\r\n (except for internal SRAM / FLASH memories: no initialization is\r\n necessary). Please refer to the Reference manual for connection between peripherals\r\n and DMA requests.\r\n\r\n (#) For a given Channel, program the required configuration through the following parameters:\r\n Channel request, Transfer Direction, Source and Destination data formats,\r\n Circular or Normal mode, Channel Priority level, Source and Destination Increment mode\r\n using HAL_DMA_Init() function.\r\n\r\n Prior to HAL_DMA_Init the peripheral clock shall be enabled for both DMA & DMAMUX\r\n thanks to:\r\n (##) DMA1 or DMA2: __HAL_RCC_DMA1_CLK_ENABLE() or __HAL_RCC_DMA2_CLK_ENABLE() ;\r\n (##) DMAMUX1: __HAL_RCC_DMAMUX1_CLK_ENABLE();\r\n\r\n (#) Use HAL_DMA_GetState() function to return the DMA state and HAL_DMA_GetError() in case of error\r\n detection.\r\n\r\n (#) Use HAL_DMA_Abort() function to abort the current transfer\r\n\r\n -@- In Memory-to-Memory transfer mode, Circular mode is not allowed.\r\n\r\n *** Polling mode IO operation ***\r\n =================================\r\n [..]\r\n (+) Use HAL_DMA_Start() to start DMA transfer after the configuration of Source\r\n address and destination address and the Length of data to be transferred\r\n (+) Use HAL_DMA_PollForTransfer() to poll for the end of current transfer, in this\r\n case a fixed Timeout can be configured by User depending from his application.\r\n\r\n *** Interrupt mode IO operation ***\r\n ===================================\r\n [..]\r\n (+) Configure the DMA interrupt priority using HAL_NVIC_SetPriority()\r\n (+) Enable the DMA IRQ handler using HAL_NVIC_EnableIRQ()\r\n (+) Use HAL_DMA_Start_IT() to start DMA transfer after the configuration of\r\n Source address and destination address and the Length of data to be transferred.\r\n In this case the DMA interrupt is configured\r\n (+) Use HAL_DMA_IRQHandler() called under DMA_IRQHandler() Interrupt subroutine\r\n (+) At the end of data transfer HAL_DMA_IRQHandler() function is executed and user can\r\n add his own function to register callbacks with HAL_DMA_RegisterCallback().\r\n\r\n *** DMA HAL driver macros list ***\r\n =============================================\r\n [..]\r\n Below the list of macros in DMA HAL driver.\r\n\r\n (+) __HAL_DMA_ENABLE: Enable the specified DMA Channel.\r\n (+) __HAL_DMA_DISABLE: Disable the specified DMA Channel.\r\n (+) __HAL_DMA_GET_FLAG: Get the DMA Channel pending flags.\r\n (+) __HAL_DMA_CLEAR_FLAG: Clear the DMA Channel pending flags.\r\n (+) __HAL_DMA_ENABLE_IT: Enable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_DISABLE_IT: Disable the specified DMA Channel interrupts.\r\n (+) __HAL_DMA_GET_IT_SOURCE: Check whether the specified DMA Channel interrupt has occurred or not.\r\n\r\n [..]\r\n (@) You can refer to the DMA HAL driver header file for more useful macros\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA DMA\r\n * @brief DMA HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup DMA_Private_Functions DMA Private Functions\r\n * @{\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength);\r\n\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma);\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions ---------------------------------------------------------*/\r\n\r\n/** @defgroup DMA_Exported_Functions DMA Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to initialize the DMA Channel source\r\n and destination addresses, incrementation and data sizes, transfer direction,\r\n circular/normal mode selection, memory-to-memory mode selection and Channel priority value.\r\n [..]\r\n The HAL_DMA_Init() function follows the DMA configuration procedures as described in\r\n reference manual.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the DMA according to the specified\r\n * parameters in the DMA_InitTypeDef and initialize the associated handle.\r\n * @param hdma Pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Init(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the DMA handle allocation */\r\n if (hdma == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n assert_param(IS_DMA_DIRECTION(hdma->Init.Direction));\r\n assert_param(IS_DMA_PERIPHERAL_INC_STATE(hdma->Init.PeriphInc));\r\n assert_param(IS_DMA_MEMORY_INC_STATE(hdma->Init.MemInc));\r\n assert_param(IS_DMA_PERIPHERAL_DATA_SIZE(hdma->Init.PeriphDataAlignment));\r\n assert_param(IS_DMA_MEMORY_DATA_SIZE(hdma->Init.MemDataAlignment));\r\n assert_param(IS_DMA_MODE(hdma->Init.Mode));\r\n assert_param(IS_DMA_PRIORITY(hdma->Init.Priority));\r\n\r\n assert_param(IS_DMA_ALL_REQUEST(hdma->Init.Request));\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n\r\n /* Get the CR register value */\r\n tmp = hdma->Instance->CCR;\r\n\r\n /* Clear PL, MSIZE, PSIZE, MINC, PINC, CIRC, DIR and MEM2MEM bits */\r\n tmp &= ((uint32_t)~(DMA_CCR_PL | DMA_CCR_MSIZE | DMA_CCR_PSIZE |\r\n DMA_CCR_MINC | DMA_CCR_PINC | DMA_CCR_CIRC |\r\n DMA_CCR_DIR | DMA_CCR_MEM2MEM));\r\n\r\n /* Prepare the DMA Channel configuration */\r\n tmp |= hdma->Init.Direction |\r\n hdma->Init.PeriphInc | hdma->Init.MemInc |\r\n hdma->Init.PeriphDataAlignment | hdma->Init.MemDataAlignment |\r\n hdma->Init.Mode | hdma->Init.Priority;\r\n\r\n /* Write to DMA Channel CR register */\r\n hdma->Instance->CCR = tmp;\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask\r\n */\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n if (hdma->Init.Direction == DMA_MEMORY_TO_MEMORY)\r\n {\r\n /* if memory to memory force the request to 0*/\r\n hdma->Init.Request = DMA_REQUEST_MEM2MEM;\r\n }\r\n\r\n /* Set peripheral request to DMAMUX channel */\r\n hdma->DMAmuxChannel->CCR = (hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID);\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n else\r\n {\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n }\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state*/\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Allocate lock resource and initialize it */\r\n hdma->Lock = HAL_UNLOCKED;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitialize the DMA peripheral.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_DeInit(DMA_HandleTypeDef *hdma)\r\n{\r\n\r\n /* Check the DMA handle allocation */\r\n if (NULL == hdma)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* Disable the selected DMA Channelx */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Compute the channel index */\r\n if ((uint32_t)(hdma->Instance) < (uint32_t)(DMA2_Channel1))\r\n {\r\n /* DMA1 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA1_Channel1) / ((uint32_t)DMA1_Channel2 - (uint32_t)DMA1_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA1;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n hdma->ChannelIndex = (((uint32_t)hdma->Instance - (uint32_t)DMA2_Channel1) / ((uint32_t)DMA2_Channel2 - (uint32_t)DMA2_Channel1)) << 2;\r\n hdma->DmaBaseAddress = DMA2;\r\n }\r\n\r\n /* Reset DMA Channel control register */\r\n hdma->Instance->CCR = 0;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Initialize parameters for DMAMUX channel :\r\n DMAmuxChannel, DMAmuxChannelStatus and DMAmuxChannelStatusMask */\r\n\r\n DMA_CalcDMAMUXChannelBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX channel that corresponds to the DMA channel */\r\n hdma->DMAmuxChannel->CCR = 0;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Reset Request generator parameters if any */\r\n if (((hdma->Init.Request > 0U) && (hdma->Init.Request <= DMA_REQUEST_GENERATOR3)))\r\n {\r\n /* Initialize parameters for DMAMUX request generator :\r\n DMAmuxRequestGen, DMAmuxRequestGenStatus and DMAmuxRequestGenStatusMask\r\n */\r\n DMA_CalcDMAMUXRequestGenBaseAndMask(hdma);\r\n\r\n /* Reset the DMAMUX request generator register*/\r\n hdma->DMAmuxRequestGen->RGCR = 0U;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n hdma->DMAmuxRequestGen = 0U;\r\n hdma->DMAmuxRequestGenStatus = 0U;\r\n hdma->DMAmuxRequestGenStatusMask = 0U;\r\n\r\n /* Clean callbacks */\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n\r\n /* Initialize the error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Initialize the DMA state */\r\n hdma->State = HAL_DMA_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup DMA_Exported_Functions_Group2 Input and Output operation functions\r\n * @brief Input and Output operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n (+) Configure the source, destination address and data length and Start DMA transfer\r\n (+) Configure the source, destination address and data length and\r\n Start DMA transfer with interrupt\r\n (+) Abort DMA transfer\r\n (+) Poll for transfer complete\r\n (+) Handle DMA interrupt request\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Start the DMA Transfer with interrupt enabled.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination (up to 256Kbytes-1)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Start_IT(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress,\r\n uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_DMA_BUFFER_SIZE(DataLength));\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n /* Change DMA peripheral state */\r\n hdma->State = HAL_DMA_STATE_BUSY;\r\n hdma->ErrorCode = HAL_DMA_ERROR_NONE;\r\n\r\n /* Disable the peripheral */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* Configure the source, destination address and the data length & clear flags*/\r\n DMA_SetConfig(hdma, SrcAddress, DstAddress, DataLength);\r\n\r\n /* Enable the transfer complete interrupt */\r\n /* Enable the transfer Error interrupt */\r\n if (NULL != hdma->XferHalfCpltCallback)\r\n {\r\n /* Enable the Half transfer complete interrupt as well */\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n }\r\n else\r\n {\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n __HAL_DMA_ENABLE_IT(hdma, (DMA_IT_TC | DMA_IT_TE));\r\n }\r\n\r\n /* Check if DMAMUX Synchronization is enabled*/\r\n if ((hdma->DMAmuxChannel->CCR & DMAMUX_CxCR_SE) != 0U)\r\n {\r\n /* Enable DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR |= DMAMUX_CxCR_SOIE;\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, enable the DMAMUX request generator overrun IT*/\r\n /* enable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_DMA_ENABLE(hdma);\r\n }\r\n else\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Remain BUSY */\r\n status = HAL_BUSY;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Abort the DMA Transfer.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if(hdma->State != HAL_DMA_STATE_BUSY)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n \r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n \r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n \r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n \r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n \r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n \r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n } \r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Aborts the DMA Transfer in Interrupt mode.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_Abort_IT(DMA_HandleTypeDef *hdma)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n status = HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Disable DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Disable the channel */\r\n __HAL_DMA_DISABLE(hdma);\r\n\r\n /* disable the DMAMUX sync overrun IT*/\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator, disable the DMAMUX request generator overrun IT*/\r\n /* disable the request gen overrun IT*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n /* Call User Abort callback */\r\n if (hdma->XferAbortCallback != NULL)\r\n {\r\n hdma->XferAbortCallback(hdma);\r\n }\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Polling for transfer complete.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CompleteLevel Specifies the DMA level complete.\r\n * @param Timeout Timeout duration.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_PollForTransfer(DMA_HandleTypeDef *hdma, HAL_DMA_LevelCompleteTypeDef CompleteLevel,\r\n uint32_t Timeout)\r\n{\r\n uint32_t temp;\r\n uint32_t tickstart;\r\n\r\n if (HAL_DMA_STATE_BUSY != hdma->State)\r\n {\r\n /* no transfer ongoing */\r\n hdma->ErrorCode = HAL_DMA_ERROR_NO_XFER;\r\n __HAL_UNLOCK(hdma);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Polling mode not supported in circular mode */\r\n if (0U != (hdma->Instance->CCR & DMA_CCR_CIRC))\r\n {\r\n hdma->ErrorCode = HAL_DMA_ERROR_NOT_SUPPORTED;\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Get the level transfer complete flag */\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Transfer Complete flag */\r\n\r\n temp = (uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n else\r\n {\r\n /* Half Transfer Complete flag */\r\n temp = (uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU);\r\n }\r\n\r\n /* Get tick */\r\n tickstart = HAL_GetTick();\r\n\r\n while (0U == (hdma->DmaBaseAddress->ISR & temp))\r\n {\r\n if ((0U != (hdma->DmaBaseAddress->ISR & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU)))))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n /* Check for the Timeout */\r\n if (Timeout != HAL_MAX_DELAY)\r\n {\r\n if (((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TIMEOUT;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /*Check for DMAMUX Request generator (if used) overrun status */\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* if using DMAMUX request generator Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n }\r\n }\r\n\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n }\r\n\r\n if (HAL_DMA_FULL_TRANSFER == CompleteLevel)\r\n {\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* The selected Channelx EN bit is cleared (DMA is disabled and\r\n all transfers are complete) */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n else\r\n {\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU));\r\n }\r\n\r\n /* Process unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Handle DMA interrupt request.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMA_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t flag_it = hdma->DmaBaseAddress->ISR;\r\n uint32_t source_it = hdma->Instance->CCR;\r\n\r\n /* Half Transfer Complete Interrupt management ******************************/\r\n if ((0U != (flag_it & ((uint32_t)DMA_FLAG_HT1 << (hdma->ChannelIndex & 0x1FU)))) && (0U != (source_it & DMA_IT_HT)))\r\n {\r\n /* Disable the half transfer interrupt if the DMA mode is not CIRCULAR */\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the half transfer interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_HT);\r\n }\r\n /* Clear the half transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_HTIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* DMA peripheral state is not updated in Half Transfer */\r\n /* but in Transfer Complete case */\r\n\r\n if (hdma->XferHalfCpltCallback != NULL)\r\n {\r\n /* Half transfer callback */\r\n hdma->XferHalfCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Complete Interrupt management ***********************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TC1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TC)))\r\n {\r\n if ((hdma->Instance->CCR & DMA_CCR_CIRC) == 0U)\r\n {\r\n /* Disable the transfer complete and error interrupt */\r\n __HAL_DMA_DISABLE_IT(hdma, DMA_IT_TE | DMA_IT_TC);\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n }\r\n /* Clear the transfer complete flag */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_TCIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferCpltCallback != NULL)\r\n {\r\n /* Transfer complete callback */\r\n hdma->XferCpltCallback(hdma);\r\n }\r\n }\r\n /* Transfer Error Interrupt management **************************************/\r\n else if ((0U != (flag_it & ((uint32_t)DMA_FLAG_TE1 << (hdma->ChannelIndex & 0x1FU))))\r\n && (0U != (source_it & DMA_IT_TE)))\r\n {\r\n /* When a DMA transfer error occurs */\r\n /* A hardware clear of its EN bits is performed */\r\n /* Disable ALL DMA IT */\r\n __HAL_DMA_DISABLE_IT(hdma, (DMA_IT_TC | DMA_IT_HT | DMA_IT_TE));\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = ((uint32_t)DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Update error code */\r\n hdma->ErrorCode = HAL_DMA_ERROR_TE;\r\n\r\n /* Change the DMA state */\r\n hdma->State = HAL_DMA_STATE_READY;\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing To Do */\r\n }\r\n return;\r\n}\r\n\r\n/**\r\n * @brief Register callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @param pCallback pointer to private callbacsk function which has pointer to\r\n * a DMA_HandleTypeDef structure as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_RegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID, void (* pCallback)(DMA_HandleTypeDef *_hdma))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = pCallback;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief UnRegister callbacks\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param CallbackID User Callback identifier\r\n * a HAL_DMA_CallbackIDTypeDef ENUM as parameter.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMA_UnRegisterCallback(DMA_HandleTypeDef *hdma, HAL_DMA_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(hdma);\r\n\r\n if (HAL_DMA_STATE_READY == hdma->State)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_DMA_XFER_CPLT_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_HALFCPLT_CB_ID:\r\n hdma->XferHalfCpltCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ERROR_CB_ID:\r\n hdma->XferErrorCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ABORT_CB_ID:\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n case HAL_DMA_XFER_ALL_CB_ID:\r\n hdma->XferCpltCallback = NULL;\r\n hdma->XferHalfCpltCallback = NULL;\r\n hdma->XferErrorCallback = NULL;\r\n hdma->XferAbortCallback = NULL;\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup DMA_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral State and Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral State and Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides functions allowing to\r\n (+) Check the DMA state\r\n (+) Get error code\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the DMA hande state.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval HAL state\r\n */\r\nHAL_DMA_StateTypeDef HAL_DMA_GetState(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Return DMA handle state */\r\n return hdma->State;\r\n}\r\n\r\n/**\r\n * @brief Return the DMA error code.\r\n * @param hdma : pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval DMA Error Code\r\n */\r\nuint32_t HAL_DMA_GetError(DMA_HandleTypeDef *hdma)\r\n{\r\n return hdma->ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup DMA_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Sets the DMA Transfer parameter.\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @param SrcAddress The source memory Buffer address\r\n * @param DstAddress The destination memory Buffer address\r\n * @param DataLength The length of data to be transferred from source to destination\r\n * @retval HAL status\r\n */\r\nstatic void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)\r\n{\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n if (hdma->DMAmuxRequestGen != 0U)\r\n {\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n }\r\n\r\n /* Clear all flags */\r\n hdma->DmaBaseAddress->IFCR = (DMA_ISR_GIF1 << (hdma->ChannelIndex & 0x1FU));\r\n\r\n /* Configure DMA Channel data length */\r\n hdma->Instance->CNDTR = DataLength;\r\n\r\n /* Memory to Peripheral */\r\n if ((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)\r\n {\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CPAR = DstAddress;\r\n\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CMAR = SrcAddress;\r\n }\r\n /* Peripheral to Memory */\r\n else\r\n {\r\n /* Configure DMA Channel source address */\r\n hdma->Instance->CPAR = SrcAddress;\r\n\r\n /* Configure DMA Channel destination address */\r\n hdma->Instance->CMAR = DstAddress;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX channel and status mask depending on stream number\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Stream.\r\n * @retval None\r\n */\r\nstatic void DMA_CalcDMAMUXChannelBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t dmamux_base_addr;\r\n uint32_t channel_number;\r\n DMAMUX_Channel_TypeDef *DMAMUX1_ChannelBase;\r\n\r\n /* check if instance is not outside the DMA channel range */\r\n if ((uint32_t)hdma->Instance < (uint32_t)DMA2_Channel1)\r\n {\r\n /* DMA1 */\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel0;\r\n }\r\n else\r\n {\r\n /* DMA2 */\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel8;\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB)\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel6;\r\n#else\r\n DMAMUX1_ChannelBase = DMAMUX1_Channel7;\r\n#endif /* STM32G4x1xx) */\r\n }\r\n dmamux_base_addr = (uint32_t)DMAMUX1_ChannelBase;\r\n channel_number = (((uint32_t)hdma->Instance & 0xFFU) - 8U) / 20U;\r\n hdma->DMAmuxChannel = (DMAMUX_Channel_TypeDef *)(uint32_t)(dmamux_base_addr + ((hdma->ChannelIndex >> 2U) * ((uint32_t)DMAMUX1_Channel1 - (uint32_t)DMAMUX1_Channel0)));\r\n hdma->DMAmuxChannelStatus = DMAMUX1_ChannelStatus;\r\n hdma->DMAmuxChannelStatusMask = 1UL << (channel_number & 0x1FU);\r\n}\r\n\r\n/**\r\n * @brief Updates the DMA handle with the DMAMUX request generator params\r\n * @param hdma pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA Channel.\r\n * @retval None\r\n */\r\n\r\nstatic void DMA_CalcDMAMUXRequestGenBaseAndMask(DMA_HandleTypeDef *hdma)\r\n{\r\n uint32_t request = hdma->Init.Request & DMAMUX_CxCR_DMAREQ_ID;\r\n\r\n /* DMA Channels are connected to DMAMUX1 request generator blocks*/\r\n hdma->DMAmuxRequestGen = (DMAMUX_RequestGen_TypeDef *)((uint32_t)(((uint32_t)DMAMUX1_RequestGenerator0) + ((request - 1U) * 4U)));\r\n\r\n hdma->DMAmuxRequestGenStatus = DMAMUX1_RequestGenStatus;\r\n\r\n hdma->DMAmuxRequestGenStatusMask = 1UL << ((request - 1U) & 0x1FU);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_dma_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_dma_ex.c\r\n * @author MCD Application Team\r\n * @brief DMA Extension HAL module driver\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the DMA Extension peripheral:\r\n * + Extended features functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n The DMA Extension HAL driver can be used as follows:\r\n\r\n (+) Configure the DMA_MUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMA_MUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n (+) To handle the DMAMUX Interrupts, the function HAL_DMAEx_MUX_IRQHandler should be called from\r\n the DMAMUX IRQ handler i.e DMAMUX1_OVR_IRQHandler.\r\n As only one interrupt line is available for all DMAMUX channels and request generators , HAL_DMAEx_MUX_IRQHandler should be\r\n called with, as parameter, the appropriate DMA handle as many as used DMAs in the user project\r\n (exception done if a given DMA is not using the DMAMUX SYNC block neither a request generator)\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx DMAEx\r\n * @brief DMA Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_DMA_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private Constants ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n\r\n/** @defgroup DMAEx_Exported_Functions DMAEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup DMAEx_Exported_Functions_Group1 DMAEx Extended features functions\r\n * @brief Extended features functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended features functions #####\r\n ===============================================================================\r\n [..] This section provides functions allowing to:\r\n\r\n (+) Configure the DMAMUX Synchronization Block using HAL_DMAEx_ConfigMuxSync function.\r\n (+) Configure the DMAMUX Request Generator Block using HAL_DMAEx_ConfigMuxRequestGenerator function.\r\n Functions HAL_DMAEx_EnableMuxRequestGenerator and HAL_DMAEx_DisableMuxRequestGenerator can then be used\r\n to respectively enable/disable the request generator.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Configure the DMAMUX synchronization parameters for a given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pSyncConfig : pointer to HAL_DMA_MuxSyncConfigTypeDef : contains the DMAMUX synchronization parameters\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxSync(DMA_HandleTypeDef *hdma, HAL_DMA_MuxSyncConfigTypeDef *pSyncConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_SYNC_SIGNAL_ID(pSyncConfig->SyncSignalID));\r\n\r\n assert_param(IS_DMAMUX_SYNC_POLARITY(pSyncConfig-> SyncPolarity));\r\n assert_param(IS_DMAMUX_SYNC_STATE(pSyncConfig->SyncEnable));\r\n assert_param(IS_DMAMUX_SYNC_EVENT(pSyncConfig->EventEnable));\r\n assert_param(IS_DMAMUX_SYNC_REQUEST_NUMBER(pSyncConfig->RequestNumber));\r\n\r\n /*Check if the DMA state is ready */\r\n if (hdma->State == HAL_DMA_STATE_READY)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the new synchronization parameters (and keep the request ID filled during the Init)*/\r\n MODIFY_REG(hdma->DMAmuxChannel->CCR, \\\r\n (~DMAMUX_CxCR_DMAREQ_ID), \\\r\n ((pSyncConfig->SyncSignalID) << DMAMUX_CxCR_SYNC_ID_Pos) | ((pSyncConfig->RequestNumber - 1U) << DMAMUX_CxCR_NBREQ_Pos) | \\\r\n pSyncConfig->SyncPolarity | ((uint32_t)pSyncConfig->SyncEnable << DMAMUX_CxCR_SE_Pos) | \\\r\n ((uint32_t)pSyncConfig->EventEnable << DMAMUX_CxCR_EGE_Pos));\r\n\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n /*DMA State not Ready*/\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @param pRequestGeneratorConfig : pointer to HAL_DMA_MuxRequestGeneratorConfigTypeDef :\r\n * contains the request generator parameters.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_ConfigMuxRequestGenerator(DMA_HandleTypeDef *hdma,\r\n HAL_DMA_MuxRequestGeneratorConfigTypeDef *pRequestGeneratorConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_SIGNAL_ID(pRequestGeneratorConfig->SignalID));\r\n\r\n assert_param(IS_DMAMUX_REQUEST_GEN_POLARITY(pRequestGeneratorConfig->Polarity));\r\n assert_param(IS_DMAMUX_REQUEST_GEN_REQUEST_NUMBER(pRequestGeneratorConfig->RequestNumber));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State == HAL_DMA_STATE_READY) && (hdma->DMAmuxRequestGen != 0U))\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(hdma);\r\n\r\n /* Set the request generator new parameters */\r\n hdma->DMAmuxRequestGen->RGCR = pRequestGeneratorConfig->SignalID | \\\r\n ((pRequestGeneratorConfig->RequestNumber - 1U) << (POSITION_VAL(DMAMUX_RGxCR_GNBREQ) & 0x1FU)) | \\\r\n pRequestGeneratorConfig->Polarity;\r\n /* Process UnLocked */\r\n __HAL_UNLOCK(hdma);\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_EnableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Enable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR |= DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the DMAMUX request generator block used by the given DMA channel (instance).\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_DMAEx_DisableMuxRequestGenerator(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_DMA_ALL_INSTANCE(hdma->Instance));\r\n\r\n /* check if the DMA state is ready\r\n and DMA is using a DMAMUX request generator block\r\n */\r\n if ((hdma->State != HAL_DMA_STATE_RESET) && (hdma->DMAmuxRequestGen != 0))\r\n {\r\n\r\n /* Disable the request generator*/\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_GE;\r\n\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handles DMAMUX interrupt request.\r\n * @param hdma: pointer to a DMA_HandleTypeDef structure that contains\r\n * the configuration information for the specified DMA channel.\r\n * @retval None\r\n */\r\nvoid HAL_DMAEx_MUX_IRQHandler(DMA_HandleTypeDef *hdma)\r\n{\r\n /* Check for DMAMUX Synchronization overrun */\r\n if ((hdma->DMAmuxChannelStatus->CSR & hdma->DMAmuxChannelStatusMask) != 0U)\r\n {\r\n /* Disable the synchro overrun interrupt */\r\n hdma->DMAmuxChannel->CCR &= ~DMAMUX_CxCR_SOIE;\r\n\r\n /* Clear the DMAMUX synchro overrun flag */\r\n hdma->DMAmuxChannelStatus->CFR = hdma->DMAmuxChannelStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_SYNC;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n\r\n if (hdma->DMAmuxRequestGen != 0)\r\n {\r\n /* if using a DMAMUX request generator block Check for DMAMUX request generator overrun */\r\n if ((hdma->DMAmuxRequestGenStatus->RGSR & hdma->DMAmuxRequestGenStatusMask) != 0U)\r\n {\r\n /* Disable the request gen overrun interrupt */\r\n hdma->DMAmuxRequestGen->RGCR &= ~DMAMUX_RGxCR_OIE;\r\n\r\n /* Clear the DMAMUX request generator overrun flag */\r\n hdma->DMAmuxRequestGenStatus->RGCFR = hdma->DMAmuxRequestGenStatusMask;\r\n\r\n /* Update error code */\r\n hdma->ErrorCode |= HAL_DMA_ERROR_REQGEN;\r\n\r\n if (hdma->XferErrorCallback != NULL)\r\n {\r\n /* Transfer error callback */\r\n hdma->XferErrorCallback(hdma);\r\n }\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_DMA_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_exti.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_exti.c\r\n * @author MCD Application Team\r\n * @brief EXTI HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Extended Interrupts and events controller (EXTI) peripheral:\r\n * functionalities of the General Purpose Input/Output (EXTI) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### EXTI Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each Exti line can be configured within this driver.\r\n\r\n (+) Exti line can be configured in 3 different modes\r\n (++) Interrupt\r\n (++) Event\r\n (++) Both of them\r\n\r\n (+) Configurable Exti lines can be configured with 3 different triggers\r\n (++) Rising\r\n (++) Falling\r\n (++) Both of them\r\n\r\n (+) When set in interrupt mode, configurable Exti lines have two different\r\n interrupt pending registers which allow to distinguish which transition\r\n occurs:\r\n (++) Rising edge pending interrupt\r\n (++) Falling\r\n\r\n (+) Exti lines 0 to 15 are linked to gpio pin number 0 to 15. Gpio port can\r\n be selected through multiplexer.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n\r\n (#) Configure the EXTI line using HAL_EXTI_SetConfigLine().\r\n (++) Choose the interrupt line number by setting \"Line\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) Configure the interrupt and/or event mode using \"Mode\" member from\r\n EXTI_ConfigTypeDef structure.\r\n (++) For configurable lines, configure rising and/or falling trigger\r\n \"Trigger\" member from EXTI_ConfigTypeDef structure.\r\n (++) For Exti lines linked to gpio, choose gpio port using \"GPIOSel\"\r\n member from GPIO_InitTypeDef structure.\r\n\r\n (#) Get current Exti configuration of a dedicated line using\r\n HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n (++) Provide pointer on EXTI_ConfigTypeDef structure as second parameter.\r\n\r\n (#) Clear Exti configuration of a dedicated line using HAL_EXTI_GetConfigLine().\r\n (++) Provide exiting handle as parameter.\r\n\r\n (#) Register callback to treat Exti interrupts using HAL_EXTI_RegisterCallback().\r\n (++) Provide exiting handle as first parameter.\r\n (++) Provide which callback will be registered using one value from\r\n EXTI_CallbackIDTypeDef.\r\n (++) Provide callback function pointer.\r\n\r\n (#) Get interrupt pending bit using HAL_EXTI_GetPending().\r\n\r\n (#) Clear interrupt pending bit using HAL_EXTI_ClearPending().\r\n\r\n (#) Generate software interrupt using HAL_EXTI_GenerateSWI().\r\n\r\n @endverbatim\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rule:\r\n * Rule-18.1_b - Medium: Array `EXTICR' 1st subscript interval [0,7] may be out\r\n * of bounds [0,3] in following API :\r\n * HAL_EXTI_SetConfigLine\r\n * HAL_EXTI_GetConfigLine\r\n * HAL_EXTI_ClearConfigLine\r\n */\r\n\r\n#ifdef HAL_EXTI_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines ------------------------------------------------------------*/\r\n/** @defgroup EXTI_Private_Constants EXTI Private Constants\r\n * @{\r\n */\r\n#define EXTI_MODE_OFFSET 0x08U /* 0x20: offset between MCU IMR/EMR registers */\r\n#define EXTI_CONFIG_OFFSET 0x08U /* 0x20: offset between MCU Rising/Falling configuration registers */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup EXTI_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group1\r\n * @brief Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Configuration functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Set configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on EXTI configuration to be set.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_SetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(pExtiConfig->Line));\r\n assert_param(IS_EXTI_MODE(pExtiConfig->Mode));\r\n\r\n /* Assign line number to handle */\r\n hexti->Line = pExtiConfig->Line;\r\n\r\n /* Compute line register offset */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Configure triggers for configurable lines */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n assert_param(IS_EXTI_TRIGGER(pExtiConfig->Trigger));\r\n\r\n /* Configure rising trigger */\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_RISING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store rising trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure falling trigger */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Trigger & EXTI_TRIGGER_FALLING) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store falling trigger mode */\r\n *regaddr = regval;\r\n\r\n /* Configure gpio port selection in case of gpio exti line */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PORT(pExtiConfig->GPIOSel));\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n regval |= (pExtiConfig->GPIOSel << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n /* Configure interrupt mode : read current mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_INTERRUPT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store interrupt mode */\r\n *regaddr = regval;\r\n\r\n /* Configure event mode : read current mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Mask or set line */\r\n if ((pExtiConfig->Mode & EXTI_MODE_EVENT) != 0x00u)\r\n {\r\n regval |= maskline;\r\n }\r\n else\r\n {\r\n regval &= ~maskline;\r\n }\r\n\r\n /* Store event mode */\r\n *regaddr = regval;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Get configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param pExtiConfig Pointer on structure to store Exti configuration.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetConfigLine(EXTI_HandleTypeDef *hexti, EXTI_ConfigTypeDef *pExtiConfig)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if ((hexti == NULL) || (pExtiConfig == NULL))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* Store handle line number to configuration structure */\r\n pExtiConfig->Line = hexti->Line;\r\n\r\n /* Compute line register offset and line mask */\r\n offset = ((pExtiConfig->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (pExtiConfig->Line & EXTI_PIN_MASK);\r\n /* Compute mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Get core mode : interrupt */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_INTERRUPT;\r\n }\r\n else\r\n {\r\n pExtiConfig->Mode = EXTI_MODE_NONE;\r\n }\r\n\r\n /* Get event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Mode |= EXTI_MODE_EVENT;\r\n }\r\n\r\n /* Get default Trigger and GPIOSel configuration */\r\n pExtiConfig->Trigger = EXTI_TRIGGER_NONE;\r\n pExtiConfig->GPIOSel = 0x00u;\r\n\r\n /* 2] Get trigger for configurable lines : rising */\r\n if ((pExtiConfig->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger = EXTI_TRIGGER_RISING;\r\n }\r\n\r\n /* Get falling configuration */\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = *regaddr;\r\n\r\n /* Check if configuration of selected line is enable */\r\n if ((regval & maskline) != 0x00u)\r\n {\r\n pExtiConfig->Trigger |= EXTI_TRIGGER_FALLING;\r\n }\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((pExtiConfig->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n pExtiConfig->GPIOSel = ((regval >> (SYSCFG_EXTICR1_EXTI1_Pos * ((linepos & 0x03u)))));\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear whole configuration of a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_ClearConfigLine(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n\r\n /* compute line register offset and line mask */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* 1] Clear interrupt mode */\r\n regaddr = (&EXTI->IMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 2] Clear event mode */\r\n regaddr = (&EXTI->EMR1 + (EXTI_MODE_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* 3] Clear triggers in case of configurable lines */\r\n if ((hexti->Line & EXTI_CONFIG) != 0x00u)\r\n {\r\n regaddr = (&EXTI->RTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n regaddr = (&EXTI->FTSR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & ~maskline);\r\n *regaddr = regval;\r\n\r\n /* Get Gpio port selection for gpio lines */\r\n if ((hexti->Line & EXTI_GPIO) == EXTI_GPIO)\r\n {\r\n assert_param(IS_EXTI_GPIO_PIN(linepos));\r\n\r\n regval = SYSCFG->EXTICR[linepos >> 2u];\r\n regval &= ~(SYSCFG_EXTICR1_EXTI0 << (SYSCFG_EXTICR1_EXTI1_Pos * (linepos & 0x03u)));\r\n SYSCFG->EXTICR[linepos >> 2u] = regval;\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Register callback for a dedicated Exti line.\r\n * @param hexti Exti handle.\r\n * @param CallbackID User callback identifier.\r\n * This parameter can be one of @arg @ref EXTI_CallbackIDTypeDef values.\r\n * @param pPendingCbfn function pointer to be stored as callback.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_RegisterCallback(EXTI_HandleTypeDef *hexti, EXTI_CallbackIDTypeDef CallbackID, void (*pPendingCbfn)(void))\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_CB(CallbackID));\r\n\r\n switch (CallbackID)\r\n {\r\n /* set common callback */\r\n case HAL_EXTI_COMMON_CB_ID:\r\n hexti->PendingCallback = pPendingCbfn;\r\n break;\r\n\r\n default:\r\n hexti->PendingCallback = NULL;\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Store line number as handle private field.\r\n * @param hexti Exti handle.\r\n * @param ExtiLine Exti line number.\r\n * This parameter can be from 0 to @ref EXTI_LINE_NB.\r\n * @retval HAL Status.\r\n */\r\nHAL_StatusTypeDef HAL_EXTI_GetHandle(EXTI_HandleTypeDef *hexti, uint32_t ExtiLine)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_EXTI_LINE(ExtiLine));\r\n\r\n /* Check null pointer */\r\n if (hexti == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Store line number as handle private field */\r\n hexti->Line = ExtiLine;\r\n\r\n return HAL_OK;\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup EXTI_Exported_Functions_Group2\r\n * @brief EXTI IO functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param hexti Exti handle.\r\n * @retval none.\r\n */\r\nvoid HAL_EXTI_IRQHandler(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n regval = (*regaddr & maskline);\r\n\r\n if (regval != 0x00u)\r\n {\r\n /* Clear pending bit */\r\n *regaddr = maskline;\r\n\r\n /* Call pending callback */\r\n if (hexti->PendingCallback != NULL)\r\n {\r\n hexti->PendingCallback();\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief Get interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval 1 if interrupt is pending else 0.\r\n */\r\nuint32_t HAL_EXTI_GetPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t regval;\r\n uint32_t linepos;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line position */\r\n linepos = (hexti->Line & EXTI_PIN_MASK);\r\n /* Compute line mask */\r\n maskline = (1uL << linepos);\r\n\r\n /* Get pending bit */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* return 1 if bit is set else 0 */\r\n regval = ((*regaddr & maskline) >> linepos);\r\n return regval;\r\n}\r\n\r\n\r\n/**\r\n * @brief Clear interrupt pending bit of a dedicated line.\r\n * @param hexti Exti handle.\r\n * @param Edge unused\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_ClearPending(EXTI_HandleTypeDef *hexti, uint32_t Edge)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameters */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n UNUSED(Edge);\r\n\r\n /* Compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* Compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n /* Get pending register address */\r\n regaddr = (&EXTI->PR1 + (EXTI_CONFIG_OFFSET * offset));\r\n\r\n /* Clear Pending bit */\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @brief Generate a software interrupt for a dedicated line.\r\n * @param hexti Exti handle.\r\n * @retval None.\r\n */\r\nvoid HAL_EXTI_GenerateSWI(EXTI_HandleTypeDef *hexti)\r\n{\r\n __IO uint32_t *regaddr;\r\n uint32_t maskline;\r\n uint32_t offset;\r\n\r\n /* Check parameter */\r\n assert_param(IS_EXTI_LINE(hexti->Line));\r\n assert_param(IS_EXTI_CONFIG_LINE(hexti->Line));\r\n\r\n /* compute line register offset */\r\n offset = ((hexti->Line & EXTI_REG_MASK) >> EXTI_REG_SHIFT);\r\n /* compute line mask */\r\n maskline = (1uL << (hexti->Line & EXTI_PIN_MASK));\r\n\r\n regaddr = (&EXTI->SWIER1 + (EXTI_CONFIG_OFFSET * offset));\r\n *regaddr = maskline;\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_EXTI_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash.c\r\n * @author MCD Application Team\r\n * @brief FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the internal FLASH memory:\r\n * + Program operations functions\r\n * + Memory Control functions\r\n * + Peripheral Errors functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### FLASH peripheral features #####\r\n ==============================================================================\r\n\r\n [..] The Flash memory interface manages CPU AHB I-Code and D-Code accesses\r\n to the Flash memory. It implements the erase and program Flash memory operations\r\n and the read and write protection mechanisms.\r\n\r\n [..] The Flash memory interface accelerates code execution with a system of instruction\r\n prefetch and cache lines.\r\n\r\n [..] The FLASH main features are:\r\n (+) Flash memory read operations\r\n (+) Flash memory program/erase operations\r\n (+) Read / write protections\r\n (+) Option bytes programming\r\n (+) Prefetch on I-Code\r\n (+) 32 cache lines of 4*64 or 2*128 bits on I-Code\r\n (+) 8 cache lines of 4*64 or 2*128 bits on D-Code\r\n (+) Error code correction (ECC) : Data in flash are 72-bits word\r\n (8 bits added per double word)\r\n\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n This driver provides functions and macros to configure and program the FLASH\r\n memory of all STM32G4xx devices.\r\n\r\n (#) Flash Memory IO Programming functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Program functions: double word and fast program (full row programming)\r\n (++) There are two modes of programming :\r\n (+++) Polling mode using HAL_FLASH_Program() function\r\n (+++) Interrupt mode using HAL_FLASH_Program_IT() function\r\n\r\n (#) Interrupts and flags management functions:\r\n (++) Handle FLASH interrupts by calling HAL_FLASH_IRQHandler()\r\n (++) Callback functions are called when the flash operations are finished :\r\n HAL_FLASH_EndOfOperationCallback() when everything is ok, otherwise\r\n HAL_FLASH_OperationErrorCallback()\r\n (++) Get error flag status by calling HAL_GetError()\r\n\r\n (#) Option bytes management functions:\r\n (++) Lock and Unlock the option bytes using HAL_FLASH_OB_Unlock() and\r\n HAL_FLASH_OB_Lock() functions\r\n (++) Launch the reload of the option bytes using HAL_FLASH_Launch() function.\r\n In this case, a reset is generated\r\n\r\n [..]\r\n In addition to these functions, this driver includes a set of macros allowing\r\n to handle the following operations:\r\n (+) Set the latency\r\n (+) Enable/Disable the prefetch buffer\r\n (+) Enable/Disable the Instruction cache and the Data cache\r\n (+) Reset the Instruction cache and the Data cache\r\n (+) Enable/Disable the Flash power-down during low-power run and sleep modes\r\n (+) Enable/Disable the Flash interrupts\r\n (+) Monitor the Flash flags status\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH FLASH\r\n * @brief FLASH HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Constants FLASH Private Constants\r\n * @{\r\n */\r\n#define FLASH_NB_DOUBLE_WORDS_IN_ROW 32\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/** @defgroup FLASH_Private_Variables FLASH Private Variables\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Variable used for Program/Erase sectors under interruption\r\n */\r\nFLASH_ProcessTypeDef pFlash = {.Lock = HAL_UNLOCKED,\r\n .ErrorCode = HAL_FLASH_ERROR_NONE,\r\n .ProcedureOnGoing = FLASH_PROC_NONE,\r\n .Address = 0U,\r\n .Bank = FLASH_BANK_1,\r\n .Page = 0U,\r\n .NbPagesToErase = 0U,\r\n .CacheToReactivate = FLASH_CACHE_DISABLED};\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASH_Private_Functions FLASH Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data);\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup FLASH_Exported_Functions FLASH Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group1 Programming operation functions\r\n * @brief Programming operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the FLASH\r\n program operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t prog_bit = 0;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n prog_bit = FLASH_CR_PG;\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n\r\n /* If it is the last row, the bit will be cleared at the end of the operation */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n prog_bit = FLASH_CR_FSTPG;\r\n }\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the program operation is completed, disable the PG or FSTPG Bit */\r\n if (prog_bit != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, prog_bit);\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n /* return status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program double word or fast program of a row at a specified address with interrupt enabled.\r\n * @param TypeProgram Indicate the way to program at a specified address.\r\n * This parameter can be a value of @ref FLASH_Type_Program.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * This parameter is the data for the double word program and the address where\r\n * are stored the data for the row fast program.\r\n *\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Program_IT(uint32_t TypeProgram, uint32_t Address, uint64_t Data)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEPROGRAM(TypeProgram));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Reset error code */\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation(FLASH_TIMEOUT_VALUE);\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n else\r\n {\r\n /* Set internal variables used by the IRQ handler */\r\n if (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST)\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM_LAST;\r\n }\r\n else\r\n {\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PROGRAM;\r\n }\r\n pFlash.Address = Address;\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n if (TypeProgram == FLASH_TYPEPROGRAM_DOUBLEWORD)\r\n {\r\n /* Program double-word (64-bit) at a specified address */\r\n FLASH_Program_DoubleWord(Address, Data);\r\n }\r\n else if ((TypeProgram == FLASH_TYPEPROGRAM_FAST) || (TypeProgram == FLASH_TYPEPROGRAM_FAST_AND_LAST))\r\n {\r\n /* Fast program a 32 row double-word (64-bit) at a specified address */\r\n FLASH_Program_Fast(Address, (uint32_t)Data);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Handle FLASH interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_FLASH_IRQHandler(void)\r\n{\r\n uint32_t tmp_page;\r\n uint32_t error;\r\n FLASH_ProcedureTypeDef procedure;\r\n\r\n /* If the operation is completed, disable the PG, PNB, MER1, MER2 and PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PG | FLASH_CR_MER1 | FLASH_CR_PER | FLASH_CR_PNB));\r\n#if defined (FLASH_OPTR_DBANK)\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_MER2);\r\n#endif\r\n\r\n /* Disable the FSTPG Bit only if it is the last row programmed */\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PROGRAM_LAST)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n\r\n if (error != 0U)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n /* FLASH error interrupt user callback */\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_PAGE_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Page);\r\n }\r\n else if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n HAL_FLASH_OperationErrorCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Stop the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_PAGE_ERASE)\r\n {\r\n /* Nb of pages to erased can be decreased */\r\n pFlash.NbPagesToErase--;\r\n\r\n /* Check if there are still pages to erase*/\r\n if (pFlash.NbPagesToErase != 0U)\r\n {\r\n /* Indicate user which page has been erased*/\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n\r\n /* Increment page number */\r\n pFlash.Page++;\r\n tmp_page = pFlash.Page;\r\n FLASH_PageErase(tmp_page, pFlash.Bank);\r\n }\r\n else\r\n {\r\n /* No more pages to Erase */\r\n /* Reset Address and stop Erase pages procedure */\r\n pFlash.Page = 0xFFFFFFFFU;\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Page);\r\n }\r\n }\r\n else\r\n {\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches() ;\r\n\r\n procedure = pFlash.ProcedureOnGoing;\r\n if (procedure == FLASH_PROC_MASS_ERASE)\r\n {\r\n /* MassErase ended. Return the selected bank */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Bank);\r\n }\r\n else if ((procedure == FLASH_PROC_PROGRAM) ||\r\n (procedure == FLASH_PROC_PROGRAM_LAST))\r\n {\r\n /* Program ended. Return the selected address */\r\n /* FLASH EOP interrupt user callback */\r\n HAL_FLASH_EndOfOperationCallback(pFlash.Address);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /*Clear the procedure ongoing*/\r\n pFlash.ProcedureOnGoing = FLASH_PROC_NONE;\r\n }\r\n }\r\n\r\n if (pFlash.ProcedureOnGoing == FLASH_PROC_NONE)\r\n {\r\n /* Disable End of Operation and Error interrupts */\r\n __HAL_FLASH_DISABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n }\r\n}\r\n\r\n/**\r\n * @brief FLASH end of operation interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page which has been erased\r\n * (if 0xFFFFFFFF, it means that all the selected pages have been erased)\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_EndOfOperationCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_EndOfOperationCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief FLASH operation error interrupt callback.\r\n * @param ReturnValue The value saved in this parameter depends on the ongoing procedure:\r\n * @arg Mass Erase: Bank number which has been requested to erase\r\n * @arg Page Erase: Page number which returned an error\r\n * @arg Program: Address which was selected for data program\r\n * @retval None\r\n */\r\n__weak void HAL_FLASH_OperationErrorCallback(uint32_t ReturnValue)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(ReturnValue);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_FLASH_OperationErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the FLASH\r\n memory operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Unlock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n /* Authorize the FLASH Registers access */\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY1);\r\n WRITE_REG(FLASH->KEYR, FLASH_KEY2);\r\n\r\n /* verify Flash is unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH control register access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the LOCK Bit to lock the FLASH Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_LOCK);\r\n\r\n /* verify Flash is locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_LOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unlock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Unlock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n /* Authorizes the Option Byte register programming */\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY1);\r\n WRITE_REG(FLASH->OPTKEYR, FLASH_OPTKEY2);\r\n\r\n /* verify option bytes are unlocked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Lock the FLASH Option Bytes Registers access.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Lock(void)\r\n{\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Set the OPTLOCK Bit to lock the FLASH Option Byte Registers access */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTLOCK);\r\n\r\n /* Verify option bytes are locked */\r\n if (READ_BIT(FLASH->CR, FLASH_CR_OPTLOCK) != 0U)\r\n {\r\n status = HAL_OK;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Launch the option byte loading.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASH_OB_Launch(void)\r\n{\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n\r\n /* Wait for last operation to be completed */\r\n return (FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE));\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup FLASH_Exported_Functions_Group3 Peripheral State and Errors functions\r\n * @brief Peripheral Errors functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Errors functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection permits to get in run-time Errors of the FLASH peripheral.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Get the specific FLASH error flag.\r\n * @retval FLASH_ErrorCode. The returned value can be:\r\n * @arg HAL_FLASH_ERROR_RD: FLASH Read Protection error flag (PCROP)\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming Sequence error flag\r\n * @arg HAL_FLASH_ERROR_PGP: FLASH Programming Parallelism error flag\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming Alignment error flag\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protected error flag\r\n * @arg HAL_FLASH_ERROR_OPERATION: FLASH operation Error flag\r\n * @arg HAL_FLASH_ERROR_NONE: No error set\r\n * @arg HAL_FLASH_ERROR_OP: FLASH Operation error\r\n * @arg HAL_FLASH_ERROR_PROG: FLASH Programming error\r\n * @arg HAL_FLASH_ERROR_WRP: FLASH Write protection error\r\n * @arg HAL_FLASH_ERROR_PGA: FLASH Programming alignment error\r\n * @arg HAL_FLASH_ERROR_SIZ: FLASH Size error\r\n * @arg HAL_FLASH_ERROR_PGS: FLASH Programming sequence error\r\n * @arg HAL_FLASH_ERROR_MIS: FLASH Fast programming data miss error\r\n * @arg HAL_FLASH_ERROR_FAST: FLASH Fast programming error\r\n * @arg HAL_FLASH_ERROR_RD: FLASH PCROP read error\r\n * @arg HAL_FLASH_ERROR_OPTV: FLASH Option validity error\r\n */\r\nuint32_t HAL_FLASH_GetError(void)\r\n{\r\n return pFlash.ErrorCode;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASH_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Wait for a FLASH operation to complete.\r\n * @param Timeout maximum flash operation timeout.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef FLASH_WaitForLastOperation(uint32_t Timeout)\r\n{\r\n /* Wait for the FLASH operation to complete by polling on BUSY flag to be reset.\r\n Even if the FLASH operation fails, the BUSY flag will be reset and an error\r\n flag will be set */\r\n\r\n uint32_t tickstart = HAL_GetTick();\r\n uint32_t error;\r\n\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY))\r\n {\r\n if ((HAL_GetTick() - tickstart) > Timeout)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Check FLASH operation error flags */\r\n error = (FLASH->SR & FLASH_FLAG_SR_ERRORS);\r\n if (error != 0u)\r\n {\r\n /* Save the error code */\r\n pFlash.ErrorCode |= error;\r\n\r\n /* Clear error programming flags */\r\n __HAL_FLASH_CLEAR_FLAG(error);\r\n\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check FLASH End of Operation flag */\r\n if (__HAL_FLASH_GET_FLAG(FLASH_FLAG_EOP))\r\n {\r\n /* Clear FLASH End of Operation pending bit */\r\n __HAL_FLASH_CLEAR_FLAG(FLASH_FLAG_EOP);\r\n }\r\n\r\n /* If there is an error flag set */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Program double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param Data specifies the data to be programmed.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_DoubleWord(uint32_t Address, uint64_t Data)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PROGRAM_ADDRESS(Address));\r\n\r\n /* Set PG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_PG);\r\n\r\n /* Program first word */\r\n *(uint32_t *)Address = (uint32_t)Data;\r\n\r\n /* Barrier to ensure programming is performed in 2 steps, in right order\r\n (independently of compiler optimization behavior) */\r\n __ISB();\r\n\r\n /* Program second word */\r\n *(uint32_t *)(Address + 4U) = (uint32_t)(Data >> 32U);\r\n}\r\n\r\n/**\r\n * @brief Fast program a row double-word (64-bit) at a specified address.\r\n * @param Address specifies the address to be programmed.\r\n * @param DataAddress specifies the address where the data are stored.\r\n * @retval None\r\n */\r\nstatic void FLASH_Program_Fast(uint32_t Address, uint32_t DataAddress)\r\n{\r\n uint8_t row_index = (2 * FLASH_NB_DOUBLE_WORDS_IN_ROW);\r\n uint32_t *dest_addr = (uint32_t *)Address;\r\n uint32_t *src_addr = (uint32_t *)DataAddress;\r\n uint32_t primask_bit;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(Address));\r\n\r\n /* Set FSTPG bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_FSTPG);\r\n\r\n /* Enter critical section: Disable interrupts to avoid any interruption during the loop */\r\n primask_bit = __get_PRIMASK();\r\n __disable_irq();\r\n\r\n /* Program the double words of the row */\r\n do\r\n {\r\n *dest_addr = *src_addr;\r\n dest_addr++;\r\n src_addr++;\r\n row_index--;\r\n }\r\n while (row_index != 0U);\r\n\r\n /* Exit critical section: restore previous priority mask */\r\n __set_PRIMASK(primask_bit);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended FLASH HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the FLASH extended peripheral:\r\n * + Extended programming operations functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash Extended features #####\r\n ==============================================================================\r\n\r\n [..] Comparing to other previous devices, the FLASH interface for STM32G4xx\r\n devices contains the following additional features\r\n\r\n (+) Capacity up to 512 Kbytes with dual bank architecture supporting read-while-write\r\n capability (RWW)\r\n (+) Dual bank 64-bits memory organization with possibility of single bank 128-bits\r\n (+) Protected areas including WRP, PCROP and Securable memory\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..] This driver provides functions to configure and program the FLASH memory\r\n of all STM32G4xx devices. It includes\r\n (#) Flash Memory Erase functions:\r\n (++) Lock and Unlock the FLASH interface using HAL_FLASH_Unlock() and\r\n HAL_FLASH_Lock() functions\r\n (++) Erase function: Erase pages, or mass erase banks\r\n (++) There are two modes of erase :\r\n (+++) Polling Mode using HAL_FLASHEx_Erase()\r\n (+++) Interrupt Mode using HAL_FLASHEx_Erase_IT()\r\n\r\n (#) Option Bytes Programming function: Use HAL_FLASHEx_OBProgram() to:\r\n (++) Configure the write protection areas (WRP)\r\n (++) Set the Read protection Level (RDP)\r\n (++) Program the user Option Bytes\r\n (++) Configure the Proprietary Code ReadOut protection areas (PCROP)\r\n (++) Configure the Securable memory areas\r\n (++) Configure the Boot Lock\r\n\r\n (#) Get Option Bytes Configuration function: Use HAL_FLASHEx_OBGetConfig() to:\r\n (++) Get the configuration of write protection areas (WRP)\r\n (++) Get the level of read protection (RDP)\r\n (++) Get the value of the user Option Bytes\r\n (++) Get the configuration of Proprietary Code ReadOut Protection areas (PCROP)\r\n (++) Get the configuration of Securable memory areas\r\n (++) Get the status of Boot Lock\r\n\r\n (#) Activation of Securable memory area: Use HAL_FLASHEx_EnableSecMemProtection()\r\n (++) Deny the access to securable memory area\r\n\r\n (#) Enable or disable debugger: Use HAL_FLASHEx_EnableDebugger() or\r\n HAL_FLASHEx_DisableDebugger()\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx FLASHEx\r\n * @brief FLASH Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup FLASHEx_Private_Functions FLASHEx Private Functions\r\n * @{\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks);\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset);\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel);\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig);\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr);\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset);\r\nstatic uint32_t FLASH_OB_GetRDP(void);\r\nstatic uint32_t FLASH_OB_GetUser(void);\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr);\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecMemBank, uint32_t SecMemSize);\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecMemBank, uint32_t *SecMemSize);\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig);\r\nstatic uint32_t FLASH_OB_GetBootLock(void);\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions -------------------------------------------------------*/\r\n/** @defgroup FLASHEx_Exported_Functions FLASHEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASHEx_Exported_Functions_Group1 Extended IO operation functions\r\n * @brief Extended IO operation functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended programming operation functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to manage the Extended FLASH\r\n programming operations Operations.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages.\r\n * @param[in] pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @param[out] PageError pointer to variable that contains the configuration\r\n * information on faulty page in case of error (0xFFFFFFFF means that all\r\n * the pages have been correctly erased).\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase(FLASH_EraseInitTypeDef *pEraseInit, uint32_t *PageError)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t page_index;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n FLASH_MassErase(pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* If the erase operation is completed, disable the MER1 and MER2 Bits */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n#else\r\n /* If the erase operation is completed, disable the MER1 Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_MER1));\r\n#endif\r\n }\r\n else\r\n {\r\n /*Initialization of PageError variable*/\r\n *PageError = 0xFFFFFFFFU;\r\n\r\n for (page_index = pEraseInit->Page; page_index < (pEraseInit->Page + pEraseInit->NbPages); page_index++)\r\n {\r\n FLASH_PageErase(page_index, pEraseInit->Banks);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n /* If the erase operation is completed, disable the PER Bit */\r\n CLEAR_BIT(FLASH->CR, (FLASH_CR_PER | FLASH_CR_PNB));\r\n\r\n if (status != HAL_OK)\r\n {\r\n /* In case of error, stop erase procedure and return the faulty page */\r\n *PageError = page_index;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Flush the caches to be sure of the data consistency */\r\n FLASH_FlushCaches();\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Perform a mass erase or erase the specified FLASH memory pages with interrupt enabled.\r\n * @param pEraseInit pointer to an FLASH_EraseInitTypeDef structure that\r\n * contains the configuration information for the erasing.\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_Erase_IT(FLASH_EraseInitTypeDef *pEraseInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_TYPEERASE(pEraseInit->TypeErase));\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Deactivate the cache if they are activated to avoid data misbehavior */\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_ICACHE_ENABLED;\r\n }\r\n }\r\n else if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n pFlash.CacheToReactivate = FLASH_CACHE_DCACHE_ENABLED;\r\n }\r\n else\r\n {\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n }\r\n\r\n /* Enable End of Operation and Error interrupts */\r\n __HAL_FLASH_ENABLE_IT(FLASH_IT_EOP | FLASH_IT_OPERR);\r\n\r\n pFlash.Bank = pEraseInit->Banks;\r\n\r\n if (pEraseInit->TypeErase == FLASH_TYPEERASE_MASSERASE)\r\n {\r\n /* Mass erase to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_MASS_ERASE;\r\n FLASH_MassErase(pEraseInit->Banks);\r\n }\r\n else\r\n {\r\n /* Erase by page to be done */\r\n pFlash.ProcedureOnGoing = FLASH_PROC_PAGE_ERASE;\r\n pFlash.NbPagesToErase = pEraseInit->NbPages;\r\n pFlash.Page = pEraseInit->Page;\r\n\r\n /*Erase 1st page and wait for IT */\r\n FLASH_PageErase(pEraseInit->Page, pEraseInit->Banks);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program Option bytes.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that\r\n * contains the configuration information for the programming.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @retval HAL_Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_OBProgram(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OPTIONBYTE(pOBInit->OptionType));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n pFlash.ErrorCode = HAL_FLASH_ERROR_NONE;\r\n\r\n /* Write protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_WRP) != 0U)\r\n {\r\n /* Configure of Write protection on the selected area */\r\n if (FLASH_OB_WRPConfig(pOBInit->WRPArea, pOBInit->WRPStartOffset, pOBInit->WRPEndOffset) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Read protection configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_RDP) != 0U)\r\n {\r\n /* Configure the Read protection level */\r\n if (FLASH_OB_RDPConfig(pOBInit->RDPLevel) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* User Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_USER) != 0U)\r\n {\r\n /* Configure the user option bytes */\r\n if (FLASH_OB_UserConfig(pOBInit->USERType, pOBInit->USERConfig) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* PCROP Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_PCROP) != 0U)\r\n {\r\n if (pOBInit->PCROPStartAddr != pOBInit->PCROPEndAddr)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if (FLASH_OB_PCROPConfig(pOBInit->PCROPConfig, pOBInit->PCROPStartAddr, pOBInit->PCROPEndAddr) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n }\r\n\r\n /* Securable memory Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_SEC) != 0U)\r\n {\r\n /* Configure the securable memory area */\r\n if (FLASH_OB_SecMemConfig(pOBInit->SecBank, pOBInit->SecSize) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Boot Entry Point Configuration */\r\n if ((pOBInit->OptionType & OPTIONBYTE_BOOT_LOCK) != 0U)\r\n {\r\n /* Configure the boot unique entry point option */\r\n if (FLASH_OB_BootLockConfig(pOBInit->BootEntryPoint) != HAL_OK)\r\n {\r\n status = HAL_ERROR;\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the Option bytes configuration.\r\n * @param pOBInit pointer to an FLASH_OBInitStruct structure that contains the\r\n * configuration information.\r\n * @note The fields pOBInit->WRPArea and pOBInit->PCROPConfig should indicate\r\n * which area is requested for the WRP and PCROP, else no information will be returned.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_OBGetConfig(FLASH_OBProgramInitTypeDef *pOBInit)\r\n{\r\n pOBInit->OptionType = (OPTIONBYTE_RDP | OPTIONBYTE_USER);\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB) ||\r\n (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK2_AREAB))\r\n#else\r\n if ((pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAA) || (pOBInit->WRPArea == OB_WRPAREA_BANK1_AREAB))\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_WRP;\r\n /* Get write protection on the selected area */\r\n FLASH_OB_GetWRP(pOBInit->WRPArea, &(pOBInit->WRPStartOffset), &(pOBInit->WRPEndOffset));\r\n }\r\n\r\n /* Get Read protection level */\r\n pOBInit->RDPLevel = FLASH_OB_GetRDP();\r\n\r\n /* Get the user option bytes */\r\n pOBInit->USERConfig = FLASH_OB_GetUser();\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->PCROPConfig == FLASH_BANK_1) || (pOBInit->PCROPConfig == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->PCROPConfig == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_PCROP;\r\n /* Get the Proprietary code readout protection */\r\n FLASH_OB_GetPCROP(&(pOBInit->PCROPConfig), &(pOBInit->PCROPStartAddr), &(pOBInit->PCROPEndAddr));\r\n }\r\n\r\n pOBInit->OptionType |= OPTIONBYTE_BOOT_LOCK;\r\n\r\n /* Get the boot entry point */\r\n pOBInit->BootEntryPoint = FLASH_OB_GetBootLock();\r\n\r\n /* Get the securable memory area configuration */\r\n#if defined (FLASH_OPTR_DBANK)\r\n if ((pOBInit->SecBank == FLASH_BANK_1) || (pOBInit->SecBank == FLASH_BANK_2))\r\n#else\r\n if (pOBInit->SecBank == FLASH_BANK_1)\r\n#endif\r\n {\r\n pOBInit->OptionType |= OPTIONBYTE_SEC;\r\n FLASH_OB_GetSecMem(pOBInit->SecBank, &(pOBInit->SecSize));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enable the FLASH Securable Memory protection.\r\n * @param Bank: Bank to be protected\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be protected\r\n * @arg FLASH_BANK_2: Bank2 to be protected (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be protected (*)\r\n * @note (*) availability depends on devices\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_FLASHEx_EnableSecMemProtection(uint32_t Bank)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Bank));\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 1 if requested */\r\n if ((Bank & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n\r\n /* Enable the Securable Memory Protection Bit for the bank 2 if requested */\r\n if ((Bank & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT2);\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_SEC_PROT1);\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable Debugger.\r\n * @note After calling this API, flash interface allow debugger intrusion.\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_EnableDebugger(void)\r\n{\r\n FLASH->ACR |= FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Debugger.\r\n * @note After calling this API, Debugger is disabled: it's no more possible to\r\n * break, see CPU register, etc...\r\n * @retval None\r\n */\r\nvoid HAL_FLASHEx_DisableDebugger(void)\r\n{\r\n FLASH->ACR &= ~FLASH_ACR_DBG_SWEN;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n\r\n/** @addtogroup FLASHEx_Private_Functions\r\n * @{\r\n */\r\n/**\r\n * @brief Mass erase of FLASH memory.\r\n * @param Banks Banks to be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Bank1 to be erased\r\n * @arg FLASH_BANK_2: Bank2 to be erased (*)\r\n * @arg FLASH_BANK_BOTH: Bank1 and Bank2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nstatic void FLASH_MassErase(uint32_t Banks)\r\n{\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) != 0U)\r\n#endif\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK(Banks));\r\n\r\n /* Set the Mass Erase Bit for the bank 1 if requested */\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER1);\r\n }\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Set the Mass Erase Bit for the bank 2 if requested */\r\n if ((Banks & FLASH_BANK_2) != 0U)\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_MER2);\r\n }\r\n#endif\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else\r\n {\r\n SET_BIT(FLASH->CR, (FLASH_CR_MER1 | FLASH_CR_MER2));\r\n }\r\n#endif\r\n\r\n /* Proceed to erase all sectors */\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Erase the specified FLASH memory page.\r\n * @param Page FLASH page to erase.\r\n * This parameter must be a value between 0 and (max number of pages in the bank - 1).\r\n * @param Banks Bank where the page will be erased.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Page in bank 1 to be erased\r\n * @arg FLASH_BANK_2: Page in bank 2 to be erased (*)\r\n * @note (*) availability depends on devices\r\n * @retval None\r\n */\r\nvoid FLASH_PageErase(uint32_t Page, uint32_t Banks)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_PAGE(Page));\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(Banks));\r\n\r\n if ((Banks & FLASH_BANK_1) != 0U)\r\n {\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n else\r\n {\r\n SET_BIT(FLASH->CR, FLASH_CR_BKER);\r\n }\r\n }\r\n#endif\r\n\r\n /* Proceed to erase the page */\r\n MODIFY_REG(FLASH->CR, FLASH_CR_PNB, ((Page & 0xFFU) << FLASH_CR_PNB_Pos));\r\n SET_BIT(FLASH->CR, FLASH_CR_PER);\r\n SET_BIT(FLASH->CR, FLASH_CR_STRT);\r\n}\r\n\r\n/**\r\n * @brief Flush the instruction and data caches.\r\n * @retval None\r\n */\r\nvoid FLASH_FlushCaches(void)\r\n{\r\n FLASH_CacheTypeDef cache = pFlash.CacheToReactivate;\r\n\r\n /* Flush instruction cache */\r\n if ((cache == FLASH_CACHE_ICACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Disable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n /* Reset instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n /* Enable instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_ENABLE();\r\n }\r\n\r\n /* Flush data cache */\r\n if ((cache == FLASH_CACHE_DCACHE_ENABLED) ||\r\n (cache == FLASH_CACHE_ICACHE_DCACHE_ENABLED))\r\n {\r\n /* Reset data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n /* Enable data cache */\r\n __HAL_FLASH_DATA_CACHE_ENABLE();\r\n }\r\n\r\n /* Reset internal variable */\r\n pFlash.CacheToReactivate = FLASH_CACHE_DISABLED;\r\n}\r\n\r\n/**\r\n * @brief Configure the write protection area into Option Bytes.\r\n * @note When the memory read protection level is selected (RDP level = 1),\r\n * it is not possible to program or erase Flash memory if the CPU debug\r\n * features are connected (JTAG or single wire) or boot code is being\r\n * executed from RAM or System flash, even if WRP is not activated.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param WRPArea specifies the area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (*)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (*)\r\n * @note (*) availability depends on devices\r\n * @param WRPStartOffset specifies the start page of the write protected area.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1).\r\n * @param WRDPEndOffset specifies the end page of the write protected area.\r\n * This parameter can be page number between WRPStartOffset and (max number of pages in the bank - 1).\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_WRPConfig(uint32_t WRPArea, uint32_t WRPStartOffset, uint32_t WRDPEndOffset)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_WRPAREA(WRPArea));\r\n assert_param(IS_FLASH_PAGE(WRPStartOffset));\r\n assert_param(IS_FLASH_PAGE(WRDPEndOffset));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n FLASH->WRP1AR = ((WRDPEndOffset << FLASH_WRP1AR_WRP1A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n FLASH->WRP1BR = ((WRDPEndOffset << FLASH_WRP1BR_WRP1B_END_Pos) | WRPStartOffset);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n FLASH->WRP2AR = ((WRDPEndOffset << FLASH_WRP2AR_WRP2A_END_Pos) | WRPStartOffset);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n FLASH->WRP2BR = ((WRDPEndOffset << FLASH_WRP2BR_WRP2B_END_Pos) | WRPStartOffset);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set the read protection level into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @note !!! Warning : When enabling OB_RDP level 2 it's no more possible\r\n * to go back to level 1 or 0 !!!\r\n * @param RDPLevel specifies the read protection level.\r\n * This parameter can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Memory Read protection\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_RDPConfig(uint32_t RDPLevel)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_RDP_LEVEL(RDPLevel));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the RDP level in the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_RDP, RDPLevel);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Program the FLASH User Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param UserType The FLASH User Option Bytes to be modified.\r\n * This parameter can be a combination of @ref FLASH_OB_USER_Type.\r\n * @param UserConfig The selected User Option Bytes values:\r\n * This parameter can be a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY ,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_nBOOT1,\r\n * @ref FLASH_OB_USER_SRAM_PE, @ref FLASH_OB_USER_CCMSRAM_RST,\r\n * @ref FLASH_OB_USER_nSWBOOT0, @ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_UserConfig(uint32_t UserType, uint32_t UserConfig)\r\n{\r\n uint32_t optr_reg_val = 0;\r\n uint32_t optr_reg_mask = 0;\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_USER_TYPE(UserType));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n if ((UserType & OB_USER_BOR_LEV) != 0U)\r\n {\r\n /* BOR level option byte should be modified */\r\n assert_param(IS_OB_USER_BOR_LEVEL(UserConfig & FLASH_OPTR_BOR_LEV));\r\n\r\n /* Set value and mask for BOR level option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BOR_LEV);\r\n optr_reg_mask |= FLASH_OPTR_BOR_LEV;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STOP) != 0U)\r\n {\r\n /* nRST_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_STOP(UserConfig & FLASH_OPTR_nRST_STOP));\r\n\r\n /* Set value and mask for nRST_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STOP);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_STDBY) != 0U)\r\n {\r\n /* nRST_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_STANDBY(UserConfig & FLASH_OPTR_nRST_STDBY));\r\n\r\n /* Set value and mask for nRST_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_nRST_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_nRST_SHDW) != 0U)\r\n {\r\n /* nRST_SHDW option byte should be modified */\r\n assert_param(IS_OB_USER_SHUTDOWN(UserConfig & FLASH_OPTR_nRST_SHDW));\r\n\r\n /* Set value and mask for nRST_SHDW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nRST_SHDW);\r\n optr_reg_mask |= FLASH_OPTR_nRST_SHDW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_SW) != 0U)\r\n {\r\n /* IWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG(UserConfig & FLASH_OPTR_IWDG_SW));\r\n\r\n /* Set value and mask for IWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_SW;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STOP) != 0U)\r\n {\r\n /* IWDG_STOP option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STOP(UserConfig & FLASH_OPTR_IWDG_STOP));\r\n\r\n /* Set value and mask for IWDG_STOP option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STOP);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STOP;\r\n }\r\n\r\n if ((UserType & OB_USER_IWDG_STDBY) != 0U)\r\n {\r\n /* IWDG_STDBY option byte should be modified */\r\n assert_param(IS_OB_USER_IWDG_STDBY(UserConfig & FLASH_OPTR_IWDG_STDBY));\r\n\r\n /* Set value and mask for IWDG_STDBY option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IWDG_STDBY);\r\n optr_reg_mask |= FLASH_OPTR_IWDG_STDBY;\r\n }\r\n\r\n if ((UserType & OB_USER_WWDG_SW) != 0U)\r\n {\r\n /* WWDG_SW option byte should be modified */\r\n assert_param(IS_OB_USER_WWDG(UserConfig & FLASH_OPTR_WWDG_SW));\r\n\r\n /* Set value and mask for WWDG_SW option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_WWDG_SW);\r\n optr_reg_mask |= FLASH_OPTR_WWDG_SW;\r\n }\r\n\r\n#if defined (FLASH_OPTR_BFB2)\r\n if ((UserType & OB_USER_BFB2) != 0U)\r\n {\r\n /* BFB2 option byte should be modified */\r\n assert_param(IS_OB_USER_BFB2(UserConfig & FLASH_OPTR_BFB2));\r\n\r\n /* Set value and mask for BFB2 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_BFB2);\r\n optr_reg_mask |= FLASH_OPTR_BFB2;\r\n }\r\n#endif\r\n\r\n if ((UserType & OB_USER_nBOOT1) != 0U)\r\n {\r\n /* nBOOT1 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT1(UserConfig & FLASH_OPTR_nBOOT1));\r\n\r\n /* Set value and mask for nBOOT1 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT1);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT1;\r\n }\r\n\r\n if ((UserType & OB_USER_SRAM_PE) != 0U)\r\n {\r\n /* SRAM_PE option byte should be modified */\r\n assert_param(IS_OB_USER_SRAM_PARITY(UserConfig & FLASH_OPTR_SRAM_PE));\r\n\r\n /* Set value and mask for SRAM_PE option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_SRAM_PE);\r\n optr_reg_mask |= FLASH_OPTR_SRAM_PE;\r\n }\r\n\r\n if ((UserType & OB_USER_CCMSRAM_RST) != 0U)\r\n {\r\n /* CCMSRAM_RST option byte should be modified */\r\n assert_param(IS_OB_USER_CCMSRAM_RST(UserConfig & FLASH_OPTR_CCMSRAM_RST));\r\n\r\n /* Set value and mask for CCMSRAM_RST option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_CCMSRAM_RST);\r\n optr_reg_mask |= FLASH_OPTR_CCMSRAM_RST;\r\n }\r\n\r\n if ((UserType & OB_USER_nSWBOOT0) != 0U)\r\n {\r\n /* nSWBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_SWBOOT0(UserConfig & FLASH_OPTR_nSWBOOT0));\r\n\r\n /* Set value and mask for nSWBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nSWBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nSWBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_nBOOT0) != 0U)\r\n {\r\n /* nBOOT0 option byte should be modified */\r\n assert_param(IS_OB_USER_BOOT0(UserConfig & FLASH_OPTR_nBOOT0));\r\n\r\n /* Set value and mask for nBOOT0 option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_nBOOT0);\r\n optr_reg_mask |= FLASH_OPTR_nBOOT0;\r\n }\r\n\r\n if ((UserType & OB_USER_NRST_MODE) != 0U)\r\n {\r\n /* Reset Configuration option byte should be modified */\r\n assert_param(IS_OB_USER_NRST_MODE(UserConfig & FLASH_OPTR_NRST_MODE));\r\n\r\n /* Set value and mask for Reset Configuration option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_NRST_MODE);\r\n optr_reg_mask |= FLASH_OPTR_NRST_MODE;\r\n }\r\n\r\n if ((UserType & OB_USER_IRHEN) != 0U)\r\n {\r\n /* IRH option byte should be modified */\r\n assert_param(IS_OB_USER_IRHEN(UserConfig & FLASH_OPTR_IRHEN));\r\n\r\n /* Set value and mask for IRH option byte */\r\n optr_reg_val |= (UserConfig & FLASH_OPTR_IRHEN);\r\n optr_reg_mask |= FLASH_OPTR_IRHEN;\r\n }\r\n\r\n /* Configure the option bytes register */\r\n MODIFY_REG(FLASH->OPTR, optr_reg_mask, optr_reg_val);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Proprietary code readout protection area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2 (*)\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @note (*) availability depends on devices\r\n * @param PCROPStartAddr specifies the start address of the Proprietary code readout protection.\r\n * This parameter can be an address between begin and end of the bank.\r\n * @param PCROPEndAddr specifies the end address of the Proprietary code readout protection.\r\n * This parameter can be an address between PCROPStartAddr and end of the bank.\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_PCROPConfig(uint32_t PCROPConfig, uint32_t PCROPStartAddr, uint32_t PCROPEndAddr)\r\n{\r\n HAL_StatusTypeDef status;\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n#endif\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(PCROPConfig & FLASH_BANK_BOTH));\r\n assert_param(IS_OB_PCROP_RDP(PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPStartAddr));\r\n assert_param(IS_FLASH_MAIN_MEM_ADDRESS(PCROPEndAddr));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n#if defined (FLASH_OPTR_DBANK)\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - FLASH_BASE) >> 4);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n /* Configure the Proprietary code readout protection */\r\n if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = ((PCROPStartAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1SR, FLASH_PCROP1SR_PCROP1_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank1_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP1_END, reg_value);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if ((PCROPConfig & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = ((PCROPStartAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2SR, FLASH_PCROP2SR_PCROP2_STRT, reg_value);\r\n\r\n reg_value = ((PCROPEndAddr - bank2_addr) >> 3);\r\n MODIFY_REG(FLASH->PCROP2ER, FLASH_PCROP2ER_PCROP2_END, reg_value);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n MODIFY_REG(FLASH->PCROP1ER, FLASH_PCROP1ER_PCROP_RDP, (PCROPConfig & FLASH_PCROP1ER_PCROP_RDP));\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Securable memory area into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param SecBank specifies bank of securable memory area to be configured.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1 to be configured\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 to be configured (*)\r\n * @note (*) availability depends on devices\r\n * @param SecSize specifies the number of pages of the Securable memory area,\r\n * starting from first page of the bank.\r\n * This parameter can be page number between 0 and (max number of pages in the bank - 1)\r\n * @retval HAL Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_SecMemConfig(uint32_t SecBank, uint32_t SecSize)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_FLASH_BANK_EXCLUSIVE(SecBank));\r\n assert_param(IS_OB_SECMEM_SIZE(SecSize));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the write protected area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1, SecSize);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n MODIFY_REG(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2, SecSize);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the Boot Lock into Option Bytes.\r\n * @note To configure any option bytes, the option lock bit OPTLOCK must be\r\n * cleared with the call of HAL_FLASH_OB_Unlock() function.\r\n * @note New option bytes configuration will be taken into account in two cases:\r\n * - after an option bytes launch through the call of HAL_FLASH_OB_Launch()\r\n * - after a power reset (BOR reset or exit from Standby/Shutdown modes)\r\n * @param BootLockConfig specifies the boot lock configuration.\r\n * This parameter can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Enable Boot Lock\r\n * @arg OB_BOOT_LOCK_DISABLE: Disable Boot Lock\r\n *\r\n * @retval HAL_Status\r\n */\r\nstatic HAL_StatusTypeDef FLASH_OB_BootLockConfig(uint32_t BootLockConfig)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_OB_BOOT_LOCK(BootLockConfig));\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n\r\n if (status == HAL_OK)\r\n {\r\n MODIFY_REG(FLASH->SEC1R, FLASH_SEC1R_BOOT_LOCK, BootLockConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n status = FLASH_WaitForLastOperation((uint32_t)FLASH_TIMEOUT_VALUE);\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Return the Securable memory area configuration into Option Bytes.\r\n * @param[in] SecBank specifies the bank where securable memory area is located.\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_BANK_1: Securable memory in Bank1\r\n * @arg FLASH_BANK_2: Securable memory in Bank2 (*)\r\n * @note (*) availability depends on devices\r\n * @param[out] SecSize specifies the number of pages used in the securable\r\n memory area of the bank.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetSecMem(uint32_t SecBank, uint32_t *SecSize)\r\n{\r\n /* Get the configuration of the securable memory area */\r\n if (SecBank == FLASH_BANK_1)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC1R, FLASH_SEC1R_SEC_SIZE1);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (SecBank == FLASH_BANK_2)\r\n {\r\n *SecSize = READ_BIT(FLASH->SEC2R, FLASH_SEC2R_SEC_SIZE2);\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n#endif\r\n}\r\n\r\n/**\r\n * @brief Return the Boot Lock configuration into Option Byte.\r\n * @retval BootLockConfig.\r\n * This return value can be one of the following values:\r\n * @arg OB_BOOT_LOCK_ENABLE: Boot lock enabled\r\n * @arg OB_BOOT_LOCK_DISABLE: Boot lock disabled\r\n */\r\nstatic uint32_t FLASH_OB_GetBootLock(void)\r\n{\r\n return (READ_REG(FLASH->SEC1R) & FLASH_SEC1R_BOOT_LOCK);\r\n}\r\n\r\n/**\r\n * @brief Return the Write Protection configuration into Option Bytes.\r\n * @param[in] WRPArea specifies the area to be returned.\r\n * This parameter can be one of the following values:\r\n * @arg OB_WRPAREA_BANK1_AREAA: Flash Bank 1 Area A\r\n * @arg OB_WRPAREA_BANK1_AREAB: Flash Bank 1 Area B\r\n * @arg OB_WRPAREA_BANK2_AREAA: Flash Bank 2 Area A (don't apply to STM32G43x/STM32G44x devices)\r\n * @arg OB_WRPAREA_BANK2_AREAB: Flash Bank 2 Area B (don't apply to STM32G43x/STM32G44x devices)\r\n * @param[out] WRPStartOffset specifies the address where to copied the start page\r\n * of the write protected area.\r\n * @param[out] WRDPEndOffset specifies the address where to copied the end page of\r\n * the write protected area.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetWRP(uint32_t WRPArea, uint32_t *WRPStartOffset, uint32_t *WRDPEndOffset)\r\n{\r\n /* Get the configuration of the write protected area */\r\n if (WRPArea == OB_WRPAREA_BANK1_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1AR, FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK1_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP1BR, FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos);\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAA)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2AR, FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos);\r\n }\r\n else if (WRPArea == OB_WRPAREA_BANK2_AREAB)\r\n {\r\n *WRPStartOffset = READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_STRT);\r\n *WRDPEndOffset = (READ_BIT(FLASH->WRP2BR, FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos);\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH Read Protection level into Option Bytes.\r\n * @retval RDP_Level\r\n * This return value can be one of the following values:\r\n * @arg OB_RDP_LEVEL_0: No protection\r\n * @arg OB_RDP_LEVEL_1: Read protection of the memory\r\n * @arg OB_RDP_LEVEL_2: Full chip protection\r\n */\r\nstatic uint32_t FLASH_OB_GetRDP(void)\r\n{\r\n uint32_t rdp_level = READ_BIT(FLASH->OPTR, FLASH_OPTR_RDP);\r\n\r\n if ((rdp_level != OB_RDP_LEVEL_0) && (rdp_level != OB_RDP_LEVEL_2))\r\n {\r\n return (OB_RDP_LEVEL_1);\r\n }\r\n else\r\n {\r\n return rdp_level;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH User Option Byte value.\r\n * @retval OB_user_config\r\n * This return value is a combination of @ref FLASH_OB_USER_BOR_LEVEL,\r\n * @ref FLASH_OB_USER_nRST_STOP, @ref FLASH_OB_USER_nRST_STANDBY,\r\n * @ref FLASH_OB_USER_nRST_SHUTDOWN, @ref FLASH_OB_USER_IWDG_SW,\r\n * @ref FLASH_OB_USER_IWDG_STOP, @ref FLASH_OB_USER_IWDG_STANDBY,\r\n * @ref FLASH_OB_USER_WWDG_SW, @ref FLASH_OB_USER_WWDG_SW,\r\n * @ref FLASH_OB_USER_BFB2 (*), @ref FLASH_OB_USER_DBANK (*),\r\n * @ref FLASH_OB_USER_nBOOT1, @ref FLASH_OB_USER_SRAM_PE,\r\n * @ref FLASH_OB_USER_CCMSRAM_RST, @ref OB_USER_nSWBOOT0,@ref FLASH_OB_USER_nBOOT0,\r\n * @ref FLASH_OB_USER_NRST_MODE, @ref FLASH_OB_USER_INTERNAL_RESET_HOLDER\r\n * @note (*) availability depends on devices\r\n */\r\nstatic uint32_t FLASH_OB_GetUser(void)\r\n{\r\n uint32_t user_config = READ_REG(FLASH->OPTR);\r\n CLEAR_BIT(user_config, FLASH_OPTR_RDP);\r\n\r\n return user_config;\r\n}\r\n\r\n/**\r\n * @brief Return the FLASH PCROP configuration into Option Bytes.\r\n * @param[in,out] PCROPConfig specifies the configuration (Bank to be configured and PCROP_RDP option).\r\n * This parameter must be a combination of FLASH_BANK_1 or FLASH_BANK_2\r\n * with OB_PCROP_RDP_NOT_ERASE or OB_PCROP_RDP_ERASE.\r\n * @param[out] PCROPStartAddr specifies the address where to copied the start address\r\n * of the Proprietary code readout protection.\r\n * @param[out] PCROPEndAddr specifies the address where to copied the end address of\r\n * the Proprietary code readout protection.\r\n * @retval None\r\n */\r\nstatic void FLASH_OB_GetPCROP(uint32_t *PCROPConfig, uint32_t *PCROPStartAddr, uint32_t *PCROPEndAddr)\r\n{\r\n uint32_t reg_value;\r\n uint32_t bank1_addr;\r\n#if defined (FLASH_OPTR_DBANK)\r\n uint32_t bank2_addr;\r\n\r\n /* Get the information about the bank swapping */\r\n if (READ_BIT(SYSCFG->MEMRMP, SYSCFG_MEMRMP_FB_MODE) == 0U)\r\n {\r\n bank1_addr = FLASH_BASE;\r\n bank2_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n }\r\n else\r\n {\r\n bank1_addr = FLASH_BASE + FLASH_BANK_SIZE;\r\n bank2_addr = FLASH_BASE;\r\n }\r\n#else\r\n bank1_addr = FLASH_BASE;\r\n#endif\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n if (READ_BIT(FLASH->OPTR, FLASH_OPTR_DBANK) == 0U)\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 4) + FLASH_BASE;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 4) + FLASH_BASE;\r\n }\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n else\r\n#endif\r\n {\r\n if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_1)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP1SR) & FLASH_PCROP1SR_PCROP1_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank1_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP1_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank1_addr;\r\n }\r\n#if defined (FLASH_OPTR_DBANK)\r\n else if (((*PCROPConfig) & FLASH_BANK_BOTH) == FLASH_BANK_2)\r\n {\r\n reg_value = (READ_REG(FLASH->PCROP2SR) & FLASH_PCROP2SR_PCROP2_STRT);\r\n *PCROPStartAddr = (reg_value << 3) + bank2_addr;\r\n\r\n reg_value = (READ_REG(FLASH->PCROP2ER) & FLASH_PCROP2ER_PCROP2_END);\r\n *PCROPEndAddr = (reg_value << 3) + bank2_addr;\r\n }\r\n#endif\r\n else\r\n {\r\n /* Nothing to do */\r\n }\r\n }\r\n\r\n *PCROPConfig |= (READ_REG(FLASH->PCROP1ER) & FLASH_PCROP1ER_PCROP_RDP);\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_flash_ramfunc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_flash_ramfunc.c\r\n * @author MCD Application Team\r\n * @brief FLASH RAMFUNC driver.\r\n * This file provides a Flash firmware functions which should be\r\n * executed from internal SRAM\r\n * + FLASH Power Down in Run mode\r\n * + FLASH DBANK User Option Byte\r\n *\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### Flash RAM functions #####\r\n ==============================================================================\r\n\r\n *** ARM Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using the toolchain options.\r\n Functions that are executed in RAM should reside in a separate\r\n source module. Using the 'Options for File' dialog you can simply change\r\n the 'Code / Const' area of a module to a memory space in physical RAM.\r\n Available memory areas are declared in the 'Target' tab of the\r\n Options for Target' dialog.\r\n\r\n *** ICCARM Compiler ***\r\n -----------------------\r\n [..] RAM functions are defined using a specific toolchain keyword \"__ramfunc\".\r\n\r\n *** GNU Compiler ***\r\n --------------------\r\n [..] RAM functions are defined using a specific toolchain attribute\r\n \"__attribute__((section(\".RamFunc\")))\".\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC FLASH_RAMFUNC\r\n * @brief FLASH functions executed from RAM\r\n * @{\r\n */\r\n\r\n#ifdef HAL_FLASH_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions -------------------------------------------------------*/\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions FLASH_RAMFUNC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup FLASH_RAMFUNC_Exported_Functions_Group1 Peripheral features functions\r\n * @brief Data transfers functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### ramfunc functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions that should be executed from RAM.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_EnableRunPowerDown(void)\r\n{\r\n /* Enable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_ENABLE();\r\n\r\n return HAL_OK;\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the Power down in Run Mode\r\n * @note This function should be called and executed from SRAM memory.\r\n * @retval None\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_DisableRunPowerDown(void)\r\n{\r\n /* Disable the Power Down in Run mode*/\r\n __HAL_FLASH_POWER_DOWN_DISABLE();\r\n\r\n return HAL_OK;\r\n}\r\n\r\n#if defined (FLASH_OPTR_DBANK)\r\n/**\r\n * @brief Program the FLASH DBANK User Option Byte.\r\n *\r\n * @note To configure the user option bytes, the option lock bit OPTLOCK must\r\n * be cleared with the call of the HAL_FLASH_OB_Unlock() function.\r\n * @note To modify the DBANK option byte, no PCROP region should be defined.\r\n * To deactivate PCROP, user should perform RDP changing.\r\n *\r\n * @param DBankConfig The FLASH DBANK User Option Byte value.\r\n * This parameter can be one of the following values:\r\n * @arg OB_DBANK_128_BITS: Single-bank with 128-bits data\r\n * @arg OB_DBANK_64_BITS: Dual-bank with 64-bits data\r\n *\r\n * @retval HAL_Status\r\n */\r\n__RAM_FUNC HAL_StatusTypeDef HAL_FLASHEx_OB_DBankConfig(uint32_t DBankConfig)\r\n{\r\n uint32_t count, reg;\r\n HAL_StatusTypeDef status = HAL_ERROR;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(&pFlash);\r\n\r\n /* Check if the PCROP is disabled */\r\n reg = FLASH->PCROP1SR;\r\n if (reg > FLASH->PCROP1ER)\r\n {\r\n reg = FLASH->PCROP2SR;\r\n if (reg > FLASH->PCROP2ER)\r\n {\r\n /* Disable Flash prefetch */\r\n __HAL_FLASH_PREFETCH_BUFFER_DISABLE();\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_ICEN) != 0U)\r\n {\r\n /* Disable Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_DISABLE();\r\n\r\n /* Flush Flash instruction cache */\r\n __HAL_FLASH_INSTRUCTION_CACHE_RESET();\r\n }\r\n\r\n if (READ_BIT(FLASH->ACR, FLASH_ACR_DCEN) != 0U)\r\n {\r\n /* Disable Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_DISABLE();\r\n\r\n /* Flush Flash data cache */\r\n __HAL_FLASH_DATA_CACHE_RESET();\r\n }\r\n\r\n /* Disable WRP zone A of 1st bank if needed */\r\n reg = FLASH->WRP1AR;\r\n if (((reg & FLASH_WRP1AR_WRP1A_STRT) >> FLASH_WRP1AR_WRP1A_STRT_Pos) <=\r\n ((reg & FLASH_WRP1AR_WRP1A_END) >> FLASH_WRP1AR_WRP1A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1AR, (FLASH_WRP1AR_WRP1A_STRT | FLASH_WRP1AR_WRP1A_END), FLASH_WRP1AR_WRP1A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 1st bank if needed */\r\n reg = FLASH->WRP1BR;\r\n if (((reg & FLASH_WRP1BR_WRP1B_STRT) >> FLASH_WRP1BR_WRP1B_STRT_Pos) <=\r\n ((reg & FLASH_WRP1BR_WRP1B_END) >> FLASH_WRP1BR_WRP1B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP1BR, (FLASH_WRP1BR_WRP1B_STRT | FLASH_WRP1BR_WRP1B_END), FLASH_WRP1BR_WRP1B_STRT);\r\n }\r\n\r\n /* Disable WRP zone A of 2nd bank if needed */\r\n reg = FLASH->WRP2AR;\r\n if (((reg & FLASH_WRP2AR_WRP2A_STRT) >> FLASH_WRP2AR_WRP2A_STRT_Pos) <=\r\n ((reg & FLASH_WRP2AR_WRP2A_END) >> FLASH_WRP2AR_WRP2A_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2AR, (FLASH_WRP2AR_WRP2A_STRT | FLASH_WRP2AR_WRP2A_END), FLASH_WRP2AR_WRP2A_STRT);\r\n }\r\n\r\n /* Disable WRP zone B of 2nd bank if needed */\r\n reg = FLASH->WRP2BR;\r\n if (((reg & FLASH_WRP2BR_WRP2B_STRT) >> FLASH_WRP2BR_WRP2B_STRT_Pos) <=\r\n ((reg & FLASH_WRP2BR_WRP2B_END) >> FLASH_WRP2BR_WRP2B_END_Pos))\r\n {\r\n MODIFY_REG(FLASH->WRP2BR, (FLASH_WRP2BR_WRP2B_STRT | FLASH_WRP2BR_WRP2B_END), FLASH_WRP2BR_WRP2B_STRT);\r\n }\r\n\r\n /* Modify the DBANK user option byte */\r\n MODIFY_REG(FLASH->OPTR, FLASH_OPTR_DBANK, DBankConfig);\r\n\r\n /* Set OPTSTRT Bit */\r\n SET_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Wait for last operation to be completed */\r\n /* 8 is the number of required instruction cycles for the below loop statement (timeout expressed in ms) */\r\n count = FLASH_TIMEOUT_VALUE * (SystemCoreClock / 8U / 1000U);\r\n do\r\n {\r\n if (count == 0U)\r\n {\r\n break;\r\n }\r\n count--;\r\n }\r\n while (__HAL_FLASH_GET_FLAG(FLASH_FLAG_BSY) != RESET);\r\n\r\n /* If the option byte program operation is completed, disable the OPTSTRT Bit */\r\n CLEAR_BIT(FLASH->CR, FLASH_CR_OPTSTRT);\r\n\r\n /* Set the bit to force the option byte reloading */\r\n SET_BIT(FLASH->CR, FLASH_CR_OBL_LAUNCH);\r\n }\r\n }\r\n\r\n /* Process Unlocked */\r\n __HAL_UNLOCK(&pFlash);\r\n\r\n return status;\r\n}\r\n#endif\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n#endif /* HAL_FLASH_MODULE_ENABLED */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_gpio.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_gpio.c\r\n * @author MCD Application Team\r\n * @brief GPIO HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the General Purpose Input/Output (GPIO) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + IO operation functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### GPIO Peripheral features #####\r\n ==============================================================================\r\n [..]\r\n (+) Each port bit of the general-purpose I/O (GPIO) ports can be individually\r\n configured by software in several modes:\r\n (++) Input mode\r\n (++) Analog mode\r\n (++) Output mode\r\n (++) Alternate function mode\r\n (++) External interrupt/event lines\r\n\r\n (+) During and just after reset, the alternate functions and external interrupt\r\n lines are not active and the I/O ports are configured in input floating mode.\r\n\r\n (+) All GPIO pins have weak internal pull-up and pull-down resistors, which can be\r\n activated or not.\r\n\r\n (+) In Output or Alternate mode, each IO can be configured on open-drain or push-pull\r\n type and the IO speed can be selected depending on the VDD value.\r\n\r\n (+) The microcontroller IO pins are connected to onboard peripherals/modules through a\r\n multiplexer that allows only one peripheral alternate function (AF) connected\r\n to an IO pin at a time. In this way, there can be no conflict between peripherals\r\n sharing the same IO pin.\r\n\r\n (+) All ports have external interrupt/event capability. To use external interrupt\r\n lines, the port must be configured in input mode. All available GPIO pins are\r\n connected to the 16 external interrupt/event lines from EXTI0 to EXTI15.\r\n\r\n (+) The external interrupt/event controller consists of up to 44 edge detectors\r\n (16 lines are connected to GPIO) for generating event/interrupt requests (each\r\n input line can be independently configured to select the type (interrupt or event)\r\n and the corresponding trigger event (rising or falling or both). Each line can\r\n also be masked independently.\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Enable the GPIO AHB clock using the following function: __HAL_RCC_GPIOx_CLK_ENABLE().\r\n\r\n (#) Configure the GPIO pin(s) using HAL_GPIO_Init().\r\n (++) Configure the IO mode using \"Mode\" member from GPIO_InitTypeDef structure\r\n (++) Activate Pull-up, Pull-down resistor using \"Pull\" member from GPIO_InitTypeDef\r\n structure.\r\n (++) In case of Output or alternate function mode selection: the speed is\r\n configured through \"Speed\" member from GPIO_InitTypeDef structure.\r\n (++) In alternate mode is selection, the alternate function connected to the IO\r\n is configured through \"Alternate\" member from GPIO_InitTypeDef structure.\r\n (++) Analog mode is required when a pin is to be used as ADC channel\r\n or DAC output.\r\n (++) In case of external interrupt/event selection the \"Mode\" member from\r\n GPIO_InitTypeDef structure select the type (interrupt or event) and\r\n the corresponding trigger event (rising or falling or both).\r\n\r\n (#) In case of external interrupt/event mode selection, configure NVIC IRQ priority\r\n mapped to the EXTI line using HAL_NVIC_SetPriority() and enable it using\r\n HAL_NVIC_EnableIRQ().\r\n\r\n (#) To get the level of a pin configured in input mode use HAL_GPIO_ReadPin().\r\n\r\n (#) To set/reset the level of a pin configured in output mode use\r\n HAL_GPIO_WritePin()/HAL_GPIO_TogglePin().\r\n\r\n (#) To lock pin configuration until next reset use HAL_GPIO_LockPin().\r\n\r\n (#) During and just after reset, the alternate functions are not\r\n active and the GPIO pins are configured in input floating mode (except JTAG\r\n pins).\r\n\r\n (#) The LSE oscillator pins OSC32_IN and OSC32_OUT can be used as general purpose\r\n (PC14 and PC15, respectively) when the LSE oscillator is off. The LSE has\r\n priority over the GPIO function.\r\n\r\n (#) The HSE oscillator pins OSC_IN/OSC_OUT can be used as\r\n general purpose PF0 and PF1, respectively, when the HSE oscillator is off.\r\n The HSE has priority over the GPIO function.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @addtogroup GPIO\r\n * @{\r\n */\r\n/** MISRA C:2012 deviation rule has been granted for following rules:\r\n * Rule-12.2 - Medium: RHS argument is in interval [0,INF] which is out of\r\n * range of the shift operator in following API :\r\n * HAL_GPIO_Init\r\n * HAL_GPIO_DeInit\r\n */\r\n\r\n#ifdef HAL_GPIO_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @addtogroup GPIO_Private_Constants GPIO Private Constants\r\n * @{\r\n */\r\n#define GPIO_NUMBER (16U)\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @addtogroup GPIO_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup GPIO_Exported_Functions_Group1 Initialization/de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initialize the GPIOx peripheral according to the specified parameters in the GPIO_Init.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Init pointer to a GPIO_InitTypeDef structure that contains\r\n * the configuration information for the specified GPIO peripheral.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_Init(GPIO_TypeDef *GPIOx, GPIO_InitTypeDef *GPIO_Init)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t temp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Init->Pin));\r\n assert_param(IS_GPIO_MODE(GPIO_Init->Mode));\r\n\r\n /* Configure the port pins */\r\n while (((GPIO_Init->Pin) >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Init->Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*--------------------- GPIO Mode Configuration ------------------------*/\r\n /* In case of Output or Alternate function mode selection */\r\n if(((GPIO_Init->Mode & GPIO_MODE) == MODE_OUTPUT) ||\r\n ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF))\r\n {\r\n /* Check the Speed parameter */\r\n assert_param(IS_GPIO_SPEED(GPIO_Init->Speed));\r\n /* Configure the IO Speed */\r\n temp = GPIOx->OSPEEDR;\r\n temp &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2U));\r\n temp |= (GPIO_Init->Speed << (position * 2U));\r\n GPIOx->OSPEEDR = temp;\r\n\r\n /* Configure the IO Output Type */\r\n temp = GPIOx->OTYPER;\r\n temp &= ~(GPIO_OTYPER_OT0 << position) ;\r\n temp |= (((GPIO_Init->Mode & OUTPUT_TYPE) >> OUTPUT_TYPE_Pos) << position);\r\n GPIOx->OTYPER = temp;\r\n }\r\n\r\n if ((GPIO_Init->Mode & GPIO_MODE) != MODE_ANALOG)\r\n {\r\n /* Check the Pull parameter */\r\n assert_param(IS_GPIO_PULL(GPIO_Init->Pull));\r\n\r\n /* Activate the Pull-up or Pull down resistor for the current IO */\r\n temp = GPIOx->PUPDR;\r\n temp &= ~(GPIO_PUPDR_PUPD0 << (position * 2U));\r\n temp |= ((GPIO_Init->Pull) << (position * 2U));\r\n GPIOx->PUPDR = temp;\r\n }\r\n\r\n /* In case of Alternate function mode selection */\r\n if ((GPIO_Init->Mode & GPIO_MODE) == MODE_AF)\r\n {\r\n /* Check the Alternate function parameters */\r\n assert_param(IS_GPIO_AF_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_AF(GPIO_Init->Alternate));\r\n\r\n /* Configure Alternate function mapped with the current IO */\r\n temp = GPIOx->AFR[position >> 3U];\r\n temp &= ~(0xFU << ((position & 0x07U) * 4U));\r\n temp |= ((GPIO_Init->Alternate) << ((position & 0x07U) * 4U));\r\n GPIOx->AFR[position >> 3U] = temp;\r\n }\r\n\r\n /* Configure IO Direction mode (Input, Output, Alternate or Analog) */\r\n temp = GPIOx->MODER;\r\n temp &= ~(GPIO_MODER_MODE0 << (position * 2U));\r\n temp |= ((GPIO_Init->Mode & GPIO_MODE) << (position * 2U));\r\n GPIOx->MODER = temp;\r\n\r\n /*--------------------- EXTI Mode Configuration ------------------------*/\r\n /* Configure the External Interrupt or event for the current IO */\r\n if ((GPIO_Init->Mode & EXTI_MODE) != 0x00u)\r\n {\r\n /* Enable SYSCFG Clock */\r\n __HAL_RCC_SYSCFG_CLK_ENABLE();\r\n\r\n temp = SYSCFG->EXTICR[position >> 2U];\r\n temp &= ~(0x0FUL << (4U * (position & 0x03U)));\r\n temp |= (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U)));\r\n SYSCFG->EXTICR[position >> 2U] = temp;\r\n\r\n /* Clear Rising Falling edge configuration */\r\n temp = EXTI->RTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_RISING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->RTSR1 = temp;\r\n\r\n temp = EXTI->FTSR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & TRIGGER_FALLING) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->FTSR1 = temp;\r\n\r\n temp = EXTI->EMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_EVT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->EMR1 = temp;\r\n\r\n /* Clear EXTI line configuration */\r\n temp = EXTI->IMR1;\r\n temp &= ~(iocurrent);\r\n if ((GPIO_Init->Mode & EXTI_IT) != 0x00U)\r\n {\r\n temp |= iocurrent;\r\n }\r\n EXTI->IMR1 = temp;\r\n }\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @brief De-initialize the GPIOx peripheral registers to their default reset values.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_DeInit(GPIO_TypeDef *GPIOx, uint32_t GPIO_Pin)\r\n{\r\n uint32_t position = 0x00U;\r\n uint32_t iocurrent;\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_ALL_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Configure the port pins */\r\n while ((GPIO_Pin >> position) != 0U)\r\n {\r\n /* Get current io position */\r\n iocurrent = (GPIO_Pin) & (1UL << position);\r\n\r\n if (iocurrent != 0x00u)\r\n {\r\n /*------------------------- EXTI Mode Configuration --------------------*/\r\n /* Clear the External Interrupt or Event for the current IO */\r\n\r\n tmp = SYSCFG->EXTICR[position >> 2U];\r\n tmp &= (0x0FUL << (4U * (position & 0x03U)));\r\n if (tmp == (GPIO_GET_INDEX(GPIOx) << (4U * (position & 0x03U))))\r\n {\r\n /* Clear EXTI line configuration */\r\n EXTI->IMR1 &= ~(iocurrent);\r\n EXTI->EMR1 &= ~(iocurrent);\r\n\r\n /* Clear Rising Falling edge configuration */\r\n EXTI->FTSR1 &= ~(iocurrent);\r\n EXTI->RTSR1 &= ~(iocurrent);\r\n\r\n tmp = 0x0FUL << (4U * (position & 0x03U));\r\n SYSCFG->EXTICR[position >> 2U] &= ~tmp;\r\n }\r\n\r\n /*------------------------- GPIO Mode Configuration --------------------*/\r\n /* Configure IO in Analog Mode */\r\n GPIOx->MODER |= (GPIO_MODER_MODE0 << (position * 2u));\r\n\r\n /* Configure the default Alternate Function in current IO */\r\n GPIOx->AFR[position >> 3u] &= ~(0xFu << ((position & 0x07u) * 4u));\r\n\r\n /* Deactivate the Pull-up and Pull-down resistor for the current IO */\r\n GPIOx->PUPDR &= ~(GPIO_PUPDR_PUPD0 << (position * 2u));\r\n\r\n /* Configure the default value IO Output Type */\r\n GPIOx->OTYPER &= ~(GPIO_OTYPER_OT0 << position);\r\n\r\n /* Configure the default value for IO Speed */\r\n GPIOx->OSPEEDR &= ~(GPIO_OSPEEDR_OSPEED0 << (position * 2u));\r\n }\r\n\r\n position++;\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup GPIO_Exported_Functions_Group2\r\n * @brief GPIO Read, Write, Toggle, Lock and EXTI management functions.\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### IO operation functions #####\r\n ===============================================================================\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Read the specified input port pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to read.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval The input port pin value.\r\n */\r\nGPIO_PinState HAL_GPIO_ReadPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n GPIO_PinState bitstatus;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n if ((GPIOx->IDR & GPIO_Pin) != 0x00U)\r\n {\r\n bitstatus = GPIO_PIN_SET;\r\n }\r\n else\r\n {\r\n bitstatus = GPIO_PIN_RESET;\r\n }\r\n return bitstatus;\r\n}\r\n\r\n/**\r\n * @brief Set or clear the selected data port bit.\r\n *\r\n * @note This function uses GPIOx_BSRR and GPIOx_BRR registers to allow atomic read/modify\r\n * accesses. In this way, there is no risk of an IRQ occurring between\r\n * the read and the modify access.\r\n *\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bit to be written.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @param PinState specifies the value to be written to the selected bit.\r\n * This parameter can be one of the GPIO_PinState enum values:\r\n * @arg GPIO_PIN_RESET: to clear the port pin\r\n * @arg GPIO_PIN_SET: to set the port pin\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_WritePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin, GPIO_PinState PinState)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n assert_param(IS_GPIO_PIN_ACTION(PinState));\r\n\r\n if (PinState != GPIO_PIN_RESET)\r\n {\r\n GPIOx->BSRR = (uint32_t)GPIO_Pin;\r\n }\r\n else\r\n {\r\n GPIOx->BRR = (uint32_t)GPIO_Pin;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Toggle the specified GPIO pin.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the pin to be toggled.\r\n * This parameter can be any combination of GPIO_PIN_x where x can be (0..15).\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_TogglePin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n uint32_t odr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* get current Output Data Register value */\r\n odr = GPIOx->ODR;\r\n\r\n /* Set selected pins that were at low level, and reset ones that were high */\r\n GPIOx->BSRR = ((odr & GPIO_Pin) << GPIO_NUMBER) | (~odr & GPIO_Pin);\r\n}\r\n\r\n/**\r\n * @brief Lock GPIO Pins configuration registers.\r\n * @note The locked registers are GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR,\r\n * GPIOx_PUPDR, GPIOx_AFRL and GPIOx_AFRH.\r\n * @note The configuration of the locked GPIO pins can no longer be modified\r\n * until the next reset.\r\n * @param GPIOx where x can be (A..G) to select the GPIO peripheral for STM32G4xx family\r\n * @param GPIO_Pin specifies the port bits to be locked.\r\n * This parameter can be any combination of GPIO_Pin_x where x can be (0..15).\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_GPIO_LockPin(GPIO_TypeDef *GPIOx, uint16_t GPIO_Pin)\r\n{\r\n __IO uint32_t tmp = GPIO_LCKR_LCKK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_GPIO_LOCK_INSTANCE(GPIOx));\r\n assert_param(IS_GPIO_PIN(GPIO_Pin));\r\n\r\n /* Apply lock key write sequence */\r\n tmp |= GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Reset LCKx bit(s): LCKK='0' + LCK[15-0] */\r\n GPIOx->LCKR = GPIO_Pin;\r\n /* Set LCKx bit(s): LCKK='1' + LCK[15-0] */\r\n GPIOx->LCKR = tmp;\r\n /* Read LCKK register. This read is mandatory to complete key lock sequence */\r\n tmp = GPIOx->LCKR;\r\n\r\n /* read again in order to confirm lock is active */\r\n if ((GPIOx->LCKR & GPIO_LCKR_LCKK) != 0x00u)\r\n {\r\n return HAL_OK;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Handle EXTI interrupt request.\r\n * @param GPIO_Pin Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\nvoid HAL_GPIO_EXTI_IRQHandler(uint16_t GPIO_Pin)\r\n{\r\n /* EXTI line interrupt detected */\r\n if (__HAL_GPIO_EXTI_GET_IT(GPIO_Pin) != 0x00u)\r\n {\r\n __HAL_GPIO_EXTI_CLEAR_IT(GPIO_Pin);\r\n HAL_GPIO_EXTI_Callback(GPIO_Pin);\r\n }\r\n}\r\n\r\n/**\r\n * @brief EXTI line detection callback.\r\n * @param GPIO_Pin: Specifies the port pin connected to corresponding EXTI line.\r\n * @retval None\r\n */\r\n__weak void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(GPIO_Pin);\r\n\r\n /* NOTE: This function should not be modified, when the callback is needed,\r\n the HAL_GPIO_EXTI_Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_GPIO_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr.c\r\n * @author MCD Application Team\r\n * @brief PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Initialization/de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR PWR\r\n * @brief PWR HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Private_Defines PWR Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_PVD_Mode_Mask PWR PVD Mode Mask\r\n * @{\r\n */\r\n#define PVD_MODE_IT ((uint32_t)0x00010000) /*!< Mask for interruption yielded by PVD threshold crossing */\r\n#define PVD_MODE_EVT ((uint32_t)0x00020000) /*!< Mask for event yielded by PVD threshold crossing */\r\n#define PVD_RISING_EDGE ((uint32_t)0x00000001) /*!< Mask for rising edge set as PVD trigger */\r\n#define PVD_FALLING_EDGE ((uint32_t)0x00000002) /*!< Mask for falling edge set as PVD trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWR_Exported_Functions PWR Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWR_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and de-initialization functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Deinitialize the HAL PWR peripheral registers to their default reset values.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DeInit(void)\r\n{\r\n __HAL_RCC_PWR_FORCE_RESET();\r\n __HAL_RCC_PWR_RELEASE_RESET();\r\n}\r\n\r\n/**\r\n * @brief Enable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @note After reset, the backup domain is protected against\r\n * possible unwanted write accesses.\r\n * @note RTCSEL that sets the RTC clock source selection is in the RTC back-up domain.\r\n * In order to set or modify the RTC clock, the backup domain access must be\r\n * disabled.\r\n * @note LSEON bit that switches on and off the LSE crystal belongs as well to the\r\n * back-up domain.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableBkUpAccess(void)\r\n{\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n/**\r\n * @brief Disable access to the backup domain\r\n * (RTC registers, RTC backup data registers).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableBkUpAccess(void)\r\n{\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_DBP);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/** @defgroup PWR_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief Low Power modes configuration functions\r\n *\r\n@verbatim\r\n\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n\r\n [..]\r\n *** PVD configuration ***\r\n =========================\r\n [..]\r\n (+) The PVD is used to monitor the VDD power supply by comparing it to a\r\n threshold selected by the PVD Level (PLS[2:0] bits in PWR_CR2 register).\r\n\r\n (+) PVDO flag is available to indicate if VDD/VDDA is higher or lower\r\n than the PVD threshold. This event is internally connected to the EXTI\r\n line16 and can generate an interrupt if enabled. This is done through\r\n __HAL_PVD_EXTI_ENABLE_IT() macro.\r\n (+) The PVD is stopped in Standby mode.\r\n\r\n\r\n *** WakeUp pin configuration ***\r\n ================================\r\n [..]\r\n (+) WakeUp pins are used to wakeup the system from Standby mode or Shutdown mode.\r\n The polarity of these pins can be set to configure event detection on high\r\n level (rising edge) or low level (falling edge).\r\n\r\n\r\n\r\n *** Low Power modes configuration ***\r\n =====================================\r\n [..]\r\n The devices feature 8 low-power modes:\r\n (+) Low-power Run mode: core and peripherals are running, main regulator off, low power regulator on.\r\n (+) Sleep mode: Cortex-M4 core stopped, peripherals kept running, main and low power regulators on.\r\n (+) Low-power Sleep mode: Cortex-M4 core stopped, peripherals kept running, main regulator off, low power regulator on.\r\n (+) Stop 0 mode: all clocks are stopped except LSI and LSE, main and low power regulators on.\r\n (+) Stop 1 mode: all clocks are stopped except LSI and LSE, main regulator off, low power regulator on.\r\n (+) Standby mode with SRAM2: all clocks are stopped except LSI and LSE, SRAM2 content preserved, main regulator off, low power regulator on.\r\n (+) Standby mode without SRAM2: all clocks are stopped except LSI and LSE, main and low power regulators off.\r\n (+) Shutdown mode: all clocks are stopped except LSE, main and low power regulators off.\r\n\r\n\r\n *** Low-power run mode ***\r\n ==========================\r\n [..]\r\n (+) Entry: (from main run mode)\r\n (++) set LPR bit with HAL_PWREx_EnableLowPowerRunMode() API after having decreased the system clock below 2 MHz.\r\n\r\n (+) Exit:\r\n (++) clear LPR bit then wait for REGLP bit to be reset with HAL_PWREx_DisableLowPowerRunMode() API. Only\r\n then can the system clock frequency be increased above 2 MHz.\r\n\r\n\r\n *** Sleep mode / Low-power sleep mode ***\r\n =========================================\r\n [..]\r\n (+) Entry:\r\n The Sleep mode / Low-power Sleep mode is entered through HAL_PWR_EnterSLEEPMode() API\r\n in specifying whether or not the regulator is forced to low-power mode and if exit is interrupt or event-triggered.\r\n (++) PWR_MAINREGULATOR_ON: Sleep mode (regulator in main mode).\r\n (++) PWR_LOWPOWERREGULATOR_ON: Low-power sleep (regulator in low power mode).\r\n In the latter case, the system clock frequency must have been decreased below 2 MHz beforehand.\r\n (++) PWR_SLEEPENTRY_WFI: enter SLEEP mode with WFI instruction\r\n (++) PWR_SLEEPENTRY_WFE: enter SLEEP mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any peripheral interrupt acknowledged by the nested vectored interrupt\r\n controller (NVIC) or any wake-up event.\r\n\r\n (+) WFE Exit:\r\n (++) Any wake-up event such as an EXTI line configured in event mode.\r\n\r\n [..] When exiting the Low-power sleep mode by issuing an interrupt or a wakeup event,\r\n the MCU is in Low-power Run mode.\r\n\r\n *** Stop 0, Stop 1 modes ***\r\n ===============================\r\n [..]\r\n (+) Entry:\r\n The Stop 0, Stop 1 modes are entered through the following API's:\r\n (++) HAL_PWREx_EnterSTOP0Mode() for mode 0 or HAL_PWREx_EnterSTOP1Mode() for mode 1 or for porting reasons HAL_PWR_EnterSTOPMode().\r\n (+) Regulator setting (applicable to HAL_PWR_EnterSTOPMode() only):\r\n (++) PWR_MAINREGULATOR_ON\r\n (++) PWR_LOWPOWERREGULATOR_ON\r\n (+) Exit (interrupt or event-triggered, specified when entering STOP mode):\r\n (++) PWR_STOPENTRY_WFI: enter Stop mode with WFI instruction\r\n (++) PWR_STOPENTRY_WFE: enter Stop mode with WFE instruction\r\n\r\n (+) WFI Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Interrupt mode.\r\n (++) Some specific communication peripherals (USART, LPUART, I2C) interrupts\r\n when programmed in wakeup mode.\r\n (+) WFE Exit:\r\n (++) Any EXTI Line (Internal or External) configured in Event mode.\r\n\r\n [..]\r\n When exiting Stop 0 and Stop 1 modes, the MCU is either in Run mode or in Low-power Run mode\r\n depending on the LPR bit setting.\r\n\r\n *** Standby mode ***\r\n ====================\r\n [..]\r\n The Standby mode offers two options:\r\n (+) option a) all clocks off except LSI and LSE, RRS bit set (keeps voltage regulator in low power mode).\r\n SRAM and registers contents are lost except for the SRAM2 content, the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n (+) option b) all clocks off except LSI and LSE, RRS bit cleared (voltage regulator then disabled).\r\n SRAM and register contents are lost except for the RTC registers, RTC backup registers\r\n and Standby circuitry.\r\n\r\n (++) Entry:\r\n (+++) The Standby mode is entered through HAL_PWR_EnterSTANDBYMode() API.\r\n SRAM1 and register contents are lost except for registers in the Backup domain and\r\n Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n to set RRS bit.\r\n\r\n (++) Exit:\r\n (+++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin, IWDG reset.\r\n\r\n [..] After waking up from Standby mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Shutdown mode ***\r\n ======================\r\n [..]\r\n In Shutdown mode,\r\n voltage regulator is disabled, all clocks are off except LSE, RRS bit is cleared.\r\n SRAM and registers contents are lost except for backup domain registers.\r\n\r\n (+) Entry:\r\n The Shutdown mode is entered through HAL_PWREx_EnterSHUTDOWNMode() API.\r\n\r\n (+) Exit:\r\n (++) WKUP pin rising edge, RTC alarm or wakeup, tamper event, time-stamp event,\r\n external reset in NRST pin.\r\n\r\n [..] After waking up from Shutdown mode, program execution restarts in the same way as after a Reset.\r\n\r\n\r\n *** Auto-wakeup (AWU) from low-power mode ***\r\n =============================================\r\n [..]\r\n The MCU can be woken up from low-power mode by an RTC Alarm event, an RTC\r\n Wakeup event, a tamper event or a time-stamp event, without depending on\r\n an external interrupt (Auto-wakeup mode).\r\n\r\n (+) RTC auto-wakeup (AWU) from the Stop, Standby and Shutdown modes\r\n\r\n\r\n (++) To wake up from the Stop mode with an RTC alarm event, it is necessary to\r\n configure the RTC to generate the RTC alarm using the HAL_RTC_SetAlarm_IT() function.\r\n\r\n (++) To wake up from the Stop mode with an RTC Tamper or time stamp event, it\r\n is necessary to configure the RTC to detect the tamper or time stamp event using the\r\n HAL_RTCEx_SetTimeStamp_IT() or HAL_RTCEx_SetTamper_IT() functions.\r\n\r\n (++) To wake up from the Stop mode with an RTC WakeUp event, it is necessary to\r\n configure the RTC to generate the RTC WakeUp event using the HAL_RTCEx_SetWakeUpTimer_IT() function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the voltage threshold detected by the Power Voltage Detector (PVD).\r\n * @param sConfigPVD: pointer to a PWR_PVDTypeDef structure that contains the PVD\r\n * configuration information.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level.\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_PWR_ConfigPVD(PWR_PVDTypeDef *sConfigPVD)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVD_LEVEL(sConfigPVD->PVDLevel));\r\n assert_param(IS_PWR_PVD_MODE(sConfigPVD->Mode));\r\n\r\n /* Set PLS bits according to PVDLevel value */\r\n MODIFY_REG(PWR->CR2, PWR_CR2_PLS, sConfigPVD->PVDLevel);\r\n\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVD_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVD_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVD_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVD->Mode & PVD_MODE_IT) == PVD_MODE_IT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVD->Mode & PVD_MODE_EVT) == PVD_MODE_EVT)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVD->Mode & PVD_RISING_EDGE) == PVD_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVD->Mode & PVD_FALLING_EDGE) == PVD_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVD_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnablePVD(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Detector (PVD).\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisablePVD(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_CR2_PVDE);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enable the WakeUp PINx functionality.\r\n * @param WakeUpPinPolarity: Specifies which Wake-Up pin to enable.\r\n * This parameter can be one of the following legacy values which set the default polarity\r\n * i.e. detection on high level (rising edge):\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n *\r\n * or one of the following value where the user can explicitly specify the enabled pin and\r\n * the chosen polarity:\r\n * @arg @ref PWR_WAKEUP_PIN1_HIGH or PWR_WAKEUP_PIN1_LOW\r\n * @arg @ref PWR_WAKEUP_PIN2_HIGH or PWR_WAKEUP_PIN2_LOW\r\n * @arg @ref PWR_WAKEUP_PIN3_HIGH or PWR_WAKEUP_PIN3_LOW\r\n * @arg @ref PWR_WAKEUP_PIN4_HIGH or PWR_WAKEUP_PIN4_LOW\r\n * @arg @ref PWR_WAKEUP_PIN5_HIGH or PWR_WAKEUP_PIN5_LOW\r\n * @note PWR_WAKEUP_PINx and PWR_WAKEUP_PINx_HIGH are equivalent.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableWakeUpPin(uint32_t WakeUpPinPolarity)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinPolarity));\r\n\r\n /* Specifies the Wake-Up pin polarity for the event detection\r\n (rising or falling edge) */\r\n MODIFY_REG(PWR->CR4, (PWR_CR3_EWUP & WakeUpPinPolarity), (WakeUpPinPolarity >> PWR_WUP_POLARITY_SHIFT));\r\n\r\n /* Enable wake-up pin */\r\n SET_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinPolarity));\r\n\r\n\r\n}\r\n\r\n/**\r\n * @brief Disable the WakeUp PINx functionality.\r\n * @param WakeUpPinx: Specifies the Power Wake-Up pin to disable.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_WAKEUP_PIN1, PWR_WAKEUP_PIN2, PWR_WAKEUP_PIN3, PWR_WAKEUP_PIN4, PWR_WAKEUP_PIN5\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableWakeUpPin(uint32_t WakeUpPinx)\r\n{\r\n assert_param(IS_PWR_WAKEUP_PIN(WakeUpPinx));\r\n\r\n CLEAR_BIT(PWR->CR3, (PWR_CR3_EWUP & WakeUpPinx));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Sleep or Low-power Sleep mode.\r\n * @note In Sleep/Low-power Sleep mode, all I/O pins keep the same state as in Run mode.\r\n * @param Regulator: Specifies the regulator state in Sleep/Low-power Sleep mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Sleep mode (regulator in main mode)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Low-power Sleep mode (regulator in low-power mode)\r\n * @note Low-power Sleep mode is entered from Low-power Run mode. Therefore, if not yet\r\n * in Low-power Run mode before calling HAL_PWR_EnterSLEEPMode() with Regulator set\r\n * to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the SLEEP_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting SLEEP_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWR_EnterSLEEPMode() API.\r\n * @note When exiting Low-power Sleep mode, the MCU is in Low-power Run mode. To move in\r\n * Run mode, the user must resort to HAL_PWREx_DisableLowPowerRunMode() API.\r\n * @param SLEEPEntry: Specifies if Sleep mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_SLEEPENTRY_WFI enter Sleep or Low-power Sleep mode with WFI instruction\r\n * @arg @ref PWR_SLEEPENTRY_WFE enter Sleep or Low-power Sleep mode with WFE instruction\r\n * @note When WFI entry is used, tick interrupt have to be disabled if not desired as\r\n * the interrupt wake up source.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSLEEPMode(uint32_t Regulator, uint8_t SLEEPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n assert_param(IS_PWR_SLEEP_ENTRY(SLEEPEntry));\r\n\r\n /* Set Regulator parameter */\r\n if (Regulator == PWR_MAINREGULATOR_ON)\r\n {\r\n /* If in low-power run mode at this point, exit it */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n (void)HAL_PWREx_DisableLowPowerRunMode();\r\n }\r\n /* Regulator now in main mode. */\r\n }\r\n else\r\n {\r\n /* If in run mode, first move to low-power run mode.\r\n The system clock frequency must be below 2 MHz at this point. */\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF) == 0U)\r\n {\r\n HAL_PWREx_EnableLowPowerRunMode();\r\n }\r\n }\r\n\r\n /* Clear SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select SLEEP mode entry -------------------------------------------------*/\r\n if(SLEEPEntry == PWR_SLEEPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop mode\r\n * @note This API is named HAL_PWR_EnterSTOPMode to ensure compatibility with legacy code running\r\n * on devices where only \"Stop mode\" is mentioned with main or low power regulator ON.\r\n * @note In Stop mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL,\r\n * the HSI and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * The voltage regulator can be configured either in normal (Stop 0) or low-power mode (Stop 1).\r\n * @note When exiting Stop 0 or Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock.\r\n * @note When the voltage regulator operates in low power mode (Stop 1), an additional\r\n * startup delay is incurred when waking up.\r\n * By keeping the internal regulator ON during Stop mode (Stop 0), the consumption\r\n * is higher although the startup time is reduced.\r\n * @param Regulator: Specifies the regulator state in Stop mode.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_MAINREGULATOR_ON Stop 0 mode (main regulator ON)\r\n * @arg @ref PWR_LOWPOWERREGULATOR_ON Stop 1 mode (low power regulator ON)\r\n * @param STOPEntry: Specifies Stop 0 or Stop 1 mode is entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop 0 or Stop 1 mode with WFI instruction.\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop 0 or Stop 1 mode with WFE instruction.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTOPMode(uint32_t Regulator, uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_REGULATOR(Regulator));\r\n\r\n if(Regulator == PWR_LOWPOWERREGULATOR_ON)\r\n {\r\n HAL_PWREx_EnterSTOP1Mode(STOPEntry);\r\n }\r\n else\r\n {\r\n HAL_PWREx_EnterSTOP0Mode(STOPEntry);\r\n }\r\n}\r\n\r\n/**\r\n * @brief Enter Standby mode.\r\n * @note In Standby mode, the PLL, the HSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled, except when SRAM2 content is preserved\r\n * in which case the regulator is in low-power mode.\r\n * SRAM1 and register contents are lost except for registers in the Backup domain and\r\n * Standby circuitry. SRAM2 content can be preserved if the bit RRS is set in PWR_CR3 register.\r\n * To enable this feature, the user can resort to HAL_PWREx_EnableSRAM2ContentRetention() API\r\n * to set RRS bit.\r\n * The BOR is available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() respectively enable Pull Up and\r\n * Pull Down state, HAL_PWREx_DisableGPIOPullUp() and HAL_PWREx_DisableGPIOPullDown() disable the\r\n * same.\r\n * These states are effective in Standby mode only if APC bit is set through\r\n * HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnterSTANDBYMode(void)\r\n{\r\n /* Set Stand-by mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STANDBY);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Indicate Sleep-On-Exit when returning from Handler mode to Thread mode.\r\n * @note Set SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * Setting this bit is useful when the processor is expected to run only on\r\n * interruptions handling.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSleepOnExit(void)\r\n{\r\n /* Set SLEEPONEXIT bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Sleep-On-Exit feature when returning from Handler mode to Thread mode.\r\n * @note Clear SLEEPONEXIT bit of SCR register. When this bit is set, the processor\r\n * re-enters SLEEP mode when an interruption handling is over.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSleepOnExit(void)\r\n{\r\n /* Clear SLEEPONEXIT bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPONEXIT_Msk));\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable CORTEX M4 SEVONPEND bit.\r\n * @note Set SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_EnableSEVOnPend(void)\r\n{\r\n /* Set SEVONPEND bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable CORTEX M4 SEVONPEND bit.\r\n * @note Clear SEVONPEND bit of SCR register. When this bit is set, this causes\r\n * WFE to wake up when an interrupt moves from inactive to pended.\r\n * @retval None\r\n */\r\nvoid HAL_PWR_DisableSEVOnPend(void)\r\n{\r\n /* Clear SEVONPEND bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SEVONPEND_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief PWR PVD interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWR_PVDCallback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n the HAL_PWR_PVDCallback can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_pwr_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_pwr_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended PWR HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Power Controller (PWR) peripheral:\r\n * + Extended Initialization and de-initialization functions\r\n * + Extended Peripheral Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx PWREx\r\n * @brief PWR Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_PWR_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n\r\n\r\n#if defined (STM32G471xx) || defined (STM32G473xx) || defined (STM32G474xx) || defined (STM32G483xx) || defined (STM32G484xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x0000FFFFU /* PF0..PF15 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x000007FFU /* PG0..PG10 */\r\n#elif defined (STM32G431xx) || defined (STM32G441xx) || defined (STM32GBK1CB) || defined (STM32G491xx) || defined (STM32G4A1xx)\r\n#define PWR_PORTF_AVAILABLE_PINS 0x00000607U /* PF0..PF2 and PF9 and PF10 */\r\n#define PWR_PORTG_AVAILABLE_PINS 0x00000400U /* PG10 */\r\n#endif\r\n\r\n/** @defgroup PWR_Extended_Private_Defines PWR Extended Private Defines\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_PVM_Mode_Mask PWR PVM Mode Mask\r\n * @{\r\n */\r\n#define PVM_MODE_IT 0x00010000U /*!< Mask for interruption yielded by PVM threshold crossing */\r\n#define PVM_MODE_EVT 0x00020000U /*!< Mask for event yielded by PVM threshold crossing */\r\n#define PVM_RISING_EDGE 0x00000001U /*!< Mask for rising edge set as PVM trigger */\r\n#define PVM_FALLING_EDGE 0x00000002U /*!< Mask for falling edge set as PVM trigger */\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup PWREx_TimeOut_Value PWR Extended Flag Setting Time Out Value\r\n * @{\r\n */\r\n#define PWR_FLAG_SETTING_DELAY_US 50UL /*!< Time out value for REGLPF and VOSF flags setting */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup PWREx_Exported_Functions PWR Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup PWREx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n\r\n/**\r\n * @brief Return Voltage Scaling Range.\r\n * @retval VOS bit field (PWR_REGULATOR_VOLTAGE_SCALE1 or PWR_REGULATOR_VOLTAGE_SCALE2\r\n * or PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when applicable)\r\n */\r\nuint32_t HAL_PWREx_GetVoltageRange(void)\r\n{\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE2;\r\n }\r\n else if (READ_BIT(PWR->CR5, PWR_CR5_R1MODE) == PWR_CR5_R1MODE)\r\n {\r\n /* PWR_CR5_R1MODE bit set means that Range 1 Boost is disabled */\r\n return PWR_REGULATOR_VOLTAGE_SCALE1;\r\n }\r\n else\r\n {\r\n return PWR_REGULATOR_VOLTAGE_SCALE1_BOOST;\r\n }\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the main internal regulator output voltage.\r\n * @param VoltageScaling: specifies the regulator output voltage to achieve\r\n * a tradeoff between performance and power consumption.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1_BOOST when available, Regulator voltage output range 1 boost mode,\r\n * typical output voltage at 1.28 V,\r\n * system frequency up to 170 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE1 Regulator voltage output range 1 mode,\r\n * typical output voltage at 1.2 V,\r\n * system frequency up to 150 MHz.\r\n * @arg @ref PWR_REGULATOR_VOLTAGE_SCALE2 Regulator voltage output range 2 mode,\r\n * typical output voltage at 1.0 V,\r\n * system frequency up to 26 MHz.\r\n * @note When moving from Range 1 to Range 2, the system frequency must be decreased to\r\n * a value below 26 MHz before calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 2 to Range 1, the system frequency can be increased to\r\n * a value up to 150 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * When moving from Range 1 to Boost Mode Range 1, the system frequency can be increased to\r\n * a value up to 170 MHz after calling HAL_PWREx_ControlVoltageScaling() API.\r\n * @note When moving from Range 2 to Range 1, the API waits for VOSF flag to be\r\n * cleared before returning the status. If the flag is not cleared within\r\n * 50 microseconds, HAL_TIMEOUT status is reported.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ControlVoltageScaling(uint32_t VoltageScaling)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n assert_param(IS_PWR_VOLTAGE_SCALING_RANGE(VoltageScaling));\r\n\r\n if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1_BOOST)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is enabled */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Enable Range 1 Boost (no issue if bit already reset) */\r\n CLEAR_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else if (VoltageScaling == PWR_REGULATOR_VOLTAGE_SCALE1)\r\n {\r\n /* If current range is range 2 */\r\n if (READ_BIT(PWR->CR1, PWR_CR1_VOS) == PWR_REGULATOR_VOLTAGE_SCALE2)\r\n {\r\n /* Make sure Range 1 Boost is disabled */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n\r\n /* Set Range 1 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE1);\r\n\r\n /* Wait until VOSF is cleared */\r\n wait_loop_index = ((PWR_FLAG_SETTING_DELAY_US * SystemCoreClock) / 1000000U) + 1U;\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_VOSF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n /* If current range is range 1 normal or boost mode */\r\n else\r\n {\r\n /* Disable Range 1 Boost (no issue if bit already set) */\r\n SET_BIT(PWR->CR5, PWR_CR5_R1MODE);\r\n }\r\n }\r\n else\r\n {\r\n /* Set Range 2 */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_VOS, PWR_REGULATOR_VOLTAGE_SCALE2);\r\n /* No need to wait for VOSF to be cleared for this transition */\r\n /* PWR_CR5_R1MODE bit setting has no effect in Range 2 */\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable battery charging.\r\n * When VDD is present, charge the external battery on VBAT through an internal resistor.\r\n * @param ResistorSelection: specifies the resistor impedance.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_5 5 kOhms resistor\r\n * @arg @ref PWR_BATTERY_CHARGING_RESISTOR_1_5 1.5 kOhms resistor\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableBatteryCharging(uint32_t ResistorSelection)\r\n{\r\n assert_param(IS_PWR_BATTERY_RESISTOR_SELECT(ResistorSelection));\r\n\r\n /* Specify resistor selection */\r\n MODIFY_REG(PWR->CR4, PWR_CR4_VBRS, ResistorSelection);\r\n\r\n /* Enable battery charging */\r\n SET_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable battery charging.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableBatteryCharging(void)\r\n{\r\n CLEAR_BIT(PWR->CR4, PWR_CR4_VBE);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableInternalWakeUpLine(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable Internal Wake-up Line.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableInternalWakeUpLine(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_EIWF);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-up state in Standby and Shutdown modes.\r\n * @note Set the relevant PUy bits of PWR_PUCRx register to configure the I/O in\r\n * pull-up state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PDy bit of PWR_PDCRx register is cleared unless it is reserved.\r\n * @note Even if a PUy bit to set is reserved, the other PUy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PUCRB, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PUCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PUCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PUCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-up state in Standby mode and Shutdown modes.\r\n * @note Reset the relevant PUy bits of PWR_PUCRx register used to configure the I/O\r\n * in pull-up state in Standby and Shutdown modes.\r\n * @note Even if a PUy bit to reset is reserved, the other PUy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A, ..., PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Set the relevant PDy bits of PWR_PDCRx register to configure the I/O in\r\n * pull-down state in Standby and Shutdown modes.\r\n * @note This state is effective in Standby and Shutdown modes only if APC bit\r\n * is set through HAL_PWREx_EnablePullUpPullDownConfig() API.\r\n * @note The configuration is lost when exiting the Shutdown mode due to the\r\n * power-on reset, maintained when exiting the Standby mode.\r\n * @note To avoid any conflict at Standby and Shutdown modes exits, the corresponding\r\n * PUy bit of PWR_PUCRx register is cleared unless it is reserved.\r\n * @note Even if a PDy bit to set is reserved, the other PDy bits entered as input\r\n * parameter at the same time are set.\r\n * @param GPIO: Specify the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to set\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n SET_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n CLEAR_BIT(PWR->PUCRA, (GPIONumber & (~(PWR_GPIO_BIT_14))));\r\n break;\r\n case PWR_GPIO_B:\r\n SET_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n CLEAR_BIT(PWR->PUCRB, GPIONumber);\r\n break;\r\n case PWR_GPIO_C:\r\n SET_BIT(PWR->PDCRC, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n SET_BIT(PWR->PDCRD, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n SET_BIT(PWR->PDCRE, GPIONumber);\r\n CLEAR_BIT(PWR->PUCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n SET_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n CLEAR_BIT(PWR->PUCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n SET_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n CLEAR_BIT(PWR->PUCRG, (GPIONumber & PWR_PORTG_AVAILABLE_PINS));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable GPIO pull-down state in Standby and Shutdown modes.\r\n * @note Reset the relevant PDy bits of PWR_PDCRx register used to configure the I/O\r\n * in pull-down state in Standby and Shutdown modes.\r\n * @note Even if a PDy bit to reset is reserved, the other PDy bits entered as input\r\n * parameter at the same time are reset.\r\n * @param GPIO: Specifies the IO port. This parameter can be PWR_GPIO_A..PWR_GPIO_G\r\n * (or PWR_GPIO_I depending on the devices) to select the GPIO peripheral.\r\n * @param GPIONumber: Specify the I/O pins numbers.\r\n * This parameter can be one of the following values:\r\n * PWR_GPIO_BIT_0, ..., PWR_GPIO_BIT_15 (except for the port where less\r\n * I/O pins are available) or the logical OR of several of them to reset\r\n * several bits for a given port in a single API call.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n assert_param(IS_PWR_GPIO(GPIO));\r\n assert_param(IS_PWR_GPIO_BIT_NUMBER(GPIONumber));\r\n\r\n switch (GPIO)\r\n {\r\n case PWR_GPIO_A:\r\n CLEAR_BIT(PWR->PDCRA, (GPIONumber & (~(PWR_GPIO_BIT_13|PWR_GPIO_BIT_15))));\r\n break;\r\n case PWR_GPIO_B:\r\n CLEAR_BIT(PWR->PDCRB, (GPIONumber & (~(PWR_GPIO_BIT_4))));\r\n break;\r\n case PWR_GPIO_C:\r\n CLEAR_BIT(PWR->PDCRC, GPIONumber);\r\n break;\r\n case PWR_GPIO_D:\r\n CLEAR_BIT(PWR->PDCRD, GPIONumber);\r\n break;\r\n case PWR_GPIO_E:\r\n CLEAR_BIT(PWR->PDCRE, GPIONumber);\r\n break;\r\n case PWR_GPIO_F:\r\n CLEAR_BIT(PWR->PDCRF, (GPIONumber & PWR_PORTF_AVAILABLE_PINS));\r\n break;\r\n case PWR_GPIO_G:\r\n CLEAR_BIT(PWR->PDCRG, ((GPIONumber & PWR_PORTG_AVAILABLE_PINS) & (~(PWR_GPIO_BIT_10))));\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable pull-up and pull-down configuration.\r\n * @note When APC bit is set, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are applied in Standby and Shutdown modes.\r\n * @note Pull-up set by PUy bit of PWR_PUCRx register is not activated if the corresponding\r\n * PDy bit of PWR_PDCRx register is also set (pull-down configuration priority is higher).\r\n * HAL_PWREx_EnableGPIOPullUp() and HAL_PWREx_EnableGPIOPullDown() API's ensure there\r\n * is no conflict when setting PUy or PDy bit.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePullUpPullDownConfig(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable pull-up and pull-down configuration.\r\n * @note When APC bit is cleared, the I/O pull-up and pull-down configurations defined in\r\n * PWR_PUCRx and PWR_PDCRx registers are not applied in Standby and Shutdown modes.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePullUpPullDownConfig(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_APC);\r\n}\r\n\r\n\r\n\r\n/**\r\n * @brief Enable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is set, SRAM2 is powered by the low-power regulator in\r\n * Standby mode and its content is kept.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableSRAM2ContentRetention(void)\r\n{\r\n SET_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n/**\r\n * @brief Disable SRAM2 content retention in Standby mode.\r\n * @note When RRS bit is reset, SRAM2 is powered off in Standby mode\r\n * and its content is lost.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableSRAM2ContentRetention(void)\r\n{\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_RRS);\r\n}\r\n\r\n\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM1(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 1: VDDA versus FASTCOMP minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM1(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_1);\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM2(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 2: VDDA versus FASTDAC minimum voltage.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM2(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_2);\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM3(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 3: VDDA versus ADC minimum voltage 1.62V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM3(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_3);\r\n}\r\n\r\n\r\n/**\r\n * @brief Enable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnablePVM4(void)\r\n{\r\n SET_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n/**\r\n * @brief Disable the Power Voltage Monitoring 4: VDDA versus OPAMP/DAC minimum voltage 1.8V.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisablePVM4(void)\r\n{\r\n CLEAR_BIT(PWR->CR2, PWR_PVM_4);\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Configure the Peripheral Voltage Monitoring (PVM).\r\n * @param sConfigPVM: pointer to a PWR_PVMTypeDef structure that contains the\r\n * PVM configuration information.\r\n * @note The API configures a single PVM according to the information contained\r\n * in the input structure. To configure several PVMs, the API must be singly\r\n * called for each PVM used.\r\n * @note Refer to the electrical characteristics of your device datasheet for\r\n * more details about the voltage thresholds corresponding to each\r\n * detection level and to each monitored supply.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_ConfigPVM(PWR_PVMTypeDef *sConfigPVM)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_PWR_PVM_TYPE(sConfigPVM->PVMType));\r\n assert_param(IS_PWR_PVM_MODE(sConfigPVM->Mode));\r\n\r\n\r\n /* Configure EXTI 35 to 38 interrupts if so required:\r\n scan through PVMType to detect which PVMx is set and\r\n configure the corresponding EXTI line accordingly. */\r\n switch (sConfigPVM->PVMType)\r\n {\r\n#if defined(PWR_CR2_PVME1)\r\n case PWR_PVM_1:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM1_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM1_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM1_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n case PWR_PVM_2:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM2_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM2_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM2_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n case PWR_PVM_3:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM3_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM3_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM3_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n case PWR_PVM_4:\r\n /* Clear any previous config. Keep it clear if no event or IT mode is selected */\r\n __HAL_PWR_PVM4_EXTI_DISABLE_EVENT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_IT();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_FALLING_EDGE();\r\n __HAL_PWR_PVM4_EXTI_DISABLE_RISING_EDGE();\r\n\r\n /* Configure interrupt mode */\r\n if((sConfigPVM->Mode & PVM_MODE_IT) == PVM_MODE_IT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_IT();\r\n }\r\n\r\n /* Configure event mode */\r\n if((sConfigPVM->Mode & PVM_MODE_EVT) == PVM_MODE_EVT)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_EVENT();\r\n }\r\n\r\n /* Configure the edge */\r\n if((sConfigPVM->Mode & PVM_RISING_EDGE) == PVM_RISING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_RISING_EDGE();\r\n }\r\n\r\n if((sConfigPVM->Mode & PVM_FALLING_EDGE) == PVM_FALLING_EDGE)\r\n {\r\n __HAL_PWR_PVM4_EXTI_ENABLE_FALLING_EDGE();\r\n }\r\n break;\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Low-power Run mode\r\n * @note In Low-power Run mode, all I/O pins keep the same state as in Run mode.\r\n * @note When Regulator is set to PWR_LOWPOWERREGULATOR_ON, the user can optionally configure the\r\n * Flash in power-down monde in setting the RUN_PD bit in FLASH_ACR register.\r\n * Additionally, the clock frequency must be reduced below 2 MHz.\r\n * Setting RUN_PD in FLASH_ACR then appropriately reducing the clock frequency must\r\n * be done before calling HAL_PWREx_EnableLowPowerRunMode() API.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableLowPowerRunMode(void)\r\n{\r\n /* Set Regulator parameter */\r\n SET_BIT(PWR->CR1, PWR_CR1_LPR);\r\n}\r\n\r\n\r\n/**\r\n * @brief Exit Low-power Run mode.\r\n * @note Before HAL_PWREx_DisableLowPowerRunMode() completion, the function checks that\r\n * REGLPF has been properly reset (otherwise, HAL_PWREx_DisableLowPowerRunMode\r\n * returns HAL_TIMEOUT status). The system clock frequency can then be\r\n * increased above 2 MHz.\r\n * @retval HAL Status\r\n */\r\nHAL_StatusTypeDef HAL_PWREx_DisableLowPowerRunMode(void)\r\n{\r\n uint32_t wait_loop_index;\r\n\r\n /* Clear LPR bit */\r\n CLEAR_BIT(PWR->CR1, PWR_CR1_LPR);\r\n\r\n /* Wait until REGLPF is reset */\r\n wait_loop_index = (PWR_FLAG_SETTING_DELAY_US * (SystemCoreClock / 1000000U));\r\n while ((HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF)) && (wait_loop_index != 0U))\r\n {\r\n wait_loop_index--;\r\n }\r\n if (HAL_IS_BIT_SET(PWR->SR2, PWR_SR2_REGLPF))\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 0 mode.\r\n * @note In Stop 0 mode, main and low voltage regulators are ON.\r\n * @note In Stop 0 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 0 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set; the HSI oscillator is selected if STOPWUCK is cleared.\r\n * @note By keeping the internal regulator ON during Stop 0 mode, the consumption\r\n * is higher although the startup time is reduced.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP0Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 0 mode with Main Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP0);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n/**\r\n * @brief Enter Stop 1 mode.\r\n * @note In Stop 1 mode, only low power voltage regulator is ON.\r\n * @note In Stop 1 mode, all I/O pins keep the same state as in Run mode.\r\n * @note All clocks in the VCORE domain are stopped; the PLL, the HSI\r\n * and the HSE oscillators are disabled. Some peripherals with the wakeup capability\r\n * (I2Cx, USARTx and LPUART) can switch on the HSI to receive a frame, and switch off the HSI\r\n * after receiving the frame if it is not a wakeup frame. In this case, the HSI clock is propagated\r\n * only to the peripheral requesting it.\r\n * SRAM1, SRAM2 and register contents are preserved.\r\n * The BOR is available.\r\n * @note When exiting Stop 1 mode by issuing an interrupt or a wakeup event,\r\n * the HSI RC oscillator is selected as system clock if STOPWUCK bit in RCC_CFGR register\r\n * is set.\r\n * @note Due to low power mode, an additional startup delay is incurred when waking up from Stop 1 mode.\r\n * @param STOPEntry specifies if Stop mode in entered with WFI or WFE instruction.\r\n * This parameter can be one of the following values:\r\n * @arg @ref PWR_STOPENTRY_WFI Enter Stop mode with WFI instruction\r\n * @arg @ref PWR_STOPENTRY_WFE Enter Stop mode with WFE instruction\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSTOP1Mode(uint8_t STOPEntry)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_PWR_STOP_ENTRY(STOPEntry));\r\n\r\n /* Stop 1 mode with Low-Power Regulator */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_STOP1);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n /* Select Stop mode entry --------------------------------------------------*/\r\n if(STOPEntry == PWR_STOPENTRY_WFI)\r\n {\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n }\r\n else\r\n {\r\n /* Request Wait For Event */\r\n __SEV();\r\n __WFE();\r\n __WFE();\r\n }\r\n\r\n /* Reset SLEEPDEEP bit of Cortex System Control Register */\r\n CLEAR_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief Enter Shutdown mode.\r\n * @note In Shutdown mode, the PLL, the HSI, the LSI and the HSE oscillators are switched\r\n * off. The voltage regulator is disabled and Vcore domain is powered off.\r\n * SRAM1, SRAM2 and registers contents are lost except for registers in the Backup domain.\r\n * The BOR is not available.\r\n * @note The I/Os can be configured either with a pull-up or pull-down or can be kept in analog state.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnterSHUTDOWNMode(void)\r\n{\r\n\r\n /* Set Shutdown mode */\r\n MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, PWR_CR1_LPMS_SHUTDOWN);\r\n\r\n /* Set SLEEPDEEP bit of Cortex System Control Register */\r\n SET_BIT(SCB->SCR, ((uint32_t)SCB_SCR_SLEEPDEEP_Msk));\r\n\r\n/* This option is used to ensure that store operations are completed */\r\n#if defined ( __CC_ARM)\r\n __force_stores();\r\n#endif\r\n /* Request Wait For Interrupt */\r\n __WFI();\r\n}\r\n\r\n\r\n\r\n\r\n/**\r\n * @brief This function handles the PWR PVD/PVMx interrupt request.\r\n * @note This API should be called under the PVD_PVM_IRQHandler().\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_PVD_PVM_IRQHandler(void)\r\n{\r\n /* Check PWR exti flag */\r\n if(__HAL_PWR_PVD_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVD interrupt user callback */\r\n HAL_PWR_PVDCallback();\r\n\r\n /* Clear PVD exti pending bit */\r\n __HAL_PWR_PVD_EXTI_CLEAR_FLAG();\r\n }\r\n /* Next, successively check PVMx exti flags */\r\n#if defined(PWR_CR2_PVME1)\r\n if(__HAL_PWR_PVM1_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM1 interrupt user callback */\r\n HAL_PWREx_PVM1Callback();\r\n\r\n /* Clear PVM1 exti pending bit */\r\n __HAL_PWR_PVM1_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME1 */\r\n#if defined(PWR_CR2_PVME2)\r\n if(__HAL_PWR_PVM2_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM2 interrupt user callback */\r\n HAL_PWREx_PVM2Callback();\r\n\r\n /* Clear PVM2 exti pending bit */\r\n __HAL_PWR_PVM2_EXTI_CLEAR_FLAG();\r\n }\r\n#endif /* PWR_CR2_PVME2 */\r\n if(__HAL_PWR_PVM3_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM3 interrupt user callback */\r\n HAL_PWREx_PVM3Callback();\r\n\r\n /* Clear PVM3 exti pending bit */\r\n __HAL_PWR_PVM3_EXTI_CLEAR_FLAG();\r\n }\r\n if(__HAL_PWR_PVM4_EXTI_GET_FLAG() != 0U)\r\n {\r\n /* PWR PVM4 interrupt user callback */\r\n HAL_PWREx_PVM4Callback();\r\n\r\n /* Clear PVM4 exti pending bit */\r\n __HAL_PWR_PVM4_EXTI_CLEAR_FLAG();\r\n }\r\n}\r\n\r\n\r\n#if defined(PWR_CR2_PVME1)\r\n/**\r\n * @brief PWR PVM1 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM1Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM1Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME1 */\r\n\r\n#if defined(PWR_CR2_PVME2)\r\n/**\r\n * @brief PWR PVM2 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM2Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM2Callback() API can be implemented in the user file\r\n */\r\n}\r\n#endif /* PWR_CR2_PVME2 */\r\n\r\n/**\r\n * @brief PWR PVM3 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM3Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM3Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWR PVM4 interrupt callback\r\n * @retval None\r\n */\r\n__weak void HAL_PWREx_PVM4Callback(void)\r\n{\r\n /* NOTE : This function should not be modified; when the callback is needed,\r\n HAL_PWREx_PVM4Callback() API can be implemented in the user file\r\n */\r\n}\r\n\r\n#if defined(PWR_CR3_UCPD_STDBY)\r\n/**\r\n * @brief Enable UCPD configuration memorization in Standby.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDStandbyMode(void)\r\n{\r\n /* Memorize UCPD configuration when entering standby mode */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n\r\n/**\r\n * @brief Disable UCPD configuration memorization in Standby.\r\n * @note This function must be called on exiting the Standby mode and before any UCPD\r\n * configuration update.\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDStandbyMode(void)\r\n{\r\n /* Write 0 immediately after Standby exit when using UCPD,\r\n and before writing any UCPD registers */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_STDBY);\r\n}\r\n#endif /* PWR_CR3_UCPD_STDBY */\r\n\r\n#if defined(PWR_CR3_UCPD_DBDIS)\r\n/**\r\n * @brief Enable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_EnableUCPDDeadBattery(void)\r\n{\r\n /* Write 0 to enable the USB Type-C dead battery pull-down behavior */\r\n CLEAR_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n\r\n/**\r\n * @brief Disable the USB Type-C dead battery pull-down behavior\r\n * on UCPDx_CC1 and UCPDx_CC2 pins\r\n * @note After exiting reset, the USB Type-C dead battery behavior will be enabled,\r\n * which may have a pull-down effect on CC1 and CC2 pins.\r\n * It is recommended to disable it in all cases, either to stop this pull-down\r\n * or to hand over control to the UCPD (which should therefore be\r\n * initialized before doing the disable).\r\n * @retval None\r\n */\r\nvoid HAL_PWREx_DisableUCPDDeadBattery(void)\r\n{\r\n /* Write 1 to disable the USB Type-C dead battery pull-down behavior */\r\n SET_BIT(PWR->CR3, PWR_CR3_UCPD_DBDIS);\r\n}\r\n#endif /* PWR_CR3_UCPD_DBDIS */\r\n\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_PWR_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc.c\r\n * @author MCD Application Team\r\n * @brief RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Reset and Clock Control (RCC) peripheral:\r\n * + Initialization and de-initialization functions\r\n * + Peripheral Control functions\r\n *\r\n @verbatim\r\n ==============================================================================\r\n ##### RCC specific features #####\r\n ==============================================================================\r\n [..]\r\n After reset the device is running from High Speed Internal oscillator\r\n (16 MHz) with Flash 0 wait state. Flash prefetch buffer, D-Cache\r\n and I-Cache are disabled, and all peripherals are off except internal\r\n SRAM, Flash and JTAG.\r\n\r\n (+) There is no prescaler on High speed (AHBs) and Low speed (APBs) buses:\r\n all peripherals mapped on these buses are running at HSI speed.\r\n (+) The clock for all peripherals is switched off, except the SRAM and FLASH.\r\n (+) All GPIOs are in analog mode, except the JTAG pins which\r\n are assigned to be used for debug purpose.\r\n\r\n [..]\r\n Once the device started from reset, the user application has to:\r\n (+) Configure the clock source to be used to drive the System clock\r\n (if the application needs higher frequency/performance)\r\n (+) Configure the System clock frequency and Flash settings\r\n (+) Configure the AHB and APB buses prescalers\r\n (+) Enable the clock for the peripheral(s) to be used\r\n (+) Configure the clock source(s) for peripherals which clocks are not\r\n derived from the System clock (USB, RNG, USART, LPUART, FDCAN, some TIMERs,\r\n UCPD, I2S, I2C, LPTIM, ADC, QSPI)\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC RCC\r\n * @brief RCC HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Constants RCC Private Constants\r\n * @{\r\n */\r\n#define HSE_TIMEOUT_VALUE HSE_STARTUP_TIMEOUT\r\n#define HSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define LSI_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define HSI48_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n#define CLOCKSWITCH_TIMEOUT_VALUE 5000U /* 5 s */\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macro -------------------------------------------------------------*/\r\n/** @defgroup RCC_Private_Macros RCC Private Macros\r\n * @{\r\n */\r\n#define RCC_GET_MCO_GPIO_PIN(__RCC_MCOx__) ((__RCC_MCOx__) & GPIO_PIN_MASK)\r\n\r\n#define RCC_GET_MCO_GPIO_AF(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOAF_MASK) >> RCC_MCO_GPIOAF_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__) (((__RCC_MCOx__) & RCC_MCO_GPIOPORT_MASK) >> RCC_MCO_GPIOPORT_POS)\r\n\r\n#define RCC_GET_MCO_GPIO_PORT(__RCC_MCOx__) (AHB2PERIPH_BASE + ((0x00000400UL) * RCC_GET_MCO_GPIO_INDEX(__RCC_MCOx__)))\r\n\r\n#define RCC_PLL_OSCSOURCE_CONFIG(__HAL_RCC_PLLSOURCE__) \\\r\n (MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, (__HAL_RCC_PLLSOURCE__)))\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private variables ---------------------------------------------------------*/\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCC_Private_Functions RCC Private Functions\r\n * @{\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void);\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCC_Exported_Functions RCC Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group1 Initialization and de-initialization functions\r\n * @brief Initialization and Configuration functions\r\n *\r\n @verbatim\r\n ===============================================================================\r\n ##### Initialization and de-initialization functions #####\r\n ===============================================================================\r\n [..]\r\n This section provides functions allowing to configure the internal and external oscillators\r\n (HSE, HSI, LSE, LSI, PLL, CSS and MCO) and the System buses clocks (SYSCLK, AHB, APB1\r\n and APB2).\r\n\r\n [..] Internal/external clock and PLL configuration\r\n (+) HSI (high-speed internal): 16 MHz factory-trimmed RC used directly or through\r\n the PLL as System clock source.\r\n\r\n (+) LSI (low-speed internal): 32 KHz low consumption RC used as IWDG and/or RTC\r\n clock source.\r\n\r\n (+) HSE (high-speed external): 4 to 48 MHz crystal oscillator used directly or\r\n through the PLL as System clock source. Can be used also optionally as RTC clock source.\r\n\r\n (+) LSE (low-speed external): 32.768 KHz oscillator used optionally as RTC clock source.\r\n\r\n (+) PLL (clocked by HSI, HSE) providing up to three independent output clocks:\r\n (++) The first output is used to generate the high speed system clock (up to 170 MHz).\r\n (++) The second output is used to generate the clock for the USB (48 MHz),\r\n the QSPI (<= 48 MHz), the FDCAN, the SAI and the I2S.\r\n (++) The third output is used to generate a clock for ADC\r\n\r\n (+) CSS (Clock security system): once enabled, if a HSE clock failure occurs\r\n (HSE used directly or through PLL as System clock source), the System clock\r\n is automatically switched to HSI and an interrupt is generated if enabled.\r\n The interrupt is linked to the Cortex-M4 NMI (Non-Maskable Interrupt)\r\n exception vector.\r\n\r\n (+) MCO (microcontroller clock output): used to output LSI, HSI, LSE, HSE,\r\n main PLL clock, system clock or RC48 clock (through a configurable prescaler) on PA8 pin.\r\n\r\n [..] System, AHB and APB buses clocks configuration\r\n (+) Several clock sources can be used to drive the System clock (SYSCLK): HSI,\r\n HSE and main PLL.\r\n The AHB clock (HCLK) is derived from System clock through configurable\r\n prescaler and used to clock the CPU, memory and peripherals mapped\r\n on AHB bus (DMA, GPIO...). APB1 (PCLK1) and APB2 (PCLK2) clocks are derived\r\n from AHB clock through configurable prescalers and used to clock\r\n the peripherals mapped on these buses. You can use\r\n \"HAL_RCC_GetSysClockFreq()\" function to retrieve the frequencies of these clocks.\r\n\r\n -@- All the peripheral clocks are derived from the System clock (SYSCLK) except:\r\n\r\n (+@) RTC: the RTC clock can be derived either from the LSI, LSE or HSE clock\r\n divided by 2 to 31.\r\n You have to use __HAL_RCC_RTC_ENABLE() and HAL_RCCEx_PeriphCLKConfig() function\r\n to configure this clock.\r\n (+@) USB FS and RNG: USB FS requires a frequency equal to 48 MHz\r\n to work correctly, while the RNG peripheral requires a frequency\r\n equal or lower than to 48 MHz. This clock is derived of the main PLL\r\n through PLLQ divider. You have to enable the peripheral clock and use\r\n HAL_RCCEx_PeriphCLKConfig() function to configure this clock.\r\n (+@) IWDG clock which is always the LSI clock.\r\n\r\n\r\n (+) The maximum frequency of the SYSCLK, HCLK, PCLK1 and PCLK2 is 170 MHz.\r\n The clock source frequency should be adapted depending on the device voltage range\r\n as listed in the Reference Manual \"Clock source frequency versus voltage scaling\" chapter.\r\n\r\n @endverbatim\r\n\r\n Table 1. HCLK clock frequency for STM32G4xx devices\r\n +----------------------------------------------------------------------------+\r\n | Latency | HCLK clock frequency (MHz) |\r\n | |----------------------------------------------------------|\r\n | | voltage range 1 | voltage range 1 | voltage range 2 |\r\n | | boost mode 1.28 V | normal mode 1.2 V | 1.0 V |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |0WS(1 CPU cycles)| HCLK <= 34 | HCLK <= 30 | HCLK <= 13 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |1WS(2 CPU cycles)| HCLK <= 68 | HCLK <= 60 | HCLK <= 26 |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |2WS(3 CPU cycles)| HCLK <= 102 | HCLK <= 90 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |3WS(4 CPU cycles)| HCLK <= 136 | HCLK <= 120 | - |\r\n |-----------------|-------------------|-------------------|------------------|\r\n |4WS(5 CPU cycles)| HCLK <= 170 | HCLK <= 150 | - |\r\n +----------------------------------------------------------------------------+\r\n\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Reset the RCC clock configuration to the default reset state.\r\n * @note The default reset state of the clock configuration is given below:\r\n * - HSI ON and used as system clock source\r\n * - HSE, PLL OFF\r\n * - AHB, APB1 and APB2 prescaler set to 1.\r\n * - CSS, MCO1 OFF\r\n * - All interrupts disabled\r\n * - All interrupt and reset flags cleared\r\n * @note This function doesn't modify the configuration of the\r\n * - Peripheral clocks\r\n * - LSI, LSE and RTC clocks\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_DeInit(void)\r\n{\r\n uint32_t tickstart;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Set HSION bit to the reset value */\r\n SET_BIT(RCC->CR, RCC_CR_HSION);\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Set HSITRIM[6:0] bits to the reset value */\r\n SET_BIT(RCC->ICSCR, RCC_HSICALIBRATION_DEFAULT << RCC_ICSCR_HSITRIM_Pos);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Reset CFGR register (HSI is selected as system clock source) */\r\n RCC->CFGR = 0x00000001u;\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CFGR, RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HSI_VALUE;\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Clear CR register in 2 steps: first to clear HSEON in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Then again to HSEBYP in case bypass was enabled */\r\n RCC->CR = RCC_CR_HSION;\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is OFF */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* once PLL is OFF, reset PLLCFGR register to default value */\r\n RCC->PLLCFGR = RCC_PLLCFGR_PLLN_4;\r\n\r\n /* Disable all interrupts */\r\n CLEAR_REG(RCC->CIER);\r\n\r\n /* Clear all interrupt flags */\r\n WRITE_REG(RCC->CICR, 0xFFFFFFFFU);\r\n\r\n /* Clear all reset flags */\r\n SET_BIT(RCC->CSR, RCC_CSR_RMVF);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the RCC Oscillators according to the specified parameters in the\r\n * RCC_OscInitTypeDef.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC Oscillators.\r\n * @note The PLL is not disabled when used as system clock.\r\n * @note Transitions LSE Bypass to LSE On and LSE On to LSE Bypass are not\r\n * supported by this macro. User should request a transition to LSE Off\r\n * first and then LSE On or LSE Bypass.\r\n * @note Transition HSE Bypass to HSE On and HSE On to HSE Bypass are not\r\n * supported by this macro. User should request a transition to HSE Off\r\n * first and then HSE On or HSE Bypass.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCC_OscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n uint32_t tickstart;\r\n uint32_t temp_sysclksrc;\r\n uint32_t temp_pllckcfg;\r\n\r\n /* Check Null pointer */\r\n if (RCC_OscInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_OSCILLATORTYPE(RCC_OscInitStruct->OscillatorType));\r\n\r\n /*------------------------------- HSE Configuration ------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSE) == RCC_OSCILLATORTYPE_HSE)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSE(RCC_OscInitStruct->HSEState));\r\n\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n\r\n /* When the HSE is used as system clock or clock source for PLL in these cases it is not allowed to be disabled */\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSE)) || (temp_sysclksrc == RCC_CFGR_SWS_HSE))\r\n {\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U) && (RCC_OscInitStruct->HSEState == RCC_HSE_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n /* Set the new HSE configuration ---------------------------------------*/\r\n __HAL_RCC_HSE_CONFIG(RCC_OscInitStruct->HSEState);\r\n\r\n /* Check the HSE State */\r\n if (RCC_OscInitStruct->HSEState != RCC_HSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSE is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSERDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*----------------------------- HSI Configuration --------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI) == RCC_OSCILLATORTYPE_HSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI(RCC_OscInitStruct->HSIState));\r\n assert_param(IS_RCC_HSI_CALIBRATION_VALUE(RCC_OscInitStruct->HSICalibrationValue));\r\n\r\n /* Check if HSI is used as system clock or as PLL source when PLL is selected as system clock */\r\n temp_sysclksrc = __HAL_RCC_GET_SYSCLK_SOURCE();\r\n temp_pllckcfg = __HAL_RCC_GET_PLL_OSCSOURCE();\r\n if (((temp_sysclksrc == RCC_CFGR_SWS_PLL) && (temp_pllckcfg == RCC_PLLSOURCE_HSI)) || (temp_sysclksrc == RCC_CFGR_SWS_HSI))\r\n {\r\n /* When HSI is used as system clock it will not be disabled */\r\n if ((READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U) && (RCC_OscInitStruct->HSIState == RCC_HSI_OFF))\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Otherwise, just the calibration is allowed */\r\n else\r\n {\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n\r\n /* Adapt Systick interrupt period */\r\n if (HAL_InitTick(uwTickPrio) != HAL_OK)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check the HSI State */\r\n if (RCC_OscInitStruct->HSIState != RCC_HSI_OFF)\r\n {\r\n /* Enable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Adjusts the Internal High Speed oscillator (HSI) calibration value.*/\r\n __HAL_RCC_HSI_CALIBRATIONVALUE_ADJUST(RCC_OscInitStruct->HSICalibrationValue);\r\n }\r\n else\r\n {\r\n /* Disable the Internal High Speed oscillator (HSI). */\r\n __HAL_RCC_HSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_HSIRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > HSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSI Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSI) == RCC_OSCILLATORTYPE_LSI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSI(RCC_OscInitStruct->LSIState));\r\n\r\n /* Check the LSI State */\r\n if(RCC_OscInitStruct->LSIState != RCC_LSI_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is ready */\r\n while (READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (LSI). */\r\n __HAL_RCC_LSI_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSI is disabled */\r\n while(READ_BIT(RCC->CSR, RCC_CSR_LSIRDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > LSI_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n /*------------------------------ LSE Configuration -------------------------*/\r\n if (((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_LSE) == RCC_OSCILLATORTYPE_LSE)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSE(RCC_OscInitStruct->LSEState));\r\n\r\n /* Update LSE configuration in Backup Domain control register */\r\n /* Requires to enable write access to Backup Domain if necessary */\r\n if (__HAL_RCC_PWR_IS_CLK_DISABLED() != 0U)\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n\r\n if (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while (HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n if ((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Set the new LSE configuration -----------------------------------------*/\r\n __HAL_RCC_LSE_CONFIG(RCC_OscInitStruct->LSEState);\r\n\r\n /* Check the LSE State */\r\n if (RCC_OscInitStruct->LSEState != RCC_LSE_OFF)\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is disabled */\r\n while (READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if (pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*------------------------------ HSI48 Configuration -----------------------*/\r\n if(((RCC_OscInitStruct->OscillatorType) & RCC_OSCILLATORTYPE_HSI48) == RCC_OSCILLATORTYPE_HSI48)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_HSI48(RCC_OscInitStruct->HSI48State));\r\n\r\n /* Check the HSI48 State */\r\n if(RCC_OscInitStruct->HSI48State != RCC_HSI48_OFF)\r\n {\r\n /* Enable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_ENABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is ready */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the Internal Low Speed oscillator (HSI48). */\r\n __HAL_RCC_HSI48_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till HSI48 is disabled */\r\n while(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48RDY) != 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > HSI48_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------------- PLL Configuration -----------------------*/\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLL(RCC_OscInitStruct->PLL.PLLState));\r\n\r\n if (RCC_OscInitStruct->PLL.PLLState != RCC_PLL_NONE)\r\n {\r\n /* Check if the PLL is used as system clock or not */\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() != RCC_CFGR_SWS_PLL)\r\n {\r\n if (RCC_OscInitStruct->PLL.PLLState == RCC_PLL_ON)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PLLSOURCE(RCC_OscInitStruct->PLL.PLLSource));\r\n assert_param(IS_RCC_PLLM_VALUE(RCC_OscInitStruct->PLL.PLLM));\r\n assert_param(IS_RCC_PLLN_VALUE(RCC_OscInitStruct->PLL.PLLN));\r\n assert_param(IS_RCC_PLLP_VALUE(RCC_OscInitStruct->PLL.PLLP));\r\n assert_param(IS_RCC_PLLQ_VALUE(RCC_OscInitStruct->PLL.PLLQ));\r\n assert_param(IS_RCC_PLLR_VALUE(RCC_OscInitStruct->PLL.PLLR));\r\n\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n\r\n /* Configure the main PLL clock source, multiplication and division factors. */\r\n __HAL_RCC_PLL_CONFIG(RCC_OscInitStruct->PLL.PLLSource,\r\n RCC_OscInitStruct->PLL.PLLM,\r\n RCC_OscInitStruct->PLL.PLLN,\r\n RCC_OscInitStruct->PLL.PLLP,\r\n RCC_OscInitStruct->PLL.PLLQ,\r\n RCC_OscInitStruct->PLL.PLLR);\r\n\r\n /* Enable the main PLL. */\r\n __HAL_RCC_PLL_ENABLE();\r\n\r\n /* Enable PLL System Clock output. */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_SYSCLK);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is ready */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Disable the main PLL. */\r\n __HAL_RCC_PLL_DISABLE();\r\n\r\n /* Disable all PLL outputs to save power if no PLLs on */\r\n MODIFY_REG(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC, RCC_PLLSOURCE_NONE);\r\n __HAL_RCC_PLLCLKOUT_DISABLE(RCC_PLL_SYSCLK | RCC_PLL_48M1CLK | RCC_PLL_ADCCLK);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till PLL is disabled */\r\n while (READ_BIT(RCC->CR, RCC_CR_PLLRDY) != 0U)\r\n {\r\n if ((HAL_GetTick() - tickstart) > PLL_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* Check if there is a request to disable the PLL used as System clock source */\r\n if((RCC_OscInitStruct->PLL.PLLState) == RCC_PLL_OFF)\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n /* Do not return HAL_ERROR if request repeats the current configuration */\r\n temp_pllckcfg = RCC->PLLCFGR;\r\n if((READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLSRC) != RCC_OscInitStruct->PLL.PLLSource) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLM) != (((RCC_OscInitStruct->PLL.PLLM) - 1U) << RCC_PLLCFGR_PLLM_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLN) != ((RCC_OscInitStruct->PLL.PLLN) << RCC_PLLCFGR_PLLN_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLPDIV) != ((RCC_OscInitStruct->PLL.PLLP) << RCC_PLLCFGR_PLLPDIV_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLQ) != ((((RCC_OscInitStruct->PLL.PLLQ) >> 1U) - 1U) << RCC_PLLCFGR_PLLQ_Pos)) ||\r\n (READ_BIT(temp_pllckcfg, RCC_PLLCFGR_PLLR) != ((((RCC_OscInitStruct->PLL.PLLR) >> 1U) - 1U) << RCC_PLLCFGR_PLLR_Pos)))\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n }\r\n }\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initialize the CPU, AHB and APB buses clocks according to the specified\r\n * parameters in the RCC_ClkInitStruct.\r\n * @param RCC_ClkInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * contains the configuration information for the RCC peripheral.\r\n * @param FLatency FLASH Latency\r\n * This parameter can be one of the following values:\r\n * @arg FLASH_LATENCY_0 FLASH 0 Latency cycle\r\n * @arg FLASH_LATENCY_1 FLASH 1 Latency cycle\r\n * @arg FLASH_LATENCY_2 FLASH 2 Latency cycles\r\n * @arg FLASH_LATENCY_3 FLASH 3 Latency cycles\r\n * @arg FLASH_LATENCY_4 FLASH 4 Latency cycles\r\n * @arg FLASH_LATENCY_5 FLASH 5 Latency cycles\r\n * @arg FLASH_LATENCY_6 FLASH 6 Latency cycles\r\n * @arg FLASH_LATENCY_7 FLASH 7 Latency cycles\r\n * @arg FLASH_LATENCY_8 FLASH 8 Latency cycles\r\n * @arg FLASH_LATENCY_9 FLASH 9 Latency cycles\r\n * @arg FLASH_LATENCY_10 FLASH 10 Latency cycles\r\n * @arg FLASH_LATENCY_11 FLASH 11 Latency cycles\r\n * @arg FLASH_LATENCY_12 FLASH 12 Latency cycles\r\n * @arg FLASH_LATENCY_13 FLASH 13 Latency cycles\r\n * @arg FLASH_LATENCY_14 FLASH 14 Latency cycles\r\n * @arg FLASH_LATENCY_15 FLASH 15 Latency cycles\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency\r\n * and updated by HAL_RCC_GetHCLKFreq() function called within this function\r\n *\r\n * @note The HSI is used by default as system clock source after\r\n * startup from Reset, wake-up from STANDBY mode. After restart from Reset,\r\n * the HSI frequency is set to its default value 16 MHz.\r\n *\r\n * @note The HSI can be selected as system clock source after\r\n * from STOP modes or in case of failure of the HSE used directly or indirectly\r\n * as system clock (if the Clock Security System CSS is enabled).\r\n *\r\n * @note A switch from one clock source to another occurs only if the target\r\n * clock source is ready (clock stable after startup delay or PLL locked).\r\n * If a clock source which is not yet ready is selected, the switch will\r\n * occur when the clock source is ready.\r\n *\r\n * @note You can use HAL_RCC_GetClockConfig() function to know which clock is\r\n * currently used as system clock source.\r\n *\r\n * @note Depending on the device voltage range, the software has to set correctly\r\n * HPRE[3:0] bits to ensure that HCLK not exceed the maximum allowed frequency\r\n * (for more details refer to section above \"Initialization/de-initialization functions\")\r\n * @retval None\r\n */\r\nHAL_StatusTypeDef HAL_RCC_ClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency)\r\n{\r\n uint32_t tickstart;\r\n uint32_t pllfreq;\r\n uint32_t hpre = RCC_SYSCLK_DIV1;\r\n\r\n /* Check Null pointer */\r\n if (RCC_ClkInitStruct == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CLOCKTYPE(RCC_ClkInitStruct->ClockType));\r\n assert_param(IS_FLASH_LATENCY(FLatency));\r\n\r\n /* To correctly read data from FLASH memory, the number of wait states (LATENCY)\r\n must be correctly programmed according to the frequency of the CPU clock\r\n (HCLK) and the supply voltage of the device. */\r\n\r\n /* Increasing the number of wait states because of higher CPU frequency */\r\n if (FLatency > __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by reading the FLASH_ACR register */\r\n if (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n /*------------------------- SYSCLK Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_SYSCLK) == RCC_CLOCKTYPE_SYSCLK)\r\n {\r\n assert_param(IS_RCC_SYSCLKSOURCE(RCC_ClkInitStruct->SYSCLKSource));\r\n\r\n /* PLL is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_PLLCLK)\r\n {\r\n /* Check the PLL ready flag */\r\n if (READ_BIT(RCC->CR, RCC_CR_PLLRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Undershoot management when selection PLL as SYSCLK source and frequency above 80Mhz */\r\n /* Compute target PLL output frequency */\r\n pllfreq = RCC_GetSysClockFreqFromPLLSource();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go over 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n if (((READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) == RCC_SYSCLK_DIV1)) ||\r\n (((((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK) &&\r\n (RCC_ClkInitStruct->AHBCLKDivider == RCC_SYSCLK_DIV1))))\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n }\r\n }\r\n else\r\n {\r\n /* HSE is selected as System Clock Source */\r\n if (RCC_ClkInitStruct->SYSCLKSource == RCC_SYSCLKSOURCE_HSE)\r\n {\r\n /* Check the HSE ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSERDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* HSI is selected as System Clock Source */\r\n else\r\n {\r\n /* Check the HSI ready flag */\r\n if(READ_BIT(RCC->CR, RCC_CR_HSIRDY) == 0U)\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n /* Overshoot management when going down from PLL as SYSCLK source and frequency above 80Mhz */\r\n pllfreq = HAL_RCC_GetSysClockFreq();\r\n\r\n /* Intermediate step with HCLK prescaler 2 necessary before to go under 80Mhz */\r\n if(pllfreq > 80000000U)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV2);\r\n hpre = RCC_SYSCLK_DIV2;\r\n }\r\n\r\n }\r\n\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_SW, RCC_ClkInitStruct->SYSCLKSource);\r\n\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_RCC_GET_SYSCLK_SOURCE() != (RCC_ClkInitStruct->SYSCLKSource << RCC_CFGR_SWS_Pos))\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- HCLK Configuration --------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_HCLK) == RCC_CLOCKTYPE_HCLK)\r\n {\r\n /* Set the highest APB divider in order to ensure that we do not go through\r\n a non-spec phase whatever we decrease or increase HCLK. */\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_HCLK_DIV16);\r\n }\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, RCC_HCLK_DIV16);\r\n }\r\n\r\n /* Set the new HCLK clock divider */\r\n assert_param(IS_RCC_HCLK(RCC_ClkInitStruct->AHBCLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_ClkInitStruct->AHBCLKDivider);\r\n }\r\n else\r\n {\r\n /* Is intermediate HCLK prescaler 2 applied internally, complete with HCLK prescaler 1 */\r\n if(hpre == RCC_SYSCLK_DIV2)\r\n {\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_HPRE, RCC_SYSCLK_DIV1);\r\n }\r\n }\r\n\r\n /* Decreasing the number of wait states because of lower CPU frequency */\r\n if (FLatency < __HAL_FLASH_GET_LATENCY())\r\n {\r\n /* Program the new number of wait states to the LATENCY bits in the FLASH_ACR register */\r\n __HAL_FLASH_SET_LATENCY(FLatency);\r\n\r\n /* Check that the new number of wait states is taken into account to access the Flash\r\n memory by polling the FLASH_ACR register */\r\n tickstart = HAL_GetTick();\r\n\r\n while (__HAL_FLASH_GET_LATENCY() != FLatency)\r\n {\r\n if ((HAL_GetTick() - tickstart) > CLOCKSWITCH_TIMEOUT_VALUE)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n\r\n /*-------------------------- PCLK1 Configuration ---------------------------*/\r\n if (((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK1) == RCC_CLOCKTYPE_PCLK1)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB1CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE1, RCC_ClkInitStruct->APB1CLKDivider);\r\n }\r\n\r\n /*-------------------------- PCLK2 Configuration ---------------------------*/\r\n if(((RCC_ClkInitStruct->ClockType) & RCC_CLOCKTYPE_PCLK2) == RCC_CLOCKTYPE_PCLK2)\r\n {\r\n assert_param(IS_RCC_PCLK(RCC_ClkInitStruct->APB2CLKDivider));\r\n MODIFY_REG(RCC->CFGR, RCC_CFGR_PPRE2, ((RCC_ClkInitStruct->APB2CLKDivider) << 3U));\r\n }\r\n\r\n /* Update the SystemCoreClock global variable */\r\n SystemCoreClock = HAL_RCC_GetSysClockFreq() >> (AHBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_HPRE) >> RCC_CFGR_HPRE_Pos] & 0x1FU);\r\n\r\n /* Configure the source of time base considering new system clocks settings*/\r\n return HAL_InitTick(uwTickPrio);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCC_Exported_Functions_Group2 Peripheral Control functions\r\n * @brief RCC clocks control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to:\r\n\r\n (+) Output clock to MCO pin.\r\n (+) Retrieve current clock frequencies.\r\n (+) Enable the Clock Security System.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Select the clock source to output on MCO pin(PA8/PG10).\r\n * @note PA8/PG10 should be configured in alternate function mode.\r\n * @note The default configuration of the GPIOG pin 10 (PG10) is set to reset mode (NRST pin)\r\n * and user shall set the NRST_MODE Bit in the FLASH OPTR register to be able to use it \r\n * as an MCO pin.\r\n * The @ref HAL_FLASHEx_OBProgram() API can be used to configure the NRST_MODE Bit value.\r\n * @param RCC_MCOx specifies the output direction for the clock source.\r\n * For STM32G4xx family this parameter can have only one value:\r\n * @arg @ref RCC_MCO_PA8 Clock source to output on MCO1 pin(PA8).\r\n * @arg @ref RCC_MCO_PG10 Clock source to output on MCO1 pin(PG10).\r\n * @param RCC_MCOSource specifies the clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCO1SOURCE_NOCLOCK MCO output disabled, no clock on MCO\r\n * @arg @ref RCC_MCO1SOURCE_SYSCLK system clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI HSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSE HSE clock selected as MCO sourcee\r\n * @arg @ref RCC_MCO1SOURCE_PLLCLK main PLL clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSI LSI clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_LSE LSE clock selected as MCO source\r\n * @arg @ref RCC_MCO1SOURCE_HSI48 HSI48 clock selected as MCO source for devices with HSI48\r\n * @param RCC_MCODiv specifies the MCO prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_MCODIV_1 no division applied to MCO clock\r\n * @arg @ref RCC_MCODIV_2 division by 2 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_4 division by 4 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_8 division by 8 applied to MCO clock\r\n * @arg @ref RCC_MCODIV_16 division by 16 applied to MCO clock\r\n * @retval None\r\n */\r\nvoid HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint32_t RCC_MCOSource, uint32_t RCC_MCODiv)\r\n{\r\n GPIO_InitTypeDef gpio_initstruct;\r\n uint32_t mcoindex;\r\n uint32_t mco_gpio_index;\r\n GPIO_TypeDef * mco_gpio_port;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_MCO(RCC_MCOx));\r\n\r\n /* Common GPIO init parameters */\r\n gpio_initstruct.Mode = GPIO_MODE_AF_PP;\r\n gpio_initstruct.Speed = GPIO_SPEED_FREQ_VERY_HIGH;\r\n gpio_initstruct.Pull = GPIO_NOPULL;\r\n\r\n /* Get MCOx selection */\r\n mcoindex = RCC_MCOx & RCC_MCO_INDEX_MASK;\r\n\r\n /* Get MCOx GPIO Port */\r\n mco_gpio_port = (GPIO_TypeDef *) RCC_GET_MCO_GPIO_PORT(RCC_MCOx);\r\n\r\n /* MCOx Clock Enable */\r\n mco_gpio_index = RCC_GET_MCO_GPIO_INDEX(RCC_MCOx);\r\n SET_BIT(RCC->AHB2ENR, (1UL << mco_gpio_index ));\r\n\r\n /* Configure the MCOx pin in alternate function mode */\r\n gpio_initstruct.Pin = RCC_GET_MCO_GPIO_PIN(RCC_MCOx);\r\n gpio_initstruct.Alternate = RCC_GET_MCO_GPIO_AF(RCC_MCOx);\r\n HAL_GPIO_Init(mco_gpio_port, &gpio_initstruct);\r\n\r\n if (mcoindex == RCC_MCO1_INDEX)\r\n {\r\n assert_param(IS_RCC_MCODIV(RCC_MCODiv));\r\n assert_param(IS_RCC_MCO1SOURCE(RCC_MCOSource));\r\n /* Mask MCOSEL[] and MCOPRE[] bits then set MCO clock source and prescaler */\r\n MODIFY_REG(RCC->CFGR, (RCC_CFGR_MCOSEL | RCC_CFGR_MCOPRE), (RCC_MCOSource | RCC_MCODiv));\r\n }\r\n}\r\n\r\n/**\r\n * @brief Return the SYSCLK frequency.\r\n *\r\n * @note The system frequency computed by this function is not the real\r\n * frequency in the chip. It is calculated based on the predefined\r\n * constant and the selected clock source:\r\n * @note If SYSCLK source is HSI, function returns values based on HSI_VALUE(*)\r\n * @note If SYSCLK source is HSE, function returns values based on HSE_VALUE(**)\r\n * @note If SYSCLK source is PLL, function returns values based on HSE_VALUE(**),\r\n * HSI_VALUE(*) Value multiplied/divided by the PLL factors.\r\n * @note (*) HSI_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 16 MHz) but the real value may vary depending on the variations\r\n * in voltage and temperature.\r\n * @note (**) HSE_VALUE is a constant defined in stm32g4xx_hal_conf.h file (default value\r\n * 8 MHz), user has to ensure that HSE_VALUE is same as the real\r\n * frequency of the crystal used. Otherwise, this function may\r\n * have wrong result.\r\n *\r\n * @note The result of this function could be not correct when using fractional\r\n * value for HSE crystal.\r\n *\r\n * @note This function can be used by the user application to compute the\r\n * baudrate for the communication peripherals or configure other parameters.\r\n *\r\n * @note Each time SYSCLK changes, this function must be called to update the\r\n * right SYSCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n *\r\n * @retval SYSCLK frequency\r\n */\r\nuint32_t HAL_RCC_GetSysClockFreq(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSI)\r\n {\r\n /* HSI used as system clock source */\r\n sysclockfreq = HSI_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_HSE)\r\n {\r\n /* HSE used as system clock source */\r\n sysclockfreq = HSE_VALUE;\r\n }\r\n else if (__HAL_RCC_GET_SYSCLK_SOURCE() == RCC_CFGR_SWS_PLL)\r\n {\r\n /* PLL used as system clock source */\r\n\r\n /* PLL_VCO = ((HSE_VALUE or HSI_VALUE)/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n }\r\n else\r\n {\r\n sysclockfreq = 0U;\r\n }\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @brief Return the HCLK frequency.\r\n * @note Each time HCLK changes, this function must be called to update the\r\n * right HCLK value. Otherwise, any configuration based on this function will be incorrect.\r\n *\r\n * @note The SystemCoreClock CMSIS variable is used to store System Clock Frequency.\r\n * @retval HCLK frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetHCLKFreq(void)\r\n{\r\n return SystemCoreClock;\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK1 frequency.\r\n * @note Each time PCLK1 changes, this function must be called to update the\r\n * right PCLK1 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK1 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK1Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK1 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq() >> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1) >> RCC_CFGR_PPRE1_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Return the PCLK2 frequency.\r\n * @note Each time PCLK2 changes, this function must be called to update the\r\n * right PCLK2 value. Otherwise, any configuration based on this function will be incorrect.\r\n * @retval PCLK2 frequency in Hz\r\n */\r\nuint32_t HAL_RCC_GetPCLK2Freq(void)\r\n{\r\n /* Get HCLK source and Compute PCLK2 frequency ---------------------------*/\r\n return (HAL_RCC_GetHCLKFreq()>> (APBPrescTable[READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> RCC_CFGR_PPRE2_Pos] & 0x1FU));\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_OscInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_OscInitStruct pointer to an RCC_OscInitTypeDef structure that\r\n * will be configured.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetOscConfig(RCC_OscInitTypeDef *RCC_OscInitStruct)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_OscInitStruct != (void *)NULL);\r\n\r\n /* Set all possible values for the Oscillator type parameter ---------------*/\r\n RCC_OscInitStruct->OscillatorType = RCC_OSCILLATORTYPE_HSE | RCC_OSCILLATORTYPE_HSI | \\\r\n RCC_OSCILLATORTYPE_LSE | RCC_OSCILLATORTYPE_LSI | RCC_OSCILLATORTYPE_HSI48;\r\n\r\n /* Get the HSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSEBYP) == RCC_CR_HSEBYP)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->CR, RCC_CR_HSEON) == RCC_CR_HSEON)\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSEState = RCC_HSE_OFF;\r\n }\r\n\r\n /* Get the HSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_HSION) == RCC_CR_HSION)\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSIState = RCC_HSI_OFF;\r\n }\r\n\r\n RCC_OscInitStruct->HSICalibrationValue = READ_BIT(RCC->ICSCR, RCC_ICSCR_HSITRIM) >> RCC_ICSCR_HSITRIM_Pos;\r\n\r\n /* Get the LSE configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEBYP) == RCC_BDCR_LSEBYP)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_BYPASS;\r\n }\r\n else if(READ_BIT(RCC->BDCR, RCC_BDCR_LSEON) == RCC_BDCR_LSEON)\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSEState = RCC_LSE_OFF;\r\n }\r\n\r\n /* Get the LSI configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CSR, RCC_CSR_LSION) == RCC_CSR_LSION)\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->LSIState = RCC_LSI_OFF;\r\n }\r\n\r\n /* Get the HSI48 configuration ---------------------------------------------*/\r\n if(READ_BIT(RCC->CRRCR, RCC_CRRCR_HSI48ON) == RCC_CRRCR_HSI48ON)\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->HSI48State = RCC_HSI48_OFF;\r\n }\r\n\r\n /* Get the PLL configuration -----------------------------------------------*/\r\n if(READ_BIT(RCC->CR, RCC_CR_PLLON) == RCC_CR_PLLON)\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_ON;\r\n }\r\n else\r\n {\r\n RCC_OscInitStruct->PLL.PLLState = RCC_PLL_OFF;\r\n }\r\n RCC_OscInitStruct->PLL.PLLSource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n RCC_OscInitStruct->PLL.PLLM = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U;\r\n RCC_OscInitStruct->PLL.PLLN = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n RCC_OscInitStruct->PLL.PLLQ = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLR = (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U) << 1U);\r\n RCC_OscInitStruct->PLL.PLLP = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n}\r\n\r\n/**\r\n * @brief Configure the RCC_ClkInitStruct according to the internal\r\n * RCC configuration registers.\r\n * @param RCC_ClkInitStruct pointer to an RCC_ClkInitTypeDef structure that\r\n * will be configured.\r\n * @param pFLatency Pointer on the Flash Latency.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_GetClockConfig(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t *pFLatency)\r\n{\r\n /* Check the parameters */\r\n assert_param(RCC_ClkInitStruct != (void *)NULL);\r\n assert_param(pFLatency != (void *)NULL);\r\n\r\n /* Set all possible values for the Clock type parameter --------------------*/\r\n RCC_ClkInitStruct->ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;\r\n\r\n /* Get the SYSCLK configuration --------------------------------------------*/\r\n RCC_ClkInitStruct->SYSCLKSource = READ_BIT(RCC->CFGR, RCC_CFGR_SW);\r\n\r\n /* Get the HCLK configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->AHBCLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_HPRE);\r\n\r\n /* Get the APB1 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB1CLKDivider = READ_BIT(RCC->CFGR, RCC_CFGR_PPRE1);\r\n\r\n /* Get the APB2 configuration ----------------------------------------------*/\r\n RCC_ClkInitStruct->APB2CLKDivider = (READ_BIT(RCC->CFGR, RCC_CFGR_PPRE2) >> 3U);\r\n\r\n /* Get the Flash Wait State (Latency) configuration ------------------------*/\r\n *pFLatency = __HAL_FLASH_GET_LATENCY();\r\n}\r\n\r\n/**\r\n * @brief Enable the Clock Security System.\r\n * @note If a failure is detected on the HSE oscillator clock, this oscillator\r\n * is automatically disabled and an interrupt is generated to inform the\r\n * software about the failure (Clock Security System Interrupt, CSSI),\r\n * allowing the MCU to perform rescue operations. The CSSI is linked to\r\n * the Cortex-M4 NMI (Non-Maskable Interrupt) exception vector.\r\n * @note The Clock Security System can only be cleared by reset.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableCSS(void)\r\n{\r\n SET_BIT(RCC->CR, RCC_CR_CSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note If a failure is detected on the external 32 kHz oscillator,\r\n * the LSE clock is no longer supplied to the RTC but no hardware action\r\n * is made to the registers. If enabled, an interrupt will be generated\r\n * and handle through @ref RCCEx_EXTI_LINE_LSECSS\r\n * @note The Clock Security System can only be cleared by reset or after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note After LSE failure detection, the software must disable LSECSSON\r\n * @note The Clock Security System can only be cleared by reset otherwise.\r\n * @retval None\r\n */\r\nvoid HAL_RCC_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC Clock Security System interrupt request.\r\n * @note This API should be called under the NMI_Handler().\r\n * @retval None\r\n */\r\nvoid HAL_RCC_NMI_IRQHandler(void)\r\n{\r\n /* Check RCC CSSF interrupt flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_CSS))\r\n {\r\n /* RCC Clock Security System interrupt user callback */\r\n HAL_RCC_CSSCallback();\r\n\r\n /* Clear RCC CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_CSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCC Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCC_CSSCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_RCC_CSSCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup RCC_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Compute SYSCLK frequency based on PLL SYSCLK source.\r\n * @retval SYSCLK frequency\r\n */\r\nstatic uint32_t RCC_GetSysClockFreqFromPLLSource(void)\r\n{\r\n uint32_t pllvco, pllsource, pllr, pllm;\r\n uint32_t sysclockfreq;\r\n\r\n /* PLL_VCO = (HSE_VALUE or HSI_VALUE/ PLLM) * PLLN\r\n SYSCLK = PLL_VCO / PLLR\r\n */\r\n pllsource = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLSRC);\r\n pllm = (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U ;\r\n\r\n switch (pllsource)\r\n {\r\n case RCC_PLLSOURCE_HSE: /* HSE used as PLL clock source */\r\n pllvco = (HSE_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n\r\n case RCC_PLLSOURCE_HSI: /* HSI used as PLL clock source */\r\n default:\r\n pllvco = (HSI_VALUE / pllm) * (READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos);\r\n break;\r\n }\r\n\r\n pllr = ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLR) >> RCC_PLLCFGR_PLLR_Pos) + 1U ) * 2U;\r\n sysclockfreq = pllvco/pllr;\r\n\r\n return sysclockfreq;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_rcc_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_rcc_ex.c\r\n * @author MCD Application Team\r\n * @brief Extended RCC HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities RCC extended peripheral:\r\n * + Extended Peripheral Control functions\r\n * + Extended Clock management functions\r\n * + Extended Clock Recovery System Control functions\r\n *\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file in\r\n * the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx RCCEx\r\n * @brief RCC Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_RCC_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private defines -----------------------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Constants RCCEx Private Constants\r\n * @{\r\n */\r\n#define PLL_TIMEOUT_VALUE 2U /* 2 ms (minimum Tick + 1) */\r\n\r\n#define DIVIDER_P_UPDATE 0U\r\n#define DIVIDER_Q_UPDATE 1U\r\n#define DIVIDER_R_UPDATE 2U\r\n\r\n#define __LSCO_CLK_ENABLE() __HAL_RCC_GPIOA_CLK_ENABLE()\r\n#define LSCO_GPIO_PORT GPIOA\r\n#define LSCO_PIN GPIO_PIN_2\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @defgroup RCCEx_Private_Functions RCCEx Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup RCCEx_Exported_Functions RCCEx Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group1 Extended Peripheral Control functions\r\n * @brief Extended Peripheral Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Peripheral Control functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the RCC Clocks\r\n frequencies.\r\n [..]\r\n (@) Important note: Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to\r\n select the RTC clock source; in this case the Backup domain will be reset in\r\n order to modify the RTC Clock source, as consequence RTC registers (including\r\n the backup registers) are set to their reset values.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initialize the RCC extended peripherals clocks according to the specified\r\n * parameters in the RCC_PeriphCLKInitTypeDef.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * contains a field PeriphClockSelection which can be a combination of the following values:\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S I2S peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QuadSPI peripheral clock (only for devices with QuadSPI)\r\n *\r\n * @note Care must be taken when HAL_RCCEx_PeriphCLKConfig() is used to select\r\n * the RTC clock source: in this case the access to Backup domain is enabled.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_RCCEx_PeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n uint32_t tmpregister;\r\n uint32_t tickstart;\r\n HAL_StatusTypeDef ret = HAL_OK; /* Intermediate status */\r\n HAL_StatusTypeDef status = HAL_OK; /* Final status */\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClkInit->PeriphClockSelection));\r\n\r\n /*-------------------------- RTC clock source configuration ----------------------*/\r\n if((PeriphClkInit->PeriphClockSelection & RCC_PERIPHCLK_RTC) == RCC_PERIPHCLK_RTC)\r\n {\r\n FlagStatus pwrclkchanged = RESET;\r\n \r\n /* Check for RTC Parameters used to output RTCCLK */\r\n assert_param(IS_RCC_RTCCLKSOURCE(PeriphClkInit->RTCClockSelection));\r\n\r\n /* Enable Power Clock */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n \r\n /* Enable write access to Backup domain */\r\n SET_BIT(PWR->CR1, PWR_CR1_DBP);\r\n\r\n /* Wait for Backup domain Write protection disable */\r\n tickstart = HAL_GetTick();\r\n\r\n while((PWR->CR1 & PWR_CR1_DBP) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_DBP_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n\r\n if(ret == HAL_OK)\r\n { \r\n /* Reset the Backup domain only if the RTC Clock source selection is modified from default */\r\n tmpregister = READ_BIT(RCC->BDCR, RCC_BDCR_RTCSEL);\r\n \r\n if((tmpregister != RCC_RTCCLKSOURCE_NONE) && (tmpregister != PeriphClkInit->RTCClockSelection))\r\n {\r\n /* Store the content of BDCR register before the reset of Backup Domain */\r\n tmpregister = READ_BIT(RCC->BDCR, ~(RCC_BDCR_RTCSEL));\r\n /* RTC Clock selection can be changed only if the Backup Domain is reset */\r\n __HAL_RCC_BACKUPRESET_FORCE();\r\n __HAL_RCC_BACKUPRESET_RELEASE();\r\n /* Restore the Content of BDCR register */\r\n RCC->BDCR = tmpregister;\r\n }\r\n\r\n /* Wait for LSE reactivation if LSE was enable prior to Backup Domain reset */\r\n if (HAL_IS_BIT_SET(tmpregister, RCC_BDCR_LSEON))\r\n {\r\n /* Get Start Tick*/\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait till LSE is ready */\r\n while(READ_BIT(RCC->BDCR, RCC_BDCR_LSERDY) == 0U)\r\n {\r\n if((HAL_GetTick() - tickstart) > RCC_LSE_TIMEOUT_VALUE)\r\n {\r\n ret = HAL_TIMEOUT;\r\n break;\r\n }\r\n }\r\n }\r\n \r\n if(ret == HAL_OK)\r\n {\r\n /* Apply new RTC clock source selection */\r\n __HAL_RCC_RTC_CONFIG(PeriphClkInit->RTCClockSelection);\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n }\r\n else\r\n {\r\n /* set overall return value */\r\n status = ret;\r\n }\r\n\r\n /* Restore clock configuration if changed */\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n }\r\n\r\n /*-------------------------- USART1 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART1) == RCC_PERIPHCLK_USART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART1CLKSOURCE(PeriphClkInit->Usart1ClockSelection));\r\n\r\n /* Configure the USART1 clock source */\r\n __HAL_RCC_USART1_CONFIG(PeriphClkInit->Usart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART2 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART2) == RCC_PERIPHCLK_USART2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART2CLKSOURCE(PeriphClkInit->Usart2ClockSelection));\r\n\r\n /* Configure the USART2 clock source */\r\n __HAL_RCC_USART2_CONFIG(PeriphClkInit->Usart2ClockSelection);\r\n }\r\n\r\n /*-------------------------- USART3 clock source configuration -------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USART3) == RCC_PERIPHCLK_USART3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_USART3CLKSOURCE(PeriphClkInit->Usart3ClockSelection));\r\n\r\n /* Configure the USART3 clock source */\r\n __HAL_RCC_USART3_CONFIG(PeriphClkInit->Usart3ClockSelection);\r\n }\r\n\r\n#if defined(UART4)\r\n /*-------------------------- UART4 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART4) == RCC_PERIPHCLK_UART4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART4CLKSOURCE(PeriphClkInit->Uart4ClockSelection));\r\n\r\n /* Configure the UART4 clock source */\r\n __HAL_RCC_UART4_CONFIG(PeriphClkInit->Uart4ClockSelection);\r\n }\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n\r\n /*-------------------------- UART5 clock source configuration --------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_UART5) == RCC_PERIPHCLK_UART5)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_UART5CLKSOURCE(PeriphClkInit->Uart5ClockSelection));\r\n\r\n /* Configure the UART5 clock source */\r\n __HAL_RCC_UART5_CONFIG(PeriphClkInit->Uart5ClockSelection);\r\n }\r\n\r\n#endif /* UART5 */\r\n\r\n /*-------------------------- LPUART1 clock source configuration ------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPUART1) == RCC_PERIPHCLK_LPUART1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPUART1CLKSOURCE(PeriphClkInit->Lpuart1ClockSelection));\r\n\r\n /* Configure the LPUAR1 clock source */\r\n __HAL_RCC_LPUART1_CONFIG(PeriphClkInit->Lpuart1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C1) == RCC_PERIPHCLK_I2C1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C1CLKSOURCE(PeriphClkInit->I2c1ClockSelection));\r\n\r\n /* Configure the I2C1 clock source */\r\n __HAL_RCC_I2C1_CONFIG(PeriphClkInit->I2c1ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C2 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C2) == RCC_PERIPHCLK_I2C2)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C2CLKSOURCE(PeriphClkInit->I2c2ClockSelection));\r\n\r\n /* Configure the I2C2 clock source */\r\n __HAL_RCC_I2C2_CONFIG(PeriphClkInit->I2c2ClockSelection);\r\n }\r\n\r\n /*-------------------------- I2C3 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C3) == RCC_PERIPHCLK_I2C3)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C3CLKSOURCE(PeriphClkInit->I2c3ClockSelection));\r\n\r\n /* Configure the I2C3 clock source */\r\n __HAL_RCC_I2C3_CONFIG(PeriphClkInit->I2c3ClockSelection);\r\n }\r\n\r\n#if defined(I2C4) \r\n\r\n /*-------------------------- I2C4 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2C4) == RCC_PERIPHCLK_I2C4)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2C4CLKSOURCE(PeriphClkInit->I2c4ClockSelection));\r\n\r\n /* Configure the I2C4 clock source */\r\n __HAL_RCC_I2C4_CONFIG(PeriphClkInit->I2c4ClockSelection);\r\n }\r\n\r\n#endif /* I2C4 */\r\n\r\n /*-------------------------- LPTIM1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_LPTIM1) == RCC_PERIPHCLK_LPTIM1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LPTIM1CLKSOURCE(PeriphClkInit->Lptim1ClockSelection));\r\n\r\n /* Configure the LPTIM1 clock source */\r\n __HAL_RCC_LPTIM1_CONFIG(PeriphClkInit->Lptim1ClockSelection);\r\n }\r\n\r\n /*-------------------------- SAI1 clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_SAI1) == RCC_PERIPHCLK_SAI1)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_SAI1CLKSOURCE(PeriphClkInit->Sai1ClockSelection));\r\n\r\n /* Configure the SAI1 interface clock source */\r\n __HAL_RCC_SAI1_CONFIG(PeriphClkInit->Sai1ClockSelection);\r\n \r\n if(PeriphClkInit->Sai1ClockSelection == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- I2S clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_I2S) == RCC_PERIPHCLK_I2S)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_I2SCLKSOURCE(PeriphClkInit->I2sClockSelection));\r\n\r\n /* Configure the I2S interface clock source */\r\n __HAL_RCC_I2S_CONFIG(PeriphClkInit->I2sClockSelection);\r\n \r\n if(PeriphClkInit->I2sClockSelection == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#if defined(FDCAN1)\r\n /*-------------------------- FDCAN clock source configuration ---------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_FDCAN) == RCC_PERIPHCLK_FDCAN)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_FDCANCLKSOURCE(PeriphClkInit->FdcanClockSelection));\r\n\r\n /* Configure the FDCAN interface clock source */\r\n __HAL_RCC_FDCAN_CONFIG(PeriphClkInit->FdcanClockSelection);\r\n \r\n if(PeriphClkInit->FdcanClockSelection == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n\r\n /*-------------------------- USB clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_USB) == (RCC_PERIPHCLK_USB))\r\n {\r\n assert_param(IS_RCC_USBCLKSOURCE(PeriphClkInit->UsbClockSelection));\r\n __HAL_RCC_USB_CONFIG(PeriphClkInit->UsbClockSelection);\r\n\r\n if(PeriphClkInit->UsbClockSelection == RCC_USBCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* USB */\r\n\r\n /*-------------------------- RNG clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_RNG) == (RCC_PERIPHCLK_RNG))\r\n {\r\n assert_param(IS_RCC_RNGCLKSOURCE(PeriphClkInit->RngClockSelection));\r\n __HAL_RCC_RNG_CONFIG(PeriphClkInit->RngClockSelection);\r\n\r\n if(PeriphClkInit->RngClockSelection == RCC_RNGCLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n /*-------------------------- ADC12 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC12) == RCC_PERIPHCLK_ADC12)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC12CLKSOURCE(PeriphClkInit->Adc12ClockSelection));\r\n\r\n /* Configure the ADC12 interface clock source */\r\n __HAL_RCC_ADC12_CONFIG(PeriphClkInit->Adc12ClockSelection);\r\n \r\n if(PeriphClkInit->Adc12ClockSelection == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n \r\n#if defined(ADC345_COMMON)\r\n /*-------------------------- ADC345 clock source configuration ----------------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_ADC345) == RCC_PERIPHCLK_ADC345)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_ADC345CLKSOURCE(PeriphClkInit->Adc345ClockSelection));\r\n\r\n /* Configure the ADC345 interface clock source */\r\n __HAL_RCC_ADC345_CONFIG(PeriphClkInit->Adc345ClockSelection);\r\n \r\n if(PeriphClkInit->Adc345ClockSelection == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n /* Enable PLLADCCLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_ADCCLK);\r\n }\r\n }\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n /*-------------------------- QuadSPIx clock source configuration ----------------*/\r\n if(((PeriphClkInit->PeriphClockSelection) & RCC_PERIPHCLK_QSPI) == RCC_PERIPHCLK_QSPI)\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_RCC_QSPICLKSOURCE(PeriphClkInit->QspiClockSelection));\r\n\r\n /* Configure the QuadSPI clock source */\r\n __HAL_RCC_QSPI_CONFIG(PeriphClkInit->QspiClockSelection);\r\n\r\n if(PeriphClkInit->QspiClockSelection == RCC_QSPICLKSOURCE_PLL)\r\n {\r\n /* Enable PLL48M1CLK output */\r\n __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL_48M1CLK);\r\n }\r\n }\r\n\r\n#endif /* QUADSPI */\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Get the RCC_ClkInitStruct according to the internal RCC configuration registers.\r\n * @param PeriphClkInit pointer to an RCC_PeriphCLKInitTypeDef structure that\r\n * returns the configuration information for the Extended Peripherals\r\n * clocks(USART1, USART2, USART3, UART4, UART5, LPUART1, I2C1, I2C2, I2C3, I2C4,\r\n * LPTIM1, SAI1, I2Sx, FDCANx, USB, RNG, ADCx, RTC, QSPI).\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_GetPeriphCLKConfig(RCC_PeriphCLKInitTypeDef *PeriphClkInit)\r\n{\r\n /* Set all possible values for the extended clock type parameter------------*/\r\n\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | RCC_PERIPHCLK_ADC345 | \\\r\n RCC_PERIPHCLK_QSPI | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#elif defined(STM32G471xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_UART5 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_I2C4 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32G431xx) || defined(STM32G441xx)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | RCC_PERIPHCLK_UART4 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n#elif defined(STM32GBK1CB)\r\n\r\n PeriphClkInit->PeriphClockSelection = RCC_PERIPHCLK_USART1 | RCC_PERIPHCLK_USART2 | RCC_PERIPHCLK_USART3 | \\\r\n RCC_PERIPHCLK_LPUART1 | RCC_PERIPHCLK_I2C1 | RCC_PERIPHCLK_I2C2 | RCC_PERIPHCLK_I2C3 | \\\r\n RCC_PERIPHCLK_LPTIM1 | RCC_PERIPHCLK_SAI1 | RCC_PERIPHCLK_I2S | RCC_PERIPHCLK_FDCAN | \\\r\n RCC_PERIPHCLK_RNG | RCC_PERIPHCLK_USB | RCC_PERIPHCLK_ADC12 | \\\r\n RCC_PERIPHCLK_RTC;\r\n\r\n#endif /* STM32G431xx */\r\n\r\n\r\n /* Get the USART1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart1ClockSelection = __HAL_RCC_GET_USART1_SOURCE();\r\n /* Get the USART2 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart2ClockSelection = __HAL_RCC_GET_USART2_SOURCE();\r\n /* Get the USART3 clock source ---------------------------------------------*/\r\n PeriphClkInit->Usart3ClockSelection = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n#if defined(UART4)\r\n /* Get the UART4 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart4ClockSelection = __HAL_RCC_GET_UART4_SOURCE();\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n /* Get the UART5 clock source ----------------------------------------------*/\r\n PeriphClkInit->Uart5ClockSelection = __HAL_RCC_GET_UART5_SOURCE();\r\n#endif /* UART5 */\r\n \r\n /* Get the LPUART1 clock source --------------------------------------------*/\r\n PeriphClkInit->Lpuart1ClockSelection = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n /* Get the I2C1 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c1ClockSelection = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n /* Get the I2C2 clock source ----------------------------------------------*/\r\n PeriphClkInit->I2c2ClockSelection = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n /* Get the I2C3 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c3ClockSelection = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n#if defined(I2C4)\r\n /* Get the I2C4 clock source -----------------------------------------------*/\r\n PeriphClkInit->I2c4ClockSelection = __HAL_RCC_GET_I2C4_SOURCE();\r\n#endif /* I2C4 */\r\n\r\n /* Get the LPTIM1 clock source ---------------------------------------------*/\r\n PeriphClkInit->Lptim1ClockSelection = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n /* Get the SAI1 clock source -----------------------------------------------*/\r\n PeriphClkInit->Sai1ClockSelection = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n /* Get the I2S clock source -----------------------------------------------*/\r\n PeriphClkInit->I2sClockSelection = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n#if defined(FDCAN1)\r\n /* Get the FDCAN clock source -----------------------------------------------*/\r\n PeriphClkInit->FdcanClockSelection = __HAL_RCC_GET_FDCAN_SOURCE();\r\n#endif /* FDCAN1 */\r\n\r\n#if defined(USB)\r\n /* Get the USB clock source ------------------------------------------------*/\r\n PeriphClkInit->UsbClockSelection = __HAL_RCC_GET_USB_SOURCE();\r\n#endif /* USB */\r\n\r\n /* Get the RNG clock source ------------------------------------------------*/\r\n PeriphClkInit->RngClockSelection = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n /* Get the ADC12 clock source -----------------------------------------------*/\r\n PeriphClkInit->Adc12ClockSelection = __HAL_RCC_GET_ADC12_SOURCE();\r\n\r\n#if defined(ADC345_COMMON)\r\n /* Get the ADC345 clock source ----------------------------------------------*/\r\n PeriphClkInit->Adc345ClockSelection = __HAL_RCC_GET_ADC345_SOURCE();\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n /* Get the QuadSPIclock source --------------------------------------------*/\r\n PeriphClkInit->QspiClockSelection = __HAL_RCC_GET_QSPI_SOURCE();\r\n#endif /* QUADSPI */\r\n\r\n /* Get the RTC clock source ------------------------------------------------*/\r\n PeriphClkInit->RTCClockSelection = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n}\r\n\r\n/**\r\n * @brief Return the peripheral clock frequency for peripherals with clock source from PLL\r\n * @note Return 0 if peripheral clock identifier not managed by this API\r\n * @param PeriphClk Peripheral clock identifier\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_PERIPHCLK_USART1 USART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART2 USART2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USART3 USART3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_UART4 UART4 peripheral clock (only for devices with UART4)\r\n * @arg @ref RCC_PERIPHCLK_UART5 UART5 peripheral clock (only for devices with UART5)\r\n * @arg @ref RCC_PERIPHCLK_LPUART1 LPUART1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C1 I2C1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C2 I2C2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C3 I2C3 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2C4 I2C4 peripheral clock (only for devices with I2C4)\r\n * @arg @ref RCC_PERIPHCLK_LPTIM1 LPTIM1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_SAI1 SAI1 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_I2S SPI peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_FDCAN FDCAN peripheral clock (only for devices with FDCAN)\r\n * @arg @ref RCC_PERIPHCLK_RNG RNG peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_USB USB peripheral clock (only for devices with USB)\r\n * @arg @ref RCC_PERIPHCLK_ADC12 ADC1 and ADC2 peripheral clock\r\n * @arg @ref RCC_PERIPHCLK_ADC345 ADC3, ADC4 and ADC5 peripheral clock (only for devices with ADC3, ADC4, ADC5)\r\n * @arg @ref RCC_PERIPHCLK_QSPI QSPI peripheral clock (only for devices with QSPI)\r\n * @arg @ref RCC_PERIPHCLK_RTC RTC peripheral clock\r\n * @retval Frequency in Hz\r\n */\r\nuint32_t HAL_RCCEx_GetPeriphCLKFreq(uint32_t PeriphClk)\r\n{\r\n uint32_t frequency = 0U;\r\n uint32_t srcclk;\r\n uint32_t pllvco, plln, pllp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_PERIPHCLOCK(PeriphClk));\r\n\r\n if(PeriphClk == RCC_PERIPHCLK_RTC)\r\n {\r\n /* Get the current RTC source */\r\n srcclk = __HAL_RCC_GET_RTC_SOURCE();\r\n\r\n /* Check if LSE is ready and if RTC clock selection is LSE */\r\n if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_RTCCLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Check if LSI is ready and if RTC clock selection is LSI */\r\n else if ((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_RTCCLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n /* Check if HSE is ready and if RTC clock selection is HSI_DIV32*/\r\n else if ((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY)) && (srcclk == RCC_RTCCLKSOURCE_HSE_DIV32))\r\n {\r\n frequency = HSE_VALUE / 32U;\r\n }\r\n /* Clock not enabled for RTC*/\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n }\r\n else\r\n {\r\n /* Other external peripheral clock source than RTC */\r\n\r\n /* Compute PLL clock input */\r\n if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSI) /* HSI ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY))\r\n {\r\n pllvco = HSI_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else if(__HAL_RCC_GET_PLL_OSCSOURCE() == RCC_PLLSOURCE_HSE) /* HSE ? */\r\n {\r\n if(HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSERDY))\r\n {\r\n pllvco = HSE_VALUE;\r\n }\r\n else\r\n {\r\n pllvco = 0U;\r\n }\r\n }\r\n else /* No source */\r\n {\r\n pllvco = 0U;\r\n }\r\n\r\n /* f(PLL Source) / PLLM */\r\n pllvco = (pllvco / ((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLM) >> RCC_PLLCFGR_PLLM_Pos) + 1U));\r\n\r\n switch(PeriphClk)\r\n {\r\n\r\n case RCC_PERIPHCLK_USART1:\r\n /* Get the current USART1 source */\r\n srcclk = __HAL_RCC_GET_USART1_SOURCE();\r\n\r\n if(srcclk == RCC_USART1CLKSOURCE_PCLK2)\r\n {\r\n frequency = HAL_RCC_GetPCLK2Freq();\r\n }\r\n else if(srcclk == RCC_USART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART1CLKSOURCE_HSI) )\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART2:\r\n /* Get the current USART2 source */\r\n srcclk = __HAL_RCC_GET_USART2_SOURCE();\r\n\r\n if(srcclk == RCC_USART2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART2CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_USART3:\r\n /* Get the current USART3 source */\r\n srcclk = __HAL_RCC_GET_USART3_SOURCE();\r\n\r\n if(srcclk == RCC_USART3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_USART3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_USART3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_USART3CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for USART3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(UART4)\r\n case RCC_PERIPHCLK_UART4:\r\n /* Get the current UART4 source */\r\n srcclk = __HAL_RCC_GET_UART4_SOURCE();\r\n\r\n if(srcclk == RCC_UART4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART4CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART4 */\r\n\r\n#if defined(UART5)\r\n case RCC_PERIPHCLK_UART5:\r\n /* Get the current UART5 source */\r\n srcclk = __HAL_RCC_GET_UART5_SOURCE();\r\n\r\n if(srcclk == RCC_UART5CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_UART5CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_UART5CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_UART5CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for UART5 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* UART5 */\r\n\r\n case RCC_PERIPHCLK_LPUART1:\r\n /* Get the current LPUART1 source */\r\n srcclk = __HAL_RCC_GET_LPUART1_SOURCE();\r\n\r\n if(srcclk == RCC_LPUART1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_LPUART1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPUART1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPUART1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPUART1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C1:\r\n /* Get the current I2C1 source */\r\n srcclk = __HAL_RCC_GET_I2C1_SOURCE();\r\n\r\n if(srcclk == RCC_I2C1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C2:\r\n /* Get the current I2C2 source */\r\n srcclk = __HAL_RCC_GET_I2C2_SOURCE();\r\n\r\n if(srcclk == RCC_I2C2CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C2CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C2CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C2 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2C3:\r\n /* Get the current I2C3 source */\r\n srcclk = __HAL_RCC_GET_I2C3_SOURCE();\r\n\r\n if(srcclk == RCC_I2C3CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C3CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C3CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C3 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(I2C4)\r\n\r\n case RCC_PERIPHCLK_I2C4:\r\n /* Get the current I2C4 source */\r\n srcclk = __HAL_RCC_GET_I2C4_SOURCE();\r\n\r\n if(srcclk == RCC_I2C4CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_I2C4CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2C4CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2C4 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* I2C4 */\r\n\r\n case RCC_PERIPHCLK_LPTIM1:\r\n /* Get the current LPTIM1 source */\r\n srcclk = __HAL_RCC_GET_LPTIM1_SOURCE();\r\n\r\n if(srcclk == RCC_LPTIM1CLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CSR, RCC_CSR_LSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSI))\r\n {\r\n frequency = LSI_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n else if ((HAL_IS_BIT_SET(RCC->BDCR, RCC_BDCR_LSERDY)) && (srcclk == RCC_LPTIM1CLKSOURCE_LSE))\r\n {\r\n frequency = LSE_VALUE;\r\n }\r\n /* Clock not enabled for LPTIM1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_SAI1:\r\n /* Get the current SAI1 source */\r\n srcclk = __HAL_RCC_GET_SAI1_SOURCE();\r\n\r\n if(srcclk == RCC_SAI1CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_SAI1CLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_SAI1CLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for SAI1 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_I2S:\r\n /* Get the current I2Sx source */\r\n srcclk = __HAL_RCC_GET_I2S_SOURCE();\r\n\r\n if(srcclk == RCC_I2SCLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n else if(srcclk == RCC_I2SCLKSOURCE_EXT)\r\n {\r\n /* External clock used.*/\r\n frequency = EXTERNAL_CLOCK_VALUE;\r\n } \r\n else if((HAL_IS_BIT_SET(RCC->CR, RCC_CR_HSIRDY)) && (srcclk == RCC_I2SCLKSOURCE_HSI))\r\n {\r\n frequency = HSI_VALUE;\r\n }\r\n /* Clock not enabled for I2S */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(FDCAN1)\r\n case RCC_PERIPHCLK_FDCAN:\r\n /* Get the current FDCANx source */\r\n srcclk = __HAL_RCC_GET_FDCAN_SOURCE();\r\n\r\n if(srcclk == RCC_FDCANCLKSOURCE_PCLK1)\r\n {\r\n frequency = HAL_RCC_GetPCLK1Freq();\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_HSE)\r\n {\r\n frequency = HSE_VALUE;\r\n }\r\n else if(srcclk == RCC_FDCANCLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_48M1CLK) != 0U)\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n }\r\n /* Clock not enabled for FDCAN */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* FDCAN1 */\r\n \r\n#if defined(USB)\r\n \r\n case RCC_PERIPHCLK_USB:\r\n /* Get the current USB source */\r\n srcclk = __HAL_RCC_GET_USB_SOURCE();\r\n \r\n if(srcclk == RCC_USBCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if((HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_USBCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n \r\n#endif /* USB */\r\n\r\n case RCC_PERIPHCLK_RNG:\r\n /* Get the current RNG source */\r\n srcclk = __HAL_RCC_GET_RNG_SOURCE();\r\n\r\n if(srcclk == RCC_RNGCLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if( (HAL_IS_BIT_SET(RCC->CRRCR, RCC_CRRCR_HSI48RDY)) && (srcclk == RCC_RNGCLKSOURCE_HSI48)) /* HSI48 ? */\r\n {\r\n frequency = HSI48_VALUE;\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n case RCC_PERIPHCLK_ADC12:\r\n /* Get the current ADC12 source */\r\n srcclk = __HAL_RCC_GET_ADC12_SOURCE();\r\n \r\n if(srcclk == RCC_ADC12CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC12CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC12 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#if defined(ADC345_COMMON)\r\n case RCC_PERIPHCLK_ADC345:\r\n /* Get the current ADC345 source */\r\n srcclk = __HAL_RCC_GET_ADC345_SOURCE();\r\n \r\n if(srcclk == RCC_ADC345CLKSOURCE_PLL)\r\n {\r\n if(__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL_ADCCLK) != 0U)\r\n {\r\n /* f(PLLP) = f(VCO input) * PLLN / PLLP */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n pllp = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLPDIV) >> RCC_PLLCFGR_PLLPDIV_Pos;\r\n if(pllp == 0U)\r\n {\r\n if(READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLP) != 0U)\r\n {\r\n pllp = 17U;\r\n }\r\n else\r\n {\r\n pllp = 7U;\r\n }\r\n }\r\n frequency = (pllvco * plln) / pllp;\r\n }\r\n }\r\n else if(srcclk == RCC_ADC345CLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n /* Clock not enabled for ADC345 */\r\n else\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n#endif /* ADC345_COMMON */\r\n\r\n#if defined(QUADSPI)\r\n\r\n case RCC_PERIPHCLK_QSPI:\r\n /* Get the current QSPI source */\r\n srcclk = __HAL_RCC_GET_QSPI_SOURCE();\r\n \r\n if(srcclk == RCC_QSPICLKSOURCE_PLL) /* PLL ? */\r\n {\r\n /* f(PLLQ) = f(VCO input) * PLLN / PLLQ */\r\n plln = READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLN) >> RCC_PLLCFGR_PLLN_Pos;\r\n frequency = (pllvco * plln) / (((READ_BIT(RCC->PLLCFGR, RCC_PLLCFGR_PLLQ) >> RCC_PLLCFGR_PLLQ_Pos) + 1U) << 1U);\r\n }\r\n else if(srcclk == RCC_QSPICLKSOURCE_HSI)\r\n {\r\n frequency = HSI_VALUE;\r\n } \r\n else if(srcclk == RCC_QSPICLKSOURCE_SYSCLK)\r\n {\r\n frequency = HAL_RCC_GetSysClockFreq();\r\n }\r\n else /* No clock source */\r\n {\r\n /* nothing to do: frequency already initialized to 0 */\r\n }\r\n break;\r\n\r\n#endif /* QUADSPI */\r\n\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n return(frequency);\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group2 Extended Clock management functions\r\n * @brief Extended Clock management functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended clock management functions #####\r\n ===============================================================================\r\n [..]\r\n This subsection provides a set of functions allowing to control the\r\n activation or deactivation of LSE CSS,\r\n Low speed clock output and clock after wake-up from STOP mode.\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System.\r\n * @note Prior to enable the LSE Clock Security System, LSE oscillator is to be enabled\r\n * with HAL_RCC_OscConfig() and the LSE oscillator clock is to be selected as RTC\r\n * clock with HAL_RCCEx_PeriphCLKConfig().\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS(void)\r\n{\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n}\r\n\r\n/**\r\n * @brief Disable the LSE Clock Security System.\r\n * @note LSE Clock Security System can only be disabled after a LSE failure detection.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSECSS(void)\r\n{\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Disable LSE CSS IT if any */\r\n __HAL_RCC_DISABLE_IT(RCC_IT_LSECSS);\r\n}\r\n\r\n/**\r\n * @brief Enable the LSE Clock Security System Interrupt & corresponding EXTI line.\r\n * @note LSE Clock Security System Interrupt is mapped on RTC EXTI line 19\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSECSS_IT(void)\r\n{\r\n /* Enable LSE CSS */\r\n SET_BIT(RCC->BDCR, RCC_BDCR_LSECSSON) ;\r\n\r\n /* Enable LSE CSS IT */\r\n __HAL_RCC_ENABLE_IT(RCC_IT_LSECSS);\r\n\r\n /* Enable IT on EXTI Line 19 */\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_IT();\r\n __HAL_RCC_LSECSS_EXTI_ENABLE_RISING_EDGE();\r\n}\r\n\r\n/**\r\n * @brief Handle the RCC LSE Clock Security System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_LSECSS_IRQHandler(void)\r\n{\r\n /* Check RCC LSE CSSF flag */\r\n if(__HAL_RCC_GET_IT(RCC_IT_LSECSS))\r\n {\r\n /* RCC LSE Clock Security System interrupt user callback */\r\n HAL_RCCEx_LSECSS_Callback();\r\n\r\n /* Clear RCC LSE CSS pending bit */\r\n __HAL_RCC_CLEAR_IT(RCC_IT_LSECSS);\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx LSE Clock Security System interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_LSECSS_Callback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_LSECSS_Callback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Select the Low Speed clock source to output on LSCO pin (PA2).\r\n * @param LSCOSource specifies the Low Speed clock source to output.\r\n * This parameter can be one of the following values:\r\n * @arg @ref RCC_LSCOSOURCE_LSI LSI clock selected as LSCO source\r\n * @arg @ref RCC_LSCOSOURCE_LSE LSE clock selected as LSCO source\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_EnableLSCO(uint32_t LSCOSource)\r\n{\r\n GPIO_InitTypeDef GPIO_InitStruct;\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_LSCOSOURCE(LSCOSource));\r\n\r\n /* LSCO Pin Clock Enable */\r\n __LSCO_CLK_ENABLE();\r\n\r\n /* Configure the LSCO pin in analog mode */\r\n GPIO_InitStruct.Pin = LSCO_PIN;\r\n GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;\r\n GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH;\r\n GPIO_InitStruct.Pull = GPIO_NOPULL;\r\n HAL_GPIO_Init(LSCO_GPIO_PORT, &GPIO_InitStruct);\r\n\r\n /* Update LSCOSEL clock source in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n MODIFY_REG(RCC->BDCR, RCC_BDCR_LSCOSEL | RCC_BDCR_LSCOEN, LSCOSource | RCC_BDCR_LSCOEN);\r\n\r\n if(backupchanged == SET)\r\n {\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n/**\r\n * @brief Disable the Low Speed clock output.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_DisableLSCO(void)\r\n{\r\n FlagStatus pwrclkchanged = RESET;\r\n FlagStatus backupchanged = RESET;\r\n\r\n /* Update LSCOEN bit in Backup Domain control register */\r\n if(__HAL_RCC_PWR_IS_CLK_DISABLED())\r\n {\r\n __HAL_RCC_PWR_CLK_ENABLE();\r\n pwrclkchanged = SET;\r\n }\r\n if(HAL_IS_BIT_CLR(PWR->CR1, PWR_CR1_DBP))\r\n {\r\n /* Enable access to the backup domain */\r\n HAL_PWR_EnableBkUpAccess();\r\n backupchanged = SET;\r\n }\r\n\r\n CLEAR_BIT(RCC->BDCR, RCC_BDCR_LSCOEN);\r\n\r\n /* Restore previous configuration */\r\n if(backupchanged == SET)\r\n {\r\n /* Disable access to the backup domain */\r\n HAL_PWR_DisableBkUpAccess();\r\n }\r\n if(pwrclkchanged == SET)\r\n {\r\n __HAL_RCC_PWR_CLK_DISABLE();\r\n }\r\n}\r\n\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#if defined(CRS)\r\n\r\n/** @defgroup RCCEx_Exported_Functions_Group3 Extended Clock Recovery System Control functions\r\n * @brief Extended Clock Recovery System Control functions\r\n *\r\n@verbatim\r\n ===============================================================================\r\n ##### Extended Clock Recovery System Control functions #####\r\n ===============================================================================\r\n [..]\r\n For devices with Clock Recovery System feature (CRS), RCC Extension HAL driver can be used as follows:\r\n\r\n (#) In System clock config, HSI48 needs to be enabled\r\n\r\n (#) Enable CRS clock in IP MSP init which will use CRS functions\r\n\r\n (#) Call CRS functions as follows:\r\n (##) Prepare synchronization configuration necessary for HSI48 calibration\r\n (+++) Default values can be set for frequency Error Measurement (reload and error limit)\r\n and also HSI48 oscillator smooth trimming.\r\n (+++) Macro __HAL_RCC_CRS_RELOADVALUE_CALCULATE can be also used to calculate\r\n directly reload value with target and sychronization frequencies values\r\n (##) Call function HAL_RCCEx_CRSConfig which\r\n (+++) Resets CRS registers to their default values.\r\n (+++) Configures CRS registers with synchronization configuration\r\n (+++) Enables automatic calibration and frequency error counter feature\r\n Note: When using USB LPM (Link Power Management) and the device is in Sleep mode, the\r\n periodic USB SOF will not be generated by the host. No SYNC signal will therefore be\r\n provided to the CRS to calibrate the HSI48 on the run. To guarantee the required clock\r\n precision after waking up from Sleep mode, the LSE or reference clock on the GPIOs\r\n should be used as SYNC signal.\r\n\r\n (##) A polling function is provided to wait for complete synchronization\r\n (+++) Call function HAL_RCCEx_CRSWaitSynchronization()\r\n (+++) According to CRS status, user can decide to adjust again the calibration or continue\r\n application if synchronization is OK\r\n\r\n (#) User can retrieve information related to synchronization in calling function\r\n HAL_RCCEx_CRSGetSynchronizationInfo()\r\n\r\n (#) Regarding synchronization status and synchronization information, user can try a new calibration\r\n in changing synchronization configuration and call again HAL_RCCEx_CRSConfig.\r\n Note: When the SYNC event is detected during the downcounting phase (before reaching the zero value),\r\n it means that the actual frequency is lower than the target (and so, that the TRIM value should be\r\n incremented), while when it is detected during the upcounting phase it means that the actual frequency\r\n is higher (and that the TRIM value should be decremented).\r\n\r\n (#) In interrupt mode, user can resort to the available macros (__HAL_RCC_CRS_XXX_IT). Interrupts will go\r\n through CRS Handler (CRS_IRQn/CRS_IRQHandler)\r\n (++) Call function HAL_RCCEx_CRSConfig()\r\n (++) Enable CRS_IRQn (thanks to NVIC functions)\r\n (++) Enable CRS interrupt (__HAL_RCC_CRS_ENABLE_IT)\r\n (++) Implement CRS status management in the following user callbacks called from\r\n HAL_RCCEx_CRS_IRQHandler():\r\n (+++) HAL_RCCEx_CRS_SyncOkCallback()\r\n (+++) HAL_RCCEx_CRS_SyncWarnCallback()\r\n (+++) HAL_RCCEx_CRS_ExpectedSyncCallback()\r\n (+++) HAL_RCCEx_CRS_ErrorCallback()\r\n\r\n (#) To force a SYNC EVENT, user can use the function HAL_RCCEx_CRSSoftwareSynchronizationGenerate().\r\n This function can be called before calling HAL_RCCEx_CRSConfig (for instance in Systick handler)\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Start automatic synchronization for polling mode\r\n * @param pInit Pointer on RCC_CRSInitTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSConfig(RCC_CRSInitTypeDef *pInit)\r\n{\r\n uint32_t value;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_RCC_CRS_SYNC_DIV(pInit->Prescaler));\r\n assert_param(IS_RCC_CRS_SYNC_SOURCE(pInit->Source));\r\n assert_param(IS_RCC_CRS_SYNC_POLARITY(pInit->Polarity));\r\n assert_param(IS_RCC_CRS_RELOADVALUE(pInit->ReloadValue));\r\n assert_param(IS_RCC_CRS_ERRORLIMIT(pInit->ErrorLimitValue));\r\n assert_param(IS_RCC_CRS_HSI48CALIBRATION(pInit->HSI48CalibrationValue));\r\n\r\n /* CONFIGURATION */\r\n\r\n /* Before configuration, reset CRS registers to their default values*/\r\n __HAL_RCC_CRS_FORCE_RESET();\r\n __HAL_RCC_CRS_RELEASE_RESET();\r\n\r\n /* Set the SYNCDIV[2:0] bits according to Prescaler value */\r\n /* Set the SYNCSRC[1:0] bits according to Source value */\r\n /* Set the SYNCSPOL bit according to Polarity value */\r\n value = (pInit->Prescaler | pInit->Source | pInit->Polarity);\r\n /* Set the RELOAD[15:0] bits according to ReloadValue value */\r\n value |= pInit->ReloadValue;\r\n /* Set the FELIM[7:0] bits according to ErrorLimitValue value */\r\n value |= (pInit->ErrorLimitValue << CRS_CFGR_FELIM_Pos);\r\n WRITE_REG(CRS->CFGR, value);\r\n\r\n /* Adjust HSI48 oscillator smooth trimming */\r\n /* Set the TRIM[6:0] bits according to RCC_CRS_HSI48CalibrationValue value */\r\n MODIFY_REG(CRS->CR, CRS_CR_TRIM, (pInit->HSI48CalibrationValue << CRS_CR_TRIM_Pos));\r\n\r\n /* START AUTOMATIC SYNCHRONIZATION*/\r\n\r\n /* Enable Automatic trimming & Frequency error counter */\r\n SET_BIT(CRS->CR, CRS_CR_AUTOTRIMEN | CRS_CR_CEN);\r\n}\r\n\r\n/**\r\n * @brief Generate the software synchronization event\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSSoftwareSynchronizationGenerate(void)\r\n{\r\n SET_BIT(CRS->CR, CRS_CR_SWSYNC);\r\n}\r\n\r\n/**\r\n * @brief Return synchronization info\r\n * @param pSynchroInfo Pointer on RCC_CRSSynchroInfoTypeDef structure\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRSGetSynchronizationInfo(RCC_CRSSynchroInfoTypeDef *pSynchroInfo)\r\n{\r\n /* Check the parameter */\r\n assert_param(pSynchroInfo != (void *)NULL);\r\n\r\n /* Get the reload value */\r\n pSynchroInfo->ReloadValue = (READ_BIT(CRS->CFGR, CRS_CFGR_RELOAD));\r\n\r\n /* Get HSI48 oscillator smooth trimming */\r\n pSynchroInfo->HSI48CalibrationValue = (READ_BIT(CRS->CR, CRS_CR_TRIM) >> CRS_CR_TRIM_Pos);\r\n\r\n /* Get Frequency error capture */\r\n pSynchroInfo->FreqErrorCapture = (READ_BIT(CRS->ISR, CRS_ISR_FECAP) >> CRS_ISR_FECAP_Pos);\r\n\r\n /* Get Frequency error direction */\r\n pSynchroInfo->FreqErrorDirection = (READ_BIT(CRS->ISR, CRS_ISR_FEDIR));\r\n}\r\n\r\n/**\r\n* @brief Wait for CRS Synchronization status.\r\n* @param Timeout Duration of the timeout\r\n* @note Timeout is based on the maximum time to receive a SYNC event based on synchronization\r\n* frequency.\r\n* @note If Timeout set to HAL_MAX_DELAY, HAL_TIMEOUT will be never returned.\r\n* @retval Combination of Synchronization status\r\n* This parameter can be a combination of the following values:\r\n* @arg @ref RCC_CRS_TIMEOUT\r\n* @arg @ref RCC_CRS_SYNCOK\r\n* @arg @ref RCC_CRS_SYNCWARN\r\n* @arg @ref RCC_CRS_SYNCERR\r\n* @arg @ref RCC_CRS_SYNCMISS\r\n* @arg @ref RCC_CRS_TRIMOVF\r\n*/\r\nuint32_t HAL_RCCEx_CRSWaitSynchronization(uint32_t Timeout)\r\n{\r\n uint32_t crsstatus = RCC_CRS_NONE;\r\n uint32_t tickstart;\r\n\r\n /* Get timeout */\r\n tickstart = HAL_GetTick();\r\n\r\n /* Wait for CRS flag or timeout detection */\r\n do\r\n {\r\n if(Timeout != HAL_MAX_DELAY)\r\n {\r\n if(((HAL_GetTick() - tickstart) > Timeout) || (Timeout == 0U))\r\n {\r\n crsstatus = RCC_CRS_TIMEOUT;\r\n }\r\n }\r\n /* Check CRS SYNCOK flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCOK))\r\n {\r\n /* CRS SYNC event OK */\r\n crsstatus |= RCC_CRS_SYNCOK;\r\n\r\n /* Clear CRS SYNC event OK bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCOK);\r\n }\r\n\r\n /* Check CRS SYNCWARN flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCWARN))\r\n {\r\n /* CRS SYNC warning */\r\n crsstatus |= RCC_CRS_SYNCWARN;\r\n\r\n /* Clear CRS SYNCWARN bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCWARN);\r\n }\r\n\r\n /* Check CRS TRIM overflow flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_TRIMOVF))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_TRIMOVF;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_TRIMOVF);\r\n }\r\n\r\n /* Check CRS Error flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCERR))\r\n {\r\n /* CRS SYNC Error */\r\n crsstatus |= RCC_CRS_SYNCERR;\r\n\r\n /* Clear CRS Error bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCERR);\r\n }\r\n\r\n /* Check CRS SYNC Missed flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_SYNCMISS))\r\n {\r\n /* CRS SYNC Missed */\r\n crsstatus |= RCC_CRS_SYNCMISS;\r\n\r\n /* Clear CRS SYNC Missed bit */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_SYNCMISS);\r\n }\r\n\r\n /* Check CRS Expected SYNC flag */\r\n if(__HAL_RCC_CRS_GET_FLAG(RCC_CRS_FLAG_ESYNC))\r\n {\r\n /* frequency error counter reached a zero value */\r\n __HAL_RCC_CRS_CLEAR_FLAG(RCC_CRS_FLAG_ESYNC);\r\n }\r\n } while(RCC_CRS_NONE == crsstatus);\r\n\r\n return crsstatus;\r\n}\r\n\r\n/**\r\n * @brief Handle the Clock Recovery System interrupt request.\r\n * @retval None\r\n */\r\nvoid HAL_RCCEx_CRS_IRQHandler(void)\r\n{\r\n uint32_t crserror = RCC_CRS_NONE;\r\n /* Get current IT flags and IT sources values */\r\n uint32_t itflags = READ_REG(CRS->ISR);\r\n uint32_t itsources = READ_REG(CRS->CR);\r\n\r\n /* Check CRS SYNCOK flag */\r\n if(((itflags & RCC_CRS_FLAG_SYNCOK) != 0U) && ((itsources & RCC_CRS_IT_SYNCOK) != 0U))\r\n {\r\n /* Clear CRS SYNC event OK flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCOKC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncOkCallback();\r\n }\r\n /* Check CRS SYNCWARN flag */\r\n else if(((itflags & RCC_CRS_FLAG_SYNCWARN) != 0U) && ((itsources & RCC_CRS_IT_SYNCWARN) != 0U))\r\n {\r\n /* Clear CRS SYNCWARN flag */\r\n WRITE_REG(CRS->ICR, CRS_ICR_SYNCWARNC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_SyncWarnCallback();\r\n }\r\n /* Check CRS Expected SYNC flag */\r\n else if(((itflags & RCC_CRS_FLAG_ESYNC) != 0U) && ((itsources & RCC_CRS_IT_ESYNC) != 0U))\r\n {\r\n /* frequency error counter reached a zero value */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ESYNCC);\r\n\r\n /* user callback */\r\n HAL_RCCEx_CRS_ExpectedSyncCallback();\r\n }\r\n /* Check CRS Error flags */\r\n else\r\n {\r\n if(((itflags & RCC_CRS_FLAG_ERR) != 0U) && ((itsources & RCC_CRS_IT_ERR) != 0U))\r\n {\r\n if((itflags & RCC_CRS_FLAG_SYNCERR) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCERR;\r\n }\r\n if((itflags & RCC_CRS_FLAG_SYNCMISS) != 0U)\r\n {\r\n crserror |= RCC_CRS_SYNCMISS;\r\n }\r\n if((itflags & RCC_CRS_FLAG_TRIMOVF) != 0U)\r\n {\r\n crserror |= RCC_CRS_TRIMOVF;\r\n }\r\n\r\n /* Clear CRS Error flags */\r\n WRITE_REG(CRS->ICR, CRS_ICR_ERRC);\r\n\r\n /* user error callback */\r\n HAL_RCCEx_CRS_ErrorCallback(crserror);\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCOK interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncOkCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncOkCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System SYNCWARN interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_SyncWarnCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_SyncWarnCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Expected SYNC interrupt callback.\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ExpectedSyncCallback(void)\r\n{\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ExpectedSyncCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief RCCEx Clock Recovery System Error interrupt callback.\r\n * @param Error Combination of Error status.\r\n * This parameter can be a combination of the following values:\r\n * @arg @ref RCC_CRS_SYNCERR\r\n * @arg @ref RCC_CRS_SYNCMISS\r\n * @arg @ref RCC_CRS_TRIMOVF\r\n * @retval none\r\n */\r\n__weak void HAL_RCCEx_CRS_ErrorCallback(uint32_t Error)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(Error);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the @ref HAL_RCCEx_CRS_ErrorCallback should be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* CRS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @addtogroup RCCEx_Private_Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_RCC_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer (TIM) peripheral:\r\n * + TIM Time Base Initialization\r\n * + TIM Time Base Start\r\n * + TIM Time Base Start Interruption\r\n * + TIM Time Base Start DMA\r\n * + TIM Output Compare/PWM Initialization\r\n * + TIM Output Compare/PWM Channel Configuration\r\n * + TIM Output Compare/PWM Start\r\n * + TIM Output Compare/PWM Start Interruption\r\n * + TIM Output Compare/PWM Start DMA\r\n * + TIM Input Capture Initialization\r\n * + TIM Input Capture Channel Configuration\r\n * + TIM Input Capture Start\r\n * + TIM Input Capture Start Interruption\r\n * + TIM Input Capture Start DMA\r\n * + TIM One Pulse Initialization\r\n * + TIM One Pulse Channel Configuration\r\n * + TIM One Pulse Start\r\n * + TIM Encoder Interface Initialization\r\n * + TIM Encoder Interface Start\r\n * + TIM Encoder Interface Start Interruption\r\n * + TIM Encoder Interface Start DMA\r\n * + Commutation Event configuration with Interruption and DMA\r\n * + TIM OCRef clear configuration\r\n * + TIM External Clock configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Generic features #####\r\n ==============================================================================\r\n [..] The Timer features include:\r\n (#) 16-bit up, down, up/down auto-reload counter.\r\n (#) 16-bit programmable prescaler allowing dividing (also on the fly) the\r\n counter clock frequency either by any factor between 1 and 65536.\r\n (#) Up to 4 independent channels for:\r\n (++) Input Capture\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to interconnect\r\n several timers together.\r\n (#) Supports incremental encoder for positioning purposes\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Time Base : HAL_TIM_Base_MspInit()\r\n (++) Input Capture : HAL_TIM_IC_MspInit()\r\n (++) Output Compare : HAL_TIM_OC_MspInit()\r\n (++) PWM generation : HAL_TIM_PWM_MspInit()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_MspInit()\r\n (++) Encoder mode output : HAL_TIM_Encoder_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n Initialization function of this driver:\r\n (++) HAL_TIM_Base_Init: to use the Timer to generate a simple time base\r\n (++) HAL_TIM_OC_Init, HAL_TIM_OC_ConfigChannel and optionally HAL_TIMEx_OC_ConfigPulseOnCompare:\r\n to use the Timer to generate an Output Compare signal.\r\n (++) HAL_TIM_PWM_Init and HAL_TIM_PWM_ConfigChannel: to use the Timer to generate a\r\n PWM signal.\r\n (++) HAL_TIM_IC_Init and HAL_TIM_IC_ConfigChannel: to use the Timer to measure an\r\n external signal.\r\n (++) HAL_TIM_OnePulse_Init and HAL_TIM_OnePulse_ConfigChannel: to use the Timer\r\n in One Pulse Mode.\r\n (++) HAL_TIM_Encoder_Init: to use the Timer Encoder Interface.\r\n\r\n (#) Activate the TIM peripheral using one of the start functions depending from the feature used:\r\n (++) Time Base : HAL_TIM_Base_Start(), HAL_TIM_Base_Start_DMA(), HAL_TIM_Base_Start_IT()\r\n (++) Input Capture : HAL_TIM_IC_Start(), HAL_TIM_IC_Start_DMA(), HAL_TIM_IC_Start_IT()\r\n (++) Output Compare : HAL_TIM_OC_Start(), HAL_TIM_OC_Start_DMA(), HAL_TIM_OC_Start_IT()\r\n (++) PWM generation : HAL_TIM_PWM_Start(), HAL_TIM_PWM_Start_DMA(), HAL_TIM_PWM_Start_IT()\r\n (++) One-pulse mode output : HAL_TIM_OnePulse_Start(), HAL_TIM_OnePulse_Start_IT()\r\n (++) Encoder mode output : HAL_TIM_Encoder_Start(), HAL_TIM_Encoder_Start_DMA(), HAL_TIM_Encoder_Start_IT().\r\n\r\n (#) The DMA Burst is managed with the two following functions:\r\n HAL_TIM_DMABurst_WriteStart()\r\n HAL_TIM_DMABurst_ReadStart()\r\n\r\n *** Callback registration ***\r\n =============================================\r\n\r\n [..]\r\n The compilation define USE_HAL_TIM_REGISTER_CALLBACKS when set to 1\r\n allows the user to configure dynamically the driver callbacks.\r\n\r\n [..]\r\n Use Function HAL_TIM_RegisterCallback() to register a callback.\r\n HAL_TIM_RegisterCallback() takes as parameters the HAL peripheral handle,\r\n the Callback ID and a pointer to the user callback function.\r\n\r\n [..]\r\n Use function HAL_TIM_UnRegisterCallback() to reset a callback to the default\r\n weak function.\r\n HAL_TIM_UnRegisterCallback takes as parameters the HAL peripheral handle,\r\n and the Callback ID.\r\n\r\n [..]\r\n These functions allow to register/unregister following callbacks:\r\n (+) Base_MspInitCallback : TIM Base Msp Init Callback.\r\n (+) Base_MspDeInitCallback : TIM Base Msp DeInit Callback.\r\n (+) IC_MspInitCallback : TIM IC Msp Init Callback.\r\n (+) IC_MspDeInitCallback : TIM IC Msp DeInit Callback.\r\n (+) OC_MspInitCallback : TIM OC Msp Init Callback.\r\n (+) OC_MspDeInitCallback : TIM OC Msp DeInit Callback.\r\n (+) PWM_MspInitCallback : TIM PWM Msp Init Callback.\r\n (+) PWM_MspDeInitCallback : TIM PWM Msp DeInit Callback.\r\n (+) OnePulse_MspInitCallback : TIM One Pulse Msp Init Callback.\r\n (+) OnePulse_MspDeInitCallback : TIM One Pulse Msp DeInit Callback.\r\n (+) Encoder_MspInitCallback : TIM Encoder Msp Init Callback.\r\n (+) Encoder_MspDeInitCallback : TIM Encoder Msp DeInit Callback.\r\n (+) HallSensor_MspInitCallback : TIM Hall Sensor Msp Init Callback.\r\n (+) HallSensor_MspDeInitCallback : TIM Hall Sensor Msp DeInit Callback.\r\n (+) PeriodElapsedCallback : TIM Period Elapsed Callback.\r\n (+) PeriodElapsedHalfCpltCallback : TIM Period Elapsed half complete Callback.\r\n (+) TriggerCallback : TIM Trigger Callback.\r\n (+) TriggerHalfCpltCallback : TIM Trigger half complete Callback.\r\n (+) IC_CaptureCallback : TIM Input Capture Callback.\r\n (+) IC_CaptureHalfCpltCallback : TIM Input Capture half complete Callback.\r\n (+) OC_DelayElapsedCallback : TIM Output Compare Delay Elapsed Callback.\r\n (+) PWM_PulseFinishedCallback : TIM PWM Pulse Finished Callback.\r\n (+) PWM_PulseFinishedHalfCpltCallback : TIM PWM Pulse Finished half complete Callback.\r\n (+) ErrorCallback : TIM Error Callback.\r\n (+) CommutationCallback : TIM Commutation Callback.\r\n (+) CommutationHalfCpltCallback : TIM Commutation half complete Callback.\r\n (+) BreakCallback : TIM Break Callback.\r\n (+) Break2Callback : TIM Break2 Callback.\r\n (+) EncoderIndexCallback : TIM Encoder Index Callback.\r\n (+) DirectionChangeCallback : TIM Direction Change Callback\r\n (+) IndexErrorCallback : TIM Index Error Callback.\r\n (+) TransitionErrorCallback : TIM Transition Error Callback\r\n\r\n [..]\r\nBy default, after the Init and when the state is HAL_TIM_STATE_RESET\r\nall interrupt callbacks are set to the corresponding weak functions:\r\n examples HAL_TIM_TriggerCallback(), HAL_TIM_ErrorCallback().\r\n\r\n [..]\r\n Exception done for MspInit and MspDeInit functions that are reset to the legacy weak\r\n functionalities in the Init / DeInit only when these callbacks are null\r\n (not registered beforehand). If not, MspInit or MspDeInit are not null, the Init / DeInit\r\n keep and use the user MspInit / MspDeInit callbacks(registered beforehand)\r\n\r\n [..]\r\n Callbacks can be registered / unregistered in HAL_TIM_STATE_READY state only.\r\n Exception done MspInit / MspDeInit that can be registered / unregistered\r\n in HAL_TIM_STATE_READY or HAL_TIM_STATE_RESET state,\r\n thus registered(user) MspInit / DeInit callbacks can be used during the Init / DeInit.\r\n In that case first register the MspInit/MspDeInit user callbacks\r\n using HAL_TIM_RegisterCallback() before calling DeInit or Init function.\r\n\r\n [..]\r\n When The compilation define USE_HAL_TIM_REGISTER_CALLBACKS is set to 0 or\r\n not defined, the callback registration feature is not available and all callbacks\r\n are set to the corresponding weak functions.\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM TIM\r\n * @brief TIM HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/** @addtogroup TIM_Private_Constants\r\n * @{\r\n */\r\n#define TIMx_AF2_OCRSEL TIM1_AF2_OCRSEL\r\n\r\n/**\r\n * @}\r\n */\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\n/** @addtogroup TIM_Private_Functions\r\n * @{\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config);\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter);\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter);\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource);\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma);\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig);\r\n/**\r\n * @}\r\n */\r\n/* Exported functions --------------------------------------------------------*/\r\n\r\n/** @defgroup TIM_Exported_Functions TIM Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group1 TIM Time Base functions\r\n * @brief Time Base functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Time Base functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM base.\r\n (+) De-initialize the TIM base.\r\n (+) Start the Time Base.\r\n (+) Stop the Time Base.\r\n (+) Start the Time Base and enable interrupt.\r\n (+) Stop the Time Base and disable interrupt.\r\n (+) Start the Time Base and enable DMA transfer.\r\n (+) Stop the Time Base and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Time base Unit according to the specified\r\n * parameters in the TIM_HandleTypeDef and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Base_DeInit() before HAL_TIM_Base_Init()\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Base_MspInitCallback == NULL)\r\n {\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Base_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the Time Base configuration */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Base peripheral\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Base_MspDeInitCallback == NULL)\r\n {\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Base_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Base_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Base MSP.\r\n * @param htim TIM Base handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Base_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Base_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n\r\n/**\r\n * @brief Starts the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM state */\r\n if (htim->State != HAL_TIM_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Enable the TIM Update interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in interrupt mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_UPDATE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM state */\r\n if (htim->State == HAL_TIM_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)pData, (uint32_t)&htim->Instance->ARR,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Update DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Base generation in DMA mode.\r\n * @param htim TIM Base handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Base_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_INSTANCE(htim->Instance));\r\n\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_UPDATE);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group2 TIM Output Compare functions\r\n * @brief TIM Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Output Compare.\r\n (+) De-initialize the TIM Output Compare.\r\n (+) Start the TIM Output Compare.\r\n (+) Stop the TIM Output Compare.\r\n (+) Start the TIM Output Compare and enable interrupt.\r\n (+) Stop the TIM Output Compare and disable interrupt.\r\n (+) Start the TIM Output Compare and enable DMA transfer.\r\n (+) Stop the TIM Output Compare and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Output Compare according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OC_DeInit() before HAL_TIM_OC_Init()\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OC_MspInitCallback == NULL)\r\n {\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the Output Compare */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OC_MspDeInitCallback == NULL)\r\n {\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Output Compare MSP.\r\n * @param htim TIM Output Compare handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Output compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group3 TIM PWM functions\r\n * @brief TIM PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM PWM.\r\n (+) De-initialize the TIM PWM.\r\n (+) Start the TIM PWM.\r\n (+) Stop the TIM PWM.\r\n (+) Start the TIM PWM and enable interrupt.\r\n (+) Stop the TIM PWM and disable interrupt.\r\n (+) Start the TIM PWM and enable DMA transfer.\r\n (+) Stop the TIM PWM and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM PWM Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_PWM_DeInit() before HAL_TIM_PWM_Init()\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->PWM_MspInitCallback == NULL)\r\n {\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->PWM_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the PWM */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM PWM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->PWM_MspDeInitCallback == NULL)\r\n {\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->PWM_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_PWM_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM PWM MSP.\r\n * @param htim TIM PWM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM channel state */\r\n if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Capture/Compare 3 request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode.\r\n * @param htim TIM PWM handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group4 TIM Input Capture functions\r\n * @brief TIM Input Capture functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Input Capture functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Input Capture.\r\n (+) De-initialize the TIM Input Capture.\r\n (+) Start the TIM Input Capture.\r\n (+) Stop the TIM Input Capture.\r\n (+) Start the TIM Input Capture and enable interrupt.\r\n (+) Stop the TIM Input Capture and disable interrupt.\r\n (+) Start the TIM Input Capture and enable DMA transfer.\r\n (+) Stop the TIM Input Capture and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Input Capture Time base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_IC_DeInit() before HAL_TIM_IC_Init()\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Init(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->IC_MspInitCallback == NULL)\r\n {\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->IC_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Init the base time for the input capture */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM peripheral\r\n * @param htim TIM Input Capture handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->IC_MspDeInitCallback == NULL)\r\n {\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->IC_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_IC_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET_ALL(htim, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture MSP.\r\n * @param htim TIM Input Capture handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Input Capture MSP.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM channel state */\r\n if ((channel_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in interrupt mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n HAL_TIM_ChannelStateTypeDef channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_state = TIM_CHANNEL_N_STATE_GET(htim, Channel);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_ENABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->CCR3, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->CCR4, (uint32_t)pData,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Input Capture measurement in DMA mode.\r\n * @param htim TIM Input Capture handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_DMA_CC_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel */\r\n TIM_CCxChannelCmd(htim->Instance, Channel, TIM_CCx_DISABLE);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group5 TIM One Pulse functions\r\n * @brief TIM One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM One Pulse.\r\n (+) De-initialize the TIM One Pulse.\r\n (+) Start the TIM One Pulse.\r\n (+) Stop the TIM One Pulse.\r\n (+) Start the TIM One Pulse and enable interrupt.\r\n (+) Stop the TIM One Pulse and disable interrupt.\r\n (+) Start the TIM One Pulse and enable DMA transfer.\r\n (+) Stop the TIM One Pulse and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM One Pulse Time Base according to the specified\r\n * parameters in the TIM_HandleTypeDef and initializes the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_OnePulse_DeInit() before HAL_TIM_OnePulse_Init()\r\n * @note When the timer instance is initialized in One Pulse mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM One Pulse handle\r\n * @param OnePulseMode Select the One pulse mode.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_OPMODE_SINGLE: Only one pulse will be generated.\r\n * @arg TIM_OPMODE_REPETITIVE: Repetitive pulses will be generated.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Init(TIM_HandleTypeDef *htim, uint32_t OnePulseMode)\r\n{\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_OPM_MODE(OnePulseMode));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->OnePulse_MspInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->OnePulse_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_OnePulse_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the One Pulse Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Reset the OPM Bit */\r\n htim->Instance->CR1 &= ~TIM_CR1_OPM;\r\n\r\n /* Configure the OPM Mode */\r\n htim->Instance->CR1 |= OnePulseMode;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM One Pulse\r\n * @param htim TIM One Pulse handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->OnePulse_MspDeInitCallback == NULL)\r\n {\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->OnePulse_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_OnePulse_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM One Pulse MSP.\r\n * @param htim TIM One Pulse handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OnePulse_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OnePulse_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be enabled together\r\n\r\n No need to enable the counter, it's enabled automatically by hardware\r\n (the counter starts in response to a stimulus and generate a pulse */\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Enable the main output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode.\r\n * @note Though OutputChannel parameter is deprecated and ignored by the function\r\n * it has been kept to avoid HAL_TIM API compatibility break.\r\n * @note The pulse output channel is determined when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel See note above\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(OutputChannel);\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the Capture compare and the Input Capture channels\r\n (in the OPM Mode the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2)\r\n if TIM_CHANNEL_1 is used as output, the TIM_CHANNEL_2 will be used as input and\r\n if TIM_CHANNEL_1 is used as input, the TIM_CHANNEL_2 will be used as output\r\n whatever the combination, the TIM_CHANNEL_1 and TIM_CHANNEL_2 should be disabled together */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(htim->Instance) != RESET)\r\n {\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group6 TIM Encoder functions\r\n * @brief TIM Encoder functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Encoder functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure the TIM Encoder.\r\n (+) De-initialize the TIM Encoder.\r\n (+) Start the TIM Encoder.\r\n (+) Stop the TIM Encoder.\r\n (+) Start the TIM Encoder and enable interrupt.\r\n (+) Stop the TIM Encoder and disable interrupt.\r\n (+) Start the TIM Encoder and enable DMA transfer.\r\n (+) Stop the TIM Encoder and disable DMA transfer.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Encoder Interface and initialize the associated handle.\r\n * @note Switching from Center Aligned counter mode to Edge counter mode (or reverse)\r\n * requires a timer reset to avoid unexpected direction\r\n * due to DIR bit readonly in center aligned mode.\r\n * Ex: call @ref HAL_TIM_Encoder_DeInit() before HAL_TIM_Encoder_Init()\r\n * @note Encoder mode and External clock mode 2 are not compatible and must not be selected together\r\n * Ex: A call for @ref HAL_TIM_Encoder_Init will erase the settings of @ref HAL_TIM_ConfigClockSource\r\n * using TIM_CLOCKSOURCE_ETRMODE2 and vice versa\r\n * @note When the timer instance is initialized in Encoder mode, timer\r\n * channels 1 and channel 2 are reserved and cannot be used for other\r\n * purpose.\r\n * @param htim TIM Encoder Interface handle\r\n * @param sConfig TIM Encoder Interface configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Init(TIM_HandleTypeDef *htim, TIM_Encoder_InitTypeDef *sConfig)\r\n{\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_ENCODER_MODE(sConfig->EncoderMode));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC1Selection));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->IC2Selection));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_ENCODERINPUT_POLARITY(sConfig->IC2Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC2Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC2Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy weak callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->Encoder_MspInitCallback == NULL)\r\n {\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->Encoder_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIM_Encoder_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Reset the SMS and ECE bits */\r\n htim->Instance->SMCR &= ~(TIM_SMCR_SMS | TIM_SMCR_ECE);\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = htim->Instance->CCER;\r\n\r\n /* Set the encoder Mode */\r\n tmpsmcr |= sConfig->EncoderMode;\r\n\r\n /* Select the Capture Compare 1 and the Capture Compare 2 as input */\r\n tmpccmr1 &= ~(TIM_CCMR1_CC1S | TIM_CCMR1_CC2S);\r\n tmpccmr1 |= (sConfig->IC1Selection | (sConfig->IC2Selection << 8U));\r\n\r\n /* Set the Capture Compare 1 and the Capture Compare 2 prescalers and filters */\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1PSC | TIM_CCMR1_IC2PSC);\r\n tmpccmr1 &= ~(TIM_CCMR1_IC1F | TIM_CCMR1_IC2F);\r\n tmpccmr1 |= sConfig->IC1Prescaler | (sConfig->IC2Prescaler << 8U);\r\n tmpccmr1 |= (sConfig->IC1Filter << 4U) | (sConfig->IC2Filter << 12U);\r\n\r\n /* Set the TI1 and the TI2 Polarities */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC2P);\r\n tmpccer &= ~(TIM_CCER_CC1NP | TIM_CCER_CC2NP);\r\n tmpccer |= sConfig->IC1Polarity | (sConfig->IC2Polarity << 4U);\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Write to TIMx CCMR1 */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n\r\n /* Write to TIMx CCER */\r\n htim->Instance->CCER = tmpccer;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n\r\n/**\r\n * @brief DeInitializes the TIM Encoder interface\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->Encoder_MspDeInitCallback == NULL)\r\n {\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->Encoder_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIM_Encoder_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Encoder Interface MSP.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_Encoder_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_Encoder_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n break;\r\n }\r\n }\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n break;\r\n }\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n\r\n /* Enable the encoder interface channels */\r\n /* Enable the capture compare Interrupts 1 and/or 2 */\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n default :\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n }\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in interrupt mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts 1 and 2 */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @param pData1 The destination Buffer address for IC1.\r\n * @param pData2 The destination Buffer address for IC2.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData1,\r\n uint32_t *pData2, uint16_t Length)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel(s) state */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData1 == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n if ((channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData2 == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n else\r\n {\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (channel_2_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_2_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((((pData1 == NULL) || (pData2 == NULL))) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError;\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n\r\n default:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->CCR2, (uint32_t)pData2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n /* Enable the TIM Input Capture DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n\r\n /* Enable the Capture compare channel */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral */\r\n __HAL_TIM_ENABLE(htim);\r\n\r\n break;\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Encoder Interface in DMA mode.\r\n * @param htim TIM Encoder Interface handle\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_ALL: TIM Channel 1 and TIM Channel 2 are selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_Encoder_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1 and 2\r\n (in the EncoderInterface the two possible channels that can be used are TIM_CHANNEL_1 and TIM_CHANNEL_2) */\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n else\r\n {\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_2, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare DMA Request 1 and 2 */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n }\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel(s) state */\r\n if ((Channel == TIM_CHANNEL_1) || (Channel == TIM_CHANNEL_2))\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n/** @defgroup TIM_Exported_Functions_Group7 TIM IRQ handler management\r\n * @brief TIM IRQ handler management\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### IRQ handler management #####\r\n ==============================================================================\r\n [..]\r\n This section provides Timer IRQ handler function.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief This function handles TIM interrupts requests.\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\nvoid HAL_TIM_IRQHandler(TIM_HandleTypeDef *htim)\r\n{\r\n /* Capture compare 1 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC1) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC1) != RESET)\r\n {\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC1);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC1S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n }\r\n /* Capture compare 2 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC2) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC2);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR1 & TIM_CCMR1_CC2S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 3 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC3) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC3) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC3);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC3S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* Capture compare 4 event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_CC4) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_CC4) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_CC4);\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n /* Input capture event */\r\n if ((htim->Instance->CCMR2 & TIM_CCMR2_CC4S) != 0x00U)\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n /* Output compare event */\r\n else\r\n {\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->OC_DelayElapsedCallback(htim);\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_OC_DelayElapsedCallback(htim);\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n }\r\n }\r\n /* TIM Update event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_UPDATE) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_UPDATE) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_UPDATE);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_BREAK);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->BreakCallback(htim);\r\n#else\r\n HAL_TIMEx_BreakCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Break2 input event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_BREAK2) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_BREAK) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_FLAG(htim, TIM_FLAG_BREAK2);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->Break2Callback(htim);\r\n#else\r\n HAL_TIMEx_Break2Callback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Trigger detection event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_TRIGGER) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_TRIGGER) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_IT_TRIGGER);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM commutation event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_COM) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_COM) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_COM);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Encoder index event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_IDX) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_IDX) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_IDX);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->EncoderIndexCallback(htim);\r\n#else\r\n HAL_TIMEx_EncoderIndexCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Direction change event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_DIR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_DIR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_DIR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->DirectionChangeCallback(htim);\r\n#else\r\n HAL_TIMEx_DirectionChangeCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Index error event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_IERR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_IERR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_IERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IndexErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_IndexErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n /* TIM Transition error event */\r\n if (__HAL_TIM_GET_FLAG(htim, TIM_FLAG_TERR) != RESET)\r\n {\r\n if (__HAL_TIM_GET_IT_SOURCE(htim, TIM_IT_TERR) != RESET)\r\n {\r\n __HAL_TIM_CLEAR_IT(htim, TIM_FLAG_TERR);\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TransitionErrorCallback(htim);\r\n#else\r\n HAL_TIMEx_TransitionErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n }\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group8 TIM Peripheral Control functions\r\n * @brief TIM Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure The Input Output channels for OC, PWM, IC or One Pulse mode.\r\n (+) Configure External Clock source.\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master and the Slave synchronization.\r\n (+) Configure the DMA Burst Mode.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Initializes the TIM Output Compare Channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM Output Compare handle\r\n * @param sConfig TIM Output Compare configuration structure\r\n * @param Channel TIM Channels to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OC_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_OC_CHANNEL_MODE(sConfig->OCMode, Channel));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 1 in Output Compare */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 2 in Output Compare */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 3 in Output Compare */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 4 in Output Compare */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 5 in Output Compare */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the TIM Channel 6 in Output Compare */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Input Capture Channels according to the specified\r\n * parameters in the TIM_IC_InitTypeDef.\r\n * @param htim TIM IC handle\r\n * @param sConfig TIM Input Capture configuration structure\r\n * @param Channel TIM Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_IC_ConfigChannel(TIM_HandleTypeDef *htim, TIM_IC_InitTypeDef *sConfig, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->ICPolarity));\r\n assert_param(IS_TIM_IC_SELECTION(sConfig->ICSelection));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->ICPrescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->ICFilter));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (Channel == TIM_CHANNEL_1)\r\n {\r\n /* TI1 Configuration */\r\n TIM_TI1_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_2)\r\n {\r\n /* TI2 Configuration */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Set the IC2PSC value */\r\n htim->Instance->CCMR1 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else if (Channel == TIM_CHANNEL_3)\r\n {\r\n /* TI3 Configuration */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n TIM_TI3_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC3PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC3PSC;\r\n\r\n /* Set the IC3PSC value */\r\n htim->Instance->CCMR2 |= sConfig->ICPrescaler;\r\n }\r\n else if (Channel == TIM_CHANNEL_4)\r\n {\r\n /* TI4 Configuration */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n TIM_TI4_SetConfig(htim->Instance,\r\n sConfig->ICPolarity,\r\n sConfig->ICSelection,\r\n sConfig->ICFilter);\r\n\r\n /* Reset the IC4PSC Bits */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_IC4PSC;\r\n\r\n /* Set the IC4PSC value */\r\n htim->Instance->CCMR2 |= (sConfig->ICPrescaler << 8U);\r\n }\r\n else\r\n {\r\n status = HAL_ERROR;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM PWM channels according to the specified\r\n * parameters in the TIM_OC_InitTypeDef.\r\n * @param htim TIM PWM handle\r\n * @param sConfig TIM PWM configuration structure\r\n * @param Channel TIM Channels to be configured\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_PWM_ConfigChannel(TIM_HandleTypeDef *htim,\r\n TIM_OC_InitTypeDef *sConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n assert_param(IS_TIM_PWM_MODE(sConfig->OCMode));\r\n assert_param(IS_TIM_OC_POLARITY(sConfig->OCPolarity));\r\n assert_param(IS_TIM_FAST_STATE(sConfig->OCFastMode));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 1 in PWM mode */\r\n TIM_OC1_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel1 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC1PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC1FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 2 in PWM mode */\r\n TIM_OC2_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel2 */\r\n htim->Instance->CCMR1 |= TIM_CCMR1_OC2PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_OC2FE;\r\n htim->Instance->CCMR1 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 3 in PWM mode */\r\n TIM_OC3_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel3 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC3PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC3FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 4 in PWM mode */\r\n TIM_OC4_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel4 */\r\n htim->Instance->CCMR2 |= TIM_CCMR2_OC4PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR2 &= ~TIM_CCMR2_OC4FE;\r\n htim->Instance->CCMR2 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_5:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC5_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 5 in PWM mode */\r\n TIM_OC5_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel5*/\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC5PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC5FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_6:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC6_INSTANCE(htim->Instance));\r\n\r\n /* Configure the Channel 6 in PWM mode */\r\n TIM_OC6_SetConfig(htim->Instance, sConfig);\r\n\r\n /* Set the Preload enable bit for channel6 */\r\n htim->Instance->CCMR3 |= TIM_CCMR3_OC6PE;\r\n\r\n /* Configure the Output Fast mode */\r\n htim->Instance->CCMR3 &= ~TIM_CCMR3_OC6FE;\r\n htim->Instance->CCMR3 |= sConfig->OCFastMode << 8U;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM One Pulse Channels according to the specified\r\n * parameters in the TIM_OnePulse_InitTypeDef.\r\n * @param htim TIM One Pulse handle\r\n * @param sConfig TIM One Pulse configuration structure\r\n * @param OutputChannel TIM output channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @param InputChannel TIM input Channel to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @note To output a waveform with a minimum delay user can enable the fast\r\n * mode by calling the @ref __HAL_TIM_ENABLE_OCxFAST macro. Then CCx\r\n * output is forced in response to the edge detection on TIx input,\r\n * without taking in account the comparison.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_OnePulse_ConfigChannel(TIM_HandleTypeDef *htim, TIM_OnePulse_InitTypeDef *sConfig,\r\n uint32_t OutputChannel, uint32_t InputChannel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n TIM_OC_InitTypeDef temp1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OPM_CHANNELS(OutputChannel));\r\n assert_param(IS_TIM_OPM_CHANNELS(InputChannel));\r\n\r\n if (OutputChannel != InputChannel)\r\n {\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Extract the Output compare configuration from sConfig structure */\r\n temp1.OCMode = sConfig->OCMode;\r\n temp1.Pulse = sConfig->Pulse;\r\n temp1.OCPolarity = sConfig->OCPolarity;\r\n temp1.OCNPolarity = sConfig->OCNPolarity;\r\n temp1.OCIdleState = sConfig->OCIdleState;\r\n temp1.OCNIdleState = sConfig->OCNIdleState;\r\n\r\n switch (OutputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_OC1_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &temp1);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (InputChannel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1FP1;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n TIM_TI2_SetConfig(htim->Instance, sConfig->ICPolarity,\r\n sConfig->ICSelection, sConfig->ICFilter);\r\n\r\n /* Reset the IC2PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC2PSC;\r\n\r\n /* Select the Trigger source */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI2FP2;\r\n\r\n /* Select the Slave Mode */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_TRIGGER;\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiWriteStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer multiple Data from the memory to the TIM peripheral\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data write\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiWriteStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)BurstBuffer,\r\n (uint32_t)&htim->Instance->DMAR, DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM DMA Burst mode\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_WriteStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @note This function should be used only when BurstLength is equal to DMA data transfer length.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer, uint32_t BurstLength)\r\n{\r\n HAL_StatusTypeDef status;\r\n\r\n status = HAL_TIM_DMABurst_MultiReadStart(htim, BurstBaseAddress, BurstRequestSrc, BurstBuffer, BurstLength,\r\n ((BurstLength) >> 8U) + 1U);\r\n\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the DMA Burst to transfer Data from the TIM peripheral to the memory\r\n * @param htim TIM handle\r\n * @param BurstBaseAddress TIM Base address from where the DMA will start the Data read\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMABASE_CR1\r\n * @arg TIM_DMABASE_CR2\r\n * @arg TIM_DMABASE_SMCR\r\n * @arg TIM_DMABASE_DIER\r\n * @arg TIM_DMABASE_SR\r\n * @arg TIM_DMABASE_EGR\r\n * @arg TIM_DMABASE_CCMR1\r\n * @arg TIM_DMABASE_CCMR2\r\n * @arg TIM_DMABASE_CCER\r\n * @arg TIM_DMABASE_CNT\r\n * @arg TIM_DMABASE_PSC\r\n * @arg TIM_DMABASE_ARR\r\n * @arg TIM_DMABASE_RCR\r\n * @arg TIM_DMABASE_CCR1\r\n * @arg TIM_DMABASE_CCR2\r\n * @arg TIM_DMABASE_CCR3\r\n * @arg TIM_DMABASE_CCR4\r\n * @arg TIM_DMABASE_BDTR\r\n * @arg TIM_DMABASE_CCMR3\r\n * @arg TIM_DMABASE_CCR5\r\n * @arg TIM_DMABASE_CCR6\r\n * @arg TIM_DMABASE_DTR2\r\n * @arg TIM_DMABASE_ECR\r\n * @arg TIM_DMABASE_TISEL\r\n * @arg TIM_DMABASE_AF1\r\n * @arg TIM_DMABASE_AF2\r\n * @arg TIM_DMABASE_OR\r\n * @param BurstRequestSrc TIM DMA Request sources\r\n * This parameter can be one of the following values:\r\n * @arg TIM_DMA_UPDATE: TIM update Interrupt source\r\n * @arg TIM_DMA_CC1: TIM Capture Compare 1 DMA source\r\n * @arg TIM_DMA_CC2: TIM Capture Compare 2 DMA source\r\n * @arg TIM_DMA_CC3: TIM Capture Compare 3 DMA source\r\n * @arg TIM_DMA_CC4: TIM Capture Compare 4 DMA source\r\n * @arg TIM_DMA_COM: TIM Commutation DMA source\r\n * @arg TIM_DMA_TRIGGER: TIM Trigger DMA source\r\n * @param BurstBuffer The Buffer address.\r\n * @param BurstLength DMA Burst length. This parameter can be one value\r\n * between: TIM_DMABURSTLENGTH_1TRANSFER and TIM_DMABURSTLENGTH_26TRANSFER.\r\n * @param DataLength Data length. This parameter can be one value\r\n * between 1 and 0xFFFF.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_MultiReadStart(TIM_HandleTypeDef *htim, uint32_t BurstBaseAddress,\r\n uint32_t BurstRequestSrc, uint32_t *BurstBuffer,\r\n uint32_t BurstLength, uint32_t DataLength)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DMA_BASE(BurstBaseAddress));\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n assert_param(IS_TIM_DMA_LENGTH(BurstLength));\r\n assert_param(IS_TIM_DMA_DATA_LENGTH(DataLength));\r\n\r\n if (htim->DMABurstState == HAL_DMA_BURST_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (htim->DMABurstState == HAL_DMA_BURST_STATE_READY)\r\n {\r\n if ((BurstBuffer == NULL) && (BurstLength > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_BUSY;\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n /* Set the DMA Period elapsed callbacks */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferCpltCallback = TIM_DMAPeriodElapsedCplt;\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferHalfCpltCallback = TIM_DMAPeriodElapsedHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_UPDATE]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_UPDATE], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n /* Set the DMA capture callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n /* Set the DMA commutation callbacks */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_COMMUTATION], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n /* Set the DMA trigger callbacks */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferCpltCallback = TIM_DMATriggerCplt;\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferHalfCpltCallback = TIM_DMATriggerHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_TRIGGER]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_TRIGGER], (uint32_t)&htim->Instance->DMAR, (uint32_t)BurstBuffer,\r\n DataLength) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Configure the DMA Burst Mode */\r\n htim->Instance->DCR = (BurstBaseAddress | BurstLength);\r\n\r\n /* Enable the TIM DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, BurstRequestSrc);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stop the DMA burst reading\r\n * @param htim TIM handle\r\n * @param BurstRequestSrc TIM DMA Request sources to disable.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_DMABurst_ReadStop(TIM_HandleTypeDef *htim, uint32_t BurstRequestSrc)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMA_SOURCE(BurstRequestSrc));\r\n\r\n /* Abort the DMA transfer (at least disable the DMA channel) */\r\n switch (BurstRequestSrc)\r\n {\r\n case TIM_DMA_UPDATE:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_UPDATE]);\r\n break;\r\n }\r\n case TIM_DMA_CC1:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n case TIM_DMA_CC2:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n case TIM_DMA_CC3:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n case TIM_DMA_CC4:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n case TIM_DMA_COM:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_COMMUTATION]);\r\n break;\r\n }\r\n case TIM_DMA_TRIGGER:\r\n {\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_TRIGGER]);\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the TIM Update DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, BurstRequestSrc);\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Generate a software event\r\n * @param htim TIM handle\r\n * @param EventSource specifies the event source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_EVENTSOURCE_UPDATE: Timer update Event source\r\n * @arg TIM_EVENTSOURCE_CC1: Timer Capture Compare 1 Event source\r\n * @arg TIM_EVENTSOURCE_CC2: Timer Capture Compare 2 Event source\r\n * @arg TIM_EVENTSOURCE_CC3: Timer Capture Compare 3 Event source\r\n * @arg TIM_EVENTSOURCE_CC4: Timer Capture Compare 4 Event source\r\n * @arg TIM_EVENTSOURCE_COM: Timer COM event source\r\n * @arg TIM_EVENTSOURCE_TRIGGER: Timer Trigger Event source\r\n * @arg TIM_EVENTSOURCE_BREAK: Timer Break event source\r\n * @arg TIM_EVENTSOURCE_BREAK2: Timer Break2 event source\r\n * @note Basic timers can only generate an update event.\r\n * @note TIM_EVENTSOURCE_COM is relevant only with advanced timer instances.\r\n * @note TIM_EVENTSOURCE_BREAK and TIM_EVENTSOURCE_BREAK2 are relevant\r\n * only for timer instances supporting break input(s).\r\n * @retval HAL status\r\n */\r\n\r\nHAL_StatusTypeDef HAL_TIM_GenerateEvent(TIM_HandleTypeDef *htim, uint32_t EventSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_EVENT_SOURCE(EventSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Set the event sources */\r\n htim->Instance->EGR = EventSource;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the OCRef clear feature\r\n * @param htim TIM handle\r\n * @param sClearInputConfig pointer to a TIM_ClearInputConfigTypeDef structure that\r\n * contains the OCREF clear feature and parameters for the TIM peripheral.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigOCrefClear(TIM_HandleTypeDef *htim,\r\n TIM_ClearInputConfigTypeDef *sClearInputConfig,\r\n uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_OCXREF_CLEAR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_CLEARINPUT_SOURCE(sClearInputConfig->ClearInputSource));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n switch (sClearInputConfig->ClearInputSource)\r\n {\r\n case TIM_CLEARINPUTSOURCE_NONE:\r\n {\r\n /* Clear the OCREF clear selection bit and the the ETR Bits */\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_OCCS | TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->SMCR, (TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP));\r\n }\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_COMP1:\r\n case TIM_CLEARINPUTSOURCE_COMP2:\r\n case TIM_CLEARINPUTSOURCE_COMP3:\r\n case TIM_CLEARINPUTSOURCE_COMP4:\r\n#if defined (COMP5)\r\n case TIM_CLEARINPUTSOURCE_COMP5:\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_CLEARINPUTSOURCE_COMP6:\r\n#endif /* COMP6 */\r\n#if defined (COMP7)\r\n case TIM_CLEARINPUTSOURCE_COMP7:\r\n#endif /* COMP7 */\r\n {\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Clear the OCREF clear selection bit */\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n\r\n /* Clear TIM1_AF2_OCRSEL (reset value) */\r\n MODIFY_REG(htim->Instance->AF2, TIMx_AF2_OCRSEL, sClearInputConfig->ClearInputSource);\r\n }\r\n break;\r\n }\r\n\r\n case TIM_CLEARINPUTSOURCE_ETR:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLEARINPUT_POLARITY(sClearInputConfig->ClearInputPolarity));\r\n assert_param(IS_TIM_CLEARINPUT_PRESCALER(sClearInputConfig->ClearInputPrescaler));\r\n assert_param(IS_TIM_CLEARINPUT_FILTER(sClearInputConfig->ClearInputFilter));\r\n\r\n /* When OCRef clear feature is used with ETR source, ETR prescaler must be off */\r\n if (sClearInputConfig->ClearInputPrescaler != TIM_CLEARINPUTPRESCALER_DIV1)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClearInputConfig->ClearInputPrescaler,\r\n sClearInputConfig->ClearInputPolarity,\r\n sClearInputConfig->ClearInputFilter);\r\n\r\n if (IS_TIM_OCCS_INSTANCE(htim->Instance))\r\n {\r\n /* Set the OCREF clear selection bit */\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_OCCS);\r\n\r\n /* Clear TIMx_AF2_OCRSEL (reset value) */\r\n CLEAR_BIT(htim->Instance->AF2, TIMx_AF2_OCRSEL);\r\n }\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 1 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 1 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC1CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 2 */\r\n SET_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 2 */\r\n CLEAR_BIT(htim->Instance->CCMR1, TIM_CCMR1_OC2CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_3:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 3 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 3 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC3CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_4:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 4 */\r\n SET_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 4 */\r\n CLEAR_BIT(htim->Instance->CCMR2, TIM_CCMR2_OC4CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_5:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 5 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 5 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC5CE);\r\n }\r\n break;\r\n }\r\n case TIM_CHANNEL_6:\r\n {\r\n if (sClearInputConfig->ClearInputState != (uint32_t)DISABLE)\r\n {\r\n /* Enable the OCREF clear feature for Channel 6 */\r\n SET_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n else\r\n {\r\n /* Disable the OCREF clear feature for Channel 6 */\r\n CLEAR_BIT(htim->Instance->CCMR3, TIM_CCMR3_OC6CE);\r\n }\r\n break;\r\n }\r\n default:\r\n break;\r\n }\r\n }\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the clock source to be used\r\n * @param htim TIM handle\r\n * @param sClockSourceConfig pointer to a TIM_ClockConfigTypeDef structure that\r\n * contains the clock source information for the TIM peripheral.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigClockSource(TIM_HandleTypeDef *htim, TIM_ClockConfigTypeDef *sClockSourceConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE(sClockSourceConfig->ClockSource));\r\n\r\n /* Reset the SMS, TS, ECE, ETPS and ETRF bits */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr &= ~(TIM_SMCR_SMS | TIM_SMCR_TS);\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n switch (sClockSourceConfig->ClockSource)\r\n {\r\n case TIM_CLOCKSOURCE_INTERNAL:\r\n {\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE1:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n\r\n /* Select the External clock mode1 and the ETRF trigger */\r\n tmpsmcr = htim->Instance->SMCR;\r\n tmpsmcr |= (TIM_SLAVEMODE_EXTERNAL1 | TIM_CLOCKSOURCE_ETRMODE1);\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ETRMODE2:\r\n {\r\n /* Check whether or not the timer instance supports external trigger input mode 2 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(htim->Instance));\r\n\r\n /* Check ETR input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPRESCALER(sClockSourceConfig->ClockPrescaler));\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n /* Configure the ETR Clock source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sClockSourceConfig->ClockPrescaler,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n /* Enable the External clock mode2 */\r\n htim->Instance->SMCR |= TIM_SMCR_ECE;\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI2:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 (ETRF)*/\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI2 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI2);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_TI1ED:\r\n {\r\n /* Check whether or not the timer instance supports external clock mode 1 */\r\n assert_param(IS_TIM_CLOCKSOURCE_TIX_INSTANCE(htim->Instance));\r\n\r\n /* Check TI1 input conditioning related parameters */\r\n assert_param(IS_TIM_CLOCKPOLARITY(sClockSourceConfig->ClockPolarity));\r\n assert_param(IS_TIM_CLOCKFILTER(sClockSourceConfig->ClockFilter));\r\n\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sClockSourceConfig->ClockPolarity,\r\n sClockSourceConfig->ClockFilter);\r\n TIM_ITRx_SetConfig(htim->Instance, TIM_CLOCKSOURCE_TI1ED);\r\n break;\r\n }\r\n\r\n case TIM_CLOCKSOURCE_ITR0:\r\n case TIM_CLOCKSOURCE_ITR1:\r\n case TIM_CLOCKSOURCE_ITR2:\r\n case TIM_CLOCKSOURCE_ITR3:\r\n#if defined (TIM5)\r\n case TIM_CLOCKSOURCE_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_CLOCKSOURCE_ITR5:\r\n case TIM_CLOCKSOURCE_ITR6:\r\n case TIM_CLOCKSOURCE_ITR7:\r\n case TIM_CLOCKSOURCE_ITR8:\r\n#if defined (TIM20)\r\n case TIM_CLOCKSOURCE_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_CLOCKSOURCE_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_CLOCKSOURCE_ITR11:\r\n {\r\n /* Check whether or not the timer instance supports internal trigger input */\r\n assert_param(IS_TIM_CLOCKSOURCE_INSTANCE((htim->Instance), sClockSourceConfig->ClockSource));\r\n\r\n TIM_ITRx_SetConfig(htim->Instance, sClockSourceConfig->ClockSource);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Selects the signal connected to the TI1 input: direct from CH1_input\r\n * or a XOR combination between CH1_input, CH2_input & CH3_input\r\n * @param htim TIM handle.\r\n * @param TI1_Selection Indicate whether or not channel 1 is connected to the\r\n * output of a XOR gate.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TI1SELECTION_CH1: The TIMx_CH1 pin is connected to TI1 input\r\n * @arg TIM_TI1SELECTION_XORCOMBINATION: The TIMx_CH1, CH2 and CH3\r\n * pins are connected to the TI1 input (XOR combination)\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_ConfigTI1Input(TIM_HandleTypeDef *htim, uint32_t TI1_Selection)\r\n{\r\n uint32_t tmpcr2;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_XOR_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TI1SELECTION(TI1_Selection));\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Reset the TI1 selection */\r\n tmpcr2 &= ~TIM_CR2_TI1S;\r\n\r\n /* Set the TI1 selection */\r\n tmpcr2 |= TI1_Selection;\r\n\r\n /* Write to TIMxCR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro(TIM_HandleTypeDef *htim, TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable Trigger Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in Slave mode in interrupt mode\r\n * @param htim TIM handle.\r\n * @param sSlaveConfig pointer to a TIM_SlaveConfigTypeDef structure that\r\n * contains the selected trigger (internal trigger input, filtered\r\n * timer input or external trigger input) and the Slave mode\r\n * (Disable, Reset, Gated, Trigger, External clock mode 1, Reset + Trigger, Gated + Reset).\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_SlaveConfigSynchro_IT(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_MODE(sSlaveConfig->SlaveMode));\r\n assert_param(IS_TIM_TRIGGER_INSTANCE(htim->Instance, sSlaveConfig->InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n if (TIM_SlaveTimer_SetConfig(htim, sSlaveConfig) != HAL_OK)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n __HAL_UNLOCK(htim);\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable Trigger Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_TRIGGER);\r\n\r\n /* Disable Trigger DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_TRIGGER);\r\n\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Read the captured value from Capture Compare unit\r\n * @param htim TIM handle.\r\n * @param Channel TIM Channels to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval Captured value\r\n */\r\nuint32_t HAL_TIM_ReadCapturedValue(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpreg = 0U;\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 1 value */\r\n tmpreg = htim->Instance->CCR1;\r\n\r\n break;\r\n }\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 2 value */\r\n tmpreg = htim->Instance->CCR2;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC3_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 3 value */\r\n tmpreg = htim->Instance->CCR3;\r\n\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC4_INSTANCE(htim->Instance));\r\n\r\n /* Return the capture 4 value */\r\n tmpreg = htim->Instance->CCR4;\r\n\r\n break;\r\n }\r\n\r\n default:\r\n break;\r\n }\r\n\r\n return tmpreg;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group9 TIM Callbacks functions\r\n * @brief TIM Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### TIM Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides TIM callback functions:\r\n (+) TIM Period elapsed callback\r\n (+) TIM Output Compare callback\r\n (+) TIM Input capture callback\r\n (+) TIM Trigger callback\r\n (+) TIM Error callback\r\n (+) TIM Index callback\r\n (+) TIM Direction change callback\r\n (+) TIM Index error callback\r\n (+) TIM Transition error callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Period elapsed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Period elapsed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PeriodElapsedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PeriodElapsedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Output Compare callback in non-blocking mode\r\n * @param htim TIM OC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_OC_DelayElapsedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_OC_DelayElapsedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Input Capture half complete callback in non-blocking mode\r\n * @param htim TIM IC handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_IC_CaptureHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_IC_CaptureHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief PWM Pulse finished half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_PWM_PulseFinishedHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_PWM_PulseFinishedHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Trigger detection half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_TriggerHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_TriggerHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Timer error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIM_ErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIM_ErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Register a User TIM callback to be used instead of the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be registered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @param pCallback pointer to the callback function\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_RegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID,\r\n pTIM_CallbackTypeDef pCallback)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n if (pCallback == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n htim->PeriodElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n htim->PeriodElapsedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n htim->TriggerCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n htim->TriggerHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n htim->IC_CaptureCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n htim->IC_CaptureHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n htim->OC_DelayElapsedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n htim->PWM_PulseFinishedCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n htim->PWM_PulseFinishedHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n htim->ErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n htim->CommutationCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n htim->CommutationHalfCpltCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n htim->BreakCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n htim->Break2Callback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n htim->EncoderIndexCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n htim->DirectionChangeCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n htim->IndexErrorCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n htim->TransitionErrorCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n htim->Base_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n htim->Base_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n htim->IC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n htim->IC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n htim->OC_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n htim->OC_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n htim->PWM_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n htim->PWM_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n htim->OnePulse_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n htim->OnePulse_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n htim->Encoder_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n htim->Encoder_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n htim->HallSensor_MspInitCallback = pCallback;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n htim->HallSensor_MspDeInitCallback = pCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Unregister a TIM callback\r\n * TIM callback is redirected to the weak predefined callback\r\n * @param htim tim handle\r\n * @param CallbackID ID of the callback to be unregistered\r\n * This parameter can be one of the following values:\r\n * @arg @ref HAL_TIM_BASE_MSPINIT_CB_ID Base MspInit Callback ID\r\n * @arg @ref HAL_TIM_BASE_MSPDEINIT_CB_ID Base MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPINIT_CB_ID IC MspInit Callback ID\r\n * @arg @ref HAL_TIM_IC_MSPDEINIT_CB_ID IC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPINIT_CB_ID OC MspInit Callback ID\r\n * @arg @ref HAL_TIM_OC_MSPDEINIT_CB_ID OC MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPINIT_CB_ID PWM MspInit Callback ID\r\n * @arg @ref HAL_TIM_PWM_MSPDEINIT_CB_ID PWM MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPINIT_CB_ID One Pulse MspInit Callback ID\r\n * @arg @ref HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID One Pulse MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPINIT_CB_ID Encoder MspInit Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_MSPDEINIT_CB_ID Encoder MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID Hall Sensor MspInit Callback ID\r\n * @arg @ref HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID Hall Sensor MspDeInit Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_CB_ID Period Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID Period Elapsed half complete Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_CB_ID Trigger Callback ID\r\n * @arg @ref HAL_TIM_TRIGGER_HALF_CB_ID Trigger half complete Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_CB_ID Input Capture Callback ID\r\n * @arg @ref HAL_TIM_IC_CAPTURE_HALF_CB_ID Input Capture half complete Callback ID\r\n * @arg @ref HAL_TIM_OC_DELAY_ELAPSED_CB_ID Output Compare Delay Elapsed Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_CB_ID PWM Pulse Finished Callback ID\r\n * @arg @ref HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID PWM Pulse Finished half complete Callback ID\r\n * @arg @ref HAL_TIM_ERROR_CB_ID Error Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_CB_ID Commutation Callback ID\r\n * @arg @ref HAL_TIM_COMMUTATION_HALF_CB_ID Commutation half complete Callback ID\r\n * @arg @ref HAL_TIM_BREAK_CB_ID Break Callback ID\r\n * @arg @ref HAL_TIM_BREAK2_CB_ID Break2 Callback ID\r\n * @arg @ref HAL_TIM_ENCODER_INDEX_CB_ID Encoder Index Callback ID\r\n * @arg @ref HAL_TIM_DIRECTION_CHANGE_CB_ID Direction Change Callback ID\r\n * @arg @ref HAL_TIM_INDEX_ERROR_CB_ID Index Error Callback ID\r\n * @arg @ref HAL_TIM_TRANSITION_ERROR_CB_ID Transition Error Callback ID\r\n * @retval status\r\n */\r\nHAL_StatusTypeDef HAL_TIM_UnRegisterCallback(TIM_HandleTypeDef *htim, HAL_TIM_CallbackIDTypeDef CallbackID)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Process locked */\r\n __HAL_LOCK(htim);\r\n\r\n if (htim->State == HAL_TIM_STATE_READY)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_CB_ID :\r\n /* Legacy weak Period Elapsed Callback */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PERIOD_ELAPSED_HALF_CB_ID :\r\n /* Legacy weak Period Elapsed half complete Callback */\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_CB_ID :\r\n /* Legacy weak Trigger Callback */\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n break;\r\n\r\n case HAL_TIM_TRIGGER_HALF_CB_ID :\r\n /* Legacy weak Trigger half complete Callback */\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_CB_ID :\r\n /* Legacy weak IC Capture Callback */\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n break;\r\n\r\n case HAL_TIM_IC_CAPTURE_HALF_CB_ID :\r\n /* Legacy weak IC Capture half complete Callback */\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_OC_DELAY_ELAPSED_CB_ID :\r\n /* Legacy weak OC Delay Elapsed Callback */\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_CB_ID :\r\n /* Legacy weak PWM Pulse Finished Callback */\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n break;\r\n\r\n case HAL_TIM_PWM_PULSE_FINISHED_HALF_CB_ID :\r\n /* Legacy weak PWM Pulse Finished half complete Callback */\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_ERROR_CB_ID :\r\n /* Legacy weak Error Callback */\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_CB_ID :\r\n /* Legacy weak Commutation Callback */\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n break;\r\n\r\n case HAL_TIM_COMMUTATION_HALF_CB_ID :\r\n /* Legacy weak Commutation half complete Callback */\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK_CB_ID :\r\n /* Legacy weak Break Callback */\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n break;\r\n\r\n case HAL_TIM_BREAK2_CB_ID :\r\n /* Legacy weak Break2 Callback */\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_INDEX_CB_ID :\r\n /* Legacy weak Encoder Index Callback */\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n break;\r\n\r\n case HAL_TIM_DIRECTION_CHANGE_CB_ID :\r\n /* Legacy weak Direction Change Callback */\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n break;\r\n\r\n case HAL_TIM_INDEX_ERROR_CB_ID :\r\n /* Legacy weak Index Error Callback */\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n break;\r\n\r\n case HAL_TIM_TRANSITION_ERROR_CB_ID :\r\n /* Legacy weak Transition Error Callback */\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n switch (CallbackID)\r\n {\r\n case HAL_TIM_BASE_MSPINIT_CB_ID :\r\n /* Legacy weak Base MspInit Callback */\r\n htim->Base_MspInitCallback = HAL_TIM_Base_MspInit;\r\n break;\r\n\r\n case HAL_TIM_BASE_MSPDEINIT_CB_ID :\r\n /* Legacy weak Base Msp DeInit Callback */\r\n htim->Base_MspDeInitCallback = HAL_TIM_Base_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPINIT_CB_ID :\r\n /* Legacy weak IC Msp Init Callback */\r\n htim->IC_MspInitCallback = HAL_TIM_IC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_IC_MSPDEINIT_CB_ID :\r\n /* Legacy weak IC Msp DeInit Callback */\r\n htim->IC_MspDeInitCallback = HAL_TIM_IC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPINIT_CB_ID :\r\n /* Legacy weak OC Msp Init Callback */\r\n htim->OC_MspInitCallback = HAL_TIM_OC_MspInit;\r\n break;\r\n\r\n case HAL_TIM_OC_MSPDEINIT_CB_ID :\r\n /* Legacy weak OC Msp DeInit Callback */\r\n htim->OC_MspDeInitCallback = HAL_TIM_OC_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPINIT_CB_ID :\r\n /* Legacy weak PWM Msp Init Callback */\r\n htim->PWM_MspInitCallback = HAL_TIM_PWM_MspInit;\r\n break;\r\n\r\n case HAL_TIM_PWM_MSPDEINIT_CB_ID :\r\n /* Legacy weak PWM Msp DeInit Callback */\r\n htim->PWM_MspDeInitCallback = HAL_TIM_PWM_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp Init Callback */\r\n htim->OnePulse_MspInitCallback = HAL_TIM_OnePulse_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ONE_PULSE_MSPDEINIT_CB_ID :\r\n /* Legacy weak One Pulse Msp DeInit Callback */\r\n htim->OnePulse_MspDeInitCallback = HAL_TIM_OnePulse_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPINIT_CB_ID :\r\n /* Legacy weak Encoder Msp Init Callback */\r\n htim->Encoder_MspInitCallback = HAL_TIM_Encoder_MspInit;\r\n break;\r\n\r\n case HAL_TIM_ENCODER_MSPDEINIT_CB_ID :\r\n /* Legacy weak Encoder Msp DeInit Callback */\r\n htim->Encoder_MspDeInitCallback = HAL_TIM_Encoder_MspDeInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp Init Callback */\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n break;\r\n\r\n case HAL_TIM_HALL_SENSOR_MSPDEINIT_CB_ID :\r\n /* Legacy weak Hall Sensor Msp DeInit Callback */\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n break;\r\n\r\n default :\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n }\r\n else\r\n {\r\n /* Return error status */\r\n status = HAL_ERROR;\r\n }\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Exported_Functions_Group10 TIM Peripheral State functions\r\n * @brief TIM Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Base handle state.\r\n * @param htim TIM Base handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Base_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM OC handle state.\r\n * @param htim TIM Output Compare handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM PWM handle state.\r\n * @param htim TIM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_PWM_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Input Capture handle state.\r\n * @param htim TIM IC handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_IC_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM One Pulse Mode handle state.\r\n * @param htim TIM OPM handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_OnePulse_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM Encoder Interface handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIM_Encoder_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return the TIM Encoder Mode handle state.\r\n * @param htim TIM handle\r\n * @retval Active channel\r\n */\r\nHAL_TIM_ActiveChannel HAL_TIM_GetActiveChannel(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->Channel;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM channel.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5\r\n * @arg TIM_CHANNEL_6: TIM Channel 6\r\n * @retval TIM Channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIM_GetChannelState(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCX_INSTANCE(htim->Instance, Channel));\r\n\r\n channel_state = TIM_CHANNEL_STATE_GET(htim, Channel);\r\n\r\n return channel_state;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of a DMA burst operation.\r\n * @param htim TIM handle\r\n * @retval DMA burst state\r\n */\r\nHAL_TIM_DMABurstStateTypeDef HAL_TIM_DMABurstState(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_DMABURST_INSTANCE(htim->Instance));\r\n\r\n return htim->DMABurstState;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIM_Private_Functions TIM Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA error callback\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMAError(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMADelayPulseHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Capture half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIM_DMACaptureHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->IC_CaptureHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_IC_CaptureHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_UPDATE]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Period Elapse half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAPeriodElapsedHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PeriodElapsedHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_PeriodElapsedHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (htim->hdma[TIM_DMA_ID_TRIGGER]->Init.Mode == DMA_NORMAL)\r\n {\r\n htim->State = HAL_TIM_STATE_READY;\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerCallback(htim);\r\n#else\r\n HAL_TIM_TriggerCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Trigger half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMATriggerHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->TriggerHalfCpltCallback(htim);\r\n#else\r\n HAL_TIM_TriggerHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief Time Base configuration\r\n * @param TIMx TIM peripheral\r\n * @param Structure TIM Base configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_Base_SetConfig(TIM_TypeDef *TIMx, TIM_Base_InitTypeDef *Structure)\r\n{\r\n uint32_t tmpcr1;\r\n tmpcr1 = TIMx->CR1;\r\n\r\n /* Set TIM Time Base Unit parameters ---------------------------------------*/\r\n if (IS_TIM_COUNTER_MODE_SELECT_INSTANCE(TIMx))\r\n {\r\n /* Select the Counter Mode */\r\n tmpcr1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);\r\n tmpcr1 |= Structure->CounterMode;\r\n }\r\n\r\n if (IS_TIM_CLOCK_DIVISION_INSTANCE(TIMx))\r\n {\r\n /* Set the clock division */\r\n tmpcr1 &= ~TIM_CR1_CKD;\r\n tmpcr1 |= (uint32_t)Structure->ClockDivision;\r\n }\r\n\r\n /* Set the auto-reload preload */\r\n MODIFY_REG(tmpcr1, TIM_CR1_ARPE, Structure->AutoReloadPreload);\r\n\r\n TIMx->CR1 = tmpcr1;\r\n\r\n /* Set the Autoreload value */\r\n TIMx->ARR = (uint32_t)Structure->Period ;\r\n\r\n /* Set the Prescaler value */\r\n TIMx->PSC = Structure->Prescaler;\r\n\r\n if (IS_TIM_REPETITION_COUNTER_INSTANCE(TIMx))\r\n {\r\n /* Set the Repetition Counter value */\r\n TIMx->RCR = Structure->RepetitionCounter;\r\n }\r\n\r\n /* Generate an update event to reload the Prescaler\r\n and the repetition counter (only for advanced timer) value immediately */\r\n TIMx->EGR = TIM_EGR_UG;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 1 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC1_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC1M;\r\n tmpccmrx &= ~TIM_CCMR1_CC1S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= OC_Config->OCPolarity;\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_1))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC1NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= OC_Config->OCNPolarity;\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC1NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS1;\r\n tmpcr2 &= ~TIM_CR2_OIS1N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= OC_Config->OCIdleState;\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= OC_Config->OCNIdleState;\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR1 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 2 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nvoid TIM_OC2_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR1;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR1_OC2M;\r\n tmpccmrx &= ~TIM_CCMR1_CC2S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 4U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_2))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC2NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 4U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC2NE;\r\n\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS2;\r\n tmpcr2 &= ~TIM_CR2_OIS2N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 2U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 2U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR1 */\r\n TIMx->CCMR1 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR2 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 3 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC3_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 3: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC3M;\r\n tmpccmrx &= ~TIM_CCMR2_CC3S;\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 8U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_3))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC3NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 8U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC3NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare and Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS3;\r\n tmpcr2 &= ~TIM_CR2_OIS3N;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 4U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 4U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR3 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 4 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC4_SetConfig(TIM_TypeDef *TIMx, TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n\r\n /* Get the TIMx CCMR2 register value */\r\n tmpccmrx = TIMx->CCMR2;\r\n\r\n /* Reset the Output Compare mode and Capture/Compare selection Bits */\r\n tmpccmrx &= ~TIM_CCMR2_OC4M;\r\n tmpccmrx &= ~TIM_CCMR2_CC4S;\r\n\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 12U);\r\n\r\n if (IS_TIM_CCXN_INSTANCE(TIMx, TIM_CHANNEL_4))\r\n {\r\n assert_param(IS_TIM_OCN_POLARITY(OC_Config->OCNPolarity));\r\n\r\n /* Reset the Output N Polarity level */\r\n tmpccer &= ~TIM_CCER_CC4NP;\r\n /* Set the Output N Polarity */\r\n tmpccer |= (OC_Config->OCNPolarity << 12U);\r\n /* Reset the Output N State */\r\n tmpccer &= ~TIM_CCER_CC4NE;\r\n }\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Check parameters */\r\n assert_param(IS_TIM_OCNIDLE_STATE(OC_Config->OCNIdleState));\r\n assert_param(IS_TIM_OCIDLE_STATE(OC_Config->OCIdleState));\r\n\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4;\r\n /* Reset the Output Compare N IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS4N;\r\n\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 6U);\r\n /* Set the Output N Idle state */\r\n tmpcr2 |= (OC_Config->OCNIdleState << 6U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR2 */\r\n TIMx->CCMR2 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR4 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 5 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC5_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC5E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC5M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= OC_Config->OCMode;\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= ~TIM_CCER_CC5P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 16U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS5;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 8U);\r\n }\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR5 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Timer Output Compare 6 configuration\r\n * @param TIMx to select the TIM peripheral\r\n * @param OC_Config The output configuration structure\r\n * @retval None\r\n */\r\nstatic void TIM_OC6_SetConfig(TIM_TypeDef *TIMx,\r\n TIM_OC_InitTypeDef *OC_Config)\r\n{\r\n uint32_t tmpccmrx;\r\n uint32_t tmpccer;\r\n uint32_t tmpcr2;\r\n\r\n /* Disable the output: Reset the CCxE Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC6E;\r\n\r\n /* Get the TIMx CCER register value */\r\n tmpccer = TIMx->CCER;\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = TIMx->CR2;\r\n /* Get the TIMx CCMR1 register value */\r\n tmpccmrx = TIMx->CCMR3;\r\n\r\n /* Reset the Output Compare Mode Bits */\r\n tmpccmrx &= ~(TIM_CCMR3_OC6M);\r\n /* Select the Output Compare Mode */\r\n tmpccmrx |= (OC_Config->OCMode << 8U);\r\n\r\n /* Reset the Output Polarity level */\r\n tmpccer &= (uint32_t)~TIM_CCER_CC6P;\r\n /* Set the Output Compare Polarity */\r\n tmpccer |= (OC_Config->OCPolarity << 20U);\r\n\r\n if (IS_TIM_BREAK_INSTANCE(TIMx))\r\n {\r\n /* Reset the Output Compare IDLE State */\r\n tmpcr2 &= ~TIM_CR2_OIS6;\r\n /* Set the Output Idle state */\r\n tmpcr2 |= (OC_Config->OCIdleState << 10U);\r\n }\r\n\r\n /* Write to TIMx CR2 */\r\n TIMx->CR2 = tmpcr2;\r\n\r\n /* Write to TIMx CCMR3 */\r\n TIMx->CCMR3 = tmpccmrx;\r\n\r\n /* Set the Capture Compare Register value */\r\n TIMx->CCR6 = OC_Config->Pulse;\r\n\r\n /* Write to TIMx CCER */\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Slave Timer configuration function\r\n * @param htim TIM handle\r\n * @param sSlaveConfig Slave timer configuration\r\n * @retval None\r\n */\r\nstatic HAL_StatusTypeDef TIM_SlaveTimer_SetConfig(TIM_HandleTypeDef *htim,\r\n TIM_SlaveConfigTypeDef *sSlaveConfig)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* Reset the Trigger Selection Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source */\r\n tmpsmcr |= sSlaveConfig->InputTrigger;\r\n\r\n /* Reset the slave mode Bits */\r\n tmpsmcr &= ~TIM_SMCR_SMS;\r\n /* Set the slave mode */\r\n tmpsmcr |= sSlaveConfig->SlaveMode;\r\n\r\n /* Write to TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n\r\n /* Configure the trigger prescaler, filter, and polarity */\r\n switch (sSlaveConfig->InputTrigger)\r\n {\r\n case TIM_TS_ETRF:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPRESCALER(sSlaveConfig->TriggerPrescaler));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n /* Configure the ETR Trigger source */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sSlaveConfig->TriggerPrescaler,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1F_ED:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n if ((sSlaveConfig->SlaveMode == TIM_SLAVEMODE_GATED) || \\\r\n (sSlaveConfig->SlaveMode == TIM_SLAVEMODE_COMBINED_GATEDRESET))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = htim->Instance->CCER;\r\n htim->Instance->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = htim->Instance->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((sSlaveConfig->TriggerFilter) << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n htim->Instance->CCMR1 = tmpccmr1;\r\n htim->Instance->CCER = tmpccer;\r\n break;\r\n }\r\n\r\n case TIM_TS_TI1FP1:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI1 Filter and Polarity */\r\n TIM_TI1_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_TI2FP2:\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC2_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRIGGERPOLARITY(sSlaveConfig->TriggerPolarity));\r\n assert_param(IS_TIM_TRIGGERFILTER(sSlaveConfig->TriggerFilter));\r\n\r\n /* Configure TI2 Filter and Polarity */\r\n TIM_TI2_ConfigInputStage(htim->Instance,\r\n sSlaveConfig->TriggerPolarity,\r\n sSlaveConfig->TriggerFilter);\r\n break;\r\n }\r\n\r\n case TIM_TS_ITR0:\r\n case TIM_TS_ITR1:\r\n case TIM_TS_ITR2:\r\n case TIM_TS_ITR3:\r\n#if defined (TIM5)\r\n case TIM_TS_ITR4:\r\n#endif /* TIM5 */\r\n case TIM_TS_ITR5:\r\n case TIM_TS_ITR6:\r\n case TIM_TS_ITR7:\r\n case TIM_TS_ITR8:\r\n#if defined (TIM20)\r\n case TIM_TS_ITR9:\r\n#endif /* TIM20 */\r\n#if defined (HRTIM1)\r\n case TIM_TS_ITR10:\r\n#endif /* HRTIM1 */\r\n case TIM_TS_ITR11:\r\n {\r\n /* Check the parameter */\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE((htim->Instance), sSlaveConfig->InputTrigger));\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI1 as Input.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 1 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 1 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 1 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI2FP1\r\n * (on channel2 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nvoid TIM_TI1_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n if (IS_TIM_CC2_INSTANCE(TIMx) != RESET)\r\n {\r\n tmpccmr1 &= ~TIM_CCMR1_CC1S;\r\n tmpccmr1 |= TIM_ICSelection;\r\n }\r\n else\r\n {\r\n tmpccmr1 |= TIM_CCMR1_CC1S_0;\r\n }\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= ((TIM_ICFilter << 4U) & TIM_CCMR1_IC1F);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= (TIM_ICPolarity & (TIM_CCER_CC1P | TIM_CCER_CC1NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI1.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI1_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 1: Reset the CC1E Bit */\r\n tmpccer = TIMx->CCER;\r\n TIMx->CCER &= ~TIM_CCER_CC1E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC1F;\r\n tmpccmr1 |= (TIM_ICFilter << 4U);\r\n\r\n /* Select the Polarity and set the CC1E Bit */\r\n tmpccer &= ~(TIM_CCER_CC1P | TIM_CCER_CC1NP);\r\n tmpccer |= TIM_ICPolarity;\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI2 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 2 is selected to be connected to IC2.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 2 is selected to be connected to IC1.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 2 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI1FP2\r\n * (on channel1 path) is used as the input signal. Therefore CCMR1 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI2_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr1 &= ~TIM_CCMR1_CC2S;\r\n tmpccmr1 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= ((TIM_ICFilter << 12U) & TIM_CCMR1_IC2F);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= ((TIM_ICPolarity << 4U) & (TIM_CCER_CC2P | TIM_CCER_CC2NP));\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the Polarity and Filter for TI2.\r\n * @param TIMx to select the TIM peripheral.\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n */\r\nstatic void TIM_TI2_ConfigInputStage(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr1;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 2: Reset the CC2E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC2E;\r\n tmpccmr1 = TIMx->CCMR1;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Set the filter */\r\n tmpccmr1 &= ~TIM_CCMR1_IC2F;\r\n tmpccmr1 |= (TIM_ICFilter << 12U);\r\n\r\n /* Select the Polarity and set the CC2E Bit */\r\n tmpccer &= ~(TIM_CCER_CC2P | TIM_CCER_CC2NP);\r\n tmpccer |= (TIM_ICPolarity << 4U);\r\n\r\n /* Write to TIMx CCMR1 and CCER registers */\r\n TIMx->CCMR1 = tmpccmr1 ;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI3 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 3 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 3 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 3 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @retval None\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI3FP4\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n */\r\nstatic void TIM_TI3_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 3: Reset the CC3E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC3E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC3S;\r\n tmpccmr2 |= TIM_ICSelection;\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC3F;\r\n tmpccmr2 |= ((TIM_ICFilter << 4U) & TIM_CCMR2_IC3F);\r\n\r\n /* Select the Polarity and set the CC3E Bit */\r\n tmpccer &= ~(TIM_CCER_CC3P | TIM_CCER_CC3NP);\r\n tmpccer |= ((TIM_ICPolarity << 8U) & (TIM_CCER_CC3P | TIM_CCER_CC3NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer;\r\n}\r\n\r\n/**\r\n * @brief Configure the TI4 as Input.\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ICPolarity The Input Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICPOLARITY_RISING\r\n * @arg TIM_ICPOLARITY_FALLING\r\n * @arg TIM_ICPOLARITY_BOTHEDGE\r\n * @param TIM_ICSelection specifies the input to be used.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ICSELECTION_DIRECTTI: TIM Input 4 is selected to be connected to IC4.\r\n * @arg TIM_ICSELECTION_INDIRECTTI: TIM Input 4 is selected to be connected to IC3.\r\n * @arg TIM_ICSELECTION_TRC: TIM Input 4 is selected to be connected to TRC.\r\n * @param TIM_ICFilter Specifies the Input Capture Filter.\r\n * This parameter must be a value between 0x00 and 0x0F.\r\n * @note TIM_ICFilter and TIM_ICPolarity are not used in INDIRECT mode as TI4FP3\r\n * (on channel1 path) is used as the input signal. Therefore CCMR2 must be\r\n * protected against un-initialized filter and polarity values.\r\n * @retval None\r\n */\r\nstatic void TIM_TI4_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ICPolarity, uint32_t TIM_ICSelection,\r\n uint32_t TIM_ICFilter)\r\n{\r\n uint32_t tmpccmr2;\r\n uint32_t tmpccer;\r\n\r\n /* Disable the Channel 4: Reset the CC4E Bit */\r\n TIMx->CCER &= ~TIM_CCER_CC4E;\r\n tmpccmr2 = TIMx->CCMR2;\r\n tmpccer = TIMx->CCER;\r\n\r\n /* Select the Input */\r\n tmpccmr2 &= ~TIM_CCMR2_CC4S;\r\n tmpccmr2 |= (TIM_ICSelection << 8U);\r\n\r\n /* Set the filter */\r\n tmpccmr2 &= ~TIM_CCMR2_IC4F;\r\n tmpccmr2 |= ((TIM_ICFilter << 12U) & TIM_CCMR2_IC4F);\r\n\r\n /* Select the Polarity and set the CC4E Bit */\r\n tmpccer &= ~(TIM_CCER_CC4P | TIM_CCER_CC4NP);\r\n tmpccer |= ((TIM_ICPolarity << 12U) & (TIM_CCER_CC4P | TIM_CCER_CC4NP));\r\n\r\n /* Write to TIMx CCMR2 and CCER registers */\r\n TIMx->CCMR2 = tmpccmr2;\r\n TIMx->CCER = tmpccer ;\r\n}\r\n\r\n/**\r\n * @brief Selects the Input Trigger source\r\n * @param TIMx to select the TIM peripheral\r\n * @param InputTriggerSource The Input Trigger source.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal Trigger 0\r\n * @arg TIM_TS_ITR1: Internal Trigger 1\r\n * @arg TIM_TS_ITR2: Internal Trigger 2\r\n * @arg TIM_TS_ITR3: Internal Trigger 3\r\n * @arg TIM_TS_TI1F_ED: TI1 Edge Detector\r\n * @arg TIM_TS_TI1FP1: Filtered Timer Input 1\r\n * @arg TIM_TS_TI2FP2: Filtered Timer Input 2\r\n * @arg TIM_TS_ETRF: External Trigger input\r\n * @arg TIM_TS_ITR4: Internal Trigger 4 (*)\r\n * @arg TIM_TS_ITR5: Internal Trigger 5\r\n * @arg TIM_TS_ITR6: Internal Trigger 6\r\n * @arg TIM_TS_ITR7: Internal Trigger 7\r\n * @arg TIM_TS_ITR8: Internal Trigger 8\r\n * @arg TIM_TS_ITR9: Internal Trigger 9 (*)\r\n * @arg TIM_TS_ITR10: Internal Trigger 10\r\n * @arg TIM_TS_ITR11: Internal Trigger 11\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @retval None\r\n */\r\nstatic void TIM_ITRx_SetConfig(TIM_TypeDef *TIMx, uint32_t InputTriggerSource)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = TIMx->SMCR;\r\n /* Reset the TS Bits */\r\n tmpsmcr &= ~TIM_SMCR_TS;\r\n /* Set the Input Trigger source and the slave mode*/\r\n tmpsmcr |= (InputTriggerSource | TIM_SLAVEMODE_EXTERNAL1);\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n/**\r\n * @brief Configures the TIMx External Trigger (ETR).\r\n * @param TIMx to select the TIM peripheral\r\n * @param TIM_ExtTRGPrescaler The external Trigger Prescaler.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPRESCALER_DIV1: ETRP Prescaler OFF.\r\n * @arg TIM_ETRPRESCALER_DIV2: ETRP frequency divided by 2.\r\n * @arg TIM_ETRPRESCALER_DIV4: ETRP frequency divided by 4.\r\n * @arg TIM_ETRPRESCALER_DIV8: ETRP frequency divided by 8.\r\n * @param TIM_ExtTRGPolarity The external Trigger Polarity.\r\n * This parameter can be one of the following values:\r\n * @arg TIM_ETRPOLARITY_INVERTED: active low or falling edge active.\r\n * @arg TIM_ETRPOLARITY_NONINVERTED: active high or rising edge active.\r\n * @param ExtTRGFilter External Trigger Filter.\r\n * This parameter must be a value between 0x00 and 0x0F\r\n * @retval None\r\n */\r\nvoid TIM_ETR_SetConfig(TIM_TypeDef *TIMx, uint32_t TIM_ExtTRGPrescaler,\r\n uint32_t TIM_ExtTRGPolarity, uint32_t ExtTRGFilter)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n tmpsmcr = TIMx->SMCR;\r\n\r\n /* Reset the ETR Bits */\r\n tmpsmcr &= ~(TIM_SMCR_ETF | TIM_SMCR_ETPS | TIM_SMCR_ECE | TIM_SMCR_ETP);\r\n\r\n /* Set the Prescaler, the Filter value and the Polarity */\r\n tmpsmcr |= (uint32_t)(TIM_ExtTRGPrescaler | (TIM_ExtTRGPolarity | (ExtTRGFilter << 8U)));\r\n\r\n /* Write to TIMx SMCR */\r\n TIMx->SMCR = tmpsmcr;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel x.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @arg TIM_CHANNEL_5: TIM Channel 5 selected\r\n * @arg TIM_CHANNEL_6: TIM Channel 6 selected\r\n * @param ChannelState specifies the TIM Channel CCxE bit new state.\r\n * This parameter can be: TIM_CCx_ENABLE or TIM_CCx_DISABLE.\r\n * @retval None\r\n */\r\nvoid TIM_CCxChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelState)\r\n{\r\n uint32_t tmp;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CC1_INSTANCE(TIMx));\r\n assert_param(IS_TIM_CHANNELS(Channel));\r\n\r\n tmp = TIM_CCER_CC1E << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n/**\r\n * @brief Reset interrupt callbacks to the legacy weak callbacks.\r\n * @param htim pointer to a TIM_HandleTypeDef structure that contains\r\n * the configuration information for TIM module.\r\n * @retval None\r\n */\r\nvoid TIM_ResetCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Reset the TIM callback to the legacy weak callbacks */\r\n htim->PeriodElapsedCallback = HAL_TIM_PeriodElapsedCallback;\r\n htim->PeriodElapsedHalfCpltCallback = HAL_TIM_PeriodElapsedHalfCpltCallback;\r\n htim->TriggerCallback = HAL_TIM_TriggerCallback;\r\n htim->TriggerHalfCpltCallback = HAL_TIM_TriggerHalfCpltCallback;\r\n htim->IC_CaptureCallback = HAL_TIM_IC_CaptureCallback;\r\n htim->IC_CaptureHalfCpltCallback = HAL_TIM_IC_CaptureHalfCpltCallback;\r\n htim->OC_DelayElapsedCallback = HAL_TIM_OC_DelayElapsedCallback;\r\n htim->PWM_PulseFinishedCallback = HAL_TIM_PWM_PulseFinishedCallback;\r\n htim->PWM_PulseFinishedHalfCpltCallback = HAL_TIM_PWM_PulseFinishedHalfCpltCallback;\r\n htim->ErrorCallback = HAL_TIM_ErrorCallback;\r\n htim->CommutationCallback = HAL_TIMEx_CommutCallback;\r\n htim->CommutationHalfCpltCallback = HAL_TIMEx_CommutHalfCpltCallback;\r\n htim->BreakCallback = HAL_TIMEx_BreakCallback;\r\n htim->Break2Callback = HAL_TIMEx_Break2Callback;\r\n htim->EncoderIndexCallback = HAL_TIMEx_EncoderIndexCallback;\r\n htim->DirectionChangeCallback = HAL_TIMEx_DirectionChangeCallback;\r\n htim->IndexErrorCallback = HAL_TIMEx_IndexErrorCallback;\r\n htim->TransitionErrorCallback = HAL_TIMEx_TransitionErrorCallback;\r\n}\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_hal_tim_ex.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_hal_tim_ex.c\r\n * @author MCD Application Team\r\n * @brief TIM HAL module driver.\r\n * This file provides firmware functions to manage the following\r\n * functionalities of the Timer Extended peripheral:\r\n * + Time Hall Sensor Interface Initialization\r\n * + Time Hall Sensor Interface Start\r\n * + Time Complementary signal break and dead time configuration\r\n * + Time Master and Slave synchronization configuration\r\n * + Time Output Compare/PWM Channel Configuration (for channels 5 and 6)\r\n * + Time OCRef clear configuration\r\n * + Timer remapping capabilities configuration\r\n * + Timer encoder index configuration\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n @verbatim\r\n ==============================================================================\r\n ##### TIMER Extended features #####\r\n ==============================================================================\r\n [..]\r\n The Timer Extended features include:\r\n (#) Complementary outputs with programmable dead-time for :\r\n (++) Output Compare\r\n (++) PWM generation (Edge and Center-aligned Mode)\r\n (++) One-pulse mode output\r\n (#) Synchronization circuit to control the timer with external signals and to\r\n interconnect several timers together.\r\n (#) Break input to put the timer output signals in reset state or in a known state.\r\n (#) Supports incremental (quadrature) encoder and hall-sensor circuitry for\r\n positioning purposes\r\n (#) In case of Pulse on compare, configure pulse length and delay\r\n (#) Encoder index configuration\r\n\r\n ##### How to use this driver #####\r\n ==============================================================================\r\n [..]\r\n (#) Initialize the TIM low level resources by implementing the following functions\r\n depending on the selected feature:\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_MspInit()\r\n\r\n (#) Initialize the TIM low level resources :\r\n (##) Enable the TIM interface clock using __HAL_RCC_TIMx_CLK_ENABLE();\r\n (##) TIM pins configuration\r\n (+++) Enable the clock for the TIM GPIOs using the following function:\r\n __HAL_RCC_GPIOx_CLK_ENABLE();\r\n (+++) Configure these TIM pins in Alternate function mode using HAL_GPIO_Init();\r\n\r\n (#) The external Clock can be configured, if needed (the default clock is the\r\n internal clock from the APBx), using the following function:\r\n HAL_TIM_ConfigClockSource, the clock configuration should be done before\r\n any start function.\r\n\r\n (#) Configure the TIM in the desired functioning mode using one of the\r\n initialization function of this driver:\r\n (++) HAL_TIMEx_HallSensor_Init() and HAL_TIMEx_ConfigCommutEvent(): to use the\r\n Timer Hall Sensor Interface and the commutation event with the corresponding\r\n Interrupt and DMA request if needed (Note that One Timer is used to interface\r\n with the Hall sensor Interface and another Timer should be used to use\r\n the commutation event).\r\n (#) In case of Pulse On Compare:\r\n (++) HAL_TIMEx_OC_ConfigPulseOnCompare(): to configure pulse width and prescaler\r\n\r\n\r\n (#) Activate the TIM peripheral using one of the start functions:\r\n (++) Complementary Output Compare : HAL_TIMEx_OCN_Start(), HAL_TIMEx_OCN_Start_DMA(),\r\n HAL_TIMEx_OCN_Start_IT()\r\n (++) Complementary PWM generation : HAL_TIMEx_PWMN_Start(), HAL_TIMEx_PWMN_Start_DMA(),\r\n HAL_TIMEx_PWMN_Start_IT()\r\n (++) Complementary One-pulse mode output : HAL_TIMEx_OnePulseN_Start(), HAL_TIMEx_OnePulseN_Start_IT()\r\n (++) Hall Sensor output : HAL_TIMEx_HallSensor_Start(), HAL_TIMEx_HallSensor_Start_DMA(),\r\n HAL_TIMEx_HallSensor_Start_IT().\r\n\r\n @endverbatim\r\n ******************************************************************************\r\n */\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_hal.h\"\r\n\r\n/** @addtogroup STM32G4xx_HAL_Driver\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx TIMEx\r\n * @brief TIM Extended HAL module driver\r\n * @{\r\n */\r\n\r\n#ifdef HAL_TIM_MODULE_ENABLED\r\n\r\n/* Private typedef -----------------------------------------------------------*/\r\n/* Private define ------------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Constants TIM Extended Private Constants\r\n * @{\r\n */\r\n/* Timeout for break input rearm */\r\n#define TIM_BREAKINPUT_REARM_TIMEOUT 5UL /* 5 milliseconds */\r\n/**\r\n * @}\r\n */\r\n/* End of private constants --------------------------------------------------*/\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private function prototypes -----------------------------------------------*/\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma);\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState);\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @defgroup TIMEx_Exported_Functions TIM Extended Exported Functions\r\n * @{\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group1 Extended Timer Hall Sensor functions\r\n * @brief Timer Hall Sensor functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Hall Sensor functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Initialize and configure TIM HAL Sensor.\r\n (+) De-initialize TIM HAL Sensor.\r\n (+) Start the Hall Sensor Interface.\r\n (+) Stop the Hall Sensor Interface.\r\n (+) Start the Hall Sensor Interface and enable interrupts.\r\n (+) Stop the Hall Sensor Interface and disable interrupts.\r\n (+) Start the Hall Sensor Interface and enable DMA transfers.\r\n (+) Stop the Hall Sensor Interface and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n/**\r\n * @brief Initializes the TIM Hall Sensor Interface and initialize the associated handle.\r\n * @note When the timer instance is initialized in Hall Sensor Interface mode,\r\n * timer channels 1 and channel 2 are reserved and cannot be used for\r\n * other purpose.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param sConfig TIM Hall Sensor configuration structure\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Init(TIM_HandleTypeDef *htim, TIM_HallSensor_InitTypeDef *sConfig)\r\n{\r\n TIM_OC_InitTypeDef OC_Config;\r\n\r\n /* Check the TIM handle allocation */\r\n if (htim == NULL)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_COUNTER_MODE(htim->Init.CounterMode));\r\n assert_param(IS_TIM_CLOCKDIVISION_DIV(htim->Init.ClockDivision));\r\n assert_param(IS_TIM_AUTORELOAD_PRELOAD(htim->Init.AutoReloadPreload));\r\n assert_param(IS_TIM_IC_POLARITY(sConfig->IC1Polarity));\r\n assert_param(IS_TIM_IC_PRESCALER(sConfig->IC1Prescaler));\r\n assert_param(IS_TIM_IC_FILTER(sConfig->IC1Filter));\r\n\r\n if (htim->State == HAL_TIM_STATE_RESET)\r\n {\r\n /* Allocate lock resource and initialize it */\r\n htim->Lock = HAL_UNLOCKED;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n /* Reset interrupt callbacks to legacy week callbacks */\r\n TIM_ResetCallback(htim);\r\n\r\n if (htim->HallSensor_MspInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspInitCallback = HAL_TIMEx_HallSensor_MspInit;\r\n }\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC */\r\n htim->HallSensor_MspInitCallback(htim);\r\n#else\r\n /* Init the low level hardware : GPIO, CLOCK, NVIC and DMA */\r\n HAL_TIMEx_HallSensor_MspInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n }\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Configure the Time base in the Encoder Mode */\r\n TIM_Base_SetConfig(htim->Instance, &htim->Init);\r\n\r\n /* Configure the Channel 1 as Input Channel to interface with the three Outputs of the Hall sensor */\r\n TIM_TI1_SetConfig(htim->Instance, sConfig->IC1Polarity, TIM_ICSELECTION_TRC, sConfig->IC1Filter);\r\n\r\n /* Reset the IC1PSC Bits */\r\n htim->Instance->CCMR1 &= ~TIM_CCMR1_IC1PSC;\r\n /* Set the IC1PSC value */\r\n htim->Instance->CCMR1 |= sConfig->IC1Prescaler;\r\n\r\n /* Enable the Hall sensor interface (XOR function of the three inputs) */\r\n htim->Instance->CR2 |= TIM_CR2_TI1S;\r\n\r\n /* Select the TIM_TS_TI1F_ED signal as Input trigger for the TIM */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= TIM_TS_TI1F_ED;\r\n\r\n /* Use the TIM_TS_TI1F_ED signal to reset the TIM counter each edge detection */\r\n htim->Instance->SMCR &= ~TIM_SMCR_SMS;\r\n htim->Instance->SMCR |= TIM_SLAVEMODE_RESET;\r\n\r\n /* Program channel 2 in PWM 2 mode with the desired Commutation_Delay*/\r\n OC_Config.OCFastMode = TIM_OCFAST_DISABLE;\r\n OC_Config.OCIdleState = TIM_OCIDLESTATE_RESET;\r\n OC_Config.OCMode = TIM_OCMODE_PWM2;\r\n OC_Config.OCNIdleState = TIM_OCNIDLESTATE_RESET;\r\n OC_Config.OCNPolarity = TIM_OCNPOLARITY_HIGH;\r\n OC_Config.OCPolarity = TIM_OCPOLARITY_HIGH;\r\n OC_Config.Pulse = sConfig->Commutation_Delay;\r\n\r\n TIM_OC2_SetConfig(htim->Instance, &OC_Config);\r\n\r\n /* Select OC2REF as trigger output on TRGO: write the MMS bits in the TIMx_CR2\r\n register to 101 */\r\n htim->Instance->CR2 &= ~TIM_CR2_MMS;\r\n htim->Instance->CR2 |= TIM_TRGO_OC2REF;\r\n\r\n /* Initialize the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_READY;\r\n\r\n /* Initialize the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Initialize the TIM state*/\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief DeInitializes the TIM Hall Sensor interface\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_DeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Disable the TIM Peripheral Clock */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n if (htim->HallSensor_MspDeInitCallback == NULL)\r\n {\r\n htim->HallSensor_MspDeInitCallback = HAL_TIMEx_HallSensor_MspDeInit;\r\n }\r\n /* DeInit the low level hardware */\r\n htim->HallSensor_MspDeInitCallback(htim);\r\n#else\r\n /* DeInit the low level hardware: GPIO, CLOCK, NVIC */\r\n HAL_TIMEx_HallSensor_MspDeInit(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n /* Change the DMA burst operation state */\r\n htim->DMABurstState = HAL_DMA_BURST_STATE_RESET;\r\n\r\n /* Change the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_RESET);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_RESET);\r\n\r\n /* Change TIM state */\r\n htim->State = HAL_TIM_STATE_RESET;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief DeInitializes TIM Hall Sensor MSP.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_HallSensor_MspDeInit(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_HallSensor_MspDeInit could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall sensor Interface.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channels 1, 2 and 3\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_IT(TIM_HandleTypeDef *htim)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the capture compare Interrupts 1 event */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in interrupt mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_IT(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n /* Disable the capture compare Interrupts event */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @param pData The destination Buffer address.\r\n * @param Length The length of data to be transferred from TIM peripheral to memory.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Start_DMA(TIM_HandleTypeDef *htim, uint32_t *pData, uint16_t Length)\r\n{\r\n uint32_t tmpsmcr;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Set the TIM channel state */\r\n if ((channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY)\r\n || (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_BUSY))\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if ((channel_1_state == HAL_TIM_CHANNEL_STATE_READY)\r\n && (complementary_channel_1_state == HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Enable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);\r\n\r\n /* Set the DMA Input Capture 1 Callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMACaptureCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMACaptureHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAError ;\r\n\r\n /* Enable the DMA channel for Capture 1*/\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)&htim->Instance->CCR1, (uint32_t)pData, Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the capture compare 1 Interrupt */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Hall Sensor Interface in DMA mode.\r\n * @param htim TIM Hall Sensor Interface handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_HallSensor_Stop_DMA(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n /* Disable the Input Capture channel 1\r\n (in the Hall Sensor Interface the three possible channels that can be used are TIM_CHANNEL_1,\r\n TIM_CHANNEL_2 and TIM_CHANNEL_3) */\r\n TIM_CCxChannelCmd(htim->Instance, TIM_CHANNEL_1, TIM_CCx_DISABLE);\r\n\r\n\r\n /* Disable the capture compare Interrupts 1 event */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channel state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group2 Extended Timer Complementary Output Compare functions\r\n * @brief Timer Complementary Output Compare functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary Output Compare functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary Output Compare/PWM.\r\n (+) Stop the Complementary Output Compare/PWM.\r\n (+) Start the Complementary Output Compare/PWM and enable interrupts.\r\n (+) Stop the Complementary Output Compare/PWM and disable interrupts.\r\n (+) Start the Complementary Output Compare/PWM and enable DMA transfers.\r\n (+) Stop the Complementary Output Compare/PWM and disable DMA transfers.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation on the complementary\r\n * output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM OC handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Output Compare interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in interrupt mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Output Compare DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM Output Compare signal generation in DMA mode\r\n * on the complementary output.\r\n * @param htim TIM Output Compare handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OCN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Output Compare DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Output Compare interrupt */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the Capture compare channel N */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group3 Extended Timer Complementary PWM functions\r\n * @brief Timer Complementary PWM functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary PWM functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary PWM.\r\n (+) Stop the Complementary PWM.\r\n (+) Start the Complementary PWM and enable interrupts.\r\n (+) Stop the Complementary PWM and disable interrupts.\r\n (+) Start the Complementary PWM and enable DMA transfers.\r\n (+) Stop the Complementary PWM and disable DMA transfers.\r\n (+) Start the Complementary Input Capture measurement.\r\n (+) Stop the Complementary Input Capture.\r\n (+) Start the Complementary Input Capture and enable interrupts.\r\n (+) Stop the Complementary Input Capture and disable interrupts.\r\n (+) Start the Complementary Input Capture and enable DMA transfers.\r\n (+) Stop the Complementary Input Capture and disable DMA transfers.\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation on the complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Check the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) != HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Enable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Enable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the TIM Break interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_BREAK);\r\n\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the PWM signal generation in interrupt mode on the\r\n * complementary output.\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpccer;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the TIM Break interrupt (only if no more channel is active) */\r\n tmpccer = htim->Instance->CCER;\r\n if ((tmpccer & (TIM_CCER_CC1NE | TIM_CCER_CC2NE | TIM_CCER_CC3NE | TIM_CCER_CC4NE)) == (uint32_t)RESET)\r\n {\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_BREAK);\r\n }\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM PWM signal generation in DMA mode on the\r\n * complementary output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be enabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @param pData The source Buffer address.\r\n * @param Length The length of data to be transferred from memory to TIM peripheral\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Start_DMA(TIM_HandleTypeDef *htim, uint32_t Channel, uint32_t *pData, uint16_t Length)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n /* Set the TIM complementary channel state */\r\n if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_BUSY)\r\n {\r\n return HAL_BUSY;\r\n }\r\n else if (TIM_CHANNEL_N_STATE_GET(htim, Channel) == HAL_TIM_CHANNEL_STATE_READY)\r\n {\r\n if ((pData == NULL) && (Length > 0U))\r\n {\r\n return HAL_ERROR;\r\n }\r\n else\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_BUSY);\r\n }\r\n }\r\n else\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC1]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC1]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC1], (uint32_t)pData, (uint32_t)&htim->Instance->CCR1,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC1);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC2]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC2]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC2], (uint32_t)pData, (uint32_t)&htim->Instance->CCR2,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC2);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC3]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC3]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC3], (uint32_t)pData, (uint32_t)&htim->Instance->CCR3,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC3);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Set the DMA compare callbacks */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferCpltCallback = TIM_DMADelayPulseNCplt;\r\n htim->hdma[TIM_DMA_ID_CC4]->XferHalfCpltCallback = TIM_DMADelayPulseHalfCplt;\r\n\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_CC4]->XferErrorCallback = TIM_DMAErrorCCxN ;\r\n\r\n /* Enable the DMA channel */\r\n if (HAL_DMA_Start_IT(htim->hdma[TIM_DMA_ID_CC4], (uint32_t)pData, (uint32_t)&htim->Instance->CCR4,\r\n Length) != HAL_OK)\r\n {\r\n /* Return error status */\r\n return HAL_ERROR;\r\n }\r\n /* Enable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_CC4);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Enable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Enable the Peripheral, except in trigger mode where enable is automatically done with trigger */\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n tmpsmcr = htim->Instance->SMCR & TIM_SMCR_SMS;\r\n if (!IS_TIM_SLAVEMODE_TRIGGER_ENABLED(tmpsmcr))\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n else\r\n {\r\n __HAL_TIM_ENABLE(htim);\r\n }\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM PWM signal generation in DMA mode on the complementary\r\n * output\r\n * @param htim TIM handle\r\n * @param Channel TIM Channel to be disabled\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @arg TIM_CHANNEL_3: TIM Channel 3 selected\r\n * @arg TIM_CHANNEL_4: TIM Channel 4 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_PWMN_Stop_DMA(TIM_HandleTypeDef *htim, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, Channel));\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n {\r\n /* Disable the TIM Capture/Compare 1 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC1);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC1]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_2:\r\n {\r\n /* Disable the TIM Capture/Compare 2 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC2);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC2]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_3:\r\n {\r\n /* Disable the TIM Capture/Compare 3 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC3);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC3]);\r\n break;\r\n }\r\n\r\n case TIM_CHANNEL_4:\r\n {\r\n /* Disable the TIM Capture/Compare 4 DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_CC4);\r\n (void)HAL_DMA_Abort_IT(htim->hdma[TIM_DMA_ID_CC4]);\r\n break;\r\n }\r\n\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n if (status == HAL_OK)\r\n {\r\n /* Disable the complementary PWM output */\r\n TIM_CCxNChannelCmd(htim->Instance, Channel, TIM_CCxN_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM complementary channel state */\r\n TIM_CHANNEL_N_STATE_SET(htim, Channel, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n\r\n /* Return function status */\r\n return status;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group4 Extended Timer Complementary One Pulse functions\r\n * @brief Timer Complementary One Pulse functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Timer Complementary One Pulse functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Start the Complementary One Pulse generation.\r\n (+) Stop the Complementary One Pulse.\r\n (+) Start the Complementary One Pulse and enable interrupts.\r\n (+) Stop the Complementary One Pulse and disable interrupts.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation on the complementary\r\n * output.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Starts the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to enable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Start_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n HAL_TIM_ChannelStateTypeDef channel_1_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef channel_2_state = TIM_CHANNEL_STATE_GET(htim, TIM_CHANNEL_2);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_1_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_1);\r\n HAL_TIM_ChannelStateTypeDef complementary_channel_2_state = TIM_CHANNEL_N_STATE_GET(htim, TIM_CHANNEL_2);\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Check the TIM channels state */\r\n if ((channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (channel_2_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_1_state != HAL_TIM_CHANNEL_STATE_READY)\r\n || (complementary_channel_2_state != HAL_TIM_CHANNEL_STATE_READY))\r\n {\r\n return HAL_ERROR;\r\n }\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_BUSY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_BUSY);\r\n\r\n /* Enable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Enable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Enable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_ENABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_ENABLE);\r\n\r\n /* Enable the Main Output */\r\n __HAL_TIM_MOE_ENABLE(htim);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Stops the TIM One Pulse signal generation in interrupt mode on the\r\n * complementary channel.\r\n * @note OutputChannel must match the pulse output channel chosen when calling\r\n * @ref HAL_TIM_OnePulse_ConfigChannel().\r\n * @param htim TIM One Pulse handle\r\n * @param OutputChannel pulse output channel to disable\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1 selected\r\n * @arg TIM_CHANNEL_2: TIM Channel 2 selected\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OnePulseN_Stop_IT(TIM_HandleTypeDef *htim, uint32_t OutputChannel)\r\n{\r\n uint32_t input_channel = (OutputChannel == TIM_CHANNEL_1) ? TIM_CHANNEL_2 : TIM_CHANNEL_1;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, OutputChannel));\r\n\r\n /* Disable the TIM Capture/Compare 1 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC1);\r\n\r\n /* Disable the TIM Capture/Compare 2 interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_CC2);\r\n\r\n /* Disable the complementary One Pulse output channel and the Input Capture channel */\r\n TIM_CCxNChannelCmd(htim->Instance, OutputChannel, TIM_CCxN_DISABLE);\r\n TIM_CCxChannelCmd(htim->Instance, input_channel, TIM_CCx_DISABLE);\r\n\r\n /* Disable the Main Output */\r\n __HAL_TIM_MOE_DISABLE(htim);\r\n\r\n /* Disable the Peripheral */\r\n __HAL_TIM_DISABLE(htim);\r\n\r\n /* Set the TIM channels state */\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n\r\n /* Return function status */\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group5 Extended Peripheral Control functions\r\n * @brief Peripheral Control functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Peripheral Control functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides functions allowing to:\r\n (+) Configure the commutation event in case of use of the Hall sensor interface.\r\n (+) Configure Output channels for OC and PWM mode.\r\n\r\n (+) Configure Complementary channels, break features and dead time.\r\n (+) Configure Master synchronization.\r\n (+) Configure timer remapping capabilities.\r\n (+) Select timer input source.\r\n (+) Enable or disable channel grouping.\r\n (+) Configure Pulse on compare.\r\n (+) Configure Encoder index.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with interrupt.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_IT(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Disable Commutation DMA request */\r\n __HAL_TIM_DISABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n /* Enable the Commutation Interrupt */\r\n __HAL_TIM_ENABLE_IT(htim, TIM_IT_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure the TIM commutation event sequence with DMA.\r\n * @note This function is mandatory to use the commutation event in order to\r\n * update the configuration at each commutation detection on the TRGI input of the Timer,\r\n * the typical use of this feature is with the use of another Timer(interface Timer)\r\n * configured in Hall sensor interface, this interface Timer will generate the\r\n * commutation at its TRGO output (connected to Timer used in this function) each time\r\n * the TI1 of the Interface Timer detect a commutation at its input TI1.\r\n * @note The user should configure the DMA in his own software, in This function only the COMDE bit is set\r\n * @param htim TIM handle\r\n * @param InputTrigger the Internal trigger corresponding to the Timer Interfacing with the Hall sensor\r\n * This parameter can be one of the following values:\r\n * @arg TIM_TS_ITR0: Internal trigger 0 selected\r\n * @arg TIM_TS_ITR1: Internal trigger 1 selected\r\n * @arg TIM_TS_ITR2: Internal trigger 2 selected\r\n * @arg TIM_TS_ITR3: Internal trigger 3 selected\r\n * @arg TIM_TS_ITR4: Internal trigger 4 selected (*)\r\n * @arg TIM_TS_ITR5: Internal trigger 5 selected\r\n * @arg TIM_TS_ITR6: Internal trigger 6 selected\r\n * @arg TIM_TS_ITR7: Internal trigger 7 selected\r\n * @arg TIM_TS_ITR8: Internal trigger 8 selected\r\n * @arg TIM_TS_ITR9: Internal trigger 9 selected (*)\r\n * @arg TIM_TS_ITR10: Internal trigger 10 selected\r\n * @arg TIM_TS_ITR11: Internal trigger 11 selected\r\n * @arg TIM_TS_NONE: No trigger is needed\r\n *\r\n * (*) Value not defined in all devices.\r\n *\r\n * @param CommutationSource the Commutation Event source\r\n * This parameter can be one of the following values:\r\n * @arg TIM_COMMUTATION_TRGI: Commutation source is the TRGI of the Interface Timer\r\n * @arg TIM_COMMUTATION_SOFTWARE: Commutation source is set by software using the COMG bit\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigCommutEvent_DMA(TIM_HandleTypeDef *htim, uint32_t InputTrigger,\r\n uint32_t CommutationSource)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_COMMUTATION_EVENT_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_INTERNAL_TRIGGEREVENT_INSTANCE(htim->Instance, InputTrigger));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n#if defined(TIM5) && defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR9) ||\r\n (InputTrigger == TIM_TS_ITR10) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM5)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR4) || (InputTrigger == TIM_TS_ITR5) ||\r\n (InputTrigger == TIM_TS_ITR6) || (InputTrigger == TIM_TS_ITR7) ||\r\n (InputTrigger == TIM_TS_ITR8) || (InputTrigger == TIM_TS_ITR11))\r\n#elif defined(TIM20)\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR9) || (InputTrigger == TIM_TS_ITR11))\r\n#else\r\n if ((InputTrigger == TIM_TS_ITR0) || (InputTrigger == TIM_TS_ITR1) ||\r\n (InputTrigger == TIM_TS_ITR2) || (InputTrigger == TIM_TS_ITR3) ||\r\n (InputTrigger == TIM_TS_ITR5) || (InputTrigger == TIM_TS_ITR6) ||\r\n (InputTrigger == TIM_TS_ITR7) || (InputTrigger == TIM_TS_ITR8) ||\r\n (InputTrigger == TIM_TS_ITR11))\r\n#endif /* TIM5 && TIM20 */\r\n {\r\n /* Select the Input trigger */\r\n htim->Instance->SMCR &= ~TIM_SMCR_TS;\r\n htim->Instance->SMCR |= InputTrigger;\r\n }\r\n\r\n /* Select the Capture Compare preload feature */\r\n htim->Instance->CR2 |= TIM_CR2_CCPC;\r\n /* Select the Commutation event source */\r\n htim->Instance->CR2 &= ~TIM_CR2_CCUS;\r\n htim->Instance->CR2 |= CommutationSource;\r\n\r\n /* Enable the Commutation DMA Request */\r\n /* Set the DMA Commutation Callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferCpltCallback = TIMEx_DMACommutationCplt;\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferHalfCpltCallback = TIMEx_DMACommutationHalfCplt;\r\n /* Set the DMA error callback */\r\n htim->hdma[TIM_DMA_ID_COMMUTATION]->XferErrorCallback = TIM_DMAError;\r\n\r\n /* Disable Commutation Interrupt */\r\n __HAL_TIM_DISABLE_IT(htim, TIM_IT_COM);\r\n\r\n /* Enable the Commutation DMA Request */\r\n __HAL_TIM_ENABLE_DMA(htim, TIM_DMA_COM);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIM in master mode.\r\n * @param htim TIM handle.\r\n * @param sMasterConfig pointer to a TIM_MasterConfigTypeDef structure that\r\n * contains the selected trigger output (TRGO) and the Master/Slave\r\n * mode.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_MasterConfigSynchronization(TIM_HandleTypeDef *htim,\r\n TIM_MasterConfigTypeDef *sMasterConfig)\r\n{\r\n uint32_t tmpcr2;\r\n uint32_t tmpsmcr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_MASTER_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_TRGO_SOURCE(sMasterConfig->MasterOutputTrigger));\r\n assert_param(IS_TIM_MSM_STATE(sMasterConfig->MasterSlaveMode));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Change the handler state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx CR2 register value */\r\n tmpcr2 = htim->Instance->CR2;\r\n\r\n /* Get the TIMx SMCR register value */\r\n tmpsmcr = htim->Instance->SMCR;\r\n\r\n /* If the timer supports ADC synchronization through TRGO2, set the master mode selection 2 */\r\n if (IS_TIM_TRGO2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_TRGO2_SOURCE(sMasterConfig->MasterOutputTrigger2));\r\n\r\n /* Clear the MMS2 bits */\r\n tmpcr2 &= ~TIM_CR2_MMS2;\r\n /* Select the TRGO2 source*/\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger2;\r\n }\r\n\r\n /* Reset the MMS Bits */\r\n tmpcr2 &= ~TIM_CR2_MMS;\r\n /* Select the TRGO source */\r\n tmpcr2 |= sMasterConfig->MasterOutputTrigger;\r\n\r\n /* Update TIMx CR2 */\r\n htim->Instance->CR2 = tmpcr2;\r\n\r\n if (IS_TIM_SLAVE_INSTANCE(htim->Instance))\r\n {\r\n /* Reset the MSM Bit */\r\n tmpsmcr &= ~TIM_SMCR_MSM;\r\n /* Set master mode */\r\n tmpsmcr |= sMasterConfig->MasterSlaveMode;\r\n\r\n /* Update TIMx SMCR */\r\n htim->Instance->SMCR = tmpsmcr;\r\n }\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the Break feature, dead time, Lock level, OSSI/OSSR State\r\n * and the AOE(automatic output enable).\r\n * @param htim TIM handle\r\n * @param sBreakDeadTimeConfig pointer to a TIM_ConfigBreakDeadConfigTypeDef structure that\r\n * contains the BDTR Register configuration information for the TIM peripheral.\r\n * @note Interrupts can be generated when an active level is detected on the\r\n * break input, the break 2 input or the system break input. Break\r\n * interrupt can be enabled by calling the @ref __HAL_TIM_ENABLE_IT macro.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakDeadTime(TIM_HandleTypeDef *htim,\r\n TIM_BreakDeadTimeConfigTypeDef *sBreakDeadTimeConfig)\r\n{\r\n /* Keep this variable initialized to 0 as it is used to configure BDTR register */\r\n uint32_t tmpbdtr = 0U;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_OSSR_STATE(sBreakDeadTimeConfig->OffStateRunMode));\r\n assert_param(IS_TIM_OSSI_STATE(sBreakDeadTimeConfig->OffStateIDLEMode));\r\n assert_param(IS_TIM_LOCK_LEVEL(sBreakDeadTimeConfig->LockLevel));\r\n assert_param(IS_TIM_DEADTIME(sBreakDeadTimeConfig->DeadTime));\r\n assert_param(IS_TIM_BREAK_STATE(sBreakDeadTimeConfig->BreakState));\r\n assert_param(IS_TIM_BREAK_POLARITY(sBreakDeadTimeConfig->BreakPolarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->BreakFilter));\r\n assert_param(IS_TIM_AUTOMATIC_OUTPUT_STATE(sBreakDeadTimeConfig->AutomaticOutput));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the Lock level, the Break enable Bit and the Polarity, the OSSR State,\r\n the OSSI State, the dead time value and the Automatic Output Enable Bit */\r\n\r\n /* Set the BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_DTG, sBreakDeadTimeConfig->DeadTime);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_LOCK, sBreakDeadTimeConfig->LockLevel);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSI, sBreakDeadTimeConfig->OffStateIDLEMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_OSSR, sBreakDeadTimeConfig->OffStateRunMode);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKE, sBreakDeadTimeConfig->BreakState);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKP, sBreakDeadTimeConfig->BreakPolarity);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_AOE, sBreakDeadTimeConfig->AutomaticOutput);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKF, (sBreakDeadTimeConfig->BreakFilter << TIM_BDTR_BKF_Pos));\r\n\r\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_AFMODE(sBreakDeadTimeConfig->BreakAFMode));\r\n\r\n /* Set BREAK AF mode */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BKBID, sBreakDeadTimeConfig->BreakAFMode);\r\n }\r\n\r\n if (IS_TIM_BKIN2_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_STATE(sBreakDeadTimeConfig->Break2State));\r\n assert_param(IS_TIM_BREAK2_POLARITY(sBreakDeadTimeConfig->Break2Polarity));\r\n assert_param(IS_TIM_BREAK_FILTER(sBreakDeadTimeConfig->Break2Filter));\r\n\r\n /* Set the BREAK2 input related BDTR bits */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2F, (sBreakDeadTimeConfig->Break2Filter << TIM_BDTR_BK2F_Pos));\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2E, sBreakDeadTimeConfig->Break2State);\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2P, sBreakDeadTimeConfig->Break2Polarity);\r\n\r\n if (IS_TIM_ADVANCED_INSTANCE(htim->Instance))\r\n {\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK2_AFMODE(sBreakDeadTimeConfig->Break2AFMode));\r\n\r\n /* Set BREAK2 AF mode */\r\n MODIFY_REG(tmpbdtr, TIM_BDTR_BK2BID, sBreakDeadTimeConfig->Break2AFMode);\r\n }\r\n }\r\n\r\n /* Set TIMx_BDTR */\r\n htim->Instance->BDTR = tmpbdtr;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the break input source.\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to configure\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @param sBreakInputConfig Break input source configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigBreakInput(TIM_HandleTypeDef *htim,\r\n uint32_t BreakInput,\r\n TIMEx_BreakInputConfigTypeDef *sBreakInputConfig)\r\n\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmporx;\r\n uint32_t bkin_enable_mask;\r\n uint32_t bkin_polarity_mask;\r\n uint32_t bkin_enable_bitpos;\r\n uint32_t bkin_polarity_bitpos;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE(sBreakInputConfig->Source));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_STATE(sBreakInputConfig->Enable));\r\n assert_param(IS_TIM_BREAKINPUTSOURCE_POLARITY(sBreakInputConfig->Polarity));\r\n\r\n /* Check input state */\r\n __HAL_LOCK(htim);\r\n\r\n switch (sBreakInputConfig->Source)\r\n {\r\n case TIM_BREAKINPUTSOURCE_BKIN:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKINE;\r\n bkin_enable_bitpos = TIM1_AF1_BKINE_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKINP;\r\n bkin_polarity_bitpos = TIM1_AF1_BKINP_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP1:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP1E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP1E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP1P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP1P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP2:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP2E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP2E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP2P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP2P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP3:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP3E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP3E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP3P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP3P_Pos;\r\n break;\r\n }\r\n case TIM_BREAKINPUTSOURCE_COMP4:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP4E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP4E_Pos;\r\n bkin_polarity_mask = TIM1_AF1_BKCMP4P;\r\n bkin_polarity_bitpos = TIM1_AF1_BKCMP4P_Pos;\r\n break;\r\n }\r\n#if defined (COMP5)\r\n case TIM_BREAKINPUTSOURCE_COMP5:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP5E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP5E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP5 */\r\n#if defined (COMP6)\r\n case TIM_BREAKINPUTSOURCE_COMP6:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP6E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP6E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n#if defined (COMP7)\r\n case TIM_BREAKINPUTSOURCE_COMP7:\r\n {\r\n bkin_enable_mask = TIM1_AF1_BKCMP7E;\r\n bkin_enable_bitpos = TIM1_AF1_BKCMP7E_Pos;\r\n /* No palarity bit for this COMP. Variable bkin_polarity_mask keeps its default value 0 */\r\n bkin_polarity_mask = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n#endif /* COMP7 */\r\n\r\n default:\r\n {\r\n bkin_enable_mask = 0U;\r\n bkin_polarity_mask = 0U;\r\n bkin_enable_bitpos = 0U;\r\n bkin_polarity_bitpos = 0U;\r\n break;\r\n }\r\n }\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Get the TIMx_AF1 register value */\r\n tmporx = htim->Instance->AF1;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF1 */\r\n htim->Instance->AF1 = tmporx;\r\n break;\r\n }\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Get the TIMx_AF2 register value */\r\n tmporx = htim->Instance->AF2;\r\n\r\n /* Enable the break input */\r\n tmporx &= ~bkin_enable_mask;\r\n tmporx |= (sBreakInputConfig->Enable << bkin_enable_bitpos) & bkin_enable_mask;\r\n\r\n /* Set the break input polarity */\r\n tmporx &= ~bkin_polarity_mask;\r\n tmporx |= (sBreakInputConfig->Polarity << bkin_polarity_bitpos) & bkin_polarity_mask;\r\n\r\n /* Set TIMx_AF2 */\r\n htim->Instance->AF2 = tmporx;\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Configures the TIMx Remapping input capabilities.\r\n * @param htim TIM handle.\r\n * @param Remap specifies the TIM remapping source.\r\n * For TIM1, the parameter can take one of the following values:\r\n * @arg TIM_TIM1_ETR_GPIO TIM1 ETR is connected to GPIO\r\n * @arg TIM_TIM1_ETR_COMP1 TIM1 ETR is connected to COMP1 output\r\n * @arg TIM_TIM1_ETR_COMP2 TIM1 ETR is connected to COMP2 output\r\n * @arg TIM_TIM1_ETR_COMP3 TIM1 ETR is connected to COMP3 output\r\n * @arg TIM_TIM1_ETR_COMP4 TIM1 ETR is connected to COMP4 output\r\n * @arg TIM_TIM1_ETR_COMP5 TIM1 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM1_ETR_COMP6 TIM1 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM1_ETR_COMP7 TIM1 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM1_ETR_ADC1_AWD1 TIM1 ETR is connected to ADC1 AWD1\r\n * @arg TIM_TIM1_ETR_ADC1_AWD2 TIM1 ETR is connected to ADC1 AWD2\r\n * @arg TIM_TIM1_ETR_ADC1_AWD3 TIM1 ETR is connected to ADC1 AWD3\r\n * @arg TIM_TIM1_ETR_ADC4_AWD1 TIM1 ETR is connected to ADC4 AWD1 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD2 TIM1 ETR is connected to ADC4 AWD2 (*)\r\n * @arg TIM_TIM1_ETR_ADC4_AWD3 TIM1 ETR is connected to ADC4 AWD3 (*)\r\n *\r\n * For TIM2, the parameter can take one of the following values:\r\n * @arg TIM_TIM2_ETR_GPIO TIM2 ETR is connected to GPIO\r\n * @arg TIM_TIM2_ETR_COMP1 TIM2 ETR is connected to COMP1 output\r\n * @arg TIM_TIM2_ETR_COMP2 TIM2 ETR is connected to COMP2 output\r\n * @arg TIM_TIM2_ETR_COMP3 TIM2 ETR is connected to COMP3 output\r\n * @arg TIM_TIM2_ETR_COMP4 TIM2 ETR is connected to COMP4 output\r\n * @arg TIM_TIM2_ETR_COMP5 TIM2 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM2_ETR_COMP6 TIM2 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM2_ETR_COMP7 TIM2 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM2_ETR_TIM3_ETR TIM2 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM4_ETR TIM2 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM2_ETR_TIM5_ETR TIM2 ETR is connected to TIM5 ETR pin (*)\r\n * @arg TIM_TIM2_ETR_LSE\r\n *\r\n * For TIM3, the parameter can take one of the following values:\r\n * @arg TIM_TIM3_ETR_GPIO TIM3 ETR is connected to GPIO\r\n * @arg TIM_TIM3_ETR_COMP1 TIM3 ETR is connected to COMP1 output\r\n * @arg TIM_TIM3_ETR_COMP2 TIM3 ETR is connected to COMP2 output\r\n * @arg TIM_TIM3_ETR_COMP3 TIM3 ETR is connected to COMP3 output\r\n * @arg TIM_TIM3_ETR_COMP4 TIM3 ETR is connected to COMP4 output\r\n * @arg TIM_TIM3_ETR_COMP5 TIM3 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_ETR_COMP6 TIM3 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_ETR_COMP7 TIM3 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM3_ETR_TIM2_ETR TIM3 ETR is connected to TIM2 ETR pin\r\n * @arg TIM_TIM3_ETR_TIM4_ETR TIM3 ETR is connected to TIM4 ETR pin\r\n * @arg TIM_TIM3_ETR_ADC2_AWD1 TIM3 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM3_ETR_ADC2_AWD2 TIM3 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM3_ETR_ADC2_AWD3 TIM3 ETR is connected to ADC2 AWD3\r\n *\r\n * For TIM4, the parameter can take one of the following values:\r\n * @arg TIM_TIM4_ETR_GPIO TIM4 ETR is connected to GPIO\r\n * @arg TIM_TIM4_ETR_COMP1 TIM4 ETR is connected to COMP1 output\r\n * @arg TIM_TIM4_ETR_COMP2 TIM4 ETR is connected to COMP2 output\r\n * @arg TIM_TIM4_ETR_COMP3 TIM4 ETR is connected to COMP3 output\r\n * @arg TIM_TIM4_ETR_COMP4 TIM4 ETR is connected to COMP4 output\r\n * @arg TIM_TIM4_ETR_COMP5 TIM4 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_ETR_COMP6 TIM4 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_ETR_COMP7 TIM4 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM4_ETR_TIM3_ETR TIM4 ETR is connected to TIM3 ETR pin\r\n * @arg TIM_TIM4_ETR_TIM5_ETR TIM4 ETR is connected to TIM5 ETR pin (*)\r\n *\r\n * For TIM5, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM5_ETR_GPIO TIM5 ETR is connected to GPIO (*)\r\n * @arg TIM_TIM5_ETR_COMP1 TIM5 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_ETR_COMP2 TIM5 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_ETR_COMP3 TIM5 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_ETR_COMP4 TIM5 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_ETR_COMP5 TIM5 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_ETR_COMP6 TIM5 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_ETR_COMP7 TIM5 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM5_ETR_TIM2_ETR TIM5 ETR is connected to TIM2 ETR pin (*)\r\n * @arg TIM_TIM5_ETR_TIM3_ETR TIM5 ETR is connected to TIM3 ETR pin (*)\r\n *\r\n * For TIM8, the parameter can take one of the following values:\r\n * @arg TIM_TIM8_ETR_GPIO TIM8 ETR is connected to GPIO\r\n * @arg TIM_TIM8_ETR_COMP1 TIM8 ETR is connected to COMP1 output\r\n * @arg TIM_TIM8_ETR_COMP2 TIM8 ETR is connected to COMP2 output\r\n * @arg TIM_TIM8_ETR_COMP3 TIM8 ETR is connected to COMP3 output\r\n * @arg TIM_TIM8_ETR_COMP4 TIM8 ETR is connected to COMP4 output\r\n * @arg TIM_TIM8_ETR_COMP5 TIM8 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM8_ETR_COMP6 TIM8 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM8_ETR_COMP7 TIM8 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM8_ETR_ADC2_AWD1 TIM8 ETR is connected to ADC2 AWD1\r\n * @arg TIM_TIM8_ETR_ADC2_AWD2 TIM8 ETR is connected to ADC2 AWD2\r\n * @arg TIM_TIM8_ETR_ADC2_AWD3 TIM8 ETR is connected to ADC2 AWD3\r\n * @arg TIM_TIM8_ETR_ADC3_AWD1 TIM8 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD2 TIM8 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM8_ETR_ADC3_AWD3 TIM8 ETR is connected to ADC3 AWD3 (*)\r\n *\r\n * For TIM20, the parameter can take one of the following values: (**)\r\n * @arg TIM_TIM20_ETR_GPIO TIM20 ETR is connected to GPIO\r\n * @arg TIM_TIM20_ETR_COMP1 TIM20 ETR is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_ETR_COMP2 TIM20 ETR is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_ETR_COMP3 TIM20 ETR is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_ETR_COMP4 TIM20 ETR is connected to COMP4 output (*)\r\n * @arg TIM_TIM20_ETR_COMP5 TIM20 ETR is connected to COMP5 output (*)\r\n * @arg TIM_TIM20_ETR_COMP6 TIM20 ETR is connected to COMP6 output (*)\r\n * @arg TIM_TIM20_ETR_COMP7 TIM20 ETR is connected to COMP7 output (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD1 TIM20 ETR is connected to ADC3 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD2 TIM20 ETR is connected to ADC3 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC3_AWD3 TIM20 ETR is connected to ADC3 AWD3 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD1 TIM20 ETR is connected to ADC5 AWD1 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD2 TIM20 ETR is connected to ADC5 AWD2 (*)\r\n * @arg TIM_TIM20_ETR_ADC5_AWD3 TIM20 ETR is connected to ADC5 AWD3 (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_RemapConfig(TIM_HandleTypeDef *htim, uint32_t Remap)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_REMAP_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_REMAP(Remap));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n MODIFY_REG(htim->Instance->AF1, TIM1_AF1_ETRSEL_Msk, Remap);\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Select the timer input source\r\n * @param htim TIM handle.\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TI1 input channel\r\n * @arg TIM_CHANNEL_2: TI2 input channel\r\n * @arg TIM_CHANNEL_3: TI3 input channel\r\n * @arg TIM_CHANNEL_4: TI4 input channel\r\n * @param TISelection specifies the timer input source\r\n * For TIM1 this parameter can be one of the following values:\r\n * @arg TIM_TIM1_TI1_GPIO: TIM1 TI1 is connected to GPIO\r\n * @arg TIM_TIM1_TI1_COMP1: TIM1 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM1_TI1_COMP2: TIM1 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM1_TI1_COMP3: TIM1 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM1_TI1_COMP4: TIM1 TI1 is connected to COMP4 output\r\n *\r\n * For TIM2 this parameter can be one of the following values:\r\n * @arg TIM_TIM2_TI1_GPIO: TIM2 TI1 is connected to GPIO\r\n * @arg TIM_TIM2_TI1_COMP1: TIM2 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI1_COMP2: TIM2 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI1_COMP3: TIM2 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI1_COMP4: TIM2 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI1_COMP5: TIM2 TI1 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM2_TI2_GPIO: TIM1 TI2 is connected to GPIO\r\n * @arg TIM_TIM2_TI2_COMP1: TIM2 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI2_COMP2: TIM2 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM2_TI2_COMP3: TIM2 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM2_TI2_COMP4: TIM2 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM2_TI2_COMP6: TIM2 TI2 is connected to COMP6 output (*)\r\n *\r\n * @arg TIM_TIM2_TI3_GPIO: TIM2 TI3 is connected to GPIO\r\n * @arg TIM_TIM2_TI3_COMP4: TIM2 TI3 is connected to COMP4 output\r\n *\r\n * @arg TIM_TIM2_TI4_GPIO: TIM2 TI4 is connected to GPIO\r\n * @arg TIM_TIM2_TI4_COMP1: TIM2 TI4 is connected to COMP1 output\r\n * @arg TIM_TIM2_TI4_COMP2: TIM2 TI4 is connected to COMP2 output\r\n *\r\n * For TIM3 this parameter can be one of the following values:\r\n * @arg TIM_TIM3_TI1_GPIO: TIM3 TI1 is connected to GPIO\r\n * @arg TIM_TIM3_TI1_COMP1: TIM3 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI1_COMP2: TIM3 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI1_COMP3: TIM3 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI1_COMP4: TIM3 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI1_COMP5: TIM3 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI1_COMP6: TIM3 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI1_COMP7: TIM3 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI2_GPIO: TIM3 TI2 is connected to GPIO\r\n * @arg TIM_TIM3_TI2_COMP1: TIM3 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM3_TI2_COMP2: TIM3 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM3_TI2_COMP3: TIM3 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM3_TI2_COMP4: TIM3 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM3_TI2_COMP5: TIM3 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM3_TI2_COMP6: TIM3 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM3_TI2_COMP7: TIM3 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM3_TI3_GPIO: TIM3 TI3 is connected to GPIO\r\n * @arg TIM_TIM3_TI3_COMP3: TIM3 TI3 is connected to COMP3 output\r\n\r\n * For TIM4 this parameter can be one of the following values:\r\n * @arg TIM_TIM4_TI1_GPIO: TIM4 TI1 is connected to GPIO\r\n * @arg TIM_TIM4_TI1_COMP1: TIM4 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI1_COMP2: TIM4 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI1_COMP3: TIM4 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI1_COMP4: TIM4 TI1 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI1_COMP5: TIM4 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI1_COMP6: TIM4 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI1_COMP7: TIM4 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI2_GPIO: TIM4 TI2 is connected to GPIO\r\n * @arg TIM_TIM4_TI2_COMP1: TIM4 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM4_TI2_COMP2: TIM4 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM4_TI2_COMP3: TIM4 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM4_TI2_COMP4: TIM4 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM4_TI2_COMP5: TIM4 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM4_TI2_COMP6: TIM4 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM4_TI2_COMP7: TIM4 TI2 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM4_TI3_GPIO: TIM4 TI3 is connected to GPIO\r\n * @arg TIM_TIM4_TI3_COMP5: TIM4 TI3 is connected to COMP5 output (*)\r\n *\r\n * @arg TIM_TIM4_TI4_GPIO: TIM4 TI4 is connected to GPIO\r\n * @arg TIM_TIM4_TI4_COMP6: TIM4 TI4 is connected to COMP6 output (*)\r\n *\r\n * For TIM5 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM5_TI1_GPIO: TIM5 TI1 is connected to GPIO\r\n * @arg TIM_TIM5_TI1_LSI: TIM5 TI1 is connected to LSI clock (*)\r\n * @arg TIM_TIM5_TI1_LSE: TIM5 TI1 is connected to LSE clock (*)\r\n * @arg TIM_TIM5_TI1_RTC_WK: TIM5 TI1 is connected to RTC Wakeup (*)\r\n * @arg TIM_TIM5_TI1_COMP1: TIM5 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM5_TI1_COMP2: TIM5 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM5_TI1_COMP3: TIM5 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM5_TI1_COMP4: TIM5 TI1 is connected to COMP4 output (*)\r\n * @arg TIM_TIM5_TI1_COMP5: TIM5 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI1_COMP6: TIM5 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI1_COMP7: TIM5 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM5_TI2_GPIO: TIM5 TI2 is connected to GPIO\r\n * @arg TIM_TIM5_TI2_COMP1: TIM5 TI2 is connected to COMP1 output\r\n * @arg TIM_TIM5_TI2_COMP2: TIM5 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM5_TI2_COMP3: TIM5 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM5_TI2_COMP4: TIM5 TI2 is connected to COMP4 output\r\n * @arg TIM_TIM5_TI2_COMP5: TIM5 TI2 is connected to COMP5 output (*)\r\n * @arg TIM_TIM5_TI2_COMP6: TIM5 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM5_TI2_COMP7: TIM5 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM8 this parameter can be one of the following values:\r\n * @arg TIM_TIM8_TI1_GPIO: TIM8 TI1 is connected to GPIO\r\n * @arg TIM_TIM8_TI1_COMP1: TIM8 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM8_TI1_COMP2: TIM8 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM8_TI1_COMP3: TIM8 TI1 is connected to COMP3 output\r\n * @arg TIM_TIM8_TI1_COMP4: TIM8 TI1 is connected to COMP4 output\r\n *\r\n * For TIM15 this parameter can be one of the following values:\r\n * @arg TIM_TIM15_TI1_GPIO: TIM15 TI1 is connected to GPIO\r\n * @arg TIM_TIM15_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM15_TI1_COMP1: TIM15 TI1 is connected to COMP1 output\r\n * @arg TIM_TIM15_TI1_COMP2: TIM15 TI1 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI1_COMP5: TIM15 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM15_TI1_COMP7: TIM15 TI1 is connected to COMP7 output (*)\r\n *\r\n * @arg TIM_TIM15_TI2_GPIO: TIM15 TI2 is connected to GPIO\r\n * @arg TIM_TIM15_TI2_COMP2: TIM15 TI2 is connected to COMP2 output\r\n * @arg TIM_TIM15_TI2_COMP3: TIM15 TI2 is connected to COMP3 output\r\n * @arg TIM_TIM15_TI2_COMP6: TIM15 TI2 is connected to COMP6 output (*)\r\n * @arg TIM_TIM15_TI2_COMP7: TIM15 TI2 is connected to COMP7 output (*)\r\n *\r\n * For TIM16 this parameter can be one of the following values:\r\n * @arg TIM_TIM16_TI1_GPIO: TIM16 TI1 is connected to GPIO\r\n * @arg TIM_TIM16_TI1_COMP6: TIM16 TI1 is connected to COMP6 output (*)\r\n * @arg TIM_TIM16_TI1_MCO: TIM15 TI1 is connected to MCO output\r\n * @arg TIM_TIM16_TI1_HSE_32: TIM15 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM16_TI1_RTC_WK: TIM15 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM16_TI1_LSE: TIM15 TI1 is connected to LSE clock\r\n * @arg TIM_TIM16_TI1_LSI: TIM15 TI1 is connected to LSI clock\r\n *\r\n * For TIM17 this parameter can be one of the following values:\r\n * @arg TIM_TIM17_TI1_GPIO: TIM17 TI1 is connected to GPIO\r\n * @arg TIM_TIM17_TI1_COMP5: TIM17 TI1 is connected to COMP5 output (*)\r\n * @arg TIM_TIM17_TI1_MCO: TIM17 TI1 is connected to MCO output\r\n * @arg TIM_TIM17_TI1_HSE_32: TIM17 TI1 is connected to HSE div 32\r\n * @arg TIM_TIM17_TI1_RTC_WK: TIM17 TI1 is connected to RTC wakeup\r\n * @arg TIM_TIM17_TI1_LSE: TIM17 TI1 is connected to LSE clock\r\n * @arg TIM_TIM17_TI1_LSI: TIM17 TI1 is connected to LSI clock\r\n\r\n * For TIM20 this parameter can be one of the following values: (**)\r\n * @arg TIM_TIM20_TI1_GPIO: TIM20 TI1 is connected to GPIO\r\n * @arg TIM_TIM20_TI1_COMP1: TIM20 TI1 is connected to COMP1 output (*)\r\n * @arg TIM_TIM20_TI1_COMP2: TIM20 TI1 is connected to COMP2 output (*)\r\n * @arg TIM_TIM20_TI1_COMP3: TIM20 TI1 is connected to COMP3 output (*)\r\n * @arg TIM_TIM20_TI1_COMP4: TIM20 TI1 is connected to COMP4 output (*)\r\n *\r\n * (*) Value not defined in all devices. \\n\r\n * (**) Register not available in all devices.\r\n *\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_TISelection(TIM_HandleTypeDef *htim, uint32_t TISelection, uint32_t Channel)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n\r\n /* Check parameters */\r\n assert_param(IS_TIM_TISEL_TIX_INSTANCE(htim->Instance, Channel));\r\n assert_param(IS_TIM_TISEL(TISelection));\r\n\r\n __HAL_LOCK(htim);\r\n\r\n switch (Channel)\r\n {\r\n case TIM_CHANNEL_1:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI1SEL, TISelection);\r\n\r\n /* If required, set OR bit to request HSE/32 clock */\r\n if (IS_TIM_HSE32_INSTANCE(htim->Instance))\r\n {\r\n SET_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n else\r\n {\r\n CLEAR_BIT(htim->Instance->OR, TIM_OR_HSE32EN);\r\n }\r\n break;\r\n case TIM_CHANNEL_2:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI2SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_3:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI3SEL, TISelection);\r\n break;\r\n case TIM_CHANNEL_4:\r\n MODIFY_REG(htim->Instance->TISEL, TIM_TISEL_TI4SEL, TISelection);\r\n break;\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Group channel 5 and channel 1, 2 or 3\r\n * @param htim TIM handle.\r\n * @param Channels specifies the reference signal(s) the OC5REF is combined with.\r\n * This parameter can be any combination of the following values:\r\n * TIM_GROUPCH5_NONE: No effect of OC5REF on OC1REFC, OC2REFC and OC3REFC\r\n * TIM_GROUPCH5_OC1REFC: OC1REFC is the logical AND of OC1REFC and OC5REF\r\n * TIM_GROUPCH5_OC2REFC: OC2REFC is the logical AND of OC2REFC and OC5REF\r\n * TIM_GROUPCH5_OC3REFC: OC3REFC is the logical AND of OC3REFC and OC5REF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_GroupChannel5(TIM_HandleTypeDef *htim, uint32_t Channels)\r\n{\r\n /* Check parameters */\r\n assert_param(IS_TIM_COMBINED3PHASEPWM_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_GROUPCH5(Channels));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Clear GC5Cx bit fields */\r\n htim->Instance->CCR5 &= ~(TIM_CCR5_GC5C3 | TIM_CCR5_GC5C2 | TIM_CCR5_GC5C1);\r\n\r\n /* Set GC5Cx bit fields */\r\n htim->Instance->CCR5 |= Channels;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disarm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to disarm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note The break input can be disarmed only when it is configured in\r\n * bidirectional mode and when when MOE is reset.\r\n * @note Purpose is to be able to have the input voltage back to high-state,\r\n * whatever the time constant on the output .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisarmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tmpbdtr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ADVANCED_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BKBID) == TIM_BDTR_BKBID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM);\r\n }\r\n break;\r\n }\r\n\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n tmpbdtr = READ_REG(htim->Instance->BDTR);\r\n if ((READ_BIT(tmpbdtr, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID) &&\r\n (READ_BIT(tmpbdtr, TIM_BDTR_MOE) == 0U))\r\n {\r\n /* Break input BRK is disarmed */\r\n SET_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM);\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Arm the designated break input (when it operates in bidirectional mode).\r\n * @param htim TIM handle.\r\n * @param BreakInput Break input to arm\r\n * This parameter can be one of the following values:\r\n * @arg TIM_BREAKINPUT_BRK: Timer break input\r\n * @arg TIM_BREAKINPUT_BRK2: Timer break 2 input\r\n * @note Arming is possible at anytime, even if fault is present.\r\n * @note Break input is automatically armed as soon as MOE bit is set.\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ReArmBreakInput(TIM_HandleTypeDef *htim, uint32_t BreakInput)\r\n{\r\n HAL_StatusTypeDef status = HAL_OK;\r\n uint32_t tickstart;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ADVANCED_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_BREAKINPUT(BreakInput));\r\n\r\n switch (BreakInput)\r\n {\r\n case TIM_BREAKINPUT_BRK:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKBID) == TIM_BDTR_BKBID)\r\n {\r\n /* Break input BRK is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BKDSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n\r\n case TIM_BREAKINPUT_BRK2:\r\n {\r\n /* Check initial conditions */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2BID) == TIM_BDTR_BK2BID)\r\n {\r\n /* Break input BRK2 is re-armed automatically by hardware. Poll to check whether fault condition disappeared */\r\n /* Init tickstart for timeout management */\r\n tickstart = HAL_GetTick();\r\n while (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n if ((HAL_GetTick() - tickstart) > TIM_BREAKINPUT_REARM_TIMEOUT)\r\n {\r\n /* New check to avoid false timeout detection in case of preemption */\r\n if (READ_BIT(htim->Instance->BDTR, TIM_BDTR_BK2DSRM) != 0UL)\r\n {\r\n return HAL_TIMEOUT;\r\n }\r\n }\r\n }\r\n }\r\n break;\r\n }\r\n default:\r\n status = HAL_ERROR;\r\n break;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Enable dithering\r\n * @param htim TIM handle\r\n * @note Main usage is PWM mode\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode for 16b timers\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Macros @ref __HAL_TIM_CALC_PERIOD_DITHER() __HAL_TIM_CALC_DELAY_DITHER() __HAL_TIM_CALC_PULSE_DITHER()\r\n * can be used to calculate period (ARR) and delay (CCRx) value.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * @note Enabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringEnable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable dithering\r\n * @param htim TIM handle\r\n * @note This function must be called when timer is stopped or disabled (CEN =0)\r\n * @note If dithering is activated, pay attention to ARR, CCRx, CNT interpretation:\r\n * - CNT: only CNT[11:0] holds the non-dithered part for 16b timers (or CNT[26:0] for 32b timers)\r\n * - ARR: ARR[15:4] holds the non-dithered part, and ARR[3:0] the dither part for 16b timers\r\n * - CCRx: CCRx[15:4] holds the non-dithered part, and CCRx[3:0] the dither part for 16b timers\r\n * - ARR and CCRx values are limited to 0xFFEF in dithering mode\r\n * (corresponds to 4094 for the integer part and 15 for the dithered part).\r\n * @note Disabling dithering, modifies automatically values of registers ARR/CCRx to keep the same integer part.\r\n * So it may be necessary to read ARR value or CCRx value with macros @ref __HAL_TIM_GET_AUTORELOAD()\r\n * __HAL_TIM_GET_COMPARE() and if necessary update Init structure field htim->Init.Period .\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DitheringDisable(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->CR1, TIM_CR1_DITHEN);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Initializes the pulse on compare pulse width and pulse prescaler\r\n * @param htim TIM Output Compare handle\r\n * @param PulseWidthPrescaler Pulse width prescaler\r\n * This parameter can be a number between Min_Data = 0x0 and Max_Data = 0x7\r\n * @param PulseWidth Pulse width\r\n * This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_OC_ConfigPulseOnCompare(TIM_HandleTypeDef *htim,\r\n uint32_t PulseWidthPrescaler,\r\n uint32_t PulseWidth)\r\n{\r\n uint32_t tmpecr;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_PULSEONCOMPARE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTH(PulseWidth));\r\n assert_param(IS_TIM_PULSEONCOMPARE_WIDTHPRESCALER(PulseWidthPrescaler));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Set the TIM state */\r\n htim->State = HAL_TIM_STATE_BUSY;\r\n\r\n /* Get the TIMx ECR register value */\r\n tmpecr = htim->Instance->ECR;\r\n /* Reset the Pulse width prescaler and the Pulse width */\r\n tmpecr &= ~(TIM_ECR_PWPRSC | TIM_ECR_PW);\r\n /* Set the Pulse width prescaler and Pulse width*/\r\n tmpecr |= PulseWidthPrescaler << TIM_ECR_PWPRSC_Pos;\r\n tmpecr |= PulseWidth << TIM_ECR_PW_Pos;\r\n /* Write to TIMx ECR */\r\n htim->Instance->ECR = tmpecr;\r\n\r\n /* Change the TIM state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n /* Release Lock */\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure preload source of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @param Source Source of slave mode selection preload\r\n * This parameter can be one of the following values:\r\n * @arg TIM_SMS_PRELOAD_SOURCE_UPDATE: Timer update event is used as source of Slave Mode Selection preload\r\n * @arg TIM_SMS_PRELOAD_SOURCE_INDEX: Timer index event is used as source of Slave Mode Selection preload\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigSlaveModePreload(TIM_HandleTypeDef *htim, uint32_t Source)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_SLAVE_PRELOAD_SOURCE(Source));\r\n\r\n MODIFY_REG(htim->Instance->SMCR, TIM_SMCR_SMSPS, Source);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable preload of Slave Mode Selection bitfield (SMS in SMCR register)\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableSlaveModePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_SLAVE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->SMCR, TIM_SMCR_SMSPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable deadtime preload\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableDeadTimePreload(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTPE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure deadtime\r\n * @param htim TIM handle\r\n * @param Deadtime Deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigDeadTime(TIM_HandleTypeDef *htim, uint32_t Deadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(Deadtime));\r\n\r\n MODIFY_REG(htim->Instance->BDTR, TIM_BDTR_DTG, Deadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configure asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @param FallingDeadtime Falling edge deadtime value\r\n * @note This parameter can be a number between Min_Data = 0x00 and Max_Data = 0xFF\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigAsymmetricalDeadTime(TIM_HandleTypeDef *htim, uint32_t FallingDeadtime)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_DEADTIME(FallingDeadtime));\r\n\r\n MODIFY_REG(htim->Instance->DTR2, TIM_DTR2_DTGF, FallingDeadtime);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable asymmetrical deadtime\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableAsymmetricalDeadTime(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_BREAK_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->DTR2, TIM_DTR2_DTAE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Configures the encoder index.\r\n * @note warning in case of encoder mode clock plus direction\r\n * @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X1 or @ref TIM_ENCODERMODE_CLOCKPLUSDIRECTION_X2\r\n * Direction must be set to @ref TIM_ENCODERINDEX_DIRECTION_UP_DOWN\r\n * @param htim TIM handle.\r\n * @param sEncoderIndexConfig Encoder index configuration\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_ConfigEncoderIndex(TIM_HandleTypeDef *htim,\r\n TIMEx_EncoderIndexConfigTypeDef *sEncoderIndexConfig)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n assert_param(IS_TIM_ENCODERINDEX_POLARITY(sEncoderIndexConfig->Polarity));\r\n assert_param(IS_TIM_ENCODERINDEX_PRESCALER(sEncoderIndexConfig->Prescaler));\r\n assert_param(IS_TIM_ENCODERINDEX_FILTER(sEncoderIndexConfig->Filter));\r\n assert_param(IS_FUNCTIONAL_STATE(sEncoderIndexConfig->FirstIndexEnable));\r\n assert_param(IS_TIM_ENCODERINDEX_POSITION(sEncoderIndexConfig->Position));\r\n assert_param(IS_TIM_ENCODERINDEX_DIRECTION(sEncoderIndexConfig->Direction));\r\n\r\n /* Process Locked */\r\n __HAL_LOCK(htim);\r\n\r\n /* Configures the TIMx External Trigger (ETR) which is used as Index input */\r\n TIM_ETR_SetConfig(htim->Instance,\r\n sEncoderIndexConfig->Prescaler,\r\n sEncoderIndexConfig->Polarity,\r\n sEncoderIndexConfig->Filter);\r\n\r\n /* Configures the encoder index */\r\n MODIFY_REG(htim->Instance->ECR,\r\n TIM_ECR_IDIR_Msk | TIM_ECR_FIDX_Msk | TIM_ECR_IPOS_Msk,\r\n (sEncoderIndexConfig->Direction |\r\n ((sEncoderIndexConfig->FirstIndexEnable == ENABLE) ? (0x1U << TIM_ECR_FIDX_Pos) : 0U) |\r\n sEncoderIndexConfig->Position |\r\n TIM_ECR_IE));\r\n\r\n __HAL_UNLOCK(htim);\r\n\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_IE);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Enable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_EnableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n SET_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @brief Disable encoder first index\r\n * @param htim TIM handle\r\n * @retval HAL status\r\n */\r\nHAL_StatusTypeDef HAL_TIMEx_DisableEncoderFirstIndex(TIM_HandleTypeDef *htim)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_TIM_ENCODER_INTERFACE_INSTANCE(htim->Instance));\r\n\r\n CLEAR_BIT(htim->Instance->ECR, TIM_ECR_FIDX);\r\n return HAL_OK;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group6 Extended Callbacks functions\r\n * @brief Extended Callbacks functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Callbacks functions #####\r\n ==============================================================================\r\n [..]\r\n This section provides Extended TIM callback functions:\r\n (+) Timer Commutation callback\r\n (+) Timer Break callback\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Hall commutation changed callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutCallback could be implemented in the user file\r\n */\r\n}\r\n/**\r\n * @brief Hall commutation changed half complete callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_CommutHalfCpltCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_CommutHalfCpltCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Break detection callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_BreakCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_BreakCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Hall Break2 detection callback in non blocking mode\r\n * @param htim: TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_Break2Callback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function Should not be modified, when the callback is needed,\r\n the HAL_TIMEx_Break2Callback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Encoder index callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_EncoderIndexCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_EncoderIndexCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Direction change callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_DirectionChangeCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_DirectionChangeCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Index error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_IndexErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_IndexErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @brief Transition error callback in non-blocking mode\r\n * @param htim TIM handle\r\n * @retval None\r\n */\r\n__weak void HAL_TIMEx_TransitionErrorCallback(TIM_HandleTypeDef *htim)\r\n{\r\n /* Prevent unused argument(s) compilation warning */\r\n UNUSED(htim);\r\n\r\n /* NOTE : This function should not be modified, when the callback is needed,\r\n the HAL_TIMEx_TransitionErrorCallback could be implemented in the user file\r\n */\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/** @defgroup TIMEx_Exported_Functions_Group7 Extended Peripheral State functions\r\n * @brief Extended Peripheral State functions\r\n *\r\n@verbatim\r\n ==============================================================================\r\n ##### Extended Peripheral State functions #####\r\n ==============================================================================\r\n [..]\r\n This subsection permits to get in run-time the status of the peripheral\r\n and the data flow.\r\n\r\n@endverbatim\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief Return the TIM Hall Sensor interface handle state.\r\n * @param htim TIM Hall Sensor handle\r\n * @retval HAL state\r\n */\r\nHAL_TIM_StateTypeDef HAL_TIMEx_HallSensor_GetState(TIM_HandleTypeDef *htim)\r\n{\r\n return htim->State;\r\n}\r\n\r\n/**\r\n * @brief Return actual state of the TIM complementary channel.\r\n * @param htim TIM handle\r\n * @param ChannelN TIM Complementary channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @retval TIM Complementary channel state\r\n */\r\nHAL_TIM_ChannelStateTypeDef HAL_TIMEx_GetChannelNState(TIM_HandleTypeDef *htim, uint32_t ChannelN)\r\n{\r\n HAL_TIM_ChannelStateTypeDef channel_state;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_TIM_CCXN_INSTANCE(htim->Instance, ChannelN));\r\n\r\n channel_state = TIM_CHANNEL_N_STATE_GET(htim, ChannelN);\r\n\r\n return channel_state;\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private functions ---------------------------------------------------------*/\r\n/** @defgroup TIMEx_Private_Functions TIM Extended Private Functions\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief TIM DMA Commutation callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n/**\r\n * @brief TIM DMA Commutation half complete callback.\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nvoid TIMEx_DMACommutationHalfCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n /* Change the htim state */\r\n htim->State = HAL_TIM_STATE_READY;\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->CommutationHalfCpltCallback(htim);\r\n#else\r\n HAL_TIMEx_CommutHalfCpltCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n}\r\n\r\n\r\n/**\r\n * @brief TIM DMA Delay Pulse complete callback (complementary channel).\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMADelayPulseNCplt(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC4])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_4;\r\n\r\n if (hdma->Init.Mode == DMA_NORMAL)\r\n {\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_4, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->PWM_PulseFinishedCallback(htim);\r\n#else\r\n HAL_TIM_PWM_PulseFinishedCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief TIM DMA error callback (complementary channel)\r\n * @param hdma pointer to DMA handle.\r\n * @retval None\r\n */\r\nstatic void TIM_DMAErrorCCxN(DMA_HandleTypeDef *hdma)\r\n{\r\n TIM_HandleTypeDef *htim = (TIM_HandleTypeDef *)((DMA_HandleTypeDef *)hdma)->Parent;\r\n\r\n if (hdma == htim->hdma[TIM_DMA_ID_CC1])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_1;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_1, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC2])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_2;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_2, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else if (hdma == htim->hdma[TIM_DMA_ID_CC3])\r\n {\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_3;\r\n TIM_CHANNEL_N_STATE_SET(htim, TIM_CHANNEL_3, HAL_TIM_CHANNEL_STATE_READY);\r\n }\r\n else\r\n {\r\n /* nothing to do */\r\n }\r\n\r\n#if (USE_HAL_TIM_REGISTER_CALLBACKS == 1)\r\n htim->ErrorCallback(htim);\r\n#else\r\n HAL_TIM_ErrorCallback(htim);\r\n#endif /* USE_HAL_TIM_REGISTER_CALLBACKS */\r\n\r\n htim->Channel = HAL_TIM_ACTIVE_CHANNEL_CLEARED;\r\n}\r\n\r\n/**\r\n * @brief Enables or disables the TIM Capture Compare Channel xN.\r\n * @param TIMx to select the TIM peripheral\r\n * @param Channel specifies the TIM Channel\r\n * This parameter can be one of the following values:\r\n * @arg TIM_CHANNEL_1: TIM Channel 1\r\n * @arg TIM_CHANNEL_2: TIM Channel 2\r\n * @arg TIM_CHANNEL_3: TIM Channel 3\r\n * @arg TIM_CHANNEL_4: TIM Channel 4\r\n * @param ChannelNState specifies the TIM Channel CCxNE bit new state.\r\n * This parameter can be: TIM_CCxN_ENABLE or TIM_CCxN_Disable.\r\n * @retval None\r\n */\r\nstatic void TIM_CCxNChannelCmd(TIM_TypeDef *TIMx, uint32_t Channel, uint32_t ChannelNState)\r\n{\r\n uint32_t tmp;\r\n\r\n tmp = TIM_CCER_CC1NE << (Channel & 0x1FU); /* 0x1FU = 31 bits max shift */\r\n\r\n /* Reset the CCxNE Bit */\r\n TIMx->CCER &= ~tmp;\r\n\r\n /* Set or reset the CCxNE Bit */\r\n TIMx->CCER |= (uint32_t)(ChannelNState << (Channel & 0x1FU)); /* 0x1FU = 31 bits max shift */\r\n}\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* HAL_TIM_MODULE_ENABLED */\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Drivers/STM32G4xx_HAL_Driver/Src/stm32g4xx_ll_adc.c", "content": "/**\r\n ******************************************************************************\r\n * @file stm32g4xx_ll_adc.c\r\n * @author MCD Application Team\r\n * @brief ADC LL module driver\r\n ******************************************************************************\r\n * @attention\r\n *\r\n * Copyright (c) 2019 STMicroelectronics.\r\n * All rights reserved.\r\n *\r\n * This software is licensed under terms that can be found in the LICENSE file\r\n * in the root directory of this software component.\r\n * If no LICENSE file comes with this software, it is provided AS-IS.\r\n *\r\n ******************************************************************************\r\n */\r\n#if defined(USE_FULL_LL_DRIVER)\r\n\r\n/* Includes ------------------------------------------------------------------*/\r\n#include \"stm32g4xx_ll_adc.h\"\r\n#include \"stm32g4xx_ll_bus.h\"\r\n\r\n#ifdef USE_FULL_ASSERT\r\n#include \"stm32_assert.h\"\r\n#else\r\n#define assert_param(expr) ((void)0U)\r\n#endif\r\n\r\n/** @addtogroup STM32G4xx_LL_Driver\r\n * @{\r\n */\r\n\r\n#if defined (ADC1) || defined (ADC2) || defined (ADC3) || defined (ADC4) || defined (ADC5)\r\n\r\n/** @addtogroup ADC_LL ADC\r\n * @{\r\n */\r\n\r\n/* Private types -------------------------------------------------------------*/\r\n/* Private variables ---------------------------------------------------------*/\r\n/* Private constants ---------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Private_Constants\r\n * @{\r\n */\r\n\r\n/* Definitions of ADC hardware constraints delays */\r\n/* Note: Only ADC peripheral HW delays are defined in ADC LL driver driver, */\r\n/* not timeout values: */\r\n/* Timeout values for ADC operations are dependent to device clock */\r\n/* configuration (system clock versus ADC clock), */\r\n/* and therefore must be defined in user application. */\r\n/* Refer to @ref ADC_LL_EC_HW_DELAYS for description of ADC timeout */\r\n/* values definition. */\r\n/* Note: ADC timeout values are defined here in CPU cycles to be independent */\r\n/* of device clock setting. */\r\n/* In user application, ADC timeout values should be defined with */\r\n/* temporal values, in function of device clock settings. */\r\n/* Highest ratio CPU clock frequency vs ADC clock frequency: */\r\n/* - ADC clock from synchronous clock with AHB prescaler 512, */\r\n/* ADC prescaler 4. */\r\n/* Ratio max = 512 *4 = 2048 */\r\n/* - ADC clock from asynchronous clock (PLLP) with prescaler 256. */\r\n/* Highest CPU clock PLL (PLLR). */\r\n/* Ratio max = PLLRmax /PPLPmin * 256 = (VCO/2) / (VCO/31) * 256 */\r\n/* = 3968 */\r\n/* Unit: CPU cycles. */\r\n#define ADC_CLOCK_RATIO_VS_CPU_HIGHEST (3968UL)\r\n#define ADC_TIMEOUT_DISABLE_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n#define ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES (ADC_CLOCK_RATIO_VS_CPU_HIGHEST * 1UL)\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/* Private macros ------------------------------------------------------------*/\r\n\r\n/** @addtogroup ADC_LL_Private_Macros\r\n * @{\r\n */\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* common to several ADC instances. */\r\n#define IS_LL_ADC_COMMON_CLOCK(__CLOCK__) \\\r\n (((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_SYNC_PCLK_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV1) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV2) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV4) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV6) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV8) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV10) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV12) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV16) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV32) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV64) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV128) \\\r\n || ((__CLOCK__) == LL_ADC_CLOCK_ASYNC_DIV256) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC instance. */\r\n#define IS_LL_ADC_RESOLUTION(__RESOLUTION__) \\\r\n (((__RESOLUTION__) == LL_ADC_RESOLUTION_12B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_10B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_8B) \\\r\n || ((__RESOLUTION__) == LL_ADC_RESOLUTION_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_DATA_ALIGN(__DATA_ALIGN__) \\\r\n (((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_RIGHT) \\\r\n || ((__DATA_ALIGN__) == LL_ADC_DATA_ALIGN_LEFT) \\\r\n )\r\n\r\n#define IS_LL_ADC_LOW_POWER(__LOW_POWER__) \\\r\n (((__LOW_POWER__) == LL_ADC_LP_MODE_NONE) \\\r\n || ((__LOW_POWER__) == LL_ADC_LP_AUTOWAIT) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group regular */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_HRTIM_TRG4) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_REG_TRIG_SOURCE(__ADC_INSTANCE__, __REG_TRIG_SOURCE__) \\\r\n (((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_SOFTWARE) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM1_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH4) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH2) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM20_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE11) \\\r\n ) \\\r\n ) \\\r\n || (((__ADC_INSTANCE__) == ADC3) \\\r\n && ( \\\r\n ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM2_CH3) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM3_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM4_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_TIM8_CH1) \\\r\n || ((__REG_TRIG_SOURCE__) == LL_ADC_REG_TRIG_EXT_EXTI_LINE2) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#define IS_LL_ADC_REG_CONTINUOUS_MODE(__REG_CONTINUOUS_MODE__) \\\r\n (((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_SINGLE) \\\r\n || ((__REG_CONTINUOUS_MODE__) == LL_ADC_REG_CONV_CONTINUOUS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_DMA_TRANSFER(__REG_DMA_TRANSFER__) \\\r\n (((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_NONE) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_LIMITED) \\\r\n || ((__REG_DMA_TRANSFER__) == LL_ADC_REG_DMA_TRANSFER_UNLIMITED) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(__REG_OVR_DATA_BEHAVIOR__) \\\r\n (((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_PRESERVED) \\\r\n || ((__REG_OVR_DATA_BEHAVIOR__) == LL_ADC_REG_OVR_DATA_OVERWRITTEN) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_LENGTH(__REG_SEQ_SCAN_LENGTH__) \\\r\n (((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_DISABLE) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_4RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_5RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_6RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_7RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_8RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_9RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_10RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_11RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_12RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_13RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_14RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_15RANKS) \\\r\n || ((__REG_SEQ_SCAN_LENGTH__) == LL_ADC_REG_SEQ_SCAN_ENABLE_16RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(__REG_SEQ_DISCONT_MODE__) \\\r\n (((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_DISABLE) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_1RANK) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_2RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_3RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_4RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_5RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_6RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_7RANKS) \\\r\n || ((__REG_SEQ_DISCONT_MODE__) == LL_ADC_REG_SEQ_DISCONT_8RANKS) \\\r\n )\r\n\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* ADC group injected */\r\n#if defined(STM32G474xx) || defined(STM32G484xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG5) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG6) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG7) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG8) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG9) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG10) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_HRTIM_TRG3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G473xx) || defined(STM32G483xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3) || ((__ADC_INSTANCE__) == ADC4) || ((__ADC_INSTANCE__) == ADC5)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32G471xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#elif defined(STM32GBK1CB) || defined(STM32G431xx) || defined(STM32G441xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n )\r\n#elif defined(STM32G491xx) || defined(STM32G4A1xx)\r\n#define IS_LL_ADC_INJ_TRIG_SOURCE(__ADC_INSTANCE__, __INJ_TRIG_SOURCE__) \\\r\n (((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_SOFTWARE) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM6_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM7_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM15_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_TRGO2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_LPTIM_OUT) \\\r\n || ((((__ADC_INSTANCE__) == ADC1) || ((__ADC_INSTANCE__) == ADC2)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM2_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM3_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM16_CH1) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE15) \\\r\n ) \\\r\n ) \\\r\n || ((((__ADC_INSTANCE__) == ADC3)) \\\r\n && ( \\\r\n ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM1_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH3) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM4_CH4) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM8_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_TIM20_CH2) \\\r\n || ((__INJ_TRIG_SOURCE__) == LL_ADC_INJ_TRIG_EXT_EXTI_LINE3) \\\r\n ) \\\r\n ) \\\r\n )\r\n#endif\r\n\r\n#define IS_LL_ADC_INJ_TRIG_EXT_EDGE(__INJ_TRIG_EXT_EDGE__) \\\r\n (((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_FALLING) \\\r\n || ((__INJ_TRIG_EXT_EDGE__) == LL_ADC_INJ_TRIG_EXT_RISINGFALLING) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_TRIG_AUTO(__INJ_TRIG_AUTO__) \\\r\n (((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_INDEPENDENT) \\\r\n || ((__INJ_TRIG_AUTO__) == LL_ADC_INJ_TRIG_FROM_GRP_REGULAR) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(__INJ_SEQ_SCAN_LENGTH__) \\\r\n (((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_DISABLE) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_2RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_3RANKS) \\\r\n || ((__INJ_SEQ_SCAN_LENGTH__) == LL_ADC_INJ_SEQ_SCAN_ENABLE_4RANKS) \\\r\n )\r\n\r\n#define IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(__INJ_SEQ_DISCONT_MODE__) \\\r\n (((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_DISABLE) \\\r\n || ((__INJ_SEQ_DISCONT_MODE__) == LL_ADC_INJ_SEQ_DISCONT_1RANK) \\\r\n )\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n/* Check of parameters for configuration of ADC hierarchical scope: */\r\n/* multimode. */\r\n#define IS_LL_ADC_MULTI_MODE(__MULTI_MODE__) \\\r\n (((__MULTI_MODE__) == LL_ADC_MULTI_INDEPENDENT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INTERL) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_SIMULT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_INJ_ALTERN) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_SIM) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_SIM_INJ_ALT) \\\r\n || ((__MULTI_MODE__) == LL_ADC_MULTI_DUAL_REG_INT_INJ_SIM) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_DMA_TRANSFER(__MULTI_DMA_TRANSFER__) \\\r\n (((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_EACH_ADC) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_LIMIT_RES8_6B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES12_10B) \\\r\n || ((__MULTI_DMA_TRANSFER__) == LL_ADC_MULTI_REG_DMA_UNLMT_RES8_6B) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_TWOSMP_DELAY(__MULTI_TWOSMP_DELAY__) \\\r\n (((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_2CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_3CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_4CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_5CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_6CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_7CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_8CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_9CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_10CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_11CYCLES) \\\r\n || ((__MULTI_TWOSMP_DELAY__) == LL_ADC_MULTI_TWOSMP_DELAY_12CYCLES) \\\r\n )\r\n\r\n#define IS_LL_ADC_MULTI_MASTER_SLAVE(__MULTI_MASTER_SLAVE__) \\\r\n (((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_SLAVE) \\\r\n || ((__MULTI_MASTER_SLAVE__) == LL_ADC_MULTI_MASTER_SLAVE) \\\r\n )\r\n\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n/**\r\n * @}\r\n */\r\n\r\n\r\n/* Private function prototypes -----------------------------------------------*/\r\n\r\n/* Exported functions --------------------------------------------------------*/\r\n/** @addtogroup ADC_LL_Exported_Functions\r\n * @{\r\n */\r\n\r\n/** @addtogroup ADC_LL_EF_Init\r\n * @{\r\n */\r\n\r\n/**\r\n * @brief De-initialize registers of all ADC instances belonging to\r\n * the same ADC common instance to their default reset values.\r\n * @note This function is performing a hard reset, using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * To de-initialize only 1 ADC instance, use\r\n * function @ref LL_ADC_DeInit().\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are de-initialized\r\n * - ERROR: not applicable\r\n */\r\nErrorStatus LL_ADC_CommonDeInit(ADC_Common_TypeDef *ADCxy_COMMON)\r\n{\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n\r\n if (ADCxy_COMMON == ADC12_COMMON)\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC12);\r\n }\r\n#if defined(ADC345_COMMON)\r\n else\r\n {\r\n /* Force reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ForceReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n\r\n /* Release reset of ADC clock (core clock) */\r\n LL_AHB2_GRP1_ReleaseReset(LL_AHB2_GRP1_PERIPH_ADC345);\r\n }\r\n#endif\r\n\r\n return SUCCESS;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC common parameters\r\n * (all ADC instances belonging to the same ADC common instance)\r\n * and multimode (for devices with several ADC instances available).\r\n * @note The setting of ADC common parameters is conditioned to\r\n * ADC instances state:\r\n * All ADC instances belonging to the same ADC common instance\r\n * must be disabled.\r\n * @param ADCxy_COMMON ADC common instance\r\n * (can be set directly from CMSIS definition or by using helper macro @ref __LL_ADC_COMMON_INSTANCE() )\r\n * @param ADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC common registers are initialized\r\n * - ERROR: ADC common registers are not initialized\r\n */\r\nErrorStatus LL_ADC_CommonInit(ADC_Common_TypeDef *ADCxy_COMMON, LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_COMMON_INSTANCE(ADCxy_COMMON));\r\n assert_param(IS_LL_ADC_COMMON_CLOCK(ADC_CommonInitStruct->CommonClock));\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n assert_param(IS_LL_ADC_MULTI_MODE(ADC_CommonInitStruct->Multimode));\r\n if (ADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n assert_param(IS_LL_ADC_MULTI_DMA_TRANSFER(ADC_CommonInitStruct->MultiDMATransfer));\r\n assert_param(IS_LL_ADC_MULTI_TWOSMP_DELAY(ADC_CommonInitStruct->MultiTwoSamplingDelay));\r\n }\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n\r\n /* Note: Hardware constraint (refer to description of functions */\r\n /* \"LL_ADC_SetCommonXXX()\" and \"LL_ADC_SetMultiXXX()\"): */\r\n /* On this STM32 series, setting of these features is conditioned to */\r\n /* ADC state: */\r\n /* All ADC instances of the ADC common group must be disabled. */\r\n if (__LL_ADC_IS_ENABLED_ALL_COMMON_INSTANCE(ADCxy_COMMON) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - common to several ADC */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n /* - Set ADC clock (conversion clock) */\r\n /* - multimode (if several ADC instances available on the */\r\n /* selected device) */\r\n /* - Set ADC multimode configuration */\r\n /* - Set ADC multimode DMA transfer */\r\n /* - Set ADC multimode: delay between 2 sampling phases */\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n if (ADC_CommonInitStruct->Multimode != LL_ADC_MULTI_INDEPENDENT)\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n ADC_CommonInitStruct->CommonClock\r\n | ADC_CommonInitStruct->Multimode\r\n | ADC_CommonInitStruct->MultiDMATransfer\r\n | ADC_CommonInitStruct->MultiTwoSamplingDelay\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCxy_COMMON->CCR,\r\n ADC_CCR_CKMODE\r\n | ADC_CCR_PRESC\r\n | ADC_CCR_DUAL\r\n | ADC_CCR_MDMA\r\n | ADC_CCR_DELAY\r\n ,\r\n ADC_CommonInitStruct->CommonClock\r\n | LL_ADC_MULTI_INDEPENDENT\r\n );\r\n }\r\n#else\r\n LL_ADC_SetCommonClock(ADCxy_COMMON, ADC_CommonInitStruct->CommonClock);\r\n#endif\r\n }\r\n else\r\n {\r\n /* Initialization error: One or several ADC instances belonging to */\r\n /* the same ADC common instance are not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_CommonInitTypeDef field to default value.\r\n * @param ADC_CommonInitStruct Pointer to a @ref LL_ADC_CommonInitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_CommonStructInit(LL_ADC_CommonInitTypeDef *ADC_CommonInitStruct)\r\n{\r\n /* Set ADC_CommonInitStruct fields to default values */\r\n /* Set fields of ADC common */\r\n /* (all ADC instances belonging to the same ADC common instance) */\r\n ADC_CommonInitStruct->CommonClock = LL_ADC_CLOCK_SYNC_PCLK_DIV2;\r\n\r\n#if defined(ADC_MULTIMODE_SUPPORT)\r\n /* Set fields of ADC multimode */\r\n ADC_CommonInitStruct->Multimode = LL_ADC_MULTI_INDEPENDENT;\r\n ADC_CommonInitStruct->MultiDMATransfer = LL_ADC_MULTI_REG_DMA_EACH_ADC;\r\n ADC_CommonInitStruct->MultiTwoSamplingDelay = LL_ADC_MULTI_TWOSMP_DELAY_1CYCLE;\r\n#endif /* ADC_MULTIMODE_SUPPORT */\r\n}\r\n\r\n/**\r\n * @brief De-initialize registers of the selected ADC instance\r\n * to their default reset values.\r\n * @note To reset all ADC instances quickly (perform a hard reset),\r\n * use function @ref LL_ADC_CommonDeInit().\r\n * @note If this functions returns error status, it means that ADC instance\r\n * is in an unknown state.\r\n * In this case, perform a hard reset using high level\r\n * clock source RCC ADC reset.\r\n * Caution: On this STM32 series, if several ADC instances are available\r\n * on the selected device, RCC ADC reset will reset\r\n * all ADC instances belonging to the common ADC instance.\r\n * Refer to function @ref LL_ADC_CommonDeInit().\r\n * @param ADCx ADC instance\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are de-initialized\r\n * - ERROR: ADC registers are not de-initialized\r\n */\r\nErrorStatus LL_ADC_DeInit(ADC_TypeDef *ADCx)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n __IO uint32_t timeout_cpu_cycles = 0UL;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n /* Disable ADC instance if not already disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 1UL)\r\n {\r\n /* Set ADC group regular trigger source to SW start to ensure to not */\r\n /* have an external trigger event occurring during the conversion stop */\r\n /* ADC disable process. */\r\n LL_ADC_REG_SetTriggerSource(ADCx, LL_ADC_REG_TRIG_SOFTWARE);\r\n\r\n /* Stop potential ADC conversion on going on ADC group regular. */\r\n if (LL_ADC_REG_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_REG_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_REG_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Set ADC group injected trigger source to SW start to ensure to not */\r\n /* have an external trigger event occurring during the conversion stop */\r\n /* ADC disable process. */\r\n LL_ADC_INJ_SetTriggerSource(ADCx, LL_ADC_INJ_TRIG_SOFTWARE);\r\n\r\n /* Stop potential ADC conversion on going on ADC group injected. */\r\n if (LL_ADC_INJ_IsConversionOngoing(ADCx) != 0UL)\r\n {\r\n if (LL_ADC_INJ_IsStopConversionOngoing(ADCx) == 0UL)\r\n {\r\n LL_ADC_INJ_StopConversion(ADCx);\r\n }\r\n }\r\n\r\n /* Wait for ADC conversions are effectively stopped */\r\n timeout_cpu_cycles = ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES;\r\n while ((LL_ADC_REG_IsStopConversionOngoing(ADCx)\r\n | LL_ADC_INJ_IsStopConversionOngoing(ADCx)) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n\r\n /* Flush group injected contexts queue (register JSQR): */\r\n /* Note: Bit JQM must be set to empty the contexts queue (otherwise */\r\n /* contexts queue is maintained with the last active context). */\r\n LL_ADC_INJ_SetQueueMode(ADCx, LL_ADC_INJ_QUEUE_2CONTEXTS_END_EMPTY);\r\n\r\n /* Disable the ADC instance */\r\n LL_ADC_Disable(ADCx);\r\n\r\n /* Wait for ADC instance is effectively disabled */\r\n timeout_cpu_cycles = ADC_TIMEOUT_DISABLE_CPU_CYCLES;\r\n while (LL_ADC_IsDisableOngoing(ADCx) == 1UL)\r\n {\r\n timeout_cpu_cycles--;\r\n if (timeout_cpu_cycles == 0UL)\r\n {\r\n /* Time-out error */\r\n status = ERROR;\r\n break;\r\n }\r\n }\r\n }\r\n\r\n /* Check whether ADC state is compliant with expected state */\r\n if (READ_BIT(ADCx->CR,\r\n (ADC_CR_JADSTP | ADC_CR_ADSTP | ADC_CR_JADSTART | ADC_CR_ADSTART\r\n | ADC_CR_ADDIS | ADC_CR_ADEN)\r\n )\r\n == 0UL)\r\n {\r\n /* ========== Reset ADC registers ========== */\r\n /* Reset register IER */\r\n CLEAR_BIT(ADCx->IER,\r\n (LL_ADC_IT_ADRDY\r\n | LL_ADC_IT_EOC\r\n | LL_ADC_IT_EOS\r\n | LL_ADC_IT_OVR\r\n | LL_ADC_IT_EOSMP\r\n | LL_ADC_IT_JEOC\r\n | LL_ADC_IT_JEOS\r\n | LL_ADC_IT_JQOVF\r\n | LL_ADC_IT_AWD1\r\n | LL_ADC_IT_AWD2\r\n | LL_ADC_IT_AWD3\r\n )\r\n );\r\n\r\n /* Reset register ISR */\r\n SET_BIT(ADCx->ISR,\r\n (LL_ADC_FLAG_ADRDY\r\n | LL_ADC_FLAG_EOC\r\n | LL_ADC_FLAG_EOS\r\n | LL_ADC_FLAG_OVR\r\n | LL_ADC_FLAG_EOSMP\r\n | LL_ADC_FLAG_JEOC\r\n | LL_ADC_FLAG_JEOS\r\n | LL_ADC_FLAG_JQOVF\r\n | LL_ADC_FLAG_AWD1\r\n | LL_ADC_FLAG_AWD2\r\n | LL_ADC_FLAG_AWD3\r\n )\r\n );\r\n\r\n /* Reset register CR */\r\n /* - Bits ADC_CR_JADSTP, ADC_CR_ADSTP, ADC_CR_JADSTART, ADC_CR_ADSTART, */\r\n /* ADC_CR_ADCAL, ADC_CR_ADDIS, ADC_CR_ADEN are in */\r\n /* access mode \"read-set\": no direct reset applicable. */\r\n /* - Reset Calibration mode to default setting (single ended). */\r\n /* - Disable ADC internal voltage regulator. */\r\n /* - Enable ADC deep power down. */\r\n /* Note: ADC internal voltage regulator disable and ADC deep power */\r\n /* down enable are conditioned to ADC state disabled: */\r\n /* already done above. */\r\n CLEAR_BIT(ADCx->CR, ADC_CR_ADVREGEN | ADC_CR_ADCALDIF);\r\n SET_BIT(ADCx->CR, ADC_CR_DEEPPWD);\r\n\r\n /* Reset register CFGR */\r\n MODIFY_REG(ADCx->CFGR,\r\n (ADC_CFGR_AWD1CH | ADC_CFGR_JAUTO | ADC_CFGR_JAWD1EN\r\n | ADC_CFGR_AWD1EN | ADC_CFGR_AWD1SGL | ADC_CFGR_JQM\r\n | ADC_CFGR_JDISCEN | ADC_CFGR_DISCNUM | ADC_CFGR_DISCEN\r\n | ADC_CFGR_AUTDLY | ADC_CFGR_CONT | ADC_CFGR_OVRMOD\r\n | ADC_CFGR_EXTEN | ADC_CFGR_EXTSEL | ADC_CFGR_ALIGN\r\n | ADC_CFGR_RES | ADC_CFGR_DMACFG | ADC_CFGR_DMAEN),\r\n ADC_CFGR_JQDIS\r\n );\r\n\r\n /* Reset register CFGR2 */\r\n CLEAR_BIT(ADCx->CFGR2,\r\n (ADC_CFGR2_ROVSM | ADC_CFGR2_TROVS | ADC_CFGR2_OVSS\r\n | ADC_CFGR2_SWTRIG | ADC_CFGR2_BULB | ADC_CFGR2_SMPTRIG\r\n | ADC_CFGR2_GCOMP\r\n | ADC_CFGR2_OVSR | ADC_CFGR2_JOVSE | ADC_CFGR2_ROVSE)\r\n );\r\n\r\n /* Reset register SMPR1 */\r\n CLEAR_BIT(ADCx->SMPR1,\r\n (ADC_SMPR1_SMP9 | ADC_SMPR1_SMP8 | ADC_SMPR1_SMP7\r\n | ADC_SMPR1_SMP6 | ADC_SMPR1_SMP5 | ADC_SMPR1_SMP4\r\n | ADC_SMPR1_SMP3 | ADC_SMPR1_SMP2 | ADC_SMPR1_SMP1)\r\n );\r\n\r\n /* Reset register SMPR2 */\r\n CLEAR_BIT(ADCx->SMPR2,\r\n (ADC_SMPR2_SMP18 | ADC_SMPR2_SMP17 | ADC_SMPR2_SMP16\r\n | ADC_SMPR2_SMP15 | ADC_SMPR2_SMP14 | ADC_SMPR2_SMP13\r\n | ADC_SMPR2_SMP12 | ADC_SMPR2_SMP11 | ADC_SMPR2_SMP10)\r\n );\r\n\r\n /* Reset register TR1 */\r\n MODIFY_REG(ADCx->TR1, ADC_TR1_AWDFILT | ADC_TR1_HT1 | ADC_TR1_LT1, ADC_TR1_HT1);\r\n\r\n /* Reset register TR2 */\r\n MODIFY_REG(ADCx->TR2, ADC_TR2_HT2 | ADC_TR2_LT2, ADC_TR2_HT2);\r\n\r\n /* Reset register TR3 */\r\n MODIFY_REG(ADCx->TR3, ADC_TR3_HT3 | ADC_TR3_LT3, ADC_TR3_HT3);\r\n\r\n /* Reset register SQR1 */\r\n CLEAR_BIT(ADCx->SQR1,\r\n (ADC_SQR1_SQ4 | ADC_SQR1_SQ3 | ADC_SQR1_SQ2\r\n | ADC_SQR1_SQ1 | ADC_SQR1_L)\r\n );\r\n\r\n /* Reset register SQR2 */\r\n CLEAR_BIT(ADCx->SQR2,\r\n (ADC_SQR2_SQ9 | ADC_SQR2_SQ8 | ADC_SQR2_SQ7\r\n | ADC_SQR2_SQ6 | ADC_SQR2_SQ5)\r\n );\r\n\r\n /* Reset register SQR3 */\r\n CLEAR_BIT(ADCx->SQR3,\r\n (ADC_SQR3_SQ14 | ADC_SQR3_SQ13 | ADC_SQR3_SQ12\r\n | ADC_SQR3_SQ11 | ADC_SQR3_SQ10)\r\n );\r\n\r\n /* Reset register SQR4 */\r\n CLEAR_BIT(ADCx->SQR4, ADC_SQR4_SQ16 | ADC_SQR4_SQ15);\r\n\r\n /* Reset register JSQR */\r\n CLEAR_BIT(ADCx->JSQR,\r\n (ADC_JSQR_JL\r\n | ADC_JSQR_JEXTSEL | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JSQ4 | ADC_JSQR_JSQ3\r\n | ADC_JSQR_JSQ2 | ADC_JSQR_JSQ1)\r\n );\r\n\r\n /* Reset register DR */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register OFR1 */\r\n CLEAR_BIT(ADCx->OFR1, ADC_OFR1_OFFSET1_EN | ADC_OFR1_OFFSET1_CH | ADC_OFR1_OFFSET1 | ADC_OFR1_SATEN | ADC_OFR1_OFFSETPOS);\r\n /* Reset register OFR2 */\r\n CLEAR_BIT(ADCx->OFR2, ADC_OFR2_OFFSET2_EN | ADC_OFR2_OFFSET2_CH | ADC_OFR2_OFFSET2 | ADC_OFR2_SATEN | ADC_OFR2_OFFSETPOS);\r\n /* Reset register OFR3 */\r\n CLEAR_BIT(ADCx->OFR3, ADC_OFR3_OFFSET3_EN | ADC_OFR3_OFFSET3_CH | ADC_OFR3_OFFSET3 | ADC_OFR3_SATEN | ADC_OFR3_OFFSETPOS);\r\n /* Reset register OFR4 */\r\n CLEAR_BIT(ADCx->OFR4, ADC_OFR4_OFFSET4_EN | ADC_OFR4_OFFSET4_CH | ADC_OFR4_OFFSET4 | ADC_OFR4_SATEN | ADC_OFR4_OFFSETPOS);\r\n\r\n /* Reset registers JDR1, JDR2, JDR3, JDR4 */\r\n /* Note: bits in access mode read only, no direct reset applicable */\r\n\r\n /* Reset register AWD2CR */\r\n CLEAR_BIT(ADCx->AWD2CR, ADC_AWD2CR_AWD2CH);\r\n\r\n /* Reset register AWD3CR */\r\n CLEAR_BIT(ADCx->AWD3CR, ADC_AWD3CR_AWD3CH);\r\n\r\n /* Reset register DIFSEL */\r\n CLEAR_BIT(ADCx->DIFSEL, ADC_DIFSEL_DIFSEL);\r\n\r\n /* Reset register CALFACT */\r\n CLEAR_BIT(ADCx->CALFACT, ADC_CALFACT_CALFACT_D | ADC_CALFACT_CALFACT_S);\r\n\r\n /* Reset register GCOMP */\r\n CLEAR_BIT(ADCx->GCOMP, ADC_GCOMP_GCOMPCOEFF);\r\n }\r\n else\r\n {\r\n /* ADC instance is in an unknown state */\r\n /* Need to performing a hard reset of ADC instance, using high level */\r\n /* clock source RCC ADC reset. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n /* Caution: On this STM32 series, if several ADC instances are available */\r\n /* on the selected device, RCC ADC reset will reset */\r\n /* all ADC instances belonging to the common ADC instance. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC instance.\r\n * @note These parameters have an impact on ADC scope: ADC instance.\r\n * Affects both group regular and group injected (availability\r\n * of ADC group injected depends on STM32 families).\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Instance .\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, some other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param ADC_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_Init(ADC_TypeDef *ADCx, LL_ADC_InitTypeDef *ADC_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n\r\n assert_param(IS_LL_ADC_RESOLUTION(ADC_InitStruct->Resolution));\r\n assert_param(IS_LL_ADC_DATA_ALIGN(ADC_InitStruct->DataAlignment));\r\n assert_param(IS_LL_ADC_LOW_POWER(ADC_InitStruct->LowPowerMode));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC instance */\r\n /* - Set ADC data resolution */\r\n /* - Set ADC conversion data alignment */\r\n /* - Set ADC low power mode */\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_RES\r\n | ADC_CFGR_ALIGN\r\n | ADC_CFGR_AUTDLY\r\n ,\r\n ADC_InitStruct->Resolution\r\n | ADC_InitStruct->DataAlignment\r\n | ADC_InitStruct->LowPowerMode\r\n );\r\n\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_InitTypeDef field to default value.\r\n * @param ADC_InitStruct Pointer to a @ref LL_ADC_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_StructInit(LL_ADC_InitTypeDef *ADC_InitStruct)\r\n{\r\n /* Set ADC_InitStruct fields to default values */\r\n /* Set fields of ADC instance */\r\n ADC_InitStruct->Resolution = LL_ADC_RESOLUTION_12B;\r\n ADC_InitStruct->DataAlignment = LL_ADC_DATA_ALIGN_RIGHT;\r\n ADC_InitStruct->LowPowerMode = LL_ADC_LP_MODE_NONE;\r\n\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group regular.\r\n * @note These parameters have an impact on ADC scope: ADC group regular.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"REG\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group regular or group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_REG_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @param ADCx ADC instance\r\n * @param ADC_REG_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_REG_Init(ADC_TypeDef *ADCx, LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_REG_TRIG_SOURCE(ADCx, ADC_REG_InitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_LENGTH(ADC_REG_InitStruct->SequencerLength));\r\n if (ADC_REG_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_REG_SEQ_SCAN_DISCONT_MODE(ADC_REG_InitStruct->SequencerDiscont));\r\n\r\n /* ADC group regular continuous mode and discontinuous mode */\r\n /* can not be enabled simultenaeously */\r\n assert_param((ADC_REG_InitStruct->ContinuousMode == LL_ADC_REG_CONV_SINGLE)\r\n || (ADC_REG_InitStruct->SequencerDiscont == LL_ADC_REG_SEQ_DISCONT_DISABLE));\r\n }\r\n assert_param(IS_LL_ADC_REG_CONTINUOUS_MODE(ADC_REG_InitStruct->ContinuousMode));\r\n assert_param(IS_LL_ADC_REG_DMA_TRANSFER(ADC_REG_InitStruct->DMATransfer));\r\n assert_param(IS_LL_ADC_REG_OVR_DATA_BEHAVIOR(ADC_REG_InitStruct->Overrun));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group regular */\r\n /* - Set ADC group regular trigger source */\r\n /* - Set ADC group regular sequencer length */\r\n /* - Set ADC group regular sequencer discontinuous mode */\r\n /* - Set ADC group regular continuous mode */\r\n /* - Set ADC group regular conversion data transfer: no transfer or */\r\n /* transfer by DMA, and DMA requests mode */\r\n /* - Set ADC group regular overrun behavior */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (ADC_REG_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n ADC_REG_InitStruct->TriggerSource\r\n | ADC_REG_InitStruct->SequencerDiscont\r\n | ADC_REG_InitStruct->ContinuousMode\r\n | ADC_REG_InitStruct->DMATransfer\r\n | ADC_REG_InitStruct->Overrun\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_EXTSEL\r\n | ADC_CFGR_EXTEN\r\n | ADC_CFGR_DISCEN\r\n | ADC_CFGR_DISCNUM\r\n | ADC_CFGR_CONT\r\n | ADC_CFGR_DMAEN\r\n | ADC_CFGR_DMACFG\r\n | ADC_CFGR_OVRMOD\r\n ,\r\n ADC_REG_InitStruct->TriggerSource\r\n | LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | ADC_REG_InitStruct->ContinuousMode\r\n | ADC_REG_InitStruct->DMATransfer\r\n | ADC_REG_InitStruct->Overrun\r\n );\r\n }\r\n\r\n /* Set ADC group regular sequencer length and scan direction */\r\n LL_ADC_REG_SetSequencerLength(ADCx, ADC_REG_InitStruct->SequencerLength);\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_REG_InitTypeDef field to default value.\r\n * @param ADC_REG_InitStruct Pointer to a @ref LL_ADC_REG_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_REG_StructInit(LL_ADC_REG_InitTypeDef *ADC_REG_InitStruct)\r\n{\r\n /* Set ADC_REG_InitStruct fields to default values */\r\n /* Set fields of ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n ADC_REG_InitStruct->TriggerSource = LL_ADC_REG_TRIG_SOFTWARE;\r\n ADC_REG_InitStruct->SequencerLength = LL_ADC_REG_SEQ_SCAN_DISABLE;\r\n ADC_REG_InitStruct->SequencerDiscont = LL_ADC_REG_SEQ_DISCONT_DISABLE;\r\n ADC_REG_InitStruct->ContinuousMode = LL_ADC_REG_CONV_SINGLE;\r\n ADC_REG_InitStruct->DMATransfer = LL_ADC_REG_DMA_TRANSFER_NONE;\r\n ADC_REG_InitStruct->Overrun = LL_ADC_REG_OVR_DATA_OVERWRITTEN;\r\n}\r\n\r\n/**\r\n * @brief Initialize some features of ADC group injected.\r\n * @note These parameters have an impact on ADC scope: ADC group injected.\r\n * Refer to corresponding unitary functions into\r\n * @ref ADC_LL_EF_Configuration_ADC_Group_Regular\r\n * (functions with prefix \"INJ\").\r\n * @note The setting of these parameters by function @ref LL_ADC_Init()\r\n * is conditioned to ADC state:\r\n * ADC instance must be disabled.\r\n * This condition is applied to all ADC features, for efficiency\r\n * and compatibility over all STM32 families. However, the different\r\n * features can be set under different ADC state conditions\r\n * (setting possible with ADC enabled without conversion on going,\r\n * ADC enabled with conversion on going, ...)\r\n * Each feature can be updated afterwards with a unitary function\r\n * and potentially with ADC in a different state than disabled,\r\n * refer to description of each function for setting\r\n * conditioned to ADC state.\r\n * @note After using this function, other features must be configured\r\n * using LL unitary functions.\r\n * The minimum configuration remaining to be done is:\r\n * - Set ADC group injected sequencer:\r\n * map channel on the selected sequencer rank.\r\n * Refer to function @ref LL_ADC_INJ_SetSequencerRanks().\r\n * - Set ADC channel sampling time\r\n * Refer to function LL_ADC_SetChannelSamplingTime();\r\n * @note Caution if feature ADC group injected contexts queue is enabled\r\n * (refer to with function @ref LL_ADC_INJ_SetQueueMode() ):\r\n * using successively several times this function will appear as\r\n * having no effect.\r\n * To set several features of ADC group injected, use\r\n * function @ref LL_ADC_INJ_ConfigQueueContext().\r\n * @param ADCx ADC instance\r\n * @param ADC_INJ_InitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * @retval An ErrorStatus enumeration value:\r\n * - SUCCESS: ADC registers are initialized\r\n * - ERROR: ADC registers are not initialized\r\n */\r\nErrorStatus LL_ADC_INJ_Init(ADC_TypeDef *ADCx, LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct)\r\n{\r\n ErrorStatus status = SUCCESS;\r\n\r\n /* Check the parameters */\r\n assert_param(IS_ADC_ALL_INSTANCE(ADCx));\r\n assert_param(IS_LL_ADC_INJ_TRIG_SOURCE(ADCx, ADC_INJ_InitStruct->TriggerSource));\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_LENGTH(ADC_INJ_InitStruct->SequencerLength));\r\n if (ADC_INJ_InitStruct->SequencerLength != LL_ADC_INJ_SEQ_SCAN_DISABLE)\r\n {\r\n assert_param(IS_LL_ADC_INJ_SEQ_SCAN_DISCONT_MODE(ADC_INJ_InitStruct->SequencerDiscont));\r\n }\r\n assert_param(IS_LL_ADC_INJ_TRIG_AUTO(ADC_INJ_InitStruct->TrigAuto));\r\n\r\n /* Note: Hardware constraint (refer to description of this function): */\r\n /* ADC instance must be disabled. */\r\n if (LL_ADC_IsEnabled(ADCx) == 0UL)\r\n {\r\n /* Configuration of ADC hierarchical scope: */\r\n /* - ADC group injected */\r\n /* - Set ADC group injected trigger source */\r\n /* - Set ADC group injected sequencer length */\r\n /* - Set ADC group injected sequencer discontinuous mode */\r\n /* - Set ADC group injected conversion trigger: independent or */\r\n /* from ADC group regular */\r\n /* Note: On this STM32 series, ADC trigger edge is set to value 0x0 by */\r\n /* setting of trigger source to SW start. */\r\n if (ADC_INJ_InitStruct->SequencerLength != LL_ADC_REG_SEQ_SCAN_DISABLE)\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n ADC_INJ_InitStruct->SequencerDiscont\r\n | ADC_INJ_InitStruct->TrigAuto\r\n );\r\n }\r\n else\r\n {\r\n MODIFY_REG(ADCx->CFGR,\r\n ADC_CFGR_JDISCEN\r\n | ADC_CFGR_JAUTO\r\n ,\r\n LL_ADC_REG_SEQ_DISCONT_DISABLE\r\n | ADC_INJ_InitStruct->TrigAuto\r\n );\r\n }\r\n\r\n MODIFY_REG(ADCx->JSQR,\r\n ADC_JSQR_JEXTSEL\r\n | ADC_JSQR_JEXTEN\r\n | ADC_JSQR_JL\r\n ,\r\n ADC_INJ_InitStruct->TriggerSource\r\n | ADC_INJ_InitStruct->SequencerLength\r\n );\r\n }\r\n else\r\n {\r\n /* Initialization error: ADC instance is not disabled. */\r\n status = ERROR;\r\n }\r\n return status;\r\n}\r\n\r\n/**\r\n * @brief Set each @ref LL_ADC_INJ_InitTypeDef field to default value.\r\n * @param ADC_INJ_InitStruct Pointer to a @ref LL_ADC_INJ_InitTypeDef structure\r\n * whose fields will be set to default values.\r\n * @retval None\r\n */\r\nvoid LL_ADC_INJ_StructInit(LL_ADC_INJ_InitTypeDef *ADC_INJ_InitStruct)\r\n{\r\n /* Set ADC_INJ_InitStruct fields to default values */\r\n /* Set fields of ADC group injected */\r\n ADC_INJ_InitStruct->TriggerSource = LL_ADC_INJ_TRIG_SOFTWARE;\r\n ADC_INJ_InitStruct->SequencerLength = LL_ADC_INJ_SEQ_SCAN_DISABLE;\r\n ADC_INJ_InitStruct->SequencerDiscont = LL_ADC_INJ_SEQ_DISCONT_DISABLE;\r\n ADC_INJ_InitStruct->TrigAuto = LL_ADC_INJ_TRIG_INDEPENDENT;\r\n}\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* ADC1 || ADC2 || ADC3 || ADC4 || ADC5 */\r\n\r\n/**\r\n * @}\r\n */\r\n\r\n#endif /* USE_FULL_LL_DRIVER */\r\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Reverb.ioc", "content": "#MicroXplorer Configuration settings - do not modify\nADC1.Channel-0\\#ChannelRegularConversion=ADC_CHANNEL_3\nADC1.ContinuousConvMode=DISABLE\nADC1.DMAContinuousRequests=ENABLE\nADC1.DataAlign=ADC_DATAALIGN_RIGHT\nADC1.ExternalTrigConv=ADC_EXTERNALTRIG_T3_TRGO\nADC1.IPParameters=Rank-0\\#ChannelRegularConversion,master,Channel-0\\#ChannelRegularConversion,SamplingTime-0\\#ChannelRegularConversion,OffsetNumber-0\\#ChannelRegularConversion,NbrOfConversionFlag,ContinuousConvMode,DMAContinuousRequests,ExternalTrigConv,NbrOfConversion,Resolution,DataAlign\nADC1.NbrOfConversion=1\nADC1.NbrOfConversionFlag=1\nADC1.OffsetNumber-0\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC1.Rank-0\\#ChannelRegularConversion=1\nADC1.Resolution=ADC_RESOLUTION_10B\nADC1.SamplingTime-0\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nADC1.master=1\nADC2.Channel-1\\#ChannelRegularConversion=ADC_CHANNEL_1\nADC2.ContinuousConvMode=DISABLE\nADC2.DMAContinuousRequests=ENABLE\nADC2.ExternalTrigConv=ADC_EXTERNALTRIG_T2_TRGO\nADC2.IPParameters=Rank-1\\#ChannelRegularConversion,Channel-1\\#ChannelRegularConversion,SamplingTime-1\\#ChannelRegularConversion,OffsetNumber-1\\#ChannelRegularConversion,NbrOfConversionFlag,ContinuousConvMode,ExternalTrigConv,DMAContinuousRequests,OversamplingMode\nADC2.NbrOfConversionFlag=1\nADC2.OffsetNumber-1\\#ChannelRegularConversion=ADC_OFFSET_NONE\nADC2.OversamplingMode=DISABLE\nADC2.Rank-1\\#ChannelRegularConversion=1\nADC2.SamplingTime-1\\#ChannelRegularConversion=ADC_SAMPLETIME_247CYCLES_5\nCAD.formats=[]\nCAD.pinconfig=Dual\nCAD.provider=\nDAC1.DAC_Channel-DAC_OUT2=DAC_CHANNEL_2\nDAC1.DAC_SampleAndHold-DAC_OUT1=DAC_SAMPLEANDHOLD_DISABLE\nDAC1.DAC_SampleAndHold-DAC_OUT2=DAC_SAMPLEANDHOLD_DISABLE\nDAC1.DAC_Trigger_OUT1-DAC_OUT1=DAC_TRIGGER_NONE\nDAC1.IPParameters=DAC_Channel-DAC_OUT2,DAC_SampleAndHold-DAC_OUT1,DAC_SampleAndHold-DAC_OUT2,DAC_Trigger_OUT1-DAC_OUT1\nDma.ADC1.0.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC1.0.EventEnable=DISABLE\nDma.ADC1.0.Instance=DMA1_Channel2\nDma.ADC1.0.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC1.0.MemInc=DMA_MINC_DISABLE\nDma.ADC1.0.Mode=DMA_CIRCULAR\nDma.ADC1.0.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC1.0.PeriphInc=DMA_PINC_DISABLE\nDma.ADC1.0.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC1.0.Priority=DMA_PRIORITY_LOW\nDma.ADC1.0.RequestNumber=1\nDma.ADC1.0.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC1.0.SignalID=NONE\nDma.ADC1.0.SyncEnable=DISABLE\nDma.ADC1.0.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC1.0.SyncRequestNumber=1\nDma.ADC1.0.SyncSignalID=NONE\nDma.ADC2.1.Direction=DMA_PERIPH_TO_MEMORY\nDma.ADC2.1.EventEnable=DISABLE\nDma.ADC2.1.Instance=DMA1_Channel1\nDma.ADC2.1.MemDataAlignment=DMA_MDATAALIGN_HALFWORD\nDma.ADC2.1.MemInc=DMA_MINC_DISABLE\nDma.ADC2.1.Mode=DMA_CIRCULAR\nDma.ADC2.1.PeriphDataAlignment=DMA_PDATAALIGN_HALFWORD\nDma.ADC2.1.PeriphInc=DMA_PINC_DISABLE\nDma.ADC2.1.Polarity=HAL_DMAMUX_REQ_GEN_RISING\nDma.ADC2.1.Priority=DMA_PRIORITY_VERY_HIGH\nDma.ADC2.1.RequestNumber=1\nDma.ADC2.1.RequestParameters=Instance,Direction,PeriphInc,MemInc,PeriphDataAlignment,MemDataAlignment,Mode,Priority,SignalID,Polarity,RequestNumber,SyncSignalID,SyncPolarity,SyncEnable,EventEnable,SyncRequestNumber\nDma.ADC2.1.SignalID=NONE\nDma.ADC2.1.SyncEnable=DISABLE\nDma.ADC2.1.SyncPolarity=HAL_DMAMUX_SYNC_NO_EVENT\nDma.ADC2.1.SyncRequestNumber=1\nDma.ADC2.1.SyncSignalID=NONE\nDma.Request0=ADC1\nDma.Request1=ADC2\nDma.RequestsNb=2\nFile.Version=6\nGPIO.groupedBy=Group By Peripherals\nKeepUserPlacement=false\nMcu.CPN=STM32G431KBU3\nMcu.Family=STM32G4\nMcu.IP0=ADC1\nMcu.IP1=ADC2\nMcu.IP2=DAC1\nMcu.IP3=DMA\nMcu.IP4=NVIC\nMcu.IP5=RCC\nMcu.IP6=SYS\nMcu.IP7=TIM2\nMcu.IP8=TIM3\nMcu.IPNb=9\nMcu.Name=STM32G431K(6-8-B)Ux\nMcu.Package=UFQFPN32\nMcu.Pin0=PA0\nMcu.Pin1=PA2\nMcu.Pin10=VP_TIM3_VS_ClockSourceINT\nMcu.Pin2=PA4\nMcu.Pin3=PA5\nMcu.Pin4=PA6\nMcu.Pin5=PA7\nMcu.Pin6=PB0\nMcu.Pin7=VP_SYS_VS_Systick\nMcu.Pin8=VP_SYS_VS_DBSignals\nMcu.Pin9=VP_TIM2_VS_ClockSourceINT\nMcu.PinsNb=11\nMcu.ThirdPartyNb=0\nMcu.UserConstants=\nMcu.UserName=STM32G431KBUx\nMxCube.Version=6.4.0\nMxDb.Version=DB.6.0.40\nNVIC.BusFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.DMA1_Channel1_IRQn=true\\:1\\:0\\:true\\:false\\:true\\:true\\:true\\:true\nNVIC.DMA1_Channel2_IRQn=true\\:2\\:0\\:true\\:false\\:true\\:true\\:true\\:true\nNVIC.DebugMonitor_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.ForceEnableDMAVector=false\nNVIC.HardFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.MemoryManagement_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.NonMaskableInt_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.PendSV_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.PriorityGroup=NVIC_PRIORITYGROUP_4\nNVIC.SVCall_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nNVIC.SysTick_IRQn=true\\:15\\:0\\:false\\:false\\:true\\:false\\:true\\:false\nNVIC.TIM2_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:true\\:true\\:true\nNVIC.TIM3_IRQn=true\\:2\\:0\\:true\\:false\\:true\\:true\\:true\\:true\nNVIC.UsageFault_IRQn=true\\:0\\:0\\:false\\:false\\:true\\:false\\:false\\:false\nPA0.Locked=true\nPA0.Mode=IN1-Single-Ended\nPA0.Signal=ADC2_IN1\nPA2.Locked=true\nPA2.Mode=IN3-Single-Ended\nPA2.Signal=ADC1_IN3\nPA4.Locked=true\nPA4.Signal=COMP_DAC11_group\nPA5.Locked=true\nPA5.Signal=COMP_DAC12_group\nPA6.GPIOParameters=GPIO_Label\nPA6.GPIO_Label=MUX_C\nPA6.Locked=true\nPA6.Signal=GPIO_Output\nPA7.GPIOParameters=GPIO_Label\nPA7.GPIO_Label=MUX_B\nPA7.Locked=true\nPA7.Signal=GPIO_Output\nPB0.GPIOParameters=GPIO_Label\nPB0.GPIO_Label=MUX_A\nPB0.Locked=true\nPB0.Signal=GPIO_Output\nPinOutPanel.RotationAngle=0\nProjectManager.AskForMigrate=true\nProjectManager.BackupPrevious=false\nProjectManager.CompilerOptimize=6\nProjectManager.ComputerToolchain=false\nProjectManager.CoupleFile=true\nProjectManager.CustomerFirmwarePackage=\nProjectManager.DefaultFWLocation=true\nProjectManager.DeletePrevious=true\nProjectManager.DeviceId=STM32G431KBUx\nProjectManager.FirmwarePackage=STM32Cube FW_G4 V1.5.1\nProjectManager.FreePins=false\nProjectManager.HalAssertFull=false\nProjectManager.HeapSize=0x00\nProjectManager.KeepUserCode=true\nProjectManager.LastFirmware=true\nProjectManager.LibraryCopy=1\nProjectManager.MainLocation=Core/Src\nProjectManager.NoMain=false\nProjectManager.PreviousToolchain=STM32CubeIDE\nProjectManager.ProjectBuild=false\nProjectManager.ProjectFileName=Reverb.ioc\nProjectManager.ProjectName=Reverb\nProjectManager.ProjectStructure=\nProjectManager.RegisterCallBack=\nProjectManager.StackSize=0x400\nProjectManager.TargetToolchain=STM32CubeIDE\nProjectManager.ToolChainLocation=\nProjectManager.UAScriptAfterPath=\nProjectManager.UAScriptBeforePath=\nProjectManager.UnderRoot=true\nProjectManager.functionlistsort=1-SystemClock_Config-RCC-false-HAL-false,2-MX_GPIO_Init-GPIO-false-HAL-true,3-MX_DMA_Init-DMA-false-HAL-true,4-MX_ADC1_Init-ADC1-false-HAL-true,5-MX_ADC2_Init-ADC2-false-HAL-true,6-MX_DAC1_Init-DAC1-false-HAL-true,7-MX_TIM2_Init-TIM2-false-HAL-true,8-MX_TIM3_Init-TIM3-false-HAL-true\nRCC.ADC12Freq_Value=56000000\nRCC.AHBFreq_Value=56000000\nRCC.APB1Freq_Value=56000000\nRCC.APB1TimFreq_Value=56000000\nRCC.APB2Freq_Value=56000000\nRCC.APB2TimFreq_Value=56000000\nRCC.CRSFreq_Value=48000000\nRCC.CortexFreq_Value=56000000\nRCC.EXTERNAL_CLOCK_VALUE=12288000\nRCC.FCLKCortexFreq_Value=56000000\nRCC.FDCANFreq_Value=56000000\nRCC.FamilyName=M\nRCC.HCLKFreq_Value=56000000\nRCC.HSE_VALUE=8000000\nRCC.HSI48_VALUE=48000000\nRCC.HSI_VALUE=16000000\nRCC.I2C1Freq_Value=56000000\nRCC.I2C2Freq_Value=56000000\nRCC.I2C3Freq_Value=56000000\nRCC.I2SFreq_Value=56000000\nRCC.IPParameters=ADC12Freq_Value,AHBFreq_Value,APB1Freq_Value,APB1TimFreq_Value,APB2Freq_Value,APB2TimFreq_Value,CRSFreq_Value,CortexFreq_Value,EXTERNAL_CLOCK_VALUE,FCLKCortexFreq_Value,FDCANFreq_Value,FamilyName,HCLKFreq_Value,HSE_VALUE,HSI48_VALUE,HSI_VALUE,I2C1Freq_Value,I2C2Freq_Value,I2C3Freq_Value,I2SFreq_Value,LPTIM1Freq_Value,LPUART1Freq_Value,LSCOPinFreq_Value,LSE_VALUE,LSI_VALUE,MCO1PinFreq_Value,PLLN,PLLPoutputFreq_Value,PLLQoutputFreq_Value,PLLR,PLLRCLKFreq_Value,PWRFreq_Value,RNGFreq_Value,SAI1Freq_Value,SYSCLKFreq_VALUE,SYSCLKSource,USART1Freq_Value,USART2Freq_Value,USBFreq_Value,VCOInputFreq_Value,VCOOutputFreq_Value\nRCC.LPTIM1Freq_Value=56000000\nRCC.LPUART1Freq_Value=56000000\nRCC.LSCOPinFreq_Value=32000\nRCC.LSE_VALUE=32768\nRCC.LSI_VALUE=32000\nRCC.MCO1PinFreq_Value=16000000\nRCC.PLLN=14\nRCC.PLLPoutputFreq_Value=112000000\nRCC.PLLQoutputFreq_Value=112000000\nRCC.PLLR=RCC_PLLR_DIV4\nRCC.PLLRCLKFreq_Value=56000000\nRCC.PWRFreq_Value=56000000\nRCC.RNGFreq_Value=112000000\nRCC.SAI1Freq_Value=56000000\nRCC.SYSCLKFreq_VALUE=56000000\nRCC.SYSCLKSource=RCC_SYSCLKSOURCE_PLLCLK\nRCC.USART1Freq_Value=56000000\nRCC.USART2Freq_Value=56000000\nRCC.USBFreq_Value=112000000\nRCC.VCOInputFreq_Value=16000000\nRCC.VCOOutputFreq_Value=224000000\nSH.COMP_DAC11_group.0=DAC1_OUT1,DAC_OUT1\nSH.COMP_DAC11_group.ConfNb=1\nSH.COMP_DAC12_group.0=DAC1_OUT2,DAC_OUT2\nSH.COMP_DAC12_group.ConfNb=1\nTIM2.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM2.PeriodNoDither=1700\nTIM2.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nTIM3.IPParameters=PeriodNoDither,TIM_MasterOutputTrigger\nTIM3.PeriodNoDither=8000\nTIM3.TIM_MasterOutputTrigger=TIM_TRGO_UPDATE\nVP_SYS_VS_DBSignals.Mode=DisableDeadBatterySignals\nVP_SYS_VS_DBSignals.Signal=SYS_VS_DBSignals\nVP_SYS_VS_Systick.Mode=SysTick\nVP_SYS_VS_Systick.Signal=SYS_VS_Systick\nVP_TIM2_VS_ClockSourceINT.Mode=Internal\nVP_TIM2_VS_ClockSourceINT.Signal=TIM2_VS_ClockSourceINT\nVP_TIM3_VS_ClockSourceINT.Mode=Internal\nVP_TIM3_VS_ClockSourceINT.Signal=TIM3_VS_ClockSourceINT\nboard=custom\nisbadioc=false\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/Reverb.launch", "content": "\n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\n" }, { "path": "Production Modules/ROOM/firmware/Reverb/STM32G431KBUX_FLASH.ld", "content": "/*\n******************************************************************************\n**\n** @file : LinkerScript.ld\n**\n** @author : Auto-generated by STM32CubeIDE\n**\n** @brief : Linker script for STM32G431KBUx Device from STM32G4 series\n** 128Kbytes FLASH\n** 32Kbytes RAM\n**\n** Set heap size, stack size and stack location according\n** to application requirements.\n**\n** Set memory bank area and size if external memory is used\n**\n** Target : STMicroelectronics STM32\n**\n** Distribution: The file is distributed as is, without any warranty\n** of any kind.\n**\n******************************************************************************\n** @attention\n**\n** Copyright (c) 2023 STMicroelectronics.\n** All rights reserved.\n**\n** This software is licensed under terms that can be found in the LICENSE file\n** in the root directory of this software component.\n** If no LICENSE file comes with this software, it is provided AS-IS.\n**\n******************************************************************************\n*/\n\n/* Entry Point */\nENTRY(Reset_Handler)\n\n/* Highest address of the user mode stack */\n_estack = ORIGIN(RAM) + LENGTH(RAM); /* end of \"RAM\" Ram type memory */\n\n_Min_Heap_Size = 0x0; /* required amount of heap */\n_Min_Stack_Size = 0x400; /* required amount of stack */\n\n/* Memories definition */\nMEMORY\n{\n RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 32K\n FLASH (rx) : ORIGIN = 0x8000000, LENGTH = 128K\n}\n\n/* Sections */\nSECTIONS\n{\n /* The startup code into \"FLASH\" Rom type memory */\n .isr_vector :\n {\n . = ALIGN(4);\n KEEP(*(.isr_vector)) /* Startup code */\n . = ALIGN(4);\n } >FLASH\n\n /* The program code and other data into \"FLASH\" Rom type memory */\n .text :\n {\n . = ALIGN(4);\n *(.text) /* .text sections (code) */\n *(.text*) /* .text* sections (code) */\n *(.glue_7) /* glue arm to thumb code */\n *(.glue_7t) /* glue thumb to arm code */\n *(.eh_frame)\n\n KEEP (*(.init))\n KEEP (*(.fini))\n\n . = ALIGN(4);\n _etext = .; /* define a global symbols at end of code */\n } >FLASH\n\n /* Constant data into \"FLASH\" Rom type memory */\n .rodata :\n {\n . = ALIGN(4);\n *(.rodata) /* .rodata sections (constants, strings, etc.) */\n *(.rodata*) /* .rodata* sections (constants, strings, etc.) */\n . = ALIGN(4);\n } >FLASH\n\n .ARM.extab : {\n . = ALIGN(4);\n *(.ARM.extab* .gnu.linkonce.armextab.*)\n . = ALIGN(4);\n } >FLASH\n\n .ARM : {\n . = ALIGN(4);\n __exidx_start = .;\n *(.ARM.exidx*)\n __exidx_end = .;\n . = ALIGN(4);\n } >FLASH\n\n .preinit_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__preinit_array_start = .);\n KEEP (*(.preinit_array*))\n PROVIDE_HIDDEN (__preinit_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .init_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__init_array_start = .);\n KEEP (*(SORT(.init_array.*)))\n KEEP (*(.init_array*))\n PROVIDE_HIDDEN (__init_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n .fini_array :\n {\n . = ALIGN(4);\n PROVIDE_HIDDEN (__fini_array_start = .);\n KEEP (*(SORT(.fini_array.*)))\n KEEP (*(.fini_array*))\n PROVIDE_HIDDEN (__fini_array_end = .);\n . = ALIGN(4);\n } >FLASH\n\n /* Used by the startup to initialize data */\n _sidata = LOADADDR(.data);\n\n /* Initialized data sections into \"RAM\" Ram type memory */\n .data :\n {\n . = ALIGN(4);\n _sdata = .; /* create a global symbol at data start */\n *(.data) /* .data sections */\n *(.data*) /* .data* sections */\n *(.RamFunc) /* .RamFunc sections */\n *(.RamFunc*) /* .RamFunc* sections */\n\n . = ALIGN(4);\n _edata = .; /* define a global symbol at data end */\n\n } >RAM AT> FLASH\n\n /* Uninitialized data section into \"RAM\" Ram type memory */\n . = ALIGN(4);\n .bss :\n {\n /* This is used by the startup in order to initialize the .bss section */\n _sbss = .; /* define a global symbol at bss start */\n __bss_start__ = _sbss;\n *(.bss)\n *(.bss*)\n *(COMMON)\n\n . = ALIGN(4);\n _ebss = .; /* define a global symbol at bss end */\n __bss_end__ = _ebss;\n } >RAM\n\n /* User_heap_stack section, used to check that there is enough \"RAM\" Ram type memory left */\n ._user_heap_stack :\n {\n . = ALIGN(8);\n PROVIDE ( end = . );\n PROVIDE ( _end = . );\n . = . + _Min_Heap_Size;\n . = . + _Min_Stack_Size;\n . = ALIGN(8);\n } >RAM\n\n /* Remove information from the compiler libraries */\n /DISCARD/ :\n {\n libc.a ( * )\n libm.a ( * )\n libgcc.a ( * )\n }\n\n .ARM.attributes 0 : { *(.ARM.attributes) }\n}\n" }, { "path": "Production Modules/ROOM/jlcpcb/room_REV1_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF 1206,\"C1, C2, C3\",CAP_1206,\r\n100nF 0603,\"C4, C5, C6, C7, C8, C11, C12, C13, C14, C15, C16, C17\",0603 CAP,\r\n100pF 0603,C9,0603 CAP,\r\n220pF 0603,C10,0603 CAP,\r\n1N4148WS,\"D1, D3, D4\",SOD-323,\r\nCJ431,D2,SOT23,\r\nVAOL-3MAE2,D5,LEDT1,\r\n10P_TH_2.54,J1,10P_euro_power,\r\nWQP-WQP518MA,\"J2, J3\",WQP-WQP518MA,\r\nSWD,J4,HDR-1x6T/2.54/15x2,\r\n10kΩ 0603 1% ,\"R1, R2, R5, R7, R15\",0603 RES,\r\n2kΩ 0603 1%,\"R3, R4\",0603 RES,\r\n62kΩ 0603 1%,\"R6, R8\",0603 RES,\r\n1kΩ 0603 1%,R9,0603 RES,\r\n150kΩ 0603 1%,R10,0603 RES,\r\n100kΩ 0603 1%,\"R11, R14\",0603 RES,\r\n200kΩ 0603 1%,R12,0603 RES,\r\n33kΩ 0603 1%,R13,0603 RES,\r\nAMS1117-3.3,U1,SOT223-4,\r\nTL072,\"U2, U3\",SOIC-8/150mil,\r\nMCP6002,U4,SOIC-8/150mil,\r\nCD4051BM96,U5,SOIC-16/150mil,\r\nSTM32G431KBU3,U6,QFN50P500X500X60-33N,\r\nPTA1543-2015CPB103,VR1,PTA1543_NARROW,\r\nP0915N-EC15BR100K,VR2,P09x5N,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,VR3,EVUF,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,VR4,EVUF,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,VR5,EVUF," }, { "path": "Production Modules/ROOM/jlcpcb/room_REV1_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,26.087,27.933,Bottom,270.0\r\nC2,18.785,31.742,Bottom,180.0\r\nC3,29.58,24.44,Bottom,270.0\r\nC4,34.977,99.37,Bottom,90.0\r\nC5,20.69,76.669,Bottom,270.0\r\nC6,25.611,92.226,Bottom,90.0\r\nC7,26.405,105.72,Bottom,180.0\r\nC8,25.77,83.654,Bottom,180.0\r\nC9,22.278,68.414,Bottom,270.0\r\nC10,24.074,96.115,Bottom,90.0\r\nC11,31.167,52.697,Bottom,0.0\r\nC12,31.167,37.775,Bottom,0.0\r\nC13,21.643,65.08,Bottom,270.0\r\nC14,25.453,16.661,Bottom,180.0\r\nC15,15.134,59.365,Bottom,180.0\r\nC16,23.865,62.54,Bottom,90.0\r\nC17,33.072,68.89,Bottom,270.0\r\nD1,29.58,29.202,Bottom,0.0\r\nD2,30.85,86.987,Bottom,180.0\r\nD3,29.58,19.995,Bottom,90.0\r\nD4,31.961,94.29,Bottom,0.0\r\nD5,32.12,95.56,Top,180.0\r\nJ1,34.342,23.805,Bottom,180.0\r\nJ2,32.12,102.621,Top,180.0\r\nJ3,16.88,102.621,Top,180.0\r\nJ4,36.882,71.747,Bottom,270.0\r\nR1,34.819,87.305,Bottom,270.0\r\nR2,30.056,89.369,Bottom,0.0\r\nR3,27.517,86.987,Bottom,180.0\r\nR4,34.977,96.195,Bottom,90.0\r\nR5,24.5,68.573,Bottom,270.0\r\nR6,24.5,72.065,Bottom,270.0\r\nR7,27.993,72.859,Bottom,180.0\r\nR8,28.945,75.875,Bottom,90.0\r\nR9,35.295,107.942,Bottom,0.0\r\nR10,23.23,82.225,Bottom,180.0\r\nR11,20.532,80.638,Bottom,180.0\r\nR12,22.595,99.37,Bottom,90.0\r\nR13,22.486,96.115,Bottom,90.0\r\nR14,25.77,96.037,Bottom,270.0\r\nR15,29.263,68.89,Bottom,180.0\r\nU1,20.055,26.028,Bottom,270.0\r\nU2,32.12,103.815,Bottom,0.0\r\nU3,25.135,77.78,Bottom,270.0\r\nU4,21.929,90.163,Bottom,90.0\r\nU5,17.197,53.015,Bottom,180.0\r\nU6,29.263,65.08,Bottom,180.0\r\nVR1,24.5,87.94,Top,180.0\r\nVR2,24.5,13.465,Top,180.0\r\nVR3,32.12,56.268,Top,0.0\r\nVR4,32.12,41.028,Top,0.0\r\nVR5,16.88,71.508,Top,0.0" }, { "path": "Production Modules/ROOM/room_rev1.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[32 0 R 35 0 R 33 0 R 36 0 R 34 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n room_rev1\n \n \n 2024-09-28T23:01:43-05:00\n 2024-09-28T23:01:43-05:00\n 2024-09-28T23:01:43-05:00\n Adobe Illustrator 28.0 (Macintosh)\n \n \n \n 96\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAABgAwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVdirsVTXRdFF6Jbu7 l+qaRaU+uXlORq1eMUS1HOV6fCv0mignISlWw5soxv3K8ms+XhIwh8vw+kCfT9W4uWk49uZWRFLe NFA9sHDLvWx3Lf01on/Uv23/ACPu/wDqtjwnv+5bHc79NaJ/1L9t/wAj7v8A6rY8J7/uWx3Pef8A nGS0tLX8x/MMVpF6MDaVayrEGZgpmEMjAFiWpyc9TjAkjdZDd9M5Ni7FXYq7FX51tpmk2+m2F1dz XHqX0ckoSJEKqEleKlWYVrwr0yHESSyoUo8fLv8Av28/5Fxf814d0bNhfLdRWS8I7gRxD/jfH1Ls 3rWtG/MVvbxfVNLtKrZWSnkEDU5O7UHOV6Au5G/QUUABjGvemUrSvJsXYq7FX0x/zjZ/5MrXv+2N Yf8AJqDK8fL5/eynzfSmTYuxV2KuxV+dutf8cTy//wAw0/8A1FzZCPM/joyPIJLljF2KuxV2KuxV 2Kvpj/nGz/yZWvf9saw/5NQZXj5fP72U+b6UybF2KuxV2Kvzt1r/AI4nl/8A5hp/+oubIR5n8dGR 5BJcsYuxV2KuxV2KuxV9Mf8AONn/AJMrXv8AtjWH/JqDK8fL5/eynzfSmTYuxV2KuxV+dutf8cTy /wD8w0//AFFzZCPM/joyPIJLljF2KuxV2KuxV2Kvpj/nGz/yZWvf9saw/wCTUGV4+Xz+9lPm+lMm xdirsVdir87da/44nl//AJhp/wDqLmyEeZ/HRkeQSXLGLsVdirsVdirsVfTH/ONn/kyte/7Y1h/y agyvHy+f3sp830pk2LsVdirsVfnbrX/HE8v/APMNP/1FzZCPM/joyPIJp5A/wWJLyTzQiywxryhi LujPSCc8UK9zIIxv3yGbj/hZY+HqlnnGLQIvME0fl+T1tKWK2EMtGHNvq0fqsQxJBMvKo7Hptk8X Fw+rmxnV7JJljF2KuxV2Kvpj/nGz/wAmVr3/AGxrD/k1BlePl8/vZT5vpTJsXYq7FXYq/O3Wv+OJ 5f8A+Yaf/qLmyEeZ/HRkeQSXLGLsVdirsVdirsVfTH/ONn/kyte/7Y1h/wAmoMrx8vn97KfN9KZN i7FXYq7FX5261/xxPL//ADDT/wDUXNkI8z+OjI8gkuWMXYq7FXYq7FXYq+mP+cbP/Jla9/2xrD/k 1BlePl8/vZT5vpTJsXYq7FXYq/O3Wv8AjieX/wDmGn/6i5shHmfx0ZHkGXQefPK9rar/AKM95cLb BIQ1vDD6LiGGNo1lUuzBnjZ+RXbw3OU+FIls8QJT5z83aRq1k1tptpHAXvrmR5hAkLmzDl7OP4Ca FPXkDAdgnXiKSxYzE7np9vVjOYPJhuZDWj9B1CLTtasb6aITwW08ck0DAMHjVgXQg/zLUZGYsEJi aL0d/wAw/IvqTJaac1rC0EkccjW6O3qCeFIS3CSNv95LUVo322bqCcxBhn1P4/tLf4kWE+ZPMEOp 6bpFrFUvZQypduY0j5yG4laNqruaQMi7+GZEIUSWqUrAe8f842f+TK17/tjWH/JqDDj5fP70T5vp TJsXYq7FXYq/O3Wv+OJ5f/5hp/8AqLmyEeZ/HRkeQSXLGLsVdirsVdirsVfTH/ONn/kyte/7Y1h/ yagyvHy+f3sp830pk2LsVdirsVfnhqiLJpPlxGdYleCVTI1eKg3ko5HiCaD2GQjzP46MjyCD+vR2 NxALSK3kmspJB9b4GVLgFvhZopgUoB9n4B774avmi6WRfVLm1WA+jZy2yTStcuZS1w2xSKg5qDtR dgPE4dwqBySHYq7FXYq+mP8AnGz/AMmVr3/bGsP+TUGV4+Xz+9lPm+lMmxdirsVdir89p52gsvLM imIEQTLyuI1liAa7mUs6MHBABr0ysCzL8dGfckNzB6E8kQkWZEdkWeOvpuFNOSFgp4nqKjLAWBRW js0N39aEtvE9sjzRrdx+rHKyD+7CFJFZm7chT3wS5UkJhZ+dNVs9Gi0mG3sGgilaZZJrC0uJCWFD yaaOSvsaV7VptkDiBN7/ADLITIFNf401j/ln0v8A7hOmf9k2PhDz+Z/WvGfL5BH2es3GraH5iS9t rD/RrCKe3kg0+ytpEk/SFpFyWSCGN/sSMvXvkTDhlGr5957ikSsH8dWJZe1vpj/nGz/yZWvf9saw /wCTUGV4+Xz+9lPm+lMmxdirsVdir87da/44nl//AJhp/wDqLmyEeZ/HRkeQWWOj+YtXtIEtIJLm 3ilMFuoK09WQglEBIJJLDYYTKMeagEqWrW+uWKW+m6mssUcIaa1t5D8AExo7pTb4jHQkeGMSDuEG xsUtyaHYqn3lz/jj+af+2XH/AN1OyyrJzj7/ANBZx5H3fpCQ5awfTH/ONn/kyte/7Y1h/wAmoMrx 8vn97KfN9KZNi7FXYq7FX5261/xxPL//ADDT/wDUXNkI8z+OjI8givKnmPXrS403TtLCsyahHepA zFVmlRoyiSbqONYhgyQiQSe5MJEbBC+avNF55jv4by6ijhaCBbdFjLsSqMzVd5Gd2arncnpQdBhx 4xEUETlxJLljF2Ksg8tI7aN5qKqSBpcdSBWn+5OzP6gcqyc4+/8AQWceR936Qx/LWD6Y/wCcbP8A yZWvf9saw/5NQZXj5fP72U+b6UybF2KuxV2Kvzt1r/jieX/+Yaf/AKi5shHmfx0ZHkHeTP8AlK9J /wCYmP8A4ljl+krDmElyxi7FUVYQwOZnuIp5IIonZmgAqjkcYmckEBPUKhvw3yJKQ1c6lfXMjyTT MzvGkL0+EGOJVVFIWgooRfuxEQFJRMksuo2txcTrcXF7brCPVRV9GO2jX0v3tBUUPpqp+/fByXm+ hv8AnGz/AMmVr3/bGsP+TUGDHy+f3pnzfSmTYuxV2KuxV+dutf8AHE8v/wDMNP8A9Rc2QjzP46Mj yDvJn/KV6T/zEx/8Sxy/SVhzCS5YxdiqKsJ4IzMlxJMkEsTqywEAu4HKIODsU9QKW/DfIkJCy7s7 m0m9G4ThIVSQCoPwyKHU1BI3VhhBtBCJkiawtpoJjNDezrCyojL6T20i+qRJxNSSfTYD798jzTyf RH/ONn/kyte/7Y1h/wAmoMGPl8/vTPm+lMmxdirsVdir87da/wCOJ5f/AOYaf/qLmyEeZ/HRkeQd 5M/5SvSf+YmP/iWOX6SsOYSXLGLsVdirIdG8mX+q31pZwyoHu7N79KJLIRHGzqV4Rq7s37s7KDlU 8oiLZxgSlOq6fLpup3enyyRyy2c0kDyQtyjZo2Kko21QabZOMrFsSKNPo3/nGz/yZWvf9saw/wCT UGRx8vn96Z830pk2LsVdirsVfnbrX/HE8v8A/MNP/wBRc2QjzP46MjyDvJn/AClek/8AMTH/AMSx y/SVhzCS5YxdirsVZA1z5ot7KawuLr6pDZ2qutrMyRu0FzSiRA/E/NZ+fEfs1OVVEm2dlJruyu7O VYrqJoZGRJVVxQlJVDo3yZWBGWAg8mBFPpH/AJxs/wDJla9/2xrD/k1BkMfL5/eynzfSmTYuxV2K uxV+dutf8cTy/wD8w0//AFFzZCPM/joyPIO8mf8AKV6T/wAxMf8AxLHL9JWHMJLljF2Ko7TFKrdX Pp20yQQsGiuX4k+r+6DRKGRmdC/MU6UqRTIySEFkkI20RptPvI1jtwYeFw08r8Jgqn0/ThBYB+Rl BZQpPw12AORPMJHJ9Ff842f+TK17/tjWH/JqDI4+Xz+9M+b6UybF2KuxV2Kvzt1r/jieX/8AmGn/ AOoubIR5n8dGR5B3kz/lK9J/5iY/+JY5fpKw5hJcsYuxVXs7mO3lZ3t47kNG6BJeXEF1KhxwZTyQ nkvavUHARaQXXkEMM3CGdbhOKN6ihlFWUFlowH2SaYgoKvctaW8D2kXo3Zk9GYXyrKrxn0yXhUNw FAz0aqnddjTqBZ3SX0V/zjZ/5MrXv+2NYf8AJqDI4+Xz+9M+b6UybF2KuxV2Kvzt1r/jieX/APmG n/6i5shHmfx0ZHkHeTP+Ur0n/mJj/wCJY5fpKw5hJcsYuxV2KvTNG/LjytcafFfXeoTMPq0FzdW0 b+m0Qewu7ti8jQSJxZrVePDkQvKorTMOeeQNAfiwO/zb44xX47mAazBpsGq3UOmXButPjkZbW4YF S8YOxIIQ/wDCj5DMqJJG/NpNXs+i/wDnGz/yZWvf9saw/wCTUGRx8vn96Z830pk2LsVdirsVfnbr X/HE8v8A/MNP/wBRc2QjzP46MjyDvJn/AClek/8AMTH/AMSxy/SVhzCS5YxXxwzSlhEjSFVLsFBN FUVZjTsB1wWqzCqeaBpWkXuk6/c3s0sdzp1mlzZJGoZWdrmKA+oSRtWYDbxr2oapyIIA6n9DKIBB SPLWL6Y/5xs/8mVr3/bGsP8Ak1BlePl8/vZT5vpTJsXYq7FXYq/O3Wv+OJ5f/wCYaf8A6i5shHmf x0ZHkFLytd2tn5j026u5RDbQ3EbzSkMwVQ27EIGY09gcOQXE0sTui7ny3o0OjXN9H5ksLq6hdFjs YUuw8getSpngh+zTwp7g0BiMhJrhP2frSYiuac3Nzow1fULGbSkT0bU+lc2IMcwAiRiWTl6Tcd2q FDdanIAGgbZEi+ST6skv1zXLO8pd3GnNKqXzxlZ2cXiI0krJXkW5H+9LUrQGtMnHkCOv6mJ6q9rD o+maHrn+5uzvLnULKK2t7S3jvRJzF7bTtyM1vDGAqQt+38siSTIbHY+XcfNIoA7sXy9rfTH/ADjZ /wCTK17/ALY1h/yagyvHy+f3sp830pk2LsVdirsVfnbrX/HE8v8A/MNP/wBRc2QjzP46MjyCS5Yx diqdDzBDdcF1myS84BVF3CRbXQVRQfvFVkf5yRsffK+CuRZcXet1nzFNqF7qMgRTBeyyvF6qqZUS WcTU9QUJPwgb1HWnXGMKAWUrSfLGLsVfTH/ONn/kyte/7Y1h/wAmoMrx8vn97KfN9KZNi7FXYq7F X5261/xxPL//ADDT/wDUXNkI8z+OjI8gkuWMUbpOmjUbo25u7eyAjkk9a7cxx/u1LceQDfE1KKKb nIylQSBa3TzpYkl/SKzNH6MnoC3Kg+vx/dFuYPwcvtU3pjK+iiuq/TdMW+jvXN3b2ps7drgJcPwM xVgPSh2+KQ8qhfbGUqpQLQOSQ7FX0x/zjZ/5MrXv+2NYf8moMrx8vn97KfN9KZNi7FXYq7FX5261 /wAcTy//AMw0/wD1FzZCPM/joyPIJLljFG6xJpMmoSPpMM1vYEL6UNw6yyAhQG5OqoDVqnpkY3W/ NJq9kFkkOxVHTS6QdItoobeVdVWSQ3VyzgxPGaemqJQFSN675EXfknakDkkPpj/nGz/yZWvf9saw /wCTUGV4+Xz+9lPm+lMmxdirsVdir87da/44nl//AJhp/wDqLmyEeZ/HRkeQQGl3Fhb38U2oWhvr RCfVtRIYedVIHxqCRRqHJSBI2QPNCmldth4ZJDWKuxVGWVxp8VteR3VobieaILZzCRo/QkDqxfiA Q9UBWh8a5Eg7UkUg8kh9Mf8AONn/AJMrXv8AtjWH/JqDK8fL5/eynzfSmTYuxV2KuxV+dutf8cTy /wD8w0//AFFzZCPM/joyPIJLljFMtRlj1XUnk0zTfqiFF42VvzloIowHferb8Sx8MhHYblJ3OyW5 NCrDbXM4kMMTyiFDJKUUtwQbFmp0Ar1OAlaRM99ZyaVa2cdikV1BJI818GYvMr04qyn4RwptTAAb u03sgckh9Mf842f+TK17/tjWH/JqDK8fL5/eynzfSmTYuxV2KuxV+dutf8cTy/8A8w0//UXNkI8z +OjI8gkuWMUVplxdQXsRtZ3t5XIj9WOvIBjQ0pucjIbJD0eT8nLZbrgL66Nr6kaNP9XjHCMi6M07 r6tVSP6kahgGqaUrSuL+a8vxt+tu8FINe0IeXNIju9L1K7K6ujRTxtH6Aa2aRwElAdjU+kpKn+GW wnxGiOTCUeEbdWG5e1uxV9Mf842f+TK17/tjWH/JqDK8fL5/eynzfSmTYuxV2KuxV+eCapoE+mWF rqFrdtNYpJGslvNGisryvL9l4pDUc6dchwyskMrFbrPW8m/8smo/9JMH/VDGpeS+l3reTv8Alk1H /pJg/wCqGNS8l9KJXWdAViy/pcMaAsL2Ou2w39HtXBwy8vkmx5qn1jRr2Bh9W1m5gQ8n/wBJSRFO 5qf3BAxojuWwe9S+qeXQkL/ovVuFyaW7etFSQ9PgP1f4voxuXePx8Vodxc9p5dSRon0rVlkVxGyG WIMHPRSDb/a9sbl3j8fFaHcXtv8Azi7qEWofmH5iuYongi/RsESRSMGcCExRfEQF3+DwyUBQRI2+ nckxWLPA32ZFO/HYg7+GREweqeEueaFCQ8iqQKnkQNjt3xMwOZUAlpbq2ZgqyoWb7IDAk/LAMkT1 CeE9z818sYuxV2KuxVmPkrz1B5esXtJLZpfXuRLJIv2kj9B4qx/Eo5gvX4gRlGXFxG2yGSk0h/M+ wiELC1uXdzb+ujSLwthBYy2VbHb4GPreoK9OIG/XIHTn8e+92Xipjof5vaLppaOWwuLyOIW31aeY o0xktEKxzyGv2gWNB/LQV75CemJ6/gso5gGYf84mXC3PnzzLcKCFmtDIoPUBrgHf78ywKDQX1NhQ lSaPJEqSRspuFk5HkTw48mNNhX9rMMaYiiPqtvOa/c3Jpd3JcSTySIWlRo2joeIUrQUJ8GFemJ08 jIyJG6jKAKXR6ZLHeJMvD01VQQCRuoodgKYY4CJg9EHKDGn/2Q==\n \n \n \n uuid:d59a336c-1149-4247-b1d0-07dec4a76466\n xmp.did:037d398b-7d2b-43d6-9105-100719a3a26a\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n uuid:2e182d67-268e-fc46-aefa-03566b290850\n xmp.did:d6810785-678d-4321-8a55-211ddf268c7b\n uuid:5D20892493BFDB11914A8590D31508C8\n default\n \n \n \n \n saved\n xmp.iid:cfe626a5-5978-4d7d-b618-dedb0e60bacc\n 2023-01-20T11:37:02-06:00\n Adobe Illustrator 26.0 (Macintosh)\n /\n \n \n saved\n xmp.iid:037d398b-7d2b-43d6-9105-100719a3a26a\n 2024-09-28T23:01:42-05:00\n Adobe Illustrator 28.0 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 17.00\n 1\n False\n False\n \n 30.199913\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 44 0 R/TrimBox[0.0 0.0 85.606 364.252]/Type/Page/PieceInfo<>>>\rendobj\r38 0 obj\r<>stream\r\nHWˎ%9\u0011߯\u001flv\u001aj@^\u0001W4,jF^\u0013a;Ya$\u0016P\u0002Tב\u0011'ޟyg?'ӧ_9_ǧȟ=涚&9\u001e!oz|p\r8<+r//x2x?\u001cnl\u0007o|oTl!#b{:\\\u001e\u000f\u001d}\bH\u0017\u0005ъ\u000b\ro?\"(<\u0010t\u001b_^k&\u0018YBN\\RBCޅ\n\u0002Għ%\u0007\u0004ׯ\u0015Y%ϋFʅfo\u0019ג'9\\O8Rh))VAnT/\u001fC\n\t y*_~dl/w[\bh)m\u0005\tS\u001dI1\r?5t!G\u0010E:41BB:\u001c@R\u0001DZ\b(bBF'\u0011e\u0011}[h\u000bݎV~P^\u0010^/\u001fhݕ0)\"i\u0001\u001fϋCeE!_a-8CU߲59˞\\&m.GLLK~\u0011/xZG™TN\u0000\u0000|l\u000b@'m\bN\u0010\u0019`fI&i֝\u0019\\\u0014[=J\u001do*m~9 1\u001d\t%\"\tS\u0013\tQ%d,k(k$K K\u001cK\u0018K\u0014K\u0010K\f,.\u000e\u0001\u0004\u0001e9f\u0017֪:\u001d\u0002dڢB)nl=R>BL(2Q:N$Xucw\u001fOLtZ\u0011Bl\f\u0011@\u000ey\u0001\u0005qx̲4\u0003`\"/h];hH@\rYkQ`\u0000V'\u00057~OXݸd`|~\u0001#\u001brM{vip0\u0017;\u0002r){\u0013;L\\\u0017`\u001fD.yF|O\u0011\"׏1stsM`lI%D'k\u000eWs`243rx8\\\u0006s\u0012TGJ3\u0004M\u00175\u0018\nc7SVv}[U+UmЗ1\u0019\u0001\t\u0012\u0014׹\u0006\u001aL_Hݣhns]Q5\u0014By:jwjUW'\\?U)en)\u000f\u0007d\u001agShbh\u0014B(·!\u001fh 1F~\r\u0012L%[\u0010\b\u001aחQ\u0002wQ@?TZe\u0002׆\u0007-8\u0017\u000e-M\u000e3u\u001aLM\u0011s\u000baEv֨mJ,ht\u000e\u0006:y's^k1d\u001f\u0006vʱ\u0002WUPZ/\u0018\u001f8}\b\b\u0017ћ!Lq>Q[\r\u0003/~#Xw$m/;b껓 2\u0005:R\u0017\u0016\u001bLA@\u000b\u0013l-t1[%ܶjV\u0011iB\\6)zLI.\u001a)\u0019@Ug]W\u0013\tՉÍ%\u0015cJ'1l6\u001f\u000b\u001dO\u0012XH\u0012\u0010D\u0000QIԜG\u0010&-:\u001bڐV\u0001F\u0004db>p#x\u0015J^c;?w]m\u001e3hLk\u0013K#\u0001a\u00187xhGc\u0007\u00192Ah|=Xј@$\u0007DJ>չIf''_w.~>7xCc`y\u0015#\u0005fu',,0{xO;z\u0015\u001f\u000fJzrZy'\tO֎+g߿\u000b \u001dxVx,MBw\n\u0012\u0019]\td\u0012\u001a@e\u0007;:+wP \u0019뵿\u000eA\u0007fDf^=3z\nVknmju\nG3;ɇvm8ww\u0007ٽ\u0019ʑbZ\u0006;'D\u0014H5\u0012\u000fU];Fd@\bg\u0013Q\u0015(\u0011Bx7GJABZ-\u0015dd>;\u0014\u001d.m\nUIiйsOr\u000e\u0019\n6!:d\u001c\u0010:zcM\\\u0000X$\u0011Nq66\u0005\u000b\u001eS\bB\u0013D\\4M#k\u0010\u0016\u001fHh\"\u0005(xg)͕A+\u0000!VVʙ3t\by;\u0019cHٞ\u0010,\u001aY\u0011vLI\u0017Ox׽\u0005\u0014\u0006V+A\u000eN\u001fꟉ\\]\u001e,ޭͶYJ\u000b2Wc;O{O+S~#ÓǞE\u0015'3!-Ll\n;\u001cð@!xCkRV\u001aQqZ\u0007:(7Nw\u001ewIcm\u0001\u001e\u0015.\u0013a\u0013c߹\u000edيz!\u0003a\tӁEb\u0005\u001bk/FA^\u0019/\u0000v¨:|*l:=ò\u0010\u001aO9\u0018\u0002\u0014\u0001ej~9,Ā\u0012ͧ5_@hfУ\u000f֢Pf\u0016?\b\u0005 \u0017`\u000f?\u0004s5hU\u0012-kdDSlIDR1D',:b\nJ*X,l򰋂W\u001d,\u0003\u0007\r\\hr\u0011\u00131׊~\u0012/[\u001e\u0006vK~\u00030ju\u0003Q6,Sgl\u0011\u000f}g<\u00034H\u0019h\u0011!*h` ;x>g:pPp=)C~\ry_W\r.xdDz\u001c\f;\u0006UƲ\bɖ\u000bR\u0001\u00133wy!eϩ(5XD\u001a\u000fyY-F\u0000ƙ\u000eJ.2\tk-=Bۺ#Z\u0004KB\u0014\u001d4-7H-/V͋\u0017Ŭ`XZ@yEG\u0011ˋ4\u0017MVFbL(kb,/Nyъ?$9n\u0018x+\u0003 Aat\u000fFfU\u001eپi.3 \b؁}\u0000.\b\u000f8E\u001b(b$ֵ\u001aYX\"4,\u000e \u0007M\fX4\u0001\u001cdҢ\u0016YX6!?\b\u0010\u0003\u001ccs!?6\u000bx3\u000eX/\u0012\u0001f\u0000(BA\"\u0010\u001fD\t\fMX\u0018ak\u0005u\u0004?}|GKsB)09\u0015\u001dǭ}I\u0001Ϸ\u0019[H:\n]S\b=\"Ug9\u0005\u0002(q\u0002F\u0016ɒ\f\u0012eXr{kߛ5ʖX/\u0006bbσ\u000e*|2B~~;UY(6Фe:tI\\MB?\r̩\u0011OhHG\u001eB\rW\bhS&0Cv\u0004EmI8η59K Ip8\"Z[\u001dP(S\u0000[\u0016l[A^W\u0007\u0012pع\\[~\u00030jT-\t}Hx\n\u001dMx>q<_;:uyÛ՗ηh>b\u0011\u000b\u0003\u001dB/\u000f]޽|wu?>=oį\u0010шn0VKQ#\u000bPI\u0012\u0014E웡\u000eg{q0%8UOoc_O\u0012\u001cp&\tQ@\fQ]\u001d@\u0007g\u0003:{nڰ3`\u001fZb6&\u0010!qG5^E\u000e\\1)ݏ\u001aM!X\u0016\u0013BX{Hk\\]ǽ\n%f\u0005s+\u0013PR\f\u00039I\u001f\u0019upU^\u0000 uBX~\u0012j(*\u000fϑKt=Da'Njr/.Fʓ޵.\u0001E{zWGh[\u001c>\u0013|7G\u0006tPC=44{i\u0016X\u0014S+Q'M\u0001я\u0016앃6+KŲ|np\u0006N~F]\"+-B\u0007Q~K3|_\u001d_qg%XW7֥a\u001a\u0017\u001e\u000b/7\u00038G\u001b\u001a\u001c\t}3̘f+\u000f\u001b\u000f,*\u0007H\u000eUiQL\u0010&z4.fa\":b|K\u0007Tz:yu\u000e\u0019\u001dL4=\u001c,I\bJ)Mb\u0018\u0013e]@9%i\u0012:qX`(Դm\u0003fxl.4ك\u0004ƈE\u0012k84(2Z\u00169BS/-Y)\u0006lFpg\u0000!\u0007kN\u0017_y\u0002(\u0002)\u000f>NPQ,IhkxO@\\5\u0003Y\u0010I54 >?$ФƦp\u000bL'\rVP&y\u0016f\u0019 C\u0001bR-k\u00033P8L\u0014\u0019x\u0005H7\u000bѷy\u0017\u001b۳P\b^iܔiؗ\u0016+((t\u0007\u0000)8c\u0013G\u0002\u000b?Zf\u001e\\̈lQv\"R{n\u0002Nj@'16lQ9F\brX:\u0004S\u0011\u001ama]\\u\u0010FpmҺȦĚaz-sKx?<1+\u0013\u0003W*1K9P@J\u0003\u0003J\u0000DR\u0001(!eJSG[F!\u000e5n\u0011l\u0018z^LLل\"1R\u00000E?Ԭ\u001f\\\u0010y\u0004Ɉhxe\u0019`\u000f\u0011^Α\u0005\u001f\u0016h\u001fw\u0002]͏}<~C\u001e-s~\u001c;\u0003\u0003\u0012\u001f$Z\r*\u0000yCd\u001b\u000e=k\u0014ݪ\u000b\f'(jIʡ\u0001\u001435Q3zx+\u0014򑼑|8?\"Nw\"}\u001ck׏tK3놮;\u0017Z]w\t7b\fGItrC~\"ea\nl=\u0003\u001cR4ߚ__J\u001f\u001c٤\u000bҵ\u0014X\\P6\u001aZz$ޓ-\u001b$\t\u000f\u001b]ޣRgR'\u000e2L\u0015}\u0006lj\u0016\\XE\n\u0002p%\u0013\u0015\"Z\u0010^\\\\]^6\\\u0007\fSӨJ\u001e\u001d5 RH\u0019\u0002@mPZ{V*fi-%$Z+%=\u001b\u001cĨZT\rZf_/Yt^\u0000{\u0013\\ZQ=|kƿq\u001d_\u000f\b`o}^?O\u0017f+J@\u0018:\u0000!@Fs\f%~V\n\u0018DNwFԯߋ:.M\u00152o+\u0018@gZr|<*S\u0014}ð\u000bѤ'wz.dp6\u0013~Dt0eRܺ):i\"ɅJ\u0018_uti\u0017ϫ(L\u0013rKbP4U##\"dϳ3$\u0001\u000b$,鞂S{.~/b?\u0016IY\u0004\u0015y\u0004]Cl\rc=Ƨc&/g\u0010y|\u00181uN.?\u001eY\r}+?9\u0011nbK|]}/N\u0017hWB)~\u00158\u000bݖ\u0002'\u0002*]y\u0001\f>ۙ?q\u0019[|fSiE\u0012Z!|]KC;E}K}M \b\u001c0\u0019|\u000e%:(׶>ʖ\u0019Ү'JAP\u0012\\ͦuOT8\u0011\u0006}-\u0003ψ\u0011S\\\u0014ٛ\u0010o\u0016գbVy$iU\u0001s\u001e}Ve:6h\u0017h&\u0018Z5Б*mיbepz4c]v%1NG9WQN5$\u001fZCTש\u000eC\u001d\u00115?\u0000}nQ4E\u001api\u0012`G\u000f1ǽ\u001eMLXr17\u000baMIyļ}TwFݟ9vo'k2(`y\u0010U\u0011Keѱ^Ox\n\u0013;5rs\u001bI&\u0005CviKn\u001aB.e^Q~/:p,xlirV1O`Y\u0016xn\b\u001d\r\bU9`\u0010wQ*yAxrޯ\u0006KnX\\\u00011s{W+L˹+p=sWT\"65\u0012J>.!Tz\u000b`!p:V]Y\u0002]^J\u0006ylxݣ~a\u000bvnqX\u0005g\u001fn\u000b\u0013h֬'[!n\u001acyf\u001d%\u0018\r.eU]pz1n6.\ny8'_4\u0018\u001ev'\u0019:7,*\nX\u001c\u001c(S+~\u0005j+%k\u0012Ӳ#,²bM\n$_oG\u0007FF\u000bĞ8\u0001k\u0013I\u0003,3ր\u000e~\u0004\u0006_\r\u001eo:bt(bB}|j\u001avV\u000eM\n\fMSZn&ӗ$.9+ƩiS9?5\u0006hϩ\u0001U\u000284u\u0007\u0006EN\r\tީ-\u001dB//\n\u001fPQ\u001a͠5dS09WMW'\u0015j:̲fpROr!\u0002_T41n\nT\u001dFA\u001aʇ&b{Ő=5vπT\u0014UC\u0011ng0ne\\S\b2\u0019w\u000eK\u00104\u0003M@&\u000b~M\u0013MRKH TW1+]OԴ\u001dx|\u0003~B~\\3,\u001c\fi\"r^\rԔ\u0019}jKE\u00154-\u0019sv̛Roz&S\u0003~c8[g!C3ɤC.PJhU<53%\u0014D1,\u0014JD E8z%,#\nVFSm,Cu=N1b\u0017ªxUϐ\u0000l6$)Ƙn\b\"W4\u0004\u0002]\u0001Mx5*X'\u0006A7EM&Ml\u000f,\u000106\u0010=%10\u001f^ܮn,{8cB:\u0000}☒K\u0011\r\u0017QtT#-\byӮ7-'\u001f.,锘\u0000F6T1\u001f\u001e\u0000&\u000f&\u0011!n܋ZU?mLItz=%I\u001fכ¢5|FH\u0007w\\#9b~/\u0005\u0012`(Q\n9ܪDz\u0001\f\u00036\f\u0010|S3]]ۭ[}rp_r|8k6{~\u0001:>!Nv\u0017̴Lw6ξקO\\_\u000425L.\u0001J\u001c\u0005uE\u0015\nQ-\u0000I\u0018ߨ\u0015kSKF\u0004'uSM$\u00154ɄeA\n\\\u0010ɤ,?~>~5\u001c|=>~J\u0015\fOO/FW`\t\u0012\u001b<0\u0011\"\u0013#@p?:bi@P×{ԭ%;h\u001f~Mda{o\u001aIE#\u0010r5\u00061a-c2\u001b~SM{=ɤ\u0017SmI{%\u001envv鴙˗Z\u0019\u0019|V\u0019ƺ1N#O]t}UYD WmϠU\u0004{UNVc\tF\u0001GU\rq׍̭D_\\ݹ\u001fbX\u001a7\u001eXԁZogO\u001as|XS$n[\u0002\\Q21DI[2&><\u001e>/%imsK?Ű\u0014^,\u0013@v:[{lx{7*{B\\\u0006<=.5\u0001t\u0002ZF{\u0001\u0003 #\u001cR\u0006@W_\u0007rw\u0005[@W\u0018貙,3-_o+?s\u0014@\\/\u001cı\\p.\u000bp\u000ekl\u0012؅eav`\u0017\u001b\n䦬T\u0010(K+\"&f\u0003B׌%YP$$\u00103%.P̆QZ\u0019D%C#\u001f>aB\u0002n+\u000b\u0011\bff\u0014*dB+:ΊII$KD2\u0005\u001fAtw\f^@\u0011g.s&{= \u0012Nj|;\r)\u001c1LC3`\u001cK 1g-%8@òEFlvP3xQ_\u0013\"D\u001adF[Եը#\u0005@)٫(F]\u0017-@B4tbͩQmiNc\u001a\u0004F풚R*\u001d\u001fMZ0ƂiM\u0000yu,a\u0004\u000b2\u0005lQ\u0019HիgM:\u0001X\\T\u000bcv6\u0013ɻD4JjsMH\u001a1\u0018\"-en>IHDڦrRv (5\u001dxij]Ƿri\u0000,BW#\u001d\tKka\u0011gͥ\u001f\u0016M;:#Ok\ftAxuCi\u0014&͠\u0003\t}O\u0001ɵS$2 p#\tz\bqRpJf&_ijZ}&&+\u0001\u0010f&ւ3,#,3؛{dndɁ\u001cu\u0001J\u0012ER%\u000eim2\u0014\u0006p[Z嵐!)t;6R2\u0015\tkkDSJ@)e(62KZ\u0015bJ\u0011U\u0001ON\u0002o\u001eWۏ` g\u0004\nN}}(\f\u0012AՄlBT3XR\u0001\u0002o=\u0018\u0014e\u001e]\u0007D\u0014S\u0013*UBfeBcH\\6//I\u0019!h$Q+\u001a Z\u0001\u001c\bk&գ\u0001l2怶je%hv^\u0018\u001afU\t\u0016[[AW\u0011hq\u0005\u0016<1f\u0005BhU*ՓcrY\\H\u0014$\u0016C\u0014~qT#2P\u001d\u0011f(\u0016n\u001c!YX\u0010-\\oigD2OOYr\u0017\u0012y?>\u001a~,u>İd\u0011:1F¿ou^_-UjO&?\u0005\u0004j{]\n\t >ٞ&v=xw\u0000\u0003\u0000e\u0014`\rendstream\rendobj\r44 0 obj\r<>stream\r\n8;W!r>7Q0;$p%4Gc=-M5I4Tdme#6JU3X-:6(5iUoE\\_\"Hn33oP\nPF`0,?MmVdU^;?rmDmoAWm92rD/m/[~>\rendstream\rendobj\r8 0 obj\r<>\rendobj\r9 0 obj\r<>\rendobj\r10 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 28.0.0\r%%For: (Chris McDowell) ()\r%%Title: (plate_rev1.ai)\r%%CreationDate: 9/28/24 11:01 PM\r%%Canvassize: 16383\r%%BoundingBox: -1 -365 134 1\r%%HiResBoundingBox: -0.392438232422137 -364.251953125 133.932739257809 0.00006103515625\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 88\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: -0.283464566929069 -364.251968503901 85.322588102079 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -245.480438232426 -538.12598425195 330.519561767575 195.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 5\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -246.752859342157 29.1292890132345 1.74277161110243 0 8283.68394175905 8205.37358095342 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -246.752859342157 29.1292890132345 1.74277161110243 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 67676\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 21.6000003814697 1 21.6000003814697 1 1 1 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r11 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000Xt\u0003n\u0007\u0005\n-L6gP\\!S\"\u00021ydm\u001f\tC@(:\u0010s\r\t\tGn5-BDWKґK2\u001a{ڮ (żr1n*fD:HGΞO,T/{EF\u0007K\u001dS\u0011DP\u0015#VH\u0019OI\"BY:zjdXUP\u0011ܤ{B֯k̰pha\u0000<\u0018ħC\u0000hw,fhfu'ʹr^h$b\u0015)Bܔ#~뮗Wɚ2vVbu\f\u000b\u0014a1,A\u000fŲ4>Co\n֑tu=\u000b\u00042U%JJ\u001c\u001d\u0001B\u0000\u0000\f\u000b\u0000 \u0000AC\u0007\u001e8H00 \u0000!\u00010aBb\u0000\f\u000b\u0007\u0005D\u0004\u0014\u001cHa@\u00011\u0000C\u0002±\u0005,0,\u001c\u0018\u0010\u0003\u0002\u0015\f\u0006.@\u0018@\u0004\u0004\u0003dH\u0002DP\u00012\u0002\u0018‘\u0001р\u0000A\u0005\u0010d\u0018\u0016º܊SE0:gʷԏd%f']A+9&h!„\u0004c\u0002\u00014<8l\u0002g*SS!tSW,VmK 9,޵2F7\u0007cq\u001cC-E$\u000eD^\u001c\b+ba#\r\u001aŸ)F\u001d?\u00071d\u001cT V㨍LV\f6VT$|UP ziu8l8G\u001d\u0003m\u000eQP$|T\u001d\rl\u001c\u001ey$\u00107*.T\u001cyzmٵ*꿻<`,\u0014\t'\u001a\u001dt$\u000e+F`,\u0012\u0013\u000e:<:\u0014_\u001cP\u001cx,\u0014\tĝ\u0007Qk(\u000ej0\u0016\u0004gEm0\nzZ\u0016\u001b4̹Vb}Vs\u0019b!:1H<*8\npTpn:e7%j\u001d\u001cΣ#oU\fw\u001cIhV)S0\\Qc0?e.Wu[\u001f42v\n8CsHBa9(Lڥa\u0019l=ؔy\u001c\u0015\u001c\u000b\u0005γ#31\u000eg\u001d`,\u0014\tĝw\u001cbJU8|$\u001egEG\u0017m 9\u001a\u0004\u001ea?jX\u0016\u0014\u0018o.&1q4\u0018#bq\u001f\u0005^-jA\u001dX(\u0010\nQq)\u0004CH$\u0010G6\u001289-\u000e[ڍ1jQ\t,kЂ\u0012HFDC*RQ\fb<864d\u0002D*C\u000e\u0010,e\u0019B5\u001c,E/-!vUjʐ4l\u0019򛫪*U\u0004I`(ҙ\u001dMt\u001a\u0004\"8\"(B@܉\u00068\u0018cP0\u0012G\u0002\u00138\nzpbQ;`C1\u0013ώJ0\u0016\n\u0013\u0006\u001bw4q\f\u0005\u0002G\u0016QA<(f4ː]\u0019˱\"єUgf![`v/C^5?sb\u001c\tQ8jhFe\u001dH(\u0016F\n*88*8\u0005c@4(cFO, C\u0005Y@(\u0018֠;!\u00149O0,/\u0007\"\u0011\nƐX1gz\u001c\u000bFR\u001eg\nЃ39x\u000baeՉ*~f\u001c\u0017P(\nAyTИP\u001c\t}$\u001eq\u001c?0}DBJ0}DBh \u001a)\u001dH\u001c\t\"1T\u0018\u00192AIICScs &1Y\fc\u001asL[jzf\u0017D\u0015]FJDEFGHI\u0013\u0012\u00051AS-*+BT\u0014(F5jFVfvf!,a\n[\u0018\u001a6ף\u00108-q;\u0006#\u0002\u0013\u00052MJt>\u0011HE.\u001cN\u001fp\n/p^yGఀ\n\u0017Hh \u001b\u0001\u0005l\u0003\u0010X@aƒ\u0005\fB>\u0003\u0015(4^oQ\u0019A4V[QM\u0019#֩=\u0014M4:kq\u0011jIXQ\r\u0019P[\u000fed.&bke*K\u0012)\u001bZ$\u0012\"R6VrԮJ\b0JY\td,Xu\u0019Pa\u001aɩʫ<3OH\u001d\nJri|\u0012W6b+\u001e;CVO&}׌4vTZ]\tmF(Y%QX!i;Ry\u001aqh.Z+it\\v\u001b\r)\u0013uiSX<,Β_\u001bkigV\u0018ݝҳ؍rXBx\u0015\u0019~FHHyGg˱FdKR\u000bOt:QK\bf^\u001a^iJFufw۩K\fHYj~Y\u0012K*GJW6J.\u0011ً?2,s%hHoڜ/8v\u001bm\u0010\nbXegQ{\u001c1g\u000b\bNhMqC;\u0016fi\u0018V,\u0010*眩;B!BŐsǦ\u0015{\tgx\u001a*#g\u0010A;\n⑼gJ$Ǩ\u0003Bec)\u00111\u0011Usb;b<<[]=Y̹:XusTzZƈ$ҡGʮ\\\u0011y|h{>4Ѽ̸LDCc\nUGY\f\u000b\u0007\u0006*7Yg9QDx+\u00065\u0003B֋F\b]|P{ɨLQFTe!]au:\u001d{İp|G\u001a#\u001b|αʍ5K\\\u0011c43B\u000f(>>\u0002\u0016x0RcX8>\u0016\u0016TTXjy%\u0007슥oj(l|[9<]D˗)\u0015KB*$\u001f\u000bb[.T/ŒUhj\u0005Vi[]5zRєz_{w\u001e\u0016R\u0019jRoCJ5EQirm,x6xz֤\"ݛ-!\u0019\u000f\u001eJ\u001dJ|r'Bl\u0015ٱXn\u0019\u0016\u000f\u0018V\u0015,̶5,Er8,UT~Xr\u001cn/~\u001fuNT|\\i>=CTr,ɘI7)'\u001b͉(TCQr\u001a\u001eVZ\u0016wf8\u0016\u0015U˱B\u001e\f\u000b혾gMx孶:\u001b\u001aӈ><Ė\rKa͙Fx[o\u001bYtN2\t\b1c7I+\u001fjz;jε7\u001f+o\u0014\u0011֊U{QK\u0015qNDUNò\u0017Q\"n\u0014$j՛6Eud%Z2\u0010}!X֝\\,fX]飹׌\r\u00172cX&&z{–1?vOhfN.2,\u001c\u000f=4\u001c\u000e>dWGVi,ff6Z62[g\u000f\u0013]jNVssOɮi{~Ќ\u001dڧ%{Sub\u001eR\u00162\u0017\"_*2\u0011Y\\Wó+ҞCi4\u0011^q)\njo\u0011=d_1,\u001c\u0018^rt,HG1WYV9ՀffLSsל7r.m':\u0015\u001ee:>YFunx?#*r*Uu\r8Dzm尦J\u001a+~Yz)s\u0015XL{ݽS0[a\u001d\u001di\\NTK#v:+uge\u0010,\u0016Ut=\u0019j\u000e1,\u001c\n\u001dґҗ\u001cꍊXC*]zv4mv3\"ü_e'\"\u0017)LvP5DG=?[ZY;)2J2m>+QkY핻.keُL&R7;\nU͔mnRTTXuy\u00146_d]ͼ|*}~ޜ\u001e?S4\\DsNȰpt\u0000Kg3ϪtJ>\u001b,:X\u001b̍t7;ݍ\u0011\u0010\u0001:ӥI<^\u0015)\u001c\u0006XfqZL\r\bE\nRYZ\\\u0012fg3/uD$k\"_it*\u0017TLFٛұʳa'KJٝ\u0010ԺxƦ-u¢RF5R\u0006[Ȉ\u0014θ\u0013~7eՌˊ\u000ei-7fZ\"beu>OU]톯='\u000b[^dwO2P1\u00065+{]t0vRx\u0004{i\u00191\fΞ14\u0004\u0002@o4.v\rаT\u000feU*,NqfʲCʟ~4\u001c6X{n>UE\u001fˇyavP\tHR=kr%Qvw\r}wnyu~^g峻:\u001f|*΃|+\u0015#^sCh|O\u0017B)<]e!uliĬm?r/)X%i&,Ub0K늚,W%Ex,3\n=#!0t4fʪ!pZO^Z>xTl\u0015=HLt,8t,͍Z9MJ\u001003?I5!\u0015\u0017R%ۗ_\u0017,,UWL,t3⛧WCS^\"VݧHdYD2\u0010a\u00192J$ixʙA{AZn,;CfӮi\u0010|W\f;<\u000eYsa!]#D<罤CI\u001eKfNN\u000b&\u0012c/kQ\u0013ɝLO+,\u0012ZN\f\u001e9/[Xi?@dѴGBin%R3\rUˬU|\tYi7+8dI/{ܳc\u000b>4\u0014[IK\"t>fb\rI\u0012|bonO{\u000e:-U7sR^Wl(oE7c#J{/+\u001f]>\u0004R\f\u0011%\u0017\u001a唿g:mb\u000eF,\u00122/\rr7\u000fK4u's/ɊOw.\u000b\u0007˳׼eўn~ySͫc&,+UŘ5x4sE§U&?S.h>S\u0003Ei+4g'i3Yu'j&aq2\u0013ϩ_륒HoweW$y.\u001bc)2=YD\\);̲i/\tMs+;&s:Df5U͕CYXe\u001dω\\4\"d\u001b5v}Ne\u000f\u001c5~m藵+&5ekٸ\u0006L5\u001b31)MdiLnf%Dgi\u001a$fBf\u0017q\u0016є^d\u0018\u001c3D<\u0011e\"ʫcmv>sB|scSfv|S)+oNy6+=Vc>?aNf\u00173|UvUj4Vgi@--d:\"gAs\u001a>lyfA*b-SiWyLYszͦggh)G\u001bҦviFlj!4+2gfϲ2hc;#9Cߌܬ\bfg9wvh\u0019ѥ}f,.\u001blʎet*-3վl\u000fKn.e?߽4F1{֌v[dI\u001bmEVfwƅtwW.\u001e#_S\u000eM;Wh,:&#x-UkZY:f=)5F\feȲλ,jf\rܙvfct_̭=C-WJ*\u001e˺RexͬwCreJ\n/,,T3]JVcy\u001c\u000b[C\u001b\\\\H\u0019=iTLݱzDGy\u0010^Gc9w;4*_sǾ\rf\u001ccK±ɜ{jp~TV&5wYj\u001ck\u0018d'\u000f;m]\rUEfp~t\u001c3k3UonF]X>\u0019o,JrU]U.\u0015є^JLrƌ~Ӣ#JO8Gٳ(ɥ\u0019\u000byWI^S6Uщ%Oc\u001aIV%Ohti_.MR\u00146w)\"#)r\u001a,+}/Ӣ;K[rS+B+=kiOJXJSowV=ُyϩKY\u0016W*A2E\u0017%~zoU}L)_Űt^*\u000eR_Y^^!'\u001e\"F\u00071qR]+sxU͚X\u000bYM}\u0015f訮?sU\u0012[X'+ٴԔQOcyF?hc4<ћbSe\n{+;Wo)]Ҋ\u0016*\u0015tO5\u0015ZUDղ:UUr+\u001cĺi\u00152Y)\bN\u0019't.Ir~3X+z\u001eZ)D\u000b96T.|rh?|^X,DV a3ɊWkm}V(:US\u000f~d,'\nlᔪ֔S±gnk\u0015\u001bTc8|>%aÃ\t\u0010 \u0007\u000f\u0010\u0004\u0004\u0004\u0007\n\u000f\u0016\fLP@\u0002\"\u0014\u0000\u0005v^6P6 \u0014šu\u0014Ae!\u0000\u0000\u0000\u0019\u0000\u0001\u0000VGv'|K\u000eK^EѨ➊&oO\u0006Qf[ḋ8X\u001a>@|!mJ#ye:%\"\u0007/E$~\u000e`|,E3]\u00059)H3L\u0010\u00039BQzh,\u0015\u001b\u000b\u0001H\u0004*ssF U\u001b|Z[S2\u0014R\u001e^_'C.\u0006\u0015Xu\u0016t\u000f\u000b^KNwBXW0\u000b4%fݱ8c6g\u0015ᷳO?<\u0016f{f>I݋#!H{i\u0007;=\u001db7H\u001a\u00161ΖHH\b\u0003\u0014@$\f\u001a\u000bb\u001f\u0006ڵ?\u0011\\֧1\u0003s\u0004\n\u001cR.:`y\u0016\u001aOJb\r\u000bR8ש)\u001aAl̚\rWfX'JaaS\nR,$}l\u0011Z.xq4_\\<%P\u0011`2\tN\u0003A \f:$-~ͅC.|!\bշ3B;\u0006\u0015m?iX\u001eJ\u0007u\u001b\u000ev\u0005\tx$x*D:\u0015s;#\u0017\r\rӍJ;W\u00112gR\u0003\u0001X>l[¦\tP4SCgƓWN ֘!0ƚ;1΋mKE2\u00000@Ln=*\u001ci\r\u0007\u0002dM]%z^AV\u001d5F-\u000e\u0016W\u000e\u0017ZQ\u0019\"``U4\\HrNd{@gPГY7\u0015=L\f\u0002\u0010҃^\u0015qsݱWМӆ\u001f\u001cg;s6\\\u0019}㔓DH\u0011H/ce\u001563*t\u0003\u0002\u0003}Bi\u0001­}~0(E\u00074\u0006/gY\u001c\u0010[\u001c\u00158{lLr\u0017d\u0003&j!ļ#b\t_Y[۰5n+p2\u0000SСѴ\u0003S^ \u0018\n\u0007\u001a\u00079\u0004/H\u001a;Rׂz\u0002~7\u001dt7S\u0000ʤ'R6@пB\t\\<\ro9h\u0019r\u0002'R|9F\b\u0015\u0001MFݗ;[AY$6r.,8.@̸I\u001f\u0019S8QW ưP[\r\u0012~i/\u001cFpIic˂3&3\u0014/B\u001dh]/ULCN9]?<:2\fpnQl/~\u000fvL-w\u001a3pXaNr吉Wk-[\f${sI34ۼfN4Օȇ[/\u0004\u0016\tw;\u0000T0.X`M2ly\u000f,\"\u0003\u0003\u00166\\\f\u001a\\\u0018\\4;\u000f8'oP\u001cM)\u0012˥e\u0010\rY&,kfo\n\u000e\u000boCI\u0002ӄ\u0002\u001atSt\u0003D|3^|saJlNoù\u0015Ç\u0016S٤@O·Rn\u0014mJ\t\u000f\u0010.{Z3@Z\u000f\bg̈́.H\u001e\u0004ŰEE1.\u0018\u000b]\u0007x>*=uH##6>'QdTHB0}E\u000ekW#ð\f\"&S*Z=^Ar71\u000b\u0011x\u0018>\u0019\u0016OqpaR iy\u0006Y\u0010EvG\u001e+9\u00027QU?Q\u0013ñc7QrT\u00026\u0011\\\u0010ܩ\\g?R]7m+NA(NWa;7\ru\u000fOq\u0003\u0016$1ի꺹\"ă\u0013|8\u001dv\u0013/Eb7մqbk\u001f閍\u0000.n\"<\r\u0003?\u0019UvSE\f\u0014RMW;Mٗnh\u0002^G26L):)7-sb\u0018utӐf\u0006W4\u001f\u0004x\t\u0000\u000fM\n\u0000.1_\u000b1\u00012%qaԧ0M\u0014!\u0019ޜqs$#4*\t\u000bWh*A\u0014Tzк¤h*\u0002u6\u000bS1)h0~Dlv),3g\u0010\u0010=\u0013ф\u000fh\u000e\b>+}\u0006鲎\u0002A\u001dxђp !^\u0011-p$WM=E\u0017]1('Y\bʆP\u001bQe:@RVG\u001a\"ʆEp\u001eD\u0004\u0015|4wͣhj-\u001cХg&\u0019*A/-4B,%u(>EGL\u0003<8hQ}^P\u000bT.)\u0001tä+PJ\u0002R\u0003\u0006˶\b\u0000Uy5Bc\u001fƟ}8V;\u000e4\u001dspw\u000b0\u001bn\u0004\u0018-\\̢R1\u0013\u0007\u001a|~sW%E\u0010\u001e\u0002b\u0002ȁ\u001cB[\u0015L\u0011uk\u0007(\n\u0004\u00129nҠ\u001f\u0012TϜT/\u00169K?\u000e˴mZ\t\u001fQ[lĽ\u0005qN_5\u0017[0\u0019\u0005\u0016j\u001e\ff\u001a[x\u0003ׂ#ZF1\u0012[-tF\u001aYR\b\u0019N\u000bߙ\u001c1\u000b\u001ahs,4\u0007q\u0015hF,uTʲd\\2/$#\u0010c\u001a'lX؜Y\t\u000f\u0001`XY\u0017\u000f\u000e\u0004)X\u0003,\u001bVIjQ|\u0007\u001cV[L\u0003\r(\u0016ڵi[\u0013Z\u0000Qdm%Lhi:.*-U[\u0011m\u0005vZ\u001b\u0016pNZ }o֩6\u0017%J2(aEʠyL_U\u0015)\u0019\\ri\u0016f\u001dZ%\u00039\u0014mL(\u0013u'ɇ\tO(_-īN^\u001d\u0001ɦ\"^sȄrIvc\u0018䙌6{\"t6uCB*Gq99o\n>\u0005>4v\u0012\u0010\u0012\u000b6zޥ(D\u000fj b\u0017\u0001\u0006I2*N8k\u001czl|1'\u001b@^\u0001b*\u00005Ny\u0013̏}\tMZ3i\u001d\b\u0012\u001b)3à\u00022m3<8\u0001W\"c,]\n`F5!6۵d\u0011\u0011=H9[pO:m[@]\u0019u\u0002)pʿYԟ\u0002U]Y\n2%\u001btҩ\njbe\u0018tFBX\\?\u000e:\u0000vhi\\>\tQn\u001dqpI`\u0012w\u001b\b5\u0006\u001a\t;:\fb]\u000e\u0014i5aΙnS]\u0011Z\u0018wTO\u0017\u0013%|jNU%\u0002\u0005I\u0003RD/W:w\u0004Y4UJzH\u0004{\u0000\u001aڕ\u0002\fK''ޭљ\u0012?it~@2T}\u001d\u0004l\u0010\n\u0019Qǔ`J!6?a\u000f\r`\u000eˆ m1\u00147rn\u00051jɞ[|s\u0014{7ѫnD\u0017rٲi\u0006N%1[\n\u0003>\u0015\u001c\tur54ڸq)fvYx!ð>T\u0001\t\u0005dp][w34ZFWrYp%LQ\u001d\u0007Qg+qSuWC\u0007^i1 ?nS,t\u0004 O\u0013$\u001c4\u0000,b2'mii~ʜ!z\u001eL'[<䨗?:tB~Jj\u0010[/pF~b\u0003\u0010ks1g\u0015\u0000*\u001ba\u0015\ne)\nM\u0007f\u0004++H\u000fቾpt\u001ep H\u000f5Rg\u0018\u0012?;vσq\u0017\u0007\u001c&\u0014\u0006\u0002\u001b P7dVoQN\u0013\u0000}m\u0005`A\u0007ۇ\u0018\u000b\u0018\\N\fR\u0006d\u0004Jq\u001a\u001e!YR\u0019\nLýPCW\u000f_\u0016X7VT}86NMI?T}>TK>S/k\u0016KЇ\u001d`;\u000bjK(a8+`y13oD@3\u0001@pACIs\r',IZ>V0`TqyMCaȨ\\\u00112e;OUgg\nzLjH\u001fnt\u0007G\tYa^!Λ_t\u0001;?\th>\u0013ҜOMz2/w\u000fm+\u0010\n\\sSxd[e[KW\u001e\u0002´W\u0014\f:Vg8%>BXhj!\u0017\u0002\u001c?.241f\u001f&g:D=kĒ\u001bKlj团p8\u000bp%W\u0014\u0003\u0001EpU\fd{\fQ_\u0012l'h\u001e=Y׎g-QNP&\"E&!x\u0015Le45߮\u0015zZz\nC\b:Xtj\u001dܨOk&&du\u0011k`}\u0010m(.\"݃;i38NGjd\u00101f1}nR/=kQ\u0010~1\u000e37iX6fQDiFB%o\u001b4$\u0010mX`$\u0016ZHtΉ)TR3j-Pgbɔ\u001d\"7\u0004o0qVPIP=QPGJc\u0004\u001f13\u0017&%\u0001\u000e\u000bëe EI\b\u001a\f^\u000b7UG\u0000~Y@+Q\u0014\u0000\u001bє\u00157A_/l\u001f(q/W\u00191\\%:\rN\u001e1\f\u000fޕ\t݈owl=)~k\u00074vmtFFӌ5݄Y[/\"mի]岊$ଃ?\u001a,[՝7B\u0006*4N&\u001bpf̕-}xd[Xr,͝w)xs\u0001|$w\u0016wR\u0012s\u001dֲ4DQ2hQ\u001f$iOJv;\u000bC9M9)!)N8i1D\u001d/\u0010t\u0001\twx2%AI㪹\u0006KJ?&G\u0017&\u0001,%*KPܰ\u0017V79\u0012\u001a\u0015 \u00183\u0007,4@Q\n#UW{0\u001cz'\u001fc(\t>*F\u00078Bo)2\u0007%M@Y\u0005\r>\u0005\\r\u000f\u0003pA[\u0006<|+nڽ]Ls\u000eH\u001azOwO\u001bj\u0002uZ[\u0002\u0015\u000bvJ.u4WΩDʭ 9!\"I۠G$fix~f-J\u000b\f@\u001evZNR@\u0017M'\u000bB3v+\u000fuy%fn\u0005+\u001a!ҹ ^\u0014n=3\u0016+U%a\u0015X\u001a*,\u0003kdX\u001fhJp:JZQNtI\u0006EZܑD\u0007\t5\n5rML렚\\U0\u0013&1\u0003G$\u0005N\u0001:\bSxq(?&H\u0003]̼L/)-\nˣ:/_99JkAZ6X%1\u001a\u0012뫭Qf\u0015c*s؝iǠ5<\u001b5;@t\u001e$6~ߣ\u0003}CZ\u0015\fI{w5O\"# CFJx4,+G6yWI#*dB&#\u0004LCYlVV\u0002\u0006xl}\u001f.0\u000f[C;\u001b6C4u11='N\u0012\u00167f\u00102՗\u001e,&g,&\u0014f\u000f(\u0004ˠ\u0000(`T&N\u0019U@\u001bA⭘\u0011T\u001bӝ`zD`T\u0011-XrHx\u0015\tSt̯D^9WkFrRݸ\u0010f\nc)\u0014F-x0la%ە\u0001!\u0014@\u000eL!HzP,?}\u001bXšޅ(!χ RiO\b)s©,\u000eҙy\n\u0019̦\fzݍ\rOqb\f5YMyg|\u001a̬J0\u001cۜ\bM\u0005˱G)}p>\u0019Rev5lURi\u000e1\u0000u\u0007՗\u0016`&\u001e\u0001R\u0007kgݶY`\u0006n~w\u0015}\u001aa?\u0004\u0004eypV5Tҫ\u0013\u0017N\u001bZ)\u001b\u001e\u0006\"\"@\nyåO\u0002\\\u0013Xn~0iW\u0011pl\u0005A\rē\b\u001fMNW\u001a?P!rd\u0019\u000b+\n9Y`}ƧӦ\u0010qy>GΚ󹷖?J 6|}W\u0016\u001e􏚪rl!2/a$v˺fܼe\u001di\u001aWt$f PYވ\n}x\u0003\u0003IW\u0016aVRLto׀C*.O$|A\u0006䪖Mq2(+t~s4\bQ6Z¨R\u0000\u001a1zvkq=q7=E/#L;\u0011\u000f=\u00031\u0017\u0015\u0003/J4\u001a\u0007g\u0015άBp2zն1\n*T43o\u0011t\u0003{TĈXTYdvGh8onr\u0010,xFc\u0015'\u0006\u00173\u001cGk\u000fdu齯<\u0015_+}vPv@E_.\u0002o`\u0003SY,$\u0018GM;\u000eI@\u001ajx[\"7\u0005We\u001b7+*Wr:2*k\t盝+V'E\u0005o\u000bdzn rS?E_\u0007\u001c>\u0011c6q\u001el\b6\u0014A\u000ee9=rũy'\u0006\u0005:f \u0004Ey\u000f\reY\\-\u0013|tWI5y+Z*Qտ82\u0005Uvw9ǝ#\u0000$m;\u001eZ9p\u0019Nz}|2\u0018/Rl>\u0006\u0013BǏsG\u001fCGsc.DM\u0015x(\u0016\u0014;;,X(\u0004,Oށ\u001fm\u0012\u0006%\u0016zmA\u0014D\u001e_Lp\bD)z\u00126R)1\u0012o\b9O\u001b-`\u0000|\b!/P,cC#\u0015@mҤ\u0016-\u0001z tmF\u0019\u0010 \u001e\u001aʗ\u0012:\u001fGG-8)\u0015N\u0003dŤDQm\u0000!\u000e\u0003\u000bƨv`ejPǃj\u00115\u0016WP-Չ-˼\u0018Z\bT+:T\u000bUTd\tծ>1yj{TF\u0015f\u0005\u001aFi\u0002\u0002oa\u0012Q\u0019V\u000fҧrn\u0004@-\u000fgvqS:QX\\oM0`-1\u0001q\u001bAۿ$H\u001cgo\u0005מW\u0013r\u001d\bY\u0005`?18q{\u0003D%8\u001aH$*ed6t\u000eb\u001emP\u000f\tm|p}.\u001c%W\u0019I+Ro–\\\u0005e\f@Bf&/R}t,wO\u000fqSOC@Qt\u0013ꃁ-{2\\Ff\u0004|\u001c0O\u000bJ\u0002\u0014Fv.c4zfy}76̻g~\u0005֭a\f\u0013\u0013W\tœ\u0018Ug\u000bӄV%E6\u0013M&\\(~Mm-<<\u0018&¢i9zh\u001b\u000fÏ 0~s\u001d8H_]KƷD4\u0002ӫ&\u0012y\u0002g8U6Tko\u0014\u001d\u000e\u001ek}YS\f\u0007\u001fH\rD:1?\u0001l;[\f7%IAM/5'p[?Jg9R\u0001Ffy0HIi\\~}c\u0010k'\r>x\"UbmQ\f\rkuk+J1(\u0016M\u0000\u0017\rP\u00163xaCC)\f!Yӣ\u0019Q\u0017]QpmnS9߀pvQ.[Gb\u0018]k:N\nP6\u0006\u0012(k8`\u0002\u0010u\u0004+\u0012O\u001b\u001bk\n\u001e+B\rYv[\u0004׉\u0004\u0014׾pݗ]\u001e\"\u0010*ۉo6.S\"\u0002\b:g\blLR<+\u0015U=\\6 ,\f\u0001}\u0003Yt_\"h\u0016nຓ\"\u0001w۵Dc\u0015\u0016\u001c\u0016ёqe0.&\u0012fe\u0003KNX\u0012.N\u001d.\u0019{_Xl_q77\"d\u001b%:!\nLdV\b\u000e\n#\u0010\u0012j}D70=(iޞT\u000e\u0017c#vND#2t+NfR\u0012K^!>\u0016ol\b$\f\u0001\u0014mQI\u0012[3tT\u0004e#D>c3\u0014\nUN9Dt%ahgˢ,<\u001fv\u0015I\u0000\b\u0002\u0015sF[\u001eO\u0018ANρ(\rM>-\u001c\u0002$YO!ԑ a\u0018ZkpȺ]!%{{:\u000baSΝf#\u0003F\\my?3FTjĭ\fMr읁}\u0014\\d2AxufU$uME\u0015+\u00059ڧ!YRv:)qT\u001cq\f\u0018=\"ȸNᚸC\u0011!\u00161\u0016B=꿁lP/\u0017\u0017GTR_\u001ebB/U@=~\u0016@_&[_Z[h\u001fK-\u0013g\u001eA#\"Jt\u0013y\u0007)ƅ\u001ff\u001de\u0015\u0012\u00107%$2ӥNژ\u0017\u0005̪H\"Fom*A9gz$NPǍ*CJZ\u00199')5)\u000e,\u001d\u0005l芘8\u0006m [C\u0006\"X\u0013c̽o9r&\u0013w=\fnj\u0002%%.\u001b!\u0012aM\u0011+\u001dV{al\u001bA!ψ\r)\r\u0005B^-W򟒄TNNh0\tTsK\u0018(Ǡѝxռ\u0016u}N\u001fhA|B1A(5H-\u0002*\t \u0005\n\u0004\u0003~Haޡ8\u0019|RPF0U!}4t\u001d?\u0002Y\\'Xt\u001b\u0005)\u001fqRpi]4Q\u001dt1.2#[\u0013\u001a\u0001F\u001cD/\fW[ N4#*\\J\u0002\n]\u0011Z:VLje\u0002Au4o?\u0002\u0006mt\u001dR\u0018_h|\\,ĭ48d%ncLq[fY\f`)> Ws:Ž\u001f{z/|)\rXbU%v0\u0000HA\u001e\u0002*EQdbCW֣&JC\u0016\u0011|ёNA!ˠc\u0010L\u0005.q?6b\r8\\\u0013ƻ\f\u001d31ݶ[\u0019RubQ\u0001)?K!#\u000bWOCw\u0018h\u00078hc\u001b\u0019}!mŷ\u0002`-\u0005UP\u0001A+y#\\(Xn\u0010\b\u001ax\u0010\u001ct\u001f߅wQ\u0006\u001a`tXc\u0001K Mo.\"c\u0013*\u00137ǜ]\u0006\u0001L\r;\n/Xl^Haŕ\u0017NZv\"Yt\\N\\\u0017:Q]:4Y\u0007?\fԾ\u0019uGB&\u0018\n!V\u0014; ХǫdI~\u0013ƞG\u001e\u0016\np>Ċܕk(Ѐ$\u001eM{D)իv?i?X\u0003%/\u001b2\\\u000fI0j<˜Ф-\u001fLփ\u0001:e{\u001f˲Y\\IۗQ\u0000Gw# \u0001E'\u001eQy#9ʜGiɺߍ3􎺐cxs\u001a\u0012M\u00003HA\u001aq1l/\u0007\u000e.\u001f \b^\u0018\u0016c\u000f4w\u0012\u0017\u0017_h\u0015*v.Kt`Mk!#\u0006,\u000bߔkbGZy+,!jgWw\u0013r\u001eAh?Z\nr\u001b\u001akEU\u0019zp9縉\u001eDZf\u001e\u000bqdU(\u000f\f.UrVy\u0013Y\u0001\u0002\to:\u001ba2\u001e\u0005\u00023vZ\u0018\tB\u001bw\u001f0ٌ\u0006\u0000ʪ@sH\u0007\u001ehN\u0019j{{;z\u001d3M\u0000\u001dóI \u000b\u0006*'\u0018ֿBf2\u0019XMƊhrn~Og|捷x \u0007͸oxmgw)f\"\\~{4&ya7.$SԊQz[z\u0004\u001d/3o&*U5Q葷AD\u001b-b{f\"s\u0002an 8Y\u001b6\u0013$W\r\riyX=}'\u0011>E\u0010}0\u0011\u000b!#F6PWAv\u001eTP{[\";>НI)*Hp w\r∨A{h0Ê:V\u0018Ih+_T(\u00163n\nIw'&J\u0003FHlM)0:@P\u000eWp4z\f,2\u0018\u0004O\u0002LVя\u0000G\u0007\u0018`tYP\u0005iJc%У\u001a'1xT\u0002$\u00159\u001a\u0005y1j[K\u0011\u0005%D\u0010/\u000be\n7\u0018\u00057%#\u0003\rf\u0011\"ԈDO^WTz\u0006SJ|fiñ\u00169χ3V)\"YydET7*>\u000f\u00192YqQ}MDƼ\u001b?\u0006x<\u001bk'VB\fQ6ǭZ \u0004\\zu@!EBnYŴWL\ba\u0004~}`Hf.7\t\u0011Pʞ(_2\u001e\f@d\u001a\u0004K\u0011ZH<\u00066\u0003\u001aCzb\u0006M1\u0018;~ѐ2\u0017(\u001e\u000e\u0012\r\"nR*P\u0000\tuD'\u0007w\u0017ɯĪn5\u001c\u0012aH\u0007\u0011顥7:\u001aLb\u0006I\u0012/c\">﫧|\u0019;8P\u0014t\trvSv-q\u000f\u0014-\u001e=;\u0003l[B\u0005~\b$\u00199a>xY\u000eEOa\u0016XE\u001e5=OeH-\u0006CnԚ{b/\f-\n\u0004\u0014\u0003\u001d\u0017`\u0015@hzX\\,g*u3Q\\EV\u0011)38ϖn\r\u001dD0*KA-?ޯ[SN\u0018ێR\u0018&}6p>ؗ4A@1'\u001b\u0003\u0019FƋ\\䏎\"\u0015!b\\rd\u0002AǎN\u001aД2'W\u0002\u0013h\u001f:\u00030Edy\t,ʽ!'Q?i.Qxtpjrk\fCF^cR\u0004\u0001'Fyaq!9\u0017)aN,\u001fV@lɮh/IR\u000e/ETZ\bz\u0018w*w)a\u0007Թ.IB<.%x(\u001b0/[])ըU\\Թ\nG9Ֆ9\u0014jbrz՟&ҤܔR\tiU\u00193^Y/^\u000f`U.`Zcҩ\u00005h\"\u001dGLZ@\u0012Jl\u0014?\u0014ͷVf`rDFb&sf`ts[?()ndNBӻ>T\u001b\u0001Lf̬1F8{W[\u0016n@\u0018%\"N?V\u0019Zj2DK\u0015JH}\u0012ڃT8\u0001]\u0017Q\r(\u00104\u0012L8V%bH7vSp\u001eߊE}T\u000b\u0014}\u001fhA칼\u0001\u000bb\bi\u000f\u001dxM{)F&\u0004\u0005IݓHU$mn\\Q\u001bk2\u000f}A\u0016>>HzӪWaO> \u0002RZ$'ZaB\\Hh2\u0004牵ؙ\r\u00132E\u0004\nB\u000b~]\u00028\u001dm\t`c\u001c\u0013Y\tPB@.\tBfr}NL\u0010JVIb.'9s\u0017`2l\\kk\u0007\u000b+8m\u0019a]1x\u0001\u0004y\u0014`\u0016 \u000f˂\u001e\u0006@@Qj\bu9ZP2\u001a{\u001e-3fʣ\u001b9ؕR[R;\r\u0001\u0013l\u0005T@A=o)Aq.B!\u001e\u001f0'$3Pc뭋T8[[_k&\u0017\u0006?aC7\u001e\u001aX4\u0000\u00005\u0001@g&\u0003Ԁ<|1 0`4\r\u0006B\u0010U\u0014\u0002Q\u001a\f\b;\fAގjB30$=*qp\u0018\u001f\u0014bsVVZh5\u000eJC\u0015\u001cS4\u0012`tq\\O\u0016\u000f'A.%/C\u0011+$bh\u0006Ir\"\u0001Rp87\nK\u001aRFFߣ~K2y3\bL|6`yA\\<\u000b(ny6yM\b\u000b\u0011K$\u0017m›;x\nިGFS\u001d#F\\\u00196#\u00019wyۇ̏L)\u00020\u0007\u0019\u001de\u0000(\u000b9PlMaxK,̦/M\b?\u0010\u0017%£NT@\b?9)\nmQqʙ?ra\u00194h~.Ɛ\u0002M\u001a5뎫#\u0011\fu3RE+\tP\ti \u0013\u0010zNrbꯡ\\3GO\u0014jP.\u0000\r/\u0003IX6\u000e˻G-ݜ͂m\"{IF\t\u0012)]x\u0015e6Q\u000b\"\nYW\teL;*nC\u001c&4dx?NEM1\u0000nW]@܇[\u00116ɼH~]\u0019x*FkA=۩l)OM\u0016\u0000a΍s\u000e|\r\"T\u0016}d] \u0019M^v\u0000&͇ހ}?Qp\n\u0002*:ybƎ\u000bX\t1߯-Hyz(E^2@?1mӥ\u0002޺\u0018°ҋԌsԟ϶T\u001d\\Fⵅ:\u0005J-AkۙwXq<\u001c\u0003\u0003F֓*\u0007B\nЏ\u001fcjj*9~\u0018^\u001epˡ~\u0017\u0014ٛc[f\nF{\u001b\u001d\u0004\u0000~j.7q|ۣM4Gwi^)u2\u0017\u0016\u0019ˤ\u0014r\u00197E\n7&mmn!2ԕ]ż2K˯q\nݾ\u0002묖WEoHV/UyY\u0016\u001bE\u0005\\7~x[\bՐg/c3^\u0015<3Ir\"Fˢ\u0007`Ns*p<]5S\u0001\u0014veN&7fVf;bue\\KB; \b#t\u0013\u0004'\\d.\u0015\u0015ma\u00164\u000eu]\u0010\u0003g\u001e*1al\u0011|Y[\u0015xsC6KC\u0019P\u000b\u0015[(B\u001dL=}C#H3Y/QF\u0000Q-\nN`S(\tI*Ѣ\u00048W+R\rGSU.\u001bd𡫄_\u00141WsK\fUG\u0018|BmϪu6_.[3zoop77j2QI\u000fe\u0012޸ZeȓA\u0017@\u0002\u0006\u0003:+ի\u0012\u0005g\u001ba\u0019\u000bsa\u001aU\u0000\boKa\u001b\u0007W~\"Q\u0018%tZYK*}!!8G]\u0013%h9}mgQEÌ\u0001j\u0019nK\u001bjDi-\u001e/C'aձi()R&ARF=5QƥΘ\u0013\"Y\u000b\u0014-=#v\u001e\u001cnE%:\u0017\u0004+n{0DTNeI:W`Ԕu+:BA!Dcg\u001bD\n)ܗ|v$.Q4a{ #$B<:,բ\u0019\"lS\u0016Dvt:\u0012\u00192\"D$:eGKNk>%ˣA\u001eJA=(\u000b)5\u001dL %\u001456y9hh)>Q\u000eE1\"\u0010OJ(<'\u0011O\u001c\u0019R\u0014B\u000fQ2b((rP.e\u001azNZe\u001d\u001aBb\\,u.!)+-ea\u0019\u00179/K9j\u001eÆ\u0000cVʉ@qT\tER!zĮ.aM\u001bdQ۶bb 8>$f'\u001eÊ堸h%+0`)\t\u000e7\u0015\nV彵4\u001bCo~tvܕ~J$1y\u001c\u0016%T$`eTbI&&6ZK\u001b4eT1c:2UeX{$(|D/-HY8գ\u0012\u001c\u001f+${qxj\u0005]\u00150~&5R%LԔ\u000eH\u0012_\u00190eى\u0015\u0010~d@$\u00167ːCZ=Zj ?#\u001fN\"ۄ\u0018/~\u0019ɰ?i\u001ew\bZM/cj&Ti]sռ\u00176\u0015&_x2yrzS5R?\n9Sѐ\u0011ьxF܉8C?IZK)ZaR!%s*'*V6Nb>k]v!>\u0014L2iX9Bf\u0011T|b[3⁋d\u0011z\u001c2.:!1\u000f\u001agN㠗(\u0001w\u001d+(vƺ$:\u0012B(;Fh̴16BqW7X\"\u001fx\n[4\u0013\u0015;\u0007\u0010\u001fV܅*‚B\u00176U\u0012Š\u001c7TūẄY b㼌xLT6WQY(vQUQT(O6SFVE[*M\u001a\u0019E\u0016\u000e =ΰz+9\u0004Q;)Ԭ\u001c#\u000f\u00010v&QcԧBrt\u001e9dFGL9\bԦU\u0018\u0010>ѧمkėɹ:`53\u001b\u0014B1\u001cKt#`cć워\u001eLU\u0012\u001aP\u0011IP\u00145T~DC$hB\u001c*k\"M(CSXMv\u0010u$XK\u0004J{%jF\u001e\u00189ܭ#ޖJ\\\u0012J/sw5'1T\tMW53bH\n\nLg^Ӳ)jYDh*eόemB6eڲva-4SU\u001a\u0016R*-d3-QW\u0012\u0004KPTah&lZ٢*\u001a\u000b\tYCcofBco3f*|2CJVz}0{1XqOTCHj\u0017I\u001fL%3?&Ӥ\u001aCEWkb5H3SR4EXognPA\u000f\rCKB5B=\u001bND/P-i-D~ \u000bd\u000f>;#64>Bvr\fH7FR'\"d\u0018i;߱-P=$\u0011\u0015u(\fF ?(:-](q+6}|E/iB8\b\u0019N[JN\b\u000eyTi0\u001ftAB\u000f\u001eGp\u001d4b\fS\u001d\bp:\tߦA\u0005ԐMG |C\u0007#\u0014%rxʑ8r\n#\f\u001dPF-\tɿP:0y\r:`\u0011Eѡ٤\u0005AUC\u0003jZ`\u001fTLA\u000bs\u000f\u0010>(Ib\u0018\u001eNWLM\u0003D*\u0007$w\u0004ف9\"\u0007EUp]ȅ\u0016TJ\u00109x\u001e\\\u0014䟛\u001dI\u000e&|\u0005vVۉN(\n%AC\u00149ȵ`%\"%\u0007gj5^جǪw\u0010fM9\u001a6%\u001aXQ\u000f^f; WGKHKDcxHgrD1Ģy:4\u001aZby\t)fղO\u0019L\u0011\u001cZ=\ra\u0017\u0019ǐ!\u000e1HR3\u001a\u001a\u001944jUy\u001cag\"Rg,ʬʭF'\u0012xc-#\u001dZU\u000735Ć`\u0012gb\u0001\rw;\u0014\r؝UnA{ml'\u0004YF;?\u0003c\n_7!\u001b휛xD+\u0016\u0012D.1} 3\u0012VM(:ظP<\u000e6-8\u001cyct:ucR\"\u00197U>2H&\u0010\u000fdQT`;0?CvӚ֡PMNѪh*\tթvSٸ\"`\u001chT\u0015\u00071Q5!8(\u0006oR\u001ep\u001a?,\u001cf\u0004M:\u0015-\u00117Ԛf9(: \u0019VMq+Wa\u0016\u000ehӘabEBFH\u0016/\u000e`\u0003xzT\u000e,P-U?,{׫\u001cT_ \u0000\u0000@\b2*2A5a\u0003\u0013\u000175whrF}u\"7H\u001b9(\u001a\u001fU5\u0007T\u0013N8h<\u001aQ\fI\u001f#DFEJ.\u000e!C\u001bHi8\n\u0014GishR^B)F.2űB2#cH\u001bMw){4Rr\u001cx^\u000eu,&r\t-Q+[Age9h\t\rqo<2gƑ!\"59kC#|H5J&Xc$B*}H>2R\u001c\u0012V:\u001fU%pz:\rK9!.\bUxf\u000e.؈-C3>(-3/\u000eяs'+B\u0007bYE!Q\u0015\u0011\u0007D\u00113X2kăő^1URW\u0003tu.N-zz9dNQdzyS^SU\u0012R(kzRS~T£j/K]\u0013e\u0013DYZ/SL\u0014\u0011\\Qq/uKQy&r'Kq'r+\u001cWZr3zDCD\tWyj!\u0012vS\u0016v밤XcuX\u0015e\u0017DXUe8X%bxvɁ4܈zKC?UhDΈHDoN#CO\u001f*s0ġP!2qrB:MʖiݚOZCvYsiYq3If\n9}7NLi\u0007\u0011T#v\u0015\\팢H\n*ơ\u0011+\u001ab>\"\"G\"ZB\u001cі&he\u001bUO\u001e,\u0007%V\u0004YFh\u00187\u001a\u0003\u0012\u0011oT\u001dJWQH\u0019mx\"⮞\b(I%8\u001bSw!\u0003\nI:=0_qlf\rq1C\bxQܚ?\u001c1Ptz\u000e^*vs $}֪\u0007\u0014\u0007w=t\u0003E\u0011\u001fԸ;,fn\n\u0014;\tD\u0007IB\u0017rt0eNǵ\\gT\u0011H\u0007J_\u0010:H+T\u0018p:\u0003[A7\u0007T?\u001bq$\u001cA:A\t\u000fh>Q\u001e\u0014/LG\u001485h\u0007\u0013֡|\u0017\u000f\u001e$\u0018utO\t7\u0018M\u0007k\"> ϰEY*JaF=x\fYtHŃS#aպ0nZD!=8̓+!\t)w$uh\u0013\u0004Or&FΕn&\u0007}I>͂J\fXPF,q;21\"D\b|Dq\u0019qgE\":Æ\u0014;q_TaªSHlGKŒV2e\u000e:\u001d1Zat@΃(4$H\nt0DAӛV\u0005`\"\"ۊ\u000eR\u0000\u000fqYN}f̃H95\u001c턤}\u0014Q\"FDc\u0012\u0007\tO*ߘJ#4\u001dd$\u0018*\u0013m_2\rImՠiQь3\u0019ٝp(\nCsЩT9cJ%\u000f\u0012LPO\u0011!t$+Q\u001a\u0011NW\\\u001a\u0019Txd.[5e:\\Rn2^4ӎd|*#XJFdQ'k6ʅlO&5\rODLQɓ\u0012\u0016\u001c4c)\u0011AG#!y\u0018\u001c{F!Oy,*^5r&5Y\u0019Ek3\u001ft\rM$&^MUaln8Ȕ{H'3F7S\u0015!vEUIu&Iø\\xX\u0015\r+/rU\u000eMr%W\u001b8\u0016[|TQ\u0007vܐ[v|DP\u0011A\b8\u0011k\u001dť\u0018qF٧$sɸ\u0016(S\\L1\u0017ɉz\u0012645Yǘ\u0014kU0.f,\\r\u0015Ù&b֫&“Oz)MQF\u0011iӍIeF1?2\u0012\u0013Q\u001c \u0016B\fSJ'89KqRD܃^g\u0016я\u0003>\u0016ys\\\u0017Wїkʄ{\u001f='ՉJ?J:~TVF\u001a\rwJ!\u0019ӌKAG-j\u0011}\u0018M\n\t}\bOT#+!\t\u0011\u0006?5ϥ{vo\u0011\u001c\u0007ǣ]>ꕵDXO9$U x7ݛ\u0017\u001a+6)\u0014W\u0013W[u_MF5޴؈'&=yM$lѩ;\u000bF9qO\\<\\aeH;\u001e!7Y|b*Qǐx!\u0007Tr7ː!r\nJ|CSyȅD\be\"(\"D\u0006-+dJ\u001aY1 r)*/m\\,kx\r\u0017gyr\u0015aNk8~)8d\fi8e|fI?'\u000e\u0011%.N\u001d\"\u0012J*D>G\u0010t`C\u0007\u001f#(}H>ʆf_+S.SG+_MKȩ*%\u001b\u0005t-#^h\u0013-n/m2\u000fWmEOiӝˉWW!}p,>8!\u0019\"\\O.\u0018Cڽ3)n \u0005#>\u0005i%R^FR>2$H>5HRJNc\t\u001dɐ_\u000b:{y\u001dZΑ\u0017d\"7\u001b̅:\u0012Kh)5hS圎Zb\u0010ex\u0019^xyLfd*f.B\u0013X\u0011#SH\tQ4mbQP$^s\u001bdN\u001db/ݣ\u001aE\u0013U\r\u001f54b}*ȗuҍ|tD`\rF\u0000\u000elpA\nD\u0007\\@\u0002\u0006l\u0012T\u0019*)ȸɡyІM\u00142?,*u0R߻m31ыInB\u001e\u0010\u0005C~B+j8\u000e\u001eLHX\u000f\u0018R\u0007e,\u001ciOIi\u001a0$l0\u0017f-\u0018k:K+\u0013{\u001arrr*Y21W+Cv^[v\nu\u001e\u0012)\tH$Ģ̹\u0014ʑZMM=%sR\u001f~}R%a:h}\"~\u0014ifJ\u001eqD${\u001cvOaѿZp4\u0015zH]\u0011'\u001e\u000bit\u001b^#AI.HZf(RIg=l\u00122UJm\u0011K[v\u0013\u001duH\u0014\u0004\u001f=\u001fgZWn)FC.\r\u0017\"-Kro\u0014I͝#{\u00179*i67\u0013sJ:?%Po&\u0013T\u0019bCA\"5Y5}\u0004pV\u001d\u0004\u0000$\u0011\bPP\u0018\fCApH\u0007\u0014\u0000\u0007ג8\u0005@ \f\u000e\u0015TuN\"\u0000\u0000\u0000\u0000\u0000\u0000\u0000\t\u0000\u0000\u0000F9Ek\u000f\u0019\u0011 \f0xl\u0012 G\u000e\ff!O--xNP\u0006J֘\u0000\u0016'~\u001eOUN:\u0007[˘}D͠?oN\u001bOaPen\u0012u,S\u001700=Tn\u0014T7\u0013*g<\u0019Hd&V{\u0003\u0006Q$͊8{q{*\f=%0\u0015:o{:E\u0018=j(y\u0016\nB&t\u0011ŸԆzHAធ]\u0005\n\u000b,=PNܯ=u݃\u0018)@(\u001ar\u0014\u0011|z襔t\u0018;h\\^v\u001f\u001e\u000bg`D$YS~]\u001e+[ecZy\u0017\u0016)x\u0011S\u001a%\u0014pz\u001fkV~TeOQ8!\u0010\f=EVo~~՞oSeEPEOx{X-qN'\u00114|$\u0007M(p΂hOX\u0014\u0003A\u000bu{ju/SW\u0001\rSV\u0018-)Qx\u0005\u0004k)F\u0017&\u001dYO%V§P05\"H$S\u001fr\u0015^5S\u000197\rDS\u001f\u00160\u0003\u0019\u001e+\t\tBO\u000fۥs\nYM&SC>lA6W&`g\u001e&6\u0004Ĩ2v늛5\u0014\u000bt+˧Rډ3M[y;P@>WM\u0002q+\u001d\u0012~Sl\u0013P[S\n/\u0000G4&茛|DE\u0018l炇i\u001c \u001e(AmYSp\\GS˦hFWT \u0005BKj\u0000@>e\u001a&Ю`|ʞ\u0004MԄa%/S\u001f\u001f'B\ru)0?C\u0002?P&ʧh\u0005ħ 4\f$\u001eQ9Rk`\n#S%)QuP\u0003UDvWfv\u0003$8Sag)zϥ\u0019\n\u001e\u0014$\bơSId1\u001btũS\u001c&e>e.ͰS{a\u0014Vj%dVbEy/2\u0006\u0012\u00145\" ӣI|\nkU-\u001dSB\u0016iHdz\u001cz\u0003zH9r!)IAi\u0015Z:xX~iPC{*|ZkFZ\u000b~r$\u0006]{JQ@{JcU+SS\u0016\btR0氕eSQS\u001d#}jiiB\b)TSk\u0014N\u0004BaB\u0000ʒ\n\u001cCRSҽvc)T_1\u0002$\u0001\u0004+%)q\b!\u0011As\u000f#6aHS}\u00179Sr\f\"l$'\u0000cT\r)/)^\u0001YRO\u0005FG\u0002?QMi\u001bO5|\u0019>Zi7~ {apܧrx}\u0016,8}J+>&cw\u0010`)\u0014|J3\u0000U2ƶ\u0016\u0017\u0019+|\u0018@\u0005$F9Ht\u00004HEtv6\u0000*\u001a\u0017`\r\u0014O\u0007\u0000`v;4\u0003_\u0000\"iADཪre`Hn\u0002}e\u0012@ՈF\u001aצmOݰ̅O!hTd\u001c\u0012O!\u001f\"+d5Oш\u0018\u001c\u0000\u0015\u001br@==a\nJo\u000b6;@eAj+lunF\u0012\u0002R!\u0019\n*\bl\u000b/A\u0007V Ae&X\u0006\u00193:\"A\u0013\u0018;5\u001f\u0004\u0015ǻ$2sN\u001e\u0000]\t\u000b՝RF7\u000b{?A%\u0002FP!\u001ayr\u0005A\u0005[w0\u0015Q\u0000(\b!_JZ\u0014\\\u0004͠V`m`sjͩ\u0000&\u0019%b]u${^@XLP\u0011QT\\8\u0007J+R\u0019\u0002&ģ2f\u00154RPA-Io?\n3\u0012\u0014T§C\u001d\u001d\n*)a]X+m+$EB&\u0016E)J:b@bA(w.<\fA\u0014\f\u0013JIX-\u000e*\u0016\u001e)1w;w\u001e?\u001e\u0018oJF\u0005\u0015\u001e\u0004\"Á#\u001dTW\u001fTV\u0015ڥ\u0007{!}A\u00050-\u001c\u0001\u000f7X,\u001fT6\u00169i\u001by\u0013n\u00197ǃn#\u0010\riJ@ؤ}'H\u0004B\u0013\u001e,BP&Q$\b\u0015W}(\u0013nD(͔\u00163ݷ0G\u001e/GB\u0015\u0001;JeRD\r\u000eP)xI\u001d\"ɖtݑW_ePj|TPұGR\u0014\u0010e\u0005\u00140ZBEn\u00166\u0015\u001eR\u001aqBN\u0014]\t&8{J\u0019\u0018\u001ds.Pk\u0003J.eLk0?\u001dع\"zBs^#\u001fc3-~o&TxO\tO[ \u0001\f5,KPex=\u000bvP\u0006\u0006ȏT6\u0014!U\u0000n\fl\u0018\u0005~\u000fP=n\u0003|\u0015\nUq4RL/ .\\X\b{!&zXE\bq%M\u0019\u0015*(;nBuKn\u0012%kގX\u000bU|\u0014\u0006yo4kJ:x\u000bUPr\r\u000b\u001bW˚\u00069)Tu1\b\n]BUP!ʞ\u001d~PD\nGդ!\u0012R]\u00130}`vdBI\t\u0015h%\n\u0012(PW\u0017CB\f(|Aa\"M\u001eA~\u0013O\u0001YKMZ\b\u001e\u001d,FHF;8~=(Ts\u0018,]]/Sb)sF2m\u0006=\u0004\u0001uf\rLߟ%oDpP׻0BawB\u0005Z0;)u\tZ\u000b\u0010d@\u0013R\u0018B*لudB%M2\u0010[BE\u0011vCZ\u0000\u0017+\u0000w\u00174x\u000fs?YV>E+m\ne\u0013{\u0018\u0013\u001fPUe\u0007i'(T\u001e!-\u001b+L\b\nU\u001bY\u0011I[\"fՏ$\n(#\nլz_{y\u0005қ\nUGj;X\u001b\u001dBɴBEk\u0014_\u000661rtĜ\fO\u0015Xآ_\u001a,T-Y\u001cWPQ]yV=TZ\u000f65zoIb\u0012b\u0015\")5ϯ\u0003C;hbgO\u0001g|e\u0007\u0011^\u0019\fU\u001dEk\u0017\u0019*k\u001f6mPic\u0016VP9\u0004\u00177w͆t4Tf3!R2T1\u0005\r\fԐ\u0019\u000b+dleډ%N1<\\gȗ&jh\u000b\u00037}~Aq\u00167K1TԼuD\u0011n\\p0T(;_ʮ!z(bZ\u0015@Il:jԷ\u0016, \u0001\u0000^6C>\u0015bMSg\u001bc-+T\u0001U\u0014%TWTY2\u0012?2ƴz\u0018 :\u001eN\u0011\u0018*#Qt`\n%\u0012C&\f8Qdr\u001f\bW\b\u0014kP!6\u001d*!\u0017*6\u001d(,P%\u0005\u0018N$y\u0007C\u0005#^Q\u0004`,\\gv0i\u001c\u0001cvOg]b昳nkHx*\u0005Zf\u001a>\u0004e\u0016>\u0006\t,CW\u0006F圡\u001a\u0015\n߷٘Y2Tj\n\"DT\u0005>ne\u001c.\u001a;l(f|].Pޤ\u001e{\u0014\u0010!n.j1XU\u0014C@4[=\t\\HǢ9h?\u0005\u001cE_Y/@TR߽B\bl4\nlҒ\u00016\u0014I\u0003r6eќ2\u0007\u001eKs3]O[\f\u0005UiI&\u0011\t,\r\r\u001bZ>l\u0011jk`;% _'\u0010ݨ\fw?\u001d豼\u0003R5T6\u0017U}\u0000PPa^\u0012W\u001bAX\u0017^\nɶ\u0016\u0004+(C\u0015\n\u000b\u001e\u001aLv\b\u0007~Pd%nKC\u001a!4T^x\u0016\tJp6oYy!e\u0005\r\u001dD*3Z\u000056f\u001eHdCd7u\u0000\u001b՘i\r*\ff\u001b\u0011P\u0011~5L\u0015Cu\u000b\u000fG{\u0007\u0011>=\bEJp4\u0015!\rW̄Y\u001f{f\u0016\u0019,\u000fmB*¦bU&*Sm+SR*_GbJl%\u0003}Vf3T\u0015%Og`,\u000f^\u0010r\"kH̺WxX~\u001aj\u000et\u0000RQ6aگ2\u001fDo|j3T\u0005A1\u0013fa+6z!\b\u00172Tԡhbʴͭ kDT\t\u0004\u0017/we\u001aS\u0016j̈\b]\r݋\u0011OpO'R0f$\u0007\u0002G6bK\tvjZ^Y.S-\u0002\u0018\u0014@P5,Zx%oZq\u0016\u00152\n!\u0001֥GvU\u0003U\n;\u000f\u0013-iJ;P;\u001eFHᗠFm>B Urw)#\bU|4/E\n\u0004\u0015\u0004B5uH~w\u0010^8!k0V\u0000\u0005?4\u00069\\'@|eH TaJ\u0018^\u0007/\u0002B\"J\u00121\n/w\u00160\b\u0019\u000bf\u001f|P\u001dz\u0000B\u0015hb\b@Id\u00062\u0013R\u001f›\u0002\u0005P\u0014UW a \u0003\n/Z\\Wm\nPUv\u00193d2\"iALӑժp\u0012,cVIS3t\n\u0001f\u00054X_%RwH\u00132\u0016[qE\u0006f\tc\u0005ѬH\u000f\u0019\u0017V>u|$egSΙuPUtfe=\u0000\u00072\u0013\u0003d?:ԇ_͗dYλc`\u0010SP WA!T8\u0007IV󱩻PI|!\u0003YwBɑz=cbAr&40\u001dx\u001174ۘ^dҴA\u0005TR:8\u0016\u001d\u0001d&~/BPpFNzyɶȫ\u001b:T%:ܡˈ0cw1\u0018 JQ\u001b\u001d\u0011`lȰ{\u0014Re\u0012\u001b\u000eZ[gm:KYC\u0006{d;̒s{S>W2\u001eԄ\u0018,\u001b\u001cqu&V0a˄Kz\u000f\u0003\u0018\u0010W{zG&NlU\\r&Nއ\u000fMUZ(U\u001c%\u000eIa99t\t\u0000To\u0003\u0005\r\n!\u0004p#KxVp\u0012\u001e!8\u000eÂ*.\u00030gCIz\u0017&\u0001#Z\u000f:\u0019^<#_Y9s\" f\neN\u0001Cq\fYWy`۶P.\"2&@4~8+=05D@Y@\u0010\u000epxpdm9ɼestU$3k\u0018T]T?I|^H\u0006\t00\u0014[09+\u000e,_NMM\"KI\byM4\u0017\u000f/vJ\u001a㾝.y \u0001TV[eeJ=r)5o\u0016E㲴ihQ\u0018Ǡ#k<\t\u001fH\u0007\n]\t.\u0010]\"i\u000eaob<$K\u0001\u0016}CT}Vɸ٬\u0015fvUj֡P\u00186à;}(5Ċ\u0013K,#{׿+\u000b^\u000by!\u0004.;\u001c\u0003)A\"£=\n6~zme\u001c=\u001b’\u0017=0nc>G\u0016\u000bKHk\u001e[c4\u0015U5[S%KVZ[$f?\u0016߭|\u0001F\u0002\tH%ap\u0010(;evd\u0011\u0004\u0015:`.A\u001c(cxCN\u000f_Vu\r3;\\ Y=Meq5̤e=Ga+Tʕ'_y†ϖzN\u000edY;Z9Fn׋\u0006K|T6\u0012Õ\u0003\u000b#.\n#.۵*ڜ\u001b6)#x_6]D3.%A3V\r,u+*e\u001e\u0013,38md,\u0010]D%Y`\u0017D\u0013m:9\u000f(5\u000epX5jB\\\\{jE5\u00012;\u0013\u0015Ӹ\t0\bj\u0000t\u0014-\u0015]\u0001\u0001L$\u0006%\\tk\u001a}e\"\u0003\u000f\fᆉe@B\u00026#u5.a}C\u001b_@\u0014W+I\u0012\bPuU\u0012\u001c1'p\f+]ݲ(eW\n\u00078R k|m\u000bǓj\u001e\bt^w\fE\u0012\u0015>!\"b\u0000\u0019Ba=Poc\rQ\"t('q\u001ev%y:\u0014{om\rc߽#h!=VSvlAր\u0002ޯ%\u0017e@gc\u00042xe\u001b%҄;\u0002lS\bdYyT\t\u0005޾3P\u000fFtcErO+F\u0011O-U\u0018\u0017\u0016i\u0014\u000em\u00123\t\u0001,ayr\u0011=.\u000f) V0oH\u0000vJdi+ٴN\u0016\u000b\u001fKD\\$&\u0003z\u000et(ʷ\u000fгyU&Ei\"C\rd6|B(j\u0011PMNJ[`\u001bp\u001b>QǪ\u0006Է|jĶR:梹\u0000-g8@b\u0018s\u0007Բ[8I\u00182n}YN\u0013Q\u001dXlڭ\u001f67iTY\u001c:`\b⧠v^s^\u001b\u001e~\u000e\u0012\"+(k\u0019en\u001a\u0014\u0004G\u0005SA>!Vs~=S\u000fKd]fb\"[-^rr\u0006gLAV#40h˶\u001bnIJB\u001dKQ\u00063'tx-|[)v\u0013d\u0005]RߜM|\u0013RM \u0007\u001dhgڝ@{-Kb@7\\tv_\\Fz0U\tTc\u0011^\u0017~Ahh\u001f\u000bb9=\u0006M\u0012\u000b!la#\u0010$2\u000eˑ_\u0007Jd<`tE,_Vc\u0004ΧjvMxJ\u0005>$Γ᩶%j\u0007=zXUz\t:<ɍR`%h\u0003;3~kRKWqq//?p{qB\u001bXyڜf9\u001ep:8*H=U\u001f@\u001c7)uY\u0017Z\tͼ2?˸vQz\bh\r3 {[]ۀ3]B^\\\u0010*A䑘G凭T\u0004}\u0011*\b\u0001v\u0019\u001fG#\u001f~V\"\u0011g\u0005)\u0014<ܕ\u001by tn[8#kЅr3\u001c\u000f\rA\u001f:J8쓑\bo\u001b\u001fWa++\"\u001bW4\u001agD\n\u0004eQJr\u0006E6-☑\u001f\u0015k~\u001c}\"\u000e0e.>\u001c|ոJ/\u001c[F~&l\\\u001bn\u0005\u0003<\u0011FX\u0018nq\u0016e3|S\u000b҉Pw2L\u0017ҳ(\u001e冘)ɼ>R5(dn0\u0017\u0018DI\u000b͵\tN\u0013y47ag\u0015`]s\u0012S̤\u0014\"p]pn|oY=gCY #y\u0003y\u0005e+̃n\u0006-Ec!\u0018K\u0007eWP;\u0011X\u000f)[M\u0012k\u0017ߋKޝEa\u0005ҼbY\u0013*,h5|aP,;g7\u00061:\u0011HÙf[\u001bMsiuSf0ǿ*\u0005OK0O%od)|\u0002B8',mW\u0018H\u0012\u0005F$SI\u00165G\u0004\bbKm@ɐpf\u0002\u0015\u0002a#\u0003iE\u0019\u000b*\u0016{vhe\\/\"Sѻ4fj<\u0017U\u0004o}QQ\u0006n)\u0015\\\u0015,y\u0013mDo[\u0000ը:ZAԖ\u0001͊T\u001b\u00034R\n\u000fu\u001eB\u0011ҹI%\u001e,m3Ynŀ;[0`G\tw}\u0018nw,.nSy3-B\u0011S\u0004dq?\u0001AM\r(WMz2V\u0014\u001e0\"C\t\u0006s 2W3>^\bU\u0013L'\u001bΖez1p\u001c?*g\u00181̄EZ*pIZEomǣ\"v\u0001s|`S>6^Y'\f*\u0010Tə\u0013\u0006EYH\u0002;\u0016E(\r8lnߎ};\u001703?gf\n\\4=ؤ\u0011x|h/8,p_tL*(xv\t\b\u001bV:F >KsdZ\u0010tq\u0001^'ӷ>N?o%`tSԪ\u0015D\u0003V\u001d`zЗm \u001cZq˻bJAƧ\rj\r\u001578.\\=[8\u0003\f)(\u0007sMk\u0007#D\nx\u0007\u0019LũDbԽ|5pTxftkf~?+\u000bhdh\t\u000ftǩq^\u0012\n\u000fQ@wW.Dx\u001f\u001cT\u0006]5v\r\u0017a3Ku&&0N&$\u0015VnKbKRuw\t0D=\u001awUDYxABo\b$vY`̾0\u0003h(~CÀ[\u0010|,\t&Xd}MpqIB99\u0016\u0010'\u0004&Hb&\f\u0017qq;\u001e$jTc7+JnN:\n_oI\u0011 o*nH\t\u000b A\u001c00C\ndGs޺bK\u0016N0qU\u0014\u0016*\u0004P/\u0017]2 閥R\u0015\f\u001eCp\u0005\u0013\rǧ!/\u001eE\u0018~>&#\u0007)۹bб65\r\u001a?733+\u0001\u0013\"8,3,۸Kl9'\u001ep\u001f~\u001b\u0012z\reτ\u0005Y\n\u0005\u00005pTMgPdVT-](e\n\r#<(\u0004ںj\u0004ݗ8\u001eu>\u0012s7A\u001b%PG_wʤl#pϕOWc\n?v:g\u0018XMHr7jj8)\u000br\n\n\u0006V{Z)\u0012\"93&\u0011TIMF\u0000$4(W.\t[MqǼjcFH\u0012MVTL\nA'B4^0\u0014\u0006\u000bj;/G&\bȱ\u0010\u000eGg\u0006\u0005.}Kٰ^$>&_.\u0011\u0002\u000fj\u0014{1^vm7+SN=/h<<\u001b\u00100\u00124)/\u000eOzX$;\f.y,\tCwy1N>\u000b!\tA?!) \u001b\f\u0005v<5\u0001a\u0000\t\u0013\u001f_\u000eS\u0013y]uLBN6Z\u0014ݵ$]`x(ݕLU\n)\t7ْ:evl\n,}L%je\u000bD\u0015hsЧvQa\u0011T\u0010H\u0005\u0007/\f)рAfs*6\u0018аWw\u000bӱ@͗]*9\n\b'xvQ\u0007\u0015d,\u0011#I+Öx\u0003z-NTg&\u0019Z\u001c6\n&JOOȾ\nߖJ?\u0010Oa(/\r|\rga8O]n[\"\\>6-\t\\\u0013oNR%0)\u000b\u00148\u001c~\u0013\b\u000f\u0005\u000f\u0013,\u000e+\u001a\\(*廦EVq;ȱ|4`QiHC\u0005\u001dz.@\u0014\u0010\u0014ΏCp\u0005c|\"a-\u0002@jNT53ձdx2\u0013^Ol?$.\u0007f}Im,gk\u0015vI\u0013 3\u0010x\u00079ԥ\u0013&TZ\u0002E\t\u001aڸclֶ\u001c[\f\u0005+\bj+\\&rir\r$3\u001cW\u0018a3'y*dV1H(\u0007Q\u0002$TT{&Yhǎ\t!r\u00198g\u0002,\n<\u0019\u0011x\u001d0.NɴFl\u001asF\\:L\u0018-Ϝ\u0001F_R63:J\u0013IŒ9\\\u001bbN\u0013BXIZtug0t7\u00115\u0010#\bSᓴ\u000b\u0000'9n!mV\\UQ\u00135*=ITY\u0011\u001b<\u0010S)\u0000ҳ\u00039\u001d\u0003q+49TB\u000e$>jCӉ\f\u001c)\nb*Z\u00189]\u0007LBb0;c\u0005\u0016̤gL\u00064|'Dpu7|%o\u0003RUA\u00111]N\t\u001c.,n@k$$\u0018\fTc?\u0016\u0016.\b*\u000f\u0019\u0010\u0004\fL\u001aA\u0019:Ev'/Rs2^\u0011<\"g\nAB~\u0000L\u001aC\u0005y\bն\tJ\f/pTST$?`X֤\fľ\u0005PB\u000b9\u001c&B\u0014zVt2Wu\u001cd$x|MqNӯ\u001b\u001bd@n3\u001c\u0012c\u001bPIJY\u0002^w\u0005WiM\u0002\\B[\u0002 ,\u0007A9,\u0010ʥ}i\u0000/2Q5\u0012[:XA%Q\\^6\\9\u0014ܿOw\u000eFk*J.DG\u0012\u0010S⨀RpLF\u001eB\u001du\u0013ػ羪\u0019N\u001d/Ԫ\r\u0012ӶfH{$l^\u001eP-\u000eB'$Xbr(K(W[$ \u001c\u0007`>\u0015/hEuiix`\r(_~o\u0014$۹\u0012\u0019\fRy\u0007\u000fT\u001c\u001c\u0001g\b\u001dq8ekiu(\nlJOV\\\u0001&\u0000[}؝M\r\u0001a,S/QN\u0005fij \u0004E]YCW|\u00037.\u0014\u00023eJ\n2;!&?\r!kZ(\"(\u0007%R!՞@\\\u0013\u001b\u001e\nMRX'\u001a\u000eW˔)0sP\u001d,\u001c\u0001+np\fTG;H'K^q̄IkBQ7[N\u000bOxߢ\u0000;y\u000e\f8!6q>\"XM?\u0001#/JSIn8TOz__AS4@\u0006ue fO|m\r\u000eB\b;j{[\u0002\u001f\u000e^946'\u0016?PmaH\f[!tω_އ\u0010AEdەZGJN*%Su\u0001>VO\u0003xg߃GN΁l/bpW\u0010p>l4\u0017Y\u0000cԌLVwXC\u0006@jb\u001a+l>\u0005rp xHuV.6\u0015I\u0012y\u001c_o(np.\fֻh'\f߲*\u0018\u0012^zLx2\u001f\u000bE\f㙥|Ƅԥը\u0002.\u0014\u001fS\u0004AR'4Ռ\u0003Z1^{\u001f-B\u000bif/y\u0011> ԐC٠S6$\u0015f7\u0016OP\f[\n7\u0000&`G[~ۍ뇹̀_Z壤(X\u0013OTEyml\u0003QZ0̬\u0005k\u0014&$\u001fqŸ+ɱ\t9bU\rr{\u001cc\\3\r45|~_Rc{py!I\u00122\"C;\u001c/Rt\u0013dV;fH\u001b%0P=\rSFy:\u000e\n{\u0019 \bz\u0017kFVF\u000b,\u0014Ǖ~2\u0019\"M&\u001e\bE\tIaizJxТMղ9%Mlؓ\u0015\u0014t`z\u0015\u0015Y\u0001s,_\t \u0003#\u0007\u001e:]\u00182∥i\u0013GY\u0018YY;y\u0001++WY1eM\u0006\nzJ w&A59.9$B\u0000S\u0013!\".\u001eA㼃/\u0000\tO| \u0013{\u0007\u0015\u000f).rLH-\u0014ƒt[\u001f\u0013P\u0019Sg?\u0016\u0007\u0003ۘZ\u001bX\fPy^0\u0013_l\u0002'^\u0011dg\t\u0005ɷ\u0004\u000frvg&+Dӡ'\nޙQ\u0002\u001c\u0014h \u0003đٻ\u0001I\u000fȞ݂ӡ|+\u001e]'a-#2$\u0007',2\u0001\u001b~??\u0017b\fƨN\u001ak\t\u0013l,\u0015ʼnb_\u001bfOА@^y\u0016Up*|A/@7^)#\u0015I\"gO8(jtق-Y9uX:= 9Ė\u0004ZNLg\u0002\u0015~\u0001in|\u0006٣}b\nbv\u000bYX*\u0019\u0004@u\u001aÙQ\u0005䲻3\u001ep\f*R|u!C\u000b\u001e\u000f%?be~C[I\u001e(-솂\u0006\u0018\u0016lgY\u0018Iֲ%\u0013hh\u000b\u0007_ϱko@\u0003r0cȺXZ\u0013H2mTSfݛ\u001d~Z>33\u0006\u0003,Ѭm\blɅmzı2BNFh?\u0007X\u0004Z$\u0014+x\u0014wP$i1\t\u0005`?\u0004\u0016\u0018\u0018:FђtdvkZA_h\u0003WRGSGv\u000bH m\u001f:O\u0017b\u000bF\rwϐS\u0000\bw[2X\u0013vN\f(>q7StcKZ\u001e\u0001JeĀ\u0007\n9:qA@(F\u0016\u001cB^4T_˝\u001aY\u0017\u001da0Ȁu\u0013\u0017\u0006R842\u001ehN\u0003\u000f@0S(SSEbݩ^\nf{l.*\u0012YHg\r\u0017OTtW.DžYy)\f\u0018UdV`F\u001dY\u0000KŨ鶟YFe^I\u0018Ί\u000e_dهlaP0@=\u0011\tQuȈmRu\u0018ٰn\t;*[7G\u0002D~$\u0000U,9wr\u0013*s\u0005\u0015.Ὲ\u0001\"\u001d)5,\\\u0011x\u000e)T4\u0005\u0002D\u001e0l)0%,$7\u000f\u0016ՠ\u0004)\u000eI\b[.2f 2)Zr)sĄ[Q\u0017\u001bWѝ\r\tй\u0000LN\u000f\u0013c,}\u000fWG\u00031\u0019\u001fB,]\u001a'\u0010\u0000\f\u000b$w\rc<Οj\u0014(\u0018el[PӲo\u0000TsTt\u0004ZڧezO-`*\u000b\u001d>\u0013\fFIɎg\u0017As[kK\u0003\tdJD(/!>!\u001dl)tUCJ~w(+\u0012f݄mT\u0019V2A|_caCg-h9X0bn\u0016`\u001a1k-5eC\u0000g\u0014a?\u0006־\u0016\u000b\u001c\u0010\u00156\u0014kdTC_uDY:'\n7z4D6/䛽}=2\u001cx\u001a|'ۗg\u0013(~84n&%JAO\u0010%/!\u0001y\u001bɏ/\u0007\u0018;)3=\\cQ.&\u000e<33DG\u000fy]|HI-R6D\u000e\"]ha\u001f\u001e~\n\u0002\u0003L\u0011z\u000bFE\u0015n\u0007#\u001c5G)\u0004!E?\u0004ٺ@صT\u001e>Nȡ\u0006[AE2\\\u001cc%@\u0007=7iwacP{\u000ea*\u0004\u001b\u001d\u000e\u0013Tɷh\u0011JW\u0006,]i.\u000fvޱG~^\u0003\n`\u001eh5IK2زE7YC4LO,\u0007\u0017_Y(\u0016vD\u0003WSU+EpNŤ\u0016R{*xD\u001b\u0001O\u0018\u0016\nDXoIv);\u0005d֔yduaR2Y\u001c2xnX\u0005\u0015,ᅶA{P(ɜ\r\\Sr/\u0006\u0019L\u0019|\bqO\u001a\u0011]T\u000f~Hd\u001c3<-.H{\u0015Τy(\u0011\t\u0001\u0018`Ϊe7\u001f\r2/\u001c1^QXh\u0005+\u000f\u0007\u000e\u000f\tU5\u001dӭP:\r];P~a^Q=Y\u001d8~'1Neaگ\u000bf&P\\@=`\u001a@C\u0017 '|\u0002W1+iM*)_㰝X|;n\u0002\tQ\u0006\u001dح`p?-`\n1\u0010,˯\u0011w\u001fFbMy>SJ\n\u001b\b,٠\u001f\u00034Q\u0019\u0010\u0002\"\rE}<]=׽sQ){r\u001c\u0018Zs\u0000MfO\u0016.\rD8ӾN\u0002t2\u0002%@ssRN\u001e;s&hXܯE#f\u001a-K>\u0003\u001b/PP\u0004\u001a\rqXvd\u0016W\u0018r\u001fA>б\u0014yXl4lr\u0005\r{wv \u0005V$<,aNbrS\u0012}8N)F.:\u000e$\u001f+\u0004Mo\u001dE\n4G]?ߕi\u0004]nV˙Ma\u0013\u001b Gl*Ժe\u00045bl¤/Ċ#-B.?E9\u0018\u0005\"\u001fhU?\u0007\u001c\u0017\u0017\u0013\u000fJD\"O^ʋhЁ{x\u0011b\t\u0014\u0002\u001e a\rmѢ:WSHe5i&6kuV=PP\u0004\u0003zi|\u001f,7Pn\u001fȗAl\b᷷n5\r!9i\u0017L^(ŝ)\rQEކw\u0010\u0005{\u0001Dbd\u001cQ#aRɛ}\u0018\u0005x'\u001f`J\u0004v\bL(!\u0017\f0e\u0016\u001ax/L۹\u0005PC:yX\u0014 \u0016C!=2Џ~tBA\u001eҲjU[TSd\u000b\u001f,ΎSA\u0004u#[ao-\"HY\u0002\u0011-u`\u0005q{\n#{[9OR2j9Ai>[ʬ:hz\u001dp֮2:, @@&@N)oN5wl}\r-k2\\K29<3\u001d&J#:Y~fϒrG\u001a1F{d<Ɋ2E@\fz\u000f&9fJ\u0012m\u001e\fH\u0016\u001f4He--\u0016a–tZg>\u001dL\b%\u0017\u0013W,͛9|#Gex\rU\u000eO$I%=8X$P8ןe12/Y\fm\u00196p\"\u0001+X\r_\u001a^5膮M\u0000\u0004L\u000bXZ\u001f\u001f\u001ds(M^7qf\n\u001dV}{_3\"y\u0016;+n}=\u001b\u0007qAq[B\fO\u001d\u001b\bVHHbی\u000evAH:䅭R/\t9X^\u001cAv\fo\u0014\u000f!I0yK\u0012\u0007~*f\u0017ss.>0hog\u001cOoQlOk+\b&áɛlnF2t\t;\u0005>&T&f\\\u000b*>M$x|\u0018\u001e\u0000CV÷\u000eL\u0013ф\u0013#zh]8Z)bH#1\u0011\u00180T\u0004V\u0000GH7 Wgpu\u0011\n8lgFX7\u0007f.5u\u0000o.)\t+]\u0002mF;7xf\u0015J\nꤦ\u0012+l)\u0017Eb\u0002;?\u000fl!.wC\u0015O _F[O\u001d-mSceO\u0004\u0003\u00032^3s=\u001aT\t?;Թ\u0016\u0004d\u0017|>eʑ!:V\r;_\u0017K\u000e0\u0005۠[k\u0016\u0014\u0007k'\u0017\u001c\u0011Q{uAR\u0005Y\u0013\u001eq)xC5*JʳR\u0015WeGU }Z($ν\u001c&‘<9sI80ӯ;N\\xbezaJ\u001c;6}e*\u0016iZ2\t&\u0016\u001b\u0006Lh,,\u0019\n9P7\u0016\u0000!debt'i«\u0004]Zm\u0000p\\@\u001cA\tS6/pD@y,vZ\u001cC\u0016\u0015S\u001d.\u001d\u0001Ca*\u0017cGz7e B]\u0004\u001fzQ \u000f\u00169*3.#‚,m\u0017F\"M~![fl\u0019m,7.%\u001f\u0003We\u0016lHӊTɒY3\r]\u0003W/{*7\u0001-R\u0002]\u001arD\u0003/\u0013n~\u00148\u001c̛F\u001c\u0000\f<2\u0003WH\\3\u0004}s\fh\u0019\u0019W'9}\n1Ѿ6\u0011M~nJ\u00104&ɔ\u001diه\u0006WdU)ڬ5\u0001@H_\u000eaY\u0013:v\u0012A18O~\u000b^PQ~򊷀btr\u0013ȯۺXb\u0015gsF&M\u0012\u001c>0l˯\u0015SA7B-\u000f̶ESɝ[5mV\u0005 \rpCI\u0007h:=\u0014xptk`߁1/tHe4I{GCbܜ\u0001\u0001\u0006Û\u00150,\u0000\u0018D\r\u001aXpG\u000e7.۵;\u0003b_qb\u0000L\"\u0010tKD\u0006EƉqqfR\"r QK\u001e)\u001a~\u0006$A\">q-\u0012Y\f;;q\nйd-P\r\u0016m_]\"\b,.\u0018;q=tKҗLeHMg.E\u0018\u001aʛ\n\u001d$'Ek\u0005ƃv/e\u000fk$˞}rEJ\u00199qF\u0007O:Y\u0007/)\u001cHoORPݽmF[rzh\u0016<}\u001d\u00169¸r\u0002h_HJ΁\"\u0005;Ji4~q7q\"\u000e\tگs̋\u0016r*N^\u0001\u0001~SC\b[0L*\u0019\u0012\u0003\t\u001cS\u0004,-fa\u0014̣X\u001f}đ@JyU\u00001{Y5H\u001fK\n\u0017Q\u001cN.![\u0013d=q\u0003+|”\u0017Ȫ=\"I0\u0019ʸe'L9ڍǕ(-,o ]+=%)\u001e+a\u0006rR3 sVrj]4\u0001\u0015)^ƽ\u00144\u0014`ЦHC\u0012\u0004\u000eJ^h] \"\u001ez2\u000bϛT06VB4/+A\u0011}*i\n\u0000:#t%;E\u0003\u0003J\u001c\u0019\u001cF]\u0012k\u001b\t`\u0000X\foo&(\u0019nԿz򔡶h@;\u001c=jb9\u0010\u000e\\\t\u000f\u0013k\u0017EǤHT27\u00196el\u0005^+\u0003[\u001aV/;hW\u000bqH-Xo:\u0001tNȰ\u0005\u0014?\u00167\u001e8'dYN\u001d\u000frNiM.J\u0006n\fBmN(>y\bHH\u0014-r04j*op)8+/s0$:匒[ٓ\u0000\u0018h\u0017\u0010\u0000qNc@#F.R@gw[$\u000ee$Z\u001b \b\u001dfП<ں,\u00161fR\u00040\u0004Mz3\bl;IT\u000e\u000f\u0019&\bl)Wp,=\u0007Q\u0014=|+Nn\u000f(\u0015\u00189vՉ9{Q{b)\\Oas9y˜/˕ţ]p-͓.TnYm\\tD5\u0018:Z漑g\"h\u0013\rǵ<)\u0003K\u0010W\u001a\u0002L\u0011$μ\u00169Kb¸x%\u0019j\u001aD*#\u001d\u0015⧒b?n\u0014WUX몿j\u0010\u0012]YTT}>F\u0001\u0001J\u000b\u0012\u0004u\u0006KA\u0007B\r%P\u001fGo巿ZwBGd(ڣTg!U\n\u00190V6cIg2\ny\u0001r{j\u000bN\u0011x-\u0006)T\u001cv?hw\n\u0012x=\b\u0003uk:z#SK\u001a\u001c֙U\u0005\u001e)dM@={8B8Hen\u0017S\u0011XK*%VQ4J\u0005ܮ`'Ŏ>\u0004.\u0002\u0011o1U\u0007A\u0019^\u0016C\u0004n?\u0003\"k_7bҐ1넩D\u0007\u0006^ra\rq\u000f?gf)ٱN`I\u0000\u0002󓕱\u0017\u001bл@>L߬\rϹF\u001bX i\u0004Zu\u0016m\u001fӍk0$\u001f2~@|ڑҩݶ\rm\u000eߗ\u0001*\r}{z\u0010\u00067ﴃW{R\u001e\u000b^$\u001eӵ\r.Q\u0019zuHwg\u0007my9#[.iO\u001e\u0007\\\u0004\u001d\u000f\u0005p뎶L\f5ߍ\u001aHN\u0012;/C\u0002!!iM\u000fC\u0017~!\u0007WC\"\u0010L%i(\u001b\u0014̄5ǧ =濔\u001aw4.m\u0000<֨\u000bWYVZC[\u001b}\u001b>\f<\u001f٩\u0015*x6M\u001c7\u0003M\fo_\t%x\u0019hd\n\u0001 G\u0000p\u0000:b\u0013\u0004V׮`Z\u000b(=צ\u0006\u001d\"̗7/\fX7[AD\\?_.\u0002\u0010No-X&\u0002\u00008혻.z=]wڹUx>IX\u001cDhBY+$Ty\u0001Ln_#&|=;Y\u001b\u0018mS\u0007\rʫ\\58ej&$k\u0015/[w5K\u0002Rxk\u0007@'\t*\u0014*\f\u0011&5\f\n\u0004\u00157\u000eT~GhX\u00075\u0006ۨn\u0015\u000f&#\u0007\u000e*₢dP)_eJ;\f\fLd\\GI\u0006(\u00188jhV (Zlc\u0004\u0014W\u0002\u0004!\u0018@?'5MpP\u0010Ь\u0007]Jk\u0001s \f9ț\u001f\u001dA\u001b#.\u0011\\wr=]H٣ҫ\u00118S\u0007(\u0010(\u00176`F\u0018Y-\u0000*pP&ЉxcD Z\u0007\u0000\u00149\u0000G[Jq\u000185\u0013r\u001e\u000e\u0002\u0002lՆj\u0001.\u00140\u0000ySq\u0016\u0017@0\u0001\u0001\u0017Os3\u0007 <Ȭ*S􇸻1\u0001\b}\u0018|0ٻ\u0001\u0002/ݻ]JN\u0013S\u0000\u000f\rQ{<\u001e\u001bPi\naS a\u0014T6JؐR({;<\u0015p\u0010gͽۏ&R\u0004*\u0007\u0015+\u0000St1nTy8.4s+G1\u0005f\u0015V\u001b]\u0012ғ鲗l\n%&3mPA\u0005 \u000bUKR95i\u0006PGPT\u0005\t\"3\u0002^#hts\u0014\u000f}\u0015{;aQ`&7G(@z\u0016n72U΃KJ\u00051x\u0004tsPsn8\u001b\u0007=Vx\rE\u000e-/1j!q?޷YP\u001az\u0010q0\u0012\u0005\u0019n\u0015hGwL!\u001dø\u0000<7\u0011we\u0011\r\u0006wC\fw\u0018ea\u0005ך׍k#.{ma\u0016\u000bLj\u0017*\u0001.Nfڮ\u000b\u0015mKk89ۯ+[6M\u0012\u0006\u001b\u0004@d^\u0013}ӳn{'`\u001b髡nV\u0012_|HK:j\u0016]c[ǖ7Qjf\u0007\u000f/ě\u00152s+\u00144\u0019D\"\u000e\u000bi&ʑ֯jҍ$\u001dڗ6\u0011Ņ.tgElw\br8\u0019\u0016\u0019\u0015*\u0018\u0007YoEmf$RTfofN0L&:\u0016m9FJH(tÑED&\u000bsY\u0006.Z\u0006D\u0013ı%\u001dB\u001bk[\u0013aG\n\u000f\u000e(\u0012\u0000B\u0012V5븻:idi\r$\u0016P|\u0007\u0011%I\u0016(*kCpiK\u0018$}\u0005A\f\u001bm\u0013ʨ\fb퉤%\u0004yZ\u000f'rua]ٕ\u0015oe4`$%]g*Dx.\u000fyk^/eM6[Ym-;%]\\\u0017\u001b'@%cbKR\u0000\u0017\u0007̩\r6Ӓ\r!\u0006h3Yr\u001frR\"`{\u0001\tYmɌ5ZðXթKX5\u0017\u0017`?\u000bU\u000fwq!]}*s\u001eA}+YU]+\u001f{R\u0007Ē\u000bX\u001f*e/\r\b5TZ>gpQePO\u00151\u001ckVaۦ\u000b٧\u000b[k\u001d-PkE\u0016Hoޞ5\n4k\u0002ve\r\n*\u001a\t5_BĚ'\u0001\u001ba\r.=\u0002_\u0015m\u0006NC\u0000>!\rA(\f>Ly~\u001e`ݝz\u0005;0:!\u001c\u0010ػ\r\u0002i\u0000\u000b\u0004e\u0000Ծa`Oׄ%u\u0001xK\u0013ccA{&L\u00066:xa\u0002\"\u000b\u0013GЊ$چ\u0000ej!F\u0007aKlՁrp\u0001Jʍ\u00018SZJ\tP\u001f\u0005h\u000b#IxO\t\u000747ط\u0001|\t\\@9Aǖ\u0000x/\u001c\u0000mT\u001e\u0005 !\u000b@\u0001doмH\u0007JԤ\tM\tNSB%,JEVo\u0017AI)C~\u000e|tM\bh,m볏%\u0006)OaD\u0013\u00133,EeLNb1x.:,\u001a(\u0019\u0015ž3\u00105\u000e\fT&u\u001bt(;E,p;QtP>-]!H4\u0003j|y\u001f*t\u0002܏rW\u001cm\u001aΘzܯ\u0010BWŀ0^v\\T9\u0001\u0007NW>Ҋa:Qtlq:\n[\b0\u0003Cl?=\u001cS\";A}CZ\u000fMϐ&^I\u000fR)|/Lzh^t\u0007\u0002\u001bJ\u001f;$jOf}n\u001c\u0019.E\u0013$a|x(O]u>\u0019\u0014:\u0016j|(v!b#brJD+~\u0001\nNh\u0017}\u0015<~&\u001b;V&&kwlJ$\u0014\u0013I,D#T\r\u0016ݟ1S%}\u0000_\u0014#퇁ccG\u0014/S/O\b%is&t/Ot,\u0007\nj/\u0005܊^.\u0014(7\u0002\u0017\balݙ\u0013W@ _%\bB4ج}yd /G]^0P\u0015\\1/\u001b\u000b\r<9bHT}I\u00046`45/8/'r~R]\u001aY\u001c9\u0012\u0003#\u0006oh`\u0016 \u000e#Mo>k\u001b!y7Scx~\tv>W߸M}\u0004a-A>wϱ8N`S-ch}An!*@\u0000{\u001d+wSY\"pF6\u00078/-U$ߣ₷,\u000f$[bmr\u0000\b[L#l߰<@BZHmnɭF~8St+w\u000f{\u0017z|fr׭y˓\u001a/ϐĻ(I\tl\u0005ypJw\u000fSb=N\u001eGW\u0011\u0004IJ7\u001bv\fT<\u001bQ\u000e\u0006)sbJzaHpzlBn6ˬ\u0002f[\u0012EY7+$8\u000f&{i\u001dV燛z6C.Z5Qw\u0004)͞Ɗӻ\u0019Ԧ\u0007CCJ{f#N\u0018\u001a\u000bCz\u00112*Cb,\u0015PΡG\u0012X-{J`5}訫kB\u001b-\u0001w\u000b\u0004\u0007%]-ܚ\u0019T)Jy\u0006a-2[Cץ @$\n~#Z\u0010˸ǜ\n\u0001\u0005\f!g'/\u001c\u001d[1\u0007\b:儛\u0010in\f}\u000fp\u0002pVI'\u0001\u000ewK80eLD(\u0012XyҏSȠg&\u0003\u001fȜ\n\u0017UƩK\u001em\u0014HlPrhs\u0015xؾ\u001a\u001e+pTnDF8hDC\u0019I0t/+)0!\u00063A\u0017>Q\rWm3f\u0004voGٙ`\u001684Ǒclw\u0002Q?,iU$\u0017\u0005Je?8\u001bXԼn\bxN3\u0010|Hih;,>\u0002\u001f\nsPX]g㌦4|a[\u000f~ȸ?UBub>2!OU|\"tKuA(ѮO,Xq纭5\u0017z0ב)sTm}0a\u0005hli\u001d\u0003\u0007n\u0006\u00107Ոp-\nGQz\u000f\rn\u0000e\u0013G\u001cوwMQ/\u001f4f\u0007\u000fFh̎\u0013X\u0002w\u0005L\u001cșCKqypT\u0013AUV\n\"[Sr\u0006\u0012K6dY\u0018\u0005FPR)V0IwN_F6X㙙vi)J1ҟ*|ĬŬ\bRb\"荃\\/\u0004a-K\u0001󎗘3y9\u0000`I-u\u001a4td8@3\u001fu\u001a9.\u000f+ԸK,&NU=Dg̥w'O\b;M2\u0015~R#}\u001a\fJu@[4\fV+2u\u0004ɼ'dg)eW6^9\u0013\u0001\t\u0013һZ\u000e4\u0005!Y+vTaJSr\u0005q\u0012f7\u0019d[s$cxKˀM9\"\u000etU~<\u001aj7p\u0015Y*\r8\u0001E\u000e\u001ae\u0013]M)\npeVO\u0002|E\u0015p$\u001dz>l1H\u0012z$!kR\n\\\u0016v2\"\u0011txݱ\n:U\rw;snn%K2$ \u0002x?\f*D\u001d.\u001avwVԋ/)\f=!\u0010 t\"\\h\baO7opͷa,Gaiz7SvH`T;&)j\u0007t%W.zU]M4xdHN\u0004̍\u0004}ޒB9o3\u000fs\u001f\u0013syB\u0016\rɭFnlC\u0014 #\\vi1@X\rꆥ΃RMMe0Pxjs\nE'&(;Р\u0006\\ w\u0016`\u001bVZ\u0002K`\u000ev\u0005KP#\u0015ZǪW\t8ʛJ64ޱ꒑n$H`/sO⯝UvG]&mb]\u0012(M%M}&)M #L/y8,9#HÍ\u0015)\r0\u0010vO\u001aR߄\u0003\u0012iSpE\rendstream\rendobj\r12 0 obj\r<>stream\r\nC\u0004(w~`(o$+zk\u001e!MMe\r”\u0011Ę['wit\u000f\u0010\u001b÷n \u001eSK\u00005RL\u001dѺ2j\u000f{,\u00135h\u0018-mO\u0012f\u0015,R\u0005p9T(̘]U\u0015~AU\u0019tE(g~\u001d\u001d*ֽS>ĪR F\\P\u0012@l\f\u001cbJ_(\u0019t\u0010p\u0002@\u0013I\u0007\u0015C)\u0011):ubq\u0012\u0015BKP\u000e#\u0014MJ\u00078`2Y\fA0а7\u0003pif\rB\n\u0000=et'yK \u001f)Tn\b)%r\u001dyS]ۀE\u001eQ+qA\u0001B*\u0013\u001a\u0003\f\u0001gQ\u0003\f&5\u0019P\rT\u0010N\u0000 \u0004E\u0006\u0018W\u001fP\u0006n\u00012\u0017`a3\u001c$\u0012<\bƀ\t\u0012鉙\bL\u001f\u0005aP\u0004X~\u001365\u000ewBWIȉ3ikyIIx,\u0013\u001ạEB\u0013ʠ}s\\mdL\u0019мn[,S\u0018nx\u0002\u0016uu?}\u00016e\u0015\u0005O\u000b\u0015*\u0005s4+N/\u001b*TqW/5\u000b,*\u0010\r'2]u\u0002b,\u0001-cWPw&M8\u0016bzZ\u0017\u0018\u0004\u0006\u001eD\u000b\u0018\u00118\u001e\u001dߡ\u0011RO8x\u000e1g\u001dH\u0007j`\u0014\u0011\u0004g\u001b\u0010\u000bQ\u0018ಞ\u00014S\u0016X\b߃@ɑ\"E7ECLTmbjPJ\u00126\u0005i\u0013y\u001fI6\u0002R\u0005o\u0011\u0019ɥO}I#vH=`,)?H\u0013\u0018y_\u0005\u000f?OONK(\u001f8\u0015$`o\u0015DG'\bJգXm\t\nȉeI\u001b3]9QY\u001ej{]8AF2\u0017\\0K\u000fg<\u0012ATa\u000eՠ.EXrVb5i\u001e9\u0002~N.}wyoi+nZ/\u001a\u0018Cf`\t#(<}d\u0019x/\\\bR~^H.4ٕf\u001c\u0011F\u0002\u001b5\f\u0011)5\u001cկO`0$\u0015\n<\u0012G\t\u0018\u0007v\tfq\n+\fSE\u0013GTG*0&j{\n8Ip3*\n={\u000fh\u0006\u0007\"Ǟ\u0015J)Link\u0006\f\rt\u0017\u0002@*pQń.\u0010tA˷!m\u001a\u001d\u001e|QA\u0014\\v@\u001a\u0001S8iʛm[\"\u0013\n\r$\u0003\f\u0006\u0007\u0010\b\f,e'NL%uP\u0004L5V\f4жgr0#a#*J\u0001T5s֓2v:(\\/ԝ=%aV\u0006P\u0013\\\ruK\fC\u0001Hx+N\\~bq=M\u000b=\u0004\u0006u7I~W*\u0004T!\u0012QySa:Q@\u0003b-8O|\u0002\u00171ПrdcL|2\u001b\u0018\u0000C\u0000j4\u0005Q)\u000fy7\u001d!!\u0001J\u001a2\u0016\u0007Icz\u00144M%\u0012d\u000b\u0005E&\u000e\u0001ګJ\u001c\u0001\u001c6ek-\u0010ʼ`\u0003 [&w\u000b\u001a(\u0005g22'r\u000b|'а.\u0005\u000e\b\u0016\u0003\u001eʑC\u0004\u0007̜X\u0010p݀$!@\u0019\n(Zǽ;[q0Oc1lcN\u0010Ek%)H\u001f\u0017k\u0000P,P^NhJu\"2qi-\u0017$Jk\u0017e\u0016\u0005.; {35B2\bF_/P|ܸZ`j\bǙOXC#di\u001f\u001d\u00157~v>2Qʔ>3\n\u0004^#\\\u001c-|hg\u0004\u001e\u0010\u0013ASJ^cb2\r$L+x\u0007D@\\\u001c7Ӯij\"\u0014Q\u0019XaSP\u0004\\,S5#\u0011K\u001aOL.y\u001d\u0001]W5gYq?\b\u00023JhM\\(5\u001d]V\u0006ˊ@_2Y\u00077 |\u0015.;\\0KTyJ\"7R\u001fh$E\u0006\u0001\u0001hxmx˷4 \"di\r,H\u001bA`\u0019:%1p;\u000bi`\u0003\u0014\u001db\f#q;\u001d\\!A\u001b\u0019nS\u000f;쏿m6yT\u001a6ź9\u0016\u001aEyl\u000bbI'\n\u0015\u0015pmD0\u0001ґtR\u001e\u0000y\n4\u0015I\tI\u0005E*cy]DP0q{emo~#Ǔ}e.\f|{,[Z\u001d\u00004\u000fC}ô2eikzM\u0019\u0007(\u0016ct\u0000jnjR8q>\u001e7e\\CkV`QOpIi\u000bOo9bD\u0001P\"!95OAHD>ƛ?P~R]9,=@`\f6im\u0014\u0005La8Np$o\u0000?ݩ\u000f\u00102nBqߓ(Z>5f\u0004\u000fDLlq\u0019a)^q46ʆ\u0018\u0014BI\u0000yw6\u0016yk+\u0019͝\u0007\u0004_\u001aL\\Ϫ%4mr\u0006,$\u0012m\u0005\u0013oNJw\u0019lCno>y:8V\u0019\u001f\u000bƳu\\H\u0017Kp ^\f\u001fcylz\u0000p[\u0015V\u0011\u0003L'#E\tJy\u0001ɳ\u000b*qN\u001e;O0ۜ8ݦ;0\n\u0012\u001da\u001deLP%\u001b{R8;\u0006{\u0013u~\u0004_\u001cye8AQ\u0014ԙS\u000e]\u0007YכW⪫ke\u0019\"ᚣL\u0010_,f\bc\"%ap;PiO,W^>H%ffb\u0002g.f3F0@\f^\u001aդ5B밑W\tX\u0002\u00118gIKO?\u001a9\t2rZ\u0017ӑ\u0013\u0019Oe\u001e9%\u001b63і\u0013ðU\u0006\u0017aVrmH\u001cA㏰gw}r\rwV\u0001eGS\u0013Km\u0018,\tq9\u000eh_ݿqd.\u0001,jʝ8a\u001dQg\u0015xB *qΨ\u00019\u0003\u00172%nA\u001bUׄ\u001d\u0004*=Nr)q\u0004f[s\b0G|]VQ\\x\u00133*9rX$\u0010H$\\I\u0016M\u000e\u0018\u00130OeRɅV\u0012fV㠛-9~OFJn\u0016Zʄ\u000b\u0015\u0006o\u0005{vb\u0016׍2\u0016NdB\u0003\u0006j\u0002`\n=opYܝƑEkq\u0002\u00147IB]!x{͔h)ǩܠ8\u0003>29$#_$F\u001c L\u0002\u0012c`QW9^`>p\u0015\u0018Ո\u0003ING4id\u00059q\u0013Rc$؉y.\u0013/F]nn r0>\f\u0011F&\u0016r\\:\u0018ҡo|LU\u001c\b\u0004sk<%\u000bvpBBhs;]ӎ)\u0006^uB<\u0007\u001cOgxۣ*WY|<\u0015aaW\u001bu\u001cOcsx3\u0011P\u001e\u0013BFȦy\u0019 g?\r$)\u0001\u000e\u000eipaS\b^-\u0007oJeA\u0018\u0011IޓZST\u0001ޕ xx\u0011u\u001d\u001a\u0014^]*Ti'||`\u0018k\u0002S%\u0000\u0016Y6:\n.dkl-?\"\u0005w+~Gx\u0007~}\"\u0002^o_\u0000\u0004xB;ɧ.l\u0004^u\u001bv$x\u0012)%L8\u001a/J\t\u0019P\u000e=A\r \fS$\u001cFxE*FdViMR{\u000ea\bk >xҒj \u000e*%=\u001e&2t'ƃZe\u0011}9\u0003\u0006\rX'\u001e\u001axZZx\u001f-̉W`6\u000eH|u\u001e6\u0015FăN\u001f!Kx_'^HVj\u00030\u0014\b6|\u001fg\u0015\u00143OFTHqHk=*ԡ\u0000p\u0012N\u0013BWd;\t,1*ɴfI%aSy\\R$r\u00125vS'x8Ǵ\ba&\u0015\u0017i78\u000e4;\u0000@\u0004wz#\r(\u001e\u0018\rX\u0010#}9%Uv\u000bk|(\n\u0014a}\"-NRQxep66W<^I.\u001c.'>\u001a~påUk\u0001=`&,bz/\u0007a8ت7\u001f\u0018\u0015HB\u001128Qu\u001e%+.)\u0015ì\r`\u0007$V\u0004\u0016Q\u0016\u0015\u000e?\u0013EIJ)SJ\u000ee0\u0001\u0005(\u0005\t\u0005\u0013jd\f4\t/=dN@C9\u0017:\u0004tLEH|6a\u0017;\tփ+3#\u0015cD&\u000b1zI̠x.mdJbxp\u0006d\u0011(Q\\nz+IÇu`\u00056\b\u001714Be\u001eX\u000f܄`D\u0004c\u0006\u0004\u0002\u0002\fkX\t:\fÐa؅a\u0018.\fCQ(At(OhJN\u00062\u000e\"\u0019b\u0018(P;B=9n\u0010P\"'8A\u0016\u0019\\\\R2IqY1⢊Xsz\b\"pf,{\"\u0014SuŠM|Ťb&Ȑb\u000e8$#\u0012F_:Qȳn\u001ftFf\u0006KN85;x=bDdo\u0005%Ѻusfw7-\u0016W*R~\u0019\u001f=:\u000bE]Z,&}@ЈS;\u001cέH#=X`9k\u000fOU\u0018EjF{r\u0015GkieV\\%\u0013[V!]mo)LgJ\u0014<4=^kwC}.=Hj~U\u0003,<4r8)4\u001c-jn/3ȮQO\u000b9Tjb!͙5\u001c\u001fKDf~]U]$4Z\u001fsS袩\u000fo&pTnU\u0015L?!$3yx*/,$\u000fDD W\"#ԗI\u0019F՜z1?D\u0015b\u001aijh{9Hv\u0014H]\u0013Xo\u001c?ȖoTJ<3Oj\u0012y/B2D?DR=t$^;\u001d\tgLh:\u0011\u0010\u001aB$\u0015ieGΡu\u001a#^yG9eNdrW0!_͐%kD<%\u0005W5z\u0013\u0013e RE\u0015]ŏ\u0019\u0014V`9\u0018\u0014%1W\u0015\u001coK4`4&DzԖs>yu؞{\u001e3yӹ׼œ,\u000fٮy\u001ee\u0006_z\u0016KDū\u001a{Q\r9Dq>dJ\u000eq=ޫ^-ĭ1-jȐ_e\u0014uL7^x\u0011ߺ\t9*ZܝZ\u0012ٶOڑ8l\u0006Vd8E\u0015PW̔eJ\\*eU‘!۝vnF\r]ʷCN͆.r:Y{ٚHe)uȋ\u001a}EJԕ~RWi`ZE\u0010\u0006\"&\"F^ЪAxLU1\u00128X}͞ĜQ8ꄞyq\u001d̐C\u0018g?}șP\u0010}$+\\\u0016$oHjFRS\u001aE-w^\u00105{lI<\"ͬ\nEt\u0013\u0010Ys\nqUJk\u001eE6:}l9{^!Q3ڬ\u0018Q1r'POha\n3\u0012E)Z\b\u001a\n%Ɂ\u0018\u0014\u0010tT\u001e*\u0016\u0019\u0006K\f\u0016ŖRZ\u0017+M8m@\"\u0016C)\fZ\u0005VTi\u001e!B\u0014\u0016U\u00155\u0010jXQؑ\t\n\"\nT3ZCӈ΢\u0013\"S_X }@333CJ\u0004\u000f\u0003\\0ǃ\u0018/PW\u0017\ns/a~~\f\"Ix}\u0007u51->\u0011E&F#\u0007\t?Gȿcx\u000e\u0011L\u0017\tO\u00189&-im/Ei؄͌\u001aa\u0015HAAST\u000e2\u0013dR04k\u001a\u0005uD\rn\u000fK,Ee^@\u0011$9,QpMH8a\\8Q\u001b!7M8HCQ\u0013J _W\u0017z?\u0019%O\u001d٩S62\u0013M\u001fc\u001a3::Ri֝cըZ(˨AU\u0005)\u001dQ\"7E~–F΋TKa\u0017ʕK\u0012\u0011r\u001a\u0018yN0$D΢H7V!\nG+nd4J~lr\u001e/;8\u0010ZEG.i}X\u001d3\u0017΂tsW\u000f\u0000<Ӏ@@\u0000\t\u001d\u0004\u0019OP00Pc\u0018(j\u0015oIMs\u001cEmEkZ\u0013mc\u001c7'\r\"b#{Kmc\t1/}\b,j]P M^DͧaG7\u001cLDe&{0H(\u000b\u0017{@\u001bKZDK>HQM{ƨVBQ)Vl\u0018n4A\"\\\u001a]ң)1>oCĂ^i§HQi.ݡt\f\u0011c6 \u0010\u0010@pHV\u001bSZ&La̓yup|_HK-UjmKD8\tK\u0010+QD!,\u0019'$\fOQ\\eD&rh\\:_+`E!6\u00057{97\u0013a,\"/fI(xS\\\\c-H_\u001a|5\u0013\\{\u00149i\u0012\u001eyH Y\u001e5_+ c\u001cS\"\u000f^4`\u001a\u0013L\u0014#H*Lp416\u0012\u0012\u00114ӊ#|ƄH\u0015BK\u0014_<\u0013h:kAFD\"\u0010\u000fR+MS#dW!={3͜\t3v\u0014r1!#]bA\u0019=\t\u001d\u00120!i\t5B'#&`b\u0019iy\u000b}Q\\%\u000eeeJ\u000b6\u001c]N-D;)\u0011eF3ȉ~n,V~G\u0012Ghip;dL\r{nA;MFR,OtɨRs-4\u001b,~eb\u000ee:%Ֆא8\u0013ıx\u0012q\u001fqh\t1\u0011,\nV(gT8up\u0015Ɉ\u0019rRha\f1*4ls\u0015XID=t1ATt_8OgY֭ǐT\u0010,M\u000fE-\u000bO\u001c\u001c\u00197*j\"RT\nvH\u001a\t\u0010R2Ź(SR\u000e\n\u0018A!l!$d\u0019tY85JR̃IM]\u0015)KJ!SA\u000eB\u0010Ӣx#&ONaIą\u0017_u^~k쫜ITEȷ\u001a\\I\u0014-(ΈrƭdR,z\u001cK\u0004.\u0018L;\u001bE(\nW\u0015!L'M5\fqb,4ӣ$\u0002=\u0002\u0016U|#_\rf\rڼ(XS{\"%tEhB>Aױ\u001b{tu%\u0017lm-̕\u001b^n܍˘ZŚOdPV*}b$ 甚B\nKeGq2l%J\"7Q}r)V\u000eф-hhi\u0015k\u001e_)E'f;GdU.zE_F0p$gk&F\u0014\u001bwI\u0003\u0002\u0001\u0001Bj_(\u0002,\u0019%&s\\`TZgHB= \u0019Z\u0017U5TCY\b79;֑OjL\u001d:՜ 61\u0017S쩋y3CCAH=٧s'ԓ:>%D!d\u0010p\b4my+*x+fAщj#f\u0013\u0016ZUɪ:Us,=^IJXꢟլ$XT1I<8)hDŠ?HaRl&/8\"(+\u000bUӐ*6A\u000fh\u001atV͞I)4\u0018~!\u0014\u0017gRZD\u0013&\u0012R\u0018EBj\u0012׳=ap4{\t:5;#d\"꣤=H\u001aX\u0017K*/\u000bD\u0016ڤ|E8&$}\u001d:yJ\u0016\u001dacL\u0006h\b̥='lB\r^6\u001c\u0007ݹxH\u001b׈B\u0013anFEb.\u000bG.q:N5+K2K\u0019p\fchF\t?\u0011\u0011|\u001b:\u001aE*N\u0017\u000e9Fg[#B0έT!_RFq9tOfD$O\t|.[\u001dx0v%r=\u0013ќ6,eWU\u0019gkaތXD*΄\"ےypNY3^fu\u0019c\u001d\\\u0017RH#*n3(2qg\u001fma\u0010Qk&kKIM%^\tC<\u0011FY\u001a,\"I\t47k&5qq(kSdacPU-j݂(<:\u001bGp\u0016;\u0006M\u00154iE+ӾY7\u0019ڕLGm/tX*WTUY!\u00192.m2U*)J\u0014FXѠ\u000fY|A\\G)ZZĽe9(mL\u001aA\"`I\u0014dYrv{d\".C\nmdѩCr\u00053\u0014TrpOw\u001fz5ɾfE\"!D\tk.\u001b;\u0000㖬 é/\u0016Ek=O)\u0018|#$\nvԏRm_ku.\u001a ɑ&r5ž\\DCC\fOk\u0010 z\u000e֬A\fZ$r.\u0006rc;#\u000e+*\u0015VӐX\u0012_P_g\u001c5L\u0011U$w$HHShD\u0013D)\\\b\u0018]{1B\tE\u0019\u0005DGg\u0011]$8Eh3a0rQֺZo\u001eQ]ZsuE\u000e\u000eAAWQ\u000eoJ\u0010i*A!Eg\u0011ƣݝ5!\u0011)\n\"Rz\u0011#eHV#\"TYxH{̩\u0012\u0015Kersn<\u0013eE\u0010\u000fj\u00177Ô*\u0010ipAF0\u0012)mqXJ*b愌#GEpr\u001c'k= J'\u0018b\fxYvT\u0011,Kc7\u0015]>OZFQhÎGxPm~+#Pq\"ܸ,^eL2:m[bө)UlM%CD*Ұ蝨HX1|\u000ei$*d>\u001c\u001aQy_LG5\u001c]\ryzjC{MRcb:\u0011Ԓ\u001c/Vf\u001cB% jUԴ$\u00135˘*[јHU:1BGT\u001f%\u001e4\u0015z:\nħ4\u00142%yT%k*JƖֺ\u0012\u000e#H3hժ4\u00026t\u0017=u6\u0000\u0000\u0000\u0013\u0018\f\u0004\u0003j}\u0014\u000f`\"\u001cpP\f\u001c\u0018ڄ*\u0001\b\b\u0000r\u0000\u0000\u0000\u0010\u0002/\u000b<\t\u0004D\u001c\u0002\u000b\u00021\u0007ahy\u0013\u0017{m\u001eA\u000fđ>x]\u0017\"E\u0017\\I\u001f\u00161_0N\\\u0017J\u0007\fT\u0016\u0015'\u0017\u0005'}*H\u0011Q63A:\u0017 \t\u0002N\u0011\u0003\u001cG\u0005I\u001f\ty\u0001Hk~.Ha%]yo.p\u0003\u000bO\u000b\u001a\u000bp\u001fnmV@)r-Wbn\u0016D>\t-`\u0012z\u0002\r uN\u0016إdX\u001059\u0016\u0018X\"\\㉤O$6-$\u0016zL,/\u000b)\u0016LĂ͹\\)K\bȟX\u0011b\u0001fŸР\u0005&%bt@,@P>\u0011\u0011\u000e\u0018{V|Ă8G_j\rnb\u0002w\u0017\u000fM@i.\u0007L\u0000I\fJ/]\u0002> O8\u0007W\fłU\u001b[\u0012ڟ~B)`\u0001I;\u0002Uc(dKM*Й\n\fnyq&jm2,2S\u0000@\u0015\u0014(2\u00002\u0003+5_/\u0002\u0018'\u001c\u0007w$\u001d\u0011I:\n\u0007\u0010^+0!\u001c\u0001p+`\u001b-@+@B\u0018b;1Ez*8֜+P+\bUKt\u0005\u000bw\u001a23\u0010]sܯ>lK\u001e\u0003y*}7\u0003\bc\u0004O,\\\u0000]kי,\u0001CC]N\"R\nd_}+\u0010\"\u001eT!4\u0018\u0007\u0003+\f/(\u0013?4G\u0013hشM\u0016\u0010Ђj|\u0001l\u0005g}h!L>\nاc\u0005/W $\n6\r*\u0018lZːr\u0002M¬\n\u0006>`M\u001a\u0004\"\u0018UB>tҶSST 3\u000f \u0017\u0014\u0015'sݯ ,\u0002\u0004*x72\u000b*x]{M_<\bG8[\u0002\u0002*\u0006d\u0006S\u0007RlYp\u0014G\u0014>S\u0010'\u0003ᝥR`^\u0014\u0014Xz9\n\u000e2\n\u0012\\S\u0014O\u0010\u0005E\u0018\nr\u001e\u001484[_՟?A\u0006l?\u0001O\u0010Uw]%\u0016\u001aCM\u0004C9\u0013pr\u0019\u0013ؾ\t,v\u0013xj}l\u0004/a\u00138\u0004AO\u0013X>3\u00012[OƘ\u0000\u001bL ?\u000f5K4ZL߉:X\u0002U\u0002wuJ\u0010*J_Ǔ@'h&\u0001j@&M\u0002a$l\u0012>P\u0014r\u0004gA\"/!A\u0003HG0\u001dv\u0004[r\u0004-Ll#0o\u001a/)YN9 \u0002\u0015պ)\u0002މ s(\u0011n\u0017i~eG\u0015\u0011\u001cy\u0007\u0011!P~}q\b-\u001a\u00023\u0004Q_B4U\bL\b\u0014\u0010TxҼ\u000f3Q\u000f$\t\u0002'\u000f\u0004\u0002A\u0004t\u0004\u001b\u0012\u001fX1\u001f09b?d\u001fR#byy}\u0003\u0003\u000b\u0011\u001fx/\u0017Rch\u000f\b\u0007|\u0007,\u0003\u0007y ws\u001dg;\u001d\u001e\u0003\u0006Q\u0007Pv`\u001f!\rF)\u001cP=\u000e&\u0016\u0007ʧgؔw%L\u0012L\u001bv}\u000ey\u0003\u001dh\u001fI7p\u0005d\u001f5J\rhv8\u001bH\r\u0006u}h\r@\u0006Q\u0003w}vM\u00037@@4Pπh3\u0010\u0019p\t\f`\u0016[\u0006l)4\u00052\u001a\u0018H1\u0014\u0013\u0003[\u0001\u0013\u0017xWQ$``/\r,A/\u0010\u0019|\u0017`y.\u0010q\u000b\u0000\u0004\u000b\fw\u000bx\u0005\"\u0000\u0002\u00052>\u0007\u0000|,\u0010\u0011ư\u0000v+X\n\\X+N\u0015x-\u001b\u0012\u0005\u00026\u0005wK4ҡ\u0014MS%\u0014\u0001(\u0010{\t8\u0004r\u0002\\\u000e\u0004\u0016>\u0004XO\u0004\u001a\u0017a\u0002wxl\u0012u\u0011\u0012KP\u0012+f.@\u0012`xFq\u0012*!Ny\u0007K\u0004\u0013\u001ep;\u0002Y-\u001bS\u0019\\_\u0017\u0001BE (\u0012\u0001Ob\u0000xӿ\fB\u0010\u0010x^\u0010z9\u00100\u000b\n\bX6Ou~\u0000bF}h\u0000= ^W\u001es-y2\u0014\u0019\u000f\u0010V4\u0007;\u0007} \u000f\u0012\u0017z^\u0013\bP\u00073h<\u0000wz/9\u0013\u0003sA\bTF\u001e\u0000ZE\u0017nAo\u0018vQ:@3KHs\u0016B\"\u001dLP׷;x\u0003fa_\u0005椉\u000e@>\u0014:\u0000Ů\u000f'\u0006<\u000ep{\u000e\bQk\u0001H\u001a4:xt\u0000WO̿tf:\u00124B\u0003O:I\u001f\u001d\u0000yF\nY\u0012\u0002;\u0000h\u0004X\u0018: \u0007\u000ezC\u0007\u0000\u0003>\u0007%[I$Hr\fA\fKa\u0019I@\u0007\u0010I\u0003s\u0001M\u0001v%\u0000q@ۈG5b}\u0000?Ϡ\u0014AG3H˓,D8{IO\u001f\u0007=\b6\u001cp\u0013u\"NG.\u000fѥ\\H\u0000ɹ\u0004\u001c.\u0016\bP#-\u001b\u000e6ɕ\u0019k\u0003DY\u0014\u0014\u001b@_=+.ʼn\u0001D#\u001aP\u000bhgL\u0004\u001e\r\u001e6\u0006R}\u0006|1ujX\u0016\fxZz\u0006J2x\u0014x?h1\u0001o`\u001cj\u0015u\f\u0000h\u0019M\u0005!c\u0006$\u0011Ȳ=\u0001G =Z\u0001G\u0016`be\u0002ְ\u0015\u0001\u0005%\u0011eE;i.2\nq\u0015<Ա$rn[\u0000'I\u000b2F9\u001eW\u0002\u00189!QϏb`\u0001[\u0001JEU\f:\u0000\tT@\r/\u0017!\"2VEgSA\u0000\u001dO\u0010`\u0015cQDƤ\u0004\u000fae+W\u001e\u0000\u0010\u000eHO\u00025\u0004|\u0016Np\u00007zV\u001b\\''ߩ\u00011pb\u001b\u0001\u0013g\u0001(\u0005.Ho\u0002p!Vz[\"\\\u0016\u0000\u000e$0U,fZD\u00058F$|\u0002j#\t@\u0011d0Ρ\u0000*\ne/\t\u0014)\u00107K*J\u0011\u0000$VA\u0000h\u0018;e9%\r\u0007\u001c\u00154M\u0011q8\u0003AnW>qn\u0001H\u0007hO\u0019\u0000O\f!IALCAr\u0002`5s\u0002 a\b>\u0014<*'~\u0012\u001d\u0000#F\u001dsԸga\u001c\u0000\\ X|\u0001\u0012'ə\u0000Q׫\u0016+{\u0003\u0000\u0006hlih|2h\u000e \u0017to/]³vPƳ\u001f_\u0000\u0012\u0002Ԏt\u0006\u0001Pd^|jX'KT\u0001\u0000\"BLao+BK\u001b%=\u000e\u000b\u0012M_\u0018\u0013ȢfeUi\u000e\nM&kcpGOT\b.|\u001b'Wܭt_!T\u001f41*=,†OZz'\u0006, {{okO^5!>oH\u000b\u0013\u0003^$\u00049\u0005j;TZ\\\u001d׶o1\u001fx \u0015cw:Pef!)nbH…ƺ|i?`=x7^\u0006s%|[\u000bvM~\u0007]_Y\u0006\rM\u001f\u001e\u001a\u0000c~;ƣ<\\\u0018Wʹ\u0001i[H\u0019bͿ\u0010U/r\u0016h\u001c+E\u0002G!\u0018s5S\u0018T|1\u001c{?\u0019|\u001dR\u001d/\u00115$\u0012R?Z\t8Xɸ!<4!n?gu\u000f%o\t}Ҧ[-3m:HlJ \u001eJqZ\u001b=$r\u00119HDc^?Rrˣg,7$&߱&e\u001a@M-VG\u00103']D6:}\u001a̐n.' V8t44k*:g9|#\u001drٳfejl.\u0017>y\u000eqj\u000f}(\u0007H\u0011ｌ&C\u0019aINp1r\bO~Y&'BN`zW\u0013r`//ߙg\u0013;\u00104Bw._8\u0013v3hM\u0019^(\u00144@CΡ$\u0004gё/]柞XV̿U\"G\u0016*bҁ\u001d\u0004h\u0000\u0013\u0011؅o4Zg̢$79,\u0006\u0006,-9\u001b?֒\rL\u0001AE;K\u0014W\u000bvIᰳ?Zf\"~2:\u0017\u0005hc\u001f=;/'Pҕo\u001f>\u0018璉Y\u001d$E\n d\u001bdʍ\u001bVP,H|?s&\u001dm68\u0005D\\}`\u000ey\u000ew\u0012-R΅J+RdL\u001e\u0004+\u000b?]%(ݨ\u0011=~y\u001a9\u0003^PFg+jy)V'֙\u001abE#X#~m &\u0004T2l(l@};) qH\"Vfmz8n\"\u001e\u001d=j\b\u0012gG䗇_kv濱\u0001H\u000bSĂf~!n.!w;>JT\r\r!MjõB\u0002z(\u0012[\u0018?_K4\u001bT\u0019Wf\u001ci<~-!\tuqHTo2U.`k67\"X1\u001d<\u001d\u001e\u00163\u001dţ)9\u001dS^ɩ؅g4$];\u0018\u0000QZh\u001f`r8\bbZV\u001fDu\u0011Rr\u00109$X2T\u001dq!lzai4Sx<\u00046?gT?NeLP&\u0011bxa߅k$;(u;1p۽3%M\u0011}\bP\u0019']\u0011u(_(1;\u001e\u0011>Ҩܚ\u0013.GP>\u0010\rzت)JH3\u0000b\u0019>W\u001c\b\u0005|@Rߨػ\u0010R4OQ>\n\u0001\u0012\\V\u0004\u0011h\f\u001er@k\u000f0R$\u00036\u0014hOoqg\u000e~D9M݂~{\u0012|pz/\u00137pT-B?\u001d߄\u0012J(\u000e&ҭ^?-GZ^i\u0015*yƪwΠr\"U[+<ÿ*\r5\\A7w_DxӋFrʆ$P{1\u0010\u001aR\t\u0002\u000f)LV\u0005ڲg-$\u0015U!\t\u0000HS(\rDw$?\r\u0018(_Wz\u001d\u000e>)Q0!\u000bV?7ge~\u001f%RPΒ\u001f\u0011~+\u0005*d*\u0014G`2\u0004S1C'=x\u0011?\u000fk\b/@\u001eьoTʁv<\t\u0017\u0013\f\u0000_\u000bT:'pDݢ2\"\u0006J`\u001f-\u0013=ت\u0016\"҈ER\u001b_%0[%&L\u001fo5\u0014\u0004\u0002n\u0000f\u0019f\u001fp&\u000fn$4' )\u0003+?\r_$ͷIo1\u0010!$d\u0006\bIwLd\u0012>[\u0004YV\rz\u001fa>?\u0019(_e_\f\f\nQ8.)\u0006kԃ6D…eZFI7L;\u0015=\u0000\u0007\u001b\nS\u0000!TF||iJ\rrQ\u001b!\u000edHhK\u000bwKA/U \u0002\u0001\u0001[*\u0000\u001b\u0002ox8h3 eþ\u0002\u0007\u0012\u001aqT\u0011\u0011MM%m|~}!P$߀~ڟ„D6/(\u0019XKNP#B\u0007X\u0019ޒjXd۶\u000ekF\u0000m\u001dY\b2$A05e)\u000f~\u0010reKYً\":\u0007+V_m8ϼ&2Ɠf$5ϱDcdf?豩ǩV?\u0010\u0004l\u0018\u0017k\u0007\bo\u0005>\u000f\u0006At\u0003q}[\u0013Y5?5j\nNu˦F/$GdB\u0016\flb\u001c3siw\u0018,C8\u0005ol\u0012TI믟4o;Ӊ<_LRb%Gx\u0010F25\u0013pO4K\u0015,\u0012o\naj(\fg>\"h?u=j\rb\u000b~/c\u0001\tVaHT,e_*\u001ed^X(njbU-\\537ª\u000e$QQ6Y.6\u000eǐ\u0015p\u0016üMR\u00174޹\u0001{\u0004v\u00021\nMYj\u001f\rOyg3EԊ/_1 ~r IK\u000f2w\u000eM\\\u0000p\u0019\u000e|\u000bbI5UR=\\^\fLmOi9\u0011XY\t~N3vĶ)\u0004~nS\u001f*+\n|<\u000bN(y_C2\f(KM\u0010_VRo\u001d\u0019|[\u0007/'.\u0001rk\"H=Iق?H\u0005\u00125yXM\nx?\u0013R+QwYEWsWq'`AJD\nw_@[\u0001}rh\u0002܏\u001e٢\u0000\u0019)\u0000\u000b\u0007Y\u0003Lsux\u0000$0>9}l6\\\u0006\u0002c7Q\nƗ\u001c|\u0005|1\u0001,z坔A@:޾=\u000b 6[,po?kG(\u0019căM:\u001b~\u0002\u0018A|\u0003kf47:sY[N/{WQjQ@\u0002\u0012.zJf\u0003\u0005+\u0019I\u0000o>Цv\u0018z!ad\u0012v]sl\u0002\u000bg!0(o_4\b\u0017+{4UDz{w\u0007Nk\u0005\u0004\u0010\t\u0013D\u0004\u001fO`\u0016\u0012{F\u001fR\u0013S\u00107J:KoKo|\u0000\u001aۿQlN\u0011\f7E_\u0015B\fgy\u0013爯j%\u0019=\to9j\u0002\u0016T(F\u0014.\u0006Oʏ\u0018վQ2\\j\f\u001d$Y'bf\u0013)5\u0014~ǹ%34#RhFȋ\u0006y8&i|0\"/ݖ?\u0019\u001a>yTõdQ\"\u000fo\u000e=3rsm߭\u0006G\u000bAlQ OW2a[qv]+u>>Gdn ey\u001e|$6ƒ\\PPٟ$G1\u001fY\u0019CXt\f\fGDnX\f!3h\b7@\u000ew)\n\u0006`\u0004ׇi\u0016l\u0003\u0012\u000fBwpW\u0007<\u000brv}ʟ-\u000eོ2_q}>\u0000f\u0000\n$\u0010wQq}BC\u001dw%\u0013[\u0003\u000e\u001dIb\u000b꾳\u0018e̸.,?\u000b\u0001qĸu\u0000\u0005>OoYc%\u0019\u0007kUϷ\\f$\u0003nnD\u000b`\\WDA~KQgBٸyXSfOלarsfuyUY/o}BLb\r\t\u0017Z\fce>!s8[vcR/\u0007\u0005K\f9[nka\u0017\u0005+o¨̙j$\u0010ύA;jr\u000bS T!9e~\u0018ė\u001bj}6Sb\tZR \u0001~uNd{;:G,DžU많PSC7@d\u0004\tvPZ+\u0011L\u0016\"4iO\u0015ZѩSftH)9m\u0006o\u00197\u000f-3)\n-88\u0006և/6=d{kIJ\u0004n\u0016^֧c<.?A \u001a~\u0006\u0019=\u001cPHYؾplM|6QӮc|l}fQ*ŒFT[\u0000d\u001fHќ8}xKB$\"\u001aX||\u001cqk\u0003V\u0013n\u001cku}]\u0014\u0010\u0012\u0019kK\u0012R0\u0001+U\f*$׳XAgs&-~ ɼؗ\u0007xZφz_\u0019`/5ԓ\u0017\"VʈTC\u0012\t\u001a\u0005ŐA|m?c@?/iSż~>*\u00017D3!O4g\u0018o|\u0000ȷ\u0003\u0011&(Q\u001c,<;(\u0002.Nu\b\u0003N(\u0014Ɇ\u0012\u0016\u001a\u001aΟfG?j|\\dcW[X]br\u0019\u0014/\f\u0011?A$^\u0001&ZB̟\u0005Q?+؎\u0014-&E8\\Kx0\u001fG\u0015d$A\"җV%>`g\u0003\u0019\u001d\fՅh&ݴӯ\u0017}\u0019A\u001dFN\u001c\u0011|6:g\u0012\u0018\u0006E\u0006C\u0016\"\u0019!_#|R\u0004\u00163\u001fo.Xzu)m\u0006?P;u\nh%\t\u001d\u000f}qSOM\u0012_|\u000f\"<\u0000\b\u001fQ\u0019XH | U$N\u0007\u0000\u0016﷐7P~\u0012)C\b-\u0013h\u0017\nD[t}K#.p߷\u0019#ř\u0017\r9yF~x\r)\u001d|!IJ\u001d\u0015a\u0007d\u0015}po0^ᑳ뽷Ě,\u0002z\u0007(Nz3u*\rV`թ޼\u001fl-'\u0013ў\u001dicxL#$CT|\b^&}*'\u001e7yJ\u0017/xc.\u001dLG\u001d\u000fkٽ/\u001dg1.u~{Ĩ\u0002Kb\u001eAXP\u001eڎ]\\cYmx=v\u0013{K\nU\u001c\u0019\u0019\u0002\u001eNzYP̠aG@m\n)\u001f[螃AJ\u0001K\u0017LCJ\bC6\fH>t\u001e'0\u0006%\u00004\u0017­C\u001e \u0011%>t_\u0016p^]>O~v3ʡݪ#\u000f=6dtL7T9`U,C7$R\u001ez螉\u0014u\u000fB뫇su-&Z\f%tߩ\u001fF3;>Ie[liѭgr<\u0003fD@=t\u00152;\u0003\u0013.c}ZqϞ-A ȗp\u001fwۦ=\u00054\u0005w~}\u0014jq5'}{\u001c\u0011ĸ҈\u0004\u000b\bH1Wٿ험\u000fJ.1&qf{\u0004\u0000Lk3aLv\u001116yG\u0007rkڗi\u0003k:D\u0018jLIc\u0012\bf7\u0013UCŴ?;\rKU-\u001e\u0015\u001b]|A\u001bC3e\u0019CBb|.'{\u0012>!G\u001e\t\u001bB\u0015\u001cُ\u0013-ξ}u\u0013G\u0018+[sU~Dm>a!?\u0016gr\u001bg!g\u001a\u001f\u0012\u001aGb0pt\u0015n 3nJ)`\u001e\u0019ܩ\u0015Ë3}#˒b,3\u0005@3ڏ=\u0017xTE~V8v\b>4z>xGǺ$\u00008[p#\n`8,Z/d\u0005z\u001e%>!}/\u0011U\u0018}0wi-c˅7Ups\u0012i\u0007#YD^dGd_J\u0015x~؜HYٔ\u001a^LOW1G\rEw,INpRU\t${:\u0005ͼE\u0006O}c\"i;G$C\u0013~*R%E\u0002\u001c(X΃|&d8<\\\u0002/ܩ.8W+!\nSW}X9\u0016h\u0001ycv\f\u000fiv\u000b;QHyR 2upcbƋ\u0012k{+c|c\u001f\nl\u000fE@\u0007iL_\u0006(\\P8\u000fs@\u000bɤ}:\u0019a/|Hȧ\u0002\nsj\n*.؇X26xE\u000f[v\u0005enI!y#R\u0012[/dV\u000fj\u0014j\u0018\nP{)i%\u0017`\u0003\u0016\f\u001fO`~&~&57Z\u0017Yw)QݔV>\u0012\u0017qWo2Le,yF==5kCcAv=\u0000ֆLDSzQM\u0014Ǎ\r%~o\t\u0005`Z蛐oN\\\u0000^ҽ%ZԘ\u0013J_z~Ol+4\u0018^a,\t_K9`p\n^$\u0017\\(C13r\u0012a\u000eT\f2f?\u000fۈ\u001d\u0000BUu\u000fh\u0013EK綢LrHN\u0002\u0016](?\u0012Z&\t6\u0010TwZ\u001d`k\u0016fa\u0001I}A1;B9lԫ\u0002HftNK+Q\u000f\u0011\u00009DM\u0000\r=\u000e>\u0002\u000ez\u0010!]`P\u000f.0U]\bnP\u0006\u0011\u0007sdWQi L<\b\u001d'Nr2<\rQG}<⿌h\u0005omjĈy@\u001d2!4zK\u001a/zMdR\u001c\u0000+iHh\u0015\u0012'\\\u0005%\u001f?\u0014\u001cY;&zd(;(\u001cwϕp\u001dzB5|U\u0011#COa૥\u00047D\u0001\u0011iIρ^k\u0003>IvCTBvl̋-\u0000\nϟP⊦XRף+V>y\u0000\u000f\"g\u0017D`]\u0005@JԊQt>\u0018|(ȶYC4႕#|ȺT\u0003\n\u0001ќ\u001d\nO\u0002̋Y\u0013PUD,5y=H<\u00026pHK:C4;\u0018ÄD<.^L\u0007a/\u0010&\r\u0010vI\u001e\u0004e\u001d!\u0016/;<Ǣ\u0015(S\u0002Enx*]t\u0001~o\u001aty{M\u0016\f>K\u0007\u001bC{&kY(ׯ؜4Ži\u0013^|\u0012\u0012aQ\u0004Pl\u001dg\u0002BS\\7q(G\u0002Bmd;ЃW8G*Vh\u0002Ǵ\\\u000f\rhyeGok\fgyg\u00054\f7]5C.jsƙ#Ls5k݁d\b۽Jo\u0018\u0015\u0016\u001a\f\u001f\u0007߅\r3I0?!\u001fC\u00020߷G\u0003r\bVL\bI\u0011\u001b8P\u0004Bx3)\u0000n\u0005/%z\u0014\u000bwr߁L\u0002)\u0006ՅYrO(\\+[Ukg@\u001fC\\&~\u001fǪ\u0018.\u0007\u000e)\u0001;\u0004ܺ\bu7׊\u000bJxI]}L\b\u0006#}6AJ3!#$\u000f=q{\u001f\u0004\u0013\u001b\u00121.\u0005\ngt4O֛+.ʋ\fXщ暫\u0002;QԻx9\u0002&'jIU7\u0001\bj\u001cpy/j 2ydy\u0007;$0p0->Y\u0001\u0010\u0001Ъ$\u0006rhgw\u001602oM$;%\u0019-;Mt`pb\n+k 0gPޫ\u0010\u0000ŗg($]ւ\u001a:\u0007Z[\u00120\u001d?bM\u001e\u0002\tP$FN\u0017\u0016pi创B>y7\u0006]\u0017wx{x_%W;ZU\u001eki\u0013/\u0015F*$NyBc\u0003\u001ax\u001a'\u0019xW\u0001N6O8\u0003~\u000e\u0014E]\u0015%q\u001b_\u0015P>CEs1\u00024Խ\\?E$Iʃy1&Lq'Aö\u0005\u0001v? \u0006\u001e\u001c襾\u001a!u\u0015\b\u0000OxR\u000bIkZ\n*\r+e׌aq\rg6\u0018\u0002\u0017\"e+ֆ-٧\u0004\u000f7\tZnl7\u001b%\u0001W\u0015\u001fJ*P4{E\u0006a\u0011iJ<'+'¡I \u001b\u0001\t2~\u000e('³4us݈ad7kg7\u001f\u0001ڭ/H\u0015u#p1a\r\u001c.:\b\u001fܻ\r\u0013׼Gʶf,7R<`h9\u0012k2C\u0018FS\u001bM=LHj[TaQ6)e\u0007o\"ГʛLEoއ!Fdp5\"谽@&75[\"[,$\u0006{YI\u0005\t\u0006\u001a5W\u0002\u0006~^7'-3\tYb*iѐ{\u001b\u0000̭\u0005\u001c89\u000bR\fPX@\r\u000bu\u001c!q+\u0013x\u001f\u0016\u0011诋찈wO\u001b>7@1.\u0002M\"_K\u001e['\u000f\u001cbӗ7qp'l\u0013Y\u0014\u0003?\u001ejfD!,($\u0014\u001fu>\r\u001b;\u000f\u0015\u001bYۊ\fT\no(c\tˑ`\u0005\tg.Ѽ\u0014M傊\u001fEs!nɈc$SUQUy\u0000h\u0002\"Lʳk\u0019\u0001<`\u001fXi:w&+28B+ۛ\u000f\u0004v⊱\u001e``+Ry{Ԋ+e{\u0017T\r\f1.c$k(+3ZQͱ%MZQ僠\u0013!\u0012t\u0019i3Ф1H_\u0015!\u000b\nB\nZ{@@\\nXf\u000eI bTع&+ߒӐ\u0007_D9Њ8$-AC\u0003Z3ϵzz0A$\u001a\b\n\u0004Y\u0002\u000flH\u0012\u000f\u0011\u0007\u0007>\u001emrvGTUn-Vfػۛ0\"\u0012+n[ڕ]W\u001c@r8*rk\u0015\u0017v#\fU\u0012\u0007\u0016؍۸%\u001b\u0002b\u0013v\u0003\bAn\u0015\u0007:찛#C|ݍl\u0018\u000e\u001fnrs`x/0\u0019 )\u000f\u0016?E\u0017H21\u0015\t\u0017\u0005\u0012BDJJn\u000e#^PS<\bN5.+*A}Q{E\u0011\u0013A7U7Zt\r~6\u0018\u0001J@0}Z\u0001ݍO{K\"ސ[D/į/\u000e5,*e19]$\u000f}𩖀\u0004n\u0018Rm.[\t#\u0018o„\u0010\rl\"BI?o\u001c._9ϖۺ̥\u0012P{*hB2o\u0007o4ߑim*gQK\"FquQgŜ4u\u0017 1ᤋȹ/\u001cGl}Ɣ]T`q8_qL\u000e\u0000F\\S\u0010\u000b.\u0014\u000b\u0000&fdt{'^+?\u000eȉ=+\u0004d\"NOII\u000e3\u000ei-c4:\r\u001c4Z\u0003fiޙ'\n\b\u0018[qL\u0001\u0016XF*}\fCN\"vS/P\u0003͔@>s\u001da4qc\u000e\u0010r}6zheID10sN~\u0000\r\u000b\u0017Y%\u0000g|\u001ee>:\u0014\u0003\u001cX:\u0013b:\u001bEX\u0015x,F/uZ]\f\u001a\u001d\u001c!߭\u0013\b\u000bl0vy\u0011\":oAĝ\b\u000bzI\b:HT\u0006eǁe\u0004@'\f!p=G<\u0002\u0004\u0011UNX\u0002gZ\u0014;\u0012\u00005^\u000b\u0000\u000ȇ֖.9pGWCFã\u0012BT\u001d\u0007\u001bz;ji[\u00146' =on猗@xN_\tO 1*&x~m,<$G]-+ \u001fO\u0018%$e\u0001\u0011Ӂ\u00024ah\u0006$g)\u0005\u0012?\u0019\u0001\u0014ܖ\u0001\nR\u00181Hy\u001dp*\"z(w\r$`PTz4ߢ\u001e\u0012>\u0003\f+qs+!=fCC\u0004\"AY5e؞\"l\"\u001d\u000e\b\u001e\u001aYҊ|\u001f|7N\"l`\u0002F^q[߳&[\u0019JVҋ\u0016I\u0003z\\B\\ڙn\u0001$T=?\u0010J\u0015H4m=4'\u0012`\u000e\u0019\u0019$\u0010ej\u0010Ymg#W(-M0Dj\\\u0006\u0013wN\b0sH\u0014\u000bȄ\u000e;`|\u0013R.#\u0010U/V\u0003U\u0012\tלh\n&IR/=\\,_L#Y3/45劅)Ɵ*\u0014VԔbz#\u0001\u0016H\u0014q)\u001eHUc\u0011{Ǟg9\u0005-٢9Icy\u0002=\u0005NJ\u001aJ\u001e{4XA\u000f\u0006Fy\u0012?$\u0019{\naP\u0014S\u001d!1sV\u00133\nyu\u001e8\u0004=̟H\u001e_\b\u0017nmb\u0017]H\u000b\"с\u001fJ\t\r\u0017iR7E\u0013|Qrq2\u001e06\u0002VE9@VS.~^E8ǹ\u0017[$DB;\u0004{\u0004`e\u0013HTnkAG\u000b\u0017԰cY=Thww\u001dWpG Ѽ3\b\u0017EJ)\u0017D\")\u0007SE=x%\u0012tK\u0018FH|]\u0005LFc\u000eWx\u000e1\u0012s1^H\u0005p\u001dI\f|]r\u001e`'\u0019\u0000wq\u0012H2\u0016;\u0001>|=[\u0004{Z8\u0005a\u0001FRoQQ\u001dzz/LHAm\u0011U\u0006SǼ\u0016\u000e9K\u0010\u0002}@\r\u001fp6阬n|)\u0019ukoȩB\u0018ƫb\u000eA\u0010\u0007}q\u000f ,pcBC1\ryRJʇ4+_\u00184/\u0006-\u0019Ƀ28C\u0014\f[@qu\u0018> hPY2\u0019>\u001e+#\u000byܮ\u0007\u0000\r6s؏ĺ\u000b\u001f8[\u0017q=:Ӫ\u001a|5'iwCGM0w [C\u001b\u00062^B*OE\rFA\\Ma\nD\\ZF/0\f|B^5Z\f9y}7e\u00023HegL..\u0002\r|>Y+!((^\u0016\u0003#\u0011!d\u0013\u000bT1a)n\u0004!Lfō\r|N(M\u001d#Ç1\u000b.lfgP(\u001c\u0019>\u000fO\u001bEB8^F\nP\u0010[! q#ɍ\u0015\"npIu|\u0012\u0002\u001bi\u0001h3W\u0004o\f?\u0011X*';׳Σ86>)0uP>Xs|8\u00007>~€%s$}]\u001cܯ^5Qp\u0003{~\u0002\u0018y\u0010H;c\u000f\tQ񉝹D\u001bepv5>#C_p\u001d\bh)(:05\u0007\nǥ2\u0018N\u0010\u0017C:UzQϚxRbpp#!\u001b\u000e\nHeFC|\u0018\u0011&|͆]U\u001df\u0001\u00151t(;s.C߀p)f\u0006\u0012\r\t]j\u0007_Jl|\u001f\u0014))%GՉo|VUfIt$8>s9\u0011z\u0013}Ne\u0002o\u000fv]hf*D\u0007*cp$ǽϰZyC.\u0017\fuB1\r^'5@\u0019&>pY\u0006s|\u001ach1`c}3eϜy=/\u000e\u0001\u0000܂$QMcM\u000fRH\u0013b*X䱨E(z٥ҧU\r\u001d/UV>%cjgF\u0012Sv%Ȕ>)\r2y}#\"I}lHS97kP\u0011IjY\u0019\u001bJ$Hx\u0012IQ́(\u0010\u0001ˈ\rՇ\u0019\u0004=_$\u0003ba|Gw.\\#i\u0002D$wU?w\bI^\u0015#GH\"^\u0006\u00196\u0014\u001a\f [.IAR\u000fiݡH..pL\u0006Ig\u0013\u001bqн$}PD\u000b\u001b?$A\"^\t\u0003pyH\nQ\u001b5#d.qŃZ\u00000\u0006I&t\u0018E#eJ>hF/\u0004S~aG\nV*\u001dĈ#E;Đg\n8\u0006Êt\u0014mo=CF\"v\u000e\u0013\u0018\u0014c\u0013HH\u00068,\tzg}\u001by:ǯ.d͹\u001f=\u0012r\u0010\u0018?L(wa\u0014\u001c\u001f\u000eg␨PG\u0019<%\u001f\u0010S\u0017\u001d\u0000!Plɇ\u0006X\u000b\u0007gx\u000717.\u000eWW-O0yH[@Ta\u0000\u000b=\u0001tF\u00028L\u00118>1\\JTF,\u0000㣺\u001a\u0004+wrk\u0012/*`lƇ\u00168\u0000g ZkՀ/X01Gl\u001eiJJt)\fJz-30rpdCO^G\u0012\u0016#*-a>{\u0015\t`pH\u00175R\nŒэ\rO\u001eɭ\u0004\u000bC\u0015\u0010\t\t[\u001b\u001f3F\u0019hȍO\u0015|C\\\u0013c˽:0\u001bD\u0005\f\u0010\u0003z|:e(a\u001e-)8`\"񶑥?\u0003_\u00126H5|Z#\tɴJH\u0015\u0005`f`Rz:\u001ai\u0003^UQ\u0017\u000f\u0006!\u000fv\\{҂L\tKx%\u0012p\u0010\u0011\u001fdViِ5Z cM|@]\u0016!\\U5Y\u0012HӎH}n \u001c\u00185\u0013\u001fV\u000e\u0012cp\u00139F?Cr\u0011ܑ}s\u0000l:NXJs\u0006=9A\u0015#\tJ<\b}Gh#o\u0003~[\u0015\u001fiYG2ڐ(:B0;>YΫբo:#9\u0012T\u0013Η=&4\u001eL]ŧ8\rLOoؠ\u0006F9Q\u001bP\u0013R|*Pʹ)>I?\rŇ\u000bGpo8K1_\u0007Cݙ/#Ň;kY\u001eN\u0000i\u0019EΎd6e\u0007ʎԎ9\u001frY_GJ\fÚHʆQl4Z\"bGN4*xG\u0010;>S%M>Ftp\r%\u0014m#?̪8~~\u0001\u00048Kq\u001e#\u0011]f\u0018Hdˀ4\u0016\u001bK_L:H\u001eR\u0010\u001c\u0015w&\u0007z\u001d*ʛyoo!v$;U׎Ը/\u00079t\u0002W\u0002\u001d<7:3p*.@&YGJE䦺вב~tVKOχԼcJSU\u0010}c*0P\u00025\f\u001d&1f\b8|_\u0019le\r𑂱R\u0015#ܵ:lMj!~.S\u0002GZ:ֳ&0/xޅ2EW=\u0000w-\b\u001e):7;O\u001e)y\u0000\u001fQg>{B\u0016\t:\u0016'\u0015\u0010\n&M\u0018i4?\u0012X_|\b]bn\u0014MH]zH\u0004a\r8Kl>\u000b\u0005Ͽٸ6DM \u0014EJz2\u0000@$\u000ef\b\u0014!#%\u0004ASΟ\u000f-NR#Z\u0019!l\u0014䝏c:g$<ç^}pbOZbje\u001as}E\u0001eI\u000b}ObXQ.)(PlE#CF\u0003h\u000evg0{u\u0007*44&\r,˩;\u001f\u0006\u001aOӼ\u0001s^LDJ\u0003\bX/Ġ?+\u0006$(!5\bJ>\u0001z\u0019Jt\u000b\u0011(ѝ\u001d\n\u0017\u0012ȓF?v1N\u0005,\u0015$`R8x \u001b@H\u0012\u0017@\u0001J#;\u0010K@(sWzKŬq\\uFLiX5tzC\u0003?\rc)O ȕ֠)Ҕ]U$\t\u000fȐJ+g0S1\u0016\u001b\u0012\u000b\u0002;\u0006-\u0017Th)VqLpY\tq̓\u0000s/\u000e\u0011B\fOzЀ~P\u0002c\u00102x^\u001e4R\u0011:ECB;%[~[GcI\u0002\u0005S\u0013g\u0016h\u00142b\u0007\n1\\&I\u0010\u001d\u0012\u0016p#t\u0014'OZ${ZZ'\u0002~܄:O\bGT\u0018\u001f\u000e$-\ru/8\u0011c$-tۜJ%\neu~)2.6قd3\n^̈́y:PPBt\u0014N!,V\b\\&_Ԧ\u0010M3+*D\"&-AˡD0[K\u0007_D\u000bYn\u001c\u0002\u001f\fiHh5!\b(C/r6KL\u0017Wg>\u001c\u000f%x\u001anQK\u0012\u001bIhjC:K%nt\u0017;i!A^ڃB㵗d8>\u00011\u000fi\u0016e\b\"P\u0010Ս2\u001c\t[-w꣟r\u001ci稀960=.\u000b\u001cĜ\u001dIT@\u0019QR\fyY\"b\u0019\u0014\u0013ѰD]9z\u0011\u001dk!x\u0001)L\u0011BJSDE\u001c\u0019\u0016*QڪL\u0003Xď2h\u001e\\*zb&I\u0007S(\fJ2ZN}'pRQ4pn\u0007ӛ\b*qV4\b*AB\u001eLLq+\u001cV]z\u001dg\u0004Zmh].\bS9`\u001d\u00141\u0004\u00143S\u0013\u001e*l\ra`;Y淽\u000e;G\u001efʎ\u001eP\u00118\u0005.S\u0014\tT\u0004~5({\u0007n/\u0014m\u0016\rh \u000b\u0010q@,gK$F\n\u001d߃4QdN.H*\u0003\u0012.f\u0000\u00026cjfQg@jQi.-3~e\u0001P.\u0012A6Ŵ\u0001WH\u0017eG^WΔ1\u000b0\"I\u0004\u000f)\r0|\u0003DzcQL.?2762čP$\u0012\u0019)F F~\u0004$C(\u00053eDL\u001dˡ!htJ^\u00156\u00147eџ<\"J$\u0014\u0007\u0014|wf&Y\u0001-I\u0005S\u0017\u001cr,\u000bM2M\u0006A(ȎsI\u001e/r\u00144XI~pI\tfd\u0003i\b\f\u0017&\u0000\u0004\u001a\r6!\u0003'3\u0000PhI3\u0001=!\u000b9\"xW)\u0011Ы2=͑#\b%$\u0013c\u0013睍C cM\r,{\t+Oe7Hc\u0019:96\u000e\u0010\u000f\u001d\bQ/\u001flJ\u0000.\u0003e\u000e:\u0012Kw.\\\bPO${~A8&D܂\t\u000fmOlzT80\u0011ᇊ\u001d\u001dC&ˮMݧU~\\h\u000bLk\u0013p\u0007\u0001Kw$AqțQƇY,]|kmz\u00049+赟ݑGI1;D,\u0018?@{ydȸMiP;Km\nJXGp\u0002~n|oN̚\u0004dGj;\n{mz;Mv43̔\t\u000eIHM\r.F]쨨9ˎp ~ɦ4%;Nʹj\f(~y:XME|M%gqY\r\u0016v/wxӑ\u0014aG\u000bxFK&M\u0016 ?+<\u0001vD\"J}]Zt>я#\u0011?\u0019zaGe(V\u00128%\u00104*^lr:W\b]2C\u0000-&nf\u0003\u000fJ\u001a٬g4(O\n\u001cţ}@B\u001d`1tl\u001figI9`\u0016:X-aPG@\u0002\u0007QʧOG[4k\u0000\u0002\u0002L2F✻\\nJ#&\u000f\u001bmr{I\\\u000bVh\u0013\u0016åbMyUZ~}稭9h&eG9mtmj\b=)h|:bu\u0014\u001eǒӑQ;O&:\u001dݹT\u0013}Й4MfjsG\u0015Ký\u0003sG\u000f.C\u000bpnS\u000f!#ɛ)nN=)(\\_\u0016\u0001i\u000e\u000318(\u0018בO⢆\t\u0006J4rnvl8$\u0004\u0005`\u0013a\u0012Ia:\"}S\"Y`;D2D8m#ߑ\u0001\t\u0002\u001a\u0013Hz~\u0005X\\՘H4#ЕׅdLO\u0010\u0006\u001dJ*\u0001v\u0002(؛scoX%\tMz٫}\u0006OT$\u0013i:5i]idi/:$\fovl\f\u0016d=;Mr\u00035bI8oN'P\u0007֟Nڲj\\ER:@ܙ\b0v+a_T1iV\u0002\n9_\n2J\u0015+=;hJR\u000bX\rJ\u001a\u001fJ\u0004Hn\u0019dZ죫FE쟔8\u0007N\u0019hRc\u0018m\u0006QoN`k*\u0018Eiz,T.JHU\u0017%\bE3nAzvJ$\nmA3\u0007\u000fsl4&p\\i\u001c-J\u001c\u000e1\u0016%\u0012”⚖X\"%$\u0014,!Ѫ\nG驣\u001ehсaNm_BWK\nh\n)f\u0014-\u0016m\u0001GgOM2;dzЌ\u0013\u001aK'3M|4gD\u0017]:4v-R,K\u001dkWtI!R'ǟ_\u0006gtJ%o\\\u0001P\u001ad=K/:iO'8tI\u0019FE8\u0000\u000bS^L>ɀ\u0019eu9\u0017١F#J].bY7D\u001fH\u0004l\u00015cK\u0013ިG%oMTgEP1fӥttZKL\u0014 L\u0011^7\u0004e(jf\u0019iGx5Sj+[\u0007H\u0012~Ҧ\u0013P \b`\u0001\u001cr>p\"\u001a@h0ǥ\fVգj\u0004=\b\u00079%Ş\\5&XWJ.!͵qhɥE@\r\u0005f+\u000f,j\u000e}:\u0003m%\u0006ͥKIt\u001aK\bk\u0002\u001cqN1C\u001ct\b\u000ff?\u0000hK{^\u001e\u0017ٟw.[d@Z{c\f4%%0i\u0015\u0005%ɞqwi\u0011Y\r]¦UUzz\u001bK%\u001a~dcu9a<\u001a\u0000ܟ\u0007\u000fv\u001d@e\u001a\u0007צ6{T})cv\u001eSK\u0003\u0007903}gb$J2w5Jӿ\nH}I]߱k}՞uF@\u0003`~\u0010t2\u0012}.|3sKyT\u0004\u0015\u0018hĦ\u0001hbf3\bZ \b\r\b?Վoqa\u0010-X?Q-\u0007\f=O\u0012n끶\u0007\u00023xs\\KOL\u0007;'K׫K\u001ey\u0005)\u000f^\u00127l,!bL_\u0012.iO\u00075\u0013\u0015Tǡw\u001eT^#\u0018dDQ\n`}J\u0015YvmzsC1vZhO^Q[%9t\u0010l\u0010~p\u0007{GvWoO~'KL]zζJ%\u001b\u00021R{ԘI\u0018#^nퟶ\u0010I>vIj \u0002O{L\u001ekt\t;aܟn\u0001\u0002-Eu.\u000b8\\ʸA\u0016ZT\u0006YQ\u0013siIhsIv[\\\u0002\u000bGjH^͇?N^e\u0015\\\u000fUm\u000f2J0\u0011 R5k?\u0005R\"y\u001c?4Y8L[xsIXK\fl\b\u0007d@9\"\u0010U\u0001f%\u0003p$jk\u0011Is)ʦR~%X\u001f\u0007\u0003Хjz\tG\f\u0012tMn7\u001c.ȟRӊ\u00138\u000b}hs쟴QAqKYz)|1G_z}\u0003#m7\n'|N\t\u0004|Q\u0005H\u000eQۨ֌\u0013ϥI\u00042\u0010\fy(N0\u000fEP\u000f<{U\b\\j{T\bGIoF\u000e~zRd* wOc\u001d4$RUN\u0014c@\u0014w\u001b)\u0001O\u0002Rݴ<\u0010dIj鶡KbP\f\\I\u0019B9oRV\u0012\u000e8PZ@)Y`D\u001e\rQSAl<3KI1\u0011%[>\u000b0Q~ K/\u000bnb/Y\u0014Z-ZH<\u0015\rOxAm_^9-]J??toQ\f(sʼG݆)ok`kކTl4,R(*\u001dX@,u8Uk1)ñ\u0018ХX<0\u0013c˦¼WORmJեa^FPK \\ԉ/U%--L3Ԝ\n=O>\u001bSJ\u0003f\u0004 e\u001c\u0013L\u0002\u000bK\u0010Vǔ(SH F\u001c_uS+K(e2\u0018y@I9-bA7u|\u0002\u0007\u00180g:|\u001boJV*\u001e\u0010Gi)Å.zS%=\u0001I{S{ڜKW{^TTIxK\u0013\u001dRC\u0013l]M-fgLʽ7uNEJG6\rcL~\u0005(>t\u0000]\u0005;oXQ\u0014\u0015\u0015\u001cO\u001d\u0014GS>M%\u0017\n,̓7M)x2zV3+~\u0004w\u0014[\u0018U\u001eS?$O\u0019JKEВLM}Ľwo\u00076CS8\u001c\u0001\u001c\u0015u\"j6\u0005 7u \u0002\u0002^<\u0013y\u000e\f7\u0005W\u0012rh\u0018bAI\u0006n\u001as\u0001D\n\u000b޴\u0007)DԄS\u001fNI>HBV\u000bb\u000f.\nT\u000eUR\u0007\u0018SKAϡQo]#l߿+\u001a_]N\u0005\u001f}˩\u0003\u0007o\u000f\u0004v@BeLZ'r\u0012]\u0005B)3rq\u0004\u0013yrI\nă)膙c]6\u0012x.\"Hr\b<|\u001b^\u0001q+ɩ\u001c\u0015\u000b\u0014SkԣF'W6\u0003<\u0010!;\bFN7ݿM^mɸ\u00140\u00047\u0010lWS\u0002\u000eaP)'Xہ10\u0003YZ $Y3\u0017\u000e\u001cp\u0018/6Mc\bc嫸D&fxZɩڢ\n\tEҚXJNy\u0005\u00133ɩT?\"߀D\"mrjz>>\u001c\u0005KNr\u000b순]dB\n\u0007\u001b\u0013\n*\u0016;lK\b^pHN\tˀ\u0001@Zp:\\SJ{y~r\n\u0002\u0010&b$9֓\u0011`T\\eY\u0002OIrJ\u0016~=/\t\u0010\u0015S\u0007cn.!\u0004X\u000fS5[z\ns%@Sօ\u0001|d1%A\u000fvl$\u001840d8HBiɣM鉺UA%4\\|%?9S\u0004\u0013im)/0\u000eeq69`\u0019.J\u0005b)wH#\\W@i\u0014S,1t\u001c;DDNUϠk#T\t9\u0003\u0000\u001db\u0003\f\u0010qj+|x@ԿXrSǵ1\u0004 sY2eD\u0019`h\u001ccFS1f\u001cY\u0014\u001cd\u0003Zia+@\r┃s〺7'̢\u0014@`7|\u001edNhS8\u0003';+)\\DSV\r8`}1?\u00143\u000fͥ8;z?)1En]\u0015Z\u0019'Q#bZn\u0002\u0019\u0014`\u0002;WD\u0000xq8E]Ɓ\u001c;3\u0000]\u0006);ّ=\u001cNac7yw2o\u0007\u000f%E8p\u0018Xa8u:4M{+KvTb\u000bP8Eps$\u000bnrm85HpXc:>1B7\u0013L)\u0007Fv%$\u0002%W~%NF;JS{ua0HRKTb)Dr\u0010\u001a*\u0005qt1\u0002pS\b\u0007_}ص;VE\u0004#XI;\u001d\\88\u0014X0\u001dխ]8taN\t\b]v\u0011\u0015m^ýB\u001btj}\u001a%.V\u001f[]\n)t[Lp\u000eZq\u0016֍r\u00108UG7M)^)b^\u001d\u001c7.\\_:Q_gx37M!s&t\u0000}Sv@\u0005/\u0017_\\'x\u0002lr,7EhP\u0013WdMq\tr,Sny3kߔ\u000eH\u00140\"~SA3b[vLA\u000f\u0013\u001dRQC\u0014Z\u0007izN{q0\u0013UzS\u000eلN?\u0014)ћE`Ĩ7O\u001c\u0005\u000eUR-\u0012NtLNܽlP\u001dU\rC5\u0012_Mm/4\u0004xXaMy\u001d\u0011D\u0000gNA\u0003\b\t8fo*\u000b}zS`\u001eJI_\u0015>oޔ'XV2tLf+~~\u0007\u001cśw,L\b?\u0003;e/~\u0012\u000f\u0017g_Nn\u0017E+o*\u0013\u0014\u001eKځ^IMm|͎\u001d݌/q=\u0011v\u0013('Ү\u0014X\bK:MamnѾ8^\u001fv75@R#e\u00168'&F\u0011Pvj:,.'<>.XgB<\\i \u0019S\u0000(1\u001b¡K9L]-R]$\u000eE\u001d\t\u0017ޓǛ\u0012f8@\u00108\u0014Ӌ\u0019l̛=ؽ\u0005U𦰠pƗv\u0002ޔ&V\u0005xS\u0010J\u0019o\nSP\\u7;\u000068Mշ\\u]6$1M22mP-ݔ$9P}`t'71^eT?F\u0002\u001eY\u000fPOVru\u0015\u0010$::z\n7U=Q\\e\u0003J\u0014\u0018$(W/ʽKZ\u001eqe1O\u0007>oN\u001bU7\\mu\u0002\u001b(8oJ\u001cakS\u00059ʈ\u0014H۵S\u000b(\u001c*)RVڛ\"*\u0013;e\u000b{S8\u0007M^\u001f\u0010V?t71pM7Ek8\u0012)E%5dxoʭȗ\\|V\u0004P)W\u0016G\b<\u0019O>[թ\u0007z\"\u00018\u001b*\u0002\u0012}WB粸\t\"\u000bs缬;\u001cq{U?*\u0002\b5\u0012\u0000^\u0013.\u000ez\u001eE\u00042wХ,gpTl\bNQ,\u001f4rS+z\u0011\t\r_&ؒ\u0016x\u0017@eS\u0013S.L\fn\u0005*8DA:V\n\u0014\u0016$p*P\"&pA\u0014\u0007p$AJpC\u001eڿ\u0002BoA\u0011&SA\b\u0019tO#I\u0015x\u0001#R\u001e\u0005\u001bƓ-N6@85\bUj2\tSE`=\u000ed@?G\u001aK8O+Zl r3\u000f\u001eB48\u0003ס!AJQ\u001b\u001b\u0003c\\%B\u001f4ɬ3%z(=ʂ\f{Ê\u0013\u0013`L[tXt\u0012F\u0016Cz\u001eA\u0013%\u0014\u001dS\u0016{dgmhg8Ce\fl85=\"k\u000fK\u000f\u001a\u001d\bcij\u001aT\u0014^vƩa|)w\u000f7ɠ\u00138SiRY|N$<\u001dtJ;V&GP]!YӀ)@f*k1?I\nhgzw\u001a\u001d6w d6lm|1)anE\t\u0002TYTJFs0GofrG©ɁgU\u0014R?n\u0001:0\u0010EF\u001eÁ{\u00140M];t\u0012I\u0005\u0003t\nJ\u0007c=s\u0014\u0010Zל_XHBI|IE58E-\u0012ULNQ\u0013bҦS\u0016e\u0019F)өfR\u0016q\"\u0017D;o\u000b\u0007*9ҩ\u0006G*һɤ*ӤSgbSEt\n#߂\u0000Jb^E0΄Ee]\"k:\u0015MBa,aÐmti7\u0012S8,\u0006RN\u0011]U(k\u001e3S뗂O懄So\u0014\u0015\u0019\u0012a>\"v\n\u000fڴ^N\u0001R\u0012p72I\\X\u0006_mP)\u0006)nYb۪c;\f)\u0000_*N=5\u0003\u0003gJvjQ\u0000픧W\u0006vJ+L1CEMw;\n\u001aBkVȳSL\u00026U')B\u0002m^c]40\u0011\u0018N- ĦV\u0017⸝Yc?>/4\\)~;u\t09xT\u0004#3\r{;u7\u001fz\u0010)\t\u0003H \u0011np`n-0\u0003BM\u0001w]DNKqƝ\u001a7f\u0005\u0000wj}\u0002Ǡob˝*n!F;\u001dۛʢF\u0014ݪjQN\u0001\u000f\u0006R4ɝ\u0003Kv#S\nϝ;+Nq>E3v?WntpnOh;e\u0013\u0015STh&FPSL=a\u0019\\FwJ\u0010*/$6;@z\"$vq]ɲ'^S\u000eM\txwH\u0012C\u0019l\u0007N\u001d3\"e\u0016MN1GyX\u0007'xwS \u001aÑw\nMq\u000b\u001cE:^\u0012U[SO\nX\u000fx\u0012\u00050Bܴwc\u001c2y\u001e;u\u0002UN\n5d\u0016\u001d\u001d{j-'y8\"\u00036\u0014ms\u001b\u001d\u000bj||pS7P$>;iBӠ;EDTˎҝ/C=;\u0015wpmbwMQe5K|ޝ\n\u0000qk\u001fީcC\u001bt>ީɳ1NwjV1\"Nt\u0004NYVbNi-\"t1\u001a\u0001o;)iN\u0000n;EM\u001f>;%\u000e\u001emwv\u0018\u0005ݩPvC,vJá\u0017{&SA\"ES2\u0005:۩G\u0006w\u0017\u0005#p0n K\u0000Jotk\fHL\u0003`pB\u001a\u0004Sm';ֵSȭ\t!N\u0003𿄬vM2\u0006\"\u0012\f\u001bD\nvX{vXNW'\u001f>Mo\u0000ynSSL\u000e\u00194nڊc<)\u001e;SQ\u0004~\\<\u0005\u001fO{\u0018I\u0010X’u\\\u001a\u00144: u[\f\u0006OIbR\u000e~\u0011FӔ\u001eTΙ\u001d\u0011Q`@%ߟC4p\n\"\u0004\u0018潿l4\u00043&!<\u000e.,f\u0016O\u001d \u0001c:\u0012\"\"D\u0001-N\u00015HЏ@F\u000f'wpSu\u001d6tSYP\u0017`vx?F\u0019HIx\u0006YJժ)s$V]:$\u000e\u00105\nE6Aˢ\u0014n>Q\u0014l\u0002z\u0019e\u001e\u0011\u0015$\u0007%dEJX\u0002\\\u0001\u0001\u0001B|\u0019}D\u0010 \f\u00113\n°?\b\u0003C\u000f`a)d\u0017\u001aF\u0011;\u000e}\u0004\u0004`lz(t\u0003+\u000e(+\u0011=>3a\u0007#J\u0003 gAb\u000f\u0005c\u0010\u000f1\f\u0005ġ\n\u0007*m8X7_&D(&貋E#H0QH棸<ʙɬ\u0013D\u0005Ih\u001f)f$ݞB\u000b\\JJ~\u00133\u0010ggM'ѧ\n\u000b0Qx+>ADէ4'\u0012)RE`^á)&\u000eRI̬qX\u00042zH0\u0011~\u0011\u0004R\"\u0004^[HJ\u0007\u001b\"\u0013.:ϰ~\u0004\u0007E\u0010\t\"LIR`\b8\u0004ٵ\u001d\u0018v-\u0010\u0004|j\u0019Jq4\u001a^hAh̍zJ\u0004\u0012_8>OY'o8|v?\\)!Q7=#0)u\u000f_ԔoFD)q5$.՝+:%EP\u0006O(G\u000fLي\u0012\t2 ,7T(UHEUo\n\u0014$\u0011+?\u000fҎ²\f:\f\u000b\u0012HrGR\u0019\u000fq\u0013N1e1!~\u0018\u0015}?\u0016/}\u0014QLqnwX_Ӈ\u001c\u00126e_-@S\u0010ˏߵA9~p\fcD8\u000f\u0007!d5\u0018|<4\"O0\u0012µ>h{C/\u0018\u0011G7B|\u0014\u0003E7>g24,\u001c\"ؚL!l&͋2(̽\tU%'zBӾs\u0006\f,b̛eL\u0013\"\u001a\rrf9\u0004!\u0014A`'dr\fQyN\u001csVN/hta\u000eC\u0010_\u00139g \fihq\u0019\u0018d\u000b(P\u001eQ\u001bC\u0014Y'UϿ%iþ8r\"E/R;\u0004e\t$+~\t?G ?Dˣ\fҖ\\\u0013Y\u000e!h4q4)\\\u0015~\u0011WU\u000bI`dKK\n6 \u000bcY#\u00141\u0004K!O\u0004jP*1j\f?\u001c8q?\fw\u0019&(Q3A!pƆ?\u0019\u001ebTey\u0017cQDhFM\u0012F4ofH7\u001e\u00005\u0013S4D\u0014!blwf\u0017tk<\u0002O|\u001ebڬE\u001c+a\ta!\tL\"#Vx2#ɉ|bEb\u00138jU&\nO\u0016<[AALQ\u0005?f`Pay\u0004?\u000e\u0006Mt/bdͫF4o\nQ#.$*\bU0\u0015\u0016\n7Qb\n&N]hơWym\tSܳ)\u001dz{\u0016\u000ey~V&Pvj\u001c&F\tFxeJ1<\u0016\u001e\u0016b\u0006V㊺\u00149E>6!>8SEkjBJEdKn\u001f\u0017>2\u001bAQPѳܣ*\u0015FE2l9C\u001dqy\b\r.\u000f|#:\u0011%\u0004aÃP\u0004@\u0006Bdk\u0013.8+-\n\u00062xPb`!?=On\u00160s͌S\u001cs8C`!Sp\u0012rr\u001e\u001c\u0011\u0018S(zM/u?\u0013\u001d\u000eӾ1e\t/5fVcha\u0006V\u0004~\u0007I\f;w@B\u0011v\baA\u0011E\t\u000fAЌ\u0010,G\f/|ULJg| K\u0012B'\u0011~>>]\r3XM\u001b|~C\t*!\tii6;Z\u0014!dXg\u000e(\u0014Y>9JLbm,B,\u0004-.̄#o\u0005$*e1\u0015\u000b<1,\u000bdp`0Z\u0014w\"\fN{<*\"\u0005\u000fm0Ytv}K\u00167K\u0016Gx}z\u0010w\\\u0000»\u0003da\u0019&\u000b3Yod5\u0014n}d|aPdхCpB&Jb3M\u0016\u0013VOd)`\u0002XC>4YJ\u0001Ʉ\u0007ɽ\u0003D\u0007dr}qM\u0016@t#O\u0016u~\t\u0011볇xV?Y<\u001d\nb\u0004eqP\u0016\u0004q3@&!\u001djR\u0016O)`',\u000f\u001deg,*\u001a\u0019,b\u001a \fbɆ\u001cAdk2},T\u0007^ߦ~ ,v\u001dBP\u00162Ww}\u0011\\t}j(\u000bߥ\tB#\"؟cB3>rC0\bG}a\u001bR\u0016%>&\u0003\u000e,Ռ닭xؗp#)\"\u00059\"4Q\u0016IW,&,tg\fP\u0016g_%\u0000+ʢH\u0007HB'f\u0019e0)\u000bn£,2]\u0005\u001a-[\u0001mv\u001b\"Q\u0016/c}\u0014(@+Yl\u000feqDS3\u0000\\\u0001\t\f\u0007K_zCک\u001bTl1ςBߑIb|I1' A3긁(#AT\u001cZ\u0000\u0012\u001a2\u001er}dO4b7\\6#t\u0005w#\u0015e4߃\u0017e\u0001>\u001fJ(\u0004u›^&Jbc\u0016eA\u0017U\u0013\u001c~\u00039^:*P\u0016\u0014/t_?\u0016\u0011b7(J}TAY:q\u001d>j\u0015xvJ\u0017\u0014WU\u001e臬\u0015\u0013E\u0004\u0011{\u001c'Gr\u001c\u00100O\b[l<1\u001f!\u0010rixrb3(\u000bSLũA\u0013\bgz\u000e\u0015W\u0005ae\"P5\u0013\u0001\f\u0003S \u0002\"Cp=3\u000fi,\u0006\u0012T5\u000e\u000b\u0013\u0012gˈ\u0011eq\u0014F\u0011[:W\u0006xu0Ă\u0000eǼ3,rn\u00140H`9|Ɣ%.\u0004\n1Y\fm\tj+P\u0016:RNnBY@.!{`\u0004\u000f2l2X>\u0012\u0018M.\u0014e\u0001l\u0017\bTf,]E_B-e\rLJ\u0014fT`9O\f\u0000U\u0016\u0015:C&p*\u0016e\u0011\u000f-}(1t=Tk.٬\u0013e\u0001Һ\u001eZ88\bՈAeq\tQ\bS\u0017,DYa\u001a\u001c`3j%.\u00001ې%5\u000e\u0017\u0011?[-q#l0{=ﲫ\u0014V\u0006LwR(-b\"\u0000yHQ\u00161\r\u001e\u0011,V V\u0010/e\u0001Y}0RL)\u000b_m\u0013\t\u000e\u0004+'|+\t1\u0016̴*ea9=-4f:-HxxUr)2wD`}u)\u0016\">\u001e$(å,:\u000fR\u0016;  \u0010zLSBJH\u0007L)\u000bei\u0003qnjl\fk !U\u000bo'X\f7~[ʢXt4\u0012Ӕ8MC{s\u0014CEP=`|LYC\u001c\b)\u0017,\u001c{\u0010C\u0001ܷ6\u0015\u0003fDLa\u0017\u00137MY@@34eQRD!H:hʔ\u0005~P\u0015% MY\u0000ĩ\u0003D[̔ŗ8\f)&|,l\u001c=tNY<\u0000PT\u0016H\u0003m/C\n|T\u0016{G\"EGe\f\"\u0001 D\u00054[7Ě3cCcȘT~\bˎV\u0004UUT\u0001w@IkL 9\n^@B%\u000f5OYWe\u0016fq\u001d\u0010;\u0000ک>4\b8K\u0016\n\u000b-\u0019j,\na׈*\u000bgePt(\"'p1-g\u0017WЏ\u00053ᔪ-*+60JEܕEd=5\u0005?{t,^[pW\u0016C$^2%d\u00026DV\n.:нB\u001c\u0002~ewl8`\u0007616V\u0016c\nDP¨\u0014Td\u000b,W\u0010ss.QiʢJ\f\u001dO\u0013XY8\u0001!\u0000q\u001c+\tQ͍#kb5\u0004+3\u000b\u001f%mV\u0016z\u0007\u001a3W *=\u0004\\\u0019+W%ҳtgߕz0s[¥qb!m\u001diu\r\u0018JM\u0007CےTN\u000e6\t$M\u001e{mZ\u000eV\u0016k2:u6'TYEb\u0005Xc0*ҽ}nlzYwh+m0\t^1sV\u00164Zhjpjmul+\u000b{~\u000f\u0013\t\u0015t+\u0014f[\n{=Giӻ\u0018_\u001f͕\u0005\u00192򹲸Ҷ\u001d\u0005\u0007oP\n\u0002}Q&^YtGs\rF\u0011hr0x+:\u0006ʵe5\u0019ಈ{Ş_q?:sBWP?!D\u0012)нX/׊2\b\u0016[f3?~1Y`_\b7hBHr!n@ۄJ&X5+\u000b\u0000YCek4\u00016r+\u000bm_C(J\u0015sWh\u00166W8}T\u001eW\u0016u]ʂ\n\"в@(P1\u001bcLe(BEL,\u0005W(\u0006$K\u0005:\tj\u0005\u0010ȕ\u001e^]g^\u000eC'\u0013V@\u0004Dj۞i$H\n\u0018\"\u0002'~e\u0011\u001b\u001ah?\"\u0005\u0015]e6e\u000143A>/w-\u000fXe\u0001W\u001c\u00103-W\u0010SS\u001c\u0011B\u00064\u0005E\u001c\u000eStw+ІE`!KRn/{\rDzx-#7oX\u0016ôIQLbY2ѕ\u0001)L\u001dXR^AZc>IJh\u0010\\Mj\u0006PT>Y[\u001e\nXJgY\u001bg\u0003JȀ>\u0002\u001aɟkxQ'2(~\u0014KNɰ\t2H\u0016!\"\b\n,\u000b!E\u0010\\Meg\u00144\\ndY@\u0006\u0005VBs!\u000b$\u0002v\u001bL%O ^e\u0011ljKVR\u0014N\u0017@X\u0011,&Gȃ\u001e.m\t'Dz1WP u\u0006\u000e#\u0012S\u0014\n\u0010+f\nIm\u001ce\ts;eĊ+\u0000o\u0012dY\u0017J\rT͍-,\u0004U97g\u0011\u000fǩ;᤼U&Bx\u0001\r\u0015\u0012a\u0004+nSd[\u0013ӮdY(\u0002h.CcŅw\u0005\bbq4eaW^7cC+!jd\u0016w\u0005\u0003\u0010e(W\u00003z,A?\nߚh;u+7!b_W,\u000b\u0016#,J\u0015)\u0005LJ+&\bkс9\n%\u0014ؾ\u0015bXQhfse2F\u000fqN[+@{>!2#\tƪ)ss b͋C\u001e3\u0018)+48\u0015z\u0015ڲ,\u0005R-5~\u0015\bDe\u001fh\u000f?'\u0003!\u0015\u0019`\"J!ZY{Y\u0014g,jˇ́N+|νU'CD!ZgATwe\u0001\u001f\u0014V0~\u0006\u0016]Y(H>@:\t\u0005,\\d\u0007ۈjw\\Yvʢ.b1LWa\t?A\fi\u00141߬z6TL[^\u001f4FW>eBW\u0016>Z\u0010#(@OT蕅Qdxea\u001fBFze>C`,i,d>})\u0017\u0014yH+%GW\u0016dAq\u0016{e\u0001zPPT\u00013\f\u001a]\u001aYU,\u000bp\u0006datM\u0004V~/&{7BXbeܞ1/FTNѕ.bXu,\"2\u0002\\WEQR6MQò \u0018^#\u0015\u0018t*\b,૗g7A,\u0006`X\u0016\u0006E\u0006\t\u0017\u000bL\u0006\u0011o\u000fX\u0016\u001b\u0017mg,T\u0018\u0016=װ5aKX]\u0016,'p\\L[!e\u0005u֣ j\u0000X\u0016xJeeav3la\u0012>(\u001c]pW7,N\u001c\u0010,\u000beQ$JyeQV\u0004.RBQ7EM\u000fEː[\u0002CUB\n(\u0005\tO\nhζOHKr+\u000b*\u0019\u0011,Z~\u0000\u000be<\"',~°d𾲀\"@pAW ;%:\u0018^D~G!G@hShEq\u0018\u001bci\t,\u001e%,6]0\u0018\r\u0015Ǡ#g\bB\u001eD;\n\u000e;ycYB8\u0006Rh\u0007$\u0003X\u0016iâ98&'(1+\u0012\u0002\u001dĂ\u0000uqqԙ\\e7{X\u0016\u001aR\r\u0013\u001f\u0014ewV7ވ\u0000\u0004\u0018ERt3Ql\rk`0\u0000㼲CW8@3yye\u0019VZ( \u00184AX\u0016^q\u0006̏^\u0002J6\u0007\u0005\\LL<̕7HΟƎea崟i2\u0014\u0014p-ޫ))X\u0016$\u000eq=4lPPYV#2$E\u0000bY\u0000\b(\u0006MMC\u0006\u0005z\u0005,\u0005\u0005Dz@p\u0011Yf9,H]:\u0012\u0007Z\u0006O\u0018\f\u0006,&\u0010_iЊKh\u0017\u0019\u0005٧+\u0018'\u0005\u0005:oه8`d5\u0005i$*IJCFWf\u000f8\u0007\u0018I,*5\u0016ңlX\u0010\u00025௘#ߟX\u0016uSv\u0011\u0005\u0016\u0012@Qn},͏ߧ1OPA s\u0007H\u0001\u0018b#\u001e\\ۼ)yo\u0011>n\u0001\u001aXOD7\f,nAVbLݓiDH:A\u0001\u0012\u00073ZA\f\"-\u001f\u0000,\u000b6CtU\u0003$͆e\u0001ĭ\u000e\u001eh\u0016Xָ\n\u0014\u001c.^`)\u0006\u0014t.gzDD\u00129,8\u0018]?\u000bi,;qݻ:@\u0000\u0006\u0014qrj@1\u0003u\u0014\u00175E\u0016\\\t\\y\u0005PJ\u0002\u001fzd0\u000e\u00155,\u000bie\"\u0003nG|O.D\u001f\u0000\nkƥŅ`YX}]\\皊X^YK\u0000\u0003-5+@f]KL;B\u001dG{tCٮ^^Y#\u001fִO\u0015yB~wg>A\u000b\u001fU\"7ZO>HZOA}\u0002+֏h\u001f4\u0006^\u0015:\u0017\u0013cq;\u0006I\t^\u0007\u0010#\u001dU\u000e˅\u001a;A4_\u0013t!c\u000f/c\u000f=\\(\u0018!xEM\\_qC4c\u0016xFi%;e1\u001e\u0015z>e[̳w\u000b:\u0010sj&G_v\u0016먧qNeAI\u0016fR\u000e\u0006\u0005@\u000f,=Q'\t>M\t(!!#I_\u0013\u0004D9~'pI\tM$QYQN\u0011\u0018&'\b\u0007\tj5\u000b4cKQY8\u0016-*5`(lMTT\u0016ۙ(%_\na i?PYD(n\u0015.VUae11\r@}\u000bWM`,H\u0011t\u0005YY\u0016TG%\u0003_>JYut>\u0010\bVLg%neхJ\u000fU'0ƕlDcg$\u0011 4\u0002Gv\u0018&\u001fʕ\u0001J6х%\u0006\u0002\u0019\u0007HK)\u000bQҗEl\u0002x)t8\u0004%\u0017\u0011r8Μ#,r{҉8\u0011t\bl`OWYI\u0002\u0007*0G;SZZ3D\u0002fMge0\u00136[e1dD\u001b\u0016\u0006ߗ\\GB\bpzO[e%2SIh(\b;\u0004ʃ*\u000by!~\u0007Dyy\u0005^X 7ֽai꩐SîNAi\u0017*!\u0002^uuhR\u0002\u001e5\u0015,.ie!9s,|듨-\u0003qje\u0011'9)6hk@\u0002M?H0ann.\fw\u001c\u001d+\u000bc\u0015D\u000e;qz,YY\u0002f\u001ft\u000b8V\u0016\u0001LtD\u001ay\u0011Y\u001fQGxnޫރ\r+\u0012y\u0011,\u0004hʂڊG\u001fZ\u0002\r'V\u0016\u0017\u001euL\n,\u001fy\u0002fc\u0011zhgI,UZ~H\u0002F\u001b87\u000e`ީkj$?\u001aF\u0012\bk\u0016\r#,F\u0011],^\"A\u0003TYGɣ\u000fU\u0016eFnn,\u0001\u0018\u0002SY|Y\u0007Ke\u0015>\u0002jn\u001c\u0003\u001d'&\u001cB\u0011Xgc2R\u001f\f%_t9wMW\u0001rڪ>.R2\u0012O&`\u00123־w>BޗpUJ)Ἐ\u0011pzz/i1\u0014yİcB#ư\u0000pW\u001f!$h\u0011Gh}\u0011z\u0019\u0007\u0001\u001d#\u0015&\u001bM$\u0016ea7.\u0000~\b[nDLJ,o\u0013CE\u0005W -\u0012O\">K\u0010䠢,~-yly\u0011\"%d\u0015Q@/(\u000bP# XRxOVt\u0005\u0012_l;\u000bPO\u0004\\%R\u0016(̟)\r\u0004֎p\u001cy\u0004z\u0000q!\u000ea;B\u0003\u001cBE\u0007\u0003\u0015\u001eAҦG̦,2ANs\u0004oa\u0002\u0015c\u0011\u001c.+~=,\u0006(0eS{tLS\u0016\"mj*\bz\u001bBim1e\u0001tݯZ\u0002C:{\u0005́VY)\u000bȝɑD\u0017@I\u000fw:-\u0012OY\u0018ܫ$S\u0016+q\u0003ʂ`Nro\u0000\u000fŻBmF}ˆsRYT&'\u0002E\t>\u0005~z[\nX \rYv0\u0007\u0018AH(O㋩,\u00104\u0007u\u0010,[b;T\n\u001dxOS\u001b+\u0007,&#[\\,.;\u000bsB.F\u0000,\u0017r\u0003\u0017#t\rbkf\u0018sN\u0001nXʂlC⡊\u0011Dntq?l\u00134WЁ⇏v\u000fZlT\u0011\u0003\"T\u0016KU\u00160(w6lEF\u0013WY.\"t*%#i\u0014n0YYXGS\u000f‰\u0002䢪e_\u0014\u001d\u0001ҬK\u0010@\u0017\u0017#\u0004F\u001b\u0010\u0012,RRr\bQ,O\u001d,7\r\u00115\u0017#D:.r6!\u000eӐv1\u0002Ġ.Fd\u0013܊4T\u0016I`1\u0001{T\u0016)\u0016`l\"rB_;Uʈ粩\u0011\u0004p>pP\"\\\u001d0\u0015OWJYYD]4ٌ09O<\u0016\u001d\u0015,\f^x+\u001a_\u0017\u0006gy[Yb\u000b\n:Qy\r#p)W\"@9j,\u0001\u0000Z\u001bʂ]!03\u0006ź\b\u000e\\ͦ~kpKXL#;\u0000\u000b\f=\b۽\u001by\u001fn\u001dSw&*\u000bA)\u0014\u0014\u0007i]UoRa\u0000%.(ZIL\\)&B%R\u001dKFY8Sf|6\u0018>\u001a湖jwWs;:!b\u001dݥu[j@.\u0005yl.\u0002*8\u000e!\rU\u001dϯ %v\u001d\tpu\u0011\u0000l\u0014a]\u0004.\u0002e\u001e\u001b֙rQ\u0014;L!\u0012\u0004\"B\u0003{`A\u0016wg\",H\u0010,E\u0006؂xJMq-\u0001@'N8HKu~\tl'NFr$}*8ʂ@\n@J\u0015,Rq j;\nhE@\u0006ڝ`U\u0004)$H6,\u0014\u0006hzwk6\u001cG1\u0001\bZ\rIXwBťU\u0011<]@B\u0014k\"Q\rڷWE}\u001c\u000fo`}Q\u0016\t\u0000p3\u001f{>MB\u0001{ܐd,TILѵD\u0013'\u00144\"\u0000J\u0018=ZU\u0000\toU|R)g6\rz\u0013__O\"\u000b\u0002YrxGYȢ\nbQ\u0014!\u000e#j\u0011Qhn\u0018o_\u0015́\"h_{\u001c1ͷ e1m4^\u0010\u0001\u0002E'\u0013\u001ee\u0010\u000e~:G\r=P\u0004GpxkK\u0007v@н\bz+s{\\^%j7&Qr\u0000k4\u001fJaP\u001dXK?\u0002)eựFH\u000b5P,'M\u001cX\u000fb\bꤔ\u0005N'\u0016\u0016!\u001a@\u0003E0DY9Ի-P\u0004p0\u0010.@\u0011\u001b4R\u0016\\[n'u|[\u001cqx\u001eh\u00028,*\u0016u8 \u001a>Eܐ:N\u001e,R\u0016\u001cT,٩\u001e4R)yson9T#L&\u0016/\u0016AL_m+LH T\u000bMY8\nq\u0004\u000e21e\u0001{Nml\u0015p6\u0010B|S\u0016\rOYo%8r_G9MYP\r\u0014J_\u001f{\u0011C}\u0005c\b\u000e\u0017\u0012@ܾ'WUc\"\u000f\u001dn'!S\u0016\r؜{!e2\u001c_V@Xk\u0012h=\bÿ@\f3\u001b\u001a\b/\u0010\u0000\u0019\b}|\b9!QD\u0001^b\u0000{+ř~!K\u0002-ߧ\u001fM:܄XR\u0016\u0001&8\u0018\u0019\u0002\u0004Qtwf%p2\u0004nL\u0001\u0005L\u0006y \u000f\\,ȧ(X,$\r7,\u001c\"swX>r3\"`&1FX\u001eCZ*V,N\t\u001c\u001c7YӪͫ\u000fVhW\u0004sM\u0016aߕdb\b\t'X,\\\u0002>Y{\u0001\u0004xEB?KrŘ΄q\b=%kM\u0016\u00188rk'\t\n17YHaӗ~d3?Lkb\\9\"_\u0014\u0017LǮL\u0016?U\t\u0013$ۃ\u0017\u0001fi\u0000wL&,Jiҧ\u0014\u000f>@E\u0005V\u0003\u00109o\u0007\u0011<`ȇ<\u0001\u0015-#WK\u00161Q\u0019\u0012m\u0007{A\u001cXcW%\u000b?qCɣId] 8Ʌ,[[m\u0012uz0\u0017@=\u000e\u0015uHI\u001d+\u0011'\tђ\f9\u0014{pHVt?+Ø,-'tL\u0016\u0013y\u000bB_`5\r\u0018'\u001c8\u000e3\u001d\u0002&M\u0002\u0018\u00124\u0012\u001f1,\u0003T`W\u0001G\u0012,0\u0007@\u00038ٶ\u001d<%88\u00151Yur&F\u001agUg,\u000e5\fLȣ{\u0007\u0004\"$#[0Y[\u001bn0Y\u001d\u0006\u0002Â4L\u0016RYV6HuHdN^\u0005\u000eDs=i0j\u001d8Lި݇DtL\u001eIT^\t\u0013p0,[=\fi&!D\r\u0017zݢ\u0002YU](ڎ-!zcߟ-M\u001634|ho&\u0002*!ѤNa\u0012j\u0000炝nZ;2Y@1rzˮL\u0016Z-\u0018DȞImQ\u00122?\u001fY\u0018P \u0004Ë}b\u0015dl\u0016u6)\u0017fYM\u0016 r\u000b#`QZH\u0000q\u00176\b0,\u001ai\u000bd\u000e Y\\ s\u000e+;u>h\u0001-55\u0006\u0002D`,Bh=YxF\"v@9xn_\u0001 hK\u000e-sz/n\u0007&5{{xT\u001f;*\u001b3TcEh:>\u001e{ ,Q\u0016HAaW\"\u0015e̔C4,b\u000eʜ\f:\u00036\u0018,\u0003yQ\u0016\u001eX9$ҳ_\u0001L9Nqϐ\ts(\u000b\u0018\u0015!\u0005\u0007\u0019ܜLi\u0019\u0000C VP\u0016g\u000eO-mDP\u0016D[\u0004Hy5a\u001d\u001d\u001a/fހ\u0007G?8\u0016K:7,,?\r)\bH\u0016\u0017'X\u0003>Zk\r\u001c\u001cT\u0001<#B\tu4R1n\u0000Kx%\u001coi\u0016\u0011o>?xJ2C'MAY|@,hq„M'Q{Q\u001by\r\u00142`\u0007uv\u0006T)?ѼCFR\u0015\u0002eqԉ\u000b\u0014oPvM,\u0006P\u0016YK[5ݥ\th\u0016\u0017oN\tUIhvn5Œ\r\f\u0016`\u0012~\u001bt\n#7ׂ',-]\u0014`\u0016\u001cqa*\u001cMTE%\u001b\f!\r\u001e,^U\u0004^Z\u0014H\rY@\u0007C7\bWlH/IWy*toD\">∲ )\u001eQ\u001a/\u0004̡\u001bv\u001c&K,ʂ!@_;Jԡ\u001b8\u0011~$E\u0003e\u0014\u0000dDj(\u0000t\u0003ϝ(\u0018l\u0000e\u0001X\u0012Q\u0000\u000e,h\b,>HNHoCYHXy;c\u0012t\u0003\u00157\u0015\u000b=&vR\u000e`\"[h]!vY,7\f>S\r\bҧ]蔢}GOM\u0018EYѬ\"'\u0013\u0014;Rѕe>\u00103\u0002Jo,\u0002|GJ7แgToqzn)^(\u0005>݉JR\u001dQ4=O,tf\u001dG\u0019,n\u0017U*}.\u001b\u0014\u0002~\u0015\u000f44\\\u0005ޖdh\u0001K\u0010\rRynf\t4\u0018\u0011\"oO^pv\u000eoAYsT\u000f6(\u000bWxkW꧎y9\u001a}]3ا}}eP\u0016Ov@\u0003Qk\\hqdqQ!\u00175Ǣ9\u0016/w5\u0016ņ\b\nmb\u0000vX#8@,\u001b\u0016I \u0002\u000f0\u0004\u0007_g@m(\f\u0016\u000eg\u0000ǀQ\u0007B`<Ũ\u0002W\fXv\u0015C0^A^2\nXU`\u0014'QS`/\u0003\nV\u0000'l\u0005\u0019>\u0017\u0013[\\\u0001\u0015p+g+M`\n@\n_`\u001cQh\u0015\u0005\u0016\u0004+1+6,06ʊ\u001f+\u001ezS\u0002a\u000f\t쮯\u0001x\u0015\u0000\u0010,Jf|V1Jos{e\u0016\u000bUm\u0000ӇU५b0V\bUEܟ*\u0017\u0018T\u0001Q\u0005\u00056B\u0015O\u0013\u0018\u0012I9\u0015P\n0q_\u000fŽ !59N\"\u0015e“(\u0002\u0002ryܼ9OqC=\u0015*\f*nS\u0003*9~)f\u001dX§@úA)>S\u0001cN\u0011r9QS\u0014)7MQJ%L\u001d\u0018+-\u0014\u001dX+\u0014D\u0016J\"`\n{\u0011u\u001b)\u000e\u0004L](u`]M9W\u0007&m)̗n7d)?h<\u000f^\u0014\u0014\u001b\u000e(EM?u|=4:7$\u0005s\u0002\u0003#\u0005Vt@\u0015R\u001c\u0004\u001fE\u0001(5G!F1\u001ae\u0014\n(ZsQE!xb\u0013 .`\u0012EG(B\u0014\\C;A7$YN\u0004SЭh\u000fCabP` '0\u00051/S\u0006\u0006^\u0013\tE7)0o\u0006FP(t+FJ)Z\"͠i-5<\u0019bڟ\u000f\fdZŞ^\u0003eEM\u0015\u0005\u0010˺\u0017\u0000\t\u0006C\u0000`L`ރ\u000b!\f\u0004\u001aaY¢\u0013~T\u0018\u0018Y]\u0017Pl\u000e.\u0005xa\u001d4&aa=\u0019&\u0014&0\tE\u0016qx!dXB:bN&\u0002\u0010x\u0000:\u0004b%Ŕ\u0014AJ1037lo\u0015K\u0016\u001c\\\u0006\u0000V\u0002G1‹\u0019\u000eTWu=\u001b[lFc*9fc\u0010\u0003'\u0014ǚ*\u0019\u001f+P)\u0007\u0007@\u0001\u001fNpiBaoFV\u0002\u0018\tK,iBa\u001ad`K2\u001e1J6\u0003p$\u0004E\u0010`֔8\u0012(qK[\u0002Nd%\n&gjkh\u001d\u0012?\u001fKp3԰D|_\t\u0011J\u0000J\u0019!2xrl\u0004XjBC41N}UT^J\u00183pTb:[)alÚ\u0012>\fˆ\u0018R\u00029x&\u0014)W3J|$Ϯ\u0011%!\u0004<#\u0000J\\IL;ts\u0012\u0019&aDi\u0012I\u0006H`ݯ$\\MIzv;IU\u001fg$*3;A\u0005KJ\u0012\u000fbsf:\u0019@\r\bgG9%|R̹3-?%\u0007U8G31\u0011a_~D\"r|+LG|F\u001fg\u001dgqVя\u0001\u0005\u001fQ:CN3*Utv\u0006\u0011\b\rG\u00102g\u0015E9l\u000b\u001fa]#&<\u0004_\b\u001b\n\u001fϮ\u001183vDΞ1#~W_j]=%gs\bم\u001c\u0001\u0019\u0011}\u001bL껎A\bm6mV9yޡM\u0011\u000f\rNG/J#M&~Sx\u0016\r3h\bkj2\"pLjvQ\u00000\u000b#bG\u001a\u001dE拀\u0011K\u001a\u001d_\u0014JӿT\u001ad.@EZD&e\u0011E ,h\\\u00115\rŠxM i*N\u0011wڤ\u0014hQ\u000418TA\u0011z%A+Fy\"(p\".:m>\u0013\u001cOCD\u0000}ZS%\b&?/8DZ+$:\u0017rDP\u0018\u0011\u000bSND\u00187C\u0011FU$F\u0014\"S U\u0003\n(~%&ݲZ\b\u001fbv5\u001d⺞:iv9h\b\u000f:3\rb>K\u001b\u0002Z!µ5R5۷6CC\u0014\u0010`z׶\u0010\u001ab\u0018b\u0010\u000bQ\\\br!B|\u0000\u000b\u0016]\u0010Bk)ļ(\u001f=!\u0005OL\b\u001a]\tH\bǸ3Bϵ'D\b\u000bv\u001f\u001fz؃q \u0006m#\u0007a\u0013f \u001c\r646E0-\u0018d\u0010\u0013\u001b\u000b\u0005c; \u001c[U\u000b\"-d %4\n\u0002R ]6\u001a\t5-D\u0010~:\u00076\u0003a\f-\u0017mI\u0019\u0000M\u001d\raj@W\nks\u001al+b6sw\u0000i\u001bel\u0016\b[m?\u0017\bv\u001b\b\u0000\t,$na\u001b,\u0005Xͭ|n\u000bDэ\u0007B4d FQ] \u0012rH-^ \u001a@u\u0017u\u0013&t3RJ\u0017\u0013c\u000bME7\b;ݐ\u0017\bUn\u00141_ pg:\u000b\u0000w/y7'|\u0010x\u000b*)oy@\u0005\u0002[no%\u0003A[ҷDo\u0005fu,@ʐ-̎a{q z%\u0010A \b8\u001e\u0007\u000b\u000b& \u0000\u0003\u0014\u0005\u0019_\u0000Ax\u0006\u000btk?|\u001fx\u0001CWQ\u001f]\u000fh\u0000<\u00030\u000f\u0012p\u0003C\u001fvt8#\u0019\r3\u0004\u001c\u0017?0q\t\\\u0004\u0007J\u001f3~\u001b\u0015pC\u0012p\u000fg\u0005\\ĸm\u0010?TYD\u0003\u000f03p\u001aB~3\f\u00104*8WC\u0019s*83\u0013dx7~HN\u001a\u0010R6\u000ff>P\rWpa\nnt\b>\b\u0002$\n\u0007\u001fd\n\u0006\u0016?Ђ\n\u000f`$4~x``&k\u000bs\u000f\u000e!8B\u000f_<\u001e̴\u000ff\b}6ޔ*\u0013\b|\u0000.\u0003\u001dar}\u001c\u0013[\u0014y`\n\f9\tBqb\u000e>$U\u0006)\u001c;\u0007,DD8\u0004\u0010K%*8^S\tz83H\u00038Gq=bqaC\u001aAݍ#\u001c\u001e\u001ed0f>\u0004xܙO\u0005ᰛc\u000f\u000f׸LrQ\\-!ᒳMȀrc\u001f@؇S\tPd9Hr)@\u0019c.\u0003>\u0007Qdk{\u0007\u000f\u0017\t}\u0000:\r\u001d\u001e˨/\u0007\tbn\u0017\u0013%1\u0007N4 l|pEdCq̱/ه܏,\u0003[\u0018\u001bE%sL$b.\u0014͌00A\n`[䅹Ur=*|0r@\u0003*L\u000b\u0007\u0015@L> %\u001fғ^h\u0013`4|\u0005읜?b̝0=\u0014iQ\u0002P3|{h~\u0007XC\u0007*\ts4S߃\u0018tz+{(\u0012r\n9ut3}\u000f\u001c\u001eL\u0013X9ه\u0004|\u000fLr\u001f\u00004\\r氇0G\u0001c.@1sk\u001fc=\u00072e=<ɛM\u000f\\+4L\u000f\u0013a+\u0011A\u0010\"N\bzy\u0017ys΃M@7yp.81\u000fB<\u001d\u001fʃD\u001cy/ǃj<\fq4\u001eFIV<\u0001E\u001608Y)t\u001f\u0014\u000f5\u0007p\u0001JIW\u0017xPT,xIG\u000ep\u0017\u0000݁pA\u0005vTہX;-bZE\u000e2\u0017k$[pEa~Q\u001d\u0006:@&\u001dujI;\u0000Eu]\u001d\u0018@\u0015B\u0006S+%[pi{c:P:\fa!ۢ\u0017-mp\u001aF\u001bCm\u0003siCSp\u000et\u0004Yk\u000e8sP\u0017+\u000e(x98J;řtC\u001cZ%O8\u0003`a'/UIK\u000etG\u000etX2[鸇\u0003f\u0000\u001aC8(J(/\u000e~\n\u0003(v\u00045\u001cnN\u0001\u0006\n\t\u000e\u0004\u000eW:p\u00018\u001bX:ـI\u0017[6p8>%ıA\r\n\u001b\u0010KG\u000bؠ\u00035Q]\u0003\\\u0003g)\u001dukhSk\rB^\u001fv\u001aH:4a\r;OSw*\u0006;E11\u0013í\u0002@b(vs\b?\f;\u000eÁa߼a0ݍ\u0016\u0006[Ja]&aؙ\u001e\u0017\bN}>\u0010!fw&\t\bn\u0015A\u0018\u000e;_9\bYw0\u0000%l%Ԟg\u0003C#\u0010\u0007ȺK\u001c\u0018ވ\u001e=\u0001T^I#\u001eG\u0012qM/R%yԫ70VzL g40z2tm`\u0000t\b2z\u001f(```6M3S=\u0002\nq\u000bY\u0007\r%cIG0>޳\b{8==\u0003/\u0000Ĵ|-3\u001b\f|\u0006\u0006'\u000f\u0001\u0017\u0000\n\u0001K.\",m;{5@+~\u0001.\u0005\r+q\u0005\u0006\f\u0018F\u00070.ߪo3ׄ_\u001e/>_\u0000\u000bk/_ôO/D\u001aWB\"%+F/V,\u0017\u001cA/0-,.…\u000b4Tp]4F\u0001\u0013`\u00051F\u0017\u0006|`|[`G\u0002\u0018(qr\u0005F\u0003\\auC\u000f`\u001b!Ka8Ab>~\u001dׂ1\u001fZ\u001b>\u0005\u000bsZh&-|P@\u000b\u0007x\u00167\u000b^\u0005_#]Ϊ,l\u0018팅\u0001,P\b/FX\u0018\u0013\u000b\u001d\u0016@SXÂ\u0005F\u000f\u0002\u0016DW\u0000*\b_B|\nw%H5>+4:[\u0000W+E|[My\\U[Za%g\u0005@\u0015\u0015+)\u0002C\u0015>w\u0000Uׁ[y\u0016W8#\n*,%U\u0000P\u0005ad¢\u0001H_Ԙ\u001aZ*dH*Q!Y‘\nx\n\bڒ\nw0)@Oj \bPg=!CS $FR\u0018\u0016aنfOJK ͇|\u0002V(`#)|\u001c\u001f\u001d;(6Q6v\u0005\u0007mQ\u0018_=M\u0012\u0005w@\u0014 v`”2\u001f‡\u0015\u0014\"\u0019(\u0010\u001c?4~\u0000\t\u000f{-|>Ke\u0013mD^J|žG'\u00142\u001f^[1N#V\\kZO \n\u0016\u0007zBgx*|nLd~c>\u001bR\u0007$\u000f\u001a\u0016&9RZ`?=!&\u0018Q'0_\u0013\"\u0015Q\u0018(|-\u0012򨫟\u0011!go\u0005̗\u001c\nX\t=\u00002t{EO^1Ш'C\u0003Oa>\u0004\u0010\u000b\u0011:;O'D6N\\\t+Çq\"w\u00105섡Npa>p^\u0004\u0001\u001bxWZQ\u0013V9o8ig3˗\u0018^':a%\u0004!\u0019Wk\u0007^\t]\u000f\u0016>;b,\u0013:!f\u0013\t8\u0017<}2Sv/]'l\u0018>z\f \u0001<8U\t\u0010y0\u0017s$+ 4\u0012u(\u000fs.\u0013\nܒ.\u001fM8(N\b+N\u0016f'D\u0006P\u0002d'4\u001dT\u0001؃I>\u0013NuX/'Dy`8N@Zm\u001a'8@8Apo#7i\u0013>&j!&|E\u0013y&RL؀T&/b|ʄma\u0018d\u0002(܂\u0017\u0013\u0015\tW\\\u0004\u0000~\ty\tOAp,\u000b61^1\f;;xd,W\u0002i%l1\u001fV%|\u0010ɡ\u0012A%\u0000\u000f;J8X\u0012aPj/P‡!\u0019XOf$<\u000b}N\u0012JI\u0002\u0019}\u0003\t'\u0019\t4c=Ev\u000fH|\u000b\t\u001f\u001d$\u0017HGy̗G d|\u0011^\u0007>{\u0004\u0014>+'sF9#\b\u0011\u0016a#4g)UFaS\u0011\u0011|`љE\n\u0017!p\u0016@\bU\u0011^\b|D\u0011dw\"҉\b)JI\u001f\u0011$7DJ\u0010!><\u0004Dq>M\u000eah\tڑV\u000b5\u0004Hg\b\u0010H\u0013;\u0010hw|\rg5:\u000b\u0001T\bs>\u0003`BhA}|\u0003\u0007Fn\u00079 K\u000f\u000b\u001d| J|\u0016/N'Hy0|p.<@4O\u001d>\"_?=\u0019n\u0003\u0003\u0011\u001az\u000f7#[j\u001ci\u0003\u001bAZ\u0006}\u0016\u0007SX\t}A_1\bC\u0001T*\u001e{P\u0011`R\u0004\u00074\u001e@Y= 6=\r<\u000fpB\u001f8X\u0007ː\u0007;\u0005yట.\u001ex\u001d\u001e\u0014<\u0014*\u0003\"M;x|!u\u0007hH\u0014\u0018\u0003\u0003h\u0007y!;X~\u001d0u!\u0003M\u0007$\u001d\u0010}=+?\u0007зs`\n}\u0004j^\u001chH9@˃\u00029X\b}\u001b\u0007\u001f\u000b}l`!\u0016\u0007VDކ\u0003\u0013\t\u0007\t\u000e\u0003\u0001}{\u001b\u0017\u0010w;n25\f5X\u0006Ge\u001a4\u0010J\u0003hpq\u0013T-\u001aG\u0002&/\rC\u0003e\u0007\u001aJ|\u0006\u000f\u0019$;gp\f{3`l5\u0003Pf\u0006\u0019\u0019t\u0019l\u001b},#Ke\u0004ex\u0000rG\u0006B\u0006\u0013c@`uk\fG_A\u0012\u0007e1\u0018AE\u000fˈ%+Z@5\u000f3\f\u0016*\fB\u0018`pЀA\u0005/e_\u0013a\u0017\u001câ樂\u0017\u0005՜\u001e8ҧXI_m\u000bҡ5\n5\u0000$k\bN(Gd7\u001d\u0011\u0014\u0003z\u0007R \f9\u001bZZ'(oۆ@DgxvIg\u0017H:\f׿ײgY[O/MaczG\\ti\u001av_B\u0002w$\u0014HfLHy~i噖Gr\\V\u001f{c)߅\u0019u=]#^r_XYG\u0012H\b2Rz&aO~i\n#\"H>EI@\u0010$2I\f\u001dAt=/_$;$'p!\u0011H\u0006yp\u001c+Ӵ\u001cػL\u001côKKs\u001c_3>g]ݸq]]X]\u0019e.0\f\u001e~k8\u0017ح{skxK^ccO\u001d~W$\u0018Qd_\u000fϮic}\f׵a\u001f/#\u001aH_1\u001ev\u001f_q\f\u000f1\fǴ\u000b\u0018~\u001eu\u001c~v??kuZaW?\u0006?k\u001br\u001bu{aa:{zqz8kO/\u001f{>?\u0005ލ8؝9vϱzٝg٥㚮\u0018_\u001eǽ>C,wY\\{Zi2_x]xg?\f\f0^߷?\u000b[\n\u001eq\u001e%8Wp}OA\fq\fǾDzŸB0ۿ.?iÞ0izz\u001fs\r^ixv{\fY\u001eï׻\n]]a=~\u001ewvY2?\\05\f\f/\\wﾳgZw߻}\u001c0Xv;Wo\u001dZ\u0017뷦Ke\u000b/_?1}=];7~iv_/po\r\u001eq°8~pY}}\u000enkLy~3Ȱ\u000biu^/=Lΰw_ݎ{～_\u0018:~;\u001cKົqvم/B>stream\r\n;\\ϰ\u0018\u001a==va\u001e2\u001d.{4Mg:ZvO{\u001fp컇~kݻ}{[ß3^vj$\f?\u000f84Ir\fKqL^i~]^ٝa?OϟjD~;r\fú\u0002\u001fQd g_{n\r$Ifao<ĻFF1ؗ|\n#0O\u0012\f\n#(.$\u001f@.|܈΅\u001d@x@\u001eap5\f,\u000e_a}q~\u001e4\u0001,\\VݚO0U1N֙qE\u0016B\u001eE^xf7qbW7Uco9\u001d\u000b,jlL١oTOǖ\u0005ϒv\u0003\u001fh6kbK^IR44[\u001cvR`\u0007\u0016Z\r4EVtF\u001b8LjS,;)45%\u0012;ZY8'>1eymaTk#\u00054o\u0001́zIJpMƋfsm4Q\u0004cǼ{N;Hv\u001c6\u0004(\u001d:N[d.M0\u0016?;gi,ܖ\u0016\u0012ATiz\t#/aa^MEz;\u001dER8n8a1rA8MTDռmlI\\C=<ʻ\u0004\u0015Gl\t~)o\u001d[\u0013˲E:V؎6\u000b-ijsCڸsc&\f!\u001cVHR(#vDK\u001dq)UYb\u0004tU\u0019YGpD7\u0006;5hh\r\t\u001d8\u001f3\u0003*.\"!H:Uؔ1n\tAQ\u0000\u0005ő\u000f\u001aѾ\u00193ŖT}W\u001b0y\u000bKahH87u\u0004\u0015CC#vx\u00068Ƽdc\u0011aJaA\r'\u001cܱ\u001a\u00159\u0003\u0005RZ\u0014?B\u0002\u0013\u0005BxS\"\u001b\u0018Q\u0016Z1\\x\u0010\u0002\u001bZjP1bb\u0000\u000e'\u0007\u0004cSU=%e\u0003\ng$\tͭh5a),%\u001eY^Nmx܌h\u0007J\te\u000e\u001d훜z3*=#k!reƐ/sie\u0014Sb\u0003\u0002$P(74dX\u0011M= ]EĊ,9\u001bR\u000b\u0017A(Ԅ%#;N=r\f@&F&S\u0015~%0#v%f^h\t\u0005aӠyEP17$)\u0007Xd\u0004@J\f\u001f/㔇g\u00019\t?\u001e\u0000\u0007G\u0006G\u0000\u0013\u0012rUC\bMxN|'ol;׋4^354\u0000\u0003\u001d\u00138q\u0011H\u0003f\u001e\u001b\u0002| \u000b\f\u001d%\u0004/CB$h\u0011ą\u0019\u0012bC[^K\t\u001eh^%Aj#^31]dGlK[g\u0011S;-p\b\npN,\u000bhƆT\u0016)\u001c\u00005m\u0018'X\rz\u0016\u000e\u0006=KS*zA'ɂѐ\u0016Qjc%pn?8u\r\u000e'\u000e+b\u0005̪YV\u001567䕥Sڸ3A\r1\n\u00194̖Y\f:\u000b%;3砇IkB\u0005\u0015&\na4gd4%f@gf+zO,lǼt{{7 n5$)\u000fyibq%\u0016Sb_;fC;:e\u0003\u000b24\u0011b3Đlu%s1O\u0015]QfFԕ\u0019ѪK>Bh\u0004\u000f4+-.yy0:\u000b*sh֕.i|J\\5n\f\u0002&%p@\u000f!O܈\nQ:\u0000\u0006\u001b\"^I\u000f;GW\f\"[\u0002\u0016\u0012H\u0003\u001d\u001f!$CK\bJ&4|1\u001ep\u0012,I\u0007\bHaA\u000e\u000e\u0015M+*6\")\u0018[t3^o?\r-msfvД9ՅV̇i\u001d!W/izG~`\u0015\r$\u000f&@C\u0014u3^qtH\u000fĴX\u0016 CpF\u001azKK^Fw\u0005\u001cҸF\u0007bDa.\u0013&3$)\u0018R\thՐC7\u0014\nj2M\u0015\u001aR\u0014\u000f\u000f\u001e \"n3bpHP\u001aTF\rxX\u0015O&A!F\u000fa\u0007\u000f\u000bT7~Ȓjgv\u0007Zy\u0011o\u0010$k\nLy؜\u000fou\u0002\u001d\u0013l)!o`OT\u000e\u0007M\u0004\n#\u0013֐\u0006֑4XMa)\u0011,\u0015ּyK]\u000f\n\u001f潣3(#ꌷmg֦adʫKilNN|IgE\br,|vW\u0001\u0019oiԈP6֮(%\f>q!\u0010M!d\"BTsNԘ8Mh2r\u0002%oVn)\u001c\u001c\u0001VN]!9&N\u0002Vp\u001134ufqnK\\kfs'\u0011\u001dbxs`!Y=U\u001c\u001b\u0013-oխrNl\n!ǃ'(խH\u0011m\n`^DO\\FBX5Nj/\\\u0013\u0002Sn`\u0015=p!AI3^An\b\u00013725vtH-\t\u0011\u000b!ʌ\u001d*BS\u0019EԐ%#j,Ɋ;bY8ev\u0007̺Ďכ\u001b:\u001c&\u0018SLnȩ\u0005,\u0005\u0003&shԎ'2髧%\u0011\u001bV\u0011@J\t=|̋\u001f\u0014b\u0002AGv, \u0014|S\u0012\u001cR\u000f\u0011\f\u0001YᚸlxKSA_Sn-y\bB1\u001dVER\u000f\u0019Z1\u001fm\u0007%2\u0019\u0018X3(̌#EV$EA\u0010zt\u0016\u0019?N^*،Y\r9CT\u0004!\u0018X\u0011aNJ\fI*3S3\u0002\u000e\r!S3bsn˩X2aUDM%YGpP=\u0007;N\u0006#\u0011\t^dfH\bKɚ\u0012+$dI8\u000bȦ\u001dQSbFT\u00100\u001cO=JS;\u0012GQ-f=2!qQ\u0015īHvoVDˈŐs7\u0014\fҕK\u000e\u000b:ERԊW\u001bvX\f;BC:\n6F?3$260P\tAl\u000f#\u001bf\u0017?\u001a\u0000BE\u0000RCObGx\r\u0010.\u001cQ\u001aX6Ȟ3ТD\b\bBȔ\u0016\u0005\u0001l=q\u0015m\f9F\u000e\u0011CC^_\u0019\u001a/\u0012\u0001\u00002B\u0007\u0007N詆7D\u001d\u0001#Z\u0019zR8\u0006*\u0018?\"(\u0001\u0004\u0004\u0006tMlLͨa\u0007\u0007Ԇ\u001d#\u000f(\u0018Qs.4$\u0015\u0007w\u001ebKPq|HӘZRg\nk\b\u0011Tʫ8阸\u0006\u001dY\u00109\u0007?܆!>ؔUNyȔ4-Es/\u0003\tyM0̢\u00102M\r};tlPc\n}MZ\u0013B\u0006>,\u000b\u001e&cJ{=('\u0018up\u001bfS23Ra<%Ns3ZE\u000b\u0011/\u0014K*5H-6^3%4fe:h^1ek9\u001d[ؗΙpf\u000eC;Zwt\u001b[\u0006Kڞ/m\u0017\u0006}MDX&1mO\u0007\u001c3\"Fx\u001dL^E)\u000f-\u0017ڑJ)!Gi\bj@f\u0016ͦ7\u001dc5\u0012K3d6&̘\u001b\n$|jK`BC8\"cG\u001a$i\u001do;&-P\u000f\u0013Y܎E7kČԗ\u0019e4\u0005:)3{sC8e^Cs24mcC(\"iU\u000eK麳C̎1\f\r!\u001fh\u0001d\u0003H\"+rr\r9ق{DH\bM9\tB>sМS,\u001c3_\u001c\u0010yӀFFTm)Iglī\u0007\\J\u0000\"\u0012\u0012v|`č \"Vl\u000b9%SC-]\u0012;3Єh5\u001dAe!\u0012BCKڴs*[\u001fz!\u001c\u0013dzLy,\u0017W&~RVsfQ״\u0005\n.il0gi3djc9f^9\u0016B\r\u0014lzM\u001e\u000e\"]4{c[^mnI\rHؠat':!q\u00182\u0007t\u0014\u0011-IUٚ\u0006>P,\bAy\u0005\u0002V\u000e|ܖX:ăBueո\u0000ys1\u0002\"R\u001a\"\u0012\u0013Tbug6[ba;&\u000e$dE\u0000Zº\u0000r3\u000b=#j6xnp\u000e\u001f!\u0014\u000f\t\u001f\u0004\u0013\u001f\u000ev\tА9EӈQT-IU\u001e!*\u0012V\u0004 (\u000b\u001e\u0019X\u00110l(y\u0015\u0001a\u0011ZhD!\n\f6s\u000e|S;%\"C^y-\u000bn\b\u0002\u000b\r,%Vyu\u0001;\u0000j^A\u0000z4S+#sb[}S!MejIܦ[\t.M\u0001\ry\rxv`\"Iyq\"@\n\u00020Jt9sY-mnX\u001bʢ9\u0005\u0011]\u0019mZp\u0014)q\u0018/\u0015\u0002X\u0001S8\u000e\u000f+F\u000f\u0019[Ru׃N\u0005\u0001\u0000&$`ES̗\u0004eB\n&\tI!\u0003(4XF\u001a\u0011u\u0006J\u001b҄H՛PB3~h\u001d=y\u0010y\u000593~P1^\u0012k+ZutF{8T7_AGiȍl)7)n7b\u0010H})PăKbgj*(B\b$E\u0000\u0002@K\u0012X\u00115VilD܅d7/dl9~=J[\u00115\u001a\u000eyY\u0011.\u001cR\n. 4U\u0011\u0012a\u0012CRqp+~\u0011G\u0001.Jo@8zIԚ\u001cbSАW\u0016\u001aqZ\u00123\u001aRK \bejWmrHՙ|D\fX~)Ҷ\f\u0007\u0006^4X6B6fp\u0019M]dȻN\u000eY׋j],iC#TlXc\u0005DUB\u0013=C\u0002Slet\u0014Q\u0013͎\u0010\u0004=fQ,\u0003&\u0001\f<\u001a),#/<&-051\u001a0iN\nF\u000fV(\b}-[y\t\u0018\u0014 'AP3\u0015IQ(;^`T\u001b\u00046yrJIL\t\n\u0007WR\u000e!\u001f54#\u0014\u0007}=\u001dY_ӶCV[$nc[ⳝ3Sb\u0010\u001ba$&#SVs@*\u000fشM\r|*L\u0018\u0018\u0010\u0011mAMZ3svE\u000f4\u001f!艕q\u00020\u0011ݾЌ%-\u001b>X;%\rIs\f״\u0005\u00028!0:b\bX\f;/zx9=)\nH%XX\rQZ;\bb3V(oWOi;\u0001\u0002\u001b\u001c>PbD\t,I:c#N_xbZ(`Ou\u0003$C\u001f\\9zxPՈ\u0000\u0007b\u0005LP\u0014IrH莬2K:0^U;\u0011T \u0004慄j錷\u001bB24SS14=q`G\u0019R\u001b\u0001\u000bLy-a\u0015u\rT,iZcCڬ[\u0013Y\u0012L4ta\u0011]\u0000\u00062\u000f.x0#\b:f\u001b\u001cP ZGU\u00120kwU:$|)\u0001\t(Edh2\u0005\u0016I_\u0002\u0017Һ5sZ\u0001S&,\u0013\u0016\u0001g#\u0019!%4q2#\u001a\u0002c+Nini\u000e.Y\u001d\u000e6\u0013G\u0005h萓G\tH*\u0002\u0011D\u0011\u00196?<ͬ\u0006=KDbd3\"pIa)\t\u0011)\u001b]\u0019;9}\u0000x[\u00102!\u001f4\u0011ԉ\u001f\r!ZsSVejJ+M-y\u000b(Wnp{'zIAjrg5m{LZ\u0010X\u0018AM\rz?C'\u0006'0\u0001؟0iI{eFZq5m\\\t;]\"4\\Ӗu{b[8'6\u0007]>ŊMd\u0019;9&=q\u0015=NEP\u0013\u0007\u0001\u0012_ҟ\u0005\u0012\u001be4\";Zkn[[?rXC~o~`*ǯ|lɆb\u001bm\u001c\rvџzN\u000bߺ\n*\u00188\u0002Xb\u000e\u0019\u0005;\u001f\u0018\t\u0016X\u0000wzg\u0005\u000f1,nPn\u0003]žiLH&Wi8\u000b3=hth򇕑r{\u0015Noo=\u0015tOz\u0013\u001dEh\u0012k'\u0004.3AanUkW \u0010\b/e8\u001f2\u001ca\f)2e^\u001f\u0004\b7\u0018\u001fӝY\u0014Ҫ\t\u000f\u0013P!f\u0012\u000f!ZF \u00186WǂPT\"%%\"\u0006q\u0011\u0013uR]Q\u0013*\u000fG\nf\u00197zf\u0016\u0016\u0014b\u0010@P%\u001c\u0003UԭȋQ\u001e'\u0011hUC̝4\u0014(\u0000\u0014\u0006ɖ\u0016\u0005˾M<\u0010n$\u0018\u0000Dj)I1n\u0006qs\u0010wJ\u0000\rJ^\u000ed\u0000le\u0019껳ثrxia\\*\t\u001e*3F\u001cٔ]'*B3\u0003\u001e *-\\1lyQ~,\u0006\u001fKL\u001eyPεF\u0014x\u001a{Ծ\u001dQ0\u000fWWttS:JQ{;\u0010 $Ng\u0001\u0002\t\u00015\bP\u00164\u0010@\u000f\u0000*\u0001d \n77lM|hV\u000f+\u0011\u000b%P3k\u0003s0o'I*ꃨj/\n\\ذz\u0017[\u0015C8xvGi0\u0004$'\f\u001a%\u0012ʕ忚\u0016\u0014tU\u0014Ǣt:n{6kd\u0016\u0000=rCMnk$덗R3-RU螵\u0011*rлFf\u0000m\u0018\u0019OQXeQT\bʣџ(\u0001+/C*[\u0006)NX)\u001d\u0015`(o\u001d-\u0014Nu(ȉ\u000b\u0012ç\u000fB\u0006T~(ڑ\u000eA\u0019\u001bLφcD7*\f\u0012Dw/DGNTC]ONn@1)cH\u001cL\u0011ӘrV\n\\Z'oˣ\u000b1\u00048t5#DA\n:t\u001cb\u0014\u0006+\r2\u0017dzDIhq8zJP\bj0Ettr$\u0010\u001cl\u0001C+s\u0019W\\\u0012\u001af\u0005_ҷHx\u0010\u001bXJe4E\b\u0012߹\"گ\u0005ݽ«?(8nac2~Bf\t{9\u0017en@\b\"\f˪k(ؒ.IWԓ\u0010\u0001ЎxtZ\"^h5_K\u00193_D\t=\u000f%M$.^\u0018\n\u001e/,7_΀aV\u0010pv\u000fUZQ\u001a\u0013n\u0015\u000e}\u0014u\n[t8\u001c\u0015\b%_c\u001e\u0013\u0015\u0010\u0007%Bq\u001fj3\u000b\rS$mi\u001c\u0001QAzgxl\u001159ݐe@%A\u0003f60$\r\u001bߏUpz\u000ba\u0013R>F]is6z\u0012ڶ{8g77\t:^D\u000f4\nE7&Jt/\u0017xr=O2G]\u0017\u000f~廌,z\u0016DƀrʬxY\n6ڜeBw@\"~\u000b1\u0001\u0013A;D\u0010L:g(\flEhwjͭ,ZD#\u0002\u000b\u001f0z?6GP\t\u0014T+\"\u0012‚3\u0004|'\u0001#\n'%\u0000\u0005E18T\bzpe$@\u0018GNJ{}\u001d]xq\u0005Ʀ\t\u0014O\u0017\u0013BH\u0010OVu\u0012T'^9l\f\u001d~\u000e \u0005\u0005k\u0012\u0001o\t@\u001a\u0006?\u0011\\o|^ě\u001d\"Mc\u000e(+Q\u0013\u00129n\u0001bysJnubMh+#q=\u0017W]^+H%\u0011 {LX\u001by\u0007)w\u0010ay|\u001a\u0019=\bKLw\u0011\u001eP\u001f~3Znb0'M_ڦdJS~&qxb\f\"b\b\u001e\ta\f:-g\\\n\u0004\u0002jxn;~\u001c\u001e!ԝa\u001cd\u0016V*\nl뛑Ge\u0019AZ0]|2\u0002R+D\u001cҡ\n^6ᅭ2%\u000b^ aRێ}HޙIM\u0010hT$\u0002\u0017FtY\u0001\u0016\u0004j\u0010':6\u00178\u001dtBf\u0000|UX`(\u0002FotH\u0000)K\n.\u0003bu\u0015@\u001d\u0011ut\u001a??Y.]%w\nl\t\u0019:hA\u001a\u0015#sڗ \r\u0014\u000f}\u0013CB.OqZ\"\u001a]\u001dυy&q67!XwIW躚hX\u001aVm#\u0007Ճ\u0015arO\u001e3\b\\ \u0018Aˀ,%I\u001a\u0012L]!NI`ؤ\"$L3h';\fv-$C%F9F7U6ŒShe1 P \u0010s\u0014\b`\u0007j \u0005Vpd\u00063AKe^?zFK5\u0011'\u0011\u000b\u0007e\nqd@\u0000Z#ɋEx\u00102,o'\u0010<\u001aD9\u0002\u00034<\u0002\u0003B:C:l@ D\u001aEi1q[YcP\u001fu\u001d_fB\u0019\u000eVkAag>7ÖhW<\u0014]J\r\u0001]b;)D3w\\i^w뎇p`\"(\u001fj=}Ҷaqbv\tsD;&:Â;\u001fv֒n0jM\u0018BCn\r\u0012O\u0001\u0017qD?ӄȥ\u0017\f\b2\u0015,\u0019J\u0005IW1s\neTB\u0003*f4$hPU2\u000b\u001dVm\u0007.\u0013zOZ\"^$\t\u0013p=ȉQ\u0007\u0016}2\u0007\"P0$-W\u0011\u0001B6@\u001e:ԣq]¢\nV\u0014\u000eK\u0017M\u0017\u0010S';nc~z8Y_\f!N2-\u0011xme\n\u0013g\u0018ZUGN\u001f5A7R4\bsά.\u0012Q^\u0010{\u0007A\u000bD\"'Ho`ѵi\u0005s\by[g7S\u001cHێb\u0019\u0013A\u0000;\u0004N\u0004,O\u0016Qw\u000f'{8~\u001bo:*\ty:ZiC,(\tagtu\u0007G'dm`D5ް\\\u0006\t\u0003Q\u0010p0mv8\u0010t!=\u001420G'F`H\rx\n9\u000b[O3(s\r7c0\u001f921ZZr\u0001dyO!\u00115=t|uzMp$\"s\b&BgM1f㓉\u0005֞.{\u0014b56[\u000eW%8$\u001b:҃}l}\u0007cۚkY2\u00101\u0010c\u00194&TIAU5O\u001f%rM;:$i\u001dўN\u0016x\u000f0b䧩7\u0015\u0019:7\u0016\u0013ut0T\b/\u001aG\u0016?\t\u0011{hWgh\u00153;\u0007\u001f`\u0004\u001f0}#`dy\u0018\u00052S\u001bs3oEΝ\u00192L\u0005\u000ffH9>Cl\u0003mM iY\f_h\u0000\n\u001cH\u000eh\u0014,Lo33XahhW*si\"qƌ5]=e=V\u0010v\u0004ѺS!\u0016\u0002\u0000@;_A$jCm&\u0017רu6ѝo]4\u0019̏a\u0011̭G~&\u0019\bvOA\u001181}._\u0017xˤ\u0011\u000bR'%\u001be%}\u00107O}`YlNLp\u0004\u0014?r\bPօ\f.FlD\u0015j\u0000 J>94ՂKJ\u0000]OwTc\u0005\u001a^\u00177/\nx\u001d\u000e\u001cMc`gum\u0015)גC<\u0002[\u0003\u0000IW\u0019\t7P/#\u0011)Q\"t$$&FbIPԴXRs'\bH\u0001SR_7+6\u0002Ī\"݌r\u001d\u001e\r\u0000 \n\u0010&\u0000!b\u0007meI>\u0011j#n\u00036i06Ϛ)FcU\u0002Ӥ}\u0019MkDסIA\u0017N۫;\u000e@P\tiw'cT41\u0000F#!ET'\u0013\u000eXfL:[\u000f'b\u0002qYo<2\u0018כ\u0018\"wg\u001b\rFv\u000f-i\u001d&Gj,\b\u0014ӫVB\f\u000eC]ąV\u0017K6˾\u001bqi?B۲U+\\]骨ѻٌ\b'TU\u001866$~t[!^YCVLQT\u0004i\u0013\u0010_B>dn\u000f&wV\b#Rwx\u000e\bO\b{MpYGQ\u001b\u000fk|d߇\u0014X\u000fY,@\u0001\u001f?\u0003\u0019;6RIJi5CY[R\u0005ݠB\u001dP=uA\u0000U_B0\u0011-kJT\u0007#\u0013C˧1In\"c\u0014!(_IevF\npR]}Gnc\u0001\u001fn/V\\D\f5@v\u0005\u001e@}ad\u0013\u0016q\u0010{\u0005\u0003S>\u0001x`2gycslH\u0015up&?%\u0019u3\u001e\u0017:S|TKx\u0013n.\u0011HP\u0000U/\u0006 \u0017=X)Vb})\u0013a\nX\u0014hW].{\u001c)\t\u0014f)lM\\c\u001dA9OW'xPkMŀ\u00030,\u0018Uҽ<ĉ\u0002a\n)F>\u0007w\u0012L-\u001e1܂MR_Q\nAjAͅW\u000e\t.|y'{\u0005\u0002\u0010J\u001a\u0019ʡiv}\u0018f\u0006փK\u0005\bg;\u001d\u001f:6V\u0018We\u0002oH;2[r\f\u000b\bW{]\u0019p\"؄kMQYW`c\blV!/\u000bLx|\u0016a!kk.7\nI5\u0012J\u000e\u0019ZDc'[q*|o(b\nm'\u0001/0\u0012XN>wΊ\u0019NA;p\u0015JBؓގp\u0018pyY'J'bf\u0019\u0013Eja)*\u0018\u001fR*\u0000Կa}F0S~VAi#\"phw)\u0001O\u001c\u001aCb\u0010\u0005I=usO3\u000f[)`\n4֨-N{e\u0003t{n\u0013\u000bKc2\"_\u0019DVE\"lژ\u0014\u001ff6zX2\u0006H\u0019XKc\u001a.\u0012;~4\u001a%]\f\u0016lGvٳL|N=W\u000e[\u0002i\u0013M\u000f:Y.P/\bWf)P\u0016\u0005S㏉\u00151%٭DT\u001aڃ$ci̓\u0003\u00125A\u0011\b\u0012\n\u0012\bu[\u0005\u000b\u001bM\u0006*d\u0002d\u0002с`Z}cp`\u0017NsYx5\u0014WnNmX>\u0004F辪PI۰I\u0004p&\b&\t2d%g\u0000C\u0007\u0007/)SH\u0005,={<#\u0004Jk\u001d\u0010u\u0011/\u0017p(?Yi\u0019;.]il#(%\u001eEN߄\t#\u0017sJ/\fưHEvlD\u00009L\u0014L\u0000ٸIO\u0004KF-d=a*@\u0005cuXL\ttX$ h៦fu\u0007l#kl\u0004Z=i\u0019? z\u0004\u000b*\u001d\u0004\u0017D*\u0011\u0005\t_\u0002;^g--RPӛ˗(\u0014qD<=\u0016\u0006\u0002/-Z\u000fh5Zkm\u0015\u0016\u0003\u001e\u001a\t\u001d\u001fl5\u000e`P>'5\u000b\u000430Q\u0014JaINqL;]m\u0001\u0010A\"`\"``A\u0001o\u0004M`\"{\u0016@\u0011gy\tDFS,i\u00154 \u0002CɄ\ti\u0010.\u001bSYtwČ\u000f}o*v\u0017:B8sQ'5GkeH,\nJu\u001a\nw%P<@\u001aa>_/G-\u00047:xAIsOF\u001a4]i(Kuc\"p\u0015{pg\u000b\u0006\u0010\u0015\u0011و(ʇ3bW\u001e\u0016A\u001fyE(Q8^}EO\u0015e\u001e\u0011\"ۢ\u0005ƒ\u0002\"SꬑD+)\u0011B\u0003h6S8\"]C'=\\̙k(DK>v͔M\"\u000fhv`!Z7\rkH$1;l⩥w\u0014Z\u001e%\u001028\u001aUMT\u001c\u0018G<ޚl>T(h'A\u0013UB\n(\u0017K\u000eї\u0019%ٮeiZ\u0000[ ˤh&<ʢ 3A\rSyH$pG&]\u0002eYbDvS\u0004jqNVd1\u001d\u0012\fVR\u001e\fDA\u0018pVA~=A5UsJ\n\u001d\u000eu\u0003RpO=5{\u001b\u0000\u001cL\u0014\u0019%SԦɶ\u001c\u0003\u0015W&o?>jІR\u001ew2Ft5Lng(,\"(ً^pO\b4J\u0019 }!\t\u001c\u0013(\u0002vQ,ӓ3'Zuٵ\"O\twwX5)CBgg\u0018蠡gyIj\u0016LCl|RWN.H\u0004:W^e;C\u0018\u001a{ʌL\n)$w\u0012s}1\u0017yhPs\u0004ʱ޳I\u000eyĎ?O\u001f\u0001\u0017l?x\u0006`\u0002[89*1CKs\u001a\u00165\u001a}-qU\u001710^\u0007F\u00032Б\"V>\u001dX\u0002\u0002.^y\"Ts\"\u0005)ȋE\"\u0015}\u0006^|D\u001f'JՔ%t1yY9\u0000Ns\u0017\u0015/C\u0002-8s3%\u0012%,qzftRZ9=UJ\u001bBf5IAE{d1\u001d\rfӓ)K!&B8\u000e4\u000b\u001b.\u0001h\u000b}؝b8s\u001dm\fBf(*\fe%,\u0017#Ti+p)\"Ǽ\u001e\u001cf51\u0011ID>!8\u0001\u0007FɃ:vl2{䰩\u0016\u0005\n\u001d\u001ewSx\u00001'\u001cBx\u000e\u000f>\u000eJ_F8M4`e\bsh\u000f<\u0005^^>\n!\u0019\u001bn;`>\u0015\u0005~\u001c}[R{\u0001y2W2=\u00156XU~ʼ\u001f\u000b\u00014=ڝ\u001d.Z4̑\bЪ8?e칻gOIᐍ(i\u00015b\u00046E\u000evt\u0015J}=\nY!M4\u001eAuvó4`0$ʝWoЕ3`Ź\u0000h3\u0014{\u001e\u0016ڜb-n\u001c\u0006{Bq\u0013\u000fatK\rd5C8Փ\u0005ƟR\u0005ΗV(\u000f7\u00009̸Nu\u001fS\u000eA'=ޤ=Jqy|!\u0014?\u000f}\u0012<\u0013$\u0019\u0006jPlCM\u000fHSlqɟ\u0001?KH\u0000g\u0016`ز=>*a2~gU;\r/g@Vy\u000bD:~C\u0013q.\bn\tA(\\HI=5TmbLO\u00013a~\u0013IБ$!Q](\u001e\u0015\u0005ȉ3\u0013\"Km\u0015=\"ҙ[R|Ê`V%as\u0006飕]a\u000bp\u000e@_keѕ\u0018:dn\u0018a\u0017lS+{\u0000U#t.Jo(HaR\tn\u001ds\u001fQ➭\r@H)F:;sa\u001cV\u001d\\Nz\u0001q\"\u0004\u0004h\u0012ܘRR) 1cQa0^*\t&@s\u0011#aޖ.-j\u001e~F8bM\"ļF\u0007\u0012*iDlj\u0007.\u000fo\"\u001bSGJp K#tY\u001f~B\u0004p\u001a0q \u0002.KuW\u00057\n\n\tAyk\u000bp\u0012\u0019!\t\u0011D[&ոL>wgݚDtYOR\u0010n\u0012=4~o=J0y͍\u000f&c#\u001dL!&\u0017\u0017\u0016_nWV 72.\u001bBV\u0007{\u000e}5\u0005\u00137i\tlcffe\u0016B\u0003({ҭ2C5Qf\u0015\u0004\u0019T\tf\rO\u0012,q6}.4=\u0019\u0005\u000b\u0005,O0 XJ*\u0013Zf1\u0005\u0015l\n֡X\u0015,\u001d`G*`m\u0004e.<\u0007#3\u000bC,48_E`,a)`=L \t\u00024 g\u001dE`(\u001f\u001f9+0\u0018i\u001bS\u001a@\ff51؄21\u0018fճIV`,1b\u0014E@]Cb`\u0005d¹\u001ahd06D\u0006S\u000fkaf\u0001\u0006),pE;Ē`7D6\b셗\u001e8R\b`\u0007Ti\u0016}r\u0005\u0014j\u0016\u0001-=uY\u0018E\t\u0016;08\tvRZV7b\u000b\u0004\\P\u0001\tG\u001e\u0005\u0013-\u0000(XY^\u000b&햹n.I֚Lf1\u001cF1\\0k\u0016O2\u0018\u0003,w.?]-/v!\u0019L\u001d_\u001e>\u0010\f$)pQ\b^qz'?\u000f\u00035\u0011,IM\u0015mٷ\u000bS\u00162hXBڰ\u0014P֦71\u001fK\u0001UAɈY\u0012}h \\\rI\u0013;'\u0016zcbױbK\u0002\fb%VI.V\\R=\u0017K n(CNI\u0016\u0019\u0015@M\u0007b,dpl]*ӱ#sh?9}\u0019\u0000e%$d;7xp!z\u0001WN\f͢\"\u001d\u001c\f6\u000bֿbAf%cP-\u0019\"Z,Y-Įɞ\u001dd\u000b(_ >1[n\u0006s\u0005K͔\u0018ȦL*l+IN,lKeg00uq\u000bUi&3mhegh6\\ӌeV3~l\u0010m\ff\u0018Y483,\b)%FK$a‡:~\\Ⳝan\u0016eLfQp6,\u0015Lfg\u0015EӰ7#\u0014 .79䷫\u0007Y+mz\u0002f\u001f7WoT\nRZimK8;\u0002q\u0016LZζl\u00168\u0016fBg%t}Śŭ#\u0001t֫\fOk\u0016o%-g9s\u000fu6sYI\u001fΦSk\u0016\u001eNY\u0011mȱ,b\f5mSUoz@:\u0004\u0017\u001a@L0E+i!,\u00076sCHrNH#A:c33oG&~gAJ\u0000?lv8,)b漳'NUf6\fJ,iYbP>\u001ct貳YHggm\u0016%\u0014Y^YQ?>fq~\u0005YL3UJr6\u0000e'ΘAi\u0010g~E6{\u0014\b=M\rArf&\u001cf:X;{ަ\u001b3ZLv.xf\u0001—Š\u001c\u001fle,0q},3~pY\u0019\\6G\u001f}gT\u0005,@}X\u0013UryU{gf]\u0019f\f=fm\u000b\u0019TTgl\u00168CsYXwBa{ۙt|ngᶳtOC8Vn\u0000ϰk\u0016J0\u0005\u0003;vƶfq\u0019\u000bk^\u001d,,hܷ3ik\u0016wǓgɽ<í\u0019gSY\u0002ESɲ\u001c\u001f{A\u0005i\u0016$Su\u0016Gv<\u000ef!ug6,o]ߜ\u000eSM\u00007\u001c\u001ap83Q\u000b\u001f\u0014YdW/qY:ЄH\u0003\u0014SD~\"\"\u000b=\u0005wp\u0015\u001c\u0004u\nN\u001bP\u0005WYȧր\u0010,6M\u0005N,2S\u0006g,֕c\u000e\u000bM\u00067;YP-½k\u000e\u000e$8\u0005[fI\u000b+:\u000238V͂\rp?\u0010M\u0013҃pb\ng6ʅra\nwk.2,7?#nv.TS>K1E\bJ8$II9\u000fEm)\u001c\"Y$\\,&-Y҈\u0004ЏfFp\u00054\u000bDkOgQ$܆ȢR\u0004\tb褏f\u0011&i\u0016:p+Y\u001f\u000f\\\b\f\u0007\u0000NE)S/hL\n7*p~p6p \"\u0014\"\u0012<+\u0011{:m\u0014V8GI\u0019\u001d\u0019;zn?\u000ek;kwF\u000eDrWr.L耰h\u0016\u000b͂g\u0016\u0004GY$*\u0016,\u0017\u001cr3\u000b|\u0010YԵW4\u000b\u0013\u001cl97\u0015s{d<\u0002`˘\u0003Kh\tF\u0011sI CVNcs8\u0015',9UuT\u0005ͽjLdrs\u0000[WͱnN1籹',Rh^s~]swB|jfA;057,nG8Y0O\t\u0014͚\u001bsBN,\u0007̢6,i‹\u000e2r\u0006\u0007YYDL,F~GG9re\u0012|Yޙ\u0001{zxL\u001dE80\u0007b\u000e\u0001bd` 7\\(.dqS9\u0013qs/s]s<[˝C{f1Cw5UYs\u0011tW#t]\r#:&+eq2͘YI\u0007\u0013Kl.\u001ctY\u0014\u0007P.L3%==+:bf\u0011@z)eӭ\tYT,%f\u0016mX49\u00012ufQl|Hpk\u0013u:;t.=f\u0001Dtc1]'Gͥr9\u000f\u0003E\u001c{NWB\u001dή\u001cq _K4Yd2Rt!̂,FDfA!\u0018%T\u0011@ŀ,dҘń\f,fcR;F\u0002dR@\u001d\u0003ug\u0004(&BI3GwY@׈e>\u0016YP0\u000b`\u0016\u0010|H8˰S#\u000e;.18:؇Y\r\u000ezr`\u0016x:\u001dE\u0007w:$\u0018\u00039P\u0004uw#\u0018WnOwV,D\nf,3?Ct!Y4$\u0011\u0016\u001f褃,t!\t+a\u0016)c0M0a\u0016m{EH9.U\u001bԁ\u0013Q'f>J\u0004\u0001:u0MY<\u0019O\u001d,T+\u0005\u0019F֭~]ｎ\u001e8ͯ;UY\bx\u0005Dv1\u001b+;1zy'gv.d1ӄ\u0002\u00147HfTfQu`gԙYy;o$\u001brq/NΝEaY^\u001aLsu,\"݉,ηwE\tLg\u000e\\{wݴл2\u000bqྖYD\u001eY\u0010]\u00156.\\{\u0017\u001â{A\u0005ލ8fV\u000b\u000e&(Ud\u001b;L` ]f1}7j\t/)7+\u0016\n\u001e2\u0002c\u00019.$713\u000b\u0011!4\u0017/lϩx3~̻x䫧\u00180\u0016yaY\u0004!SLHK\u00049;`k3%BVMԼz4\u001b\u0002&f\u0015ZYL2&5Y`(\"Y8@E\u0001Ie\u0016mĞf\u0017lԓeUͫ\u00173=\u00003\u0013z弒\u0013\u0010ǚP'5苽,==W\u001e\u0016M{f\u0016kO'nO{C{m\u0019BwoQ*,UWb\u0018|!Tx6f\u0016OO|2\u00108>փ|/\rRf1i|j\t\u0014a.\u001f.X\f\u000fCO(\u000b{,ă(\u000bH&'\u001d\\t:\u0007)Dk:qS\u000eU_>5\u0007{d\u000b8\u001dNwPj5Q\u0016a>RGc\u0010J\u0003\u001d)Ro\u0016P[S\u0018\u0013e\rл\u0019O\u001fW\u001d;% ⃝E\tv\u0014/y?\u0000rl橈5\u001f_5\u001ff\u0005LY|U;e\u0001}\f\u001e}\u001b@߄b1\u0019?b&,\u0010O?\u001fw\nq~B\u000b堕A\u001br>_M\u0007Ϭ,@\\]pC[ˊ\u0006}B*\"q\tA\u001f\ti*\u000b?lT\u0016\u001fqK+:y\u0017\u0011\n}W\fQB_$s4\u0005&X<\u000e|\",\u0004/\u0005B)#;C,*\u000b_s6/U\u00167\u001f\u001d.\u0010:\"*\u000b\u0004蒛\u0018Mϥ\"\u0011im\u0005\u0013\u0018>\r}cN->~ϿBOʌǾ،G\u001foV\u0016CxRW\u0016W\u0016\fH/K7OB\u0004èhEN\u0016SMW\u0016NH\u001f8Qne\u0001\u0000,>~\r&,weAt,pG\u001fsToeU\u0004\u0011̑)1qX\u0000+\u0016DY=\"\u0002קs},<:b\u0000W\u0016G5\u0002;S\u0018q8\u001a\u000b$}Yyo\u000bx`ػļh1Ue\u0011\u000fx=¾\"\u000fZ!u.\u0003ʢ}4IΡ\u001e>C kdYYl,B(tQ\u0016a \b; J_z^\u0002ۤO4e|O\u000eQFV)?eΰ,ۖ5*\u000b\u000eo`*\u000bJxME2*\u000bg0r\u001b#Je)xaL_\u0002_s/}>YYK\u0013_\u000b/RtY,*/\u000b|`)A~\u0013.Z0A\"\u0015nV}T,̒r`N\u000beA5S\u0016\u001dBvcyGY\u0001,\bh)\u000bRr\u000f|̷UQꅑ\u001b<AD”\u00052AOYL$>\\_\u0010 ->u\"؈O.Ք\u0005d3@ll>xS\n#,D\u00134\u000fWl@A”Q\u0016\u0007L2+d\b>F\u0012\\FM@0\u0001}\u0007w}\u00078WJ)T(\u0000:DUUU5PUUUUUUU]73333=믿믿7\u0019fffffΫN\u001f\u0013GEFe}w\b\u0002z]j4˰\u0012WZ\fVLtv̞݊~#\\Xub[s^5ۉ|#\u0016n丑$X[[wqEh}R\u001bG;B3\u00128bb{\u0014\u0006DK\u001d>h\rն8EGrnS\u001ax5hfI\\|\u0004FyGW\u0019ئJ\u0011ɏ\u00138\u0006j<\u0004ʇ1ZHpC[f:jr*z[j\fN%F4g\f\u00174v*}\bYO~)1.5\r\n`\u0005\u0005\b4\u00028\u0019f\u0002B{z\\R!ZT(솣R\u000bin ԌҴ?h\u001bz$\u0018\f7+\u0002\u00046BI?$S\u001d@W1K`k\u001a$:u\u0011e=CX\u0019ZȖIbR@pe6u\u001dwGAoX+7\u0012z뭎r\u0015Eց]\u0002\u0010&n`\u0010erR\"\u0004W\u0007`h&֤,\u0010XIL\f3sL}jv^\u0007U\u0004[)᠐qJE{\u0010;^b;NwgE2MtS&PAW/O\u0012ϣ\u001a&&\u0011 \u0017X$Vz-\u000bAvAk\u0011=/(U\u0016C\rcߎ\\th|\u0006D\u0012\u0013\t\u0012:V\u001c)}e\u0018,\u0017\u001f0Q؄(lfi$E~!*\u0004eщA`k;٭gTU\u0005B^vmZKT\u001f%CI{3i\f&\bĤ$A\u000fH\u0004J8ZQ:VUW[\u001e%ȊnCer\"k\u0006լB5Wftd{MCG`|\u0010PpV 5>\b'jZ芬5Jy\u0005YuDh\"W(5\u0011IK\u001c\u0002Ӊ[r\u0019q;>cznEדqe']+hmI~\u0015\"MQ%.lTV\u001a\fS\u0003ەɴ&V͙F`e#p\u001ahTffw$67nm\u001f8T!\u001cZh@\n\u0019,\u001c\u001028\u0000p̸(1\"\u0014&F\u0012IVPt\u0012yT!Y\u0010n{WK;\u0000J-W\u0018)٩\rbw\u0002\u0000\u0015\bVPV\u001aܤ\u0004\u0000\u0006\u0014\u001c\u00162X F\b\f\u0004*2\u0004>Bh\u0014H\"e\u0001\u0013\u0018\u0003%I$\u0002L$L\u001a/+;*Nf}@$\u0005``z\u0005X\u0011r\f\u0015\u0003:^pH1\u0011\u0003\u0004^!\u000b0\u0002\u0019\u0019\u000454\u0006=&s)\u0003\u0014;ub*8EYM)hw\u0012\u001a\u0003CF*~\u0013Zo֡-2-\u0014ꁏ\u000b\u0012\u0000)\u001f/\u001c#(t`\u0001\t8\u0018<\u0003\r\u001c.J0D\u0001,$8\r~=\nщPWJ\u0017ʬ<҂\u0007Є[Vӂ`jFH7j՘*\u0017lE\u0015KA\t>\b\u0014\u000f@a!A\u0003\u0013p\u0000c\u0006\u0010\u0013 @\u0000\"\u0007\u000333<\u0014MoJQh+%:y ܐ77f^\u0016\\\u0002\u001eϧ9bv/U gg\u000b\b\u00011T\u0018D\u0007\b\f*8\u001aH \n.pؠ\"\u0000)2X,@H1PC '\u0015UoX6\u0001ޖKGG\u0015?ݒ?N6d*5\"S,N\u0011t^\u00078\u0001\u0002\n\u001c\u000e*1\u0003\u000e\u001c#@8`\u0006\u0001\u0001Z̊\u0014\tA\b\u0015}M!\u0016IR\u0019\u001aeI]&\u0011\u0019UV\u00052CZj%Te),\u0018\u0018%Ņ\u001a\n2\u0018\u00037&\t|'>\t̛\u00072)BrH$H\u0014*QN\u000eeŨ>hIqYP\u0011M}\u000f\njߛ@a6k\u0012Z\u0014\n.\"\n\u001cY&\bD'i96p#\u0003\u0001hJ\u0014uFE&>`T ^\"\u0014U!\u0011P.\u0017Z\u0002MZ0*A($A\fM\u0016(X8\u001eX#„\u000e\u001c\u0010\"x\b\u001c\b\u001c\u0000G\u0005\n#8N((!¤\u0010#N\u0000PRTƧ:zeDE'P8-]!Pw\u0004@\n\n\u0000+!\u0003:@v8(Da\b\u000e\u000e\u0016Lp<\u0000\u0003\u000e\u0006\u0016\u0002\u0006\u001a8$\u0002G\u0003\u000b0 \u0002\t\u001c\u0018,x\u0010A\u0004\u0006\u0011\u001f\u0001\ba!BE:R\u0010\u0014\u0004JE\u0017\"*ybWe.F\u0006%-K\u0004>\u0018)cd\u0018\u0017\u00041 \t>X\u000eC$2L\f\u001d\u0010BNam=\u0016ڊQ\u0002\u0019*\b\u0013-\u001c\u0012L0\u0003\u0000\u0006\u0004\u0006\u001ap8\u0003\u0004\u0011T@\u000b\u001c\u001b6pT\u0010\u0002\u0006\u001e8*`\u0004G\u00133\u0006$\u0011\u0010)9V3*X\"CXe00Km\u0003ܴE\f\u0000\b&J8 @\u0003\u0007$p\u0018\u0010\u0000\u00058\u001a`\u0002\u000e\t&1\u0001\u000f\u001c\u0013P\u0011\u001c\u001cDp`Q!\u0003\u0017\u0000\u0003:A\"\u0006@\u0006\u000fX\u000be\u0014\u0010D\u0019u\u0006b\u0004yQb7\b\t\u001a\u001d \u0007\u0003\u0012LpA\u0006\u0000$ \u0001\u0007\u0003\nLa\u0003\u0011\u001c\r\"A\u0003\u0006Hǰa\u0000Tb\u0010H B^++[n㙖\u0014l&zT7\u0011cX\u0004@\tD\u001b\u0007&\u0001\u0000\u0000 \u0011A\u0004\u0015pT`A\u0006\u0007\u0010Fp\u0010q\"\u0005\u000e\u0007\u00133\u001c&J\u0014BFN\u0000\\f\u0011\u0004I\u000fʦ\b$S\ti\u0010\u0018|\u00142KfHB)_\u0000\u00001r<\u0001\b&p\u001c\u0004\u001c\u001c\u001c\u0000H\u0001\n8\u001aH@A\f\u000e\u0007\u000eTp< \u0005\u000e\f\u0018\\pHQSK\u000b\u0001\u001d+'\u0014\u0005hLr}w8\u0002!`\u001bGi\u0013F%w\u0003$9B\u0005x\u0011C\b\u0001\n81C\n\f\"J8 h†\u0018\u001c)Xp\u0018Aa\u0007\u0005\u00103\n \tMU\u001e\u00037H\u0010O\u0011x厑zL\u001cZBOZ\u0002 S\u0001'bp`\u0000\u0004\u00138\u0010P\u0001\t,Q\u0005\u001d8\"\u0002\u0004\u000f6p(\u0001!B\u0013\u0000\u00028\u001f\n|N\u001cA\\:ذ,/\u0000fx/+\n2Z\u0005+T\u0007%;^\u0007J\u0000F\t\u0007H`\u0015V|? C\"q\u000fuSb\u001bbq=>e9Syz9:{\u001fB0O\\$yFRWn\u0005C`\u0004\f\u001c\b\u0018`P\u0006\u001c\t4#\u0006\u001e\u0000\b\u0012\u0006N^\nt%P.\u001c!6a\u0000H>AU\u0013E\b\u000bNxuZN\u0019ZS\u0000f\b\u0013\u0002\"N\u0014\u0010\u0001G\u0000\\\u0018\u0015\u0010a.С<\u0000\u0012\u0013g\u0001,^\u0014\u0003,8@-A\u0014!y/Jn\u0013=ߝڶ=S_l1ӯ6(WGf )VŰ~i`QB5\"5`\u0006\u000f\u000e\t\u001ap\u00010f\u001cÇ\b̒\nB\u0015c\u0011%Rǀ2{0&\u000bZ\u0014Snyd\u0015ON{\u001c\u0016!L\u0005^8\u0017p\u0001b4C\b\u0003b\u001c\u00030\nAo\u00041kfaC\u0014h\u000bk\u0018\u0002\u0010\u001b&S*\u0006>ך\u0007\u001c\"\t!\u0017%׋ҷ^94x3j ąj@\u0005\r \u001c\u0011L`Â\b \f`\u0001#LO\u0003\u001eU!\u0012\u000be/5A\u000fIU\u0001I\u000ek-L\u000e'՛\u0005UpC\u001b\u0015!T\u0001 ^pDB\f\r\u001cB\n0&\u0000-J\np\u0003\u0010b-@\u0005\u000b\u001e\u0003@B\u0001pi.\u001b@tP|RxWRqlZ\u0007SL9ec\r{c^\u0018z\u0010XH\u0013hJ\u0006h`\u0001\b\u0000d4\u0001 $K\u0016\u0001\u0019\u0002LR\u00058\u0002L_\u0012BҺe\u0005{H\u0012p*Q$6Qs\u001dfy&I,6\t9\u0002*T\u00050\u0003\u0007$p\u0004@\b8\u001e\u0002Dž\f/8N)E\u001f\u0000g\u0011}Đi\u001e̖,Я\u0013>Mq\u0012;Km(W2r?$\tΤ\u0018\t\u0017~}j\u000b\u0006aaMm\u001eբ\u0017ң\u0011\u001f66\u0007Ơ姍A'8T.7\u001dVڑQ\u0019?\u0004GaD*_jM/e\f\u0003:\u0001=\\3۩fM\u0001Mʀ\u00197]\u0013͠uL\n4\u0016)EB2u֜@8/\u0003Q\u0004b\u0014V\u0010+)7\u0011\u0003#X\u00049=Q\u0016\u0004>\u0014a!X\u0007&V-a\b\rS\u0000^,Ms\u001cmW[tH\fn[Tޯ,)ɱN[(UZyNS\u001cW\u0004O_\u0014WEJ\u0006*vk!\u001cx'.3-\u0017.'\u001db|\u001dح5\fODr9% ܎\u0004C39FHޘ?k\u0018/\u0003j{Q~zOv\u001d\nP\u000e\u0002\u0006-$+6U,\u0002\u0014DO\u0015[OU߹wtj*d,\u0010L\u000fV(z\\p-z,X`v\u001fjx\u001d,޻4~\u0018MObn$zTe,|1|_v\u0018XaIC@Gۡlj\u0004\u001d`b\u0016D\u0018(,hQ]VdZ[\u000bU*-CR8δܸ/η\b^0vXn?C8\u001cTU@\u00056\fVJy]ǩ \\8\u0017%.j\u00131d\u0010B(p-\u001dO$YEf*kô\u0006&\u0011R[q~1:4GnZ5Y)j;0# [^sFR\u0014W_GQ\rF\nH\u0012^b\u0007k\u0004\u0015\u001b\n\u001d)W%r\u001ejޓW^}d+vE\b-Bgl(oY0/\n2\r\u0005N#zc4.6&\u0007\u001c&:\u0018xZ\u0014\f\u00197HɆ+\bob<\r4'$03P6\u0001Z\u000bZ%vމ\u001f9\u0001廵\u0007eI\u0000.\u001d\u0014U`o>W0DU1jc!R3I~(H1\b\u001d(\u0017A(MիMSG\tlO\u000bc둒yΧZ4PWm\u0011P\nHO'O\u0006\u001fկ\u0003R\u0018,(+T\u000e<&\u0000_\\k >\u0015ï0vmrD/L}С*;9qi:\u001dۮ(-˥\u001b \u0011&@\u0016aRh\u000e@R%\u0000\u0003)U\u0015\u001cA\f'\u0004%\u001eĒ\u001cx#K-hx/CB\u0007*mK\u0002\u0013kX\u0005,Z\u0012<\u0007e^=pabMPTjAr\u0000FM;X\u0010+Sj&Kn\u001c.\nuK*fhb=\u0011\u0017AƩL\u00050~wf$ۇ|\u001bkXEPkV\u000e4=g#\u0015_yd\u0010\u0017?\u0005'n&S\n\u0013V\fw\u001c+ΰ\u0016-'\u0014c\"zסj9,\u001b<\u0005ϗ'4x>zW-1h%G\u0018\u001d?Oćb_=\bk@%aE+v'uV4F#\u0005qg\u0015Z\u0007#\nM\u0018\u0016⧥ץ!gU܀\u0015Լ\u001c'hZ#/>\u0003L\u0013\u0003\r\\C\n7@\u0004!\u0007#=Er\u0013\bzIYg1N~\u0010\u000fc6\u0001\fjX\u0004 Z\u001d'L#f\u000321^Ӳ\u001c'2\f.0\u00128C\r3L\u0004@`\u0016^D\u000fQZKI~a}\fW\u001f\u0004u3N=\u0004\u0016Z'`{\u000f-T\r6[1\u000b\u0002݂[\u0001z\u001b1\"t&$AWh~\"aI\r\u0002v\u00051?\u0016@*z\bg^k6nܖ5׭\u0010T\u0019 \u0005.W2\u0003.ZΒ\u001ceP4@\u0005\u001bjq\\y\u0011%\u0014E\u0014&\u0016ħ1\u0017hXg7\u0002\u001dm\u0015d\u000e92?gJ޻\u0010jAP\u0011H\u0001:EQ)v9r\u0018ta\u0019*8\u00072u\u0019.B\fa\u0007ݓ0\u000fd\u001blRla(n,HZ\u0011>\u0003*J\u0011ͳ\\J0\u0000n[LMigP~ @v&x#x\u001bn*[o\u001fzSj)WjkYo#\rqd}\u000ej\f6\fDN\u0010y\u000b*ֻ$\tfqH@\u001a\u001e;Hc\r\\?9x\\p\u001eǬ=degaJ+!\\D\u001ch\u0010d~'Mg\u0010l\nhh\u0018F-3 \u001c\u0004[K\u001128r\r>\f\u001fcĖ(|\u0015\u0000)p+M\f;Lr>r\\:0\u00132Y -C\u0001za\"D)WmD,z.\u0005]\f\u001e\u0004'\u0018#\u0004\u001d\n\u0000\u000b\"\btj\tvGHrKd\u0016\u0000 U\u0003)0\u000bji\b1Ht\f8Oc2Ug>.7\u001f\u0017\u001cg]'ݺNa\n8@\u0005DU\u000fd`\u0012F8M6kk$/_v\u0018?9I2\u001c\u001eB'M\u0004\u000f\u0015[\u000bf\nƫI;X8oa&\tN\u0001&).J\r'vA0ή8\u0011>@\rqʱKAH\u0012\u0001bӅ\u0019#+$\u0019o1IJ\u0018)/\u0002\u0011T;A\u0019Y\nV\u0006i f\b^\u0004\u001f%\u0007\u0006H$\u0014Y\\E\u0002\nv\u0000<\u000f\t\u0001Wݲ\fp\f\"\u0001\u00175O\u00198DNT\u0005\u0007+Kd\u0017lDS\u0017Rv\u000e@N\u001c\f.hĉc8\u0015\u001f1C䲠e\n`\u001aE`-0,44Df\bL\fe\bVPX\u0018LVj@b\u0007j,\u0003\r$\u0019_Y~3Wk3Ym zOj\u000fV\u0007Va#BkS\u0002 \\\u001eb)G4(װDF\u0001\u0014\u0006+q:+1\u0003㼰j\u00004\u0006\u0017q/A\u0004 )z=Ri1ЭzGpM\u0013,\u0015'#t֠\u0005K\u0013E\u0006bV\u0017֑Zә~ \u001a9\u001cQy\br2>\f\u0017߂UiD?q\u001a0H-\b\"Ҭ\u00128Sg\rbD\f(Z9\u0011Zoy2ЃB{P\u0013ΠSvyn9\f\"\u0000\u0005u\u0010\"`\u0014P\u0014h\u0015n\u000fh\u0012j)Xk2\u0001\u00126V\u00060|W\u0017?\u0003/`\t5)\u0010J`F2\f\u0000*z\"8y^$:<\nx b\u0002\u0015лk\u0019\u000fiL\u0005QJ-O\nm}X\u0019\u0016\u001fP2m\u0003]1Z\u0013\u0013\u0016aFh@6A'lBM\u0010BP[g*`\u000f\u00022z4/Sl\u001dz(,\u001f # KUgY!3]\tm3\u000bV|&+6a&\bGI\u000eR&q$\u0010V/K4\fT\u0004)Br\bP\b5Cl\u0011>*\u0018ǭ5$w\u001c7̒9Tp\u0010;,\u0011|D\u001e\u001cQ9*S4'A~\u001f\u0000b%\u0019O0̭hr SD2\u0014GA2O^x\u001d%\u001c\u001dʡ'\t΂զA'je/U\\e9\"s\u0001:Ӂ!f\u0018P\u0010DMĎ\u0016\\\f\"[\u000f\u0004it`dG[GU6\b7\u000fA\u0018o\\Lq,/\u0003\u0016'X\u0002&J\u001aRH\u001fv\u0005P&\u0010cH)x\u0002͐\u0002\u000f)^j{pbdp\\\u0015\u000b@\u001b\bN]\u0018l,0_\u0018v;K9qIeQ\u001a˰4bgUgp-W\u0000% *aWk\nd`qjH\u0001\u001cy\u0017B\u0004,q\u0002%ɬ\u0006V]\u001c|'Rt\u001e8/\u0014*cIŵj\u001bRfA-H3ŒQ\tPہ\u0010\tߐJK7̢8bX\u0016ǩCϒ\u001cq\nmUz%X\u001cdV;\u0015dڮ\u00049{ ɬ6\u0018\u0017\u0007\u0012\rE\f\u0000\u0016\u0004^\u0018>(U\fV\u0010D\u0000V\u0010R[o\u001cZQ\u000eRM\u000fJf\u0003FD\u0005Q\u000b\u0002\r؈+\u0013?+\u000f[IMӊK\u0016\u000b\u0003Y\u0001\u001d~Q\u0001(#\u0004\u0019 7\u001a v\u001fsQCM\u0016\r\u000e2r\u001e\\\u001cl\u0007\u0014 h#\u0014;\\\u0004qS>\u0007\u0001\u0018>\u0013 \u0019&5\u001c\u0003\u0005\u001b@p\u0001\u0011(=\u0019t\u001e|\u001a q~\u0017\b\u0011\r# #\u001b^Q\u001aa\u0014+S\u0002$Jql\"S\"s$\u0010\u0004Z`\u001eI\u0000Ld8\nX\rV\u0013j\u0019rF`y$zY7\u0018^U=d:\u0014Sn+|JЪKn\u0010=DD0Rك\u0018$\b0Lf\u0010d\ftT\u001bhزXz\r!v]I\u0011,N\u0004\u000e\u0017[\f\u001e,\u0007d,$@\u001b( 04x$Ω&[\b\u0001.Q\u001bZ0\u000b46f(.\u0015\b\u0015W\u0004\u0016b\b~g.\u0004ѩNQAM,\u0004wB#\u0004Wqb\u0019jkɖU>a9\u0010&4\u000b9Bn\u0011:I\u0019G/8\f\u00079\u000b!\u0016\u0004+^t!Uk\u0017Q^qQO\u0011b\u00002EZn(xb\b^\f\u0016h%~Lc)Ph\u001e|Ic)Qk\u001fJgX\u001c\u000bS=\u0012!X\u001b\u0005\u001f@\t&Vm\u001fd@@ȡb+cV,aX%`b&+Gt\u000b\u0002\u0012*BNX\u001a#x\u0003\u00186\u001e3[\u0010Z}\u0010\u001ap\u0015p\u0019zK\u0010=Wm#zF\\qa2\u0013Ru\u0004\u000f\\a\u000e:Si\r\\\r^\u0014\u0000\u0019\u0010APHBg\u00164b\u0005G\u0005iMԛ\u001d1\u0015F\u0018ʫh^\u0005\u0000c530cE\u0017\u0006\r\b\"h\u00063Pz\u0019W‡\t\r\u000f\u0017\u0005'W\u001e\tb\u001a\u0006\f=H\u000e$\u001b\u0013Z\u0003\u0015\u0005)R\u0003D\f\u0010xjR 3\u0016'\rI?rfx?\"\teo$\u0010!gM\u0006̗Q0\nk)/^_/Oc+Zo\u0013h\rZk\u000f;Rj%~Um\"~Og$L/\u001ej\u001aO@]:\r\u001afCU\u001b\u0014\u0006\u001b2\u0013=_\u0012<_q&rcٍ\u001e-\u0007$H*\u0014:Go\f8Jg\b4\u0012d\u0019tb T\u0010z0H=~\">Tf5\f%2\u0013D3\u000fTH\u0013k\u0015߭Agb,\"eWQ(L1=I21\u0004;_P\fϢL\u000f]Wr,~4v{S,#X֫*|/a|\n2-\u0014㱊\u001df>J4kM?9v?^s7Q4:Ţ\u0011X(x!ug$;]h L/3\u0018ςd׉\fs'Ǵϓ^C9U\u000bjSv݌\u0013=7i\u001c~\u0019İ\u0011%3M\u0001\u001ex߫1β9 v;ax\u0015eiہUx\u001e*ݒyd\u0014,`q8ζ\u001dq:8\u000f@'[a0Mt\u001fE9w\u0018\\\bX\f8,{:=7\u00035s\u0013Vu7εEy,r,JM]\u0010F5S]4+\u0003U\u0015:h6N\u0003zߨafpV3H2ޢ4ˡ\u001cs$F܍s}GR$qz#zMr'Vk#HL3]ג\\u\b\u0015>}\u000b\u001fCx{Q|5^Ѓ\u001a+a(y\u0017z.(|\u0016/7\u0017@K]4ϵ\u0018rG\u00008N\u0000DRMG\u0014ӣ\u0018Z$p4P3_\u0006r\tև$F߻\rYlm\u0013B̮;RqcU0Tj\re\"0Ő~\fY\u0014<@aYѱ\u001b\u0005V-\u0019^4;3Jw#ıEm\u0005Ыm\u000b\u0017TVw\nǻjjX\u0005٘\u001a*S9[9\u0011z6d.خ3A)jPaK\u0012EvIjY^:bf,߃9#!\\\nSg3V{/\r )=HA\tQs.\u001d\u0010\f'ڦajs<؝\u0016VÛUѤIt;1:;?l{y\rs>gŞ@1SgCFê]e6R3\u001b&Dw\u001fdH(vŨ\u0000vc6Ѳ\u001aE鼎'#\u00057\u001e\n\u001bB\u0006@t8rAi\u001dͦjh8;\u0006\u0010:f#i\u0014c\u0017(u1H]KyW8H@x-I\\/YԹ\u001d4;jh\bb-gLc\nR=Ӕ\tf6Q5\u0002 \u0014c}\u0004'l!XҏٍL\u0000+xs1r]͚\r@Z=@ӰnxO-\u001bO)Ŷ\u0007|q|Q\r\u001aIlƴ&\u0000\u0002\u001a8{\u0010%1?پqy.L\u0000l\u00063a4ʷ]\f_Y/BLu:磲ٵ\u001c\t\u0012\fjLK[8,\u0019frLMi\u0018įdD\u0019E1>8֛ |\u0017Dˑ CMIp;=GĢ6Ѳ'}k´\u0016FxX.U+qL}n9%z\u00026rR;n8n,|dۮ8ƣ0*N\u0013Is4tX0q钀~t@]zX];\n\u000fmfxجY\rf\f\u000fHVCHV#ɋgOj?f\u001294\f{FY)yHctbJ9&19!)Ow,\tqj\u0010il\u0014ijh\u0011\u0001ܿ\u00144v\u0017#{aOkY\u001d\u0017Fév\u0001wƏ,OFcf#F\u0003vI\u001dQiDl\u0003R\bŮ]`M8Գ<\u0002pAj\u0000^u뾲JQ\u0010ڦ\u0010EdwD2\u001aF@\u001am\u001cω,\u0014[f9ǻq4(\u0005cvA@9nçIvcI-ٳ\u001aG\u001fq(\"\u001d\u0018\r/w\t=7s߁\u0010p2^Y7]\u0019uە\u0015yR݉qO)PٍnY\r zQ\u0012˦\u001b\\z\r\u001d\u000ez%1m8v4t]ٮ9^:\u001b/y}Ty\u0017(\u0007})l\u0004\u0010>lHg\u0017Ht\u001b-\u0006i+rмܲ\u000b[6\r&گGd!M'!t\u001f93R}{Z'|Zk\u001dů\u001a\u001bՀbw55_\rulL\u001b\u000e8!l\fohvU!Ecwly!tnglsnvOnG@xCh\rnT\u000fU-̺봌i7ڳ,\u000ff\u001db~.Y\u001diNJ\fHMe6|t\u001a!D1\u001ed(\u0006\\o\u001ftƳj6#/\u001a\u0001e\u0017\u0018_βF0:GڮC6\u0007Vfv~sJ?exF4\u0001 exM5\u001bN?j6l\\\u0011}!9\u00116q=b\u0012yҫY]V[Vg\u00044Fw^\"2為dxV옝6[Vݎ]q9nw>44\u0003S9\u0015lf8vly(y%(5C၍l\u0014qhtf4ey+I5ˣZnxk\u0002`Jl8k\u0017 ewB]2\u001b,|Yi*Fp[\u0014Kϛbjdi6h\fT6]Γ=åuc4ji˓_Y(q\u000f:sVlW|9\n#0cfr둶T:VkF#\u000b\t.\u0014D=w9]svÆٖZyƕ\u0011F\u0010Y\r6~gb41\u001a\\ۆ\u001eۅ+ 9/\"T,4VV\u0017Ğ})'0Jl(i\u0002HRl\u0014r\u0016e\u0019$x\u0013Q\u0002\u001b&݅kM|S2ڦ\u0013^z)͇r#\u001cSAn:&'k^wT-\u001cOGn^㊨\u0013P\rc}g爸h6V3\u001bL*\u00194Kbj5h4\u0015Y:\u001e0:;NhTf\u0017xf6d6t\u001b65i\u0011y.jl\u0010>WcxE?c5\\qJb۲;du>%\u0001ٱ)v\u000ekf\u0007\n\u00014ý(~`t~W]\u0019`JM\u001brJf\u0003pVn\u0000< [\b\u001dûf\\ek4W6\u001aZAm7j\u001cyjh\t\b\u001fѸ^bft*Fw\u0005) Y\u001dU\rh5NrLkcxH^4\u001bPBexE?cvH?s:,YV[&\u0004D6eDv\u00074PmL,|\u001f\u001dJrU%BAlU{*-\u000e\u0018-L`:]3@\u0013ZVc9\t\u001b&\\\u000e{U5V#)H>w׵\u001aHڍ$ٝJ\u0011oI,\u000e]c5f7pi}\u001a{s;5>|ݎs7p9iHg3\u001dw&6n\u0017Gև\u0001^k\u0011\u0015R\u0006O\u001bO\u0007_s\u0010tKdxݬ\u0000j\u0017<\u000b3X\u0015dXr>\u0010\u001ac1b\u001b{n\u0010yNZ\u00011\u001b+\\dY؝w;VCY}8~\u0013.5Kf]0~8\u0002(j\u0014x&D4/\u001a{fyC?r<\u001d\u0013Zs*\u00057y\u000e!?8KA7LvR,'\u0004}徴{C!P;\t1}wAD\u0019?ǖCF\u0004\t`ZU\u001b\u0000\u0016[f%s\u00022\u0012Z!\u0000Bu>\\.9-ãb4Z2\u001bR,\u0014K︐u[Hh\u0017Hh\u00178v;̹]]G6u\u000bKVy*x\u0018>e\rM\u0017hZy-H\u001e\u0018W:+$\u0010K0qY,\u000fݲ*Q\u0018`>*Tm\u0007\\SnΒ\fo9=(5<\u0013\u0000yvAϓ狶G^<=Dsj`\u0014ng͎(Jv%>\rs=\u0007\t\u0011\u001fu_#a8\r\u001b$N\u0005\rXC\f\u0018yQd5Fh9\u0016>ἲ:cJp\u001fH\u0011\u001fn !v\u0016(]\u000b&\twf5Yz\b'GohCb@C.A:`\rQ\u0004$-\u0015C1jX]\u001bwy\u0018\u0017N?@o~;\\i-Ͱ5\u0013f[4\u001c7R\"\u0010s傁,,Wm ~L\r>G\f8ѯ\u0007-\u0006LS\u0015v0Td\u001fH\u0007:\\2\u00056Y1mقufbg+.OQ|U\u001eV϶7c5ǵV\u00035\\Yݑw\u0007\u00184%jT]>\u0015\u0003Emb7\u0014e\u0001\u0014{Y~u:o\u001b\u0004\fwjh\u001e\\ɭ!Ǩ]\u0001ɖG6,F9\t^Epe@\u000b[\u0018\u0006\u0002\"ȥ\"\u0003$'\u0018ǥU\u001c\u0003\u0010i\u00021Y\tPja9jtl^n2/[R\u0017=\n\u0013\f'\u0004u\u0014f\f1VvT[\nޡD\u0016cxv\u0014mo\u001a!9\t,Fc&x'J\u000bzM0\b_ NXo#(5\u00136Ke\u0015j\u0017ln\u000b\\\nZP2Kc\u00134\u001a8qrU0UK\u0019z(|X{k4,lK5(N@|:QFlSLsݗ^ꈺesQ\\R*\ri\r0u%3^8Mܕ\u001dYi(N̢.~`l(I1\u000f́H\u0015\f\u0000'b\u000f 8\u0014Y8GZi>3~\u000e\u0013;\u0001\u0011(\u0006\\HU\\h#zX]ܸ݆\u0018 \u0006J\u001f\u0001B8\u000b2Tf!r،R8QS\u000bM`C\u000b\u001fV\u0007E3$\u0019\u0010\b\u0000 f\u0011t40\u0014{_`a2x\u0011aH\u001bt\u0015j'|Zl*K>Hm\\\u0015)U,\u000bT4Բ\u001bP\u0010[ΩU˹h\u0018\u0019SІ)0\u0001\"Pn3Ģ\u0003$F|\u0013\\D9CMP\tʃNL*\u000bIRu\u0014jb]r+ΐ)ރ:O_\u0018\u0019p\u0007h\u0007mw4`^k3O1H\u0012,.DnUM\u0006*Ъ\u0015\u0019{&cTh\u0000\u000b\u001f&\u0004L\u0004E\u0010$r\u0018\u0012!`RYg 0\b3Cm\u0007P`\u0012p$N\u0018j\u0017v\u001cW܂0Wd2Oqܰ[Yb\nqLa\u0018^A^EᲓJ\u001bF\u0002*ŏ\nDe0j\tao>,\u0018᥈͠E\u0015GM᥋n\u0010S\u0015wm+@\u0000>P2L\n1L\b*0F\\\u0018\\\u0015(zUv3-=\t붎tA\u001c̱7AS\u0006BfH!E\bv;Õ\u0006\u0014]|2 \u0007\u0001\u0019=!\u0014&eۡLVi\"v\u0012\\e\u0004X\u001c9`~<:\u0010AVc@-\u0018i\u0006\u001e-\u0015>[l&F1\u0011uyOjޑ\u0013$Ƽ/x\u000f\\g\u000bJ\\(h\"+6#כLSn \\S)dX22\u001cb\b!8mf6Rl \u001a7$5\u001c'UV\u0001\f5\u0005%\\\u0013aYjbd\u0014=GNDΏQoER\u0000\u000b%M\u0005Dd%8+ uyJ[a~ߐn>T\u00030h&|:=b(t\u001d\u001aS\u0013\u0014nd8dԚۀ~u='\u0005\u00028\u0002h\u0013\u000e4\u0017R\u001cV~J\rN|:Oj\u0012!\u0018\t\u001b t\u0007\u001c\"6^\u00035LB6'vHR\u0000\"?\u0004I\u001c_\u001c^^m 4Eo`nRn\u000fݮ>Xj\u0019`\u001c`XN`g}!|7VqOmosiOP\u0005[\u0002T\u0010~|~\u0015\b\u0007bp(ǯ5\u0016c\u0017[S\fQ܂0UOprj@\rP\u0004!>&\u0007HN$|b#C\u000fwM5,nF*T/\u0014vsЬ$Drt9˷\\1~\u000b\u000b;KZ\bfOYj\u001d\u0018*)BSg]G\u0006\u0005\bw\u0019H\u0006F[\u0011H\u0017p\u001fK)\f0װ\u0012\"*M=S@ءZY\u0000V,DVf r2\\l&|[n/H6r:f\u0017v'>J2sͬNB;ڶ\t\u0007}=_d-Y\u0018M\u0018mc\u0000@]ew\u000e ?\u000e\u0006\u001c>L}!x\u001a|\u0004\u0018aĂjnDj>\u0003X\u0000J2\u000bJ\u0012j\r.\\2(@\u0014\u001f`A\u00020zue=Iqk5r6p\u001d\tĺ\u001c\u0010\u0010v\u0010\u0018Y߱^!\u0000C\u00042h1**mȲ\f\u0013\u0003BMz\u0011k\rYm{fP\u0019hRj~#6w\u0012\u0005ԯ\nnJ*Fa\u0010T\u0019`|RK&Z\u0007lк\u000feԞYZ)m_eگ\\D|\u0011#\u001a\fYTuDSAj3A3\u0005jq^8d`\f4\fG\fk\u001bQقWt|7qFM\t:?7\u00045x\u00104F\u00047\\3\f\u0019u\u0019\u0015d9\u001elXˎ@Am?UNj,oۍXyױ֍s¯\u0018Neq{q\u001a`4wc56\u0003\r\u001f\u0000G$GRk)zWv\bLf\u0005H^\u0011jfT̵M\u0005\u0013v?fO\u00058Ku\u0004\u0015\tr|j\u0004XF\u0006\u001fDM)\tp4\u001bcV\u001d$4\u001f#х\f#tG+ͪչj\u001d^t:1\u001cR\f\u0007\u0004Ǖ$lan\u0016h\u001dh2I4܏46AGOI\u00177G\u0007Ab`HAfzbb\u0016sfD\u001dﻟm\u0019'Vn\u0017N9߳=緙g\u000e$mg\u000b.\tr!fZƏ$(Th#Lf\"I$\u0014\u0012?\u0002'\u000e%?\u0019;Kc\u001d'YO%h-e}fD\u000f\u0015NU\f\u001d\u001a筘r\u0018ՖհZ.ib\u000bGE\u0014;\rZ\u001d\u0004\u0003R;flDs0α\u0007Z֗\u001c\n3Cm\u00108El\u0013݀\u00135B\u000et\u0018iy%(\u0018K'\n\u0004*6z+pqfAxQ.y\u0000\u0016E\u00042Yl-L1|lj?n;x\u001e\n\u000e\u0011[\u0002\u0010dz֛J|gjL>Hh\u0007\u001b@2\u0005sC\f\u0019\u000f\u001eǑ\rD/j>I\u0002\u0014V\u001c*8NGz\u000b\u0004\u0011a\u0012\u00053|*P-$ۃ9\u00054\\Q*MCg\r{Jf\u0010Px>B\\QԋO=*E{n773Q떝CM\n)nq~\u001c\u00168\u0014ç4\u001b\u0004*0\u0016gY\u0005G\u0001I\u000b\u0002$B'\t\\_\u001fIs\u0013ZO\u001bFs\u0005smu\u0015\u001e%IKŏKx+ctj|]1\u001dSBH\u0019\u000fFeH~C\u0012?j\u0016ݴ\\D1 /\u001b.\u00049ޠv\u0001@q:P=\u0006II|6\u001dGĖh64}G:\u001e3ˤ\u0007>I\u0014L\"!1!|ɵ$/Z0z\u001fl\u0019l|6K&G9T=et\\o\u001aN\u0019nGJ~!\u00042ӰF#EYpbq0L\f9?ao\u0013\u001dU\u00042\u0000-\bbfyA@f=ӊÈE&5^riy}8\t+Fti.zӉ,:Ve5RpQK02DDL^_m\"f\u001dZV2+\fc\u0003\u0014.CM\\FƉ\u001b>P\u0017.D\u0004\u0003\u0002Z\u001d0lO9F)8\u00013NF[k\u001aZaaN5|GjC\u0003~\u0013f\u0002\b5\u0006bj\u001b9vyb~G\u0019\u00133\u0016\\T&|G\n&Ǭ\b\\\u0004Ib`R\u0015s\u0002\u0006k\"hJqrE\u0000I\u001e0V^u\u0017>Vi8г\u0012[\n*i}ӀY6s\u00050\r\u0005)fv*7\u0005\u0003R='Cx\u0016eI\r9@c\u00131\u0017[G\f%BGDOU\u0019\f!\u0017[\u0004\u0019\t`RF5G詆C\u0014+MtU\u001b\ts\u000bnJ\f\r}iԵ=E\t婛sG\\?\bV3Bq>/\u0014VE)躖\u000fuMA~P:\u000e\u0011\ne1Zͻ^\u001fyMAx^K'k|\u000elߡɬ\u001a_$\u0017\rXtP7qe\u0019fHVHm%-4$\u0015YGS\u000eB)f@yJYr(q*A\b\u000bNG\tWd+VvoUCev!RZ\"h6MI#s:=ַ\u001fFj\u000ec2]fXJ\faPf9\u0000iV\bb<\u0012W}2bk*+azLz\u001571/ƷI{\u0012\u0001ur'DZPGt:\u000bkk!Å\u0006\u0003Eֲ(Ofy\u0016>`j+KC\u00150\u0010aUIn\"́\f\u000bl\u0007\bN$\u0011\u0007Ma\b~BT&B0Sݲ`\u00061(e6\u0003\u0014\u0019zxB]\u000bԸ\r$5~Gy6\u0001Z3)-ǵ\\N\u001aqgI\tHE*Sm\u0018=Re\u0014D\\\u000ed<\u001cHrBPCEVa\u0006j\fE\u0005g#rCb%G\fCplaf\u0001\u0007\u001bVAt2\u001bIs⸘K\u0014dEz8g':*׵u/5)?\u0000><ʒ\\>\tv\u00076*\u000f\u0012\\QKDU C'\u0007\t<(\n2^\u0004%\\\u0005\u001c\u000f=Sh-Xn%Nc1N躌 ϐU\fEVĮFBpR|nO}ivTiKBt\"!>hhm\u0007^l9S[2sjxfU\u0016%/\t\\ຌ`WgSs*cbr[.(V dY%JQbkh50M8QZ=h9J\b\u000ewb*WrIak]MQCjw薍'ض>]@ӕYm%֌wYs \"4ʹJxd~qw\u0019*GpɆQ\t^\u0019\u0003\u0010\u0003\u001e(c[\u001f\u001ax\u00043p\u001c C\u0011 \u0016B$R\u000bP4(WbnJ,ۯJc\u001d/\u0007Pӥ*\"2(\u0012:ak9w\u0010JV\b^\u0000.\b'\f]^j%t\u001cxA\u001dW!.1\u00135\u0011rcY)J\u0019w\u001c\u0015\u0010\u0012]ԁ6l\n\u001c#\u0004f\u00042\u0018Y߷f\fT<\u0016^(˯\"V\n\u0013֣EB\\eq}Σ,$I\u0014痛\u0007y\u0003h\u0018\u0003\u0014eV\u0005W\u0006\u001a\u0004(L,\bLI#'\u0005\u001b\u0005\u00187\t.\u0013\u0015H'N0\u0015ز\u001d5燄)#x_5[t\u000bԞ3\u0002r~s\u000f?j\u001fF2f84Y,z\u0017\bΟQT\\k#[K\f'$\r\u0001[uw\"Kzh1N6\f5L\u0015>We o\u001bGBz\u00070~E\f=a`l-V\u001a-ט\u000bի5㉀vGBm\u0010:c\u001d\t\u0011ᔈC-1mRK\t<\n\u0012k\u001c\u0011qs=S[j\r:FPl\u0019Znucg8gݟnsB+z\u000f:3f}RFb;1[~j\u001dԐI}i}H2l-\u0004\u000f<\u0004Oe)\u0016Ͷ$f`\u0006(P\u00182\u000f2H\tDe\u0006)?l\u0019ɪ\r뮡e}qTaV5C8K\u0000*J!x\bJ=\t熼rxe߃e\u0019$\u001d\u0003u\t{;CDfZNɕ]1;\u000eTNa\u001afI2EQil&D7\u0018\u0019I`IBmy\fJN\u0013,b\u0018O/9ΈHͧzOC\u0015%n*\u001bJ6ӹ\r-B$=b\u0018\u000e(EM\u0016=[m\rX\u0015R\u001d1\u001cg\u001c߁Xsky\u001d깎Vۊ\u0014=\u00062\u000b\r\r\u0013AQ\u0012YT땏0R`Fo\bCO\u000bNB\t~\u001ajwխۮE_`;v\u001bcj{&!yh>\u0017}NtoiV_l/L-6\u0005T\u0004\u0000A&\u0007.\u0004+M\u000fPb\u0011fj\u0018&PVri샏\tNm:@D\u0006Urs\u0019x)̯7 8\u0011Y\u0017\u0018[_\r\u0015,΄Ԙ1iAf\u0017H\u0011owVNҬ4Ѐdx \u0005I,rΉ}u\u0004\u0012x\u0003\u0016QR\u0018Z?0YpA$F\u000b`ԘcWb\fgi4\u000b22kQSe\u0011Õ\u0016dѸ^jxtlMy㗭\u0007=!q.h\u001a/\u0002$j\u0018f!`>zc<2JV#\u0006\u0013\u0006\u000f\u000b*J\u0015=No\tR\u0018\u001e +$0j\u0019j2s|ՙ\u00079\u0015LԔ[]m}ֲ}X=\u0019k4\u001bk0|\nQ\u0002N\u00100Kp\b\\\u0014$p\u0019h\u001ah1Mr\u001c\u000bn\r3دd\\':~;)\u00181an<е?Y\ru\u0007!\u0014uˡ$v\u0017=]h#r G,4e\t\u0014YIsKh\u0016\u000b\u001ep\f$UY1\u0004Ya\u0014\u001c\u0017܊ \u00199̾DB9)#\\7ݧz} x]K\u0001\u001ct/˳)\"K^ɽDbV#IQ[\u000e?g~K\u0018\u001eH0DTWn(؛\b\u001e\tDc\u000092N\u000511K4fe\u0002Z@o7Nw%#q9ow~\u0014DB\u0019\t焀rA?n?7t9 tn{pe}\u0007\u0011+\rBKИ857zy\u0014ĩ4\u000b0Ir\n@\n0Kc\u0012f&~Re/Q:\t˭d?j:K\u00110ZP03:*#6\u0003\u0018\u0014\u0006!Vŕg5``I8-\u001ca\u0014ބִ\\\u0011Ph.)\u0016+k\u0002\u0018:hj $ \n-\u0006\u0010+uAn\n/Od)`NzЊV1ߧZKIGXn\u0016f\u000f3د֙1+-\u00035dx6\u0005Bh&hv,8뙪=,خ8S5.P?U$jڹ\\֯( [Xgl9\u001f\u0004\u0015A'z\u0003^l/N_\u0013y PT\u001cwwVrn)#ݔ\u0011\u001cmυ\u0014!±ۏ쎛װ`\u0003F᫢\u0018o@9_ѭ\u001fݲL4I t\"Yfu\u0010(PAz`evu̞bO9'?\rӑJ8\u000f8Ssd\u0017m\\U+kfrX{\u000e\u0006Ji.8]\u001a-7\u000b.H\u00106Nc/|*\u0014Q5S\u0015\u0018\u0013gT\b\u001a!3\u0005-0\u00078S2\t%P\u0004D\u0017:Ɂ[\u0010+\u0016\u0003ie).bևx\u0014;ĪlzԞͭZ\u0014${Y u\u001dhORJ\u0013V̞ *˩Ӟ5\u0017mGd\u0018f8R]i=/*'&\u0003$7!\u0018X8=Ys%C\u00000Ui'K,PS5_l&K%\u0018Q+nmYJ7\u0004\u0004'ẑ:.['\u0007>bjmD(LrLNm=\tnO\u000e\u0014+\u0001Y\u0014\u0004Ga\u0006ct,w,\u001c\b7r{NЯhvc\t\u0000\b %N\u0003\u001aV \u0005pj\u0011%\u00109PgnO*No_V\f\fgI[ EkAkO\u0019\r\u001fyzTl۟v˕\u0011)H/<9-|Whj\fk\u000e\u0004U!|rE\r\u00050Vp\u001d9\u0014\b\u0012@p'Te=V\u001bOHeυ\u0014x\u00139`n\u001dtqh7^@1!br;k\t2\u001e!\u0004YEaiՁ=BRZ(u˥\u0010\"@Qu1R4d;\f\u0013\f7hBhb)$9rvl4}\u0014?\u0012>Uj.2g\u0013\u0010\u0005-C5\u001f\u000e*W\u0019Z\u000e/M\u0018A0|s﹆+M\bD\b\u001by~\u0014l\u0015T\u0002>T\u0001\u0004\u0017\u0000\u0004\f\u0017\u0014>G\u0013V(z_\u0013>]vX\u0004@N,AYꭃNU[\u0007\u001b?kM0TZuuyi\\Nr\u000b5R\f6Kq\u00199[o%j#v2ϯ\u001eu\b\u00016=PRT\nY.KWn\u000fT_\u0004Tph6RQ*]qHHf\u000e\u000b;0jD0\u0000V\u0004%:\u000b`}G*{v\u000eX-k_5\t#Q1\u0005ZKj|\u0000`Nj}(LLm1E(V8֪[9\u001d\u000e4wFjq;-ע\u0004E5\u001c\u0019\u000e\u0006\u001a~syF@9\\7\b.Ŵp_V&2\t0Do&WF\u0003AkMR\u0003{\u0006\u0004I|R\\38q$G}e\u0019 n{'y_\t7\u0012N󹬖_\u0001*31(y U-wW6ۍD\u0017h>ȥfB\u00144\u001a9?\u0018涒4g\fq44IhIY`a? \u0011Rj\u000b9 /\u001e\rTYY3]qIGj 7\u0016$\u000fUޘ=߯^6]\u0011[9v/\u0002C\u0010ۅJmŦ\f{CaD[m *3\u001b$Yb\u0010sd\u0015Dz$gg/ڞ끶T5\bH~]?iu\u0011o\u00056\u0002 X\u000exL\u0013t\rf\u000b=v˓+Mh\u0010aBe 1\"@\u0015X~\u0006!z\u0005G,7\u0011W:\u000fB2[az8v\r7Rd\u0012D\u001eX\"=n\b\u000e\u0017uׁp\u000f|`i~pb%l\u0018>]v\u0017?/\u0016@0\u0004&\u0002\"/\u0005\u001f1\u000bƶG\u0004\u0007S@\u0016[(F]u\u0016G*\u0017H4\u0014\u0016ʳ˾qbSj$z3]L\u001as1zop1](v,\u001f,\u001b5n\nR/}Tnۿ\u0011\u0017\u001dy~\n2\fh=\u001c\u00173\u00116Xl'|DHA,Ԛ\\t\u0001S\u00132O\u00107Ca\u0013+7\u000eQ#f\u0013\u0015߭4RÑ0VcC[\u000f5pt\u0006\u001aI\u0019,7\u0016=}kdy=̱^y\u0006p#\b\u0004\u0000C5&\u0003\u0018vRR\u001bRVEk\u0003\u0013 !pW3.\u0011e}B\\BM\u0017y\u0002\u0018-:BNwm\u0012rkYJY&;⧔V$\u0007\u0011\u0013d&9z4y\u0016&\u0019GO\rչ\u00188\fk6 !v^[\u0013`;\u0010uIN\fP\u00040O/\u00125C\u0007Jf\u0006'?\u0010:Pd'|By\u0014baxdC\u000fZ\nK\u001f\u0003}ױ+\u0013A2\b22\\a\u0017܏\u0013Z|b\u0016\u0017\u001aRJq>֫W=\u0014P\u0019&ί\u0014x\u0017Z\u0013Jdw5ĩ\u0005\u001fO\u001fTݷjw-3\u000f{\u0014\u001dǼF)ݮu~ڍ_\u0014^l/I^u}\u0018z\u0010\u0014N\u0012Bcb\r;`!{\fB\u001a\u000f94}\r:Pe\u001br7O1{\\ﱊ%j|vK\u000bes;\u001f\"d@\u0005Svo6,\tD^\u0010`3:ҜOj\u0017\u001f\u0012r\u001d>kvBh5W\u0011BQM4\u001bM?h7j@\tـ~\u00015&1\n葒 f8q82^Y}jl\u0015\b\u0011FMZy~y!\u001a\f3Ojڟ42rL>Zj0o[΋\u0014u\u0010̬\u001ahȭB˅\b\u0019\u0000~ذ2wwa!Eq\u001c\tQ\fb4sлD\u0004A^A\b9\u001a@b[8\u0017f9_\u00035Wވͧ:P\u001eulQb0~\u0018~1~JR]#]\u0011\rAB;gP\u0010[Nf*V\u0017Q8n1аmU\u001dtJEnTf~G\u000b\u0006':\u0013Iv@|ְ\u0013+f*\u0018~+Hr3Y~H\u001d˫6eW\u001c_zmVl?/WHfI4}\u0017f\u001a\u0014Y\"\u001fږ\u0019j\u0012\u000fo\u001a\u001bd/zq.GuknwR2\u001dδK?\u0001\u000b,\u0012\u001b\b4Fs\t2Lh\u001dpd\b{v}Gsƣ Rz\u0010,\"Z#\u0000g\u0002V.pJ.RjLvv\u0004ϻri:G];0\"3; m^5\u001f]˝4ڌ7]NԜPb5{я?5DFS\u001a\u001a)D@=OTwf~\u001eB\f[\u00039}(2Xf\u001e07\u0018$Ϝz}ɵAz.\u0003Y\u0012O-\n0Re3\u001cP\njuԮZ/VG}\u0012\\'uW8\u001e4\u0014o/\u0015|'q>`j8Lt?]-h9(-ĪJ@q9(XZ*vі9?'VG\u0003\u0016$:ߜd&\u0007$Ka.\u001do\bo2BAQt\u0013=Nk&N\u0002ǫ\u0003\u000eY\u001b\f\u0014\fG̊B@~Q\\\r`Vg_\u000e!O;ɱ\u001c4%d;};\"\\B\f\u0016٦ݴ~8-k߷^|Z~mߕ\u0010\u001e0@LfW|gnu&ʯ<\nU\u001b\u0014Gvw\"Ih\u0017B3A~h=ӌyᔺjy-ٝ\u0013~f5zo<ڎ\u0004\tΧe\u0010f,v\u0011&W\u0016‡n0c\u001e*sqj@S>uc2JTnRb|wIABOt\u00000`8\u0018M۩!8_=x}nNۖ)-EID\u00188˝$n\u0012ZTDBl\u0011\u001a]\u0011w.'LZr7e9y^Efu%MB+\u0006\u0005w\u001a-n<7D1h\u0019RSQrTo>/'EUQGZs\u0007e׉\u0010tbjSE05E)3U-\u0005Q\tmdݏyu\u0018z.\"up6BgKMY\u0013k:5zsWDdtB@>\u0010\\.Ii#pʄR\tmlL\t݁\u00194\u0014G\r~b^A\"+\u0006wKv\u0001\u001fռ\u0017VV.ד-Mr-n\u000fy.H^r-{\u001fĚf7)͈H\r\u0007uԎ*r!Ʌt^3>\u0015ہ~v\u000ee84s.0\\\u0016ךqK%4T\u000bcY\u001cĶGzS_\f\u00031F$n(zMr\u0014@+6\u0016B'\u00165\u0004\u0004)Q[\u001aί=30\rendstream\rendobj\r14 0 obj\r<>stream\r\n1p\u001fb\"0^\u000b\t^QG\u0000\f\u001dыĎZw\u0003/g\tJ\fR\u0015f3Xu\u001c(\u0001\u0007i^AF\fO\u000e3J\t.]4\u0007x\u001a\b\u001e6\u000eME\t\u0006\u0000I4셏S\u0019MiZdme{\u000b&K\n)ã\b1Ce\u000b/Ik\u001b\f\u0016\f C(\u001e&_a3\u000b\u0002\u00143֗$\u000b\u0005!]\u0019Fq\u0013&Nh(p\u001bf4\u0018$,\u0010Qr=\u0004\u0002g>$V\u0000N\u001al\u0015b#\u00119F꒤֚\u0016)\u0017\u0004\u0016\u0007r,EOiX%A\u0007P\u0016jׅ#7\u0003\u0018\f\u0015\fw4@\f\u0017%\fW\u001c\t_ۄ1\u00070Ft\u0011>Sh/Sf\u001el\u001dĬ\f8Hs\u000bb\fV\u0014-\u0018Y\u0014n`x6-@*@c\u001ayb\u000025p\u0013Zy F\rØus©\u001f\\P_j)r\u001dZ!jf\f*K\u00049<\u000f:Ri2P\u001eXES$\u001bXq|Q|o;\u0011a\u0018\"\u0014?|`|\r_\u00115l\n\u001f\u0015\u0016>;-͖\u0000\nj\u0019\r@߸\f6Nd\u001f\r\u0001KӘ\u0006\"\u000b%T\t3\u00113Ke\"txf\b\u0012lGJnxt\u0017hq%?\u0010@\u000bW\u0005*s\u000b\u0014\u0003%y\u0010Y:I\u001as,\u0019\\\fXf\nJd\b!U1\u00149MqX߃\u0000!C\u0018\u0004Rs{;(\u001f\bi!\u0000\u00120\\\u0006(N,\u0015f\u001dFAp)\u0004S\u0018\u0016\"X\u0016cՖ\u0004NTZ\u0013\u0002Ě(zNe\u0011\\)d2X'(}Y*kd\u0016¦l\u0003Γy\u001dd\u0016`\u001eh\u0019r\u0012T&~I\u0017'\u00151,\u0003ϑ:ځ/{\u001b%y'\r2Tm\u001cj,Uv\u0010\u001a\u000bbZR,nۅ<-|6\u0018-\u0018Sx\bvGKeR<\u0005\u001a\u0006\u0011L'jqZ|-\u0018#Xᣲ`\u0006ѪŒR\u0019\t3\u0017/\u0003-\\\u0011`%xF`J#3f\u0003\u0015IOh\u0016Z\\\u001e*3\u00197\r5Uj\u001d8\u0014c\u001b\f\u0014\fo亏\fPD1juz z\bir`5!F(M(\u0004K`sn!:\u0000s\r\u0000*ლOB\u0005\u001f@\u0002\u0015Vc\u000e\u0018N\u0019AԀ\f!u\u0005\u0018x\u000fL0\u0013/_Gb,\u001d\u0018q5Fs\u001eP~\u000e|I\u0003[\u0010c\u0006\f㉼3RZ\tP\r\n\u001c\bN\u0012I=\u0013\u0000ȯ\u000fUTȹ[hr],YM7A)\r%r\t,\"\u001eSY\t\u0014s~'\rD\u000b\u0002Y\u0006k1$A1׽DOTZ\u0007\u000e4Re30^\u0005h\u0016\u0000\u00151\\\tLP#D08\"Bhf'.Ei\u000e'Lfy;\u0010v=@9r]db[նd8s\u001a^'p×\u001a&5\t'\u0012'4\u0016NqYj\u0000+Gs\u000b\u001f\u0016B5\u000bћ{eO:BץQgy*S&eAIW\u001db'-e)1䂛\u0000\u0005\b-C\u0002V\n\u001a\u0001\u0016έ\u0007>b.Xo4pS\u000bc\u0005ӧ0)MjmwS\u0005P`\u0006U,\u000f\u0014#\u000b\u0017*6&\n.\bp\u0002ʹ\n\u0011!i\u0001\u0019K0\u00039\u0005\n\r\u0015\u0017#\r÷\u0000:50cTAKԪH)MDE0‡fGV'\fG\u001aK'@َGXu{\u00106]q&|f\u001c'ί{T4L?̖@`}\u00074\nL\u0014\u00187P(v0nC85;Tk2Uj-Sh\u001cz\u000fng\t7Aj\u000b:Do\u0014&\n\u000f痁ȐzV]WH\u0012|ga,J‹S\u0019rq4ձ\u0001ln:\u001f\u001e%G\\k'[li:pa9exŞPFx,p8 }Qv\b\u0007B\u0007Z *\bWd\u0005\u0016:\\\u00168Ii\u0019#n\u0004͖}\u0013چ\u0017?tש s*&w\u0007\u0016\u0013n'\u0003(Ѻz`R\u0004Gcv\u0003=UK3.JkO\u0015]\u0007iJd=HJK˪\u001crc~\u000b\u001a\u0005)B\u00136Sh V\u0013xD\u0011t\u001fr.PUi*\u00039N\u0005]o\u0014n\u0015dDXyr\u000b\u0011GjN\u000b $\b*)>R\u0004,\tJH h!zI݇O/{\u000b2\u0004{sQ$r\u0018pA$;\u0000e\u001aր\b\u0013\r\u0007}ex\u0019Z3\u0010\u00124Vr\u001cϝQAX#\u0010#\u0010!r;p)r\u001cئt\u0004\"Ʃ\r2@ߐ#(\u0007qCՆ\u0001(.\u0001Zv`W\u0000\f\u001f\u0015C\u0014h݄N\u001c\u0003Ҙ\n![H0-ưj#\u0005$\u0017yN_\u0018\u001a\f-`9r\u0011a$ưki}ٹ\u00071^B*E-Ⱦɢ\u0011.4\u001b0u)\u000ei}Ai\u001e\u00036W-\u001d/j-1t'zni>MsGA(zUh-zao!@\u0005\u0013~5`4\"\u0007-\u0007ku7q3汣fB\b\b^ (ȲT\u001a\u000f\u000fVt\u001d¯8\u0013-{\n\fc\u0017\r4\u0007X_;\u00072dZ\u000eJ%\u0013@ϳMæya\\쀽r{Ֆ0<-83DZq>>\bBq\u001aSnp@8n˾&g\by^m9\u00162\b0\\͗i\"v* MX\u0001ã\u001cr:Ӱ<\u000f5l\u0004O2-g\u001ci廏t\u001fNxkFr\u001bCn\u0015m\u00190r+4\u001e\u0000!i\u00175\u0001\u0001i\u001chA|\u0010f\b^W\u0000%H\u0010Rc)fD\u0017h\u0012\u0000+\u00103\u0018CTy\f1а|5`(%TqM\u0002~Հ\f\u0003\u001eί\u0005+@h6A\u0007C\ta\u0007jL\u0002\u000b\f\u0012\u0004\nU\u001f^\u001dXE(8e8ς\u000b\u000eKڃ\u0014)4\u0015=\\mAjZg3J4o#UbCANS_Vu'|Yi\u001fİz1\u001c,G\u0011l\u0010qd\u0011\u000f\rџq[bl\u0004q\u001b#E1?\u0005\u0017\f߉x/$|U4^)\u0006g}L\u0011\u0014}\u0019^\u0019j0[m;򞄸qBsnw'/+l#I.\f)޳\u001fXEih~ok\u00026'ދ\u0004\u000e-8\u0012(\u000e_\u0015\u0006\u0016#-Gaxf8\u0003EI_Ѫo\u0019h݁\u0011e\u0015\u0016ď\n$)/I\u001dE.{\nTɲ~Ҕ2#^\u0010\u0003'[IsKmOʌCNSY\u0004\u0019%3\u000b\\*Yo#/{IjD٥f\u0001\u0007'5y0Xk!N\u0014?\u0012\"\u0018NJD~!=WRqJr\u001bac\"ǫ΢:;Z\u001d&%\rJ뱖8\u001dQ܎Eo=NӜw)zP[+fmV(½)\u001c\u001elrݟ5%_h\u0010%MWe\u0014{\"a\u0017$8e*\rƎZPZ\u000f\u001dۨo+խ1\u0017o\u0015{N\u001aCV\u0017G7\n \u001bDeF㬚<8.5`v\\Wb|\u0019?$yk\u000fQ}\u0019&y2{fHR(VHf\u0014f\u001c2]GJ\u001bav8d]e/Ok\u0010'\u0016ERj\"qw]\nkfuB\u0004CU)z\u0013UMc\"yG=[Odvъx跠ti-q\u001eh\u0013m\u001a(?2\r/ԭ\u0015fS\f\u000e\u0018V'R\u000bѳRK)\u0011\u0013N\"h^C`h9ۮ\u000e;J\f4Hl\u0018+\u001c\u0017\u001bShKMYԞ \u00052YjCX\u0019jB\u0003C@TL}#\u0015NZeuE)o\u0017WO\t님5>}$\u001b\u0006[EVZ2\u0012\\^2ZzY~ӁWCfsCB8 WlFǢHdOY\u0006Ԫ\u00127Y.HWA.H,ߙ:~`h3Yknr#;%U/2\u0011Raxe7\u0019lEףvJt.*%e5Tqtߖݴ*~\u001b*R\u0019\r\\%\u0010Tx\u001esz?\u0015Q]q-U4o\u0007LF\u0011-\u0006pYX ^\u001cE@0Y/ikB4%!yUa(daxuӕ\"ɡCa:\fVK,y^d&Ҭ1(X\u0006\u001a@4\b&\u001d2Uk@Q#٨e\u0011\u0012\b%e81E\t Sҗ\u0007\u000b]\u0005'8nߙfDʄ\u000f:*F[m¥+:S\u0014\u0015z5a|\u0019=|\u001dMT\u0019U\u0018*Q\"\u0003:IV\u001e2m\u0004H3P5\f0`\u00153H'V;$FfBe)\u0000\u001eOxyZ8`cB\"\u001c鼐\bW#)K\u001aKtK\u0019t9!\\UI-e&yiloE$\u0003g;\tq6᜚g߱Y솫*CkgƗ\u0003L\u0014\u0005\t\u0013E=D\u0011$\r\f\u0018\u000bP\u0015-|\u0015]a:0&xBO\\\"3֨<\u0015beo>U\u0014G3+^k\u0006ӔA\u0019\u0017=2ԥE\u0005EIWN3_LL'\u0015\u0014\u0014\u0014ST\tRSՉ\u0012\u0016U+싨+*%~vftFܵ<,\u000eI8K\u0013%u\u0013f⒀23\u0000\u001d,\u0015tdkI(\b\u000b\u0007<$#Ƥ#?-tMI2]\u0004yCⴝ\u0017\u0014Ƃh5Wfq^tU8P\u0019\u0013pf\u001aX(\u0000\u0019#\u0005\u0007\f\u0006\t\u0005\\@\u0002\u000fdipl:oЖOU҉Pԕ\u0014,r^Tv\u001c\u00198!\u0010\u0016Ht;98G\u0014X\u0001Y\"(\tIhf\u0001@0 \u0001h@`\t\u0003%2\u001a(͔x\u00103}B\u0011MۮG\u0012rkKH+LL+\u0014\u0015\u001ba\u0017euCj\u0017Meeb\u001arJt\u0004$\u0014\u0002*Tn8b\u001e?DQ-]\u001aR\rW\u0013L\u0015Ԕ\u0012kK+5\u0013D\u0015nB@N^i-1\\s80\u001a\u0014k%\u000b\u0014\u000bڬ`4b.!\u0014\u0019\u000e\u0000SN*0\u0001oTE\u0010ׁ\bŠZWV\\_:?^k\u0015Av\u001b#qa\u0014EIAժ¸1\u0018+\u0015$\u0000\u0004RsD\u0006\u0004]\u0019\u0012\u000bU\u001e\u0010Y-3\u0006\u0018(\">\u0002!/!|AE9K\\^'\u0018qJ\u0018Ug@\u0011\u001d8j\n'\u0010MZ\u0018S񁣷a\u0002G\t\u0005\r\u0014\u0000$A\u0001*\u001d\u0016\u000bɜ\u000blg3=DYC\u0005YXKF`]]$p'hmqXdHU,14\u0004\u0003\u0016=d-c<7\u0015\u0019\nn@&H\u0001Aq\u000f\u0011\u0016(%\u0006\u0016\u0014\u0016\"k\u0003&DS\u0004U\"d%Z@/0X\u0017|dR\u001b;PZ]\u001dXC?-ڤ\fV\"=^֬dҜ`(Q0P\u0015EVCPU.֛6\u001aJ\u0012\"oeIk)\":>}3ךi\"\u0019\u000beQlM\u001bvL\u001a ф \u00002RC\u0002\u0016\u001d\u001e4Xb\u0006\u001fH\ry\"0ȀRtq0$L\u0019v\u0005WW+FQ\u0011+H_\u001a'&Ϙ6G$ªvO\u0010 Kw8h\u0015BR74\tm@8DHp@X\u0013\u0001+\u0000g\u0007\n\u000e\u0012\n1\"D\u0001N\u0017\"\u0012؊xe\u0006O q)5\u001dUUD\u0013VX \u0012XhU\u0005\u0004m\\Zb\"I*&n3M56\u0000\u001c\u0000\u0000m\b\u00032HpHh\u0013a\u001b\r\u0011\u000e\u0010(\rL/tԨbqCNɤ`uX\u001dt*߀\\įH\b>+\b\u0014\u0000\b!\u0002GC\u0001B(3\nP(Q\u0000L\u0006\u000b\u0000\u0002\u0000B)#\u0006\b\u0014|\u0001\"\u0001h\f\u0010\u0015TᔜX\u000e?ք0n\u001f!.bV\"IDPBer^\r XQ\n8vFl\u0000A\u0012\u00020T\u001cR@WD\u0006\u0002L2/\u0014<\u0015J 5ĚvCY{mL\u0013P8Ņ5\u0002]2\f/g3'\u0015\u0005P`lсF\u0004\u0015\u000f,B!\u0002V<\u0002-a@\u0010\b\u000e\u0010\u001d\u000e@j1a \u0005,\n\u0005lT6F\u0019h/v\u0005W6[\u0002\t\u001buA\"%2\t\u0010T\u0006/с-\n\u0004/@\u001804\u0016\u001cH\u0013\u00188!&pL_( \u001b\u0012\u0003\u0006\u000e\u001c\u000b\u0014pT;B\u001c\u0004\u0003\u00128#AIq/Qip%Yw\tlv\"DŽ!=5\u0010\trŇ\u0002*>p$S%\u0004\u001c<&*pXE^\u0000 hĀ\u0007Q\n\u0000\u0014TpVpW(شHN)H*^aY~C,4V\b+i\u0016\u0001%\t\u0007K\u0007\u001c\u0014\u001c8 .8^8tH`\u0001\u0019\u0012\u00158\u001f+\u0000PM\u00111\u0002U\u000f\u000b\u0007at\u0019;򀣒U\\`ɭ9\u0014f\u0012Uex\u0011Ia\u001b)@\u000e\u0018\u0011z=\u0011ę\u001a\\n\b*SA؟7%n*i\u0005%6}uB^Wm\"l;RHT\u0013('\u000fЀd\u0003_\u0000\f\u001982 \u0000G\r\t8*Jpl\u0011\u0002f@\u0000@\u0014$\u0002\u0007–pǁQL\u0018\u0002\u0017ژ!un'&%\u0015zf^OfDXA\u0012†A\u0006p`8&2plP\u0000wE\u0001ю\u0015\u001cPU2x@\u0000A\u0002ȑ\u0014\u0007O\u001d\u0006-9\thivL\u0016*P\f\u00108(4usZ\u001a›n%g\u001b\u000b\rñmZK{s+\u0016DV~љaI_\u0013VhJ\u00037-P8bT(a@\u000b\n\u0019\u0016P:6UQ/Z\u0018_s\u0006L,D\u0011\u0014\u0000(Sc\u0003\fp@P(Q@\t\f\u0013\n80\f\u0003X97\u0011<0P$@Cla]9iZW@U^#Q{\u00185gZ:Q}}o%\na#1\u0000\u0010\u0011\u0016\f\u00178pLpPE'\u001a\u001c\u000bjn*@\u001eL\r\u0017\f^h\u0005\"C;,RcCW\u0018lrMuĴ\u0012%.\nRR\u0006/RF\n\u0016\u0006`qda*\u0017\u0007*.\f\u0010?D\u0012pP3B\"&\u001fX\r(f/({FE_U)}yiUGr)\u0012}(Z)\n\u00148h\bdi5rڒ}ZzfYu-]CKh[i\u001e]\"tSBgtD@r}g]Z5emSF[8E@W-BS\u0013v\u00076,7\u0012(/\u001f-9\"6\u000fŘ\u001e\u0019V\"$\tʅA\u0015݂turJL+XHL6XQQد.o:\n\u001eˉenX\u0019\t,\u000f.U?N\u001bE\u0004И\u001a\u0004d\\AC\u0000.,\u0001Ю8`s#\u000b\u0019\u0004A>c|A.[נ\u000fN8(\u00196e:\u001f*M/2Y+^\u0003R\u001aӁ,NJ`.B /<\u000f+4\r#(\u0017)1\u00171;.җ/\u0012)P\u0007m\u0010\nʙjdbxRQZe%V9hK,\u0004\u001a8Bi[h1[+v)\rۤE2P5&,%SLT\u0012\\;~|JX(0]\n}\u0004B8`y\b\t],1uq.t\u0019U{\u0014{sÕfVF~\u0012\u001b)͢\"\u000b9.\u0018\u0018\u0011zX\u0016F\u0018I` y~RR%7Sշ̸TfiRr!mje]\u0002>D!mapg^de6Ryj\u0011\u0015>bŀ\u0011\n&\n\t\u0001\"\u0001\f\u000b1=\u0007Ԙ\u001d\u0014YЪ;4\u000f-D)?%`ܡfIiB~=m\t0*\b\\6ľgEJV\u000fpo\f~p\u0010(:\u0012180Ħ\u0013V\u0006˸\u0005ui:2>\u00108JB\nD|/1yUTG*\"TVPT%u>CKߖE_h1ASl\u0016$1\u0016'\n\u0016u)OB\u0015GI\u0019:eDS!G/F/hR}TeCUKe\u0012B\u0014d!Z0l\u0011\u0018yv:ju)X5\u00145{8UI\u001d4Q\u001c/3\u001bvv -yGkK\"BQ򐼙n\u0002)V\\*\u001d\u001f\u0018wJ,+uZ3Þ.PE[)/\".7\u0010jj#\u0014v\"\u001f^Q:֓\u0019\u001c\u0002h\u0002LC9\u0012\u0005u\u0004\u0012u\u0014I\u0000%踢sH\rƪ\rcp\"@ZO_Lq׊jSnTGW_\u00142p\u0006\u0010=C[Yc? %+\u0018\u0017j2;J1KTR&'9t>JB=qP*\u0017\tTDcynMmדiu\fJ[\u0015vJBq\u0016\u0012\u001c\u000fD`x֑\\4\u001d\u0007O8\"}\b~oBj)4(,(HFev\u000bCKc{\t\u0004F?njLmhm?bCQ\u0012\u0005˧]5[\f3,\u0005Ef\u0012\u001eDk\u001dO-\u001cU)\u0005RF|\u001b?th$?a\u001dr\bЕISN\u0013w)*v*-EɻG\u001e\u0014OV{l\u0010\u001bN'Eϰ]=L\u000fF*?\u0011ᰎpѠ\u00056:[\u0015nXL[\u0014΍]1XOP\u001b;*b\u001c\u001eǧ2Q[\u00135C`g2R166)Ym8'\"9\u001e(G1|c\u0001\u0012HЦ\tvCq\u001bbnGG淣q\u001a\u0011IKb\u0014VM\u0012KЊvV\u0003-%n<\u000b[%CC\t2ݚ\u0003c6lvv&滊a1rLW#5!kb݊\u0007b6@l9ʕBB+no'_f\u0003VcYzihBQ^mZ&0R\n\u0011I%50}Yd I-\"ͺLaeO\"Z+nDrW=AX(ͧ\r[áP`h\"|%U's\u000eQ7Eᆥ]NGm=6˵\u0001ŧH\u0002wG\bmeJl3Xy5\u0006ǡ}?\u0000\n\u001d\u0007%ʌ0p#\u0013\\au\u0016\u0006+$\u00036A )Ohb\u000f`.%x\u0014\u000b3SHm?!MF*Nvu_\u0006\u0013\r!4}H'@kg\rw#\u001a+jLprKn3^oY\u001cH\u000e\thnp<0[~3Ò\u0018ZpȬZFsrnM\u001a*&ݾက\u001c+\u0018Z\u0003O\t;\fڊL8Y\u0003u!h,(\r\u0017\u001dן5\\ԛwql\u001a\u0004[cqz%綣W\u001c\u000bQaōB`eǢx+w\u0002ϲ@j{Kvz\u001dԦn\u0010\u001d%䵘*ei!5\\p\nFPh\u0003iH\u0004\u0013\u00054Ԯ\u0012im\u0013bu\rkm\nn;MUq\u000b`WZ3\u0019q\\\b˭p\u000bM\u0006\u001a/{*~;i(nDjݯzmSq\u001aSH̉Ftv\u001e۔AbhMy-+/:-'lTt^hW4W5S\u00008'R#Z\u0014Y\u0014^2kpS͊V@bk\u001eK\u0013@\u0016?4\u0011!~\\w\u001dX\u001aT\u001fj8# zJ\b\r/U!5j7\rĶ8/5lT(EoA~M\u0010HVkT]jg\u001cסr\u001b\\\u0007*Bۇ]16\u0011\u0016\u00055ߨ4\\\u000f|G\u0015j@-N\u00108Ɗ%gT\u0012{(\u000eu\\ƢA\f\u0016$\tҢl\"v4\t,~tnbBףqBBm;\f3Xq\f!\u0013\u0005To(Fu\\G}gr\u0012׹H\u0016\u0016򬚧H*E v\\c͠\u001b\u0011F\u0014.3CMEl}V\rR?Xf*Lo\u000fbTØu\fc:-\u001dB_h9?Ys\u001f8\u001e\u0014\u001b\u0001TBt\"pRVQ\u0019\u000f4]Wy~EU\u0019ҩvfJA=\u001b\u000f̒ӌoYIo{;N\u0005Hk\u0006zרAge[\u0002N\u0016,=]n86&̒ɘYvu߅\u0011\\eT&ܲC?\u0013ܟn#\rc®X\u0014X<*lQ5\u0012_cCJ3Q\r3~`\\Ze;Z04\"sH8D\u0006݂V\u000e4&+MH-q2\u0014NGj{\u0011c\u001d0m6\u001d;4\u0004\u001f\rM-s^s\u001aWQjN\u0003\u0005sOD\u001agz/*/\u0011B(\u001423~dx\u001cwj6\"\"B\u001af{[*\u0011\r&?܋\u001d\n\u0014OT7\u001d۝Y>D\u0016)J}3\u001c\u0011MEU\u0019\t_\u0018%\u001eQC\b-dZ(-ѯQ;k\u0011\u0003<\u0012[ns#\u0012zツ 7ˎӂsxMboM \r;@Ŋ\u0013B\nR\u0012Z\u000fjd-F𫍥)~۹ِ\\ے[v\u000bjmm3~\u0016עB\u001cjaFĵ\u0012\u001eT\u001cf\u0012mrC`}PH\b]\u000fnh'ӫ\u000b\u0014\f&\u001anۙ`z3-Xe&\u0001{6fpB~\r+nsdZ\u000fLT\u0016նnﻒR]g#N,\u001e~ٶLahV$04\u0016ˤL\u001dBiYr\u0012*\u0015$5BJ+RdԘ@bo*C\u0012¢|i\"H6X5lv\u0005J]m|\u0017}G2bۃ^0\u001avuDz/zW0\u0016\u0016~Հ/m\u0010\u001a\u000e\u0015cal9ܦ5S0\u000bcU<ůle)#Yv8ZEn\u001e){$<}t^\u001a\u001eʫJ4Vb\u0000L|p\u001b#Y\u001e\r3\u0017bqM-{̮$z@b\u001er]+\u0019D\t%hMӼ\u0010I~\u001cjcVP>[\u001a͕KE\u0016#\rTp-}NK67C6Wݾ-|D\u001eK\rZۭܷxU{V1\u000bs\u001d\u001d@J\u0004q8D`d0Lsfޏ\u001cu\u0015xmyLo.\u001b~n}ۯYS\b{\u000f3Pd!|M\u0019)4\u0014A\u0004%E$\r9)\u001d\b\u0012~gMDoJ\u0001\f\u0010\u001bڕ}*;ڊ\u000b@N`:\u0014\u0013\b6\u001d\nHTau\u000fךo\u001f=ޏ\u0018\u0004hu]#j\u0015WaU\u001020`lɆZ08X1,\u0010Ķ\rt4\u0010P 07(5.'vG4]9\u0010\u0000\b\u00161.N)\u0007\u00058\b1L|xJj$un<;\u000f\u001d8\rh!\u0018^x~}M]e3ϰ[3lW!:S^Լ\u0002\bhRI9%qz%M\u0010+P%8٦+$M9\"ilXeea5\u0013e\u0017Y\u0011N\u0012-׵]7DEC=ۉXW=X8Oz+8c7l?\u0011r@\u0017\"W\u001c$vJVny@\u001e9\"kvlVyϡ\u0005i.T@H\u0011k\u0001\u0019\u00061`\u001by5!]J|߉,o>&\nky!1[pK^DV\u0006ZZrkؙ3[:M'|\t\u001f'z$0mCS\u001ak\u0004Y\u0015\u0001\u0006Ps\u0004G\u0011B{م[q\\\u001bπJ}`V\u0014sہZ/Iv ^\u0018DD@ N3\u001c\u0007Ήv\u0001x~CDF\u0017VE\r%V\"\\DduX\u0005-|a\u0019~\\N\b\b~>z\u00120Y6`⥹\u0003]5t\td\tJ@įTZ6\u000e7Ul293ɴ~z5\u0005=\u0005pQ@bf\"G\u0002hW\u0001\u001f\\\u0001\u0011z\u0002d\u000e1V!a\u0011޳`~%pA\u000f\u0005ͶkD\u0011\u0000\u0010.B\bB\u0010C95cC=\u0011:}w\u0003#R\u001eA\t\u0001\u001fv\"(َ\u001d\u0018G\\edyQ8A\u0000\u0014!>#Y&6\u0007 7R\u0001\u001aZ\nP~- 1\u0010I]p\u000ff8&\u0002\u000e!5\u000bngI\u000e\u0001I\u0012K\u000fS\u0002\u001eƪ\n^\u001an:bq<ϯۃ\bʼm:ۙ\bj\u0000ZuUQ|Ru\u0004V<\u00011$\u001e͎?`\u001b+\u0018Hj^\u0002\u0004\n\u0017\u0005\u0015\u0006 uֆVA8v<\u001a\u0013i.Y\u0018$Q/\f(\u0007#P\u001ds\u001aST\"T3ެOU~߰Af+~\u0001\tOnz3\u001d},J\b/Te+oNtzw(-7\u0016)`lǑ&z$,-4;`8jX{\u0014~b=x\tJ(F\u0000\u001dx'~Ue$|FV .T3\u0015ǣtHi\\,-\u0004[(.S7WFJHtVOP\ni8M9ѣJ{A\u0003UvB$Ol\u000e-Qf\u0013Ġ~%dTaw\u0007`X\u0017h\u0001dA<\"8^\u0004 nh\u0006(Tp\u0004\"G)\bP`!zL\u0017%\u00043r\u001f|\\\u001c#&x\u0007\u001dx\u0001\u0010\u0001*z\u000e:ŏ\u0002\r\u0016|\b@\t͕\u0002&T\u0017 \b$9I\n\r\u001aVDZկ?{\u0013CLtԪ\u001f\u001e\b('\u0002ӑ\u001c:^h\u0018Qd:D\u000fTY\u0016r~Ԗ2\u0016*Ŗ\u0003%㇔qF-\u001eR\u0004k-s2]%[\u000bb![K򜿁9R\u00079\u0019\u0001(`pAE\u0013-`\u0005\f\u0017%`x\u0002\u0005\u000bߊ\u0014%N\b\n]XHx\u0005\u0017-X bb\u0005\t \nP8\u0014\n??Ogt*C2Š\u0014)!Ca3xd֘\u0000H\fp\u0001Å\n\u0017,`\fIH\u0005\t\u0018\n\u0012\u0016+$-^|pAy'\b%\u001c88pE|>|>|>|>|>|>|>d;\b\"En\u0004PD4H!\u001a4r~Oʌ\u0019@4R\u001bJ۷\u0001\fmj\u001c/J^j=˻ydE\u0001tp$'\u0001.8m\u0000ڬFϫ\"\u0016cȵvz_\u001b\u000b\u001e1i-{\u0004#^v\by\u000fU`\fВXv(\bnԲ^\u0000q1b;\u000f-GEv\u0017SVw{FëU@\u0018ȹb\u0000Sv\u0017vWa:Trd)fWIio1\u001bg v(Κ۠f6fh}\fs-גt7P%()?k\u001036(\u0007m\u0005B*NH}\u0015un@n\u0019ð\f\u0016ۇ\u001b7?\u0002\"$4ľhT;̶m4u\u001cd\u0017^Hc=J^.@3C0\u0001k\u001b!s\u0014yŧZ\u0002~й\u0000B[n0]i'p\u001d8uW<\u001d({.͖\u001b\u0004 Qd\u0014\\\u0018s@n4\u0018p\u001e\b{9iD7ba9YƩ\u0010rz\f̞[6\r#\u0017\u0001LS\u0005:\u000fc<+B.xbhl{iW=Fы͆\u0019\u0000@;;k\u001a)ƌ\f[\u0002\u0019Q\u0019@>lw-xQjvi\u001d\u0001\u0004ǽ0bDs.c\bVo 5Cš)娼o\u0003X\u001fݠRu\u001bjRevZU\u001bHP N`CdHGe7T:\r\u0019A1]\rU\u0013@\u0010ʮ+A\u0003E\u0006\u0001\u000b\u0003X\u0005\u0010kMYeTv\u001fŏ\u0002\u0019mGl\u001d\u0000<;Lr~A0[Q$|@am.\u00107>n\\g\u0006ak g\u0003b\bPDȄ7ڦ\u001b9\u0010Rx]R\u0017F\u0016\u0006{Q*2މu5\u0001HZt/Lc(o0d6!E~BG牮bte&z]P\u0017\u0017MD\u0016[\b\u001d5\u0015=`n8϶\\/ʞCC5\u0016R\f%:NcuE5XM]\u0018Ԯ6^{ca*39%A\u0015(_Pb\f$.[g-05㶬Gvy\u001cDdzsrkfw-]\u0000,t]6\u0014#ZnH}H}\u001b_0Jh4t[\u0000Ta?\n\u001f.;KAy<}{vp9u\fϨ{f\u0003*͔\u000f)W\u0011\u001f ݐzsY3γ߈]Bp+oA̪?0*۰ņRD1<(NcfٶiiT\u001aésRs \u0007-\"\ryLqk$a!h\u00139h9%4eIƋ\u001cp#Dt>j%[1t|\u0007kMEi(lg6U\u001aT\u0019\r#dVf^'R9]M}b\u0007O\u00039\u000f\u0011h9\u001a]\u0018\u001eL\u0012\b]ЀQ~]t\u001cd'Mk\u0017 m\u0004P\u0012,+D]hyb\u0003A4\u0006cL=f\u00178\u001a)r~U\t8Jv0z6\f{\u000e\tyfn\u0019Lز/DY\u001ft\u0010_ >9\u0010a_\u001fG-\u001a8\u000e\u001bNjb.ym\u0010r1~b>J1-sױ:j\u0016NB8u\u0005\t\u000e\u0003\u0007c6zt\u001a7L8\u001e,!&I\u000eR\u0004L\u001bjM\u0006\u0012\f\u0003I6\\Ad\u0005'\u0006U4\u001dSLO\u0004n~\u001b\u0007\f\u0003\u0003\u0019C\u0010\u0003\u001diYj-U*\u001b1k+i\u0013!$t^\u00001\u001cʮ\u000bNw#GeOVxR\u0005èp\bP,\u000eLsA&zޓ$\u000f:Xm\u001ftH`0`U-Gݾ۹e\u001cO%خ3ƣ\u0018~\u001c\u000eY\u0001ot\u0018!H\n\u001b\u0007\u001b4\u00118_q/Lt\u001dS\u001b\n؁R\u001aAh#4m\u0000\u001d>='\t_\u0014\\Edx^3ۉPŹ)m'Vn'\u0016'W\u0016a]rbˉ\"E2܇*\t<\u0007\"Dq\u0019<_LW\u0013\u0015kb7\"\u0015gѸZl\be5Zg~\u0011G|\u001d' \u001aOjnE؛Lq$K;|8\u0015<_p\u0011\u0017v*nƨwDN4\u001fR}* \u000b^`\fԟ2>\b_\u0019`Aba\u0004|P]\u0010ꦋY1r=\b\rQ:+\u0011!Dp\\K2yߴx9U^W-8)%C3ޣG,n\u000f\u001c'UGIfLoNl\\;HtI+n覛{ם\u0001]\u001cn[uh\u001dH0|\u001f{n8ɂsTLŠҼ\u0003\b\u0003R!u5qeK2|W).x\u001ey\u0003\u0013NY\r4\u001fRy2|\u0006'Bn\u000b't\u0007\u0018%z\u0007+COIށ\";qzLqEz\u001fT\u0011[Xa?Hi\u0004\u001b\u0007si\u001dð\u0005٦kAT{Hp\rN\u0015\b1\u001c\u0017ŒUV?f`/|\u0003c\u0015XkMH~[jz \u001cPwHqxZkZ&Q3VrO_\f_\u0014kozyj\u0018c\u0018V0ce\"ӌ\bZT\bfgAPd>ObuOm.˕Er1:bn@g\u001f錶m\u0003bhhn:k=j{(\u000b#k\u0004k\u000e4Js\u00139=\u0001=Q%t3Es}Pn.ۅ\u00014ÃVj\u0018!\u0005ز<)V^Ý0t\u000f\\\u000e\\\u0011\\\u001fD0\u000fZ\u000f\u0005*\u00193^}\f2\u0007wpDKQ:ˉ[n|)\u0006$ǩ\br!9NÄ\u0018;ѵwsODq;`m\u0007cpb\u000b4}v]\nϛ1\u0014ã(ޚ2z\u0013Q~\u001b\u001098\u0019\u0014x}\u0019UԜ,EL3ݷiy-o\u001a91gW`Q\"#IzT3Q}'z\u000fi٦kI\u0018x\n~-\u00181\n/Fo\u0016­7=HHOfs!0\u000f|!W/Z*\rHU5\u0001y9\u0018&Z$D\fڌXr4TsߧjPpJDn$y`\u0014^'#8s#\u0010s>N\u001dQ/j?R;}1{\u000fl>N0s44?1p彯z8q6P4\u0007mϱ$s\u001fC~FP\u0007\tZn9mܮ`p\n[Q\u0019l0^g9S>'\u000b9\u00184slg?|l\u001b'Z\u0017e@~㵍盲`㽊aв\u000bS3\u0001(<\u0017x\u000f=`!XOM\u0003]Ӆ\u0014w\u0017Twkھ7\u0018\u0002*r\u001eh$f8w^rZF#\u0007,B\thjѼ\u000fJ\u0000\u0014oѣ\u0014\u001fqWO\u0013=T\u0000KY\r\u0017\u0010%A\nHl\u0005bD4<4X^\f\u0012gJ1:\u001f\u001dn\u0004}\u00169bugu\u000eȹJc!hXe\u0005h^z\u001d!%CUdv'`~\f2-\u0007d{\u001df@au%4\u001fƿ {\u0017oB\u0014٪8~aZ\u0003\u0017q\u0012̭\u0005\u000e\u0013Aǒ\u0002X\u001c'2\u001182\\ӝ\u0010`Vor 6ٯ\u001dIU}Lxa\u0018v\u0016?\u0012|lOa1=UP\u0005ʩ|\u00003_gX\f1L\fo۟vME߷\u0019;\u0012/2D˕\u0010\u00129Vj\u001fpD]c6M3-]\fT\u0000b`\u0014y\t#\u0013l/^h635G`qR!\u0004{3PZ\rVŒ%m\u0016\u0018\u0002\u0012X2\u000e|?Aŝ\u0014\u00114[\u0007&^s\fc\u0015JNԚZuZQph\u001cˣY@_p$r^c㑦PKS\u001c\u0013=a\u0000\u0018/zv\u0010JfDN↜\u0017\tѱ\u001b,p>0w\u0013\u0017D\u00198x\u0000\u0002\u001fnk-xz5qr\u0004YY{q\f)쎛=\teh(te.w}\u001b@\t'y\u0002\u0014r$0\u001a\u00126\"\u0006\f\b\u0017캨 3\u001aC\u0018]̮\tN\u0004\u0011DZ\u0018t&C\\?g|b6_%)\u001bi\u001a\u0007\r\u0004S9|m\u001f\u001d\u0013\\\u0003nPw\fj\u0018BfoBR\u001c1-g\u0002\u0007.\"4iiH-H\u0013n9\u0015'i\u0014s!\\0=\u0017\u0003Hk:\u00158\u000e\ne[\u000f`ϩ,p3_l!F7\u001dg[J5\u0012Z`(EK]mk\u001cok7\u0010*\u0014o/|o6J\\ZfMex\u001ab\u001d2Redz8To7Rs\\26Lw9oV\u0006:\u0017\u0002M\u0018Z\nŚ՘buSN켏g\u0019'C\nP~\u001bdzr\u001b\u0005EjF4\u001bS6q\u0017\\3K\u0010,\u0003V[8ǤPVt\u0018\u0014KF#E0l\u001a\u0017o9\u0017>Xh\u001fD/7Y( ,G\u001cϓ'œz`Ez\u001bg}K\u0012|'#efћDoj-\u00060|\bZqRPb\t\u00118`\u000e3^o+xxt,̆\u0013|waGl\u000frjfca5lT|-'TQhpʮ3\u0012b\u0011:\u0019\u0014GdRqOm\u000eq*\u000e\u0013\u0015K)3ϖڊo\u0007\u001a:(3atX8\u0016ĭ3\u0016f\u0019$ǩ0q4r~g8wbݷjv>T0섯~R|յ7=Gaem]92\u0007Se\"\u0016D}$Y§6g\f]|W\u0004\nM\u0018Saz;VOj:\u001f\\z\rU}w\u0004ǝ,\u0015&y_\u0014kd/[\u001f8̏y4Ot?8\u0001ul0\u0001h^y.Ͳ$Yƛ\u0014\f2Yl\u0013`P\bzbumZ\rB2g%A^n%~Vg$E2\\3\u000bv5]\u0000|Tuލsmvm;\u0013boB\u0004 <\"d~2Plb\u0017Bv\u000b2\f\u000741\u0019İ\u0019I^h\benTi4UO-\u0007e\u0013@\u0015\u001b\u0001^\bGz7t5\u0002-6&\u0000\u001df\u0001ȜUA|D{Rb<_9F\u000f\\ѻ/8\u001d}۱,\u00164\u0015>ai)ĵL߁cu([B\u001cׇl7ntcvD;O24=e~\nߖ{KY_W\r'\u001b/\u0018\u0014r'r?\u0002H\u0013˂\u0017\u001e%mΔ\u0019\u0006\u0019(?ِnt5shV1{\u0016(e\\\bH^\u0007bf>\u000ey#|F`n@?p;c/a~]\u0018<`o\u001e>c9\u0018>>NS-\u0004Oz\u00015\u00157åFBgkDc\u0011ix15\u001ds-Bu&\u00138v pF>\fߙ[o\u0003דV8]\t3L-iu㗀5\u001dP\fG,nEO8CWK\u0016N4\u001fZ\u0018\u0018C=e\b16E>aA\n\u0013\u001dI\u0017l:Y?\u0013\u001dWa\fXobTU]v\u0018,!6+Ͱ}e!\t/ \u0019+O{\u0003*|\u001d.&پ\u0001\u0004$} t̆\u0010jv]\u0007\"DU݊\u0013\bH\u001a\u001acY+z7HxJV8\u0005U\u001fb~\u000f6Sj\n|`\u0011d#z:_8\u0018zl˥\u0000vA_o(ϯzk~C^u\"خ4߭[ys\u0013v)T,W\u001a\u001fUY\u0011j3fy\u000fjp;ی4\\?\u0011*3iP՜jt<\u001d\nO8\u001a\u000eTJuEzYd-EqjE3\u0000y&\u0000\u000f\u0013/K\u0012\u0011=-,6&\u000b\u000by~v.\u0005\u0013w\u0004'Fm냼l)|D_Q;\u000eH=U4\u0017l9g\u0016?fp.Mh\b2A^\u001f駌\u0006yK(Y\u001c}-]Fb\u001a\u000fx9X\\H0^4\nt\u0007\t2ί4\u001ci\u0003561JvcD\f8Z7/$\u00149`ޕ񹖛Zl\u0000q\u001a6Ls\u0005\u001b\u0013%\u001e-7\u00105Nt\u0010,Bf\u0016!\u0017\u001b\u0017/\u0003\b\u0006\u0017$mhr|ftI@c55\u001b(4\u0015=.8\u000f/|\u000fI.\u0019N\tւUdjt='z\u000eHz\b#Ųq:aT˵0tB\u001c;|`o-|q&zߺt=7Ğ\\qs{O?e7з]L_A\u001f7\u000eF0\u001ci0(ʯG;bx12H\u0018\u001b\u001c=\\}$P\bdf|\u0014\u001bam\bjS&I}\u0011ďꌇz\bDTuvb|iz\u000ew\u0000\u0010:`w\u0013<_q$zYl\u001dƯ7z3I14XhKmEilF2Kmf*\u0006'\u0003ơ\u00075v\u0002eCE[\u0005cXh'ҫ3ٌZ\f4\u001cS\u001dV47UCLe>wjVK\u0002.[\r\u0007(^\"WYP]\u001awZ3\u0001O)\u001d\u001bڪ\r*\u0000lY\r\r4@eUÍ,t\u0015<͹#m\u001b\u0001e4xam\u001f|Ii-\u0002-֌\rsO\u0002\bD{R5\u001f\u001bөB-\r\b\b\r`h{i1[$m]hL/MzEov\r0\u00128Qf\u001cd#r-H\u001f\u0015ڊ\u001c\u0007\nv+2y4IJA\u001eT\u00071<ѵG֣(q\u001e@r\u001cH\f\u0007vf=+\u0002.Ѯ\u0016}\u0007\u0002r\u0001\tRpBFMŘy瀶ey\\-إ\f{3\u0002):xo!%*B˔Z\u001bz\u001d+3\fCb8~\u0012W\u0003\u0016N\tJ0,P\u0010ىW^i5_\bn`mgŒ]P#ТX!+\u000esB\u0015Rg`{Qn$w\u000e4=w\u001cUc\b2V\\k\u0006\u001eT0\u001b'\u0013T7\n\\B\u0007\fn\b'漶+C\u000eJ\u000eV!s%ɞ9x(ۮz!dz\u0019\nPx\u0010X\u0002\u0011!v9Q,'baZ^lOZL]p\r0R= %cv\u0013-W<\u000eu!L.\u001ekz|\u0017;Te\u0012J\fH\u0013V8̈+dy`=u뭗H\u00105Vk\u000fP\u0012x\u000bȊ'(W`n*OzˍeiΫ,'z*l\u0014n\b9B\r)I\u0011]f1#Y.|0 }rK)O<\u0010\u001f^x+q\u001b(\u000e\u0006y֗\u0018q\u0013\\\u0015f)|Sf@9ݖ؉-qɞCp٘Vwg{nSEG\u00193r\u00104Sh0Fu]Mmr4V\u0002l\u0017?4\nh`(-z:VQo\u001f>aV}eho\u001f.~Dϒ\u0005L8~\u0015\u0011;Th%r@ɑ灦4`& iR0,\u000fFO=\u000f8ˆVc\bf\u001fRV^Ǭ!n E1v6톴J;)~)Ƶ\u001c*3Z\u001f\u001cLDibeLy庒Uۈ\u0019\u0006\u001c\u0002\u0018o:\u001298:8QaR]g\\(\u0015[\u0019!t\u0004#S\u0010Z?R>\u001b8\u000e!En\u000f-Oe-|_q&I0HEˍ$@jO\u0013\u0015e$^\u001cJ`n1[j(qP:3Fb\u0004pD,9Ԧ;\"R_8\u00148bx\r'Sh\u001c^T{Ѻ\u0014z\u0012<]n-Ͱ=e%ﺜ蹯\u0001GJ\r\u0005qY5ew\u000f4q깔X?\u0005\nJ6F(}Z;jy\u001ci8E\u0011\r\u0010'\u001b\u0006W\u0014W\u00106Kr\nLd\u0015@:\n\u0013~Ջ0ބS\u001cKRy\u0005O\u00192j6$\u00000z`\u0011:Of3Ug\"Ѫ$\fw 1 DFf\u000b\u0004O~.rZcyv݈*5\u0006X\\\u000bt@R-BIUA\u0006eGi\u001ft\u001e\b\bN\u0014t&\u0000\"m\u0000ri~R\u001af1\u001bZc3\u0018Rw\u001f\f\u0003\u0012[,sdN\u001cQqR<-6\u00024u\u001fzVf&|7.6\u001c#[=uĩ\u000e(UP#0Ns$G18\u001e\faX1s`j8ׯ*XmK\u000bT_Y*t\u0017X*F7\u001ch\u0018\b\u0014{fv(pѪSh\u0019J{xIB\u0003l>M/ն\u00124Mz|w]2\nk\u0019%T\\H(FO\u0016ڌWZvkNy5E\u001c'H^0NtC\u000e\u0018\u0003'\u0018\u0016A&\t@X\u000fP.z(\u000eEΏ\u0004\u000fҘZƏ\u0018\u0011P~\u0014t\u000ex8\u001ad(|YoEy\u0004\be&f(\u00122U{\u0016:Yo\u0013N\u000fT-av\u0010\"87M_ap\u001bDj\u0017\u0017\u0012\u001c\"'lDOTJi*\u001dbh\u001ci\u0003I\u0013V_(|GAqunNz-KNs^Y\u001e[\u0001Rw\b_<9\u0015Z:u/b\fAc}YSY\ra\u0018\u0006ԝie4t:gR\f\u0000Wd3{\u001cZ]c?v_e׹\u001c)t!I\u0016ŧJL\t.G[k >_m:1;S~[~Cr3ƣ4dg:65V\u0003K\b\u0006w\u001b;Nu.\u00056\"3\u000euXh7!5ݟZvG\\3\u001biYsg\fõ<ضxM|7I߄t_I]ԵIe\u000b`\u0014݂\u0010-)XDE c@\u0006(3^\u0019VO\u0002\";Y\ryvN?g41\u001a\u001e?D\u0003T\u0018% Zt\u0015fZL\u0018Yu8t-I1|\b\u0011ͦ<|\u001fyϲ[1J\u001c\u0015G\u0012\u0004Qd\u0019>0\u001c\n/\u0017z_XxM`B0CuR\f\b\u0012☟k(w\u0006f^\f;VqR\u0002v\u0001\u0004m$\u0012\u000e\u001cgR_k1Pp]'j$\u0018Bp\u001e\u000fW\u0001\u000b\u0012\u0019\n3(M<\u0019p,Rs\u0012d\u0015U[\t5\u0018>/\f.Sd(Dq\\u\u000bÄ&\u0001K4\\{\u001eAvG\u0014-\u00101NQPĒpC$_av%k:\u0019;\u0005'ܳ\u001f\u0007\u001d3\u0011>)\u0017/7d6œ\u001aaY\"r\u0005K`I`RpU\u0018,JHk|\u000e%G1/\u000fq\u0013\u0007e7rc!ry8Pvy w\u00198\u0003M˙0\u001f+5\u0011&\u0017[Jq(J#WZUk}\u001e\u0016Z\b*\u0019ze [%ÓJrZk.\u0003\u000e\u0019Z\u0015mXh\u0007[\u001fa\u00035i:\u0012\u0016[o\u0002vpc墙vAgj\u001cBD\t\u001cyb'Zp\u001e˩\u000fV\tQ|\u001fsAH\u001e&\n%԰T\u0017ы聒8S~\u0003Ǚa+L0~e)D\u001c\u0000RIanQ\u0018}<~`5\u0007R{\u00161@a\f/]/kw/I3߽:IQLOR_]Ͻ(Fi\u0011\",\u000b5L\b'Gi\r)Lo\u00179aq'D0\nfl,.Utm\u0017T},\r2Ug&sg\u0003fW\"XC$ffrIkΦIsy2PS&B'env'+\u0017@v/:n;VX(kI]g=[%2Xe\u0017p8R\u001eE@t)Xu\u0016,\u0018C08^_{\n_VZ\n\u001c\u0019İ\u001d)zeIޫ0^\u0018\u001e~De\u0019W\nRg\u0000dn\u0014\u000f!\u0004iv9tMwr\f\u001b\\P\f0T\u0018\bQFY\u0014\u0018e\u000eI4}\n6Id!zƂVt\u001fDoʍ\u0002\u0010X\u0004$p\"x!|@Zqa{\u001d+xc\u0005-9g!2|\u0005*_~HԂZp\ntM\nU\u001b\u0005&Jr\u0011;Yk/\\g0]gȩ:\u001d\u0002B\n\u0003\\Sfx){gu\u0005\bil\b\u0006\u0007\te\u000289Ng{r:͞(Fx\u001e^g\b-R\u0006\u001e!b\u0013\\\u0005jeC*KQs\u0002uBVz#\u0014>r\u001c_gJ̏ECS_\u001c(Z\u0002\u0007\u0018{\u0013nㅯ\u000b'r\u001c+\u0018E r~\u0007+s\u0006G\u0005p-\u0005IP \u0016Vb6irau\u001as!B;aH=wҫ\b\u001b\u0018ܐ\u0013#ary*Pk%x*xNB,Y\u0010\u0003&AZ4&\u0014=&0,һ(V_`3\u000fIen\u001f\u0015\u0005(2\u0004%2\u0005$Dl\u00129Zn-\\v\u00134\u001d8ևV~hM˙Z\u0000\b>\u0001Oϕ\u001a-\b.J\u0015,\u0011A\u0014\u0018b$g\bn3\u0005%8!X\u001fMv\u001f\u0013\u000b\u001d5'u.g\tfsQlJw\u001c<~Vh6HQ\u000b:dt^Tǹ$pA)|\u0007\u001c\n:\\\u0010D_*zh|Q{HJ`0@xd8\u00165K\b)^򇝨\u0018>0̔G\u000fH0p\u0016ba\u001e>SnwdeX9[\u00012ޠ#\u0016hC%Q\u0010+S_{Na\"n&l\u0016b,Wi5԰\n/V\u0003\u001eD\u0012Do@%\u001a%\u0005Gh-\u001a+Rz6\u0013>Vg.F1}ɶV.Zj$WPf$L.7gvI$ZΔ牖(z%z2~Se%G\u001b\"ך\u000bS\f\u0006Z3\u0010`Va\u0001\u0010V=\tf\u000fIRMp|Ryv $x&bKJ\nJ\rQ\u0007$)t\u00120\u0018!x\u0004A\b\u0012\u0013\u00020\t\u0002\u0016 T=\u0003\bvQ8\u000fMH!\u000f\u0017Mk\u0000.:'F+ˍ0E)Zz,)5J9.\u001f\u0017'd00\t\u0013r&tVk։ɤ`cVhd\u0011r:(Bˣ:\u0007p`\u001e\tVƹX7ϣz[c:\b.ηF\u0014 \u000eE5\u0002H%\u0000\u001a\u000590;tQEHpbQE\u0000\u0015L/]4`hdޔ:\u001d\\\u0001\u0006\u0000\u0006ybb7-0695-49e0-bd93-be9264b20bedb3772ca0-0747-44f4-a2b4-1782a66baca911.384088.6897355035305023549664382977884\u001c\u0000Z:\u0007\u0016\\\n\u000eztxmf \".hDayT#\u0000\u0012\u0000\rЂ\u001cfc~FF\u001c.kV\u0018(o\u0007W\u0018\u0001*\f\u001a4p7i\u000e?FMv^[\u001254U\u001c\u0003hR&R&$(\t\u0005\u0001\u0001c\u0001\u00102\u0010B t\u0015\u000e\u00014\u0006DD\u0003-\"XEQ@Ђa#$\nP\u00121\"Dga\u0014\u001e@&\u0010\u0015$\u000b\u0014%\u000fܝP8\u0000F&B`$\rC rb\u0013a<0\u0016\u0006p^QY\u00147\u0016%\u0012fQ\u001e\u0011\u001eix\u0007\u0012\u001e%iDG\\\u0016?Zy\b\u0000\u0007vEi\u0016(qp`\u0007ha\"L\u0016P(\u0000\u0007F\u0004< 9ya;sas\u0017s{4\u0011rETEAćy`bLy \u0001\u0002\f\u00160σzUp \f95+K|ruBK|\u0012-jʹ\fY]S\"?eN_}NN)]+NM3wNS\"1\u001a'{VNSb\f9}Y\u0013ͻ}[jY14uLl\u0004Yr[jrz٘\\W-JM䦶_c2w\u001eW^\t&D_z~N5kBo{]k2޶͘jx[ЩS&\u0006vaFj˪;MNfnք0՘&_\u0018Zgm\u001eLrM0Azi2ӄPM\u0017\\+H\bƬc}j-\tYʐ֟.Mu'OqB$$zԴ\u0010\fYSYV=U\u0002ZS\u000e:\u0004\u0013L\u000e\t>DacŜ\u0017LUkBv:e^\u0015pŬΫ\u001dsꙝ:M4!yL\u0011nqcg^S+Ɂz7\u000e\u001d5f\u000e\u0004L3\u00146\b$9\u001awzzLWyZ;\u0012]ۭ&d5~tN%3wN}Jdk\u0010\tQRl5ҟZ\t\u0014\u0012ɜ;89\u0010}j1$5W\u0004_N49\u0010\tI%)_\t,9\u001co&$bM0\u0004\u0013dW+Xcy&1\u0014rZ0/9\\'_qJdNHOqB>ۯo%Wyo~j\t2ecη cN@\u0019\u0019C8mw T.JcJθ\u0015tґ\u0004\tN\u000eU]TL/c<x1$6\u0005'\u001cC5.\u0007Ƥտ6҃b6*)K]&S\u0003\u000fJ5 e}ʧ\u0019\u0010k{ED\u001e/SJ \u001d^ÁB'ƪ%2Q3,lheP\u001b(Fw\u00110ZW\u000e?dbgY}%Dvl\u001e{JCxX\u00187c2dj&9Aw*\u001e\u001b\u0004\bC,O?Nx퐥LI5\t\u001acfdŮJ)}~\u0007U\u000fw\u0007t@ڢlA\u001d5u\u000b(^\u000eRM\u00003WZ:0;\u0003߰emeC+naf\n8EN<80n\u0002E\u0017vЮep\u0010ڒӺz\u001b\u0006S^&8)jR^\f*dAX]*\u001bl]*w7VVcM4\u0014!Z\t\u001cj\u0012r\u0012zaP]$Ja\r\f\u000f鑅Kosرw.\u000eN\u001bp\u001c\u0019PB\u001d\u00106[F8\u001e䜺-\u001a@ċAb&'s\u0012$@ҷ\u0010;`\u0011띜M\u0004\u0014R,1SX\"\u001crVd5l˭\u001a0M\"\u0010\u0010FP\\טI1y؛瘡x\u0012胜gVzD1pS \"uqo6\u001eG9m#BXǬC\u0018\u0019FKeNBCR]vPB&\u0013\u001b\u0010\u001f;X/s\u0013Lkp5\u0000i\u0003k\u00056b@`E\u000bv\u0017߳5=R*ڸ\u0019/Z:{⭊#•[Ϡ*\u0004Ϧ\u0017C8\u0002=\u001cc9Cc\u0004{[\u001d\u001a#\u001fRr?\u0013;\u000ff;r@\u001co6\u0013\u000b\u0003\u00197g\u001bHɦCB3Sz G\u00119Ix{l\u001aӾcҒXn*8\u0016\u0006\u001fGy͖Pa\u0019[C\u000e0j(\u0010n2/U}.AH6\u0001]\u0006:d\u0012ꆉw\u001c;h8*o`=\u0017Rp_>o\u0007C\u001en\u001fD\u000f4X^\u0015#\u0013瞿)1UZ3vސ\u0011\f\u0016%rV\u0017*>#cKxnc!Kh\u000bE\u0002]\f;$\u0012TJTTk/8\u0007$a90@c\u001bR5XMRлy`r\u0016j¬\u001af\u000bJJ>yޒ\u00038UI\u000bbu'\u001f)尥Qs&F\u0005YP5TM`ʳ\rBA\u0016$՞J-_\u0001QuiF |@a\u0012'i!z\u001fV\"WoQ6\u0015|\\Aת`j\u0014E!'\u0016(u\u0016f\\\u000e\u00145\nyҥCy1\u0007)N\u00004`Jqڿ`ge'Ou\u0003:\tAL3MQh΅}\rQ`9\u001d\u0007rTGC=#t\u0014C\u0006!\ff\u001a\u001e$\u0003N\u001d5Xjb\u001d\u0007(thziPʔ䄡ҕ\u001f#A\u000bYtXlP,%'\r$]:\u0012\u0010rt\\Yar\u0003ZT%@xtt򃰠+\u000f1\u0017Jv\"e\u0010\u0005~{5Hl1ţ,\u0016xh>N*@8=9\n|ʑQ'YhzO7|\u00047\u0007wL\u0002x0Bh8AiKj7䢌\u001c6J\b\u0001:ج\u001c0x\u0006FP(\u0004\u0017n*Z\t5!A0\u0005֐e_pe\u001c霡^著ſDp\"\"GJMT\u0018^h37X\u0016\u001ff$ok\u0015\u001e_\u001e\u001an!\r\u0013N+1ЁFrJȓ\fRVۧꠅ\u0012Hi\u0018\u001d\u00077\u001cǕd!91\u00198@A椉t\nP_\u00186-\u001al\u001a|M\u0012W]z僯\u0014UC+~.dą;X\u000bD\u001783;mݚRy\u0012D\\D\n?\tX<]~Jnr(\u000fE;7\u0016Kq\\} CUO\u00048b>l{FpJi~9\r/E'eQ%8m,N\\$\u0004\u001eqbyu\u0003\u001fBV?]\u0000\u0018D\u0012z\u001e@&ad\nVCS#K2\"(\u0014km\u0004\t#(\u000b\tg\u001bv\u0010ed 9y\u0012h)*\u0014\u0019\u0015)\u0010\bHjghL'Y\u00034cHaTuYi\f\nOS1\u001eW\r_zl\u001dP\r\u001b\u000f\n\u0006Vj)k\u0001\u0014ў\u0018\u001dхp~ޒ\b\u0010.s\u0018L_*,8؀H\\!Z-DO8`~\u00177H#tr\u0018%ވl\u00195^p]dBBː=v\\4DD&\u0003A\u0018ع\u001a\u0003\u0019\u0011L6\u0003\u000f:\u0000e&9)?,\u0000\u001a\u0006U26 1\u0001\u0016\u0012\u000fP^\f\u0001e\r_24#<\nFk\u001f9Aml>Z\u0011R4\u0004&bi)\u001b\u0006=g\bȊ؞r\u0014\u0016\u00070\u0003LhBR}Q\u0016;Kѡ\u001b\b1œA0I\n\u0004-8X\u0007pVх;\nַ1P^\u0005\u0001\u0016C\u0016t#,(\u000b>Fۄ뜕 m\u0003j0å\u0010)^\u0003$\u001c\u0007 3;\fE\u001e\u0015\u001d$>Uh8nF!nt\n= ,\"\u0002z\u0010窊QGEWe\u000b3g$v%;y.(\r\u0007I\u001b5Z;\u0005мj\rPĢ6*B=Fjb#C)8\u0006\u0016$Oq\u0000g\u00027B#V$ 9\u001e͋cSK\u0010b&\u0012\u0007}Va9C\u000b|\u001e7ܿpdqz+`gÅ鈩\u0000c(\u0011\f^\u000f$F\u0016q\u001e\u0017\u001cFThmC_\u0018a\\MFSר&}\u0014\u001eW\fZ&`j'\u001fj\u001bfͰ_2\u0018{ڙᵍC\rg/znv<+԰[儙\u0007ƺ@&yʛb\u001fT.!ZY!?=G+\u000f(Y\u001f\u001aGX\u0006춣\u0007GKp\nG0q/hͶ!dRgZ)Ɓۂ!Yʨz:~\u0007YO\tWQߩh\u0010|\nbJ8W)-<\u001f;\u0019 :\\V\u0016\u001dgRB2hq\u0011˜%\u0018\u001bs%n#|FH\u0012&6\u001d\u000b0ѰE2*5䀟YW\u000e]H]Ji%G.lunA6\u001bC\u0014Q8TS\u001b\u0012.h\f#V\u001a+ Q\u000e6$q'rPrS_[deQأwB%iMWI\u0004FZGܰ_\u0002p\u0000\u0007\nŖOJ4bTpԡ6\u001c~l5&Xkfid\u0014\b>&'\u001bͭ18ki\u0017Ǧ\u0011@gELzbhtL(\u0007\\\u0016\u000b$2:3\u001c@*eCĚ8^$\u001a'\u0018^3M?\u0006E\u0010MMf!Q,ml&J&ŨK\u0005%gQ3\u0006?q^\u001eɩ3C<3|\u0003@Pdnh\u0018R\u001d\u000eF|OЎFv\u0012c1J^\"sh*\u0012\u0016i\u0016\u0001\u001eyY\u0000`\u0001\r\u0014(e\u0004J=kt|a\u00138^gkQoX/8pN\u0017Hp\u0010\u0014\u0013\"Ғ`\tU٢PRyAeqG\u0012N|Z)HEEJS}\u0014&\u0005\tc\u0012-(\u0004L\u0010)\u001eQ\u0012,?{x\u001eK\u0014R\u000bqҍi,\u000eq``VJ\u0010?r\\\u001c3פ\f?/c+zE|\u001c\u0006<~KiSw&ʀ_?q\u0011K\u0017\u0001\"Z\u0019%8\u0017f\u0003w\r\u001b\u00189\u0014Yj\u0013#b\fnv+>6^B3Y^T \u0016LU@N\u0000\u001cO\\X5-f?ȗ\u001b^&\u0018JX\brHR*kjsfV\u0010G %CEs-{w\u0000O./[X02M!\u0011\n^\u0004\u0004\u000b\u0017!\u0015GtʟF*hyh8\u0003E\u001c\\\u0015x[ĵh1ɜZ-\\{9l\u0004R\u001e[?:夘0\u0006̼T\b\f\u0006\u0015Xm\u0002B\u000bo6R\u0002\u001fx%\u0019\u001a(Z\"\u0002=\u001e{\u0000\u0014\u0016B\u001cmU92\u000f\u0001\u001f\u000e-r~5w8\fWo\u0000\u0003ĺSSb6=Jz~\u0013#\u001bKa\u0000I#ʆ\u0000tÒ8/\u0018}M\u0015#??q\u0010J4Ǐmd4x?$W%%hV2F\u0000R\u001c?7\u001dj\fȸp^x-Xg\u0010.WI9-\u0006\"ČY׭EJ0rr\u0019vMԬ,BQl<#\u0017;W\u0012bFm\u0000%P3Z|f|Y&L\u0013\u001c\u0006\u0017Ő\u0006\u0005\u001c:3m4zDK39-\u0016%/\u0015\u0002\u0002lƎ({.eb\u0007\u0007q4\u0012h\u0005b\u0014I((Ph\"aᐡ8@q\u0000\u0001\u0005IÛpb\fCp(3sc(\u0010Cq2f\u0019\u0012\u0001,}\\dl\fU}~>L0\u000e*_RX6>6g\u001d\u001c\u001cn\u0019~Œ}ּ\u0017\"{,]8!pե:l\u000e\n\u0007\fW3^\u0007i\u0005r\"\u001a\u0013\u000f\\Z\u001fǣTe^#W=J\\l+-m呇Ǽ\\z5V\u001e\u000b\u001fJBaR)U4\u0015F\u0015/mk%ZcW+\u000foټ\n\u0017ZȔ`Xf\u001c;1q\u0018|lPUy\\3+-V\"狽X+\u0016S^{0\n0\n\n(\f)*2q2̛a\u0017\u0019#+Q\u0018Iu\n0\n0ꪭU\u0018Qv\u0019㾩_l/VdFV\u0018W]J[T6~Wq\u001c)¬v\u0012y^^O=k7D}Q0\u001b\u000ei\u0015ƕj\u001fՊ\u0011\u0012qBq(\u001b8\u0017*\f)X\u0012\u001dH\bǯ)Lxv~i;?NT\"95l\f*cl52uoW۩k쬟}O[S͋U[~Ǩ7\"]EhZυ՘q0\u001eVȴW:_J{c1\u0012n^׶\u00109{2to}+q\n궛}\fӾeJ]^m.gk*7ܜ׽ySy\u0017kvUU{Jqmykʰ\bzn8u&{W\"me&Sf\n{]]כufu\u0014ǡm%+8\u0015s:>dيնZ\u0015gx=ź\u0015Gy֭[7+\u000eFt}eխV܎ߔb\u0014z~kN9\u0003]];=VʛTpV\u00167V.]\u0011Q\u0010@đ\u0012\b\u0019\u0013XH\rC\u001c)\u000by\u0016f\u001fcGƸ-3jKe\u0019\u0015{nCl\u0019\u001fSTanYn\"¨ #\u0018.s.Ĝ(\u000eTU\u001dXk1PM5Y6|1f\f=U\u0019eŘ)\u0018UUU]O\n\u0019l1b\u0016S̘bأ,*|0?3W.UVUn\u0007̌\u001dY\u0015\u0017;3n_\u0014\u0011\u0011U\u0011\u001b\u0015u\u0011-fnmlƉ\u0019&r&-;;\u0015[\u0015\u001bkCʊ\u0015yknFfDDDNLdNNLLNLNNETUDUmꮬՕuKUe燗qży1bff1sks[[boUۚj-g_Z.j\u0016qy7WT\\ٞOf˶7նm-en~W]\u0013W*Vmm[v6mۮ|ncvUˬΔ6UKߗ&>ȉ\u000fÒU['v{r{{'cS2{?w>nGwMw\u000f\u0016dTWٞޚӜәNwvul4uff֪1nK/]ƸK\u001757ߵoeƙk\u0013սu^o~5koܙɯ\t\t\u0004܃cP)%\u0010\u0011\u001bQ\u0015y5q1}Q)ecx@0]2\u0005\u0005\"\b\u000e\u0001Cdi&.@̓$jp\f\u0010gy\u001aii NݳD`8\u0001ш \u001cô<\u0010\u0017γl85INqAQ\u0001\u0002iD\u000fnMc8\u0004R\u0003\u001c\\,0&\u001a\u0017mT[/F,\u0018@\u001aǘïY3~,wd~GM^\u0007\u000bm]f-Yqd^84WmU]űt\u0011\u0015V}tU\u0018lWqd/W\u001cfۍ9ýd{r>l_U%v2]׮*bnT}U}Wj/fus7>Z:\u000e`2i ؄%I$3UD\f\\H3A˒PH\" \u0012#5^\u0012\nNdEC\u0000\t\u0007\u000bL,, r\\EBd!I\u001eȚ \u000bȪ\u0018,\tY\u0015\u0011\u0003\u0018KH\u0018\r$Z\u0012\nE\u0003M\u0018|D\\,\u0011gI\u0012\t;Di\"A%=L3AΊ0\u0012az\tN̒Pbl\u0005\u0018\u0006ҰX\u0013\t\"-a0dyf#Z\u0010i&\u001ay**E4ɐʈ\\H$\u0012U\u00111\u000er.E44q\u001e\u0001E\u001c\"ɓ\u00019΂\t\u0011\u0006d&GLFfc`\t-\u0016 \u001e$\u0016\u000et$C\u00016\u00131Ad\u0001E4\u0017\u00198\u00123i\u001e\u00164!2 8\u00165\u0013{\u0016\bp&\u0003\u0014q0\u00181#,7iD\u0015疃k\\4\u001diӈ*H\u001d\u001c,\u0017\u001739呜FTL\u0014\u0005\u0000-7Yy\u001cerP1&\u00173M `LH5\u0006\u0003„ƉP,0M\u0016\bd\u0016\bL\u0013\u0012\"ATX\u001eR\u0011IL$@|\u001c\bD,PED\u0003\u0003B3-R\u00035\t`4\r(rE8O$\u00019Ӥy\u00052Ađ *\"(j\u0017]a\u0012p,\tj \u0011\u0010(rƒ\f)0I\rHH\t8\fH$a0\u0011\u00145&D\u000f\u00019H*,h \u001a\u000f\u0003EP@\u0001O XKX\u0002B[\f\u001308\u0012H80AcLX\tj.\u0006x\u001cp`PH\t\u0004H`!Y\u001e\u0007\\`P\t\u0002UH4<\u0004\u0004R@\"\u001a\u000e#8\u0013\f\u001eŢyP`\\Dj )r\\/Dv\fQ!&y,\u0007\u001d\u0003\u0015;\u0003\u0004Ĵ$C$\u0002\u0001\u0000\u0000\u0002\u0011\u0000\u0000`(\u0016\u000b\u00032T\f0?\u0014\u0005>jD\u0018I$\bb\n!\u0003\f\u0000\u0002\u0000\u0004\u0000\u0000D`\u0006\u0001PDoZ,/<%\u0016tWeF2E\u001b/\u0018=b|N\u000fW)\u0014\u00105\u001f}\u001e\u0018\rYCEt\u001f\u0014I]2!\bUfp\u000e6H[\u0015ESP%f\u000e\u000b{F8$`fϒv_h2@Nmi\u000fyWM5)\\\u001ey`\r`Oa6\u000f\u000e\u0010Ot\u0000\u0012\u0005&\u0007`4u\u000e祡%i{\u0003\u0003ciT\u0018\\E{~\b\u0010{u;a4\u0010’R~\u0015\u001do>\u0015!\u000f\f'hYҩHz/Tr$\u000eU\u001e\u0001C$]\u0010,*\u0014\u0019\u0001 :\u001fi\t÷cC-d|\u0010%e=eR؇[x;tmLc44c\u0006cz|\u0015$$E:\u0017ڰ\r%aSQ\b#N[Y5C3\u001dEG!\u0016;497\u000f\fw\u0012\u0015O}#\u0001A28\\\u0016(AD\u0018\u00078\tٱT+ƸكP:\u00061\u0007@5m@7U)\r\r\f\u0017\bE{K!\u0015\u0013`1C\u000b\u001fÕ\u0002$ޯD\r'\u0004z\u0004b\n4\u0000\f4iV]2Yj\u0000\u0005WԼ\u001264[-`e\u0005qJk)AMNq\u000e%\u001bX9Opj *\u001d\fI,%\u000b&\u001cQ\u0000E\u001em\u000e\u000ekΐ7&Zb\nd\u001a\bZM\u001a|C@μLī-?\u001fA\u001a\u0002Cd;/D\rGy\u001d\"p\u0001\u000br)\u0000\u0019AaEf9, \u001f<>#\bIX\u001dbxfEZ\n1<\u0005T\u001efnG0z\u000f\u0000\u0016]F|пZa:,_\u000e\f\bT[T\u000e\"En?L7[VYK*aGFBU\u000b}jft\u000e\u00035HO?6ޅLQj߼\u0007(T)\u0007gH\u000fz\u001ca+3\u000b\u0013\u0014ˑ^}d6EG8kyAB[ {c\u001e]rItk\u001f\u0018~Hi\u0015Lt)ՠ(]|/%\u00028\f{I?d\u001d5R|So\u001d<;\t\u00078X\u00152\u00004``\u0014\u001fiGX\u0004\u001c\u0019bQnLd`j\u0017\u0019AbKts\u001eG\nAlaQA\u00144\u001d@ZopX1~5\u0007>kz[o7|rDdO)o\u0010\rk\bMJn?\u0000\u0012 6\u000b_\u0005FK)Օ\u0011v\u0000ՎֆѳY)c_E:UmH_I-fZ\u001f^V\u0003\u000f\u000f\u0011\u0016ϳ0vgɁ \t(NzvGtN\u0011K\nە\n@ү wV[\b݂,bvAxǠ\u0005m=u^s4w\rh\f;¬`P.Ii*\"Q\u00121̢/l2!GW#/M^ڃ:s&\u001bDJI8D!K24\u0010MwJ»`apk\u00172Y+o+\u0013;X1]<\u0017\u0019?f\u0010~KXկ\u0004+ս!\u001e䂂\\B3|wZ\u0013_[\u0019\u001f* E!\u001a4>\u00122@V dֻE\u0005\u0002m\u001bo\u001fo~1k\u001c-\u0001ޗZ\u0000Qt\u001a\t;y\u0002aq=]J \u00077~\f+;\u0003\r!\u001ca5XkS @\u0018\u0001_^\"\u000enj\u0010RO9\u00019\\ÖP{\u0013l4\u0002\u00006IUp=M\u001c\u001bԹ}\u0013\u0007_?\nC@\n\u0015TG\u001aRfZc-H.g2Cpz\u0001R5M˺7T3~\u001bd\u001f#!ҢDQ\u0010&:c\u001c\\V%\u0005Kf\u000b\u001a\u001a\u001bWY`q*ݍu#o A헃1n_G\u0013U\u0001%ANZ9>8oGXR_*)}\u0012k\u0012f\b\"APc\u0001A?>nIpK\u001a]np+%m(ڇz>Ӳ]\u000fo}\b\u0001H\u0003/n\u0006kA./#\u0007Y\u0000L,Z\u0018\u000b\u0015ۅ`h\u001aX^\u001cM1Hfq\u0013}g\u0019\u0017\n@[E,X\u00162\u001e<Luul1QJÊ\u0012@\u0007;\u00057Y|$M:x?<\u0003KLO\u0007\u0006:\nb7w=J*rPn=z\u0001y e(zSw3bH'\r`{\u0007M\u0010Hd#!\u0005\u0013\u0002mTE(<\u0002+mkgC)|d֏Cba\u0014QTOX\"܁O>$\n{\u0003\u0012\u0013y\u0013\u001c7 B#j>Dÿm& ƻ\u0007\tmxk?f56lV=Eu\u001bBG_\tv,\u0012?fx\u001b16˽MLJQVh˱\u0011\bf\u0005[z.&\u0005n,^°h\u0010Iv#TA7\u0004^\u0010x\r@pAig~ؼV\"$\u000bb\u0003yFJf*)\f{+Y1Fd\u0003A{t`\u001b\u00049\u0018Ox<ߨ(h\u0013l\bgp!0ȡΰ)gZv,_\u0007hUT\u001bnpn\u0007%'2\u000b[Iv\n\t^!VfTY\u001f\u0007\u0016Y ՠ:\u0019W&Pa1<#X+f\u0013\u0010y3>fP\u001ft=笪ZcfqeWMHO!\bS;\u0002\t\u00186\u0001&yk\b4\u0002N-\u0014gAC\u0017R$'i>L+&\fĴXGQ<\")cE\u0006DZ=\fO;Uf\u001b\u001f擀%C1Y\tY$k_\u0012\u0007\nI[[V(2=\u0004LbRW\u0017ZK}Xs \u0001m8\u001dvgRiē\u001e\u001e\u0007z\r\u001c9\u0015J<}\u0011UYÝH\u001ah=s\u0012T#Nl\u0010S\u0007\u0004[&(\u001bMnR\u0016B$oZ%]R\u000b?f$)a\b&Jܖj\u001cw$c\u0003fe^\u001aØc\u000fǥ}GcSd=FL`0ޝ9g\rI\u001fmy\u0003\u0005G\\qAq.\u000b'#\u000f-v9\u0006#p\u001dN2'?Fc\u0016}4vNp7R\u0015u/bw\b\u0002\u001c~\u001bp\u0000\b3X\u00027z_:v\u00029=3\u0001Mm=$#֋W\u001f\u0018!lM8\n\u0002R\n26Go(@6ݐ\t\u0003idLԅ[I\"v8摁@[8I\u001f,3B!4Db-A܏J$(jN>u\u0003\u0007cjv\\v?]\u0011XFuo\u0007HO8\u0017'E֔T=\u0005\u001b\u0019}7J\u0006,\u0019%u7X\u00052'OqVΦtsiy1\\ɩ#۬\nMĔ\u000brX\u0007y\u001e[Y\u0019RuuDgY\u0019\f９\u0004b8d:\u001e\u0002\u00121Av9oa\u0019\u001939\u000565igb\t\t\u0014\t\u001bG1k|kr5H\u001d\u0001Os[\u0005랥*WNl\u001f(^\n!lnL8YH3؇=~lf\u0002'\u001e3,'\u0018\"if=Աp\u0007=u57uǥ\u0015(}OHw<(x*\u00118O=-?\u0003\u0004$N\u001f\tGL\u0001\u0014d\u0001@G\"c9p:_}~\u0013^\u000bҦ\u0012\u000fzUz\u001e\rr\u0001\r5B\u0003\u0007eYW\u0017}H\u0012>\u0002WGasTiw\u0013\u001do\u0006GE\u0005E>\u0004WE.:(t\"5倹XX\u0016OqZCy(\u000eV\u0017(\u0000#W\u0015\u0013H=q\u0019\u0014-i\u0003H\tńH\\(\u0005wЎ^B}/!}$2\u001c|\u0007%ļ\u0004B\u0015=y+~?ע\u0011|\u0016\u0013.~$]\u001a-I\u001bT|υ͍h\f==1\u000fDe\u001f\"\u001bj*{k\u001dfۛ\u00060s`$\u001bj1;X͌|e\u0017+\u001d\u0011|i\u00197^͉R\u000b\u0013O\u0010nV6l6ۘ;\\\u0000ldJiu\u0006\u0000wLPJ^\u00172\nhwPcyd\u000br+\u0010o\u001aBo\"_?olౚp'8\u001br8{\u0010ΔTm\u0013NQ!\t5\u0012>X_(}nTQ=p\u0000xs\u0011j(˩Ϭ}o<}\u0018q:\u001e^hX\u001a*\r\u001f&L?Sģ\u0003\u0004W\nR5\u0016MF;vafSjz!Ϫ!k6TxZ\u001bIl~mltN)`\u0010F֐4b 8Jq\u0019)ydt<\u00129.291t\u0016@uE\u000f#V5\n¨\u0001ENCg\u0010r4j/\u0005Ad\u0013\u0013P\n+Ff;\u0013;[Ŏ]l헿RJ\u0013\u0018,ӂ_\u0010\b\u0006DsY\u0011;\u001bDA\n2\u0000Q5˅\u0002R\u0015\u0000g\r\u0011eZQ\u0000\u001f]}tE?\u001a揀\u0011\u0013 K\u0017\u000fq2\u001c\beӹIbU\u0000B\u0019^iKXV nWT?ij\u0007o|\n\u0005$E&\u0001\u0001o\u0018ɀi_L\u0005una2W/ІD\"\u001f-oEz4\u0001R\u0014\u0000~OJ6$ZDm\u001c\u001c3R2D\u0010\u001e\u0011Ey\fK!z۹a\u0019 \u0015E#N\u001c}=\u001dgMOlL8\u001f<+\f4eR9Q5Q\u000eR>]?.ix4YnT˱M#lm1Qz$\u001a\r\u000b\r|pg䀘\r\u0005\u0019И飜\u001c6[\u0014:X'=\u001a+\u0010|M]9*<5\u0018~Ki:^>\u00036E\u001d\u0007\u0011D\u0004kZ\u0002$V\u0013\u0005lu`:D3\u0007*C\"\b2M+]&<9\\u\u0017\u0007jD5\t\u0007Aܜ\u0012(%Qi:nAځR$\u0018\u001e\u001a*4n[\u000e+\u0002Ţ.\u0011\u0000S\u000b\u0013&c&e\u0013j\"P\u0004\u0019\u001e\u0003징}, -bӬS+B\\,\f#AH\u001cbF\n\u0003jZ9p\u0014ә\u0005{R\u0016|\u000bq1|&\u0002)\u000e\u0015&\"ձ\u0019mlB\t\u0000wM\u0010*\fD)\u0010\nhx\u00186ٳct_fn\u0001\u0016]\u00118+<$L\u0002/I[\u001aU13FKBQ]Fa=(\u000f\u0004\u000f\u0018\\m\u0007&X\u0012$kwdⳅ\u0010\u0007\u0003T)x\u0001\u0016Чh^\bq\fqXj\nWB\u00047`\u001f\u0016,&(\u0002k,FTΔΌ,0+=j';\u001e\u0005vVD\u0002Q]\u0013@\u0003\r#@Tq\u000e\u0010J\"&-\u001a*\u0002\u0018&2\u0013\u0013f?>:@\u0001iy\u000f\u0004\rC=Z@$*nM\u001d(OY9QCCbн+D\f'\u0001I]t:=\u0007Y\u0011#r\tA\u0011‘\u001fyCr@\t/3P\u00014\u0016ʔeH\u0002q:+xA/\fd\u0018\u000ee[*&/\u0005\"f\u000e>ø0\u001d$\bԓ^9gWSsR&B\u001ab\u0015\f/ĻOM\u0015\u0011U\u0010MV\\qa`Z%X\u000f?sf\u0019Z<~ܿ!\r3%\u000eWӞ`U=4{\f\u0013j%\u001b펀V'%%+3͑rb3 lb~\u0018ݯC\t\f4Dz\u0010\tۆ\u0016\u000fBu\u0003BgT\u001e7_\u0001; \u0000_T嚰\niW|օ,s\u0015)\u00113>],En\u000e@N\u0006\tO鼻x#\rgQ(.L$\u0010\u0003\u001fdR*I˘\u0017\u0005*\u0007\u0014oÊ\u001asD\u0005)+h+\u001bV\u0019Hښi\u0017\bUeT:\u0010 _DΙ\u001cڅ\u001b\u0005\\XJx/9W\bfJ\u0016%k+\b\u0000\u000fx?\u000b\u0005\u001f,fTЯ6>o\r>Ƿ\u0010]6QOF'Q0noP p\u0007BVV.x\t\u001dZ\u001elB\u0011\u001dp#9\u000bAy\u0012\u0005\u0006&按\b\u000bWy3\u0015\u000f_:2!\u0004\u001a\u001a\rKIĜ&͝\ns\u0003rg2\u0017KiscOpESKM\u000fѺ6F\r.APg߲#\u000f\fSNZ\u0015+hh\u0016RhX8!i2unm{\u000eh!y#\u0002u^^ºD'Z\u000ea'\u0003֝0ύ\u001f;\u0015L4]a\u0012߁\u001b˂?\u001f\u0006_C\u0002J\u0007Y\";1m#sz$l\u00137?Rko\u001cc\u000b\"6m\u0001\u0015\u0007h\u001d.\r&\u0005c?C\u0003&5\\p\t>\u000fK-t}U暍#\u0010ZDܷP5\u0002\u000b\u001dIrL,b\u001f|{K\u000f\"\u001d\\\u0005H(lHj(\u001d1bӟU*?!/[+\u0000(Nzow)\u000e!\u0006^7 6G`#dӀ[\bu\u001aih\u001aoy7\u001f[>Xꎎ3h\"燁d4~\u0010?SZ_˷q\u001cKբM\ttCd{LiqȡǥZ\b\u000b\u0017JeL\b\rLI0*ш+Ew\rvy17\u001b)b 9Jt\u0006/(S<`.Lr\u0007gL>\fb䬭ǂv?\u0002jpW=V4\u0006n@4;\"\u0016i\u0004G܆\u0001[-_B:[&\u0006rq\u0005\t4)!\u0012\u0019`G\tj+,Ȋ&\rg\u0003\u0000zl\u001aia8\u0000ˬ'-\u001a}Sr\u0000Jt\u0015\u0015J\\\u0007Hޣ\u0000ÇK~㝎rْJ\u0017_ɧQ(o]LL2\r|t\u0014\u000e4\r*{\u000faѿM;l\nAU0\u0002Iȗs\u0010\u000eGbUk\u0010]GزN\u0012Z\u0016{t\u0011e0]\u001eeq[\u000b\tV\bS(\u001a\u001cL;\b{\u0003٦xwцњm-@*C%8OjfB@Vz}`Xjp\\)4U4\u0010\u0014^{JI8qr+\u0018sJ\u000eT\u0013\u0018D\u001d\u000f\u0003M|\u00101v q?˱J\u0010O|\u000fʓԤZZ \u0004\n\u000e\u0015#\u000e6\u0006X(?\u001fQ8z\u0000\u0017W\u0002eZ\u0016>82El\u0011s\u0006Vl˘+\u0011B\rp\u0004s\u0006$a\u0001\u000e8\u0012_=p.s%)\u0001:hko\u0019oǩc\u0015_\u001a\"\u00054\u001a\u000fOz_\u0017=\\ɦiJW⧓*.P\u001c\u0006FP\u001f,V\rWO/n\u0011d\u0011?lel\u0000<\u0019\u00169\u001aq(\u000f=\u0010Ո짚p\rd\b%\u0011\u0018G<62rˊ9F\u0017m*\u001d֬*/kAz|񒭏zI\f\u001e\u0014\u0010>Mh[Ď/\u0001\u0007-@\u0018+ 1U\u000f\u0013\u0014\u0010K\u001b/\u00030`m5v5o.fu+b\u000bV\u0004{&\b\"\u001fˡ\u001a\u001c *5\u000b\u0018`\u001cfM\u0007HjD\u000b\u0007)Gߧu\u0010C%\"*P\"p\",Pn\u001d/p`5Le[HVx2ӯ\u001b(!\u001f\u0004\u0003+o\u0011$Ir X!\\4>\u000b\u0007\\4\u00077\u0014w\u000bw`\t}=?%&&LܿDC^\u0004T[\u0006Y\u001a\"j[!77\u0014}5.;AwWU\u0015\u0006ƄlC%35B]ȋ]*!WwĔJ\u0014JGyKa\u0006$n!u:_\u001chh\fNA\u001a@\tqp}\"\u001d*r?l9tć4\u000ey)\f8*C(\u000eY`$\u001cR\u0010\u0000)\u0016ʑ@/;\r6\b\rm\u000b,,\u000b\u0011p,k\t\u0003|ƖmN\u001b-\u0006ZqB[e\u0010kun$7K\u0017\\;2Vfߍ/\u0001\n\br࢜CŃ\u0006zt߷;0;F\u0018G\u000f\tM&\nC?Lx\u001cˊe\u0018|ct6NNӶ\u0018Նd\u001d\b1VDW\\\u000fBL\u0000f\u0004\u0005l\u0011\f2)\u0019@\u00006߄pH7C\u0007*y\u000bvf\u000b?wM<:'B\u001cՓ\u001e7 \u0010\u0001\u0005x\u000f0hM!`P|\nRk\u0005\u0005\"I\u0017a\u000e\n\u0010/t/f\u001eVEDխI5\b&ˇ_%\u0014y\u0003kh\r\u0001$6;\u0013%\u0001\u001de\"P;d\u0012Dj$yq}\u000b,iJ\u000f\u0016\u0011\u0013\u000bM\u000e\u0004(->0k+\u0013M\f\u0016}ʅ)\u0002\r&\b02\u0010\u001eY\u0019!\b|(6\u0001fAZi))\u000f\u001fYrp)Y?]l~\u0014\u0012\u0016Bdq~%\u0002LV\u001c187+In&@p\b'7*\u000bwzj\t\u0002\u0005TqL\u0010bn1jY`\u0002\u0014V{K\u0012%t#Ni\n)l\tǨ\u0018Yj\u000b\u0015\u0017'P\u0003+0\u001a\u0013}I)Sq\u00015yh\u0005\u00007;X\u0010\u001d\u0000U\\$F\u0001I72\u0011'\u0018$P5=Gh|ԏ˃@\u0002/1p\u0012F?J)勥\u0000I{:@.\u0001\t\u0002׶yz8f\u000fg>\u001d{\u0011P=\u001d@.\f\u001dS>?Cͺ}\u0006WjF\u0002\u0006i\u0001Ϊ*JܔNzgoZM\u00010u\u0006H=\u0015\u0000NB<\r\u0019B\u0013D(HZ\u0003Va|~Ή\u0000eZҡ`>\u0001'KxCt'dggܗHplPBxg:(+fRȄI,ԏ/\u0017F\u0004Hf7\u0016\u0018m'S\u0000\u0007\\zT\u0011؈~\u001dt_Ko\u0018W{3˛\"ޥX:siq\u0000Wء_Fa)xɳ\u0002YA\u001b{UfE>\u001e\b.\rb>Q9I\u0016FCA}cQzT(\u0012c\u0017\b®ZK#V\ruenܘ(\u0011\u0002\u001e$\u001fd\u0004$8\u0000,\u0003lw{VJ'T\u0016u@H\u0014C\u0019w4\u0016\"\u000b\u0001td\u000e\u001fdi\u0001lEp!A' T\u00025֨\u0017\" ?tA_&\u001bp_B\"7b\u0019h=C-jxA\u0017bQ\u0002\u001cr\u0006bnM\u0018dK_d`$!O\u0000T\u00168,R.KQ\u0006~\u0004\u0000\r;\u001bνO\u0005#\u0019t!\u0019sg^\u0010MhʎS4~f\u0015\u0018vBa#\\\u0001\u0002\u0001WHY\t0APr`ZJy\fЀb!\b7\u001dA\f\u0011\u0015pi\\7?w\u0004h\nq7\u001b03 \u001e(i!$W#D9R썪\u00140ɖ\u0001\u0000IoTo5FS\u0012\u001c 5Z๖\b\\(2S\u0012A[\fA\u001b-PM\tL>R_V>\u000fxBz=\bE\u0000\u0015\u001dMQ\u0005^/oc^3b\u0001q/L\"\tZy0HP8z[D\u0011\u001atY\u0017p5%zfy>m\u0013oa\u0018\u0012\u0015\"/8,\u00138 Ѹ&V\u001fݦ`w笏\u0000{s\u0001\"hL4\u0002%۸[fO^I̱I\u0011Qp\r\bp\u001ae̘le2u\u0015s\u0007˒\u001dYu\u000f\u001euLY\u001co2\u000e\u0004P\u001cJmbe\u0015\u0010(\u00066Ezu=B\u001ffm\u0018zt\u0018WWxἱռ'ϫ\u0005,XnpI}3^\u0005k~c~\u000e*e\u0004މ\u0002;ڔ\u0003Z?x\u0001FF[\u00194KzJyY.ZJ!\u000fH.&X\b_\u0003߆ǣ\u0018S%΢YJ\bcY\u0012!\u0012A]\rrh\u0007\u0004@*\u0017Pr\u0018!{+\u0004)\u001eD\u0011S_\u0005*\\Ƌ[A_}xY<8\u000e\u000f4*\u0002\u0003\u0015yh)⦃\u0003\u0000V!,F&TDO1\u000bg\u001e/pjJC,\u0004k\u001a\u0005 w͑\u001ce4ț9C^\u001b`qf$G!r_ӂ馁\b4H\u001a\u000bHU%cKK+\u000eo`O,19Uv\u0014\u0012\u001a}uxcrs\u00004ևv2O\u0016M\u000b\u0017!d\u000e~\u0007Fń~,I{\u0016\u001cV3\u000b2\\mB\u0007llBKpb\u0014\u001fpҷ\b4`Pϑ\u0010ytQ4Uy\f\u001eΏIҥ\u0000l\n\u001a#DX:\\0*a-iD\u0003}b\u0003Zbݢ\u000fW$\u000e1\u0015`9.)$\u0014\u001b1M'\u0003ZRc\u0004\u0011d-Qhܢ[\u000b\u0016Ҩ\u000fͱ\u000bl*\nͬNi\u001d/1/Y6]aņ\u0001v{G\u0011\u0011WVn\u0017t%Էᐒs[\u0007?%d5\u0019%[\u00147\\oO9\u0006{8l\nL̩KܖQ\u0001]Ҳ!\u000e$vJ\u0013\u000eism>؜Z\u000feAt{ $+2C2?x\u00170PP\u0011'ӛfm`G\u0005ځ5\"[n'q4e\u001c\u000bޜqkTDa\u0005auma\u0016>/䞁b#bs,@NG\b H\u000f\nSP\"`Ə\u001fAq3T\\3$\u0001T\u001bR/a\u0007!rƄcM\u0013ۆ\u000eԓnRm!L<`\u000ba\u001eI\u0015!\u001fZ\u0017f\u0012)ON4:VLr:;\u001dTWf>@v\bm>R,,+\u0001t{Jh\n\f?{o\rKN\u0012\u0016\u001f\u00166\u001egLkltpBĩU\u001b!\u0001vT&\\] 'iw0\u000b\t怅\u0002AcRPDyz\r8t0\u001c\u0003\u001e\u001aC\u000fU-\u001cwJ\u000f5)\nW\u0004BrFAK6A,QTBe2:T@[\u001c.P&,M5P\bi\u001c:\u0011\u0010\u001c<\u0007\u0000hraeM IQ_\u0018j>g{\r3Ԕz\u0006\u001d\b\u0003\u001f@c\u0011)e\u0019\u0007?`1+\u000b<1O\nA!.YX'\u00051%\u001d\u0005tth3S7.\u0006BL)(f\u0003[)}OT]\u0019;6FU\bh0U-\u000bQXM\u001fkF\tȴ\"\u00068\n\b*lUeiҲh\bQ\u0016n&\u0000/#\"\u000f,-Lt>թh@ž#Is⒩_\u001d\n>N\u0019\u000b'DO?֡ܕ6ӫCtWhc@OwNOmee\u0004X\nQNs\tW+\u0007}GA,g`\u0000H{\u000fu~0Pg,\u000f\u00072\u000bo_\u001c`NE*(̨\u000f&0\u001d\u001d\rZ;\u001a\u0014`*^5XA\u001cmrDv0r\u0016Wԗ\rZ1L*yQOʉ\u0016ZZ$`h\u001fvaΌz2\u0016z\u001eTTLMZ+\u0015\b?\u0007/Ig'B\u0015ڗcZ1ˏФۈMӃ9/\u0010Zq;k;oV\u0003\b!\u0006\u0001uZ]\u001d\u0001.wBCa\u001d\np|jc>\\QzV,p&FR5m\u00057\nͷVr̷!\u001an|;NL\u0014mv{W||{tʷ˷\"jz}=WAMP_k\u0006،3\u0013||ȷ/-޻\u0002+\nKMR˒Z)WQ!\u0004^<߽\u0011A\u000b=c8$\u0010 a\u000fӷo狠o^ڥзN\u0010}K\u001c7)[ y\u0002N[\r1ʷx&3\b\rh#`п0v\u00034>\u0006a] IdF~- o\\-`\u0010KɩZ\u0019E@˜N\fM16\f`\u000bN\u0016sޒhoQA:*)\bf@[\u001cP\u0002G4\r\u001a(\u001e.fX\u000bUNUPh\u001c\u0012\nG\u0014(}u\u001cf\u0011Tpmb\u0010S[\u0014\u0006\u00163xZ\u001es+\u0001KQD\u001eU)׍jv\u0019|M\u0014\u0016wkx\u0011T!_zW_`6ą('\u0003m$L;*mF\u001a(T\u0010Q\u0011IvPʘcźO\u00104-rJɂ^\u0007\u0003\t;GXL\u001fӔ\u001c\fcEյ>/\u0011vz1\u0012\u0003BL1\u0005\u00137A\u0015Xo]:\u0006\u001eo\u0016\u0010\u0003\u0016\u0015;\u0002HO8w\u0016[\u0016b[f*\u000b?9Ce6;&DK<\\G\u000fî\u001bmJubR>X@\u00060\\\nkCpi Ů\n\u000e\u0011q'˦8IӍ؄U\u001c7Ic\u0002J.X}^\u0014\u0004%L`\u0006p,#\b\u0015Bg3$fPV5=Sg\\\u000bN\u0016Z\u001e)A3\"$=\f6cV\",rQ\u0007.\u0001̼3\u0016\"gh\u0014W \n}IV\u0018\u000b\u001e6|\u000e<\u0000\u0006\u0012<\u0003o]zѠ̱P\u001fm~dA\u0002#\u0015a\u0013ms|\u001e//0nfFu\u001e͚\u0007~9\u0013Vx1\r\u0012\u0017\u001dP邬\u0010ċ+I{g\u000bh\u0006P\u000b\u001a'\u00136BN\bH^\u0014,`Tzez[·#C{\u0015a\"\u0007a\u0003s`L\u0000u\u0011Fm\u0012\u0012\u0000*\\*\u001co3\u001d\u000e\u0019\u0014[7/ \"\u0012KQd{N\u0000ʩGCƎJ\u0017K\u000eṢM+u+!`Н{{\u0007Z4!\bЭP\n\u0004\u00162D>\f6\u001b\r-\u0011fEr+C@\u0005AZ\u001b\u0000p\u0018L\u001cwNL-|w7d\t\u0010-e>4\u0007*c\b`'\u000eϯ;\u0010Pl9[\u000f*]w}E\u0006$j\u000b ʸB\r9XLPM\f'z.Oy0\u0006%5$t|_;3BxozðP%f\u0001Ѣ'\u0007\u000fDYP#c\u0013R\u0006A\u0007w\u0010\u0005\u0005+\u0005̨\u0003㶐K\u0000Fޫ[\u0012\u0015A \u0012Z]9J}]$~\u0001]*'D`{̈́YS,k\f\u0003ڑ1c\u0015\u0014y+r_\u0000G\f\u001a\u001f\u0007\nOR\u0015Տ8:%Г\u001cOϦJaMU\u0004湡|\bH%2>\u0019W\u0015\u001e'#eJ\b{1%\u0006He\u0003wTPf-N\u001f#\u00191TBDr}.vub\u0014n*\rendstream\rendobj\r15 0 obj\r<>stream\r\n3Z v\u0018)V[KhB\u0003b6\u0018\"n'\u0012JiX:\u001fk!.\u0006!NZ$fu\u000bzG\u000bBŠI#\u0002Fw\u00103x\u0019\u0000Y h<\"awzƺ/,~w\f\\Z^+|b^B4(\u001a~HBRm\u0013$ͤ)z\\;\u0000\u0004)ې(l}\"~ԵRJ\u0012Qh\u000eB*tU\u0017VZd\u0017%\u001e)dݏ2\u0001[D[\u000bc\u001cBl(_&\\!ÀM!\tй#\u0013,\u0016Lj\\\u0005ꔩn\u0004U;;RWw\u0006\u0013„\fBǒ\u0004\u0019~!\u0004lOȻ.h=nw2@TwϨV\u001c36ډr^Կ}\u0007\u001c\fi\u0003nm#]:mF'wp\u000bwvDëI\u0019\u00143BN\u0002pgN;\u0007+@tI7\u001b>\f\u0010]C9/\\֣;}0Ơt\\|P7>t\u001b1ۋnOJLPo\u0000\u0015\n\u000bLڬ\u001b\u000f5;\"LIAL\\[ugw\u0007MT`+\\hsVw\u00124vQ4\u0000\"-\"δͷ;3\u0005S_\u0003Lw[־;\u0007RF\b*kN\u000e];\u0003Ҟ\\N\b+?шaˆ\u00039#ZLVpr\f\u00013@J\u001b\u001fܛU\u0000xa\u0007!s2;\"EWV9^M\u0005Zfbu?`HŸ[ټ\\U\u0001d\f)lX>\u0010^?P^v.1\u0015Ȟi\u0010e5\u001b1ؤ@36Ar%,(\"mK\n5|> yd|\u0011x\u0015<+\u0013jU;V\u0006\u00004%ǥ\r;?` Le`d\u0017PgJkmp:M\u0006\u001902{lЌ:R\\א=\t\u0003m:[ϡ\u001c\u0017o%\u0012W\u0015#GVw\u0001U\u0015\u000fO\u0012@d\u0013nv\u0016nBTF\u0016R\u000e&x|6LV.v\u0013p,\u0010\u0003ۊJYW \u0005qK|Hm\u0018=mK⇵0[_Ӭ~էam\u0015\u0000b\u000f\"|4=Yp\u0014xZ\u001e΋\u0005\u0003o>\u0011o\u0018|@\u000bu+1t\u0005\t\bPn\u000e\u001d]\u0001rK \u0014\u0000G:\u0001j\u0014ͮC\f-\n5\u0014@<\u0010$\u0012ww\u0003փB!3KF\u00148\u0011HZ<\u00182MdgxD2y`\u0005%n\u000b/\u0007i5+\u0017nZ\u0017 fV\rn\u001evLW\u0013n-6F-IYGmZ\u0014w&L\t]Ґ&֠z\u0007\u0004h:\u0018o젵r6\u000fw£\u000fv/i\u0005xpN[E\u000e\u0015P\u0012\\HuMlJs1$#\u0004N\u0017v<\u0018 XR֟Kn#H\u0019\u0005p.\u001db8&n/irD\u0000UbWO\f7P;.ʓ2%*\u0011\u001c>rL\u0004Al\u000eƏ'p{#J/e\u000f\u0018׸[\u0012^PV\t#\u0015\u0006h'\u0004B9!nEM\u0019Yi\u001e\u001c(4r\u000b_\u0002_\u001a7c\u001b#_6Hw\u001d\u0015\u0004D\u0016!Q\u0017ZN&:H'yߙZWh,kʟKRaþp\u0011X47\u001b@7\u001b\u0015\u0012&O4\rXps\"\u0012-7\u000fTt_,_/\u0002\u0006)\u0013kMs\\M=]\u00029-R\u0002\u0006\u0016>*eWɗ_y$ӑΧW P{\bQW@\u0010L:]I\u0014CC\u00054,dCq:ϭ\u001eDհ\u0006)\u0005-qґ[R^+Q\u000bQ\u0011ꋯ\"^G9zKH-܌Le\u0000\\hRҡ#\u001bԧ\u0000Q\rd;\\\b`e7I߬NkFDh_0\u001a%U*\u0016o\u0007-1\u0012!j\u001aZ^ttGL}E'qĪsW\rKVCOm6iLe0\u000b\u001abvQf*E\u0011\u000464\tcTO~/5U5\u0007\u0005FE\u001bҁSvhY\u001d\u0017\u0002-pI?meK=X,Z\u001cyOϵQ\tQ8Łf&8`9&MTAH\u001co\u0004!K>UE}DYD@\u0005Vۢ8˒T:>5\u00157\u0013:H{4:\ncfS9#[t8\u0005\u0005\u0016&I%{]KU?%\u0013|e&\"mIx3R8L\u0014*҄\u0012\u001d\u0000L\f<\"\tH\u0011:#56\u0006x\u0003TP\u0012cl%h>Uʦ+SrǃYk\u0016Fum\u000b>ׂ\u0007\u0000c;\u0002ǦH֛\u0014λr,A\nDD\u0015z6\\9W\u001bG/u\u0017\u000b6fBo\b\u000eD\u00036\u0000\u001bT_f2?o\u0012B5P4c-QGL\u0016K6\u001f$}s9\u001ejÐ\b^ldg\u001fҵ\f:\tQYR+\u00035DیpVD2/=VLP;\u0018},_\u000et{dnU\u0000糄#\u001d\r^\u0005Bdo~;غ:@Z\u0014\u0019m\u001e\u000bK:\u001a1rNE\")Uʝ=\u0003\f3\u0016v/\u0003ϕ.;TVs\u001ayl+\u0010$;NcX5m\u0003hO\u0015Xw\bi0.,^A`s&7n\u001b\u0010s\u001ftnP/9a0\tweeң\r$\rhi[\u0014m}\u0011\u0017}\u0019*^Z\\ѱ.\u000eFUh\u0010L1r\u0003\u001d\"3N\u0005)ՖłeTq/7*hb/iƩ˜\u0017xԂ+qU:1ɺE\u000f\u0016M\u0006H҅|\u0014tm*c7,ݞh7>l\u000bglQ+-0T%\u0000m\u001dZ<&ُ\fry:K͎\u0003%\u0002*ݮ+v\\1od-\u001d1m{W3hf\u0014\u000b,RWiK\u0015L\u0015\u0005\u000fF̨Ik~|\"gKw,>H?ְP\f]\u0006\rE\u0003 { ?>\u0014$79A=\u0016Ɯ-_\t}4%\r24wɘҏ\u001dYSIڠ#\u0004-Km%2{㰪\u0016\u0007^K\tT\u001a~aMnZ\u001c\u0007y\rQ:юІ\u0013D=\u0013\u0015m \u000f.\tKpu>`nBCk)\u00104\u000e\u0010g8(GSmW\\\b!yA\u001e'\u001c&8D\u0003/\u001d5]Pi#d\u0005X>΃ф\u0016\u0004e%r\u0012\u0012֭dz+j\u0017`-Khe*MG7\rQ[v%\u0014\u001fu\u0015skzH&GI\u001c2l\u0004\u0010\u0013\u0000)o>\u0016\u0018hm0f'U?\u0018g\u0014Հ\u0010n;s\u0015ΈkuQ\u0005١\u0000](kIS\t&ڎ%>4ni\tW0k!M\t3\nv>/5\u001d9\u00184jOsvV\u0016J1׭F=_wx\u0006f*qѪ*_ZI:\u0001[\u0013qK34\u000fT\u0000Rc!slK: ՚,Ȕ:z P(c\u0001w߲ԏ<\u001f\u001bU:uuy\u000e)\u001aK4\"%᪫-+\"Y-e\u0004B*\u0012S@vI5ƌ12Ҁ\u0006.\u0010\u0001\u0001)B::L!j\u001b|;6\u001f^H`,9Ȫ\u0007\u001e\u0002\u000f\u001f1B\u00195<\u0014\u001b\u0004.\u0004f:w\u0004l0焦u^\u0014\\\\DȎ%\u0005-dUm\u0010q')w\u0005[Sqe^j1Ut\u0014Ff{_:'M\u00117y{\u001f\bB-=\u0005ƈw\u0004q\u000bA\u0012\u00055s)5 \u0001w/בЁkj绾I\u0017]?\u0002\u000f&,Ė7\u0017VJ@8؁!\\O \b\u0010o\ty\fٝп7>|ۊQ\u0015\u0004t(44\u0007:S資6-%2G(yiL+\u001f\b\u0003/p\u000e\u00021tQ\u001aS0ܒML^\u0013t.f\nuE\"uF]\tt.܉`,49\u0005\u0013w\u0014}_,*\u0002\u001f\u0015V>\u0006\\#zN|\u0010II\u001c\u001eI:]D{@[v\u0019\u001f?kE97b'TH\u0018tE\u0016G!I顀ȶ3y&4WU\u001eQ\u0005L _|\b\u0001\u000e$\tz\u0003\u0005;]TbIm*\nN֦+\bPS\u00147>Pe\u00063K\u0000b 3\u001aFW\u0004\\\u0013\u000b\u001e6u@?*aorØː\u0010\bDWGT\"!J\r_\r\u0010xE]|1Frͳ\t\r\u0007Hf\u0003\rսbu\u00005\u0006K\u00069\u000e˝V'Q4\u0014\u0003\u00073Qcf\u0011,=>'ɊIRzOڕ,(5.rut.?щ\be>\u001f5s\u0015a\u0017~H'1,\u0000\r@\u00157;2^QG\r\u000eټm'B\u001cjs\u0013#F$~\u0004.>Ľ⇽ \u0001Jq\u0015\u0007%Tk8\n\u000f-4\u0011\u0015W\u0005\f\u001b\u001b\u0019xB;$h\u0019a9A\u0012{TQ\u0007Sx BTZjӷѷr\b\u0001)<\u0013.;\u0019]F\u0019-E%jq;w`MƯPI1\u000bgO\u001d@j1Fq\t\u0015W$H2f\u0019|^a\u001e=z&B&\u000eq\u001e9Y\u0010\u0007KZ\u0011u\u001d;o(Z!\u00059\\-~w\"(%'+.\u001ay3JK#\u001cEį\u0017\u0006J^\u0016o,$?4YQG\u0004mUֽ4JQS9\u0004p%,\u001dX.,;@yi\b\u0015¶\u0013j4\u0006?AxBį\u001dV\"\u001eDGv+\u001eJ/\u001fG\u001d\u0011E>~ک)bK?lԴ\u0015x\u001a\u000ee0rd\u0005%\fz\u0007\u001eo鋴\u000e\u0010\u0014@BGϩ\rr棌\u0001Բڧ\u000fD\u0013k#\u001apdL0\u0013B\u001b\r,U\t\rT2\u001ad\u0010K\u0007СPPtp\u00074vיk2'\u001d\u0017ኖLŠ`\u0015LK\u000e2CjF\u0012\u0006J3M\u0002X*ZxLH\u0005Ԫ?\\b8\u0014\u001aIX՟;O}\u0019յJ\u0014+2z\u0012\u0011\u000e(K`(8C#~lVq9 0\t L\u001bC\ney\u0005\t\u0005~=V},i\u0003as\\@W\u0018µf1IԽ@\u0005\u0013\u0005|\u0004֛\u000b\u000eՌ\u001b*\u0012{#\u000fn\u0001\n5(Y3|~ө\u001bxI\u000eq*\u0010I\u001e8%(7YإXF=\u001ekbk48u\u000blK.T:\u0004QehO\fwR`g#[4-\u0015}9\u0013rJ\u0005\u001eh\u0011sB\u0019|3\tGG\u0006O*\u001e0 &NJBE\u001b*1=\"\u0000\u001d\"3VB\u0015x(9\fAW\u001f83zh\u0012 ᰺厬\r-C\\Wn)ʓ\u0007\u001c) S\u0019\u000e7R%FBm,l\u001b\u0004m=\t\rp\u001cSҌ|t\u0018V*vH\u0013kOnYQCmF\u0000H/\"e!\u001dnh\u0010{,%\\kx))͋d\u000ba^9.b/60:Xl\f*xBfX9(\u0004 y\u0001;SNS\n\"h\u0000<-D\u0011P6\u0007 (\u001e\u0004\u0004R,\u0007Zs\u0002Gq\u0015P\u0000p=P5PIm'\u001aaO\r\u001f\u000e\u001c=\u001bG4ʘ\u0002\u0010|9\rF!9\u0000DK/\u00125h\u0010\u001d3\u0018zD\u0000tP\tH-\u000f\f5\u0001sg֜2DnY\u000b*\u0015Хn\u0019I6S'r#]yG,̣Z9;\u001aT5X\u001ddn\u0010Ayd\f|7\u0007m\u0014R@^;5qkv94E\u0015{hJl t\u0017\n¥\u0001\u0004(rEޞ\"d\u0016W{\t\u0017\u0016f\n:4w╀o>\u0012J=\u0014&\u000badG,[^nd\n\u001dCV(5P(`0taL7Jz\u0004\u0002X)%O\u0011]6(B[BWv\u0014J\u0006\n*Gh\n\u0005\u001fzSfh{AQMȱ=\u000eo\u0011\u001fgA\u0005L\fC\u0006\u0005?R\u0000L3_疼l\u0013ݝ\rX\u001e#zyҹ%\u0007D?8*x%@2JuP\u001ec P\u00112\u0007\u0015!Si\u0006\r\u0004\u000b=fB*\u001aRE-^=\u001c9tWx\u0007zDn\u0016u\u00022Ov_!׷u UJPf>9Mg,\u00049.%X:/P\\Rj4QaՓ@f8.\u0012\tPȄzZȚg]JM!\u0001\tj֣\u0016[bٍL>Ej#J͠B\u0013I?~O\r%Hc#Dݑb\nYS65Ǡ6\u001a\u0016\u0019t$S@h\u0001ũq\u0011.pO!\u0018#VG|&\u0010x_.\u0006ʸN+h]@\u0004$2.QwKw(K+0ZV\u00148\b@\u0011\u0004\u000fh\r\u001e\u001bD\u0001;T86=P<\u001ao곗6,\n,lWq4;L\u0018#\nx\u001d@\u00177$U\u0017\u0011YZ!ioJ򂄠`,CƙKFO;jd\u0016gݔZQBd\u0016T\u001f4ZS\u001a!{\u0001-g3.Ⱥd[`e.0ӯ^>D:\n\u00016y\u0003k\u0000\u000ewP\ro(t\u00009\u000fzd*B,i(:ie\u0017M̶=3|ġβ@3\nwzs ak=h\"16xza R\u0010?j%TPFL\u0007BD@=l],:M`Ut_zk$ZpK\"\b\r\u001e\u0004\u0006Z\u000fxKH\u000b\bX#I˥H\bCp6|&S\u0001\u0005g \u0005/&ۦ`\u001cpEпXbhD\tq\u00190\u0001*vRZ\\\f:\u0003\u0000JGΡqzJ>$\u001d*oi\b8fB2\u0019\u0003V_ݬz\u0015!tr\u0002\u0005}Zy#\nq9\u0015Cuu4 oTF\u001dG\n9h]5KE\u0000_2xk:adD/EE\u000e:=Z;~hh\rki\u0019#Lz fiA\u001e\u001e\u001bh?b\u0016I\u0010\u0004\u001c !D. \\\u0017rjJg4P{\u000f4R#EC@SǝB4`\u0004\u001fe?1Џ͵@Er\u0014a\t^oqlJL;&@\b9n激cz`M׼`\u001ep|updQg\u001e?02w*=,\u0011>2~M\u0007rp\u0006VT\u0002W%\u0007l|(钋\u0006&Q\u000eo\u0012'=R\u0017\u001c+XNCY \u0013V\u0000\u0018\nq\u000bY#$\u0003\t\f{z\u0000\u0000\u0010\u0000\u0000H\u0016\u0015\u0013e{&\u0011\u0000fF$\u0002\b ZYYs%ɑ\u0011g&\u0017no߅}MLtn[\u000bwy9oV\u0010\u0001BKu~\u001e\u000ex\"(ۄW9wX3X^^\u0004z?br1s$ЫI\u0007\u001dőD\u00037\u001a~!vso߅}JW4I\fn\u0016\b\u0000Q@)ѩ\u0006bf\u0007%5DÃK\u001fwN*\u001ap\u0017w!Ii$j3\r:8;Wj\u0001<+r_ʞ\u0017g\n!\u0011c@?\u0011\u0011\u0012\u0007R嵫^F>\u0012@p8Tyba\u0014\u0005DZ|ʆ.\u0002jz^_\tX\\9\bJPJVcUO`U\u0002I.՞A\u001c5Y\u0014H!\u0006p}V\u001eu%Cqb\u0013\u0005};; n;\u0002\u0018\u0001\u000e,\u00117\u001a\u000b`\u0014¯LbN\u0005ul6Όl\t.Ts\r*crH\u0004N\u0005\u0019\u001ah]ʉeTV\fV\u0017Bx\u000fRFbDȍ4LД8*>Hd/\u0017ѹF2\u001c\u0019W\r~\u0002A-\u0013\u000fh+NDfP\f!\u001blIBXB՞^\u000e6hxrz:5\r\u0015\u001b\u00112ܚ\u00119THw!\u001c+M!\u00157&dSP%rz\\j[H2]MtjAgk\r\r\u0000}v'u\u0014*&$\u001c/U)񦌎\u000eQhIGAL\n&&u\u001a\u0002tQF>5\u0014,c1y\u001e\u000f\u0004\u0011\bȋEp,\u0013\u0014\"RΣ˘G\\Oc#Pa7)_ܦ*oM_8\u0010@܌\u001a@=C\u0011#+Q*\u0011\u001e+qE׀ugq\u0002M(\r\rhAZ2gW\u001akӄQ%\u0007DպV\\NF\u001di*LW\u0004\u0018Y-M\u0013\u0017CNYd9\\y^ZFqT\u0012'\u0012\u001d3jY\u0016-5iC\u0017F\u0010\u0016\u00069ug$$ִ)r5\u00139~=!\u0010q)J\nӷKYLA\u001e\u001a\u0011ʌ\r`D:(\u0012ݝɆa? y0/{l>:\f4\u000e{\tTpH\u0019\u0007z\f:$Gn\t\u0002r\u0007Q@\u0000O\\|H\u0003N`ns9\u001fQ5\u0016)O\u0001d%\"s\u0002qz+rMS\u001f1M\u0016'i\nTfr\u0005-`f6!@u$&\u00160(k0\u001fHrljZFyHЀDM\u0007޻pA=Trxc?1g6Ԣ6([\u0002\u0010¾.x\u0015)\u0017\rAz v\u0018yRJ$jry4þ}w\u000em\u001f\u0005Y֠.\u000b\t\u000e\u0005xH9/*!*xM#˪X 2\u0004GkTyS\u0013xd\u0006o\"\\kbIxH Oq\u0004%k\u0002\u001a#ǼHi.,+\u0015yV\u001a\u0002 VSW=WJd\u0010\u001b򵃝\u0006.,-{\u001dga~)N\u001a\u000b\u00190e5Q M@\u0006J+\r\u0003͐\"ܤ\u001esn+t=’M\u0016W\u0006R<\r\u0002T3ϐ\u000e_\u0005[PTG\u001a?F\\l\u0002$$4]\t\u0003uLt\b\u0005IJY).ϲVfr\u0011$\u0013gYsĦL\u0014/\u001a\u0007/M&k\u0014`2b9/uAK\u000eQ5\fON蓊N!R\u001d{=q-\u001c\u001dd{+i\f\u0001/\r\u0007\u0006\u000fN-[ʠyE32Wai&.\u0017:;=\u001a\u0017Fw\u0001-\u001b\u0013n\u0012P<ʬ\u0001pT3ۏ7\f\u001b:R,Bu)[\u0010f\u0001[\"Ӆ (U\u0006_v\u000b=\njSھ\u000b,k\u0017O\rs\u0016\u0016Uc8h\u0005)NeWZ\u0002\u0014\u0006\\\u0005\u0014\\-Fu\t8rOA?u@qRͰouT4)y&H-/Bpg+0\b\u0015k\u0014I\bot\u0014O\u0014@=\r\u0019z3ꔶ>\u001a\u001dq'D^\bԙwF@h\u000329/<\f3\u0012l&\t\"(4(\u0019ۓ\u0014@\f,\tc\u0005Wդ\u0017[I-d1[<ވ\u0004|)\u0002:((7.{-waeNŃϜ\u000f8F!\u001f\u0011xA\u000f\u001e\u0004 EIE_lFfطoOV\u0002\u0012!\u0005ޕj˧oRJ@P$|6D+1I\r\u00079PWиþ}\u0017Y\u0006.ڋ\fq}c\u0003QW9D$7+\u0016u|y#be5|r`0c\u00122fطY\u0006c{Q-\u0004\u0001hiOH _EGrλۮ$gD=&1O\u0013G\n\u0012[wae\u0018-/SM\u001b\u001eNYօpYHMo6'\u0010:m+\fM\\Y\txl/A\f(V\n\u0007\u0011\u0015KR9M\u0011jmDG)K*/\u0018\u0007%2NbѡSк\u000eFkC'\bG\u0011BgH\u001e+FIyÞ~\u0001\rC\u0019c-\u0000\rdb\nu+:\t҃VT()z1pX\u0006L\u0015^T\u0002\u0015ž}\u0017Y6b\\4 D#\u0006B-ʘV}&\u001c6\"ll$\n\b^Ͱof\u001f\b\u0007Qio BIֆ\u0016\u001e\u001bUGCH$m\u001df;X3s}\u0017YV<.N.'\u0003n\b\u001b>w,^\u0001zX\u0013Ȑ>{ptL\u0015\u001c(G3F\fX3ۗ|\u0018|1[\u0007\u0018\u0005tNRv8\u0014pJ)(fEWFb/a@w}\u0017Y֊%E\bW\u0014\u0012I8D4O!T@di\u001eKr\u000b\\\u001fz{|F\u0003^[\u001c\fݚ5\u0003A\u00100\u001eFl\u000fX\"\u0005b_-\u000fʈȰ\\\u001c˓7?\u0002*\u000e}]gǺ\n\u0003leM+))\u0006s])\u0007\u0010IeKK\\d!\u001d\u001d1\u0017;:bR\u0013\"\f\u0017JY\tR+@.S\u0005FrlS$R\u001a\u000f/I\u0016O\u0001\u001c\u001c\u0015r.!e]g|\u00101:\nXP7%yNUH\u0002\u0011b%1C'HiQ_\b/K\u0002X3\u0018*e\nBQC\u001a\u0014\n\u0001jstI\u0016g-M\bFE\u0001\u0012%ޒ$_׾}\u0017Y\u0016P\u0001W\u000f1_t`\u0007\f[%\u000bbb[IK\u0014r֒)]l7RКadlj\u0004=?JY䅀=8v\u0001ΰK\\>.{e\u000f)\u0004{\u000b0C3mc.L\u0012'\u001c`\u0004.\u001e\u001dn(=\u0017|\u0010!̐\u0014{*\b{u\u0015\t\\\u001cz\fq8mǦ\th߸;/\b;Nx=&\fw\u0017\u0005Lpn\fb45U¼޳\u001c}\u0017Yj]{\u0006\u00026\u000e\u0001woM\u000b8B658^ٮme\u0012Ǯ\u0005_\u0002\u001culW{l\b^kv\u0002+\u0000g_\n\u0005Zr\u001cA/p\u0004P<\u0004f@_#|\u0015\f2̞2$0q9UW\tS\t0GP\u0006O\"\u0004'@$5.#Vbxj\u001d0G:w[\n]\u001b\u0000AhB8+\u001aTc\u001aJ0$E&Py$:qkBMq,b\u0007=&I>X|%b_d\u001bĭHU\u0018\u0001K\u0014A\u0017S_2_%_xq;<\u0013%qa~ܪ\u0014Yypà#\u0016e2k\"`ǺKOlθYB\u0013)\u001f=W\u0019ޘ\u0000iմ}\u0017Y3R\u001e$TQJ#`47]\u0018_\t\u0003R\u0014\u001dDsz{u\u0018r\u001c!wq\r\u0007̪Us\u0010g\u001f\u000e\u000bP\u001191jfqx\\\u0000i1/`/}}D%\u0003E+SͰ#\u0011>\u0016m\"j\u0010d|\u001d\u0000F\u0018|҉\tZ\u001b`\tA]\u001b(ԉ\u0005\u000b\\\u001cPޖ\u000bx\u000bj)A\u0010jsj\u0002F\u0007{d\u0010h.AHp~\u0002_4]Įxp\u001dXhWZ6ڎކԂ\u0007jj,\u001e\b\u00141T-\u0000\u0013qšLSS\u0013%b\u001a%j\u0000,t\u0018\u0018CZxcBd\u001d-\u000f-y\u001dE@5BNwfZm}=6\u001bB\u0011zR٭Da0s\u0018GPH\u000b\u001d(f_-#XEa:\u000bPv_X\rTȴT)\u0016\u001eC\u0019L[X-B]0`~<\u00108<╪XQ\"`\u0019lN\u001ff2V\u001bܶ3ͱ9g#{(Ԑ\u001c̚]\fV',\nQcb|!`d;\u0015I\u001e}t\nx\u000b!c\u0015\u001aUPH|\u0010Fc\u0019\u0017!z7q\"\re\r€7Q\n>D9c~U#At\u000e&3l+r\u0017K6\u001a\u000fKZF\u0001\u0017Zk4!F>͖(\u0001g[\u0016\"G^P\u0016Q\u001b!Lfp\ttc\"сC\u001eKo\"\bcD\u0011¦Ѕ\u0005e2%PiX\u0012\u0019HÂ\u001f[a]wzGVRY\nW\u0001#:,tފl\u0018Pk2xί0\u0014\u0014\u0019:\u001b^Ƞ\"4Daw\u001ea2)ݐ=Nz6?!Q@\u0011LT\u0018\"B\b薑x\u0016H\u0014ZL.\u0006tL+hIC\rpx|\u0003ƋF)eC+:P\rё&S,:TM_ \u0014]dakKU# Ci8\u0014\"R\u0001_s?\fa/\"^n*N\u0012 +2\b*\u0011AMD\u000eJ6Й\u0014\nj\u0011\u0007Etӵ5\u0003$9fs=i&<\u001d\u0007\n\bo\r\u001a\u00007%#*!䍘qM>af\u0014\\\\\u001din\u000e6u_*uPT-Et\u0002/Ϩ\u001esD>k\u0015MPh6,!3ӓ(\u001e\u0017ҧ.\u001c$XE)2:ߊv\u0012MRE1\\S\u0007f^Uo.X^\u0007R+uM(0(OAmF\u0016C\u0000.t\u0016\u000bC\u0017\fz\u000fڅV\u001ảOBȏ\b\u0017*\u0016\u0016?Q\b2Jr\u0018.\u0011HެA\u001eZ\u001c%.Yre\u001d+q'FRQeS!Ѿ,\u000en/JLn\u0007T\u0010\u001dE&\n6x2Q\\\u0007G-K\u0015ɱz3(g\bZ\u0002\u0019\u0017\u0006\u0001CQ`ڬa\u001c\u0003C\u000b,z\u0014!3]!r:L˂\t\\9\u0010\u00133fj+\nKт\u0012\n\u0018}.9\u0001[bB1 @:كXev\u000bT\t\u001b\u0011\u001cVLߟ~\u0018Ok1W&Glޜv:xy$W\bdNq\u0017c9ĕ1Ed8\u0016\u000e2\n]59;-+8j@-P=7\u0003\t\u0013*J\u0016z\u0016\u0011hӊY!9,u\u0006$z\u000b[͎n\u000fS`S1D3n\b#q,\u0014Z[_\u0011iL\u000fk{\u0018U(\b-B6M\u0001Qi\u001aŵ)}\u000e!*\u000e E\u0002\u0012!=\nH\u0018\u00015ydNQ R A\u0002I\u0007\u0012hT\u0012\u000e\u001c)\"@T?]j HWݑ)H!\u0017E/\u0002cO3H\u00029U\u0010î\u001aIEVn24ah\u0007kK\u0019j\u0015V0\u000734]0\u0004դ9t*Y\n\u0019\u0003*\u0006\u0014T\n\u0002cn\u001aRH4KEGCOq%\u0003kĢ\t\bj.L/] \r\u001az\u0014.\"4}ˊy6$f˘#\u00054þu\u0013\u0018\u000b؃\u0007eF\u0013\u001c\u0016ClA)}L>P?\u001a$BupP3Kwae\\il| L\u0010Vqˣ=@4}*}1,\u000b9/\t\u0003\u00071fط\u0016\u0002)\b\u00134W\u0005H\u001cLj\fJNl(y&\u000f\r/\t\u001cb|dҠ\u0018@wi.\fo\u0016\u001an!@\t\u0010\u0014)Yvn|\u001f9-O{\r0\b\u001b\u000e\u0011d]\u001d\u0001\u001d\fC\u000e\tJD`Bq߄䷾>r\u001e\u001b'\u000b򟯇呡\u0003\u001e\u0018/=\\W7ɕL>VH\u0013\n&:4x\u0002PL\f \u0013.zzWNh\u0006)4 ʩz\u0001Ffط\tR$\u00155hيʣZ)\u0006N4E\u000bul\f\u001d!\t/&heΪj}\u0001*\u001aQ\rt\u000etf\u000f\u0014#_!\u0004\u001cˍWLlD2{Q\rh.TT\u0000rg]g\u0019.!5*{z\f˵eɢA\u0015m\u0018:E\u0006\u000fu`=ã8Α\u0000ZYrχF\fˀuI\u0010pf.4bNAK\u0010V\u0010\u0006m^\f:\u0004|SnPSⲐ}.\f\u0012jO^Ý\u0004\u0019\u0004¢\u0002s2I7\u001c!!gM\u00026\u0005;\u0003ʧ1A4f\u001efطL0=@v;h\u00172Jz@) \u0013Q푅\u0006\u0004k@\u0014\u0017S}\u0017YVSV';A?7c\u000f7e>fdr Y\u0001>T$\u001aIe\fOd[,b\u00100}wFr\u0000i)h\u0014ia*Ad \u0015'\u0004KEp\u0004]g\u00183\u0007jwM\u0006\r0\u0019Xx9dR)]qJA!#T\b'L㚉\f\u0013XH_!H\u000b\u001bXhLavrT49\u0019>jP9X>cx`&}.쳌\u001b̹7\u0013-\u0015\b8 浐\u0005l\u000bԊ\f)MM\r\u0018[\u0001o(\"j\u0006\u0001fط?3\u001cm\u0015\u001e\u001eX\u0014i\u0001\u000eXbyrJm\u0002F{\u0010+\fd]gMYXFZ\u0003at\u0016tbHE ZiI\u0019\u001a1!0^Ͱo5i76\u001c\u001eBif%\\,R\u0005\u0012\u0007\rЄ\u001d/ FX\nM.Y`e\nem\u000esU\"VQgCϐP6$\u001aؾ=\u0015yA\u001e\u001c`r/%C\u000f-ijxL;\br枝e\u0010u\u0017V\u0012 O4=;u&wje\u000eʩܠd}gYEU\u0016X\b gFd;wʂ>O\u0011d=\u0002Il\u0010MY-@\u0013ė{;T`6&? \bGX|X_ۅK6A/*eX}\u0001gf\u001ek##I/H\u001d\u0018ݝ\u001d@\u001er\u0019\u0012x\u0004K\f`\f\u0014ж'G\u0018\u00130EF;~0RЁygX\u0010\u0015p\bZ1D\u0016\u0005-yVĤ\u0004IF\"\b\bEH꼴o\u001f1,S\u00025\u001e_a~\u0011@s\u0007O٠$5*6Hކ1o,{|.;[fz\u0019g]T[<\u0004\u0019\u0002\u0012\tVI~\u0019/\u001f\u0014j7-\u0018iAS\u0015% \u0012p؍VP\u0001\u0002['\u001a\r8`_ 5]r\u000f\u0013W3\u001b\u0012`>\u0001Y&2#לPbHwXܱ?\u0013O^0T\u0014˗Oʸ-=ܒ\nR{?z[\u001e5ߖK~If\u0003/\u00000\u0002:'3&,FnLL\u0018XY\u0006:\u000b̼:\u0006נyAѫMA\u0010_\u001b\u0003\b\u0016_ܿ\u0018Lc\u0001@my\u000e\u00107j\u0002\f\u000b~;Z\u0014]\u0017\u00008\n{lt̩U\"wb@5rZ^(K72rUeEwL\u0005F(݋n1lx\u0014|l.\u000e8(\u0006j!Cz\u0016(\u0003\u0011%\u0012w\u0012KU䜪\u0004\u0002\u001c]\u001aH{.QuY\u001cjrDTz\bĎ\u000fb\u0018Z$\u0005kFCT4hjw_si\u0013K2>Ѽs\u0003#.C@rx8D<\u0005Lx1\t1gt\u0019`0\u0016S٠Djv\f!->XǂD\bXca\"Ås3&Rr(]\u0012rǁWc\u001dSSa,^r\u0010Oߖ\u0014Ӕ\u001f\u00113\n}-h\u001a\u0001\u001b7_d1NOF\roe\u0004\u0015P^RP\u0005\"Zi#ۖ*b#\u0010i\t\u0014Y\u0004rGY@%}\u00044Hퟹ\u0016\u0006\b,\t%HA\u0014n^\u0012Mb\u0012\u0006N7Yr\"Sx\u001e\f\u0001V\u0013D'{\u0014[87+\u0018\u0002\u0006լn৶J2R\u0014.\bl%o&t2U/\bq{B,\u000eT=]բ|\r[+\u0004Ep%]xM\u0013Y{m6mj\u001cs\u0005\u0014XJI-Z\u0002ֹ\u0013PD^-I:\\^6\u001e;UޜZ.vp16*[\u0013\u001d\u0014\u0000ަm4\u0002D\u0014,\u0007ǹ1~t}:\u0016\u0014mwVjۡ\u0018Ms\u0016a5\bd\u0004c9R%pR2Qlݪ7\u0017:0E)Uʕٔ{!\u0016\u0010\u0015t[\u00100`m\u000e1Z\u0007֔_I\u0019|\u0012;ػuP\n\u0017 l?`j\u0012}1{lv\u0007\u00046yAk3\u001cR,Qhw\u0018S6oUB\u001cE'3\u000b(o-yz\u00162*bwZ\bK\u001aoG\u0001V!w\u0013J\u00163\u0007\u0017ء*dFY@\f\u001a&\u0010y+um\u0015\u000e\u001f\u0011`>j*Y-QURNc\fJi\u0015\n8\u00152ԜyA!\u001edu'v$U\u0010J<-㱅}S\u0000JX(12\u0002o!)]~c9GU\u0018\fM/*@eZp\u001bkNM\u0006f\u0013W3\u000e ZM\rWzQ8\u0007P*YVA[TY N\u00059hTTi]\u001e\u001c\u0002\b.$P)Eh7v_\u0002\u001c5L\u0010i\u0004B~F\u0003<\u0018*\u0017ŚZј\u0001εM`{\u0013(rMq\u0007\u0013!\"Tv\u0005CU\u000b\t\u001f1>>ʦ\u0016\f\u0007cȥ\u0003\u001b!\"\"D~4zX ywk\u0018A\u0010e\tQ$)\u001a./\u000fF*Nh\u0002\u000b\u0007@sfWTĂ[d2}egY}\u001d\u0003xt\u000e4N\tnb\u0010?\u0000Z\u0001\u0012L1.\u0014 SDHo_'h\u001e\u0003J@t)\u0011RBgL\"F+\u0013bn1ԉWdq߾HlM[.:o7\u0004z\u0015\u0013>|_Q؞\u00078\u0015FxʁL8ۨ\u0018<\u000e\u0007'Tq?jAZ]\fp{!(Ց\u000b\u000e<'Lt\u0004\u0004t\"35\u000f+f-k8>:cB\u001c3hT\"kINz,\u0012\u001ea1;L7\u0001\u0001\u0013c+%dH(HUr@t\u0018\u001e\u000fT\u0017\u0017\u0007Q\u000é!i7\u0006;\u0006\n\u0000Gq-\u0010Ц,q\u001ceNi.Qk1$\u001a\u000fǒ8ΔB^\u0010;P8\u0004g)\u0006t(P4SV\u0019? 'ʐ2H!\u0001\u001e]]rV\"\t@\u0004@\u0018@mϰ'uP9#ES9\t\u000faj\b]Y=/\u001ee,7r\u0019?>q\r10匴C\"\u001f\u0002wV#EB&\u0005\u0013\u001aZ\r\\ޞӅ܇KH\u0000Dg(\u0001Kжe8\u0014J\u0001d\u001b\u001e\u0002\u0019\u0017lpW%\u0005ۗ|V\u00030f-Љr\u0007׵\u001e#J-1T)RN\u0000\u001f޺\"\u0015Ss\u0006\u0004\u0018RW,P\u000ebh㧼'o\t!I%\u0000V(7c\t4ղ(HtFQ#e/mkEMQҕ#U^g\u0015Wa\u0001Ox&3hUi!D%-/\u001fpU9h\u0012|wڟ\u0013P-\u0004Bqj\u001a\u0004\u00147)X:h)\u00125I!\u00115nR0ۯ|%N\u0015B6\u001c2,Ѫd\tI)\u0014\u0013|\u0014^O8p\u0015}s\"\t$f$fljI'vJL \u0014O\u0002咪#\u0019De\u0018P\u000eYrZ\r$@Hj:()\u0005Ȁ\n\u0005#e\u0017o\fQҒuM$l\u0019o\u0002M+ZD{V'{,W9{(\u001d[`.^V?UC9\u0019\u0007ECsCX溏\u0003}*ܝes\rXlea5Q\u0005/Aô}cָKkE#&(!;y\u0005K\u000etA$\u001a\u00169\u000f/\u0018^AvT\rӝuk$Y\u001d1o<|kŦuRx=j\\V\u001b*\u0016\u000ex&^=\u0012΂{T>T.xǏ\u0015z\u0012\u0001,cW\u001cPMXʨSI5\u00056(.\u001b?Pm}7-6c0])\u000b!K32=] \u0007ǵ+괄_k4\"\u0000\u0019ͳ/MU{*9b_Me#Bs\u001a\u0018j\u001a\bEA%dhpT\u0012\u0011E\u0005\u0004RƼ>E86v\u0014<71\bB@utu\u0014Q\u00007\u001av@IV\u001f\u0018R\u0007bi<\u0004)ؠRT6ɓ\u0017fd\"Cwх~hb{[,\u0018!\u001cx\u0005%\f7R:\u0012#\u0010\u0007F=y\fa8\u000e\u001e^L*\u001cx\u0017\u0010X)\u001d2x1䋛A3,\u000f\u001dU\u001d\u001dTŽ=qE' 6\u001cz`bW\u0006EXG\u0002N+1,9lQ[yv\\\u0007ٗ\r\u0001Y\u0007\nU\bz/O}\u001d1m*\u0013w\u0017\u001fL&\u0004-\n&ח\nt-+\u001e%v樮nΠE\u000e\u001eTc&5\u0013&9\u0018|]X,h\u001d\b\u0018aA|1pXW\u0001\b7\u000bPĒ\n\u000eF!ȸu\u001c5WF\u001bo52]\u000bӟ\"eiGj\"Wc@f\u001fuS1Ie9/Y^\u001f-!\u000f\u000f>L\u0004_\u0001LYe9h\u001d\u0016Q\nve\u0012`)]k\u0019J\nnUx\u001f\u0015(LS\u001cW3\u0015ҊxloQo\u001c8a\\k.9u\t\u000ead4\u0004~9\u0006A[&K\u0007\\Fs\u001c8CO0n+\u0015/\u0001Z\r_]p0aB\"7\u0007N]1\u0005\u0011¬X՞\u0001\u0016LǢ\b\u0018٫\u0015\u001c`\u0012hi\u0015H*)^?|4\\h/\u0014\u0013\u0010(\u0017ak5^{n'N:_\u0014\u001b뱀q۬\u0012:\u0012Ws\u000e\u0018f⎪}*\u00142\u0000\u0002m.\u001a\u0005aQ>.F\r9Ö;orY\u0001( \u0010 o%\u001e(6\u001c\u0001\u0006-ʥc\u0004\u0007hXFC$y!\f8Y*\b~\u000e$\u0005l0\\fv\u0017\u00112\u001eHbD\u00192vecc\t8l/ހV\u001e[vW8Q,\u001e\tZS\u0001\u000ek\u001baL1(\u001eKdXB\u0001Hkp\u001eKyz^nVgs83\u0014\u0011[>rjxB\u001affhJh?Pd?Ro64\t$\\S\u0000qFr\u0004唱7(<\u0011V-\u00107ި0I,A5%֔㱜o?C,+3ڒw\u001eşM\u0001[:hH.CE/\u0013@ۡm\u0014\u0016\u0002<,Ġ\u0003C:\u0010<\u0015_\u0010!\u0002\u0010\u0011\u0000\be.9쯄\"\u0018\u0016e_œu\u0016\u000bì\u0001\u0018$z\u00160v@]ط_9,sXV\"%Wl\fq\u001cMR\tk\u0016]\nvoatt\u000f\u0017L5\u0003rp*\u0000M_\u0003uR\u0002\u0014mUZ\u0007ހR%\u0006/1x,\u0010.YWOC\u00046$`M\u001a+\u0001\u001fSc߾wY&\u0010l`amzC\u0003)-\u001ek(`k\u0007AJ&\u0001mQ)FvjgH5Bp\u0019\u001c\n\b1\u000bˉ)LqT\u0012\u0005mF0{\f\\$_\u0018%\u001be>YF\u0019m,x\u0000\u001d<8\u001aP*_\u000e`q -N{0Z@PT\u0016虄Yx\u0018\r\fX\u0014}MP\u0001\b\u001e|\u001f倏%C\t6m\" F\u000fC'8RG!_>FGEhg;&\u0001E&\u0001%6\u000f\u001cV[\u001a0\u0010^\u0016\u0012\bɨ>R~0\f9'\t(\u0002q_\u0012\nd\u001eptvVGb\f\"=Js\b-\u0004#vc\u0014\u000bs^%B\"lsa\u001cA76Rg\u001ex0%\b\"6\u001a\rH\u0011FW\u0013\u0005\u001dhq”m\u0010d8\"HoTI}hF()L\u001c6.\nycaٍ_W.\u0007Hc&̊\u001d<>^&W9r\u0001P*nI|ВxO\u0003B.> *\u000eA&I+05\u0004\"X\u0004(\u0002sX\u0013='ěqT~we(bh\u0010Y׺z\u0010* :`U00m#(.\u0012S-h^+\u0005u&\u001257b\u0015$߿>T'hv\\1\u0007-\u0018gKfa6uɆ;kX/IRb>cńr:x<]\nH0F\u0012\\p7\u0003\u0006$\u0001#{]$\u0017lu.xŭ؄\u00063Gh\u001dӆh#=\bA[iw*\u0005\np3w`/'\rSÂLs\u0011g\u0005\u0016]hWQK\u0012Ц[\u0017%\u0007BV\n뉑\u0011r);\u0014=AVIo\u001c&\f\nܙȵl]DC@ܠa!\u0007x\"\u0003+\u000b{TH0\u0003\u0003\u0011+\u0016\u0017T\t+蓇M{E495!\u0010O4;\\`>R 2\u000bXe'\u0013-_{\u0001 F(vJ2kig_bb:Urɶ\fEVD;\u0003nmD@}b\u0015_cO&5\u001bX:UWkr\\?1\u0003 \u0016PbK\"_ѹ%j'NI):J\u0015(ؙ-\u0012~Q LV;\u0006\u0011.\u0014n3[TDeفH؎ .\u0018~\u0017fèhNy)E\u0011Ϭi1\"o\u0012\u0010[\u0016ɘPa[\u001a\u000eסz=F,,!GXeG5ʚLPoCP\u0011\u001e',#\u00032\u0011^\u000fLdž;\u000ejj6|Dsռ9,\u0018\u0006kx\fA9\tZoZ_F\u0000\u001eͣUvx5\u0001騭\u0003'\u0007I\r\t\u0018~\u0003tt\u000bUS\\.s\fSi)ē=\u001d\u000bviV\u0017:L\u000f\u0019Iܛ&4zp$s\"`ժA E7\b1\u000e[\u0000\u001c\fJNđ;f\u0006p`yˢly渗1Uh\nH\u0018o\u000b\n\u001f\u0004\u0014!_hr++\b_[M41;\u001f\u001f;k\u0003\u001eEbF\u0005~[\u0016\u0018b(\u0011[!8\u0000\u0012-s)<\u0006C(7\u0001X@\f3}7I@3*i\u0001\u0017ˌjI&(B%vU_AB`\u0006\u0018<\u0011\fC\\w\u0005iqONd_=V:Y^\u0015\u0012|15\n`0C\u0000}+\u0007G\fSeN\u0010_o&+[3\u000efbz4\u001d'Wd(\u0005,XL\u0014rTHIEtHcYВ3pQ-\u0005!4\u0012/^\r}\u0006t<;&#wc\u000fR\u001cΊ\u001bᆋx5zf\t<4Xa@ˣ\u0001\u001c\u0014D\u0010\"jسˉc/\u001bf(n|\f?!M\u0000խv:5LeaFR\u001e\u0004\u0013\u0017MU~\t\u0002^;Ad1. \\\u000344( > ۯk\u0005\u0002{\u0012\u0015{GA|\u0001C1\u001ffɘRaRVFE^A^L]7v}ȨqX\u000e:\u0017$vc\t\\s\u0005\b\u0013DJG….r$xlװr\u0000\u0018r\ff݌\u0010֝x\f,\u001c\u000b)W\u0016\f*`S㰈gǃIg|-a\u001f)Duv.IzL\\nNY%pIJ@*`B#e`im\u001bah6,\u0019w|\u001dqRRc!,!Mn.\u0017a'LQ\n\u000bY;y1qT_֍' (\u0011{.J\n@\u0002X\u0013b\u00010\u0003]\u00127*\rOf+\u0019\u0011,;g[-e\u0013\u000eG0\u0016|\u0019x\b\u0013X~\u000f4eN\u0002\u000eKۢSK2b%\u00165\u0000Q\u0004\u000faT\u000eTUM%&\u001cY:']Lw&}EvBG#K\u001fX5\r\u001b\u001ayl\bF\u000e\u001b\u0011=89d\u000eZ\u0011y\u0014@~nj\u001cV(N[<˷v\"\u000fq\u001c\u0001\u000faW\rGI\u0014\u0006\u0003$33&`>52y\u0004:\u001e6o|Lb%ʁZPWe\u001fZ\u001dYGmu‚\u0000mm*Xǯ\u0004\u001aDJ\u0003{Lu\t`ѯI*\u0017/_-e\u001dR[G\u001b\t0_ԇ?^Z*\u001e4uti>5Ez)K\u0014\u0007)Q-!qbJb `zDND,\u001b\bEDK/:41ȁ%\u0004\rPAx~<$;5Rd>\u00050\"\u0004I\u0006'\u0003\u000bL\t0D1M\u0004\u000e\u001bʣafp'\u0012\u0001O\u0014H1p\u0014\u0014Cl\u0013 X>y^\u0002\u0015\u0002t\u0011\fq\t6\u0014\"kA!%)q\"m\u0019\"A\u001f4/\f\u001esm\u00124pA\u0014$\n,\tt\u001a4\u0016sB9D\u0002c\b>32\r~9\u0003J\t=\u0010(\u0019B\u0005Y_hdrhvR\f\u0002Nfd\u0015\u0005hx\u0014\u0006p:\u0013\tňN˂\u001d\r6\u001cjT@(6v\"\u00131F.x̵qB*0V>@|ik\u0000\u0013\u001c,T- ,T\u001bHu͞\u001a5(4d\u0014\u0005t\u001eJ\u000bg\u000eQyQbMwckt\u0003RzEt\b\n[qSYmm=#}LM`tXD+)W\u001bɩj\u000b\u0005\u001fBQ!\u0003\r\u00043Cbٔ\u001eHBYJ\u0001wh\u0012n\\\u001bW%\u0014尣o$\u000eIfsڑ\t\\\u0000KCN!v=H\u0005\u001c>\u001cx址;FLxi\u0018\u001e3\u00001Bd\f@\u0018a]E\u0003\u001eDv0\u0012gh=P\f\t\n;Nc\u0005\u001ckA\u0011[6q{|CH_\f+a0/К\u0016ct\u0016\t\u0011̓3[a0\"_J$eK\u001c\u0015\u0000\u0015\u0002ti\u001cAe\u000260h-6\u000f\nB\u0014,.}5+\u000fVZ\u0002tQiلSjNuFAc|Q\u0001\u0005u\u0013x`\bġ&һHg\u0014#A<h!>\u001f*\u0003\u000b>W(\f\u000bOl,/\tcyc\u0001 \u0016%p\byS%@nAJA\"邞%\u0002\u0002#n\u0004\u0007+\u0007\nБ\u000b||>\u0012\u0018\na=\u0002ZlJ\u0006(Ae\u0001\u0006$XUC\u0000\u0010Oeee\tte\u0001P]\u0019\u000e\u001ef.!\tǶP\u001eD*σ|N!*I5#U\b\u0010fBf\u001a @\u0000\u0005\bP+A\"\u0001:\u0010\u0017L9\u001e8\u001b\\\u001e\u0004'%\u0011 Ȳ\u001aeYVa,J]FviL12 \u0004#\beh\u0004Yx\b,k#2 2b0,H>2T,˲gY`g8jY\u0002YD\u0019\u0007yȲ,\tY\r\fYvr\nY\u0016 @\u0000\u0001\u0012|1\\c\f\u0006q\tdc\b(Pm7T2k.Fʀ2m\u0000\u0000\u000fd\u001fb}$T$S鬏I\u0012\tNJř\\+R \u000eΓ*P\u001d\u0017ŵT\u0001\u0016Z\u0016Icu\u0011\u0019_5s6*\t\u0019ж|\n9\fj8r\u000b\u000b\u001d\\\u0002\\m>vR\u0012\u0015,dKÝ=vf,\u0016\b\u0006\u0006,>W\u0007\u0015Fp3셳IMaҭk冣*S%1F\u0010w\u000e8\u0018(̈=\u0010\rY/\fV$PWe\u0018V-Ѯ\u0010aO)]M7n%џd4&Cs-NBhe4M8\u0012VUh\u0003\u0014\"e5eyr#\u001epX{!7+?HV#8Ηx'Wt#!\u0019!:'xCm\u0001Fv)D1] kdF6\u0000SdŹ?I*\u0016Q7\u001e]ֽ1\u0000{\u0013WP\u0014bF+>N}\"yMa܈\u001ai(PRp\nED8Kݷ_+s\u0006A4\u0002\f%\rU\u0003\u001dc\u0017\u0001$\u0007rqX!׎lz\u0006ӶZlP\u000e\u0004\u0018\u0015\u0004'\u0016lC\u000b H\u0004#u?٦\u000fq$M{̡\u001a\u0001$n*p\u0016\u00050|\u001bPf\u000f\u000eun͘K׷ur!_%\u0010b!ɌVv'ey87\u0007*7\nIZ\u001ea\u0006p4cԇ$K\u0001\u0017eJ\u0007ΉN;Wu\u0006͍\u0015#C`\" \n#R\u000bă|/Y\\\u001b\u0012\u0000KHzØ/o'p\u001e\\P\u001ax#Ҵ\u0001k]\u000fs_E!!j\u001e!\u000bu~:\u000eAWqx麸]FD\fR\u001d\u001e|r\u0002\u0014\u0004\u001fr_qć\u0001[ή뿂3?F\\ik߶KƓ_\bUD\"ȫ\u001d\u0019\u001aO\r\u0018\u001c@S-pc&r\u001bV+{;}cQS2 \n\u0001+\u0007*>V+22}N}\u00159fݯmf\u0004_D^9Ls>P`Ċ1f^ChP\u001e_J<.\fgwcRy[\u001cɪ6\u0004nSzۇmڠ\u0016e\u001b\u0005&\u0005no\u0004o̚}CZ\u001c\u0016܇\u0002woa\\`pt\\=C@?.9wEp\u0011tTG\"\u000bV*uW\u0010-c\u0006A<`\u0019V\u0000SX/:'D\u000f\u001aH\u0002\u0014\b\u0018;\u00069G7#\u0000RYGOA[\u00166\u0018\n?\b.(\u0010`\u0015\u000f\nʛ;B\bܾt*ۤ)\u0017gc )\"&%Y`Rj[fXx4)\fDŐq\u001dز%^o83|_\u0011\u0002\u0013$hja\u0015\u000f!`\u00030] O畀\u001a\bWq{&5\u001ed\u0002W@?&r>\u0019lp^\u0018ݞ\u000b\u0005Ì\u0004+AڂRtr$\u0012pe\f)jJ y.6ʃM\u0016pB2#.ޟ\u0015Kr$h\u001cB8L\nW^+\u000bAdt8cZ@4#bwdˌ\u0005-\u0016jG{\u0005\u00045\u001e0\u0006XQڤâ\u000ba2\"\u0005\u0013F-+23\u0001tRʬy\u0014quZT1f+\u0016w\u0018\u0006I\u0018i7RN8c`Lw\u001de̡hRq9Hf\u0013LffԖ:cRp9K[\u0002\u001af[ppJ\u000b`\u0016\nr=f{\u0014Q_Rٯn\u000f\bJ>\u0005sEl~\u0005%\u001bb%]w\u0017\u0003x\f4|\u001bCr\u0011wl{֜e$u\u0011eS7E\u0012\u0000#c\u001f0\u0003*\u00058,e\rp3Ta.*|U\u0015\u0017\u0011It\u0000h\"\u001e!\u0013ZIn>t.B\"ȴ\u000f-S\u0000\u001ecO%S79qW\t/>SC@Dhr\u0001\u0002S4`W\u0004_ej\u0004*$\tv;\u0016#D8\u0018\u0001\u001b\\\u0006!c!\tH\u0005CR\u001bĜ\u000f\u001f*2\u0006BO)a*n\"ɔ\t 75!&\u0004U@m#0B2G\u0000gןC\f\u0014yVzfmL^P\"i8\u0006M\u0003NX_\u00037}lm+a`,~P%Sض\u0017r\u0011IXڒp%Owsf<\u0016:ͅ[*\"\u000ejBe+`dNu?nAqdrh.ĩ̜!&\u0011\u001dgמ8*Q{=p\u0002Muf17?LwH\u0006pS\tX}ª#M!\u0012\u0005x[ʏ4\u000e\u001bGUw$fYZ\u001am=\u0006w?_0Mol@x`\u0000\u001eAt:\u001e;#p.Q\u0006HIJ\u0017$!\u00056š\u000f0V\u0004\u001cX\u0010/\u0019s&\\qdoK\u0011R\b>(7|x-R]\u0002\u0019@/+),@gg\u0001&jU\u000b\t\r#Y홦Csq\u001fAT\"%c\u0002/X9R?\u001d;\u001e;\u001e\u0003 U\u0016xcc\u001a1КjttI\tR\u000e6{e<0\rܩG'shAq\u0006L\\G+oJ\f\\\u001eX#AMP4\f&$y\u0018\u000e-\u0004*\u0001\nh\u000fsn\u0003s\r^*\u0010݄\u0014۹7a]DtyЫnOZi+]'\u000e\b\u0000uQa\"\u001dO+f\\3b7h[\u0010QK_ΐ<0nW\u0003ǧ\u0006Ѿ\u001aHQ`\u0001A}C^\u001e{HeP]u\u0005\u0003B\u000bn2V=\u001dr\u001c\u0001\u0010PEO\u0017W$VGa\u0005(f8%nUum\u001eөB%\u000f{a6\nc\u001crM2\u0002\u001b¢؆|36ۇ\u001e@\"\u0010(wz(JZG\\lFH9B \\ٓNo\u0000\u0004'NcVFReD@zl\f\\cu\\B\"ϵ[7\u0013q<\u0001ˆa\fVD\u001eF&vJp!=\u001b\u000b\bOvZ\u0007;]-z\tP\u001c\u0014\u0013d\u001aǾ\"\u0001jl\u001bex4%ЦJG /Tܙ\n\"J8\b\u001bJ2\"\"P.,H\u0011*VӴB\u0019\u000b{C|X\u0014$W\u0005c!I+EC\u001a'b[\tGh\u0005BrvU#e(#\u0017\u0007^\u001f\nG\u0012)%jĝ$Eǀ\u0005\u001bOSFwF6u87RHWYs)zQU\"\u001bX)ux-\u0014t\u00043\"e=\u0019!o\u000fIfRAWh\n 0fI\u0017rB欷\u0004#\u0011\u001bэ,\u0010eqK\u000f\u0007\u0006H!¢>B\u001c\u0014{\u0000ͨ\\\u0018ѫûB~\u001cT (w\u0013ߖ\u0012>.R/솲$\\dXf\u000ew\u001e\u000b0]Ձ[J\bX\nۢ_B\u0006D\r\u000bza+\u001b8\rg?jg>:e\u0019|\u0018\u001e|c\u001e<1c\u001e<1yc\u001e<1yc\u001eDz\u0001h:\u0006\u0015\fAfx\bh}YD\\\u00118\u0005I\t|\u001e[c5'KۮIU\u0015)7$Tf>\tSvk,V#GF\u0018YYZL\u001c~ԭ;{\".'fF`\u0016їjx}xW1Id`jt1AJb\b酹3K]2ھN\u001cx\u0019\u0017EJ@\u0000\u0018êmU(\u001d\\A\u000b\u0001aClic\u001a;\u0011)+Nq\u0000Dh|{\f\u0010ף`\u000f'\u0010\u000b\u000b/Hp\u0015\u001d9^>x\u0015@'\u0006\bc\"PT\u0018)HEtb\rZ%ē1<ƞv\u001cMK`Zx:x$\u001fA\u001e0>6D|*V&0@9\"-#R0>8JWlxLiT\u0002S>hꆠ\u000b\u0003tf@K@ۘ\u0002@\u001d(蟀؀0A\u0012\bZl\u0010Up\u0017juq9O9\u0018(\u0000\u0002[,C\u0001 N#\n\u001b3)TvZњHb\"g51T\u0003\u000e]U~\u0005\tԌZb\u0003M;Z/c-*\u001a\n8\n.t\u0001!?^\u0007DAE\u001fEK^^B\u0001\u001eMn\u001c-i\u000e.RX7qO\u000e pW\n.m2,k/\tibr2p`((\b-/X}\u001cw3)_^T 2UxQe%\u0018ǚ\u001f<\u0018{\u00148Ȯ,XXSlT4V(\u000b hƒ6F[z9\u0012Nam\u000e9\u0019\u0013\"/lΘ\u001eI蒭 =*F\u0000\tgu\u0007$A9=\u001aŲ\u0001}(r\u0014P8#W$G8\u0000e]*G\fP\u0001\rYri(\u0011b2Fr\u001c\\h{[d\u00040Â/\u0010\u00185[B\u000b?Zx!\u001a $\u0015\t.ˎ`iBDx]6QddW4m;8v\u0002e7C'2H\u0012,܍!oΠ\u0013r\b/\u000b`F\u0014ِr%\u0001/rZ˃X\u0019w\u0019f$\u0004\u0002_\"gDroG& Ńa'X\u0004疎\u0014dž\\\u000e\u000fk~\u0001\u0011ѵ9Psh\u001e\u0010\u00139\t\u0011u\u0005\t0;\u0019͵#b\nT~~\u001aڸg%diZ\u0003=\u0006Dz\u0014q,y\u0014\"(+m371\f'XGz\u000fQ@)\u000eK-I\u001bV4R\u001f?zzUsnuvm\bLRSD\"+Ha}Q2$^nK[W;0z@2\u0000f9\u000b\t|`ϙ\u0019-\u001eQb2zk\u00158Up/$F~n\u000f\u0018h\u001c )!\u0001'\u0016'~*\f\u0019\u001cv\u0014K\u001az,)m߅}M,HZ\b\tвUMPd*Q\u00173\u001a\"\u001a/'\u0007mnI+\"6\u0017=\u0014s,9\u0019UWپS&Sq\u0004\"&gT~']b\u001eJr\u0017YI.\u0004hd4'NEX4\u0004j+q!\u0016\f\u000b,ߌN?;P-\u001fL\u0010;[\u001b>\u001aRoQdԥ`KEJ\u0012d\u0015x,t]7c4.jM$(~\u0014.\u001eyN.\u001al'\\-ArB@u&\u0011\u0010M@7\u001aWi.\"q LA]fK}J(\u0010tK,K@\t\r\u001e\u0014-\u0003\u000e,zL\u000e/`߾\u000b,;qU\u0002\u0012\u0001lSBx\u0003VukD$\u001cIW:5\"DτҢN߇\f!&4\u0018p\u001es+I\u0011:.\u0006@3:<\t\f0apJ+*\u0019A`AH3 \u001f«\u0004J4+x\u0005Utn\u00105Hqq| $\u0010İ6\u00049Q\u0004R|>M/\u0010u'J\u000b,C\u001394WrUk)ո\u001a\bB\u0002R(Pa=sB\u0015ĎDȝ\u0010\u0018\u0000\f>q|\tRv[N\u001cW\"P*$\u0011HEmɺZ\t4,\u0005ߪv! +GʛT\f%\b_\u0013Hhr:pFH\u001d@UK\u0018Ǣ3\b/\u0005^|\u001d[rԻ웂\u0017\u0010:\nKX 99\u001c\nU\bi]@1nFT\r4@17跷-g!y13@3KZap3~@\u0005n\u001a\u0015\u0011Pf\u0007\bH#]ZUFP3Lо\u0011\u0016B˨W\u00173\u001e\u001b\u0005L\u0005R>)M9x\u0016fRz_\u000e헏hiE@Nؗwzqt%\u0014:gti+VEȡV\u001a8MVY'au?P@#;`їC\u0019\t,H\u001fH!BTR !AWԌ\u0018\u0016\u001a؀I\u0002mj\u0011c9RyLS]\u0013\u0011Q\fLDqs,dN\b^D)X\r8\u0010^\u0005'5\u000e%\u0006\b)P2\u000b\u001a\u000el\b\u0001#;@1[\u001e\u0000LHΎ\u001eɖx-.\u001499I\u0002z\u0001*L\u001b-i\u001euU\u0015[3z\u0013JD\\U`A\u001cuj2d\u001c!bDL4\u0010d\u0015\u0005[3;>ȜZq\u0001\u0004LD\u000b6eeJmF&qhشS{rQc h.L3wE2otQla\u0004Ɔ䳺\u0007\"Fś\u0010ټ?\rͰoߝCwaem\u00002.&\u0018X}u\u0000gMy\b\u001bDEep/g=>4þ@kLZqZШ\tW|%RTb2\u001e'\u0010N;\u0014\u001ca߾;>F\"wCAefA\u0013\b\u0019^;{5fn\u000bP!OS`~8mD\r>˾oFsaYqj6Pb\\\u0010\u0010a\u0010V0gV>Q-\u0011󈒛fط~>h\u0000\u0017^\u0007\u0004V׈\u001b=\u0011JEB\u0001\b,\u001457 m߅}4W\u0010$\u001d\u0002Aְ/a9x0\u000fc]I\nv\u0013\u001eط \u00154>\bʡ\u0019w\r\u0002uae\r@\u0017\f\u001b\t\u0011~F+$-DM\u001bN\b\ncQ\u001e+7]gfط\u000fOh9*;iR[\u0010\u001cב*\u000eshYWc\u0005ٿ\u000eJ%j\t5Wx5$AͰoߝCwae%?x\u00021N\u000fO*%\u0007-h;o<Ϻ\u0013\f$ܙ$m߅}i}(d\u0013]\\m\u000eE:D(n^\u001a\u001ay8\u0006es:W\u0002j}\u001cھ\u000b,+\r\u0015Dt\u001cf\\̆򨙞a=\u0003\u0012j\\\u001c?b}\u0017Y6\u00187U\u0016\u0007\u0017-&3m\u0014뱅h1@%XL\u0004~EϖdT\u0000\rzQ.8ds\u0010\f9\bn.쳌V(?e\u0013]0\f\u0012\u0018\u0002\u0001u1 \u000fNx\u0011x\u0010Jՠxx\u001aeIwae}T1ZJH\u0003C\u001b'G\u0018\u000e\u000er鄏\u0011Z\u001d!\u0006\"*\u0012\u001d\f\u001bo.'w\nV\u0001Ǿ\u0007k(\u0007b2\u0012%M\u001b1v<\u0019%\u0013}\u0017Y\u0016HK0\u0002q17~\u0006\u001cYDࢭCd\u00157H\u0002*11/:\bI\nfطΡ2ӡׅ]ټ\u0000*\bU\\%u\u001bW\u001d(=-\u0001\u0019^\t\\\u001d\u001e]gfطUf9+`WQ\u0007UiMfq!%Z56Ԟ\u0018KhuD\f\u001a\u0018\u0010\u0013ͰoߝCwae\u0001$eea-0\b'\u000f5hX\u0005\u001fYw\"l\b[X\u0007\u0005Z\u0010\u0010i.L3_PP3z\u000e\u0011$ԐIo;{EPdA0\u0017\u0005Wi/e{Ie\u0010O> lirH+Z\b-M%g\u001c\u0019P\\6<\b.ؿpDa3bg^ϲ7{5\u0018Fdڡ&\u0003-pPiz=F*\u000f;/(\u0012\fnp\"m߅}i}}Sޖ\u0000UeA-\u0004IdA\u001d\"^\"X#J\u000bhO,,\f9}\u0017Yu\u0016ϴ5մi]2$ҏ2n\u0000\u001a\u001b\tÈb&;25]gfط\u001do\"#d%^\u00196S(V9z\u0018\u0012)~\\Cdfط_6uae܀ê\u0017(Z\\Gh)\u0013C\u0004\u0012$MY)51\n3W\u0001}\u0017YVJ\u0018@)\u001eK߳U\u0019?3S\u001e\u001a9\tBD$'EM\u0010'.5þ}QS\u0017Y\u0016a\u0002l\u0001uJ Lq$>\u0003\\XH \u0001%M\u00174\u001f@}\u0017YxK@\u0014薀N*,jt\u0019L\u0001%).Cd\u0003\u0003]EA\u0014\u0004\r\u0003b\u0004R-|o\u001c\tc\fA\n-\u0007H;U \u001e?\u0011V#\u0007ڈo>դ6\u0005\u0002@طCV\u0017Y֙מB\"q,D\u0001R-B>ap\u001c8ut\u001268#SR\u0001-\u0014q#\u0016ea߾kQ\u000b$$Z\r@S>\t̸\u0000E2f9Ri\\\u001c\u0014M$G~lB\\\u0015()@>)\u0016%J Z89\b\tFSU\u0001u\u0019 \f(k\"w\t\u001a\u0010S\u000b.N\r\n\\g\u00191Z4e*x8Y\u0007c\u0015\u001b(\u0016O\u0003T\u00053'\u0004\u0002FJD/%IS&1\u0007g\u0013\u001aQf\u00043P\u0016걄Ad\b\u000b\u0007pMH\u0018\u0001gkD*m߅}%^\u0010{\u0006&LLxh*1=\u0013r\u000bB\u0004Fos(xF\u0004\u0011\u0014\u000fr\u0006Xi}\u000e\u0000*!{)p%\u0010O]\n\u000bP4\u0019S#-҇*D\u0014\u000bپ}\u0017Y6x}a R-9]>n7Xlm[:\b䪋~0Gz3\u001e\u0010\u0016d5þ\u0011\u0011\t(\u0006\u0004V̬M\u0007pT\u001aܔ_#5D\u000eT^G\u0006\r`wae\u0007*\u0010\u0011\rd0K[\r8\u0004֧\rK!\u000f\u001e)E\u0016(!AUxa>\"\u0000Lf4TD\n\u0011VclXL7\u001adlh\u0017\u001eE\"Sriw]YuaexI5t\u0001fcCNXKԬ11\u0013\u001e@%a\u0019\u00137ߓXUS6p\u001ef3\u0001\u0005\tW\u0016\u000e\u00040mZF\u001c*JK\u00115(3\u0005ԅ}̒\u0006܆_\u001d\u0001ھC\u0018(C\u0010 i \u0011\u000f&l}.O)Bz҉x/\rj5þLK/\u0002])Q\u0012 ʪ\b?\u0016l:\u0012\u0010\u001d]\u0004GO7ꋀ\u001e\u0013嘅BwaeE66\u001d\u0013^PX\u0011N.dBu85p \r\u000e#O-r!8ld\\Ͱo\\\b@\u0011z502^̦\\~a\"}&\u0004\f*~14*\u0003\u0017}\u0017Y6\u0019Лruܯ}J%\u001d*\u0011=2\u0005G\u0018UQko犄L<&{Dwj}\u001dbH\u0012l(E97Jac>5\n@ŕ*ߘ}#m5\u001a\u0005\u0015z≄hօ}\u0014\u0001|#0<\u0006\u0001\u000b{9Dh\u001e*\bJ'3d\\?\"\u000f\"@\b9[>Uھ\u001b(\u0011\u00062C4u\u0006t!\u0002\u0016p[HC#{K\u000b'\u001e1ڠϲ?!hQɘKN|ztqRj\f6]72-rL\u0014*I\u0015_ڥ˯X's\u001cfFB=V;fD\r6C\u0003\u0002\u0001J?\u0016ZR\t\tP.Yl쬲ٷ>J0\u0015k\u0017++z=\u0013@QS6$I\u0015_\"\f*\u001fP[]mJ\u0019\n\u00027tE7@\u0004=+84r\u001bM$ ^@D\u0011vDFm̧ܸ\u001b.HG߷>Zմ\u0012C-z\fe=\u0013TKzW#5\u0001\u0010?<[\u0016%2Y\u001f+fطv/\u0014C\u000b2X֖۟,ʪNdt\u0017GڤjY`'c\u0014I(n#_w\u0012oI\u001e#U\u0010fI\u0018lT\tM\u0015zL\b\r<0IX \u0016\u001da\u001c$\u0001\"\u0001\u0016\u0017U\u0006rVp\u000fC\u001e\u0019\u001cg\u0005J@H\u000f×)HVSc[Jw \u000eR0hSj\u0002ҟ7@siKxД^|)\u0002/Pp\u001b|\u0007^ F\u0014 -|\u0003<\u001e\r]Ֆ<\u0007׹^m\bhw8xdJ2\u001987(VK\u0010„z:q\u0002~\u001c\u0011ٴƭrařU O\u0002.&I{0礅syBh6)`\u0011(?7'\u0002c.G\u001bgD`$đ\u001e4JY5pHN!!&A1a1*\u0007Fs\u0004`:\u0007Zj\u0007\u0017\u0012\u000e*P\bc/P\u0012CQ!DX\u0017slMABzi\u0017ѩ2B;\u0018\u001asO\"\tĺIT\"iUE\u0007\u0001vd-*C\u0010l8@8\u001e\f1ZS\b+\u0005熈eG\u0006R4þ'6?2eγ\t_s\\\u0006=8>%\u001eYM/n+h\u001bfطΡ25\u0007p\u001adB3C:î`5-i#}2Ͱo\u001f:\u001e}Ya4\u0002\u00193\u000ez%0\u001fR>X\u000e`E\u0004\f9}\u0017Y\t\u0013\r\n필}\u0017Y\u0019ǝ\u0002 3Ǧ 8oL!\u000b?\u0010U\u001f\u0017#/۫QdŁ\u001e\fYȠe]gY~\u0019yd:桫p<\u0010ӬfL\u000eTW:\u0010\u0014[\u0013\u0001\u0011\u0002Gcw5G$m߅}QN\u0007\u0000\u0013,3m2\u0006ct\nF\u000e-:_j>n0_ّ=+\u0019+\u000f*uaer\tkՎ1Jyﯻ\u0011$V]\"\tp(fMXt@\\=)Iwae$]~\u001ae\"2B)r\u0006OTά\u001eT$W\u0004'(K\u000bE#\u0017y>\n\u0014$\u0001\u000e0\u0005j}\u001cھ\u000b,{xm}Q\u0002f\u0019 nUGӤ*\u0002\u000b@\u0017\u000b\u0002\u0001qO>4þ}äi7\u000e\u0006\u001d…\u001bS\u0010dXI\u000e\u0017\u0017N۸\u0012+\\Xj\u0019sh.P^\u00020\u001fA!FpD4\u0014\u0005YX\tV\rp!m߅}i}Ы⊖\u0004\u0004 O\u0018{bg)đ\n9QQnHv\u001c\u0015\u001ce8fط\u001f1wօ}y\u001aK\u0004P\u0015\u001b\u000e\u0001\u001bM&ss.\fz\r_鐶>\u00107\u00135\u0000E\u0013H`2D\u0001Ή9\u0012[_:\u001f\u001c7\u0001nTiM\u000e&a~\u001e r\u0002K\u001dC\u0012D\u001eE \u0012$h,-g@dDx\u001aUhhOjRo\u0002fطćs,;).:u6\b\"B.\nM8\"B\u0017\nsD\u001a\b~\u001aiD2\bDھ\u000b,\f;7cmx\u0014Р=\u001b3FNCC-N\u0003rgcY 'bp\r!\u0001֨\u0019sh.쳬]\u001cķR\u000e*ە/(,,\u0018\\^՛\u000e\u0013\u0010Ci.L3'QDA=L\">Zi{\t9܆\u0010ƃbq\u0015/VݦAj}\u001cھ\bYf\u0006\u0004NcdU\u001aP\u0001p\u0001Մ\rCΉA#!996:\u0014ykDi.쳬]#\b\u001cTE7\u001d2(WEZ*DQ\b/(8\u000ecPIBj}\u001bQ92\\U1Ѝ\u0015\u001bIqShE`\n\u001bT(r^\u001eqE\u0015N(JwaeM\u0017\nN}ȮnZ2Cᰧ\fAmLfQ6V8AI\u001b(×\u001eVy7jEV\u001c\u0007:\u000b,\u001bئLfP6嘐b\u00033f6\"p\u000eKԒvSj}V\u0002\u0005!/<恪\u000fC\u001bEYd/\u000f\fVYsfV\\Y-m߅}͓E\u001d\u0001\u000bg\u00191X\u00022tY}\u0015jrV\u0007X\u0004|+\u0005\u001b$S@fطi_\u00011*\u0017,c\u0015ӶsYK\u001dY\u00137ń1z\u0004˒藻_\u0005q&df3pi.l\u001b5{\fj\u0018\u0010α*\u0013\nAmo\u0012\u0019\\\u0005\u0017\u001brWa~x|F?Y\u001a }\r\u001d\u000e%_\u0011\r֜p \u001e##ۇ.\fC\"}\u0017YLn\u0014\\(ŠEa}z‘[\u0016\u000eO\u001eAC\u0005\u0015:V\rx\fֹ\u001fT3o:zljL?vrD`\\\u0011\u00108=Dt\u001e5U T\u0004Rm\u001ez]\u000b,\u0013|}\u001d,\u0005V\u0018YkkR2\u00026\u0006%\n]OHF\"x'vWHL2%Joos+;\u0017l]yWv=\u0014z\r\u0011cJ>^\u0001hD\u0006\nT9^f\u0005iJwae\u001eC%ʄL\u0018\"\u00039o\t\u0006\";\u0003NZs\u0002`\u000bu\fD\u0012\n\u001d& Xr-L\u0017X\u000fQ$CZRu5Bb\r 1&%hJ\n901\u0014V>^8ROK!\u0004y8A%C\u0011;\u001a@R\r0B@\u001b\rg|!& uw\u0001a߾l547c\u0001|g$\u0010\rx!e\u001eP5\u001e\u0014[=\u001b=JwaeHݬ\f˴4#?$\u001agҧՙ\u0002\u0017J{Ũ\u001d!r\u0015I+T+\u0004\u0007_gK\u001d\u0001P\u001a؄4xǼ~\r}T;/X\u0004\nU\u0001\u0007vP8Y\u001bW\u0015T@f\\@cNWY2Qa~:X]gYbb֑\u0007yp\u000f\u001e\u001e\u0010P\t\u0012\bآh\u00150HqуeP\u0003.9RR\u0013:)M\\S@\b\u0005\u0016.ԝR\u0006f֫GqØbȻNɸc\r\u0005}\u0017Y)4y&.\u0000_ȫ\bY\u001a6$\u00119lW\u001dQøGS\u0003fط/\"L\u001bt\f=\u0007sp7D\u0002\u0006G\"%lڰdUÒ\u001cFna\u0007Z#Ͼ}\u0017YcP٩<\u001eAOyz\r\u00168H2\td_/!\u0004+؅WPY3\u000ft))Dv.D\u001aeSK# F0\\\"\u001ek\\HĹ\fSm 1}.B{ēpfHltX=\u0005\n_~$(i\u0005\rŊ\u000e\u001d)׆\u001f\u0006'\u0012oy\u0005\tNvh[jET*\u001c:eEЄJ\f{͑@P=ֆ2\u001cL9\b>L'>T4\fwB\u0019M\u000bAth<6RJ\u0011n\u0014lF7>$E^zLqQ\u001f\u0007x\u001dYIMx\fP+$%KP[ZP\u0017YJI)Ƅ\u0015\u0012\u0014Mb1H\n\u001a2\u0019d@c+hF\u000b:[;aC\u000b\u0014.\u001c0\u001beLHeoiE\u000f\u0005u\u0011\\W8ª*Lj!\nNE\u0018;_m\u0014F&F\u0004Y+l\b\u0015\u0014\u0012e$]S62A\u0013-%\u0006\u0011\u0002T)ω\u0007\u0019\u0016չZ2 !O\u001a6(IU\r»^\u0001=@/@\u0006$P\u0006[Uie\u0000NDK{|H&\u0014ы1&^3Uܕ\"NJ]Ng\u0016d(G<\u0000EvEoH6MAu_\u0006>\u0006Y^|`''\u0003\u0010\u0002Ԃ2KO1K\u0011R2a\u0019\u00054\"Lh]:zIalY2v9\"T\u001e\\(t+Dʏ\u0014T-\u0004\"H;ꉳzߠބJ\u0003\u001c\u0017PAԀ*H\u0013G\u0013?14IM\u0012)\u0016\u000b]]N\tT\u0019\u0019\u0006\"\u0007\u0001\u0018}\"\u0010P^=Adj\",(X;_\"+\r(Hr!Ḹ@BY:h=\u000fcPB\u001f,/QJ餏?Ridv+>I\u00069c1ec%k\u0001\t\u0014-\u0012\u0015)&U_\u0019@z\u0005\u0013<\u0003\u0007[~\u0002'\u001a\u000eEr\u000e\u0018&ꋁbnC3\u0019\u0000'%GF\u00045\t:ӟá9\bMy,:ioWv0I m1`f\u0018\u0003\u0006\u0010v;q9\u0007( &)`:@Ƞ1\u0005yWJJ\u0015ǁV)F2\u0016\u0014\t~k`.[r\f)\u000eІSz;\u0010N\u0004[C\u0016SS$G׊\rB>si[p=>\u0004\u0003i?\"\u0006f\rȫ+\f!\u0002)vGb?\u0015s;^@\u0012ͰoߝC۟qe^=,\u0019\b%/\u001eM\u0011F\u000bh=-^VG\u0016\u0016\u0002a\u0012y&'m߅}qrPb4A)y\u0001\u0012i6\u0007\u001bpQ\u0018 5(\u0001]%fطΡC.>˲4E\u0002&@XqymFTÀ4%\b}f\u0006\r\u0014\u001c>R\u0014\u0011\u0014,j\tU\u0005tuq\u001eSخ͆D\u0002ݸ\u0006Ycc\\r9Bzfط\u001f0\u001deuR2/*\u0004]bUA\"#({Tw\u0004XBھ\u000b,c:\f҅2d\u001a\u0017\u0016ealĩƜ)#ƤF\u001bIL\u000ec\u0012P3ۏ\u001c|\u00111\u0017\t>n\u0018U5B켵~d\"]w\u0019IC)bU4ϲ-[\tQr\u0014|\u0010\u0006k\u001f\u000e\u0004%4RGS\u0019K\u0000\u0012@:K:e91$a߾;,S\u0004 Z|7l\u0007u)H\u000bx/?\u000bfR$\u000b$\u001cF\u0005>Z\u001a\ri\u001f\u0018\t#{,$a\u0010Jszb3fn\n\u0015B@\u000e\u0000\u0012͡VucL$\u0013\u001asDm\u001d>\u001bÁH# 0\u0006ȧQ\u0005㫜R!F((m߅}IqU'ұޘ\u0000/yzF\u0003Ǫ&hy\r\u0004\u0019\u0018V\u0010H%(\u00106\u001a5þ}\u0004\u0012ZI$e'zi\u0016\u0006\u0017\u001e,5ȑi^2\u001c#FYNSGCo|zo}\u0017YFΞ˩,4Pq6t2g@y`\bkONP\f@X\u001dC=\u0016H>Sr\tR3縇\u0013Z|i\tC^0ä7E}H\"\\\u0001YF0M)U\\(dI\f[Jwae\\\u0004mG\u0011I\u0001\u001eC鞃\u001e\u0007)\\!u\"74\u00192\\\t7KON\u0003k\tR?e2£nx=8^N<5þ}5l\nSbd\u0018Ⴓ'c\r[}\n\tF2~#yb@HH ޑö}\u0017Ye\f\u001b\u001cz\b\bc\u0006\u001a \"yS\u001b\u0004{UOL\u000et–ZB\u001b\u001dQ1R#Jfط:tⅈL! (3ʹ6'^U<ߊxC:dq,\t)\u0000}ĥϲ\u0011gZLR\bB \u0011L,$\u0001P%[\r7\u000fa5/\n{T\b\u000f*M\nAyD(1g\u001f\u0016y5\u001b\t@\u0005\u001b;9?Q:dr\t.m߅}\u001f[\u0016T\u0017|i4,F\"S#-\u000e\u0005/sŀj5D+a+ۣj}!ٕS.\u0004w}y}q]\u0011\f9\u001c\u001ad\"Ej=&5\u001aX*^Tھ\u000b,*)*\u0017.d4-\u001eFc֠\u0018\rX!ՙN\u0017\"r`\u0014uU3716=ћV]cc\fNݎ!p%8SBJwaei]ڱ,ɑ$H\u0019[7^bD͂&bT}\u001bmDD\u0019[aH \u0004pIw\t\u001d\u0013+\u000b0J\n4JL^D\u0016TtRi\u0012Vi.L4a\u0016~i@\t\u001cxM3B?\u001cp\fz\u0015\u00070`N\u0000\u0018\u001bwa!PN\u0012\u0001\"\b\u0004\u0000\u0018QQsD#\u0016\u0006Ys&\u001ba#Jwf#\u001a\u0006օ}ySDKp\u0014\u0013\u0017\u0007yӭpI_ue\tO? \u0018̈\u001a\u00079Jk0Ԛr4\u0019\u0007䆦\u001d\u001f\u001c\u00122\u001dJv\u0001\u0006X{.}Ͱ6,[\\Jq\u001axwae,sZ\u000fݪ\u0007W\u0011ƥ֖wZeL\u0005VR%̩WUjaٱin\u001f\u0015Ao5þ}\u0001\u001a$_;~P}1\u0000\u0017`$m;[\u001dV5aKrʎ3Fm$\"]gYyiPX\u00145knd\u0011 .*fUZJ\r\u0002X\u0002\u0011u,MÇxX춗\u0014\u0012fط\u001bogV\u000f_\nȼ'>\u001e/X\u001f3,8R\u0014~\u000b՘#W\u0015ooc.տZ\u000e]\t\"FȮj'X́`XVf|*x@fط)Z:},\u00047\u0012Kb8Z+`'m#\u0011SŴP\u0013.&\u0011\b>p\u000bPUL3m\u0019O\u0003yp@B9I&kՖ? +=z4_\u00181)p\u0007}\u0004\f\b3{\u0014*$R\u0002ސ\u0016c%NL\u001e:Sae\nV}.L\u000f84\u0012Lhj?J]ƣ\u001e1~\u0016\f\be\b!\f\u0006;\u0016:\f\u0011%Mm\u001c$\u001a*\r\u0005\u001c \u001eƜxRYt9\fBiF5)ҵ\u0016R}.3\bj\fNx5N|A\n\u00153fZl\u0018D\u00119h 즖rK\bfLATŚa>J\u001fzP@2rŸ,]cQ5U\u0007x1\bL\u0005A%7/oG\u0012(x2\u0011RM3avPĥj\u000f\u0015%6\u0019#k\u000b\u0005\u000fA0dSܒC1&ueͰo6+\u0003ɄWC\u0003ZC)kiGd\u001c&A2E~e-\u000eG[:-B*BCbY\u0017Yk\u0007ʗ:\u00128У43ZR7$;Jٳ4\u0003Torn\fԄ\u001e3*m\u001fVb6)7,\u0003,};\u0007V6;h\u0018eh}\u0000Q1]Q\u000b\rP]g\u0019̌g$..urr/\u0006\u001b7F\u0011}\u0016KY\u00121\u0003\u0005Y3\u001a\u000bVy\u001bv!X^gk1cG\u001f1g2(n5O!s\u001a֜sz\u0014x<9A>\u0006\u0016\u0003_YO!ʚXn\u00110\u000f@#\u0010 \u0016WYi~obd\u0015Ix\u0019v\u0011e%\u0016TY0Sؼw(x8+\u000eH8c\u0018\bJ\u0011\u001c\u0005,S\f*VWV@JK!1\u0012Ϫ\u0014i`a \u0005TnH\u0016\u00136JWL\u001e;^\u001a^\u001e,Ŕ}=a}\nɘn+`pp\"B\t\u001a<[JX\r*W!w]^\u000e\u0012\u0004=\u000f\u001c\u0016\u0012:Y`XhdҿJu|*l.ݎY\u0003&\u0002M;\b\b}{\"|Q\t4\u001bD&5jn(8z4@=%@.d)#\u0014Y?eIn \u000bL;x&\u0011Z\u000e9B1\u000bՂ\u0002\u000eYNEuM{\u001ce`k`\r9-R43RN-< \u0018\u0018_X\u0004zϭc5|\u001cx\u0015\u0002T[l\u0019\u0018~J2\u0018TE\u0012T\u00184$z\u0005]Ӟ\u001cfSPqOv@80A\u0013D۬jQP=\u001f3\u0006zT\u0000%\b@P\\\u0006dW~إ\nhE-7BRHB\u0005=\u0006\u0005(\u001529y,\u0012VܐF\u0002rJaw\u0013\bthUS/N\u001cίMӚ\u00148\fhdI5dP\u0011yA\raVN邵dg\u0011o8ȕtx-+\u0017݅)\u0016p_\\\u0004\u0010\u001eU\u00019d},\u0014C$\u0019@\u0012\u0014?3#\u0012\u00022-\u0007Қ\u0012n:~CKRt74N\b̓,2O b+'\"q\u000bM`D5\\)\u0004>\u000eٙ\u001dѠerAĴi f\u0004t܈䳚Ռi'*#谕yھ\\g\u0019Gb^o@fH݃`T\u0006Ȣ˱\u0019\u0007cHE\u0001\u0019ˬn!w쐲ç,G\f9Yv𙏽j&;\f Z-\u001el!7s\u0011)ӉۛIjx-]g'b0\\\u0002+0\tp7% u\u0013Ys*FпLJBwc$ca߾;\u001f\u0006\u0004YJ@Ra?PR\u0007<\u000f\u0018\u0004ZIr\u000bVf\u0014\u0002\"\u0005iO\\!\t:s>Tj=\u001a`\u0011\u0005쫐\u0002g=ywZ2\u001fUx\u0011oZd/\u0003\u001b\u001f\u0019w4҈U\u0011\u0004Y\u0012\u0011.uCp`\u0004\u0004\u0006H˩\u000b\u000eYhDqK\u0012V*:\u001dF\u0017\u001e\\\u0016/]g\u0019(#.z`;Y\u0000\u0007d%\u001e*jl\u0005\u0014T \"\u001fcP-,\tRNΫ FͰo\u001fS^H\t,ϐ 2\u0005Y\u0006\r\u001e\u000b\\k&H.\u0018\u0006U\u0019\u001aNY,i2\u001e\u0011e;\u0018%\u0017'Z/\u0014L\fB't\u0015W\")ۑ\nW\u001e%(G`\u001aQ3۷7\u000b⧥=V\fΌ9vF\r\u001d\u0005\u0002tD\u0014_\u001e \u0003\u001d\u001cҪIfRv8\u0017'ci}\u0017YV0N\u0018p\u000e]J@LcQ\u0014ł!UhUv[pҋ\u0019\tfطΡ?6AA\\\u001e\u000bK,\u0004\u0017\u001bڟ@ԋq5\u001a;K;0ʈ\u001ec|\u0003_ϲ\u0018ubMl\t&%439δ\u001b⊶q5~\u00045Q&\u001e-fطΡ\nAn!R;6\rz,U&\"ڃYXP\u0006\u000e5\u0015kj0H\u0016%%7]gꏸ\fsWD%8f9,Hx'ж%\u000b\" \"\u001ed8Z=.(S3w\u0019J\\AA5̂j\u00140uQ\u0019Q\u0007\rbX(Y\u001a|\u001c\u0001WdE\u00061\u0000(\u0017ϲ#\tzOW^J\t\u0010!\u0002pzѭqet&ط>\nz!,*DÓTz,7\u0004\u0019qZn,Hb\u00109|BM:GLNMmɧ׻1֬\u00186\u0004~aƣW\u0005b\u000f8I6ۘQFȜ{Ss\b\u001ci UN\bRuw7F\u0000\u0014@`x\u0004\u0005jx\\X^.j\u0006`LxfS\u0006\u001cQp\u001f.E-\u0018-Qdl\u0007\u0016\u0010\u000e)&\u0005D6xI\u0006.Ben\u0019;0[R\u000bs3XB\b%$y7/s2T?U\u0015q7ϚR\u0011RA\ffx\u0019?~Qe\u001et%\u0013z5D\u001d\u0003?\u001a6Qh\u0015ip#u+{4dդ;L\u0011\u001a3H#V\u0013\u0013jR?\u0002;&*1G\u000fV\u00035p\u0005\rT\rb\u0019lh'wj\"\u00016\u00004_\u0004y\t0iUWqW3ɸQ\n\u0000I\r̎:۱Nm\u0000\u000bMdcNJ\u0010\u001df\u00034#Zw@\u0007nCn\u001fR\u0012zt\u001b\u001e\"\b,E\u0017\u0004YY\u00068itmz/-\u0005\u0010`Po&N/\u001d$rK`cjlJ WkB\u0015ň\u001d\u000fWp\u001a\u0018\u0019ZNp-D[w/dE*n\u0017$pYE&چzG\u001a$\u0007@۫\u0014UT\u001f9G,lKhc\u0002\u0018BRV&\"[{{w\u0005>(9\t?͝䰠{\u0017o\u000bnd\u001a\u001eswzM Ɲt>\u001dLZ\u0005YAK\u0014)*n\u0018nJd>ظ)i30G/~9Zpbd@RJ-DѥR\r<7s\u0012c b[$\f'!KBw\\z\u0010gqV\rT$\u0003-\u0000M\npty\u0004EX#\u0010Yn=&(\u001cV\"eA\u000bw.\u000b&^TIi#DMd\u001bɒ\u000f0|;\u0004E\u001csB\bvkx\n(\u0005&\u000fhR\u0014'!:\u000e\u000bzjacE\f\u0017e|džݠ\u0001\u001e\u00155@|\u0016/\u001eVK\u000eD\nZ\u0015\t\u00157_/~Ar[Ò\u0000\u000e(w\u0001\u0013\u001e\u000b\u000fw\b\u00154ȩ)en_o\tQ\"%*k!'wy-lnēZ\u000et7\u0016wyCߔ\u000eR[Z\rn%WH\u0014'Y \u001e;W{{\u0018ܚxa^\u0018g\u00130/\u0018H-\\:1R҅&\u0019|LȀq@~\u0002\u0011W0S`•J/Ol\u0004\u0012|Ic\u001069˕O.bZB\u000b(<\u0011Q\u0011pJL\u0000}WS #S4q\\q\u0015ොghe\u00015\u000b5\u00126\nc\u001cUN\u001dKiu*\u001f\u0019z%.52R\u0002عOR\u0010\u0001| DbÖDMw\u0012&Er`偠\u0019\u0010^J(<\teNu9X\u0003\",@2\\%K#eǾ2Xy`m*\u001alc\u0011*\n\u001d|B\u0002\u0016!L\u0000pnWVYz(\u0016\u0005pOv`gc\"H\u0003\u0006\u00034\"(fv[3b@T\u001604G`\u001aX\u0007+R,5/n֯\u0018W0:\tdHر\u0019*|\u000ft{w\u0001\ry\u0011rQ\u0014]<\fCMF\u0004z\u0002ՓWs+B(|ҶH9EcD_N\u0014\u00184bR\u0011(O]3|3#׫߆TڃX~]T\"\u0010.:rSHGE\t\"A&\u0000ݿХ9\u001aLc;\u0011ڢcח\u0011e\rUXҋB\u000b\u001e\u001eF/G{M!P\f\u001eS8ٶK'Q|+ez\u0016\u000e糶2(JDS[ZӘT۴k\u001c\f*\u00188aԻPYC\u000f\\`O>\\n\n).\u001bVO\u0013JcbϦ\u0007XP=0Ƒi\u0015AKV<ͩH\u0018%\u0013@\u0003T\u00163۩~\b=f uBWMN\u0010\tǁS\u001bkS\u0012\u0012\u0007\u0006\u0019jQX0D[\u0016\u0004\"T2R <\u0014}nW%\u001dI{\u001d\u00029[y\u0005sev/%h1hו\u0011*%H ӊ=U\u0004yJ\"Ý2\u001a#D1!\u0006D\u0016z#\nQeh.tM.)\u0010Y\u0016\nJ\r\u0014\u0007Y\u00067H$ؗz\u001eSSTmƔV4\f\u001a\u0002.9 ڣ:, 7'e[b\u0018ZyH\u001dQ}dtw2\u0013\u0005\u0002RVT\bfFj\u0003{dncVX\\\u001e\u0003\u001dA\u0012\bv+\u0003\"L#r+Q3\u0000\tg!\f/')\u001f\u001dqeZ1ma\u0001\niLn%\u0007_\u0013=&\u0000\u001f*j{͢ivE2YvMy\u0019N0\f6T\n]hTE\u001fW\u0005@\\Y\u0013OPC\u001eNu n\u0000%\u0000!&\t3Xn%\u0006hl:mҍ(\u0017;EmA_:+>\u001e\tArm\b\u0014UY~YD,\f)u\u00041%:\u000eWiC\u001d\tU8b\u0002G5M\u001dIK\bD*N\u0014J6$\u0011-`2-Xi2Uӆ:i}\u0016D\u0011K(\u001d\u001c\u0016\fQC\u001a\f1\u0019!\u001aLIa:8u#Rg\\\u0015լ\f豍~d\u001408ì^\u001c?\u0004\u0012\fTPiI\u0019\u0019ҙ\u001d\u001aRr݀h ޯr՗bX\u000fy]gi\u0005TlaSl\u0011a\u0016>7Ym\u0001\rf\u0002G2f{i\u0012]E6~\u0019yj5+\u0003j\u0019/PbBeU\u000fH$WpnA3}=G-l\u001eTEH\u0013H\u001a\"E\u0002 Zl\u001aA\u0003^'EKZ$B\bR\u0016'rZT\u0002\u0016b\tʜ\u0014|*L[l,CJSrRj\r<[E\u001aڙLQ\u0019%\u0003d2(Pt;KR\u000bJlot\u0007\u0019~\u0005\u0011.\u000eCbpq\u001bV\u001cj<\u0004k)(p\bpfR\u001aka\u0013\u001e:\f\u0004\u0001\u0007Z}W\nUЙD\u0000,]\u0003\u001e6Dz\u0000()y\u0014\u0017Mi\u0014@A.)!lVǾ\u0003}\u001b\u0014DF2J!z@g\b\u0011Hj0\u0019\u0010nq\u0001exFEa`T\"\u0006ٜ&\u000e zbR?QL\u0004TԋACF\\ntPF\u0007\u0018\\<¤.BR:%X\u000eD;,\t4+'( !\u0012z!:\t+Q\b9,\u0010jqBɥ\u0011#\tK&•bF \u001e{\u0014\f|\u0019\u0013Z\u0018j!N\u000bE\r5\u0015*\u0010Rl\tK|LFb40??[\\-&[NN7Lw\u001b&'Q\u001d'2E\u0019w,b:\u0003Թ4Qg_QD\u000feV\b\fT\u000eVS1!\u0016P]9\u000f+ʬc@rY,5l$R(L08BmKZ\u0002L\u0010\u0004L7jՄ&boY\\\f)uF~s`hQB\nKS@ݸvQ\u000e\u0001vĽk\n}卉R46Ց\u0001\u000f$hwi\u0013)CA4D\u0006\\\u0005ASCFA\u001f$m#wE\u0014U,)^9dИؓDk|\u0000X\u0004\u0004\u0004s\u000fFN౉[^\u0016u\u0013؃\u001c\u0013\u0016Q!\u000fn8QA8\u0018.դHDYԴ{^\"5\u0015T,hV98ɉaCJ,pqQ\"z4:O\u0011G\u0010\u001d[p&]\u001cU@\u001bX\u0014i=? \u0018n\b{aSEz\u0018lP\u001a\u000b\bw@z>IlZ\u001b.mO9c4=1KO\u0012X|GN*\"gyY\u0000\u00115+\u001a.@2Js\u0007%Rǀ)2gn4Ϻ2S\u0012\u0004[\u0006\u0004,޸ Q\u0010y\u0010d\u0017\u0006[fҎB\u0006l[ K(G\u0004V\u000eة6֒Fr/H\"\u000b2+/\u0014va!\u001aE)-nM=\u0002rCx\u0010%q*\u0014\u0002Y\u0014j*!\u001eVyx=L\u0000\r\u0012\"5:O\u0007W5J[-GWHl;\u001aLaT<'\u0015\"pʆ\u0016\u0006.HH#\u0012\u0005\u0005B9CQl;\r\u000e4~G \u0000\u0004?Z /?+\u0010J85``iY\u0012UrEdv%I4\u0003[Y۸?:\u001d&@r\u0012p.軻2>O?Z\u000f)\u001eyd[QaK@FdM\u0019\u0011]a1|l6TT؇`ddg\u0001lKLf\u0019\u0010BHgĒ(uG\u001eXI\u0006]>\u000b\u000b\u0007\u001aۜM)k\u001cV\u0004=Wfb:\u0006\r\u00135l\u001e1\u0010Udқ\u001atj\u0014/\u0012e\u0007*%2ALz\u001f\u0001]Q*TE\u0002z~A\u000bDW[\u0012zthS\u0005k/i1\u0019C\u0014rD\u0010o\r\u001f]xE\u0013\u0003W`0Gp2<\u0006\n\u0019\u0016T\tnǠb}\b6scUҡz(^OnYu{ \u0007RH?\u001503!j;å.\u001eC\u0015wm\f\u0016Ǡ%B\u0004\u001d˩\"4\u0014)5Upp\u0013VZt\u000fdfU\u001bRcdεٵ2bcim:cn\u0001{\bWp--WZISF6(\u0016\u0005Y-&j@̡04j\u001e\u0014\u0018Iۈ\u0002Ăδc+\u0000F00zE$n\rF#.c\fst?\u000ef%Vv2\u0014ʂ\u000eAV-K|XŌY\f&T;RE\u0012á9L\u0015֓|o+L\u001eWYmȖ6ۊ\u0010lb\u0010\u001aR<\u0016V̤AqO\u0011.\u001e\u0001\u0016k\u0006\u0013t7p\u0001\u0012\u0010\u0005\r\u0002\u001f,\",M}`hջ\u00143E\u0017 v\u001c/0*\\\u0016\u0017n#!l\u001cfg¹\u0013E\bN=\u00069AS[\u001aUT\u001bڟ\u0017\u0014x\u001c\u0018\u0005\u0010D\u000eJrRb/!\u00191ź,\u000f\tfIp\u000f\f1mǶO+*L0g;Бp\u0006A\u00116(]h\u0001BME_\u0005pZ]h\u000beIVy;>\u0001,VS78J(9}躢Q\u0007ΡK/Ѐ\ro]BM\u0002S2\u0010Z2AђJ\u0001ўFv88zK\u0015\u0018ba:\u0019^NmR\tp˖9Ad\r7OX9\u001a_VI$t3\u001f2~\u0002k\u001b#^Z\u001a2Wnfk\u0015\u0015.K)+Ob1\u0006bW\\>]}S\u001f{\u0003 :\"\u00196BsDD^\u001f1-zw\u0004ҢN\u0016U\fAYٱW!k\u000e\u000e&-Dph;z\u0010P\u0002\"zᎩ@ϓ\u001eu\u001f0boj\u0013qjR@ШC\u00068^\forF'Zpu S\u0006fW\u000ftmC(O\u0010V\u000b_Ffy}9uwb((a7JnAw>QzWҋ\u001a?]y|\u0004\"?\u0002tؔ+Q\u0013CJ\u001b%TA\"f=\u0016t\u000eWH(l^k\r\u0010o`\u0011Wp\u000e8*R(VmcTXɄ\\NET=\b5h\u0005.0,\u0010*v \u000f\u0003c\u001e\u000bR/qg/\u0006:\n\b((W\u0011KVr$\u001fC(6|@ﺰm9+\u000e͆Bj`a\u0002M\"k\u001dO\\ǘx$\u0002*@`\u0017*UDN]\u001d\u0001Hw$\u0016]T^@ں\u0005\"׵\u0002\u0005q\u0012l.\u0018\b\u0004\u001ag)V[\u001a&nU\u0010\u00043/\u0001| J{mW\u0019u\u0011\n\u0013Л\u0015r-$A!\u0004eD\u001c0&c\u0000LH\u0019Rjx\u001bk\u0015K|]Dn\u000fhh\u001aZ\r|r\u0019.O\u0018lzdY3#\u0003r`V&b\u0018д<\u0000}j\u0011T/N\u0003\n\u001a&39\u00195ǟ;Ǹ\u0002J\u00125v\u001cJ֠zL\u0013w/qcy\"RշD\f7@;U\t\f&?H\u0002\bTj\u000e3Ѳ\u0010\u0002\u000b.8N{I\u0011&e7&99\u001es`\u001cl6\u0016dzGv4p\fA\u000bsR_Ƣ\u001aZ\\5>U\u0005fuFxA>4S\b~\bZk8伛0\u0012U{>CnA\"1YT;J\td:Tӧz GCkϡza\u0007@!մ{ma)C\r|xleU\u000e\u001aEmKM6<\u0007jTe=&\u0011Wxi \u0019Њ<\u0016NvӺ\u000f\".!-fjs\u0013^\\\u001d?\u001fLِE\nqnvQ8\u0013`*\u0004Ird\u000602\u001f}r1x\u0014`L\u0016âl\u001dp$-!\u0016%\u001e(\r\u0014-ڡ%f\b\u0003GPOs~#{\u0015\u001cPN7i49ӧ\u001al4\u001c7p\nĺ%bYB[4\u0017(\u0019{;G\n\u0003`h)\u0015dヲ\n\u00045g\u0013EhLͻsI!z+%qp̊.\u0000ޟsGʻM;qJ\u000eiJ+K\u0005.\n6ZL5]k\u0019\u0017Ҩ\u001cR{˱Ē+\u0012`)1#4\u0017@cMaUWsjp3\u0007r$]!@|Q+i*S|ٓy@tRK`AaL\u0000نi\u0006dP![3̜+\tҽ{o\u0012n\u0006l=\u0016 D(瀃\u0014J\u0013!e~ ,\u0002ꢼr\u001d\u001br,ӊᶥz=z ,\bK\n\u001fR\u0004\u0014ES$ڇEKTZJQ';\rq@LE@·֌*E\u00057s%}\u0000p\u000b'wtt@%\u000e\f\u000e%\u0004Z%\u000e\u0011YUo]\u0003`arȭ:iﶁ\u0015a\u001e\u000bI&3}<:9BW\u0004`2\u0012\u0014X<6\\<\u001aMz0hZI*\u001d\u0001?x2]vE\u000b2d+v{\u000f\u000ft,ˆ?\u0001\bc{\fɛM~<\u0005z\u0010_$H\u001aeWr(\"\u0012@%.c\f|\u001c0\u001d'\u0006Ԏ>\r8񱱉M\u001d\u0010\u0007)X\u001dI'0\tX^NT$\t\u001a\u0007[D\u0010l\u0000B\f6;\b\nB`!\u001fB%'-2\u0011Es\u0019>stream\r\n\u0001~Pl\u001ecd.\u00078']oaCA\u0015\u001c0q\u0012\u001a=Jͭ$c\u001b0\u0005I3\u001chOaY]\u0005rgM,\u000feK\u0015\u000b*&\u000b[a\u0001I)z@Ŭڌ\r\u0015ƹ1Y\fha,Gu\u0018\u0006\u000bl{ѪC\u0001,H\u0013+$@0^P`\nwt\u001cn^LVKɧ:oEbD\\JXreKAԯWU`}(\u0001&\u0003J\u0013M\u0016F(~D\u001dQ!̚K:YqfF0\u0014,\u0016\u00138xl4O\u0006\u00189T\u001d\u0005%a7D\u001b2\u0011RB݄ݭ:tɼ\u0001CƸ\u00012:2\u0002z\u0014,Vk\u0006+Z\\y*OS\n\u0006\tq\u000f\u000b{_c)\tIHuqk\rC}\u000f-sPiNp#>s=ϖ-\"\u0001#\u0001\u001c~OJ<;jEmjg[u\f\u00102D uP\u0003\u0012$d\u0016~툥Q.@sei]56\u0002\"}$3\u001b\u0014^*0ƿ:Њ#䮠ĩ'.\u001a\\|\fJ\rRENp\b\u0007Ms\u0005\u0005f#ՙ`Zր\u000b\u0015ށ\u0005&F\u0010G\nm˶\u0004\u001fq%&\u001c\u0000|h7F\u001db=\u0006\u000e(\bb\u000ehǙ_I\t@\u0018, _Owp\t.H\u0000\u0018I|\"0\u001e\u0019ެȑ\u001c\u0013\u0001㱾w\u001c\t1U`FSs{}\u0011\fUm\rI_K9S\u0019Yh\u0014VQ\u000b\t \u001atR\f\u0012\u0018\u0011pkڭXܸ L(\u0004@[uMZLT4s`\u0015s2\u001e|LbPUl2(\r֊ڏÄĦ\r\u00105\u000fDڂv*``T\u0003S֠ZQCb\u0012bԌ\u0006\u0006\u0004\tt\"pr\b5\u0019\u001ek!Pe\f~\";:~}-N'x@Z3]\u0000IYJQZG\u001b\u0012\u0005\u00194I9Z r,p\u0007ܽK3p\u001eK\u0011\u0016:\u0002q3pfꗒ\\L\u00131\u001e\"*\u0007ۡ\u0017.Dp\b\u0015tO҇\f\u0001\u0002Ĭ\u0018!\u001eK\u001d{^K5ExxE(`0\u001ecYW!s|$7\u0011oPr\u0017;\u0013u'!95DL\u000b54Jj5jUWk\u0003N5\b$Ĩ@$ǧ`#\u001d`zTߦ\u000bXZ*РGaEo4\n*.q\t∌\u000ea=k@f'IP>_5)n!=VTXVN7n6\u0013|=(\u000b\u001d\u00014Z\u00071#' '=\u00044y؜\" }\u001d\rBjIW[EC/jIM)fxl-`\u0003\u0017H6$3-Yb\u001eg8Vfp\b\u0016'Ɂx\u0017b\"\u0012\t:ZT\u0012dl\u0011I!%\u001aVg9j\u0003J\u0016\u001eC7\u00056\u0002\fR-E\u001fD\t\u001a\u0002-bưFRX$f\f\u0018?Iq3\u0013S{iDy%oEhR{\u0007+\"\fJJm=faO\u00178w\b+%\u0000sis}+J\u0014)`Q\u0000\ts,\u0015B{B\u000f$j\u0013pq4\u001c-\u0000\u001dY3'(\u001b\u001e+\u0014H\u000ei QhKBPt*՞.w/D&)@*w\u001724*|W\u00012h^ԣ1ۉK𐟗\r\r\u0016ȼcI8=%O(\u001a\u0002{\u0006iЎX'\u0005FBOhE3{f\u000bBE֕IU^;l75T\u0016rT\u0017\t\u0007?k15\u0019T(eBX͚e\u0010p\u000b\u0019m8~\u000eP\u0000AF.\n)\f0\u0014%J;\u0014x\u00107\u0016#\u00165AȦY\u0000+\u0016H0Z5<5Ps%\u0006\f;eEXi֎\u00079Tn/TSQQヌ>jF\u000bN\\\u000f\r\u0011htl\u0019opO\"\u0012Ĭ1\u0012AmUe;\f\u0002\u0019$(g\u001dT(\u0015\u0014=\u0014$QNĚzq\u001dKPv\u0004\u0011%2nR#yA\t2\u001ci]n\u001dX\u000fq5H7\nSY?E\u0005\u001e\u0018\\\u0005\u0001\u0017Z~HhJr/͎En\u0004Ȭd|\u001e\u0004,N\u00153cK\u0015OL.X$m\u0001\u001aI|q\u00148ݵN6d\u001a\u000f51c:BN\\&\u001bS4p94/X\u0012Ȩ\u0016;fDQA\u0013f\u001d\u000e\u0017jd\\\u001b2؈k.td\u0003\u0013\u000e}\u001dh{!\u0004|P\u0001\u0016\u000b8.\u001c\u00079e,4t]FAXT\u0012Zg+AVŬ$\u0004[IR`pM\u001aNh5/wv/Y0*?P)#\u0005G©Xa\u001d\u0002Z\u000b\u001e[i8}R~\":da\u0005D$0>D rXǥ\u0016X\u0014{'\\J\u000f>\"`:TC݌4R̢0&8:MEK@6C\u000b\u000bC\u0003x<7*t/S\u0014\u0010\\sE;b\u0005r\n_\u0015&2_ \u001d# Me jX\u001e*b+R\u0016u*3CA_$\u001cp&v\u0014Y\r:¥D\u0019)㪜z\u000eHt,\u001c;_|ϻ}OsSE\u0019tb6\u001f\u0005יz:ACV&ŬL#i\u0003\boktwE*a3ȩ\n4wlvNt+B\u0013\u001dIh\f\u0005k\u00150(9ÅA\u0019}\u0002b\u0013!\u001e]wS!.a\u0016\u00046\u0015\u0018?;\u0014\u000e~\u0013\nث\u001aN\u0018\u0018/HhKa<0܄鱅~\u001b0ҤoX\u0011!\u001dVobcf` \u001eSE\u0014>.\u0006\u0004$i\u0012曄땙M\t\\\b>\u0016V3 \u0012V\r(g\u0013^Ğ4\u0018D\tRX8Z\u001aHPg\u0002۔g87y\r?)\u000eṦ)8ob\u000eU\"\u0010\u001eH&\"\"\u001a\u0013N[f\u0019D6{\u0013\u001b\u0004ĸgT<\u0018Y\u0012S14Yf\ta\u0017)-G[9pCAmz~F\u00038\u0011\u0001iuᯯo\u001d\u0015\u001e[tsEC3\u0019әn\u0010\u0005\b6\u001eE'Sge\u0018ܬ*V•!Ѿ!s\u001dS)Jv\"\u0012sU5\u001bn`N\u0001C\u0015ݡVEAVy3\u001ee>aDFn\tˡZ̉u\u0014K\tX/p\u001f\u0007FE\u0002\u000eT1\u0012g\u001d:8F?X[v\u0014T$'+`J<ڃ\u0007\u0001+.\u001d\\c?.\\1414\u001cD\u0016\u00026\u001a^ȍ\fוYϮ!f\u0015W\u000e`DZ0\u0015ۭ 8J\u0011Bc@OupF\u0010\u001e\u001dpZ\rm\u00126:n\u0011\u0012\u001fX*Ng\u0012@'1Q5&XH\u0010\rH\b̈Qx\u0005l\u0017X5s$GH[0,\u0001\u0015\u000bꐱ$r+œ.'[Adu|EIl͵\u0006)\u001d&I03*Sa}ʘVp=+8Z4/b7y\u001f\u001d-\u00174D\u0006t+_4||,7\u0017e|G*%\byY6_\u0003f\n{:\u0016Louм\u001e3=\u001e$Nb4]$ulLpn4wNg\u000b:bnnZïRWG҆y,vjm\r\n\u0005;Z\u0019=\nb\u000e\u0017\u0004&\u0013⾫Q\n\u001bq\u0004\u0018\u000baU\u001f\u000f\\EB)O\u000efY\u0018Sb\u000f\u0015bㅎe \u0010a\\N)iJ\u001dl6[t\u0017Y\u001fr\u000b\u001737TՃ\u0007'Ӥ8e[Wve\"{\u0015/mWz}Pi8^9X;Eu)B\u0012Պ\\ɀ)kY~N/\u0013\u0016zL2\u001f\"ₜ\u000b\u0007B(SSgrM@xX\u0012wiF Qᤸ[#_\u0018\u0016Qɝx\u001bۣ\f\u0011Lo\u00043V\u0003\njmLRk4{!'%\u0010fg\u0005KNW㫯!\u001cL|[&/p\u0006GMMCD;\rëc?1 \u000bz89\u000e\u0003{L\u0001+\u00196\u0002m\u000f\u00195|ȋȳò\u0012y\u001d(,0N1Hv<\tr~y\u000e)F\u0004J_\u0015g\u0002,6H45\tK\u0007\u0011\u0019\u000f\nNH\n99Jw1QxxA\u0011\u00062I%f9e\u0010\u0006L/ڶ\u0006J\nl՞ڴ/(0}WMXv@F!\u0003ßJBR&\bb\nAfKXJb\u001f>\u001bwj&ul\\#d\u0004M=\u0012/x?\\\u0012:{I:BY\"_\u001d\u001fc\u0006f-iШ.%8H{\"B\\GF\u0007\u0002vZ\u0007v$mX\u0010j%(-v\u0015Ěa֜\u00033T{qfѢzb2F\u0002e9=J:\u0002o?k)\u0001ܜ8\r0Xپ\u0011\u001f2\u0018ׂjC$ف\u001c`o\f\r-h\u0016.׿I\r!\u001cؗ\u0015hX9\u001e\u0014\\a_4ch]up\u0017jú+dn8\u0002ؗ1\"(H˪\u0013\u001cb+\u000fUn糳bӭ}8DaahEtr]H4}-l\u001dT5(#(i͆Q\u000f\u0000TՆe\u0007}(M\u0010f\u00181E\u000e6^12\t\u000f\u0011T%6#\u001151l,\u0005z \u0017exՑp1cAHɨaG\u0015\u0007EI\r\u001c83hdIqĈ\u0003kw\u0017N൤X\f_V8G2ó&CEs\"=)2U3]JV\u0004 E4\"\u000edU|;Hӫ=6\u0016y;0\u0018\u0001b&SWYʌauk\u0014, z{>bOo\u001bVe\u0007\u00147ք@!X+8.76\u000byf-Dͧ,\u0013\u0007#̳\u0003\u001d\\\b}䂋J\u0013K\u0013$cW[xQ\u0010?v\r\u0004~\\H+\u0011O1@$nd\u001c߉\u000b]pk\t7\\#UmuŌ\u00176\u0016M8ܩ\r\r\u001br&Z<;\n~_\u0018\bЁoZ\u001aU#\u0005E\"\u000f֭@LK:-]{HEzjk\b6\tL=&\n<0biQ)ز\"Q\u00188ϒذ^yV\u0010'Tzj\u00012\u001d\fˋQh B0fРECp%R \f/Q)\u001d6xRڔ)PD4=l@\u0007\u0019-bk\u0003MWVVY_Z\u000f\u0015-\u0011\u00045f\u001b\u0013\u001098&),zlX?Y[\bi}6\f_\b~Qx.N3*8\u0018Im\fs\b&PH,[y\"Vl^O`\u0007zl!uRl\u0018ߞ=-\u001aa'WB\u0006C_G=0ELDVx\u0013mǩQ5 \u0006B\u001fԿ~Fc[Y^v׏g8\u0012wc{.3^T\tp*N\u0003 0\u0018\"LN#\u000f\u0005\u0005NGOVysG&Y\u000b#3ߥ\rz{ڒwY\u0015Ҋm}Eci\u000bx@bH_*\u000baJvZE\f\u001dG+\bi\u0012|!F^^굄qis#DǪ\u001fIչZ-}kGI\u0015Q)Ӷ)XM\u0014X\u0005!bjE\u0014!\\}\u0015Xt?=/EtpScuHW!i\u001an\u001dn\\T_\u0006IX\tXk?ڰxV\u0006z'`0!U!\u000e\r0\u00148OYU!\n1\u001e\u0014q\tO)\u001f\u0004m5__݅\u001a1=fo\"\u000eH45@e\u00113T\u0017Jep$i^j\u0000I\u0010\u000fL\nllw#Xk-Lx=8#<\u0001G3[S_V3pNJ5eՈ{,\u001cᣏ* bm\u0014$'\u0012k8\u0015\u000f\u0014:!j\u0012a^\u001f\u001eziI\u000brX\u0018\u0013{$d^ٔ(OCC\u000b\u001e+K\u0011|c\u001c}eV{Q\u000f\"\u001aP\u0007\u0011ÉK`@5H\fgdFY6aI\u0004^'ĥyl=V\u0011>XG\u0019^\f\\\rsi=Ac3\u0011Ѐ[D[$V\u0001\\\taJ\u0017AP>\u0012\u0002V\u0002\u0014odPBS\u0014\u0003F{\u001c\u0006+y\u0005԰O\u00034Bp\u0001#F6\r'R=\u0016g%O;\u0000\u0012TgmC;U'\u0012\u001e\u0011\u000b\u0003\u0010\u0003N؞Y+-h=V\u0019TF\u001c\u0001ˇ6\u000eQ&ڃ\u0014\u001b7ӭ\u0019rϪ@\u000b;/G~X%r\u0019=\u0005\"iVk\u0014|6.W> \u0015Ɉ*aP\rvv\n21.=^!DE=\b\f\u0012zRԝ]\f]P5E\"!B촼og\u0001h~w72\u0014\\\u001eD6@A\nN5+\u001389m :\n\u0010շ6Uh{\u0003|b\u0010\u000fm$Rh[f\r\tA\u0002@6M\u0015itRKJ\b*4<\u001a>C9\u0016NRLz;D\u0006]\u0003Lyg\u0013:iP\t\u000e\u0016\u0012t4NsĴcK\"m\\1\u001bi\u000b2ɰ\u001bx[\"6j4^\b=@\u0010*-\u0005=V\u0002I\tT_f4)\u001a\u001eқaن꼂[ p1l`ĉ\"_B2ch\u000b)\u0011L_nlFoo\u0017Dz\u0015\u0015FA0;sea;JA\b4ʇE3X\u0003'B!\u001fWؿ`U :|\u001f\t\u001d \u0005~7d#c`TOz0@+\u000b\u0005wDa&\u0018URT3EDJ$`#D\u001eb\u0017x\u0000cpA\u0016'\u0012E$yݔ4[et+Tk<\u0001\"\u0017\u0019(_νmƐ\u0011 jwaR\u0001y\u0019M\u0013% +\u0004L(Rl\u001f\u0016._\u001aƚm\u0015:Y\u0011\u0000\u0007^\u000e$\u0007\u0013:F\u000b|\u0001\u00014\u0010H\r\\-\u000f\u0019+CGI]\bzפPm0(?;t!%K\u0003m*\u0012+\t\u001a8y2N\u0007:j\u0012Qv47}8q$\"'Q\u0017\u0019Z\t\tRHZ=&\nڅ@\u0000겯O\u0012/͊s(;I\u001e5\u0006T\u0005U\u0016\u0015\u001e'!]jT8o\u000b\u000f'\u0016k\u00158d'p\u0003n\u0004yMȞK5`c\rѪVh\u0002Fs#9\u0002!\u00139@\u001c]羬Ae$\u0011\u00054zaD\tf\u0006S\"\u0006\\9C\u0016tAʊC\u0007\u001c\u00189+8d\u0002fB}F\u0002Τ\u001aZ`\u000e?R\u0000;@h\u001a\u00133\u0011b@wXɥ6غ\"j\u000bˇ\b_~\u0006\u001fE)Q\u0011iH@0B2\b \u0011\\ \u0019|HrYgdY =e\u0012ݹ i\u0003Rd\u000fz_\u0001}(_V'_\u00064\u0001\u0006`IJk\u0006=i\u001f\u0018F6i37U\u0017Ŭ\u0013A\u0018\u0004t\b(%gM/ (\b\ncCU\r\b\u000f\u0004g/-ww!\u0006J\u0001g\f7\u000e\u0011\u0011E\u0006l\r\u001c2-|_F\fW\n\u0010o\u0015js\u0017&T0oŬ|&\u0016\u0017\u0018\tK\u001f\u001b\tI\"2\\\u0016``OC\u001dj\u001f苁w\u0012s=T,P\bQkø\u0011K8B1\u0017V\r+\u001fmםJ\n\"}P\u0014A-)!l'\u001f^)p^E[8Rȩ\rL@\u001e ʁLT\u0019-\u000fH\n\u000fB\u000bݏpO0\u0005/LbCo\u000fG>\u0012kV\u0002K\\4\nx\u0014\u001a\u000f̉b\tKHePjiZ\b\u0000@3y}*5LX\t\u0005߫Xc\u0019Zd8/\u0015T\u001e ӆs$}q\u000b\b\u0007{\u0007#ɮL{eL\u000b\raŹ~;/\u0014:E̙õ\u001a@\\|\noB8cĦ\u00005c\u000b=\u0016\u0016Xy\u00051XҡE%\u001eh\u0013,Z\bm\u0017\u0006/\u000236p(!1#$MYSF.o\\ބ\u000e\u0004*\u001c\u0016<%#4`~d?}\u0001`TOe>A\u0015\u0002FqY\u001fƖ>Ŏ_yxբJ\u001eF\u0005п-?\n\fG@E\\ux\u0014\u0012ఎN%'љHA_\u0012b)5S)-K\u001c-v-Et\u001e5.\u0018&JE\raBPBfķ,$)j\f\u0010\t\u00165SB\u0001m+0AP\u000bȡj}ЯލLzr_FMH}p=\u0006'BU\u0019mVXLb+\u001bn\u0019:5:\u000b-71\n\u0011 C.+G4ꊄlWEw\"\u0017\u0002\"\u001drp\u000fY<&0f\u000e\u001bd6\u001aT!hF(\u000eX9ՏZ\u0017\u001d͛h05\u001f39~Mf򭻚pW\u0003$oW\rJ^Dհ[\u000f#4\u0001\u001af#3\u001e1|j\u0001\u0019<..!dnα\r78T(q\u0016^Nx2\u000f\tE&~MMv)-V2pU\u0004*Y\u001eE%N\"K_Q2h}dBۑں\u0018\u001cw)s\u001d\u0017pI*\u0001<=A֨PfNP2\n\t\u0014U\u001b\u001a\u001eS-\u0018S\u001d(+(f\u00040\u001009\u0011\u0012RR\u0018\rZSgn]*\u0001Ʊ\u0010=\u00049\u0014f\u001aaݍD?\u0006s pz\u001av-`1\u0016@b(\u000e8\u0004`T+,Dlj~dk}((_LH\u0002Wdm/mE->pHA/K$\u001b_7P\u0012\u000e0v|\u0005H[\u0012\u001c\u000eex9#\u0002\u0012UM>E\nqpi\u0005V>Œm!\u000fpRR)vSq?\u0002+mBA.F;\u000f,\u001eZa}\u0013lj\u0010|\u001b\u0015|֖&È&I(;bJ\u0006#䄤*6MQڣ\u0018\boUE$.ߝv\u0019i\u00110٪€Fx*Q*\u001f\".ALyo\u0006I\u001f{F8j\u000eL[xID&\u001a\u001cN Dm7\u0012=D6bj\tj\"C0~+\u000f\u0019\u0013+.tr\b3\u0006,\u000b9/\u0005fo%%H~|V\t\u001ePNg\u001a\u0000+uW{\n{.z!M)O^vn*\b\u001a㙓U\"Ss}*\u0001qr|?Xj\u0003\u0019\u001a\u0014X\u0013%k\u0001rSQ\bduR:R@\u0000Kd&[q&\u0018\"\f(\"7w!Ѳ.J\u001d#J?{S\u000fa.%v\u0002Kp} \\`vaiA{&\u001a\rcl˳2q\u0005Ţ(\u0015\u0011ޫb\u0011\u0004>jG\u0013:ʋqe;2\u0018d\u0019}\u0015+\u0005-|\u0012d\u001b?Xkۨr\u0018Wvx1-t0^V&\u000fiw\nd#\\0@yr\r;\u0012b$\bh?\u0014\u0002'!-\u0005O\rQxN1h\u00156{|ה.Xpɇ1:VK\u001d6Ѳ@deSi*<\rF̦2b9Y\u0007\u0001\n[L\u001dfān!,ӹGH$\u0012BV\"ET\u001cuW*\u000e'酓\u0001\u000e\t,\u000fƦ^\u0004b.$vPC\u000ed\u0006O2v\u0017 -JLEI۟\":trOy&?K\u0013\u0016n\u001c'_-]\n\u001b\u001a\u0017Sm \u0011![;e dj\u0011\u0007\u0001Q\u0019ո3%T\u0013*nN\u0019\u0013Zk8\u001c90 p\u000e k\u0019.\\4\u0018b^x\r\u0012mJ(\u0000e!!7Dž3G#\"\u0018܆\u001ddBs\u001au\fӇ\u001f7x*X\u0010>&!ꨔ2\fEEƖ!){\u0017K^Q\u0003w2e[\u001d\u00017[$\u000bk ݹ^\u001fɶ:\u0012\u0003.UuJ=\fw1.N\tn\u0010,jEFc\u0003;l3\u0013;\u0016K\u0012b=&P¡\u0010\u000b,5\u0003񶵽z?Ah=_+LAi\u001e\t8x\n$ObRG\f.,Y˦e=)QUȥ_\u0011by\u0001aG|5XC3vK2I\u001arBUk#\u0012#1\rMo̭krH\u0016w%s\u0017s@^e5˥\u001f\u0007\u0002P@h\u0004\u0019\u0013w\u0018*Z lǣkku?8V)_!\u001cVn\u000bÛ\u00112 9\u000e/cJ8H-v\u00025\bypkT%\"Gq{~4m+B\u0014P\u001d]:A'~k\bX~\r\u001b.'\u001c.%\u001ab\u0012s(s]\u000e!\nЈJ\\p*qF\u001a\f\u0017\u001fQ\u001e\u0013DU%뮅s,z\"\u0014}\u0001\u0016=_q\u0010\u0007c\u001a繣#]yUʾU7li&V҉nGch!D$vP0kN\b*Oi5K\u001aſk\u0007\u0012B7\u0014 \u0004WZ\u0016o\u001aOply\u0016Rﶝ;\u00184C\u000542\u0011cÑqgcxAQrb\u0012jiK¦\u0015}tQ\u0012\u00111\n\" _>5hu\u0005%RoͶ5~\u0006R4Ycٌ\u0006x88\u0011]t\nźx\u001aQ[r%ix^(il^ҮkQ6\u0005թ5Η荅u\u001e\u001bmTT#ÒT\u0001\u0016OA@|\u0016b\u0013KÙH\u001dp^ wAhȻ\u001c\u0005j:\f\u000b*\u0013n\nVs-\u0015BB@\u0007\u0005%pљ\u000f\r֞mQ\bw\nP\u0011e*i\u0011e>\u0011\b̚\u0010p9/=x<ɨ͸T@\u0007UFP$\u001a\"`B\u0001\u000b* \u0018\u0019}dqֺyy,\u0013\b\u001dF-npU$.\u0005WRʌ*%F\u0014~ZGg\u0005Қ\u001fj\n\u001e\"\u0011\u0005Q\u0018ʳ# \u0004D(N#k]<ʵXsfJ\u0007E0v(FuXj\u00150%CgDB#zcFt@xY;\u0016\u0015k墳\f\u000fx\u001f5ƈo\u0001%\rYZur\\I\u0016[ ZiBBky2\\\u0018;Sg\u0017,jdLHgF)\u0013zyY\u0013\u00012\u001d\u0003\u0016\u0010zCՎ&^[f>XA&Kq\u0012A*\u0003čBe\u00114\u0007j\u0015\u000f1!ZyIC$С]nE߄^Ed\u001b$cn\b\u00175-\u000e$f\u0012=\u0013U:%9k6\"!D\u000e0DWd=+\n Uc\u001fۉ:b\u0007m\r*Dj\\XNj}~FKfT +&C⁰,H+sŕs\n\u0017X&\u0013\u000b]\u001ec\\\u0001X\\\u0012\u001e\u0011o&\u0017\u0019=\u0004$~Lr/\u000b\u001bԾ$٫\u001cYFL\u0019\ne\u00133$(̏OLH\u001aB\u0006\u0015ZC2b\u001d6pgL\u001a\u000fh\u0007d\u001e4걕b[(5PO\u000fa3\u001almأ\u00161D+t\u00179%RNtt-L>@\u0011aF\u0011\"\"T\u000f8\u0010\u0001O5H\u0004\u0013К܁z\u0006lnx{\f\u0012^~k\"W>D\u0000)\u0002)C\"Z{Z\u0012H#)z\f!z|\u0011\u0010\u0006BU׆((\u0002g&NM\u001a0%ue\n\u001a\u001eq>7w82pw\u0018iRQ\tM\b<:6W2H\u0014\u001akhky\fjR`V%a\u001d[g\u001d=Ɏheڱ\u0013D_<^=6-\u0003\b\u001c\u000b4uVmL\u00174J^4\u0018-.}4ZZw-\"A\u001dA\"̀]\rU-\u0016J\u0016\u0004+\u0005|\u001d$\u0014ܸH>f,)\u0002r5ѰHAAV#U\u001c\u0017\u0012Z^\u0005A]\u000b\u001a\u000e\u001dAg}O \\><%*\u0017h\u000b8m7f9\u0013+@sb7@G81h%`OVD&\\M!\u001dX]4j9kE6/Z#屛+\u001d\ndɾeޞR\u0014\u0007.×IX\u001eK1ߔ_=&DH@@\u0016o<$u\nX\u001aZZ0Aе\"k\r؅>\u0015\n\u0012_\u0006d\u001a\nXZ\u0018t-b\u001b\u0005:I8+qV|\u0005,MYXhD3_\u00060\u001c(\\#Ry,7Ɉ\u001fcYl\u001c\u0015u&\u0007bP\u0000X\u001d\u00141ך5>%Zɷd.ا魐M\fA\u0019\u0019\\\n\u0002Fu)\u0013Q0WB\u0019\b4'mX\u0003fyGך]8׊T\"\\ke\\c\u0012JzD%)EŐ\u001fc\u0000g\u0006!\u001cp\r.#\u0013eE#\fZڤͤpN\rN\u0004(OB]Xz\u0004\u0013Z\u0014Z{7zxrKpv\b\u0017s\u0014%s\u0018geV3pЖ!*\u0018q\nQ9eΑ\u0011Q/\u0015\b.\nD41M0;\u0019\f&BɰX.\u0002-H\\FEp\u0005Z/4^~H\"\u001c\u0015\u001a5\u0019>\u001a4P\r\u0015\u0002Z\u001c\u001a@`ڐlB، Vhr@|$\u0005Fhrfy\u0015Jp{c;*tBQ헛\nuVVyC\u0014\u0002\nF\u000e͉~ś\u001eq2R\u0016P\nN$pTF\u001fRgOP\u0011\nq9׺Q\n%(:)a\u0002%&\u000b\u0012\u001biay.b*=aaNNCc\u0002\u001b\r޸\u0003uh!K\u00054;\u0003m'\u0004\u0001\u000b\u0014X\u000e0׺\u0002׊,Z$UARXv1eʅ$6\u001e\u0019EC\u001fDF\u0007_\u001e\u0007Cln:B<0F\n\u0001\n'r.J5:\\\u000b\u001f\u0010H~9IRJdպ\u001bČZ\n32m\\\u001a\u00126\\\rSX*Ih QQ\"}.\u0019T*h$ӫ6Q*\u0012Aµp\tђ\u0005\nO\u0012Mc%ZV\u000b1}!\u0015f\u0017L4BeB\u000f\u0019y\u0006&X=\u000eP\u0010qla\u0011E\u0017Y\u001bZyRl@uD\u0016 Z\u0011yc\u001e<1yc\u001eK@\n.Vav\u0014Ȑ\u000f\u0011e\"\u0019\u001a\u0011y0iF\u001e\u000fބ\u000e\r^!䢏!C%W2ė\u001eZU\u0006>\u0016(\u0010xr-yFH6n:jg̑xl\nrHJ$(\u0002%S֓ŤG7\u0004.V[JgI]ȁ\n=f:)\n{X4\u001dKvҐ&4K\u0013\u0019Kf)I\u0016V3GShL\u0019\u0012\f\"\u001e\u001eǣM\u0002֜\u000eW\u0016\n6l+xBtbKY4\u0019WTU\u001d3n\\)Zi\u0019SHT7PI@BKY\u000fjHMyɁ0-\u001a \u001f\u00104Y`Hv\b\u0015\u0010{-).\"M7J\u001d)Zuv$r\u0010϶rY\u0011\u001e\n\u000fh\u0016\u0015\u00148U,\nIW;A\u0017R2u\\#WXmX\u0003޵Na\r[t\f&U\u0002!BX俄3c~\u0015ȏ\rx\u0011L\\\u0017Θ^/\u001dDdK\u000b\u0015#.Qu\u0011\u0015XxZ\u001e[\rM\u0011{OU[\f[5Tpk׭/PY\u0019Ȱ\u0004a\u0005@\t.3{D~;\u0004qt\u0016lm\u00179*\u000fu\u001axƮ1_F­jЩrK)ݸE18$D@2$5\u0014h3-&%JxiJg@v\u0018v\u0017^\u000bu\u0011\u0002ן[\u0001۽?,\tTRcVncfW\u0003\u001f\u001cBSN\u0012\u0013cRg&A\u0007)$+Ic\u0014*%I\fX>_ת-RH\u001foP\u001e\u0001\r*I$6h\u001bxGq(\u0018\u0002c|Ǧ2\u0007 wFF\u0011/|K\u001eC4))4\u0007\u0012ZG/\"TV\\c\u001a\u001ayxKK\u001e\u001bw1K\u00054Fj\u0001}]%ΓXKV\"ȅI I\u000e9p:z֠\u001eq-\u001a`rD^f$\b,VL8W:1U@eT(sJnYq\u0017ƃT-\n=\u0016\u0012)PV^(\u0014,\u000e!Zz̄6\u0012p\u0013\u0019#AK\u001eԩ/%ih\u0019\tP\u000bs\u001e\u000fc{M\u001f'YgNJq\u001a!gXD}PϾx\u0016c\u000e5W\u001b5[:ikٸU\u0004\u00055s\u0019xC+]\u001685\u0015̹~N\u0001\u0002ly\u0018u\u000f\u0018R\u0015\neW\u001cF/F/w\u0000YJ'X\u0002L\t&\ft4\u001e\u001be\u0018\u0005\u0007ʻN`|<5\u0001A\u0016c%mP\u0005}(RA'\u001a\u001b1UPm\u000fF\u001d\\\u00165C̋\u00023*v5h`(#9׀\u000e)\u0011w8ݷ\tcѺ<({qGZlWJ\u0014\u0005\u0005%$'\u00053*0ֈ̂ɰ˙/\u0007\u0018\u001d\"\"\u0002T\u0000yq)::=f\t#<;aB%ET*a,;*Z.\u0000)ǤΨ\u0012\u001aZ#\u0002?cqr\u0000\u0006ר)!P\u001ePw8\u001aJUQūyc\u001e<1yc\u001eR\u0004CaQѲ_\u0016\u0018KpW.\u0012L\u001b\u0016t\fJ3i1Ǜ\r\u001aَJ\u001e\t\u001cn%A'P(^\u0002R=\u0011E7\\c\u0015\u001fR%{L\u0012$W1=&b\u0013٫\u0013=(3j(ԍ\b6U-]\u0005Q1N{0L\u0015N\u0000\bI\u001bw&Š:\u0003:h\u0003\rH3\u001ah=Nh_RLJ$*\u000b`ו#P|E,h\u001eK\u000fdZRM\u0011xRD>Rec,o\u0010\b\nOVE-\tK&\u0002hw\nXRnZ\"\nSF\u000b&\u0013PzA~aP!Z\u001e#!\r+JL\u0019d\u0014\"IQi\u0007\u001e\u001b~A|z:À㏤#1`ʒM4\u0018n҃DKAм\u0006u-&p\u000bw$a\u0001\u001e/\u00112\u0011\u001b;V\t\tg.\u0005\u0004 \u000bht<\u0006Z\u001c+\u0007\u000f^KV\fqcB΁ϰ\u0004\u0018(Q\u0001VwUWLpq2i&,(%܂o8\u001f\u001a\u0013h:\\:^K~RX\"B\\َ4Za\\qeš\u0002\u001f\u001ek\u0017&f+\u0017\n\u000fX\u00184,tT&v>k^е\u0014(kylK\u0001\u0010\tο/\u0004\u0013gc@]|Z\bBTT+*6\u001cj;\u001dR%rc\u0011Ǯ5\u001b\u001azMom|\u0004\f&dhOlL@ٲkUU%.46\u001dTB\u0000&lN*\nQߵlZ\u001fjZ\u001e\u0007bs\u000f\u0015Eg7]@hR\u0012rg\u001a\fՍ8\b\u000f\u0016S\u001f\u001bO\u0005%!58j\u0011+U\u0002\u001f]Z?c?{_p\u001f}ý\u000f?{_p\u001f}ý\u000f\u0002Q\u0002V\u0002oc\t?1p0\u0014ʐ⓱ģ\u0013S:O>D\u0007Tb۳\u0012YA˲]8@ky_p\u001f}ý\u000f?{{_p\u001f}ý\u000f?\u000b\\\u001aG\twZ\t\u0018% W\\V`eHhQCC)KͧAb\u001f\"\u001dPmJd\u0005u?.v\\\u0003}ý\u000f?{_p\u001f}ý\u000f?{_py_p\u001f.pi\u001c%i%`6c.^raZ)!'cG\u0005'\u000e\r],u6\u0006}\u000eĶg%:\u001fep|?c?{_p\u001f}ý\u000f?{_p\u001f}ý\u000f\u00174\u0012p\u00120|\u001bK@1\u0017p0\u001ek\bV\u0014&\u001e\u001584t|\u001a$!:\u0012۞\n\\¹\u0007]{_p\u001f}ý\u000f?{{_p\u001f}ý\u000f?\\8JJm,\u0001\\´R\u0004+COF\u0013\nN\u001c\u001aNYl>\r\u0012\u0010\u001dPmXV\"+qY\u000bZ\u001fw-\u001f}ý\u000f?{_p\u001f}ý\u000f?{_py_pK(\u0001N+\u0001÷\u0004\u001fs\n\u000bJ\u0011\f)>\u0019\u001bM<*8qh:e4HCt@%=+\u0015i,ۅs\u000f他\u000f?c?{_p\u001f}ý\u000f?{_p\u001f}ýq{X\u0002x˅i\bVcdl4ġ딥 \u000f\u0001DVPl\u0017ε>Z?{_p\u001f}ý\u000f?{{_p\u001f}ý\u000f\u0002Q\u0002V\u0002oc\t?\u0015.\u0017\"X\u0019R|26xTpuRgi؇Jl{V\"+(˲]8@ky_p\u001f}ý\u000f?{_p\u001f}ý\u000f?{_p\t\\\u001aG\twZ\t\u0018% W\\V`eHhQCC)KͧAb\u001f\u0003*YNe.k} ߵ\u000f?c?{_p\u001f}ý\u000f?{_p\u001f}\u0005.\u0004;\u0004\f\u0012+\\.L+E2dlD\u0007Tb۳\u0012YA¹\u0007]{_p\u001f}ý\u000f?{_p\u001f}ý\u000f?\u000b\\\u001aGXJm,\u0001\\´R\u0004+COF\u0013\nN\u001c\u001aNYl>\r\u0012\u0010\u001dPmJd\u0005u?.v\\\u0003}ý\u000f?c?{_p\u001f}ý\u000f?{_p\u001f.pi\u001c%i%`6c.^raZ)!'cG\u0005cqh:e4HCt@%=+\u0015i,ۅs\u000f\u0016+dY2\u0006\u0015]`ToRW\u0010Rዑ\u0016s\fBd\\g2\bq\u0019sc\u0014\u0014&d\u001a!KdM\u001f>^\u0003\u0010\t\u0018\u001c\">phCLZ\u001dfEPT21lKZ\u0012\u0018\u001e.\u0003BR9\u000e[\u000fT\bJN\u001brlȼL\u000e JB\u0007aB~@!W\u0012\u0006\bXTB0GDjB\u00122ҼJ\nЁX{\r\u001d&At\u0002\u0006-ΎpH'!+qupJy@\u000f\u001a\u0004Ss\u0001Jt\n\u0011h@\u0010\r\u0001\u001b\fY\npV\fx:dEa\u0017\u0018UT\u0015Tb\\'\u0019Ȕ\u000edj\u00112\u0012\u0005ŪI0FfH\u0012=>Y\u0013!\u000fe\u0000D\u00025\u0006\"\u000f\u001cڐ:V`pY\u0011\u0014y\fR\u0004l)=\u0006߅Jͥ.YsIo#\u0003\u0015R\u001c$\u001b2/\u0003ЪAآ\u001f\u0010zj\b䕄A0\u0002\u0016\u0010Q-{4/\u0002t \rl(Ns_gy8^r\u000eibXH0\u00105܁SFgG\u000ek d,`e\"0\u0010\u001fіѰ&>\u0002,ʣLVrL\u000bS)'+\u0011 h^V-S\u000e\"bAh=V˫pťEۖfRT\u001fU\u001b\tJ\u0005Gvb\u0005`\u001dlb\u0004dQ0V\bȴ\u0005[Ql\u001di4\u0001S#C\u0002\u0003Gdfw\u00198\u0019aUi'\u001aȹxh*\u00019j\u0012\u0010d\b>Y\"\u001b\n4\u0018f[m^$c\u001f\t\u001fr\\x\u001dvS%i)lz\u000eTom\u0019\u00003X2\fML8HCI=I\u0005Hc!z`B0ddʟT=Ă8p6@X6kB\u0014\u00119Yh\u0002\u0011!'(UC|\u0016S\u0006\u000e*\rd&\u001b^@\u0010|T7}ai3\fQl)\bN[T\u0015y\u0018A\u0004\u001d\u0018\u00103QTT\bY\u0004ڹˀ\u0018\u000f\u0011ƺi\u000bq^\u0002Hɱ\f 8y\u0002rӜd\n\u0004\"%a¬'\u0007fZ[\u0000\u0007\f\r̭:\u00120\u000f.⣒4]wOj\n\t\u00188\u0006vU\u001b(Y$s7\u00186|_W\r\u0003zյ\u0014\n\u0006\u0004zx=T{\u0003Dijm`\u0018\u001eI'uB=a[=fJ(w6­\u0012_0j,NԦ6V)t=!B\u0014ȌT@[*%\u0000'ilΉ`GG5rQcAΰ\u0017&\u0006~Fc,IQÕxHH'5`QS,\u001cL8bUߨaљ$jm 4Hڕ_x\u001a\u0015dъ\u0002Ru|8&g\u0015gTd6HVُ\u001a\u0018U\u0012\u0010l`5\u0010\u00118=\n i5>,7֙&Ro\u000eEz̵8\u0006z?a}Ў4:\u0010Xu\u0005aMN<\u000b\rdUF…2hxu9RDB*q\u0018-52\u0000RWnt%X{\u001ej3Nɑv\fdy\u001d;L\tH+\u0012@ujf\u0014\r \u0007$ʫ\u0007dtV\u0004ۖWqǼ\u0002\u00070\u0004n(іV&Jhhc .-@XVFYL)\\\u001f\u0011#lN2vQ\u0011\u0003\u0006\u0006\u0017;\u0017\u0003G9έRݽthR\u00192\u0012Rɟ\u0005!gY 9\u0011y'Gg(c\u0012\u0018Р,\u0018\u0002O1 yI]\u0002Lch-\u001c3\"/V(v!DLUG 4>m)`\u001dM@H*9\u001b'=e&4Hؙ6,]\u0007C\u0006lJ\u000eY2Ij$P[UJ\"q\u001e!Q95J:jڝ>5)iy*<,\u0004L\u0005\u0013z\u00106bZduq\u0004~\u001e\t\u000e=%AH\u0001q!颒:S0EL)\r\u001eV5a-?K\u0011z R%ء7\u001b4BA\u0012\u0001A((=t,~\u0007gr/>\u0006\u0013\u0001V\u0002\u000fy鞛\u0017$[\u0005xޟ().j\u000fCp_:\u0003x=$XPP\u001cTu;D0er\u0015ʰrl\u0018ڑ\u0010zYm~w\u0016Q?|\u0016gk\u00015UD)3\u0002\\zR20c>\u0012ZW\\~AV\u001f[I}5g\u0003\u000f&@j9!\u000e\u000ezwQ\u0010\u0006“;Ѹ`X\u0002n\u000b/$\u0014u\"3^\fw]\u001d\u0006>\u001d#ino7\u001fF$\"&\u00076ՖX\u0006\u0012)xTl\"Umr߻pxM\u0010\u0016hE\u0007XI\u000bO\u0003cKXz&zࡑ\u001ecIxpw\u0001uJ1,\u001bI,c\u001b1i`CW\u000f\u0001\u0016,\f=ӏ+\u0011\u001deDLQ~(8Q&K\rm|HxyMc\u000f;J̡>\u0004\"p2\f\u000bE![X[ad\tcA\u0003ʖ\u0019Rϋ\u0005\u000erJKEjC-\u001c%ST\u0002Nb|Lؙx\u001dki\u0006*X*\u0016F!P\u0014\u0012)UfN6\u0003I\u001au6&\u0010R$1j*B/r&_\u001a\u0000pn1v&% \u0011\u0019qa*']DEi+ՠ$9\rnvP#\u0010\u001cvEL\u0011UbE\u0018k\u0019t\u0012\u0010zEC\u00136#NkL\u000f 3 R\b_R-!\u0014)uh6dbѝlJ8g1\u001aŵ\u0016Gᆤ@M@_‚>-\u001c\n\u000f\u0012n2.\u001c؆\u001a\u0014\u0018=Lq\u0014\u0007gA2Ӫ\u001em\u0012]Qz\u0013M\u0006\fSF\u001camVG\\\u001eL\u0006L P\tI\t-{)5\u0014\"H\u0011=qO:K\r+ݰb1\u0013s2Je\\\u0013Sn)\u0018p:\u0003ܘl\u0017xm\u000b)\"d\u0014+>I\u0002\u0001.\u000f´*l\u0014yF(\u0006\u0001\u0002Ҡ\u0004L\"e鎘8&\u000bA@5B+\u0013\u00034q\u000fk\u000e.\"S!>IQTPKˀ\u0011/C*wS\u0000rz,JR}dMT)>\t+z\u0005\u0004\bu_(akZNF(W&/\u0001i\u0012S6GnG$=kdE\u001as0+dئ,g4 k\u0019\u0003!\"i\rO>F\u00120\u0015(*;5jZ'q|F\u0001\u0003b\u0019,Y\u00184T\u0003E\u0004:P\u000b̗\u0016 n\u0007*zl%3PQE$\u0005GSFd6;\rzO\u001189z\u001b\u0016&U*C6Hk☥EL\u0002\u0016H<;I\u0017\tX\u0016q^BKQU_\u0018\u0015ؘ\u0012n\u0014\u001c7\u0018#Eʅh\u0015Cxã\u001d\u0016\u0015\u0003вدyx\u0018\u000e\u001dk̚\u0011\nq>\u0010p\u001e$W\u0010=д6J\u0018:\tI#mb\u0017,fII\u000e~hӲ\u0001xD\u0013l\u000b\u0006qD\rdh0sk;dս!cߨ9\u0015\u001bzM`.6]`pnp\b,A1ٔޠ'?΢\u00128\u0005CJ9ϥaaE\u0012ZyJ\u0005ۢpѧ\u0002(gxC\t\t3\"`$[CH4\u0003zIc߭ \f\u0011\u0015AGB1^Ѩ\u001a\u0014jh$Dsozs\",-֊,;\u001a.\u0015\u0018U&\u000fg\u0013\u001c0*\\E\u0012U@1HԦ>U\"[\u0005z\u0016\u0004\u0013ͬǞ}v\u0004lD(CѪύ[\b\u0000qF558\u001a\b\u000fMd\u0001\u001d%J,k\u0014jE%J$1i!\u001ckeC\u0011\\Q2 )\u000eBі†cI6D\u0002\u0000\\c\u0014\u0018&\u001c7Z\u000bv,us\u0005rg{\fT\n\\:'F\tI(#-6݀\\,鰹\u001dx\bx\t\u000f04c\u0018fX\u00177x\"BPIR*\u001aX\"\b&}\rnAu$o\u0012=ƒȸs~ʇ)\txRdjH\u0006\nG!\u0018=\u0015f\u0014>N8-/\nrM\u0017q)\u00162\r<Е+O\u00001@⥊Pʃm`\u001e7#/;@T\u000fq\"\u0007}5'R^\\3\u0013BSe\u0007GEBWɈp$unƗ~\u0015v\b\u0014J\u0015{:E)$DI\u0005G!\u0011}=:l\u0005*\u0001irxT\u00005NF\u0005\"?d\u001d!\u001b^\b]\u0006W8K\u001b\u001c_\u0016棁vbl\u000fm',1\u0019M|.8C\u0012i,N\u0017\u0013\u0014\u0010c2'\u0000x뙅CV'dp\rFEj(>)\\\u0000\"H2w\u0012j`\u0016>;\u0012!b3\u0002q`ecj=6=I\u001c\u000ei\u000b/j\nyx&0jX\u000fRFŞ-llU\f 'R:DQV\u00163\u0010\u0002NVQX\u0003\\,0iA5\r\u00158\u0004\u0018\b\ru1RA|i\nܫ\u0006N\u0003nT\u001dT\n;˞^\fiA_J.>\u0000G=~{8!\b%ͯ\u0010\u001aXVz@\u0000sSyܡ)\\Bn\u0012\u001a^1r:DV\u0015>B\rJ\n@H\u0007\u0014J,=x~\u0011le1I JmY,{\u0006\u0015/䤚=\u001e_*ޛ\u0001?׮q\u000f\u0005\u000e\u0005 r`$բʨ.\u0018\u0007\r\u0010#k\u000eu\u0002\u0004\u0013$\\*\u001d\u0011!~>x\u0002*L\u0004i:\u000bÐ\u0019\u0011O\u0002Dk\u0001),Ae\u0016Ṫ)H5Ԕ,gP\u001cNI{gӫ\u00050\u0013\u001f;m#\u001d\t.U\u000f\u0011mJa](\n\u0001~v`:6A+gfK.\rh#]JҀ\u0018r[\u001cY*Q[z)+ppj2'1Aq.\u001aDn5\u001ej\u0000)\u0004`uҋ+C? fd8a,u-ZD\u00073-(LtT;݆<5\u000e4P[\"4Zd}2Ft`\u001aj\u001e\u0017W}\u0016\tG6@\u0014\u0015Y\u001cy\u001fzyH+/׉o(\u0015{j;TG~91\u0005ϧݍ-V\u0014dB\u0002'׫\u001ew\u0005gŠ@@X\b\n\u001bheGWx\u001dU3m)\u000e\u0011(S^1l\fPF\r$R[R;mL$;M\\qO\u00182\tYi&L\r\"zeg\u0006\u001f8\u001a;\u0003\u00148\u0015SK\u001c\u000eN\u001dX\u001c\r\u001eV-wz0\u000eٙ{Q\u0005\u0012D!2Qgqz60M!#h\u0015\u0012Cbh8Z\u0018X\u000f\u0017\bM\u0005'Y5DQi\u001b6z,AՇΆt`wP8&C\u001e\ba@lv\u001f:4Pe\u0004OA+#4C7\u0014l.l18H\u0006\r6SaZO17X\u0013c\u0011E\n\u0005#4\u0003#-\u0011%⿞URJ-!\u000e?A4~\r<\bR\u000f\u0019\u000e\n3ih d?c2Ek\u0018\u001e\u0002\u0014ie5K6\u0011*L,#\u000b'|\u0012\u001f\u000bZ\u0013+bNk2£RHX ȟ\bNUG\b-}\u0014_\u00001e8\b\bm\u001e^P?Svj\be\u0016#aV3i|\b\u0011\tZ\u0012t#[$Ặ(j\u0003\u001a\u0011%4hCUD\u0013ץp;zl\u0013\u0019\u0007D42mM\u001fSGpѲ55\u0003T[a\u0013AAAeB]%Uh>\u0011K*ѝQ\b\u0012W]ve&K}*պ\u001emP1ԧN\u0018zm㺁0r4\rAQ\u00043\u000f#UI,?c2\u0006\u000f\u0000m\u0002Zm\b.1FR3{96ҒR\u0000a\u0014j;uHSusJ;CzVJ\u001aܫxhHEi\u0003\u000fp\u0003\n\u0013\bP$ۉ\b-I\u0018қ?o>\u0004\u0013\u001f,\nP=tU\u0019(T!*K2B]H)\u0005\u0012\u001ax[w\n\u001aMAdzlE/\u0017\u0011\u0012l5퍽D\u001cg`G7^J3\"\u0017\u0003\u0014D\u0012-\u0019p\u0005y|ێ(z.mn6TjnC\u001caE.G+<\u0000Hec\n\bA\u0002\u0017\u0007e\u001c\u0006\u0016|N\"p,\u0001s\tI Ĥc,7XI\u0004j\\\u0003RԢ!t?\u0017uX\u0010xP\u0007TunTt/\u001bI\b췊\\TXu1\u000e+ց\u0006GGJ\u0007\u000e\u0004!ѧ#;\u0003ϲޞP\u0004\u0003WҬ\u0010V6@6R9Ev5՘rS[\u0004\u0012Z\n\u001c\u001bU`>d:l\u0015xmKC∽P\u0018%\u001a-#ŗOMx@\u001dHlU|J)1ܫ\u0007\u001e6ҾǾ DI_\u001dXxsJY\u000burYKpPFĴ#tcxgQ+\u0017\u001a~5h`)x\u0006\u0005X]&\rxTX\u0016\u0014\n\u0017%\u001cHU\u001e)\u000f_\u0019y)yNӡZFc\n\u00135l\u0012\u0015•q\u0015ւ%\n\u0015T&uc\u0013HMp$\u0012 m\u0011V_\u0003]\u0017X-$@|\u0007\u0017\u0010tѵOD1񺓑\n)\u0017LAl|\u0001-a\u0003--T\u00106hH?tc(Fk8{}aJ\u0004W\u00018\u0016ӣ\riQ6Y7\"E3(\u001c\u0016>a$ܷ\u0000#\u0005htDD\\\u001a\u0014EW\u0006ld$ue\u0012c@?\bpDz҆r*=~7M\u0018\u0001I8o]okf\u0004L\u0012hD/l>Tw#\u0011sQ\u0010@J{\"\u001eHbF\nj\u0006\u0014^kf@J4\u0019&\u0005z2YLg߯\rmLE\u000bh\u0004AuR*Y\u0019:\u0007䕢|N*B6H\u0007UU#Mဂ\u001dWVz\f4ci\"3մU|TJ6?tw\\z}^*[gU3pW\u00079]\b\u0006\u0004.$p}7 \u0012\u0013\u0004\bB=adB$oU3\u000bD\u0015!\u0004vF\t\u0005\u0014 MP_\u0015\u001a2\u001f6\u0002-TI\u00148Z\u0004%@9[\t-\u001c=\u0019B9!c\u0011)V+\u000e\u000e\u0010\u0014\u0006\u0011I0NqEO\u0004Y%YX\u0014\u0012a2yd4ub\u0002\\\u000fa(x*_\"L\u001e=CAC|(\u0014ݖmC}K\u0011\"\r\u00121>â\u0005S\u0006\u0006ai\\^4ƭ\u0007\u000f\u0002W|].Tw\u001bK-\u0015^p1抨\u0001\"\u0019@#ǻ\u0012\u0019S֮\u0019~\u000e\u001a\u000b$}9i)\u001cD%v\u0012ТЀb'25*L`zҸ\u001e\u001bls,pvܜ\u001aF\t꣪W除ڨ!\u0017Y5*J/\u0012\u0012\u001e&\u0003X(\u0014f\u0019͸<\u0001|>\u0002>0\u0019NHǾ.\u0010ic\u0015:\u0004\u0001@?d\u0005g@0AQ\tN#][\";eҖx%,\nI\u0014/\u001b].\"a\u0016#\u0010%M\u000blx\u001eU\tRPR\u001bf9mb\u001aq\u001cRx2-UyP5p\u0001\be\u0013\u0012LJJ찈>!jZ%)\u0019\u001149ZT\u0013qOmgzP\u0015\"%\u001e;gbV.([)\u000f3\u0012\u0017w°q\u0002DH<\u000fO2̆\u0013䤝S#N7'\"\u0011q\u0019dʶ\u0010]h3@W=.\u0007%Ǿ\u001b%Plq\u0011\u0018F\u0004<\"[V\u0010\u001a鄗\b8\u0015ۍH\u0012?vFm\\\b-$dk\u0010q\n)eJdB (6քF\\A\u0007K\u0013\tZ\f]w\fg{\u0016\u0011\u0013/HB\\XP?\"\u001d]LS7񤓎\u0001b{~]Xj\u0003hf=\"Р@l \u0014:Y\u0019#\t-#J,u\u0017+\u00185TЩX\u0003=$ɺpl%*iIR\u0001\u0013{g\u000e\u001a\u0001\u001eHMfH?Sp4\u0004騔̨VR8\u000b+H9H*\f[$]9:%\u0006*ibS~>\n Txu,\u0011HKE\u001d\u0016ƹ\"&Jb.\u0010\u001a7Gi7n\rf^hl-%\u0018Lo\u0010դ;vX8PKV\u0002[[\u0003=\f3N t\u001c߆vjܲ\u0003|pc\u001eٱzd\u001aZr:\u000fZ\u000e\u0011\u0014z5*?}A r1H@C\rd\u0003nEBEiA\u001cWv \u001cL\u001d\u0015[\b9nNK+\fkd\u001e_\nb\u000eIY\u0006><\u001d@}\u001e\b)Hu,r=X2U\u0016\u0017LGG}\b!k01\"]183H]#C)zQ1Ȁ]KHItX\u0000$9ݨ\u0014P5Qa\u000e=\u0002$]#*\u001e~\u000fͦ=\u000f~\u0015\u001f\n\u001c݀\u0011\\Q\u001e\"u\u001b\u0016K\u0010y\u0017Hc\u0010D\u0007\u001b'\u0002\u0006V\u0018P\u0014FJ/mի\u0003Y]s6\u001b&b*X\u0012L\u0007*Gs\u001c>\u001f:1+G^\u0001yz,ON\u0006\u0013\u0012 \u0004Z\u0002j@K\u0003\u001fDrt=\u001e\bH-\t \u0012`#s[㟘,x\u0012`y_x,\u0003e*kl\n?eXl,R=\u000e9-*شl]:3E\\Ν\fp])\u0018ZDmꬔSdT1@pJ\u001f?+ۼaX\u001a\u000f\u0001Zao*Bu*n6\u001ejSٺaR\u000e\"FL4$(G.\u001f\u0005Z\u0011j4\u0006+Q\u0005yl\f:\u001cݚb8\\@챟*DPW)(\u0015F8!\u001d 3j7ˣ$b\u0001l6&*QWEtGpeu\"A\u001flȍ\u0014\u001f\u0002\u0015ƝN1q@cc48PN@w\u0001FW&Nv1\u0003(3P\"!0D:\u0017ʞWW6.SK\u001e\u0017”\"=\u0004xM?L pF\u0016B\u0017x}<1\u0007\u000f\tJM\u0003\u0015Q>\u001e%=F\u0011/8!\u0018YQL[d\u0010\u000e8U)PVN!B\u0003Q+OjG4w\u0019\nt\n8?\"X\u0004UJ\u000e\u0011\u00030\u0013H\u000eD\u0003\"ҝĞE\u001d\u000e@trwSD'|}/\u001e#\u000189<\nhƁ8\u0007W\r\u001d\b\u0005!V\u001b6y\u0015!\fDVR\u0017I\"#:\flX\u0011C~[I=s\u0006\u000eUL\"/\u0004\b\u0002)Շ\"a3\u0003l~X=ɺBKa5^\u000fo@,A\u0010\u0015jЙS/$J].\n:\u001ek\u001ff\u001aAs\fyG$nƑlf\u0005q\u001bHdb\u0010gO.\u000fW+\u0005V&IQ2)8\u0014Bռ/;\u0001\t\u001e\u0014pGŞ?\u0006\u001cB/AӇﱘjH4,H@q@KQ+<-\f.\u001f*0n\u0015O]Kqzb_{n\blfCCn\u000bBAz{Lb*9\u00130_H\u0000!\u0001}\b\n;թ\u001a/Y#3N#$\u000e\u001fZRQi2\u0013!$}I\u0001ai9_͕\u0019\u0006smX&~:\b8i)б^`\u0001l\u0017P1\u0006vU\u0019\u0002\tv\bÀZR(.dI\u0015\u001d#[xT]Zs\n\u000b-h\"\u001d=C\rURx1T,4ԍe\n\\h,dS8Y\u001ewĚ\u0011bT\u001e)y'N\u001aR\u000e\u001aFʀ%}UUTAF\u0011,Z\u0017z4T%,r{Zұ.ѐH\u0003Gd9n\u0012ԅ\u0014\u001fAy'7\u0007]\u0015<\u0003\u0003\u000eVZ8|.fc=!c/\u0003Oٶ~\u001eK]ú8{8權+ۛg;SɐT_\u0016\u0003?,7&j:$|V͂ǟp\u0013JǬB\bk\b\u0015=!@Vb}UMB}\u001cNM\u0005~\u001efUuVe\u0005ʲ*\u0011g|N\u0002[HvTʋՀV4fHj\u0007>kͅ\u0016\r0\u0015+'GKɠ:\u0000rRQ\u001d\u0015\u0001\"nF\u0003AEfH*]$M;i\u001c+\u0000֐$7\u0006f\u0016|l~*\u0002;k6sfDh%U]\u0011\rG\u0003aM>+iqz,Q\fT\bmlpZ\u001c^~\u001b\u000bco,\u0018\u0007rb؄,EG\r\u00110b#~ɜ|kc>;Eࠨ\u0014׆s4#IItz,QSk$Ku\u0004iK\u000f\u001d2$~2Z\b׍\u0011a𔣋ntg\u0002>qJQåE\u000fpvrB-O\u001dCĜ\u001ff\u0007-\"%Eθ\u0014<\u0000q6\u000e\u0006lZ\u00176\u0014>1J;ZX\u0015\u0010gX\u0002fUB\u00040=7z\u0001X\u0005*KA?\\\u0001\"h>\u000b%1ـ\u000fIS|6A2\u0012?\u0014-Spe\u001b\u0010\u0004F@z\u001d?$0Z9\u001aCZ\u000b+CPA\r\tO\u001e\u0003}(V:+\u001dĨ4r\u0011\f\u00068\u001d@lHW/H*5٬D\b\u0015I\u0007B2\u0016Fi2\u001e4wx\u001el7?#ߨ\u0003({\n\u0005\u0002\rc6WA\u0005#hrC0u5T\u0006\u000e\u0005ͤtPtJ\u001d\u001aF^\n4]\t4\u001fq\u0000\u001d!%\n\t\u0019\u0002\u0012\u0007NF\rXaI\u0019|\u0003Mߢ.NE\u000fiTzV)I\n#N\u0018[ A%dh^}{\u0014'(\u000bR[w]T5a2it\u001aǝx&Kr R!(>ns1\u0005p;\u0013BIMvlPn\u0016bzqV6X\b͆G\u000e\u0012=[{Q2FJeZTץJ\u0014\u0017DkV]\u0006`B(Yl&`Êv܅k\bL\feBWj\u0000߀9\u0004|\u0002r\u001f\u000e\u00161Ӵg=ע¤ƍ8LV\b%4wSKU!Ლ\u001c6^\u0006\u00025Yx|\u001d[nalawh\u0019g\u0007#\u0018>\u0003,3+T\u0019&\u0003WJ\u0003)L\u0007laGJ>Ezf䳀A\u0019\f庂ty\u001b!\u0003\u000fW\nVX:z4+\u0016hrCQ\u001f\u0001X<\fFR8YbYY\u0006ZR\u001a3&\u0015\u0007V\u0002\u001e.%KӬZi-\u001av\u00115\"4*r \"UY\u0005*\"\u001c(\u001dXtPE9GtOXbĆRIVP\u0004Yxڴ\u0007E%I\fYi:-tU1yPc\u001dS!\u001c\"ƅ\u0006\u0002\u0002\u00005\rḚ`Fh(I%jYhC71Lp1G\u0012_\u001dsydE\u00137qJ]\u0014\u0007mh?>S R&,\u0011!\u0012!G\t= N\u001d\u0005\t\u0019E\u0010èG\bԣp'\u0006gNx\u0010\u0019;M]\u0010d\"f=TP5g\u000e\u001f&=]\bz\fH(l &䑍\u001b1i9\u0003> \u0010\u0007\u0012ԡ\u001a\u001d\u0000[CB p\u0016~\u001aaKXB\u001c>\u0012X\u001c^'\u001b\u001e3)^Nx\u0016jֻV1MX#O%rM\u001d{aE;霛(k\u000b}\u0006V\u0011b:t\u0004,Y\u001a8_Gk\\ǾRV\u0000\u0018\u0013\u0014cP\u0006\u0015\u001e2QXrT=_xxg\u00029A4Iep$YH\u0018k\u000b\t/tTO6jx){\u00144K'!i+1\u0010B\b\t\u0011@Dt{\u0006\t\u0010\u001a\u0003AYɴ\u0006\u0012@(\n@b\u0010\fa\u0010C\u0010B\u001418B\u0004\u0004\u0012C\fV\u0001\u0013#0\u0011l\u0013\bv:bLET*\u000f\u0013f\u001b ]5e\u0007%@I\u0006Sƽ\u000b$\u00125\u0012X̢=b\u0007\\ܜ\u0010\u00146L\f{B\u000eI\\$VA\u0007LX\u000b:'.\tBD8\n\"C*\u0015[\u001aETs\u0015?$\u0001+˟\u0011\u001az`i\u0017 \u001aT\u0007RuZt*T9>dV\u001aX\u001eZi0UUvE|\r\rR~\u0001C\u0012\u0001Tz[\\%A\r3\"\u0001Z\u000f\u0016tjE_\u0019\u0002re6А$5\nVi\u001a5\u0016>i\u000e]N\u0013\u001b\u0017c\u001dҰ\t(ƄQ0\n\u0010\u0004\u0012LW2hZe%c꫉{\u0011}䑝\u0001\u00058/MO)>\u000eKpi\u0005Oe,$\u0005\r\u0018EeB2G\rꡈ{U%Kf*<\u0014~I\u0012\u0011P\u0013%>\u0010C@NTX<\u001d\u0005\u0015\u0010ԛ[\u0013\u000fl*6K$CʡڪY*/b<\u0018eQ\u0000)\u0014Q\u0015.\u0004=\rv5$*:$k\u0004Ზ\u001b\u0011\u0016,U_T\u00026jlPp\u0013\u0000aErDϥ3X*⎐J\u0018Ō€y\nG\u000e{\u000bD\u0015\u0006\u000b\u0010\u0016\u0017{Ex_VF\u00153\b\\;n\u0010U\u001e-\fB\u0012Z>MZYpL!\"r\u0017Mq]Q\u0016]CJ:>S^\b\u0002Uct\\*_U\u0004(?Uc'cVRYC}ΙaQ\u0003S\t\f\u000e?\u0005\tޱ5j\\\u001d\na\u001aE=Mr\u000e\"i\"2|\u0007ËX0-PV⺘6\u0000)܀⤙F$d\u001c \u0001Ɔ\u001f`a\u0000`*L)|X\u0019zbŵ\u0010^\u0017B\u0010b}gx\"\u0016)]-\u0000f\u0011z\u00108I\u0018Np&\u0007DuI<Ɍ\u0015\u0012ⰛZ\u0017TuD\u0001\u0015O?.O+#U2Stt@f\u000bI3h(\b\u0001T\u001dD,\bwV>n4/I\u0018/_ž+VVA\u001a\u001a\u0003!\u001dÖ,3:i\u0006:!Rg\u0018\\>\\h\u001b .Bo5^N\u0018\b*Zeh\u0002Xujt(\u000fw~Mny'XIS[\u001b|>\u001ai!Ou\fhZ\u000f\u0012\u00167yEVId!k}>#ͯ7}m=e\"dIT\n.QS\u000b>\u0014\u001bW\u001d\u000f\n\u0000\u0010Q;\u0005F>qKX\u0003(r\u0013\u0000\u0000D\u0000\u0000\u0000\u0001hWWW'5)]\\5\u0011QtF0\u001dm$at\u0014\u000111 єɾ\u0018eA'ϙ'\u0003d1)&\u001d[a\u0019u_2ӑ_$\u0016\u0016u\u0015Ѻ8DH\tQs\u0011\"\u000e,.PEa\u0001,\u000e:)@x0Qpˏ\u0002C)OA\u0011tqj:\u000bYr~\u0016'GKzBf\u0018ydZBk\u0013\n\u0016ױq`\f(K\u0007\rL8s\u001b\u0003\u0004C'bt\u0015\t\u0014\tH#\u0011P1\u0012\u00074FFq\u0006icXm!L\rt`\u0018`r+&\b̈\u00032[br&0=j{@LYG(N\u001dVALgՐqV$[˕\u0018\u0014lo\"\\\u0011\u0010\t[∦)!9\u0015[06Z|@6x\u001e=&\">e%~\u0002SQ#\u001fQ\u0014EP6OOh\"\u001f\f4\u0014-\u0018$W\bh4[Z/b~@=YBڼ\f\"a\u000f;8zd\u0016\u0012祙؂\u001cK\u0016<\u0016YP\u0018T(\fWX1\u0000klj\u000bԀ~\n\u0014\u000b)r\u0001SVn\u0007\u000e\u0006L\u000eêF-xDp|\u0019I\u0002qz\u0003\u0003@2TP\u00131B;+\u0018U7UxV4tu1ftIA`,je\u0019\u0017xW\fbu\"p\u000b+<_ޕ<(0\u001b1\u0016[\u000b\u0013g˛HG<:\t\u0011!2AkLyގuv$D\u001c-J\b^T؋aqM@em\u001eU\nayA,p>\u0004k'5\nt[\n|'_mL\u001e\u0016\u000e\u0002*\u000eQ\u0001R\u0001B%6\b\rX\u0016٠Bdžiȅ]d\u00017yP\u0018aՃc@d\u0019\u0003eDꏊ:p\bSaN}\f\u0019,\b \f\u0010n-m)&)\u0002KR.\u0013\u00120\u0010}A煀ld\"_\u0019RJ95Bѩ[\u0003q+\u001e\u0004\u0003r8 zyk-!i\u0016)>יH2I!2S{\u0012}Nc/-X\u0007(fIR:*/\u0000\u000e?\u001d\u001fL+i-Đɟ\u0000o\u0015F`b*e\u001b\u001c\u0015zcL\fKI\t\u0006\u0018QtJ\u001c\u0005\u0005#\u0003\u0007\u001d\u000f)RFڂQ*\f\u00000\u00187\u0010s{S+/L/\u0016[\" B a1f\u0003\f\u0004Z:i\u0000Ձ\u000e\fZCE\u001a\u0019m\u00103\u0007\u0011&\t\u0017\u0015\u0013䃆pa$\r¡ˉm9\n\fW=4,DGc\u0000ʼnP0\u0002$B\u0010q!Y}\n\u0002\u0007}.\"\r\u000fi8\n\u0004!7@\u0010I]\u001e\u0017\u0018^\"J̮!{\t\u0006\u0003<\u0013G6)ћhpVPp}\u0004&T~F!0|\\M\u000b_\u0010YU\u0000hLuoc\u0001*ih(I\u0000O\u0002A]\rE$P+\u000f,l\tҡ)cS\u0011ɒYNFAEVA\u000e\u0015\u000e\u0018@i-0IN\u0011\u0018 ۿx\u0018㥡\u0007ihdEjd;8\u0002%F\\\u0003\"AG cH\u001a]{\u0014\u001baxd[c\u0001ԩ$\t!\u0006Ցp%ERǓ€8h\u0011X)\r*]w=ARŭ}Ls\u001fuh\u0019\u0005\u001fN\u0001\u0003{\u0010m~\u0014օ\u001fhw \f'Bp\u0004~\u0004\u0012ASI\n\u0017s-!9z©B0ozӀ%\u0016J\f;4$Bgt>\u0005\u0000H4$:\u000b$\u0004+PV\u000bT>\"\"x\f*g\u0016/P(nf\u001b6\t퉚I\u0004e%\u0001.\u001bmRgvH\\\u001fJv\u0011`K\u0014Fb\u0004а \u000bsrQGчw%𗬔(\u001dq\u0016#m?Ɇ\u0001,L۴\u0016@\u0014th\u00159\u0016\u0014\u000eH\bq&U\nP*\u0002\u0004`1:\u0015{9PK\t1\u0017\f\u0010\u0012DƫEF\u0003\u0005g\n\u001eV+-CmJ%<6BqmA\u0014;owk&|\fUNau\u0012v`e\u000eI\"L1&,\u001ddf+'U!k$\u0019}H<\u0012\u000b$ /\f%#291g#4c`d@QG# Tz\u0000\u0010BCj\u0001Oo<\nN\u000f!\u0004A\n@\u0013Q(_ي\u0016rO\u0017AW0\u0018\u0014\u001a^4:%h\"\u000egh2\u001c3\\:\f\u000e23C\u0004fGz\u0011eJ3+JP+lr\u001d\u001f?6\"\u001e\u0017wG1͏\u001a`lLc}WxPŅUu\u0005M\u00022VvJ&t@>gR\u0010#BT\n=>7\u0000! ڹKf\b1!4=\u0019P\u0010\u0015*[%U\u000bl_q?\tQslJ{\"|H#RJ,\u0018ieX\u000f̫̚y\r:J4?qv\u0010\u0005\u0016(2(~ĤN\u0012J;̔$\u0014\u0002kzT\u0005?s1\"A\u001b:j\f1@Ol_0l߽>y\u0003\u0007\u00058_\u0011#\u000f\f\bm\u001b\f\u00182p0t}5#b\u001812\u001a>Tk\u0003J\u000b_H`T\u0000/\"#pu9sɥx\u001c\b\ft\b&IU\\T\u001fs\u00190Q\rX\u0017>EZ5G.UH؄*|JE&#\u000fT\u0007\u0003J͖\u001c*OQ^\u001d\u0010B_^oB^R/D*ٗ0Xٯ\u0015'a\u00111l/|\u0014\u00017\u0001D\u001bzw\bOB?vQk\u000fI\n9Z'Zd)\rI\u0012b-S哉(KzTt\u001c#\u0015\"\t1\u0000b!~\u0001~뇰⤰\u001fҹg\u001aj>3e_@a\b_\u0000\nT\n?)h@h\f\n*\n/;L1\u0000lj$#I¤bHbT1:I\u000ebaG9/}'WasB@Rط\\qR>\u0006`l+V?\u0007KJMZF\u001d\nS&\u0005_5*]Ⱦd\u001f\u0002\\J6\u00150I\"\u0001A\b̍mUL\u001fyؗ;\u0010~x?(4*/Y04B\u0015)GB13&g?5q\u001c\b?0\tH\u0011U\u000b\u000b\u001f\u0003\u001aE\u00072\u0010k4|DN٨Jjb*X)\u0018\r\u000fWK\u0000h '1\u0015x\u0012\u001f99\f\f+g\b'OMz\u000f}\u0001\u0012>\u0010\u001e\n\n\u000e?ځ¿R\fϴ\u001a\u001f,;F1\u0000<;(u\u001dd\u001b0a\u0010܀>:V\u00168xL\u000fy̜?\u000e\u001c8h\u0003\n&t\r(E\f\u0000rX+\u0010s)[4\t4wW0\fR҂\u0015\bIڮ7\u0004\u0016\b5'\bq\u001f\u0005ǐ:\fhY\u0017\u0012ϧc|0QE$ʑ\u0000P\u000errLI\u0010\fI`\u0014[\u000f5:8<6\u000f)GTds7tq%D\u0019\u0018\u0014\u0010\nC!\u0012\u001f\"@|J;3N\u0019 \t\t$ \n\u0019ү`\u00141bQ\u0016\"!\u000eiasODi\u0015 \u0003\rGs0\u001f\"rptf\t\u001ce4AB\u0004nkھ^0@&1i\u0012\u000ba\u0005SK\t\b&\foO\u00047\u000fSzD\u000b\u001c9#1+'ww>]8\"ڢ\u0010\u0001E&{I\u0003`H&\u00055U\u0011\u001d}4zayd|(`~pi\u0015oɟ#o\u00010p6\u001a[Y&G\u0000$'\u0004x[R8*dTpTyd<\u0001\u0016!\t>jy$_Rj\u000eh؄/\u001d_\u0002\u000b\u0015\u0017k\u0007\tlC\u0002>r`#\u0001\\\u0018`HE*\bs8/#YIppw \b&om$j}DAE\u0012\u0004h383\u0019\u0014a\t\u000bL$#W!Gq4h\u0019ei\u001f\u0003.EC\u000br\u000b\u0002bO\u0005\u000b\u0012\"/jq\u0003oaf%ҥ7J pxip)G.\\\u000e,\u001c\u0003\f\"=\tl*re\u000b%NN8.2Mc\u0000Nfr;TUw\u001eRҀEG$y̢`\u0007V\u0014\u0016v>\u0006$w9\u0010j2y\u0014~&\u0011Qxb\u0001\u0015'k\u0014&ubEX\u000f,9\u0007]8PK.\u001714=h\u00160q\u000b\u0005MG1(QPڢ\u0011>CI28mV\"cO{/x)AZ\u000eگq\u001a)7WC\u0015Dd\nkx\u0004v²vXRf_Dfc8`\u0000.Ӛ\u0000lnyu\u001ci\u0019T\u0002=9b\ft*\u0004.?v\u0016\n\n\u0011N*C;w\u001f\u0012oC܇~\u0005v7Oc\u0000T(iPόUܱwFO@]ZG\u001e/C#Xmj\u0002$c\u001agt4,\u0010˳+\u00124H(\u001dɁ:8%\u0018Day\fF\u0010(\nM)J\u0014 ^T?iB?J>!\\\r\u0014~ő\u0016=lMP\u0014;o+\u000b\u0003\u00140\u0018aZ\u00196\u000esJ=\r\fUVs\u0002\u0010\u001bM&iH5\\E\u0010c+ubx\u0004\u0015P(\u001f{\u0005從\u001a\bw:iWDEbSӅ\u0001#r6(zM\u0014b<.\bM(\f$ʼnI&\u0006\u0001a1C=2-E{7\u001fgyP`O\u0018QXEPC%R'\u0001\n5đ*ÑV >k\u001f\u0003#nt>6.Oajf6|LcjC[\b^OVơ25~OO\u000f0A*O7pjH+2MaBt3\n[W4X\u0011F\u0016~~\u000bA#\u0006\u000bT'\u0017a\u000b_\u0018@2\b\bs\u0013fCI%\u000e\"̥!i\u0013s>!0!˚\u0019U\u0010i=W\u0018\u001e\u0003d\u0005Ϧ\u0003K*\tkJ9s\u0012OC^\u00063+0P\u001d1|\u001a~f/ר,O\u000fc{l>Ї\u0014m1&e6r7m$eQQJVnY\u0016<+2lh=\u0018\u000e~My\u0001H$U7\"\u0011癱e^fC>\u0006$\u001ajAg\u0011%*\n?SO)?/iHS\u001aɲ\bL\u0006O$\rD:\u0005{`\u00124S:\u000e1@\u0003\u0003*\b\u0001E2r\u0004/Z\u001b\u001en.eUn.VkK%\"\fqM5}tP1*Q\f\u0005<\u0013U)\u001c*)Triir\u0014pgĭ*\u0011#\u0012M,l1i\u0019y0qR%ؚQeҐ[L\u001bs7\b\u0003(@z==}\u0001~hj8QՊӤ*c`hJ7rS\u001bg²a\u000eIb`0B,\u000eB=\u0010\u0015Ԇrd[hU9\u0001L{/\u000bqBm)\n'\u0011y2o\u0017:\u0001\u0012tKۣvک(۞U0Vh:4p.\u0013e+\b^\u0018-#,>0\u0016\u001al#St<\u0010-M\u0004\u0003g7!R-\u001bDII*5V+uG,ߗA7\u0013~Ȣ\u001a>\u0002^mB\u0004O\u00043\u0016\u0003e=@RZJ\u000bѰޝՍ\r\u0017ȷP]QUb˽7D!d|#ЗH\u0000ʫ\f墂\u0006e\u0018IQ@\u0005RI\u00181\\)x`(\u000fpp\u0017!TnBf̧)[*wV.\u0013\\ bJ\u000bT\u001a\u0003[6Hz0Ǔ#CmP>sv-O'Cw\nyP\u000fG)S0\rP\u001a\n+\u000b}M!0|\fp\u0018Q)\u000f1&=@kG\u000e\u0004cZ(дA@h\n:dÝM\u0007[>:ky\u0000\u0011E\n\u0018Q-\u0017\r\u0006ȾY]F@&\u0010R!U;9~\\/|&,RGF\u0006M\u0010MN\u0016En\u0002\u0003F\u0014Mt.\\\u0001q\u0004\f|)ty\u001f\u001e0Ed[f#{rGf7A|\f\u001b\u001cM\u0012^@\u0014DJ\u0005j\u000e/:SE\u0012߿a>\u0006(X`0TFS\u0005\u0018!b `\u00184ˬR*S`\u0018\u0017Z֒wd7{8bf-p\u0010\u0000qd>LX@(F\u000frv[\u0013\u0012ǻ\u001a(#}D&Ȝz#J3\bo>!\u0002n󆴏\u0001\u0012\ftE\rxE\fxE!Y\fY {@4\b~z\u001ex'l۳\n\"\u0016qz\u001b$a\u0001YZ\u000f¨3㐗$4\u0000\u0006i6a\u0011\fDLAKp?c\f_D t*5FQ\u0002\u0010 \u0003\u0003\u0006-\u0019,\u0016\u0010̘\u0015H\u0011ɿ\n/\u001c[`!\n\u001e\b%^TBMNZ @d\rH_(yC[\b'\u0019-~z\f\u001f\u0003x\u0014\u0018]{y)\u00009T\fD\u000bz\u001026YF#\u0018-A溽$y)(\u0002W0\u001833G$\u000ei\u001b\u001dR\"j}\u0002cw[c\u0001Z%]qm\u0014\u0018܊\u001c\u001e7%\u0012H&\u00021\u0017qBQ$\f2\u0015JjV,61\u0010օi\u0010EGFU:HV\u000e:&3+(\fJ\u00039b5_*j\u001a̵Vp\u0011Jd-\r&:;'Cb\u0010\u0004\u0003LmhL>\"\u0007'A\u000b_@at1W܏y4'\t1J#\u0014\u001f7I#o\u001au]I\u001f`wZ\u0018@U\u00139ٝ$Y/Ga\u0019\u0011BV):~֞\"н\u0014\u0013FLg2\u001elb\u0001*_S?:(\u0012E\u0017\u0010\u001eC=UޖuR(\u001c~ػoSgM\u00059}\fКP\u000eɻ@\u0005tZ5T\u001e_\u0010\u001fT)|>\"\u0013ܧFޜ*C'T\u0013@D\tL(\u000ff?AVqѡO/\u001e\ns=\u00170 \\L?-B\u001f\u000e\u001cvx\u001aY,6g\u00168\u0018\u0000A4t\bjB\u000fBzDRwC:eL\u0017](LX54kU|~\n$.0^\u000b:9}\f KvQ\u0005cBLNÞ\u001e$8?P(B\u0004\"\u0017,B\u0004J\u001eވ\u00136\u0012¥&\u0015˲\u0018`HB\u0011\náB\u001dt\u0006OM0ܧ+J\u001eÿ7AuXY0&L~Y}4\u0015u:G>`@lL\u000ei\u0005o;\u0003әK,ps+x5:O2,Q)}@Xq\u0004'i4r?$H915OPZfo5\bL\u0018H9#296:\u0007\u001d\u0001|B1\u001adx\u0011\u0001\u0016ArZQdt\u0004p,\u0014WqM\u00013R4G~1<>#U>\u001fQ\u000e?G\u0019~\u000b\u0013 h\u001f\u0003DF޶0\u000elҡGsE\"F)}Pi\n_\u000b_\u0006\u001de~0@'#4D\u001f!\ni_\n)ҹT'\u0006\u001e&ݨnO(ҁJ\u0010\u0013N)i\n3w'/F6|\u000elߜ\u0015K$bD\u0005я\"J\u0000\"T)RiP\u0012*V\u0014epi\u000f_\u001a~&\u0018hf\u0018]Ri_4\n\u0015B\n?\u0003\u0014>\u0006l\fN\u0019b_.b\u001a\t\b[\fЧ\u0005ʦxG>\u000flp:\u001c\u0006\u0000]}\u001c/\u001f`\bl@\u0014/Jսᔣ+~M=\u0011bg$\\NU8.LR6_Q3A\u0018`\u0004![et\u0015s\u001db4c!LS\"!7HESY$4j\u0003ŤN3\f\"\u0012\b\u0000\u0011ꚸ&\u0013Ҡ gW#˘|zYO!\n :\fx?\u001b\u0000\u000bc2#'UcL\u0003\u000e͝N6 ҃F\u00166,\t\t\u0000d:<\u0006\u0006\u0006PDLE\u0018L5qy\u0014\u0003,\u001d\u0019\u0010h\u001c\b<рU'+#\u000b]L4>\u0006X;N]AH\u0011#\fQ\u001b#E*G\u0003w֊郵WW\u0007,aXȤg~/^\u000eP[8r/\u00191{\u001e\u0004̔3\n0\b\u0003\u0011\u0013|\u0001\b}\f`ډ{:.Mڂ\u001fC\u0006(\u0004u=|/\rQ/p\t\u001avZǧ\u0019\u001d\r\u0018`{ȻZ\u0012!՝N\u0014\"\u0006C*2\"\u0016J\u001e~_7\u0017_\ft\u0005/\u0018଴\u0010\u0018I7\u0014;L\u0017eGB\u0018dS\u0010ƴ\u0000-,쭙'%Ko1ՈЉ\u001ab7\u001an䑣LImZy{MzPOxQ$q|`4)\fp'I[X\u0005+\u0002ܾi*y\u0016H\u0017&\u0014Ť\u0003t\u000b\u0011:nA2m\u000b\u0006\u001a\u0010J\u0006\u0018=&\u001d\u001aq\u0007o!Al^\u001e\u000b#2#\u000e{Ԑ)9JN=\u0019\nJ5@\\oLW\u001f\u0001Po'j\u0014\u0013esrckDw>\u0011Zh\\S#Sˢ}8v\u0005(EBIrm\f0`\u0000'hh,\u0004i9J\u001d\u001c$\u0010,\u000bI\nwM~kն(0Jc\u0004[4lU\u0018\bb`jB\u001a<^J\u0016\u00112УC\u0012mlD.HWFT0O2*\u0005s\u0003?\fDMj\u001d7G4\u00154'c\u000b{OYf\bVH\"Z\u0011Uj<\r-05Z\u0017>r\u0012\u0004\u000eRY\u001a\u001b\u0003\u001e y$E\u0013\t\\CLTy\u001c`(pJM>U.\u0017L+X:-v\u001f\u001e\u0018@=m\u001a\u000eg#G;pY0\u001e\u001c# \u0003Y?'\u0001[p\u001cE1|v9-{``\u001c\t\u0006ZF>\u0018JƑiv\b\u0006\u0016T%Y~_\u0003iRާx?\u001b( lBA\\`76\u0011u}36H\u00186\u0014!{GQX13RT\ra\u0010\r\u0007/:\u0002<\u0007)\"@i|\u0010wT\u0019ՉȾo8\n)h.\u0019ܰ18{xTG1,I\u0004 A\u0010\u000fG\u0000vQR\u0018vPa\u0004\u0012ab\u000f]d\u0004;\u0014،t#y\u000bS@\fRc\u0018Mi$\u0016(\u0011Y,w\u0018oyh\"ʶٙr}R\u000b23\u0005ڠք)9Dfh4H\u001a0\u0011TĔAjrt>W\u0015O7ް\u001b\\;A:ID\u001c\u0005\u0003\u0010p\rV#Q,\b]O]kLd\b\f8wP*I\th\u0015x\u0006@\tcE'[a*3DjN1\u0002̨j1o$B\u0016sP1\u000e\u0006LqH\b;BArIe1|)dQ\u001frRa\u0010\u0006?XUM\u001e~\nu_g73\u0006c;k#m3]0E\u001d\u0019\rRt0hťNGaL>\"Dх$\u0002kL\u0004Y]\u000bJ'(*\u001dF\u00158\u0018\u0000ڻ\u000f\u0019yN<Ի*M\u0012\u000fi~\u001bˆ?&\\*R]D\u001d\u0019͊R`Ir~2'\r\u0005|\u0006B\u000foH6\u001b\u0017b3g\u0012,W\u001e9iZ*@r\nU-z\u0013H}Lg>2w\u001fʵ(;>??Ff\u0000jx~(/\u0006TP(\t\u0005\u000e='\u0012H$\b\u001br\u000b=\u000b:$azK.L*_L\u0018\u0004˝G:崭d\u0015jа@TKyྦw\u0007n}r\u001f틍\u0015\u0003P>\u001eQx\u0004 \u0005'SQxx\n\u0005\u0012K\t\t\u001c\u0004\u0015J~K]Д͠5V'ƒޟ\u0011B\rX\u0012{y->\u0006\"1?\u0004p1\u001a>J$\u001al\u001b\f+p\"b3r-\u0011|F\u001fND(a\u0000KJ|Knʔ\u0016\u0018\tkrCŔ4\u001fŃ?q#nL\rC{2/kT\u0004o}p\u0007\f\u001f\u0003`Ÿl )K'4b)\u0013x#fJ\u001an͔&)A<\u000eiARYLlh\r #'\f\u0000Ґ\u0012ŁRb\nCL\u001e*UVL~l\u0010o[&}S}\u00101\f\u0011\u0018>\u0006:cH>\u001e\u0017JPd\u0011[\t\u0017h7,97*xu\u0014,~\u0014\t!CpI)>T*\u0012F$_R=g\u0018`͜B?T'\u0014\u00031\u0000\u0006\u0000$\t\u0000\u0010Jh@\u001aդd\u000bPne.~w\n\u0015Xt^\u0015\u0018XQӈ\u0001^킱S\u0002VZņ\u0017mpǐCH}\f0\u001dფJHH,\u0015OD>q*yX*aRaH$\u0018EGͧ‹\u0018a$!zI\u0012\u001d\"#Wb.!/6tsELXQwSS\u0005\u0017\u0012\u0007qmx\u0002\u0018\u001c\u000fi\u0016fA -G(pr[+$DEW0\u0000Yo켘ǸI&Q5\u0010yIN\\LQHcY\u0017\u0013\"h[))\u0006\u0002zh}BwA\nsl_q]\u0016LC˰\u0012ު\u0004\u001aD\u0015Ega\"+#1\u0000$|$!RNA\\\\&S!6˴ޘʹ'\"\bЮ~wTtAsՊO*6H\u001f;&PG\u0018C0Є\\J·r\u0015\u0006Pkn1Aepn\u0012\u001b{b҅ꦩ@UB#I\u001b\u0006\u0011yؤ\"cUە[Ź\nC\u0018\fͤd\rB8)!\u0016l.\u000euXȎ]Ȩ&:\u000fG:\u00025~|1\u0000?ES\"L{sp\u00143rTOM\"3\t\u0015{\u000ek\"\u0019쌖8\u0002UD.81N\u000e\u001aC\n%|W\u001d5dN\u000f(\u0007\u0003\u0015Qt(\t: \u001e\u0012\bf*\r%T^1\u0011\u000fR\u0001&cfⴵ\u001aZ_\u000bYw7Z\u001b\n|lsIF\u0002yP.͌I\u001eV\u001cLRm\u0005}>\u0006\u001f\nu$\u0015\u0014qȴAPU0mEzˬe'37\u0017\u001cZ}\u0011ً\u0006Ks\fFʫXy\bxlp\fpb\u00020%SQRG|G\u001aU\t+u\u0011\u0019\u000e?47=?\u001a$PS:)\u0000\u0006J(8PZR\u0004&}8:*儶s@-.&O%\u0016\u00102e#q\u00188ad5n\u001d+eJ(c)-dKꀶ*\u0002IT\u000e3\u0001&$\u0005}\u0006zh5O\u0015\u001d\u0011Z\u0004\u0006OcOmE\u0010vT*\u001c%i\u0001. fa6(\u0001LX.\u000fTbO6Bwf\u0005'Ӡ\u0002֧RXlR\u001d\u00075K4\u0018 $V\u0006]\u0019va\n&^VK\u0019J1,m;/ia: UK܋\u0002C\u0003\u001a\u0003Ce5S$\u0013UU@(!D\u0007\u0003X~\t*QH2zo\u0011@\u001f\u001a/i\u0016KֻΦՎ\u001cb')\u0015Jj\u0013$қ\t-F\u0000m0i#'\u0007Gb؜\u0014JkD`E?A\u0006o\u000f8IRzj3?.bV Y\u001c>I~r\u0000>#]\u0002\u0011\u001aT\b(*\fb,\u001f\u001fE\u0018CآG\u0010\u00001A t\u001a!@\u0015E\u0012!q(\u0012z0T{N4\u0014+p\u00118D!\f\u0010\u0018pw\u0015ed2\u0016->0,\b`#\u000be'EPK\u0010j\u0016)>\u001fA\u00170\u0019\u000b\b>\u001aU=\u0018\u0010-C0\u001c,V\u0013ȂuV\u0011#YDZr%\u0001ʈ7\u000fffM;\u0013Ā\u0001xљi\u0001E)|l{\u0018\u0012\u0016~7~bL(\u0013\u0019}*\u0010\u0012WTH\u0015\u0006`D./}\u0014w&}G\u001c2\u0004\u0001\t\u0002TЃ\u001b\u0010\u001d\by46\u0006@\f\t\u0014\u0004()tI2K`$2-:BA/Dn3•Hz\u001b@}́z\u001f\u0015o{2\u000e\u0003gkk׵(c;(+{w(Տa=\n\"hGR\u0018\u0006j!\u0004y\u0006\u0003`3\\\u000b(ud\u0013\b'S\u0016KIi\u0013\u00002\u0007C}\f@SFv+a=\u0002>\t\u0000\u0003\u001c\b\u0010I\nr\t|(!y+\fAxppl\u0012âS \u0014\u0002$VM]\u000bPL.\r>\u0006HQ\u0013sH>\u00047Z\u001f\u0004\u001dS_\b%p\u0014\ba_V0\u001ap4\b&\u0014(\u001c\u001a\u0004\n\u001c\u000698\u0010fR5\"{20\u000eo\u0014\u0004{4\u001b\u0001lGx\n!YЄ¢n)]\u001e\u0004ˢ\u0018\u0006K\u0019U\u001026D-tLI~ȍJ\u00148&a9S\u0004P,PT\u0018׼\u001b;\u0015\u001a]\t\u000fqA!ݦ`\u0000|[g\u001e\u0019e@\u001b`R\u001d)xZh,B6c\u001ew6fADAH\u0013!6\u001d\"Ů$q*\tcCX׊m\f\u001ffl?X[$JeELq4v0\u001fP\u0002]˃\u0001nrR\u001e\u001f\n\u001fM01\u0003Īet\u0007!֩3\u000f\u0014jV*>g3x6\u001fй&>M\u0001R=A-\u001bdc@\u0013Hc:նR$8\u0002\u0019@C=Dx\u0018y#cQ:5\u001cO(Z\u0013\u0006Ec{sX O]|\u0001\u001c_RM;\u001e#//\u0019,b0G\u001a\u0012\"uTWd\u0019`\u0014HY!=ðCO\n\u001c$Z;3\u0016(\u0002C]9u\u001cK\\Ab1\u001dsڠ\u0018\u0004\u0012ߘ\u001fJcz\tӑ\u0019F\u001aI:?(<\u001fC\u0016\u0011\u0014.Pd\u001e\u000e\u0011\u0006h\fo4rh\u0004\"\u000fiAN\u0003\u0018@\u0014.BĀ\u001at\u001ftYcV#ڍ}c\u00006\u0001>\u0012gU(QB\u001b\u0005!\\C_H\u0004\bߨ6`葜V8xHk)e':ⴝ\u0015\n\u0003d\u0004\u0002b2\u0007]TܗL]澨E>2C\nA\u0019Y\u0010\u0015*L!\fPA\r\u0011'\u0001j.]8\u0012M\f7\u0007%orЈ6E$\u0005\u000f\u0007qI[\u0014\u0001\u0010\u0014\r\u0001PXbRB\u000fU2ܟ8D܇\f;P(>\u0006`1\u0000\u0006\u0000\u0018\u0000\u00038d &0\u0012HY\u0017hO@\u0019#F1\u0018,`!a\u0000\u0016%\u0005RW\u001e\u001c\u0001UA&5\u0001\"\t,5\u00040cb\u0006\u001d>\u0006@XY&qW\u001fYɚH\u001cXN\\yY\u0012s\u001fr437&Os\bАi\u001bpS|n\\\f`w%%f2iV\u001dD%)\u001c\u001abH/\\0\u0003s\u000bOɦ\u001c\u0000{ԭ7Ys92L\u001d\u0001\u001d(4OJT\u0003_X?#ĵ?p_\u0013\u0006U.\u001at\u001f\u0003geu\rYW\u0013f۰\u001e\u0015\u0004V\u0007}\u0005G?Ue0R:7N\u001e>yAΓ\u0006>\n_?\u0011z\u001dЙ\u0017!8\u0000\u001e\u001b\u001e~}igv\u001f\u000bŽ\u000bW4ۮ8Ҏ\u000ev4F\u0012:o\u0018c\u0000\u0001\u0016_\u0006k䡍ϹȊA'*-Ԕ&#\u0007aD\r}0TM\u001f\u0010\u0007I\u0001OR>\u0006hJ&Z(ݕ\b7&RY؋\u0010\u0010F\u0016\b\u0016G:`6\u0014t\u001c\u0018`0@\b!\u001cVbC߅%\tܜ\u001c'\\'\n\u0007}\u0019T_c&c*\u0016\u0001[v%-\u000bDԑ9֤eh\u0012\u0002&\u0013APS\u001e;[\u0016'\u0006'\u00151\u0007H\u0011,;!%\u0018\u0002\u000eKJu:]߯\u000b$\u0017\u001bc\u0000\"\u001a=2p\t˜S>\b\u0010\u0013HQսg\u0006NŲ)F\n\u0001ހް\u0006BvH\u0010*Hмh|ײ[}ݫ>f}Qx?ʻ ;}Gq\u001f\u0003H4ZSE$+uI\t\u001d\u00058Md*rY\u001c\u0018M\u001d淙\u0019dܑwS\nM Hܠ\u0012.\u0013BTa=\u0006HYg\r\u000e)RBR`\u000e\u0013\f\u0002P6[\u0000U-C%T񄑐F\u0007M\u0004.}66\u0002t\u001e\u0004ip\u001f^0)D5sLd]N\u0007:I\u0015Zi97`+&s\u000f\u001d˃\u0001(X#\u001f\u0019\u0011\bi:rTLB@-\u0018Nb]`*\u001f3XL\u0019Ȩ4gc\u001aANGCp;\u0017`7!\u0011c\u000f\u0015ȱ\"\u0019|$uT\u0017ߡQ\u0004\u0019zEK4M0\u0007p\r]\\3\u0014\u000b&7B`\u0000\u0011pLCA\u0007X\u0007V\u0007E3g J8v't\u0014!T4xS0x\u0006g\u001dwV\u001d5\u0000\u0015[B!č\u001diHӇ{Y\u0002OfR={LN\rG>&\u001f\u0019c\u0013D\u0001fg4r'(T\u0016:,\u0014Ep\u0005\u0011\u0015\u000bcz\u0010v~DwuH\u0018sʚ\u0006>\u0006\u0000^\u001eS\u0013!M f\u0013Pz6\u0001UŃ)-Џ]䔃\u001e/\u0012S\u001b\"IhҴ\\2Wu\u001f\u001a։ppG% E=\b%wڦ4IxmPuT\u0011\u00153:U,O\u001b\\B䣇`(4%~\u001ct\u001ew1\u0013\"(DMڲ_PxE['S{h\u0004*c&p?Ù_nkf\u0012bSuݍCىơ4g=YƜ\u0018@;\u00024;z3-WJj \"kz\u0010%U\n(kZ8ĸW\u0001ms\n7]\tQ\u0016\u0006\u0003r>:6ܔ\u0002]2z\u0017vJ\u001aQ*Z\u001c+i\u001fB,i\u0001\u0012z\u0007\u0017q\u0006\u000e13\u001782!\u0014_IʈPP'p?\u0001.fLVxj\u001a\u0015x|F\u0014wB\u0006SR\u0019\u001eGc\u00058Q΢};6’\u0004\u001a\u000f\u0004/چ?i\u000e\u001f\u001ee\u0012-\u000b\\\u0007+\u0018A\u0006\u0003N1\"e\u001a\u0005b4\u0002dv@3\u0016\u001e&mTVK}X\f@hc\u0000>U6,\u0015\bme0u\u0003@;x'{5B\u000f\u0015kS\u0001@\u00024$\u0010\rYV#\t\u001bc\u0010\u0014\tGtG+`FrsT\u001d%3{\u0012(?E[\n\u000ec-`ZE\n\\2v\u0017-\u000bAA\u001ct\u0018\u0013\u0006c1p\u000b\"=\u0006FذOcT֠=dmn\u001d\u00009\u0017\f\u0000ՑSr$\rB&V\u00168X0vFRq熊䈾\u0018<[wd58X0 \u001d d\u0003f\u0019\u0002;\u001dHp,ɣU}yv\\@Tj\u0013S\rb*R5uJP^\u0017\u0002(܈DtMޖI\u0018\r\u001d(\\XLq>9\u0011\u001am\u0004\u0017\u0010\u000e\f\u0019\u0016\"{SY67\u0006N@3K@RX\"\u0019\u0004yD6Je0y\u000f-,16F`}]\u00044\u0014|\u0011bK\u001c\u0019NU#A$\bXs.B7%A\u0011.\u001e-Cu>靌:\u00161ٰRs\t>\u0019y_PN\u0014;\u0011U\u0011c\u0017(\u0019\u001bf\u0003\u0019c2\u001bl\" FȔj%)\u0017oB~43^\"Q'D\u0001s0J\u0016\u0019\bP+\\8|\u0017A?L?@[V\u0005c\u0000\ty\tr\u000b\u0006K\"n\u0002\nE+\u001f*\u001b>\u001e\u0012'S(0Q0\u00005nE91\u001cH\u0018H)D%cXw\u0013\u0018\u0000#\u0017+HAYx*tȆzh!\u001e\"\nJ\u0015\u0004u4aM\u001eæ\fh4\u001eB\u0005O_D\u00061\u0004\u0002~e\u001f'\u0005\"\u001eu\u000ey5E4QJ940@9}͊)6*RƙOwM\u001fcyc\u0005y=E3\u001f\fE]\u00013\")\f2{\u0018 F\u0003\u001bI8\u001a?\u0015z0Ql/HA3#i\u0012oNeR\u0002S6\u0018`\u0018\brDՕ\u001a`y'\u0002_ag`$A~\u0005d>\u0006N?rN?$'\u000e\u0007bnl\fk.3Ob2_ڋnLyN\u0002Y׃#Je\t㧲Bԛ>W\u0018\u000el_ڭ\u000bH#\u0010d=\u0015:\u000fJ\u000e:\f\u00010\u0000\u0006\u0000\u0018\u0000\u0003ZA5gsA\u001agD4·VĜ\u000e^p4\u0017Rnǂy\u0006\u001eX<8Ģ`N@MC\u0014-4B+`\u001dI;\u00144h2w?\u0015Ug}\fpS\n\nJ6\u000b\n\u000b]̬3]$)UbRbf\\򠨦ޤFZKε^QURb\u0016ų\u001e\u001a\u0003^t-3`j6nǍҊ\u0019\u0011\u0011\u0005\u0006I\u0011y\u0012*1B\u0007e/\rXi\u001eYC}Xv\u000b.B\\8Y.rzh\"Ը\u0001o\u000e\nb$\u000f\u0007LnZU\u000b\u0000PAIR=[9^5\u001aZ3\u000f\u000fb(\u0014CdNF\u0012\u0000\u0010Z`R\u0001\b\u0005Ъ:46D\u000bO\u000e[[o;aM+G\u001bD.'/sQ8#e{7z$F\u000e\u0016\n~L3\u0007\n\u0006\u0000\u00196yaPea4\tm3Di\u0005=p\u0003/jqYz1@?cWE7\u0015zH`/ɸT\u0004ZGrmeE'lɃL\u001d\u000feVȮp%Ie\u000fz\u0000m\u000f\\D)LXk0r`IqVx0<\u0016Tf̽\u0013\u0012\u00183N&\u000e(>\u0015\u000f+3'e38='Jw\u0011}\u0010>\u0006@I~\nGvÆŎ\u0007)Z,~\u001a҆R9H\u0001\u0018\u0013گ\"b$ː1[5[K\u0003hu:\u001e)T\u001fVey\u0014z!h*˖\u0007R-\u0006H~\u0010.6V\by6\u00047\u000b%1\u0018\u0019Q\u0002\fpu6{\u001eV=P` +LT8K\u00041\\\u0012t1b*\u000e\u0000ȣ\t\u0005I๛>!/GLnFL(u܈a6%B6ڈx{IȃC\f1F'\u0011^\u000b\bΪ%F\u0019\u0018\u0014%-\u001eXv+aFc\u001b׻Ms\t\tev\u0014;\u0015a*7\t\u0016l>29\u000f2S07a\u0018u0`VeÀI\u0001K\t\u0003Nu\u0007qĉK%Uf2l\u001c\u0003VNhb+\u001b\u001dPKD\u00121\u0018!v:&\u0014\u001a\u0001uϩwOw\f%ę\u0017\fZd\f2c}\u0018a9l$w\u00130SzD6@\u0003v\u001evl=aRD\u0004YW+MFw\u001aHL]&\u0010\u001aDzH+O>3F\u0018 UyTO96y@9e\u0019\u001cS?'\f\u0010A(}*\n^z\u001bJ~hT0\u0011ټ\u001fGM9Eˑ`\u0016Xl\u0014.QWC{PN-ӥr9L\u0005Tl,!{dJ\bA9$v޲\u0000\u0003\fFH\u0011M{\n#fDmz*Y_#\u000e:I=\u000e\u0010\b\u000f\rp!:\u0018\u0011\u0006\u001dorDX\u0018MS\u0013l›p@u㥲jɉ\u0005\u0003*\tA\r&.\u001dr~vnu.B+9Lj\u000e;@k\u000f\u00103\bAa \u00186zlЊ*#\u0017%\u001av\u0013V\u0012\u001b(f\t\tSt=X\u0002\r\u0004maWHgd\u001dD!\u000f!\t@jP8d\u001f\u0003\"\t\u0013Jb\u0006)|\u0014Nr\u000bJ\u000bOO)xMJ\u0003xdpDM&ܤK\u001cG_?\u0003sLpUbC\u0000߷<{UNbC\u0000W\f\u001bvL\u0003B\u0004*7n_\u0014\u0017iF᭳/@m߂\\6'2\u0001\f\u0018\u0015mfނ\u001bcbĐ$t\u000f$$Dx\u0014(}]j(#ꡛ\u0013lR`Ɏchy˂\u001d\u0018pco6edl80@xFB\u000f@:y7!%>\f+mģ\u0011dP8ҪVꪤ![W0\u0000wK$;Vh,(z\u0002\u001c,\u0002q\u0018F\u0018\u0003e& EG\u0003Y՚\u0002ux\u0002\fC#\u001dZnJ<`,?4\u000eiY';\u00183@\u0015\u001eW\u0005q~zEC}uqF\u000b'.-,]`\u0014ƜO\t+9\u0010019\tUClL\u0002\u0001面\u00014\u001cL>$\r\u0004\u0013\u0011 \u0011LB5$L\nSF)tPgUf>?\u0005\u0007\u0004S\u000272[\t>sH\\S$.\u00110t\u0007\f\u0006\u0012Z\u0019\u00180ƔBݍ\u0004V[8\u00193s0rϖI\u001fB?-\f\u0000R?\u0014*\u0004\u001f'8#L\u0019\u0019rOM\u000e啩ZH6\u0015\u0006pK\u000b에\u0005;l\u0000\f>+D\f#یO\u0019S\u0006̆8*'\u0004\u0016gԾ*H\u000fq&\u001c \u0014Z\u001eY\u0001X\u0010FmFbf$f\f=,(\rzo/@H1?\u0001xl\u00035aN\u0015Ą.J@O:Jl`\u0001H\u0015V);9\u000b\u0003d\t:x\b;!\n\u0005J\u0019]Q)I^Uz${\u0006R$\b(dXI!PX2Ba\u0000(\u0003JYVT+*CX\b>\b>\u0003B\u0012|\u0006?DaW\u0010|\t!,M'?H=\u0018il\u001aL\u0016Rh(J\u0018\u0000$t\u0000CN\u001e/\u0007#\u0011q꼔\u0019m*5XJɈJD\u0018懲$\u001ec,j,\u0003?tсX\u0002f\u00020\bb\n>\u0006@ب\u0013>P/\u0015N'Y\u001ai'12\u000fȫ\u0014-«Q$b\u0018\u0013w\"5\u0006(\u000b9*M͗YErzc\u0000G\rZ,k.\u000e\u0016\u000fE;q}EG\\ؼGk\u001d\u0007d\u0007\u0003ȁϢ\u0005\u0001Ԑw@)FZ[\u001aj\u0010*.5f\u0004k\u0005\b\u0001\u000bzj\u001c0u\u001eo\n1\tT_\u0007VoN\u001e\u00119z<>\u00060YZ~jן\u0014נ[G\u0012\u0004\u0000\u0005~`\u0017\u0003\u0010\u0004~\u000b\\5Z~XXlUʶ\u0000\bVG1K(mm\u000fmo?S\u0011Տ\u0012F^F'lV?s\u001f-VV:~M^\u0015\u000f\u000b{}\fQB\u000fܩ_u-3ke*\u000b$E]2Hј^bL$!\u00170\u0003\u0017H7\n(\r\u000f/%\u001a\u0000\u0003:[c%ђtd\b\u000b\u0011*+'\bz\u00147|\bi;@\u001a7PCt\u0003:kևA\u001dhQ\u001a\u0003h\u0006\u0003\u0007Д\n|L-\u0010/S[b`\u001c\u001a\u0012\u00109Ke,@J1ç†1\u000bXJK\r\u0013`n\u0011m\u001e\u001cs\u0018$\u001a\u001d\"3Ɵ(rHdM1kΪxt\u001bG\u0005U-e$}\u0010ԅ%g%g\u0014}5\u0002ym\b\u0018\u0001\u0002BKk.\u0012eUN,Ђ'@\n+7U'JS}\u001c}Ur}j\u000fc(\u0013e/{ډ-3()\u001a\u0010޲\u0014c\t\u0019\u001a\u0016CxlR%\"\"_[}&i1 ^ĐI\u0004f\")%\u0007Ip09t(\u0014u\u0004y\u001bMx\u00025|\u0018`6\u001fi\u0015\u0012\u000e\u000e\u0007s_A1\u0005QJ\u0019\u0019J|.\"):i!fy0\u001d\u001a\u000f!xh\f%)%a\u0000\u0001ҝ\u0002u\u001cMy0\u0006`\"{WDB\f{\u001d zrxOU\u0000qzw\u0005\bh(h\u0000\u0013p\u0019\t;\t\u0010\u0013\u0005\t\u001f2\u0014\\\u0003!( 1ygh\u0014HC8b\u0010\u0018:\u001b\u001dyn\brі\u001b*Z\u001a\u001c\b-2=C,\u0007,\u0007^\bSi~\u0004\u0006|T9\u0018c񂧄\u0005*pj’V,f/\t[;\u0013z#Q\b\u000f \u0005̰\u000bB\"R\u0018\u0000ah'\u0016\u0013DXb\u0015j\u0010\u000b\u0018;Qo\u0002o\r\u0001\u0002π\u0013He;hѕ!\\pRh$.379ڧs\u0013\u00037%7]Ԟ\u0003\u001dOL\\'\n\u0006x\fЙKH\u0016\u0016\u0014\u001aU)\u0016vS0WC\u001a[I!$nȜ\f\u0016F\"\u0003m`\u0007,\u000fp:fYN;c\u0000\u0018\u001e\\5a>\u001cQじ\r\u0010\n.m^\u001fZ+\u0016\u00044eB\u0005\u0012\r$QJΫu{\u0006~eb\u0000OfTƩ\u000f\u0012ԯ/Ϛ\u0016\u0018UitN%\"*\u0012NK\u0004Cv[i[*a1L׉ppG\u0004\u001aNm@(!l\u000fB\u0014\f\\.{'\u0014\u0018\u0010\u00076\u0015{RrƑS}ճ߾YA7YBakFNaтhځ\u0006sL8\u001a\u0000\u0019\u0011?\u0014*^\u0007EF2/0h3KNi\u001a\u0010Q.\u000eM(HPH\u0004?FM\u0015\b²x\u001d\tk!ݕ\u0004\u0012\u0007\u000e)bGtK\u001eڪ˻mx3V/bu\u0016\u001cBɕC`0)b<(I3A[^\u0014\u0007\u0006(AE\u00111\u0010Bd~ŝclGh耥5H\fH4tȇX\b\u0013\u0018\u0002?|\u0007#>\u000by\u0001ibVi\u0018Th\\\\8=mJ\u0013l\u001aI\u0003|\t\u0014Ƅ\"K\u0001\u001a\u000e\u0003\u001f%(ZP\u0014Kpά@$\u0018F\u0003QR\u0014E\u0002bxN\u0011\u0003g\u0004&Q!\f\u0011*\u001b>;1\b˝xN\u0015xS\n\u000bп\u0013dNO/@o+sj_L\u0018#O\u0018v$F\u000e~h\u0007Qz\u001e\u000bo60qr`C.(\u0005AV~XBȈ8yC nǴJP.ewy\b\u0000p4ȝCe*e\u000bsPg\u0011\u0007nȮN\bR`\u0000\u0018\u0006WJ\u0018\u0014\rA*7#)qx9\u0006@W=ַrIgĠDHcBBC-Oc\u001f@\\Lo\u0013p\u001fqX\u0012F֨\u0018j1#\u001b#1%0E\u0003e8T8x:\u0017Aᬭ:BH\u0004\rendstream\rendobj\r17 0 obj\r<>stream\r\nCu2岉',FG\u0012\u001fn\"e('E* \f7\u0011\bRH$|ICgx`\u00004\rA\u0012e*Gp!@\u0018\u0005nW\u0014eP(;\u0010L\u0007\u0002l\"O]RnJ\"'U|&G͡!֠rs\u0011Nʂ\u0001@Ƅ1\u0017\u001eAP\u000eal@\\%ѓsT}Vd&Od_8?wrSOe\u000fz\u001ff\u0003\u00062YT\u0004\u0003\u0003\u0015\u0019x:\u001038\rEE2]Rs{F$\u0016.Ȑb~\u0012!c\u0003r\u000bh,x\u0015^5_ozdz\u00120\u001e0\u0000@ANEa:5&'\u001c(:\n\u001d\u0007\u000e4`g{UeK3=\u0019\fIo\u0006\u001dr\u0003g:A\u001d\u0012\u0019\u0014C@1c$\u0016|\b>ʚ\b>\u0002w\b>\u0007Â\u0013z;#ߥ\u000eK\u0011H^\u001cQ$RM`\u00051\u0000jҹ~\\\u0003J=;\u0017\u001f/4c\u0019\b|n\t\t7p\t~y\u0004\u001f!kߕ4O\u0013Hbc\u001d\u00189v\u0013V7b'\u0017ͬ \u000b!\n|}O\u001a\u001d?|}Lkqgq}^\\.\u000f' \u0000q}q}r}յDz~\u0002Q`\u0003́?w#TOs\u001eZK\u000eBH\u0010L/֪LLV\u0017\u0006xdz\b\u001a\u0007<Щ\u0018 ;ŏ\u0001˓\u001d0\u0012H\u0018Ŝ}rݓq(fL쩬p\t\u0004ދZ}z\u0004ܤ6\\-뤮r\u0000\fob8O3։}S]Ys`H\u001aa;``;`\"p\fa\\cH\u0013<&MX1ݓ0\u001a\u0013r\u0015\u0010`\u0004S\u0000\u001bX\b\rpo+{sJ\u000b\u001a*@xx.F*ȖT\"f18\u0016UXɼ\u00033կ=b1@kՙ\u0005F/\u0014ЇJmWjﴴO\u001aS\u001b \u0019.desmD\u0002v#uC{\u0002%C0d\bI 0@*+h\\L\u0012C b:$(&u;\t̥\u0006\u0015h#\u0010r\u001d\u0010v\rF۰z\bhK\u0013\u0001\u0010\u0003qѱZ\tóE\u000e\u001fW\u001b\u00008E,\b\u0014A\t͂\u0012\u0001}q\nU[\u0012Ck\u001e5i&\u001d\rO\u0015\n3*\u0000\u0015/dUԜ=@@MGPW\u0005B\u0005\u0007ĺ\u0006˰~v`쀒ha[/\u0002\u0014;BDQ=[\u0000\u0011C8u0=\u001c0ѣghp$𐨽\u0002\u0014z'\u0003LMW\u001c\u001d/\u0019-.\u001c_\u0001*;L2\u0013\u0018@\u0011Xu|8A\u0011B\u0002\u0004\u001aCH&\u0004')qiHȉ\u0003\bQw7i\u0019\u0019![)ϵcMp\u0014b'zi$\u0000%O(.\u0018FIy*,EYZ>\u0012\u000f'\"Q\u0004%9I*V\u0004)w\u0007KD|\u0002\\\u0010\u0003#\fOO$HʐrQ(ZK0ICm)\u0019e\tq\u001b-sls\u000f@ZxgJG?\u0007):VaXJXmVػ(\u0011aFI1J=2T1\fͲDx\u0007iՐN\"KLl裫\f\u00012Ń\\7TL8idhOg2@(kPa\u0006wf\u0005͸\u0017\u0000\u0015\fMx0\u000fX#KafP&uѪ\b\u001fZSF>0:GXIDA$\u0003ܤ0Ad\n!\u0001ԍNWN\u0013K\u0005\u0019̗^2/IE(]1¬\u0000A\u0017MP\u0004wmM\u001d&VdZrN\u00049:~\u0016\n5V\u0018R\nBx5gac\u0000\ra#Ԓ#e^SA]\u0016E5\u001cb\u001e GcR+k*ΞL\u0005u*\u0015T\u0007{U\u0010V\f \u0006L\u0001v\u000bXl\u0000kZU\u0015RMrM\u00185YFw\u0018tghS\fXrf iޙ\u0007\u00162A\u0018C\u0005URUJ\u00123o/:\u000f\u0006\u0018\u001dHZ\u0005fY-7X%\f4\r\u0002\u001dQ\u0015,\u0016Xl\u0019\u000eV\u0017j(7Sw\u0011m!J\u001d`#\u0019\u0003\\l\u0003\u001f#Q_\u0019\u0002?\u0016\nx\n\u000e:(\tRc쫃İaRo\r\u0010\u0017S\"\"|U\u0017\u0016\u0003B՞AnA҆bMFD!{24ȋ`x\rH0֎s\u0016)\u0012'#.h\fx]R\bG@GklS\"C\u0014\fa\u0003.8\u0019\u000bKE8W\n\u0006>V{\u0018L@N$Dz]GxӲ~ކ~$\u000fR\u0012\u001f85\u0018s\u0001BN°N+\u000f*A&e*(C\u0015˩>>\u000fʉȼk\u001c\u0013P*\u001fR-X\"f\u0004*\b\u000e\u0003#\u00134\u0000ՙn4\u0001\u0012UaĒ\u0015p1\"p1Ax?O\u0018A%@2$*9KdzFS4\n'\u0013\r\u0012jS;>y`M{H$8\u0004u$\u000bSh/G4Ad\u000f4!\b8\tAAi)Q/\u0012>dx2\u0019\u0003.CCɘ~\u001f\u000fp-hZ1\u0012w7\nׂ\rIjU\u001cr”\u0006\u0019A^Ƭ \u0013SP\u0012q\u001eQH52W,7\u0019\f<)x\u0013dPC(E\u000eUJA\u000b?q\u0012\u0010~lXRXsf7:\u0019\u001c0pC2hM5\u0006\u0018{Ǩi\u0017\u0000r:@@V\u0002Ow\u000e%2\u0013-\u001c_O$7ΎeU\u0013\u0012sH坦\t\u0013ԩ\u0007hl+\u000fѺE\tQ(\u0018@O!^p6\u0014.\u0016am\u0000Q u(Зj\u0012i4j89^\u001e(\u001c<\u00124A\u0003*:g\u000e\u0014>Q\u0002\u0001%\u0018@͡fcRݖɍXђG\u0018&\u0018Ei\t6\u001f:hҺ\u0018|UHl\u000bCg-.\u0012/\u0018\u0011\u0014\"a\u000e\u0005\u0014BasAj\u0011\u0002\u001e=!A\u001b6*]S\nD)5#\u0015\u0006L6Ok_C}\t~e:^j[=\u001bTP\u001d\u001dp%+tP\u0016ǵ/\u001f\u0000`\"\u0011f\u0002y\f\u0006!\u001d#|G\u0003K&F|ZN{s0p\u0010gϠEB+F\u0019NL\u0013,>JAR\u0019p\u0019\u0015\u0007U\b!\bD}\f0tQg\u000f/\u0015@R\b\u0013MF`4S(8=p4\u0018S@X~x\u001c\u0014S\u0005\u0011j\fG\b\u0015)HC\b\u0003tPV\u001a\u0014&iUS'@R\"|d3q.Br\u0011>'^\u001d\u0000huy4\u0015{\u0015\u000eGc\u0010\n\u001bLaq$\u0000\rcuX\u0014H~:xt\u0004@\u0006\u0004Bč\ty\u00062\u001ed1 \u0002\t\u000f\u0005\u001aR\u0003aKp(\tRe\u0012!dy>$\u001b%\u0018T>Պ~dcA=¿\u0001cxdKO!\u000f(34\u0007\u0013$M3~8c\u0012\b_\u000b\f\u0011#]9RufH.ZKzL\u0011M\u0018 dp|\u0013#%`Q9!\u001a/Dŝ\u0002R\u0012낼(\u000e0\u0012ξȾ\u0007,쓌\u0005C\u0004j?\r6\u0018w<\"\u0010#P+\u0019@%mJàez\nWIxJ+PVyHZPRt*KQIRx لMe\u0006\u001f\u0003\u0001z~\u000f*1&;\u000eY\u0002\"0@\u000f>\u0011|Q&&Q壘D\u001d7L )~7\t\u0003\u001dq\t2ѣ:hR&x\u0015 6^#z\u001eW\u000bF\b\bg\tA\f8%$J\u0006C\u0011`rا}\u00024\u0018\u000fM\u001fhTCt\u0012'\u0012)$\u000eh\u001aF\u001c\u0005_\"X\u0005Ȃ>*\u0018M}vs5;9!\u001f|YB\u001dj+1@1RgS8\u0012\u001c\u001d\u0015H+j{\n\u0012\u0012f\u0012v\u0012\u0005m\u0012$SLL{PQ[2QT3r+LN*\u0018`\b)\b>P\u0012\r~fz/W#OL`?\u000f}4\nѼ4\u0010PB\u0011\u0019U\u001a\u0012I\u001a\u0018\u000e7'h%\u001aX\u0006\u000fok7+:\u000e|9\u0003\u001f5`\u0002\u0013\u0002?\u0000\u00044*\u0004R\u0005\u001f\u0012\b>\u001cR\u0004?eM\u0004\u0000\u0004 ށ9\u0010+\u001axAF%\u0006w+?\u0006\u000bpR[cbH3RdZ~\u0004\n\u0017\u0017hűk)\u001a0d07S0r$R}t!=\u000fc?ű9lT\u001f\u0001h1-C!\u0018J\u001e)1O\u0005s\r3B2|0j'\u0000kd(` h\rELX\u0019\rBc\n\"\\<\u00067\f\u0006\u0005B7|oN<\u0007\u000eq{'!oD*\u0018\fQ\u000b\u0014\u000e,PR\u0004DlE™s\"\u0006p?\u0006bT\u0014\u0006I(Ny\tYU\u0005:\u0011g\u00019Ry\u000bFѪ`c >\u0015>OH\u0001ba(\u0007\b\f`f\u0018\u0003ĵNY\u0011\u0011yo+IA\u001b?:y¼cx\tIEvɇl0qg\bדk\nٕT*PU~\n\u0000\u001ee=36Qj\u0011\f\u0014|\u0011|z@\u0017DZd!\u0013n&'3\u0013\u0013\u0013\u0016M\u0006h\u001dm\n\u0013H\u0000|@n-Ȓ<)\u001eG\u00043/\u0013J+8tJd\n8[qޑzX\u001b\u001bЌޖoXXw\u0001(1{f\u0011ƀ6LpOɎA\t@ep@\u001c6\u0018V\u0010ZHa\u001c\u001a\u000eA\u000f\"Js\u001eD֨EFƤa\\2`«B\u0014rvLPD@\u0001$f31p\u0017DyF=߬<\u0016||{\u0012)6LI\u0004A\u001c+&?iw\u001f\\\\$\u0019D4o/F\f@pgL\u0005yP\bI\u00050\u001eXlI<`r'eb\u0015)LM`Pd\u0005f&ygYgr\u0019@\n^\u0001i\u0011\u001eV0.t)I4 \u0018\u00002>R\u0012'\u000e+RybUq\fm\u001dnyuI۱cEcH?\u00077\u0007eeŸO1MK*?\u0011b\u0000g,֤SUb`h7z4\u0014\u0018\u0002!10x\ft5?\u001c\u0003R\u0001Q\u0005\foo,rIt\u0006.\u0010Ί\u001b:\u0005\u0019:E\"#:gИ\u0015\fgPiin:z\u0007t1p.X\u0010_a.tڤl\u001e&\u0004emv\\\".%$t\"O۵\u0001rfVBÑZZ\u0000.&DjjU\u0018nl/[\r\u0002J\u000ewN2ڰ*&aSnbP\u0002an\u0014pg<@Sԡ88\u0007\u0001ʊEl\u0004\u0017\u00194A\t\tH@\u0002\u0017Qd>(|`x\u0017$ERh8\ng\u001b,XC^ؕdJ\u0018@d,VW\r&-n|WAGa@\u0017#4ٰy-F+bu\u0012Rv\u000fq\bq|Q:I聆\u000bk\u00191\nU\r\u000e\u0006@\u000b\u0014\u001c\f\u0012\u0003\u0007i?YW{B'\u0005˭t-ݖIc{\u00132\u0004<\u001f\u00165œY\u0019\u0019w\u0019\u0003t\t\u0002\u0003\u001d\u0011t\u0017z<\u0016=>Us\u0004\rc=\u0011w\u0003/\u0006C4c0tB\"((joeZE\u0018 \u0004Ep5\u001c\t5M5j\u0018g\"8\u0017E\u001d\u0004Mb\u0006\nrH\fj\u0003^#\u001cX\u0000\u0005=Zu\u0002UM\u0010)U2\u0004\u0003XɣfȜh(dK15 D\u0011( 2\u001cGt\u0010Ƌe\u0005c\u000bQSi7\u000b\fI2\t\tԚ\u00173,\u001eR\u0013\rpp# xX\u000e\"bL\u000e[\"\u001cBA9B԰iG\u0016\n)(ew[M\t\u0003\u0001\u0017`_z\u0013$\u0010\u0013C0C0\u0015:_\u001eUe\u0016;ʰhψlf1_0Nj\u001e\"3@0WNzR!\u001a\u000b\n;`9p\"E!|%<\r#gC4BG\u0019\u000eڐV\u0017\fpE\u000eM\u0004C\u001dу\u001c9D.I4\u00162UYT\f\u0006]G\u000f\u001di{-1ChD\u0012\"D\u0003\b\u001c\r\u0003(\u001c5Pl\u0000\u001eD=*]d\u0006k'pǍ\u0015^->r^i!=4)px\u0007*`_y)i\u0002;\u00016\u000eeq\u0010|1\u0005GxjL{AS5Ǥ>\u0006pC`\u0004Uw\u0006rXzx{\\ZŃBZq\u001es\u0015 BZ&2\u0016{#ȭ8=\u001cN\u0010>\t\u00068=LIdFpº\u0013Voi\t_eTY\r\r\"8eZ\u0011\u0002oș[\nOɾ\u0005E\rl\fC؜\u0004\u0010m 3B8Ūj\"8\u0006%]:H(T71ϤN8X3ht\u0016\u0003Y)D_8\u0005d\u0007$\u00001dk4*GW\rau\t,Ϙ\u0004\"MH9jPc^K>\u0012\u0004rg\u0001N\u001dS@-J32;RTJ}o\u0016\u0012\u0002D.\u000b0n4\u000elL\u00194ZOqI\u0010\u0007z<)R\u0017\u0017\u0001!wx8n9Q<5E\u0004t\u0007cITWJ /Zˍ\u0017k/;DE\u0012Oq|V\u0006\u0003Ȅ\u0005g\u0002cb$\nOf%\u0006$ cJ-y\u0014J\u001bS|0\u001dB*|F\"|5ʾi)aߓH:h\u0015\f Ve\u0014RMv\u000e.-\u0012Ⱦ\u0003\u0013r4\u0012FhLkfpT\u001dkQm6*\b?k\u0003_B\b\u001f#[\bM4p_G-#VZ\u000eyUӆM#Č\u0007YK\u00184!\t\u0002zd\u000e\nO#\n\u001e=-\r\u0004%\ra_\u0019_IC$\u0015},d=O\u0019\u00017\u0018@ТSSVr>Y)>\t\fN^\u001f(޲\n8ȬxxE\u0007>B\u0018nV>^\u0013ߩ'X:\u0000\u001c[3\u0016>#n{\u0018\u001e-YGeO\u001b*w3!\u0013\u001f|Ҥ\u0011-O&2\u0016\b^Z0\u0000As*VG{T(b\n\r\\L/\\\u0004.ߎ,V>\u000f\u001fē\u000f\u0004'_ZOµc^4>>7_i3;\u001e\u001b\u0018 _e3T![\bhSD9$!X\bQe\f\\[em\u0012\u0004Lr]\u0007\r\\0ZVW\r+\u0018`YG\f2\u0007[U]EG1\"/Va\u0017wZ2\u001a|UJ}M-~ \u0001\r\u0007?-\u0000UE¬'|Jp:\b~&\b>?\u0012\u0004s\u0004?3W+*'\t>5\n\u0019\u0005\u001f\u001fjghc\u0000\u0011|8g\t>_ 4\u0006\u001f\f>\u0007>?[orQFG\r,\u0017\u0018!\u0010hB\u0018ՄL\u00012\fvOFOZ\u001aWYA`\n$X\u0010R\u0003b\u0002\r^eo\u001bȽH\b\u00059( \u0001؇\bi\u0002R0%4!q\u0013Ӛ\u0002\u0003\u0018i.\u0004dA0\u00045\u000fw\u001aG/\u0014\u0004S`\u001f*Fq5Vnji%A1p96rx9HBDZ{\u0018`MQa]!\u0003:\u0018wZDޢ\u0007 \u001fpd\u00005\f\u0010$nEibh^UM\u000fնYq\f\u0005k}\u000b)\u0003\u001dsT\bUG'jwmKi02Dg 2n\u0005w&$ \fo5\rV\u000f'{6<%\u0006X!{\u001cK\u000b\u0015:XPc\u0015I\u001eKJ4 \u000bti\u000f\u0015f\",\u0011\u0006@(85}!$\u00022H\u001cX;XX\r|\u0000\u000f\u0010 J\u001cVAOZ A\u0004KCK~,R[)\u0014`\u0013bY/'4:Sw@).XEWh\u0016z`ZR\fV\u0000Ƚ'n\u0014\u0002\u0010\u0002\u001f5!\u0000V\u0001\u000e6\\\u0007K\u0007-L@X\u001aUՐ$ \"&\u001dF\u0003\u000eKV|H\fjr\u0004\u00113&Gg7\u0015uT\u001aڳ\u001e\u0007/(o܋\fk:E5\"$Xv.G2\u0018\u0013R\u000e\u0015C\u0011Æ!.š\"$9DF\u0010\u001aK!M\u0002\u0003Қ$WFєH\nV;l0]\u0016\u0018`ܰB㑌A-ȴqBD\"H$Yd%W6W`:AlA\fJxHX@(Nxi\u0006\u0018\u0011\u0003TTlA>-ߌ20\fN+\u0001\f@F@\u0014d\u0016&`?ciZms/ͥ\"\\V`\u0002ޏB*D0pJ\n&\u001b\u000ez\u0000^6ك\u0016iP:4\u00120)~\u0011\u001e\fe`VZR`<\u0015\u0013h&\"dHa(S/?\u0015\u0003\b*]]b19K3;:Z9wXt\u0005Sh$k:|й\u001cP\u000b\u0016D\u0000\u0016j-\nRR^\u0004e0nZyޱFB\u00117\u0014\u0006Q\u0011r(oi\t\u0006&\nN=Bm\n\fͥy\u000f\u000e\u0002\u0018@\u0011d8\"ajtпY@\u001eQf@$V<\n(OKM['Y)(!s\u0014gD\u00143<\u0001\u000e&émI`X\u0017\\\u0001V\u00131\u0016ڝ1;q\u0017z\r*b?6z+I\u0019\b\u001d16bM0$6F1\u0010&a\u0000Z\u0019~@QH1\tԄ)jB\u0007\u0016\t\"%(\u0018Z\f\u0005n ;*ݥ57U1-[,ԛh-Cd\u0019\u0003\u0018\u0018!XZv\u0014lgs\u0006\u0000ܠDBH\u0007}\u0010\u0004\u0014s:>&9p:&!ZNR3k3cc\u0015\u0003d*GGGenj\u001aX\u001cV*!Vaz9*%\u0010Vxtl\u00162\u00023NКp\bEGU\bAPG\u0016\t>\u0007Ŗx\u00000j]T֬\u0005Q\b'xQ0\u0019~t\u0004:*1)0\u0004V`VvO1kb֓RYOznf\u0001xq+\u0014ɆH\u00016MEMj)z)z\u001a.zҪrC\u001e^\u001e!\b㔜\u001b|X|lvvgRO\u0016H\fB\u0003\u0003x\u0014c\u0013+\u0007U\u001aiBb\u0017e\u0010\rw\"|\f9Q\\S&q@qe1s2F\u00063\n\u0003(\fhɅ>\u0010?8\u0018x\u0016`F\u0002h,J0\u0000X(ԔT\u0004PzA-\fc8Ύ9\u000b.J\u001e\tGwF!V!|!Ԛ?.Ԛ;\u0003.e`\u0013O)\f-)E5\u000bc\u0003W\u0006C2rZXnVO|mIH:w\u0002KF䘕כQ}g<\u001b:=6aLjPb\r\u0001gw7E7EfXSTX]{\u0005ظT\u0002qRp!LJEx\u001eƺ`\u00003\u0012\u0011\"8P˛hܘ(}\u00113\u0018\u00110=\u000bDT\u000e\u0011n\u0004W!\u0003J\u0019~\n߭W\u0000$v4F0eAjRôC\u0016G\u00021\u000fB\u0000!I$U+pwu_LHOfGHC\u0000O|\u0001ź\u001b\u0006{ZX\u0016\f0RRaƣf@\u0016\\O*FQ*\u0000ϥSmT3H2>{\u0014~v~äI\u0014 'Gp>\bfc\u0000H]l\u0006nΒ@$DR$;$!d\u000ezBQ/\u000fYQ@B\u0002~Kk'\f\u0006\u0004}p`Q`SF-ۘRXV5}\f\u0000\u0012U\fµwSUOoS(3p0~P,UD\u001b\u0011\rqa;\\K߆%v\u0004բ\u001beD\u0005\u001d\u0003x.\u000f8u'j#<~i\u0018P`fQ*\b\u001d\u0012a+>\tb\u0012mY.exB=\tפZ-HDßJϩ\u0016c&\u0018 EzT\u0011\u0015x/Y%VsX$ɜAeБNxPR]ޗ\u001c>0Pg\u001ey\u001f\u001cmsf\u0003V\u0001ZIiVT@\u0010a$\u0007\u001cZezU!:%\"O)\u0006\u0004~Uc@}\f\u0010X\u0013E0?R\u0016B*lpFl\u001d\u0004I1-\"j\u0012x=?dH\r\u0011\u0002M\u0016q\u00107ʶFb\u001dF\u001b5dJryr\u0015E0\u0014;T[mh+4Z\u0010ą\u000fo_\u001f\b1\u0005\u0010TPp\r|\u0011Sp\"\u0015ʌB\u0018AQ]\u0015H\u000f\u0002\tR:O\u0014S]:\u0013\u0006uϷJtRUA)l\u001c\u0012DDN'M@PtH}\nP<ݰ\u0000!\u001e\"\r}#'gi34\u001fБaSK6\u001a\u0007!Vd?\u00043\u0017\u001eQ%7ф}a\u001f\u0003\u0015ɋ/D\tfN@\u0014\n,nYW\u001dp\u0014\u0011Wෝ8e1\u0000\bo\u0006\u00060:,/\u0005>G\u001cosZgm\u000f[PH\u0002E\u0012\n\u0003\u001fG\u001aLb|4\u00078\u0004\u0010I\t*!\u0018\u001e\u0018\u0019\u0018Ga\u001b0k%1%\u000e\u0007=\u0006\u001fi\u0006_T,\u001f\u0005kve\u001f\u0003|\u0018-\u0005\t\u0015?>\f\u0007_UЃ?2P$L40=\u00044d\u0004\u0013a\u0004?k`\u0004?e\b>\u0006D@/!A\b\u0004?\u0004_ů'aa\u0016:+\rRo\u00001?\r)o\bc|s_\u0012\u001d\u0005\u000e\u001eHn*,O\u0017\u00111n&#z1S{BbE\u000ewjri#0]\u0004\u0002̓>60لBE\u0017\"AP·\n\u0001o\u0016pm\u0016\u0001\u000fL\u0018\u0014Ir2\u0014}BThp bu\u0011#\u001e鲈\u0015\u0011\u0004} \u0004r@(t-1iFTi`m3P}n$.:Fn,\u0016\u0016JQ;\bd1q\u0014u(\n78T(NKC\u0015\u001b\u0019hJ-\u001e{\fx\u0001xR\u001e\u001c\u0006ӓ\u0003Ր\r6\u0012F]\u001aVj.M\t\u0003g'Q,ϔ@\u0018Q\u0010~ nHQ8\u0018T34XLj\u001e=/-D%\u000eNkP,:ni̞\u0015Uv+v1\u001eea8,y`;B('\u0012$6\u0014d8;\u0006H\u001d\u001e\u00160 \u000e?8NJ\u0000]\n\u0005\tQe0OJ7\r+2/:EهB3YhJ'_\u000fմX1\u001a]\u0014 p*g\u000ed]\u0001\u000b\u001dmhpq\n%4\u0001uV\u001e;{\u000btK+ɰ6Ie\u0018 EtE.3z'Ws#DnDԊ1\u001eY#jfmk[E`.#uX(\fb&7 \u000boҡ\u0011\u0004\u0003&RҠVKv\"-\u000bc䅙̥\u0006Y$2R\r\u0014T\u0003@m(\u001dZG:)iGQ\u0001RS6\u0018(vrT:\\H6a/\u001dzȪYDqIw7+\u000e\u0005a\u0011A\u0012 \u0004]b\t.\u0017u)\u001b\\Z:\buNu\u0002v\u001eq.FY&,3t\u0006\u0006Z'\u0019Ol\bIF9i\u0016\u0010c2\"}s[a&u\u001a*qZ,\u0000(\tU\bS.\u001fL32\b\f'tĊb\u000fKV\u0017cFf(|Tj-|E|)t0M\u0005RtܵA\u001f\u000eU@٘\"\u001c.Q\u0003\u001f\t\u0014E\u001a\"1؀\u0003La@ھ1|\r~\u000b\u000f\b\u001fs\"8\bsm\"$\u0002\u00046uA\tY\u000e#BʼZX*w\fP\u0002\u0016`‘\u0010C\u0010iAkV1i0\u0003zY-^\u0018И :uӕIR\u001fxk6|j?\"\u001a\n1g\u00014\u0004lY:\u0004\u001dHKIʂ\u0019O%B$0\u001f2OE\u0019?\u001a1.6r\f3.,OpK\u0010\u0006H\fH3i\u0018&\tORv~}2>\u0002ÿ¿\u000f3F9\u0011\"\u001f:RI<\u001e\u0005\u0003_\u0010\u0004!U2ͥ\u001c\u00108wc84;0\u0018I=*J1?\u00034D\u000b\t}HE,\u001bRp\tվ\u0002>drPN\u001bȿSCkk̆Gr\t\u001e\u0011\u0007)\"P:T\u0004΁GqGd!ܠ=B\u0013aۢFe^#&*[*\t􍩋ryz\u0014GX\u0005\u0012*z\u000fX_EsJl(̉B1(uDy\u0005\u001fv8B'&F\u001f\u0002JT)i%)!D\u0014zx\bV'\bj\n-\u0014\u0015\u0006аB_akM\u001f9Sا=.,Kqg\u0010\bC\\\u0007!¯jgϕ^Y(|m!/\u0006\u001dc\u0000Wɣα\u0012iN@P\n%JɿQz\n-cg\u0001\u000b}\u0011ľab_Wؿ\u001c\u0000\u0006\b}\u0012f_s@\u0001VϾ3\t_a\b\u0011\nl/PiI`\u001fp\\|!qP\u00190vo&-\u000e4S'9\u000fO\u0019XI-VJUƁ{00@@\u001cXD6\u0015PjT9D\u000eϽ,љ\u000b\u0003Cz6\rvhuL\u0019Bi`\u0010N#&0\u0000\bp\u0005F\u0011s~p\u0019bMF|4@\u001bV\u0017 #(\u0005uI\u001eH\u000e#CQ0X#\u0013\fp6K\u000bZ܇9'f\u0019\u001a\tt\u0015S\u0012#*3C\u0010\u0013bUxIH幒54s1)\u0013i\bV3X\fP\b;HZ0e\u0006s\u001am5*ǶZgr⍋xR\u0019B2\u0004L\u0010]DɁ`\u0010ܢ$\u0000\u0003d(\u0003&0G\u0013\u0017\u0015&\u0015N~\u0017\u001f12.&cCb.\u0017:o^\b+\nX/iS_\u0015\"/8$Ǩ|\u001eM-\u0017qX\b\fi_I\u00101İc\fAEAф&$ jXO\\\u0019\u000e*,(XG\u0015b$\r\u0019 r'2R˹Hl\u0015\u0014\u0003JOiRE\u0000b\u0002{\u000b[$CwhXc\bA\r8B^2b8َz\u0014\f8\u0015d^|c^ \bļ2)/fЩ\u0006y1A\u0018xLh\u0003vc\u0001\"\u001a\u0006MHԼ\u0011'A\u0019\u0017H\f\u001dD#ډfmi\u000e\u001aQ\u001ae94̋%hjayuZּlh^3/D#U^\u0002\u0014^^(F[^W^ˈtZC^\u0011A^\u0018N5{N1\box=^0;\bf11\u001a{\u0001ۆ\u0017lX!x0{ay$\u001bN\\Q\u0017r='W}\u0001\\G^\u001f#֑ȋlez\u0001.\u0017y3^=^\u001at\u001e/JK\u001d/\u001b#W]s%x\u0004x%x*\u0005\rZCE\u00005*\u0019\u0013<}\b}\tHi\u0004Xr\u0013\u001fE,xNV\"*^\n(^\u0006*^\u0010/W\u001cHkQ*N\u0000*\u001a!^\u001fAA,\u0018x\u000f\u000b\u0016kI6HUf\u0014@9Pq\u0006hJ:Jًl:(@9\u0018\u000b+0%7\n,DEJXSe/\u0018`@42xv#$Ф򖞸ЎwF\u0019M\u0014FE+\u0012\u0017\u0012\u0017\u0007%.\rJ\\\u0004(qAD5\u0017j\u0019iB\u0015C\u0000\u0003\u0011,(E.\u0001K*{6d^8I\u001fɰ/\u001e<0D&\"\u0001ɱw\u0002i\tYNэ\u0005\u0015q\u000b|P\u000b)\u0017P\u000b`l3\u0003\u0015\u0004\tG\u0016(\rT\u0006\u001e\\`35:\u0010E\u001e\u000bF\bA\u001a\u001ajj5#?V(x\u00014ӑLA\u000egc7\u0003\u0000Se#yڗw[R\n\"&\u0002\u0013T\u0014V!.E\f\fҪX0X\u001fli\u0015\u0019$\u0019;JO\u0002\bS$\u0004֫\b\u0018\u0007ddG\"\u0005z:\u0015*!\")\u0018\u001bMI{d@nC4\u000b{\f#a\u0007H1\u001cBʏt:P\u0015A'.r\u0018 \u0001Ƭ\u0013\u0007\u0014{\u00015P\u0001\u0004j9m\u000bSHh5C$\"\u0010+`b,n.\rܳ\u0010)\u001bh\u0016\u001bbs.?\u0013a\u00008K^\u001av\fwm\u001b!:>[xz˸\u0019'mJ\u001a9ԖL6DbET]791\u0002\u0005.\u000b\u001484)p\u0018\u0000K\u0018`\u001ar`\u001d\u0019]\u0001\u000fD\u0015O[IX^ˢ:?Tc|\"Ž6\u001eO\u001etT\u0001?DF\u0010QW\u00066UG\u0013\u0004=\r0\u0014WD\u0002'\rFreiN\fR\bZd#*\u0017oH_k\u0006Idt8:DP\u001c\u0016#I\n{\bS|ek{P{:|\u000f\u0002E\u001c2r\u0010\u0017Ӂ;\u0013\u0010\u0004\u0006\u0010\u0003\u0001\"\b\u0004.y/Fb\u0012\u0004@CqBbqEXǃSHѓ\u0019ɩ\u0011ֺ:^Yl\u0004\"N\u001a\u0002!\u001c\u0003J#@V`*\u0001m`\u0001}\u0010\u00076Q\u001f\u00125hrz.q\bR@6j裪\u0019t|b\u0004QL1:>\u0014e5E\"x'̯C!FX\u001dN \":{P}dH3\u000fRU`G1P\u0003}AW\u0010[\"\u0016ld6\u0019\rn6n_O->2C\u0004Ӭ:+@ERNEޑMEAE\n\u0004Xb\nJ\u0007?LwG\u000fg\u0019O\u0013\u001d\u0007\u001d\u001cRCMzj\u0004Ũ?a\u0014\u001d;&V|\u000f!9\u000b?B|x7=Z(U\u0000{8Fo\u0001xm\"o\u0007o2\u0007\u0011\u000fs\u000f3|,M\u001cMȉA\u0012Ƽ7棥!%ޤܼ\u0014\u0018 [U^\u0004JTj\t~dbR\u0004[ÕI,u[\u0016+xA~\u0007-|{\u0006!IR\">0C$2J\u000b\u0007Y\u000e\u0000\u001fd9U28B'Ѕγ΂c'#N8|\u0019Td5\u0017H*\u0005AUT\u0012TA^߮KR-}AҮߋ\u0001r\u0015\u001aX7*\u001coMߣs`djN,G&\u00033f4zAѰ\u0014NMY\n\u0015\u0017S{©\u00065Ma\n\f)\u0017DS\nnˡɓ\u0015\n%.f)\u0006R\u0015S2\u000e\u001fWjmF& \u001a9#LHˋ׈&T,\u001b\u0003\t-\u0006w\u0000)\u0007\u0001ê\u0001\u0001\u0015\u0005\u0001Ղa\u0004TQQRCo\\+q>@6.4'U'*H;ʣE|\u0000[^B^\u0001|Z=(ħ\u0016 r,0e'LD5]J\u0014\u001e\u000e\u001a\u0013\u0005\u00159$\u000b\u001b}4\u000f%%`րVX\u0018 HV#Y5Wo׫\u0003$ր\u0011aG\u001c-l3\u0010M\u0018e\u0014,\"\r\u001cM>hb\u0017at\u0015bnD\u0004P.\u0002@@K&N.;\u00129\u0000\u0016=S#\u0011k88\f6\u0016D\u001cDճT\u000br0Հb:\u001e\u0015(;H{srwM\\v\u0007RRb\u0015~^ʇ\u0014\u000f&2\u0003\u0018,P`Y,&Wr\u0016$3A\u0019\u0019\u0017\u0018\u0011-Ѥ\u0004)7]lp}De;fS~S\u0004\u0004,\nDEX\u0015\f@>/s85hu\u0018@W4golBwʓcbQ.Llj-r\f\f\f@\u0006\t:q\u0004u΍)\u001d*R>DmdvbS<;\u0002=_^<\u0012Љ_\u0012\u0017\u001ar4\bb\u000b\f0ؾ0e\u0002_}PY\u0001^\u0014۠\u001cW̋\f=6c' o0\u0012XZP\u001b0\u0011>զ\u0000b\u000brňNɳ\u0018\u0000 u/I$E3 D\u001eJ\u001d`)L\u0013\u001a0HDMA\fB\u0006!2Piİ|T\u0007 #:tZ+kP\u0003\u0002\u0001H\u001aEљas쑷)\u0001Q\u0000\u0016M\n\b\f6X\u0010\u0016&v*=~\u000ei)R\u0011~i&YwY\u0001\u001d\u0013䎱x\u0018n4+~0\u0004JHitk\u0018Rʢʂd\u001cu\tf\u001f9<\u0002`[\"i\u0018\u001a!1Ƅ=)\\a(Hc:\u0018`^EDJ0rňd#\u0010ar\u0003JJu ,s:y0\u0014CИJ2i\u0002Yh\f\u0011~pR\b\u0013tHr?\u0004\u0003`$.x9t\t#\"~P\bCj|8tʬ\t\fϥ\u0012d/D\"J\t(vF\\)Ӣ5\u0010\u000f\r\u0006Bh2\u0006\u0003jH\u0014ӊCN4\u000e\u0001\u0016\u0013F^'MÌUj\u0001n^\u000b\"\u001f\u0003xAp\n$:HNR\n$bXl&֢`\u0000DW:\u001f\u0002ˊ3BU89&b)\u0005Z\"1edq%}YaS\u00021];9SG\u0010O\u000bt0FRPޤYr\u001fQ3[+D\u0000\u0011\u00052\u0001\u0011\u0000\u0005\fS\nG,J+*\"a\u0007eްYJdZ\u0010%#>+T/0J1\tѕLC\u0006\u0003`dյUX©U6҉aJɣڋ\u000f4\u0011))#&?(Vñz#Ra,\u0014a`@X?\u0011Y0@~.mD\u0014\rf:\t\u0019ud˼j\u0010\u0013p!\bhKX1e\u0003\"A$\u000fG\t}.,\u0003#+H}DK4=I6\u000f\u001e\u0003,HM\u0001rjB_+\u0002V\u0002VO\u0002VώdV`2\u0011h\u001a06w\rB7u:yqXgJ(:xk0^%x{gܵ2^g<\bfacd\u0010o-5qM>\u0004J\u001e\u0002\u0010Tg!dփ%\u0017f_\r\u0019\u0018/\f\u0010\b\u0004ƫC^:x\u0011\u0012\u001aՄ񚔲\u0011xx\u0019ʕx}HFmF4YF(\u001exA\\\u0018c.^sl\u0018r\u00034`\u0018P\t\u0018IE4H$0`\u0004zX_\u001bITaDZ!ؐv̢T\u0014z`\u0015pxXzd\":0\u001d\u000f/яפ0]\u0018`\u0011x \u0002%>j\u0004\t\u0004ه!@iZ\u001f\u0001FA\u0006,\u0006\u0014n\u0019@Rc\u0001C\u001b\r\u0010C'{f\u001a\u0011\bV@Z\u00165,R>\tDc\u001a\u0003\u0016\u0003.(Pv&\tp+v{s4X>:ŠG\u0010bV\u0007q\u000e\u0006O\f̞\"t#EJ\baJ@y\u0010\nA\"\u0004\f\u0001}fAۼ`TF\u0015\u0010KM2\u0017\u0017\f(p\u00040B\u0007\tq:92VIt+/\f$gE\u0006qQ\tnX\"\u0005MQ!\u000b\u0018:dddeAlxA\u0010[PQ\u000b54B\u0018V=2\u0010۶P7A\u0000\u0006m+QfJ@\n+\"\u001ap_-s!\r3\u000bYn{$\u0005=o>o\u00035ofk~6B\b7p(Z2-\n\u0000^fx\u0007^z\b-^BͲI?\u0001#ӿ>mǏ\u0001\u0013\u0018\u00118t#\u001ao\u0000\u0017R'O%\u001b\u0019iR>4ՁJX0bTy\r\f\n12i\f`\u0007*7T8\u001b\u001eJ!C^faU42TOU\u000f+~[]0\u0011\u0005/O偁1S\u0007\u0011e*C\u0000\r\u0004\u0004\t\u0014/\u0001\u0010\u0017J(2\u0017v֊\u001cV\fNhjXOj;\f\u001erYaS\u0018\u000bSá0{F\"ъ$QOR!pȡ zD\u000e\u0019\u00119`\u0000U\u001c,Q^D\u0003uCCE\u0010\u0014M\u0000k%\\L\u0001Hw\"\f\u0013z\u0015\u000b.WBÎ)\u0001v\u0019E[Aj(NJ\\,\u001d+<1\u0000<_0j[e\u001ci*R\u0018?ӆ\u001c]Q\"gG#S\u0014o~ZT\u0010X\u0010\u0001\u0011)}jEi\"\u00135\u0011BD>\nC\f\u001c\u0004\u0011滌xq\u0017x:a>f9x\u0018$7i\u0002dxIi\u001aw'1\u0007WA\u001ee@z/\".\u0019n\u0011L\u001aa\u001ap83Q#4+lV\t9\u000fVnBLn@vj\u0004Ĉ\u0017y6\u0018ir/KD*q\u001dO\u0002\u0002&\u0018U\u0001}h\n_PLӌkm\u0014\u000f)X\u0017gΰ'+1i{K1PoP\u001b\t92\u0004v\u0005'Sg\fX\u0019uI\u0018cr(:2\u000e\rkW\t?+2x\u0010?l9D\u0014Ç~Y\bj\u0002YN\u0007-Q\u0018\u0004R[\u0002kEΰ[W,\rc\u0001h\u0010\u0001ߑ\u00133\u0010E@U$\u0017=Q;\u0010\u000eN,r-^q\u0013c\u0000qb\u0016Ƹ˩\u0018̡M12+\u0005ǂs-\u0010z\\ 6,A\u0005qiaX|DߡZCZYj\bR\u0015\u0003kX遳\u0019$\u0013[I-E\u0019\u0006'Ӂ[\u000bhF-OHD\u0015L\u001a-66qscGG,\u001b\u0003\u00145O\f\n\u0011\u0000\ts-\u0004\u0012\u0005g\u0002Ejv_S+{0\b\u001cS\r!)%;\r޸b\u0007M\u001bc;\u0016,\u0016\t^!\u0007\u0007KNGr2i\u0002g$Ҧ8tԃ@7V8F\u0004pTb_*)*\";*3]kͥ\u0005X4$\u001e\u0019DKx1\u0000P\\\u0018\u00013\u0001yA[b\u0012^'ÁxP\u0005=\u0013\u0004(\u0000Kxn]xs7+\\c\"\u0011IC%:\\\u001a5\u0019\u0019\r\f1\u000bֳ2\u0000IeFyLSDqtI+\u0015H1]@ݤ\t\u0001ɫKoJ\u00197\u0013\u0017\u0014օ=JX\u0016\u0018I\u0010d\\\bYOR\\/\t\u0006 \u000fQ\n\u0018\r\u0018\u001c/!<\u0014y0l h˷\u000b-Eu\r,\u0001\"br\u0001Y\u0014\u0018\u000b#`\u000e+\r#y'1\u00013jy;e9#C\u0002oF\\($R>!8ԃ\u0012W97H`k\u0000@+{,\t\u0007\u0015\u0002\t\\`M(6b[J\b\u000fcA\u001c[\t\f\u0013թ㦯H%E\u0018\u000ef6btX\"(oGHLL1@\u0019|@)C5%5x\u001aJ\u0003;T\bq}pa*\b\u0002\u0014\u0015:-HIt\u001fK5\u0016\u0012~[2\u0018XB>b%\u0007ް_\u001e[lN\u0001TMFR:l\u0001\b\u0005{aT\fD\bfy)c#j\u001f-M>BU\u0014d-\u0002鈬ӎ\u00018EAF\b\u0015'\u0018D)\"\b\u001cVG8`1r<%x/Lt\u0017L\"능8KtVu0\u0011}L1l.AI.\u001d\u0007\u0003 J\u001f':R\u0001(`2\rl\"bP] \u0011\u000e@0r}2zm\u00127K\u0017\u00124\"L\u0012\u001eFf\u0001\u0005{\u0016\n\\:\u0006PABR|w.?9g,\u000e!nȤ$1`\bL%zI\"\u0014\u0014B'\u001c>9\u0006P-A~BD-\t\u0018aa&tNDNu\u001cu: +.(\u0013\u0013t=}X\nhd\u0011k}\u001e6tƌ\u0002#-Y͛\f\u0005c4\u0013V\u0000@ī.LC%)0+/Vfb4A?g뿋U#VϚ\u001eu\u0019֟RTLI\u0019\u0002$(~\u00170\u00180d,\u000bh2c/\u0007\nl8oQd\u0001\u000eks\tGUB\u001d^U\n=\u001fkhJ\u0015\u000f\u001b\"\u0005Q\u0001\u0012$W\u0006G:NI3pwX&\u001e\u0003̍Io=ӑI\u0017\u000bU6L,\u0016zv0i2eѨЌԓ\u0015\tOSתS\u00076г4g4\u000f\u0006@\u0018X\u0006K,_\u0011쨥\u001e\u0014$,KJ$<8iV-uY,+>\n\u0004\u0017a\u000b3L\u000ef\u0006\u0003ԅ4‹Ӣ\fNAIx+y@\\д\u0003Q\u0010K&\u0010!h\u0016\u000f\u0011,\u0011q\u0017\t*\u0014\u0012f\tTRɀ\u0013\u0006?f\u0014\u0001ڤ0@J7\u0007+B{\bٱ\u0019\u001bY;\u0012Yp˳GFЁ\u001cz\u0003=8\fjp*Z\bɪZQ6\u0005\u0014\u0004B\b%a\u0000\r9)Ky\u0001NF4ըmW;ȿ_Gti4%<(0Pgn+\u0002b@}Qt~@\u0011h|\u0018=\u0006\u000b+7y\u0012J>\n=&R\\oyI$pDS&nʽ)UxANO\u0017BΡ(\u001f%SA٪\u0012\u0000IɢPrK\u001du8eО\u0014}1־\u000f\u0014־7jkB#\u001dE3l_<:Vo+2 Y\r\u001e<\u0006`,t-rh\u0004*\u0019EXG\u000fZ*TTUqB\u001dF̂d[{(}`\u001dپ?Uk#$kg\u0018 QP~R=CV+.~o`c!\u0004!N/2ߗ^t\u0017\u0019\u0000S\r䂣e\u0018za\u0000o0:/LW+nW;k$\"l\u0018%Ҽ\u001c \u0016楣.\u0003\u0018& \u001a5\u0019'.Om\".X U\u0004\fj(q\u0018Mz\u0018U0+\u00052k\u0005!煲yeFyUy10-B;y}m^\u0018)ת\u0014IW\rCW)/\f X+B啛2`\u0012\u000bw,\u0001(UZDŽ\u001eJ\b\t\u0003R~Y_JGlS\u0000]b<\u0015ޞNyqNy=\u0016zya\u0000C)/BF)/R;)/}(/FQ^nׇ8ғWJA\"\u0010KC^˄*A^\u0010\u0002\t@&\u001fcp\u0016,g\u0007WAWy!c\u000eT\u000e\u0018 €a\u0007!)be$#1\u0016\u0005!x%N\u0016,6U_4E2ㅹ\nQ0%\u0019`kѸ]$N\u0017\u0006\u001cD`E\u001e\u0001R +\u0005:# T,`b_\"\u0001~\fdjR3\u001eUVm@u v#\\\u001d6rpN(\u0007r26a\u0017=H\u0001N\u0004\u0012\u0004\u0011H}R ӂ\u001ciڞ@\u0002/\u0007=\f8a\u0011whS`fYl/_2\u000f\u0019\n\u0010,\u0018\u0012$E\u0001U*@QcU\u001bN{$йpX]2.RgeU+87b\u0007%53qz{\\5)!\u0018\u0004Bi lNd\u0001F\tp\u0016JEU|\u0001R{`\u0012\u0011\r\u001f'\r=\u0012\u0006PA\f\u0006\u000b[2\u0004\u0018æ26\u001a$D4}\u0012\u001c(!\u000ftf\u0004A4+Ӕ֞\u0002\u0003j1\u0011Q\u000f\rHI\u0011#F\u001507I#G\u0006\f$\u0019\u001cB6qH<\u001dY&p\u0007\u001cyp\u000bz\u0018 \b0s+uCIɡ\u0010=UKD\u001eLDvD%鐎֊l|\u0007\u0007N\b\u0015Ac/\u0019\"\u0005\u0001J\"ӑ\u0018H\\=ӡBLHc\u0015\u0011@k-\u001c/\u0014\u0018\u00054D[\u001dhZ\u0013A0\u001bhbv5i$\b(i\u000b\t1\u0000Gpm%\tcOXHҹOMY5iQŃ\n2\u000ep\u001d,\u0018\u001fb2_\u0019LC\t\u0007*\u000fC`\u001eVh\u001erUQ\u000eD=\bŬDB\u00025jX\u000feŧ}1\u0006[j\u000fz+$y%,LƘ\u0013b\u0000\u001f,Bp\u0016a\u001b\u0017ީ0~\u0015>A,LWT\u0001lxex\u0018`Y6ª\\\u00042\u0011e\u00064)b\bX;#%MKF\u001c\u0005\u0006 1,\u0019U\u0013&u?Kٜ̓6\u000bT@Әy$<\u001fQF\u001ce1\u001bvY\t/*[z6K\nxj\u0014'5ڊҬFS`\u0000Xn\u0014bTsk\u0011HY\u0016cTJȼ+2H>yؒFZ\u0003%ܣp\u0002[$\u0016Jj@0sK;A\u0018 !&,!&S\u0013Q|\\\u0013BTF)0<\u000edS\u0004\u00158d\rʐT]]K\u001eQ#]\u001a\\\u00041\u0000k\u0002t3i_S0D3|%>ҨLA\u0011_\u0019\\R\u001fT\fs\u0006ʑJ\u000f\u0015ޣ\u0007\u0005YtK1@8\u0002A1bYYTŢX\u001f\u00192>}9\u0001UO\u0004-U\u0002Ǜ\u0018h4\r09\u001eֻHLjmN\u0006G3\u0019Oh\u0004nC^\u001d\u0003oJeQ\u000eAj:\u0004ɜ$.8i^o\b^(a3\nma`>VѠW͵,EQi\u000b]\f \u0010/;\u0010^`\nÚd-\u0015sH\u0018<:!:#jl\u000fH\"N\u0018l%mا\u0019DZX*\u0006P$z%U`U]ᵖGn\u0017\u0004\u00152pj-c\u0007:\u0012\u0003k+\u001a{\u0017b\u00103U&1@jRh4LV np\u0004BF\u00115\u0006ŞJ\u0010%̛\u000e\u0004\u0017Hodԯ,y\u0010_uu\n&;nΞ\tL.n1DH\u001dCrAZG\u0003\u001c\r\n.d7_R,7\u0019ef4S=j\u0003Eg\u001f\u001b%IG\u0002\"A\tW\u0017G\u001bӒfD\f\u0006`[Hvb!@E\u001eN٠ H.\u0018`\u001c9\u0003\u0004#8\b\"҃ŤRe\u0015i\u0018,\u0014m;<ݡ!:M,A\u0012ؽ72y?KZڵM,\u0010>6DM{/\u0006(\u001b\u0010F\u000f՘4b\u001cf\u000e,P8\u0015\b\"E,/\"/JD&\u00187C h\f5Z\u0013qH\u0006\u0001Y$6`rc7x*e\tr~\u001f\u00116\t PZܢyU\u000b\u001d\u001c\u0000ϓ\u0000\r?\u000b\bHb1\u0003\to\u0015 r\u0019\u0003\u00104w50\u000egX\u000ej\u0013aq\u0012\u0006[m{t\u001c\u000eyȋn\u0019]221D&\u001ckL@V؍hU<\"^Fi\u0014Р\u0013g\u0001Ә@1fc_ϙd%\u001eaf:lD\u0018k\u000b\u0011e*]ѨK5\u001a|\u0003\u001c!Ȋ\u0003c\u0010\fgڀ\u001d(Xnza\\\u001cP6P`zi\u0002_x0\u000eO]0-%\u001eWO2XJЮv\u0018 AKtt5jjF\u0018\u001c8\u0012\r\u0014_1 A+䏐F\u0007&)\u0015Ս1HDwW\bp#wܖ$d\u0005\nC,:\u001d\u0003l\\he\u001c0ɻ1/#IAӘ\u0019 4b)wGS<>B$z7nD7\u0006\u0000\u000fԽ\u0019;\u0011\u0004j5\u001ex\u000eIp\n1K6\u001a\u001eOOw)F\u0015\u0017GK)\u0007́\u0006e\u000f9\tw\u000eœx-E\u000e\u0014NS8\u0001т\r\u0012j3\u0018\u0019V .́\u001eb}|axa s\u0019ye.\u0004L]\u001eISI!f\u0014ARB\u001d®cH@tP|\u0006\u0005G\u000b:\u00196lHXzFi\u0004:ݔ,R3\u0012Cb\b4Ơ\u0000u13\u001f_\r1@it$=a\u0000O<\nF_\u0016K \u001a\u0001}޺ޮd\u00108j*\bP[\u0013Zf[\bqQY>\u001edl~)h.\u001f?\u00105K\u001c\u0011\u0006\bm)[j\u0004\u001d/\u0002\u001fw\u0014]G1un73\u0010\u000bK\u0016 l\\a0\u0000\\\u0018U\u00042dJ˶Ȅ\u0016\u000eAnFc9vI:\u00171շ\u0003xOT~B\u00141 \u0013RbH\n^*\u0002Q\u0004>\u000e\u0003>/I/\u00007\b.NX\"\u0000e;g̡\u001cm22 hFlJt\u0002Ǿ[]qf\ng\u000eifyGc-'Ow5\b\u0003h'4 Qo*$\u001e%\u0002 UeN6P\u0012\u0013=(/I&#y\u001ff\u00020\u001a\\rQ7\u000bA9\u0018D`N'uLPu|6\u0001\u0007t\u0010I:!\u001c\u001bacekD\f\u0014\u001d(Q\nhh)\u0004a\u001b\u0019D^cю`\u0002ҨTՏM\u0000oi#%S.\u0004\u001b\u001aN%!\n=q`{(qy#\u0006M\u0005\u0011B`G\u0018\u0010 XA2%2\u0016)tHJA`U\u0000\u0018\u0003'b/\u0002ʄڐ\u0002&.\u00131=*\u0012T1qRhVݠQuՃ\u0013tV?9\u0011\u0001[}Dh\u0001cͧx7\u0011q\u0003; eNC\u001c\u0014\r\u0004\u0011Sb=U*?x^\u0014H=kFz!Uq\u00199)û*|\u0018 \u001eҲSc~LL~/~J1VQubY톇KD`?=R\u000e\b106ET\u0011˂c\u0000N\u0006\r\u0002`F]K8x*q\nq\u0016Jh\u0011/}?\u0011\\\u001eb}X\u0001}k~\u000fs2\f1M\u000eX=\u000eYó]b\u001fȫ>q\u0010i\u0017z\u0019А\u001eTE\u0014؃!4jU\rCb]\fJu٠I=\u0006\u0018mwԶ1_\u0014{e^%}\u001ff־\u0014k'Gz3/%0{X=r]zBi\u0017\u0006Qezh7їꐂ\u000bz\u0002\u001a\u0007^\u0001C/Hu^\u0017$s^Tr^A\u0003$rϋ\u0003aK9uH\u0002\f\u0000JY\u000f&I\u0017B\t,\u0014J\u0002(NGlW)$r[\u0003.H,^\u0004ހ^'B\u000bu^?0W\u0000\u0017\bE9/\f0Q\u001f5{BG\u0010%y\u0015\u001a&j\u001d:RU@˳XeS\u0017f\u0001ͧ\u0010\u001al\u0006$u^/Zp3U\u001c\u0006\u0014D!\u0010Z&=\u0015\u0003w%`%Z2żüa^a^\rk^5W&K;y?U^`#T^\rS^*_\u000fD\f`Qc\u0007B\u000b\n6\u0012\u001bX \u0005ft\u0018!M!cP#.2B[V̄\u001c\u0018)L\u0005|-T\u001d`\u000eл/\f`\u001c~\u000e0`3>$JS`Cq \u00052\u0004\u001b5\u00068\u000f{\u00030\u00063H\r ݆]y\u0006\u0002\u0013:\u001c9\f,!Si\u001aʡ< }\u0018\u001dJX}\u0010Yڦ\u0011`t~\u0001xv\u0004l\u0001onr\n7\u000b\u001c\f\fnưd0و\u0004\u0004!\u0004\u0013f\u0004\f9-B$\u00059UR\n+\u0006\u000bd*5/Zv-RPDCm\u0003hm(8M_h?ЅB<\u0010Y2\u000b7XJ?ưa5~5sܢN\r\fP\u001aǶ_$u\u0016\u0000)`94p\u001e\u001a;Giӽׁ:\be6P8mzH\u0002\n\u0013P\u0014\".\u001cFp\rx\u0004mP<\u0012X\u0012Y\u0015\u0013=%K߂\u0018\u000b: }\u001bݢxދvU~\u0018\u001f\u001f%w>\u0015FH|\u0004|!a}<*b}Gɝ<9\u0016꠱.\r\u0002\u0011\u0000#n\u00027%ב|\u0004_g*(KTܚq\f=\u0018\u0015\u000b)H\u0002e\n2V\u0011\u0004^Oi~~@ȋ\rN̞V8\u0006Bk\u0013\u0002''\u0004\nOIA\u0001\u0002!1dQ\n\u000b\u001fd\f!\u000bΌ\u0013Հ%Z\u0005%\\N\u0013\u0003\u001c\u001c95>\b\u001a8A4u;E\u0013pT)IZqA\u0011#&QV ԝ\u0004\u0017ʕ\u000bK0B\fЋh(qyH1Pɡ5{\u0011\u001b\u0011#U:*)2LZf@Rf.9't\u0012vf8+@\u0002\"V\t\u001fL~-`G\u0004mK)X|1@+`Q5y\u0014\u00179\u0004P\u001a3Z\u001eفԝ\u000f\u001bKhbc4b1cca\bFW!\t\n,qD\u0018NOY:PJ\u001a\u001dE\u00011^o\u0014_\u0013\u0012w\u0011Xj>\u0003i\",x\u00045›F\u001dNEPW|h~dh\u0014'>\u001bXm`\u0000\rGa1\u001eS)FZ<:e1+j\u000bR1Zs9b\u0018\u001e`kon)\u0011T\u0003֓i+\u0004u\u0005)\u0002gPԢ\u0007CSP`\u0007)(I\u000fIII'`\nBM\u0010Z\u00150pZT\u001f:,O\u0016ěPF2xqBÐ6\u00194a\u0000pE\u0016%2B\u0010\n\u0003l\bF%\b(2\u00179:\u001a\u0014a\"%MhZ;\u0014N2'\nDX5\u000e#oVmU1*YT\u0007V̱V15IXC ۋ0S\u0004qEڪv>\u0007_\u0016OKaq;8p@5&\f\u0016;ң\u001d\roCcM=[g\u0004\u001d\u0012\fpXXo3IJOC\u0016Q<ےإ_毣Iה)W\f:8YHb\u0019i[py/\u0015m+\u0014`\f`\r[i7Xc2R(v\u0001]1h\u0012/9\u001a\bg{$ \u0006Y\u0006\u001b;y(\u001cf\fJ+2E.2d<*ԧr+&!u\u0018\u0000b߆2>-=ݮn&੍\u001bg{ExF3L\u0019y\u0010\u0016˗Y4U~:gɨ 4_\u0006~DH\u0006\u00063`O\f< \u0013\u0012\u0004,т~n%}gK/\u00043@.faP&|Ѩ;\u0012#\u000eo!\u000e \u001ck֯\u0007^\f Ѥ3<\u0014\u000f&\u0016Eش/\u0007\u001afW'k2Fy;,x/\rT\u001cJ爨\u0002Gkd )nԴ\"Jr#7P@c+\"`22X;SB\"xٵqZ8Zn1@\bC\b~Fp\u0012\r˒Jk\n\b'\u000e\u00015AU\u0003\u001e__ |[j$8\u001dxl\b9.-A0\u0018 5 B 3\u0007­i\f$\b\u0012'aT(sR''p{H%!<# \u0013[٘0,\u001d\u0003t\n뤢Z\u0007V\u0005˧ 41({\u0005aDrkᴓf\u0017Wf\"F\rD;\u001b:{\u00048VV8l:;fYx\"\u0001lP\u0016]\u000fF\u0000&T͛N*V)+$\u0014\u000fZ\u0010L\u0007_\u0004$dN\u000bH``@ÖV4>&!L\u000bӊp>\u0007\u0003\u001aCZ\bHT#\u001eJ|SRHȱ\u0001C\u000b Z'ˆeI\u0003R8&/:0B\u0011һ\u0012O\u001f\u0016\t\u00014@j־\u0011\u0011a$)g\u001a?'T|&>AcGϡ\u001b\f\"و>tG\u001bnjHw>3d'mj3-kN)a\u0000I*&hJ\u0018_'ԘRfUa_Z{\\_\u000b\u0002\u001f\n\u0002\u001f\n\u0004\\?\\O*ǧԶO| \u0013\u001eA\u0018\u001fP\bmDu\u0019m\"\u0002Ϥ idp\u0013V\u000fRۼJmx^8N\"q5:y\bh'\u0010\"xȩ*OdX^V\u001e\u0003\u0014Ro\u0002\u001dJy}]?hHOTRE+$duD/cU1dc8v\u001e\u001eI\f\u0014\u0014\u0006D\"q['u\t\u0016\u0005U\u001f hTUF\u000b\u0002\u0016^\u0003\"Tz\nG\nbY\u0015)m7+gVR}\nӋr00\u0000'+\rux\u0018˫\u0013饥\u0007ji=\u001e8Q4\u0010A)gt\u0018lTk\n,AG/|\u0006H\u0005&0LGt\u001cMO\u0019\u0003(\bz8\u0004>F/S\u001b\u0005\u0013\u0010^-^!D]Sף+=J)\u001ez^;Q\u0006\nt\u0014\u0016pc0a`$\u000f%TJSZ\r\u00053_U\u0006\u0003~~'\u0013l,:!UzP\u001f\u0010&*A\u0010\f\u0011}\u0002M$\u0010xF\u0010\u0003`0\fQH\u0018\u0018}o\fl\u001ap\u0002|\\Răj)8̏\u0013ˆ!+iSa%\u001b\u001bS(\u0004(\u0018\tK\u0004EWƢ#\u0012x#R\u0015|d\n\u0001\t6\u00130!$)P\u00180d1H\u0012ѓ\u001d0E\u0010RKIh\u000f\u0012b$A~*(\u0015\u0011\u0005W\u0004b\u0000-1 U*Nܰ\u0016i.Տ]\t\"\u0011S%V(>b,!qCbFA֍94\u0012Hpkl&\u0010\u00033\u0016/gF\u0018OW'0?ML\u000ezΊj\u000euPi-z\u001e\u0012cFo\te-3+Bة0\u001b9\u0006o\t\">rj\u0005\"E\u000bE\bB\u0014_b\u000bc#lD\tuGFm\u0018\b\u0006D=*NqH1\u0007\u001eEi\u0006?\n\u001d'9}y\fXF^6TM\u0007LyȘ\u0014Zt\u000e\"{J1\u0010~\u001cTʆe\u000b 1%RP;D:1U2*\u0019.\u0015RhY\\\u000bn)>\u000b\u0003SR\u0016\u0014(Ԑ\u0003ܨNDZL\u0016u`,\u000b\u0003FYo(\u0000 \u0002\u00140\u0010*n ED\u0001D=˒.)SQ,\u000fґfΎV\u0004\u0012\u0004V(S\u001ePq\u0018u\u0017\bL]/VyS\u0014FAmɣFMe-]\n\u00196aPN\u0016@8fh:=as\u0018f*[\u001c\u001aL\u0018\u0015/T\"\f\u000b8L\u0011bH\u0001r\\7\u0002\u0012ˆ\u00039\u0007TJ'lB\u0002P:Ke}@-$PB(.ܠ0c8gF5ܫe\u001d``5ٞX\u0001D[\u000ey9d\u0001[\u0018\u0003P,L^.3\\Op\"5X\u001b\u000eн\n6;\u001a|\fJcn\u0019nd$:u4h֓b\u0000ͩysj\u0010tszeO\n\"\ne\u0002#cT4Gk)mP%P\u000et]YH\f\u000bre]e\u0018rW9\nCp`\u0000\\Ő^\u0011A$\u0013\u001aXl2\u0013,ljP29\u0017UsXj?Zq&2+LU]\u001aQ;k\u001b(\u0001Tسd\nM^]B=ހFU1hl\u0016!ɍ7'b\u0007NN籜h4NpI\fA1z\u0002S\ng>4U9ȱrm$\u0007\u0003tBnzNv\u0013ՒYk(+&+kY\u0007\u0007',\u0005^m\rFP˥k~=d\u000f6\u0004.\u0016\fD&$`\u0000$\u0006ex-3qה\u001dwƐE#\u0015-_\u0006$H\u0017\u0006bc\"\r\u0012.\nlL\u0016Sw\"-\u0006x\u0016d0d\n76bCw\\&\u00174^m=8\u0017[h\u000fs@6r\u0000V\n0\u0003\bEj\u0013lp\nf\r\u001fƮU\u0002%Ҷ&;\u0000\u0005V[\u001c)(\u00134zG4ET\u001a \rixNRr3ux\u0005B轰>\u0006|Px\u0006\b\u000b\fj̢\u001cU,2b*f\u0003j=\u0019 Z\u0015F\tюOKTdPŦ8\u0014haPgFz++b\"Ƒ\u00067ͺ\u0007Xc+\f\u000f\u0012\u001f8\u000f~^CL2q\u0002Ny+br\u0003\u0011\f#4}F\u0010H\u001fXR^T\u000f$\u001cQE\u0007\u0006Hq\u0017BRΈT\b\u000bȬւҞre~\u001aG)\u0010>\u0018ŀ@\u0015\u0010f\u00110YP\u0004\u0017\u0002\u0003I \u001b *\u000eQ͔Lm\u0019\u0018\u001eiV\u0006\u001014\u001e\u001a(Xg\u0010\u0013GF\u0006\u0016w@\rʎOK=,|EIo\u000bqf^ZfS}2\"je\b5I0ΓUi\bIm2I\u0004\u0006\u001b\f\u001bG\r:\u0010:C\u0014$Z\u0012~\b\u000f>\u001bdGDXt\u001cS><0\u0000Z\u0010\u00036\u000bQ$\r˲9\u0015\r\u0019q\u001a\u0015qࡍ/\u0012\"o/)Oj* Ɉ\u0012u&\u0007줡h\f\u0007\u0016\u001ctWaeD\u001a\u001f\u0018Lz4;eM}0lI!]I\u001f\u0014cBg\u0002#:L\fJD,\u0016F*.c\u000041$HKWh,\u0015Y\u0003\\Ɛ\b%Esq!L x2h4\b\u00184v#K͏*\u0004\u0011[\u001c\f zmY}p\u000fe\u001f{1\u0001Au&\rE\u001b\u0003K*M05%xB\u0005Q\nb\u0007_0\u0006ROTO_/9\n\u001fr\u0006\u0003\\\u001cQ\u0004Jv'#fpph4=ȸlBY\\L\u0006 'vD1l\u0010\u0019@Xd@i\u001cѶmQ\u0003R\\Љ6Mb\u0019\u001e]MPq\u001a;\tk\u00147!\u0014\u0006 8.\u0015p<\u0015+\u001aTӴQHҜO\u0010\u001d+ߊe;\b\u0003\u0006 \u0006~\n\u0016\u0003q_\u00027}s\u000b\u0005\u0001R z_8fn\"y2ϓ̇\u0018v.\u00059BTB\u0004wViWPì\r\u0016\u001a{\u0001h*E_\nsGV\u0001hYp}Qp^\u0017<0絼a\u000bDێ\u0013GGAX*x\u001eU\u0007ٮ0@\u001e'Ծ><*=|X3bdd\u0011s\u0011X\"VʈX!b\u001fOwPt\"\u0015#(VOX9kc\u0000^\u001fW\u0014T!@aW(5G֔W[\u000e\u0006\u0013e߆z\ruz\f0Мg\u00142Yn\u001eR\u001eNѬ\\XX`&mЦ՟Ry>[\u001ay2\r^L\u000f2W\u001ak\u0004\u0011\u000b酃\u001daze^\u0016W\n\u001e\u0000r;dH\u0003R\u00182Cd,\\\u0010\u0004\u001fk\u001a0@a\u0004:Or\u0007T\u0012(L(l\u0018\u0001`\u0015gz\u00153\u0002^\"G^\u0012Lw$\u000b\u001axcz\u0006\u0019\u0000ߍ\u0002N\u000b\f\u0018чA\u001a^1\u0014l\b\u0015לC#(lC\u0018\u000bt[\u0010dT\u000b'q:P1\u00003aHj\u0013BɆ.\fS\"\nG$\u0001&wtI`\u000f\u0012\fApٯc@\ndF\u0003\n8ؘ*@lٿI4f]^~:e\b\u0011݀\u0015\u001c 7J\u0001\u0005kg\u0006UA\u00009\f\u0004x\u0005GGx\u0006H)\fS\rLQ(1}K026\b\r9gdDǾnMJ.a.6\f\u0001\u0003g:(\\Z\u0014F{!B\u000f.v&^3\bjSΜ\u0012ʁ/m %\u00077z\u0007\u0012ׁ3`\u0005W`\u0013TA\u0004C\rL\u0001\u000b./풅wtǾ37igyz\fd)!^i6i31\u001e\b΂}#v^\u0017\u0003yt08\u001e\u000b\n\u001f/Z2Gpa\u0007\u0006d\u000fa90\u0012\u000b\u0006\nD\u0018\u0019u\u0007$`Z\u001e\u0005L)ŸYn!y\u0019#CV\u001b\u001c Ȟ:Q\u0019\u0007\n\u00060Rz\u0013eBc\u0018\u001a\u001bꍗjo-0\rC츴\u000e& \u000eZ\u0004\t-\u0010HL4\u000b>!\u0010\u001e|DL\"\u0006haHlw<.3z&\u0007ABITXO0\u0013Z4*m4уbEHL:(TxOC?6\u0012t\u001aY\u0007\f('3J\u0012'pX!&\u0017P\u0004dȋ0\u0007Sb,Q}\u001di6@\n\f)\nLR\u001a\u0003&\u0004\u0006ʒ(NDujy:R5S\u0002\u0003`B@?ɑK=Q7ZeK=\u0013eA`DUH$!\u0010#1BH\u001d_CvgE9x\u0005\u0002\u0001@0!9ԳX\t?Y<鈊\u0018m\",\u0014\u00075;.GႠ&Q\u0001\"\u0015\u0001-\u000e’s\u0007~&e=MJᢔză\t-ցR&rʜt\u0003ENQ\u0015\u0018@lX\u001c\u001a:\u0015BwH\u0002\u0006(lJo<f=paB\u0007qW1\u000fMr).\u0019vqD!\u0000)CNa\u0013\u0016(<׋(tPN\u0016)qD9ȵz{R8H\nA\u001c\u001b$98tQ?Ā&gZ.x&j#\u0005υ//\u0010\n\u0018 mYB^Qr!\u0013$̮q)&\u0018\u0002C6x$P\u001f.*8b\\\u001cW\\\u001c3\u0015\\\u001c\u0007C\u001c\u001eSi4nJ'HlA.+OJ\u0018 1amAE&\n'3͚d`gt^PF\u0012H+JJ\u001f48Q̭Tc'\\W ecs(xO#NrR\u0006o&~J\\\u0001\u0019CD&\u0019\u000bA\u0004\foA%\u0007Ceՠs/J]\u0019ӎ\u000f(4˰\u0019^\u00174Q\u0014)Zi\u0006XuabX)NT1\u001dER/!\u000eY'^`BI6Ч=us᭲*!\u0003d\u0012c D0bމn\u0018:\u00188XT\u001b,\u0001\u0012)\u0005\u0015Ă@j*z~zS!\u000f0*\tjiT\u0010RJ\u0000Y\u000b,\nHA\t=}Hגv8d\u0004\u001cb1a^;X[Ic\f PqX1Y\u0016;\u0005\u0003`#AlйftnQ9%+\u0003*]\u0003q\u001c\u0014y+mo{5MHER\u0004+ȱD\u0019$\u0001L\u0005Zv\u0000o\u0018\u0011b4L:Z\\s4A]cLS:GDD\u0011\f,P\nY\u0000廊P\u000b.;\u0016\u0016i4~1%\u0000l\u0017%K\u001e;W/Ǡ\u00125#y\u0018\u00107ӵв\u0004կdW\b'k\r\u0017\u0010\u0019)Q\bYC@JȪS\u0010\f\u001a\u001dq(*\u0012$(\u0014\u000e,\fT\u0002\u0019\u001c2\u0012b\u001daMn_j\u00046X6i\u001c\u0000\u001drpДe\u000ex\nm?\u0012x`Ma#ij\u0011!Œ!Aoh_5!TȠ&\u0018\"0\u0000\u0013auv;֖\b\fWCZ%q pfmqvȂC8HȠ\bE0 ਯrn0Gb$'@P\"\"HOiꔾ\u0010|e]A拂\u0002\u0011h\\FH\u001e\u001fu\u0004\nO\t4К##\u0014AY\"\u000eكcӪ˻++\u0015#a|-u\u0002sDmPٺ{ʘK\u001d$#B\b}\u001d7jC\u0015V0'̀[\u0004\u001c-\r5\u001b\f0QdP($Pxe)\u001aMz\u000eJ]5\\J&\"4\n*\u0015{0A-@]$\u0017`\u0000k\u0018\n`\u001a\u001dM:)hf@\u000f@C\u000esCNjE-ͶR&LYJ+\u0007Bp\n\u0003|\u001c\t,e\u0016\u00139'*UFCAF JN1Rf;m\u0003z@Xp\u0014\u0014%4=\u00157!=\u00100@ϭ{RCuݦ˿ЩT\u001d<(ė3Uw.м\u0015\u0007\\d\u00007e\r}\u00187\u0001\u000fr\u0013J\u001f\ty5ƈ\nnJf9HCph>\u0002\u0015\tPL!0}1 \u001ck\b楕yUyݹR\u0011-/\u0013A\u0018\u0002\u0001TX긷rd.G\u0000\u001bm\u0002Y#\u0005\u0003\u001a86\u000f\u0018\t\u0012Su\u0006\u0005xa\u0018o\u00107^4\u0018N9\u0018PW[*ldH\u0016^\u0005\u0007;\u0006`RC\u0004\u0000kR$)E'۲1u\u0000\r\u001d#\"F6\u001bԕ\u0010^\u0006IWa@\u0007U\u0005eJ\u0005kO\u0003\u0001\u001a+X'q&%.@\u0005^\u001f\u0014\u0002U%\u0007/\u0015^\u0003xďF\u0002\u0013*\r\u000fR1\t#\f0\u0016a\u0000Uz\u000f\u0003G\\#B\\\u0002\u0000<,\u0001x9@\u0001x\u0006^-\u0001<\u0001\u0006^\u0000^&B\\0\n\u0004q\u0005R}!2\u0006ą\u0001@KZ\u000eW&\u001cˁX$U\u00197\u001a%\u000f+؅#\u0004M;\f\u001c\u0003Å\u001aW6[b%\u0010u!.f\u0014p88\\c;\\*v0E\u000b\u000fM\u000f\u0017A\u000f\u0017s\u001ew\u001e\u0006n\u001e.U3\u000f\u00170~Vߣ\ntw]]\u000fɻ\u001egc\u000bzk0\u00001|o\u0004#\nh9\f\bD~\u001d)K\u0001w0\u001b+h\u0000]]9U\u0002\b]#\f]\u0013]\u000bŻ]\u0018SuAv:\u001dn\u0002dDT練wI\u0010w٬w5F\u0001mTwͬ `>\u0017\u001ekpN6\u0001Hx;s\b\u0004\u0000(\u0011\u0016ܤ)Yčuz\u0005rH*Q\u0012|iw\u001b\u0003]\t]\u0019yvdv\bbv4Kg}u_rYwa\u0000FsB-\u000bV\u00002I&̖\rC;;Aw\u0012%b\u0001_\u001fɡ\u0013ۛZgmץ\u000bD(p\u0017c;p\u0017\u0006H\u001fw*$wm\u001c]]_(r\u0000\u0014r\r˃e$\u000b\r\u0000\r%\u000b\f\u0005k}!p@.\u0002:1ub\u0019\u0012\b.i`hn\u0018P:w@\ns\t1\u0016CI~ba\u0001NE\u0001z\u0005\u000bnT\u001d]\u001d}ۮخ\u0007KۅyE:Os8P]\u0017/.\fa! o2\"e\u0002\u000e\n\t\"-0X\u000b\u0000\tJ\u000b\f\u0012Ae־\u0019H\u0013cʫ7އ[W`\u000exPs#@'\u0006\bL=t\u001dt@2YG1\u0001YCq\u0003\r\u0016\u00048u *X9]`HASQ\u0006$AIb\u0018MlL9\u000e*\u0001L1\u0000a?\b椛4ȶEU6s(8#\u000et\u0000m\u0018\u0010%\u0005l5^D%\"\u000eza&n͗5ÕcL\u0007\u0003\u000f0 E*H*1Ɇ̱x0\u0011mYk\u0019y\u0013ɀB L\u0010#`cWQ&\u0010\u0010‹\u001ax4ȣ1O\u0014/dձ\u0014{\u000f\u0000\fI@\u0017%\b\t{\u0006\n4b*qbhi d\f$(\u001aSF4\f5LYƅL\u0019@.X8\bc3\"+x\u001c.\f\u0016\u0011P\u0001\u0003\u000eM\u001b}P8\u001fGG#!_`q\u001a\u0003\r\u0012Ed\u0015P.eǪ:Ûz\u000b*-LK!m*DWjIkC/4B4Uo\u0000\u0015vÇQPC\u0010T0M;MV\u0002\u001dM\u0011+\n\u0006Р\u0018~aɤc\u0000Y6\np\u0014Nn\tE\u001c0%\u001d\fYD\u0015bBT5\u000e\tA#KĤ\u0010Et\u0006'R!\u0013364\u0004:=!״;c\u0005f\b\u0006\u001b\u000b\u000e\r6\r\u0005\u0018H$cV`\u0000\u001flK\u001ek\u0010Y\f\u0006Q\u0002'P9D1AqLW|r\u0015 'H?\u0017gá\u001d\" \fڱn­\u001f{\u0010;\u0011\u0003@L;HP\u001aU!\u00157GF\u001a\u0019\u001cd\u0007ǁ0,\n{E\u0010=:\u00161\b;TIzGϫ%7$\u0001V|J\u0018.}na\n$X!r\u000e\u000fq\b\u001eDl7: 1Lỹ#C}y\u0012BC&gi\b'=\"t\b\u001a\u001cBgdDe\u001ex\u0010yA;F\u0004\u0006IW\u001an-Ǘ$\u001e?&[\rLB+\u0013]N|ܬlo\u000e\u001d2%}!I\u0004d\u001d0\u0002\u000fz\u000e\fM!T\"#\u0012\u0019H\u0006\u0006jL\u0003U(\u000b,\u0001;)\u001eK`B``4\u0010ǰAPA\u0006G\u0007b\"a.\u0005ϛ\rd)\u0006\tb,$o3Qrcgt\u0010߈\u0011\u0004\u0011$!M!F,#0H(]\u0002h0j\rj@Xbl\u0003mK\"K=\u0002!\u0006\"<9J8[V\u0001S|Jd\u0010r[\u001fjt@\u0010:\u0015d\u0018BnqNziH+\u0014a_\u001cMhMC\u0003_\u001fz\u001d,\u000f\n\u0000B\u0005Kh#\u001dK\n\n\r\u0010\u001a\\'X\u0011\t.\tG\r\u0010\b_VI\u000fÓ\u0015\"d\u001450\u0001AJ%,HdA\u0018\u0010BSȋC('rETb\u0000[E0̆*22\u0013\u0005>\u001a\rOPD借H\u0012\u000b8h&M`\u0007@fpDzjn/zb.Vh0\\\u0010\u0000O\u0011\u0003l\f\u000es\u0006(cdT\u0014\u0018:\tӼ%\u001c\u0000\u00159\u0013Ϧh\u0003?\u0006\u001aNi9%EodMk\u0010y)fAW8XSiH\u0000\u001eXy\u0018FNiëN\u0010\u0010-2\u001202v\u000b02DȈk\bQi[\u0007\r%rb\u000f%ԥ\u001b!;<\u0019>\u001e\u0000\u0004ds\u0006@\f\b\u0006#\u001fA\u001aZ\u0018֔nZER\u00149\u0002U+}\u0015md\f1\u0011j-{,P}B%(b%\u0006,\u0006F]'Tj%T~ϙW\\{Q\u000b#\u0010\u0011Ԣ*'à墦 $\u001eDG\u0015\u00054Q\bC\u0010 n\t\u0018`F\u0001\u0010˹y18A):SM\u0013f \bgpq\u000fG7C\u0001I\bnD鹠PA򲤒b\u0000Mb^\r0s\u0001F=p[#\u0013^D|3\">\u0006}\u0018ѭi\bj\u0012ԠGp\u001b\\\u0001#p`,*@}1:\u0007o!\u0002S3^h\r\u0004\u0003A/h:9-\u0011lGeAe\f\u0005Ύ|̮@1]\u0019lA+M&E\u0002mtR/\te\u0004\u000e\f0-ǽ\u00033\u001f!0$mr\u001e7b!&86\u000b|@R\u0013H*v\u000b4\u0000I!)V\u00020\u0017;\"1xhl\u0018\u001a\u001a\u0002!!#ݡ\u0006\u0004c4ë\u0012R\u0014D@DŰy[t\"\u001eH!\"\u001f#\u0017\u0012\u0010\byb$\u0018\u0000}\b\u0014r}|\u000b=\u0019\"0l%\u0005Q_\u000f\u0002{\u001a\u0005!\u0010Bw\u0012D0t(˜A\u001c\u0001uS\u0010祉$|`\u0019X08ɀB))Tl$VF\u00079-WHXm\r\u0016\u0011\u0006iĎ}\u0010\u00068i&P\u0016A \u00120l1Z')Қ\u0018%aQN\\\u000b%qf\u001df-H;|\u00164ahR=\u0017\u0005cˠ.S#F\u0018\u0000\u000b\u00146YS%rBIF\t8\u0019u%\u001e.Yf4\u0003dY\u0017h\nW5 \u0013oiL\u0015~z_\u0011x\u0018\u0007`\u0000-<\u0003V΁Rq\u0013;\u0015\u000e\u000e\btQ4PH\u001a7K{\u001cM$6PRl=g*QWݜ}ʎ\u0014g2<\u0018'\u00017\f*(Z\bc\bWCȡ\u001e\\PR\u000b=):eT)ˆ`M[\u0002$\u0018`ЫSkus\nxI`A`о\u0012P1Q\u000b*\fyjyU\u000e\u0019uy&ܼ>\u0017Fd\u0017\u0006`ԫy\u0019\u0019y啫\u001aWqqef.\bF\u0000\u0006\u0016\u0007\u0002vtPXSF\u0006{YOab\u0013(\u000fx=LRxm\u0014xB|x$h62^)=^\u001bu\u001e/Í\u0017\u001d\u0001R\u000e-^\u0004>\u0010\u001e)\u00003\u0001mL\\\u0017\u0002ƐaYfe\u001a$SҺ\u0004v\b^L\u001dDCEe;]\u0001rT\u0012^P\u001e^\t@\u0012^\u001d%%r\u000fAnרP2\fen\u0015<˛܉ΉK𭭕 qL^\u0001E$Aj\u0004\u0012E0\f@au%xv\u000fɎ{\u0011R;x]X\u001d\u000ex\u001db\u000exa~\u0001/N\u0001/\\׀WM물@O2\b\u0010`.!.A\\%MG\\B|>\u0004̟[\u0000$\u0004X\u001eP2\u0012\u000b\u00035Al\u0018@e|\u0015*\u000f`\u0016⦢PeBvRE9هss4tFʵֵ?\\Zdu?@\\\u0016vX\nSex\\\u000eW \u001f.\f\u0019߰kt˳z+s\u000eW\u000f\u000eeq{BT,ӻlj\bJp6+銀G\u0001|\u0004$bQZ1]\u0018\u0000\u001c\u000brw]\u0003]P.d]2s3Nw9]%\u0013@.]\f˻&\fwᒁ\u001cK(6\u0000\u0003c3\u0012*$]P/6}\u0016򘊑ec\u0010qk7\u000e/+O5pO݅[5g\n\u0015\u0006\n\"\t3\u0000v\u000bvƼK\u001c`e\u00072\u0007w}Twe\u0016Tw\u001bǸ\u0004n]\f\u001c\u0012\r\u0005\u0010YOx\u0010ڦ]@\u001b聈\u0001L\u001bdi\f\u001d9l\u0010٤XEkq.p\u0017+.\u0014Kq'k\u0005\u000b]ը[ܥ^-B@Xܕy,s>)-q\u0000\u0003d\u0018&PY \\m`\u0004xc\u0007\u0006c\u0006+\u0012\u001a ]\".IGFh\u0018 !\u0018\u0016є*<ҬTP\u0015UU\u0019\u0011cpp\u0000\u0006`:8P\n\u0016w\u000f\u000eGQ4\u0001cD\u0002q\n\fCB\u001dx'Ge#֠=\u0014#\u0019<\u0014y]8\nHZd\u0016x`B,=\u0004\r\u00038١V\"8覐D]Xz\t}~\u0014*\b\u001bg\u0013W]3F+Pvb;\u0010e\u0007\u0003\u0000VOL4%\u0004*\f\u0003|If\u0003d\u000ed\u0004由rCH\u0018B\b\u0012ac\u0010ʉl\u0014pNDT?\t(\u001c\u0003ڹ:\u001eM\u000fZ\n@nC~ZT\u0000%A1ԊZ\u001eV|\u0002F-~`(\u0012\u0004^2J;e%\t'\b\u0005A(m\u0007s%BԅC\u00056;KY\u001b\u0018R\u001emE\f\u0006\u0013f\u0011\u001b0\u001841Q\u000eᇔt1\u000e\u001f 9R\u0011\u001aq&:\u0001bQdg\u0004\u001a4)kF\u0010\u0018J;-0G,Ln,P\u0013\u0005\u0016c\f[CD淈0BJ(\u001de$!\u000esټ岭N\u0000y\u0013*\u001c\u0015\u000e\u0003ȓ\u0011S\u001e%\u0004B\u001bPZ \u0003典Qq4髐vABBG@\b\r\u0010ZU8k@\u0017\u0015;={$p\bp1\u0000W\f\u0016gF~U\u0007I,gs!JI\u001aU7Q\"^\u001d\bQ\u001e[Ï7\u00033GI\nE\u001a\u0007U$:`\u0000l\u0010\u001e4f 0b\u0014\u000e\u0017\tF`\u0006*\"F|;=JLg\u000fY\u0014'\u0010gd/h~;ž27\u001cs\u000bB\u0010~\u0003\u000b?\fã\u0017oK\u001cf\u0017Ȑod蔾\u001f\u000e\u000el\u001c\\\u0014-:\u0015P\u0000鍁0\u000fB\u0006G1h|\u001c0T\u0001c$vX_CIk^-_tHb\u0000\u001bu?ʜͺ\u001336\u0014(\t&\u0000+\u0012Þ9g;pT;ĸPE̤\u0010\u001d2Tt\u00050֓\u000e]\u0019QZE3>\bHC5\u0018 \u000e+1J\u001b0\u001c\bήDb0\u0016B0\bQp\rIR+\u000eфz\u0002\\s\u0003tpD\u0012n<\nGk\n1177\u0003\u0003\u0005\u00169\n'IO\r~\u0018,3\u0018\u0010\u0018`\u0007\u0003Ht\f\u0006,$>\u001b𴷲fDDD$fH\u0010`\rIl\u000fdBbBŀ\\E\fp:\u00078\"w\u0014Z6iF1>3m\u0013g\u00046Dt\u0010(4;ܫvS\u0001k\u000b&&,\u001b 8|'\nE\u0010E\u0010\u001a\u0015*&\u0001\u001a\u0013]\u0010- 4Խ\u001aZ\u001evnF+t\u0016T?Dt#`/\n\u001c\u0013\u0006\u001f\n5\u0012PM^\u001dDt\u0010,yhT \fԼ\u0017wZ\u0018}\u00014PXKJ\u0001\u0005\u0006лyjBȊ\u0003M\u001a\u0018t\u001aNw>/\u0014u%M$MDNwb@E*4\u0011\u0015-׋&Ћ\u001fU'$dlm\u0012\u0003ĪT9'DIB\f\u0012ƣc3$-ȼvsT\u0017h,|K\b\u0015+¨u#\b\u001d\b\u0019\u0013\u001c9Ž`\t\n\u0007*$< \u001d\u0010o\u0010\u0010ISw\u001dBr l5Lc\u0010K5\u000b)\u001c0i\u00002\u0017XBqN\u0004yMdL)\u0006h\u0018KUb4shH8GV)h9\u0000{U\u0005\u0002E<`;\u0015YC\u0018\b0*UwyL\fnp\u001fs жd\bŽ#gPZӶ>-iJ.\u0005\u0002q4]Jm\u0006\u0015\u0013h\u0007K,\u000bq/}x1\u0007d\u0012P,X\rck\u0017XHj{y\bh\u0010\u0004{\u0017/( -Ȗ5Ua%\u0005u\u001cB(\n\u001ceM\u0015\u00038>KYb\\۔^Ј_\u0010rwZGϹ-\u0018'q_HpN)Xc\\\u0016 \u0017EC\"\r7qX\u0016FR0\u0017a\u0000.ͦ\nRcS )\nK\u0015\u0012TOUnԖdWRWN;؊$\u0011\rn\u001d-8Gv_qU8_\u0013Miް[\u0018\u0003t\u0002gƭ.N#D)L8sP ?@\rL!:B\t\u000e7?|!]Ns\u000b\u0017\u001d}z-\u0016Z\u0016\u0007o\u0007H\u0011\u0001K\b\u0004f(qE\u0002n\"\u0019\f\u0016\u0015w \"C\u0007+^lsn\"eyHy4( 95\u0018WeàS:S8A:\u0006\u0006Pխc.zG;H\u0011#<4b\u0013gU7I)\u0006ǔ\u0002/\u0010w\u0002N|.RF\u0018%)w\u0012xD\u0000C\u0018:\u0001\u0002s\u0001\u0006V\u0005<:(\u00184ڔԜ\u001a8-\u001c\u000fV\u0019&\u0012ww<\u001c>6Y\u0013\u0012y`#\fP~L\u000fsZXɢ\u000b0\u0016\u0012uw\u0014z E>0\nifOzG]t{\u000e/2u\u001cFw3c\u0007\u0017\nqd2\tűb$R'tX\\\u0014#)\u0014w*2K亨\n|\u0013]\u0013,H;!\u000b\u0006hm\n`j3\u001aI\u0005F(Zw\u00164dT+՚5,&$=\u0005!\u0012s\u001dc)\u001d\u0003)⮘\u0012\"p\u0018fҮ!hzC\u0016j0_nծa\u001c\u0016O,#HLUTͪz4Uq 8.\u0003z\f\f\u000e+\u0019[R+BM8(\t@y\u0013\u0006Hh-\nhjC\u0016](s\u001d\u0018\rs\u0006Xm\u0005A\n7%PsB9\u0000vw6 \r蹀X2d |\u00137!\b\u0010jF!\u00106UR0R$% %\u0019\n\u0018c\u0000`lT7|\u000es.sH@:,>QEc~'a j܄:\u0015ߊ4C0J#u\u001481Z#V@!Rt\u0012`D\u0013I|'\fn\u000eU\u0011Gp>j6\u0002~`@\u000fQE9--\u0018H>`9\u001eNYb\\T)\fn\u0013)[\u000et$^W\t#\u001cO2J\u001fZ\nLbl\u0018UAW\u0019\u0004\u0017}Ŧx^\u001cx^;/v\u0007k9W.W\u001fh*\r\u0017eR$\u0018`A)\u001cHAX5+\u001a\fh\u001d\u0003O\u000e8)\u001aԩC\u0017ɋ\u0017YF\u000b\u0003\u0004\u001e7yi(2yժ\u0005y\bxLxe}p^\u001e-\u000eRhC\u0013Ca\u0013^\tȅapй5\u0003\u0007#@nhЖҫk!\u00188\u0004dΈϨ\u001c(^v;WK\u0012;z(īIE(AjU\u0010\u0015\n?0\t\b/\"\u000e/L+\u0011H\u0017wi%'Ȟą7\u000b=.\u0001MjlY\u0002wXX<\f\u001c`-\u0001dnP&l5n\"q\"q\u00114qt8q7qܛM\\*M\\\u001bL\\L\\2%.J\u0005^D\u0004^_\u0001/'\u0001UWK\u0017\u0006P.xd\u0013x\u0000^b\u0004R;X\"\u0011z,\\F`pk\u0013`[\u0018\u0002:y\u000fC!u}b\u0007z\u0010\u001e$\u001d+`K\u0010W\u0007#.\f0t/+X\u0010W`A\\Ȏ\u001eێ܊JF\\\u0002q\u0015v\u0005\n!\rq\rqH\u0017H!\u0016P\r\u001dd\u0000kgb \u000f)w\tCK[\u0003%\u0015.o\"[G@\u000f\u0016Jp@uѶŘ\u0013K䀇\u0005Z \u000e\u0004u8\\\fpp0@\u001d.C\u001djR=.P:.\b]\b4mwy\u0016\u0010Z}>\u0006қ\u000f_Oj\u001a\u001bH\u0010x8\u0010Jb\u0012\u0001\u001c.`\rĻ\u00144Ļ\u0012]'q]X]G]\bʻzFʻ8&wETwɻ]]X]}\u0017 +l\u0001v\u0002\r0@(}\u0012!\u0005}\f\u001d\u0013\u0005Á\u0014r@(\u001b\u001c$lC^\u0001(ȁ)a[\u0010Iϫ}.>WG)\u0017+Ų\u0000\u0007\u0016\u0010Y\"1)8]\u0019A\u0001熖\u0000/(\u0018Ot\f:y\u001fԡ*\n\"_\u0018Nc'm\u000ef\u0000|^^O%VV:\u001a\u0004mI8ByE(*(Fjk0lIh\rH\n\u0006+\u0015ޑUVv9pS%\"LA#a\u0006#\u0012\n\u000fMLMHi*O :X\u000eS\u001eeäյ\\\u0005ޜ^&Ё\u001c8\u0001>\tMPN\u000eF}\u000eTO+~ab\nB8;`\u001a娬Q!,%l\u0002|\bg(`\u0014pQaQx\u0002hM\u0004a͐yT\u000bCk2v\f).l#Ul\u001d\u00108\fV\u0016]Nw\\N\u0005t\u0006\u0012 p%͗+сQmZ(p޲[Ȼ\u0018\fbc0(\u0010]&\u001f\rd\f\rc>\"\u0015l\u0006\f}\u0014\u000b9'l\u0013FnFg6\u0019pgr\u001c[M\\ H;u\"\u000bM\f\u0012U\u001ef'\u000e^#,\u001a'2*z\f$\n$\u0013\u0003.$MU2A#LM.\u000bF\u0003vԻw\\w\u000e(V\u0017+\u0007n+\u0015\u0012\u0003.\"\u0003\u001b+ucQ\u000b%䴫8\u000e\u0002!.\u000eMS\u0004\u0000\b\u000ep\n\u0002(z}\u001cJt\u0000\u001aAq8Jֺ\u0019g2r\b\u0007$\rQv\u00148\u001bs9́PB<&p\u000f\u0003,A*L鉍P\u0018xM.{\u0005K<\u000b7\u001e\u0019tTcH*eMÉ@\u000e@Cp \f4*\u0007\"\u0015\u0019D\u000e8:\u001bp\u0002\u0003t\u0010,Đ*VN\f\u001d1\u0007$\u0004\u000e}tRԌ\u0003!\n\u0014a8yh\n)Q.ǰH5\u0010 x\u00183&חW[%x\u0010C\f\u0001\u0003`gtyCl\u001e0\u001a\u0010Rm \u0019eP\u0001;\u0014\u0012\u0007\u0006'\u0000I\bP*69%-B\u0004A`ȉѢ?2sa\u001a&-l(IX\u0014w,\u0006 J\u0005WejR%.\"\u0016\u00139gl| D\\ i`A\u000b1\u0011S\u0005!\u0002(9}\u0003_\u001d\u000fϛx\u001c.MBR,dE\u00136\u0000edd\t\u0017\u0010\u00103\u0012YWz(J5>\b9Ő\u0012sEf4\u0019\u000ee̤*kB\u001b.`pu]Ma2f(P&0D>\u0004\u0000\u000bL&jT&P9Il\u0000\u0016\rCn\t\r\u0012#O!2V\u0017]勩:В\u001e\u001a\u0017!\u0005,}\"W\u0000_\u0018@Ȼ3vbtS\u000f2w*ɡ\u0018wpP618nꎀ>zU\u0012ik\t\u0015wk\t\u000b\"\u0012n>%|%*4TD.b\u0016\"I\u000ecF\u0013HF\tI\u001a\u001b7d$ctp\"IUv\"Qr`f:6[;U9g@K\u0006\u0005*\u0001S\u0015\u0004^R+\u0016gy\rԾ\u0000!pbL\u0013\u0015jYC\u000eܙlhʭ\f\u0006MC{9I\u000fCU\u0018j\u0018ğ\u0002r\u0000|Y,\b8ڑ&\u0005rQ\t\f\u0007\u0010%u\u001d&T\u0011ޞL\u0002D|itx|e6\u0011\u001e\u0013mB\u000f\b!\u00139z\u0017@\t\r\u0000\u0001FjLX%S@Q\u0006U\u0011qEъ\u0019Z;QEA\\\u000f-\nj->0 D|k\u0002\tT5J?\u0005\u0016Kq`\u0016#ѿPP%i\u001cX\tq\u0004G¨5(e5`)C\u00015B)\u0014&VQ|XΩ^/Q)\\\u0015*֝\rb\u0003a\tĢ6ъ깞j\u0019Xp*rbMG_O6\u00198M\nW\bx#Z9Xy(tB.\n\u0005\u0006 ^W*$K:vSU\u0007- \u0015#\u001bUu\rBvQ!l':\u0006Nކَ:XImބ\u0000\u00052\u0003,~;\u0010|-0\r\u0017\u0018ysI0Xn\u0001Agӧ>\bd쑆$1hGr`08\u0010]u>'\u000brZ`5m\u0006a!$ľn j9fv1\u0015Yy\u001c_Qy;؅1\r\u0006\u0007\u001a*\u001e?Jt\u0010J\u0002\u001c2t~ؚ\nWfָDMCQ\u0003V%\u0006\u0002\u0001\u001d\u0003d.\u0007\u001a]\u0012unǀ1+d\u0002ܤ!~sݼrja\u0014\u0013bCQbV\u000bG\u0017T/F\u001eH)<]qs\u0001?cI^q0:;v\\&4\u0011\u001aV#\u0018\u0007N 1!`0ޡnCAWG.\u001c'\u000fN\u0007\u0000\u0013\u0016硓%lD)Fb)$\u0017\u0014Tt#\u00154-\n1j]5\u00104v6\"$##\u0004ڨ\u0004Lh$,Ѷ0Xm{mx\u0018 \u000b\u001bECHG<\u0011\u0016p_x\u0006\u0010nr\"p%CH\u0007K$s|\nlH\u0010\\\u0005#d\u0006_A1i\u0017Ymє\u0006\u0001nؤj #-\u00113lֈ\u0003 g*Ź✳/6}d\\!p\u0011LXt\u001e\u001axOɼa$$c\u0000<<\u0015G+=8 v\u0017+Ԗ.ha\\B\u000b$U\u0010'UCHe\u0000\u001cTG;}@!G&\nnO\n'\n(`ЖxJ!?Xqh\u000fؽ\u000eƟϢq\u0012YŔbLd\u000e_b2\u0018\u000f.pPH%t\u0013\u001c(\u001br\u000e\u0006I\u001d#2\u0007֮â\u00162R+\u0002[n\u001fmt,e\t\u000b\n`u\r\u0012\u001f1n0%˄~`\b4q5)G7\"o>M%;W%{\"g\f*Rp(T37\u0004#̀\u001aY\u000e$9\\D\u0013d\u000e~6i= <(\fPV\u0005l+K}?ҾҴ]{$v̖w4\u0003zD LTHs{Z2ެ\u0010G2JI`D(0\u0000I[p(^$.'%\u0011M\u0018EM\u0017W;C:#8\u0019\u00190\u00121\u0001$I>r\u0007h;G(IU{\u0012H%\u000bJ\u0014\u0005v\"\u0005\u001d3\u0010\u0004\u0017zn8R`(\u0019U\u0012\u001e\"ÊT\u0018`Cm\u0018\u0015EW\u0017K@Q\u001c5SPy\u0004y>1ϫ.k3Iѣ\u0001P\u0013qu$Xx9L:Axi 0\u0000J\\\u0007*q\u0003PuKjH:\u0003%uĕc\u0004]j\u0005f5Ym(\u0017L;\t\fLam9\rwv,_B}v\u0000p\"2kQaj7\u000fҰ\u001fxU0%xч\u0012\u000e$\t^\n^\u0018\n^\fP\u0006\u0000)\u0006\u001a\u0017\u0004PR\\\u0010\u0015\u0005\u0002xa\u0002\u0011`\u0011קKK5\u0011\u0001J\u000ezte'!\bBI#XL\b}\t\u0001\u0015\u0013!)C٥\fZs\u00065\u0004F\u0010,>+f\u000b\u0003p2J\u000eW|\u000bQZ\u001dK!\u0010gPu\u001aj*6UA\u001aA\u0007\u0015k%\u0006\n\u000e0\u0013hMFI\u0011Tg\u0000,\nsW\bc\u000eAl$U\u001c\"&\u0017\nI3TMH2hRt#\fU5$zp(֑]^Y\u000b#^\u0016-3t *9\u0001*\u0013xlM\u0010_\u0010\u001bA*7Xځu\u0001!%\u000bVE\u0016`*b&G\u0003@\u0007E \u0015.$_NEu \toۦptR\u000e,\u0006X\u0011ċs2Q\u001b-X\u0006Hc\u0019\f\u0007;(Y\u0012v\u0002`\u00071`\u0004.\u0003[\u0004LQ`|U0\rearfvdld\r2\u0010vM\u001cE\b\u0018` P~\u0005Tg\u0014J(3\n:+I;\u0011\u0010\u0010VdUj\u000f\r#\fVUv'\u000f\u000f\f'\u00034rp\u001e \u001c\tRekPe\u0018R<\bUVH@M0DPՐDc(=\n=hȥ\u0016H[=Eg(YpА<\u0006\u0003\u0019L\nqlPr\u0013F\u0016x0\u0019\u0012\u001f\u0001R\r\u000e7T\u0004bn\u001d&*0oɝQ[f1qD=:\u0015m\u001cgx\"g`?>\t\u0018BM;8ڋd\u0017w\u001e\u0003mw\r\u0003d7r\u001aԅuQ)\u0018ڍd}BV.]|tNx\be\u0011eiؗ\u0014Rѹ΁d*V\u001971!t\u000e\u0013\u001b\bFe#GɖS \u0001\u0017ACH9\u0014y\u001căq\r@a+lk!K\u0010%@Q\u000bA\f)\u000fq\u000e]6\t\u0006%@\bZicBP\u0012ߠE\u0012[20$*_ڈ>StBKRQ7iq;'3İq\u000e\r(QF0\u0000K\nTr\u0003pI\u0006s`\r\u0012f7\u001cZ5\u001cg\u00063H\u0007D;\u0015-ѩ,8bjÎCĄ\u0015Q\u0016\u0014a\u0017c\u0012Gf-#\u0006@rInB\u001c\u00102vn4/OTi/\u000bnN^rڅ;Q\f;%\u000fV@|NvIGmü\"BB\u0007e!Ai\u0012~$0@f\u0006\u0003nCE@s\t?| \u0010\u0007^\u0011O\u0016K\u0004Nt(QEu%9\u000bflC\u0015\u0014zN\u0014sa\u0016f>\u0003fC{'GvQXs\u0000\u0017~CZOTZ%imGԑ@SōYVD\u0013at \nX+I\u0011ƢH\f\u0019aWZASI\u000e\ts\nX$I;Dx\rBd!\u001dP>\ne\u0001\u0015\tϵ\u000f3'V\u001au7\u0010eb3\u0003I\u000616\"YL\u0002t\u0000Az IFԭFV\u001dWc\u0014W\u0002!$\u0019\u00146,5\u0005RƩTGx$0;,aqɀ탃\u0018`\u0014A\u0003-,Bf\u0013%jkX\u0016U\u0019r`T-\u0018\u0006p-\u000e\f%E\u0018Φ\u0012\u000fcHN`H/\\H\u0001r3/q\tu0K\bDdrRw^qs\u0018\u0005!C\u000eJ)@\b\"i\u000e\u0014\u000beU\u0015ť#7׎G6D{9m}<\u0003Lh\u001c\u0006\u000b\f5u?q1)O\t|t\\+dt\tݝ\u0015\u000bޝ[L\u0018\u0015BN\u0011ww<\u0006\u0014-ab[6\u0013\t2a\u00110P`\u0000N]\u0015\u0017R)\u000b5U#/Wk\u0004\\MZWlYUH\bs7\u0013Ͻ\u0019ˋဧ\u000b\u0016Hn\u0019iE\u001a˽l\nM|1\u0000m0@o]٠\u000fg!gnfUMƤj\u0011(\u0012wWhLKrGzJܽ\u001a\u001aQ\"ʈ`[KPR\u001bCV\u0001\u0014,{GEf\u000b\u001b[\u0011\u0019aj8j޼Q9D\u0006\rݮ`D]i\u0016-\t\u0015\u0014\u0017\u0018^usF\u0007_;C,f{\f\tGъ\u001e\u000fڽ\u0019N\u000e]@k_qZE!W\u0012p\u0018\\ljT5\u0007\u0006XÓ\ni<$|d\u000f\u0014\\\nJ\u001bk\u0000N:ځ{W`Zð\u0013Y)\u0010\rHa\\Bvp)\u000f\\#@oo \u0017J\u000b0\u00060\u0017\u0016\u000b,8l\t\u0011T\u0016\u0011L\u0007b%uϵUb$Vϫhx! +\u0003\u0015FvZh%N`\r\u0006 @ab\f\u0018s8ܴk5nohq/^\ny\u001b[8od㯷-#\u0014~28c$Gk?4gUç\u0003\u001d\u0011c\u0011\u0001h-cn\u0016r\u001af\u001d*Ssu\f\u0011xT4/\u001c[@tq`\f\t\u001e\u0001TE'\n9}T+Ȉs6G\u0007{``$Ҹ>|e!\bTJ\u0016E7J\u001e\u001d&$`?\u001bU9A \u001a\u0003|ލ1ީ\u001b\u0017R\u0001qW\u0018š\u0014I`=\u001aćt\u0005Q/\niD?AC)aϦ\u0011,(r\u0017\u0006\u0015[n\u000f\u0005\t\t\u0006ԅ\u0000%Sɩ\u0012߱n.\u000b=\u0011\u00152ڌ-\u0004b]UI3ɂJmň\u000f\u0001d=6\u000b\nB\u001ci\u0013F]~\u00069ҍ\u0001.(׈,4Re>7&\u0015犍MwǕ$w0:1E\u0019\u001e;滄,w1\rѤj\u001c ؒR£@\u0010\u00060Y *\u0003mߗ\u0011Ӧ\u000fE8s\u0011\u0015;f!\u000b\u0016\u0010\u0002J8]0G>;+\u0014\n=9zHz \u0015\f]1e\u0010\u001f`Bmh|h\u0016a-Tm\u0000w\r7\u001aKw.J\u0006i4\u000eJ,d|3*sI}O'k}\u0001x{oM05B)/Uw\u001c;\u000f\"\"p/c\u0007%eЍ0\u0005\u000b\u001d!RQ\u0005\u000bVݜ=a\f\u0010Ҿ7̔7󯖵nּa(tI@}r\u0001\u001dV;'\rA4ЧkdAC\u0004D\u0002\u001dĈ0@k\u001fhNB\"m\u0004\u0015iʿS9݋L5+2i\u001bV yf\u0004`6@?\t\r}>Br\u0013V$K\bB׭\u0011CUԪ(ߔ\b\t q(@2t\u001a|'\u0019\nIp*\u0015Z\u0015$+\f\t\u0005^bJ[i\u0011yKH\u001f4tO*\u0007[^\u0012qt2d\t- 9$\u001e\u0003T8=}uC5\"(\u001957B\u000f*\u00148lR\"Ԫʅ,X%¾\u0016\u0003ʪ}}CL6W\n6G`@/I\u0017aŇ86%&5vy\u0015 ,Z]\u0015*Y\u0016yC`|\u0012\u0000L\u0003צE\u0013\u00124\u001eؠ/P\f\u0010\u0010A#'\fQe^(uB\nBVZՆU^U^U^Ke奉}ya\u0011<*/FT^/!S^\tF^^QY^&\u00046\u0017\u0007y*J^\u0007\u001a/97\u001bwN59(b[\u001e-JNj\u0018|>$!%8\u0001х\u001cԄR\u0001+:\u000f8uzH\u0018/}lOK$5ƫ5k\u0016hvz8^v0^VJ0\u0000ībK>~ZL+^\u0014ęW\b8\u0002@\u0019Ò\u0002}Kh\u0006IlSd\u0002%;ZLd2J:M\u0000p\u0012^$&$=\u000fo\tz\t\u0012^3j\u000f/\u0012ë੄\u0017\n\u0013.q)kaI\u0017H\u0019\u001ak,\u0018\u000bK[\u000b\u0003t\u001bj\u0016\u001c N+\u001b]=\b\n\t\u0018\u0006)䒡Ӌ$\"\u001bӡ`\u0014xy\u0014x<\nXB q\u0019+q񺖸*B\u0000qYH\\\t\n!q\r\feʳĥ9d+`~Wn+BM*J\"Z\u0011xu\u000bl6(\u0004J\u0017L\u000bCdB\r>;mxD$a\u000e1\u00003\u0015\\\u0010]dԊ~\fB{\u00053y.\u0003q\u0003q\u0003q\u00114\u0012%bKb\u0010 \u0003Ⴘ\u0007q\b\u001fĕ)\u000boL\u0000M\u0018\u0001\fzM@\u0004\u001dWq\u0014\u0006\f\b\u0005.IN\u0004D8-֙( \t`\t4.c{N\u0002\u00031( \u001d쳕S%\u0004z\u000e\u000e\u0011`\u0011Lb:\u00160.<\u0016p;\u0016\u001e\u000b*\u0015F@\u0019wPn\u0004f\u0003l+\u0006z\u001d<\ff.\u0003DsY\"3&\u0000SJ0@\u001c=\u001bf\u0019]:m\u0011#0aS2\"R҄Pؓ\u000b\u0007*\u0015\u0006^\u000eN_\u001eK\u0003dU2»~ԓhEI>́k}\u0001\u0014\u0006'xApX(\u0015L\u0005\u00005ȡK4\u0012\u0019NJ\u001bB\bk:7M!*p\u0001\u0016t̵1u\u00007ㄟ\\\u0018\u000e\u001egJ@i\u0014\u0018\u0000nV{pe\u0004\u001e5\u0006zhPXeTHgCcFCºu\" vcgh\u0007Ð\u0010m $\u0019\u0012\u000eH/Hl7,Lز`3X\u0018z/Ũ\tS}\u0014(F&\u00001Td\u0011\u0014ڨLy\u000b\u0014%G\u000e8\u0018)'n}'҉h0!u\u0003pC*P@aB\u0010\u000eDCE\f05n\b\u0010e\f\fT6993\u0015YcyyQ|)\tÄ\t)@\u001e\u000e'iӬ3\n%-&\u0002WM\u0010!E6\u001eB2%#u΁\u0001<آ[ltp>\u001e\t\u001d3HK7KK\f%e%v<\u001f\u001d#I\u0019\u0017TIzޢ$\u0003.Kj{\u001edb wb\u0000a\bsh\u001dr\u001e\u0014:p\bBD\u0002\u0015B\u0002kYn.baUzlZC\"\u001e\u0018EAe\u0011C H$I\f$$\u0011Np\u0011N~.EJnU,C.ϓ\t\u0007I0Ѧ\u0013\u0004:CWCF7P\u0007\u0002-%\u0015Mbf\u0002j\u0015$ɚ Y\u0000\u001dKBE\u0001z\u0013-Vz1ifTS\u0005\u0012Ȏ|8}MB\u00004T\u0013\u0014Z\bSԢ\u000eS\u001b#1Sa\u0013\u0003$T\r-\u0005\u0019\rD2T\u000eTԍsݘ\u0002s\u0017E\n5rYjCM8!Y$\u0012p\u0011\u0000.\u001bFًb\"п\t\u0016e\u0010\u0004\u0003\f(*ҲUJM\u0000b\u0013&9)\u0018\"1N\f@@E,ІA\u0018-ʤEb\n[\u0014\u001f\u0003\u0006TS\r+Ќl\u0018b^u2R\"}(Ö>\b\u000e{^\r\u001e\u000fE2Z\u001d\u0006\u0016sxL\u0013\u0007\u0014D\u0019\u0014aPH1\n\nixSEɤ\u00184P@UR۠P\u0011櫅DvEȚR\u0013+D!ւ\u001arrun\f\u0016Ie\f\u0000j6QDx\u0018\u000bd\u0010/%\u0012>\u0006+x(\u001dQ\n(,3hQȢƥnRSg(U5n2U\u0015#\u0001vb|h\t7Զ`ZD倒\u0018޵\u0010\u001a8X4zѾS^V1\n8$\u001as\u0003f|\u0007QńrA땁d0X\u0011+d׆yV\u0004G4n\u0010,\u0005%HKԾvR\u0012ro_Np{ެ@KūQ<#X`\u0000Q\u0007\u0017\u000bT\u0011i\u0002/:9O#EBTwH\u0006a'(\u0012g\fA|6tTqI-\u0007uI-ds\\\fh\n\u0013!w$rp論yia9pm4i\b.8Zdp\u00018垽I\u0010\u0019\"\u0018\u001b/wЕͦkʍ9c\u000f\u0010\fʞ\u0013,;\u0012\u001e|\u0003YW]\u0005\u0007@=A֌xL`ahMa1\u00185s\u0002\u000b.&\"xX‰\u001c/ +\u0019\u0003\u00013\u00142@\u0019A\u001aVpЂU$jTɴhJ\u0011y\u0007E( Gbϖ2R\u0003)&0tTX`4&'f\u0012\u0006ߓ81\n*\u0016$\u0006uH\"\u001aK[Gf\u0016\f\u0001ad\u000eAڠ1aՓ8O7\u0011rxqd\u001c\u0005c\u001fn \u0018u:$U=Q㽉\t$\u0015Ec\u001292ZI`]U>Ƭ:icx)\u000bQ\u0002x@.1V]@\f\u0006\"z>5\u0006\u0000х!\bQ\u0006\n/\t\u000eH\u000e\r\u001eyk?\u001c,v\u0002a\u001f\u001e> MƥRA\"B\u0018+Hpx{r\u0006o$\u0019AD@\u0005eCD\u0002c\u0000-?,\u0015d>zZJNrjd=Es\u001d\u001d8|V= \u00155._EM'?9LE#Z`;ZJ\u0011\fZxEdZJ\u0004]&\u0005\u0012,%$X\u0013H.\u001fk\u0011\f\u0019<\u000eճ\u0005ncAJ\u00105$\b!\"Z1#^z˳\u0002hU\\8}F⁔\u0004@Y&\u0013r\u000bP\"$G46\u00022o\u0018\u0006\u0004+}\rT\"\u0015se;\u0006H8C\u0015\u000b.0dH\u0018섇\u0001?OxEUH\u0017kC\fȱA\u0004#Nq^A2Wri\u0004%\u0017\u0005\u0003?R\f\u0016S\u0002\u0010VfX!%Dw͉=3\t\\hY+2M\u000e\u0014\u0012\u0006\u001a)\u000f*\u0012/\u0004#>\u0001\\'L@)]\b\u0013BqW0\u0007_ﱣg\u00018d1|\u0019\u0017\r\u0018,CLL\u0006\u0003|\u0004@\u0011\u0006Ѝ\u001f(\u000f\u001c[\u0011;u\u0001=\u000b}ڲ\u0014\u0001#\u0012'\u001d]TiS@8\u0014}\u000fH\r{\u0010\f\u001e\u0003 8\u00024\u001ahŘ\u0013`(V@Ӯ]sxt\u0013v\u001cƻx9p\u001d\f7ܝ\u000b߀>Ғ<)I$:\u0007\u001aer-\u0004:Z\u0011\u0011\u0006\\\u001f4!dy\u0014I\u001e$~5dJb[Ý}xD߯\"_r\u0016\"\u00180\"S\u0012tww@\u000f\u00065ז\fj\u0015\u001cR\u001fVd\thI\b7\n.zR\u0012\u0016ܦ\u001eI|˨\r=S:iU6ݶVr{O\u001e\u0003$:{pC{\u0014u\u000fQCTB\u000112,82$Fh\u00051h2^G!\u0005OY\nyʈ&hp\u0016&\u0017r*h\u0011\u0019:\bB\\\u0012\u001e\u0014W!)\u0005Ԫ\u000bG]2\u0002J\u000fZ}\u0014}߰\u0015}r\u001f= %{\u0014$\u001e\u0003XPY\\^rd\u000b:\t0 \u0003\u000f4)d~\u0019s\u000euR22\u0010=`SؤSf\u0015Q\"YR?}er2h\u0018ص[\u0018O{{T}\u0014\n0(\b\u0004\u0002@ \u0018\b\u0006`\u0013\u0017H\u0018\u0001U\u0019\u0001q9\u0001\u0013\u0000Cr \nB\b\u0006A\bH\u0019$D\u0002\u0013TkPM+R\u001ae\u00036r\u0010\u000f$\u001c'|\u0001\\V9\u00189i\u0007+O\u001cj\u0007uAY=/\u0000\u0012h*\"\u0012\u0018(7;+7?6k엣\u000f\u000b%\u0000x4|.2A(\u0013\b\u00178 l\u0018Jv\u0001xm\\K\u001bFd|\u0018\u000bJAɲ)\u0013\u001aZ\u001bSVNt4C\rq!N^FM\u0013C'~c,]\u000e@WZP$IFR1~:\u0018%ht\u0000n%iJQF.Vꕬf\u0003n?7\\/jƺ\\*\u0018\u001f\u001d%\u0003~\u001fFBA\u0003F~W\\Z]\u000e\u001aA@\bT0y\tMJ@\u0007\u0006QB,#A\b\f\u0019j%c,mɰ\u0011OP0[.!D\u0006\u000fulIr[S:?7\f\u000e[ℕQ$2:O᫦DUw\u00100\u0015+G^2:P\u0002;PZ\u0001\u0005,\u0006\rNkĬ<~\u0004\u0010ڪ\u000e\u0007`dyDnP\u001a/Gn\u001ag\u0015B\u001c0Z:K`p\u0004O\u001c\fc7e9LPw\u0002\\L6;M$t\u001do\"jp\u0005ˀ'\u0006\rUE\u0002*Jli!P\u0006\u0011\u0011Otm°/\u001bB+ع\u0017/Q\u0011j\rU2jЖ3\t\u0007T*Q\u0012P\u0015#+[`nn\td$GB1D:gA]2M爰+飲c;\u001f1;\u0001\u0011<\u000e\u0013`\u0017@K\u001b@\t+??p#5ԄE\u001b\u0017\u0018\u0018V0ƁdPb-\u000e({#m\u001a*\n\u001aE@:_}\u0015up8\u0000\u0005\u0000ߓ)\u000bd+Z\u0015\r\u001e{\u0000*$~c}-Jwo(\u0000jchcL\u001aU0c擗\u0003n\u0005L5\u0012xJBf\u0010\"DAÇX\u0014DNfe6v`ѦH4DMR\u001dJt\u0017goe\u0007\"r\u001eN\fO֪QFqa&\u0006I+LU3?{\u0013\u0005\\S4\u0003(\u0005h\u0007\u000f487}̕\u0004\nv\b\n3ЬO͉\u000f\u001amĢ\"1\u001f\u0003Ih!D\u0019\u0005soC:\"Z\u001fi\u0007Uu<Ȕ\nt^\u000e4\u0017ѝW\u0005\u0014(#\u000bgz\u001a14xR\u0000TB\u001a0\u000e]1447\u0016\u0018\u000eObґ\u0006@&s/\u0018[8\u0019%bD\u0019MDh\fjr\u001e\\\u0011\f'\u0002lkr9T\u0000\bFoD\r\u001f~\u001fGtć8U,=\u0011\u0013jwl\u001fmsste'̈́q*\"O&}AOB5\u001a\u0013i\u0016\rsJXr\u001a\t.y4\u0004\u0003;#EovhMф0G2h~\b\f\b\u0012*\u00013~+a\u0015`\u00115ИO5ɖ\u001d\u0004s\u0014Z\u001euc?*\u0013s}DA\u0013bpKo\u001eȎ\u0015~>\f\u0012ўW59S0q6:\u0001\u001aChr\u0018$>70hƭdFs5e(.p\u0015\u001aC\u0002\u0018\u001cO1O\u0000Ւ\u0018A\u0012N\u0002D}덌?\u0017|;HPP\u0018Hj\f\u0018DSkTL\f\u0011MhJH\b((c:NpW\u0004JNdvL\u000e'r\u0003ڮDEcEF^X21R$]D\r\u0000St|JcM\u001b\u0005\u000f\u001c@`E\u0000<\u00043S鄊\n\u0005i!\u0011pB\u0014\u0018o8RςBtdW\u0004\fl\b(+\t~ (m\u0013#]=&m\u000f7\u0016\u0003 Q\u000fq;\u0011wĪJ=i\t8\u0001tz%0?Q\u0012R';\u0010\u00009!΁DDMl\u0005/fS'dRa\u0003J|\u0007ӜH\u0015U\u000205޾\u001cY&PX\u0001'!UQT\u0001t\u000b)`\u0002UJj\u000e2J\u0003k\u0018]\u001e\u0000\u001b#%\u0013cJo\"L(i2pEo\u0003w0P`R\u0017A\rfJT!8!h\u0007\u0003\u0005Iv \u000e\u0000\u0005\u0007?dV\u001c \u0012*z#\f\u0002$\u001ef%|\b\u000bt, B\u001d\u001d\u000ewd\u0010il\u000f&(wحMCG!Q#Ȓ\u0012E<\u001d`ᬨr\u001d\u001f'\u000e\u0017dvdpVC\u000e\u0003\u000f\u001dl\b5Ц\u001d\u0004ď\u0003CJH\u001cs҇`.VO0\u0007\u001c\nT\u0015 \tW\b\u0018P \u0007eކNJ^8i\u0013@jU5W$\u0017S\t8:B'\u001a:iQH\u0003;%>\u000b~x\u0002hD\b<\u000f\u0000;P(r\u0001\f\u0004e^%Z\u0000y\u0002\u001b\u001b8\t\u0017\u0012K\u0007\u001b#3\t\u001a)Yd\u000b\f`\u001c\u0010\u0003\u0003B(Oi(ʠ\u0004@L,\u001a\u0012(\u0011J8\r\u000e%P&\b\u0006\u0005\u00048)\u0010J\u0018~?\u0014ӐK؃)1\tcP&\u0002\u001a\u0016\u0011֯\u001e\u0015\tP\u0000\\@5@8*dvC\u000bj[LQ\u0006\u0003|\u0012F̲OEC\u0000g\u0018! \u0004e@F#F0\f\t\u0004H@\u0018\u0014rB\t\\\u001a4\u0005\u001fuĭ2\u000e‹T\u0014YP\u001b/v*\u0004N<\u001cZ\u000e\u001e\u0014Dp\u0010\t\u0012j4hYGȜLÚf\u0013\u0005mP4̯X{*\",İxf)\u0005U׬?!\u0011?>3\u0005ß>?$\"=\u0006Ja\u0002\rg\u0005\u0017\\3r\u0012Mq\u0007_\u0016\u001c{’/XtM\u0012A\u001a\u000eAC*Y̡3`!\u001a#z!3حkb\u001fa\u0013TT]Nsꎱ$\u0011r\u001clf\u0005vWyRty\nP.H1ѷPG.`\u0015BQ֮\u000fݺJtRvT\\(a;_tqs\u0011\u0005\u0015C\u000fk]஠w^/q8M.Ԣ\u001aiދv\u0005~Bj*YT\u0015)C?\u00079\u0014F#5\n\u0013h\u000ftR}Q}\u001erƭ(\u0003Q41zOULe\u0002\u0017>stream\r\n\u000b\u001f](\u0017%ed\u0015#X>)\u0019X\u0007\\1\u001a#bo\u0004\u0017$\u0011x$\u0016)F\"L\u0010\u001b\u0002\u0002\t`y\u000b>+*o! \u0005\u0006\u0007\u0006\u0010i\r\n2^7܈u\b\u0011\u0003ё'!A3F\u001b\u001bW 02u\u0002VNU3׆\u0015xLӒ2c\u001fŇ.8\u0005(8\u0003\u0003./5ia1\u0015\u001a\u0013ʰ\u0013\u0013zx5)5 y\rfJ\u001e\bʤ8 \ny3Vǰelt;\u0014\u00113iL0{\u000b\u0019\u0018e\u001am\u0012 o6\u0012e\u001bM\r\u0000:^=s;\n|T3jEh\u0015\u001a\b\u001d@ trБH\tU\f*\u0011\u001c\\q\u0000J\u001c\u001b\u001dC:dNs;|\u0010]c\bJTuzd!0E,\t\u001dX\u0001>f\t\u001a䒀㚔/PDSKrx&V\u0001\u0002[F\u000bZoK)^oKȱ\u0016}\"\u0014\"6j!1ȓ\u0002rM`s3P\u0016⥔\u00171;N*VFjx\fm&4\u001bRl\u0016ÍŃԗI\u0007m\u0018\b\u0018wb+\u0016\r\u000fk\u0018\faIdL\u0018&0,e1̢\u0004\rL\u0017ئ\u0015.\u000b$֗\u0017;0ӃT [ڦ_'o\u0012*U.\u0019<\u0004\u0017L\u0018UYM0\trh\u0012KqZs\u0014s{:eNE5wR(\u0007dz\u0006\u001cz\u0018\f-\u0007\u0000eQ˔J}\u0019^7ıL8]Lb\u001fƤ'g\u0007\\\u0004l\nz^ِz9`\u0012Ȝ2*tT\u0005|b\u000e\u0007@\u000fL\u0004ԭ\u0006뜾I\u0005i3JU\u0001\u000b>Bbȕ- A~.9\u0003Œx\u000beXeٮ̣,У(b\u0002\tGN\u00068%5BMJ9 wE&c[wKK\".\u0002Pn3R\u0018zU\u001b|\f\u001d\u0002\u0013\u000eD:n6Q`\u000e=|<4\u001eMulM1vڃ.ranA\u0019\b}Щ\u001d\u0019Bo\u0011g\f*B\u0019\u0013:\"Χ\n\u0012\u0007\u000fi\u0005\u0005В\u0013\u0019\u0017աTi@(@_@D@7y]a\b(\u000eT@\u0007[BпE\u0015'Q\u0012.F\u0006ao\u0014a\u000f!\u0014aSO$3K\rG͋\u0017\u0002;\u00070\u001d\u0000$\u0001Mj`_\u0011X_O}\u0010\u0019ZATv\rUY\u0018U0y\u0014\u0015\u0002\u0010\u00128p^\u001aA㠿N0BU_T/:\u001e]\u0003{@Gc\u0002}P\u0011~\u0010n\u0012\b`\u0007\u0001Bs!\u0001*\b|\u0012QM\u0001y.@\u001e¬&*a0\u0011tN\u000f\\\u0015M|\b\u0002%\u0005\u0011\u001cHwjQ\"_\u0000\u0019&^o\fWE\u0000z)Qʯ%\u0016몑>+a ^\u00171\u0012^;=\b\u0003},|\u0003\u000e\u0005\u001fuA\u0017\u001bMgb]\u001aJ\u0000+8t~\u0019a2PPUIH\u0012{g\fu=z=\u0015>R\t^I\u0003G\u0012\u0003#V\u0002\u0016׽@\u0015:+\u0014\u0002ubu\u001btrs:.u\u0014 -(t@3OZOTɀ@\tT\u001a&<-\n'$T\u0005P\r\u0001\bn\u0003$n)@><ӖYp\\M2\u0018 !\\캧ֺNs\\26\b\"\u0004AT~󑐼=ЮԐ\"9\"\n\u001dh؆>,\u001fn\u0010=Ih\u0002\u0002mh?\u00143\u0014z|A(1%ws] 8LJʬ}'>7\u0017泎\u0004p6 HqQyY/AZN\u0013}\u001e\u0004\u000eI/\u001b\u0006\u0004\u001cH\u0015<\u0005A\u0003;G1\u000e\tT\r|o\u0003=\u0015l+{\b~N}{\u000e\u0013R\"?N˄֩U_cہ{c|\u000b\u001d<\u001eHOv)9\u001e<\"#Ś,5~'3D08\u001dN\u0004\u0013\u0019p\u0005j7\u000fI\u000fups\u0019q=\u0015^\u001csvLU)HBk\u001e[$\u001b9589i=산\u001b{^`Lio\u001eYjSf\u0010Tb%u@^\u0006/ֈ2Lb!F\u0002\\?'a\u0013\u0010u:~I~A%p\\Rm0_\u000bq\n2\u001dyk9\u0000\\i\f\u00188vy˄sk\u001cz)\u0000˘ .\u00133k\"\u001dj1B\u000f\u0001@!4\u001c:BKf4_\u000e$\u0016z ~k \u001c0ѠbRUc=vb]ET+Iur-)-C6\b*V\u0010\u0018ˑ&\u0006\u0005^\u0019\"\\G\u000bX!;iL#K\u0017˸{AO{\u000bi\u0007ʱc\u000b9\u0000XI@rg!\u001aKٖ*hҦ\u0011B\u0018\u0007=\u00073\u0016lp\u0013;:f$*\rL\u0005\u00139%\u001e?!\u0006Sx#g\u0007\u00113\u001b` /\u0011=+\u0014\u0002 Z\u001ch3ɢR\u001fy6T\u0010\u001cJO\u0007\u0013\b\u0006\u001c\u0002@~/\u001f\u0007*\u001dgx \u001f\u001a.\u0015i\u001f\u0003A\u000b!\u001c\"D\u001b#Nx~\u0000?\u0004[hBa5b\u000e^\"2\u001eFԂ\u0001C5\u001a\u0010\u001b \u0015i_\f2//\u0007)Pw1\u0019(\u0005-\u000b3\u0000\u0010'q\u0003\u0000(\u0011\u001c\nI\"\u0014#>;px\u001a~.@\u001aڗ\u0013\u0005\u0007'j\u000fq'ĺVh\fy2\n\u000e\u0007\u001a\u0003= \u000fo\u000e\u0010P/\u0012,q\u0010-Q\u001cT8+iN\u0002[\tϻSY&Mjs\u0010A\u0002\u0010L|1x`\u0018Gؕ\u0001-\u0005\u001e7\b\\\u0007\fk\u0013L )\u00022ЂP\r\u0003/̃p\u0007;\u0003WlD\txN\t|\"b\u0001Cd*\u001a\u0018\\-[e\u0000%\u0013/Q\u000f'=J}\u0004@\\$sʆ9؀\u000e\f\u0018t\u001d0:>8u@=因L T\u0001\t\u0005\n+&\u0000\u0005\u0006@\u0003̃v\u0007PE&D6$\u0017Ań\"y\u000b\u0007\u0017\u0006n`0\u000b >\\Vb\nMJL)\u0016~\u000b\\\u0016v-\u0014f`\u0018\u0018a\u0000\u0002u<5)Q\u0018-c\u000e4&5wkA\u0006U3\u001c\u0014õ)\u0001AUޖV|TL4m\u001cHyj\u0000\u0000E\n\u0016^\u001b\u0018ƃ3K\u001fIڪƜRMl\b\b\u0001*cS\u0013 \u000e\u000eA\u0005>`M\u0005>|ƎRc1%\u000fb?\u0018R\u0007A3-\u0000R\tD\u0003+Pؕ5U\r\u001b\u000f\u001f\"h\u0016N`\u001bq5:|Vy\r!G <\n\u0003T\u00079\u0001\u0019J\rE8\u0016F+\u0014\u0015ʓ\u0013\u0017(\u001bR<-hRKՖ`nj3O)I\"1Ax@\u0010\u0016[C@8j<>FNJG\u0006\u0012\u0015\bKB\u0015Ul\bk)\u0015/\u0015au\u001d\u0001{S\n `+>S0\u0001\u001a-U嶜%\u0012Ȏ%͂-G}V5YM\u001644T6\u0004\nҀd.\u0004C\u0014\r&\u0011Ql\u0012rR\u0018Wkj!\u0013jj-\u0004H}\u0019u^ԛ'\u0016-!L\fvY:tl}\u0014\u0013*@3$r grX3lsi͖X\\֔-\u000e@l1^{\nٍOX!Cax&\bg\u0004daB\u001ac\u000f\"c-aG\u001dJT9!=\nl?V\bN͞\n\fn3;3~\u0000\"uz9@\u001e\fg|i6z飼\u0000,$XnK\u0014\u001e1>Naucu\u001cr>K%\u0014=\u0011pw맓|:Wp:PJ o\u0011XC\u0018펀E\u001a]\u0018Ō8\u001aŤ&ҥKlN\u0015@Q\u0016T\u001a.U\u0003cp-\u0015e览$\u000b<}\u0018\fƂ\u0018н\n22Je\u0006\u0015ݒq\u001d\"ȾpL0GRO\u0018\u000f#\u0014\u001cHNdKG,$\fP6<\u0004Nz0[0s\nGbh*f.v\u0016Ï]fɱ}V\u0012\u0018c5d\u0019d\u00188F]b/\b\u001a\u000e®w\r\u0019s}\u000el\rD\u0013:q\u001fu<\t\u000b<\u001e\u001a5n\u0010ʹpO\u001caD*a\u000f7쨺\u0013\fK\u0014v\u0013ݳŽPa\u000fY`a;XW\u0015\u0015v\u0004\u0007\nJ\u0017\r;\u000f\u000eK=\u0007`oM\u0006`gMPwJ\u001c\bgc_\u0004+K\u001fɤiͳp(܁\u0007o\u0004K\r>W\n;\u0004\u0001d.b\u0017b\u000f5\u0017\r\u0013\u0006;\u001aeG`#'H\"\u000b*\u001c\t?m\u0001m\u0014\u001d\u0000`AX__`}\u0012\u0007^[]bΆ\u0017zőZC \bK6q[|$\u001c2\u0011A\u001a1L\b\u0010\u001bKzL2z~}mm\u001e\u00007_\u0007\u001by_\u0019$^\b|=?\u001c\u0012˯`MI-G3\u0005\u0010;5\u0017Kj[yZ\u001b0w\u0000DilEzہ\b8\u0006C\u0018(&Pz}9x.^/a6:U^)+\u0002)\u0007P(1\u001a\"uYU\u001fO\u001bͣP7ݭPbI\tWЕ*D\fʗ\"!Ų\u0016\",w.q\u0018\u0005\bӂhaD>Ś(:\u000309-z\u001dt^w9!\b\u0014\u0012zgƺW\u0000]gu\u0000~@n\u0018h\u0004\u0010BpVm\u0000LTrP=ů\u0004\u001aAV\u0018_\u0007&c,i!A&\nO\nv]HJ(.ǐGœ:ZaU3Lu\u0007l:v]\u001cծo)Fa1+JOb2F1v|JQ\u001dӅD \u0007DF:ab[rXd\fs>L$@8A\rjJ&\u000b{I\u0000F\u000bYJ2\u001c]\r^>\nnM󝢣\u00014\u0000ZkJl>Ku\f\u0014\u000f\\iqQus<%I\u0003!\u0014\u0010x4]4y+FpX\"Ϯ\u0004\u0007\u0010\u000e\u001c=8FS\\\u001aAM4F\u001f[tTbF_ާi,g~hne\u0000E6%V(\u0016ؔc4\u000e\\7=0\u0007ŭZ\n?6C(\u000f}\u001aa\u001e]\u001e\t\u0013\u0011Md׌\"_4M\u0001/\u0012s\u0003@j\nvA8\n\n.\u0010u,\b\u0019251)Elk\u0013\u0019\u0003'\u001c0糊aq5f!Q<`\u001d.\u0004cQp\u0011i󈩔_1\u0015Rmv{d:(a^=`Ѕ\tNI>pq;\u0005q;0\u0015\u00109@\u0013᱅FFG!\u001a\\/<ڤ@Z*\u0015Pف]poaȥ`0鄕T\r\u0011\u0011'\u001a&\u00068\u0018N\u0004\u0017\u0018\u001b\b`ʊCRT\u0012Ty\"ҼCb\u0006iz]ʙJ`UP;GyzQDBт5Q+\u0011K'etr\t@n\u001d#\\̞\u0011v\"\u0016X\u001b#Y`t4\u0001\bEO\u000fb#\"xikK.RĊ\nnj\u001aUK %H\u0011(=\u0016ש|\u0005TL-\"\n\u0013O\u0003&*Nq\u0002!\u0003\nhވ\u0013\u0010\u000f`3h!p@e8\u0003\u0005 P\u001e\u00183CQ0ҠԥHQ}V\u0018B\rTRT̩XTs{*_/E\rV!1\u000eO\u0018u)!:\b\\\u001c$(\u0010\u0019UNn*@V`\u0007/@|Og\u0003MUQ\u0002@\u0004|\u0011>fc(\u0000*Bb\n`se:\f+C\"Zf0́͢\u0011KDž\u0017\u0012\u0007Ed\u0012G R\u001f\u0001S\u001f\u0001Sx\u0004S\u0007|8u 7:\u0002\\Ê\tDA:v\u001e+T>`C%J\u0015а\\4\u0012\u001a\n\u0017\bn`8\u00110\n>)\u0007ja\u0016졃DhzE*\u0014\u0012gZ\u0013QD\b^\u0011\u0018\u0014\u0000R#j ׅ)!|PW>xY|\b\u0001@`\u0012@\u0011\u0001J\u0001\u0017@L.\u0006S\u0002n\u0018\u0005\u0012\r\f\u001a|6\u0000{\u0018\u0001\u0003wL\u0005`DH&\u0015hhn\"\u0002QD A\tkw\t\u0011\u0016x$֥Nx\u0018*%,\b4GPSLLrPh:Q)MX]h >\u0014\"eS\u000eq\u0017At\"b彁a/n8#\tTHѪ\bf6ρm1ljP\u0018(F*\u0018\u000e \u0005>|v@:H\u00115@\u0012\nGhX\u001f\u0017\u001btpɵ\u0003\u0017\u0015y\u0018Wy#\u0002{\u0006gqFk\u0006jT\u0005雍\u0002H65L5:|\u0016V\nû6\tH\u001e\u0000~S\u0007\u0007\u00032[Dj&CH\u0005Eb\u0011JZ:K.\u0018b2l\\tS+\u001eWt3>\u001b0!Hmn\u0007,X\u001dJ\u001d\u0005> yD~P\u00032oJ[ujdUb\u0012Y\u0012I!'\u000e@1cK\u0019`BWf%\u0006*i6j\u00119R;n-t\u0015\u0003d\\)\rYLp\u0000\t\u00015%NZ!O\u0016\u0012@YӗyrZJB\tl\u000e]S㝫%~Q²ͮ*Qw\u001eq7\fCŠ1\t\u001554y\u001b`.W\u0014\f\u0007\u000bgQVRp\u001e4Z0\u0015\u001eȀE,6+'JEҒ\u0017tө\u00183abncG-\u0000\u0000ZJ+›\u0019T7:2p\u0007F1\u001boa\u0000\u0010(\\\u000e9c3\tıb\u00056`\u0007+S朞w\u000b=~W\bD\u0016E'36(f\u0006Ϝ+\u0004,\u001cJc;V\u001f\u0006F1\r\u0000MH&w\u001437x96\b\u0017`\\\u001c|;,F>KE:ShG;gSAM\u000eƠ\".\u0011{\u001cҨQOkk]a@\u0006p\u0006~\u0019fy;\u0010\u001cuqFt`ݑ\\ &Z\u000fޟ\u0006$\u0016\u0017M\u0007JT\u000e5pa1B\u0005NJa\u000bD%;*\rI*M\u0003\u0004J\fTE\u001a\nysхV\rd2GþwL\u001e?'\u0007\\?\u001e?I\u0005Ӂ1Q@\u0000`K'脺\u000b\u0015\u0012ܡV#u\u000b\u0013>Y\u0014l\\\t'Q0\bSWåbցŠH.ގAl03m`\u0011A\u0019iz\u0019\\ y3Z8thC\u000fu0\u000ewKNT\n\t4|nC\u0017Xf<2I\u0005\u0013:IN@\u001e\u0001\b}#}h^@B\u001eUF\u0004^BEb>W\u0002\u0000\u0012e3e0;+v\u0015A[\u0013wF\u0014Aw䮠$GSYgRH'#> A\u001f\u0005\u0017AL\u001c*\\yv\u000e\u0006V\r\u000ewl\u000fTf!e&\u001e(t\ftvvC{:g/\u0018\u000fg/07\u001c\b\u000b&\u0010\u0002-5^\\o\u0001\u0010\u0003C\u0007\u0014\u0015\u0014C\u0006\u001b\u00111#\u0001.\u0004^в\u001a쏹R\u0001\tӼ>\u001b(e!EvCvB\u0007֛\u0001\u001a\u0013b/;.l:%A\r<\u0003A\u0006JI$((\\ k\u0001}\u0006yg3vz=A\u001a=$\u000e\u0013^Z\u0001H[\u0010#1⍉bY nW줊MC\u0013CʉPd\u0010xg준\u0003J#\">A\"\u000f@\u0003hJ\u000b\u000e].E#\u0004\u0003kB>\u000b\t\u000bC\\!v\\\u0011\u0015*k\u0010{b?x\u0013^:+\u001f\u001eaJ4W\u000evPN\u0017\u0001/l\u0017\"H.N\fXP(YD\u001cR8h\u001d>Rc=a!\u0004!g<\b{̧a?e\u0014au\"><\u0012a_p\u001bD^\u0003\u0007;P\u001d\f5\u000ec\u00160P\u001e+0Xp5&\u0012\u0004<γ>@\u0018\u001b#c\u001d\u0012\tMőx\u000fr'@[\u0004\bz`5&\u001d\u0003I\u0000|4`\u0005_P\u0006\u001f\u0005\u0013\u0005\u0005\u000b\u0002O\u0004`>\u0003\\H_Y:i\r}0\u000evX>WWU\u0007@o;'гuL\u0004c\u0010\u0017Yf\u0006)s(\u0004\u0018cX\"_\u0017S\n5u\u0019e,_gT\u001c_/׽N\u001aP~\u001d\u00004\u001cdlX,[\u001e\\hlraN\u0010}ƽ\u0014\u0004mUIfZ9(\u000b Z\u0019\f`Ll^&ŋ^̰t+1$ \\\u000e!Uc!RPń;\u0000\u0016;cLf\u001d\u0018֛ɔ\\J+ӄ5_\bz\u0002thI3;\u0000L:LO\u0004\u0003\u001fE\tj\u0017y \u001fvC)\u001dX\u0006}vX\u001e`\u0004?~\u001f`\u001d5x\u0003\\\u001ej\bRj:|i[\u0017d\u0016ݘ:Gj\u0003jq\u0001T _T9bsY+)'i\u0000ځj\u0003O8+ `\b\u0013BZbj\u000f!\"]X\u0000BtK_!\u001d'\u0016&\u0016TBĐ\f\u001e\\\u001cG+I\u0003\u0015OǕ!aƈ\"(\u001f8\u0007SG\u00195SZQ2R('~`?@@ ;Aˁ\u0004Md\u001b\u0000\u000eˈrI!A\u000e>;\u001bm\u00146tZ!ԸysG\u0016S]\u000b$,a\u0019]&\u0011]Ȗ\u0014w`gHU\u0003[x\u0010bF\u0017sIS2%\u0014\u0006I9\u001f\u000bl!\u0000#\u0001\u0004\u0018\t\u0005\u00061\u0017.G\u0000^mХ\u0004f\u0000\f+\b\u001f\u0005#h\n\u0017Q>r0\u001e PF\u0014֝8\u000bˤc:FKJ\u0013qdA,Xiʕ\rYA]JF&U`1!ܤd\u000e\\[<;ctN\u0017(,H೐x\u001b\u0016\u0004UC\u001b<:b\f\u0000\u0006hM\u0010\npR,(\u000502!\u0018|\u001d*\u0015^u6paJ'$кH\u001f^Dу\u0003\u0006\u0010\u0011\u0006/QI@ \u0002\u001f\"\u0005P1\b\u0012;.\u0014\u0005/8p \u0004g?},\u0006)\fD*B@{\\\rAvU/\u0002f\u001d\n+\u0001\u0017\"e*0\u0000Z\u0003B˨\f<\u0004VP\nb\u0004\u0010\u0010Q\u000fhhPԆ\u0012ԥ\r\u0006[\f`\u001a7pDTg33\u0018\u0018ij\fN\u0019\u000f:\u0016\u0018JX] vP\u0000o\u0001_/\u0003\u0003pj\r5ǩ\f3q\u001eb\u0016\u0001\u0005H*ˊ\u001bB\u0010M$T\tjHĺD x$F)NMQ֣ O\u001ah\bl1Y$F䓘`\rm,V4VZ\u0003}5gd\u001apȤ5|Zvpta7C@\u000e#]\u0011o\u0004@Ԅ6*Y]C\u000f\u001emD̦6+1U%\n*04\u0014{g\u0004v-\u0004$ei(ܪ&\n္G\u0004j\u0012MR\u000b䈭\u0012>\u0004E\u0016\u0012XHPEJPQN%,H,::1\u0004T…Vp#\u001f2(OS\u000f]>\u0010y!ڀ\\:\u0019\u0018\f34@8\u0014\"6)U2F\u0003ME\u001a\u001d\t3\u0005>\f~!U\r\\b\u0004#\fVqRĖЛF+9Mq0s\u0019]t`sOSj\u0011]p\f\u0013ylq\ft\u0019ƢUI\u0002'z7\u001b(\u001a15:`:|bC:%҉\u001fx4\u0003Pj\u0018m\u0011v\u0001#kK%BHN0N'[\u001b\u0005\u0015?H&Slt\u001ew6Nv6|&)\u0011lCfSC\u0015:\u0001ߎx\u001cH\u001e\u0016\u001cc?\"\u0001aЕ\u001ahI[JHc\u0011Rҥ\u0012Pu̒\u0013-]ȓ\u0005\nD_iq(FhW}RnjN\u0002\u000bB݅c\u0018\u0013x3xIdBϩFΩFT#\u001fT#\u0012BG\b;\u0016\u0002`*y@\u0004RI]]\u0013m\u001a!lpʅphW\bVg\u0015ؚ*\u000b\u001a-r[\fZ\td\u0005fIq`\r\u0013|6\u000b^\u0018\u0015-B7)fP=/G|\tYONjeai̊*醏Ӿܖ%%lXmvei\fm\u0018UǥҘN\u001eS\u001bbn\u000f{q\n\u0019\bn,'&XP{k,5(w/Ö=^BT'M\ne\"&GBc\u001c\u001d,si+Jչ?\u0000\tM\u001bB@x\f)\n(\u0013`$\u000b=.\u0015)r)+gl>K1s΀́Scaog\u0010H@/,$Zw\u000bA6\u001dɒk5\u0006K\u001a\u0018\u0006\u001a/\u0002;\u001bWZĖC!`mq(\u0004\u0001S>S<':\u0016s\u0000[\u00170o,x\u0004Ŗ\u000eĠɳ\u001d\u0000\"5\fbA-\u000eJa8$HJ\\\"G[H\u001eR\u001cnu.\u0006)\r#8D,Sz(\u0001\u0014zAcj\u0001=<`QS\u0001r\u0007\u001a\u000eZP\u0005ucIz6D5!D>sˆ!\u0004YH\t\u00151F\u0011J j9Y3̪`\u0015#YЕ`K%j\u0010<]s\u0006C1B\u0001\u0012-l\u000bP,\u0002;h\u0002DRq>b\u0015l\u000b͡\u0018(IRBPyRKő,FMV^QZ\u0017ڽ$xdlY\u0000S=>۔9t9tÁs>f\u001fz'\u0012I_(S0\u001e%\u0013jsD1\u000eÏ\u001c4#D.Q\r\u000eϬub57v\u0014%.\u0000jP\n(#G\u0012\u0013\u0004\u0017t\u00173\u0012\u0005wo\u001bt\u001e?萀\u001ft%cA#\\\n\u0015\u001c\tTPNY\u001120{aDsO\u0002&3r2\tZВAi \rU0sBtɛ:;\t\u001dIp~@G-I[\u000bpXddvG\u0003W\u0012\u0001\u0016\u000f\f\"-F\u0004B\u0002KJ\u0012vcRFga\u0014Hk\u0010lee\u001f/4w$m3\u0010޸C\u0007\f9\u0012h\u00034;^s:e@(e\u0002e\"\u001f\u000eNB]\u0001.\u001cۂbJfT\u0000=*H!Ob:\u00018c\u0004:\u001cFAAԓĒdg/#\u000b#\u0002\u0001\u0005낄\u0015VAvCp\u0002!{\u001fd7\u000fJ욕I6H]2co0cWԑ\u001bX\t*8v\u0000\u0017{` \u0018uLl\u0005V\u0012;uAbق}ŞPW\u0017HU }\tf;Y;;6|\f\u001d\n\u0013_\f024,\rB%\fˬBޓXq'>s0 a75\u00104 \b`B1s!e3QW\u001dI\u0013,\t \u0000\u0013Y\u0007M<\r\u000bGc8p8\u00162qb԰NB`_ {\u0004Rj\u0002i=m.*X`pW`o\u0015%\u0015\u0019_\u0005\u0003H\u0005@E\u0004v2\u0001@.zF#6'v}BSp1\u001a z*SY\u0001GJ\u0007>䟹\f\u0003DG5(D5\u0013-5\u0007{`o\u000f\u001d\u0013q\tv0FE!.Gk\r,qp5\u000f\u0012\u001a\"}6.P\u0016NF\u0006r\u0012\u001bskzW~\u001d*N@Uq\u0004?1\t/\u000bl:\u0015-hJt\fِ\u0006,JmAG\f_π\u000f\u0003}\u0006.\u001eҤ_\u0000D@D͐ \u0016ꛖ5Lh0m\u0017\u0010$\u0013g\u0013pFt)\t.?\u0018\u001ao\u001cZuR^Uա\u0004;Gx[Ңg\u0002I\u0011Q\u0011f(/E'\"H\f\u001b![\u0010\nK!|.J!ŧj\nDFe!Ar\u0015\u0017\u0003NhG6$AD\tbo\u0018~\u0018\f:ML0.6\"l(եP3x\u0002_e=}'y1\bcjڌ)Q(EGhfA\t\u0010\u0016\u0000~8\u0000QC%CX\u0016]Y5T\u0001 \"A\"AWaHp/\u001a\u0004\u0019N\u0004\u001d\u0004\u00042\u001da$\u001dWX:\u001c5\b[Y`6\u001f&Q>>R\u0010$s\u0004,<\u0004\u00147Q8\u001d\u0011`d7RbҧN\u0001gCR:͖\u0016\u0011\u0014. gXၫ\u0002\bK(2J \u0016`\u0011WBI\t6\u000fAx\u0016\f`zZNZ<*y\u0006-0~A\\b=H%\r\u0004}֡\u0010\"[pC>|:GҎOXXcMJ\u00012r%JTX(RD\\_t+'D򄮨iNn0G\u0013\fT<%\f5Q\u0001G\u0016(8\"TÐ\u0018C~Ռ3j\u001a\f0\u00020\u0010\\Xd\"V\u000f\u0002e\u0000&'Nֳsa`ZO1,@,q:g\u0006(\u0018T\u0018ؐ\u000b\"EK,4F\u0018\u0000\u0004f\b,4Ռ#/L/\"1b\u0011}1ѱ} 4#\u0005ƲA2(a8h3(\n-}F\u0007JU\u0019kdG4kN:1R\u0004``ֳP@)H\u0002d!\u0004!®\u0005\u001cC\u000fh&\u0006-\u0004*p,Â>+h$\u0012\u0001)0\rTØW\u000fGt|%K\fJ`2\b%{\"o\u0006eP&Q[>ROU\nH\r\u000bk4:yt=7>3\u0004S\u0012x\u001d<@- Ik\bq1\bl,\u0019\"̄oB\u0014*5\b@S\u0019ڏx1> mbE,\t\b\u001d$T\u0012#\u0012~\f\u00148%V0aO\u001cpc1D\u0016\u0006Y\"\u0001 {\u0003U\u0006*d\u0007hj7)\u0015则\r}ޯѱXq@\u0005\u0001Eu\u0010Y> eX!!G\"'#[cT=$ewtBgפn\u0002e^c\"v}iTq\u0011L4\u000b\b2\u0012jP퇙3`Q\u000eЬ:)\u0006\u001e\u0010\u000ee\"dT##(\u0016\u0000x$nչ\u0012\u001a&\r@35x)\n\u0006 0v%Pz:p\"20(WKܖ\u0018Jؔfw\u0017\u0012@\u0005\u0001-\\\beR\u001fP6\u0005\rX;&\u0011y3%\b\u0000@\nvMbf@K1<`\r9]cY_\u0002[)\u0012JB&\fF\t\u001b\u001bF=Dž\r!e%9\u0015#9\u0018\u0014mJ\u0010\n %u\u001fHf\u0006%x\u0001L!\u000bb;\u0017ceJ\u0005ԑP\u0003\u001fv@\u0012‹ͦf9\u0017q|:\u0015\u0013Ì\u000e-m=\u0000GOv+UȜ\f!\u0001\u0004:۷L\u0006`j4/\f\u0004\u0017\u0000HJ1lA\u0000T\u0015\u0019bu\u0010/RǬ\u0011\u0005(d.Z͔gZ\r\t\u0004?Pq\u0013\u000b'MÖǗxE\u0019M?\\g\u0019\u00032\u0007o4JRtht\n!\ngM&\u0000&\u0005FVǍL#m0\u0001\u0014q\u0002L2Z\u000fb\u0011h1E^p_Q!1;&1f\u000f}1fi0seTv);gniMʾ\belC\"\u001fG:*[h*Q\u000e\u0018DWtw\tQ\u0005)#,\u0003s\u0003DR\u0018R\n\f\u0000'}KId8#\u0015';K)dо\b\u000fH.\u0015\u0013;1,&;݂A]00M,uƮ\u0019\ncS3&\u00001\u001a\u001dx\b|\u0012+Nj\u001c+\u000f\nv\nS\t\bXad쿾]aXcx(g>gzN]P錝\u0003r~\u00078cq;B2v\n\u001d\u0012]lL\u0017iTP\t\u0007\u0003ҏTq\u0010\u000fXSGMW<\u0007\u0000z!VS5Q`\u000b\u0000Va\u001d\u0018b\u0003\u0013\n9\u0019#vR\"v7b/a\u0016&\u00164C5}v\u0015OlUW\u0015{\u001aĎ\u001a\fbG\u0011VI\u001b6\u000b\u000eЎz\u0000b\u001b\u001b\u001a\u0015wത‘ ,\n@p\u0000q\u0013zݠ'N\\*GK\u0017GQ%\u0004\u001a~d~aO|9ֆ\u0014c\u0011`\u000e㗰[K\u001f%ix\t;D\u001d*\r1)7[\u0011o'GPF#p\t \u00195!\u0010)Pq8Bk\u001a jBJ\ny\u0000pc#\u0005n3[\u0006\u0002\u0016\u0004vX]\u001d`4J`\u0019\"D\u0002g\u000e+~CV+CCa\\8c\u0002zs̘ئ`Q\n\u000e3gCٟHLG\u0001\u0005Ջ\u000f3\"\t\\.@@\u000f\"(ChˠY'\nB!^/*ȊS6!h\u0007h\u0004\u0000pC\u00139q;Yj\u0001lZp7*\u0005D\u0017a\",%\u0017:N3]AW]@v\u0016M@\u0013$\u0018p\b\u0016#a\u0004H\u0001U\b\u000e<\u001ezZDUŪh\u001dS'r>K؃\u001cP\u00180s\r\u0003Ck\u0006C8+\u000f\u0015\u0012K\\\u000bЕ>#məE \u0016\u0001o2r.^#3@ȋƋ\u0007s)'\u000f\u0018\u001f\b߼C\r$%S\u0010\u0011\u0007\u000b\u0019#D\u000f\u0014\u001aF*\n5\u001dQ\u0002Ԝ2\r\u000b\u001dH\u001eBNR\u0017J\u0006\u0002\u0006[\u001bQ\u0017֠\b/\u000eS.Dbb@\u001f&QH1\u0015f$\u000eC>V`wLFPd|\"\u0012V\u0003c>3K\u000eJ@ 2\"\u0003\u0011ҳ\u0014\u001e7pX#f\u000e3x7[\u000bv&\u0000\u0019\u0013a13&ؼ#\rC<;\b:\u001d)4Q*ڌ>\u0013.\u001f;\u0018 ah\u001c^jSX(;p)D)Y]Ę\u000e\nLaDf1P!F\u0001\u0013F\b\t\u0006F8D!EU\u0001D%;|R\u000fE,\b\rec\b&`/\bt\b\u0012s\"\u0000ꆍ\u0000\"Q'\u0011i\u000fE(\t1Sɪ\u0004x9\u0001sy{',)Î\u0019\u0011WJ \u0006 \u0004w\u0012P\t'P\u0010L \u0001@i\f\u0004\u0007Ȃ0ᵁ\r:DW\u00056\u0002֜FC\"y&4._\u0002f\fX.*}![\u000e-{*I5`ʔbJb\u001f<\u0014KX&ْ71`z0&Й\u0011\u0005:\u0013'\u000f\"\u001e \u001a\t*'!\u0017Z0hWg\u0004\u0011e@\r\u0013gF\u0010$\u0002\u0014\u00064\f\u000f8NKCёRv\thҩʩb3^<ʩy:̤s\u001e\u0000PN\u0002譊\u0002>3C\r\u0002 0@u\u0001i<\u0003\u0010vŒ)!F\u0005О\u0018r(x\u0006\u0003\u0015\riة\u000ea\u0011Uk$$\u0016\fH~\"fe`T\u001e>;r1'=\u001dC`\u0010S~^w-\u0017W/~6}?~\u0001%~\u001aL&\t|\nB#5\u0001\u0016hݐƺ!\u001a1\u0018 Jq\u0003\u0016^5a^T1PND\u0006F'\u0012}\u0016(i\u0000֧J\u000bX'`X3~\f2A_5o{,MC\"\u0001\f\u000523`\u001cP:yCɆ\u0015q\u0003ĥM\u0005*\u001aRԒfԉ2HMRM\"R!0\u0006~tqXקJ(\u0018?\u000b\u0006\u001fhEGflmSN(ȍG%T*#;ՠ|FH&nU`\u0002ʌ#WCZ^֌9\fԩBn,JƔ&C\u0002\u001f+eKմ\u000b}\u0010R\u001e\u0012_qo\u0013\\)-\u0014\u0012?Èg%FD'\b3jy\u0015\u0018Z\u0002\u001288pYI\n1'Ϩ\u0013w&=]%\u0014@\u0019S\u0010IN5V]\u0006Eg\u0000WgۅzL?[F\u0013z\"~1_JI?y8\u0018񓸈|38ŭ~CzٟI%k(PaR-Qq+(|P\u0018KL\u0006\u0006%%Y\u0003\"*F\nwPTq3BX=<'g+W+[\u0014?\u0015\u001frT\u0015\u0006G;\u0016N\u0005\u0012\u0001.\u0012\u0003<\u001eJ\u0018i\u001e2\u0001\u0004.\u0002a\r\u000b0'\u001aZk\b\u0014'R99ZL\u0015 \u00063a\u0000P[iܖЉ\u0005\b'{g\u0004\u0004\u000ea}]lZ\u0000#:WzF\u0005AǨ.\u0007(O7\b-`c\u0019b\u0014E@X\b\u0004Qhl\u001b>N\u0016ĕ\u001aA\u0003\u0004ʭ~:K\u0012 ?y/'\u0006c\"ZS,T\u0010\r\u001b'D\ri%\u0007q\u0014l<^,Cp\u0003@V|2̤Cs+]xoͺ\u0014Z\u0002+NS\b2\u001dV(i.\u000f嶄j\u0001IO\u0011+7-\u0006,`\u0003s\u001au\u0005H\t\u0000\u000e!\u001e\u0002J?\u0004BKF< c0\u001e\u0000,:\u0010H\"v%\u001eDـ\r\u0013^LN\u0011zЪfS#\u000e3P~Jmc~?Dy}\u001c\u001c\rxA΃\u0018\u0014Gc@\u0016\t\u001c\u0006A4PHAqɩ\u0002P\u0012;K(,\u0000r.)\u0012\u0005\u0018|?\u0017\u0018q9\u0007\u0011BH;j\u0004g1\u0011\u0006\u0015__\u001cA$.o\u0003\th \u001f%\u0001рC\u0015a\bE\u0012G\u0012KJJRFkb68,(#V\\\u0002\u001fTt%fR{Asz\u001e`d4I\u00102ج\u0001\u0005>\"\u001f@\u000fl\u0000GJg[&JB\u001c\u0003\u001c6*I&,(P&'d\u0001olvxqKRx\f`:ZN7\u0018ŎvZW\u0001\u0012\\J\u0007\u001819?8:\u001f\bm\u001e!0Mc\u001cHB\\\u0014\u0001U\u0012t8MS\u001b\u0018VQ܂D\u0016fW l0q]s&@d`\u0018'\u0011+Nv\u0000gWse\\?@`O-6_W \u0018frNG\u001a(\"\u00114xX7՘^g.~6^'\u0017\u0003?b\u0007b8;»\u0000\u0003y\u000b\u0010I\n\f6׈ fq~h1ٔ\u001futY~\u0004ee8\u0016;X8qYJ\ráuDoʻث\u001a\u001cwCS\u0000d91;2㔂b\u0003]ޭ٠|(,y\u001c-ͻ`\u0018sο\u000fL\u0007HQH+(M}\u001f\u0016!K\f\u0017ɜj4)a\u001be=ԷHV96\n^LA0(\u00068[\u0011;F^M\u0011R9F\u0010+,\\\b\u0001\u0013\u001dHl~\t\u0000L\u0010):?_U\u000bYZO%\u0001Fsj\t0I\u001b`:\u0016~ZB\b\u0018O>\u0018e|\u0016qas\u0007PWjl\u000fp*m+JgTO\u001c@mqz<%{\u0012\bS`\u000f,1\u0002S>\u0010ު\u001e@p\u0000v>S N\u0014F\fxɦ\u001cu*Z(?C+7E *\u000b*g&xx`Cgu)??EPIU\u001f\\F.|^Fl8}\u0019iP25\u0005\u0005lX\u001c\u001f5U\b\u0016\u0011Dna\" ܦT\rlkW\u001b\u0017B@\u0005\u000bN~T)(&D,12\u001a<\u000b>/ghpqOG\u0002Y\u0001\u0018&U:Tgʵp\u0002Dސ\b\u0006>C\u000e!\u0016:5\bީ\u0005\u000bV\u000e0yHϖ\u0004'Dn\u0002\u0015gZYs\u0004;G\u0013F\u0017HҜ\u0000N!矝I$s\u0002\u001d\u0005PŶ!Qy6#\fH\u0010֘P\u000b':\u0017\u000fG\u0000y\u0002蓔\rOG`%@X#\u0011wL\r\u0016{\u0010.,ה)\\6%\u001f\n9ЮdQ#\u0003:6D\u0012W֦+p\u00164y)UTV+\u0011A1!\u0003\u0007MT\t?b3m吿\u00114܈V#r&\u0011\u0012T:5\u001a7.$(\u0005B\n\u0019X\u0003WdDM\u00024]ԉ*LVj~褂\u0000bo;4\t\u0011/F~H\u0004gԡ52\u0016\u0007\u0011\u0007%U%Yɟ<\ttA\u001c\u0002\u0014\u001a&TڨP\u001bL\u0007\u0012\u0002G*\u0014 /1T\u0012\\\u0015鋖\u0000\u000b#nW\u0000F,\nlB\u000eiR:ҸA?>\u0005b\u0002\u0007\u0001\u00153dռ,(/5b\u0016U(ՒU\b{V\u0002Lnxɟp?\u0018+\u0014\u0013LI8$~Wi{d03=Cxמ\u0014]Bq\tݎEi:h\u0006w$-{m\u0006\t\u0006d#hQC\u0012J먅J*]\fI~\u0002c%?JP\u000fPXg%P\b^9Mk\u0006[\u00030Z6\u0012lh5I8nDE\u0016\u0011\u0006}QR:nMWuHm\u000b\u0010\"$BNj\u001cҖ&ɴ0F$\fG\u0001cu\u0014:&t*\u001d\u0002u\u0018!\u0018#m\\aPj\u001c\"\u001eY8(\u0014\u0013ѧ}#:\f\u001a)NE\t~.0)GVdŧhak/5B%\t!̐?\u0007E,2\u000fnuN6\u000b\u00136*\u0012E\fE#ae\rCM2C2¶\u0012%^\u0013c\u000bC}NPN\u0017\u0014\f72WA\nN#\u000f@Ȁ\rVD*\u0011l곰ExbF\u001bU7CǨ.\u0011bpw\u0014xnM/Hg(\t6Yd\u0014AإTbuvxymZ\u001bP\u0001\u001a$O\n1\u0018X>|ƊцJ\u0011w\u001c#UK\u0018V^=\u001az\u0014*]LΪ\u001c\u0011$M\u0000`H2U#DA\u0017ԣ`*\u0014u:p\u0002tKL1\nM#)\u0013rﳈ\u0007\u0006Wk2\u001cX00P\u001d؃yM5X\u0011 \u0011^\u0002Qe<\u0017\u001f\tVL)R#( 1bB\u001d\u0018gp`&ۀ!\u0010qB\"M\u0010SoK \u0018\u0017R\u0000hE\u001eYF\bKFCD\u0012GHX'R6)\u0014tV\u001cjPLA9=]\ny!vMBjqu@\\tKN\u0002]9\u0018\u000fNZn\fSY\b\"5W\u001cz8fe\u0006ד\u0018~WlR\u001f\u001bU\u0019ԕ4)\rR\u000b{9,|ΆBr\\\u0006\u0015\nBl0(_t,Zc\tHf\\}-%)aboG՚\u0011=*طv7J>k+Uuaq\u001ajM*G\u0006F\r8\u0005K\u001cQx\u0007\u0006*\u001aI\u0015gT\u0018`+\nB+E\u000b07\tj\rjL4\fU2P\u0010v>JEYV$5\u0002b\u0015j&A\u001cxzC\u001c\u0015\u001fy΀S\u0011\u0019Y:$\"\u0007bk\fR\u0015\u0016U('Z4acP\u0015\u001aU\u0013.\u001b䳋'??\t\u00168.\u0004!p\bK8\u0003 \t/\b\u000fklf6ЈȦJ\u0012u\u001eL\u0000\u0014J >K\bY8qj\u0014\u000byy\u001d!\u001d\f\u001f\f>o\u0012$\u001cG\u0003lRY7A\u0016H\u001cI,B\bzd$\u0007M(\u0014D)d-CY\u0005)R\t1d4#nzi]U/R.8\u0005:@\bLH50\\/nep~\u000fϯ\u0015U.\u0013\u000bt\tKJV(\u000f)\u000fU\u001c\u0003\u0000P!\u001a1\u0000#!00fg{[\rui]\u001bA#(v0\u00032U䁉\u00157\u00170\u0011\t\u0002\u00007G\u0004c'\u001dnAȪ6\\3\u0004QK~r\u0003&.%BJ\u0005A,\u0019o\u000bU98\u0010Ɂ0c\u0005BaR<\u000em̏h\u0006aI\rII\u0014\rIT+.wC0\u000fzrc\u0000\n)c8 )r\u0019rlY3n5jF>\u0014C*\u0012˅Eg\u001f\u0004]x̏^ל\u0003DJIB4^]\u0017$\u0006\u0003zOv`m\u0001[\u0016a\u0015\u0014fou=BZA<ܵF0\u0010\u0010_0͏VI\n\u0015\u0011\u0014YG'\u0016v.d\u0017sWq/-\u000e\b<&]\u0019̊L1X\u001b\u0005A\u0003`\t\t/7\u000fs\u0002\t!-X\u00014\u0007Ç\u0013>\u0012H\u0016,TJ?\u0015Qy\u00171v\u0011\rt,\u001adܞ\u0006l:\u000f7UTQ:\u0018@%\u001b\u0005u^g+B7=\u0001!+TcD\tj~\bbiak`m\t`)q5gnXEܱ|\u001cuMyA8\f”BZN\nBQ:7\u0013\u0003c\u0019TV}@Q[,-auٙ\u001f\t>O%9\u000b-*\u0017k\u0001_P\u0006\u0000Bb\u000e\u0017\u00031m\u0005aĭP,Q,ԯ}6*Q+ITFZ\u0001\"\u0015\u001c\u0014\rgkVw\u0006\u0016\u0012S召BiJLJё>|ΪI\nQ)%Jal/q%Ëm[3X'%ʼ@9ay\u00023\nb7\u0004T)\u0005\b\u0012B&\u00122U\u001cY\u000eYs!9L.'.M(IIḍQ\u0007L^5.XxB\u0016ؖ@\u0017G\u000b(\tL7\u0002>\u0011\"\u0001凄@iÆ3<1&A\u0015(As[4JTf!t\\'£Oj3z\u0015O\f\nq`%@\nGj\u000f,JM[<\u0011\u0005\u0001\u0014\u001dUb\u0017TaћߐycPu5q٘Z\u0017Ҝ\nx\u0018\u001c\u000fW߃zc\u0014fVf\u0010\"}*iX\rZ\"\u001e\u0015\n6 \u001c@_\u0016N~(R~\fajFɜ6%-\u0014rT\u000eH\u0001GEB4>3͂>m\u0002\be\n\u001dJT<\u000ekg\u000e\u001eEiɐWT(QĀp\u0000\u0000\tUB\u0005˩>\u001bV\\\n\t\u0007\u0005a=:-{\u0000XӒ\fuJ\u000e\u001di\u000e\u0002\u000eB\u001emTieXM MK\u0007A\u001a?\u0005\b\u0011~V7##EcMe\u0011V~B\u0004TO8(w\u0000lrt\u000f\u0001 ^qK\u001cc&ӆ\u0000:\t>+2\u0011N\r>A0\nk\r=pJ\u0015j@\u0010I\"hC>w˦>+D@7]X\u001eWA?&Yuk6ꕼj\u0014\u001d\u001bL7\u0005p\u000bɌW \bFh*t\u000eQ\u0014_X=2sI!\bq4/Ҋ&?\u0003?\u0006_P'04٪?fOn\"Y^\u0007 M\u000f@\u001btA[N.\nD2?P2H\u001d/\u00152\u0001L\u001b\u0014\u0000W\t\u001f7e0K>Slݙ*ƷP~_w%\u0003S0},5~rd\u001f\fU \n\u0011\u0015oT f\u0006B%\u0011\b\u0014\u001a&Div3d\u0003dR*lZ\b\u0010l\rLk4Z#kP}6@\\3g>\u0019tzk\u0000@-TX@\u0005R\u0014*P*\u0016:Ch]B\u0004\u0015\"u<\u0016iQT\u001ei^6di!.Ӣ0LOo,mgJ~H'F~\u0012)o/\u0010@ʯr|\"F}<>\tY'&M1\u0014\u0018\n$Q8ބ\"eȠMx@6\u0005!aM\fu\u0010ϓ+$\u0005\"\u0011SE\u0010@\u000fE)}&2_\u0001Bk4&W:#B#\tհ\u0016\u0011\u0018Wu\u0019[\u0010P+.ID \u001a\u000f\n:rVuT[\u0018ci\"\u001dl.\f'Ɯ\u001fc6fhOfSy'\u000e\u0012C#\t$p^Z\u0018J_˞\t\u000eǕQUYJEP\u0005\u0013T^\\SuyM\u000b\u000b\u0003c\\U\u001e\u00172r\\Ʀr\u0003\u001f%U\u0005|\u0018Lc&\u0014J\u0007X'9W+L\u0016͒5Ik<*\u0018ȑm%+zyo\u0001#\u0017Z}=8y)Y\nAw 0dn9\bYɛ0\u001fb\u0017?s~d_Y\u0013\f]㺂\u0010T\u000buk0\u001bt;\u0001\u001e\u0004o&\u0015.@RO܀\u001c$QZ?$hD\u0015\u001b\u0017M&n!h\u0019'AՄ\u0005K(YU2Q!\reSZwt\nQD&\u0012Yж\"MV\u0014\u0011\u0015+}Z'\u00111@F8\u0007$9zH3KUFЗh ]]\u001c\u0005KG\u001ew>QT\u0013B),ܙ\":>3b\tPhЦ\u000e[W)zR#&Iϯ\u0012\u0006\u0017g&,7\u000bY<\u0017sh\u0012\u000e%p6\u0019\u0005L&Y\\P&Y\bߐnN5wL\u00070Z}ܥ@$PQ1\nC^o\u0019_\u0004p\u0006W\u0003CX`Q`M\u001eC~.%\u0000`+\u0007P2>a\u0017Fs\u000f&LNʑ\u001dЧz>񠰲!'\u00119\"xjR))v\"8rj^b\u00112G\u0013A\bZ\u0017_R؁/*5\u0010_Pg\"DsFPdCɟ\u001daJN\u000bp\u001f\u00139C\u0017BeS&\bV3\u00142\u0001o\u000eS\u000e R$9O\u0002_ke?嶘\u0017\u0018'D9 \u0015Uߗ6ޗz&\u0019U(Љs#^c|&X^ [\u0017̔VQ\u0005?\u0006s\u00164/QG\u001bù\b'h6)@t \na\u0000T\u0010S\u0014\u00033Rbr9>Ǖq2 \tؽ6y}F\u001b\f8(\u00144Bbs\u0012!\u001eG,$v>y@\u0003Q\u0005U(\u0003@l\u0007B\u001c\u0005P\u0005\u0002+\u0002![e~}\r͞\u0001l\u000f\u0000Wr%R#\u000e\u000b;Tӯ\u0011\u0001>jT@'X2(~@q4H\u00050SLV.Fi\u0011\u0005vYo|$\u000elH\u0007\u0019p\u001a|\u0013@mb&PgE8UJa>\u0000S\"\u0002|L\u0015W\u001d\u0001#\u0002\u001a{|m2ˑhT@\u0000\u0016@\u0015,\u001cJ\u00006>syxyU\u0010^\u0006by1\u000f\u000f('\u000e @!B1*q%;\u001c\u0019Re6\u0014X[\">\u0013\u0015|;\\*ͩ35&\u001c\u0000A4%\u000f\u0002M4\u000ft<%>c\u0001*IB(Ѫ\n\\l@L1Y\u0018+y!ƌ\u0003@*p\\\u0013aV“b}\u00075\u0014\u001f\u0014{o>)\u0017\nQ\"ګQ\u001e\fZ\u001c!dk*)\u0001$#\u0004L`f|\u0006\\\b\u0018U!\u0000\u0019\t\u0007o\u0018\u001cO5x|{R&A\u000f*Z\u0015\u0011\r UHTi\u0010a\fUhSZ\u0011\u0002]_&'K\r\u0015\u001d>;}~YMRP*\u001e\t~pK|TF9'XaS\u001dStըA>\u0003\u001b\u001a9\u0011kW\u0002]4J$~\u0018Ջ\u0002!`\u0000TKT\tl~3rUJ=0|ZQ\u001a^\u001fd=ԧ7\u0006צ{ӪM\u001b\u0000:1\u0017\u001ay;[O6\u0018x\u001aN(H\u0000YO\u000e\u000fU`?>'ZA\u001aWOzp\u0013Kõi\u0016j\u0013\"L%\u000321D\u001ct\u0004!vJnptڗK0DbPɐCg>|\u0017A?~zpbUF7>1V}1\u0004J\u0010\u0001T\u001c\u0019IF$\b\u0000T\u0006\u0018O\u0003\u001b;7cӸ\u001a=p\u0018֦4W3Ӡv$t4,D(]\fwQ+|Q\u0013\u0003Fi\u0019ʩ\u00182;\u000bN\u0006\u000b\u0012&\u000e\u0004zP\u000e\r(\u0003J¨_b< \u000b\u000b\u0018ڽ\u000b\u0019VuEdXZtI\u0019lX>sEe\u0019@bce8\r\u0015JR\u001a;j\u001e(c4A#L\u0012Mn)-KEV$\u0012pdA7\"VwA\u0011P(9\u00025\u0014\u001dA6)dx\u000e\u000f\u001c\u0012\u001a\u0001\u0007Ͼ+7H^1\u0007,q)2\u0004A\u0017JQ4Đ\u001f,zYă+\bc\u0017\u00061g=\u0000@J\u0010V\u0001}fT2Z\u0011@3f2`9LJ,\u0014!3g\n@YϙTJYL\u0004Be=Ef]\u0007Uz\u0001\u00116.ժ&\nf)\rZ^hm\u0017qVVɫP\be@\u0015!аPҋBY_\u0005ޱV6[sYM\u0001c]B\u001bx6W-ia\bWEr9*R\b;yIӫoMH߿]k20*\u00020Ԫ+\u0016\u0007@[0kf[[d\\-U!\u001dQ\u0010LJTS)c\u0013\u000f#*ohY^\\*^3\u0001\u0005.r\u000b3QqE\u001ag$hfg\u0011`\u0001bH)ąR\u0003qW\f\u0019'+N@Va\u0000C0O띤JƵ\u0015#\u0016q(DK Rqyi\f/\u0000\f\u001bɟOʛ_(\u0014\bj>\u0013\u0007mG&)!f2w\u0015\u0018b֕RbX\\x\u0012,d3 /x>3yEd-k:(H𓃺bgKP\"\bp@\u000f\u0002M87,'3'.}qmGe?\u00113,p\u00103g-Н;fM~WhҘ\u0015崦+\u0017.\u000e4E$׿A\u001cԘpPԽh8a\u0001i\u001c\f܈;\u0016\u0019BP>\u0013\u001eL#@wJlq\n$׼\u0012Va9HIB\u0004د!*IdZ{0)X\u0011\u001c @\u0010O}2P6lٰ!`;.\u0007r@rbS1#l\u001dJT\u0014rc\u000b>sQr6X׶\\\u0010hu&\u0005RΑ\"x(A\u001c\u0017\u0003ҺTMbR^c-M\u001bk֩=*U\u0005a\u0016\u001e\u001cҔ\u0014\u0016HtJDp\u000b{O'\u0001\u0017zT\u0018\u0017\u0006ڕ\rwx_Z\n\u0006r#\u001a;\u0016\u001bz\u0005Gdg\u0010)\u001dvB;?Jp}6:AlkR\rv\u000b!\f.\u0018<\u00136\u001cdUr\u000fL(\u001b\u0018\u001bYKQuJ\u0000$\u000bQl\f5I]\u001bIٵ\u0007a(xSX\u001ak\f\u0010\n\u0010E\"\bPɄ`_blG-E\u000222_\fiUؙT]>^WPa.t\u001d2o\u001aW7\u0003\u000e(2w\tؔ)\u0001\u0010n\u0013JG>\u0013\u0018Ka7w\u001a~!\u001ey\u0002\u0013s\u0006 HaKN\u001e\r0\u0016\u001f\u0014>E0\u0013WyBP2?Z.b>\u001b\u0007\u0006\\2\u0000`\u0015a+R(h8aαC;r^\u0015y}y=^\u000f\u001a\u000b\u001ao\u0017_%j<@ \u0018s+!\u0014\rHNJ{;\u0015)6E>\tFS\u0014\u001aqXR3\u0016K-pǓ[>\u000045+Š[B/R48՜\u0012@AEQ=MtOam\u0000.\"/j \"ѫi\\\u0016\u001e\u0017EvC>۬\u0002\u0001۲K\u0000\u001e\u001cmp\u0014=?e\"9ar5>Sţ˦JsB\u001d\u0017\fu+\u0011C8QIVڃ㢴\u001a@0h_7)\u00016\u0001K\u0001˳@l~\u0013Ϗ:IJEr\u0013&s٬V'\"_\u0007\u0006[\u001a4^\u001bCЩJS<*|3p\u0007[%ѫn\u0005^siuڗMd\u0013!a$\u0012\u0011b'D)+$=TWa\u0005X^'\u0007\u001e\u00054C*W(\u0018%C\"\u0003\u0005PpCsit>l\u0002'\u001aS'ً\u0014wO\u001evG߳\u0002Oʃ$>\u0006sZi\u0007U+\u0010\u0005딢U\u00006\u0017A\u0010\u001a6\u0004ZE~`l\u0014p_̟\"\r_\f\u001f\u000b!\u0006\u00074y\u00125^'9|B_ \u0007KEW4Hʕv 񱉈(X\u0002\u0002\\VwI,\u0017n\\\bΦ崮}E)ty\u00163s!e\u0002CH\b\f\u0011\u0011'\u000792\u001eW$t\u0004\u0004I^wJ\u0012I7`\u0014:~\u0017\u0001\u0002m>lc\u0018Du3\n\u001a\u000f/\u000bG\u0015`g\u000e+QTE\\\u0019dUhe0\u0000@*\u000b[ҖsX\u0016.\u0001M9\u0000Z\bd%?:\rB+IĨ\u001a\u0013\u0006\b5*\u0005\u0017\u0016%n:\u0018\u0016mX@\\dn-`4iDrn\u0014;cV\u000e\u00142\n\u0014\rig&!;pl>_DO$G9EO\"Ja\u000349l^>\u0012\u001d\u0017=;\u0016Τ\u0005`T\rB`,\u0014qޒ\b_;@C\u0017g\f\u000e!Jr\u0012E#|\u001aYċ\u0001a*\u000e\u0000,<\u0007DɆ5\rKk!}^#\u001ayK!\u0000-N-<\u001bE2X\u0016tZӠ\u0015\u0019K\u0006Ja\u0011(|\"abQN\b\ncau񙉼.6Ѻ^\u0015\u001elJWtL9\u0014\f\u0004\u0010p\u0011J\u0006}&7~\u001e\bݥ\b'\u0005G_\u0003qҠ\u0005ø\u0016g-\r9\u000ebZ\u0014\u0006\u0004Q6Č\t|xX:k:h|_jN%\u000eg9>x%\u0000\u0016L(U0CϮ\u0013r/GuJB\u0019>He\u000bJ7wZQ$7j!/(h\u0000l\fjHҨ#n[\u0014؇ՠ\u0011ZT\u0014B\u0019+`i[׉\u0014Y0d\u0001eݡ0㳎\tu\td\u000fQ\u001a\u001daKiNbC\bJ\u001fV\b>Ċ\u0000JA!@\u0001y)4$DEnrf7YJH2\r3$/UX%d 4^\t\u0011Ĩ4IgE0 @/F\b+MvlRYTk2\u0002.gvshxUw~_#T\u0007\bi\u00017sFi_闓mE \u0011\txu\t؏Z|\u0012Dyї\u000f*ψrU=\fx\ni\u0018`g\u00165\u001d\"7\n;}yt\t!y\u0005\t؎X-E<\u0017P%NJ&D\u0003TPD\u0011F/a\u0018JA\t`s\u0005R\fk+\u0007\u0006\u0012\u000eD\u001dAc\u0003HF-E<\u0017PȊ$\u000bs\u0004X\u0019[A F)\u0016\u0002vZ\u001cQiϣ]\u0012\u0012D\u0003c8\u0016\u000ft\u0000\u0010Q\r騥h\u0002g'\u000b-&\r?y\u0006{2\u0003\u001fPV\u001aVf\u0014\u0000Ji\u0007\\v4+t}UO˅\u001fX$|rJS\u0017\f\riV\tnn\u000b(\u0014\u0019\t6/\u0018Y%\u0005\u00169ÂXBuJqЫPyVK{XMi9>W[\u0018J&K\n(_?\u0002%u3\u0007O8au\u000b,ӫKA@N͓\"A\fc+4X\u0012ZJW\u0012A0hnH\n\u0004lHL\"o\u0019\u0014\n/M\u0012g>|3g>AfPs\u001c\rڥ)y*DNIy\u0007e c\u001e[QP\u0007w亅\u0006P<@_ݐ\u0005lH+E\\=gP(*&\u0007\u0000?+\u000b\u0018`JB;.!pRd 1\u0013KM\u0004B9\u0007q5W\u0003-\u001d\u0011NvP`TC\tw\u0005R\u0001o0k>Ԅ|V\fPB8Ke5,\u0015\u0014T$ή,`\u0015\\T\u0004\u0003\u001293m\u0001#gڍPs݇HRz\tfjZ\u0003\u0014\n(mg܊`@g[&e]-^1\u001enSI\u0019E!e*U&6 \b$\u0004'#2\n׏ ”\fQGyF*\u000emiDb+I8|p#lwAZ/\u0007;$]u]u]\r9|yWЀy\u0010lE|<\u0013\u0017I%\u0005N0\u0018ÎmH|\u0007ThZ\u0012\t$ Ͱ؜}=R)^,\u0006hRpt\u0004֥3YT<[Ի,/sKc!Iw6̹h\u0004NIf}d7l$#..1\u001aٷK+50Wj\nOTcd͇=s\"4p\u001f(1\nˮA\u000bG\"`:\u0000zփ\u0005QFpyJ0bդr\u000e&N\u001e#$\u0011Y!Ik\u0014hGݎV:3)ϣu\u0018+LJgS2\bxũT-P\u0000\fN\u001fWG\t :Q!I9%YG$U\u000f\u0006\\er\rsQ70_Zѣ,$W\n\u001c\u000f*]\u0000bVu^6slb\u001f\u0015$\u0000y\u000eLR){D\r\u0011\tmMpHDp\u0002519\u0014g\u0007jK>ʠF\u00016\u00005`2\f\t\u001b-A\u001dWt¼hKZ\bʄ($e!8*\t\u001e`:.\u0016\u0018k\u0011V7jL2+\rzY\u0014\"\u0019L+a2\u0000dt'0s\b\rZ\u001fφH>Ê\u0000\u0007T&DҔM<Ȕ&d\u0002pPu0\u001c̿*G\u000e\u0019\u001e\u00034\u001aYcft'dJN'(n0x4}|\n\u0018\u0010O \tQ e#82\tNC\u0000|\u0016Y|\u0015\u0006\f'j\u0000T\u0018$\u001bj\t\u0000\u0012\u0003\u000ew!-\u001f6\u0002\u0000|V%\u0000}M&D”]qd2\u0013|\u0012/\n\f3c:\u0018Mo\u00035iU\u001bnc^fi\u0016\u000eK\\\u001859>۸\u0002\u0001\u0012\u0001\u0003Lha>W,4L\u0007x}\b\n\u0006P\u0000.\u0001d\n(\\\u0005Ԧ3fv\u0006-$'Z8\u0000\u0003r\u001f\r\u0010\u0013xO\fc>S+C|\u00111Ъ\f\tn\u0019W-\u0015>\u00032\u001a\u000f19_#'הn΋\b;0 X\u0012BM\u0000XŧwD\u001c\u0002TL{6Q$4pLpvUbpcz\t^\u0019l\u00033j nN-\u001d\u0017Kdw|\n\u0013\u001eb\r \u001a\u0016x<\u001fS|\u0000\u0000Dz\u000eZdB\u0016\u00152:\t΢\u001aW46/ؼ|\u0005,\u0003Âđ\u000eC;\u000b\u0006*#\u0002\u0003DW8l^>|3g>Y/\u0014NNhG\u001cW\u0003;I\u001c`Nf\r@5ݒim\u00159mj\\|\u001d@Ȅ,\u00007>a\u001eNs_Z\u00013\u0003^y]zG\u0006Hg}IA)yp\u001c}iڊ\u0005\u001e\u001d,lZye\"3\u0018\u0006\"\u00103C\"HG\u0010@6\u001c|}`[\u000eg!$e\u00134\u0019Ɋ^22wcm9!x\u0012\u00023S\u0015v\u0005\u0000 &[\u001ew\u000e\u0012O\u0001\fYK\u0012,̬{%ޮ\u000bp1\u0018\u0003ih,\u0006\u001eM]7F:J8 \"\u0003>+(>WrD\n6bs%WgCb4uٶsG`]OF3 QI4Cr4\u001aJfmo(;B\bN\u0006lF\\`T\u0018N#yΜU\u0012x\u0006YQbY\\Z)\u0019P7Aǩ\u0001+kHλ\u0019qj\u0003s\u0007x8\u0007\t9\u0002\u0005]h3\u0017M3\u0018\u0019Lɀ,_\u0011@\\n\u0019|Os'\u0005Ty\u001e}>\u001e\u0007\u0007r\\ĄtY\"`8^,zچRJg!D\u001dzѷŨ\u0006pi\tW\t!>\u0012pq\u001fq'@\u001fŽ\u0006\u0014sB\nZ^\t\r6g/\n1J\u0017Tݝ|\u0001*7Ehbg9.|wD\u001b3fq:>ޅ\u0015\u0001R\u0012&R`z%B\u0001\rI\u000e%W\u001c\u0004Ī@e#Nfa%\u001d̼\r6-\u001a=\u000fpj\u0011E\"\u001d\u0003IořF/\u000egR$,Fht8ʔFèxW\u0000V%59gZmbsxB3\u0002<\u001fV;$@c\nBm\u000e\u0004D\"\u0013\u001ebK>3$ssЫ0\u0018_\u0012@:h`\u0014a\u00030``M*q9\u0015kka \r\u0019%\n)\u001c-NODL>S\n&\u000f\u0004\u0000?|41e\u000ejBlӦ\u0001>s'@N}p\u000bMim\bԠL)=1܅jYk\u001ct81l\u0005ȟ@573\u000eNX\u0000\u0004\u0012nD~8\bv\tѨ&!\u001eP\u0012|+L=@B\u0005\u000f\u0016\ta,':%{4%7`:+<\\\u0014\nxb.2\u001d\u0012L\u0012R\\7ŀ]3\u001e\u0003˃\f\b\u001b67\u000e\u0002Pt\u0001Hy5^O\tTy0صˊ2*4y9%*գ|嚗\fF:auRM/\u0017\u001c(q<\u0019(i#t\u0018+y\u001a/{*lRWF'MVZeZ}\f]5|3g>|3A\u001alͬڀ.04w\"t@3﵎:jhqx:Ɛ%P\u0005rI\u001f\u001dȕ\tOkx,VV\u000eҙ|3&|\u001e\\\f&by\f\u0018B\\\u000f|6\b>\"V\b\n;\rV8+c\u0013cK\b\u000b(&G\\p:T\u0001\\[H:Pt\"_l(\u001e5*uTv4k\u000ewBr\u0015vbm*\u0006\u0019b%T#|>\f{ͫ\"\u001a\u0011N8Ĵ+TP0G9fH\u0014 }\u001a\u000eyJfǹ`!C+@\rC{\u0006y(.J&ζ3\t)l8\u0007&\u0018'Fl\u0006ݰ\\ۭm1\u0000pZ,v\u001bKNV\u0018\u0000fO\u001ea\bP׌h\u0013q1$\u0006\u0005\u0007umϼ@*IfT|,-\u0014z\u0005\u0019DJb\u000f\u0011F\u0005\u0007z\b1x\u001f\u001ePp\u0001JgAR%H\u001cHZht\u000fZѻS\u0016\n|\u0016\tA\u0002\u0002\u0002*\u0001\u0012SFN\u0003d,rx\u0017\b\u0011\u0015\u0007so)ʤjvTV4_P\u0011`:',+ \r\u0001DiG\u0018Ʉ2\u0013S?d\u001ew>8bL\u0007P!t\u0018b\u0003\u0014%\u0006L\t\u000e‚A}Jn\u0017jp\nUG%\u0006p\u0007\u0016$-o\u00169'\u0011~Rq\\((,O{l(ީu\u00198\n\u0002oX\t<2g>|3urFNΈZ\u0018\u001a\t\u0016|\u00160pHV~b\u0015H|R@\u0011X)vE$%ˬhE\bt8WH\u0011QI'Mt֎WhS\\\tY\u0016\b'\u0010\u0004]չm``]Cn:Y[ޤ\u001c\f%<=h}Le\u00174c\n\u0013sjl\u000e7f?!ת}\u0006/\u0018I\u0006;\u0007/\u000f\u0002{z:%Lc\u0003e쮍gs\n\u001f{Ë\u0004ȞN&(9AAv\"\u001f;\u0003߼(>\u0003aW\u0011\u001ed\u0005KR\u000b\u00048ׯX.r\u0000ߐL):Blఓ\u001di\u0015L3D\u0014 Ğ\u0002hTނ#+Tb/Aw\u000bEUD}fcHP\u001f6N\u001f&]\r\"B*\u0004`z\u0002줓\u0005%\u0011]`n\n8z\u0005a\u0005>|\\@)_>#h\u0002`D\tVJ6_\u0002fhF\u0001ִ}݃ů'!I\u001cuyG78#\u0000݈u\u0000HuU:is\u001dx.@;t]']߸\u0011ܰ\u0013\t\u0011|\u0007\b\u000e.O\f\u000fH@Q=sOy:Dz=\\)^v>{+\fm96^.\u0014\tx=d\u0002tݓݮCzF%8\u001d-N\u0015`fT\u0010F\u0003f\u000b:\u0003%(\\xNÀR\u0018HuN\b]7qe\u0011CXN[q>C9:]LCt-v}j]Ӓm\u0018r-OǤk\u001d=\u001aוPy\u0018NC\u0019_gey!#k\u0006WuCџBQ\u001dx}\u0019\u001d\u0017w/J~P\tw|)&UU\u001dd|ﰱ\u001b\u001b\"|ǰ^,ˣ6p26\u000b6VkC褢#JұH`Q\u0007\r։8LL=a\u0010} \"wwF${ w倫{|欄(cD\u001bc^]B\u0017\u0001jԄs\u0016]k\u0002;z/vHgUi\u000bF \u0015GW\u001ea\u0014U\u0012L(+!\u0013Q\u0010\u00071\u000fs=F\\'41\u000e\u0017\u000e͚umr\u001d7\\'-?>\bS\u0018\u0017\u001a#ۅ\u0005\u001d8g10f\u000e#M(^fdE82wEb\u0016GXL\u00047CmNpH\u0014g\b^t\\\u001fp<:(@rŌ\\W\"Uz,\\W\"Czo=&\tԞ\u0011a\u0011TüXq\n\u001c\u001b8\u000ej\u0019\u0016\"XN\u001e~<\u0017\u0017[\u001a+'xT>%\u0014c\\\u0019CF\u0012z[\u0003a ?\u0000+z>Kܟg1+y@Q*u\u000fi+4͇mkg\u001bO\n\u001c\u0015ǒ,[\u001a/*]Q\u0010wIsA\u0007\u0018\u0016rj#v\r>Tr=_\u001db\u000f9\bBԡu\u001el\u0012l<($iɌna:=u\u0011bl]\u001dD\u0016b[ch6X\\n0hY~\u001e,)<;p\u001dfJ\u001d\u0002\u001e+kF\u0005C_\u0006a8tB\"sgHRi\u0004\u0000^\t`\u0019 \u0006H>S)\u000eR\u0000=p9(z7a;\n \u0012o\u0003nm߻\u0015`d8U]q]qW\u0015\u001bU\u0015x\u0017φrٱ]TJc\u001f#E<&#\u001ff\u001b8\fd\u001a\u0011ū5D\u0002AYb'\u0013/\u001f\u00018\u000b \u0001%vX\u0000L\u00166yV`M#A\u0011+38!\ntNo/ų\u0004\u00017m\u000bL֕.^R[ä\fHF\u0013\u000f\u0006F|6>L\u001ek\u0018p\u0001\b5\u0018i!ޙL\u0002-\u000b3\u000e4c\u0010+/q0`P\u0004I\u0004|~\u0004{\u0004K\u0017oR.^\bQҊ\u001dJTr:>:\u0017\u0014=\u0014bxvΘxTGl\u0001/\u0013\u000f55q\u001ek\u0003t]t\u0003tT\u000b^\u0019J)!!\u0017&@~8\u0002L):Ky2^\u0012\u0004-a\u000e#G\u0015hGr..Iie u>\u0018`::\u0013\n=Ŝx\"\u0012\u001d\u0005X>\u0002Ч`8\u0014A`HRAXzP30\u0006\u00070\u0016?\u0019fB\u001d38#w\u001eF!\u001b(\u0013b\u0012\u0017Hu6¸V\u0015E`N2 Ů#T\u000b?\u000f\u001c8&*\u001e&*l\u001a`\u0010t8Ұ9lXy*\rPieюgY`rH;n(;\u001b5n>ԄD\u0003RzT䜠/\u0013P\u001bn\bVM`\"4v4EG<\u0014d,\u000fIg\u000e?\u0004\u001cB\u0018\u001c5,\u000f_W\u001eV\u0003*+\u0012%K\fa\u0004Q;n\u001f\u0013>8 Y\u0013JK\u001a\u00143;\u0001–!\u0002T\u00044i#M&'\u0011͹ \u001dN99}\u0011h\bL\u000egxBR(\u0011`%m(\u0006k\u0000\u000f.B\b\u0003 aʀ\n\u001f\u00139 ;\u001c*%=8)Emx\u0012-nɓi&zn>[\u000bN#p\":@: zu\u0000bm\u0002yT\u0003UT\u0000>3b\u001c\u000b\u001cB姅q{Q\u0012!FI\u0003`4NC\ru&!TAj\r=[|G>a;\u0001%\u001e\u0014IӨ4HxM\ffPPVYpX\u000eC\u000f%ûxHlI(\u001bg8W$\f\u000b\u0019}R#BM\u0012ta\n\u0018\u0010S8\u0011\u001bk4^K\u0011;aJ\u0004\u001aMM\"X29$t\u0018\"\b\fsȞ1sI$LkX\rl\n\u0018G\u0017UW%[*0\n`\u0019TA\"&أ\"\u0006&\u001095\"+\b\u0013 %* \u00001\u0017\u0015Q8\u00111P!J33*qB\u0018NL\u000buǛR?&hN\u0006|\u000fg%V\\\bmw\u001ca΃v\u000fx}\u000b\u0016)ᗌ/PMT4)db\u0012\n'(\u000e$9Ux+\u0012\u0005Ol\u000f\"Z\u0000\u0017bv\u0003\u00040+wDqHcջ^A\u001cӄz϶auj0Bٞw8eZ5@-8 \fcɭor멣ܚ\u001eܪXnU\u0010 \nY\u00003\n\f\u0015j,5*\u0013sL\\M\\|\u0005\u0000[6mA\u0013$Y\u0011vGЩ\u0007P}MF\"\u0003P\u0002RusDs$9J\u001e2W|vB)s%f+\u0003 \u0004j'jIl>.\u0018\u0011l'\u0005kĊx@k\u001d¡%cV1jzTh'\u0018@E\u0000AY* Lhuz.Wɀ\u0012?}\u0019\u0012[cW|4fP]˲n\u0015g[&Zpy1\u0005bL0>\u000bh7|i9o!0\u001e7\u0003I3H|\u001dh\u001e\u0014׊\u0010˴\u000b=ZƔ\u0007\"\u0014KPY,J$F\u001d\t|{g\n\u0016}\u000bG]V\u0018R\u0013\u001aS%KayD\u0003]Rt|2\u0007QxE5\u001bǯeTacn|u ly'.\u000e*\u00001BHc\u0007jQ>Ӑb\u001e%o4J\u0004[\u00107}a\u0019,e\u0011#n\u001e\u0012/L\u001fWWU\n\fHb\u0017졽0x\u0001\bo\u00022!80*DeCdll㳄uNh+\nLbK(USlO|“.=ARl`\r|@0\u001d\\#0\u0014\u000f\u001d/\u0010৸7W\u0015 >{\u0011^\rO\u0004\u0018\u0000\u000ebmQɞU6\"itݓҨ\u0016zjD@A\u001cTu@\u0014ڛ\u0007^1J`g\u001c>'DɦDea*\u000e&V\u0002\u0002\u0012t\u000b\u001f5jǙ'\u0006#\u001fF\u0017Ͷ@I\u001bu\u001e\t=\u00149o\u0019;\u0000\u0013\u0004\u0000C5\u0003bF>DX@\u001d!\u000b\u0004%P6\u000f)E*(\u0011R$Xu\u0004d\fG\u0015W2\u0019OJ\"?.ő\u001f\u0003ONk@ځBD\u0004:\u00010\u000e\u0011\u001aRb\u0000IH棳c\u0002q\u0015\f01\n-4\u0015[\\M}\u0013Z7\f5aI\u0012\u0018O}`}_|\rޏ\f gx&'܉ka\u0011\u0004\u0002?w.\u000fqg3C\nbL*n\u001a\u0000\u0004nX\u0007V\t-V\\Ү8-_z(\u0004F\t\rFƨQ\u0011#v/&7\u0005Tݟ\u0001Lﯨ}\u000fi\u0003{g3x\u0005u_\u0001h# \u0004R#DGg$jDI\u0019*>Pτ:9\u0003\u001dT\"\tOg:\u0007\u0018?+\u001bI#\u0011]@u_skQ\u0003ݏ\\\u0017>-\u0006Ey\n$\u0001C\u0014m5N\u0000\u001b\u0016iI'N&i>aH#rs p\u001f-G)\u0012\\,}PF\u0000HmW1\u000b?Kvx4\u0019\u000b\u000b\u0011\u000b\u001e@R\u0004O\u001f\u0012\u0003UKl\u0014f\u0010CxZ\"ma!m`m:c!)L\u001fDϸU\u00051Jg\u0015?\u0004\u001cZ\u001f)\u001d\u0014/?\u0017\u0003K\u0010\u0018j!\u001dN\ts}m/}\u0010ܾ*3}\u0005}\u0001Xzcz&\u0005N'ņp_/\u001a8]\u000f\u0015R\u000f\biir@(qgckm[&Aº\u0002\u0012\b#\u0007XKJF}\"~'\"O'r_J0;,~B2'k_\u0014u$\r>ھ>&\u000fz\u001a\u0015s88c\"5J\u0003ΗW%Qig`~\u0007h\u001fq_׈)\u0019\u000e\u000b#L}Mb\u001fukLO\u0011EO{(3$\u0004W\u001e\u0001{q \u0004[x7wkj\u00164l,\u000e\u0012}\u001bldfB\u0010VDLD\u0016SG\u0001,I\u0015j$T\u0017 `4w\\Re\u001ep\u0000Q0*4]\u0004$Pl|\n)26ihCOg\u0000'44LDT<0\u0012Jn@Yj>=Ui\u0013x\u00122\u000f4IPY7CG@s8U\b\n48Z%i\u00056J`\\K))\u000bN\t>\u0006F\u0007\u0015A\u0006#3\u001e\u0003\u000b(f\u000e}q\u0015Y|\"h~\u001c:\u001fngkRu\nn\u0004\u0013\u0010L\u0007\u000fDC&00(A#%U@\u0017RGxl0y\u0012\u0002g\u0013s\u000b0ri\u00183d\u001dG\u001bV\"11-\u001bj\u0012\n\u0006)G`3KU\u0000\u000b`p\u0004 \u0010r唁&\u0005VDZmE\u001d~b\n*!\u001d̄\u0011\u001d\u0000P& K\f ҈NͣZw>>\u0003t\"f3V\u0006;\u001f\u001e33E\u000e`\u0010\u001eߩ\u0018<\u0012%\u001eJJ9H&!:#\bm3:P\u000b$\u000b\rSȞCfR\u0000#M)\u0018\u0001\u0013KV\\c/cQi\u0012w)sl!i2\n\u0015aT5\u0014O\nޘYpPnа8\u0010\u0010F@6\"F}ϜPPC\u001av1'Um9A!A)q7X\u0012\u0004e'a`7\u0016zhUFz>-P|\u000bMDA\u0004MhE\u0004\u000bX\u0015S/EL\u000fΆ%>0),p\ngPl\u0018\u0015J\u0005J\"\u0000(k%\u0012\u0012DH\fZB\u0001J\u0003Cp6\u0010 P\\6eYCŒ|?\u0000I\u0010k#7\u001agg\u0005\u0000A\u000fU.j\b\u001b؎\u0017\u001be/\u0010W\"\b|Fx\f᳼\u001c-\u000b@I7\u0007*H֫!K\u0011@;U\u0019&$\u0018Ej)>\u000e@fJ\u0014W\f},\u0013\u0000AQU\u000fKp>\u0017C\\\u001bܳ:`{|Z*\u0001\u0019\u000b\u0007vE\u0015G\u000f\u0002`nŇQW>^b\rWQ\u001b\u0000\u0004JĈ\u00052EZ\u00167UZ\b<\u000b=kXu\u001cN,Dx<2\u0012\"\u0012\u000b\u0010\\\u0000BP\u001f6$\f/;~8>wʀ\br$ %{QVЮ\ne~V\b$W|gh\u0011n㕸s\u0007$ < *4@r\u0003p|\u0004\bP\u0007Ĕx(,\u001f\u0014_8t`U$/;0\u0000'а@<\u0017ӀT\u0016\u0004J\u0004RpDyj)(\u0013WT\u0002ƽߺ\u001c0ץ\u0014D^\u0015C|\u0006kl\n\u0010\u0000HD~?w T1Ad{\u0005\u001b()w-Az]\u0002~`Ȼ!\u0015b1nd\bi\u0014J밭\u000b&\u0012'\u0002J\u0013\u0019/\u0003ԴUd\u0012$\u0017IJ\u001cf\u0012\u0000\r\u000b\u0015y-*\bfS\u0005tN)\u0013\u0005w\u0000\u0012ub\u0019\f\u0017\u0014\u001bXE\u0019.bô4p*q,}TR5<_G=Cw\u0013\u0000MṲvZ}?\u001e\"}\fz\r/\u000b\u0010\u001f\u0005d&\u00002hX\u0010Jaxl,\\(QAk'ɠ\u0010\r.&\u0006$a9\b>4>\u001abR6\u00011zD\u0018PgW`\u0000s@~\u0003&\b\u0011y~J+aV\u0000P\u0012\u001bzg\u0015\u0000+\u001d\\T$qWy`\u0011yR\u001a1y*\u0003a,JY!T\u00145p\u0011Ny,V\u0019S~\u001fҪٿcKEKgEC\u000f\u001d,\u001bִJ6\u0012\u0017\u0002J\f*^\u0000$Ǣ\u0019h<9mboq)͓bh\u00105\t\"g\ryJcb9\u000eT*B@jË\u0012\u000f`'V!\u001by\u001f\u001a\u001f\u001b\u0011&6vC[K\\Zv}\u0016\n\u000b|w\r\\Y;qܐI\\FB&P\u0018<:ݢ/<\u0000PP\nL$b\n{\u0013UXE.k,mE\\v\u000b#Пy#ۓ\t\u0010\u0002\u0016CBz_c݈gl֑r\u0006\u0015M\u00026cO+\u0011;?rRfqPJ\u001fA\u001d\u001d&>\u0013@X\u000b\u0003\u0010ת\u0010@XhC:Y\u0018nHVU\u000bp,\\\u0015\u00161*?r\u000b1W\u000fϸ|dx\u0003_ACJ\u0019j\u000eh\u0006\r8\u001awT*N{4\u001c\u0000qA9>\rV*\u0000JRhp\u0011\u0011hm\u0007`|R?\u0000\u0005#)\u0013}fj\u0006)XŅ\u0018?a`\u001f6\u001fJ\u000fGWf\u0007}\u0012:`\u0007&\"jQn\u0006 \f\u0019jrYnOP\t!CM[(Ր~u\u0003\f\u0004\r\tSXP\u0014C\u0017C\u00052SJ}\u0005I_K\u001f>#=#c4\\\u001c\u001aa\r\u001f\u0006e\u0002E mekRnENBJ*t\u00133x\u0006ɬ\u0015q[ev]\u0002\nErc\rQk\u0019~qF'/5\u000b?>AOgҏ2\bt1\u0000u?\u001c`/\u000f*5D!\bG\u0018\u001c6Op+|6A\u001b|@XiDJyDe\u0003tT#L7\b}\u001b\u0000F\u0001\u0001?\t\u0000| y?cO9qj_0)mn^chQڝ\u0001\u0012)nc9Ҩ,\u0016+/Q`e\u0002\u0000s%?uS)tg\u0003o\u0003>Xl߷]~\u0018s\u001autB\u0002 G\u0000\blg\u000bWG\r\u0014N\u001cQ.X,Īՙ/ϼ\u0010l|ʃ/o\b\u0017\u0003%vqe~\u0004OY{\u001fmYZо_T?No\u001f_''D[\u0002DPOYۚe\b&7-)}\u0011Ê0\t,N\u000fҲ|\u000fXoEW>JI\nX7tA>[ԥ\u0004q#\u0000\u000bGBh\u000f\u0010\u0016//Grp_:_y8ܷ!\"ϥ-,d3EdkcTk}NJIu0jTG]\u001avWE4L\u0002\n\u0016\u0006^>5p_b0p?\f\u0017\u0006a\tO\u001a}p]܇tRG-d\u0001L?XϘ\u0014\u001c}imv\n#~D5\u000f`\u0015]Ҟ\u001eE6p I\u0017D#F>E\u0004*\u000bw\b\u0013g`\u0012jfhv\u0007_ \u001f\u0001{\u00056}\u0000EМ_6\u0014gI\u001f5\b\u0015\u0005\u0001\u0017\u0017\u0005\u0005,q?bxm_]\u000fp6{G~\bBF$pmܟ$g`Z\u0013\u00143}\u0016)(?)s_VG6\u0001?\u001fik\u001cϊbGN\u000b\u0019'\u000fOӿ }V\"Q\u001cٹ\u0019u(\u00189\u0018\u001bK \u000eP`m` ɰa\u0010Qxl\u0003\u0003И\u001e`'|\u0004`(&\u0000)\u0003\u001c%h\u0015S>8\u000b#\u0007\u0001\u0000S\f\u0005`æ\u0017\"\u0019!43C'C)N\u001c#'b\\ҠbâK\f.*n@V~,%^>\u0005|\u0004RB\u000b\u00107(\u001f\u0014-\b\u0018-`~L j\u0012\bb\"Ю(\u001f\u00182\u0017\u000e3\u0018.yi|vb ,ag\u0012\u0010\u0015s\u0011h1Udq!K1:Z{,2@W(H\u0014%\b6+-Cyiy\\\u0005\u00061\u001d|vѐ\u0012t^UDҏX;A\u00015S\u0002#b\u001f\b\u000f̀\u0016\fTL@\u0000 e\u0005dB!߂\u0006+R\u0006\u000b#Db\u0015)F\u0010)0(qj6\u001c(P\u0014\n\bSc\u0016UU\bj\u000e \u0010f\u001c(\u0011aS\u0002V`r(\u0011񐘽0?\u0010\n>\u0003ߞ)x\u001eU9!\u0001\u000e\u0005%BJ\u00136(YJ=HŐ\u0015\u001eRm\u0011\u001a\u0010GpPBA'C+.|GV7/qt2\u000e\u001a\"'w\u0016keЗD&~]ѯ+B;0x|#Ѻχ|H\u00104U}e\\\"\f$\u0006\u0004.\u001eUE0(1\rT>pZZ D\u001eoR-~(\"u\u0004r6\u0011\tՄV>\u000b|\u0007\u0014u\u0013c2I,\u0014fNj\u0013Z\u000b\u0013O9\f\u0004ەq\\\bm?\u0006\u0015‹,/Bi1f\u0014'\u0000K \"\"0'LP<\u0010BZ@\u0018R\u000b0\u0002\u001d\u001d\u0007(@K;!2\nq.\u0018~f0\u0007$nR&0J:H?ȃVɭ1\u000b)E\u001fT0^\u001a!\u000bI\u0014\\H\u0010\u0011S$FhEa)T+fb\u00167uDE\u0001LԱ\u00007\u001c[\u0000HgꫨD\u001fcIdF\u0014\u0016\u001b@\"f}\u0014Nhsu\u000e6paG\u0007\u001d#7\u0017X\u0000wc\u0004})\u0004E\"\u0011wwx\b\u0019dD\u001d\u001de\u00026+\u00032?lp\u0007TGi2\u001by*vI\u0018\u0017\u000b25;\u0002=\"\u0016ާv8rgA=K,P%q2\u0011\u000bj1\u000e1I\u001000\u000e,\u0007\u0003ģ\u0007p\u001c#iq7|qƤ\u00008\u0012&C\f\u00190J(*\u0019ЖM\u0018\u0000FʼL.`\u0014l{\u0011\u0011H\u0014ID.J\u0005k!B%\tE]\u0019&\u000bJ\u0012?KӚ#IE>\u000b\t*\u0007g[_\u000f40$9do=Bz.\u0002s%gaҰ\r1IF\u000f)\u0011싧\u0004I7@%hEe2܅hʯ3,\u0006?Ƒ~\u0007E(>1BZJIXr[$0\"HJ0`<\u001cǪ@QR\u0001.'Xpx;0yKԜ_Yݤ\u0006d\u0003\b\u000e9rT)E@˃%)2%Q\u001e~?R}ߔ\u0010(wV\u000e\tg\u0005Uc\r?*\u0002!WD(UWVH\u001cK\u001a]>3\bƣ3r>mm҂Hq@{]]\u001c\u0004)7\u001cE߿\u0007ðoB&,`Ő\u0010C\"NԄe\tKYy\u0013\u0012&,Hc\u0003d4`\u0017\u0004\u0012\u0005\nqhg1\u0001V\u0018lΗٸ<0j~3RF*E\u0017Z\u001b;^z\u0003'\f\u0001\u000bb(bAPL\u0014aXHB\r.\b5ҽ|}U\u0000\u001d\u0014xa\u00114h\u0003E\u0014ԍTS0H\u0017P\u001c4l>ސ\u0005\b?\u0011#\u001f`\u000e?\u0004\u0019ïg\u000581o+\u0014OY[\u0003\r]\u0002k]\u0000SgFL>\u0019W+e\u0003 I>\"\u0005BԄR+\u0015*_\u0018\b\b6&\rvR/\u0011Oq+\u0017 *Q+'RkD\u000bbKRݎ(n\u0015g+ۮ`\u001e\u001f\u0019\t\"\n\u001cn+V9\u000e\frfq\u0015G\u0002br\u001b\u0019\u0015J$4g\u0004\tN\u0018K8JKSyi\u0001)GȖPPRfMM{{dȜL\u0010\u000boAg@\t]q\nBi\u0006\u0000hLcZh>\u0007̯P,\u0005]\nbO`.dx\u0000Hy\u000bP\u0006*tX_и4\u0004yO%$a\u001d\u0016-`\u0013TQ\u0002D\u0005Lw(\u0014h\u0016NiPѾx\u0010`\u001ePd>}v2\u0014\u0013\u0014\u0013IQ\f0x,zd*#\u0002X.30N` )?3?\flVc\u0001n}\rbV+\u0016aA6:\u0006…F\u000f?5%?0\r\u0001Dec{\u000e^%\n0RL4:\tTe\u001cz\u0005g\u000f\u000fR\u000eJz8)\u0019jC5\u001e\bq\u000brW\rP$)sV\u000e\u0004*\u000b\u001d,|&n\u0012C\u0013|\u0006ׁr*\u001b\u0005@J\u000fORWd+#߮\u0007⯐\rCW\t\u000f4w_qL\u001czњ\tO\u0003_\u001f\t,\u00140g'bQ\"H ՙr \u0000P`rBJrTx5޷Uc}&}\u001d<\u001b2.\u0012ZOQ7E\u0010U~lx?R_IWѠv Z\u0012א%yڿg\u001c\u0004\u0012[T\u0013kI9\u0000}\u0001\u0015+}\u0010HW}\u001fRYOX\u0016\u0011P\u0014=\u001c\f\u0012\u0017\u0004P}Ɖ\f_oR\u000eIYbW.\u000but\tW$\u0011E{\u0014c\u0015bix6p#\u0000_Bb>yP3/w:?\u0000\u0003T4$^\u001f9_\u0003\u0012$\u0002\u001f7b}Dz_Lr!t!xKpSP/X}DB\u000bjJ9O=/\u0003\r_Iv\u001fU>Nttߩ.\u0002o\u0017\u000b}\n?q2ߟ+?|!C>Qz!wo\u0014z>\\]$V\u000e\tL/Q\u001aĶm3\u000f~nw4\u0017. Eο@\u0017F7L/UU\u001f~`zwL/AǁՑ}x\u0016?׉_ݧ̪/h:?Bo[m*,\u0018Ns#Y_\u0013\u0018A#$>3iדʗ\u00029:\u001fsY\u0002_\u0019}Q,\u001c\u0006͘BLQɍ\u0006ߐLN\u0003\u0017=Ӑ\u0013\u000fgP\u0016\u0016\u001b\tu\u001f#\u0004\"8L/\u0011g\u0010N࿠\u0012\u000b$-\u0012?#oWj9\t\u0019\u0004&v\u001fYt_p\u000f;o\u0003ttLۼ>i\u0001lҒ'h8\u00118\u0017\u000bLJA\u0004\u0015hT1Pv9t/#*Z.#8@\u0011r\u0003)2lL\u0013|Wk\u0003Ҵ\tK\u0007L\b`\u000e\f\u0011U\u0005Ij\u0015\u0018\u0001;r;\u0004\u0002UB\bcŋl\f-(\u0016\u001cDv\u000e7]*\u000f/6*\u000f\u000f(%\u001d}T\\\u001cZY\\l:)1K(I\u0002e2\u000f\u000fr#\u001aЦXx\u001f\u0019G \u0013\r5\u0019\u000b\u0000A0aT3#\u0010iIr\u0003iɮ\u0000ȕm2\u0000iahng\u0011\u0002\u0003\u0013\tȱB\u000bl\u0006\u0001aD؎\t|Xc\u0005\u0003. B\u001a\u0001B\u0007\"C\t\f\u0005V\u0018\u0013\u0018L\u0003{FвHh: 6ť2\u001b\u0014\b~@H,Yv%P%7ي5d\".\u0016(f̈\u0010c!vE\u0013D \f*RLX\b4\u0010\u0013(C.BzCay\u0017kD!k}0\u0014\f+\u00183L\u0013踽F\r\u0001\bDL\u0015\u001d\u0017\u0006\fBb¶e\u0016`͔\t,QW)\u0019$\u0010\u0010Z\u0012A\u0007\u0011Bu2DLժ`aaV[rZ(\b>Q0P:Q!\u0016ކ\u0005TIqN -3\u0016\"PL[x4q9 BF%c1&[\u0001@'>\u000f!\u001ex;>\u000ea?\u001cMb\u0011\t=<\u0007̦\u0003Ō\u0004x?CB}\u001e~t+\u0012\u0007/\u0002(} ͒8\u0002Gb=rr*\r8ZsQeGɓToLG~Ҥ\r>w\u001c];\u001dP\u0001\u0016\u0007\u0012\u0017t\u0002njh\u0005Z\u0004\u0001\u0013+\u001cPX\rElnS7c\r\n8P_E--\by\u0005\u0014X~\u00061&\"I\\r!#+\u0004\u0019\u001cV\u0015k\fM\u001a(5.˟z+h\u00003B\f\u0001#\u0019\u0010wY+: K\u001a?nTA\"l\fƳZVUuG\u0003q OJ\tPXP\u0001H\f~:\u0013Fs\f~*,\\\u0011B\fv\u0014뭄b\u0012'\u0004m~\u0015t﹌_:\"#@\u00118\u001a\fh>3H\fldMpQ&YșZVh6\u0010EL\u000ejW\b\u0013Ř\t?G־rX\t/\t=\u000f8jZ\u0012\u0016\u001d\t bE_K\tU;L\f\u0000\t``C`9\u00008\b\u00160P\u0004\u0000V\bq\u001b\u0005s\\>9\nY$\u0001RIT%Z\u0017\nTⒸPn8w{DBO\u0019}\u0010)E@\u0015kqZ7qJ5iRaє?}/dYPﳐyJn#=\f0\u0001Rx\u0012o\u000eIw\u001c\u001c\u0005!T.\u0002*)밄n\u0010\u001f\u0002\u001bMZ:g\\iE)\u0004\u0007)՞d\u000b녁T̟R\u0002\u00070\u001doOρBO\u000bR\u0004=\u00194r2ĬgLF\f\u0016x8\b{\"\u0005P$4zT:J\t\u0004ަʠUsB4<\u0003SC[o\u0000@Q4WӪUT&ˆ>eK\u0010\u0000}ցxq\u000fҭ\u0004-`S\f0\u0015H9\bd,|X\t\u001e׉=Zx+g!X`$`|v\tFLy&\u0012:4pj\u0004\u0006\"2S\u0005\rO\u0002.\u0011\u0018kt/\u0013BWt\u0014$\u0018\u000e&\u0018~Me\u0001*\rP1$NpX\u0019Ci*\u0002ɱ\b\u001dFŴXs\u000b\u0007\u00055rÚ]8n\b\u001bB:\r\u000b;l4'*p\u0017IJ\u001b1R\u0004.\n\u000f\n|[\t\u001c\u0014\u0016805h`0E9e\f˘EL`\u0007V+݄TAaDz\u001b\u0001+K_\n\u0014ރ\u0014\u0010+6\u001cZJq*\u0015\u0000U\u0012\u0004RWf*?Ϛh]\u001a?l\u0010\u000bB\u001a\u001a\u0005~\u0018^a\u0000sx\r\u0002\u0018\u0017\fj/4<6\u001e\u0010&kASŁE%א2lXh\r^\u0017\u001b\u0000\bݫJ:5jIu0ٚUn^\u0003x.oP+#Z]\u001c\u001d~P)\u0010@z\u0016\u001d#\u0015[ʿ(ʯdx c\u0001(\u001dE.2\u00063\u000bF}U\u0017a9@cM\u000f.'(\u001e\u0011\u0015{\u0019yyԳ\u000bB\")2s7-ѐ\n\u0005dŦZ\u0015\u0004\u000f\"\u000f1˔\u0002\u000f\\-\u0018?3\u0001?D}\u0015~\u0017!BƐ\f'-a+t3\u0001y:4\u0001bo<-[S|Iv\u0002>KM4RP \fW\u001c\u0015ގո*!2(b&F~H?\u0016of8&\u0000\u0010W1}\u0016<9`\f丁I\u0015GIk52`ڰ Ay%\u0013\u000bBeȁ&!Dm7$iO?VR\u0005YN\u0019\u0006˶%\u00180L%?Cgc&\nU \u001b\u0012ua_k\"3Z*a4\u0010qdL&\\!)\u001c\u001d<>\u001bF;p)i\u0004N\nR^A\u0015\u000fT4Xq݇a\u001a\u0017R\u0019\u000e-W\tt`\u000646ÑA1\u001cIb3w7~\u0002\b\u000fjqq\u0002~_Ʋ@.y\u0002C\nvV\u001d>\u001a\u0000\u0005Ru.\u0012U\u000b^n\u0010\nR\u0017b\u0013CDđ+VR֜y\u0016\u0000\u0002\u0014w\u0016ಆ?%x\u0000\u0003&#\u001cMө1\u0000\u0013[\"e^x~DSפ*jVD:Κ\u0007\u000e\u0000Y\u001fO L\u0018K\u0010\u00182\\W^-I:\u000e?D\u0010?ğ\u001bNH\u00184\u0014 \u001fߧG\u001f\u0004'١+\u0002t'7JV@<*?r8\u0005AB\u000f\f\u000b\nX&\u0004W82\u0005^\u001d\u001a޹H__Q(;\u00117d\u000fď\t=??\rO0}8ﳊk}.\bC\u0000ho *nT\u0017䠄'Iq#0zDZC+8X\u00025p\u001b\u00056K\"%Z\u0006(\u0017\u0019$\u00079'\u0006K\u000fg)܋\u0015\u0004\t5~3߿dbd(YDWG!\"\u0010\u0015e\u0018\u0002u\fa\u0007\u0000\u0002?u\bi\u001eﳊ\u0006\u0004#~i\u0014~iZRwˏ'AlgE\u0002\t\u001e$jzm+\u0012\u0004!腋\u0012m]ul\u0011*\\|\tJ%d\u0012[\u0014\u0012{\u001bQ\u000e\u0007uS\r\u0002\u0001N\b\u0015\u0006P\u000f\u0002I?,oXd$D\u0005=Q1\u0007S(xH9G\u0005T\u001e)\u0017{0W`_1\f0-v\u0004\u001ey\u0018~ه~\u001fy7'\n\u0003\\}+$w0il\u0000_NeOc|fj\u0014ZL^eyU\u001a\fA\u00180ԯF\u0018AK\u0012aJTxa_ROc4Łh\u0000\u000fѺ.\b>2~1I\u0013)HR5\u0012̲I\u0013ê-C\u0019aʊ\u0002[\u0004V\u0014AL0\u0005>\u0010^ \u0018\u0007zJx&]opW$~K5~~\u0003E~YoS`U\u0019'b\u00025\u001c\u000fJVK/N7\b`\u0004h `X@p8E`\">=\bxg\u0015h}k\u0015P?'\u0018W?-};Rw\u0011;\u0012\u0015G\u0006\u0003%ah\u0018}\u0006z6>j,? sܓ\"Yxʖ{6\tT\u000b<=k|\u0004T\u0005\u0019\u0013L\u0007,£\t%}\u000b8N\u0019\u0012sE \u000e:qP刅>\rLjE\"\nNY;,]{{,S,\u0010-9|-\\\u0011|\u0014\f3\u0015]`b@3 \u0007\u001c!\u0013e\u0016`0\u001apQt8q\u0004\u0015eNjLA!\u001b|\u0010M,EfA\\\u0002w\u0002-\"u|NbL\u0017}\u0006|\u000b#ЂMU`p\u001a\u001eJ\u001b6\u0018/2\u000fG\"\u0014\u0016<Ѧ(SƜ3|\u001d_\u0011q\u001bZY\u0006A&h\u0019EeGmu\rdb|\t4\u00062\u001d\\:\u000f Q>\u0019\n(!P\u0001\b`C}\u000b=\u0011\u0013\u0018`*__XIMRR\u0017A`υB?BAo+xa \t\fm2ֈ0*\u0010=\r.\u0011M\u0001)~G!/\u0016K\u0012q\u001a\u0012\tDL֣\u0001k\u000b\u001334J*b)(F@\u000e\u0006\u001fN@aIIJ04# ;1QJu[I3: @^\u000e\u0017[a?$ʟK\u001fPLW<@`l<\f9<\u001a0^9X\u0018Vb&±\u001b04ChSZ\u0003\r&0f@l(^\r\u0014h75)$;\u000f{Z49&q0\u001c\u001f&O:QW|,ng(v#M\u000eCԎ\r{8:i!)Esj!šօ\u001a\u0005x*CFR<\u0011\u0017#M\r5^:-#k%2)XT\u001a\n\u0001Y>K\u001f\u0018f\u0012U~4E k\r\u000eC_\u0000x\u0002%Z'$QGb@Ąc\" v\u0014Lٖ\u000fV9\"\tQrtqA7\u0011\u001a;sr}`\u0017fY\u0001lBJ!\t\u0018\u0014c#Ε\u000b圿$Ϳ0G̥Roo#~c]|ce\u00006E\u0005%F\u000b%M\u001e(I\u0012)\bBQjAX'\u0012\u0017\nEu\u0004xm\u00024\"H}V38\nj\u0011rpN\u0010\\\u0019MEB\u0003LK?iJs4E\u0011e,4\"QLjP*>S\u0013\u0002 \u0018\u0015G\u0000*o}\u0011%\u00192\u0011\u0019+o\"\u000bk2U\u001eeT`SrL%FƮ\u001f\u000547zr\u0019e܋\u001fLʿ)\u0001\u001f\u0007\n^\u001078p:\u0006\u0015\u0004\u000b\u001crK\u0004g\u0001SX\u001c\u001f;\u000b,\u0006\u0016\n3rĉ]&Y\u0000\rV0\u0019\nH;7(NtKRa`\u0019\b+\b5\u0004\u001c_M6l:7)HmUB>sAjWi^]\"yuՅBJ.(\u0014 يN$ӽv\fwu/Q_PE\u0002\\g*K@!Oc\u001f.a)$6g5\"X\u0018?Uc6\u0012*\"J±RNZo\u0012\r$\u0018WD\u0004\u0004\u001bpQ\u0002;\r\u001f\u000bVv\"wL\u0005pVyR6\t+\u0003q@D:l\u001c#\r]\"U\b>\u0005ğR&.\u0004L\\:\u0012e\u0017\u0004XhC㽤\u0005)X^๚\u0004c\u0000tLΠ/\bp2\u0004ɻd*\u001aK\u0011\u0014bZ\u0004)\u0003]U1/?\u0019_\u0016_P\tįb\u000f>L2\u0016\u0002LhVRt-\u0003cN\u0013g,\u0004\u0006r~!p݉T\u001c''CCTa\"3NLu{\u00158ZgV\"~TE\u000eM͍&\f'@JZ;L\u0014l-\\}v^9\u0013)L-h/\u0002P\u0016B\u0014s!\u0011=`\u00018\u000b-bl-)\u0002\u0000kF:r!\u001a\u0010\u0012\u0006XQQA\u001eO\u0004\u001c\u0015+c>nh &n\u0012N#дh\b@Ǹú!\u001cR3\fiJ\u0018n:\u0000\u001f\u001c\u0016nV$ȿ\u0001?\u001fpFw.~\u0007\u000f\t?\nāY\u000b\fe7zϱfup\u0011C\u000fQ\u001c\u0012ᜤU\u000e\u0019KJ\u0005'Kh2QVT3\u0010#\u000b l3TK%\\z?ټc\u001a+\u000fhH(%h/\u0004n\n\u001e$_wfU쓯Vu\t9n\u000f2ͯ\u0010sx\u0018\n&ԣܩE,\u000e\u0019׃\u001fh}A\u0000<5z!ɿb\f\u001f\u001c[]I*~g&\u0010%K'-Gu\\сR޴(\u0001A\u0001hjGt\u0001WrO\u0011u9\u0004PR>sȯjʀtV\u001a\u0013\u0002\u0013^\u0000Ui\fh+4K\u001e?.o\u00075T2Yfh8](<\u0005\u0005\u0006\u0014B#\u0019-\u001d_NVPP\u0019\u0003+.\u0012(5i\u0013\u0011J\u001bUb7@YriZ~\t<9J\u00128']b_\u0015k\r5%M!\u001e\b%->rE9\b\nT\u0006#{2{ήg*01I$iMT2>ʮ *\f+P0\u0003\u0007af%\u001d`5ȼ1?w#GR*\u0012Qv(~ˉ\f?0\u0004\b\u0010fʦ\f}'\u001aiU\u001au'OE\u0005*33 *v^TZX5lJs`\"\u0014\u0000EĐ\bԫk~Zo\u001dBI\u0010I&\u0002z_,\u0013\u0017D!><\u0013\u0003#\u001bt1yF\u0001ERm.\u0012\u0018@PV|ĭ\\6\u000f\u0007_l!\u00005P\u000e-3\t.\u0010U\u0010zGz\u000b:¿8{JG\u000f\u0001O\u00175\u0016~ժ\f\u000ey\u0004J\u0014\u0005@Bhu\u0015lR|R<(9xeg_.\b\u0017q!G&\u0017\u00005G\u0007,$9=pM%DJTne\u0019ʏǘ/\u0011\u000fD5\u0007ba1\u0010p8VQb\u0002\u0019\u001a?lյ:%,PbBCw\u0014k\u0003~\u0004\t\u0005\u0002?H\u0005\u0001\u0004\u0002\u0001b\u0002>!`\u0000F3cf\u0002OH 9U\u0004\u0005PS\b\u0014\u0004Mp* \u0005+HWt(3>.B^\u0005`9e@V#UlF;U?b񎘔n:ɣռdηՂ\u0005o{`;צCugցT\u0005\u0016 \u0004\u0003z!\u0007C&Ph'\u001dP$Z}\u0007\u000e\f\u0012\nD\u0011,R(\f\u001ed\u0001\u0010\u000b0\u000bT.2\u001d9#-\u0005\fEXQR\u000e\u001a&\u000b\"oT\f\u000e\u001e\u0012$\u000f%0D\u0010Ѐ\\F}\u000bb\u000b]E\u001az\u0005f\u001e|\u0006{\u001c\u0003K\u001a\u00117\u0005%b\"{R'꼎)8f\f)0,:\u001eGBL\u0012Ȭt\tr\nO0f\u0002SDc)\u0011´\">4\u0010cB\u001a6e5EE-t\u0014\u0012S\u000eD,\u0018.E@0!FM!A\u0002\\!\u0019ٓ`jA5\\\fLoRˠL$lY]y\u001fO*RE\u001e1iSW%@\u0012\u001dP\u0013.U9I\u0015\u0015\u001ftӤtdX]O\u0003\u0006jU\rJ\u001b9\"\u0003R0\t~aVq[P\u0000H$xd\"2\f`#8^G?)ȲS\u000bQBnQ~uRFqy<\u0014\u0005Q\u0004*\u0002\\,\u0010i\u000fEEʐ\u00110F)$Ũդnıh)\u00076\u0012.\u001f볈0-xG4's`\u000e7ψ\u001e%Ge>\"\u0006S>_9X܃j\u001ec+Y$R\u0004dBX]p\u001a\u001b`^T\u0001HlXA12>\u001aQ+\"\u0011%h>\nǶ\u001b\u0016\u0000c9WU&\u0010:\u000b\u001d꾢\u00041U \rg\bE9CD~VLT!.1bNdl8jQ!y\u0017F„\u0018UTO\u001b\r\u00008\\kY\n\u0013\u00050\u0019\u001dl\u001a1'\u001fqY\u0017^\u001aHHv\n\u001c\u0018R\\W(oKkѬ\u0011/sB~QJ3\u0000ت\u0003M \r\u0019\u001c\u001fUg\u000b\u001b\n\u0002C8Ƈ`͒Bj<69.aN\u0001hY:>cU\u0015PMH3\tJ$ʴJyZ\u000b&LBLDF ?\u0005%\u0016\"\\`G,N\u0001ՑFEՎ\b\u001e'\u0001W@@NhpkD\t\u0007Z\u0015\u001b\f\u0002(\u0012ܙIׯ\nrS+\\t(B.*_\u0000\\\u00047?\u0004)XH~JL,ڥ\u0000'F\u0001\u0010e\"\"C䀩?6\u0001\u0002!\u0010AL,*8\rƿ\u0010־:u>%!b\u0013BЎٙ\u001c%GP!\b\u001eGKqݜ\u0013 ϝ\u000e\u0003-W'\u000e\u0002j\t\u001e륤E\u0014\u0014W|K<\u0012\u0011\u001c9]D\u0019\u0010\u0000;.B\u0018;dQ:a)\u0001u[<\u0017+%,s\u001a\u001e\f6?ؔ?@\u0013J\u000f9\u0016we\u0001+m\u0003VZ\u0002,S\u0013\u001cR\u0012vU\u00115R\u0006j\u0011\u0015F,V9\u001e\fD8y J'\u0014\r\u0001ΟV󃨃[H5\u0014\u0006OY$4u;ٖ#Y\u0017\u001e[!͖\f-1)F\u00145\u000b\u0019°_\u0003Wxi|f@\u0013\u001aB\u0011!\u0002GoABiմZ*(t`jrc~1\u0004++!(&R jm}aY\u0004Ve\u0011`Z\u0012\u0002\"d=\u001d\u0004O0B1c$bh\u0017\u0005u?l߿0[g^R\b\u001f?.i~'µ\u00046d\u0015BH7m\nOZ\n\u0002\u0000\u0006\u0018׸\u001fCDg\u0007S\u000f#6lk+\u001a\u001e\u0006\u001fmϏfPȅUЗ\u001f\\$Y_r\u0002\u0005h,_`e\u00188cYX k\u001a|fd\u0003M*\tX\u0003:MN*\u0006\u0010\u0000T\u0003\u0000%MW\u001a))5W3Wrd2,\u0019_X\u001b|+4x8p\u0007l\u001a#4!H:3u-eG\u0018N(\u0000d `6*\u001d\u000b?1*D\u0001Siԅ\u0000s%$\b,r\u001f\u0016rh<\u0014{\u0018\u000e4\f\u0002,s6Qe\u0003\n\bHHytN=?G\u001bBD\"ܽѐ\u0016$8%\u0007dJ\u0019<)Zhu\u0011򃴰\u0010N~\u001d\"/]\u0019ym,\u001e8\u001f%)ǯK򹡵=\u0004Eȱ=cR]U@&\u0011Quz8\f)J\u0014 M!Z2Ჷ:u__$߆|h#\u001c*]1.C1ZgWəS\\å\u0017\u0003\u0010JS>p_ALZ\u0006<5:kK?)@&\u0002O$\n\n\u001eL웴s`x\f!\t\u001dõBE%,1\u0016ZLeItO\u0016먑\u001b\u001c\u001d|\u001fHh!\\\u0001e#JV\u0015dB5VT,vBO̩a-xZ 5c\u0006@ȴк㳊\u0004`Fh\u0016v-D\u0006P=)QAGG\u0005\u0019ȨO\u0018(\u0015\u0002.m\u0016\u0003au`UNPCrn[;Ui\u0010a\u001a\u0014rNmҨ\u001e@z\u0010\u0002\u0013\t3D8\u0000PTD\u0002(i\u0014\u0010g-E\u0011R7Z.zQdw\u0016s\u0011wk\u0016\u001b8M}\b\u0000gˍ!A8١!\u001cPWLL)\"y\bc\u00125(\u0012{dƎ\u0012\u0014H4\u0000-Ai2IjTʻ0u](HxM\u0005\baKbD\rr@h\u0005:v\u0005@..^:\u0018ƃ 7\u0004ƀ=a5zQ`\u001eٸ*\b\u0012ɋy0\f7hBF=7\u0011*EU%4W61\n~6\\ٰr9\u0001\u001b!)6ULC_\u0018k$\u0017\u000fޓyY\u0006i\u0019bP\tue\"7>|^\u001c:mu\u001aςuD҆EHo\rݨ\u000f-!-\u001a4\r\tʤ\u0014,#\u0016\u0018>+\u000ba=\u0005^\u001bc\"q\\\u0005n\u0019eʹ1v\u0000\u0012\u001e|Ԍ\b\u001c*\u000fEc\u001dOIՌ׺$uk\u001ba:[_gE\u0019\u0006p\bŒ.\u001b\u0014kʋ=9X.\u0017-b\u0002[d2\u0017iU\fڻv!q7gd2fx1\u0005{\u001b%Q>\u0013@\u0016\u0011\fSaN\r#瓧u@$s3\u001eU#!\u0005Ɛx8\u0011\u0005 HR\u001cQ\u0001LF+EG\u0003i΁Z\u000fjO\u0003Իž\"jY>\u0015X\u001cYp\rZ\u0004d\fC\u0014XҨdX]\u0013KMAԺ!=\u0012\u0000)!YT\u001bMj@ltAUJ'\u0018>*\u0011c\u0015F\u0011Is@=ٗכI\u0018FuA̙#XLVU\tp3+E[zG$\u0000Ͳ\br0\u001ew&QA\b\r}h\u0007ϩzEԱ\u0014ChP7bS\u0000!$ꓲ\\>\u0019NԠ,U?f\r\u001bPGgKa\u0014\u0010Z/x:\u001dCS_ܮ\u001axmNꃙ!l=\u0015\u0006\r=%3}ч/IUzt_J*\f,|ӑXځ\u0011\u0010\u0003}>\t\u0001}TI8ê\u001aU\u0005;-wѷ㞸0kETˈ\u0002\n\u001d\u0018ziH(=B\u001f^9\u0018MI\u000fg3(nt\u0018\u0005\u0012\u001a`J\u0003\u001aBqHm\u000bbm\u0010g,\u000b\u0006l\u0002m߄l\u001f\u0004~\u001f\t\u0000\u0019WR㤪R\fgn\tESPx\u000bCiF\u0005\u0005\r>\b\n\u0002\tFT\u0007_Jl\u0014O'~( \u00143yR/\u0016\u000eget\u000fuۭ|\u0004}\u0005@`}{he\b\u0019+~Q|$C\u001a\u000eM%BՔ$xIL-J>\b_M~\u0012\u0005Hf7\"Qf!d\u0012/ER\u0000,\f)6y;T\u001d(<-x:Er\u0007j^X\n\nXxư\u0006\u0014\u0012\u0011Mqt\u0001h\u0013\u0005Ё\u0014\u0011yBZ\u0007k:u'g\u001d[,wX~0Mbbzf\u001dQ\u001dO\u001doZi\u0001\u0011\u0001\u0012^\u0006\u0016\n\u0019L\u0017\u0016\u001cUZ΍\\\u0017P\u001aK\u0003\bZ3_\u00179\u0000y7\u0000r\u0007\u000e\u001f@^\u0002\u0000O\u0003a\u0007S\\\u001d@\u0011\u0000\u0000u\u0000\u001f\u0001ԛrr{c5\u001ff9?%&.Nu\u0011z[1]\u0012֟\u0007`\u001f9\u000be\u000509)4'2n\t-\"m\u001e{\u000e.\u0004I^\u0003 C\u0016@>z|ڱbc\\{q\u0018;\u0006t\f\u0006`zc0<70%Ss09'`v ]ri[\u000e.\u001c\u000b\u001f<,2r_\f H3\u0005_\u0004\u0004RH?sCc01((\u0001Dp+\u0002\u0006\u0005b\u001e\"c^|EgmrE0EW9R\u0016ǥvRtͨ謅0\t55,ۻ)(\u001d\u0001gp\u0004R\u0001xM~\u001dk\\+U\\\u0004@Dآ*~9\u001bH\tMʎ>Ð\u001e\u000fjS\u001c\u0011sE}\u0011|A\u001dx\u0018er d\u0016%CQ#5$+\",\u0005i5!\u0001{r`c>\u000ed@GJcD^WhF\f\u0000B%\t٥Dt&eX\u0019;K\tl\u0004!h)$3#\b\bp-\u0010*mg\u0016\u0010a)\"T`\r L3>-\f\u001fN;\u0018\u001eJ$QaQ\"\u0002\u0006&\u001d /G.de\u0006;'%=QLz$\u0000/Ԑ\\\" +0\u0004Nn\u0010u|X\u0002Q\r\n9B\u0010qBݪ\u001aC\u0001\u001d@\u001b\u0007p\u000bR?0Єོ\u0012ފ陑\u0006oD]\u0013B\u001c.m#\u0016f1OZx@\u0007\u0005iBJ:A+pZ\tpV\u0015\f8\u001d\f\f\u0019\u0000|hjpwZ\u0016p\u0002edAC\nfC`l\u0010|c\bmhK\u0012>;\u0005Z\\\u0011\nXRF\u0016U2\u0014\u0018T\u0003I0C\u0000\u0007(G\f`\u0012{j]\u000f\u001a6kh\u001cxF(\\8v1IaEag\u0000\u000f\u000b52)ЧˤvIAsD\u0013ƅ\u0018:\fq`\u0002\u00185\t\u0000in\b\n\u000f\t1H^Y.\u001aaҠ!0>X\u0001pH\u000e\u0018b\u0002\u0001\u0012\u0006(h.\u0012\u0010xvBweLAI\u001fp@\u001fX\u0006\u001eZi\u001e@'U=,:\u0014m_G6 \u0018(곌\u0000bHHuX(PlJP\u0018II\u0018]\u0000R\u0001D:10\u00033UO\u0006HB\fcE\u001fF6\u00158\u0006j\u0007\u0004\u000e\u0007#2\u001eE>3\u0014\u0014.\tU*i,5іK\"\u0010I@N\u0002۫L&a;\u0012\u0002EPʹ\u000bG\u0014aC\u0015|\btCD\u0007\u0014k$,\r]+EЕ\u0014P\u0016\u0004\b\n^DyK[ȑc|L)P\u0001nm)\u0014-rQ\f\u0017u\b(\u001e%5\u0010;x4ƨC|KUIZ4\u0016VaX\u0015\u0004LP\u0011MR&,\u0015b2\u0019\u0015\u0005Z\u000b\u0017`\u0012yL\"66a6B:pV+\u001d\u0014\t\u0015P\u0016κOѲpjdQ:p1m(\u0011(\"G\u001e\u0014p\u0003\u001bkI;<\u001a+\u0000I%2Hl*G\u00134ּ\u000bt*)\u0005~`C\u0014xu)(\u00144xh\t\u001a\u0019\u00109\u0019Ze\b;FPA2Lg\u0018%76V_MUب&iS-Ҧ\u00062D;R\b\u0001\\\u000e\u0019\u001f,OA \u001fw,\u0012prY\u000fJa8\u0015i\u0015f[C\u0000srR;\\Hqux\u0011^čOdL{dl:\u0007&\u0018O{H*lbK\u0010A8r\u0004\u0006 oLu\u0007FtB˂pp\u0016\u0013\u001e\u0018\u001d\u0014s\b\"npK(=iR1Pˈ^Ϙ\u0013\u0003$nGt\u0018\u0003ib\u0007\u0000Ly+㬱\u000bY;5\u0000\r_E\u001f\nZWE`x\u0018,\u0018/bQxb\u0001\u0012gsw\u0010n!n`62\u000fy\u0015Z\u0003\u0013\u0000.\u00049\u0014Y\u0017M|\u0019k\t\u001a\u0000m1\u001ac!i4QDWW/dq?'E^\u000b\u0000+[M\u0006\u0006;\u0001\n\u0005d/\u001c4bD{1-)\u001fni3P38e\u0016u`\nUPɇ\u0004ܜX4c=\u001a\u001d\u0018\u0018IxJfJ%^\b\u001113ҔN7D\u000b-|*=\u00070\u0010L\u0018`6ݘSGZ\n>{!([&\u0010L\u0010m<\"`աG\u0004\u001e{\u0016\\+\u0010\\.庑xRɼP}j\u000e\u000btzTcݭW!\u0002)T2ꈣyd\u0012`%\u000f$Q>\u000bmrUop2\u001fw #H'\rB\u0000/\u0017\u000ei\u0011\u0011\r; \bJ\u0002EH&Egv\u0018NppaՌأ#G,3G\r[To$!M\"UJ/\u0016DJ$q\u000f\u0012\fLc\u0016yn\u0015.G@\u000e;I1\u0015ISM\rkZ@9 =\u001cd,:\u001a\u0001t\\\u001dHC7AC\u0007\u0016ڂp@\u000f\u0011G3n.17\u0010I\n\u0006:~y>jo%~u6v\rW\u0000l1\u0000\u0002\u000fk\u000e\u000e\n5d\u001e\u0007\u001e|\u0012s\u0016ڳ\u0006\u0005S\u00158a\bHdl:\u0000`\u0019Y\u001ap[\u0012\"Jb\u001aqNipb@rJ\nY0\u0007\u000e\u0000wDip\u0019zm\u001f\u001fiD\u000f\u001f|FP|B!S8\u0014nb\"nc n\u0015Jΐ6\n\nd\u0019!\u0016#\u0013N\u0014$*M\\l\u0002(\u0018VcR+PܹMg\"h!\"G>B˷_Js\u000e}W\u000b}\tl\u001ftɇ\u0004Mm*(\u0004\u0019\u0019\u0006\u0012(\rZ$DX̓\u0013x@P0{R>\u000bD\u0000\u0015$VkV\u000e\u0000\u0001W\u0016^\u0018-\bU,o#_ZKt +\u0004y^ H\f\u0004T\u001ag\t\u001e7`\u000f!Gb}Sl\u0001>\u0001оpH,FA\"'U,\u0000t$JU~aiVa\r8@Բ\u0016<6fua^59WÃۯ\u0004\u0007\r*\u001arRQsO yQ\u001cOB?E4/,\u0005\u0005\u0018EC>+B>h\u001fW\u0014\n\u0018eP\u0015)A\u0012I|fDRº1[\u0017fi\u0015胩5ʃۥ\u000ef\u0002\u0017[q!byEՀ\bN\u0019\u00032e\u0019,夃!sPXPbЉ>C7XNg\u001c\u0012\u0010YM-`^0B~`eWZ\u0002'p\u0002lJ\u0000r6\u0000\u000fR\u0004 W\u0011\u0000䣏\u0000]\t\u0002\u000b\u0004 _\u0011 \u0000y\b\u0000e\u0003 ,@θ?\u00009b7 򟷱yL)\u001e\u0015/\bF0\u00187@yhj;Z?7X?QW\u0015\u0006\u001c\u001eE\\`S硎qAs)\u0000r3\u0001rT\u0001\u0005Rm,wy,wmgecf*9Ifx[~Ya祺k|QX?7xfs0f\\c0~\u0018??\u0016?#\u00139y|~3\r<+\u0000\u000ecync˕孔\u001dYt\u001a3&\"\u0013Ɛv_H;\tRH\f# \biOc\u001bA\u0005 f\u0018]-\u0006\"|\u001b\u0005\u0014gbh\u000f\u000b/\u001d0Ծ€F\u00104P@t4\u000b4^\u0007X̍a\u0019\fW=dP%ҾhE\nD-!\u0005!hHJSH;(PHdNTtF\u0018}\u0003N<&3TKn\u0000މ:t\u0017R0\\9\u0006@Ӱ U(J\bQX\u001cl\u001aGdB*47hi?;\u00023Ѵߔx{VJö\u0001z\u0014w8X\u001f\u001a|LC.N\u000e?蹞l{,\f\u0015J\u0019P+\u001d %\u0003ԌL\u000e>s\u00046In\u0015\u0013\u0010\u0018*\u001d\u0016c@7xF-3\u0016ϲ&?\tE\u0017\tSU6nS:\u0003͈xb\u0005c\u001c\u0003$\u0019\u0000SPn5\u0007\u0011#1\tz#\u0013\u0004H\u0010\u0012$`\u0004\u0002(U\u0004ʚd\u0018\r\r&\u0006\u0006.\u001fv\u0011yG\u00106\u0003ľ\u0004I\r`_3h+T\u000e\u000frS\u0013M0B\u0003j\u0010\u0005D\th\u0005\u0006@\u0000\u0007Pi\u0004\u0007\u0013h\u0010`M e[EO\u0005C\u0007P\u0013\u0017R'5&\u0012\u0006rQ\u001cH\u0014%ef9\\\\\u0005T\u0001)>ܩL\u001cfזݞC-}u>\u000b\"\u0007b!\r<<0ON.%\u0003\u00067 \u0000΂XM\u0005\r.Ar(]\u0007SJj\u0004;1\u0006@.\u001aH\f\\\raH,t=26t7j\u0019\u0004\t|(\u0015\u0000[A\u0010 Z\u0002[i\t\u000bM\u0018\u0016;\rendstream\rendobj\r19 0 obj\r<>stream\r\n9\u000b^e\u0001>lD\u0003%\u0000Ez\u0004hHp\u0001P\u0012R<*_\fgeUa\u0007DUU\u0000%\u0019\u0016xB\nBo\u001d\u00030hF.\u0018{L\\\u0000Ձv4D\u001d\u001a*B@X퍈\u0018\u001as\u0002(#Erk\"!.Jn\f\u001eP\u0019>\u001d}/ȸ.\u001b0QgPT ?# Aܤ\b`b(!`Ī\u0004ฤaRY\u0013r\u0002P\u000b\u0007嚇!D\u00008\n%\u0005\u0010\u0015yFō\rkY3Š\u0001E\u0006+n\u001dF.ӣ0`\u0002\u0007=\u0006F\u0011\u0005\u001c\u0014Dyno07!\u0001\u0010\t\u00110(#Hf\n\u0005@0\u0003Pˈn ;$\u001fcB\u0015A[eb oSy]\\\r{WF\u0002fsH\\KB Ȇ\u0007*ӱ9>?͡\rUŜ`bI\u0018UdARjR\u001ar%M\u0019NKzӒ\u001ab\"/Z^EAPF\u00034a(\u001c\u0014?2,\u0001\u000e\u0005X\t}ܓ+X\t-aX\u0000զ¤^\u0004zX1Xӎ\u0004\u001b\u000f\"\u0005;Ѣ\u000f\nDf1:Jʛ\\lA3򍩪)z/1*\f\b=, \fsѴF\u0000\u001a8rx8\u0017\u0002f.8t$\u0018Lgm\r`1]BS\u0018ܮkԯlaR.hf0r<\u0011A`C-VdfR+&\u0015w/%\u0018iX0Mo\u0004n(MpٚrHo\\/V*\u001e\u0017茘MJ@9p$\u001c\u0010GRq]\u0012\"m\f\u0002*\u0005݊m\"&hA3\u0000\u0004}nx6V\u0001P\u001b\u0017! )WnLo$e<ʈuՕ\u00123\f5Pb\u0005{DKZ\u0000+&5*_,\u000b0jKDPxaF\u0000\u001c\b3QaK\u0004r\u0012\u0012\u0003\f\u001bIK'1)y\u0012[MW@9@\u000bfr\u0013$.$roS'ò_9Ԇe8>\u0013Yl8\u0007\u0002&>\u0014N׆*t&&fM\u0004\f7!`Fd3\tm琉=\u000583\u0000+E+fjYRclŎ\u0018\r\u0013٤(6pމao\r \u001b\u0006'ר7;i> \u0005\u000e\u0002\u0016zT|\u0005\u0013N/L+Dj)X\u0019p\u0000x\u0017kX\u0017kH1\u0016,Z\u0012PS\u0015\u001b`JLk\u0011[S\\[+82\u0000\f\u00059\\9y\n#u\u001bMCpt\u001f\u0002\u001a\u001eqr1`\u0005C\u001b\u0001Ȩ\bKh\u0012p\u0001XW>,I\u00009)(\u0000{f%\u0000\u001emtIJ;MdL)0%Ju\u0007\u0004}D\u0000&؁=/\u0005 X邾\u001e$t\u0015b\u0011VSR<3Q3>\u0013g\u000f\b_\u0015Gg8\b©lF;,%*\b@\bSlةm72J\u000edL-,Rհ\u001a,\b8.l\u0007A\u001ePs\u0013,v\u0015mh\u0010Rf\u0013x?\u001c&1\u001cR\u001f\u0017\u0010#&(|B\u001cI/uӒ]|\u0007\u0004әM\f&\u001a\u0002R,P\u0013X{S\u0015Z%\u0010\u00164V\u001eCX&i\u0013^2$\u000fZOg\fG\"A*@U\flQx\u0014Da`dRZ4,uU6jFfq4u;1`[1}$'\u0004kj\r\u0001.\u0013=\u000f*U\nI$8\f\"\u000e\t;\u0003$WX\b&\u0015Ehč\n(\u001b\\\u001a\u001c<@Zt>\b@')7$B:x|`-ρ|L\u0006\u0001S\u0011\u0004*\u0018b\u0001.hKz$Ly0JvQµ[\u0017#%oxo{쿶\u000e%}v@q\r@bi\u001dt\u001cE\u000b\u000f\\jRJ\f@\u00062\tM.g3*76@\"\ry,F_e\u00000\bݲEL#^@\u0011\b\t>*\u0016f\u000b,pQ\fH\u0017@hǃn4S`JQ\u000fAC/\u000f4\u001eY?dP+g$\t-L\u000fd Z\u0016DKk \"MnS[r+֔^뉐!l/u%N*hz\u0012Z\u001aQ|\u0016+*k0\u000f\u0006k\u0018\u000f~\"O\rjX-1#ʪu;\u0012,Api'`mԊTReQ\u0004gS=jK1\u0005k\u0015\u0011\u0000@\u001e@.s|\u0000r\f\u0002%,\u0014@\u0000B\u0003\u0005\"\n J'59\u0001#\u0004ϟ-_\u001cXnXN9C]]om\ff:\u0000y\u001a\u0000ԒI(\"\u0014\\\u0000R\u0000r\u0000/\u0004 \u000f\u0012\u001c\u001e\u0000y\u0000\u001f\u001c\u0005@3\u0005D\u0001\u000bD\u0005@.\u0012\u0000y$\u0000r<\u0000E%\u0014 D\u001e\u0000\u0000yZ\u0000r*\u0015=-?\u0014?V8O\u0002\u001b4\u0000\u0000\u0018!(ː/aH{KTHhQH;\u0007vCH;AH$8Q-M\u0011\u0003.mWh\f\u00003\u001cZ݇ª\rBR\u00037hFA#\u000f\u0004Dd\u001eV\u001a\u0000cIpլH(U\u0011H=diWň˦C\u001b\u0017C}\u0016놴:FL}7Q܇s~|9wvTacр\nV$d\u001aJވ,F;\u001eD>«@\u001c\b\u0002s\u0014:\u000fj\b&>>\rM\u0001DwHRv\u0003N\u000b-ww`?L\u001bpڑ5\u0000Wc{\u0000[-@\u0005Uq>3uBT\u001c:X\u0001A}\\\u0019\u0019ḼX@etC\b7w\u001fM\u0012\u001a4,<]āN(\tB3K<2\u0004hC\u001eD\u0006>\u001fLb@\u0017p`0-\u0019.\u00012c\t`\u001ea}\u0018M\u0017\u0004ϓ\u000e6\u0004:!`t\u0001t(L\"\u0001ZCl2Ne\u0016P:m[n`6rx\u000fX45K4\u0010L,\u0011\u0004p\t#\u001d\tc#rG\u0012m\u0004ȗM_H٩,e\u000fE*+,Zd:D\nypQ\\x[\u001c\u001f+\u0019\b!Q\"̚-HP~<@\u0002E\u001brkGd$\tTϐ\u0019m\u001a\u0007|*y\b\u001b@\t\u0010c(M(e\u0001FeJf@f̓͗\"N=N\u00105\u0003k+\u0004\u00185p'N@p&L$-L8\u0010:\u001eT\u0006rJh}\b\u0016v\u0004KXFkl\u000f\u0012H\u0003\u000b|<ҋ\u0011TA\u001d4Iaq\u0019R\u0005PœgPgA{gN\u0003V\u0007\u0018\u0011t\u0018Fh?/\u0019.A\u0007\u0004:\u000b\u001e=\u0015%\u0019V\":(\u00040tO\u0006OtR\\\u0011Vyl\u0006\fa\u0019=ވ\"#٦:\u0007T%\u00010\\&a\u0018h\u0015;ɘ\u0003wȧOݬ< 3k\u000bV`U\"/\r\u000f=\f`\u0016Na:\u0016\r\u00005&\u0005\u001e^TC]\u0011QƤu\u001a\nsM]\u0010Y,U*IZc\u00020`Z,\u0003\f\u0017\u001bp\u0006nRa\u0002⠑;Eq-P\u0012Gu8Ju#j\u0016A\\oR//QygjD>\u001e\u0014!p^\teq0p`\"Y\u000f\u0013RA\nx2\u0017\u0018VKD8\u000b\u0006\u0000fn\u0006\f2yvv\u00138+:5\fu+\u0010K\"kVS\u0013\blg\u0004\u0012\u001ad NBRAB|\u0016\u001b?-v\u0015\u0004妈w=\n\u001f\u0017^\u001f\fJAu\ti\u001bybAX\u0014Zn;u\na`\fYA\u0015|\u0004m\u0017\t*!زL^\u0013\u0002[F.1@\u0002'\u0002Cu&b\u0001}­]W*TE\b\u001bH0g\"\u0015dh`&iڤb/ʇJs@/s\u0019XT\\\u00068 \u0002\u0014\n\u0013E^\u0015\u001a,0\u0003{\u0017KSsLrjNa`,K¸&!Ux\u001b!.5$m5\u0002\r<\u00015A\u0015_46j\u0018]::OԡM0@i\u000b3\u0014L2[\fNDV9\u001eq\u0016\u0018Î|@7a?#[Iy15O捨xu>2\f\u001blu\u0003\u0019ԶRL\u001a̻6v$\u0017)1c1\u0018\u001e\u0003\u0010jd,ټ\u00197d&\ndS/\r&}\f~G\u0007[U\u0005ʰ;bq,bR25+\u001e7\b\u0006\u0011iϦx((F\u0007v\u0005ct$.3FUm\u001b2\u001bm͏P\u0005\u0015\u000eڕI3IPR/`.ȸ}Kz?\u0000O&T%\u0012+@\u000000\"ʢy+l^\u0016\u0007C[\u0000\u0000\u001d\u0005oDls\u0001\u0013\u0014\u0012Ҕăة\u0010\u0015\u001e(@~\u0019Ky`r:<\u0000*\u0014J\u0016:jm\u00040\u0012,S\b\u001fi'Nv_&\nJ\u001a/\u001c3֑\u001f\rI݄O'X}4\u0003U\u0004l\tbL\u000b'^GD2\u0016\u00026\f\u0014#&QЪ@\fӁ\u0010j:O]\u0001:ѓKd+vwc#,}ÉP?\u0002,Kc\u0004n\u001f'N(@\u0012\nk\u0010y\u0012(5\b^LZ&'Oɇt:A&\u0013Tga\u0002`ʣYeY\u001c;#4UUKS\u0011̗\u000b9I>'\u0006>f\u0006u1t\u0000\u0011>\u0018\tm\u001d-$\u0010'!MID>\\`\u001dA^MitlZ\u000e\t+ϫK>\u00046Dyʠӵɥ5U`\u0003_\u001eq\u001aﳙ\u0006߂\u00028\u001f$\u0016Z\u0011~\\\\|Q{JJ9;y,d܍M\u001c.\u0005a\u0018\u0015\u0019\u0013\u0003bBSZ|}Gq Ip#/M5Ca}\u0011WL4\u0007b&1>hƴN<7ȑ\u0019bu&\u0019\u0016\u0004-i.\u0006D(p\u001c-#/lP\u000f\u000b(Z'>/(/\u0005nk۾*ZؾQ8OIT\u001e3'\u0004#\u0017\u0007\u0011\u001fUrھPl\u001f\u0004o{\u001c\u001d\u00027-\u0002\u00165Q|04\u000f6\n?\u001ah\f\u000f\u0006\u000f8\u0004y@M@'F@6\u0018>\u0007Gʨ%C(jjI%N>\u00074\u0005\"پTn\u001f\nmlߴD\u001f<}>%)B\u001c\u0014Np!\u0010\u0006g\u0003p\u001c}L+F12K9\u0013-\u000ew}Km+\u0006\n\u0018hSBT\u0004u\u001cH\u0016-\u000el*7%\u000e|\u0004.Z\u0005@P\u0011;U\u001a7OC\u0001r2Rd\u0006—M^,&L~M=\u0013p\u001ck3\u0000sw\u001e\u0012o]\u001d\u001e_4PALAIDr$r_NF\u001b\u0006J2\u0005'\u0007\u001f5S(X\u0012%!\u0013ތܡ\u0018\u0007Ew\u0006\u0000k\u0002Gkf\u0005PAh T\u0005#'\u0006\u0019\u001a\u0006V+\u0006ΝA\u001a>b9\u0014%*v\"\u001a4\u000fHMϲmD\u0012ߦcu3M\u0000Ab@B\u0010\u001a/\u0014ڷ<40\u001d\u0016!`uPc]\u0010EdRFhaOc̬Z~_ F3o\u0002%]ȋĐ\"C\fE\u0002\u0001uD\u0005\fݪaYb0>\u000f\"\u0011)1`@t\u001bBa.\u0006ٕ\u000eIP\u000f>/R\u0016\n]A`,\u001f\u0000\u0001\u0007\u0012x,ed-XSL]&̅Ǚy\\Kj 'jg4\tP,T\u0003A\u0001Sn\u000b ̆5ȔzD$\u0012QԢ%Lˈ\u0002y\u0017\u001b0Do\b؞ܩgm\u000b@}檜9 y<\u0017`m\u0000^~ ք4\u0002Yu\tV5(TkP|\u00182\u0004G\u0007\n\u001bT\u001aL\u0007Wf!L\u001bV\u0003\u0019$4-\u0017`\u0001L\u0005\u00030\b#6|i9V20&Bb&\nQ2SjW[Ia\u0010X\"\u000bͰ\u0005g-&\"\u000bB\u0002¦QI\u0011ډ-\u00040\u001bpL\u00059\u0007\u0010D1!MYVBӒY\u0006,\n\u0006e\u001d\u000b4CN\u000ekN;\n5U{:ljVjzpɚ5\u0012;\u001aK\u001bJޢ0\u001eVA>\u000epF\u000eab[Ж!\u0010|T\u00059ln3\u001e\u0017\rM+\u0000j34XP\u000b礨{g\u0002xV+2\t_IBVRX\u0000L-ªe^\u000fv\u001dZ\bM~bX8\u0012j[B>C\u001aP݂\u0002\nPʔX\u00071h#\n\u0015A_4b5\u001d吣\u0019j9 ps!׀\n\u001eT\u0006r{\u001c \u0015@\u0015Hn\u0002…~ r\u001b\\-52Do\u0001=Vp\u0014b\u0018\u0017T\"*g3qp\u00152\u0003Jp2CExD 1 \u0012J\u00134+(0'\n&uN\u0005\u000b@\u001c>\u0015C\\\u0010WMIP*M\u0011 gc-zd\u0012V]mD\\!|\u0019@̱A裹\u0001}\u0019$\u0011UG/%\u0015aĔ^l2`%}\u000b3E\fB݋GFA8\u0019\u000bY\u0001y5F#޴f\u0013;T\u0006a3)a(V\u0018x=\f\u0012\t\u001e*2\rk3;\u00009*\u0012H։Hy+W\u001c\u0005a*\u0003-s\u0019e:nY)0>MV\tO->aJAd;\u001bΊL)\u0012\u0007\u0003x8;'\u0003a\u0012Z?eB\nl5\u0019\u0000+`.a\u0002\u0019JIBn{lz)\bY9NIN18>\u001a\u0011\u0003uRN`.K^bW¨0B;J0L\u0004G,}԰zzݟ%\u0015_K]\u001b0.>#u\u0012fnv\u0001\"G'\u0010u\fj\u0005K29\u000b*g\u001cHi-\\gԢy\u001dv\u000f>A\tT^2\u0012ՠCHZ\f*\u001eߠ\u00066\u0004#\u0015>\"$?\u0012G6dvV!n)3id<߉lἤ*L1<ī@G4\u001a)&`\u0019hC\u001cIm\u0002Vx\f\u0017X.\u0019nn\"zF*=`\t&\u000f&Yu&swg1#\u0003\bт\u0018\u0011B#coTWQ\u0004\u0010\u0002Ɛ\u0007N=\u001b\u0005(\f\u0011mF3B,hX\u001biQryP\u0011HUM\u0014'PLB]Y\bhwB!ِ\u0006%\bs\u0002A;\u0015+6U]-5\u0003\u000bxg\\`sv_Pj\u000bTJ\u0016qH&\r5\u001b:>8e2\u000b;HhOY@D\tm\u0016aw܉|2Mj\bgG\u0000;\u0012U:OƉJUeH\u00150<:8hk\u0016\u0000\u0001a\t~\u0010,}8\"Qx\u001b`}:j#XsJr\"Y˓\u0003J \u0004h\u0014J\u001db^\u000eQ\u0002*n\u0004\u0002\u0005K\"uc)\u0012-5L\u0013\\Q!\u000fNm^m9\u0014*\u0010F-V\u001a\f\u0003^dfK\nDra\\\u000ecz5\u001c\u0012I>8Q!\u001e\u0007}Mzg\t\u0010\u000f\u000eܿc\u0002Bg@\u001b}g:\"Bx\u000bJ3]\u0014k\u0007ҏ}\u0013gU\u0017\u00198\u0018XZh\u001d\\\u0010\u001a]X\u000b.S6:x\u0003?C'~HM\t_-\fK\u0010;\u0011\u0018/)ﳒ\u00191G9>\u001b&' \u0005\u0003\u0003!j=\u0018#\u0015w^G\u00071חw\u00176gֹ)\u000fCK\u0000+6\u0005\u000eAгjo_m_\u0006\u0005ܧ G_\u0010AË-?-\u0005'$>\u001apg\u0005\u0014jg\u0007V'\u0015Sʌ\u000btF\u001cu 'N5>?Rw\t\u001d!\r\u000eoKq\u0019lCn\u001f0l\u0019)\u0017\u0006\u0000^'W\u0001}\f&ڰp\u001f\u001d\tMhE\u0019L\\1C\u001c\u0001~h?W'Oq\u00138\u0012DLD\u00023}u~ls>θh\u00065jcZ\u001bmNӀdo\u0002ۗ@:3|f\u0003KLffIAy\u0006\u001f\u001e\u0013㧨\u0015\u001ej_qo\u0011u 1\u0000x)%ja\u000eSPӾF>_1O_\u000ep|P_&#y\f?o\u001f\u0011Rl@3\u0013>Y|2\u0010\n5XK\u0013ܿ\u001c-3om\u0017ӿ)g\u001f,\u0011OD'Dy\"sh_\u0004/CHڷ\u0010CtbMLȭ\u0012پIAލh}Lj6DY!\t!cÐv.!@Vޭ\u001c*N\u001f\u000fWTy\u0017\u001aGR\u001eΌ0nEKjP?pBU3YW\u0018:*DĔJ\n4Ծ[Lﶘ\u0003\u000e\u0006Y[nR܋^R.w糁+!m\u001e4P\u0013\b\f#hI\u0017Hc*Y/\u001cQd\u0002\fD\r)f)\u000b6\b 9\t\bL)dA\u0000\u0015oaK)Æ`oğ|D]\b\u0006\u0019\u001b%PI\u00139Ga^\u000f?\rx\u001ef\f\u0002T\u0019sE\u00129%0R\u001c\"|4\u001c-Y?(\u000b#-IY㓁X\u0006\u0015)\nCm$\u0003p8r\u0007S3]Andh*Iqn\u0000X\fAR4DHq\b$\u00059<\u001dxT\u0016\u001d`\u001d\"F8\u0010&\u0013f.I`@K\u0018Y\"\u0011\t\u0018\u000f\u001eib\rLOjBhagMl%|a҉r\u0003\u000b\u0019בA8a'4)\u000e\u0012l@\u0004\u0005\u0005QDPZV\u0004\u0000#\u0012@<-HQyZ\u0002=Ђ\u0005{裧~%\u0013֖\\\u0016(\t8`Y~8\u0002 J{\u0001#'\u001ec|%\u0006\u0011\u001bBcv[5BB2CQ\u0004Y'LhR\u0001\u001e|+u3ʂJj)])V\u001f\u0012W\u0002eQ\u0005\u0006^\u0005\u0005۴I##MZUg\u0010F,,P!+rdHJ\nh>\u001blVu֓Sx\u000b@\"z`>\u0006\u0005\n\t,\u00178ĩ\u0007\u0002\u0001P(\u0010\u0012Aap0\u0014\f\u0004Ap\bc\u0013@\f>I1\u0000c&\t\u000e\u0014\u0000\u000bPR(\u0010`\f\b\u0002\u0000T\u0018\u0000\u0000\u001c\u0000 Pe\u0018.\u0003\u0000\u0004d@\u0019u\u0007@\u0005y\b\t\u0003\r7J\u000e `#\u0012T\u0001&!Z\u000b|\u001b#OKc\u0018hH|X\n\n+\u0018\u001cNЍ5ASIpf\f9FR1\u000642[\u0010W\u0014+4o6ro>!vfAyZU\u0001R:>>$7ˆBacjr35\u0015v\u0014\u000e&`F\u00047#\u0014K\u0007hBinR^w\u001eivp?\rX':8q:\u001aN_\u0019.0\u001b\u0019\u0010\u000e\u000f\u001e}[\u0001S8\u0006K<\u0019\u0003{ȜSm_Ÿ`\\q\u001e3&$y.W/l{\tCM4D$(\t5W\u000fi\u0000\u0014a-\u0006>\u0006Z&KyҘaa :O\u001b04FP=_&=\bM`\nQ\u0012\u0006U\u0005\tG*Š?0\u0013\"\u0018\u001b\ttsu\u0003IV\u000e\u0002Dتc_u`#\u0004 8\u0010u\u000fˁWs\u001fmpr\u0003tel\u0014TӺE}n\u0018\tQ>[\u0013g2P,n6Q\u000f\u000eh7K\u0007W>N\u0014A>Ʊt$J.h_PsqApA*\u0018Ȱ\u0002T\n\u0015:.8@fz\u0002j\u000fDI\u00058V`d\u0015%:\u000eyC>[A1\u000fi\t!y\u0003i*R8M?\\\u00002\u0007@ͰA\u00133vP@i\bՁ\u000e +\u0016\t9͙j@vk>\u0011ώ\u0010XD\u0018\u0014j\t!\u001e:\ru,$\u0001V]&-4\u000f\u0010^y\u000e?u\u000eD\u0017\u0006R\n\r\n}\"E\ti`xɆ1\u0004\u0007&\tģkN\f.\\@S-!d#@B4C@\u0000e\u000fB\u0003\u0018Ŗy@C\u0014AMT h6siQwVi\u000ba\u001d\u0015\u001fIі\\^i\u00172z^@C\u0002U\u0002\u0002\u001eF\u0016\"\u0019\u001b_^H{кP\u000e\u0016\u00078C\u001c\u0016\u0001\u0006*\u000f\u0006i\u001ajw\t\u001aV{^8\u0002\u0004*B\u0006\u000bA'-xL :7\u000b\u0011\u0003ݕ:C;B̥/\u0006}h}\u0018r\u0000lR\u0000=\u0003/qf\u001c\u0007)\n];rE\u0003a-\u0010%.[[Wł3!\rTG\u0010̫\f$\tS^z8\u001c7VkɀFJ\u001fX>h|\u0002\u0006\u0004e}\u0019\u0018OJ~\u0004_\u00060\u0004fğ\u0006\u001fY&П&FD\u0010rk\u001aSȊ\u001fwx(TU\u0000\u0005#RW\u0014!\u0015jq(-+qd&a0LK\u0007C3\u0006\u0010\u0012\u0004\u0001r\u0002\u001c\u0000\u0000\\,P\rIU׬LTgy!e\u0013P\f\f~rmƨxvInБ\f͋ˌZzL-j\u001aC-=P)_Ph(A[e޺A=\u0007x,\u001fn\u0017\u0000xز_\u0013\u001c.:NJX\u0014F=91amE!\u000e\u000b\"[ܪnb\u0001\\\u000e$.l}LTe0Ȗ\u0012!9jq\u0011Z\u0015Sa<\rAʼn5*S\r`I_\u0017\u0004Lf9r\u001fOk`tdV:\u0006^.\u001bе(E!\u000fFZ֥\u000b\u0016I\u0000ɴ(≪$\t=OhQ\u0001<\u0005jJn\u000215!R?gT\u000bpBQ,ǜꄛ2\"U\u0015DN\u0010.cBS,`i=졳N'і{=u?\u0002\u0019+p#\f\u001b;hOdaft\u0019Pi\u0016\u0001\u001b4,\u0004))*$\u0000钛S\u0012U\u0018,\"TXZ>ViۈCʮ/ԀEڧV\u000fk,\n\u000f٬G\u0002b\u0006`7=,G\u0012͢20Q`\u0016\u0003^rpk3p>KK-s)#\u0006I[s)HK\u001c\u001dQ\u0000Ճ2\f@G-Ūzg+\u00048Rk\u000fN6@J\u0013˥pXv`;v(J0Du`\u0018R\u0001>D4OƵ+,O_B!ƪh.#ij\u00169\u0013wk@\u0005^a\u0017X%9\u001dOj\u0015vJHg҃,!\n2VBE\u0018'ykV*ý\u0007:Z+bO\u0018I!$D\u001c,\u0001\u0001\\\u0010Z42]K\u00144\u0017p1\n^r{\u0010\u000es\t-WL\u0001%WIV^+3^Z\u001bdwWĠ\u0005Ùޝ(+m\u0010s\u000f=h\u0014x\u001bv08*\u000b\u0015[D9\t\u0005(\u000eq~(*YU\u0005~\u0019\u0006\u001e\u0000Ϊz&Nz`[\u001cumj $Bâ\u0016A>#\u0015\u0007\u0015\u0006!4/Q)= 賘mv\u00164\u0018#nUf\u0007\u0018@mɦ\u00072!Q\n+СR(\u0018_\nK\u000e\u001d©%T2XyRj*P\u0016\u0018\u00115KΕpPQ\u0019Y{N\u0013BSe\u0019?5G\u0004Liߐ\u0000*Ⱦ\u000eҗ\u001eE%gT\u0011m&o\u001b>Ý`\b\n)Cc\u0013\u0010dK)l (aC\u0011\u0016\"@;'\\\r(EhK=\u0000PFc\u0016\u0012x\u0011p!9\u0014\u0006**BA0+\u0005+\u00032!\u0016sD\u001d\u0002V-\u0010hȭ\u000eًM\u0011hЇܚ\nǪ\u000e\u001d2(V|\\ƃȓi=&~H\u0004\nأT\u0011\u0001\r{PAVV$Hpe\u0016GKEbsV\u0004ոS\u000e\tK% q\u0007\u0017:O0i\u0006eƆSg*a=\u0019e6T{4T\u0012XJ*\u0015?rbG5fd\r\u0005xP)R̈\u000f\u0005\u000bu\u0019\u000er\u0016g\u0014A\"\u001bd*6J0._2P\u0014\u0002\u00066/[\u0015{h\u000fid\u0018Y\u001cM( aX\fj\u0015rN}\u0002\u00144\nt {\u0018K\u0014$\u00019\r\u0007,\u0017\u000f\u001dq/\u0015ּw#E\u0016$Κb:r\u001e\u0001sPk\u001d,\reP\u000bjȏ\u0004.AAB8Ae\r_n+a\"Ej7v?\u001b\u0011:a\u0002^-]M[փB\"\u001dAr\u001d,\\i~)R[(:Ɓ[\tT|a\nUujV\u000b,\tI[/ݧkQ#\u0002&Y2c'*o!S1-5hZνo\u0017A\te93\u0014Qoi|R?ߜ6a|[7E\u000f\u001f!}[\"ǽ'8\u001f8ф\u000f&޳\u0016>Y5ԚƁN&T\u000eJ\u0016)\b\u0010h\u001bN?ʡ֮rUQnX\u0019T\u00169bNa]%c E\u0018\u0017iPM@\u0005`Z.f%\u0017_ep5T/Qn{~0iQ\u0010(my&\t*\u0017P|\u000b6𢠿,nowօ>\u0007{e\u0011֒*AE\r`\u0014OHQLC\u000e;:\u0014q\u0010x\t`d\u0016\u0018.LY1]y唅k|\u0002K=\u001cԔ\t}0AG\rx)aF\u0005kM#\u0016\u0007B\u0006\u0002\u0011Xֈ4vF\u0007H\u000fi޴\u0010\nqR\u001e\fn\u000bFW\u0003X|.4\u0014\u000e\"\u001d)O\u001d؝Mj 7\u001cPA%=M\u0001S{\u0017\\6d?\t8H.ńTU\bI\u0003irm5\u0019eB?\u0018܏ev\u0018j\u0003u@:k:6\f:n&pocj^BޒᕆxDQJy\u001eVD^@\u0001)A\u0006\u001f\u000b\u0007/\u00051KHI/JpD\u0013XMJ!\u0004'\u0001(r@\u000f;IG7ˍ|F\u001b\u0011L\u001fA\u001aq8CR\u0011h6(BX\u0006-\f\u0005l7\u0018d!Y+#GP\u0003m0f=-K\u001a7-z\u0001DF\u0004\u0004Տͩ\u000foF\u0017\u0014\u001bP\u0016\u001e>'bB\u0004cHX\u0005\u0010%(\u000b̲da昬g_\u0013\r\r~q'c\t\u0016!KrXɠΓ\u000e&\u0018\u00165@ԫ,\u000eNW\u0004=q\u000f8xXSv+|R\u0016 yu/#\u001cf\u001cW{qBeE\u0004*\u0002^gi܅\u0001|זQ\tsKiS\u0006\u001f@A'\u0003ϙ),\u00016\u000e\u0012\bіy 4\\7v\u0013_8\u001aS\u0000\r7bpPAE:'\u0007fڝ-T\u0003X\u000bf1X\rt,Fra\b*1SBB\n\u0018X~QVhs\u0016\u0004\u0013;+n xUp9Ӯ6&Mi\u0012\u0002\\\n\u001b\u000b\u001b>\u0016i\u0001\u0001G$\u0005b\u001dS\u0001b\u0018N\u001ck\u0003\u0011\u0013b\u001f\u0004\u0014\u0011o\u0011Ȃ\r`UPLB\u0006n2NoMhV\u000e3B=V0a̬\u001b3 tTc+\u0005ԂatZ6T\"y\r\u001fF1Znؐ,NOAd5\u000f%Qć0\u0010,\u0013H%xNU\u0018A\u0005GѹDcSY#W@i\u0014/\u0006\r\u0001\u0015qDڍ\u0018A$H\u0003dEۄP YrG%X:oYfǣ\u0018^)JyV\u001f\u0004k\t B&<\u0003Ph}FOA\u001b\u0005){\u00052,\"\u001a3\u0012,ŠmI\u0011T\u0007\u001c\u0002\u0014xd˺\u0002U\b48F\t\u0012L>fV{>-▩HH\u000b\u001a=\u000bj#y{|J}ôD `\n1\u000b\u0001U\u0018m\nġ)p7\u001e\u001f\tyd\u0007\u0005\u0004Q\bma\u0011\u00118_}\u0010\u001app\u0012m5_˳}=\u00074\u0016ŒP#G.\\3vʛjAL4EC\nћcދ Nx2\u0005\u0003KQ!\u0012m\u0015#l#[\u0002*ࡖFK0\u00189#D^񄑘&vrsz9LV\u001a2V\u0005BQ!,E\u0017x\u0019\u0013@i<\u0000T7\u0000\u000fE^lLz%\u0001\\\u0018ۮ:f?Ȗ\t'&\u0007s\u0001kR>cE\bQQ\"D}עdlc$0ѫ\u001c@MCwԌ&\u001e\rk\"s\u000e2:FyT\u0004}̵\u001caxP8z^\u0013\u0011\u0015u\u0011\u0016K\u0018\u0018\u0017W t\u0006AD\u000f\u0006cN&pfMIǶWjټT'lUdz\u001e\ffs~,\u000b\t0\u0004Rha*2\u0001~ܴ\u000e\u0013U\u001a\u0002T\u0010ի_\u0002]3A.XΧME'\u001eP\u001e\u00041>\u0004NA^\tC6D\u000fH\u000eycTǓ)z~Ts\u0014ۗaѫoi\u000fN]G\\!N\u0011DКG\u001fkjf4P1\t\f,^$\u0015e@j\f\t\u001f7\u0001\u000eP'r\n.]D%JJ\u001dTgD\u000fYu!0\u00028Kr]u\u0002P8\u0002UWY}\u0019ͬḚr Ob\u0014Wf7^\u0001Zzu\u001d9gC@L(nY@U\u001eWO1\\*4:`\u0010Pƥ}}a_\u0002ϐ\u001f#5\bi\u0001P\u001d\\,\u0001\u0016\u000b\n<\u0002V;/+\u001fS@VgOw(*&\u001dr\t'zF\u0001OASOԻ\u001c6\u0003b;q\b͌\u000el\u001f\u0017\u001dB'V\u0001s}~K\u0002\u0001%܀D\b\u0001\nwsg\u001a?x\u000fxrk8OY\u001c;\u0010\u0010\u000e\fxD\u000b\r\b>[\u0007|BA\u000bn\b8ZI\t-P~[9$\tµ\u0004sV\u0004g\u0002\u0017'_)*~W\u000eJV5O\u0016&szU$s\nsz\u0001\u0005tzszKty:yNYӓ\n_v\u001b\u000b/Is 9\u0018\u0016>,¬;\u0014\u0018#:.NV)\u0007La'U#x4\b+R<\u0016o(\u0001C\f\b0\no\u0004@GH^n\u0014>5*L_$o<\bP\u000b\u00014\u00063\u00058/i\u0013B\u0014\u001d]\u0004]\fxJ]FM\u001cXl0,#\u0019dR@$P\\\r\u00044Ul\"3\rpð8\u0007\u0015PS$&\u0001c\u0014\u001eG&JMtмǕX>p\u0007B\u000fR|~swM\u001fm\\r̂sp\u0014tR>V\"T^2C\u00111\u0013J\b\rn\u0016F^n-I%@H֔`\u0016_\u0013r\u0004.\u0019\u0004}\u000e>\u001e\u0002\"\u000b\u000bU&1fcz1tͩ4SW\u000e\u000bo萼Z_>\u0003`\u001e@Qԅ\u0012}Ce\t\u000b0g1\u0018qdqc-һ\u000fc.\u0004HUWģʯax\u0013!UX8\u0015[\u0005牅X\bE\"VN ˅!U\u000bC.\u0006\u0017>\u000b!u\u000bIŅ\u0010^&&\f@XG~\u001c=\u0007ʘ\u001d<2\u0014p\u0016\u0004e\u001eI!ecvJA\u001855##\u001cCQ\b^\"(7U!\u001b\u0017|\u0011'\u001a\u0002q\u0011\fRHM|l%\u0001\rRt$\t[BX\u001fA`!3\u0011\u001c#1`CG\rI\u0013b*ײ\u0017Ƚ\u0014d\":CVjLF?&Q\u001f\u0011\n\u0004u6fRPU\u0004$\t')dš\u0007;\u0010rh7 _\u000eC\u001e mK1M\u0011bd\"T~lМIKt*STacav\u001e%\u0010\u0013N!JJ\u001et4$7C\u0019`h\u0005F\"\fT.AW%8-\\\u0002w0)ڏ-\rPR^9mCN!XD`\u0016\u0012DP\u0016Ѹ\u0006Tt@t9A4rA\u0002 ڞ\n\u0010rƀ~>\u0000\u000f*;A1\u0004\u0002\u000b\u0006\u0012\u0000\u0010+bӖZBOգ\u00125X\b%;\bBlx\u001a\u0016pAϡ󒁖\u001c\u001d/[\u0016\u001dpL%>\rx\t\u0018~oA.܌Z3 %KJd Q삸l%jYUdUR\u001f\re\u0014.P#\u0006Jt?a=s5eX\u001c\u000e^\u0019lG/\u001d)\fj÷PHܖ\u0014R\u0001r],\u000eoBʼnK` pFeG\u0017\u0004&]@\u0012\u001bRr6#N.\u0018xH`Ciʬz]+<ֹ *xXRܭ\rD\u0017y&$jqޏ\u0005A\u0017\u001b!W\u0011c\u0010\"S\t\u000fL\u0010?\u0016(;\u0011a0'C`\u0010\u0017!?bq`\u0002\n\u000f!\u0015VtgDgdҕҵtN6լ#u\u001f3\u0018{EmrwaW\u0007QFyś\u0012y&\u000e\u00166\u001aХ1\\fA)D\u00100\u001e\u001c1-;/e\u001cF\u001fJxX\u0017\u0005(-StdkO$\u0016q؏\"`'`\n\bFVY~\u0012i<\u0011{\u001dLd\u0019e:\u000fѽ\u000fy P`SPE-aް\u0011b4H((\u000b\u0018I\u001c\u000b\u0004\"V\u0002!5Аi%%\u0011N(tr~l1:x\\^]|x21=pL\u0019W̆D6uJK\u0006QldK\n9Njc.hRe4\u00124 HNN\b]F=\u0006\u0006\u001c0\">F\u000f^hgQY[$?\u00171u\u001c\u0013Y\u0018CGY>\u001dd\u0000#\u0002$\u00078\u000e\u001eJ\\iݭ؄-^x 5!0vբ\u001d\t7A\u0010Z\u0000\u0015O-TljBR\u0019\f\f\f\u0017\u000fK\u0010Ȕ7!0\u0001)\u0018=h\\\"\nrBSP\rZɝbrH\u001fCՑ=V%0{l\u0001?|+\u000b(\u0013``Fw2v%\u0014\"N\u000e\u0004iP \u0012\u001aIܬ\r\u0015$?z\u000b\u0019\u0011ʏ\u001b\tI\r\t g\u0011d\u0010\u0014\u00160:('\u001a`X\r\u00101V\u0003Ԓ\u0000\u0006\u001dĨ\u00186fe@r^Z݈mZ\u0001D8!r˹H,䚔8?q\u0005T?(R-\u0016cj,\u0011h\u0017XA\u001a \u001arTP.\u0000a|Qi>$\u0012\u0000(Ըꅷ0\u0007}[]U˯R^\u00014\u0010Qi&\u0012`8\u001f\u000b0޲Sjю\bC#2dZVw\u001fFzD*\"\u00031E.A\f+\u0011\u0019(z\u0003dO\"m}H\tr\"ǶV.\u0007\u0002Y`AbuD7!]wZ\u000e}NnBW=u/ݵ\u0001^!7:\u0000r'\u0000лʡ:qÒ 24FLC\"\u0014LF\u0007']tHI\u0005\u000e\r&\u0011\u0000\u0017`\u0007\u000f\u0000֕.\u001aj%S\u00152Y>-\u001aIf=\u0007c\u0002QƱ\u001ebJ(*Z#X9Uh\u000fb\u0012\u0001\u0011\u000b.6ac\b˼\r'\u0012 \u0019h(6\u001b\u0001vtFyL\u000fI\u0018\u0012m\nLP₢>!\u000eV{z8\n\u0006t\u0018Պm@AE*Pa00\u0005\u00142\u0010dL>kB\u001bm>YMPey\u000e/W\u0004z\u0000G֢$&\bzO\\3u\u0019\u0016i\u000er]'3Ѯu?\u0016fN\u0006\u001c]6n\u0019ӊ7\n\u0002䵡M4紿v\u0002.Ī3;qΏFK\u001f\u0017\bpX J\u0018BpOTP(b\u0003%\u000bᦏE\u00040\u0010\u0012j\u001ce퍥u=\u0010\u000eG2N\u0001\u0006t~θP\u0003]/!A\u001ffU\n>Rի\u0016c\u0014hi2\u001fW^;4\u001f+#\u0014pNHg\u000bIfF1`D9z=Ho\b\bu\u0000&\u0001_R2LW\u0019(\u0005\u0019ڤ=\u001d{Af!\u0006\u0016K.\u0015׫\u0013\n\u001fp\u0016;\u0004k$_n\u001f֏)B3znb=Ia=gIEHRiUpQE81w{OȥR께HY1\u0004bA;\u0004j\u001b\u0013h^b\u00103X\u00145\u0005O>#g{b\f\\d=g\u0017a?$V_RoB-W\u0016\t\u0014\u0011xХuZ5B!d0\u0007(lblLcs\u0012Tb97T-\u0017l_\u0004ަ\u0004~T\u0002%@Z\u0016J&\u0010G&\u0014D!\u0013x\u0003\te>&'\u0012ԛ\u001c\u001c\u0000\u0014Gbq\u0018\u0001e\rXh\bP\u0018b\u0006K0v:\u0005-\u001de\u0016&:W'$|Dx8d\u0016lf\u001e*C`׺C\"\u001f\u000b?@VA\u000fs<ƾZ4A\u001c>\u0006\u001c\u001cJa>~ٖu&I7b6GFr\u00071b1X[\u0004@'\u0007B\u000e:\fz\u001aLBz?|,Z\u0010f\u001c\u0013AP\u0017;\u001cE\u0010䔓\u0010t.IDн.\u0018A=!A'j\u0001jGg)\u00161]@:S>Ju\u0014N\fxơ᭠\u0010\u0000\t|\u0002+\u0011\u0004@\u0004\u0018@ |a\u000b!-h1_rMLP&\f\u000e\u0001BJRQ\u0011>&\u000fB\nÚAgh$6\u00114_C&=Rlb<%>\u0014~\u0000\u001f\u001d@\u0013(\bL\u0003\u001f\u0017­\u0010f\u001e\u0003N(=-\u000eLlL\u001bx\u0004U2~,\u0003S.J99:!lRҵ\"$X#5aG}jŇ\u00017\u0010b\u0004nv\r\u001dTFiY^̡5HnQy\u0013X\u0000,\u001f9\u0017\u001e]b\r/t\u0001'\u0006\u001e\u0015\u0015Uz×*U*!\"U\u0006V\rj~5\u001agGg\"\u0010\\|\u0001m;\u0001dѩ=4\u000bu\u0005y\u0011ѫfX⚼\t_OE\u0007\u001b6;ht;P)\u0007cJg0Q)Q=Amt\u001199^\b\u0012\tQV\u0001\u0013\u0006(D\u0013\u001aAK\t\u0010-mLZs4Y▗ scٕ+\\V+\u0002\u00161PGD:[\u000b>(\u000ed#5\f\u000b(PC\u0015;\u0014\u0016\u0005?\u000eMFgAA1i\u001f٨S\u001d7\u0002n9B\b&MmX9\\\u0002\b\t׹ZU\u0011\u001cl=Kjy\"\u0016`x{\u0007KD\r\u0004\u00030]V\u0006\u0004R5\t\u000e\u000fǬ&D\u0013dxׂQ\u0004[y=c\u00008Af\u0012h\u0012PKR\u0000V.7$Vv\" :I\u001albM-}\u0006H\u001b\u0010n`wB\u001d\u0002QU\f\u0013&\u0015XĦKnd\u001ar@*\t!\nL/&\tMc\u0000\u000fe*2\u00002ZN\u001aAV#uV*NT(\r\u0013\u001bjR\t.\u00004r\"%\u001f3g%\u000ec\u0011e}%\u0003\u0013fHkзۺ\ts~\u0005C\b\u000eB`2(\r\fBRΐ\"hMFK\u0015\b\u0007ZF\u0003r\u0003r\u001a=(C.ZQZmdߋ\u00018#Ӱq1A\u0017i=f\u0002ҩ3ѡ6\"TT\u0010\u0018\u0016\n$\u001d\f2!̸1\\` 4\u000b\u0002c/)l%ɽw\u0014>\u000b\u001f7$?\u0013\nFlN\nB\u0006ި\u001c\u0015/.׀\u0001x%r\u0011AD>5I\u0001\u0016\nv\rN\u0014\u001fl>mHDdXnq\u0002ŏ\bLjiCb\u0004\rԳ!W\b\u0003s\n\u0003szd9TdK\n\u0003#\u0014\u0006\u00164\u0016q+V>\u0013sY\u0003b\\\r\u001a\u0003caI-Y@(AX6š\f\u000b\u0007=!9DѮ\u0005Av$\u00121fl0\u0010n\t,BV\"ಀ=L\u001bZc۹v|rp`\u0013:\u0014odB\u001c!bb\bhM\u0010n\n\u000b\u001a/l]`)o@!\u000e!T+Dn/\u0015\u0011\u0016*%e1=@\u001b\u0019\u0004\u0006q\u0000\u001c\u001bR!\u0002Ij82eĀ\tCOm!\u0007f.b\u0007.b\u0007f/b\u0007f\b+1;^iv_ڤ\u001d@_\u0016\n1͂<\u0010\n\u0006ħa\f\u0004\u0002\u001f^\u000eΒئOA\u0010^j\u0011H8\u0003>=Qy7p!\u0011\u00184\f`:&o=8\u001e\u000bb;Z5\fC\u0013I$|H\b \u0010\b\u0010A|`Eԥ\nY)k\n*%\u001b@\u001f?`22/^0&,p\u0010\u0004\\;7%RzU#\u001d@(63,XۊfJQda !/O`D*JerE\u0004K\u0007.\u0005R3\u0017*|)|LDwl?\u0010\u000e{\bx~D\u0010+\u0000QJ(&]DT\u0012\u0010qwV\n+Q\ftCaѢ82\u0001\\ˡ\u001d\u0003*h\"9H(!\u0003g\u00022,\u0014.\u000b0lLg}\r\u0012\u0005Z}\n\bbѤ\b\u0010'\u0010iX7e)!&D\u001b\u001eBT]Q\\z9\u001b#Tfcf;ª4\f\u0013`\u0013Q\u0017\u0007;K\b˕\u0002% Һ\\B\u0014R1IE􂏋pm\r-\u001dt'Ex&#\u0019\u0014\u0015\nR(\u0019ɃE?#n\u0006\f\u0000\u001a^V\u001a/\u0016u.\u0011ԇFQP=6\u000f@ zܦJ\u0011X\u0001l8BxJRu$0dP*\u001cD]b2 ?fFأOoZ\n\u0007H\u0000L1RƅQf.0\u0016n|,F{\u001c\u0015z\n\u0004\u0019M\"%(\u0019\u0002?1\b$͎\t$ueS\\VPaTH颣'#*ˌ󱐅wH+\u00062\u0014jTZ))\u0014= tC!ef@Lǂ\u00019+\u0012\u0004e\f]D\u0011@\"\u0019\u000f#SOO⒛\u0004pR6L\u0013\\:崚\u0015g\\U6\u001cÒ\u001eey%\u0013\t\f\u000f7\u001a\bֽwCLGaGDN1\u0007f\rVpʖIԍAl1\u0012ϴx٢K>\u000eTs{#\t\b\u0003Y\u0019\u0012{^oP]!zEzӠq}q=F\u0015q}]2C\u0000-m}ĵc\u001c\u001azIQy\u0013\u001fK,Q\u001a#ˠ+\u000bji @XT\u0017\u001d\bfR#)[1HW,֋8Z\u0017\u0015\u0003-\u0015[?z\fbm6CC\u0017\u000b\"z\u0019Y`-#J\u0004g\u001aP\fbJ,\u001c5>>\u000e*F҉2w1e\u0010t2Ֆu \u0004Ċ ߊ}4\u001a\u0005RT,ՇJ\b\u0017Hf\bRrWT1;EQ6TU^շLTK3K%\u001eJ\u001b%۸Gk\\\u0002\u000ekkj\u0016\"{E\u0018?z.\u001a(\u00008I.t)V\u0004D\u001dRB\u0000\u0002x7ԏ\u0005WSܤ\u0010SNHBRW\u0013MA&\u0012zHr%\u0010m@f}B6cmu4\u0002֌\"8?'5H.R\u001222p0\u001cWr\u0017*8d\u0001e\u0004>B(l\u0007\u0015l1{$\u0000 ^ \r\u0005\u0005\u0006ؤ\u001843wX\u0012\u000f \br\u0000i\u0003i{#HI3\u0011h\u0011\u0012V*\u001aV\u0016#V|W6м\nZ\u0010\u0018QPuY\u001d\u0012R)5\u001e;M.\u0010זAp\u0013y\u001cHΙQ\u0018'}\f-ΕhV]j\u0002o\u0003\u000fuq;\u001d \u0012ew\u0000`RDY\u000e\f Ӻ2R/\u001b)O%GU&\u0014)\u0015TTOujr5a\u0000`1K ]%@\u001aA9\u0002\u001b\u0001ˆ\"kN)\fZ]5Zj@t\u0004\u0002\u0012\u0000>\"5K0\"W5[\u0006]\u0005D8|=\u0011D)Q=g(N\u0003<<\u0010\u001c8\u0000\u00162q\bd9;]^惏J@\u001f*M֒N\u0019:٪@S,G>\u0012\u001b\u0000\u0018$)5\u001fC7L\r\u0000\u001b\u0012UETF/\u000f\"+E#+\no\u001d\u000fegFЄ\\y!\u0013\u0002ȫ\"4\u0019\u0004:#)\u0013MJuH\u0005\u000f\u000fD3Hv\u0019`{q\fA\u0016$\u0010{\"k&\u0011D5Zu(u(.Q\u001f06\u0000HJ \\se<\bf\u0010\u0001@nh\n.@&\u0003\u001a\u0004FfW\t)Hd\u0012ˁD\u0000(PbEOý4\u0006I\u0003\u000b\u00188/њ\u0001\u0000#QR\u0006R$ibUx\u0005\u000b~r>Ehe)\u001b\u000e\u0006\u0006~ 6i\u001b,wv.̢X\u0003Ȟ\u001e\b\u00054\t.\u001a\u0011V\u000e\u0005K)pGchq&\u00030\u0017BP\u0006y\u000ece)$\u0002qjf\u0006t$,F>n:-VC\u0016S\u0006\u000eS\u0006x{\u0006V\t9~S KA]\u0019EPG#\u0002n,@*Us> 12_~:<\"[3gѮޓ%\\n[+\tG8?PtY~Y|`U:o#\nj^,\u001eM0\\a34[8\u0005E^ӆe \u001f\u0006kE\u0019X\u0012SiV*>$g\u0011\u001a\rN\u0018>N\u0011\u0006~a%gC2PCbP\ns\u001c3ۺ-#\"S\u0000c\"j&p<\u000b:-\u0010Hj\"k\u001cS\u000b\u0019>vYy\u0019CC\u0005rmDmv\u0010v@%\u0017]W%\\&\u0004!Z|0L\u00042y\bx\u001a\u001fp\u0014Q\u0018@\u001a\u001d\rU\u0010HBT#})\u0000\u0012\u0004Ao0BɄ\u0004ֆ\u0013ٕW\u0017D\u000e\u001b\u0007\u0002cP_|\u0018%ׁSZvnD\u0010L\u0013EzއÉt\u000f\u000ebMx\u001ec\u0006bI5N\u001e\u001bވ.QM\u0002b\u0002dcp\\\u0012\u0003 W\u0013\nšPPM٦\u001b,\u00011\u0004\u0004\u001c:D9i;V\u0011; T!P.S#\u0001Ri;?\u0010\nHkdX(ZQh-~\u0003V!\u0000\u000e\u000f\u0012@VE\nHR.uV\\\u0015/|\u001d q\u0005\nU?1RgjerpBM9Č~h\u000bуesv\u0013`\u0010\u0014)\f@)pC\u0018ZED(XϷ(!c\u001fH`d\f 1!\u0014.\"Aq$\u0014\u0006Ƀ!u0EĀFX\u0004Ł,\u0014S!W^5+exy\\#\u001bvg\u000ecpw*k\u001c\u0010\u0014Q\u0010,\"$\u0012i\u00128#\u0012O`8DC|3bJL*QYD@xm\t\u0002\u0001\u0013\u0014\u000eٱ\u0006\u001b\u0000\u000b\u0011\u0000rЪ>\b5\u0015\u0000Dv\u0012\u0019qM+\u001f\u0013\u0006(9ԤG\u0002n\"̈́|q\u0006909)\u001fcU`\u00170I*íZ0CǭOq\fEGny\u0006G;D\u0004D\u000enH,Ӟ\n\u0000d!L\u0010'X\u0017Ϡ\u001b\u0012}\u0012\u0017\r\u0002&rnR(0`U;\u0002ڔ%(\u000bY\u0011M\u0017/17°ډ93~\u000632\u0007ގJ<\u001f]7\u0019\u0012)&R审[U\u000fNM\u0019@Q`\r^3.:{bx\"\u0012(ɠT)\u0011f67|,6E\r\u00013a9awq\u0001>dpG9q\u001fHzD\u0013vÐ\u001c\fnbW\u0013J\u0001x,}\n\u001f\u001a>1\u001bK7\u001ev]\u0013<\u0019D5\njY\u000f%\tl'z4>w\u0006e\u0014Z\u0001\u0019\f\u0005\u0014\u00126\u0010{\"{\u0013r}aK^GׇLi*Zo.e\u001ecX-MJ\u001d\u0000D/.\u0000NcgwVgȦ\u001c\u0015]۶(-T\u0012#i=G\u0006dZo2\u0017:և$CSm=㵾\u0015Q\u0017%\u0015\f0\u001eX\u0002\u001f!@w\u0002\u0000SNK0KH\f\u0007 \u000f! \u00106ػNf/H-#E\\\\A+#\fbC\u000b\u0012Q0>6\tVXVOҟs\u000fiY*Y$Ы\u000fruB\u001bW\u0012\u0013K\u0016;&Q8\u0001\fcx+9i2\bAJ\u0014:\u0017!\u0001q\t\r\u000bg\u000b#\nQp=\u000f}Iu\u001b4\u0015Y\u001f#y\u0016\u0012\\\u0001<\u000e3zJ•hfDh+\u0000D\u0017R\u000f(\u0005+S!\u0014EU\\,ZC\\\u0015\u0015\u001b\u0018@\u001emڽS3\\\u0012E\u001f\rsFlʶ޻ǷU\u0002Ks\u0010>D\u000f\u001a\u0018ǽ,C'PH|z\u0002?\u0004;\u0004V{\bLP'Pw:XJ8})0]1Y5)3m\u001d֩E)K\u00185%\u000e\u0001xCt6cg\u0019\u0002\u0003\u000ehͤM\u0005*\u0006\u001d!bB]E.\u000fzd$\u001f)b?0\u000e\n#W\rW\r\"1E\u0000`O!\u0017AFy02auEv5\u001cX[@ؓ\bip-:8\n\u0018,\u00076\u0003uUE\u0019C;2J\u0018baLF4ч\u001dz\u001e5ӅG\u0006#)hU؏qNAH!DY\u001fOj{\f\u001a\r|ˮ\u0004_\u0011@\u0017%\u0015R\r.bs\u0015ɘ\u0002̱;tӴ&C\u0018\u0007?P}P6k~:E^\u001b1\u000eU]\\|G\u001eDT\"\u0007T5C\u001a8\u0011\f\u0000\u0016=\u0000Xve\u0016-•Y>\u00129M&h\u0017\u0002\u0006ʬQ~Ԥ\u000e/')d\u0007_2&S\u0007f57P\u0016\u0014xmJ~\u0011**\u0014LckCPE.TQ+\u0005~\u0018q!l\u0018\u0005k\u001e%)=/ËPË\u0018?KP\u0017|\"\u000fo\u0007p9L*\\rj\rDJd4\u000e]\u0016EHNСP\u001cY`VPy.P%C\u0001:Y\u001cD?\u0013\t>\r F\u0018\u001fLP\\-\r<,\r\fJ\u001fG>K\\oX^\u0005K\u001eѶ58\u0016dn\u0006m:IAu34\u00168D\u001el\u0014\u0013D`!G\u0012]8\b\u0019\u0017\u001f;s\u0004\u0010q)Q+\u0006BxQF\\$IP\bPˉRdĥȣd%\u0019\u001d؟\nk1\u001btw\nkcJ|`a\u0014!;\u0003g\u0018(\u0015\u00109.n-\u0004z\u0004nER(Đ\u000f-|d\u001a)?\u0000\t$2D\u001aJ]*0\u0010\n%\u000eRrJ!4cNh|\u0012YJ\bfD'!\u0003-`6>rQ\u000eM\b6vq\u0010_!\u001318\u0003\u000eSrX\u0001e\tcy$\u001aA>\u0002\u0001 \u001cKB\u0003\u001cb,J\t8T\u00148q\u0004\u001a\u001eRN&\u0015ބ[`]$c\"\t+a'\t*BBD@ap0>5Np\n\u001b\rch\u000eܹz\u001d\\f%U\u0006G\u0006G3\u0002\u0001݊\bd/n\ra\u001aZs\r\u0006\u0015d7%c&I+\u0002ʺ#Q\u0014P@d\u0006Eb\u000bE#‚a{\u0005T\u000bn\u0006\u0000\rf\u0007CT9\u0018\b\u0010#I\u0013\u001aFF%ǸO+B^hvȵn4>a>eHqKx6>_3\u0014rN\u0016\u0018321r8v\u001e\u0012\u0007崩Y1ł\u0012À\u0001r\u001d2;AeO(\bF\u0002\u0012,|!eM(:s\u000b\u0017>\u0000\u0018,Ag0\"Lc*a\u0011Q\u0011H\u001eQ\u0011\u0013\u0005xyf\u0000\u0015N\u0016ҡ;0*A\u0011nd\u0019S$0jh\u00145H\nsJx,J\u0015\"2\u0003\u0015d.Y}#\bC\f\u000bw\u0016p*B`&7F\u0013\u000bppx*cҨ\u0010VA8\u0014lQظä9>e-(\u0015Q$\\af>F\f!ͪ \" Ek&\bUf{\u0003p\"\u0014\u000eP<\u0005H\u0001\u0001\u0017 \u0005\u001e }I,0X\u0015蜂Kc:[\u001dE<>(\u0001\u0004},R\u00106\"N+\"\u0002\"dSYi\u001cc•!K,70hb\u0003iF\u000fa9\u0015S[\u001fiAp(F=(\u001cK#ټ\u0003l11C\t\u0016.\u0005\u0010\u001f\t #\\NR䁙o\u001c\u0011\u00019AH\u0004]n3\u0001Әη S\\+)W>\u0016j?˒i_\u0014\u0003QCL\u000196q=\u0001\u0004\u0001RY\u001f\u001aKϨP-&HO2\u001d\u001ey\u0015g\u0004\u0014FH$=\u0011Y\u001ex\u0013LPb;)1\u0014;4\u001aދr0l&\nk^\"\u0013|K\bn6\u0002J\u0018FIdRʣhƱhJ\u000b\"\u001a\u0005C:zj̼\u001a\u001b&\u001dC\u0006`0`dz%^S5)u\u0003@Dn\u0017ŐƭJ\u0003\u00145.#d\u00023acagl6\u000654h\\QBؤsF\u0003t8q/\u0007\u001a\u0003 V\"D!ߞ&B`\u0006z\u0006\u0000칥\u0001\u001do\u0000Gh\u0010[p\u0000`$A&C\u001e\nV#\u0012uzĹ>B`H\u0012E\u000bPj\u0018 \u0012b&B[j6:\t\t5\u0019R\u001b\u0010\u000e+@Z:s/n~\u0018o~h'ʻ]{\u000bІS@f\fq^j(IABt\u0006>2\u0012'f-g5 \fH@}L}Ls\u001f\u0014ݍ\b\u0001\u0016lX\u0019\u0017ǒ˖ZŔrsht{EK߈KYKhnAK/c#5\u0000\u0014r,eN@\u001fL(\\Z#2Š\fK\u0014\u0017VݼY1.\u0000]'~Ys5Erb.)\u001acJK\u0017\r^QjC\u0015\t\u001fTv\u001e*\\\u0015\u001af\u0016▦\u0017^-jU\u0013Ϻ~n@itH kuݤzz\u0012v\u0011\u0018: wP.^z^53,VAH(naLPx\\=\u0006tbh]\u0007kZ5u]5:\n3DY7@\u001d\u001b䁮~%DumԘ?6GF®\u0004ͥO$K,.\u001dDZ',\u0013T$Z\u0005Jh]gf]/Ef]̳cY@\u0013@\u0007@ӎ\u001fZYY#t]\u0002kv=o`@KW@-e_\u001f:t\r!5q\u0013\u0018G;zPm}^\u0013ǃ\r\u0005~(\r9j` \u0010\u0003f\tX]\u0002*t\u0003\u001eTpE\u000b\u0001r=aø^} \\\u001f~9\u0000-c'z+Y\u001e\u0000O_Ά:\u000f\"\u0014Z] h be,h\u0004жN\u0010\u000f\fU@Uz\u000fgc\u0007v@]O=\u0014Wzhj=%i]Ze֏\u001a\u0016wb}ebbb|t\"5?\u001fd30HoɁ\u0012ŏR~À\u0011\u0018\u0019]fU+\u0013)|GW\u0002\"9C\u0006za}`Y/:\u0012Oy\u0006ǐ\u0003L\u0010^\u0016mܣ\r\u0001x\u0004\u0014 5gFb2ïa\t6\u0006)AAU˽7R\u0013T0+:GL2D\u0015\u0018\u001f9\u0002?KC\f\u0013\u0000Zj{\u0013\u001a.\u0001?Wɀ\u0004X\u0019%2|E\u0006z\u0000)0ZfJ\"AGȳ\u001dx?V.hzl\u0002T)\u0018\t7W\u0000'#\u0010bnF D%A\u001dD\u000bB^B\r\u001c\u0007\u0017M=b\b2\u0011F6F\\f@fR0)\u0014L&J9w\u0014l\f\u000f\u0018*R1 \u001fF\u0001\"(G>\u0001\bbρ\u0010n\u001bJA\u0006\b}#@y:×_f\u0004(Ap2r1Xe\\ drtXHLkdLd,)\u001f\fT#e`\" \u0002\f\u0011aIY\u0013|l\f,8\u0002i%[Q*Һ<\u0010w;\u001av|\"\u0004\u0017}\baGeT\fĜ!IA\u0000\"c`P\u001f[+\u001crdy_&ʖ\u0013\u0012\u001azH(4%Rk\u0001(jS\u0002>pbH\rȉCn\u0019|l0\u0019\f8ݕ\u0007aP¶!als\u0014po\u001c\u00065\n\u0004\u0019_ 1T\u001aTҐH֊Ю\u0017]'֥\u0013ڥ~30ѿ\nypT@c\u0002mvL|E'\u0010vͣ.N%P_\u0016EZ\u0001g_\u0003\ni]\tN\t\u0007\u0015ݍ#Q\u0010`\u0000o\u0012M1Ĉ\u0017.\ncjN\u0012,,#8NNFd}HˇV(\u000fh,hKA)\u001cR1m+\u001b$\u0013*]\u0004n\u0012_\u0016}0j\u0018d4cZ\u0003}]\u0003\u0013k \u00171%\bQP\fNA\u0006怶N\u0000\u000b\r6\rY@\t\u000e#xA\u0011s(-\u0012zj4\u00057c\u0018%ײk1\u0017jE3\u0011߈ܭ\u0011$7ߊ{Bqldb\u0001b\u0007\u001bϯSA:D\u0018\u00104\u0001*\u000b$VT9J\u001d\u0000g-ᴲipCa\f,Gm\u0001\u001c)3\u0004^KR1\ns~,ZS\u0004;0')@f(%\u0004\u0006^o\u0003E]SR\u0010BI zS\u0017z\u0011yrhbm܌Њ\u0003Kx1]\flZV\u000f\\S+g7E\u0018xw\u00109|#\\<(\u0000Z38yPphWa\u0011X\u0005;C8\u0016-TA^\u00177<>==,\u0004\u0001\u001bxy>\t\f->F\u0012|#\u0000ܗm0>e\nga\u0011\r+U\"W8/4=\u000bT=o\tG~@w<094ᆲN\rz:\u001a輰\u0018\u0000\n\u001aJ\u0014ee\bQ}p!+9J9\bD!B\u0016$>ޝl6E%Z\u0016As\u0015Qq?kC)q\u0012\f\u0010^U-|jC^@܅r\u001bk\u0000)\u0003`\u0012sԁcj\u0005\u0004)ْ\u000ez#\u001a\u0012\bvH|\u00125\u0004,2]\u0004G+F&/Ne6g|ìUc.P\u000e\r\"!(\u001dP]k>L(\u001dT\t\u0011B\u0015&:\u0004N0BObp\u0018\u000bw\u0004m}zQ&[\"\u0003/#uF砯!jX\u0012c0\u000fH.=\u0018\b\u0010>\u0011B+o,spAf$eZ&\u001fɀ\u0000\u0012jR\u0005y-\u0010\u0018\u0018otxj^aS!3JZ$o\bȨxw9\u0000h\u0001g$\u001f=>e\u001cz>ʘ8\u0011\u001fkC^(x\u001bujdBl>\u00169Z@3d\f\u0000k&ƚ\u001bC\u0000LTSZi7>AtyfcedNShJ\u0002\t\u001b]'3UHXV\u0004BNtb(YM\u0016kZ\u001d-7e+N\u0011\u0011\u0010\u001au6Ax79\u0019l3\u001aN_śN':\u000e)d:\u001flH.$Ф=\u0011ޞ\u0003!ZH@<\u001dT~{\u0011\u0014rV\u001f>fv\u000f]|7(sz;Vh^\u0016R\u0002R@YM^>N8mʉ\u0002p\r+bP\u0007UEW\u000ḛB\u0001IL}X('=\u0015>4ę\u0000\fCEF3\u000bY5\u001bW@\u0005 YK!\u0018\u0018Sׇ^#\u0012u}\\\u001fAZk\u0010EOc;\u0005D-\u001cيp\\'\b\u0012,1+jaC>,gRϧw]c`V/]z\rfzw\b\f\fmdZ\u0001\u000fo\u0005D\fqnb\u0001_M\"\u0004h{d5z!\u001ec \u0014R1N=H=T>SoeaH)\u0003f\u0007\"cԴvt'Cم,TeX\u0014GtzTduG:z\u000bkz.Qh$\u0011\u0011oKC\u0018\u000b%\u0018@D(G:{b\u0003*S&~ (\u0010I,$N}\u0002.m(T\u00014˧\u0000Tʺ\u001efkozF4=\u0013MO/B\u0007ܭ*aJ J?z\fJ\u0011_|4\u0018\fG\u001aV\u001f\"\u0005I8.Wߊ\u0019[\u001c}\tME\u001e+:\u0014y1F?W\u001b\u001bHz\u0001B@V#%.\u0000\u0013'L6I\u001f/_'#'u\u001a}\u0019}Np\u001eb\u001eF\u0002\u0004G\u00000BYɺيˉSp\"\b`c\u001a\u0019\u0011VC\u001a.! V,T4\u0010}bn8DOb(?rK\\\u0004z\"zt$\u0011FЈ~gD\u001f\u0004n\fW͢gLH'\u000eS\u000f}B~6f\u000f,axrpTO\u000b\u001fC_/w~TOkm\u000e\u001cQC\u001fЏ8\u0003\u0004áߴ7\f\u0017E/˙\u0017]?\u001e\u000e\rh\b\u0014P\u000emV^\nJ^\u0014 5Uu`r\u0004OI2k\u0010\u001fM\u0000o>O{2-\u0017;\u000b-\u000bzг~oWЏN*1\t\u0015\u0011R\u0005\u0012\u0010A\u000f\"&\u0000Uk\u0002T%}/V,A:\u001asQ*FFB.J1K\u0003U\u001eڃhS\r\u0003k$4\u0007\u0018'yϷR3yV?soky.|\u0005\u0014(4\u0000\u0000&e4ٛn\bYd=kTǠ\u0000JtC>4\u0000s*=[\u0005O\u0005I\u000f\u0002\u0010B\"PJs\u0013\fn߭\b`\u0012 \\_e..\u0000>\u0002%6\u0000\u0006Ll\u0000$W\u0000\u0000\u001a(\u0006\u0012+3Ǔi2X\u0010A`f\u0013\u00008\u0006^łnxwlsʢ6ONbCWV\t*.\u0006\u00181\u001a88]i?\u0002z7}F\u0002rG'\u0017h^С\u000bJwa\u0017-ii\u000b=\u0006\u0007:\u000eoQ\b-ݺNvler&I:\u0003\tDw{\u000e0\r\u001fG:Lk\u0001Fo8 ձ}Ï\u0005ޕ\u001ez>eEo2DU^\nF\u0011M?F \u001a-e #{D.F&4Pʻ%t\u0011T\u0015\u001dd;,\f:IZx5R8\u0017V~?&(y\u000f \u0018ó\u001b\u0002\u001b\u0002\u0005P\u0005|T\u000bx\u001e/P\u000fܰQ#\u0016q򤣚wQ%'\u0005g\u000f\nx\\\u0006h+\u0002\u00028\u0003D\th^+\u0010mV`.R\u00102\u0003ԍ`\rWU|t2m\\yt6Kv\u0004\u0010\u001f+\u000e(/nmA>=(PyY@%\u000b*A\u0007D\u001dt\u0001v4}Z\u0007h\\\r\u0001kP\u00023KT\u0004JEJ ̍cӄ\u00126R\\mQ`\u0019\u000e\u0007\u001a\"$U0\f{\u0005\"cDH\u000f0xB8\u000fqȨMh_WUsjVUs~\u0015\u001f\u001a\u0011<2zi\u001f@2J\u0011)}t\u0002\u00019\u001e\u0002=* 0Tj/\u0013~!Hj\u0016Rʇ}.\u001aH;){gwcy?v y\n ܬ\u0018\u0016&;R\u0003`d\u0014hM=\u0010YEG\u000fl\u0011\u001e\u0000̍<Щ@l6@2W*Иڇ`j!`T!׏!h\r'\t}\r\u001e^\u001a?u[\u00024!\t\u0017HxNZ F1\u001d\u0006釼8\u0018\\\u000b\u00065Q,\u0004J\u0014=ge#ŧʩ\u000e\u000e\n\u0002ħJ\u001a:IeY\u0010~!\u0003|\tM+\u0018S-;\u0006N\u001b\u0006w\\\\\n]`uڒ\u001a[Y\u0015G>!/\u0000&\u0006\\\u00032rF\u0018\\\u000b>tΙ35wƠ\u0015o\u0013\u0006itxrÖ 5ć6뤿;*\u00010A_FSނ[ؽ$p*11@@\u0007dM\u001bK\\P\fHh鰈BY}t\u0004\b\rFo\u00043?x@\\-I\b\u0017*>!\u0010\\ᄦ\b\u0005i\"BP^汿'yJ`EK\b/8\u0015;p\u0017C6I=LUY\u0004>3'1?:8t8\u0002}d\b\")כo+E/@\u001b oqh܍ALeR(Z%\u0000\u000fN\u0012%%/c!)ާ)ɧB$+\brrрspVT{DR\u001e=I\u0002J\u001bBd\bs\tnk5y'\u0011\u0005\u0006SVjqPū&Y\u0015\"D&\u0015턥9\u0001(60\u0019&\u000eW@\u0011(Z\u001cl:5{!s&p(F)r1Ķ^뽅V\u0017F\u00175d\b2nWzxc1n7m„$LWA\u0012gS|ϜQ:e.4Jƈ#\n\u0005\u0011DEV6+%L5 \u0010\b!S-a8\u00000Ӯ`Zm\u001b1\u000e\u0011B\u0013v\t\u0015\u0016ȳ)>t’d\u000b\t\u000bHny-\u00183\u0012ykm\u0014pȪ1\u0019(G \u0019\u000f\u000e\u00105 p-w\u0012y8%\u0015eX\u001f#M8GZ>쌢w\"ӖEy-\bj3Z\u001b\n_5<*ud\u0013\u0007ʱ+NcP\u001e'xCHO\u0018\u00015O\u0005lM\u001ay6y@\"I\u0002\u0011s\u001a6\u0010>*EC^T{\u0017%r9\buO.df(*\u0006G>\u001c\u001e\u0016\u0004CrA\u0010\u0015cސW\u0016A>&rvz<\u001188Bh\t]\u0012AbY@ŵ\u0017V\b\u0013bN΄TY9MN\u001a\u001c\bX\u001d3#UY)W[V\u0015cE\tMzN\u000bK\u000f\u0017̷\t1\u0013mA5)xUk#qêҚ\u0013]\u0011\b\rM\u0013\u0019)[\u0019^vrT#jݚ\u0005 s=\u0007AE\u0012fNvy3\u001aeml\u0015ڸ3\u001e\u00017ԣM\n(rD\u0001-\u0018\u000fGQm{c\t:khEM6\t\u0002-\u001bZ4md\n822Ex¼tO<0Ѥ=Nlm9Q-ʹH3$Tu3Qis^\f\u001a\u0018Iqu\u0010>a}C_xK{nE)/\n>*T*>\u0019/\u0001\u000bӓ\u0000\u00123<\u0001\u0014cz\u0003\u0011~0ch01\u0001ӷH'T\u001c)\u0007yV\u001fSUNz\ndB\u0012\"S\u0016v\t\u0005;\u001fSS\u0005XMV\f$\u001fc Ezq\"q\"=d\"=bI~J\u0017\u0012\u0001\rU\tG\u001d\u001e\u00032I?ituaF\u0000o4,\u001a)\u001f\"\u0002NgY!s!aZ#Hbn\\Rׂ襰sx\u0011z\u0012}!\u0002\u0018\u0000GeSdw\u001f\u0011\n=zi\u001e=GO\u00079a@\u001fpu\u00165\"-md\u000f\u0016\u0004\u0010\u0013\f\u001fxŵ\u0000<\u0014\u0000\u0018\u0015nL\u0003!N\u00191:TQ\u00192q\u0001\u000e&P\u0003&XM.2D\u0013\u0014\u00199\u000ege<*1ɶ6S=\"ּ\u001d\u001a\u0000\b\u0000t\u0000+\u000b\u0000ѐ\u001f\u000f\u0003pV\u0016\raL%\f\b`\u001b<(Ρv42($\u0002+$\u001fWEu[\u0000DuU\u0007V\u0014&n0~ \u0000d@ν\"b\u0005I\u0007>VՉݧu$Ҁn뤂n䘴Y\u0000\u000e6d\f)DQF/~\u0000O\u001dO\u001eSm~R$I\u0006Q\u0010lyl\"觶L1@P\b\u001bTۀβP\u0016w\u00170 l\u000fAG\u000f6\u001a/\u0014W,pjD<6r\u0019<'\u0004Sӊ!\u0005Q9eHbIمI\"wm\u0004AX_\u0017}kc\u0016\\x'\u0017$j:l\u001e/ʌ\u001d\u0002Jt0\b5\u001dO%ԟ*\u0007p>Q\u0001@\u000eKʷc@HBF*T\t?f`WM\u0019X\u0010x\u0011\b\u001fV@A\u0014\u001a\u0006ц\u000e`=I\r>+\tM0l\u0010E\u0013E\u0013?\u001d\u001ePD7#&.<\t\u000eTeBf5\u000e\u000fқ8k\u0003\bG\u0017m+I\\a*\u0013LDQ\u00127G\u001d)v\u0017\u0019\u001f,A5.\u0004\u0006Y\u0010?@@;&3>DJl\ncĻRH$\u001b\\G8\u001b\u0019\u00032\u000b8z\u0000\u001c7+([i\u0002 \u0019\u0007Q\u0001aDŽ!$tBÂ$\u0011]e\u001a?ndŋ\u0006i:I&fYYF\u0012MG\u00007>\u001aNѨÑ\u0003`\u0005\u000fb\u000bn7\u0005V%!\\\u001bH\bO~O\u0012\u00189oX\u0017{\u0018.%<\u001d\bf3{xB\u0000A\nK\u00045t81#1B\u001bd(H)ʑG%kMU\u0004\u0005%GpvܭsZ™C#T\u0006XŐ\u0003>Ԉ\u0011\u001cK\u000ejꨅZ\u0014lVv\r2H~$eCrBe\u00181*`L0<1e(\r2\fc$\u0016\\\u0014\u0003.\u0015#+\u0004c\u0015;̓p3ǡIӨdP\u0014I\u0005B\u001c,:@\u001esoHq=E^[zOl맭6\u0018\\Ysgqq=)dyG\r\u000eB0\u0000a\u0016qI>dK*d\f>\u0016\u0001y҈f|ik\u0010T\u0019b\u0007*/\f.9GN5iI\u00048fKa/\r\u0012ٲ\u0018p/\u0012UC\u0017(B\u001e~/ \u0015@4.s83K)\u0015V\n|\u0015&\u001b\u0017!\f*L|\u0004DiTn \u0013-Ц1\"0s\u0005xΖ\u0001^zsJ\rg\u001b*up0\u00031\u000f\n.=\"00\u001d1Z\u0001\u001f8,]LHSbE\u0019U\ry\th+'\u0003AIH\u0004-\u001d#&\u0000/@mzd (\u0007DN\u000f[d\u001e\u0003Oސ \brj>;\"^8\u001eA\u0002A0u\u0003hId\u0013\u0015&G )\u001a\\|T(ǰ4\n\u001b򂸽)d\"&G.'\u0014^P H\u00195\u0019\"HB'T;8X\u0011\u0002\u0007\u001f\u0001\u001b-qI.٤4x-M&yKs\u0007)R\u0012\u001eƊRؼ\u0013aY'\u001d\u0012\u001b$h4Y\bsJ\u0015VhFy4\\+\u0002q>cf3Dj\u000e.@UtZ>&\u0002K%\u000b+*.\"u2}O?\n\f_1\nװ3`=}:w\u000f3鷏\u0004aҫ`X86cБBHC\u0019L\u0006%.(7&tJV\u001a)ۦ\u00105|pI98\u001c\n\u0016N-=E\u001bnүTK^˂\u001caRzER坤\u0003/'D`.RKҏ_\u000e\"ŷH?hH_)_/0B쒍L'*AG@Q\u0007hR?&zD\bL\u0014>\u0013\u001dh\u00063z\u0005x\u001a={0DolC$=`\u0013\u0003\bI\u000fA\u0013P\u001f\u0005Fz_\u000fy?xFoxF?i!\u000f4\u0019έ\u0006FdrDK_H_OHa$\u00167\u0012\u0011\u0011}E\u0010h;|\u0007\u0007?VqX̜\u0002*ң\u0011CfqOj\u0019B%B\u001b&6t\u0007X9\fC$ T\u0012˜\t\u0018cB:\u0015>~3o\u0005uٲ\u0011pOgdǚ\u0006R-Z\u0001yi$\u0001u-3\u0013f\u001a\u001dD-Ӂ\u0011#{*\u0017\u00112p\b3ye`vԤ=\u0018lA5v\u0001\u001e\u0006\u0006\u0011\u0014 +\u0001s\r4Ut\u000bd\u0011b\u0001c\u0007+E\u0018{\u001a\u000e\\\u001a\u0001$y\u0006\u001cZhɜPѼbFȉ)\bg\u001ft9I\u0015Vud9T׻'W\u001c\"\u0005FE\u001bx_y|^h 8\u001f\u0007q`dd٤rb\tՃH\\|H(\u0007qx背sx-@\u0019\u0017U!ZC\u001fH\u001d\u00178Dh=LkL\r\u001d\u0013\bIk&,|5\u000b_pˀLK*f@}Bs,_agC`]\\\fXjtO\fl@\u0014):\fg͝E2R1Tk%͐'05\u00130<)\u000b8D? Q\u000eZ\r'R{S\u0004\u001c\u0003*,ʮ{\nx3\u0006L^BG\u001dA%\u0006JK\t\u0018\u0018\u0013cb\"\u001aD\u0018xȨ,\u0004\u0007ᴳ|tEi7N9̈́iDméU*\u001d#\\\u0004\u001407\u0007\u001c\r\u0002\u0019\fH\u0007_`\u0006Z`U \u0001\u001eWA80Uy;r\u0017\u0010/B”5ى/\u0006I\u0006i\u001a$DOj!)M\u001cI%A\u001c\u0006O1\u001f[A\u0012.\u000f\u0002*P\u001a4\u001f\u0018z\u0010\u0007$éJ#\n8\rK@1U:\u0019\u0014LkE\u0013\u0011ۍ\u0011Yzc\f?\b{R\u000e1d+\u001e%\u00031\u0012Ղ8!Ly7\u0011fl:fIp&HFSӻ\u0019s8ԓAhP\r\u0002\rA\u00128h\u001c\u000eR*%e5=E!)V\u0000ŸD\u0005c;AT\u0013HM\u001f\nb N\u001a\t(\u001cws2\u0015m7Ŕ=}\tVA\u001a\u0004*u\u001ej:Q*yYѵkJ\u001f%*)\"vıva<7\u0007Q\"bYF5\u0018WH=39\bTc=^+2#/]\u0004\u00062*\u0007Rʁ.\u0004\u001e \u0015'<%Ó04. @\u000fURԏ18,c5wi_\u0011ɲex(W\t0\u001f߹=Wgja\fh\n|_\u001a\u0003҄-,ī7=%\u000eyӍT\u0002=?\t\u0006**3UU\u0012\\V\u0001\u0004~E\u0004IgBRqJWZ91d)&b\u001d8l\u0011%dLυ\u001fM_-Yy~;y?Yf\f2\u001a\u0017,z\b&qEdL>:\u0006AKÁwR\u0002\u0007:Elt\u001c\u0014N(OeFY\u001dƙK&s\u001dp\u001a'u\u0016QN*+2X\u001f\u0003d\u0003\u001b7n1\tlW\u001fiAOZ\u0012ƍ*=x\u0010\u0000,>0f\n6\u000e\u000b-I\t\u0010ڼJ&HG\u0007̊=s@(/|LOq\\Ng\"]Q3R1Ie\u0015I\u001d:\u0014휱@Xw\u0015m&V\fm;Av\n4n7ۂ9w\u00040\tA(\u0004\u001c\u000e$F\u001cV\\3DILJV@c@~\n\u0014+\u0011\u0011l\b\"jM\u001ajjp)nX4t\u001b8\u0014\u001eh5.+|\u0017K'\u001b-\u001e{)\u001c<`q\u0014E;\u001cv+t`M\u000b\u0016f\u001a\u001a:6~;^qu\fxH\u0004\u0012I\u0007{A~0~L\u0010@H[p\u0015@61heXE\u0003D\u000e\u0011:,:}l'{n`\u0014\u0010\u0018\u0013\u0001B\tau\n\u0000x\u0016@0P\u0002X᭶\u0001M*ǘ %\"o\u0014JwcB$\u0003yp1[Ԉ\t(\u0014.'`v\u001bJa\u0004`\u0005p\u0018\f^\u001eX\u000b\u000b9\u0015jkdV\u0012a*#\u0007ń\u0006OA>|w:\u0002m9\u001be\u0014=\u0017l|\u0019\u001f3A\u001a(/#Ṏ\b:\u001c@m#up\u0013|3N`9&6|#Fnð\u0013,aןdD\fꍘPa\u00021Y|\u0012\u001fp\u001bs(V\u0000,uFъ|yq:\f,\u000bQ_F}sFFō\u001a\u001ax8\u0018|a\u0011>\u0011Գl\u0012l\u0013s/\u0004?*.\u001f3,˦b{c\bՀN~i-( 3\"Kl}mYdkQ\u0000FA\"Y5^\b\u0004\u001e(8G\u0007X\u001eK!\u001fM\b2yvdx4\u001d%\u001eO$k¸4\u0011AcX`\t1\u001dh\u0006wn\u0004\u001e6\u000eOzh*1\u000fu>$\r\u0001\u0011N$d#\u0015\"H*\u0014\u0011ᔵ+PIW̢J6y?eZ$\tj\u00119iAq\u00142>*\u001e\u0007\u0016!/)\u000f|,4x\u00034)\u0012GENˆu(Y(\u001d\u000fyh\b\u000b٘e\nW/Y\u0013_ ٦0^\u00149ez=c|\u0000)W\u0002ZC1pJX4!k}\u0003'Đ\u0012ƸZ!cT6Mh3re\u001b|69-hZCjymT7\u0002\u000f!rD\u000fX\u0018\u0010//!:4_\u0013J\"dʔ\u000eY\u001fzq\u0005,\u000eRX\u00001>mCp%\fݹ\t\u00152m\u0014hf>J1)\u0000jnze\u0002Й\u001f*'JU%)!\u0010BT@3c\u0014fi5\u0016\u0018W/(\u0000'c\u001d\u0012dnod`)p\u0013Q\u001fˌ\u0012J\"ɔ\u0003R\tC$T\u0015\bj&ۖڊf\u0016\u001e\u0018\u0000t\u001e8,\u0006U4\u0000ge\u0018\u001bJ3K\u0019\u0016+\u0001[%>)5C>\u0003]W<\f@oig90}=\u001dh_\u001f\u001eח\"\u001fC/ׯ:)*\t&\rq\u0006\u0012]B5\u001f\u001b-\u0003p8Igt՛|& ,\u0013Ե\u0005\u0003ZW:nd\u000bmB,\u001f+La\u0010&Rׇ\b\fsB>PO\u0002؇,k\u001f36ڮq@%\"#k\fX&\u00190Dcci[DP dѪ4V\u000bU\u001b.O\u0002O?l'yP\u0002o!\u001f\u0002߰\u00023UR\u001a\u0006#@ٸj\u000b\u001d\"f\tpL RWN\u0017ӈ`R6\u0012,\u0005\u0002\u0012a\u0005ZX\u0005~\u0002c\u0016O=\u001dz\u0005\u0002U\u0002ރ2\u0005|\u0004=*\u0004x\u0003\r\u0001\u001f\u0000|\u0001\u001fVP\u000e>\u0000\u0010\u00031p`GV|\u001f+mF\u0014|Kk\u0011xԁ-\u001a\u0016B\\pha2=ӫ&WVӛ\rzuuzšc9ԣ\r\u0018M?=:=ݑN\"9}9KN\u000f\u0014{zW=}j.Orӗ]U\u001eX\u001dus)Y\u0004\u000bt4\u0001\u0018PLQ\u00076r|\u0007TETRb<=g>\u000fX76`6}\u0018^dMò\u0011\u001eR\u0016\u0000\u0019`*}JO^d\u0001)ـVOF#Ew+\u0015\"\u001fzX&;D4\f_Y\u0010\u00005g\u001b\u000b-+\u0017\u0007=\u0019AV\bDA\bDAz\"!\u001d#3x!#\u0014?BPG'w\u0013!\u0015\u0013\u000bD.^\u001cҷ2\u001bҗ\tCo+C\u0016qD`7:n\u0012B$\u0004+\rhMb)XRuh͜~#\u00134?\u001bߢv`;0*0\nYa\u0013\u0018a\u0013\u0018\u001dG?G\f>_\u0018\u001dId+\u0015\u001ffBx\u001b\bf2\u0000Z\u000e\u0001v>ֽ&k\u0015g>\u001bF\u0003}0d(\rJ\u001bݦ&ٟgB\u0011'\r0Y@\u001dU;hOklo6%\u0016b4\r;zi\u001fCf\u0016v\u0018\u001ffƱutn#k_4\r\u001c?jX_\u0001__x\u0007\t$\u000b\n߸\u0001`\u000fq\u0005\n1!x\u0017l|L\u0002v?\u001d\u0017\u001a\r ?Y^\\9\u0004Ҭۄ0>L\u0005$Z\u001e\u001aШ\u0005Tl@8\u001f|t@\u0017\u000bqI\\3ET\u0011#>YSCեq/ϯ=\u001fgе\u0019\\t#1$-K17\u0017gI'g\u00194g!d>QH'9r\u001b\u001e\tK\u000e:Y%\u0000#\u0013\u00036\u000eg\u0002%N[^IO_\u000fp\u0005\u0000\t@\u0017\nJi\u0005+\u0010Bm\u0003\u0011^WȞ-h9E\u0010\r0@(,v\u0000X}S\u000e\u0002\u0002Ϗ-t\u001f\u0005\u000fpgC8\u000bP9aL\\d\u0003'\nz\u0016JjqO\u0014♮F\u0013AAj\u0011U@;TX\u0002\tu/e\u000b\u0016qB\u0019\u001d>4p2h7 \b\u0001\t8\fB)C#t\u0018&̫(\u0007\u0016$\u0003mנ۠\u0007ܠnP\u0010\u0007\u0001\u00015\b\f\u0000\u000b@zVJ\u001fZ\nM\u0004 DU1\u000e\u0016D$\u001e\u001a+fܥYe~B\u0002\u0003\u0002:\u0007a$j03EL\nd'%4HȍX\u0017\u0007cU7Ti=e}6\u000b\u0014[\u0016a[>c\u0000\u0017.\u0000\u0015A(W\u00032\u0016\u0018\u0002^\u0002Dc8bZeA^=\u0006ZxZ$Gy\b,\u0000\u0014\u001bBmu͈F5&ٖ|\f%*QL\u0016߮\u00018ҡ}mtmkӮZ,ڽY&C\u0006,߾Rj5=T1SD\u0018h\tc\bu\u001aِ̮4\u0018I\u000e\u001a\b5\nV1\u0016P1dtE\u001ar&ũ^\u0018v\u0010PH-W(-\u001cO\u0005\u001d>\b~\fw\u000f1\u0010\u0015x`YPObtV\u0011u\u0002Ի8\rD\"ɜ7+&HG4/\u0004,@@2\u0010buՂ\u0011P\u00144\u0012h7:%c{\u0019l#1\u0013E\u0007\u0015I\u001b+YD*ݨBYդf\u0003@\u0010\"$$1sP؁ȜĦ\u001f\u001e1?92C1\u001f9\u001fv\u0010fYKB6<\u0006/fFg`ڌmd\b1xʪ{XGP\u000eR:\u001f\u00153\rQ\u0011X\u00159e6\u0019Sb-j,RL(Ŋ)٨\nFT,\u0012b\u0016Ae1{I=\n\u0010\u0014k\u0016gn$>\u0011#SI #a5<\u0019\rd\u0013X\u0002Vʣ┏ݧRZ1xGeބN\u000b1,솻/\u0001L&Đ0-'Clw\u0016ͩ\u0003Z; lV\u0004蠘\u001c\u0012\\\"[2t\u001dȊ%TieB\u001f\u0015@U\\|dX\u0017D^8\u0001'ocR\u0019^Ng\rƲf4y742ܹh\u0018,1BIc|b\u00153\u0011靑㖴%=yR*zɇӴ\u0012\tX\u0000<%۠ղ\u0018Is\u0000w\u0004`(\u0000\u000360$蕂EVj?V#2qy4*I1#\u0000%\rYM\u0015\u001a8ElT\"\noҟ\u0015\u0007[\u0013\u0007w\n'L\u0018J[\u0014ORm9\u00052#J\u0014\u001cEJ\u001c¼TϞ4\t+T\u0004:kyDJ#S\u00071UKl؉[6A6;$H!p\u001bm0\u0004ɑjN\u0014{g\fԶSȔ'R\u0002\u001e6oQUJEjh`fuZ\u0003'n «%pz1I9\u0017DWJ}BO3\u000bX\u001b\t-q5ZًЖɬ:\u0007\u0000\u0016w'+-_D\u0002oE)׃\"\"T>!tl\tЛ2I\r\u0019Om|B]vr\r\u0015Kc$p\u0001\u000eS\n\bG\u0001\u001b~-s\u0006\u000fW&\u0003E\u0006\u0019@Ja;rc/\u000b 3n!`\u0005\t|@#@pb\u001f\u0018,4qT]=\u0011~e\fիoz\nzBz\u0013c/\u0003CЩz\u0012x\u0011x!\u001b\u001b\"'ߖGse\u001b3\u0005\u0012,B\u0001\f)nُR$\b^\fBV%ԛH[KԒ񭤾DSRh=\"+\"\u001cMQ>\u0001O\u0000\u0002\u001enp\u0002^mX\t`\u0004Z&R\u0019,=\u0003\"\rR.ELڒ\u0019\u0000傉\u0002\u0007\bL\u0012&O\u0005\u001f\u000b\u0014o\u001c\u0004\u0006+/gP\u0012aPy1w 7\u0018\u0010\u0000Gzr!s5g=$:O0w\\6ix\u001f+_\u0010\u0006VKq\u000e\u0014&\u0019\u0000&Iѧĭ9\u0005\u0014cRh2=GT2}!2hׄ#\u000b_ӏ\u001fPezu>N>\u001d\u0003\u0004,\u0015Z#wD\u0000\u0000\u000f (/\u0004\u0005k$K)p\bPHV/\u0007\u0017\u0013\u000b\u001f+-\u0017q\u0011\u00075D\tGuRlJ\u001aKv$T\u0007-\u0006\u001c}lxh-\u0015\u00028j\u0004J5/\u0014ـ\u00194CĄrmXJ-w\u0007zd,}-/K_|_je\u001f\u0003\u0016L\tJx4I>k&Qh\u0007\u0001\u0012\u0003|؃|Aenbpm&NL6\u0015\u0011J?AR\u0010\u000bY\t/K!Uj\u0002~^\u001c\u001eL\u000e¥Eb\u0004\u0005T\u0011`m\u0012$/,&A-8F\u001aH\u0007­=}X6}G\u001a\u001d2u\u0005CѠR\u0017g䉞m8\f\u0006y\u0007\u0000\u0004W\u000e\u0017.w\\G[f\tx%sm互,ᮬ\u0017 (S5+~P0\u0016\"\u0000l\u001a\u001f\u001bE\"D\"ob9\t!&\u001aR\b\\z$C~{\u0011OK.J\u000e\u0001E\u0001-H\u001bK|/8\u0019.\u0000]1s\\\u0001JmxFjG\u0010uN|(/\u0015W$P1\f}\fg֕\u000bfAl\u001fu>\u0010\u0003\"썳\nx\n\u0000ս0\u0001\u0001K\u00035\u0007>f\u0002G$K#*N\u000b㕪\u00032\u0017`hU\u0001JedF\u001e\b^\bp\u0003\u0014UJpJ\u001c3\u000ex\u0017v6\u0000;W6j@\u001a!\u0002[Z`\fNL\u0013\u0010\u0019 Xth\u000f\u0002F\f,w\u0005\u0017xt\u0005JJ9F\nD\"D0U=\"\u0011\u0004ҕ4uk\u0005)ٞF\r\\胛+2\u001ea\u001e\u001dw\u00000gcj(\u0003EGZȀ\u001dN\u001fѥ\np\u001d\fqNi\u001aQY\u0005ܰ\u001aET\f\r#t!X\u001c'J\u0011lHn\n\u0013n\u0019r\n\u001cY\u0002\u000e>C{Z\u0015sU\u0016jZH70\u00174!\u0012fcyOGb3r\u0012\u0007D\f\"\u0017y-/\u001f\u0019M\\E\u0007fȯ2\u0010v\u0004G/~Ė(@\u000eq\u0013\u000e\u0014%\u001ada$\u001eYZM$|[i4xm$ub\u0015\u0016>\u0015w(\u0015oD))/<.ﴸ$ye>D1\u0015*GY\tc\u0002`D$!Uvu'|w)\u001aM\u0013[u6D\tdPZϲ\u0011G\u0015:I\u0014\u001a'\r\u0017t>2(Ė`\u000f-Q\u000e] x\u0004t\u001c\\&.n\r/\nI\bT`y:?\u0000Ֆ\u000eA(A7혭(《˻I\u000b\u0000\u0002X[\u0000\u0005Uejh_40i;)Gđ>&mR\r\"g\u0010\u0000r1pmz8:D.t\t\u0011j1N\u001d>\u0006\u0004& tf0q\u0000GPE~qZ\u001f\rYj\\8B5OB5Y\u0003\u00044oPhh$ƤIV|A\u0019Ӎ+A@lT\u0003>\u00063M#@\r$t8\bƣ%t%t|\u00149K\u0019{\t)6\u000e5fL\u000bFB;$I԰\u0010\u0019TM\u0006@ R\f]b\f\u0000)nd\u0004%'IiI?*n$@$#\u0007\u0004gqjT|.v8Ums(\u001dg4\u001dEмɇyxIx\u000f\u001a(1V\u001e1)1\u0004t8\fj(hHw(KU\b\b>aςƲj\t\u000251Q4\u000712ñ\u000e\u0005q\u001dtN.\\+{gbN\u0003m\\H]Ҕ$ʂxAHXZ\u000eO_\rr\u00163\"\b\u0019s\u0000\u00122\u0012T\b9eLDƏaL\bC١҉$BEs!\u0001/^ߛX<\u0014x\u001b\u0010cbbBv~\u0014\u0005J1eAnbZ/C)\b?jGh2E0ԅ\u0001\u001c\u0018)\u0016W\u0014\u0012W\rW\u0010\f}JF4:NHF@MV|\u0014db\n\u001b*\u001f56ʛ&B\t\bk*\b\u0001\b\n\\T\u0010a@\u00105\u0011nD$TGT=!OI<\u0015^9p}܈\u0017E6+K,PL\u0013NL88fb$ͤ Z\u0013Tڔ( \u00192bXN\r(Ki\u0005&\u0014IED$\u001aRH4fJh$HN$?\"63\u001fe_y2)r-yx\u0014Uvv\\*wXN/wP\"\u001d=}D:Jt\u0014l`S\bـ>\u0001\u0013 4Õ50\u0016\u0007\u0019ńSҸdۼdL}\bc\u0017g7F,gz\u001c\u0015}щk\u0006\u000e\u0015\u0004\u001e\u0017Uc0gLI R\\H2FUrZF\u0007Жcہ\u00076i\u0015XR\\GHA}xjkJ\u0002-\u0006ԊH<\u0016\u0001\u0012\u0014\u0002\b۸C\\2ʮ\u0002z\u001f+\t\b\u001b\bˍ78lfN{F\u0000\u001fp:\u0013\u000e\u000bJ\u0011\u0010b#Ӛ)ۦV)!E\u0011z\"\u0004\u001c$4+ز\u001fbeȌC\u001c$\u000e\u0010ѠN!AD\u0016\u0010\riϧh\u0005ih#|lоV\u0002>*Z_\u0017\r\nb\u0003~]IIʒG̐m\u001cĚD4HAp\u001e/Q^\fNٞ\\ͫ\u000eكб=k0@)>\u000e=uڶ(i\u0010U\u0018Pw1ա\u0005\u0011aˆ\u0016t\u0016!/ \u001akaCkvCJ\u0000ވ\u0017P\n\u0013O|\u0012\u0007\u000bu6\u00197Ɩ\u0016pi\u0012JFIZ\u001b\u001fH78\u0017@\u0002\u001e\u0002-XU:>Q\r0)J!\u0018n\"{]^\u000bQͦr\\6%oD$\u0004\u001cD\u0010#V\u0013H\u000ekR#J%N\tJ+lJ\u0001\u001fŞs^u*\u0006\u001a\u0018\"'\u0011S$\u0004v)D\u0010۟HBYHӵ:jŊ\"GCNǶ\u000b?rN\r)8g\u0012LB&\u0014\n\tZ420BUcu#.Y\bAt!-\u0007mʦAͫxYO.\u0007΄WY<\fwP+\u0002%6Z\u0014\u0019\tA\u00012Xj@\r8GˊU@̬eX/HZB(ڼ━kA\"̦\u0018\u000b[\u0018p[˨\u0013\u001a%\u0012M\u001dTVZmhf\be\"Я$ⷉ[ⰱX^}dVЬ\u001f+\u0018֏ļnWÏxȇn8x\u001fc\u0001\tW8{ԨT(ҿ\u0000i!B\u0003MSQsU4}9\u001e\r\u001d0}(M\u0011 >!Nq>!DG\u001f\u001f\n>\u0005%gC4\"#z\u0003\u001b=\u0017)G$FSe\u001a}JH')\n\u0017.X\u000e׏~\u001b;R8Y\r+i%(\u001cw\u0007W\u0007qE\u0007\u001e\u0019C?àC?:w]\n=ס\u0018‘u\u0010Λ\f\tJ\u0002폟Ē\nI\bŻ\u000b2h\tB>7Fϧ-Z|\bO|4\u000fl\u0011*?\u0019\u0003>y)50Γ\u0000byBxL4\u001f_(K*b0];/$B|\u0015Fez\\\u0007\u0018+b{^\u001f<(\u001cp63dd0\u0007c<}N|\u0013C\u0001D[AD\u0010\u0018+J\u0001:Jh9\u0010\u000bJ\u0015P\u0001a(o@\u000e]\u0015$,nI\u0007#^*\u0002\u001a}d^W\u001eH}uWX]\rS\u0000pQ \"\u000f;Df}҈G\bp(,\u001d\u0014\t\n\u0019\u0000\u000f\u0010\u001dGWռ\u00134$4\u001091CC\u001fs=Ey\u0000|мR=1{\u0000\u0001\u0000(7\u0003deO\"\u001f\u0007;8.rs\u0014͡k6\u0007I}bz^\u001f\"c/\u0015)C?W&\u0010^q<˳g̣y\u0016H\u001358oWGb\u001a;\u0016\u0000Ӗ\u0019h3\u0013h\u001fp臖g2(M\u0019f\bs\u001f\u001ddO廨f\u000er:U(\u00131\u0015jƯ&nbHn>2%U2M^\u0012\u000f\u0017Y]X\tα {k\u0018t\u000eb\u0014r*v!߫(]\u00069$\u0007\u0000\\Pr:R\u0018$zD\u001ce8\\9&\u00154[\u000e(Iu-\u0018qݪ\f󗪅Y\u001fcw\u0012 \u0011\u0018\fm\u00009ysR:5\u001d ]gR.^(\u0002>N\u0000\u0019,\u0005+\u0004TT\u0012P[ N2&_\n-It\u0016#\u0007\u000ee\u0015'k3\u00044LPGP]\u000e\u0017pamgІ3h\u0001hkc\u0019Lw\u001b+\u0002\u000e0i\u001e\f\u0003cV\u0004\u0000\u0001|zK?Ը\bPJ@*\u00027-\u0010\u0012f\\T.TĘX\u00195\rqҍ\u001a\"\u0005~ㅲ\u0018ɍ\u0016\u0001K\u0010c'&\u0012\u0005\r\u001f+\fƑy\u0017hk/q\u001d-{@܏,{gx$F翜\u001fl`:Vb\u0005V\u001f\u0010B\u0015!DR{`T\u0012?\t\u0019\u0015\tDcf`$\u0006IE\u0016\n\tDfX\u0010Cy)\u0004STJ\u0001(В\u0004\\m:`\u001da\u0013\n\u0019\u0013\u001c\u0014|\u0013\u001c\u0004ip\u001c\u0012RO\n\rg\b!\u0011\u0015\u000f\u001f!£OI\f@r\u0014\t=rF4\u0002/x+ɿrĚp\u000fh);fj:*mfLy\u000b\r\rΏ%Q\u0012\u0004T\u001e4 M?rC\u0003,~\u000e;q'{Le9\u001aҲ\u001c9,GIG,GuG/ӆ\u0013ɌKC|ȃ\u0005\u001fmPQ3\u0001W勪8勞2w;GA\fr\rp*\u0000zi\u001eib\b2@ӆ,P\u0002\u0006?VдV\u00060\b9\u0013\u0012pvpJP\t)o\rKg1Km+;5\u001fb9q\u000fu*\u001c\u0016E)IG\u0014\u0007\u0004!h\u00158O~\f6T\u0006\f\f\u0018\u0002=2`\bN\t_E.RM^S?-:d\u001aȲAN\u0000]äQM0\u0006\f\u0002\u000fh\u0015 EG\u001d*h\u0000dJ\u0002\u0006\"+\u0004\"R\u000b\u0003Wmk)l@P`aˏZtڎdmV1E\u0019e\\ Zp\u000fփ!C\u0010_­\u000eL\\\u000b\u0007^S=CX\u001cᰧP\u001f\u0003(nV̵Hٕd\u0012\u0016^.b߄cC&i<\u0013/\tb\u0015\u001d\n*\u000eKII&hH\u001e\r\u0010Xn[\nIʹR-\u000b\r{\u0011\u0013\u0017n\u000b8|6+#\r\u001eqV]2d\"/&z\u000fDhA\u0004Y3h|Y\u0006e\fD\u001b\u0011\biB\u0002\u0010\u0004Cː!ЧNV!R˦E/l\n.@Z9X({1\u000eXq\u0012-Ј\u0015i#\u001fDyա=\u001a\r\u0006_þX*r\"\u0011((L|\\\b\u0014\"D%\u001b~$>6xyR@Tl\u001aW\u000bҌ\u001bX\u0016 8t\u001cu`=\"%[$\u0007nD4/\u001cw+X\u0006m8ZQb`\u0005\u0016t\u0017\rSC\u001f#\u0019B\u001e.\u000bX=@$dKrs\u0015\u001fA;\u001bF\u0019d|y-\u000eJ\u001d\u001f@9vx\u001a#\u0012RR\"HH\u0011Ocƀc.oFR\u0001&{C!bEi\u001ebu\"\b%˛E\u0017uX6Z/`TRP'>+\u001fOKJ'Z)\ncE+\tTō\fZ\u000bZ\tfͦBś#sK`Xu\\\n\tz\u001dJ1GDG\"}\fsfVS\u00152lQuǦs}Wő_-e~Ӭg\u00018W.\u0010%o=,.m[\u0002B?v\u0001%a\u0018dB\u0000!AᗯvTQR/s/A3,.\u0004J\u0010T^3Y\u001e\u0012^lA\u0000\b\u0017\b\u0002\u0012\u0010,ET\u001a\r\u0006jzV\u0018\u0006<\u0003^\u001b\u0001/C\u000f|42h0\u0001\bV\u0007h\u0017Ս\u0006\rԡ(=J0LAT@\u001b1^\u0015¦ؤ>ݯo\u001e&k\n\u000b^og{<\bK\\\u0004?@٠q\u001b,*>>/R2Z\u001aHaitg\u0015\n,?\u001a*)\u000b\u001cS\u001a\u0005ϣ\u0010\f#։}*J*ؕ|w<<^g<\\'\u0014\u0013{\u001e\fP<\n-ET(\r0\nC36\u0014g\t;c}/víp(SR1pSA+!Ort^)|{t^ˌ:/FoQ\u0013ܪ1E@|\bPuc.\u0019\u0010oΟ\\1UpAY\u0000\u001e\u0015I@*!i}ltY8\u0013֞cЕ\u0011F\u001dZxZ\u000b<-G.>W7\u0014_󞇉\u0011Bv,qcey.A+@:y\u0014\u0017-Z{b\u001bW\u001a6ͪmHw@be\u000b]\u001cW\u0012?SeJp?SX\n2\u001e3\fވ7U<\tb|q^/\u00018\u0011w\\>yp~m^^o\\7-N\u0017Ş{;\"\u0003|lsxY&2h5om:\u0013\fV\u000eG*!\u00140eYNƁQCc\u0019nT3|$5C\u00067@\u000b\u0010?|l71e7z̛Ϥ\u0006_\u000fN\u0003\u0007y'oI7:\u001f=/p\u001f\u0010\u0003<\u0007m\u001cnDD_0 ņ91\u0010\\泆C8h\u0015\u0018OrO0 \u0014+\\\u0000,N\u00054MW\u000eQ\u001c)6C\u0019WQt\u000f\u0012)\b0\"E@K\t\blRiޏ5:Ҡ\u0000ii~`߃\u0018{!\u0000\u0017G(\r28O\u0014\u0003/WD\u0000 \u00100 <=\u0017@&L'XYj#PQ\u0001>\u000bTJD\u0016Ic\u0003bQ*fÌm\u0010\u0007?&\u000eX@D}TQGvSRs \u000bO{رBzn\u0017oBAyJk~1\u0007)~?r\u000fPT\n\u0001ج\u0018\u00049A4\u0006\u001f~R\u0018t\u001b2)3\u0011\t\u000fJY\u0000a\u0002\u0015˷iHròHQR:&3\u001c)\u000b\u0004*5cG\tt\u0003Zs\u0002\u00014\u0000\u0002\u0001wَ\u0019\u0004\u001aR= \u001f \u0006F\u00181.6D\u000eg\u001b.\u001fs_918݅D^\u001ed_\u0005\u0010[>\fF03T։^ymCվ9m\u001dr1h\r'`\u0005c}*T\u0014젯R-Pp4?2?ĖBh&\u0007\f-u\u0007N\u001f;\"^R\u000485l^^\b2^/\u0003XUQ\\\r\u0017\u0004Z\u001d(4G\u0010 IRs(S1?R\u0016dR\u0001IAl[2_<$找\u0007\u0002\bm\bm D\u00014)EhcKJ.{Ox\u000b^J[\u0006\u0005ǁ`\u0002~\u000b|\u0010\u0000zP*<$\u00014\u0012\u0010a\u001eK1j.bԌ&\t2t\u001b\u000ee\tuצ2\u0005\bM\u0002)>rzZPxhJ9BAt\u001f\u0011+%\u0019B\u0017j\u00006\u001dT^{r\u0006^\u0019\u0000>T+\u00065iA\b%\u0001m\u0016\u0006+\u000efg\u0010A?ߠ(֋$, H`\u0003ˑ a(?\u0006B1S\f@LQޘ&Ɯ\bɅ\u0002\u001d՛\u0002rᎉhdPm$b_\u001b\u000bBa\u001fx*T|ІK8`7~hD5\u0000\u001cY/:(B3NgDݠ41\u001aYʹ)\u0019.')(޴ꋤT?\r\u0006\u001e\u0016}+OV@(\u0005\u0007t\nl0D7`+Ƃ!B \br=<\u001dȩiķ̇E$X(\u0014,m(1?\u0016T>5:]z,ԝ(HGO\r2\u0014\u001e(\u0013V4jxU\u0007hS\r/\u0015pFxn5\fр\u001c:\b3\u001e`](\u001d\u0000+?\bu_IsD.2U=gj\u001b6M$cn\u0000|J6\u000f˹X^!>_tp.rH:z\b*'\u0003cȥ$HM[=mt\u001aWt\u0006kSK~i\u000bޫ\u0018\u0004RG\u0000y\u0012a\u0017Gu09Y/J\u001c-5&\u001d\u0005\fn<\u0017\u0002\u001d\r(H-\u000e*\u00188Thi63%\u0001Ju\u0000VD\u000bpb$yn\u0013\u0007\"\u001bL_D\u0005tz\u001d\u0000\u000b6\u001fr9X\bp\u0003\u000b8B\u0004CFT a@\u0004CT 2\r\f\u0001)\t\u0006_=/]{%q&cQ\u000b,\u0001y!\u0017ۏ1R&\u0004\u001aʄťK}aΐ(egcaPY\u0018\t3\r*a?f\u0015\u000e@\u001cV\u0016\u000b1xdt\\DaqAwr_\u001d_ԩcaI?\u001eM\u0010o0#`^LLJrd\"\u0007\tD4gh@XS1D\r\u0019Y@&8ta\u0004A\u001d0jm\u0001\u0003 p]?+\u0018pwXiPP\u0019VJdߚԞA3s\u0010@\u0003\u0010\n\u000eˣ\f\u0001UTؼ\u000f=\u000b\u001a\u0017(g\r\fde@\u0005\u00186s$$K\u0016sW\u001da\u0011\rLkϨh\u0016\\~pp\b\u0010R\u0004QVsda\u00129QY\u0019D8\u0004uHk\u0001YHxX\u0010\u0003IppgVV9\bul`ұ9s1\u001f\u000enHJc\u000b\u0004\u0017\u001c>֩^MHJ6!\u0014܈\u0000\u0014&6ZIHp^MY\u00112\nLI\u0017Knp|&:CQ\u0006BJ\u001d\u0005\u0011\u0003Q\u0003\r\"\bi<\\e\u0005c '[^$\u000f+#\u0004!؝Dhg\u001b\u001d|joF\u0018+>\u001c\u001d\f|\u0011^;?`qg0np\u0018⡤\u0001\b\"RQ\u0015M\u001e_\u001f\u0016%,kџ\u001d\u0001\u0001I\u0017\\AF\u0011UB\n\u0007)Y\nb$+^\u0013B\u000eЙXt\u0003\b+Cm\u001e\u0015_I(\u000b8A\u0019ʞ愷\u001dM\fz\u0000z^n@\u001fG\u001b\"-\u0015U\n\u001cR\n\u000f\u001d\u0019Z\n@_2Ѓ9Cc\u0000biO`>⼇ӣ\u0001U\u0001q\u001cP'\\Cf}y'?O>\u0004'\u0019\u001a\u0005絕0\f\u0005[S|>aAx\u001d\u0013k3]4[R\u0003t[\u0005[T \u0005$W@РTʨqO<'<yz>\u0011=\u0003Ͽ+W(\u0014a9_\u001brγ?|p;L8\tY-\u0005S-MS&3\u0014af\u0011\u0001~|sn$(<ӽ4\"j\u001cib416q\u0005\bn\u0011\u000b\u0006Ogigڼ\u000e\"m>?6?X\u0007\u001cy\f\u0007<\u00039OyqFms\u0017\u0019IR\u0006h\b\u000bc+{3`c5\u0013\u0001pn BIrKzJ\u0002\bvX\nҋ\u0019i\u0001B+%x#\u0004h\u001b0Y1\u0010\u0010<\rlJn\u001ewE;޼I7I]fߐ\u0019@+7\u0010q\u0000@5\rendstream\rendobj\r20 0 obj\r<>stream\r\nSa6\f'\u001aJk!\b\u0018/\r\u0002\u0006\u00035C'\u001au\u001b\u0000c'm\u0015*\u0002\u0011]4f\"X~;MU\u0001\u0007Zt\u000e6\u000e\u0015k\fW3X\u0018\u0013\u001c`\u0001=*z?7ƃ0\u0006>\u001d\u0017S'DVc\u0011\u001cf\u001eu|\u0001DyBKŶ\u0018H۩#\u0006;\u000f\"Ј0H(h\u0007O\f\u000e+\\:\u0010\u0014dJo\u0011ќAЦ.\r\nuh\u000e)HEn3C\u0000+\u0005\u0002x6#g++-\nUsJ\u000bq\u000eO=\u0010\tV2mF\t#\u0017\u000e\u0004\u0013s8JC\u001b\u0014(<ơҼw\u0017\f\u0004;\b <$ѥX9\"]\u00133D\u0006N\u0012\u0012\u001a<\u001c|H\\n$Vӝoj3\\nvrȍ6-\\T\u000ey\u0014\u0007伏!hR\u001bb\u0017\u00057\"\u0007_2I\u0007u\u001a)e\u0015!\u00049\u0018\u0018w)]\u0018\u0014\u0004[7oR_Ί\u001eZ9\u001e\f\u0002'\u001f\u0012mG!\u0019nѦA6 1>\u001anC6\u000f(dM\u001f.R-ߝ\\f0t\u0015p06<$*\u0004w\u0010\u000e\u0012?\u0019·҈z$H2T\u0000\u0012\u0012)Y1]Eu\r_\u0014\bE%Gƕd\u000e\u0011TDd\u001eC7 zm:1t\u000ey\u001fS+b\u001aSm\u0012.ؙ\u0001:HxhD\u001cb\bD6,FTF\u0011H\u0004\t+te\u000eOMi\u0012YZe6&\u0014lgkRg^\u000b&%Tmzm5-\r&\"U\u0010IL\u0000q}v|`P>5\u001a\u0004?K\rD\u001a\t[) BID\u00189xFcw%\u0002\u0001Kx2(&~L\u00116&g\u0013\u001at2\u0000m\u001f\u0018E/\u0018Mu\u0005myT7\u001a56\" \u001cl\u0012kқ\u001b5F ̐γn=|Lұ\u001a\"\u0003\"b\u0012'Ua\b\u00075D\u0007;2b\u0018EF\u001a]\r\u000b$.Xj\\\u0012C9!\t:s\t!)Z\u001e5u\u0001:jG?}6}6\u0000`.\u0015\b<)H\u0003\f\u0014O\u0002\u001a6-+'\n\u000e\u0006\u001b`1\u0011%iL\b\u000b\u0010)iO\u0004y\b Z\u0010)#_\t\u0001c\u0003)I5LR5f\u0001ύ]NyQGSPFQB\u0004\u0006D\n\u000f\n\u0004\\#%I\u001d~ۊ\n~*\t2PL\u0017\u0019\u0011FB>\u0002kI\u0016qHi\u0015 13ЭRȜTne&Ӄb-gyxrH,礴z5(i'l o<\u0000V\u0001H%\u000e*XPAB͔\u00041+չouQDb5?YyI\u000b,9m\u000f\u0011\u0016\u0006n\bZ\u0017\u0016ܞ9(\fF\u001a\u0002\u000e\u001dB9X\u0016\u0002HH9\u0019S{)H9OzH!(MID\u0016J_aL>+nyD\u0016؇\b\u000b.\bi\u000b(\u001fk;\bR@/\u0014p8Q\u0000x\u0014\u0010P9]A\u001cp\u0004Db\r\u0004%B80\u001fgWM<+\rU,Upy\u0016-ʑ֞gJ_֎)f\u0005GNM\u00107N\u000b*NxS!%IIv?,r\u001e\u0001ZZ|4Lp菵\u0015NO%v_GB\u0016\brq喏}YDjސ:\u0002\u000eGl\u0018T\fv0C$̷{\u001aEDTG\u0015ΥN3(&\\n\u000e4a8d\b\r!j'vy\u0004U\u000b\u0004I+=bd7P\u001eb\u0012$,ugJX@o|\thеh\tp\u0010Vk.X꒱\u00050\u0006Lq+C:폡jG\u000e'\u0012\u001bay\"Dٟë97\u0016\u001b)udii<6Z\u0013\f27t[3q[jO\u001azՆ{\u000bF/|\u001b\u0006\u0001/+\u0007>\u000e\u0016Jq\bd7\u001aH\u0018\u0018\"@\t\u0010^\u0005G+VE&[ز \u001bm\u0006\u0012M`}U#%\u000f\u0007\u001c\u0019Rّu\u001e\u0003\u00009<\u0011\u0007ӢN\u0005\u0005u8p0öKJHJ\t=|\u00029٢f/CEuF)\rG:>Vܥd\u0013ސ\u0013F\u0018$#NMb\u0000WDnA^\u0013ursU(\u001ddAYZ\u0000Ť\u000f@- )iX)X\u0016d:\u001fQz`^\rq|@;R`t\bac\f\u001aT\u0013B/\fP\t-\u0018U:\u0010T\u0007\u00177\n\u0019z\u0018,/q-80\u001ddS&<\u0001Zo:7V/֫܋k=ST\u0012̅Ph\u001dN&Jh\u0012B|\u001d]ŭ\u0001K\u000ex4|\u0004>W\u0002~\u0004pOO\b\u000f\u001c\bVEPٵ2 \u001c\u001a\u001c\u0000tpA\u001d\u001d\u001c\"|\u001d%\u000b\te؇%}\"@ GH/\\Hj>ouN\u0000\\gk,QcI\u0005\u00129ڂ\u0015MK\u0007\u001a\u0002|l-~֦w\t\u0006}e(qL\u00056)J\u001de:Ä\u0001(DGe$H!.z\u001fA_8z)\u001c\u0006\u001e\u0007dD$Do\u001fV\u0013RR蝹\u0010e_, .\u0019@\u0016\u001a\u0011|wN\u0002dy\bt\u0018M\u001eXC\u0016\u0005%\n,\u000b}E{x\u00029\u0010z\u000ep\b}\na\b=\u0007`\bR\b\u0016\u001b~@\u000fЗ\u0006}\bJ%\u0007\u000e\u0000r꫅,1\u0007/\u0018\r\u0018T\r\u0002\u000f\u000fA\"\\6heѼ\u001b!yR'y9N}\u001e >)>op?[\u001b}~\u0014\u001cF?\u0011\u0007\u0006zY\u000eϗ \u000f؋{^3Tl&\u001aT+K&\u0007\u0006#Cy\u0000\u0015U\"\u000e9m}ã\u0011nGF\u000e\u001dV4.Zy\u001e\u0001\u001f\u000f:yP|ry^qF\t_7@M@a}\u001d\u000b\f\u001d\u0002q\u0015x]$\u001c|,A'P@'Ċ\r\u0015\u0015\u0016Γ@_\u001cDdQtJ\f(i\u001e\u000fsD.?X\nf1\u0013$ހix+4\b\u0017Juϟ\u0010+7>\u001e'˗i+W\u0001d\u001a\u00024Ke<;?HV}G2wc{c\u0016y1\tVi$\u001c\u001e7\u001f\u0011X/]+gzcz\u000ej;]Mf,ݤ3%X\u0005:>ĸ Mfh \u001a\u001bf\u0010\u001a\u001d\u001c\u000f\u000b\u00029\u00079\u000e2\u0017\u000faI+\u0015E\u0013\u0012dƢ4z\bMV\u0000]*N,T\u00161yAMw΀{Or}3\u00181juC\u000ft\u001e\u001aO~\bX]~=Xܢou(P:\u0011\u0000\u001476\u001c5\u001d\u000f%f(\u001fC萊q\u001eԆ\u0012\u001d4f1\u000e$M\u001e\"55r(S&\u0004]\nAp60gÌ`NW\u0001\u001aШBW\u0006\n\u0015\u0010\u001dH9(4T1-;\u0004*E\tA]RY!\\\u0005D\u0014*.\u001a(=nǃ#EBƯ\tR\u0001\t\u0004)=`hOIx3\u0019`\u001bc:\u0003P \u001eB/)n\u0012tV& iMp\u0004\u0004zj\bߝ\u0004'@P/ ֭%VϜ֑\u0002oV,FڇX%t\u0003\t\n%\"\u001f\u001c\u001f\u0007MSY-N˙'\u0000=F\u0014T-m,KԪ)!\u0018\u0010h\u0004vC@>&ADs\u0015\"%\u0019\u001fA,q%\"b%U\u0011nE\u0011-5\u001b\bM+*@\u0016-=q\u0003t\\y\u0019\u001c:חd޳\u0000\u0017~#\te\u000bV\u00002%\u0001\u000e\u0004\u0016\u000b\u000f|\f<\u0000K\b\u0002H\u000fa\u0001\u0015!\bAzr)\"^9\fg\u0014\u0006\u0005V^8lCLmmBC֠2wf\u0010\u0016Wp\u0017D81SPaݪ\u00019v\u00011\"\u0010\u001e\fİ\u0001${*\u0007م-ѡpF\u001dHm2q\fb{e(u`\u000b,\u001c[\u0005cȴ)sMb^CaÌL\u0013ĈU\t\n*ȁ\u0010\r\u0002=\u000bUGI{ar\n\u0004H\u0013Œ\u0012\u000f5\u0002Y22\u0017A2TQynA\u0002>\u0016&O\u0015a \u00068\u0006xoxTV\u0019^\\,\u001ac\u001d5\"\u001adԀ=`3C@+Z\t\u000em@Ppuz\u0000мAZ\rF}\u001c\u0016xF>m1zA\u0007{\u0003\u0019\u001eF1(@ͦtJH\t\u0018@A-\u0011]i#\u0000Ej:\u001e,wo\u0001\u0012\u00145\u0018*av\u0003쐠\u000eluڂţd5DB\u0012OB;|[W\u000b\u001benB3–Ŧu'5:\u001f&\u0004Y\u001cL\r\u0004\u0017/8\u0003q\u0015aO}hLa?\tO\u001e\u0016n}ܹ\nd\u000b-[\u0016嵰\u000bnX⍙J\u001dt>\u0004w \u0010\tP\b'c\u000ec\u0004\tj\u0019?c+F'/.{P@1h]k#UCT\u000f\u0016:FQz4\rAIl\u0011DHpe5\u0017OK,\u001d=LF*7p\u00156J9*0cX>\u0010+'\u0003œi3RX\n#\u001f\bx8IEFK W<\u001b\u001ea贈i|+-psdyI\u001e٦5\u001asi\u001dz4 \u0000ca\"\u0005\u001f3P @\u0002i*V\u0010\u0010y1\u0019\u0005e\u000f\u0001\n\u0019R\u001aO7\u0018\u0015⊬Fy\u00121\bCU\b;#\rZ/\u0017u\u0012\u0018\u0012J4#dj\u000b\u000e8l,ELw>&\u0012\u0002!A:RNʒ<\b%/vV\u001e+*QSZH1+\u00129Ώ\u0013\u00199̦($[&^R<\u001bSyy)RJ5L/z{F\u001fz\"%I\u000eElн>F\u0019\u0016,9d-VYZD~) \u00193&\u0001pP1Kz^\u0004o]?\n\n\t\u0003x\u0004&b]У\u0003:\u0004\u001c\u000b\u0005V}K /e\u000f/4\u0005*E~cDU=\u0012s9<9𡳒>\u0016J+gR\r \tA\u001b^\n&\u0001\nL\u0002\u0001]\"\u0001\u0002~A\u0005r\u0005)RO#8.\rt/\u0013X\n\tVyP$\u001b&F^GEZD^\u0012I0`\u0017y\u001d,}pzqqN@lN\u001f47g\u0017{Wd7}*\rޏ\u0005\u000b\u0004J\u001a&\b=؛&\u0000\u0013bHp\u00046\\xᥰ /@PP\u0002.m\u0017!қ4Ouc)*R\u0010)\u000fJ_b\u0004$cX\u0012K$\u0004C\u0010\r5\u0007OE+vhn\u0010\u0002c\u0015UszX\u0015\r漆\n8&03Gyԣ\u001f@\u0014\u0015|\u001dOd,2>dYF-/io$)p:H~\u0011\nc\u0007߲ۗ7]\u001a\u001c@GZ\u0012A\u0004#T%\u0004:\\(Ծ0W$^9\u0001BzTI[^\u001bWӋ+\u001ft^D9WZz\u001d\u000eN\u0013n\u001e:+~PrCgSZo\u0018\u001bHkL\u001317Di-e\u0003j͉\u001cbЋ\u0003_\u0003\u001dc\u0003g>uN@?)h@?_2'\u0006/\u0005\u0006\u001f#}\f3\u000b#\u0005\t\u0001z\u0006=\\A\n\u0004\u000fh\"G\u0010#\u0004NSԩsG+\u001cV\rƜ\u0001R\tJga\u0000ȣ1g&y){|x|q|\u001e¢|\u001e6)\u0007\u001d>\u0014|BN>\u0010I>`H>\u001fϫ)\u0001\u0010\u0010i\u0019\rr\rD?\r\u001c8ѝ`\t<-JȚ\r(NYxx\u0002pSJ)=k:D8s \u0002K\b=p'X'j<\u001fb3o(0o=\u0017{'\ty\u0005]1/`yhb3HVqX\u001cZ[W\u0000\u001flba<,P\u0015Is4?Tg#0\u0000h<\u0007/\u00034I?\u001e\u0000\u001e\u0000 [\f8\u001b\u0017+gHH_K8\n]\u000e3M\u000fA`sHc[iHcCٔiX2\u0014'X\u0011\u001d@\u000f\u0000:\u001e7{2\u001cy\b8.w\\P\u000b\u0000\bH\u0005\u0004\u001bL$\fi*f\u0014(Q!*\u0001\u0002#u:Fic/H52 #(\u0003\u00034ܝ\n(J$\u000b*\u0000\u000b\"\u0012&=\u0013n\u0014\u00054\u0017\u0018,\u0003\u0000XO0Ow\u0018\u0000&* iCX\u0003LRG*q%\u0002hN8IV$\u001c\u0005\u0019Qcy\b@\u0000\u0000t4s'hNc䨠\u0004C\u00129E\u0016b]\u0001\u0000L7\u0001*\u0013+J\u001c\u001f9d3$et:1pܒ\u0010uR…\u001bcL#\u0015$(\u0011G\u0014}&f\u0007\rdd\r\t;\u0013>k­p@$\u001f[\u0007PЕ\u0007BMI!\u0010bĤ\u001c\u0016\u001a\u001c\u0013 mL\u00079tx\u000b\u00109Q\b\u00140'12\u0018t\b0\u000b:\u0002\u0017c\u0004U$%HȺI:?ev4\u0005ӏ\u001d)*2'GVȨ\u0005\u001dYЈ|`a߀\r:YbЬRU!?\u0004u$fԠ\\Y!vڏ\u0019*e(D\u0002byA\u0007?zq\u0014(ipGPYk\u001e\u0007'@\u000fK-ڥLI}\u0016kΜ\"s-hr\u0003\u0007>|4tQNRTQeJ\u0001\u0011ϴ,JZ\u0004ݝX_RN\r}8$FfD\u0006\u0004G1x9\u000fj\u0007 \u0000#!$%ND<؜$1ݖI9j2\u001f\u001b\u0001AGS9\u001fh/\u0003HB}$؀;rIBr\u0019jnU\u0011\u000bjQ\u0013J\u001c\u00110P\u001c\u001am@!;\rC@{aŊ*\u001ag7#!-Yla\u0010YR(k,љW\u0017+{)oCO'\"{6 !V\u0007\u001f\b\u001e\u001f\t> \u0018\u000b\u0018'm\u0002F42܃|i]6IB\u00048\r\u0006\u0014\t$\u001e\\(`oU\u0004\u0016u\u0014`-\u001eheRh\u001cuC![\u0018l[?\u0000ZԚ\u001a>渵ఆ \bHX\u0011/=>\u0006\u0013$Z(*\u0010r772c:o\u0007.k[eFO53r;S5Nc0X\u000e!r\u000bv5Y\u0012$X܁pt d b|T\u0013'XIkNN$~:O%F}p>^墡\tOe!~4oX@~6P\u0000ZE\u0010̌\u00166*a\u0018\b!Gn\u00168*C`Q\u0005@\u0004+\u0005$\rGCBC\u0016Dh}\u0012c\u0007z.\u0002-\u0017\u0012O\\聯\nE}\u0013Nq\u001f-\u0001q_5{(o\u001fxl \u0010\r\u001fkaTh+m8\u0002\r\u000f(\u001aȆ;D\u0014$\u0006Iԏ\b\u0015\fб$,VSP!\t\u000fz򄓧F\u001aHjM4\u0010r\u0018!x]Uz\u001c=Eh6[E6\u001dh\rE (\u0011#'<)\u000fQ|lpP\u0000%<\u0014ad\\c78\u001d^\u0015\f@T\u0006\u000eթ\u00000钆JE7!\t\u0014\u0000\u0010j|!\\BmUAl\u0013$jX\u0000)8H\u001bdT35St>`\u00010B\u0002pPܥbYAk\u0007Iܿr\u000e|{\u0011ʭ-1e]TbM\u0000E)jxN\r\u001ch\\$c\r\u0015ǘJrl&\u0011<^dtX4Sz:iM-\bZ/B\u0019pG\u000eQ߾\u0006s\u001d\"~KB8Ma\u0010\fQZL@\u001cC\u001cڅcLNeg@8CN\b\u0007\u0016jX*Gza/\u0016o2Q1kkĹ\u0018\u001e1\u0017B2(3\u0016\"nl:\fh9K\u0012\u0015K\u0006kI/>?Z/Pܻ\u0014\tQk3OxZ{ٿ<\b\u000bȚ\biR\u0013@!PZ(^\t\u0014*4\u0000\u0018\u001cۧ{ʪvXH\u0019w$nI\u0015[g\u0002\u001f;QV1&.9$^\u001dB;JH!AJ$\u00198nDp|q!P<ҩY43^\u0000T|5\u0016!\r;*N((IF\u0013&\rl)jq>\"C=JE]\u000e&ܿ\u0005wS#\u001dB\u001fU\u0003\u001f\u0012(*\u0004\u000e\")\t ȆeQ\r~1)\u0015F\u001e\fMPGf:\u001d\u000fP1\u0017yV]\"/\u000eM\"DX\u001f{ۜbC7D,c\u000e}`p&4\r\u0003Ů)T\u000b`y|s nB3Ħ'\u0007N@G9r^eХQ@\u001e\b6/\u000f\\9tWe\u0016\"֪эk2cq\u0000,p3qW-5\u0002K\u001b^y;AKJ+`*\b68p.<\n\rGU\"t$!4\u0000\u001f\u0002&\u0000w\r1Z\u0019Xy2:e\u001a2JH\u0003`\u001ch1ĝU=;|ĽC]\u0011f] (; Ҁ*\u0019,\"\u001b52yXB/\u0003($ Pa6G\u0016\tAdCI-j!N'y3˨m)RT\u0016QR̢Q)DB%\u0010wub^,*o}\u000ec;\u0013|;M\u0002SH<\u0014GH5py6\u0013\u000b:\u0015\u0010cO\u001b҈9Q\u0000\n\u0001nFxVU\u0001$\nV/@Y16\u0006GjB\u001epxpGL4֚Ug;\u000e\u0003Wj%M \u001fc\u000eaD\u000fƻ,\u0010\t\u001aeޮ\u0019qo\u0018dt\u000fEʧR\u0018S\u000eI @cڨ3\u0005鰪\"\u001a+ܘ,{!\u000e\u0005FE\u000e:\\߮qo\u001f%V>cp'\u001ep/u.U\u0001{E\u0014]\u0003>PEL!Jn:\nvٍ(`lA2hp@xt\u0019\u0015vhׄP{\\}}P=\u0015w=ϼNRN\u000eo\u0015ƽ3Y&Wʄ<\u0005YN\u0019\t.,@\u000bl*bOF,|\u001d>Bޖ\u0000~~`o0yg-J|{\t};x~\napܩo\u001fo'\u0003#oon\u0017u\u001f0$cʨ|H89\u000f\u0002UE AW\u0011u\u001e\u0019\u0004vn_l\u0017R\u0005P\u00195\u0006\u001f㜻7aKۻ7%݃;N_}\u0000\u0012|\u0015R\u001b>\u0002Mݞ\u0001QBed\u0003XN\u0019\u0010U^gJ^\u0014rt$mlx`\u000b\u0001\u0004)DAe\bVCg\u001d݅L)q\u001f\u0018s\u0019si-&\u00032y6Y\u0001sʪ&~S\u001d\u001bh\bxdѬ\u0002&H9H-\u0005)h.CljSouRrϪ\t\u000ekL+v%V\u001agg\u001c:4\u0019\u0010\u001f\u001b#T\u0002\u000e\u000bDdҁbX\u0004sꚱzT\u001a\u0002q\u001a\u00151y*rsRB9L%X\\G,\u001d8L\fcx-ŒՂ2&L\bM>4~4(%Ѯ3FyȀX\u000e|\u0016؏Q\u0002}t#-;\u0016T›⪘e墿am\u000eb\u0013Q;\u0014Q8[vF\u000b[pV|G\nq@\"H\u001a\u0019Ik(\u001f!ġ8LvT‰LۍSF+\u0002`\u0002qء\u0018a (\u001c%\u0019(D\u0003\u0001cg\u00116[ce8\u001b\u0011쳂Cx#sp\u001d\"L\\3CUB:h\rN^̸lK\u0000wm!*I-˜/ɺ,\rƦ\u000eC$_4\u0000H\u000e\"Ї2\u00112UԞ6p\u0007] \u0007\u0005bPʝ1P]\r=➙~\u0005,̀T\u0017Nn]0PG1M_\u0017\u0005W\u0005\u001eT>\tW\u0005Enkڪ\u0003Z6g\nG\u0012Z)#sPP\nR\u0000U\u000b\u0006}a]\u001b=l݄1\u0019|H\u0000\u0019.\u001a`\u00077\u001aL7\u00032tis\u001c\u0000TWb\u0010\u0005\u0016uhx\u0004\u001c\u001dh()\"}\f(Qm6((?\u0016\u000e\u0012F{ä{\u0010+\u0000q\u0017\u0002\u001b5D\u0017?\u00167P\u0019b0dl\u001ai{V9h;015D8\u0011L\u001b\u0000Ŏʑ\u0013\u001e*\u0015I jr:<=)\u0019|\u001e'L\b\fSBCڤTSIؖj\u0005![E\u0018@\u0006 \t\u0005w\u0019Ā\u0004\ro܄\tT]\u0005#zSIV2AY`\u0007]ZLI\u0012@fHK\u0004ʝQ=1\u001dCz_\u001f\u001b|\u0006b\u000b\u000e\u0005\u0003X-\u0004ˮ`W^\u0010\u0000:@i3\u0010\u001cP\u0006\u0002\u001d\u0019\u001dQqXԷ\u0013?6A\u000bQD\b\u0014B0foz\u001aj*84\bPr\u0000H\u0007ƿggE^Q*1+L\u001cZ\u0000\u000e\u0018l\u0014q\u0017;9u\u001a\u001c\u0006%8\u000e(A80P\u001e\u0012߭\u001d毊`VfS[#>(\u001bt\u0002j\u0002@8\u0006oZ\n,Vk!LP;݅~y:\u001c\\\u001e\f! 2\u000eYp\nuMH\u0006)\u0011\u0017\u0006\u0014:/B\u001f.RE2qP\u001c]5-b91;5\u0016]\u0019lcdE\u0012s+b!\u0003O~\u0014\u0005J\rЕX./2iH!mN\u0002\"=\u0006\nSKug*\u000e\u001a\u0004&Ҹc:/\u0014w+\r*\u0010*JI\u0000h\u0001=JE\u0003-8k/\n\u0016c\n\\L8\u000b 8B𴚼\u0002Z\u000bj\u000e\u0014 \u0013HG~\u0005\u0003A\u0006+Ab1*}\u0002v\u0012\u001fC\u0018X6\u001eX̕\b\u0005R\\X\n\u0006\u0006GyM#x\u001dDl\u001f3=8&)\u0018Jć`$&4@0'\b\u0011\u0014M\nU\u00154\u000fY\rrl {\u0017n\u0011y\u0015\u0004@Z\u0016g\u0015\u0011`?2>\u00029/Ʊ@IDJH:Qk18}F\f\r\u0017\nWIʁWҮT\u001f=\u0004eĂK\u001dQG=\u0011f\u0001w\u000bwG\u0011c\u0014\u001f\n\u0004\u000fwj\u000bC\u001bO9|.l\u0011J(Tp8\u0003\u000bܪ2U\u0014X1vi(/\u000bV-dk`Qzb3\n\u000e8\u001d6;\u000ew\\{ÒB}{\u0007x;k}{}c\u0015IJ)y~J>i\u0006\u001dXa8;KzR\b $m3\u0012ڒ\b\u0015!v\u001d#\"\u0005w\\\u00017t;'*\u001dt\u0017x%a6~\u0010GP$ET)D8\u0005(8<\u0019m\u0010V=ؙcܱ-nn^n\u0003\u0017M\u0005^\u001c\u0016z\u001agF)K[4x4\u001bAn᠋N&\u0012F,\u000f\u00112I\u0011Gp5\u0014:' Jf\u0014KQ\u000b!`w\u0001\u0003X؆)+i\u001c8*^aGI>a\u001e\n3Ll6*Z\u0012X\u0019<\u001bFh\u001alFaA2a8\u0002\u0004C\u0013~\u001fʪy}3>yw\u0013fU)\n6Li\u001cqTS|O`‘Q<:!l\u0002\u0003of\u001aPod_b$4S`Y\u0001Xu*\u0007\u001fi\u001dNXD\b]VrR\u0003\u001b~Q}fPmߐ{9\u0004vs a)\b%IX\tB\fD08Ȇް\u001c\f\u0001ir\u001c\u001a\u0011P\u0002aM\u0001_N\\Q\u001e.3+\n)o\u00190\t\u0006,\u0007\u0004wnb]\u001fr솸O닾\u000b\n\u00073/}Uhfi뒘\u0014DLq\baQa\u0006E((H\u0003Q(C9\u001d1\u0012wp\nT7eHn& <\u0001D !K.X\u001d \u0000cQD}]H@\u0001\u0003܌ge\u0004\u000e[ϭ\u0003\u0011X*\r\u0004eP\u000e\u001bAZQM1%\u0006F\f xz'@T٭˘L)\u001e!\b\u001fTcղ/w4݋p|\t>\t\u0014f= \u0006\\F\ne9Qy\u001afK\u0004\u0010^PUp\u0019*ON(\u0001b\u0016)U& B\u0001&.!(u鴤ЧrR\u0007gKQC_\u0019&?\u0006i4\b@\u0006B9\u0018\tNO\u000b„\u001dR\u0002.\u0011\\y\u001cQ\\@ݳLeb1L7I%\u0018\u0016+@wβr\fZ.}^î8\u0004j\u0019aN\u0019\u0000\u0017?Jb5\u0013;ЍE@\r'{k\u0000w\tY\b\u0006 B\u001eRG;˾O\u001c\u001ą\u0012w\u0016iU\u0010O͸[,\u001e1\u0006\u0007\u0003BO L\u0015M\u001b0(K)Kƪ>\u0014G53>\u0011S-5&%-\u001f*况`J\u0001\u0005吿C\u00005-4\u0018@\u0012w\u001cQQ)1B8\u0018wX\u0007u\u000fwCtR\u001c4\u0002a\u0014\u001fs\u00038!\u0007҃c#yD\bR\u0014\u0002\u0018))g/)X5|%ꠄ\f \u0012paYn{Zd:s/MrGq;/\n i\u0003\u001f;Y\u0010#\u0001C\fBad|l0\u0014j؜6\u0015>*H\u001a\u0007qr훁S([{\u00014;ԍ{\t;\u0007{\u000bo\u000e9\u0012P\u0012\u00031'\u0013\u0006ȩu\u001d,DvR\u000eP+^\u0018m\r(+\u000f#j}\u001dNJBn\u0011r{7=xy\u0010F^\u0010I\u0016\u0012\u001f+9q`1O\u001e\u0006|Ad.u\u0016J54ssh&|hW\"2z\u000bT\u001e4M%X5tL]DDȽ$ٌ\u0003\u0011wؽnL\b\u0007\u0019@%'ءL\u0006`eI$;\th\t\u0010\b1RB\u0007(\rJ\u001aU:\u001e\u0016\u0003X\u001eFZ68ɝX{\u0010^ý, \u0016\u0006CҨp$&F\u000eRUӮFr;I׈7\u0017:\tr~iE79\u0015κ71Hg*\u0012\u0010brh)s3\u0018fCg\u001fL{ KB;\r\u001euj,1\u00101^Jm\blAL]L~ImNޝ\u0016\u001e\u0002QX3qWQ$޺T\u0018Yp\b$\r,t\u0014|B4\bW\u0007UFUHRH\t`%\u0019U`$rUx1Zf\u0007*U\u0018wK33\u001d\u0000\u0016qL\u000b>\u0006s\u0014\u0017Y\u0004+-\u00135\u001dH0\u0001:\u0012|\u0011cp&\u001fWXjĠna4'{$WR4Sj!.~s;Y\u0018x'\u0014{BO{:}ྡྷ\u0017K{8\u001d=\u0014$​Q(c\u001aI\u0019ML\u0018\"Y\u001a.cZH\r\u0018THT\u0005v>\u001eN9\u0014\u0010q\u0004@\u000e^\u0016qL2qG|p\u000f^߾5%6\n\\\u0002X\"\u0002O3\b[oL: \u00184C-T\u0005uÎ}̓@(/\u001cI&36?i*\u0000Px\bQ\u000eB-\u0002YB4Z\\U`Y\u001eL6XΎzyZ\u00051P\tI\u0013w6\"\u0010\u0017@\u0013wM|l\u0011oW.$)IU\u0011\u0011AD\nW\n\u0007W<\u000fKc\u00158Y`\u000fxhkiK's_N\nP\u0015.)\u001eg\f^i{s)>p\u0018!1K\u0001aV,UaIr`(mٙV>\u0002x\b\u0016c)HzH\u0016l\\\u001c~lG\u0018oh6\u0002\\@?lٵf\u0014X@9ϪA*p)1.\\\u0001aW\u0006\u0000Xu8\u00024F?.e]w\"\u0007\u001e\u001c3J\n4zj\f\u001fTj\u0011\"$眏\u00065K)t`8\u0012X\u00185\u0000,9=3&\u001c\u0015S@SGHNA\u001e=Ұ>\u001fСDh\"uҥGIE3\f=*B舶Qu~&X!l\"\u000b\u0011\nĭF\u0014(B.Ap\u001cĉ\u0007ԅ3S=:þ\u001bc\u0016F\"\u0017\u0017\"\u0005p8abیb5ƙnHad߱Od\u0002z>n\u0011\u00114r'Sɸ-\u000fx{h3RCH^t{\u001a3|\u001at\u0004D\u0011\f\b#CCwC5|i\u0000\u001dOb,\u000bɭr8s\u001dg|\f\u0016A\u000b\u000b\u0006BP*E绬9\u0000\"w{Ia\u001dpxx\u0003u1i\u0014][33*,NIHBL\u0007\rz\u0017'z>9<닀瀽\u001f\u001fd9CP\u000bEE+pq:U\u001bp)`3bMe\u0000əfh\u000e\u0010EF-f<ʃ\u0017\u0016y\u000eׇDP$x\u0004Ryu.\u001a:D߄J)Gy\u0002ݑ\u0016wxC?F\\X@Bx^QyGug\u0001P\u0001\t\u0006HD\\wܟ\u001dR1–peO^Ȣ;FYT>F\u0012F둚U$\u0011g\r\u0004\u0005YEܻ\u001b\u0016w\u000b%\u0019\u0018\u0012\u0005G.E\u001e|,\f[E.{4zk%Amq$\u0012\u0011w`ɘ3\u0016Oed\u001aϩ\u0019\u0014)m-\tF\u000fj\u0016Kt7]1=\u0015\u0005ĝ+\u0004cR\u0000w\u0000un\tɡ֬\nf\u000e\u001dw\u0013'(-5P#\u0013\u0018jfD\u001d\u001cuT\u001c/aC(\u001b\u0014)9>rlI\u000f\tr]q\u000fphP?.GwGm\u000ehAV!8fC\u0000I\u0011 K%\u0002BTQWͫI\u0005!%2$AN%۫\u0016c*ǐ{\"Ԏ;\b\u0002}\u0001`!\f\u000fj4'aH@\u0018\fYer\u0010\fF[9|Dx{5y\u001b\u000fp\bt\u0014hHyiYѹ'w;=&\u0004#*\u0005pb\bv\u00030nl\t\u001a \nVI\u0014\u0005ɀ]8\u0012\u0007$^D@\u0015\u0019M2\u001f\u0001\u0011\u0003gw\">2eTamіܷ\u000e\\H$(\u0003\u0013\u001b\n)\u00067\u0018G\u0010RoX%\r!\n\u001e\u0014g.Ml\fV|E\n@J\u001fZV\u0015\u0012( \u0018\r1Jg19Vep\u0010pTrR.vYsT_\"\r4!\u001d\tcQd`P\"ţ\"- Js\u001eȓ\u0016c\"qB\u0015W\u0016\u000b.r\u0006\u0018r\f&^\u0018\u0007l0L\u0014\f\rLg\u0010\t{A\u001c$\r,\u0010HQ\u001apP\"\u0005Yp\u0016ρ\u00186(E2\u0003\nK\"-4w<;]\u0004\u0010\u001c\rqqD8y\u0018,<\\a`\u0003aM\u0007_LJS\f\u0000\b!B@\u0003*wXK\u001d`\t^{\t1p<\u0018.\u0005\u00127lS\t\to\u0010E=\u0014J\u0007-b&1L\f\u00133\u001fd\u0001\u001c$<\rA\u0002\u000fT\u001f;\u001b\u000e^xM\u0001݃+_s-\u0013wS\u001f̊|,J=3$\u001e⣌F1|؂\u0016&\u000eMƕ8\u001d>B\u0016bQ$\\[\u00002\u0015z\u001f-\u001dB?c7*\u0014\u001f+5ܵ/\u00123}O(sh6YX\u0019 sBP(M(6C\u0007:\u0005d\u0010FD\u0013d4A\\Ϝ*\u00046u^JTger[J]&Ҹ[T'q'0npRjUS0 @\u0015_&M\u00065\u00109\u0017T\u0006'q7$Y\bO@Fz\u0002j8N?zH1{\u0011w\b\u0012%=\u0012\u001bLłHU,\u001fh\u0012\u0011\" 7ttΐ$8S(3( Iƣ\u0012=\"\u0012ab\u0015NW\u0003Vh\u0012S4N\u0011\r'w@.ǽq _\u00141>\b\u000b{pdB\u0016119BgB=\u001b\u0012}.#H\u0006;\bGi]b\u001a541\u0000\u001c@UtTD\u0012ʆ]\f\u000fpJrjVelS-ָ9\u001f#W(\u0006WҖ:P\u0018d\u0015c=A\tA\nU\u001cC.rEm\u0011J8\u000e'\u001d\u00143%\b\u0019UDr&*q\u0003q<\u0014bTj뢁yB\u0018򵋻\u000e)ZxdP\f657{Yh\u0014?ɒ\u001dT\u0004mR@z Ys600'fq\\08`:xD>&\u0013*d+ř;E\u0003!={cYhis00\u0012B7+\u0002\u0005o\u0012PԶy\u000bU\u000b\u000f\u0019@HNXfPa\u000f2N\u0001ulVIlZ\u001cJK\f#gEITG3\n\r1°Fa\t\u0011Ԃ`*\u0013q\u0010P:\u001aoZ\u001a4\u001eg\"Š \u0012\u0005֩3\u0018lD,\u0014# (-+\u0001<+;PJ\u001aw8tF\u0011E+]*h\u0010Ra\u0012pKbT\u0003Buf^\u0012φ=Qc=۽D&\f\u000fX\u0016\u000fY& pQג)\u0012QɔQ1>\nȝX\u0015dI\u001c({8(,Jю;0+\u00100\u0007H\u001dHܸ\u0010,y*\u0005\u001eN)G:T(\u0011C\u0011@=o\u0016i{$0\u000e\u0010:\u0018 >\u0019p\"\"\tKT\n\u0006cCb0\\{4+ⰻ\u0004\r\u0016\u001c\u000fL4\u0012\u0005%H*+%\u0002e\u0004yr?kM\u001d*\u00128\u001fߞ螀@8\u0011\t.EMTwcI6A\u0010{:iR\u001dTw\b~r?\u0003rw1\u0018c\u0006PH\u0010CMk32lEEd\u00197U,\bt*ci)PH\u000eI]= c \u0011\u0010L2p\nL22؆3\u000f+@*\u0013*ژT\u0004-X$T\u0000f\u001f\u001fc}<\u001cJ\u0010e`2i;br/A`:\u001b\u0013\u001f1aݞ\u0006F\u000fJlH$\rdc\u001eU*\u0003\nmFBHu?TVf\u0013\u0017S\u0014\u00154qg8*EP?r2xX\u0004\u000b\u0018\u0002-\r\b\u000f\u000fذ8%d!|a,jB?6BB^}p9,M!ܫj0\b\u001f;QJ]y0QbH\u0013C=\u0005cݧ3\u0013S(M\u00133\fbi3w\u0005(w!w\u0012d3c\u0012HWPo\ns9QIrM(\bfD*!s\u0019=q\u0007D\u001f<ۄw YU\u0014\u0016ɢ\u0012EBEŸ/X\u0012@X%ˉe\u0015&YxD\u0002\u000bDHfci4\u00174r0V\u0005Ti #\n^\bO\u000eâ*#.~r\u001fq\u001cr\u000f?6\"㾈G@-Gɜ4[\u0003/\t%<2 Vj>y,\r&z:\u0015\ndP2<$q\r\u0012^@\u000f'F~\u0006#Cm\"0@{H=>3qo?e\u0006bHH\bJ\u001aQƻ7\u00179\u0014:JTC:.D'D\u0011Pt\u001ewN@}\fQ'+•t\"\"w+\"C\nC\u001e4\u001f%'\nw6\u0013\n\u0001<Ñ!YDrcg\u0003:\u00048\u001dN=\u0018R}*jA\u0006pz\u0005\u0011ARĂ\bI!Z֊E=#)or/hfrTq\u0000>+\u0002\u0000c\u001f>},$C\u001b\t<$ՎxTwtcQ\u0017D Ф,!\"d\u001a5/Qb\u0010N\t!,)!,\u0015n;@c\u001a_;;ǽsr;\u00025;kG]\u0016cHmqQ喎c㢿ᢿO+X\u001fqɠ:厢\u0007ǣqԌR8(Hp+7\u00163͗pa6\u001e'|\fqaqx8`\u001f\u0001ڰ:ِ2d(\u001f[\r=H!=CoKV2\\/\u001c\"\u000e0#L$\u001e^tV|\u000e\u0018VIqV1\u0013}D\u0011+s\u001fVȐ9C\u000e4y\u000f0%))h8\n\bj\u001b\\\u000ef'D@Qt,Pxo;a\f<5\b:\u0006DT+u\u001fɩ>?v\u001ad\u0010\u0000#C#\u0016O\u001c@UZD\fZ)p;44gԌ\u0013*\u0007_!\u001dNXL\u000eAgp^\u0000\u0005H\u000eB\u001fS@\u0001+{\u0004\u0014U\u0003pRX\u001a%\u0005sD\u0000\u001eyȄ1:\"\u00072\u0012\bԖP\u0001W\u0015A\u0007\u0013lB\u0014IA8J$?\u0006 \u0010A\u0018\u0019\u0006/\u000e06ӻ\u000bƄtk\u0012)\f#ho\u0003G\u000fx\u0011gJe*fK\fF\t:\u001f\u0012\u0005/db9\u0013(U\u0004Dne4\t\u001bH0\u0000pz{Y\u0017\u0003\u0013^/]Px\u001d\u000e\r \b;s\u00056M'n!\u001f#Kȶpnֈ<ڹ\u0001\u000f4 %)d+Qn*{.$1\u00105\u0007\u0019l$!}YK@\u0015>W\u0011\u001d6\u0011T%EQҰX\u00036:(JL\u001f\u0006\u001a2&\u0003SB\u000e\u0016EZYP\u0011\u0004&)Ɲ\tl\u001cJ\u0014\u0016Kh\u00023H\u0006g\u0013gg?\u0018'@\u0006\u0017T\u0012\u000fp\u0019:ТI\u00123:,gY}\u0013!r?Tq_va|qy铑\u0004\u0004Bꏍ@a\u0018[\u001fM\u0010>Hp\t_\u000b\u000bhy\u0012q|@J.NAf\u0010im{9\u0001\u001b\"ݸ9\u001fc$Gm{~MPN\u000f \u0000\u001a\u0004˽XE\u0006\u0001\u0005|䒳e>\u000bO~YFL'\rtRU\"$澁\f徑nX>湨\u0001n\u0003\"\t\u000fvUۅ\u0016\u0013u*e\u0015\u0012jb$>8,$W\u0010B˦7\u0019Ӆ0b 5\u0011\ni\b\u0015FjC\"-\u0002`\u001a%h\tn7Gx:\u0019\u0018\u0004DqoI\u0017\u001fxݐL\u000ebAWD!I\u0014Mf\u0019BUH8eY҉]j+\b^f]8љ{\u0000{f\u0019$i\u0012a\u00149%(\t\u0012iݙJ(2BQZ\u001aӈ?\"(}\ff\u0014m\u0013U@2\u0001}*w?\b;{=\"\b\u0014\u0019\nF01Ӣpkt\u000fNPtXt\u0002\nX!I\u0004\u0017\fje58RBa¼!seyEoҍ˯\u00010-ctE\u00033\u0016\u0018\u0018Ѷ9zT,\n 2uty㌪X֖!\r91XP)wFȽҹ^=\u001fq\u0019aCt\u001cGi|D\u0014jYH9\t<\u0015ԉR^\fj=$(\"D2YXGXyZ^e6Xdt\u000e;JÑ\u000e'C}X2s8=.\u0011j1=9k\u0002䞓N5I>r\u0012J\u0010>\n\u0011h!9\u0018\nh<\u0017\u0010@\u000e)2\u001fH쫸*w*\n^)ww\"w\u001a\u0011w\u0010@\u0011q&Gl4\u001c\n1\u0017Rj1\u001e%l\u001e&ͅ\u0014]F\\\u0005%Di8N\f\u000b(afY/(QP\u0005C-f'\u0015c\u001fXB{9\t\u0014\fQ\r'\u001b\u0006\u00189\u0005\rv,[{()\u0006\u0012ሊ\u0014-u\b8kr9il6\u0012Β,}29{\u001e>}c\u001f>1QG\u0015d\u0002*C-%'7-ds>vq;_r:\u0010<\u0015\u0015\u0018A\u001a.X\u0001$W,ID<+w\t\"wհQ;Hŝ@\u001e)ڄq\u0010`\u00186Gܚ8*V)\u0007TGI6a\u001e(?+\u001fcᗬ&|H\u0006f\u0014\f|h@F6YPG#&jD\u001e\f+e\u0016Sʐs։\u001c,\u001e+^\u0007hFzXNB~@c\u001dH41\bQ\u001c\u0001h\u001e\u001e.״F6B^b_u\u0014qd(ً6܄љ3ڛc<\u0004\u00154#A崠@s\u000eD;)ZoVig>'>5\u0001ZP@*2w [\bD\b6ŧY\u001b\u001f\u001c^7IB\u001c*k2Р0\nY$\n\u001aR[\u0001?\u0016r6\u001e'f\bd}\u0011T*\u0004)5X/\u001d6`h\nb\bFapϰiq\rãjfՅj\u0013A_B>;vE\u000e\u0001\\8(%\u0010\u0011Y2\u00112Ĵ\u0016\u0004٠\u001e㳈C\"y\u0002z>J;3\u001aPqh}\nƣ}qy,\"\u0016\u0018$\u001fbXܙdTJ{ZǴ8d\u001aMD>\r;\u001d7N4rX\u0015;\tahia\u001b\u0019\u000b\u0003\u0007\u001c\u0013b+БjjF\u0013i5\u0017N&c\u0000]O\b2\"\u000f\u000b\u000e\u0002L!\u0015+a(wI\u001a\u001aYB\u0010\u0003\u000e\u0017\u0002\u0010-t\u00105\u0006a$\u0014#r0AV$\fxy\u0015!xuV%\b@\u000fֲ\n0\b~b\u0001\u00007>F1yԁWQ@\u000f\u000fp~\fHS)|.3\u001f\u0018W4\\%\n~\u0012\u00004x?8c_R;%Q\u001f+&Z(\u001d\u0016v^0q\u001fl41\u0019\u00052\nnfކ\u0016>\u0018Q\u0017\u0002DD\"D OeD\u0012\u001c?OPYv)Ҏ K1\u0004\n\u0019U\u001cfϘA\b\\k\u001b`\tX\"\u0014c\bh>\u00009\u0013B%#\u000fJג\u0004\u000f\u0013(\u0015hc[mcwhV$ɲ\u0019sF$:]HaI&`z,!WnR\r\u0017:q\u0000\t+\u0000\u0017=5٤\u001a+,C:\u001f&0Mc1#wt\u0019E%\u001c\u001dQF,\u0017Q\u0001JΞ#\u0006+NxVGg6#JgZs\u001fAr\u0017]>;Z^Mc_\n(=ѩ##к>:ͅe1 Ç\u0015S\u0011i/HfZzbUsgpLs\u00175` $y\u0018X[l\u0000^\u0005\f58+\u0015|P\u001eD&\u0007\u001596Z]cDE!f\u001btoG+X \u001f\u0004\u001c`A9ݝ\u0012\u0004\u0004\u0010\tEH\u001e \u001cym?wU1\u0011\"waQ~@Vg&oMD\u0017rmB\"\u0014\bU\u001aItFT\u00061\u0010\u000e6TzXHK\u0015\u001d.=\u000e\"0\u0019,b\u0007a?6z*\\up)&V*\u000be\u0012\"\u0001̧{46\u001fy\u0007=\u001f\u0012(\u000byp\u0010Z.ŸH+\u0017~\"]sOȎr\u0007\t\u0011rǝ\u00112Ig4q\rrB\b\r,\u001f\u0013s:\u001a\u001e\u001a9x8T%!\u0012\u0005\u0012R@\u0002i\fKg\bP\u001f >}c\u001f>H6WQIB\"#-̆3\u001aͼ/6vaw0/KhN\"JJԤOjG%O \u0005Vr/6ݸÉv?ָ\fYqq\u001bd\u0003\u001b\u0010\r(ic_-jf\u0002Q\u000ef'X%e솨:!7\u0005.C,#0tc\u001e_F#\u001dfˋrh˭τF)N\u0002(,\u0004Tk\u0014e\u0017P\u001a2nQ$K\\\u00022TԦpDLN^\u000e\u0002tzB,`+oɈ w\\vW[i\u0006\u0004!\u0000!E4G\u0003KPv\u0010/\u000b\\YIr׿\u0004\u001bDsf3ģ$TА\u0014\u0013&]RfϸB\u000bRGLH\u00158QF\u000e9\u0001Z[>8wL81;;kWBhݱHv\u0000Qu\u0010U*]#e\u0013cV|3+4ج\"5£B?\u0000\u00118M\u0018AQ\u001d2F{//>.wVj$w}c\u001f>}c\u001fTҺ\u0005c4\u0002:Mϔv\u0004jc=:\"0U0[\u001dI2-sZsgYr_>W`Ҹ\u001f\u0000q>}c\u001f>}c\u001f>}c\u00199@>sC8\u001fD֟%\u001f:\u001aX)>K\u0014(?gB6;>d=ۍ'z-\"QW(\u0011T?(9X(\\N\rc\u0003\u0000q>唨߽\f56 \u0017\fJP]r\u0002F㷑N8\u0015\u000eFޓH_\u000bo\u001eSfvMM\u00100gPLoCPkrE-$ôebWNJ(\u0016\u0001\u0017EE(WJ_Y\u001d\u0007Gz-\u0007_(7~<\r\tO\u0016?nƶ'\n\u0017IMT~,\b~\\ՠ\u00074?+Зf\u0016z\u001d\u0012\b\u00074^2)\u0010^5\u001f\u0000\u0000S:M-jΩjD,P\u0000m+I`bZ\u0013{\u001a1\u0000\u0004?Mp\u0016\u0007tmW\nzϗ\u000b%Ā]5LEu.'D\"Xb|EwMl:Q=U\u001fryB\n\u0000=?\u0001s-/H\u0000}*fp\u001eCa\u000f\u001a|$CW\u0000̢..-ݝӑ40j\u0007\u001c]\u000bZyqJ,\u001bWK\\6\u0005+\u0007[Y\u0019y\u0005yX-q$8-Zw\u0005Z_\u0001H/m$-3ay\nʴy\u00026(C/J\u0010?ְK\u0017a\tU\r\u001f\t[G\n_\u00013ב\u0010\u0018~6Wͫ&͓j?ge\u001aݰ\u001c\u00077\u000fU3D{3~`coS{50m4,4oKZ\u0016\\rbͱ\u000f.EO\u0014*1\u0005n6H\u0012h\u001d,_\u0007d!)ăcn}MO\u0016aayVejub5g̓E\u0010[Ar{A_\u001bT3}ޫ\u000fjߝ\n\u0001\b*?+\u0011XOx= ڪv>\u000f@g)u@,VYի\r_35\u001d8}\u0004_\u0015Kס356fjqXM\u000bs;dݙ\u0011Dv\u0012bN`v\u001a)!\u0003r<ŅO\u0016=c[a;Nb58]\u0014\u0011T:\u001anWn'=\u001f\u000e]\u000bJ';kl?\u0014\u0003\u0001>\u0002;Ia\u001a5բY*S[To\u001fkWjUUl=F\u0006\u000bb\u0019R\u0003`K\u0005\u0013OJ\u001e>Ģ\u001f\u0004;\"X\bIamK\b\u0004C3H\u001al\u0000)\u0001\u0004\t(NTәZiĔc\u0005\u0011s3;ՔRA\u0006\bLM.7\u00048e[c~nO5$\u000bDK'\u0002\u001emM3S9$ֲ4E8a&X\u0003Kv\u000e\u0019hK%J.éΫIJKOLm\u0014'RԄOpzBZH)5\u000e>7sǽS:l]kC\u0015i[\u00056k,-zah5<7#ך\u0006\u000b狧\u00155qUX\u000e>\u001fS\u0014`(\u0014,k.tI)V!k@,\u001dB,\nv֕(\u0003j}en*\u0001[Ԯd\fh \fb\n\u0013\tanc`3X0\u00152ЭMgj:a\u001fl\u000b\u0012\u001b\u0007f\u001f#\u001969!)FEްn\u0000\u0002\u001a$Sv$`S\t\u0013I'\rUuZ0t\u0000YNO\\NGL59vj,XV;󟢊г\u0001\u0010Xek\u0015tT,\u0016Y,T\u0001\u001alw\u00041nD\npH>p\u0000wE)t+=NA\u0013\u000b\u0012z¥\u000b\u001c\u000ez4h^*,\u0004\u0002\u001cb7\u0016,o<~e0)~5ik̶\bTWm05c\u000b>\nx4Qۅ\u0016AgjU\u0010\u0006t\tmS߬~iE\u0011YJ\u0006-*`|\r\u0005>9eu\u001b7v-НfgA|dTzT\\FH{O\tKv\u001bj\u001fթ-\u00070OO:\u0015{6\u001f[{j\u0006w*,sZiUJHU'?W3?*Mg\u0011]Na=7_fqN\u001c\u0014Nﶇ5mpV\u0004ʥȦB/ϸ)@Wj\n\u001eҸWiY\u000eQ8߷[\n\u0003\u0003Tw4\f2eRf0\u0004nyl\u001a\u0006\u0012:~\u0014\u000e\u000bUoXg5kjX?5x&'e39\u0015B|!ᆪew\f\"}C\u0005)%š)\u0003|\ny\u0014ŗ\n\u0014-؍'Z=\u000boOaOG9Yd4>Nҧ'rU\u0014YkDՂ.\u0004\b(\u0011x*SLԛS)u2z*Rg}Y(OzljfuUOk\u000fjgkpNJB@ScO\u0005\u001aH\u0015hjъ@Sk#NzMXxŒciX#LXk%o\u0016xN־*\b45ogj QMYf.l|kbJ6ZNxZ_\\Nb]F\u000b5\u0005\u0010hj;SCe\u0004Z0A[l9,7\tEemt/5b\u0011\u0016k\u0016>kcٸR!\u000e|[?LV\u000eM\u001d(~[k5,;iZ\u0000?\f<~uWm\bv\u000e.r@vKIQmܱ\u0003\u001c\u0003\u0002s\nRI\u0016,5Zo5L\fXZWfۄ\u00114e(JiWP\u0002屁Ko6Y\u000e\u0010@!X(}\u0011W\b\u0005X)N\u0019\u001b{\u000ew\u001dQmԹju\u0017pI\u0002\u001bjV\b\u0001LOvbjB9d\u001aˢRA:BvN\f\u0003\u0019ܲ\u0013ˀ.;{\u0010Z;߶\u00066\u0004i\rgj Lvo\u001b%r#\u0016\u0005XL$NJS&{&W<\u0006Y\"\u0003M\u000fR-\fTCRaR\bt}!hj\u0013:Y\u0006\"0p\u001fN\r<\r45ZM;\rd'\u0001.%ß̣A5%(\r򏪥Q7DT_(_UW-\u000e]\u0014(v2H[Y5><\u001dԲ\u0001v_QZ\u0004Ul\u00116\u0000E!\u000eM\u0012e61~\u0006VzW-\u001c`\u0003D?k\u0002\u001f\tʅ\u0002\u001e\u0017v\u0006Sb3\u0015TU?\u0016r\u0017x&¶l\u0019d@!\u001d@\u0000\u000b7\u0004-Kvl,|㖚[_\u000eW\u0006\b&c91\u0014!f&&&p\b^.)\u000f2W;:\u0014[\u0004}\u0005u)\u0001B\u0001_\r4rMq\u0003@ftwMpk\"\u0014E\n\u0000p$K\u0014\t.\u001b\u000e\u0000+_ȰX\f[֞?P\tqb|JwWjq}J\u001d\u0012Z\u0000\u0014}Tt\u000e,gCiښe>azA3\u0007]NFu2ʚE}\r\u0013c|bp\u0014Bc[•is+xַE1\t){Ej43M\u0017y9\u0007[\u001f\u001a,ՕisK\u0004_T\"O7L\u000f\u0005*\u00102o\u001d_\u0001\u0013~\u0010R\u0004\u0015\u0002˜g0\u0010^\tZOwn\u001c\u0004\u000e\\\u0016%L`u9eip`+sS!6\u0007K\t|Q\u0005gP\u001c\u0010y6+|%Sq\b=_q.^\u001bX)j\u000b!AU?PojjfV[\u0016\u0002A\u001b!\u0000:L&޽Yt[)6\u0011\u001aw\u001cp7/q\u0001\u0000\\:U\u000f_x0\u0019\u0012\u0010yD\u0002Id[bNј-\u000b5n\u0015M\u0018GdHo\u0013Mb\u001a^\u0003\u0016;\u00120\u0001b\u0001\"9is#LTO(\u00027\u00018\u0011kL*\n\u00071\\JM\u0015W\\T\u0018E8ԇE%0{5w%6\u0003be\u0018[\u000f\\hjG\u001c \u000eEE+\u0006\u00060zW~s#W|\u0019ۄ\u0015ujY?@y\u0002,0\u0011F\b,S{?\u0002j8A2\u000e\u0004\u001d\r*2\u0019!䦺A%ǡ\u00129~lla!J\u0003Jz\u001aү\u0005&K\u0015\u001f\u0014\rtUSkV}j\u001a`o-<ԽJ Ta\u0015E\n\u0000ܔ\u001ec\u0003TzwXKA\u0012\u00020;[a[I1\b05A+\b|bѵl%DvU@\u0015\u001f1!׻8m_<\u000b[?\u0001QG\u001b:\u001d}\u0006\u0006*\u0015Jkp\t۠Rq+ELta ADž\u0012ż2kMu\u0002.&1\n\u001c\u001cF`B37\u0002\u001aR\u0017/\u0000/\u001cG%y\u0015\r*k+\\70/)\u0003:5좒~/ޔ9xB\u0015\f`r.!\u0019L{t:Ne\u0017x\u0006EUa6\u00100H\u001a$CSn\u0014j\u001c~BS\u001f`ro0\u001evR&\u0007\u000fM@_\u0005Cp˔OnP\"$6aCKҮ\u0000\u000e\u0000D\u0017Z?\u00006$79C5^AeU;\u001bSK#0\rU5EqJ\u0000wU\u0001\u001fWJ$\u001fdV|\u000b( 0;DVTO\"\u0006/\u0017e\u0004 \u0003d\u0007\f\u0018[r\"º%ןvU5P_%@\u0010\u0007Tk+a\u0015\rY\n\u0015i)g\u0017E47Ĕ},y$\nvaFt/e^\u0016<%y435`@+\u0017}7\bź5o⃢Ԥ<\t\u001d<'6$hj.hDE)\u0007\u0013\u000eEE\u0000 2cY\u0010\fPk\u0000/3-;\u001bE\fuGaԢ\u0016\u0006\u0011B^N9\u001cʳ8*\u0014˲QWcjl\u0015f\u00078\tG_|\u0000\u0011#\u0001baV%\u000eb,)'O\u00007U\u001f{O\u0012,\u000eٖ\u0012]I# *\u001b`WR\fʴ\u000bҕt\u0006a.o{w\u0016ذ'U.\u001cKƅK\u0019\rbk\u001c-!E\u000e;_(g\u0011g\u001a\u0014\u0000T|\u0015?|iQH-ER|\u0011jl\u0017E{\f`u\u000f\u0011sZ*x\"WK{~l$\b\u000e|}=L.Η\r\u0014+\u0011?L_QI\u00026bV\u0019SskO\u001cPaR8\\\u0004,\u0011wD\u0003eحrp`E\bf݉Bp2\u0005\u0003S\u0016\u0002&P7\u0013AX!$\u001diZ)2\u000e\u0000`@\t,L#_$'\r*m\u001a\u0017Hk\u0012\u0011ǚx&_\u0015ۊq/$\"\u001b\u0010\u000fJ\rUi'\"+i34%$Qoi4\\N달lڧ,0\n*\f\u0002\rx\u0001B]Q)DR/XPE9tт_&\u001d`)7\u00140f\u001c\u001b˔e\u0007UP\u0019uN;\nW\u001b\u0018\u0015\u001cgtHj\u001a.An\u0005[}B\u0002\u0012\fO\u0012ZY; 0./\u0007t¦\u0003˛2$UH0=_\u001fڞD\u001dǞ/GSK\f5~s\u0013\u001b㓸\u000fnWӡ=JUuX!b\u001ca~\u0005Ya#0#\u000fF(9\u0010\u0003)e]\u0013oTDW\u0015%1jf]\u0014#\u0015}C[\t9DP\u0007 mU=\u0016'\u0013qe\u0007@qbQګ\u0002\f^\u0018s%*0e\u0007jZ1# p8\u0003ފ[\u0016yC\u0002DV:܁7\u0014eU,)NJ\f4?u\u0007,)\u000e\u0017r+\tO\u001c\u0005hD!:\u001bȉEQvjHª^k\u001dgp\u000315\\3\u0005OOF X\u0007\u0010u\u0010wX\u0003PU}.h\u0006\u0000ޯ\u0000\b\u0004@\n)!23\"\u0019je9P\u0013^(@?sT f\u00150=Y\u0017$R{-\u0013g\u0007JN0s#\u0017)H\"5\u000ek\u0011bJ 6+\u001b̘U9\u0007`$/ǭ\u0006!\u0015XR:\u000fm\b\u0004\"hګ\u001ap\u0000\u0004rM\u0002+ZfykPݽu%MJ\u001cg_`󥳂*t2uT`foFC1ʧf\fB-[Э©CS\u001e|K(\u0000gUk\u0003G\bҤ\u0016]|\u0014'\b!gjn$Vp~\"\u0011C2T0cY\fJ\u0002\u0000\u0019\u0001px׈F\u000ea},;\u00146\u0015lǤŒXMp\t*hGJ\u0006Y[P\u000b\u000e\u0007+=6U$WpTDJ>\u0005X\u000eO\u001cG\u0000MXUV6.JB\u0014\u000e-´jI\u0012}J\u0016D/T-ᇘtDB@\u0015\u0019\n?\u0002Fy\u0017$oo-\u000b\fXQ2@\u0018e\u0003}R#^\u000e\u0010\u0018J`YLxp`\u001ft\u0003e$;_ZJr7e\u0015~R>EQSVQ\u0002\u0007\u0017f쫀H\u0012#\b\u0007Ԕ%^\u0013\u00182\u0003\u00021hz\u000e!Ԑ\t\n`\\\u001e[i50\u0002\u001bo\u0007>G\u000fճs\u001b%E\u0007\u0010\u0012@Lf>e]Re\u001f\b\u0005#\u0013VecX4\u00007\u0014)!J24Z*\u001a;\u0002KƉe}vK\u0019NjI\u0005Sv ,.[\u0012)xF\n\u0017\u0017La\u001e\bXkƛ\t\f\":\u0012Qzj\u000b\u0017d\u0015Q-)@\u0004w;cI\u0018҃<\u001b\u0003\n\b2\u0017:?\b`\b\u001a\u0006q4lرM\u000f\u001e\u0002%%{ ʠ\by\u000bBK\u0007T\u0006&\u0007\fBOD\u0015x0\u000b7o\u0003,`UcѬ\u001dv\f:`!\u001fv\u0002j\u0005mxf/TR9e-\u0017\u000ej+EZ\u001cVAa\rE;Fi$!`Țe#\\$8,}[\u0005-\u001bSk\u0001^\u0010N\b!\u0005\u0014I\u0003=\u0004԰.\u0002ԔH\n\u0002\u001b\u0007? cAbp\u0013\u001b\u0018\u0018@NSņ@yՕJLkZAF#\u0000sŤ:B\u0004\u00100&\"\u000eěף\u000b8\"\u0016U$\tc\r\u00024\u001aGӴkn,)\t0\u0004R[E-\u0003C*Ocb\u001bC̀\u0013m4\r`j뱡ԆҐV|G-\u001dx\u0012o({vD)4^(\b#\b\u0006clKFږ\"%x:\u000b/f1$lb線\u0005±O/\u0019ZTo\rtq\u0018O\u0011)Fi \u0019BS\u0000V@Sן\u0015\u000035m\t\u000bMp>?v\u0001̈́hE WzP˄yF 4z3aĈ\u0015@S\u0013\u0017\"Q\u0004fW9\u00014\u0011Hy\u0005Hg 1yo \u000e~%\u001eP` 8a@ҿ2\u0003ov2-d+D\u001eP-bik\u0002\b o\u0017@\t{\u0001F1g\u0004,\u0006[X}\u0018\u001d\u000fXeb\u00068\fѱϷ\u0017\u001a\u0000\u0002&l`8\u0015-\u00039Uqȭ\b^%t¶}\u0016@Rowhl\u0006'\tK@S\r\u0014\tF\u000e5Fu\u001bHxhR*|v\u000bnr\u001awU\u001d\u000fi\u0001\\\u001c噩\u001cU\u0003\u0019\u0011\u0000\u0000\u0000\u0000\u0000\u0000 =UUU\u0012X.'\b\bpÒ\u001e<\u000bY\f\u001e9\t\u0002ҭB!\u0006B/-\bI:=A\bL#\u0006|\u00151q\u0004߃=+ܢ`熆@\u001c+e\b\u0014\u000fq\t@F#@u[*7(G`4Y\u001fE>@hYU7êͪw\u0005GmTd='\u0003\u001e@\u0005~H16&\\-D\u0007Jr\u00167X\u0010VC2\u0016F`E?\u0017d(!ґE\"?Ƿ:qb\u0018]\u001a\ndp.YhK\u000b\u0007h]\b72\u0010䆜?h\u0001-[\u0011L`*,r\u0004B3C|a%y\u0003\u001c]VJ(\u00141M`X\rC\u001e6Z\u0018=Z\u0001>L*<=y{!\u0004&sL\u000e\r\u001c\nFj=䭡i\f\r\bFv\u000f\u0010\u0017Ns\u0010E\u000fw\u001du\"\u00042\u0006p`\r|l\u0005h$+\r\rɓzHf\u001cQ<.YW<(\u0004\f\u001d\u0010Ƌ,V8\u001evie+((C\u00122\u0007H \u001d\u0010\b~?\u0007\u0003\u000e\n= 4\n̊\u0006wLj\u0015\u0002,d\u0001\t)i\u0016Ii\u0003Z\"\bB{I\u00035TWÑ\u0016‡1\u001b\u000el̩~\u001b\r/\u001c\u0011\u000exu cDi]܎4mvDr$$\u0007!1\u0012QE4^Y\u0016\u0003+\u0011\u0012O#$\u001b\u0007V(\u0017\tw,_\u00194\u0002 |TH'\"]1\t>\u001b\u0015)Y\u0016\r\u000f'Z\u0015\u001fC\u0014Tg3g\u0000x(|4X$\u000f \u001c\n!\"\u0019\u0014\nII\"\u0017_'\u0016dL2T#\u0019Lk\u0003ZJLPz\u0016S2vdL\u0003ͫ+\u0016D\u0002k\u0011b1\u0005r\f`jI&#}\u000fXL\r-I/=\u00197p\u0014M\u0002\u0006b\u0014Ciġ\u0007D$\u0001ɇ)IeJQD\u001bhb\t\u0000H\u0006qljxV\b\u000f2#2Y$\u00164\u001c\u0014(z~p\u001f*ʐ|q\u0011ˢvmb긴@%\u001e1|11\u000f-\u0006#\u0015J\u001c$ulL\u001eoIi\u0001t0\u001dn&̣\u0012a\u0019e\"h0ɪٚI=Y]}\\\u000eP5nnزl\bȄbyوR\rcrx\u0003Dt@\u0011\u001eʇ\u001cFu\fPb\u000eI8\b*\u001eR\nijxN!v(,ۻާ\u0013p[`\u0018`\u0001\t\f\u00154z9x,1r@-\u001e3\b\u0007\u0014\u001fq\u001cB\u0001;0çM'a\u0005)b(\u0006Z8\u0004L&kCJa&&@\u001e p\bR\u0007@d\f$}\u0015Ժ6T7Eo#\u0015O#G.\u0013\tƮ,}H\u0002aЗ砖^2~=Iܾy\u0019o\u0019\u0015\u000e38(\u001e\u0011\u000e\n{\u000e\u0005(ND)NhҪt41\u0017ODb0\u0018KM#U\bL\bK\u001ct\u001c\u001c[>\u000fF:/\u0016Ä\u0004[EreVļ*\u000f\u0018:vkDɼ?Llҁ?\u00138\u0017\\p\u0012\fxB\u0000˩\f3j\u0006\u001aHlFd)3\u001a\u000fhIHtI89Rĩ<ԁxgO!\u0018B+D%k{@\tt\nlqz\u0016Ku0^#D\u0017}\u0007)s[%\u0002\u0007l8SKh&\u0011M葪6\u001aqkRଧ\bv/\u0002u\u0004:IY\fDʷ\f\u0010doф!R<4J\tZM\"=E\b\u0016+#\u0017}([&5\u0017-]5~*R_@K9HP'Dy;\u0007.vs\u0007Hl>\u0001\u0001\u001d\u0012R\u0013&T4\u0012K(\u0000OL|q\u0019Rx6$sℋ80R)Ȱ\u0010Z\u001eX\u0012%\u0002g\r@\u0002t9n\u0015PRP\u0017\u0006,\u001f\u001b\u00125\u0014ШB8\u0011Hx92@\u000e\u0012\bwJNg\u0015}@yQiP\u001dbH\t>\u0007X*x\u0015U*tBW\"҆ڴP)$\u0013ZF\\\u0007ؓsk_W\u0016̋Ksr\\Ҿa5j\u001f](/\u0016\u00013:\u001aIe S\u000bV#Nsb\u0005n\rjdR\\R\u001a\u0010R1\u0012\u0015u15 ŅfG+@\"\f\\\u000ee:mt\u0007\\:h'wDDii??;A!\u0016㍠}?\u0006/\u0006RT\n)$Z\u001a\u0002E\u0001\u0012\\JjU(\u0016Y.^$Xb\u000b#Q\u0002'&ESKiN\u001f'i13\u001eN\u001e\u0010.\u001e%l\u0004\u00002e\u001f%Ԭ@STaGVcal\u0013ժG!שx^s>\u0011\u0010|u\u0010\u0010|\u000f\u0018S]I\u0017\u00045\u0004\"\u0005\u001f/qYc\bO3\u0014ڒbEgtS\u001eF\u0006R''{\t%!Wt% Z2JIF7m#\u0015#~Zd\u001fHgIs$P'}L\"}\b\u0018ʾ\u0007ġTO\u0013[\u0005\u0015j\b\u0005H(\u0004?\u0004E\u0019^'02\u00108?P\u001cu<\u001a\u0001'ҘOce\u001cho\u0007Z\t }1~O\u0007o\u0005\u0006/w\u0018a+[/\u0014\"OU}8\nd\u0005\u000b>}a\b\u0007\n೟(&\"\u001a2\u001fYPQ?O3(_'E\t|\u000f}'S#N*߸R3Bw,\u0004\u0001Lc>d=ٷ9yi(A\u0014|77\u0013.\u001e2M,}X:\bfҕjw \u0019v_A0=\u0015'yA5X\ti/V\u0019s(|;\u0013cz~$\u0016l!\u000es\n=\u000b\u0014= 呃\u0012edf-`\u0013\u0001BjRmA\u000bt\b]\u0002L\u001f\u001a\u0003EZ>$pyHޤh0\u0003\u0014\u0001A+oq\n*Q\u0014♦Ov\u0017\u0014o\u0010\u0013\u0007\u0002EmQL\t0'FbZ؊TUj\u0012\nJ\u0001\u0015w\u001b\"\u001d,|\u0001%9Y,R^`m&.?L2\u001dYź:-\u001ezXa=\u001b_\u0014j};a\u001bPF\u001f\u0007bD\u000fog3\r@19yit3\nL\u0011H[7Ȱ\u001f\fn\u001bD$\u0001D%*g\u0012oփRŒ*\u001e\u0000\tuذuȆS)\u0014]\u0004&\u0001͂\"\u001bYiQd]IFȹ\u0007NHq\f9^[\u0004p,Ӵ<\u001fe@g\u0005S\u000f\u0010C\u0000ӕ\f{#Ī\u0003\u0004 t<\u0015Kb=\\0&%(-D\u0006OgOؘ'Hb\u001fOk't\u0014\u0011&\\\raC.\u0001A\u0001C\u001eXPV\u000e\u0017iYe`!f\u000b1r%bv\fb\u0016\u0018jCJImY\u0006*e\u0001\u0005VXŎR\n<\u000bO\u001ec\tx@`}\u0018O\u0006I8\u001f\rq\u00176y.L2]XW (β$%\u0006M\u000bf%:oGn&\u0006Q0\u0012,5%ie\u00074軭:*C\u0019\u001aܚ26\u0017AhtD)E.nbkb\u001e\u0013)\u0006R$]\u0002i?\u0015:r0=h8LOv\u0011w40a8ypn*\u0019IH\u0014(\"\u0011j2\u000e*!\u0018-ml\f\u0001+J2\\Ż\u0014\u001c<#\u0001ČӯDZ\u0014-f\u000f2\u0006\u000e##Gwr\u000bVx:*\u0001C\u0013&>Q\tԳ\u0012(Hpw(FPk\u0011:XCSn,YEK=Vٙ8UbjKkf\u000bvfm,.|P.Eo\u0011[PD\rM#\u001e\u0019Q&(Ãɳ&l{rk\b­\n&\u001de\u0007r-\u0001dG'\u000e4\u001e4j!4i\"!9[K\u001fԉ\u000b͹Fҵgn\u0018\u0004\u0000zpVA1\u0007:IlC\u0001N i\r\u0000m=D\u0010\b[P\u001c.gB\u001b\u0007FJbeѨ6Ѩ6\u0001\u001fǧVR\"b\\z(WU6^9dE0'\u001dʼ\u0007lEEp\u001dy\b\u0010\u0015Rm\u0013l04:d=(t\u0014Qn?IW\u000e\u0001XD\u001bm\bڂ\u0011\r\u001e*\tfGp#\f!Ik`G\b\u0011C9R-\u0011N\u0018\u001a\u0018(s=Q($^;\u001c\f\u0019\u001c4AA\u00047EI[\u0004m* )VtD\u0004GA\u0007e!\n/C`fSvC'\u000fD\u001aH\u0015\u001aի\u0000N#8tD\u000e\u000bג\u0014n\u0017\f6㹠Bg{+Fp\u000b\u0001V\u0010J|e\u0005I6#'<.~IT0\u0007|`\u0004\u0012D\u0011c'\u0016{{(,\fٙM\u0016'x\u0016\u001fc\u00100͛R\u001fr\u00139_\u001eAp\u0007h\bA\u0017\tmɝ\u0010:5å}׉D\b\u0015[*(pXe3ƒg9=\u0004Av\tf\u001eᬪrq\u001b!\f\u0003Cg6/Hdv<0<+үԒ\fBјӃQT!\u0007Q\u0013\u00042\u0004$TC.]td\u0017'\u0001\u001d\u001a2=4d$ޒ!# \b `'-0y>S#\u001d*z5O8\u0018WcOI`(\u0014\u0007d_\u0016VF1Wb]:}F\u001a\u0016\u001f4,H\u001aiXjWC\n3f%7<\u0014ЭYI˲#A0V\r\u000fXNhP.^-\u001c;9\u0013\b@p,]gę(7(NJj\u0006\u0011#I\tQ)MY,7=\u001e\\\fPBs6J\t\u0010J7QP\u0003-\"774j990\\\u0018^\u000f\b\u0015\u001a;p׉[LL0\u001e\u0000\u0016\f\u0019Mul->̫6pjI\u0006fYM<@^}Z`#ţ9%JE5?\u0014SEF\u0003ùEzi$7TȉPB\u001ew\u0011LI\u001a\r2#㤱\u0003X\u0015`}\u0016fOBa!4\u0013;}\u0015kt\n\u0016\u0015V,YXt˳8\u0013\u0002N})Ԥ\u000bEas\u00118wi\u001a\u000f\u0011ߌ3no\u0003\u000e!E,\u0005z<\u001emH?傲\u0001\u0012\"X,ѭ@Fd\"ņԨĮTow\u001a8\u001e\u001a\u00036\u0001GBLJ,p.sW &B|ٜ\\su@qco:Aju\u0007d%- Vw\u0011\u0018zHG3*\tj\u0019dj\u0013h@J\u0012\u0014mR1\u000eX\\MW\u0005BEo_\u0011sPHH8us\u0002; \u0012A\u0006\u0015b@\u0016*\u0018%&Yy耦X\u0017NCh=L1Gk6u\u0006Cgp\"10Z\u00070Nr()/ڇNw#\t\u000b\u0007PY\u0019\u001c\u001f\u0010\nW\t\u0010'j@\u0016\fJX&D^\u0010(i[`*\u0001k`xp9w\\\u001d\n\b\u0005rPC7(\u0006\nL\u0004߰~o\u0006>\u001f\nE\n\u000f;\u0001(\n\u0007\u0010|\t\u0010D\"$*_2ܮwM\u0013\u001ah*\u0017\u0005ؕ,\u0016Į쿴RO!R=4)}1~_x\u000fnV\u0012.&V,x\u0013|;%\u0005?>_6\u001cCp{\u0000\u000b\rW\u0004d\".A\u0013|\u0014\u0005?\b\u000bJׂk\u0005\u000e7Ȍh9\u0015\u000bfBZV^\u001a\u0001b&\u000f3\u001d'e\u0004c\u0010DkcwIHl\u0015N\u001aaPd)SKU\"\u0013FT\u0000\u0003\u000e6J'8F%b\u00192\rרx\u0000xwx6s5Σ1\u001bL|kl={v\t\u001c\"\r*>B@_hXݨ\u0016P\u001a\u0001\u001ba)L\u0004>;xSnū6mt nj\u000eShx\u001b\u0004M{g,R;\u001dHo\u0003T\u00146`?*\u0010͵B\bS\u0018\rAҢ\tnuchNi\u0004<\t\u0007!IRl\u000ewHYT\u001chhbuRZm힖qh\f\u0001.\u000fRR,\u0003\u0012l!B\u0011]Z3\u0006Z\u0014W\bn$T\u001e1\u0014g\u0011\u0010\u000fN\u0019\u0016\u0019rLym\u0003\u0001ӦUP\u0017rݧm\u0012\tMe|X\u0002m\u001b[0Mahr>.\u0004k\u001f3z\u001b\u001d4= \n0\u0011tm-x\u0000`HR*!-\nC\u001ajBV1[px\u0010\nʹPiDؑ\rP\u00022B?\rJ\u0003DGmŇ͊k+R\u0001\u001b5#!A\u0002lm\u0018@4\u0004x0\ft\u001fXC\u0000E\u000e72\u001fxJJ*=`Af@\t\u0012\u00131E\u0003S\u0019RU\u0003$%Ӳ\u001feu\u0002Q2bkbC2t\r\u0002.V#=_42Q]\u001c\u001fHtt\tO͌fJW\"\\.\n\u0011Y\u0018F\u0006\\.!gG\u00011I\u001f\u0018B9\u000ed\u0017\u0017\fFW\u001bz8?D.΋c \n {+xWGs\u0010>\u00185PDeS\t\tc(\u001e\u0017+e IpMTBG\u0017}U \tE\u0019\u0006\\\u0012\u0002>\u000b\u0017\u0013R\u001e\u0017\u0006u\u000b\u0003nC4u_UU\u000ba2\u0007-\n\u000e\u0004&s\u0010\u0016vFw\\\u0015\u0003ڣa\u001cD\n\n,Eж\u0003a`xó\u000eC\u0011\u000e(b8\u001c5-\u0007!ջ\u0011ɰs\u0002$5nX`GK-<\u0007= NȄK\u001e9Q!Be\u0015+H4.O$\u0004\b\"\u001e\tdfS0\tt5\u0002\u0003`/h\u000e\u0003\u0004Z;Y\u0006\u0007T\u001f\u0017Ubilt)\t\u0002OWS>E,}e\u0003\u0015/\u001a5I\u0012)\u0000K\u0004Zr\f\u0003V\f;VАZ86I@*mfa\n a\u0010HJSi\u0003J䌫5E!Q=@>u_fOZfgCfgFm\rnDOf\"̜\u0002\u0007؉A;q\fH6E?'c\u000e\u0015s!\u0004bJLmM\u001cu\u001fs\u0015F\u0013\u001eYf\u0017Y,>ع,Tr/(\u001c_\tک]Xb)\u0014Z79U\u0018G Rߨ\u0004H\u0011\u000b\u0019\u0014\u001c,\u0003`.\u001aX1\u000bI@@<#,&'\u0011{\u0014$\rW9\u001b\u00192\u0010)Va> vcܵ\u0003\u0002\u000f\u000f\tI4\u0017\u0018H(Gffn]4\u001c\u001eR.tB]3M\u0002Q2NHip\u0004~0{ߑк{@\u0005\u000fX\u0000o<,+=>x|A+8c^cPldG%S\u0003(.ا_0@B'\u0016a\u00065H=܏s\u0003A\u000e\u0004\u0019\u0001~vx \u000eၘK\u0002Ro\u000e\u0004\u0016-H\t2Ѡ%_<\u001a iS\"&\u0007\u0019H\u001egCLY\n\u0001\b%j0-\u0003$0\u0007?w߷p3Ě{q2M1y\u000b+Rd\u0005\u0002l\n\tJ\u0014r%i\bkB8\u0001_L?(Z5L^\"\u001a\u0006ud2Ѣn8_d0g;]\u0018c7N*U\u0005\u0014n\rb\u00181\u0011\n}\nk!ڒ=\u0000XlQwG\t\u0014\u0018&P\u000b \u0007q\u0007q8\becŢp5\u0018G\u00192\fKP4\u0005ڄ\n/s\u001a\t\b`'g:\u001f\u000ffVG\u001fR0U\u001e\u0002\u0010Q\u0006\u0015BaW\u001e+}\u000f\u0000-2O&9\u0017\u0010}Ahtڐ\u0011x՘p˥\t=\fos\u0013xj\"3FN8\u0011Ewa> \u0005U\"\u0018fH,9bEqgd׈\"h(4\t\u000e\n\u0006\u0002*\u000f@bG[w\tx~g8ρi-\u0001Sxdψ\np>z\"ڐ\u0007\u001e'\u000f\u0016}\u001a\u0007Ij*F)\u0014>@\u0013f[tIzN\u0018\u0012j@rkPO\u0006yɵ\u0012\u0005\u0016`\u0011\\RkGg\u0011-@jv\u0003pL}ZhP?-:jd`\u0018\u001aC\u0003\u00182ns\"A\u0006`,**cU^yd2YIEBD\u0006ViGWa\\\u001e\f\"z'\u0017fO. #\u00100\u00178\u0002p?\u000f9۟U\u0007\u0007V~z\u000f,p0)\u0004RuR\u0006dyeIZ5L\u0018.\\\u0012 (\u000b\u00058Ћ^]~X̞<\u0011\\{B~\u0000r\u001f\\\u0013@\n\u0007\u0012\nL\u001e1d\u0010Ks\b(?\u0017>Z5uՓ\u0015m&\u000b\u0011)\u0007c:C\u0015z6IN~]wZ)\u0002k\u0014}bjO\u0011k\u0001Y}\u000ebo7\u000fa~}QD\u0001\u0010ۡ}EǘSRFҳ\u0005߰\u000br)^\u0006'?H?\u0014E5\u001e\u0010%-C}\u0003\u001f\u0018G9\u0014\u0010.gNW\\ n?\u001f\u000f~\u0016\u0015GQ\u0006_\u000f(OBiՆ8ס mg2ɬ|@o\u0019\u0011?P\nMwqo\u0012ne\u0010i\u0003\u0016Vf'kku\u000f\u0012;ڷx\u0010\tNR_քzJ\u00178y+zy\u0007\f2s1q7J1d=g\u0010r$_\u00017c7>\u000bNh\u001f%_9\u0003\u0012Qt\"\u0013VOT*\u000f*WRySo\u001a\u001f\u0016_= -mB>f῜J7U!}\u001d_Ev8W_L\u0004ߕ|\u0003\u0016j>\u0000Ӛr\u0012B\u00138h+o/8H`sv)\u001d<)Z?ߟq'xBX@3t@Q\u0014+1\u000bA1r߻<=@\u0000T50m`\u00011 ^yb@\n)w\u0002ȆhXb]\u000f'\u0013|^\u0004=@\u00109xm\f.\u001c\u0014)!V7FB\u0010P5p\u0002#3\u0005D;I}t\u0012Bj^zۢjD嚤hj\u0013\u0015\u0019tC82F;\u001e?S}\u0014(q9eH\u0005\b\u0006n\u0012\u0012K\u0010&cOM\u0019\u0019+\u0017\u0019EBjԒt\b\u0007|\u0016<@/%G(l^B@6B-ӥA@\u00021B^\\ш\u0016dšad>JV\u0010F8c\u0007T3&u\u0004'=\u0013\u0002%Sr#Cv\t\u0003\u0002v+4Đ-Bk\u001dF^*`\u001avWiy8%Z%IwLӇllQ!\u001aۓP[m;5SmU/c\t\u0016c\u001b31~gxi\u0005\u0012&u1QB\u0001q\u0001ND\u0019xi{p)\u0006.$)\u0012ۤ\u0002\u0001\u0006e\u0011p@2[\u001dyx_\u0005?ݗ2SInZRhƅu\nJ+B\u0016\u001d([引fUT0Fsgxܦ愴^ȓ\u0014މbYM1hX\u0017F3\u0001\u0003jF\u0003q\r(-ZCp%Ґ`kj\u000f$U\nr96arhDܲؐ2bBd*>ÂD\u00077\\]FS\u0001N\u0007'\u0010e%m\u001dɪ\u0001A9\u0010w+\u001a@\u001dσ@\r\u0003'\r@\u0004\u0014tN\u00198iw_c_\u001e\u001a6d !\u0006bQr)\"Qq\u0014\bΐk\"?JbAX\u0006\u0007\u0011H\u000bgI@6\f\u00181Ĝ\u0010\u000b`8\u001cBVPV֐kE¨\u0019\bd 'KeɄa.V\u0005N\u00112`\f\u0018މ:$9)+/g\t\u0006`\u0002\u0015Ѕ-\"\u001aNl[DYHI\u0006ptoC+f`\u000f8:\u0015!\"T\t\u000f'+)6b[XаG!F\u0011\tk`Z@h|\u0011G3h\u0002dX4IDw\u0017r|?ҙt\u0003h\u000e.\u001c2Xp\b`΋\u0001G\u0019ܛ_\u001dq\u0000\u00165\u0019\u00042yR6\u001dFp\u0016VmOlC\"GKÈij\u0005\u0013\u000fXd(\u0017\u0016BGl6\u0002O>\u001c\u0002uZ\u0011T|X\u0010\u001d{Ya\u000fؤ0ۊ\u000eoQ]1'\nd\u0017P)\u0017%o\u0001cH\u0001y\f\u0006\u0001$ؔ5\u000b,iӨH|\u0000z]\bV%Tz*-\u000f\bب\u0010=qW:\u0007BBY*'BiŎVD\u0018\nA6(g\nA.0.!o(QG\u0011d\u0015g\u0019\b)ු\u001bd}\u000f\u001b\u0002f7fEGBƠbR\u00125؉\u001buj4n\u0019O>\bJORI\u0003NP9V>B3\u0012E#\u0014\u001e_\u0019̏3;ԁR\u0007:xZ \u0001yZ\u0005p\u0007L*\",W\u0011X\u0010X\"!`Dh*F\fjV_UG\u0001rhR)p\u0016Xb\u0006\u000b\u001bmS`72-b-\u0004\u0000\u0010xy\b\u0012\u0018\r\u000bbn<\u0000t'*HV^\u0011}\t)\u0006?/ngQqqa\u0015NIJ܂%|\u0001Њt\u0001\u0016˪ݖUC-\u0006\u0017\u0005GVz\u001aEn48G\u0011}R#YPIː&s@:\u0002\u0004\u0000\u0012.j\u000e^|\r2yh\u0000~(1NgQ!P\u001a\u001e]H\u0011[l\bϦ!=<ְt-;P\u0019R8rF\u0019!c筵V(J AZX&0V Aȓ#xAD\u0011#̩Z\u0011t\u0002_\u0007i0IE>#Do]eOW\u0019ҹ.-\u0002g\u001c\t;\u001aH!\u001d8f#\ns.i.\u001e(\u001cLa1h`cЉ1*\u000f\b4\u0001W҅#NQ%<\u001aW \u0007\t_u\u001eI}ݾ\u0007t,2cw)2c\u000e+\u0019EB\u0000I\u000b\u0013\u0013\u000e\u0018bM$-G^\u0007\u0005+J˖!\u000b:5\fᵾp~\r\u0012\\\"M:\n?dD%oM\u001bWHy@;«Y\u0007\u0014>ǐy_2[G\u0004Z\u0010hM\u0006K&\u0017#I9!X*AA>\u0007`@\"\u0012\u0001b\u00181\u0019w5U4Enm\n[s\u00067ph\u0003\tʐA;RJ\u001d<\u001a\t\t}W\u0016S\u001b9a\u0013\nU\fp\u000fX܂\u000fQ\u0019G{T)\u0014r/ąE\u0007h0yrɄPpb.4`m\u001aB\nW\r\u0013@>z$>\u001e`›,4BJZ\u001a\u0018VTu!IW#wW&\u0010w_bzܧkG\u00007\u0018\u0015L(\u001a\u0001[m\b?;spV\u001a&Z珇U8\u001fH*Ҁ\u0016s~\t!@=R$U` FKDFmwP\u001dH6\u001bqeb(\u0000\u0006~: *>7,v'*L\"͹I6틃ct\u0015vf\t MIY\u000b\u001e6\u0001!R9D\\2\u0012XKT\u0013i\u000euL \u0000X\tqZE\t\u0015?ϕ~rl,܏F\nx)\u0007Eۤ\u001aůH,'#d\\|zr\rujpTeR\u001bժ(\u00009UXmiq\u0011_\u001e\t&x}Y~Iy\u0005\\'hm,!}\u0007Ț\u001e=*F^$\tt1jar)È\u0006\f2WZ\u000e\u0016eB\u0015c`խ\u00025$\u0010ZP0\u0001%\u0002*L>6u_\"0u?֔\u0001\u0004\u0018'(>\u0006^m?O\u0014Ǡ-4%R1mb\u0004Y$pԄ#&_W\u000e,DGZ\u0005lC`ھ\u0001\u0015r܇!\u0011b\u0018 t+P\u0017Z_\u0006Bsо\u0007\u0006\u0012G%\u0014,,b\u001br}6Lm!Z\rdң[}h\u001fh?\ti?TǴi\u001e}\n}\u000fP/\u000bNica\u0000~عp50p_Ym\rx9*BGTQ!P^Z[k\u0001\u000fb=p\u0015HGM}\\hߥ_\u0019[ΐ\u001f\u0002\u0011%n}Dl\u0019\u0004k(\u0001jW\u0014Vh\u0010g#š\u001b \fCԀ^\u000e}\u0005iD\u0017\u0002}\u000fXNW$XE_@}U\"u\u001aEck\u00143>\u001aIa\u0007\u0011\u0001l>Zq\u001d1\u0014!\u0010\u0017W_\u0001ɓk?f^>$\u000eQCGS3վ2kF\u0001\u0000H)ܶ\u0018?gx\u001b\nn#OɬH\u0001_G.D^2(rz\u0000EZ7\u001eѼh\u000f\u0003;B%9tJOp2\u000eP\"~~i\u0001Ѿh?Q9i@-}}\u000fhaEi\u0000\u001a9ncLW\b˸\u0013]\u001c\u0015X\u000e=8\u0005\u0016 1NB\"B<[2bdz$s,LP`:@Jp-\u0014\u0016r/Y\u000f)@\u000bVz\u0005\u0007\\6\t\u000f\rG\u0005V\b\u0014\u000eB@|PM؊򈊤4\u0002)\tIM\u00162#6'tB\u000e)0\u0006'e\tpA:̰K9&sDB\u0018<#8$in\f(RyT\tRy\f$\u00034BL j0K\u001e\u0006\u0018z@\u00066\u0004aVq\u0018\u0019k}l\u0011JO\r%\u0002S\u000f:/ã\u0002_\u0007ta;z\u001b\u0004݊|a[[&KN֧|i9McbzJ\u0005j\u001fl,b\u001e40\u000f ;\u001bGtټ\u0013\u0001\u0019G1\u001aD\u0003\u0016\b}q \t7\u0016'@8\f%rŌ\u000e\u001c7p`3Z\u0011yX*U\be\u001e\u001a(O]\u0012#!@(\u0010\u0016B\"\u0010d8\u0004\t\u0014\u001a8\u000e*\u00052d\u0014\u0000uv:C %\bh\u00186$N2G<\u0017wJ/gń8,0\u001b\u0011'QGdOfmVV+\b\u001ah7|Q9%<\u0013]G.$>m#&\u0019YHЪp\u000fVa\u000b\u001dS\u0010\u0003&\u0007g9G\u0010(aI,&5'5Ź|\u0005!`$)@yK*^Vk\u0012\u001f<}\n\u001dߑ`?yx!f7o,֬\b\u0007\u0019 \u0006$jf#$f\u0004\u0007\u0018*wl\u0011zfM\u0004\u00174R!ЌymDz\n\u001e|Ar\"I\b&1Y+J!\u0018ep\u0006\u001f\u0015o\u001e\u001c}I\u0007h%ĆD\rQ\u001c\u001b:<0*?ԑA\u0003qN)p_\u001e\\< \u0006vR\"}@fdiQPG*n\u0003\\c\u001d|\f%͓n[Q\u0018\u001e\u0000\u00181\u0010(\u0016\u0005-8\u0004\u00101\u001cI1R\u000e#\u000341Zlll2+iP]\u000eaʞY.ka¤^\u001e°{4\u000b\r5Z\bU\u0018\u0010=\u0018\u0015\u0006\u0010GH\u0003HDɷ\u0007cJc:Y\u0011>MBRD\u001df\"\u001c\t\r>\u0013\"T2q:Q<\u0014l\u0011`MJbߩ\u0013B\u001aͶ\u0000/T\u001e\u0007\u0012փ\f\t(})\u000f&!C6[E&*\u001f-(23\u0018\"\u000ftL!\u000fU\\|\u0019P\u001d\u000f\u0003\"\ncD\u0007,hJ.G0R\u00041k`p},y \u0019n{\u0007`,E\u000bڭ\u001dAi`<{bhv\u001a2O>mAp\rj&ses\u0005\u0015D\u001d'l(4#\u0017\t1Din`a:Ÿ\u0002k?@װ.\u0019{X\t9\u0019X$'FNImށWݧA0<\nš-\u0012&_<.cYfqѴĈ6\u0007Uⴠ\u0000A9$\u001e*A,}mi\u000b*1F:r\u0006c\u000e?oK>3\u0011\u0007\u0010ʲ5)m*IY\u0011X1\u001c`4@|1w.&\u0003\u0001x\u0014hL\u0015͍&\u0012g\u0005%(u懨(\u00102eJJ\u001f\u0003D\u0005I\u0005B:E\u0014+4a\u0017\\\u0012'I@g:\u001eb~r\u0019s,w,xz\f\u0019(\u001a\rRW6'ِAv8s\u0011\u000fgqЃhEp\"%2{pj_u\"E 2+\u001fj3&\u00027E}\u000f\u0018)HDdGS[1m0)e{ih\u0002\u0015i,\u0010B.ϣݙO:ҀH,\r\u0013\u0000\u0010y6\u001a;BN\u000f\u0018\u0004ĬP4imv~:71i\f~G\u0003aьEk\u0018F6ھ\u0007n\u001c\"F\u001e\u0004\".:\u000ft}\"\u000e(H\u0015\u0015<\u001cyP\r\u0006\u0017e8@G\u0007噰\u0012Tí\u0010Ҫƹ\u0001]\u0004[b'$E\u0017w&>\u0007\u001dy\u0018\u0000\u0003\u001c=4I\u00032\u0018 YD>;F,H}I\tNAz]Jk5XTlARr\u00165R>\u0005o\u001f\u0017\u000f _\u001fRA/\u000f=BfO\u0004\r\u0010\\Bt04Y>\u0006M&e0ԕb,$,#\u0015Z]Jpy\u0010\\c8\u0007\"w_no\u0005벽\u001f\u001aB qC&\u0016\r>$\u0001\u0014.$KT\t\tc਌C\u0014KazЮSHw4ѯs;^Sa\u0001O\u0003;vݻ\u001fm{\u0003>\r6\")o\u001d>A\u001bK~ʧ[A(\nĿ\n`QU–ɢ؜S\u0003&\u0004\u000fvg-o?|-\u0017bN\u0003glu,a\\qtG;\u000f\u0014}n4vU^O9\u0001\u0010MIDXt5\u0019q5\u0011$N<9\flp*lsXWo?l\u0003B\u001e/>0~\u0017\u000f?!BB~J tà\nWT%קw\u001e\u0000\\%\u0019d%y[\u0011}\u0013NH\u0006_\u00102O\u000ev}Ydi=틶}\u0016Nw,Sgϴ}$'yR3ϠR\u0000Z>\np_\u0015W:;`\u0014\u0012G{Ɋ.ق\u0017|թ'7`t}\u000f8t\u001b$zٷc\u001fy7}M׏KD˒\nLGS/V\u000fWJE+Gç\u0015&K2's\u001e%\u00044ӑ\u000fՕ=\"6xof9.hq<\u00078`6n2S/swBBSiI\u000e\u0012J7(H[\fƉ.ڮ\u0011\u001b\\\rִg[O#j\u0007f.گ\u0018q1<\u0012MBѠS\u0011\u0013Q\u0013\u0011\u0013Qdm\u0001Z^&:0Px\u0010duKJH;{ubk\u00132x\b\u0013kYQ!B\u0001u1kl\u0015c\u0012q͈wy$I$\u0005b(r Lfָaa%\u000f?9}p\u0012sږ&P*H\b:\u0015\u0005s\u0013*Iuplօ\u001bk\u00165_A\u0014%,\u0003Ǟ\b/7j`&u@h\u0004UVf\b˂\u0018t`\\\u000f@]0\u000ee,\u0018wWS\u0001f2Qȭ\tiɅQ\u0018\t겾>o\u00033h\"?J̉>\u0004\u0004Q\u0007m{2aWJg\u001eJ^eW1ʫ\"oeD8&,\u0018\u0012G5\u0004>`$\u001c\u001e?%\u000b{ӕ́\u0005C(e)$\u001e@j`M\u0006гqE\u0004jQ:\u0019\u0001\u0005\u0002/\u001d\u000e\u001b8\f*aj\u0000\u001ai= \u000f64\u0010\f\u0015v5\u0019\u001c;r\u0013\u000bqpG@~s\u0005QR\u0018\u001b@\u001a4\u0013Y#ܭ@-Н\"\u001b;\u001b{RO|7\u0018!\\%{:\u0001]\u000e\n_\u001fG\u001fY{:EM*7sRXȭn}t1p5mV`\u0017b\u001c(\u0003В\u000280Ƅ\u0006}\n YX 2-9z\u001a\u00029\u0015\u001c\u0016)\f\u0016#\u0015nuW\u001c\t)~}S\u0001\u0000\u0003W\u0000FM\u001e?\nA;B\u0018\u0018*1f\"\u0006]D:톗ab4\u0007py\u0011iP8\u00131!p\u000fHg\u0004Tۧ#V\n_Ji!}͇w?\f\u0012*վ\u0018^c\u000f !J\u0001;\u0012R\u0006cP(^8G\nSqhéNSlJ{\u000b\u0006Hd\u0012(XJ\u0017(\"Ro1 \"3b\u0012ahȣGQ\u0016dB\u0014\u0019\u00128\u001b\u0016EczA\f\fӢ\u000e\u0010j\u000fx\u001a\u0014i\u0007\u000ew\u0016Xf;4\u0014:iY\u0013Y\u001d\u0011*%1O')T\u0013\u0016є\u001b̛Jy?\u0013ht\u0003@\u0005(1\u0007Xb.T7sG+T\r݃[,FiS8:\u0000\u001fcH\u001eby\u000fԇ\u0010*|kO\u0010\u00148\u0011\u000fJ\u0010K 5((l\u0001\rBl\u0001#\u000e\u0006[l\boڨ(L\u0011Cu\u0011:F\n$2\b1煪\u001cBia9f+UПPڨ\u0015@R\u0012ae(\u001d2_7sE{Ƀt\u000f6\u00107 W\u0017D\u0006yx\u0018\u000f\u0007m$сt\b\u000f'aE\"78I>9\u0001\n 4k\u000e+rX[k|NF\u0002ry\"\u000eKKAO\u0010_pE\u0010\u0000@\u001cB9α$\u0001c<\u0018f< \u0010Y+ܤTCRƎP\u0015y:\u0014\u0007\u0019=0%!M\u0011&B)\u001aJ\u0015J\u0005W\u0010\u000b%6\u0002`;}ߵe[\u0001%¨Qq9\u0002E-L݀4n`m\nH\n\bШ/\u0005h ԊɄJ[2\n\u001c\u0003o\u0004BQhĬ\\_E\u0015~g\u0000\u000f\u0018\u0007W\\?\u0013/\u0006U1\u001e\u0010'CF\tT4\fHXri0\n5sΧ\u00047\u0007PH~\f!VDY\u001alTrSD\u0003+6Q\u0007Q\tP\u0015FHj$*Tbi]k\u0015>\u0013v++Dꎗ\u0007d\"g\u0019YH\u0005\u001f\tyߎj\u0011w)p2p\t >!\u000f_%F)dBlԪ4\reIJf٢9 H\u0010\\6\b.R|u\u0002􊙊Pn2G_VfH^W\u001e\rB\f[9\u0013\u000fRgT\u0011%ID6y8\u0013(VY]NV`Z\u0014|x=<{9)r\u0003~fqkSEG\"wK>\u0002gxYf}N]y\u001f/)‡H~Qs\u0003(O*e\u0002!\t/_YJh[F0,|Z\u0013\"\u0019;\u001c澊3?\u001bYv\u0013/\ty\u0001py|\u0019i#ol\u0017B}()>Xm)c\u001a\n\u0018)E<\u0000'\u0012SV\b_J\u001bgrD!`~\u0016o\u0012YﴼGp>\u0018jo\u000eϼ\u0015%˕u\u0003N)jD}&te9]U9}—K\u0019sS}\u000f\u0018-\u001aF}ps\u0012qQ\u001bԶ_tyu♺POrk\u0003\u000fMY\u0001\u001ePs\u001dL\u0016A[\u0013l<@\u0012^m\u001frym˲3~x6ԒKQJ=f\fԨL\u000f`1,*yh\u0006Љ\u0002ڮC)]\u001a_eϐki\ttÇ8p\u0013\u000b.EDw7\u001d.\u0017xC\u0014a9V^X0g<\u0000.g'TD\u0014\u000fDT2Ib\u0002\u0003lҩ:\u0011dJ\u001ag|u@\u0019\u0002!2l#h[\u000f؀ba\u0002z\u0003V0ด\u0012n\u0003Rb@(\u0012H{I*3+4ghŅqЅX\u0001D\u0012J\u0007S_\u001cRVK\u0010rAR\buM:1ijo\u0000fbojC1\u0002sV\u000eFW\f%\u0001D1#saכ=IYTDA\f)]hC\u0003o\\J[^O\n_GfS\u000f\u0016o\u001d\bkÂ'\u0016b\u001dZ3U!6Q\u0017h\u0019.D5<ء\u001f.A<*Z;f\n7>K9h0b^mS=9\u0014\u0019Q>bUP,Ba\u0010mX9Up\u0018\u0010Nq(1\u0010J\t\u000fd(L\t9I4&'q%X,\u0000/9=xk\u00010FކtB\u000foR!0&\u0016Y}Z椗z\u0002R?B8\u0014\u001e0aQ\u0003(\u001e*Y\u0019\u0006\u001b!^\u0017j\u0010\ba\"xF\b\n0'dR\u0003J9C+\u0002dh1Zw.%r7\u0015zL\u0016Hl2$lx\u0003\u0010\u001d\n\u0013\r>)Q\u000f\u001egm\u0001llIBBɖ/d0e*=7\u0005v\u00108\r\u001f;U\u0002ep߷#\u001f޷#ۑ= xEk:(.m`6\u0003`^V\u0013\u0017\r\u000bd\u0005+\u0000*\u0019%!4@\u001cmjh|pX\b11\u0014\u0012 \u0010\u0003\u00106%Ȥ[\u0006',\u001e\u0010h1\u0018\fh[Sz\u001b\u0004,@zH\u0003\u001c\u0016+8\u001dV\u001a%\u0014:Ө\\4g,j\u0004g\u0007/\u0010YR\u00034лp>`i:@ !\u0018XDKDǗ\u0010,<\u001c7y#8\u000eY\u001apN\u001fi:\u0002\u0003\u0003#~T\\8\nO9D\u0003ň\u0018Hؐg|l]nH\u0018y4>a-YԤ\u0002\u0000y!^a\u0011X-)v]XI8\u00002\u00009\t\u0010Q\u001a\u001ef=z2J\u0006\f\tP\u001bdx\u0001+FxO\u0000z-q9b<\u0002k~g\u000e8 \u001e@>\u0012\u0019\b\u000b$h#\u001aD\"Tj+<6JĤmDzµ&^\t\u0002MIRJ''\u0016܊]&\fa02*Xr2=\"A\u001ePptzz`\u0007\u001f\u0013`*LL~%\u0003_AaLa6\u0019MlFks\u0012\n'ޢR//\rԠ\r\"?\u0002]ŝ/\u0007\n[\bl+p@ӽx\u0011\u0006>J\u0005\u001aؓihB\u0010<#|rt:|\fL)bO\u001caj9a2Byjx?\n#?JRP\u001au\u0007<\u000e\u0007o\u0019\bjÅ%\u000f`\u0017O_\u0018'ԗ$PV hVC)\tc3\u0001q#\u0011}\u000f'pN\u0003R\u001eF\u0019\nڜUh\"k\u000bzOu*]pQ\n\u001eU??/\u001fy\r_\r\u0014\u0000?*\u0006.\u001d$\u0019\u00144\u001e&A4~`!secn\r;\u000b\u0013x\u00121'y߷m,\u0014\r\u0002\u0019< \u00051r\\BM$Jjʳ^UdW'\u00034@[/!#di\\3n\u00044.\u0010.\u0019h:d-x8w!\t1p\n\u0007\tjPsJ0\u0018C4\u0004đ\u0007ԏhĘ \u0002\u0013\u000e\u0013\u0002lZ\u001f|`Bq\u0015TeiC\u0017Ţ=:Xihcڴ{|29\u0003(\"SYPPŵM@\u0016\u0001\u0005HҪ\u001c\"GV:`g\u000fTr\"m\bX.fU@S\u0015iK\f!\b+\u0005SZƂjfE\u0003\u000f\u001a@PX\u0017\u0014`lcױ\u001cy\b\u0014M\u0012jwH\baQ\u0002S\bL\u001ew;>6pv9չBEy\\۩\fe(:T\u0016iUDhVCZ\u001dR6*\u0015\u001e\u000e\rzE\u0011\u0003j\u0011\u0011\"mB5;dE8\u0010?zouTBk)RBrɤQ\u001c6f5\\x\u0007\u001b.E7!rmЩ\u0016\ryH$\u0019ɹ\u0012\u0003zs\u0003\u001aƒ$\u0019xׂm\u0006vEˆ\u0001ŽPӊ5!t8\u0010PF\u0015\u0019q\u001e\u0005b\u0016K\u00041JC\bg3Z ӅF\u0012th3H\t`\u000f\u0010$!3`C=hz%E0_npn\u0014k7\u000fH*et\\#(\u0001D2QB]H\boi,qAB\u0001(\u0004A\u0001\u001e~\u0006\u0005\u0014\u0003q֢У3'AK\u000e\u000fKE\n\u0016]Yd\u001d}UAgZ)FbԨ]ـ#\t\u001dK\u0018]0Er`\u0013)\u0011A31\u000f45?q8UZ'\u000fTq \u0003\u000b*N|t~\u0017\u0011p/h\u0002\u00130dKQ3J)%J?DB\u0003dU\u001e\rN}\u0018$\r\u0012u);U\u0014$G iq$Rf)Z&@\u001f1W\u0011BIK\u0017҈V\u0003\u0001UFΑ\u0007%J\u000f\u001c\u00188lU6ZP2JU+RWΣ^\u0007E\r(\naˊEPY\u001eqWc4}cC\"$q{\b\u0003s$\b9,\u0005xuH/BQ\u0017cea$&xʼc\f-.Ayq\u0006\u0019\u0001j\u0007an]8\u0010\u0003:/apÏw\u000bq;\u0002N#{P\u0014@H\u0013Gq\u0019VJb0a[\f_Y=\u001c\u0017E\u001aHID9\u0001B\u0015MdD\u0000ƪ\r\fo\\DspW|cz\u0017\"\u0007Ό\u0010.yF7:P8,x\u0015KAb\u0013r @fذO#NaGP~nLY\u0003@l\u0005Թ(e\u0013\u0019_kVHR@m0N6y$9kU\rʁ!\u0018׃\u0003uoɗ7\u0016H\\,X\u000f\u001e`\\!N8mPVب\u0003kX{\u0001\u001f`\u0003E|E\r\u001e\">\"V \t\u0014\u0015˻1\u0019\u000f\u000b/\b@ć\b%ܲBW4\u0010;y\u0005?Tw\u0005?L\u0002\u001f\u001c,\u001b\r@\nN\u001dbD I&:e\u0016C`mD\u0003`]`Є!9, \r\u0007E\u001c4el\"J ɕB\u0004\u0014[<\u00008\u0004\u0017ncwLL\u0018\u0017jujL?l:Tȩ\u0014:\u001fhe%\u0012\u0012\u0003$ VOI)ٯd\u0004%\u0013\u000fȨ2&\u0016\u0013A\u000fCAbP,\u000blDvv5d\u0002ѼX@-\u0018xJ3ʘ֌\u0010C j\u00038\u0010qi\u001eS\u0014prK+\u0001.UO\fա%5+j\u0016\u0007/\r~G$d:\u0015i\r泱p@[vTpeH01d1hjV\u001d&\u00136x6m,!K<ðי]\\Uޣڕ%g9@S\"\u0018\u0019VLK%eM\u000f\n\u0003Q}\\Ddq\u000f\nMI2Qj8\n\u0013D,\b6#8.@tˆ,|\u0006/&5*\u0012\rA@Ui@D\u001e̎kH*Lo9k4\b\\e|\fO\f.\"\tt\u0004\tIqs\u000e\u0005\u001e\u000f\u0010ٜ\u0013POVݠWt\u0015;@ɣ1\u00128\u00164)=z=Rc\u0013H\r\bN*ۏl\u0018=r\u0012\u00022lJ}5t\u0019k{d/n{Zx\u0017XUhYH\u0011\u001f\"Sb\"PLl2O\u0012!d\u0018|YyP)\u000f\u001a.V\nƞŪRTxFɴt\u000b\u0006+y`δE\u001dלmY~Xn\u0014?0`\nC\u001ebm\u00034\u0011K\u0011Ϲ\b\r\u0014-\u0003s\b$/2u,\u0007ўX)b9Nwlϝzyc\n\u001b\u0007FN<83ĀCy^i\u001d\u0003\u001e!\u0011%לO*?\u00179\u001f\u0001,W6,^,m,\u0007XNbԜ:ll{a\u0002+d\nm\u0017V\u0015I\u0014n\u001b;3bs\t\u001ePZH%Mi\u0015w_\bH5\u001eD\u0005m{Z\n\u0007aO\u0010@b{BdU\u0001Z+bW\u0010]Vl<\r\u0007+p_\r\u0001\n5 V#RJ±\u001f\u0004RP\u0016N\b\u0013\u0006\u001b\u0004\u00057\u0019\u0000҂q\u0006\u001ep)\u0007,Q\n9V\u0012\bFHBZԎEF\u000e0\u0004B+9\te\u0001*'\u0007_\t\u0013VZ\u0013ieziUM3%q@\u001cO\u0003'\u0019@l*\u001fFsl\u0011\u0019#bD^-h6㝇*AC-\u0002\u001awT\u0017\u001eB\u0017xcʴ$4!sj\u0003.\\C\u0004G|SER}Fqf9y\t/\u0004\u0002\u001cg\u001eJ\u0011\b\u0017\u0010{Uʝ\"+\u00193\u001a\u0013^\\4\u001fEZ$\u0017\b\u0001\u0007BR (\b\u0018)\u0018)j\b\u0005\n)(vgP3Ű\u0005\bw\\\u000bh\nTᰔ\u0003b^VHFYc\u001fmKr\r\f\"M\f[\u0000\u001eO'\u0003L(ہbUKp\rGc}Ķd[Eϗ\u000bL=\u0018\u000e\u0019\u000e\u0015G+TΰZ\n1\u001e\u0018\u001bމӑCb'\u0013\u001afPrg<`YY]\u0014SB(eEe(BmNOoN\u0014f fCY([*xշJjS6\u001ez\u00073\u000bH\u001cl\u0013\u00023^V|`\u0004\u0012݄\u000e)o-Vok$\u000fTjR$KqfRbIF]$Q1\u0015\u001epфt\u0001#Q0gQUZR\\u(8.Skڎ&V|Q+\u0010K\b\u0012n+i3p\u000f\\70$\fR)D@\u001f\"DYRw\u0001!1i\"\n¢2y\b\\SŶd84\u0005H|@0a¼f\u0004͠X\u0018U`ʂUԊ&#kg\f%VUQ\u0001l~\f\u0004C\u001d-8\u0019\u000e`S\u0002\u001a`i\u0018G\"\bG\rIpBmh\u0004-J\tJ\u00188\u0000\u000e.\u0011<57<֜@\u0012\by@\bOl\r\u00194$>\f/%S\u0017ؾ\"&~Tg\u001a\u001eÌk|X~B\u0005H({\u0000\bA\u0014\u001bJ,+.Q_^ˆ;h@]!\u000f\u0010qP&\n\u00078NWPus?2R'8QD\\Ie8{5wƆx{]\u000f\\Z=#w\b\u001brK\u001b\u0002P\u0011b\nIH@\u0015K\u0006;(\u0017\u0011u3\"oPa\u001d\u0019BO\u0019\u0003ʹe'<\u001b1).(HLh\u001c4rd@$k`̻\u000ew\u0012;\u0003\u0006\u000e\u000fS‚c\u001e@\u0000?Ӫ.@w36tt\u0016\n8U<6\u001b!hTd0\rh\"J\u0007\u0010'\u0011\u001b,\u000f:e*ei,CI\u0018Aa\u0017U &gNOőH\u000eO#=.P\u0002\u0002!G\\²\u000eb\b!K2\f4D{ԩpKC<'\u0006djmU\t\u0012cJ\u001cp *\u0000FŜt T\u0006H\t\"11\u0012y\u0007b!Dh\n\u0019h\n3\u00142&=y:Q\u0002\\9d\u001f\u0019Ċ\n\n\u0007v:A.\u0007x\u000em^e\u000f\u0004\u0004\u0001ۃ*\u000b\u000b܎QApb*\u001a\u001c>X\u00062H0\u0003(1H\"\u0000\u0005yg\u000bΞ\u0017?);k\u0012\u0001Ȭy\fkM$XXMS\u0017\u0012XpD*\u0006ƪIGY2\u000f^y\u0006Ԋ 3\u0000i䒈\u0003roǢb\u001fdE\\2((bH\u001fd^BߠM2Yu\u0010 {A\"d8ELJ\"f\u0003̸l-\u0004S0ƧQ\u001a\u0017p@\u001b|Ъ\u001bzV\u0010CJ{#c\u0006m.Ԫ@lcO^%\u0001u\u001c1t*/\u0019\\m\u0014$,<\u0001ubՀ\u001em\fFR\u0011/Dgu\u0010\u001dAtV\u0007!⠢\u001d\u0018\u000e\u00199>:?r\u0002z3QsPW \u00024\u0007Йڇ6}-ɪpO7@(Y-aJ*nKk4T\fT\\\u000fEF\u0019i\u0013\u001eR*C?\u0011|\u000f\bэN-N]j\u001eRo\u000fѬF\u0007\\\u001a\u0002\u0011_\"\u0019\"+؊bX\u0016T\u0019,\t\u0005\u0014L\u001e\u000b;S¦\bsń\tˈz6\u0017\u000e0\u001e/\u001e\b\u0014C\u001dLz\u001b$Q\u0016\u0010Д\tU\u001b\tD`L~%+\u0018bHοl\u0014)HZ\u00162\u001ap:O\u0014U!DsT©p,\u0011pahz\u0000\u0010i0^\u0019\u0013X!|\u0018qb\u0018Qn\u0018\b\u001dROwx\u0014)YH%z<\u0004\u0018\u0014Zd\u00054\u0012\bi\t)%Sg\u0012RP&\u0016MYJ\u00114ȕ|\u0016D\u0014\\J\u0019tcZ#\u000bFERgse\u00176\u0013\u000f\u0001qx\\\r|>h{zɝTSp<\u00144H2X\u001f^oJI\u0018]u^QwxFKPQ\u001dN=ഠ3$\u00144]i\u0012\u0016JJ3\u001fD\bZi'ӆ\u0006Α\u0016\u0013\u0010Œt\u001dSR9\rendstream\rendobj\r21 0 obj\r<>stream\r\n&٧b2d>j\u0001-^\u001dJdpha\u0003϶8٫\u0014,\\H#D$*\u0011|T*\u0014S}T\u0005Ջ2mZ(\fi\u001c\\\u0007A,?a,?)XX^\u0019c9Lbb9\u001a&rp\\\u001e wK\u000eK~n~^yE?gB??HB?OI.sI3R?g\u0011R?'P?DP?+B\u0006=@\fSX.@I`y^E*jNZ\u001f\u000ew羑\u0005?'yПWF\u001e@kΟ(wraܟ\u000bft\u0019~.\u0018~q\r?[Z~\u001e:?\u000fP<,_(,O5z,O\u0014)\u001exb8Q5wC[\"Jl;Q=&˶yv{\u0016e3b[A\rX\u0005T\"\r\u0014|G\u00155);0.\u0001bJB\u0005M)\f\u0017'mT\u0018\t8ͪ\u001f[d]qj\u0004\fP<\u000f89\u0013ly}aDS\u001etݤ7\u001bsT\u0017\u0002\u000eLa\u0002pb\u0018ʍRm0J\u0003cHUƸq\u001e`\u001eNl)\u0003K\u0007\u001aR/\u0012MWc[\u001e\"\u0015sIpd<@\u001ay\u0011\u0004*.\u0018?\bGV\b\u00135\tݧJ\u0006i8Ma^\u000f\u000f\u0005`Q,!`_\u0004?jXLF\u0003<\u0006Xʳ\u0012#ar>aE8BSQXI\f\u0017>;@\u0010\u001e tJPJs\u000bp\u000b\\Ģ4\"\u000b\u001c,\u001fͩ\u0004UWKIPWR[\u0011t\bg\b6nMl\u0000c`I=\"\\<\u00018 Bj\u001bqs\u0002ɲq3xB!\u0011\u0012YB#2z\u0011^V1!\u000bf\u0016|*\u0004tTi\u0002SN\u000b@\u001dzKl4̼|DnK\u0019\\bD=7\u00142샀-K69'|:\u0001%\u0014GY\\-B\n\u0017\b)O\"pb$\u0005$=|\\qtXu!¸e½CS\u0015MI ف\u0018\r7u\u0011Lj\u001aH\u0019Ԯ1VAZw\u0006ӝnɚ_G\u0007\u000bU><`R\u001ap&7\u0015,\u001f\u0005\u0001A:B2JT\u001a);6(;#)r\u0015Kp\u0019e\u001a\bd6'p#qҦH\u0017j,mkDY1*\"S'\"V\tbyL\bH~ Pn'\u00116ĆÜч\u001d\t\u0001c1ߓc˘:#-Z26D&_@Q$]\u001cf&X*1\u001c4\u0010\u0000*I\u001epb?M*Sl[e6.\n#\u0012\u001bOeK.QBDOGV\\\u001cc\u001f˧b#%ͺKk\u0010,aĤ\u001a\u001e\u0002Q<\u001a\u0002\u001e\\$\n\u001aӖu5\u0013/&\f!\u001b\u0012\u0002S4$8\u000e\u0007\u0010Y\u001eQx\u000fP2GAj:Yp8hf^hQMC\u0019zHP}j\u001b\u001f!\rt9Ou\u001a\u0010\u0012D4\u0007\\BF* 1:\u0018p>iED:\u000bZ-WL]\\1uO\u0012#Sv\u001b\tQ\u0017Kt-r|d3<'s\u0007\u0013>&'W;Tc\u000f\u000e@n4\u0011v`ى\u0001wH\u001bd2\u0013޹:\u001flHF\u0004$Qbq!\u0007H\u0001\u0007\u0001.W<\u001b\u0000\u0017\u001a1/-4PA1uUEN6\u001cY\u0002\u001fDIiSwC\f\u001baێ&vI<\u0000\u000e\n7\u001e\u001c\"~9a2+|*Egu\u000e 2p\u000e\u0003\u001dl[dB=D 9t\u001eP#\u0013\u001eBq&Q#6S\u0005t`Eb>`\u001e.qT\t-%@'o!Ѡ(\u001c\u0012rr%@/ g~;y%\u000eET\u0004 \u000fhs\u0004rV#\u0011\nMb%9ziN\u000bD:D\u0002\t\u0013\u0011\u001dL$`\u0011*`\u0006J\u00151^`N6\u0016&5\u0000\u0018\nWP>\u0011ų2*$a\u000f|y\u0014H.fWKC-MڱND\u001dy\u0005 W/]V˖Oy^\u001dE\u0015\u001c\u001aWJ=\u0007452\u0011td#I;b9\u0014n\nI\u001bQ\u0012*URA\u0000T\u0011W\u0016eC\u0012\u000b\u00056\u0017VcB\r\u0018\u00062:ܱ7\u0000Hz23\u0000v^\u0010~\u0001\r\u001c,smiS\u0005ZՀK\u001b.\u0002\u0007\u001f` \u0011\fT(,(,EX<{\u0004|\\@Ⴉ#15\u0003\u0015W挹N@e4l'/L#z1\u0014\u001d ʥ\u0001`\u0007\u0015\u0000\u0005?X6/HRL\u0010&tU4'3t\u0018P^S\u0013E\u00126d9I\u0002\u000f\u0007\n\u0007-\u000fE^B\u0016{I(\\sbxq\u000bb1Q[\u001a\u001d\"&\u0019h/`\u0012Gc5yj~>ⲟW0\u0001R(9U\u001dUkRX^\rp2B>RA\u001eL޼q'޲7,GWEJ\u0016\u000f(i\u0012k\f#\u0019$\b|6\u0006>\u0004oa\u0002?\u0006\u0002\u0005>\f\n\u0004~0\u0003$-H,%\u0002[i-\u0015TZ'.\u000f &@B&WM\u001a\u00036b9%Ĉ\u000e\u0011\u0015\u0005F,?tF,_EX^,b.by\u0000F\u0015 Ԏ\u0017\u0018(;0X\u000e\"u\u000f虈\u001ba\u0006~?E\u0015N\u000b[\\`Ȧ`yF\u0019\u0007Gb\u000f,_x\u001eX\u001e:\u0003XJ\u0007\u000e,\u001f\f:`yLS)C\t{^$X>`5c\u001bSr\u0012rN\\P?\u0005O (Y \f\u0004\u0005*\u0011Z.C!K_\u0014TX\u0019(*]\u0014\tQE'<ԭx}=\\m\u0000y4&\t\u001b$h\u000br;6f|z^\bڍظdj\u0000\u0015\u0007\u0014-\u0004\u000f,\"w79p̂\u0007\\\u001c\u0019tD(\\\u0007,<~f\u0003HFL-\t|puj9PƢD01\u0019\u001a\r\u00195\u0012s\"\u0019&\u0006U9-8\u0003N.\u0013\u001a\"eRH\u0001#\u0014\u0012\u001f\u00150\u000eHB\u0019\u0018JA/LPs(M|z(\u001a>J\u001e-@\u0016\u0001\u0004A0w⽴\u0012ġ\u000b\u001erE0@\u0013=G^\u0018\"\u000fkZQH\u001c.cL\u0017:Q-j\u0003ir dr]\u000b\u001e\u0000X\u0019=ڔ\u0017Y`qS\u0010y=g\noZ\u0019V}\u00104uɺЦa\u0018)\bD!7\u000bD%t\u000bqUb\u00114\u0014\r%cx\u0004J=.\u0005\u0016t1\u001d᥄X3\u001aT:8z\f݋Ҡ倆N\u0001U\u0010:\u0007\b6 \u0018\u0016 AW\u000fp|#B0\f\u0003banKqt\u0013\n-ecNZ\u001fIT\u0011\u0014x%f\u0018.\u0014}_&\u001e\bn)Q\tn\n\u0015k0L\u001eq\r\\=\u001atNU@)=9Q*>-\nc&.:\f\u0019U,/M|/\u0007\u0019w\u0010\u0004م\b˗M\u001cu\u0019J\u0001hT0xBѺ4A`\u0017ǧ2\u001cF\bhf\u0002Ѓ\u0000'\u0019<؎]m>ACct.g\u0000Jyg\u0002‹{\bF\u0018<)8\u0018OҺ3b⸐\u0007s. #lKu\u001e%\u00140hNRgyU6I28U\fv\t2\b\n.T\u0018G-c Zu#R\u0018/\n\u0004\u000e\u001d<\u0000s%4\u0011\u000e\u0011I&\u0014\tC-`=)6AMl1Z\r\u000fk\u001e\u0015\n'ܶ\u0017\u0004sBԕ$O`@\u001c\f\u0019Q\u0014tn\u001cP\u000b0L\u0002\u0004\u0000K\r.\u0007м\u001aM\u001e^Tc渵BqWG\u000fX\u0006\u0018AhP\"\"7\u0017ע\u0000D\u0016YO\u001a\u001e0>6P\u0010v.-\u0013<\u0003ڔ\f(/\u001eӗiBpP\u0014b׆šϼ\u000e\u001a\\ױnxˠ ڃ\u0007D(q{0|?\r{\u0010e%+$37ↆVిA>&G\u0019(}Ov\u0000\u0005T\u001e`X4p3\u001e_7\u001e t)\u000e\u000f\n'ܣsHq\u0010p]tB|\u0015\t\u0001qb\u0016UVf< 3>\u001c8;&=Dp\u0007$pA\u0017Q\u0012lDd\u0018bmS%j8\f0Ϡ$EW)\u0015FAh\u0005\u001es.*o i\u0003\u0014lQjM\u0004\u0004HJs*&,@L 84#a\":P\u000eN\u0001+:\n\u0018\"%\u001e@X\\.F\u0010*0LGq)Ā\u0003SQ\\\bj%L2؊XgdҸ\u0000\u0011n\u0002oQ5>bCp\n\u000f\u001cHK\u0012?v3g\u0014CpEea\n5&Digl#'f!PB-\u0004b+A&5)\u001bFqF\u0017)(\u001c\u0001'\u000bwZ\r\u0002K\u000b\u0006paуENd\u0003\u0019?,\u0018\u001b@\u001b\rF\u0013\u0004 \t\u0003֕ \rr8Hg<<3{s\tͺl\"5!4N퓔&1V1]4-\u00071s\rdjXHi\u001e%\u0017rHu\u0014s\u001b\u0001d1b\u0000AL$-Q\u0006*:\u00196k\u0018)Uhxit]rLExU\u000e\u001aՑ\u0011\u0010\u0011krp<`_\faE2TX\u0013#)*n0\u001ePX\u0003ElгjQYHEJE1I,8N\u001fZ\u001a}\n\u001fB)|\u0002DIԒåI\u000eKB?<@1B\u000f6uĐN4\b\"\u0001\u0017\"mbHD\u0014Z2L\"\b(FKai8\u001e`sXF팭Hx1:\u001e‚A*5\u0019)Bz2\u0014#p\f*\u000f\u0010?f\u001e\u0005>@\u000b\tj\u0005t\u0007\u0002|\u0011d2P+\u0012×<+e\u0014aF`N2`:A\u001eо)Ȍ-\u0006&smR+KL}`o_䴴\u00116QB!RĠàkDQ_\u0011E|s@\":\u0016\u000f5\u0001|sP\u0000\u0010\u0018LJ\n\fzeSe&We!-\u0010\u000eG>:9G4-Lq$H\u0014\u000fe%PS\u0010n\u0000ih\u00038\u0000\u0012\u0012cs9?梢6\u0001*\u00040`ep9i>&*\ro8p\u0018p8,3\b\u0010\u001e\u000f\u0002\u0015\u0000\u0015lȄo-ч|%Lӝ\"\u0001›rH^#vל9o8\u0005/E?Z\u0005\u0011৪\u001b\u000f`3\u0019ƀP)Y\u0015r\b:\r\u0019Y\u000e\u001c\u000f&Z:\u0017P\u0010XCq1\b\f\u0019D8\bqB\r@\n@TT\u0019#\u0000ʹ\\\u0012C4MѾashl`~\u0012|\n>l=nex\u000eXA2'NEZA0Eu\u001ay\bf7H׃.UL\u0003\u00141<Ŧ\u0010\u001c?͋BG654~JK\u0015LpN\u0002\u0011#2Kr>{gM\u000f-%\u001a(!j,\u0018\u001b$\u0004%LO㈡VoMF:Omz(UU\\**+FV\u0012%fyc\u0012['GBj\r8s6W~\u001a\u0005t7\u0004?\u000f2\u0013U\u001fDU\u0016%\u000bDe\u0003>)Lj4\u0003\u000eFࣼI{V%^\u0017\u00069\u0006o>d+G5̾@\t|\u000fM\rQ~<‡\n\u0017\fm\u0004\"\r\u0011c\u000fv'L\u001b\u001fE 7nH\u0017ҿ\u0001\u0005QݿCO&\u0007]\u001e\u0002_\u0001\u0004>Q\u0005\b\u0002csb}\u0002?}\b)\u0006 \u0019Mb\t$\u001f]\u0005j\u0011܊囬\u0015)!V,kV,UV,7V,OEXN*bA\u0019$(Ǔ3\r\u00034\u0007PsZ(i\u000e|A&\u000b|\u0006#\u0011G,HG,oMX\u000e\u0002X\u0001\u0010\u001c\u001a\r\u0015\t\u0001\u001c\rC,G)X>0,b\u0000Fr!4\u0013+T,gL]s8\u00133A\u000e|.\u0003_#/I{@֩mv#mFKhmWWg۽2nm\u0010̶_ToB\u0015א*\u001184<衦XB̙x6\u000fH 8\u0007oXwh;Kx\u000e6x8\u0010\u001aĦ+\r\u0013VfW&Π\u0010\t\u0011\u0013ֶ~m{8m\u0005nK\u001fEXy\u0000V\u0001E\n/Ă\u0016l6X!y@k&6\u0011l\u001e\u0019sxv\u001apa.|\u0014\u0017AlG&\r\u0010Y\f\u0012\r*EKƓ6\u0019\u0014|z}\u0004R8S\u001aę;FH#Y\u0016\"\u0018\u000bD\u0006\"y!yS\u0004ZFitф\u000b{Ul0\u00069RxB\u0014<`0\u0019\u001eP_6mCB⬍AJ\u0002őFՍI#`(\u001a|U- @&ƹ\u0002+.\u0010;u1\u000b\u001404@\u001e\u0016\tBbt\u0007p\u0006;\t\u001fL\u0017rLZL'q\u000f`Yop O\nZ_\u0011Q\"!1\u0006\u0018\u000er\u0016G\u001b=\u00132%@\n\"<_\u0001KJ\u000bG,K2\u0004Ĭ:ܛdK`P(B\u00112rmw.\u0004Kj\u00005BTA(((]\nkx\u0014\u000e<%y\u0001({;2s6D\re\ru\u0003ƛ\u0006\u0002Ve\u0004RVTU\u0001\u0006*r\u0017\u001ev5W\u0003`E*<%\u0005\u0013hDE,2\"\u0013\u0012D2W(\u0006}\u00185\u0010၆\u001c!\u0005\u0006&cz2Q\u001fLWCQzQ\u000fC\"\u0005{lr{@\u000bTN(ìJuL˂>?|%xP\u0017>,~lj,\u001c\u001c\u00065\u001a8ڒ\\!.\u0007,Q`\u000f\u0010K$\u0017\u0004ǭ)ʌ>E5&揙Л IÆ\u0010Ǣ4\u0004Qv?\\O\u0011.@<\u0015w5\u0002N\u001dPRX4\f< \\a\u000eh\b\u0000Ja\u0013KT`T#\u0015\u0017\u0005\u0012$n\u001d\u001d\u0004A:\u0006D\u0007S\u0007`ʌ|L8!\bqf'N-v\u000b\"8e˩{b\u0017\u0010\u0005rF4ԇ+,o\r\u0017-%YJx\u001b\b5\u0012$:!ZA\u0001q\u0019\u00175bQƄ\u0019)xOn_^ڕqڅ%)\f\u0012Fj|`\"/QMA\u0010\u0011HCZhr\u0018h)|\b\u000fF#Tb\u001a\u000fq\u001e2Z\bg_(\u0013ɤ\u001f\u0017K\r\u001fo_ƣ8NaF\u0010!\u0019B@ycf12:\u0005A9\u000e'DD0\u0016Lp5i&B\u0005f1i83'YM)EO@\u0000}҄\u0002$KEJpKO\u0012+(Jr5Y0&\u001aە\r\n(˩\u0011@pPxJx@Lre\u0018V\u0015`ʘɒ\u0019\u0001\u001bM\u0007q\u0004Nk\u000eRv>\u001cdE\u0016\u0002QpB\tTVW=q\u001fb\u0016폔\u0001\u000fPY\u0016wY\u001eO\u00001@\u0018((!\u0011@E\u0019D\u001e`IUHI;*\u001d\u0006d0]:'ӇY\n\\;*L+F\u0017*R|>E\\l7x\u001c\u0017 Ep$\u0011|\u000f\u0015*\u0007\u0002s\u0001Q8\u000fD-De4RE,*}Lavb6ĩ\u0005(g֠4\"!u\\?d(*ye\fGX-6W;9`E\u0013\u0012G\n\u000f\u000fb\u0006?3\u0007%\u0012\u0005K\u001apL\u0016sN\u001eP\fŽ\"Ğ[\u0015s\u0005FJV+ST>*ʄX\u001d\u0006\u001e\\\byXo2oB)#4 \n!\t\"K\"`ĔKŒAe:y\f\u0001m\nO1,)N SU\u0000\\EX-0\u0011\u001a3Q\u0002]I\\,Խr\u0013'T#{\u0000\u0013ƹgB9\u0003Te\u001fqe\u001f\t\b[G\u0016cd3?\\>Q%\b3\u0010\u000fNd\u0012T+\u000f\u0004*sp̊ Y\u001a\u0004P^KBA\u0017\\\u001b}\u0001쳟\u000f\u0006G0a507yf2\u00179}\u000fhݨQ-[,\rD0`\b>i\u001a\b`ɾG\u0002\"\t}\u0017M70\u0004ȥYu\u0017W`o\t|\u000fP8?_\u0018}O\u001c/8\u00023S\u0002BR\u0002\u001fҺ\u0003_q߁߶x\u0014K ̾+<ٟ\u0011\u001b<({Hd2_`r1!Kc/)\u000b|\u000b\u0005\u0002_sw`6\\\u0012\\kH.=ηwdG[\u0018F\f~\u0003'ш\u0002VxO|m\rGQS%H\"\u0003\u0001\u000fJ^hw?MNgu\"\u00129bK\u000bҿh\\\u000bQ{I\u001f\u001f\u001eY\u001c\u0002\u001eH\u0002\u001fR\u0005~k\"n\u000f2!\u0019\n/7\u0003\u001fJێmi#\u0016pp9۾\u0015\u0000+Re(U\u0005\u0017nϹ!yj5\"4rr\n[o'1a\u001b$.1iQR4B\"\ræqN^6jfn\u0002GxJY\u0000\"y$>&U\"\u0006\u0005\u0001\u0017CZ0B'A\u0005Ív9$/*LH\u0013U\u0014Θ-b)Sas}\u0001,CV\bQ\n8 9\\\u0018ҐY-p¦bDNJǢ\fQI\u0019dLaK\u001e[\u001ex6\u000fsgiƑ}\u00009T|;܅u\u0013N54%$\t\u0014A!T%Sxj*\u0001İT{F2R \u0000Ș(PKWڦ*!9\u0012\u0001GN=`B*l&1^Q+\u000e\u0013\u0014lR䐼?çJ\u0004',\r\"`\n,Nd)d\u0003D\u0005\u001451F7ޭ3֪!̤%a\u0016\u0013\"-ϖ\u001d1d:hXΩRpѤ̘sG|J8H00:by\u0012ͣ\u0007,ڂBdB|\u0005B\u0014)\u001e$ \u00028aܘ8)\"\u000e-k\b9\u0006s!M3a-pؒpqC\u0016Y9<\u0005\u0001\tR\u0002{\u0011jYXQc\rx\u0003\u001d8:5)M\u0012(\u0001)E!VZ\n\u001atT\u0015\u0013A<\u001e\u0007\u001c\u001dS*R\u001c\u0018*GkƑ&L\u0019L\u0010x\u001dD~\\\u00186\u0013\u001aVY\u000e*,M0g͚\u0006šš\u001e OH\u0015\u00032=My=95f\u0011\u0015/IhR_\u0000\tJC.\u0006Uoi\u0012q\u000f|\u0001l\u0014)5\u001a/P\u0001*|BN\u0016̪AN*QahG*QEH>t\u0013\u0014rbޙBe_z\u0000bT>8 R XVć6hu\u0003+\\\f\u0016Aq?\u0000}9u\u0007u\u0018UL\u0010\u0002?\u0018ؐ\u0016.k\u001e\u001e\rj\n\u0013|\u0000TF!|g\u0000/I\u001d\u0007U;\u001e\u001eB0ƒ$6(Fc6'\u0017\b\u0017\u0016C\u001c\u0011\u0006S\u0006Idn7K\u0012ZWcA\u0003ky\u001cDh,\u001a؄\u0001SX%\u0018{@݁13vD\u0005 G%V\u0006f(a+\u000f\u0012LK\u0007kVq\u001a`\u0018.\u001e]\u0006BWge'⎸ƒQTJͫJ#\u000fM\u000752\u001dVL@3U\u0001gT\u0011L~\u000bA\nd\u0007Cb\u00032\t\u0019d\u0013ɋx,\u0016L\u001fD9qK]\u0014\u000e&\u0007\u0010\u0006\u0005\u0003\u0011~$hkJF\t\u001b.\f\u0017(F Xf\u0013&sH\b&Uܙ\u0006H_C[\u0015Rt*cQVY>\bM?Cņn\fk\u0018\u0012\u0015$7j\u00159х;0ym§oȷz\"\u0002Hl\u0016ӻ9Vá\u0007\u0013c\u0000Zf%m2\u00023)=\u0002\u0011,1 \u0019r57ZH~Km\u0006uM\b/qaWBvU c\u001e!\u0006\u0015\r\u0013\u001cݢhb\u000f\u000f0EZK\u001d-yݙ\u001bYf\"\u0012Fd7`!Q0\u0010x=w\u001ayU\u0018\u0013jh\f\u001f6AZ\u0013+*\u0014-\u000f&1q\u0007\u0001\u000ebG{Ӹ#އH\u001eZ\u0007B\u0012\u0012Ӡ\"q}\u000f\u001d4$`A\u0004\u0006\u001e=[!Sa \n߭|\n-\u0001\u0019/[db\u001e(Z\rAX&\u001a琕X\u000fm'\u0002J,X>%*v#\"\u0012Yh$rؐ@ =\u0000P\u0004\u0018\u0018mS\u0010S\u001ab&\u001di5InAsUz)ce\rl\f}uf>&&\u001f\u0012xsW\u001d=UA\u0015\r:\u0013X$efd\"x+'T,*\u0018k1x\u0012j-R&:T\u0018\u0018\u001954x\u00017ͤk:\u0003 ÜONƒ:l9dhc\f\u0011׾Q>Wâ\u00108eBCx@A4!7?t8z9\u00059섒uʈ\u001d\t\\Sz6HUzȐO\u0011\u001ah@?:\u0010CP\bx\"c&(<ҘBXD\\\u00154}fuyukRu\u0016!8D$hmh\u0001\u0018\u001aNpbL)鳜J'E\u0002IH\u0018R662m\u001e]\u000b\u0004\u0012.H˼Ɇ\rl\u000eJF*\u0019)E)nE\u000b\u00154;\r2\u0015\f'U[\u0015fV75jN\u0019b18DKih.\u000f)$:@܅.@T b/ 0R|E\u0012&&ZN\u001epҤ!\u0016G\u0002\\\tv,#{m-\u0018/ZMdϾCv\fCv\u0007Cv\u0018F!;:q}t\u001dd:\u0004ٵ<&{\u000fdwEb{\u0000kV긌@!^\u000b4``u4vA\b\u0002\u0012 t\\\nj,ߐB4FP1=(h\u001a\u001a{Ʈq}DyBGO '\u0015Y3#t*@%\u0002n\"uB/$/[\\2.Uw{\rcrӥ\u0007@N%p\u000bR;j\u0011\u000bsa\u001bKY,\u00129\u0010ľ\bbO#U\tX\u0010[\u0011l\u0016\u0011oX\u0010?`\"\u0003\"\u0000!\u0000e\u0018׏0V}\"\u0013\t@!\\@\u001cDsKF\u001b\u001e%\u0015\u001epH\u0004\u0006^\"u^ %a}D\u001dR*\u001dJ\u000eB%YtR\u0002[+\u0002(rY\u0017\u0015\u0012q2yAH\u000f\u0002\u000f\u0005<_(\u0007xX\u0015;ϗ\u0017*AG\u0004x8fuZA.D*\u0014ח,\u0002vp\u0017\u000e\b\u0004N\u0003\n\u001agK ߲\u00163\u000f<\nV\u000bJFZ1Adb>aF,>%A,~̌ƭZF\u0004έ\b$\u0011+!O52a\u0014F\u001fs^Il,\u0007ȍ3>bt\u0018\u000bOƵpSްu/.\u000e!ղХ+\u000f.4Bd>*AIsJm\bHΐ\u000f2&\u0003@\u0012l\tl\u0002aǨK\u0013ey\u0010ᤇAw'b*\u0019dF)n>z$iH\r\t0\tH&Q\u0012m(1\u0007\u0007 \fޠKQkaK0\u0019!_FN:`'Kԉ>ϳ <\u001fi\u0017\u000eO}H8\u001f]\t@\u000f,\u001c,h|d!*\rR\u0006\u001ey]PcIqe,a\u001em\u0013x\u001d\u0002\bL\u001d\u000b:D!\bѳ$4,CH&l=m\u0016۷Sx@W\u001c\u0000\u0007Aʀ\u001aQC\u0002҆r\u001b9\u0003\u0012p\rDy݄bˣT\tƨG\u0010hs\u001a;-$CkRvz\u0018PѦŦ\u001e$(p3{\u0000jpRԭj\u0016|IFK(\u0012ƥ\rCnkCOʷ\u0002@\u000f`=6ܚjӊ5p\u0019\u0002q]\\kn\u001d!gyP\u0015\u0016Ԅz\u0011VI4΀{<\u0018 T\u0018\fJ<\u0014Hbta\u0018\u0001,1\u0003r2;\t=O}@]\f3a\u0019\u0004$\u0013\"\n\u001d\"\u0016'ZEPЇs\u001b\t\u0004_$El\u001fNQ8d\u0007Іǖ\u0001'~W.9K\u0000a\u000bu\u0016,6\u001d\u001bݑ㜸\f\u0004kّ%\u0019\u00195,x9 A8¡q\u0007\u000f0Y#b1FBn\u001a0\u001d*1\u001bt,n𢃌-}KB\u0010L+cML7E\u0001\u0011t^\u0018\u0019lǢp!1\u0018\u0004\u0006j\b44\u0000.[H!%v\r\u0011\u0019J\u0006+\u0018\u0005CpGQ.#XCK\u0016\u001c826)Kmz\n\tM\r:\u0019:)U\u0004q6\"\u0018%(J$\u0019AHzqx 4\u001aEJQZ,\bGu1p\u0010\u0007\u0018\nuh\u0003P\u001b\u0001c\u0003\u001eL\u0002mR+ˏmbK}f`\u0002*pjoHfdKT\u0011P\u0012$J\u00182$A\u001f=񀂇kσ\u0015m*X>Hޗ\u001581%Ы3\u001e\u0011&i09Hh0\u0002\u001b2\u0014A\u001aSjX\u0013e&\f\t*>\u000e2*L\u0005rb\tLr*\u0017\u0007dbh\u0016CI:s`}DMˊI\u001a4\u001b\u000f(`\t\\PqL'\u001b0rOKh}LaV@\u0019\u001a/c00fjT\u00186kh-.x\"0j=3\u0003\u0015\r+\u000bȸ)h)9\u001c$dHeci\u0016ϤEJ?4b\b\u0015h\u00065\bᦡ@\u0001fL\u0007\"?iX$\u00011D\\\u001e)2@J-)\u0015r3\u0015*\u0010ŧ\u0007l\\\u0010e\u001c\u0006\u001cՕ 媭X#3AD=Ck7jc\u001bT\u0016W2ZlKk.R/?\u001e\u0010GL&H\u0001ꘀBґ^譕B0Hf`H1\u001cnT)CL'V՗\u0016B,\u000f)r#ؕ:l\u0019CfN<16\u000fN\"Ty@Jp2٭\u0005jDM%Z֡$\u0012zx!;\u0010ː7;Ûzѐ\u0014'\u001aq^le\u0006\"fk4cs\u0000d(qPzmdж\u0005\u001d粶g`{CӷV\u001e@wP\u0018pt\"\u001e\u0004b\u0010!?5H4\f\u0019\u0017t7\u0006k\u0017\u001f+pW`\u0000KtvE\u001dR\u0007+ڳ$\u0010a\fvI`۳@&G1A;\u0004whgG\u0014\u0002bC\b\u00075l͌\"%3؈mPR8ڢ7\u0015+!4\u0004\\m\u0005y_20\u0007T&4{&*q\u0015\u0018\u0014̎2Hk*S)gv.iQeW\u0017K[E] ]d!\t3R\u0003BŲ}&+BvFVͻ\u0017\u001d\u0015\u0018\f,\u0002\u000b\u001d5\u0001\u000b*\u000bZBaD\u00132qw/.t\u000f(pc6\u001f\u0014\u0011WX腊\u0007=VPN0ACY\u001fh`\rhN\u0004\"d\u001b!N\u000fZ(yDxǪx˘\u000eQ%I&E&tW\u0013\u0000F!t!t\n\u0013{o\b=#Bw\"B\u0007B~\u001fB\b\b41\u001e\u0017B\u000b{@/#\u0002\u001d (\u00044\u0001@T䙧`\u0000\u0015Ѳ\u001f2n9\fV(\u0003kV-g8='NĂrA0v\u000fXpD9vH0vcVv)M\u0004\u0014=cOṲ;\f\u0003\u0018B\u0007~B\u001c\u0013\u0005k-ں_\u001b^qXvvk!\u000e\r۳-9ؑ)!xw-1\u0007\u0005T\u0005.\u0012bs}̦@\u000b@Ȃs\u0000\u0004@mנ@+ȹH:YK\u0002\u0010\u0011x@`\n\u001f\t]4Ƌ \\ֱZñh9P\u0001\r\u0012\t`gP0 \"\u0001tSk\rə\u00129\u0003\u0017sDJ\u000f\u000f\u0010V`yG\\\u0012UF\"\rS^|*^\rbj\u0003WJѾ\u000f\u0004\u001e>\u0003q\u0015+J3T\n22a8DRD㉋\u0014\u0013ض[\u000f'\u0015Er}\u0012yJ\b-\u0002.\u001cN8\u001b(\u001d\u001c\u001f!\u0016\r\rdQ\u0012\f\u001c!K\u001esqÿفj劌V\u0019*xZ\u001d;Y\u001e \u001aȣPV\u0001ơÓ5E\u00144`/RsPBqr>LjfX&6 +n\b\u0003.\r\u000b#\u00052X\b\u001eAEU\"$e_)\fA \\tP\u0007sIZ\u001abDAb$:\u00199O\u001d@\u0016PB0;\r\u0004\u0007|'\u0018~C\u001fJN\u001f\u001e\u0012JH%%mKN\u000eTrB\u0019x\u0002*XY\":\u001c7\u0003do\rjt \u0005\u0007uL!9j\u000e\"\u0003+C)S\\<ꅀ>\u0010\u000e\u0011\u00038˸\u0004Mx\u0014\u001dH@B$Z\u0013V̷\u0019;RI4m%N@q%\"-f\b-z@GbG R\u0018dž\u001aC-\u001e\tND8%\f!1W\u0018raq<\u0005\rl%[0e)eJ_Spado\n-46*\u000e4.KGV\u0007k\u0004\u0013azGDbue5jCxh\n\u0012N@H\u0004Th\u0010\u000f |P\u000e\u0012\u0001@M!rLBVO!\u00124\u00034n$3'\u001d5\u001d-cʞ8f۪͞\u00045Hh42\u000fp:ŏê5lF^qԋgZR\u001b\u000f+Nahܓ;QIT\u0019\u001a\u001b8Xfr@e\nh\u00188\u0016\u001aCFd!KCC\u0011\u0017ӥ\t`\u0006\u0006a\u0002f\u0004\n\u0004(`5*`j5=:`LA\u00023Kj=uV\u0013\u001ec;\u001c\f/xO.\u0014tBf\u001c{\u0001\u0016ˇl^Y\u0004ɫ^͕&\u0019}\u001dJD9+܋rZ\u0017|t\\<(gT\tAY㑠h論0\n\u0002A\u0005\rN%\u0003`-+\"Z\u001c\t\f\u0018|^܀\t;\u000f\u001b!\u001d N\u000bQk2(\u0018zx:XqU\u0013-',\u0006\u0007|\r\nbb\u0014\u0012\u0014\u00152]\bHiܨ[BJ\u001a\u0012>\u001aHiuEE+!o61tW|\u0001t^\u0002d\u001fC=%'Lg=\u001a\u0005ԝb2\u001a|\toL\u0010/J\fiIe\u001fhI}1p݄@\u0001\u0013Y\u0002a7C$n]'&0(ٺ!T\u0007ְ:\u001b1Jʐ\\$1ɘ\u001b\u0007¤O\ft\u001f\f.\u001fbP\u0017\u000f{s>\u001eeY<,Z8[H^Z3bݘ|Z\\in\u0003>\u001fz7.}^\u001e0\u0010\u0004d@[E\u000f!CI/St\u001c3sbx`?Ԥ:9K뤠d\u0002*/+\"L(\u001840cla\u0010\u001fܘ!s/\u001b*-\bi&*;ZWg\u0006$E&D{b\f=\u0018\u0019aiY\\>!Dc\u001ca9\u0003V\u0017j\u000fҡ!0\n]\u000b\u000f\u000bx(d\u001a\u0014ҏ\f,c(l\u000e\u001d;\u0004cERS\"=&\u0016q)G@)\u0010ٹ\u0010#\u0012+r)v9ȡ\u001aP*Ea!l{׼V\u0011B-P\u00156Ȼ8\n.\"\u0000)\rQ[\u0013\u0000y*\u001e0\u001c\u0006\r\u0016D0\u00139e\u0011w/\u001f!D`b[\u0002GID\"rp\u0012\nLxY8\u0015$\u0018k\u0015_V,TRߡ]\u0007:>M\u0012+:xՋNd``\u0018uذasf=^1~kT\u0004\u0012C&U0\\\ts\u0019Jb\u001f\u0000ED|RR\u001c\u0017\u001eI^32\u0004\nT\u0005\u0002F\u001bY-|'@Tt\u0003ʲ\u0016Id|\u0011\u0006=>\u0013Põ#ڃTC2u @lD<\u000eąuF\u0013HP-Y\u001c_.kԈ&\u0005؇36\u0013V\u001eS,y*\u001a-2\u001a\u00161a06\u0004\u001b)\u001c17:sxDp&\u001c\fT?\u000bbP\u0015@]8z`\u0010n@V gB#0oF9e\u0004C\u0012\u0012\u0016\u0013M@U\n/\u0016hZa\u000eu8&0rei?\u001e*Ҩljp:\b\u0011E8Fp$xA\f@`l(R\u001axA6Z\u0012Obi7n\u0006Ė qKI?-x \u0004\u0015\u00176\u0010\u001c\nL;5\u0015F^,%D!39HF>=u)<\u0017oH3k4%\u001f;q\u0012[b ?$%\u0007\u001a\u0019\u000b(!I\u0012\u0002D8A89\"'%(6┆\u0019s+XU\u000eڋ$Y\u0014\u0011\u00114)#b\u00066t9\u001e0B\u001f\u000enb8,C+uMcB\u001d\u0017\nUG\u0017A`+)'U0\u001c:&V!PTE;K>FZ\u0017\u000fHm\u0004\u001b#$2Yͧ\f\u000654\u0014\u0014\u0007K\u0015\u00108E\u00152u%Z%HmW^,yq\u0000\u00073~yLVQ*\u0019qbՀ ܡ]l:{MЉ؋v\u0003\u0016.V\u001c5SesO\u0007Jy@sd/\u0007̼\u0010\u001f7Kr|\fyӓ1x\nmA]+av»`\nٞ˥{I@ >\u0006x~r2\u0014Y\u000bU\u001a\u0002\u0003\u001a\u0013Öd,RrD־m k'Kv\u0007\\I\u000f\"jO]J\f\u0001けqx\u001e8!\u0010w\u0014MM\u0014uG`D\u0018G\u001dADXiOgL4n#ʴB\u0003\u001e2\u001e\ti\u0014-\u001ev\u0017Z=!юIcgd?<+舻`d\u0007THv\u00139J~(d#\u0002M<\u0003Z\b!R=\u0014dp\u001edo\t,\u0004\n\u0004\u0017A<:\u0019ǒaߕ$6('\u001fn2\u0006\t\u0005JySvV)l\u0007\b|\"\nm\u001b;h\u0014o5v\u0018\u001a{\fc䰣t`\u0010\u0000([/#O\u0011\u00048i\u0011\u0002a\b<\u0002^\u0002?Ѓ0\u0012\u001d\u0004\u001f}+R\u0015B?30\u0006+\u0002nļo\u0003\fic\u0001\u0007\b\u0006A\u0010\u0007J96R:oO\f\u001e`\u0018.w%&Ι\b2\u0013d\u0006jYahӝk\u001en\u0011Kd\\fs&\u0001w\u001db=:\u00013\u001b\n\u0006\u001e@h&Yr>\u0017l*\t\"*D\u0018\u000e>ș\u0017I:'\nG!v\u001c\u0007|K\u000erMt\u0018X\u001bb)9!b\"!t\u001e`j+Gy\u001e\u0003\u0005\u0016\u001eI\u001b;;x_\nAqlo\u00017p\u00048\u0007\u001a\u0004ao05I2AF`\u0012U\u0003\u001c$-\"%oze8GеRs\"p`3KBM\u000fVb\t\u000f\u001b=&NpC@nhT\u001eZ+!\u001a\u000fJ\u0018xLgB\u000f`NP0\u0007%\u0010/a؁cU\u0006\u0006֝l\u00191G\u0017GP%S$t*\u0007\u0002g'BtEra\u0018$|\u001aši\u0005L\u0002\u0015Br\t\u0006ۅ&qӉ\u0002GBŻd:/H9z\u0002r\f,2QS1'\u001cDF\bN/! x\u0000\fHZ\nO(+7\u0012lN_o*|E6p*\u001cxB\u0012h\nb\u001a\u0003V;ތ1@IsjxQ`\u0016@^\fDP\u0015X\n#t\u0006%O\nI\t/\u0011\u000e\u001aD}@vAFJ\u0015\u0011\u0019/PE\u001c32v1\t\u0015d1I\u0007Q?9_7\u0017\u0018{9=@zhRx^P$)\u0014T\u0010k7\u0014-OM\u0012\u0007I\u0002AI5\\/\u0001\t8BS!\u000e\n\u0002\fb=p\u0005\u001fDS\u0000\u0017\u0014\u00100)dm{\u0012\u0013O1ў\u0019#IP\u0003>acR:T\u0017\u00037\u0011\bY񻶫Dp\u0007\u0014D\u0000+:Q\u0019u!&\u0007b\u0018M\u0013t\u0005\u0006m\fF\u000f\u0005\u0005i\u000e\u0019S\u0018\u0012f\u0019Lsw~\u0014Vz\u0000i\u001c4\rUr}*(N*\u000e\u0005\u0019mA1h,Rtʊ5\u0003\tpC/A!iȔd\u001e衒|\rkt\n޲\u0003@Rj\u0001PrU(N)'GrI,MPL\u0006l\u0016\u0014I[צJ\tCˤzMtڇc\r\n+ຨq/QyIg#Jit:EQ\u001b\u001eu\u0018/ٚ>|D#JC[\u001cI;+8z@\u0000G\u000fԤR\u0015#FP7:`}ǐ\u001fـõXJ\u0006F0*/'UF4\u0004\u001ep@*\u001dnDGk\t\u001b \u00179\u0001/%\u000bHF\u0006g\f\u00022X\u0007i@1\u000f\u001f\u000bQ>l`\u0016U_\u0003Žz_4\u00017H\u0018\\\u0012aGPMܢ\u0007J\"9@\n\u0013\b\u001d4i\f$\u0012IEj\f]\u000f0\u0007\u0016x8\tD}\u0019z߬q\u001eӷ:^㍒zO$2d\b%ZU,Zg;\u001fNf;Cxa\b\u0001\reIJ\u001fĈ0\u0002\u0018A(\u0004ـ[YoPg*={WA\u0000C\u0007DP5Y\u0010SJ\u0013\u000fB#^\u00122C\u000buMKx\u0012+\u0014s\u0015&֋=E>c6rDRB1+!\u00029\u000ek!Mp\u001aPIT5\u001e%\u001cKT\u0016N1(h*\n\u0018\rF\u0001NZv&k\"\t\u001d`-P\u0007\u000e\u0007t\u001c k\u0005a\u001c\u001c~iA\nI wL+4\u0002aB%\nDJ=:Ui2(%end\u000f\u0018ՔA\u0001\u0018\u0005m\u0014-64K.\u0017L-5B`(\u0006E\u000f\u0001b\u001fG{q\u001e.\u001cT\u0002\u0003wc`$薌\u001e\u001c\u0001\u001at(tGt 6rb\u0017K\u001a\u0004bG\\f#м\u0016%$p8{6\u001b\u0010o*\u0001Ć1}XH儋MqנI\u0012̃I YL&#\u0016\u0017Ai\u0005)A%lw+4/ ^Bh8]alJ8$Q3C’\u0006VdMXĜt8H~b7I\u0005b\\蔎2\u0013\nQɅ\u00155\bW5a9:r\u000f`Kk\u0018Ų=o\tzADMLPa\nxHd\u0002sOoT*\u0010)9xhu02ӹ=(\u0003\u001b\u0011[!C\u001e\u0000b\fQk\u0012$mdOG,\\\u0004E8i?\u000fUk\u001bB~ez=`q\u0007,;AG3nL,Z\u001f٠@C.\u001eP$\u0011,bLIQ1`\u0018`IZq\b\u001edNy\f\u0000a%\u001d 0\u0016\"C)7q\n1ACtb\b\u0012C=Ek\u0005\u0010:3'҈=yIR'ݨ\u0001\t7S]U\u0004b\u00104\u001axZ\u0019Bےi\u0001\u0014{$u!cR'd\u0016)z7J=friO\t%gj\u0001Z\u0003*j\u000f\ru \u001aK\u0001s\b{5՟\u0011!82/rL^3\u000b]\u0003[huZ\tv\u0001\u0012i\"ɻKwؼrą\r\r\u001dDyj<#$\"Z*\u000e3/NcƂ,,s1\u0001_\u0004q\u00017oL@{Eb\u0006\u0018\ro\u0018mr;`Z#.\u001bb\f+[v@(GD\u000e$\\nb_E0y\u0007t\u0013HV\u000f(\u0015s\u001dRUv7ҌhT\u001b9 \u0016B򽭾X\u0004˽@\tu[(Zz]ז\\Nn+n\u001d1\n]\u0018]F*F\u0003X,O#mpU\r=b'\n\u001ehk\u0019Lkq\u000bɐڊ,Pr)1#zw>\fi0ѕ\"<А\u0007\u00111L8\u001bA\u0007\f\u0015\u00022Fȃ<7h_#\u0015s@_]r$PGa7\u0002m\u0018\u0006*tu\u0007\"O\f6\u0016l@犘0t6CLFT{#\u0004tS\u0018Ł\u0016f\u0010-\u001e)D\u000e3;3G(0j4\u00160H؊]SZ.a$F\u0005\u000e!\ta\u001eB{c8mф\u001e_}%ADX󠈨b`!\u0019\u0005\u0001$D\t\b\u0001E\b!An\f\u001290BtK\u00050L,<; P)X\u001cH,\u000eQ$\\)Q\u0006C)a,\u0012oC\u0018\u0003r`RHaT)}R؜T[,Iμ\u0012WXVEP{r\u000b\u001e͠0nu{\u0012?;7>ܭц\u001d'\u00130dGf;JH-\u0014\bLf%\u0013\u000f^UT\u00196c\u0012R\f5B/q@Zsq@Z8 \u001fX\u0013\n\b\u0005\u0010Kal\u00124h7f\r)\\1¸\u001ePA\u00113s\u001e1}EV\f.\u00122܀\"\fܤ\u001a\u0016Ӧ2p1Wy37d{O^׊<1Ek%xJ9Z \n\u0004\\#Ƹ\u0004Ⱦ+9W\u0002:\u0019H%8 \u0013'S0\"F$7̳\t.\u001a\u001c/:6,CN-A\u001a3~\tܘびnQ?\u0011pa$DFm[8\fn\u0007.IAY_\u000f\u0010\u000b1EЃbC`\u001d\f\u0012\u000460\u0005\u0013\u0012*G\u0001b\u0007#D\u0015)\u0012\u0007!P+B!0c\b#\u0019]8֗hކ*a0\u001e\u00102D\u0012?/l\u0000p\u000f\t\u0016\u000fc](o`75W]\u0019\u0007Vժ+a\u000f)#n\f48\u000e\u000b\u0004zy%$Dj=\u00004Y82ǚh\u0014T\u001a\u0017j\\iT\tD\u0017\u000b@BG\u0003y\u000f@2\u0006>Hye<\u001dϔ^\u0012`pՂ\u0012JL\f*\u001dQ\u0007\u0004`\u001a\u0005|f/&fX-ŝ\u0011\"^FBȸO\u0002r7\u000482V\u0019]dT`T:D.z;E?jF55\u001a%\u001c(n\u0007%\u0003keg0xP\u0002Pu\u001a\u00190Z+\u0006\fR#MT7K\u00042K\bR\u000b9r\u001c\u0004'$\u0010˃؁\u0001/|\u0015(ϜQx\u0012s\u001e\u0005*M{\u0016X{a\u0010HF%'Fᓍ@ Ҏ%\u001e1GY\u000b\u0011FK\u0004GL$\u0016b\u0019BVsA\u0002Y\u001erāA\u001ez`I0\u0002K@2\n1E',`\u0002\u001c\u0002\u0018x8 C1\u00011@\u0007\u0001\u0006q0JbQ\u001bNt,;\u0010\tk\u001c\u0013\u00177>_~Tb\u0003:kVM)89yLn\u0002fdDxq]o\u000fON\u0011p\u001e%_BSg\u0002I$\u001fr.\u0011\u001c\u0013\u0004\n\u0015pPJEQADf\r!q\u001f\u0015\\\u0012L\t\u0016jB$*9\"\u0012-I\u0004Ye?_\u0013i\f\u0013\\\bӄ(Bp[C\u0001i\u00036\u0010\u001a[+}L%^ʌƌ\u0013d3'\u0006Qr\u0004B\u0011B\u0013+*LH@\u0016B*zZ,\"{ hU9m?g\u0013\u000f\u001d\u0010v\u001a&}7@'\u0014!UpRXy\n7\u0000ךY\u0016/ҵ$=h=VEH0(a}ܝ\u001b?;ρ\u0013{\u0000ВVC\u001abI^岫D\u0010{h.4]\"{\"^zcj96?y.pX6\u001d{y\u0000\u0010bɇ䇁\bI]<\u0007\u001e .\bs&9\u001cm\u000f\u0019 @0a{VzQk&\u0001g\r$\u0010ਰ쑫CEHQ\b\u00137y\u0004:f2E\u0003!\n\\\u001ff{\u0001`\u0007*خ[Wn.v5DnhlO\u0003vrkg}K;\u0003\"\u001e\t\u001ez\b\u001epd\u0006N0cl\t#Z3V;\u0001=#Nqj\u0007ڷ4U)\u0003(P\u001aԴ\u000b#&\u0014N5Hf>qMhwh\u001d3Z\u000e8\u0001퍴-e\u0014,+TuNsb`b(o\"Ź%\u0001{ph!`ʑ9/vhGDC`\u0003\u0000\u001c=\u0001n\u000b@\u001f\u0010\u0001\u0013R\u001d\u0002xuU*svQ$sh\u0003$|\u001e7\u001cu@!\u0001n`͑+2x|\u0018:\f@\u0016%UPqҿ$Y\u0005.hc&W~^DfKRfM5{\f7#P>f7\u0012f\u0017ӄٻg5{]-\u0016ۈE\u000b\u0001v02DLxX5hrb{qS<`\u0002Q\u0013Or\u0011~ꚽ\u000f`K6Ru3\u0012\u00115ЃJ&`0XRe\u00188\u0002\u0019:\u0002\n:\u0002\u0019\u0007R\nqM(\fQ\u0001S\bΑ\u0011xg󱁆(G\u0017\u0011\u001f4:\u0014{8蛛g'\b!@`\"sL\u0012|!tTT\u0017n2\f\u0000)!\u001d\u0019\u001evX#6fӊvr\u000fn֕8F<\t֍Ŧ:\u0011X-\u000em^es|s\u0015+\f\b-K5\u000e&!E:\u0001TuLz\u001ey}\u001eM\u001e#\fF_l7ť\u0010$\u0016vT\fѺ0@\u00191ʬp-\u0004I\u0004<;5ReE@u\u001e 8F\u0001\t\\)\tت\u001dޟi-\u0016>P\u000ee\u0005Ⱥ<\u0017\u0003\"\u0014\u001aN\u0007+\u0017y\u00188\u000f\u0000wx\u0003,QK\u0005Hf\".ԊHGM3RQ\twc\u0006\u000b\"k>`7IB\u000bB#\b!\f\u00064\f(Ml\u0001\f`\u0011ayST[e'a\u00136\u0001fCT\u0004VcI8$\u0016$@А\\2Ӂ[R\u0002*1H\u001dZR\u0011.\u0015&@=5\u0017q+\u0014\u0003\u0015\u000e-\u000f\t.\"qV\u0014kzE4H\b\u0015L\u001d/Hrgֈ\b\u0011ƒD\"\bl\"\u0006(\u0014bW\u000b*}LvL\u000fP(\u0014Y\\\u00133\fBPY\u0005>!\u0013P\b~Γ\u00156\rn‹!ʢNV\u0018:vr0\u000bsGrs1Fr+(VJQ\u0004\u000f@0 ,Pr\u000e KS\u0013\u00164+*9L.e+6SFp{v^^Ќ^,P\u0013x:\u000eKTʭ)Ze\u0013\u0010L\u001f<3\u0004k4khϩ\u00108jHJ\t!\u001b\u0015׀\nd\u0010z+\rӕ\u0000ӕW\u0011*@\u0014D'SF]lr\u0018씘\u0001[\u0010:iAO\u0015$YT*w\u00156\u0015l\"\u0016\u0005\u0019-\u000eS@60Z*>6\rc\\)P^\u0010*C0J)٭vL hQ4\u001e=kCܸB)pz+p{cڐ\\G=;9Ɯ,\u000bvz&\n:q\u000bi\u0010O\u0014aRj+B\u001eٍ\"+j\u0011uZ(P\u0001Q#a0U2$0\u001b6\u001dfC\"I\u0015\u0014\"PB!0p2$lEq\u001e\u00145\u0018\u0002Zm\u0012Q\u0006\u001a\u000bb\u0015\u0005}`\u0014\u0003ҧW_PP\u0004Q-\u0015\u0006a}0>ӚHB]\f7.l\u00102@\u0002@.\u0001QI`f\u0019&mQ\u0001AA|d&\u0002ɤ@ڣJ*\u000422rdկ\f\nQ\f\nQ\f\nQA\u0001~З\u0013껺\u0010\u0015@P?uI!aADl3*Z\u000f8L\"C\u000e\u0018\u0018z\b$L\u000b!ZRĸO\u001d\b\u0012u9s\u0014[\u0017\u0001ŋܤف,3;3y#\u000fZrz-9d\u001c`K\u000e٘֍ܕV\u0018\b1َqbv`Z\u001ea^\u0017\u001bu0/\u001bU\u001d{\u00007\u0010*\rN\u001c\u001fY,2bqYJ<)4P(\u0003\u0001\u000b\u0015E\u001f\u0007V8t\u001bW\u001e\u00063J\u0007j\u0006,~Bz=-4\u0000\r)I)s;\u0007:ބ}\u0016&\u0002>d\u0014$T+\u0012-}!9NR\u0013X#!t\u0010`TA\tf\u0001w|i:%@\u001b2R\u001b‘\u0015\u001d̝G떐\u0017J\t> M%=X\u001ch\u0000A\"\u0007ІEDSl\u0015W\u001avlN\u0006\u001a\u0019B\"%bv̂\u0006?1!d5%rޘ\u0005\u0003\u001dAz@8\u0010;\\=MZq!A\u000fn@\u0012\u00001\"l`Փ\"\u000e)'#\\\u0007܁\u0013>\u000eê\u0010h\u001e2'h\u0015^-|\u0007b\"\u000245ñ\u0018\u001e`.A\"\u0006W!\u000eآ=Th(?FVs\u0004^g\u0006\u0017r\u0018\u0004ɖ\bc\u0000߶\\*l[\u001cDH9]s:-i&r\u0013%c(>\u001d\u000f(@*\u001f8Qi\u000enG>/I\u001aa-\u0018t\u0019>;{@TA\u0019p@i6zi]a\u0010LXJ\u0000%jJ<೚D$\u001bTIN,Qm\u0014it7V \u0010E^q:\u0015*\u0016E\u0005}N\u0011b\u0013N\u0000d\u001f/5[@fFtfbbٲ\"QF\u000042@I\u001b\u001a\u0006!#]%\u0012^\u0012{\u0003ۥA\u0002A$ LPY`\fwps^Lt^QPZ'ׇ\"و(DzK\u00077i,pd\u0015hF@ \u001a\u000fh-\u0000'ܜy哙Zu\b)ɿRjlN0U\u00170\u0010*@IVh瘴\bEi\"L!)Pq6i\u0007,&rH\u0018%%/eэ\u0011>\u0017>vf\u000b\u001a\u0013&Ci>Hc8h_\u00032\u001ci-\u001fv١‹\u000b\n\u0011*\u000b\"%5Ų\u001b\u0003\u0018&E\u0017(I\u0015(s{Z\u000eN➨Bݍy5PUI\rN\u001aal`\u0000j@2\u0017q\u0006,Sm\u0000F\u001c\u0005דg\b ◡d6$%+9B4$E\u0016\u0006\bcfp\u001d(8#>4\u001e\u0010\u0018&\r\"16\t\u0010jq\u001bsbjI\u0017q\\\u001fĶ WZR\f\t\u0015V\u001cA4@qJ\"N.F\u0002WCi,%\u0013ʜ)(Q\",U\u001e?:\u0015\u0006rD\u0005\u001d\u000e2ӊD,?|l,\u001dX^L\u0006\u0005=\fR>N´.T\u0013\nuLIC\u0001\u0017G\u0012!\u001e\".-M`35\u0019bIA,2\u001fUTH[(/\n*\u000f\u001e\u001aHK]RE\"1mC\b\u0019\u0004\u001a'\u00026,G\u0010,\u0000Ƃ?\u0006G\u0014\u0013/\u0012kG№\b\u0012JQE\u001d3u\u0007U\nZ\u0018'b3V\u001e\u0000\u0013re~U0W\u0010X[ٮjC\u001cُjf\u0000T(\u001cem0م\u0019٤ZbK@lw @l/#\u001fw a{aAa;`'\u0010=\u0002l?௵=8\u001e{׵6n&WG\u0018ZlápZg\r(\u001f!%Y𝮖\u0016X1ҮJ\u0000\u001f\nZMex@e>_\bFv~=t^ZjG}K1HHVFqkjPPU@(rv\u000eL\nf\u0001M\u0005(\u00014ݢv6\n/\r(R\"F\u0007\u0015c5SТ,D\"l\u0016WL\u001d\u000bDžB;hB;ó\u0001&B;BB{Lp.h05]vE; nIIKćs] n\u0015Σm\u0004W`T\u001dT!&\u001c\u0003:b\t\u0011u;\u000e\u00191\u0007ή#E4ܝ!\u001d9InB A\u00029\u00056f\u001e\u0010SLEk\u0005\n4\u0002-`,!AdÂ5hm\"\u0011*\u000b0^#T[\u000em%R~\u000bi`C\fG#\u0014u,\u0002\u00179^;\u0000\fqڪ8\u001e=c\u001c/\u0010ނ\b\u001d\u000ff\u0013\u0012ȍ\u0006\u001fB\u00041lA\u0002\u0013>#AR\u0014\u000e_\t/9.BP<\u000fh\n\"ڑzB P\fi\u000f cĦD\u001c)\\[\u001br%\u000e!\f%$+hhqi,iqh\u001d'(f\u001d؝\u0007q\u0013EP'b6\u001a5\"}\u000bAT5Р]BVʻߩ\u001cމ'\bFR5}H|\u0002I&\u0011.<2\bH\u0005\u001eB%\u0003\u0019:=d\u0013F\u0019zrC^r\u00075hf\u000030ћA\u0005\"\u0001\u0002K \u0011\n\u0012o'D\u0005b\u0001g\tȋ\u0011\u0017l\u0006&\"[\u0019= U9^)\u0004\u000e'I\b Ϛ\"5\u00160t\u0014fCH؎7\u001dC\u0010\u0000e'gT=q0Z\u000e'\u001dT$\u0010L*\u001bZ\u0014\u0011GJp\u0011\u000f8J`*\u0016FH6qN\u0012ET@U\u001cQ!UqD\u0005.\n&K6*8$,Qa Ü>e L\u0012\n9\u001bn\f@:\u0002)Jx5P\u0003^RUV\n&\u0007\u0005M\rLBH|\u0006\u0010\u00184_\u001a͇\u0002H\u0016V\u0014F\u001ahKU \u0016w.נ'8= n\u001a=\u0011+s\u0016\u00165\u0019\u001aj)MWzs)[\u0010\\:\u0003Ķ%*jѲ+\f7\u0011yӼ%=x@\u0007ºȧT#D*XC5Sec\u0005q\u0019q\u000e\"%h@(樚9\u0005\u001dCނT%\u0016@\u000bn\u0001N= চZ*@֋A`mC\bl\u0019Ng\u0011\u000b=x.%\u0011!>!-XM;\u0006\u001a\u001c-H\u000e&GR\u0000\u0003`ʍ\u0015\u00161.)5\r\u0011U\r\u0011ꦚ^g0REX=\u000bcZY\u001fʈ\u0015]޹8bAt\f\u000ef*\u001cz\u0001^\u0012\u000f'gk\u0003\n\u001e=\u0004@b\n#ARC Ck6s` g*)m`9DJU\f`=`\u0003`\u00036\u0006k\u0012\u001f\u0006lBY!&b7h_]0Jw߸\u0014\u001a\u0019\u001fuH\tl@m8#\b{eyl\u001eϨRᘀ\r/4\u0002+%)e\u001e@΍|jaa6Ҕ΁\u000b\u0000\u0011av:n/G\n\u0000@Ba\u0002I!Y\b냣\u000eY\u0010\u0014v\u0018:\u001fi!2c\u0002xFעƄqㄲa\u0018G2\u0017\u0013:,\r2ZgtT\u0007|P\u001fXyөFpVBn\r\n\u00023\u0019j\u0017pE\u0014:ZҖf\u0002aBa\u0011nޘayT4DF\nN\u0003}I\u0010A!1B[Ly\u0001\u001a\u0011Jx❦[L\u00153990|!\u000e]'Q)c9liEu],\u000e`Z\u0012v\u0010\u0015\u0015\u0000Q)\u0016FF{lF\b \tx`~\u001e#!\u0010٨:\u0012Fҩ\u001eAFN\u0011Z<\u000bA\u0005\u001a+ƪD$\u0007pB1Na5qXeI-\u0016\u0010/\u0003e92\n\u0002\u0004\u000e1p\u0002z~\u000eG\u0007#Au@u8\u0003#\b\u0016\u001f\u0013\u0014˸\u00072IGZ\"^:\u001fd22\"\u001d:zqp:\\`48\\n'H\u0003ZR98\u000e\u0019Ҁ\u000e\u0005\u001b{d\u0001G@+A\fRpQʐC\u000buXH**I\u0012Z\u0003\u0017\bvyϼ2dh\rQ)\u0005h%\bL\u00113g9΂)oqUn=T\u001fC\u0011W\u001eœjY%̣k*\u0003O\u0003\u0005\u0004^j`>\\ҞvNiwu^iR=\u0015i\u0017&i\u001f\r_0hT\u001e\u0001+)@J\"\u001e,$(V4X=f綈=\u0002\u00136'>̎\u001dfܱ\u0015[lv\"Dl\u001d$\u0004\\\tV3Rr\"!ԍvbFj\u0018NG\";Z=/^IqB}+tOA+tEv6\"8.YUa\b\bAR6OMQe\u0006;4{:&b~\"c/a.chkq4譽\u001a\u0006%Ԡ_ A\u0001\u0006\u000f41?\b:㥥V\u0013|$\u0001A|-\ndeb\u001c\u0015.D\"yq5\u0007h\n+\"\u0012\u0011\u000bW\u000f>]K\r\u0017v\u0010v\u0014e\f;0}2\u0012^Wİ7\"i\u0015p\u001avL\u000f$\u0001p\b{Ðy\u00050@:p%VT;A\u00160CB*\u0014bi6E~_xX+uK\u0003\u0006\u0001_!\u0003\u0014}]>\u000e{T_w-\r8L|1\u0013\u0007D$FY\nE$A\u0005j\u001bŽ)<:E,f€$\u0017^|zd^p\f^_\u0003\noDpx\u001d\u001d\u001eP@^\u001fE$]\u001e\u0010\f\u0017\u0014\u000bI2\u000e\u000frXD\\\fPaM/\\\u0010\u0013\u001b\u0003?&!H\u001e \\3O/C\u0003&z4w]EuA\u0010pߥթ뛆fm\u00070\u0017':\f(%\u0002˳\u0005N.U\u0010\u0014:UƎƸĹ\u000b\\k5p]h.w\u0012\\\u0017s\u0004su\u000f\b\u001a\\\r/V\f\u000e0֑p=H#\u001a?\nd\u0012|oG\u0018\u0010\u001cH\f|aא]\u0017EH^,\u0003\u000e*\u0007$;'C NStŸT!9[oY-dgoc=\u0005llzk\b`Yj]ڠ\tt@Cb\u000ei}J\u0017\u000e\u0005\u0006!uV.@Z'+\u0014T\u001e@s\u0003P\u0005Fh;1\u0016\bd]\u0005\u0013x\\@\u0013\t\u0014ze%0).\u000fMfNG,\u0016\u001a\u0002f\u0006R`c\u001f\nk\u001dL\u0015\u0001&<5l\u0005@'#>\u001aGN{(a|?ՋK~q\u0012\bX8+Cqa{\u001c\fHP\u0015I\u0004\u0004*X\u001e@갥\u001f|ʏJ`;\t\u0012x\u0005\u0014'^-!\u0017\u001azThmu6\u0006w\u000b\u0014\"0\u0019:@\t1s\"5\u001dǻ\u0002\bl\b\u0010J\u0010\u0000ы\u000b\u0004\u001e$\u0010P-\u0019,\t5Cߕa\n\u001c\u0014Dp(7+\u0007+\u0005\u001723j*XgHWC4xIx0\u0013\u001fcJAh\u0005\u000fHx`\u0019aٵ \u0012bǜP|0B\"\u001e5(\u0011,)(!\u0013WvBH\\]Q\u0002C \u0011t-b%HxkV!+Ȩy\u0000|PZ}\u001a`1҄6\u00119Q\u0019]\tEi?i\nF\u001d\n\u0003RaMD}t\u001fgDx\u0001\u0003:\u0018-̔<2wؘڧ\"C(mOFڿ=:\u001cjnh\u0016C \u000fnK#\u0007RǍ>.ep\u0002:\u0017\u0002u'\u0007<֎Fh\u000bU^H\u0001/k6k]by`<<`?\u000fCSQGjb()\t\r\u000f\u0016\rH*,R=\u0006)3\u0010Q7D\u0015\u00030\u001c$uP\r.\u0019b@kH\u000fx\u0011+2$\u0018\u0018\u000fŠ\u0017\u0006\u0017p\u0002F\u001e=<3/\u001a\u0018`F\u000bLRCWf\u0010\u00069r\fH3\r\u0006g!v}\u001bY)F\u000fXu \b\\ߘ20ǑsH@Սpֱ\u00147sK\u001c)v\u0012}%fPXU0X>IJe\u0012З1xAA\u001f$`\u001c@\u000fhP2\\\u0007]*\u001e+a\u001aJ\u0003\u0006\u001c\u0007H$>H7 3\u001eFP= `z@\u0002rp\u0007\u0012)5\\m! ӿ-\u000fW\u0019V\u0006\u0007ix\u0012z\"Z\u000f~+G&F7s\u0014`\u0001\"X(IB~\b,\u00144\u00162&\u0015\tE\u0010-ڛxc\u000bY\u0017(|Ɨ\u0013\u0013H염Sd/xh\u000b\u0001FղW$$tm\u000e@pztn慄n\u000fR(c[C\u0016hS`\u001c(“ >\u0018E.j\u0015<ۃ\u0000Ȋ\u0007 \u001ah{\\l]@\u0016\u0018K%P+F\"N-\u001c\u0011ZBR\u001c|>*S\u0002Og\rq\u001bB!\t\u0003\f<\u0001Aၯba\t\u001cO\u0012vϼs\u001c\u0012!\"o9\u0015ڤU\u001bs\u0007lHe\u0012[d3\tٹS\u0012C\u0013N\u0013\u0019OG\u0018IT\u0007س\\Vt\u0016C\u0003N\r\tu-bN-$\u001e\u0013Zi+\u001e9e,\u0005gd=[ai{S\r\u001bo\u0019`\u001cr]Kb@\u0002m)\u000e>\u001bQ*]J6g9]BF݅\u0000\u001f*\u001c\u0001YF)2\u001d:C5h}\"\u0002\u0013N$`\u00112&\"<\u0000R\u0014hfNWR\u0019dT8$\u0018*zZ.tټS\u000fsT\u0013[\u001b!J\b\r5\u001e`TkH/e\tM\u0011BC\u0012:̰\u0012zf\tݥaB\u0017H\u0016\u001e\u0012ф\u001ehBw\u001931\u0005g\r\u0003ȒQ-\u000fĚ\u000e)xK\\WJiZc,dn-Us8u\u0012ޙ \u0006lbO\u0016\u0015\u0007W.+vI!vZT\u001dks[-v\u0010{I}#H}Bݢ@\u0010b,Vߜ\u0010\fpB\u0006{\u0000bm\n\u0007}z\tOJKa\b(hGaİ7\u001a]Fa\u0007#:Ob\u001fNE\u000e'\u001d-$\"\u00038\bR-\u0003R%Q!Q\u0019Q\u0015\u0013V\"0gʜnR-(VauѽSX19\u001au\u000f8?\t\"d:PI-0P%MN텽%͜\u0002(ҨD\u0017\u00053ĦՍGeTDF|)\f4'W\r\u000f̴\u0001J^!\u001f҆mȹN^\\rAY\u001eUv\"\u0002]\u0017\u0007뺖yTo\u0012.y@&\reG\u000eKXy\u0018FB9eΒT:$A\u00109\u0010\u0014.4ӌ\u0006U\u0004\\$\u0004\\_x2o!\u001aFr\u0003R亯\t\\G#7uH\u001f\\_Q\u0001c@\u0000\u000b6d\u0019\u0002z\u0001Libk5 f\"\u001d\u0019C$3g\u0001\b\\tk\u000e1)\n\u0013\f.\"%u-2bl\u0003ِSx7z`\u0000ocXl1^p:Vl\"Pl\u001d>xW\u001b\u0000ҳ2/Uf:YEln\u0001lt\u0014.\u0017jp<ʚƻc%Z^tMlVdڌ\u0000jmAi @i=2i}\u00130i]a^g\u0007N\riJwԓ3\u0003\u0000\u000e:h\u0000+SC\u0005\u0002D\u0010\u0013A\u0017\nDgx\u00062$\u0007`&\u001aV\u000b\u0016p'}\u0003A׋Ck'\u0006X,N,#L\u0018\u0012 Q⊽\u0016\u001a\"\u00153d\u0001|R\u0010\tU:&\u001d:\u0014\u0018ZQrЍ\bA!M\"axyHj#v,tdL'tjVF\u0016Tf\u001a\tFĢ\u001dm<\u000ed\r\u001f\u0003\\zB),\u0019,\u001e\u0012*㱣?S`0\u001a\u0017=\u001bI\u001eJ)#h\r=3T\u000e\u0002n%<`Tc\b\u0003y,G\u0002-6q\u0017[wásnN$\u0001'IzA?Ҧl\f|'ONo\u0010U\u0019-\u0003qdv}\u000b9\b\u0000\"ci\u0014`C\u001ci#Be]dx\u0012a9MqQ:\u0014\rʵ\u0007LXr[*1ϲ/8-\u001f\u0002``n)f\"\u0000UaC\u0001uy\f\fo\u001a(M\u001a\f#'@cq@C\n\u001e\u0000\u000eh\\銀~\"x\u0013/\u00127}7\u00124\u0019d\u000eS\u0011I\u0006B!Nb8[&Z`Fnp.U\"\u000eȁ\u001fя\u0007\u0014\bXIQFb\u0004\u0013AF\u001b\b\u0006K\u0010Ќ\u0010\n@\u000eZT*CAk=`\u0005-'fLn*c$a\u0002O\u001aק*8\u0017\\x@Aga >&\u000ftz\u00109@p^\u0003\u0011\u0006\u001d'\rN1G\u0018,*W!\u0005\u0010\u0004\u0010<\u0010ρ\u0018\r\u0019@YU\u0015<0גhI\u0004Xf8@ίs;`Re\nĻ\bj\u001daoD^g_\u0010\u0018\u0004<د~E\u0010\u001bgq7:\u0002\u000e~\u0010\u0004MA\u0010<@6X\u0010\u0004\u0010BГ,!\u0006\u0017(\u0010\u0004KApiB+)%)\u0004N_%t̻dB\u0007eF\u00034\bZB]\u0003%LW)J2$\u0004C'^\u000bVzis/\u001b9\u0011\u000e \u0014k:Qܦ\u0003s\u0018\u0017M~b)AH3#R\u0012Ԓ.}rwIEȻi֕\u0000XnLjN;Wb^TV)J[#g!^\u001dc(,\"\u001c7TXZ\u0010\u0006Uƨ\\wdPčUI\\:B:\u0010\u0013\u0001c\u00035Ԉ\u0007@i\u0002\u001bhi\u001bh\u001bI4Q!-T\u0016\u001cKTli+E~P#ò:`ۚ&\u001dU8y n\u0007l\u001eӽ<2*w/\u0012\u000f\nʩe\u0017#dT\u000b/\u00109P\b\u000b.6\u0012ٗ1B\f\u0005ҊE@g3\u001ea1N\u00198\u001a\u001a\u0012\rg\u0007d\u001c\u0006_4Tq\bl\u0016u4\u001ah3'u6u\u0010\u001dN!lI\"\u0004 FfZG T\u0016j\u0010*\u000f<\n\f\u0010\u000bFsKL&\u001f\u0007ACr(hW$l\u0001d&\u001adL%bO?\u0013IQ\u0013BN\u0001;\u0015Ci\nf\r\u000e<(g/\u0005a\u000bː(E.FF\n\u000e\u0014k\u0006\"%d\u0003kf2b\tDFO\u0000ch\u0010\u000eq_\u001eV\u001c7?Ct:\u000e\u000boW_$[\u001dCj\rQJ\u0004Q;\u0005D#\u0005\u0006\u0007+WX\u001c\u0014\u0015+T\u0017{a\u0014katv/idh!\u000f6XkH\u0010|vĘ\u001dD\u0017֌%\u001b\u001cqoH\u0017^xP%B\u0001\u0018\u0003iHSp®\u0001Yv\u000f-O,M@˾g\u0005[v,+\u001e;FP5Y\u0002EFlS\u00074PC);qB\u0005\u0004\u0002!mFn>bK1=H\u0013E裀\u001b`FvB!@v\u0017\u001d\u0017udƠ#;;\u001ej0B\u001e\u0014\u0018\u001fBg\u001fc\nn\u0005\u0015\u0003h{\u000eg\u0003*1%\u00139)\u001c\u0001G삌$vMl%vޡ1\u001c6D:űo8vWȏ\u001ded?v/\u0011\u0005RIx#Od\u0014\u00112Uq\u0002G\u0001X$0\u0019\u0013KB\r4+vHG\u000e+\u00031¾{@,.ٺ\u000e\u000e#v\u00186>\fzz\u0007=&Ӄ\u0012Ѓ̃q̃n9̃~Cy\u0019,E\u0003\u0006\u0019tAd\u001ei0qC\u0010n%9P\u0013\\Бt5(\\׺8\u001b&͂]T\u0013`o\u000e3\u001by\u0003vF\u0004v*\u0004vũ\u0002I\u0003/\u0005\u0016=~g`㑃>ZcQs51(\u0007c\u0014Z-pDV\u000f:BgӢ\u0007`P@aRb5X=\u001c\u0006&1^B_GTگ{OwKr]\f_Q뜍뷫C|]&e\u001e{B_\u0000\u000e}U_7[׬\u0003\u0006d=XD\u001dH*o \b\u0012l\u0016`Gs#~~N'N\u0011<_|%zcH\u0001.xz=D^h\u0014^g9=F\u0017uK\u001d^OU\u0001:Y½^\u001dAV,_F@+M^ȋΔ4\u0007p`rD\u0015DPA\u0015PfF,䲇`;\u0019]\u0012\u0014֢:v]cJt] \u000e4s\"麏]W1{@'~[\"]g\u001fuU\u0003:t}p@%1X@-\u0002M-\u0011\r\u000e\u0001a\u001fģ\u0007\u001bO\tkИi\u0001[\u0004nEb\u001cf\u000f0\u00112\r\u0004\u0011p]pp<1\\w\u001fg$\u001e˦\u000eIns^8\\8t:\u0000,X7\u0001U\bd\u000bɐ\u000e\u0010y\u0000*\u0002\u000f\u0015Nt\u0005wp1ЁW1ўVU4 !K:45ܠUR\u001e\u0015\u001a\u001b0\u0010tOEt\t\"z\u0007\u0001߹~1.^\u0000I@FR\f\u0005#~v\u0004Q\u0014\u0001͸\u0004m\u0018;\"H@CS*h]Fi]\u0011q\u00046\f/\u00194H\u0011u\u0001:Sب\u000e!оj\fk\u001d\u001aeЉ*\u0018\rҟU&5\u0006f\u001cg\u0012\nP\u0016l&Tc{\u000fb*Ȑ\u0005-A?j͠N\u001a\u001a\u000emt+eH\u001b'~\u00171\u000b.n \u0015e`ZO>TפN_y\u001a^#\u0000K@4\u0002KBR\\T~d0^Gt\u0003.q\u0003rb\u001a~b'\rİۅ\u0019\u001b$GI\"\u0000!T!\fۮ\u001by\u0000oK5+\u0007j\u001d+4*ZPN^%2J\u000bvcٓCYXLɀx\u001fRHAMFX:xf\u0004y\u0000\u0015Z[K6o2kИ9Qg\u00034\u0011CMHch($\r\fz\u0013Ɨe|]j$@\f;YhX7\u001e\r!\u0013\u0018^v\u0005y\u0015%f\u0004S\u001cN^:gjd|7\u0003@G*J\u0004Fm\t%X\u0007cGACKB\"$\u001e*\u0019\u0005,L\u0019/u\u001a&$O-G:̶f1@\r\u0001\u001aT{\u000b,->0q}1\u0001Q\bvE: \u0017/.!1ɔ\u0015 \u0017\u0011jpv!SLYh\u001b3Y\u0010G\r8Cb\r.e=\u0000xdXDu:-9n\fQ/H[*\u0016i R@c(iX\u0018b i\b{ZZ$\u0006:\u0016A\u0000X[{V4i،e\u0006I\u000f\u0004x2\u001aX\u001a*@5\u001d}\u001b4\u000bw)\u0010a\u001cRVx'62qO\u0017\b\u001dOI\u0013{@*iE\bD$^$+UW\u0015%\u0010X$\b&C\rH=8V^l*\"\b\u0016\u0011&n*mATfG\t\bJ@~\u001b\u0007\u000f\f@AQi\u0018Z]m ص47p$'xTbLO2U`Z\u0003f탢YfD%.ǃ\u0018\u0003E<\u0001\u0016;^`Vy\u001dA2I\\ϝu[\b\b\n\u0002o|\fG\u0013dL\u001f\f'F\b\u0015i)ng\u000f𨴦_\u00198\u0010\"D4\u0003o\u001b!E\u0005\u0006\u0005iH\u001d=\u0016ygBS҂j\u0010Z\u000f8,24S\u0007D\u001cC+\u0002IňՆnDlҌO\u0002\t1@\u0017QnHʑPdnA`lb\u000f\u000f6X,)w\u000b*M;*S\u0001\u0001C(\u0010hdCen\tAQ\u001e%$VWTzQ/\u001cQny\u00027@Gu\u0017\u00023͚\u0010\u000f\u0011\r\u0017\u0016\u001e}3,Nemsb'QrFऑQ&zV5\n\u001a8T1YeXV8-@A^>h]\\BI)Ca\u0003<1[L\u0018)\u0003й\u001el\u0010dJDdsH[aX\u0000a\tF\n:cDM\u000454\u000e\b\u0007А7I@b\t\u001cT4A\u001cUr;|LrOXN\u0001G/J)˘NF>\u0001\u0003\u0005M\n)І%2\u001e2\u001aŬ8|\u000eX|䞜\u001b\u001fU@dJ\n\u0014:ԁiD\u0007l\u0002\u0006\bQ4= \u000b:fb8\u0012It;u@M\u0015)I+QZ\u0007\u00046Oz)N!6\u0005DyJ\u0003<\n\u000e㤲oQ?UgX#?eOaJ]v\u0015mT\u0017_#\u0018ۇV\u001c\u0005{\nVuz[\u00032\u0004*NlLv͉A#!{Ɏ1a.d߶\u000bO\u0016Qs!]d\u001dd2\u0004\u0003!\u0001*v3e\u0017\u0016\tb\u0010E.\u0002wa8(P$\u0004׼h\u0006V:\u0013\u001e^\u0015\t\u000fcpޱy\rd쑓eh\u0003bcg\u0005g\u0011\u0016i0L\u001a{A5\u001a&o\u000e\u00037cg$cGy$c\u001fْw^]Թ e-\u001at9uC\u000fP'/LRij%\f=:)D\f\u001dh{1\u0018/Ƞ':A\u0017ˠw9\ba\u0007n9X\u0011D\u000e?\u001e\u0017Dk\u0006G]\u000eHr\u001d_%I!I\u001bMe&\u000bxcz\u0005wh8\u0018\u001a;\u0013!\u0011TREaj:墽9b^s`cB_\u001fl%ut\u001e\fC{C=jL\u000f\b&c\u0012'\u0004{U$Z3\u0016rւ=\u0013`c>\rF2+\u0010|[\u0006iT\u001dtz\u0000\t\u0004oš\u0016\u0010[Qج]t>e\u0002-H^\bWiu*uW\u0017F>k\u001dFk ~}\u0004\u001a|=\u0003\u000fnk{\"\u0014~=ïm&!\u0002\u0002%Q\u001360\u0012:D\\T\u000b憈E(\u0001\u0001\u000f)8p6\u0018B2$\u000f%\u0000\u0002\u0006\u0002Q\u00017X*\u0007,aE\u0010/AP\u001dT/qw\u0011D$F\u0010a~)\u0003\u0014\u001drcS=yi;C\u0005gjOL\u0006\u00103SP\u000e1s*HqO{\u000e%Dc\u0011w9\u0019\u0019\u001a><\u0018FD\u001dNAmXj\u001eJ+1\u0012v\u0013h;\u001a=\u0001\u0005\u0007yָ}L\\:O]RTn[-C3KTfR\u0013J\t\u0018=!n†StZ5q@h'lPtbqIŰx\u0003\fb\u0011\u0010=N\\ K[U56\u00043n{\u00197\u0018>Ai{\u0014\u000e!~b!\u0003\u0006\u0006:!w+Ny!\u001b{\u001aB\u0006&T9@1\u0007?Joe\u0005-x\u001cLG\u000b{r@4Ś,tdYGk\u001a\u0005p`J\nh=F\u001eJթ7\u0011\u0005%$ts;Ku&;\tty\u0010=F}\u0002t~Of%\u0011pE\u0005)W\u0005x4\u0007=6Aj'q\u0012\u0004M#\n\u0019]\u000f>b5i\nhih :n\u001c!\u0019J\"\u00188E\u0005}\u0007>[rygpυqED&-w\u0017\n\u0016,\u0002n\u0005d\u0012\u0004E7\u0007\u0012C\u001b\u00194:5PpC<\u0016&}y1}y>H\u0002l\u0001\u0011XLTºJ`}9\u0014\u001e ZuP\u001du\"\b!C&\u0003%X0\rci\u0005I\u0005\u0011\n=B/ҰbPoV`d\u0001W\u0006B\u0010UKX%\u000eC\u0013H\u00199\u00015Q\u00071D\b2ٝ%H\u0014\u000f\u000f-KwgqnAlA\u0006\"\u0003S\u000e\u0012\u0017K9F/@E@S\u0003L&\u0016+e\u001da\u00183WI\u000b\n&;\u0014\u0010\u0017L/\r\u0010¥l?'44JB0u8\u0016\u00131Ci\u000e\u0001DN-yǍb($)նDҐqXLD/Ǝd\u0003\u0016\u001e8\u0018A\u001f\u0018-E4nX&H\f\u0014V~\bd&\u0016[Krȯ=\u0004\u0014\u0016D\u0016g/1RNT-̸k,5ZPJwo=\"_h\u001e\u0018Vh@4\u001b\u0001K\r\n 8%\u0014\u0006#D!lɺSL\u0006b4F&kF\u000e<&UCzRP\u0000Z/\fnK\u000f2\u0012KbD\u0019_打PĐV$*\u001a}\u001e1\u001b0)c֬$\\c\u0015p\u000b\u0010J\u001f\u0002Ԝ\u0010Ll\f-S\u0014Qun-\u0006wBY\u0013\u0018\u0017F*UP复Y\u0000\tv뤛\u0013#c@T6\u0001d{\u0016h\u0003\b-~(\u0003C\u000b?K;ha~g\u0002 c$#\u0014D\u0001ue\u0003A0IB\u0000s\u0011\u001eUY&2O{ț\u0015\u0016z1\u0019ؘ\u000e\u0005n\u001e`H#D$a5-2\u001bcs\u0010ק\u0019\u0002õzW~Ga\\osz=0i\u001b\u0007\u0001h!\u001dV&?U\u0017[\u0013GL1F,Q@ļ7Xba|6L\fbܝn, 5\r3\u0011\u001a\u000b)\u0019W \u0011\u0002c$i\u0010\u000f8Œks0\t1\u000eE-!*\u0017YčH1Yr3ei\u0010\u0001K!F\\\u0007H\b\u0006oԄb\t\u000eZ{^U\\\u0002$byy\u0007P hMېx@jb8\fy\b1'7\fH\u00151(,#\\-Hb\"XK&I(\u001d\u0001ua<\u0013[ӹk\u0014`3\u0001?`ϯE1 ʉ^gc\u0011Ңpr\u0018%\u001b\u0011\u001cD\u0002w`>F!9)E \u0014x\u001ckN$&A\n\u001bYB%hb.*hhJA[\u0015Ѓ(\u0005PPpY\u0010\u0007tFA[OV/\r9HN;*TM0-XP\u0019>klJ>e{B\u0016d?*kP\u0001\u0001-t$(\"Ȯu%F\u000bs\"A\u001aAV\b<\f\u0011 2>TM=\u000ez\u0000\n\u000f[8\u0006SI*Xy=B)\u001d\f\u0004B\u001f*˙\u0007\u0003\u0003㐗kO\u0013\t\\B<\u0006B\u000f%fI,#t#t\u000f\u0010y\n\u001ex\u000e;T\"\u0002^+{(t\u0015Hc\u0017\u000f\u0004XhZ@\u0013\u001b@\u0005L\t\u0019Ǻݨbg1`{\u0000\u0016en:`^\\>\u001f\u001e#w޺+b7\u0015\n\u00155+J\u0011\u0013\tM6\u0017<`[-Ai&H\u0000qbDV\fz\"\u0017\u000b\u0001\u0012Û&\u0005(즐*\u0012,'\rzl\u0006S\u0011\u0007=~\u0007Np=`*~rQnYA\fA\u0003C\u0016'QB5!\u0015DkC\u0015P`\u00148zQa:\u0014\fBKYS^v\u00010Ia\bP\u000f{C7`oaD`T`g*\u0014C\n\u0002{\n\u0002\u0002{u\u0002`_9=Z8D-q\u001b\u0007 k.QpF\u0002\u0019YWi/G|\u0012\u0001G|=D@~X\u0001\u001du\u0014I(\r˰:тzZ\"\u00129\u0011\u0019t\u0004\tN4Ƨ6uR@5\"ɮ\u0001\u0004ӏ1@X+3\u0006b>J\u0001V\u001b͑)z^\u001c6^7\"8RSt\u0002\bN\b\b f\u0006\u0010-\t\r&\u0005-\u0014bpfEG\u0018`\u000fyk偰\u001c\t5,J \u0001$]?X\u0004\u0014\u0002e\b$\u0019+\u0018EQr\u0001\u001d~-\u000f\u0015\u000f|1S[\b\u0016R\u0010lm:T\u001a+\u001b\u0005b4\u0006$r\u001e\u0010\u0004t2aQ\u0006\u0018\u001a$o0Fe\u000e`O\u0000Y\u0006T:8%a0!Ä~jQM\n֍\u0019ejDlj\u001e\u0002m\"\u001aG\f4ݒ[ՏMԘLG\fDε\u001d\u0018\u0015χ\u0002&\u0007\u0013=A›EK|\u001e! \u001f\u001b.\u001a,9V@DA\u0014^O$\u001bp\u0007)gL\u0012i5!\u0003yTB,v#DZp]\u0019p+`\u001c\u001b̀\u001e<:\u0013\u000e\u000f\u0015<\u0005q\u001f\u000bƒ5r\u0001xrFHq\u0017\u0000/%\u0000\u0014\u0005d(\u000fʆt\r\u0013\u0012dM\u000bdnJPi\u000b6\u00198>rQ\u0017\u0017btt\u0018l\f\u0011\u0011Drr\u0007|yy.\"Χ3缞x\u0011^\b\u0014x\u0012p\u0010;e`\u0019@.\u001c&Z\u00133ɠ\u0016⃪E\u000f?qe #\u0013T\u0012% 6[z\u0018\u0011\u00113\u0018A\t\u0016\u001b\u0005>6n\"Fdb/gb\u0016\u0004P\u000b~A\u0018||)B\u0000iA\u000f(\u0011\u0005L\u000fΦ\u000e\u0010\n\u0006\u001cb\u000f] av\u0018MZF3I\u001dI[qZXU^R\u001a!<\u0016zd\n&\u0019WK\u000e\u0001hZaȾZ\u0018\\UC3C-0j(l\u000f.j`H\u0006H'q3\u00183c\u0003V1\u0002i$\u001c ssf\u0002\u0016\bI\u001a됋\u0002\u0017fz)i2e\u0015G\u001a5|\"9H\u0018\u0011l\u0011\u001dِjh2'\u0003BFAīŬ\u0013\"G\f+\u0000PO\n5\u0011G\r:bN'/܂2g\u00172\b\u0001S:Κ\u001es\\\u00042\u001d\u0004\u000b\"*\u0005\u0010\u0018l̒\n0F$nxȅ]\u000e!\"BcD\u0013c&\f:\"H\u0010G)H\u0012h\u0004=^\u0011C\u0000r0 \u0007p$#k?&Hh\u000b\u001c\u000b\u0003\u0014V\u001d(a\u001b\\=4LiJCNVs#/\u0002$5J\u0007R(--T\u0000\u001f\u0016n\u001e!Pڇ.& P\u0017\u0003't\u001cX(\u0019BpVLqf\u0002\u0003z\b%-&\u001c\u0003\u0007(Rz\u0000Pt)O(~)gms)\tꗱ\u00102+%y.\u0014t9zu0\u000e\u000e6+\n\"1\r$\\#PU\u0011BZ\u001a$\u0013k&un\"\u0005\u0007D^nHH\tu\u0013\u001a<:\t/1b\u0003F\u0017qA}\u001eҽYeD\f\u0000$@IՅ\r:OҤ\n\n\u001a5Y:\n\u0000Mki\u000f\"$Pe\u0011Z[\u0007\\+\u001c̤\u0001 fI*Jے\u0012k?b\u0018F;Y/;)DX\u0012?\u0013`PdT c\u000eD.\u0003\u0016*gK&0l\u0014\u0017fdq\u000eҐQ!/o\u0005\u0010V\nTS΃wJl%VN\u0013\u00037,'nX(X\u0000\u0018<ĩ\u0019-\n#9\u0002\u0011ƸR_L\u0006\tĥe\u0012*tƘ;6W\u0005-Kآ \u0011\t\r\u001eP(4`6fo6X\u0005ZCmH>0\u0007\tX}+\u0006LB]0qiK|a:!\u001cЗ5\u001d\b\u0000\u0006\u00026\u0017߁\u0016@HC\u0006\u0003ӆ\u0013\bMZ\u0004H\f\u0018\u001e\u001ead@$\nYؓxh>\u0005>V-\u0010I0q\u0005Kjƹ|\u0013\u000f-\u001f\u0013aJ\u0007\u000f\u0000\u0005h_lϰ\"n\u0001\u000e!\u0010\u000e \u0004Vlh\u0012f2!7\\R\u0015>p)`\u001dw5*\u0004\u0014-!4`l\u0012\n\fԹJ|`Oo_< \u0002\u0002\u001apYD\u0004.C\u0004o!\u0017㙐\u001c+V0O|*\u001c1%\u001cs7arb\t\u000eȖA*li)\u001c\u0001֞g\u0016E5#XgM{RuD6\u0016&\u00042\b&Q@M\u0001[}nd\u000b.&^B\u0019cAx<\f$ Ip4o\u0005J$d\b\u0016\u0003lQMUHV ,sFߋj\u0006=3\u0017K\\B\u0010\u0019iB\u001a{42\r4\u0010C\u0010=\u0018\rR+ʌC\u0013\u0004)b-\u001d;1W\u001a\u0004q\u001c\u001b>\u001f)\\ychܤE|@ƀR\f\u00125*+`\u0004q\u0018y\u0007Z3\u000f\u000f\u0010\u0019K^gzC2#5\b).\u001d*ÆC\b\u0013 \u0011܄熔-N\ti\u0012\"@\u001b~\u0004\r\u001e\r5bf`( .y\u0000P00/)O쁁iG@t\u0016K\u000b\u0002S;!Hr'!\rIB\u001d\u0013\bMp258\u0005\fane\u0013\u0007d\u0002\u0017kevnqu%\u0005.T\u0011(2\u001d\u0010&i.m\u0005s\u001e\u0012i:&1CÞ@,CeO\u0007tOG&\u0004RmE䖍/\u0015\u0014eb\"\n\u0018uf\u001eD\rb i^\u0003nX\rmR\u0002\u000b\u0017\u0019\u0010Vn[E';(ZW\u001b@\u001ez1hQ%H\"R\u001136H*ۦ1Θ\f$Q`(HV\u0018txh~8\u0003\\A͑Xg XyO>~&BO.B-Bo\u00009Gv\u000fH\u001e3\u000eBGw\u0003#tӅ\u0011:\u0018C\u0011\u0016B\u0011z?'>\"O݇¤>7Y‰\u0007\u0017g\u0011\u001eҦ\u001e\"Rk],\fc$ySJ%\u0005B0v\u0005\u001e˱;\u0012;αc\u0017-\u0010cY\u0015xj\u000e]k*(`\u0015B\u0005Z.P\u001d>\u0012\u000f`PN\"\n'02p\u0017M*\u001f\u0000T*a\u0004\u001e1\u0001A>\bU|YDHf8XpC\u001bemL\u0015oR\u0014c\u0001ab̖\u000b!\u001c@\"م}IΖ\"0IAP\u000b\u0001\u0007tAd\u0015L\u001a\u0010x X\u0002\u0018\u00066\u0004Sz>QQ\u00160\u00116jh?ti9\tux\u001eJ`\u0012\u001e}:^I\u0011/\u0019'Bh6_ŷ.T0!52\u001b!H+μ`'\u0003\u0015[a\rF\u0014;y\u0018\u0011/!:%N(\u0011bP\u001dc\"pu\u0001$(.t\u0018\u001fI|޲[~NsF\u0016+k\"n\f\u001b,Vk(\u0001%'*KthČ\u0006\u0001\u0005 Tr(P\u0000Y\u001dcd%c4W8\u001cq\u0000\t+\u001a\u001cز]4#\bE\u0004eH\u0005IC\u0000\u0006\u0002ِr\u0002\u0002\u0015\u0016R\u0000S\u0013(f\u0000\u0000\f\u0002\u0000\u0000d\u0006 \u0014\btPV\u0010E\f\u0005B\u000e\u00101p\u0003\u0003\b X\u0010\u0014(U\u0011XĨ(}\u00116xSN\u0001n\u001dԓ~\u0016\r%\"\u0014ʴJZ,2,\u001a\u0007\u001cyRd\u0000ڋ-tjS1=U\u0017\u0000=\u0017JZ\u000eƧ\u0013T \u0000H[/`YY֓*X\u0006W\u0000H\u0012@`uR\u0012%y{8h\u001ad\u0000,ai@QhW@\u0001銇jx_%.;,De*5SzC{\rF.\u0011\u0014\n\u001ep\u001e\u001am\u0010/mD\u001eƂغB/qݦ\u0004\u001e\u0004\u0013m\u00069{nuf\u0001vÈ-Pc_^.}p\u001f\u0013\u0000%\u0018Q\u001dcpp0.\u0000Vv'\u00187O\u0006@Ib*\u0014-:}\u0005\u000eҼ\u0006;/\u0018\u0004^p\bYG\u00075\u000bL`Œ\u0015~S]\u0012.hPX`s/Y\u0004F?\u0018\bg\u0012O\u000e\u0006r\tMMF{\u001e((^f\u0005F8\u0018\b8\u0016\u0014\u001c\f\u0007Bؙ\u001aXlȵ6\u0007׍Tɼ\rm|\u0000z{^\u000e~P\rڡx\u001d\n&\u0016ߪ\tD\u001d&p\u0004UMݪ,QЫ߀9EV\u0018~\u0006t@\u001d7T)_5Z\u000f\u0002l\u001f\u0012-FT\u0007,>A\u0012\u0007tҫ<{3u\u00143\u00016ѧ\"ή\u0012X\u0007ҒxN\u0000`SQ[{5nE\u001a#-$\u0000\u0003p\u00019Ŷy0@ͮYh4Ρuk\u0005,@W.Jī\u0014oRyWT%\u0004\u0007!\u00110t񯼼q}\u001cX@\u0000t``A\u001a.KR_A\"4IX:\u001aϬaX~#`{^\u0014\u000bL`\u0004\u00046L8^\u0006^%ag\u0004\u000e&`Ĵ;\u000f$ꚻ.\u0013)P]g\u0011*\u00126_\bd\u0005I\u0007o.вiRY\u0013\u0013X\u0001_4r-\fL2%i35۾ľ$$\u0018\u0012\u0002l)Iּ\"I\u0017;|x-A? p\u0006\u001bG`*/ڨWA>A%jj\u001aXv^!dA\u0015̍Z\u001f\rZ\u00011Ѧ\"{\u0013x;U뒙t@q\u0015 f\u0017ʮ22 (FEZA\u000e\u0000Sx׵\b5jz'\u0003\u0016uE$\u001b\u0002/5mpmw1`.\u001bRz=\fo:gёD-}Wї\u0011V\\\n\u0000\u0000<\b\u0002>\"/\u000bSv\u001d_q\u0005:c2\u0003L,@y\u000e\u000386}/L5\u0003\t0sT\u0018L]\u0005\u0003ƀ\u0003`͗ WPfk\u0006na<`p\u0004bo-dfj\u0012paZ\u0005\r\u00040(\u0005M\u001a\u0019ws!c\bvj%\u0004j\u0015ȉE\u000eAϳ\u0018OKxJ\u001c\u0018\u0006\u0007\u0013\u0018\u0003@uo\u0016^B\u0013x\u0004=h'6\u0013}uq\u0013D\u0002:W`{4i2Ԉe}&`~\u0014%݅Tηb\u0000L\r\t\u0012\u0016p/oj\u0018-\u0014K8AB\f~\u000eA\u0004Ė\u0011\u0010p\rT\u0007#`XqP\u0014\u000f#\u0001\fY_I2ZO\u0007X\u001d\u0007-Cy-\u0001/ޠAէv\u0000<1uPmRKF\u0016(Q|̫\u0014%b\u0011D,O?R%J֠~e\u0001ZK\u0006\u0006>\u000eyHX,\u0001\u00155\u0014|\u0004`RȐesC\u0001o.\u001d\u001cF\u0003\\Xy2l6Q\u001f\u0002?\u001a\n˚L\u001620ZԘQ%lN\"\u0012of1\u0012d\u001f\u001f-Fet>2\u0004ce\u001d7Pݶa@\u0004uU0׬AZ\u000e<\u000bK`8p.~\u001eR\u00044\u0001R`\u0002\u001c\"X\u001ae^@K\u0001:S*\u00070{{ţL\u0004Kgj8X35`C\r6L-;\u0012:Sv;Z6%\u0018\u0005\bشnM\t\u0004zk2\u0006\bQ\u000b@\u0002E\u0002\\2 $\b\u0000tPGT\u0005{%v:\u001c\u001a\u0007\u0005\u0019|\u0015B\u0015JL\u0014;J\tw^o4TWRjC냵`OX&@u]\u001bUde\u001c\u000bh,)\u000b51Oql\u0016UZH\u0012x֕U\u0019@į!J1+OŽ\u0013s\b_\u0001d'\u0007[\r^\b\fM\u0016\tLV!bڧ2vK\u0003U)25\u000eUAtGr\u0018\"F}N;Wǒ\u0001&O>,w²n\u0000f99)\u0012w!\u0003y\"q\u0019X/\u0005hUS!abX\u0002N\u0003쀢\u0006\u0001\u000ee3\nP Oٙ\u001a糄g\\]:Sӵ{\u001dUi\u001fDv\u0013)[\u0017SqeX>.\u00187@ \u0011?%\u000fTе\u0000!+j\u0003\u0007*'GMxW-#\u0005MS\u0000_\u0010Eq\u0010\u0015ZWմpU\u0015\u0012,J+P\u0012\u001aTwb\u0016\r:RlP\u0017bأbʪ\u001dWMme\u0011\u001cVa`[͉rOo;\u001f7\u0019w\"4\u0017\u000b\u0005 -Q_b]\u0014Oهd|\r\u0012@S;5\u0007\u000b.7\u0017\u001cRJ\u0014\ne\"\u00060Mi\u0000j8u2:\u001f\u0010\u0019j\u0017å\u0010\u0016,+6\u0000pKx\u0016|\u0006\u000e>ߐ*\u0001ѫYC\u0006zHCMVg\u0015\u0002Tqj\u0005@S\u0012Mx\u0003I\u001bˤ}\u0015\u0019JәZL&\u0018\u0004N\u001dj1Ї\u0006f#``%\u0004\u0018jyUUZC\u0015\f\u0015\u0006\u0013*(h\u0012\u0004Zen\u001c\u001f@\u0000 q=,\u000eP\u0016^|&!U\b)\u0000\u0002PQY\u0002\u001dEUΔq\u001ebPt^_\u000ek1\u0016൲ꊇ*ŭE`[PLA\bmHhAҹ\u0011@\bTwacB\u0014X'neSv7P\u0001bInvGh3Ӏʠ7\n\"EɌO&\u0006z\u0005l 8\u0013\u000bIf\u0005aH\u0005\u001b+\f\u0017*Ԣ\u0011?ĸ<\\%m:SӸCfj\bbalF0^~5\u001fUV(&\u0010؎j\u0012PK3ɕĂw\u0014.\nH\u0018!CI\ngg\u0018F`㫊(\u0000MT\u000bKNo\u00041J8|x\u00196BDA)Y˿«1ASCU\u0006ĭI팃@u\u001a<\u0016൏-y\u000b\u0015ivZ]\u0005\u0007Uܧ\"AiCox8fo\u000fkdq\u001e\u001dA^V8\u0004Ư=\u0011̯:n\u0012r;eB\u000e{\u0017t\u0019\u0004$P\u000bht@K\u000e<\u001e|Fn\u0016UP\u001f\u000bU+\u0003\u0005&rƼk\n:\u0010Ic\u001c\u000313\bRgjT\u001dqm6\u001fP\u0002\t\u001a\b\n4ҙ\u0016\u0000?Z\u0000\u0002Q$'\u001c\u0000Lgjފ2qK&Bb5?\u001b\u0015\fSF\u00137QJJ\u0002C_ kC\u0019/[\t<151P50\u000e\u000b~\u0000&\u001ePZbhjtwդr\u0004|M\u0005J\u0012:~\u0001yl$P\u0017J\u000bT来\u0016,@=\u0016Y@WTgfS)P]^\\fb\u0005F.Kc`\u00072}\u0007455C'Q!o\u0014`ن\boϊ\u001f\u0005>q\u0010\u0000e\u0016?N,h\u001eg\u0011\u001d\u000b\u0011`YQ\u001f\u0011\u001ae\f8fj]831\u0012!Ngjح6\u0006t\u0006\u001abA3ib\r\u000b['T\"'\\\tW`/\u001dEG$\u0005~w$\u001b\u0000MM\u0002e\u0004\u000b+!\u001fw >\u0013)LY\"\u0012JTM)\u0013.U\n\u0010-!\u0000lJt@u\u001e>i\u0007f\f|4\u0018\u000e\"\u0019_{nxhjB\u0005\u0004\u0004\u001d<\u001cP;\u0011X1T5\b~N~\u0001}6g\u0017x\u0003;\u0000,,CmLH,5i/[7S\u001b:G5q;\fL\rԴfjj\u0017\u0015Mgj\u0002l&Mәh\f\f\u001e%\u000f!NG\u0006i<\u001eǮúTC\u001d\u0019 35Ow\r\u000f\u0013i\u001cLM\u0000tI|\u0004d/Rqs\r\u001aګ\b5{|]\u000fT\u0017\"2\rz\u000e0Dq\b\u0013,ejEUej\r/\u0010oU\n\t'T\u0010B_:\u0007>c@O>b\r+Ytal} 2:4b\u001ar:fcɚԢ\u001a\"A;$ʒuQ'\u0012\u001eҟaO^3\u0012\u001c\u0000\u0017j\u0005\u0002kL\rhX\u001a\u0006z/\u0003I؁_p\u0013 Iݦ&G\u000b\u0016¦P\u0004PG-D]\r/ m1~hR\u001a\u0011/Uqᖩl,@k\u0002rS\u0019\u0013^pp\u0016\u000b\\d[O\u0000j\u0016fj- $L\rxg\u0002\u001fa31\u001c\u0018\u0006߫\u0010QԸ^\u0003j\u0013@ItIƱ'~\u00034+|wԈI{Q\"<\fFD\u0006\u001d,DDC\u0016\u000bR\u0001Dܽ\u0017†q@BlBS2ʭ\u001e\u0014ڟn@\u0003^p۹&\u0003Aɮޅ\\K\b9k\"fxNa\u001c:\u001aT\u0006^;jb[0V\u0014#J\u0013\u0013Wn(>*]M&VtL 1:⡥&m\u0013Kma35H@\u0003\u00180{\t-\u0015f#|\u0000hX\bL\u001d\u0014]\u000eaE#ʐIyQA%h\u0004N{ANc\u000e\u00133\u001dgh2\u0018w*u`eV0w_h8O\u0012A\u000eDi7@aH4~\u0007Ր4\u001f\u00048-`, cbYl֠\u0001\u0005zt\u000b\"t\u0012x\u001aU\u0007߈RgjڧP\u0012\u0007L-\u0003b\rb\u0003䇨.\u001b|\u0000^g\r\u00028ƞ\u0003L\b(l\b\r\u000eHBs\u0012#٭\u0014WcH\\B=D9*^ 3VͺoP5;BbXBw\u00073 \u0006/\u001fM;pԅ\u0000;]e\u0005\u0014\u0000%ot^\u00002L!O\u0001\u0018@\u001buƍK,\"@=\u00078\nX\r5h2E&P\n'F\u0002N4\u0005F\u0014\th\u0016B;'Nh\rl8\u0016QqK+\u0017fjs\u0010'P\u000eEܙ\u000fZP2bԚ`*ڥH\u0000I\u000e\u0000Ae8\u0012.⣧\u0004!S*\u0018\u0003\u0001⸶D5!HCA \rw\t3\u0007\u0001cj\u001f1a:\u0001޳#\u0006\u001cf\u0015e\u000b\t|4\u0000jX35umR\b`ՙ\u0016\u0001xyCIy-\u0002\u0005Xqi4mu&U[\n\u0000\u0015g[>!M`*bD\u0019H\u00007\u0006\b=<\fd\u001aw9άj#,/\u001dAR! \u000eF\fԃ7\u0010\u001b3wv\b\u000f\u0001f\u0003>*\u000f$Dd\u0003\u001csiu\u0015G\u0005*s;`\u001c0\u000f\u000e4\u000f`b?^8:\u0016YLBaE9]B#KEWf2s\u0002/ \u0003F\u0002@>`H\"$$FX#b\u0018]fTh\u0002Y0dBOFr(JA-Xs9\n\u0015\u001a遇TW\"Bcȃ\"PO\u0010g(\u001e29\u0012*\u0019#L_G*<\u00127t'!Nuo\b\u0014\u000e*'v28\u0016S4&fd\u0004ذc\b\u0001\u0002\u0019 [1҄\u0013=*emSlIq &\u001d\u0013Z\"eF)If\u0001(l1\u0018\u0004VS \u0003~o!\f\u001axMC^Wݽ'!n&y\\\u0010=c\u001eK 7-@&\u001c\u0017\fy^1rTJk*/ɚ\re-1ҏ\u0012NVQ1@E3Jk\u0015WVg\u000bHIxmU\u0002jU\u0012Z\u0017:W\u0002\"m\t0\u0018Af\u0007V\b\u000b\u001d)F\u0017[pF8<\"GO\u0016`4\u0000Y\u0007\u0002Xf+aT|R?wVJa\"4\fdBGnL30gJWV\u00175\fHE\u0002(U`R\r\nh\u0013d\u0012ھ\u001a~\u001aQ\u0010:\"WcyX\u0002K\u00034E\u0000N\u0012C\u0014Ob,dC\u0010\u0003T\u0001\u0007;Q4E,IHd,h+\u000fT9L\u0007}t\u000e6 U`q\u000b/\u0015Fb\riºُi\u0016\u0015k'\u0012p +9Y\"{\u000e\u000ec\u0015\bb\"!=UW8\u001b`\u0012CLfk*bJĜ\u001dϒ\u0018&[t\"⪑\n=z\u000b%,3$\u0006$\u0007\bm\f\u0010Z;.Z\u0004nS\u0010Su% EV \"\u001f\u0003רV}CU<\u000fˈ_k%Wb`uG\u0014\u0016\u0002T ,4\u0006X\u0000\u0012\u000e\u0006\u0013\u0005+\u000bJ\nAXQZ.,C2#N\u001f\r\re\u0000BR80]ҷ01\"2m(\u000eXXtI\\\u0013n\u000e/Ma-\\ĀVZcJ5S`\u000e,'O\u0002`5\u0006\no\fE+K\nQYu\"b򣗲*:scҹibD:e\u0019\t=\u0016Y\u0005 pj2W(@4t6b\u000b#\u0001\u0005\u0005\u0019?Hb*\u0004Di2hQi>\u0005aʊ/ܙ\u0003*@$\u001e=\f\u0005\bV\u0018\u001dӄUwJv\u0010}JS\u001cvf3dC\u0007)wRSM+\u0013\u0003Ɣ0Q--㊀O\n\u001f E\u0007EƳC\u0010\u000eF;:\u0002a]\f\u0001C Y\u000bm\u000eI|p\fz\u001b\t\u0010$\".U̝BY\u0011\f\u0015NF3vte&$,>\fPlA\u000e\u0015Ac\u001aC\u001bkjR\u000f\u0004*GHS \u001d\u0002\u0004%.bĝR+H\u0018;BbMb\t[\u00140\"А\u000f:M\u00040c2bBrkP|bmP\u0013ҭ;e.ҷD* \u001b4wvl\u0015\u0017EJ\u0007S\u0016d>,N\nD̉\u0018aHmIe:K-c\u0007\u001a\r\u00056\u000fдv\u0018lxd[B\u0003KԌg5e8c\u001c鄲r:K1\u0018\u001890V\f3\u001a̙Zfv\u0007\u001a\u0001}\u0011PIlӖhs\u000bV\fx.l\u000e\b4S\b@$R\u00136't}Vȣ9N:Jn\u0012]V\u0015Vy-\u0002֎\u0004v:Qŏ\b\n6_rA2Ȓz#IĐ\u001eRT\u0014\u0012\u001d$D\u00167\u0003u'唝\u0015r\u0003Rj\u0005}yg\u0000\u00035\u0018\f\u0007ŵY\u0010ʆuŐZ\u0015(MC3\\%Ƈ\u0012A\u0006NJW[qS\u0002+oV+a\u0002VOr\u001d\\-\u000bBŹ)%\u0016Wsl Y#\u0012H\u0005\u001bC\u0010\u001f|\u001c\r\u0013\fRctSW6\u0002H\u001f.\u0003MD~\b.\u000b\u0005jpO\u000f\u0002wJ>EסPڧ\u001aX')i\u00034\u0001\f\u001c\u0011F\b`\u0001b\u001aXMv>@#Z\u0006\u0011\u0006\u0014Ku,5ua4(m4r\t\u0015aԣ\u000e\ncpL\u000bG\u00035G$MB\u0007\tn/Й~>\u0007=ݼdģ;'d\u0014D\u001a\u000eV{\u0005P\f \u0015n'\u0002\u0002\u0007r\u0001(=e~*_\u001a\u0017=_\fG_i\u0006S\"p>F\r/եo|8>3x+w\u001a\u000edu{\r\u0018\u001a\u0001aL:j?{aZ~Y\u0002't]a/_I}\u0013M|GAS>]jʗQ\u0006V*g\u0011A$\u0001ۘ\u0002j\u001fI$\u00102I޾9V\u0017F$ʝ\u001f0H4~]*\u001b$|1PU|\u000e|\u001f\u0005+0\u0002\r\u0010\u001f0cW1G&]֩w\u0012#!\u0001H\u0011ϯTِ@ZJs~\u001617\u0016p&T\"#ӈMhG]\"!e7\u0004\u0012߃ėC\\rkcL4\u0019\u0006\u0007\u001c\u0017\tI\u001f\u0011K\u0018k?\u0004f|\u0013x\u001eB\u0001`\u001e`\u0019\u0004>U\u0015>]\tV2v\u0014QWX8%X\u001cU\u001cf\u000f_&|[1\n\u001fά\u000fY],|(\u0016D\u0010\u000bo\t\u0016ًQ/\u001a\u0011+m\u001bėYh%\u0011>\rendstream\rendobj\r22 0 obj\r<>stream\r\n0\u0006#ڤEy.5h\u0013 Q_Efk\u0003&y\\\b\u0015\u0017\u0006\u0001_\u0015:?iwE\u0017\u001eM\u0003_eװ8\u000e\r>|gg3\f|\u000e=z\u001f;\u0007!\"Kw\u000e7[jH]\u00153\u0006qA_ZN\u001f\u0017hؒP/J5.\u0006\u0001q\u0001ߓ{R;o\u000f\u0007n\u0012\u0004r\u001a\u0011|BK\u0004twT\u0004n8!\u0001\u0019\u0015\u0005?\tɿjM\u0017һH\u0005,4\u001a\u000etT\u001b\\\nSV\u000ei9h\u0018bؽ\u0016If߃Z>5*C2\u0012\u0004\u0004,>\t^s\u0014\u001a$ߏjMƥKk\u0005X\u001f\u001fZ\u0014lB}U,<~G-\u0015H\u0014;r\u0002LC#\nH.;\u0011:BB\u0012W\u0001ndI\u000baL\u001aF\u000b`9\f'QPJ0\\\u0011Q\u000bX&;`7vV[Si\bS)\u0012\u001c\u001d\u0003&a8#\u0002\u0014{>P\b1p\u001fl\u000eLoVFU\u0012YȑZ\u00035v\u001a?\u0007baDj\n90\u0004\u0005\t^\u0013\u0000aФ5Kr\u000ey9}hP\u0015j\u0010Wd\u0013Dh^f\u0002$\f\u000fxZ\u00027-\"5\u0011٣\bT-\u0014r\fB\u001bj$\u0019C}\u0018\u001fH\u001b\u0011%\u0007\r&\u001cY[Jny의0\u001d`6DyjՉENʀ\"/{n`)5.\u000e\u001ev|ߥ\u001d\u0003\u000281\u0002p<)ۡ\u0015$Od\u0010sIjoF0.ObiLQ'h$y+ \u0005MA\bD\u00149נjI\u0018k<\u001f\u0005\bO\u0003\nݰsP9oPJҤjy2\u0017\u0001Lʊ-\u0013\u0011c$,fw\u0007\fTqaωG#*sy@\r(`\u0016y?\rH\rEyɸ8R˨}cˤ\u0013/Ry1jRgjo\u00064:S0+\u001aTnh}\u001bQjxZ7;\t)Kh\r\u0002*яl<\u0019nm<\u000f\u0007ܮ\u0007sA\f\u0017X@Tjܚ2u\u0015ǤO%y\u0010kg3e\u00119\u0002Jr\u00148\u0006\u0011\u0014\u0002HyBBI/Z)\u0018BTM\u000f/HdV\nP.jg>`\u001c\u0003\"\u000bȉ\"XF3zy.Zd\u0004%4\u0017>9G\bq,\"Ro$Ѻ\u0018G V,e\u001aՈNf2b)!\b\u0001U\u00009gN&[頄)!\u0002\b\u0019\u0017g/1Q\u0004Y?z?'*!>~~&̴7HMet<\u001b(D\bWI?%v#>\bf`K\\\u0012@&2M\u001f{o\u0016*\u000beq\u0006\u001dClcYjrIEr\u001eO\u0002\u0005\u0014\u0018\u0015\u0014\u001e0y55=j\"i\u00000\u0010$C^a2N`i\u000f^y\u0012\u000eؔUJts$@Igr\u000eGv\\@W\u0019&b]FϖulnР\u0005L:ʜa#0YH%T,fi\u0015\rX.\u001abԾY:\u000f\u0015fԺI1Hji.^!\u0013f&EQzD\u000f7څ\u001c\u0010 \u000bVt5$\u000fo}3%ַo}ۂ\u0002vyy\u0012@O\u0019\u0006ط/[ַov\u000eu\u0007\u0003\r\u0006\u0006OPq\"GMXKP\b'C\u001bVBq`9_\u001b$5) .\u0002\u0019G)#DnBmD\u001a)+V4ݾD;\u001cZ\u0006w\u001bCj\u001c\u0006\u001b\u0011\b\u001fD\u001dxF}\u0012RC\u0001|ԯ=<<&\u0019\u0001~\u0007ԗ$Tз\u0011\u001b[QTnƇ^\u000e\u0016\u0003ɴg\t\u0004*E\u001fpџ\bWE~0\t0KA\u001f%Ƞ\t\rC\u0019\u001ch0\u0011\u0011;ˊ;Ӛ\u001aYaH0x܋i4DhЁiJ\"0>&&b@f\rlY$\u0001\nc~fb\u000e\fwҔ\u0006-]p\u0017/!\u0013\u0010gQlC\b\u0012$|\n8%dxbzM784\"\"=\u001a\u0015\nU|CK/\u001f\u001bX\u0012?t]:DPfq\n\u0006%lT\u0010\u0001\n\u0010\u0016,Ym\u0005Cr\u001f[|Q\u001f0\tƇ1};Y2k\u0019fƗ\u0015th|\u0002\u0018\u001a}WUMj|BJS|3\u0000&_\u0015!w`N\u000fN\nx37R\u0018pј`G\u0014\u0007ap0Dn\u0002\u00039<5ͩY)|\n\u001fMCWl*\u0004?\u0002\u001a\u0010C\u0006\u0010pZ.\u0016l'}#>7\u001bO\u000b`\\υߢ#}Z#׷ؠrp\u000b\u001d\u0004\u0005\u0007B\u0000\u00177\"\r,!\u001fٲQtF2n\u001c*%\u0018ͅO\u001b5|?\u000b@r\u0015S\u000e$w\u0007\u0016\"\b\u001di\u000bK3'|{\nվ!F\u0016H\u001b(\u0011U)ҪI\t65Vr'\n\u00167=pc6BQX%\u0016amF\u0015&ψA;\u0012\u0005s\u000eW\u0002\u0007\f~^\u0005t\u0001>dC\u001f4li\u0006_gk\f~\f\u0006\u0001߅\u001fPW}B>2M\u001c/\u0006\u001e]:@[*$HS]NL\u0004g'5\bV\u0013\u001e/bX6\u0002NR\u0005I\u000b\u0011Rf}Tm\u0017p\u0014Ǯ~\u0015_א,3TY|ݔe\u0019}c%(ߣ\\'=im}\u001f*iߓDw-Fڔ$\b\fAk@+i\u0018I1kO\u0002Bl@CILPưa\u0010/&R$\u0004hhL2G\u001cB[{!V\u0013o9+P\u0002X(@F\u0017PA#X\u000fs\u001d\u0017D\\O\u0005\tX\u000eQC\u000e\\3=B\u000bXP˅%^q\u0013rS\u0012\u00029Ę\u000f(1\u0015\u0006`@:\n̼\u000fGbdAlۄ[#\u001cj\u000f\u0004X_Q\u0011&8\u0010ωaCYt\u0000QPVA|cܥ$c\b\u0015\n>>Kh\u001bq0jaĜG\u0011\"r gQ\u000e{\u0005CsUYG!D\u0007⽡xj&w.\u0013\u0006y\u0015\u0004d\b\rq\u0016oG:\u0016!0\u0019BS𖵚k!s\u000b#4F)\u0001\u0015\u0006\u0019l ɂ\bLh\u0007u߷@/\f{/S{B:yO`qޓ\u0015}~Ďsy\f>+p\u001c%:\u000bc\"Lp`D\u0018e}L!\u0015EQ\tZ]\u0018<\b\u00192D\u0007;J\u0005H\u000b\u001aH=\u001e\u0000I\bt\u001fIGM!kbwAaG}\u001btPnSZ&L\u0015}ϥS.Q6Iƀ7yw\t\u0010:@J\u001c\u000eUtt|%U`{p`\t\"|\u0004ro5OTSV΄\u001cB\u000f\u0002\u0000b(5\u0010\u0014\u0002&!d\n͸TdP9фόKw\u0019^tƬ\"-Ō5A\u0010\rg\u0012r~;<\u000ee40\tZ*\u0005HHVw1󁽤QSLUM}\nJ\bxK`?\u0001\u0003FD,\u00189D΅xIQ\u0012\u0006F\u001b`okhyd6V%{\b-/\u0000>\u000b\u0014<'HK7<;}cw 2@إ\u0006+FA\u0011\u0002P)W\u0011\u0011\u001e.0f\u0012,|\u0016Ө穞ҘcXC\u0004\u0002yj\n\u0003\u0012-\u0003\u0013Dtv\u001bR\u0010܈}6\u0007\u001bA9\u001e\u000b. \u0014NM\u0001\\\u0012K\\\u0012*\u000e,TnT\u001c\fg0x}o\u000b\u0019\u0017\u00075\u000eTV\u0019s\u000e$THvjTS% .-EPTt\u0011\u0000@i\n5h\u000b\u0006\u0018aݐ23\u0011\u0011D\u0001q8E%1W\u0014g_\u0001\u001bI\"<`e\"+\u001e\u0002HD\u000fF\u00105ĔY\u0019e\u0018\u0014\u00001aC?\u0001M/ O\u001cjG⚙KI=\u001e`\rFHDG-@\u0010P;Gѷ\u0002Bk&\u001a\u000e4Z\u0006M\u00067f\u0005 L [R[\f\u0004ٓ\u0005Qp\n4H\rO9>\u0010\u00037X)qwJ\u001b\u0015چ\b\u0012\u0017O)R\u0000t\u0006\bĎYe5WYwmҀ\u000f20U{TKC] moK\u0003.\u00068Y$\u0013t\u0018\u0013b\u001f\u0011)]\bϟ\u0005g^Z4\u001c*>߰!\f[\u0005FB˳Rѫ\u0016\u0012\u000b%/-hjw\u0006\u0006#ARkW`\u0006\n\u000eor\u0004`Rf\u0010e\u0017\\Z4-VD\u0007.\u0016\tMOo)i-:3#v\nv\r j9iˑ\u0004OMegz\n\u001f1w\u001dIxa,\u00183IV\u0018i>\u0016₼\u0006&\u0018\u0004\u0005}>uRҾ\r\nUS\u00120n1Lh\u0005\u0011\u0016\u000fN(@\u001a\u00017J(u\f\u0019oJ3JK\u001aMl!Au^iy\u001e<\u0019贔ݟ\u001a\u001a&d\u0007:%m\tϖ@b8|nZ2\u0012\t.>\u001c\u0015;\u0013 7G\u000b&Cp8M?TT\rO\u001d\u0013R\u0005f\u000b_\u001b\\\b{B\u0000\u001ap%3\u0011V\u00028g\u001b&Y*5\u000b*6Fz\u001b\n+\u0015\u0005?|1k \u00117jF\u0001L\u0000LƎQV1YXf!\t5U\u0006:E\u0005nx|9\u0015\u001az\u001aC\u001dѳoK\u0000&E\u0001MY2M|W%~$*\u000eewS#/|to2-J`9[1kDӮ\u0019*\u00181T.U\nKIȂPIԨ꣫\u0012(gf%8@\nF\u0001\u001dPC0\t\u000e+W\u001c*\u001a\u0017\u001f,\u000er\\\u001ef[:$\u0000Gy.{r\u0002zĀ%Ю6/pѤx]$ b&Tj\u0014X,\f\\\u001cS\u0005sU[g$\u0006\u001e\u0010.޷\u0014\u000ek<\u0003$遐z\\7Gcޤ[FyPqY\"\f~وA\u0006b\u0002Orp2\btiBB7hÜS)L\u0002\u00152\u0002\u0006\u0001\u0015i>J/q\u0004S\u0001A\u0016\u0019\u0005Vmv!5a\u0005fQ8(0y\u0016$\u0005d\u0011}\u0003e~}=J[c/%\u0011][w\u001f?\u00136}U\bѐ8\\sI\u0012j,C\u000f\u0005d h<@\u0007\"\fp՞7Sv\u0019^Ѓ6k(6\b\u001c\u0016ub)\tB1\n\u000bQq\r\u00170P\u0007^+<\u0013/\u0002\u0014\t0\t|A{WBR6t\u0015\u001b\u0004|1_`\u00120\u0000I4>\u0016\u0002}̻M\bfF\u0000usrq+\u001e#8\u0011Q]{\u0010ǽKqq\u0017q*\u00036.8sa\t:bB%Jm\u000fDB\\\u0001Fj;txX\u0017J$f8qHyZ]LH}spRT*0\u0018iyw(؏!I(qG8@8bF\u0007pY(Oj!H\u0016\u0018G~ȤF\u0004\b\u001aԤ3IY\u001a.Y\u0004\u001c\u0011V2\u0004\u000e\u000b\tod\u0000f0e\u0010wP\n\u001dZgþU(o|}4}3&:0\u0018g\u001e}ڷr\u0014\u0010*&Zh\f9\u001aY-\u001b1u[\u0018cp)V;\u0007Hqx\u0005\u001c\b*\u0019\u001eF\u0011}PH\u000b\\I\tt\u0005\u0019&\u0000\u0016\u0019|ce\u0011 y!\u0012TV&$\u001cYC)+\u0001Ȓ!%TP\u001ciMCZFT\u001bX\u0004[Dpr\u0010\bKTK)3Z}[hP\rCg1XM\u0004#14Ѣqxd\u0010Lal}\u0013\u000f.Ĥ5a&H[+aؒB/\u0002yU\u0007l\u0018WnOelX\fb`\u0016=\"шO\u0003ZEE\u000b4\u0002\u0014&I:,;\u0005?l\u0019\u00135Uȗ&5Yi!q\u0012h]#\u000e}e.\u001b\u001f\u000bq)[R~zYHb\u000eE\u0002\u001fT'T6\u001a`\u001a*G^W\u0002MQd}C&6 %o(@jUj0\u0011 Yy!\r\rեG\u0002^\u0013;N\u001d\u0004I$\u001abg.M@\u0015ppp\u001f\u0018ؒ\u0015\nY'\u0016hjL\u0005ĘV\u0018}N%!Gs\u0016>\u0005(2)ӷQ 0/@\bDxݨNa9)8hyi~H\u0001aZhz\r+\u000eEl@pap\b<9\f(`\u0012\"ӈDf\u0005v/5Wj-8\u001c{u\u000b^I^;c\u0012\u0010jRu\f1ۀ\u0019-X\n\u0004\r\u0013\u0010\u001fZf\n5\r\u001dLݨN\u0018\u0007&;m\u001aur&\u000b\u0015oLM\u00178՘\u0013hbʢ'$D}?3Ex؍b\"(|SiASp-~b\u0013\rf\u0013_\u0016k\u001fW!\u0002 J\u0016ki\"\u001fq't$\u000bhzB\u0017kRk[\rY,Zi\u0013XRJu.R\u001bb%&\u0017@\nF4Q\u0000\u0006c\u0000LP^1EGVV~T\u001d\u001e\u000bj\u0017nU\u0013\u001b\rO\u000b\u0018!G\u001bf+ r&.\u0018f\u001d{\"}\u0001A$Ʈj]V1%\b\"HP\u0010\u000bJ9\u0004`%ؾI\u0016Ub~c\u0011T\u0002lC|5Q0\u0010‘TK5(uXp*A* @\u0019*0HY`Hp{\u0019\u0012Q~\u000by0((\u0014\u000e.ۑ\u0007\u00050%\u001aS=v7\u0018~\u000b@\t\u0006M}!(q\rf6D椁Gk\u0002JRI=,TH&]Lz*\u0005ة\u001c.i\u0000,\\\u0013\u001f#つ\u001ey\u0000I- \"EЄE$t\n\u001e6\u000f0)\u0002ٷ]rH_\u0001\u0001kd\r\u001d0#\nr$αJ}\fHA1Y\u0004X\u001f7\u0013jP+‘h}SHܢMo\rT\u001aoxo\u00194p$,95>3h6ɩTz*d\u001c\u0006(\u001430Enf`\"]`\u0017\u0006\f\\.5ĨN\u0015\"\u0012J_\u0014\u0006\u001cT!yt;fn\u000fxco\u000fP}Ⱦ5Č౎7Cu\u001c\u000f5'\u0016\u0012XՊ\u0018־5\u0012\u000eZW´U8)aRԪZô{в\u0003ʄD:\u0017u<Ξ>\n\f#]\"O[x˷+߮ikЛEV(ȇׂpZ˫`PG;\f\u0005j./~\u0013LH,R\r@db*yC:@etʊ90:\u0019Ę_+\u0016ZB0H\u001a{A\u0011td2pT\u000b\u0000\u0019ll\bw\\\u0019\u0002g71[\t&ڥ5\u0016ۂM\u0019\u001cA[\u00138V6j\u0010*`AT\\Ч&u۷3B\u001cQ\f-ض,^)*\u00147|C+v\u0003\u0007$*_9ʿ2k,sj1t͇`/\u0001\u0007%|Z\u0000K%JIc:K%\ta \u0017+\u0014A?-\u0016xAԲ\u0014-\u0014/q6\u001cG^\u0005\"\u0006NE=\u0015)\u0006=\u0015Hg{6-JWT\u000fU\u0005q\u00182\u000eClf`*\u001dg`*b%[8z\u00162\f8a2Hp\u0000\u0014)U(\u0012dE\u0011\tŊ\"\u0012*ۋ€/a\u00109SEؾ}卿01x\b\b\u001dxL&c\u001fjpFj\u00044\u001a\u0001\r\u001a\u000eZ\u001bxL&E\u001cˠq$\u001c0U\u001eѪڷF^W\u001by[mr6-x]mS\"`Z\u0019'}\u0000W\"gk)‘T-\u000bl-TzjɡCtgr|hZa\u001cطBbT\u0013\u000e,@Ξq\u0001R`rE\u0013\u0016R][ObTU\u0000GϾM6th\t`ZH|:\nv\t(\tB6~\u0005׷\rA\u0002;\u0001\u0019\u0016_p8\u0013Z_\u0016\u0013HRb=j7fpVEL\"]$\u001advWQ\u0006d\u001d`هlH;f\u001f2o5\u001aw7:^\u001f\u0006L:f\u0004P㾅-x9<}XoWMFXܡƖm97306\u0002b\u0019\u0006L64\b&\u0013_H\u0003q#ᠵ\u0011@SU\u0001O=1^bd*բih#\"\u0012*:m#{1ViJiF^\u0016+M\u0002Oi*UM3\u0007p\u001b\u0010\u0018'\u0004:l!cMj\u0003\"@\u001eUƉq c+tp$UdKMC\b<&}[tNđԾoBkkiA28Бg/\u001a9r\t\u0015\u000eR: \u0015ˌZÀC\u000f\u001bR~(Ryc>\u001ah\u001b\u001d\n\u0001\\Ah$ݷ鸞\u0003\u0015z?TnY\u00188Vc1\n@/\n\u0003.\u001dXƁ4\fy\u0014{\u0015wi!sWP4k侉g$\t*r4&\u001c\u0015\u0000xV?t)-nPkW*\u00168X=s\fAH\rXrC\u0011\u0017\u001b\u001d|\u001cE\u0019*;uڥ\u001cw!U\u0004\b\u0007_\u0003Rj\u001e\u0000iH\u001e[\u0001A\u000385u\u000fbO\u0007Sbc_(GoDRT{\u001duY*4Ż5\u000bX \u0010ug#[̞߼\u0011Q!\u0001뺳\u0014i\u0010-(JHB@\u001fx\u0012_\u0001U,\u001dBЭΞ7\u0004qO\u0011AE8>̟5W\u0003²)\u0015S!\u0016DڠжKmf^{W{l\u0012\u0001UXg=`P+10vx\u000b1\u0019Ɣa\n\u000e*\nxT\bϽK\\z|G݀dI\b0\u0017a:g>׮t0h\u001c\u0006\u000b\u0000LX\u001bMM'X\u0002\n$¢BGn&-az\u001fS\b\u0002Ro-Ĵ\u0002k@9&d/,~\f\f{{+~')6IE\u001f9r\b\u0016=XFKvOZ\u0000u!)B\u0002\u001bs\u0003)-R`#[iD!KxkE]\u001aqf3Ʈ\"\u001c6cK<\u001eX8\u0017RD\u000ec\u0018,q3w?XTPڀ\u001cK5t\u0000%\u0013W\u000e'P\u0011\u000629Gb63\u0006rq7@CVW$e\u001a׊\u001dts:`JhV\u001cs$a}r\u0014%\u000bϋ$&b6Ї4q\u0012\u0019%OH,;0\u0004FQ\u0019T2oe}\u0005\r*jBr5Uۀջ˗ٮx:\u0016*uOj{$BEl<4\u0005Ә\fQ\u0000v\u000e\u001f]_\nGa5IR$\u0016\u0016g\u0017$\b\u0010cx$\f1O)A ^5~\u0005\u001bA\u000f*\r;c\u0002\u0000\u0019*9\n\u0014v;Ŋ\u0013%f@>ۃ`4u\r$0\u0010{kZ0l#\bQJOg\u001d&v\tW1nIj]M\tqun\u001c\u0010\u00119c\u0004:2#ie=~Ȩ-\u001a\u0003\u0012UbZy]|I\u001cBN\u000f^K4%F67 eí3p\u001aIR)Wi\nl<\u0003NY\u001dlZlH'\u00183k3\u0004Em\tV_\u0003Ϋ\u0005\u00147{/)+@m]ޤL\f\u001c\u001eO\u000e׆\u0005ۖ)\u0019bd\u0010;\u001a)\u001a\t\u000bﴼrR\u001a|4\u000e\u001eTϗ\u0018;\u001eOaF\u0017IC y|'V0V~<ɊgS\t&)\u0011k~<\u0015+i;\u0005u)\u0012GƓioϪ\u0013\n׋]!\u0010ܗ\u0006y<\u0004\u0006#jg<[\u0013/\"J'%c|}\u001a\u0001Ds*7\u001c9qKTrG\u0018Z*!ꔹkOeӆ\f\u0016kt{Z]\"\u001fȐhIR]T9&?e=_\u0004/\u000b\nan.|sr\u0010AlҶ\u000490&d}\u001a4\u001bF\u0004B\u001cz/\u0005^E\toA^yfFFeE\u0016\">^&̜0\u001a\u000e@\bc\u00030lY I`59Q_.\u0015\bԕ$]x\n\u001bu\u00151\u0004Y\b*\u0010I]\u001c@5\n^Y\u0000>\u001c'\u0003\u0002i\u0015v\u001b\u0010$\u0001|\n\u001aGD\u0015\u0006;\u0016,FKA|Z\u00012\u001e\u001aӉ\u0019\u0004\\jk˕]//T\n0\u0017ѝCwXv>\u0001%x&ܡW\tEUY\u00028Ua+&HmX7u^Lzkô([\"=`\u0018-\u0019Qx̄&nu2o,\u0007U\u0007;\u0001I^+TXfrKWzD\"u\u0003l9\u00187//IK\u00018uP8쵛29l@9ol\u0015'?Tx\u0002\u00077\u0016\u0012\bZ03P;mG\u001b̾^hN\\SZYx]YcW\u0007\u0016\b,*AI\u00188a9kwʥSt$I9i\u0004oMVTo\u0018VvBCp\u0018=lC\\,,b\u0016dMٗY%\u000f\u001f\u001dlCTb&,H\u0017WX];\u001aUп??pe\u0000hfVU\u0014f52\u0012d{R0#\u0018@\u0018891+D?\u001c\u001bAmI\u0015Ѳk8q6\u0011ef\u0006V.|tJ\rS\u0000ݣA\u0016E>Ż+b,OTwWusXjwm\u001c\u0000&Heww\u0006\u00078~1I\u0015u\u001d\u0006&2ǻYY2L]^2xw\u001fp\u0015(X\u0002Yœ\u0015Sݛ5?0\u0018\u0018\u0007՜U\u0010.$}q\\S\b?]\u0013[:1>qp\b{A5\u0003c\u001c\ni\u0016܌\u000fCٹ'tuNR~*v9s\u0002q&\u0006'X\u0004>\u0017pQ^Td44,Wfq\u000e׽Zr\u0003SsX\u001a\u001bcLZ\u000f]0~`/k\n\"A^Ў\u00161@0B\u0016\u000bʵ,{Ztm[ć\u0006\u001d\"T36\u001148Zr\u001a\u00193\"\bh\u0000\u0003Az|7-ݷ\u0005EIEJG\u0006I<9kF\rb-H7!T\u000bxUL^\u001ag\bٍ:N\u001f(-ʎM+>l_\u0004LuU'>lze޻\u0014D\r\f釽w1\u0001d\\\u0005ΙQ\u001boI3nJFGW\n\rԴ>3,i_\u0016Ǯ\u0018ɤ\u0002\u00020l|~\b-dP\u0003Qi臷\u0011Nּę`*=)--Wf~G\u0010䆀m\"\u0011lW\u0011\u00076#\tV.@c8PWs2\u0019XEA\u0004\u0000:J%a\u001eq?)\u001ej(ݩ*iE%h\u0000\u0004sV#н]>b\u000f4\u0014Qɐ2\u0006n\fG>\u0004ɜsy$GW5S\u0012$h+&BE8\u001d]R\f:\u0004Ĵ/St1Ou XnQ^\u0015&Q.\r\u0005͆bE'H{$n4p\n+\u0015)\u0012+n\u0001D@\u001dȥU-3arDGU:bJxˊ3\"n\u0000\u000e.v@\\1\t\u0018Ƭ:%ӯ\u001a\u0001KNOk̻\u000fFyG\u0006\u000b\u0012H\u0000~\u0004K/7V '\to΍F\u0007[bgR(⥶Yc\u00121Y\u001f\r\u0003\u000fQ\u001fSE/(nK\fkoԌiDF=.=\bܙV\u0015T\u000e7B4?&\u001aDE@\tDq*\ty\f&t‰T4b%]\u001f,z\u000b5͗Y$=G-d GEl\u00105\b$Q\"!\fx*dPgd/\u000bV:p~\u0001sf\u0019G\u00160?\u001bH]tOn\u00030~\u00063X\u0019G\u00067z\u0007bSqKIetA{\n+\rFb2Z&^xL/B4ȹDbX \bb|\u001eRݟ\u0011kA1·~hZ:\u000eɭ<\u0003\u000f3ЉSPVx\u0000\\:GII0\u0017\u0005(\u0015XM\"^\u0017K:U􄺬\u0004`\b1\u001a\u0007umǴaܚ=hh(z\u0011Aw^8f/B\rK;MVK~v\u001f5/=]_\u0017X\u0002W\u001aʌ\u000fw\u000188˟\u0005y\\_\u0013\u001dH.qt\u0011\u000b\u00153\u00050b k\u00138_Dck\u0013wwŔ\u0002Ç\u001a\u0018l\u0016H瞀\u0003輕o\u000e\n P.O\rq\u0015ȹ\u00058п?#2\u000eӫ\foڕ*/hd܌7\u0016X$\"4%|~-\u0004t\u0002r?Of\u001e!!vZN7\u0005&*Jn\u001a\u0005J6\u0003_!s\u0018Q9E\t$*\tp͎yn2ՠ\r\u0019ǜ!TmAYOF\baB\\(k7ʓq\u0001V[\u0002M\u001a)5`5$=\u0019\tbnD\u0016\u0001Un5z\fj\u0013q*:A\u00198俞tSlYPFo(?4NL\u000bKUg=`DrAWG\tA\u0011d\b\u0011e\u001c\u0000>\r!2{\u0011KU\u0017\u000fߌxQ,\u0007\u000f,YW+I\u001f>#+y|5Q\u0011dg><0bah\u000b\u001f];\u001e\u001et=<# !\u0004A e\f_Lɝ9`\u0019U636#蓻ϻ\u0018j`\n\u001c\u0017S&_ j8\u0011]l7)sNl\u001f\u0007!\u0018܍FK\u0003Kcϩ2\u0007NN=ϲ\u001a~\u0000\u0012\u0018\u000e@Ϙii<]CU\u0007Y2U\u0017m859P\\P~+\u0005\u0013h!nZfx\u0007H\u0014}[Tϲraý|wx\u00163\u00133qD-c>\u0015\u000f\u000e\u0018Mkg%\u0011u3\u00169cPaOαm\\b.ܴ\u0017f|h?5NE܍ь1CXM/G\u0007\u0001l\u000bHê`e#3\u0010\u0010`#ԛ\u0013\fx\u0002\fY\u000f\u001b \fؿ\u0019Η2J+\fq\u0019_\u00123\u00139Ĩ\u0004~%\nw\u00112\u000eB\"XÌq\u000b'ɒ\bRpx,uZFi]i\u001d\f\f^-S&\u001aj Z#\u000bP@$`A1z\u0004\u0004>\u000bI\u0018\u0005p-/L\u001d߁\u0014\u001f\u0001~:fdyd\u001d.\u0016y\n\u0003gkiZĈ:f\u0005\u0015#Fec\rsQr%T\u000fԢ\tw\u00151/\u0016D\u0016'\u0017R'\u0001?4\u000f4?\u0012\u001d\u0007_\u001cA\u001cf3z \u0015\u0016\u0001\u001a*lD\u000e3\u001cL2d7`.̓X\\PөIT\fm\t\tl[q#zTdW;r\f&bKn,<\u0011/XLa\u001aoHH䔣\r\u000b!3Ŷf\"AqN&\u0005[؝\u001efL2\u001e:2PNJ$\"\u0013*T\u0005?qY\u0001\nUˆ\u0010M,Eg2\u0014u'A7s8\u0007ޑZM`¿L\nl%3q>y_>\u0014:x!4}E ]+\b\u000biPǁ MJ]KvI}\u0004U\u001ec\rژuDs(VG\u0012|\u0004\u0001C9n̓lC\u0005\u0011\u0013nս)rn*A c\u000f)@E\u0005(3\\'\u001d/釄ߚ}l{d~\\u{1j %,5\u0010(\u0007^G2\r@\u0007٤\u000f%w)æ\u001e\u000102tJm\u001c_ge\bO<\u00159w\u0015/u\u0005E\u0003&y|aZ=.Ĉr#\u000bҮi]\u001f0-,=5f0PS\u001c\u0001e\f(s\u00045\u000f:\u0017_6k:N\u0003`^\u0003Rs\u0002+\u0004-\u0018&=,|\u0014i*Ba/_\u001dsUv2\u001b?\u0012OE\u0017\u000b95rJ\u001e\u001aHZ\u000e{\u0007ad\bcZ\u0004\u001aݬDg֖}L=;Xb!&D)3x\n\u00186\u0002uBn4|#3J\u001bA\u0010eؑ\u0006\u0003\u00197\u0001vJ\u001fZua2JaJl\u000fǛ\u0010\u0007A2bo1\u0017\u0003H=w\r'\u0017Gk\u0001??\u0016\\y\\)w\u0001\u0014_|Й\r#\u0010c'e5\u0000g(CY\u001e-;_!y\u0005J`}N\u001f\"\u001d\\%Z{)\u000be)mH޲A+OTȝ\u00005zt\u0002+\u0016\\l{OM590\u0013Z{\rj;\u0014)򲯡C\u0012\u0017\u0002Q0py\u001dXMڕ2(REj\u001d3$((~A1O\u000fp5?\u0011EJkdY~l\"ȍmhnq@pD\u000fQ~CY[Kp\u0013|p\u001a{\f\nWh0\u001a\u0018b&T\u0016\r݅Z\u0019R\u001d\u0006\u0013\u001a\u001e=Q:\u001a\u0003t'+#F(ѝ(˘?O0\u000eSԧV]/\n)l`as\u0019\u0015u-\t\u0010']0/Gck\u001b\u0004w\u0017uL\u000f\u0012ufώY\nK\u00111\u0018S\u0018%>L8,\u0018\u0015\u00004%5Z4F54ܗ%Mkؼ3-P-tq\rKA\u0001!\u000fPCgZ7\bH\u0013\u0003\u0001\nj\ta\u0006X- 26*/r\u000e\u000fM\u00005uczu\u00040qݚk\u0000q\u0002\rٴ_fK΍=dk6/>}x0\"\u0006\u0012o\u00126zՈ6[p>tg>#b\u0010(vb:ӬI\fV\u0017B KS}\u0019\u0010&P e\fc\u0010])/~RZ]r.jPD\n\u001d'ÚlAGۍ\u0015\u0019xhSs,*\u000e}\r\rr\u000eFf\"ٗ\u0000rV}׻4\u0002b`1\u0011#+EEI\u001b5\u0015\rŔ+\u0011Jd4f9m\u0012\u0015c\u001eYWiv4v\u001a%\u0019}\u001dVЗ\rky8oY\u0019\u0016\u0007\u001c>_I\u001dz\u0002H\u00140WNAH=\u001bʯ-.Kb\u000b?i޳\u0000\u0007A!~Fb\u0005/< \u0006W\u0019Pџv\u001d.\u001e\u0019\u001d\u000b?\u0004\u0015D\u0010ɨZOr?/\u0002FTh\f2\u001e:\u0001TciҨABs\u0005RSJ!h\u00169\u0012\u001b\u001dg3v4ZM5nbM?LnpH|&X\u001ci)\nC\u0005\u001edZ\u001b&\t\u0002\u001e)+\u0004\tˬ\u0006Dt\u000bor#&\t;Y\u0014\u0011G!\u0004G&\u0002rdi\u000e\u0014v\u000e\\i\b8!~_`\u0015\u001f.b!xת8\u000b+\"sp\u0014wc\u0001l笇E\f\u0019{\u0016:S=\fy$֩4yz\u0003ht>u\\\u0007~\u0013\u0005%3#?\u0006CC\u0002V\u000f\u0013 ҂~&7jHSgO\u001bɫgbZ2swYl\u0005aǽ*\ny__\u0002Cʳ\u000f\u0019\u0002+\u0007db\u0015f|D]\u001eqV\\fsMWoG~\r\u0011p3\\xG6GQ8P*\u001a\u00115ϖR%\u0007=_wxLQEn\u000e}4Dn(L\u0001\u0012ZR\u0019\u000e>4\u001d\u001b:#R#\u0007k*UV\u0011,I\u0003[tvj*#\u001ejo3_2Mqy{\u0010nip\u0014Cy{\u001dĒX\u0001J\u0016Hc\u0010¸LB5:\u0015\fń~=\u001b\\/\u0010bkLsI.\u001ai:IO[\u0007\nU\fl!wF/|)\n^J.5%\u0000mo\u0006\u0018\u0000d8<0\f7}1CV\u0002\td>3҆l:~mPXPR*\u001e \u0011\u0002Ĩf\u001b\u0004\rT6T\u0002Qc\u0001}l7b\u0010BBF sܨċ\u0014\u0014\b}{\u0016?]QTS\u0010Һ֢Ի\u0011Q \u0010Y]t}\u0001cF\u0012uÎ\u001e\u0015xҋ$7Q\u001b{1L\u0007hFx2J\u0006=Wq*qVgmKkg3Z*\u0011.\u001f㯙ugLi\u0017P\u0014U|i[\f\u0013vz\nb14տ+*X\u0004)7ZYK\u001b%ǸK\u00134s7\u001f\u0019[^\u0001:ѹ\\de]\u001cXw\u0019\u0004EQ(vo=x1_s\u0012K\u0011Ea7\u0000\u0007ޜ&V?xfb\bH\u0005\t%@6P\bj\u0011\u0017\u001auUL6t\u0016NL-NәZ\\rәZ:\u00053uJMgj]fj]ڰW\bt\u0015[\u0018m8Slhj\u001baZK\u000b\ry]ϵ\u000b\u0002kźߴj:ݴjѺ~nZ5㛚ɦ3ʺ3n\u0019F!n!•)VA~o\u0005\\}K\u000b\u0015{aqՊuP=\f\"rw\u001bd`\u001eLXv+o\u001eLd]b\n=ir@]\u0000H\u001c(6e\u0006ޖ(*D\\狋I\u001eh\u0002\u001dd78).\tr\u0017\u001f)zf!m~q\u001b7(\u0014\u0004j@ѓ\u0016\u0004t\u0012\u0016l`}R\n/ܞ\u0005Fz`~D\u000b\u001f\u001b\t\fX+ؤX^U`xi\u0004\u0016\u000b\f\u001e^l\"TI\u0011رK`zәڥ\u001a\u0000ݡ\u0018i\u0005\u0004\u0006V s0@{6\u0012u=;>*n`Ś\u0000\u001artʫv\r8),Q\u001d\u0002V#S%\u0006x\u001d\u0002ulq*9\u0001x*ZH\u0003\"S6䫈*C\u0003\u0007\u0002%Qop9Y=\f\u0000\u0018\u0003Ŕ(E\u000b\u0006}$.j\u000bZo>\r\b2eU@{i@u\txIT-;S\u0000\u000e Εa\"H-wdd看;4\u0001<^\u001bл\r\u000bعo-:ܖ\u001d8{O腎}(!(W߅c\u0007\rμwZRTb@O٫\\I\u0012k鸾(\n\u000ePCp+\u0003X\u0016ctЂ\u0016\u0004\u00077%>TJ M.\u0010\u0001\u001e4_\u001fo@\u0010\u001c\f$\u001b1a\u00126 \u0001Z\u0013\u000bb-\b{XH@ʙ>\u0017X^1w\r\u0006 }h\u0014n!\u0014\u001btXA|]\u0004V@Z`\u0019.[\u0015\u001dNh:\u0018X(\tTw/\u000b\u0006\u000eCbf:5=\u0005F\u001fn\\E~\u0004wV/\u000eڥ\u0001xￎ|0\u0005[lo\u0004\u0002ww/d`ワʒ̻\u0018JF\"$hCk4ir<0^\fL\f\u0007!\u0007ZIلD\u0000$6%P>ZF81\u00110a1q`cA)1y*YiH|\u0016gs=Y\u001f^iźW9\u001b226WtږVYsLjξ\"c\u001ec3II^cm|ayZjL|>DvLȨxp\u0013\r2#NX\t5\u0000e\u001c T8\b\u0010\\\u0019\u0001\u0006\u000e\u001f\u001c\u0019\u000b8.C\r-\u001b8\bQ\u0019\u0019\t 0ABSbR\u0019(*@\"!BM\\(QAa\u0015@Ʉ\u0002\u0000ȸ8\u0019\u0001CG\u0006\u0004\n@\u0011\u0010⁠B\t\f\u001d,dNA\u0018`T\t\u0004L!\u001eF,.L\u001c\\$B\u0007\u0002\u0010\t\u0015:NHL0\u0003*\u0014s\u0000\u0005\u0006\u0017xH`\nɠ\r\u0007,(,`\u0018C@\b`DYa\u001e\u0017\u0007\u0002\u000e8!bR\u0014&!\u00132\u0016\u001e@\u0018q\u0007\tQ#\u001fq\u0016\u000bR4f\u001eF\bȔ I8)\u0017\u0013\u0005\u0001\t2 \t\u0015\rb!G\u0006-p\u001e\u0000@a(\u00118\b)&$d\f bD\u0001\u0012<0Б8\u0017☆s\u001c\u0010\u0018A\u0001G7\u0014`@Ƒ\u0007K@ă̄\u000e!\n\u0001\u0010\u0004\u0015:\u0018`\b\t\u0012\u0019kМxp\u0014#BT(x\nsq \\\u001cS\nAd:.dx`\u0000\ba8\nZ0\n\u0014\u0000\bU!D8\u0000BC\n\u001d\u0003\u0018p\u0010\f\u0010\u0017fऀaT\u0013\u0012\u0005JJ`.NTI\u001fpC\u001c4\u0000\u0002G\u0004\u0006-\u000b?!v\u001d\b\r\u0018:\u0010\u0000aR\b:*.d\u0000P\u0001CLj\u0002B()QA\u0001\u00103QP\u0012(icqq.ᎎ\u000b\r\u000b$\u00124(.\nfD\u0002\u001a\u0014\n\f Pb\u0015EDL(ԁE\u0007\u001c\u001d,d(\u0018\bQC\u00048\u0011\u0014`80\u0000@8 >.Ź8g@#0hqA4\nh\b\u0018\u000b\u000b\r\u00142\u0012!\u000e\u0016<*D)@DO6>@(\u00040ĤP(\u001clT8\u0000\u0001\u0016<2\b*D\u001e``p\nHp,\u00109\u0013\u001a1b\u0000\u000e\u001a*n\u0000\u000f8*#\u001d,dZRL|ʇ\u00130\u0012Ei\u001d\u001bt8\u0007k2\\L\u0000\u00120qB\u0003\u001b qBM\u0006ׂ\u0000\n\u001aYA6r`\u0005\u0014\b_\u001c\u0010\b\u001fH0D\u001fx\\8`dA\t\u0010*\u0018\u00128\u001aʉ\u0015\n+&(',dp\u0014\\<Ź8\u0017\u0010#\r4\u0004\u000e\u001f#!%'@H4\u0019\f@pCa\u0011g\u001at@ tX0\b\u0000.ȅ-`pa\u0017G&@\u0006\u001d\u0006\u001b\f\u0000\u000e\n\"\u001b\u0006\u00030d>tC\u000b0c\u001a7\u0019\u0019\">\\:|PZP\u0019\u0015@\u0017#*\u0000#L\u0001\u00110\"BA\u001dD\u0005c\u0014\u0018\t9\t\u0002\u0011\u001a1\u000b\u0018::\\\u001c\u0004GA\u0001\u0004\u001a<[ـa@\u001b\u0014`\u0000\u00070\u000f\u0013|\r7AAIC\u001al`8\u001a@\u0001 \u0012J\u0006\u00168\u0014'e\u0001悡BbA\u0006=P(`\\\u0001\u0017\u0002\u0000\u0011!\u00047\u0014`A\u0004\u0005I\u0001\u0013\n\t#Aa\" *\u0017\u0003=rDrA-\u0016\"L<(Pp2T(dV\nH \u0003džI\u0001\u0006Q\u0010\u00074\\\u0001ma\u00120\nVVJ``\u0005\u0016\u0016\bd\u0007\u0007\u0007F4\r\u0001CAD\u0006\th\u0014с\u0005\u0004\u000b\u00073 C$rdd&$GFfD1\u0013#\u0003C\u001dB>\u0001cAHP\u0000\u0001>LP`\u0010CVf\u0000\u000e\u000e\u0005\u001b\u001d\u001cbc\u0002DQ\u0001\u0015\u00175@f\u001ed\u0010\u0012\n!A\u001f)Ƃh`1ДT\u0003\r\f\u0003\u0011,\u001c\f\u0002\u0004aB!S*\u0012\"ÀA\u000e@@P0P \u0007(@HpdPd@P\u0004\u0005\u0017\u0014\u0015-Blj\f\u0003\u0003A\u0003b\u001cxt\u0010 XX\u000f\u000b#\u001a`\u0003U\u001cH CYHq\u001b\u001c\u0019\u0011\u0002ESq}၄\u0002\f\u0002AD\u0004Z2\u0005\b@%S\u0016\u001d\u000fyuhԆHZ>6 `\u0003Ҁ\u0003\u001d\u0011⢃$ (:؇\u0003Ac\u0001\u0002\u000e$6Ȑ\u0014\u0002\t\u0004q%\u001f2U\u0006h\u000eaÇL\u0015ɇLe0|Ȕ\u0001\u000f\"[JD\u0004K\nT'@b\u0006Œ\u0014)\u0010\u0003\u0010`A\b7\u0000@P\u0011\u0003\u0000IHsX \u000e\u0014<@EF\f\b\u0000\u000f\u0002\u0002D\u0019P`##8\u0012\u0017$dnCLP!S\u0007\u0012 i`\u001a\f\nZP,B\u0014FI]\u0010\u000280(r'' )A\u0006\u0005,\u0003\u0002\u001eL\u0000F\tp`\u0000Ł\u0001\u0001Q ar\u0000Upa\u001a\u0005\u0010$f\u0003\u0002Ll\t\tkY\u0000tPp|\u0001\u0016\u0000\t,\u001cXh\u0013\u0005\u0019\u0017p\u0004FAULUK|ΛFKywKҫ%'fMD#<ĺ]\bRIBN3%u>g{KS6њ8-Sww\u0016ߑ\u001ewމk,iS\u0013\u0018KՈiJeʜt߫\u001dnQ~Kkw-Mii\\[goۧ\u001539B#ܧ1\t1[\u0013kԨoqvr\u001f7jPs\\\rʩFO3u)ns\u0013y\u0011Y쮐ϔ2\u001fѮWS\t_\"j\u001dȮNq\b3\u0013Ov{yڦŢan^E\u000f\u001aj\"6?Mي,.5\u0017gh.Nm6!n\\SRL\u001aHT6K梹8d:>uӿb<=dl*K?\u0019_!]>{eSB6=.6'#LW2+\u0015FIIj\\]kHg}粴Fl*k*;d%-C,l潞\u0018Xzԓ=\\V{\\EpAin4Z56m\t\u000f>\b< >{YklJ#w%\u0016Q\rm\u0012/VOhwP6fE'VnSS<7s\u00124E4/מH\u001bݱPZToLJw3t\r؛tvG\u0000ϝ\bO=igcF'8fѠ#BdBhUU[d;L4lSif>\u0012\u001ds*\u001aDP9Q‚I\t\u0012,\u001f<,r\u0004D\u0005%\u001b*\u001eƆ\t\u0002\u0010bRcc\u0004EJI\u0002JIJ\t\u0016Vʉoغv|Jf/ףUeYfčylYm\u001emcQ,\u001a҈TM[Ѧ-c,eB|{֨dhdL%:-(Iyv\r0\u0012\u001d\u0010ΆKoJ|ڌ31u◙\u0017{;x~lVy/ʽ.]\"8VNeEZSu>\u001e׬ȨxuKwvvKx5Ү\\]T&[4K:\u0017MxO27*\"]ގ\rԌ\u0015eFycUۺHxeVڣ<㹼\u0017Vuu\u0017u~7anoqY\u0016r),ftG7L%Ň:\u0013\n\u0017q-O{mw[wZl\u001eVN\u001f6nqm6Don\u0017;m7DkL;&)>Džyjy,\t׶:Z\u000fIVmo't>cnm}xo;3\u001f)>V_Tn\u001a־n?Rt6\u000ff6aϛXFOZ\u000bzNlsR\u001eCeUTBjS^s9+$Ee&MֽMuR\u001e\"\\4;6TղݤNMU+*lI˜k&V\r}>MV9)y*ߴwEs\\4~VHIg\u0017ҙrjEry#-f'G>\nYI\u0014\rSDR6RL,QQ[NxH72!֥\u0011kUV.!\u0014\u0017:\u001fjZLb:Bce$,ZV$\\ZCִo\"\u0016X޴*3$\\\u0016LP5\u0010\tW0Lx}[+:j\u001190+0\n\u000f0~͖\u0011j-\u001d͸ni[Z/;B~+%]\u001f\u001eQ6%\u001f\u0017Ң2.\bUO|\u0007m\u001ft'2gSlMʻtu(\u000f\u0014ƤYVgvҮ-yZ|f\u0011mR\u0011߱-g]&.ZEWmҭlu:ź\u001eɺwy+謨\u0014\u0011:Wy̔\rɬ0X{<-n\u0015UR66\u0019f^*};s//*^׎.{.wweL6++,Tj˵;:zO-l\u000ePɎ\u0011W\u001e\u0012mG[\u0019YV\u001f̌͆9\tl\u0013b'_O*c%C\\\t\u0017ҵ\u0015^sJ76q^Uz}R/5]uEV>mgoδ \u001aU7eYكxJ'oF;2-N:{L;\bm5\u0017:\u0016\u001a2e'\"g#\u0016~oF]oMg=>~\rst}p/kgLv{}R0M{mkt_de|2#͙GVWm+C>RUe|-rg:3Ӻbe3fIzS\u001aݙPUs\\4\u0017FGs[VYںU_Cjc,-2j<+=i/Zi+&wF^̣'\u0012JnuOc>ݝ;˚pMwzs6\u000fc-wd쥺_FX\u001d&AUC-\u001eݏ7OnRwRs7jd̼\u0011烙~v<=v'#9)kd6屳͖RnOq\u0013\u0010V\"\u0015_Նt>뺪Xگw\u0019.omU\u001d#\u001eq\u0015WJ[)jm+m7\u0011I_f͔ڋeJm緓Ryfy}VYk|u_Kz\u0013O{٧V2v1t#T[Y\r\u000b鴵2oZLw+ƾ-vf\u0017e{jdz/g\u0019[Yfj(+\tŋ!\u0011*V\u0012f\u001d\u0012-,Pwp\u001bꊊոnLؼMm\u00136>\u0018{/tjɛ<;s\u0011N\u0011\u000bXxW|tzĵE:e\u001a\u001f[v]o]ht4:ޅMDg,3[q7\u001fV13[ŖL}mYG[YTjl_ۺitͭWҕӲ\u0011KtٚޛjʣyYmvEud>^Ɲtܲ\"Տd\u001fzxJ_+T\u00165S;s;Z?KYŦ;7PmﮛR\u0019Y[SSܤTEs\\\u001e[MVu4=ݶ*2#YnZXdlVٺFyv\\TzLJtDc)V\u0004@\u0013\u0002#\u0012\u0000\u0000\u0000P\u001a\n\u0012\u001a\u0001\u0014\u0004bL*>*(\"\u001e\u001a\u0014\u0011J\u0004r(\u0014\u0007Q\b0\u0014\u0003A\u0010\rR\b\"s\u0001)0\nНD\\ȓ*s`A\u001bڊl\u000fX`J[B8\u0016\\\u0013\u0015\u001e\u001c`hb0g7qew;9\u000eT<:[q\u0002T\u0014N\u000b\u0015\u001a&E(Dp!\u0014Q\u0016V/)1Q&(B|\u001c]\u0011割\u0018FCBG8\u0001t\u000fvC\u0000%\\\u0003dhZNcoRSEJ}}ª9 \u001cÎ\u0013\u0000=;zosg\u00120>q\u0015ϐۛ\t,I9\u000fI,ɘ4\u0018e\\B`C0\u0004#\"7\u001f{X\u0003@FQwjtnbD\u0015\u0013NcKvL͚xC\u001f\u0017mItL\u001cd5$1*؆\rb[\u000el3\u0002n'\u0015\u0001\u0019\u0011\u0015q\u0011x%\u0004Җ RbΩ4>\u0011\"J3sK\u000f \u0006fyz\u0012$\tQ\u0013k\u000b3f\u0001\u0011\u0005Tc\u0012R^Ry\u0004\u0001T~@8/)\u001da*Q\f\u000fZXB\u0015\u0018bf\\Uu \u0002HBu\u0016Uؠ\"H0\u0003$C\frꚀQl&\u0003\u0017c\u0017Q\u0012{%~J_i{J;\"Q\u0019J?)?UlRȩ-)\u001eU,NQH*fq&\u0006AZ\u001f}AG|\u001d\u000109ڪ\u001bC\u0007\u001a\u001231B\b\u000fM\u0002^\foQ'\u0012$yE+\u0014\u0015D~:\tvD/!J@Xe\u001f\"-\u0012+!\u0013+3w\u0011Й#=Q\u001e}>Ty\\\u0005MJ;{\u0018\ry\u0015^$\u000e1\u0014\u001a\"詔)H\u0012y0\u0000\n=`\b`B%X\u001b\fĖYVt-g\"\u0005u:\u0000P!Hc}8mMCo[\u000b)Ɖ\n\u0019Axi2vH\u0016XĨ+ˋ\tp,7̋\u0006+\u001eĝ/5\u0007:Ndu*{Hlf(\u0011ȸ/'K,TW5\u0004\u001f\n}[\u0010yT\u0012\u0015P`?k\u0006\rX6\u001c[޶Kݖ^I+)z#91y\u001bVC\u0019!)ZjVmVX\u0016k(\u0007rFju\u001f\\Ut´u\u001a\u001e,ъ'?\u0014\u001d|!׎&vCQ1ב\u0004Y\u000bGv'h3$q\tƔ:\u0010\u0001+e6M|fxl\u0017k\nĂ\u001a8lռ\u001c%n!\\('\u0004\f\u0011\f@-Qֹ`\u0010'.D悭dӨΫL&E1ttvzm\u0016ڪaUqؕD\u001fF?Ę̩%H+[/A\u0006P1!nm*(A\u0002\t҃ Id\u00107\u0003tv8ڔkN+\u0013J\u001e@\u0018\u000f\u001cD,.}\"\u001fܻm#YLkqgcɉcv*fz<\u0006X%`\u001aY\u000b*8/P\u0003=\u001b:oQuҵ\u0016d}\u0005䶧GN\u001d8#eVS\u00182i]ɡ\u0011Fe\u0004d\u0003\u0002{Lb6\u00194+ S Sڝ\u0003\u0017t^0\"<\u0018T;Q\r\\.$gb\u001f\u0002l\u000f\u0014Mq6KY!eS׋7~N\u0013\u0006\u0010\u000e\u001eh\ne!\u0018kfM8\\5\u000eJJ.W\"#1\u0015\u000e\u0010r\u0003&\u001cMR\\\u0011rZI׫\u0002\u00123X-ᭊrͤC\u001c;\t58*$w冀\u0002\u001dd7`a\\הb<]YbrHzB\u0007\u0004\u000e)Ec\u001f[\u001e8'\u001bku/NX׿e4V^V\u0015x\u001cy\f\u000bLrE\u0011hJ4`8\"\u000fu7\u001d\u0019Ҽ!\t\u0015\u00011{18~\u0017=5\u0004\u0012S)ɮk5Oஈ=AЋz0\u0017'\u0010\u001cS\u0019^f\u00159\u000097)r\u0016$H\u001d#l\u001a?G\u001d`\naeɀ-yf\u0019c,\bk O\u001ae/\u0004\u0017\\]l\f2]\u0013\u001d\u0002\u001c?TLM\u0003% bA,V9s\u0013D\u001cJZn\u0013=ѕCO#44\u001b\u000f<\u0012Y澞&W\u0002\rp\u001cެeh>\f\u0004dua7BT:&\u0010x\u00128T\u0018\u000bfbGN\u001a:&l5oZϠ\u0010\u0001cդ9u#+\u0014\"\u0000D\u0018\u0010\u0006rSA*\u001f\u001a˅*Q\\g#*aH0\u0003;Å.Ш\u0018\"`\u0006\u001d\u0005r#h!\u0011\u0010]TMm\th;7Y&|\u0007$^n+f\nqCJ~8+[\u001dՎD׊<\u0010쵎+5{ *)-3\tQ׊UGHdCHw\u0001P1ŒF{L\u001eFiC\u0001I+|X\b-˜A\u0001v\u0001\\+\u0016u6*@b>|(:\u0005PirM\fS*|\u0014pj{\u0002@*?N!T#>\u0014\u001c\u0006֍^n+X/O{\u000f7(wuˈ.\u0019XVPk\u000e\u001f\u00176B\u001ah]D\u000b\u001a5|qn0ExB&9^\b&Ak]\u000f='LGaMT\u0016|\n\u0013M֘\u0010,\u001eKS{qO@\b\u0018-iWX.3 0~&t>bJ%-/Y\b,Rp\u0016YM\u0001g\u0016Tk%Th9-L\u0014E?Dm\\rsבȖ\u0010;/cvmFq\n&/bLP\u0013,gTwY-AW\r- \u0011tT\u001dؚ8bK%\u001f9_\u0003XO\u0015{a3G44\u000bN9\u00143P󩚮ddi<\u001aAIͺȑ\u0010/\u0005&9\u0002\"Z\\\n2\u0005\u001d\t\u00159o1Y\u0010^\u0014ZZG\u00052W\u0006\u0014H\bZ\u001bU\u0013`OL\u0011ywd\u0015@8\u0007%xaf\u0015\u000bL\u0001Cj[\u0016h$;O|\r)I(K\b\u001f\u001dj\t\"]x\u001ce\u0011>\u000b\u0007\u0014vu\r?IVd\u0017ޞe.QIj\u000b8u!\u0004-.MY\u0010\"PS|b\u001c\u0003\u001eEU8[4+\u0016\u0011S–r\u0017m/\u0012C?!\u001aՊ\u0003\u001a4\fҮW-mޚ,\"{sdDI?$\u0019':nSJR[3g\u000fc\u0004)Xs\u001e\u0003(\u0003\u001a%g⚆\u0018/\t\u001808Tbr\u0011>\u000bS\u0003TS\u001df,\u0004_N\u0019]͖W\u0019@t0Ic!\u0006$3\u0007YE\u0015\u0018[c̸.C\u0005\"62Mrwb\f-7Ⱥv=q١\u000e?S\u0019#E\u0014lypZƁ.j\b\u001e\u0001\u001c:0u43\u0017\u0019JMvC\u001d^vf%ck߱-ݲ2s\u001cE9c@{$\u0007҉#\u0019Vm\u0005o_nuz5\u001a\u0003zh\u0006~gB%lhndRa\u0012GƤ\\r{s\u0000Af|'TRR\u0002-\u001f\"e\u001cӠk2\tO\u0014\"GUuc\u0010K\u000b10\u0011$]5*\r\"r-\u0015Lغy\u001aZ\u0014s`U UQdsa;/g,z0Г\u0007%!#J\u0017\u000f\u000e\bk\u001eCwx\n\u0002QR\u00164h\u0007\u0004\u0012ɉ\u001bx{;ݠw\u0019Hza^:v@Rt\u001bn:XEdI\u0002@sG\u0019m|\u000f6\u001cLS\u001e\r\b\u00005V\u0010u(\u0000g\u0017\u001d*\u0004\u0001\u000f\t \\~\u0005bϥ{DDz4T~ʪ{B1]apG\u0000ȁ<\u0011B|პWh5\u000b\u0004c\u0015W9d0j\u00155&^B&)\u001b~\u0001\u0015Cff\u001c\u0017]gfhJAif\u0002*t2@5f~\u0015\u0018\u001f\u000fd\r\t\u0011C{pPXkC}\u0014q2\"\t\u0016\u001f\u0014\u0005?͠ɜ\u001bK4r%\u0002buJ['*qPM-Lo9D\u0015[F\u0011e5X 2\r\u0007_:c:(\u001c_ZV\u0012EShAŬcYmc\u001cjZMl:xE\u0018[F\t|\u0000d\u0003\u0010\u001eԂR\u001fԟCEqc)r\u0001\u000b\u001b+tjq٪\u001dOˍ\fi\u001b|SC\nuמ%\\Җ9M6޷}#\u0007'\u0002h뾧:Ag\u000eFZU?>w:[GMxgY\u0013j9AJ^XR\u000f'ڶ',\u0013?w\u0000V0 {a~PlP\nʭ\u0006VNvUBӔ9.6*Afc\u001d\u001al\u001c;Lkhr?\u0010%.G\u001aŬoi\\ґ\bҩJt@ȸj\u001c\u0006LX\u0018\u0003Nf@+nLjQcA,\u0010_\u0015\u000f\u0012~:\t^T!\u0019Q=\nfB\":iQn\u0015cu\u001b7\u0007\u001c2eYP!G(k*\u0001s\no.=\nQ^\b\"\u0015-jX=\u0015UU̢%+#&\u0000V6Zxphœ\\Xm\u0007Rh\u001aE\u001cxEe!&\u001e\u000b-et#u`baأ>gോ3.!\nuPln\u0010+\u0015\u0016_\u0017\u0002+!f{r\u0013K=]\u0018׭'\u0011ZlGֽD\u0010>qH\u0007_\u0015-w/2H+0]Y%y5&\u0002]STU[L:$iBy\u0013\"F0~ _Պh7:Z=\u0016\u001blrJ~n֋[\u0000%]xƦ\u0006\u001b*u+'ׇ\f\u001ej\u0016\u0015RY/EIE8tvO\u001cn\u0014`N\u0003GitB\u001fHj7GY*\u0011}\u000e=OMh$\u0019rm\u0000\u0019/%yy-g\u001dp>K+W*-Wnu*ͮ'tGWUI6\u000e,bPh0ʁC)~i44e\u0000\u001bD}|\u0016\t\r\u0003@*~n6E9lh\bܥd^}q\\foE\u001e\u000fw)Y[[\n%e]ݾ\u0015t\r&T(J.՜\u0002xQQ&7&F\u0005|0+\u0017H\u0016\"l9\u001a:\u00141~\u0001GwK=\u001cV\u001e\u001d:h2T5OuxT];$)^\u000fX\t>>(fq_]?I,t>')w3<\u0014ݳ\f,x)\u0015)C̡@m0Qb\f(/W\u000f\u001b\u0004yaz\nۋQ[֒\u0012)У\u001923D2]:-aWjsDdo\u0007Б{\u000e\u0011a?\rM\u001f0J\u000bL-ygd\u0015\"+\ba])Vdp{\u0013֍`EehedP\u0004B=^̬n\u001eEE$S,=\u0013́Y͈Hahkt\u0005/AD\n\u001b3(])BW\u0005\tT*[\b}a]g<ë̀W#@\u000bM\u0014wӈecU\u0012^1^h&UBHw\b`\u0007vÊ\u0016\u000f\u0017MKJ{\u0003G9&\u000fTYӋܚ{%hA=\u0017^\u001640د#\r+bP^\u0001\u001a(\u000eX\u001e\u0000fx\u001aG\u001c\u001c_)\u0006'w5\t͙V`ܶ2J\u0000u\u0002\u00066׻P\u001aMV+3E\u0002\\ͅ\u00130TӔ<\u0014aa\u0019\rV0ZDR: 5\u0007^^+@ͺE\u001bBQ\u000b+Xd\u0001\u0017h.\u0011)\u000fzUL5\u000egL\r\u0006(q\u0002R%\u0002<%oEzkhH2\\\u000e\n3n\u0003ǚ|okot+ A>5x {h\u001c\u000e`!z\u0004\nE\u001c \u0019X\n?H\u000fR3ɤ\u0014-Y\u0019Y\rS\bfn!K5T\u0004E\u0015H[Q@ |\u0000\b߲Q:|\u0003i\u0000-\f\u0015U16Leel\u0002%\u000etd-(Fd}kGP\f>\fl'،{у\nݎ\u0005KD>.ъ^\u0018߿G3Ĩ\b<9\u0001^\u0011XOcOZA&v\u000f5\u0010n$\u0017۠%\u001d֊W\u0011o\u0014twtR w\u001b\u000e\u001b\u0000\u001aThN-Z0\bי\u0000\u0002ں\u001c\u000en&p,3@8 O}rϐ\u0003l>\u001f~FA/\u0005\u001ck6RO\u0014wr!6ܳF\u0005VlkQ\u0002B\txy0\u0013LREAΒ\txTk\u0015cTm2\u0001\u0003*5!\u000f\u0004o9\u001a\u0002\u0000z!\u0019\u0005?g\u0016ɄP(\u0015\"+jQ\f\u0019e1QH\u0011\t%7\nV3-mCKdMK\u0000\u0012Vm\u0016\u0004=X\u001e\u0002b\u0007b#@h'e~]`7ۘ\u000f{r|JъKq?\u000e*eu\tA@9cY\u001fsb\u001f\u000f !\u0019c7ab\u0016mDO\u001c\u001fռ\u001eˆd-\u0011\u00186h\f˸Ոs\u001b&KȸY\bPFݺjY`:~\u0000r'(\u000e!\rhNZʼnS)&\n?&ɥB[!}\u0011\\S6Q$)\u0017Hk~\u0002~0R\u0011\u0005`ma\u0006\n-\rAd\\\u0014!Q=q=Gė\u001f\u001e <\u0013t\nXT\u0006ҰdP/\u001a\u000bq,Z.ϟΑ\u001dGB+C\f\u001f@4\"\t\u0016\u0010\u00011Y\u001bC}Fǜ\u0004JGc\u0007&3(`'k\u000b\rB41Cto͑sg!m\u0004#;\u001d_CZu )+\u0006\f5d:$\u001fy%ɡht٪_i\u001b\u001aQD&5oͶ\\ܑ!/\u0000\u0012{\u0006e8\\UjϛC\u0012\u001d{\u000f`\u0010r\u0017Rk,\u00191Ռ\u0016AY\u0000_\u0014v_$L\\@[\u0003Sx\\jx̌ɲ\u0006g\"ExQ)-K\u0011\u0001W|\u0014@jZͧ!\u0004~P\u001be\u001b'\u0015[\"h#`@93=]vHum2\u0016jqZǼ<\u0002nx >_ug\u0003$|'wD\u0006\u001bH\u0010Nɩ[*E5p6X\u001a-b\u0018Y\r\u001c?IH\rnɔQzy\u0002'\u000b\u0007\u0001+bBpc>3{M[m\u001eO\u00039\u0014 \u0005[l\u001d\t/\u001at@^e\n\\{e6#GX\u0001 \u001fRRrD $7˴\u0018A\u0002\u0005q?yԒ \ns\u0003[&\u000eR2Q\n\u0004g^Ֆh!̌i\u0006!ըlECY&kjN#?@y\u0019s^DAK\u0002c'{ݔ\u0016\u0001ڲ^Z\u0004зiŠ/3\u0007\u0010_p\u001bk\u0010Qv'!\u0017\\*\u0016\u0015b|\u0015\u0012]\u0002\u0013 \u0012\u001b\\`giYt\u001b%BO\u0013&6\u001aAa=0 \tvBK/A\u0018wX2rv @\u0002ČحF\u0010\u000eYKPMzA\u0002P\u00067\u000e\u00047\u0003LB\u0015\u001b}\u001f;c&I9\u0012)\u0014c>E\u0012Y_\u0004%\nqcM\u0004Z\u0011#A1 F\u0014\u001aAճ歕Et9(2zl?:\u0010kx)-:Oޤkĩ/\b)?d S\u0006*\u000f\u0014d\u0010SXFB_\bR\u0012Y\u00104L6\\\u0006\u0007A'{@h\u001c\u0007L\u0003w\u000e\u0010E}w/s\u001b'`@aN\u001d\u0003]eg\u0003$*Ao\u0000\bT/cP?\u0000;\u000e{T\u0013:I\u001c/R@s3]ҴP\u0010:+7\u0019a\u0011?\u0016\u000e6'5!\u0013\u0007d_-n?@{\u000e_nv\u0011mnry-̶\u0005\t=O\u0016Ib\"C.9o2q!D\\1\u0011mR2ɸ/Q4\u001db(Ƥ7.b \\ 0\u001b\u0013+pU6ǩ5wSڃ7,r]\u0015o\u001a>\f\u0006Sx:H\u00133/Ɏ@=JOkK\u0010hPiL\u0019H^'\t+6\u0006¬*\bz \u000fD~%k373\u001cǭ\u0013\u0012eGAK\u000b=jҊ-ѓ\u001d aGԥx=\u0001\u0010╖(%}CeekTjYy\r\u0002\u000f?3\u0000pB$2\u0019\u0012Ҏ)G\u0013b*F>\u001eo5\\ei+w\"\\]տ\u001aڠ\u0010F\u0002ғS=?('7?k\u0000uFí\u0019H0r\u0014A\u0010:N3\u0006\u0018Ht:\bb7\u0004ЭE[V\u0004xT0\u001ce\u0013O\u0015\u001aERU\fWL\u0013$2\u000bu*frc\u000b-'ʾ\u001buϻoϭF8\u001b@k ^a<\u000f\u001d﹚~-\u0004)%\bE=}.rڲ+u\u001f0ہ|qw]4\u0011\u0000Dc T\u0011Pq]P\u0010Yv\u0012,\u001e1.^+Q\r]iw#Wde.BrYxS Rno\t4\u001b\u0007O^\r\u0010c\u0015\r@FA\u0006=\u0010QqWp Aci\u0017\u0002{\r\u0016vK_6gb3}Sʉr*fKyBtgG\u0014{Ȥ\u0002W\u001a;\bT\u0019'jq#{j\u0015\u0018Jug\u0017=ꨶX^iZW-\u0001vezѪ\u0014o恐\t|’rKtI\u0018#\u0006}J\u0005f2+\fq\u0004\b\u001b]<`lN\"Pf\u000bI\u0002} \u0016EĨ\u001eTZZRf@ѓ7xM%VwE\u0001~\u0000e\t,\nv*\u00162ul\u0016<\u001e\t\u001c\u0002=-\u000eu#O\r\u0013GO^S?\u001eMY?Л&H3^\u000fe̫Dq6\u000e\u00150Sc\u0011!z+nnhwC\u0004V-ۖG\u001eg\r\u0017$D\t\u0000JW\f>0\rS\u0016s\ncE\u0018[#}_\u0002\u0001Eь\u0016$\u001c=%9 Eаh\\ۏs^;%TOؼ҂\u00024\rL}|?05(P;E\u001aHs$|Ih\u001axY\b bɒ'uey:\u000bi\u000biE\u001c17[?@>O1u\rUpQ݃Յ\u0005Tj\u001f\b\ru߃)\u0014D3@\u0003\u0006a ̞\u000f{\u0005Xm\u000b\t}r$_sUߓwh\u0007m\u0018NG\u0007m{\u001c(6R`EJmE:u\tpB\u0003\f'C\u001c\bdC\u001e/<\u000eh8Z\u00031M]EV\u001e͔v^wG\u0004\u0000+ \u0003\\sʹ\u0013x/#[.z1\u0007qW+5l\u0014xD<\u000biq\u0006!Kw#N\u001c?z\f3QAÎm\u0011#H(š1rg9J$\u0012\u000b\\xe\u0012=R\u000e(5ϲ2=\u0019?h:d\u0006ٛazn%_\u001a ؛,}=yN1q\bY~}z}Z~Z\r.\u000ehi+٘6e,c\u0000BvdOK^D\u001d71P#-@p&ưG,\t[{1D\u0003I\\\u001b&\u0007\u0007ܯtؘNB\"yòKA!\u000ek(\u0004Z\u0005k\u001c\u0018«-)Ƥ\u0016\rk\u001c\nc\u0001\u0003fMR\"*\\NW=\t]c}\u001a],V$湀\u0010\u0007qIQت\u0004\u0019q\u0014s;+w\u000eɕƒ,\u001d'O6E@4(\u0017}}G\u0000V\u000f@\u0007--ߩ`N\r^Vm&Y'E\u0006ȯJ⌵O+&b \u00034A&mCHK$D8H0b.6\\o\rhbQi\u0014h.\u000b%\u000bؘ,\u001c\u0010k\u0003|PZ2\u0005N<ˁxl20K\u0019ٳ\\>Ay\f\u0011Xۺ.ӳ\\`w7Y\u0013pUvH縉M^Gb\u0002\u001e7Y\u001eu\u0005\u001b3ruR1\u0011_DPu\u001d\rW\u0004b\rW\fa\u001dc\u001bjXvP\r<\u00173\thN\u000ebL~nu\u0007fWOJM5oqա|\u001fjG\u001d#\u000eOE-JoJQj칖ڙB=K\u0012}9\u001a*oď\u000f\u0002\u001dX'k\u0000 d\u0012A\u0016_/h#]Q\u0010\u0003dƈ-z)LM\u0007E\u0003uS_.١v\b\u0018m8|\u0014;3is\f:\u0000\u0011w\u000f\u0005 /k@\u001e\"\u001a\u0002;y\u0000\u0002\u0002{=\u0005Ȥb\u001eEm3_!&DC܂c_,\u000be\u001aĺtx۫sk׽{m{u7\bu빐'KG\u0018\u001c\u0001\rFi8jpd\b(Fp\u001biTɊnGb\u001b|]ahٵUnc;X\u000b\u0012&`k5hŰV\b2A\t\fٍ[o\b,N\u0007\u001afF1Ss)S\u0015պOJ>;, zPHA3\u0016\u0011&-5Z\u000f\u0018\u0003N&q\u0011\u0004\u0002z5w\u0018\tlusX#bH/\u0004q\u0011\u000eJᬙlY\u0013jDKis@o`\u0013R3\u001f͎\u0013,\"s\u0005qYxSu@6\u0011\u0006Dc\u0011S]9%u8?!ԶF0IC9s\n\u0018BofjXE\u0003kIg\\\u0000Cº|1ߢBp\u0003%3'd$h^nu~f>'p05ѐ\u000fi\u00032N\u0011.\u0015W[j+\u001djx\u0000ԱK>眡1o\bA\u0014\u0019FWQqz`Ed ㈦L\u0012\u001bw\u000e\b\u0004\u0012Y QE'C42\u000b̚]Ӻ\u0019^ʰ}Vݶ.n\u0006\u001f4\u0019n<\u001c\u000boS 5\u0013y,d?%*zȨ)#\u000biv\u001b\u000eq׍q7BK,№\u0005!+$\f)=k8X7wg`\u001e\u0006Lw.W&(.{\u0006*}R=,y1_\u0016V\f\u0012\u0002*\u0014B&&\u0006K}_\"\u0007µ2\u0002-7E?\u000e\u0005W8fP%&\u0004/\u0004-\u0004v\r\u0011l㣽\u0014'L)ګFY\u0016-o\u001aer\u000e\u0010\u001408\u0005 `\u00046\u00030 mqز\"\"\u0007IM-\u0012uD(TQ\u0011DK-\u0014\u0013y\u0015O1%T6.EFjq3:q&5HKaB\b>O%̧)SnQT~-\u0004YJ8lu㟗bL5\u0011%\u00117W\u0010Cew{@S\tTc\u0012c$;Ό\t\u001d\u001cN''\u00020H`:b\u0011ib!(^F\rXQc@\u001a\"1PA1hn\u0004!(q\u0015oIVsl,\u0006,QjTJbXJ\u0007\u0007\u001bE'\u0012R=1tP\u000ba#fq}5\u0006A\u0001t)\u000f\u00147\u0014396qC+\\\u00121Ϛ†\"\fH\u0010\u000f7o܆ac+3\u00124DxGleŊb-l(ch0\u0005\bMsn_D|\\\f\u000f\u001eZX\f\r\u0011\u000el\u001eCbX9\\+1lO\u0010hp\u001bA,ZMvqC\b\nr6ƨȬ*끝!\u00185\u001d輒T0\u001a1jBP\u0000A0@AޜU\f\t<ս\u0014SÓQXq\u0018\u001f2\u0007\f\u001d\\l\u001d.0pd0R(j_\u0013\u0000A\u0010\u0010`t\u0013g0a\u0019\"㬆\u0015\u0010JfV\b}4\u0012BED\f\u0016t!śIxg2\"h1Z4\u000e\u0017g$\\$:\u001elѣ_c\u001er\u0014<\u000f},GN!\u001eM.z43|qHQ*ZPU\u0007\u0015]\u0017E_L\u0015/ZU#bר\"\u001962^E\u0019\u001ff\u0019e8}.h\u000e3:0ڂ\b\b\tf\u0010uF+م\u0015d\u000e;*8Ʃrb4$&w;U8S\fA̸\u0015s(ƌA؅PB1Ѥ&P\u0016\u001e\\bzqLoz}ȏ68[SED1=ibj\u0017Qh01B\f\u000f\u0016雨\\Ta\u000b\u0013N\u001cԡ\u0012\u0010bkxP;B\u001aT y:>FyRHM\u0018T\u0015m|T=Ya*q\u000eɖx!(hX`U$|0,\t5\u001cv:8!\u0015\b\n\u0010\u0014\u0016.lNX\u00193a\u0007M\u0012\u0002\u0004\u0005{TiXXpi\u0010~+X!(@P\u0000A\u0001B\u0002d˩\n\u0003)D>\u000fQ\u0018\u001c(!\u0007\u0004 0A\u0006\u0007ADb\u0010\b嬌X/\u000e\u000b*բNGa%/]\u0005эxٜ\u001f\u00191d!r\u001f6|}\u000b\"\u001a6{ʇ-')9Z\\5ӲbI#SaU\u0018Mi I\u0014U,\u0012\u001cpkRQD<9H4'v\u0001$cX\b]\u000bO0r^SQ˫\\lFj_QK\rٞ \u0017kfb#?y*cU)\u000bR\u0012]\u001c-\u000bE˟$\u00193&\u0018[/yOWȐpHWbE\u0015D\u000b_%ͱ鑤ĵIk$-\u0007\u0013z.7=9R(8!r (@Px0FY Tex0\u0014\u0019;2,\u0004k\u0014!(k($ZT-΂\u0015\n)6\u001eD(21\u0003\u0016 aB\bTYn\u0007X,\u0015&\u001do\u0004]M\u0006\u0003\u001cX\u0012C\u0015&(Q0\u001a]\u001a\u0013'a\u0006h\u0002\u000b\u0018p\u0011\u0010\u0005\u0016N\u0015_x`\t[)&\u001b9܎՘ST퉹O\u000fO%1c 82a\u0012d\u0017aQЃ\u0007QE\u0012X\u0018TLà\u001b\"\u0012t;`/~\t)\u001b4E1\n?ܰ\u0010\u001b\n\u0018\u000b\u0010`B\u0004&\\0Xč܈1e\u0019P@\u0005\u001b$\u0001\u0013V0\u0007@Puw\u0013Ci&LCU2w'\n[\u001a\r\u0013FE\u0000$\u0014\u0002*\u00030\u0015p_!4\u0017\t!qi\u0010EU\u0012ERs\u0012fw#I\u0014T\u001a߰p$\u0018\u000633\"Ux>솅\u0004R\nz\u0015-\f\u000buDG\u0013\u001a$FX@\u0007$\u0003h\u0004\u0003wAF\u0004ue\u0001\u0004.p\u0002\u00064 \u0003\u0019,\u0018dw֨A\u000f\u0016\t1ԷV+Lbji*Nh\u0013mBE{Q\"h*V'ZqB|Wej7RY\u001d\u00193WDq1c\u0017i\u001awb֟z#R^bQr\u001c\"*!ZỤ[\u0010\u0001Z\u0017IA\u0016\u0004Qd?.\f\u000fO\u0013+:3Rvjb⍷pCUG\u0015\u001d\u0019S7.ZJ9\\\b(*-:ʇrYj\u0007\u0007^}Y\u0013\n@\u0003\u001bt\u0002\u001a\u0010\u0004\u0013j\u0010Wn2\u001ay=S^>\u0010\"})3&J+:\u000e\u001dD\u0003\u0016\u0013*Õxl\u0014WVDu׉4$Ĭ '\u001cg>\u001bQ\u0005t\u001c\u001cfLj|/δ3*'Ｃ\u0014s&!_U\u0016_.3E\u0012:'﨡\u0016?tC6cM?GčOp3\b\rMTQoT,R\u001d\u001c!3\u00134d !(X\u0001\u0005\u0012\u0010\u0001\u0002\u00134(\u0006N@4\u00197$hJsuݕ=w\"\"/\u0007UQ\u0007\u0007[\u0015묨rWđaje!+\u000fD7e\"\u000bJ*@\u0002\u001cfj\u000e\u000eMt\u000eԢ2LaBQ\u001cاתVU3j\u0000\u0007\u0016\u0000\u001fJ\u0000\u0002\t\u001e\u0005\u001b`p\t\u0016\u0000\u0004\u0015\u0000\r\u0014,N\u0011\u0015ge1$\by\u000eFSNO-\u001c|TRzI=ڀ\u0018\u0018p\b\t\t1H+\u001eb\\a5,\u001cH^{:$vn])q/W>*\"\u0019SQ㦃u$޴p71rT$hG\nō&EU4^FLHF;ʸ0\u001b=\u0017ڱ\u0016\f\u001c\u0000\u0002CC=Ȭeez̒kF:8Ng\u0019ګMN:\u0011?rfkl2X\"ClB&N\u0012\u0012ۤ<*i,f&V~˰pHTx'D4ۻ0\f=8p2\u0017]Zu)%/?\u001c6SR<\t]wz~R2PHH\u0002C\u0004O\u001a!t4Eޙ\"r\u0017U\u0013\u00135hM\u0019F\fBBq\u0001L,?`+w4\u0006\u0004<\u0000\n\n\n\n\u0006\t\u0018X \u0002\u0014\u0003$8H \u0004% \r08H\u0002\u0011H(\u0005%\b\u0001\b@`A\t, \u0001\u0006\r$h\u0001\u000b6\u0004\f,\u0003\u0000h`yu:E#U9h\u0013vrb58؍\u001a:yd\u0012vr>\u001boߢv\u001a:esp(\u0005\u0019\u001c#\u0016rVhRVdľܡjRL-ʶp\u0003\u001aXp\u0002\u0010(\u0000\u0000ut髄\u001aq\u000f\")H#d^\u000fߋ|!du3V&2b)3$|-\u000f_ӣ\bEU>4\u001aB%SsfrWң\u000e\u000e<:sݱD:B,],1?\u0014wF\u0016;ޞN%Y\u0007$\u001a9KG*\"*a!\"k%;\u001b2l\u0016\u0012}N37D*ƈ]k+\u000e\u000eeD5\u000e\u0010Mp$W]xUtF\u0010\n]}uCj \u001dѸ8\u0005YS]#^ﳻPŰ껢\u001eZJ72-Q\u0017\u0011ZlOz)+3ڣh\\UT\"~\u000fվ&a\u000een)뙆\u0012\r[\u00119;*~Є6T,RcUOPL-CVR\u001fh66R?Ȕ:\u001d\u0011<\u0011TȪ\u0012T4}v32IYUƛ\u0018H>5đ\u0011V3)lFn&sW)=\f\u00110Lo6\u001cV\u001f\u001b+$4\u000bߚ;d\"BWF!s\\-y>\u0018|XR5bQTnOE`>-eK\u000e-Wڢ\n1S\u0016DQàcf&\u0000 \u0000\u0011\u0000\u0000\u0000`\u0018\u000fKDBY;\u0000\u0014\u0003D D.&$\u0018\u000eC¹l\u0004\u0011\u0000\u0000\u0000\u0000\u0018Š\"\u0001RL\u0000$GdE\\r/=2-4xı\u0016gfN-\"!]!Psq{ɖ9R!&c+20H\u000b-㾷v\u0017\u001bp\u001b.\u0000ɔ\u000eœ\u0018U0/rMH\u0012\u000b\u0014\u001a\u0005i\u000bפ@=ESн\nRؕ\u0000!\u0014\u000f\u0000s\u0007]ʣ6O+\u0010s.kK\u0006$&>CFU?6EE^ޭq\u0001\u001b>S\u0013<\u0004b6YOp-$\u001c+ 9Ÿ\u0007J\t\u001e\n\u000bٳEE\t\u001a/se\rEW'EȅKPץy\u0016PYqKР@>p>7sQR~(YE\u0000x\u0019~,@\u0006,\u0002BfqqFni0\u001bc{uэHt/hC0.>U~ȅ`w\"tK?_\n\rMb\u000bn=>[tŽPqչ79a(F 5\u0005\u0010z/Om\u001ffs\\,hS\u0005\u000b\n](\\\nx\u00012O\u001cfؐ&a^y|\u0011NV\u0001\t3+j\u000eK=Ц!\u001bsc\n\u0013F%#g\u0001wAS2>\u0007@ZiԜ\u001ax\b\u0003ՓzU\u0006\u001fo@\u0014\u0015PQfI9eX\u0018f\f\r&g\u0019\u0005ZT\nL\u0013N ~\u0003\u000e]Z{\u0001\\3O\u0000*+\u001d\u001c/Z{mJT('A\u0001\u0014O!\u0004Z?b\u000b'`\u0013\t\u0001P`~`}\\wF\u0011\u0016F\nc\u0016@\u0017ǫ2\u001c'\u0011w\u0002\u000bيWɦٙ9ƪ\u0005c\u0000I\u0006.\fM}n 5U>c\u0010\u00181\b?\u001a#1A&廬]Uz\n\u000ei.>\u0016\u0013\rj\u0012 \u001b[}\u0003\u0002 !C4\u000b2Z8\u000eBC\u0003J9On).ݛ*Q\u0012T0a`tH\u001d\u0003\r^mp\u0000|MfU\u0002\u0005^~>\u0019꼬QQowÍ?\u0012\u000b\u0004Lnt#C\t¼>1;7XJ%OU{);o\u0002*u\u001dBi\u000b\n*}\u0019Na3u#90&\u000e\u00199}5\u0017\u0004_s^R|!I>~)>\u0010\u000e\u0010[ip / \u000e]\u0007\u0006VXRaTb\u0006A;1>Ѧuſ\u0005Z\u0005áP[!\u0003/f\"}ca bg\u0010:|n\r6\u0000]F\bɅJt0/d(\u0019\u0007\r:—\u0014.8@\u0011z?-l\u001bK$@G}\u000bN)㪢\u0010Ѽ\u0006a#LH:\u0004\u0018){u\u0014A\u0005:\u0017\u0011Dcd\t\u001a27\u00155rȌc'FW5\u001d\u0010)\u0007&XBt^\u0003Nfr6\u001eG0\u0019+\u0006-\u000eD5\u0000\u0012\rz\u0006B\u0018<\u001a2_AڝXȄ\u0017DoI\u0016h\\,+!_)\u0005M\u0001dufKϴg6k$[!cay}\u0011`j=HVɒ`D\u0006Q\u001b!u\u0011_fUv\u000b\u0016\n\u001fA6*L mZ\u0002RW\tc\u0001cT\t!\u001aN\nёC(o]\u000eL)BiHS\\{XF\u001f):\f\\ˌ3\bE~NWwM\u0015v%\u001f웪Ӑ\u000bUt.exw\u000f=i=ql\u0010!\u0019/\u0013-35F0X\u0007Ef%؆\u0011E*Y\u0010D\ro|\u000fszSx<1!5GN=$\u0004\u0002\u001cV&\u0006LLC\u0010r}P=]3&GY\u000ew\u0005?A;f\u0002s7n\u0001`g^\u0010I\u001e\u00029\u001f\u0005@R\u0004i3\":mf\bU9柨zS:H\u0014JX+օ\u0017\fj\bw\u0000X8[JĞMѼ\bZ\u001cB*\u00151eC\"t+\u001dkI=}8 iG@\u0002\ts'J`\u001c;&+a;U3Ӥq\u0017\"MٲS\u001f3\"\u0015r\f\n3`\u001eK\u000b\rJQ\u001azҽ\u001e\bg>D\u0010R\u000eF?M\u0014*:r\u0006ߐ+F\fB15\u0002rA\n!\"\f#LJ\b\u0001\u00028B\u001eݪ\u000fݔY8B\u0001˽\u001aA\u000e5+5,Ql[ܜ\t\f|D3\u000b[!~\r\\<\u0011ɯ0P\u001a\b,Kqj=+eO!);c\u001b*\u0007!/?\u0012.|p\r24;K9KN\u0017%\u000eVAx\r\u001bۥYYq\\h\u0001\u001a\u0013#$W]\u0005 \u001852.z!T?\u0019h-V[IWY$jIHB\"\u001cq!\u000b\u001fmUx\u001c\u0004:}\u001a}lD[Wt`ɷaꓦhͽ1w3G`G\u0016CYy-, \u001a-Se\u000bY|U,lGB_,Fy\u001b܍rvq\u0002\u0006E\u0012q9;k*\u001a__ih\bIxN[J\u00109Ꚅ\u0018G15cn3uypؤ\u0016޳1\u0004nː*?(&{M\trewʒ$L\u0000\u000f1_<{x7,EoΛC_DM\u0015HxV^Z'=3H]Q4p\bߡO\u000b\u0000\u001b)]^'\u0018Dg&&i\u0010B0@D\u0007\u0006X.`x\u001e\u0007gI\u001a@%/#؎\u001a41\u0003\\\u00194\u00061iBw\u0007\\xn=ŗ\u0000kL-6\u0014iJx\rݬ\"R,DdZ/(4a\u0002Ql܇\u0016N\u0006\tR\u001c⺕؊\u0001C\u000b\u00051ƿb\u0014D\u0011ďxUOTJ\u001f \\h\n}5ؕA(\u0014\u0016Pl)\u0002լL\u000e\u0005dNǏg\u0001;\u0016\u0010b\u001e\u000eEV#fDl/ٰ4G\u000fPaIN~[1L1xBTqR\u001d~A5ԹHMPp0K2E/\n\u0003/\u0012+NVڌPxxF%GѺ\u0010+YɳW҂4b*T\u001d9j\rnP)p!\u001f! \nu\f5\fT\u0013@l\u001eY\u001fh\u0004xK!\u0019[J}BbM@?(\u0019B̝=wH\u00176F\u000f1mlQ%DN1닢\u000e\\ +?t8.\u0001 T~Y\u001do|RiH/X[kCWs7\u0014~ø\u0015j\u0005mB\n,^A * \u0011i\u0018\tr6\u001fZ\u00013\u0018\u0004\u0001L\u0016x\u0001j&bȡ5\"\u0003SfIFxo\u001ed\u0002<\u000e\u0012ڧF]'O#\u0010yz\u0011asrm2p]k,[YH)A/\u001fto\u00064}\u000b\u001dBg\u0017KlѼ//M:Ѕ51ZDyVdi#Xd\u000fTj׀QX\t܊5\u0019AZ#hx;yl$8+V\u001c0ȯ\u0017Aha5z\u001d\u0016KԮ{&\u001b\u0017bR\u0015\"f\nd\u0016#cc\f\b5d\n\u0011\u0006\u0012\u0015cV\u001b\u0001Z\u0000Kj\t\u001b0Hv\u000e\n42\r\u0014V\u000b7N\u0016\fXY\u001d\u0007̳g{T'\u000b\u0005Y#\u0005\u0010:H\u001b@\u0005f\u0000‘)!u?\"&\"6D$P\u0017X粵P5z$?\u0012\u0019Aa\u0016t6\u001eK\u0013k\"\u001eĢrZ\u0001.\u0015kc]=41\u0005\u000b&:t\u00127x^\u0010\u0010Nx.(cԋ\u0015\u001c\f[iU)](i\u0015Քj\u0004\u0011N\u001f\n#v\u0015lt\u000fpho\u0004\u0011\u001a\u001c\u001dz\u0014ܡQ~KA\u0002>wn\r4OʔJ]\u0002[\u000fN8EzDzˣ\u000fobs[]|(\u001b̥\u0003i\u0000\u0019\u0011\u000b\u0000KkIH;\u0000i\u0001d|X_'\u0000'O\nd^%SIχ1O-\u0000AJ\u0015ڤ!sC\u0013;\u0010O&\u0018{ht%f&\r\u0012m\u001e%W\nܚDlc[$\u0004p82\u0012\u001c\u0001N\t-94\u0014ÉL\u0018\u001fO\rTa\u001f~p^bk='f\u0011't\u0011e\u0007\u000b=\u0000-%Qc0}\u0000\"i@\u0004\u0019ZOR\u0005̂5\u0015-L#oPL\u001fσ=.c\u001fl04L\fvh\"io/\r\u0010\tD<\u0019\u0018\u001cB\u001ch|`*UIcfif(h@@@M\u0010Wn-=.g##$8r&x\u0015*\u0010JkQc/\u001c|\bVAG\u0004\u0007S\u000bkvf\u0006M+M\rf\u0010/s Լs\u0015R,MV\u001bx,lf01h\u0001\n\u00154y𶹈8PvΚ\u0018m4oQBG/G/ogJS&gK!r0cU4,|$#B>_7vn鳚\u001ef)Iaq̈B`f\f(9_n\u000f\u0010h\u0011JдƧPXed1\u000e\u0019\u0017[@\u0000?V\u0000<\u0014,\u0002\u00106\u0006\tC\u0000\bƏ[\u0012\u0018\u001c\u000ft\u0010P\u000bFfqr\u000f*>\u0015e些!5\fظ찦\u0005Y\n՜\u001ci&(\u0004İZv6`Ly=$imxƅ\u001c<(<\u001eEݛ2)Nvxgb`RՀb_!-\rؠ\u001c\nZ\fS>Ժ\u0003@\r\u00184;\u001bD,(H\u000fc\u0003\bD\"ڞܺV\u0010]+v!W]wrο/)5Pᣢ\u000e?\r))tQ\r߿RɃ\u0006e?ﲢ;!ś\u0012͟2AP6\f%%ǭ9[\u0019R@PD߀\u0006)%IXEY\u0001U\u0007ۼz%k\u0015\u0002~E\u0004l9n8O\\*\u001bU7Z3W^_-vʯվ\u0004pddp׭|dO!,\u0019\u001f\bm('M]׊p\u001f\u001c-G/ԅ\u00101.Kר\u0004Әjj2\u0001e\u0011˛\u0000!-^bY\u0003.A\u0005M\u000e&۠|As&(^\u0000/d\u0006\u001e\r0rKF\f\u001eG\u0017IPu=u#,\u0011\u000f웶`+\u0001\u0002X.O7M\u00007#{y\u0003ȚcY6='\u0004}.Lvp\u0006-V\rV8N{#a1\u0005\u0010&\u0016Qgt^)٣/\u000b4ȝi91\u0010\u001ax\u001aq-G/\u001a/c26i\u001eIv\bN@-yWkrf!A4{FqGxo/3s<а\u0000R \u0011C\u0017/\u0016ݙ(\"':?S#lch\u001fhӘ.l\u0016\bب&r\u0015׌a\u001c\"WOpU%&\u0013\u000e!\rBhh@]\u0005hڹgȝ%p}5Hn$aǰ\f\u001cd]\u000bpL_N\u001dQ&%+x\u001dRz)\u0019<0\u0015X$H-'Adm5\u001c\u000b0U\fD\u0018{$4\u001f̞jոT6\u0004#L\"\u0000\u0010g\u001e@I\u0017\u001e*L4eTX3$\u0016\u001b\t\u0001dGnA6|A^rb妻\t!e\u0014\u00151gQnc1ap$B\u0007\u0018e`\"\fRKR'݅: \u0000FlXq\u0007k\u00005\u0011ɐH\u001f2ގ2y.y5\u0000\r^Ize0J%G6\u0014\u000f߁~ܬ\tNH\u001e,e2B*\u001et/\u0011\u000378\rN˴\u0007=A]^#2;{Z11hj\u0001QC\u0002\u001c\u000f6M;d;-?\u00079X\u0013\u0017jc]60\u001aj\b\t\fuS\u0001ҊP5\u001eƌy!1ӨbNqȧz٩S$\f[dMvƵ֯\u0011e\u0002MXKC\u001fHq's\u0016\u0016cZɖ\u0011\u0001İH\u001e\u0015vO?7ZZ\u0013\u0013\u001a\u001cj\u0000d\u0003I\u00031h\u0014q\u001cR/w'\u001a=\u00109M\"낭\u0017\u0004lE\u0001\u0011:p\u0000X\"Gp+a0\u0002ԇ\rs\u0018sXR6\u0005q\u00179\"+ -%\u0018&\u001a\u0016#\u000eTұ\u000e:\u0002 EjyoL\u0012_E(*]\u001cS:\u001a\u0015\u0018ʵn4Z̟?#b\u0011\u001dbZU\u0010|ũ䆨bF\u0004?\u0015[to`M\u0015\u0019\u0011\u0016\u0018kW?\u0004U3(ap\"x'\u0002؏T+\u0002%=9\b\\@s]\u0016/gzQ:oۀqu0\u0012%q\u0012$x-YcPK\u001a\u0018͝r\u001dnekB\u0014\u0010Z\bN\u0016\nت/W᝵%j1\tFd'8)4aJɩL\u0003o-0h?&a>+\u0014QНG8#\b\t\u0002\n\u0014&mDz\fv\u0015&*\u001a\u0018\u0000b\u0005#b-8\u0003v3\\B\u0002m\u0005\u001eD>*;Ւ!S\u001b\u0000K\u0014gdԃ\u0005\u0011R$+\u0001\u0000T2Dw\u0015uV\n\u001b\u00010C\fe\u0001DR\bT>0\u001f8.ÜJZd^R=oÐI)ךЇmggb$IaD:*@cm\u0016\u0017SS옍pX\b+\fNp*lJ\u0001\b\u001aPOZ\u0006%\u0000os`52\u001c\u001b6$\u001d\u00008|P\fzRPt?\u0001}\u0007D\u0013P>\b\f9\u0001@.\n\t\u0006YAwW\u000b4\u001e\u0019\u001f/!FO\u0017{jZH^qD\b\u0019`#+x:\u0019\u0002d-n(_z\u0019tD^3\u001bPnКOlW[nͤK\n@A?OX\u000b|\\m\u000f8'\u0000%'\fW\u0018\u0004!3JwHGd\u0010e3{\u0017Alb(ڈ5\u0001#\u001eDoF4\f\u000f?6}W_n0]U-8\u0002~\u0019\u0006I[\u0013L$?zx\t~\u0007$pC\t\u0006Df:\u0014lC\f\u001e/%,^9\u0018FO_\r\u0004MA^4\u0013{(z\u0012E\u0019|\u0005˩\u0003\u0002Z\u0010HkT!{\f!\u000e\u0010\u0005W\u001c%pC˳\u001d\u0003\u0016?9a\u0016\u0001e\u000e\u0000# \u000fGj\\~n\bE4{\u0004)\u0002~W예Loΐ&11e\u0015I\u0010!Ɔ\u0010SiBi7T+ֆ^\u0001\u001d\u001332W\u0013!ҵ\u001bۉ\u000bj\b\u001f\u0013MDDL\u0012,\u00136'\"Ls'\"q\u0015 %w\u000bp\\եD5\u0013W\u001a(\"R--)\"N8\u0011i`kDD\fMC\u000eRGq\f7q\u0012QFgb\bsQ=8\u0013\u0011KD&8\u001b%E\"O\u0019\t%mD\u001c\u001fȘ\u001e%\"{I\u0004)9\u001cM\u0010\u00185&\"kPF~L\u0013\u0011\u0003s22'CpMD\u000e\u0012M.EVg\u00022\u001f{q\u000ez\u0006–\nIeI2i\u001f\\\u0013&\u001d[&\u0002$`\u0018Gï\u0012C\"\u0003&\"\u0018r貑\u0019\u0018M\u00165#\u0011Ѡ\u0004&\"Rc\u0010\u0002f\u0017}\u0003&D2G\u0016 Px+n\u0014u1FıOӘ\u0000\r1XZ\\5s\u0010\u0002\u00143ҳRb-\\\t\u0019\t`J\tEQ\u001ahKz\u001f\u0018\u001c\f\u0007DP!\n\bE!4r)b}mDYK6\u0002{G+\t\u000eJ'1\n6\u0010\u0010NB\u000f\u0007\\.OJ6\fL\u0003)ZpiH.\u000eqyPcT\u0001p\u000eя\u0018\u001aNl:\u0001\u00160_H=\nt]^s,1,i\u00119tCDB&m\u0005C\u0014lU\b\t|\u00009pfx\u0015̤\nt\u0019\u0013\"\\*LƆD\u000f^\u0011czƘA1.B\f;\u001exsIV\u0013\u0019rbZS\u001b>>stream\r\n7\u0005\r&wJ\u0012.\u0000\"\u001fmE\u0013\u001e0>\u000ea\u0010x\u0018rt\u001f\u0002HQ3/\u001a\u0018]\u001c\b7bJ\u000e\n/_bTnk\u00014aI]}\u0000ԇ8)\u001fv%cf}\u001dy1D\u0011z̯-[$\u0016\u000e,P\u00193f\")\u0010gVUh1((D\u0001\u001b\r?bm8\bFem@7f\u0000Nm\u0016PHuA\u001e\u0012D\u0003y\r\u0018T/UD;Ι\u0003߽\fj:ͧ\u000e\u0016S\n3\u001dXWneF%GD\u0019\"%\u0002KX\u000fMЍN\u0006\u0016x\u001aA\u0011\u0006>z1Y=/z9`LF55\u000bmg\r\bsKW{O\bu-\\\u0012؆\"\u001eZ7Bڔiρ\u0007x(ZO^\u0005\u001f==7!_\u0003话\u001c.0awvN_lF\u0007a\f^\\M'j\u001d2\u00123\u0002\u0018\u0002l\u0000\u0010\u0010@s\u0000@c\u0007˫e&eα8-qd \u0014Ir\u0019zh\u0013\u0001\rendstream\rendobj\r45 0 obj\r[/Indexed/DeviceRGB 255 46 0 R]\rendobj\r46 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r42 0 obj\r<>\rendobj\r43 0 obj\r<>\rendobj\r40 0 obj\r[/DeviceN[/Black]39 0 R 49 0 R 50 0 R]\rendobj\r48 0 obj\r<>\rendobj\r51 0 obj\r<>\rendobj\r39 0 obj\r[/ICCBased 52 0 R]\rendobj\r49 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r50 0 obj\r<>\rendobj\r53 0 obj\r<>\rendobj\r52 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r47 0 obj\r<>\rendobj\r54 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r36 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r63 0 obj\r[/View/Design]\rendobj\r64 0 obj\r<>>>\rendobj\r61 0 obj\r[/View/Design]\rendobj\r62 0 obj\r<>>>\rendobj\r59 0 obj\r[/View/Design]\rendobj\r60 0 obj\r<>>>\rendobj\r57 0 obj\r[/View/Design]\rendobj\r58 0 obj\r<>>>\rendobj\r55 0 obj\r[/View/Design]\rendobj\r56 0 obj\r<>>>\rendobj\r41 0 obj\r<>\rendobj\r37 0 obj\r[34 0 R 36 0 R 33 0 R 35 0 R 32 0 R]\rendobj\r65 0 obj\r<>\rendobj\rxref\r\n0 66\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000208 00000 n\r\n0000046662 00000 n\r\n0000000000 00000 f\r\n0000046713 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000057700 00000 n\r\n0000057772 00000 n\r\n0000058192 00000 n\r\n0000059832 00000 n\r\n0000125420 00000 n\r\n0000191008 00000 n\r\n0000256596 00000 n\r\n0000322184 00000 n\r\n0000387772 00000 n\r\n0000453360 00000 n\r\n0000518948 00000 n\r\n0000584536 00000 n\r\n0000650124 00000 n\r\n0000715712 00000 n\r\n0000781300 00000 n\r\n0000846888 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0001239541 00000 n\r\n0001239681 00000 n\r\n0001239822 00000 n\r\n0001239612 00000 n\r\n0001239750 00000 n\r\n0001240587 00000 n\r\n0000047205 00000 n\r\n0000848925 00000 n\r\n0000848691 00000 n\r\n0001240474 00000 n\r\n0000848405 00000 n\r\n0000848548 00000 n\r\n0000057395 00000 n\r\n0000847844 00000 n\r\n0000847892 00000 n\r\n0001239311 00000 n\r\n0000848746 00000 n\r\n0000848960 00000 n\r\n0000849347 00000 n\r\n0000848841 00000 n\r\n0000849478 00000 n\r\n0000849400 00000 n\r\n0001239406 00000 n\r\n0001240358 00000 n\r\n0001240389 00000 n\r\n0001240242 00000 n\r\n0001240273 00000 n\r\n0001240126 00000 n\r\n0001240157 00000 n\r\n0001240010 00000 n\r\n0001240041 00000 n\r\n0001239894 00000 n\r\n0001239925 00000 n\r\n0001240640 00000 n\r\ntrailer\r<<600CED1818434D7194B64A1F610BBF54>]>>\rstartxref\r1240829\r%%EOF\r" }, { "path": "Production Modules/SCANNER/SCANNER_REV2_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[30 0 R 29 0 R 31 0 R 32 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n SCANNER_2020_REV1_PANEL\n \n \n Adobe Illustrator 26.0 (Macintosh)\n 2022-05-06T15:06:33-05:00\n 2022-05-06T15:06:33-05:00\n 2022-05-06T15:06:33-05:00\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVfSv5a/8AOMPk3zD5 J0vXdW1W+a71KEXBWxkgSGNX6R/vIpmLr0Y167U2wKwz8+vyV0H8vbfSr3RtQuLiC/eSF7a9MbTB owG5o0aRArvQjjsab77KvM9F0VLtJb+/lNro9qQLm5Aq7ud1hhU/blfsOgG52yMpVsObKMfkqvrO gc29Py/AI6ngHuLpmp25ESKCfGgGDhPetjua/TWif9S/bf8AI+7/AOq2PCe/7lsdzv01on/Uv23/ ACPu/wDqtjwnv+5bHcq/UtO/xR6P1YfUuHrfVeb8afV/V4cq86V9642eFaFoY2GkQWVlNdzXHq3k TTcYkQqoE0kNKswP+6q4bJJWgmuk+cb7R7X6ppHmLXNOteRf6vaTtBHyPU8I5lFTjujZDarrtvrN 1Hca3qurapLGAgkunE0gSteKvLI5Ax9S7JfrWtPqLxRxxC1061BSxsUNUiQ9ST+279Xc7k+1AGMa 96ylaW5NDsVdirJP+mq/6N/+xPKv4fx3s+qX6v8A8c/RP+YJ/wDqNuclHmff+gIPIJXk2LsVdirs VdirsVZJ/wBNV/0b/wDYnlX8P472fVL9X/45+if8wT/9Rtzko8z7/wBAQeQZhov5JeaNWsIryJ0j EihijgjjX9kkkCo75SNQSTwxJc2WiEAOOcYk9N7+NBJfOX5ea15VWJ74h0kYoxVSOJ7Vr1B3oR4Z LHm4iQRRa8+k4ICYkJRPd097FcvcRWs7Se8uorWBec0zBEX3JpkZSAFlnjgZyERzL0mD8gvNc8Kz RyxlGFVJUqT8gxByiOeRFiJcyejhE8JyRv4/qYT5o8sah5d1L6lefESoZJACAexFD0IOWYsomGjU 6Y4pAWCCLBHIov8A6ar/AKN/+xPH+H8d7V1RWjW1jcah5aS8bjEtm7qpFQzre3JVT+v8MqzSIjKv xsHM0EIyyxEv7T3Mq/5yC80eatH1vT9O0yeXT9JS2VoXgJUO/QryHgvE/TmRCIAoOFkmZSJPMp1p V9deY/yVW580seauyQ3UigMYwWo/QdAob3pXvlGo2ojnbndngSMoy+gxN/Dr8HhxpXbceOZDr3ov 5HWOlXPm+F7xgZUYCKNulCDVvfcBfp98x8/OI6Euw0YAhkkPrEdvjzKU/mX5/wDP8Hn6+iW9ns/q 0wW1to9lKChQ8CDz5e9fDMh1z0D83o4b7yVo2paqot9ZeASSCnxepVRxI671I+iuY8tsgrrzdjiA lp5cX8JHD7zzDzP/AKar/o3/AOxPLP4fx3uF1QOpyPHZ6DJGxV0s2ZWHUEXtyQcIF3+OgWyKIei6 X+c2lnS7ey17S01QQKAnqChUjtyBNVHbbKoxnHYUQ5uWeDJ6jxRkedAVfzSPz/8AmdN5ksobC1j+ q2KE/wCjovFQB07nkT3P9uShCRlcvgxy5sUcfBjvf6ifuYBl7go3RtVudK1KC/tmKywMGBU0NO+Q nDiFNuDKcchL8EdXrP8AyuzQJyk+o6NFe6jF/dXrJwYEftFQaE18KZUPEro5UxpjKwZgd1D9bAfP nna7806is8jEQRgCOOnFV9lUE0CjYZLFAizLmWvU5oSAjjFQHzJ7yp/9NV/0b/8AYnh/h/He4/VL 9X/45+if8wT/APUbc5KPM+/9AQeQTPyQPL31mU6ukcgBQrHKQqsgPxgE7AnMbVGe3DdeTs+zBhPF x1fS0n15tNbWbxtMT07AysbeOpbivgGPUDtmRivhF83B1IgMh4PpQGWNDsVZr5V/waujyPq0Uc0v GUSKzhJAxBCFDudtumYGY5OPa6d5o46c4fVw8XW+fw/Yws0qadO2Zzo2R/8ATVf9G/8A2J5X/D+O 9n1QOpxyS2egxxqWkezZUUdSTe3AAGEGr/HQLRNAPTdP/JLQY9KtrzXtVfTnmRSaugUsw/ZUoxC+ BJymM8ktxQj0c7Li0+P0nilPrRFX8ikH5iflYnlvTodS06Z7uyY0klLK4oacSCqpSh6g5KGSYlwz ryphlw4jj48Rlt9QP37dHneZDgo/Q9IudY1W2062BMk7hagVovc09hkMk+EW24MRyTER/YO96835 G+UoXjt73W3tr6UfurRpYyxPgSItiO+UxOYjfh+1yp/lRKhxkd9j9Tz/APMTyJN5T1OOEc3tJ1Bi lchiSOvxKFBB6jb9WSxZCbEvqDXqsEI1LGbhLv531BQ3/TVf9G//AGJ5L+H8d7j9UVo11ZWuoeWp bteSfU3VCTQK5vbkKT/nt1yrNEmMq/GwczQTjHLEy/sPRk//ADkH5b80avrWnalplvNqGjvbKIFt 1MgVyaluC1O68RWnbMiJBGzhZIkSIPNPNKtrry7+S0dr5pU+pI7NBayGrrGeXw/8CwX2rTtlGo3o Dnbm9nkRMpS+gRN/Ho8PNKmmw7DMhwHov5IajpNp5uhW9AEsjARyt0pvtv0+Iqfo9sx8w3iegLsN GQYZIj6zHb3DmEn/ADN8j+fp/wAwL2UWVzeG5lDWlzGGZFTbiC/2U4+5HjmQ656D+bs8Nn5L0bS9 VYT6yluol/mEtQQ5NOwDffTvmPIXkFdObscREdPLi/iI4feOZeaf9NV/0b/9ieWfw/jvcLql+r/8 c/RP+YJ/+o25yUeZ9/6Ag9GUaF+bnnHTbNLKyYyIgFVIElaftcWV6e9Mq8Lh5SoOadV4lcUBKQ67 38aSbzX551vzKynUXLFTVtzvToKbAAb7AZKGKjZNlrzarjgICIjEd36WOZc4ira3MttcR3EJ4yRM GU+4yMogiizxzMJCQ5h6DZ/nX53gtRHbsTBCKBiBJxHhzZWI+/KRjMduJzZamMyZHGPt/Qw3zD5h 1DXb765euWkpQVYt8zU9zlmPGIhx9RqDlI2oDkByTD/pqv8Ao3/7E8H8P472rql+r/8AHP0T/mCf /qNuclHmff8AoCDyCYeTfMVlo08r3KVLFGR+IcfASeLKexzH1OGU6p2XZurhi4hLqlWu6kmp6xeX 6RiJbmRpBGoCgV9hsMvxRMYgFwdRkE8hkBQKAyxpdirM/K3nOw0fSngeAPPwlTi0ayI4lBH7XQ70 zBzaeUp2HdaTX44YeCQNj7WGk1JPSvbM10rI/wDpqv8Ao3/7E8r/AIfx3s+qhNp9zqI8u2NqvKe4 tWjjHapvbnc+w6nJR5n3/oCD0ewalpf5R+StPsLTzJDbm8eMDk0JllcgVZ3Ch2FSa9KZNik/5h+S /LGpeToPMvlGGIQQ1kc268RJF+3yUftJSvyqOuKvGsVZD5F8ry+ZPMdtp4B+r1El0w7RKRUfNugx V67rF1+Rmiat+h9ShtI75eIkCwFlQt05OAVX/ZEePTFWG/nF5GstImtdZ0eJI9Lu1COkQpGrgfCy jsGHX3HvirF/+mq/6N/+xPKv4fx3s+qK0fXF0W/8t3zqGiFlJHKSKlVe9uQWHuP7MlHmff8AoCDy DOvzU/LTU/Pd7ZeYfLtxFN/o6281tIxHHiS1RxDb1c/RTJsEaI4/y1/LIaVdTx3eqSOXeJTyT1JC Sq/6u/0geO2KXhZNTXFWffk55rg0PzIsNyAILtlpJTcOtQAT4EMfpxVMfOP5D+ZNY82XGpaTdW82 l6hIJvrDueSBqcugIPtuPD3wITn82NdsdI8rWHlS2kF1PHAtvJIaMAqEEn/WqoH+1hS86/6ar/o3 /wCxPKv4fx3s+qX6v/xz9E/5gn/6jbnJR5n3/oCDyCrZecPMtjCkNrfPFHGoRAFSoUdBUrXJsVaH zprRnrfuL+zkUx3VlKAscsbEEg8AtGBAKv1U7jIyjaYmkNrejR2qR6hp7m40a7J+rTnd43Aq0E1K cZU+5h8Q2wRlex5pkO7klaOyMHUlWUgqw2II6HJsWXad5u8xtoeqSm+fnB6HpUVABzcq1QBQ1Hjk SdwkDZjF/qF5qFwbi8lMsxAXkQBsOgoABkkJ3/01X/Rv/wBieVfw/jvZ9Uv1f/jn6J/zBP8A9Rtz ko8z7/0BB5BK8mxdiqbaLcTLZatbBz9XmteUkR3UtHKhRqH9pamh67nxyEhuGQPNKcmxTjTP+Ue1 r/o2/wCTpyEuYZDkUnybFkn/AE1X/Rv/ANieVfw/jvZ9Uv1f/jn6J/zBP/1G3OSjzPv/AEBB5BK8 mxdiqZaP/dal/wAwb/8AJyPIS6JCW5NCcaZ/yj2tf9G3/J05CXMMhyKT5NiyT/pqv+jf/sTyr+H8 d7Pql+r/APHP0T/mCf8A6jbnJR5n3/oCDyCV5Ni7FUy0f+61L/mDf/k5HkJdEhLcmhONM/5R7Wv+ jb/k6chLmGQ5FJ8mxZJ/01X/AEb/APYnlX8P472fVL9X/wCOfon/ADBP/wBRtzko8z7/ANAQeQSv JsVytxYNQGhrQ7jbxGBU40WG4vBrEkaICtlLK6rxRQqujHiCR0AOwyEjVe9lHe0JfasbuwsbM2sE IsUZBNEnGSTkxasjV+I75IRokoJROmf8o9rX/Rt/ydOCXMJHIpPk2LJP+mq/6N/+xPKv4fx3s+qX 6v8A8c/RP+YJ/wDqNuclHmff+gIPIJbHG0kixpu7kKoJA3JoNztkmLJbKw81eW9fv9PhSKO/jiez vSfSnjWO4QcgG+Ja8T23HTxyv0zAPRlvEotPKlgkJQSS+owo0gan4UpTLGKL1by/qXlby/I1ndKU 1y1H16yljR5BbCQGJ+ZHwl2UsAO1D4ZExBIJ6JEiGLXOlaxYaJaahIQmm6x6gg4yIxf6s/FuaKSy 8WO3IYiQJI6hJBAvvSvJsWSf9NV/0b/9ieVfw/jvZ9Uv1f8A45+if8wT/wDUbc5KPM+/9AQeQUtF 0efV74WcE0EEhR5PUuZFijpGpYjk3c02wylwi0RFsk8qRcdKDlQPUdiG8QNv4YUMp0G306bUkbUp BHYQBprha0aRYxy9JP8AKkPwj51xVS1bUZ9T1Ce9uAA87V4KKKqgUVFH8qqAo9sVYHd6G051i9tp rdLbTWjMkTyKkjes3GkKHd+Lfap0yJlRA70gbWkmTQyT/pqv+jf/ALE8q/h/Hez6pfq//HP0T/mC f/qNuclHmff+gIPIJbGnORU5BeRA5MaKKmlSfDJMWZ2LJpepT+X3uoL42zH0r2zf1LeSoDkIxC1o SfpyMJWL5JkKKb5JioXd7a2kfqXEgQb0B6mngO+KsQ1fTwtna6uLu2kOpvO31KGTlPB6b0/fpT4e darvuMiJWSK5MiNrSnJoZJ/01X/Rv/2J5V/D+O9n1S/V/wDjn6J/zBP/ANRtzko8z7/0BB5BK8mx TDRZ9HguJX1SCa4i9CQW6wSCNluCP3TkkH4VPUZGQPRIrqjtJ1fUXW8Z52cwWrPHy3owdBX32PfE lQFCLVLC5t746wk9zeNEF0x43VI4peQLF1puOPh/aAQbFKKQ1pp6T6bfXhchrT0uKjo3quVNflhJ 3AUDZA5JDJP+mq/6N/8AsTyr+H8d7Pql+r/8c/RP+YJ/+o25yUeZ9/6Ag8gleTYuxVPfLOl6hfw6 wbOFphb2Ekk3GnworoSxqegA3OVzkBV97KIJtIssYpxpn/KPa1/0bf8AJ05CXMMhyKT5NiyT/pqv +jf/ALE8q/h/Hez6pfq//HP0T/mCf/qNuclHmff+gIPIL/Ktrod1rkEGuTtbaYyTGaZTxIZYXaIV o32pQo6YMhIHp5rAC900n0jyF+mZ4V1meLTBZtNa3Cwes73BUssLgFOJBop7V7gfFkeKdct7ZVG+ bIvK+mafHo0kmi+pfm5jkhuZvqAuJJJC68bR4/Vb0kKKHBUhnqfi+CmVZJG99vj9rOI22SLzDovk K2uCtprM6zGWUXFrHbCeODiRxjSX1UEijcBwTy9u9kJTPMMJRj3pdJNoFpo19bWd7PdXF2YQqyW4 hVRGxYkt6sn6sn6iRYY7UkGWMWSf9NV/0b/9ieVfw/jvZ9Uv1f8A45+if8wT/wDUbc5KPM+/9AQe QSvJsXYqn3lbVJ7CHWhEkb/WdPkhk9RA9FZ0B41+yd+o3yvJG697KJq0hyxi7FXYqyT/AKar/o3/ AOxPKv4fx3s+qX6v/wAc/RP+YJ/+o25yUeZ9/wCgIPIJXk2KYaPpK6lNPG17bWPoW8lwHu5PTVzG K+khoayP+yO+QlKuiQLRPl6bTYl1OO+hupZLmykisRahTScsrI0nL/dfw/Fx3xmCarvTEjqh7HRz dWuoTSXdvZvYRCUW9y/pyzEsF4QrT4mFa0xlKiNuaALS7JodirJP+mq/6N/+xPKv4fx3s+qX6v8A 8c/RP+YJ/wDqNuclHmff+gIPIJbGUEimQFowRzVTQkV3ANDTJMWVWmmaTe6zPqOnWr2+ih/9Etbl hLJUAV5GlCOVf1b5GN1vzTKr2Z35jtbWaO21ywiWGz1AFZbeMcUguowPWiUDopqHQfymnbJIYtqm j2uoKPVqsiAhJF6ivj4jFWK6n+h47CztILaWLVrdpl1O4eQNFL8f7r00p8PFeuRANm+STVJXk0Mk /wCmq/6N/wDsTyr+H8d7Pql+r/8AHP0T/mCf/qNuclHmff8AoCDyCnol3pNrferqtgdRtPTkX6sJ Wg+NkIRuab/C1DTvjMEjY0iJHVkvlZ2bSEUgAI7qpHcV5b/fkkMls9Vkt9PvbBkEtteBDxYn93LG 1UlWn7QBZfkcVQOKGIXlzosDa1bz2Jur24eP6he+syfVmV+U1Yx8MnMHj8XTIkGxR2ZAikiyaGSf 9NV/0b/9ieVfw/jvZ9Uv1f8A45+if8wT/wDUbc5KPM+/9AQeQS2NlWRWZQ6qQShrQgdjTfJMWRQ6 9LNq95PpWlCCyl/fHTbf1JVhRFAdlY1am1STtkY+kblJ3OydDXNJMPq/WUCgVIJ+L/gftfhkkITU dYM1jcnTFluGhQPPPEjFIULBebtT4ak0HvgJC0xy91GyuNMsbWOwjgu7Yym6v1d2kufUbkvNWPEc BsKYADZNpJ2S/JoZJ/01X/Rv/wBieVfw/jvZ9Uv1f/jn6J/zBP8A9Rtzko8z7/0BB5BK8mxV7S+u 7N3e2laFpEMblTSqkg0P0gH54CAVBUMKoq01PUbSC5t7W5khgvUEV3GjFVkQHkFcDqK5ExB5pBKF ySHYqyT/AKar/o3/AOxPKv4fx3s+qGj1Hy/NYWUOoWt209nE0Ie3mjRGVppJgeLxSGv72nXDwys0 ix1TjSfKI1i1+t6R5X8w6ja8in1i0X14+Q6jnHasKjH1eS+lCavo+k6NcLb6xoet6bcOvNIbt0gc r4hZLZTTH1eS7IH1vJv/ACyaj/0kwf8AVDGpeS+lVtYvK93cJbWunapcXEp4xQxTwu7HwVVtyTgP EOZH4+KRXmvFp5dMUMo0vVjFcSGG3kEsXGSVackQ/V6Mw5CoG++Ny7x+PitDuLUtv5aiWVpdM1WN YJBBOzTRKElPIiN62/wseDfCd9j4Y3LvH4+K7dxQ36Zs/wDEH6Q9CT6nTh6HNfV9P0vS+3x48qb1 4/RkuE1SL3SfJsX0p+Wf/OTvk7y75K0zQtW0m+S602IW/OxSGSKRV/3YfUlhZWatWFDvvXArDfz6 /OvQvzCttLstG06e3gsHkmkub1Y1mLOoXgixvKAm1T8W5pttirx3CqfaJrWn6bbCOP14bu6cpf38 IX1Y7XasVtVlo0n7bGm3wjblyrlElnGVMoP5o2UzPNNaTxTXS/V5o4XHpW0Y9TjdWgY1F3+9PJjQ E8jWsnw0/lz+PuPl+OjPxUl1XzdYX8VqzWzNLahbWdDQLeWoVayzNVmS45Rj4hXam/w/FZHGR+OT EztjfCw+u8PVl+o+pT1vTX1fTr9r0vU48qfs+p9OW715sH//2Q==\n \n \n \n xmp.did:50c514cb-4047-43bb-a085-aa785ca7ca23\n uuid:37e67685-e777-3946-88c6-58a4579acf01\n uuid:21C48B6A27BFE111A03F9D8B43A9B829\n proof:pdf\n \n uuid:b308f1a6-bb98-ba4e-bd7c-9bc06298d180\n xmp.did:17b8b0b5-502d-4e7b-a4e7-e1a5de2e4f7e\n uuid:21C48B6A27BFE111A03F9D8B43A9B829\n proof:pdf\n \n \n \n \n saved\n xmp.iid:F77F117407206811A42AEAF2A9F641AE\n 2012-08-20T16:34:52-05:00\n Adobe Illustrator CS4\n /\n \n \n saved\n xmp.iid:50c514cb-4047-43bb-a085-aa785ca7ca23\n 2022-04-29T16:47:46-05:00\n Adobe Illustrator 26.0 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n False\n False\n \n 30.000081\n 128.500011\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Print Color Group\n 1\n \n \n \n C=0 M=30 Y=70 K=0\n CMYK\n PROCESS\n 0.000000\n 30.000000\n 70.000000\n 0.000000\n \n \n C=5 M=70 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 70.000000\n 90.000000\n 0.000000\n \n \n C=5 M=90 Y=75 K=0\n CMYK\n PROCESS\n 5.000000\n 90.000000\n 75.000000\n 0.000000\n \n \n C=30 M=0 Y=95 K=0\n CMYK\n PROCESS\n 30.000000\n 0.000000\n 95.000000\n 0.000000\n \n \n C=60 M=5 Y=95 K=0\n CMYK\n PROCESS\n 60.000000\n 5.000000\n 95.000000\n 0.000000\n \n \n C=30 M=0 Y=10 K=0\n CMYK\n PROCESS\n 30.000000\n 0.000000\n 10.000000\n 0.000000\n \n \n C=60 M=10 Y=5 K=0\n CMYK\n PROCESS\n 60.000000\n 10.000000\n 5.000000\n 0.000000\n \n \n C=80 M=5 Y=10 K=0\n CMYK\n PROCESS\n 80.000000\n 5.000000\n 10.000000\n 0.000000\n \n \n \n \n \n Grayscale\n 1\n \n \n \n K=100\n GRAY\n PROCESS\n 255\n \n \n K=90\n GRAY\n PROCESS\n 229\n \n \n K=80\n GRAY\n PROCESS\n 203\n \n \n K=70\n GRAY\n PROCESS\n 178\n \n \n K=60\n GRAY\n PROCESS\n 152\n \n \n K=50\n GRAY\n PROCESS\n 127\n \n \n K=40\n GRAY\n PROCESS\n 101\n \n \n K=30\n GRAY\n PROCESS\n 76\n \n \n K=20\n GRAY\n PROCESS\n 50\n \n \n K=10\n GRAY\n PROCESS\n 25\n \n \n K=5\n GRAY\n PROCESS\n 12\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 40 0 R/TrimBox[0.0 0.0 85.0396 364.252]/Type/Page>>\rendobj\r34 0 obj\r<>stream\r\nHWˮ\u001d\rܟ\u001f8~?Q\"\u001f 䱰\u00038Zb9}\u0014C\r!.t==lX,~ǷǛwo߾=\u001e?‘[9SMǨg(sO\u001fo޾\u000fLJG8{k\f,A^#\u001eA#3Q\\bLJ\u001exϙ\u0019Y\n>ytt\u001c*gXvy.[\u00079O>YC5~k>.CAp̥+d_\"\u0015,He!=-\rY\ngRy<\u00078X9\u0002won|\u0011--C\t%WV*ylT\tcސ?K\u0019==,J?<$z(ǻ\u00078\u0019lGrN\u0017$ta`\u0015\u0000\u001a\u0019|8PkDM*9-0V\u001eg0z\u0012 q\u0002\"'\u0002\n|U,{G\"1_\u0012n5kPvJؚ_,\u0011L8\nb6`!\u0014aBᾈCy;$\nevXij\bMb\u0005b1\u001a\u001eԯPkĎ'3GO8\nm\u0015\u0013\u0018^b<\u001f#\u0000bR\u0018b&\u0016\n\u0016\"ye.\u000b\u0001\u0013\u000b4bU4/PeA_\u0018汝\b!\u0016nj\u000bP\u00163Ui\u001b\u0011d\u0001)\u0019M|@b\u0000]\u001bVD.\u000eg<\u0006\u0001\nt{9\u0018\n\u0000!\u0015=s[1=sp!h\u000b3bzAJ\u0017GW\\ZWXLԲ\u001fҫ$И\u0019d\u0001ă\f\u0002\u000b\u001a\u0003-Y\u001cU:\"\u0005=X\u001a\u00059˅\r鉲[\t\u0002a;vT\u0005,aA\u0006DjE2R6-\u0012r~A6iOX{h\u0002-2z-?KFS\u0013Dn\u0019j2*֤S{sK-0I=CqχKZ~ϐTTDUSirjʟkQթCF<)\u0016\u0014UM@d\u001749Jv\u001d*\u0011JYuP[,\nfQ\u0002\u001dMK)\u0011\u0012soKaA:\u001c1ݡ+C\u001c=0:R{EW.\u0014\u001cU$Y\u0013SCҹS⯼,evqͯW?Ut\u000fHX\u001c\u0016n\u0013T҄d0l\u0018H\u00036)\u000e^hphEx\u0010\u0001/@%l\u001cQ3d3\n:$Ŗ6E\u0019\nC>\u0013iE'<ם^ҳ.QV]xud}\u0001wz \u001dM\b#@|\b/s\u001bG6d\u0016\u0003\u0002#\t m#`\u0006Z\t\\GeejYre\u001a6Z\b5p\u0004\u0014\u0019@O35\u0013v\u0015\u000e4\u0012oc6C7l.k\fQ\u000ecX\u0018<\u001e!\u001bˢg1-'f%\u0014lc=Q\u0000\fZjNt\u0003\u00022\u0018yU\\`F\u000bۦn|J`\u0011\u0015V[Eo\u0015UVџMt譢KE-_GDǭw\u001aZ\u001azk譡$\rMSH\"5W\rՆ\u000f\u000fI-)Pk“rP\u001c5ΦA\u0006\u000b}fPTRTfՉ\u0013q\u001b\rf*\t^Ym\u001bt\u0005#dW(ڐ^:ۀUѥ\u001deuMqjCϔ\u0001\n,*YMsvZ[kͬ\u001e\u0007\u000b\u0012Oo\u0012M{\u0013\u0003\u0004\u0018G2\u0014+Ԙe\"jiƢ^(Ȃj B`\rX\u0015\u000b`Y\u0017l'\u0002ڈ\u0005[\u0002iU4R\u0002Y\u0013KU2\u0001,.\u0002\"rq8C㠚ⷭpJW'Q%\\\u0001 =>G&\u00029R䡖6.(b|:\u0012*RRscw\u0015onv'C\u001e˩Sn\u001d/Df-i\u0015\u0019tF^LQdGBs`\"n;nPp*fv\\%q\u0015DTU.\\^U*c\t\u001bK7\u0012B\u0006V11knN@1[\u001b?!9}\u001c:\";Лw\u00067\fo\u001b3Rf<\u001b~>+N\u000eEHWDx\u000f\u0018\t!\u001fllu0ހ)B\b#PPAF\u0011\u001aB(|Ѫ\u0000Q]\u0016\u001bJ\u000fj\\ sUXu\\R֟\t\u0013ok(blaSSӼ\u001am6'7nn\u001bdɎL4EE\r)\u0010\r\u0003b(8B\u0014$#hBVu]EnD\u000fi#\nMQ5\u000ePq\u001fc#\u000fxE\u0019T\u001c\u001a\u0012\u000fwlF\u0003\u0006\u0007i\u001eBZ\u001f\u001bB3C}v\b9_0\u0010LSS臧%5_4\u0014P\u0018j?2\u0018*1?\u0019Ce\f՗1T_Pd\f1T_P}\u001dCu\f1T_P}\u001dCu\u001fCy\u001fCW7c\f\bzf\\^j-oVO^]=J\u0006\u001anq\u001a7Ɓ\n]x5|nwC\u001by|ڍͧ_7y\u0015}]TaVs`~(nBʀp*h\bҳ\bW(M:\u000eF27h\u001cgj\u000f\u0001E\u0011\u0012\bm\u0015\u0013\u0018^L~\u0018\n#\u0003Sr{xhҒsİ\u0007jjaZ\u0014X\u001a]a{!\u0013+Q\u001aHV\r\u0013&~+/=DEEn{\u0010;J\u001c݌\u001eb(umHU\u0016籖d\u0014t@\u001b\u0011\u0014\u0005\u0018$m0MkP~\u001cR,GDá$3K\u000bm\u001dl7R \u001bN8cV\u001fc̙źd੉$)͌mº\u0019K35\u000b{W?\u0015\b\u0017j4HeK+˜\u0005\u0004p\u0003p\u0002L?\u0010\u0010\r1\u0010+Y%kr\u0007\u0003\u0017-\rҀ3\u0018\u0005BM\t419Yjٜu\u0003ؾ\u0019\bRAve,n_T1P\u0014\ntGF\u0012I\u001f6\u000e\u001cA9^\u001a-\u0017R\\v\u0014Y!sH\u0019/a\f݉\u0016~^.\u0005\u0019y\rߑNC\u001bDp6\u0011>\u0012{p||p\u001f|p}p0_st@k:~C;\u001d\u000f\u001d\u000f\u001dt=tx:ppuwBc!Η\u0010kۭV~+q~*񸕸J\\Jo%\u001278^J\f\u001e)O)\u0014o?}鯟_^Y߿}}\u0015E\u0001\rQL\u0017گ?ӟmo_/\u001d\u001fĺy88\u001a3Nb`Y\u001bң~W4B\f=\u001a8#oFr2'\u00196Z\u001f#qTFli=?6՜\rN\u0018F\u0002!@\u0007L>d[m\"RHkĢj#\u0011\u0004\u0006wF\"\u0006~\u000f\u0017懌\n{f.33\boWwײo_\n\b0\u0005ԴpFѹ{Ny?\\h\\N謙ԙN2L\u001a\u001cF\\\f@p⅙]c\u0006\u000b'\u0019A=`>\u0011j3Orƀ\t(\u0013\u0007\u0016x\u0019\u0019W><2[FlY3@Sddց5˦\u00134B'}nd*lЌ\u0013r2\u0002г7\u001b\n\u0019\u000eE\nOљKjT0B}jT\bHm\u001a8DtT\"&&WezUYÊ\f\u0001J?3EYӚnq]uּ5)6!05f˲L\u001028ӛUCgCk\u0011ڿ\u0005d\u0010ujߘڠ!k%C/c;u~ҹN\u0017;\u001cO%~t8\nC'iL\u001cxpӲ\u000b;\u0004I\u0017=e\\}.E4}\u0019\u001bbBF?\u0004\u0017\u0003\u001d7u1\u00016tܵKp\u0017Ar]/Yݢ}Y%CʾG$Ru|\u0012(-<2yV`lLtEհUF(\u000e9f[WfB \r-iMzZߤ7\u0012\u001f_(f\u0014UWqh5\u0019\nBk0P؂VtP\u0012\b\u0016-\u0018\u0002)\\M0\f,3M2\u0010S\b4)\n/\u001f\u0004bk\n\u00053)߳ﵩ\u001b':5+Hם\"x8t?'c\u001e(in`\r!\u001e70GÜ}{\u0006\u001aGim\u0016yu3\u0001\u00145$k_Wk[\u001e^6/aE2l\rR9A2ѓE7LFSU\u0016^[ٖ-+n?\u001d9YS`N3\u0019ώ<19\u000ef*\u001e[\u001fM'[*c;ԎKp38l0s\u0015HS:LjlB6\u001ay\u001c`7\u000eGioV\"\u0003~R\u0007mMkS{l\u000fֱY\u0007Ke\u0005rn{x\u0001\u000b\u0000g6\u000ff)\u001e\u000fYe4\u000b\t>n\u001d:\u001fR(uoʠ]hPf6$|S\u0014\bT{9YX0M&\u0012\u0004;\u0019oˋQ[|`\u00165vqƁ\u001c\u0003\u0018}>M\u0010e}Dٜבr}6_@=R*ג`d8\u0011m\u0003Yb²R`aw]Z4KazE^Omk?\f]BlҩUn8'&\u000flGD<;LӋx8\u001exa\u000f\u000bz\u0015\u0016\u0007F;=L\u0017X\u001cQ\u0010\u000bv\u0004иPo\u0004N\u0017檳\u000eU\u001cV*Bg27q1V\u00075h\u001bۉtt\u0014}][P7\u0014,\fAQzǃ\u0019ka\u0013\u000eRD(Yqa!Fx34AL>`uoRgTSH\n\u001c\u0018b:`O53h\u0018ݹ\u0003;\"c{'J|y\u0006C\n4:y\\e$#D\u001arjU̢)ʮRB\u0007k\u001agdE#.nO=\u0013Mrkth`\u000b\u0011}{-X\u0000P#t7\u0002բg\u000f02%\u0003Oo߿e0?+ ^\u0000/o\u0018E\u0011]\\\u001a\u0003K\\\"\u0003Uzj\u0014T2[q\u001e%I\u001chli:me\u000bŶ:\u0014V*\u0014[LKoy\u0006)@鮯\r-vըha(Jp{r$u*I _\u0007}\u0005\u00062\u0001.խ\u0019p\\$Q]\"@.X$\u000b\u0016+L>\u0013\u0002\t^RBӢ֞{Ī1|@nTNF\u00058\u001bj \u0005`G̘\u0018Y\u001exw\u001fK\u00118\"Kٚ6٤KuΕ,T\u0013a\tfF\u001b\u00016\u001a\u0012n`y\u0017M-L)3\u0002k*m\u001d{8\u0015TqIx2Yo\u0001<>?p\u0012Ky\u0018^#\u0016\bMľ\u0018mMisN\u001b\u0011|B\u0001ſ\n\u000fvtj\u0001\u001f\u0001Tu\u0017ﺗ1UX߫#ZBf\u0000םx>v\u001dbs\u0003}*¹\n\u0014є/d%eW\\\u000f+[1Yea\u0007$J]ST2<`e\u0019';NL.n\u000b&my\bF6h\u0014BW\u0005u%\u001ePn{EVk\\>MxN`eza\n*:I˙Œj5$ *\u001fG/;Ւ\u001df\u000e`6.r\u001a(\u0014K1\f9y\u0018љ\u0015!$.3A\u0013u@7\u0013V3\u0013uB\r&HCƹ\fUr\u0012ZKd¨\u000bS:\u0006T*慬*2\u0005S^\u0011J0GAM\u0017V\n9CSt\u00060)i\tğҨD\nIE3@e\u0006Dbᠣ\u0015v,}W*1JJU\rv\u001eJ7bE\u00065N~:K\u000fiK4[\u0007wfmMC\u0005j\r.P,FWrz\u0019X%![-#5\u000b \nلIs5%It\u00157[\r>\\N1\u0017RWsB]E*e\u000f%[,\u0002!\u0011+d*7:ӑ?f-!\u001a:a_dFS/&27\u0010uDj\u000b7Eƕf\u001b\u001fೱSW#0}a\f2\u001b񎐧G\u0019f}M>$}|ˮY=&!9Owg\r\u001a\u0011\u001f-c}\r:\u0013E1XS`axF\u00066#M*\r?:h%\u0016!iŃ\nK'䁎Md&e\rC#\u0013\u001d3i(#\u0014aؕ_\u0013!Ou.5˜Lʔ|\u0015p\tqNDZ8-A| [f12ϡ)ݨs>~^m\\3\u0015Ly\u0003dr+}fO[:eX[\u001f\u00108=N+\u0001Mi:\u0012}[|t;axMQbZ[\"D4i\u0013~K\u0013&\\KuR\u000fG\u001d\u0012&{\u0004ed]kC[^!/$AO\ra9Ǖ<\fr\u001e\u001bTh,I\bh\u000fj*hVŘxa6z\u000338=Gr;Bs䭀^އ$;o\u000f9~ǫ^:G闤$7\u001c9/~9js\u000edzi)QDQ=,n#2\u0010'^~\\55\n\u0006ut;>iǝ\u0005\u0007>M;w-\u0019\u0011˲806#\"=29SZy$'\u0018`ξ/}ڧn,`Ȗ\f\u0012`]`#?\u0013Qm##хJ\boٮ$i\u0016MD1h=S{3]\u001eN\u00030\u0019\u0007v\u001fQ)1k\u000bɺZ\u0017\u0016Mgūz 4\u0005Hv-@\u0005O\r\u001f2&mZ\u0017NLCuVP\u001b(A-S|]Nݦ\\y|@g/\rl\u0006t+-\u00040\u0002}_M%\u0012\r\u000e\u000fR@';X(\u001b\u001c6nv&s7hX2w=/ i^R.\u00175k\u001evo\u000b\n]'-}&\u0018$/\u001dI\u0011B\u000e\\a\u0012r:\"c?cF\fϙ,[2C{\u001088vw+\fG2_]\u001a570JiA|P\u0010\u0013imŖWO{iWkۛ=]dC_>CVߡ/]\u0000oW7|o\u0018|$`>\u0019jkn\u0013Rtņ\n\fvav.+&\u0000s\u0007I̳sf$vP]j_OG.ӀvENCR4\\-W4)\u0012s\r\bQ\u001cg\r\u001e&\u000e\u0014%tC\u001b\\qOZ-\u0001\u0017\"zb=qף\u0006aUl\u0010yX\u00069!f\u001d\u0001L7\u0005\u0001\f\u0005a'\u0005ar\b9\u000el8tX\u0001DN/m8\u001bt~\u0016P\u001cD1(~~9z\u001bE\u0010?\u0015~ȀRfڕ:n`_q~^jvY.3Te+\u001b.e4*\u0016w\u0019\f\u0001\u001a(6\r\u00079l-b4c9qyo~|\u001f\u001f\u000f-.:!\\W7\u0019QvxAw,4.qnTr4Ɵ\u000f\u001fԄ܍!9S\t\nŭ\u0018z!8Qx1\u0015f\u0003(aN_5iգ/^ \u0015MޑKqo_~kLEshLm`#p26oVHŮ95a0U/8m\u001as\u001bdh;?MRM[U\u000fe³+tȘm\u0004\n$(1A4A?i\u0005ZFT\b\u001cq\u0014K;\u0006B/͘7^vEf́ŋwśm,9\u0000Bjo4J\u000fѬ:rs.F:\u0005~\u0018fW#LaJ-ѤU\u0016-#\u001fe\u0007[\u0014\r\u001b\f\"n\u0000wEp\u0004im?B\u0014Ow<_*w\b`C[T\u0016Gw3Ql5\n*TrC!\u000fCD\u001fA%\u001f\nL\u000fI\u0015\rs'EBg5\u000eI\u000b6:l'\u001ah?L%,\u001cYpqaZ\"\f\u0011A7RXďN\u001eSe(\u001bD2ӷuQe؁#\u0011˒b$Gч܊'\b\u001aZr)pT4S\u0006ef\b_&\u0000J\u0003\u001azcSuF/s>׈\t\t*؁-qHK5e\u000b&K2\u0001\t\\O\u0003l_\f^)ƺю%ǹHs!B\u0010\\X溤lI?!y:mD<'+^o\u0006iBzYa.(g\u00074\u000b\u0007\u0000ИT3\u0011밁\u001d\u0013Cvhp;u򁫫\u001b[>2^Ƥ%~v\u001c9-`ݔ_>ۚ#\u0016ng \u0002m\u0006؍?׉*2d\u0006\"X\f\u0004\u0005#РP42` \u000eE#sn\"=l\u0000N E\u00104sUV)aҏ7:p=lpFfNX?6P7/\r.{ẁԭ\u000bei\b\u000e8)\u0019㵤5Ϻj 6yCl \u001dWHI\u00031&.'sP-y$4I%Έe\u0013]\u0005p촫qtBa8&X4ZM\u00192Q\u0001a)mG$\u001b8ݍQaΣ\u00046Jh\u0000\t.~d<$#ɕ]ʿ2H%\u0002\u0010[zA#穁P6\u0005iA,M46[\u000e8sppԁp\u0017\"\u001b\u000fT_\u0018\u001dK&cOMQF嶀K}8r;b3ĐR\u0017\u001a\u0018\u00189\u0001+\u0001-#s\u0010\"m\t==CGPj\b-o\"6fǺ߫i\u0002\u000bA(S'P\\\u000f!|wT!6ݱ\\r[\u0001sDD\u001bB×F.GZ$0B3\u0017RVw,\u0003\u0010\u001dݶ|\u0019PNN:-\u000b\u001eN\u0015\ryAH~\u0014ԭ`JNJjv3|D;J\u0011q,QqC=-a{%\r\u0010l(\u001e5yU\u0007vM(Bثp#R'\r\u001bHjh[VF_\u0005K\u0003eDŽ\rp&_*s˜]OBaF\f>_Oo|y\u001c\u0000wi\u0013 \\-߅L\r/O~zz]>xF0wr+]o-+c\nT-9HA6\u000bCo3\nُs*t_89\u001dF=劉\u0005\u000bC A8\tZg4s2Vֈ\u001d{7yt/=E_\u0005+\u001a+GSk\u0003>(\u0013A\b\u0018xWL\u0011\n\u000fכw\u001f\u001f.5ᗞ\t=|bnx:Ogׅ'A6uo? ѓ\\1\u001ff\u001akA49m'84>-޳FjG8`S$\u0017\u0011g8%y҈aJ\u0013З\u001c!Ր\u0011k\u0004C\u0006:S\u001c|ӶA\u000ey\u0010jPo\u001czU\b\u0012**]m|0մSLwD\bH5vn4\u0006\u0016\u000f^9ϊvΕDǓ_4\u001f_A-X:z\u0014.T9qUfIt!\u001ff2=N@Y\u001e;z\u00107\nC#x*\u0004\u0017z_s\u001b\f\u0004e8\u0014o\f\u0005\u0019zd\\\u0018,_\u0013~\u000f\u0014i_g\u001bdawW\u001f6l\u0001`\\\u0004304NRjwR\u0002\"2\u001b'\r\u0004\u0015ʽyP\u0000~#)MR _\u0019xYϕMߜw6sJzŖaV(zO]6uTA\f!PX\u0014:;[\u001cc.\tŐ^=\u0000\"\u001f&\u001fjb3\u0015J\u0003I/%ǎ\u001b\u0006}w7їփ,\u0017y\u001c;@\u0006p \u0000o-EX,ێN[ŕ{%\u0003m`f\r_\\S=:\u001cT-\u00025OϿgqx{&\u0014c=(_k\bPX\u0010࢞Zvgv\u001dIM?b\u0000Bv\u0017z?M7\u0007'~^\u001c~^?q\u0017\u0006ȁx\u0002\r?\u001d\u001coэ\u0006\u000b>\u0013_V\u0006\u000br\u0005\u0012\u001f5\u0005N=\u001cI\u0018xޔ\u0001}zg`߀2\u001bc\u00197M\u001a\t2y&\u001d?\u001ay\u0007\"\u000f.[ҤA;\u0007^yo\u0003yoSAL:4Ǧc-HA[;Ơ,/w'\u0011_5~K@\u0005خF3<5\u0014(xm\u0005#\u0001#|*\u000fDP\u0004BQ|4?Ŧ5\u001dɬUos̀W^9`:\u0013?0\u0000aFJc\fdЉКf[\u000e\u0019a}Y o|&_\u0001c\u0017%\u0016\u000fV\u000bWV#m6\u0005HS'\"4\u0007\tp\u0000X\u0013v\u000f\u000fE2B\u0013$GQeԵ\u001bǑ~oݡו\u0012\u0017M{\u001cr\u0007Q`\u0011Z\\t#yo\u0006!W\u0014&#%+0)-WIh3k(\u0012E0Sq/\u0000iE\u0007`\nx\u001buu\u001e%b\u000fH0Sc\u0013pli*aZM\u0002\u000b\u000fRx:_q9'\t!H\\eNY9adUhd;n,0΃\f~3Lǐ5n}2\u0005.Pܩtv%\u0004\ty\rRg\u0016\\\u0012\u0016N1t\u0001!Gڳ\u000eMB,sHs\u000fTΔ.ݪp]\u00117#\u00013PKO4Ԫ\u0015\u0005\u0012[$_\u0019uS SzJA]As\fːfDT#M8\u001c$J\u000b\fҞ;T\u0017w\u0006\"j sO\u0000/\u000e/7!c+jUl\u000e\"J\\\u001dIT7ɮ\u0015%{n\u000bg\u0004+t>-HB=X\u001b\u001cھ\u0011pUO`?Ais\u0016ǜWS';\rUm\u001c K&<9ӊ'\u0013S8f/SMz?\bA-u\u0010X[\te\u001d{\u000eDsht]\\e,i\n|oYZF\u0012\u0010&LS8it3a}]\u0007cAH\\-X2Z\u000e0o\fU]͸/A!\f\fE\u0007G\by\t\u000bVvl\ro6\u0001\u0004+d=4)0DXԨOX1]/&0$C\u0000HI0\u000b>d`a\u001eR\u0014&2p^E+;\u0019)\u0004m 2f\u000frln\r\u001bkP[V3ع\u001f\n\"Bj>9=QL.I\b\u0014\"f\u000br\u0011.\"q]:v)9y\u0010}oP:\f(0Jd& y\u001bV7QA]Ԉ%D\u0002\u000b\u0018é\noS\u0018ꡞ|\u001a\f)[u\bQoH\"jM}\u0002\u000bVf BCWm\u0017\u0007٨G⛮}ڶrr4)7!\u0000-^c\rendstream\rendobj\r40 0 obj\r<>stream\r\n8;UkSYn=l-#kU=LH0@#;Wg!o9Ffo*Z=%W)L]M:_tSE(mO=n(SR!<[=4,;ZS'cE%7)\nbekqd?Q?#[hBL\\dM$Km]\"\\W?6$2FK,me2U\rendstream\rendobj\r41 0 obj\r[/Indexed/DeviceRGB 255 42 0 R]\rendobj\r42 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r38 0 obj\r<>\rendobj\r39 0 obj\r<>\rendobj\r36 0 obj\r[/DeviceN[/Black]35 0 R 45 0 R 46 0 R]\rendobj\r44 0 obj\r<>\rendobj\r47 0 obj\r<>\rendobj\r35 0 obj\r[/ICCBased 48 0 R]\rendobj\r45 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r46 0 obj\r<>\rendobj\r49 0 obj\r<>\rendobj\r48 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r43 0 obj\r<>\rendobj\r50 0 obj\r<>\rendobj\r30 0 obj\r<>\rendobj\r29 0 obj\r<>\rendobj\r31 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r57 0 obj\r[/View/Design]\rendobj\r58 0 obj\r<>>>\rendobj\r55 0 obj\r[/View/Design]\rendobj\r56 0 obj\r<>>>\rendobj\r53 0 obj\r[/View/Design]\rendobj\r54 0 obj\r<>>>\rendobj\r51 0 obj\r[/View/Design]\rendobj\r52 0 obj\r<>>>\rendobj\r37 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (SCANNER_2020_REV1_PANEL.ai)\r%%CreationDate: 5/6/22 3:06 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 0 86 365\r%%HiResBoundingBox: 0.000036719746277 0.000007016875315 85.0390992197463 364.252021177032\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 0 85.0396000000001 364.252\r%AI3_TemplateBox: 612.191384534744 -32.2479999999996 612.191384534744 -32.2479999999996\r%AI3_TileBox: -245.4802 -173.874 330.5198 560.126\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 4\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -244.163132877446 383.905816771279 1.78658979479365 0 7638.79660697065 7995.31833416413 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -244.163132877446 383.905816771279 1.78658979479365 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 7767\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-0.308594000000085 -427.748\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X4\u0002HR.6)6r;܎`~|pUz'˷\b2Bvwwo;Y1\u0001\u00101F\b1&\u0006\u0001\u0005\u0004v\u001bcԢ\u0014RImiea\u001d\u0017\u000eEjݾ\u0018E\u0007\u001d\u000eq,w\u001c\u000e\u001cL]\u001c&ʱ(\u0016Ne*bCCR\u0014\u000bX!رآ$geu|P,JxuXU\u0015}Ab!V3**Ӈ\u0018g,br%~3Xa\u0002\u0012\r\u0014.h\u0000\b\u0007\t\t*`\u0003\u00048 ea\u0018A\t\u0010\u000e\u0013\u0013\r\b\t\r\u0014\u001e`\u0007\u0003qИPA\u0001\f@ph&@\u0001\u0001\n\u0018H \u0001\u0003@rdD\u0004`\u0007c\u0002\u0011\u001a\u001e\u0014$\u0003\tƄ\b\u0010\u0006\u000b,\n\u0012\u0011\u000f\u0011K\n\b\u0011\u0012\u000f& \u001a\u00140\u0010XX8&#\u001b\u0016R;[S^LB}b̸Bc\u0002\u0007\u0003,,\u001c\"\f\u0002\u0011\u0004\b\u0007\t\u0010\u0018D(\u000b\u000bGi\u0011\u0007\u000b8T@\u0001ea\u0001\u0010\"\u0001\u0000\u000eqИhP@D84ph0\u0004\u000b\t\u0007\f_b\u0002!\t\u0016\u0012H,\u0010\u0018@\u001c4\u001e&\u001c(XX8\u001a04xxhd\u0010\u0010\u0001RA‚\u0001āD\u0004ca(\u0010\u0007\u0010\u0011\u000e\u0015$\u001a\u000b`\u0007cl4\u0001\u0006\n\u0018<<< \u000e$\"&\u001a\u001a\u0012\u0006\u0004\"$$\r@x\u0000vnvmmmmmiiiiiiiiiiiiiii\u0011aY}'/hF3,5ZϦ\"\u001f᷼5:eyk{5YyͼF1ebyMJYՐ\bvV;\u001a\u000ejVNt\u001a:ri4DNC5ڨGm%\u0019-o\u001bcw⍶j7hd4)`\u0019u3Z\u000eόeF[ݱԮZќfnmW:&\u001aOoGwUaＫ;oΛ!y۹~qsg5λUݢxeU2ҍDd\u0018/I}[2M\fwj;;E\u001dc2u\u001dm.H]R\u0019оK\\nslGnێa?TB<#&Rj&ygI;]Y\t;iL\u000e\u0015mtLͥ\tU=S\"j.D2LY\rh>\u0019Ojr7m2Uu4rt0\u000f\u0012og6D\u000ejL\u001b\"'˻ץ*RHx:z\rҙVs~S\u0018ѥ\u0016\u0012\u000b+ׅ4VHv\u001bVِ̆hhCL\u001b\r\rsхg.t!t\u0017ބU7#3!!\u0016\t̚\u001a\u000e_|̧\u001c˿!ݪ?&#m\tLhB;jB\u0013КpR뮵sH.D\u0016k\\h.$taaՅT*\u000b?cCd#&Ѫyߢwɼ_jN\u0019ZJtVf:S|:\u0012Pg_R:ƺ9[ֹ~x<\u001ez^z^|>x~~{QQ\u0011\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012\u0012ёQQQQQQQQQQQQQQQQz^/*++++++++++*****z^\u0016֜3%\\<9|_=远gw\u000e{^-S\u0017{[HIJzfիD\u0012\u00077Lӡ\u0013ܲL\u0004\u0011̪jU\"/y;5WygxiHz^Df^~-?חWǟ1~׮;M\u001dQ\u0019Ot\u001b_j\u001a\u001b\u001as~\u000fexkO\u001fHDHdF'\u001aH>:ZEᩍldddddQ\u0011a>]Tddck)*:rFv6BVg#G]|Tj>2\u001fN\u0011e.]媩UQ\nMEUTDW_]+Ԕ\u0017Ec**+Sj'MEU媪ښvSif7~7T\u001b2c\u001e\u001b\"Soizkkk놙[-VZk~Y7e&)y5Ǭ1O\u001d3?(=ٮWJYM\u0011WS[[[3%ݙ֦4i5#Ra:-MqiZ崴vgFC3Zٽl_,ohFJr\u001auZZ!:ih\u001fjjj6[\r)n\u0017]\u0015)\u0015ⷔ<*[3\u001d4xi6ZC\u0017_.\"\u0017a\u0015]TY\"\u001crQ\u0011\\\"2\u0017S_WjU7Vo\u0017٪nñU!\\UrUTTh\u001dS}DZOz\nqS\u001eS\u000f3\u001eTl=˯ZBhn[V\u0017;d% \u0003\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0003\u001a\u0000\u0000@\f\u0004)\u000e\u0014\u0000\u0004:8\\\u001c\u0011\u0000\u0004\u0000\u0000\u0004\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0000 \u0000NivS&WaS{'\u001fq\\\u001dOɸ;أ^I|?\u0000\u0013#{.\u0004*y)e3z)!\f뗼N.7==#NQ<\u0017$yLϑfPS\u0012k\u0018oGt;2.2s\u001f\rSZJS\n\u00068=O!;2\u000fyx\t*+g2TONFt\u0014rJ()9\u0018^\u001b\u000e֋\u0012Q֓#b>\u000bB\u001b7qG8Z\u0011\u0007=E:=+~9\u001cz۳INySezJdqqE9#\u0006\u000eŧ,\u0018S\u0012nr\f\u001d\bS\u000b\u001b\u001e=Wd詓X,qb#kl0{{O+!s%F);1@0c9\u0011{둝\u0012դ\u0007zJ\"cuX\u0003\f!\u0007)\u0015O\u0004Z\u0014C\u0005\"3S\u0000NIß\u0006O,;eĝ鱃pX\u0019\u001a;\u000b\u0012v\u0018I\u0016\u000ei`\u001dpNց\u000ed#q)tjx:wH\u001dw<%uU)N9;)\rpGxG1Lu %\u001e);꒨z){]r)JSu*Q\u0003Vt\u0007IٿJ\u0015\u0010UҚ*]NٰhT)\u0002꾓Rx\u0014#NYaQj;cPŊ;\u0010x+gy\u001b\u0010S))\u0001%!%₻HOg7\u001d8\u000e\u000f\r,\u0006紆E\u000e][\u0015r,xں!1ܙu*r3.a=zz:%5{u\fr2ő쨭93/\u0004:F*0J\u00181\u0012hO\u0006)eTS[)iM[=J.{9]\u001d^{\u0005>\u0007sQڟr\u001e(ܰ\u0003\\t\u0013yXRrs'3R@%{\nRR2I<>3>ʼg%?\u001ec|Qc{w\u0015-=L$;ܱ\u0010$œ:'sr8ɻ}╻`\u000f'os=Ihu\u0006'^I\u0016ݞ׾I\u00134k^\\±Gj%$Y\u000bU,×\u00174Ag?B$\u001e\f\u0000j'\r2zy?\u0005#\u00050\u001d\u0006)KdJ$z=\f`([^.y[Z\u0018\u0019~~eD\u0018\fly}U\u0006GPa\u000eeEmGa[NB4kK;!K}Jp\u00137\u001cIrrcQ\fҦQ\u0017\u001aJW\bU^.j\u0012L&w9\"/\u0002,Rg\u001aJw`S͎\u0012Y&k.\u000e\u0017LӴP\u0000\u001cy\u00045T8COTȋɝ\u0010\u0010J;q8*\u000f@l(\u0011@La\u000fo X \u0012J*P\u0006w\f\u0003J\u001b9&NC&o~5<\b\u001arA\u0005cRL&~\n'Lv\u0004R\f>O3?1S&|^'{>4yϞiD@ED4<|PCI2^դT@]\u0000hHm\u0010&f\u0002\u001c\u000f M\u0011M\u000eL@\n\u0013%\u0004I1$\u0014e{̃}^%gd|RIXٚ4&%拓Y(\u0007N\u0019'\u0017m\u000bNڔg,9\u001eܢ-qRL 'wx\u001d\u0013?8) rrt\"8y\u001fjr2\"\u0001ց9Y7-0^ch\u0005z)i͹ymU`i\u0007\u000eCW\u0017wxJy\u0003_\u001e\\IBt<8\\lVJ}*\u0018\n*\u0007C\u000fk\u0004\u000bг!u?R*ϧ`|C\u0015[?\u0002$Sf0\u0011#\"djc\f\u000b>DP\u000f\bD\n\u0007b!tq\u0019\u000fJ\u001a>]T#\u0004-*A\u0004|b\u0007]Δ3e|VDV?dY*5'\u0006*'\u0006g/VP=u2U9\t\u00129Uӄ>hJ&\u000f\\*S*qީszcό*1vQ<\u0010\tMT\u000f,,v\u0001=xG9T\u0019e2.\u000fcYTj5O\u000b(ς5)RWt*\u0015\u0003HT\u0019,zy\\BgyS)\"<*e\u0003=q\u0012MeZ:J=[\u0011AR\tK=\u001ePtn\u0018>\u000ey>fT>Tq\u0014\u0011\u000f\u000e9ٳីUXRʃ\u0011^$i@<\u001a\b飒t6\u001d,=L\u0006w.{=%>\u0006z\u001b=c!\u0006H!UA\u0003CBG\"\">\u0003=OYS:\u0018(%\u001eK^@%\u0005)cG\n\u0007\u0013*'\b@׃ΞP?*<\u000e*kjz\u0012v\u0015\u0018Or\u0011a\u0006J|\u001c\u00100\u001b)\u000b\u001b6%BPa\u0005NI\rǛrgkvp\u0013i89Tq\fA?@\u0010K6{eS\u001e/GD\u0014\u0005/eY\u00000%qp)\r,KI^\\Q95\u0006ve\t$\u001ew(e\u0003Sr\u0019|\u0007AJXw\n8xR\u001c̹yg\u0018QDopΫ\u0014m;I9\u001f)\u0000MIgU\u001dZb\u0017W{ۡ;s;S\u001d=\\P\u001a]ߧ4Uã4 \u0010\u001e\tHٯJD\"V|˪!h(Cp\u00141Y%U(%O-\u0002V&\u0000)5\u001fMЊIj{͆[\u001aFu\u0015'$\tnV!\u0015:7\rxUHjت\b7\u000b5mދ+ג-d񼿆\u00031Q\u001cZeB\u0012q!\u000f:\u000bmp\"QhjemM{/ھ/Ջݞl<\u000f\u0017(k%lxmIN~\u0010xK4^,C \u000ba%瘊@1Z^\u001b\n~|;BG~j9g\u0015\u0019\u0019%P0v\u0016^\u000b`#s!Q\u0016ֵťwg?FTbQ\u0012`\u0016&(v}Qv\b\u0013D׌{Vɢ\u0012Ld7{ɵz\u0011s#\u0005jӉ\u001b\b\u0010\u0016\\|\rL=\u0015[\u0001-CAl\u0019l3-)*d]Ԩ~yM\\noӃo+Q^\"P/JpRI\u0006(\tc\u0001\u0013#\tH_\bP>jQ*\u001fE\u0018\r#c5h:(=-fNBrR\u0000$ӽ(#<,VO\"Q\b B\u001e[Q*I\b\tEQ<\u0007\b9zP8\u0006\u000fR*h\u000e6}\u0002m\n|\u0000T4Q)`LY}!+1\u001cJ\u0012YgbDY(z@&ʫ\u0018Ѽ;WL:~\u001c5x[a3氋۳\u001c8`6Gl9ET_Q6WIi+Tl\u0004hXU\u0019,hO\u0002Poֳ\u000eQF+Q\u001a\u000fQ\u001an2\u0003\u001e\fӢ|\u0013=3W\u0013\u000fE׸\fQN(JrL\u001eS\u0002P;͢DP\u000f\u000b6(-Tw\\QzZ\u0012NW\u0010\u001cQ^!\u001eJk\u0002\u0003!ʶL L-QAZT` KAr\"Wzڢ|\u0006'\t;IVE3B\u000f=p\u001eoQi\u00017P\u000b(Q\u0012j\u0012eL(}Qz0EI ҟ~̊r;Q[{\u0003\u0019yDr4_[.:\u00136,\u0014N(\u001d8\u0014eE%ʧ\u001a(塜\u001b\u001e&J)\u0011%(Nyc\u0000.'؅R=!\u0014=[\t*s\\OBQbG\u0016yv\u0003zTD\u0019\u001eEy<W(/z>E)N=\u0001G&(5Y8R$\u001e/D97Y\f\fygt(#D|\u0011e$JwpO;e\u00078ڑ模(٩>U[\u0018N]4\t\n(T\fau:\u001cuh(cNV(J4\u001d*ʴ)y9\u0015K\"Qܶ\u0015:{SO>81:l\n\u0010LaBiW\u0016S\u001f\u0015Pa\"MQNQuڢD@R*~JsTag\u001bE&-UzyCQB\u0012sܖz($EI*]%b\u0017%IQ\u001dg\u0016\u0002b\u0012`E(c\u001c\u0017D\u0012U,ĊvD\n;\u0013D(\u0017:x\u0014\u001c?c/7\b&\u0014\u0007)\u0017\u0003\u00101@\u001b\u0002cǤ鹝|//`Bj\u0002`3e\u0012s#|`\u0000{r%pw>+\u0019Ž*\u001a^*i5BC|6v{\\f\u0018|QzLj$+^\"\u0016\u0019:ڄ\bR}/x\u0001cV -\u0016\u001cTD>\u0003F}/Q$\u001cl2/J}B9{V7 2OQmr]x,J\rl~|\u0012S\u001e\u0014\"|ˌ^bl\u0011A$frV<*(\tq}Д.!5\u0012t\u0011ǥrO\u0002ГkBZoI~sBOPZ\u0011\u001fy\u0014UBE4NѕGD0;\br\u0012\tx*C\u0013({C\rPο\u0015|\u00045Ц0&\u001b\u0001ȏ(ڟ\u0015\u0014A\\HQ\u000ew\fzd0Fs\u0013R%4E)\t\u001eBEy\u000f 2#\u0007j\u0016(>\u0014eÀP\u0000d/J?U~]<\u001fX\u001eT\t\u0018%yS{yFYB@ɯD\u001be\u001e(\u001dޜ0\u001be\u0000=\u00066$3?\u0000ϧF)K\u001a\u0007Eb>ь^iG\u001deE[r.KܔSJ)\u0011\u000e\u000f\u001c%)\u0012O9G\u000b fdR\u0000)ͣ-\u0006l.S\u0012\u0006N\t4'\u0019]S=/=:,O| xRŌzYUM\u0010yU\u0002=T}ʾ{\u000e&Y\u0014d@%W@}Jij\fA%Jl$TVD`v=+qcT:&O\u001d簖v\u001b:E\u000ffӡ+:T\u0006txYf\f524/sF78厎t:ί&9TƢʠIO%\u0005p\u0007lG\u001b>UST4JU`Q\u0004\u0015eh\u0019\u0017\u0015SeeSUrT\u001ey\u0014:p\u000f3m\rMyĪkUEy\u000f\u0012\u0019cVT\u0014*qSmUf\u000f\u0003\nsĔOn\\\fpi*ImQY\u00145nL^2\b\u0014VO\u0007L8R6zuK\\/$\u001f\u001e\u0014.\u0018O|\u0002-E\u00077Pf#9\u001d\u000f\n\u0017!AzdHR\u001ē\u0012\u0014*\u0006@a1\u000f\u0015*q\u001bM[J)Q\u0015P\u0018%Z\u0005, \u0002;02\u0003\u0002\u0017D\u0014\u0004qJM\u001fߞEꛄA~Y\u001a @_\u0006rU\r\u0003\u000b\nkK\u0007DIޤQVPXL5N4ٺIc|\\֖\u0018Q\u001e\u0010\u001e\u0014FQؙh\tnV2zh\u0010edC\u0006X|o{74LgQ$(Q$b)#B\u0010\u000f\rCK\rJ\u0000CLXyJyXv\u0017FTh\n\tce\rFxBIY)\u0019Z$Vb\b`%,+\u0004#!f\u0011A\r\u0007(\bZ\u001dȍ\u0003R\u000e Lş@VR\u0014b%\u0000y_奏|O*;]\bI+l3u~[%(\u0011CY7%*ݥcW\"'K\u0016tɮJ'v>.\u0018\\\";5͆\u001b}kJ`<\fH*KeICJs|<\u0014TeT\tRʧJZ\u0017`\u001e\u0002Ui?Unbr~z\u0011mv#=\u0014<\u0019.SȞ*BT\u0002\u001c*AeD\u001bƶ4Iu\u0011*\u0013\u0004۞\u0000*Ȍ+{C\u0013\u0004*Y=\u001d@h\b\u0019aPI\u000bY{-*۞\t\u0003z\n*gz\u000b!V{E\fatճym۞P)\u001e\u001eJTƇJOIC:u3S\n;bkY%ܾxw\u001f|Nϋ\u0004{Dc\u000724\nq\u001ev=R|\\$\r@#k0c!>lM\u0001\u001f\u0005Wp&,}],y:e|;\u000fyJNQܔ)KS\u001a˔/&OƔ>}5ϓ)\u0015\u0012+L3tLY2=<\u0015|t2\u001f3e܍O}L\u000758\u0000N$0\bS\u0012Nydq/\u0013Ϙ)AO\u0010kJa\u001e)˗uZJ2\u0016\u000f\u0002\u000b0\u0015\u000b`.HG\t\u0012,Dd)\u001e\u0017h+ewDK)Y| y0#J&wN;=DSqfq\u0004v2>:4XmN:@&\u0000v\u0018fٕܩRY)I\u0019$%2gF\b*\u0006)_}BiJ\u0018]ԓU#AUHn\u0016R\\ءVЀ\u0003\u0015)R*#^,)E\u0005z\u0006V e>$W\bf|2\u001cWG4\u0011Uy\fFǏ~GU]o\u0000ֶn%Eq\u0016Z~}vV\rY\u0012Q\u0018?(B\u0011#+Z|}8\u0014c\u0002^t\nG'(Ga1\u00025%\u0013\u001aF~\u0018Oq}?a:T\u0011đh+a1k$mV`Vj\b#J{Z\"5E1,D}'\u0010\u001cX+\u0018v6_4a4(A3UԿ*\u001e#v\u0010Vj#M8\u0007t҆\"lRg:\u0007\u001b\u0004SPW_?!\u001c%0\u0012[Z\u0015j\u0006G94>\u0000\u000b&~Ucߑ祴\u000eޣ\u000eig&_\\O#\u001eMCa\u0019\u0010S\u001du;\u0013|\u001cیr2\u0005nT'Qrv\u0017O\u0015x=mk!R\u0007t\u0002b+\u000e1?[\f_\bre<*!Edȵ\u001f\u001a)h֜({nmw:tN\u0012I=%PN\u000e\u0017>\u001c|_\u001es\u0012sҰ\b\u0012y̲r\u0012*v~ϜLɾ\u001dip\u0000g'\u001e\u000eg3g\u0013e24j\u0012B/B\u0018܈Z2\u00168\u0016\u0000{'!rVdُ\u000eg\u0005-83Qp߸\u0003dsp2\u001e}@o\u0012\u0019_\u0000G&68j\u00116}0mro\u001a~쥇\u0000N.i\u001eHX\u0005'/4<8Ib<[̟\u000fe>ӫF\u000fFyeQ)F(h◡lkN\fc^iď\u001eE\u000b0iz.eQ=Nv0&i<\u001eHÕe2pb;\u001a<\u001d\u001f=\u0012]1\u0000}ٌ=܅.d\u0001,r'Q\u0003H$\u0005V0y\u0016gi-au1o\u0001C\u0011<\f\u0016mV%m)\u0017|ypj]\u001fDjh%\u0000Q\u0003Wɟ(\u001b\u001aJ\u0010Nt!)qxp\u001d?\u001aSGU\rၚBX\r\u0000~ʱ\u001dw~\u000el\b\n*\u0019l\bJ\u0017Ve\f@\"N\\ۺA;Hn\u0001l\rٗ\u001bQ\u000bZ\u000b5Qb\u000eqJ[<}\u001d\u0004\u001c~\f}Qy\u000fC\"MyB$\u0000OW|\u0006!(\u0010x7\u0019\u000bp\u0019m;\u00180&\u001d\u000bfٰ0\b|ǣ\"&旹\u0012\u001ckD?\u001b\u0010!\u0012H徭 Ϣm\u000e\u0013\u001evwtZ+\\̈\u0007\b\u0004J葴)2H\u0016r5xB|j\b]/\u0004JqI/\u0000fFG=\"f\u0018=\u0016y{-\u000fz.˔1<5\u0000_5BIs!\u000b\u0000}-}7\u0012^\u000ezp1x֨\u0000a1\u0005\t˅,?\u0010)$\u0002\ta6x!Tf)DU/וff\u00190.Jkz>\u0015c] 1k\u001fp}󑞍Pb5(t\u0007J7C(-ኌ\u001aA\u0013vo6ٖ6*|\u000f\u001aV\u0015WJٞ\u0016@|s\u0007?9:e\u001f\u0019-Sz9i?m2\u000f`RP]\t?\u0011\u0014@䰖-|\u001d8Q\t|)KpsYK&8Nuj\u00119@[0^w\u001dQ5\u0000\u001e|lK\u0005\u0017b2Mx(,b#\"S:B<\u0003i\u0012;\u001e=oL:\u000b<\nُ:阴9{eTf&\u0019dz#aq]\u001eE#\f¢2\u0002VfQ\u0004f\u0003=\u001f-eR>:B|\rQ)u Œ^\u0004#\u001fbm\f^}\u001c`\"f^}1\u001e1\u001esF2+G LT0,\u0013NfT8ץ}!\rX->0'CJp(\u0007+\u001a\u0000Z!5*T\u001aՕb'!YTN+{K~z\u000f\u00071f\u0017Q5TO\u0016HS)Dzd=ٮGG^\u000b}T{T\u0012kD*޶\u001eeTrPGl\u001cU\u0010tfy2R\u0014PUhA@WWUb&u\bVQ\u0004PΪB[gsQ3@CLV۟\u0001p[u}\u0000Zf\u0005{\u0015\u001aX\u000f)^1&\\\fe˖-qE}}ۿqʥtql_tu2Uiq:O-i~܌5\u0007zD:ƀa6\rV\u001e -KqзVu\\\u0013\u00046媹;glc\u000b\ncH6\\1ȓe\u001aMk\u0000ެ}0O\u0010\u0016`ʔaӹJAۺ|+}5ۦ4.\u001f\u0004\u0001>\u0013y~_;DnG\u0010)\u000bɢׁ\flS5~f\u0010_}\u0011d-\u0003\u001biWQxƽA\u0005\u0000\n\r\t\u0017#!<>\u0015\u0010*\r\u0013Gl\u0013됀$&f1]XV\t\u0013 ?`ڴ0\\~Q\u0001+\u0019A?L(\n\u000b\u001d\u0001 t\u001ah[\u001d\r\u0018M3_ٌm4g\u001c\\\u000fr\u0010ջ\u0005\u001aJ\u0011\u0011\u0005u\u0005TApc`V̹qv]c-Pt\n\u000b \u000b\u0003)s:Qۆ'\u001d맊hr7\u0013\u0019:0eU)\u0010}E\\\\ZUġ%\u0012\u0016a= Jd\u0015\u00070l_\u0013\u00010\t\u0015x1\u0016b\u000e\f\u0016ݺ$\u0015ڥHIiA\u0007T\u0002>hעDuP_\u0014/\u0000-0\u0017,v\u00128(d\tٍ\u000b:\u0017oNf^\u0002\"ҲT\rz&:t)=$\u0017!zF\u001etD?S\u0018@0rW\u0006MLw\be!1!7\u00193>AYq[{\f*twħ\f\fdZm\u0006+}\u0018\u001d%rb+ԙ柘\"JbA~|~!`nUǡ5\u0010\nf8\\#\ru#$+`n\u001dG^k\u0014˥q:ֈF\u001eSF\u0019\u0007*\u0017ott!:e,\u0017Q\u001aOSJ%\u001dpgmM;\u0014d\u000bL\"\b\u00115To\u00170\u0011BDŽA\u0018\u0006P9Hs_\u0013]rJhXm\u000bp\u001b\u0003\f2<1zۨpv;yt\u000bNC[\u0011~\u0000ԨE\u000589e\u001e:QM\u0011]9g\\Cn϶ܞC\u0012G䶠m]\u0019FpM8V^mȓ\u001cOuJM~V6\u001eb 3\u0005\u001fv~)d8lv0m1E;ʖ\u0002d}\u0016/ͣ'\u001dn1H\u0002\u000f\u0010Kf}i\u0013aeQ-,\u0004i\bv47~,_\fH\r\u0011C'ĀŹLd5]6RSJ\u001b\tE\u0004(#By)\u0018\u001ai$?mR)mn%m]ԡ!c-sQ\u001a\u001bCR\u0006c6e|ٴZ6!a\n~08K$o\u0014<40\u0007R;q_ӹט{\fIWoُJBHͮ\u001d{$uqcv\u000eƠ\u0004?Sn\u0014Y\u001b-?N*$8oSٿLe\u0005izq4z?2kQT77;$,\u0003syK.4@–9|Wgg\"Ly\"779\u0013\u0011݈G9M;0:$\u0017Y#\bVSdm4d*\u0002…zm\u0018 63gLJVϬ\u0007\u0011\u001eEG+;K,3_X&YS\u0007c/꟪3VJßQfmo6Jpr<.H]\u0011\u0006c\u000eO\u001a}y򁓬VxF88uK\u000e\u000e\u0001@r\u0013$\u000fouA\u001d@ZP\r'}\u000ei1,OO'O.+[vx\u001esIV\u001b:+LO$tp~\fgz7cr:5]p\b\u0007\u001e\u0012A\u000b>ޥb֨5\u001dVQ)\u000eg\rڐxw\u0006x}4tyE8\u0007gTR.IGMѽGQGo|X<}w\u0013O@\u001eU\u0012DmE!;\u0019<\bw\u0018\u001f\u0013\u001dأm -Y\"\u000b8X%xv-{\u0001\u0018=j\u001dA\u001d|g/8\u001ez\u0004ap(kq\u0018/\u0007oTQԄG\u0014\u001f\u001e0I\"TL\u001b\u0007t\u0018FGV6=w.\u0019O\u0011\u0012\u0004N\u001f/\u00019WfwC\"_\rvq?3\u0010g9]qFq[wH\u0004\u0006W_׆a;2(\ngu>Ͼ\f\b;W#\u000fҡ#M3\u0016) z>\u0005%螬`5E\nٙ=\"99N;=3H!\u0019mEr0\u0015!;x\u0004-<-kf:\u0000̪|֩HN\u001b\u0019碪KϼB\u000f1\u0004KmxE\u0018HciK\u001b\u0002P\u001a\u0006$g.$\bܝGVgTt\fh-HN\f9[gۧTgM!9\u0018T\u000b?\u00196vL\u0016\r^\u0011\r\u0019_\u0013:i}ۨ4#V\\v\u0000M\u0007mW\"\u0000g,YX8ZnPAY\u0014\u0010*T*O6\f\u0014\u0000\u0019\u0007^aa^9kr\u0005e}H\nU|:§[XF`y;kHy݌\t\u0019\u00029&'\n\u000e5\u0011ǭ\u001ek\\[ \u001dVyɎ\u000e\u0003C\bYsh\u001c9'OsX\u0013Ei9XbS.y%7?5۷[2lWAIHO{Ӟiޓm(b@P<(\u0002\u0000\u0007\t\u0001CS~\u0013IfX\u0004lnHw \u001a!Xb;\u0005\"Hp\u0000\u000f|\u001e޿\u0014\u0001B# \u0005w甂\u001f\u0014}×}vՐXtsK.;\u0012Y\u0006+,\u000bo['=Pk\u001b@Ëi\u001d9G$\u0007\u0013>L\u0014\u0005T\r.P/\u0005\u001aK\u0004G\u0001<}%S\u0018vtpRS8\u0010ZK[9i%\u001f~\u00146F\u000eŚ\u000f6hK\b\u0001'Mx)C'z\u0019\u0002h.\u0015\f(,z+\u001epVח\u0004'e/\u0010\u000e.=r%\t,߄[|\u0003Z($&b=\u0002ߴK~Ë~\u0011*/\u001dI\u0019k\u001a\u000b@a/+3pX\u0001\u0012\u0000F5Y\u0001(++ ܲ[+bZRK%Pe06 \u0001?\u0005\u0003\u0007`\u0010@5I'dT\u000776)\u0002!\u001b\u0004A@y\u001e;߬K['j\u0016H\u0019ч~\ts\u0015EOoP&\r\u0011K.i\u0013\u00024ADƕHX>0M\tk)\u0001@\u0002UL}f:42M`ڐ2Ɠ=Pu:F6%.-P[\t\u0003\u0012Fź?=[py\fosJ2^\u000eg\u0007\u001ef^1\u0001q=-B\u0002q0h\"(0k\tc\u00105\u0007q\rzy\\*χu| Ɋ6|iy̆<$`H*K>V*PCx#H\b\u0002\u001f@)\u000e(AO`gJؼONMM}$#qH\u001fO5BSMbtd,b\u001fcny\u0018z`s\u00124a+1O|#\u001b\u001d>M\n\u0011fo?\u0019\u0012нzl\u001ac8aO_ľ@c\u0019\\J\u00131\u0003/\u0017%N$y=‹IZl\u00039i>L8)+\u0014\u0011>>3.J]$\u0004Q|\u0007\u0006\u000f<8\u001fDV Tc\u000b\u001f^M2=TS]\u0014<0\u001fI{bIVVN?t\u0000Yy\u0006wN\u000fϔbC23k\u0012h\rd\u000f\f>\u0001:o\u0011g7W\u0007\u0000MRV\u0004^O,F@U)\u0016\u0000gqX*\u001fZ<9?g1q)z\u0017*M璆\u0018gx \u0014t1\u001a*\u001a޹\n\"Smd:\u0013+e?n4),tbVhbY^\n}\t(ch0t6O{dδ#TysHչe,19Ke)%gN%\u001f*\u0015\u0012\n-dO\nD=B3\n\u0019\t\u001f\u0019\u0019Y\u0005\t?L]\u0011AXѵ~v]\u0014Q5^\u0014JҐ$IeˤfApתj,LU6E.\"Xi\u0005\u000bR0 \u0014\tdH\u0004L\u001bCpX]rsc(\u001c @P<\u001aX\u0002\u0003\t,Fb\u0014\u0001(\u0007\u000f H8\th`\bS֩ꣲ4\u0011Qt`\u0001#}f֠\u00155YIRҨx/G!Ylk)Lo\u001b\"Ofh'wV\u0005\u0012\\\"ή\\\b҂Xv(Oڲ\u000f\u000f\u000b7rˣR\"\u0019Z\u0017_4h#BIzѐhv-oj7^q!'O\u001cUzFd[h\bڈג-:4R7mrsߛ\u001b]RfѓQ0\u0000\u0015\u0010\u0004`v\u001b9\u0012a\u0012!6&h}ĆPFBAa\u0001y<Ü\u0010,\u0019B$\u000bl3^/Bb%#+|\u0005g|#mV=cvE\f\bEDhSDHUj(B\u0017\u0016\"wE\u0012K޴\u001ev)Ebu39lPj6Ֆߑ29ӈM0#3gTZLmx\u0016=\u0019+BgLPDjJe䮭5\fy\u00043\u00167$݄ҮT\u0006ECD&L#c6…\b\u0017fyJYR#\\'U\u000bj\u000bpD0Zh4-W2\u000e\t\r+k KU'\u0012&\u001dpЕ#6eZ\u0014m0(\u001a_ZȄ߆\\\u000bXؤ&p+aJJ9\u0013g,\\tŇ\u0019,J>Ca$\u0018\u00193\t\u0006,\u0016 \fA8{\fN\nŪZgWg\fc\u0018wU:<Ĭ3FVeq(dKbV4;ckGV3Faʭ)=ejcAM:1|sR7TF\u001b{3FRi\u001d]GYzJLs6|\u0019\u001bM\u0015\u0015\u0018R\u0018W#\u001d\u001c\u0011\u0011qi&]J*o^R%\u0016sB7&v`1r$G\fi)X6{,.YvjmRlm7%mmXK,3-d\\͖\tVD>\u0015Nt|Ը\u0017\u001e\r]qen{>?7nT_\u000fJ~~0Ϛ\u001a4~cNs\u0019\u0013\u0013/+y9\u000f3\u000b\u0011\u0013\u0013ψgBA\u0013~?꿒噑\u0019%~û;+B>%jSk\r{=<]Dά\u001ck`%U]\u000e]Gt6YG\u001asù\\d\u000ep.msM\u000e&\u0011\u00170ӽknk)f<3\u0016IO,\u001b!2\u0019L6یg]2N\tǿWظ]IF}6ږ\u0012\ftZBS\\}Hu3iHq*0%\u000b\t1љ>#-g$~mhYϸmwuCfs(jdh6\u00173UdY\f\u0004kdd\n@c\u001e;Y\fjYY8ȘHt\u0016f\u0016b=兯\u0017nuuu.#u̒K*-]ZIVvX+j^$Fz\u0015U\u0015\u0015\u0015\u0015U|TR#m?iN2oD*\u0012hj\u0004o䢓ȮL&Q*ݔJ=\u001b(EV]!\u001a5\u0013Rn^Myn|\u001e{Nhm[gt:㹪4c73>Y\u001e`,>ϵNE9gU)wDV$Y>@(\u0012\u001f\u0002\u0002\u0002P0(\u001avKz\u00046,<~yGIϥ\tYU]|dl\u00033wMdhD\u0014<\"J)[\u0017oL\u00154&ٜ3-w'\"}/)\u0015:oey>?\r\u001ep!\"A5pp8p8\u001c0\u0005\u0010\u000f\u0011\u0012\f^@\u0001\u0003\u0007\u0005\t\u0007\u000f\u0007S\n<\u001e\u0012\f\u000e\u000e\r\f\u0010\u0011\u0010\u0010\u001e 8\u001c\u000bxHDhhXXPPx@48@pPpDLDL(<4@(\u0016\u0007\n4HL(@\u0000\nT\u0003\u000e\b\u001c\u001e\u0010\u0010\n\u000e\u001a\u0019\u0018\u0005\u0010\u0004a\u000f\u0002\u0005\b& \u001e\u000f\u000f\u0005\u000f\u001a\u001e(\n\\\u000b\f\n(\u0010а аA\u0005\u0011\u000e\u0011\u000e.\u0000\u0005\u0005\u0007\u00118<\"<\u001ch3(B\u0002*x@PY`\u0016L48L<\u001e\u001cL4H((L\u0004-zනs\u001e/sS\rY&\u0012.$:T:vOOM&\u0010\u0003lbݡ\r#(wQ;\u001dQ\u0003\u0001ۋ4'ڇ\fЋZʭT:\u000f\u0001|i%;|!M'+\rp;ߋ\u0019EM\u001d\u0017\u001eR\u0000jR\u001cs\u001e4\u0016\u001fB/\u001fM\u000b>\u0000\u001a\u0013E3>Mm\u0001\bkDA7-\"@\u001d\u001ala]\r\u001cBnm\u0014\u0002\u0018Y\u0000\u0010ș\u0010D\u0014?Q|\r\nڽ\u0007q<\u0006z\u001a\u0000\f\u0011w)7\u001es]3\u0013>\u0001/!@=n\bT\u0018E{xɮ.\u001a\u001bpQ$C58H@[=\u001e+Ium'3oDžzӬ\rE.z\u0019\nVO11\u0019xnʺ?\"\u0012\u0000Y\u0005N\u0007g^#q@kի\u0018\u0010\u0015\"V^ue#N/'\u0002xe\u0002\u000eYu,vSg~O8\u000b\u0012\u0013]M\u0019\u0006i(3\u000b\u001fT6v$9+\u000br\u0003Av7\u0001 z\u0001ssBM\u0007\u000e)/K9\u00075pՏJ\u0000;\u000e=qpýoڍ纑\u001ag5\u0010+΄6\t\u0006\n#Q+zea\u0002_9\u0004ة\u000et\u001a_݄m\u0010\u0006c{B}\u0010R~\b\u0018d\te3gSwA:\u0003\u001dPrRDX\ft\u001d\fP-WWZXצ\u00012V6JW\u0011\u0000Y;\rk[\u001fe.\t՟{۩?ϳCRwҋzBקg(:\u0000U|<ŤE\u0014Wi{MS^\u0007l][g킁Su\n\u00135~́\u0015Y'h\u0010`h\r8GZ,ӭ?n\u0003p\u00037RW\u0019+\u0007O\u0007pups\u0000\u001b^Fv?\u001f\u0006}\u0001\u0011+`&,A{FJGL/Vlw\u0005,n(W\u0007\rX&,|s\u0015\u0016ܩ\u000f7FF+$F\u001c\u001fw\u0006\n0j\u000f0\u0006\rؙ\u0014:\u0003\bw`0Xj/P\u0014G\u0015\r\u001fLz=\u0002\u0000WT\u001d®zK-}S*Db2-@\\Ԥ\u001bIR\u001a?TQ!\u000e(~Fd0\n\u0015s7%_@)v\bSlO\u001b]k\u001f\u000f>8RII(s*ӣL\u0005\u0016-e_\u0011,IiX\t\u000bwRP4ޱ?}\u0015il]h\u0012cѣ\b\u001507Qt)Y\r\n4T(_Iު10j,iNc{\u0003L\u0000:\u0015\nV\u0005b\u0001#kypBEHg\u0007;z@v_[\u0001_F\u0015[-\u0011bҎF\u001fx\b|mO(w!'\u0002Y\\\u0013\u0011t\u0018t\u0012`CG!V;D@H[[A;P!dO\u0016$+cX\u000e\u0005#-\u0001/WC꫁7hvT\u001c߷RJ4ѳCf!\"G\u0016\u000buf0*Fs\u000fP!\u0007a5zc[I/J̐a0rmFcUs#츦\u001dLr͉(Y^\u00029\"VX>p`\u0019aEj\u0018vq\"<.-ūKw5d]BrA\u0017c\r#V\u0010\u0007\u0012\u001brkT]\u001fG@(/\b\u0000$s\u00111@5'\u0000N4VJX-딕ZW:v17V8+,iLuP5\u001e\u001d\\\u0005\fZF\u0014yٙǹKa%Eu>)N\u0010Q`pڳڷ>\u0006\u0013\u001d\u00020\u000f`\rIwB\b>3jS!\u0003᜿\u0013Ϥ\u0007/\t:\nU3`4;\u001bm#3\u0006(m̉f-=B7#A\u001co\u001a61o@\u001b\f)8*\u0007jPLm\u001ePӠ\bxJ!'O`reab۾XcBQI\n˫b\u001d\u0013ڲ\u0002\u001fF)eBaxH\u0002\u0003#*\u0002\u0003͑\fkx0\u0014M\u0016?b3nס\u001e\u001d}#V\u0001o\b&m2C^mOR\u000e3pp\u001cab(Ctw!;\u0001ho\b\"({q%22\\SP\u001c'\u0006%y\"ɵ?vP\u0006ncΒ0rR=d\u001cbCɖFbM#k\u0015\u0016L\u00004Cȱ`ؽnI\u001bJJ\u0015\u000e\u0003{/h݁k,\\q\u0013[|\u0011\u0016\u001b\u0016ir`\t:(QW\u0004Hi/\u001f:\u0019ITu\u001b(\f\"v/F\u0014hC(\ff21(G\bHcD\"F4\u0007k.\n\\q{;b\u0004\t\u001f^%,*\u0014\u0011u:\u000b_ ]\u0018\u001a8&\u0005fLb4d!NG )\u0013\u0007725mQwJ\u0011@#TpG1Q5VW)\u0005'J.O:el\nLn\f\u0005\u0014\tV1CON 1p홏\u001eiݡzJ\u001d\u000f߮\u001d\u00004ņsFB\u0005.稔+2.o7\u00114qoqs#K\u0015YNV/\u0014\u000e\u0005N\u0004N\u001an\"d\u001fՁwb$w(g\u0013μoyͪo(1\b\u000b-A2D#_\r\\\u0003`p*0'\t'vo\u0016\u0015k]\t\u001a0\u000e*}vTc\u001b㹯2ΩJRU\u0005m~7]r\brʭQm2zH!\u0010II\b\u0002X\f=\u0003T\u0017\u0010-mGȒ*I\b؇d# \u0007ġtRT2EŦ$B7fmo4=7S\u0003\u0007R\u0003\f!ڠ\u0001 ۡ?~gHȕAE?~dĽ\u0010Nx2\u0005f'\u0011?)C\u0007\u00184'^\u001d\u00014ZG\u0013CT\u00057х\u00123_7\tA9\b\u0004$^>u.DqE\u0014/UtQ=\u0014I,`d4׫6U[\u0011Q=\u0019\u0015Bm[\u000e\u0019r\n!e.\u0017L3%S`$LAs6_\u0012rL\u000eԬu[\u0014\u0004\u0015\f26ojO\f\u001a#>*DJ\u0000ǐ\u000e\u0010d49/{D\f)凂0Y\u00107S̪仜C3y\u001f\u0016\u0006\u0015L8b\u0016h\b{jd)rx\u001cD\nBT\u0006iBW{(u)OxYpO\u0000`fTZp5f\u0002e'@C\u0014\u0019ٯ\nz 8q~DK\u000b}yi|\u0004U3|z\u0011\u000eA\u0019mӁ\u0000&\u001b2\tG7\u0006ڛ/\bG#\fg&yǕLT\u0015lP/]\u001d \t\u0004+$<\"3uzpKm\u0014\u001a\u0010\u0007!\u000e02\rEeiT\u0011VdcQ\u001b:H4\u001d\u001e\u0015Y\b6=\u001f8\u0010,R\u0013|\u001aײz\u0004\u0000\u0017OŨ1\u00034Sz~\n2(e\u001a<,\u0016POL'\u001f\u0005\u0011\u0014BCem\t\r\u001d\rO:f\u00139DHb{Ǵy}1[19߸֬\reT+|\f\u0018\u0005\r\u0019\u00017qJӞA-\u0003Lת\u0014\u001e#D뺳\u000e\u0015\u001b[n^oK\u000ej~N3}!ڱ)GcQɄ\u000f$JR)]57R\u0012t!\u001a\u0019\r);\u0011G?]\u001cz\u0003FC\u001apkuG\u00052\u0016\u0010\u001eɉ}`\td\u0001/VGj/gg]\u0017liGoTUi0Jy\u0000\u001fp5h\u0012~oOK\u0005K(ywZ$5l\u000e\u0016R\rI?Wa0\u0006Ϫ |i)f\txA\u0004n:s):1%_u\u0018+\u0019\u0006D7A_L@4CHj\u001c\u000eAx|U\u001c-r\u0018\u0018h\t6V\u0018ǂy'\u001bR/+\nj?)z\bi0I\u0005RrP\u001d\u0003\n\b2ˉar,h\u0002R+KJ2'2vmB4\u0010,#_\u0016v\u0015{ɸȟ3f=\u0005:eur\rP*\b\b2\u001c\u001e3:gъ)\u00023i\u0005ւw\u001f\u001feG\u001d1S\"Dy1Af9\u0018\u0000!R\u0010\u0017\u0007\u0007ԏ\u001a+9Ř\u0010'k?\u001bR\u00065㓄gxZ0_\t=\u0016\r3\u0002c>-lC#\u0007\u00193\u0010\u0013Ψ\f>\u0005a\u000b\u00049w[=\u0007S׭Yα!mMv飦u\u0001ēM\b,l^\u0002ء!]]f?\u001b,x]t\u0013(\u0002d\u001fqо]W\nV\u0002b\"\u0001.Ċީ\u0001n0\n'Ȑmf\rud*ug.\"\\K\u0003\u001f\u000e* \u0011M\u0013ZD㪇k&\u0019ޑbYH\u001cjB\u0002UuE„S\rB\u00043\u0015\u0018Ǒ-ӌ?x^$\u0003-1WrX\u0016O\u0001 L9<\u0012+B7\u0011u\u0011\\l\u0001Ǘ\u0001m\u0010\u001e\u0011r@C\u0012H%'\u0013=\t\u001f̰fPqmPtN\u0007\u0011\u0019ߦ)\u0000-\\dΡ%֬\u0010@\tAs=9O񤖕3\u0010ql\u0013F0\u0018\u0004)@Z9aI :zQJ^G֋hMD<\rvzq\u0002BU\u001cԨ*8d~[}\u001a\u0010A:\b\u001e~\u0017\u0012%H\u0006^\u0015\u000f8[w;t\u000f@Ta|\u0015kE\"=\u0000mA\u0014\tY?L;|\u001d\u000b\u0011X\u0003Me*J')\t^8|,R\u0015gМOa\u0015V\u0011~shW7i\u001fuG\u0004;ya('QC \t|O\u0017-\b\u000e\u0011.\t9e\u001d\u0018\u000b)\u0014\u0015f98\u0017|EM,\u0004J\u000f(f,\u0018Rì\u001e#1\u001e\u0018PɆ\u000b!IDYnߠJ\u0006\u0001i[z\u001bR66\u0014\u0013na$'\f|}D\u0003&\u0000F4P\u0003[\u001f\u0002i\t\u001c\"\rdS\u0010\ry%gs$*6UE\u000bx\u000fÙ%y?qVk]\u0005dwo\u0012\fXd<%\u0012i\bLhЍ[\u000b\u001a(_U\u0004#-\u0012qblz!\u0012M]Cp\\\u0003)\u001aX跔D%\t\u0014[\nXƺ)R\u0012=$\u000fu\u0017\n\fdpݿ\u001f\u0003|\u0003H,f9f\u0012PtW担c\t)͐CO)θ5)\u000b\"\t-ƛ&vg 5mT\f\u0001!*\u0016$\u000f@eEcQrM+>\u0017#/L`zֻǵ!\f{LZQb\\Ш8\u0015\\qa=σ$w4Y-k\u0000KLj\fӜ\u0014gQ0\u0005-&S'']g@Iz_Cԗ9\nc&vs\u0011`\u0002(e*vZPF\u0012\u001a~ۦ5aX(\u001c\u000bL\u0019\u001a/[-\u0013 g\u0005\"*@~\u000eU\u0010\nsl> }tj\fQ0uL$EN\u0014U<6A` KKhRάxjJh|\bRB[;ZN|D72'bd;m!9X\rq22UEtIt-\u0003}\u0015^^\bUſ\\!#Ϩٸ\u0010\u0016lz#\u0005g:+\u0011\u0004PݹNAݫ0%R\u0011-SOqr-|\u0011\u000fJ+\u0002,\u0010Lw\f&A%B%\u0001\\Zbmk(3z\u0017h\u001d#\u0007޳BG[d;\t{KT,$\u0016w&\fq~ԗ\u001b+!PT$\u0001\b63V7\u000fR^#\u0016Ϥî:3vF.\u000eԀ\u0012\u0007aYk\u0006ƩA?UI\u000f\u0013iv\u001dm>#\u0016Z&}OI\rXQVŁ\u0018H\u001d} !޲s]\f\u0013>\u001byì\u00020W#Q55\u001aaBW\u001d\u0018q[;\u0006?;~8Hk\u00013\u000f\u0016CL*\u0016Z+RFF\u0014Ny]\u0012Dn2#!Ŵ$0\u0003TԢכ\u0017CI\b\u0019'kľZ{0k{\\\tmޑ!C(\u0005Rno#3\u001c\u001e,lE\u0014>aXDB\u0006\n\u0017Tm\u001f~d(\u0012<\u001d'$)n̡,Mv~\u0012\u001a)\u000bᡧC:\u0006Ĩ\u0013ކRޡi3hW\u0017ov)\u0002m[}QuCķ#Abz&>^M[A-F\u001cR/55X\u001e8\u0015;8r74;~\u0004]\u0003fmC׈wc' l:{aѷ\u0012]\u001a\u001b\u0007l9Gp0\u0005pc\u00068oDm\u0005Es-1\\o(g:\u0017 %s\u001bTk@\u0013\f\u0014\u000bIs2zȇ.Vm\u0013v\u0019\\LD՚\u0011\u0000\u0003G$F>\u0007\u00181\t%p6Q&[eU\u001e9\u001f\nQ\u000e(;]9XZl\n6M3e-5,\u0016-2Ly`AS\u0002\u0015U#CU仭>RZ\u00185q\u0007L\u000bB3wPaTj~+bE|7{\u001cX\"cB)h\u0014J\u0000\u0010\u000174\n]\u0007\u0010w[.̖V[G]\u001e03\u0006lH\u0011)\u0012\n3ΞۋS6$Ē\u0011w3\u0019Ʉj,Oy\u0005*\u0000chPaAQgnS\t\n\u0002jP'eAQK]Y1\\8\u0013:7\u0019\u0019U>q!%bwb\u001c;\rz*„H‹Mf\u0005?nOmY\u0011Q\u0006z\u001fq\u0011o<\u0018gLKp\u0002y\u0012_\u0015}A\u0014\u001f\u001exʥ+Y\u0017^\u001c\f H\u0004H\bB\u0014\u0004(̩Q(h\u0000\f,*#27\u000el\u0011\u0003O:h͐;LF<\u000bټQ \u001a\"&\u0015\u0005\u0015\"Fe@X\u001d{^NU\u0007\u0007dC\u00063a0\u001b[e܆Qpw*T&vs|e\u0010QEO1\u00116\u001c\u0018J[k]WOJ_\u0015\u0000_a\u0017ɰğ<\u001f\u0014K\u000bރZ%,PG\u0004~+gAƵ]]P\u001eΧ6͠g\b{!\u0014qY~Ȧ?63~.w)N\u001d\u00101&i7Ú)xC\\.D'%,\u0015UoF\u001e^͂\u001cx̃9cN+l[\u00133\u0018\u0010oB\\\u0012dJYJ]\u001f:3hwTk\u000b\u000f\u0002O.I]'H\b\u0019Gh^\u0002G\\4*\u001ab\u0003\n6\u001bf\u0007\u000f8\\\r]ۜ=s\u0017FRb3Bq,@\u0014j-LhJ^\u0003y\u001a0\u0012hF%!?Ql;UV\f\\@\u001cVXdOQl\u001bP+]\u0011p!uBM\taT\u0007\u0015CPs\u0018SG\u0007sEL\u0013!`-]\u0003k\u0006tDI6.\r0d~e[x`cB\u001a\tU/\u0010xh\u0016\u000ft\u0016m*qjC\u000eMwG\n1‰%؞~\u001b{O\u0012i\u000fv}\nod\u0018|\u0019xG\u00005\"T\u0000w9CXh`@Y\t.u\u0014A,L,Y)mAGf XE\u001cs{\\j0?LtSz\u0011CN\u0013 dmi&hyr\f\u0014#֌҂\u0013<ŠAk\"`i\u0005G@\u0016\u001dPv\u001aa/6^X$|\f,ۙR\"\u001c\f\u0017k.'F\r\f\u0006h\tKg\u0006fؠ\u0019rgćN-9Bu@MI[rg\u0004\\`E/]mF8bM˨8\u0004K'+\f\u000f\u0004\u0019\u0006]\u001b\u0019ik\u0015sVJX){9@:C\tĆ\u0015]btd78uW4V8ŝ\u0000&\u0013xN\u0006\u000b\u000e_Þ\u0003\fz0眏G ~\u0013 O\u0013\u0002\u001fn\u001awq\u001c/[jG`BB\u00040N;\u001do3D\t:\u001foB\u001bL^_YG\b\u0007٭oE@{;W̥S{\u0014~\u0002p>\u0005?M8ZjP\u001aHFY(?(yxD\bͅn=Οz(e:>m\u0002륨x}]O\fd\u000f\u0001\u0017rr衙jW2c\u000b#x\u0003l\u001e\rhW`PNǞ0=܇)o\u001aM^B(PBz7sF\u0005ݭ}vJ\u0003BQl\u001a\u0016 ѐkx\u000bwP\th\u0004\n}y&\u000e\u0000\n\u001f\u0014Jhld\bh!\u0013'i9󢸞N\u0015J~\u0019)D(\f+\u0001Q¥\u000f\fj\u0003s{;\u001a6G\u001at|bmoh\u0000^\"?#ea7;\ra\tmP.z\u0000\u001aq֬BËˊR[;Wg]nPwYKZ^ᗽ|\u0013\u001aNK\u000b󄛕a6F[65\u0000)C3y֪s\u0005($4iWA\u001c\u0013\u000fZq \n1cN!\u0013f$\u0004\u000e\rΧ.\u001d+\u0001L&SWdž_\n3\u001dM|N'H\u0017\u0001\u001e\u0007I\u0001Q\u0017(f!om\u001b_`3-\fPIb%%\u0010و\u0011F\u001b\u0019l#\u001fmHJ\u0000\u000e ljb237\u0002^\u0002\u0006sJV\"!L.f'\u0010\u0007\f=`6TzP1 \u001c\u001d>\u001d\u0002yI{N\u000b^?$4˭_%Tl0~K砻Qg70+?&6\u0001\u0005gW=F\fFV5\u0004B\bG\u0003\u0001h\u0004AH.`Fn\u000bNpi[A\bqD\u001c\u0004?&0\u0011\u0019=%}\u0016W/xluj._:*\u001e[|:l4a{!CC>qhtS$;l0D\u0004|T#8\u0000?F\u0005F\fpC\t\u001f|xܿ\n/\u0001V\u001a,8ƋǶ6Rs\u0017u-0oQ\u0016Eb\u001f\u0006g\u0004&2x&;\u0018zpL8*%OL\u001fI\u0018Ҝ'\r\u0012T>S\rTjVH&A:R(n[PѿhQV,Y\u001fq|\u0002nG~˭'R]A\u0010De\u001d>c\u0015a6\u0015\u0010\u00152x\"\\Lg\u001dC\u0013M\",@LE0Z-\u0005Q\b򖏸}݁Y\u0011Nvq^A=()ܐ=\b\u0002V!ipyRS\u0010mԐ\u001df2:\u001cAs4\u0002\u0015s\u0002\tuп*OU\"XbAL\u0001\u0010/lCB̜TnC(\u0000rV\u001c\u0016h#OѯQ2\u000bf%R[$R\u0002DI\u001aQ1M Z0<3H\u0003,$m䏦%Qm*C+\u000eM%tdB\u0002u\"\u0002n\u0004qhۓ\u001d\\\u001dZ\u0004P\\%`{WuF\u0006#\u0018_}D*\u0016\u0016\u0019Tq\u0003\u0007P\u0007L-HtO>ن;^\\z\u0007|T\u0012\r\u0017F*u\u000f\u0016z\u000el@ Ȃ\u0015\u0010\u0016\n p,\u000b9\u0002T@gw]Z\u0010YG=GI\u0011:?rO\u000f\u0005Ze\u0016B\bG)b\u0003W\b\u0012\u0002\u000esNIlS/\u001e\u000f\u0004\u000b.Ѭc@G\u0016@1k|o\u000b\u0018Vk8@PIz4qpSE-\u0000&1\u0010ΪR\u0000L f2:P\u0016Μ+\u001b\u0011갨e[\u0002\u001eAP\\oL/o|v\u0004\u0012p1x}|tEDS%R*<цU\u001e\u0002ȳP\rD\"x&Y\u0004O\u000f6[\u00179m%΃M\u0007oE\u0014ʵPSC\u0003U\u0004)\u0007e!9֢Z\fj \u001aGE-lr\u0015\ry\u0002>8\u0006)S-yS0agw`_Cm\u0006d{J7\u0002\u0012&h\rd\u000e.\u001cŦC'|\u0000\u000f0\u0007\u0018xN>\u0017fN=\u0014Lt@\u00018䶟J;\u001chEϟa\u0010սSBټ\u000bʂO\u0003k({\u0015zE!ZF\u0016#f\u0013$Jt\tq\u0001o1AĠ=\u0000Ț=u_'\"ze\bI,\u00104\bV`KRC\u001e\u0010\u0019\u0017\u0002\nZ(!Ҵ\u0005I \u001addT\u0016p\u0017fbE\u0015\u001d\u001aey0ˠc\nj\u0010z\u000f\u0013yT?J\u0000oQtdF\u00125QLؿ<+[=gb\u0001RD@v-\u0000\u00011HŁێOjԋh,-ld_\u0000!\u0013\u00199~s\\\u000f,\u0000s?\\a!C/\u0002!\u0005^!RN#\u0015\u001f&B\u001dVȜ\u0015s׈_g/n~l\r2*n?\u0018\u00144\"\u00016U>6וK\u001c\u0000\u0004V%\u000baB\u001f7#\u0012ˡ\u0004\u0011\b\u0013A\u0015H\bg\u000fgn\u001cָ{`I$ܳzl8[F1Df\n\u0011\u000eDpVz\u0013×8\"VnI{3psbR\u0003tɎx@\biq*\u0002P!R\u001a).pt\fT\u0004qq\u0015É\u0007V¤W(\u000beS\u0002]pQo6҉hR\u001f65_\u001do\u0004e\u0011&\u0018DJZD\twa<`i7S*h;:D1w\u0012\u0019\u001c\u001e#Ȣ-@;y@w6A\tyKሠ$\u000eA\ng\u0004\u0003'kz3\u000eE,\u0007t\u0003ba\u00057([a\b\u0005#\u001a?\f\u001f\bGBP\rΟ35h{\u0016%D9\u0001g.\u0011E(\u0011KpX\u0011ퟘȲc4?ϡ_$b9R)\u001eke\u0001݆\u001fCm39=\f,\u0018\u0013FQ_a+\u0000\u0010ZG۶\u001bis]\u0006[EHV\u0019MzQ\u000b\u000b`/D0l>\u000f/MwCM@@P\u001a(Tҿ4Pĝ\u00160\u001b\u0016U +\u0005\bD࿖YAŘJTCO1{iG\f?cQ3P\u0019\u0016WI\"4\n\u000b\u001a\";o'\bK\\\u001fR\u0018.nw] '\u000eEe\u001e\u001bEX\u0007\u001736C0\u0013b\u0014\u0016a\u0014U(h\u0002Zڀh\u0002R.\u001d,.\u001fط\"6\u0007L%t-\u000fw^<.\u0018\b\u0016o5\u0002;\u000e$Eq$0c\u0001im\u0004\u000bىp\u0004t\u0006ũ^$vd0ŕ\u0019\\\tB\nk\b\tF~ӽSDZ\u000f\u001eQ,hC\u0004Rﶃ\u000f2 <,cMgkjV\u0012逭w\u001e41+:`̀z9\u00109—]R\u00023TT=[\u0014}~mY\u0019~e8U)LOl\\\u0016ܝ\u0003!c+\t1֐LZP*\\@hC>۵'6\u000fѠ>6\u001cOR!p&\u000fZ)^~\u0006P\u001csӣ'j\u001fM\u0011ns\u0002\u0015F\u00101P\u001a\u00071y\u001e'q,\u0018d\bCf5\u0005 A˓hB>\u0011\f\tZJjA(\u0001\u001ab\u0014ÿ\u0017|,\"a&\nUӿ,)BQLtڷdB\u0018~\u0010B5pNɅyB0#72ډL|>ɦ\t?\u0007R\u0007C\u001ai\u000b_%q32\u0012ߘOGd{\b)$O\"\u0000B-3\u0005jr\u0005\u0014\u0019\u0006$1.WWY.A`\\\u0018{\u0010Tad\u0019\u0019\u000ft\u000bAȋK⤌\u0011sO¥7\u0005;~\r\u0005C 7\bW0f2}`Cs*ׇF\u0015E\u0015: \u001a66Z5nf\u0019_rvM0A\bH\u000fwZxU»VvHbK^UB_14)6~`txqYp\"R[@#Ojl{\tQYY\u0015\u0010\u0014\\3s\u0017\u0010\u001cY;侃\r9 V\bK;M\u0004=<+\u001af&rBjA^qLMj\u0007(q\"GT\u001cCCe\u001cmn\u001c\u0000\r\t>:Ybt1nxrfKi|5T\r5I6\u0007)\u001a$l5׼D(Qk0M\u0005\u0005ˬ\u001eq#8#S!3N\u0015xr\u000e\ri'\u0016&%u~%\u000bF-\u000f=\u0006RC\n\u0016$i-0s9\u0007(RF\u0000\b\r`As8P\u0016E։r}r_\u0011ؗ\u0006\u0006LqL0\u0015\u0010}V\u000bs'\u0003\u0012\u0018\u0010B\u0001\u000eٶ:\u0014Jx3`\"NRo\f\u000f]I\tx\tS4<^\u0001uEŽ\\\u0006\u0005\"ߠ\u00010R\u000e~\u000f+\u001d^ba,%x\r\u001ad{\u0015Sed\\o]\u001a3T`B\u0007\u0011A\u0014>K‡p\u0004\f$\u0012Ru\u001a\u0015aNJ\u001c\u0012gqB'ҽA\u0001bJArߠnij\u0004\f4>Qo\u0007t\u000fk\u0015D.(.k®\u0001+6,\u0011%I^`1i\nk\u0013넴\u000bzZ\u0014\f\u0016P=\u0018\b\u001cv\u001a\u0015:sQCK\u0010OkmB\u0011ǥ\u0019\u0011\u0004]cIlE \u001d]r\u00043\u0003n\u0007\u001fV~\u000f\u0002\u0006l_x\u00145Lj\u000ey\u0016v=x\u0017g3Ɩ\u0006\r(\u0000yMʳeϗ>*\u001d5Qd1^d\u0016f=m*\b\"j6\f\u0003-m'!ܷ\u001dԩ;u)o`z\u0007AJ\u0011}r\u0014)&\u0005y\u000fT\u001eG=e27t,\r/HL\u0015Īw6\u0018M4}-q(>PɷEwy\u0015=\u0012\f\fο-Ejm\u0001NcmQ0\u0015h8EX\u0003;\u0016jds|x\u0013@B/\u0018uVAd_x\u0015&QW>Ҡ\u00063mEv20=[MYOqR$GͶHE\u0019a\u000b\buqaD͵\u0007%rlOq:%ryaW./GK\u000fRe\u0004\f\u001f\u0017Ձ\rT\u0019ȃ\\mtK!a.PPՑt\u000b##u2\u0015C*\u0014Dgk\u0000vr\u0016ӈ1h._2csj9&\u0006:򉪊H0\u0006\u0016jVXG'\u000e\u0012T8\u001a1h)W>',5\u000bu\u0003\u0002[֫lӥq4i3\u0004-Cq<@:\b-c9+Ѵ>h5${&!\u0011\u0002\u0016\u0002ZHHxIa#\u000b6:CD>\u001e_I\tC\u000fi\u0006WNXԖSHM\u0004V{k2\u0004VJ\u0007#\n{F/\u0014_&Մ\u0016oD/%\u0000\u0004׵\u001a\u000f\u000fFU̐+Qp1{s*;e˔\u0007\rO e/|{@Ք׿m\u001e0*>!\u0012\u0019'\u00193\u0015h}0\u0012{?X$2mh-j\u0018\u00120b\u0005Lkᠳz2M\u001cyzc]\u000brBɈ\u001cd\u0007@\u0005\u000b8\u0012dM0n\u0006n;wR#\u0013\u000fٯ\fDoP&~\f\rwՃ87\u001fB\u000edBu\u0011Cd\u0010}|\u0004Yg^RQ\b\u001d6\nрʤP/%=S5|~#К\u000eh#\u0001\u0005>\u0004(\"Ӣ2r~DX\"O\u0001m\u0006NLI!\u0011*LAB\u001eS\u0001VŠ׮\u001d^53\tO9Ų.P\u001b7\u0015gBw;PB\u0003u\u001f-\u0001(h'\u001b@oB\u001e\u0004{\u0001E\u001d8pY\u001eU|؇$~^;\u0013t]\ft%tjX@V@A\r9Y\r\u0007\u0002\t\u0011@:Sh\u0010%7!\\\u0001Rph:5\u0007\u0002\u0016nB˯C+I\u0010\u0014bpG0!$\u0003L\u001d3J>*6ٙy\u0001wL\u0010\u0006\u0013\u0007)D\u00048ʏ\u0013ߦa\u0010r\u0005\u0014>HizO[>Sm1\u0005\\\tV5/v8\u0010v̭Й\u0004H\u0007t$\r\u00051, \"cE\t[\u001amIh\u0000P(y9j6w*9.\u001f\u0010©%2Sʱq\u0006nxɤj<\u0002&\u001a\u00074Wc\u0002 \u001c744AةJ\u0019+w0+)\u0014((AC}v\u001eW\u0003OBZ7(\u0015Un\u0015ѱx9(-E]D@\r\b\u000f!3\u001eK\u000b\u000e̬wĤ\u0010r[;N\u0010`S@sỌ\f\u0011E\u0017i,z\u0005X6/Vg\u001aʺLWNMe7p{\u001e,C|Wvd\"\u0013s;\u000b[x!v*.\u00060[4h\u00030\u0019\bpwM\u001dj'Xq\u0019O1\tXIP(\bl}$¡GhFz3_(/<6A)LRpm\u001dÒ\u0005\u001c\u0014-(w$F/\u001d\u001e*\u0018+_\\F.?8c=@LǤ݃5Z$\"w#2yl\u0005uމx%}e&ah\u0016zZ\u0012J<@>HYLk$t|\nO&y(W T\\\u001baVO~aCʃ/\nעUz@WU\u0014h8h\u00073wQYx\u0007sWա8母x\u00141rψ o3\t{d\nޜ?r\u0012=<\u0002ee\r\u0011IAȈc\u0002$W^yi\u00049Cv\u0004\u001cs\u0016\nuҾS\u0016EY\u0005Tw4\u001f\u0003(FS\u0007oܩ)OM\u001fxZh\u001dEW\u0014'lュA\u000f-:21OF^Ve\u0001 ;Dh+߁,mz\\~O\u000fQs&\u0006e\u001d~u+V W`z$\u001f;]mߦ^Stw\u0010\u0015!}C\u001c\u001asC$??\bg\t$jq^HX\fDi\u0010\u0012F+\u001e_\\k\tj{XDM@\u0005=B\u0019x\u001e\fN\u0005\u0001DfC\u0015\u0013H_N.ӯ׮|Qen\u001c]SO\u001a܆\u0016\t׳\tVb_ttl\u0018\u000f^B\r\u001a$\r>\\V\\:\\n\u001d\u0010<\fGWSXO B?0\u0011z'#cU\u000e\bW_S\u0000&JR_uPd.Y\u000f9{\u0002\n}_(Dt\u001a<}oc\"F;YYQK$/\\cٰ@W26E_n\u0002\u000f#\u0010D@\u0002\u001ewS4xA\u000f@\u0011/Ô\u0004?\u0002?-\u001f[J]ZXJk%O6?h\bL}8\u001f)?6\\JV%\u0001\u0019$EϞ\\\u001enHp\u0013(T\"3;㹏XŴ0 P\u0018]/\u0012\u001b3Ge/kʹn\t!0ݢFh2d\n\u0010[`E\u001fV^nÐ\u0015\u00162\u0007(\u0016^K=\u0002T\fq?\u0017\t

wn\n\u0013\u0014fuUK\\'Х\u00119|bipF\u001eپxmMK\u001d.*(\u000ff#\\ZJIJX\u0006\u001c\u00029^mB2kC࿳5\u0018,&\u0014\u0002B.Lߺ\u001c\u0019;61?\u000b$\u001aD7R\u000e\u001bG\u000f\u0015h\u001d\\Yź\u001fR%!d\u0004\u000b.|\f~+4\u0005u\u001c\u00000!vݏ\u0007\u001dKğ;G\rb\b\u0005<\u0000:ћv\u001ciqY'Sb䜢>r$\u00005q]ړeF\u0003AW\u000b-T\u001cާt>\u001cV\rx!\u0005̑$RP76\u001bIWp/NM-3s\u0003&\u0011w^\u001d0zj\u0012Iǿ\u001d\"cL\u0001\u001f\u0011BjCu2vFD;ai\u0016h\u0010\u001fa ecsOnj\u0010O\u0001ZBR\nx#\u0013CFr_GXI\"\u000eé㻂\u0005%5\u0007DL\f|[?\u0007H\u001fGl*%gx\u001e\u0016s\u0019\u001b\u001e7m9b#ZI\u0011`lR|\u0012\b\u0018ޯ\u0001\u0003f#Gx`VCFT`;3A;\u0013,wF@Ɏu՚tt=iȧ$v\"p2I`t҉P\u001dӈpzt@\u001c\u0019Z\u0001\u000f\u001dX\\]\u001dX\u001eԙ\u0001ұq7\u0007S2CV߿]rgT3o\f&>\u0018pMRRGYG\"\u0019\bج@;\\\ro\u000f[U<}l7rnB7Ge;)9'\n\u000fXCc9?wy^1f \t^Xwc7exM\u0000+J@\\X񁴳8\u000e+ߜ_ͩj\u0002\u0012\u0003v\u0018O,mkczw!eFñj/d\u0014\u0001p\u001b͇ʙʘô !\rI'%`}~Q3\u0004)nj~\u0004#b+\u0004us}I.sC*mĂ\"\u0005\u0019\u0006u7ZAR\t{׈\u001d.򼬙+\u0004y1챚y\u000b[>3ye<=f/apo/1\f͜\u0019\u0011\t\u00042\u0005v˙\n(\u001fPe_ \ns+Y`Z5xi\u0014늱A\u00052;uٚ?9\u000fS_\u0016-3K\u000fQ\u0014XK2)pHIٙ굟E\u0014VMfaiQY4e\u0002G\u0019)S\u0007Qf:bd\u001ecJ,=%1\u0018\u001eL\rD<ҳ\\YIV]UTY>d\u000eq趗儐Yg~xgM뤙l\u0010ު+MdjUږ\u00032\u0018\u0004ʐ\u0019Q]\u0003~\u0001[\u0000XP!Ӊ\bg\u0013\u0002Pg\u0000)218d\u0000 ^\u001f3\u0015<\u001115c.~8f6&U@˻1\u0001\u00051\t@Ǽ\u0005$w\u000b\u0010L ?6\u000fS\rZd\"yȘ3-5i;ӎ]6bTڻMR\u0014AK\u0010*5\"mM]vJ}%\u0001W1Y<\u0016b^cU^U\u0007hŜ\f\u0004*&٥\u0000\u0002$(\n'&nJ)b:gB̙)\u000f)\u0007(@Yˢح\u0002N@0TCZ\nPu^˭wx{yZZqb=Q`ڼB0C우=4+z\u0002T~\u0002\u0018\u0013Uϴ.Vd\r$hݠ\u0012B萕Z\u0010C0`mfKK9-ҥTP\u0004\u001bX\u001ar\u0013\u000f\u0017s}J]\tKm^X^:X\u0004\\2=]Nq\u000e$jǼJ˳HRAzV\u0019d.]g ˰>\u0015#{fedP\u0007v|Q\u000b~*b\u0013}P\u0000݂;U\u0004@W˾_(6,z,˝\u0011Ԭ\u000f_3*\t\u001f\b\u0013i]\u00021*K%\u0017m\u0004vZ!vb\u0004\u00188CEy%_źA_<\u0018DDҥ19tsIe.;\u000e6fnKrS\u0017\u001cD\\PrT.Kt\"wҞcx\r\u000b4\tW5fj%ĆD]\u001bz |\u001b\u0003\u0017RX-pF&\bḩ+\r'\u001cf/~bTmi\u0016\u0013P\\QXv\u001f\u0017Zf27Q\r_*H\u0014bh{i\u0011:'B:l\u0016ƟO{\u0011C)\u00043\\\u0014QYeS3g=\u0019Ipe]6ʜ\u0013\u000bd\\m.Z\u0010\u0006Q\u0003%\u0018g-qOUr˻~Y*\u001a-\u0003М V\u0000:x1BZcVJY\tq\u0002^ZE:V)\u0014\b\u0000U󐆆IeXAyAj*8fI\u001f*e\u0011f;ً\u0011̺t*7م8) \u0006\u00052LH\u0017QV\u001e¢!e(%pS\u0004sU^\u0017a2e\u0002\u0005\u000ejB\u000fHؤaQ9%-\u0010D&dU=o&(v\u0000rBWT^El-\u000b\u001fi\u0019ng*)DO\u0012-/@4-Z\u0012A&P\u0013Cҗ$:\u0006Kr\u0010oiqJ\u0005YjBCV\u0001E\u001aY.9(YT\u0010\tZBNK\\͒0ufH>Uȟ&D\u0011*t\u001c[\f\u0017$\u0004\u0016v\u001ehz\u0005\u0001:%\u0005~\u0017\\@%I}\u00179\f6O{ϞDdv\u001c\u001f<4:p'\u0012甖\u0017ԓIpXQS\t\u001d=#cJ9R\u0004h=\u001bO>p-X[$)){>\rf\u0015PS\u0013+\u0012\u0014ʴRSR`\u0017&\u0001hsMaB\u0014/$P9h\u0019!c=B)\u0003eL8\u000bSPMz R|W!\u0006\f2\u00015Gt*N:^1ڽ~<\u000bv:ᑟE\u001e&uJ+\u0010@0\u001d<\u001eV\u00148zSB@^z\u0013ݶFx\u001ajQ\u0007) M\u0004P)31n=)v,8%W@]8mzPT^|՞\t^.\u001e\u0013N\u000bNI\u0002I\u000bUٓ\u001f֣\u001b9L&_\u001ag\u001e`\u0015\u0001\u001d(nH\u00075\u0018\u001ff\\n\u0015.f`NHUM=\u0012\u001c%(\u0002\u0001\u0001\u0010v(±<\u0016OI1ñ3#\u0013\u0019!h\u0007q\u001bA\u00027;`%ǘZK5*3kfԣO[ZrXodIYI$ǔe'9\fdV)Mr\u0018\b\u0014Jj`(&\tnP\f(\u0017+RO7\u0018F7\u0018z\n;N`N\u001dzj3\u0018ʕcS!}?\u0005N\u0014\f|l\u0010m\u0007P)hzJ=6%`0rt6h=67\u0001n\u0006Wï)Imէ΋ݐЦM\u001d*e\r\u0013\u000e\u0003\u0001\u00000\u001a\"\nH\u000e\u0010XAB\"L0\u0002,&\u001c\u001aL,\u001cH`\u0003TY2!BBCx`!\u0002\u0003\f\u0011\u0012\u001a8\u00100@E90!a\u0000\u000b $\u0014\n$\u0006\nԄ\t\u0003ʬ,O\u0001!\u0001L`DQx0Aă\u0003xhp X\u0013x!B\u0003IEu?ύ>ӤWяX%L9=\fESO1\u0014a\u0003icl)6;tWzԯu+cfVQ5*!\"*0sf\u001f*l\u0018\u00131\u0014K9-.J\u001bCgS\r\fig>e?<ڏPsŪ(\u0016mWe7]c(ʬ\f\t\u001aHyZ*\u001f{}7|C\u0017~\fl\flen\u001b\n*\u001bs\u0019+*(^ZO\r\u0005d\u000e[ɞA\u00193E~\rEI^#՘}э\u001a\n&\u001d\u000fP\u00141\u0010\u0019CqtEHc(\u0007L=\u0005P|n&\t)v|T\u0017\bn\b\r\u0005NQP\u0011NQ\"ᤁ\u00143\u00148l\u0017s\főNrV@ F؄M9i9kLL:=oi7h7eʱ˱׵HuHgjFNwӬ{ȧkhuR;٫?;\u0017w:흎l;a\u001bupR{M-nAtt􈌪SMz׼I?1\u0014^]^oOܨ\u0015\u0019M\u0018:\\SNn矶?o&\tW?8֏)i\u00128K=\u001f\u0007GGw7;zWU>Ms\u001dQ\u0004\u0002=CA\u001d:D\\1YZ\u001ag\u0019\u001a7b1CCe<3ne/wx\\jhǀQ\n\",,4,* ab\u0000me=\f:\u0001+\u0000MjpU\u0004\u0005T1\u0006\u0013$`\u001a\u0010u\u0006Jm\u0006f(7>\u001d7s\u0019g 0K\u00144@{SԚW'9f()Պ\u0016P\u001cq[\nޔh\u0015k-\u001bK$G\"\u0002YZxu@rf\u0010\u0000bI\u001c\u0010ɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001cq\u0007\n$\u001cɑ\u001cɑ\u001cɑ\u001cɑ\u001ca<`ӞF7RòkUWPmoz6籏X\\JO\u0014ywiFs׹wuO~tzxw~9?wnOCNj:vV\u000fߓ\u0018Q\u0012ѹ\u001e=J:B\u001cvIzC\u001e$xr0'߁Pz؄rd\u001f\u0002|\fͬ\\ڃ3Ǘvw\u001bYC5wuHbߑ\u001bu7Y8};$廛{\t̩XLxT~m\"\u001a\u0017[sJkOR1Yٝ\u001a\u0012_w1zsts{0-iZ#Kt{s0\u000fx\u0011yR.y7\u0001q\b\u0015V¨ՊJe3\u0000@\u000f\u0000\u0013\u0011\bP \u0012\bÒ#\u0014\u0005TP\u0013PH\u001c\rQ\f\u0003 \u0000\u0000 \u0000\u0002\u0000\b\u0002\u0000\u0000\u0004@\u0018$\u0004 \u0006鬟U9gG!H98il6;rmjf%\\]stL\\Ѭ3v0s\u00182\u000bK\u0018ˏ4,W\u001d*f70\\߽\u0005\u0004w,eYȔ^։v)sY^oY׵,D0(e\u0007Ͽ\u0017*PNGCa){qmI\u000eed\u0002L'\u000bH&-:eK68W$\u000bElwhdY\";p\u0003}\u000eY;B0ꯟuc;=v(\u00037\u0019rw,SX_.5ǦǿXϝo,$9z\u001ck$\u001e\"\u001a*\u001eS]\u000fc\u0013\n\u000fbMq.v\u0016˜qd2莹b'U,cLW+XV\u001d1\u0001.E&p\u001dwuR\u000eDlo<ݰ kXpW>x\u0011hlkqu))'6W\u000f(\u0019(vDȕ\u0003Z}`Wj\u0013\n\u0019D\u0004WoÑq`\n\u0003\u0004W?\u0002ĿV884xJqZa\t%kj\rƗ0c+2*:\"Q\u0000Z+\u0002Ϻ>yV,Agu\u0016VpV]5X&lVn\u000eE&wȬ\u000ef&\u0012/Zw\u001cDYL&+xM\u0012Y\u0004{U^O;*;9xum)pW-Ijq:걟\u0015\n$\\MSUo!q\u0015aڨ\u0000\u001c?F.[VHKl\u0015­L\u0002rOVGUBY\u001e;̪]eul\"\nU(\u0016D݅U\u000e\u001d{}CpyU\u0007>trl`3\u0006$*\u0018G֙NVr\u0012VgqU8\u001cXYl)PU^\u000e*d@NɛdDUK\u000eֹTTw\u0013TkPGSXz>%Re\u001aVz}A˴_㨂j+4*ȼSC5i\u0004r\bn,\u0001UB\\?6L\u0004OO-ੀ4NRSX[N\u001d(Skjac5\u0007e\u0002#tq\"S-:M\u001cɥ\nK\b,F\u0016GR-)\u0006:Lx\u001aHW0\u001eI\u0005HM\u001cs\n~G{\u0014\u001e\u001d=;\t:`уQ#E\u0013]GNMIGA(\u001c\t8گ?\nG|7z\u000bn4F!\u001aLphqN\u001dP&\u001auegtrq7\u001bش\\F\u0014sɨrQvQ\\]~Q\u000b.^\u001d(\u001bV{c̢\u001a\u0012t,Z\u0007u[GܤT\bhB\u001e-E=3(DR(\u001cj'hDm-\u0013\u0005\u0016p(O/)D\u0012\u0001yZLݟE #/\u001f Z\tD&:s\b\"C\"9\u000e\u000eM/@\u0015~Y9{5\u00144\u0002|hi\f\u001d\b\u0015\u001bsH_?\u001c]Z\u0013zY#Î\u0001$Cs\u000ezݳ\u0005Ie5걈A-\u0005Sӂs\\AW7NPbR:\u0003V\u0011~BP+,\u0014~x\u000bt))s? KO_IV^ʗ@<\u0011EU2`77lbA9r{(;]T?Si*+\bK\u001bQIAeE%p\u000f3Wi\u0017TZ\u000b)\u0013rO:NV<7\r]ԔU\u001ck$\u0017SZX*K5иZVb])-\u0012RZ \u0015\u0005'erJ%cm\u000e)U\u001a?V<( %\u001f\u0019\\F(!DɿA\u0011eʫGP2Xs[(kQPZY{\u001d\u000b:9Ppkf@ |m.xI\u0011>2b!B\u0002dlz'/L&\u0012D^7ȡd,\u0005\u0000Az\u0010Q­\u001a.qC\u00131\u0019'[CJ@\u0019r)S\u000eL)ZZŊܰ8bW\u000b MFdW\u001dq=ScXmC}b3kQHQ\t%>/\u001fQ1xi|S!{d=v{\tZ=(\u001a8?ͣ{fZ\u001eC\u0011c~-]HΦ\u0000\u0017\u001d\u0003I\u001d\u0016\u000e7Yg\u001d\u00184iMAa\u0013B\u0005x?\u0015ܙ\u0018q9@j\u0018(\u000e-%|[\u00011cg.\u001a3f-P4{(\u000f\u0003>A7OT0v0\r\u0019\u001c\u0004\u001c\u0003&_\u001ft\ba*;\f\u00108);d&\rg**gy㒸\u0017[R\u0005{3ILz(<\u0010u8PQ|.l\u0014b~`jGA@ā*\r1\u0010F\u0012&z'd\u00136\u000f\"l\u0001:٭*\u001d| de.۱@R*n?fM.c7٥>4\u0014S\u001aKiL\u000e\u0001\u0013f1'\u0011\u0005@mN_@DM;\u001dN\u0002\u0012T\u001e,T9ɻ\u0003-1ǀE}F¯H\u0007,XVL\u0011\u00107\u000bb\u0013j \n9-lEY\u0014jᶠTi\u0001Wi\u0019ԣ?SE2'a53P!`<\u0005^L\u001bJS`\u0006\u0001҅\u0002OI@j{X\"NBu?KɵR!`U~Al\u0007v\n/b|b\u0001BĜ%xn#y!}\\\u0017oRԅ\"(:8\u000eý\u0003\u00006\nfV;\u001aI5 UP\u0001σwڞ\u000bK\u0012Q)>G.1PsS\u001aDt\u001c;\u000e=.\u0018\u0005_M?\u0005W'T8\u001dݷ@QW{\u0019'\u0007\u0003YRT7I\u001d\u001c=\r_Xj\u001264\\n\rk\u0018^:\u0010q\u001bۇ\b3\u0015=\\\"\f\u0007,WrTͨPn\u0006\u0002\u0002x5\u00159З'\u001b\u000ecwS*GZadʭmsQTgL\nJcw@*Щil@5uch\u0000Ew{36AQ,+PԆ'\u0006?Nq)y>{(\u001e\u0000w>̫H\u0017ԇ\u0007KgfzJ~AA7Z0V\fB.)'M(w_o\bu\u0002SJ\u000e:\u0011{XM\u001c\u000fl\u00132:\u0014n!-)U}T暃fse\u0006lGNDU\u0002^#?[W\u001aA&z(/ThKY\u0014T{\u001bAf\u001a3m>x\u0015`\u0001\"(r_\u001f1S<\u001a2K:D>R'\u0018-|\u0002T+2H\n\f\u000f\u000bf_sCB$\u000ek>'k\"\u0015ʰZnW#X%M#vq\nËơXڱ'\u0011t&*xe>\u0012H\u001f>+ ^F˱\u0001\u001b\u0007VS98Ubg~\u0007\u0013=\b1f'P\fa\u0000\"'P,>9\u001a%E;'\u000bIur#䆽B3-S0t.8\u0001jk\fD\u0015\u000400}t>p[^>ŗAÿ2c\t\f\u000f\u0014\u0014\u000e>OXx\u0000\u0000P$\u0005'\u0006I\u0015a\u0006\u000bf/\u0001\u0001w3CbiL\u0018*劤t\u0015DŸlRaZmM+Yh:\u0013<޽g\u001f\u0006&pOGXJGӶߛ&jKRޅ=:pquPq\u0013\u001b\t_蓒G,d\u0007*4|8'P\u0012\n޼*ՙĪ1W|\u0013Bf\u0002.c\u0007on0\u001d;\u001d~_\u0013u\u0015>\u0017:mvyR(yI\u001a\u00010\u000e?RQ7WN\u001fCL\u001f&\u0005 kRu\u0012eǩ[l1J\u0004\u0019\tm/$%\u001d\u001e\u0000xqOd\u0005@O0('и|s2Q>\u0012\u0000!&oVO\fUeF\n\u0019;ԑ\u0001d\r|BDaW\u001b\u0018+\u000f\u0010\u001fZ8bnⰹat\u001f57isM\u0004\u0002GC$x!\u001d8[#w\u0012(z&HZ\u0007b𒐁V)VrKn\fw,\f\"9\u0014\u001b\u0006$]m\"j+/x]=\u0011$,jH5\\a8W\u000b]\u000bO\u0002ghoB&Y,\u000es\u0017;#F0\u000bw\u001d\u001f\u001f~cc\u0019;=\u0010\fd\"}\u0018\u0017a\u001eWl\u0018\u000bP>bq\tCV풱\u0012\bt\b8Xv%(\u0005m<^\u0004\u001e\u000enͷ<ƛ\n(|12&He\u0003!47ĝC\u0004YlEH\u0011<0!+6bԐ\b\n1 's%f[KɈrT\u0010o\n|eXN=.Jgkt\u0013ao&\u001a%\fS|Y_8\u000b(.E㦊\u0005x\u0011`߆kc('!\u0006@0b\u0012d\u000e\u001cYp{R\"\u001f\u000fq\u0013%\u001d\u001c\u0005b.1ՒyQ#S\u001cz2B:#Bp~AU/߫%=sp5\u001d\u0001^\"Ȫ\u0011ހ]\u0006~\u001csŜ'[IP]\u001fV\f1Ia%@\u0002!LW9ٿ1Cbራu30b\u0017iL\u0015ǹ\u0018Zw9{'\u001b;\u001b\u0000\u001c@,\u000f\u0003NR7hI\u0002\u000bA\nK>֪\\X:)E\u0005\u001b2[\u00028 ~\u0017\u000e/h]\u0006//oMl`dSX!a\f\u001d_/xCVSkȈ9Ȍ:7\u0019\u000b3S\u0004n\u0014e\u0000PLW&([\u000bfՙ҂CG=T=\u0001\u00115QZl٣I\u0004\u0003*-%\u0018>\u0001[/q\u000fŗ~t\u001co\u000e,\u001bb'\u000fxP\u000bg{tY\rV\b\u00153s-\"p)\u001b(۫O{\u0018de\r\u0016\u0004D\u000bFRH\u0007ϋ-u\u001f>qij\u0018JBm%QQ\u0012E+1W?0Oe\b؁Lg\u0010\u0019R\u001b\ta/\"!<\u0000$^xO\u0007\"\u0010S?%\u0011\u000fI'ֵۙdA}\t'\u0003\u0018Z󂥴4oucJK·Z8\u0004\u001c\u0004J4S+DF/lp\\ +.u\u0005I\u0005%ΑJU!C^uw)\u0006}@#ׇ12H4\u000b\u001a(<\u0003Fx)U\f&\u00103~kF\u0013C\\X\u0003,E?Š.wc4Ƭ\n\u0005\u0014t$\u0000b㈒~\u0006l:4/V\u0014;\u0011f\f]\u0019uЕ)ٲ\u0016Qo\u001d9j\u000e1*\u0015V\u000f3\u001e``\u0011;T@\u001axիe3T\u0015oPx\u0011*7C\u000e#\t?\u0013\u0017t\u001e\u0004<\u0015Ao\u0004O_w\u0006\u0012\bx\fx4e\u001aa\u0002o\t\b\u000f\u001dH\u0002Kn/v[Ar\b7rGH(\u0007:bc<\b\u00181Oi#Q/؟msLZ \u0018\u000eҜ\u001fEv\u001fBA|\u0004a\"|\u0003<)(\u0013jZ\u0014\u0004\u0016>/X\n#Ӿ&\u0019Ugv1\"~\u0007qo$j\u0017dXUgT\u0002̔Kk\u0018HT\r|\u0005Z\u0007\u0019ݛ{}proD`iױ`I\u001c7\u001a\u001c,Xq})\u00169u!Lj\t^%e3##5ʰm fI|m s\u0001*e\"\u00171\u0007Aڊ[)R>7>~enfbQr\u000eި\u000f\u0007\r\u0004D[\u0003hCPsG^\u0003\u000bKT@}\nȧDAI8WlY0_R y6{޿չ5AJe\u0003gJS\u000e\nbEwIHƧ\u0007렺G$0x&? :\r\u000b\u0013M\u0000']d\u0001vbY`ĄG\u0004.Mi\u0003#>Q4ibx|[YKʀ|_Ô\u0012\n\u0013\f/0\tNg\u00189ݍWc\u0017%f\u0004\u0006\"Z\u001dtXY@qt!\u00077\u001e&PRf/+M\u000f}\u0004 \u0012jS^%y<\r\\òutXsԗH6\u000f~\u000bh\nDJwl`SRi͛=YA\u0010<\u001f-\t@w\u0016@gV\u00192|0v\u0000f룕q6ԶgJ;x˜\u0014\fS\bz\u001dږ%0YBf>{\u0010\u0005\u0012\"xՐRGf[\u0016\u001cNAa\u001eMs\u0012\u0006N\u000b#o6]waW{Ff\t+#\b\u0003\u0012Y\u00023\u0017e\tH4UJCJ2N;'XȔ\u001ePs\u0001\u00173L\u0005\u0016f㪼yp\u001b4IǮvŠ\r1Zh\u0006\n\u001cWҿ&9h\u000b\u0007\u001a\fM\u001b8>\u001fOhxbSY;90h*=mRh\u001eH\u001f\\Fy*CCmX5g*o[+p\u00115wC_\u0011\n\"m\u0010Q\u000b\u0014C\u001e%\u0006\u0018.ԿC\t6\u000bEm.:\u0011i=ԉ\u0001h\\NN-?D\u0004?/q3-'\u001d1srd2gTx\u0007m,;EXo;Hq\u000evG}tT\u0015\u0000 j|\u000e_\u0003Ys\u001elqXjoi*;\t\u000edZ\"\u0011p\u0010\u0011\u0015\u0018\u0002gh\u0003?\u0013\t:^y\u000esq\u001ac烃I\f~\u0018\u0011\u000b\u0007\u0010\u0017Y<2O\u000fa_D|y$\u001e$TOZ\u001cv\bԋ\t^\u0002b\u001f/:\u0007!\u001d\fM]\u0001*9q\"/\u0015\u0003٤a\u00068XIR\t_.RoBdT~f\u0000߭6{fd\u0005`%\u000e(\u0001PRuL!Pk\\<6!Y\na\"nͳO\ti\f)`\"\u0001` \u001fO\u0001\u001eT\u001auM-T\u000e\u0010WHӡ\u001fw\u0012:\u0005ݪg>HW襊\u0014x\b|H5\u000eM\u0013r:¼zGO\"3?=\u0002EC|J|i!\"YDLӢ\u000fZ\u000e]\\-pCr&]\u0000?b\u0010\f<ɝ@\u001d&]E8)4:SZ\u001c*E/7\u0002=!mK\u0014>r1)\u0010ܼ砧6\u0006k\"1*\u0017X\u00009D4\u00016o\u001bxwzM\u0013\u000eO1\u0006苂4GD\\<\u0006D\nS\t\u001avuٳL\u0005tEH)D\b\u0001\u0012hv\u000b^S-Do\u0010\n\u001d\u0012Sce@\t:\u0010\u000b\u0014\u0017N,6\u00049]/ȡ\u0004q)Mh@\u001a\u0007\\\u0007HL\"*4/x0&~\u00192\u000e!\u000e\u0005\u0016\u0000\u0016\u0003ګ\u001fr!#x6%,R}2q^y\n\u001fiRY\u001ed\u0012\u001d\u0007x\u0014\u0017\u0017\"\u000f5H\u0006\u0017?zl3\u0012\b.\u000f8wq\u001a5@א#\"ElAgi1IQw1е*#$:ܒ\\~Xn]s(9\u000f\rñ\u0011\u000eS\u0010\tM\"f&k_\bn\u0006y\u0014\u001e>Lrѐ\u000b\f~|5zuɤNsRܑc\u0013KY|ג\u0011]pY]#\u001b\u0012\u000e\u000f\u0006\u0010^E\u0015MmJ\u0000(\u001fXA\u00012\u0005\u0007kޢLu{SfH\u00157ִc;BP\f\u001bt;a\u001bć\"zJ\u0002\t[\u0002\"Dz?{pYU\u000fG\b!\u001c>i:\u001d[\\~q\u0007ޕ\nf&\u0003\u00191f2abml\f\"oqIrG(mM\u001f=Ҧm+\u0018E\u001b\r\u0001I\u000b\u0015\u0019X\">mы.\ny\u001d!as\u0001v嵹,Ct8Fsm-F\u0001\u0000\u0010X2O4|\b<\u0015ܛ\u0014\u0016벊v\u001a>? \u0005'\u000bo>h\u0000c_ߙ@i\nzDI\fM<`d+rQAU\u0002:'\fod\u001b#M\"8\u0015/0\u001eRd=):S\u0002|jGs\u0017)4BsԜ{Jw;?cH}\t8PU\tܰ \u001e\u0017[9T~\"\u0011|>Ss!b_I7pTmk5nb/4aK\fE\u000fB\u0010ψ\u0010L]O&z׏,)'yPu$oVwC=G\u0004R[I\u000fz\u0010\u0013ÿԍr#WRl\u0010\nd\u001eA\u0007\u0001>Q\u0014ߨ~\"ӎl/*do\u001a3\u0001T/FvUCōk8Ʌ:CN\u0001™\u0015\u001bJ*󨦿2M\t]N6.^d[4e\rendstream\rendobj\r19 0 obj\r<>stream\r\nOP\u001ad\u0018\u0006u\\Au\\7\r\nguFU$g\u0006\u00155\u000e\u00180\u001e\"\u001bW\u001aJ\tV!ǗqFJq\u001emHqRzu\n%xYd⭱!c@Eq\u001c\u0017Nߑp:\u0011sp!rbfO]LjR8L=#q\u001fjVG}\u0015YYQكNŒhm\"dMX\u0018kE\u001a3\u0019\rȄI\\Qn0цŹaeLb%좤fl\r\u0007KTĥ&R\u0007\f,~>\u001dU~\u0014IdpS\u000f\u0018q[C_\u0017Ɯ\u0002H\u0014)\u001f;yPRy\u0014=YRkkeF>Sպ\u0013~\u0012\u0007\rAal*\u000e\nGeHWb\u0019)[XբkV$=+JPX\\DR\u0012\u001d\u0014PD|\u000fAB^-&QzL)\nw94ƅn'\u001cNl}-*m\u000fN(t\u0014vw\u001b3a7l\u001dva7\u001e,F׋9(ӏ7:&.؏G'!W\u001bH\u0014 EMő\u000f\u0018F\u001e6x揂~Prk4rوIK\t\n~Dal\f\u0005ܑ2Նx\u000e\nuE\u001a\u0011d\u000b\n#\u000b1\u001c̀TBlM+Jݥ'FaC(̩ϔ\u001d*!1r,LWÞV{F3\u001d\u001a[ӵο}Rwe;)=e9ׇN#y]T\u0017-u\u0017JY㳖3l®\u0012;\n&\u00166v,\u0016&\u0017ll\"䒑_\u0013wT;UYхLjg]>\u001e݅M5o\u0015%ne\bȘzra%՛(n\u001bvU5keϸH>D,1nnz>\nm8sJBJ),\u0019.fki<&'G4$\u0011\u001a֛\\\u0003\u0006qM~&\u0016d i!EW7\\-*;(UFjtPZk`=MyRG_'E\u0017τ=\u0016Vgd\u001eV=;!{\t\\-4)ױs(t+f9kY\"P8iSU\"\rUVbu7Tbp䮱lXlA1>]\u0005olw\u0014\u0015\u001d:y\u0005AQ\u0011TR_w:Uff-)3b#Ѳo\bkKggf͜Dt{u\u0011N]^yw\u0019\u0010K:/&]nֈU8\u0015oz\u00183UcG\u0015F$wQYͱюUmELRl?Vl6Oϕ6Ei&ifNeb\u0013\u0003\u0006^'\u001f08\u0013\u0010\u0006\u0012l3\u0016@癣ѥ\u001c\"1*^dH$S:_lX3ڏMӒ\fKsJβNSψMJʑ̐\u0013\u0010>FtR\"\u0013n\u001boL1s2\u0012hÚ\u0016.?9\rήsFg͑;83wƤ߰tzzՕL2eGk8b\u00141![3'r3\u000f]J!MʘpNCP1+h\bٕd\\b-gӣ]T\u0015w\u0014iY!zfӻJys5K7\u000fɒ\u001f|RXz뾹{EJ\u0016듓ilfW/E6\u001a3|\u001e_N<\u0014G+̮HSazY罆,Ȫzwf\ty~ IxA\u0018[N\u0019\u000b\f\u0003\u0013#\u0013T&Z\u0004\u0019uOh\u0019-FȄè)}L{qW\u0013Ӫ\u0007pA\u001d( \u0007a%AQ\t>$\u000b3ڍ\u0016\n\u001a\u001d%94UEqgdtfHE%Y;V!0~APfkbAx}\u0013lUs p|\u001443\u0010:` Tc0?\t\u0005ofSI)$8${`\u0003\u0004!A\t>Ђ\u0011\u0002\rB\u0000\u0002\u0013l\u0000\u0005\r|\u0013JΝzaD*xRÈ\u00192)XsK0|tQDjvͣIϫQĩ9īP$1*88ǞD\t$ꘒ'VuO\rzn\u001eT\u001b!|K+\u0004ќX(_YɬթN4:E\u001bWb1⚪džtcu-u9\u000e9z˪>:KLZ\u001a\u001a#\u0011nfJOsT)i&Xax2mȈ\u0015gZ2\fNȐ3T(\n`\rK\nV]y4G+EZ#3ɏ\u0016U*)\u0011ѢԹ\n+н\u0016(D%7\u000f2];C*ȝ\u000b:++-qՑ\u001eKZ\n2W).䓭e<\u0014LLr\u0012p\u0010MbA=cfhB(gHeoC%\u0012Dg5(%!\u0010I$Γ11ch&\f]\u0017S1\u0004N\"'#\u001b!ʐ/hbq8*w˼ܟ\u001eq\rwuOC>\u000f_Soj\u0013\u0014eF^\u000fzgZH}I9\u0016zSyӡe9Z\u001cjő\t3\u000bj\u001a<5s\u0001s q\u0005\u0018kŘ#AfP'f'擻P\u001du\u001aT\u001fmYĚl\\o,:2p/.͘hS\u001c^)ǒZ/\b\fɗ+뱘)N<'A$\fBO¹\u000bO1og}ǿT8,P\u0010\u001fEgj(CQS\u0017W\u000f.\b\u001fRᄭc6ئG&zl*FŤlL,Sa_S5&3s\u000eE.'\u0011J7x4S8Usɍ;zşh3>w脛\u0011ɖ\u0012ޝ\u001cE*SVIGHΫ+!qMى\rLIUSnVnz7˜w\r\u000b\u001ad6g\u000f\u0019:\fOX|?1BTRu6N\f\u001dG\u0019UEw\u0013%\u0013Y\u0001\u0003\u000e\u0018T2)(7\u001a =Rc\u000f͎\u0012\u001c*\t;.f\u0002G^\u001a+\u0014i/sGR(“\u0004%YB[ݑfLζkgT[l\tv~\u000f7\u0013y_`k.:\u0013)st3hê$h\u0002*3\u0010\u0014TE)\u001aZmD'.ѝDA0]lf~T\u0017#ZqL.I,8\u0007\u0017_©\u00164\n\u0007\u0018Sk\u0005ƾ\u0004B,BJ*,\u000f1SK1\u0018b5\u001cJ$!fPiB\n\u0010\u0001\u0003#\u000b)1hQ\u0012e&)\u0014\u0015%l\u0018u.N-N~yKq֜}upAͅ\u0015\u0019W5EqU+b8\u0013WqUR\\rg.>a4Űk墢ʎJsQ\u0012j=:0\u0006\"0\r\u0014J&0k\u0014cU2y\u0013_XdEc_M.\u0005ѧLM#SJ5RxC6#e'ͺ&fכxRKnR\\R\u0012ZXN%|ȜJv\"UC\u0016MP\"js)1QP\u0015]\u001f\u000es\u0007^ctnc,+\"K>sV121\\ej5il5ώ%Vn\u0015T*\u001b݄jA3\u0012T\b{\u0017\"EG]AxYt^n>/\u00161A0f&f);v9\u0013\u0019Y9\u0013\u0006˸\fF/o*9WZ]|?j\u0017\u001f\u0018)\"}L1kv9ֻ\u00183A(̨&v΋MQdxvRxOq2B\"2!\u001bOfVFٟo\u0010H&4.HBE{l*r\u0017\"Q3\u000e\u0011Dlw̘k\u001a?\u0013E#Uw7dp..\u001d4\buAQ(\n'\u0017Y\u0006hqLZr\u0012c+c@T_h.b\u001cz\b\u0005U\rf ,˙bIc\u001clDbEc \u0011%\u00173I8?[\u0011Pp(\u0007:R>h\u0010Z*\u0015iޚ\u0010??۝՛\u001bQUkm2#vܙ,P3bF\u000e\t~f.\u001d\u0012Ȼ9~.t \u0018A%VIǠvQw^4\u0012GS'\u0012GE\u0015D8y∨TB2+\u001a\u0019V#;_t\b\u0014\u0001Bn\u0017\u001c{`΢n\"\u000e9^lb.\\Z|\u0007\r^,jnm$\u0011\" Dzv'q\u001c\u0015z8_*\rE0PJ4l|5\u001b~r_%7HۘXe\u0019\"\"\tQ8'ueOBdJš\u0019v1Scӊ4\u0016\n\u0019{BZEj4H}\u0000_Յ\n\n\u0015\u0001i*kDu3Wu5\u001aRQ:Tb6\t\u0015KꡩjΕxРfdΎN)'졩QY\u0010g$\n,\u0005*0\u0001\u000b|\u0001\u000fX\u0004Jm]oltu;s'vf(\u0001-\u001c\fss6W$\nbq:~HssD\u0010$!VƳL!3aZ\u00166\rU/Og,DV\"yOj-\u0018]彎eլu\u0016WzՓ^S\u001a\u001e\u0006\u0013\u001c40\u0019FN/H\u0015RO/4\u0000\u0006c[1y}\u0013%\u000f\u0012p?H@r\\\\-\u000b\u0011P\"@\u0018U7aO\u0000\"4\\eU\u001c\u0013j%:A\u000b*g$\u0002\u0010\u0000\u00015K\u001aZ\u0013$\u00044@@\u0018ʪL32!9w\u0010nA/9\f\u0018\u0015ct&t6\u001aq.\u0015m\u000b\u0015]t\u0012Dm]=ԫ0M4;|\u00172K\\\u0014\u0017O\u0018дf`#)@wSP|q/,ݙ91bp\u001f.\u0007\u0017\u0004[JT4&\u0011\tzxōb67\u001c\u000bq\tKЕ=Q(3*7\u0012຀i\fbL\u001aR/%Q>\u0006R$ԇ݉Y-b\"\u0006FK!M\u001fg\u000b1JE%\u0018Sݝof\u00110Q5\u0017<%1Apb \u0005A\u0015NGM'Vڤ2d07\u000ey\u001cV\u000e9Dچ\u0019cF\u001aCTׇB3[m\u000bg\u001aMs\u0004=j\u0018\u0007p\r]y46Wf3\u0013\u001e+'>QD'dK\u001dф\u0004e\u001c1a-Qk!\u0004=\u0018a8\u0012At\rU-^F4`(lBBga8=Ȕj\u0005\u0012'E](2_fQ\u0014E\u000f#KkDQ\u0001\u0003)]\u0010;\u000fV0\u0000\u0006/\n|eRƛkyMn^̥%@\u0001Aj>JbCǰ\u0019?\u0013[lD\";IKshUVKZ̸֓*{(6Ve@E.l\rK3v#4h2n\u000e\u0018\u0004rUTzG4Q\u001bFSsd\u0011?DF3D.#\u0017r/f.!ntEcGӑX9썡>ɑ\"U'GZպ3֚/2ϑٸ{\u0005>sk:XkuR3Vz[>\u001a Q/\u001d$\nm`쁙\u000f_b>9\u001edE-MHV\u001b*-A\u000e.\bc\t\u0018:b 5aK7*ie\u0017Ff/JRQBGO\u001a\no$\u0013V]8J^F7t\u000eܯVJU\u0011(\u0013]3N\u001a|9\u0016~5G+U\u001d7먤ҦSHO1D4\u0003\u0000\u0000c\u0012\u0000\u0010\u0000@A< %q\t\u0000\u0014\u0004qd4^80\u0018áIf\u0000\u0000\u0000\b\b\u0000\u0000\u0000\u0000b\u00126F\u001cCj)*7G2ݬt-Jsa\u001f_z)ӵk֙^\u0002Uɤ\u0007]O%D|\u001f\u001b\\?\u00138d\bМRώmkׄq_\u0007N7N\u000b~^\u0016n$‡2O\u001d\\Ȼ⼔\"qt5]״?D:SȒuKN?'\u0007\u0005$&93v]Kל5\nt\u000fRY36\u001bQ>\u001eVKZ\bz%\n\bp\u00068GC!s\t\u0001\u0019=:7\u001cT\u0004T,\u0003n!0(c\u001cU\u0016\u0004]+\u00119m\u0014ܜ\r7ưƷS0lv5L'-κ\b1i,^X\u0019-?\u001dN\r~pϊәr'\u0016ZeyF)$~Ǻ\r*Ks\n9FK]\u0004ў22;\u001e\u001bRψ\u001dI\u0018QSgxE]p*\b^[}:\u0000ѷ庋䫥\u0019}1~eͫ:^\u000f]wyxr'48\u0000N͑ଏDv\u0016ED%\u0012BJgY\nW\u0010\u0007H]ZQ.a5t9ZdaYE];(bԐ\u001c\rq\bz\u0002f5iK\u0005,daJAv\u001bD`\u000f9{2\nͣ;dDvRp`N\u0014D\u000f\u0016\u001e靟[\"V\u00109+v\u0019\u000ekH{$;46V |rd@ǚ;HfQk\"\u0006lxz9apc\u000bfK\u000f\u00040~c?2rU\u001e2kd.\u0014.Z\u0015\"\r2OJ46\u0016`\u00168G'M|t\u0019\u001b]\u001bOL\u0019Ԇ)PA14`RY&[ $E4H\"fyΛp\u0013֊x:~\u0010%=Cn.| O\u0000s\u0006dq\u0006j^_̭&d\f( ðlBQ\u0010p\u0019cRѲZ\"j\u001de\u0005oZ4==@;;3ߵSiݏ\u0014w弦h`3BX==f\u0019f\u0012TZ\nȪ/bۘ%0܇[hg)E|\u0013C:\u001aD\f\u001f,\u0004- Qqx\rgǐ*#*pJDy#xn\u0012#\u000fzRY%*\u001d%)CtRcmA?\u000b煮*K?]\u0014\u001ejp\n\u0003>:YR)J\u0004\u001aWV\u0002\u0007vkY!S\u001eᖴ /\u001d>}r\u0002A*j+Z\u0017)g4wR\u001a\u0015:\u0016oh(\\\np2\u0011h\u0017\u0015|6\u000fBA)zr'\u00010k\u000e_u>j\bZT/L\u0011#n z\u0004M\u0017\u0011QֿrE6WYut\nƵ5$IY\fĺAD$\u0011KEZd~Eƨ\u0005\u0003GKAS\u000fg3\u0016jןdPx@\u0019C\u0001oO\u00164؂u#@O\\\u0012TRFWu\u001alqOsb#'?\rJt~\r[\rkdz\u0000\\%`i-Fp$[$]W\bv-G\nf\u0001\tDLnhQ\"\\4afr\u0017A2q<\\݀ 1JVUE\u0016p\u0018q\\`\u0015ʜD3_w\u0001\u0003Yv\"Ǖ\u001bkQD3CX]$ap\u0000f:*h\u0016JM/,\u0016Zdx\u000b\u0016F \u000b^\f\u0001Sh #Бjq#oqNœOVC!Ȃ]oCO_\u0002\u0011.`\u0002\u0017fؠEE\u001480'1)aΏ$17@f\u0003\u0016>%\u0012_LofNu\u0005wr\tZ\u001bQR Z=O\u0013\u001c\u00071X<\u001a`-vX\u001c\"&ܔ!WmU\u001cKfi\f$8*KE9|i<^t̨\u0004mIͰyc#sAaOjo\u0016\u0012~ $\u0018\r-Ϧ0]5eOt\u0002 pYl\tu\u0017M/p\u000b|\u001anF\u0018\u000f\\\u0007k\u0017܋a3-ݖR&\tF\u0007T\u0014b\u00154q`Va\u000e2,R\u0019neKQ\u0006>,\u000fhN\u0010\u0000 RCF(\u00038]yͽsN\u0007IF.rݸ1NŔR\u0011&u\u0015\u0019mʙf\\V\u0000\u0002\u0010eu\rtl!\u00119\u001d\u0016\u001bA)mqۄ)XK-S4[\ni2L3ښYؖ\"~̱'\u0001uuj>Pu+Ũ0\"@{F%沈Ψ5╜\u0011\u001cb꩏p\u001d\u0010v\u0014V~o!m\u0011\u0005F\n.^V^\u0001HIA}`f\u0018*{\u0011)_̆Wׯd{\u0019\u001evd[ f\u00187p\u0012^ɶdHB:>'|\u0001\u0011\rآ]9Y屚&\u001f3~\u0018\f;|<\u000eN8\u000f\u001a[ɶaRj\u0003'z\u0000p!\u0007E$A_\u0015\u00150uOɼ5g\\|S,}X{KZO\u0012Hק,i\u0019̀\u0010,EWUXt\u0011?S\t\u0014i'\u000b+]\b\b\u0010{x,v\u0004\u0011\u0000oDj#R\u000f#XQ\u0001\u000b9\nrMj\u001aP\u000498jw\bN9Sq؅E\u001e\u001e񜕙\"\u0000m([H\u0014\u001dpyղ\u0011A\u0005{+B\u0015cG\u0003\u0014~A\f͌0\u0007;T{c *F\u0003T\u00026D\u001d'N\u0017dvP$k\u0002I{\u0005PyL&?$\fФȢH`ZY\u0006\u0017HJ;1nxqgtf&,ŵkj\u0015z\u00129\u0015*=J[\u0010\tD\u0000ܧ\u000bx)\trqt\u0017Ǧ\u0012ž)lUp,LnV\u0016E\fx\rvUA\u0016ThY*{H7GPp7Ax\nzmG\bϙ\fw5\u0004^{8\b/\u0001h\b*5=3o]*T|8\rHF#מ\u000eTvm]\u0001z$M`r\u0016Qo\u001c'xL\u001cNλX?_6\u0005._\u0003\u0014I;o1xԖtǵoY*.\\מMg\u000f3Ӓ&LĹCY\u0015&\rl*:23\u0006$^=s\u0010t\rwMN=+3zS\r\u0007&ľraL\u0003]H\u0018\u0006\byv'OyaE#\u001b@\u0014YL\u0005_X[\u0017d\u0010^\u0015\b$:n'tZ:\u0004gU\u0014t],\u001a\u00193\u001cpEYlC9\bL-\u0007Oc\\vLKiVhP\u000e|{\u0007-^OLQ\u001bGr`&[JL]=5J`=RRKI:r]1[:DKQΊ:6Z\u0013h\u0002jJ(f,q\n\u001d @2(I,$Tgr\f&[\\)=t甆\t>,_sl\u0001I\u0017\u000b#p:]''FJ'u\n~\u0014.X(4Q!Ɔ\u001az$upɷ%)d)\u0019\u0017M[\u001fמ\u0019#ÀSD\u001b&Gi\u0011W\u0016M'\u0006B@ۙ|19Ԩ|$[)Pf*{6\u0012wdɢ\u0004c.\u0015T}V%gIG«phܦ۩C\u0004X2wBߺ}e1%S\u0018PKtG\b]:3\u0005@\u0013&nB\u001b_LiO-'\u000f΃[\u0005p31\"0TPKy׏󞼅 ΜW4\u000fm\u000b\u0018(.%)MiW\u0016x\u0013sH.\u001d \u001e\u001dW6u\n\u001dxcxss\u0002\"n\u001c;yX1;{dyB?k$E\u0014\u0005>/\u001a\u0012N:\u0012@HʽhW\"!\u001a\u0013悹6[v^/dFT\u0002c/{`lJ\u0019Z1KJ\u001d\u00141F;\u0011?OSCUȿ(GEin\\2U\u001dzPY176s_7Um \u0007OJ\"'lv[&𣔺eL\"IZmQ=aK\\\u0004т+~o#c>\u0012h~E\u0018ae_wLp7J[\u0013\u0007oN\u001fU$Qe;/\u001fnx`\u001dAmH>셒z\u0005\u001b\u0000\u0013?%~'4%L\u0002a\\}><*3g67b]˯aA&\r'\u000e\u0014RoKɚ#ڬ8뱐Gݟ\r\bȖ<)&ҋ_F5~F\u001c,JF\u0011B\u0011\u0015g\u0006\u001b\u0013%nE`#xM\u0004xi\u0019nտԡ\u0015(8>@M\r\u000ff\r\u001cKR}KQ\u001d=\u00075XRHZI3rbt'k`xߑGuk\u0013OF\u0010\bS\u000f?ph\u001bO\\(؈\r3\u0005M\u0016\u0012锳\f\u0014FA&'\u001dx{ö1@\f)\u0014h[{Z'N2$~^ۍ\tїD\u0000\u0003*>g\u0010SC&o\u0017\u0005\u0016{t\u0018Ytn`hOƍ\u001c\u0017\u0012&wV$lC*+Y]7\u0003\u0003b͢brWD P\u0006\tٜM\u0019\u001f#/Ia n\u001a\f\u001bЪmO\r;\u001b*)ܲp\u0003pQx3q[Hz 1f\b/tfY\u0012<˪\u0005ҡi\u0006\u0007#S\u0006FU\u001b@hL\u0019\u0005ޕ7sFDx4/r/ivf jm̨}5*M\u0003#\u001d\u0017}/\u001fsފѪ-\u001fw\u0019ln\b\u0001(.\u000e|VK\u001fOk^B)=\\'E\u0017\b\u0012\u001bF&.\n\u000eP3\u001fY\u0016ǀ'S7ݙ\u0015/\u0001=\u0003.2!\u0013\u0013{'\fV\u0007$zR}\u001035p\u0000sQ(B\b+#F8\u0006Egr\u001cO3\u0015\u001fC%\n.\u001c,L[aH4Qי?LXfbTkSe \u0002h\u000eU#t\u0016qi\u000f\u0004Yv5{%2A!PejEO\u0011TT9/A(\u0003bhpu\u001f?^\u0012!)\u000e\u001f2\u0001{<̐\u001bűZ\\d{Fm>\u001bT9,d7S\u001bW\u0004ܦJ\u0001&p\u0017\u0004\t#\tIL\\\u000e&L+\u0011D\u001f\u0017eV#א91uGe׿$VT\u0004e$edVrmg,~\u0000\u0016]++8uaܦ\u0015\"&v?-2]#HT$;4h\fGc\u001f?JTo\"hq+BlXI\f\u0005xсPQSW\\K\u0000r\bWD3Z{%Uy\u000eb\u0005Ro<7Ϙ h_\u0000y*I\u0007%H\u001d\u0015;ʔL\u001f)d~\u0007tf샷O\u001dr\u0004ny&4JIK\u000b]I_\rg\u000fwV\u001b3O~ZHyMP \r\u000be\fs@)\u000e\u001ay$*\u0005%\u0017&\u001ez\u00167,fl~\u0007yGD\u0007<\u001eeRơCd\b462\u00116i\nAz\u0010\ry֕\u0011RtI\u0007I\u0001L7g\f\u001736*$\u001bR,\r\u000f\u001a\r\u0001\u001b\u0007?\b\u0016vȽkt\u00157c퀗Eg\u0003^AnKr5>\u00065^\f\u0012U\u0005HY\u0002%\u0010,ՙL%\u0004C\u001fk6z\u0012\u001ay\u0000.ݝʵ\u0010<8%^\fʖS5e3\u0011\u000e'Oa\u000fmU\u0005aֺvgH;+d\\{m\u0019G$Hn:\u00195 3\u00123IP,hy\u0002s}JG\u000eK$`8mEh\u0005\u0005\u0007\u0005ys:Ml\"%\u0015ґv\u0018\u0013\u001db$+Sy'\u00128Kh7\u0000웦V\u0004w,J{'\r\u001f9\u000bPL\u0006t}ʎN#2Pwb2\u001bBq7˄^\u0013\u0005s\u0016\u0011-OPp\u001ae\rrt\u0011\u001d\fbxK)&\u000b98W\u001cuT\u0011(BKx2*ͷjr\u0018Crό\u0017\u0018j'\u0006i\f2\u0015\u0011-Pv\u0011F\u0019ȡ\f\nI`#\u0010FКRJ\b=W>ݜ\u0007whQ~bÖkZy/G/\u0019:\n6]\fү!\u001e\u0016l/1BiO4\"\u0010{A\u000f@\u001bIJ>\u001e84@x\u00144/H)o`Cе*w\u0017A\u0000'\nPKAj4)=1\u000b-OW>tN`\u00162壖253:.7yꥌ\u0015|6\u000e;\t\u0019ʄ\n*-Dkd\u001f+V5ȟdqp:#݈h\u0006P\u00131e%\u001fկ.%ݽ\u0007I9m\u0005[k>8\u0014z>kLb\u0001\n\\1I+[)\u0000L_ \u0002\fP鼭.vQ5c%̝\rUOO\u0007΢sj3\u0018!^BCA4`\u0012c]\u0001CzSp2rrd6 -\u001c@U9\t}K´r\u000fA.ȩۃ|CvJ(8\u0010щ#_\u000eiU\u0000g\u0006\u001c\u0006\u0014<|uP\u0000g\u0006\u001e1Z|\tß-qa\u001eBE['\u0005\u0011lz%\u0013 +\u0007GĮPcT\u0016ZkO\u0018,U\u001cEL\u00151FYIsa\u0007!\u001e\u0012\u0013\u0006RW\u0011G}?|ާBlet\u0015\u0017.\u0007\u0006d\u000e5c.%\u00062|(R'N5y'0sc\r\u0003q9'U\nRh\u0005\u0007I&!u{U[\b;cĒ4\u0011p2G|3\b\f̆\u0011\u0001Bjs\u001atAyMu1\b\u0018qAin>V)\u0016LTA;\u00047_v+2\u001aEz\u0005).\u000eu\u0015ֹ^W \u0014d\u0002ZȱŋLojm\u0013أ&Jh=\t}p&jɴW\u0013\u0015\t\u0006#T@\u0003%b\u0000k?\r\u0013c\bn[as\u0001\u0006b\u000fy[\fo\u0002A\u0015w40i4\\\u0017kr6N\u0006\u0003\t\u0000F$\u0010\u001ak]l\u0001(3n?\u001bpq\u0005\fEF:[H$s>Ŀoǰ\fk6\u001eŕs w47'\u0003b\u0017)-\u0011\u0014q2C?:cώ\\5N\u0005ZC\u0010 D>q:\",qᗦ̘{=\u0006\fRIR\u000f\u001e&]gܧo=\u0016ok~#CFσ@#5\u0013DRA\u0013\u000fO3\fG]\nn\u001a=K\u001d\u0011Klzƒ&p\\u2,LA2qrW#\u001d:.\u001d\u0010sGO)$\u0010G\u00165dW#zu!\fpDEw\u0015Amxajⶼ\u0001NJ\u001cS}l3\u0006\u0012%| \r*|\u000e$ghiW\nV\fW_tr\u0003\u0007\u0006,N\u0017ř\u0018?mOsJp@'ye‰\u0011#H\u0012\u0006}\u001em\u000ey\u0016I\u00151\\ T^?r\fQTW7Ό\u001a#\u0005p\u0016LY/N\u0007<\u0004\"\u0016\u0005F7{OكϪ\u000fU}:,,c9\u0005\u001d2`GCV~\u0013$w\n\u0011 @\u001a\u0012^>\u000e\u0019AوL\t\f#]|,9vau\u0019Ё~\"*%b\fΓ})Z\u0005*Yh\u000b!\u001b\u000foF\u0010f'\u000b\u000ep9\u001bO\nOP\u000fp1\u0004+y\u000b:bKl\u000b,\u00003Ƀ<\u000f˼:u)Y\u001d\u001bnl\u0004bX\t)!5ܫ\u001fmU \u0013Q+~+\fYiZ4\u000eE\u001e=:Hu#AV\u000e\u0014Dn\bKÈnj<\u00129V%3nu\u0014!븣2yCB\u001dzLR TQ+ٺIV\u0013\u0014\u0002r\fB0 \b\u0006fD\u0018)\u0017v\r\nf'ŝ=\u0000h`k$Md\u0011a3yYi3!Ƨש\u001cb=9\"9l\u001d\\rsLbn&\u0006\u000b;\\\u0000|xQbNdءP\u000e0G6Wk.8^\u0002t\u001eX`n\u0003\u0005'\u00100πe>tV5\u0006}mi\u0012eDB(\u0011<\u001e=\u0001\u0011t!$FG\u000f\u000b\u0015$ȡ\"=\u0001\fs~J@eODEnMo!Aycf.d|u\u001a;`*h\u0013\u0017\u0014rN\u0018dˢ\u000b2)\u001eOcW4\u001e(%\u001f(;ҥ\u0007\u000eF>iIb/≽L\npdOY'$LݿxӗmN \tA\u0002D2BÝ10\u0006\u0014y&:gl\u0013LU\nu¦\u0013\u0017\u0011f\u0018\u0019ۂ\u0014KJ\u0001\b`ip\u0011,.Eoo`AM:Dt\u00076\u001cw8tt\u0004g\u0018\u0013\u0015'?\u0014\u0018]@++\"@\u0000yǾNߕV<\u0007Gi ^f\u0006\u000eG+{hKز\nu[\u0013a\bc\n\u001d\u0005*-KR}\u001c–ҹ\u001dP[\u001f=\"[־[;˸;\u000eXFJ\u0018\u0004\u000fW\r}|\u0011\u0006m`\u000f\u0001A\u000bGv=՝.WT\u0012'_}KG)Kn\tJ|C\u001fԭiB\u000b\u000bNdk\u0011y\u0004OGN\u001cZK~j+|j F@D\tɪn04*n\u000f\u000f\u0002\u0007uiI٠\"\n7F\u0007\u001aqRҦ}\fˎh۩V̐N#J!9:|.\u001e\u001c\u0016q\u001c~{%\u0017\u0015ic|t\u0016DI\u00159b-Ģ4\u0001M\u0012\u0000\u000b6#Cd\u0019ۚ@-l*xͷ*jT\u000eX}+8#]\u000eXaC^\u0017-\u001b\u001a\u0004*\"l\boUctx\u0004rX_zㇹJ\\\u00146b]3S D÷\u0012\u001fs\b\u001bD\u0000\u0010v\u0016]IF$ܹ{l,}k\u0001%޻tn쮁\u001aU1ˆV~\u001a,$a\u000eIY\r䞝\u001byN\rW{ 7\u0015B!_Hn?\u0000qRK\u001aP`\u0016Wm 2G橎\u001dCiܔ|\u001dX/\u0014]E(ex\u0007F~Y'I6ķѧ\u001eWJ֗괔N\u0001`79J7p\u0018\u0005Ean\u0007\u0017\u0004H#G\u0016\u0017\"4p,Y6\u0018\u0019j\u001bTXp2I̾\b%(d~\u0001\u0012k:G\u001aE`\r/^B$\u000bG@nH(\u000b'\u0018\u0005){[\r\u001f㞚ey}uA_1}㯥6~_\u001e*(m&\t'\nuTGI \tÇ\u0019B#rѢiP\u0004\u0001&F]{7Z$\u0013\u001at\u0011\u001azCz4žL\u001aX~vqDn\"\u001bvM|L\u0002O`\u000bO\u000f\u0015\b՝\u0005w\u001c\u0001$%\u0003ߨ\u001d!\"\u0013:BU_\u0013\b\u0013\u000b~0q\"X\u001a\f\"ΆlE@~?<\"\\TҔ;\u000b@\\:?6F7Ɵm\u001d\u001c\u0015eEK\u0015\r#qEXW,`N\u0010K\u0011\u0019\u0010Jt\b*2C\u0005.\u00175΄!eэk\u001c\u0002&\"m\u0006\\ɕcXyP-ȱ4vei#\u001b\nm\u0001\nPjȆExy`w!9o\u0011*\u0005\u0002S뻐B$\u001bF\u001ci[>\u0013Bq^L/\u0006\u00004f:l\u001ebkO\nI>F.v\u000f1)LZBtA\u0004֟׊x`$7\u000bQ7tc\u0000\u0003dh\u00102n/VW&G\b0\u0013y9w\u0004+c\rv2aH}p%t=,78&\u001e֤r,3оχ|Op$\u001bax\u0004>^R|߶#Ûn\\/ab,\u001f\u000b!A\u0011\u0018\u0002\u0011\"ԟCEDn\f\n;@Vn)EGnU\rG;\u001a\u0012\u0019\nN\u001d\u0005\u0017TR!\nfhs\u0004tdC\u0002@\u0005|\u001fR=~\t\u001f$Sٸ3\u0016\u000e~B\u001e\u001f\u0006kb]\n\u001bL}#J[@΍.#!\t\u001dwO\u0000i\u0010H\b/\tZ^{iVՆ\u0010V#'ԍ'd[@\u00008\u000e9j6_ѫ]dz[9\n^H\\-\u001e\u0005\u001eHA1˕\u00020U8wr\u001a+G\u000e'!\u0001a%0cg=\u0014)k-,ALjwC\u0017\bg8,lD`,:k\u0005\u00078T\\īBt\\H\u001ew\u0012Z \u0010y^õMa\u001f\u0017o(\u00078'SeKx\u0015id_5\u0012RX_\u001egG\u0003z83q =J\u0014Ybx\u001e*艋\u0016Kf\u0000JpTA\u0014S\u0006y\u000b9tA\u0017\u0000e\u0007_XW(U\u0011DhK\u0011Af08\u0013!ϵOX-[\u0000^\u0004nu9\u000bU\u000eT\u001b\u001dS\u001ctFӓ|I(p-\u0017\u001a\u0001Vqcg\u0017\u000e\u0012?ޛ\"\u0001\u0017\u0013d\u0016\u001d2\u0012r\u000e\u000e6\u001f&?Nt$\u001aTOx\u0014\u0000id`\u001a\u001c'\u0015#&\u0001O[\u0018&\u001di\u0000@zV\u0013\u0000\u001e\u001dH/䗍i߂\u0010NN#,Ha$Z\r55\u001bIHi?KHA\u001d\fOOb]lFZ1\u0014'\f2\u001fjd)~V\u0006v\u001c\u0010I\u001bFwA\u001b\u0011xjY4\u001b\\6\u0004ߋ%\u000bc\t4\u0004l\u001f{[H\u000e\n\u000f@_}\u0006wm0(ˊa\u00060\u001c\u0002ae0e6\t\u0016W\",\\\u0004k@7|W\u0012\u000f]\f\u000b5yÅ\u001f:E)j}\u000bs$̦ͮ8H$L\u0013ȑΌbԡ\u0019poXcɑ.8U_\u000e9\u0018BU\f~'G6rE%{KS\u001eH-s\u001d~\u0001\\,LB7\u0018>\u000by\u001du7\u001bfe\u0011\u0004\"KR+&Žq!~#\u000boF.y\u001f\u0011q\n\u0003b\u001daw\u0012\u000brjl6ة]J\u001d=􊷡A2/ۏc.Z&\u0016Y@h0r\u0019$#+\u0007\u001e p\u000b\u0012\b\u0004(mK_`z)Fd³d\u0012j?=?\u0011K5Ob\u0007t\u0017+\u0017\u001cg\u001b.eʫ+< \u0018Dhx禭\u000f\u0017+O;PÏO)\r\u00051}\u0013\u0014q\\k\u0007\u001cFh׸&w͞Y}\u0007g\t)Ub̩\u0002df\u0010\u0013\u0007\u0010\u0013\u0000\u0015\"+gà`o'\n@i>)x'5\u001d\u0004\np@\u001af\u0007<*\\X(|E6$\u0013CL6J\u000f`S!\u0017Lh>~$>\u0015\u0018zas\u001e:M˸sm<\u0007;B\u0003<ռ\u0003;*c#{Gah*뭍.LU]\u0014F7Z=,]/p\b \u001fVBװu˟cd\u0014\u000f3\u000fɓ1^\t#_t\r'E'\u0006pl]\u0003Z8B\\\nH՘pǐb\u00078. IJU?1hi7:e,lW{G\u0018/\u001fO%1Wn*h+DFcbl,]\b\u0019mTKTj8~T\u0018{m05c+$\u0016:Wߢ,sC\bQ\u0010Pe$1lGƐ\b\nb*\u0002}PNsL\u0018M]Ʉb\u001bO\u0016*L9cʨ*?U.گ<{-(cR\u0007Ѵ\u0003|?fu\u0016ɦA\u000e&TU\u00150\u0004\u001ez\"[@e;p3T7xX1rсUKZW\u0002TS7\u00063G\u001e^}\u0018Y٧\f\b70s\u0017><3@L\u0010Wk1KL\u0012Oe$EVO@\u000b}I\u001b\u0006\u00056p\u0006nzǙF\u000fi\fY1\nw`\u001d>%8B\\ja4\u001d\u0016\rؙY,V97K<)Mc6D\u001d)\u0017k\u0015 .8\u001er3Δ#P͏o\u0003cY:\f솦ps\u000f\b\t6wG6D]-Y\u0015g\u0016|F#֕5{̛\u001c\u001b(8\u0014nC\n\u001dGWHM\u0005'uQ\u001bV\n\u0006m\u001f\f$L\u0004\u0015S.~\u0004l\u001eD\u0012o\u0003eHm\f\u00184,7݉]3w|gfk\u001b;撚T\u000bu9\u0003\u0001[ݜx\u00193+s\u0002b}\u0014\u0003\u001c=cuXΣw\u0017\u0014ԛfؕ',1' vBHG>U裄ϻRhD\u0003(kE!–?\"2'\u000bV츊\u001e1\t\u001b\u0015\u001bm@\\3\u0002\u0003H2;\u0001(H\u0016@<\u0010H>J.\u000e}D\u001e{\u0013GI\u0001I\u0015%-’ԕ\u0015\u0005Zw\t`,w\rl^wM}!7L\u0014||{\u0015<^\u0013^Z?mf\u0015@ªjy'+\u0015^&BISRn\b~\u0001=4`OKNnG9Cϵ\u0010\u0013t\u0013-U+4V\"Q,\u0017\u0014ↈW \u0016ɤh\u000fiur‘Pf\u0016;A\t\u0019u@=\t4SFM%w(XUF|DuXK\u000b\u0010\t}x\u000e˨;߫FZt_Mګ'i\u0007g66\u0018\u0002\u001f\u0019ъd\bXGͫtÑx\u000eU@˓OP\u0011᠗^\u0003F I\n\u001e\u000eۓi\u0016c\ntoGJՎ,A՟{]B'\fDZrk$H3fX\f\rS\u0000\u0002l&nR\u0000t6\u001d\"Q_;\u0003bZ\u0018|\u0014w\u00134N;\u0011kQ\u0007J\u0014s\"4fl\u0010-Eֵ*vׄ.72.u/\u000fiu8\rm\u0000G6\u0005Q'\u0006\u0013\u001augrv\u000b1\u0006\rt\u0013YQ|\f 'bpH9}&؂^%dӣ\u0001~n#\u0004q/\bPM\\nJ#6QIy20_gF&.?UX\u0014[o\fL\u001a@)Ԏ!Z@\u0012\u0004\u0004fv`\u0017r:S@ Nrs\u0005nh+,:وtt_Iz:\u0012k,Cn\nkuu+I@Ů~B*/v\u0002nm\u0004V\t|vP`\u0000>&biD)ߴNf`߱\u001aA!ҏU%C*O\tTq g&\u0006P\u0015Zn%^4B\u0014N[4\u0019X$\u0018\u0010O8wK>|/\u001a\u0004wo\f'|u9L\u000b0\b\ra1i&xXWߣ6[D\u001bВ$\u0005^U\u00190{'Jbt,x=x\u000f['[iL7\u0003VSԸ\u000e\u0012 \u00079 -a}(\u001b\u0018˦~ղnR%K;**adu,\u0010 \u00189G\u000en 0%\u000b)Y\")VF5#[$J\u0016\bP%K\rk\u00062l\u0002oH\u0005$K0/4[Ry%TJuu1G.O\u0012\u0016\u0002\u0012$Q=\"\u0018\u0011-ы\u0018\u001b+\u0005ꮄ\u0019\u0007CE/u\u0016(jy\u001b$$2 @Www<;\u0016'_\u0007O\u001e\u0018Q7%¸~YZ`\u0004߀4L^\"\n.\u0002u\\b\u0010x\u0003}rY\u001a}~ɮt(\u001brCOæoЈ3\u000eU\u0018yV\u0018ԱS\u0018y\b`1\u0018,\bM,X?r\"\u001a\u000bTn\rCCf(>\\\rR}}\u0006:Q\u0016eU\u0006\u0017\r(\tž\r\u0011/\u000e\rZ'nU\u001a(ٮ@\u000e\u0013#\f\f )\rY\r]4'`ɑwl\nq\u0018UFwA5b)\u0002\"\rZxa\u000b!$5d-F\u001f]N$\u0013jP֐=e6͘\u0016x Դ\u0013ޡ@!d\u0017ɐ3\\)\u0013\u0013*\u0000YQl*5 !\u0001JO\u0018JBx\u0016~\\O\r\\,+O\u0007aO#Å\u001a\u001c!A'{}e\u000b$qp8\u0016Et\fB$\fߙ;F\rU=\"\u001cD\u001fۨġv\u001037\u0007U\u000eh\u000eH꠆X%\u000fj\u000e%\n!9V\u0002\u0011\u0004H,\u0014ŴP= \u0003 珚\u001fq:!\u001e\b \u001c\u0000#03(+_\u000e!\u001diob\n8E\u0016r}\u0001o:\u00138\bT&\u001b \u001bo\u001f\u00069ヰC\u0003\u001c('`9a}\u001bp\u0005ry>\u001f\"\u0010fF{\u0003\u001an\\y=#_K\u001cO|\u0006N̵\tYF\u0014G{sKNY4iΞs*Ȃ6\u0007R?ΧPqwus\u00145t+85\t\u001a]a\u001eh\u0018(HoE\u0019PȽT9/U1\tFJr(\u0002\u00020\u0010@3o\u001e\u0003݉ˊ\t\u0003&\u0000,PjAy-$kLTJo#BT}DEytN}vv[\u0002\u001c'h\\F\u000eJJޡJ\u0011[\u0010qd`=Maq\u0016J\tKgM)@A\u0005V\u0012ZM/p}\u001bv\u0006\u0018a\u0000\u0010ˇ\u0001\u0005N,r9u\"NXHh)Nq\u0017~q\u0001\u0018.ʱԵj \u000b'u!o1\u00199I`m\u001d)Z!\u0003N2\bg;wb*h&t4^\u0000GQ\u0007.g`\u0014C8ލT|\rxĽ'i8\u0013ޅdeώa\u0005\u001d\u0017Z\u0012-4c};.NkPvӮzOy\u0011PXsG\u000bV\u0003l2S*KD\u0013}Vg\"Ajn\u0014^+S7\u001e@lT4jV\u001c8O\u0016Ht.\u0010|.>\u000ev:>?\u0015\r\"?XeS7(O\u0018_2\u001aoKUcx2k\u000e =!#I\u0010ü0\u001a,6D\u00079E\u0002mx\fiڕ\u001c.\u000e1%g\u0015P\u0010Z )s\\d\u0014\u0013\u001bYj\u000eD\u0012u!I\u0014񟎟yoh.\"\tF^\u001d\u0013i\b]B\u0003#’\u000efC\u0013\u0002\u0012\u0014J}kY)iqKүĠ\u0015)[\u0012\u0004\u0001<)\u000f;NF6)\\sZקY\u001cdAdPI\u0003\r\n\u0014*ij\u0002\"(\u000bG XA˘\u0002yH4toV\u000bIN\u0017\u0001\u0007`\u0016\u000bH\fJ(\u0000\u000eTI<\n\u0015\b~Hwds6\f+YJzmp\u0012\u0019-/\u0005O \nĮ<ԋ:DYư\bLؠүr*kzi]H5\u0013YQ\u0013Cb\u001esci\u0013)$R\u0006O\u000fP\u0001\u0016\u0011/lx)S\u0004\u0005\u001a9)4sK\n\u0005)8\u001b$O`m?3~F\u001dұEodioL\u0000Y\u0003\u001a2g\u000b^Gm[!Ï7!\u0010Ig7H\u0002ߨ\u000eQ;A!OFM\u0016k\u001aQdԈ\u001bBOB1v\u00109\u000eh\t\u0013\u001bYvoJ*QȠ\u0001Y\u0011?KСӵ03\u0018\u0003W\u0014v\u000eH\u0005o{\u0001\u0013eL\u0002Ki\u00005,Go\u0007@2\u0004;@-c?OK\u001c\u0005?|\u000f^](=kHlZNRk巓0A/In\u0007me\bƷ8\tte\u0004\t>_\u001aӌ(|6kC˥*<\u0018\u0004h'_6\u001a\u0014\u0018\u001e\t/7kL\u0004/\n|\u0006\bH'\u0013\u001a\u0006\u000f\u0000/[k\u0007\u0010$(s~Јǖx\b\f\u0005)\u0006\u0005:2\u0014f΄kvsbvLȦ\\\u0016}U\u001b%&Y**\u001bI8N@\u001aK£o\u0014kpFы;X\u0000\tߊ\u000b^\b\u000fM7UPœD4\fΌ$\u0001_\u000b\u0011!QfekIzޅIP\n\u000e\u000b O\u0013\u0016pٙ\u0016R(7eS*:\u0007\u001c8\u0018:\u0006\u0006FvF\u0016´蔷(I\u0015\u001d#\u0012\u0001d\u0013uIb&\f\u001d\u0005\u00059N\t7\u0005͚.\u0011\n-VH\u001aQ0cd\u0018Ud/7dT^\u0019Xc\u0007R\u0005\u0004p31d\r;+dq3cP+o=r(X4?xzϦ=|5\u0012\u0011oz#\u0005\u0013̅lAph\n0laA߈!\u0003R4\u0006\u0003s,B(uɾh6bM葨Z\u0000lƓMI5d[^\b\u00028։\u0006GT&i\u0007sY\"\"Ԧ!3ZN \"븰\u0010u?\u0016Rt_|F~Bغ:vK\u001b\n\"O:'L?Z\u0002ȑ\n\u0005F|F͌B\bjA>c3zGH}f4׌RV\u0013`F \u0007&J}%bC[Y'\f\u001c\u000e6\u0002]fpkߌ6QQ\u0006Ġ{\n\u0018\r>\u0002WF0Tk$klFª\u0019cc|al\u001d0Z9\u0018.(\u0018-esE\u001a\u001f^\r\u001f>Wsә\u001e^;]5I[\u0011Y[\u0014-:/jh\\\u0006\u00020\n$:/2'Y-+\u0006Q_\nId5\u001ả\\$\ro!D\u0017Ћh\u001c\u001aH\u0015k\\S\u0018xM\u0001\u001bJ\u0004MLd&rcY\u0003\u0014F#\u001a\u00149)os\u0015{.\u00075CaBz\u000e\fAd}6N1>=_5d;_MO\u0002ƄD9)\rd\u001e\u000b>_3o\b[\bV.Y8\u0015he\u000eP5CjA/9>4\u0006N;S\u0006Zo͵Q\u0003:eAXHZMG\u000b7;Hn@7\u0011;'L.{Ә\f,\u0005Z{-ݿ\u001f0x/f\u0017S; ac\u0004\u001f\u0011N6QN\u0012\b+J\u0014ƢnVd:bG]\u000ftF\u001a_[S\u000f\u0011\u0010\u0013m![\b\u0015d\\ѫ@|\u0014\b\r\t\u001fj\u0000{([OyLcxT(%>\u0007P5\u0016Y\u0012}dsK$\u0006S\u0010f \u0006\u001f\u0001q;pCl?\u000f^Ȏ\u000b8LH替*\fǒ\u001ca3@з\\U1~q\u000f\rMrRN=1osT:bێl\b96F\u0001=I$7a^rrUa{t$'cv($eRbW\u0013-N\u001c\"t>q;#o\u0014Ʃ蔄|O\u000b2!Х\u0005)\u001aCSS/ i\u0006+'\f!\u0012p,+eM(&C۩\u001b\u000fی\u001b~\u0002\u0004bC\u0019\u0012?m\u0004EOO\u0005\u0014\u00030/$YubhgN\u0019@*\u000eۑy\u0019\u0015C6\u0015\u000f\t)d\tҝ\\\u001eLǽ4I\u001dMT/6C4T\u000b\u0001d;'L\\Tv\u0001HPwL$\u0000r\u0002e7х\u0004L6[6\u0018\f\u001b*e4~u3z\u00034\u0011N|@\u0001~\u001eJ,<\u0019])\u0018i\u0019>\u0011|y[/\r\u0010ȪY|\"Y!Uu+c7!$\u0000ai&rS9[M9\u0016vhcӎl]M.bqEER7c)\u0017]j\u0019*\u001agn#jv\u0010o`Z\u0011W[A\u00121*҇I}7k\\hSSYn:3繳!e>\u001e^VYdm|s6O!CEe,Ȯ\u001dn\u0014,X>j\u001f\u001b*7a\u0015M?+\rIÏ\u0010\t_ՑLQLH\bd7\u001a\u0014H%'Օ04\u0014eĂES܍h\u0014*\u001a7H¤v\u001eқ\u0019{\u001a\u001e?vT:\u0015y,xz):(\u0013V(vuU\u001asCI6E]1]PXe“tc\u001b-\u001a\u000ej:/Tʄl]&\u0012*e:G7:]?ה4Ӝ]ϴs6\u001d!׈(:\u001b\u001e\u001ewA݉\u0000\u00000\u0010Pa\u0002D\"\f\u0012\u0011\t\u0007\"Dp q\u0001\u0004\u000e\u001d<,0\u0000\u0001/[p\u0012\u0011\u0013\u0012\u001cR8Mhא٩\u001cE\\\u0014iWT\u001bLêġ\\\u0011\rrD7\u001eF,^欐JA\\:<\\ǩ*Ƈ$\u001fJj,e*F?bEw#w[C2ZQ%1Uij_\u0017\u0016&şJTSgkKPB2;\u001c)6.3Y58\u001enQ\u0011_<洍r|Q]N\u001b\rq~\u000fElcWҪ2F54눉~B5\"\u001b9n\\g>^ֵ8uv]\\k-i[\u0017\u000e~jX-K.Y8V,!'U5qsΕc-غQf\u000e#23?\u0015<,\\4;Z~4]پaTl'(ӱ6SnY\u0012R5X\u0010ѵ3.\u001aR\u001d\u0019QL>j\nf:S\"3LױG㪠:hg.au2ΥHJ5Ir{UHH7\u001cGT*Nf±\u001fh\\ǒj(nNGrC\u001dCUQ=\u0017kvd+SFНIc7)\u001b\rO=4R<\f\u0006FI\"Y+\r5♜EA)&IkB\b(0\u0010Q\u0018c 1\u0012@\u0018\"\"H \u0004\u0012I \u0005I\u0001$4U\nUĵV5T`[\b#*\\˭\u0011!\n@=\u0012&\u0013[Lh\u000eH\u0018s\u000errOx\u0000$\"_\u0003/mN÷L\"7{\u0006|}`[(\u001aE>p]}\u0015Z\u0006\u000f{\u0018\u000bw$nBXX\u0007\u0006N`=G\u0017\u000f\u0001~;5S\fg4C\tOD!\u0017\t/SĠI˥k\u0006\u0017E%ዮpN9\u000f(]?rpcW>N\u0017@Qș=$]qX()TA5z\u0018\u0002\tAw\t/ƒBh-iDRb\n\u001elAⲦ~F\u0019\u0004{ӣûOKFOKt\u0013<\u0006QzÌ\u0007,\u000b\u0003\u0019c\u0013\u0002MҘ\u0017Œs\u0019+h`\u0017m6\tM]gCfZ=\u0002B-\u001aۈlSch2M\"\u001a?\u000b-\u0011bKL\u0007~7\u0011ud#*19\u0004? v\u001e\u0007cذ&yf\u00187\u001c\u0018(g9Z$\rI\u0003\u000e;\u00161\u0001#%-SxLJB]\u0012x\u001bڴu\u001c\u0005\u0011\u0017\u001a\u0019\u001a1'A\u0003\u0016DÈfUY\nV/\bG:I=&Y\u0015c/K6Mb:qEj \bc̕g \u0013P\u001b/\"\"s!\u000116ǎb\u001c\u0004+juVqq[\rt]\u001d{1kAȉ ٽ\u000fW\u0002T^\u0004zP\u0003G<\u0012T\u0006s\n]T2\u0002Z`\t\u0015Jw\u0013\u0005\"xzUI,ؿ\u0004\u0014\u0003\u001a@.cO\u001cJm\u000f\u0018&\u001d( jMj%MP\u0000\u001fj6GT\r2:\u0003\u000ed\u0005$\nxVl\u0017{3rаt\u0018$.\u00141E2\u0019 п\u001c8?\u0015FW=\rC%|~<@|r=\fcւfX9+P/XU\u0004s\u001c׿\u001c@&\u001f[@k.\u000f\u0016x5L\u0013r\u0000\u0005Z\u0006\u001aY\u0014O~$3+(-M;(@\u0005\n'Y~4*G\u0018B\u001a\u001b\u0006=l..\\\u001eB\u0001\u00049kX\u0013Kp\u001fjs\u00040h\u001d\u0011\u001bZ:BU\u000fn}@4ۨ`5QҺ\u0014R4i\u001dPJ1_ʲr<ՁM'S\u001a\u001c\rl:'fڴަdTQ9\u0003˂b@l\u0005hA\"J#\\~\u0005\u0006S%W\u001cJjKq6fazSEDฤ\"O\u0012⩀\u0018,N\u000fcҮ!!\u0014w\u0005&}\u001a Mā)SG\u0012\u0006\u001dm\u0016}&\nlzJ\u0000ʜ6Hyya\u0003\r{S]q N}zE{f\u0002%\f6v\u0017S\u0002\u0013\u000f\"v\"\\ݚ\u0015\u0000-RƄ6{\u0007BQdy\u001bu1\u00112E\u001a\u0003\u0013vbS\u0012\u0010\u001dGUtϝ0 ԥi\u001eVQ~\b5%J^p\u0001\u000edxf%Ӟ\u0010GbSN\u001d\u00029\u0003Y&Z\u0006\n֭^m1\u0013\u0003\u0013\u000b\rendstream\rendobj\r20 0 obj\r<>stream\r\n\u001dM1\u0019\u0000amNjm֯7]w@t‡/\u0001(\u0012\u0015Z\u001b\u001dx\u000b\u0014`2'8 \u0007McC/\u0006\u0018\u0019\u0016+\u0004;]H+ν6tr:\u001d\u0006~]\u0007\u0018؁\u0016\u001eV 6>z&~\u0004\u0006LT\u000ev\fg>)G\u001eG>WU\"*k1\"t_)Ǵ~%r|\u001cg餀{RiG>޽Et\u0013\u0006lN\n1xN;\u0010S?VzY\b4$U\u000e*Ǽb~_fTVF\u000f~\bY0&@M\u001a\u0015\u0017hg\u0003\u0007G\nM0f_\\YP2T\u001ar[Cў\u0011np7OH\"C\u0013=*\u001a/33\u0016<\u000b YeĻ>H8cd4za\u001fK.\u000b:q&\u0006H\u0006!x\r3ܝX'Wм9es3D2L\u0019pt\f<͒\u0017@\u0001|qav::-bMy;Q,ܜ{;Z4\u00001I`P\u0019w\u0012G\u0003\u0019!\u0012d[\tL[|}\u001djH\u001af]0\u000f!L5^+Yy8d\u0015\u0013\u000b\u000f\u0015M\f\u0001\bPa\u000e6(9\u0012gX(hX[,\u0007\fDH|U\bh\u0010\u0012\u0015\fz}\u001bkJ_]\tf~Yb7t(G3&6F\u0007Ĝ̈Z}IM/.g\u00021Ah\u001aVb\u0012=\u000f\u0011\u0003dҔ,qk>\u000e%>@\u0014\u001ba\u00053YES5D]=\u001dx\u0001;uȐ\u0000\u00043+\u0001\u0001El+=(jI[uBsl\u0012&\u0001\u0012ߊ\u0007^\u000b\r4Lō؞}VJ\u0000K>r\u000b)TB9iD\u0018@3aM\u0000jl{Xgg\r?!\u0017W\u0004\u000exM\u000b_NPn\u0011Ɨ2\r9#a85\u0004u\u0001 \u00143L\u0006!>B!2J:\u0016=OT>&=ϫ[\u0012-\u0012哖Kj4\u0014Jy\fY=e\u0018]\u0010\u001e#@Kd;\"p)5#i\r;_\u0018\fh[\u0007}\u000bԿuFDB\u0011\u001a\u0001n\u0010q._Ͱgs\u000bxXv\u001e `jG\u000e\u0010!8q\u0001\u0014\u000fSèGj&E]ڧ|P#+cC\t!OیB\u0002R?K\u0014$gy2-Ƌ/B\u0011E\u0013sEq/NK#}Ur(2&2p 4ؓHPn`R$vF\u00071\u001fn6QSG2 O{qy^X&ZI+3'S\n\u001dV\fXXuf\u0012ռ\u0003&\u0006X\r ~\u001dC$bCǽ\u0017\u0010aH:Ri\u00190\u0013\u001a%*\u001a34%9Ģ'7`d8,V=Q\u0001ėΤ l;e-\u0002B\u000b4k\u0016?f\u001fNQr\u001e\f1C-a\ti3\u001b7K51ϗҏQʟ\u0010`)\\GHt{BS\"d\nX^޿x#8\u0001*l3*DϦ?$+_?|]8\n\u001ee\u0002t\\\fQ\r@E5נYa\u0019\u0002%)0\u000e#`ӥlq\u0019n|͈\u0016M(G>\u0006]]9$\tPVƻ\u0012Pw>ٞ\u001bu\u0016}*01j=l\u0018a2JA6\u0019\u0014\u0015h۲\fRCr\u001awϪD0qXgrU\u000b6hR%\u000br]G\u0003\r_<)B\u001d\u001d\u0014s\u0001\u0017\u001eF-8`\u0004Hk\u001b:GG$@{++5mE\b\u0017;'F\u000eWL`?mA_J|0e\u0016z\u0006IHO?_\u0005%tbXųB\u001f\t+۾N\u0005Z 1`\u0005\u0000(,\u0014\u0006\u001e\t\u0011)D\u0002\u000fc+yPA\bpu\u0015'L+{glÖD\u0000\u0000\b\u0000\u0000\u0000\u0002\r\u000e\u0013=,RqG[M'מZZl֛ҷ>e?^:;rNޖg],ߐ[\u001b\u001fg|u:],sV봽3Y^ܕz;ot®\u0005\u001c:Y,ٴzj\u000ewOhv褶+)-µj~,\u00172f{;˅/|n9w\u001dx??{忽/ݻ/֧'{e\u0019.o?\u0002-|8gYf됙wRtԟkӫRNʧ+\u001fvz>\u001e:T[sJպ|Nm[QN}zf,O{l9%O_~-md?:%>tSݗ*oe+4luK|gKMۿ\\ٓ-f+K+e{[n>ɖoik[JwIgWiJn^Ij},%mJ+߾NnfJy}Z{*gӥ2s̒dܵeK\u0019޿o-^*ݯz/^}\u001bZ\\olKtR;)/??wKYmݲl{y)-ɬ\u0017Oˊt'ZB˓zBN\n{vifszy6H\u0017\u0000\u0002z/Yv\u0000\\\u000f^\t[FVY6ߞ\u0005j#+\u0012^ʊ@JWԟ\u0015\u001beo~dEv˟g_VOR\u0015v\u001b=\u0000HkWZ'l~\tZ&+q.~}\u0016ζo~}mLl|OIiM,e=һ\u001fN}YS+=i\u001fN~hs>]^^۞LlUNH[JgMnl}5:ۦnS+=#϶\u001c\u001bk\"H'_>>HI>Xaߞ7Vz=VX]-+/F\u0015\u001a%vztB2\t+4BoI-VKKmlʱNѣv_\u001fx*2w޵/ֳc{5v_V;+}oX=B{o:ѝv\u001f\u000f'%iR)Y9=KlRSrۖn_ڗ74JVe.??ޥo_6C:+[^\u000bҺm]/ӶRֿJZ֟WJ}):KmI~eRjߩ;/-?]v_}m)[ijZi}>ug}z§}O:ݛ;\u0001f\u001df\u0014+\b\u0000Ɏ3t\u001f+\u0016Z}+Zԭ^\b+ٺOX/7s9O\u001c#Yȱe1BH^^ON#GIK4r\u0018Gw{\u001b!5~J1v_X-e[mW\u001eFI'c\u001bWeYׯF:Խ=^^mO%wsOM'\u001eeO樂^Uj߶.n!TIoZ}Kɓ2>|oBz۾~\\S՛׷>ym}:z\u0019-w\u001fmi+_nJپdni_*ϵ˶&;SU9}mNrן2o}|׿ޒiRv۷oiO{Zk2}dWr'\u0000~\u001f\u000bv3U֎RYW#\u0002&shZa\u0002eV\u0005\u0000bVvR;\u000b7t㞝\u0005>NY2ғk:9v\u0016I+䖖kX%\b(cYK\u0019^3w\u00162H{,\u0013\u00112\\e3p\u0015-\n=\u0001\u0000VOvQ\u0000z^=|>fٶ)%\n{\u0000Z,-w\u0002@}SMig\u000f>yv}rɰ6\u0016}Wzyr>sWj#\tZLgA+2{\u0013\u0000z۲甞\u000e\u0000R|\u0013)˦\u001dY[\tkؐm]\u0000|#.;\u0001R!vX-KmH-G'ieOcyl1٤\b}vz\u0011\u001fa}o֛^J\u001fa> qW\u0019^]g\u0011R<{BWi=v\b9}̕6\b?v\u001f>qH{J\u001bw+\\Y1z\u001aasM\u001b!ewFYOmwƱ\u0003\u0000d;\u0003%t$n$0\u001dt\u001fpv]9!O/mcFh:;K='mwFŸiFzgӣ4vm:#M\u001e8\u0004\u0013e֓%W:\u001f>כ\u001evA,W_A9\u000fJTEZ{iKXk6v\u0016I#5JcgJ#Kc\b;:ڑ9ڟ,?7B\u0011\u001bc\u001bJ?BtR#tYn^77I%?߶\f^[;\u0000@6\u000e\u0019%NeS\u00136w3N'9#(\u001b\f\u00005\u0019z\r[Ą\u0015Ze5L\u0000ҋ\u00069\\\u0010w:VmR[)d\u0014À\\lk}>'F\bPg\u0014\u0012ʕf؝AW'RTP*mR\u0007JZG)*X⁵'ksW)*X%K\u0014\u0015N奞sR.\u0001\u0000Pq&\u001d\u000e&\u0013 G*okMs\u0015:t\u0005\f=\u00122\u0014\t|ZۙS\u000b'\u0012J8ɵBp\"\n\u001dF\u0002\u0000=_aÇ\u0013\\K!\r\u001b6dIW \n׭\u0000e\u001c\r6kn 8`4ZZ\u0019\u001682J0BYBpuJuF5גaft\u0011\u0016Ld\u0000@`ÉV+\u001bu\u0003\u001b\fEky@\u0018Fw缁kyXHBvɓ{LIab6[Lf٠:,sp\u000b,w\u0005@$\r\\3v1WʝN[v߽\u0014\u000e:~u\\~k$J\u000bZޜ\rmƎd-:sz׵XZ\u0019id)w&}e蒫w^OvYZOʏ]5\u001d\u0006\u001fV\u0016-;{^G{W/B\fQxo\f\u000e?)\u001a\\^$q\u001c'{gyNsҧ'\u0006dL-oi=\u001eT\u0006uH|)\u001dw<~7MwRjw[^kgl񛽞\u001cXcl\u001akԻKo{itOr\u001a=^ޒvyf}[=ߞYxkWnf]9ֿ緽Ӈl¦\u000e]mߟJKOﳩ>p҇g|RJ~[Ooٿ^KVOVZ\u0016^\u0017R{n\u0012V۹wO^e?~zRIoWO+mVW,+ח{\u0014Z)۔<}J,w_HyvlZrn6RerO\ff-to!_nnfNz}Z\u000fvO-_o픻w3[!RR\u001ez9zW综/Wxw\u001b?h^\u0017Ny?\u000bg}J}^\u001a/%ou˽\u001e!~zOiK;畴N+f\u001bf=;\u001fζg7i2_z:}\u000b{Z-Invt _IW\\JOv_m;\u001djݿJ[\u0019rgSt^cJdZ\u001f߭RxO׾,SRdOI/>r/s—Ӿan-Z|Nw,u}:\u0017:?ӛ.طMJZ7_uVhk#t[_\r>X?ӧB~aOϿᴒ:/z7\u001d{/KkY^[+fvn\u0006kZxmd<6ί~[G=9amTzQQ|Wi:ڞ>wY{ͨ|\u0019ތ׻\u000f2}{N;ͪ8=.sW:kf[+m:y[~kϖ6ZZv۶Z;r_٤wRIi:nֳBv{U\n+g7Ni}\n\u0019-g^-kv\tm>cWx'N-wuJݧaSo7\u001a\u001bJ#w\u001fÖ^ou8wV-[J_/mm\u0014zӻsN|۟Z9>eKYiӽoؔR\u001bo}w~fɔg쾎ZV:k7}Zi.iuKz9ktRfVN%V~dt\bw3KwNtfiX;O*\u000byv9w\u001fmNsnxz?/>oOIoNzv7F34Yi|e.}݌Ζ>}~\u0019%OR\u0019\\gOUtJ>wI~Kvf{w3XJOv_*e[ˎT+G:ig)3K\ng>Jel>³+z.-}zs4v\u001f{,w_^ۣ\u001fi|_3a\u001c\fW\u001b\t\u0000b\b\fZ,&#=+Z\u0004J((\u0017g6ghyzo\u000bgtNnKٓO(?gP^ʾ@t\u000b62uL+S\\-[¿N%'IYW[VOFiyzYf]Yew3x\u001f%{N_zlg\u001a;klZg[I}&[7=\u001a٫DZ2nuw?쿟$KJ\u001a׫SR\u001a^VYc{_#ԻRV7\u001b]\rdΖd%\u001b?Id)qWΙ6:[\u0005rGbN[Xﻤ<|lJ{\u001c(f,~׷r[軔}鴔#W~uX?gY$KRZv[aW}-G}=O67d\u0011N\u001bw8tɒR,ݯ'BiW6sj]Yڦ)Wfu\t:NK:ޒ2l\\+f?TJ*=y-糔̑)<ٹN,iS*^Iwvf풽kON+\u001fۿNJ<^fѷߕiwW2R{%zgr[;\u001fRw)t/kmӿ۶d?_饔d-N9Nv8[Mmf\u000eOufiow:ԝF4V괛>6fN++{zg>LfлtO;aVztJڗ6nF;\\\u0005Nӟg鷿K^כS^oҮ3lve/Tom{lZ#lpŸ;uv_zn'mffM%73_id:z2\u000bdpvn>zݯGi=}]YK8iytoJ[Җ̔Y>m=*/w{׾{e~Ffou֮\u0003/J+l~9-y/]J\u000f'wg6~[;n)QRti']<,sޓwowgy\u0019ilMv\u0016XvَN٧_gno+l=\u000bk{<:gehיtz4Nz:֮cgkmO~kwiYiӧUv\u0016+v,{rd/)4v/\u001a,8碔x^\u00048N\u00169>\u0014$CЙ!1;\fE+z\u001c:\u0012XE\u0000+(*+W'@2\u0013TPbdx\u0010:\u0006\u001bquI\u00161:\u001dKŢLH\u0017<<\u0006@\u0011,,\u0018^^B\u0010%ĉ\u0003\u0001H\u0007T!!}0\tH\u000b\n.cy\u0015XAxj_ŘUxC\u0000x\nV\u001b1|\u0005\u001d`Hw7&r\u0015iN0D|\u000e1σ\u001aI4a\u0010xa+'XO\b.D`\u0001(<\u00013)KGU6>\u001c\nσãj(\u0017p\u0011,:\fO{T\u0016Y}/ÂED\n\u0000ur\u001dէd`\t\u000eZc\u0015SE.ڀJ_#\nO\u0002>\u001ee^\nj]|\u0004\u001e!P6\u001eH\u0007\u000b]:f\u0012\u0000\u0016GQp\\\u0019\u000f\u0001Z泒\u00108\u000b\u000beє\u0002\u0015c\u0005\u001b\f,f\u0004\u001eY5\u0015Ga:\u001eA#cxI\u0018>F&i$:T\u000e\bP!h\n2^()\u0013\f22uI\u0012̏j&@s\u0016\u000boAbEX\f\u001c.\u000f\u001e慫$(qUL,\u00048\t\bU4\f\u0006nq\u0013@1W\u0001FI\u0014^O%H@3\u0012\u0007Japx\u0012[n%ӞYb\u0001C\"A\u0019\fCx4\\\u0018.\u0015\u0002d\n\u0005d(&>#b% L\u0014`L_lE\u0011&\u0016R\u0019Dj\r\u0003Ai\u00162\u0016\u0000ȭT\u000f\u000f+ b\u0002.;`P\u0010b%\u0001GU\u0018ԁ\u0005,\u001e[\t\u0016:NSi2q@D%$\u0010l'd\u000f59\\ztL\u0001SE@$7\b2!۱\u0001H\u0012@\u0015Vtd\u001e\u001eӃ\u0007h8\u0005Q&6\u0011O:؈4\u0012Png+\u0019\u0015!ẍZ07\f\u0000*E@\u001a\"4.\u00174{x(IX@\u0000%U\"e /\u001fY%'Jk\u0003cy`H\u001cfmi\"2\u0006Pt\u0019d@\u0002#\u0018\\>W\u0012\u0010S\u0010\u0004d\u0001gJ GBI\u0010\u001a0hB.18\u001c6U(|(6UQeat\u0005h\u0013\u0003RJD[\u0002/a'4\r\u0004(LL\u0018L<\u00037\u0003Ď\u0005\r\u000b\u000e\n <\"\u000e\u0002\"\r\u001d\u0006.bA\u0003+@,pI\u0010*G\u0000\u0010h1`u㸠\"\u0011D\b&.\u0002\u001aP\u000b؀@42\u0018 \u001ax<\u001eM\u0001cY`\u001a\u001aTaj\u0016\u000eB1\u0005\" i8CBv;\u0018P₳\u0006\u0017==^4&t~>†~\nEW\u0011WKCOVEFB#\u0011\u0014\u001a$\u0019\u0015*\u0006\u0015\u0012LEb!RMэc%+ꊢ\u0000$bud(f\u001dOE4P\u0012\n\u0002ڨ9E\\X&PP2\u0012ˢ`I4\fii6\u001dBAa\u0011\u0015\u0010Bu*:Ԝ}:E T\u001eC\"X\u0004ѹ\u000bÜ\u0001K`Z\u001cH\",hf8) \u0018\rd.\f\"Ba\u0000xb\u0006\u0013\f@b+٥$\u000bh*,\u001aPx\u001c\u0016\u0017\nD \u001c\u000e\u000e\u0004A\u0003I~ \u0018\"LpAD::,L.\u00011\u0005޴\u0002A\u0015J\u0018P\u0012+H\u0004\tYTekځeǩ\u001d\u0019۠\u001a\u0013\u0004^=Yѡ)+0,8^2Q+.\u001a\u0014&)O\u0000N\u0011d\u001dp\u001a8\u001a!\fD>Gț:(\u001c\u001cr\u000f\u0006\u0007\u0012U0i\u0014\u0004H\ndbi\u0010\u0005ʝ\u001e\"n?\u0014wZ\u0010xył$\u001d\u00155YH\u0010IePxІJ\u0000\u000e\u00107ī\n%|p(P\u0001\t7(\u0013\u000b̈́w\u0011\u0019n\t0A!4\\\u0013\u0004\u0007tp\u0019p8\fq* pHaD\r\u0012kA\u0003Xh3`E\"GÌhD@\u001a[}\u0014@F\n$bx\fh \u00048ʺ[\u0007a<\u0015\u001c.er\u00040le\u000bx0x6\u000eRTkeTZ˰\u001e<4Hn2Dd\u0013\b\u001f,䑀mP&o@H\u0016\n\r\u0015ӈLf\u0018%F\u0003bL\u0006q i`@6ǘ\u000eEC\b\u0017\u0019\n\f\u0004\u0003E\u0012V\u0017\u0011/3\u0011_!3E( wBY\bƘ,ňh\u0001tMM׆^\\&30;\u000b\u0014\fm81Kk_+\u000e\t$eq\u0000CB\u0007\u0011B\u0007z 80\t\u0006\u0014d\u001a\u0015\u001e#\rIh@| \u0004G\rDP\u0001\b*c \u0012+`*B@\u0004\u00100XXxD:>`\u0000l]^\u000e<\u001e\u0010\u0012\u0004\u0007C\u0010<\u001e\u0003x.H\u000f\u0014\n\u000b͆C䣑\u0013^`\"\u001d\u0000溕{l\u0002\t%\u0017DJ\u0001(\u0014\u0017\u0016\u0000\u0003\f\u0010\u0006\u00181\u0012,E\u000e\u0005c\"8\u001cX |\u001e\u000e\u0006f`9\u0018x<6\u001d\u0019CUC[e\u001e\nxH@\bDZAQj5xH\u0006\u001eDŽKrx\\cs&r\u001eK$K)gwl[²\"\\͆\u0006-p\rZl2dk*\u00180\\Fecab\u0001<\u0019\u00002h$\u0016:<\u0000Z$Ikn-V:00\u0000J\u000eb\u0019([F:\n\u0017E\nA@\tT1W\u0001\u0005h[ˆn9\u000b6lM\"Y\f\u0007o0[\u0006\u001f&sAX%b\u00180Qj\r\b:*PSi&.&ky1Kj߬fe|\f\u0014\u000evj\u0016,vQ^0\f\"kf5\u000b\u0012\n\u0000,'[1Y\u000br \u0016:j2X\u0000\u000e\u0014 \u0017:D\u0010\u0016{M%C\r\u00102-,2\u0019¹\u000bXߚum\u000bXr[;F3ab\u0000N\u0017\u000eka*\u0005fdErLցT6hɾ\u001c-v`\u0001 ,\u001b\f\u0007\rv\u0001%k*\u0017OJq\u0018^gEj\u001ft:`\u0000@d0\u0005St|kݡjiez\"\u001dB$@.&20b\u0018X\u0006.Fkn\f\u0003\u000b k`#+v5\" M\u0003\u0003\u0000{45(Y-=\u001c\r\u0002\u0002-r\u00044j\u0019\u0001Fx*\u001d\u0014\f<\u0010%8\u0015\u00024#6#\u0000E\f&Y\u000eD\u0015+\f\tp\r\u0012M \u0012\u000bO\u0007'QQTJ\f\u001aReC'U\u0011)@Yh&>\u0016F\u0011\r\u0011!OMP9,\u001ez\u0002@\u0014@\u0011\r\u000eF\u000fAMGp-4X$\u001aX\u001f/\\\u0016\u0006T1e:62\u0017FTMTKӠ0Y6\u000f\u0001\u0018>\u0001À<\u0012ڭy-\"]FbbQTq04, 2Ldb\u0003\u0011M6m\u001b1\u001d6P\u0014\f0 S8+\"l\u0010\u001b\u0013Gu:8*\nt,ir\u001a\u001b\rl6\u001aM$\u001f\u0003dH\u0017(pɂ956*(dA@qd|:*\u0015\u0016Z5qj^ \\\u0014\u0002Ȧ5\u0011I ɱP~a\u0010p8\u000f0ZM\u0014[\"CK4*.Ʃ&D\u0019\u0015$9\u001e\u001eR<]\"\r\u0010juqt88\u0001Q(6+}Ø\u0006R$\u0013`'\f>\u0019U\u0018\u0012:\u0014\u0014\u0015éxy\u0013(!ws\r5\tSI0\u0010|\f23qij\btU\u00102\t<\b\u0004D\u00100.'N\u00067t8\u000b&SGR6\u0017VATEA\"@H\u001bKQP\u001a>Չt\u0010\u0019\u000b,@f\u0010u\nDw\u0006Ae!0\u0011\n:\u001f\u0005Ŧ\u0011]\t \rI1FMC@eF\u001c\u0004\u0011l\u0014:D\u001c'UG\u0005, \u0002Gǡ\u0000\u0015#\f\u0004FȤI6I\u001er\u0014\u0005\u0005\n\u0016T\u001a23H\u0015\u0018\u0004 \f\u0007B%\u0005Kxz1I.\u0012\u0011\b#Q4L*AUZE4\u0003\u0018\u0001\u0004\u000ewQ\u0010u2n\u0005wX*d\u000e\u0014˒B`@Hѓ1\u0011uD:@P$\u0002\u0006 $Й,4%AmZsP)PPxV\u0006ͨ Қ`4*.r?Ki6\u0010C:0Xar6\u001a\u0016\u00013Z\u001dl\u001e*Oahj%\u0010E*]\u0007+\u0014Ku\u0016\b7J\u0001\b餚E&.\rFD\u0018J\u0001fRE\u0014#OƆ#N\u000b^RDJ%$4\u000f'T t0,R\r=(\u0014\u0003\u0015[Sؐ$\u001a°B$}\f\b:Zq\u001an\"\u001dH.\u001eϿ\u0005#ln'\u0014adT(j(\u001etl\u00079J\nM`57\u000f/H\u001c\u0005Y\u001e6GEr\u0014\u0018\u00126\t\u001c\fꚰF\r\u0002\u000b\u001bZ y\u0007\u0006nC'CX0\u000b\u001c+A\"\\$Pp:\u0018L\u00131\b\"\u0006n$J$1\u00158\u0005\u0011'BbK%\"N\u0010\u001c\u001d2(\"\u0010H\u00142\u000bH\u0011ੀt\u0017\u000fL$[\u000b$\fĂ\u0003{L\u000b1\u00023Uf\u0013@b\u0011\u0012G`\u0016h\u0019\u001b\bJ'T\u0013\u0011u247\u001abA *3>Uu=\\\u001d\f\u001b\u0017\u0011f\\t\u0019 ѩ\u0011\u0011ҠlL\u0005/\tRP\"\u001e\tԍ%1\u0014\u001c40Ld\u0004P\u0014^\bE\u0007CjB\u001f\u0019!\u0019\u0013弅\u0002\nf\",\u000f\u0013E$O3\u001bP\u0007\u0014C-QPP\u0006\u001b\u0018Z;I|\"4\"c؅)G \u0006\u0001-ԌGr\u00060$6 X\u000e0\b\r \u0004@\u001b&\bHi1$R\b0\n0wt\"AIf\"I>\u0005\u0005u\u0019j\u0003j.\u000e}EȌ,(AE%?Hy\u0004f\u0007\u0002OÀ\u0012q0fAn\u0007\"ՑHQ\tLŜ0d\"]\u0006\ty:\fIbչEXF\u000f\u000fCPЋb@es-\u001dY*%hbj6\u0017ah2\u000f&21\u0000\f|2\u00185^\tU@13%Ҫ\u0003qED`s`re\\Nf%+2{D\\\\K5p\u0019^(ddN[ij\u000e\u0018\u000b\t\u0016ͫ!l(-xx\u0006.\u0013y\u0014Dk\u0015A\u0010\u000bE\nCpQ\u000e\u0015Q`\u0017w\u00110\u0018(K`6naA͊\u0002N\u0011h\u0010E\u0018*f\u0014AˆO\u0004\u0013C\u0016$b5\b'\n#35\u0003WC\r̓\u0016y<\u001e\u001e#\t\u001be@qP\u0011\u0019^\u000f\u001c!)4y\u0005\u00041)\u0010MF\u0013L@\u0010$X'L\u0004w4x53\u0000]\u0001(X\u0013\"\u0017|\u001b\u001d\u001c\u0014&44du\u0016,\u0013\u0007\nF\u0001\u0004\u0006\u0000\rj\u0016y<\\!j\u0001H+\u000e\u001cXVB\u0005\u0019e\u001e ҤqOgxYd3j\"x,,2\u0004\u0015Q\\p8\u0004 0фM:\u0003+@s(\u0001*Nh\u0003@J8\u001b\u0013t4V\u0006x \f\n^\u000bkP$\u0018>\u0006\\T\u0002n l,x\f\f $ܢ^8\u0014tDT\u0002p0JnP8\u0019Fc\r`Z$\u0001s\u0001\u0011x8\u000f\u0015g¢\u0006b\\\f^,F^#\r~\u0002ʌ4-d\u0006dE+\u001f\u000eMc{a\"\u0005M@؀dǃ6i$\u0016.Ae!\u001d\"'Z\u00052\"2R\nG4\n\u001a J\u0006qI݈0xHqh\bgpy(4\u0001\u001cN\u000e(\u0013!R\u00025\u0000J C`\u000eQ`cV\u0015\u0012\r\r\u0016y<$\u0002\u00124\u001biV5\u0002@bt\u000e\u0005\u0016&\u0005j&MG\u0015Cע&F\u0015K\u0014&\"]bP\u001e\u0000Px8\t\u0001S\u0007T$\u000e\u0013\u000f\u001aH\u0018\u0007 \f|L\u0005(́K\u001aLZeu\u001b\u0000L^-<@r\u0015\u000f\r\u0002.x@\u001cF\u001d&jt xy\nH\u0015\u001d)$Pc\u0010a$:yef\u00055:\u001e\u0005\u0010\u0018\u001c@X|@*5!,d`HqTS\r!\u0001M\u001c\u0004|Jc\u0001J\u0019PL^ h\u0018PVц(}(V\u000b\nwX`UHl l\u0012r#8AbM3\u0010L{\u0004\u001e<\u0016LB\u001eT$^@h\u001e\u0002\"4`\u0005y\u0017\u0006\u0004\u0001I\u0006M\u0005'<\u0002\u0003\nv\"\"8\u0016\tz*\u0003U}\f8\f\u0019@p\u0010$F\n\u0005ڐ2.b,\u0006\u0006\u0011yJŁaJ>/*!\u000eOhZ\t\u0018\u00106A9u\u0003\u0017\n@\u0001F>p\u0005HQ\u0014\bW\u0003jE\rnH']V\u0019\\H*\u001cNT#\u0002\t\u0013\u001a͎\u0016\u000eJ8BƓb\u0010\u001fxj\u0007\u001f\rx&@TY\u0005*§b8\u0018E\u0019†`X\rdJ.\nxdY\te;`WD\nE\t\f\u0014*c\t\u0003`$H%MGAq8#\u000bhB就I(4f@v^'C+\u001dLX\"\u000bD!R5T\u0004*؁\"Ь&\u0016Xq6t>\u0019\u000eKUZ\u0014T/$8\"RqD\u0012*FcG\u0001\u000f+\u0004\"YB\u000b%\u0001\u0003T2FH7 |\f`>6\u0019\u000e*%\u0012>\u0000ˍ\u0016l\u001aMm > /(\u001ct\u00118\u001c*R\rn\u0019xl\u001e\u001dK̢$\f\u0016*\u0018m\u0018\u0016d'Յp)ebr L'\fN\u0006)NV\u0004\u000b\u0011J\u0001THATO\u0006OA$٘^\u0004/0j\u0002DczTD\u0002\u001fS7@\u001dX:,_\u00188Հ\u00016\u000b\u0002\u001cGSm@()\u0003+D/RG&BQ\u000e.\n.\u0011\u0019\u0010aL$D\"\tRLMd%T!\r\u001cd8<$/\u0016Ra,66nB$\u0001%\nǧEAMx\"0Z!\f`PA%\u0016f,҃*n\u0017\"`\u00008:M\fhY62\u0014V2\bɇ\u0003\"#\r\u0004\u0002B\u0000J]V\u000eE\u0002dAu\bE&\u0017Ku*LTCq[F\u000e\u000f.1A-J\u0012\u0015\u0010mb@K@\t\u001d\r2:KB'\u001cfb\u0004l\u000f\u0003\u0012M*\u0004\"\u0014j\u0002*\u00053ppY\"]@E\u0001{PQ\u0000'CP@\u0019Hfz5,t8:B\u0004_pAzp\u00184A!c\u0014\"'\u0018(9>Mh\u0001\u001f@ӌ>\u0013K(#p\nE`l\u0007F\u0011\u0016VQC\u0002.\u0005Ҥ`24,\u0016& \u00075n8<\u0015DGd\u0001zf\u0011[\u0005,\"\b\u0004\u0002b\b\u0012,i\u0016q{\bUćiS\"p.\u001b\f\f\u0001&u.\u001bR\u000fR\u001aZ\u001atr\u0019p|&h%L\r|Ac\u0002U\u001f\u0000\u0011}RUOc\u0018\t*ir։a;v;;>\u0006:@J\u000f\u001f\u0000\u001b\u0006\fEzW\b\u0000`1?$sR@O\b\r.ԅx$l\u0003ޕSߘMow)wC\u0007^\u0013w@>A\u0018ˀ\u0001%6\u0010t\u0013xs\u0011$،\u001e/پ\u000bG'\u0001t\f\n\u0014P=u%\u0014\u0004ZisKP=cK{ݪBoR\u0015\u0012+\u0007q{\u0012\u0011:lХ\u0013̕@.94 \u0016\u0010!|\fT\u0002ӧ\u00045f\rHl\u001d!ju^\u0017\u0016\u001d\u0003/X`\u0019y7\u0013r2=4Eu\u0014\u0015\u0016yeF_\b\nw3}@\t\u0012듾+^1w\u0015ݙ=M@\rZt*Է @iŎ/yT\u000eyI\u0004\u001d䚔&X\u001a'I\u0004\u00122_L\u000f$dk}\u0013\tz|y9oy6\u001a]\u0004c\u0005V#F\r\u0006/3\bSzLNn )\f>#S\u000b\f|\u001f^?\u0002\u0003=\u0001A0XDB+\u001dƾػ:\u0017L5\u0013uh߽g\u000fy\rf!\rK$\r\u0005-j+X\u0005 &\u0004XAeK7Ծ2X}=~mUj\u0018 $kQi0Qx.\u0010u0J\u0006|\u0010\u0013\u0012z\t hoe=A\"\u001fS]G\u0004GH\u001c!RYGT\u0010\u0006iTH\u00046nGv$k)Gn\"\u000eP&\u0000[.&F\r[\u00101@L\u0011^%\u0012߆jV\u0016\u0018\u0004۪q\u001fۇժ-$hMY'AjC[*sn\u00116IŠtu\u001d)XY6?A%\t+6X>O[\u0016G\u0013yc\u0004\u0013j\u0019jVT+:[O;\u0012bz弋\u0018\u0000\t\u0007K{\u000b\u0006'Sx\\p='\u001527*̍+m `f)<\u001cMg\u001d~#hVnA'ΝG7Ք\u0012uOs\\{o\b;Ũ>O'ROg\fSL\u0003\u0004\\Ԇ\u000b8KI$`${,l7:خ3fUjt/7GGiG϶4G\u0012G\u0003R1\u0014-A\u00120\f\u0003}^ĸ\u0018\u0001G`\b\u000e&kpѩ\u0018eIzMx\u0006c\r23\tP#\u001cIRoT\u001e^n&ہ{!x\rM9i\u00192GWv\u0014\u0000s[s >{}>mMLXu\rn!xE;I~)oRAe\u0005ֳV/N0p\u0011F\u0016wXB#\nE\rdOc\u0003\u0010(%fz̺/az.sˇ$\u0015e\u00058fs蒦'\n\f\b8$E]\u0015\rsLsb8\u0017\u0013|\u0012:&\u0007\u000f;4\u001ex\u00013\u000bNZ\u0004YQ\u001fZ\u001f\u0018\u0004q\u0010\u001aXSл\u0001WE+JE$\r'hC\u0006d(\u0012\r\u000b)g[4̄>V8s\f\u0007!a\u0018Ua!\r偣\u0001kF\u00054 \u0011_=#!\fh=\u0002\nYbky!X>%y4LꟕSI\"2\u000b%\u0006sQ\u0007lIp3DLK\u0019a)\u0011C~LavhB2|\u0002l\u001f۱f\u0012Z\u0003R~\u00077NEh\u0015CEvO[{\u001f{YQ\u001ew\n%^v\u0013O=|\u001d:\u0013ʥz\u0013yk'v\u00079_cWlNaP_\ri\bd\u0006(\u001dEs\n\u0005jr \u0006\u0019f&ٵ r,\u001fs\u0007\u00079&nTGn46[SK\u001f$`\u00131'xzky򮭋>}G68XW]5t\u001dV_\\\u0001Qvu\u0000\u0014;g\u0015,p銉\u00178up\u000fR]~;`]\u000f\u0007b\u0018hr\u0017q\n\u0002=BǬEfb\u0016kr=\u0005V[:EJ7'\u0005hj4\u001aE[i\u001fڼ^\u0013tX#7\u0010|#M\u0003\u0017\u0000I\u000eҿ\u0003UU'Q>;\u0011\u0019I\u0018̃?\u001ah$6\u000fӿ(;:?4.]1\u001d\bJ#\u0012uJӔs_Ox1\u0015>\u0006\u0007\u0015\u0019ɹ\u000fI\u0019$~hp\u001eؘp^*H%⽖QeG4\u0003>Q6w܋[+!D\u0005j%wY5-eh\u0002\u0016\u0010\u0007]Ta1JaC\u0013\rt|U071\u0004\u0002\u001dXrW})d\u000em>\u0012׳ⷖ`\\À%XEv\u0015\n~1K%FD\u0011#\t!]\u0012\u0005\u0011\u0005\\\u001b\u0004Ere:q\u0006RN\u0015cx-D\u001b\"\bO\u0013޿VS\u0016\u000f\u0007\u0012@\u0001\fn\rGpla\u001af9c\u0000\u001c8<\u00059\u0000wcO'sC\u001f:}G\u001c\u0019\u0016p\u0005FNH쎓\f\\Uۋ@w$\r@\u001a4.?\u0017/Y}\n8q)~i̎-!څ}\u001bxMs@1ID\u0019\fz.y7gjO\u0016w8nV!6{dY`\u0015gD1IYtB Ĕz9f\u0011֎M0ރMF^P\u001cv'GzP,15\u0014\u0019\t\u001dJLҫ\r'@w8i\u0011\u0014\u0000q\u0010\u00168Iщ\u0019\u0019!\u000f\u0002\u0010b8\u0015\u00112\u001e\u0018\u0000\fʱS*$47t@ʕ麃4o|\rprNu{G@ h\"&S'ٙ\t}J\u0017DQDovXLhsԋ*8TZ\u0003=P{8w\">P9F\u001b(9\u00176\u0010'y҂*-c\u0010\u0017/CdP$eSG\u001bWx\\+Q.5txm\t,\u0011M\u0006Z*\u001e q\u0007/\u001b\u0004~?5l(\\[Sk&\u0002y׍e `frE}{\u000fw\u0006䊌^\u0016.?Yǡ(2:gO%\"[q\tmpC%\u001cT\u0014Y\u0004n~=Fl\u001aS66E\u0017TYCuǔ1\u0012ڒ\b2&p)JijM\u0010gD\u00194:baf\u0006dSZэ\u0016\r\u001c.RHa\u0004uw\b\u001cY\u0011J5aO\u001f'\u00192xc\u0014m~쮒'\u001eɕ4!A٢? NҝfGGg\u0000`r\u000b\u0013\u0006\t\nC[&)*tIO_U\u0013\r'~\ta63hep0O<6\b\u001b\u0013\"t(R27\u001bn/_z#hBɾ#]2\u0013m\u0019̠a8@T)&p+CQ_mL#\"=a\u0018r\u001c\u0003\\ 5>m\"B>\u0010u\ny\u001fND%nV+\f\b\u0010Ul\u000f\rDVb\u0018A\u0003!j&=\u000e-Ƭ\u00044L\u0013!b#\nn)\u001a_3C5}ŋ\r63\u000e.@x*T:]w)\u001fT\u0013\u000eQk:+ݸxeR8$4w\bB\bex\"\u000fçGykV%\u0002\u00184\u001b)TBn\u0014\u0004;UmK99eƕf\u001a4\u0014/-;IY5c\bGa|B\u0010k\u0015\"^3k\u00026ZmrDe\u0013$\u0018e!\u0006n{g\u0014 9zv\"6\u001b\u0019\u0006h;*ǵL?3\u0006(\u001beǣ\u0006\u0019B9\\p/\u0013Ήxm^&\u0013.Q\u0004>;\f/\u0003BU^FK\u0013\rWg\\\u00126P\u0019b߬DUim{\u0001\u0000k0KE\u0003isp\u001a\rg-\u001e!\u0010ֻ\u0001\u0007\r-lr%6A2T\u0016WgT%<*\u0006\n^n(dV^Y\"@`Ce\u0016\u0013Gut D&h6X\n\u0005얤>,sy)B\u001fcc^W8WsH\nv+\u0017j\u0012aAEF\u0014)\u001f1\u0003\u0017!>g\u0018Ui2xI&r\u0001\u001a3__Z\u0002+`ƋE\tBV8\u0011MK\u0010ݭy\u0001\"\u0000OPR\u000fO\u0000\u0019O\u0012\u001bS\u001a\u000fX`.=%Z՝\u0013J\u001e\u0017I\\j\u0012\u000bp)BGSc\u001c\u0003OB\u001brz[(x)0\\t\u00027H=%h#RFQ˶w\u000b\u0011C\u0002!\u0019\u0013\\vTx6\"ڶpW}ԻF\u0006DMf-\f:6M\u001fd\u0006ߩ@\u000fl\u000e\u000eg7\u000e\u0006jڼ7r֘ub#\u001b]\u0002lGNp\bKky\u0011ٜe廄S,dh^r\r\u0019y4\bK\u001c`%$_2\r6ɼ\u0000\u0002-hvG\u0012C\u0015J\\92`{vT\u0000\f5YO\u0012X<\n\u0005|AC+{\u0017,Z'\u0019q\u00070(=\u0012\u0013_\u0005\u0001\u0014`\u0004A\r$6D?\u000be}YZ@&Jڛ&X:<,W*\r|\u0011}\u0010,'WuML\u001b\f88Aw\u0019\u0017~.1vA(|\n7x\u0004*\\\u001e\u0018Rpʊ\u001cw!AJ\u0015mQ\u0017d=Ƨ;\n\u001e*gUߜK\u0010)C\f{{ꤥɼ8)K\u00132G\t7Ӯ\u0001`\u0002Iȵz¼_\u0014~ֿ\u001a|U\u000ei[iI#ՐN}\u0002q]`\u000e\u00144IRш\u0019=-&>}#BM\u0000KQ%'{|gh'glW\u0006\u000f^;\u0016-)\u0011\u001e\u001f^hʝP\u0006,\n5[\u0014j9E\u0006}4>:O9L\"0`q, o\u001eS8Yqdysc!\u0002\tD8]Xg`[6_|\u001b\nkof=?\u000bgI\u0011-\u0004\u001b*a\u0000S\u0015KVyY:E~IdvR^og2T\u0019\nF$l\u0003Cu-0b6$ꙎYEPX.Nl2T\u0000p8ہDxDMޗlq+ua\u001d٤\fp,:\u0002SfH0j%\u0003G\u000f*4V\u001f\b\u0019u.|{]\u0000!G\u00053vkk=-\f߹F\n-\rs)9/\u000f?η܀c)6.g\\77VE\u000f o/l\u001fpuO~q,\u0016d2\u001fbCǗ3\u001b\u000e¼\"\\132l\u0001\u00130/\u0004$\u0005W\u0010\u000e#otE;O\u00009qQ\u000f4gwn\u0011\u0005\u0012\u0010\r9@L;{t\tZ2\u00134>\u0000\u001f\u0003U\u0015*u\u001cNֱlǝ\u0019l\n\u00107\u0006p3:e?\bd5\ri@_5rSP\u0004;B[?\u001cb.\rm\u0004\tIn;,gdI\u001c\u0005,QK:iP\u0004F4\u0002\nݠ9\u000f7\u000eM@2Ep\u001a\u000bAdLI\u0019w&al]\\tji\u00021lP1о=7w(!Cyį߈0\u0012,J\u0007&8\u0003*l{\u001b\"\fi[Ĩ\u0003SwC[}dv6\u000e~'I\u0004YwHц\t\t\u001c{fC=ZJ0I>t>%y\u0015\u001b\u0000`\t\u0016eiv\u0013\u0015\\l^Fl*Nyf({<:x\f\u001c\u001dZ\u001cݖK@o\u0003رTx\u0011S%\twQxdM.\u0010\u001230E\u001bۘ\u0002 \u0016G\"F\rRm0L_\u0011oe@/\u000b\u0000tCw>A6̐vE#;TS\u0012\u0018@Y)\u0004mۀo\u0006\u0010rY}\u0018[\u0019hr%+]5:\u0007\r$HK\"\u001d\u0014%h\u0012h\u000e\u0014<(H4ilWƂc\u001fqR%P.M\t\u000bx\u0016\u001a\u001d\u0013O9@N$Q\\]\u0002\u0006\t$\r;s\u0015\u0012HD\u000b]%6y=\u0003>=R\u0003Q7$\r\fY9\"N=^\bTJD6}wU\u0019\u0018+^`\u001b>\u0007O?;@6\b9\u0011P\\\nB%Xuwp2z8!,~\u0000p\nWs.r$cՂv\u0019\u001fS]]|QTR-iʌ\ryM\u0005,9d&SLrY\bMQ`k%C9ۮ\u0001o Ƹ}_\t\u0003U&{wOx\u0018\u000ei~9\u001a\u0005\u0015\u0019\f\u000f*\u00075>e3:XҰM`ih8ԌPΊ鲱]u\u0010Ϯ\u0000Ӣ4<\u001b'\u001d1\u001f\u0010\"L3;lTLR\u001a״(hH;+\u0017ٜ%*M3\u001b\u000b='6f\u0001.šP\u000byB\u0005v1B\u0001\u0003=1\u0003\u001f\u00008uucF7\u0002rѲ\u0007Sh]X=i\u000e\u0000X)tī$\n\u0015ސ,Bc$I7~i{ʃ\u0010G\u00105Luf\u0013*?\u000e\u001c9[;C\f'hP\u0000\u001e|\u0019zI\u0000\u0003S\f\u0004\u001cXQ%\u001f\b12Lf\u000e\u00044pIF\u0002\u0001/Eo>8\u0010]vղun\u0010'养\u0019\u0002Z~29K2\u0019\u0006DJT\u0000\u0005K5\u0004?BPC\u0014Y~8\u0005\u0016'o \\ܜft\u0012$> lP>Nxt\u0016\u0006\u0017b_{#\u0010(F\u00005B=\u0006gi6ťn\fV&u/*\u001a.\\.XBMG_j\u000f2o2mCb\"C\u0016%\u000eʏ&v\r>Ve^$\f bck\f\u0016(q9B&u\"e\u0019s\u000fpp4,\u0005S5\u001dӀp\n\u000f7f4@\u0010\u001c!\r9 P'\"5#:2/\u0007S\u0011&CAąǭK}L,L!*\u0011b FFY]qw\u00014$@r\u0015)hi0n\u0003`N\u0013pm$q;\u001adR敜\u0010וS\u001b\u000f\u0007[@ڥ\u0014i;>\b#+V7l1ûn\u001cJf\u000fht'\u0017\u00172j.}/\u0011\u0006\u0012\u001bZ'+s}{Kd*a^W\u001e^Cp3\u0013瞾\u001d\u00169\u00174P:\u0014^X\u000f\u0012nj\rA2\\6F$Ie\u001b\u000e\u001f@\u000f0\u0019\u001f$g%\u0018߁ոk2lѡOS\u0018y\u000f\u000bb/L&%\u0013\f쨅&̨}czd\u001ew|:Ya\u0005H\"\n!\u0000aITY\u001aE^ŷ38`4ځE/\u001c8_\u001be\fԻXEө\u00101Š5ai$/\u0014F\u0016n\u0019w])l&$\u000eY\u0010'\u001dmZyAl\r;XD\u000e'|(>\u0015KN]X;'h\u001e\u000f;\u0005s;I\u0001jEk+{gF\b F?`\"Ŏ$\u001e܏<\u0019c!T=o$<\u0003̕ȵ?t!Q\u0012Yr\u0007=(U\u0003)4=\u0013NX\u0000Fک\u0002\u000b\u001c\u00014T\u001b\u0014n \f\"i\u0006X\u0019\u0002\\$\u0003@ 1\u0001\u0019T5:4\u0001\f eF%ꇕe&\u001fVm-Cy\u0007GE;!\u000b\u000fZPQ\u001c2;\u000eNy5K<=X\fޣنD\u0018D}0&\u0017lx\u0006\u001d0Aʒ.SxK],FG\f鿃AS\u001blvw-P4\n`2+lT\r*cP\u000fTR94\u0003\u001acO\b<‹\u0010Om,\u0003gv\u000e)N\u000b6:4x\u0016\u0016)K\u00017\n\u001eup\u0010uZ%@W}@QN٘a'\u0017:ߏvh\\ m:t\u0002\u0003\u0001`^\tJl\u0010\u0011\u000e\tɦ cFYIӉ4.\u001b-\u000f0*юf282\u0010\u0017\n;gf̕ \u001aS\"j\u0006-P#4H>\u001e#\u001a^%\u0013Uilb\u0006\u000b\t)\u0001~C[\tP@GX!\u0013\u000e%`+2\u00187\u00114j\u0002AQ2t\u000eb5Vf/dUDJVz\u0005\u000bXm\u0014\u0006Ae2T`7\u0014H\u000f\u0018}.r\b#V\u001a!\u0015ބ4䰯\u000b=,U\u001dݦNY\u0004\bkZP\u0006Ɏ\u0011{n2\b;-UBD\u0019s1\\qD=gH*\u0017\u0014\u001e;-n\u001b\u0012nSڸs\u0007\u001e\\\u0019\u001d\u0018\u0005j8\nU%\tRÇ*@\u00078xQa,7u:gdN#n+\u0019\fzpS\u0013$X^-\u001a-\u000e\rD\u0011;e\u0013\\,$>\\GWUFY\u0003F-ۧ+5\u00123yu@5̓`c\u0015Gkw_`\u0014_?;\u0003=\u0010I$v\u000fʀ\u0006J\\#\u0001h\u001d2)\u0012’\u001a0\u0013]#z-@e]\u001fX,꒗|\u0004R\t6\t$(l&\u000f@jIl\u0001]=\u0013\u0016SE\u001bo !4F$\u000fN\f?\u001904rgN鶤>\u0014qȣv#d~ZV\u0001DK[\n\u001b%\u0006b\u0003򭼣\u0012A\\\u0015\u0003)-ZvdY@hQ\bV9\\C\u0001kb)\u0019+\u0003) y\u00025@\u001aŖ\u0013\u0002\u00146#@6d\rE\u001e|\u000f^rC!!28^\u0006\u0017C(b}\"\u001cčD\fuefă\nӘ!\u0018 \u000f3>Zۈ\r-2\u0003\bŭV\u0005s=\u001a\u001bK6\u0016sڝw\u0007,-\foB\u0007I:\u001fk)/Zq\f\u0007z<\r.\"M91_|\u00019?n\n\u0007\u0014\u001c?}1\u0019)5\n\u001e\t\u0007V7\t\u0000\u0000W]\u0013\u0011\u001b`?'9莈zmMR.\u0002\u0017cE\u001flv\u0010d0\"&LQX0x\u0017N\u0012}YMa\u001a<%CcIt?zj\b'^\u0011E\u0011swFPndn\u0004@7I4G\u001b[JA\u0014B~?:gcԔ&:2\u0003{\u0007Q@\u001d\u000fUx\u0012\u001e\t*:\u0004'}\rH0u\u0005\u0007g\u0002\u0005-z';\u001dWВ(W%ՄwG\u0019iah*!\u0012\u0017[\b\u000f!G5__X58dICF+\u0001׻xcU1s΂E3'=0\n~ \u0010\u0015^\u0001\u001asSw\u001c1\u0001#zŏW/F\u000fy[ќI^d\u0003O]լ\u001cۯrF\u0016ݹ\u0018\u0018NdkQ\u00181aiG\"\u000ep\u0000^\rtI\rl޴C1`gt(F2܋,\r\t;3`~̶#ۡ9v^@ˇ|aTCa\u0006R\u000fbeM9ħR\fv\u0005\u0005J'\r\r;oF\u001c͓ݺ7P*9Α,!H\u000e\u0012g-\\\u0006\u001e\u0007\u0002AId\u001e\u001aQN#dף8\u0019\f.t\u0001M*\u000f觚l/\"N\u000e\u0016*Qڵ\u0002\u001bfx$lU\u0015h*c\u000bM\u0018UX\u0002@]Woe+tko} ´?R\u0000\n\"B󤥑=aF\u001c\u000b$.g`ۓ \u0016_dsʠ\u0012-hZ/]'ot\u0019$}3$\u0014]j\u001a$G \u0016I2(\u001460 e5g\tVR^ޡYW\t>Tʬb=\u0019Si4K\u0015j\tl[Z[\u001d\u0005Fw\u0006vJ\u0000>\u0004\u0019 @J֎g\u0007Ҵ:\u001e\f'^!\u001cp\u0006ZCp\u0011g)1&-5vi\u001e2\u001a3M\u00135]Hb6\u001b\u0002bHkݛN=r'°\u0005F&2\u0007\u0001wx@\u0013\u0010\u0014 Z\u0015\u001dQ\u0007\u0002\u0005\f(\u001c\u0004\u0003\u0017#V04Z.I4GԐ6ϕ\u001d|{Q\rVJ:1juƛ\f\b\r\u0000]\u000e\b\u001c\n\u0010Wa\u0019_h-vv\u0018΅\u001ax>\"n,{ь\u0000\u00100‚]#n$\u0012#F}؅==c{[\u0015\u0003\u0005\\pz\u0019h5\u0016luHP\u001fRH\u001f$4sӾl\u0000wm@+s]lV\u0005\u001e3\"o\u0005x\n3\u0013ë \u0015=,%*ok\bKĵ\tշ:jh/S\u001c8wju\u001f10k2\u001cȗ$7\fe'*\u000eMYWo}m,vF/\u0015?#]9u\u001c\u001dG6\u001eĵZl`u`\u0019XIH7Nhc\r/\u001a\u0006b\u001b!Q~vDX\r\u0011\u001f\u000e_J\fY\u0013Sc}\u0005c\b^WaJ\u000e)O\u00064a\u0012\u001b{\u0003>P\u001bxc-ۻ\\_\"j\u0011EDKTllO\"A\u001aFfJ)\r+T^w\fkL\u0018,O5ay[Ror-ֆ|\u001ez)\\>:D\u0006WIG3r\"JL\"۞{\u0010n()\u0014\u0002+\u0007\tLfXGM/\u0016(̕#H>cH-\u0016XRUX\u0000N~Xn\u0000QkADA\tLӪcI\u0005\r;bUᳮֿ \"V'xa\u0019\u0016,\u001f#(F\u0003ʇ=N Ӊ\u0018oF)S\u0002E1RȞ4apðO\u0006*Ò\u0014u\u00139=Y\u0002KjJeD#<~\u0015]Z#_?(E\b0Nu\u0003G\u00071\"Basbܬ7\u000fy)G ym#\u0011j2ɪ#Yѣ[P89Ȑ\u0003LN\u00008xx\u0002\u0003\u0007\u001bj؎*\u000086>+z\u0014,\\,Xq,nE\fȮȒB܅X5 H\u0007i3\u000e\u0001V\u0000\tx1w$7r^>pZ5^\u0004_zT)+MA(3(xhK\u0017. lgalS\u000e-Z|;P\u000e֗W5N8z,]i\n9\u0018\u0005MY\u001dOGL*\u0018ay*\u0015VqKfHDJ7\u0014\u001adc\tw\u0014q(CJ\u0011F\u0018Bƌ\fI\u0014ӒA\u0015Sa\u0002J\u0015b\u001e\r2P1:(tp\u000b7\u0001>{\ngE (\u001cޤZa|\u0012_zh\u0016w+hM\u001eh=/g\u001c)r쐈R\u0013u7w\u001488o(\u0001#tvod2\b=>:2#;%A\u001b\u001c<;qLacIg\u0004RZ9Rjhu\u0010&\u000b\u001cSƺv\u0000Ah3#ñ5c)*9yN6?:j!\rrܑ\u0004͌1.!!\u000b#RDz{\\\u0019iz^a\u0014\u0000}k`\u0018g.(\u0010݄&ܔO<+9㮟j9\\\u0012ƣ[F*C\"6Oūְp\nB\u0001\u001dRZAܽP\u000b\u0003\u001bV\u0007j$X@\u0017qWd\u001cB]/\u0003vt\u0011}\u0002,=ΘЉ)W,^NK0\u00106Xr'TM/,\u0011\u0016F\u0003U%\u0019p<\u001bpѯ\u0013\u000f`\u001b elBI\reY\u000eD5d^N\u0007tkEͤ0\u000fhc\u0002@_&$\u0019%A\u0006<-1LB|\u0000Y\u000b\u000bd(\u0000$5D\u0019X⒥f4烇s\u0005h\u0015\u000eW\u0019\u0018[P\n0\u0007a\"]eC3=I4?+]\u0012/2\u0005F0k\u001d_N\\m\u000eiw3/A<3dOe\u00121&\b\u0005j\u0010Nb\u0016@u)\u0012rS\u001b9y\u0005\u0003\u0005霎\u0016l]W\u0002Hw^\u0017o\u0018\u001dj\tyo< %]~\u0006s=e-\u0011|56c.\\lxk\"?\fKD\u0016\u0018f|L8w3\t6\u000fR\u0010+e(l~ӣPOUƥ`w\u00185\u000fZC\\\u0011 ;Al#f\f4oa{ˍ\u001bt6_@\riX^C\r\u0003p`\u0004LqB^@#57K\u001cݹ\u001eKl\u0012\u0011Δ\u001bğT>$\u0012޻.PR.iwf\u0001ښwF\u0014AHO\tU/I\u001e\u001c)A\u001a{\u0013 1\u0016w!Xl}>BW\u0019޳\u0002lӉ5\u0017\u0004Q$Z*\"1\u0011o2\u001b[3\u0013\t\u001d=c;nq@\u0012R\f\u0010\"4\u0011\"T\u0014\u0005(\f\u0018F.\u0018IvÞAh:\u0004\u000e)?Ml%053#d$\u000evc0L\u00055W2Cy\\cQm\u0007Y&>q^$\"D\u0004\u0005p8ODD\u0005\u0010c\u00100\u000b\\17Hydu=2D8j\"\u000eQۋPaN\u0019.󑔗vǔ\u0018HheZ=\u0013\u000f\u001cW%\bRKƴȼ?5=\u000e\u001eIL\u0012\fݔ6^(C\u0007\u0000g\u0016BKɲpv\rC:A}[HqT(Q8?T*\u001a85o{a&c\u0003\u0002yu{33\u0005bg\u000fw0\u0014M\"₅0\u0010\u0006N\u0015H+\u0010;A\u001bEa1ga iM,U\u000eM}B\u0016z#K\u000fz7g8\u0003u\ffRr\u001bo\\AO#\u000fLZ\u0004Wq[\u0002UU3dU\njI\u00122f\u000f\u0013*6Z3$((.XC\u0006\u001d+ӲK,=\u001e\u0004Ϸ\u0017pX+qmƣ%ON7kj\u000f'iu\u0011%,̺\u001cFy}Y\u0012{_\tFRbn訝\u0011Zx>Ta*S^us]vZ<^\u0016#\u001eV\u0018L\bN\u001e\t\u001d\u0002!=p\u001a\u001f+$\u0002\u0006\u000b\\\u0001[\\.\u0014jHZ~-\u00150\u0001+0u\u0017ϿDm_{,w\u0002\u000eeG\u0019Xhgs!qneF/\fd3N%hl,\f\u0007\u001b\n拸xXd ?:\u001c\u0006s\u0002Ƅg\u001auT:B\u000e㑞a!Dsk+R kdnZqkS|\u001d\nm,E|kGS\u0005>\u0011拝E\bцV\u001cN-\u0003\r2}I>\u0017+$&cuJ\u0011\u0012@rZ\u0013]\bb\u001dGۥ~\"êg(\u0019\u00003a}GA2\u000f\u0017\u0001\u0002cF] \u000e#MP\u001fHѴaY\b\u0006?RYek\fOP;\u000e\u0010\u001a\u0013\u0016\fpRr\u0015/ٞ\u0014&mN6E+V/:\u0002VV\u000e\u001cxe}\u0011\u001dL>pd4-r)؊pJR]j\u0007\u001d4$n\b 4^I\u001f\u0016Ov\u0002A\u0003M .\fZ&\u0014OPOdZ&Ik\u00158ꛬ\r\u0010\u0004xo\u0013k$I\u0002D\u000fgpɦ7\\@CAT!VOsG}-\b$N\u0004fjX\u0006:^o>(\u000f\u000bzDA\u001fs\f\u0002XE\u0007c&\u000e\u0001;f\u0001Ԉ^^3PR!>0# ^uE\u000em\u001e';Y3\u000f|\u0000A)j\u00072Q\u0010_Gݪ\u000fف\u0001\u0001\u00140=GR>M\u001cNz9h\u0001'K\u001a%\u0011ɨ\rbh]\"|\n\n\u0017\\\u001b\b>NMY-L\"`9dW\t\u0004*U./\u00073\u000b\u0004Y%i\u0010.\u0002~r\nWY\u0014\u0000݅|L\u001a\u0000\u0000dga\"h'\u0001z<%:qFL2k\u001e\u0001\u001fG+ /D\u0005\u0016h\r/G\\\u001c\u000bA͚7E\u0010[\u0001\u001acrY\u001bO~6\u00125&ʠAWZ2y\u0013g_\u001aA.\t\u0013e]\u000bG8\"z]\b\u0010F~9jyDf7z\u00174B@z#X@̝F\r]:|!\u0010L\u001b^z\u0006\tR?g42\u0014`Ma\u0013/yBB\u0006\n\u001ak\u0010h5jC\u001f&\u000f9\u0000@a*\u0015\u0019pwѴB\u0018\t\baDr@\u0012\t< \f5d?\u000b;os4*3v(idWyu0xTH\n[E~/tzظB\u0014S‡tT\u0000\u001bn)ub\r\u00120T3v7=:_%`(ޯDD\u00141~\na\u001f\u0014.J2\f/dُ+Ut4RUI\u000fs仰O8GfOKE\u000e\u0016b`\u0012JEW{\\t\nz\u0011\u001cS\u001a$\u00026ݛTq+\u0006~=`o\"b_mU\u000eN\u001b_\u0004dG}3S\fJV#\u0014`z:\u0006C}-jZO=I*<\u000bX\rלX#\u000f1~ƸZ<۲$ruc=+`:\u0000\u0006'a\u00130I\u001fk 8\t>v\u001dTCK}\u000bkL0\u0010\u001e<^@\u0018hea/\u0015\u0000܌FCs\u0014\\][\nKjL$cS\u000b%\u000eۦ-' ƚz\n\u0010\fLrI0_ɟ.\u000e\"[nfk?L`;\u0017\u0019L\u0019Եb۞eH+o3MEMv9l\n=\n\u001dv\\kKchP\u001bw2\t6\t\u001e8s̡aE4\t\u0003YŹ\n\u000e0\u0004*mvY\")\"Yùf^֌&y(\u0000º2s}\u001cZhX=\u0004$*\u0014\\\u001c$0\u0000.՜APaK\tavn,r})Av\u000fL*7\u0015HbS06`\u001c9\u0005q0\u0019\u0007̦]\u0016u5tm\u0001~1? \u0011;\rAA\u0014e[\u001dꘌ%z\u001e7Q].\u0004RRN\u0000'G\u0016\u001b\"'Q\u0002HVDe͈ŏ\u00199P'Lu&\u000f\u001c\u000ec9E\u001fJn`\u0014M.\u000fOWcԜHd/$(N-Ia3Ai\u00025΁y]~ʩzmDRI؝\u001a@\u0018\u0011\u0003\tHX\u001f\u00040\u0012ѹ(\u0007\u000f8e\u00191#d`#OiF\u000e\u0001l\u0003@þǐ`?Gã\u0002%ٻ\u0014Kkyz\u000ew\u0018tNX\u0013(O;\u001cH,[0)02(e5Ȕom\u00177\u0001y\u0004\\%cF_^tZ7VeUj\"e;K4g>OPY\rEL$YBN˦q.oԏTl 88\f'B\u001e\u00023e#\u001aJ@ ۗ5_\u000bU\u0004DŽg\u0003mn\u0010p>*tDLm\u001b\"Nrڋs4`=a\u0004\u0012#O\u0001ͦv\u001e,ç\u0002ăվc+4k'6;\u001f\u001dݚ$!\u000b1\u0013`o\u0006\u0007\u0018_\n?F#wϰt\u0019@Utڱ\u001cM2\u0012\u000eVZ\"$\u0010\u000e`\b3\n:D\u0019lAGZ'!(\u000eO\u0002n\u0001\u0010cϯ\"P\u0005)-=0}:\u0001$\u001c$\u0016\trYz_\u0019\u0016e}\u0011'\u0010\u0013TtTVNTL\nUC+Wߕ\\\u001cX뀘wMsqXd\u0016\b.\u000eߡ\u0010\u0000\u0004\u0011_% ?#ҍ\u0013p\u0001\u001f\b.<\u001d\u001e~fb\u0013<\u0004EZh\nЌevgL0\u0000\t%}<}6ҋqE^L\u001d\u000fM\u001eIqz2jm\u0017\u0015y\u000f%}Nvy@8;Emt:b\u00128\u0010\u0002՘\u0012z)%.a\u001dBYC?bĚ\u001fhc\n-Zmn\b\r\u0010\u000f,\u0016ku\u001cb4Ȏ\u0003hp~ʢ\u0013k6\u000e-'(\u0005=au\u001b3T)7\u00129'6j].x\u001b'\u0017x^6YV2uX\u0004Rk5E\u0003\r֍\bj(5/\u0014nJiR\u0014׬Wrρi&\u0014\u0000/\u0013\bU\u001c\u0012C*/NNm\"\u0012\u0015'%1z\n\u001c*U\u0014L^\u0014Ua2vv\u0018+w7`&Rߘʇ\fkqӵ*N\u0017\u001d:1\u0003v˽&bR\u0019\u00035*7n#R\u0012N\\x|l\u001aREʈY=D%\u0001DɋMgv f9\u0012P\n\u0011\u00113R\u001d3-+e#2T|-'\u00008P\\D&]GߵF>@\u0019\u0014b}\f\"R\u0002{a{fC@z\u0000TB1KHXM\u0001:CfH6\u0006\u000b5\u001a.BV~ y\u0002Sb\u0018*c6G}|GUfm\u001d1l\f>\u0017H]!\u000b0_B.tWa\u000b\u001c|jW\u0002\u0012)\u001ftmQHE;\u000ec4y(@f\u0017odV.G:$y?kيA\u001edC\b\u000f!QрE$A9\u0004jN\u0000p}\b\u0018\u0003\u0000@r&\\<\u0002~\r&0DF囸D:_;ip\u0015K\u0013\u0006\\H*ZV~_\u0016+QXLaSXr؈n 8\u0019\r$[xS\u0018\u001b\u000f/\u001f-Z\u00152:3fgh\\\u0007\f\u000e'̴[\u0016;t\u00015'\u0018)\u0007\u0015(;\u001b\u001b\u0010䭺ۖ\u0018\u000f\u001c*,aYc9n1z\u001e\u0019l~W~\u0006\u0004#\u0004\u0003h\u0010͹Aߘ\u00012md\u001f\u001d#su\u0019Nc_S/!Tx#\u001cж\u0003y9\u0019\u00020::Na\"QYWS\u0004~%Rw52b\u0019\t6P\nq]CH5\u001cTH:\u0006v݉׫!2`בYK\u001c\u0016\b)0q|(n) Z\u0016q\u001bFg\rU\u0006p&\u0016,\u000f9\u0014c\u00009`e̙v\u0010vwr\u001a\b[VDo-ƱM}t']*Q\u0017w]\u00032HZ\u0015!C \u000byoO\"[IkQ\u0019\u001a4\u00163j\u0014<1إ\u0017k\u001ce\r45v\u001b\u000f\u001d\u0007WeD4SЯS=Vq*t\u000eS\"\u0017\u0012KxlCj7\b\u0007!\u0006>\"\n\u0010>d&4D\\\u0002,jiMa[E̕F\u0003Õ\u0016\u0005\u0003)_%\\X8 {\t\u001aN4}\u001a\u0015br\u00072\r\\BvD^IoۡO\u000fͻ93\r\u0016E\u0013\u0003!97b#*ܺ̈·i-\u001b\u0004\u0017=r\u001c\u001eoS\u0002\\sm&\u0014=\b!a1 )V\u0011\u0015Nɉ<+ڎ\u0017yLjp=\u0012\u000fSvCy~q\u0007Py,tD_[N\u00163\u00070{\u001ee\u001d&<|8t[L5I}(w\u0002\u0002Ыʗ%U\u000b}VBw7\u0004`\u0005qz,:6_\u000f\u00070\u0006M\u000fM\u0001\u0017J\u0014o\u0005\u000e\f\ty\u001e\u0003j\u0007&>\u000b\u0014\u0016b$P(\n\"KhSX!~VpO$S6?\u000bИ\u001b+mN`\t(\u0019ҥ6I\u00002?z.UTV>2t֍OHVת-\u001bqdkSMytӋM+|RO&\u0013Åk\u0016\u001d-Du09j80v9S&,pO|i#~$\u0016ٲ\u00030'xM\u00056\u0001$!ut\u0016/,m!O^\u0016cA\u0003R\u0003ad3TU0P%DF'n$`Dei#ܣ@`{j0*gc{{/&\u0018:\u00061R\tw4]v;A^MDbEn\u001bq\u0010|\u0019Qxw\nKv\u0003 \u0013$\u0011';N(ʏ\u0002\bGVH\u0002Fq\u0016%1x0ƫů\b**rVXR\u000bL.\t\u0002{0ʯ2\byXL\nR\u0005iMe3%\u0002\u0012\u0002:H>\u0018Ѿ\u001cB1\\TKQ\u0004IC~)\u0012Dh3s5$.ɡO\u001b\"s\u0004L\u0005'\u001c\u000e|ݳ~\u001d\tT).wtk\u0012\u0000I\u0011TUU\u000eIFD%À+BRH\u000bEXW-\u001b:r>c.\u001a\u0000P\te0A-.m\u0004\u0014L/\u001bK\b\u001b\u0005!/I\u0007'G\u0007_\u0002SmX%\bgArL.\u0005\u0002X_\u0014-HHX>1`Wӧ~\u0011A\nܘPɾsխ@lqC)5L葊Ƃe_ДRR2atflŭ\f`aA,\rE؟5jÂP2)HQ>d}ެxk\b\u0016k\u0011Q!/׉@h\u0018SrEQyZ\u0015C&4>0%i\u0002`N>.Q\nMEj\u001eKjȸi 7\\1ClAWٜ-\u000f3Q6<]ttx\u001e%\u001d!7oR\u0014`B\u0004\u0014E\u001c<И\r./OH)\u0015k7\u001b\u0003tм͐\n\r\nk\u001c5*\u0001jϜ J\u00160{$M~V͋7\u00048}aśH<+[_\"z\u001amyhF5`N\u000b\t\u000b\u0003x\u000f[pu^_\u0014K~\u0018Wu(~C|'ٵŢ|\u0003E 5\\k-\fL\u0010d\u000bTes\n\u0016[5,\u0004SP\u00060\t^\u0007y\u0002dQsc\u001b\u0007\u001cX4@v\u00184\u0018K\u0001–]YE\u001a\u00118\u0012CAo߄vvtkRZb#\u0004>A9\u0018A\u0012Y\u000f\u0019Y꽑WA\u001e1;\u0007hFFأo+La~k\u0017\u0000\u0001K1Mt\u0000A\u0002F:jzFd@LvVuγ|}(/Z)xqa\u001f\u0000z\n=Uu\";\t\u0001P\u0013.Pt\u0007\t\u0018w\nI)\u0006\u0012\u000eHE|8>N1%KS2*\u0001Ì5\u0005ާ\"\u0010\u001b\f\\\u0019\u001eϸphe\u001ex\u000e\u000fˌdʯ@4\u00014A\u000bC\nkр=O9S\u0003AT4\nY0\u0011\u00185^ٜR74)y\u0014*L&\u000326ܼX0k\u001cf\u001a\fL\u00020\tVTQ00,!!ZMB\"_ÿқuޫJkzg\b\u0011vaFf\u0014f(vSa.E\f\u00052C*\u0001\u001f\u001bdL˙j19}N\u0005\b6\u0006 CFhܷ,E#d\u001eR\u0005\u001d\b\u0007b\u0018!LgP[+fe\u0006\u0015v~\u0001QD9\u0004h(W3LD\u001fᡒx\u001c\"<4\u0012;\u0012,Z-gR\u0010ᬢEdJMH㿮&\\\u0010HQ*`\u000e\u001c0x;Әo\"\r@峽f{\u0012+y%F\u001d\\\tɡJB>7M\u0006%[\u0005\";)%\fn*\u0014hT\u0013^&iQV'\u0001u~\u0003kQub1\u00006ñ&Jes;\u000f>Hn讐h:AzrqE4j\u0014 \u001c=CiO\u0013\u0011a\u0012\u0015>yk\u0003`cnQ\u0010\nM\bo'.(;,\t\u000f_%8tGhn\r~n쒖pPA-qVl,\u001bzmy*~O\u0013)bK3Q0\u0004\u0001\b9)ƼNLh@w\u0011Qu*\u0014o0\t>a\u0002%K-\u0007\u0012,pp‡zd^\u000bc{w%Վ7r\u0010jw\n\u0002*́PY\r\"XS\u0000\u000b!3WR䞧۪2\u0003(H0\u00024n-!#\u0007$&rFf̆j\u0015\u0018\u001e\u0003/܄)\u0016iiG%`\\M2h`~Co*\tЭ\u0012EK˻w\rJ\"5f_s\u001042oC\u0006H&\u001f>\u0013\\\u0011晏!s\"4&hZFWJZ\u0015iTh\u0002)\u001b\u0018 Ѥd`Ak):\u0014\u0001tp5Bg{nP,`KBl\u0007/^^\u0007VuCx2\u0001ʉ#?$\u0018<\u0003ThCs=y\u0014G\u000fk, \n\u001d\b\fL(=\u0015!ڳ\u000bQ,3 p^C6`\u0004\u0002jc~A8\u001fA\\EX;\u0019\u0000#f=y\u0007e1}\u00054\u0002\u001e!C\r4=d\u0012^\u000e\u00114Y\u00069(vE2\f\u001c\u000ba-\tjo,\fy7K&OG\u0007K&ߛ<\u0011\u001e8/7\fu+MP\u000fm}_{\u0004_N!Un\u0002~G|$\u001c/Ko}\b?noяb~\u0013RKĦ?77v\u0001&\u0000-\u0002pl\u0019c\u0011\u0001\u001c[\u0005p2c\u0000Έ\u001a\u0002\u000f\u0016{ a\t\u000bST7]>P^2\\\u0002F/\rE\u0002%/\n~]J;\u0018\u0002׶B\u001fa\tM\u0002\fQd\u0000a\u000b\r[yu\u0011ܣ\u0003\f~R5E\n\b\u0004/l\u0007DOA\u0002}'ޫ)\u0002\u0016T7Xb&ai$t\u00162\u001cyI\u0002igGtdc:\u000f|\u0004M\u0000_\u0012*Hyz%ռ\u0002aI\u0005\"\u00053 Ǵ\u0011U'_7 ݾ/\nRq\u0019\r\u000fA\u0013xx'INrYyckh1 aX`=)[?\u0012&x!C14VVTu #\u001a̗\u001fi)eTBRH\u0014vC\u0003{-hsA#(1\nnIc\t-Ϙ\u0016pV\rXț,Ҡ]kD+܆t\u000e\f\u001aF>[<i*5)\u001croE\u0003\u0000Ԙ+u\u0004\u0010\"\u001eaS_5D}zVg\u001c\nvF\nOٚ$.ʞ&!D'\u00000˗\u0001\u0011NK\u001d\f)~\u00045~Xt\u001fa76O>7Q/6H6Fr|\b\\tbvoD(P\u0007(hW\u0017hv\u000bE8R\u0001š?\u0007ѩ\u0014\u0016\u0007`h?0\u00140\n\t{656>+i6=,q\t&7@w0&:\u000fo rHӸAhR,\u001b0\u0011\u001f\f\u0007-abcS\u0010\u001eDM.S]Ebv>pv\u0003\u0010И3Ncn2RD͔;'#bĚ3ьW0(<|zm\u001234\u0014y\bה\\\u0015FjbĦ\u0007\rAF'F^70sg\u0017![u_4#\u0016NU2&B\u000bUPRK-\u0016I{,T$#\u0011ydּmۙrbpKɭ8\u001d]\u0012\u0013\u0018]\u0011\u0017\u000e4ſ\u0014e[\u000b\u000f\u0001ڶv\f LPu\u000f\u0006=hR^+\u0015)Ŭ\u0011o䔘nL1WLw>\u0010\u0007枒*\u000f\u001c.=!Ekm谬\u000f<\u0016̧qŦHm֜L.\u0016C3ԻFmE\u001b>\u0001ՁP\u0010DfpsH1j\u000fE|\u0014\foȡaF|;\u0015GS\u0002$\b~\u0004ey/&ʰ\\A#6YLBI\u0012۔#+텂6\u00125 ۺ@t\u001b\u001cc!c\u0002sَkdl!;K4Y&م~av\\+L\u0003!\u001f\u0018S=}%*'WNW͜?ÙR&A˟R\u001bYAlds\u0010VCV\u0015S\u0015an>MM\u0017;n\u001a\u0004\bAajAKrŌ\u000eS\u0000-áp\u001b`\u0003BvIޅ {7\u001aB3/04&&$x3C\u0006\u0000X$=B7)dbiRFkeۍ$\b\u001c\u0010\u000e=v<\u0011r\rIsI8\u001dvo\u001e\u0011omJ*t뾃i\u001a\"\u0014{\u000f;`f\\iL\u0005t܆Sݎ\u0013aa}\u001c~*9DKC\f,H\" #t\u0017$nuDwc9g=\u001cH\u001d=W>I\u0013I$\u0004n\u001eX^wI,O\u0016<;J1KN\u000bߪɗL1:%\bG\"t0\u000eg{K,yOPƚ;_/\u0013IF}Nc\u0010\u0019Ig@\u0012G5X\ne|4\u0017;\u0017\u0003hU{U\u0019QsPn+t̔bچCBV[K[L~z yzU\u0019t\n\u0004\u00195ڷ?2˷Ģ\u001e?!”ZH\u0014Va\u0005a>-\u000b#M__\bK\u001edXYEF1dI\u0013g.iiy\u001ez\u0012\u0016\u0014\\\u0017Ki0\u001a7\u0001D[~\u0006H耄ä{\u001f4\u0016g\t_T\u0006!l@+JFAP\u0004e͛7F\u0014,X>Vp䬄4> p;玽7GoC6d1`\tT@Q\u000f~@\u0010\u0000)9Gfu\u0005\u000e+~M*\\w\")d&`\u0018uH\u000f1x\u000e/\"O\u0017_\u001d3}J/\u001dJGG\u00154\u001a ;pԫ\u0016Mƾ½l\u0001Zo\u0006\tڢm)\u001f3)_\u0018\u00068\u001cLk0AP\u001bYޖ(YG(toB\r(\u00155\u0011\u0000,@\u001f'(>,\u0012I6$U\u0001!{x\r\"Q]Puo@b]/>$S\u0012L\\w9\u0014k\be)\n\u0006Ag\u0014%oA\u0014\u0003\bd8 \u001c\u0010Rmm\u0003\u0017\u001d}~ѢbT\u0014r\u0018\u000fo5.h޶s\u001a(sDjqzPg&&VӮ^\u0007?a\u001bܘUB್}Fˤ\u001es&\u0002sƻq\u0013\u000e\u0003\u0011#฾q—_os\u0019c@YE\u0016™g^>dp#\fTnjDGa$RJf\\>ߟ7t\t\"5\u0018\"jdO[ ndJM:S\u0002g!uF$D\u0000 u\\\u0000\u000e[jVt2dRk\u0001(-\\B*B@\u0012r\u001c\u0001>4,O\u00103Nt\u00102\u0017gAM\u0015\u0012\u0016\u00017 \u0011\u001b_\u000esa.O>\u0007\u0006\u00019mO_|@Mz95Iқ i3#\u000bղg\n&4\u001fSg=b]~\u000fC㓌3_^*-]蹝-\u0012X\u0013L\"mPsܠ\tX]^D$צ!\u000e+c@\u0017q+nILڲ\u0007\u0001ܢ\u0005\u0003\\\u0017.\u0007IY\\Pz/Ž@L7L\u0013\u0005N|\u0011޿\u0018\\Zta\u0003Iy\f\u0006\u001eA\u0016\u0015c^~k~\u0013eW>)[o\u0014dÜ))\u000e\u0018bÂTCxEni2Y\u0015\u0007d\u000b\u0010\u001eбHV>%\u0001y+!\u0019B`d\u00007\u0005 Dŭ!vʻ)\u0016?@a\u000bk~ϓj4wq\u000b*\u001db!$ӂig\u0003i\u0013j\u0012|/\u0011\u001aɻO6\u0017\u0019\u0014<\u001eUڍ=\u001c\u0003S\b 7S񈠳v\"!H\u000f=f\u0001^-M&cF?6wC\u0003XB\u001em=\u001a\u0002zuH\u001a=\u001d5[\u0013M>\u0015I{]w8\f,\u0015C)j\u001eٮnJ*\"+sK>).)N\u0015\u0002u\bVQ\u0015\u0003}\u0005(vPVJ_nD}.(/SfU3iC\fևu\u001dDC_\u000emi\u0018\rWkHiI{QҮr\u001dH.HuM\u000eiuXG;#;9\u001bm\\\u001dN˾h6\u0011NQe$\u001a9\u0003?e7wx)9\t愖v:Az\u0016_d\u0006څʀ\u001e>\u0001\u0017uHώ9;\u0006\u0012={kz\\|yWG\n\u001d=U³|Cng%@t\u0003i\u0003\t\u000b\u000e\u001a\u0001V\u001d=\u000b\u0003pm\u0017!%ˑa\u001c&NjCUUU\u0001%j!\u001f\r\u0006[\u001f;ZZ\r-\u0010$\u001f*n\u0005բR\u0015\u0016\u001c>ܬ#ЏYLOIφ/b/v0HCA\u0002J\u0006X/Q\u000f\u0015?U繵6(wU ̩d5-]\boq%rIІ\u000f~Q\u001a0=1\u0002E\"Z39|\u001d8X@f/=\u0000@E]^\u001aOk(o\u0010LeO8Ә`\u0003.$_WE\u0016K\fn44aGQ\u00192h\\Z\\s| ]D\u001bd/I\u0019(؂E0H]dT\u001a]K\u0018[ɖE+Y\tSdJ\u0002\u0016U_kd-\u0000\u0002*Ѷ\u0012$V\\.U{\\204%\u0002J\u001cp\u0012bQ\b\u0011\u0010\f\u001eX/ \u000bn^]`[q|TS_\n]$Q[p\f\"\u000ezMAdC\u001e+\u00146S?-)gPl y\u0015V\u0007@\n.\u001dKzZ]-,݊Yd\u0007({/k_\u001b-f\u0007ۗQg\u001eO-d`1\u0003(EiVJ\u001a\u000e{mWg\b>FJ\u000bF\u0018[JєԔ\u0017̈́\u0016BDA\u0000~pfAeΌK\"F\u0003+Pyв7eʄ4YBBI\u0007Nnpg\u0003;A\u001cieP\b0ޒ<(\u0019\u0005픑\u0003ϵ\u0013v2/f5\u0014)\u0010뢅Nv{\u001e֘\u0013\u0001(<\u000f\u0017sx\u001c\nkia\u0001\t)Ë\u001a\u001a\u0015N\u0006\u0012,\u0000H@9.ZXf<и&F\u00130ؐ0\u0002+-ʏFSJ*K[\u0006\u001fӨ\u0012M6\u001f$\u0018\u0004z+@c\u0005-(Ĭ;hKש}G`7\u0005ծt\tp`ה4.V\u0018ˆpjX\u001d<Đh\u0019#`R<[C\u0002r\u0005 Da\u0016 \u0013ޏ‘TM5\u0004J.9l6Y\u001db%\\A{B,29հ?\u001b\n\u0007\u0014\u0017\u000bI\u0001m2 \n,f+\u00154F=M\u0002܎HD}\u0016\u001a!\\.̶j:J[DYؒ\"xnYn\u0010\u0001A\u0012\u001bPB\u0011*}烪0;|,˻;R_8\t(\u0014Թj\u001c3\nAEk\tH\nEDg2S\bf7&,\u000eN\bƺa6GyF1\u0012~J\f,c\u0006E\u00111;\t\u0005\r\u0006썃2F3\u0011w\u0007k#\u0012\u0007\u001c%4Qtrځ\u0004\u001cZ2󽨬g\\\u0013]W4fՇA\u0011&j.UQM(V$&\t7\u0000prS\u000f\u0018Q+NVq'\u0011\u0007Hhh\u0001io\u0016\u0011΃#c\ffz\u0013&i9Y(\u0002w\u001bi\u00180\u000b\u000e_G޳2w\b'[*ĵNrK1=\u0001=tA\u0013>cQt\u000e,%U\u0001$+>N35G\u0007@y\u0010ޗ/%>$\u001fV\u001d\u00189\u0017`U˖Xxu܁rmwg\u0000\u0007Z\u001b\f\\ \u0012\u0002\u0007;,f-\u0006\u001e\bL\u0000?xpHuvklTZ\u0001\u001c\ra9cxz\u0013$%[Ř:I9qQT5\u001e02DJAX1üljbM*\u0014\"o=S\r\u0013B-`/\u0007mfF+ \u0010\u0002\u0005\f)\u0010\u0013\u0003JuoG!Fl\u000eBH}.\u0014>)\u0015G$|\u0005b\u0016>(\u001acDP\u0015M9\u0001ƍ\u0001\u0007&=\u0000\u001f91È\"YdG1?z'\u0019PxҠ\u0015}\u000b\u0018Y0ʔk\u001e\u001fFvPI4f\u0019f2\u0000c\f}%7Y\"&p\u0012D^Ĺ\u0011їB\bLS\u000e\u0000\u0000\u00188\u0000\u00048\u0019Z\\\u0018\u001c\u0014L&o\u001d1kX\\jNi(VPāO2З\u0006E#>0T\fH\u0019yXK\u0010\u001ca\u000e^W\bP>(P_:\b@x)?ޏ\u00040\u0005Q+I\u000bEl&1oߘ\fNSZ3\u0005x5\u000fl\u0006Z\u001c\u0011\u0014pO_p݄>O\u001bh\b\u001a'ىD\u0014P éJ7@[2h2|\u001bT\u001e\u0019\bkG,\u0018\u0005i*zAAu\u0004l\t\u0019%\"VL\u0018fC\u0012*S\u0000V\u001d\u0010F0@*f[j0G\u0015A0\u0002\u0015&)3.\"\u0000s\nKZ^\u0012Iu\u001c5D(;\u0016{\u00112=Vfg\u0014G%H\u000f\fl\u0002o\\hE@1V.vBe@d:\bYO=ȃ\\\u0019D0\u0011)aǛ\bpx{Ǘ!\n&+Zk\u0012~P\u001fir\u001d\u001d@\u00177\u0010x(\u0001\f\u0001}AJP\u0003h\u0002\r#K]\u001cp'ޱ+t\u0001_P\bu c>\u0002\u0019׹Dg\u001diYH\\\bCI\u0015~#<\u0018Se\u0012IHyσ\f7\u0005М\u00063+\u001e.Dap\u000ee\u0002pTY\tv]}\u001ero\u0012~li\u0001(\u0014}t\u001eGA@0G\u0002F4\u001e4\u0002_C(\u0006G#];\u0003%FJ]\r$N\u0011\u000b],EzZd.ԋp5.\u0012pǸI\u0007ى~\u0006.wLMtI+\u00148\u000fѣ%\u0018ePfZ/2W@ᨯ>*\"\u0001 Iи\u0019=\u00110kn9_^TbmE{O!\u0011Z\f\u001f@\u0019$\u0005D}\u001dv#b)\u0016\u001c\u0006\f,\u0000\u00125}a\u0002}N5j6\u0011@\u0000@y.10T\u0005.\u0005\bRЛq!n7kO\u000010[\b \r:Gua\u0016pRll٨̹) ]mTEʘ*.$-ٕd{#b$.\u0016w\b>1\u00042*8\\G\u001aS5L2\u0006ATo>f:&]u\u001cp\u0010j\u0013\u0004\u000e`\u001e@쎯\n\u0014\"k\u0001,\u0014YM\u000e+\u0007n9j\u0018ˊs`3h\u001e!U(!\u001eGgVK:\u001e\u001e\u001e\f\u0006׃\u0002\\[[x\u0014Dt_`va f1\u0002\u001ag\u001cA\u001c#5\f\u0002y$V\u001c_%]\u00153?\u0007ɯIīgw+o<\r;#FBQkRG*\u0018A\u0016O\\\u0015..Kyá\u0010L!(b\u0002ÁrOAh\n\u0005/uj\u000e\u0015VƬt\u0014^CIqQOf1fP;蠡\u0010Y#\"\u001e\u0004Y\u0019(r\u001cujH\u0012,1ٽ\"P\u001cE\u0011`2\u001a6p\b\u0014+Y1`-(P̕S8\u001b:\r\u0010k]*Pu\u0001Z8Pw\u001ehU\u0000\u001b(5\u0000k\u0018vBYs\u0016٤q0YT]+\u0011\t\u0007Yg[14cV`ٓΨ9R(XJy\u0005\u0007\u0001RCZ\u0007\u001d\u000f.Q;^%p\u0018\u0014\u0003yg7\u0013\fuga\u0006\u0014k`dQ֣$d&l\u001c؍|d3x8E#@*voEH\\)\u000eUlGi^ے(#H\nq\u0006B\u00185ʆz1bY\u001aݜ.-\b-aᴝՕ4\\\u0003lCĘ\u00158/܃\u0005l+CE, }иÅI-\u000b\rzbVj%kRcEZd@l7N0BB;+V\nKR\n@~kuM\u0015զəg\\-\u001ch5t\b7>u)_!y}\u001dh,R4Fn\u0006\u001aRX8f\u001e\u00177NAWNBA\t1i\"\u0003CGmD\u001c0)\"1բN\u0013J6Jd\u0007\u001c#\tƙC\u001fB*A1k1D\b*8#Y\u0015\bB>uUԞetxG` '|5ݦbzK<1\u001dn\u0007\u001c\u0018\u0000w>4w#\u0005U\u0012&Z%0\r勪5\u000ef5g\fO-:\u0018\u00188NWp(3\u0012\u0003\u0007Q~5$;|JF\u0006\u001bR#\u0014\u001e5\u0016l\u0006\u0014\u000554Ut`̺<\u001c\u0012Z+$Дg\u001buA\u001a\u0019xTj~!\u0012\f\u001c/zfHwuѣz$}q\ne/\u0005n\u0016L1=\u0012)Y#\u0002!\u0018nqYA7Q\u001d\"5okR\u0006\u0014Q\u0003\u00193v]dkE>RmiR\u001c\u0015\r7Tji\f\u0012cZ?(ic`̂ J<3Cٻq=%\u001eCm\u0002h\u0003&|m-\u000243\u0000>bʉ\u000fZF4$ŃK+xN\u00038f{\bfC'\b\u0010S\u000b$-K\u001fH\u0012;T\u0012Ύ)ϙdxC\f@\b11\b2\u0017r}o5Dgou\u0004lQ/&fupD'\u0013zGF[N\u001a]t=R\u0004\r_QFwX&,8\u001bQ*Qg~!~\t\u0010d\u0017\u000bB>h<;\u0012\u0017\u000b\u0012fEuV\u00039\u0010\u0019f%PM\u0011-\u0018N\u0000O\t\u001aIy\u001e\u001dIV!&\u00192ݿ1g)A @\u0014&iH! a]̅{'\u001ax\u000b\u001c\u00134*z/,@\u000b\u0017\u0010IG\u0007l7(vA\u001eg>\u001e\u0005\u0005\"w7p儠h\u0014\u0015]\u0000^\u000f\u001a) _+h-`Q&\u0015\u0002wæpnZtCV?sQҀ鈳\u001b˩h|8ր##h[Evii7BQO^\fKbGzVQ>:!b4i>\"lt\u0010I9\u0000i\u0012-\u0018D\u0018\u0019\u0003\u0017\u0014NS\fBЬ\u0013\u0007\u0000u\u000b\u000f\u0005i=JkjrFUΠF@'+\\Bz%d$N\u001b>ٓhSQ8\u0005\u001b|\u0014F\u0012\u0005Tb\f\u001f\u0006\u0017W4>>\u0017D7!}Т,0Ϣ P\fN\u0013o\u001bC>\fE\t\u0013 k$%fi\u0016\"\u0006\u0005\u0015O\u000bdS,\bk^<`\u0001PiENIj4\u0018D\u0004ΧI8v-\u0017\u00145?\u0004`BFB\u0018g\u0003\u0015`VjRNi\u001db4B\u0002|\u0006=cd^HI\u0000y\u001e%*uFO\u0012,'\u0007ۃ<(\u0015\t&\u0010\"\u0016=q#\u0011\u001c-*8Rpn\"HD]'\u0017NR1f\u0019|JJ\u000bPθ\u0002\u0000~oV#\u0011%,\u0005B\u001bQȽ@ї\u0014\u00140(WP8\u0006o\u0000\u001cueo:7FJ*fkgl\u0006\u0012\u0001N9Zb݃\u001e\u0010\u001bl\u0003e\u0019Pd&؀6\u0011gDdip.jC\u000b\u0000v%dd\f\u0011S\u0019\u000bWU4\nYTJ1\"j\u000f\b䎤_ܷND\u0019RZ\u000bfL\u000ezRƢ.\u001f\u000b\u0004IH Y\u0000db0ܴ舗-j\u0012+%m&e%\u0003\\5F\f>'@MƘ\u001d$lN\u0004/\f@Ml6SG^4\u001bK4®\u000bU6yk\u0019E\u0017C[\u001d*,#3-L\b\u001e=Ju\u0017V\u0012~M5`ą`\u0004/!\u0014gxs`yv8+m\u000f{l\u0006SQH\u0012\u0005C\u000eY`Gy\b)H\u0003\u0010\u0004pȩ\rի/h&\bL\fP\u0010lN\u0005b\u0019'Ѭ\t\n\u0017-K\u001d\bQ\u0017\\*Ul#]ɗ*:|F\"\u0004@\u001fT\u0018\\W[6\u00060\u0000\u0000\u0007\b\u000eY\u0004\u001aiCaj\u0010e\b\u0004\u0015VtWc\u0015f.\u0000熼\u0013Ըp?>2\u0014Tr~܏RL\u0012t\"ZI9'&\u0006W@4AP(ҿ\u0003f\u001eN \t\u0013S\u0017\u0014,tS;Ej\u0005z\u0011H`\u001bN\u0004\u0014fR\u000f#r&ΑGe]\u0013\u0010%r\u000fhg\u0012]C@106¶z(\u0001*nlz܄pȏceS'ǒ.7\u00193N\u001cmc\tj\u0000FYЃaUXVT\u0003wRւX\u0014pa\u0003aOw^&\u0001$w̢T%u&%Tu8w\u0006@\rlQU՛\u0003bapR\u0019\"l\u001c\u0000\\}تq(Q\u000fVmSʑS\u0015\u001f2\r0P~oPl*[\u0003ÛMb& 0d䝑\u0007\u00040q\u0012)nH\u0007׵\u001fH!O\fȵ\u0013C:gygSB9@\f\u000fi?eb\u0016@$l#g Pi:1$L\u0011F|\u000e[Q3\u0012zvuB \u00023j\"=!\b\u000f\u0003R%\u001dԁ\"h*_\\*H2\u000b\u0012uH+/j\u0007; y\u0003\u0014Ddk\u00132᳜\\S\u001b\u0018pzi\u0015\u00013loLFR=!hM*է'vƅ\u000e\u001e\u0007=\u001a\\ \u001dp\u0000u`\u001c:B!T:ԂΜnfm!ⶁC1#Ih\u00151\u0002z5\b}1\u000b\u0013H\u001duXԛx\u0014\u0006\u0013L\\F\u0004BN鼜%\u001e՚~E\rD\u0006޾]v\u0003ٵsBߋY\u0013\u0011Ѡ\u001e\u0017\u0010A\b\u001aLo\f\u000e\n=^֒\u001a\u001asQXBF,c\u0016#\bZgUʄ\u0001{oѡf\u0011.pN\u00014\u0001C0ikE\u0018CH\u0014\u0000p>j3A$}\u001a$p8]\u0001W\u0001xY~4(\u001d\u001eW\u0006_D\u000ep\u001f\u0002*6&)\u0007o$\"lܩ`6\u001f)8G*Zfc6$\f\u000e\u001acV^Th̡\f\u001c\u001e\u00144\u0014eαqZf\u0000`;'zqsT\u0000z/\u00033?\u000e\u0017b 2ȤY\u000b0ȧjB\"\u0002ԃ\u00047\u000f>97GCz\u0013\u0019gc\u0003w\u0002R>?8\u00199\t\u0007`P!UBp\u0012uGFx1\u0011R\u0005F1n\b:e\t\r;%ձX9T):5x\u001aM\u0007vA9@PM\u0018\t>S\r&(z bvSI5\b@\u001e2\u001d2\u0006\u0013JPQH&VSI\u001czBq4Y\u0013m!l)|bSuslFhւ\u0007\r5Y\u0007\r1\u000b!\u0010eI\n\u0005\u000b_fBq\u0002}6nBwP\t\u0006\tҼtWs\u0019Q!m\u0000H̖WI\u0001\u0010\u0019\u0005abֆ\"%a[}IJoivd\u0019\u0015)kO\rR1m\u0011+\u001bSw\u0013\f,5f\u0007D|\u0000\u001cz9)}6u\u0010\u0011B،7#/\u001d#\u0016\u0016l\u0018%E3c,^1qH9՚f\\mkouSʊV\f\b\u00125HY衾@9qY\u0012(\rfi\u0000Ų`%))պiŽL=\u0007a$S\u0017\u0000mL\u001b48Ch@hY_̘ \u0015\u001c\f\u000bnT\u000f\u0001@\u0000i\u0007G\u0000%R,tpWv_݂\u00019rcjQ\nR7]'Iap\u0002Ip9omzs.=b\u0016\u001b\u0013]R\r1PKΑӪ2R\u0015$MЕU\"fl{\tFO8X\b2b8+8M\u001d\tG\u0000*(f܊0\u0010\"\u0003\u001eH<\u0000k0\u0010\\\u001bX!!g\tSX$N{h/ARFk\u0003AH苊\u001c\"槪GL\u0012>~:'\u0017Y\u0006\"Q\u001beU\u0007LLbM\u0018,p\u0018~\u0000`\bvF u\u001d'\u0001ᇀ\u0004RDJ\u001d$q^}l\u0010Cd\"tkoq\u0002m;՘Z UW)r~ދ\u0019)u\u000f։\b\u0014ѐU\u0001\u0007X_2xRgl-;w#\u0014Q\u00014e\u001b!f=AJ4ԻZ!\u0012>\u0010x-\u000f\u000f\u0006`IaHJwk+\u001eǩ1dK\u0001\tD$_\n3zD@\u0010\fc,~<;\u0016UE\u0015n%z]u\u0003Cp\u001c]d*\u0005K鄗NDJ+EAa\u0012CnԼB;\u000bCP\u0007\u0000SI\rX+\u0015rDizђ0ϟ\u0016ҕdT!df\u001e\\\u0005}004.\u0003vtyOv]IP]li\u0001@+{4TFc\u001c*Z\u001eUA\u0011W\u0006'f6OE\u0012[\u0000\\_\u0003K\u0006+\u0005T\u001fۏC:{\u001c;FP/\f\f\u0000Qm\u001b179PEF\fDhL\u00160\u0013\u0007Y\r\u000bI-^'g38x\u0014A\u0015'u\tí!\\r8x&\u0004:Г.{UP0f\r\"9t\u0005i\u0004=G\u0002)i\u0019\u0017M;,\u0005\r\bP8{\u0010uՀ\u0003Sj\u001a\f\f\u001b\u0006PHLu\u001ff\u001f5Ed:\u0014e?ʿ\u00056y,|tN\tVD0c[1C2ojބN顊t68\u000bb@R\u0000\rvH\u0004^l1f17\u000f\u0014I\u00020#``E\u0017`\t8E\u0015zx]M\u001b\fY\u0001?[\u0014o\u0015ʨ\u0000]yɀR\u0018u$F\tc\u0018}'\u001fJ\u001c\u0019{\u0016-\n`\u0018ٕ@\u001b\u000bGI\u001a\u000f\r\n2\u0001KVT\u0015kؕ%85 j5Kpsz\u001b4t\u001b{U}ԋ\u00060oo34%)B!H4rp][\u0014@\u0001ͼ;1K_U:\u0011h\u001e\u0013GҞכ&\u0012Ql%EdE\u0006Y̳5F$\t\r\tAHN\bQ\u001b91+M\u0007Uvv'Ľe6X\u001d8\\7gf\u000eեa\u0018#^̕\u0002\u001fj\n\\6ӿ3Ds\u0007ٌG\n\u0000T\fn˽\u001bYZ\r\u0003n\u0018Ha\"fo|վR)@s@T\u000b`@%Bғ8)]ڢ\u0007cɡk\u0007-@-t^S\u0002IOpQقtb\"JP1\nnB*%ŇRɘeR{6\u0011$\rC\u0018* r!cǝ}F|Tq\u0010@~\u0003iSd0#<\b{c\r|\u001a\u0015?\u0010Ĭu4\u000b\u0004\u001c\u0013n&B[>SxfS7W\u001bDfZ>{\u001b?4-m=fǷIKf\u000b\u000f\u0002\u0018\u001fF<\u00190dJ\u001bG̔\u0017Q:g\u0013\u0000\u0013\"I\u0000\u0011V)(\u0010J\u0003 w\"F\f7wt\bҲFj\tqH\u0017\"_$iԘ0x\u001etrT.?L4WEό({1+\\P!4CVMD)OIDǒ%dA;Ƭ01rwǕ%\u000eR~_4]a0\u0000.ü'i7tн\bh4iHF'@I\u00044%\u0007B4\t1W!őVKrySʓ@4Mf\u0007\b,#D\u001f/Äq\u00111)d3s\\\\\rJDR+)\u0005XE\u000271\u000bv\u001c,!i|\u0006OÏkꁾ6\u0014d\u000f2/'\u0019+Nm09',v\u001b(\u001bwpc׵\u0017!@ښ\u001eiZ^R\u0015WE\u001a_\b\u0002cSB\u001d#\u00020\u0000\u0006\u0018\n~HK\u000b\u0001X\u001ax\bp'`>stream\r\nħ/B'7\u00161wj\bKcM1pi\u00056W2\u000eWb\u0019C'm\u000f[)D3aIRwP\u00056@#!Mʠ\u0017E,8^C!λz\u0014W`\u0015!oD\u0012\u0006\u0002`w5u8yʄh;\u0007T|!*\u00194Q~\tEm4F!\u000b!\u000e(#J\u0013~aV9m\u001f目\u001eG\u0006xP:׼e-4\n/\u001ej\u0007Ӟ&xDXu\u0000Jou\u0002\u0014:\u001e{\u0013=ɭ'Dcs\u0014\u0016NOʴŘ=\u001f5\u001b@l \t\\[F\u001e9An\u0013%%MִA<\u0010ábiص\u00031T3lh\u001e\u0002տqz\u0004NYT\u0004\u0016\u0004\u0007\u0015\u0000~2N\u001d\u0018#\u0014'n\u00042\nCH\u00058I|p +\\\u0004N\u0012\u0010}s\u0014&\u001e\u0019`hD<=|8R\u0001(\u0016~\u0013L\fL-da1Qy}@S7\u0007ժ\u0003\u001d\u0003$K\u001b\u0014vm%h'@\u0002;>(0-\u000f\u000bKY4\u0010H\u0014P\u0010\u000e\u000b^\u0010`\u001cLU\u0000>\u001b}\u0019.u$$\u0000GQ\u001a\u0000\u0011>ss\u0013\u001b*g\rȼpt\n\b\u001d\r\\:\u001ftqy\u0013M\u0004\u0006]<({XÖ\u00106ö92#K6b\u0001BX\u001b?\u001e\u0016\fxY(IdK'#\u0000Q3v]x\"㜁\u000exg\\r+Fƙ3*W\u0014bJY4J\"%E\u0006\u000e=7\r] @Q3\u001a\u0002=is 0@e\u0004\u00111\u0017DUW\u0011\u0002A1\rD\u001bu\r\u000e\tnor$ztd\u0000t!\u0005\u000bQ\u0014s!.3nIɪ@\u001e\u0018({ygXW\u001d' `!Y`U0]\u0004\u0003gxD7u\u001d\u0010E $\u001b=|RDEnl(cA]FQ/\u001d\nM+\t\u001a.~\"\u0003Ą258\u0003\u0017n\u0014\b̰7\u0014%BZ\b\u0000r ^\u0010ox`\u001fn\rCH^\u0000\u001e\u0000\u0017G\"г;F\u0004gn96k\u0015eou\u0000\u0010k0'a+Ό]bW7l\u0005mOd.\r\u0011\u0015r#4ᐎ3ӹI\u0015\u0010҉6kv\u0005f2\u0006\u0017S\u00110h<50̊-v\u0014j\u000e5W\u0010~/\u0014$8\u001dvIэ\u0004\u0018׺W`Ql\"'ҚuK\f\u0014\u0006\u0000'n3:\u0014DL\t=P\u0017T\u0019p.M\u0000A=7W5h\u001b,󷣓\u001c?8TC\u001d-Ic\u001fd$^\u0014]J *hPp+zC8\u0005lޙ!@m\u001aϪ1]\u0012\u0010fh>\r\u0004\u001cW\u0012IA:\u0003$M\u0000@\"fk\u0007avĐƉ_F])P\u0000hc>\u0004޹$@]\u0017f͚\u0010_\u000b6頳IY\n\u001a'l\u0013\u0013M\\|\u0000LlJ_%\u0011\u00183XQc0. =.Z@\u0004ʮ1&qY\teC\u0010\u001b\u0017\u0012\u001bl\u0010V,Pnt\u0001DkWzxkkN\u000064S3\u00029Ky4\t\u0007 ̂\rn|{'\u0006tyKPCYݯ\u001f\u00148h\u0007\u000bZ\u000e|zî&ܕ6 \u000f\bRV|L\u0015\u000e\u0001\u0018eoaǮ˃\u0003\u0019\u001duQpg'a+$\u001dy3b䙴1\"\u0011\t~i\u001b)s2\u0017\u001b`\"#͆A\u0006N.rщI\u001e\u0013f\u0019Lz)rГ\fՌѥԍqEP\u0019TTF!J\u0004Ŋ\u0010ȟgIYM9KE:A(;F¡3%hWZ\u0000\u000eI!ӡ\u0007\u0000̻:cG\u0007a6\u0006?\u0003JwzP\u00056v7`eIn[N\fbFt\u001bo\u0016a\u001e3\u0019;\r.0\tg+\u0017Y8\b`ǬM\u001a\u0013F\u0004\u001e\u0002-!\rD5{\t\u001az\u0004vJ\u0010WR #}ˏ\";ޓ]\"9Ïw8[=s@]8\\F;^#\u0002\u0019\u0003ȳ\u0004<7\tqsE\u000f\u000e3w\u000bs}Z\\Pݴ`P\u0005bݷ\u001b/oC$_XR\u0019\u000e\n\u0002\u001eq,FPqqe\u0004JS\u0015\u0013\u0016Ȋw'I0+3`\"J\u0011`oB&tLMr]o\f)~A\bī\u001c%`[P\u0003\u0012sse\u0006i݉/#Zӡ7/_D\u0006\u0013Yqϒ'\u0010qJB_{#(\u0012tyh=\t'D\u000fҠ$ޔW\u0000C1L\u0006|3&G\u0015\\sDŰ1ks+ݽM4\u0012kQ|!\n1Yb\f\u0018\fƂwc5N(+\u0013\u000e\n\u0000\u001aӧ\u0000;\u001cMfb+I\u001c*Ƭ-_\u0013Fw\\\u0006Y\u0001\u000e\t #\u0013Ӹd$\u0005y%\u0005oq\u0014\u0006y`BA k\u0010fL\f&?me3\u0010AQ}\u000fܵ\u000bJ\u0006}d1+\u0015\u001bo>SfA\u0015`Rm\u001e׬j&Crַ&1\u001a|*b\u001d\u0015)\"<;vM p[WN\bm\u0006fyj4` \u0012\u001cy2$n\u0013\u0014Wqzl33\u0014\u0003\n*]æ`֞OuO<\n-w={\u0012H\u0013\u001b;{\u000f\\\u0019f\u0004\"*\u0013pJ\u0012JG&A\n'VR)jT8._X\u001b1fF&A\\Ώ\u0005r òr7jiO\u001f\b$V]*﹖!\u001d\u0000\u001cE\u0004\u0002-0LŬc\u0011Re\u001c1;\u0010Oof*4##\u0017\t[\u0006yA||Ê\u000b\t:jxbCX簠R{dDQC$jûo4\u001bT\u0000]ZRyͲ[ĩF+\u0014Bf\\xD\u001a1)Bz/$\u000b\u0018sze\u0000Ϭ\u0006#\u0003\u0000\u0002\t\u0005-^\u0005%\r\u0005\\D,c\u001c\\TzA;z%.ˮ\u0003^`b{vpM0M\\\r`\u0016e\u0000R,޴p\u000e67ɑLa\u0010YmoBLd\u0017d`J3\u0014\u000fK&)yj\u0013\\\u0001$\u0005n4\u0000H\u001c,dž)\u0005\u0015y\u001bۭ2W,j%%U\"yAl\u001c\bȜJ>f\u0002\u000faP3rE`0bwNl8_kyNtNg;ܴĞ{d1'Ur\u0002\n- ,'U8A>\u0016kdmۈ\u000eCyi\u0001Rs…\u0002l|\\Y\u0007\rvَkY>,\u001f\n`m\u001b5;hǖ\u0003\u001c)~Dev\u0019@a{(\u0010BY]hvulYO7\u0000\"-f: \u0003Gލ\u0017(\u0015h\u001b\u0004[+9a/\u001ck4\u001fu\u0003\f6\u0000\u001fJ\u0013\u0006m@n:m|>Ƭ\fԵ\u0015 VF#h;\u001d\u0001\u0003O\u0014\u000b\u000b\u0012&\u000e)\f\u000eB\u00072\f\u0002}[D^I(`tHњ\n\u0001\u000eq\u0003\"bֽM\u001an\u0011.\u0018`\u000f%2UઆER.E>Z*L\u0016^D\u00177&w53*UU\u0012튥r|\u0018hbVd܉f{B\u0017Lq\u0001 \u0007.\u00044%$X\u0015jPJ$Ox9҂E|-\u0016[GzuTbu\u001ej\u001b@x^kI\u0014N!9\u0018f]~,_y\u00007Ky\u000bb\u001d\u0001D锯.>Jd\u0002\u0017\u0019@\"\u001d\fȒ<$vc\u0012~M\r+WOj\u0010{?ԉ1E#,N\u0011\u0012p#T\u001f[S\b\u001co:|[N`P\u001aԝ!^\rP6\u001a[\u000fO\u0011Ӌ4E\u001bm\u0017&2ޥ\u001ai7\u0002Ys5p\u0017KQ%0omhFގd͝e\u001a[el]i\u0017\"'t\u000f]\u0001rxBͦa\u0001m=oud0fڌb\r\u0015~q\"\tN\u0012!=\\ 6\fK)z\u0011(+E\u0003)bp9Br\u001a)/ֱc/s&=\u0014\fpu\u0012;\u001b\u001c[\u0017ڄ$au[i\u0000\u0013\u0019v<)5-\u001e\u001a^i:~i\u0017\u0000i\u0016{8 w#\u0005ԭ\f\r̓\u0006\n\u0004e\u001d\u0012L0b\u0016v\u001b/<)\u0011X&]HȲk \\\u000fu\u001cSjCê\u0006LllqnJ \u0004kSWH\\ϼ&Nq\u0005Ȣpn4T\bLan\u0004\u001fv\u0002\u0018\u000ea|\u0016:s\u0013\u0011ы;3|\u0019`֓(!E\u0015\u0004f6Wc\u0015s0ᮍ&Wv\u00185AF8f\u0010(/\u0003\u0004N.(\tl[@ܞ)\u0015\u000bk%\u0010DFOmľљ|G:ż|(zD\b3E\bb0kq\neǮn\u0018>z\u0019\b\u00117]\bl\u0007j}\u000fRi\u000br=*y\u0002\r\bxU\u0013h6^oJ[FppEY\u001a$IJ$\u0006N\u0015Zy*\u001e|\u0011B[\u001c\u000fp\t,4\u0012\u001a*Mr\u0010\u000e!V\u0006\tf\u001dfp>\u0000:\u0019\u0006b\u0013Q\u0018^`'\u0017\u0006\u0003#rj4ҺD\u0003a*2\u00046ԕe\r)D'+F:v*p@I,[{\u000bV\u0016)fA\u0006\u0001P@2\u000bpm\u000e.j\u0000:%\"n8db@(P%\u0005͘8g\u0010f\u0012'u\bq\u0014f/Wy91\r`\u0016:/=F<6@\u0011QXR\u0012)t\fo1dse&5sˆI` D\u0002]\"\u0016(޳]\u0017mt\u001dYD\f\\A\u0017q@?6O\u00004\u001bt:\bDA\u0000Ĵq=|X` X\u00056@\u001extq\u0002񨤜\u0014Ra+\u0018kV%\t-\u0019u@,7ՌرT*R\u001e\u000bv]* LFF'Aވ\"<\u0005B\u001c\u000e\u000bK\u0001%\u0001~`:؋G?\u0013.U\u001b;\u0016)\u0003[;f=\u0006:\u0001«K>͕\\\u0018\rט,*ێ`\u0014~{ZS\u0016\fv]ζ\"d~Fx2uѬgL=\u0016\tL.\u0017\u0000\u0011ŬV\u000b\u0015Q\u000eS\r\u0010/-=\u0006\u000fb\u0004ݓ%\u0007\u0005\b!4 8t\t\u00155P$\u0015\u0000`tF8({E\u00182QA\u0007~\b-mC\u000f8RSBV\u0003~\u0014\u000eJ \f']\u0011\nbf\b\u001fp\u0013O'5\r\u00000ㄚc|\u0004)IcViW6=),V#މ\u0006T\f\"p.9jI[)m\u0014s}D\u0010|~&~rJ>S:%\u001dO]\u0010\u001d˜9\f0KP\u0002\u0015p[I̡\nÌP\u0019`O\u001d\f\u0007\u0007\f$r\u0015Y9\r9uP\u0004\u001fa\u0011+p\u001eQ!(N%6ndb\f@jPJkÌH\rCPOS94\t\u001e\u001cFܜX.oA\u0004&\u000b:`WԒG\u000fv]ףE2VEɐ;?JM;(\u0015|VhVTHFҟ\u0002j\u001fȪ.!e1*m\u001ax\u0014`%Z\u001a\u001d$\u0010]\u000fdL̺=\u001bҸB@m\u0011@z71D\u001b`וHOZ}@TR\\\u0010ׄ~4#zÊ\u0011?-r2oJ.0*lm\u0015p\u0005Ėui̊Ѕ!~A_\u001d:q\u0005E.\u000eBawXr#o\u0006W`$Ӽҟ+F;`5\u0016l =\u001dm\"q̀\u0006>\f\u001brv$] 薫#~\u0001d3霁P\u00186[\u0004\u001e\u0013I\u0006=cOKKm!˵eWTDs'4F+\u0011aׅYDաnUΞ\\\u0013}g$ۧF!Ⲏ\u0017$\u0004\n5O\u0005ᣰ:\nu\u0002+|g`a8OM\";`\u0005I,ᶑMKC,\u0012酺9\u0017l\u0013Yh\u000b7^\t\u0013*=}UJ$\u0000\u001c&N+hiL\"\u001f\\ <\u0012\\*j`͘\n˅hБD0\\\u0004y`T\"\u0005MJM\u0005#\na0Wf \u001c\b5?\u001c\u0018\\W\u0000oLBa%]CS\u0018B\u000b\u0013$ Ib\u0016`sjCYWAw\u00153\u0010-\u000bL;\u0000ت@|\u0000 |tBy_%t)H\u001a\u001eQ\u0001ItߋYb\u000e\"_~\u0010Mzjρ\u0014\u000fB_\u0004\u0010*5LC\\IE\u0014\u0014/'_\u0019\u0013l\u0014s\u001f*Idg]\u0010`L)Әu= > l|\\0x,9R?)2|A\u0000\f5=\fW\\63/L0WzÂ`\u0000%-vNҩ#0c\u0016%\u001fa\u0013Qf\u0003\u0011\u0006rvu\u001c1?\tѠfyg-\u0000ۜ\u0005?\u001aՒ7)1i|\u0002^\u000eF)n\u0002B7,\u0016'W\u0005t1P\u001cFPPu)@,jf\u0012荴A=\f3k t0c\u0011c+`a(kq\u0005q\u001f`Xa4-p*\u000fymK#Ŭz\u0011o\u0002n>1*\u0002\u0002~nq3Y{\u000f|V \u0007ɩjO\u0013RlW^,\u00071K\u0004=\"t\u0003 QTm>1d5\tLᓫ,;1\u0001\u001c\u0002w2PoE|\u000bb\u0006c\u001c;O(x#.IK\te\u0018QD_R7f^U\u0017\u001aYDPPnSAji\u000fj\u001cƃC#FHBў챘ξ\u001c\u000bA\u001fc\u001bI<9\u00078\u0017h*dpۀ~#\u000b[\u001c\u0015cs\u000bix\u001cb6o\u000ec_t\rl\"=z\t?\u0002EeINMLa;=!aR]YD&\u000b\u001c@W$\u0015\u0019%L]uk\u001eCW0\u00017\u001c\u0000{`R|h\u0006\u0006\u0013\u0010|թ\u0013dOS\bb>>EŎ\u0017IV\u0017\u0018%Oņ\u0018F\u0005.\u0006\u001b\u00172*pʘ\u0000TxJU\u0019*=\u0006K`a\u0016-\f41\u0014\u0001h\"\n\u001d \u00129_L|\u001eAڕq$.j\u0019vRϘ\u0012-@tz\u0010E^lՔHnY;\u0013\u0015h\u0003\u0010D&^d=\t\u00174\u0000=\u001a\u001d&_8y:uM~\u0004d4n0\u0003\u000fI,\u000f\b@\u000b\u0014\u0004P6\u0014CpK\u0006DrB32y1\u001b6f\nr-e6\tBܥ\t\u0018\u001c\u0016 PB|6c\"\u001dǓ\u0004\u001aRܻ8%D\u0005>\u001clxgr\u0017jgG\u001cXTnZ A\u0004QXH_Z\u0012iA\u0005\u001fFwE1K\u0015\u0019|\u0012t\u0003>:m\f+q/\bg1U1\u0012d\u0013iljS?:vAk\u0016XE{Իj\u0019^\u0017aoCy,X\u0014HoCqSFe\u0015\bE\t|9aqSm\u0015F0]/W\bjP*\u0017z\u001e\u0012bf[EY\u0012ք6\u0007\f|>VO4*xܪ%8=+9[1k\u0000Y\u0019D3f\"ջ!\u0012\u0011=ô\u0004\u0005L)H9O\t#|\b[c:3$2ES\u0003ΔR\u001b\u0013KA0\u0005qL^i\u0006\f\ng\u0015Yѥ(!j\\A\u0003\u0017\b6Ȃ\u0011]#(K#\"\"\u001aBlP\u000f/W\u0018'W0~\u0001D0#7\u0016bV\\}\n+6\u000e2v(4.H\u0006Y18\u0018;ZI+aAM\u0003Q.v\u0018Qw9\"s{\u001f\u0017.\u001f\u0011~\u0019\bY\f9xsdD\n`*>=^-TeXD7I\u0001kE7\u000erd5/m*O\tr\\ 7}ͧ#(Xq\u0015L\u00184l\u0018,\u0011_3\n^\u0007̟\u0012OpꋾW\u001c\u00180=Ӥ_\u00118^?-\u001f[yUl˹\u0005\u0018E\u001d\u001c&<\u0002B0\u0016Hཡ1U0)w\u000baB\f\u0018U`ŏ\n\\\u000e\u0013'Q~p0\u0005\f@7.'+n}\u001frC2Ȱ>\u0010phd\u001a(ڊ\u0019if:Y\u0001b5eKF\u0000D\u00076$XBi;\u0012e@\u0018M\u00164@\u0001\u000eԧgg\u001c$tV\u0016\u00021S|\u0010YAEy3bٔ(YnB\u001dGт-\u0018b\u000b\u0016D1+Z\u0003$Nj\"5I;t:[f\u0013V.jg\u000f\u001f(\u0004\u001a\u001d}\ts3>\u001e\u0010\u0013nIW\u001aVޏMZ\r/p\u001dcbT%~\u0004\u0000\"1Ȳ4h\u000eƒ\u0006\u0014:D0F᠂>0HV^܆\u0016Υ7Q*΄حks\u0015^\u0010\u0004.f'ɴ~^sUڜag\u000f![\u0004IСh\u001f\u001eC2*e($\u00040\u0014\ntnM]X!>Rvv\u0017ؒT\u0016\u0002ާ%\\u/\u0012Lgݓ{MeNšM}Jm\u000ezA뎈k\u001a<\u00161a@(\u0000P\u0011NM\f\u00106-ܳ\u0004\u000b\u0006@Y̺\u000bx(˪b:n\u001eJ\u001aHBs+d#\u0004u_ϰpR\u0018Ҫ\u0000c\u0018\u0015 \u0006USܒK\u0012\u0014&ş1cH\u0016/-]\u0012å\u000f\u0016?4\nDCU1գ~b\u001bGYBjJ\u001a\u000e\u0019/D\u000fdm\u0006q%<\u0003b\u000e-G:\u0011(O{:TJ]&\u0012^怱\u0000\u0012j\t%=\u0014>\u0000\u0006θ?+9o\u001dLk-\u001e\u000eGu\r|2-\u0019\u0011.\u0013oǬW+\u0019\t\u0000Gå0Hc\u0001%@RcUAVqV\n\u0019$Եdb;5I#FT>i!\u0005hۃڧ\u0003\u0000ؘV,fu\u000eueg;@\u001dQ.WV~O\u0006w\reUPP_1'򮳴\u00112\u001f\u001bX\u0006\b\u0002͓}`\u001d\n\u0018\u0004Gn{\nYg&\b><~XC|%Y\u0003`Erݺ\u0013H8έ`Շv͖\\T*z}@@K)q8\r\u0002g\f-fU\u001c\\\"\b!jϼ\u001dB\u0015L5UMT\u0016\u0007\u0015Vq6i\u00162\u0000rz:9\u0018TH\u000ep\u001b0w\u0005F\u0016\u001b\u0011'K0+9\u0010\u0000k\u0017K\u0016X83#\u001bz'5<#(\u0002Y\u000fX3\u001eQG%\u001bD:\u001fʣQr\u0004\u001f\u0012_țڲc\u001cA2Y*ϪqGD\"b\u001fztHs~(:!\u001eci\u0011$AD\u001b\n\\\u001e\u000f´d6wWϱ@5+_r\u000eɐ9b\u001c,D\u0004\tBcI\u000es朼Jy\u0010êL_\u0017k\u0015OX\fP\u000e#DLI/fB\n\u001e\u0005\u0019R)\u001d\u0005\u0013\u0010@A1k\\W55*o&s4]c֌P^\u0005\tEQ2OT\b\u000f.K$Ξ\u0011\u0018y\u0004̦rR!;HE Bx/\":8AA!\u0013{1\u001bb:\t&\u0005xAn%!;]v\u0015p\u0003ƿS*\u0017$2\u001b#\\\f\u0019p\u001f\u0000ҷ\u0003~%~\u001d\u0017rJr(wwY\"m{93OYcB$p7\u000f'aU6<؟\u0018QZ3njGP0X\u0005]C!]3\\(+>vz#4saF=f\u0018~4\u0006թ*+$zPeJ\u0017ͻ`r*\u000e\u0004PjuG\u0001\u001fpn\u0011\u0005taE76Mr&pOO~4\rhѫoFd\n/,>p\u0016Ջ$3C\u000f)#tPK(!\u001c\u0014n:h2%$2Ѵؔj\u000e@~aHdqcS\u0010\bјu\rNbozP=u2\u0004E\u0011\u00122$\u0001\r\u001bf\u0010؂j\u000f)P\"#[ay\"hF\u0012\u0004.\u00011k\\\u0011sĂIh\u0013\u0013\u001e\u0017}\u001byD\nY o\u0003#%|\n\u000b\u00179\u0007\u0019,\u0010\b\u000eLF<-|o4\u0016Af,.Y' z-\u000fa54^F;\u0000X*P\u0014\b\u0002vW9!!WB\u0003\u000eD0\u0001\fG;\u0015\u000fW}\u0019-#Ll`OSLNFì\u0017\u0007uԿq\u001a՘G;SreUs\u0018\u0015&nF&'\u000fu \u000eX{\u0012Z\u000bIL”\u001f\u000e1FY/xZVi%,(MDzDŽ|ݹR\u00104\u0000 64=GZHd'\u0016|d\u001c(IPbCD} rˉt\u001c7YlÃ\u0015')!(\u0010l4@\u000eA\u001b\u0016]w&k\n!\f\u0010\b\t8Jďu\u001c\t.\u001c;M7$p\u0006-EG\u0001\u001b!\u0015}N8!\rNVA\u001e]B\fB\u0000!Sh[٣xE;'\u0018pg\u000e\r\u0007M\u0003\t<\"Ui\u0004\u0019/FW\u000erAO_yGc~<@σ·\u0011{T\u0000_T\u001d7\u0019}\u0011\u0018iƸ\u0015\u001bZhrA\t݂s\u000bV\u0007Q6GܓY\u001d\u0013ۡgEvwST\u0007n\u0011l\u001bh=+|dygi\u00002z\u001b<*\u0004eT.\u0018l8\u0014.s#Mo\u00186\u0019V\u0003}uK0\\s\u0001\u000fPˢ\u0016\u0003\u0019\u001a-\u0002\u0013\f\u0014I]\r\rO-oHYcl* \u0006?\u0006f`7 @B]/]Ϙ\tfH]!'$B\b\u0016\u0018#\bpx/ƌrz5fZ\u000fc*ڐx+\u0010yzC}B\u0015.Am\u00017@\u0006Mf\"sipp\u001e呱۔\u0007ܐ\u0014͓{3j\u001e\tb$%wv%%?\u0018H\u001cک8\u0014\u001c~L4v+\u0007F\u0007*J\u0017$ĕG\u000e,ѐ\u0012(A\u0010p\u000e)D\u00028᪑\u0000s\u00002@\u000b`{\u001b \u0018[uE\u000bV\u001d!\nDk^Kr\fNd\u0004} \n4S8$j1\t=PLh{\u0011\u0010ª^%ƒ\u0001C8o\u0012x_mQp)A\u0012\u0018?\bRALʥS\u000e\rB\u0004\u0018A\u001btW\u0011ɓ$nE\u0003Ŭ@ɧt$j`~9\u000b\u0016\\̏D\u000f,HL\u00195\"\u000bb\u0000+{ C+j2y:tt9\niP\u0018۫v2\t78/OJ;P\fW\bג9{3\"%l%\u00000-RP\u0017\u0016\u0004cIrV\"\u0004++)^u\u0017rG!8\",\u0015\u0006\"\u000b\nHو\u000e\u0000)K~\u00189ǘܪ\n\u0014W{dײ\"{\bż3wI\u0000$\u001a\f\u001etF\u0019>+F\"2\u0018\u0011-q\u0017ru'\u0007q;\u00043\u0014\u0007ί,j\u000f\u001e\u0012.ly\u000e\u0006\u0004EБ+7\u0011'\u001aTm\u0012k>jկt\u0014\u0013hU\u0001:\u001d1\u00061\u001d\u0004\u001cs\u0011&\u001eEWȟ+4\tf\u000bCI%L.#\u001a:>w\u000bF9P3uݵ\u0015,b\u0017u\u001f&3\u0011{Y#\u001b;\u0007M\u0018\u001b\u0005+(9_M%ج`r]\u0000nkHah4P\t\"7.\u0002$\bI)U.bi8\u001cA/~cQM]r=\u00044A\u0006\tgSw1!(yg0\u0012o}K.hǫ@8\\\u0001+\u001a\u0017~e/\r\u0019)0?q:Ӹ!'+ }\t\u00179P\u001c\u0007uk]0\u0011TˣN\u0017D\u001d]}&~55_\u001bQ\t2yq5y!\u0018Dca#W3oh:\u0016@̛M[.\n9\n;K-\u0016mi\\eVn VY8ʩ\u000e<`\u00169뵬\u0007\u0010Ho!\u0018W{p>;g:K+*=\u0005}~\u0014AC#\u000b>D\u0015?3ڹE!L4fOn1\u0018A>aCbV\t\u0003^XD\u0004yos\u000blB PDTF)_\u0015rn)r\u0016ٔr&HO\f)C^\u000bJ9.Fqf\u0011*\u0006+Cv{ƨ<`\u0016;k&a5\u0018Vy\u001fֽD\u000f\u001aeʃ\u0002m8\u0018U\u001c\u0004}lw7\u0015B\u0019W\u0004\u0014HJ\r7SC+\u0000IŦŬ2\u0019Ԩtb}ʪv\u0002\u0000˳\"el@=\u0014G\u0011\u0014~xSb \u0018\u000bJr:Bp[3H\u0007>Ѐ&\u0002?5\u0007S)\u0016\u001a5\u0012f\u0018#C\u001aGGOaH)\\\u0012\u001bb/\u000b+3\u0015жR \u0019\u001e`\u0001r\u00013I¨;\u001d#aOfz>T`\u0018*v\u000b%A}1BFH\\}\u0010%o#cm\u0001!b\u0016\u0004Ǜ,%\u001eD*\u0018>\u0019]O?jsw*lݒ{G-fu=ak?\u000b79$]\"\u0016P\u0000i\u0002:l\f@^fĀG#a!@'#,L\nM\u00064\u0011fiA\u001bugQ)E$ӎB>jì\u0005\bxhCK\u001cdcTo\u0019\u0014Ly!%\"a0u#_Zkhxu1\u0015jFk@dHܘ>c\u001a\u0002ѠK.F,)jYI}10$\u0013\u0010\u0002ׯ@O\u001b*T@Blu6L9\"\u0000i*&F\u0000MV5f(7\u000eʈqlW#\nl\u0001\u001a[0$%bD\u0010\u0013d\u001e3S0p\u0003]>4\u0003Fk\u0007\u0003Xzh\u0006µ\"1\u000b5 \u0015}MZ7Ql\u0019j漜/3\roqmrrX$ɽRws\u0000M_\u0018SBN>;atDs.$gG\"5Wx1]B*sm%K\u001dS\u001c3,\u0011wa\bvMK%-h\u001bi8\"JP\u000b!l\rq\u0004n\u0018\n&R+$\"\u0018%\u0010xԫ\tfn\u001eŦt7\u0005v\u0013CpA$8|\\i!!\u0006\u001aB=\u0012\u0006\u001a=^px|\"\u0011J%{e\tWłMkey\u0018ˆ\u0000O\u001208\fS\n;$(\u0016\"\"<3Tқ*^d\u001a(\"\u0006{7D\u0000\tٌ\u0003'Gn:FV\u0014vG\u001el)\u001c\bU$Nt`\u001d\u0011*[\u0001NY\u000b\u0013A\r\ti]T~\u0000bp\u0000{ҁ\n$\u0014ע\u000f)j_\u001ah\u001e\u0001B\u0001ܸB溡\u0015L2f]\"x%2Oqf\u001aǦ\u0010o;<Цd+?g\u0015|ĆEo\n\u0018\u0016\u001d\u0003i-\u0019tFz\u0014\u0018S\\S\r\u0012O:!l,%=\u0003FBY\u0013\u001d)\u0000\u001dy\u000b\u0006S\u0016\u0006dWW\u0006\u0010_\u0019\u0010\u001dl\u0006xdhaZ8g\u00108F9G\u001fĄx/\u0017x\u001a'\u0000/fͰiQTN\u0006܋c$C\u0010c\u001cZG$T!O.\u001el\tkdnBnJխm\f|_\u0012\u001d@wq\u0011H/Z (ڄYH\u0003t\u00170ɛV\"n٘@f\u0018\u0016\u001fmbʄ\tqԞ\u001f\\\u001b츯rrM'J!:y\u0014\u0017W3tzL_'Y\"1K34\u0019s\u0010.\u0005$u,lR Łu\t[ᔍNj909xBcghz\u0012m Y\u0004\u00180ZZA3F&1;\u001dYiE•\u001e\u00017.ŻlB0;rb\u0018\u001bVb<]Bꓦ\f\fbwyi\u00116>Ut\u0015\bΒ$\u0002\u0003Fi\rI \u001c~7t\u0005\u001b17bj%L^>:V,S\u000e+.<%\u0005>\u0019`\u0000\u0005٣F\u001b3\u0013Zd\u0005U^G\"h\u0019CCG\u0013\u00022\u0000L\u0018@\\Q3L\u001a\u0005YYmqM^%E$1+WeJܭH7R\u000b7*3p\u0006kVbRG?'SB$!\u0013M<\n\u000e\u0018Ek\bLzC\u0001\u0017P\r\u00105\u0019|jK\u001e41{LJ'\u0007@\u001a\u001dV\u0012\u001fFY+1a<0\u001cgR墕H\u00174\u001a\u0000|\u0007q\\(\u001b3\u0004>\u0012\u000e>(.=mm~cDHyWc\u00001o%N\u000e~xu\fp^\u000f̾ej^KO+\u0011\u0006F΀1g5\u000e#\"\u0001Ռg\u0014\u001343SLj\u0004Tc\u0016{r\u001e\u0002l7㲑\b\u0018-J\u0017\t\f6Z?q@L+>Qoc5B{\u0011oU\u000bR\u0000\u0010ގ7/\f{\"g\u0004qǬ̤*BW\t\u0004;߼\"\u0004(*\u0003gLh1UJߛ\u0016?\u0015]qtkM/<9!\u001e\u0004}x#aшn1g\u0019_!\u001fE\u0012VUVM^KG朿(v0\u0001'/\u00039@MlG!?F\u000bP챾_UP5iϭ\u001a2R\u0007*d\u0011K8@AA\u0018\"vČ<'\u000eK\u00150DF\u0000\fV齂Aށ\u0017\u000eIՐ\u001b\u001c_6@$N#NfF\u0017K3s1Kl \u0000\u0017)}\u001bt\u0006\nkv\n\u00056, \\2\u0004+\u0005Q\u0002\u0018 owE\u0003v̓\u00125bwr_\u0010+v\u0013^/xch2%t\r\bxQ5d!Cq&ʩ#\n\u001d\u0001~,\t;\u0015U\u0019ܞPhؖ7\bR\u0014\u0005\u0017\r+\u0015\u0014&8&\u0014u\u0002:2#u\u0002\t+I-c*|_\tN\u001b\u0000|@\n6\u0015\u0014|\u001b\u0003[3×\u001c*?Gz2;\br\u00178V9nO\u00131f@v:*`S̤إ\u000b\u001aSh\u0003%%_3v\u0010\u00126f 98\b\u0010ܻ2T\u0018Knp0\u0014^\u0000}pff̲;*lL=/ʷΌY7Q;\u0000&\u0015撇 jZ\u0016\u0014\u0013\u000bԇE\u000ea΅$J\u0016GQ%_ޕYgS(Z\u00127(\\\u0000\nǕ,Zȵ\u0016\u0017l\u0005*zuVZ3\u0012Yy\u001bXw\"\u000f\u0014̊Ra\u0012>g̲l!>QoQbby\u0011\"pZq =h˞@j.|\u0014{'_\u0003\u0010<ɘ\f\u0011;Q0K\u001cf\u0005n7\u0012g\u001f\u0000\u0010^O`>/\u0006eb1D\u001f\n\u0006Z\u001ef.eן)3\u0011C\nc\r\u0001\u0007$-.\u001d\u0019)\u00039UT1f\u001aEvP:6ʣ\fHF\f\u001dыBjL\u0006R\u0010; x&#\u0015\u000eHO\u0006\u0006\u0010\u001d<-=\u0019\tQF#ǚ\u001bcVfr=$\u0004q\u000f\u0000\u0011L\u0007$\u0005/G&MN{{#*Bno'\u0012\r\u001dQ\u0017G\u001f>J\u0017.\u0019T`{\u001b\u001c/f$\u001a&}6Ҋ\u0000FZ\n\u001adz}Dom(\u0000\rl\u001a\nf\u0002t+ϲBE\u0016bEآzǛpmL\u0005d\fL\t+ \u0016Y2\u0006@6\u0000|'Ƭ΀v á\u0001{f\u0006L\u0015)\u0005\u001dۇ(8!}\u000bo \u0012y\u001di#69\u0011λ`\u0000\u0017\u0016\b\\\u000e\u0000L6U\u00000Jf23,1(C\u0003\u0007!<\u001a\u0017u\u0005Hg\u0012_\u0011uɻ_\u0011\u000e\u0017%K\u001a\u00121B\u0011s~I\"\fOf*Psl\rG>v0\u000bD`}\u00138\u0014\"!\u0007)W1)G\u001cobshp1&b\u0018\u0000݁)#:R\u000eN;<`N\u001e8EAL38R=6elUY1{1>\u0019[̈́9\b$\b%Ϭ\u001fx\u0000\u001d>Ik\u0005\u001b!l!{I[\u001fP\u0016!h\u000fБo6o\u001e\u0017\f\u0010,A-iƬ\u0014\u0004\u0011\u0006s\t<>8Kc \\\u001aW\u0013ɜ\u0010$pa\u001d\\#f\n7,H4tГ\nJp\u0013*Mɳ1{O|eU\u001aJ\u0018(\u001b\u0017OV\u0015& Kd8O\u0004Ɖ@cX|)͂\u0004<\u001aS\u001a\u0012\u0001ȮL^x\u000e\u0012)=\u0011o\u00195tyc>ה0\u0014j\u001ePDy7f0y,B\u000b\u0000yPv=\u001eч\u000e\b߷n_K\u0007|_P\u0002ī\u000bBo\u0019\u000f\ntTy\u0003A4`oc\u001au\u0012&\u0015M!ח\u0010c'Gc}1@\u001dhHG^#8\u001cB鄏\u0003]R\u0018Pi\u00174Ap\u0001\u001f\u0013uܘ7VԐ(n\u001dxªa\r\u0017\u001d.@\u001f0\n#l'\u0010\tU\u0012(=0y׳\bJ\n\u0011\u001fBv\u0013\u0015P0\u001c\u000e\u0011JB\u0003;R2\u0000\\UJqb̢\u000e8x\f\u0019}4Z0:jZD\u0001 \u001c-X{(NT\t\u000b\u0005ΩW4HMJ!pAy6\u0019\"\bb6e\u000btQĘ!\u0011\\g\u001eHn\u00186ؾ\f|w9Ei\u0014~\u0002Ս,\u0004t[Q>[G/\u001fYq0\u001e|^\u0005*1\u0010I\u0006h~$z\u0010Hi/\u000f\u0007&f\tzJ\u0002`X/\u000fF\u0003\\\u0018\rM-ΣaTL.:\u00153\u001b\u0010\";H-\u0001\u0004\u0013w7ц-f`9.Py*gy^Lw37\bYBdZN\u0001\u0014ڿ\u00105\nA@\u00103ٯ\"kTZ+\u0012ĝ\bZ%\b\f.futC\u001aRjҮ[\r[\u0016T-$(E\b0s۾\u001d%\u0019*huO\u0017ń\bBz\u001e\u0004kF..v@\t\\\u0006LE\u0017iy{'ҥQ.dBȒ^-J`v\u0010Gx\u0011\u0019'ۅ8\u0015\u0007\u000e 3\u0005wA\u0013erD\u0010SrF\r>\u001eW\u0018.\u0001-8F\u0005|b0kAn+:+\u0002`j\u001dύB-\rqV[n@[A\u001evf%I\"Ebc6,\u0000%ġ\u0017\u00177\"\u0017\\ܯ\u0018\b%\u0019-{pFt#˸\u0013Baj\u0017,,,\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0\"̏?;O\bP/`\u0001\u0000cv5:Bk\u001ezռ\u000b\u0010I~=:Ѯn\u0019*vw6 n\re/\bό\u0003B%\u0012Mc\u0016fjJ\u0003$J\u0006cJEI$?Ϙ(}'\u0003i\u0014@\u0007\bc\u001c(Ns|I\u0004C?h\u0014m1Om莚Y댑0\u00115\u001c\u0004+(P\u0013n\u0002\u000f\u0013AE\u0004/\u0010~F@rM|Ts({1@)um!Q\u00051kpYN\u0003>n\u000e\u001b‰p(?sʂ|p\u0000\f#W\u0018P\\\u00001\u0001\u001aZ\u0015^+ɵ.N! 5\u0007k$M\u00158\u0000E}-g\u000bZEN\u0019\r\u0011Q\u001ebM?Ӯ\rL!o&\u001e\u0007wB\u001bѶ\u0001[aC.\u0000fi\u001cn\tid\u0004\u001ekE\u001f*\"/4b\u001bS\b؎\u001cqQ$FNR\b!2hXǜI+\t-.\tn'#!R\b4ŭCٻ8&@9\u0000jw,\r\u001d\bVn}$<1\u0016\u0002v\u001ab\neoh\\cё\u001eƬ\tpx\u0001wNT⤢H\u001f\u0001\"I:\t \u0003\u0019XuɪP>2R\u0007@cőd\r\u001bq5&\u0006feJARx({3(4+\fv]1Λ6G\u0007cW(K$\u0005j\b\f=P_D \tɄҬB.\u0012TY\u000e`@k>V\bсNʝ-HyH*\r>t&jS\u0003q$Y&!)cxzy\u0005,\u001btw\b\\R\u0006\u00107icYPlR^ Ouia\u0018&\u0010\u000fgдp\u0015&m\u0000,vк&ی\nXM\u0013\u0010SB5\rzY7\u001f\u0016l~\u0016X#CPXhr}Ia5#\tI\u0003Yҏ)S\fRWS\u0000\u0019\"lʻme?\u0006QF\n\r:\u0011)HF`e9P.\b}$gd]J0,Ď@!eKTa\u0002Oc)+\u00143\u0013$8H?X6 }({\u0015i!\u0006k\u0003\\']&\u001dyͱ\u0002|b1$@\u0004,\t?\u001aXɣ]BDJ$C\u0005{\u001eL^C0lpE\t[\u0001\u0004\u0001@%wd\u000be\u0000#fS\rJ\u001dh\u0019ɨZ\u0001Q\u001d\bc\u001a\"s\u0018.\u0015BH\\AN|xYqA\u0016t \u001dYge[@\u000e[ʽOoyT\u0000\u0015M8\u001fy\"f^aL<\u0001&\u0002*&e?L\u0001q\u0016ƍI3څ4py\u000f\u0014\u0004\u0000T\u0002V8\u0016_\u0010yOw}%րr\u000fs\u0004j\u0005p\u001a\u00106c\u000f\u0002#h\bS5V'9\u0000ݙ@x~\"0\u0014U\u0014xvɍz\fY(Du\rpR\n|b>}\u0007YҒ\u0019HL\u001b2N\u0006\nm5b{H%S!o\u0001\u0017uG\u0000Bvb\u0015q^S(An\u0006\u0013xbS&Z\u0019Fﾌq\u0012\t\u0002\u0016\u00004ob\u0006RФ2$ J.fn0+RaVfGq?|tFUu15hr\n\u001f1P~j\u001e7kS\u000fz@\u001fH4y\teIF\f\u0004(Rl\u0017KG\u00101B@>H\u0011RRf'9!`zJͻcW\u0013!U;;$\u000e\u0005T*f\u0003\u001dܛPh@])\u001cd/}$f!>Zdl0Y\u0014U\u0010xJu\u0019ц7yG\u0014\u0018\b\u0004\t\u001eY\u00060kf$Jd\u0004D\u0010\u0013ĵ\u0003_\u001b\u00107\u001aAL~\u00021KT8\bj0uc\u0010\bRL&1vNvt*\u0003\rQ\u001c\fA%XѶsL2*\u0014]\f\u001d@'\"na1sDp(N\"\u0004VA\u0004t\u0019'f٣3n\u0000\nB}Q=\u0011M\u001e\u001a\u0004\f,v\bǎC\\QG\nNߥ\u00111\u0011\u0000Ě\u001f\u0014we5\u0000g&\u0002A\u0017rץ\u0005p'1f|1\u0003@\u001a\u0019\b.\u0002q{?:`S\u0015hKr\u000eJ\u0011xNjhrL\u0002[Gw9wZ\\݁-\u00182i\u00024iaB_.k\u0018t\u000f0fS\u00115v~\u0006ms+ie9y;+]#f\u0017X\u001f6B0i\u001a\u001a\nfVE\"5fsLA\u001cm8h\ngʉ/̲\u0018rhz\u0012TZRRxꎶ\u000b\u0019ٱ1'k\u0000E\\\u0019, \u000b.\u001d$O H\u0010B\r\u0016|\u0000\u0000JHO–<2܏wK͟LTFdFf70>P\u0004k\u0003v_fWR&\ba\u0005\u001f-e7 ٞ>\u0003N8Z.L\u0018 ګR?d1}\u0007\u000e\"\u0003ڦ>p\u001eL.8\u0017HQJDéJ(`p;(\u00023HIKNsR\u001fǮDw}\u001eM\u0014kXn\u0001ea|]_CyЂ.Y ]\u001e\u0016m\u001a0Ì\t'n\"x|8)\t,aF)i5Wb![zLjV,p\u0007Z\r\u0006.i|Վ\"\u000b\u001bL֛@bU\u0007.mN\u000f P\u0017|,z\u000e'\u0014E\r\u0016Al/ق\u0007ߠuLNG\t\u00041ZƂtdlX\u00007 ތ\nb]W`Q\u000f'E\u0005\u0014ZM\u0001e\u001aj\u0012\\\u0002\u0006Kb\u0007fmtC\u000b~\b\u0001\u0012]2\u0002pJU)\u0002UGp )da.\u0011@PFb3\u001du_O3bVHC\u0011c#cM\n\u0012;8\u0013\u0003:'\u0004\r\u000fRrd6\u0018\u0004^\u001fTll@\u0006Q.әK(R{X\u0007\u0001La@a\u0014:fW7\u0011K\u0017b`ab)DB`\u001b\u0004\fl\u001f(˔N\u001eo\u000690'\u0011FQ\u0003b\u001e\u001a\"#].6Xؾh2ojb\u000e3&bۄQ\r\u001e~s\u001bo\u0014ui3}xB},ƣE҂\u000f\u0007aq\\,Ŭ\u000fWJ\u000bY?<\u0019\\P'\\Z\u0001;@Mse\u000f㭨\u0018*\u0005)j/`5Y\u000bς6\\\n8d)\fӅ\t%Au7l=oH/i@\u0004E4(9p|\u0000c\nt^\b\u001eDh\u000f:2.ބWU|\u0016\u0016\u0011\u000b7\u001cSwc\f2\u000e\u00124IE\u00104@HEB\r\u0019U{u\u0002(1kA\u0018\u000ff\u0018dF\"TY}7PõKu=΂5\u0019\u000fe@.{q6G&Ec\fdvO)hFi\u001b/!@D2lߑ1[1XEhj2w#\u0017= 8Oc6M 5\\\u0014^VVr;ctuhm&Y\t0D֓)E`S[_yZK iDv8\u0013i\u001dS6\u0002ֵ\u0001J\b@\u0010LJ,\u0016w9g\u0019h,\u0011\"V}/\\\bgї\b#_\u0000\t\u001f\tb#|@\u0005r\u0003G΢Q6\u001c7jC= ir\u001e\u0014bFf\u0014G\u001cB\u0018mBmv\u0018Ǟ\u0000p\u0000T`f\u0011,f!(\u001bTm\"\u0018\\vO\\Q/w`z&\u001aFlB\u0003t|vҶr\u0006?49o\u001a\u001f;1(p\r.\u000bBj”\r4fw\u0013\u0016O6J\u0012UY\u00005^\u0003υcnU\u00138\u0006@DK\u0002%d\u0002#\n]x\u0004B6)M\u00135\u000b.|vGhJ\b\u0007I\u0005.f}5\u000e]\\\u0001\u000e(b:J$[CJPv\u001e\u0018[)M\u0004~*$\rL+2\fJc\u0018hTd;b͆gc՛7Ky\"L\fIP3_\u0006\u0011\u0000\u0002TBqr\u0004\u0013T8\f:\u000f)*&\u001am$Ȏ\n:\u0012Dꉣ1Z13P\u0015^!\u001bٰ|&\u0014+Qh]\u0014.p\ne\u0017PhJ\u0001,RZ1+\u0017hS>ZE'ܸVT?e\u0000\u0000~cmQP\u001do\n\"FXnLl\u0012\r\u0015$`v\";\u0013cV\t5kF2=lb%-\u0000\u0016@?9K3,\t8\fZ\"u ^UBAA\u0018Ae+\u000b!\tp#\u0019\u0001.+{\u001aq\u00141\u000f;4\fo\u001bso&\u00013v]TʍU\u001aP\u000b6]&T{\n\u0010\u0011td\u0013p\u0016hUնBKRL\u0013j,zdw\u0013#i\u0019[ix\u0007F7j:\u001eJ\u0004\u0011\u0019UD#DY\u0013pS!BxƮ(!\tyPPFZ\u00134ɜ9]a`\u0014,jC\u0011\r\u0001\u0018ƷȇWbztR9\u0006<}OH\u0014EǪNS|y|\u000eiфʱ\"HU\u0000`3eA2UL\u0019.+I\u0005hY \\N\t*6\u0011-nKLBxO\u00180\u000b\u0003\u0002H\u001d?\u001ḏ\u001aF=*CJ\u0010S1 \bc\u0002\u0001=\u000e^\u0010̌߷S;\u0003qM9\u000bռ\u0001C}\b\u0001U1\u0011\u0011'!V>\u0015F:j5VF\u0006\u0012Tt\t=A\"V\u0001Q(\\_k7(Y!\u0010X)\u001c\u000e˧a\u0007\u0005*ܨ\u0006\\GS\u000f0GkFaI&%!Pڇz\u0004Bx\"C\n<@IxX%uX\u0012miY\u0017d\u0010\u001e7;!T\u001c1\u000fo>\u0005FkΏ}\u0015qB6Iʧel=H\u001b]bt),fVA\u0002\u0001(8XQ\u0001D\f\\\b\u001dt%-Y2\u0010\"E`a!v\u0018z\u0000߫odk%.#ʁ3\f?S\u0005DV%5C)\b&k%f=\ts驰\u001a5\u001c,\u00113Ŭ\u0019qj׮\bD桺j'\u0004f\u0002默C҂\u0005+yI\u0004BsR\u0000\u001e29$\u000430\u0007\u001b\\ǜJ8\u0012cm\u001d*߯\u0007Z€\"$\u000e/S\u0007\u0001j\"\u001c\u0014\u0017\u0006\u0019ImZR#P\u0012\u0011 \u0006r\u001b⍦{<\u000bW5PF-{_u\u0010\u001eQb\"\u0017Z\u001cm>\u000b\u0017:H\u001eH\u0002\u0017siNjd)R\u0016\u0003VdۄR*rm\u0007+ΆApo}f>Pbi˸$]\u0006ѣ1\u0012V+#\u0002 =ќiHÎg%O\u0011DL\"Yqk[cܘ\u0015T}n,\u00143kر`j{Q\u000bs`\u0019\\hq{\u0012dW(C\\آMHTs\u0014v\u000f>r!\u0004ؽ\\1J\u0006Ep\u0011\fV8t\u00029f+#ܷ}Ί\u0012\u0002Tj\u0003GC\u0014[t\rٓB\u000b\u0000P\u001d\\R\u0019u,N̺\u000fD\\{\u0000k\"dH?uִ߇Ҕ:8cKZ`P뫶+Pܵ\u0002\rvNna: 19;8s\nO\u0017hd168T^HK\u0012Ѣ\u001b\u0006\u0006xG`\b\u0001\u001c{tL_ObN\u001d \u0002\u0003f違a.G#>8\u0002V\b*$,\u0004\u001c=\u0010\b_&f7tr\u0018\u001b\u00148>*A\u0003679㑚\u001b\n\u00151kxVD\u0013$\u0015`!\fZ\u0002;^a(&-\u0006wf]ZJ\u001doI\u001d\n\u0006\u001cHc$m@A\u001bgشz6〙qFS\u0000\u0016Tv)+ï\u0019v}\u00009^7Ťy֭}*a,>\u0001B{\u0019Y\u0000UM(@\u00011k#c7Oj\u001d>\u0004C8\f&:\u0003\u0018N`!5v](\u0017\bC1AQ\bߙ}\u0012k.C`\u0010\u001b\u0013\u0004\u00112Fn\n\u0007RpPFŘ\u0005F!\u0000\u0005}_5_Ijj2+Q(,5Mv\fƬ1\u0005\u001e-4\"m#u\u0014\u0005nJ\u001b\u0012]5o) K{\u001d\u0015a'+\u0010(v\\#\rYq!iCZ$H8,\f\u0017UPg\u0004iC|Ix\r\u0001\be(P`x !BV\u001dz%\u001a\u000e\u001fS2fG\u0017kQCǐY\u001a\u0013\u0018a\u0019\u0015\b\u0004\u0013D\u0003y;\u0018.n\u000b\u001b\bxXJʡ\u001b\u0007@ƘE\u0001\u001d{`\u00040(8(bH~GHrC\u0012\u0013\bq-qj\u0005ʖ>\u0007\u001b!*Xq0h\u0015r\u0002$&\u0010,eÊ\u0000%1\u0017:%bv=Ɂf@J,T#:&ٌCI:y\u001c\f9\b.\u001c\r\u0007Nߕb\u000b\u0011x=\u0019Aн\u0012~4'O\u000e\u001c4O~\u0015d.t/\u00187Ua4\u000b]F=>3\u0003i\u000eumz(\u001dސ,\u000es%\u0010F\u000f\u0014\u0006\u0000e܌_Zq\t0aЪ,\u0013S\\ Oo3Z\bm\u0003CXO\u001a?\u0010\t;`\u000b%[aԢƦoB9\u0007k燪J-YP!mS\u0006\u000e\u0002ts\u0007/W.h>TJ\u001dMP^\nU\"\u0018ԧ1\u000b7L\"\u00199!='4v\u001b(k\u000b\u0002\b'R&ڮ-]rC7`\u000e?\u0004z`J\u0019qa\tzv\u0013<˧M\u001b8]~\b\f̞94\u0019%d\u001e.\u001f\u0015A!1`\u0000~\u0016S\u0006(Z{a/\u001a\u0011NbhN\u001aF\u0007|Xm\u001fW\rzofv5ۢ{\"\u001cJ\r\u0018p3'\u001d\u001d(&n9\tI\t\u000b(6\tD\u0006\u0015(B\"Pw\u001c\u0018fǨ8\u000eG\u001c\u0005\u0006\u0007\u001cm\u0001UYN06\u000f@nH(9\u0003$Lmj\u0000\u0016iؖ\u0016>d\rE\u001f7#\u001fC\u000e\u001aFpVA!(U9XQc\t\tԐ\n}A1U'$Y\u0013\u000b9{yN@GL+9\u0019`xŊ[\f,q\u0012\tr0?]p\f%K*+xqӊf=[LѸx\u0015Œ\u0010\u00006\u0019\u0001t dh\fv\u0004Ig>>$JQ\u00156@\bZ]6rn>\u001fd\b\u0016`--\u001a\u001bYE\bq]\"\":\u0015\n\u0002\u00162:*ZƓ\u0019j\u000b$˘B\u0005C\u0013vfc\"\u0012XPXW\u0002*㾃\u0003\u0004?RLUo`IZ]C^\bwpZN4Bܓ܄+ZSc\\\u0005Ό\u000b \u001c8Jln\u0005W;МYvȏ;\u0019\n꒏S\rMSRh<1u&H:+\u0003\u0005a|0*QT,\u001b'`\u0018-a\u001av4x\u001bsK+G\u0019m\u001f ڪLF\u0014ZȪpe!\u0019|(L\u0006f\u0007싕\u0018\u0002\u0003\u001e&U##t.H-\u0010\\,È(Uy\u0013TV \u0015ٲ:\u0012[\u0003Xc\u001d0Ce$d\u001e8h'fυ>Բ`~/\u001e\u0015֐l\u0002т\u0000wheP\u0007،&H\u0002\u00045&)%\r4R}r\u0012\u001bU(Ûo+FY!\u0005ao?K@si(0\u0003\"9:\r&\u00006,\u001f)\u0006TO\\\u000fKeM\b[Z\u0012,\bk\u0000V \u000e\u00159,DEGzP#\u0016\bs\u0002d9tF\\=ҽmJ9\u0017,:ؼLu$CJ\u0000.'^HC\rS\u0019ڒ+ULÃjfB(\u0003ŬwW/-\u0016ؗ!J9#k\u0001Zf,25('\u0013R\u0018kiK\u001eR1`V5|\u001dďd\u0011Z58S\u0006abVaҨ|(UpIH\u0006[dOwnatC?X\u0017\u001aF\u0005!)y5ݙ\u0015kn|]\u0001\u0013V*\n`Xc\u0003\t\u0015<\u0013e\u0014wYqFK\u001bҵ/{p2\u000bY\u0011‰`O zf)%\u0004Zhy.҆zʞ6gT\u0004BBNG6b\u0016g#DP+؜TTz\u001fI׷5u}=E/\u001dQ\u000b!F! \u000eS@Ve(6P\n \u0018u#V\u0001\tO\"(V\u0016l:,\u001c6\u001a\u001cHr;אSt9T\u0005CiN\u000eP̙x\u001f'\u0004jBEY~\u0016\u0000i(./+\u0004 ŤCEBI1\u000bGBa6u6\u001a5ކ8xLІA\u001b\u0007Nb&\u0016\u001aKO5,j)\u000b\"1\u0014^krR\u001dQ\u000f@Q5\f\u0005J;h]V\r\u0001\b,#h*L\u001eEy\u001f\u001c\u001c\u0002\u000b\nP7<\u001bR0j@k\u000e[4Icj\u0013\u00155,1Nxwxyq\u001bn@U!$\u001b8\nd\u0001<\u0014e@\u0004B\u0007sD\u0000:΅LP_=\u000e`\u0019VU\u0013ώsk\u000f_W\"8\u001bFUb~'\u0015\u001d/zƍ\\\u0001\rc\u0013[C'M$\b\u000e\u0016`@+AR\u0002\u001bR/d\u000eg#6\\M1\u0007ssgt\tFRda\u000eՔOc$\u0017~n]\u0003\u001c1\r!\u0017gGt\u0003„]Gǫ6!0k\u0006XPa\u000bۀ5\u000e\u001e\tr\u0006\u0013Ɖ9\u0019|ǁ5Q9!b\u0001\u001d:!\u0013=\b\u000e\u0010c\u001b؏\u0014\u001a߈gr\u0001HWTA\u000b\t\"=P`Ÿ\rλĐ^h{\u000f7!L\u000bR\u0019\u001eRcV\u001bJ\u0005\u00128\u001el𿨨R<^0a\f¤l8I\u0019^\u001b;0PA~\u0000\u001c:.cz\u001b518/b\u0013C\r\u0010zl\u0017J\u0005R)\u001e\u0014ZV\u0012:ԅH@;[0(Y̭}/P[XRC%ՠ]Dq@lsϘ\ra\u0013tn8Hb_!Ȅ\u0006&,r\u001dw=|1\rv\u001dA2l_)-^K\f\u0014+\u0007Mx\u0019sO\u001aj\r\u0005EH\u0001?4Z?<\u0012hlH&\u001e?\u001by 2.\u0015x\bP<ʪCr\u001e\u0015T Z\\\u0013tn\u0014\u001cI2sж \u0006\u001b[*tU_Ls*&*tS,'Z\u0011.Fbre\b<*\fE̚U\u001d\u001e\u001c4>\u0014e1\u0010\u000bƁ͈ oaK\u001fTa*=\u001f?9\u001d5u\u0015%칀\u001d}9\u001b5!@\u0013cj\fDUp\u001eaSfϩQza\\ \u000b&b\u000fָ\u0005>9\u0014[W\u0017@3'q[d\u000fƨM OcL\u0010.%Y\u001bm§ZET&푪|3\u0000%G`j\u0006ا'Gc\u0012\"\u0015L\u0011\u0003B\u000f\u001b9l\u000b\u0010`a_Mh/nL=\u001dqa5\u0016\u0000 1FdΘ{\u0004 R\"~@~k\u001e\\\"XGy\b\u0016\u0003|0f[\u0018h\u00065ٳfrM W\u001cN\u00122\u0007\u001b>+]R>\b㭣diUe\u001fFQ1ʊTHY/5MT'\u000f\u0014c8+\u0001Ȝ\f\r%\u000e\u001bTyt\u0004.{V+ح\fv\u00014\u001bO]J1~HÞ_zkb\u0000\u0016\u0007i\\*ȏ\u000e\u0016\f;>®`\\q\\!eMZwo^o4ؓ\u0012J\nYf@|\u001cF\u0011\\4h7\u0011N(M\u0012JjGVp,@\u0014bă\u0015ǍF9^JW\bJV}\u0010h\u0000yy3\t/RD&r\u000e\u0018L-up)\u0016tP#` \u001a\u001fE\b,\u000eK)\f\u001cJ\u0007|[\u001bݖTtL+\u0004y\\؀X8}#\u00010IXȱ!zM/\u0011ϓ\u0013\n\u0007/xbVE\\\u001c\b68(-WJT'\u0001Bl+\u001dv.\u0005\u0002钙!4dtZ\u0015#dg~2\u001cvpo sR\u0017b.3ad\u0007\u0015\f\u0003S2h;\r:Nܧ\u001aGG0?\u0017EҊ\u0012EȌ\tD\t\bS\u001fgü\u0011\u001fae`[BdD7}~\u0016~Eڑ\u001d\u0005 C97UZp.\u0014wG^\nGn\u0004\f\u0011h!煨cEBrrV/h力>D\u0010hR#X(\t~'\u00159(1$0ƃ7;bJ\u0001.a,Z(\u0017\u0013\u001dSS&Ŭ¾g^\u0013\u001dmH|\u0010\u0012<*W\u0014\u0015e]\u0015\u001d@\u0004a\u001cT\u0014\f\u001aʉɪ%\u0018/<\tBÆVM&l8(EU\u0002OCHxRAp]HgNiOH\u0010d\u0019>dҦ`\u000bHjMi\u0013AI\"B8g&K[=\u0015O\tIV\u0013\u000f9w,\u0013l7\u0004<\u001f/a0m00\u001dC\\G\t[M#ſc\u001c\u0010yRK\f\u0013%֖4}8k&+iU\n;!hN\u0018ZìUUB\"Ҧ\b\u0000QwS::TV\u0017k&+~'F>ƈ¦\rHv-aB)W\u0018wX,S/fE\u0002\u0004R1\u001b\u000eO|!a֝\u0001\u0016d݋l>I\u000b!A\u0017\u0002r9Q̌`[|\u0013\u000b\n02*q_)qK]q\tU\f\f4S{)\u000f\u0005ıKd!t9p]3\u000b[i\u001c-0N\u0019b\u000f^Uz\u0019opVQ9XH+ߨ4\t'j\r\r|\u000eq\u0014\n\u0013\u0016.3,ADK$\u000frߗ6ѐ\n#\u001a_\u001aaK\u0002+q\u0003p\u0016 Lk\u0003ịv\u0010I\u0017*S9kC-R\r(\rf\u0015I.|+\u0003\u0006 \u0018F\u001dfbǦ\u0014#\u001e\u0001IJ9W*\u0019\u0002lLLB<\n\u000fx;GC|a\u00010\u0006iܼg/P\u0006\u0018$\u0007K0\u00179\u0002F=$\u001b,~,Bi$}`L'g\tAm\u000b\u0012v|\u001eՍ\u0002Ī\u0001\u0015w1\u0017\u0014\t\u0000(+A3.ch\u0011QyVVjn Dvb\u0016\u001be?\u0005Xx6S@}\u0002#1ӫ5\u0010(\rVGrRA+\u0006\u0001Ni\u0000[BB\u00169\u0000$\u0010n\u001bB2>\u0005b^\t9VE\u0015ЉY\u0019\u0011\u0007 \u0000HZ&\u000b\u0004\u001e£u\u000b(M<8\u000fa)#\u0016pt\u0013\u0000Yb1\u000bcɮ\u0011\u001bOgh|aC[14M\u0010\tPz]SfL1|\t\u0019r$In\t-,H_m_-3lR\u0005RZ ?Cbrg\rnWҋEַ\u0000!3E1綠8\u0005tTPF9>)CۼCfE|F\n\u001fDy\u0015|<[\u0003S\u001d@z\u0001\u0010=\u0011jk9dɉb*/^,0+\u00113<\u0019\u0012\u001boh*Υ\u0010(\u0016\\<Nj^ެ\u0002H\u0014@l/JO\b\u0012g\u0004\u0003H\u0002OE1f|@)\u001dJJ\u0015ǃ44\u001b\u001ci1\u0005?\u0018x\u0011I#)-5\u0016ۍ`J.i\"\b%(p1]\rN\u000bJ\bn5\u000bqZ̺q5C&b\u0015'o\u00159\u0005\u0007U]\fֵP=\u0005Ζ\u001a~̓}?:gTtrL\r])gIf۫eYX\u00145ʒ_KϨ.T_bhMU\u0012y9\u0015l\r7!Gj\u001a\u0006\u00149S[F@\u001a1sr8lT1TO`+\u001az\u0000\u001azLH\u00102ʆ\u0002Gr\b,uj\u000e9Y\u00016\u0012j7IW\u001a9\u001e\n|~xE¼O,Ze,3\b\u0017&\u0007IXJѴ\u0002p%:Y#E uS\u0015Ot!@!!Erd.hwEdLT\u0007}6G8\u0000V[W\u0004V~z)$\u0014(\u0012FEpS\u0018&(\"6\n0\bD?r&\\\\\u0010\u0002\u0005tb\b4H>0/š4qlj*!3g\"@F\u0011\u000eaĀ1C[\"2情\u0016\\\u0003`\u001cBB\r\u00161k\u001c\u0002G\u00009\u0002P\u0005C\u0016\u0016\rL).HLZ8bl^XKBҢlz\t\u0011œ\u0010MR\u0017Q*b\u0002\u0003V(FEb\r>b_f\fЕ\u001czMĝH,iY/R;$\u0019[Y*+\u001c\nGP;7$\u0004\u0002Ub40K.e\u0010Z@E#fkfE \fv\u0000\u0019Vu\u0016\u001cy \u001dٛ\u0007iF`ļ\u0001--*z\u000fV\u000eтҠӋ$.I&\u0013!\u0001z;\u0014\u0002\u001ff8V\u0002\u0019J\u000fb\u0015j!̚\n\u001a~QJQl\u0018\te%L\n6M\u0005vZOlT5|#RtU(z Tp!\f+P.f\u0014#!\u001eY\u0003v\u0013\"Fv&J(\u0014t3#+3ŕ^U]WY-YS\u0003%қa\u0012ZF*;\"Ec\u0017l\tp E\u0017kxR\u0016\u000b\u0001\u0014\u0010\nv$\rn3,\u000el&H\u0016mpp\u000b\u000eJ4TH\u0018udT;\u0019fMdݥӅ^E\u0003(sx4Ǔ8BH_\u0019~\f->@[NflY)!I`\u0005x9\\Qd\\+L.\u0017\u0005\u0014{ 0z ra\u0006,N\u000e&\u001dzJfP\"*L\"\u0000Hᣒ\u0015tn:ϟJǙ\u0012\u001d_}\u001f&\u001f0\u0006h\"VB(ς&\u0010q\flI\"%\u0006gNJ>TCz`T,/f\u0010\u001d\b\u0006\u0006CX\u001c;E\u000bH[$Q\u000e\u0005\u0013\u00148\u0006ZV'b4o\f3\u001d0]\u0000bȚ$\u00148yH\u000f̊l0+&LIP``Mig5@)`\f&\u00158׊%\u0006\u000fc\u000e8\u0014b,R2.!CX\u0014pvLH\u0000\u0002 \u0006\ry1W2Ta9\u0015\b\\h\u0012pě铼,\u001b\u001f\r̮!~z\u0013!GS6\u0001IvJ\b{\u0019֧ovc.xt\u0012)2f}\u0011s׮=CPBͦ+Dj\u0000QCvt @\u0016_\u001e\u000e̓\u00108\u0006|q\u0012 V\\mƘ\u0019T\u0012,hVteޠڻ>\u0002\u0002\u00168\u000b+\rF^x;\tӿ\u0016@3ɸ.\u0007zFW:^LH\u0012m*=N\u001e\u0012*6g\b^3#8\u0013gjNNĂ(1o\u001d(ŬL\rr\u0010\u0015t=\u00193iV\u0001\u0000Ne?!Ǯ#Y?U*}ͽV)i\u0019HMJyJ \u000e*S-a$Gs*ߍYFRF(\u0013|9_!*[Fj\u0012\u000b\u0005m%w\u0001VSa>\\M\u0006\u001fO\u000b~,3\u0006\u001e$\u000b\u0011'BFYS`\u000eQG&Ñ7Ԋ;T*ya&\u0016Syg%ҰDR|L=K\u001eGL\u0007Zo\u0019*.78}N\u0017WR:1GJ\u000fx+›+\u0005\u001c\u0006(\u0018&h\u0015w\u0006g4\u0016\t\u0003S2Wj\u001b'\u00106MB@\bܻH\u0011\\AS\u0004\u001a\f\u001e܁lj$!/;\u0002[pU&3sH&<\u0003΍ڭ\u001b-#oL$\u0003}:`r\u0007Dwn\u0000]b\u0005G\u0014ܦJ2v0L^\u0004\u0007h\n$>\u0001\u0003\u001b\u0000ۂVe{\u0007#\u0007~ 5\u001e5Hʁ\f8.H0\u0019ŤAo1\b\u0003މ\u0005!;\u0013 ׫\u0012Gl$\u0017r/ݠ\u00175Q޽\u001b\u0001T\u0016\b\u001f\u0003wg+'oͷ\u0000*ċ\u0000^$[[PCŊYE^M\u001a\n2g2{y۹$X\u000b9:YGO@֌\u0003z?\u0007N&-ŮU\u0003LK^\u0002\u000b0\u0003ح.?٦\u0001#\u001aeŬ\u0016=R7DžC؃b\u001e\u0010%\u0007\u0006M.Ҝ/\t(dݤJ\u0017\u0019\u0016?M)|\u001fC<\u0014\u0005\b6\u000b}n\u001cɩY\u00121f)R^\ns\u0003s|\u0012$o\u001bHk\\#[2s\u0003\u00000\"ZfYN\u001f\u0017r\u001d\u0004(㡿wȷkH_UtL ՃZԹJc\u0004fnlk\u0013+<\f}xdeC(W\u0012&'h]\"\u000eM\\\u001cԕ\u0016ԫאwo]\u001c\u0010v< u~F#{%Wr/Zud\u0003`\u000fYt\u00154fA:IܺHZ\u001f\u0015U\\T\u001aŬH\u0003<=\u0001\nuKZ8Rpo\u0002XӇĢȐ0*\f|ڶBn:Ļ\\Rb\u0016WîQo`\u001dȫ,ɡ\u0005[`8\u0000\u001d:녆\u0001,E\u0018B W\u0003L\u0002C[\u0013\u0006\u0006W\u0015S\u00000$`\biZ\u0012窤n\u0005\u0000][Gf\u0014˃'*l>~h6(\u0019@\r4vCu\u0010%1A 6wqEs1rͺ2\rYZ\u0018>Q\u0005\"#\u0015@PAO%)(S>&E{aXHT\u0004Q\u000eףSleMoxWQf\u0016gK\u0003#t\"(F܂\u0017^N`17f\u0019]$d\u001cp\u0013\u001c-r Ԋ°Y2U\u000fHjiAhCp_;j_[4\u0010^s\n<6\tR׌줃G\u0007T \u001e<\n\u0007\u0013{\"\u001c4T6T\u001c|VQX#Y'б\u001bX_D|dL@FC5T\nҘU\u001a1O\nGYooB;\t\u00065GІ\b\t\u000eJao\u001a\u0002\u001851\u0014U0vut&9+y\u001d\u0018K5.\u0003\u00175%-t\u001dQ\u000fG18K\u001a{[&И\u001e3%vVˋ\u0002+\fV%l<\u001aa3ȸ\u001dQ\u0010v\r\u0007vɦ\u0006ýGĬ5L\u00078x\u00115\u0016JUze\u000eW^\u0001LZ\u0010\tx\u001fhăZ\u0019l0\u000bX9.W\u001f\u0001\u0010tns\u0014DRS[\u001aIp̦\u001dm;i]\u000bC?F:\u000fI\u0018}0\"\r?\u000f߮5^:Q\"\tޔ%hy\u000f:Sp)O\u0014y\u00117%Y\u0010etB@A\u0019ԷSV\rAVp&砯\fҚs;8_F\u001a\u0010&ԣ\u000b1jsc8&\u0017\u0000hӾa(\u0019yX\u001dO(~Tx5U9|υ*\u000666'!\u0017i*Y_<_.\u0005\u001c}D \u0006\u0004\u0000!%U\u001d\u0013p\u0014l|T괸\u0016Cɜ\u000f\u0012B\u0012s(0܊$+\u001ba\u0011oq5\toĬ\u0001T2 ]u\u0015\u0017o\u001eQЗnD)\u001a8R\u0018.\u0018\u000e\u0003\nl\u0015\f\u0002\u0000zM\"xq*DA\u0001z\u0001\u0003\n\u0013:tŬP@\u0005\bO!];\u0017aٲK4E\u001co\u0015\u001bLȉ\u0001Re,\b=7\u0019I$\u001e,5|\u000e&\u0003\u0019%8\fF[\fzU`>\u0011e#\b\u001a]\rXpp\ri{TR}HdjT~\u0017A(E*\u0011\u0014cg}d.\"FFSpӨ\u0006Fu~t#T؞ɣaF\u0002]]Ŵ=)\u0003x#')(~ZNm3D/H\bn\u0014iƬ(\r->\u0007tU\r\bF$ֺ\r\u0003\u0000v\u001e֊}$C\u0000L@,4)\u0013zc۠\u0007ܛPq%YGKĬ\u001foꒆ@Q\u0018f'\"\u0000T\tF0\u0015L(D`PM^JΆpw\f's\fp7\u001ae|\u0013\u0012/)'%Wc\".3]k\u0014\u0019Y\u0014\u0012Ӭf7G\u0002vi\u0017\u0011m~f㍌bQeֲ*E-\u0003R\u0019/\u001cu\u001d+GC-TH\rgcH]JÞٵX3Ш)A\u001f3o\u0010(4\u0007ς\u0011]\u0011\u001a;XvU=oGQ%aM\u0014I*9\r|G\u000b\u001cbL ]\fDV0Ñ(5\u0004ɚԉ9}di\\7fI'\nS7ݣ'f+L^O\u0004yp8\b\u0019a$6R\f4c#\u001cb\u0011\u0016`\u0012P᧨\n\"Z\u0001%{dN$=ގ]V\u0014\u000bsc㔯C\u0000}@Pj~P8бsCy/\u0007\tb*\nݶ 3\u0013cld.\f\u001c\\\\t\r}3m#8GqW\u0017-c#cw\u0000xKw|\fmr\u001eh\u0000}d\u0014h,fm\u0018\u0003ͨt\u0012*ST] \u0006#T\u0019qD\u0016t8uē+iD\u001a\u001bu\u0000\u0002T]UƖ1-̥+\bͻz]8GH6}NJ@5>\u0015\u0017\u0004z4Ω|\r\u0019\u0000?SŒ]0{7y\u000e`\u0012W\u0006\u000eE'\u000bC4qGs\u000bɁYjYc>vfiW.1z۸t,sd0\u001388\u0014uB\u00042d2\u001b:=h\u0005\u0002\u000br}\u0004[)\"9,\u00051\"CzIuT‡\u00111\u0001!\u001b,ÁDиs\u0007ҥLMr-6\u001a6F^\u000f.d\u0000RY\u0000\f+\u0010\"fYI\"\u0004\u001a$/\u001ezU)9S<<27z\u0003)A\u0019\u0000c\u0014Drډ\u0015lGJ\u001d\u000fQ]5{#Gϟ\u001720926l8Ӝ\u0017\u0014\u0016lW^;u\u000f|Т\u001b\ry\u0016FbR48 @\u001dV\u0000\b\u000e\u000e\u00181\r8fi+\"\u0007\u001e\u001b\u0003\u0002)ꩱ`}5gf\u0014o'f\t<\u000e\u0007?\u0007\u0007#PkVP\u0006.M Q\u000eMG\u0007+FZ•%Ԗy1+k7\rޮE+w]W\r&eqCKٝKa\u0004F\u001aF_\u001ePPB\u0001\u0000H\u000fA\u00170>;B\u0017\"U\u0017Ok\u001br5x\u000f\u0002\u001f$\u001f~=>%\u0007&\u000f^\u001es!h\u0015;K\u0019u9\u000fBt\u0010ȷ\u0015A\u00141xI\u0017T,CrpXRb=\f\u000fӑVd\u0017\u0013\u000f{j\u0003M|3\u0005\u001f:Ϻ\u0003W=\u0019*z'qkQƬ\u0007sB\u0017-\u001c\u0019x`.`\u0010\tZU4\u0016\b%7\u0005͈\u0006+Ul,\u0017zu\u001aL\u000b:9j@ffw`\u00130\u0014o.kk&t~\n\bVP\u001d\\:nJA=EZ[:$hZ<ܰ\u000bY4\u0012\u0007\u00021VXt\u0004\\շ;u G\u0007jE\"1yΛ\u001aYR\u000b\u000eB\u001cUp1X\rH[\u0011Ag\r\u0011\u00158?k_VW\"j7ԁ㜐\r\u001aS\u0019_\u001d\u0006bM\u0012\u0017\u0012&\u0017\u0011U8l\u0000\u0016u\u000bɖ9\u0004gj\u0005Bbf#\u0006'\u001e=AAi\u0006\u0006&zE(U}qEx\f!V]; QљŴ@bͨ&\u000e'N;\u0006\u0012<\u0010\u0000W\u001d\u0016r\u0017\u0004d)\u001b:-!\b6?{eIá?((Ŭl\"\u0019cϭ\u000ePȄ\u0018a\u001c\u0015XZ5/l\u0012\t+WBy;qqjUbegfK{\u001d`ǼEk\u0013D\u0017TmU\u0007E\b\f\u0002C+6TI\u000f\u0019\u0006\u0012\u0005k3\u001d\u0005%t(sdTՓ'D\u0013I#B\u001d\u0017(\u0014\rQS&Q\u0017i\u0010)n\u0006-<\u000eN\u0000H\u0018.f9\u0004o\u0016Hixϣ1Ǭ|֬*bGsS\u0012%$`39㠃r_]O6\\pZ1f\\a1F\u000fcβV@y\"\u001e\u0007\u0005VhorVU\u0005C'\u0002\u0012$\u000759\u001d\u0019\u0004ET\u0016\u0005p\b\u001e\u0017\t\u0002ZQuiJrjFpt\u0000[\u0014ÛD(f)I\u0007\n8Aîz5\u0014\u0014\u0018\u0007u5d ͜>>l\u001dMXP\rEZk8\u0000\u0012;@)?S6yJWZ\u0010i\u00012\u0010-Z\u0013XD`4Ƣ\u0010F-1OSme18oÈ\u0005}Ω\u001bφ|;\u0000m\u0016i7b0'TEkA󫞆gP\u0002e}+J((c\u00001&t0f9(\u000ebL\u0019ɥ!H6৐\n\u0011pKD5ӊ\rrK\u001bWA`\u0000=!/\\\u0004)\u0004ynd$6m\u0011ڰsXE\u0016̓e[\u000b#R?L@;鱊\u0004jE{Ã\u0015\u0018XnU[Us\tn64\u0012;Nu;,#\u0006k!Qy\u0000\u001d\bfu)F\u0005\u001f\u0014[E\"r\u0015o8`XAF\u0012t~#0\u001ci\u001b$Z\u0012)\u0002LqlFټ\fcc6fEcjOA][}q\ri'\\\"\u0011}?I~e\u0000o`3:t\t\u001bb\u0015I@gں+ANn·\u0017s=&fS_\u001f[ĂF\u001bȍhHU'zq2D.-\u001d\u0016|eGRr*Ʀ$\u0001\u0019PYKF\u0017:\u0017*#ĬAfP\r#L\u0011(U>_\u000e:f\u0015\u000e\fJ(Id~Uk\\-(\u00003&Ih\r48/g\u0000nz\u0014R]\b1f5͙\u001c\u0019;;\bw\u000f'ڝCf\u0005t=.h\u0013\u001aJ\rwQ§\u0017{&\rw\n\u0010E>\bEи'¤U-^/i\u0015DŬ,c16j\u0019t)Zsv2&U5(k\u001c;k#J\u001dk/\u001cuH\u0017N=ە\u00193fO\u001eY\u0002ا\rb8G\u0005\u0013\nj\\\u0014x\\qs\u000b$c*(ܪ\u001aG#~dNQ\u0018F\u0002'\u001btc\u001ds{NI\u000e28um,H#dFȞ\u001bc֨_\u0000$0xAɏ\rt\u0000]&L\u0003|8\u000f|j \u0018\n\u000b}B%J\u0003s\u0016``Ͳ:\u0019\u0000/a1r?] \u000fU?\u001cM{bj5l2S1\b`j\u001eu+rC%\u001fۿ\u000e |XT\b8f՝hxv\u0001\u001apnl\u001ab\u0015\u0000\u000b5\u001f\r\tf1Lːx⺠m)B\u000f!.סMJ\u0015\u001f\u0010I\u000eEY\u00041f,yP\u0014f\u001e\u0006\\Еo\u00050A|\u0005c\u0016\u000f\u00114$m8&7Q\u001bFZAd$q\\\f1 &t\u0013\u0012%,E\u001et.v\u000eYI\u001eH\\#B\u0010ădλΧQM\u0012h\u0001` \u0014\u0017la\r#\re;SMj݌#e~0n'(ʳ\u0005^G2\u0013`\u001c@\t\b\u0014\u001c$ut(YTsw\\UJՑ\u001a\u0011P\u001aV\u001d qQҴZeP6\u000e/\u001eT%\u0003\u0012%z,`\\)=\t!/DrgTpO2\u000f\tȏ\u00139nҤ\"\u0007I\u0007H\f\u000fR9Q7N\u001b\br\u0015.!V\u0013#\u0016\b*a2 ?\u0003&-\fVFzٴ4\u000bLgE\f\u001b`}n\u0012X\u000e\"\u0001A\u0000\fi\u0000\u0004\u0000\u0004;\u0018Jfx8\u0002`\u0007IԘE\u000e\u0010\u0001z\f\u0019\u0012\u0002q} W+bGnNp@o\fY\f2\u001d`\b\u001e.ASЌc) m`{wݲKHK܂~N7e/\u0005\u000fAx*7\u0006\u000er1#)P[Ȅۑg\u000b |i\u0016oӘ0\u00111g\u0000\u0019]JH8p\u00054gϗv%7#jD\u001b}t\u0000Tb{];\u0015\f9\t\u001awX3\u0007\u0011LpЖp\u001f*\fP8|\u0016\u0005\u000eȢ\u0005E\u0002,!6\u001f\u001e\u001bzk2q\u0004\t\u0015l!qhJaV\u0004\u0000#lF\u0000XW)\u0018iiI\u0015E,&-ƌi\u0005/!Y(,@IUH[p=R\u0003q \u000bA<@'\u000b\u0005t.ː\u0011H`\u0003VCQU\u001b&\u0003\u0015\u0018\u001eC\u0007\u0006#W\u0007c\u0016y\r3LXhw\u0010\u0004g\u000b\t\u001bt)Vn贏\u0015\f!@C92g3\u001dq^\u0014:cF\u0012'a̒;T&\u0002P1IL\u001bm\u001fjšlDM,Rs\u0003`\u0018I\u0000%QE6]\b.\u0000\u0018tJ\u0001\u0010\u000fJ2ec\u0004rd$eYcs\u000f9]\u0016|\u001c$\fpH7\u000b\f2Iœ1Q\u00015\u0014'f\\\u0014k0âDٗ\u0015EV5I\u0019:4\r\fꢹ\u0002s\u0018\u0015,Hetj\u00163yI*E\u0006W\u000f\u0014\u0012\u0001F\u0017^t\u0012Qؾ7\u0012Pzkp\u0014\nMqm\nb\u0010\u000eqqe:\u0001q\u0001\u0011*Ϙ5ڿM{Z@,Tkifz0pm]\u000b\u0006P\u0010*!0TSPs\u001c)N4\f 1q?)\u0015\u000b\f:\n\u0001b/Ұ\u0007Q*0Q\u0000!dhgÌ\fa`\u001bଜQ#҇QHdkMTu\u0010Rfв\u0015m2\u0001kRxc_8/l\u0018x\"\f\b\u0019Ý@xz0$$f\u001eb6\u0019-\u0003\u0010\u0005-\r`^XO0B\u0010\r0NzC\u0015+&\u0002;A\u001e\u0011=x\u0001hȆbn\u0012x1k;|qau\u001b [\u0017s\u0015#(r.j\u001cJr-i>\u00177qE0\n.]ԗ\u0010dJ:EQiW[j\u0002|2{t\u0007ޒ\u000e78q]/\u0011Bj)k ~lgH\u00157\f!\u0004͌]\u0006Vk>\u0015l֐n\u001d\u000eljfB_@ $}Ysdz\r4zQ^S\u0018yĀ!\u0000\tow\u0007\u0002F\u0010L\u0018_#V?*\u000b\u001buKlF\u0001شaH#\u0013\u000e}\u0015D\u0010y\u0010Yfan\u0019\u0006),9ùo]\u0004Aձ\u0013v\u0013!Mb`%X\t.\u0007OW#P^\u0004)ГS\rhJY!6e\rA>ކ-\u001fDe\u0018Mi\u0004<;;NU{җ]#Z\u001c8\u0005SF@5'%gyPk@bZBܩ 9$'763\u0000\u001d\u0012j\u0000kJi\u0010'p1HlK|\u0018PHEm\u001av`f;0\u000e{\u0018#\u0016W}n\u0000.f>;\n.H\u0011rIGE#L2\u0005$޻A\u0018`\u0016\u000eS\u001c({\u0005\u0013mG\n:Pqi\u0019@\u0007s\u0004܂PP0U̪o\u0019\"5`sF%\u000e]jTT\u0013\u001dR~\\P%J\u001e/|\u0002u\u0005#&\u0015\u000eO)sǼ$IUj;qo\u000be}1Ka8K\u001cWU\u0005\u0018/w\u001bv8<\u001cfm\rU\u0010+Čxdtl\".w@1-\u0014\u000b#x\tlq\u0011h\u0005\u001d\u0018\u0018\u0014A\u0007:.f\u0002;ŕ\u0010\u001bF(\u0012zs\u000b'\\tg\u0005&̤g\u0015eŻfP\t6\u0017Y\u001eK@\u001djYȸ)a\u0018\rl`6x\u0004\u001a\u0016\nh4\"C\u001ao+ \u0015\u001d\u0011Ȅ3\u001fU\u0004,=p\fPf9\u0001ṎYcBXܓ$U\u0005J@^F}1o=m9\u0007Te|hAecḬfuًV~{6E\u000e˫bJ5Uj8qC%ѩ偛\u001e\u001dı3k'\\\u0005IgA]CrAۉ\u0007gb/\r\u0000=4 \u00138XJu=\u001a#\u0003]L\u0000\u0018J\\\b^r\u0014\u0000<\u000f$Ne\u0010VJx'%<\u001aVP@\u0018fF)$!\u000ei|~+W9՘U\u001dqVω֫\u0005z`š\n\u000b6\u000e6Vc1w!g1\u001a\u0019}-#@Q\u000b.\u001a\\\u001dPfY\u0001\t{{gs\u0007\u0005 Q7:DE\u0016%qv\u0006F\u001bV\u0016JA\tܳWA\f\u0000L@)\u001e\u0001na;[\u001cE\u001bK\u001a}Q0k\u0010w\u0016-m\u0000u\u000eϼ\u0012A\u001d\u001b\u0010\"\u000b{Vxt!dd9dRzuж\fV(Fֈ(6S\u0017/!\u0003uC|/5_\u0011cY?hNBlbA}\"rkܫ)\u0001C*vqW\u0018\u0005=?W=v'cQTdh *Z|M&K\rE\u0010M\u001fw\u001f\u0007\u0005C1k\u0007J\u001c\u0005wZSf\u000f\r5\u0004֫V`z\u001eC,\u0003#)쫟oka'k\u0015[ɈU\u0015iۈ\u0002}N¬\u0005\u0003\u0016\n6+:\u0007t\b\bf\u0003&-!\u00055O\\0\u001e\u001c%e6<\t:A̱!\u0012\u001b\nyOyLl\u0012ϥTK\u0014XF46|\u0005y\r<\u0010\u0017'\u0010\r\u0012HM\u001a7!\u0001\u0018z@2'c!\u0014Gj1\u001c_H3\u001cU֦\n\u000eY\rJG'VN#5\b(U\u0019\u00011G(IU.ٳ@)\u0005\u000ej)l\u0001$?h1:uW}6ՓZ$\u00174y\u0001^K_\u0011>e\u001a\u000e\b`Vc0݀_$ʑY!.L2zei3Z.TmI5ޔĶ'\u00057B}\u0007Cu)v@+\u0015\nF\u0004xLA؏5\u0018JXF}VS\u0007g-i\u000fpp'\u0005\u00147s&\u000bx\u0016\u0016#>9,0\u001a&\u0010=>F#JPJ-O\u0000˜ܴvW\u0013K\\l\r\u0018\"\u0017\u0019ÙVf~LOP\u001a\r'|^=n\u0000Hcԧ{<\u001a\u0015X\u00110\u0017Zm2V|'ۼcN/]\u001d:\u0001A_He0mw\u0000vѥx\u0003: bԠpg\u0007\u0003ˑ465>fV,{\u0018\u0011)PԱ\"*\u0000,Da (\u00151Q9/#Ճ{?\u0007l#!FQ\u0017k>؅CUu%ј;z0a\u000bd\u0010\u001c\u0015s=2Cɕx9>\u0012N\n3ƬE\u0001ȁ.\u00172\u000bs\"\u000b'P\u000e\tǖ+\u0018\u0004~5tmk\u000ee>\u00022f{B#c\u001fGP\u0007N>\n\f\u001fY1\u0001`eyQ\u0004DN \u0001\u0004!uUH1d,y}i];sx=Q\u0004ɘN4\u000e'c\n\u00031*\u0006 \u001cς\u0014\u0004\u001a7U\u001cDp0Ma8x7TʁO\u0017'\f\u000b<1\u0011qNwwV@i\u0016\u0010y\u001f1\u000b\u0005\u001fX^3\u0014\u0002X@r\u001ep\u0015iǦ92\u0015^vSm*{V/v?G#\u0000Bt\u001e=ϭÞ=\u0012`\r\u001c0\fǷ2c8$DpV)9\u001a>\u0010YC\u0016|%($s\u0014\u0013dNB\u001b4\bӎk\u000ePvz\u0013QLݾWY\\)c\nQ<͇k\u0015*\u000fH'p\u001c!\u001d֠H\u0004Iѝ͏՝\u0015uvϥԞY`V\f\u0000sv>iـȔ\"\u0013\u00006J\u001dݎi\u0000(P\t@9\u0014RQܪ\u001fC\bç3?Eٯ\f\ttiF\r\nD\u001d\u0010u0\u0004J\u0013\u0010'\b\u0007>T\u000f\u001bF29\u001b\u0010iZaB\u000204HB|2Y\u0003\u0002atRq,ϡ_5WS\u0000:p{V<\u0010#, \u0002S$\"\u001bTΉ:\u00159'qb\u000fE[|<>6@hZ\u0010F\u0006b\u0006J\u00008Z\rD\u0010\t0\"\u0004H(P%,ċN*Iu\"eO\fKk\u0015Hw:!,7\f\u0011?fa\u0016fa\u0016f2Ft\u001d\u0012&ts!#w\u001b&\u0004\rY\u0016*\r\bJۓđ\u0014=\u0018/9RDtF\u0012%\u0014~VIy8T~4?\tϩ\u001c\u0010\u0010W ~JLMvP\u0003ѣ8GwAw\u001c\u0000\u0013R&^PI\u0003%\u0001\u0019 ͋@2\u0002c@B\n+\u001e#(\u000e.\u0015ŜUk\u000f^uG,\u001de~\u0010'\u0010\u0007M\fǿ\u00173qCJX!Q\u0019\u0003\u0004ƳS!\tc \u001f_e+j\u0004`F%\u0003A\"I\u0003\u00131\u0006Ln'3K?*Ǻ\u00017ˋA\fZN>T\bO13T\u0014\f\ff\u0002C\u001a/9P>\u0004@WFP=\b\t04s}\u000fI\f\u0010U\u00181S\n\\@\u001bSN\u0004v`+o8״xsrZ\u0019>ȓ\u0014\u0002#6Sʁ\u000ef\u00023P\bV \u001e4\u001f!/\u001b\u001eg!j|Xme\u0015\u001a!SF%Kϲ,Ԅ\u0015L\u0019`KA-,Ҫp\u000b\u0007\u0015E9U0䔟\u0006\u0002K]\u0011\u001a)4\u0004\rQ㍶Yf$Nx\u001e#p#|!ͧ-\u0014I5a\u0013oҧo\b_|ݔ\u00122c0r#E,rv\u001eA9\u00138a\u0010\rЁ'*7\u0007cїB_?S)QW#\bqd\u0004\u001axÖ\u0016'5%ܹDZç\u0018!cY^n\nc\u0001\u001c;bK9\u001cy\u0011S__,Gb\bDC\u0000\u0018\u0005g\\\u0011\".i\u0002(pH\u0012)A!59\u0015rj\u0004\bz#\u000f5GkO[W\u001fae\\\"$\f~f\u0013\f\bC0Ey(\f\u001cI\"ތ\u0001\u001d:\u001dLԉ_ݿ\u0011?\u001f\",ޓs!Ͳ!\u001fPv\u0001\r4\u0004\u0004HHSn=z\u0002aN)I\u0012,(ʸ\u00167?Qc\u0016=\frJfOS)\f`F|åC}\b*,\u0019L|{ӈc\u0016в\r\u0019;\rI^Cٸ 09\u0005'A\u0001Q\u00013TXTDqM=IIW6\u0014@>\u0002\u0001g\u0014M\u001d3\u001f4*\u0003\u0001#\u0006;P_M6\u0007mwZg\u0015?91a[$Ι\r9ӟ[Q\u0006]%p\u001b\u001al`G\u0005g'F|\f/)\u0012?MŢRybD\u001e\u0014.\u0000~P`~̊Q!Q:V\u0013\u001a\u0002It6RNZ\u0004R\r\u001fe\u0007%t\u0005F\u000f\u000b\u0004+=\u00076Lc\u000bZ*D\u000bPb\u0003\u0000\u0015Jy\u000b:SBʎ\u0016!=d\u0012@\u0000\u000fb~\u0018k X̊QΨN5,}Ѱj7]NaBdhԃ5\r\u0007\u000eOa\")uwGӱH:RJ8aS~F` 0\u0018\u0001x3\\W62l9YZ\u0006\n\f\t\u0011ÙQ˘U>}~0`H\u001dM(\u0006HN\u0001\u0014HO<Ҍ,=7W\r\u0014\u0004VY1)g\u0011l½^\u0012;#`Fr}|[X\u0011T2\u001c$ϒثA\u0013ЃY\u00023\u0001\n\u0011Jx0\u0013OZt?[|\u001a\u0013ɴ_\u001dd?g\u0006vL[@\u0018f7p1J\u0019au\u0003`\u0019g\u0015ǻm^]\bE\u0012$:t8fIf#\u0018\u0014^QL\u0012O('grs~~:>L*}\u0014\u0000rJ:3YC\re~p\u001ew\\\u001a$\u001d\u0018w`\u0019\u0018\u0019,TY06H\u0014\r\u00020u!_&P$\u0016\u000e\u0007}\u000fH9@ìFk/Ҷjh\u001a>\rŽ.G\u0014\u001eZ\u000f\u0013\u000e\u0001\u0004c@)2/\u000fưy\u001ak\u001fq`\t$7.\u0013OtĀKql~U .m󫉍Yu*uX$Dvow[DfB\u0006VAn\u0012&:\u0004\u0000<1H$\nSh\u0002h?\n\bPYxK\u0006\\%l ӑƿ({[\u0017$vRMPk`\u0016\u001a@(lN\r\b\u0001u\r\u0004Z@(W%Q&~~~Nm4U~\rz\b\u001c+\u0001W-g:\u0000G+!\u001cu\u001dB*ПQ9!ǹ2\u0015P,ӄ~KX%o\u00181l\u0006ڼ\u001cȥ필1}F0C\nI\b UtЧiԉ\t\u001fgȳD\u000fG\u0019CCPHfM\u0005s\"Bh_>Ϫt}~d?:d?fIP\f>\f>*\u000eiJMF\u0003l(E\u0006\u000e\u0019J\u0004BD\u0012d~Z\u0005x\u0004`{V@cA?\u001a\u0019\f#qm\b\u0003\u0014Jg\u0016%H3YrWůD|HOD\u0003̳.\rF\u0007\u001aͅpj(\"\u0001G\u0018&{\u00068Q\u001c\u0019\u001e\u0016p\u0013ڄ\u00182_\"\u0005*%jpaZ\b\u0001oJ\u001dJ_\u000b@i\u0004G\u0015ebN,OPdD`#)1\r\u0000/\u001f'O\u0006(\u000eO\u0019Y>G%B\u001e!~a7ۜ)5cY\u001at:\t2%\t6>\u0014l,(Ӹ\u00146]x\u001f}\b9G\u0007VE\u0007Z{\r=\n9&nX\"\\OH[7*ٟyob,\t\u001dUB׹\n@M\u0010\u001bL\u0014T\nj#V뤜3\u00035aA烾/\u001b?+\u0012;\u001bK8%]ck6߀\u001f󀳿\u000f\fS\u0018\u0003>6h6զhA\u001f$s9~8 u^2\u0012\u0018\u0007596\u0004(+@h\u000e<\"R)idEqb\u0016fa\u0016f\u0002y,S\nlH\u0006\u0001\u0019Qf\"QGα\u0000q\u001blȳb\rd>Rk\bHQ+M\u0015\u0005SOCu\\\u0013b\u001a\u0001\u0004r\n$$\u001f\u001e@`.\u000eV\u000e{\u00144uvc\u001a\u0017R!\u0006{1ӎkp\u0006n4hDdV\u0015̲Î!\u001c\u0000$Ɉ.\fK<Дh\u000fqJb\u0011|pdQwҁ0'fy}(I3a\u0018&/\u0017Ȗ`tǔ\u000e., tYCf[B\buظ?2,\u00144\u0012\u0000\n\u0012'w\r<+^&Hr(har~$W\u0003I\u0018%\u0001pQפ,TN(˼\u0001\\㓸\u001f&e\u001d[\u0004S*\u0010\u0005!,\u0015Ӏ\u0000Nc$9\u0001=DQUg>)Cb(qZN_^\fb\u000b>zu ({߽l\n\u0006$bgN\u001a-\u0012$\u0010'\u000e\u0014,,TLq\nNB\tD:G5SCh\u0004|^\u0001΂Fr\u0011\u0018w3qR?o̮Q\u0015\u0003(}yz]Ō45\u000209I\u0007y\rr(tHQ\t\u0000˽\u0014(\u0014r\u001b\u001f\bG;uRwHcC$ćG.{{{LA\u00056lZM|)T\u001dt'B%3v7\r\n&PJs?R>\u001f\u0000f\u001fJ\u000558\u0015jҚ\u0002\u0004>:\u001f9f\u001ab݇$\u0000*_̤[\u0005\t'qO\u001bh\u0016Rv!AɜS#\u000bWo0KWmg\u0003]3iȑKXB/0Sf 7rHK\u001d冄\u0010\u001a\\\u0014J8\u001a}0+mK\u001bשTH2a:Bt'(yz_4ڏY|\u0007\u0011\u001471_\u0002\u0017|3\bS6H\u0019e\u0017A\u000fF\u0005z<y#=7q%1ƀ1l\r%d߳p\u0004\u0005U-\u0018Jh\u0000`1eG\u001d\nR٪Q憛{:Ȇ\"5\fb\u001d~N}?,ܿw}1l$-˲\u0013С]@MC|Q̨S\u0016e@S#j\u001498aETg\fԅSEhCO\u0012\u0014M#\fp\u000by/\u0013EH\u001fx]Wc{>\u0005'Nִ1f\u001ahfu,ۑh۵մ@)0c\u001cE\u0001A\u0001\u000e@\u001a9_\u00147Kds\u0012cV%lfr鬽i,]6l\u00170jL\u001e=\u0018\u001e\u0013|=Z+w̼q\u001dF\u0011\u0015Th\u001b5xŗ>,}_ڊ-\u001ecLw\u001b)~\u0005\u000b)ᖻΟx*m\u000fC\u0003\u000e@>^\b\r\rAO\u00019@\u0007\u001fyH?cwkɀ7 vR<ϗ,3 \u0006\u0016'+\u001c@obp墣u\f\n\u000fVD~\n\u0004Pswpܟr^s6p1F<\u0018se\u0007@i\u0019<ݹ4G\u0002\u001dwN;,$%b:\u0017\u0005N\u0001>,\u0003}E%j\u0012tE8/q߷\u001a\u0017,Y,u3ܴ4;2Ν;G\u0001r>S\u001e*\u00133&Af\rbW\u001dG\rl\u000bISxS\u0000O)R\u001f\u001d\u0001~ҟ\b9\u0019}i46\u0005dK\b.s{!\"\u0014\u0014`V%a\\0~\\\u000eU\f\rR&r0\u0014`\u0011\n>/h\u0014\u0004k\u0000zimQA\u0015=_,-X9\u0015\u000b-\u0012\"|\b{E@0}u;O>\u0003\u001cd\b30U\t\u0002FVa9VrJ{ʁ\"qU7f}.loTϮqAli|Dc\u0018͂\\\\:j0\u000bfʼn\u0017\r]qX#̐@\u0001G\nwJ9\bc֤PݕᚌPKeE=\u0010\\)T6 *b[\u0011\u001a̢T&gL\"\u001cXS=G@\rm\u0018i@R\u0012\fJ\u0006JT?^VU\u0011\u0016G<)\u0003DP*6\u0012\u0012JO$x\r@`tso\u0000M\u0007\u000f\u000fY(@\u001b\u0011i\u0010x,\u0005@\tH%h'.eI+!]מ݃(3߈\u00132\u0013%o'ZX<2x\u0010Zė6#9\u0019F&+\u000e\u0019EF\t\f \u0014(\u0005$\u001f~\"9\u0004w#\u001bґw6c\u0006gQfzR&)Өl|$+RjK\u000bT0Ϡe&,3i|2П&APH!\t\u0002~*9\u0014\u0012ؑs\nǬ\u000fY\"#yMɮxT\taVӑiK\u0013\u0017N*\u0017\u00070&LR\u0000\u0010\u0000s2ǁ\u0012pBZ?)I\u0002vLp12lۤNONyܨRB\u001a\u0019hK(,\u0019pK/\u001cv\\|\u000eb4e(1j?%SsUJ8(\u00107\u0018F\u0002\bP\u0013\u0015Hߺ~h\u0007a~,,,$nT0K5gi\bYD4d\u0001\rRݥ3\u0012\u0017\u0012_T\\4\u0014ȋ\u0014l6cQFLFx\u000eR<\b\rm\u0007y餒xR\u0016Fa~.h?fqg\u0016pD\u001cxzѶ\u001bHvhĬYȸ{7Ue-\u0010*WSE|T=jbZm\"\u0006.\t~\u0006b>+\f렢O\u00066#}\u0019!/*!-$++-'y)%n\u000bAD툊Ou&\\ZGX\n\"\r8o\u0013\nw4j\u0016\u0004$4&F\u000e@Sb\tB\u0016L\u0012AMi!XNP*Ϗ5AHn\u0014bI\u0014\u0001ͭ\u0000\u0019A%4c?Fq\u0017hw\"vF6Kshc\u001f\u001c\u0002\u0010\rX^܇f>V1\u000b\u0016kM$XRi\u001fո\u0015Kn¹29u6<\u0014}\f\u0018J-\u0018\t\u0018]F|dW'Hl\\JF^U\u0007~\u0014q?fɞ™ڶ\u001e\nm\u000f\u001aU=\u0017J$=\u001a\u0006Ŝr`<&\u0014\\ݘ\u001b;O|DD\u0014m2%\bY\u0011,ݏ\u0010Ŷ`Զ\f2L\nX\\̊e|1iQ\u001e6rkr\u0019nNH\u0006z\u000f)+?1k\u00045\u0019}i;\u0014\u0007jbY\u001fL\u0007/cޫj{Ӫκy)#yú7Bd\\GrZ)7=@1QH\t9ՒN\u0014Ш\u0004\u0010\t,w€AJ5I6r{j[;\b!\rHJo\u0004\u001a~\u000eaA$m\u0000O\"́W󅃢\u001aB\f܁Btc\u0016ƥp]HsH!LbE.\u001fK@u6~bÈb1+c\u001dF\u0010s\u001bA\"3%N\u0015Sd\"2]R\u0014%Ӱ¹/1f8;d/\u001b#p=S/D (8\u0000\f\u00071o.2l?Py\u00149,\u001b\"TcS!D`2\n\tl<*\u0005b\u0017\r\b.0u3o\u00166}\u00129c`|\u0014؆\u00132@jK\u000fB~\u0010ǬHyP`[{O&&Ꞔ:|`\t\u0019]']\u0016P.L=)¦\r\u0013\u0001\u000exK\u001eT5'd\u0014\nGK'P!3p7l?JL_\bf\u0014)Ay*\be:\u0005Dj(ʇ7St\u001e\u0010K'v\u0018\n}ѸZ=x\u001a\u001b:~IR\u0014*xۿk6\u000f\r0\u000b0\u000b0\u000b0\u000b0\u000bL'N8Ai?9\"R5G\u0005do\u0002*\u0015ưxLtht˶`0k\u000f\u0019K\u0018'~Q8<\u001e~n\u0003=)IO!v$!}s4\u000bCNk|, & \u001b\u001cFԻ\b¹f'+9RA\u001c͗ĬQN\r\rID=0v\u0006\u00040n4z$foug`W0Cͣ%й\u0013ٚERI)EeG1LxJW\u001bF[U\u0019:ޚzԡ\u0015[<\t\u000b\u0011.f}@N\u000e\u0005\u0003d~?#V1(\u001a\u001a\n(p\u001bOc \u0000,DU\t\u001f$]\u0003܏s,׍\u001dvhvMml0`*/\u0018%\u001aTmO'@ʙt(p\u0010f%?\"|'VKk\u001b\u0012FM\u001bB\nY\u0010cS^0\u00050\b`ܨQ*&R\u001e_צ> \u001e\u001cZ0\u001eHUyč\u0003Ob\u001ejj\"w%\b\u001d\nn9\u000e\u0015$\u0011B=hV\n \u0010c66fͥw \u000eN`i`H\u0013s?ASr?f\u001dTW\u000e-!<\u000fӝ\u0014Km\u000e͵ij\u0000rjz0ܛJ@_XYB\rW8\u001aXD)\u000eT\u001e/_U\u00154\u000e\u000f+_\u000b\u0016\u0012\u001b!\r`\u001c6Pu\u001e\u00070\u0012Uy\u0014o+1k6\u0012\t\u0003~@!l&T*E\u00025\n@\u00018o\u001a\rk'_\u0007Ahd#,]J\bPkiRq%\"\u001e,20\t\u0001;dA$]\bciM&\u001d`$\u001c%?Z\"\u0014)J\u0012\u0011\n\u0013(Ǭ6*%jn]n\u000f\u0017\th1R\u0004iBɂYP~\u001acI7\u0003gK\b;t\"\u00164,'~B}~\u0002m\u000e9iSa\"H\u0015)ꫜ\u0016|&\u001fх\u001fLMzYM\u0002T|\b(<\u001b\"Do%B}Z\u0011J\u0013\bC\\^QcrH)\u000f$%',\u0015RP>\u0000A\rn2ƞ\u0010\u001a5)>d@=J\ta$n,(\u00005JRlI1kT\u0017>΅`P(DTR2!\t@<Ŵz唰\u0016Ϸ/e)?1^\u000fzPg\u001e\u001eᄰ\f&P:EN4j\u00130\u000b0\u000b0\u000b0\u000b0\u000b0\u000b0T3}KhHB\u0007=2\t\u0012\u0002\u001a]RQZ+\u0000z[>\u000e\\>9f|qx\u000b\r\r2|xh2l?\u0001_\u001fF^!\u001859Cy\u0019@A@^\u0004,O\n,GWSR5Nm\u0012W1\u001bE0\u0000\u001c\bfm&S\nQ\u001b \u0004U ו{J1VY\u0014(\u0007Wx;\u0013vg{Р1kE+n*Bx?@ׅ`\u001dQ*/\u0011\u0004\u001dVѱY8\u00136\u00067!i`܄@܈K\u0001K1i򓥹6\u001d_+\b\u0016H\n@HzE)u\b1˄\u0014..\u0019[\u001a5;#\u0011&A\b|>=Ƭ^q\t&+\u00123\tq5!@9C9H`:\"&$~E!\u00057z8 lO̙f`:ZPd|\u0013n̂\u00176G W\u000e8X(WH\u0004\u0016b܁ĈDZ\u0001+J.c\riS[\u0005\u001c̿VO\n#mK\u00004\u0018p{\u001f|&\"8\u0017R5!)\u0000]䤳*ćؤ4.D:\\N\u0016r\u0002/XjRu\u0013HS>stream\r\n\u0012\bV%Q\t\u001e~֡H!\u0001cǬ+=J%؋k1-\"\u000fAT\u0000B \f\fY\u0006g\u0010sOA\u0015gժ*P8\u00070ۯ`܏Y)0ܫ+\u0002T\u0005uN%U2xE'EDrؗ14y3e\u0004f1<<\u0007\u0015*J80k\nl=fa\u0016f5@ÃY{{޽\u000fT\u0017\u001a\u0011\u001c\u0004)\u0013LRQUKU@tʸXR\u00039C˦\u0001r\u001f\u001eD)\u0019)D88\u0018wսw{{޽w{{޽w{{޽w{{>P\u0005^\u0010kDp.\u0012\u0000L0\u000bSTR\u0015\u00102.\u0016T`hePi܇\u0007QJd+dFJ$&N}=\u000e{{޽w{{޽wսw{{޽w{{޽\u000fT\u0017\u001a\u0011\u001c\u0004)\u0013LRQUKU@tʸXR\u00039C˦\u0001r\u001f\u001eB\u0012\n\u0012ISj~q޽w{{޽w{{޽w{{޽wսw\u0003U`\u0005F\u0004\u0007\"\u0001_\u0004STR\u0015\u00102.\u0016T`hePi܇\u0007QJd+dFJ$&N}=\u000e{{ގY{{޽w{{޽w{{޽w{{޽\u000fT\u0017\u001a\u0011\u001c\u0004)\u0013LRQ0_T\u0005D.\u0015\u0018ZP\u0005^\u0010kDp.\u0012\u0000L0JEW-U\u0001)bK\u0005\u0016\u000f\\\fe.\u0006}x\u0010D&BfD\u0012m\u0014f}=\u000e{{޽w{{޽w{{޽w{{޽w{@\u0015z\u0012\u001a\u0011\u001c\u0004)\u0013LRQUKU@tʸXR\u00039C˦\u0001r\u001f\u001eD)\u0019)D88\u0018w{{޽wսw{{޽w{{޽w{{>P\u0005^\u0010kDp.\u0012\u0000L0JEW-U\u0001)bK\u0005\u0006hePi܇\u0007QJd+dFJ$&N}=\u000ehON\u0015*C\"]PN4\nWQ0+ZZاO:\\\u000b\u001dh\u0017<&f!K)\u001c4Wv<*ë\u0003\u001e~`\u000b\"p@OjQ̝\u000b(3\u0002\u001b!\u0005UPD*\u0016CQJ\u0012\u0014\u0013GϺ!o\tfܨpY\u0019\u0017'\u0010RPqn\u0007OU\u000e*~DQ? 7\u0001\u0018Ԩ\u00010\u0000\u0016ΌQMbv\u001b\u0005\u0017[H9DԳ\b7\u001eI\u000e$8`\"\f\f\b\u0016sg\t$3بm !\t^}\u001aEyH\u0002RV5\u0004\u0015\u0007\u0012\u0014au:=\u0015:\u0001V\f0zwA9(bZ_E$\u0018kia>\t\u000e3bG7\u001a\u0005O\u0019v/pl^\u000f<\u000f\u000exu.Ԋ\u0001}?Em3w.\u000bl̆\u0010\u001f\u0017TA\u0011X\f\u001dFq*IPL\u001f=bƎYniB-\u0019$7*f\\BԞKAqa\u001dt2\">U\r;\u0012E\u0004TcPB\u0006(\u0000XD:3F\u001e6\u0011m8's\u0017^l!0\"\u0011,?p=G\u00032\t\u000e430 L~ZΝ%L\u001a`v'0{i\u0016!\tHY\u00104V\u001cH@S\u001d\u000eu[03\u0001T.@%\u001aFZ(C3N\u001f \u0015Qy\u0018WF`rBK؀G29\u0003s(P\u0016\u0013T.\nФOqp\u0011\u0013U\u001cSI\u000f=Ǭa\"\r\u0001\u0000A\u0015#!\f7\u0001l\u0014C\u0011\r!t\u0016}aag\u001b\u0001\u0001B/MYq|HTMFσ@52\u001fDaVxeHn\u0016M@5\ngD\u0011rQ\u0011\u0003O\u001c(o\u0004ڵ٬zv.!,\u0000\u0000\u001c\u0014\f\u0011S\b;K̦mO<\u0011\u0000ocŁ\u0004\b0+@8\\W@@@p\u0000p]\u0000u4ҋ0?0?0?~80ޅa\u000f\tE|Cx\u00130S[ȥ):\u0015Mo-\u0010ʂOJ;\u0014w\u0003{ h,f3b0\u0018U'T\fb'CG\r\u001e\u0016,V\u0014C3x\u0003ȅZ\u0010?rIZs+!Uuwrp\u000fyFJ̒ւ+䤗\u0000+>\u0003X\u001f\"B\n-Ts1\u0005\u001egihܛxݞQ6*&aw\r\u0018\u0004@Zt\u001cj#gJp\u0017BG\t\u0017\fIj@}A\u0000a!\u0000Pc\u0004`{cL\u0000.@܅'h\t\u001bd\u000ePڼh\thp}a\u001b\r\u000f28#U\u0001HĬ\\\u001b\u00173^W\b\u00193v3`\t\n\u00050Fp٪@,0î\\hFF]wNB>N(Fs\u000f\r\u001da_p+\b\u0002\u0002X-L\fYuX\r;)\r\u001b1.>J.hJ˴&f́iņ8ɩ\u001bqVCq$\u0014TQ\u0015981Ei%\u001a\u0002166\u0007w嫗T\"'۷=}\b\nr`\u0003uL͢\fϙ[C\u0014aK6QtL4.\u0015Y~9\u0012\u0010 \f+\nϮ:)6L\u000e\u0019%\u0003\\\u0016hQe'm}\u000f|`\u0012\u0007\u0004;\u0007Rg\u0000Z! JN:s\u001ej\u0001\u0007c\b;L|r\u0013\u0014\bp\"L\u001f\u001a鸲@$c`\f(f c>ʬ%SɸkkB\u0010`d\u0002\u0006\u000bf\u000b_\u001c\b\u0001\u0005m\u0012F\u0004R\u0007$JGR\u0005\\g\u0003\u0004{ɶ'DaF|\r@\u0000}di\u000b\u001e\u0001\u0013\\Оq'nP\u001doA8uA\u0013G9\n.b\u0010Nh`tݐ^v\bGT2sӣ&XQ^\u000b#Y;٘,\tZ`5\u0002՚^\u000e1 AURz\r\u0012H*5C\u0014\np\u0011X\u0014oV&@-9Io(\u0002#j\u0006H\u000f0/a40\n=\u0014҄,:\u000fڞP$'uBӮ\u001eI%A'a:\u0005B\u0002u\u001dq\u001e׼UU22\u000b\u001dLQK{m\u000etku\n/\u0019\u0015`\r%lY $\u0019!X\fJl#%o|ԈFFYQPBָ 0qmQ\u0007\u0012GmEJ9$ҕ(d1w\":h\\b\u0016\u0005\u0015A\u0001@(lHSlb(us5\u001abR\u0014c5TI,1%ܗ9ϔ\u000bHQ\u001a9oy\u0014JO%\u0018l\u0011^\u000fbxeL6\bYY\u0003RP|qEE7M=\u0005F(͙ɓaVH5\u0012\u0018@|B\u000b?עp\u0005U΍H\u0002xFA̴q\u001av&#j&!1k]i%yTzOD\u0007K\u0019K6i\u0019h+\u0018\u000b2u񅤘6En\u001b=1=T\u0001\u0016Jv0XZE^9\u0004J\u001f\u0002p؃\u0010i\u0000#NN1.\u0014JYmhwM$=L|cӼ\u0010T\u0006v\u0005U]\u0005tF\u0002HY&5ӛJwN򑎮\u001a\\7k\b#O\f\u00008Q<Ы\u0000>\b~#yA\u001fkUz\fKc(of\u0010ٰŬKISXy/\u0001YW8O\u001cG\u0003W3\u0005DN\"K(@\u0015:3\u0001.t\f\u00032bS3$\u0000bI99J\u000b@fJbV\u000b2; r\u0002Cð\\\u0003$`Lڮ^R\u0015G\u00052\u0011\u001d\u0016b6@#I\u001ea\u00108Z\u0015\u0011`\u00013:p.t\u0005ڒee\u0003,tw-DqAa-\\9\u001d:c(A\u0014C\u0002\u0015\u0019Hϟ\u001d\u0012v؄OҒ708 2*װ-B9\u0016'-}\u001dz'-\b9\u0006@bV\u0002CD*qHwÅ \u000b)Â~\u001dݑ\u0017Q\u000erG5E<#?\u0017\u0015ܤD\n/\u0018.F˲D\u0017#`o-Z#jdQ,\f8VۑKȀ..\u001ch@9\u0011a/;d\u000e՜k,\u001e@f\u0011\u0011?\u0018a5[\u00173\u0005і=t\u0001dvjTM\u0003\u001bQ/\u0000YTLYi\u0003d4\f\u001dұ%c_\u0016lȳw|@hGR!V\u0002$$\u0006\u0007΍\tn\nE\bm\u0006r!퀻d@>\u0003z\u0010B\u0001Ქ\u001d:\u0011PRT\u001c\u001f-0s\u0001ʦT/Ho‹j\u000foKau\u001cw:I̊ܦ@|jD\u0019\u0013]\u0005i Ew읒C.\u0013\\d:\u001eFO6EVK\u0000\u0016\u0004\n\u000br\u000191j\u0018_O\u0012:5O\u001eL\u001bN\u0005e\\^BI\u0006Xޡ!\u001bcNt8\u0001[D\u0011 !p\u0019\u0012{1^\u0002\f\u001d\r\u001d\u0010'w$2\u001aV9b\"|\u001e70K_lF\u0004\u0016z\u000f qK^N\u0006,R%\u0016Іk\u0007~\u0000\u001b{FEe-\b(|L047u\u0019\u0010&UŬ\u0015߳%\u0019I\\OX\u0013&wcmaRAi\u0004)\u001bRz|3\u0011Ήm%&n?[29(4H\n.9bcg\"&\u0016얮\u0002|u/c\u0016#\u00079NA_Z .Yg$e ;\\A\\U\u0015mfOh*ph\u0002\r@΅-\u0017\u001c+ɼq)\u000fT\u0019G\u000etYZQjD\u0000=-Yۅ\u0006Mp\u0007p@]q't\u0010)q!8?y$\u001eckjkRɳ,#rw$l)\"g\bDx\u0019\u0013\u001eV\bV̂?-R\u0003巙>w{\b\u0017?8)V\u0011\u0004\u0006O>i1%Kk\u0000;;\u0005(/\u001dX\u001e\u0001E!e@B.f5&ڥ)S#ٕ\u0007\u0004{#{\rl&:m\u00159T/*\u0015K\u0018\u001b\u0001oio]JßHDP[\u0018p+3@L\u0017\"Pd#dN\u000b\u0015;\u0007\u001e\u0014\u001b\n8w4tG\u001d\u0018\u0005ഋfG,fR/3Rc\u0019騢\u0011(A(\u0004A\u0010` A\u0010\u0004A6J2\u0001\nc!\u0007\u0012@`A\u0016fH\u0004b\b0\b\u0015!D\b\u00112\u0001\u0011BbHQd\u001bv][M\u001e~Mgiۨ``tJRYmUYŝb:2^a:u\u000bb@\u0003΂\f\u0000\u0006\u00061\f?vPcOWRe\u0013I\u0007^ċ5@`vJͲaX\u00157ZEf~AF:U}M\u000f\u0013ȕñ^E7\\Z\u0011\u000f/՟'X0q\u0000V'uio!\u0014\t3h@VQc9\u0012ba\u0002˂\u0004\u0016\u001d\\\u0016)cG\u0014ȬrC6\u0001\u0010T \t\u0017\u00129|U/t3\tg\n\u0013\u0004`N}K$X\u000e&\u0010ya)B'Tb)5(HJ1\tp\u0003fV\u00107\u001cS>UG@!uGU\nS\u000bTʒ/Kc-s\u001aTt\u00118T\u0001䠮WF*[S\tq[\u0013(\n-$t'4X\nA3LسKLR(\u0011Q0\u0003+\r2`)`BsO*\u0001V\u001aQ\u0004$^g(\u0010\u0000k]}S\u0006\u0019ï)N1jjgI.*u\u0007\r:ؚTc9`U\\\u000fҡqV\rXVұ#\u001d\u000e݃&IL8yG7K|K\u0005!ib\u0004~h%3B\u0006\u001eX|Қ\n\u0011`B!fd\u0005\nǠ\u0002*\u001eR\u0003bu``\u0018NO\u0019p57\u00157VU\\PU>y\u0002MN5JYx{*e V\u0010j\u001d\u000b9=Tը\u000f%\u001ej )]'!a\u0007Y3\u0006>\nU\r\r\n\nMTXX,zEUfqBYf0:Ĭ\u0005)qcZ\"6\n\u000bѴLt|\r\u001fP\u0017as*j0X\\ \u0010\t.JP>4Je\u001c6ʊQ~W\b\u00188\u0006/gS}I\u0004jRaf*7\fI\bU\u001bY\u0014|\u001bWAG& C|n4\u000f?gcti\u00199\u001d\u00079Ÿ\u000f9\u001f\u0005s9OFNh?y\u0018Ms:'9OFNh?y\u0018Ms:'9OFNh?y\u0018\\S~a#I\u0000)J\u0019#,:\u0001eoW%p\u0001\b\u0011w\u0012\u0012jnj>XS)<\fTw\b\u0010c,ƭ\u0001y_\u0015e\u0011bX)\u0000(\u001aL;\u000bIrn\u001fd\f(|k_R\u0001kX\u0011BGL\u000bfw$<(p\u001fvr$j\u000fP\u001cvCpnr\u0002<$+ {j{P\u0007B\bm\u0000\u0005<9^4a5`\u000bt\u0002\n'OUD(\u00021%5N!\u0010T^cW$\u0018`\u001fJbOw[\rObX+<\rX\u001a\u0011\u0003\b\u0003\u001aP\u0013\ncKf\u0010\u0001\u0000\u0004-\u0013`\u001eD1\u001b\u0001pų\be\\\u000e>X]0\u0006ew\u0015Z.\n\u0006D}7;\u0019t\tKZ!\rr\u0001\u0016BN\u0004L\t\u001c\\,7\u0002$GP\u0012h\f\rBV\u0017V\u0005{pTg`\r<\u0002\u0007\u0007\b\u0003\u0000\u0003\f85Ǟ!\u0019\\\u001b9\u0003*K6_Q\u0001dv:@ayՇm\u0012w.\u0000\u0000\u0003#wifQ0\u0003\u000688*';O\t>\u0003\u0019>t&B(;\u001f\u001avAٿ\u000f\u0000%3~Ec\u001d\u0003\u001f\u0000\u0018\u00018S-\u0001T,C\u001cX\u0017;y\u0002\\~\u001dp\u0006vT\u0007\u0018\u0013sE\u001fp\\\fYw\u0000\u00181yc`\\\u000bq hap=І-\u00018;6\u001b\fr\u0018~\u0003e\u0007;\u0000\u0006\u000b*\\\u0011[\u001c\u000f\nDT(d\u001bpZ`D\u0000\u0000`\"\u0000\u0000Z9[6[_k\u001eZ؊S\b\u00114DWp\u0004OF82@# #\u0006\t*H\taf!M!ۉgS\u0004:\bq\u0015*Rگ_\u001dGeSܤ\u0002Ҩ\"\u001as0xé@yųBAp4\u0019@TBx\"%%qwݒXwa0\u00192oZa\u001at\u00102$\u0013.)eR\u0019bd\u0000pRo\u001c[{\u0005 \u0001F\"|b=ψᦶ\f\u000edS>\u0002\u001a$\u001f\b\u0001c9v7ltద!\u0003RhK\u0003n\u001a\u0007V*\u001e\u0010\f\b\u0010cP7,QI̜#h-\u0019@וv&\u0005$aDX\fI҇\u0001N%Tb\u0015.|#vd\u001ed\u0005)|p9|.\u000fI\u001e\u000eчt\u001d|JCw\u001eiiVH\b\tzܿ\u0004\u001dX9\u001d)6c\n\u0012\u0019\u0000RK>\u000f\u000e\u001cJ\n\u0019AތWq\u000e\u0016y)H'\u00102Eɦ^\u0012f!ׄ\n\"ĕd\"2\u0006Bh\u0017\n\f\u0007Mk\u0019sȵ4k\rF#`\"קlBllmϼ$x#7X_\\$R;-a\u0010K\u0016\u0019\u0000`Ox'ݍ҅\"2seg1u\u0016g#QM%\u0002J@]u\u001foG/3Ȕ/\u0014QP2\\ZC*Qh\u0002O1R\u00029Zem\u0010͟c2\"\n\u0004ԗ\u000fM\u0010$e\u0000$eb\u0002it wR&\u001eq뤲ɻ\u0007}V+`1L~\u001b֌\u001bs\u00182h\u0016f\t\u001b#\u00034tXO@Y\\V\u001exhGJ \u0011/:t]D.Lޫ3/\u0010\u0018\u0012\u0013j3!?,y4HJAM'jj\u0000P\u0013\u0016\t\u001d|Ui\u0016G\n\u0006rU\u0016*\u000ff\u001f \u0014K܊\u0007$\u0006}^\u001cι\u0007Eu\u0012@\t*n6\f(\u0019sad\u0015Ld[K0A.\u000eEb\u0010kIGGSʗR\u00135II\u001eJ~'rv_\"RoZۗQ3@*\u001e*\u0003BȪ[$\u00181YP\u0004I[36x\u0018\u0016J*NRT\u0016`dP\\@4)Fqb\\]O\u00060\\e#NHQ\u0019g\f0\u0014\u0013˻ACFowˢBW!\u0014Ue(Zn\"8dJXED\u0013=\u0003*VϊnYY\u0014ft\f\u0017\u0018N8')t\u001ao\u001b\r\u001b8V:\u0010~\u001a!x\u0014Bȗ\b\u0016iVT:H*w?1eg\u0000{\u001fcYy-S.\u0000`7$er5jo\r0906e?y%\u0001'#;'\u0003\u001cI'Y\u001eҠqx\u0014\"\u001bEp&-Fk2\u0004RFB+`GYtk\u0002\u001d55\u0003~\"e?\u0003\u0004R\blFʲ\u0002\fޛ1uƫ&\u0000ě\u0012r*\u0001FQd#;<\u0010+\u00199>i\u0006\u0000\u0015\u0013i^\u001bDft;\f\t_.%'mQ\f(\u000bU}={Pp\u001b(Bl37|\b8}c}0\u001b3\u001ej7k;c\f0a0\"P\u0006\u0018uZTW\u0011cKQ]\u001a)4\u0017\u0012{\u0004%*%𢴦\r{S+NWeBund<\u0015$Mmz\f:(\r>!\r>i\u0018|K}>C~\u0006QV>7\b_Ng^X\u001c\u00042?\u000e~Bi_rDa\u001ffFZo^H*mb\u0014ޕ!\u0018@NHFd@ G\t\u0001a\nSP5[\u001f\u0015+׫\u0012hҽf\u0014#XO9o9#iа!R\r\r\u0014CѤ\u0000eQ^8V[(\u001c/\u0019LI邈HP\tx\u0016\u0007\"EB<*@dY\u000ezП0%7\u0012X~5Ѿk?\u0003\u001c*eYx>aؾ\u0014f5}R\u0018\fW\u0003I\u0015\u001d\"&v|NlHL\u000fAn\u0001PM\u0001\n\n\u001f\u0006w4¾{o.{wgdtwH\u0018ڏ_MR۾\u0004nߣ\u001f\u000fW\u001b/\u0019\u0000F\\oVX(T&-I\u0016s\u0013Tmc\u0010^$]9ˉ}xb)`r(`1\"oh\u001c\u0006Y\u0004\u00195\u001f#U}\u0011ǐ\u000bĒ}F|i\u0010\u001fS\u000b \u0012oZ,9?[P؇\u000f\u0010쟃GJْ\u0000\u0007Q]I*\u0007gW\f)%#%R}\r%}\t\u001b>ca\u001f!\u000fWJ쫷}Qi\f\fC,{m>Cd\u001f.gcR\u0019\u0010+\\\r\b}4уRC%؍l\r\t~a\u0004?\f)xOug##\u0000JiI_ȅt\u001f\u001dVUf>ȑfW|쿩=n4e\u001fWuS s\"\u0000b#m@o-@oS\r:\u0018\b?pRKbƤc\u0000Iw.н\rsZI0q\u0001\u0011\b( 0RBq+i#Swr\u0011ϓ2q\u001btLL\\B):jyV\r\u00137u\u001d7\u0003*:FU\u0006\b|\u001a_A`m0#( fqPGU@`Pq\u0019\u001a\u0011\u0017\u0001\u0006/\bsK2G\u0011`\u00118@i凸U/im\u0001URk n+FN\u0006K\u0011h.4t\b>fA\u001e\u0012\u0010%\u0003Tω\bx\u0004ш\u0002͓\u000fI# \r\u0004-\u0011l/TN*,-P\rݩvj\u000b_e^\n\f ĭ\u001d\u0011_.Nf\u0004wN\u0018`\b\u001b}>6֧\\Ev[B6\u0014\u0015)\u0004\u001aTbBvȜE*d\u0007\u0000gÖ]afcLKc8\u001f\u0007yD\u000baT\rm`#\u000bY\u0016~\u0014RA\u0001\u0016-\"ΈJ!\u001109uw(i}E\u0006J.J@63i\u0012bƮHzwzg#3E\u0018'\u0000-hB\u0001j\u0016I9[\fP\u0018\u0001\u000b{e\u0015ꖏ\u000b-|!Ŷ6fNG\"w2k؊\t1vbqry-yB\u000e12\ntPhLD|-)eP\u0014\td\u0003TH RHH-+ ҕg\u000eP@\u0010bo`l\u0016\nE\n\u0003!\u001e\u0002u\u0010:\u0003ZTo6|K\rKQw\u000e\u0014DvW?a11wqmcRqC(0\u0000i4Dh*d$ij\u0006`_MVW{\u0005oKRb]|q2\n\bN\u0004\u001a<6\u0000&*?\u0010Dg`\r\u0002\u0016^da9c\u0001j7è\"n\u0007☬\u0002f\u0000blZ?\u000e[Xϵ\u001a^`\u0005\nh\n+;ZQ\u000eNYk\u001f+6\u0016%W\u0012xK\b8\u0003\u00104cW&6uVU\u0003\u0012QHXH\u001f蜝\f@6}pHF9{\u0001)!G\u001a91xⲀ\"\u0007V3@j*E,\bYHܧX^Xo{m!Kw4z\u0005La\u001e\u001f/\u0006q\u0007G\u0011\u00011ˉ(t\u0006j>{t\bQ#\u0003zEAʠV _P;[\u0010׈$AZ\u001a|?\u0006oM\u0001\u001c,<\\J•ma\u0000\u001e\u0005\u0016Z{G986-R%\\=82\u0006Ӝ\u0018l8\u0002A\u0019i;Fiv[J~2E\u0003l&w,=)FJ\u0018X&\u0002o\\hC ,:\u001c\u0005V>\u0019@Y̏xp?pUؼ#T\u0001N\u0002-.\u0005U\rnM\u001e\u0018W\u0004X1\u001e\u0007I\u0018 2f;\u0011ߛ?\u0010G6`9\u0019\\'IKav/b\u0013LMD\u0007=\u001c\bO\u000b>\u0010\u00104\fH\f@\u0002Um\\\u0002C-C);\u0006K-\u0006\u0003\u001e\u0006q\u000b\\3(EAtȐ&!\u0004p@[1RoF!nk;\u0002H%R\u0011Q\u0001Q2\u0000Y\u0016\u0014Va6)\tc!7S+)'\u001fQntQk'\u0015Pb[(Ě 2_qor)9\u0003h\u0017qP<\na\u0010ݩ3\\\u0018M\u0019k19h7i\u0004<\fpJ\u0016f,&\u0019s~\u0014ahBy@iLR\u000b/3C}E\u0019\u0003K\rh6)żaƹ\u0016\u0019kd\u0004\u000f\u0005pXS\u0000z8&\u0011P\u00187$l\f\u0005\n\u0003\u001fZ3ާ_\u0015'c3@3 J\u0018\u001a0m\u0018\bPz\b|&=jl\u0010>Ԃ`8'JBĊW7'-\n\u0016\u0015\u0002nD48gЅ,\u00068\u001aUvh\"\u001a},Xr\u000f\u001e<.\tH*\u0012\\\u001f\"ޟ\fRW|w)>m)N\u0011\u0004\u0006[`\u0003uB[Z\u000b)\fN\f\u001c\u0002\u0014AAFA4,2%)\u0012\u0001q \u0018IpUh`\u0014\u0002\u0007Tf\\nڷF!h:j\u0003\u001dF/\u0006Z̍7\u0002j\u000eQ\n\fEVY\nSO3#2\\!';J\u0011TX\"\u0002\fo\u001e\u000eq4\u001c\u0018t˚\u00155bL'!SB~Xx\u0013y\u000fwg\u0000\u000217&\bh!\u0018\u0002h~+cc\u0015O\bd\\\u000f\u000eE\u0004cHntIjʨ»gs%\u0003dvăc\"Yg\u0014\u001d̸+B\\nLz\u0010tQO\u0006\u0007Z7\u0017|9+\u0000I\u001e\u0003HLOCH183Q\u0013\u0012UAL\u0010u|\u0016W-\b~!\u0012PFSzl6\u001bDF\u0019Z\\`(a\bȦ\u00193\f\u0000O4w\u001f#N3)GL\u000f~BǶ-D\u000fvI:rW=\"& x#\b+\u0002pʞ\u0001TZ^a[c4b\u0002'ĝYXGSd2s]\u0006@ZJt\"SjPvW%U\u001c*؍\u001b@\u0019\u0000Y\u001câ:`\u0005\u001eYXD2~XHT!e:D\u0003{oZ&ĨOpEQ(Sb;\u0012U\u0019`[j\u0001!\u0011q\u0016g0\u0015\u0018w+\u0001e)e\tF5Mh;2;>I2\u0000qƤb|K–pR\"\f\u0014\u000eb*d@QJ\u0001*De`\u000eBE\rJYCz-/\u001a#]sB\u001a\ft?7\u0018\u0007])MȚ,\fճ8\u0014ނU\u000b$\u0013\u0013Ŏ1\u0018* xS\u0003X\u0010\u0005*\u0003d\fA_1\rQ\u0011E^fo\u001c@ۯ\u001c+kqa;\u000e&\u000f8\u0000Eg\u001b̰&F@*T(UGzpʴԇ>c\u0007W]cC5\u0019Ś}JA~nO\u0004\"Tϋ}n~\u0006X\u0019;Ho?\u0011\u0006_x/P\u0002d\u001fqU?K\u000b\u001eHX\u0013NM\u0014C|\u0013*ج2\u0012\u000e}\\v8\u0012Q'\u0012A}Lb˾ܲ\u0018ٯQq\f$lj_56ɾ}D\u0006slP\f Y+D\u0011P'\u0005\u0006\n\u001c9f\u001b|}α\u000f\u0013r\u001e\u0007\u0005\u0003(\u0012\u0005\u0006\u0005\u0006\u0019 \u0002`ا9Z\u000b\u00125\rLoP\u0013C2g}Sp\u0012G\u0018+3\f@\u001fNS\u0014+R8V\r\u000ec\u001f\u00017\u0018%>6?\u0010(\u0010ط\r\u0003\n\u0015(\r\bc|k!$)\u0019@qL/ǽ0~~&j?bsP\u0005O\u0010g7K/\u00037'mRc1\u0014D\u0013V/\u0003|NìskV\u0012\"eDx.\u000e6l\u000e\u00158\u0013mFC#;Ώs\"\rL_\u00022BU\u0014QQv3\u001e\u0019piJT:{D\u0006\b\bLEƉ3\u000fM0\u0015\u000f\u0019sc\u000e-$ˈ@( Ӭv)NlqJڨ(!\bŹe\u0006djj\u0000z'QJ\u0007EQ\u0019*Nf5ຶ_\u0004\u0000\u0019jT?ȩ\tF\rNBk[b\u0013܃K\u000fI\u0006\u0010=\u0003\u000e\u0005\u0004\u0006>/D5Z;Nh\u0001SZY&mLD\u00022.%v]ѓ\u0012EiIf\u0002$d\u00159\u0000##\u00143>euաy\t\\\u001747\u0011\fP\u00017ZX\"ybHвA2ة\u0004D\u0011n\u00011qNyT7\r~\u0010$\u0001\u0019HDu[f\u0000jӗ\u0017\u00152%b:\u0019'&\u0014O鮴W\f镕\u0011<[z\u0005A^\u0018|\u0017\u0003\u0016^'NW0d\u000f\u0004\u0019\u0015D%d3\f\u0011!\u001ei_EF\u0019\u0000U3\u001duڶ&m[fR\u0018IِU\u0012>}iZ8(sP`GU#:l\u0011Oo\u0006\u0013̪ \u0017\u0016Qz6\u0003r\u000e[zϯ\u0018BI!;\f\u00069KTsaQӑv-e\u001fAƢ/AGL3\u0003t\u00046ED\u000b\u000f\u0016nݩ*\u0015KT*~ըL;KIc\u001fݽT8\u0015\u001c.r:Vg~ \u00036\u001eW\u000e%\u001e/I\u0016+#\u0003`>Q\u0001`VIc?#28r>B+\rpI%\u0018ɩt0h Qfe|YƖ\fq/'K !l!+\u001cCB\u0003HfW$0!JNxʫh]\u0016g4߃/`b}U\u0012\u0005\u0003U\u000e,בOש<\\\u0001@V\u0004KS\u0007\u00100\f㋭2\u0001g+^@\u0003M-)Nnǜ\u0017ذ\u0004\u0013oc\u001bXf3\u0000B%! $Tυ\u0000\u0019F#GiCDxä<\u0014+H_C@\u0013gђ\u0015#M V#\fjJXca aKO[n\u000f.\u000b‰gJkɑ\u001dGX㱀Nf*\nX6B?̀\u0012IZ±S%\u0003P`ENC\u0003\u001ft\u0007Ր)\u0011\u00053z?NM\u00165~\u0016rz֠t{ۭ\u0001Eծ7\u0003f\u0010lK\u0001C[V-XGFCQ\u0010;\u0018ll+tq<\u0000i-\u000ft13&7\u0016-u,;\u00016U&W\fg\u0000W\u0005\u0014\u0011\u0016tA#,ȴ.~=q3Á\rZъIV?x@Ik,\u001f閨h\u001f\u0005?i\u0001\u001a\u0018Ǒ\r\u0001 $m5Ux\u0015'4iB+J.\"m)\u001frWޗ\f\u0004g*=\ffH\u0001\u0000*<%\u0002y\u0000\u0000b!3(_3x F\u001dLtA;QKh\u0018\u0016U6_Tx\u0004Ǣ5QE\u0010\u0014*\u0002j\fLey\u001d\u0015)\u0002e\u0000tM_k3,#O\u0004\u0005~r\u000b*\nI{\u0015Si\u0006ōYWV\u0000'4Ve\u00113@*P@ԦÐ\u0000a\u0006Ѡ̅ŀ\u001e\u001293&\t쯨i\u0019\t%0kP*nZ\u0011I­8J\u0001ȾA+>Qw_wh\u0006u0\t2\u001cV\u001e \u001eԹs5\u0003%wx!8\"\f5\u0010C5TC5VIHM\u000fAT,Nc3sk1\u000f\u0017v\u0003\u0010\u0015\t2\t_x?8\u000f\u0019\u0001\nXH\u0004ұ\u0010+q+\u0011Y\u0004\u0002i*@\u0014F\u0018!xs=ĄMPi PhفP{>v\u0016g\u0000-u\"E\u00023(1a\u0011ҹ\u001a]^\u000bI5\u0019С\u001atMr&é\u0011k\u001f(Ks\u0011\u000141ճ\u0019\u0003\u0018ap\u001b\\k\u000f\u001d\u0012\u0017!mx&֍ Ε\u0011]=\u001e*\rXX@Q~\u0019m\t7'\u0003`\u001eeIT)9R\u00044\u0017P\u0010NZ!ړG7itRk\u000f&&4\u0013*9xf$\u000f\u0003U!\u0019\"!\u0010HmS\u0002-aCT=I\u001d2\u0006\u0019.e\u0017a5\u0010$|q!Ϧ'2\u0002chj$5ԄOkM\u0019R8kl\u0007\u0015\u001eÂ\u0018\u0011,.ijr?IGL\u001aLIĸ\"wwEkQ\u001b~\u0000\u0018\u0010\u000f\u0019T\u0011\u001bl\u00052tX-W\u0005U8\" t铣\u0017jz'\u0015! |:u?\u000b\u0013~\u001f\u001fERܷT\u0018H'SPB2䌌\u0003aC\bYKSN\u0017\u0001\u0001'\u0019\u0004\u0014\u0018N\"d(\u0013ݓyt8\u001b͢l갻pŅq\u0003\u0018gŀ\u0010ׇR\u0006Q\u0003YT\u0002\\\u0013N>xt?d/\u0000\u000e\u0013}\u0015UЏ\u001a*KSB\u0007^Yc\f\u001f\u0011)!\u0017f\u001aL`\u000e^\u001dt.0\f\b@\f\f2@\u0005Ql3i\u0005|il]ԡ\u001a*FiTP\u00044\u0001-\u001dL\u0006}vF,\u0019o\u0005\u000eY\f\u0019\u001ba\u001c[u?!\u0013C\u0001D\u0006\u0014J\t[$\u0019\u001b钛\u0018Rd\u0019J[0_=7\rA\u001fϔ\u0012YL\\y?ߟ\u0001@\u0011F}t\u0003\u00027:X!b\f\u000b,\u0007#&A\u001c\u0006\u001f)wDYHI\u00172{I`&U|F1a=yV;D9*\u0002FI\u001bUuBzAr{\u0018\u0005V¹O3x3aԶ&ɓB\u0017 \rG\u00110m\u0014,7\u001fÉ*!\t5hi2\u0015hQj^B\u0015)ET\u000b\u000b2@D1Fh\u0006\u0004:$\u000ffh3Y\u001f\u00177\u0011~&ٸ\\?UthtjLz2\u0000#e\tCϣI!њ*K\t\bQD)ۢT*{+qd\rAv\nUW!L}̣H}n\u001f61\u001f\u0007ϲ}Q\u001b}Wp?\u000380\u0011\u000e)Ϲ\u001fۗ\"g!t\u0004ZNwHeF\u00113k*\u001eDY\\(g@L_\bE\u0001FD$\u0011\u0007eIe\u001fDQڇ\u000e'\u000b\u0019}\u0011o_\u0006\f>\u00063\"1r\r\u0006\u001fk\u000byGvV\u000b\u001d\f0ܨc $\u0011\u001art(3\bD'X췛CÃ\"\u001b\u0018W7m@4Rٷ\u001c>CW\u0019 U_X}\u001fy\nh%;\u0017Ee\u0017%\u000bg•|E\u001e~S\u001c(V\u0014yt)\u0003P0И\noUM _\u0013\u00116!@\u0015I>g\u0000e/0OY}Ѿ\u0011\u001f\u001f!R۷\u0018W\u0000j0\u0001\fa(\u0018$&ݣ9P\u0015PUttOx.\fa#_*s&\fp\u0005\u000eO(z7\t>\u0015\u0016\u001c\u0014h^%׾\u0000\"od෿\u0003࣎_1-u\u0006+\u000b\\\f0ۋI\u0007âSׄe~\u001dF\u001f\f\u0002K\u000b`JaKq'thMG%~snI\u0018t\u0013\"r3\u000342}Vk\u000b'\u0016pywY8FZsa\\j/&ĸWH\u000f1\u0004\u000fGf\u0010.\u0010~D\u0000X t\u001bڒX\"\u0001\u0019jzRn$-'O:pAcl[\u0005bKF\u0014\u001dAA\u0002\r?\u000bQ\u0000]\u001aRtjI\u001fҩޣ\u000bɅ;P\u0001\u0005\t<\u0018\u000f\u0007@\u0002r\u001cNՠS\u001dç6A\u000e\u0019^YQ\u0003s{2DGHtI\t{\u0006p_‡\u0019`؇\u0005*wU\u0002Hܫ\u001a\u001b_B<\u0005E\u0007\u0015*\u001a{\u0015\u001aD\u0000\u0006]^G];Al$:OM;U\u0019Y)\u0012\u000f\u001e.rDi0r@l:p%\"stN\u0006jї\u0000\u001d~\u0006\u0018o銹d1t-Q:\u0003-D\u0006V`s\u001bA\")\t-JD\u000f>N!R>q\u0011@=\u0001XXHtnJ\u0005=\u00144&\u000e\u0011n1\tv\u000f9n)ARXR \u000b?j\u0010x7A\u0000ۀ\u001ex˃WUIA\u0010ȴ}\u001c\n\u000ei>\u0010D^$fg0\b\u0000\n\u0011d\b\u0015]\\*\u0010a`@Γ\u0001\u0010\bD\u0014\u0016R}I*;\u00011\t$޿\u0004d\u000f**9rBK~&-\u00188\u0001`mAmaM\u0010=\u0012\u0018O#\u00110pg|4A=\u0012`,\u0006D\u001bȆ|\u0018-Bit\u0010\bt\u001c+t\u0000OZݿBg\u0000х\u0018p\u001aq\u000fAB\u0010ݩd :Zj\u0004~j\u0010{][\u0005E)lL\u0018\u000bP\u001b_j\u0007\u0017\u0005\u0000\u0003tH\u0002J]Ym4bScN D=\u0018\u00151dD}}\u0019?!\u00178ݷ\u0006%\u0001:e\u001eG&O|\u001bB%Qgp\u001d\u000fS\"\u0002=\u0005\u0006r\u001e\u0010\u0017GdprA`tyԩ\u001bPx2Ieg\u0000̗(\fm\u0007C7~3\u001a|\u0004ޞJx\u0005\u0002+A0\u0004R7\u000fr\"#yǕ\u0014\u0019`x\f8ts\u001azSӶ\u001eLIa:7i)\\\u0004!\u0012.:$MN\u0018\u000eQ\u0002v |\f/¼3\u0000\u001b\u0013,\u0013\u001ezV'\r\u0005b\u0014\u0013\u001cZ0\u001e\u000f\u000f\u000ei\u0003,,ya\u001e,A\u001bIFEC\t\u0017d1R\u001b\u0005\u0016iZM*DD_\tP\u0005\u000e:V\u0017\u0005Oz\"_+\u0017\u0019 ܼbD76#;\f\u000b\u001b\u0016\u001cmrq\u001f\u0004@\u000ejF\n\u000eQ$Y=IP\u000132ÅH#\b(ť$P#DKg\u0000\fȁ&?~ Ee2!u\r\u00065rrʎ\u001e\t9GN\u001e\u0015A<3H\u001a\u001c7a1;908\u00126`yc:%yZ';DUʤhϳ8\u0010\u0016\u0007!\f0/(M7?\u0005Vae\nªd\u001czhN\b%\u001bM \"0\u000e_\u001br\t50nѤ\\dr\u0017GqmXR&3\nVƚԡE&|D\n}R\u0015\tcp%yC\u00103@,\"/&\u0003\tΙ\fL\u0001a1Ni,Z\u001eʛ?\u0019<6`\u00140q\u0010!\bv&q$ŨO;_ F>hu\u0003ܯ8O3EM+\u001f\f(\u0011I\u000b\nĒZ5%z\u000e~\u000bL\u0006\b&5\u001agi#\u001f\"\u0003$Q؂@6\u0004\u00045mGN·̠yag3@[x\u0013WqL^Ud~C]bA'\u0001\u0019DF\u0000\u0013<*&\u0007\u001bRe6\u001eIydX\u001fVg/\u001cԏ\u001aǾ\u0012Fv!͟\u0001آZwrN\u001c)\u0003\u001eߗ7\u0013>\u00075\u0019\u001dw\f\u0015C9),\t2D3\u00004\u001cVr;\u0004Gw40'14\"Р{(3g\u0012$R^S\u0002\"(d*XG=گ\u001ft\u0016)n\u001b`p%bS%1\n\f#\u0010o4z\bv(\u0004J0.-\u000bh6S\u001b\t*X)\u0003R2v\u0004ST(r\u001a\u0011HUw\u0013BoM:\u001b{ߤ~Kv_RZIFr\r>e\u0006?\u0003ԭJ$*\\\"0QFW\t(!̅I\u000fG\u000e!Xm՛HE?}\u001c\u0003Ee@}\u000fUN\u0005qT\u0014HD>+\u001dszg\u0000\u0018tt=g(Nw1v}m\u0006fh͢a6\u000bJ!L2@'1ROC GHū{ZK&\u001a9\u0014+*[]߫Xt_VϨOGxZ\u0017~\u0011t_:u?_w\u0015X\u0005?\u0019 \u0013'?iOgP7{LR\u0018/\u0015(cZcP\u0017\u0015\u0016[ɆRbM2\u0010\u000336h'\"ϐl#g-\u000b\u0017&}\u0010>d3t5`/)y\rۗg\u001cm<\u0011g\u0004\u001d'=x^D)\u0014傿U`àJM\u0005ד&F\u001ehk\flicG*5u\f:ud\u001fUq?\u0003\f[x\nvºߚ\u0007_ga1j~!ʝFUDP(&)C*)\u000b}T\u0019qrԫ\u001ar}!\u00113̽3w\u0007U*E$vMdj\u0002\u001e|\u0019|¡>\u000bpC\u0010q?`f\u0003_7\u0013~\u0006S \u001f=Q,O\u0014)8Pm\fU\b+j\u0007b݇*ӟ\tXa\u0000̵\u0005vgԩg}}H\u0003}\u00040jj\u000f\u0006U|\u0005\u001d\u0003\u0015iY,O\u0006X1i\u001fd{\t\u0013\u0019ANI0%棢;g\u0006\\/c0}\u0010_\u001eP\u0013RXgkvH\u001c0,\u0014v\u000fEd5\u0002\u001b|Մ\u0007\u0003;\u0001~Gr:p\u0018(ZYχ#c\u000f\u001f\u0011nN \b\u0002\u0002\rmK)ʼn\u0019`494\u0007*i#gRc\"di?@O\u0018&PORC\u001f!h\u001dѣjw|%\u0004Ȑ{\u0002\u0010\u0018)DEٷ9-\u0005Hy]}$\u0003\u000eNh2W\b\u001a\u001f\u001a1GHI$(unIDںz,\u0012ESUfRAjIh֏ g\u00021FprRCڡKk%X=;\u0019M4LI\u00022D\u001cP[0I)lٱ)Y\f4rB4J[efEމ+iœ\u001bdh\u000f|H; S\u0003<\u0001\u0006w\u001f+V'ڨMO.kmS\u0003\u0015a\u0010\u0012Rړ\u0012:}y \rV\u001ctL`RMg\u0006\u001a\u0011\u001f43:jskP\n\u000fj1u\u0017,\u0001O\u000eu'`\u0017<7:%}.X\r;\b\u000f(լ$ڿ.x,~\u0001'N\u0006&nz*n2?L\u0019i~D\u001eN\u0014CժC?VVmh8\"Kb!\u0003\u001aY]kTS\u001c\u0019έ\u0018EKCp &fd\u000e\u0012Cr0Ct\u0011M\u0011\u0000!-~\u0010\u0001\u0016yA\u00059g\u0018X\u000b\u000b\u0011\"BF#!!\u0018AYZQ\u0001^V؊\u001c)\u0018=\u0004aT\f\u0000Y\b\u000b߱'\u0018\u0000\u0002r2+\u001ej->߭[[qMV\u0019\u0004U{4j\nﶕ*!\u0004bi3Fӷ\u0019\\RI\u000bv9\b`/~$8؃N\u0018GW;1(\u001bp$\u000eE9\u0014\u000b\u0005d@\u001f\t\u0012\n(\tWgϸm\u0001V$\u0002lY\nl'B؉A\u0014i\u0019ΩQp\r\u0001ыRxALluظ8T@\u0001N\u0015l|\u001eV$Ed0x5\u0017ԲR5\u0017ewzR\u0001c'c_³﷞\u0004\u001a\u0014\"\u0000`\u0000\\[U\u0001\rj#\u0017U\\Qa>]\u0001MS\u0002yĨ\u0003\u0001K\u0004a\u001e;+`\"\u000f*;GɽY\u0011##H\u0014uۛ\u0006Y2@S\u0003\b?8\u0010Ho:Bxᔨ\u0002[R\\\u0002s(Yr55GQ\u0003*\u000e\u0002k0cx9\u0001ԁcu01\u0011!ˆ\u0006Vw\u00039ċЮA\te,f\u0002y\u001e9D248݉\u0007\u0015A#\u0010\fPޭ\f|.K8a‹r8ws\u001d\u001ci4#\u0018&\u0002A\u0016Ĉ\b\"[n2~\u000b\u0001\u001d\u001d\u001dǐLҦ$\u0019W:{iLM0\u001aYUp\u001e\n)$ꈤXT\u001cﭐ,oyE:\u0013Ó\f\u0019`8Ć\u000e\tIR\u001b\\q\u0011\"^sVU·st\t\u0006\u0019A\u000f\u000f\u0011#\u0011/\u0002+\u0018\\T\r6|4\u0014sY(\"\n&\nT\"4\u0019\fu?=\u001dڣ:bGm=\\\u000eyxf$\u0010\bV`\r3KUBGd9zZɡI\u0004Run)@\u001d\u0014cA\fJ\u0018*cY}\u0002?b\u0010>Zyߣ\u0010t?\u0003\u0017\b\u001e+H\u0011c\u000eDY\u0000I3\u001fw!:r]\u0010\u0018;1r޸BK\nAep\u001c\u0005PBXsJж%Tk|d,\u0007E\u0004\u0011Vڧ\u0019+\u0005R=¿\u0012jM\u0003\u001dD#gj겄 ֳ\u0011\u0019$psg#H@|r+\u0012\u0006TacȘ'\u0011Ϸa8+`фu\u00184;\u0019??bE'JF\u00001\u0010U5\nῘ3g#\f0̤Ix\u0013%\n$\u0011\u0013$\fUMx\u0006,V2*\u001e9\u001c\t\u0019\u000b9\u0016=2\u0000!\"iH\f\u0014D\u0012\u0012yƬ#]\u0007\u0014lH\u001byB'zJ\\,+c\u0016\u001eAzs\u0000q?\u0003vuyuyu漺Y\u0018L\u001a42b?1>\f\bA9\u001c\u001dXPĐ\u001er{)8Y\bY@f\u0018WkOMzeO\t'Q\u0006:'\u001duf7E2\f8\u001fFkVOϣ@I'\u0002\rB0ҊE\u00068aq\u0010\u00060\n\u001f*\u00111qg-u\u0001e\"\bM\f=S@\fD\u0004~֞B7\u0007X#Lg%4\u0018\u001cp2@sB\u0010\u0004\fFL\u0016PuR(\u0012\u001fE\u0013eN}߰N/X\u0001egZD\u000e\u001e#A$\b\u001cVI.\u0015\u0006NYYk\\F\u000f\u0007?b\u0002\u000b3ԚSlFu@{8M#hRsI\u00173Ǫ\r\t{,:\n_!\"}A>g((Iie[+{C#B.{\u0001fӂа};dqe6^p\u0017\\A%m\u0002@\r\\4zY0\u000b&EMAȚRd`!6>\u0002§\bW}\u0001\u0007[\u0001j|24z{\u00063q\" ̐S0MO0!2\u0000E_60.).Xݔ\u0001D\u00076\u001fH]&܊/\u0016\u0017^\u000f#d{@td\"q\u001dd\u0000Gxd*-pd0xJ7zh\u0005\u0007Rs\u0012G,%S\u0017L`KĞ\u0006.~P\u0003CY/j#x/J޿].}o?\u0003\u0013~}bw8FH(\r\u001e1\u00074\u00148\u0019qx@ !\u0012L{ɒ\u0001Q?S\u0006@]\u0004\u0013i\u0007\\ WK)\f\u0011\u0011>ft_\u0007\u0015Hߚ{\u0013{?p*\bo%k\u0002\u001b3C\u0004zIB4p.6pr(\u0014ʨx\u0007S$cO}OsNo\u001d>Pj}9HG.P\u001cpE3\u0000ɞp\u0013Tm\u001evxI^D\"Tg\u001dHY\u001f90k\f6Es4uM\u0001*uzp.)\u0001QT|r{'T@Q!Pe%\u0007׏`\u0017T\u0007}w\u0003_9\u0014}\bRZ\u0011gP|`@.\tԹ+\bpICQ\f\u0011#G!.\t\u0005/\u0013*\u0003\u000eHB%\u0005RJD\u0001T\u0018X}1{qBZ\u0015}u\rxy'i.瘡*x*\f>F\u0019\fw\u0006Ÿ\u0018 Nv\bJ\u001fvԛ4Bҽ\tu4&Ԝ\t\u00140R#JCTMD)*\u000b<\u0013!Q\u0019\f!w`\u0013\u0004\u0006t_xt??aO\u0003\u0003\f\u00012\u0018\nm \u0019Z:]\u000e\u0014\u0013*>J2u܌T\u001aLATeCU!g\r\u000f\u0012*'6=\f\u0005Pܟ7t_\u000b=/\u0013I*%c>\u0000\u001c懶줍G\tK$ \u001f(\u0010&\u0019N&>\u0016YIy\u0010iҀu\n'ULg\fLQ<\r\u000fvfH\u001afR\u000bb\u0004\u001eF6\u0016}0\u0011b\u0005h\u00035y;\r@-RܒEBL\f:mIȺ)y\u0013\u0013bhe2PIH\u0015\u000fR\u000eJ\u001b\u0018*[Fƹua.Vr\f\u0001\u000fH!F.\fz\u0017s:ϛ!\u0019:3g\u00046&BuM؃I,\u0006CO3\u0002g\u0018i(h\u0019hXi\u0000Փ>\f ܚAŷZ\u000bR\u000b\u0013ɉ#i݉\u001f;7:b^'\u001c\u000e}\u0001Rf\u0003eN\u00133\u0006Cd\u0000n0;{j\u0006q2V[mY\u000f\u001e/^yV\u0013j]dR\u000b$yp\u0003\u001a5&4P-2\rG˜#Qnkp\u001cQ/#\u0014\u0005\u0014\u0019!\\|'\u0003\u0010bBQI.XF\\QEt8X5}X)u\u000b4=\u0006\u001dF\u0015؎d3\u0000J6x!4+#\";\u0003e\u0019|8W\u0010I<*\u0012QFm\u0007>erʍ)iv,6gW\bWo\u0015hRh^`vәW[b\u0016p\u0017xg\u0005\u000bS\u000e\u000f懠F dt)VG\u001bfxub\u000b\u0011i\u0006\u0003Gb(k\u000fpiё\r\b3^))р\u0015\bط`/uZ\u0017s\u0006\nAa[\u001eB\"\u0012\u000f`r<*DA\u0004\"eT*\u0013~(\u0001k\n\u0010~1{?\u0003R\"]0!\u0003M;E=\\2ix#DZvf\u0019t\u0018\u0005v'\u0006H\u0006%;Jr8A7#CxBHG\u0015&d@\u000f\u000fm\f᷀3aWz\fVBFy+\u0019%\u0001x1\u0019L\tAX\fyƖ,\u001b).C\u001f\f\u001dF*DQ.\u001c.S/1/\u0005t]\u0014\u0010ٔT\u0006؀G,\u0016\u0000< H\u001d\u0004+\b6ct\u0011S+\u0018\u001b2u#\u0010C\u0019E\u0016`d\u0000GPlA!XF\n%u.l\n`\\(G(g\u0015`0D!},;eT$Ea£Z\u0016X5KZ3\u0000\u0014J\u0012\r0\u000e9GC\u0019_\u001b'o#y]\b)A\u0016n#<\u0000^\tz\r\u0001pBtvD\u0002u\u0014Q9\u0003?Łʹ\b\u001f;|\u001f1i_1{WX\f8\u001ce4'=X\u0017g2䷚$…#KJPH\u001c\u001b\u0017&|Q\t\u001fп\u000f\u0019G\u001fv3@v\u001fEK]0\u0000elXi\t<\u001bUr\u001c1r\u0002f\u000ey\u000fed2Ji)U(Lai\u0002SELE\u001cB\u0010?Q}\bzT\u0019`\u0012F\fE\u0018L1x0B44@&5\u0019a@f$\u0001i;\u000e:\u001fdH\u0007\r\u0016T+`Jb\"oJD\n\u0019҆o7Ճk\u001cg\u001džIݾM\u0004}Tyx\u001aUr4\u0019dS*\u001e\u000bm\f`I\u0007R\u0007b/aH\b>b( RrSkB9e\"kDD\u001f\u0015Cw4'\u0015gy\u001cF\u000fvB\u001d\u0007\u0001xc6F\u0001S\u00041\u0007cH\u0012S!5:%\u000e\u0012b\f 8`r\u0005nń~a{\u0000PQ'uQPp7\"i1\u001fy8~?n'K-\u001dݣ\u0013F\f!q(N'xF=$\u0014\"͑ԙsd9[p\t\"\fE2\u001dRp&\u0015,\u0013zƒX7 (rAP+\u0012>ݿ\nw\u001bg\u0000Cgo?\u0002g\u0005&J\u0019 \u0003|4d\u0000ޙ RF\"4\t.QNRr\bZK\toa.\u0013'\u0014L\u0007bz\u0005\u001dr\u0013I\u0011\u0010w\u001d)\u0001kPЇ4#QN~\u0006EE\b>_zRmR\u0015$&ħLPH\u001dϛ\u001aOtfˆE\u0016RdRH0rPJ[m!'\bz[YS0*&\u000bf\u0012\u0015,\u001cj4Z\u000b\u0010f\\u\u0017\"DuW2@S즳H4\fԋHF(gI4<@\u00159}\u0019\u001d55\u0019q5+ɄOj[N\bO\fǒTa`pb\u0004\"mqѸ:(\f\u000ec\u0018\u00133#\rC\u0017,,\u0014\u0016'a\u0001\u001a&Lo7\u0006*6:\u000bf5OfG#h\tao\t-\f{y51f\u0017Ք]Rֵ가:lNU0\u0014iQT6ͥW>Quu\\`WC{:\u0003 {dLH!QmT\u0013791aQ\u0019D\u0015:^\u0006k'@\fň,@Hɵ)\u0001TS\u0016K*\u0004$=6\u0005\u000f,\"[\u0011[ndXO&\u0001P\"'Ic4\u0010R\u0013\u0019v,\u0019m?8\u001f/>\u0011|*$s(g\u0000Ɋ\u0005:|?J=\u00188|~\u0019rSPk\u001c\n2cpu\u0000\u0017\u0015\u0013iɚa4$\u0012\f`o:qHr\u0013>\fLJΗA\u0005B-O\u0005/JMR?,L\f@gJ8?\u0017ƀ(]\u0003\u0003ږ\u0007\u00031+)Pd\u000f#D4T\u0010b#\u0006Vpހ;\u0018\u001e=TlB\u0002Y.Lc\u0002\u001a9\u0019`\u000b4U%>b\t\u0001M\u0012C\u000eEe\u0004GӊoҊ3gJ'\u0005*\u00134\u0001!DX%>\u001a;iB\u0012\r[Z\u0005\n>:ET#d\u0017-({˜XlCDX\\(\u0001p\u0011WDe[PWA5\u0004(DI\u0000\u001bMIAc4%\u0019\u0014fTR\u0014\u0014ba\"\u00107@Iq\u001a]',״\u001eFZP1a`\bQШ\n̓<\u000fH,\u0001\u0013\u0013.\u0000%j,vGGQ~\tn\tnF~\u0018\tki/\u0000#^r]\u0010NP\u0001\u0014N\b`\u0013u\tj\u0014\u001f[Fg\u0015QAL\u0018JM\"=;l\u0007?h\nh_\u0006ف#\u0007\u00070\u00046u޺\u001e\u0005{\u001fhޭ djD[\u0005N>P*\u001dF-[Ex\r(4\u0019 cT2\u001d\f|P/$cN\u001d0ӧ,\u0016u߅0,*\u0003~oATzŮ~\u0006'!_L׃ϔG\u000b#\u0005\u0019xs5\".)$\u0002㙘P\u00191k\u00013x\u000e\u0019Bp G~UL\u000e\\\u0002iJuW=39D'7^ZG\f#|Q8FD\u0006=IƎr`r%\u0003\bY[MAa\u0019Qcg#b:\u0011\u0017)401 )pA2lSé\u0013=\u0017\u0006g\u0006?a6\u0011)# \u00190Oz^0\":+\u0005L\f-M.xxr{\u0002\u0005A伌$+0\u0013\u001aV\u000e8k}=FuH\u0007\u001fe\u0000ϰoJ\u001a\u0010@>TuJТ>sЀ1_Ȑ'\u001d/A@gLFy\t%\u0019\u0000\u0010i\u000bVwM]\u0014aA;h\u001d}64\u001b;2=1j\n!\u001e.\u000f\t|h9ʾ\u0015iBϘ4\u001b\u0016p\u0005ls793t~ i\u0015KIj-\u001aA\u000b\t\u0005Θ×~3\t\u0010Z\f\u0012LL{E\u0011c\u001c\u0012c\u0013ȴNUTR\u00177^\u0007~GE\u0006H&R$\u0000zܴ\u0016?'SbߘR\u000fB>\bP<\u000eP㇌P\u000bVɳ\u0013\u0001RCǥ:\rIy*\\)5T\u001eg#RyX\u0005Qy\u0002Oyъ\u00182%\u0003kB#mOtt+\u0010KA2(放kc2MTF.C3\u001e\"\u0003\u0018c\u0018N)L#=\u001d\n9\u0014\bET\u0001H@:4x{7\u000eV\u0000ULbz0\u0014!Уx\tx`\u0013x$1~d\u0017!\u0003D2=3-DCgAFx\u0017\u0018\u0007+\u00134\u001eք`7@\"%̈́x\u0002\b4f+jQ=H&\u001dC&\f\u001a*m\u0001dx30\u0000s\u001el\u0013:= zghFsth,+4(!jh\n\b\u0011\u0015BP\u001f8^\u0010EGۜc\u0013\u0002\t!3@O1ɳ\n\u0015\u0005|Mg֐#\u0019InaG\f\u001d)D\u0014pXo\u0013W$H#zf9\u001d\u001e\u0015\u000b\u0005u\u0006#_(s~k65G+жy\u0002U\u0013vJq`J`v\u0012\u0014\u0002R/z\u00141L5D\f#-Ee!\u0019mF:\r\t2\u001f~.KK0\u0007op\u0007g:PplG$&&\u0015@VH\u0002\u0004{[qK7ǝx\u0006t\bWN\tLxvr\u0016&03@\f%kp\u001bNuScT}BlΘ-萚\u0015\u0018*\"βTW\u000b\u0003\u0010p\u001a\f\"I:\u0019\u0011@y\"IR47}\nȉ؂ׂ\nEIQX\u0004rf\u0011\u0006\u0003c\u0018\u000f54nu9d0z$D`Qo\u0011$<\u001cpua(rڑ\fi8I\u0005\u0011H\u001e\u0006TcOh)jQVV+਩m\u0000Kb\\V\u0019Iyh\u0019L4\u00148H77;Ibyɂ$B~\u0006\u0011τc\u0017ɐ}\u001dѼ7'Y\u0010l≊C^ʆ-jg\u0010#+\u0019\u0003+\u001faQ\u0010D@K!\u0001n\u0004\u00161s 4n\f9[=\u001d\u000eaK\u0012t\u0019$R\t>\b\u0011|^\u001b\bF\u0004~#W4%E\u0000\u0001,dV끕i3\u0012r\"\u0000a7r\u001f>T\u0010M,\u0019dsuHGip'\u0018\rͩACXqLMGus\\|8\u0007Y.'\u001be\u0012\n7NwVAG\u000eV=@1=%5=\"#\u000fE\u0007s\n]>*Ftٿ7(nD)o0\u001dN5s\u0019\u0007%6.4UYt!hc7\u0006_]\u000e\u0013R\u0006ZjT)Lj\u001a^:%V]C̞\u0004`\u0017\u0004>\u0015\u0004\u0015\bK~>f\\\\j\f\u000f)G\u001e}\t?%H\u0000d\u0000T@O\u0013/\t+HH蠖\t\u0006Rp,Ujջäz[%,Ns%:uǍ\u00075\u00110ԃ̪/\u0015oju/;V\u0001\u00066շT&|}D\u0005\u000eaQi'`QVFȊ%\u000e\u0015OiTɑAƓa(\u001e%Pc|{\f\u001fDJeTUDa)!\u0002}U\tDf\u001eE5W#ՏIVG>C[}\u0006X:TiZ\\_H$t+N\u001cƃ`M>T0d\r+4\u0010R\t%\u0007>\u000b C{Њ\f~/I_h+zp\u000bYc`'=ck\\FȓV߱'\u0005\t_\u0005\tԗ_\u000fӎ.\u0001LI}`\u001b[Yq\u000fFc\u0005{u?{@\u000f\u0007{\u0002{ɉD^fпOE\t\u0003\r3@XD`)g\u001akm\u001dm]\u0017\u0016uʨ!UR{$Խ\u0014u/ty.2MIӽ2@ۗe{ν@t/-+C\u0019ii\bHzR\u001a\u001d\u0001+L\u001eơ\f.\"R%RWt뭼3\u0001h\u0014h/۫\u0014E?^#˶W˲\u0017\b\\kϨP{\t^\fWj G\u0000ar;\u0004\u001f\b~hY\u0006\u00101,l\u0019e8Z\r\n&\n\u0004]P\u0007U\u0017#}\u000fh\r+%rɴ\u001d^\t+{)J!{Z^,\u0015d/\u0017\u0011W\u0006X:rq-\r\f#\t@Sh\b\u001c\u0010կ`N\u000ea\bB\u001degy2\rК4\u0003ɢӅ\u0003\t\u0002EKsiu=\u0001Z\u00101汇:k\u0006q\bf9.\u001eŗU0/k\u0014\u000e \fuxv\u0010\fNDYKy0aU\u0019mM\u0001y-\u0003\u001c7V㲑\u001dR`07\u0001Y\u001e\u001aIEi\u001bIpT}ނ%܋u;\u000e9ؐ\u000b\u0001,\u000f&\u000f\u000fbO\u0007\u0002\u000e\u0007Xr\f0\tSƥNbuH%#\f\u000b\u001aKxZ3R\u0002A->\u001bI.\u0004A-\bM\u001dFsFx&\u000eK]T%J@u-)Vn\u0006hܤ@700Cr_1@|WL9ys6bĬ\u001a\\U\u001e\fL@J\u001e{~褧TL\\\u001aB\u0001.d}Ӏ)TRJmU\u001cW*^ n\u001cWdufW@9r\u0005-H<\u0004\u0006Ki2(H\u001f/2y\u0007(cnY\u0007\u0010\u0001HT\u0003T*H*C\u0001\u0002-\u0011.Dg$,.>#L:\u0001M׸\"X$RCZ!]wZ\u0017K\u0000\u0018ԕA7k0\u0015U7\u0005i/0V\f\u001e+1\u0019)逜\u001f\bD\r6MM\u0010\u0010\"\u0004'U\u0001C\u0006Gr\u001a*Q^2\u000ek\rB4@|\u0015i\u0016\b#si$HbI*.\u0007o\u001b\u0006u+)6y\u001c\u0018?S\f}\u0006d\u00133@\u001bMZQ̖\u0004#\u0016ɡ^x= b6\u000f$9\u0014\u000bR\u0006\u000e\bMu{c&&\n8wG(q40\u0011e\u000bWdf\t\u0005:\u0003m\u0013\u0010lT\u001d7\r#\u0005^\u0004_o0lk4\u001ao&\u0003*PINe\"@b\u001d\u0004ڃt\bҒkr%rQ5r\u000b\u001dA\u0000麢\u001b\u001e_\u000f\u0003kDjφ(ybq|_dBGs\u001bi\\ތgo-ګ(w\u0012\u0004u*pW\fސT\fR\u0017\u00106|^M\u0012\n\r\u0002\u0014Zsʮ.n[R\tKFp~\nJ)AZ\u0015My\u001aad\u0000\u000eȰ\u0018)֠u\u0016l)u\u0016+\n,:\nܯr\u0016܁\u0012d^1N>P\u000ey\rA\u0002ܑG\u000bڏCĨէ\b*3Hi\u0013\u001d\u0018Z7ᓝ\u0017y\rD#\u000b-H8C\f\u00191\u001f߾+x8Jn\u001a NꚘ6\u001cM\u00118\u0011g\u0000F\beNcy U\u001b\u000b0183£XЄřA`uP\u0007>p^fI$~P\b_If\u000bK\u001a0\u001dM\u001eq\\r\u0019@]>\u0012Á\u0012Wj-DyT\u0014\u0006:\u0010Ds=QN\u000b\u001b\u000f\u00116\u001e\u001c\bINٔx\u0010TLad6B\u000b+L̹\b!2\u00001\bUTԣP;\u0014&4\u0017\u000b1q\u0015M\u0019\u0015$\u0017Vhc(#\u001c \u0018Q-3%ݖ_hlJ/azT\u001a*\u0003p:g7_u̮ћi\u0013E5\u0007Ve#G[P&NӃޢaT\u0001B±&`>\u0001R\u0018ѩ|؇ \u000fָԬ\u0016b\u0012\u001eof\u0014\u0018Z\u001f6Vy0t>\u000f\u0000U><³#2\u0004u Z%ZGeOʆ[\u0013\u000e()6P\u0018\f\f\u0015\b\u000by\u0016݆n\u0018Xb\u001a\\\u0012Pud]\u0011 ,\u0002q\u001b*4EX2I\u001a|B3d\u001a¡D\nb(3I[RZf\u001fNPؠw\u0007v&IJJ4\u001eƸ\u0005.A)bAXA\fPoga@\u00074]CZäM\u0002GZ\u000e~.0\u0007+^:\u0002\"&\u0016\b䧿ZnBK\u0013:,\u0017qdS!\u001d\u0011Ȕ(;a?\u0003\u0012\u0016\u0014-cF\u0002gHB\"\u001cMշ\"9\u001f\u0005*<\u000bOK1,J\u0001\u0019\u001d\"e\u000ek9\f)$g89\t\tU\u0010ss)d\u0000A\u0005%+H3\u0019m\rq\u001dE%ػN>Ӹ1^F KٺP\tFA\u001d\u000bRiCp\u0016S`@\u000ej\u0001ڊT:`2\u0005(c`96N\u0010M@nc\u00011\u001d\u00104%\u0005FL\u0013AQ!DN\t7j<%شw,\u0011Do@.pʓ\u0001$i<\u0002QB<|\tebJ0M\u0013GQôs(Sgr&\u00076*U~8\u001e\u000fr\u001cMȶ\u0002 +7\u0006'o\u0014DdG\u0010w\u0004I\u0004$a\u0005_4\u0002\u0014W\u0002_pY\u000e6D8Wq4\u0001\u0002ǔB\u001fM6#B\u0019Q\u000fyna#\rS\u0013]0E(:S瓲\u000eǖ.\"RR]TxN&nE8&\u000e\u0013L9*:B\u0006\u0003\u0002\\p\u001cVg[\tQ\b|y\u0006>wPС\u000emBE\u0017c#UHӽ\"\n\u0004jJ$gryjK\u0017\t\u0004H1CQP\u0019`[T`VSؒFI#*p/\u0019/V\u001f*1\u0016\"\t\u0007>\u0006z\u0003?5?\n'_?DaB\u0000\u001e0!}\rJO\"lVQTkidcBTۿTvRSЬb\u000f:N\u001aM_},\u0011{AhC\b_\u0006v*>\u0003ܐR7\u0002\u0006_$I_t߱8}It\u001at\u001b:e2g*\u0003tȨ5b\u0005է\u000f\u0011\u001f\r\"V\"VB\tS\"=`\u001f\u0010w)V__/V?N\u001a~7sg\u0000S+\u000f\u0010\u000fN99\u0002ưBB\u0001\u0001޾\\V\u001foZV*ZVo-\u000fs(g\u0000,ò>ɲz\u000eje\u0014\u001bɅՃ.cS\u001a՟@VJi7L}սTNWI\u000bR\n\u001b{.ԽDӽxt/t/|a׬\u0005s{\u0006C\u0005k1\t\nf\u0019\u0018J:X\u0013\tBe\u0013\u0012H\u001eZ@\u001eCbpr5gjА\fnu/\u0017YY+\u0015Z\u00151u@S\"){a ^*\\\u0003\u0019@\t`C\u0004;e`zD\u0014f\r\u0005g\u0001хbmTl\u0007\u0002-r\u0001tz\u001a'\u0000\"x=0i)'T]Dg\fxD͹h$'2\u0002\u0016S\u00128V$qX`\u0000FM\u0014 P8~>Bh#Th\u001c\u0013f{Plh,Z\u0016\f\u0010#PcMN갘A~٧\u0001\u0007\u000ee\u0004\u00064S\nYuQ=pt\u001b[O`\u000e{s>J!\u001ef\u0000&b\"\u0007h\u001fνs\u001d<\u001d%]S\u001dN^Er/\bg[(\u0007\u001fH\u000f\u0005G!\u0006p`XSI\u0014\u0001\u000bt\r\u0011Pr:\u0015\u0014q\\@'8:=(\u0013PÓq^\u0012d\u0017\u0006ׇ@Z\u000f\u0000.ڀ\u0019\u001cӂ\t=+\u0013-\u001a B\u0018\u000b(3\bh>P\b6\bI4~\u0001sx.r`\u001c\u0012ܪS7V\u0004\u0016Ʈ\u0014HM\fP\"j\u000e\f\u0019Ā\u000e\u001a0)4 5`JB\r\"ĵ-LF#f\nu%*0!05\u000e><%g>37Agoj4\u000e\n\u0002\u001aզ(\u001c\u0001Ǘ\t\u0007PTP\"dX\u001e\u0017pPx?:\n8D(fB`\u000be\u0019`\u001c8'H\u0013\u0010Wy\u001aap+JTD&!$N;x(˃\u0007)j¤ĠfPh`H֪d\"l\u001a6NVTQWe\u0017lXS!\"\u0003d)\u0019п\u0005\n\u001a84\\E\u001dV\u0017\u001c6\u001dy7\u000fՠ,ϕX\u0018g\"gT\u0010\u0004n2j>\u000fס:\f@\u0018>ήf쮟5m(\u0011.\u0006Q\u0010\u000b\u0011Jx\u0001¨\u0006>?)AR\\\u001cO0\u0019v\u0004 \nGcF8$!\u0016.'Z4\u0005NA\u0001P'0S\fczc\u001bT3>w8\bی*(Kk\u0013P3RִZCu\u0001ah\u00057c\u001e@4귳\u0001e\fp9!ҪpF\u0011rk7+EhL8\b\nf%r8(Wģ)yţ.à\u0013\u000bAʉA3&p`)4ꗪdD~b7CjIՠpN\u0014\u0006mm6\u0018\u0018E\u0002Y\fd\u001a8Pܰ4/\u00027\u001cQhĒOv3 zE(ŧ`\\xA\u001eO\u0012u$^\u0013jARjU%NԔ\u0004N\u0012r\u00052lq=S\u0001إp\u0011p\u0006\u0001\n4?T&Q\u001f]\r\u0017\r!\u000fc{Ľ\r\u0019UFh,(\u000bBR!\u0019BR]0\u0015\tE(\u0003Tv`Gd-\u0016—z\u001a u㢭6T. t~ٍau\u0011\u0006h609\u000e0SCF\bM\u00016\u001c\u0001NPL/2Wg\u0000gȒW\u0017!-ʣPT5`R\fL&\u001cQk\u0018^M\u001f[Q\u0004\u000f\bnC-!l\u0011\f?\u0011\u001br%nmo\u001eg\u0019l]\u0010/B(YqR\u0011HcF|\u0010*M\\̳\u0012\\<$\u000f\u0019\u001cZ\bc;\u0017\u0012\u001d9T2\u0000.D.@\u0007ѐ3:/XIkIB\"i\n\b\u0014\u0018ޫ(Cbp^\u0006\u001drQ\f\n\u0016ݏ8d\u0000tu*fҔxh` 4K٭\u0016H{ B?If\u001c\n\u0016\u00127܃G{eܤ\u0012nq\u0007\u000eP'\fky\u000b^\u000e@\u000eo\u000b\u0005\u000br\u0005!\u0005Xİ)z<)\u0004\u0003]e}\u0004Z\u000ea\u001a\f[\u001dF4ݩLJBPK2$iH02t\u001c\u001c.<\u001c4F4lPѹ[(\u0017\bs1K3\b襲S%\u0003*\u0012A\u001c\ro\u0017N&2a=\u001d\u0019\u0013\nT2\t@\\~zb; @ˤ|\u000bѦ\u0017133H\u001a@\u001b\u0019\u000e\u0013r|VwcV\tyRGH\u0015\u0006\u0010JBɔr\r]K\"HQ i7>~B͌^u*\u0015J\n\u0007@pV*g?,l\u000e\u000fo%G,/\tg\\+4\u001dA3@Xr\u0004\fe]je\r\u0005\u0016\t6\u0005\u001bim\nńbD=G$)QOf\u0019<-\u001eR\u001f\u0004\"\u0004PG6\"^}`$\u0002QUBD4U\u0006I\rD\t}\fb>\u0004O>iP'֠פݘxsX\\8>@S29Q\u001bf\u001aѩ\u0019ug\u0001\t\u0003db\u0013\u0010';0P\u0012\u0003IP=<$\b\u0007iI`R3$\u0003\nVXG\u000e\u000f;H\u0017-oxpB\u0019ȈJ\u0017(@P\n\u0015R@a\u0018*)ՠ*ŁTj*\u0004\u001c(\\饓IS\u00112\u0000+L\u001bVT\n!\u0004\u001f\b~1\u00127հoK[\b>4\n>+\t|\u000f\n#zOf6/a\u0004w%-\u0015\u0005R\u0006 7\u0002msjZƩ#H\\(P\u0010L\u0014B-N\u00040U{D<ՋY TjDQaExY%F^\u000fl,'N\u0018;/Z\u0000\u0015-$\u00052\u0002\u0004>\u000b\u0006K^V`F\u00075\u0013azGt\t\u0010!*\u001bU&5W\u0014MY=\u001b3\u0002-{^^\u0011o1\u0010}}Bq}\u0001˸>\\C\\rX]၁?_\u001dy\u001e\u0011\u0011\u0017_\u0007>\u0016\u0004~\u0006xAS\t\u001c\u0005\u001e8\nP \u0014m\nl\u0005\u00156H\rj\u0014\u0013\u0013TiTKT1T_CV?>NcO]\u0000%Kk\f%Gqx>z\u0004_\u00073[\u000bAf!SUѪBk+v\b\f0ΊVV/jVϧV\u001fĭ!ǭ\u0016V\u001fCwCVF\u0012><$Z%Zح^[=[.z.B8>iZ?gl\u0002~ O]Ao\u0005^^ZuIW-P\n{ӽBӽ6q\r\\\u001a\u0004T0QtL\u0002=\u0019a\u0019 \u0018l񰀲;ZM\r\u0011Bi\u0007\\a.\u001c'6\u00146>\u0016|q\u0001aE6RuNBDX.\u0001\u0003\u0006T/\u0003ġ\u0007z\nxJx.cI0\u0012[\b\u000bm\u0019ϴ\u0007e,Qj7)\r4&\u0007?F\bn'{p /\u0003HA\u00181(\u001d.%/\u0017\u0012mXm\u0015J*0@\u0014pFZ\u000b:\n\u001b\u000b8*pך\u001a\n;ڠpsc\u000b{i\f 3\u001a^.N,nК%] @y$<\u000ba^A\u0010\u0010U\u0017.ԍ\u0013\u0015(^PKAЖ\u0015H\u0005^\f IAm\\\u0006C/\u000fAj#!G;C\"+mû`HH7gH`Ef@J\u001a\u0004л7\u000f(h.\u0000+0\tG+s\u00137\r/N/\u0018\u001b6ydSP媙<[/vF\u001b\u000fqC\u001c>1wLLg\u001e;CE\u0006z\u00132oj\u00106\u0019\u0003g~@\u0011Pq@\u0010Ý4\u0006\u0005s\u0011\u000f*0`^\u0019\u0000ג !\f\u0003\n)?c4w\u0011a2d\u001e>x-H3alP\n5zMQl\tʆ..囓\\!O*\\ĭa\"ĀECw\u000eZē\u0004_cvݱ\u0000\u0019J'\u001f\u001c-\u0013\u0007TcaA%G\u0005E.\u0004\\#\u001d\u00149Ly0Ӏ\u0017&\u0005\"]y(]N2iZ\\Ш\u0019+-\u001b0|jr\u0007\u000bEaZ k\u0005cW\u0019+hQ6;W&\u0016Y\u0018m%]\u0017\u0014 y\u0015쇁\u0011\r\u0015˞.\u0007TސfP@\"\fl9$J\tR\u0004<8DA\u0000\u001b\u0019\u0011J`\n@#۵)\u001dT013u\u0006@\u0017-wՋM`\\YEk+QUy\u0010.\u00010&#&58\u0012$-.ϪHn#H\u0010^7VA&-@Ӹ\\#9KC,Z&N6O{\fʃN\u000f\u000e\u0001S\u0006 \u0011D+#BBF\u0015{\u0005D \n\u0014Ysx{\b\u001842\tV*?\u001eyP\\c6pyNlg{\u0012&\u0019\u00164J5vc\u0002\u000eS\u0019\\eâT,\bY€0A(e\u001fR\u0000&\u0018&9\u0006\u0007~\u00053@b\u0004K`ð\\|C\t⎂s-\u0010\u0010ٴBs=\u000e\u00175aXe@CY,>S7\u0002\nO4\u0016\u0019\u001c@\f\\.;\fg\u001a\u0011T}#©}p_p_\u0006\u0001A21Ā'\u001dk\u001c~*2|.0\u001c\u0001\ts\u0006L6=QhD.\u001605.\u0016\u001b~\",\u000fܽqq\u000f\u00034,2Գ\u001eB颓\f'+\u0019Qe\u001c\u0006\u0006/fWz\u0012I~\b\bT\u00199eRs\u000e $\u001e8h,N8?ѣ!6[\u00151\u0010w\u0012c\u0013=x$.K!\u0000*h\u001f\u001cRxt\u001b(/ \u0006\u000e\u0003\u0016H\u000fE\u0012ʄsL-\u0004b*iK\b/k8\u001a\u0003\u001a&Ht\u0000\u000f\u0011\fb3Y>z\u001cZ]BKq\u0003}IB29;7EL\u0005b\u0001\u0019J\u001cf@҈dLEHܠ p\u0018|\u0003FmZt\u0005\u0010\u001f[E!SWGK\u001at܂Ga\t\u0005*(^Y2\u001c\u0015\u0001~p6|;DXTYek6gtwGF;kLTUZ/\\\u000bwWB@N\r\tB\u0003ґ\u0010\u001f\u0011:\u0000+w=77m?\u0003\u001d}\u0002bEg\u000e\u000eH!N }:Dh~k\tp$\u000b:Of=Qܼr᭄\fUtd\u0000f\u00052RBH3\u0010\u0018LAag$y4Dթ'\u0013wBjC)\u000e'\u0014\r2m H&겟\u0001\u0018@`b\u0018OI\u000b22JJ\u0004*+˪h>\u001cj%\u00172;&K\u0017\u0015-xRB\u00021D`4Nam\u000et\r\f\u001e`f2@;{%c%:t'\u000b(\"k\u001b4e<؏7\u0001VE&\u0015)}X=&D\u001e\u0014\u001b\u0014\n#\u0014N`2\u0000\f\u0004\"2\u000b\f6 (;Fc̆\rK\u0002\u001cp@\u000blx\tQ\bD$j\u0011gj}\u001c\bF:=\\\u0019W5@*#K}@~\u0006\u0018o\u000e\u00036\u001d\t\u0001SR\u000f\u000eQt\r!ӲaA6\n\u0007k\u0017\b\"Hz\u0018I\u0004\u000fb !2\u0000y:16\"P`FY!E)\u001ei!\u001d\u000bUѨFj\u0016G\u0018RC}.cΰoC}\u0001rncv#h!\b;hHhD\u0019C`\u001bUX\n?_@bN\u0007$\u000f8RS&tLמN \u0013T$\u0006\u0002\u0000Ι>íd_>5&\nD\u0016w\u0014W\"rY`\u0018!\nA \u0007\u0001TrlY`9\u00172Ӗ\u0004\u001e/e&\u0010ܦLRrm8E\u0007j\\\u0017\u0003_052\u0015\u001aq+PuѬ2lf>c_(\u0011\u0014O}B&~w\u0004?\u0003\fVI(@Зk\b/\t\"8HlK8ׯJ'5(N\u000f\u0016)\n$Xk\u0004\u000ejr?3@\"_\u000b\u0004u?\u0007S\u0003\u001blgD*\r\tUOrVO\u0004kg4S*\u0004!)\u0003@\u0016\tr)N\nWhI\u0001G\u0005Xf\tvC,=I\u0006~'f\u0003\u0012/ws9\r0\u001e(\u0007\u0004>\u0004H\f\b>*\u0005?\u0003<\"׆,,\u001c\t;\u0002q\u0014)ȣ$'R\u0010\u0016پQٙ\u0004zK\u000f\u0005-3\u0000J¹>(\\_CHׇtH_#Bo\u001f(\u001a\b|\u000b\u0012\f\u0013%\u0013\u0004\u0002:\u0000oBH\u001ee\u0007\u001c\u0005\u001c#\tRE\u0013bX_\u0013\u0013$I\u0013͋\u001e|\u0011_+chԷE{R=\u00009ٕM+\u0016'Zn\u0014\u0014_\u0004\u0014WfuJ!.CSבl\u0018ba\u0010Mro\u00041bu\u000e\ts\u0019\u0010),\u0019l!XY\u0012!\u0011r\u0014ʹ\u0014F\rsC\u0007Ɠ\"\u0002pu\u000f\u001d4\u0015\u0018\t\u0002˹\u0019^p3\u0000…O\naIj\u000f\u0012EP\u001c;\u00033Jh\u000f聊\"Mpg\u001cG\u0019\u0011,ݲ\u0017\u0000r\u0019`i\u0012[D\u0005*\u0019U!4\u000b\bZ\u000bֆhmlgN=da\u0004i˙\n\u001dt-\u0016qJ|Y`䓑JnLy=\u0016F\u0019 T\u0011RAOPTwoS\u0010!\u001c!X\u0013\u001cɉ3ES\"<<\u0014Mh6hއ%\"\f* \u0017VNY\u001e6\u0003@`t\u0015<\u0016\u0010'\u001aR!\u0007V?!\u0016[BE\u0016\u0019dV%\u0012Io q\f*FcڎbAH I1ITe_\u000f'\u0003M&QU9}\t)BAjjJ>-Zi?)\u0016D\u0018K\u0017#\u0012\u0002%\t#а\u0002\u0006Z{/\u0001d\rCM\bu\u0006\u0010-Q\bӭtE\u0001\u00015.kHSK\u0014>ID%,\u001ftu\u0018b\u0019\u0001q\u0012\b[d\u0019\u0006\u0016\u0014SJh[H24\u0019\u001d\u001f袌\u0014B\u0011̢Z5)~\u0011\rN>ި\fjB\u000bwT[\u0015`н`.\u0005\u000bg] ?\u0017P\fT\u001flHI\u001cZ-ahe\u0010iJ\u000b{\u0010Jvtt\u000b\u001b=2L|pd\u0000\u0018\u001e_ԊU\u000e廬,,2}:\u0002PdaCiw\u0006*\r^4x\u0017\u0006q~\r\u0003P\u0006g3P\n\u0018e\bdU*\r灄\u0016Gc茆}&e;\"QTx\"\u001654R\r\b{\u001c3nHP\u0007HݲrG'|o\u0005œ\u00010ÑJ\u001d0.\u0018\f\u00160,`ذ\u0005\u0010x\u000b0`\u0019T\u0013[Šɡd\u000ef~\u00108לs\u0019\u0000[\tJCbXWi7f\u0006B[i\u0002!\u0017R]H6ߔ}%v+ڽQJ\u001d8=@KNeھ!~\u00118\u0003/B\u0015}\u0017= ďA\u0015\r!\tq\u0018\u0013b\u001e(\u0004!\u001bDj#\u0010Hxf\t{c2\u001d\u0004qSB\u001f\u0006g\u001cu\u0007o=7C#('\u0019˰m\u0017ɅňMK}%\u0003\u001eA+\u0016Ek+r۷\u001fK@\u0019\u0007W\u0019\u0007Ps3\u000eNq!q\r%l:\u0003C|'\\c\u0002*\u0001M^2r*\u0013ar`y\u0018x[ˎB\u000e*\\%4^K\u0018rk\u0004\"6s\u00049~0G&3\u0019\u001fV\u0003\u000f%VMÐGZMZ<\n3#\f[CM\u0017!Ҳ\u0012'Z)u i\u00184c\u001eF\u0006`\b\u0007N诇\"F(E\u0010%\"K\u000b_\u0012e21h6\u00042$\u0016&-/\u0006Tg\u000f\f\u0010\bZm\u0004^-\u0004Zͷ(=ゖڬU\tۛ&\\IGA\u001aAvpH=\n\u0004f0 u\u000fbAwb2\r\fA'e?\u000bE.\u001dZI;I}\u001aаa²Ue\u000bB\u0011\u0004I\u0002uһ6\u001dPkKx\u0006@H\u0011rb@n8@4V\u00010V\u000e*\u0015ٿI|&\\\u0012\u001bXY%Iy\u0016EP'd8\u0004~\b\b\n\u00176͡\u0016om\f\u0001jdnC.\u0002agAS*\u000f\u0002KpqU\u0001\u000eLP9/\u000eVz\u001e\u0005)M\u001ad$\u0003>\u001b$8\f42\u0011Q\u0017\u001b0/@lOCS!r7.fSH5sgIF1!E\u0002EbU\u0011\u0016\u0019\u0000gb\u0001\u001ajd\u0010\fo|b\u001av``p\u0003B!W3Ipz\u0010\f\u001d\n5Ԓ\u001e m@IJ&(Ch#8%r%F[3^\u001a'P\u0006-C\u0014\u0017I\u0004\u001a7H$7pHn(F\u0019q\r\u0014O\u000b7\\I>Y\u0010&=A2)\"%$\u0004EL6>PZ\u000eB}TKGe|4y9\t\tc\u00070Enb\u0017~Q1i_\u0011>\u0000Eq룱G\"\u0006\u001emC4:t\fo⑈?\u0002;\u0012^L` SX\u001e*%vPp}#)*8M>\u0003>A\u0011ZɘC\u0018zOn(\"*\u001c79!s2ny\u0002i_,l\u0018HH>\b||\f dtd\u000fXbGҺPxȪR8,pn;B\"CP祽|??\u0011/\u000eZBf`&:\u000eTk\u000btB\u000eI\u0018Rr3$]hO\u00135#ReD37W\u000e>l7-GF(\u0010R\u001cSP}+\tS-ڀ<\bHpDq1\u0019 |addּ\u001eOQrs;\u001d=X+%V\t#\u001a0\u0018\u0012VY&L+Ha2\u001dr\u0013}\u0005Q}i\u001cg\u0000Ʉ\u0000L46\"MFJEVJc\b<\u0013€\r2\u0011\u0014dFc f$Pr\u000b\u001dVl\u00199P\u0002\u0012VEl|\u000bn?7a\u00004\u001cѾJ!eL싨\u0004\u0013?HGC͆8y,\u0004D(\u001bb1#\u0002%\u0004\u0003B*PR\u0000nK\u001bB\u001a1Y6ʤoB\u0013E\u0013\nc\u0007ʛ/HYB\u000e\u0003~@d\u001cQ\u000f3\u00193@gtB\u001fӁ\u0016}Z\u0018C\u001aF0\u0012\r\u0012,w\u0001Ol(l0PF\u001aN-ULZ(P*\u0010TQER z\u00189`?\u0003\u001a,\u001ef'{R|)}\u0006}\u0010Ⱦ\u0019?V2\u001f\u00029Fm)T\t'\u0010KG5qXi/ɦS\u00069\b5C\"j}юJrnťJ*\u00195>\u0013z\u0013D\u0015.##%fi\u001fϕ\u0011R s&K/_@|\u0001RƾYʰ/ޭR\u00142Y\u0012\u0015*D\u0016\u0010B%Bu\u0012\u0013Z%A$U봾\u0004td繁\u000b\u0004\u001fL3B\u0010|L\u0010|D\u0005?\"\u0005Ԃo`T\u0004DK\r}~ƕo:mr2\u001f\u0000I\u001e\u001dO\u0015ڐ*DZpT\u001f\u001582+'II\u0019I$\u0007$[H*\u0017՘ﴡhR\u0005_X?'W3\u0000i\b~\b>\u0004?hا\u000f\u001a\u000b^/J$d\u0016|\u0004>ȓ9>a\u0005`f\u0005\u0007ǨD\u0000\u0006*i\u0003?Tz6\r\u0006>=\u0004~;\u0004~%\u0007~_z\u001d\u001fa\b\u0015'$ \u0016\u0012-Dgs\".K\"\u00007'\u0007~\u0018Q/(r(\u000b\u0004Wby\\307\u00103w$\tzm\rT:\u001a&UM\u0002,v.\u0001.\u0003J\u0002\u001bҗA\u0000\u0019X\u001c$P;X\u0016\u001aQ\bHK'O\u001bIy\u00199o@EFTxU6ôyf\u00009LhA$4FmTq2vPŎ˓\u001bGR9\fL!V\u001dJ1zY4{?q\r\u0011ѩؘ\u0001VL\u0002\u001bU\u0007\u001e9f\u0007\u001e\u001f\u001f\"\u000fq%\u000f7\u001fPTӳ0KQ\"aT:\u0015^0BI\u000b:*)7sWu0ge\fi\\P\u001d;q%\nR<&\u001c+ \u0004(\u0013AJW$\u001e)!ҐΐҒJŋ:̷wr\u0010\u0019`ӱ\u001b\u0016\"%ՒY<\"\u0004X\u0002a\u000f)ug(\u0015Wg\bdDؤ\u0018dҡ!k\u0015y\u0000:N+\u000eYQ$и.\u0016L\u001cEM\u0006\u000b)l\u001c,#6;<9x2xZ8\u0005~.:\u001f\u0001508\u001d\\\u000ftڡ\u0006\u0019^SeC;FݽBa\u0014\u001e\u0014\u0000@B\u001bbd\u001c>\u00050\u0010&:ؤQ*Jq)@\u00160&I\u000b]\u001dv\u001e\u0018m_\u001d\u000e9\u001d%C\u0011\u0017\u0013\u0002\u0000;s\u00149D\rW0\u0007ePӯ\u0007`ٶJ۞;n§./Fs`\n㜽Zr\u0012H\u0010\u0003tt*N5G\u0000(\u0014y\u000f)i\u0011ںT`շb\f5,Χ\bħԕiT̪ê:{d]-)\u001dC\u0000\u0007%\u0000\u0002\u001e2p.\u001f$\"InЍ+iXrHZ`\ntG@fP\u0004\u00147p\u0012#uD\u000e\u0001H\u0019 ovEv]wdw^f6A\u001b\n\u0015ٶ%#y΋]f'O9E(\f9fD_FM\u0006?\u0003q\fu8\u0019jI5X`Qe^ǰ\u0004S\nb)-Iz\f)H'No9\b\u0016\u001f\n}\"}\u0011\u001c\u0004F\u000042^c:\u0002(Iڭ+c\b\\@F\tGhH\u0013*\u0001/g)4#ЪY\f~~`\u0019\u00165eG]Š!\u0003֙e0I8q\u0010>Ca\u001e챍qq+z:rA]BCr\"j)\u0010\btX&A\u0019\u0017\u0005\u0015?Tfh\u0001\u001b~l\u0018% \u001f:9\u0010<+I?| C&喓̻to8\"\"A\u001bV\u001dXm\u0016\u001eu\u0000\u0004Aۋ\u0001I.z\u0014\u00041N\u001dU\b͑BN\b\u0014\u0013\u0006|AȠ1E1Q3\u0014\u0015e7\u000byk\u0019$C\u001103QCgTiFt\bƷ`Bl-\"w\u0006Px\u0007E\u0016h?\u0016^\u000eU\u0013\bM\tTtl_){!q\u0002\u0007fiy\tB\u0014xr%E^Δ\u0001o\u0019\u0019@\u0006n*#Ǹ$\bd0l\u0017\u001c4D\u0005|h\u0016\u00180\u0016&Sff\u001fBnbs\t\u001a#0ޒ\fvzRj\u0002B6x߲VoiGՇƓi\u0019TY}v\u0019s^8a\fxhE\u0019\u0005W\u001aiѾEa\fϦqlro!X)*vU\u000f\u001e> \u001fSꘜ$F&\u0014A9\u001e\tRm&4e(\u0019\u0012\n\u000e5,$F\u0013?:2\u0014!}O\u00060,\nF\u000f(Bu(o'\u0019v$k\u001fS\u0012D\u001e\u0019֫zlR蘱~\b\u001e6\na\u0018\u000bGj͎݄Bqh\u0010힓ܗ\\F[KW\u000b)2\u0015S>6d~hUD djLDˡ,xsÍx1-;eR8iDxt'\u001b\u0001g\u0002J8~;~\u000fJ\f\u0015RGz\f+i\u001ba)T\u0006hq:)Dk\u0002#v{\u0005L>C,wTx.\u0010#|/\b81ƛW\u000b\u00058$p2\u0000\u000fڎ`\u000f:%xLV\u0005Ѕ\u0015آ\bbG-fRf)_OuB'\u0003\\i\u0015g8?Bi\u001b\u0012\"g\u0000RieP\u00054A%:2\u00078'U\u0003\u0010E JN\u00060\n\fhq1ԉ\u0002%\u000fR)e\u0000~\u001dIL\u00119\u0014\u000e(~\u001e{UB>PeRf}5`\u001fE\u0002Y\u0015xx~7>\u0019e\u0015 ַHNg##1\u0002%\u0004\u0016J\u0005%SYH\bL݆HO\u0018N}(-P\u0007\u0012#2+\u00143URbjPu#GPsę\u000f}f\u0002yd_1_:퇩Y\u0017/>hbRh^\u0007?(w\u0013Y\f hnI{+IY)&9N=egL\u0015(A-\u001fA8g\u0016z݇X?\u001b8\u0001t~Bef?n|*B\u0001SmlQi\t\b\u001ef%l|e`G\u0012Y,p \u0019\u0000\r?\t約\u0007L.I\u001f\u0001\u0011\u0003U<}oUa_\u0012d?\u000b\u0004ٷ7\u001f\n\bA\u000f\fye\u000fS7\u000f\u000fNMM&&A\u0013z\t~\u0002\n>:\u000fo-T\u000e*(\b,\u0016|\u000b\u000b~\u0006p8?,Oa\u0016M}T>w ط-\u0010\u0006\u0015-+#hf\u0016|\u000fl\u000bx7\u0019P6:d@\u0019f\u0011\fvKZvAa\u0007]œ\t\tn|\u000e t7\u0010\tJ6hq03S;\f \u0018\u001a5\b\u001e%fN\u0019(I2\u0017f,\u001fy!\u0003|\u0012n,\u0018\t\u0001n9\u0006\u001b\u0014\u0007\u0006J+\nsw\u001cK/8t\u001bֽ\u000fBȘFi\u0019\u0011\f(/]\u0014'pC#6Ώig\u0007ӗ'HBFhW]8\u001a+@٭\u0016s\u0002A2\u0012A\u0018%\f\u0005\b|\u0007*\u00078oQJB\f\tDKQ@Y09iQT)i#GG\u0000{s'[\u001cuՓ\rxz`\u0015\u001d5\u0003\rNfٍ՞\u0017*d\u0002\u000eE\u0018<*\u0015\rD7~\u001d\fUb\u001e\u0010ON\u001a\u0013\u00178\u000bͩ\u000e\u0005i\tG\u0013-,f\u0000FjAd*d~IZV_}*0 &p;N#эჩ\u0005Hc0\r\u000b|a\u0013$\u0011\u0018\u0002Uh\t)\u0005|!Dܣp±\u0012Jȷ\np02@\u000fG+$璌b|js;hs\f|\u000b'.\u0007$\u0016c\u0006+*\u000faqv\u000f!'\u0000*źQE\u0013n\"=U^K\u0012\u000e,b\u0007R\u0017Mcݟ\u0001g8\u000e\u0006+u\u0007K\"#O\u001fQ\fٷTӤ0@\u000eS&< L&k3!O:Z\u0014V\"D\u0015\u000e\u0017ˬFr\u0012e\u0003\u0017GۦB!+\u0010c\u0019\u001c\u001dɜ\u0001PDp6-\u0002\u0019\u0018<\u0004-\u0012\u001eɧ'\b\u0019HyqlX>\u0004\bu\t\u0014$=h\u0006\u0019\"eA=h\u0013le5Œ!im;\u0012X=6\n}\u000e%\u00150xP\u0012&[r?8L\u0013M\u0001Vv\u000f6ghe\u000362d@N\\K\u0006\u0000=\u0011+kA08G1\u0017ƥ\r\u000f2gӋaʤ TK X\u001b|Γ-Tk4\u000bju\u000eP\rg\u0000Aeūe\u0012}\u00062\u0010\u0014\u0015ұ\u0017\u0013c/,f4\b{p9,R>t-b92a{˝\u0013a2\u001bUG%aQNnQs\"@Y-6Ʋ9ͥmm\u001b\u001a.̠\u0015\u0005Uc/\u000e\f\u0001\u000bɕO\u0018`m\u0011L\u0016TLs#\u001cIF\r\u0016\\\u001bb٠G|\u0010i@2\u0000:d\"G,$u!s2Y\u0014eԦ{pKagMpFa~Pl`B44*\n\u001a\btX\u0012\u0000Bt#\u0003h \u0014(\"p\u000f\u0002\u0011\u001db:\u001a0\u0011ȑz%V\u0013OF'M6\u0014HQXuTAh\u000f\u001anɨ\u0001BiW\r\u0001f\u001a\"N8\u001e+3-\u0013!MTGޣ͎蹸\"A#]\"6.1EvQ@\t`\u0014JHQ2\u0000\u0014b*1v:Pv9\u001b\u0016x.\u0000\\AkKp\u0015cf6pjZGݠ\b[\t\u0001-\u0010\u0011(='\u0016ho\u0001X솤(߄(\u001e,8RANҞ¡4\u0012 hE\u001b:Ryia8&\u001d =3\u0019ZC#N4\u000eӧo2\u0000>✜:!;3w\u001eC\u000b@KCd\"ƨ$-#!M\u0002T\u0002`uah~\u0006\r=,\u001a\u0006[1&\u0003\u0006 C\u000f=L,zM&U\u0018G\u00000H\u0019\u0004\"9P+\u0004\fh,F%EYja\u0013tű\u0000ډU$mhi\u0018{u^vN\u001a'L\u001c!;!r\u001eu*#\fV5\u00194\u000f-\u0004OJ>NF(\u0003%2wo2\nsD?M'q\u0013,eT&i\u0005'$P\"hNqD\u001d9ھ+IO\u0019 ^]\"\u0019cD\u001e+jG*ݏ>\u0011N'9E\u0014`-i1^\fSbyߧ؃|BQNhN[Se\u0000\u000f񪍵%ͫ\u0015TD\u0002\u000b{]`/tW`/eE߲W\u0006hW\u0006gX/[͈RdY|Rh`(\u0002\bȠy\u0018\u0000J\"KLfRO$a%&ۡ^V/\t\u0005^\u0001BUݪΏU_\u00032SRza\u0015Mz\u0002tzan.\"\t\u001a\nzݺ\u00032\fn'z\u0015\u000f\\U\u0000Z\u0012XPE|^%\u0017\u0002\u0016\u000f;I)[,\u001a 5 c> \rZWPڅ\u001cĥDž^B\fXMkPKd#Y\"\u001cy}yU4y5\\k;/ӛW12/ՠ1/\u0012ԘW\u0018\u0017Zi͋+\u0003|\u0016\tYPP%d\u001d\b\u0006$\"\u0014`޲aO\u001dcR\u0002o`\u0013\u0010\u000bSyf^\u0017ۗ\u0017'ע\u0017Kb\u0002\u0000\u00166\fTyاnbQ^l Q^./Q\u0002W奝hy]\u0002By\u0002\u001c\u0006\u000eJKƱd6X\u0013x\u001aCc\tph\u0006\u0012bSMS\u0015k\u0018iȘB*yݢJ^b\u0001\u0017_z+A2\u0010䅝h\"4y񧙼\u001c\u0010YK^H^; /\u001bW\u0006\u0018xa?^&J\"\u0003UX0\t\u0001,$yk\rCSi$M\bp\u0018Q\rJp\u0013g\u0005\t>3%E.^tb\u0017\fI8U*k\u0012ċ{\u001aI+\nx6xQLx)>)x\\JBG\u0006G.#^=Y\b]Z\u0004\u0001J\u001fN$\u001e\u0000\u000e\u0003\u001b7FoQr\u001eڈĝ#tftK\u0012!l\u0010^H\u000e/P+\u0005\u001f\u0015_\n\u0011'\u0016t}\u001a:\u0001*#\t0J\u000eN@_F\u0015\u001av\u0018\u00039\u0002mZ* S98oVZ(Z蠶\u0002v~TL\u0001Y{\u0012\u0005bmXĂ85d\u0000D\u0018\u000f\rPs^ŨC\u0012\u000b\be,XX\u00180\u00151`Ϛa;\u001b0{\u0012`)\u0001\u0011ȴ\bZ%l\fLGXXN\u00111E4A4r^w\u001e[\u0006\u0004\u0019jE9@qƀ\u000e4l\u001f)pfŕ7jZW|$\fo!wA>P\u0002e /#@ G\u0002A \u0015I`\u00116|\u0005)6'\u0001\u001d$\r\u0013\u0011*\u0014\u0015\u0014F!f\u0000+9#\u000b[Է\u0013lJ\u0011\u001a0&\r7X\u0003ֹ^\u0006y\tJh\r'T\"fx*\u0010\"`DF@\u0004g\u0019`#`d G@\u001arQ&\u0017Hí39/\u000f6A\u0012#R1.p:4\"\\\r\tZ\\CGWz\u0013]\n\u0010f~YØ'\u0018!h\tTj\u0006H \u0006T\\K7\b:\u0018[/<\u0005-Jw\tD\u0019z\u001a6\u0010O\u0010M\u0010'\nCK$\u000b\u001d\u001f;-\u0005\u001aI Cq&3F\u0015t\u0000]4eb\u0012\u0003^Mץّ\u0004gy.\u0017&\u0017t&ĉn6u{\u001dR\u0004%\u0014o#\u0003\u0004@E_\u001d\u00122jRMf)H\u0014\u001dm\u001dTZ5eMY\u000b·yOEjO_[[t\u001e\u0000#Z'\u000eR)a\u001c*K\u0017+|Xz\u001aL|)\\b\u0005\u0013\"(\\E:*p\u0012$@=ycS\b434s1jPO2\u0003`R3\u001596\u000b\f!޽r\u0002--C\"\u00124V(#$-!i\fR:ST&,ցl@xm_\u000ei]\n+V3\u0005\u001b1\u0018\"!fu$*ԳC.\u0001F\"rJPc地ɀ\ngA0xOVfU+`‰EI\u0014)A5b\f $\re\u0006T\u00012T)VCkb\\OX_\u0001dў`N\u001f(\u001dăq/\u0016xQ\u001c{\u0013s2\bP\"!B\u0018z>\u0011fgP\u0001(%\u0004\u000e\u0001&f\"M)f\"M'\u001eB\u001d%\n5\n\r\nL\u001ai:M\u000f\u0014\rfl\\PDRI\u0006b倣к29\u0004iS1cӺmxp3\u0000z~B!,R^;#S\fF\u000b5K:%\u0010\n\u0003bB\u001ct1@g\u000e\u0013m\u0010ndn~h\u001eP3$&Um4B7\b%\u0012\u0011{O\"h1i'櫑*J1V@d.pP)\\/\u000b\\+L\u001dA\u000fe|-v\\nyn\u0014\"\u0000YI1\fz*!\"qrU.ЪDn\u0002[@\b~PCz\u0010A*'/'c6zږ-HiZ\f<7WuxWٰB\u0006+L{\u0014\fgvnXY2\u001eKPJ@z\u000e\u0014\u0001\u000bՓ-y­\u0004E/\u001e:ɾ{@4\u0019Bh]Ѵ\u0012FFzFӒ-Tv<ݗ\u0011\u0014a/p\u0011L{*\u0005a&\u0015֨\u000e)\u0012œ\u0006\u00076\u0019\u001cH;3@\u000eh損534^\u0000\u001e!s&V\u001f/\u000bY7Y\u0002XJ¾w@\b{!BA\n'\u0014*\\If\u0000'T8]=\u0010ѧA8\f=qX!F\u0019\u001bq\u0017W\u000e\u00121\u000f9!FWc%y/lm\u001dN\"Gw!~/\u0000yz\u001b\nF\u0003\u0003yP\u0017̩\u0015/ N/ \u0002\u0013`$\u0006\u0015+8\rOaԤ19q\u0011\u000f(-s2;\u0004ʏ88|0gR9̡\u001e\u001b@ 9t\u0004\u0015ă\u0018W\u0001'l\u0016n\u0012%\f83\u0010\n\u00109,\n6G\u000bP_\fy[IŒ9}\"\u0007u8\u0003`L(δ\u0018iPvIGVw\u0000!ral\u000e03\u00063!ja9X@\u0004\u0003\u0005K0>-H=ZPsKN6]}>Cw\u00069-˚Q\u0018c\\m/:T\u001f.V\u0004ilQYJ\u0014T\f\nM9\u0005bf]P\u0016-/\u0004麸\b>rQ\u0010\u0019 g\u0019km{.p\fV\u001dn(!8Cf\u001fН<\u0002^6\u001d\u001c4iEf\u0016;$`\u0001#T\u0018}m\u001b'j\u0010mrcC!|d㡸BH\u0002\u0011:lhd\u0012!x'g[פ*\u0012x7,ʮ\tq%O\u001d3}8R82\u001a(H!+^ztD\u0005DO\u00186h]5k:֟\u001c?5rTrϣQ<4&z\\K\u0002\u000b^A$\u0003 0iܰTs:d1h.-\t\r0\u0013҈ \u001eú>+\u0012\u0003U;\nDaDМ\u000elÁP\u001a)K\u001d[99P_柅N3\u0014\u000fC\u000fEېڤwzIzA\"iΑ#e~$%\r_\u0013\f6M&XSP%|H\u0006c\u000bȢ\"+қY|u㈐NFl@\u0019,j\tOi\u0007=6J܂jvlUy?WÃ\u001fc2 \u000b2\u0002ӹgjPq!eB\u0006T!\u001bNsr2ı\\2Fg¹p\u000fDן|,!\u0005KE\b܏,~a\u0012\u001f\u001a]`Eݾ}gO~u_\f\b\f˄j5|5Soj\u0018\"\b\u0013mlΩCϨxA\u001eUj\u0006m\\\u000b\t($\u001f\u0000]V{%:d4h:c*J\u001e*C}hN٣NAپJA}\u0007\u0003ĨcГ\u0001{JH\f>\u0006tPAzE\u001bo\u0012[\u001d褂zH$l*N\b_;2qd\n:aFќJX5b}\u00016`GJn}d\u0014NF}#\u0015t@HNKo!M;2ef\u0012tJ\u001c\u0014ȇRJd`\u0012MĭC\u0016\u0001=\u0012m\u0001z-\u0003\u0014\fd\u0003y,].|\u000eH}1`\"$\u0010\u0015\u000bξB\"N&}aF޻3\u001b,#\u0018\n\u00170\u0017B\u0000sB\rMg\"l̰V41\u0006nL!\u0003̭ʰ`\\A=\u0001[$E\nb\u001fv\u000eqw\u0011\u001e&V\u0019\\L\\q\u001e\u0010g\u001e\u0010F+\u0001j\u0003I:\u0012̗\u0001\u001a\n#0h \u0018Ą\u0012\u0002HZ\na$\u001f0\tUh\u0011sY9\u0018^?\u0010,<\u0015I\u0005x\u000eW\ry\u0001\n8\bWo\u0018+%\u0019 \u0003/7iTE\u000e<с\u0017&\u000eN\u0005Y+\u0004,]P=ȩ5\r=9R*T4TDq.\u001a&rTe1bc4vۆ\u0019\u0000N\u0019CS3eVwoF,H\u000e\u0005\u0016#\u000eh-B\u00037=6WuNDS\u0002\"\u0001\u0011-\u0004\u001c\u0004\u0014\\\u000fR<\u00075Y\f$\u0000H\n\tC\f\"1J\fIq!osKK\u0017\u001aM΁\u001d\tYX[N`yY>s=\fƐ*{`Y\u0019\fJbED+DoUKbz#0)Fw\\(\n%HMb{At\u001eA`^PX\u0000\u0012\u000eEn8d9cuQ@/c\"\beD6,\u0010ځ۸c0}K;Ss[cJ\u0018'}SȻsػr\u001e2\u0003\\@C AL(\u0010C+\u0017!\u0010Q‡Ħ,`\u000eD3lY2iJ\u0018,'p\u0015ЌR`GIOB\u0012\u000f\u0016jꈱ-\u0019;)vVD\u001d1j\u001e#PV\u0010!##J?9}\u0012/!\u0001\u0014T9\u0016mK\u001b\u0006f\u0000a\u0004IY\u0004I[\u0010$hT\u001aSŊCeO+\u0011}j3dYfO[Â.EjH N[\b8WT2.\u0005;\n!k:K25@\f\u0019`\u00182R\u001cJ\u0010w$#'}\u00005ꅎ1v\u001cI\u0014TVb)Tk\\CqX)&hM!-t\u0000\u0003ʠn\u0003\u000fU\bh\\yV/RP}l֫\bq\u0012dRC!02R#&9W@{R\u001b.2*,ނ\u0012JX\u0010f#\u0019\u0000RW!m\u001a\u0010c|R\u0004+!\u0012\u001a%،\f?\u0001~XANk\u001av\n~W\u0015R<\u0019xK\\xAv\rendstream\rendobj\r23 0 obj\r<>stream\r\nz9%\u0002g\u0000z`\t:y\u0018\u001cjƷh \u0007\u0012x3J`\u000fv:m]i\"F#6\u0007F5rn\u00047\u001d\u001b\t6p+\"6p3l\u0010\fppM\t\u0011Vhp@<׻]\u001di\u0007\u0002U\t5R!d˘3b\u000b)dC80\u0018Pfm\u0005`[g\u0000ROUڮ`J<\n[\u001a5!(iVAg\tHKbB\u001dR\\'¯7ł7\tP^AY:\ntԐ\u0001Lw2|:|#ŭY\u0016eU,\bɦb\u001f@'sؐ\u0011z9tu\u0010>#T\u000b)\u0010Mn%\u000e[`TRt\u0013T0d\u0000:=za~daz`%QCQ\u0006O!d2LP2V\\*`qyU# \fQ\tAk\u001ch4z%\"ȴ\u0011 2@3%s]rRHw}!oܽEb\u0006\"D8=0cF\u001bԂަ\u0019=\u001bDȣxʣr\u0006(=[\u0012$BpQdÃs\u001d43\\ĴzY]ёx\u0011k!nuo@Sp&B/%4+\u001d,V\u0001SƐ\u0007\u0000_9x\u0018q\bX2\fk$@O\u001fR\nD&\u0010mt\u0003\u0007\u00113\u001c\"'\t\u001fgvdIgy$`锕\u001dA+2W:\u00041XSThU*AB\t\u0017\u0005Թԡ\u0005\u001ep\u0014<\u0017I=}+3u39'pg\u0015kr$\u0011'\f)R\u001d#\n/\u000f\u0005ߏC :e|R\u0014\"VNc!\u0015bk!co5B4њ}\u000baQ!EÌd\u0000@\u0017d4sZPzq{q\b:'\u00072d\u0007YBOO!SiG\u000b\"yƇ\"wQH}7I3;\u0017xѓxMi3h\t\u0015cnO\"+tϰ\"S19^\u0003^@}]<''t9hNGT${J\u0011\u0011at\u000e9^Q\u0006\\v$4 \u0014L\u001a[G&+ըwdh{\u0002\u000f&uF}C\u0012\u0010re琝\f\u00001\u0007a['W3eJ|\bG(Ľɨ\u0011H7$\u0005y+TG“aQ[4('V9B߷\u0019ݾ\u0007qIͤV}CŚAP\u0003-0ofЛh!0CЪQzE V\u0012a@dD\u0019tTc5I\u0015,%DX^BOkaz?ԊR\t<>x);2S\u0013]0IA}Oa\u0015^(+=!'n߷\f`!A*~:)C9Kq%œ\u001e`N6%<6.T`g\u0007o9FM\n?V}\u0010\u00053W\u00063}ߺ\u001f=޾\u001dBjW\u0013q(}0ڋ\u00143ڋ7텣s{\t^\u001d^y۳Wg+\u0003^ZcdVZ/\u0013i^Fc0Q/#q\u001413]g\u0003lDg\u0001\u001c(B)ZA\u000121[bD\u0013zYDz\u000f|Nѽ^,^/NlX/\u0007#רH\u0000\u0005Q/T\"V T/\"J/ʝI\u0007H\f\u000eew1蜅^@'\u00024-G̎\"\u0003Sw\u0014Qu\u0011+٢W\"\u0014\b\u000e\u001c`02\u0000+\u001c\u0011+\u0011\"u{Z@z}+A/Q%GLkפ?\u000b?\u000f\f\u0000Z\u0012ZUt6aqg\u00162\u0000H\u001d\u001bH#q\\@`%t[_X\f\u001c\u0011ҳ]w˒׈5ϫmyyM(y\u0001л=A=\f\b\u0006e߼\u001c\u001a\u0017L\u0019W\u0018)\u0002*`-\u001awtZ\u0007#u6\u0010\u0016Dy.4+Ɛj\nنwSj\u001e2\u0000v25y\u000eEjU)/R^zR^-aS^AS^\"L\"\u0003Qy\u001dPy&Pye2P:*姼\u001a!Kyٔq\tt\u0018\u0000\u0003e\u000bԐe婲k\u0003v\u0014:>̄\u0019\u001cb\"eC\u000ehd\u0016Vy\u0005\u000emcSݴb`%L3\fx3\fPR0Pn\u0018\u0000׍.\u0012%s\u0007*\u0013ؗN-Xۙþ\u0014f.\u001d`\u00162`\u001dĺd\u000f\u0006(\u000e\\\u0012jGF\u00012 WWԥƁ6%4x(\u0006\u0001\u0010uWx\u0010Q\u001a4o\u001cJ7\u0005\t7'#,WWAC]ApLhU,\u0019yq,٧傦\u0005a^(A\u001b9O\"-\u00034\u001d\u001c`N\nי#578\\!q\u0007|%v*\u0014\u0010Q70\u00176\u0019o\u000ef%vѪ7zXg\u001e\u0004\u00046\u0004F\u0006@5\u000eA\u0010K\u0019.$\u0019|HN-)\u0019\u001c\bƌHH vtŻ5c}\u001e\u001eV\u001dO5OOAhc\u0011\u001e\tx\f0k\u0017tA\u000e/\tE1\u000bg!Һq\u00155w\u0019\"\n}t\u0016.B'=TCPrJ\u000fՐ\u0007\u001f\u000f>\n2ڔgeoϙ\"f2b{\u0003 9\u0015[EX`ˢbC\u0002B\n5)\u0015)\u0001D|0W0\u0018hidɎ4ϕ,!#\fM=Ϊֈ\u0000&8$Mh(l&\f\u0017\u001c<ł39YJ\u0013\u0010aMQd@\u0001wpp\u001aR@\u0012\u000bFB6QM\u0010O$~l\u00183@6D_4\u0012!C\u0010Jp%Jz`Du\tܘo\"k\u0001\u00032IO0bZYve\u0005\u001cwq\u0014\u0019FpBn2h|xg\u0013\t5(\u0015l\u0012K$$$݄b\u0012Q'G^W\u0019cE|*qr_)F Sy\u0015\u001a\u001aSIp.\u0002b\t\f6\u0007r\u0001ʹ}') N\u001a3K6KިQR\u001c\u001c\t>\u00123C=%҄M>d&t&!\u000e!3@\u0014|fK\bcL &\nh'\\No#(+hmj+\u0014\u0014\u0010smX^NJHF֐\b-=Tdzm(p\n\f0qGD\u0007{\u0016hG\u001e`QLԝ_T\u001515\u0013ƴK\f\u0016\u0017lvv')iӕ\u0002Z(Y\u0016Z~M?ҹJ3@)=ԖFa(=XG=\u001c`/\f\u0010Lh\u0015\u0003\u001e<ܠPج\u0014x]Gl\u001eY\u0007\u001b\\T+f\f\u0014T\u0017`E\u0019V@6+-\u000eLAAщ$J\r4PT!mܶ\u0012Y\u0001\bDhM0\f\u001bwB_B\u0006`\f\r]ë\bv\u0012\u000fqЌ&*\r\u0000yqy\\XAn\u001c]\u000bzہ#\u0012Zc\u0014I\u0010l\u0005i\u0014\u001e9.hlz\u0019e\u001du\b v\u0011@,;@`S[\r'\\|],h\u0005X\u0002:R\u0005oAU^nb^N߁K\u0019D7\u0011o\u0003)[b8\u0011x\rNNey\u000e\u0017tpe`Ǒ\u001a\u0010\u0019\u0016ex%Fh)\u001egB\u0000^\u0000\u000f[\f~\u000e{\u0003c@\u000ew\u0005RGse3yi+ߤr;#S\u001e‘h \u0018b\u0001EYW\u0004,\u0015\u001c\u0006+8\u0003\u0004Z\bl\"p*@UHSC\u000bK<\f\rgƘF\u0014?l\u0013\u0003KH\u0003n$\u0003Z2 fQt\rO4G5 \u0002@Iץ\u001e9\u0000\u0016\nt?\u001e&bIl\u0016x'[\u001a\u0011A&oƔBO齁ZKs:+\u0012\u001aq\u000fڤIqoD>.c\u000f5$\\}\u0000\u001c&\u0011=3(F׉L\u001b\u000e\b\f\u001a6\u000b\u00025nM\u001e_\u0013\f\u00150hJSB{T!\\C\u0005p\u0019\u000fT\u001c\u000b瓸l@8'Q'\u0013LlɌDyO-i\u0011\u0019\u0000(a\u0016\u0002u&5Au\u0000_Alә8\u0013H죙!lt3xˍ\u0005\u000fVz-J{P_NK՟u\u000fէCխ\u001b-䗄,\u0019\u0000\u0018<\u0017)G\u0011,vü\"\u0015I/6\u0019%ܥ f\u0011\u0016}\rj2LrNɠO\u0019u6\rs1\u000fʡGEw$ӏNf2\u0000bѤ\u0012\u001f\fpE[X\r3\u001a\u001c\u0019@\u001a*3ji\bi/*^\u0019i/\u0002o(n/TW\u0015^\u0012\u001e\u0007^(l^!\fi2\u0006zic\fK\u001exAzdF\nAdlʦ\u000e2\u0006\u000b-VqT\u001ce\u0016d*h%'\u001b̈́3;c՗ׇK\"b%#RE\u000bW\u0006Rz\u0015:{ƹ^@^)GDzm[A$T\u001aj^\fr^x+^Tt-\u001c\b{2Ksm4N\u000bKf,3\u0000˝\u001cҁp޶\u0002flBGP\u0001rz%R\"}Ob\u000fDtz2H(.8\u0016ze]5W3A{砗\fWЋ&G\\v/<^kEN'h8sO$VgS\u0003Œ\u0002rXz`\u001b\u0015\u0000ze@ ^B/\u0006C/4@\u001c\bKBk\u001eB/yOD12\u001a&\u001d\u001a~^\tT?/v\u0001?L\u001eI2\u0019}\u0006-\u0003$8\u0007P$\u0012_\u0004\u0015\u0018B,Od9tYIV\u0015\u0005fD=\u001dSjrcټ~a6/\u0011Ka^\fMa^)WFW?K(KW\u0006@\u0004\u0018c@\u0014\u00010N\u0002I\bPG[\u000fô\u0012\u00046V\u001bB\u0007\r\u000f\u00192\r\u0006%('\u000edO\u0018\tB\b9\nyguVԏ\u001c]\u0013\f\u0019uA\u000e\u001cj\u0015)-!\u0017r\u0011\u001f+\u00197rZ\u0019-Ipܖ3Vg\u001bgICߵ\u0013\\\u001bATpl\u001b\nlL\u0010ko\u0019@\t\u0001\u0011\u0003{I\rsDvT\u00137\u0000\u0019\u001br'aF†%KlT\u001divUErN''!0\tC\u001e\u0003PI\u0007\u00198`\u0000hl\u0019 \u0003\u0001mA\rDQpI\\ԝ\r\u0013y&w{V!(Xu\u00120糘\u0000\t\u000eJ\u000fv\u0001eOM\fPoP\u0012\u0019}|jீ *hb\u000fXX5%A\u0006)2h䶇!v;sx,[m Hô&\u001b!\u0003今!0\u0004\u0003]ѴqEㆂF\t{7\t\rD/U@GHcC\\\t$Q\u0019ܻh#9yA\u000eX\u00000Z\u0018LHg2/Y\f/xB\u0013/\u0018I/:*/ȵ~\u0005\\]6ܜI(הh`\u001cꞦQ,K\u000b\u0011)8a\u0001z\u0007*K39p6+\u001dc:N|7Fe\u0012x`qm\u0015 \rϠP>Q\nＣtF\\*ۆ~\u0010!j\u001bC\u0000*Z\u0010-\u0018C|/}\u0004g\u001c؉8B\n\u0012\u001f`)O!i\u0004\tҝ9\fʌ\u0001M\t\u000b\u001a\u001a431Q҈<\\Tpl\u0006\u000bMp*}\\\"\u000e\u0001zIcbЂ\u0007ԓAg-\u000f\u001c|\u0014@Đ<8\u0019\u0010\t\\lBv\t\tBvh3\u00030v&\u0002,t:0\u001a~gU1F\u0017QA\u0012kG>HC-:̋k֐pOZt8V4D͆cP:Nnce̎0И-17۟S5X\u001a3S$!R^A>Zh Uu\u001f)LJ0Hv0Gl\u0006hU>a @ml\u0017s\\Aoy\u0002C\n`֑\u0018\u0019lKфé3\u0000`yD@u&'6\b6\u0012\u0018xB\u0014\u0006[PZ\u0019)}31iXx\t˺ie\u001bxBXQ`BY\n\bR+8\u0003̰\u001a\u0013\u0003b\u001a\u0019\u00116-*H\u0004l8sg\b4D\\\u0010*Tߑ@\u0012,qL\boq1\u0019ފX\f)'/[v\u001fE\u0011UpX\"\u001dqX\"\u001dq+\u001c1>Ïr\u0014r\u001bOHƽY#\u000et\u0006KEE\u0005(M .X\u0012;uKHU\u0002`VqYHؼ\\qG\u0011鬔QZȌe\u0013ԟN\"\u000b!\u0003e8#$q>'ތ3bn;\f؀\u0016;F\tZ\u0003cR]SjIemfqH\u001d׼cMOE JB\u0001F\u0013Xx=\u000b\bT\u0006J49t:=2\u0007FFWʑºRIBƵƧ^]Ribd\f=(\u0018bDA\b 2\u001eu)(\u0000dY/qU6D\r4nJ\u0011CB\u0015$\u0014Z\u0016\u00191\n/ali;\u0006D\f^\u0003bJȇ\u0012'%*\u0019C\u000fK7_\u00122A\u00168\u0006܉j8کm플HÑ'Ռ̸\t\u000bcq\u0005LVHG`z\u00010Ơ\"<\u0003\u00120F\u001c\tdY5/\\f:\u0003\u0012\u001a\u0004DuR\u0013\u0013+v\u0004:s>2FsNpZ\u0004$@S)O\f4!4\u001c\u0017'*\bPT]G2mdiČt\u0005\rA`6V N\u0012Re\u0004-\u0018XLA!- \n\u001eE2KQp\u0012҉'\u0004Jڢ\u0004\u001a\u0013ޛW\\\u0007\r^C\u0000ɵo'\u0014;T(__Vl0PJsX\u0003\u001c\u0019Siފ5*\u001fU\u001bхC\u0011, \u0015AL\fVB\u000fهα:@Bی\u0001\f\u0005}\u0014\u001d\u0017 œ\u000f\u001e&X4\u0014h\u0017\u000e\u0001FRX]!&I9u\u0003G^4T#djN\u0018\u0012⽼:\u0012mH<݃M2\u0006mbE\u00008PHS>g!RɄ\u001fO? Y\u0016\"tø\u001aɔ_?p-tE\u0013\u0002)1FD\u0011\nPB\u0004q}\u0004%~!z\fZ.\u0002{@t%|xI%\\ͣv)S@DȟTJ|/oi\u0007\u00032h1#@\u0007w\u00056/\n8\fgek0\u0003\u00033\f9F\n'|QI4sۜ%-奕|!M%02}DJx`>]6CM>FANf\u0007PT\u0006C&U@J&qUi4\u0004=!\u0001}`\u0000}}|)}AC\u0016=\u0002w\u0018`V\u0011aH\u0013g1L\u0019\u0019FKi\u000fOu\u000e_\u000b:Fm0AœK8R\"\u0014\n\nŪ\rx-X\u001dn_El\fC\u001fPC߳*\b\t}\u0006Hy޾\u0014޾\n}\u000b}/9\u0015YY(\u0013t\t\u000b\u0013uә{\u001b̽L^!\u0003$\u0017H{\\^+W\u0006\u00001\u0011{e\b{h\u0005{\b,{B&AZa^\u0011^\u0014Ե^\u0000\f\u0007èЌU\u0013pK\bX\u000eI`\u001c޵?\u0002{X\\r\u00060\u001fF\t\u001a\tJ\t6{56ZC^\u001a^R^d\u0004ZYX,kE2׫\u0014\u000bt\b\u0006DWQ\f\u0010Xq\u001bK/i\u000bt \n`RUq\u001c\u0013\u000fH+~Udan{QC'h\u001fR\u001d2z\u000eG6\u0004z1\u0010\u0014\u0000-g^6QQ,Q/F^R^-eUp\u0014Kp+U\u0018\u0017IE^z^Hki\u0004\u001a0+Ħ\u0006\u001aPT`av&|\u0016\u0001N\th\u0006(\u0010d\u001d%fV\u001c\u001d\u0002\u001b]g1@\"zRx\"\fy\rt\u000f1\u0011'\u000eYf8?~\u001aZrq\u0001s9fQQ\u00131ZШ\u0001ߔތHԝ^uh8Dv:\u0016*\u00167\u0002mXCK\u000f}\f`9\u000eӸwMtC\t_m̹u\nAﶞ3z.)O[艖DT\r\u0006QK7-OK\u001aZ\u0000ڸ\u001f\n\u001fO\u0017F,\u0002LXC\u0013\fM\u0000\u0012!*Pb=XVo\u001d\u0010\u0011xG-\rp\u000e\u0013Ho@޹CG!\u0003%\u0003RxEf8[\u0001[:\u0011\u001bW5[pi\u00191`\n\u001c3}\u0010\u0016S屆J28T#O)g\u00006\u0007\u0003\u0016\n\u001dZ\u0015\u001c Dj\u000bv+D\u00126uA7&\beZm16Q$\f\u0015W8]d6\f\u0013zj3@\u0001\u0015_qo\nï/5/XU1\\س\u001f\u001a(P\u001bhASlAS\f\u0019\":âdC\u0007E=\u0001n4g\u0007ʸ\f\u0014PT\tL*\f\f\u0014\u0012E3F\u0006ĕ\u0001!>orfFF\u0012Q/1R\u0006C\u001a\f쩇\r驇͏7X\r.\u0006S\u0006z8\u0003`Q;??\u001f00O\u0018Μ6M+&y\u0010\u000faM_\u0013@1T1p.$C\u0016h\u0019(3\u001c?\u0002!\u0018\u0001\u0005܁r4ń@\f`\u001bZ\u001e\u0003-\u0003qǗ\u001a5wAʅ8I:t\u001f5$\u0010tG\u0010\u0011\u001dG\u0000۵ʧ\u0012r1/ *\u0005GX\u0012-F\u0002GOIU\"g\u00120\\핓\u0005/.i4 8\u001a5\u0014˧}\u0000q\u001f4\u0011>dJρf\u001ck\u0016|ڙU\b\u000b\"uo\u001dV/\u0012R#DR\u001cEf\u001c\b\u0005)\u0012Y Yeug\u0000 )I2)`wtt67u܊@2\u001df0\u0007\u0014i$fh\u000f!\u001e\u0001܁J-\u001b\u0000\u001b'lVA\u0012'ƼA,toX\u0002\u0004Lb\u0002E=8E:0jD@\u0013[ˡ&^\u0011&B%H|\"-(dت传×y\u000fsN\u001bQ\u0006Ohi^Da\u0006Ȫ\u000f#6Rٷx$\u0000QTt\u00138\n\u0005]\bSL\u001eIAz\u000bPcYp('\fL\f\f@\u0001cS`9\u0016$yWDŽWOlI\u001dFx\bil\"c2\u001d3h\b|\u001d7%\u0013T\u000fh).I#Id\u00000\u001d//BOr3\u001d\u0011r\fߩ|@8J#aX\u0018\u001f\f~%͋H\u0015lˈh\u0016P\u0004]\u0003i\u0011bdO66[9\u0007~9=C;n1uJex\by2\u0000#: l\u0004D}i\u0000L'\n\u001f飪)F\t;~~d\\?G:[j0\u0003CH\u001a\u001aD.>4M\u0006`G\u001e IR\u00074\u0017\u001eM@\u0010~,,3\"\u001c\u0010$C\u0010cȄ\u00121\u0016ѨP`\u0004hp-dj\t\u0014uc݋`PʨT#ՋvM\u0000\u0013B?GO\u0011B\u0014(N\f\n9:\u00130VQs(Ah\f%\f\u0005F.J\u001aK\u0002+R\u0006ͣD6T\trMS\u0014(n\u0012Eq=+CR1M\fي\u0014\u0014`1KNmg\u0012\"[=巭#\u001aH\u001c\u000e+E|FKؼxC\u0016\u0010\u0018\fp28[\u000fS٨s)7kR/U\"XuBw_e¾/%K7:GؖKOߛNw\rS߷P&l\u0006\u0013=%\u0011}\u0006p\u00184rV/٘Xjz\u000fh\t?酟6\u000b:탾F12i\u0007\u000f.E&ՁD\n$\u0004+֥WO3\u0011=\u000f㾗\f}\r}_ˆ7Cߛ\u0018\u0002{\u0011\u0003##=@`\u0013K7uu\fУT\u0002rٓ>\u0002\u001d\u0005w{.k-ba\u001ba/\u0012d4za\f$8#A\u0006N\u0016GD\u000e ]\n\u0010\u00022z\u0017\ttg7a[Oy\u0011]^kS{ׅoW2ir+\u0000ٰ\u00075a\f y\u0019ewZjQF\u0012k\u0006zDzT\"a\u001aA \u0015֋G@3\u0000a\u001a,5\u000eS\u0006fzʢ\u0003>\u00195\u000b:E\u0010\u001c\nfC^\u0001!\u0012t=Y/RX/X\u0006V\"\"׺\u000b\u000b\u00129ilޟR/R\u0001Rǫ׵\nW8\u0003\u0019@8\u0002 L\n43,\r\u0016\"l\bن)t6'ZH4 J\u001fчZ\u0001Qa-\u0017\"t{\u0001b\"l\"@6'@\f\u000fr}D\u0019p$~#Rk! D\u0002K\u00184XK\u0012X\\yD2A`#2\u0014f#\u00108\u001e\u001betLD됭\u0016f\u0000R&d\u0019>g\u001b\u0015TEd9Ui\fZ\u0006ٗDIF\u0004\" kٓ5+Z@6wgYKX0f*-Nx+e}\u0000\u0013:#5JѽIH\u000b\u0013)D\u001f\u0017<\b\u0010fG;\u0000Wr\u0000MN\u00013g\"d@\ra-Hm\u000bFF\u000f\f&\f,nj7Х\u0001rPO\u001eAs\u0004E\u0002OCѰ\u001e\u000f$\u001c\fGHB\u001c\u0001v8B\u0006\u0010I&B\u0007M\u0019$\rp\u001bhR><\u001e\u0016T=lbWD\u0002_\u000fu\\\u0014~j\u0007\"J\u0001L?^Y\u0002Tʨ\\\rV$>BqJ\u0016\b\u0001~P(dş(\u000fun:k!HۇJӢfa6\n%\f\u0010+\tDL-\u0019dw\u0000\"\u0015DjHx\u0004\tT>g\u001dQ\rPC#ϠRp0_RA&\u0012PS\r\u001aj\rM\u0010\u0011\u0005zFQө\u001da\u001bN+H\u0006h\u000brg8Kxӈ\"Ӹ38%\u0006\r݀\u0012Lԡ2\u0007\tӄaӳu6f\f*Qa4KU3EI\u0019f\u0000wcQfrb?Eh\u0003GtS\"P\u0000\u0011\u0004d'E>D\u0007z\u0004j!C@F\u0002UɕFyS~f]q?S%\u0000ق\u000b#\nLU/aԜYQhzP'i\u0019,NOvAXژ.K8\u0002yx\r\u0013 #mLJ!\u0003Nf{\b\u001c\u001aq\u001e 5<\u0013M\u0016&\u0019\u0013f}Q3U\fm`0\fe`\u001d\u0003\u001a{\u0014T\u0010*V0j5\u0003\u0007j\u0010J\u0007˯ꢝ\u0015\u0012)v%v\u0002t^1|,/,)\u0001]:Z`\u00152ć)\u0016+'\b<\u000e\u0014IVs0uq%&\u0003\"\nTᧉOnQR.)F')C\u0014\u001cB#0Xl}X*\u000f\u001c'\\\u001b\n\u0015{\u001b\u0010 \u00179\u0002|b\u00002[l'CD:h(4D L\u0012nE\u0007Tt}\bDfc\u0004J=9\u0018Dv\u0014´.iWk\u000e9_\u0007\u0013\r]3\u0007dj14F3Xu-!\u0001\u0017\u0014~\u0005\u0011nn&\u00171آvXaM\f\u000eJT+\u000fq(pl\nV\u000f\u000etNe\u0019nyBq\u0001@\u0016\u0002\u0011\u0019a\u0014֑Xpy-Z\tg`\beW\u001421`ݵ\u001a}eYDH].vWg+\u0003 d\n]f뮱` q\u00177n+\u000bPap\ng\u0012j,!\rn`7L8/\u00139h\u000ew3\u00031:Okp1T@€N]H]q).BrW/%OR/wɪ\u0002w\u0002w\u0005][.4X\n\u0000}d\u0005T@E\u0006+l%bNY\u000f$g@D]-k\u001dR\u0004Qr\u0000G\u0013Ky\u0012'\u000eAGjBI\u000e.s\u000enS\u0018\\\";\u001e\\\u0019\u0014+u*\u0006\u0007&݃Mă\u0004\u0005\fk\u0018\u0006WN\u0007Wo\r\u001esS\u0004PCN)Cm\u0018IKo\u0006\r6\u0001V\t\u0003\u0004\u0012\u001c[,#ٓ&B\u0015\u001fc%*\u0010:vi\u0006v}\"Qv\u0015vq\fvLțUB44z\u0000G]C]X+ٮk~`\u0001V\u0004~D\bT\u0018O0$SF#_І33t\u0002E\u000f\u0007'8\f 齱LKYne{\u001e?U6\u0019r\u0010\u0018v\u0019m0O.\u000em\u0017\u0003mW۵vto.]9I_t\u0017\u0004\\S\u0003(j\u0005BV\n8\u0011c\"\u0010\\F\u0015\tW|RX\n0e\u0019dYGh#\u0000m专Ɲ3ay\u0003\u0004~(\u001bg\u0001E%e8JÀ+.\u001b\u00187\u0000w \rB 5* j7\u0001|\u0003*M\npvD q^_\u0015\u00157\u001f\t1,~f^Y83e+\fP/F\u0016<\u000e`\u0019D{\n^G>V0A&\b3\u0016v\u001f\u0011,y\u0019T`\u0015Ӆ!f:6\u0010\u001b`\t9H\u0015J0H4$f\u0012^\u0012ȎTV\u000eZ\tZ30\u0006g(\u000f|)k)Q\u0000!5j\u0004\\hZ\u0016i\u0017j\u0003n}hTH\u0006\u0019B\f'VDw,/e<\b-@\u0001\b\u0005;ڌ\u0012PNtmsT\u001b\u0006z/-us\u0000jdu\u0007cfͬfFA\u0004\u001c\u0019͹\u001cYI,KFmt\u0014\u000f)4L\u0010i\u0006BP\n˳\u001bp\u00021\u0010c\u0001v\fZC\u0001DD{G\t(\u0013\u0004*\u0000(Y=`6\u0016sCˠ<)\r\u0018h\tiVhg\u001aju(Jj(s\bn\u0019\u00003%\u0012\u001b)x6\u0006\t\u0018$f`2\u001b\u00037ZP\f!P\f!LpB9Kׯ\u0019S+\tJ(\u0012Li\u00151\u0016\u0005v3r\u0000\u0017&Zi=Z2\u0006z61{}l\u0010\r\u0012\u00001P3@\u001a\u001bwdn\u0018.\u001b\u000e<@\u0015\u0000E\u001e\u0018L!xG~-D\t|d\"\b,\u0010xR#Ȫ\u001a*\fYXu\u0018DT_ӷaR\u000b\u00101%Ț\n֕Շ2be\u0005=d2w&Sk^\u0004L\u0001.ȦD<\u0011?~\u0019MA\u0011MZ\u000be\u001d>@m\u0007oe؋\bkE&\u00043MH\u0019fm\\Z4\b\u0003\b>\u0010\u0019@bhaJLL\u0019v=F!;c\u0012lhd\u0000\t,MV\fV\u0017E\b\u0016Ga_\u001ae,)C|\u0010U\u0001\u0007a\"edVmA]砄+0}QtnA^5x)d\u0005\b\u0016\u001bA\u0006/.)x_TVː\t\u00037LPNN1L)dp\u000f\u0000=H~!s\u001a=3\u0007\u0018dqMV8fPBXӴ\u0016\u0019c.c\u0013\u0006\u0006\rנ:\u001d\u001c\u0004d[&\n\u001f\u0015\u0001|U烤H\r1\u000edDR䂥\tE\u001cuʣ\u000b\fpp\u001dVa@p;\u0017\u0010d\u000e,tBy\u001a\r\u0011\u000fr)C\u001bR\u0018\u0013\u001dH6w8\u00145z&ɑb\u0017H\u0016qK\u0010ꪝd\u0000K'\u0013V;c(\u0017\u0015QM\u0015\u00021ۄ-A\u0016A(/5\u0003cP\u0014Q\u0011Q\b2GQ8\"\\gp(\u0012\b\u001bd1Xc\u0018d\u0000gfʰ(r!E*#hHJ\u0001!Q~\u0019N\r\bt|^FQI\u00167N(tTzxr\u001aHٚ6͂U\u0006\b\u00198^mIMW\u0007HVI/4@IP@^yvU+\u0002\u0016[\u001fH@LFEy3N\u0003OBxD\u0007OCf\u0000\u00032/2\u001d8/J;/Ç\td\u0005߅q\u0002eb\u0003ߥ)]%Y\\ OU:\u0015we\u0002{\u0017\u000bu\u0012`\u0012Uwu\u0014w}\u0004Bbb>ѳ\u00031is\u000fPǞ\u0001\u0011ܼ\u0005tT\u0006,JQLH*'\u000fm.\u0004.\r]\u0019 ~-\u001au8ݥo\u000b\u00023j\neDuyEh++1vJ]\u00070\"wWwXð\u0004\u000e3LpY\u0006ྤ\u0011v\u001e\\Е\u0001/\u0005e7v\u001f_g\u0012AS\n&\u001dPk/\f\u001aQ\u0019*0ܕm! )(rQ'\u0013w8&\u0000]\u0014S\u0018\u0012weO\u0014C1.\u0002K.ϰj.y\u0005\u0003OHe\u001e\u001bm\u001b\r\u001b\u001cx6Bs}\"\u0010Po#\u0019c×\u0019/AKBB\u0006\u001a\\5X\u0006kp\u00050\u001bwu\u0018],\u0004.ETMMqW\u0004\u0017p\u0017N\u0010p\u001c\np\u0017\bpW\u0006\u000b\u001c\u000b\u0001\u001a\u0007:\n8\n+2\n\u0006\u0002\u0016I.\r\u001ch8'B<&\u0004uz\u0014\u001avYk:\u0002%]DPgtp98xp;2\u0000\u000b.\fL\u001d\\\n\u000fg\u000b5>;\r7S'J[(}640~\u0003A9\u0003'q\u0019R3\fgAZܹ{|N\u001b\u0012D\u0018U>8~\u0019̧V\\11@M$88\u00183\u0002̶ ܯ\"\u0015GV?7\u0003h;,ZjB\u0003#*\u0003n!Bp\u0006a\fN\u0019X̀I̩)ḏ#zDЁ?rzS)7k\u001f{S\bS5G_e\u0000P\u001f\u0004/O\b\u001c_\"\b\u0003\u001d8!jd3v\u000b\u0014CD=tO#=|g\u0003\u001f\u001bZ'x39F\"\u0001OQY\u00171t\u001bUt\u0019\u0000ß,\u0002^\u000be(\u001eˢȀ_&#DQ}\f\u0007\u000b% ĤD`[|\t&A\u0003\u001cM\u00151$P*[Ry7\n\u0004\u001b+\u000f23h 'JZf>H\f10`9lJ&\u0014%\u0014\til!,R\u0001U~T+HU\f\u001ckeo\rm\u0016ŽdKXi!\u0005\u0003+BudӝaxQ)ѡR\u001eTr`\"`6!>x昜\\am.\rA=\bV\u0010\u0007\t3\u0000`#Z]\f۬-Ʀ0\u000bPb{Anέ:\u001a\u001f\u000542\nW\u0017BJmt.F\u0017N\u000f|~B$\u001c\u001f#f\u001d\u0001bE& Y\u0014S\b\b)@\u0003_kTa+nPa”xc; \u000e\u001fCPh\u0003Yw\u0007^a\u00130xA{kaZ-%F\u00068?7@Oj\f0d\"\"2g:j\u001dH\u000fQ\u00129+j5s`ؚNG\u0014'+\u0001W\"\r^dSri-8223XW\u001bj\u0002\u0011\n8L\u000e\u000fD\u001a\u0015(|\u001a8\u001f$_a8]ڵ\biő\"\u0011H\fY\u0011\u00130Ȓ\u0001T!YaԱJ\u001bӡ\b\u0003\u0014&\u0007EyT2r}2\n\u001f}\u001e\u0010vCt 'zx5\nȑ-T#\u0019\u0000#Wr]Gv294\u0014QO+\u001e/\u0006Y(}S\u0013M\u0010\rP\u0015ɜ\u001cMP$GK\u00039\u0001T|\u0004\u0007>@yd,\u0004`I`5iIJl\f~R1MHgEᦊ}}8pK!.l6h\u0018Ky7{3ܽ&\u0003`a\u0002F`\u001e\u0011s\u0016B\u0015NxZ\u0007\u000b \u0014ZF\u000f(n\u0004¶4\u0002\u0017\u0018\u0005\r\u0001V1%U\u0017d>g4a\\BE\u0004}svj\\a\u0019h-'1O15 \u0005zE9#J_\u0002>q\u0007,Xuפ\u0000f\\T|9ф&$uԆx9@\u0018\u001d3PQ>]#H\u0002\u0011\u000f}]TDK\u0001N{7\u0019xJ\u0012.gSHF\u0010\tO<ϴ`j&\u0003M鑆zcC̚V^2W\u00065z*QBpS\u0015OH^M[J\u001f8`}ʰ\u0007\f5EB&*N\u0006@+\u0018yya-y^yQ@y%D\f\u001b2@ZИWZ\r'0Nxh5d1r_I\u0019@C20a-\u0017iqˋuIBԊ\u0002uRx./\u0006&Q^q(3C(/B\"ÐWxe\r$^<`BE)G\u0019Va Xm\u001f\t\u001a\u0003xLЃ\u000eb9)WAaNjZKU\u0000\u001a%1^!=^\u0012C>^c1^Qa\u00047^+\u000e%^%E@C4A,]zRd\t/=\b0\u0017\u0004ΉJfN\u0001(w \u000e\n\n*\f\u0011Ҋ0\u0013:x:\u000epԅS2\u001a\u0014Bk\r\f\u0019 E룈It\tݥ\u001dݥ4\u001dPsL\u000f0\u000b\u0004Yt\\tä[Wt*\u0014ݥnR\u0016\u0013\u0013e\u0000qWsl5ن8\\z!c>,fܕ\u0001Ԍ\u0006V\u001fB\u0016L\u000e肔\u000f,RWPw]\u0010O\u0016-AZL\tꝞơ\u0011h\u000bS[͑yEDT\u000f\u0000\u000b:$k!3@=,&\u0003ªH!S\u0017*A%' ؤK <.\u0001SG\u0000ƁZ\u0004\u001c\u0015^\u0011\u001f\u0014K\u0010\u00163\r\u001a\u0012#\u001a\u001d\u0012Yj\u0001ndsAeo:uw\u001dکOJڨǢ7\b.\b7d39\u000f\u0015AMWRnXQOql\u0006B#3bTY\u0006\u00184\nk>evD<\"ef\u0007J鑕#>\n}2PCp\u0002%Mw\u0014M\u0016\rQ\u0014Շ6u'\u0006\u0019\u0002\u000bS8\u0000\u0004->^ӝ\u0005D\u0014ѐW\u0004cҭo')\u0000qʵIII\u001a8\u001ba\u0011056464\n.!i\bJ2\u0000z (\u0001SlF\u001dD,0=3)\u001d熛zޓ#w7t\u0017=2ڕ\u0010މ\u001c$EQ\u0016~/e=9\f`u\u0012\"&r\u0019D:,\u0007\u0018\u000fK\u0018Ȝ-u08\u0017{k,&:\u0003Bv.h\ni8\u0003:\u0001 ;Ȫ$23^]Q잡ƴ<'\u001aw֋\u0014\u0001\r&0p, \u0011E2*f*C\u000b\u0001j\u001dҩ*\u0005\u000e\u00170\u0019R\nCLsCt%wN'w\u0019`#zl\rCI6Zs)\\\f\"BB{?<&~|b%$l,Ī\u0003!\".Ex/\tU\tL/EXr\u0018\u0001O\\dJQ\u0005LWdHNc=\u0013Ց^2m%o¸\u0015D'3<\u0005\u0013[ު\u0015<\u000fW<\u001b!y=xUi1@\u0000O{*aB \u0004A\u00116\u0004+\u000f\u0001\u0000qQ\u0002\u0011p\u0011Ƭ(tW-7+3+3C\u0006EL=\u001dt\u0010&Ҩ& &\u0011\u0001v\u000e&\u001drX\u0017B\u0012@\u001dO%,B7:JTX\b!\"(L,?\u0007ȝ\u0010%Sư~EDQx9ݠ?bP\u0000\u000b\u0003$!&\f7\u001e\u0006bMq@&\bCim(P0K\u0005̞J@,sJ7G2h\u001f\u0011Rԃ\u0004(\u0006ƥ+ư`KHcK`\u0006p\u0010~\u0003,\u0001^\u0004zV\u0018uG\u0011ҭ(L\u0019,(z\u0004EB\f@\u001e\u0011\u000b\u0011$1#:6c\u0005+m#\u001d\u0005FƐE`(gK2a\nK1]j=H:3Y\u0015E*\u0011uVs\u0004\u001e\u0006\u0001E^nQġ@CJ\u001aKi\u0004FG\fHz\b?PL\u001b\u0018\t1N<ℳ\u0004\u0011ځ7c\u0006\bLf(!{\u0002+I\u001d\f\\z&eN5!+MXO\u001b\u0013駬QULi.${S\u0002\u0004K\u000bL\u000fB\u0001rr<ˈN\u0019 \u0005D+\u000f\u0011p1\\dRdXldՃo6dD0\u00150@\ryѧLz\u0004~vZ\u0019bL\u001c\u0000\u0014aB\u001fL\u00199c(Te\u0006\u001cYWZٖ\u0017l-\u0016qI\\\u0005\u0005+F^[\f&o\u000eԗC+Ȋb5\u0005*UXeUf\u0000`j\u0003&<1\u0004ߛ\u0015J=c\t\"uDV@\u0014LHO\u000bo\u0016[\u0014NWvr\"՘YDgڃI p\u000bu3:x6L\njH]\u001a$ǖ3q\u0005IL\b:\rc(ϧg\u0015D~~\nDaFDSǁV\tՐX2\rE\bf[\u0000;kֆ\u0006,\u000b$l*3TZL$V ;r˸II3K/<&\f\t\u0017\u0003M\u0001(@D\u001fiF\u0012\u0011&\u00153@f7ƙDce~xlU?j(_\u0015dM\u0006\u0002\u0003fX9a1y]\u0012\u0014܏\u0007d%\u0016zK*\u001etf\u0000QBx9\u0005\r^LH\u0003hp\fH!\u0002\u0004yb\u001b|=y*|STC,Tb\u001bc\r\u001d$fmKt\u0013Y\u0018\u001a0\u0019LV@\u000b\u0002nP\\~BnlxU\u0004W4N/ W\u001a\u0006A*P\u0018\f\u0019NAG_Ĝ҈Xб۾:b%+)Κ\f#:\u0003\u00104\u0015isZ>\u0003RE\nP!7&\u0014\u0018\u0005/l0:$\u0016uFZ葑EbZ \u001d8.\nԚU\u000e5s'5{bϥ\u0019;=3VD2aI!zkRٓ6R\u0019Eu\n\u0013P'\u001e\u0018\u0006(؄[]G>\u001c~ 48h\nV!3!\u0017a\u0017\u00032\u0004Jm\by\u0001P04\n+Z\u00127bBKba\rab0xb>@c^t\u0013qx5d\u00051\"\u0017\u0019`\u0014\u001bG\u0016֝0s3vU\u001b\u0012\u0012j@N3w0H\u0012$>\u001fn\n\u0001z͆ \u0001{=Gђl\u0015/sy9CR%^%\f)uT\u0006\b7\u0019eFîa\u0010(ǰ\u0012՛\u0019뼕Zr\u0011\"uӃu9gi'\u0018Mv\t=A\u0001乘k\u001bN\rP\bD\u0019@-\u00033#K6A\u000fO7A'U%vP5\u0015A\u00158E9T\u001es\u001c1'\u0003\u0013\u0018Im#3R\re|(Aۛ8o\u0005yiU\u0016E>\u0005d<\u0015$\u0013ZAй}1zٶ^Wh^W\ryz\u00127+\u0019\u0019N\u0002\u0001W\u000b-\u0005\u0016d\"M@Fcy\u0003\u000fp(쥤gF+\u0003\u0003z~E/K\u0017͆5B@%\f8*^WLRkUh5™`a=\u0003J)\u0004Qj'44%]jQ\u001d\u00027\"}y~f^Wk\u000b̫\n\u0006+\u0003(By\u0019\nBKK(/@E^\u0003\"UE'/\u0015\u0004?\"y?^\"\u0001\u0003R;dgC6QIt&k!d\u0000{2-3x׏\u0017jX W% \u0005) /ȫ5ȫsu\u0005ApE\u0006ެ\u0002\u0005&j͈Rxn22E0C.!bW\u0005d\u0004\u0016ݬd\u00172m>\f\u0003)TH\"hr%\bQPu,!b\n\u0017K+\u0003X8S\u0010+^\u0015/\u0015\u000bȊ\u0002˭Exmh(^\n/S.\n/\t/\u000eA\u0012^\b/\r/\r/Ga\u0010^\u0004^\fV\u0005\u001c\u0016e\u0004R2\bJ7\t_\n?ICN\u0002\u0005\u0014gU'vo\u001b#K\u001441\u000bJ\u000b`kK%/\u0018YK-\u0001>\u000e^Wc\u0007ׇT\u0017WpWd\nB\u0014\u0000/ځ\"\\6\u000b\u0004\ts߱\u001b!3\u001a%\u001e\"$$\u0002\br5\u00003\u0016Kո\u001eQ\rc\u0011.\u0005\tׇ&\u0010E$\\*@\u0004apufp94-2-*7\u0007¥,RV\u0015jKî\n\tW~\b¡\u0011\fB}͒\u001f\u000b\u000e\u0019jt\n:6ۢIp8\u001a\t\u0011C\u0002j\nӯmy\u000e})>˻.\n˻>\u0012]\u0019|bUw-V\nB.Nf~S~\u0017KAvU\u000b~\u0010@,\u001a\u0017\\I+qa\u0015\"mr%8r\f(#\u0013B0\ts1yK\u001e]+f%0R\u001c\u0004ϻTϻ8\u0014ϻJ].UHz\u0017`&Ųw}\u001fջ\u001b2)5\u0007\u0001O8\u0004.\u0011& \u0006C\b\u000b`\u0019Q{ca-H\u0016’\\|PeiDS \u0001\u0011˙R-X\u000531UO>~\f\u0010f,\u0012\b\u0019\"`'@ȁ\u0003?0\r\b\u0004\rt\u0005\u000bD\u0006j}1Rıf\u001bֱfW3JTe\u000fj5\u0004G\f |\u000b\u0007c[%\u0004s\u0003\f̓\u000f\u0017cD\u0015K(ޠ\u0013t,\u0019\u0019d+\u0012Rճ6oi3KϰSGJrG\u001c\u0007GFe\u0000,5R39R&3\u001a}95\u000fZ\u000br94\u0003CnjIFt9<\u001cܨ=?#hp@a\u001d d:6\u0010_X\u0011\fT#<-8fi)\u001b\u000e?#1u\u0002DB\rg<%8W]l\u001bj)i\u0013¡%PI>PI\u001b9$\u0006I~\u0006\u001dDq\u0015qGp(\ntaБ\u001d\rB=xy6xc\u0015&\u001b\t[DT\u0001\u0010;B\u001b\u0007\b7FF>F\u0018\u0005`4rA+*d\u0017D+b; yupg\u0012\u0018\u000e\u0004<\f¼\u0004\u0003\u0011V&\u0000*քy1ȃŋAuI\u0002Pf%-Bجo:\n*T\u000e6N2=$FHcdQ7'at=cG\u0004\\8c7\u0013''fFi\u001f\bk14\n\u0017Bs!7\u000f\u00117{\"e\u001cL>\u0017Ϛ|\u001b\u0013\u000ec?>%\u001f{\u0007\u0013S\u0011\u0001\u0005A<\u0018!\u0019`e\u0002@\u0012'\u0019!\u000fWFdCDugYCXʗZAsQ{0\rV\u000bZ'\u001eb\u0018\u0015A6F=JД(]\u0001\b!\u0007\u0005-\u0002\nzP@w\u0014aLx(R91LL`\u0004\"N\u0019a%F\bѺE\u0016ٺES?D\u0010H\u0019\u001dS\u0015\u001b\u0011{I\u0007je\u0006WI\\p5enO\u0003#VуH\u00137\u001ay\u001as\n\n\u0019^#\u000eY\"\bx\u0019Tr\u0012F(\u0012F(f;\nAwk\u00114k\u0011u\u0014\nR=\u00143@EDwc87\u000292g\u001cj\r3)\u001e\u00192e%\u000f\"rg\u0002&7Tjd:\u0011\u001a\b\n;R:\u0018p/d憀f\u0000ʆ\na\u0018\"m\u001dvZ\u00017>#,]8c(qs8߈k\b߈nv=f\r\u000eg$]\u0001ii3\f\u0019g>YƁ$pR\u0001~ES0O\u000bbenH\b{^BsuNF\u0010.ZFzs\u001c*\u000b0\u0015Q6-2\u000b\u0005\rWX%p/\tC\u00130l6\n8de\u0006\u0010\u0007D,\r\n\u0019r!p3\nKr\fi%\\J\u0006̆R0\u000f,\u0012d3\"\u001ck=9R\u0001AJu\u00035}6'\u0014T̔SIe!\u0018UI]\t\u0019U:M[0W\u0001\u0016\n\u0005'\u0015y+4lȟK)x\u0005\u0014\u0010q \u0010hXb((fJ\u0001B1[b]wL\u0014d\f\u0016\u0013R6\u000f0O)9m\u0011\u0011USjאGzV\rб\u0012a#]n\u0004vOz\u0015lTG),\fk䅨8'x\u001f8\u0003t\u0016`6%:\u0016\u0002# ^(a \u0019\u001b\u0003%#\u0003% \u0007\n\u000f\u0014\u001e'\u0013ڷNwTѢzc$*?Rº\t{-AOg%d.f\r%ѰJkG\u0010\u001dn\u000ek)ē>7/\u0013Y\tn`8\fCdMCe\u000e@<:z03);\u0016R< \f%p5\u0003\u0004.\u0014\u0003R\ro\u0005\u0017wVQñ;#@\r\u0014F[ry]\u0011]Ai\u000b\u0003\u0003IR\u0010b_%\b.A\r}\u0003ޜVҐ\u0001vOJdx89|\u00033tdI>\u001cxO*B\t7\u001b3R0\u0010$>\u0011MTZR6\u0010Hv\u0016q[K\u0006\u0002TG*n\u0006h*\u001b\u0001Ւ\"\nB\u0017޵D\u001d%8ĸS\u001dD,\u0001V\u0007(}Mr\rf\u000e\u0017\u0013|T\u001fҔVEd$\u0004\u0000=#(8;\u0006IE龠;+):+)l\u0004VRp'>黮:.\u0007\u0006\fʀ%(\f\u0010\u0013\u0019\u0014$\u0011לq@贑3jb\u001c\u000e%\u001c@]f.Xf\u0001\u001d\b+AK*\u001eAxQk\bɾX}Ll\u0006}H`\u001b0\u0019\fN\u0014(\f\u0019`B\u000e\t\u0019S\u00103\u0011^\u0003\r!\fv\fRRB`s~\"_4]8?Ύ\u0015%\u001dq\u0007\u000e?L^w\u001aZX4W\u0003\u0000\fjߞ\fI\u0001DVt\u000e$l,\u00134\u0002\u0011F\u0006\t\"Kf\u0003 \u0007۰\u0019D!\f_LF8\f^aي\u0000\"ҞBl6m^\u000fx\u0006@E\u0006O M\t!x\u0005z\u001b\u0010\fD\u0019`嫍\u0001DO5\u0004wt\u0012\u000eCu(y\u001d\u0019\u0010\n\u001f?6l\\ҹ\u0003\u0019?K\u0003d9SwI!`N&(+)a͓\u000bo\r+ȃ+g?n\u001a8\u000eQF9l}4\n\u001f\u000f\u0006=\u0012d\u0000\u0019Ft ѺZ\u0014\u0005r$\u0014+\u0002ױ^Ɇ\u0004T~K*変Ί5(-\u000fe_\u0014&UgO8.R\u0003\u0000'\tB+MfG\u0005KRIK\u0002JIƀR)\u0013)tڬ\u000f,h76ZKw9Ko2X3\u000fT1\u000b\f\u0013Mym9dz9GݴN)BP\"'Vm\u00173 ]̼r9\u001a\u0001\u0012=N[@\u0006YU/pI+hP1\u0016DPof75ZIJh #W8''\u001dZ\u001e\u000f !6SD\u0019\f&#O\u0002H\u0019g0\u0005\u0006\u001a%`)^4\f\u0006dcR\"\ff>+1D3\u0017\u0018\u0005C}s^\u0001\r\u0000\\@\u001eu0V\u0000>\u0017:T\u00032\u0011Lqh$.\u0004\b\"MF\u0019YI;\u001dK|\u001d\u001c\u0013LJs\u00052ඦZ\u0019wEݾ\u000flqHm\u0010`7\u0003\u0007d\u0007t\u0004\u000f3@\u0003 ɇ\u0016j\u0015ԎbG.QI*wH\u0016D\u0001l*y\ni\u001aȔ\u0001^uZCVd\u0007ebC\bVoJ{2Y\u0014#U\u00111uS:K\u0019d3^\u0019 ub\u0001^\u0018\u0011^It(\\\u001fz\b\u0011.n\u0011.\u001b3\u0000/30\u0000/V\u0006W\u0006p2\fN,\u0003Wk\u0005塤\b\u0017\u0006\"\\\u00143EtK\\\t\u0014΂-\"IP]tFΣK|j\tl>\u00134\u0016̌S\u0000SӢe\u0014\u0011\u000biF\u001dfoKf_eH+\u001e\u0016-\u0012\"s#4ݗ`e||\u000ePK\u0007!'!RJ <~\u001d\u00176T\u000e1⡞\fI\u00029 6;d3dX:\f_6\u000b(L~U\u0001lj.\u0003F\u0002m!Ic靹dP\rit8R\u0000y\u0006\u000eO\u0014$u%:4Ԋ\u0014\u001fo#'+Gl\n\u0002r%q\tN\u0001~Vށ('d@̠IuB\u0004I[s\r>!FB\u0002HB\u0003xA3_\t6u\u000e\u001ay]W\u0011t\u0001M9\u00003B|XG(n1\"!iր\tm\bL\u0006o[H9[\u0010`9}!A֗5 \u0015rxd\u0016Lf\u0017JI\u001d\u0019\u001e\u001d/$\u001e(!Z>[G~g}>m*s0UG\u0019L\u0001\u0012*ѧo,d\u0011\u0010A\u0010\u0002i\u0004\u0011\u001a*Dk;dO;\u00021lrR[\u0013%ܧ\u0014n\"\u001cMM\u0018)*:++$\u0013`3Px;EM\u0013F\u00060+T\u0014\u0019&GGVn>H8i=0\nɑ/_\u0013t:Uh\u001d`&\"V\u0014G\tuPBFSMZP}\n\u001fF\u001c\u0018\u001a<\u0003\u001cp!40k\r^xd//2Z\u0003JPzq\n詆\b:\u001dUؔHdΗQN\u0011}\u0003|\u0010Ё\u0010JGRHK\u000bYmd\u0000\u0000,, cns45h22.\\RҴ\u0016\u0005/dNZpk2LghVoHXt\u000fc&ȼY\u0002\u000f\u0000=\bΆd\u0000.Aw B\u0000\"\u000eȑ\u0014\\#$Ϫ$\u001aO*S\u001e\"!\u001d\u000f\u0004\u0003\u0012㪆?DcC\u0019iQ\bP\u0019Cxx\n\u001f\u0012\u000f?dp\u0001zx7݁>\u0003ZT0ZdH^^ɭ>WI!<\u0014U+uɍ\nݦ\nA!wN\u0018\u0019',\u0019彝\u000b*\u0010+\u0015c2қ\u0007^\u0013)&\u000es*IƨFR-\t[Jj'2OЩS#E\u0000;R\u0019\"wOgᖊ\u0000DT}U;/HO\u0012\rSR\u001esP\fb2\u001a\u0014S!;]\u001eL\\՟\u001f\u0010JiG52@Jus)\u0016ho\t\u0005\u0002nX\u001bdQ8e28t.xV}5ȱbL\u0005\u0019,Q\u001a҇o@\u0019;\u0000\u001d\u000es4\fٹ|\fNEt\u001eɪ?\u0010Ԁ\u001aB \u0013dD7\f)R!JA\u001d\u0006Fy\u0001\fP\u0010\u0013fԔF}sA'AM\u001c\u00187ć<%UF\u0015\u0001\u0011T8ĩ\u0016\u0002QF\u0012)\u0012RdJiTI\u0011W!M/\u00122@&?T\u0014ͩ<*[Ӽ\u000bLz>P7C \n.3MF\fG%%.\u0014`y\u0000M%\u0017ZE;2}\"!\u000fEO5\u0019\\*sܚxUJ+ntf\u0017#\u0001\u0017\u0007\tsZ/]YY\\/\u0011\u0002^\f^\u0013\tފd\u0000d0\u0015xːX4X#pD\u0003\"\u0011\u0019cB?Q)(\fw;;&;\u0012Gz#2@WfR\u0017Bj\u0016kUB\u000b\u00051O,R *b\u00108И\u00174)D\u0007k$&\fR\u001b.q\u0010K\u0004\u0010\nӥ>2&̻aGyy^*F*\u0018\u000e(FTUxpQx}\\Qxu\u0004F\u0019!L\u001d$Zn5\u0006Ӎ\u000e:F8}\u001e\u0010'/T\u0011@`.q\u001fi\u0019`a\u0007ĜiWnW\u0019RtjKBg\t8OkSBE\u0017m:j+Na:}sʌ\u0017\u0006NO2,\u0003`K!.1ԙ&)=HbLMd9f7`\u0014Rl\u0018B\u001b\u0011\u0002ņ_s\b\u0013}R&\n2\u0018X\u0001D\u0016\u0005z\u0000\u0011\n\u000eW5A0Q0ɦ\u0005ƕ}\u0001L}m\u0018.\"8\u0018PR\u0003\u0017eJ\u0010\t9(J\b \f`I\u0017ڿITs\tjNpx\u001f[o\u000f(GɨJ0c\u0017McvhaidfJf\u0003:*+G- %UQV\"e\u0000Qßۀ!ȷk\u0015[{MۨH\u001c\r2\u001dG&{#2k(,\u0005Ɣf\u00009ĘRMGRH*U2R\u0018Z-\nWT WO\u0006\u0006\u001dV\\[0s\u001b0M=u\u0015[pUhU\ng\u0000OXĢL#\ny\u000e\u0017񉒔C!\u0004hIić<~(8{=Ԧ{\u001d;{\u001dD\n6:?EKrk3@`mhɴRS[ORO}[. bk\u0007a\u00188?!>@\u001a̙YE9\u0005\u0010\u0002\tgqf\u0001\u0010|LD2A-YdҜtn/Rgډȴj-EQ\u000f\u0014.\u0011P(%Jcذw2S8_\u001e0Pp\u0006@d6\rC,J+~A\u0019|K\u001eY#\u0015C1*XCA3\b5ڧ`K۰\bR\u0001ѶrzX(P\nz@)\u00142@\n)\u0005U%e\u0015\u0011Ue}_zȘYx\u000b3\r\"0p0,1(FE,9(Bqn $䅡\u001dC\u001cdP '\u0004ӄ|!#2@@R&X`EA1\\s7r\"H氜\u0016\u001dkӠ\u000f\u00188N0j\u001fؔL5\fQJ2\u001c\u0013\u001e.\u0014-g)A\u001fBGs<󛆟)X\f\u0010e\u0019E$B\u001e!Sµv#\u00016\u0013\u0014\u0019Q\"3T>e8\u0015ji\u0014\\\u0019L`\u001do(@\u00010ãDғo A~\t[f`\t[\u001b{G\u0016@J\u0012>˚CM~\u0016K\u000fVEZ\u0016J=Bi#j.\u000bLv\u0006E\"}\u001fP‡%)n-{\u0019\u0018K\u001a\u0001\u001b\u0000Cs\u0010\u0001\u0011hz\t=P\u0000\u000f]Eg.-[(1K\u0010Bj6z.J6Œ\r\u0004\u0012׾J~dC5;]FQi5\u0001F-\u0018\b\u0014iÁ>)\u0000\"g' @\b\u0007GG\rz,\u0019\u001e\u000f\f\u001d\u001eHτ\u001cS5H욯ĈBԺ&\u0004Iܐ7l=(\u000f\u0004\u00004,\u001baY`V`\n2*\b؆)}#XB\u001dQqr`@B#\u0004v\u0007$\u0004H\u0002ew[!\bZy3 rT\u00144v,!xɉڌV)(\u0003dP,‚\u000e\n\t((F\u0016*\rf_lPU+Uˆ \f0(\b\u0004\u0002\u0001A \u0018\b\u0006Po\u0003\u0016v\f\u0001 \u0004\b\u001fb\u0013\u0000r \nB\bH@\u0004 \u0012\\\u0013\u0004\u0012d}0\nz,;/\u00019\u0016!MmJ\u001c.o\u0004S\u000bFw\u0004L\u0018\u0007,tj\r\u0006O\u0019)˅\r\u001a7)\u0011K\u001b^j)vUv<\u0002\u0015UêKTC$9\u0002cn8Y\u0003(\u001bDD?\u0000mU^\t,\u0012Ald\u0014P'\u0016z[ PkO=ꏵ\u0004ۙL?Niw~jHq)r9@<\u001a0\u0012RdkT\\Ƶr-/G \u0018\u001a>co:%+zO|\u0007#nc\u001f\fRU.LY&Q?7\u001f~k{n/,Pߖ-~k\u001b\"֎PVi`HdE4 B;ޒ`l\u0010P\t쫈\u000eW=wȫ^\u0003B.Zԋ(V\u001e6\u000f}\u0015(hJe;@#Pub(rڑQ۷T\\Ϝ\u000bM\u0000&LY6F\n\u0001ɛ3߇#iom\t\u000b\t)\u0018eT]ߔf\u0017DL4%\u000e\u0006\u0006z迾@D\u001a~T߰f~kU-[^7ADi`2\u001fH!7w\u0003KmNN`w^ޔ-\u0017\btqv|ʠj\r\u0007{Pa\u0019cai}ֈ'r\u0019\u0006~{\u0012#u\u0007.&\u0016b\rH\tuj[:\u0012%t\u001af~\u001a\u001d$\u0007_\u0019x\u0014\nTZ`b|%L\u0001~\u00195\u000e0\u0018@PoĬ\u0014\u0004$\u0005m\u0011\u0003n\u0017J2gNk*4^NrIp\tH`C٧[\u001dsѢ\u001a\fR\u000fڋ)S+2zS25R \r|\\\u000b\u0000)kΎ\u0013>cGLU\rڰz\u001a\\V$X/b j@!2\u0017\u0012U#Z(ioD`\u000bG\u0014\u0011Jbè\u0006\u000em\t\u0016S(\n\u0014\u0018.\"mnI'߆H/\u0006%*-\u0017ϢЛ2#P*kQX\"\n5\u0003\u0004G|-\u0011]2\u0000I-\u0007a\u000fh(&j\b\u0010ْcX/mV\u0016\u0007\u0002\b5\u0014\u0015*P\\*\u0003-0|kL\u0004\u0002d\u0016EGRr\fb\b\u0000)]\u0001\u001e\tS\u0007o\u00060D\u00180Ph|\u000es\u0012\r:aQ l\b\u0019Q4\n\\p\u0019\u00149YS\u000bђ6\t@h]RZĒ\u0003e\u001e\u0000<8}+`W#\u0010bE#;C+A{/L\u0015\\'p\u0004\\W\r4X\u0007C,\u0016\u000e`jUT\u00053[B\u0006Ԍ(`h+i~L'`tDk\u001e\u000b\u0001*\u0011?K\t.\u0006|\u0004YcH\u001aӗ $PI0$(\u0006\u0014\bTJNDL( \u001a\u0003\t▼Vet&\\\u0017(\u000bw\"\u001ec\n\t\ffL\u000bF\u0006$\u0011>H\u00077*Ѥe3\u00055\u0003ZDC\u0003q\u000f/0\u0014,\u001ak\u001e?)]\u001a\fJ\u0006N7ju\u0005.\u001eK\u001cy4oMn',\u000b1*#LY\u001b8a\u0002\u001a$\u001enJ\ttqe\rT\u000f\n>\u0017'K\u001f׉\u001f\u00055\u0014\u0018vS$\u0016:>+\u0015\u0017K\u001eKJWU\"3ixB\u0018r\f\u0012x1\u0001\\Jdz[L V\u0000 a#\u0010OG4\u0017eWn=V8\u0004y\u001e\f\u001d\u0017cxeܺ8t\u000ft\n46瀻)fmHiJy,ق膡obB\t<9\u001e#\u00122o+$.vd>\u001b##?N&\u0018\u0018T\t\u0010L\r\u0016\u001b|P%\ba\u00194\u0019Q\u0004*\u0010J\u0010A9D,\fG\u0018@\u001fT~\u0010\u0016NzBt8]\u0007\u0018i]Wj{\rX\t4ֽ\u0005\u00111e\u0007i(֞xFU֑@\u001ah\u000b\\~Rc2dJA\u001eڥM?\u001cj›u\u001az>o5qpȀ\u0004\"Kgz{\fo\u0004ʟ\u0018/S--^~8hSZY;`S\u0014wa\u001e+\u001dHW#'5\u0005w\u0006#N;N⏧{/Y:tF{Nt|4\u001e\u000b%\u0012ru\u0005\u0014\u0001\u001e\u0003W6p8Ij=D\bٵ\u00060lى[skc%\b\u001a\b@T)\u00161\u0010\u0002qiIш.\f\\sLj\u001aه\u000fC902r\u0001Cs\u0000\b<\u0002\bE\u001bFW\u0004<\u0006JW+]\u001egRDvx#\r\rGJ\u0019@UoaSJ\u001e\r \u001a\u001e\u0018\u001e\u0003~S\u0000[\u0007%F7FK*c!:xG$\u0015\u0002\u000bfM\u000e\r\u0007>H`\u0005s\u000bGV\u0015]:Q\f|ja\u0003\u0011\u0002\u0016ss# J\u0014uөP\u0005d(\u0016)K\u001e*\u0006\u00103\u0015OB1B_\u0000$/KG\u0014?Z+N\u0003Qh&9Ύd$p& K\u0007|\\.\"c4$-d4\u0016@\u0015ID`tb8̂sܧ~F\u0007\u001be\u001e\u0006.Rt-3eQmꚪ&TM\"Vw\u001fU+0X\u000e,t\r{Q\\\u0000\u0012\u001b1a<`RA`P,\u001eE\u0002(E_$.ڀfřekO[ԍՖ+zY\u0003v\u000erD^\u001a`X-p5j&8,\u000e\u001c\u0005\u001e6 ڭ\r\u00000K\u0007⏧poW\u001cr#\b\u0000r%QF7[rma؊v\u0007쮃+k2\u0001/\u0004F|\u001dP%6\u001e-8DeJ/y)>Ksk>̊C<*,ق\fv_(\u0006KlY8alw\u001fIԞN!\u0007\r`[ζИdO\u0014:m!yyT\u000fZ\u0003íq\u0006 \u001deD\u0006j})=\u0015\u0013D*C23\u001fH\\\u0016!ol\f\u00126ReS\ntiЀ[Ğ!Rmb {\u0010f6Jc^e@(>2oj3!\bR\n4fR\u0006,L\u001cc-LݩcDTS)s!$g_G4gj\t6ڣ2u\r\u0001\u001e\\F4*,٢<~]G\u001aЎMyxS~]t=m\u0014a)g$\u0003ԣPG2\u0016S\u0001\u000e\u00114\\VE˿\t{̴S\u0018pJk\u001c6\u001d%$ɮ\u0007y]@qy\u001fp\u0012z\u0019c@)\u0001y:AG&\u0007\u0013ir1[\u0006P\b\u001co\fe^I2`g5\u0007(Uy4\"~h>k\u0003P}\u0007;6-\u0006-f\u000f&2tܪ>>\u001fGJWbݲG\u0005\u00196k\u0004j٪K{oL\u0001.\u0011q\\c2nXe1{\u001e<1yc\u001eK\":g1L`2b`\n#1%u\u0006C)e%\u0015\u001bEv\u00143\u0016*\u0000I\u00185\u0011Na\u000fka7Fg\u0007׶\u0011\u0010e\u001a\u0013ݬ\n&%X^4\u0005Ǹ\u0014YA͙\u0014O5Ֆ&ww^\u0001\\`7O·4\"`B]j8 \"\u0005\u0017+4$\f]>\u0003h\u001d!PgiBΰLWo#\u001a\u00145U\rbqw\u0014X(9d_4\u0001\u0004r\u0014y[B\\9\u0007\u0013F,؈r\u0013xF81C\u0011m۶m۶mې3U׼Ī{\u0001\u0011+Fzexꬆ_Ŕ\n|0*\u0007\u00026\u0014q\u0019i6Htqp\u000fjT鞺\u0018\u001fV8]uszO,3-s\u0011ysP \u001dZ(2BA\u001c\br$5J$2\u0000G\u001esI5X\u001eRaسҖfx\u0017]£),\rq9,K\u0014Ҧw\u0004rݗ:m\u0017T4h),acw\u001cV9!r N\u0011hl\u000bi~MuAWI埓wB\ry\u001b*RQ(\\7Ii8\u000f/QئERR9\\Z;\u0011iѨ\u0005%8\u001a;2$^p\n\u001b,B&vDk\u0019E\u001apI\u0003R>\u0014D.*;@\u0004\u0001\u001c:\t3eX;!aeK\"~XrH\u0003r;2-\u001c0q%H\u000e+(tNnʂ,A`r`=8А!kNudzTjz3&\u0017Dnw\u00044x96/\u0016$wB\u0004̓C/F\t\u0017(\b\rX\u0003XYA\u0007X(CVU\u0016\u0014\u0019Gu%F*\u0000Z\u0012)NV\u0019m˃\u0014:ܖ=\u0002S\u0012\u0012.0\u001c,ր*l=v&vtr0-B\u001a ~)\u000e\f+v-4&0N P_TV|jIs[\u0002\u0013.E\u001cUIfޯ DB\u0015q-Z\u0000\u0018\u0017\u0000c_;%=o\u00037(\u000e!Uci%Z\u000bt\u0005d\\xZ\fkM\u0002\u0003Q\u0007\u001c}\t/S*KTTtǵh}\t\u000eL\u0000,\u0001h\u000eq&}\t\u0013'sȩ\ffjf \u0001`\u0006x\u0011|Z3g#|\f;\u0015\u0014\u001fy\u0002h#DgB#jG\u0000:)SԤT\u001b`7|n\u001aa\u0015\u000e@\u001dW*JQ\u001e5@\u0006nx.S|q\u0018p$J\u0005HEOS\u0018W>8-\u0019-\u0001J&Φ(\b} [fCϫv\u0004vX*\u0010*\\x4+E|hk뿎f\u000f\u0000\u0000haVc\u0007&;Lx\u0012YBRQS8\u000fN+~<8-e\u0004U`\u0003<4$𤣚\rxGg>Ds{lPPdՂ\u0017\tNc\u001e<1yc\u001e\u000ee\rlhf-:N\rT\tѪǦW1֬\u0017'&y}\u001f\u0003\u0018;\u0003ҕ!SIVtu&\\\u001e:\u00157\u0012u\fdskS֥M\u0019-\u0015@Tk8E\u00125\u000eԚn\u0013\t[/r\u0015\u0013w\nР#\u0012N\u0002\u00196)[~TC&\u0006[\n\u000bF,;ߩ\u0017\u0004c܋\u000by\u0001>\u0016g\"/W\u001e\u0016\u0012M\u0000>\b\n{\u0015^G-ESՠ9K}]c\u0016ee\bҩCoMVëc C@\u000fZ04/\u0003kA\fb\u001aTxa\u001e{#\u0004w#ʝ!mkMk>\u0001F\u00153?c\u0018m6\u0012T\u001f1v\r\u0010JNjB t J!垾(\u0012¥Y7\u0017'U\tߢ:ݛK\u001e4|*FD\u001c͑\u0012+W\"ki.e\bv\f}\u0006'&?KNauuF9+ۑL[dp7n\u0007lPxjt)/:\u0007Ks\u0006DyIrS[MoBg ,#:ci`!+\u001bF`E\u001ekYRkc\u0016\rޕ\u0013Wxޒw\u0001Tl^OgC; \u000e(R{,IecJ\u001e\u0016䇔A2\u0002*@z#}B)Q\u000b:ɟ;rl4t`\u0000ÉY%*oWiq`\u0006\"'5mf;`\u0012\u0019p;\"ėH̑\u0018Ld䱐ycڜ\u000eC \tN5\u0014@k\u0011{l9ΑR gO)\u001d׽\u0010V{R-\bF\u0000t8.J\u0018$5I$.j\u0012G\u001e#oES84XO}\u00161+!Jl\\\u0001(8VyCF'&_5\"u\u001edvj\\\u001f\u0004\u0019Ȉ\u001aQfq$sS\u0007R<\u0003\u0000\u0013xKIqF$wk|8\u0000\u001f\u0017l\u0012\tFjdΒm$Ͻ3îg\u0013dd~[eq\"\u00032]\r0X1:C\f\n2PI\u0012\u0004\\@(/ylg2{\u00068;&P\f\u001c͔\u0019~\u0019g_oFWP:!\u000bbC{D5ceB\u001eoЋD\u0004P(\u0015\u001coK<ѡ\u000fspuv\u0014\u0004&\u0000`N\nt\u0000>ԯG\u0019}0[|Đ0;K\u0015wNS-E5EXoZ18\f\u001csBq\u00142Ξ\u0018͞\nax\f\u0013:|GӖF(ؘPI\u000b\":Gz<1yc\u001e<1yc\u001e\u0013!\u0002'Q\u001c\u0006Jr\u0017psW\u0019fyK\u0003^\u0006Y\u001eH\u001e}\u001eO+\u0001&ƄJ\u0000^؞`\u0014)\u0005\u0011gc\u001eN9;*½\\ p\u0018պX%CXס2\u0011*\f%=S\u0013ՃW;|b!nJ\u0000%EAWOO(5\r1gI\tv}\u0001K\u0018(\u0003Ig]\u001e8\u0006#܏=\bd@\u0018سTR\u0002!IjG`A$\u0017(`iFa\u000bi\\9p\u000e\t_\fΆ&SzlɕN\u001b\u001bA\u001cs\u0000t\u00020\u0001u`%|YcTШ)U\u0015Q]\\%Ն\u0000\r\u001ar0Z{\f}m3tW)Pt@p7AdI4\u0010y\u001eF\u0014꒿\u001bY\"E\t\r\u0010|k\u00198\u000e͖sS[Z-\n}XH󶅬1\u0013)9p/\f+8sUT^\u0001CX\u001b*\u0015َi\tf\u0002JDP\bfKN)\u0015)\u0002\u0018\"ߔâ24mǼI9FdV&S\t\u001a)J\u0013\tK\u000f\u000f\rC$Rp#5H\u0000He\u0011EX$D\u001a t\u0011pV\u0004\u0018QylrK0\u0002(z=NJ,<6I\rc\t{9w\u0004iNvP8b4&S\u0017եa>\u001b†VJ\"\t(\u00178I~a\u000f;\u0001\f\u0000ЋQ(\u0006)0 -fEf5=v~\u0007U\u001awLFC)i@\u001cq%F3\u00108.$\u001c\u001aE8\u0016IJN\u000b)bR-\u001a'Y1yc\u001e2QVL\u0015u^.Zz*\u001c\u00001\\'\u0010a0]a2F\u000fҫDDP+`Ad\u0019\u001fфU{4ȫE\u000eI.u\u001fk\u0003g\"F]\rIp˥z,\u0002\u000f\u000ev\f0d\u0014P\u000e2(\r'\u001e\rp<0O\u001ePp\u0002]r\u0006 \u0017L(\u0014Bl\u0013Nv\u00109HAc>\u0001c\u0014\u0007fѴZ\u0002\f\u0006\u0003$\fpG㼪6^3\u000b\b\b\bJ\t\"Y\u001b\u0015\"[$\f밉\f\u0015\u0013mLCr\u0012$M)fd\n2\rW%+e\u0010`\u0002݅\f'\u001f\f\u0019\u00189\u0005\u0019?\u0019\u0006\u001aE\u0003\u0011#9<\u0016A[-pN\u0000H0\u001a\u0005'\u0007'\u0006X\u0005 7 Sd>B&\u0010,\bن{\fյ \u0015q#~:V_V$\u0010[Xlƌ\fl=\u0004l!d\u0016,h\u000eЛlԂ<6\u001c\u001d)\u000e|-Oz\u0017:ڲ\u000bLx\"ED\u0015,\u0019AԂL>\u0004٨\u000elWb&b6iB\u001010vA9-\u0015r\u0017`z)2ʕdbP3)\u0015\u001d s&yL0;Raɾ@1Š\fd^\bd'G 3@Ƃo n ;)@v@6~Ha5X*j\u0014֒y\f_O\u0016JqQ;u%&W\u000b\r*L2\b`e\u000b0\u0013)e\u00160\u001125Q\u000ef\u000ef\u0002\n\"\u0005fgYacւsY\u000b\u0010z\u0016|60\u0000\nk\u0007Zo$\u001a\u0010f\u0000yEi: L\u0017\u001a˼7e[2Q|T\u0013_z=f\u0001˺\u0000$/c/C/\u0013qJ^O6^f\u001f$:2\u000e>wY\u001cWò;L][gr\u001b|g}\fzDxwi8!\u0010,eHzgLxzYxxPxez\u0019f#7:\b2k#\f&\u0001A]Ʊ.F@iP\u0003$sݲk\b\u0018\u0006aA19#\u0012ND>\u000b\u000b\u0017z\u0019Q; `B\u0006\be\u000f[e\u000fVe\u0017w\u0019Ʉ,.\u0004.Kt.\u000b\u001c.NNy\u0004tYNj\u001b]Fہ.Zgl\b,Vukm%8M\u001e*x@\u0017nc)_'vB!PK\u0006S)ux1/Ň\u00033WY|A'-܅gQg\u0006Fgn!\fE|F>#uRg\u001c437TlUy(<گ\u0011\u001bUVz6\u000b>.^lao661t0TBMҩDA\u000bb\"\u0011Ut\u00174/g\u000bDg$\u0019h&cFc2`g\tJNnY|);e+ek\u000bijؚ[Z0\u0011\\zt.\u001eX_ڱs\u00055\u0010\nylN~\f@\b\u0002\u0005\f\"\u001bFM*FXe%8e%\\Wh.[C\u001d.k\u0010:\\F3it\u0012e\"2\u000f2m҄֙e*g\u0019M\u0015K\u000be\u0010ի\u0017\r٭GSi\u0004\u0007OXȁPu\u0010O!%w\u000e\u0018!t2> G,[t\\V=ee*2\u001e2\u0012מq\u0019͸\fȸҷ\f\u0016\u0011L\u0003Zl\u0005S[[*ŦrKR҂zT&ӱBy+`pA\u001bSR\b\u0010'ӷdr\u0014\u0011K\u0018bc[fUJy\u0006\u0015Ζ>-\u0000[a[E2ٲrd@gj\u0011ghh\u001aTbگ5\u001c).\u0015gDUԑKhԩ⩹\b~Ё٧8\u0001-%K4X\u0011pSW\u0003\tBhB\u0018\u001f\u000el\u0019\u0017,\"l\u0019`l\u0019K]lg\u0015;Nᕑl6\u0011X;Dh\u0018tfjy\u0002\u0007*\u001an@).O\u0002kRT3\u000b@KMSu4\n\u0003°\u0013߷\u0007>u\u0011E'C$#\u0000xm7$(9m'\u0018}:\u0001d\u0012\u0004\r\u0004C*\u000bݥb{0Tx+j}Cá^m\u000bm󸨁砨הӿ>\rK\u000b[SQ˨K#15VC^jo\n\u0010P \u001dr\u0002t\u0012|@\u00048J+R?\u001e\u0002@\u0002\u001f@)`\u001eԢ\u0001\"%6 J$\u0000o\u0007\u00154\u0003D\u001bQQ:\u00141Ł\u001ex\u0019\u0005P00yҦ}\"aٵ1\u001d|F]{nn=\u001d\u0001o*\u000eBߧ[\u0003\\AY\u000b݌\u0007 ܬ~B@KPg\u001dIz$oʬB\u000615\u0000\u0016\tRul\u0010b1xd\u0011^d;R=\t%R\u0011e5\u0019;t%4$X\u00161\u0014W: cr\u000e}|/|.F8naph\u00056FF*QXf`y2\u0016!0>1\u001f$q\u0010\u000euGdd_\u0003_\"^hݜ\u0001E>\f\u001bI(,\u0015[\u00020T\u0003-q\\5E\u0017A`6r\u00127bpTJ\u0010qn\u0002j,>F3}h>&=\u0000\u000549Do\tUR\"\u001eBۄFI\tГU\"'L\u000b@\u0018\u0017'R\b\n\u0013Z/\u0001ċ0.\u0010)\u0002,0W\u0003%\n:\u001dؒ2&\u0019FH\u0004\u0001Fd\u0001kfUF\u001f,\u0001V[\u0013ptJ\rR+U\u0012dt%όK!<1\u0004\u0004O\u0017\u00128\u0002\u0017\u0002Lf*/!,Z\u0013./\u001c>]P!ńP S#_H?KA\u0002\u000e2D\u0018*f\u00113V+\u00163-fhY{C\u0002\u0005I@!\fSIWP#m\u0003\\c\u0019j\u0014}]\u001aA\u0003\u0001\u0001%\u000eL{T!\u0004\u0002\u0019q\u00062-\u0004\u0006\n\u000ed\u000edv\u0014H~\u0015:*LQt=9\\:)\u0010h \u001b@\u0016ؐcc\u0002N`Y0[U\n&246hnq+~\n\u0012D]t\u0005e\u00023\u0004]\u00023-: \u001e!\u0002BF0\u00150{O0P$a(0C\"aF^\t\u0014q\u00002\u0001|(`jO0S=B0K\u0019T_vDe\u001e'#ݼ0\r7СT\u0007:M7N\u0000Y\u001fXVX\u0006\u00196\u0010\fЗLԗm05:\u001e̺\u0013\u0007f\bf-\u0000< (\u0003%T\u0003\u0006\u0003\u0000!q\u00000\f/KǗF◅ᖏ\u0007\u0005@UsCЉ*W*>0ub@KW\u0004\u001eRvz,GJBHš=^F~<^f\u0002\u0005н$_^Q/\u001bޗq\u0010]@5\u001e\u0011\u0000/\u000b=mePylJ\fXx\u0007*#Y@К'CطO(q+#tG/TB\u001fI>B\u0014\u0001\u0004X'HB|Y؁٨$}.aBXLTF\u0012e\u001e[5!rPM\u0016\u0005/S\b^&f\b^\t\u0004/W\u0003/S\u0003/+Y\u0000LHu\u0019\u000evjO6wK0@\u0005GgL\u0006_wALy\u000f|@Q\u0005Ng\u0010X#ZU\u00148hP&J߰@\r\u0002*t\u0007@2\u001c`e\nHt,em\u0005e\u0010ץ\u000e<\u0016\n.],]XtY\u000e:\u0003]VZyfV\f 8s\u0014&-ox(\"c\u000f1)4\u00149`2\u000b\u001bJ_\u0015\u0017GĔ\u001e2\u001e0\u0003-EBl>p:>@>+CZgh\u0019)@(;|-R3\u0011\u001bvatCn\u0002(:\u001bq^\u0001\u0013\u0015<\u001eN\b\b[-܄\u0002p)N~`\u0001\"\bI2y\t6\u0014\u0007b(\u0010\u0017vz,2\u000f€$l5#\u0012u x\u0004EzNԮtd'\u001da\u0012Lpգ\u0000\u0002^(X\f)\u000eZ\u000bHQ\u000bH\u000bXCJ\u001704(]\u0010vfA\\0+zF'rt|8iTH\u000e@\u000b),,7I)\u0001\"2^ν\u001b\bEd`*a{PBh\u001ctVPՄ\u0011M\n#Q0 @Aό.\u000f\";Q^\u0018؁\u0002zj\tK\u0006\u0016\t\nDo\u0001섡HR$H\u0016L\u000b1>9i2ma8(KeA$7#S\u0001\"em\u0004\u0011(\u0007 \u001a\u0010\\\u0010^`\u0004A-\u0001X\u0006k8H{HiT\u0005\u0004k\u0010\u0000\u0012\u0002\u0018g>\u0013{B#\u000f7\u0014Ù3tPۃ\u0007$A\u001e\u001e}#\u000b\u0005J\u0000(4Q\bA,l\\\\`C1a\u0011\f\u001a\"\u000e\f\u000b=$ ~(0\u0002<@XDku=%\u0012W\\jt(\u0012?\u000bgJTeDL6r)F5ic\u0006acýAeX\u0006FDD\u001c\u0004-{\r\u0007=\"a\u00119!<+\u0013#M\u000e)n\u0000\u0004K(&M\b0лE\u0019 D@j/:\u0000\u0011eJ\u0017\u0005(+\u0002J 9Lٯ'R&\rNJ̬I8>\u0004Kd\u0012&*N`s I;hv2;d-R\u0004Cd1Z{\u0001J34c>z16yyE>W\u001b\u0019<\u00127(j\u0014`\u001b(7 :\\\u0007)\u0002\u0010PA9e\u000b \u0007A\u0006I'@\u0019\u001e%BX\u001bCP0\f\f\u000fwz1w]\u0004\u0003\u0002qI\u00185dD\u0004傧+\u0005\u0018QKVCGW{_/ξ,ռ^VC\u0011J܈BzQ\u0007=f\u001c%\u001e\u000e<\u000em\u0007\u001ev\fkfI<\nV<\u0000t'j 2l\u0011p:h,*Wל3u=fx\u00151\"\u0001I(9-p0&\u0004[\u0016٨\u0012\u001a8AHJ1i Ko\u0007n2hK\\\u0005nCvQB\u0000e\u001e&I1\\Kz`,)\u000fPb\u000bǠG6Gq@pV\tY^obܧC\u0007蝓\u0013`i\u0003\"\u00035c\u000b<\u001e#;#\u0000LԂ|hxf\u00021cv\u0001f\u0010}\u0001f\u0015\u0001\\L,m`vk0X4\u001c4Ѭ\u0010i\b$a\b\u0016\"\u0010\u001103\t\u0006\u00150\u0006m\u0010\u0000\fZ\u0012՗J˗y\u0014(x-\u0016jNʼn׺ \bSv\u0011\u0002CB3!a2T\u0005Aa_p-_T/8_6\u00009_\u0006|rM2||!2\u00112~L[1_'\u0012_\n_rq_F[^&Z\u0011j4PZ\u0004I/B;\u0004\u0010vV%\f\u00018;\u00052̖\u0014{\u0019#l<^V'j/v\\`\u0014eo{2e\u0003Be24L<\u0012/+q6di-_\u0007F\u0007/Zn1I\u0004rX\u00137AUj\u0004\\;%^\u0014p\u0014\u0001Sj\u0018\u001cI\\8q9Q]\u0004h22yyYL\bl\u0007S\u0006C/\u0018B/S@/\u001b-.W\u0014@:\u0000]fJA\u001a\tVpq\u0000U{\f4Φ.؁o\tIt\u0010v+,_j:\u0011\u0014GM8⿤\bN\u000bFŰS\u0002ee%e\u001e\u0015<>0]\u0006q]`A, @l;9\u0005;,e@di$X|i˵)\b)[;K!vѳgg\u0019z`x2\u0001!41:\u001aj\u0003BS\u0007JFuŁBcwv>c\fp\u0003M\u0016 y\u000f\u001d!^v|-\u000e'0~ِ\u0014m\u0002\"=\u0011>2~d\u001e\u0013\u001c>k\u0005Gֈ=O\u0016f\u0011MSQ<\rb\n\u0000dd\u0017\"el\u0003>#edr.Ԋa%\u0013mBP\u0012=z#E@Wy\u0003$1\bR2D%\u0004r:\u001cx\u0013+\tqsP\u00144U\u000190s}5\u0001\u00168_3\u0019L_5b{6A\r\u0012\\0G5U\u001bV\u000b8o\u000e\n\u0003T_v+Bw!ūoJ+\u0007z\u0006\u00164U\u0019U\u0017S@*P\u0010b\u001eev\u0002A\u0003/\u0005\r\u00170#\u0019\u0016)\u0004\u0012\u001eT\u001c^NM/(\u0018*`o\nm\nX?\u0007O?T@iw\u0000N\fί\u0001<2\u0017O5zrc&\b|;6Hk\u00024,3ע)ȿ\u0012\"da6%]V^f5B\u0000ol(UF!a^p!E{C=\fUbY:p::$f^ΔH]\u0004\u0010xk˼x7=A\u0002o\u000fL5/\u001dؒ\u001dx\u001a \u0010BbУ\b|\u001e=`\\,EAXXQ߿54>@\u0005Z\u0000Gy(XȬ1\t,[\bqI%\b$uWz\u0000!u\u0017\u0016x-x>eމ'\u0016-\u000e\u0018EՁ7\u0001\u000b\u0016\u0006\u0002\u0012G\u0001N\b b\u0001\b+P\f\u0014Q]Z\t@\u001b ~j=%2|\u001dG(L'|\u0016*\u0007\u001c\u001c0B\u0014i\b\u00016\u0004b\u0000\u0014\u001e[\u0014:Rb[\u0014.eZ&i'_&u?Av`g? ȶf1\u001cᛮ\u0010s{p\u0002\u0012\n\fWB\u0010V\b7֕U0\u0019D\n*)$#d\f\u0015<#䶖t2vot\u0014\t\tB\fuV\u0003\t\u0011\u0000u!{G؁>Z\bRmc\t{\u0006\b\u0003\b<\nN@4Y%\u0004\u0016\u0005+}\u0004\u0014voƩH\u0012\u001e\u0017c\u0000\u0015\u000eD\u0019l1!\u0015{*n|\u0003\u0014\r\fJ\fJ$\u0013<\"]\u000fN\u001c\u0005\u0000m1p\u0001\u0011HLH`v\u0006p\\*\u000bK*a\u000b\u00062'\u0004]N\b8ON\br\n4 J\u001a\\(rB/%BXgX%\u001cFc\u0017V\u0005CBpd^4DJI1\f\u0014XCh>\u0003\u000bq\u001e]P\n.;\u0017V\n}.\\PeL\u000bT\f; :eM\b0\u000fi8Y阜\u001ac\u0019qK:\u0010wIG҈B4KҘlitH>\u0011C\u001aFD<,M\u0017G\u000bP\u0019å@Dr\u0004tQ\t\u0006|\u0015JZ=\u000b\u0001$\u0017/\n\u000esKfqsRu;/D\u0016\u000bN|\u0018/K6Ќ4\r,|JPЮC\u0012,19\u0004*N%\u0011\rJH\u0005]<\u0007{\u001enT8gI؟r܇\t\u0002T~\r\b\u0014\u0002N\u0002_#)\u0003u{IчRT1GQw6\u0017x\u0019x\\$\u001aG\u001bN)\u0005\u000bm\b\u0006p\rd\\\u001f\u0014)?M{\rei\u001cp\u0019إFM\u0007OփJ.\u0005VF5 ˑ\u0016\u0002l.|\\\u0002JdbBd%<\u0002D&D\u0006i\u001bΚ\u000eLdKg!\u001a݄Mz..Wfǡ\u000f)H;ML\b\u001aԋ\fA\u001b\u0017\f`Bo\u001b\tj7d\u001e[>G\u001eT\\=jHI3xP\u00039\"RE˴dSb/Hx} E\u001b9I}\u0002\u0011kL\u0019\u0004?'Ɵk4#\u0011\f\u0019[s\u0002<&\b\u00130\u0003׏\u0012\u001cc?/Hk\u0002,)@\u0015F\u0003}W\u0002}\u001c!o\u001e:o2\u001f\u0005_e7X\u0015o̸\u0019f{fQ\u001f\u0003\n\u001b\u000bT\u000e[U`\u00062j\u0015\u0012W ihx\u001c1$eA$m\u0004΂ Y\u0006pO\u000fQ(Z\u001d\u001c\u0003|C\b\u0004Ԃ\f\u00027 X0p\u001e\u00039X9t=Tq\u001e&L\u0011+ \u0014WnIc!\n,mVM\u0007C\"\u0016o\u001aT\u001e,\u0015\u0004\\\u001b}Ec\u000e[=\u0011I*U\u0011\u001c\u0000,@Z\u0005\t\u0001FɎ\u0015E\u00153$4\u0001\u0010\u0019&'=\u0010ݠ@6(\u0004@\u000b2\u0000l>\u0001RiH\t\u001c)fPFh\u0007B`QC`̂p(#¥\u0012\fa0JeA(\u001bnA=\u001eNN~\"\u001f,\u000eR\u0000/^n\u001dU7PUX{?246\u0004kLC\u0010\u0002x.)qFD\t\u0018\u001d!\u001c@&IJ*\u0019\u0012@y,6\u001e\u00079!>5D &0\"xlѩ6—\u0012PB\u001e\u000fP4a\"\u0012\u0005\u0005\"\u0017\u00024d#8\u0017\u0001A*$\u0004\u0003F_\fj\u0013H$xD\"*dJ$`/\u0006KFI}\u001eKB\u001ä́}t\u001d\u0013WRG\u001a1cb\r.I\b\u00122\t\u000e\b64\bix\u0011BӐ7\u0000\u001eqx~XR\t\u0014`fV\bmϔ\u001d\nI\u0000ɽ-\fqLH5!(Z!_85-T\u0005Sw\";FEE=(E\u001fL\u0014\u0017\u0007\u0015)\u0003UBLHT갅$\u0001A\u0015!l&)3\u0016\u0005Z~8 ,\u001d)\u001a\u001ew\rPAiJ\u001fm1\u00152XH%hЁKӶ\u0005O${ȧ+\u0013hԄs᱈GMLBU\u0010S\u0014\u000b#J*T%W\u000bJ~\"K\u0014U\u0014vd\u0017,EɔFy7*JFF^:CB\u0016m.XG{޳@|\u000e&\u0010G\b|BgО`X\u0018V\u0001}qA(\u001a\u000bU\u0016znRF\u00169\u0019\u001ḛ\fz0M73\tq\t\u0016MEM2_Y.\u0002q|xIJ!օ\u0005CB%\u001f-M\\{6\u0000X9\u0011s\u0007aD\u0007Ԇ'D2\u0018/Pn2D\u0006\u000ex\u0015۸\u000b\u000fDQIK\bdZD3r=r=Mi%3݈A\u000fF3nEcCX*Ѣ\u0000ɯ ;k5\u0014\u00112 \u0003\u000b\u00010h@\u001c\u0018\u0002sF\rМ\u001b!O!bmĚW\u0000ͤN\b$\bq$V\u0012 c\f\\HX҄\u001e\u001fjM<77d~\nT\":dQ\u0017v5R\" \u001c\u0005~\t?Q!$D\b\u0004\u0000Đ1i\u0010\u000b88\u0013\u0011R((r\u0010ճ\u0012M\u0016\u001f\u0014\u0005\u0015WKaZ\u000b5dj\u000f\u0007\u0002C_d\u0012\u001c\u001f`\n)Ut'Te%X\u0018f#&%\u001eɒR8;!t¤\ta\u0017Do\u0010\u0007w 3UH[c)\u0018@P(B2a:@.\u0001gsxΘg1nYIIF\u0013thV\te0~\u0000RB \u0010Ղ\u0016W\n&M\u0014+Tz\u001f\u001b3:]5\u0004\t(\b*\"Sh\u0000#\u0007 \u0016n\u0007H\\\u001cĈ0\u0004\u0013\trq\u0019:\u000e\fq3RVXe\u0016 o]HxY57jnnI\u001aR\u0011*yL@VkV-\u0011ud\u000b= I\b\u0006?oMoz]oظT1{85\u0011N=f#**Dr*aL+`Z{\u00139^9bpQ]\u0002+`X0\t\u0004IѩP\u0001ep2Ok\u001a\u0011o#w\u0015^mX7D(\u0015\n\u0007kU\u0018f֪b\fˑ=\bTCm]쏦tj/(\u0003b[gdh\u000eGeo\u0002/(\u0014]$TLmi-\u000fR9RW\u0019gqt?c1D\b\u0012لaX\u0010\u0011\u000b\u000eۓ\u0000 /\u0010G$\u001b>zS\u0012G\u0019{\f4\u0019DZʇg\fwhVF%<\u001b\bAu,d\u0013\\.:%a\r!\u0017\u0002$X\u0005B,\rcxZ+y#\u0000\u0010*H\u00050\u0005u/\u0002\u000f\u000eA\u000fyJFt0'\f@\u0007{dC\"lIQd$S21\u0010Pt\b\u0000\nܤ\u0014kSkE9/Ȇ?\f_??\u0013|6Pf\u0018\u0005\u0017~~\u000ez\u0014௘d\rWv~9\u001c=?>\u0017Q\u00184\u0012\u000fƯ{̵$nQ̄#\u0006\u0015HVH\n\r\u001dDa_@i%B%Gx!װ\u000em_rQO_\u00030,oQ\u00155\u0000ΑmrZ\"\u0011\u0012J\u001fT\u001dVNRE&,buf *J\u000e\n\u0002G}c+D\u001dA\b\n\u000e\n\"\u0013D9\n?R?OpL'\nt}U\u0012o\u0001\u001e1\u001f\rшIK\u0004R.&VөR\u0000\u0014wuOс\u0014X&\u0005zeB\f\u0016\u0003\t\u0006U\"Z\bLc\u0007\u000e\u001d\u000e}7s~;zBٷ\u0016zx\u0006q_7χ}A~\u0003_o\u0000/Ѻ\u000e~h?[\n@/JZ\u0003d\u0003\u001c)P*\\T!jiE`R\u0016Wc\u0010E{\u001b@Z\u000b\"s]~\u0006}@\u001fz+T\u001dL\u000fݖ>ny~cy~F-֜!\u0004.\u0015\u0004\u0010rM6\u0012pg4$~H& >٫)}g}y0͑:|?U[//\u001cG=+}|Ⱦ*(߇\\F3FF3@X\u00012\f\u0011\u0002\u001e\u000b4/^D~c)IcNR\\\u0002\rendstream\rendobj\r24 0 obj\r<>stream\r\nZoRfA܉(ACg!UxP\u0001'bT^\u0014^$PK\u0003\u0012\u0004-\u001e+=.%\u0016Ֆ\"\u0015+Ǔk+GvF7\u0017&'#\u0007\u0004<\tz7@= \u0010<\u0006\u001e(rs@bCi\u0007k\b\u001d!%JH1A&1x\rI`QH+ټ&\u001c\u0019Db\u001e*\"f3\u001a\u0004\u001d\u001fh1\u0002ـrW\u0000L\u0015\"K\u0004\u0012f~x\u0001~,\u0003p\u0012LL5`0y@\u001bc<\u001d\t\u0004.{9&N\u0016\\[9F h\u0016\u0017\u0015\u001d:h젫l!\u0017!\u0014^\rB<\u000bjv\u000b\u0012Qh/x|?0|X\u0006l\" \\LΗ\u0010E\\q\u0019ܬmyj\u0014#G%!#L!S\u001c\u0010!@N=۴Dl:\f'\u0002<\u001d\u001c\u0004K{B\u0003#K\u000e*\u0019:.ɘ^c\u0018-\u000e\f-\u0002yqp\n\tC˧Ӌ\tuBk_UXX!bfNZEa\u0010\u001b \u00057˞\u000513X\u0018\u000102묜@AXf \u001c\u00133]\u0001I\u0019/ꬭKkB$nC5GNh!LmZ\u0001Y\fdhxlJ\u001c)2~rOZ\fAy\u001f1C\rW&g\u0005BmD-6C/\\dĿ3R:aʧXI\u0012za@\u0010Mݘ@T°P1\u0001!R]\u0000oF'1`T+DT\u0014Z^\u0000B\u0013?C+/\u0018c\u001a+W\u001b*ub\fq\bP\u0011)!\f\b\fWYΑ\u001b\u001e\n\"E\u0013\u0002I!lb\u0019\u0005KDlᙆ5 QrG1n6\u0001MPx&n^\u001c\u0002\u0011(\bY(\t?98\bMD\tdt\\\u0012'A\u0013\u0012\u0010Q\u001fHe\u0016F\u001fdf\u0000\u0012\u0011,[d.`%m\u0006\u0001\u0019:`٫\u0014\r\u0015$JՄbT?-(#\u000b5cDN\u0011qpj\u0007\u0004$\"\u000fWPe\u001cnM\u0016\u001a,8ɁRg\u0001\noYBFlEH\u0006.\tc\u001dkX2\fx3`7\u0004h\u0015-\"+\u0013N{V47_HA]/*Mdډ\u0010N\u001a\u001d\u0015t\u00172Rُ\u0006\tj[w?F\n\u0010Q\b\r>y \u000e4vu$\rDž6p\u001dր\u0013\u0002!\u0013\u001c@)ـ*JQY4~d\u0010?r\u0007~\u001eށ\u0000D\u0015\tt4F\u0012\u0005\r\u0005\u0006\u00076L\"\u001eR!\u0014\u001ar )(c۩#Q>':wN\u0006Im?\u0002\u0002{\u001e+ϻ$@k\u0003\u0002l-6\r&\\H\u0010e\n\u0011*QB&\\\"Pf$1ƯH32'\u001fw4\u0018/\u0005<\f/\u0007\u000627LD.\u0013E\u001a\u0013S\t8R42-yӬ\u000e\u001eҠ\u001cjAx:\u0004^\u001dս\u0010i\\p ?\u001a/\u000e^\t$?\b^A_{,V?\t+h*4p1':{3;a~WA\u0015o$\u000e\u0000)s34h\u0010>ą#gU$JC\u0017B%\u0000lN\ty\u0005^6UK;/\u0005T\u0000?\u001f@hL\u0002\u001eZ\u000f\tgNc\u0006i\u001be\u001cuקۦ/A:GYq1\u0012~\t?;3N\u000b@:7\u001cTxj\u0010$|B)6J*@b=j.\u0003\u0012\u0015Sc9y\f\u0012&F')ZTJXukh\u0001\u00106rGqT׏_\u001c%\u001fb\t?ق*d\u0012z0{LS^{6\u00185''<~n\u0019GP#_Z\u0016c/2i\u0010iR,S]LP(RMqԶY7=3&F*=6\u001f\u0006_\u0016Oʞ^l\u001b9X\u000f\u0013X\u0006{fLL\u001f;U\b֡)WnI\u001eCcG*\rK\u0002.iJ\u001frhO\u0004^\u0018d8bV\\ŶXIG#.\u0014\u0013*E\u001c&<\fLI\f@\n\bR?3\u001eB\u001b2\u0015B]CA\u000e\t*S\u001fT!L@!0i\u001d_p\u0005\tM9\u001d%nܝ\"%crH;\u00163c\u0007\r\u0012Pj&$\u0017T\u0002\u0000\u0005#\u0012\u001b^Ɇ8~`\u0016,ҶDuI\t\u0004\n[\u001c\n\u0011A\u0000\u0006x\t(7䐝cГ\u0015)[,\u0013/\u0004h\fD\u0002:(\u0012^\u0014\u0004H\t\u0007z\u0005PtlM\u0017\u0000W^g='S@\u001a dp=9\u001c\u001a0\u0018\r\u0018`<\u001c\u0006h(l\u0000ϕ\u001e\u001a'\bþ\\H,s\u0007*x\u0011\"%#LT0^.\u001e\u0004ת(\u0004Wݦz\\\u0013м\u0006.2`3\u0015FET&\"X\u001e\u0002S!\u0018\u001a\u000f68-\u001d8vO3z\u0013xR\u0004\u0012\"<\u0011[a3&sâp6򲺗\u0014`͔Es\u0014\u0019*\u001fA[\u0017t|j\u0012Fp\u0000DQ\u0002a]:ⱓ./&\f\u0012JKmLViU%wMfra~%5\u00164y\u0012<݊V\b\u0000\"+e$Ӑ\f\u0000B֯\"yĘ9Ψ/@3\u0016>\u0018\u0006\u0007Q~\b\u001b/hDk\u001f_R;}G\u0017ɥO\u0000z\u0013s\u001aR\u0014c\u001bN\u000bZu{$2H\\ZD\u001a^ 6-aY\u0005X\u0012#d\u0011\u000bC=y`6\rY\u0004$[4\f\t8\b\nw\u0019,\u0001dX\u0017\u0006gM\u0000#TZ^\\\"i@?)\u0012=4[\t\u0011mIrpjzⷬRL%c%\u0005(W\n\u0000L4%\u0003R\u0016l4\u001e\u001b8\"%!?2\u0002(\u000516wY}xFS>%\u0005\r##AF΀R\u0018jȊ0\u0005$˝\u0007xC+V&~%\bKf\\ԑ\u0006Y\u0000\u001aXq>\u0013\u001fQ\u001cYBlɑE\u0000qg4W\u0015\u0007Ph\u0013^s\tdz\u0005[[XST\u0014'27m=K~\u0019?g@\u001bį:\u0004_832jEc؇\u000bŰ\u00061͘W,;QҔO\u0018RT\fAТX\u0002H~)%.\u0019GO\u0001$\u0010T\u0019\u0014\ny,j\u0012<(\u0005T#ĵ:->(\u0012\u0000\u00070c\u0000#-~\u00122\u0012\u0011|DI[\u00171p㜡\u001c4\u001dpՂ5FmnIud!OM\t\b0J\u001b\u0004Qq,)3\u001eU\t2\b{j ]\u0013Vp\u0000\"\u001ek\t\u000b&w\u0000/\u00077pg\u0002RvHr<&jE*;gD/$MTY\u0015\t\u001d?\u0018Tu\u0018,/Hh\\+i(ߐſ\u0004\bH(!\u001e1X\u001b¨\u0005s\u00187f\u0000tD9߈\"\u001d]ZU&sC\u001cj\u0000$ĩUM5\bө\u001eYD!*\fNyOZP/!pL.~\u0012\u0005_`‚J\u0013\u001f;D챍3l7iS9\u0001A$6uS:_x\u0017U\u000bA8\u0003hs9g#jsG뢗\"tBx\u0011\"QYc!Ue\bgn]\u001eKL\\4/X\u0003(onQ\\rh\"ʵ\u0011x-;$תC}F\u001a\u0005䱑\u0007ɚq[\"\u0018FK\u0012G\u0014\u0018O:t{[? \u0012?ůzh+ Y௬\"DOQ=&{TQe\u001dέ:QZ\u001a%H\u001fj4\u0001L H\b\u00142P:9gddWHS^RjoR%\n\u0003Ϝ<\u0018I\u000bMD맸\u000e2]Ŀ¨\u0013\u0004N+G)\t\"a\u0010|S\u000b\\s='\"\u001d\u001eE(,\u0010>U\u0006\u0004\f-\u001f#\u0000\b|_yhl\u0015\t\u0013\u0003dGsSe\u0002U\u001f\u000f\u001f-Ո?l\u001f\u0004?\u0015\u000frNWӪ\fm\u0011ŨC!\t\\'5rUY8Ӄ{Q|ufJ\n\f\tr\u0005>p\u0007\r\"L\u001fR\b\u000f\u001e\u001f\u001aOũ\u0012R'FˀG\u001d\u0004\u001eq0݈4$V$\u0013J)\u0017J%5MlQtrl\u0014\u0010J6\u001ez\u0019\u0017nV\u0019Z\u0012\u001aBSp \u0003\u0016\u0014\u001c\u001eJ\u001f\u000fY0{4CaX\u0012J@Q\u0011\u001aR\u0007Hp-J\\<~Tˆ[j)\tB!\u0001\u0014\"ӨQs7M\u0015-2oB*1,Th%I,6-\u0017<;\u001d\"o\r||9\u0001$\u000eOha\\\u0019J̠tsDAi\neSi\u001diJKdAX\u0004'\te\u001e\rSI#S\t\u000046UjHG{6MWJ\u0007B-G'JW\"rs\u001a\"n1yc9QZG-bT\nATF\u001c\t\u000e?ԊiE\u0002\u000ba9Q.\u0003\u0010\u0005q?\u0013CR&I:!3˪ХA^ty,Z\u0007\u0002_\u0006\u0002?V\u0017gSN6w\u0012_\u0004~ЄWi\">@{c3\rM$6|^e7\u000ey;\u0017,[d\"\u0003rI\t\npQ@\fn.@D\u001c\r\u0013\u001e%B.fD\u001bO\u001f{\u0001Qb\f\u001au\u000fK뇀\" <\fElL\u0000\\\u0012iEyI\tUZ(P\t4I,I1=ہ>y(~m!0\u0006)\t.\u0010̆&eU̓\u0001\u000f\n[?tФkŗ\u00143j\u0005\u0018'g\u0012o$%T3#P\\̕EA9\u001b\u0002Dp\u001a\u000fe\u0010qz??jp*)BI3(&DxKbZ9V\u0004t5^DNR3\u0001tl\u0011LBbc~cAz9K1\u00176\u0018m\u0000PS͉a%\"p#r\"h\u001c\u000f\u0001dE\u001d6`\u001cPm\u0010YJe\u001fy8+\u000755\u0014*6B'D\u0001qJKݮ^y{\u0018`\u0019,+NT6>gJoԔ\rYDc\u0019,.uy\u0002Xf\u0012\"4O0%ȪRE\u0012 `Zޚ\n`\u00047\u0007nӮ2\u001b\u001fP\u0012ԋ\u001e+,\fs4̆H\u0001\u0010\nVGLnnF)Z\u001e\u0014\u0004!!{\"$4!}Id\tZ`2*I%+\t`elp\u001bFn㱕\u001b\u0003\u0006\n\u001ct4\u0016e \"㒟2%\u0012(e BA6|x\u0000=<\u0004O\u0011iL\u0019$%\u0013\u0014f|H^lL pA~Q\u001a\u001b\u0007~6H:#\u0018‘4\u0016KxV&)%\n`eBȈN\u0001^sVOet=m\u0015v9\u001fC(aC]<\u0002\u001d*'=\\\u0001gN:FՅdq\u0013\u0016\u001a(R \u0018̠1G-S.\u000b\u0019\u0001ɘ\u000e\u000e_!սJ@OS2FZ/ ޮ\u001a_Rż5SIxL\u0007'\u0017u, TkUna7X?Sq]?Z+$\u0016eqp\u001b\u001f9A锴\f]Ba7C\u0002\u0019\u001cM{})f\u001alœ7FӪj%$zs۠DS\u0002!i7hS|n0r,N$\r̃Sٸ?c\u0018\u0003V\u000fvG\u0019zo7\u0005S4˯\u0002\u000b\u0015\u001bۖH\u00189Y\u00075ͺ\u0010\th>coQ4&\u00114?É*. \u0015T~/Pkj\u000fq)WH+u\u0017 O#8I\u001bǴ,Ƶ3l>\u001dV\u0001B,2ʌ\u0002Pz7\b[9gD\u0018\rn;\u001e\u0013}\u0014%.0p;?jdk*MJ\nD%K\u0004\u0012?ۡo7}/K&\u0000\"=Ĩ}\u000bT\u000e\u0018YHf\u0013\bGi\u0016%\u0015{~R$v\u0013Cbh=Lw\u0011$#\u0010:m\t\u001cۉ5\u0011B,J\nc\u0000uVێ\u001bx\u0000!Q\u0006\r8,`jLVՋ\u00001\\\u001a1I(Fɛ(s㵲Ȧ·>W\f\u0000\"\\0*~\u0003\u0015\u001fqbT1PEE(1S.l\u0017yޱ}\u0002;&\t C\u001a#\u000e#\u0010cvr\u001d\u001d$ȋ\u0010w\ns]B4B߮\rMZ.\b#$~CC\u001e\u001b}OiZhLOK/6Mo\u0016AN%\u0002t犕2 \u0011\u0015%\u000ef\f\u0011,\u0000LIq@M+a]\u001e+D\u001aN\u0005\u0005r\u0006NӧS;P.K':\u0014q\u001c\u000b>\u0004Dx(3\u001b.+ hBs}5\u0011̕~,\u0012 'OR\"Ɵ-`]%OKݵ%\u0005\u0006*#\u0007\u0011\u000e\u0006aztڻߓq\ni%\u0010BsSF5:F+]d\u001e\u001b=y6j\u0003hJv3JI:+Q&]`AH2\u0001K1e*2\u000bȋ^uR\\)\u0007#ĎA\u0002\u0003\u0007ɍ\u000f=\u0016JDy4$QE:+U&\u0001RI˳\u0010\t\u00126>Y\u00101\"]\u001a\u00124).^Jcߞ\u0004+2\t>G\n%J⟄\u0018U8\u0003\u001b&\u00122§\u0014\nծ\b@i-SO.KKeH\u001cçD>LpB%{>?.K\u001a\u000fQ<2_#$,%2x\b2{0\"T\u000bլcz~.알P٩M!k\u00191\u0012\t>#pB.}\\K\u0000UUW<\u001cl?~J,S#\"={dn\u0012\u0000?\u0003\u00020[\n}1֕Qm}\u000bc\\O<3:W\u001aӳ`x\u0015P\u001f]>%6rp@\u001e1\u0016YZM\n$>\u0010$pP,b7\u00112I\r\"=\u0002IoB\u0017G8/g7=~\u0015\u0014=1yc\u001esJ\r@fOk\u000bQ\u001fN@}P,\u0006szmFz&\u0015-x$\u000e\u0010\u0002zUؤJds\u0016\u0007X (H<\u000b\tB\u0017`Ј3\u0018<^NPd8*C3k9Y6\u0004[j7\u0016<\u0018\u0002\u0011960֢avA\u001e[\u0006\u0014j\u000b|\u001er\u001b&AKx\u0018\u0007>5\f\u001ekT[ҤdFkbPDm3!Vup\u000evd4\u001f:=Ա*At&.'@\u0012.*\\ˏbNX\f)\u0017_:\u0013\u0000'gR.+b\u000f+Vn\u001e\nr=v%\fX\u0004Yf9\u0018w򣉳\u001e\u0013(\u001d&;\f\u001df#l\u0019)=\u001a4mZ\u0010µ$\u0012u<0\u00160ӡI:UDu\n\u001d=\u000fh{P~\u0010jodz\u0005E\u001f\r:XZ\u0014\u0016dfta\u001a=Fܝ_/Zi:Z528<߰إЃ;u\u0000\t\u0004Nsuh\u0011J TM~C\u0001;\u0017\u001ec\"xO,\n\u0003\u001aa1($y\u0017\u0019Ž+Ҋ@dz\u000f6.dpW\u001fO`5\u0000\t\u00000\u0002p jM$\u001eU'x[7\u0000OFٵ8fէwtDɦ[\u0013\u0000QM#\u001f!ukL\u001b\u0015@p\u0012\\өXŪz\u0002K~U1\u001e;/N\u0012-%'b\u0013ntyI䯳dNJ4C),M`ae\u0002/T\u0015\u0000|H\u001e8J\u0005YZGz0C I-Aq\u0000J\u001c[[\u0018SATޫ[萑i\"1s{\u001duæS\\y\u0018Bzq,z\u0003\"{\ftVq\u000ea67ʺ\u00005A6F}*ZmN}JAV1#>Q4ܷF4Pq*!\u0004n@b9\u0006\u0016;R\u0015y,_\u0005\u0003\u000e\u0003 (̬\n.*uPQTM\u000519sb\u0014vjl佟\u0019n\\sQf\u0004OE\t)LE\u00025Jcjp&(\u0004 &?Vfq~:sJUk),<\u0013X1|l&\u0001\u0007u\u000f+\u0015n@ݜQ*\u0004\u0014E\nt}A~\u001bS\u001fX9U9?\u0016jt֮\u0012޷S*K\u001bO)rqyJ\u0004Ke<\u000f\u000eygS(1\f\u0014Z.\u00148@Ebp\u0000\u0007?\u0010chVkt.xV1\u0015J-rI%ڤI)94s\ny\u001b;.%1uR\b[GK\b;uJ)$I!\u0019͇\bR\u0007EMZt\u001a%UեRx[$J\u001c\u00106\u0001ا;\u0007\u0010\u0015\"j+۹C \u0015Um]314\u0018{TY\u0014 \u001a 6nmfJoD6Cp(G^Jԕ\t%=y#\u0005\r\u0015%CD,\u0007cEcq.!_5\u0006,jAI:\u001e1:\u0004\nS\u0018c,ˠ*'H!J\u0007\u0014-S\r=H\u0011\\\r\tɾ\n\u0012c\"{$1eY\u000bB\u0018\n\u0005\fe\rQ\u0003\u000bEQ\u001cp\\ъ1\tD\u0005\u001eLI8dS,ǗdȜ\u0000c#(\u0017䥰\u0018\u001fՂ\nPFc\u0014?\\T\u0012Tm\u00020\b\bP\u0016\u0001)B(J\r<\u0018P\u000e*ekAFX\b\bR\u0000K)s\u0014Hʻ\fPX)+:Տa\u0003P=EIkZ\u001bYD\u000bZycZ\n\u0019]T#\u000fc\u0001\tc\u0016OX\u0010GrurieE4K)f7ꅄ$\f\u001a\tӰ\u000bMbŌж0S;D\u000b!e\u000eKU\u0011}vZQ\u0000_\u0005@Xiecߢ\u00033ْS\u0016gT\r>3J.z@4_)87U\u001di\u001d\u0002\u0004ђ\r&\u0000\u0016+6\b\u0005i\\feŏ/Ocs`Hè\u0001:e=6\u0016\u0004s\u0007\u0006.2UcK<+r06cc9f<}\u0000\u001fљpE46\u0016\u0000Jvb-\tX\u0000접\to&\u0011\u0000i\u0000v%\u0005)i}Ϧ8ifu(p\r8\u0001\u0000(,P\u0019+'T![ l\u0005:Yq8\u0019pfmpf\u0016 \u001cΉ\u00001+4\f-\u0013;\u0004\u0000'\u0010U/j\u0003=@\u0018aմ\u0002\u0006b\u000bUcI\u00183F\u0006\u0010\u0010CR&Z\u00137 1uF\u001aL\u0005rS@q#\u0006*\u0003\u0005\t X`\u0007ўZ\u001b\u0002kV\re~>\u0018\fUkh@Ҩ6p<,>\u0013\u0010Q2\u001e 4\u0006\tH\u001e\u0012\"Nj\rN\u0016PW2.R&\rX\u0002=]A)\u001eE!5\u001b\u0002,u#\u0007Q \u0011\u001e> B4\n%S//RQ:XҼEDC\u0013\u0004D\n:&HcJlRCB\u000e\u0005YAӁs5N}\u000e\u0016+\u001f|dC8\r\u0001zZ2l\u0017\u0017\f&wU\u001ej-\u001d3\u0015!.\u0005@MG@l!@\u0016ĚNShh:uhN\u0016q'\f\rc0u\u000bRqkD\u0013\u0006'F%R̼jӲ\u0010q\u0018\n\u000b6\u0014\u001a`\"8\u0014ۡ©T!@\u0006>Z\rR;\u0019\f 9sZ؂\nm'\u001c!ΩqH:@Q?\u00118K:\u0002Ȃfz8-B\u001fR\b&LQF\u000bhr7(\u000eƠ\n͢#_h#-Ia\r\u0005\u0004DO!\tAX1$1R\u0004v\"BO\u000eřȼ\u0014\u000e\fU9`\u0011\u001a6\u0002\r~F\u001ele\u0011\u000b\u0013K\u001aR\n\u001etx\u0003a\\\t\u0006?Ez\u0004z,p\u0012\u001bS̺<+td]<觜\u0017\r:.\u001eeFN)au6fy6H\u001bd\u0012\u000bhX-\u0006\u0000di1Wت8PFCrz\u0013\td0\n\u0007r\u0002c2$貧\\\u000b'Y&۞'nH\u0001rbR(\u0015d+\u000b\u0018\t!h4rt>t.=#'eLX\u001bA0?,$XFP\fN\u0003&jꡙAG\u001f!%KH.t,.\u001e%\u001a\u0019AP@(V\u0016\u0016M/H\u0002\b95\u000eȞ524A5G\u001d\u001b\u000eN\u001c=\u000f5(/\u0001-S!diě\b\u00186ܑ\b|6*\u000e.\u0007p)\",\u0012\u001e()#F+|.֐[9\u0013 HaХ\u001f\u0000v\u0001Y\rr\u0004`S*~S.\u001aBA5߅ޅ0Xq)\rB9#\u0011\t.\u0018af\u00029M=m\u0001/bUTPK*P\u001en\u0017\rDȏD\u0018Zƫ^Yjw\u000b\\{'\u0013B]i\n, \u0016A\"\u0003b\u00180\u0010eB,\u0019c|*% =\u0016B`HߎyC`\u0004\u0014hMҜ:\u0000Žk@\u001bcUL\u0012G_csԉ\u0003L\u001fB\u0000#\u0007$Zje9\u0015\u0010ze\u0017|\u000e\u00174G$\u0018\u0019By\u0005\u0006 \u001cL]qa\u000f}/CL{\u000eU\u0003\u001d\u000e\u0001\u0010$#_GKH.i)/\u001d\u0019WE!7|=&J˅ʮۆ\u001c.\f\u0007S1E\u000b8\n{He\u0012`ϵ輐QW|'U;B_x\f\u0012lr䈷\u0015|5\u001f2\u001dPv)Ҧ\\N[ڡa\u0013\u0014\u0016gcw_\\\u000fG\"cB\u001dBI\u0001ր)q1Y2y\u0016\u0005[\u0000\u0000:墽/WT[\u0001\u0001裶Ԧ\t~T\u0010!С\u0004s/h\u001fTJ%S\r=։ՊCp\\CM{Q/[p?Ŝ\u0013Y}[ִFZ',8|\r΋l\u0004\u0010}\u0001&#\t1-xw\u001e4jizp_1m\u001f$_XMMLup\u0007H婊F%>JPוHE,\u000ffbi\u0005Y\u0011 c~x0i*i_iidii>pۇY=\u0005o퓜e\u001ah~\u001dzה\u0014ܟ\u0010+>\u0005\u000b#Ǵ}\u0010̵_C:nsV\u0006\u0015\u001e،,ц<\u00160>W(4\fLRE\u00151\"\u0014D02\u001c1=\u001aMB~9+]kz#3(\u0016\u001d\u0002\f\u0016\u0014\u0013I1\u001c\u001cJE n\u0018Igz\u000bq\t\u0011\u0001 ̒{㥖\u0010HIڢn\u0006\r$g\u001b{\\/\u0017z+R\"&BrG6B\u0007HG\u0007\u001e\u0001z`lNb\u001f\n;\u001aJ\u001a=|VN-K\"3P\u00146\f 3\u0002\u0016X\\\u0001\n}=_ejOHK6hS!\u0002\n{)\t+\"k\u001bx6^\u0000o\r!F%\\\u000b*Ӫ0 4\u0006H\u000f\u000e3\"L\u0007\u0012,\rS8HYlV\u0002\f\r\u0007:\f\u000e\u0018N\u0002j`?\u00104\u001ev_xӛjp\u000b\u0018\nWjZ<[\u0005<=:\u0012-#vTYJ,ZW,\u000e\u0014b\u0016xA\u0003c-Y\u0013*\u001aO\u0000Q<>fD2]’\u001ebB͹\u0005t\u0001bMU,P,nib9cYc\u0000\u0014k_$Ž\u001d\f]i-lhKc^3t\u000fTD^:\u0017AĆ4EAA\u001f\u0006)MD w\fN \u001a+Yg]X\"eJ8F\n®\u001ct)\u0000\n'*x%DV*\u001e\u000fxS;W@FPB|y߅5\u0003欴\u0007\u0003CЙ\u001d8\u0018\u0017\u0017hE\u0010\u0014\u0007\u0011\"B\u000fK#CB\u0005!I\\\u0004ԺT\u0002wF?xl7AW\u0001+!M'mp\n\"\u001b\u0017O2\u001aA'<-ǣHx4Q\u0012O\f}\u0004\u0002A{\u001fNE\u0012T \u001eS\u001e\u0007I\u0000\u001e\u001bxx\u0000Ȝ#T&\u0018\rw*\"iH\"hJR\u0018\"\u00180r\u0019W-|J\u0003\u000ePSJ]\u001e6\\+\u0012VYr9}\u001b\u001e\t\"G\u0010oJ\u001c_\u0010H=i\bQl>^4H[Ef\u0017@L\"Dod⭤\u0013\u0019\u00139Pgq.\u0001ad\u0006wJ\u0005iTr\u0002\u0003M\u0019D\u0013G\u0012΅yjS$>%T⣞kD\u0002c`Zbe\u000f\u0005B<\u000ben\"~LJ\u0013@P'\u0015@tg494\fC{ʋ[>̖h`\"\u0007|9;AEi%Շ\u0005\u0018zL\u00112̒\r/s'Z=\u001bpA\tC\u0004\u0007I\u000b5\u001aS\u000bI€o\u001fToZQg7yk1,++\u0018SW\u0002ϳ\u0014\u001fۂ\u000br!\u001fBdDZ\u0003X\"kJL\u001fH\u0001X^w\u001e632b\u000fH=.L\u0017nM\tCfHD\u001e;tZƨrJH\\I\b\n\u0011\u0006Q}\u000e/\u001dE\u0017;3\u000b\u001eƯȼ.%CB\u001d#4nyep<%\u0004?vGġ\t~^\n8\u0006\u00074\"\u0014_'\u0001&\u0010\u000bbv<4gn%̮\n\u0017&\u0013pJ6\u0018\u0010m\u000e6\u001esȁ7WE^\u001d=S`m\u001b\u00006F=r\u0002j\u0001M4G\u001fUPU\u0016g?w/+V\u000b\u0004\u0013CsP\f:\u0002\u000e\rB\u0006\u000fJ-]8NM+28\t)\u001a6@W\u001a|N\u000f5\r\u0000\u0007y,_6@U$ΊN#ǢC\u0005R\u0005S\u0019c\u000e\u001b\u0017\tT}B'd#G(\u000es\"ʦQ\u0007\u0016W!^R\tHrhA\ng-G~z\u001dX\u001a嬕ђ\\x\"\u0005?ٿ1N@x\u001fQ'vtA\u0011cB\u0005y2\u0012dq.GM\u000b'NX\u0012YÂ+;P\r\n)\u001d\u0010Ó\u00171ZWDyD\u00135ި\u0001\"A|\u0003\u0000\f\nҥ%?\tᕺxQ\u0013\u0011=vg&.\u0010\u0002{\u001eŋW'Ez\u0007\u0000>\u0000O>%^\u001eT\tGh\u0001\u0019Bar#)Z:\u0001\u0019\u0016+\u0013iUH{Mw-OkK%|HQy$IZV1.|?5Vow\nwIB\u0015ARzp\u001f[.z$(\u001c<\u00156٫ógk9!jG#);Q>G\rj\u0007\u0005FJ{_T+pU7\tY't+P({a\u0002&o_אk.zc\u000b\b?H%Zc-A\u000b}W\u0014\u00032:9e;\\PvNu2[B\u001dq\"Q\u0001-\u0018<\u0012k7J\u0006\\4vͺP/_k5$v\u001f}\u001d4rc$\b2-!\u000fSH8&X\u0007=*BݗŠSVHUw<.*\u001b\u0013#')oV:7;\u0013\u0017UBSﱑ\u001d/C;\u001c\u000b~*/$\u0007\u0004\u0007k)u)\u001corrwZg\u0005OB^Zm.\u0017IaW\u0002o\u0002nyO\u0007zT\u0014G>\b~\f\u0012o!Io\u001f\u0016W,\u001f[\u001e\u0002 }\u001dL\u001dW\u000b\u001a5,=\u000b$?<{WmU\u0010j~kص\u000f]G@\\\u0017\u0005~܉۾\\\u001cq&\bb\r}Mn~\u0000Ur?\u0015G_\u0017R\f+\u001b#}w7t&/9Y\u000f\u000bX/\u0004|\u0000\u001ehG+?q\u0015fۑ}f}\u00029>R\u001dspʒ(l/Qgme\u001e+\u0015%|o\"\u0018+R\u00172/\u001aW%*xT\u0001P~[e?\u0007ﱎD\u0015@iye^l \u0000?M\\j\u001f( \u0017_X{a\\m\u0016VO\f\u001d^޾fl`ѵ1r]{\u0019\u0010\u0006BM$U\u0011f\u001f߼$gRn\u0017\f7jRtOz\u000fS@ٷx/@{\u0003\u0012R-\u000e}~,\u0011i?c\b/7V+8/\u0017&Gd\u001bҨj`yD\u0001\b$\u0011\u001bB\u0016\u00019\u0001E8\u0019Հ-d1!:AjU^1\u0007x\bӃe\u001d{\b@(3e\u0018\u0006<\r\rzZ\u001c%K\u001c|>\u0002\n\"S\u0012\n@)\rb\u0019\u0019x<-4AL?{\u0001\u0019a;'ĦHsů|}'%\u0011!n\u0011j3\u0016w\nD-C@m'y\u0010S0-Xw\r\u0013p\u0001^Ï5\u0003HAƱ\u0005O]0T\"U\u0001E\u0005UN54\u0000P|aI\u0000Zh)\u0005\u0005\t\t\u0006\u0015\u0014\nb\u0012\\\u0002zi@sAY\u001e1#\u00190'V\ny8 l\u000ek}\u0019D\u0001c0Ǜ!'\u001c\u001e\u0016A\u0004\u001a@\u0001U\u0005/2\u00019IgC\n\u0011)\u001d#B \u0013x}{9\u0018Pb3|\u0014\u0018'[xa\u0016\fxO\u001b84M\u0016t/\tي®\u0002h$ZӀ`;\u000ezy;~\"iѡC}t\u0000BhEp\u0014IP\u001d1N Np \n\u0012:̹;q\u0016+h`1 XL\u0006$O\u001ea`hfNXd}8ZXgi\t[YP\u0011oub}r\u0019pZS\ba\u0010\u0000\t\bd\u0005Hd`Vբ\u0004*\u0016\u0001,+\t\u001eWaLЄe7KyZж7,NQ\u001bW 6\u000e#qH9w\u0002$v!'\u0002HCuaa!p)\b\u001a\u0002#\u0007cCf8J\u0016\u0006&c\u0007X\tJxVh-|)t#:LCd:QJVϓ֦\u0018Z00SӁ}8aJAc\u0001$\u0005\r1G\u001aP5IT4ee\u0012\f~pZ\u0016U\u0015c_}0\u0007WlK\u0010] Y^\u001e\u0004M݄\f\u0007\u0003.6\u000f}\u0000*6\f\u0011TZ\u000e\u0013:N\u0000ak\u0014sa&LuL\u0003\u00151U\u001cw7:)$\u0016H<\\\nK\u0010\u0001Sr\u0013\u000bl\u0017D\u001a\u0017;a.hCYEIp0N{֚ۼ\u0015a_F\u0014@U4ZQз@r/a@F\u00011\u0000\u001c\u0012ANC=vF(\u001e\u0007]ȧt\u0002p@2<0\u000fH\u0017f-\u001c\u0018\u0002`78C]I33H\u000e\u0014ߎVQ@\fM\tYB\u0002\niV\u0015,\u0012QJ\u0017C@\\\fc\u000bTYTq\u0019yN\u0000\u000fpʑpUJ\bԍ;H0Y&ř$8>\u0015B&}'O\u0019\u0017W\u0005z_*H\u0012\u001aW \u001eO}RVr'K)3ˉp\u0017\u0014r\u0017TKZ @\u0011zHqM\nj\bS*uSi7]z\npf\"Y2#\u000eCg{*!\u00109\u0003>!qD3H^(\t/\b\u0013ttZdJEƜNIER;F\u0000eaf43\u000b\u0011L@zM\u0004z7\u0017x=\u000e~X!\u0014l\\j\u0014<\n]' +#HD\u0010@>D\u001e;\u000ed(RVb\u0010PU8\u0003>ݧ?$\u000eiTz\"\u0004Vs\nypc\u0003-\u001fv/EE\u0002+\u0018\u0005FD},Ns\"6V8\u0002!5lH`R:6\nTB5\u0012XHG\u001ecXIM^&U՝\u0012FkD\u0003[Q\bh\u0012\u0006fj\u0016[Ǧ\u0003䷜@\u0013xSY4\u0012\u0000#`CVDÚAI<˾iS`\u001e\bŸQ\\(y!\u0010dBZod\u000b\u001a\r\\\u0006\u0014W#\u000e1!-\u001b0&8\b-ΩqРeBƵc*\u0006(m!jؚ^*0r\u000bJt\u000eCi$EN9\u0000\u001e_@\u0010\ncc-y\n!\u0001\u0003\nR5*\u0006\u000f\tR6Y\u000b3L\nbNA}>(7\u000f\u0003\u001c#t\u001a\u0000@\u0018\u001eyJ\u0011iI\u0015\n*Q]U6\r\\'\u000f?\u001f\u001fz5W\u000fq}F\r%Wefk\"Ǻ͡g;eN\"<\u000e\u0000\u0000hvHp\bh\u001asK\"Q\u0001#F\u001d'\"\tƤGID\n@R\u001d\u0010T\u0004\u000b\u0015\u00174{L55\u000f\u001a-6e\u0000\u0012ֆ|Ьچ>\r\u000f\u000eX!R>\u001cdc#.\u001fDnzԯ\u0014\u0011ԠqEf2U]\u001eb͋tb\u0001\u001d\u0015\t\u0005^\u0002T\u000eg7+VQ\u0014ﱬPﴆ\u0016\u0010\u0013*\u0006O\tB@f(\u001eFI\u00150\rtI(-%\"#\u0014\n0tWGt)U\u00102O\u0003}5\u0013{1ҖǾaL\u0005w\u000fv|D5GxRtQW_\u00155Vp\u0002\u00077>&Nc\u0013\\I~\u001e\u0000H\tUەꑙX\u0011Ǵ\u001fZ܅\u0011&{\"?\u0006\u001b\u0006\u0000/&\nx}O>zc2~O\u0000o\nn4\u0000\u0013\nl̡t28\u0007S7*:DhW<\u0002{\u0013ڑ\u0000\u0018K\u0003\u0016ErB9hQ\u0002\t+rQ'E\u0002\u0003 \u0004\u000fm\u0002$\f_\u0006#}R!s{W\u001e5\u000f5Hu\t\u0007L\u0006݇S\u0000S㿤w42W44\u0003yAr\u001a\u0005\u001aE|\u001b=(V\f.<(7go=c\u0001/#\u001d\u0019\u000f\n\u0005[\rrNQ_7#G\u0017/-M\u001eè\u0002K^Ob}cGE\bBJ\u001a\u0014Wlߠ*_(y'komHq\u001ep\u0012g8\u001e''w\u001fObt\u0004gp\t\u0019\u0001\u0004?K\u0017l?F4~D9O\u0018F`uaW\u0006\u00112\u0007rc\u0001i?\u0019PGNڧ\u0017ՑK߾0n{\u001b\u0005ݾnﱋq<\u0017\u0007\rU\u0010smܿl ܇$}$h\u0007t-GU}AҾ@LN2k\u001fmdo\u0002-[\u000eI\u0007K!}-涯r\u000fuoHW\u0015\u001e~*5O{&5\"\u0005/-}E\u0006@}D\u0000GlՁ,wl*Z\u0006'\u0011\u001b\u001a\u0007\n!\u0002:q\u0019IWN+;y\u0005k)\u0010c\t\u0001\u0005S\fQ#J\u001c8y[\u0017\u0012\u0000( .d.2u\u0003\tz\u0011Bre\u0018\u001dTdB\u0007\bPLЊ2ϔXQt3z\f+Lj _lp\u000fNZ҅\u001aYm{+k\u0014\u0017Kh<Å+`\u0006\u0012C\b\f#W\u0010ċ\u001cGLB\u0006j\u0016/=h#xQ\"\u00174pXFRLA\u0002?s(5\u0013\u0006S@VfEYH\u0015Z-::cKc?g@T(1D_\\c\u001e\u0003\u0015h_\u0010m9+Ǚ\u0005$%\u0001F'm\n\b\u0011\u001b\u001cN@0F-)DYxxA@)TO\u001e#\u0011\u0017.\u001e*-(\u0005K0\u00009D\b\u0001\u001e\bFĸu\u0015D>+H\u0007dq!\r\u0007\u0004\f`#G\u001ag!Հ\u0006$\rp\tA\u0006\u0017\u0005ܺfkBh\u0006&F5`QC\u001ac\u00023\u0002`|2/j\u0003$\u000bP\u0018\u00003)5q!se\u000b\u0001>6\u0002\u0019\b\u0018g\u001a\u001e\rqPT\u0000\bEg\u0015\u001cJ->~1RA\bu@\u0016T\u0016H\u0010\u0012\u001c2G1\\֏`\u000f{\u0012 \u000b\u0010]\u0017 2\u0006йO\u0000O\u0006/\u001dBw\b\u0013q(-U\u0018@i\r9ТÊhAQACF\u0017\u001fv\u0018cN4O1*l\u0013R\u0000MeG^\\&5mȋ3\u001cX)\u000f\u0015Ea\u0011`.H7`Q֞\u0007V-ec3aXt$?\u00151YON8QF\u0013Rʣ\u0016~\u0002t\rJ\u0001\u0010mEo\u0004j\"\r`JbQkQFSפF\u001eXP:P@zH+Epc\u000ffK\u0013\u0018\u000fk\u0015\u0004\u0000\n.\u0016I\u0010-Nx\u000b\u0000\b֒ذ%\u0006C0$p)V%(\u001a\u0015p\u0004\u001c\u001eGA\u00010s.CdZ\f\t\u001d\u0018\u0003C\u001c\":X\u0010\u0001\b\u001d%\u0014\t(6\u0012\u001c\u0003\u0015<\n\u0000\u0001^QT$9*\u000f\u0012\u0016G2]\"\u001e\u0016Z|<~\u0002A\r\u00007UWp\"\u0014\u000b_\u001f[\u0007kܠ\u000f@A@\nx\r4ƨf\u001a\u00144j\u0010={xHu \u000b\u0002\u0001Rך\"\u00144*\u0016-uMR\u0000= \tΗ#\u0010O~B(n9\f@/ŕV4F\u0019Ep\u000b\u001d_\u0019A`EV\\\u0011i-\u001d\u001a\f\u000f0y\"\u0012z>衜\u0007(n\u0000\u0012)a\u0016\u0005[Zƃ`ud몿{=$~\fY\u0001Hj{m>\u00040fP.o\u001e:;˪$\u0012u\u0019Ou:i#ax]1׃s\u0000H&qDwdH\u0006;DX\u0011\u0001(L6\u0017,QX\u0002rjCYFT8\u0013*-LǕ\u001c\u00056s(#DH\u001fi,Y.\u0010(/\u0019O\u001aU($c:X(\u0016|χbGJ\u000b\u0006*;2j\u0000lTI!L\r%LNyARJ:T<]<\u0006_\nPM)\\\u0002\u0001޺ڼ\u001dk4gFy\"}2\r\u0000O^$.Olb\"X+?\u0016Wf,{+#%g\u0001(\n\u0000Tb8\u0011<:r\u0010\u001aF\u0000p2ܽ8Q4&_JBl>\u0014UI'ple=\u0006\u0013\u0002a\n-O}\u0006\"@?/?S'fGN\f\tpb^PXfHe\u0018\u0000a:15e\"-C\u0000(\"\fm\u0002\u0013MK:^\u00151\u000e8!zt\u000e5p[\u00122=\u001aN'B\bBT\fi]8*p\u0002)l)\u0000b+\u0003L\"Z\u0019m\"RS45p(jX(88c\u0017q+\u0011Y9)og@[\u0011\u001f\u000e\u0018A\"\r%@M2\u000b#$\u0011H\u0005%,}EPքU3ՄUT\u001fB+\u0004,BY\rSZ5&jr\tO\f\u0007bNaybOZ}rl\u0014H\u0012(r{NjCJg4\u0011[\u001f\u001dųDp\n\u001f\u0005_J}IK Z\u0001\u0016҂zxt\\{ms^̥\u0003ÏXc&9Ü˂\u0013tQ\u0003아21ֻ\u0004J\u0010~\nQgL0PI׹pe=cN&\u001eo\u00053z\bEN)D\u000e\u001b \t\u0015'`{Zl1!\u001dFx\u001e#HT\n ;\u0014>\u001cn\u000bIGT8\u0012\\P\u001do^baR\u000b#C!z>\u0006x?r\u0018\u000b\u001c'\u0001༡e1%\u000f6# \u001bwP(7\u001c\u0000iAWm$V4,.\u0004$:V[\u0001\u001c_r\u0016Ti\u001eyt':Ʌa)\u0004P\u0003U/H'1}Ig\u00130y\rqTH\u0018\u00199f\u0005\"l\u001e3Iʓ!3gs;S\u0003e#\u0014qs~޳KL\bC\tN\u000bH/]Q|\u000f\\\u000e\u0015X\u000e'\u0004~+C]%-u?r\u001fY݈\u0014!\u000eH.J\\'\u001auG2f\" e^~^jx-g!PM+-\"\u0002䱋7\u0002\u001eԧ\u0012`&v[P'Ui:\f|\u000b\"\u000b|BM!\u001e\"_P\u0011}uțIՆ\u0018p\u0015$\u0018q-g\"YmT\u001eY\u0012jw\u0017SlEPhKyK:/kW(\u0012\n-\u0010jZa@\u0014/\n\u0007\u0018~#\u0016\u001a_5g)\f\u000f)|?d3mVm\u0012:\u0018-y\u001bth_\u0006[c\u0015\u0013\u000b\u0016J\u0011j)\u0004+N,\u001c K[\u0012ڏ,\u0001h_$Z\u000fx,(cڀ?n/\u0002D\f5x \u0007&%\u001b#ށ \u001f\u0010#ϰL\u0018\u0006IR.\u0001q_\u001eQg];+#1`\u0003_\u00137\nݟ;l/S\u0011m~tЖ}\u0011񨉶.t]ӰZ͎\\,\u0014\u0004wpT\u001dw*/mZ{\u0016-o~¹/霸of:Ń\u0006_\u001aװ\u0016\u0006}4v}\u0004&_U?AUw\u0003HM*auXbKeK]\u0011D8?D\u0007} \u0003C\u0006;\n5.\n/!F>\u0002r~$\u0006\"\u0002f'`\u0001\u0018/?\u0018q?\u0015y<0`^C,\t@qeb\u0004/\u0017\u0013Dk`޸\r\u001bOu}N}vurrSXY\u001b\u00182=\u0016'&H?fO68\u00178dq?\u0005ܟ\u001a;J(E\u001f3oI{lMRO8k5襳L^\u0007qppoHDA\u0003K##!$`\u0006C\b8V\u00109\ri\u0006*\u0004\u0006\b.f\u0019\\p\u0002j\u0018Ǻ;\u0000j\u0001धY(!\u001d\u0014o#;(ޥtP)\u001cLT88&x\u0010Y\u000b4@^\u0004K<\u000bIS5\rc-\u0007e\u0010*\u0015(r\u0017\u001e[\u0017)e+arpX|@\u0002;0\u0018\u0014\u0019\"%\u0012[_\u000fH:jD\u0016E\t׌d&aWƎB19mGb\tI\"sz\"\u0006A\u0004\u0012\u000bٓ\u0010\u000fғ\" 14:BH\u001d03!\u0016(!&\"Ä~bᙑ˨Y!#fԢG2<$DPo,6\u0017\u0006&\rl\u0003}\u0014M\u000eJȎC3=\u001e,H$hRv.\n|\u001f8LҰL\u0015)\u001ey'\u0012'N\u000f\u0015\u0015\n\u00181\r\u0007\u0012/\u00061\u0014.HQ|\u0014HG\u0003%\u0002u+׸`*\r.4\u0006̭̌%u(ZpG_Ty1Or\u0019`+fQ0p/ӬQ4Лz>8i\u000b)\u0017[L_ʄj\u0010$BS\u0007B\"N\n\u0012}7\u001f0\u000b\u0007^5=6\u0002й/J\ra\u001c€\u0017W\u00165̇\u0000Z=#5jxTM,)\u001d*Fi:\u0016\n\tXx,\u0018\u000bWc+\u0018\u0011Ep\u001e\u0014S\u0003,hfR\u0010VKP`V\u001a\nfu~fuE$u8\u00033үT\u0011ZSg|C\u001ev҉N\\\u001e6\u00191\u001b\u0014j1\u0016\u0002 AbRԼ2\t!JnlF\u0002@\u0007\u0015\u000e\u000f\nW*\u00125fdw#KP$\u00048gwU\t5\r\u001e3\u0000\u0016r]~R\t~\u0002\u0015 |\b7|W\u0019cG\u0010'\u0000\u00118RpLj!#8\u0007(d$X<\u0014eS]ˇ\b\u001a)K\"l*E\\\u0002kjټy\u001c\u001e#\u0013\u000f1\u0006\u0010{`\u0016%R.r\u001f\u00026Ӂ\u001f\u0016\u0011&.@H<+\f\t@^C;1\u000e<*\u0006\u0000 !`I12Q\u0002\u0003x\u0002b\u0002̚H\"YrY\f2EB@a|*#z\u0002!Z\u0019{Dn4OnEkV%\u0014\u001c\u0002}>(>(]%)_r|\u0019.\t'V5jy\"\u0019V0qllxߥ\u001c9\fGǴTi\u0000ۊQ\u001cCj\u000f\u0019\u0019p\u001eA](L\u000bIxg)4kBN\u0000c&X|Q\u0012 J3 &ɘRVpD ȅa\u0019KQ\u0000]v'yW3N\u0003c\rg[&`&B\u001a\"\u0018\u0016z\u0004?\u00023R_e\u0006\u0003\r%\u0016\u001a\u001b?\u0005RK\u0001<.\u0001|\u0002J1W0\u0016Ӷg\u001e.Z+Ak݈[j\u000f\u000b^x&R%`Y\\Ԡ=QGv$L+T^#Ǵ_\u000e\u001e*\"\u0003b\u0010\f(A,2\n\b*Efĸ(q\u0017Q#\u0003q\u000fR>@0%\u0010H\u00196\u000e\u0005N٢f\t6W]w'\u001eA\u00193R5@\u0003qY3@#~\\U\u0007MT)R\u0005@*\u0015L\u0005U\u0004\n(\u001a[DaPj*Եx\fpO1\u0001wrbF\u0006ژ\u000fe>\u001bWschµD\u001fL#H\u0010r[y\n0ZB!i/tj^W\u000bV\u0000MkJqZ\t~\u0004`\u001ff\u0014\u001e{sV`9;^LJ[1\u0012dADc \u00018\\\u0001^`(HB?\u0010p\u0000g\u0001b\u0000~\u0001g>\t~$\u0017(\u0001\r]J噫\u0011;z\u000fbۑ\u0014܌Z;3-\u0007\u000f(v\u001fu.t?;`Rg\u001b\u0003?F\u0004}iK2&|?t\u0004/ޗqIۜ󾅾xR^X4\t$Q\rbKu^\u0016VyX\u001e\u001c!\u0007P-[ϡ>jHu\u001f\u0003\u000fR\u000e#}xp>\u001a\n|\u001f$=\twe{}v\u0016\u0019\u0005H%VCwm)\u000eFiNK9\u0004X{ٺoW\u0004݇\u0013c>M\u001b.TPWz?4\u0002\u001f/\u0017)g_\u0007N}&\u001e1\b,c\nQEm\u001c\t84h;UW\u00153\u001eř$CxL\u0019/yN\\V\u0017}\u0016\u0019Iz0vqg\u0003E\u0004lЋĠ;aCH\u001e\u0018a)'\u0016<\tY%\u0001Bgd#Ɖ\u0014\u0013#\u001bT>Uی̳\u0019Y\u0000ad\u000b32A4U]dbP\"\u0018A٧1g0239\"s3*|ۈ\u0012\u0005E\u000b\u001c\u0011\\\\-\"{Y\u000bB\u00041A(\u0003tH`Bs@ryEV\"#\"[K,33Vf#3@DfҴ-\t*\u00073{43K#E&\u001a°\u0004WJP[{(c`C{sktC\\w)\u0006_TU\u0010\u001fj-\t&$\u0018\u0004Mbv]IW\"KAW\"KDZl\u0012\u0019\u0006@\u0006\u0002Q\"c1DI;c\u0017՜\u00146}3\u0006DF_̞\u0010\u0006\u0011Y{\n!K\u001cBdX-hp\nҭ'\u0004%\u0019s\r%AP\\\u0000\"dչ\u0000*$\u001e#d^\u0015ifQZ\u001d2«!ԛ!uF\n!SɨQ\f!;pL\u0013\u000e\u00199dѧ2Ky,\u0013\u0011%$\u0007A/ ΢1]ߺ0\u0002q~FOW#\b\u000b\u001fP%\u0013I\u0007mf\u0007BhȘ\u0003glRJ'~\u0011Zh+lPcwl_D\u0019\u0015\u0002\u0002+\u00191]F:7\u0002c0Wh\u0007qޢMA\n͆;'\b(\u0000aBxf \u0007@,\\p\bP\u0017t\u001a\u001d4UR\u00107\fؐBcKG#\u0010L\u0000rψhAsDP\u001c#A+\u0003>&D1`\f\u0015ɤ*/\u0003.3044r5\u00134\u0006H \u0013)P@\u0010rx\u0016\u0001|E&y6n~\u0004Aǘg\u000b\u0010X\u0006ٙU3\u0014\u0000L\u0005\u0018\\Jq\u0015$I*K#\u0014~GM\rv50\u0001h\u0014I7X>iI/c\bE\u0016S,\u001b/\t7\u0016<\\=f\u00024#K7LҙY\u0007UR;`\u0016AA.\u0000ED\u0011¥,NZ\u0018\u0000\u0002m\u000eD+r%;JSvH\u0018\u001e\r\u0003\u0005\u0017DϔEZ|TZ}c˓\u001fr%i%!\u00122\u0012%\u001e2\u001c\u0006Ĥ\u0019\u001a@x\u0013c1I̤\u0018\"\u0013<0\u0014\u001d~0\u000e\u0011`<.l\tu$F\u0012\fk\n3gR\u00164G`\u0001\u0001HIvV\u001d\\pE\u0001&%\u0007~OcBb€)\u0011\niD\u0018\\B%N%fL\u0004`\n\nQ\u0018rWrMGFX:9BajLaf8Le`]V\u0001\u0003*s\u0010*XT\u001a쪣(\u0007\"x\\Th`fqa\u000b$\t+E~lXž(8A\u0016#\u001c\bq;\u0018h;\u0014h;xo \u0003\\jxF`\u001c[!cE#J|&<>6\u0015R`L5%)\u0016h:%#aZ\u0018ݺ\u001e\r\u001bB\u00005L\u001dqxL\b\u000e=`hM\u0018yt1<\u001d\u000bD4N\fOJ)&2\u0012\u0006\u0012@\u0017B\u000bA\u001a!s\u000b\u0001i\u0018'4؋\u0015)\t`މ\u0010a1@=-OL\u0019\u0000x9!\tl,>\f0\u0004(Cu(\u0017OW\u001814\u00117\u0011!'\u001b\u0007V@\u001b˅\u0007g\u001e\u0018n\u0015v6cc0\r4l\u0002\u0001+\u0005╀\u0015\u001e}YDa\u00050\u0005И~\u0011\u0016\r1\u0011СL&Lw\u000e\n&P\u0004\nuy\u00021P\u00129D~JEL*Ibhb:_eQ\u0012R|TU֋Vkp\u0016QN\u0019c\"\u0019\u000e\fTiPBgc6{3-\u0012\u0012\u001a\u0000?FtY\u0012>\r\u001f}hh\u0000<\"\u0000\fa|@AD\u001aHbhb4M1D\u0001yOeˊ\u0018WQ\u001b\u0017&l\u001aH\b\u000fZ\u001dH]*&\u0000:\u000f\u0019\u0016Dhʩl\\I\u0019Fpa4k\u0004\u001aO%\u000f\u0007\u001a(>1C\u001eϼ\u001b\f\u0011\n7\u0018H\u001aT(<]4)9\u0013Sq\"T\u000b(\u00171YldcvJ\tX$\u0016\u0013!D\u0017@]JT\u0016y\u0001<&椟\fNP)*Z%8M+\u00110ڡLd3mb\u0016\u0007\u0012|]\u0014\u0002\u0000!\n?dtNp'Z8dc=(zc\u000e4\u0010VlH%\u001f\u0016@0O>qc\u001a$R\u000f)ECL\fi7\u0010\u0019.-\u000b강jNJ hȮ䰱B\u0013\u00070\u001bF6͠'\u0014\r\\\u00031\u0017\u0005{\fR\u0001L\u001a+\u0010u\u0004\u000f\u0003EBJ\u0002G\u0000te\t%]j\u0016hW䎤-Kĸ`vHat\u0016=CxENi\bV\u0017G\u000256r\\$>+\u0012pB];\u001b{L˃(\u0015SjA\\axWc\n]\u00129k id${ˎ$\u001c)0\u00100\u0002'\u0014\u00117b<$tXJ\u0013\u0005\\Τ10\u0012J\u0002ݔ;\nm@\u0015a\u0019\u0015(\u0002'ʰB\u001es\u0000\b@L\u0002\u0000r]b(Fj |\\#9\"gfq\u0007\u001a3:=`gң:e\u0004\u0006rcp\u0000?\u0004\u0005C'ሶ\u0007G\u0001m\u0006\"U(mRy-&-&B$yL\u001aRՐ\u0006\r㵫3[Zk,jz-+P,e\"\t\u0018\u000e7P:VX|\u0007N\u000b4R0\u0012sB0mQ9%\"h֢\u0011•A$BR\nɻ\u0004qlP*xJB\fU\u0005re\u0001ay\u0017\u0001k04e\u0002#\u0001gkD׾64V\u0012HȾk`d])Ⱦ:}\u001fY !\f6\u0001\u000f<\u0000ihc\u0006\u001aTY8i:1;3\u0017M3T\u0011\u0004#CEҏ7Eh#KK\ft\u0002\u000eb\u0004\u001aʍ(\fhNR$֤\u0015fٜ1,aCL\u0019\u0010ng\t\u0018\u00190edd̵ȶgPdu\u0001\bSaۭ<Ȥh\u001f\u0019\u0002\b\u001a=\u0001X\u0004y\u0013\u0005n8\u0017\u000bsL),2\u0013/T\u0017\u0019'׋EF\u0001i\u0016TYd@eѓsapp-DM<\u00163[\u001afV\u0004\fdlN\u0014S+h0fDy8 \u0002\u0018!]PJI\u0019+\u0006µI\u001e\u000e+P*p˨\u001eT]U\f\u0017S̒@)2\u0012+\u0015|+2#L,tѝ:\u0019N\"L\\oJ*cbz3fv3\u0002\u0011o8h\n\b.I2\bX\u0005w\u0002[\u001es-\u0005\"\u0010\"\\RlPB!л#IƄ<6⛭*PAS\u001a\u0006hn,(Hc}\\\u0014:\u0011V]j˃_&\u000bxww,i,T\u0015$\t_^@Р\u001e3.Xr\u0016Be_U.r\u000e=8ͼ\u001e:#[HҜ<]7/s\b\u001f\u000e\u0000r;@\u000e\u0010d|(ݕ\u0005\u0013\u001b\u0007W\u0018\u0010V\u0015#\u0012lT\u0011\u00044\u000bX\u001c\u0013I塯=\u000b>v\u0005\u001f\u001b\u0005#\n\u0014\n\nBH8\u0010@R*\u0003#R\n̜(P\u0015\u001fF\u0000a\"C(\u000f\u0005 ux#)#A8c\u0013\n\r F1U\u0017{l,\u0006\t9rPy5fUe4\u0012\u0012<@MH\u0010Q\u0000|d2\u0000nOD=V\u001eK<(蹼=AErS^Rn\u0015<`LBր@R\u000e\u0004uk\b_J\u0011N\u0004w\"SA\u00063m:\n'\u001cxA\u0001:\u001eW\u0002V܂@\u0007c\b Wwk\bAɈ\u000215da{}t\u0000ȕ,\\`0R\u0018\bYK\u0011\nq%\u0018!p\u0018Ő\u0002\u001d\u001a~!\f&\b5O\u0000\f\u000eɅ\u0014\u001d\u0015\u001emZDd@\u000e&D\u0001?--pq\u0004I\u0014+0qp\b\u0004JD (\u0007KH,,\u0001.N악2a\n\u0006\u001d\u0015\u001cB\"G\u0004ѩ\u0001;ZӲb2LX\u000f \u0017\u001f4a\u0019&<=f7K\u0003/i6:\u000bs\"hʧ7\u0011[>\r|)sFv\u0005L\tC\u00102TbPt\u0018\u0016\u0003\t\u0019&ృ$\u0011ݧz\u0010.$J_(>*”[Br\u001621\"*6s.P\u0019Kc\t\u000e\u0003\u001dЄ\"xꂘ\u0002p}\fqk\u0005nddQ\u001bMfT׹Df-jO`Ht2YQԈ\u0007R#\u001aLFt\"z\u0006\u0002S\tCo)\u00005S.B!2P1q\u0011hx5a10\u0001j4Qh͏@˲E\"bE$rJ\u0012X>F,\t[\u0005\u0001 \u001f#)ʓ\u0012C_ј\b\u001fhf)\u0002an\u001euX$\u001eJ\u0003\"\u000e9\u0012Зd\u000fUVc\"_ZS\"\u0004tf4aP\u001ez\u0016\u0000|r\rU1-ba\u001aV\u0019'+x\\i\u00052-,Z˴\u0000\u0002\u0003`\u000bT\u0012\u0016\u001d\r\u0013\u0016Z\u0017+%\u0019hk$1-\u00182xUNL\u00021\u000fU*p\u0006^\u0019zdB'$\fL\u001a8BJC_9\n\u0000UX\u0007ԁ!룉[J<\u0006xf\u001eF\u0016\u0015b-uX\u001d\n\r\u000eK\\@4Ec\nj3\u0007U9T#ui1\u000f\u00072zT5\u001d\u0018\u0015OCt8x\u0007j\u00076P\u0005\u0000y\u0017\u0012\bWI~\u0010MF_]Qb\u0005V9\u0018ʙϱ}|c\u0005k3\u0005\u0015c`ܨ6,nU\u001fFh\u0018LZ3Z3:0f\u0004o>ZwZ\u000fFQA<6H6\u0013U\u0002\u0000D\t\u0003\u0012L~\u0015T\u000e\u0003%u-\\\bkHM\u0000lfp\u0019yDp\u0012#Ui\u001dGB98J%fRa8\u000bp$\u00172\b \u0018P\u0006\u000110\b\bjeR\u0002{J\f2\tqLHHWi2\u00052Ԗ\u001c/\u0000xL6LLkxFC\u000b^duhW\u001b{y3D)x\u0000\ri\fm$GN*H%\u0000c\b@J\u0014OJV\fIRD\tad)&\u0010\u0002f\b\u0005`Б/'Ƙ\u001e\u001fBJTeM?\u0001\u0010\u001bD8͡՜h\u001fO8\u001c`B;\b\u0000EnD蟓\u0018ӝJizBQV\u0014\u00063ov\u0015\u0011C*?l\bձ4F,c\u0005OG\tx6\fA^l\u0002T\u001d$CmCT|wV\u0000\u000b@Sœ)\u000e{&!F\u000evx'[\u000e\u0017h=imcʶ\u001b鰸`cy\"\u0000˶ap.q]83\u0002Ƥ!\u0003YpR\u0019Qpfo\t̠l\u000b\u0001Y\u0014J%x̓8.IG\u001dF/rfC05PL[x$nIͮ$$FQO'$F%sClmݵ\\a`Njxr\u00102 :Ki\u0018U#\u001a\u0002k%\u000125:\u0017pYO5.\u0017gMRp\u001b\u001bMY8Mgʼn5wDA\u0001;=F*\u0003B@\u000fكE9e%2j\u0004\b\u0018\r\"\r\"56ՒBA+N\u000bmA\u0004Dr^Sԯ\u0018C\u0011o]U&Zا2\u0006ȥX¢\r\tAf3htR\r\u001d\u0016z\nN\u0019C\u0007\u001f$\u001adzVNB*ј:I1w\u0016\u0006u&\u0006u=F\u0018Lw(\u0011o\u00064pO끤1\u0006\r$3\u001bF&B\u0014\u00186\t\u001c\u001c\u0011sH\u0019 e\u001dUw<6Z\u0016m/΂MH6%\u0010\b\u00190&(\n\u000b#\t /Q:2zKc\u000f*\u00017\n\u0018$\u001e\u000f\u0015\"T61--y$1\u00075L\u0013\u0002\u0016\u0004:F\u0001挭\nYO}\u001dNsn\u0007~\u0004O\n\u0011i\r\u0004\u00122R\u001ex \n\fAiYnh?2^ހ9C'6s\u0014`\u001c\u001cNdž.镁ǖAFFl#c\u0017\u0011D\n\u0000\u000fCHȁ\u001ak}f\u0010jth\u0010\u0012C($\u001f\u0014bQW\u001fmվLל\u0006ÑX>\u0014*\u001eBZv}m\u0019CWjV\u0007raD\u0013N\u000e_\\4N\n'ȓ\u0011 ΄b4\u0015J\u0019\u001e7t+=wH! F\u0004\u0017\u0002\u0004D1'AP*8pO=*eփ9=Pwj}\"x@s `C\u001e\u0006zNJPrih\u0010\u0004B'%~yS=s\u000el{H,,\u0005;׮υ.\u001e{./GfSPds*Ut\u0013>\b%F!\u0010\"ͤM^i\u0014ABeMHA7i`'\u001bWp#Z'ZaU\n/.Υ\u0010U>(;+\u0000{+}\u0000$D\rb~\u001b{\u0004\u0000`H\u001aa\u001a\u0001,Z(T)Ჺ\"\u001f*1\u0016ŕO|\u00050Y),\u0016dZ(n\u001c\u0014\u0005btQx}\u0003jWKwS\f1D;N*9,\u0002h\u001c`K>skk'=N\u0005+ӻ[V\"_\u0017dy\f\u0014pVAp\u0002v\u00055\n9 ^)H\u0012\n\u0000߱OgAwy!k( \u001d`n{kg\u0003բT(9\\\u001evj;O\u000bȾ\u0007&}Ⱦ+Ⱦ\u001eȾ{}z~{\u0005}=|}wx=p\u0000;gs\u0001;\"\u001a`hc,dd9-ɾK\u0012}O\">}\u0014}ϺȾL}?}!}\b \u001e\u001eI\u001f\u0010\u001f~\u0000o{\u0014{}4>[\b\u0005w\u001d3\u001bY@Ù0\u000bg&^\ng!X셑~D s\"+jKȳ\u0018\u0002{\u0005B=yM\\`P0^t\u0018\u0006&։dH/N3\u0013Q\u00188󈷳bd\u0012.\t\u0004#Z\bF}DFJEF\u0014cd)22P,\u0004b\u001a7'\u0004\u000b\u0003l^ |\u0004`0Z\u0000ƣ4j.\u0011-ʰBޅy\u0011j0]S`ds\f22\fȾ_d\u0011\f.u-L\"\u001bE\"$\u0000fRfǰT#Z\u0019\b\"Ps/\u001e0Ec{ӥʟ,\u0000\u001arէ\u0015QaAMS\u0012\u0006Du`\tD\b,@\r\u0014\u000e)`m\u001aRpK \u0007_$ݬkl0;̏}5\u0012ybY\u0003+p<\u0017.q\u0001U\rpJwp\u0002oT\n(,D\u0018\u0001xxa\u0004 b$X8 CH\u0014Pq?{Xɳ\u001fjhe<ύ2@%+\u0001J\rY\f\u0004\u0016f@b_\u0002[JU&t\u0006\u0017pݰd9B\u0016s\u0018mE\u0013\u0012R\u000fF1GP\r\u0006@Aɒ%ɗe%$K\u0002\u000e@\u0010ZrK'..[AH\u0006V\\\u000e\u0012\u001fL\u0005\"<6\u001aV\u001cJ]\u00057\u001e\u0005\u0000Ȱ8>\f\fX9Ӌ&$i61)t8\t;4F`h@\u0006\u001eSt@\u0007B5\u0004K\u001a\u0014̒c*\bwdx\u0004AEJL\u0010\"[\u00136~\u0014\u001b9QlaN\" (#bD\f\fM5h\u0018z$\u001e\u001b\u0000\u000eQ\u001cv2Pc'UȂkҷ.E28\u001c\u0003T\u0017(Ra~|R\u0001N\u0006֤\u0016\r\u001e!2rp j\u000f1d.yLᱝu\n\u000b1.<ݢel:npKlHVP\u0017#\u0012\u0005\u000e͈\u0007ye\u0000J̹\u0017Hl3u\u0006t^Aõ=&?\u000e\u0010\\q@\u0010sc\u0010\u001dCl\u001a\u000er\u000e\u0013\u0004q룍hS#\u00011q\u0010fvE lYfEjNbC:A\f7o\u0013\u000ex'f,2\u00032!\u0012G•LR\f~(6\u000e$TXR\"u\tY:iahn7\u001bEG,\u0014.\u0014\u0002 \u0001D\u0000\u0012\u001eXB\u0011CuIx\f\t\u001a0ʓ4\u001e\n4\u0000 ϡ\u001e%.1\u0014Hj\u001c$UN\u0018&C\u0011!\u000bKEcME\u0018Gc\u0005_YZŀTcy5)\t\u0016[isvљ¢ЅŌAU$dQ\u001c*,F`.6d`bx6.Qo\u001ae\tg+\u0015%\u0006@젟H~\u0010\u0003U΁G\u0007]h\u000008\u000f\u0018!Cx4Ȏ 1\u0010\u0002Dd\u0002Ǻ\u0001EgYh210B( ]#g\u000e\u0007\u0004р\u0019x\ri\f8K@\u000e}`R6Hq\u000e*MfV5\u001dz!\u001et|pגJ\u0002R(\tkЭ !SF6\u001c@™q\u0002\u0000eщ\nx\u000bYx,܊\u0006ɅIC_Uc\u0018%6y4H\n\"!>8\u00111h@:\u0012UU_s5\u001dqiҡFE?7UJp\u0006\u0015q\u000b\u001bT0`VJ\u0012\u0012%f2\u0003B\nBy\u0015\n\u0000Nm9h|\u0019\u0003\r3LX)5Mj\t\u0004؏MZNknkp1\u0004=\u001d9\b%\u001bCK`cH\n1\u0012đ:\u00052ϭ\u0014\fd=F MB\u001cP8\r,\u001cLR:\u001f\u0011)Ӛ\u001aPD\u0003~!\u0011\u0016\u001bH3\u0006\u0004ЅLkly6KXQ?F[QUo]ihL-pg\u0006;Ҿ]\u0016MA~Xl_\u0000оi\u0014_3*qatRX\n\u0003ȳ\u001a(HqF8X>ܡ\u0003\u0006ܧU!\u0014\u0001⌴\u0017̜P\u00056\u00158{\n\u0014*\n5,A]}R-k}}Ҫn\u0003~\u000f\u0011\u0000\u001a>eS\u001e\bc\"\nc\u0010^]H\u000f|ɖxv\u00066C˹Ba~sm\u0006A\u0012](Q{\u0011)d1$#\u0003%\u000b|\u001fʑ\u0013fT#\\Dy2Ž,\u0001K\\ݖk\u000f\u0001h\u001f\u0001~NHi\u001f:\u000fu\u001a/=z\u001f0\u001f\"Ef\u0005B.{sbEt!i2\u000bτn-t iS \r'O(\u0000GF\b:/V*\u00079y!\n*mtZO&ʲ\u0017c#A}eg7&\u0002M\nh\u001f\u0007/G\u0004Kۙ^\u000e1yUOSI\u0016v\u001c$\u0018\n\u0016\u0005\n(ʓ\u0001\u0001\u000b@XX,\u000elLI+tksmtΞB\u000e\u0001\u000f=Av\u000bz\u001b\t\"v\n-\u0007pE8$WY\u0001Ƞk\u000bOk\r3\u0010$Ue\u0012C'B,GC}\u0014\u0003Q=F.j ޅ>\u001d@\u0000vU\u0003G\u0000\u001ex\u0000\u0000v\u000b\u0003\u001b\u0002`'\u0010<\u0000g䞯\u001d\u001d\u001d\u000fdG1_ZTX\u001cJ\u0005>ފP@4\u001d^n\u001a.\u001f,\u000f=s\u0019K\nw]{=cnW{q\u001fpl;\u000b\u001d\u0001v\u0000P\u0005\"k\u000f].rO/.̲}T/W/\u0017\u0000}<ɾɾd1WI=\u0011}]}_}/i}\u0019˯wYwEﻸ}{\u0010ֿ=P\u001dTf=t]DQ<ʾ\u0003&')L%\u0006$~\bE]Dc!\u0000\u0000}_ n@\u001d{V~;|컉B=@\u001c~;>\u0012\u00078\u001dĽ\u0000{\u001c6jqfi8\u00126ϬeR\u0002\u001b3K͇3!B0w+Vd@wG\u0004iI\u0006Պ\u0014\u0012a\u001b$H,sAA\u00024.;=\u0019g)0\\u6řAęy, yC3L\fg\u0010\u0018Lq*Yr\u0006#᭾JTzA]\u0013\u0001\u0000\u0010q؅4\u0018Pƀp#\u000bE6\br\u0001-$\r/1sX\u0001XӋ⋑\u001d:8;#.FrDf\u0016#G\u0016#ۄV,\u0018䬲Gfs7C\u0010#8>\u0019ő@<:UwGxgD;\u0017~\u0002\u0011<\u0019y̒w(|kT\b?\u0017K^\u0006\"\u000e؀i\u000eHP\\wJ,\u0018\u0002;\u0000G$\u0012\u0010Zj[Td(O(ca\u0003\u0015%\u001a\u0011\nI+j\u0007x\fL;S\u0006Q^&.\fۘ\u001eFI0D\u0014nR\u0004TI\u0011PR(0gZ@Z\u0000S!2\n\u000e\u0016A\n\"NP%\u0006)B})4\u0000Xi{9@ȤaAtt\u000f\u0006pE̖fD^\"\u0012/nR\u0015ݩCkrHyx^2\u001cZ9rX+С\u0012D\u0011?\u0012)i( LnbA\u001c\u0003Sԃ%1Y\u001cy<\u0006\u0000BI\u0003a\t\tp\u0019P<@ljL䠵kf@\\-'iHH't3A'T\b&V&>%\u0014M4:\u00164m_HqlYQ8Lc\u001a\u0004\u00020!4\u0004\u0013u\f\u001f\u0014\u0000d\u000fPBHꂌ\u001c\\<>\u0014QЎ\"\u00173cmy_vV\u000eE;\nBص NIE꤬L\u0015z\n=aE-\"(LPZ*XY\u0005\u0001+P(&\u0006d\"8\t\u0012<\u0006\u0011024+\u001d\u000bS(x\u001c\b-\u001cڶ/\u0016TCcN3SEz\u0013։\t㪠}\u0015'0/SV\u001ecop\\wWb=%*ͨ\f\\XeT\u0001#2B\u0007@Gֽ\u0006\u001ae9\tƣ\u0014x4:\u0005\u00042\b)\t0&چTT권^\u0003S\u000b\u0018{fe]\u000e*\u0004%ZQ\u0002\u000f\u000e\u0017Igs69wf1L\u0013T骼\u001c+\r\u0006Q\u001a\r\u001b\u0015φQa4vsCΛ=cZ+Ob]ʦVpXۀ?-%hE:\u001aulɻP5rQzf'!,D\u0001\u0015\u0002I\u0018*\u001f\u000fM\u001fUF\u00012\u0001\u0016D_xz$\u0010$sb@\u000bDNT&xbl\t:.\u0006af\u0004MuR`h&{Wo\u0003C\u0000@ԦRWcj$iͮ:؛Ƃ/\u0012X\u000f4O2\u0011\r$.j qYT[T$\u0005H\\pS\u0011E\"5x$YD\u000e,\u0014ZEL*\u001e{gǒDDu`\u001a\u001c\u000b$NlN, \u0012Ѥ$_/؂n*\u000fERvIٌ$7蓅P!+\fX.FhGh\u001aujc&s\u0012M\u00183\"@\t\r:\u0002\u0010>\u0012}X>*NF\u000bL[pb\u001e4#XU+\u0001\u0001rhcx\br'l@\u0010qtRTà%l\u000b\u0019D\u00100x\u001a(\u001d\u001aa2wD\t\u0017KS{:\u001aMJB?\u0015\u0010q\"H]\nXA\u001cvRP\b&8)!\u001bͅӮgt4:\u0001tXgCK7ª\u0005%&;>\f\u0015\u001d\u00071rrnQYI;vFw\u001d/py\u001f,ZdڃUi\u0013r\u0003\u0000iZ\u00119\u0010rY\u0004 s2\u001d\u0013nh~wk-x\u0016\u0002S\u001e\u0006\t\tV\u000fۤ;\u0014p|pz A22\u000fS+l;bx`\u000f@>mtт0ı⿷:\u001eS}\u0018\\\u001cud\u001dix\u001fi`CCԁJí\u0005\"d=!inJxá \u0005\u0006A\b\u000b\u001e\u001a8\u000b!D+DFJ\\\"RpӚ_P\u00145`TGl)\u001a#\u0000\"w\u001e\u0011\u0002}=ھ\u001el__c\u0004<=x=FLM\u0018\b^\rTv\u000bm\u000eE2\u001a\u0011aYG\u0019$C웠d:R$F\u0012ם<\u00008\f\u0007j\u0005\u0017j\u0007X:S!؛ay]\u0013Wdo_\u001fC#9>kپ~9떎8 I *'V4H\u0006J4\f\rR\u0002\u0013\u001e%\u0013\u0000@\"u\u0019=W\n\u0002\u0000I茕\u000fA5z>JqbuR\u000f#K%IX#I\u000bH^\u001f\u0017\u0007~jpO܄\u000b g\u001bc\u0015@\u0006@\u001e3!\u001c\u0007W>hs,WM,!\u0016\u0001ZU\bqR%(c\b:\\82\u0003 \u0004q!gi)sƶ,kװ~A(^'^b\u001e_@2vp\u001c_{\u0012_\u0015_(xWG\u000e1s\u0003x]fK\bqY\nVUM+\u0002@-C{3=;tvn\u0001\u0012X\u0001=I)\u0000{\u001aR\u0000h\u00023\tnXL\u0000v\u0000H\u0002U\u0002\f\u00126E\u0000\u0012\u00011`\n;r\u000fn`\u0015\fkom^[d}\u0016\u0019gE1֫ \u0000\r\u0005\u00060X\u000fI$ﱩ\u0005W,\u000f)w\u000eNcE'-;|@B:L;H+a\u0000V\u0001\u0013YY[eE_\t(b ݧ\u0004aʌ@ɑ p9^\n5nO\u001a+\u0005;ٺ1u}w1\u0000;\u000e_*g_;uz\u0013U53IřUę\r63\u00033\u0013I\u000eg&\fgj&\nٙ!™\u0011™lpf\u0001:\u0013k\u000e7\u0001sȕ&Z:߁\u000bo\u0015\u000e6˨`W\f\u0003G\b˦a)p!\"?\u0004\\:n\u0004\u001c6yf 2i\u000e ęm\u0001ę63\f\u000eg\u0016*$\u001d\u0001b{\u0002Xqoh5{KWp@4%\u0013\\'\u0018 \u0005\u0001ٖ@\u0012q\t섓\u0018!&\u0012dž9wђ\u0017x\u0012R\u0002fyf%qf<Ƒ\u0016X\\g\u001a\u0011\u0006\n\u000b\u001cO\\\u0002I]|Gl\\8z1.\u0000\u0005і\b\u0003\u0013\"\u0010jT$k\u001aR\u0016N\u0003\\0I%1`0,\u001e%Gצh}%29f*# J\u0018 \"P\u0018JnB@;&\u001exIc@\u0001t\r\u0000?N\u0018D` V\u0002G\u0018\u0001 \u001f\u000f1\u0018s~[Ai\u0011r4%.{\u0017*\u0017a1qCxL\u0001^Fফ'-\u0019\u0019\f.2\u0007G\tG5\u0015ƃ\u001b\u0005U@1Y\u0000P\u0002\u0011\u00103.#+@2\u0014c\bP&\u0012gA(_\u001e\u000eMDqVsb\u000f\f\u001dqIZ(ďTi\u0013]I>\r;\n6Y/\t8\u0012c\u0014}wˆ\u0011f$zL%#D\u0001\u0004FF\u001cDvI\u000b(\u0011w\r\u00023\u000e\u000e\u000e\u0010@\u001cE(\"\u00043]\n\b,\u001d\u0010k3M\u000f|8!{T(De$D\u0016ENg4j?\u0003\u0000{Β\\|\u0018\u001edtGo\bٱMzykty\u0000q!N\u0003Rb\u00112[p\u0000|\u0005\u000e.<\u0004F4895'(\u001aF\u0014b+Ґa>,\t\\t @Cn$m\u0015-mpJ\u0004cSqrJ1\u0019x!f3LUk\u0000\u0004Q\bY\u0011L6\u0014\n-sK5\rw<\tN\u0000a\u0019_1^a\u00183)0\u0000&gH]ViY1F$u-TMa\u001chSAQT#\u001cTQݑy+\"Kv\u0017\u0000b\u0013\nua\u0007}BjB\u001a@N&\ra\u0006\u0001H\r\u001bbD2xЬd\u0018`У^\u000eʅ\u0017k$\u00191b\u001d)\u00193|\\FAbO;(5\u0012\u0014yn7G2%lJ\u001eY\\\u000eawXc\u000fihz[\u001e3YI\u0016\r\u0000:c*ݩ@Z*.\u0011<\u0012\u001bI\u0010\u0002q%Axr#|#\"\u0003O\bI\u00004\b\u000eEi\u001c\u0019'PP,^\u0003a`\fzz,Ra\u001ay\u0001\u0005\u0014\ry\u0004h&H!Q16w\u0002rl\b,|3d:B`^\u0000eYN(!^fB'3̀}\u0018~Y1ެZEȬ\u0004\u0018/\u0014.\"5f\u0006\u0006\u0000QO9Q4\n\t\u0003\u0006M\u0010\r\u0013Pv(\u0000&b9\u0001\u001e:jdZ㤙)[\u0010ϤpU۩vޥA\u0016\\\u000ez\u0011\u0007\u0002C,\u001cXn\u0001wA\u0012\r\u0002@p\u0017\u001e3&\u0002+D\u001a\u0004\rQ@q\t3j~\u001fC(EHP(\rS!w\u0007ƴv\u0018a$\u0016*.\b M1j!4m\u0012\u000f&\u0004^Zr\u0005.-Ux@\r\u00014Ds1:IT2:C˜'D9/̜\bX\u0014h|\u001b+$8\u0018\u0010.\u0011K<1\"a#y\u001aD.\u0006EeBXk\u0000\rZK[\b֪׻aC\u0004N8'xF}D\u0019jUr*$|\u000f`zLt_(J:q\bLT/\u000e#M4$\u000essiW\u0001<ْf U/u\u0002\u0011e>K\u0005x.\u000fIdHVJ\u0013e](1\\1W\u000f\u001bYG\bzBBhtGM\u0016`Oq\t\u0001{4!\u0002ڵ?H\u001f%?Fs>X|o|>\u001f\u001e#Se\u000b\u000e\b)'HV*3eX\\[a0,u0UH0@--b g\u00186\u000f\u001b\u0005\u0018e;N\r\u001b\u0000χh?A&z!ye̺`?ȸU\b*\u0011Bp#)CD\\\u0010y\u000fU\u0010\fI\u001c#rBt%腎\u0013\u0003&U*\u0016\u0018\u000fVDe]\u0002Y2lN|=\u001b̌Lo/a\u000bB\u000e-Gmaz],\u000b@Ev_@H3\u0013R\u0011g&\u001e\u001b8̄p\u0002!BN\u0000 \nrADR\"\b(\u0015jW^ig[Tru!\u0000T>`X5u(droo/ʸ@@=kx\u0000\u000e]!HT8ԡ\u000bVl/Z:_\\C_\u0000J\u0001N}\u0015\u001a*\u001b\tUh|T(%-&7k\u0017\rp>ȅiHIJ!ǃ\\=ݬ\u001ax\u000eJ[i9,\".\u0003`en\u0007qϝ 8\btڡ\u0011;tSAJ#Q\u0014B\u001c\u0012\u0000n1.\b͗\f\u001eY`\u001a#\u0019*b*}eq]q\u0000Kŵ\u0003D3\u000f$\u000ecK_L>ĐEr\u0014\u0018΂N/CjzL\u0013z0.xhP(K\u0019\"Ӊ\u001eM\u000fQiڈ\fP6\u0001oa\f.ء%2\n\u0004\\*3\u0002\u000bi똠\b8*b\u00071\u0015o\u0006IC2X\u001aHYv\rd8\u0015{\u0001'HekI\u0011>zqJ\u001d\u0012NNJ\u0017\u001a\t\u00105:\u0004ь\u001c2\u0011%j9\u001cN8\u0014\u001a\u000f07\u000b#\u0010ܪv\u0000#\u0010\r\u0001yHbԌE.%c\u001c#˩7Ze9N\u0016d\u001bwkWb\u0012&.1?GnT:Ξ\u0003A5\u0016\\$j?\u0018>:d#\u000f*u8E}\t,\u000b\"5QQcv_@υ\ngѴ}6l#v$&\ttx\"\u0018Q\u0006}\u0012dU!\u0010Ɋs\"D^DĎ z*%֥d$nw\u0011je#UZt6]A\r\r\b3\\s\u0018DTUZs?c϶O?)\u001a\u0005t3dIuea吅0J+A'Rܔ\u0012\u00136쓼7DFe\u0006ۙh\u000e9uj\u001b4\u000e\u0012Bj\\;\u00160>HEx\u0003\u0013\u0002+w$}=r,|2H\u0010F\u0019\u0014RJ'TRKĺ\u0012ȉr\u001bjqa0R\u000b.D\"wJe\u000bi\tC\u0011KA,-\u0006J\u0014j\u0011J\u0002?\u00191\u0000Yپ\u0003m\u0005۟`Hdh~\u0007qm;65RG\u0015O5\u0013J$\u001d#c\bT\u000eFdd\u0011CJMH\u001fWN\u0010ݳY\u001e;i=W.\u001bR\u0004\u0015}UhUh_z?oDO\u0017!\u00192\u0018wl\bX)gA\u0017R!JMWԅzL\u0011+\u001daxH\u0007\u000e}mwdqd\u0006\u000fٗI{\u001bٿ?F\u00133zf?\u000bG&ٿ1ã)\u0006jp\u000fv\u001evh_\u001dRR=vD(4v+\u0018\u000f;f{s(\u0001\u0001PH\u0010\f\u0004`0\u0010\f!\u0013\u0000#\u0014h@\bn]\nh\u0017W\n\r\\E\u0004\u001b\u0006[->m1\u0004Vf_Eظ\rs\u001eǶVUCC^\u00079dc\u0015+\u0011)\u001f]J^\u0006ۂFCyF\u001a=M)\u00109S,\u0000@SpJ3\u000fL\u0003\u0001/\u0007O&5x)=\t\u000bg\u0017+\u0006Z\u001ak@!:E\u0010$\rU3\u000b\u0019%nuA^a\u0010;y=ŀ\u00029S>\u00024F[(L[+#˿\u0018\u0003=\u0002%\\Br=yI\u001bN\r6\u0012憅ef=\u0017\u0013D\tZb`K=|{>h\u0013<\u0016DWl.n\u0019u.)\u000eU[s\u0015ۢ\u0002U\u0016\u0016\u0000Z}SAB7\u000eO0}v@\u0004HOJW\u000ew0\u000e\u001c\u0002HAtW\u0014)\u0016|VR\u000f\fؚƵ\r\u0012\u001bEk7\u0007s\u0012`f>\u0019l\u0017[|tS:^LJG!9Jݡ\t\u001eL\u0002!\"|\u001bYd\rX\u00022[\u0016<\u00035BSkrj{%a\u0019PJ*ɛ`\u001ak\u0002y~)$UK90ѼL\u0002\u0003\u0000̽1e>\u000bJ2sh81\u0010bK\u0011$4\u0010Hv\u0006]{:p]:L\u001d$\u0017\u000b1Lt\u0007\u0007a\u0013\u0015P\u0005z\u0002x\u0011A|\u001a\u0010\u0010L=\n0Q\u0005s\u0006~ʪʏAx\u001b:\u000f\u0016@j\fJ65z͍\u0004\nL\t\n&J@#\u0018(-:=~sĭ\u001f5v\u0017U5\u0017\u0015ɹ\u0006\u0010XHr\u001a=-\u0007\u0006\"\u00078vb\tt5\u000e\u001f\u0017\u0001}P\u0002\\\bdw\u0000O\u001d\r\u00157aY,\t8\u0000\u0005\u0017\u001cB\r\u0013ft\u0007\u000eYk5]uE\u0004\u0002\f\u000bqD-@-x$t\u0012\u0017@/$6e.[)BM\u0004\u0004_QSP\u0007\u0011.-hEф|g\u0005c\u0002s%Q`!\u0005H#H&\u0011ND\u000b:\u0001\u001ad=D]\u001e#\u000bZPZU\u0000EaW+zR7}\f%O\u001eJuպ\u0015\u0000\nN\t\\\u00054\u001dr\u0004\t1k\u0005\t̜擑J\u0002\tJ\tS\u0005\u0013P\u0015GuGt]\u000eE$It>p\u001aT\u00193Ug\u0005s\u00006a`\u0004%n&&\u000b\u001apm\u001a_'s\u001b\u0007Y\u0012xn=öO+\u000e!:,8)$q;\u0004\u00149?H$\u000exiq\u0006\b\u0007%\rx\u0004\u0015\u0015N+<\u00053Fr\u0003t<~+{t\u0006\u001f'ZϢvv?\u001evH\u0011\u001a逗u>\u001c`P\u0002$'L'\b8DyKe\u0017\tǛ\u001e\u0012k,B\u0014\tv,/\u001f\u0019\u0007ҕ\u001b\u001d\u0016Uz$\n\u0014\u0004G!#%:^=]ň\u0006 o[\u0001\u0005\u000f9f\u00040 \u0012^4e<4\u000b\r<\u000e}\u0000ދ\u0005\fb\u0012\u001cb6\u000eV\"<\u0010\u001cH1vP]\u000183B|ffdp@\ri.R1\u0003ni?H>\u0014l\u000f.4y\u001aV\u0002d]fX\u000bM͇\u0004IPkO\u001a\u0007\u0011JہzXCL\u0004p!\u00117\rUD밞\u0000!\u0001\u00139Ņ\t$\u0016\u0010AY\u0002\n\u0013w4\u001e\u0001,\u0003?\u001c\u0011)\u0001\r\t!bfI\u0019dU\rȐd^.՝]@(Iutr%\u001e{J\u0004|1\u0003e\u0004\u000b\f2_\u0007}qhtO4\rj\n\u00177aP\u0014 \n \u0011MC]p@au \u0012\u0016U%\u000b]Y\f`\u0000@N\u000f\"3P\u0016\u0000r\twB\u00021\r>\u0012\"0T)D\u0002\b#b\u0006;ں/\u0011a\u001c؟\u0004\\Vk\u0014}\u0002a-PcC}sY\"Hy\u0003ե\"h՝-3K]4\u0003\u001arZ{fW#aSbv\u001d2 `\u0000\u000bP3X\u00043Kx2\r\u000ej@i틚\u000671\u0004\u0013\u001a±\u0004PJt\u0000G\rJ\u0012_\u0014!a8D\u0015B\n6x\u0002\u001b6\u0006\b^@ހ8\u000b\u000eh\u0000U7RuUN\u0004,T,\u001a$\u0011X,ܭ_Ż|\u0012H \u0014(\u001b)(c\u000bt0\u000e\u0007jI`(\u0004139\u0018`ݼƴ\u0004\u0013\r2/bb\u000bh%\u0005/\u000bK\\\"\u0015E8\u001btM(2򊡕wG%K^`\u000e\u0006X\\j\u000b9₁e+wW(Y%a{\bhCo}hp\u0001\u0001TCq\u000f}'̗\u0006Mąi\u0019(k;ʉ\u0003}o\u000fj,,\u0004\u0005%iY%\n\u001fQ#저v^\u001dM\u000eGs?Pdy\u0000 Wn\u000f뉋\u0018}\u000f-~\u0000\u0001H\u0012SƓ[Xn\nF$\b\u0014B9yR\t\u000ftbM\u0004| p_HUiӯ\u001f!\u001d$QC5Y^\u0017\u0001PTV)r\u0005T\u0015\u0016=rh9eDOT=W߳0v\u00150f:-gXkީ\u0004FJ+ \u0007%V*2bHoŜQu \u0001ͣuҢ\u001eNJ\u00101C}ő\rN3\u0002\n\u000b(3\u0010\u0012+\u0001]|\"R\u001bmj\u001aEH\r\u0000ArE f\u0011;$RH\u0007b4B\u000fG(6-\u000b\u0007-vP\u000eCp\u00169\"KmO+>\b.}\u001apK \u0000?+U8KoGb0ִR\r%,#%f}TX{CUKɑNedy,GH<\u000eJO.*ˢZ5\u001aWߗ\u001e\u0002te\u000f2Pn\u0005\u0011\u0011\nZJϲr\r_Ga`Y@꣬\"\u0019GtOmrch׫\u001e\"R^\f|5u\u0005jzUj(Ӏb37\u001cw\n }!҆+6NsAln8xPY\u0004\u0010LоTC6<\u000f5>\u001a\bf2O\u0003ԉz@dZOƄ޲\u001a8Y}NS@|dMT2q!ϧCu,\u0017+Uiz#/,~4KT=)$\u0014N+fE\u0001<^7UA\u0000H:}WVAvꟊ\u000b{*Il\u0007U\u0005hH,̮I(73ʪr\u0016+r\r\u0016W(,,Lznîڊ O{1(ُo\u001c5Ŭ\u0019mիj67qTIl\u001aG`\u0011;>F9\u000bpE L\u001cK FdVK\rV\"Hq+f\u0011u\u0017\bw \u000eY|\u00130nx,ԇJt|B\u0002S[ԅ[PlTPn\u00045ʙ\u0013pawӭ8\u0019EHښ M@fl[\u0001\u0013|+\u000b-\u00073\u0000QAĸ<\u0002Tf\t\u0002\\ʢ$-B\u0001)\u0001\u001d@){\\`\u0013|\u0014囐\u0015q\u0001Mc\u0018$H\u000f\u0001<\u000eWi1\u0016;V]\t鿺3N\u0017A\u0014\r\u0013l\u000f$GzWz4e\u0011\u000e[RC\t[R\ruɉn{\u0002@2ʪ?\n!Qb+h+y\u000fM)Cg5MbH =ڇ\u0001}X\tf#\u001ezQ\u0003B8Y'z\\njwĖW!\u0018\\Ƭ\n\u001f!!QvVL\u0001ste\u001a@^\u001b\nB\u0014Z}\u0007k}CY](Y73ٖ\u0004z.\u0001J{\u0004,Qn\f/;Mv)Y9䰇U\u000e\u0003r\f\u0016r뾦[\u0016m\"c4x\u0015\u0006\u0007C%\u0000LKK)\n\u001b^q`Kv`\u000b|yԊtj7ɋ\u0013\u0006L6\u0001K\u00156\n\u0017\u000bpyUs2y#\n\u0014\u0001*PA5*\u0000M\u0002\bT}UMC\u0012Z\u0007\u0003h\rp\u0016\"\u0016Tc[p\tzl\u0002\u000b։2\u0012MEߥ0A'}\u000e\u0014\u0015\u000f[\u000084\u000eHH\u0011,?\bR\u0014PS88x\u0011aĀ\t\u0016\u0018{\u001c2;Ə\nt!\u0017.\tA̧l\u0001\u0000\u0010t\u001am%a`kwʞ\b[ܲ*`+\u0003Xv6cV#ͷ90g޽y\u0011[O\u0018}#P\u001ecGp@cL@c@Q|b\u001c؁\tvhNs<\u000312OVc T\u001aT{ʢ2.\u0014\fM>3b_\\@bGY(\u0011%v$\u0007$v\u0002l\u0012*}KJb/ipw\f1\u0017\u0001%\u0015! \u0011n\u001f0\u0017x*e \u0007`\"\u0002V~\r)\u0013e\u0011\u0018ʜ\u0000T=\u0015<\u0000&E\u000f\u0005J\u0011#\u001e1ބBzG\u0010HLi>3}V\u0001kb \u0003\u0001њ\t$X$\u0002\u001fn꼽\u0005a7grΑ^\u0004@;\f[&Wr\u000302%\u0005-Ep\u0013|\u0012̆!/5Dڮw\u0019\u0016Hc$&A!r\r\u0002욁\u0005<\u0006w-_~\u0011m\u0010J)ICXR2±RIXֻ\bNj \u001cԪ\u0004\u000fA\u001cLH\u0001rl\u001cYm>\u0003H\u0012m\"@L6S\u0011 \u001cAq\u001a\u001eJ3Ăn\u0012WR]\u001d8\u001cb\u0003\u0006\u00118\u0014\t\u0019\u0017y>@A&\u001f\b\t\u0018M&\\\u0015#?n162\"2#I.أ\u0002\u0012\u0012\u0012ʧ\u0002\n2>0'FX\u0012n\u0018H^\u0018\u0000\u001e j\u0006#m\\gO\u001aldۑZ\b\u0016lA*⠁VhL\bX8-ޓA.>\n2\u001e5)J\u001dPEYnQLTLbIs\u00040L\u0005\f\u0002:'\u0011O+,@Ñ\u001c-$\u00151\u0001\fD\u0016Ke\u000fa\\\u0003\u0011]8\u001f\u000bl#\\A\u0012\u0007E\fME\u0019\tR%0M\u0019\u0003N%O!BnYJ>!,\fLɂiHu4\u0019`:4_\f(*5;h\b,\u0015R\u001c@\u0000vʄ݅/e}A1\"\u0002\u0003(Q!\u0000@c\u001e\u0003b!1F䆵\u0012ҏ\u0011.B1GK\u0004!I\u0005!?\u0015\\h\\3>yB\u000bC\u001f\"v\u0012\u001eС\u0006Ā\u000e\u0015\u0007U\u0007OGPH;\u0001jO\u0011\u0006*\"%\nMVh]f7Z \fŬ. \u0010\u0006%\u0012Z`\u0000%\u0007F`֣./σ\u0012v\u0014\u0005eC$\u001bŕC\t(GC}V>3\n\u001c\u0007\rI\u001bB\u0015\u000bnNW%\rF+`̠K`@\u0013u}$ZU+aQNl/e*/ĵq\u0016]68#c\u000e\u0003I5\u0006_Z¼E=m&\u001a\u0013KIdۖaE9L膫pyM:'8Pkj\u0003L\u0019h+\njdiO+a\u000eۤ*Γl̐\u001b`R!\u0004\u0005\t\u00157\u0015\u0015\u0015\u0004\u001aV0\u0019(\u00029UQד!P&9\u0014;@3@j#8t\u0017\u00145\u000e$ëœ[\u0004\u0019\u0002\r2\n\u0006$\u0012\bBc\t!&R(\fgAp\u0014F7\\0|F\u0014ɝ*KK7|Bl\u0003I2Zg'\u0019dav\u0015MvM;/b\u0013\u0002:0Ky-\u001ev\u0002&\u0001\u0014\u001a\fZ\fP!U\u0003JxmE0LB(\u0017dU/f'\f'\b+\u000f,\u0005Pe\u0011\\wR0&m(g\u000e\u0005+k.\u0005FۊAW\u00131\t\u0017pݻ,Y>\u000f\u0006\u001e\r\\\u0002\u0000\u001fM.\u0003\u0006ucE\"u%^\u001eW|x\t!&7+ª\u0002\u0019B\n\u001e9\u0018\"+9\u0019Ho\u001d8j9@\u0006\r\u00025Xעڡa\u0010\u0005B\u0002V4\u0017D\u0002.\u0011\r\u0007K\u0000\u0017\u0001$\u0002\rA(`.\u0003w1Aص\u0018I]1j\u0010>\u00162\u001d^\u0017(,\u0000\u0018A\u001a\u0002\"rdU\u0011Lm\u0007،\u001f\\0@<\u0001ꈶB\u0004X\u0014\u000b\u0003]\u001a\u001c\u0001fX\u0005V\u0012\u001a\u0005nNj\f\u001b؎\u000f \u001d\u001dO+J䴊Cgg7\nBʁT@[]G.4s&.:@\"\u001f\u001cjsHt\u0018Qxq0\b$x\u0013'&J\u000eK\u0001P,R4˅M\u000b@\u001e1H4l.\u000bYq숛v6\u0006yqӡ\u0011!\u001b@H&#b\u0016)\u0018Y\u000e\u0006y;\u0006\u000b\u000f5\u0001 `jH\b\u0018Bn\u0004_\ta\u0002\u0000bRBY\u0003\u0015-Eːc\u001aґ\u001aJ\u0011Z\u0000#\u0017\u0010.Jr!\u0000\u0002\u0015\u0019\u0019&\u0006\u0005^\u001a\u0011YB1q@I4E\u0004 \u0010\u00130\u0005Q\u0002>V(*׭6N\u0014#ҁR]O@\u0002d\"c\"=+\u0006e>\u0007r\u0004W\u001d\u001f\u0013\u001eʄk@\u000b.*55c-܇4)\u0014\"ʶ>\t⃛ШS\u0019Ia=(@@6uH`5\bf>|\u0013}:raJ\n\u0019\u000b#Y,\u0006-*Z\u001d\u0002`\fQ\u001e\u000e[\u0014٤L8joh'[)QJN)ƇEq\u0002̸\n̩b\u001dܓ\n\u0010V#ku0\"f˼ ͛#A*\u0000GPU6?(5ӽXT\u0006mT)W+|RUd’V\u0004%d!\fi%\u001bP\u0016얞\u0016d\u0017*ט\u0002: D\b\u000bv q\u001cEen'\u0015Ȍ\u0010ůe^!p'B;$\tB!\t_!YwE6p\u000f\u0015-O\u0014\u001a\u0001[\u0010\u0017\u0016\u0000vs= \u0012߾B9>+\u0010\u001a8I;\u0001Y>TBĽ\u0014u.B\u0000-\u0017\u001dBкbNFH\u001d\bvivJ,v \u0010\u0012\u0019#lZX\u001bʡ\u0012\fzغ\r\u001a^\u0017b!:0\u00120b$厍iƂ_X\u0016\u0007>[i_;$eak^;\u0007®]~kl=vF)]kr_\t\u0012\f)\u0011tHF\u0015Ŭ\t|&\u0010V(\u0001JHchsqD܌\u0007\u0000r2\u000e.\u001c0绁P6&\u000e%xJ\u0007Ҏ\"Zi\rV}tϣXM!v\nvJ{I;]BަhS\u0010B;\bW\u0002;\n͏F\u001fYI\u00038&\fz\u0010Ek[ǥ i'\f\u0006?{\u000e\"e!\u001db݄t*S:\u000fb\u001cڽCо\tg!ϝ>c1r 8Wgaڳ쪗;)\u0002]-4>O6׽\" bZ\u0000Ǘ nq8\u0002f!\u001dH}t$3$=\u0004f\u001fZC@6(\"\u001e\u0010̾0f\u001fȪQM5\u0001\u000e \u0000Xe_嫲2<'\u001a3\u0012\u000b\u0003&J\u0000Nŭ\f\u0003\n/$\"\u0017\u0011\"\"\u001a0AӍ\u0005-n`4R2\u0004ѵ\u0018씉Bv:#qw\u0011\u0017\u0015}NTd\u0014?f\u0013\f\u0013E6t\"8\u001e\u001e\u000eO#Li\u001e\u0012Nν\u001bHΤȴX|\tW.GKvN̑Uy$žf\b\u0006-Б0XQFcWtұӣeJb_\b1vM\u0018S\u0019;\tctX\u001eyQGl\u0004 @I3:g\u001d\fv.&|\u0014\u0002ж\tBKeTH9\u000fdc* z.<=\u000ek^\u001ci>iu\u0006\"nZ\r\u0007BXg\u000b7\u0016\u000bf&\u0013P\u0012B@w x\b5\u0000X\u0004\u001e\u0003n\u0000ϊJS޸[um0Y!T$H‘n}r4#\f|xZ>&.<}\u0004:\u0003ABBB\u0004\u0013\u001aV4\u000b$0\u0001\u0012$1\u0018UNaXUNaXUNQ5(ۉ\u001b3hmwQ9u<­8u.Gg\u001bj[t'G\u0000yF\nG\u001aב=X\u00076\u0003X: (ل\u001b\fk\u0019=*C4c\u001a\u0003a@gf\u000bpH\u0014\u000frӚ-/d+8$\"\u0016\u0014\\џmnV,a\u0015n\f\u000bmwU; \u0005a=\u0014Db\u0006q\u000fD^È(\u001c\u00051\u00032F5@|B~|\u0004Rv\\qqD9-[jTlu`nfbPp+v@4\u001c!\u001f\u001eZ\u0004F`\u000e\b\u0016_\u0010.8L 9@+@xoBx\u0016\u0010/B\u0001w\u0019XAU\u0002\ty8V`RBKA*5S5L,CS\u001ehd%V]Ǩg/c'b\u0002@\u0005\u000bZ\b\be5\u0011\b\u001b\"\u001bF\u0013\u0019`XY\b޺=f\u0002, m٩E\u000bX2tq>h}ӡZ\u001ey\u000fODgX1(\u0007\u0001M|@\u0018\u0018Ԧ\u0005PA\bFͼ):WP\u0016\u0001k|ǔU0GXXRv\u0014OڣU\b$R,āQ29c\u0000\u00156\u000bCZ\u0000Ea\u0018F\b4\u0005J>}O\u001d砏렊젤vP\u00117i$*\u0005\u0003\u0018\u0011!W\u0002x\u0016\bTYM5Y-\fIB^\u0015]g[\u0006u=\u001cG{J\u0004\u0011$\u000b\u001e\u0017\u0007Tp\f\\9+\u001b\u001d>LWBZI87d98AqQ\u001fo8PkY\u001d\u000b5\u001e<\u0018$\u0014\nuR\u0011s];i1eM\bvRbFR;DqX\u0017\u0010Dx\u0005\u001d=\u0019\"0\u0019M\u0007zٵG&q\u001az\u0012\t\u0016\u0006'\u001e8\u001chө)\u000eZG\\\u0000b1\u0004>k0\f.A7\\\u0002=\u0012\u0015.Z\u0011\u0013\u000fʮbWw\u0002T\"M7B\u0015y! \u0004\u0007Ӗ\u001cg\u0006\u001b\u0018(305@=}=İ\t,@R\u0019\n8,3\u0014\u001a\u0000\u001e!@\u0002V\bO88:\u000fEA5XvF;/\u0007bʜغC}$5n\u0013˲F]趋\u0004&>\u00036w\u0001p0ira\u0000\r0n#3ؠ\u0002q\"u\u0001\u0005\u0012\u0004F \u0010\bS\u000f9\u001cƜ*\u0003DʼnP<\u0006 LW|\"F\u001b/\b\u0002D•…tu\u000fkm\u0012dR:6x\"p9Qh\u0003?2\u0003WwcӪeA\u001c57\u0014PIt-\u00025\u0005-LW SnG ln*S\nC\u00103\u001cTux\u0010PYZ''}\u000e\u0007mtnVHp\u0011a .\u0018)2,1\fdg\u0003нh\u0007\f\u001e\u0010l@\u0010\u001c,1\u0003,\u0010(X#\u0016V#U &S|!cPqpbQyD”0k;\bF#BVG\bD?\\\n2dсOd\u001ct)B\fʃJK`t6dATpT'V%J\tX\u0004\u0014\u000e!ؔWBÏ\u001cg\u0005H42\u001d4\u001ap s\u000bHႎ\u0002\u0005DuC^\u0012\u0005PQ\u000eV^AĀ.pA \u001d=\u0014\rʰ\u001eg]\u00118Ic\u00122딲zl\bJ\u0006JțB\u0011\u0006\u0005}\fp2\u001f̻\f 8BZOb\u00038axV{H-\u0004\"4FEӭY/\neX\u0003*EC\\:miuk\u001e\u0010S\u0011H\u0006K\u0000\u000b\u000bڬBއkS\u0014Ľ\u001dg;Tm>(D\rendstream\rendobj\r25 0 obj\r<>stream\r\n\u0016?,,|\u0019ir!.\u0000˛pt\u0004yp\bQ\u0014\u0014\u0012\u0003\u001e\u0014cRx$\u0014\u001f\u0018\u0002\u001bs\u0002jT:PM\u0000uAj5CY#b$^b\u0013y4A_\t\\LH|jX!\u0004D\u0018Ӫ¢\u0014#DJiUĘ\u000b\u0016\u001dN22$т\u0006`\u0003N\u0006ja;\u0007\bҏ8@K-.B 7hD \u0016*Q0@d\u0010hJ\\Ōh\b\u0016\u0001r/\u001a\u0011H!\u000bաcƃLgM4\u001csulv2#V\b\u000f{zQ\u0001u!ah!\u0002bCJ/\u0010DB\u0012@\u001d*'n-YA\\ĴIP£)>\u000b\u001dϾ\u000b\u0012\u0019ܚ^)1؋kP0@Ҵ\tЩ9\rdp!\u001e8טx^o\\؆H<\u0005F|\u0014U\u0014N\tU$6N6&\u000e( D2\u0010|;\u001d\u0015䘴\u0014\t@yB\u0010\u0005$\u0019yKxllmT+.H'XJ;f}_@\u0016{PFb\u0012 R;33$N54\u0006\u000f7$&\u000emHu\u0011>\"#\u0012m\u0012PsIO.M\u001d\n,:]\u0010\u000bFʼegPZ\u0017R1\u0017*8Zyΐp\u0002O1OoV-N\u0007rɰ8YqrCb\u001d]ޞMb?\fH\u0005p\nԡ8IL=SmhO\u0005\"iX\b\u0003'f\u0013Ql3z=D{\u0006)i\u0004H\u0005\n:_\u001bR\u0014[\rH+FO!8\\*\u0014\u0012\u0013(\f(t{R5f2\u000e!ٕ6\nF@,ħADgH}]sU\u0012\u0004UTc{1V\u0001r`ZJ'~}8-\u0000δ!EF|f\u00131R\u0011sچV!W,gH\b;du`5”\u0011e\u0005\t86\u0017E]\tB{\u0015D\u0005\fíE`b}\"\u0015`jE6\u0017\u000bM.g.e\u0014D6\u0011{i1ϛF۝,r\u000ew^s\u0007Щ\u001e\u0018\\kipw]U%\u000ewTYY&jhM:o\u0015E:*LgLq\n\f\rI\u001e\u0001󦂻\u001en\u0015\u001b\fи}\u001dh^v.\u0001j{\u000bh;)\u0001\u001d\u0007 g\u001c[L\fv\u0001\u0004]0P7\u0001ү\btx\u0004rx\u000b&`\" v}\u000bޢUK\n W\u0017cN\u0004?kY,Q4:מyc>AD\u0004\u0000\tJ\b\nC\u0015/Pi^ڡ(ݘbhE\u0006ndBQiѨV3j\u001faOE\u0012ȭv\u0018P\u0017>ފ8[WR\f :}\u0000}u\u0004i\u001f_\u000f2Qr\u0014abJ\u0010EDo\u0000\u0016@\u001fCy\u0010,{a\u001bx@<0\bV\u0003&[X\u0005\tnVjN1\u001a\u001c\\0m\u001fB=\u0011;&pvH;\u000bώٻ;{I3;{\u0003]\u0006̾)^\\cv1{\u001e2t88\u001c\u0000\u0000mBP0\t2\u0005\u001dA\u001d\n{hhtDN\u0018^hB솂9 Ry)\u0001qtNC\u0010N+Sv*VԽ\u0001H|A9\u001a\u0005\u00026炤'\u0017mj@\"=7{m!;%\u001e:\u0015щ$.O>p'\u001fŻ\u001f\u001d\f0\u0010`öFg6\u0007MP\u000e@r\u0001o\u0002gռ0\u0002\\a\u0000x\u0001nbx7u,7q,\u001b$p'0y܅9\u0018c\u0019Ī\f\b\"4O3\u0012,{\u0014\u001e|[\u001c^ܿ\t\u0013#J,4&vyG+$m(d[28J\u0002L1\u001eXҘ̭3&92/t\u0011\u001e\t(\u0019x\u0015[\u0012Y>?p4G\u0015E\\Q\u0015Xԓk5o\u001aoS\u0019+l^\u0019ㆷ.\u001a5\u0017J2LE\u001b;-EYM.0SdL!-\r#\u001c6\u0000QIR&qRQ\u0010zs\u0018獋u\u0004ll3)~0i蟰,N\u0001xg\b,#\"UB\u001aݑDi^,Ҽ$N%\u0003LN}HBTJ\u0015\u0007M\u001dS\u0002y\u000b@pĮ\u0017JY\"X\u0004P\u001at\u001d\u0013E\u0018F6S\u000fO\u0007\u0016 q\u0012\u0002\u001dU K==6\tD'\t\u001ejр\u0004$\u000eK\u0006$\u0012\u001deV\n4\u0015h\u0017L-+ .\u0016enUPֶ,)vsGEtS\u001fpG2|9Y\u000e\u001cJ\u0012\u0001H\u0007.\u0000Lyu\u0003b1bb,\u0004NKs\u0019pt\bwc\u0014\t{4lO \u0012Ȉ\u0014\ri9\u001e\u0003e\t@>x;9X),0\"2\u0004 ]=9\u001a \u0018.e\u000e6on\u00066\u0000\u001f\u0000&6\u0002Xv\n|U&\u0005DCd-e)\u0000L\u001c6Ilb],a,\u001c܅EJR¢\u0019\u0006L\u001d\u001dC\"l\u001fl\"qCjr}\"\u0016ZIU\u0003g\u0007\u0012\u0007\u000e| 4\u0003q%\\I\u0010YyktV\u0005\u0002d**iO؄ٰ|\u0005̘!\fEEyXu\u0002\"\u001dhYJx\bvh#3\u000fD.'\u0010{ȖxYU\r\u0007CZ/\u00076/€'=\u001eQ\u0012oq5V\b-HP0ߤ\u0010xPYkB\u0004Ku\u0006\u0017;tFxCIH]+PH-jp\u0004-\u0010\n\r0Z>8baq6e\u0005\u0017p:p\t'00P_\t\u0005~2OGcM\u001d+AKxCyp\u0014IYB\u0000r\u001a\u0014\u0003\u000ei@\u001b.\u0019wH\u001a\u0002fD\\\u0004_Ň\u0002Q]UT+\u001b\u0018<\u0018e#>l\u0018bE\u00192Z\u001eE\u0001p:f\u001dw?#+#݅h\u0013b\u0015E @jiUš\tg\u00161Fh\u001b\u0015($\u0003T\u0000I\fV4N9b0id,\u00075\u0015^ FH΄\u0015\u001cT-\u0010)IN\u001d\u0013\u0015\u0004hoDP\u0004@\u001ahWB3od\u0010\u001aɤ\u001d\u0011\u0012\u001b\u0004Ө6sUE\u0012\nUy:\rK+\u0010\u000ba-\u000bIHHрH|aCs\"\u0014Eʜi\u0017l\u0001\"L\f*`r*,\u0011,0*7-:\u0005\\\fȽ i\u0014w~i%t\u0018c\t8Ґi4wJkQ\b\u0019',ٽo^Ku\u000bSa3C:\tH\u001fH\u001a\u000fЛH\u00108J\u0003\u0010Y6YqN\\B3\u0016E\u001eԕh}@Ԭ\u0002\u0005V\u0018R3\u0018zHH\"fRX$*\u0015+֊YD\u0015@lh´Dj`+\u0005I)tfAC\u001c{ɜph\u001dm15ӉR\u0005Э\u000fI@s2#\r)p4T\u000fa:4b'm\u0014[OUHIA:|\t\u0010y33>\u0004b?~6& JP\u0016\\W\f\\!?&\u001c\u0001GJV\"9@\u0000O>c\u001e\u0016B^\\q3IJ>5|UJ8\u001a~pF$zH\u0012Ѳ&\\\u0019\u0004]R&0}LK=\u001c!\u0016)\u001cZ({)\bXP\u0016̩BޓJ\u0018״Vi`k F \u0002\u001c\u0003pDR|lT$\u0004z\u0005/TQR/iU.\u0005KC\u0005!VKS\u001dZi\f\u0014*.<#⮻\u0004\u0011_5\u0010{m\u000fmaOpt\f\u0014-ů(̼\u000e#\rw5\\d\u000f\u0013\u000bwƅ\nj\u001e\u0003pI \u00065{j}nA\u0010\u0005|i\u0001(8:6T1.mm8\u0005;\nAooA\r|h\u0010 Vx~X܎\u0006^vcvqFPrpl\u001dCm@\u0001\u000b6eh=NݐUaƦ]D\u001aefQ!^*\u0014\u0015!aa;Ů]6uf;l}8rkU\u0005T1@\r6,\u001d`ܮ\u001et\u001c\u0005\u000e\u000b$\"Pt\u0006UB\"oE\u001d\bXj\u001b\u0017\u000b\u0005\u001dL\f\u0004]\u0003‚>^A+\u001f\u0015t9&Q;v\u0014t& \u001fv\u0007W{ծ\u0010\u001bj]\u000bkn\u0011\u0017\u0005AHvH\u0001.\u00060>FPzZ4\u0019cT\u0010q`\u0005\u000fg\u001a>MN\u000f\u0010]ciP\fig\u0005sa\u000498v\u0005#=PiOiqF\t\u0007}5{ӗ\ncGoj\u0000\u0001\u0013(/!aKKow$G)&E$\u000b+Ѐ[\b\u0017e\u0006?;]ڜ]p\u0011ݥ\t=J\u001dqn6PgM5tvsv9;lTT.ƮG\u000f1PR;‹\u0011TO>NWIHQa薸\u0002;xG \u0018Z@w\rqqd0!q\u0011\u00146\u0016\u0000R,/K`8jt\u001dC\tM=\u0016\u000047\u0002\u0004\u0002\rPSe\u0000 \u0003\u000f%p1\u0004\u001c\u0013\r9''lRbj)[bRX0l\u0015\u00043Y-C3\u0013\u0003Jiey\u001a^PR«z!ѡn$H\nÑJ/\u0010\r(Eo\u0001\u0006lPor'-csjql\n:Gt>;|{5\u001aꡋ\u0001q\u0000\rnF`-5\u0003aP[׬@\u0016a\u0013\u0010\bAY\u001b8\rͦXU\\!M>T\f0\u0011bz>#u:\u0017@\u001eGfxA|&qg]ccGN\u001a\tJ*ѣʜ̘mt\n\u0010+¢Ch=\u0010)zRl*\n1\u0000|7\u00144&W\u0001!\u0013YeE\u0004\u001e\u000f\u0013NIx@B\";5m.1MҢdD%UJˋ*U\u0012+U\u00100?ɔ\fyX!VN tL0\u000e7G4\u0012Zy6$ǂ\r\u0011T\n,w5<Ű\u0014|S\u001cW$\u0001U'\u001e\u00172#\u0007AvQТLJc\u0002ʸ\u000b\u00028M$\u0007\t\u000b\u0001D\u0001'P\b\u0000B+ǐ*٫>{Qjj.\u0003A\u0007ia\u0002UY[ZOhj‚\u0002&ոHvrR\u0010.aL\\k^ HEQ\u0016\b1Z<ЯA@a\u0011\u0002ufH^Q\f\nva7\u0004*\u0004Ԓ/\u0002)@\t\u001bGƏP@xWPMA^<@@` .ʪv\u0015]\u0015K.e*ve\u000b\u001cnV:xo zk\u000b\u0001\u001f*47p\u000b1|`c'\u000e-J&0\u0002X+7]AC\u0004d\"\u001d\u0016] xJ'\u0017\u0004\\`\u0012!\u0000^n:%-(L`S\u0005\u0012UZks$ *ZR4\\+/ Eo\u001e `\u0014C<\"|0\u0011x8\u0016-nZA)ڜҲ#\u0019\n2CS0\ftka912/D+\u001b[@Ox3`\u000b\u0017\u0014|\u0016:cUP)YBj\b4\u0018jB+5rj3ekg8(mQ7fG\u000fJ\u00142T*\b 9ë\t\u0006\u0012$Np\u0015!ls+\u000b%Ԏ\u0012#<^:G\u001e\u00035\u000eq\u0013R\u000e%623Hȿ\u0012\tPI(\u0018O\u001ccP\nKIa1W\u0011cf\tL\u001b\u000bݤb4D*3y \u000e1:˝Q.jFX\u000e\u00009g\u0010!]`#\u0000‡\u0012\u0001̟\u0015avD/\tAt\u001a)f1l&]%\u0018d4q0\u00053\u0018\u0015,5\u0001\u001fgp+\u0000-a\u0005fAVL+i2>\u000b<@%\u000b\"Hऄ%!w_4t!2C\t*(/\u00102R9\u000e\\Jε\u0010grhp3H\u001e'>1+\u0017\u0011`J-a\u0004$h&OT\"2\u0013(i苄\u0018*Ë\u0007W\r\u00133&Nf\u0000|n@(I%\u001c6fR\u0016U*Р*ID*W\u0015\nXؗnj]\u000e(\f\u0017\u00153:\u0019:,%p!Ц\u0000\u0004\n\u0007\u001e\u001c}3lNˢ*o\u0005ꐼ$\u0011\u001ez &aOR\u001f]dƓM\u001c?'5C\b}r\u0007\u0007K0|^qa:\u001eןO\n[>#듀\f\u0005L)\u0004\u0013\u0001\u001a\"\u0012T(#\u0002*4LS\u0006l(*\u0010ۓJ\"!m͵<\u0018\r<\r\u000f(\u001a,7`FIa#:Cg8o@rG>ð4QYr\u0011B4S+3&y#\u0005ާaQhknF&Iy'̩\nܓ\u0004jtX$bsq@\be[k@3p4>\u001bkDa\u000e1%'SCO\bڨ\rQS,\u0011ɕaI+H\u0012\u00184\u0019b\u0001ZBPPh2\ry$vy^x4:kpա\u0015zNOKd+\u001eq׉\\h/&_\u001d\r\u0011{eZ7\u0016t!岐$Ts\u0013\"\u000b2S+֡Kq~\u000b\u000f9m\u0014 i\bMkC\u001d/\"\u0001\u001dD`\f\u0007`\u0015C(\u0016m\u0018݁ޤW`u\rqmu\u001cjmX˭\u001dz\t`kg`\u001a%%l\u0012!\n\u001d\b\u0004.CAg 4AO\u000f\\,\u0015\u0006`&@uްQ\u0000b\u0014ȥ6/e) Vx\u0001O\r\u0011\u001d\u0013;6\u000e\u0006\r9Mf\u001dV\u0019PElC\u00101O툗4IU,,\u001e\u0012*\u0016\u001av\u0007IAIqM䐾f0Т\u0019\u000e@?\u0005C4zKD@}Q\\)V.pbJX\u0003%v\u001e`%hg\"h.h'57W(\u000b΂v\\A\u000e@mNS~\u0013P\r#\u0000,jʆ^\u0007\u0011PKZ`K?Kαw}~\u0003\u0016\u0004\n\r\u000b\u0011:!\u0012\u0013'$\u000b(=(Ձ[Ge\u0010\u001d-{\u0016/\u001e@daP\u0003(}\u001e\u0013h!q͋8[\u0001Ehi\u001fme`6l\u000bEp)hEk9|\u0013N|\u0015,t\u001bL\u0014\b!npI8c7\fyEa>b\u0006h0MOi\u0010U(.\b\u000e\u001a\t:\u000bXY[8ycҡҪpb) \nǂ\u0013G\u00030J[\"(b\u000bpI@B\u0006\u0011ᜳ\u0010>f1m5`eXT\u0000D)RêY\u0017\u00199J,\u0012C3E$͗x\u00118\u001f`l.0\u0017\t\u0004RC\u0001V\u0002쾤\u0000Q8\u0004.6\u00108<^\n7DK\n.,\u0016P\u0016mT!x\u000453L\u0003W/Z7Y\u001crce{QJI*\r\u0014j\u000e\"\\1=L4\b䟙\r \u001b\u000b\\ ypūR5D\u000bHM\f\u000f Ͻ\u0011&\u001e\u0006c\f}\fƔ3\u0018\u001d`45\u00153~\u0006%A9i!)h-\u0011mU\u001c\u00171Q<=\rqjˈ@K_9B;+\u0006V&Dp\u0001gs\u00071K.\bE\u0012z]\t\u0010J1\r!D$]\u0017 \u0011Ki;&\r\u001bZ.MlFQ\u0013֮TeWeO|«r>VerPg1\u00061K/<\\:\u0019@\t\b̗I5'\t\bb\u0014AMd\u0015o\u0003\u000e\u0010lvp$[\tXxĖy\u000b\f +|&S,\u0006:\u0010S՞\u0015)`^Hc\u0012\u0002헍\u0002\u0015Fj\u001aJ\u0010\u0010@D!\u001eB!\u001aP\u0019B\u0011@\u001b5܀\u0007O xLLJ\u000e3[ChZ,LVժ6D2n.\u001bC\u0018` lRdȪ)\u0010\u0018\u0018#J\t\\\u0003\u0019#K\u000eu\bUP}\u0006@>^mW3ܫog.lU\u0005\u001d\u000b&\u0013˪,KhXJD҃9`\u0007\u0018¨\u0007\u0004{\r*$Fg3F\rQb\bD}\u0015\fj\u001a\"\u000e+2\u0012yeL'Xw]\u0004`\u0003Z\u00008j\u0000L\u0010\b\u0004`*\t:\n\u0013\fX(Lɧ\u0016k|\u001fhZ\u0018'H`\u0019;}CM\u0006\bZ\bc\u0018tc\u0016H$\u000bf@&\u00008\u0015ȅU\u001a\u000eCH>\u000b!AP\r@|\u0006.N\u0000C\u0000!&xWl\u0000>\u0000M\u0013\u0016Dp'+V\u0010T;z\u000e\u0019o\u001d^ġL\u0004j\u0018T );4q\u0018\u0003gCJ\u0001\u0005HV s}5\f\n\b\f($ӵh\u000eq*$DsuG'pF$\u000e.Y\"[Dr\u0003EL\u001a&4\\(ݐP\u0007\u0007ᖩOræ_~\u0006\u0000=\u000fhP\u0010 *tD\u0006<&r?K9\f\u0006\b\rb\u0003\u0003\u0000zid?\u0000\u0011\brbґb\u0005\r\u0016\u001ed\"\f\na@rCRXBxlTF\u0000A^?&\u001f\u001bm\u0006\f\"\u000f8\u0015E\u001eTfV\u0000m\u001cc1\u000b\u0015\u0010B\u0007[8V\u0001R\u0010EdzP쒧MG\f\u0015\u0012\u001eȴ\f\u001d4 :\b\u0013o\nG\u0016.\u001e\u0006BЌ\fm7\u000eug3y%l.cf0$\u0005\u0000tx|\u0001Ʃ03^v/!\u0015^£-w9`Jr\u0010 Nm\u000fB*s\u0014:;\n\u001eNe\u0010#I\u0016 \u0004#1.%l\u0007X0\fE\u0003k\u0018\u0010\u0017$\f\\f\u000bSU;,#e<\u0005\u0003o\"Hpj\u0005G,I<$,\rj;\\B\u001a%\u0000\nuu)h^/\u0010zvax-\u0016\"C\u0011\u000es(i\u000eJ\u0002\u0007a(T\rN(l;ҏ\u0015u2|7ά1±\\Zs-:\f\u0004~$\u0012r&.\u0010ĐH\u000bfn\u0007N\u0004gpr\u0011&Dg>X\u0002\nGL\\D\u001a\u0005 aE幢#Mlc`Uʢ\f\f:1&\u001ehhHF!G!O \u001ejT\u0005 \t\u0016\"\u001eE2Jx,\"T,sJýDtxWhMbatZ\u001f\u0007\u0003@ls8B\u0011TEz0Nyb\f\u0012\u0001`\u0015g\u000b9H0⭾7\u0018X\\\rҠ0DDF\b3%)YMd'\u0013\u0005[\u0015X41i\u000b\u0004\u0012Mxi\u000e\u0017id>'IX&)*%\u001c\u0007+\u0014F2\u001a$]\u001a\u001dT8RpcȫP\u0004\u0000:\u0014\u0003LnD\u0019-DJ8\u000e\u0004Krw:lj0Y\u000e\u0010 d\u0007md&֧\u00128wJ8\u0012\u000e\u0017Ƴ8\u001b\\GAOrDD\u0002@\r\"\u0012khJ]\u0010Z\fxH2:9ir\rᤲ<>\u001be\fĢ.\u0010\u0000+G!\u00158J5\u0017LܐxrRI8\u00133''t#\r\u0002`!\u001b\u0007-$ئU&y*M\u0018v\tZ\u001f|Q\u00188%K;\u001f(\u0004\u0003X=\u000f \u0015\u001a\u001arI*\u001a\\d\u0011D\u001b&\n/\u0001m^+\u0005\u0003Y\f\b\u0014,3\u0015*ӊiKC\nrq㳮~p2su\rtb\u0011);a\n'\u0010Y>߀\n@I\u00052r\u001d\n\b_KzYdMwfFMɭI\u000e/s\u0014H竬r`\u0003oht`\u0015\u001eqc#)\u001c\u000f.\t% I\u000b:C\u000bp\ń@C4p3|\u001dH8J%;&cLq6*iH=TM@ZYBӡ5l\\!\u000f<&/y\u000eYs6&Qayr1\f3IpQCH\u0005\u0003@BG\\f\"fJ)٨\u0007Q@22*\u001eb!W)e%JY8\u001dZHv\u0012ey;sr\u0005@\u00007oh8\u000f\u000f\u0016v\u0014Y:\u0005Z\u000bjٟ:v\nj!D\u0005M\u001dZ6\\$\u0018\u001c\u000e.PQ؋\u0015\u0005|\\\u0003-~\u0000N\u001a6B(^ka\u001dZ\u00177\u0014zs\t^\u0012w}B{i/7k]\u0004+\u0010<_yNZ4\u001eo\u000ey|~nYu5t=\u0005Nr\u0002@Ua}\u0002\u0015tk\u0006\u0015u\u0011\u0015\u001baO\u0018#tl$d{x\u0011tg\\V\u0019tݣAt=\u0001:t\u001e]=\u0003\u001108HM\u0011ރ9τU\u00194Y!\u0018\u000f\u001b(V\u0004\u0004h\u000fj\u0001Z\u000e\u0005`\u0001Ѯf`ϗVf\u001ck\u0000vȣH\u0000Z4\u0001;6\u0017*m@\u001dЌ,ͧD\u001cāZ9ѭDZ8\u0011\u0007tOrE+\ngĖ@_\u0011fAGl\u0011Q\u0003O?\u001bWx@U@\u000f&\u0001e{\u0015H0^GU\u0002\u0007 TVj\rp6H+.8DEܠ\u0004Ctjtcy_B\u000e|\u000b\u0011V|nKAQ\u0017١i>I\u0014>GND,g\u0006|~\u000fw%x%MV`\u001cT\u001a4:aP~[?\u0007r\u0018McK^\u0002wNu\u0004I|MW\u0010vM;K\u0017j^\u0018\u001c\u001b\u0011L9\u000b;\\\t4Є\u0012q$ToRmT\u001e\u0013|5Z\u0015\u0015y\n{Z\u001eWg\"\f>\u0017uN\bquKC\u0014r]A8\u000b\u0016:ĭ16hT\f\u0004uJ\u0019eoQ%a\b\u0001 '%,U!T\u000eDŽ\u001e\u000f)^\u0014\bЕ§\bVl\u0012?\f\u0011\u0003rֲW{)HN'`i7g\u000e\r$<}\u000e\u0005?2 \u0007oB\t\u0018\u0010%\"(%cD\t\u001f(\u001cIrA\u0002z\u000b,aZ\u0004TrTgH<\"\u0005\u001c4g1\u0000#nV1t\u0011U=\u0015,$0 UPC\u0012\u0001`D}t|B_\u0006A \u0005\u001cx\u001a\f\u0012T*F\u0000\u001aj \u0011$\u0007,\u0007VdI*4mEgv19O\u000elNL\u0000/94@Ull\u000e\u0007\f\u0002o\u001a\u001b\u0007uH\u0011AX0X7f\u0017lX|k\u001dYsAD\u001bfѲ&Y\u0016AĈKE1iA2\u000bҴ`ɁU\u0012$G6\nY>\u0014NXhNꨙ\u000b\u0006>3.乩\u0016R@k1Qa,DmV\u00135\u0007$X*a\u0004\u001c\f6{Pc@D\b\r\u00111d\u0014\u0019sj*\u0010!\"+ \u001b0<7WDrWN\bD鳂\bzsfg\u001c\u0004\u0011\u0011i_Eg2iӘS\\iz$*I*XT5Iyr\rsi\r#\u0006L݈gt.\"7/{*\u00020\u001a0\b{ZDK6\u0011|_l*QHՇ\u0015ʧ\u000f$$.(oh\u001ays\tgš\rU\u001b\u001akG8.'v0\u001baT\u0005-BN4D\u0005\u001a/!9\u0011|j'x\u001b\nPd\u0012-ʛ\u001d3\u001fHl\u0018\u000b\u001f6\u0010CYo0\u0002D7\u0001mB#\f\u0004,hTȉ\u001e)r\"\u0013k\u0016G\u0018\u0012i\\LwљԈ؋{l%\u0001\r-\u0005Fp2\u001a\u0003H\u001d\u000e\t\u0011i#|\u0013\u0005;V\u0002$z%udr!\u0010`$j\" iƜ\u0018y\u001d\u0003\u001e\"/ \u0002w\u0014\tTkh$PbS\nبQS\u001a#\u0016I*I!g\u0006'~Hu0\u0015)\u0013\u0000p?;z=\nlj\u0005P\u00022S\u000ey\u0010i\u001b\u001a\bB<4|\u0011to6*\u0001HR=e·ײ\"\u00159l\u00171B8}Vhƴ\u0016\u0015@P\u001eNALvRZ\u0007!:]P\u001a.RΛoJ\u0013t-Kn_i%\u0001f\nvT\u001dҊ}bm\u000f$:\\ml4\u0006\u0004(#Oh$F|v\u0002YoUJ#D!g#!G\"%\u0019X[Hu൫:\u0004\u0005Y8zꅱ3\u0001k\u0018y@&*T|\nj@V] i_ql}\u0011Ҏ2&\u001d'I{r]\u0000i\u0007-*W3\n@:R\u0007\u0010>gg\u001c\u001d0cL\u000f$@S8^I6;*cjݠ\u0002έD\u0014{e8{0k\u001e\u001f\u0004\u0007J\nĠx\u0000upAL;V\u001e\u00173R(W0C+62Gio- #}v2bh\t\u001f(\n=\u0006c7±s\u0016m\u0000.\u0010;`nPIí\u0017{?Bu\u0013hh(R-D9\"\by(j$NɄ\u001bΝ\u0003|R\u0005v\u0017݅\u001d\u0001#ְB\u001b\u0002Bي\"\u001c@\u0011\"\u0011v\u000f \u0011v\u000b\u0006\u0011v=^8숼\u0011\u0002J^v\u001aH(8\u0000ȭp lQۋ|r*HPQ\u0012\u0006\u001eNA%\u0010\fɨL`Љ&u]\u00051Q\u0002>D\u001el ,,\u001aʕ[4a\u0006\u000e,\u00150[xcrn\u001crly\u0018\u0003̈́\u000e{KO@!ƒDy\u0007pxa\u000bnB!rl\u0004<^c|JF\u0005'\u0000%n9Pbɝ\u0017\u0000:\u001eF\u0001)|\u0013\u0018ac\u0000\u001a\u0005\u0019\u0001@=pÒT¯EB\u000enLĎj\"1\u001f\u001c%͹\u0013\u0005\u001c~~J@ ͋vh#E@F@G\u0012i^de]Ae\u0011q9M\u0017$\"y,:JX\\+$o\u001b\u0010A\nՆ\u000e9\n\u0011gJ 1n\"y%'\r2\u001a=I$,̡K0\u0019i5wr\u0007J\u0000\u0005M(85\u0013\u0012Z\tw\u0001C/\u0003|5u'b!{T]\f\u00004gP\u0001\u001c\u000fp\u0003[\b$蠻J`3\u001fه\u0002C\u0012f\u0019\u0011#pFB a5D\"\u0013K3f˰L/xQm'P\thg&\\\tXAZb\u000b^h~}\u0018\u001d[.{\b5g\u0012hC|Ap\u0007\u0005\u0007\u0000XAD5\u0007REќ:\u0011\u0005yFal\u0018@\"'N\u001b*\u0011g0\u001d'\u001ayu\u0003$O;lHK\u0004g,ٖ.?Qh\bw&\u000et.\u0000(tPs|<_B\u0011gB\u0015}\u0013\u0011AM%Fc,|$I>\"\u0003+EQP\"P) \u000ef\u0016,\u00109\u0017\u0005@\u000f\u0000\b\u0006%N0lob6T\u0014\\XvT\u0002\u0014;\"XJ \u0016\u000e\u0015\u001fݶ\u0012:&)RX1\u0004\u0001I\u0011x\u0011Xz>ʈtA:\u0006+4Ab\u0010Xڧ\u0019T\u001a`3Sנcv_8}6\u0000E\tT\f\n\nD`fYg~5^UК\u0007C$\u0015k\n\"X}\u0012\u0000c%=ad?\u0018hnzeĎ\u0017\u0011Eq]\u0012\f(\u0005B0a'Lb\u001d\u0012\u00194f:8?SJ9\u0004\nU邮\b~L%UUI*\u0013u\u0010S\u0001G@C\u0004/\u0012P\u0002c}*g%sE\\q%5&dqE\u0013ؿeo7o:\u0018PaHR\n>15H{RQˬ\u001eOWI\u001f\u0001\fL1\u0004!\u0010\nֻS\u000b¹P4\u0014YRA\u0014b3\u0002\u001aO\u000b\u0011W\b\bWv\u0015-20ʑL\u00015@\u001b\u001a9\u0012\bi*(\u0016%AR\u0003,\u000e\u00016ZΊ]^L\u0011\u000fi-)\u0010\u0012V!/&BL\u0012b\u000b\u0016ѢiV:>\u0019\b\u0018(E)\u001aw\u0014bG\raX\u0013*n\u000ev0\f\u0002xъ%!Q\u001e\u0017Y\u0010x$Bz`!ytp\fo\bI;\u0016\"N8}\u0006c`>s\u0004^\u0005ޏciF\t+\u0015\u00032i\r\u0017ĀHA\u0012HG\t\u0004\\\u0013ND \u0015FgB*kJ7\b\tɓD̎\u00173/p6 `\u001fP\u0000pb\u001bc\u0013\u0007*QgDoXTa\u001b!\u0006\u000e\u0011MCit7;\u0006G{D\u001aÁ\u001e4k!ՆJ)\u00114\u0018'\t\tI&H@;(8#XP\u001b,^\u0002ls~B}\u0018^\u0012\u0011i\u0013\u001e>k\u001dxw]pa,D\u0016Dd6J\u0018q8bcФєѥ Mcs4}d>ylXM\u001cK\u0003ER1B\u0019\\:3g*\u001e|\u0010\u000boZH\u0002S7)~)7&ck(2ab,޷\u0010H\t\fGgFT?cgFS\u001e?]\u0013씈\u0002\tsy^/:gY]={;RG$g\r\u000f\u0013BE\b@P\u0013{\rҳhM1\rRTpm\u0004|q\u0005n\u0002e\u0001\u00184\\vq(;(W~8eCPʞ煲j_DBJ@B\u000fpH\u0000b|P6\u0005\u00045u\u000f\u0018\u0016\b'- }a\u0013`\u0015vHo\u0007N`+:Om0v\\r\u0018{a\u0018c(cwh\rCWf0:3S@2N%\u001eeicFb\"R8e77\r\u001bl\u0005(u\ne\u0006\u0017m\u001d#!a0&pʢb\u001b\u0003C-f3{ED\n;\u000bbVabaO\u001aX=\b\u000b;É=4ĎyaDî΂|s\u0006ݽ3\u0007e\u0011o[\u0004>ؓV\u00001״\u0010R\fvq\u0000{\f\u0000{d\foN\u000b-\b\u000ee\r\u000ev`96`oc4`\u001a3r\t\r\u0019\u001a\u0003\u0004\u0001@\u00004 }\u0014:Czn:;n`aAԂԲ\u0006P+ຮ>; S$\u0010Y3篳P7,\u0012Ox\u0013\u0003u0r=G\u00141\u0010R늺t|}]_OE}FNگ\u000bh W\u0003 >Dlm\f\u0018\n:\u0000\tUJ4\u0011n@\u001dzQmpZ9%{Q\nʏ5*2*Kuu\"\u0016:ı\u000bx;E^oaB^\u0019[<\u0018;f\r\u001c\u0014ry7@\u0002\u001aɽ,\u0001/byOG\u0016ݘۆϔA賶`%!бS\u0014vf\f6\u001fI\u000f>8\u00041NR]\u000fpP]\u0007;Ƽ:!z\u0000ar\u0006 !i6#B0\r&\u001c,\u0001\u0001y\u0005Nѳ~&,qq\u0002ʢ}FЀe֡89c]DSK2\u0003^-r40yJ \u0000N\u000fc\u0007\u0004.(N\u000fF\u0001 \u0000-~\u0003m|0J\u0000e^\u0001O\u0004L|m,P\u0015ҍpO \u001b;O \u001bڮPJvp]t$c!\u0019Q\u0018(Y\u0007;cQ\u0010%W{=G\u001eFй\f4\b\t2p\u0005F\u0005\u0012x(Dm\u0000lUmgڬ\u0004,+pH\u0013\u0012+\u001fP|mq\r\u0004Q[\u0002ppà1H\u0019b'\u001bHQC3Gސ$3\u0001N;\u0004CKK\u001c\u001f&ю0}V\f\u001b:\u0010{&=Җaɶ'_\u0005o\bɆ֛¡IS\u001b\u0005TK\u000b%ya*ag\u0012$i18\u001bF!\u0012Jbp\u001a\u0012v/\bu-Du<#\tA\u0003?L\fb\u0018\u0006\u001co0,ab#!A`6PD\tW\u001dהbQ \u0006DNFR\u0006\b\"8luLk\u001bX1VE1R_G3`W11\u000e>\u0007gxo_\u0003\u0015\u0000ธ`@\nu#gEQu\u0012!*\u001d\u001732\u001aR\u001d\u001ct\\)\u0005\u0013FV2TԠ\tR\u001cY\u0003\u0006 فt-Z\u0007ỌM\b!\u000629\b\u000b5\u0003\u0016\u0000 \"n>\u001cn<\u0000\u001dÀdㆃ\u0000\u0012{\u0015eFyD\bT<\u000e`Q,JE\u0012\u0005\u0000\b/1QΝd9APB㒢\u0010IEe\u0003J\u0010\u0017\u00073\taЁ\u0014D\u0018\u0010aX(_\u0012\u0019q(醬t\u000fjT\u000f\u001bbYyߠF3pb\u00122$>si)%>&rN\bD@}ƎqOQ\u0010v!Ҫ@\"\u0010J\u0014\u001a{EX8om(B\u0017\u001c(鉘\u001dX4N\u0001N)jLyX7\u0011l\u0011\u001at\u0004z\u0014a*%3Jj\u0010K\u0015Dq\u0010f/i\u001fseG擄Hᧇ \u0019A)=\u0007*SZSbA\bB\\š^Ud[\u0002Dl\tq}\u001av\u0004\u0004L\u0006\u0016ͤN*z)qB\\L~Xz$X\u0012\nyX\u0006\u0018+]^*Ϭ\u001cN)α\u0018վ7b75,\t*^{jߖ\u001a)-Q*E+aVda(g\r[R)\b{\\\u0005`E\n\u0003\b\u0007T\u00172*;[B\u00038P\u000bb'\u0014on':mNSJje$ \u0003MaoS2*WXjPG\u0004Г\u0012b\\?ƴjHd+7`!z.M\u001aM\f.ӎ\n~5\u0003\u0004uC\u0018.=PV\u0012*2\u0005l0\u0002s\"H|:Wʲ)XR\\Y`IA䕮D%E\u0006KY\u0002#b*ۚPG6p\u0002GlIZbO\u001bL⸖0Rx#1]\u0001l\bi0p\u0006|\rV5x\u0002%-w@\u000f0\fg\u0012\u0001\u001dpHsr+\u000562B\u000b*Bz#\u0018\u0016ld\u0010\u0000[\u0003,iWKsIn''vy[H}2`X1/pi\u0007G2\u000f\u0012A8C8(a&\u000beARa {J\u0005f\r>\u0002\f\u000ec܀7\u0019=Lb/^A6͟\u00188g\\79qγ+~\u0014m5V(@\u001e0zQ\u000e#\u001d|Nk\u0010xA\r\u0005Ir5\u00185ad'¦\nOiY\u0002;\u0018Y\u0002g\u000e\n7@@\u0010WV\t\"(\u0015!E~\u0003\u0005\u001d\u001f\u000e6=pO\u001epN\u0010H$q\\\u0015LkBÜ\bo\u001bUd\nG\u0012\tɜ#\u00013\u0010Bи!\u0005\u0003=d\u000e\u001e\bLp#l\u000e\u0013/W\u0015\u000fAZ\fBXHb\u0010c\u0003H\u0004\u001e>3\t$B\rMÅԡ2YgHQ\u0012\u000be\u0016\t\u0016\u000fNK\u0002\u0016K\u001b+\"\u000f\u0019,\nr6H;j\"sO0\u001b\u001cT\u0005h\u0013JVBJ\"':ߤȅ -F\u000ffx\u0018!S:\u000333\u000f\u001c\u0006`P#ֹ\u0006fԣGQPFJ6Ͼ;:\u001e-J!@E:\\\u001ew^\u00149\u000b\u0015\u0016$H%\u0011\u000b\u0003uJ&IRG\u0014\tb\bQ\f\u0000†c\u0016/^)5c\u0019#u~*\u0004XO*\u000b#<.)O\flHg-)J\"{uJjB}\u001cD1y(\u001cg{\u001ac{\r`$\u0003q\nw\t7\u000b#J0X\\T\u0005&\u000f\"\u0006:-1lssŁeL\u0001\u0004\u000bt,&\b{ߝDj_,+J@Ɔ\n輁}޴]৹P:!d~:\r'\u0001i(\f)\u000bwI\"UL(6(8\n\\\u000fU\u00102\u0017q\u0011\n7RGoj\u0013p\u001c{ptq\u000e`aJ4[\u0010ȓ:&_4&\r)pdld)$Y\u0019\u0003lrU\u0010S\n\u001b^k\u00142h/Ch>:A!N$\u001b!9\u00161*>\u000f\"Cs\u000by4Ij`N\u0015;.eR)X:u \u001ase\u0006 5\bͪ\u0014\u0002Ԫ\u0010l,Jk\u0011ס{Ww\u001c<\u0017\by^N\u001f%|V[\u0013cT\u001ezK$v=I&On_[\u0003\u0013S3ɡKuDKI-,юpd-\u000b\u0012\u0019bbVĶ`{XlW\t)\u001aec݀.v{Z;gY;מ\u0005R>Cݭ\u0005J%W\u0007׀-MFj1Qۅ\u0000uOT{ݎ\u0010Ԏq\u0018\u0010jqP;Pt\"i=K\u000f&\u001dPi\u001ejQ\u0010D%!ҥ\u0012e\u0017E,e\u0003\u0004 U%7\u001ercgG\u001dED*C=\u0013 ѾHh_\u0001ٽrv\u0001H]\u001c|04\u00003!{u\u0018\u0007\u001eS\"q\u001bg TU9\u001d@\u0019);C\u0013*;M\u001d\u000fڼ쁄7#}҉f\u001fS-4;`{B${\u0004c3ݗ.|\u0006\u0000-z\b\u0005\u0002\u0012*\u001e\u00180F쌮i>\u0006'u1\t1\u000fl:\u0018Sc/tYFv\b<]\u0010\u0005Q3\r(%;\u001cݽa\"LX${\u000eZƎk@c\rOL\u001b\u0010 \u0000\tXH\b\u0003\u000b\u000eMsp'\b\u0006,\rZuX@\u001c΃ri\u0015b\u0015;Ů\nb?ehӐE-v0[Ď*b\f\u001c>.\u0016&mg6K\u0016{m!Plb?y\u0014v7\t;\u001c[B&\u0007˄CBb\u000e)L|\nb`\u0019\n{a\u000f3\fbmrIg!\u0011\u0004!(\u000eaAQA;/87\u0006\u000e{3)\u0006v\u0002\u001e\u0003y^b\r@\u001c\u0005$tKh\u000eJj\u001c`%\u00078\t\u00053\u000e^E\u0003{`\u0011=I\u000e(5\u0004;\bw-}-A\u0010\u000b`/Vo\u0018+)\nJ\u0000vD\u0004 }p\u001f\f\u0000\u0001B\u0017\u0016΢\u001d\u0013(\u001d\u001aC)#EY\u0006V\fZǶ\u0019\u0004L^JN\u0013z_+~\t_m{\b7*/׽\u0003/\u0007K\u0002\u0007`:\u0007`9\u0001\r\u0004gg4F\u0003|u\u0007ޘjQm)\tctk}mʲ\u0001\u0007EWjL4Vts!\u001c\u0015ArB!0\u001f]\u0018\u0004`\u0001TMq\u001a\u000eYK\u0000\u001b\u0001ړcd\u0003\u001a&\u000e|R\u0015*f7\u0010\u0000w5!^\u0004פ\u00007<.ꖈdV\rHV/&;uu\u0000n@~pc\u000f\u0013\u0019قU$X1\u001aԂn\u0001\u0007\u0012\u0019s@V\u001f+\u0000H3[\u0002\u0005\u0005\u0006:\u00158y\u001f-\u0003\u001f\\\u001c\b[\u0011\"GL\u000eUq\u001fܧP1q\u00184vW\u001a ŨCX@'[\f o@q\u0019>A$\u0001Վ,Tτ8\u0011[Q\u0016#\u0002\\Ng\u0015\u0006=bgr1[`\r\td+uB%Rtr\u000fdK[j\u0005S\bkWE\u0017:^\u000eN\u0012\u001e+x}\u001dM]\u001cރ>\u0014\n\u0005\u0001N4\u0001a\u0001/˻Z\tF\u0017\u0012&A,(\"j`\nVV-BJ4\u00124XEw>;\u001dSxC\u000bOر0\tQ!ǰ\u0007\u000b\u0000t\u0001WN\u00040\u0019=D\tFp\bKA?hV\\XH0\u0004\u001dI8\u001d:e\u000e4Y;Iy'A\t)Bb\u0005Gd%'t3_E\u001bȑZxA^C\"H x\u0006|H<\u001e\u00191\u0005(_ u\u0001\t\u0016\u000e}­<ڊ\u001dj\u0014y\u001e\u0001\u001a3e\\\u000f9\u0012,\u0013Q\u0015<4߅\u001a2WG9ۏk\u0016ܢ\"b\u0010u^MK\rF!Lld0ٰ$\u0010@\u0010\u00007bJEf@k̀'K\u0012\u0003T\u001f#\u000f%h\u0018H\u001d׻\\9ɀz&!)(CvG*q\u0010>a”\u0002d\u0004$\u0002u΂Aُ N\u000faQ\u000b%@x6:^R \t\u0019&E\u001a\u0013,1!.&\u0005PXfX\"\u0011-2fE\u0015Q𦈱ɪ!$2R(I\"Ttc4,Ш\u001a„\u0016\n_Y\u0005;\u0006d\"9l\u0007l\u0001rĤs)rUT@IW\u0015<\u0017M\"m:ݫiXX\u0004\u0012&T\u0018>x)\u0016y\u001c\u000e\u001cd\u001e)]7R 12I0(+uT*\u0018\tuwM#-<\nh\n\u0001\u0003T|\u000fRQx\bKoU%x\u001a^\u0005\u0007i%\u0011#ZP5\u0016mB\u0011\u000e)\u000fxHcʥT9\bt2\u0000\u0010\u001c,\rN\u0004\u000f4?H%*5lE%h1O\u001a;1s6Rl\u0001\u0019\u0014\r \u0015=%Ua (\u001bJY\u0002\u0001H\u0004>Ӝ(tx3j}(%K\u0012+(\u001dH\bI7A1\u0005`8\u0018\f쏙\u00106$tM\u0007$`\nB%W2\u0002gYCsrؕs\f\u0016%\u0001t3\bh=LKZVSVYKC eD\nt\u0005zuiM\u0006;ڐH,\u0011\t\u0012\u0015湍\tA`d`)L2x\u0018\u001a\u001e\u0002'l|\f'\n@)9P̻,4HOn\u0014T\u0002dȝ~0K)!\u0010\u0002Ll\b/(VRi\u0017rf\u0004\u0019 \u0017Nи\u0010\n\u0007E-F\\6+\u0001rӂ\u0005KG׊d!cΉB'\u0000(\u000b&\u00157\u000feVje\u0010e\u0016\u0015E̵w\f\u00027'vxpXqOp\u001b\u0018M\u001a6\u001bVgC+QIȉ\u0006\u000e\u0002WE9\u001c<\rKd;:(_#ƈ(\u000br]\u0010\u0007\u001cZij܀L!񍄃\u0004\u0015:s\\\u000fFV\u001bQ\u0004\u0004n ؉{\u0010S\u0015u|4=Ưp_!x-B\f!\u001aɳ9bd\u000e';z&\u0000Dg\u0014xK\u0012$VcRΰ}[I\u0012L\t&&)\u0019L2!kh6_'X\u0002F;\u0002٣\u001bgY謸3\u0007 \u000eAl\u0017U>9CDhK_LZ+\u0011kS*!֫_\u0000o\u0010t2)'{4\rs2\u001a֡IsL\u0007TPP`\u0017\u0006\u000b\u0001 In'U-,.\u001dZ\u0004\\\u0002A{\b͛Ilu\u0018t\u000eeo%T\u001aL>a\u0002\nS\u0002bQ\b\u000bGMŊ$\u001e2*ߓ_U(OBV'!V@>\u001dZHv\n\tro.2 P8o\u001fwXfUIU\u0017\u0005!\u0016*\u0014Z4uIvUhZ{E\u0010^h\u0013Oss|\u0004#\u0001y\u000bsg\u0016uxk2\u001da>Ʒ;lv$\u0019\\, ыb\u0003V\tB_\u0011V7xa8j.Gx:\u0018ok{\u000epm7\u001f9Q\u000f}\u0003lG\rd,\u0013]\u0012\u001eZFcc$cղ‰\u001d]gINB\u000b\u001c\u0007l].\"X,\u001e\u001a|.{\u0013t\tN*^joaJjl%Ch[ު}pԮ'}\u0018/\u0003>\u0002\\\u0000kp\\엍/py\u0001FV\u0019\t\u0002w\"D\u0011\bFG\r\\W^\u0001X\u000eRfv\u000bA;=Ѡ\u001d\u0016h?-\"C9vΞol\u0012B7\u0013`V\u001a͋9b%)=<\r\u0010\"BG'6{\tx\u0004l1G\u00142{$\r`gh\u00181Iϩ_$hjU-ڔ;yZ\u001ai^99˃E\b[b\u001a&\u001el]!\u0006Y@fGB1N\bVd\u0017\u000b* )_R(/O6t\"H8\u001dꐝ%>/7\"\u0016HGvE\\k35v\u0007؍:\u0004hx\u0013q *v2D\u000e9k\u0014UL5 \u001a\u00150׉p\u0003T\u00049ԈÃ%v\u0004\u00050v\u0001ѱ_\b}FXc0I)y\u0013R\u001el\u0017ƞ~s\u00170vJ\u001dg\u0012\u001djc!\u0017\u0013 \u0014\u0002@\u0004B`1xo\"\\\foqg멌\u00144AΜ$~L\u0017n\u0003b\u0014Őa\u0012\u0013\u00157]\u000b>Ѵޚ\u0000b\u0007l?'\u001e\u00073pT\u0000F\u0014\u0000s\fV5Rl\u0001W5cΫ\u0001PГq\u0010gE\u0002z\u0011?\u0000X\u0001\u0001\u0017\u0003h2E\u0003]>Q#\u0004\u001by$(Ms\u0014Pg-tRs:q\u001dYvˣQ&=\u0012\u000b[\u0018ͅm\u0006g\u0015\u0011\\5.$\u001dS\u0012s\fTLb5Y=ehjM\u0000]B\\4\u0015\u0011\u0001D{†|r!M6_\u0003{6\u000110'2\u0007m[Xn`CBlQ\n\u0013\u001b\u0017#m\u000e\u001f\u0006x>\u0012b\"oɊz5„>EWQ8kD\bGI\u000btO'#\u0015\\\u0016\b\bA1\"ArV\u0010B\u00195\u001d\u0011\u0013H\tO\f}@@F]Ȇ\u00190%Px>c\u0012\u0007Q<8o\f'\u0010 \u001c%]\u001cń߫•&S%vn:^2JZ\u0003k|\b\\\u0010\u0012!\u001c%b~LEwhĻ:y2\u001c:yM,y\"S`DHԀ\u001cd\f%\u001ap\b\u0005pD\u000f1Ճ%\u0010.؃dz\u0017Y\u0001ǜ\f脅\"g,3\u0019Pl5Lߔt\u000f\b:M(2f2≉f~̆=&Cc5\t6H+xQ^4\u001b \\8lG6C^\u0010\u0006Bb2 \u001e\u0012Hӊdax00\\BxN\u0000K\u0014Arh1)B!d@H9ʑK%\u0017ӈ&M\u0016\u0005\u0015\tq~sfBC)\u0015\f\u0012\ti$*!zHV\u0006'GU}VA\u0014tZt\u0015\u0012JPTcIH񡑌*\f-\u0018\u00195H2\u0019%\u0002^>3\u0006eyI\\\u001aclE\u0000c\u0016\u0003~H NP84p3(82tI\t)wDsu\u0011*Z\u0002uUkBeC.8\u00025Nr\u0003\u001c1ҚAp\u0018ҹw9\u0019\u001a\u001ae9:qrJHB3%pLHCD9\u0011)LFaXj\u0015%̤>\u0018XcЫ:E=\n+H\u0014AfPW\u0002K.\u001e4u, H7\u00180Okm\u0011P4c\u0012h\u0013/\u001bs1}'zNPγB\u0005\t{gK[\u000eg\r]5$2\u0011O-JT\bR cQ1RM\n\"\blDu\u0010:\u0006JZ\u0007\u001c&b\n0ZIR<\u0001\n0Ń\fzŠ0=Ty\u0007@R\u00060.\tfUu7\u001b\u0014-\u00186(Z0lPeޠAPO\u0000cR>̫E|U@\u001dXIW#k:И\b\u001c,\u0007;Mls\u0018ۖƏZb\u0005Oaq1&R<\u00003`>\u000b\u000f3t'-X1\\/#|MR$1>|LƔ\u0006d**:TT\u0014B*\n]\u0014Z\u0019}*@^ho&\u000e5!=&\u0018\u000e\u0016\u001dpE^5\u001dl2>_A\u0003\u0003ΫB\u0001X!5Ʊ\u0007\u0005!\u0015C*`s/W%9P\n\u0012~%\u0018t$\u0010O\u0005_!\u00168*zk\u0015tgiɄ0B֋I@\u0003dIo1-%/\u0014\u0019<񹒚t;s,i\u0000V]\f&3<\u0000,Zժm|\u0012A[\t!\n(\"\u0010)G\\\u001c\\!hy\u0013c?\u0006H)&&С\u0010TN' V-/\u001b-C\u0006b\\\u0003HD\u001b^/JQ`qHA\u0006U\u0018t0\u0018\u0011\u0015\u0015󓨄{*†2\u0005\u00182\u0015X!h/9Wg\"|dX\u00184~.E\u00035\u0018\u001cbC}\u0006%D\nOJTDߧ\u000fw4fa\u0019p,ց\u0012(p')B\\V\n3\u0003Ra$\u0006}v(h\u000e3l31MR\u0000b0DgWEfM\u0014R\u0014\u001cL&B\u001c,\u0006l\u000fd\"ᩔ\u0014\u0014r\u0004gD\u0012J.Ehfຸ\u0010\u0006\fD)-\u0003 }J\u0007\u0019 \u000b@3~`844\u0001K\b/\b|DĦ\"\t\u0014NR\"\u001d\u000e1D3\u001058B\u0001\u001a$:ǩ\u000b6\u000f\u0006\u0011(0z]$頼`cr\u0015o~#\u001cVy\u0014yF\r\u001b•@8V41a\"\u0006L\u0014FH漛t\u0004*\u0001e(\u0012er\u0019qVI\fDm0P&L(\u0014\f\u0012(}v鲷XWbu\tRvRv]t.e'oFٽ@.{Z˞Dzh_\u000f\"npȎ)aO#߄~e*T\u0017\u001a\u0010`Q\u0015X߂\u001cROV m9ԅp8Lp\n\u000e4v\u0007\u001a{@Dc-D\fDk\u0001FĈc2\u0015&\u000eA٠2\u0002SN\n\u001cy\r@\u0018\",\u001aETA,8\"(\u0017\"A\u0006,y#25\u0004l\u0006y0~L'\"͆\u0014\u0019\u0017¯\\Ӂ\u0015\u0011|\u0011\u0019\u001dTd,\u0017\u00191ZH3bKE6:\u0015\u00041!Y/\u0015w\f3\u000f\u0007Ē\u0011\u0011IZ)\t\u0016¯u9>\u001c&N[%<\t\u0006X\bPYDÎ.\"MkTA[\u00141\tD'\u0007\u0018\u001eR.WrZit\u001fﳺr\u001a\no*[\u000e\t\u0013/\u0007?_4=q\"a|&\u0012\u0019\u0011RG08K\u0017(Uh4I|64\\RF)\u001c!`,-Q\u0019Im$Sdҧ P\u0011I\t\u0013:\u0017\u000bV*W\u0007t4\u000fU7\\tg\u001cO;\u0003\u0014\u0001~;\u001f\u001aßu\u0012zRh\u0001\u001d:,,\n-Q@\u001bt\u0017W\u00182AaE\u00141v\u0018\u0001h\n\u0004g3(MށpHҀDTx\u0005\u0013L\u0018[tc8uȼ\u0013{㔇aTդtہ9\b[nqCQş\u0004UA*|J o޴p[(U1x\u0011:\u00024&>KlLl\f\u0013\u000f僡\u0006\u000e6=h\u001aۗV\u0012G**٣:\t\fMD@TRdA8H\u000eml\u0006\u0003\u0010\u000e\u001c&`\u001dWkKrL .a\u001e\u000b8,C@\fbYK\u0003*Oŧ\u0012 Dډ\u0010r\u0018\u00057I\u0005R\u001bƛ1g3P$\u001b\u0000Q7\u0011?T\n\u001bOXG\u0017wц$LH`^'y۠3~VB\u0014oj_\u0019\u0016V%\u0005~ZqQAeP$\u0013řG\u0010\u0019'R\u0012Asֆ׸I\u0001|N\t}C\u0014B!TD04q46\u0001)3ċ\u0013U\r3~Nƙ\u0018\u00189\t\u000b|{˲f\u0016(>kAA\u0015`I\u0012LSk.\u000e\u0003\u0015&\t\b&+\u000f<\u001aU5.Il,+:]DE'DG_}\u0006z\u0014s] \u0004\u0006DC$\u0006{, Ɛ3Z!\u0007xj⥁I:a\u0007F\f\u001f\u001d<\u0012T2#\u0018\u0012Ul&di\u001fFȥJ'Jf4kghg$[b%ivH\u0011\u0005\r3r2s7]\u0004\u0001]BS>\u000bNC8qF\ndp(\u0001gQ\u0004š4Bo\u001aǥq\u0010U.\u0012k}i\u0002`}&[\f/c_S\u0010N\u0003D\u0000INa\u001cxجJ8B%D\nVA::=\t\u000bwػM\u000b.\u000fl\u0000B\u000f(.ͥ\u0010\nE\u0010Z+qp&ߔ\u001c%~)b˯\u001a\n&\u0015C\u001b\u001e̞jS1t#ExPb`c\u000fX\u0003(!\u0000.!l02\u0012㴇\u0011)o2¦\u000f\u0002Yƾ^K+\u0011?\u001fwp\\\u0006Տğ\u001a\\\u000f\u0017\u001c\u0004\u0007\u0003\n΅Bpp\u0016q\u001d0\fdvS\n,\u0018i+)V\"V\u001a\u0014Q6SyNo\u000fˆ}6.Ǹ\tYN\bKǸcЊa(B\u001d\u0006J\u00101)WC}\u0012<@8Y@QB'S1T\u0013\ngա}E~{\u001f\u0014>/Hq1_\u001dɣ$};aMH@\u0012Lbpf\u00148R\b$\u001bSA*qC~\n0~X/z ⧤caqgR>`P*#\u0011\u0015;~gO\u0002\u0019hb\bݭ,\u0013 ©8.ai٦E/\u0017*\u00136\u0010Z7ľ$)* $el2>⢟1x(\u0015D.>\u001c7ROf\u0014HuZ|\u0006buήR\u001c<2~Q7}F\u0012GeJ\u001c:=,}d.\u001c߰ҧCx`HCϒY'BZ\u0014~EBMTZ~Ti$d\u0012\u001f)\u0001Yۗ\u0001Y\\I\u0001Y3ΒLL0m+\n`\u0004.0X\r珒N'bB h5i\u0006PEPk3My7\b,\u000fK\u0005j \u001bwBc,8 ?>\u0003Vh} 'aխ\u0014]iP?$\u0017\u0016O\bF\n\u0019\u0005%xɍf\n1\u0006\u0019HGd\nP\bdFS:e\f_g\u0017e\"T܁gdD4\u0007#\"\u0003;XhӟlڬBat,u9u\u0018\u0007dJxݘ,\u0017\t'4\u001c\u000f=w-$\u0007Q,*JteҧQg~\u001c)?\tِ4錿V(|f9\u00046F\u0005M.\u0016V`^0iT+N:uXx\u001c\u001d|\u000fNۜ\u0006y|\r݉\b,\u0004XV\u0010\u0017\r\f\u0012?X\t \f\u0013ϥ%ÒH\u000eD\\\\kP\u0001}\u0004d^(EMu\u0000iP#¼NF\bKa!R%O/,8ﳒ0GJRg:)8\u001b\u0006\u0004±L\n5HpQ+@9>H\u001eeg3RA\u001fe\".x\u001eU`,d#PE!XR[\u001f*,H-)IzqjwC,ᅞ|*dYe\u0004'\u000e\t\u001a\u001dPˋ\u001e:>\u001a\f΁0\u0010\u0004>0Q%7H\u00148I\u001aA\u0005\u0006\u0017s\u001a\u0012A0Ն\u001e4\u0010\u0018\u0013#G\u000fkP>\u0003\bnʈd\u0007\u0015GH=\u001f\u000fA\u001b\u0016\baC\u0017\u001c\u0017skB)4A\u0003A|\u0005j%l\u001f߱,\u000f\u0001B\u0019#F\u0001i3g>|6\"ѣ+\u0005n \u0013o@ VC\u000bq:B&YOXt,ڑ,'I&*A\u000e\u001fT\u001bRԂpʬ\u0003aZ\u0007\u0003?~qzI~\u0003d#?\u0007:f6fVW!L@9d^4҉eð\u0018)0\u001803`%):\t\u001fG(`4 oQ8sOD0uDG\u001b]\u0007\u001b|]\n;ݦyT&=$\u0006jXXU!:\trB\t\u0003CD\u00190\u001b\u0005u\"29x此\u000e/\u0011Xӣ\u0000\u0011F\u001bT<\u001bS\u0017&ظ\\*\u001agY\u0015\\I\bš!FaSB\"l\"o\u0010T\n\u0001e\u0019\"\u001dKF|\u0016U<}\u0005&\u0013O\u0019\u0004H\u0007Ω\b\b>K\u0015EPrbQeC?\r\u001f\u00038t\u001a,؁\u0013)\tKAC4\"\u0001\u000fČcξx7aD)\u001a@!Z-.B7!\u000e\u0000ctE=e\u0002p\n\u0000gV1\u001c\u0019r\u0015\u0004g'\u001c\u0017(@iR\u0014\u0004DS2q\u0019ZCf`\u000b#lF\"\"xV\u0013RI$\u0000\u0006\u0003X D!Q\u0019m_06\"{p0\u0014+1\u0012o&V\u001b\u0004uNI/\u0018K\u000b0M=J@x#+RDTD13)\u0010D\u00010gg/c\u001bb\\)\u0014D&\u000bZ\u001d&ޖG\bP\u0010\"THpu'sH o4\u0000L&Ah-ҍ*co\u001f\fT\u0015\u000e\u0005\u00146fMf\u0015\u000fV!K<+\n\u001c2&SP\nR~2[uh\n\t&ۃa>;ke^\u0014t̞\f\u001c\":_\u0012\u0003P'n\u001d-ې\u0014>F*f֫\u000f[\bͤ\u0017MSJ\rZ.'0\u000f#+0\u001d.ٕh@gAH/\u000fҦ.0j}\u0006O+f7\u0010ߘ\u0018o\u0007D3N>R\u001b2d[AymS~ϧ@\u0004\u001bʚYhH\u000e\t\u000e\t\u000elsBV\b:\u0000gr\u0011\u0003b\u0010yM\u000b\f7QH\u00033f\u0015\u0013*jL%TУ؁F qXCqBQ5ÛI$cxUn!t^1#7h#*ʀPG\rQ\":2x\f\u000f\\KpvLV~\u0001 \u0005o\u0016\u0017mT\b!᳊7h@*/dV[lH\u0005D\u001aNrN\u001fɾ:skJ4lfm\b\u0001갏H.ם5\u0007x3~\"%~5g\u001b}at*\u000bԂ^\r\u001c\u0013\u0006])./\u000e!T\u0011|io5\u0006BG~0\u000b#o\\\u000f4\u0015_6\u0002\u0007\u000e\u001e\u001d!\u001d\u000fIB И\u0003a:H\u001d1\u0003..?ɏu4\u00010D_Tto|&:|\u0004X'\u0004(ڒ\u0012Y\u0015\u0000Ӛ=o*\u0010\u0007oNᮖ\u0017\u0016L\u0018#~Kg[ڡ\u0018\u0005UPδ:\b1.&d[X*.>\u001eME\u001dMUph(y@{_IE\u0001])o-3g\u0011]XMהD\u0016l.\u000f^H3Q&\u001c\u001a\u0018*?S\u001fccXQ \rlD\u0006\u0012<\u0016:\u001cE\u0005ai\rs\t\u0002\u001bhLqԹ&|\\F\u0017H$e\u0010r$\u0005Z_\u001a\r_-S\ng2դ\u0004\u000e\t.\t(s[\u000eg\u0003\u001ec\u0006?\u0019=.\u001c*\u0016\"\u000bDmHI\u0006\u001e>aW\bc\u0016B\u0007U3g>|3>,FE0p9q@l#3>\u00008Mn\u001bf\u0017\u0004\u0002\u0013Q\u0016@^%L\u0012HZ+hk%\u000br\u0018Po cE>;\u0003{`H/\u0001j<0[I욶*^IHȉ`\u000eF\u0001\u001cB/<3\u000e&@\u0010,Z܁S\u0001kh\u0012g\n\t!6.&dPjM])`FAr\nu\u001fiY!\"<\u000e\b5P)F3\u0002\u0015?b\u0002WX̙q\bP\u0019x\u0017x<-Ee\u0014FȨ *\n9Խ7\t#~\u0001Y\fb\u0007\f)ډJgq\u001fni\u0018J]\r\b0(^Ą6Hh'
k\u0018\u0002Տ2S\u0004\n\u0006\u0014'\u000fr(\tX.\u0004\to\nX\u0006\b!<,g\u001bELAxfa\u0005\u0015/\u0005jA\u0012X2]J\u0014DY?fȳj\u0016\u0019X\u001d\u001fX\u000b`Z#\u0015\u0003\u000eW\u0004R^Iv3*pC\u0006 `\\2+i/\\_$p\u0018⠙a!7\u000e0\"M\f_\u000eEr\u0002\u0017}a\u001b=bΔ\tk.\u0016+ap.\u000e\nz-AT4Pߥ\u0015\r~%ϴCC\u0001Hlo\u000fQK\u0010\u0017@F\u0014c\u0013h|P1jQrV\u001aZ\u0005a{\\\u00021\u0003\u0002!4B\u0010?q˥\u0013+W>r\u00123sj1lD\u0017\u0005IT2Cd@n\u0007ZZQ\u0010Vp(yU/\u0007\u0007\u0013 \u0014\n\u00071\u0004j'BAR\u001az$OLk>+Ir j!|\bD跑B䔝y`\r\u001bR~?7_pP#9-DN&fjHL+\rOKQi>[C\u001b!}j\u0004oR\u0007\u0015f2\"\u0007\t&\u001d\u0010b\u0004\u0000\u000e&\u001a!Jg\u001c5 '\u0005B'nCg\u0004\u0015X#^l$ȋ^\u0010\u000ea1L\u001cZ*b42\u0000NZ%\u001dhR\u0003%\u000e@?\u0005!0\u0016$l8B\u0006B^y@OfD>cE>PDž\u0013\u0002\u0010\u0011Z)T\u0001=U쐡ZmNzx+u_HK\u0015S\u0019,L1`t\"\bN,xj2vV\u000e7Jq\bʶ1\u0016e騹 -KWX\nKgEjiܨ8d0rG:|0ǃK\u0005,\u000b\\B\u0005\u0006\u001b\u0002-\u0013]ΨkkQ䏼\f>K\u001cȃu\u001cuI\u001b\"\u001bSJ\"U9\u00048\u001aW&v|\u0006@\u0014!W|K\u0010U\u0014\u0014kCŒ=E\u000eX~D83SK\u0010@,k`\".\u000f\u0007V\u0010\u0014Ry\u0003DB!\u0015#.WTy2ÆgbE3~H55:\u0015^2\u0013ik^\u00110ިV\u001a'\u0005\u0006IQLI\u000f&\u001e\u0002js~֡cF=\"(aY`&\u0013\u001bh\u0013/0\u0011f:1yˆ\u0004,\u000ea|J\u0015.ȞLLĪ[I2\u0004k%̯b\u001foР\rCG\u001c1g\u0018˲Y\nr\u000es\\\fi\u000e4#\u0012PC\u0004\t\u0011>\b\nD\bdГf,t\u0011a\u0014A\u001f4P3{\u0018=2M2d\u0015n\u0003&\u0018\u00152>#\u001a\u0018\r曏p|30ʨkH5\u001ft<\u000f[CBXHvq:YX\"gE$_:3KYsN7\u0001\u001d \u001a&84\u0013!2\u001b\u0005Z \u0015\u000eR((:$\u001d]t\u001d̹\u0011\u001cP)bF3\\Y֘>ִ\u000ffPZ_l@\u0010ʝI!oą7k`3g\u001alv/\"rJZ\tED.\u00119ygFkL\u0017#f鸛ɐKgp2\u001cF|fJt\\8H$)\u0018F=8P\u0019v\bePk\u0011\"h5Zt.)ف\b̄\u0014\u0005Xf,\\\u001ay\u00190$hT>k>a\u0005pd\f*Wr\u001fTP\u0005UBհKZE>\n(8Th͂:\u0007\u0016UHoR\u001cNwЈ\u0004 \">\u001e\u0000c\u000fS\u0018\u0016\"OM\u0002\u0015\u001e\u00034:k\u0010@\u0002Q85%iFҠ\u0000\u0015P8\\ӷQ\u0015j|,FXr\t\nT\u0002\u0012,\u0018~5\u0000\u001c@ $IL\u0003\u000eBC\"X\u000752P\u0004\u0013ԒV̗\u0011#@DF%g>\u0013U$\u0004;2\rѥ]\u000f*EV\u0013_\rubd\u0004wV\u0011j\fN=z\u001f4?G4!0!(\b\u0003O\\@tXZ|\u0013#]tN\u0014(b}\u0018\u0019C9 kJ1\u000f:Y$*K[}ʿ\u0014\u0018,3Ap$FI\u0019r\u001d*\u0011_J!O+Xp`$\u0010\u000fS\u0019oth/I\u0013[*\t-H\u0000N>TV/\u0002\u0019!Zvy3Kqi\u001e10\u0016e\u0002s,`D\u0010˃W3nhU8\u001fk@F/̕>{1\u0016\u000f\f\u0003^\u000ea\\I\u0015\u0019!1s@*\u0011*JqGF*/Cдpl4?\"\u00062<*hyb\u001d\tTӑ\u0014B⨜=I\u001b\u0011x\u001a\u0010\u0000!0\u0010O\u001aeG*\u001b\f,/\u0013]+\u000ffXaEüX\u001a\fzZ#\u0014/\bM\t,\u001b\u000be\u0001\u0011\u0018Oq \rkTL!\tiJxJ\u0017:دN2?܂Kb\u001c3{BJ\u001f\u0016\u0017FGO4\u0017ٮtNEV8ftr\u0010Ҙ!\u0010+)H\u0004\u0005$&(𙠳|NMV\u0010\u001cڤf;\u001f\u001eON{(C\b9Bb_`^8&\u0014w\u0019kt\"„MJ`l\u001a\\\u0011[HiQ\u000e\u000b\u0010\u000b\r\u0001H&SDm\u0004*Rh{mZ;O~g>|3g>\u0002WCe|R)\u000b/T\u001dT@&b@\"u\u0014\u000f\u0014\u000bb;\u000e?rߺJi\nk>|3g>|3g>|3\f\u000f.s۵wN\u0004upY30Z\u000e\u0015Zm\u0000y_#Ψ=lAj\u000f\u0010E=2]\u0003Zپ8\u0019.R^\\fD lnQLg\u0005Ta]h\u001ev\u000e\rHêY_V.\n#,`=}+\u0011X\tX\u0013'\u000280d\u0007,\u001f\u0004_ٷE쏔fvUP\u00051{/fGH9W U\t|\u0004ib}_kE\u001404Ů\u0011\tb_a\u0017`'SBr0a\u001d'3c\u00175!>YP\u0007䄩\fJzk\u0016ϋe\f$F*};R\u0003E-\u000e\u0015\u0005žOҰD+\u0016!v d+\u001d0s\u0010\u0003O\u0006BiH\u0017-TZ.$Gܼ,^В9\u0002\b~ᯣ6c}T^9__;s˯V*{i.\u001a'\u0006h\u0014/\u001b`ֈHx/4\u0019M,y\u0005].c\u001cw_F.u\u001dju]BмnX^_\u0017G3:B\u001eJ']7\b]Y\b\u0013\u0015oHNl]2[3\u0006P2CSBS1В,\u0011Ѡ\u0018u\nϴz\u0005Fs]Њpa\u0013>\\wN\\\u001f'&\u0013׹Nj\u0016Sur\u001d\u000f;_TW2\u0011\u0018\u001c(M\u0019.aH&\\\u0003܄xJjl7\u0005u\u001bPx\bj$SW\nҭ\u0003F%\f:lRl]vB[\u0019Ȇ[,\u000eN9yb\rn}B`^\u001b\u0019g}Zu@\u0003hh@\u0001\u001eBrmB.hBx:M\u0017\u0006ϥ\u0002>3\u0011nY9\u000bo%-$!wSBOW\u0012&\u000f)jh~\"[Z,9!z;\u0005}YG\u0019W+.\u0013\u001f\u0011\f\u0003([[$ w0r{x\u001cMB\u00129m^ƫ\t|%B\u0018%;\u0017,Np;\u000e3K3\u0015裨~ZyO:<8~i7/\u000ft\b\u0013#+\u0015\u001c\r]\\+\t%\f\u0004|MV*m2\"}D\u001di|1$\u001es|V=]h\u001d\u0000@oYfRm+h9E!I\u0013:##E\u0013H\u0019\u0010@ψ@]@\u000eX2}䀅ni#\u0001k~j'@`\u0018[qCA\n̘z\u000fJ'`\u0006:\u001frC믇udh\u000b=btcRς\u001a\u0016:\u0012X\fn~xG[\u0003\u0019\u001b\u0003\u0001\u0003Eà|8ч\u000eB\"d\u0002\u0002c_PBзFTn\u001fXRo<0X\rs\u0007\u0002N\u0002\u000ei\u0005K\f\u0003 \u0018^\u001b$޴\u001e\u001bLz2\u0005\u0010\"\u00016-Y\u0011KkTs3z4nVel\f82\u0016\bS-lW9Z*E\u001cUL\u0010\u000bI\bTHO\u0018>\u0003\u0013\u000bP˪\u0002l@l\nc\u001a\u0013@w\u0013\u0019@0 @2\u000eq>\u0000\u0002h\u0018<4@R\f\u0002\n؂\u0018\u001f>nRclV1\u0018N\b\u0003cxN\u0010\u001b/\"˘\u0002PȤD\u00053\u0004@cn\u0019\u0011\u0015Zһ\r\r{\r-\u0000\\\u000b0\u0001&̺,M[w\u0000썘>\u001c>DL~sfA6!\u000b\u0007\u0000\u0006\u0001\u001a\t\u0016\u00161HWĒZ@Qә+\u0005\u0002\"c\u0015E\u000fy@\u001c4%4\u0000R[h\u0010\u0000\u0001\u0004L\u000e*PF\u001f\"\u000bPnb\fbS\u001c3Q6\u000eI\u00039\f\u001e'ʍp\u0013\u001bu\u0010k\u001e\r=\u0012s.N\tcb\u001aϱy\u0006\u001fD޸ e'%Dk\u001dLß,Kj\u001dЂ-\u0010\u0006,\u0000FRT$ڤH~\u0016Hsf\u0014ĭ2`D<|\u001c*!~\u001fuγyn\u00133\u0004C&Y\u0005!`j\u000f\nB4L\u0005a~%adR\u0011ˆE\u0013:+Gpph\u0018E\t4+O\u0017QP\u0016O\tX<Sfe\u001b<\u0010\u0012Sޜ\u0004\u000b(WｐVM\u001b4T,1yAs3N#b\u001d;JY\u0014$BBTJu%\u001e*C-xݜD\u0013\u001ak\u0007͐VX\\^\u0010\t\u0010-B\\sn1io{\u0019\t@#>+\r\u001bˍOOZV\u0000_{\u0003D},Vrm.$\u0015̮M\u0004wM$ȼW\b+I\u0014P\u000e(\u0007A\u0012W\u000e\u0019U+1À\u0012r\u001868a:HQ&2\u0012*&\u0002\u0018Y\u0003\u0015RA\u0015ByDBw1\u0011>⼢=Dwb\u0011]\u0011\u001f\tU\u0005J\u0014\u0001VPI\"YDZ\u000ePaޡ\u0004\u0014'\u0010\u0017C\t`D2\b$&0L+!1_ѽN\u001a''\u0000@\u001b\u000b\u0018p\n\u0019g\u0018\u0007\u0011lq7ƙǖ\u0002fZ,iD!\u001e)r\u0000N7\u00161\u000bXFh#!Fs\u001a\u0010p9b\f\u0002wd7Cib\u000f\u0017+aN\u0007h:e-;$rb\u0014I\u0004єG*\u0019\u001e+\u0012\u001c\u0016}Ҿ\u0013{1_#\u0015m@\tg`>\u0015\u0006^I\u0010\u0003$\u0000 MrO(\u001fcSd\u0002^7*b\u001e\u001a%\u0018O%:3>b10\u000em^IAL\u0012\fcՅ\u0014Y.\u0017Rd\u0011U\u0007R)Q,H+5N\u0019)c \u0013$\rCN_6Jnŝ\u0010z=\u001b~,$H΃\nTSqI\"Fu 1:fZ\u0018\u0014Z\u0003*\n\\$d\fnEO+\u0015C+tu+ƕ!\\O% \u0000\u001ao\u0003iӁhAzO>3\u001c:\u001b\u001e\b\u0014\u001a'Ⱦ\u0018])XZ1^Hv\f2̱\u00174׉_\u0001bs\u0002Cg&\u001avGenٴ\u0004nNRq;Kq;¹\u001d_!C\"QP\u0006\u001a\u000b\u001cօ-\u0002@1e Bܑ%\u0001\u0006vG]L\u0013b Ɗ\u0016C\u0004J\u000em\r>{\u0013j@{ \u0014\u0002F\u0007iG|괿:&րA\u001aꆞ\u000e\u0016rWJ#P\u0018@-({}*^E\u001f6\na\u0010nv\\Y`m\u0015byo\u001e-:\fP/()\u000b\n\u001cJP)boBbO\\sr\rc\\]\u0015h?\b\u001eA$\u0001\u001a\u00036 lJ.\u001aطE\u001e\u0002o9\u0013/p\u0011`\u0010cL\u000eO\u0019n\ta\u001f\u0014aLL4\u000e!>kk/\u001c]\nRuTqT/Xr\u001ae\tW\u0000GO\u0013R\u0015R|\u001dR|]}yG-\u0007;#\u0014\u0000{\u0016r\u001f_b:s_V\u0005(\t0Q\u000b{IJcl\u0002(9\u0004{\u0017\toDn#Í\u001e;\u0013,\u0007=?ྣBj;fn\u0016s\u0001PFE\"@\u0004$w$\\E@2g\u0001\u0012u+U\u001a\u0005N\tK\u000f\u000eS,vM\u0015@x\b=\u0006s\u001cT;v'\u00008KN#\u000ftL\u0007\r34B\u000f.\u0000\u000bpi6)^\u0005&$P#$|\u0006QqH$<\u0017W\u000e\u0004DNL;@le$\u001f\u00107Y\u001b0o\btH\u0011*j\u0011蟛\u0004f\u0004:\u0012\tt^$E\u001b\u0012\u0000\u0014\u0012S\u001d̉=\u0012\u00036\u0012\u0005pi\f>Kf\ti\u0000%\u0014}\u0003#A\"y&jGhLPh6$\u001b:,2i\u0007\u0004\u0002\u0015\u0007M~FRZw\u001btu\u0003%\n\u0004\u0013\u0003}\b\u0003m>ڗL\u000f-\fx\r@mjZ\u0010[8Ag\u0019,\t8\nTBq%8\"!W[x]<\u001d!qNO7HZ!ifUL˯Ğк*\u0002uEYk\u001c\u0010wZ\u0010]\u001drN\u0007PY|\fFvALgT\u0001-\u0018V\u0005t\u0006/6g\u0016`$%⟇i\f\u0011REy\u0014,i`>Qt={\u0001ueцh\u0007\u0005\u00069C\u001ff\u000b\u001a\u001f\u0004\"J\rb\nx\u0003,x>K_}\u0016\u0014˗߂%@Y\u0001A,\u000bI pa1\u001d\u0010\u00113r +A@bc$;\u0001\nXo0Qjn0w\u0001\u001cSQ~\b(+\t\u0002\u001e\u0004)\u00107D xۗxqoqGH`lP\u001da-P|0iH B!DœE:>\u0003f9rFGcS\u0017i\u000bHn\u001618\u0005D$$\u000f|1\n@UW%\rsB\u0016R\u001cɔ\u0010pZ\\[lPYlPımg\t\f\u0006|\u0002_/*\b;$ FTT|Z\u001cB'1x(\u001a\u000e[;\u00110z&D\u000e#ʒ)C\"^DN\u0015P&\u001c&QIY 4\u0015|[!\u00020.AGhFh\f,DŽZ#'X8)\u001a\u0017HcÉ$4)7!R\u0001|\b\u0000QLT(ڸ\u0005ZJ8\n9Q\u0014޸QݸQQMQ\u000f\u001dNRQ#QOU-`\u0002\u001b`%73\u0004J؉lR\u00063'iS2SN\u001bO\b\u00008SPgS\u0003Yp侴'\u0006b#r(B~(A5.T\u0010Z}\u0002u\u001d$@mC\u0005[P\u000bP\u000brJ\u0016\u0018\\M:,ͮhII{\u0003\u001d,ڦ\u0011\u0014+G\u0003*G}6M\u000e;E\u0003V\u001a\u0002UU*$jw@#k]Oz+c!\u0002,deץYج6\u0015 Zuxҫ6\u0017L63aم]J3h\u00164\n\"\u001bHW\u0018X\u000bܡq\"\u0014\u0003U;vka2ӦBLi7C\"\to\u0005gd^=u&qÌ\f\u000e\u00148\u001a̶&Y\u0013+:\u000608,+'\u0002ِ\nh͢oqepg.R\tod^aȸD\u0003\u0017a\u000fNX5L\u0005Ia4Wr'\u00026\n\u0004T\b-RZ\u0014 !gB-\u0005fl`\u0000ِx%pÜh\u0007x4g\u000e\u00043#ɨ54 \u0003e\u00184\n>31y(\u0000&Qļh6\u001cZ\u0006.iO\u0010\u001d\u0007v#I()rڔBFu\u0016AZ`RȠ\u0010g\u0016K'<:\n\bVEƁu\u001c8vm\u0001\u0002EWU\nrIKTȰf,\u001ay\r+i.nv\u001cP3(4c\u001en\u00056\fHȑį\u0016'\t,8IZ\u0012\u00119Ae6\u0012c{\u0010\u000bo }ϐN+qPѸE]c\u000faLԈDT?1k\t\u000bR\"''\u0007M\u001c\u001eM\u0001A:́\u0014}B\u000bUs\u0003UJA!!\u0013]\u0003ϼT[_įnPl\u0015\\\u001d,\u001ay\u0018\\\u001ei\\\u0002~X\u0002QS\u0005LD-5R\u0010ˋ\u000e-\u001fal.\u0000&\u0005U\t\u0015$\u001dD\u0017b/\u0010{\u0000bf-n{\u000bނ^\t\u0007uK`p4\u0011\tAE\u000b{al펬J\b\u0013t\u000e6\b:ڂnX\u0004]\u001ck_u9',\u001e\u0017\u000fX\u001b7\u0010\u000b8\u0013{RcbS\u0019<\u000eyÞd5Ax=w\u0000\u001a5\u0002Z\u0002\u0002\u001cCyV\u0006,#\u0013B00\u001f_\u0019׷F\u001d\tå\u0005b2A\u0005+\u0002>[h6\r\u0016\u0015\u000b͝U\u0010@c>@s[^?\u000bXd5N\u0013RLk\u000bjQ{}ZW1cݹz\u0012fyn@+{\u001dL/^`\bw\u0010iF,U\u0000PJɋMe%)l_p;9\"\u0018\u0019:\u001cθ_u\bؑЈ:t=/]%麫t=NJ]\u001b3V\u000bz\b`uo4]%\u0016]`\"(R:upQe\u0000 )D&K#\u0003i8\u0014\u001e< L\r)?\u0001r33\n\u0015\u001eSS\\\u0007IP\\\u0004P\\G@N\\w\u0013}VL\\\u0018&RS\n:r\u001d\u0014\\\u0015s\"Wt:lc*\u0003&\u001e\u001b-\u0019H\u0013鼓7\u001f\u000b?U,1@r9‚Lu\"b\u0006lR-)ik돇kiFz~\u0002p#\u0000\u001e|\\͏Nl\u001czm5m\u001dHm\u0014\u000e\"1[\u000e\r೎Bj8B\tBsXct\u0005)>TN.*œ1\"eaqNU\u0013\u000f\u0017\u0007\u0011\u0002u\u0007\nn]@\u001e\u0019upuD:*l1(l\"l=U\u0010y6Y\nuS:(\u0006n=\u001ab\u0000H!xN\u00046\u0014\u001fȱmR}<\u0006\u0005\u00138\u001dIPuo \u0018>34A4`Y\td5D\u0010\u0018O|0'N\u0017I;t|o\bޑp}\u0016hr_ꦛ\u00000\u001d0\u0000H\u0016-\u0011\u00048\u000ec\u0014]\"+ӰD8:'Z\u0017~yl(\".=\u0004`A>S\u00011y\u0005z!}\u00077\u00017w\u0004],\u0002;(t\u0002F\u0004\u0000Ҙ\u001e\u0000Ӄ\u0001\u0002&K[u\u0004kDL\u0002j\u0015P\u001e\u0010ag\u0017Ţ]0eX2mF5u\u0016f\u0007C(\u0007Km-\u0010U!V=\u0012]z\"յ\u0004K|}\u0010pG\u0011蝢\u0012\u000et\tt\u000bge\u0000 U\u001dڥ `Z\u0016w\u0010\u001e~\u0010bjJYM\u001b6\u0010E܍9y\f@\u000b|\u0014:\r\\\u0019;,\u0011rU~i9C>\u001eeP$\b\u0004k\tƒru0\u0010\rp\u0002\f\u001eb\u0007`԰\u0003\f\u0006_վ\rO !\b؜m\u0015\u000b2aؤ\t-7R76\u0005\u000e'ҖȩLs&ąR9lABg\u0001?7gU\u0012b\"V\u0017\u0001c\u0005;Â!f\u0014\u0012GP>=E8=m_~1j\u0012i\"\u0003\u0005~\n\u001d\u001bn\u0006\u001cVY\bT\u0011d\"gu8GQ I\u0013QS>\fʁpU@^\u0016a\u00180\u0015\fْUa\"m\u000eDFYH\u0019\u001b)E\u0019C~$*8 \u000efx\u000f\u00116\u001eb\u0005\u001b||*cA`\u0001}ƥ5\u0004\u001e%\u0015DT4\u0004)q$#H\u0014s\u001c\u00189%i|2\u001c5\u0012j\u001cLP\u0018`dIT|e\tW{\u0006\u0001/j B#\u0010N糹-\u0019\u001b\u0011\u0004j\u0013{)x\u001d^\u0000|*c>ₓU\u0001vh\u0012C*\u000eD\u0004+>%j1x\u0018_0:\u0012 Q\r,K\u0002F\b$OJ!ĥ3I1Q\u001e9[\u0014\u0013\f\u001f\u0016R\u0002#L\u001d\u0019\nR\b?4Z[-R..P`'8\u001e\u000b\u0015)!\u0014\"2S9\u00161\\\u001a\u0000`A.XDv+\tQYLU\u0003䘨\u001a\u00128O7W8I\\8G4i\u0001:t(*A2W}\u0002Ea\u0015\u0003\u0013,N\u0017\u0004\u0003:\u0007MBjZlՏZLJ'q\n{\u0015\u0005FaI{Cd\u0004JC)L\u0001\u0012qgN.\u0012\u0000Qq*\u0012)GS*MQNOŕqUYR:k\u000bS\u000b#\u0012DYؽ\u0007D\u0019\u0001x_3ƨJ}eǖ\u0011b93yg\u0013Zp\u0003X\tg#ɜ*v&\u0013F\u000bF_ϔST\u0013ұ\tT0TԞ[\ng.$XYƚ5h6V\u0012-\u0002/`G` h\u000eM\"2Dݤd\u0016F1?N\u0015;--\u0015F6r%\u0007BN}V\u00025STJC\u0005\u000fw\u0005\u0004N+\u0002!/\u0000\u0016뫥aTDY\"V6C\u001c5\"\u0005t(\f{\u001fk`J\beg#\f\nD\u0010Z\u0010FTPET !* Z0xNB̗k(4V/\"_5y,!\u0016Y\u0011x\u001b\tήj\f\u0001Ix\u0013%#%\b\u0003.q+\nqèȓgk\u0007 g\u001ax*^cp6ȆNL\u0019cd!\u0015LKhfг\" ̮!\u0019:V\u00037\f$\u0014%\u0006\u0011\nKl'd\u0006\u00180\\+*z\u0010Դ̃\\\u0007i\u0001F\u0016!\u0006\u0017\u0010\rͲ\u000e`\u001dQ\u001dn=> t]{4$\"Xh&E\u001db\u0011\u0017(|ֱb'}TN!\u00144\u0016'\u00152\u0011bH\u00110@\u00032)@x\\N>w\u001d\tY\u0011ZmȂR#\bR*I2\u0013IqK+crFG\u0014}T\u0010\u0011N!^\u001dH \u000bzOyO\rwT0\"**\u001a\u001dZƧTQED\u0018'\u0017&Asn\u001e,Z\u001fX\u0002\u0002\f)dr\\H:B+\u0013/y1q>m\br\u000b\u0007EҞT\u0013<\u0012SZh\be6o7\u0007~D>NbuB\u0007'\u000e\u0018%B̘N\u0015:?eC\u000b\u0015I5\u001eor\u0002%\\@\u001ab/\u0005_\u001c{uO(Nꈐm;h&oQڞcm'Es0\n>['Kltv\u001d7\"\t\n:%u\u0010\u0010\u0014IЁ\u0003tΫ5\u0000\u0000\u0005ܤƀa{\u0001AtX\u00113\u000bڹ\tx§\u0010㴓T-$\bѝvӀJH\u0000A3\u0005\u000e݁).'9Hy\u0001/L3ONsD\u001fT\u0001Bva!\u000fun\"Xqd!CF\f%`\u000fKD'E\u000f!V\u00052\u0018C8ʨ\u0014S\u0001]KA4Y])\n{\f}U@\u0010!\u0003 \u0010; ݤ)b\u0018bwDH#S}\u0016,ag!\u0000\u001d\u0006>\u0014n M1qe\u0018|*huE\u0012:JrКm!,`h\u0012`\u00177Yl\u0007\u0014B\t0\u0004\u0002;k\u0002Ǵ\u0002{\b{g<\u0002(\ru.\fpX\u0002\u0001Q(| /q\u0004}]”@\u000fvMH\u001d-'ھI&;zI|]B|=_iS{\u001c_GЕß\u0005\u0007S\u0012k\n2\u0012}v\u0006Y5H+\n#\u0002\u00155\\М\r\u001d\u001a؂\u001f\u0019bHF\u000f\u000bQA\u00024\u0001x3jarũU#÷+-\u0016V-am\fXu+@\t\u0004/\u0016\u0015U@\u0005\u00149u_\u001cOMޟ\u0004Lޟ5%\\9ޏqf\u0000c\u0015#xi\\\fD!5&F* \u0003p&\u0014oC\t\ry\t\u001b.uT\u0011\\K\u0017\t rN}r}F\u0001J~\u000fC\u0007}#\"}\u0012`z'P\u0017_\u0005a\nر}̓\u0013G\u001d\u0012\u000f-,b\u000frDPY<\u001e'IB\u001e^ړ\u0002aSCul\u0019;X\u0019R~pq?G\u0005\u0014,0\u001fK_\"̊mm_\u001a?D\u0016\u0001EɵV>{ Z)\u00037IW\u001d@/ǁݾo]*z[}\u000e\"[\u0010#ھq_0ߥ\u0006>}>\f>kV\u0007)\u001em\u0004n_\u0016Ke\u00104\",E#~\u001a$r\u001aضx\u0013n_Clu\u0012l_d\u0013SDzUd\u0005\u000eh!\r츯\u0012$\u001aW(g1#wфwt\u0018\bњ눩\b\u0019F.\u0006\u0000\u001a\f\t|w2~(R`\u001fK+n?\t@\u001fT\u00147}\u0016\u0000_R\u0011}B>\u00172¬W2V/%*\u000b\u0011NV,q\u0001;wX\u0014*ϡKWPѶ:퓦}\u0000+\u0002\u001bl`9m\u001f=ھ:\u0018?!v\u001f!l@A(y$$Bơ9ch\u0018\u000f\u0018\u000e(Qf\"\u000e\u0004QDx0\u00196\u0001\u0003J1\u0000RH\u001a&\u001e\u001a\u001f\u0005]cR\u0015\u001fiz\u0011Ԟ'u& ܠ&J@E\u0000(CFfPb%\tga\u001cN'n\u0004pm\u001a60*\u0015ZEAce\u0010{j6W3os&8\u00110 -\u001f׋kUX\u0018_I3qz&#cYL\u0013M\u0019, ,?<.Zq@ˏ\u0011{\u000b!`}\b (JbL/4\u0015\u0000\u0017N\u0004-$\u0011L\u00164mlߚ%܅O\u000eh*6\u0000\u0000\u0003]\\ĩ(3}\u001a| 踓K-\u0002yVf\u0014\u0015aԱ@8\u0012dgaIbK8a6\u0004\u0005HܞxY|AU^YE\u0015\u0006\u0015@T׭\u0011\u0012T0G曺5(SHXHHem\u0019Sf[Y\u0019?\u0004Yௌd̃\u001b\u0014\f\u0016Y;-\u0017٣:.2$sӭ\u0006DC\u000e+Ɏ\u0014 ,\n\b\u0010`GWsEg\u001f\u0015\u0010(,\"\f\u0005c\u001b\u0000=<\b\u0011\rpzr\u0011j-%j\\\u0013ژO\"|ƙu\u0010#K$\u0006v\u0007Z%vӉ\u001dp4Q5\u000br-T\u001a_\u0002yt`\u0004T3_\nt>Y#\\\u000bZ\u001c\u0016d8e\u001c(gM\u0001򇧏]B;\u0013)\u000fO=D\u0014A\u000b%HF'H\u001aEz\u000e\n\f\u0006\u0016;\u0010?nS(\u001a\u0010HyqtzP\u000f8;$\u0004h\r\u0016\fn\r:xB-ۇ?9V2lhO`űł+өiM\u001d\u0001\u000b\u001a4\u0014\u0002I3-V\u001a\u0000rT\u000f\u0016\u0003B-4UA\u001e,ɭ\u0014\u001f\u001a\u001cߟȈsexܪYc\u0015(U\u0018J\b[pLPAI1z)G!\u0015z(l|01\u001bmJuZ \u0017*.i(X1ka¤^>{e?\u0015~\u0015\u0000$y-u|-u\fq\fq\u0011\bi V|r.⳹Li$\u001dr)9b\u0002Sx\u0015\u0019\u001b\u0018\u0006+Bw\u0001\\jT&'TGm9\u0000)wO\u0012~x_ޗp}\u0003@z̠ڴKQKy6\f\u0004då\\µ\u0001\u0003\u0006DP\u001aV\u0006dq\u0007\"p\f-N\u0006<.Bb\u0018\u0012\tmeHwXdž\u001f\u0015}_\u0003/aj\u0003!U\u001ea,\rc;\u0015c\u0012\u0010\u0013`S$$Zb;\rUQP>}\u001b:\u0015!h&\nFp*ι:HhD\u001cGL/A\u00124җ\u0012?\u0002g\\rahy3z''e'\u0002Z\u0001'O\u000fͣax\u0018\u0016' \u000eqYƴ⢁5\u0012wm\n*1ŁArN<\u0012A\t\u001c\u0011\u0015\u0016~Ub*+v\fB+\t/u_(\u0019ݏ_}fiYq\r*i\u0019\u0014`\rv\u001a;_(:\u00171\u0004!d4&Fu{\u00135h\u0005J\u001dŃL|S\b\r%q\u0019\b?)\rXHbژ\u0014_H\u0007.\u0007&3\u001dO%d~\u0019\u0016*\u0005wnB)\f2kgU4\u001b^7emNA\n\u0007I\u001a&\u000eՅ\u000bY>\u0014\u001e\u0001\u00161Dʊt$\t~Շ1dV~&]-զ,sM\u0015~f_s\u0003\u0016\u001e}6J \u001fVg%\u0013qo!XXfV+\u0010<Ď\u0019r}|<|T\u0006Dbm@+%h$\u0011M\u00004L\u0012M\u0018U@UX@\u0014QZ\u0004PV\u001d;\u0018v\u000e³\u001fj5}>v_\u001238^B\u0004 FY\u0000EnO1Pa\u0005\"s\u0004\u000f\u0010BI8:J/\u0002baJݛĉ\u0014::(\u000fTK\u0014S=\nv2J:玗ϼ\u0007Ic'\u001f\u001a'\u0003x&aNq<\u000fp\u001ȩK䳌W&\u0016A\b!{F\"\u0002qW\n\u0004\u0003jwJ\u0019\bb6\"UՒ\u0004,'WbFy{\u0003\u0004+8\f\u0019?B$}H\u0007<}fOæ\u0006h\u0004.sD6;(K\u0002q\u0007L0U…\bX/MXgGB[\u001e 5]>su\"x\u0017\u0007ܾ\u0011G4NW\t\u0003\u0012\u0004@~\u000b2{?dBtVCr\t}`e4\\\u001a%\u000b@N\u0005Ge\u001cX\n[MNG \b~\t5r_\"\u0002'HwpM%u\f?Ec'}}\u001akn\u0012>+o\u0015~Ak~$ NvQ\u0015',\u001cVYĖʪH8(\u0003)\u000b$\u001a}ps? z_:Hruz\u000fw`\u001f(݂ݨ>+t\u0013\u0011qr*mg+NMDX\u001fvE)qE\u0018NI/K\u0013\t)\bǼ)>\u000byLܿԾ\ft>\u0017\u0017?hwbbz5Ms\u0018TW\u001dy}D }&姬&V%S+Ғ/ș\u001frǻ>dm=uE`N\u0007w\u0007+\u000e\u0015m)oB~t?Jugt\"\u0015Ht_#+$hg\u0015\u0005]UUCސ\u0019Wm/ \u001f֫\u0003\u0004<>nܗ\u0007W\u000e}'>Tt_\u0005\r_)\u001d}Z=[u&ej-U?\u0014\u0017}`l_=i\u000f֢HS-Cxl}E\u0004'\u000f}p?\u0003ݷ8\u001f:)\u0006~dq\u001fYpu\u001e\u001e>c\u0005K\u0006\u0013yQ1E*b1DIcFJL\u000e񔕼͉'\u0012H|Q`N~\n\u0012\biW\u0011\u0012>\u001b-5B\u0019\u00016-)\u0018l\u001a \u000b.#\u0003?\fiXH,&i+\t\u0016\u0001l#<\u0019\u000f\u0018\tg\u0010NMbkSbJUJ5i JlG\\xZ\rb#\u0017Uk\u000fq\"P\u0000g$9p9eTbD)P$gi\u0012nȜ\f)v\u0010FC0(G3_צ\u0000:~,Q\u0011\"J%|Z~\\䚖T![L^}̋\u001c5\u001dR\u001a|ZaC)sR\u0015Cfp:ѺGDF,ǥ\u001f063,KTۨTQ\u0001yu\u001eSHkMi6ABf+\u0011m%6Z\u0003ibނa7^%!\u001b4xfz\u0011]\u001dִaO#jj5'%\u0004\u000f\u0018q\u0019<\u000eA A\"F!FXAc/f\u001dH5:1\u0006\u001fj\u0002\u0011\"ixAG'\u0017\u0012*Va\u001cL\u0002\rlr;#\n|,s'\u001a\t@\u001fuﳉ\u000e-|\n}E^b)\u001f\u001b\u0011\u001d\u001cFF<\u0000_AuI\\~J\u0001$+D\u0017\u0006\u0016\u0006\n\u001fL\u0000`*H灩\u0007g\u0013\u000eygK\tԪx\u001eѧ5\u0013\u0015\u00016P\u001d\u000eh\nAk)x\u0005\u0011g9@!\n\u001cX^4pQ|P\fx\u0001,\u0018P*(AHAktz\u0004ZT|\b+*\u0012|p\u001f\u0006#d\"J2prǯ>v+|\u0011~\u0010d\u000e\u0004\u0001\bIEF!!\u0016\u0016-1\u001bAxx15L.\u000b:P\b%\u000f((0ʃf}\t\u0018nֆ\u0012H;?OCJ`>\"I\"1%bf﹮D _ߤ-l|\u00184\u0000jx[̭ RK\u0002\u000badf[\u0019t!\u0013\u001b\u000f\b\u0015O\u000e\u00159 `'R:D}*\tFsͣ\t\u001aoX%\u0006~b-oM\u0003\u001a\u0010\bH'\u0006\u0001\u000b~1\u0010>#ʜ\t;\u0013DR\u0006cH$^xG\t\u0013\u00113뀵©fS)B,}\u0004-&\u001af#/NC@.]X$b@Dg\u0015\u00158Ŵ@~.\u0011jvSdD\u001dp+!l\u0014%Ο\r\u0018\u000f:dBĬ}FPkP\u0004\u001e\u001d1EYEИS긷i\u0011OfuDD=បPQ\u0006ֵ\u0018\u0014ȿ\u0012~*\f}\tAQ\u0016`\u0007EC\u0018\u0003\u0004GEr\u001dwKYO\fOOc\t\"H$P SB9\u0004ej>x\u0004Rq9\nyq\u0018\u001c0H\u000fHRYK\u001eL@^Wl\u001ea\u0012\u000bC1,[jf\u0016ի\u0004 $@>Tj\u0013٩\u000e5\u0012'%\u0002*\u0015\u001e\u0013ת=9I8^|\fc#\"fB)T3\u0014$\u0013ye\n'M?}\u0000@Dzgd\b6\u0015\u001eq\u0007A\u0002\u0002}bJ$D\u0013\u0014\u0002ڤ%\u000b\u0007t}\u0017X\u0016c\u000bYČ\u001bB\u000b\"]@ֽ\nTgwX!~\u0013\bN8A\u0013}\u0011\u0014M>#M)`H\u001e\u0000u.kxx<Ȼ\f\u0019#2\u0019Oͦ\u001c4z\t\u0000\u0012\u0001nP\u0005mYܡr&J *U\u000f15\nIa5ې\bu.?Ș\u000fF\u0019\u0001\u0000q\u001bvj\u0012e'\u0014E \u0001eJ\u000fLt\u001f2)DDPXfiy@\u001aF\u001f\u0013]\\\u001fy>s/\u0011(\u0018cPr\\\u0012\u0006d\u0006䥉\u0006k\u0006\")\u0013(CN\u001e@\u001e\u0016@(\u0017\t82\n\u001cg88\u0002*]h\u001c,WŬ\\E%~\u0014(\u0011\u0011_&1\u001f\u001eo^_:y\u0007c|6ӧA&\u0001X4\f\u0012Ls4\u0018h՜IM\u0001$A{\u0016rF1|*bWt!؀Ս\u0018s֢J\\Ȼ H\u0013\u0019A\u001foRw/S\u000bQEP\u0014g(h\u0007\u0007\u0002z};\u0004ІQz!$ç(E\u000bSZ\u0012'ҮtP]S\u0000\u0006+j\u001a%jߵu\t!R\u0006\u001bW¿m(v'[\u001bx߃l\u0016O}0\u000e\u000e;}HbT>$8iը\u0004p(\u000b#\u0014H5\u000e\u0016M@Y]TT\u0012a\u001f\nksEI+-Dꎗ2^c3\bW\r\u0006~-Ԇ?rᏄ|uϕe!\u001dW$B\r}\u001f\u000bBrÚ}mt_Ei}ޏ\b\u0013\u0010\u001e֩\fa~\u0014~rY8y_9hbە[\u0010KX\u0016\tԲOx3\u0001\u000fsguk݇Ō7V\u0015\"UHRYY($f\t$1}Ŗr#\u000fn\u000bB\u001ev}غlKLh\u0006->~JS\r\u0006&~!7m4Fp\"?\u001c(qctC\fiTC&K\u0012\"V+=IESj3s9QI;S&:s`T\u0007ixOA&6֊\u0013Σ\u00038\u0011\u001efN;A!#MqNB\u0004-\u0011\u0014Tb:ΦguN\f$\t#s:\u001c \"\n\u001b\u000b\\lU\u0013Qւ h~q,\u001e\u0011\u0016߰)\"Q>\u001b -D\u0012hz\u001aP?ZN%\r\u000fki5'\u0003\u000ev\u0007;%\u0011V\u0005\u001a\u000b5*gcI\u0002{\u0002\\]Aɟ&j-\u001c\nBep|-h|1_^u--B\u0019<^\u001a#`I \nFa\u001d\r\n\u001c,0\u0007Xa%R\u0000\u0018,:\u0016\tI\u0012\u0002X\u0006uAblG\u0013#&\u0015\u0010\\E>\f\u0001}G!H\u0015\u0014\u0001xqE*\t\b($6Lxi\u0005C[.gg(>\"ZX\u000b%\u0002 &|\u0003)Nb\u0014>\nS\u0004:F&\u001e\u0013l\u000eC&ǢRSI}h.\u00061.33n1\u0017D\u0001\u0010\u00166!\u001a3+np\u0018\u0004\bzB\u0003!\u0012\u0018Ԝ3\b-P\u0013s\u0010hw$m\u001a\u0019K9rp\u0015\b\u0013X=[\u0012T/\u0003~Fˆb+n\u001b\u0000f\u0019\u0015,rQg,\u0014\u0007\nQp\"9N\u000f xかW\u00188X\u0015\"\u00059\u0012\u0015\u001e\tRf\u0018\t|V\u0006\u001f\u000e\u0017\u0018\u0016M?ru`\\\u00063\r\u00141@-9жc\u001a\u0005\u00184z\u0015\u0004K)P9\u001f.7,L$Tm6\u0016F\u0001\u0005S>\u001bx-Ą5l\u0016\u0019op9>\u001e\rzL^L+1AˏƎbJ/Vx\b\u0012S=b\u0014H\u0010R\u000f\tW\u00001,\u0001YӁ/\r\u0003!HIt\u00004\u00140\u000fq\bD݌=\\ꋀ\u001cp6\u0006ey׽Q(r6aJ`z!\t\r&\u0017>?\u0001}\u001f\u0000319~}\u0019\u0019=Wݴ&\u0018\u001c:\u0014y!%\u0007ݠHP4\u0007\u0004\rQ\u00194\t\u001e4\u001c#\u000b@I`B,\u00132\u00039'G\u0012C\u001d\bV\nq=nb\u0006'y!\u000e>S}\u001eVߦ\u0007\u00180\f\u0002~\u001b\u001aZ\u00020&J\u0012Upo\bð0\u0006$\u0002̓G&T\u0018/oL1?6\u0019fPy؆ˍ\u0014:V#.ߐ̤o\u0011\u000e\u0007]\"/ \t^QB\u0018V6ЁG\u001e1b\tE\bphΤsad?q';RRբw&>\u0019FFr\u0010\u0001\u001aboLd*\u00160\u0015XV^,\t}6o\f\u0017\u001bJ\u000fꂳ뢴o!\u0003@(ă\nt\t\fЪO\u001c>H\"\u0017\t1\u0012G5.\u0010O'Ye2G-PA+\u0000\nd%э?7_q*\tD^l~⭼\u0005`fqY\u0018/HKTJ\u001c㳇\u000b\u0019!\u0018\u0013nUB\u0015^/\u001cRJ9\u0007\u0012XJ-7\u0006Ұ\u001a>9 hf\u0002JAlyQ\u0016<3'0T7\u0015X(\u0017JI)5\n\u0015!x>\n3V\u001cYB|\u0011åA\bpǻ,jzXD&t\"\u0001,_8\u000fE\"&L4\u0003U[QN0\u0017[W }yZ\u001fĽ[\u001f$#\u001fH\u0006q\u0011\u0019}\u0018B!,p\u0011}?MKwNnR\u0007Ղtc\u0005\u001c\b\u0011Ŀ\u0012\u0007\f\u0012Ac\u0010\u001fbY\u0014X&bsM\u0005rp;^M\u0002H`T\u0011p~W\u0005e!D\u0005s5B\rʵ՜\u001a/,𫇀\u0015~SU(H011\u000f\u0010\u0013\u0019~3tisW7OM\u0012}Zz3٤!\u0010\u00061F\u001f\u0012M\"E+K# -옮\u001a֘\\\nDx\u0019B,E>Q?[\u0003\u001e%F8\u0006\u0004̹\u0018\u0003~\u0004\u0001\u0006頿\u000f79`̸\u001aa\u000fE(\u0004\nA^T\u001a\u0017.\u001f\rir\u0017\u0004GG/\u0007\u0001sj\u0003\t\u0002\u0012#{?fi?:ߧ˱\u0001G\u0005\u0003\u001boV'\u000b~i}e,wG ω2)B~u\u0011n\u0001jQhKeP0s\u0017}5{\u0002x\f\r\u0010@y\u001fĖߏ\u0018ߏ=\r\u0010p\u0000Jc\u0002>\u001a|O|3m@\u000bוT\u001fd}D3>\u000f\u0003}9!9A\u000e\u001e}w۳\u0005wxB_\u0002Q\u0001%\u0003t6}XkT'=I8c\"s,QTM\u001f čM?l\b P\u0001J\u0016\u0002\u0012Ҋ\u001e!@n4+QśG\u001b9pp}\u0006dǀ\u0010r(m\bﳂ?\u0001^f\u0005{7Jmc\u0015\u001d8\u00035F}8UƔq?gZM'8\u0011jR?\u0016C\u001fW\u0010+Ɩ\u0005os24\u0019\u0012`AHEaT\u0000}d\u0011c\u001c$eX\u0011\u0007-o_pS[)\u0001k\"n5T\u000bm{z%'w\u0000\u0002F>#]I-\u001e})-\bU{\u0002\u0001Wd}G\u0005cВ\u0011\u0002g\u0010\u000b\u0019|\u0019tZ('i\u001d\u001a\f\u0019\u001f\u0007C!ygE\u001eN\b4/\u001dt@[Di\u0015^0ϲ:`82uG\u0018\f\u0019\u0004Fy\u0019JPZ5>\u0005\u0010z\u0016fSW\u000e\u0018\u0019JX\r\u001020B2E\u001c|c'HTrY@ݝ\u0017q\u0002/\u0011$Ip仠% W\u000fĿj(\u00191c@!#b>\u0003N\u0001j\u000e\"\u0006M>U\f>pjNhX\f\u0012_5\u0006\n\u0005M:\u0001i\u000eAY\t\u0014P6$GQ6\rkI\\paKe\u001eU\u001dϞ\u0017\u00125\u0017CX\u0015@\u00144[ɀ\u001cD#S\u0010a\u001c0\r\t;RۛdU^%\u0012Fb\u0003\u000ex`oH\u001aHQ,xD7\u0004C&\u001a9@ß-\u0019\u0001-3:dV0Vg\u0005ۆU\u0007DJzG$\u0012\u0000Y4G\u0003\u0013E<1@lw\fyɜL\u0007\u0016\\)MN>\u001b!\nvKT__\u0017V!H\u001aʇ?>O0\u0015&B\u0006\u0003\"\u0005P\u000fa\u0019\u0018\u001a9,\u000f\u0004,\n$ԡSAaS\u0004#\u0001ʈuWK\u000133\u0015\u0001K)\t5Rhai+\u0000%?\u0005yB\u001a\u0003~\u0014z\u0000\bʧ(\u0006QbN}11pc|qQS1\u001f\u0016\u000b|\u0018-\t)}\u0002\u00032mb\u0012xrgzoD\u0014頶'XpRT+|CpTRG،!\u001d,'Ok\r\u0014[NAP58A\u001b4<\u0017O\u0005\u0006\u0016kUG}'}V\u0005X#8ҢNFZ&\bN$0 07\u00000I\u0001.\nLZ1d\u0007c\u0018V\u000f\u000f@Ba\u001a?\u0000\u0002\u001egO\u00031]\u0017IЮ!@\rVIxzën\u001bm}<\u001bEZ\u0013Z\u0016\"Ix\u0005֣p\\S&`\u0019\u0010\u0011?\f\r}\u001fy!,h$\bm'S\b,O\u001e`,dmt\u001a\u0007\u0013gFp:L(ʓx-V#ɿ1'Xán)>\u001f)\u0012\u0011\u000fʝBw\u0003@\\\u000eɌMq5Ya9\u0001\u000f\u000fT\u0004m .P^,^\u000bb|0Qo:/\u0014?ɝN=\u0004\u000bD+4r<\u0000\u0000hbo57\b!}&#<\u0014'҅`\f scDQЂC\u0002g_m}&\u000b\u0005q1/<ƿZ\u001f\u0005|J}gKq7\u0012w@\u001e2r`2t\u0002ٱU\u001e\u0003\t)g\u00116\u0010\"ʄ\u000e\u001aDetև\u0010\u001eG\u0005ڐ\u000bgy\u001a@\u001c?4\u001b3\u001c?\u0006\u0014\u0011|_\u0014\u0003K(\u001b99~^K#\u001dm\u001duPfd\u0003\u0015L\bcf,\"ꓐl;.M\u0010v\":5|ː2|\u0004ڪ%0n\u0016x\u0005A>\u0017x\fC=\u0013v\u0018k\u0012\u001a\u000foZ_7\u0006\u0016`m.k&\u0011F\u001aP\u000b>\u0010I20T*䳈PiN-\u0016&`u\u0010x^փ0sz吅9i\u001b9n&M?w\" Wt1AaS/L\u001d\u0015\t<]r\fDa\u0007\u0005 TT*\t,yfY-7\fyxxX\u0010\u0002\u0011?i\t?R_a\u0010LHr/0߷;#aq(.!$\u001e\u0014)\u0015W\u0012\u0011#d@m\u0018\u0016X&T*\u0007HzWlY@\n7hVR0=\u000b{~o\u0000\t/\u001e\b?Zx7 |g.T(bր4\u000f$\b\u0014Ĩ|Nף\nJcB`*{-\"fY\u000eb\u0013Uk&'\u0011s\u0013\fM.\u0015#r\u0014td?im?\u0014\u0018H\u001c}i_\u0011tjF\n\u000e\u0000:”b\u0016RJsR-Fy\u000e|\u001520wc\u001c>l\u0014_\u0018n\u0011~\\\u001fT\u0000\u001cJG\u0017g>hh\u001aa\tW\u0014M\u0005Zli.TK!\\4]3^\f#\u000b\u0005-|C硂?\"c\u000f0s2\u0013\u0005~\u0000|c5\u0012OGеiڴg;V@i\u0002Q%jBQ\u000f\u0014\u0010DuHHPI\"jD]c/Qi\r\\0\u0013YX]ͰvE\t\f\u0016\u0004֒\u0007|\u000f1̄}\u0012l\\6K!,\u00153Q\b\t\r嵚\u0018ho\u0011\u00158\u0018Gx\u0011Z\u0000\u0007\u0003\t\u0002X\"$X|\u0018Q٨jFi(\u0010IT\u0018^C4.yLDK\u001cV6}*h)w<\u001c2ovbz\u0018&W)l\u000fHc:\tAT8/BN`=\rJ!1+(d3\u0016\f7/2r.\u0013B}P.̋;\u001f-2M3E5,\u0010h\"\u0016R)\u0019\u001dnzge\u0014\"釪?_(\u001f \u0000D$egC\u0006`6\r\u0002\u001a\t]S\u0002\u000b?\u001e\u0002\f\u001fX*#Ģ\u0001GȬ\b \u001b1\u0015M\u0005[\u001c)\u00069['9$\u001egr]4\u001f\rw\u0015˧\u0006\n\u000eZ\u001e\u0014D\u0019{\u0011\u0014\u0007@M\u0002GY4\u0018b%>\u0006*S\"Y>\u001eI\"Lڜ02E(pyP&\u00144\u001f4V\npW\u0005$c&>@ A)\b\f\u0012\u0012\b)6DXM0Z\\5\u0000\nRڄ<\u000b\u000e\u0015ITFTEFgh.SDH`\u001b#Tlqm\u0004#^5@_\bc4$k[\u001d0˅\rK#`\u0016#39R֣\"s\u0005l5rd39zOXKg\u0004*Jފ\u0004\u0002E\u001fz.S\u001a^|f|Qm@mwp\u0019a\u0013T;Dh\u00159\\R\u0005-R)>j4@/?P#'ng\u0014~Nd\u0001~g\n\"a8\n'b㇁\f2-3+4\t\u0010ЃXL3\u0013\u000eY->[FO&T\u0000;hj|Ycȏ/\u0019w%\u000b\u0005~F+'P\fO*H`h%ƛ$.3\t\u0005\u001cʙ\u0001gn\u001b\fcPJ0&JE\u0015h.\u000b\nO%\u001b[\tg\rvP\u001e'C`K\u0014Ta\u0014R@9\u0018e5\u000fR4NiXlL< '2RLǩpb\u001dTeDa>\u0005ӜV~ x\u001f\u0012w\u0007_\u0012\u0013}@\n\u0004Õ\u0016F;ez.k:0\nCy'Z|HB(bQ(J\bfen޼\u0005\u0013\u0013\"?\u0002!@s#?PE!d\u0014{b\u000e\u0017`2\t՜N\u0007g\u0014z>2\f¤&d~ed^U\f\u00144ªr\u0016\\0r ? O'kY\u0015?\u000b4\u0007\u001a\u001dl8\"\u0012a2^\u001bNHC}J\ff-qOXt)ʈPӒ\u001aO\u0002vHnE8\u0013WyƯYm7LHwGJ5E=>\u0010K5\u0015x\f&Dt\t\u0006WY\bSҴFvFKdzX<\tTUqH~\u001d8\n13~\u0019\u0007z3\u0011 #Ɔ\rendstream\rendobj\r26 0 obj\r<>stream\r\n_./]\u0005Xlע\u0013䜏$P@\u0019>J3M8K\u0010,F\u0001\u0012W\u0003>J#\u001c5pen<\fO\u0014 ƒzȀjQ*Ta\u00112g$\\ċ\u001f嘈?\u001f3X4/BdR\u001b\u0003?\u000b>g\u001fH\u0012:h\u001aI\u0016N\u001f9f@aC\u0007UQrjA5ՃEfTA^%4.%U\u000b&\u001cU_{\u001f\u001f^\u0011@A\u0016?\u00143}\u0002yg>@Kф\b:Ԩs)\u000eTHa@\u001a\u001e*\u0002bGݫ\u0005ĵY\bWF*\u0010H1/\fa\u0019~N![@1@@\u0011D\u0006\t\u0017\u0017>\t|rr%kc!MH&\nً\u0007Y\u001bC$sZM\"Z=9^؃^\n\u000esu\u0012DP\"$7s`I{9'jXA\u0003܍\u0002mD)$Y\\0\u0014gh\rl!\u0001<›\fg+\u0016'L\u0001\u0018\u000629@Y%cl\nt\u0019\f%{#\nD\u0013`, \bUD\r\u000e\b\u0001i\u0016N6\u0016~wzb`X\u00017l69L\u0000\u0000\u000b\njz[\u0015Z\u0013.E\u0016:X\ne!f\u0011\u0013\u000e\u0018Y\u0006s -I+~Tn)tTrq$H-&Q(@;\bui\r<8V\u0017Q$إȉ\u0010YBcU\nD\u0017yy6;\u000f2Sb\u0013J\u001e!K\u001es>IN+Wp. \u0010J\u0019\u0003/\\ȇ\u001ag)D~M(b/\b$\u0015.p&H\u00133\n Q\u0017\u001enf725C;ܱFP\u0018\u000f\fy\u000e\u0016eb!'5&,C\u0019dc\u0004>ϐ\fSI2~}dI\u000ehEI#Dhr\u001a*tt\u0011\u0014\fr\u00185 k\"\u0014L:\u0004\u0018U 4XH#\f)(X|6\u0010E\f\u0007!S~_\u000fK\u001b\u0019\u001a7QG\u0012|\u0006@F\u0004ض\u0002\u0015x.LB3=*\u0016br(\u0005\tjU\f\u001eYNE@l`߀ޒob\u001eHé`[\u0013@l\u0014y>\u0019A\tB\u0006\u001eH.\u0001VBDV\u0017'X`墋?\u0015͗_\u000bY\u0017\u0019G`#A#R\u001dꋅ\u0006\u0013h8[}3`4d, 'd\u001aa\\S#\u0014(\\X\u001c h&S|>U`)K\u001fc\u000e#\u0015-\"_]J\\BkymG\u0002\rXe\n?7Y\"\u0007\u0004\u0007X\u001ch\u0002E\ru\b\u0014\t\u0011LV\t\u001b\u000b\u0015A¬,\u0007\u0002z\f\\xHUhc\u00113O?7gQ7\u0018 \u0007HH`1a!F;\nk\u000e\u0006\u0003Yc.;oE]\u0018'qQvO4u(oۼ\u001dnt\u001a\u0016)*W}|ҼP\u000b/0\u00051z\u0006\u001a\u0002q4A \u0015\u0001\u0015SbQ!\u000f\bC@\u00190g\u0004\u0000\u0004\r4\b\\B\u0017#\u0005p&`_s5\u0019\u0019OGRGM\u0015~9\n\u0005QcgT\f+\u0011\u0006=\u0019L\u001csD^5s2\u0007\u0014*v˔NN!\u0015,fZ\u001b-ɯ8`\u001c\u0013DQ\u0017P1INI\"+Thh~DNZa=+Xx]2\"U~`0?\u0011GҔ{t\u0014~=JǣP\u001e\u000f\tezL\u000e-ND \u0006pK>C\u001c\u0014eo/F;bʯ\u00156\u0014,?g\u0007\u0002!5\u0002B$\u001aT\u00029ymRQ}IY\u001b\u0002*ǂ\u0015/\u000eByD..XM\u001es\u0016L\tV@B'A\u000bkצeP*\u000fp)\u000fR\u0015`m\u0010%N\u0011\n\u0012M\\-#\t=\u0004\u0016I\u0002A\u001d\u001bIB\u0012\u0000L\f+t\u0002ZX\u0010Z~)\u001fO\u000f?x\tj['L(s|0iָ(rrҐ\u001bKh\u0004M\r\tqć.P%,'q\u000bf\u0013\u00124?\u0017:\u0000lj\u000e\u000bI\u0002>*\u0018n~\u0005r.fjYtס;S\u0003pڽAH\u001at֫R\u00070;S%o\nQR\u0002Ԏš``2$\b~LcLz\u0013g5\u0000N\u0002M\u0011S]X\u0000P\u0002\u0004=q%ʒ\u0019\u0010\u0012|H\bz3gu\u001f+I\u0002G\u0000L.{\r5]/V\n\u001aL+gm9~Ъ`|V\u0007S%P@u\u0002`\\\u0004HW\u000e\u0001Mܢ#mqWq\u0016ra_\u0004uad(7d]&\"tjV\r\u0013'U\u001f%'£J Z\u0018^ܟ=Kjz\u0000k\rV9s&fCu Y0Z_e]\u000f\bPQ\u001aˮ\u001e\u001bu\u0003V^gzqCp-\rOB:STu\u0010\u000b\u0004-\u0014ՙZ{.;)C9$tq\u001c:N6tʵ\"\u0010\"ugj,1\bLR%ĪA_\u001bdV0s2ʟ\\Q;RXm\u0004Xœ\u001eϝw6J5\u0010uB35xNBV\nUę_4H3T\t\u0011;XU.U&\r*5-\u0015_GTӄ\u0002i!\t.0!\u0012'ŵa\u0014\u000e\u0013I\u0005\reH6ʟZ@uYM\t}\u0016j\u001a\u001ec3\u0013'n\bЙYXt\u0018(_D:Sl\u000b\u0017'\u0004jՙ\u001aͶa\u001d\u0010\u0004\u0001uF3\u0016z\u0012@\u0016¥XD3\f{Y$\u001cʶ%\u0004@[+\u0016\"u\u0005n\u000f'%F/zbg*\u0000`5S\\}x\fV󇿲\u001e\u00150R/E>\u0007\u001b?S\u0015”5S=\u0007\u001b\u0003P\u0001l%lX2߫\u0006jvg۷>*L'u\u0012\u001fj5h$̅!6i`U.\u0006]E{\\ngj,78t$Wf\u0018JuF9mvŋAp)\u0013I\u0012fjUY*Um&Mgj\u0007U;BX.C\u0006MY\u001e\n$:{ \u001d\u00005P~j\u001a\u001ce2uLT\u0013R'^]}\u001c'@\u0006Y\u0012\b'o؞\bOڌq\u0018~\u0016>Ǧ\u0018WTaP\u0005Wrhj57Z‘&d]H,\u001cE8h_\u0006\fŵ^,`Y\u0002\tP4~x\u0018\u0003\u0005\r:`[\u0018'W\u000fe\u001d*7Efe6Ҽj\"\u0016B'*[Ky\u0015\u0000\u001bAgj\u00140\u001c\u0007\u0004\tm3~X\u001d?yEx\u0004|3\u0001tէ_Ur\u00024;۞z\u0013Xc\u000e\u0007\u0018ݛ&/5)\u0007YM\u0013\u0014-qoO\u0011@?~dnQNP9;zby\u001eI\"%wO\u0005&.iVOsT90Q%Ǫ=w\u0018󟪂E\\[\u0003+\u0015\u0002bf\u0013ka\u0018@\u0012ӻƑ+sfsޮ_\u0014ٽ|=t\u0015W\u0003\u0015upa1\u001fʱ\u001c(\u0007}qoF\u000e\u000344@Tp-j\u0019U\u0015\"w\u0016:Z␛\u0006;2\u0015\"f~3\b45肠\u00154XYizUAexl[|aD\u000fsVow\u0011R\u0016;iS7\u0004,?~K\u0016hj9\u001aJdU\n͠\u001erv \u0010\"\u001bm'|)Yq\bܭ{\f06)C߼\u0017J'AU;Poބ\tMM\u001d\u0004Lx(\u0017UE\t\n@\u0007߰wxJ\u0002\u0013)Z\u001b\r\u0004\bzp\b5\u0014:y?/=Q\u0010R\u0000$_\u000e_.ìk\"M\u0002\u0011\u0012ZUxQ0hAUAќҔEr\u0004[bEQ\u001c`&\u001ay-\np}2\u001ez`\rCYY+%\u0002k%/\u0017\\zCy\n\fTM\\\u0015pŲ\u0011X\u001f\u001fAٌ%psɽN\u0010HbA\u0014>\u0013ܨtW3n:\t.\u000b78\u0000\u0012\f)2{Ad%\u0018qO\u0012\u000b9*\u0000\u0001:\u0018\u0014\u000eo;6e)6hx%Sb[iW$ˤa㔌JHZ\u0005u0|W\u000f\u001eaB4@\u000f.\u0007]-\u0005D`Ҥ\u000e_T\u0007\u001fRT🋊\f\\\u0006&\u0001>\u0004\\Ty+=sW\u0012G20)]TZ&\\󵴅<+\u0007x)rQ\u0015{3+%;:.\u0000o{\u0001'\u001aMT\u0016S\nwHTI\f\\7d^,\u0000JJ\r*a\u001d*E\u0004c.N\u0016Y\tΈOY/SZdI\u0003äa\u0015\u0012jjPު)^\u0015\u0018>1TZ^u\u001fDP\nڰ;: enYlN3k\u0001I_\u0000\u0002V\u0019;A\fkh\u0005=N,mm\\\u001f\"Q]U\u0012JK*89\u0004uaO[\u0017\u001fš'8`\u0011|\u0006Ubvg=\u0003L[}n\u001c\u0004Amp)n\u0015%O&.\u0014t((\u0004-DJ\u001eA+\u0002\u001a\u000f.ssPC |ያ\u000f@%\u0011F23\u0001\u000f\u0006KU\u0014C᪸\rl/zS:5Ea/)+xj*\u0018]i0\r-yI6-EeȞZ}{q\u001aEM\\(f18\u000eM\u0010rR-\u0002\u001a\u0000l{\u00112\t\u0002?*p&b\u0017\u0000;0e\u0010嫨2\bE~\u0000/\u000b\u0011\u0007m\u000e\\5\u000e`W$Ql}Nv/\\^ZH$Qd|U5A\u001co]C\u0010\"57d5l\u0011bٖ\u0003\u0004 D&^\u0004{\u0004Q2Cl\u0002d2n-\u00130;=jh\u00041I,L\u0016ܞZYBA{;u\u001eO\f5\u0000aS\u001e\b\u000e\u001c\u0001\u0019\u0006\\$\u0019-\u001fjf:*sD[͆\u0019\u0015|eҲ}I=_+\u0019L\rƎ4JX#\u0004WmJv\u0004Wo@U%E\\5.oDְ.7\u0002\u001by2\u00113wA\u0011_\u0000.Ah5._T\u00169Emk\u0002\u0016\u0018mxB)fD/lZTq$G Ō|IAk`|1rQ՚\u000b\u000bv\\&`R5pKN4}c:v\u0002⯷-\u001eo~͑{7fG\u0006ZˑK+\f~K\u0019eWnX5tp\u0018%?kQ\u0012y miaA\u0006$\u0016\f*\u0001*bzV5TK2\u0012U5U;\"jŇU9\u0003Vjhx.o@%ZZm\"\u0011\u0001\u0007?\u000e\u0005\u0003|1\u0014f%,I\u0014оJ HX709\u0000\f:!5\u0003jE\bZEA\\1,x\u0016GW[a[N_\u0014\u000e2\u0004;P̀_U{iH\r _ϗ\u00161?8XzaR68_\rPp\nd`|E\t\u0018b\u000blɘ~ DM\u000eЇ-\u001fV\u0006\u0001n\u0013\u001a/\u0007\u001f)\u0005(X'c80e%p\u0018\u001d,HI\u0002R*fYy0\t{t\u0007\u0004rY!:eګ\u0016!\u0000\u0000+;0\n˸C\tKJ\bg\u0002]Zԡ\u0016ī|S\u0006W'2$\u0015\r\bUci4\"\u0019imi Q*дN%\u0019\u000b*LY\n\u0012O\u00194\r\b\u0001&~QDW_k¡ER\u0018x^:J%2P8f,gv̫@x뎝V\u0007u7q%RdiIjZS\\0xnY5\u000b%\u000ex\\>\u0001J;Ca\b/\u0007 ע\u000eln\u0000594\u0004\u0010|I\u0004hj%$`\u0016{=\n?\u0004\u0014XwODpSSߞH\rS̡\nS\u001d\u0014ZO\u0000\\AXƔ#H\u0011x \u001f$swrv2Mc\t$\u0013\b`\"\tHeVTh+f߲bDPɢ\u00030=\u001b,(,򪈑\u001a\u0001>R녶\r^~2L\u0010AS\\ew-N\f\u0013\u0004\"Ŝ][\\lK|C\nC[>\n\f\u0007dPȪ,\u0001NͧY̬i~p#J\u0005\u001f.r)W\n\\8JPG\u0013%r\u001c\u0013\u000bDe\nqq\u0016z\u001dJ}\u0000\u0015f\n>\u001d9vlA\u0011|\r?C\u0015Y\f\u001aЌ}\u0000;SdŠJQ\u0000#¡V5J뫅\u001a\u0000-GCo{ïZ-$+vZy\u0015l`Kw\u0004\tf?.ȿ\fRjQ\u0012Z)XuJc\u001b*ϘU\u0003p\u001aq˨!EXr\n\u0015\bL\u00144*\"\u0000\u0016\u0004o1=\u00037_\u0016\u0018CӤ8ʕ~!\u0017\niQ\u001733\u0005sS&\u000f\u0014*\u0018>51\u001f7c\u0017\u001a:n=A\u001dZ\u0003o{R+jp\n_\u0005\u000b$%hj%/*359n Ww\u000e\u001f$h\u001cd\u0007e+paY\fJȋ忙_(bW\u0003KZ\u001aҟYMR4\u0002+XQ)8&\u0015cjPi+[[7\u00005VpXPCѼ*\u0001G=ȞEz\u0017ޚ\u0001.x7`2:ʤ\u0005B\u0019,\u0017Dh\f:\u0000j$/H2@m\r6Evy~)VI(\u0006orN\u0019i\u0013 :uq\u0002PHG\u0019\"\u001f`,9N\u0011dGW,I*\u001dZ!Ew\u0004Rx\b\u0018\u001aX\rN\f>\r\u0005C\u0001)s\u00032\u001bY\u0011\bdɈԜ9'ɕ?%\u0005*Ȉ\\wC˪Uo\u0000\u0016~V\u0015yW\u0015{ftU}|\u001c\u001c\u001f!\u0000+\u00017`d\u000e\r$#%uz-\u0011*\u000e\u001c\u0004`[-wJh\u001e\u001d\u00016\u0013w\u0014ɠUQ\u0011#}Xzٖn\u000e\\\u0001\u0010(n\f\u0000-\u001b[\t|(WTW\"hH9\u0005\u0000\u0019of\u0019\b@u$s\\%tE٤\u0010\u00117)`@P\u0017* \u0015\u0011v!\u0001X\u0004M)^M\u00065lձ\u0006\u0000~'/\r\b\u0014LijW+\u0010Ny\u0001[sEB,k\u0010\nvR\u0019\f{\u000bװ\u0001'X՞A6\u0013p'\u001dᐏ`XDѩZ6\u0001v4PO`0_M\u001cU`F\u001c<\u000bY>S\u001f\u0002`-c\u0018a(UUU\n)Η!SS$S\u0016ncqJVYm圍\u001b>\u00023ť\b\u001fPZNf \\]z\u0013(뇭D\u0012\u001c \u0005.CC'9\u0010#\u0019\u0007uMh\t,\u0003Gh\u000b\b.\u0005+\u0014\u0019m~/|m\u0001R(\u000fp@\u0006\t=DD\u001bS鷥^2?i\u000e=K}+)X\u001a`+RQ(BY@b\u00010j\n\u0000&3_fߒ[5'\u0007\u001c)EJ)\"@.7EMz@eq1хºRWL*\u0013#\u001a\u000eeyWKlݽlȻp;s \nC\u0006\u000eH`;\u001ftŅFi4\"\u0018\te\u001f0J%GkhsG]Xg@\u001c\u00028I,QDBM\u001bj\b[,\u0001\u0004;\\IZ\u0000U\u000f`B9P5d1\u00165&\u0007\u0002C\n\u0004?L{[H~D$*52NxRJ24TY\r\u0000\f}Z\u0000JN\u001fpi*;\u0005ޝ\b\u0003(=UN\u001erG=y_f'[Fn\n7\u001el':lŀ\u0014\u000b:\u0012\u001a\u0001(\u0003Yܴ\f\bCqP$(X\u0007 \u0005։Q9U\u0005ӽX9\b+{R\u0005'r[ݤd\u0000ZQ\b+H\u0010C!$ˬ\u0019{\u0019㶟Y\u001fp\u001d}|\u0012N\fĠH\u0018,8\n\u0012ƾ4Woͺ4F\u0007db!T\u0006\u0010\"'\u000eKW\"\u00000\u00191}!I\u0014\u001e<\u001eI~@\u0014z7j\u0005~l[\u001aA-2T!W\u001b$\" G:^\f|@p\u0004\u0002asWfw/hT8\f?\u0010^b񐭲Z\f\"z\\E\"\u0006\u001a\u001aӁ`P.\\t@\u00150$Ri\u0001h>\u0007Fއr\u0011_mx\u00171ºX\u0003җ\tcΈ\u0005\u0000\u0006^\u0018x*mh\u0003i*lw6|%\u0014\u0000xT\u0003\u0002NQ\u00074)BA\u0001\tRE#\u001aWy\u0014&#\u0017\u001aP\u001cU\\\fu\u0018NR\u0004'Q\u0004a\u0000\r.~/\u0003\u000e\u0001.\u000fX\b\u001cia\u00112M!$Y@s\u0014ļ\u0010bDR|X-\u0003t48P\"\u0016S1Dtù\\\u0018.\u0000ISGc$(Ykw3?\u0010rtȣ\u001e\u000fEp\u001cwMF\u0002hӍBUJIi\u0002io\u0002'\u0000a6S\t5\u0012/\u0015©?R LDHT#P%JH\u0004NM\u0000\bZj\u0002T6N!\u000b0I\u0018\t\u0000\u0005GH\u0015!<62+p\u0002T&Ȃ噒ZFxk\u001f@c}\u001efgua'\u0005\u0003` ԭyR(I:RgҾ\b`\u0015Vڮqñe$\f3+\u0016\u001f%-X\u0018} 7\u0007\u000ev\nxYJ8\fA\u0010\n\n\u001d\u00078\u0012HHrC\"\u001b\u0012@N\u0004%ID:P\u0014ͷ\u0014^ui9*C\u0004;TGG\"\"+=FN^fql_sm\u0004o\u001c&q1\u0013/\n\u001aƃ\u000f\u001a_\u001eZ\b kG\u0004\u001fY\u001bLJ~\u0000@M\u0010(\u000bVPV\u000b\u0011.\u0016UP\ra`&8)|!\u00156\u0000%ru+u4\u0018J}[imZ\u0006[\u000bY6ږC{\\AH#2k3Ol)'졄\u0005\tI\u001aA2P\u0004}\u0018\t@\"2\u0010Zb3\u0013\u0000@ !!\u000fI\u0012J_\b\u0005N+qz>nVΕS\u0018%WJHIHZ%-H22T{>\u001ce\u0013\u00178\u001flG`M\u0005\u001d\u001cZ4`ydahR*\u0019!\n \u0006<ŢYC(;\u0012oU\u00197j\u0016nPh\u000fp%DzL\u0005\b,n(\"ĬbQ+\u0015‰[b|*e=\u0019N\u0019YhAܸ-RAU\u0003G\u0014\n\u001f\u0004y!gE/V!\u0018II3=\u0004|Z@ZԂÖ}Q}fێrm\n{d;2rqd\u0006\u001a\u0014@`2,4\u0015n;q\\V(MB{\u0007o)hp\n\\zX!\u001d\"\"J)T0\u0001)\u0014&ˆPDF,Hg-vӱi;3l5_c\f\u0000\u0013OM`3Oa<\u0001L\u0005\u000b\u001ej-\u0007D.\\1ڴ\u00187iR\u0012ң\u0010s3\u00152\u0004g22*'O餦\\\u00192m\u001dsVFN7\\?\u0010\u0003-aL@\u0010\u0010\rB\u0010\u0010\u0019\u0018*x\bPR3Uc\u000b %SSƃXԄUX\u001e\u00004 ݨd6T?0ƕV\u0002bMMdrE_`M;<=T ]3l@\u0003הl:tH\u0019!eL?p\u0018 X\u0000\u0012 heQ^?R&SR`\\Ɗhy\u001f\u000b3bm\u0004Z\u000fJ\\\u0017\u00147e\bbFB}8``;eױ\u0007\u00141Ü音]c'؞\\*m)\u0004CH%&)\u0010\u0001,T\bz3.\u000fL6-,Ea\u001fPJ.]3}\u0002\"\u0005M!\u0005|\r[\u001eX.X$\u0004;\u0017\u0011TJ\u0010\u000f\u0011\u001a\u0007e=ve`\u0006؞,\u0007\"[#ၕ@A[PN2}ANZp>wN{\u001dbr];n\u001d~\u001fx\u000e\u0019j[P\u001dB%g\u0010_(A\u001f\\\u0017fP_{Ml\u000eۿ\u0011&\u0015\u0007iZ\u0007\u001fW#\u0010tΖ23륳>.W/=^\u0004z鍆ۭϛꥳK/!\u001b\"^ha\"\u001a(INGT6\u0014d\u000bvp\u0004\tvN\u0003\to\u0005{v\u0004{cj{⥯\"KK\nh~xc~v~l~\u0010᥯\u0012K\u0017\u0007/\u001d^^Duz\b8uv\u001b*A\u0016n\u000bvm\n,\u001f\u0007Zؗ\u0018,1\u001a\u000b{b}Ra\u0011T\u0014%G\nM¾t\u0000wA(Q2Ł7‡A\u0001i&~rhy#:\u0002ܵCA5!\u0003H.\rL\u0015|n#\u001dJ\u0019Olօ\tWwA.>[ػ\u00049ŋ\u001e*DC[bZ\tZ9cyhd۶gF_\u001aZiw[hw(9ͪ;\fx?I< \u001e4B#\u001f\u0005\u0003\u00016HH\u0013\u0012M\u0001\u001d1Jt\u000fpSK\u000b[[ڥĄW7'.\u0005\u000bx\u00012H\u0019\u0016$R8p\tQ]H\u001eJ\u001c\u00150\n\u0014:Gi\"\u0003m͈\u0016^o\bhq\u001b5ws+\f\u0001(\u0005\nO>\u000eQ\u0011RRG\u0011\u0014_\u0014\u0002\frRؘE\u0003C`֪U!\nd#+!\u001bdG.\u000fأL)\u0012*m\u0006gSZR-ɣ\t{m \u000e\u0006v\u0001p\f&őTr)-\bX\b\u001fܦFCĆ\u001a=&+\n6\u0004]\fyrwD.AlXyxq*Wk@dT'E1xe?P+Q\u001dȧoEg\u0005CþV.BkH\u0004\f-.d{^\be+\\\t8`*\u000fBSSF\bh\u0010\n$\u0016Ek\u0007IȲ2Uien\u001bVOD5SnhFBh4T52魹\fnB沶@g}nwO\u0002>\u0007DD\u0011X-E\u001f=t/ő4ag\u0017\tumoYB9\u0013]B5\"E)X\u000fKU\u0015Vs'\u001er5h-u񖵾\u000b\u0017HiO6u@@9-Tw@?bd\f|\u0007ei+\u001cgۺbɊZԪ\b\u000e\u001a:\t\u0015\b\u000ep\u0015e\u000fՐ\u0006ab9qrdd[\b3\u0014WnF9\u0002t&}GD'\u001a8d\u0000ƀVys\u0014\u0013 ?r!\u001c\u0013:,)\u0012Ytâ\u0000|,.;\u0000v\u0017ݚ6LŝY`!U@($\u001c\u0002T\b-J?0(\b-GA!u\u0011}\u0007Ҋ4؞3\u000f񅘸\u0002w\r\u0006÷c\u00014\u0019\u0017w^\nf\u001aB`:&gjY\u0018\u0003aʲx;\n\u0003\u0017\u0016\u0006\u0019\u001aB\u0006k\u0006Py*f\u001bAhx9\nB\\\u0018:G\u001e~b&#\tAB5`Z\u00117F\u0015dӗ~S2z͢6zg<\tB\u0002=(\nIÃEc$\u0019~@\u0016\u0014\u0006\u0013\\\nx\u0016*$Q@:\u0010{İN=wBfg{EY\u0006FbS\u0018Y0)5\f\r\u00135$\u0000á8X \u0006䱅2Rίбh\u001f\u001b\u0005\u001d;תV+F\u001bdJo\u0006t\u0007\u001eoe\bs >\n\u0015;:zA&94r\u0001&,<,&D4m+xKdV%:P1\u0007IE4ރ\u001dAx€\u0004#I\u001ed&\u001el =I+5v.TLfs^~\u0015+(Џnz\u000fdO\u0012`Cx\u0011F-b\f̘\fO\u0006_\b,\u0017]Q\u0006F%rSy\rf$\bd&hj!~-\u0013D\u00173\\\u0011N\u0010\u0011&UAWIb\"\"\u0006gz>\r8Z\u0012\u0017Q,\u000b\u0019s\u001etSba\u0019!%\u001a\u000b\u0016T[\u0006ݜxW\u0010\u0001NC\\7H[\u0001\u000b㣗eGI 5*c1SBƢpoE\"O\nQPq(L\t@a \u0016\u000bF\u0014\u0019\u00045`ƀs\u0000\u001aC<\u00048pυZ\u0016ͦ9Ð\u000bHL0\u0004M=AB½\u001d\u0016\u0015~PiF9H\u00042z/\fn/w{9\u001d?\r¨}\u001a\u0015Р)C\u0003|\u0006+\r\u000e!\u001c\u001118\u0010y?\u001bni\u0010]׈\\$JO\t\u000bTm5\u000f>uT6\fN$\u0007zlljEoM4d\f/nr\u0002=$lNs\u0001nl\u0003܎0^\u000e@8=8\u0014|D\u001d.9\u001b\u0000q3AJZ\u0016K\u001dC˦\"\u0000&\u0018K5\r\u001e9n4\f+\u001cŒ,\u0000\u0010\taZV?`n:ިm/=#\"\u0007LE\u0010\u0013y2r0,\u0016TH>\u0007TL\nġ\u0001kʭ9i\u001fG,@\u0017\u000b*Q.(`8[\u000fWnV\u0017qF\u0014\u001b#\u0006\u0001\u0019\u0000\u001eVO\u0006?j)b\u0013\u0017P/D\u000f\u001cQ\u0010~(\n0Rr@h\u001dJB\u00150,N\t^(S<2\b&!R=2\f\\q/C\u000eDA(G;<\u0007T\u0006\u0010+TB\u0012\u0013b\u0015\u0000,rƅh5P]aNA\u001b \u001d\u00145\u0018&\u0017F4<@~Yw\u0004\u0003sB3#Tj\\]Ҙ.ǹ\u0003I΂C&>\u0004\u000fiX\u00079)\u0015>L}Hަ>+cű<]\u0007Zs\u001dT=`DJ\u001aD%n\u001c/d\u0006M\u0003p$Љ\u0007u\u0014+\u0001>#\u0001\u001aҤ*\u0003\u0014\u0016\u0010A\u0012ki\"RI|JRcJ@0)U0d\u0001<&α\t.\u0019\u0011ێШ>6~:6m\u001fA\u0011$q@a<\u000eD'D0Gi\n+\u0002!J*tWD=!'bwU6\u0015L$&\u0003xl\f\u0000&T\u000eNy\u0016\u0004UJ`\u000fչ%x\u0000A7D#B;\u000b_w\"f{$\u0016#&&,+Mh\f\u0019D\u0001\u0003\rt\u00015~*NYM4\u0011BT25T\u001eT\\]@**\u0007UBBCXi#R/V{\t=\u0003:qnNg\u001df}TA\u001d|2\\\u0000.\u001c\u0005IsJPN\u001b\u0001֢,\u0002WzVP*\u0015+@\u0002Y`zX\u0019\u0006Zz[(F`\ti\u00135%v\u0006Ʌ+^f\u0016]l\u0017QFn7uUe3.rlf\u0003W\u0012\u0001ZR\u0017T]܂\u00146\fF\"+K\u0005Y\u0010ڵa{؞\u001fuQv\u0000U K\u0018Cb{\u0002b;!TmlX\u0015lU\u000e vFg\"\u0014D%1\b\u0007=%)\u0010Wt6\u00122|X\u0014kiӺ\u000e)\u0007\u000e`W[\f%\u00181\u0004\u0010Bsl`\u0012X\u001d5E=\b\u001d\u0005\u0007l=\u001dl\u000b&l\u001f|:\u0003c€^w\u0011\u001dQ\"\u0004\u00120\u0004}\u0004;=\u0004{z\u0004\u0016wrݔ\u0004\tv\t\u001fM/.`/Л`w=RQ{,M>\"3`\u000f\u001e\u001b>\u0018\u0007.\u0006\t\u000f\u0003q\u001fv\u000b~ C~0~x0~\u0011\u0018\u001f'w<.2<\u0019\u001f~\u001c~;\u0015#\u0014\u0015g+\u0000ߢ3}\u0007.\b`o\u0010^h\u0004;\\2]ͼn2Ll\u000fM`TT,\u0001\u001e,7 \u000b\u0007e\u001c?+*7\u0017xO(\u0004?C(\f\u001bH\u0015ߣfF\u000enFW\u001a7OX'1\u00173\u000e:\f\u0015SȤ\bAKZi0\u0014*bQ\u0011\u0018;N\u0019A\u0017:$\ft@B0\f\u0012\nc\u000b♁\u001fvD\u001fȔM,\u001cx31(Z\u0011%lI2u*:\u0015=Y}?\u001a`g\bpph\u0002G\u0010ƬIO\n)32#\u00186.\u0010hB`˽iB\u0006Xw\b?[LK7\u0012~\u0000-m]\u001agz\u0004\\\u0001iX\u0000.QP<\u0005?\u0003SAYa\u000bB\u00153\u0019\u0007\u0002\u001aCRCz~Yy1kQ\u0016)\u00001lS?\u0010[bEr'[\u000bJ̿.Y}\"H\u000bL\u0005#\u0001\u000e\u0016f\u0007\nL\u000faSZQ\u0003RS8&\bK)Q\u0004\u0015J%W W\b3\u00031G1꥘\u001d\t=^@L[\u0016|TK\u000fsv\u001e\"hD\u000eh`\u0019ߒa\u0003-aīESAeF\u0003BrZKhMK\u00100v2q\u0016\u0010ĉ2*\u0013M@0'J\u0018x\u000ec\u000e(\u001d(#i\u0001dR!T\u000e\u000fxE%\"\u001f\u0019[ouk\u001bV+q7@\u0004\u0002\u0007\fJ|\u0001&\u0000H\u0010\u0014h(`vXJ\u001a.T\u0018,\fM\u0017E\u0001ƥ\u0003Ź\u0010Vᰒd\u0000Z\u0012\f\u001a\u0007i;2\u001042vbd,!~7\u000f|+ ެ\u0011o%Tŷ'\u0012\u001bu®׻\u0018L(&\u001bG>!Bd\f=\u0017Xp\u0013\u0007v\u00165\u0010\u001fSv\"p\f&>\rΧL2O\u0001\u0016\u0002Qe\u0010z+cݼۆms\u0012MraHzMk?\u0005\u0000cZn\u0007\r\u0000azb\nҨ+\u001em?Zs8(\u0005]g#4_%@xʹ\f[7\u000eoOǒAs\u000f0\u00047\u0004\u0005xw~\u0001*W\u0014K\tm\u0017,\u0006)$\t\u001a+5=iѫ\u0007\u001a\u0000\\R\u001dZ\b@Ƈ\u001a\u0004%\u001fXt٘' #-yYd\u0005bP[.\u0019Ise4@v\u000bc\u0006}Shb&;J\u00137J\u0017X\u001d\u000e8\u0000\b\u0003g\u0005\u001a(\u001c:&8X\u001at\u0018\u0018Bs\u0001BV[\u0000\f;'\u0014\u000f*Q&̖A|Hs:'\u0006^؏Ck a%*1)\u0001c! \u00076\u001c\u0007y8\r\t3\u000e\u0017\u0017C\bT4_;I5B\"\t\u0005k2!1MV\u0003U\u0000O`7Gۭ\u0013>\f\u0002J%\n\u0011Mp06*L\u000fQI.c8Rz^۲\u00014\u0004\u0019MM(:܈3>\u0006v\"uv\u001fhx̴p\u0011Z󁱽x\u0006\u0004\u0000ٴ\u00100;ɝ\u001d$J\u001bB%0\u0003A%5z:cpA\\̓Q\u0001z]4~Q1*\u001fh,htb\b!Em\f\u0006\u0006\u000b\u0000\u001c>^r’0]Y\rZ2Uq@#d^\u0010\u0018Q%9DA(:Ki]\r\t\u0000pHr{DpԀBB5pnN\u0003z<78\u001c $HF|VW\u000e\u0000\u0014\u0006O\bkݰd?\u0018R&\u0015S[\u0014\u001aڤ\u0019򜯮{gQ\u001aYj\u0005Jܾbn=\bmlנ\u0007ל\u0007\u000b@+#n%\u0014\u001e\u0015@YҊT$T\nh.?>`\u0014\u001d#ҀT\u000bz\tj\u000e\b\u0007;v3S\u001dG\u0015\u0004D\u0011yAA4X\u001d8X\u0014\u00072#\")aH#7\u001f\u001f!fK\"/JV A!,\u001c\u000bGy3erl>1Z^4\\صcj\u0014I]v_nW}x2\u0017\u0010\rR\fW\"U\u0005G$u$RTɄN\nISZ4l\u0011`\u000f\u0000a^,`^FAd\u001c2\n2J3|6\u001b&C\u00026\u00138\u000eO v;\u0000^+6\u0006\t>&Fc^P%*(RҺ}a.\\т?XL+L'\u0019e3 \u0006`\fC\u00185\u0012\u001bW\u001dAN>\fa#V\u0001\u0019B\nȒy(\bD?8e\u0014$*L0f\u00010=\n\u000b*\u0015fbع=\u0001p;%v\nq\u001bn;\u001bj\\ѿo\u0010$い \u000eH\"w\u001f\u0018UpCǴy}ϧ`x,j\u001cs\u0002j\r5D\u0010Uc\u001b'`F:\"\"\u0010]\nAlI\u0013\u0000\u0012\u0016*>-\u0004\u0005U7V\u001a\u0011<\u0011- v\u0011ܞm/ÙDW\tOQ\u001e{A!a\u0002\u00125*-BFB\u0006\u0015@aHəj1\u0000\u0003\u0006\u00016)\u0010\\'MP'iMF\u0019U*\u00028\"XfZݚ9b\u0011fTLc\u001d%Bl;Fl;DWI>Hھ\"\u000e?]l\u0001҄L\u001c̡*Oij\u0014L-gcR\tr\ft0\u001f\r\u000b0XR)yP\u000e\u0015\u0003ً`T\u0016G`2XO\u0007*/\u001eˬvi@v\u0000\u001a\u000eD\u0015s\f\u0011=+bJ b;\u0013b;'\u0011b$U]J]n~\u000fl\u0000\u001elG)vlߐdCRsߕD|Hdٞ~&!\u0002 E\u0014\u0000i==;=!\bvw\u0004h9\u0007\u0011'F&$I=H=\u0001Z\tư@l0\u0003l\u0007\u001d؞;؎otl\u001dcσ1߯c{1`{iw\u0003RS\bf+\u001d\n\u0014F.\u0004wfk5:\u000bHkΖ2U\u0003M+%D\u001bM\u001bf\u001c\u0004q\u0016SqY\u0003Y\u001b\u0010f^6rr(%FBhth\u000bև\u0000\bzD3\u0004\t\u001a\u0019}\u00023D\u000b5ϝoM'\u0011n-t\u001fp5Z-;RX'\u001a=%(^Zlm*8\f?5\u0002G\rq$IhJ2Y/EW\u0004&a5C\u0001\u000f9\f*n\u000em\u0001Rm N)hZo\u00162K\u0013\"NI\u0006{ތbP/7v^M8bRC\u001b\u0000d=GsO\u001e\u0006\u001f\\a\u0016е6\u000e4*ꄢ!zEM~\u0001\u001bR77BrLab^\nV}8&J+u)O\u001cb\u0007\u001b΢\u0015N*\u0003\u0014}t-\u0001\u0001\u0017Cx?|\fYTHqR\u0000\u0014N\u0007zG*\u0006˅ :\u0004 `pѰ/3K˺\u0001N2ΥEȔ\u0019\u001f`$JN\b{*T`tU\u0010-T \u0001\u0016\u000e\u0012Ux\f.l`y`@H2z\u0016\u000esVYa\u0014@\u000f(PPŚ\b%\by\u001d%? p\u0019ū?G+gFWgO7ά<(\tBQʞ\u001522VeW!Xkm\u000b\u001f(aJ\u001c\u0000pP6P53\bB\u0006.\u000e\u0013Hb_耿0Vҝ#WLéE\u0003\u001dbv\u0014\"EzoTԛ\u0016)E53 ԇ\u0001rX\u000bliЖcn}_\u000f\u0004NI`*!wH!(ؚeQ\u0001\u0003eI`cg>VE\u0015\u0003\b2 H]tBg\"xal#n`2zh!@j\u0002u)~\u0019V\r6\u001fQ8\u001eLW\u000b z\n]\u0018W2]&v!\u0019\u000b\u0018|\u001e\u001ei\u000b\fl@\r\u0012xͦ\"Wk\u0005¥N\r\u0013j\u0016(\u0007t\r\u0003&E\u0006\u001d`~0\u0002AK)E\u0018`\u0010\r\t\tZ\r\u0010\u0005HލzwNBK\u001e\u0019\u0016\u0007\u0018Nxqt](bB\\W\f\u0010\u0019\u001fepouUrnjPח\u00104\"!H2<\u0000\\\b\u0007Gnȫ\u0011@*E\u001d}~ȟZ@y`\u000b!O~\u0004\u0004\u0004\u0004IE`\u0014\r8+\\yQJ\u0000Y\u0012?\u0003\u0003\u0011y[\u0002\u000e~$]Ԓ\u000fm`bp\u001cQʢ\nP\u00140\u0004PNd\u0016d),M*\u001aSN\bގ\u000f(@\u001fp\u0018!='4\u0019\u0000ĊR\u000bs\u001b\u001ayl \u0005Ĥ\u0013\u00122c\u001c\u001e\u0004M33@KLu\u0018P$\u0005FYC\u001f\u000eQݹ\u001d:$Z\u0011\u0019\u0006F(\n\u0000GeNR+\u00196\u001aRTbZhj[?ȕDga%ࠖ\u0014.\u001d\u0017ɕ8P\u0000p\r h\u000f*\u001f\u0015\u0003\u0010qOn\u001b\u0012.S^h4\u0005[\u0014N\b9\u0000aB5\n\u0002\u00115ڡ\u001a\u00053рS^`\u00151\u00069G\u001e\u0001Os1oG4\u0018h#\u001b\u000bK!4T@8k\u0007lXd*-j\u0016o?ce;9@x4s\u0018i\u0000\u0001jĘ;?h\u001bM'i^٨=[\u0014\u0001\u0012L\"\u0001k'\u0019F4\f{!]\nFTC!)ň\u0004}y\u001e{\u0006`Ö\u001dM{)$\bBdP\t\u001et&\u0017{{=>mK`%>\u0006 \u00190\"\"\t\u000e#\u0006\u0013\u000f#>#Қ'J\"\u0018WxZ\u0019F@\u001c\fI~\r؍ĺI49\u0007jg\u0001\u001c\\0X7)և|.-/'Ag95j'\t}Cr\u001d\"\u0000:\u001eɴ\u0000}FQ)Eq1\u0017?`XG\u000f8\u0019\u000b\u0016*\u00028b\n%\\G%Tp6!\u000bzG\u000eB*/\u0018:IOe\u00182\u0017`5!5vZH5\n\u0010U%?Q\u0012u{aev̶\u001d$*?Ä\f9OevCT\fj6\u001fG\u0003y<\u0006\n&+Sz4ĢS\u0016d|;fa%텑F\u001f\u0010U\u0018\u001fU\u0018\u0007,xj!xH\u0011yG<\u0006[dӅc\u0015\u0005YHĤ!\u001f9h(I4cI4pWTE!..Cg\bwش/\u0000\u0019\u0010FRKu\u0001ZbwEʺoG_Pz9\u0012)\u0019U$\u0005\u000b|E\u0004\u0011U\u0011Lf@Ɏ\\HwoH\u0012O߈f\u001c(\tP\u0001L\u0004ˆ-ʁ@BTh\u001d\u0001u\u0002uL'\u0003%\u0012/d¤\u0012x}\u0004`KxMNmYL\u0011bZ\u001feJ?^y\u0014&Q\u001cPHY/\\ZXAa\u0016\u000f\u0000.\u000eMdK\u001bK\u0003@\u000fØ\u0017aZb9\u0013U\\8\u0011Ui\"W\\0G+D#[v7i\u0001X~z@0\u0016V\u001b\\\u001f\\\\\\N~Ԍ\u001c j\u0006vPhh\u0005D\u000b8.\t2U6O\t#e\u001fOl\u0018.\u001f\u0015\u000f\b;!\u000fS)q>\u000f=tt$szm,g\u000e{\u0000\u001aĩ`95;x\u0006\u0007\u0012%ٿhCl\u000fH̓c\u0014gI5r?#(A\bWk\u0015\u0007\b\u0005II$Q0i\u0003\u0001*\u0011*4Lֺl+7(\u001dTݞ'\u001ankm\u0001B(W\u000ew:\u001dWm\u001e`iOHh<\u001cD\u00150Tev\u00044\"T\u0000p\u0012!QiD\u000fN\"J\u0012ʝI\\04\u001f \u0004\r\u000bDP\u0002\u000bVbwQJ‡ٺʝ\u0013ܮ\"\u0000p{v~hN\\m\u0017\u0005\nU(T5:\b\u0004J\u0011F)\u0007h\u0015\t\u0002MɸN1AM\u0014M$\u0015j\u001eJ3m̕~MR3bmāG|gh\u0000|\r(>훈v\u0003v\u0019\u0000+A\u001bL]$@\u000e8\u00038\u0003\u0010Z>(\u0005I@T\u0015\u000eS\u0018be8\"\u0011\u0013,Z\u0005[EtEQoЊ;Z&m\u001fڶ)%l{C\u0003mn NP'(][(\u0000YSSD\u0007š\u001cu;\u0010,S82ޣCH\u0000\u001b]i>\u001fڿ+w+\u0003])w\u0017$*}a9\u001d~km\u000f_\u0013m\f-m6θ\u000b^g~ss\\\u00070/V!D\nYyZJt\tv\u0000'-'\u001d)l!\u0000>p\u0001]l\u000fKzg\u0013,w\u0011\"B=aB.x=ԽN΀]7\u0000\u001c.#Drlokun}i\r\u0012;?}gN\u0003\u0012!ґeއ>A\u0014vG+\u000f:RW\u001f\u0013\u001b)_1%\u0018ZtBuћBI\tF\n6)\u0007\\:Sa\u0003,CPKR-42\u001c\u001d$\u001d8@:8IR9Ԁ\u0002Pȥ\u0017T\u001e\u0014,_ʪMv\u0005S'\f>!9\u0003\u0002OM/勅rN \u000b\f74CB䋄ZWZD\"?\u0006jrwݔI&8X- \u001e{>\u0006ehV\r 16m\fA8R' `\"\u0013\u0015\u000fra#\u0007\u0004']J\u0013k|\u0012\u0003{ǥYؕ\u000eY\u000b\"ݸOHÚ&Kad(nb`@Ʊ\u0015!5\u000b\\-Bj*AO\u000eM8p\u0019\u000fpd(.Yr\u0015&%=\bYЕY'&ѣ\n\u0016h\u0014\\)޸K^Zw-F\bZBG\u0011?0RVKbSk\u0002M\u0001U(<1IƠ1?DQ\rY\u000bh\u0014Tߡ1oƺ-cҝ[\u0004}^\u0012\u0012)E!\u000b\u000b.\u0019w8?\u000e\u0005!JSWz{\u0018^D)weM)wAOd.Tz\u0001L\"\u00001aLyja\u001b\"\u001f8|j F\u0000ߝv2\u0018A?\u001cN\"\"?\u000fRE\u00180\u0019U=ܻ\u0000*\u0011x\u000f׎w\u0004TŒ\u0018h2\u0019\u0006L!\fX\u00120\u0012%=\u0017\u0013GƼ*\u001caevdDܐPW8ۆp_dօ\u0005˦\u001f }R98\fb \u001ahjԡr\u000et\u001d\u0012BL\u001c~;\"Զ\u0012\bMU5\u0016!&\u0017;\u0013\u0000C()M\u0007C\b>לy)$~O\u0006K\u001c\u0018nj\u0011;N\u0014\b`C,\tꤤ\u001cÅ'\u0006\u001aH\u00053 X\u001b\u000e\u0010vX#)\u001f\u0007'o_QgҬҬ\u001dB(cF(̅jxfD9MT\u0003dmI\u0010B\u0007-0H\u0000ã\u0003S6\n\f1 h\bJbV\u000ftC˾Lv#>\u0006F\u000b5\u0014\u0014jIN\u001d?p#ULCK\n ԰\u000f#\u0007K*@޲ѣ\u0000\u0018\u0006Q\u001e՟\u001aNCsWJ\u001bND$*K8\u0013\u0000\n\u001e\f\u0000!8,mh&8˝Gw]\u0003\u0000l]\u0013ؗ(\u001fO'\u0005,.\u000e/\u0003(wXQ6к\u0001D\b\u0012*\u0019\u0012 4\ra`.Q@*Ӈ\u0018\r~:{l\u001c\u0013\",g\u0011g4\u0007sTl\u0007\tND|NZ\u0001h0\t\u0010\u0007jS*:(\u0000\u001d\u000f;Xs\b/&\u0001\u0003A#\u000bqK\u000e;N'D\ng\b\u0010갢J:@N\u0000w͆$\u000ejU餂9 vSAGH8|K\u0004#(\u000b[U XLD۩-3m@9I?n~\u0015#^\u0003+½Tp8>`^\\]\u0015 =A\u0014/\tQ􋪸86Q8V\u0015_\"o,~@@\u0017\u0004H^q͌\tD+\b؉W\u0011EǬO\u000eti)\tۄ\u000fENj9~!޾0h^mj&\u0019.F0\u0013\t\u0005\u001aL\u0019\u0019.'\u00187\u001a[dN^L.U~@B\u000bn'G<9t}ؕ\"\u001aOs\u0015\u001b}\u0004B÷[\u0015l[\u0016\u001d/BY;~ۋC\u0015:V18\u001a[C:<\f\u001cK$J\u0007.\u0017ua$cn\u001c`9x%\r(%))H\u0000F\u0005VF5>ݷSU'\u0006\\bܗ^\u0016\u0017J\u0013Hq\u0011\u000b9Ԋ\u0016\u0004\u001fH\u0007>fHKK4q<\u0010eUj4\u000b@ErHJـss\u0010\bB(.-Ԯ\u0007\u001au\u0002\u0014Hp]\u0004v*\u0015`KV\"\u0018\u0002MN9b/%MtJ1\u001ehڇRB\u00054\u0019\u0016-\u0017t\f\u0013bڈ|,\u001b\u0015A\u0007dJ\u0000ARF0[x]=\u001d}J\u0012\u0013-|\u0014P~?\u001f iNm\nJj7\u0015!X\u0016(7_\u0012œk+\t\u000fIaF@q\u0004\u0002\u001fp&-v\u0017m{\u0001\u0001\u0007,\u0013jCI\u0015vi5.\u0004b\u001dZ\u0011wfK\u001ejH~Q7w \u0011\u001a\u00120m\u001f?P\u0005\"T\u0001\u0016\u0007mϔ\u0015mOLκ&hvh52f\u001f@UZ\u000f\u00056\u0016\u0014tjMw~ݿ{\u0014S\u0019\u0000\u000f\u0018cD2UD'\r\u0004^iy\u0003\biWk{h;+RvJ`\b.Wпk\u001dj\u000eU\u000f]sDv\tM{W;\u0012\u001fSJ\u001fWvlfIi?`ΑZ\u0015KeiBe]Т\u001d:e{F>e;O~c\u0000س\u0007XtvR]hg\u0015ƿ\f5\u000b{\u00027^GwPO\u001a/5$1{`\u0013h\u0005*[#\u00150 m6ts\b\"\u001anrgh^\u001dt\u000fv\u001c*^Lh9k#t酟r~MT \u0003\u0001@6p+\u0010):,@8J2/n\u0010}2\u0017/\u000e-\u0018/ԫ5&7dIο֨S\u001f(]8(B\u0005V\u000e\u0012#\u001f G\\\u00142\u0017`r`j*G؆\nț]K\u0015\u000fk@騻O`(\u000b,\u0001\u000foh(\u00141%IF\u001c\u0010s2\u0012\u0011\u001f\u00178\u000f\thDg&٤ϖ0\".j-:\"\b\u0007oǾ'\u0016\u0016v\t&`BpAe\u001c\u001a\u0003dG\u0003tt2֮f^\u001f0}\u0010*U(Cg\u000e\u0019\u0019!(\u001a6P\"P\bmG=\brS\u0014\u0010\"/{xiD`\fC\u001bt(\u0011\u00124Z\u001aŷ?8n}`\b/\u001f\u00100\u0017@\u0010Xdl\u0001O|h$8%?,`ԏK\t5R@Y\b$hRWy\u000b8c\u0003Y\u0007\u0010\u0018\u0000KBB\b\u000bL9\u000e[ؠ\u000fg4\u0016\u0017K:ѪKu\u0002\u0018wϔӮPi/04v\u000fd\u0014C_gY4WNLH5;\u001c\"\bp%B#A0\u0003Sph\t]\u000b\u0002P\f\u0004ӆikdә\u001aӪ\u0019\u0011\u00003Y\u0000\u0007\b\u000b\u0016o_&naoӐ}\u0015yHVbJ\u000b\u0003*\nQ^!C\u001d5e\u000f6=\u0001\u0000SR\u000b\nd\u0018\u001c(,J#@\u001emA`\u0004̠N8y@\u000fP(\"B[\u0010$;\u0005]a6\u0007r}p\n\u000b-x\\\u001aWUo'\u0001^fvU\u0001Dm\tIyv6E[[\b\u0016rsXsR\u0000T\u0017cټX\u0018\bITe\u00149҆pk\u0018\u001f\u0002{E,\\T(Rއ[GI\"\u0006\u0006M~e@\u0018MZy\u0005BLL.%.UE\"{ŒO%C.:KV7Jn(EH:tH8\u0000@X\n\u0011Ci\u0001(gPU\u0010a\u0007\u0012eSs\bKn\u0001\r@\u0002WD:\u0013\u0013GP80 \u0015\u0018Ƭ\u001b%KC\u0017R\u0012N\u0004͚BH@H\u0002re?\u0000\u000f\b\u001b`V\u000bIWR\u000bItKP\",h]\u0010\u0007pai\u001e2o\u0010l\u0019Q\u000f*ywXpYF`\bO@5\u0012+PZ\u001fZhqk@NV.Fc\u0017N$3iD\u0003z92:u)â|{\u0006\u0001\u0011=CvBԆւP\u001b6K0%]BS\u000bP>\u0000t\u0007<8\u0007\u0014z\r2kۻA2\u0013\u0012n*\u0014b6ދ\u0015\u0018/TGkV\u0002\u0011\u001aEH!\u0017(_TzB`LE\u0007\u00151=܌\"??\u0000w\\]R]uC\u0015TmK騭\rDH\u0011-G!H)l&6^JP^:\u0005Ӱ\u0017\u00061䋈\u0001r\u001b\u001d#\u0005{98JGBPI)1x[r\b\u0014{\u0016\u0012,Z]ZLjAwJ\b\u0002\u000f\r4H\f`6կ\u000fͳ8!6\u0000R\u0001\r d$N5HT< H\u0014BE6\n\u0015q\u0018b2\f\u001c8t9\u0016\tq\u0015\r\ng\u0003ΘEd|\u001bE\u001eɎ\u0019ńZ\u000fpˉِR\f6uLR5JaVBWhq\u001do\ff\u000b\u00110@*k\u0003qي\u0000\u0000\u001d*“<>\u0002ׇ?\"aNȨr\u0002@8\u0006\u0019\u001cFR$'ܱ~R.dW?`o\b~\u00071\u0011\"\u000bBm@F{\u0014a>`>]P~,#\u001d|\t+/`,)V}Q2!V&YWpωX~a\u001e:e\u0018O$2|4\u0007gI\u0005'(Z+C8\u001d3,r\u0007HW+]d\u0014\u0006I)\u0007S\"3Q\u0015P\u000bE&\u0015;ά#\u0016\u0013@/e<]2\\솯A\u0015D\u00031qX@\u0015z$u\u0003,חkqy\u0019#i\u0000BE\u000eaBWM\u001b\u0019V\u0012U*\b\u000b8κA_\u0003\u001fxx=j_?Ǜ\\|^OyhM%ק$årW\u0000'U*縇\u001fx$C\u0005K2zAΚQ\u000b'\u001a\u0013֗\u001aFOB%,H~c֗\u001ek@b\n[_aUJ$X_Zg{Z\"1H\\ZB>Z֔W0\tkdT\u000fAIZQ\u001ed\u001bĒJ_M}\u000b\u001dԭ%\u001f\u0018J-\u0003ª0R\u000b\u0003έ>՛;z\u0000ָzK\\}kp\u000bz<\u0003WO(\bV_9ˈ\u0007 &[zUO+\u0016\r\u0001A\u001dgfmq'\u001cD\"2>ˍqO\u0002^MT%ԏ!\u0014\u0014Jxx\u0004\f;_$\u00024\u0019%fڰ\u0005!}?\u0010lļp\u0014}u1\u0001\f4D\u0007q\u0013G\u001b:nqA>\u0017$<\u0015$`\rą\u0000OÅ@m\u00008H\u0002\u0011I\"$\u0011~~L\u0015՞̳;Z\u0003|~{\u0018ͯhݠ\u0017bv\fDֈz\u001a\u0007JI\u0015Τei \u0003u\u0006sx\u0017\u000b>\u0003rB\u0000Gr1h\u001dh\u001fY45:.\u001a04jn\u00199l\u000bX⃅N\\qIv.ѡ\b \u000b@ax^\u0012vy%\u0012\u0011\u0011\u00154RB(\bՔ0\u000bK)\u000b\u0004&蛭_|\u0011\u001ba\u00107rcD[\u00006\u0002\"\u0007,z޸j,\u001eϳB \b}`\u001d\u0007e}.41B\u001d0У)I\u0010E\u001b\u0006F,J~Wq0.>2\u001e8\n<`h Ne\u0015mNzM+Z{:z@\u0012\u0010gz@qHjS\u0016\u00061hLoP\u001ai!\ttx0Q\u0017Q2ʼ\u001fH\u00038[KfE\u001b[\bK\u0017@*\u00050GdjxB0\u0002ũT@԰5uCJ |\u0011V\tt5\u001a#ȔX;\r\u0011O$\u000f\u001cR\nUBqۤ$X\nxhM`\u001cŶtdFY%Up7\u001f\n\u0007K]I\u0000e|5Da\u0011TK\u001bfԇ\u0007\u001al\bM|#\u001fP!^e\u0014Ug+1\tb+\u000f\u0019pSB\u0018Ja\"\u0019\r`&͍ ͍4\u0002\u001a\u0005(\u0000@\u0001JE\u0000(Q\u001bD\u0019f &<1\u001c:\u001bFk\u0014Nc%SUKVG|WVVN,+=%\t4-g!$ǜ>\u0001\u001aBb\u001fؐ Ҡ\u0012٘sc1Nԡkԡ#tPMpQ<\u0012^\u001c}mW=Q^m\u0011\u0005r\"\u0011J7\u0002EA$\u0007U\u00195-\u0013XT6\u0018!-ċ\u0004\u0003Sw88Ս;I\u0002kY\u0002U\u0014wd2+ʽ\rR\\j'\u0002dYhRTujpӎ\u001cQ\u001b^{0\u0002?\u0012)\f\u0004ta\u001b/E@<0'z\u0002P0\u001cP\u0010Wd\u0003vHچ!iOo+T@\u0011a\u001fNa֎FI\u0016%Y '\u0015mk\u0018m\u0005L2I.#\\\u0001 |\u0017?0\u0013D@F\t\f.aI\b\u0016\u000b\n2C2N4!\u00072\u000fsd`\u0005R\u0001ʙH4qфUK\u001c\u001aO@eueueu`hwmVvcG\u000bf\u001c\u0000N \u0017r\u0007')ř~b\u0011xb1hYb\rj7u\u0004b]\u0011\u001cc{xh\rj\u000e/\u0005OA?-&M`ĸF\t\u0002]\u000ez(!Diȴ\t9.@(LՒMUKV(K`:B\u001c\u001d\u0015Ώy\tL:wJt4'\n\u000b\u00004\u001c6aІ`ځMq]6\u0016;d&\u000fh^[!Z)Q2%\u0012\u000bi\u001aΌ\u001f%(9f$(\u0016MtV9\u0018\u0003r\n\u0005i\u001ei\u001e\u0005i>Ӝx%\u0003pZТ\u0010\u000b\u0002\u0000RT\u0000h(>CG\u0006?\u0006\u000b|*-utC0)ݎB@k>F=\u0015\u001aT\u0016<2\f\n)mNe2\u0019(?\u0016/KvY\u0018\b\n5\u0004U gh9ϐG\f\u0007ÌBɨ\u0002\u0019\u0003\t[\u0007fIt\u001fxhJ{с@\u0010H&T\fVXW(_)V\u0005z\u000f\u0000\u0015\u0002\u0002\bE^b\u000b[\t,G0diظ~|\u000e\f؄\r\u000f<;\u0000+`\u0002\u0003YɇW\bb\u000e\u0007N7ޟo\u000fjdL!D\u000fU#I8H\u0005@\u0014^4Ǹ\rQ`F01\u000e!V\u001e?0>j\u0016\u0019FduC\t)xbT_hoS輭\u0003\u0012E\u000b\u0000sIFeQEl>B|ȷX $\u000f\f>kTHM{B:\u0006j\rk\u0004ig4.(;/r8Hs\u0001(݈cM<**^N̼&&I%\u000e\u001e\u000fW\\d\u000b\u001câ#mH\f.VLc/BРc@\u0000\u000eCR'F\u0001\u0000i\u00158v\bP}잪He\bN\u0014\u0003T\u0001\u0000f\"\u001c\u0007\u0018rEԩ\rg2H\u0004\u00154X8\t(Ra\u0006\u000eG\u0000:0w){L\"\u0002\u0001URRA\t\u00035ph3a> xfQbq@PF:+EDR\u0016s{r'\u0007H\u0000Fxa\"\u0002є0\u0014\u00051D.ka\\RS\u001c\u000e\u000f\u0014LԔfl_`\u00118)4nR$\u0019lQ\tvF(\u0010-\u0000\u0003)\u00166DU-\u0019\u001d\u0000I^6\u001f@D22`\u0018\nkV\n{E%\u001b},T>1%\u000b\u00060\u001eL汸5-\u001bǤu\u0007L\u000f\u0007-\u000e4:C\u0017\u0000=T\u0019\u000f$R\b~\u0010~G\u0000@>H}w2pr^X])rrKK.\u0014nbpGg\u0004N\"3\u0004P\n lFT8-5\u000f\b,\f81\u001eB~6\u001d\u0005U v)\u0004!\u001ci\u0011\u0006&\u0011GNwLI\u0018\bP/6~cD}\u0001}\f\u000fРD\tSx}\u0001|v6]n!pLVJ\u0007cדP],OasOR\u001fe;@g+C\"\u0014B2B&KSe%H\u000eL\u0000-\u0001\b\u0019B\u0014\u0003\u001a\u0006XU.\u001d\\ba`x}\u001bK?\u0000g%\u0001C>!8A\u0007\u0000qR\"\u0003\u0015q f\u001e1\u0003MB[VV.\r^W}9(&T'[pY\u0001xXw>HPW-GB\u001e\u001e\n-vݲ :>\b]z]A\u0007\u001fH ކ'ŀȱM4!jH-\u0004\u0015*6!$rX\u0000\u000e°\u0002\u0004ɱ\u0006*!&A\u0013\u001f\b9\u0014Z?:\u0007\u0015\u00162}\u0013\u000eAafjk\u0013\u0003Ko8\u00031QJ\u0005Z٪ѭ@ɰ( ,\t\u001djX\u000f\u0019\u0014\u0014j\u0001\n\u0005\u0003\u001b2.Х/\\ܥ?\u0016 \u000erDevV\nifQ\u0012\u0004]Z/Qj2W?E4\n##Z]gK\u0001pQQtKfz0>h]\u001f9G\u0015\u001cB\b]iaf\u0004]\u000bQ=Ya\u0003.K\u0000Cao\u001e\u001ey=\u0006p~uGfu-\u001a\u0003\u0000\u0002UZ$Y9\u0003\u0004|^(|^>(\u0006\u0013N!\u0010k:WQOБ\u0018|\u0019 Ssˆ\u0015Ґ\u0015*q٩vvOw?@2V=\u001a^\u0001`(B-VGS\u0010\\\r[\u0005\u0004j$\u000bC\u00009\t;H\u0013+$\u0016!kq\u0015ej\"\u000eZ\nآA6+\u0002\u001fXOȚĨK\u0016\rO@\u001a!K\u000e\u0015f?pm\u001f^D\u0007S\u00056!=\u001b<\u0014\f\u001f\u0010Ue03Ȝ\u0010@\"\u001bF0F\u001eeD\u00178\u0001\u0016h䅴\u001dFWzT=O=\u0018\nkqF:CɌ*T+\fBfI oDJ\u0013ƍ\\~@\u0001^J_9<~\f<\" 2\u0002x\u001fI+'S+D-=\u001fNRa62\u0010zi{]\u000eɩ5?V~<\u0012\u001b6|Y\u00010\f\u0016\u000eL&>,X\u0001C{ɯD\u0013ͶEAQ`ђaԂ>5dlh\u001c*5$ b\u001e4b[\u0006Li}Zɥ\u00045.\u0017%BM\u000epc\n\u00113\u0004\u0019\rLo\"\u0018H_d\u001e\u0000l\u000fAFܹ]FY3\u000fq\u0000ͅB.GX\"\u0013\u0013X>8*j~tIϝD\nRе7h\u0001h\f\u0000XP0v@;{/~۬fg\u001fbN8 \u00179iky=RU\u001a$O\u0013]A9~y\u001d\u001cgˆH? VHj\u0010\u00136 \u0000D\u0011\n#*H,\u0004P_C\u001dvZ !*\u00016ɠl\u0019F%<4\u0001ئ\u0007\u0018¸8n1\u000bL\u0006+4k^5ln\u001b 9~d\u0018.\u000e'\u001fQ<\u001e\u0013\u001f:\u0015\u000e+H)$q\u0014dFKcɐQ-9nBb#Iuh(\u0018{D\u0012e{I$.(@4hD4wFW~\\prP\rQ\u0015=D(˫\th\u0017\u0007ImI('H\nI\u0007=fċ1\u000fD^ii|$5CMb™\u001a3|WJ\u0007q.WI&G.%P\b#s);\"MPpAl\f\u000e\u00174B\tn؆\u0015jL\u0006ά\"ܵr\u000f $h(\u0014D>\u0012S4SĬ1jUxkx^,K2\\\u000eV\"\u0013 \u000e;8\fZ6\u0016\u0019\u001bE\rljB\u001ax6p~Y0\u001dI\"\u0018-F+4 \u000f\u001dXõ&\u001a`\u0015\u0007}\u000f\u0004\u0002;\u0015\u0006i-fY\u0007\u0006س@\u000b\u0014\u0019\f\u001a\u0002i6P:y\u001f\r\u0007QsY@o.\u001dYa\u000btϩN\u000f*H3Y!bdM\u0002p)t2Sǭ4R\u001c_YK?\b\u0004;\tv\u0007;^Q8l\rn\r\u0013@\u001a6\u0011l\u001cQá\u0013ZfȧԂS\u0010c:,\u0004#\u0014y\bF\u000f4\u0018\u0015(\u0011?!\u0011\"\\r\u0019$\te\\&i\u0001p\u0013/Ea%Q)JuMˤB\u0005f\u001dL\u0002'o\u000e-\u000fHBg\u0002X?\u0013\u0016PSQ\u0007H\u0002\u0016\u0004E\"8lH݂@(\u0017P!b\u001am\u000bT,\u0000L\\O\u0013\u0000Sꄓ\u0012\u000e\"CJ\u001b\u0005Bb\u0007Pf\u0012\u0001:Vj \\zN\ntotdž\u001f\u0000o'wؐ:/@V⤞ԉ7BɓȽ)3c\u0015SC?\u0000?@7\u0016i\u0013\u000608Q%S(j\"u\u001e\n)\u0015g\u0014n\f\naQL\fD+4!n]wsGw׵dW*gELHvQ\u0000\u0007}9k+^{D\u000b\"iJ\t[^\u001dO@\u0015a*w+\u0001mvV-jX*C(n\u0001\u0018W\u0007F\u0006wY/ڬ\u0010L~\u0005Y:\n 떃d\u001f%i\u001fۥG0/>I//\u0007N)a\u0005\u001f\u001a\u0001Y\u0001a'QR\u0019ߥ%ΞW^ɬ!\u0003E'\u0002{\u0012H\u0004\u001f]®n%K\u0000\\:{/}ܯ֪FG\u0014t=\nrh]\u0007mZ׿\u0019\u0019奁]#.i G.]tq夅7[[0\u0016\u0005dPػ\u0013\u0018\u0007T׏N\u0003.g@\u0002\u0004SУ\u000eCvPc\\T\u0015\u001aqn{ra/s%\u00004OY4SP\u001fo%>м\u001es~ί\u001fPOz.q!q=,H8\u0011J\u00008\u0017ݧ\t']ʂ\"..\\\u0005@O=[)\r\b\u0000\u0001}\u0000F\u0007H5Ql0\u001aC\u001bq>C\\iܮC,\u0011u}'r\u0007\u001e3j=\n`ix٭Oy\u0006'-{\\\u0018tO\u0005\u001a=f\u001b9l!\u0001l\u001d\n/\u0002„k\u0006e\f\u0005\u00033\u0000`$\u001e\u0005\\t\u0014\u000foPx'#\u0006\u0000?\u0019\u001d\u001f\u000e?#xC_~h\"^<ĩ \u001e\u000fA+\u0005p\u0012$@H)a\u001b\u0016faXf\u0013NDq|vGКo\u001cKn\u0007\u0012h@\u00000\u0019D\u0011SN\u001b$\u0007Tʄj\t\t{HVa\u0006PD͎P\u0012o\u0017n\u0019CeӰ\u0003VF\u0000Fx6Im\u000fσ8\"SOF\"?>A\u000b&\u0000Yi\bo2\u0014LH\u0000\u001cG\u0017p\tZ;lw\u0010\u000f\u0000\u0006kseȐ7\tgrGH&\u0000F\u0014xx5x:y04?\u0013\u0019'kJ)}'`\u0004CC\u0004n4)G!Iir]aRG\fѠ\u0006\u001c\u0000\u001aA%@RCL3b}\u0000Ŕ(DL~nI\tqmF\u0010Dx\u001f\u0002d!u\bJ\u0010<\u0004O\u0018Zhq)<ޥ\u00153\u0011'7\u0004X\u000f\u0015-W/)I\u0006jv\"\u0011\u0005ZZUi0\u0006YplaD>[\u0006>n\u0007\u0003\u0002@ mړp\u0016:GEB\u0004\u0011[2\"bBݨ,#Hp+luҔREJƑ\u0015\t2\u001f\u0011L\u001c\u0011O\u0002m\u0002NbIYàż6\"L/+5S\r%>1\u001f\u0000L\u001aoU\u001edv%\u00073m01H;`g\"\u0004EQ\u0001)e\u0012$b\u0004`\nJ{qRD /\u0000|<\u0004`QP\u001b\u0006Yab\u0001Ff\u001c\r\u0003<^\t:u0\u000e\"ަ\r4q7 \u001f\t\bȻ56?`R`sNSDSdr\u0015'~JF'\r(8u.:)SiZt\u0016Qv{w\u0001uW\u000fs\u0007zbTXJ\u0002\u000fd$\u000bblЙO\u0006G@Lq\u0016\u000e\u0015Gc\"ǧcߧ\"Jz!\u001fz!\u001dA\u001c.(4P\u0005\u00127c#XU.0aMg\u000f.4\\**\u000f\u001a@\u0004#`=(\u000fC\fӋY.\u0010#|EhX42<\n.N5\"\u0006K\u0017?&AHn\u0004Q&\u000bX.\u000eDiS(\u0000Ǿ-&\u0004qe5X\u0004\\ZBu5W\rNe.J.,+\u0018 \u000b&8\\\u000fZM9\r*5g\u0000Q6\"?ad[ê\u0010d\rJ2\u0012J)\u000b)Eê\u0014\u0013q/\r\u0017\\axT*\n1\u000eMp&I\u0015JBۄۺD\u0001XӪb'4\u0002o\u000f,\u0010u7+B\u0010Wp8CXEހD:b\u0018\n\u0002\u0013\u001aM;#\u000eBw\u0014~սP]Pϡ\u0019wk]Y\tu\u0011\u0013;EӖ<\u0017>\"\u0004PE=9b)3?`M}S\u0018\u001b&=u76\t-n&\u0006\u00179Y\u0004\rΕ\u0015+#?\u000bQ#\rQ\u0010\u0003\u000f(kz4\tA1-F!M\u001fM9V%cN\u0007%|0[X\u0010\u00150HHZ@(qe|Q0&m\u0018\u0003J|E\u0019\u0006q\u0015c\u001d,D\u0004\td\u001fhF,\u0000նa\u001c\b\u000f\u001b\tEw\u0014cJ}x\u0014\u001b$\u0004WPW\u000e\u001bhQ(\u001aڀ~ \u0005rb\u00118\u0001\u0010bXϤ?`\u000fBܸ\u0002@*r>\\G.Y੪9:9\u0012Z\u0014>#F4dWSl\u0011w\u001f\u0000V|U\t\u0007`*\u0016\u0004$\u0010\u001b*Nфp\u0000Xjd\u0012@\\\u0006Ui/*TH\bt\t\u000b\u0000.\\]_\u0002CEؙK\u0001\u0015K\b\u0006KY$5m!\u0010(f\\Z\u0000\t \u0017\"^R~~W\u0011\u0003rh\u0014\u001aXH\n\u00029lfF\u001bfFAfB?Lyi7 \u000b#\u0015Q6l\u0017W{Pc;2\u0003\u001aA\",\u0001\u0010\u0010\u000eB2z84`R\u001f%)s\u001f|\\\t+|\u000b\u0001\u00130:E,X\u000elZPic29T\u000b\rkT\u00015*4rh,\u0014\u0002V\u0014>׬(Ȩ@A\f9ҩU\u0013\u000f \bB0NF\u0002!\u0017\u0015~3}i$Ȍ\u00019,›\u0014V%\u000f\u0019m\u001a\u0019զ\u001dty8(\u0016R_TĽFPFv\u0017S0=[l\u000e\b\u0001G\u0012U.>>aAo\u0018T\u0016aPYG,ؐXd\u0011(^ɔn{{R֝K\b\"q\u0004aP:%V\u0014P9.$Z`\u0001\u0018\u001aZ3;J'~|@!\u0005Ǭ\u0018+H\u0004S\u001c\u0013XPR\u0019=ʹIC\b=sk\u001c\f\u0003d\u0016ꁫVh\u0007 \u0015Fha\u0001\u001fIH\b2G\u0018cIaQ\u0013⢑}a7\u001d\u0018\u0003\u0004PI(AȌK\u0006eq=\\\u001a̐\nBbMFG\tƲLpbWT?2\u0011mu( ;\u0015\u0007\\:\u0000*#vH\u0015ZcL\u0016Lj\u0010\u0010\u0007s0<,4T\tRt!\u0003?\u001aEQwB\u00175(\u0016R\u0018\u0010HyYшGI\u0001D~G'寓@$QϤݿAK\u0003KY1\u0007ˁ3\u00000\u0005\u001fq}\fF\u0015j.\u0000\u0003^\u001fL\u001fp\u0004?&\u001bVy(<\u0016G\u0005$\u000b!D8})iD$\u0019\u0016\u0001)?L<$Nl!\t\u0018Փ)?\u0000>\u0016Y0v\u000b\u000b bJ;pS]hsXa;BR\u0013\u001c?i^\u0002\u0004kJ}rH\u0005$7\"?pA]L5\u000f\nc\u0013N\u0002H9^\thP5S2!\u001c\u0018Rq`Z^\u0014ˌH\u0017xAY]\u0003cHǠ\u001cBm,\r:U\u0015\u0007&&MV\u000bsC\u001a\u001cj6na\u0005s\u0012+3؟FX<\u0019aDc \f(\"\u0017\u0006SL0?\u00002eF\u0003K\u0019\n(Nh \u001d׷I஽14X\u001cGQL!\u0016G1>!\u0017w\u0011R\u0004JTj\u00185\u00065c\u00013\u0018?\u0001O=f@1CɁT\u0010e&\u0003\f`M\u001d\np;\u0013:*Q ~݃9E$I\t]A\u000f@\n(\u001c\u001f0p(.mBq`LK'Q@SX#Vͺ)a{=\b8bt\u0011\u0003!t@\u0014\t\nĦ^\u0010\ba(D\u0002qH(!.}ZAfʄ\u00034\tV:@?!2Z\u0019sL\u0001u&p'r{\u0000Kܝ~9M/]s~=9w.RPAJ@Ԅ*gVEpRi\u000e\u0012Ä{:(w]ػ\"ػ\u0012]\u0007p9v\u001dqusAWzv{K_իK\u0001\u0011\tq\u001ar\u001bF4V.i\u0016Kh\n.5,~\u00150@\u001br\u0007Ha\u000e\u001e'/MS=Er9\u001et\u0001E\u0000p}Gdr}$6K\u0006ۋ\b||` ETf\u0002-epҥm?p\u0002SMӷ\"KTkd\u001b*aw.\u0012D]udCVZ!xZ_\u0011=\u0019zzeO\u0007\u000b\u0018\u0012@{XXU\u0000l\u0005y(2g#e\tC\u001byￚD/6DɃZsihF+a;1.$U~ѻN+ciZu\u0005e\"wL\u0001đ\u000eOU\u001eQAIJX\u0014\u000bDR.MA{\u0010X\u0005MV\u0006e\u0019\u0018\u000bj7\"l\u0015f6\u0013\u0016p\u00192ٌ\u0000\f.\u001cn54ΕX*<\u0014\u0003tʤg\u0006ijH^7\u001cxP\u0003HC\"[\u0012T&\u0003$*\u001bNE6+k\b8\u0014-@te\u0004@\u0001\u001d\fM'y\u001cV\u0002\u0014N0N\\\u0010\u0004X\u0006\u001d\u00155qd13G\u0012dbRU\u0000\u0007\\U\\*\u000e]*`‰\u0011IA68dTCH0\u000bɼ#zIIE\u0006@!ؠ!\u001eeVJsP\u0017\u0012\u001a<\u0012]aZV\u0018P1\u0003\u0015%Y\u0006*1\fb}[#]/:rْD\n-K`4֑(\u0012\u0010SL94禂\u0001L\n0R8L\u0003a\u001eDdr]dbLyJFy\u001c\u0011i̗!I5r樺&\u0013lӸ\rhitr\u001dxme%\u000e\u0016\r6LDa$(\u0003\u0000e8W9euەʬ1\u0017Aww,\u001bK/\u001bK'\u0015\b]\u0010ڭ\u0010jJk/'U40\u00031\\gyΞp\u0014t C3\u0006T8\r%/nD΂lH\u0004\u0002k\u001c(G@\u0012\u0012\u0006ua\u0002z#UH_~ s\u0018qB*īea+\u0005a\u0002Ȩ\u001eJϨ\u0000&Qʲ2\u001a%Φ'jAE\u001fM>#4g`\u0007:\u0016+BK\tʜh\u0001h\n<\r&b2t\u001bt\bW^Ѩ[.\u0006a\u0000\u0004\u000e\\c+\u001eq6\u0000*ȇ 咺\u0007*\"\\#\t\u001b*\tb\u0016A m\u0003O.M';ʩ\bj3x\u00192Cztlʈ1\u0001t'sƕ\u0013t*4Vu\r+>_c\u001f\u001b#~ t(\"\u0017۹ǡDL\",.MpecӁ\u0016\u0006V\u0011%K+KF!\u000b\u000b*W\u001d;WU-AE\u0017\fHohC\u000f3(o\u0010wwF\u001b\u0010Z\u0019ѝOsE.\u0016-tPpA\u001aw\u00188\u001b2\u00002\u0010(\u0004\u0000\u0010\u0001\u0012c0\u000b*\u000fcll*\"D\u0000\u0001ư\u0001h=n\" 1hɲ@Ho3A\u0004\flMJ\u0003Gy\u0004\rY}\u000f|\n\u0012h{\nyDSH\u0012\u0014++]0\u0010q\f\u001e\u000bI䰘\u0017ʢ-\u000ffr\u00066\\\u0010&I(C.KNc2&194\u0006\u000f<*\u0016\u0017gsJ-\u0006ŤL<\u0001XFʗ,Qq\"AThl\u000e\b\u000b\t'\u001e\\\u001cxeN(o\u0005\u0001x\u001a(/\u000f\u0013Ѱ*\u0000#Q\u0017=!`@/A\\2-\"XdA\\(r\ty\"0RjAA@\t~\u0014E|/Od)\u0011Cat\u001crǓU\u001fɠԛ](ꗂyt\u001eFr\"\u0011>P\u0012D/~4\u0006tf\u0005#cΙ\u0003K3\u001c\u001f\u000f\u00035\u0017\u001d\u00107bT^ abе:}\u0017d `A\u0014G]\u0012w)y3B\u0015PFuĻ)RA\u0013HM\nY\u00148#bQYYB%\u0007\u0012(\u0006\u000eRI!R\u0012y5\u0004\u001d\b|s`K\u0016M~d\u0017&^j\u0004U\u0014b\u0001\u0000E\f&\u001a\u001cW\u0017coA˖\u000f2(.\u0006\u001fvX\u000e\u0000\nADCh\u0013\u000eu׵\u0005kxu!\u0003nz<\u0007a\u000fl*Pv\u0007`K\\&2\\&k0FAa\u0001ޱ|\u0013HE\u0005>E+KL\nȩ\u0007R\fUF1\u001ceA\\6\u0003\u0007x~@rN!۞A1\u0006Af/.)&=l&e\bʝ!u-\u0002)\u0010M\b1Ű\"%\rBƸ^́'\u0000\u0001TIÑg\\\u0006b\u0013BppT.s\u001chbF\u000eD$W@]q>X%\u0014\u001c)9Ss\u0004h\b\u000fs#r\u000f4Bd,#$LG\u0014\u0015\u0019 p9ȸ\u0018Ęapvw'?\n\u001d\bn!W\u0006\u0012 7-^\nV.T\u001cZHAtC\u0007\u001a\u0006\u0017E\u0013.\u0019tZ>;b\\xRq\u0001J\u0011ƅ(E\u0018\u0017:.&\u001c!\u0018\u00176C%\u001f\bT\r\u000e\t\u0012<\u001c\u0018\u001b_\u001do\u0005Q\u0016\u0015\u0019\r)\u0018\u0004;50\u000bP.(P\"x9\u000fz^PCޥ\r.N\u0001?\u0000\u0015F9\rB\u001d$:\u000eLJDp@0'z偙r$HEY!\u0019\u0011H>G͡K9}ETړԥ\u001a(T\"\u0018bhB\bXeUl/l\u000f6\u0012\\4*u\u0003\n@)\b\u0004~\u001d\u001fp+,2JuS(A\u0016!(\u001e&\rjP6\r!\u0010*\t\u0017X\f!eS_R!Kjh̜\u000eꔻ>p\u0012y\u0003@EP\u0016\u0007L\u001f.:E%'}dJ\u00113)\r.\u001eǩ|\u00108\u0007\u001c\u0007\u0015\u001a,\u0003gLӧ0/\u0010,Ov,\u0012v݅d;)v\u0013\u0000\u0002dRfuu\u00194ɶ7%kd\u0014x\u0003\u0007Vq+!\u000bӹ\u0015$@'*NPh\u0014RJOH\u001azJ\u0013zM\r%\u0000\u0015{51Ҥj\u0019uJM~\u000bb1W.\u0016@)ң%KUc۩ei\u001f\u0001jl}V\u001f\n$\u0012\u000bQ>R=n\u0010\u0004;\u001a鰽{_l\t\f~^9l''^b\u001f$\u0017\u0007\u0004\t=\"ahE}\n]ztJ5`#\u0016@E.\u001dzEJ9*Sj{\u0000T&Õ0\u0002T]Jky\bvi\u000bvR\u0010\u0016\u0011\u0014\u001f\u0015P\u00004\u0000l\u000e-\f~\u0000ߎ 8Yjׁʴԃˈu\u0015_K=K7\u001d——>\u0011/}_lZ^_zi25~7u+:\u0013\tvnGTq,\u0017BeHՅoyg\"0\u0003}Ҁ]\"]:\u001dz]x]:.]^Ν\\\u0003~UI_k>K̴Kܥ#K7\u0015ΩquUy\n`3\u000f]\u0000~\u0000v5\u0003cȺ\f\u0000Wyʥ(KG4\u0015I;\n_z\u000bdw}Yw}B\u00037Fxʩ^],gv;\u001a:5Pfx\u000f\u001d:wm)\u001e8.|W~R~PN#ydm]$'\u0014\u0004\n{Da'\t2\u0013?&oOżvf\u0018˦\u000f\u0000咹QxXT\u0016M75Ejބ<\u0004GBkI\u0012ЛO\\a/.Tػ\u0014#D\n{\f\u001eЬY\u000bcܒ)2\f5\u0003+lR\u0001>d+1?Pzjݷ%&yo\u0011\u0018\u001a1D\\Z\u0001Q!(F\u000bz=z|F]&\u0006{@t^ \u001b@}\u001c\u0001\u0011bfi$\u0010N7\no\u0017bkhqln9\u001c|r=1l&\u001d\u00039S^cW&k\t\u0015:RF?ZySF-~ZRBN\u0014~Ʌ8htq~H6\u0016\u001elSq'py;\u0004wBb`T ~@\u0006,OOԗeP[ԾPP~ЉSgu3l\u001bGU(rF>\"\u0001P\u0019\u000b\u0017'B/nR\u001f^\u000f\u0004\u0012}\u0010=\u001e'k35ǧ!cb\u0013\u0014Q\u001e\f\u0010>\u0018)6!b\u0013w\u001apc^x\u0000tl|4V5\"?\u000fԲGRXkȆ\u0016]AИ@WH)(B\u0001P\u0002$\u0018\th\u001ea\bo V\f$W\u000e\u0004\u0005ye\u0017ʌJ2\u0017p0\u0018DBEh,\u0014\u0007?zXWsI_\u0010ޏf.̬u#6\u000b\u0016\u0001f*r$BWUh\u000e`:\u0006j\n\u000f\"\u001b@~\"kΐȉ+x*\u0010T\tP\u0018[J\fN'JXHLJ)\u0015XQ\u0000Y\u001e\u0010\u0013挄%5n{Tm~%\u0019{!OvMI.\\ʀu<\u0015\u0015#\u0014&`\u0000T\u001ai,\u0015hX\u001eg\u001e:\u0016]Н\u001f00%\u0002^T[*\u0007B\u001d\u000fy\u0001\bC\u0001\u0011\u0016O\u0006B\\kC\u0002\u000e*C(u-A\t{)\u0018\r:\u0011k\u000eih\u001d\u0010E\u0012\u0011BC\u0004E\u001d`c\u0005;'\u00109\u0002#\u0013v‡\u0018ݛ\u0019jخ\\lE\u001c\u0013`\u0001UY(\u0016(\u001749SH\u001a.\u0002`\u0007[\u0016ef\u0012uE ~Ck(9-\u000f\u0007H\u00181\u0003\u001f\\'\u0013C\u0016e|\u0011e\u0011G>'[,]O]\u001d!Fu\u0015\u0002W,ݫ\u0016\u0010⥟\u000eKVK\u0017//-\u001eF\u0007\u0011\u000b\nv=\u001e]\u001dۙ3u^\tvrr{rOǥ_:\u001d;.\u001du\\:\rq?J8.=-p\\(r\\:\"\u0017O\u0003KF.=XtěuxҹzY#oJ`}7~ cK\u0007إ\u001eK\u0007\u0000Qni.A.\u0000`tYb\u0013}]:r].]?.Ĺ.]i]\u000f@bڥ\u001f^\u0011^D.}.h7:k}scw%1XOV+\r\u0003,\u001e(\u0017ܡw_\rgAE.h\u000f\nk-\u001bSƖ.^h\\ǀT:\u001c`y\u001b\ti\u0010\b\u001fp\u0006gy@>^1.?C\u000b}\u0006daWد$\u0015žEJa_\tU,Ό2\b?PSl( &E:[\r\\r7!앫bDע\bѭ֐.NQZ\r,\"I\r`#\u0011Ω\u001cRBB\u00035*\u0003\u0000\u0003\"m\u0003\\D\tm\u0000ܻYJ\u001c#kFķ\u0016z[,+hiU0A^X\u00148\"#\u001c\u0017\u0012\u0003(]\u00169%a\u000fB\n^\"m$\f2Xe\fY7\u001aUh+۾\u001e,0}\u0006\tbV^5r\u000b\u0011@\u001aMCMA`g)\u001a(\u001b˘\u001f8#\u0011!UZHu4%ntG:\u0005\u0004(\f'\u001bb2LUTFM ?=;SQڸ]RP;aj\u0019:Q)\u0019\"Ȋuob$\u001cIK*L*\u0019Z:\u0014H*\n\n\u0002I\u0017*9CS0dlP1[;޽\u001e\u0000X\u0013zq;i\u000fH\u001ck\u001d\u0011p4F\b\u0004\u0004&jD\u0002\u0011_\u0018 <ڂ=Кʼn/\u0010R\u001a\u001c\u0004_9\u0004V\b\u0016M\u0012I(YWÌ\u001d1ܳȐUPO?P|uu\tBnD*\u0010\u0018!N\u0002(a\n`\u0019\fi2C\u0012.\fOƆ\u0003:P\u001f`d\u0003YP\u0001\u000f\u0018\u0019Y󫑔65!KU%t3\u0005\u0006؎\u0006F-VP#Eh\u0016-\u000e\u0018,J\u0001\u000eHʢ7;\b\u0010\u0015\u0007\u0003\t\u0007]Q\u0001J\b\u001dq.gyZ&)y\u0003$D[Z\u0019\u00055.\u00070\u0014pxq\f\u001c\u0002a\u001c0\u001c+}!\nZ\"\u0011ASs(%\u0005<\u0012e0^!\u001f\u0014[qƪ#n1\u00042_\u0002\u0002\u001a0#`-f/\r9Hp\u0010c\b\u001a B:\u0001Wx\rPX\u0016[̐U<\u0011\u0002\u0019F\u0018\u0013\u0019\u00104\u001a\u0005Tn}w\u0004;vWd%y29\u0019Ǜ\u001eL}2g\r2\u00170L00o\u0014N`56\bf߈4JSd\"Hx4I,폖 \u000f:\u0003*\u001f}ܦ\u000f`I2*H=~[`\u0007o\u001ao\b\u0019\u000fҐ?\r<\t\u001dl\u0006+\bԂ%ü\u0017)\u000f\u001c+8i%p=[\u0000_d6ɯMFR\u0001`{\\A99\u001cdi=k+\u0002\u0013/\u0001-rEa\u0014(YE&\b.,H\tB8\u001bm\u0017VD.\u0018^*Ѡd\u0018TI\u0012~$?<\\V_R-\u0015*q\rt(q-.P#\u0005666mg~VewW0AADK\r͑'SWbbE\u0003x\"$>\u0014ѐH\u0004[3RA\u0012!\u000b((\u001fJYP:N5ݭ~\u0002=E>iS\u0007ZCی\u0002as\u0006c\u001b1\u000bȱ6B+^_vwL>]P<\u0006*\u001a\u001c\u0018\u0001R+$\u0005qpT\u0014T\u0012\\gqPi Kکx\u001fzٰ6\u000b&D\u001f \u00182yc\u00031.2'TV\tcQ\u0015\n÷h6|7<\u0004U\bqҚDDe&6Ʋsƭ+}%\u001fH\u00119\u001a-org2/\u0006Ѿ8&B̧},mu`C7dBɃ}@\bcj?\u0018\u0006e߅T@и\u0004(\u0011#i0\u001b\u001a#օq31>\u001dZӘ\u0002$f\u0015%H\u0005ǏHy\u0012\u001avJ\u0012r!XE\u0007\u0010\u001a}U\u0011iiBex?\u0017[hAկ)܇[Rc^ZF\u0004\u0002@e\u0001\u0011\u001e\u0004j\n\u001cf:L\u0014`0'@d3h(亩?P\u000eH\u0015\u0014\u0014I\u0015Դj*e*h\tv\u00052T\u0004sXRUA1w9V1\u0002CB\u0002\u0003K\u0005ԟ\t=|upq┍\u0000w衆\u0016$\u0000PQ\u0003/&\u001dx@y\u0003ϧd+̝Y&\"\u0013y\u0003ab(h\u0016\u0010E&3\u001aˋPF}X|G{\u001f\bs\u001a\u0014LY}>ղ(\u0012S\u00009n;V6\u0015KW\u0014|\u0015\u0010%\u0018mLb&:\u0017\u0004Q\u0007c1!\u001b\\\u001bX]@=\u0000ʓЅ\t\u0007\u0002)A`\"\u001a@$tr\u0007\nk$w^&)p\u0001-'S`Th^1dD#E\u0003\u0002u4Q9u^\fK;0\u0004PV\u000e\u0014\u000f(eⒼa\u0017\u0018Z\u0011\u0018\u0003(†[F^+l{\u0000^\u000bu\nc*'\u0010t\bS\u0019+\u00067W \u001dE~\u0018\u0014$:b1P%\u0004\u0000չMh\u0012\u0012`\u0013\tLP\u0012\u0010\u0011\u0019ye\u0002G@Y\u0014\"ظg\u0014\b#s\u001b0r2(ÖoGsy#ӹ#\u0011\u000e+O\u000bQ\u001f\u0000-cHtA\u0019F!*}2z[\u0006-%q)\rF#f80\u0019\u00124]m|j6?bb\u000exqD\u0018HGcW\u001e?\u0012\u0003\u0004\u0006\tH2l\u0002+\u001fZ׆\u0005(UԩZ\fT&\u0002*3^\u0004DI#&%3\u001d/\u000e\t*sOJ#m>plѺ\f3L$k`%\u001b/lGJ\u0014\u0000?\u0015\tQ'QP\u000e\u0010\u001a\u000bX\"ZUT0\u000f8\u0014WiG\tCC,dX\u0001t*\u001f?U\u0016\u0018\u0013\u00059&b\u0003ʎR\u0017\u0001U\u000f\u0005X[\u0002\u001a]\u000eX뫶K˕(\u0007\u0017q-\u000f\u0002A\"m\u0015t+pvV^vif^\u0004\u0012u\u0003\u001dM2\u0014\u0019d\u0004x}\u0007V^JP^׷_\u001b\u0013z_-g\u0012U[zϢaֹ}\u0013.یm\u001b\u000b5\u001dU\u0006R\u0017C k^9kZpl?'ZUɈ\u001f3\u0012CW$O볞23VX\r<\u0015X\u0013MD)@eST\u001d\u0013qwT7*O\u001eÝ'7T\u0007&U@W?1dgFW\u0017Xl\u00071?\u0016HFWs3e\r@'-fNA\u0005FMQ>X`\u0012e9~\u0000N1iuP:=K[P\u001eS7\u001c09Q}1\"c0 96:/z\n\u0011?\u001bqB>\u0014\b|R\u001dethJ䬢yJ1uJ\u001fM'RO(yUz8\u0017cySL(;\u0019WUz\u0005Pz\r\u0004Pz{J\u001b\u0000۔\u0006t\u0010\u000f\u000f\u0011E\u0018|\"zCh#z#E\u0018^\u0011aDOФD)s\u0000(ѻ\u001a(ѣT\u0014't\u0012=r\u0012}e#\u0011\u0006\u001a\u0006\u000f\n\u00138Z\u0003qDJw\u0007u\u0012*h9[ԐΓm\u00016^\u001dHB%8h3\u001cB\u000fi5B\u0003w\u0011z7c>,B/(\u0017O\u0014\u001fIo\u0006y)\\\u001ez{\u0005ʝe\u0011?c(\u001e\u0003ĄK\"CA]+a!\u0004KN॰\u0001%z!+\u0004\\z7\rȂ\tz|A.C\u000bv2>C\u0011@/\u001a\t:kAf# I\u0019\bT\u0006k&<#>$%\u0001L%|eG\u00014\r\" 562׀$\u0007;(\u0003\u001e\u0006_T 7\\Ɂ<\u000bMA\niR{`\u0005QWJAvjNA\u0003>\u0019lras\u0005\u0007Y%dy\u0014$7>GB+\u000fA4\u0014UZ(*M\u0003\u001be3ql8\u000596)\u0012h\u001f\u0012S\\1\u0018\u000f@nϲ`Ç\u000e5!U Qx=Jp\r\u0017\u0004\u000b/µ\u0014ӨZgTC_pTMr \u0010Ŵ\u0019<+QȈ%(| MiV{*x4|]`\n`\t]\u001fh\u0017-o˧I\bi\"\"ď`詃\f\u0004߲@\u0004@[j\u00041HR\u001eTwL}j\u0004\u0018~\u0000`1x\nPɨ}P\u0001&\u001fAeb\u0001\u0007l\u0005螄\u0019~i{⍈w\u0012E]\t\u001d9z\u0018+4F:\u001dtϴ\u0013KZ<\u0007-֜4[PRǨ\u000b\u001c/h('Pʉy\u0005\u0000j\u0016$\u001b\u0006\u0001\u0005Ć\u000eD9{YrAQA\u0011\u0004-g8\u001bMR\u00071&.V\\eFm頥i\u0007)]\u000fԑ$5uz\u001aeՒވ\\KG;?\u000e9rHT\u001d~~\\STx?\f\u0001\u0000T\u0006ZeR\u001ei/\u0007ȺrAR(=sH:ql>;$\u0019y&%ডBXQ ˧+\u0007B׻U>V5.\u000fK\u0016,u\u0010A\ty\u000f?P \u001dx+>-C\u000bz\u000fk\u0012\u0000\u0014+?Pяʀ\u0004\u0017$GVy\u0000\u0010DSpy0* (Dr=\u00063\u0011](K@\u001ebK@b+؆\bM\bD늺8\u000b\u000bI[@Y2O2L\u000b?k\u0012<`{\u001f祍Ae[\u001fpIH:\u0000\u001a͟f\u001b\u001557\rlY+\f*\"`fTC\u0000Q_r\u0012m^g\u001f\u0018\u0011\u0019\u00163\u000brkxPRq(emc\u0001nj1oeA 8S1\u000eHk\f]\tS@͛ W-r]Vrć\u001c\u0007\u00168x\u0013\u000475DP4m\u0004e@?B 0y\u001c!<7T6CT\u000eBx\u0018J3\u0015I\u0012\u0015\n?8l:!a\u0014d\u0006\u0019܄%c@2ŗ䪷:\u001cCe8L0\u0015\u0012\u00045FwqIᆐ\u001f1\\\u000e\u0013\u0014B9\u0007RQhJ\u0004\"\u0018g\fu&\u000b!ot?4@\u0015\n/\u0014PD0R`@\u0002y]u\u0004Ғ\u001c\u0018\bj߄\u00106\u0010j]tbdRt \u0012ݧ\u000f\n/xl\u0016;|W\u001a-\u0010d}p؄\u001cz\u0005ِQ\u001aeH\u0017\u00074\u0016XkE8/-)m\tV\u0006\u0013(\u0012F!\u0006D?x4\u0014\u0006īĎ>\t\u001dyX\u0000rD\u0000\u0011Da\f\u000eJ\u0019F|B3\u000b#.-/D$}^\b\u000bmOc\u001982:abwch +yݩ\u000fc.^ (\u0017\u000e^@a\u001dH\u001c\u0017\u0007咳`\u0005Ww\u0012GnXsP\u0017G)t<ނӸ\u0016\u0011\n_ˀlMe\u0007\u0004\u0010\u0019\u0018P\u0017|\b0a'\u0001K\u001fش*\u0000$)8e@I֐/|z\u0004BtJV\u001cZ\u0000\u00000 $=\u0001|\u0005H\f\fńy\fb2}·P|?y42X\"W\u0017\u0010\u0013B}88n{\u0018\u000bVTE\\\u001c'\u0002\u0019Pu\u0003\u001fW\u001f\u00005\\\u0006dL$ǵ&(\u0016X\u0002\u001e`6w\u0019i\u0006\t+?\u0000 \u000e\u0015\u001d`j\u0018R$%\u0012Ҥ\r\u000eCn!\u0002$P\u0015O\u0017+qC1\u0002\u0000#\u0011FbnY\u001f8\u0005\u0004KDeQ\u001fbD\u0016\u001cnw~VUC=\u0000n\u000f\u001e$='\u001c\"&M\u0012c1#IM\u0007\u000e1\u001669\u001dɃ D1in\b\\\u0012Qtc9!\rڈڣ̵Q\fg'0pNAiQ\u0016F͠\u0005.HA\u0007ӒtFV\u0017If'\rφ\u0007\u001d NȼZB\"d\u000f\u0014)U#:\u0004M\u0004u\u001b?Qsp,J\b2\u0012KGK\u0003 *A\r3e\u0007Sp\u0011*㜶?J M\b(R]5jT\u0012\t\u0002YC\u000eP}\u001fW#o'?\u001a/\u0006K\u0011\u00104\b\u0000]\u0001ix\u00128A٭r\u001a*@\u000e:\t{:\b\u0000\u0007\u0000\u0001\u0016s\u0006R \u0015Hq\u001a\u0019\u0004T]{\f*n\fk\u0007ЅhE\u0017\u0019Mx\u0016j5p\u0018\u0000\u0015Q~\"R\u00058F\u0015s8Rőcc9\tATE\u0002\u0010P\u00049ŠbAgHtM\n?D\u000b:o\u0006|҆\u0010l\r9ʵ˼|\u001bP\u000elgm\u0004+\u000b\u0000\u001f~8+Dƒ>\fsό\u001fn\u0014v\u0019\u0013;-1\\V|b9$2\u0013NBuu04C\u000b\r\u001214\fV;{\u0000\u001b~\u0001v\u000b0\tpm\u0016\r\\%H\b2\u001c\u001d,~W\n\u0018M\u0002AD@)B\f6\u0005\u0007\u0006g\u0003_\u0000fz\u0005\u001d)Q}6\u0007T$ܸp4Q4z#a\u0011\u0004\u000eӇH\u001e!i$\bR;\u0003$\u0016k$'&yM\u0004J젙WR[H׸tyNfxNB1A\u000f\u0016ub\u0012S:!\u0010\u000f\bRM`D\u0003'@&ɱɧ%)\u0002\u0006P2pK\b\":\u0005oye2[@Y\fq!<#\u0006V#z\u000f-A3rfq煃\t\u000e+O)\u001aOD\u001f6\tKz\u0012D*\u001aK0RtʎFV\u0015\u0010'Z~\u00003P!6.bfPF\tjMIh\u001bI7Q\u0004\\FCYNd5b=(^\u0005\u00061c\u0010 Q\u0000I*\u0003DFA7i\u0003\rdLȰJU\u0001HfC:\u0013+\u000f\u000f&\u000fl\u001c\ba\u0005\u0014ye\u0018-T2\u0003+\u00014=sk9@\u0006\u001fN\u0013J>{ѭ^Xfˉ[\f~5R\u0003S\u001b\\#\\\u000e\u0004^\"b&\u00004c\u0006P;\u0019S\u001fR[|T?YaZE3D.\u0003l\u001a08\u00187&\u0007؛iG\u0012U\u001fţ[eaE\u0017\u001a\u000brf\u0016\u000b5Xs\u0017\"z70A\u0006\u001c\u0000(v@)RÂ\u0010\u0014X띈\u001e^\u000fn\u0014}ol\u000b&.d]\u0000%qYanB)\u0010\u001a\u000e͊^6\u0010{qiR?pwg-,\u0003W8\u000foc4xN\u0018VS\u0018\u0014\u0003fu}\n!MzF\nt\u0012~%P¦ZhZ\u0003hzL[\bZ\u000f*3|\b\u0018\b8ng)\u0012l\f(h#2TX&\u0003xHV’c|\u0018Gd\u0005\u000bb\u001e^=ie\u001eLJϹ\u001e\u0000whb'\u0014\u000b'x\u00162=eǝu\u001d26 i\u001b13I:ܚuuo7\u0019BXR:Mm\u0018Dj\u001d\"\u0007&\u00115n\u001e\u000b'3kL*Sbk:;!0\u0000\u0014\u0005sz@Z֨\u001fUoeBh\u00039l1z\u001c\u0011T\n}Ƀ\u0002O\u0003DKPQ\u000f|V=={O_υӗ\u0017ޣO\u0003$|>eOϐ/Vxs^{ov\"+\b=E\u0017mH60'v\t\u0005mOD\u000fxIFK\bҋLu9\u000eQz%)=)d֔^3\u000f,9T\u000f\u00009\u0001TzSzy)}ZJ\u001fkJ7*\u001fmɷ\u0004BB\u0002-sX\u001b\bp!yɓ\u0017I\u000b\u0013{\u001e\t4@@,0Y!Dlz\f\u0019%1m\u001e\u0014\u0000h\u000f2@\u000f\u0019P;.'_\u000f~s_ҟ0\u000fMzCLE'/\u0011p4\u0014\bh-\r\u0007DVi*\u0010\u0015\u0003\u0004\u0002\rB\u0015Ga?BH!\u0018!4$\t\u0007G\u0012T x\u00050s\u0018.?\u0002\u0017ڂ\u0005m\u0007T}\u0006\bL\u000f\u0002`,φ~`B(\t'Xm#x[>upƚ\u0014&iF6\u0000Q$z99Zc\trsPx\bVe>2\u0015GSo%Ń34y\u001a3H\u0011\rendstream\rendobj\r27 0 obj\r<>stream\r\nOsвb%^GXȫR9![cHmrtp\u0003\u0015\u0001K3\u0018\u0013\u0019~m1L~%RBO*ީ{\u000e}P5u3Ɇ\f~\u001c~(%iNDDh\u0004f\u001d[H\u0016\u0019͂\u001a?􂒘 Ԣ,S[4Y#\u0000BalE\u0007/r\u0018%\fK&$U$\u0001I@.S\u0007\u0007>KSA=@{wJ\b\u0019pV/еY*0a]5#\u0012\u001bzk84̌\b\u000e21\u0000BNeM2\rRJIb\b!\u00078\u0004;=\u0001,DN[)WFa S\u00161\u0000ZC1Hf,Z\u0003!-vzɇ}Z(\b8BX?!x$\u0000P\u0011Ja\u0010t\u0007\u0014}\u0007(Q\\9gY9Q4hАiVI\\\u001d`u\u0005Ҭ֗\fq\u00151{?R\u000f4GDDe\u0018+\u000f\u0000jLR*jׅ\"H|\u00181*ѩ(5ϫ(=\u0000QpI)lI\u001a>1s2~Ռ\u0000&~`ib]ҺCҸ*&j>#w̓ձ\u000b\u0003\u0014\u0011\u0014O&Ap16\n=4R\u0018]R)\u0003d9#\fE\u001e\rmj\f\u0017f\f\u0018N\\bj1fԴ28U,T$r_U\u0013LTILj1d\u001b#<ַ>X\u0014\u001f\bof*Ht],{Y\u0013\u001fpK\u0012Р\u0018l(E \u0017Rv*\u0016+\b\n\t&?bKǎ%\u001a\"H' M\u0018>l\u0000\bRC\u001f\b@RTrUnh-OPdNr09`?*ӼⷡN\u0010\u001c\u0003\u0014gdZ\u0003\u0000V#eO|/^8\u0012AINDp-$*jZIԓ\tm\u0015ձ6\u0003YWTS_\u000b`]\u0014\u0000kZϲ&R\u0003s;\u0016\u0014eP;`\u0006_g+ udłJ13\u0007\u001bӄ$'A\u000e\u0007z01*k\u0003Eج/\u0015:?0Y=R\u0006\u001eV\u0006\u001e:\u0004\u001eʮc)`/\u001cM\u0015ٺ\u000etц't\u0005'\r$s\u001d-LF\u001e\u0010,\u0003\u001f\u0012@ir3|pgd\u0000/U!մvv\fENp\u001a\u001cNh.\\\u00112J\u0018+\u0010B\u0006,}\u0019+m%̀>\u0003\u000b\u000b1+ұAìݣM-\u001b|$\u0013B\nP6*hd\u0000 0\f\"rI3\u001fdJ\u0013\u0019X\u0004\u001ds\\\u001fS\f\u0002Pye\u0015J-\r\"\r;.\u0006N\u001e,267~*%V\u001e.\u0017VrIHF\u0011pϋ1'$68\u0011\r\u001f<\u0012t!$|ءۤ\u001dS^E\u000f\u0003q\u000fMI;EH)L\u0007E\r\u001e\u001fe9ˀ\u0001M_\u0003,1hb8\u0001nW)A['~\u0011\u0019JFswD\u0002\u0005Vq\u0006\\up\f\nkz\b\u000e?\u0000\\h;8eVLdǣ#Q!\u0019(\\@!\r$aIQɗm,%tlj`BOll\u0007\u0016/]\nA\u0017TD\nC\u0001SOA\u001f5\u0005C\nMzU\b5\n\u000e\u001aԨrl;\\FPX\u0000\u0001 ֺ\u0015*̼YqA%\b@\u001c#t&? tݢT\u0006\u0015,\u0004\u0006\u0014\u0004\u0010͸ǯ0.0\f,\u0018\u001ep/`/aHsn\u0003+N\u0007M\u0011C\u0006%Z\r\u0004R$,F[)1䑖\u001b\u001dLN0\u00127p$KEԢ(e\u00188{Z6Ec5v]j\b(\u000fk\u000b\u0007=hNJeToFA/8\u0011bB\u0013Ә\u001eQBc|\u001b\u000e \u0005\rӚk\u0011j\u00184.eFq\u001f\u0015y-XMH\"my0HQ\u0016feT\\\u0003\tQEN\u001byRi)&\"\u0012M\b\u001a$\u0012[k`+8u-~ E\u0002\u0019saq\u0012dKC\u001c\\\u0007'\u0013\u0007ևC\u001e,>L_@@\n\u0011CX)MR K)\u000b8]\u0016\u0011W\"S4Mh=?B9l4y\u001d+\u000b\u000bQ,D\u0018gl `h9\u0006\rQ\\}8Hȼ\u001aGn\u001aQ\\'\u001cxJHLWH\u0010V\b\u000f!xȽIWH\\4B!i\u0004VE2)4(HG@GW⹑VD;L\\%Tj\u0014&y<\u0000nH\u0003\u0000Љs\u0013\u0000g@\f$F\u0017\u0011\u0001t\u001e\\W\f\u001bMFH_\u001e'\tAk\u0017\u0015;ʉR؉̋\u001dLLG\u0018h45o~@2^\u001c=\u0004\fa7L\t\u0000\\n\u0018*G̥\f\u0005Ĕn\u0013&P4ŠcUV>2/mX\u00008\u0005F\u0002\u0001oD\u0014Bf#\u0003\u0017\u001a)+mL\u0016\u001b\u001ai\u00159J%=va\"?3+S)w*\u0000E\u00180\u001c\f۝qAM15VUq\u001e/SR:\u000f>t\u00076\u001c99Q@QK;#ǀ\u0014\u0007\n-PL8P%R[Aѭ:S)\u001e\u0012j\u000b\u0007gw8(2q\u001aI8(R`\u0001\u001er&d0֑y\u000fw^\u0000\u0003\u001ee\u001aS%\u000bՁ`4h_Q/`^^߼^\r;]2ֹG6!|c\u000exR.vl8-\u0013츖e6\u0015\u0013\\i(6j\bis[\fϡ_\u0005ڷI\u0019qFSQn\u0003(S6.\u0006\rBA9\u001d!\u0002)\u001fHԢ:\fk%7D\u0019'<\u0002~y>r%)h\u0001EM\b;G'\u0010\n^I\u0010T'+\u0018aTzPXW\u001au\u001c\u000e/&~+\u000bƨzlj\"j)\u0006Bmf8}8Fާ\n?wYl\u000f7Ѝ\b6\u0007\u000eЯKx^\tX.F^u;bBC_̪$\u001aFp\u0012dPJNm):,!Ho#zB&IiVdH\np\u00025DY!J\f[8\u0019\u0015b\u0010Vl-^BV-B\r\u000b5\u0011\u0007\u001dH\u001a,D,9\u0011̘|h\"0KœM$x\u0017}szml@\\\u001f E\u001b\u001dx\"@(3&dj\f\b\rš\u001f:q\u0005&ī\\8-\u0007Jv\u0004\u0016\u0006Q\u00129FP{P|\u000e}\"(C\u0000\u0010u,$f\u0016bh\u000ez\n\u00039\u000b391PP\u001eшҠ\u0006OCNW~_\u0002V1,Oݮ&Z?Ye3\f\n6'-U\u0019\u001d\u0013{\u0007wf\u0003gHc\u00111u\u001b&$\"BPI\u00065=\u0001;\u0011h㑬\u001f\fb\n\u001e&j}II++>Vb\u001f\u0010\tQ\u0012gu@'hC8*K)\t\u0017\u001f\u0010W;\u000e\u001dhm`~0 lI^\feLR:4\u000f\u0003\u000f1P\u0010]\nΙkr^S~\u00004C,\u0014%\\\u0003PX\rvHN]E^]F\u000bv5j5\u0001\u001e,PlY!J\u000f\u0012\u000b\u0007f,yp(\u0004q8\f\u0013,xL\u0002\u001c\u0012\u0011=\u0015Gi$\u000f\u001a+_\n\u0013\"\u001c\u001a\u0017 iB\u000eD R\u0003%\u0006i\u0019 ]%hZFt\u0007?\u0005f\f\u0013DcHV\u0013TL݊\b`,\u00070\u00026\u0017[6D}\b\u0015\u0002\u0001\u0012AHp8Ϣ!^~P\u0016\u0007a1GpF6E0.G=\u0019e^m\nΫ\u00134\u0018N1ү?l\u0017lOCZ\u000e#Y:`6lb\u0000%;&,r\u0014\u001e\u0013\u0002u\u001feb\\R\u00137\b\u0017o^km\u0018$\u001f46\u0000C\u0002\u0002 \u0002\u0000CI(_Z\u000f\\D\"\"#\u000bEo+^\u001e3[q%x\u0016\u0001R\u0010VatMr$ w.PĊ\u000eD\u0013\u0017\t\u0010\n\u0014**yP8艷ճكl\fx;753ɍE\u000e0+\r>^X\u000e'dDi\u0001\u0011<'\u000bM,Mb J\u000eL&\u0013\u001aV\u0004h)tқ\nA\u001fXmQEJnE\nV\u0005&,dUK3@Va\\\u0000T^a\u001d\u00156\u001d\u000e\u001fa06\u001cA\ta)+\u0006\u0004<ƈ\u0017kd\u0007HTQFvcR\u0018\u0004\u0005b\u0010\u0019XB\u0011$\u0012R\u000e1oJfHjiJ>\u0012_}x\u001dO\u0011y!\u0003\u0001Md2 #FJOD<\"-.CD\fN\u001c\t\u0011&L-\f\"z>\"n8V\u000bȠg<\u0016\u0016\u0014ʘ ͆S:A[>~`d$D.ϫ)yQ2zOK\r\u0004\u0011Pl1\"X\u0010\u0011~yi&y\u0007%.HMBFd\u0004´B1e\u0002\u0015\nfQ-?0)\u000b.95.\u000bȂ؎\u000f;\u0003#&F= \r\\8\u0003m=|F,PdbEX\te\u0001N\u0012\u000bun'wc\nM]\u001a\u001ff\nL\u0012:1Ɲ\"ٶ\u0002\n*J-\u0004\n\u0003e9aqЈzgPH7\u001aP\u0004X@腓w\u0000ގC;\nث\tJTe\u0018\u0002+n\u0018c\u001aViv=DEnΔ$N_kL,\u000bf\u00036׊9\nqVI鐙\u0012,GxG0\u0000\u0016\u0000(\u0019X!^Ka\u0001\"\u0000?%tziZG? ^L5]'1ͮ\fХ\u0013b3wc\u0011/\t:\u0006\u0013H\u0014\u001cE\u0019!VT05l\u001a^\u000fn2G[\u000e 4\u0003ŨS6rM(U\u0004H\"d<\r+ )β? Sq\t8/jzMi\b\u0004\u0003|'=U*\t\u0015TcqX8\u0015\u0000`X\u0004R]P\"O\u0003o2wvfA`B]Z(l»\u000fx9ʰ5Cc*i\u0015Bqw\u0016F):ޡm\u0005\u0011nCځ[\r@bK\u0010Ny\u000fD߯\u0002QEȀGu5Trĺ~ٮj]\rۮ\u0016\u0003\u0019p\ny}FR_ߺכ?ܭ0X\u000f@\u000f7ۉ\u000b2abRb\u0005a=ݰ\u0004-Y\u0005}\u0016g\u0007c\u0013]\u00033Wp\u001awty\nj\u0005eht\u001dsu'D\u0001.(-0&8,U\u000eЃ+V\u000fȣA޽P}P}Jv\u001379\bg&AIbZRG7x\u000f\u0000ޭ\u001c19\f2\rQQ9\u000f\u000fX4\f\u000eaX!*1ؑk>\u000b\u001d=QH#T1P\u0018\u0007\fS\f\u0012ԻtL\u0012AAĠ>~\\P/,%,\u0012fA&w>:P\u001b%5B\u001a\"lqͯ\u001f\u000e!G'3.\u0018d\\\u000fJ\"\u0002Bf\u0002\u000f-[!\u0004p\u0000JЂ03\u0003\fɌTx*J&#\u001a\u0001M-\u000e0*E\u0000\u0001h\t?\nB+sxG\u0011э&(d5HHVcĵZ%H\u001au\u0010UɏƄ\"#pQ\u001aR!SVjI.\b\u0019\u0003PࡪAI)]K;\u001bN-&\t'][e[\bj\u0007\u0000(ZUhUF܍_jQj[H!\u001fHyo4U9%\u0000s4';k\u0013&Ȥ\u0012\u0012>mЗ%⠦0߆̡U\u0006_ꩵUDZfoYV#\u0001\u000f\u0018\nS.M\u000fCL\u0005\u0010^՚2\u0017P8!k%NR\u000b\u0006cy!.I9\u0014Kph\u0005\u0001P69T\n\u000f4R4\u001aBc*EM\u0000dB}i\\\u0015%h[R\u0003k\t{\u000eC\u0007\u0012\u0007n=\bB,_\u001e0\u001d\u0003\"pOͨ\"$vT/G\u0006qTuex\u0015\u001e0.I\u0011ɫ\u0000ZP]e\\\nu]K\u001dv[t@R\u0017n˄\n_\u0000xC\u0007op\u0007U6X,.x\u0016\u0013$@K\u0018\\J\u00078EOOSzV\u0011\u001f蜛\u0005\u0007Cyp\u0011]Q*q\f\u001cxBIk&ѫlv\u000e0zp\u0007c1e2z:\u0019=\u0006`\u0003G\u0005\u0001a@$_%Ì\u0017\u000f\"lA|.\b@iG\f=0AF\u0015\u0014FU$*\tɣ\t=fՄ\u001eWeB\u0003\u0006`\u0018\u0012\u001f&\u0002~ \\A\u0010ߌ\u0017\u0000\u000e%YehGyN4:{\r\u0000y1ж\u0017?/J9>\u000f'(18PH/V\u001f\u0000\u0007}n{#:\u000f\u0003ҁm+n\u0000\u000f\u0014\u001f*\u0016QI\u0000dN\u001aT\b4ٖ\u0002o\u000f&%\u001dEo\u0000z9\u0014z^5=\u000eN<\u0000I<_7oє%iy2|\u00076P\u0010 |\u001a8\u001e^\u0016\u0007<\\ʎF>qvña|J`r\u0010%6#utw\u0010ίQzw;8\u000fBΟC\u0000D\u001dyAy\u0017\u0013p\u0005\u001cyy\u0000\u0014\u0003!At\u00127Pw\u0012\u0001=\u0012\brhh!y\u0003f<Μ\u000fO\u0004k\u0016\u0004}\u0002y\u0001\u0016\u0001y\u001b\tMq>E:\u0003+GEfaI5A\u0002一\u0011s>IPDBXR4^I\b\u0005hDi>\rߐ'*]m\u001egu\u0005V<7\u0003a\u0018E޼\\֛??w\u0006_a+b(b\u0000\u001fIE\u0019A󩊨E\u0016B$r睿:#EĜfhCa\u0007^\u001dі\u001c(!ģ\rY'vH\u0012LL\u0005^Suɫy\u00192/R\u001cTGQ:<&3\u0003y<\u000e0}D\u0015T\u0004\u0014\u0014\b*/5@sT?y\u000b,\f]\u0018NJAtV4\u000b0Kup3-Tw5ڒ\u000b?.{-\u0007X\ba:HPo]\r7ɨ\u000f\u001f!\tGG\u000f>/m~vG3\u0003ڌ\u001e2t\u0002\u0014!Uv\u0002خ(\u0004\u0006\u0017O7y9\u0014 Z|\u000f&\u0012\u001653Ah?\u001aZ!o\u0013@M\u0015ym\\~\u000b'el\fXʺJGt\u0012\u000fl=鰂\u0019\u0004^!W\t\u0013;L(X\u0004m/.Q\u0014*\u001a\f?\n\u001c-\u000e\u0004w\t/j\u0016+\u0012\u0014#y\tC'dd2yœa\u0018ؕB\u0019)\u0003XUPp-(2/y0]4ccP5p;VAlR\u000eƋSXO1A̕\bm\u0014fgW\u0013)&0:\u0000F0]֋pm\u0007]\u0000`\u0015m1M\u0006^8\u0011ہ\u0014z1\u0002sI?7ԫ\u0001W1\u00032ۢ\\\u000bx)\r\u000b@\n`\"c*\u0013\u0001l\u00155֮_Ѱi\u001e&\u001f6c{\u0001\u001aQȧf\u0012b`%\u0001IQ5Fn:\u001cdʤ'\u0011j:yP;\u0003y\u0012)\u0000UdX9FOB5\u001dj˳_\u00078۞c?_\u0018'P$\u000f@Dn \u000fJkS+\f\u0012U`o݂G\b)ԯ3\n.\t\u000e\u0000\u0013ރPe>\u0007\f\u0013.Moy%$b\u0003i\u001eVmg3wIΚ~\\\t\u001f\u0013fl<\u0004צ!\u0006\u0013N\u0005\u0004\b F5)\t\u0003'*\u0001y\fPm-\"\u001d\u0013\u00045p5z\f& yǸ$A~\u001dZ)H-^}bI0\u00121`4:{*\u00038\u000b{ 5]2\u0003\u0010gt*?\u0017K$EOaG*1\u0005\u0017R_\n2\u0015}u\u001f@\u0006@\u0002fi\u001c\\-i:=4\u0005G,LcզHo\u0001\u0001Di5gwy>Rp9\u0012 Ȃ\u0012@oл\u0018\u001b\u0000}j\u0000\u000fp~\u0005\t\u0005\u0002\u001a:M\u0004\u001a8-5ϚB\u001f?/\u0000\u001a\f҉\u001aH,R}\f(9XY\u0015\u0015\u000fXsL\tb;#I`\u0007i:E9QEÇ}u>\u0007:oî\u000fhe\u0005y@z~s[g(y{>&\u0019\u0006`\u0001\u0006r_e6IDR\u0014]ɉ`\b1\f$!*ɜ\u0018nΧyIxR7\u001f\u000f͟Ik󂸵\u001do\"W\u00118r/Ói\u0017+\u001b,\u0006*\u000e\u001f-UwmW\t\tyc\\`S\u000fRBDOH\u0000\u0006=hK?HdK6GBk|{6/&ۼ~6p\u0007/E͏&\u001bڗP\u000bXCF\u0015&.,\"XZAF\u0015\u0001˪\u000e'V,@Լ259?hI<\u000b5a\u00114 \u00104?dͧ\tY?ajʐj~4\u0007u;A\u000f%\u0018Uv\u0002И4ԝ8`\u0010^(\u001cc}K0QG%\u0003w\"(p*\u0003\u000b:%b\u0007{lr°|Ok*߇}J|\t&^߷^&L񽧓^s\u0011\u0011>\u001bu\fK\u0015\u0000l0\u0010<\b\u0001\b\u0012\"\u001cر\"h\u0013\u0017v#;\b+#Jd\u001ed\u001e\u000e#\b̏$x%\u001cJ6g\u0005\u0005d'y\u000fO悚@\tm0\u0016*üW0_\"{\u0003aJB-\u0003!\u0014$Ѝ\u0017\u000bZdnwR\u0004n \n\u00159' \b\u0007\b\u0005gs`s(!{8\u0014]|'a)5\b*\u0012?\u0006NJų%Ae{d~\u0000C1k|+5}1jW9.\u000f~0\n\u0001Pk~H\u000fK\u00190(^ʙ[a$\u0007i0KQ,w\u000f] +\u001c\u0000\u0012+\u0007R\u00000\u001b\u0018)ʆRM7}[GU\u0013\u001a'4Q\f\u0012i\u001c\u0003ӺLy?Aw\u0011ؘ\u0007%I\u000b/>ЄM\u0003'\u0011ݘ1N1\u0019b\u0018)\u00016Z\u0011EÚ\u001fvh,p\u001e\u0019e<2\u001a_\f\u001f\u001dIi8\tm\u0019ZRͧ\t\u0000K8\u0013\u001bЄ66wę0\u0016}eD\nz\tC҄|\u000e\u0017\u0000\u0012p\u0017CZ{O]S(\\\u0011+Ә1\u0014\u0003&F%jW\u0012Cg&^}4\u000e\u001bqp\u0000P\\QR%\"tD\u0004k\u0015wBIGBG󁭯S~ g@\u001f\byZb,rN\u0017\rW\u0010J}\u001bޟ\u0000S\u0017D\u0016%\u0004„2FVwb\u0005\tc\u0007a(#vqlK~6N9sm\u00148tp\u0002xB~@aa\t|\u000f<ֹ\u0010bg,}Ę=;\u001cx\u001bx\u001f\f]\u0014>LI\u00051&B\nt(0gX'@\b\u0006)\u001eB\u001c7p\u0001n\u0001lqzKkrv:$\u0012\u001e橣O\u0015kJP]Pq\u001b7ړ~tmAEH\u001aцr\u0015+'1A\n\u0002ʧLQhahgd\n;V)g$v\f=J:\rh\\\u00065iT:dLiU\u0012U9ҏ%|nrbpآ\u0018B\u0004\u0007BJ-\u0005\u0006!+$\u0005`jn9x4 0L\u001c\u000fh$؜G#/\\\u0010C_h\u001fH-Vi\u0011\tQs\u0011[V\u001c4tPiNU}dLji\u000b5+ <:m'(a/7)غ\u0018Gq!!0A9&\u001f\b\tR\\4FG\u000b\u0015ˮLD(gO\u0005\u0012\fl3#/\u0001ՔEPiI-4TOe\u0015dw,\u000e\u000f0\u0000X]{{ԺC(%`Lڅ1%uI׻::\u001aېёy϶׹;nO:(Rki|\rfBHUO\r^@x?Y ]\u001e\u001aZ7r2\nBV}Q@a\u0016UJ84)\u0006ѫ\u0017aiSKʵX\u00071SmvU\u0010~0\\$:4d\\x\u001d:L7:E\u0014%zd!'ԭQNr]\u0011\u0011=)\rJB{#\u0010\u0014\u0007\u0006\u000eR\u001a.\u0002\u001es*ʘ\bnȮ>v*\r'\u001b$\f!\u001e\u000f\u0010Yexg\u0004&\"\u0017R~dt@`xP\u0015\u0018\u00185z;\u001aD\u001aD\u001aU?el$7d5\u00122c\u000b\u0015\u000e\u0011 KI+9BSX\u0015!\u0007Sӈ(%\u0016#\u0002\u0014ӧ\u0017bl\u0010T#Ȋu\u0012\u0001)`\u00191\u001f\u0013']h%z[A/Þq\u0014\u0003GJb!q3\n\u0011(\u0010\u0012\\j[h@k\u0016g\u0001\u0019\"bx\u000b\u0016p\u0011DONg$M\u0006PL\t\u001a\u0011\t\u0005&\f6\u0003XAV(\u0001\f\u0018-\u000b8E<\u0018=(zcc\u001c\u0018\u0006Gl;\bY<>`f\u0014@\u0011zr$\u0003\u0004\u0016kLlD?\u0007:\u0019wҚ)\rx\u0014\u000e\u0016HY96\u0015@곁ۤi\fv\bjPdt̝\\\bh`S&N{\u0000뒿&)MJ4'2\u001aR\u00042/\u0019\u0014gP^@a\u000fH\u000eBE@}Dh*\"ݍ\u0011\u00076 Z#y1\u0002yq$a)\u0003+\u0016\u0002@jQ6]\u000e%\u0006\fθߥӬ\"YB0\u000e6^\u001cn;\u0019“~^\u0004\u0016\u0006FtԐL5Jxsx\u0016NSs,F]X1\u0007LJ\u0007V*\u001216\u001c\t|\b&\u0010\u0015\\D\u0001E\u00100z@k\u0007a\u0005@PL\u001bBG)\u0014@ѭDgfyۿ0Lh\u0010oQehJN*G1IO\u0012NbvdLʢR\fV,nScg~\u001e\u0019w>\"XXkH7a}֊^$άXVև'',\u0000\u0000@ɈՃ\u0000!\u0011z\u001ed\u001b~#H=H$SԿ1<\u0019^h8\u0014ljGt\u0000\u000bh\u0004R6\u0014M\u0003\"9/@:eɉ;NvΩ~h=L?,g/nQ*d\u00037\u0006TN\u001e\u0000:|j\u0016Z'6޴\u0010IݤWU\u000fғ,\u00153@\u001dҗ!\u000eQ\u0000\u001b\u0000E$`HoDd\u0011W\u0010K\u001a\f;FExP\u0002:\u0003(\u0007\u0004hv#G{l\u0014VR?O\u001bF@\u0016&gHDω4\u000fDo\"xJߎ\u0012}lN8N\bD\u0011=\t\u0019\u0007[;\u0010y\u0007\u0012˱8cZ\u0015\n\u0002,\u0006LzBu\u0013c\u001fв\t'\u0011[\n\u000f}Bo]Q\f\u0017L,C\u000f !C)GDc\u001b1\u0007\u001b̆~6Y9&B\u0018\\,\u0012\n$\u001ag^tb\u000b\u0018u\u000e;똘\u0018ys\u0014\b]M?ϓ/S#\u0012YyBE\u001f\u0010\u0005C*+\u0019`\t|LA}U>үϣr֦lXv\u0013J\u0011\rB\u0012\u001d'T\u00182K-h\u0017o\u000b9\u0016C\u0003NkVwt\u001a\u001dz-+w\u001e\u0000y\u001eah$Y?i+#\u0004u\u0005>^$5.sv\u0007,JE\u0001\u0002jo\u000eߒM%*f@LaOy\u0015\u0000b\u0014\u000ey\u0002o-W*ȕo_d?rI6jm6r=:H2WZG\u0010\u001c@\u0011CGD\u0007\u0006\"^R\u0015hh\u001b#\u0006\u0004\u0017/\u0001\u0018pm(\\ah,j4\u000f(i\u001eb!i~4+\u00034T)/\u0010)\u0013~Jh\u0004\u0005i^4|4p\u0007d\u0000vt,q^\u0014&;6v\u0007\b\u0000qI:ޖsn<'\u0002\n+0W@,9]]X\u0004\u0003`\u001d\u0017\u0010|EpAUB\u000e.Fs~\fj|GAj?0\u0013\u000e~\u001e&\u0019c\b{K}{#0-k.tG\u0002ʔIZE\b\\kz&֒tR\u001cie1\u0017!\u000b?0\u0004J!\u0017(\t|h2}\u000eI-\u0015Z\u00064\u0007k\u00077CE\u0001\\¨ȏ\\w\u001at8?qh\u001d:S陻\u001f\u00184\\0\u000b\u0003#\r2TU0{j\u0011D;xf8]\u000ef7\u0012\byaF\u0018#\u0012-4fB[\u0001\n\u0007\u0016a\u0011^\f@Fq($\u0003\u0007iew\r*L\u0016J\u0003Q(LC\u0000\\\u0018[\tSz^C\u001fs!\u000e`\u0011)avwACl pDx\u00163>nT0^(\u000e/\u0006.ô(\u0015&&\u000e7b6&Ӆ:8&\u0014[\u0011&_\u000bpi}&浂P~ >։8c#\u0000g*C\u0001h@\u0011D@fg\u0006 \u0018\u0007zش,\u001fsc&1\u0004`ػEK\u001fa\u0018\u0015h\b0QuG(׉RdUB4$\u00071v~\u0013\u0018\u001fpT\u001eer\u0014ʕ~sϔ\\T`\u000f@6~}4%%%,f\u0018;j`\n5΍P\fH\"V\u0005B>;\u0004\n\u0004\u00019\u0002@!\u0015S1RT,ɀHa|B#ty\rJ<$A_me\u0001\u000bed&I\b&K)X)\u0014\u0006\u000b\u0015BT\"\u001bV<\u0017\u0003G\u000eݴ6\u001e\u0016,\u00198\n\u0000b\u0019\u0019E±‘=hE<\u0012vj\u0013\u001e\u0005h@L\u000bd\u0007\u0016\u0013\u0003|ڑymQxNPԴj<\u0015AT=0cR2Z7\bzaH\u0013,*5\u0007sD;\u0005eC9|\f(gUp\u000b0b+L3LIz]AYPS47\u000e\u000bd\n\u0015\u0001|jxPi\u0005C7TCcR\u001bX\"\u000ej\u0018@Z?\u0012P\u0012\u0018\u001aD .opx݂`@]YKڷ[KC|A(](:\u0012RTSN~ZT\u0002TSH\u0014B?uC%8&\tuS17ztZ\u000f(\u001aPCV.&h\u0012^\"?P;ځ!׬\u0006Ƃc\u0014k$yσG\u0017\b\f?=)[#*!\u0012\u001d\u0019^uD\u001e\\\u0012EVBQ*Dęov\u0002f@칿uu˩H:cUi:a\u001a)wIo\n,`v\u0003:Y\rRWc\u0000\u0011Eߟ򇣘d5\u0012,.Ȉ \u000eЌ\u001b),\u000ea\u0011z\u0003C\u001bw\u0003d\u0012ә1L*x\u0019V$\bhi\u0010&+^\f/)'\f &\f߉\u0005\u0005\u000e\u000e@;\u001f|:\u001aKj\r*NqCk$|D@=+p\u001e7\u000fmʚ*\u000eUB0\u0003\u000bd\u0003\n\f?@j\u0010(u\u0002\u0007΅a1cx'.R\u0003F\t\t|jaDE\bԧSe\u0005at[F\u0002g\u0013\u0001?gM\u001f@+lD\tMa9\\\f\u0006׷MS\u0001k\u000f:,A6Ҁ\u001a\u00111Bpx'2۫\u0015.F/V\u000b@aZJQ\u0004F\u000f\u0019RlRgR^\u001f9?\u0000?\u00131(\u001cU B5\u0000\nP\"\u0007&G[@fh7\u0018C\u0001\u0017\rF\u0001\r\u0019^s+#\u0006N֟\u0002\u00024(u,IDc\u0000%lMY+8>z\u0017<\u0018\u0017\u001aP\u001a$gg\u001d$_9\u0004\u0014싓\be\u0003\u0007(F\bp !DwG8\u0004\u0003(!: <-\u0001HM\u001a\u000eK\u001d\u0000lvRˠ5ZѺthRm\u001dx\u001a!\b\u0000gA\u001cӣFW\u000f\bY\u0017~\u001f\u0018#\u0018\u001cMI\u0003XxD\u0010ҕ3\u0015\u0011\u000fH\u0010R\u001a6\u0007(\u0013\u0005eFV\tӀ\u001f0f]\u0003\u0017.}|ϥ ҃Bw\u001f]8a|\u001dJ)\u0006oh\u0001V?1#yc!ցUdA5\u0005H\u001aicŮZ\fĉI.-_،%zxo Eȣg9cJak\u0018=5F\u0019'{23\u0000S0\u0011Ga\u0010;|\u0013\rh\u0010\u001f\u0018MPMOi>\u0002F\u0007i8u\u0018p2Js\u0018`c|\r=C_\u0017Ѓ\u000fGM\u001cJ#/N\t0'f\u0013zBo\nB\u0003(\u0014q\u0014zK\u0014zI\u0014DF\u0014CD\u0015&{\u0010D8\u000e\rF.}zuGpT@mE Jn<\u0003\u0019d<*>\u0001T\u001a\u001eϻzn)s\n\u0002w,|\"b\u001f\u0013M\tBb 8hV,\u0013`1\u0011y=ت\u0018e҂%it\u001e@|nt7OS\u0000T9UDŽ~zu^4:o]g4\\\u0001ճyl\u001f\u001dAD\u000en\u0002YI\\b7\u001fe\u001e1A},jKnLN4^Hr\u0006F?\u001fw98\u0018Av\u0000Γ6\u0000\u0003pN:wPZ\u0010t~\u0014\u0005yu^\u0000\u001cA\u0017\u0003ݖ|S\u001f;\u001d.(1 K\u0010oP5!u\u0000G\u0012\u0010Z\u0014$\"0&\u000fаN381dGt0o \u000f(9\u000f$\u001dA2r]GΛ.^F|\u00109/x_ P\u0003\f+\u0014֟\u0001'm\\mv\n\u0018c\u001f$<ꉕt ,^7\u0005@А\u001e\r_\u001622YؼD7o\u000by\u0001bȽytdoއGaŦCk|Fd\u000f_u\u0011|cZD^\u0015mM&\\|\u0013r\u001fH\u0016F\u0012[\"sN:\u001fo[c\u0015gYK\fvr\u001b\u0017ODj\u000fPP\u001bq\n\t\u0019_3\u000f)Ix\u0002R\b.\u001c[J\u000e)\u00006![\u0004z_Q=~\u000b>+՚\"\u000fp\u001ãi\u000bN\u0010Ωr\u0002hf\u0015Ië6<ﭐ\u0018L\u0005NƤ+Ip\u000b\u000b`\u0012~1C\u0004\u0004\u001c\u0012,J\tƎ_~2Ɨ*h?2u~|9{4\u0002\u0010VhKl,v\na~\u001eG1`(? VD\u0002кo\u0004pw_!\u0016\u000b~I8I\u001bB*s|*[{|\u0014;) wX-,i\u0003O,nÂ~@$B\u001bW\u001f$\u000fg!׵<Цs\u001b9wUs\"GN\u000e&Eɳ\u0002\\K\n8Y\u0011\u0002\u0007`9\u0011 g\u0007,\u0011BkR\u000bI\u001a\u001fRB#&ֽDqS%\u0010󺄶DݲBGBX\u001fYK\u0011jAWj;\u001flӡd=j\u001aPJſƨa6XH\ba[3)0\u0007ذ\u0010Ac(\u0011_ SR2y\bm\rDl\n\u0012Y\"6@X8\u001dx\u001f`q\u001a[\u0007MtGch gS\u0017%=\u0019/\u0018L@\u000bX\u001bf`28qv\u0014!\"\u0007U\u0018\u001e\u0006`.\f=\u001e֩p\u0000uAwe\u0018e%b\u001beP\u0007,(\u001c4}I\u001an8G\u001b@T\u0018mS,*\fq\u0000Kh#\b HrC\nT\u0017W\n\u0014fb\u001a:\u0000\u0014o\\uIvм\u001e\nH!\u0018a\u0007IqF!e8\u001eEK\rM<\u0015Mn\u0003K\u001c?ߛ\u0018-'h|XBD$\u000fYA\\90;Cb/<\u0016\u0014WjP\u0018S{HqҪ[\u0016\b<>)_9\u0003*\u001f85\u0018Q{.#\u0000U\u0018\ndzqje\u0012IR\u0012f$\u001cK\f \u001a_\u0000@~\u0004C^T(K\u0018Sv\u001c\u001dY\u0019h\u0019SU:]\u000f\u0010D\r\u0017}9Z\u000bU'\u0011*\r#\u0015q\u001a\u000eJ\u0016W\u0002xy\u0000py3j6C\nR'mD\u001c5Z¶AnP|SzdOĄB\u0003R()A\u0010\f1g\u0005'8LR9j?W-AGᇅr\u000bI+<ԡ2$6z/>Z85\u001eHB\u001d!\u0016EAu[\u000e8{`\u0003*ε\u0006T\u0012\u0018\fDcT\u0001\u0016:~\u000b<*B!\u0015LF\u0014RPAD%rjћi-ȵ\u000eARiژ4Ԏl\u001fpnzFk,GZ֭DNiC=iwA64M[\bEW\u000e\u000f\u0014=|\u0016Td \u0006\u0007Z2JW\u0010\u0019\u0013.Kc/EU\u0014\"s;P\u0012ǘ\u0019\u001eZZ\u0017b%!Ѻ\u0002Bv3oڻ6MW\u000bj\u000fuR~8 \f\"6\u0005\u0016Mva\u0014\u000fd\u0018\u001aW\u0018\u0017T\u001c1Lّh\u0004#\u0005u\u000b5\"veF\u0010\u0005@aҴ\\e\u0014:\u0012YD,\tKfش\u0016\u0012i\u001a\u0007\n{qyS\u0014Մ#\f?H!\u001d!u>\u000b\u001an\u0006\u0015!w\\$U\u0010^{dD}z*hSiQj\u0015:\u0000a\u0015.\u0006k\u000f\nqGt\u001b\r\u0004\u0002\u0006kp?9z\u0015B'0Єija>5v\u0007Sj0\u0017M1\u000fbOmce+t\"\u0011\u0001uYmpq<.\u001cG(E\u0018\u001a[g\u0017л!\u0015 4CS\u0018lHA\u001c\u0017\u0017tp}l\u001a\u000e\u0019ȋے\u0004e?\bk^\u0010R#&4F\bk\u0002\u0013\u00047\u0001J`Պv\u0016Kk\u0016 0Kih\u00075wx\u0007\u0003p<\u0005D\u001f:\u001e2..`ƽ\u0017|0\u0007\u0002\u0006e\u00006\u001a\u00115\u001055wr0ƈ%\\\u0018\u001fÍ\tS\u001a\u0017Sg\u001d4r,?\u001e,+R\t?\b2\u0005P}N\u0013l\u0003#R͈QUռM\u0010Q rP\u00195,\t@dX9VN!y0\u0006$R_\u0018bF2_\u0003&+!xc6p\u0015R\u001a!?0\"\u0010#w\u001fԠ\u001fhu\u0019Mj\u0005V\tm/\u0010R(+;-5.\u0006aAP(B5\u001b{\u001eD6[c\u0015u9+zuY>-A\r0\tz\r\u0011\u0011v\u00191'cS`ȇ\u0006@htv4YFl^$ƋJXi\u000f(M \u000eD\u001e컔4s\u0002\u0018\rQJe~4\u0001l\\~`J.3)0F3\u001c.5mPiوUh\u0017\u0007\u000eE#v\u001d\u0010<`\u0001Lf-hd\u001a\u0007>K<+vM*S\u0005\u00000+I@@mV`([bg\u0018ku03\u0001\u0012\u0000)\u0001Zd'=H\u0004\"\r\u0014)E\u001dV%\nR%ardgU\u0012\u001a+t}\u001aVĭ\u001fJM \r_]O2wOzT˻>Z\u000fV\u001e\u0015r^\tZ\u0004ą\u0007TiFBdԙΗ-,@#\u0006\u0001@\u0018פy.,s\u0014kJb&zzѱU_ 1˜^S!PRS9h<\rT\u0004)`As\u0001^8/WԻ\u0011>AQ\u000fP\u000b\u0003:\u0016\u001e\u000bYHe\u001a\u0002\rHЮ\\p8L|\u0001^\u0012]\u0004\bl*}[\u0017\tXWS`z^\u0013L\u0003\n3\u001bL\u001fj\u000e@]\tOUGR1\u001f\u001b\f\u001dŸ*^Z\u0007l2\u001aY \r[ٌ\u00167ϰ1\u000b'}F_ZpE\u001b\r,IzT3~SGҳ@\u0000'-\u001a-{F!FQ\u0006,\u0016^?(.[t\u001d|=2vsCT-埆\u0018D*%\u001a\u0015l -\n;B\u0003/֋\u001eu\u0002\u0015}gŠ\"\u001e\t\u000f\u0001dѿ[\u0000-z\u0016=faBE\u001d-p9DW.\u0005\u0007,\n=1 4\u0007jYe%\u0018s@\rI2Lk\bU/\u0000\u0015\u0000}A_\u0019г2![P \u001fT\u0014U\t?}'Я6;A\u000eKg0t+\u0012ZX\u000b==j6\u00164Ɛp(_r'׉@/rwvx\f\u0012<Մ(\u0005#Rb05Hy\u0012\u0000\u0004\u00072|ބ1>Ò\u0013$GAyψ|\u001e|~|>1_hף\u000e?\u0010Ͽ\rS\u0018y\u0017Cg`\u0001#\u0010-?l#\u001a_!K1&\"nxdS\u001aS=\u0003?\u0010\u0004gym{9x\u001c\u0012\rϷ\\\fχ\u0018\fWýJ>:?η\u0018G̓\"\u0001M\u0011JF\\O5.(#A\u000e*\u00173_\u0012&yI1\u0013AȬ8\bCij!?p5yY!\u0003T\u0012Gc8\u001fR]8?1\\8\u0016γd\u000f/\u000e\u00127'a\u001bcr\rq:;|\u0019A\u001bR\b2\u001a`\u0002`?\u0000bI\u0001,cC\b\u000b\u0005.4\u0013pw,mb#|\u0005˃zHH4D\"\u0003^\u000373\u000b\u001e\u0002\u0005\u0002\u0000j\fEL`+AP\u001e\u0003\u0001\u0019K;27S4dIV/\f\u000e_OY%䋘\u0012\r:\u0012\u000eup&ĕ/\b\r\u0010;DT uX\u0003\u0006.Q\u0003%\u0001[h@aIayf\u0012j5f\"ݱIW01]\rkc\bfŔg[P*P\u0007&\u0017/.\u0019nFC\u001b%\",Y}hB/oBE\u0001_D\u000e0\"F'wRĒѲ\"\r\u0003}.Iqs\u0004N\u0012\u001f薌\u0003\u00139Uѡ\u0000\u0018W/`q.\u0019\u001cݖԸkh+Um>\tʸUL=9u\u001d.\b\u0015!c[\u000f\u0010:19\u000fx\u001by܉b\u001fy\u0011y424\"T\u0013{rMG\b\u00061v4>!A\u0006ˤ\u0003\u0010\u0011-q㬤Ic\u0013C˼\u0012C\u000f\u0006&\u001e7t6/B\\KT\\pᩃ%4#m˜FFj}*j:߫\u0010Onds]_P\u0007\u0000@\t\tsA2+m\u0003<&,\u0001\u0012laDFa\u0004p⺑:\u0010\u0011irBisx\u0019:r:DJ\u001f6%Z@\u0010\u001c\u0012zU*Fn9\f0,Pkyej2]xPB\u0003b\u001fX\"0\u001es\bSBqq:\u000e!xx\u0004L'JS\u0004\"\u000e\u000bv8G4Y\u0007BK\u001a\u0010\"C*;[_R%X\u0004 :\u0001'iԪ\t!gׇ@:\u0001\"\u0010J'sA\u0012\u0019ڿ\u0011ڿ\u0000| fW>\u0000ֳ?0\u00164x\u0011\u0016x:Bj?\u000f\u0012BS\u00149Z\r\u0011\u0000bD Dž\u0018\u000fhm3$ݘq+z%i\"Rk\u0014?GS$\u001aPB\u0016\f\u0019\"\u000fˈ0,\\f@ݍȄS)\u0006\nI\u0010D\rI\b\n/}6]iΒ#H(F=\u0014FRȇ$G\u0000?@)Qj\u0006vr\u0019ы.2OM˴q5A8\t.vAsh^stP3\u000e\u0000\tʣ1Cƕ\u001f\u0018UF#\u0000\u0018'@1W1\\ѨI `7ʖ\u0004\u0001\u0000\fКj5\t򫌙!)8\u0001^g@h=LP\u0019Mٴ\u001e\u0007_ތ\u0015M6^\u0018pII`\u0016sI*\u0018hbiJ\"֨S\u001cgLP4eBk\f%8pjfc\u001fp),erj[-PaM\u000bj$ʹ*(T3.M\u001eH\u0019cC\u0017=]1Cnd\u0018`'!z`\u001fx\u0016/hEj(\u0000\u001c\u001eI]T\u0004ur^\u001b\u0019rיT.J:8ZYS\u0003CUj9Ojh+,V\u0000p\u0016\u001f\b0\b2j\u001cbK&pF\u000549\u0007d )|@-Y!Ժ[[WOd\u0013\u0005*BI\u001e3V$V\u0010\f%\u0017K.'\u0007Z\u001fz\u0018I\u0016!r=y\u0010i\u001c\\!h\bv\u0010\u0019y9۞,ڍ(\u0017\u00011/ib{pQ`pe&H|1#}\u001f8t\\xS#BIx4r\u0013\f\u000b:9xZ\u0006\u0013\n\u0017 \u0005ޑ8'DNj\tB䖈(=-yZi\\o'nh\\\r˔\u001fp,\u0018~\u001cje\bxr`Pq\u00017dԁbM\bVA\b\u001dT\u0019)5-\u0019\u0002dC\"SFv\u0005.\u0010\u001dQQ.n,a<\u000b\u0006G\fLđtդ\u0019al\u0007]l\u0007Ol\u0007kw\u0003©\t,fr\u0004\u0004*\b\u0002gA:\u0018\u001d\u0007B\u0016I+t[SN6F5pB@\u001aQVKeޜT 2\rJd>\u0018!\u0006\nǤ\u001e\u0019胈13\u0010z\u0019F\u0000@b-+\b?ɗ\u0011\u0001\u0002焤[u4qth\u000b\u0015D_)dZ!x^\u0006Ƅw\u0004k\u000feu 0\\\r3$(};}F\u0004`\u0010_B\u0013ë\u0015? h\u0005\u0011\f\u0015)\u001b(\u001f\u0000z\u0004Iiq':)eĚQ|\t\u0007\\J\fµk\u0005h\u000foY\u001dF?\u001f\u0000ln]T#p\u0010\u0013\u001aX\u0001JTZVHx\u001c`\u001bP\u000bV_oc[U!+6P\u0012N\u0011\u0012w\r[/o@\u001aF\rr\u000f14\u0012HP\tU,\u00150 \u000ePS\u0019k\u0005\u0004\u0015iC,ތ&3D\u0001;|X)8'\u0013\u0001X6pH\u001a!\u001eA2ewG(\"!%F0P\n6k2\u0000llF̺\u0006\u0005R:o\u001a(ȸX\u0001M!\u001d\u001aeE{t^o^\u0011D`Dq9\"Vp$+\u001dk$fk&b^&^z)کR(\u0013Vv^\u0004rke4#\u000ftJ\u0018rm\u0013Ib#s띆1A0\n\u0010\u0013N>23y-IPe\"\u0002eфƅS`\u0016\r\u001d2(cp\f\u001926\u0003ȪٴTI+Ɠ~6Vl\u0002t\t(j\rtKrѷ~@<ܣPb\u0000eTٯ5md٤\f\u0001cL91\u0004Cr\u0019P\u001f7@\u001c\u0017f\f@F0\u0018,_\u000b\u0012Mд3\fJ\rɁ_ jO\u0004ȘZ1(5b\u0014ݪ|fa\u001f\tQH?a@Q\u001bFI΁h}`5n*A[\u000e\u00104鉻`)XLP-\u000b+JYpPE \u0015XR'n\u0000$@%1Q\u0006\u0014@q\u00143g\nRѭ\u001a,c\b\u001a\u000b-\u0015RxJC!DL\u0015qEqq\f\u001e{8\\Ԯ;ͽt\\_@\u000e\u0007\u0002k\u0017Ֆ\u0007A\u0018&1,;BE\u000bƤ]u>XՏhOsĬ\u001e5^V\u0003zwpX/Wn\u0007<\u0015L\u0010N{L7z\u0014܍\u0007B%z\u000e%%z%ȁ\u001b=^(G\u0018p\u0011\u0012uD3\tXF\"A?\f)XZ-֪͐\u0017i#\u001c;!\u000bB\u0012$gni\u0001XgG?*b\u001czn>\u0014C0#gh\u0011zm\b=kC/׸\u0010U$\u000eQ$L&u\"\u0013\u0003\t~@Y~~\u0012M\u0003Ȯn\u0005\u0004Q$\u000fmWW\u001a\u0014\u0001\\\u0001H{#\u0006>/nϻ\u001aC\bW[\u0003#ޣ\u0001F\u001eƤ\u0017\u0014/\f\nzӊ:\u001f\u0006\u0018\t\u0013\u0006}u\u0003\u0007y:\u001f.c\n\u000f])SVpֲL,ڳ1`\u0004CE˃\u001a\u001c\u001bb_\u0018y><(<_^gu/gj6f*,YyGe\u0016?k\u0000\u0001\n?O7py\u001879\u0000\u0004\u001b$ \u0015\u0005,[#\u0007\u0007Hm=\u000f|NHґ!Ccf\u001bdl\u0012\fb@xR$$=\u001fޡQ\u0017\u0014\u0002y޴Iyyq:16Mi0_\u0019c\u000bcAp\u000eKirw?>2(aGq\\BD\u000fT\u0006Xn6ķMxЖǷt9\u0014(\r\u001c08~\u0005\u0018\u0018||;en\u0001jOB7Y\u00030͎^T\u0019љdX3\u00058߰D\u0002|\u0016O~7\u001eZY\u00122h![a\u0015%ga\u0014*e\bq-\u000b?(SⓙЎр!zMVq\u0012piܴ`*…ep!Bv+c\u0016-B$.G5G\"\u0006C[ICw(7YlmG'm*(RVQi\u0000\u0016v,\u001d\u001f67\u0012+MioXM\u0007&`\u0004RA!Z2;\u000f;jjCFG\u001f\u000e\u0003*A\u000ej\u0017\r>ҡ\u001b\u001c\u0000h^kEn;$]l%&m\u001c'*':=&!U\u0015\rډ֔$li2^?\u00187Ιxv5}}<(1:\u000fPm@|qoB%(\u001d\u001a0b\\o\u0018BNWm\u0005\u0014\u001b\u0006b!76+aRl\u001eH\u0018'!`\u000b8xΫ\u0016uڄ\u0007*ȴ)/\u001a/:aSʟmY\\Az}^t\u0015!p\u0011|2\u0018RUDqE\u0012\t\u0010ׄ2\u0007\u0017I\u0001b(&\u0015y`Z} $;\bv\u0010\u001dBmX׽\u0019\u0004&B\u0014\u0011Y\u0018\fek*VyD\u0015\u001c8/()[\u0013W\u001dtԭ8cHE7Q\"[ѕ\f4i^z\u0007ëʈ*W`\u0019t\u000bCA\"$\\\u0003ΎK\"\u0005t\u0006av> w&[\u000eG\")\u0013B\u000fK\n§\"d\u0000?D8\u0007nd\u00164-/AW?g\u001fx^c9\rFM\u0004̭XH\u001b(a\u0011\b%\u0016<,\u0011\u0010$4lbW-\u0010G& ]L@\u0001j\u0013džԍ&W+\f>\u001fI|rDb\u0004mdi̤\u0012\"CfK3_t1]bwD2N/b\r6\u0000\u001cT\u0012I\u001dGh4qW \u0007\u000f\u0014KQatȜPݓ]\u000e78ByPP'j9DTD.[{Fdx.\u0010$\u001aHU}%\u000f%|xJKvL\bi+? i`Pxt(+(Q%@^K\u0018\u0006$ہ\"\b\\@fņ\u00199@\u0000\tm\r\u0007~jqʃ\r%\u0005\bF7P$Mi(?@\u0004@$W\u000eJ̨J^0\u0012FɞҼhs͍k<6\u0019dSS\u001e(\n\u001ai\u001d]l6JiU٣4V\u0002p7\u0007&݊E69.\u0012Fv\u0003$)j\t9\u001ayAH\u0012\tDx\u000b֙hSbl&Q6\u0013\u0015alfLrM=%ؘ\u001d\u0017Nǧ!y4f\u0018\u0001\u0002SJAz+U5\u0015W-Br2ڊyδnF{\u000f\u0014eg\u001dJ\u0000\u0019x\u0000\u001fG^\u0014\u001cc\u000fH&\u0003PL60j^gd\u0005zhQ\u0017RАgŦ\u0012SCfJ[{#Hm0WoL*2\u0018YS`Cv\u000b\u001bVa?`I΍t]J\u0000\u001b:\u000b6|(\fZc\u001bc]H`$TÉØ\u001dPPD\u001ex\u0004'EC$2\u000f\u0007X9uRi$X-ld\u0013`e\u0001kSNicù!3/T-Ex\u0001\u0004f\u0015\u0016\u0002s\n-0\u0004r\u00075hLZ\u00181\t9d%fǖ\u0014~`c(C*9\u0011}CB\u0012#d4\u0012K\u001b,}q֫6_A3_C\u0007U:\u0005#k\u001c\u0017!\u0002xh\f\u001fX\u000b\u000b\u001e\u001dx5\u001aRT\n|\n\u0000d\u0011f p${8W\u0010Ќ\u0017b\u000fd\u0004\u0003N'\u0003Ɩ\u001f7@\u0002*ͤao(y\f \u0015R\u0004\nDj`~ Cڗη\u0004\t`D\u001c3Cʲû]J\u0006!f\r*\u0017\f\u00123)\u001bSCw$,D(Cq8\u0013h$G\u000b\u001c\u000e*]T\fp1x`\u0002p~\u0011m$\nDD8(J\u0001U$A%⁢`\u00000\f\b\u0007P@\u0018\u001aˮ/\u0013\u0013hE\u0000\u0000\n\u0002\u0000\u0000t\u0012`\u0014\u0000\bzRZ\u0014C\u000eF2xb\u0000i\b!\u0000\u0005\u0000\b\b@\u0001(HM\u0004۟\u001c;\u001a\b$gݸj\u0002^әt\u0003\u001dә\u001at\u00053WLgj\rtԠ+ԒfjagjF'=͍ә7+Ms\u0000Mg]\u0005T\u0004D\\C\u0002kϨMƓiR7E/͙|S+_vt\r]LM91Ӥ^[/\\tm -.p9\u00178kZ{Vu<\f\u0001s\u001b#\tKݒm71FzY1`V\u000e2\\60뉃۾Uitm\u001c\"\\\u001e⩪\bȃϡ'\u001e\u001c\u0013uuۨe7pA\u00015\u0016\u0004\u0014$LhAJg]d\rV!Vr\u0012\u0018^P\u0002;\u0005d\u0012o\"Ԓ\"^\u0002\u0013\u0011\u0002t\u0016X<$\u0013z۲J֩՝\u001a\u0003\u001c\u0011nf44Uʫ\u0001EE)\u000f\u000b\u0005zS\u0017mxr\b&7\u0001U_D \u0002fN\u000f/\u0006@\u0000$NV)_;v\u0001*\u001b3\u000b1L..\u0007p\u001b䔽5PTmb5Ax<م\u0003\"\u0017\u001cQ\u0003\u00052\u001d-\u000e`\u0007\u0007\u0012k{[Rk\rAnS,\u0004\rT\u00033\u0001\u001d\b\u0007\t;0F\u0010Z\u00104uXAGT\u0005xW5\u0018|HmΘa\u001b\u0013\u0016ءet:\u0014J;\u0018,\u001c\u0013)\u000b+˪6\u0003%&\u0005hx_\tYߌ^\u0005\u0007MF|\u0000\u000eQ=\u0015\u0001[G(]#:\b҆;TF)A\u0014\b\u0000T\u000f\u0016;GG|_$\u0001Xr$D\u0006j' [mM\u0003\fѪ\u001dCL$ȝa\n\u0004pDU\u00056諎2 p\u0003%\u0003՜\u0017V\u0011\u001bf^N݀*\u0018p\u001a\u0000_\u0004\u001eЫ% ]\u0015[dܠB?]\u001bև\u0019Jг kڢ\u001bՀN\u001c\b\u0006i%`Cq^Z^\u0000c\u0018oS$K=\u0003/A\u0012n\u0002\bD.͕s\u001bd\u0003[,@d\u00190\nE\u0004\u00073ai\u001cQ2A2\b\u000eF\u00040F\\ޖOғRJ\"U\u0014O60-\u000b\u0016Wk|tF~+\b\u0016*Ha)d\rF\u00191~\u0011\r\u0012\u0002\u000bhu;Zn\u001c\u001dԴn\"+PY3P\u001d2\u0006Յ\u0002<{h%0\u0001Jj;\u0018,Chji\u001e\u0019m\u0002Y`ÌAXЪr0lBXKUkm\u0010KB?x[7RM6T\u0001Z]\u0017Au6`kuկ\t~B*FB&p\u0014WrwsD9UހEֆ?\u0003LWɐnTDW\u0015v-U\r D\u00116hCuZ\u0000Cz􍩫q1[\u0006\u0006\u0016OEȮʄ\u000f%Ӄ^\u0000)\u0011^mĭ(DUH\n\u0012/`\u0016'#p7@\u0015\u0006IUu2EL\u0003u\u000f\u000b\u0017*YWgހR=yr\u0007\u0007t\bعteV^4~\\\u00115\u0007 Z\u0006E+a-\u001dl\u000eJå{IU7&@\u0001\u001aq?\u0016qD\"0>\t*\u0014j\rJR\u0000奒\b,]\u000e&´FAm\u0007$)[N)P\u001d޵\"\u0015\u0001#@#>L-!dMtIO`\u0007|Qa53: 0\u0015m6%=p0gA\bfE\u000fTGH\u0002WU\u00003IyV!|UCl%1`D\u0002+\bY&jMpdU;Ʋ\u0018z\u0005U]7\n!Ns\"8\u001f\u0007C\u0012<\u0012N\bv%Z9d\u0001o\u0015M\u0014\tY0e\u0000BT#_(Wt7@\u0007S1z5 BM\u0015\u0011OﰊEu\n\t\u0002J\u0006\r_ZnP\u0001SeŅMZy\u00039}_wa\u0010/ݣpP\\\rP\u0001\u0017K\u0004\u0007\n\u0002=\"_\f\u0003Gv!WTɘLy\u0000\u000bf\u0016ʣ\u00166}×`ݩQg\u00022\\Z\u0015\u0006\u0003C!\u0015}q\u0012X\u0005,<\u0000&\f\u001a\u0012\u0013L\u0002W2\f\u0015[7\by\u0017\u0018C\u000b&\u0002%\u0016EƩo*\u0004\u001c\u0011G6/\u0004 \u0016yLuZ\u0005”l @\u001d\u0003=f\u0006{\u00171\u0002CnYUiؒ\u000e|d*ŮL\u0015{UcY%kSY\u0013P\u000bʕ(\u001f9WZxsuR}T\u0012\u0005\u0006\t\b.Zb\u0012C3rQU\u001atP\u001dpbѱ-f,uȃ[(?~9c;KE\u0002\u0016+N^ot>0Em8I,i\u0017`r}A(\u0002\u0012K-qx\u000eP$e5W @]\u000b\u0017@\u0007-\u0000\u0017!\u0007\u0005rܶ`I\u0010Oq\u0002Bǥ4\u0017HT\u0018tmx*\njr>\u000e/*9k#y$e[!\u0000*\u001az6^Uh\u0004\u00122i\u00104\u001a\u00075\u0015^\u0001Z(uZsFͱzZ#\tVGjHwƶ4A̺\u0012TL8DMڙ\u001c:1y ފ;xÀ][i\u0013X|Ǯ\no&{-\u0013ך0Ԥ;X&A5vGAj\u0018U#F}\u001bw~3C\u0006`$\u001fK%eH\u0015\u0013zsrբ%D\u0013!\u0014 \u0018X\u0005Ѿ\u000bIbl,\u000f\u0004\\1\f#rЙwl\u00012;S\u0013,!\u000f\u0017\u0012y^keV4\u0006ehf\r\u0018`\bu>\u001c\u001b 숟$\u0003\u0019VCU\"@Ux$\u001dr\u00134\"v\u000e\u001f\u0005Msƒ\u00004*PO\bU\tJP%d\u001c$\u000eZB\rO)Ud\u001aVޔV\u000f\\r*AUFiP]و\u0019Z\u0002\u001d\u0011C\r{P\u001bʪ!*^;)әw\u0015fi#@g\u0017~Bq\nr^q\u0007o|\rSe\u001c\u001f6[k\u0004+!\r;\u0004{YWT\u0014\u0000Sff\u0011\tVS\u0016!]*\u0001*ZVZ\u0001g,.\u0004>UU\u0017'3\t\u0004i0\u0014\r\u001d\u0000/nf44%D+\u0002M\r\u0003P};x<\u001cu\u0018hjh2#Hmn=h|t\u0001GRM\u001cy\u001c%IJ\u000b̄|82\u0006@gt3\u0002MTMخ;Yס35\u001efLModә\u0000t\b\u00036 `Nw\r \u0013\u0002\u0013Og\u0013ROt)L>hԘ\u0001JfjAt\u000bKLM(&փ-\u0015PWC@u\u0000۟s\u0006`V\"a5|}\rQK_K>g$\u000ba(gt\u0006{\u0004\u0002\"\u001b؋d\u001dHi\u0003%0\u001aFq\u001c.)WƑX\u001c\u00027t&9\u0003\fvFLhT\"0\u0001\u000bZ6z_0t6\tǝB\u0000]6S2ڥ(\u0015\u000326`8Mhq@$\u0013Xo*\u0018\u000b\u001f\u001f@ib2\u000e!#SA惆8/\nvVk0T>\u001bT3n\u001a\u0006\u0001=\"[=4\u0018\u001e˦\u0019\u0002.½ 31\u001c4d$\u0004k30\"M\u000535Pusfj\u001a\"G~\u0016\u001535߯@̈́3xv⭱d'r\u0000g5HwT?~Q<\t4r\u0000g\u0012O34\u001eaθE3\u0016\u0000Ğ \u000f*1;DuqMh\nVJ\u0011\u0019EW'ʟ4p\u0000/q\u0015,\u0003A3!\u0019\u000eiĞ\u001bDH\u000b\u0015*uD\u0001\u0011n!\\LMN\u001a)LR35p<35u8Y\u00105\u0012/*=7F1Z1EsΰL<\u0015爖(\u001c\\qFq+_֕zd)Ō \r.ϩ<=Àe֔b8=;Si\"\u001dCm5i\u0016t\u000eT<㞇3\")[}{pڑP\u001435+-\f\u001b\u001d)l\u001a\u0006;P\t\f/j\u0000s*\u001d.|T\u000fSQF\u000bye\u0000Xy\u00073\u001e^s8B\bXS3(j~Ԑ#\u001e\rK=Y\u0004W5M1\"v.\u0017an΁\t.\nqZ\u0013rѯɦ\u001aXM{k?`:SSZD\u0010{)7ikA'mf\r\f 35kikV\\\u001a>$\n]و\u0013++hjedA\r\u0013,RF,S\u000b\u0007Lj\t0A\"G\u001dnvXآ9\f'_ET술\u0012e\t&7@쾖\u0015b&\u0013@H\u000bX:SC9\fkiDTLM\t@\u0001?/a\u0002Ϣsܡ\u001b`T\f\u000b\u0001P{\u0003yRD\u0017]@uK\u0014v\u0004\u0006홄\\A\u000eZ\u0012+_r\u000b֩d\u000e\u0007=s\u0000n\u0005.&\u0003s%D\u0002y\u001e\u0000_OB\f@\t\u0005\u0014*$\u001cچ\u0013*\u0000\u0000\u0019\b \f\f\f[@;p\u0015#À5\u0018A2\u0005\u00064(C\u0014%a,08_r9rXo\u0010)sאD[@afa$\u0004\u001e[Q\u0005#H-L\u0011@Z|o\u0014\nʊS\u00129lKB;\u001a\u0013\u0003B^\rbf#:_\u0015YbŌHɶ\u0011:Y8莩P\br:t\u00186ֱ\u000e\u0004\u0018E\u0003?Ջf\u00135Z$NtQmR\u001b1#\u001cW~D\u0013DcPNdjb,9\u001d9'B9\u0019[~x59\u0010\b;+\u0007K[\u000360\u000flR~ri\u001f\tV\u001e|5`X\u001a\u0010DZ&`8\n\t2TM!~R}&\u0016q\u001cs\\LP\u00192\"c\"qjgx\u0010P\u001cB\b,8\u000bf4\u0005Y\u000bȩA!WD\u0015bT\fj1\u0011\u00149<\u000e\nOüHQ\"!\u0016\u0011U\bE2\f%Fcu6g)+N\u0007\bY4 Q|\u0003~lu4ȹ*eC\"gK4\u001a9\u0019#o%F\u0012\u0007$ȓ \f9+t\u001e#μvApm I\u00116Ý40\u0019\u001f\nO\u0011v\u0011\r`t\tq\u0006/\u001cdE$\u001d)2O\",d\n\u0006WPdAv/խG.AGr\u0007p\u0019Lbs%E\u0011\n7E8F&P4\u0007JU[\u001bb`q\u001ei\"iQq\u001c\u0012A\u001cz6shMTt`=z8\r3H*ZBs\b\u0002B,g?,^ 3!R\b(% \u001e7`8WP!}\u0016\u00015\u0006\u0002S\u0002JA!\u0003V!\tY\r\u001d\u0002N\u0012\u0010*W\u0013rT*c\\m\u0014;]AƭF\u0011\r[LH6,q\u001c\u000fFY\u000f!\nK\r\u001c\u0005I\r\u0014#)qr\u0006\u001bOPD\u0015\u0019\rg\u0010q\u001csίMBA\b\u0003c\u0018J\u000b\u0001\u001cH\u0013Iǡ\u00069kx7MV'n\u0019֊\u0013Յc5\n!;L-&5l-\u0010OgK\n1ZY\u0001\nʩ\u0001~9t.̮7\u00038\t&fJ98MpȈ[Y3*\u001cNIt`-؛L\u001cDZcZ\t$\u0012\u0005q(8\u00163! gUa2x/\r;!\b8&J42J\u0001̘9\u00035g0sy]$`αR\n(*\u0011b\u0001\u0003m\u0001\u0001cÔ>O^;Ae\u001fP\u001a\u001b3c2;\nR\u00078U\u001a` d\u001cpR%}D<8Angs\"\t1TB\rr\u001b۞)\u001a\u000ez\u0007e9@2h! (qL\u0003i`\bXP\u0017D'*΍κ\f\u001e)1\u001bhet\u0016ĵ)S\u0015p*o-2\u0007q|cQVÊV\u0007@\u001c9\u001eC<\t*9ITA-D`Rx`6*]$u1ȯMBq!2c\"q\u001cl$\u0011dOsgju/h_žQX\u00112eYj!'\f\u000b#q\u0013AR,sMVl\u001424bEBň}ۭӬc\u0001\u0007\u00076dSr$\u0018LrX\u000e'\b\t~IRn q\u001c7\\\u0013f\u0005*\u0006#Bc0x?|9̎TˆL\u0006(\u001eT\u0018Jq\u001c\u0012`\fy>R.\u001a\u0003=\u001bʊ\u000e)\u00170Xm'E\u0019!H!}@xa~\"b\u0012K!DZ \u0003b1T׭,\u0018)0H\u001aB\u0012\u0017WD:\b\u0007\"\u00114\\=\b1)($\f8'<'p4\u0018q\u001ch8k!\u001fJ2<\u0014\bR\u001e\u001dDZIF\u0010u\u001b\u0016\u0016\rg\u0001\u0017)1q29YT\"$:ሴA1Y\u0010(\u00124\u0019`?\u0011\u001bd^5\u001bFkwb=\u001cI\u0005\u001c\bL\u0019zf\u0005\t\u0018\u0014,W1:\u000e\u000e&\u001b\u0004;\u00101FoV\u0016#\nsƀ`\u0012\u00005q\u001c{G\u000b4\u0018gk-)痨~\u0006GK\u0010\u0016Df\u001ai(q@{aQ(r\u0016Wg(\u0019\\~\u0016#\u0012\u0017;Bα\f1qyDboNbz\u0007`TM$\u0010\\\u001al%\u0013P\u001a;T\u0002eAԼ$qkK\u0003\u0007\rBs\u00068V^\b\u0015H\"8c\u0005?ȄAq\u0011dJcczq/<\nq\u001ccP]C=\u0013\u0007C!\u00059qaٯ\u0000t\u000b9\u0005\u0017\f\u001baLE\u001cLbb(Bu#\u0013Q \u0011Q\u0001\u001e2^\u0003G\n\u0010{\u0003FgG\u0006\u001b(:\u0013.![\u0004\u001d\u0007\u0007(n4)\u0017+\b\u0010\u001c\f-x:{\u0013ͪ\u00008ƈ\u0016\"\u0014D@d\"x\u001fzs\u001c4\t\"\u001c\u001c\u0010kajP\u001aq&<1R91m\u001a1\u001dЈ:Z\u000f1\u001a-ڬ\u0015\u0001cjS}xb9 r\u0011{*Ub+t2Ǔـ෠e\u0000ؚzQk/\u0004-%J\u0010[;<\u0000g\u000f\u000fYh\u00029Ǥ^z%fFq\u001c.\u0002M\u001f$VȰtd ̖sqI^\u0006\u001bSs\u001c,\u0012\u00168D\t1\nRs\u0011\u0002\u001b-Q\u0011r\f~jXȆ9{4 \u000b\u0012\u0002A2\u000fQ%9x\u0012v$\u00129\u000bb\u0011jb¨LT{\u0000Ȋ6\f\u0010CfJM[eOwxB?\ntwa\u0019\u001c\"ifV\u0003\u0002\u00139\u0011\u00063)rii\u001c\u001fi@ 9\u0018BsA\u0006G! DŽI3@!*V\u0004\u0015Q\\\u00028s.Ž7'\t9\u001f\r70\fqCv)ShQ\"ةZ\u001b*7ƅmv7Y\rlAP(\u0017.b\u000biʲ8\u001dp:\u0013sFLg1E4b\u00172\u0018a9\u0006\u0014U\f\u0001\u001b<=\u0014GNN\u0005\u0013\u000fv\u0010ՇBѨ\u0003?UI`fHI\u001f2A!\u0005FL\u0014;D\u00192T\tL[)8Th\"Ӌ!>\r\u0005r#sKakH<\u0018MD\u0016<$o4pm\u0015Ur/9rqz\u0015Ɋ\t22$!Y(\bފ\u0000\"\u0000\u0013\u0014 \u000b\\\"t\u0015A$\u00110m\u001ct\u001a3\u0001=c\u0006\u0001]i9Q\u001b Op3J&L,\u001b\u001e!QQQRd\u0018\u0011\u0002HQGB,O7t\u0019\u000b\"OOvYW:t\u001b\f$\u0018:0N!'*Ƞ4Kj\u0001\u0012\u0013giu\u0012\u0016,P\"\t\u000e~=5RU(a~RMz\u0000s!Y5\u001aq=\"\r~,Lu]f ܉G)0BxX\u0004/霖^W̍\fOI\u0010\u0001*\u000f\u0001;\n:\n\r~犑E9+!5Q!0'\\\u001foQ튂\u0005\u0002|5:[eR9\u001c.˟Gy\u0014\u0015\u0016O\u0006;j>,\u0016+rU\u000ee8O\u0000$\u001c\r\u0004zm6}\t ]\u0017`PmDc\r\u0003B\u0015Y1\u001b\u0001\t\u0010V\u0004l?Z7\u0018<\re\u0004/DgSZ\u0016\u0019\u001c*\u0003~; ]v$ʂ[UAz\u001eH=\u0001_<Ⱦ^e\u000e\u0003\u0007%YX,t`,\u0002F-;\"?\u0010#\u0001~.r#R$$Zk\u001bb\u001c<\u0001#z=Z`1K\u0015Bbk,\u0017\\;\u0001$ٜ,6\u0002|p\u0001?\u0004'˨\"\t\"N&4\u0000~|\u0019yfJ9\u0010.K\u0018IJkJ\u0003e\u0011z#\\!Jʠ\u001ej\u001f\u0014\u001d&\u0016]@8\u0005\u001er㲱!t+-\u0012ZuX*w1x'y9;oBaxx7˭\"\u0007\u000b]n-{\u0018ΈKz\u0019rq\u001f\u0001x]+E\u0010>9^\u001fT2` }bF\u0006\"GT\u0002F\u0019A'ACFCAo\u0004\f(U$%I\"|ɐf\u0010\u0007_}/̞@Y4,qf$cBJYTZ\u0015\u0013j-n \u001aN\u001cՅ \u00135T߁\\\u0018wu\u0018DO3W2mg\u0004FDwTģV\u0001fD켬Dj}\"yuM$ v_\u001a$}\u0010)l4?\rw\fkr\u001d|FyI@\u0012\u0013I4\tgʼnq\u000f\u000bA\u0006\tX\u000b_tL\u0019I\bB\tiIЃ\u001fOЫE&4\u0015G1WE\nVa4g\u0014!\u001a`p\u0017tFg\" {'\u001ckp\u001eaGh~\u001a\u0018Xeml3\"c`\u0011`\u0000$F[%.3\u0011Sa\"c+.4\u0013\u0001?\u0006C\u0000ե9[SQ䛰W7b涹]ecZ~O&\u001c\u0006\u001crv\rfU\u0003@l׾V\u0000\u0003\nj\u0002z\u0001 vΖi\u001b{aLlv\u0000]lӺX\u000f X>a\u0015N\u0002\u0014#]Za֦u1Vuav5\u000e\rnwn.\u0016Ss0bluwSc-\u0017;\u0000pV\u0006`s)\u0001`\u0001f+вJ+sc\u0000\u0001@.H-7[e]\u0003\u0000\rબ\r_wWjn\u0006~c{5'j۩.\\Uƪr6pf[O8Wl.)1޻\u0001H8W+\\&[퐫ukm;\u0003e\u0000ս\u0001JSu;^}WknS_V2^6Zs6\u0003\u000bq\u0019k۰}Wwk'nk'.\u000b\u0005y&2+܃\\\u0018VC\u0000f3c2\"E`\u0000We[\u001b\u001cQF\u0017\u0001\nZ\u0017\u0014U׋@!p_\u001a\u00180>5*\u0000\u001de6\u0001U\nEd\u0003kg\u0011:\u0005ג\rrBB҈>b6U!_\u001a5 \u0002=5Is7H4D\n\u0015d$g\u0003\u0019-h-\u0004q0\u000beKs/S##5q\b/>iZE=H91n#b͟yweq'e\u0007\u0007Eq\u0019@Jkw\u0005J{f\t6DPJi\u0005RL\"\u0002oN\tUmuDٍs\u0016lɝ\n\u0010i2Y(Mp*\u000f%ĨlR\u0004CE\u001f4\u00029f6\"ܚ\t^^fƐ͏\u0006)\u0004[m\t\u0014Qs\u0003M$\u0018W;7%^\u000eYTߤ\u001fvt\u001e\u000f\u0014:PD.\u0007UeT\b%깡V[%:3 tPd\fDq\u001c @sr zt\u001cM\u0018\u0017pV*HC$P}rU\u000f.1\b\u0017 j`y\u00138ѵ¥z@J\u001avH\bBxA]\u0007\u0004-|52VGXQl\bCɠ\u0004ugG\u001b\u0006mdabS@\u0004ᡫD\u0012\u001aI\u001c\u001c4#\u0005\\t3g\u0012j9Z\t٭\f1e\u0002H`\u001b\u00007n\u000bq\u0005}aD\u001bKLd2.)Q1HzW$\u0012\u001e! 7h:S~X\u000bC.I'\u001bPPEEM2ťl\"/DL H\bl#PzNq\u0018\"\u0002xAF\f\u0002XL@/\u001e[mQ\u001e.V)?.iY?\r\u0007\u001bG\u0003\u0002~\u0017Qr\u0018)I48Ԭ*\\G\"\t\u0007/\u001e\u0003`\u0014V1\t.hz3E\u0014L\u0010c)=dgzxOb\t@,J\u0004H:/yb#nc&/F\u0014,\u001crRXdhӟ(5nMW\u0015r\u0015*\u00123ow\u0001\u000e5sp$7uY\t 3 \u000fD'4T\nD'.\u000e\u0007/\u001e4\u0006iK!㡟g\u0011c!w(b\\\u0011\u0017&!&~\u001a\u0006\u000b4\u0007sOCoQ`8aC\b\u0018YP{d$\"z`%iI.6ٍRBN(b\u0019D`\u000e\u0016\"%ܘgW,EO\u0000?]F\u000fܠaOC}\r~n:\u0007J鴉`PJ:6\"l秡9\fH+\u0018ΉG9^:\u0016UU4*\f\u0011Ef0k\u0004QYX\tA\b\u001d'2q\\4;\u0007j̉y\r:\u0007=\u001agU\u0019\u0016zs?\u0002:\u000f8ln\u0006?K[c**\u0015cS@IGf2\u0010RX\t\u0014\u0010\u001aasʞ\u0005̀\u0000\u000e\u0011\u0015\b@\\@$8\t \u0014XHdeP\u000f惑\u0014\u0006.,\"}8]=hW;V\\\r\u001d:m@׆ȵgVk\u00040\u0006?DITIq=G˴s6Y-m-Cڨvm}6ml'\n4t\u001c[kٔƲ\u0017[eJe8\u001b)L\u0018\u0010奌0rs\\ô\f\u0019\"\tnȅp\u0005fW\u0005\u0011M\u0003\u001e!6QJBo*\u000fys79W\u0007q\u0004\b4D\n,\u0002WgH{K\u001azGJz2Slb49\fP(\u0014u]ax+4\tT\u0012|\"}Bn2aw.eBy\u001b^\u0004]wb \u0006p+¥P#\bu\u000bn\u001cZlv\u001b\u000e\u001e~[\u001e\u0010Z<6AXz͆I\u000fix(kt\rhb\u001fz 37DeL\u0006\u001c\u001e\u0002\u0012x):\u0006~W:oWOt̊\u001c\u0006[BAG\u0016@\u0014\n\u0016@$\u0001tD\u0012\tꂦG\u001c\u0015]{GG \u0013 *\u0015s0j\u0010p\u0011R(\u001e\u0012\u001cl\"r\u0001\u0003݂i\u001f\re\f%w)\u0016Bd\u0012\u0006e'-/^=\u0017H\u0005L\u0016)젔i9)e\u0015\nt\t\u001f2|\u000e(|PoY\u0007fL8Br`\rdp0\\;(CIQ{:.댠ڇp:\"Q\u0015!yYrV\u0015.ya\u0017\u0002'\u0018\u000f{ar\\\u0017ouO!\u0013\u0012\tT>.\u000b3La\u0018&(wݸwݸwך.\u0013C(ХR׽م\u001b\u0006\u0011Z@?ZvMzϳK4ݛhߚ\u0001~oS{M\u0002(in^jͽ$i^{\u001f0˲ϓs?On\\w_nDK=j~n5ғoOzOn(7zFMoz&Ksm~'Q,g@$?{fin\f~jߜkn~irs}F7ϯ\u00190Ksiz\u001ey.7\u0019D;??Ѯ9_dI\u0003?Kp\u0018\u0002\u001c/\u0005N\u001c\u0002:\u001a\r\u000fُmvt!J)C/(\u000b\u001f%\u0014\u0004̃ҧCt\u0014\r7\"\u0018R_\u0012$=3\bV%+Bc\u0010T\n\u000e~\u0002?ӟ\u0014O\u0012<̤ƍ\u0004fI\u000f\u0002a/o\u0011h\u001cPȀ-H\u0013Pb^$\\Fena-SX.\u0010rA,.\u0003iX][q_y\u0018\bi,Z\u0015J,\u0016l\u000ed:bz\"\nlc~\u001a&p\u000f\u00068xaRPN)a#\u0013\u0002&6[\n[!s\u00109F(F(jvJnpj\u001c\u0002l\u0004l\tڪ;drm\r\u0004D팅\u001eA\u0006\u0004sJ`GdQQ6\bfl\u0011\"Z%Bz\u0003Ы\rjb8\u000f\u0017\u0010Ϙ!P &\u0010\u0004$\u0006_oi\u0002\u001eCleյ2\u0000k܏z_\u001a\u0000\u0003?c;?\u0005?\u0003?\u0018=m\u0011\u00113F¬R\f~*TȵmM$\u0012D\u0002A :\bD\u0007A \u000e\u001e\u0005\u0006\u0003`#\nf\u000bC'd\tG\u001cJ\u0006V\u0013\u000bz\u000bz51@2\u0015,y7 Q\"yHai3Z\"]\u0017\u0016y\u000eP~)\u0018\u0002u\u000b1z)V\u001c-觖PM \t^V\u000f\u0005\u0004OEP޴օ\u001fϸM\u000e\r.\u0019I. -\u0007H}9aե\u001cV\u001c<\u0010\u0007:7 aI4\\w\u001c2r/\u0019\u0002wܢp\u000b+In)#t悘\\\u0010m*B\r|l`oN*^\u0013LqP\b~0p\"&6/v)L0#槡J.\\P\u0007?\b6$}%b~\u001a7B{T\u0012Ed\tc!\u0019\r \u0000\u0013\u00000 \u001c\u001c\u000eHEٰ\u0002\u0014\u0000\u0004B8$>:D&*\"(.(\u0007qP,R\u0018\u0014dS\f9dU\u0002\u0012UEtC͍jl\bZHT\r`'pJq$\u0005\u00134`Ӆ&)^Q$\u0012\u0016c\u001aC\u0013o\u0018ܪcqBfˆt\tQ~˿xvќNܖއ\u001a\u0012:\tj\u0018\u0017Mz7DJ\u001e\u0018\"5\u0010J1!\r%DpOZ(e!?\u0002&˫\u0000S \u001bPYrHcϺL4k\u0004\u001be\u001dje),EH\u0013a(\fY^Y\u001f%\"W\u0013\u0012s\u0016kU)'h\u00167/\u0001nH]x'\u000e'%gc&5\u001f)X\u0019n A\bgIوw?\u0010Ϝf2~4s\u0017\u000fa<\u0011[r&`0\u0014AQ\u0002xupi-2bh+e:3*D\u0006s\n\u0010Z[ ;uT10\u001f\u001e\u0014\u000f>YƱva^a%\u0006\b9zLN\f<\u0006#9u\u000e'ӈ%Ȯhx\u0002\u0016[6|Z>\u0006\u0018\u0019(.D\u001b2;t\u001d\u0004\u000b\n8\u0004ik`\u001d\u001b\u0005UR\u001e>6&”\u0002F<*\u0012u*XUiB\u0006,=\u0017ɺ$GyK3\u0014S'-\rN+|^э,\u0002W޽\u0006V#\ro\\tE|m\u0004L̈10e߭-Ri7^r}\u0010O\u0018EfJYC\u0005\u0002\tA!r\u0012\u0000sϛC(F\u0007\u001e&4\u0017\t_+c}-dTtY X\u0012ILW<ڏ\n\u000eh'J-&18,_/p1\f[mcj\u0012S\u000eZm\rj\u0010cʑɎRNZ?{\t\u000e*'#'\u001eK\u001b)S28.z`Y6^i\\4(Eh3E\u001b\r;&~\u0011LwR\u0013*\u00156ր\u0004U7\u0016Ri6L\u0016 E|.S\u0018Ѓ\u0019ۮ\u000em_の\u0004[\\\u0012.%HM܈\t\u001a\u0011\u001aR2,5Hv\u001eM\u0015ZB\u0017\u0007uFtvOK\n߰\"8LSB\r \u0001\u000bP$f\u001f\u000ehl\"\u001e_B=@D\r.\u000b'\u0015[Ā\u001aNV1`\u000b\u001e}Шڳ\u000eI\u0019}W\t.Ý\u001e\u0004@yѶTWa\fu*\u000b\"eof;4+)O\u001e|1{XuoܭJ](\u0017M3u\u00115S-}\u00187\u0017u\u0013\u000bT \u001eTeEH\u0001z+^\u0003!#幋\u0010#F\u0016:hG$i\u0010\buE-mB&6\u001f\u000bT\u001fڅݸ\rd^_\u001f8U/\u00072\u0007\u001f\u0014ʈ`h`-\u0004\u0000s.bG\u0016\fꦸ)\u001052B=\t\u000e\u0017縙9\rzY\\\u0016Lv@A$zvXĎ\u0004\u001e2sLArF\"75\u000ea\tq(7}KjP\u0011h\r#t\u001d?BÌ)\u0011\nz\f\u0011TY9{\u0003\t]5Rg\u0006B\u001f=vB~g,-i\t\u0017z\u00194K&M\u0002`І\u0011(o\b=/9\u000b^Щ\u0017?\u0011\u0000ݙ\\''\r\u0002k\u001fj\f}B\u000e\u0002Fd\u0018\u000e­aC!\u0005\t'jvB\u0011z0\u0006~1Z!ykof\u0013\r|D\u0006\u0005}ՙ=`ظl;h)\u0017\"~1nv=\u0000\u0002zgGlIkr;\u0006\u001d\u001bm%\\w%\u0003&\u0000\u0016;EoMi~6r٩7c\u0013]Bv\u0012W\u000e5¦E{j\u0001\u001axfAr-\\Ѫ'\u000fymN\u0012!\u001d\r\t~T\u0006\u00193\u001e\"'\u0011'\u000f\"#\u0016*%$Th]sG\\8\u0002㬥\u0001EH@y\u0016<4\u000fw,\u000b}dB`a~\u001a\u001e\tZ\u0016I\u00197Ø\u001c^W\u001dIw$J\u001f\u0017*VFH\u0003>^Mr_\u0005XI~&ޜn,Vw{\u0007˦u#)\r<@\u001a{QQ\u000bxh\u000eI{D]1]\u0005\n\u0007b<\u001a\u000ez\u001c\b=DžF4dA\u0006\u001c\u0017m!z@ L\"\f,,h\u0014+ؔ\u0013fj\u0014|ľ^PxG\u001dUOF\u001ci8Š|\u001fz78>INq$p+_1#N.;m\b#\"ݔmpoGg\u001cuOzZ4=NRvۈY\u0001Wcj\u0011 b\u001c~[־c(\u0001\u00141\u001fC9\u000eBh5NZ>\u0011\u0011R\u0014Arˑ)ǚi$L\u0002q\u000f\r WT\u0007\u001fpS\r\u001cbJe2a\u0007BΧ2\nT3iw[$Ji_$\u000e9fHkX8-:\fM6H1N\u0019Obĝ3O%\u000f?`{/m\u0006\u001aђ\u0014q=\u0018c@a!ޤw%\u0006w{r\u001ao1yQ&r\u0018/\u00140Pb\\\u0010OW3\u000eGL\u0001}IeS\u0012#n!\u0007xC\u0000$\\'\u0014P K% B͛ uR\u000f+ܩ\u0013F\u0015?'\u001f\u0006RxҺJje)V--y7sbenFxZ˸dx&$\u0001o&\u000e\u001c\rEo6\u0003ʌ(k|֨@2%C_\t\u00170C>\u0003!0\u000bI-DWT\u0011A`\u0018k/\u0005\u0004tH\u0016ĘV\u0016PІ#guVI\u000f\u001b\u0007&\u00181>KI!\u0005y?mr:+a\\\u001avU]-bkӝϤk`CH\u000f\u00014b>$_`s\u001aEr8\u0002o7rMػ\u0011x鑅ֽQ&P\n3\u0013cأ29f\u00174ֶCJ\\wrPrCRn2\u0007'=r?/\fNn`\u0015\u0010fM+@yVRp\u0017\u001b2d\tĠ0Yw\bvw{U[\u001e+4\u0002yB<\u000e<\"ig-Tq9T8\u000fPL\u001aLm.\u0016Ϩ̰͑; 7\u001cZt5{yS\u0002tӘ5\u0017Yo\u0011?W9Pw5)xWmygJtYeJ\nt.\u0000\u000f\u000bA3,FO\u0017U\u0018r*VV@g۶N?'$ڪ\rsRg%\u0016\u0007G@^\u001d/1\u0013Ư?(\u000bI,\u0012\u000b̸vt\u0019,{S\u0012w\u001e!\u001bO}Z\u0019˽j \u000e9#\\aVf\\\u0013u.\u0004\u0002/\u00190 \u001f\u000e\u0010Yܗ4\th^$\u0014yr:[^ɿa*\u000552ZXޓVJ`r0Y\u0012}xY3\u001628,\u00159\r\n2ΔB\f^G\"+y\r\u00032\u000b\u000eԐE6\u0013ãb\u0017܎}\u0016[Ux7\u0010ٳ,gTN@T| ۯ7\t1\u00143n\u0015Gl\u0001JzP\u0004m\t1vU{jڮJ7$n%s\u0002E\u0011\u001aG\u0019dZMn!mƧ\f?B\u000bL\u0003\u000b3>d0'2}b)ӽk\u0010К:\u00154(:\f-s{2\t\rGuRn\u001e{@4뮉Ips\u000eSQEKk\u0015olRiRIuizZ)Xʥo\u000bB(\u0014ſ\u001d\b=Ԧd\u0016ͩ&>z/\u0016P7[EJa`^P\u0015W\u0000\rR\u0010\u0001#\u001bɗNN]bLu\u001b̍\\}\n\u0019qHi+!\u001fPD&G\u0004?\u0016ft}O\u0017H\u000f0\u0015TbgQjxhWFCz!\u0002ޖx*E gh\u0007Y\u000ffdeOm\b;ܘ\u001b\u00106jP\b\u000e\u0011\u0015\u000b\u0013o7\u00072'u~y\u0006<ԫ\u001bmDi\u000f.,B1E@~SPՈ hgM@U\u000b|\u0006|\b^\u001dݧ0\u000eꭓⳤ^_\u00008֛U\u000f\u0005\\k 9NJ[)|=LB\u000e\b\u0003\"/qXƑSc\u0007u\u000bi#%6Ah\u0006I\u001bJ\u0012\u001dt'\u0016G\tB\u0013.\u0007\u0000U乥\u0018-q:7jT\u000f\u001bG\u0014m([g5'.-1\u00016\u0004D^\u0000^\u0006Y}\fjz.vx\u0017NHmg\u0002m0S\b{-_gx 6AW8\u0000\u0016WY§\u00164޳t\u0019԰u+0\r\u0001\u0005!W#`'ô@47T\u00162\\-4bz,%)\u00032W\u001bK-VU\u0017i0\u0015Vx\\U0ug 7E1Z/Z\u001a\u00065V*\u0004`>\u0001;Owh¥TQrvqWu8\u000eQAK\u0002~\u001cX\u001f'\u0006\u0011O#3\"\u0018`s\u0010\u000eG\u0003=N\u000f\u0000ْ&}\u001ee֍ǻh~٬\u0003\u0003E!꠫\u0014\u0001i\u0014ʭ\\y+pUЪVt-\u00108ai\f`p$\u0012<Ȅ\u0004_VܣZ(r%t\f/*|'R\u001bF\f\t~v9-K\u001al\u0017yw\u001fz'eϊ |J_9S[\\u(k@^U:Q9\u000bϊ/\u001a7\u0003\u0005ڜ\\6u\u0019쮖L\u001dmQ'R\u0001^\u0001h/\u001d\u000fgNr=A\u0005\rx\u00031cR1?YwrH/z<7xPz۠\u001b]\u0005]GIA揚\u0000\u0015tK\u001ed\u0000\b./F듐&i\"+'\u0011\f~%S\u0018M1\u0001Yw-UGwק\u0001TIm/\u00168\u0002\u0001.9\u0018ǻf\u000e\u0002,S\u0001ns,\u001a#aE$rĻJ\u0002{ݡ3@\u0010\bŻGY\u0016x,JNyw6VKl2{N\u0015Hk\u0007/7\u0007Ef=\\DM\u0017\u000f/\u0013hB\u0004N\"[\u0014uf4\u0005qYݷ{Z\u001eΥy\u001eqy\u001d|I$ܽ\u0005OGC[\u001aѹ\u0004vyp@f\\p~\u000evFHW=*ɓGg\u000b?\u0015F\u001dLϺa\u0001c7k\u001a4ڋ\n\u0016aҊ\u00157\u0002x\f3M4q\u001amQbi\t\u0005m\u0000\u0015u.\u001cjt0yɖxls\\|0Y/\u001dsaѡ\u0018s)]J\u0014.tinN\u001a~#4\u0012tlb \b\tB9X\u0001*\u0018\u001aSs~\"%g\u0014\u0007w\u001dۍP!l\u0013=\u000f;W.q/W@\fబ;ӵne8Up,ʹq\u001bf$;eZtdF#@t4[OMDqa&t?\u0015\u0015{RK!\u000eBtC.ZS%\u0012_\u0014fem.nMq[5\"\r\f\u00148%&\u0018\u001a,W}m\u001d[{=5qU\u001cW$N^\u0019y2Pk7_Q*\u0003a\u0004Fz*ĀQj\u0012\u001d\u0002\u001f\t\u001eA\u00119kHƬ\f#{LB\u0001V?u\u0007\nLe`Gn\u0014\u0019\u0010\u0006Q$+YAz`\u000fqF\t0=ₕ_\u0002Z{%ワ*lX\\qQ?\u0001ݘL\u0011xl%JB+]V3D\b\u000ez\u0006zr\u001d|3,\u001a\u001e\\RU\u0015v\u001c[׋O,䚹8B\u0004vnnA\u0004QnG{\u0019s-&l!\u001b+{0z)\u0005'\u0017\u0005'z+ܟ\u00071}xN}WvPV\u000eJ\"\u000bҒ\u0007I\u0002b&S+\u001eM6\"\u001d\u0000gz3\u0003\u0010毆\u001f9ErpO\u0004c/i/,JnYڏ?\u001cҲ0ݒ8X.ǓG\u001aV\u000f@1m\u001bL0fBYw#H)]ICN\u001ciG򾊐wgg\u001enlj;b;)y\u0017^ύ\b=1N]J0Fߏ~\u0006ښ0p$ԓq[\u001emw|*H\u001dr\u0011O%L4T܍AE/.|_}u~:o%Ә\u0018p3LCB{0mz u\u0007.\u0006\f]ʙ}]>\u000friR(~bZh\u0014\u0016޵%\u0011ɤS'q0\u0018[`1uCgMX\u000b]J.Hבs\n7E[!Ҧ*cJ(pf\t\u001af\u0016*<\u0003\u0014\u0000\u0019\u0005\"j^~c/U#\b~0>To˸\u0016NA\u0004H|6N5;;]WE5O߯x@mq\u000b@{ \td\r5 *\u0004\u0015G{E\n|EYLz\u0000VQ\u0000?\u0007Ck]7ߥw%u3$|`\u0000Bl\u0015Dh\u001eR\u000bN[w\u0013\u0001ف\u0018\u0002ܧҖ;m\u000f#vD\u0016l\u001eًXT%1HZ\u001a>J}96&:H~HoFؾNN\u0006vMXlG4w|q\u0012\\u\u0010v~;+e\u0015ear\u000bF\u0011\u001eșZaUaLqȏMBm P(\t̜\"jx?b\\\">рoژ!vCd{?,K\fcȾƢ\u0006W\"\u000fdl@POۑ\u0016G\u000e6\bAiN(CX%-\b\nVڇ\u001aM\u0007D\u001a>@pK`{$\\b\u0013\fQnw\f\u0006+ԗmy\rlt\u0014M{dMoҾopI2884.'pI\\\u0006\u0000\rE9dcFb\r\u0019\n0%J1M5&CYZ$kiW2\u00121x\u0001N\u0016F‚\u0002BߒN9?\u0002Wī_n\u0012=pw\u0016iH\u000fM\u0004\u001f~җV>=R>P}+6zJ.>\u0001๡{M(F\u0002#\"\u001bð_*,Aa\u0003zq+n̲><\f2nepHQ1]m\u0016xjK\n\u000e\u0010͐\u0016-\tb\fnSa2\u0004Gث\u000fѓ˃\u0000Yau\u001aQ!3Nɰ]\u0014\u0000\u001c[TȐ\u0006ޙ\u0002?oi4`?Qm\u00060`j\u0001hmzں1@7H\u000599\u001c`Yƴ߯d7Q~:e\f(rdfP\u001fr]<471^\u0019ǝ\u0004,D\u0018tU+)\u0017܃\u001f+\u0004~>&p1ny+ch%x9xGcͫm\\v\u001dF\u0000!\u000e@\u0001\u00036\u0003\u0001\u0010\u0004&NjAa\fR7gi݋W\"/B\u0014\u00039\u0017F+\u0017l\\x;\u0019m\u0001&\u0018>\u000e+\fVi5M\r0^\u0016\u001aw4NVR+%\u000e\u0018\u0003(\u001d\u001d4\u0012\u0015\"ɡ4ɵKQ)eB\\\u0003dߥCd\u0003𛻷*_\u000eHSLG~\u001c\u0017DY[°%Rg:D*.ڕR\b7)\u00120f x\t\u0002S͝$yIm8Ϯ\rլ!mηy\u0013?Dҥ,wdrmq($6.!4?a,`N\u0014 C\u0004lM,\u0002\u000e)dT|{f\u00176֋1\u00000\u0005L\u0012;@W;ȑ\u0015y6xe/(\u0013\u0017⊦_\r\u0002#_md9M tX\f\u001a4\t\u0014\u0000\u0019\u0012:\u001dj\u0006\u000bI\u0016ݝ\baJ4.fqa4n\u001dHH'gx\u0001Ѥf\u0004o\u0004\u0003?=i}J+K\u0005aUJV5|]j\u0016h|g,Pt\fԓk(\u0000׮6=GD\u0013\u001aј>KeIE[\u001f\u0004\f\\\u0011\u0017,\u000exi*2\u0017\u0004\u0013i5Hv/\u001d\u0010c]z\u001a'䤴0zzQt D2S3\nrr\u0019)ZGU\u0007G\u0003'~pzA@bYzvJ\u0000J\u0015ο\u0017[6\u0016՜BWx,\u0006_HX'76B.C\bXg\bzp%P&\u0007n\u00183 z)fr,cJ@d]r#\u0000A\u0005\u001b22:l82(Xd\u001cvX\r >\b\f//> ]\u0013O>=J\u001c\u0002\u0017<\\\tu$*0)7̄\\5i6s3\u0005M\u0006RiGYE\u001d\n(Ƈ\u0002L94+\u000e\u001b}G\u0007.MG!7S}ndt:c\u0001vē\u001b5d\rsVpW}ԙFW\u0007D6+~$\u000br\u00002\u000e_<6\"\nk\u0016]GL\u000bXRn}7͒_\u0019\u0007ŷR*\"\u001c\u000f<\u0019m]ш\u0001VPU0mGքɕ\u0001fp\u0018Kw/Vb(\u0019\u0001+\"\u0001*Ƥ\u0005eQe+I9\\\u0012\u001f,Thk7aEט!\u00133>9gAj\n\u0007~.jkW\u001d\u0000ʆAe\u001b\u0000,\u0003.(-5o\u0001^K iP\u001c(!W|M2=ch(C^\u001fu9\u001a(5}v͊6Ju\u001baoE~\u0002\nF\u0004\u0018LV0Y=h'TFj%{PT~\u0019D\u000ba*܅x\u0001z\u0005Ҡ[!C\u0017\b)\u0001|!7TZe|\u001fy\u0016t='Ac|j\u0005\u000bD?*,\b;0VJRhd`/\"7eU{\u000491#\r9h\u000fai?\u000e\r\u000ft\u001c0)7qHJҼ5`3֣\u0006_nkL/\u0012ʸR'S\u0014\u001fB?\u000eXdN\u001e1Z\u001f:ѡp\u0014\u000f}|E>V{U.\u0004\u0010\u0016\u0017Bڲ\u0015)tЊ\bzJO[DI\\Y^_T\u0002;\\\u0019C/\u0018\bVsx\u000fBCl\b\u0003YY\u0000\u000bnj\fF\u000em#|1(|5H!o\\\u0014\u000b\u000b[?\u0006R\u0013\u0011FY\u0007:/\n\u0003\u000e\u001aͺGȆaV&Ns\u0005BH4V*\u00137u#\u0005i|\f\nbdJ\u0015潪`\u000b]ʰeL;9W\u0003M=zG\u0018R҃H\t^\u0007u\u0007k\u000ff!t]Y<\u0000kN/@A-\\\u0016%-`!A[\u00026-Q\u0012\u00013Ҽ\u0018qG\u000fP\"$\u001bl`*\u000f2Ш:LPt-CW:\t!Ռ\u0000ʳk>UX\u001dj6}\f@Дk{4zn%t\u0004\u0001N\"l\"ߥ4-P%\u001dF/TE\u001f\u0011\b\u001f[|A\u001cZ%cVWwQߐdT\u001e\u000e\u0014\u001cAޝ\r`w\u0005GlK\u001cyQ]B:wHuu<\u001d\u000bJ1n\u001a\u001bk\n\u0007Xl+\u0000\u001doR\u000f.q\u0010wkv\u0005\rӃ\u0012r \u0019]fG\u001bI@3P>W`RӃ^Օ.,j΀\u000f]\u00057Dt~\n\u0017̣pC\u0005\u001d%Lj\u0015]w?\t4|\u0018GIa\u0000S\tL\t\\L`_\u0010{\u0018f\bW\u0010\u0011s\u001a\u001di\u0017qp\u000b\u0015\u0007(_|\u000fQ\u0000j/\u0003͚\u0004KeJQ5\u0019cni(\r'zY\f&\u0010\u001d\u001c)\u0012\u00106{vE\u000en!a\u0000(UaB\"ߛc\u0000\u00160JF\u0000I=\u0004f\t7Hl-^CF2$KM\u0017YxRq/\"\u0012\u0013!\u0010E4b[\u0017]zHMyr.f\u0004hr\u00155\u001bQP\\%sTZ\\Gq&c\"Up\u0012ʇ3<\baq\u0018i1\u001e/~Q5j˵\u001a\u0005#䲇'=\u001a\u00115&A\u000b\u001c_F|\u0011;\u0016:9\"ZCM\u0019+iwu~՟Vi%@cQ-7\u001b\t\u0001Qz\u0007]n[hxu\\44.\n$:np;Y\u0002N\u0004+d@JJլ.;׾7\u0003U( 8)\u0006E!Ĺ|ɩVT\u001c\u0000\\T^OJ_F\u0003\u0004\b!\u0006kXU4\b\\ܙRfqD3<\u001e\b\b\b10wbv\u00102\u0015J\u0010ftbb׺g?5J樊 ֊|!D\u0013\u001am3Ʉ\u0010u&>n8GD]Xis&.i\\i75v~\\y\"!\f.sȰcBg>pG\u001fOy\u0013F\u001f,\u001f$ \u0005_\u001d|\u0018M?H\u0000^\u0016rtCu!?H@=ƙLfL%\u0007\t\b6#rذv\u0010\\L0\u001c$7E^GǎN߻\u00145f☡̋A8hF\u001743BSlE$lZyؘq3\u001f\u001bQĠQ-H\u0007\t8NQ\ns7RA\u0002z¹jJ,Jᕆ)БX$?7\u0002QP(\n5$Z\f\u0005# \u0001L$\u001e9HhgwBqt0=)LGea\n#'!)5[.N2\u0010̄(\u001c,0\n\u0017\u0011q6\n$Ua8D\u001dF\u0016GD,D \u0001z9\u00138X&@63@\u0011qY\u001f\u000b^\u0010^\u000f \u0010*&6+\u0013:ҤҥUiv!کɈXܲI6>2\u001dh\u000e՝Ԛo*V?Ķsy)?sKo4SSvuctQT͐\u001dyHrr)YOٜTWhLΜnhIynQM%Z.5H\fM.Jo\u0016婮l\u001eꎲJUd鍒g8c\nD|4\u001aw$]0X!\u0014dvu\u0017G\u000e+GRqd1(\u0012 Z\u0012+ \u0012\u001bat'ȶ\u001b\n\"b\u000e\u000eU<Ɠg0׫\u000b\u000fIejBk'\u00125\u001c\u0013kTvV6+9 \u0001d\u001brsy\fl{EJ\u0012riȭJ\u000b\u0012qz#'VrMm䌳\u001bW/̥^wTar'u\u0018p\u001a6B^Q^0*jv\u0019\u001a\u0019۾\u0016ز\u000f \u0018\u0015\u0015/(KJ,J䢤]%cx6y}b\t2a\u001eC͕$?k\u0010{8?h vü;z\u001d\u001dYTy_&NN=NY]\u0007\fH\u001aj\u001cioTޠ\u001b\u0001\u0003jL\u000f\u0018\u0014}j-_%\r=QuH,6d%\u001bJe\u001a\n\u0015tdn+f]ž}\u001d\u001dQWWgR삞0C+\u0017]\u0016ӵ^LJź\u000e3\u0014@&!TQ\u001euѾ\u0016փ\u0004\u0004qY\\\u001fd$Қq\r*dus4ycV\u0018OH*#f<5٘L\u0014 O8f\r4,\u0011\u001fȆ?\u001a2A\n\u0005((;Qң(\u0019CR\f A RD\u000bs,)\u0017Er\u0018}qt\u001d,hk&QPK(\u001dYW$愕zva啎DTŕ,\u0017̵8S-ε8,!'L}<\u001e\u000b\u0004\u001bT\u00171zV1gY̍[\u0005\u0017tk7ko\u0015}̨D\u001cubE,vQbدag\u001b(Ga\u001f\n:\n\ts\u0018t\u0012tg1W1瘛3c.z9zDo,x\u000e\u001b<\tUX,l\u0016\u000b\u001b%nuƭ\u0013;n\u00157YQFQVQvQV\f3\n30ㅙ\u001bg8\u001b2\u000e\u0012pRҪ\r>5!AΠOH^A\u0007f:\u0004}5μ\u0010_տ\u0017\u000bFCl\u000bM!\tq\u0018\u0018\u0004tvqTU\\y|\u001c+hj|d\u0018m\u000e\u0012\u0010jG‡\u001d'̈T5IefEil\u001d\u0015h\u000e\u00120C\u001e~x,Ds(?dSJX8ӚZ7fsq/Q\u001cy\u001d]i>\u0014K<\u0013rL&(OQo*t=\u0013+m0dj\u0018*;.0\u0016Mdua\"ݧqTxzű($d$!\u0016yGCd\u001f҃\u0004G>^HCO\u001aQ\"#ׯ`Z9qD~Zr\u0015lrc\u0017\\ْ\bYD\f\u001a_v9/DIN(Zf[$+>coWh\u0013;-\u0011$\u001e澟Tq78ه^2:X-^G͍\u0012\u0015s=F=Yŝ\u0015w\u001e-!upAURppe8{QT0\u001aC$U\u0014_\n\u000b}qt%T\u001dEχPȥ#*\u00117t\n\u0016+t'{8L\u0003\u0007\f\u0018<:`@d&-g:`0b\f\u001d\u0011I#t[P\t.\n\nfc[G5L\u0019\t\rendstream\rendobj\r33 0 obj\r[32 0 R 31 0 R 29 0 R 30 0 R]\rendobj\r59 0 obj\r<>\rendobj\rxref\r\n0 60\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000194 00000 n\r\n0000046573 00000 n\r\n0000000000 00000 f\r\n0000046624 00000 n\r\n0000000000 00000 f\r\n0000453691 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000453764 00000 n\r\n0000454116 00000 n\r\n0000455744 00000 n\r\n0000521332 00000 n\r\n0000555429 00000 n\r\n0000621017 00000 n\r\n0000686605 00000 n\r\n0000752193 00000 n\r\n0000817781 00000 n\r\n0000883369 00000 n\r\n0000948957 00000 n\r\n0001014545 00000 n\r\n0000000000 00000 f\r\n0000452901 00000 n\r\n0000452832 00000 n\r\n0000452970 00000 n\r\n0000453042 00000 n\r\n0001080133 00000 n\r\n0000047110 00000 n\r\n0000062222 00000 n\r\n0000061988 00000 n\r\n0000453578 00000 n\r\n0000061702 00000 n\r\n0000061845 00000 n\r\n0000060738 00000 n\r\n0000061141 00000 n\r\n0000061189 00000 n\r\n0000452608 00000 n\r\n0000062043 00000 n\r\n0000062257 00000 n\r\n0000062644 00000 n\r\n0000062138 00000 n\r\n0000062775 00000 n\r\n0000062697 00000 n\r\n0000452703 00000 n\r\n0000453462 00000 n\r\n0000453493 00000 n\r\n0000453346 00000 n\r\n0000453377 00000 n\r\n0000453230 00000 n\r\n0000453261 00000 n\r\n0000453114 00000 n\r\n0000453145 00000 n\r\n0001080179 00000 n\r\ntrailer\r<<0062698D28B64856B56815357BB7DAEA>]>>\rstartxref\r1080382\r%%EOF\r" }, { "path": "Production Modules/SCANNER/jlcpcb/scanner_REV2_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n100nf 50v,\"C1, C2, C4, C6_1, C6_2, C6_3, C6_4, C7_1, C7_2, C7_3, C7_4\",0603 CAP,\r\n10uF 50v,\"C3, C5\",CAP_1206,\r\n1N4148WS,\"D1, D3, D5_1, D5_2, D5_3, D5_4, D6_1, D6_2, D6_3, D6_4, D7_1, D7_2, D7_3, D7_4\",SOD-323,\r\nLM4040 5V,D2,SOT23,\r\nVAOL-3LAE2,\"D4_1, D4_2, D4_3, D4_4\",LEDT1,\r\nWQP-WQP518MA,\"J1, J3, J4_1, J4_2, J4_3, J4_4\",Thonkiconn Jack,\r\nEUROPWR-10p,J2,IDC2X5M,\r\nP0915N-EC15BR100K,\"R1, R5\",P09x5N,\r\n100kΩ 0603,\"R7, R8, R9, R10, R11, R12, R13, R14, R16_1, R16_2, R16_3, R16_4, R17_1, R17_2, R17_3, R17_4, R19_1, R19_2, R19_3, R19_4, R22_1, R22_2, R22_3, R22_4, R23_1, R23_2, R23_3, R23_4, R24_1, R24_2, R24_3, R24_4\",RES_0603,\r\n86.6kΩ 0603,\"R2, R4, R6\",,\r\n6.8kΩ 0603,R3,RES_0603,\r\n2kΩ 0603,\"R15_1, R15_2, R15_3, R15_4\",RES_0603,\r\n20kΩ 0603,\"R18_1, R18_2, R18_3, R18_4, R21_1, R21_2, R21_3, R21_4\",RES_0603,\r\n220Ω 0603,\"R20_1, R20_2, R20_3, R20_4\",RES_0603,\r\nTL072CD,U1,SOIC-8/150mil,\r\nTL074PW,\"U2_1, U2_2, U2_3, U2_4\",TSSOP-14," }, { "path": "Production Modules/SCANNER/jlcpcb/scanner_REV2_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,28.477,58.698,Bottom,180.0\r\nC2,21.174,65.842,Bottom,180.0\r\nC3,33.239,34.568,Bottom,270.0\r\nC4,17.682,38.378,Bottom,90.0\r\nC5,33.239,27.742,Bottom,270.0\r\nC6_1,12.126,92.036,Bottom,270.0\r\nC6_2,12.126,107.276,Bottom,270.0\r\nC6_3,27.366,107.276,Bottom,270.0\r\nC6_4,27.366,92.036,Bottom,270.0\r\nC7_1,21.809,89.495,Bottom,270.0\r\nC7_2,21.809,104.418,Bottom,270.0\r\nC7_3,37.049,104.418,Bottom,270.0\r\nC7_4,37.049,89.495,Bottom,270.0\r\nD1,29.747,36.155,Bottom,180.0\r\nD2,14.189,38.378,Bottom,180.0\r\nD3,29.906,25.996,Bottom,0.0\r\nD4_1,16.888,82.828,Top,0.0\r\nD4_2,16.888,98.068,Top,0.0\r\nD4_3,32.128,98.068,Top,0.0\r\nD4_4,32.128,82.828,Top,0.0\r\nD5_1,19.428,86.797,Bottom,270.0\r\nD5_2,19.428,102.037,Bottom,270.0\r\nD5_3,34.668,102.037,Bottom,270.0\r\nD5_4,34.668,86.797,Bottom,270.0\r\nD6_1,21.333,98.703,Bottom,0.0\r\nD6_2,16.888,112.673,Bottom,0.0\r\nD6_3,32.128,112.673,Bottom,0.0\r\nD6_4,36.573,98.703,Bottom,0.0\r\nD7_1,14.03,94.576,Bottom,0.0\r\nD7_2,14.03,109.816,Bottom,0.0\r\nD7_3,29.271,109.816,Bottom,0.0\r\nD7_4,29.271,94.576,Bottom,0.0\r\nJ1,16.888,75.208,Top,180.0\r\nJ2,24.508,31.076,Bottom,270.0\r\nJ3,32.128,75.208,Top,180.0\r\nJ4_1,16.888,90.448,Top,180.0\r\nJ4_2,16.888,105.688,Top,180.0\r\nJ4_3,32.128,105.688,Top,180.0\r\nJ4_4,32.128,90.448,Top,180.0\r\nR1,24.508,44.728,Top,180.0\r\nR2,24.508,49.014,Bottom,90.0\r\nR3,32.287,39.331,Bottom,180.0\r\nR4,29.27,79.812,Bottom,180.0\r\nR5,24.508,14.248,Top,180.0\r\nR6,24.508,18.375,Bottom,270.0\r\nR7,19.745,61.079,Bottom,270.0\r\nR8,20.698,58.539,Bottom,0.0\r\nR9,30.064,62.667,Bottom,270.0\r\nR10,31.691,75.684,Bottom,360.0\r\nR11,28.08,75.684,Bottom,360.0\r\nR12,24.468,75.684,Bottom,360.0\r\nR13,20.857,75.684,Bottom,360.0\r\nR14,17.245,75.684,Bottom,360.0\r\nR15_1,13.237,82.828,Bottom,0.0\r\nR15_2,13.237,98.068,Bottom,0.0\r\nR15_3,28.477,98.068,Bottom,0.0\r\nR15_4,28.477,82.828,Bottom,0.0\r\nR16_1,13.396,85.686,Bottom,90.0\r\nR16_2,13.396,100.926,Bottom,90.0\r\nR16_3,28.636,100.926,Bottom,90.0\r\nR16_4,28.636,85.686,Bottom,90.0\r\nR17_1,12.126,89.019,Bottom,270.0\r\nR17_2,12.126,104.259,Bottom,270.0\r\nR17_3,27.366,104.259,Bottom,270.0\r\nR17_4,27.366,89.019,Bottom,270.0\r\nR18_1,21.333,96.322,Bottom,270.0\r\nR18_2,21.333,111.244,Bottom,270.0\r\nR18_3,36.573,111.244,Bottom,270.0\r\nR18_4,36.573,96.322,Bottom,270.0\r\nR19_1,21.809,92.988,Bottom,90.0\r\nR19_2,21.809,107.911,Bottom,90.0\r\nR19_3,37.049,107.911,Bottom,90.0\r\nR19_4,37.049,92.988,Bottom,90.0\r\nR20_1,22.603,96.322,Bottom,90.0\r\nR20_2,22.603,111.244,Bottom,90.0\r\nR20_3,37.843,111.244,Bottom,90.0\r\nR20_4,37.843,96.322,Bottom,90.0\r\nR21_1,14.031,96.322,Bottom,0.0\r\nR21_2,14.031,111.562,Bottom,0.0\r\nR21_3,29.271,111.562,Bottom,0.0\r\nR21_4,29.271,96.322,Bottom,0.0\r\nR22_1,11.967,85.686,Bottom,90.0\r\nR22_2,11.967,100.926,Bottom,90.0\r\nR22_3,27.207,100.926,Bottom,90.0\r\nR22_4,27.207,85.686,Bottom,90.0\r\nR23_1,20.063,96.322,Bottom,270.0\r\nR23_2,20.063,111.244,Bottom,270.0\r\nR23_3,35.303,111.244,Bottom,270.0\r\nR23_4,35.303,96.322,Bottom,270.0\r\nR24_1,14.824,85.686,Bottom,90.0\r\nR24_2,14.824,100.926,Bottom,90.0\r\nR24_3,30.064,100.926,Bottom,90.0\r\nR24_4,30.064,85.686,Bottom,90.0\r\nU1,24.826,62.508,Bottom,0.0\r\nU2_1,16.888,90.924,Bottom,0.0\r\nU2_2,16.888,106.164,Bottom,0.0\r\nU2_3,32.128,106.164,Bottom,0.0\r\nU2_4,32.128,90.924,Bottom,0.0" }, { "path": "Production Modules/SVFs/SVFs_REV3_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[34 0 R 35 0 R 33 0 R 36 0 R 37 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n SVFs_2164_2021_REV3_PANEL\n \n \n 2022-05-06T15:10:02-05:00\n 2022-05-06T15:10:02-05:00\n 2022-05-06T15:10:02-05:00\n Adobe Illustrator 26.0 (Macintosh)\n \n \n \n 124\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAB8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVfSn5af8AOMXk/wAx eStL13V9VvmutSiFxwsXgSKNW6IfUimJZf2txvtTArDfz6/JTQ/y9t9LvdH1Ge4t7+R4XtbwxtMG RQ3NGjWMMu9D8O22++KvMtF0UXwlu7uX6ppFpT65eU5GrV4xRLUc5Xp8K/SaKCRGUq2HNlGN+5Xk 1ny8JGEPl+H0gT6fq3F00nHtzKSIpbxooHtg4Zd62O5b+mtE/wCpftv+R93/ANVseE9/3LxDud+m tE/6l+2/5H3f/VbHhPf9y8Q7nfprRP8AqX7b/kfd/wDVbHhPf9y8Q7nfprRP+pftv+R93/1Wx4T3 /cvEO536a0T/AKl+2/5H3f8A1Wx4T3/cvEO5sa1odRXy/bEdwJ7sf8zceE9/3LxDuW6zo1vHbpqu lO0+jztwBehltpSK+hPSg5UB4PSjjcUIZVYy6Hmso9RyZl+Rf5V6X+YfmC9s9UvpLSzsLcTvHbFB PIWbgOBdXVVX9o8T2HfJsXr/AJl/5xN8jWmgahd6dq+ow3ltbyTQyXclu8AMalv3gSGJuO25DbYq +VcKvu7/AMoL/wCCr/3bsCviptM0m302wurua49S+jklCRIhVQkrxUqzCteFemQ4iSaZUKTPSvOV /pFoLPSfMeu6daBi4t7SdoI+TdW4RzKtTh9SNkLq2uw61cJca1q2ranNGOCS3bidwla8VaSRyBj6 k7IHWtaOoGK3t4vqmlWlVsrJTyCBqcndqDnK9AXcjfoKKAAxjXvWUrSvJsXYq7FXYq7FXYq7FUw0 bWbjS7h3RFntp19K8s5amKeImpRwKHqKqw3U0IIIyEo2mMqTCx1bTNM1A3+jX2qaXOC3oyW7qkyI 37PrRvETtsTQV8MRxeSdkw1Dz3q+o2klnqHmfX7yzmFJba4uXljceDI8xU/TjujZKbbTdFvIrv6t PcrNbW73CiSOPi3Cnwkq5I64DIhIAL7U/wDKC/8Agq/927JsXxXrX/HE8v8A/MNP/wBRc2QjzP46 MpcgkuWMXYq7FXYq7FXYq7FXYq7FXYq7FXYq7FU48uf9LT/tnz/8a5CfT3so9X2t/wCUF/8ABV/7 t2SYvivWv+OJ5f8A+Yaf/qLmyEeZ/HRlLkGUaH+SnmjV9PivYmSMSKGKOCONegJJAr45UM5JPDEl zZaIRAM5xiT03J+xKPOX5d615VSOS9IdHbgxUEcT1Fa9Qd9xksebiPCRRa8+k4ICYkJRO23T3sUy 9xFW1tprq5itoF5zTMEjUdyxoMjIgCyyhAyIA5l6Tb/kH5ruIVmjmjMbiqkgio9gxBOURzyIsRP2 Obk0cIS4Tkjfx/UwvzV5V1Hy3qIsr3csvJJACAfEUPcZZiyiY7mnU6Y4iNwQeRHJLUtC1hNecwBD LFCY/wBo+qsjVHsPS3+eWXvTj0i/L2g3uu6pHp9oP3j1LOQSFA7kDfrQD3yGXIICy3afTnLLhG3n 3M8b8gfNixGUyx8QORAUlqf6oPL8MqOaQF8JcgaTGZV4kft++qed6rptzpmoT2NyKSwMVJHQjqGF ezDcZdCYkAQ4ubDLHMxlzCEybUyLyf5I1XzRPLFZEIIqDkQWqx/ZFPbc5TlzcJAqyXK0+lOQGRIj GPUsn1H8ivNVjaSXMkkbBASFAJqQKgVBNK++QlqDHnEgN2PQxntCcTLu3F/MMP8ALysraqrAqy2F wGU7EEcdjls+nvcGI5vtX/ygv/gq/wDduybF8habb2dw/lVLsj0hbzsqHo7rdzFVPzP9MxssiIyr 8bOfoccJ5YCXJlP/ADkF5p8z6Nqum6bpVxLY6QtuGikgPHm/cch4Ch+nL4RAFBw8s5SkTLmU40G+ u/MX5LPP5pYlkfhb3Ug4s0dT8f8AsQob3pXKdRsARzBczs8CUpRl9Bib+HX4PDmADEA1AOx6VGZD gPQvyTsdKufN8DXrAyIyiKNulGrU++9F+nMfPziOhLsNEAIzkPrjHb9J+CXfmj598+23n69hW9ns ltpFFrbpshSgIPHo9T4/LMh1zPvzYRL/AMh6JqWsKIdYe2Ekh/a9UcRwod9+RH49sx5bZBXXm7HC BLTz4v4SOH3nmHi6fVfqE3JWN36sXpOPsCPjJ6gPuW4U+RzI3twHr/5D29nFa6jewAS6msErAGlU KEBQP9i1a++Y5s5aPIDZzwBHS3E7ylR/QP0vPvLX5h/mLN59tOd5cSXM14I7ixavAKXpIvA/Z4LX ftTfvmQ65l/592WnR67HcJSO/kCiaFRTYoHav+qx/HMfHYnIDk7HUAHBCR+vce8D9XJ5VmS697jo s8uh/kzqeoeW/j1EAVmReThWQM709qt91DmNh3lInnf2Ow1gEYQjH6eG/iebGPyG84+b9S86fo+8 u5r/AE6eJvrazVkVBUCtT06nbpmQQ6+JINhQ80Wem2vmzX1sWBV7G5aRB0DcgK1/yhRsxcJPCO4H Z2OviBksc5RBPvL6r/8AKC/+Cr/3bsynXPi3VnePR/LroSrpbzMrDqCLyYg5CI3P46M7Iohn2lfn Lp36Kt7HX9MTVVgUBBItCpG1AwO6+G2VxjOOwohzcuTBk9R4oz60BV/NJPPv5nSeYbCLTrOP6pYo f95o14IFHTuSxPj/AFOGMJGVy6McmbFHHw47s8yfuYBl7gozSdTudM1GC+tmKywsGBU0NO4rkJw4 hTbgynHMSD1kfnZoM3pzalo0V7qEQHpXjLwYEftFQaE160plQ8QDo5UxpjKwZgd1D9bBPP3ni881 ahHNIxEESgRxgcVX2VamgUdMljgRZlza9TmgQIYxUB38ye8pHC13+hbtVVTaG5tjM5+2JBHP6YG/ QqXrt4ZYatxeiZeSvNl55Z1hL63cqvSQAVr4bHr4ZDLAnccw5OlzRgSJi4S5/rej/wDK7fLySG7g 0OGHVGHxXoQn7kr92+QPiV0bBHTcW5nXuH63lnmXXrrXNYn1C5dnaQngW68a/wAeuWY4cI82jU5v EnY2iNgPJK8saGa/l9+Ytz5X9aFx61nL9q3Yc0bxBFR8wR0OUThK7i5uDNjMDDJdcwRzH9rK7j86 dGgtJo9D0hNMmmUiSWJauxI7MSONfHBIZDtsGeI6aBs8UiOQoAfHd55otzNc3GsXEzcpZbG4Zz7n jkzEAABwzMykZHmX2j/5QX/wVf8Au3ZY1vivWv8AjieX/wDmGn/6i5shHmfx0ZS5Bk/k2L8vH8tj 9PCAagbhqyO8okCCS34AKjAcSvqg7fwyE+O9mceGt2O+dbryvc6zXy3ata2EcfpvyBUSyB2rIqGS fiChUU5mtK7VoJ4xKt2E6vZMPI/+Fgsj6zFFOVerxTMErHT9lj038N8xdScgkOG68nb9mxwGEuPh 4vPuYvfG1N7ObQEWvqN6AJqQlTx327ZmQuhfN1OXh4jw/TezMvL9v5Ht5ob/AFh4J7L9G/vLRC8k 310MOsQkt+or/uwDK5GXId6Rw9WH6lLZS6jdS2ELW9jJNI1rbu3No4mYlELftFVoK5aLrdgXRi1/ R05aVhdetF6UIrwaPjJ6jHbqp4Ab9z9A6r0asBbm+thc0+rmVPWr04chyrT2wnkoeo6nN+TVpaXk wtIrm4MUSQW1q0zkyNJeBmDNMip+7+rkt8VP5NzmMPEv8eX7W08DyhePIcvs13p4ZklqDM/Mh8nL 5aRLGGP9JGRGhuI3+L06UZXQD6anMHTnJx+q3da+On8IGHDfSufx/akflKHR5tbWLV3jSye3uwHl LKgn+qy/VyxXf+/4fx2zMyXWzpo1e6cay3ki08l2FjBEtz5oYM13ewFjGhW6mAq5k4tyg4fCIvA8 q1GQjxcR7kmq80m8uf8AS0/7Z8//ABrk59PeiPV9rf8AlBf/AAVf+7dkmL4t1aN5NH8uxxqWd7eZ UUbkk3kwAGQjzP46Mpcg9OsfyS8qW+kWtz5g1SezupEUzESwpH6jfsoDG7UHStd8sYpH+Y/5T2Pl /RYdX0Wee6tQ1LozMklFbZXUxpHsDs1fH54q8xxVHaLpNzq2qW+n2wJluHC1ArQdzQeAyE58Ittw 4jkmIh6+35G+U4Hjgv8AWpLS9l/urV5YyxPgSIqA5TE5iN+EfNysn5USocZHfY/UwH8xfIcvlPUY o0LyWc61jlcq1W9mUKCCNwafqyWLJI2JfUGGqwQiBLGSYS7+YPcWORGT9E3IEAaP6xByuduSNwm4 xjvR9yf9XLeridE9/LzyW/mvXBaOZI7GFed1LHTkAdlVSQw5MfEdK5JD02P8kfy/kuTZx6xdSXq/ atlngLD/AJI0xV5J5y8sz+W/MFzpklWjQ87aVurwt9ltu/Y+4xVJMVZ3+W/5at5rS5ubp3t7GDYT KyoK9yWZX27Dbc/LMfJklfDDm5unw4+AzykiPIVzJ/Yy6X8j/LNxaTvo2sSX88KsCiPGSrgfy+mC 1O4ByM5ZY77Fnihppnh9cT0JIr47PM9GtZ7W51m2nXhNDY3CSKexBUZaZAgEOGYGJMTzD7R/8oL/ AOCr/wB27LGt8kaFeWFnd+Up75eUSwThGPRJDdzBHPyP3dchDmfx0ZS5BP8A/nIHy75n1fUtM1DT Lea/0j6sqxx26tJxl25NwWp+IU7dt+uTYJ/5WhuvLf5PND5rUgSczFaSmriFqj0/9kCAPDp2xS8L YqWJUUWuwJrQfPCr0H8ldR0mz83Q/XVAkkZRHK3QDuN+nxUb6Mxs43iegLsNEQYziPrMdv0hLfzT 8j+fLj8wL2X6lc3ouZFNpcxgsgSg4gsNkofGnj3zIdcz/wDNedLLyLoul6wwn1lLYLL/ADetVSHJ O/7LH8O+Y8xeQV05uxwkR08+L+Ijh945vG41/wBxdw31njSeAfVK/wB5VJf3lK/7rpx6ft/ff1cD o9g/Iy+sH0q+062pDqjLJzY7lyw+AjptxFKf1ySHnHlvyF+YcX5gWnqWVzHdRXiyXN+QfTKh6yN6 h+FuS1+HvgQzb8+9S0ubUbazQCTUYfikmUjZCtGB8eTio8Ke+FLyXFXuOiCbWvya1PTvLdU1FQD6 KGj8AlHXlt1Ib765jYRUpA87c/WEShjMfp4a+PVi35CeU/N+nedDf3dpPp+m28bfXWnDRKygg9Gp yA336ffmQS4ABJ2UfM99pt55r16WxWiixuFkcdGPIU2/yVoMxcIIj5Xs7HXyByV/EIgS976s/wDK C/8Agq/927Mp1z4r1r/jieX/APmGn/6i5shHmfx0ZS5BkGjfnB5r0qyjtLdwyIACWPKtO9DXfLGK V+bPP2ueZkRL9/hVuTAE/EQKDboKe2KsZxVVt7iW3njnibjJGwZD7jIyAIosoTMZCQ5hn1r+eHnK 1t0gilHpxiiBuLkD2Z1ZvxyoYiBQkXMnq4SNnHG/j+tiPmHzFqGu3v1u9cs9KCrFtz1NT3OTx4xF p1GpOUjagOQHJBxtF+jp1MBaUzQlbnsihZeSH/XJB/2OS6tHRX0PWrzRtQS+tGpIoIIqRUH3G+x3 ySGat+eXnFojEzLwI4nsaD/KArirBNT1G51G+mvbluUszcj4AdgK9gMVQuKp75X84av5buGn0+Qq zUIoSKEfrr3ByrJi4iDdFysGpOMGJAlE9CyHU/zo836jaPa3EgMb1qF4oCfFgiry+RyMsJlzLbj1 kYG4wiJd+5+9jXl5mZtVZiSzWFwST1JPHJz6e9wgbt9q/wDlBf8AwVf+7dk2L4r1r/jieX/+Yaf/ AKi5shHmfx0ZS5BPfy8886Z5YstVjvLV7uW8KtBEFVoWK2d5Bxmq6Hiz3aVpX4eXelYZsRkRX43H 6mWOYjaR+dNY07WfMt5qOmwyW9hN6Yt4ZqGREjiWMKxBatOPWuWY4kCixkbKSZNi7FXqVj+bek2N hEltZTR3tvBYRx3Cco2eS00maxcySJMGUCWUFClDwrXfbMU4CT8/vtuGUfj3POta1SXVtXvdUmij hlvp5Lh4YQVjVpGLFUUk0UV23zIiKFNRNl0Quf0NdFZFFt9Yt/ViP22fhPwYeyjmD8xj1Xogskh6 Pc/mTok/lu70d7KVpJLEQWdyVQNFOUt45QaPvFItvv3BVaDdsxxiN22nIKp5xmQ1OxVPPKGuWmi6 pPeXUJuI5LK9tVhpVWe5tZIUD/FGeHJxyoa06b5XkjxCvMMoSosq85fmrDrHl86Hp9mY7S4VPrHr 8qRvG6OpgQSugP7vjzYcuJIrvlePDRss55LFMR8uf9LT/tnz/wDGuWz6e9hHq+1v/KC/+Cr/AN27 JMXxld2Nzf2Plmztl5z3EMsca+7Xk3X28chHmfx0ZHkHrd/pP5TeStL0+18yxW7XkkYHJoTLK5Aq zsFDMKk/LJsUp8/eTfK2reTYvMflCGERW5aRjAvD1IujhlH7SUqPpHXFXjOFU+8k+WZfMfmK205Q fQLB7px+zEp+Lffdvsj3OKvYNaufyO0LVP0TqcFpHfLQSKsBdUJ6cmUFR/siPuwKw/8AOHyNYaW1 preixIml3ShJEhFIw37LqPBhsfce+FXnKfVPqM3Pl9c9WL0afZ9LjJ6lfflwp9ODe0s3/KHyVD5g 1mS7v41k0uxUl0kHwPJTofEIPiP0YUM9tL78irzWv0Jbw2bX/MxLW3IRnG3ESU4H6GOBXmP5m+UD 5a8yzQwpx0+5JltKbhQT8Udf8gn7qYVYjir1v8rPJWhDQLzzN5niiNhT9z9YAKLGm7PQ7VYjb2Hv irJNDg/JjzcbrTtEgtmuxE3wiFoZApFCyFgpqK7EYFeUR6LdaLq+u6ZdD97bWVwvKlAy/CVYV7MN 8jPp72Uer7G/8oL/AOCr/wB27JMXyHputLozeV751DRLbXCS7VIR7uZSy+4yEOZ/HRlLkGb/AJp/ lxqfn25sNf8ALs8MxFusE1vI5HELuCOIbfffbwybFGQxJ+Wf5aHTLy4jutVlf1GiQ1QSMSVUf5O+ /sK+wKvJvK7RrdX9y8EM7QWU80STRpJGHFKHgwK7V8MhNlFl35ZfmALPzLAl7b2sEM7KoktreKD4 xWgb0lXkDU0r3yQFIJtX87/kZ5i1rzVcaro11bz6ZqDiX1pHIaOoANeIYEbbbjw9ysU4/NPWbHQ/ KWn+VLaVbq4it1tZHPxAJGRVj/lClPn8sKXkcTXY0a6VUU2ZubczOftCQJP6YG/QqXrt2GR2tPR6 l+Snmay+r3OgXbrbl0k9Gb7NRIepI7q3fwp4ZJCVaJ/zj75ksfNVvc3V3Amj2U6zi7DnmyRMHUUp xB23oT7VwIpU/OzzVaajqkelWfF4rQh3mIHLlx4qoPy3PjthSxmXUv0XoWim3s7KR7qCaWeS4tYZ 3ZhcyoPikVjsqAZUBZLMmgHpPl27tvPn5c33lwSx2WpOFVVACx8owOIVRQBTQGnzA6ZYwS/8rfyk 13yh5jPmDX54ILezRhEkbljIxII+0q7bf591WPeYvMceveZdbuYVAgh0+4iiYDdgGBJJ77k09sjP p72UX1d/5QX/AMFX/u3ZJi+K9a/44nl//mGn/wCoubIR5n8dGUuQTTQJfzGk01JtFW4exjcW8cka Ifiqo4qWHJuPqLX+WorTCZgcygRJSnzBeeZJvq660X+NWmt1kVUqpcxlqKB+1GRv4ZIG0EUu8sgn 9K0FaadcE/8AC5GfT3so9UmVmVgymjA1BHUEZNizVbr80otNW+UXK2EsZmEixx8TGEMnJgFqKxqX FRuoJG2Q8QXVsuAsZ12TWG1OaPV+Y1C3PozxyAKyMhoUKgAAg9R45IG92JFIESOEMYYiNiGZK7Er UAke3I4qrWFzeW13FLZMy3QNIuA5EltqAUNa16YqzO5b82bfjbzx3SqWVFQxxFeTCQhdgVB/cSV8 OJr0yIyR72XAWETzSzzPNMxeWRizuepJNScmxTjXAf0F5cNNjaz0/wCkybK48z+OjKXIKPluTzAd Q+raHza7nU1jQK1VjBdmPMcQFUElj0GTMgNygC061W9/MqKC4XUjcJFDGxnMiIAkfqCAnkBt8bhR Q9xTAJgqYlJ/Ln/S0/7Z8/8Axrgn096Y9X2t/wCUF/8ABV/7t2SYvivWv+OJ5f8A+Yaf/qLmyEeZ /HRlLkF1t5omh0NNKNnBK8DStZXzeqJoPXKF+AV1jP8AdbFlNKnCYb2vFtSZap5nm1Tzbe6j5j0R bm5uLc266ahktFhlMQSOVVALDi37zidiTkRCo1EpMt9wt03RNZ0+G4a1vEhmu4Gt5k4B1aOSnJeT A8enVRXJkAsQac/l2XQ9EuL7U9LS/g1KF4NNuxO0Zt5o3XlN6YFZAK8RX4a18CMSCa3UEK8Hn3Vr ObStXOk2wuLdY4fr0iTFbyG2tzZ+jIGf0ivotxfgBXK/CG4v8c2fGebEry7uLy7nu7lzJcXMjSzO erO7FmP0k5aBTWVHCqvZXc9neQXkBCz20iTREioDxsGXY+4wEWFBplUHnzVlbVpdJ0q3tIb2zlgv VgSaVYhPIS9wGleRkekrRhq0CtTrvlfhjayz4z0S63trPVtJsLKz00Wl7aGZr/VjK7i5EjAxL6RH FDGKj4Tv3yYBs7sSRSYy+WvMOqfo/So7pbpISYrKHgEYPKVXiOIJavFRVjiAApK2W/Oiaxa2NtoU aX0NpLpmpwGaS5W/efnE8imMqV5BqL6bdRkTG+ZZCXcEJqnnHUptGuvL5tIbKykvTd+giuHiIQRm AGRmbhVFYhqnkK+OIgLtBltSD8uf9LT/ALZ8/wDxrhn096x6vtb/AMoL/wCCr/3bskxfFetf8cTy /wD8w0//AFFzZCPM/joylyCXafY6jfXaW+nW8t1dmrpDbo0khCAsxCoCfhAqcmSBzQAzHR9RvtXe 61jU53u9TupAs91Lu7CNFVBXwCgDBGIAoIJvmyDRdLk1TUYrRWEUbVeedvsxQoOUkjeyqCcKrvM1 /b6vdsiR8dNhjFtZW7b8bePZa/5Tbux/mJxVgerjzDNaPpqm5utD0FmkjUKzw2q3bBqswFE5uf2j ucjQB8ymyQx/JodirsVTfTZfMNhYySW/1m20vV62NxOiMIp1DKzxB6cWI2qAa5AgE+YSLAZnHGkU axxjiiAKqjsBkmLItH/3D6RNrjbXtzztNIHdSRSe4H+orcFP8zV/ZxSw/Vllt1TVbRzBqWnss1rc oaMrIwYYCLFFQaYjrEWtC8N3q8U6Xeoj696tyjI06zsW9ccgOSuankNjjEjok31RXlz/AKWn/bPn /wCNcE+nvTHq+1v/ACgv/gq/927JMXxXrX/HE8v/APMNP/1FzZCPM/joylyCA0zUtT069ju9MuZb S9SqxT27skg5gqQrKQdwaZIgHmgGmXaTFd6Y76HqkEllqloavazKUcK4Eimh8Q9fliCCLCCKTVJH SvBivIFWoaVB6g4ULCQoJJoBuSelMVYjqLeYbSynuojdW2ha/I4V6ukF2LaTof2X9Nz36ZHYnzDL cBIsmh2KuxVOtJfzFdWnp2wuLrS9Hb6/PboWaGEEqrylfsrXYE5A0D5lO5DLba5huYVmhbnG/Q5J irtI7KqsxKpUIpNQATU0+nFUs1yKa6tU0+2jaa9vpEhtbePd3csKAAdcSa3KQLYnrNzrUl39W1iW d7vTl+oiK5ZmeBYCV9EBt1CGo49sEQOiST1RPlz/AKWn/bPn/wCNcE+nvTHq+1v/ACgv/gq/927J MXxXrX/HE8v/APMNP/1FzZCPM/joylyCTAkGo2I6HLGKc6I6X+rTXOp6y1hMsEsy3syPcNLNGn7u I0Nf3n2anpkDsNgkb8020PUfMertdfUdPW7WwtpLy9CNwKQQiryVY02r0AJwykBzURJQRvbbWra/ a+1BNN+pwGWytfTeQ3U3IL6XJSAvwkmpxJIrZQAkL3V09vHbvM7W8JYwwsxKIX+0VUmg5U3phpCl hV2KuxVVhurmFJUhmeNJ14TKjFQ61rxYDqKjocFKn0N3BpOh6fdWmpx3l1eNP9d0kxOptfTYLGxl Jo3qj4tumRBNnZJApHX2qeYNP0uwvr3Tlig1RHksLjl8EiRtwYhQSwo3iRhEgSR3KYkJNq629u2n X9nq31y9uYhc3QjR4mtJ+Z/dBifiKgA8lpgBJuwp2SmSSSSRpJGLyOSzuxJJJNSST1JySE28uf8A S0/7Z8//ABrkZ9Peyj1fa3/lBf8AwVf+7dkmL4r1r/jieX/+Yaf/AKi5shHmfx0ZS5BJ1UswUdWN B23PzybFlFpp/m/yp5kvtPjhji1OKB7S8DelOix3UQrRvjSpR+2/45DaYvoy3iURF5Wso4WUSyiR 1KtIGpseooO3scmxaa2v9C0zUv0XMDDf231a/jmjR2MXNWPBiPhNV7YDEGvJIlTH7vQNUtNG0/WZ 41XT9TaZLOQOjMxt2CyVQEstCf2hiJAkjuUxNWl2SQ7FXYqmGmaDqep22oXNnGskWmQfWrwl0QrF yCcgGILfEw2GRMgK80gEp9Zxavqui6dpmokR6TpnrSWKokayk3LB35OByYVH7X0YiIBJ71MtqVZv K1jLwHqzKkalUTlyAqa7cgaYUITV4PMGralougFo7iSKOOw0kKscNVeQ8VdvhFeb9WORoRssrMqD H7+xubC/ubG6ULc2krwTqCGAeNirAMpIO46jJA2xITDy5/0tP+2fP/xrkZ9Peyj1fa3/AJQX/wAF X/u3ZJi+K9a/44nl/wD5hp/+oubIR5n8dGUuQQ2g6Jc61qcenW0sEEsodhLdSrBEAiFzykf4Rsu2 SlKhaALZj+XuqTaZpkoa2hubS8krPbToGWRU2B5CjoynlRlYHChkl7Y6DdWsl7pVz9WeMcpdLu2H qAV/3RMAFlHsQrfPFUlxQxG80B7ltavrWa3S20sxPNE8qpI3rNxpDGd34t9qnTAZUQGQGyQ5JDsV diqbQ6BdDTbHVfUt5ILu5NslsJVM/JKEl4h8Soa9cjxb0mtrZt0wsUb+hdSOmDU0h9SxqVeaMq/p sDSkoUlo69uQFe2KUg8wxwvpM5loOADIx7NXanz6YqxbWNEudJa0WeWCb67ax3kRt5VmCpLWivx+ y447qemCMrSRSv5c/wClp/2z5/8AjXBPp70x6vtb/wAoL/4Kv/duyTF8V61/xxPL/wDzDT/9Rc2Q jzP46Mpcgk6ryYLUCppU7AV8cmxZrbRrourz+XJLu21Brc1ivrGX1rd+aCQqj0WvHkQfeoyMZWLT IUU1yTFRury2tY/UuJBGvavU08B3xViOsaZx0+01z65aSDVZbilhDJyuYPRcL/pEdPg51qu+4wCV khkRtaT5JDsVdiqaaJpj3SXt6l5a2raXCLsR3MnpvMVdV9OEUPN9+mRMqpIFsu03UIr+0W4Qcakh kJqQR2woTTTtU1DTbkXNjO9vMBQsp2KnqrA7Mp7gimKoLzRq+i68bTSoYrbTdWvblIbq79T07FFL D95IlG9Ig/a4njSvwjATQtIFl5/qNn9S1C5s/Wiufq0rw/WLducMnpsV5xvtyRqVU9xhBsIKP8uf 9LT/ALZ8/wDxrkZ9Peyj1fa3/lBf/BV/7t2SYvivWv8AjieX/wDmGn/6i5shHmfx0ZS5BJcsYo3S X05LhjfRyyKUIgEP2vVqOPdfcddjvRqcTE30SE/i0T8zVu/qy6Pqj3UcYka3NnOziNiQHZClaEqa NkfEj3hPAe5D3EU9vbTS+atOv1lvLUvoUrKbeMuSpElHUCSPif2fbDd8j71qubG8mxdirsVdirsV ZBpVpqF7aQx+W7C+udUhV31I20TzLw5fA3FOdABtuo38a7QMq5llV8kVDpv5kSRWyRaVqMi3qmSz dbOVmmSgYtE3A814sDVe2PiR7wvAe5J9YfSClmllb3EF5HDw1X6wwYPchjyZBQFRSmx74Y31QaS3 JITjy5/0tP8Atnz/APGuQn097KPV9rf+UF/8FX/u3ZJi+K9a/wCOJ5f/AOYaf/qLmyEeZ/HRlLkE lyxivhk9OVJKV4MGp40NcCvQr384JdQN4L3SISl40hZYPRjoHuZbgbNBIjMPW4lyvJqVJrlAwVVF tOW0j83+dh5isNNtTZfV5bHm01yzrI8rukablY4jQCIU9Qu/i5FAJwx8JLGU7YtlrB2KuxV2KuxV kXkzzndeVr/65b20Ny3q28rJOkbilvKJaL6iPwZqUDrRl6g5Xkx8QZRlTILf81okubOeTSS31ezi sJkWWGksUEcaLy9S2l51MCkiXmPAA0Ir8Hz6s/EYPql6L/U7y+ESwC7nknECElU9Ry3BS1TRa0Fc uiKFNZNlC5JCceXP+lp/2z5/+NchPp72Uer7W/8AKC/+Cr/3bskxfFetf8cTy/8A8w0//UXNkI8z +OjKXIJLljF2KuxV2KuxV2KuxV2KuxV2KuxV2KuxVOPLn/S0/wC2fP8A8a5CfT3so9X2t/5QX/wV f+7dkmL4r1r/AI4nl/8A5hp/+oubIR5n8dGUuQSXLGLsVdirsVdirsVdirsVdirsVdirsVdiqceX P+lp/wBs+f8A41yE+nvZR6vtb/ygv/gq/wDduyTF8V61/wAcTy//AMw0/wD1FzZCPM/joylyCS5Y xTHQ9H/StzNB9dtbH0beW49S8k9JG9JeXpoaGrv0UZGUqSBaroMOhyPeLq8V7IzWkv6NWxCE/W9v SMvMf3XXlx3xlfRRXVZpuhvewajK93bWTadB9YMN0/pSTUYL6cKkHk/xVpiZVSgWlmSQ7FXYq7FX Yqmd3obW+jabqa3trcHUWmUWMMnO6g9BgtZ46fBzrVN9xkRKyQkja12qwaNHp+mrZRXkep+nIdWF yEERfn+7NuF+Ljw+1y74i7NqaU9V0f8AR9vp831y2uv0hbi59O3k5vDVivpzCg4P8NaYxlakUl2S QnHlz/paf9s+f/jXIT6e9lHq+1v/ACgv/gq/927JMXxXrX/HE8v/APMNP/1FzZCPM/joylyCTrxD DkKrX4gNjTJsWVwaZot9rc1/pVtLb6ErAWtrduJZeQQcuRACkc6n8N8EbrfmmVXszrzBaW01va65 YxLFa3tY7iCMcUgu4wPUjAH2VcUkQeBp+zhQxbU9ItdQRRLVZEB4SL1FfHxGKsW1NdGh060tILee PWYHnXU53dWhkHL9z6SAArRftV64Bd+STVJVkkOxV2KplpL6KIb6PULeee6lh4aY0LhFS4LCjSAg 8lpXYZE30SKZ3aeQ59H0+PVIuN9byoolvbdvUSN2oTG4oGiNdvjAr2rhQ1ihINU0nT4dRt9RuYWf S0kT9IW8BCSMnL4uBIoCRtgN1skebGtQeye/uXsY3isWlc2sUrB5FiLHgrsAAWC0qcIUph5c/wCl p/2z5/8AjXIz6e9lHq+1v/KC/wDgq/8AduyTF8V61/xxPL//ADDT/wDUXNkI8z+OjKXIIbQLzRrT VI59Z09tU09VcSWazNbliUIQ+ogJHFqHJSBI2NIBHVkflWQtpKqQAI3ZQR3H2qn/AILChk1lqslt YXti0azW16q1Rq/BLG1UlWn7SjkvyJxVA4oYneXWhQPrlvcWDXd9cGP9HXvrMgtnDcpiYwKScx8O /TAQbG7IEUx/JIdirsVTi2utDksNPsvqDRamt2XutT9ZiJIWoEj9H7K8TvyG+Ro3z2TYpn+m6rqO mXH1ixnaCWhVuO6sp6q6mqsp7hhTChdqt/BfTrPHZxWchWk6wchG71PxhCSEqP2V28KYqkPmCQx6 PcEAGoCmvgzAfxxViutXmjXLWZ0vT208RWsUV4rTNP61ytfUnHIDgH2+AbDBEEcykkdFfy5/0tP+ 2fP/AMa4J9PemPV9rf8AlBf/AAVf+7dkmL4r1r/jieX/APmGn/6i5shHmfx0ZS5BJ1IDAkcgDUr0 qPDbJsWS/wCIPrGuXk+h6P8AVLCcCUaVA0k4hWNAHcORy3oWNRQV8MjEUNyk7nZN11zSWh9X6ygW lSpNG/4H7WSQhdQ1j1bK4/RiyXEkSc5pYUZlhQkDm7U+Eb0+eNrTHr3UtOuNH0+zi05INQtmma81 MSOz3XqsGQOjfCvpjbbrgANndJOyWZJDsVdiqY6XqGnWltqEV3pyX0t1B6VpM7shtpOYb1lC/aNA RQ/2ZEgmt0gp9o+rvFp8LakssccpYW13IjenKENGCvShKnY4bRSPGt6SYjJ9aj4jtWjf8D9r8MVS e91yZL+wnv8ATWl0oSJcrazc4lu4Ven26fZbiRVcB3BAKRtzSHUJ7e4v7m4trcWltNK8kNorM6xI zErGGb4mCA0qd8IQUw8uf9LT/tnz/wDGuRn097KPV9rf+UF/8FX/ALt2SYvivWv+OJ5f/wCYaf8A 6i5shHmfx0ZS5BJcsYsj8i6f9f1a4hbUG02FLOeae4QKx4Qr6nGjMg6qN67HfK8hocmUBZZbbflD pN1Day2+sySC4oxjWGJ34PZXV4lFSZiCws+I5AA12rTKjnI6fiwP0tnhDvUX8j3mkeWtXvbDUL+F ZLSZrykIS3aGK8+rfVrhg9RI/AyAU6U/mw+IDIAjqjgoPNcyGp2KuxV2KuxVn/l3yfZa5pOjwXut vbtPFe3EFpwiKxx2yzSOavJHsxgO52Fconk4Sdu5tjC63R7/AJP2frJHFqk0iy38Nik4t1MaiYWx 5sVlI2+tUFDQ02O+R8fy6frT4THvP+l6jp36Djubm8ltptPE1haagvpz20HrSRrGUDMArenzWnY5 ZjkDfvYTFUxLLWCceXP+lp/2z5/+NchPp72Uer7W/wDKC/8Agq/927JMXxcmq6BPplha6ha3bTWK SRrJbzRorK8ry/ZeKQ1HOnXIcMrJDKxW6a6T5TTWbY3OkeWPMOo2wbiZ7QeugYduUdqwrj6u8L6U Pqml6ZoVx9W1XRtc0u5kSohupEt3aNtvsyWykqcal5Lsho9U8txEGNNWQigBW8iBHEEL0g7BiBg4 ZeXyTY82zq/l0pIhXVikxrKpvIqOT3Yejv8ATjwy8vktjzQ/reTf+WTUf+kmD/qhhqXkj0q9tbeW 7pZGtdM1adYV5zGKaJwi/wAzcbc0HzwEyHUfj4pAHcVQadoZLgaPrBMbBJB6kfwsw5AH/R9iV3xs 94/HxWh3FDSN5Rjdo5LLUkdTRka4hBBHYgwYfV3j8fFGy31vJv8Ayyaj/wBJMH/VDGpeS+let75U Xjxg1NeAKrS6hFFavID9x0NTXGpeS2PNV/S/l30zFTVvSanJPrkXE8QAKj0abcRg4ZeXyTY81e2X S9evYrW20/W9VviCsMEc6XEpUVJCqtuzU77Yal5LY80bqPkqbTLR7zUvKfmSys4/7y5uEMUa12+J 3tVUY+rvCPSlEWqeW7S3vBZWl4Li5t3t1aaeJkXnSpKrChPTxx4ZHnSbD7P/APKC/wDgq/8Aduyb B8I4VfTH5Yf85M+SvL/knTNC1fTryG702IW/KzjikhkVSaSfFJGwZurCnXeuBWGfn9+dHl78wINK sdFsZ4odPeSaS7u1RJC0iheCKjSfDtUknc0223VeNYVdirsVZj5A862XltLpLyKeeKeWGYQwlVVj CJBTmCksbfvNnR9t6q2UZsRlybMc+FM4PzTiisYYls2FyNPmtrqTYia5McVvBI+4PFILdQf8ot45 D8vvz6svFSfzF5s0jVfK9hp8dgINVgmMtzdIkaq4b1Cw5VaRqmQeHTflsROGMiRN7MZTBFMTy9rd irsVem/kP+aWkfl95ivbvVrKW5s7+3EDTWwRp4irhxxDsgKt+0OXge1MCvYfM/8Azlb+X915e1C0 sNNv7q7ureSCKG5ihjhJlUr+8YSueO+4CmvTFXyjhV93f+UF/wDBV/7t2BX/2Q==\n \n \n \n uuid:4955b1d8-e408-674c-8fd4-eaa5fc7b54a1\n xmp.did:890e3b44-b674-4988-aac5-94c2cc1ba3e8\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n uuid:95ae41d8-8acb-7343-b936-cd4ed9fd424e\n xmp.did:6b31b192-c49b-4282-b737-07cbcf4c37e5\n uuid:5D20892493BFDB11914A8590D31508C8\n default\n \n \n \n \n saved\n xmp.iid:a4b3138a-0b8d-4074-8656-f24c109493a5\n 2021-07-19T22:41:09-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n saved\n xmp.iid:890e3b44-b674-4988-aac5-94c2cc1ba3e8\n 2022-04-28T18:22:38-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n False\n False\n \n 60.599918\n 128.500011\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 47 0 R/TrimBox[0.0 0.0 171.779 364.252]/Type/Page>>\rendobj\r39 0 obj\r<>stream\r\nHWr\u001d\u0011߯\u001f\u0010ck啒RqaU\u0010]hOPQ2SR>\u0017htqC~v\u000f\b\u0002V6\u0006\rv7l\u001f>oeo0o\u0001m?蒟tɯoo\u0015\u0007\u001b\b\u001d\u000bm$\u0003}xOO\u000fj\u000el{\u0000wn^\bĻl\u001fnSn{mn\u001a{i4AonKBSq|ơ?StGvd>L^a\nȎp\u0001poePxr厨x[\u0007\u001cv0}Z@X-qhNO\u001eic\u001f\u001bgTya\u0014rQG\u0012,LT:\u0013\u0007lۆ({2utC\u0000.y\u0014~\u0013iF\\\u0012v2~Ry G.\u000fl&si<[\\V.Oҽ\u00039iarSK\flWB^T4\u000bfãvRGjضLJ?#n{q'2]Dc$vbS*'/=+±\u0002\u000eX\u0014\"~QOrE#OQW)\u0015\u001b)2+GHё]\u001cJw\u0019s\u0017+.\b\u0002ث\f8{AoSbk\u001d0}Hm#,3UFXw_\u0016\u0017\rjc,{j:JIo&F\u0000u*PM\u0016%!`xSq6\u00196\u00169oUqoǤoȦť7d\u0013\u001d\u0004+|q[\u001fi\u000e\u001dm{x}xi8xez_AW?\u000b?^PL1\u000e]-\u000eܩ\u001b*\r!\u0007MI\u000f{\u0003Xj;Cr\u0007j9i\u0014,&~Z%7\u0003ۋ\u0017\u0014=3I\u001fnO7MwS\u001b\u001c>\u0019\u001aU\u0003(@\u0012\u0011#(\u0005j\u0003\u001ch9(\u0001\u0018L!apZ`ECoB:[\u00018٩\u0013\u0005}Z*@\r\rh\u0018f(@\u0003+j\u000e\r<)y6CsAt6Th+\nX:5\u0012bk\u0001]̐O3fNGғ#oʑ\u001e\u001b9tgDdH{\u001fc>~e{\u0014aUo!%q\u00020\u00050\u00050\u0005ʅa\u0015~\n\u000209\u0019`fe\u001d1󶌘fOG\u00169>\u0019//\u0005_U!ә_*˅_\n\u000b\u0014h\u0017~\u0019p\\5UhCVӊ4HY:r$5]}^>D2\u001d\u000bC\u0007\u000ek`\u001abdA/YrZ\u000f KBC4oz@l\u0015sE,<&@5N[0\u0012G\t5K֛\r}(\u001c\u0016C\u0005e\u0000c\u0002[y؊\u0013L\u0002R]Rg\u00058s4Un\u0000`\u0002|\r/=\u001a8Ш\u00060\u001c\u0019\u001e\r\u00012f\u0000G\u0010\fq\u000f\u001d3\tJ\u0000$\u0000hErE\u000bj=\u001fr+`,iVj\u001cfՑgkJJ+&0Zl\u0019[D\u0012*\u0002\u0000_ќ\u000e`\u001c9\u00012pMgV\u0000\u0003`MKiyL1\u0014$3LF{\u0019FK\u000ef\u0007(n\u0019\u0005J\u0000(P#WSjv\u000f\u0015\u0000J\u0000cyZ3P(%\nGMo4\u00072\u0005@ 3\u0005B\u0010I\u0002:a~ꕎCUW!\u0006\u0011 \u0003P\u0016^cS\u000eE{2@+\u0003ۮ\u0000\n\t\u0014M\u0001{K\u0003-P\u0003b\bp@\\\fUDHDݧU\u0002Y\u0015F[5c\u0003\u0016H@\u0005P,\n\u0000}\r\u000elA`\u001d\u001a \u0005X&`폭96V@@iG\u0001i\u00079Vi\u000e\u0010B\u0007\nE0\u0017\n@)\txk6N\u00008W\u0004r9\u0003=Wd[\u0005\u0002\u0014KÈLѨvjx#\u0000\u0000(@{\u001cή\u001fCFO5C\u0001=VtLruL\u0017sk\n}qj#\\i{Ѧi[)En\r \u0002*Tk\u0000ps\u0000X3-W\u0014@\u0010Ձ5\u0000L\u0012d\u0000b\u0000\u000ew\u00015E[`-ŮX\u0005C\u000bˋ\u00061er\u0003\\2\u0000B\u00025<Ԩ\u0007\n@\u0015sjU@R\u0000+;\u0002\u0015b\u0005Q\u001eBSK\u001e:7U\u0013#\u0005JpT\b\u001d\nLJDS(2ה\u0002B-)][*\b\u0002@*)bWǴO\u001dAP\u0010=@ek\u0017\u0011\u001c\u000e\u0000Ll3\u0016ؕ\u0012[+XI\u0014\u001f\u001d\u0014h%δ'N\u0000=j#u\f\b.yhAG7i9\u0018@bD%$N@:I\ttgt\\}&9ѕ5A%-^l\u0001\u00114߬]}\u0006H\u0000Ql\u0003&z3m\u0000&\u0007|QYhCb~\\\u0003\u0016\u001b\u0017\u0001r6x\u0000\u0001Ζ=\u000e_@z+\u0001T\u001cx\u0014/J?\u0007Tsᒓ\u0002\u0002k>\u0013\u0014O6\rRxR\u0001p\nO?h\u000e\u00013\u0014#tȴ.\u0015 aD\u001203u8r\u000f\u001b#/Bu\u00023L@/wͬCq)W\u000fg┳`\\᳃\u0001=o¡ei@l=\u0016PC\u0002\u0001qDLa,t4\u0000l\u0011\nT1\u0012XgC\u0006>:5\"\u0005\b'`J\nłl*\\\u001bb\u0000Mo=\u0005PT\u0007d\u0002>\u0003)P)o$*\t`^\u0005>ٖk7\u0002\u000f\u00058GFg\u0007\n\u001c\u0002\u0003\u0006Ϲ!\u0001\u0003D6\u0007R#ϵ\\>\u0006\u001b\b0XQ<4;Lꈽf]iI9\u0014>,?w:ԭ%\u000fl5\u001f6/\u001eX'\u0003\n@\u001d?idYr\u001b)\u0004\u000eI\u00145\u001ck\u0000\u001cE{\u0015QJ\b'I\u0010\u0005ܢ[$\u0013\"s\u0002DU'f_VF\u0017E`-\n@\u0001,\u00013a2MM\u00003\\:0N*`-1%E%n]dC_5DG5EX.Jsvłx\tXPs\u0002`?$N:\u000fz\u0012g#a\u0002\u0014[tbw\b,B;v@\u0001i/\u000e\t\u0017D\\}\u0002\u000e[V(cz]\u0002t\u0010\b3R\u0007|872r\u0015'|\u0007pe\u0016k\u001eI\u001fi0r5\b`\u001esy\u0000p֋CD\u0011_\u000bU\u001bL\u0002\u001d'ZdyI\u0000T|\\`ת#\fj\u0003\u0014\u0005s\u001e6\u0000\u0013EG̲`\u0011N \u001eRlP!/,h\u0000\u000eC1\u0000ʞ\u0018X'\u0001NC\bc\\\u0012hHځ&\u0001l\u00014~22{\u0000X%\u000fq\u0004XP9yŽb7]>\u001dw\nT-=\u0013`\t}sx\u0006@\u001d\u000b_\u0000\b \u0017>\u0000[\u0001\u001a\u0019\rV\u00008\u0001HE/\u0000tf\u0002H*ee@\u0002X24\u0019ˮz\u001f\u001dGf\\#pʘ,|g\u0013Hr\f\u0007.0y\"\u001a^rׅ!iu`a\u0016 FK:\u0017\u001ah\u0000fDw\u0006u\u001c~q\u001e sP\u0001\u00050aKy;\u0005XrHޥ\u000fz&F-\u0002i*eN~MK[\u0005_ٲ۲\u00038fã\u0010d\u001d\u0001k\u00100\u000eo9WDÙW/\t\u0019\u001d)\u000fp\u0013 \u0003A;\\\u001d6\u001dK\u001cys:k|\tB\u0012d\u000b\u00003%ř+\t6}\u000e4\u0017}\nҁ\u0010\u0000\u0004xJ\u0003%m*$.<\n3$[b\u0002m\u001189\u0013F$\u0013@\u00028N\u001d+pwz\u001e\u001f\\+\u001d\u0012,\u0005\u00118C:a̼.q㉑\u0010:Q\u0011{\u0004dڦ[\u0000Ϯc\u0019HR\u000bWP8= \u0012\u0000=\u001e\u001ad\u0004C\u001c\u0002\u0018`\u001c\u0011\u001f@,\"\u0007/RH␹a\u0019)[V[ȞVpY\u001c\u0000i|+}C\u0017G{l@.X\u001d\u0011E\u000f\r|g\\\u0015M\u0010;'\u0016Hȣ\u0002h.o#⁨\u0011\u001c!H\r0z)/O<\u0007Wrs]FT4\u001e+x3C+l$o2P21 7V7=޹d\u0000Wn-ck\u0000+\u0002h܊9xy\u0003[\u0018or}E习bPQ}?P^<)GTf_\u0015ygN^WD\u0013gVY\u0001\n`3\u000b\u001fQdQ\rO('X'οM,D\\wo\u0012\u000b\u0006Spi\u000bCC\u0019i\u00025^]\u0003hc\u0000\tQ\u0003͊d%\u0016/YM:tմV\r\u0013\rV\u0004>Xmk4\u0004}\r\u0000lK\u00003v\u0013\u0001\t+36P\u00006ʮ4\u0014\u000bFi;\u0004FW/pTX\"\u0002ű#T\u0002\u0015\u0004ld\txOD\u0013։]$K\u0007n/A+sUR&yQ\u0017\u0000\u0003\u0012p\u0014>\u0012\u000be'-C8\u0019RO#>8&i\u0011\u001c\u0012\u0000w$\u0004Nd_\u0019}^\u001d\u00183\u0019wb5\n`nmUc&fx.w\u00027\u0001^\u0001\u000e?K!^*I\u0013q1CC\\(2Gr\f.\u0017]٢Z.5rg\u00018l~\u000bE,\u0000`G~I`\u0014)8d|Aq|9B.e7mɤ\u0003\u0002\u0017*\u0010\u00071\u001b&WS\u001c\u0000\t`y\u0001h}\u0017=J]\tB\u001e*N\u0000{\u000b\u00010Fx\u0004d1꘵+6ł& \u001f#V(\u0000M;\u0005Drd\u0012Hj\r@[\u0007sF\tkVL\u0017'\u0001y\u000f]!~s]c\u0002:lY\u0017?e}aȈ۾\f߲1L?/\u0001d\u000b9;sFO\u0002I,\u0000\u0016\u0004҉uubJ'q\u0002&`F%:ž\":~AOҬM`CK\rM\bBP\u0001\u0004FR\"\u000b_oO\u0000kN\u0002(c\u0000l=\u0006[\u0002'/\u0000c5\n\u0011\u0015m\u0016`;P\u00046?|5\u0000\u0012-eta\n`W6qR4?\u000133:8Ja\u0004I\\W\u00018?\u0001\u0007\tX\u0001N+Z2g\u000ehə\u0000%2g\u0002\u0004L\u0005^\u0002̰-`]VYG迍t5r(\u00014,2s_]\u001e\u0000z\u0000\u0010Ⱥp䛀l\u000el\t<˙1\u0000\u001a=\u0000(Ƿ=\u001c\u0012\u0004lIi'c\u0004\u0014T\u001e@\"T\n)R\\qmK\u0004lu\u0001R\f2*4\u0003hG*FGc\u0001zY\u0017\u001d\u0004d*\u0004>ub$\u000b`upӵr怗An&)Y\r\u0019֨D\u00047\u00031N\f5lT1\\<\"n\u0000\u0018\u0004QkOI'aYc_$M@J7ۮ3dщiG=\n8~Cr$0t:1\u000b3i^\u0006 \u0000}\u0013؍w[UJ̥Q}LKJo|Ӯ\u0001u\u001eMR(At\u0001g\u0002\u001cu!2[\"k!\n촸\u0006`M9\u0001( DpFc6\u001a\bҨ\u00156N+y\u0014\u000587l=6[j\u0005h.r\u0013Pئ\u0013lWZ(\u0017°\u0010Чkz\r\u001c'$TZ\u001bjg\u0013s\u0012M^\rrF!.2\u000bOO&6^|''\bQ5V0_-ɶ(l+g\u0005\u001dwO?m\tDo=]QH\u0001#q.Ql/ŋv\t3VЖ\u0005L`/O\nlo/`ܯ}BM.}\u0012s;zV?mIUFu\u0014\u000f)5R?4bw*9\r4})-\u0004Sɍ}]]\u001dϋr,(>HIz\u0016\fcԋ\\g2cnꤞֱ\"\\OK==EЮE4&\u001f-\u0019 $\u0013\u0012K\u0015DvC\u0015Wu\t\u0011\u001aFz\u0019bKx#/AīizsD\f/ɮ1Y\u0012fKq=&zt;`#\u0012PS\u001fC\u0006'IN\u0019<\r^\u0014`>\u0019tqc\b)10u~R\u0003kUE\u001a\u00145$ȷ\u0012G!B$֐\bPSL+iM56$<ƾo_qV2'p\u0013>/%U\n\bJQ\u000f0`\u0011B\u0018%\u0011e1e58\u0006\r=f,`0֊u4\u0014mq\u0018Y\u0002Ê\u0019Ù\u0011x;W\u0018\u000eCwjbI\u0003Sr@սj՚L\\\u001dS%^jnXQas^ThpJ\u000fعGf\u0016dE!胧ph-t`Lcy}td\u0018Z8{\u0010kP0#\u001aa\t\u001f\r\u0018\n_;kg\u001b~\u000e\t\u0001.WNٯ\u0007`W.=kҲON\u0019;×g3y\u000e]=\u0007p\u0003(m_ˣ,_\u00038\u0001w\u0000;y?\u001aM<ӱv\tMwaD6zL\u001fs\u0001Wu8+`m\"\u0002\u000e!N8EJ$\u0019=~\u0012Oa|)Z7N5\u0007P+:\u001b%{\u00107pi-=\u001bSB4\u0006`\u000fwq\u0016a](<\u000eO\ntٲ\u001dې\u0004;%|~\u001b\u0006:8\u0005ЉkOg#\u000f\u001d$\u0019Emj(~w\u0012\bc8fig\u0002O,ZOEw<\u0014No7J\tc\u001d='مzZ\u001dޯ#Ԉu>`D\u0012\u0004<\u000f$+2Mu-W\u001d\"\b<\t\u0012īґx\u00047/xN\u0011\u0013ݻ\fmZO\u001dk|X`o\"~%\u001f!\u001102c;T<7\u001e \u000f%ӟhzuO\u001fv]+~\u001f5],@Tq\u00078!GFâ3\f,8\u00022Ir\u001b'\u001c\"\u001eb@H^\u0010U۳9#C\u000f$CU\u0017lIJu\u001dZ\t7\u0006$BN#8t7g7R\u0003\u001b\nɌvq\r\u000e\tͣ\u0002Uc\u0000䃣s#\u0003/㊾\u0016Ec7\u001bf\u0001&l׺ټ]c\u00173S\u0002o,\u001ef:\"-\\Q\u0002{\u0015-!\\\u000e\u0018\u0017u2P\u0016ηT\u001e/>#\"$I\n\tv`\b\u0002x^Gb\u0005\u001f8\u001ex\u0011p\f\u0016fM]L-\u001b\u0000\n\u00019\u0010#)\u0002[d}?8ׇW-\\q\u0017s8v+\u001eUcn$\b5\u0000ۑ\u001f\t\u001b\u0000pm]3\u0004x:M$ipk\bv;|W\u000bf\u000b_̉z}\u000f\u0006o\u0007\u001fB߉gI\fNO\"qχ(q\u001bY\u0005Q\u0010\n6[ǚ7)\"}Øɉ\u00037d:BQ2\u000eN֓'*ad\u0005_e\u0002ʺc8+Yg.߽r\u0017\u001ddaӘ`qI^ZYx\u001dʰguHUq\u0012W\u0002ݬXpl,8)\u0007%$)\u0004nbL\n<_H\u000e\u001d@ȦHa}{J6Rv𒌌VxF+&\u0018O={\u0010\u0005>k\u0004H\u0013Dͥ\u0005\u0011\u0011Fx\u001fJ\u0015/UmɎ¶\u0014fG?-@\"~yjvpC+K\u0010\u000f\u0018I!WSr-`\u001dd>\u0016׫z\u000e{k\u001er\u0019E+'\u001d7\nr3\nFO\u0006\u0002{_\u0013b\u0016N|h\\>!ynځ[xnq۵ \u001a~\u0019c+F\u0001bӉQa'FIm-eG1mks=\u0014\u0012&qL$\u0002\u0003czhb\u0002ESˇc#PǀbW6#vd3 6W\tY\fWҽ\u0004~Q gF\u000b<8CN\u001a\u0002GI\n̿c\u000b\u001c1;f̀>\u000f6a\u0018X%N8v\u0016Y\u001fo]Q\u001d4Z\u0002\u0014\u001f\u0014Bduufo=;wVSϢ)\u001bz).Rf@l<\u000e\u0017yPw\"@,\rdw0W{3԰\u0000\u001b\u001f\u001a/\u000e[zq۴c\fj'F\u001fža֖m'sutc4sȘ׋z\\R\bpflP/\r֘}Zw^snt[6\b&G=Z\u001e?\u0007\u001b;[8>dP:\u000e\f\tm\u0018(\nk\u0006ï' H\u0011[2\u001cq@\u0014N%KŹ\bT\fj \u0017\t%`r3\u001cwB\u0012NQ\u0002Oc\u0003aݣ߶CW0SpF?v״L^'.\u0012_.n\u0018L #\u0004\u0006KH\u0015\u000bx,\r9\u001b^\u000bx\u0007r\rvk^*\u001c\u0018!x\u001dǣ\u000fǣ\u001a\b4t:ґZ=}\u001dGV)\u001el6U\u0003yo=w\u0019n\u001d, 螁\u001b\u001dĚQ<,q'<-zm\u000e[dl\u000f[\u001e#)\u0011\u000bB\u0002h\u0005\u0006Ǯ!HJG6p\u0012LѯTJ5$\u001f.*jnR>7۳E\u000f\bIgD9\"0D\u0016 4qˇ\u0007?x::񸡓x\u0013x,)\u0017$R\u0006\u0001D犈$\u0005b\f{\u0005j\u001bqE\u001fs*WHa;+)/bx\b>g^\f\u000f\u001bGةj_\u0002]\"$;A[T\u00172\u000fb)EH\u00168s\u001f\u0011&z> lM_xy\u0012o\u0002\u0001\u001bЍId\u000bG7ZE9s˱yh\u000e\u0013\u001b<Ѱ\u0015\u00017^\u0011`U!?1\u0015aX1g\u0011-{Z&\u0005\u0015Jʴ\u0001ђ䌉\"\b]&>\u0006O .\tB&z\u00007&&fa\f\u001az'HĂ\u0019E\u0016$&+@h$T\u001a\b{$g\u0010_7[#?\"\u0018&+^8lp\u0011\u001fd=qfɟI\"\\7A\u001f}ĕ\r/&D&\u000eb^'/Yr\u0013Q+.B׍/\u0002$s݄\u000e:yQ\u001f$*V0\u0000!t\\=\u0017\b\u0014\u00031*\u0005oV`O]I]O:]yC4٪U.\"=_-Űlo;hyn\u0011\"\u001b#׈\u001evb7l*Tx/\u0011!$f&K\u0018\u0017\ndKD4UA,Y\u0004[D\u0017؝E\fCFCa.oIT \u0013D\u0013Κ\u001aVlCYCܽ2\"\u0019A,lڕ+dj|'83)0{Ƹ\u0003b>8\u001e#,%ĀPڼ1\u000fF\u0007!&Th.B\"}s&\u001c \u001b؜\t\u000bi\t(hAhcݣrm05\u0016>԰`\u0016\u0017\u001f')DpmiZ\u000em\u0015XCKjФ*]qq+ CzgĦ\u0013Z{\u0016:i\u0012\u001bO*@Ɨ\r1:*HdPidSi\u0016\u0004\u001e4\n2Sc&\u0011\u0017;PaT\u000bKpUC\\u\r\u0017ufuQ^y\u0005}sOȳ7\u0012\ng9*!#wu\u001bYϺ&ڪ\u0015o\f<9-􊁘s&Ţg\u0016\u0004 ;\u001e\r#\u0006IذhSO\u0018yE\u001e>-a3m)\u000fg\t8\"< \u0010Y\u0007{΃@\u001e\u0004\" :\u0012Ȓ\u0010M\u0014E\u0007s|\tw/oby\u0013;/\u0015mאzacdj?[W޲\u0018}݄\u001dT\t*7anBl0IԤ\u00125\u0004'\u0003W&\u0017פ\u00125DX~MAH\u001f7\u000f¦ $A@M71,R\u001as\u0004G,fƈ:僰6v\\ȟ\u0011c̒hYQ(:\u001bvΩV!yQ\n3Upw@z[dݮٵ\u00048\u0014v\u0006=\u000eD\u0017D\u0005f0D1gХ= a?+ )$\u0019\f\u0004l~M+K\u0002=\u0001vY\u0006\u001c\u001c*U\u00122'n%)\u0014gˀ\u0003\u0015\\\u0000d\u001a뿁I\u0002v\u0004\u001b\u0017\u00120&@y& iV\u0000\u001b*W#\u0005\u001cM\u000e\nh\nDy\u0013 \u0002σk{$[ڞg׎DR2\u0003\u0003vl'2P_e@\u000fp̀Z\u0015P+Bǜ\u001a\u0012\u0007\u000e\u0002k7\u0013\u0010O\u0005$ɶ,J\u0004,W\u0000;\u0005!q\u0004\u0017\u0017\u00120^\u0010\u001eO$j[\u0006Z2W\ffU8\u0003\u0017|\u0014rcN&LN\\-nOƿ5[VZOu\u0013\u0010K&\u0003\u0015\u0002_\u0012?\u0000;uc,}'\u0002&؜\u000fU\f\u0006XQc'+\u001d\u001ccg*l7\u001c2#\u001a\fq.F\u0000l\u00042\u0004\u00151*h\u000bd\u001f~\u0000!T}T\u0002ڠSܳI\u001f\u001c:<{#M\u0013}Th%`7Hx;!\u0004̏\t\u0013ЧH=ն%ۘ\u001f{kp`0rp<9D\u0002\u001cr[\rIm_?L\u0011E\u0000\u0003\u0012Ҳr>TJdjd\u0015\u0017U)P_{w\u0001\u0000\f\u0010\n1P϶p\n;\u0014hW\u0006WY^\u0001S\u0001]\\8'0Ψ`O\u001c,:Pl93\u0010\u0015{.6k<;~'-t\u0007zKs\u0015{YEX[\f\u001bm|?A߹{\u0000$\u0006\u0001.ZSTp=/f_\u0006~\u000bXVdYѠ\u0002\u0015m[j\u000eɿQ|%tXU>8i\u001e\u000fE\fr-\u000b\u0005\u0007⁲䲃mƂڳϸU\u000b'\u0006s㫴Skg=\u000b\u000e7i\u0003\u0000'\r5f\u001eer\u0015N\u0005M\u0004\u0000\u001aVС̃w\u0015,cW?{^,U<ӊI'\u000f!MTa\u0013T]\u0001d\u000e\u001b\u0002:W\u0002XR\u001b&{{A~\u0001,\u001b\u001cE^ XJA\u0006\"\u0012Z\u000b8|2\u0003\f&\u0016+ e\u001f\u000b\u000eX^\u001b%%bVaW/ɏ\"i\u0015,\n\u0004\u0003l\"z3\u00182u=k/ 3'j\u0003v\u0002\u001c\u0012f\u0006J&\u0004\u001f83`?.\u001e\u0016\u0003\f\u000bt\u0015T\f\u001a\u001eg/g\u0015i\u00170\u000b\u0016\u0005տM\u0004RUA M=8yy/\")!\f\u0015?\u001a\u00008\r\u0018_VK?F\fWx\u0010\u0003\u001d12Rm\u001f\u0000\b\u0015j3\n\u0001~\n@\u0016M\u000f\u001c\u0013\u00018?SS\u000fY6\u0019씕\u000f$v\u0004\u0019\t\u0012\u000e'`OGe\u001b󫳽V4[\u0004\u000e\u0017#\n^1hws׀]\u0019k\u001df\u0003\u0011tGŽi'\u0002h\r}'{ޱEMBcH\u001cJ}p3_\u000fV\u0000ylRB_%bzN\u0005\"\u0002^\nu\u0006.\u001fX;\u000bÎN\u001dv4갽O?S۴ѥÌ&\u001dvoo\\28tOj2PN5\u0019T\u0001O\u000f/ MyT]\u0001o\u000f\u0018\fȜH\u0015M*\u000fRP}g\u0011\u001dU&tvjeb϶-Þ\u001e$\u0015D&\f\b,i f\u0015\u001d\u0007\b2\bRo糆\u0006H\u0001)\u0010W\u0013=v/ᨌwxn\nkѓ\u0006\u0012,rX\b!(dy\"5B^-DŠFx\u0015t\r\n4v\\xC\fpr]:]Pq]je\u0003/5\u0006\u00054\\\u0002#ˎb\u001fÞ1L5 \u0005j\u0001\u0016\u0001?qI\u0004mY`ؾl>uM]gy=5=c*'Y\fо/\u0017\u001do\u0015\u00135RN^\u001f2\u0010>aJ:D\u0010m\u0011h+D[D!U\u0019K!v\u0004yt\u0000Cv\u000f9Z2_#^\u0013e,\u0018\u001er<ٸ^X\u001e+LtQY>B\r7\u0002o\u0000g'c/,8`\u0001K\u0002\rA\u0000=co׆s^pV\"\u0001R=:>K\u0011[aۈx2\np\u000fl5r;Y\r\u0019ӯmU\nZx\u0013La\u001f/jv[sZ\\6_[tδH4궦ߦg\u0012(GzC\u001f)dj^V2\n#~\b\u0010\u000bGMI\u0006+JA&\u0002/^\u000eC\u0001&3a\t>+T\u000f\f!0&/dDR뚥J%]g\u001c0VW%28z{E\u0018#,_\u0013@\t\u0011K:09\t\u001d\u00033\u001d`t\u0013ߜHf>oHfAH~l~#2oZ\"\u001dH=eTYþ\u001a;rZ\u0002H\\\u0006z\u0000c+DC VP/宣m~bn kI\u0014uh\r\u0004\r\u0017q\"l\u000fgQu`\u00046g(\u001e^.=P\u0012fƇ\r\u0014˯\r3~mX-%:5\u000bG\"F\u000e'\u0011\u0019x(͟\u0012Y˚]7\\D\u001a_Z*K\u0012dD\u0006'SImzy4B%3\\\u00075{Xǔ\u001dE~4=N\u001ca[zswM\n@C\nL׏\u001f??Hp\u0015\u0017\u0000AW\u0013\u0012Lo?|}\u000bD+LVt}K`Ft-2PܤaH/!>#+$mM:%-NH3\u0000\u0003LJ\u001b݀&\n\u00114^bF*\u0017.ԬiC&sZF\tgf5~\u0005&\u0014bI&`=Kj}1\u001c\"y\u001d\u0015o\\!k\u001ck\rWU]!rbo{]@$\u001c\u000fE\u001bjwq\u0011\u001a!Ad^QC`8\u0004M\u001f\u0011IwZ}\"\u001b2{>DG\u0004\u000b>dZ[;d!cχl0\u001eZhPG%*V\u001dL~Px-%x+n\u000b\u0016$%n\"\u001d4WȨ,\u001a\u001fk֘VTle\r2RE\n\u0011F'6-YF\u0010Xk\tt!@$8D]j_X^w[kK51wtʹiw2\u000e/WS6kuճ^IQ\u00187*CY\u0002x\b\u0002\u000f~%MF\u000fy\u0003VHmChi2[#<\u0012[#>zvYlg2`d\t\\\u00076\\\u0010h!\u0015*i\u0004[/ \u001a%Q(D\b\"\u0001-\u0017\u000e`\u0004\u0011$FSeA|N\fЋyW\u0000\u001c!]%bGD<\u00006\u0013U\u0001M\u0001VV\u000e@\u0019U\u00122s\u0012O}f\ri:R?\u001c\u0011HC\u0004Q\u0004>`ݓ\b8:i\u000fi/=\u0004Xy!0w\u0016\u000e\u0004־\u0006\u001a\"{\u0006;y3\u000f4\u0004\r`6\u0010i\u001ahl\u001fh!8F\u001a&lN#\r\u0011>\u001a\u0004\u001fi|\u001fyaHH)\u0005OHH\u0013G&\u0015#M\\=Fp4\u0018i1;H\u0013O\u0015#M֛\u001c|Ⱥ'#O\f۸'6$b\u0003M\"6\u0004&\u0001\u001bh\u0012&\u0018h@gnY}v\u001a5\u0003Rmߠu\u0003\u0018\u0006\bxY\r#Z\u001epȘ`Edk/#^\u0015ვj-\u001fb;&X\u0013UÓ@&2\u001e\u0002\u001elc 4L\u000e\\1\u001d[\u0005١\u000e ԒNy&CCƂ,w&/CjAbJ!~\u000e1\u001e$DlJD\u001fN7\u0013L7b\u001f\u000b\tgD\u0013jҍY\u0000I\u001c(in7U\rdK\u001f*)Ȧ܋l\u0012ȞI\u000bMTkS_\u0007j\u001cn$\u0010ʭ\u001eF46|{пJe!\u0013}۟-+DT=uJ\u0001*e57\u001b?Gi\u000ev?\u0007M\u000f\u001a[\u00150T).nwXa\u0011\u0010{ʑ!y\u0016_t\n1?S?\u001f+=klOO#]@Oc._[=POq\u001e\bs\t^C#:^\u001av +:X<\n\u0012dO\tB\u001c\u0016\u001b=\u0006)\f6jN\u0010[tU\u0018\u00065w\u000e\u0001uT\u0005y=/}\b#}D\u001b\u001ccG]vBN=DD깋sr\u001ba0蹑0h]r+u{Rk/a0N3a\u0013s7as;a\u00000*\u001dE@n)\fj)\u0002rSQpک\\\" 7\u0011,rZX^~\"v.r^;\\ۜ1s\u0011\u000e#/ZЄ1ɨ3ySg{B/ Wz\u0006+z\u0006;z>gY\u0014{|rS%NrgX7C\u0007WEXK/9x>>=\u0017~\u00013\\\u0005/ \u0017\u0006#W\u0001\u000b_\u0000E zB^$Oh\u0013a\u0000j;mDH\u0012N\u0000\u0000O+D}L$Hr70\u0013\t=Nh\u0012EFsRQ\u0002\u0004H:J2$\u000b24jk\u00066?hnLyk/(߄l(D*D-˦1G&+S/\u000eJ:]җ]WJ\u000e\u0013\"\u001dHo+v\u000buc8\u0006my\t͊pB\u0014E\u001aL?5k܊HGnN\u0004$;L8S%R],R֒\u00112\"k:3]@־|{|qs:/9egN/jJnwxC\u00124\u0016G\r9\u0005돢\u0010)\t($\u0002\u001cN\u0014\u0012w\u0014-\u0019LdQHQH\u000489:¾\u001c7x%^+\u0014/\u001aW\u0013[\bs(\u000feeɎ\u0002\u001d\u0011\u0002uO\u000b\u0003C?\u001f,\r\u001aZcHt>^b%88 \u001cXADA\b]s-xFg]GuƏ?U\"\u0006Ӌ6TU\f7\u001f΀\u0010\u0014\u0011`6\u0005`l!^l,`624f\u00012\u0012&^w:lˀ\u000eL\u001e&t~vi@Y\u0013.aT<'1pTh=\u0017{\u001e\nQIz>jLf'\u001f$\u0019I`A=[jϼM҄_4\u0011h\u0001l$\fy\u0004$iVJd\u0016JJGS(\u000b\fvw^Qf3bR/@\u0005}JcȽv5YE\u0012\u0010-,#ɠBDޑ\u001e\u000e۹':#QԼ_կ>?\u00041\u0011ќ[Qh5\tդ$sE\u0012Hq\u000bLV;%\u00197A3uFbduR`l\u000b$&$՚&\u001dL5kCr%T8F\u0002*^yRW\u001aTS\u001dj0\u001e6D\r\u0006\u001a\u0014rVk`[½NWg`7lQD\"gdb){S9oQ\u000br[gؙo\u001d.5\u0010A{[#\u00065?Pk,@\u001a\u001c\b\u0016LQ#0\u0018T\t\u0003r:MXe\u0016Jj~Wx\u0006\u0016'\u001a@\u0004q^5ҫO&l&D~+ wZrUb.\\\u0004s$&Za+w3EØk`$Յ\"d\n;s\u0007^5\u001e\u000bH\fBkFW\u000f2Qk9瞤X`_\u0012Ef\u0016/\u0018]Ѷ\u0019e\u0006|N)3t<(S A>r\u0017[AV\u0001)\u0000^w\u0011A\u000fRWhIF~\t竣ܙge{\u00079=\u0017}\u001c%Η\u000b4Wm\u0013\u001d&d${;\u001fuf:8\u001a@Yn\"\u001dFIԾh?$ZS:\t\u001eW.\u0004X\u00176TU_^d5hNj\u0006IGA?c\u001a\nՉ\u00056&'H^mM<#\u0014]\u0010&/y@Vz6¹iZUԆ.+5^\u000ev6ssҎ\r\u001b0w^\u0005{\u000f0M-yW<\u0016\u00136Ə/Q\u0015\u0013ǣf\u001cG\u001e%!\t[!\u0005CJ?Ɵ4\u0004Z;4=NZ0 צy>qWtAj̴ůʞ,28$\u00053k(ŅZ'J\r\f|WTk\u0019`\u0011-#8ۛ\u001c#lښy\u0013z\u0019#ټ>*Gq9̛\u001dDy~1\b2>N4DݪA؅YMR\u0003\u0015dSǭ89Ƭ3i?FgdH--ߙTWy%7Ms\u001fSxVadPZW\u0015DT{QmtB`| [>\u001d?j\t\u0015]\u0013\u0014$\u001dթVN\u0002U\u0017k#Ǭl+4N&\t\b'Ȱ8\u00019(e`\b\u0013$)\tjA:5-J\td8\u0012!\u0015AG\u0004\u0017\u0017ƒr2o e\u000b\u0004٩ 0\u001e˽Ҭ,\u0004Н^\"\u0016qux$h\u001e_ylZ {8\u0006XR7\u0010!k\u0004{{gأtjS.;=?ڕMK-$~#\u000f4\r\u0016\u000e\u000bu>\u001bH,4QG Cl&F\n\u0000hN|5Z\u001b\u0004&gn#g;h=7!\u000fU'_4su $\u0010No\u0013d\u001b\u0012d$Il'Sc 1s\u0016@A+])v9A4]-Ȑ ʉ1j\u0004ip\u001emYN}J^))I͊h\u000f\"\u0017#(ܞ/\u0000vͳ:*;YKSwR$ĉ\n昕R\u0001Kt23\u0004b\u0010GBj\tp\"=\u0005\n2*\u0010;\ttb5fqcږӌY`o~U\\'\u000f+pbt\u0006YIX \bgNpAv\u0019\u0011֜uNFKI\u0016FQI\u00199kàYԓkHz˥w6 \f9DzZ0\u0018;mt\"GZpHO\u0010\u0007Ҋ4>+f2NA1a>N\u0018Mv\nIz0\u0003\u0019p\u001a#^jC\u0019\u0015(A\u0001\\椇2\u0001*۱ d\u00057Pc\u0019O0\u0010\u001bpc>ϥdA{qƢ/0&@ݴ-Y\u000f\u0012TdLz\f!>;&$&\n\u0015\u0015SKכD\u0014*3z(Ѓ>P~(\u0015JBshnune.l\u0006\u00105cF\u0012\u001e<\u000fOoխk}GmB\u0015}y\n/*\u001f\u0017\u001c\u000fJVHE,ja?(+%I#\u0017A-l\u0005\u001c[_E\u0010_\u000fgźƠʂ\r6IlR'P [\u0001o?=W ;RjT\u0011э\u0004\u0019$]KʽYcʫ g Ϗt55Vhk+=VZ:^\u000bN쯥\bS\u001fׁg/!\u0018e]\u000bq|\u000b}Y BaڤaR gnUbi\nrm9.\b5@e=\u0004њfb;^+\u001a\r~*\u000eʯ\u0013/Z˃x2纾طѡņheZh7oHO>\u000eR\u00162.a2H/\u0007Q\"'+{!'Q@:k\u00011:.K\u0002\u0011͉-T'\u0001_cQhB\f7\u0013Ah~\u001fb_1\u0010\u00026ËN\u0014`JN,4\u0011ϲ;drǟ$8[\u0012\u0011h=Ė{4*$ߕDҭoZ9?\f\u0003U[\u0015*\u0014DY>yPAԥD\u0000Rќ[x6uv \ryv^|u3ke@Jg-G\r{r۽vN\f\\*\u0019}js7\bY\u0013$t$*'ݜ)A\fgO6/A^Hf\u0004us2ɻ֑oPBT5z}FB\u0018n\u000eӻ+3\u0014f4s\u00145CP3\u001a f6:0 N\u000e\u0017(Ls M\tb\u0004}s\be@(\u001eM \u0004GJ'T\u001e˯\b#s+-\u0013$f\\\u0019E\u0004\u0014(\u0011Nx*\u0011`\u000f9A'A\u0004r椓ĩ7i\u0005 c!9vԓ_ů#2\u001a\u001e\u001a4I*IEǽ!5q4\u0002 \u0019n.\u001d92\u001d\u001c,-u8HҕI,yu-\u0019Ⱦc:\u00045&:X\u00044ʏKwɏZ\u0016wwiRDNd\r\u0010G'}ױl;Rǒ\b_j?>UAy[\u0010T\u001b,eWl\u001d4/&\u00016\u0003\u001dms\u0006M\u001a8Xܿ\u000bֈ9d\u0010\fO\u0018\u000e&l\u0013ڟSN\u0007@\r/5\u0012\u001cݦAPUsR\u001e\u001f\r\bF`$0Ogˍ?g\u000eH1}ˮȻ\u001d}s\u0016xv\f\u001dQ\u0001\u001cr\u001brns'xϽu?sN2u\r<ܣ6WṚRl$'\u001c\u0014|*Z8\u000eM1E\u0017@ \u0014>~\u000e`k{-fZ,9aU\u0004\u0013|\u0004;L}(j#V>\n$<$.8M7O\"<򪧀2\u0018߫q{\u0018\u001bmݧ+ˍqW\u0018.U^\u0015[*x\u001e'yJF<8\u0019I7O\"'y?\u0017'\u000b[M\u0010;\u0005{gص%\bj틤=*+Rj \u000eˡg\u0004t!Ź2d\u001e\u000e[\u0017l7lJ&\u0018\u0004>ށ\u0012 ș)rMFJiK8\u0015K\t&1'i;\u0001Y\u0006AzԚQb\u000bz\u0004\u0013#p4U_G=\u001a@P\u0006䊡?I!1W\u000bv&i\rwf\u001ahW\u0019K\u001b=.ëH--lO''vʬЖ:j\u000esl\u001da6:\u0013XھR5\u0002TVLdVٶ~>*\na\u001d:\u0001roAvQ.#&=+Tl\u0018\u0006>a%G,\u0013\u0019o[\r\u0002ӀU\t_cJ\u00011\u0002ȧc4Gʸ\u0019_YQ\f\u0004Ǝ>\u001d6uYm\u0015#8p&L4=\u00028|ř\u001d\u0017\u0000SUǫ'p\u0010\u0002\u00018\u000eb+ʱk21ao{Q\u001b$\t\u0002p'NIM\u001cs\u0000ȡ?I1\u0013XdyBLg\u0004J'7S\u0004E񣥱^B\u000ezf\u000b#q'\"a;Y'\u00019BI09<)ap\u0005\u0016q\u0000C\u0006\t@\"\u000e`\u001f%\u001e\tm(7+\u0019s\u0000\nr26\u0001\u0015}C3Oѻ\u0019wllt\u001d:\\hRHGs z;Vh\u000bP\u0007m-\u0007r\u0000\u0006Z9?ٹu\u0003+/{\u0000Ϲ\u0000\u0014z\u0007|\u0004+\u0001\\\u0006\u0000;\u0003O)\u0000P\u0000d'\u0002\u0005%Eضg\u0017XR4\u0001T7j\u0002$H\u0010\u0016|Awp\u0014\u0006UWVÿ\u001b\u000b`d\u0006@\u000ei6\tt9\u001cTiG\u000fNF\u0004\u000e՛$+\u000e}v\u0015!&`ԼB1=)~$\u0007\\޼fc/cӳ_D>݀<[Lj+v;@$z\u000blY@ q2zU\u0003pc!'\u0014\u0006Ԩm\u001d@\u0012\u0014DHe1JO\u0007z)Qp\u0014MҧW\u000f;\u001d*VgW\u001f^\u0015\u000e4\u001d\u0000\u0013l\f\u0003 \u0019\nKc\u0019lNe\u0004u\nH) \u0012\u0001PQ\u0017+;\n\u0011*f\u0002Fh/D`KV\u0001k?U.\u0000F\u00020u^ꮺ6Y/\b`ziȊ#2a\u0019\"4즷J\u0005`zX\u0000\u00050<\u0001\u0001>0J\u001bW\u001fp3&4\u0011\u000f沖%\u0000\u0000A\u0016t\u0013\u00031$0{\u0000\u0015l\fWkj\u0004z=]\u0000Py9P8\u0004Z.ŏ56\u00011Q\u001bNfb\u0004\u001d\u0001#\u0010-\u0003\u0012\u0010\u0007A\"\u001bi\u0000&Rl+F\u0000X7B\u001a-6\u0002\u001c(2rNs3:DN^%\u0001u%0ij#E.\u0019ʊ<\u0015Ƞ\u0012\u0018\u0019\u000elD'i\u0019]ΝiE\u001ezMb3\u0000d\u001bSШqi\u00021w.\u001eVޕg\u0000Yy]#\u0014Q\u001e܂\u0012\u0004G.bsE\u0013\u0010\f\u0000=\u0017:5m\u0002]n&悆–q\u0000\u0006\u0007L\u000e|JPkm;$Nw\u001dSB&\u0000UV\ffb\u0003\tx\u0001`r\u0002-m\u0012lZz!\u0001\r._\u0010X\b\u0002@=l6\u0017:M\t@j\u0017Zmꛈw\u000fr\r\fT\b\u0012IH\u001b@\u00046zDK\u001a\u000f\t&\u0000=0k\u0000\t\u0004fI{@L\b~v\u0007L?ٷ\u0001\fOhLĸb$\u0000\t\"-rg\u001bj\u0006S|?v?\u001d8XF\foŬ^HրVbx+.N\u0004jL\u0003\u001dA==A\u0000U\u0000YQ\u0019RC3xG2i\u0019m\u0010\u0010o\u0004$$=;\u0010\u0004q\u0001\u0018+R==j\u0000cA\u0002?\t\f<\u00170\u0017P#\u0017_@U}\u0003\u001d\u0005\fo\u0000\t2\u0011_+Y/m{t\u0005i`ؗ7`\u0001\u0003D,nu\u0003\u0016\u001b߀oi\u0002.\te`<\u0007+\ff\u0019rr{Lr%O\u001b\u001bg},7omjzpWu5Rx/`j\t\u0000\u0007\u0017q\u00020/\u001dWos\u0001t=B_\u0006(\u0006L\u0002\\49\u0000tmS(^+8m^{HʺOi^\u001fPSoO\u001b\nhӿX/JO\u0018\no%+p\u0001B\f{\u001a\rHHj''\u0017 sD\u0006b\u0006{l\f=\u0001,51\u001fҜ\u0003KJ\u0007'k}|:%}|V6\u000e\fx&f06d02`+M\u001b\u0004\u0001\u0013\u0000H3\u0003\"\b،v\u0006]a%)\u001c\u0011\fj\u0011 TS%w/A]ʂ\n1m[>Y9UpNB-Ng6H#{\u0006}\f\u00135\u0004/\n\u0001\u0017f\u0003&66ac\u0015f\u001b0wL#\u001atK\"w_\u0002\u0000\u0011 2s'PN\u0006\u001ffr3@n\bvp\u0017μsC;\u0002'\u0016,\u0007\u0016\u00004\u000e>\u001c9K5r\bΝH́/W\n\u001e\u0012 =\u001b2G7π\u0007\u00135\u0018?GRPkߗ3\u001ag4g4gр3#7\u0017\u0017T|H*a|\u0017Թ0ٹ\r.N\u0015xH\u001b!,=\u0012}4: \u0012\u001c.\u0012?\"\u0016\u0012b𛤤>I/3+)2*#\u001eT.53,fjg@g乚o_aSKS+5p\u0001?\u0011?'^N,\u0003\u001dX\u0006Y܁\u0013/\u0017#W6x\u0013FN\u001bLjp>i \u001aijjr. ~c4\u0018\u0011h\u000bru)h#s:[+5;L0u;Ljjw8Ww\u0018`\u001b.\\(Yaa\u0002{?$LJF\u00193\u001f2~\bƇ-u>?:T+[Oy\u000f2Y6lL%%\u001e(꧆.\u001f5\u0011B\u000btK \u0010D\u0003X#\u001e %+\u000e:!!XC|g^=̗_Cjz]b́Y\u0000*f\u000eL\u001c9q13r{)\u00119w\"\u0012D$~H\u0013{\bկ~;_W}H-\u0011V\u0010D|\b\u00051IZ\u001e2\u001eI+7V5z%<#\nD\u0013\u001d\u001bN~Eȍ%\u0016KfZ<\u0015wsB\u0016>d\u001d5\u0005H\u001aMų\u001bK‰U\u0003\u0000\u0018t\no\"rDzH\u0012\b\u0007rn!\u0011OTUKLm\\ET&\u001f\\LgxXfo?rA__ѧ\u000e$/q\ny\b\u001f'J֚;}#\u00045Ձ9ZŦ)֪>S|ȜC\u0011ԗNSjq6\u0004p\u0001cォ\u0001z<+~`\u0002fgO;DO\u00138\u0002[$\u001aH4+@/Ig1S*\u00108at!RFZh\u0011@F\u0013H/\teȝ>a\u001a`lGmk\u001cm\u0002J̃6L1\u0007y&\u001fUNt⢖!y\u001e2Z$\u001e:\u000e)mr<\u0014|\u0001))G\u0013\u001bS_CZ6\"ʼ]C\u0010CaC'\u0012z*#2⭙\u0001o.8h\u001b@\u0003G4rJ\u0012x¤tRC\u000f\u0001\u001c\u000fѶ'C\u0001&Š;-Aߘ\\I(\u0000`I\u001av\u0006\tx>\u0017d\u0002@\u0006k\bHLz\u001e7Q\u0000\u0003g9\u001aؠ^WpW\ba\t\nVX4J󀬷C\u0016(hD\u001aKWșxM<\u0003\u0018V;F8N,d!G\t}ԋY\u001eBR&!u\u0010Kڿsy\u0001\u001dH\u0002@\u001frj}\u0001q##\u0000>Z\tX\u001e_Xb֡\u001fiZM;_\u0003Lq>FkNg\u000eO)֨6\u000b()E# p-\u0006P}\u001f0f\b2xWpV\u000bsV\u0003~ˠ\u0003\fyg\bxu@+o\u000fPTYCم1u[m\"SVV9{d\u0017]қtɔfMj(;R\u001c'$\tǍǣ\r\u0003$е\u000f9I`m\u0017)i\u0015%\u0004`1 \u0017\u001eZk-?q\u0003Ug0\u001761>D\u0002lLۑq\u001buE(-nT\u0013\u0016BKǻ\u0017A\u0012ͪ}\r\u0001@5̉û\r4lzA\u0016\u00012P\f\u0000V~mL\u0001>U\u0002|kf\u0015\t\u00064+]pϾe6\u000f\u0004\fi\bNI_31tbw\u0006<`IN\u0010-]\u001ccY)`yz\"rSJ'0%[D+[\u0000*\nC\u0001YrI\r\r%\u001b65(nS\u0018l/!\u0016$Kf0F\u0006o\u0003rPOժw\b\u0000\u0013\u0014se\u0018a-.F\u0019-GdՂ)\bShwt\u0010\\\n\u0016\u0001\"x6ZC܎L\fT\rFO\u0014\u0013j3vIB˖YJ)\u0018b}µ\"棳vST\u000fvV[q?Ld\r\u000b8d'K~i\u0002\u0014\u001b\\MH5\u0001\u00177lBd7j>\u000b& ڛo\u0012dp\u0012pL0Y\u001c}\u0012d~r1m\u00184'z?~2@!\u0001>\u0005\nI\u001e($qtAhB\u000f*\tF?\u001agdvkZ\u0016\r,\u001dj>G?\u0004KNw2EzrE)dR\u001712i\u0019\u0019dB6z(`2G!\u001d${d2?\nI\u0006)$:hs\u001b9])\u001a/8]T\u001ea\u001cӥsun\t\tssrޣX\u0011\u000flɩ\u0003ѩ\u0011tx\u000f2auM\rhI3!H\u0010\u001awZݓuj\bսp\u0001[\u0014gV\u0017\u001cT\f\u0015ݦ@F\u0005\u0003ή\u0010,aM;b\u001c\u000f\\7\u0017\\\u0015@(\u001d\u000emz\u0006\n\u0014Ba\u001eq񈹇gy^\u001eaB\\w\u0017{į5`\u001e\u0003\u000em[}Rh\\\u0010/f+PPhUc{\f\f}83rau%'\u0002\u001b\t*lx۰Y1ǚ\u00178={\u001cݸOcΊ\r\u0013KT\u000290\u000f\u0000\u0011_\u0016aM\u0006FT\u000f[\u001fU\u00188Rg&a\u001d\u0001v(?׉m&-G>\u0002G?\u0003o\u001f\u0003\u001e\u0018W8h|\u0013Vs\\l\u000es𫧠\u00038\u0018Isɝ5\u0006!ÅXVĎ[\u0007\rA=\u0013;P8 7DdN\bA4\u000e\u0016#2\u0006Kp\u000b\u0005b\u0016\u0005'\u000ea\nav丽?i\u0016)Ũ|v{Vp^Fۭ\u0007<71eqAV<&%h\u0010\u001a\u001e\\W\rlD\u000eG}\u001aeAh\u0007Y=\u000fw #O*(\u0004Ç$y\u0006a2\u0018[\u0014:KX\u00100c\u0006apKϡxKsP\u0007¹\u0002\r&\u0014FH$:A{ݵ浬-9/Yiiecz\"\u0001ZΎO<\u0011{\u0018Is\u0015\nf\\6H0\nvpźI\u0002\u0015F\u0016\u001ak#H\u000e}\u0004}ے, j[W\fo3X\fQ{s\u0012d\n)P$3[¿V0ϥGp\u0019\u00186C+ֱ@_p3e&r3e\u000bF|/T&nu\u0012R76\u0014IfJKJ\u00028|\u0010\u0018\u0014Ҩ?J\nR\u0007=$R\rG\\i\u0015PΔXΕ\bs.\u0014(9SV9W\u0012ϙ2\u0013ЙxΔ\u0016΄\u000bS&So\u0002\u0010Dūuu&4\u001e\f3F3\bot;\u0013);Sf;\u0013F;Sz\u00027qD>w\u0002NUNb>we^uw\u0001 <\"\u0012!j\"!yY\u0015o^C\u0010C\u0001yGT |qlFJʤrgXOo\u0012\n\u0010\u00132{\u0014\"\u0001\u001dQ\u000bI@\u0014\b(H룴^\u0012\u000bz퓯b\u000eЄ^f\u0013\u000f\u0013\u0010\u0012+\t\t]\u0011D\u0005ONPJBo\u0016\u0018\u0010U>!N$CiBC\u0006\u0006[\u000e?~]qg\u001b\u0004ss\u0002\u00032)Pq-\u0010=\u0019\u00183`Vٷj /&zS[$N4er\u0007\u001a\u0002\u0015MDaAPg%XshNh\u001aP:S3y.0BR\u00001bODF\u0013ѿUQ\u0001$j;ȍζ61Z\"GS\u0002t4\u0005s\u0019w}\u0012:z͍~JL\b_G|Z\u0018\u000bķiQ\u000f@zI\u0004i\u0010@9AE|M\u0014E1z;P\u001cYF \"`C\u001dFv2\"t5\u0014\u001cL\u0003\bP\u0007SzAZW5+N>JK\u0000''5?gB\bSz>JI\u0014a:\u0015:N\b\u0013F\u0002\tS\u001ag\r\u000eCHB\tSJCM\u0016evGT\nsϖd4)FFx\u0005Opz\u001d#d`z\u0015\u001bGY\u001fGXGiTRJ(O\nJLzT|f\nee]8\u000f\u0019!7kGnb\u0011#\u0011曋tx\b$3j\u00103~`7\u0004\u0015-K\u00012aF\f\u0013~͂얅ZG\u0010\n}ea\u0005S\u0010zo\u001f^D=\u000b\u0017#\u0013N\u001b\u0007;y-<\u0015\n)O\u0005v1ByZ\u001f\u0019o_\u0002̚\bo[\u0005IXp\u0004\u0001OGޓn\u0005\u0013阞niLD\ttj#:wu$KP7`\u000f٤\u0004H7}\u000fD%?\u0003\nf`q2Խ#f?=o \u0011OD9\b\u0006n]+o.\f߇\u0005U\u0010( Z3\u0011\u0011\bN\u0007\fp|my<\u0005|[_,(\u0012Y_`7\u000b,\rms\u000ezm{\\ܦM\"?%Q۝p\u001ehSa\u0014\u0012\u001a&\f|Ħ\u000bvl_5Ktr憞aa=ld#Lj/\u0011ˬhIς>%\u000b}\u0018͋)\u0001D3!\u0011\t\u0002g&\u00013\u0015\u0006~\u00018\u001cLF\u0003\u0003maC\rЪ\tfj.ff\\ڌLi?2N\u0019ɴ\"D\tL\u000e7#Ccz\r\u0013K)d;48i\u00106\u001e\u0006So @}#?ly\u001dI_W40\u001b^L^V \u0017Kp@U$/\u0013xiL5߁н2֙ם\t֟K\u0004\n\u00114dȥ\u0017k\u0019n\b>AqhOu\u001e6\\COkȍ2\u0007kaXrn6aCw\u0000Z܄He\u0002p׼-^\u0015§O4\u0006qQ8vh\u0004C\u0012B0\"A%\u0011\u001b~#\u0014P\u0004\u0002 \u001aɉ\u001eĚ\u0002Zx\u0010ZY\u001cDMA\u0005\u0014 \tAp+\u001cK@\fQ8\u00023\n+₽=т\"\u0000\u000bf8֛G^8ԻZZ^c}r>J\"\u0012\u000f\u0017Z\u000b\u0004^Nw`E\u001b$Y\u00136=I\u0016,QB='\u000bER\fV %Yg\u001d\u0013f\u00189\u00010=lb\u001c1v\u001d3ZCHLm\u0016S\u000biS\u001fj\u001b\u0014y\u0004-|I\u001feInC|_^ID)]p;\u0004\u001e'KREVF'}XU$ܻ+3FW^r͛Fd\u001d)+o2xIP\u0007\u0007\u0019\u0011\u001c\u0004F‰P\u001eN\"E;8hO>N\u001c}:\u001d\u0015fD\u001a>Ŝ܉l${;\u001cKrs'\u0005vsr\":%K;<#tt\u001e,в\u0013#fִH\u0019\u0012:\u000ft#Le^{s\u0004=\u0001]]\u000e\u0002kĬ,RW'\u001f~=B%<پ|ۼlN-\u0004*\u001d\u001a3U$%C$Jv\u000fg鷳C\u0016''߼9vX\bb\fL]\u001fE~ܸ܊CbO\u0011\u001f~\u0004.Gg\u000f_V\u001d:\u0012\"5\u001b@l\u0001%\u000b\u000eߑ5)EϴW%\u001bg$#HӬP'''+\u001dzAYv3聕ܠDض}GF\u0019枺Rl!z\u000f}f\t׾O5?JmGh[\u0013\\cŸ\u001eg(Ev-֭`yE\u000e+h\u000f5\fO⑙%̥֜|Wuwy7#KlaU؆G\u001a$;Bn2o;2\u001d#';\u001d\u0019Odȴ?Z'nO\u0015/Q\u0016n\u001cx\u0014'9\u001aEPW&''\u0003*\u0011N\u000e\u0014yq\tv\"-YP|g؋dB%g|\u0002;\u0018\u0004DՖ\u001cD2\u0012)ɉ-o/I_X;5NI\u0007Kj~\brWGge2 \u0003C~\u0006\u0013\u000fj9ђ\u0006|AE|D\u001fޘI'+(u>f&(\u001f>\u0005DҭGbӼ|O]`f\u0015/xJdTW-s3ẆI?r\u001fne\u000bY\u0004L\\\f\u000b_\u000b\u000fݹl\u0017\u0018\u001b\u0018G\u001e\u0010\u000fsʖS\u0006f#\u000f7L8H\u0010OqJ\u0007{#w·X@F\u000b55\u0014ezQĦ;Hp\u00175\u0015J\u0017yYr\u0018\u000f\u001f\u0011(r\"p)H/\n3ݼ|',ur`+I\u0011Ê>L&\u001e_v\bj\u000ft\u0007Ó\u001d`!VNenv\u0013(\u00045'Dh5\\GFs\th,8~6s\bo\u0007q\u001bꪝN\r\u0007'L\u0006q͎}t}]c\u0005ׇ\u001673a\u0019ogL\n\"|(v\u0007U7ٯ 7'\u0007\u0005\u001e$mԁ)ʴ~\na\u0015nήܜ]9vsvSS_«]W\u0006+\u000f\u0018+J$\u0006\u0016\u0017\u001bxs\u0007>\u0006b\u0015=>1TE(&\u001e\u0017<\u0001r\u000bFv;\u001c>_D;;h&x=C\t\u0003G|В\u0007^PR/\u001a\u0012W \u0010QB)\u0017ǩ!\u0007CQ\u0005\u0012l\u0003CjBUET\u001f\u001crPq\u0014cF-\u000eeGH9ԧ@o\u0005J8\u0013OםmSϜoԺ9;\u00118g9+[bPT\u0007ӣx/q\u001c\u0011\u0007oQ&ؽ \r\u001c<1ܠ\u001a0.kzr{W7w,7\u000ba\u00173:dV\u00064RhNR;iz%L\u001ei7\u0002\u0015 ZaN;\u001b\u001fV!\u0007'vi\u0006xYve\u0015\u000enukP,YyXZ$`c\u0007isGyr-\u000bb #Ql\fN\u000fܽrZewbs<\u001ca9o%?\u00174\u0002\u00076:b\u001bB3:vaJ\u0001?sS~Eԅ\u0010\u001b5!\u0014#\u001fD\u001d]PG\u001a]0n_v&8:y'\u000bZ\u001dZA[^\r;x֨\u0001C\u000f+\u000bf|11G\u0019ttAx\u0004EL//N1*3htRUI\u0006U\u0006Y>v\u0006\t} +=\u001a$fADʞh\u0007a?2\u001f2ZZϳ'׳\u001bC)(\u0019jc6p7D$+A0Mj5j}\u0000o\u0010HQr~\u0002;'g\u0014\u0015\u0016D.p,xD\u0013e\n9\u0011\u0006e\u001aXo2רM\u001en'\u0006[6\u0012ʛfUVOk*x(a2\bmIObZ6_t\u000f~Ѯ'Vn\u0001MJpA\u0013\u0017\u001dR\u0004\u0001?j' Q;- (X\u0011@%Ӣ\"p\u0017b>qޭ\bZlWD\u0019Z\u0013N\u0012/&\t *GӁ(Z\b ´/\u0003DcD=\u0004%\t\bN67A\rTA+\u00016K\u0003\u0011J;zUϸ $9we\u0019\u000f\u001cZe$*{\b\fbͲJ\u001d\\e3b8m)8<*K۔\u0019{'/\"~\u0012!Ѿ'0\u001d7loxO7\"I$\\D׷αIF\u0011NJNn\u0010\u0017}\u00156z\u0011A\u0018\u0004\u001daC8v\u0011#3q龅\u0019\u0011Z\u0016;W݋`w\n,\\aF\u0017QzĜO>e7\"\"\u001bǓ`2\u0018,H/׾\u001aZ\u001aJ\u0006\u0019+\"\\#w\u0016-Ly>XEdn\u0016CXItYi\u0014|rfA\u001b1dÙέ}F3\u0004b\u001bF\u0013S(ic־z%I\u0011kL\u0012{\\\r)T^Yh;7[U2!O\u001cKjzQ\u0011\u0004DQSX;HuM)\u0015-5c6S\nk<\u0005[\u0011ԃc_&)CSERt23WCj}0hb2vj:J5\u0015]Q\u0010קU75\b\u0006!3Њ'%t\u0010反&G4\u0012͢\u0016\u0005%XO7W9F\u00071++MT\u001eK\u000b\u0011ף0\u0010v\nC\u001cqW}]b\u001fB>~o\f$\u000bdŷ?>}\u001f}vºN}^ď \u001f\u0001~\u0010f$;\u0011=֝8\u0019k\u0011'vA\u0018̾\u0011Da\u0011lFlk.cף?\u001fSN\u001f^Ƕۆ}y\u0001\u0012ERR\u001b Hm{\u0017E\u000fX\"\u0013\u0004ӌ_jq\u0006\u0012%\u0006g |u\u001b\fza\u0003۹\u0000\u000b7\u0010s\u0007V6\u001e\u0000DZA\u001e\u0001p\u0007o\u0001\u001b\f\u001emt\u0003D\u0006^c\u001d\u001d@,?N;`z4oV|\u0000K\u001aq\u000f9@{u\u0002\u00005,\u0017 ,8S\\)\rmר\u0006TϬ\u001c\u0000TK1|\u00026DA&\r2Qm\u0000HT\tv 3\r\u001e`\rzsI]\u00196\u001eXnjH\\\u0001i\rG\u0017C65a\u0005\u001dHB\u000e5\f\u001d\u00047\u000fH-\u00144慊E\b\u0018_\u0014[c\b\u0000,)axF|vs+\u0004\b\u00013h8\u0005\u0014j\fS\u0018O\u0003\u0015g55ULM\u001d\u0018c|nH\tU1EKY+%_(]Rf]yG\u0007kv\u0000\u001fZ\u00018א3H(0!{]C\u001f|hG\u000e/;\u0007\u0003\u0003 \u0005\u0015s\u001df8)Dz\u0005$\u00001LX\u0019\u0013}\u0019\u000b̈\u000bNy\u0015qa\u001e'\u0002'Dxq\u00078p9,\u0012=\u0016H\u001e8\u0000I,F춆@ݴǘȢpF?q\u0003\u0006\rd\r`5FDz\u0000b}\u0001\u0002h:RR--0\n\u001a\nP\u001eb6\\(6C4IB=Bb\u0012\"\u0000${K\u0013 *(O\u0000T챔q\u001cc܆\"t\\@l[.\u000byyHsIS\u00039unȘƜ\u0013U\\ґ5-.\u0011n(QAu\"ڲGe!\u0003=Ͳ[dq\u0006&.VaN`V\r\u0013T4^\r\u00014\u0006ţ6\u0012\r\u0012p\u001au%*\u000blR/՞k'X^&\u0012\u0004~\u0000)\u00077hE\u0007PT\u000b\u0011~\u0016\u0013Pxv\tտ0a&egJ\u000293&(<و\u0011qY|'9T8\u0012N@nUK82+6if6ղR\u001d\u0001R?\r\u0013)hC\u000e\u0005Ga~\u001aOͻx&`\u0003-GL;GBfr\u0000ʓ.-Gu\u0013m39yJb,&\u001f$*2f#f^KcHk-6\u0018#\u0003LSR%i>\u0003\u0010S9\u000fWxKU\u0004\u0010\u001cOu^3V70\u001d\u0005\u001b7u\u0003o lxa\r\u0018Yfq;*@\u00130sŹ\u000fž\u001e\u001f/|\u000f\u001ekQ(1K+jϏo_Ͽǯ\\E>d`4\u0002Iz7>AQ\u001a@\u001d\u0002^S$\n`\u0016\u0002\r|h<`#\u000f}\u0001b\u001bD\u001c\u0000'}\u0002\u0003ž\u0000'g\u0006\u0010T\u0001\u0013B\u0017\u0001V|lڽ\u001b=`Ryz\u000b\u001fФb\u001b\f'\rh\u0013X\u000e'\u0010\rP\u001fk(\u0019Hv\u001dOlrA\u0014\u0019)8>\u0019ER%@$\u0005j߀'\u0013tp\u0014#)\u001d\u001cM\u0004*\u001d8\u001e2\rx>^Ǿ;5ڳ.u\u0012\t\u00054\r&\u0001\u000b\u0000\u000f \tu@uK;݀2lJanD\u000f[Hoaw\u000f[\u0002i_`\u001eT\u001b;?7Xv\u0007pJ\t/Hݪ1>?U\u0018R[bI\"&*]\u0011*hׁ\u000eL>\u000f3\u0002K?kBIX U9\u0002t6y\\Wlk^[#(.5\u0016-؅ܕ\u0004.:\u0014/c\u0002]\u0011$8V\u0011%Jw\u0002h6Za/uG\u0006\u0010*\u0002ȋ8X\u0001\u0005\u0006\u0019\\Os]\u000f8\nNU\u001e\u0007ZcѡKS\t\u0012N\u000f\u001eK΂ȩ=o\u0007qw0'l>B5 \u0002t\u00068ֱhv^W\u0004ёD\u0001č)B\u0012]\u001a\u0000>M\u0000H/\u0012>b;\"jN\u0007\u0003ԑ\u0005t4\u0005Tb7 .Ӟ\\\u001f\u0005타} \u0005,;Ʈ1\u0003\u0017\u0011ౕAΘ\u00153Z7wd\u0019MQ\u0005cNL\u001f\u001ca8O\u0000Z\u000b~Y\u0001\u00191EDU֤<9AeƄj\u00012VC#WeVn#{\u001b.x|\r}\u0003\u001bJ\u00003\u001e~,L\u001b-b0a30\u0011\u001aX\"Â\u001a6S!\u00063֫5r\u001bFL\u0015Ktw?ɏGU\b(9WHuhIrw{J'ChO\"'Ony\u0016.\u0018\nubեħ\u00060wq͓j\u000f\u0014U0\u001an`\u001a_\u001f%b~\u0002ee$ePeN?+\u0014I!\u0019;*\"I\u0013AO\u0001̞3' $PtKtD\u0007Pм \u0007[2:<\u0012\tgڜ7ft\u0000\u0016PIV0\u001d|\u001cgjO<5r\u0016a`G\u001ef0Eo\u0015Av~^s\u0012\u0014\u0017Psf\u00034\t%Ao\u0002\u0006\u0014/LGtۤxd\u000eKz}qsg$\u0014\u001a\u00116kedC\t1bg\u0000\u00035.ѠFn\u0002\u0011\\a8fg-\f|\njI\u0014\u0015-*{^hPqeZjf~6i,\rF#$&\\\u0011Zڰ%J-Pn[TO\bZX\u00012Y\u0016\u001e\u0000]V%uJ__U\u0011sX/SWv)lr\u001cAp\u001emg\u001dRjgT0\u0019#\fX\\D\u0001cĎ)\u001a#\u0017\u0005\u0017#V7\"Ό|ﲽxV#\u0015\u0012u<&\u001fTH]\u001eLHV$\u001a֨\b\"Y-8K%3`E\n\u0017%\u0016Q\u0013&N9v,\fW*\np9kġvCmO_.{|,-ְ2(QQb\r\u001cktHiڀ˻(\u0016Qe\u0013=1yAŔ5\\L=?&\u0000H+g\r1-HUШn^\u0012\u0001\u0017\u0015\"i7\u0006\u001b˝Dn\u0006n2nCT8=I\u0018I8#U@[*\b\u001a{\tڐ.&M\u001bJ\u0015;m\u0012\u001cϥ>\u001fxA{u,3wo\u0014\u0010yBq\\) #\u001a\\FI:\u000fH&\u00141-d#w=W\u00052GNl\u0019\u0015W\rcĘMX0\u0001\u0012g\u0016\u0002;ם~Fq_c\u0012HcuO%\u001e\u0001\u0018Ҫ\u000fٱL-IzW\u0017Y^d'_{'ѐi/bQ\rTwL\u0010YFA|\u0003\u0006Ѓ_\u0007Uo\u001e\u0010}\u0001-E\tM&\u001eë]\u0002n\u001dcy‘\u0010&Vb̴P(!(a/\u000b\u0012\\C>P\u0002O20w|\u0003=r#nX=x\u0003``F\u0012,[N\u0010\u000e|A)n$,\u0006\u0013\u0012\u001a᜔4@̅\u0017@=I\u0019+\u0017\u0015\u0012\u0019\u001a\u0017!5\u0017=k{\u0017i\bY޳\u0001:'uu0S\u0017X\u0017\u0000AjEܧ\u0014\u0001\u0002?pD$8\u0014m\u0006|9&-T'\u001cKqƍ\u0011gjT5\b=ps\bu\tu\u0012\u001c=H\\Ip5\u0004Oq\u0012<׏\fHT\u0017\u001b\\.bG?\b\\pۃ̠|\u001fr\u0012\r@\u000e\u001f ye'.?$&֋:HP\u0014\u001eVFzNʣ3Exy\u0017.RZ'jޤZ23JdWB'\u0012:ٕɮx%4rTB'=ӳ^;<4yy?\u0002#=&\u0018}\u0014]uzF\u0013Ґ\u000f\u0012%Xs2EExi\u001cSu\u0019Sڬr?\u0016k.C\t\u0011Mއ-\u0003LCN4\u00121@\u0007N5\u0001J6$\u0010j\u0016AVAt\u000bV5\u001fT-e@X|\b$\t3P%Ɣ\u0005@Ψ\u001d)jӀIƢ\fîb\np\u00027G4\u0004\fR1\u000fP\f~1m%6Y\nG\u000b|7\"6k\u0013Z2$e\\`F̃̎6z\u0007\u0011P/7\u0019\u0018S\u0002\u0016%n\u0010M\u001a\u0016\u0011#\u001cҔngDEu%\u0015S93RLjH\bN\u001cׅa9 d\u0012@\raiizJ\\5nvp=2WY,Qcٞ-余ov\u00192/\u0001\u0016|mb3x\u001fѧMB\u001459ni9Q4,n-[4k{չk+K\u000bw:\t\u000e]A\u001a6 \u001fK1R\u0004bRlM\u001aW\nJ\u0003jQNiu\u0016w\u0013XeGc\u0011d~LO\u0010\u0013hzZH\u0017&N\u00071La\u0016{:\u001a#KKlieϥ$\"G*DZ\u0010\u0014\u00174Gz-ei^\tf4|\u0004]}\u00165-1S\u0014\u0019Îh\u001cI$i1#t\u001eјL~\u001e)Yp\u0011`dhǔ\"\u0017t|ILR:aH)\u0012\u0004\u001a9_#<\b^|\u001d\u0007P\u0000D\u0018\"\u0005%3I~yw\u00079ե9UV\u0013}%^c&a'd\u0014`) s$47\u0011\u001c~E]\f{(\u0014I\rĝ\u0016\u0011\\mpinݝ\b\t{yxٱRz\u0013n\u0018E[ƒ.U[\u0011i\u0018\u0016W0\u0003\\\fQ{ˈ2uMNu)é_D\u0005z\u0017\u0019C\u001eEI-\"En;Ȣ\u0010ُ$yzf܋\u0013pQKk#\u0017MQ*\u0006tn\u0019F\u0005,ݺ⯗\u001a:N'`@\u0002]\u0005CuYi\u0010x)X9\u0013|Vw\rO\nmXG=qD}\f@JA8H +.\u0005sh\nic|񙔛9a'\u0005E&w\u0010k\u0003\u0003$}5\fK\u0000\u0005C8vH5\nb\u001cr~\n\r:JPUH\u00114\u0006) !ĥ{Dˠ3oC#jP\u001d:E*>UvD3!&\u0017jv/h\f.bɞfyt|\\\u001e\u001d9\u001dlŎz6d\t1\\\"\u001cl{iDg\u0007O>`9y$\u0004?\"6I(HG\u000f0RD`V\u0019\u0011;/YSI\b\n9ؒcj ^8e%5H\u0002Τ\r0ʞ' 8SN\\)~Аwֱ8\u001a߬qWt>\u001fo~_oZJeZE].߻~#~yڣU76@+E)Tt\u0002\u0018\u0012O\u0004\u0004i\u0005z\u0011\u0001-I,@0@%=D\u000eO\u0003+e\u001ejc3ԥǘ E\u0011À\u000b9V\\\u001e[u\tRL\u0000]\u0011fBnHCR?$C2?$zzSyI\f܋J1/.\u0017d\\l\n~)J.>\u0005I{9)\u0015\u0015q0\u0011\u001e~*3dU̵V;\u0017bn]0EVŭ9\u0017bqYOz\u0005\\\nz\u0011,HŰ(\u0003I(X\u0016\u0015_4_em{ߧo>io_wCXS/|\u0011HWKY݂YomPkPE\u001dbh;em0\u001dMn0R\u000e\u0000<%\u0007)\u000f\u0017\u001eP\u0019:ɅBb0\u001d\u001fTkjK\u001c|Y\u0002E\u0000*^6\u000f\u000b[fS\u0007_BU_+R8_|S\u001e;HOU\u0013Sha.6rTEjI\u000f\u0005*e`v\\\u0002\u0007R @8)[*\u001b9\u0014!R8qR\u0017 [V8xx5;j1Ȍb\u00012tĪ`6U<\u00070\u0011794#\u001aűu֏4zM\u000fB;u\u0010\u0007e6Df\u0010>SuL#J[\u0017(f`x\u0016rX,u\u001ej\b\u0012:T(tp#\u0011\u00189 ړyBo8ΰk>\u0006-Qa2\u000f/ͷq\u0003Gў\u000b,\u0011eR\fWZE蹴֪u\"\u0015Ii͓(/چ\u0019*{\u0005W%1Ďb\u0005\t{+\\RU簢W\u000b0\u0011\u0010E(K\fVY7w#\u0015Z\u0004\u0011_\u0012oĻ&`\u0004e0\u001f\u0010\\/\u00048WS55F\u001e1x`0JW\f\u0005U=xs;CL{e'|v^sEUp\u0015ӯ\u0019\u0006s\n\u000bQ7\u0010oiS{\u0015p7)Aes\t’49w>Һޘ_3$}28\u001b˸qk7\u001e/}W'\u001e\u0016~v{tV\n\u0004^\b\u0012=\u000e\tV&?וbB›bۢFηf[/\t`-\u0014h6%y\u0019Z\u0013\u0002O\u000f5p\t ]\u0013YG{P5L\u0019\u001c܇YGijINBF\u001fBZ:8r8j5sAPFD|i\u0011Y\t0s2\n;Bd5xUMlx\u0007\u0016Tc,C\b\u0014΢m6\"C-5TvVlMV)z9j\u000eeUl\u0014nC\u0004Y)H\u0000&Zuz\u0006\t\u0006uu\rN\u000b\u0003@\u000fJ$Qڜd80(*o\u001eBSK\u0006׿\u0017o[V8V9\u0006\u000em\u0007\\ba< \u0002M\u001b\u0001\u001e{@dv\\\u0004VU3q\u001eM\u0007Zh6^r, f!lCկ7/\\,6FO\u0018\u0005E\t[>Q\u0018CeȶK/7k\u0018cP_IݾRGuÑEЌ0D^(\u001dSA'uQj(z\u0018P\r$y\u001d~!w˻(8` |k\bC\u001ce@~Fj`/Կ\u0005d\u001aF @mhhB\u0003\u0015{Ɓ>\rJ\u0019j\u0000Ls\u0001Es\u0001\u0006ƽ-=?VF\u0016LԖv\ng\u0015G^PA|ej\t\u00154.U:!M)M\u0016]o\u001f(\u0014_bPǣ/{\u0013A\u0012%.QT\u001b\nLXq\u0019\u0014\r\u001aDA\u000f{\r-Zk\u0014\u000efKN8F@!\\\u001dķ11\u0017\u000e/\u001aV2=LWrcw\u0006BQ6HRXq\u000f\u0004\u001e&>IT2=T}zfs-R3)Z\u0017@&ELJB0@~\\H\u001abV~\bx%W8I\u001fݪJZ\u001f(p\u00163췉TsFX1,;zwǵh,IyVע}t\u0016Ȕ\f\\Q0$v5\u0012\u0018ndX>DQ}fh%\f;\n\u0014\u0002dA\u00197\u0005nb\fa\u0018\r=צ<\u0007ӱ\u0001j㹁\u0011\u0004T88 J\u0012g䊭 Mu6Ȗ\\\b8`{d\u0018}\u0003/l6z/)\u0010\u0018]\n$\u0006\u0006 \u0007\u0003ΩY\u001bÍ0\u0007jӠsz\u0019\u0010v:Ü2[XݓW\u0016\u0004\u0016Y+.’A\u0004\u0017\u00165 ceVڅšʍ\u001aYI\b\u00197d\u0014\u0016qt\u0018hbTfILg\u0015m\u0019.^\u0006ش'\u0015\"Ь1\u0015\u0005,gّS ¶\f^\u0010YCf\u001a9\u001608j8\u0002)ë!\u0016\u000f\u001c'Ai\u001a\u0017ǻ}t\f5kF\u001b\u0012\u0013\fM2\r\u0012$le\u001f#\u001aVW}\u0012!\\\u0015\u0000\u0001EiҁA\f'\u0014\u0018iY\u001f\u0001B:,)R\n,LG~J\\8A\u0002pXi\u0010\u0012\\\u000654Z)\u0007ݰl\"\u0010Nݍt \u0013_<\u00075$\u000e}ϒBΩsa4б4pfTR\b\\iG\u0003G[od\u0000q[X(CA]Y\u0016\u0016#K_t`S~x\u000f`7ֆjf=q\u0006\u0006_ۯw\u000fi{x\u0012m翣g[\u0007\u001f=>tߖ\u000f[p|3Q7k)#7;\u0001\u0000>?URa߲3ݥ$ȾH#?s\f٬*?w\u001d9TBbQzYȦH\u000b]牁Rb\u0019\b\u001b50s04\u0014EYb/'~fOkGYY&\u000e)\u000fƹɎt,\u0004\u0012-qN#\u001dپlf[@+z\u0001\f]<䋏w/-en1b\u001eg^d[M-K\n\r6soi|Ӏ\u000b\f\u0014osfw`}W(me\u001fji1Ͼ\rϝ\u0017\u0018\u000eTpRF;\u000f\u0018\u00148E[%m9s?.42e\bF\u0001sD\u0010-\u0000є\u0001\u0003]}\u0017榲0D\u00134%_\u0010\u001a0,uh\n\u0018M+Fӵ`\u001d_\u0005K&Fcmaq\u0003t\u0018\b\u00182t\u001d\u0018wІq.ǸF)\u0015\u0018gPoL1@8|9A/UኻP\rl_\rJg\u0011n\u0017\r\u0000wi|\u0018\ro\u000foz|Ɛr\u001b\u0016o\u001aֈo;r?;\u001b\u0004oB\u0006\t-\u001bf۫íso^|+\fh\u0011\n?7\u0002w@c\bI\u000b]m\u0000W#\u0002p\t.\u0006pAƺ[\u00008{;\u0002q\u0000\u001b\u0005:Io\u000b\u001f\u001e(J_ȕH\u0014\nn\u0018?`q\u0004:c?۟I+P\u0006CR\bEY\u000f\u0002\u0012\\,x/Y*ϿO>ߞo;Mjۭ\u0006-qHy\u001efh>W\u001cV\u0014*g<\u0003\u001bԉJ\u0013\u0015\t\u000e\u0013\u0011Nrj7\u000f \to_\u00111:C3vx\fH\u0015%\u0017}2C_/\t|Ѡ\nqF{:>\u0014\u0007\f3/qJ\u000e-}!_ISke}M.HkI\u001aRbōX\u0013JI\n^'uI5,8K\u0012r]r\u0003%ן\"j*nku/'t\u0019Ho\fx3j#y^\u0011ZOdj\u0003\u001c(uGI\u001d7\u0012RWIH\u001dJ{bwK+\u0011\u0018񐶆\u0016z\u0000\u0018'Ni]\u0019O4\u001fh]ֵO:o}֡\u0005Wպpqgi\u001dS\u0006\u001cH[en\"ӄ\fN|\f\u0014\u0003_R\u0014͡6e>w\u0004*23>+t\"Q\u001drN2,R[\u0016\u0012M@FA_,-Y)h->\u0004m Rz\u001c:r84Ei`zi\n\fz->T/9S*FִtW8/RRȂ\u0004![pk:\u0003ߘҷ8\u001a^\u0016.RsLH\u0007\u001fc\u0007j!w>\u0018S\u001dPˆ\u000381G`~N: ݤAOzpG^Ь!7E\u0018b\"P)<\u0000r,7OaJ |\u0017\u0005&Ń\u001c\u000ff5B\f6*KJB\u0014#ԁ%Y(AF\u000brd&ĉ[\u0006\u00005\u000e\u0011\u0000\u001ehT''‘/PX70\u001a\r5q>\u0010;WTtf\":4\u0005\u000f:\u0016ᐐ.Cm\u001a{8J\u0016=Q\u0012l\u000errvl~HƢrO\u001cW\u00072p\u0010`\u0015ϼ@\u0016\u001cI\u001d\u000e[˴\u001cL*\t\u00079JP\u0004Y'xu|Z9(Iz9B3 +*\u0019\nmg\n.xsDԩ[Ps\u001abĩ329c\u0019*v\f\u000b\u001cLNzPY%\"\n\u0011.@ʹB\u0019`*w\u0018H1\u0015\u000fWcqѐ}\u0019^]78oAM[/2AOjPê_\u0010W\tָI\tl=\u0019\nC>{f\u0000\u001ed+\u000eaY9Kx9N\u001cOOQN\rF\u000f6b}~{Ig}B1݉u\u0000+<̤\u000b\u0011\u00047\u000f#a\u000foc\u000f\u0013wƟ2)\u0000Nc$\rF|߼w»h\u001fp߰vvdߠh}=o_\\7\u0003\u001b\u001el k7\u0013xe#]z\u0013݄<\u000bx*8\u000f\u0007΃ZJМp\u001ce\u001e071B9ɾIn\u0007ȃ\u0018+\u001b\u001bzP<\u0001q2\u0001\u0017eLt\f\r\u000b\u0006i\u001e4_.|\u0013\u0017r;PM\u0006]&ȍns)\u001dmR\u000e5Cf7?F\u0001,!\u00074G\u0017Hϰb7)1mΒ\u0007N\n!RC}0\u0003rby0\u0010CnT+rp\n.\u000b\u0013E]pT$#\u00192\u00157\r{\u0007朡$FwфVF\u001c)tU(Nd8|f=¶xh{\"_\u001ftTq\u0015\fN\u0015\n5\u0015OtkcIDL/F\u000eRBN@ͳصezQ\fxͰ9`3Sx]Ɯ\\\u0000jo39<\u000f#|):\u0011>]I04Ps;9^DP\u000eJԳѪ\u0012s\u0019x\u0010sgռkaWץ\u001e׊QuQm\u0016~\\\u0001\rP\u001bi\u0005\u0010*9l#?\u001b\u0002ZHyC\u0012,R\u001a/\u00160\u001c\n\fÄ(v\u0004w2)U\u000b#jnූܦt\u0010ݴT:;r\nQ\u0015\u000b;S\u0012ֈ1K'O:,o|i\u0006\u001c\fdhX:2d\u0014Rzy\u0012K\n\u0002=G\u0000S\u0019F:OMۤ´tKWYSҩFt?8W\u001c똋\u0003SP\u00074)(1[\u000b[\u0002֙\bLc+9\u001c56ep~,K'\u001dY\bŕ*(9aƺezC\u001d(M\u000b\rjSl`\u0007?m\\dMd8M\u001c`K\u0002L\u0004RTNy\u0001_\u001a^r9.C@0\u0005\u0001]\u0011X&iJ%\u0019-\u0001SMmZ>@Y*}M\u0007Ȋ9MVĠ)4I\u0011Pg}\u0005R&^fMK熒g]\t}#Wn\u0003Q\u0000*\u001fdrU(c\u00004ri&$z\u0002\tįO\t\u0001q3yq\rQnz\u0018%rUړY\u0007:nX>w.(\t/n\u001dԽg\t~՞\r<\u000fLV杗}̺\fLkM\u0013@\u000b\u001azo|*ᴄꦵ\u0014r\u0018T\u001f\u0003Ķ\u0002\u0011k_\u001eunUqKq\u0001ooVU\u0017$L}t]j}\u001eJXjeztY\u0015S[ۡB\"@V\\\u001eԸ/XS^AQsޛs^Ǩ{x\u001f~V{u\u0015*8\u0004wl}Q,:@z-Ya%ՅU)~`|d0.WYaZ4\u001cTqW\u0004B絩\u001ayQ#Ά*pˎ\u0019v\u0019򢙬2U\u0019[tʊN\u001fxB9\u00057.٢\u001c@lSoUWƚX.&'RSVdO/\u001c:nqb+)\u000b^4JКS]#({uf2{S'C[ÍRӚCRatЕ>U۪!S\u000e(-5Oֵ\t#)˹b\u001e\u0002Zҥ\u0002E~!x\u0012䫸0K-57~3u+:qVvtqmř`\u0012n#\u001e6/=\u0004\u0000g\u00004UMdo\u001duI:tW][}M\u0007ܺr\nH=ئ]m3\u001d~*}\u0010 {\u001b?D`S\u000e\u0002ܵ679VW]ܩ6Cjle r+`\u0011U,?.orVb\u0016Mr|(AxLm\u001a\u000fU2{!glò\u0001\u001dU&\u001de+\u001c\u0015\u0018\b:6l\u0003B.\u0005=&7\u0004\u001a+\u001bx8b'wPlzĖ7\u0010\u0015pxf7\n;\u001fs\u0006V\u001blsC]$Okr\u0007\u00027č_~YKmoג|Kk\u00076\u0001/}̍C]*;е6ןBd;6\u0016[O*޺\u0006斾Z[\u001f\u0014vj\u0019okuMVilTYVfVX\u000f\u0015Tu\u0010KT#M5:SՃëE%*]:u\fsOϽkئ\u0019L-DeoZ+x 4u߬exES֏W8q\f{\u0005ܪ¬®°²\n\n\n\n\n\u000e,,,L,l,,,:00ȫ*urasat\u0011uav\u0011w1EEEEE\u0017\u0017\u0001\u0018\u0011\u0018&Xo3~x'\u0006S@HA1b111\u0016\u0019!\u00191\u0019A\u0019Q\u0019ee\u0004fDfff\f\u0011\u0011\u0011a\u0011щFFFFƀ\u001a\u001a\u001a\u001a\u001a\u001ak\u001aC\"FF|\r\r\rˍN7l7742߰\u0018o\u0004p\u0000n1\u0000\b\u001b\u0001~c\u0000n\u00117\u0002\u0000~#o\u0004p\u000eF\u0000\b\u001b\u0003\u0000\u001e\u00117\u0006\u001b\u0001<~#o\f7\u0002x\u0001\u0018o\u0004\u0000n1\u0000\b\u001b\u0001<~c\u0000\u001e\u00117\u0002x\u0000<~#o\u0004Lt7\u0002xF\u0000ߌPO0\u001b\u0006<~#o\u0018\r\u0003\u001e\u00010\u001b\u0006<~\u0003\u001ea7\u0004xF\u0007<~Co\u0018\fg\u0007~Ào\u0018p\u000e\u0001ߔF\u0000p\u00100\u001b\u001dp\r\u0003NZ4sɳ/\u001c0~#w\u0011N_ߵ|ʍU߷pY-\u001a됨+\u0016^\u001c<\u0003KS~Ⱦ&\u001e7w81l\u001cٳ[3U!=K,/\u0018ռ&ꇹK}\u001ewkK\u001emtI}6\u001e8緹8S\u0016ƶZQ=\u0010W%\u000eG\u001bY\u0015c{enElzI]ʿ6l\u0003]Pʷ8Ke+}~7Se[.5RYz[#\u00002c\rendstream\rendobj\r47 0 obj\r<>stream\r\n8;WR0Z#RZ8%+IK0H-g+0<[j.o`%DeOH&8>K)H#h]5uG(\\fL;Hs#_GkM';,>/KWW:Q\n@2?Y2*u8jRAX%H;22`iu0V9>PJSK-Pa%>I:Q-(O<\\AD7cSOb=\\R&\\EB,>m#i$bfIf\n!k$PPL%EhuZkCRl4tYnm`+#Fc4^[V7i6'j*4VSPbfAreBV@W0s8t:(uPob*$P7/9%\nfcVm]V3NEC]`\\e^j-M.9m,T:9kN(EcM,D8MeG@8]>@qdY44KEQOsh_F;Q$7/XqmQ8^/\n?6C?CUE_AF4`p6/@_Y^Gq7WBS7;UK&jV\"c_3GR(0M)O!jmq$/#p#a$^jLHdImsj3?\n!4fFfY5~>\rendstream\rendobj\r48 0 obj\r[/Indexed/DeviceRGB 255 49 0 R]\rendobj\r49 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r44 0 obj\r<>\rendobj\r45 0 obj\r<>\rendobj\r46 0 obj\r<>\rendobj\r42 0 obj\r[/DeviceN[/Black]40 0 R 53 0 R 54 0 R]\rendobj\r52 0 obj\r<>\rendobj\r55 0 obj\r<>\rendobj\r40 0 obj\r[/ICCBased 56 0 R]\rendobj\r53 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r54 0 obj\r<>\rendobj\r57 0 obj\r<>\rendobj\r56 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r51 0 obj\r<>\rendobj\r58 0 obj\r<>\rendobj\r41 0 obj\r[/DeviceN[/Magenta/Yellow]40 0 R 59 0 R 60 0 R]\rendobj\r50 0 obj\r<>\rendobj\r61 0 obj\r<>\rendobj\r62 0 obj\r<>\rendobj\r63 0 obj\r<>\rendobj\r64 0 obj\r<>\rendobj\r59 0 obj\r<>stream\r\n{1.000000 3 1 roll 1 index 1.000000 cvr exch sub 3 1 roll 0 index \n1.000000 cvr exch sub 3 1 roll 1.000000 3 1 roll 6 -1 roll 1.000000 \ncvr exch sub 6 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll pop pop }\rendstream\rendobj\r60 0 obj\r<>\rendobj\r65 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r36 0 obj\r<>\rendobj\r37 0 obj\r<>\rendobj\r74 0 obj\r[/View/Design]\rendobj\r75 0 obj\r<>>>\rendobj\r72 0 obj\r[/View/Design]\rendobj\r73 0 obj\r<>>>\rendobj\r70 0 obj\r[/View/Design]\rendobj\r71 0 obj\r<>>>\rendobj\r68 0 obj\r[/View/Design]\rendobj\r69 0 obj\r<>>>\rendobj\r66 0 obj\r[/View/Design]\rendobj\r67 0 obj\r<>>>\rendobj\r43 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (SVFs_2164_2021_REV3_PANEL.ai)\r%%CreationDate: 5/6/22 3:10 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -288 172 77\r%%HiResBoundingBox: 0 -288 171.779296875 76.2520141601563\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 -288 171.779295660488 76.2520000000004\r%AI3_TemplateBox: 144.5 -144.5 144.5 -144.5\r%AI3_TileBox: -202.110352169756 -461.874 373.889647830245 272.126\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 5\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -365.793281849491 145.592728485852 1.36838213523849 0 8077.66030083737 8188.6077470827 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -365.793281849491 145.592728485852 1.36838213523849 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 77637\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-162 -540\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000XԺ\u0003\u000bŴ\n+t\u0014\u001b{\u0014~oHpPBa(Â1\u0000\t80'\fERq=L\u0014\u0007_g>9xӅ0Dk76w>\u0019#\u00038\u0004\"\u0012a\u0011\n0@\u0011i\u0000c0\u0012H,\u0018\u0015V녨D)\u0016Pc523\u00101xD`\u0002\u0015Ȁ\u000bl&e%fH#dE6>ھ\u0011NXa\u0006/^yG\"`@4 \u0006D\u0003bJe#\u0012D\"a$\u0014\f)\u001d{3yԠuqF=\u00143#x0&xPA\u0002\u0006\u0010*pT\n\u000e\n\u000f ؠÄ9\u0011\u0013\u0011,fQ\u0014\u001bR0w2G/s\\\u0018\u0019hX0\u0018\u0004N\u001c\u001b\u001aLCd0\u0019`h\u0018EzqchX4,a\u001a\u0006jj\u0006kk\u0006lȆlp\u001b\u0006D\u0003!ѐhP4(\u001a\u0018\u001a\u0018\u001a\u0016\r\u00063jc\r(RT\u0010r\u0019\f\u0004\"\u0013%,Q\tJ41\u0006\u00020\u0014\u0004\u00028ˆD \u0010fa\u0000Î\\\u00160jA.f```P0$\u0018\u0010\fg0C2 1\u0018C1\u0010C\u0019AP0(\u0014\n\n+RS\u0014b\u0014\rE!H$\u0012\u000611\u0000\u001e0\u0002\u0004\u0002pPК\u0011&cXƘ\u0004\u001f@\u0002\u000b\u001e4\fձ:o(2\u001fVIݑd:\u001a$/C$漬1F\u0006l7%La\f\u0006~K\u0018nqEBD\u0011M(\u0016\r\u001d\u001a*01c\u001c4C\u0004!\bAqSR\"\u001d\u0015\u0011Q\u001aڰ`D\u0011E01i]֯7]Ô9p^35\u000e`\f՘q#&1ðiRծ5CbhHb\u0014U\u00140Pd-\u00148\u0005*Ra\u0015W \u0014\tP0(\u0016\u0006Eb\u0018@\f`\fǀ\fȐ\ff8\u0003!`````X040̢\u000bZ\u0016\u0005.r\u0017EbX(\u0016\f0q\u0000CScs Hb\u0018f1\r3mU\u0015u_D\u0013U6DTdtd:!(A\nb\u00055T\u0002\t\u000bA>9$chpX0*\u001es\u0007\u001eؚ,4j\u0019\u0018\u00190($\u001c\u00161\u000e`\u0018\u0010(b\u0010\r_'w^\u0006/`\u0013FX&\\$C*2|:31/+)\r@\u0006T@\u0004\u001e[\u001c).qzs\r0\u0006SX\u0010v\u0019\u000602`\\8Ø !\u0007\u0012$P \u0000\u0007\u0005\u0015$<@\u0001\u0005\u0004HH\u001ce8pp\u0015\u001c\u0013(/@\u0001\u0001\u000ei \u0003\n$@\u0000\u0002\u0005\b<` \u0002\u000bY)\u0007\b\u0015\u000b\u001e\u001c.\u0010\u0015X0\u001e*<@B\u0004D\u000et\u001ffI\u001c\u0014>@A\u0006 @a\u0002\rH\u0000\u0001\u0002\u0006\u000f\u0012@\u0000zP\u0000\f8@`A\u0006\u0018HPC\u0005\u000f\u0018<@\u0001\u000e\u0000ĂqP\u0003\r(P\n@,\u0018<(\f6x\u0005\u0011 lp*\u0000ѣƒ\f(Lhx\u0000\u0014X0>`\bC\u0004\u0013\"Dx񠂄\u0007\f\u001e8\u0004\u0002\r(L0A\u0006\u000f\u0016L\u0010\n\u0012\u001e2\t\f\u000b\u000bFu֡#<.gJ5x\u0000\u0004,,\u0018\u0007e\u000f\u001c\u001csP0\t\t\f$@@\u0006\u0013\u0012\u000b\u000bF\u0007\u0005\u000f%\u0006\u000fB bap@\u0004)\u0005u\u0010\u0011\u0000\tp\u0007\u0005\u000f\u0015\u001e0H\u0000a\u0002\b\u000f\u0001\u0007 \"P\u0015XH4`XrР\u0002\u0015\u0004!B\u0005\b\u0013XX0&\b1A\b\u000f\"`\u0003\u000e\r P\"\u0000\u0007\u0005\u0014&4,,\u0018%#H\u0007\u0005\u0012&@ЀC\u0005\u001c\u0000‚1btL \u0000PP\u0001\n\u001al\u0010!\u0002\u0002\n\u0013*̼2C#ۘK\\nN=\u0016j\u001c45ds\u0011\u0016b{kp>Uwe+iZ\u001aIW\u001dezur\b\u0011{4\\w'\u001e\u0016]ӭ<\u001cfWlj,MI#y󥍮7{ʚB\u000f]\u0019\u0010T\u0015Ӎ\u0019zRN؎ԮZf~_l\u0013;\u001df~W`W3lxa6|\u0019O:\u001a!S^Q\bZ,ڦ/&YȮ|X\u001c\u0016\u0010|\u001e4N^h_!yL\f*~W#zRvvA4%SgKW!^ӈ\u001f\\a\r'm#|ieR=(\u0005{UiZ&3\u001b\"eӉsd\u0004{EtF잙^$p\u0010G[/?9\u0014z#dg\fg!|Jڧ\u001c:\fD$]MRMQ^x<'\tso&h|#9k%雚s\u0019Og;K:\u0013΅|74o&l'Gv6:j.d2v\\$KCDk2v\u001c\tZGfK)CO7aH'yGsLȚɣ7Y_q3x|\\<\u0010\tm#kRv\u0010Lgݫ-ra@4V+TǑF\u000eT]:i\u0013Yu_WKB:jhhwBu:\fݺ|81YLѮҖ\u0003\u0013'lhI<|&EGhԮrth+h\u001eyVΔ8<[U5s#Y̢$05k\u0015#xD<21yI×ӚbGQ$Gfoe7@\fh%Lcd4K\u0011\u001eh2?DeJAY\u0007\rYfx\u0014-|x5Gx<;HHRӣjׯ0R?JceZry̾r͡pn;OV{);$ q0SVR\u0019]q&z>r\u0013Kn)Q~\u000e\u0012XQNK.\u001dsGLWqK}OBu`X8.jXQã$\"ʞnu:\u000e\u000e:W5#r`dp*KWg\u001c=\u000f|w.\u001d\u001cycC\u001c\u001c2Ї\u001ehE?Ytpཇiy\"\u0007\u000e\u000b\u0006\u0006G Y݁Az\u001dupL-~Otc\u000e\u001aF1\u0006\u0012\u000e\u000b\"*\t7UsO:w`\tLz\u001dM]OBiGN-\rO'\u001ey,/N;XWSNKJL_%mx\f?i_3If]\u000f*j\u001fgDatHYhף峐6\u001aٕ)\u0013uiSIvX<\u0014g_Jo53Kj;Nl.)\u0014\u001d5>H\u000e{ ޥyB7#3\u0019tH\u001dH\u0017)\u001c{؈l鳞mؔ\u0007\u001eJ\u000bM։\u0004/M#\u001dyiT:{)}0֙m'\u00190#]j~)=*GJWף6J.\u000eً?2\u001ehHoڜ\u0017\u001ci6xaXeg(]>wٳ肥\u0003zFܿЎ)-\u001dƼ\u0015:9t`\u0015sΔvtK1ܱibA\u0019x\u0019ml'<\u001b:\u0010\"A#X1hAe룔0\u0011Uswa<<[]=Y9yAC*U~c1:j\u0012;Nx|h{Gj\u001fh.3..IxXX\u001b\u0014\u001efvju/>һ\u0014Xr#t\rm)\u0015=\u001a}&~F)T\nsX00\u0001\u000b,5\u0005#\u0004UPQB鱒jQ} N,75F61mrx;DK戡kbIHLQ\u0010۲\u0018R]wf45$I}5UYY'ݎF7'y[\u0013K2T\u001bZ4{RMhT|KD}\b:u'.Y9Rs:}4A^/}.96-2Y4ۓ\u0015,}G3cwrfwa?3;yOuy%:Jc13kѽֲq]:}赟h:Y->%\u0019\u0019;O\t%{Su1Q\u000f)H藊LDy}V\"24U\u0013sxv1Zs(\rf7\u0013p\u0016\u0019CÂu/NG1<\u001aʲԗ\u0003_5ij,2\u001fSQeT3\"\u0015V\u0015o1'kÚ*iIvCSfg\u0015XL{ݽ#uX02h}lG\u001aˉJti7k3;#EB{XWIe\fY\u001crX0\u0014X+;#\u0017/9\u001b\u0015+\u0015Uh¡fDygNDh/R\u0012\u0015\bTP\u001e\u000bm!:j]U=g)n:Ny\u001aj(\u001eʴDYfe'+3ls㬱bRa.a~||T\u0017\u001a̢-9;pLu0\rˮ\u000f\u000eb\u0019l98FՒ\bo$E\u0013?XG5U!T\u000fRjjGG{aW\u000f! \u001dꐒP&^\u0013dn4:\u001erntGf\u0013\u001b\\OZd?\u0019\u0019uE٬k_\u0011eٍ迷Tt\u001d\u0017ٝ\u001e1\u0006pƒ\u0007\u0010k,橅f=hB=UdI͜w+2̢39s}*a\u0016ht3>AWUs7}n9T}q3Hu\u001c\u0013)`n\u001fRTJS\"|#jңQ{szdN\b朚`|\u0000KgMgUj:[r\u0006˰N\u00163s#Z\b)Dsp\\V\u001dפ<<^\u001dŜ0֟eA\u001739HqTִ8Y\u0019̥ȚW4:b'Uf=\u0013MШ7}={#\u001d<\u001bv򾤤\tL;hlzY.\\',2:^#hBFGk?gy3_V͸V1>T*:*|D_\"{ݯݗYB9Ǽ\u001a׬i\u0014ё<\u0019\u000eɦe\u0007/c\u0019=ch3\u0005\u0004\u0001OMQ<7L\u001aK#4,\u0002,_%gq*3S#N?\"\u0017\bqجcr|\u0016UE\u001fsy;y+ԃZTZ9Y$jMwg֛WyV>˫Ia^7/!4t\u001eL'\u001dOGvt泇h|O\u000b\u0014\u001e殲:4bq/\u0011\u001ei&sa0uE[RU\"x*4{x35\u0016SpXa67j4/xI\u0006\u000fI\\HU,`삅Ruxb^\\\u001eK7O/CS؞|r|t\u0011Kg\u0017\tOE$\u000f\u0011ʐW:ҽߜ\u0019W-H+͘|gv{5\u001f:~9Օ\u000eC\u001cog(DUԺu<(*yx(Ƀin$[00>©\\{\u001c5iirf9D*\u001dHp\u0000\u0003g~e!zc'3c-'bmjtzl\u0013GR}LceUa\b]EӲ\u001f\u0011džK$3\rUˬUI\u0007Yi7\u0013\u001cDfٱi\u001f\u001a}zsҒ\u000e:\u001f3פ_\tq>w_؛x=~J=t\u0015\\T\r\r_~C96wz\\h\u001chb0\rQ\u0010~,Gx7t{n#ʽKcCYf]|鐦dv9;L\bv/\u001cgyˢ=[s\u000f9卜WwǬMZowgYVޫ*Ř5x4\"jw;K\u0002f'Ux~3%\u0007ZG2韃V&:;yIA\u0013ݫW%-̋muDh=:)kC3O\u001d+\u00104d՝h;\u000e+L?~K%\u001dYݕO_-\u000e̫t4\u001eôMQ%yM)AҥoNqfHJ\u001bt\u001cpne4\u0015-\u0010\u0011T)W7W:\u000eL\f;tGAs2itmhLۉ):Y=8~\u0016sl\f_֮4khq\r&j6fbRáӘ\u000eqgXSӑ?gisS> 1\b]F\u0010ߗ_{!cdOs\u0010DX+ǜ>s\u001bgin1)3;yٔ7<敞Nuu1O\u000fn\"sX02ق!_]USGsl4\u0007Բ\u001e[!\u001193G%>dnG\u000e7#3\u0015\u0016!Zlv,Ξ\u0016\u001d4#ό1&Vv,\u00133̴[V2=x,m1ٳfd\nO^CoQ&Uo\u0015YmNll\\xOmNww՚h؁C>?#I\u0004ǎ/,\u0014\u0019ϖX\u001e–wHs>2җ\u0019=iTLݱzDGy\u0010^G󢣜3\u001dt\u0015c\u0006h1%d=5d8?*r]VZ8ǚ\u0012caG\nHʮn*2irLf;\u0014{fmꭖh~uSˋ%돊j߻MVbOɩJWuQZVxW4e\u0012e;2,?5|ޘOtrzZtğx=\\zZ(_\u0004'\u0012G6Uy:_tit\"~L;JFGrwmSGiD\u0005(r%j_EwDrS\u0013OeZ*VZ\u001aT9e*z+o\u001e_n%ړXṱVa\u000eb_\u0014e_,JR0Kު\u0019)_bXmm*\u000eR_|V}/OGV#quT'uew\u000eYS\u0019zUחռ6\u0013ª̕ʧ%[X'+TjʨXO-\u0018M+ORF\u0015ٝ7H~KZB\u0010U_{V/<}\u0016B[IT-ûZU/AV|NEHud{ҹ9'.fP+z\u001e\u0014{WBN\rɥ\u001cϧCnbQ&\u000f~w \u0019dE\u001cOՄ.ɭcYY^5GF=-=}$Ԫ+)U)c`_\u0012\u001bTc8|>@\u0004\b\u0015\u001eT \f6\u0002D\"\u0011\u0003\u0003\t\u0010(T\u0000\u0004U\u000e\u0002@d'G*,YuoXݺ<9Hù;X]>kjg<\u0010\u001dU՝/wTxYVQbU1mK$Oaen\u0012CL^\nN\u0014;S*\\U\u001fB[$z!\u0014\u001c޶:eUJiҼ<4c\u0019Va՝OwVer0\u0019ÓfdldX÷w\u0015Zf\u0015\nZw6yYU\u001aY\u000e;e\u0018֊&fnŲ8i\f'b/\u0016bMպ3՚p\u001e\u001aַT\u001aTX|ԺxMj]j4\r\u0012w\u001e\tbg~Re\u0002Ȩd(s\u001c9\u0010B!&H \u0003\u0012\u0000 \u0010\bţr\u0001m~\u0014\u0000\u0005{\\8N6\"\u0012\u0005m\u00149e\b\u0001\u0000\b\u0000\u0019\u0001\u0000&35˕KW\\x\u0012f&_/ܬ^zA]}ay[=JQq\u001bm5\u0012n­q.\"\u0012\f:\u000e\u001f\u00069Ko409\u0014ݘ1\rsDr\u0017\u00075i\u0019Ȍ4{#\u0014CTX\fL\"LUBTNK|سg)\u0011\u0016n]'7/\by=/\u0000\u000eV-#EYln\r_)\u0017TQ[\u0001\nFTXw\bm\u0016L\u001e1މ\u001eU\u0015!\nc6P%-R\rM^?. S\u001aͿadc*e\u0019\u00163qQ\rgh'A\n\u0004\u0000\u000f\u0019DQnB\u0004\\WѸM8)F\u0000hJY}%>\u0002/W6\u0010b(pj-XHa\u0019P\u000fbm$Z5m\u0018cBXv緹V4L7N4לx\\iW\u0007a3Za\r\u001f\u0011u~!wI\b\u0018\u000bsAӲ\u001e(y`\u0019lI\b!#ۃ]\u0019\u001c(\u0003[O\bnj\u001eZ\nX-c\rr;`VVG]\u001c.J\u0000\u0004\u0016\"%+?bIaA4\u0019DB:\u0000V\u0001cRmtx\u001b\\hD->\u0019-Ae؉[XP\u0001c\u000e`q{K\u0000\u0006\u0014_U\u0018\u001e}u\u0018ҚYl^la6\u0015@\"\\بs< \u001a.c\\Ї,3w(\u0002V\u001cB+MU:\u000e\u001b;AR5e7.r 09Sڒ\n)6t\u0002c\u001dϩa:\u000fK]6\u0015[\u000b;\n%d\u001e\r!4M\u0001W%\u0014[\u000b{(\u0011\u0014\u0017@D\u0016Q\u001979}\u0014~ZY\u001f\u000b)?I1\u000bk%4{4b8K>1FH\u000e#\u0014<\fcoڵԔ\biL\u00139tC\u0005N%5G\u0014n>}Fi7X)\u0019cq\u0014<5S\u0013Ɉ/3\u001f\u0003\u001b<2f\r$bҏ)x)<^\u000bL6 J,\u0018B^!@\u00100\u0003'(S\u001d{\u0004\"B*g\u001e\fakų6\u0007T\u0001\tI&b7lUҋ'ˉW`'\u0013g>\u001aXg\u001b\u0015iE\tY\f|C\b x㊦@ T3A_c:Ba5\u0017J,[\u001c^RQe\u0000$a4H^\fv,a_Ư[/o\u001eS&\u00002-\u0001fE=t\nV2:t\\a\u0012[~mEx\r^\u0015\u0011\u001flEhVU/[ʲ&+B.\u000ei rE\n[\u00016Qi\u0015]\u0011?ȗ\u001e?q5\u0001M\"=\u0000^˚,V\u001eF'\u0006h\bmE^Kdf7M\u0013o\b1r5E:Ha# \u0016\u000bu\u0016Zgg\u0011Z\u001b;\b5ZQ(b|\fK\\ZD4\fscp\u0011\u0000\u001e\"du1XE=7.B/\f\u001fEf5\fHE(6.\\x)Cr\u0011,B~\"\u00179\u0019@\"\u0017܈tHH\u0015v\u0000XP}\u0003]Yҁi@\u0003fŸzub\u0002\u0007d/4P}OQ%~\b\u001aK#\u00013>QK\u0000F99L9q\tU\u0002D2k\u000e3=*2z2\u0007\u0016V\u0015`)c̀K'\nZ:b_3W x\u000b\fmqJ\u0007\u0012 *hڌ\u001e\rbl@C0xr9 \u0006U`Jl\"o9F)\u0003.\\eKs\u0017\nkL:c0'ݶX_=\u0000ǨE\u0018\f>?rϷ@;0\u0019`ֻ\u0014+a\u000f69XX+Ŕ\u000bT$f~vwL\u001fcr\u0016,=\u001co}\u0015H\u0015yn3\u0000\u0016\u0018qLm0פw\u0013/Se8\u001b\u000e\u0018IJ\u0014\u0010]gʩ\u0015ɉXE\\V&\u0000uKY\u0015\nlq\u0005\u001bܥoy\u000efs_n&\u001dЃ\u0017k:\u0005\u001d\nj\u0018~\u0018BǹrJ\u001a\nn')'ULm=\u0018؉w8G\u0018-)\u0019[Av;z)\u001d7%TF\u0010P=Miԏ^bj\u0014\b(8&\nNIPk\u0006 N]\u0010\u0019\u001fO&`^\u001cP\u0005B_t\u0012\u0015ΈI\fgAX\u0018\u001c;\u001f16mr0s2óME\"fԠ2\u001b\u0019\n1L*\f\u0002\u0013#&On\u0010\u0010rp\u0006j\n\u0006%.\u0007\u000b\u0017*\u0010s'b\u001egM\u001de԰\u0011\u0002L\u00112\u0004p1pRn`sfBûBsj9:&|9\u0012G(|y\u0003ж&h\u001e\n\u0000IJ[;\u0006\u0010ւ8p*r`\u001b$T'6\u0016oƚ\u0016|\u001b\fk\u0000H\u0003[\u0000\u0002o\rzJ`\f]P+\u00148 u=OW2\u0017%\u0002~\u0005\u001a[9des+]3\u0007d\u0015\u0003ӎ@t\u000bpr_\u0015xu\u0014-;P\u0015\u001aS՜AV\u000eoȕK&^\u0016W\nM2500Gi\ng\"¹yͯM;:\u000f\f-h\u000b<~;>OijsDz4Y\"XP\rLE_n\u001c7ܫe4u\u001apؠ\u001eMl7\r\\Nd(ܜs8;kT_ٴlDĒ{g\u0014O0Q&L\"wo{RS\u0002\u0007o6\nN oC$~7ukZs\"K\u0010bt\f`\u000egYw`\u001bg6\u0005\u001fM+B\u0004L;.7\t\u0015\u001dJiQ\u000e8b{zTlU0onUcfS+,Z\u001f\u0014\u000fIP`:K\u0015o\u0011\u001b\u0011G\u0007Fj?\u001eɓ\u0007R_K@ǔO\u001d)o\u0002o>ʠO7]Q\u001cȎ\u000fq\u0012\"5ͻ\u001d;$I\u0011#GcqY\u0011tT{\u000fvM\u0002jx;pDlM\u0019Uw5\r\u0013t^qn2n&uLD]u\u0013#\u00042[\u001a\u0017tϹ\u0019\u000e\u0007އ>KJ́\n\u0012vn3q\u0004ҕ]qr9hb7wb7Ew]\"w-AB\u0000Nݜ3>~\u0004\u000f:*ͫ.4\u000fU.%oZ5]\bv%3eҔf]\u0010qѳ\u000bҵ[\u0013omձA}-}\u0016&k\t e\u000eD(\u0016rJ\u00162(oP\"wz_F\u0015JUԅ\fJ5@\u0005>*XЪDI1WOrJu(tn|r띜Nx3j~cu\b\u001bbN\u0007ct\u001a\u000f'Oz%Řx\u0004p&sST@8\u0017o\u00181ϤZ\u0019Xd1\t`\u0010nRqzɀye\\$)Zw\u0002)E(QI\u000eeB3=P,\u0006{KQa53t\u001c\u000f\"\u0010b@h(I_3r\n\u0015ID6\"#cdFG\u0005Fc~tdR&ڨpdӫ\n ФL0\u001216R\"w\\ \u0015%iD\u0015iE+\u001e\u0000*QȖ\r C(K\u0013s$]\u0016f\u0014\fcsz\u0006[kҐ\bMܐQP=`]zhuPʛBbaB\u000f<̔\u0014,`#ti܅Q\u001c$a(\u0002\u0004i\u0003ICF.7\u001c\u0004m?nC\u0015(\nd'* #yRS\u0002Uˉ\u0004ɿ\u001f\u0019qݩ\u0003W}d@VĨ%H\u0019>=,\u000f@m)jˉZɊ%ئfIE\u0000\u0013\u0011\u000e,Xn~CK\b*FZ]B\u0007\u0018Fe<\u001e\u0011^$yki\u0015Y\u001bD\u0005\"6\u0006\u001ctz+khЉ#*(p/cɬ?v5L_P\u001bAr)\u0011:y6: #\u00074:S\t\r\u00186:uYktbrQ\nLɁ0O'-d3\u000f;b\t\" tNN(6\u0012+T*)t\u0017HN&(A\u0001U:5I=$G5:#m{oJv%g\fFˤ4:cHu?t\u001bP\u00105:WX\u0007A߄5Hc8\u0005+Pk\u0004WL\u0017!\u0003kZ)\u000fBj\u001ay-e0ﱎM\\]%&9\u000be\u0001ken9Rv\u0014ڔªcvөFj)6\\\u0017-B[c\u001c\u001fPf7\u001b\u0011\u001f]ݢǻ\u001bʊ}\u0012= \n\t;y?~PJxݺOZu\t\u000f|HKWw̡ϭ@[4.i}\u0006Ep\u001c[k:\u000f6@);V7\u0001Z]7^{`B\u0015+vFh[U\u0004\ta\b'i^I\u0015|E8/OV'`\u0005qŒ\u0004bzF\u001aW\u0014̎a\u0017b|u\t5\u0004P\u0007rE\u0014XE\u0016\u0018\u0005j7[M\u00079\u0003MdbEw\u0010o-!+i]рaDA\u0011.dm/ynBJS.7;#i`3|4P=]80>pշ\u0000ͧ\u000b'#ħt!ʠ\"і*E\u0017#GI]h]V\u000b\u000bŏs\u000f<0HykX\u0003=Bo~7\f{cu\u0018F`\u001ba?p'\u001d'GzX!\u001dq\u0006\u0006\u000b;\u000f\u000bl8r\u0011\u00048⭼\u0003\u0016J]\u0019v\u0004Q6\tOdqFcX\u00167JapTYǥ\u0002\u0016L$+\r\u000e(IL$\u0000\rS\u0006v\u000eȩEden\u0012<\fQIό6pc\"—E+$\u001dq&\u0019\u001cf\u0001s:I\u0000nT0r\u001cHf\u0018\u0014$ħi\u0010>Pɾb6'g:r%,$\b\"[i`'F\u001c!{}\u0007ѓwRwƣ4j\u0018\tSv+q\u001f\u0017M?T*'xX'?#`9]\u00079 'UĻ-\u0001X6\u0019\u001a9`i\u0000\u0004h?m`?\u0015\n\u001d\u0015(-hUX\b\u0004Q)\u00130ڱ{\u0007A\u0005L \u0018\"Y?\u001b\u00129.`\u0001\u000e'\u000eB\\o0;:\u0016,;\u0000P\u0006;\u00131\u0007\b\u001b1\f\u0019B\f\u0012Oe-\rB\u0007<-yq'\u0018#줸@&4\u000elfC\r=|f\u0019\u001asYP~q‘|h\u0000\u0010%I|Z5ܛʢncbɀ\u000f1.h\u0006.\u0003S'%.CEXJ\u0012(OXʄvxBT1\\\u0000:.\u0010>\u0012`,C;\u0018U<>0-72kW$^\u001dlH\u00151DCcv7\u0000,e8v(܅0S \u0001]O4ٝ'#\u0002CP}i*D\u0001D9\u0017\u0015\u0016\u0012mx\u0016ԸPr5?P8@Xx9Q\u0016C<&dᕿF66?(*gHV\u0016k2\u00027\u0016}똢pp)\u0006+VX$1!m\\$x\u0010ӏVl6(գ0\u000e\"F`\u001cjM\u001aX\u0012aaɡ\u0015ٮsi1\u0015I*-T9\u0014\u0015Q!kMMv\u0011\\`PPmDD\tw\b`p\u0018_j@d(̅Pڙ%}rVzУ\u0012C!\u001d\u0015\u0007gH69fqнa\u001b\t,6 iI] 8d'\u0002j\u0005G}OZ<'\u0016A){īP#%.Br\u001er\b}\u001c/\u0004:lEh\u0005K輬s\u0012K\u0014*ZD)\u0011G$҅\u001fa\t\u0003tɐBd5'\u0004\u0004vu:\u0003,3#r,\u0015(Jn\u0000ɔ\u00107=o[/l(j_U-G\u0010Kt67<\\$\u0018\u0004=D\u0000}W\u0019;V}0ӕ\u001as[e貴\u001a\u001b\b\\L&l\u000bhnvUԥ\u0002ΆWm1\u0010&!JwlB\u0007H}h&8rG\u0007V{ϘD\"4a\u001e\u001c\\ԿPᏖzg\u0007Ql5\rQvҠI$(\u001c%YX/D$u\\5d3\u0004ORGҪ\u000e~\u0000\u0002\f%L>\u001c\u001a`Heq\u0006\u000bJ\u0012veuuׄF@\u0004\u0013s{6\fgk\n4V*,cZ\u0017voJ\u0004ʈ\tk@\u001a3%Ӵ-凥EW|\f+D\n1Ϫ.*\u0001'U8(\tSH%T\u0000}*v̪a\u0017\u0014\u0016|Ԭ*N'є\u0005\u0001)nt\fS\u0018%G(R3(}IvA\u000eXaݸ\u0011k\u0007OV\u001b\u00002`H7\u0013EC:UOHl6\u000f\u001dU\r\u001f]\u000f$G\u000f؆\u0007;VB\rIħɕ#I\u0019\u000e\r\u0012\u0019y6'GɩѬ\u0002w\u001eV[Yv\u0003~C+\u0000\u0018,S\fFs3{51ݪiԦHW;%.\u000b\u001b=n\u0007X_?ȳj͜\u00110ɚ\u0002\u000e\u0011{\u000e\u001a85AM¾׺ۙ!\u001b p\u0001.5\u0011\\Fٔks=&\u0004\\STfd\u0001_\u0013)o\rJv$_lGW\u001eDHv_QR1~>ū׷ܩ \u0012\u0013\u0006.{ܷ\u001d`=P*JG\u0018G\u0016\u0013Xʌ\u0000r\u001a\u0003#3\u0014\\!/zo0\u001ebcMRqxVp\u0017ޕ\u0018l얙g>:3+%L\u0005lr\u0005Yϑ\u00114\u0013\u001b\f`^3yDBtM2\tâ.\u0012`*Q\u001e\u0001R#kd1[Gn~`Va[}\u0004Yae\u0005,[\u0004T/M飉:oi*`덪\rN{ڢ\u001d\u0004\u001cR֡@L\u0006C,K;Jl$l\u0004ܭ)\u000b绠dp[6쓨H\u001b~p^\frۅd\nj9>3T]ʦyκ|˯s^\rg8M^Qm>Y=WOzˎXD\u0010\u0011VnYcF\u0003mZ\u0016壻3\u001bI\u0005*=\u001b!P7|?{eR\u000f\r\u001dgV\u000b\u001b_\u001c\u0012\u0014fDjʋdfʾ\u0017'|.LYA\u0016\u0012~BetoxH'\u0015t\u0017\u0012S$\u0013qt\u001a\f'{ \u0016|U,aޢTPCh@Ƭ}WvyT\u001fQ\\jl_\r`0AE\rL&гJ4_UY.DQH2<[.'ب\u0019~|Ŭ@\u001aT/=NUd\u000b߳\u0012i\u0003ksTV5\t&ݾ#\u000fj?{Yz\u001aT٣?DܫʢTG;|sve2\u001c\u0015`H椺QEY[.2\n\u001a\u00052ٯb'0u\u0012zM\u001d\"\u001f,hIҘ2qj\u001f\u0005\n,e-ˡ\u000btUb\f۵*k'/\u001c\u0016^\u001d~c\u000b\u001a<\u0017~~;\u001b}\u001c\u001f?oc\u0000+aR鱈4\u0012*Zq1^xvhjw{T\u0015>BD|˦uǹJsAe'(M\u001fe䴖־`BK\u001fD\r\u0016&),<6*uܦaZ#cz:LB\u0018~h>\u001aIW1A\u0018]S\u001b?\u0001g%\u001fE~\u0000a“\u0003Ï\u000fg CcIA\u001eOoKǟ7.C\u0010\u0010i]\u0017VSvX}L\u000b+A\b+ԧ\u00160݂\fk\u001f\u000f\u0012\b#P˻I';+\u000em\u000b+M\u0000\u0011TdA|\u0015VVʗk;} \u000eQm@V\u001e\u001dՊ#\u001eQ-{*.X~\u001d0}\u0002u,\u0011Gcy\u0002Ն&\u001a\u0002PP\u0012\u0003:VO\u0004T\u000fSƤr\r\u0019\u0015h\u0017>|\u0018o\\S˾\\ڈJͨ\rl+ڶ\u0002}6\u0002@-\u000fkHФ\u001e\u0012*p1\\h<\u001b\u0018}x\u000bS~\u0012\u000f8;2\u0019\u0012i2\u0006\r\u000b\u0012\\oa׆u0v[\u0007mg\u0017B\u0001\u000eф\u0016\"fZ\n.R\u000f,D\u001eSk,W\bqZ_TBm˶w\u0014\u0016~|\u0016nL\u001e.|?\u001a\u0007\"9/\f;\u000fF\u000b%e1/o͗4V^h!\u001b\rc}m^x\u000e6,yOrI\u0002-兦ya\rI6P-;\"Te~}Uxsq\u001d@\u0012Ð/\u001eX\t\u0000\u001eZI[}\u001c iA_kc\t>ۛ=(XijPM\u001e\u0018I|!e{Ӧ=\u0012R`P.\u0014\u0012P\u0011\u0015;RE\fy\u001a\u0014b >\u0000\f\u000f\u0005!•*#r\u0005퀅C\u0000C؍p!\u0004\u0005J%JU\u0015\u0001%BWBkmko@(ţ\u0016jJF\u0010KJ42Uᩐƙ\\HCme\f2\u000fO\u0015.d'\u0014\u0003j\u0015\u0014\u0014hrW%\fߴ\u0005A֡i\u00065&P\u0004;tVr=螝|L\u0015\u0015ܾ:\u001e\u00008JGH\f\u0017ݥ'kVKA\"X\nK\fh0a\u0019H\u0003\u0003V6R>W5\u001bQ.!-\u0010>vɃAԉĵ\u0014״pחו]\u001fB\u0010*.uy3vy1~'7܅3CTi%oCEV.a7Bib\b:!&yt_&x\u0002nn'Wn\u0019w(%Dc\u0019<7?\u0018*P:sn~NhqK\u0015Y1Z \u0002E+\tŽ\u000b\u000bY;\u0019V\t\u000712YJ\u000f/\u00127r \u0001͠*\u0016\u0006vLFN\u001dRe~bGq`p[D\u0018\u0007J\u0002N\u0001+pJ<\u0000G(\u0000`E\u000eO\u0000/4\u0006|\u001fkfK\fW*y~usĽ\u0013G5\u0019e\u000fJڨߋe[ݣr ל3m0Þn:SAءau[\u0017s9\u0016gdK6Αbҫ0n\f\u0012r\u000b\b\u0007\u0012\u001a\\\u0005^y8ݨ'hY2\u00022Ә.EX\n7\"\r|qCQz\u0007\"\u0011\u0012zӶ\u0004\bܒ2\u001dc8oE\u0010\u001esƖc|\u0000O97:x\u0016\u0017G\u001cvjC(cUb\u001aGOL[׬F/GS\u000b\u0012\u0011n%e\u0004|ǔ\u0013\u000eI&OXgQEBg_T?ƒWn\u000bOXۀTxqC|1\bh(\u0005 -\u0002O\u001a5\u001e\u0019Nf\u001a2h1\\;\u001fS\u0011rUnsQra\u0004\r\u0003!)@\u0015R%\b5_Q\u0016j׶ׄ[ׂ,Ϗԕ%\u001c\u0012ahBo]\u001b\u000b>ci8f\u000frHoأh.Z\u0007́SNNGgҽ\u0001uhۦ\u0010\r\u0010oXP'Y΋f54X;?ݦ\u0011!L\u001f\u0012\t\u0019nFP2Qe/mҐ$x&\u001fFA6,\u0018p֝\rtYv'`7\u000f0\u0014KsQ+gN\u0015\u0004'\u001f\u0001mړ\t\t1k4\u0015`\u0011\u001aY vDP`l\u0006=fI \u000b\u001d\u0010w\t{\u001ew\u0018ΡL5@l\u0012ơ\u0015$\u001e\u001aY\u0011rݐ3{\u000fkfD%9.yޚEEN\u001f-MxLq\u000ep*è\u0012vt\u0003\u0014\u0001̢G\u0018(\bQ!7_\u00005\u0002L\u0006}2QK\u000b\u0017g14rX΅\u0007A\u001b\u001d0jLR/[\"\f|q¬\u0016\r\u0019K\u001c[\fb\u0014\u0006\u0005u'ZH!].\u0013_\u0004x\u0011-Mp\u0004`RqV&u\u000f\u0016Q@;V\u0003\u001fKST.螆3.T5Y+C :o\u0017@ab\u001d+֓A ;A:\u0012k\u0014ޠNs'X\u0014{NR̰G\bF@\u001bPS%H<\u00062F\u0000HCgI\u0015\u001fԋaXǚs\"\u00181|ʬhBL\fE>\u0017ޒ6o#E\u0007A4qu.\u00007xݼ\u0016Ĥ\u0015bNaA@4A\u0005y*5\u0016A:\t13\u001eH)]\u0006`\u0016\u0001?NĒq\u001d\u000fc2ˑnc\u0000\u0014ԙ\u0001\u001e\"X\\u\nu:\u001bfwa/thpf\u0018 #&\u0000Fdꗐ\u00151`)\u001aYr\u0019Ⱒ\u000b}\\|z\u0005?\u0018\"\\i7eh\u0013\u0007;be p\u000f]-\r\np\u0004\u0003_\u0014\u0013'J_UTM|q;6\u0004\u0003\u0002y7՚M+#j+\u0003&J\u000b\u0013d(\u000fj!`؝շ^\u000e'\u0005\u0005\u001df\u0015od\u0014j%̂U;ыzhæ@NuU8\nfwJOu\u001dz=sO:\u0007+\u000fL(x,\bX\u0015 M9zv\u0002\u0018,\u0014\u0011( \u0010ʈ\u00127_wx?Ka\u001f\u0007'5kx4\u000f,\u000eֳDH6\f\u0019I\u0003R\u001e`mj\u0015A~%u*d9ī\u001a(#o`/ΜPK_\u0015[\u0007P~\u0012/t]x\t\u000bA)\\;a+1\u0011\"4\f0qF` e1z\u0014\u001e\u0007\u000e\u0004G9r\u001f\u0007;u\u0018b\u0019\u0003>E\u0002s\u0017u$dZxh\u0016zU\u00151}\u0007\tkv\u0000Rn\u001e\"Vfʭ\tٺ\u0018wU枔f%Wt&$OiJr\u0003\u001f\u001e@ (\u00117\u0019>s\u0004I\\\rK\bخlS`Z\u0019\u0014lL㭄(\u0014\u0019=D\u0006zS=+n5b(?w-wj\u0001\u0007꿟k\u0016g\f7?:+&t\u001fN_vf_\u0014b b\u001e)\r+!\t\n\u0001J\u001e(!Gwx̯\u001bmݯ~DDZMnd\t?\u000fR~V\u001916TZ\u0012;_7\u0004d?Ve\u0000%=2\u0006麅(&d\u0001CX\t{}\u000e\u0004T50t4Q&G(8,iLd\u0007>ҙ2\u0018]XN\u0012th#41\u0015#e\u0010$5eHj\rC{\t[\u000f4D\"gz\u0000(I\\%U6l52P7f\u0014\u0007\u000fwK*\"\u0007L\u001bc|+\u0018TɌ\u000b\n\u001eVǂA$Қ\u0011\n7H|\u001d{󑣃\u0000{a\u001bE1~Y\u0010)afvVY}UiR\n\u0019.>J~I`\u0012ywM4Tʬ]eucD̞VTtI7S[͹RHW\u000e\fs\u001d\u00103\u000ed\u001f\u0001Zf@\u0015j@yo\u0000by`Rx\u000f?/Q\u001b@Y\nO\u0012\u000ffk7\u001b*X!|f9\u001a\u0010\u000f2\t\u000b6#\u0011ڤC1$Kl/\\:Zµ\f覴Ywh\rl&ʬG+kP\u00038\u0000|%ցL\u0005S\u0018\u001bɑ6rRͨWCg\u001cT&I\u0006\u0006ΩWtSTnj`9H\fg\u001anV%zA565Q5tVGk5g{Ğd;\u0016-M0J)G%\u0006$C<[\n_8~U5:\u001e0LLnyZP~Խz'؃\u0016\u0016Պy{y*\u00184\u000bB\u001c\t\u0007\b\u0001w5\u0016Dz\b\u0007\r\u001b[,\u0014:_K\u0002)\r{A\u001b!~\u001d\u0006&R%p`\u0012\u0004;\u0014\u0014Iq`5ۦPj\u0004Ij;<\u0007\r\n4\u000bH\u0014\u0011LG\u0012ulV|%=(\"*\u001a%2HA.RÔ\u000bIȌ8RQJ;\u001ej\u0013>D%kh+\u001f׏jpnX\u0011dC%~Gz\u0001S\u0004`h#[M3nm~l\u0011$ΐ\u0000Å\u001e7\u0000J\u001d\u0013L\u0016\u0010s\u0017\u001d\u0018\u001fZȥ0\u0002y&/mQ8\u000bWʁ\\\tEY\u0013NCF2E6>\u001f\u001b\u000f\u0003\tA\u0003\u001f\n$[\u00071\u00185g9+޾(MNd “%h\u000f\u0015MC?v\u0013r_\"hni-\u0003<-O\u0014j)\"::נC\"7=>Ssa^ϼ\u0015\b\u0003H\u0000\u001a\u0013\nh\u0005HX\r\u00053ROt\u000bc\t8xL\u0018N\u0012`vܝNI*!\u0019\u001fh G$̇>0,ICI&p\u001dcE'P6<\f\u001c?\nw #'\\ʾ\u00050(\"\u0006\u0015%\u0012/S\u0005\u001fn\u0006kLmc>c\u0003腫!2\u001d`üU5\u0014\u0006\u0006\u001bӁYJ-|`i!؛YT\td1ݼ\r<.??Ly\u001a>Wn-\b_,&)R\u0001ZJ1:\u0018\u0007&`*Nm.|\u0007If\u0018Y\u0001\u0011&D\nG;|m\u0004fg\u0018n\u0006\u0005wt/\u00073Ґ\bq2\t\u0014\u0015\u0011k3\u001eҥmȿ\u000fh7Sں\u0012Ƶ\u001c8\u001ewtŝ\u0007,5\u0003Nx\u001cqBZ9\u00027\u0014c\\(\u001co\u001f\u000ev\u001c8Q8?\u001a\u0013mNt\u00024@6anh\u0011:J\u000e\u0007)Lc)\b'DQT{(m/FH\u0018̽M\u00120\\wA,Ȋ\u000ezFj\u0005\u0012\n\u0006\u0015je\u0016Y#Dj\u000fus}2\u0000<\u001epe4+Q]\u0017o#J\bgH\u0013-ӑXZ$\\SE\u001b\"_-_˹w)2:\u000e\u0002\u0006TLq(Ϲohl̯\n4D\u001b\"1uq\u000eM\u0010?{O\u0010Mp\u000b/anΪ\u0002ck\u0015P֌\u0012ȿ60ِ\t\u0002+.\"|~\u0002jrB2[>Xf\u0003k5\u0014\u0005{k4W@}%\u0016\u0010K\u0016\u0019\u0006\u0010f\u00165W\\]VD^H?@-P8:\u000fIlju>os\u00151Q'㴾\u0001ډ-l\u0004\u001f\u001b-\u0002\u0004\u001e\u001e6֜\u0005{`\u001f=2\u001eFږG;Ѷ8Zvšk@\u0004\u000b=\"yDXB\u001c:K\u001d\u001e\u0004\u001e\u0019HOl*\u0019n\u0002yEp\u0019\u0011\u0012\t\u0018\u0014,J6̽R/dn\u000bH\b s:f7R\u0012s\u001eD`2̝{\u0004\u0007\u0015xBMx|gw\fyXakyć%G\u000fՃ\u0002{\u0010bT,Z~\\R4rB)gދ)u\u00135yY@8`\u0012\u001fa\u0012չ\u001b5i]v(aJl=(ۀd\u0003=-;֏ \u0012G\u0005pT9\fq4ޮ\u001cgǁ\u0011:\u000459?\u0003{_\u0006K\u0006\u0007@'6\u0018\u0000\u0014d\u000b\u000bh}+\u0018X\\?\f\bH9H5\u0019(!\u001eˆe\u0016<}|\u0002\u001e_;;N;l|t\u0007kV\u001a(㋢4-<$O\nqL(pEV\u0018\u0005ۗ?8\u0006yP\u0004՞ݪgx,R,Gh\u0019\u0007]QЭVt\u0015=[\u0015E'v\"ՅU5*\u0017i\u0006yXЛ\u0016\u0015iem\u0001`(G=YT\u000e\u0002𢯖\nYB8\u000f\u000b@Σ\u0010R\rbd}X\u0013-[k\tpp\u000f,쁊doj'\tJ3бҧ9`H^q(7O\u000e\u0001-\u001c\u0019\u0004d\u0018\u0002\u0011C2R+vJH\u0019\f;ɰj{mcǭnl)0\u001e߆\u0005\u0000$6c!Ú(AB⿫\u001c5?IX}u\"ʮq5S,wb0᭶b\u001am#4`8@A(RCy\u000bZOm֘✬\u001a.c\u0000\tx\b\\U\u001d*` s`!!\f\f\u0012:\u0003Nʧ-\u000eh~򴹨}(\u001c&\u0004Y\u001b: |xstl>Zj*u\u0014搭\u0011!AM[\\I\u0018jd\u000bk;\u0014%VE'\u0015+R@\u0013ػX~U\n1ԍGÛɶCr{N\u0016mp\u0003\u001f:Be]%<\u0011\u0002\u0006wt2#m0pёC.4De@Q)?GG\u0003tuԓ\u000b\u0005*勻p\u0017\u0011`t4nb΅\u001bM\nD`1n:{$oM\u0007?T/:\fA'h\u000b\t-\u001fT\u0016#TNV\u0003X~b&\u0014\u000052\u0011\u001d#\u0004\u001esX\u001f1aڛX_p&y\u001bN5\u0015^\u0001]tt5\bՏ@507\u0004`)\u0016$Ġ\u0002\u0010\t\u0001wjn\u001c\u000b[7\b$KX/KJ\u0017Ri,`}_ G\u0007\u001dP:á#|& ~\u00187P+%\n|\u0010-1\u0015a1m҂\u001b2\n\u0015mRȬ\u0012bY\b5[#3RSR,,h\nwV\\4(HQ\u0014H`\"Sp&\u001bPUn\u001a\f\u0005[q\u001e\u0016MZQY\u0010¬@z@\u0007c\u0014lS\u001f\u0018dkŎ=hPk.wG\u001bL8\u001d[2J-\\,F\u001eᬨ\u0013W\u000e?\u001d\u0010_\\4\u001e\"TIQ\u001cҥ@\u001a\n5e0u a\u000e~x~\u0016}oh/ڷkB@o\u0019@5\u001fpO\u0007\u001aP\u001eXPۧ\u0006:tM,B\u001b*\u0003:>*\u0018E\u0005֠9 X9,$0\f\tjd\u0013@8(t\u0019T$\u0002ӥQ$\u0007?lIeX,\u001b\u0015[;\u0019@>fJf6ωث\u000009R9\"\u0000\u0004\u001cU\u0003\u001bP\u001b Y;\u0012\u0017\u0007B\u0000eof^J\u0007P\u0010Vdme0[Y:;R\u0005)E(ȝQg\u000eq\u0002@N\u0013\u0016F,g\u000bt\u0005y\u0014\u0004&7U\u001fCˁFC\bkd@(pS\u0010K\u0019 Y\u0001ݍN\u001cU';[[r\u001f\u001d\u001a\u001c\u0014\u001e~C2\u0017jJe\u0007,\u0003Ry̼\t\u0010<\f|eK1ƪ\u001dDF|T1#i^\u0004U\n^Xձ5*.\u0018RӊY'@@'KL\\\u0017jJw|`W֡T\u001b*\tJTA\u0007-\n\u001epǰzC?Z')nW\u001eJ4S[\bT\u0001\u0003?/gwiX]`e\u0000QK466,Dø`{Ĺ6>S\u0016x6]-;R2\u001as\u0015^Z\u001dOZs-\b_?\u0004l;{-{he\u0012Dj-F\n2CDz\u001b#ǹ2\u0011[C.3\u0016C@.mg;\u000b94.+^\u000b\u000e[f\u0006yױ=\u001cy1]УlXz=_x)Cv|`980*{V\u0005\r\u000fjʈӺH-\u0019qM=p\u0016\t{IҜ\u0017rEg1F\u0010&v2vs{3&R@?9\u0016:էQu'CMj\u0019\u000f \u001e쭹:\u0019\u0015\u001d\u0001\u001c@IptWZ(8q4\u0019fY-ǐ\u001aX\u0004{r\u00150\u0018.@Ԏ4k؇]5Yࣥ31_\u0015\u0018L#=\u0001\u0004\u0004J=\u000byT\u0014TJ\u000e\u0000r\"(a͕ʞ^\u0012gӟ\u0004\u0004\b!\u0000y\u0001Fơc=\u0000gG\u0002%/2\u0012\bJ\t\bڼD~Ro\u000b2\u0002j4~'8\u000b\u000ef*\u0010\u001f4R?\u000bv+\u0015\u000eU\u0019+Hd\u0017\u001f3}~uA {\t\u0019;c?f\u000fM\u0019S>BC'ѪC\u000eQ8\"}SUZ\u0012&ʔ2~CF\u0015\u001aE>~\u0010\u000b\rgAQr*:&Δ\u00131,\u0019vZ=0hRIf\u0007ex}xi5\u0004])O=r0E\u001c\u0000}GѺא\u0014y\u001aA\u001e\u00174\rN%\u0012$@%< C܈d\rnj(\u00102𼰟+GغTΠАLp\rB\u0018\u0017`O|AV>zB?Uf6ފ\u001a_x\u0015\u0015X\u001bM^1\u00061\nsdl)7Cva\u0016\u000e눑4X\u0016Nqe!7ښe Edb4U\nL\u0004\"K3RgL/Dž\u0002KZU^䥆*\u0014I#ȵe8%ȈA\u0000\u0000\u0019o%uJS^\u0004)]\u001a9I>fDnUa=\u0012gD\u0003~!Sɋ\u001c\n\u0005ml\u0002\u0005i\u0018WV$#\u001fwe^˫%(ӑ\u001cH#\u0017Ո%M*drfb\"'m,Bq\u000fM\u001c\u0014+\u001c4CUgHrqQH\u001c\"\u00135Z4$g\u0004I066/w\u0012T6}'VjN_egmG5rS\u0016GQN\u001cpIY1q{Kh^{n1uM94QuejLc\\R\u0011\u000eU\n0\u0010\t5A9U\u0011_El\u0014T\u0012\"\rz\u0011\u0014ȿ!<8{\u0005H7#kޱ2%f:1<ʫe\r5$e924\u000b\u0005_(qOªc\u0007\u0013Q\u0002Υ\u0016MD\u0018{jK1'*EU\u0018\u0017)ZzZg/GUj?w`/ī$N\u0005)sx92\u00168*\u0010y\u0019񨙨bmPXFQl\u001e\"h=UF4$5:i\u0014!#ĐLMܑmE7U߆$vE\u001d;>\u00117\u000fNK\u0017J>ʬ,g\u001fh'q!p\u00112Z(\u0011\u001c\u0001a>肮8\roYCq\u0004A(0Ձ\r\u0007\u0003\rK6E\u000e*(<\u0005o:\u0002\u001b:\u0018(cSđS\u0018a耢\u0016ⶨ&$B5耂eG\u0016-ʎFg\u0016\u000e\u0016C\u0007U\rq\u000f\u0015kq}PQ2\u0005-=\u0018WC$az81j^1\r\u0010\u0019\u0018\u001f*ޕ\u0013d\u0007B\u001c\u0014\u0005Uu!\u0017\u001aZPypQnv&u!_A턭\"\u0013P\u0014J\u0001(rۑkJDJ\u000exP _\u001e.ANၘ\fɁM+R͆!faELt\u0013f&D\u001dP+RvMc\u000e\u0007\u001e'hF$DQiyꨥn H@a#d6/,Ԝ4Kg/\u0013h\u000eH2%[\u0012\u0006by\u00122\u001cc|y(X<\r\u0010G\u0006\u0004\u0017\u001ca,\u0007s\u0012\u000f\u0010e̎\ftL.iɶ$\u001eQ8\u0007-\u000fѤFC\u001dSV/LE$^!$\u0002gb\u000e5\u0011A\f\u00138?\u0014Lc= id\u0015F<ȞP<(rE]\t\u0003Wg!fhBf\\\u0019\u0013<2\u001e󤤎,xxB\bKȝ)!8\u001cbO\t9\u001ePufSe'c\\$A]T(ZYl:HJ9\u0018{xNP&=0KMC\u000e7H\u001dQ\u0019\u00137D#\u000b\u001f{ b!9\u001b\u001a#\t#vƼ7#!V\u0013),$`:Z\u0013Ma4aBAeWUIGA4=N\u000fX\u0006M\u000b3/`0=T\u00011jՃ\u0010\u0016/Hb(IKn\u000bZ\u0018i\u0010ݷ)\u0016[\u001c5\u00101<\b?0'\u0007UrN\u001e\u0012M`rCT\u0007+R\u0012d\u0007~-\u0014BF\u0012ʒSj)xz\u0007a֔aS\u00155lV\u0003rud1H4\u000bt^(X4OFC_,4/,Z))q9C!¼5\u00182!\u0006IjF#U#&S-*:XDꌥUy\\UuDB\u0015o̴ew#S\b8\u0010rUHQ\"TD|3hȊ\\!\u001c\u0010>ڄZ,zK$*\\X~N\r4L9̘I\u001aUC/yq!\u0015ViGRPJ\u0011\u0019y̌+X>RATِ+,HM8hC\u0010I\u000e\u0018[*5B#:BH0SZNzeېwl\u0016M\u0011pA_E(\"\u0013SOH3D獇BMjbq.aHP\u0010\u001cR5LRF.\u0011%GeTwfjiƕ*)\u00068\u001d\rY(eC1\u0012E\u0011w\\Xb\u001aw\u001fڔ;SG\rT;uW\bfsDBN1Cۏ.\u0000\u0018\tP\u0001\u00072P\u0011h\u0010\u0001\u000e \u0001\t`\n4\u0006\u001f\u0000\b2`T\t4\u0006$\u0004\n\u0004 `\u000ed\u0013d\u0000\u0012hp\u0001\u0006#\u0000\u0001\u0002N \u0002\r.`>\u0001\u0007@p\u0001\f2\u0010\u0001\b(н$\u0012S\u0006&X\u0006\u001b\u0000\u0016\u0004\u0013`\u0003\u0014\u0018`\b͠\u0004+\u0000\u0006$\u0000\u0004\u001b`\fJ\u00046\u00030XA\t4\u0000\fD\fl\u0000\u0002\u000e$`\u0003\u00124\u0000\u0007\u0001\u0018l@\f6`\f\"\b@TDf\u001e\u0015lj\u001d&\u000br-uPpA՘\u001a'E-jbq\u0006.h`\\0U䂓e\u0016l!1\u0018<+0+#\u000bd;a]yvldj5߃S,\u0018\u000eE\u0012\u0011ʄ8iv\u001cV\u0010EbD,h^;&1|P\rr\u0018vo`q\r;sAa\u0010ws\u0013բR}3DQ(e0h^fcu\tR\u0011Qi#hŶlBRj̄Ԇ\n\u0017%R9cχJ\u0012p\u001dPԸ\u001cX8dN%B,8xHQ\u0017xBUp\u001d\u001by\u0010[6\\ffY9$^d%\u0014[R\"̩ p,%5_yK(F\bѹ8qfQ3\u000b\u000b;gg%FE\u0015\nzQST\"K(/HZZE\u0019э3\u0014'FjqJQfF\u0014=#Z.\u001e`u\u0015$DɈ\u0011\u0014#);faLQաʒ\u0017O\u0014\u001e]\bmd㒃B$t\nR^J\u0012\u0015iD|NؑPkjdL1Na\u0019ԘcFfD_qjb>Q\u0019YKL\u0014e,N̜DREj)3<%|\u0018ry*\u0018b*(heDi^Be4C%|\u000ef\u000bۻkJ\u0003\u00190%Ą\u0003\u001a:w(R\u001b7;\u0012YO\u0006EIeds9L?\u0016E\u001d|\u0013\"yn\u0016\u0011XH\u0010􁐔3\u0012VM(:ظD\u0018xޘ2\u000eC-Kd\r\u0015ME\u001eAKh\u0013}\\9;4\f\u0011iedY\u001b\u001aCQ2\u001a$\u0011W#$G!B\u0010!*qiX\tytG:3s@uFlI\u001f\tAQmA\u000f~q\u0007~D[<9^\u0011?\u0010*3D%\u0011*#\u000e\u0006\"fd\"\u0019\u0007#c1}`\u000e.0ٟqP9ũezz9dNQdzyS^SU\u0012R(kzRSH5y𨮚RD٨D&QT!\u0013ED5WTyKRTe*W|\u0002\u001aw\"wayr3zD\u001e\"J,S\u000b[%\u0015\u0017ray\u0011*,.\u001e\u0016q)R\u0017qK4$\u0003i\u0011S~Ј\u0011U>Fjq?T`CCeN\u000eXtz_\t-(\t5x9k.\u001eVfLcBNߍ\u001f)\u0013AD4\b-;zt9#r3\")P4*\u001aF\fiMd&\u001c%h\u000bqF[XmTi>y\u001cZ\u0011d\u0019ch\u000fH\u001c\u001c8D[Rup\u0015UjBh\u0003\u0017\u0014wlEPEI*.ِ7\u000b)\u001ePHA\u0013\u0007U\u0006(܃c\u0015r?+>b#0=\bb(l79\u001eIj㫒pTz\u0004|%5\u001c*\f-#Eqk\u000er,Bс9x́pYz\u001eP\u001c-&\u000ex\"\u0016E~P)4RG&T&\u0010\u001dL'\t^Ƚ\u0007Җ9U\u001frQE u\u001e(AW\"PRa\f/[逊\u000el7\u0007@\u001f\u0007\u001eSCop\u0004\u0004Q&H.\u0011\u0006EX0DC2nR.qb\r#k&47hu.Cxa_\u0012)\u001fŏ\u0012ﳢ\u001eUF?)\u0014\u001d\u0014\n7ʤQ\u001d\u000b\u0019Ɖ/t Y)s\n\u0003r\u001eDi}D!AR(!\"\u000fJd*\u0007\u0013\u0011Vt\u0010\u000b\u00040N#%\n\u001d?\u0015\n\u0007n<$SÁNH\njG\u0011*bDD9&q\u0010R42HOLLr:Q9KF!\u001a48j8\u0011~&*fdwf(\fA>Sh=CW+ARϛ<(fJ$3A=G2!t$+Q\u001a\u0011NW\\\u001a\u0019Txd.[5e\u001aHSsMj\u00047>tqƑ)\u0019Ng\u0004o6*jCtI$Ldq\u001f7ر+t\u001b\u0016W^|\u00197*Kj\u0013-N\u0016_a)U\u0014izA\u001d7$\u001d\u001f%na(B\"+NZG9/(~d4\u0019\u0017Ԣ\u001ce)69QOqf8F\u00199\u0018\u0013Tp}mYxM\u000fbV\"e(gY1Yj))Voj))<'\u0014e\u00146ݘTf\u0014\\)#1\u00115\n\u0011\nb\u0011+09T~2S\u0014\u001a,E=U\u001b~f\u0011>wQ})HV\u0016źG}c6*$&\"?Q5$DB\u001a=;Vf7\bMZ.\u001feZm\"j\u001cx\u0010c\u001b\u000b\\\u0015\u0014M:¯&j\u001aoZlēF&JR\u0012s\u0005Di#Ȝ'.~j)YS7\u0015iVl&/j%\u001c&\u0014FGt(t/<\u0005\u001d_\u0014b/8\u0018G'Oc(C\u001bD\u001c'Pp\u0017ɸL*Bq\u0012{b4^̦+:\u0015\f%]Df+N>ae\b7\u001e!7Y|b*Qǐx!\u0007Tr7ː!r\nJ|CSyȅD\be\"(\"D\u0006-+dJ\u001aY1 r)*/m\\,5zd\\x\u0013#_0Ns=5q\u001aN\u0019YtωtD=az]L;D$.g|U|\u001c!ܻ\u001e\u000e>GP2;}\rNٿVf\u0017]ȏVh5\n\u001fAAT\u0012ڍZ\u0011/\u00167ї6D\u0019N臫Զ٢U+mBJ>8\u0016I\u001f\\p\u0013Hz\bד\u000b\u0010?vl})HOAky׸(\t|l< \u0014XnbyG2\u0017B}^bsgt5\u0019g(q_b,se:\u0012ZJ\rڔefb9㼖%.:Dq\u0019^\u0017^\u001e\u0019𲊙.Є3\u0016\u0019\u0014RB\u0014\rcbQP$^s\u001bdN\u001db/ݣ\u001aE\u0013U\r\u001f54b}*ȗuҍ|tJ\u0002\rL\u000eh\nJ\u0001\b`p\u0006p\u0012T\u0019*)ȸɡ#7QH\u0013\u000fJ\u001dn[u0;x&wbe\u0010\u0007D9({=(q\u001c<둰\u001e0BCc\u000f$\rY8l\u0018I{g48\f>\u001b̅\u0019i6Z\"ĞF개\\\nrL\fO\u00149NQ7 \"Z{@Z&\u0017p64\u0007\"8Y%T\u0013nU\u000eJH]ZWULyS\b+)RՁt03OPUm`\u0012wu֣*a\u000f\\lJW\u0007#ajET=\u001a+\u0007e*\tjc^T}\u0017w\\\u0010!\"6u\u001c\rHQ\u0018\u0019[6PH\\ki\u0015¤:2uf^fEL2=Ԃ\u0007zGBV iA\u0007\\PᐆceOB`u`J\u0004\u0001+vb$u\"d\u00111ULTOE5s^E.\u001eUT2U4DT\u0014IP,R)7fDU\"\u0015$p\u0010\u0005G\u0005UѸC\u0007U\u0014Q(T,\u0019.)Wf\f}$Omd&jJJ[&uq9pxB\tízD$n\u0011(\u001a\"3(au~ՊVB#lt5\u00127y<(sn+;rdV_SO\u001cws=TWI\u0019뤣QD){Ǐ\u0013\"Qsr=}Ej\u0011T!uE/v{,!ozD\u0007% i5X&KjY&}\n+F,-oMt\u00049N\"Qt+\u0013D~|8L-ň\u001cr%!B%I\r?Sssd/6t5G_3\u0011f\"xлZI\u0015d*\u0013q\u00144#[l(H\u0001|\u0014PV$׎h\u0002\u0000\u0012\u0011\bPP\u0018\fCApH\u0007\u0014\u0000\u0007Ւ8\u001e\u0006@ \f\u000eTuN\"\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0002\u0000\u0000\u0000[\u0003ӹAW8B;\u0014b&Tn)kfxlUgu<%;\u0013\u0001Q>)\u0007\u000f\u0019-\\n(2x\u0012 evOM齜GEd\u0011tOٓiR\u0007|jܸ@'6\u0014\u001c\u001cdPzS-:Q)m/\u0003\u000b4\u0007!\u0007-ԲttF{ mһ\u000bG\u0014\u0015(R=EN\u0012\u0014=\u0017\u0012xSȜ\u0002b{q\u000f\u001ceQS'k )\nF6Db.;hxvv\u001f^4)$I‰gl5fc}͞R8/9}m\u0014Sp4G {2=\u001f~Xߵ`䩤G\u0011x=jO\u0005n\u0006fPA{\n֪Q{ID\u001a>cŦ\\(p\f\bS\u001a\u0017=\u0015%h!y-؞\u0002\u001bN6!M\u0005\u0019K\u000bX>\u0000>f{[EOf8 \u000e|j\u0014A(%\u000f\u000e|\u001c\u001eb:|S֨\u001e\u001cm\u0014M/px$.h\u0015=u\u000e\u0019\u0007r\u000e\u0002˽P0g\u001edSb\fBOR}OC\u0014[\u0005yh!m\u0017SQ{ܽ\u0004\u0014/|*tȉoXT{*}S۠+\u0003\u0014(D8\u0013þ\n\u001b<\\5|Q#kjrOuO>P|%\u000b\u0007'%\u0002Ҟ0Y/\u0019\u001fҀ&HzvqSlkGF7wo\u0011>Eb. |jaBqù37\u0014S-\u0018,\u0004O-e\u001c\u0005RJ2\u001cO\u0015\t\u0018\u0017&UbT[WtO\u0010Z\u0017i|꥝4ΛށS}di*}T!Q->&\u0013&>x+\u001drO)W?߬Sr' Ld\u001a\u0019O\t\u0003!@)j\u001b-J|:r1\"6E\t7Lͧ\u0018\u0006+\u0010EO]R\u0015e\u0015A+LG\u0016esY'*c\u0007|\n^K|\n|Lr)Z\u0018+i&\u001a\\\u0014b.[-ODE\u0002x\"b=\u0018g\u001b\u0014Q\r=SU\u0019~BH)6s\"\u001dJ*\u0014P.8\u001a>ްm\u0016^[!>\u0005yRDb\u0019Nݷ}\u0004i%dVD\u001eHܼqW(+\u001d%>\u0005\u001a!.>EkU\r\u001d\u0005S-\u0016i|Hb\u000eS$\u0002u\u000eo$S\u0015A\u0001\u0017ҴN=Eر.P4oZ[k#\"\u0016\u0003Y$fO{*\u0002B{JbU\u0017+\u0016SS\baSBSl^\u001d?}y>f SkWDL\r\u0006La\u0000ʔB\u001cY\u0014(\u0007\u0010(zK\t\u0003֧\u0006\u0014 \u0013 \u0018x,I2܍cY.E|\u001e&ڄ\u0010O]@S\t1HN(oT\u0016p^,^,\u0002r1\u0016`sͶ\u001f?堚\u0007f\u001b|\f\u001fUi\u0012 1O.h\u0007p),\u001eexL9\u0011W}Vw\u0007aĹ\u0000~v\u0017>\u001dkz\u001e@'F/Hy|\u0000NiPF#\u0002U\n\u0000i\u0000\u0015\u000b\rMb\u0003Yݨv\u001b4\u0003\u0001T\u0004&mLh\\YS0\u0016\u001e\u0002Hb)ۮVSn8sQf^#4*-mo&wg\ribcSG,a\u0000ኍ2KBƿ\u000fb\u0003P\u0002\r\u000eP\u0005}T\":\u0017\u0000\u00156[D'y\u000bPZ*\"\t\"\u0005>h՝R;\u0001IPŹ\tAN\u001dQ%_\"$\u001eGӊn]rќS?\u000f\u0000TFǻ\u0004ЅN#{]}\u0011Tf\u001f#\u001d'\u0006x\"\u0010\nڢ^1IP-\u000b \u0017U\u001c-\u0010ks\u0001\u0004E\u0001\bK\b\u0004\u0015\u0018j\u0013\\=\u0015\bQ%\u0015TˬBg\n%=TYp&\n_xh!\u00060bZ\u0005Y/žW\u001dL`[\u0000G$p\\ew靱/\u0014Tژ?!HA+\u0005\u0017\u0005bHR\u0010\u0007\b\f\u0018\r?i\u001chfĆ0Aujmuax\u001b\t\u0011 Z\u0007Q-\u0014~AeFq>\boP}.\u001a\r\u0003A*Rn-5b,\u0012\r$\u001d);\u000f\u0012%-\u001dT6nFS\u0006N\u0007U\u0014@S\u000bj_fk}W\u00131){5@Dt| as\u0013[WP_\u0003\tA)\u001b\u000e*]}8\u000b\\%9'#k\u0003_M%=\u001e^4'\u0018A\u001a \u001fTr\u000fyU.\u0005\u001c\u001c$ȩwPWG\u0006$\u001b\u001dT\"~w\u0012VL2)\u001cT(ZJT*爫\u0014sP\tZFYt{祜<[Yh0*()u\u0016\u001fXE㠚%Au'Xwt\u001eTS\u0014\u0007\u000f-?p\u0004{PmN\"rY\u0013Ip}v\u0014\u000f*u{: J;w*\u000f\u001f44\tdH\u0010pF\n*j}k/\u001c(R\b>D\t(f-3mO\ruY\u000f.j)zPB{)T|\u0006=\u001d%冲\"\u0016vV-K|՚|\u0005XBբױ|PU\u0015fP!)T'A]d\u001f\u001bn\u00156n\u0019s*TS~oR\\-:A'T\u0014gY\b\tU&\u000e{$J\u0003FS8j\r~\u0017\u001091ZGȄ\ni\u000e\fAG¨\u0004/#\nNo\u0000'T=.\u00159\u0003\u0019\u0016FmP\u0018P\t\u0006\u000fb6\r\n\u0015;U\u0018\u0018}\u0019\u0005\u0006b?-)T\u0018JnDD\u0014;ITR\u0010%\u0014\u0017\\pknl\u0001BHo^\"\\Kl\tB^J܁P\u001b\\0}\u000b!\u00043*P`;\rWB\u0015\u000bxB(8\u0015\u001caa\b*M3*\u000e\nw\u0011\n⚺?Qr@\u0011\u0019l\u0014*0ؾR.(Tm)(?\b\t`;>g(ŜTBcBe5҇AIթ\u0005Q\u001c\u0005aH\u001awp\u00170cfͼSY\u0011)TBLUEP!\u001e͸_5\nL\r\u0016V\u001f(Tgàf;ءU\u0015\u001b\u001c*;Botڮ*T.FT\u0002Pa\u0003u\u001b&z/\u001dP,?yjFRDv\u0000b۫2v%ػ*CO7ިjq];fߜD\u0007\\Ph.\\\u000b\"k<)\u001fXR&CcpY@2G+C\u0000\u0019\u001a5;t郀,g\u0011(OOC%\u0014\u0002%\u001f\u001b\u001a*VtOC\u0005Wq6d{ƴ\u0010y\"\u0002A\u0015xš\bjg\u001e`4!H\u001d J5f\r'\ff\u001b}Pɼ\u001a\u0006P-gX\u001e\bhs==az?ZyڐP^\u000ff\f\u0010VU\\Z&H6JaD8C\u0017,Cu\u0012n#?]u\u0019*\u0015xeAK(3TsVAԦRl\u0001Zqe$Y?OfU\t,6OP\r\u0015\u0007:'\u0004s0%ޫS̆m)*n$}>2Ln\f\u0015 tJ2TppLD\u001f\u000fhPŋ*E\f\u001f!\u000f\u0005$\u001e\u0011\u0004B{w@\u0002a:\u001eQE\u0013}jx8BU\u0013LӉEƌ?Ks%\u0004!hC#\u0019++&f E\b*Pag„\fש\u0000\u0003}o@\u0003Us\bR\\\u000bʺ@wʨCiE9^\fA\u0011\u0010\r\u0006}G\u0005\u0014%\u0014+oKtP\u0010\u0001%\u0006\u0001}\b\u0001/`\u0010*\u0018,ZV\u001aK5@ËH\u0012\u0010h昱<@\u001068w\u0010-N\u0018BuUm۵PAУ9:zVlTJ\b6\"BD\u000b\u000fR'Y3*1/\u000b{h0\u0001BE9\u001aI&qLZ/&2ζa\r\r[&\\.IZԧC\\-Ո?rfUes]ףUE:hy\\Tվq\u0005N*m2.9{\b\u000b0q\u001bh7hP\\\b\u0003D|4\u0016O(a\"\u0011虔E1,({tɥ\u001fs69\u001c:c\u0012\u001a\u001e\u001alTR-+\r3=lf\u000e$\u0003\t܉\u0011`_9&U\u0010&ۂ@1u4x7{i0pD`za\u0010p\u0001>QU?';\"sB&SJf\u0011\u0017\u0011\tP>^v~r'*+#/R \u0016%5˺|Z[6\u0002y'!D2Eñ`ug~e.S,D\u0003\tKEKps/5o3's+\u001a\u0007MÏ@#\u0015\u000f\\\u0003yO0j;Y\r\u00015Jp9\u0016tVm{\u0015\u0005\u0001yb\u0013\u0002NA\rѿC\u001e\u0019Tb\u0013@#j*,\u0018>BG\u0014\u0004>(3Wre+ߟ\u001dP\u001cy{L\u001bP\u0018Y9oV\u0010GءF\u001e֭\n%Dz(#\tG]PSLE44\fP\u0002!s^gZ^I\u001cv֮T\u0016\nK.6:nE\u000f;oL]IZ^j\u0004\u001f\u0006\u000bB\u001c6\u0000E*3NJ\u000bW}5FL\u0012\u0018;ecSK\bKY%\u0001\u001d\u001b\npg\u0017\u00191`\u001e\u0016NE\u0001\u001aJQ\u001e@#\u0006f\u001c׳\"\u0013A\u0017m\u001c&iR\u001d\u0010\u0005FO`\u0019q\u0017\u0005t\u000e1\u0000PS\u001c,J\tr\nttS\u000ei\u001f.s\u0004\bjGZMN8\u001am\fևdݼﰄ\u0015)֙/J\u000e\u0018qkUm?5YVjͰ\u0018F,HN\u0001\u001aKoW% jT*\u0000^@\u001eG#R\u0002k#,~d[\u001f|\u0006\u0012Zv⊖R#4鎫Œb\u0005TAH\u0001\u0018rz9йmv\u000e&.\rv\u0005K.k)ӷ ALh\r\bӉT1\r\u0019K\be;Q\u0002ڢ\u0000S\"\u0005G^F\u0011r(}^\u0011wfl=\u0000ʁ%6U\u0019\u001e(?fKDV\u0007\f\u0016&b\u0002oXiwU\u0005b\u000b;؟XM6\u001c[].xrݨ\u0002Y7{#=\u001ar\u0004z&c^\"\u0017\u0014'\u0005K\u000e=~=\u001e\u0014ęj{\u000eceQC{yq\u0019\",TΤz\u001178Aၮ0,>|aW@\u001fOjГ`\u00012nNN\n\u000f¸aA竹\u001ab.:rIj\u0005&\t #*\u00016\t\u001cn\u001dyEdJWxq9@H~_o\u0001\u0015EZ]8c4\u0002G:D\"\"a{@b\u0016T(\b3XՆ8~\u001e:FF,GU>\n\u0005\u0001KE\\\u0017\n[a\u000f5SLΪO\u001aGh\blﲷN\u0010s*F-gg}JMػ#0{ʹ?eG/֋`H`K\u000bh6\\ Pۧo\u0011=6V*iUKL,\u001eiRm\u000fY+BMB9X$@%,U蘢wk~>:(\u0001\u0019.\u0018\u001fNƅwJ^4\u0003ur\u0000әEK>R}8\u0015C\u0013v'\u0005ϊ?Pg\u0013u\u000bu\u0019o)@o\f#ҞE*>\u0019'ʪF\u001c]\u0000DgJ;\u0007\bs۲(aK4Nkh\n?62&,\tſ\\ħkg\u0002h\r\u0016%}o[yn\nZZ.\u000fG(GC\u0002oܱHy2i\u001ayL\u001egʯz_޳x6/\ngBDXT\u0006^X\u0018up\u000fʢ\u0013\u0018\u001fڑ%ˢcF#\u0010\u0003(+\u0010k\u0004\u0003+\u0001\u0013\u0012c=x\u0018\u0010\u001bx^SB\u0017sd\u0006\n\u00141P\u000e$-&Vŀ{}ӧ(*~F\u0005[\bX@U>0T\u0000\u00044\u001c\u001eɘΗ/<-ז\\\nAz:x2lmZimJ#fLT\\m$쏜IB\r51\u0004@[z\\Թ\u001fMxP%\u0002k\f{\u0011)7\r_\u0015͚Mw\u0012\r#)$;~[F\b)qOI$\u0005\u0016-źEAI\u00100D@u*ʖi69(%඀re>\r\u0011\u0011?ǟ\u0010ބԂ\\=\u0014}^\bF-\u0006HUsV2]r˟\u0000)ִ\t\u000ex9[\u0003A\u000e(\tOrZʷ\u0015z]u@n3U\u0005R|a̚LݡO\u0016`@7`\nhKE\u001fZP9(UJY;W͵\u00028j!4\tİ\u001do\u0015xb$\u000b\b\u001a\u0015O\u0000zdsܨy*ׇ#\f\u0001\u0010*\u0007Ķ+q`\t+d`Zј_ȿg\"&\u0016ץ\u000ea]hYInD-HTS\u0013ۭvR6՝E\u0006/\u0004n@\u0018q5\u0015F#DRwwՅ5TyRS(Ʈ-Zh\f\u001bɢR\u000759\u000e|yȳX0 \u0001=ԏ$g\u001ceFtK=A\u0003K0v\u000b}9V\u00019j\n\u0007ngd2\u0017֮ot{\u0014L\u001e\"$X\u0004pO>́\u0006bw uZ\u00067\u0000KQ\u0002M{\u0014fFd2\t\u001dnj%,+QȤ\u0010Q2D@)9!\u001f\u0001\u0005\u0004ԗR˅ZGI\bbW[K\u0013~^\f8\u0004+;E$y3-tC\u00190}9Գ\u0000NqP7M\u0018Ғ[Zg\u0005(\u0012\u0015\u0015\u0004a1ڰ=b\nz5Yu\u001dhاga\\vȊ\u000eauFj7\b<%aArϩ\u0017|.T\u0016MfdX*Ui\u0011g$tH/^gXŵ.d\u000b\u0012\u0018\u000bnZsi\u001d|,<ʀb\bϝo.\u0016q\u0005f\u0019\u0015w80\\$[!tM\u001c\u0013HE-;3\u0019Z\u0010\u0011E)\rC]\u000f.c\u001e\u0002nU.\n\u0005\"\u0016{\u0010*wf\u001e\u0005|ڷ\u0012`\u0012;IP-\u0006%<`>*A\u0018ӱqs]\u0012oUuy\u000fI}x\u001cȶ\u001ei=n*=%\u0004\u001c0%\f4ҁ#ߪ|\u0014]{m#[NP,\u0004\u0014mMxȝ\u000281 :(\u000e\u001btTsY#siH\u0007[\u00035N9 2@w2:\f8\u000f W\u000f.|u\u0001E!\u0002b9>Z|_iJ8c›Nxs\u0017ovh\"\u0004\u0011\\`{Ц&9M|^t-9\u0006AWv*dN2S\u0010EUȪ_Y2T0dl\u0012\u001e%6\u0017/\n9[oR~0XŻ|(~\u0005\u0013m-Hb܉sOg~Ʌ(O)P+O\reBeAƳ\u000f5L]\u0006s~\u001a׉t\u001e錵Q!97E|\u0010\u001fb-Bp>%2*mf.Yj\rnfK[CQ\u0015X;ZfQfty6s%rSqV\u00011J\r(E6ì\u001bqK\u0017\u001c_a5(kD\u0017\u0018J)5\u0004boh,$?~E=(:M\rXl/}`f4b<=1=lR!\u001c5r_\u0012Yf_tBZ&(xn\nb].\u000fv8F=|2j\n\u000e,\\\u001ei\u001c\t]\u0005>;j\u0015\u0007ф\u0007VoSʆʗci+\u0018\b8-}ye!p\u0010ziZ3a`\rue3׃6}(C,8T\u0019\u0013\nG.ͼqTE\u001aڽԼ\u001a8\f5uҽY48\u0006:Ը4\t\u0015\u0003?(8пO:\u00117ºx^(#햇ktaSk\u0013:%QH['Ԥ\u001871D@a7A,zᾎVY`0\u0019\u0016f\u001e`[\u0010|+\u0013LqJk}͋p\t޸\u0003͓\u0010>\u001b\u0010$%\u0004\u001b\r9FaHc&\u0017uTw=#jP\u001fߧgޜk$|\t\u0003vS\u0011\r+\u0002X \u0000\u0018؋\u0003N37\\^xIҺ\nM\u0016!6n|0qǁU\u0015[i\"\u0001\u0010\u0005\u000b\u00142>t\u000bR0y\u001aBpe1g\b/\u0016TOkr'~'σؙ̭̱j\rw}7U\u00193,\\\u0003\u0018?(#4\u0004&|k\u0010.t#+o\u0003W\u0004H/tt\u0002\b\u000f\u001c\r\u0018-\u0012,\u0014;%6J\u0019TÈ.O\\\u0014j\u0005)~\u0011r8A\u0019ePga:\\i\u0012Σ\"{6+=\u0012%mG\u001c\u000fB^WeiSQ\u000fIv\u000f\"tjFF=\u0014IZzԘ5$z\" \u0000\u00134R\t\tXXqՈ~\u0016e\u001bUULY\n|\u0017\u0005_`0\r$;\u0016l\u001ccD\u0001!ev\u001f(4̠ݷKkunvh\u0018W\u000f^hq\u00078\u001d\u000bXj`ۏUΔKi(@^Ɔ+T+6\u001a\u0013f\u0014\tY\u000eCoE^\u0010:%C.ljtЧyb}!PX@H>i\n\u0018eC\u0001\u0014x\tn\u001b\u0010H`ܝn!o\tw=\u0017u@P疤\f\u000f Ͷ\u0005N!%{\u0003}R\u0007?K\tVxX?fUZ{\u001b\u0005\u000e\u0004l\u000eF!+\u0013yh3#/d3cb.\n1xP\u0007t\u0003&\u0010W=bxc\u001e \u0012\u0019K ݂I!uVBp%FW/\u0004u\u0012\tECUz\u000f)\u000022ŧp\u00019qR\"\\<\tl7'\u00120)S\n\u0014\u0002^C\u000f\u0005.\u000f\u0013\u001cV\u001c\u0014\\ñ5\u001dYv}Q\u00027\u000eSx\u00079J|t\u001flԍ\u000b\b\u000bK\u000e?U\"\u001eYh|9F{P{\u0002#\u000f\u0014yBGB\u0014\u001f#G:(ʶ\u0001{\u0011\nXJ\u0012\u0018n\b6nXsyxe\"˜\u000b6m\b%\fƒR,]`ȨC(\u000b)ǜe[|\u0002k8\u001d\u001c)7װX8#ג!d\u000b)4M 足N3Vw$\u000bQiJ\u001a1\nvr) /\u000es\u000e59\u0007\u0018\u0013\u0005\u0016$Ri3!nRgJb0\f\u000e[\u000bŸZ\u0011i\u0004RM`u];oR|s\u0010yUzO\u000bj.\\\bX\u001c\tn)-\"j\u0004y7N1jh[-6e\b\u0015N)GEkcd>\t=Vk&I,h\u0015μd7\f&OjR\rY!N.5\f*3\u0007\u0017?>\u001c\u0001)VTM#%ˈk=3ǀn\nmnMj2!\u0006d{\rUʜGRe0c\u0006*bWL\tap\u0012-}lx,'DȃrQ\u000eGtNi\u000b`M'\nS}\"eY\u0013GNרt`}\bSFlG;\u0013\u001foIC1Nh6NI\u000eSaru(p\u0013$2sxT\u0010S\u001eZUg\u0011\u0012ӎy\u001b0.?c\u0004dk'$\"ჼ\u000fPU=\u0003\"Ĝc\nonĴ\u0010ENx0gS\bt\u0016\u001bQN7\u0004f Y\u0007\u0003\u001c\u0017\u0016<9FK-3Cݡ{2Q?$~m\"\u0015V\tD!}Ro##1d\u0012~\u0014d(e\n\u001bb\u000e!9@Z£U0Ec\u0007dd!AҶ\u000f6\u0014_8+Ӿ\t\u000f[ߵr/oF!t>xwG;9u?\u00117s\u000f\u0011\u0017R5KC\u001cJsE~?\u0004)\u001ab Ⱥ!D'>_Cg!=\u0002W-쇃Y\u000e\r\u00141\u001fh^hN=g$Fw\u0000݄|U2C\u00105rvsVI=Q*\u0000#\u001fw:\u0003X\u001eЍ7x |TYO$3.?\u0000\u0007؊\u001f2\u0015N\u000e\"\f\u00146FϘTueRhq\bM}=h{\nr0pMd(m6F\"6e\f뻈D\u0002\f`5#\u0012c^zLx\u001f1\u000bC\fsuƤԥ̥j\f\r{\u00014E5Z&H\u001f$\u0019SM\u000exRZ\b2{DF$\u0017\u0011B\u000e\u0005\u0004vF-z\u001f\t\u000b[\u0015Fo\\\u000e~\u0011\u001eiOu\u0001stG\u0019(XѨ\u0002\u0010gޔ\u0016\u000byb\u001a\u00133$$cQ'=}%Sr,XB\u0000\u0017q`\u0018\u000b\u0005ː9`V\u0018\u0015sS5\u0003U\u000f\u0001dVbd\u0012O\n~xb2L7Mr/\u000e/9\u0001\u00060v\t̟\u0000\u0017ՑS&H`ˈ\u0014vA!%!vлL,,\"6i4cb\u0017%$\u001c\ng)E3R7\renJ0iREaO(\u001b\u001d\u0006\u001did\u0002R\n`k\u0017Ba}lϔ2i/\u00149pt% #6\u001f{aX\r5H]\u000b\u0018A\n!CJM&^\u001a\b\u0013%\u001dgJ+\u001a)Ky\u0007r\u000e\u000b!A|\u000b\u0015\u0012\fs\"-\u001f:\u0003\r2\u0000Z\u0011\u0015\u0002'c\u001cݻ\u000fRD>*g\"D\u0002P#\u001e$\u00048h~ޚ:#8\r\u0010{kܠL\u0003`*VgqUgJ\u000ep-4\u001c@\u001d\u0011,\u0011O d6ACRFj۽y\bi/~X\u0016#O\u0003\u0012\u0004\u0019O\u001cYD7}\u0010\r\u001f;\u000e^\u0019a$̦\u0000RrÝ!oŹd*+Z\u0014V\u0016\u0003Bʫ̂l\u0015\u000fz-(d\u0015\u0002\u0012\u00037d`\byѝZtj\\OQu\u0001脖s\u00059\u0010'BY,z&:\b\u001dN~\bʺ|@J\f\u001f~!`\u0004\u0018NOJěh5}SN=AE\u000bV>\\Z:4̊*m\u0017\"\u0003\u001f$S\u0001^jKW6\u0015p\u0014\u0019\u000b{hf\u0003\u0011eLǺ0i\u0001q)?gڭz\u0002s\u0003ZWQ^H|VN\n\u000el}\tt\u000eo&W>&Bj\u0014#D0 יO؆.[P`8܆](:\u0019\u001a|u\u00028\b1*S\u0011أHGI~\u00005˙+\u0003±pI=\u0011Rۿr\b@|\u0015Ms;.\u0002G\u000e\u001ei\u0007<5\u0006Tp~\u001c2\u0012Լ\"x.NqUS\u0012\u001b=!\u001f<\u001bRKÇ\u0005ht\u001cПZ&)^\u0005|\u0004ꔏVx\u0019$QƄ\u001f/e#LH\b/qq\u001aQr'5GN\u0013hpL\u001d4b\u0005iJJD*A4%/Q\u0001\u0015c̛\u001f\u001f\u000b0uRF\u0012YDĘxfD㋦\f\u0001zBBm2`.\u001cUrۖ\u0000k\r\u0004??oC)#;,\u0007jw4Y\t*\u000f_\u0000b\u001dj\tHē̍c\\8A\u0006R3l\rri3|\u0010\u0013tֱ6-B^Ǣ/.\u000b@_A\u001846 `\u001b?T\u0018|H\u0006\u0003Elj904\u0000y\r~^Η9C&TpɊ.MT\u0014\u0012\u0012~tKkRC\u001fYE\u001f\u0011bc|qh\u000e\u0001˼drG\u001c?gѐ.B\u0002yHq'$|x=6\u0010#]\u0006Rީ \\i~\u0001\u001eLJ\u0004}܏fc\u0012G?/\u0012U\f]\u0016I\u0017䌝k\u0017&qyXg9\u0000D\u00013ToGn\r#\\\u001fz`[c`J\u0002!\u000eǿ\\鏨\t9z\u0007\bIlX:g6dp/}v:\u0002d\u0004\u0016bnιm%`ӛI8ڼ+|+Ȁs\u0002K,#_(\u0002F#\u0004>\u0017\u0012\u0001Tٻ1z\u0001yl%̬P\u0000UOBж\rH`p;TBQ\u001aɳ\u001a1\u000eC\u0019\u0011 \u0001l\u001b\u0001'00XG\u0006tǞA\"ݦ&-\u0019\u001a&?\r\u00058&*\u0016\u0002F\u0002\tysפ7{7Qjpo7g\u0001nd,c\u0013\u0010EWXHy^cYdq\u0017Qϯ=\u0000{fa+#ab{fS\u00108@\u00001ag\u001c&c;$j\nCG\u001c\u0007hɳ\u001c-l\u0010&dF \u0003eC\u000bjHhZr͝HA$Tp5aH\u000bm\bM\u001ey#(\u0005װ\u0004\u0005gR\u0011=-Hj?IC\u0004zgBL\u0017Uww\u0006&B\ni\f5u\r\\,.`̖oFkI4@[D\u0007,u`gcϱ\u0011?\n\"S]i>T\u0001\u0000?k-\tnYy\r:\\x?ԇ\u0007L+3g\u001f\u0016Yi!\t#•r)]\"\u0019A\u0007Z׳O\u001ev\u0010\u0014Q^Dr&H\u0007&)\u0019~ԓ6*P,i3͢\u000e0\u0015\u001bc\t/\r׷D71}X\rtm1\u0016] a脽.>cÿ\u001d\u00121#\u000e5XO\u0011R\\̜\n>*E䣢g\u001e\u0005el^w\u0007\u000fO\u0003N\u001a2`\u0010{G\u001d3v\u000e‡2/\u000e\u0013Í\u0002\u0012c|G[,HXl<\u0017\u001bJ\f#h\b\u0004\u0005w\u0013&qy\u001b t\fL\t`l\u001f|?c#JEg\u001fcӿUXh8}3m\u0016\u0016\fcQLT'\u0011hom\u0012\u0015@\u0006M{XE \nq\u000bi*,\u0000X\n~X\u0016Ln!{+e]\"%<)Z\u0005u-v\u000eS\u0018)oas4\u00014\u0015\u0015AE\u000bx\u0002Pڈ|i`\u0005\u001cPc:bG.eJo8͖ajd;-p]594\\Ͱ-\u0001X\n\u0014\u0013\fK\u0000\f SD\u000e\u0004dc6N\tt\u00024aTm`B\u001fg\u0013\u001b\u0001dZp{}\u0015K\b\u0007^X8m~ʁŸ$$\u001fgH+A=Nk,Fr)7Kژޜ\u0015dzˎ\u0007\u0011߸\u001co`\u0015\u001cFW>\u001c<6Ègŧ*sVdG_+\u0004Ke0Xϋ΃nεI\u0013\u0003sݘ\n #\\|ٽ~\u001fm_~9\u001eg\u0011\u0018;\n_!Bg_\"`O&#h >?\u001e\u001f\\*\u000bE%Z\rඣ$fDwÈt\u001dH-69/_c\u001d>=|׷uSȢWp]8zUO\t\u0017\rpzW[\\0hRCpn\u001f%ޒBIמVVĐ\u0013:&C\u0019x\u0019閜Ph\u0010\u0018+\r\u001a˸֒\u001c\u0012*7ٛ,Ub}\u001cLDi@\n5'c=c8bN),\u0019Gf1\u0000\u001ej*\u0007\u0014bp')\u0007:-\u001e!yI_1\u0001\"\u0018+<\u001a>\tԐ>\u0001\u0002$t\u0002\u00005AA\t%wn2~'hĶ\"ȼ3zO\u0013M=\"?/ĕr1yA顜\u0005_\u0000$r9W=YsMf`cK&6{w\u0013=\u0004\u0007J-[B,R\u0017Hc\u0004@\nh3$S\"k\u0010\u0000LO\u0000ԗ\u001b@л@׊\u001a3{yK˸\u001b;\n\u001eF\u001d\\rXbB#zl@\nC#OR$>\u0019S>4\u0003ژu+gv\u000e8a՘\\W\u0001# &u\u0002R\u000b#t\u0010&S\u0018Lk\u001f\u0013\u001bX\u0007\u0002Pxf\u0018\u0004\u0010=\"mv\u0004ʚ\u0010^1\b\\B\u001e<H0}F\u001cE1\u0015+%VEP5b\u0001\u00073ä\u0019.;D|t\u0010\u000bm\u0018SfVנw\u000e\u0013#zJe'c\u001b\u0019lb\"Dy?oXZ&bS\u0017d\u0002\\=\b^)\nѶ6@ɖK\u0005b[&ΔJ@}ٔ\u0004]\u0010\t\u0019\"\"|X!-PVgSDy`Ȍ<# '(i^^\u0014t0_\u0012\fDLY\u0004\rt:y=Tik\fӳ'\u0006@ߋ.J\u0011>\u0003mK(,s6*=>g66X;N\u001cK\u001e,$;сkn#:WykD\u0003\u000e\u0015\u001aUY&,A\u001c7pWۉ$2\u0006:K(.9y:q!\u001a3\f#@1n\u0013dG\u0016!+J&|N)vU᭫\u0012\u0004uCNSd\bUU\rb;6\u0003\u0002[\u001fbWBm\u0006+Abx6K\u0010\u0012\\oV_jH\u0001?p֣[oѶ\f\u0018fLs=\u0012E\u0002?|-7\u0019FW\u0002܉>\u0002Ox)4EѦ\u001f'ģD\u000e\u000e&hq\u0004t3T\\c\u001c\b,KZ\u0003L}\u0002t3V1=\u001cd\u001d\u0004:d\u0017V'ۑc\u000b/TIQ}OD\u0014Pk3\u001dAc]$\u000b}M{69\u0010‹=\fC\u000b0#$G{X6\u0016iaNm9e\u001bh\u0002%\u001eB5+\u0007l\u001bnǎp\u0011>nxPRm&lF\u0000a\u0005],RR\\ɯV-$Ȝ49=6dt!\n%\fTeN7o\u001b3F*_BitR\u0004K{6\u0012\u0006\u0006\u001eQǸ\u0001TpbveP d\b%9a\u0002/<2 !$uM^X\u001deJ\u001dC]\u0010Q2_\u000f{G㤽\r!g\u0011ui\u0004羚\u001f~o\u0003ldL][뮂4rO\u0019x~xG/Y\nΖ\u0006\fR\\\u000bv0c\u0011w I`\u001aĦ\u000e\u000f!#m:V&gRj\u001b\"Y\u001bd\u0019vZ\u001bB LagY\u001b*\u0011϶)!g6X<64–\tX\"fs\b\u001b\u0007Ac!\u0014\u0010T#m\u0007\u0006\u0002!\"!q`>σs\u000f\u0019Qt\r\u001f\u001eH\u0012&\u0001l*o$&MBD \n->\u0012l\u0005.F1'/a\r_m1V{FP\u0011%$5\u0019%\u0000;\u001efԦ\t@P\t&xN/\u0004ԭH#$\u0002V[H\u0004\u0014ݍ:H1\u0015IJM\u0004\u0001a0)\";qJ2\u00100(\u0010Z\fA.FK\u001bf!\u0015O=]\b\u0007OOwyyXb\u0013\r>\u0004bx\u001b]\u0006:d\u001aЁQ^e;u>\"x\u0013d\u001aIGo\u0011.K\u0014h\u0004\t\u001b.P7פֿ}0\\$.RJ\nVVaLO\"Li p\u0011Z\"8\u0004#\u000b\u0016\u0004)-,\u0007݃\u0002\u0014(\u000bB/ƿdLAws\u0003ϻwaSPQÓ!mM0P\u001d\u0003xKF\u0001MA\u0017\u001aSP\u0011Qxػ'TP4n\u001c|R\b\u001e\u000f\u0003\u0002*\u001e\u000e\u0004\u0007㹻M}]sn\u00007\u0013)gm7~}N\u0003+e\u000fMٷ\n{\u0002&Cخs௨C\u0011(lW-Iu,|\u0007\u001eaR\u0015؋)-ġR})1<9 \u0000͉ZSݼ1W\u0002F\u000f\u000f%)%\u001f:\u0014q!btiGSe&_=w\nGx,E\u001aM+\u001erCZHMs\u0015-GfWS4\u0001Xo!\u0011΃\u000b\u0003\t:a,G^9oy\u0005\u0001N\u0016AfB\\eM/ŵ[\f.͍<6y۪\u000e\u001b־`d1$0^!p&\u0007\\091Ț`\u000b\b(5p1v\u0004ԩ>\u0011FcT2\u0014\u000b:B.Š:U;J\u0001ǣuxg٨nh,MiiD\u0013/DfonqBFh2\u0013\tHSy\u0016PN*\u001bD:6I\u001bvhTm\u0014A\r\u0017\\\u001d{\u001f\u0019ޱ\tQpH\b6@Q0A\u0014gŷ٩HQa\u0012\u0013!\u0000/q^1Do`w޶\u000f,ʘBLu\u001b54u.dd$z%%E؈>C\rqlɯ>9J?b*6y\u0015I)xH\u0019\\$a\u0002/zwe\be\u0016sZ|d\u0003[m@\u00140p\u0019$v6\u0016pf)65&͒\u001f6\u0012,цH|^\u001c\u00004\u001bp.\u0015f(޵B)Ѻ]L]dm3f8پĭk!R\\ƧAɮƊK-g\u000bmMe#I.\u0016^p\rq+Eaݱ\u001d\u001fH\u00030ƖNq%N`,3ɎRh\u0010+@\u000b;I!!EzY'!B™\u0015\u0017Xa1\u0016\u0015j-{\u0002\u0000f]寅56\u0017\u0007B*mk{m,sV#xHX\u001e*o\u0016\u001b䰢h52TO#g0Yaeȟ\n18ASa葭\u0017$N\u0017z[k\u0016\u0016.֞D\u0016:\f\r\u0012=kr.\u0015:'Z9\r\n\u00025\u0013_\u0005'\u000faM\u0011=5M^„$\u0016kC\u0006\u0000)%\t\u0013A߫\u0017r m\u0000v%\u0018\u0000'\u0001aMڪH4\nl)mHg2\u0015mC@\u0014\u0012&`a\bЗ\u0014\u0010TRvi\b(l:pX\u001a%6P*IM\u0018T2]\u000b47jcY(iD$jB6D6<\u0001\u001c\t\u0000'AM~^\u001dH\u0006Iyh\u0003\u0000?$}e\u0015#N\u001fl\u0014ݸ(\u0000r1$A6\u0010>\u0014\u0010Ǵ=0m͢_KH}Q2B|ZJ,MVVH_HH\u0003+\r>8O'M\u001f\u0002\u0010ҍDjI\u0010\f^\u001b~m\u0003uu@\u001cu|\u001dPv\u0006(\u000b1\u000b|\u0013(l+1?vXw.w\u001fUh{>!vKOC=G\fǭA#\u0006c\u000fGcɉ\u000f\u001a\u001eNGpB\fxGWH7#6pP\u001d\t~\u001aQbW`S7H[\b\tҧ1ۊ[RChQ\"<>\u0012,\u0018\u0000'L4K\\~dhD\u001dC#B8\n-NL.QOh*FJ^qQ\u0012\u0011\u0010nHJ:E]d\u0011Z#OJ;iѷ\"C;`Dj\"|\u0004\u000eC\u0007Bv/\u0018bk\u0014\u0006{b|F\bIP\u001aQ\u0010…q'w^G\u0003.>$\u0010U⮇*ۤ\u0016=pN*\f{$[\"\u001c\\tT\u00131LK3\u001f)\u0004G\u0000k>$J\u0019\u001fgQ\u001eMc\t\u001e)+:U6\u0010F\u00178➜\u0010>:xbsъN4/\u001dL\u001cUs\u000b\u0019\u0015FB\u0000>Q9c\u000bvH~\u0016LJ;A!g,\u0004^a$\u0015D\u0019s_ݦ\u001d\u000e\u000e\u0002JC);Ӟ\u000477.1\tY%Q\u000e\u001e\u0006|Uyp\u0007C:2-k\u0006b\u001f$~WaDh0@\u0018Q\u0018SX(R\\{-g\\ҹގuɊy~\u0015\u001crD8*37\u0015[|J\u001b\u0000i(\u0014`f\u0000|mzS\u0007\u0003/KPLG_V\n8Q<\nv_J\u0005I\u0015q^\u0012 \u0002\u0003Oq5yk!\u0010iG9عm|/aؾ/Z_Vv\u001cЅ-⤗y\f]V\u0017\u0010/I/\f~9Qr\u0017ץ[\u0013:)\u001e[ V.RK@o\u0018wgFfw\u001dSS\u0013ԍ\u001bQ\u001c =#I0}7\u0005ᮤ}\u0019//w+\u000bƶ\u0002&k\u001cx\b\u001bUoPe+\u0007-\u0004O=o\u00154?0\u00119,}\u001b\r5\u0016}-JH\u001f/*b+\u0003-Z\u0004[ﺻ5+w\u001bs\u001aa$5߂}_ǣY\u000f4ҵFzy/ïظ-8/_\f\u0003+s+%pL\u001a\u0004A\u0013J\u000b˶3&\u0013\fB.\u000b,_n\u001e?Z\u0007\u0017\u00170kWGؓ/3\u000f\u0002uf\u0011wR\u0017\tzx\u0002d#c;6O?'/2n#dv\u0003QY6:\\\u000b:yN\u0007\bfuM2+\u0017w=Wtu݃\u001fN\u001e\u0004\u0001d(`\u0001G\u00191GY\r\u0003c)%F&\u001f,\u000fQ\u0007\tE\u0019E݌Ɨ)|d3\u001cFԒrӛx\u0014q`$fÐL\u000e%0^!\u0006MP\u0006,J|:@Jpt\u0013+x\"en66]\u0019KHq\rs\u0000\u001f\u0000K_a\n\u0018ϡ%2\u001db: \u001c+h~\u001dۚ6Т^=~N\u00041;9\u000fU\u0012O\u0004}\u0005.\u0013\u0005\u0010\u0017\u0019HL[egR\u0014C\tK\u0011ɾɐ\u001f\t$h\u001ac\u001e5Q\u000bHIa)\u0016j!X\u000eDmF{N\u001f\u00135`k\u000bf\u0006̏WbgB\u0000\u001eÒ\u0005I\u000br7Ms\\h;F\u0003<\bu\u0010{ǀ\u000b烙h\u001bB4]\u0011VL\u0006D\bJ[C92;UD6X[\u0011q\tM. \u0003\u001cɪw\f@%v\u0016\u000f9ZQ\u00058ȍo%ʉ4+y1\u0005dd\u0004.-\u0002FH|\u0005&\f$g\u0006#Y\u001a\n\u001b3+P\u0014O\u001a\u001c\u001dׅ8@'\fG(>\u0004B'Un!\u0010ˠ;L\u0004,V\u00191DUH%\u0004Hd%\n~,쬛$ԣ!x+\u0016ZA\nĻJun—\u0011!<$ 1$\u0012\u0013!+D\u001d.\u001av7V\\\u0017\u0001/#\ff{n!pPD\\|\u0014\u0003ݽLzϦ8X\u000b;njvguUm$^5\bx%\t\r=X<&\u001bM4S!]\bUA\u000e̫\u0012ޒrcX\u0007<|'O\fW\u0019\nv/tn\u0018MSu\u0017@ꐜe\u0019goեRf0\\y>stream\r\n8uDA0*\b n8=\u001a8LeԹ3%T!zRU0)&fEl\u000b%v|`{!\u0005]#lxL\u001bP\u001cErOkl:kx\u0013@g@\u00125 is\u0013!0\u0018BE%\u001e0i#r9\u0010\u0003\">S\u001f\u0003NHG'v#^} 9\t\u0004R\u001atwZ\u00133Qjf|\tttDم.tu `t\u00009tvդuv:v\u0011lv.Ѯʐh\u0004H/\u0012#W\u0000&tv/g\u0000|v\u0017,5\u0007\u001f4\f\rL^q\u001d\"Ah\u0019S\"q\u001bgr)ᦜ\u000e}Ƒ5eghBe\u0007c_A=f\u0017qDK:#4@\u000b5XeަТ%Pv:=}-\u0000E\u001d@\u0000yY-^T\u001c\u0003\u0003}\u0018ƈ5\b\\df9MGȏ15vB珝U\u000eG\u000b/HJvi@\u00023\u0001]\u000bLP\u001e˜dO\u001eAq\rh\u0016Cd\u0012S1FJ`@\u0010\u0004,\u0003nC\u001c\u001c)\u001eu rؠ%ڮÂ\u0006p\u001e\u0012O\u0010{e D\u0010)CDNn.bO,bh\u0016\u001b\u0012E웁#>b\b\u001ab*bg(6\u001f\u0018}^\f{4^HaBI'!\u0011\u001cX\u0014}\u0014aAQA;/8\u0016\f\u001cEgR\f2\u001e\u0003y^B\r@\u001c\u0005C[\u001a楮\n\u0001\u000e`\u0002,\fG\u001eX`\u000fq\u0004`c\u0014\u001a}\u001d`\u0016>s\u0016 \u0005wYR+7\u0015\u0013r\u0005{C``\u001f\"\u0007\u0001\u0000V=N)}ZYԲc\u0002>\u001fCtd\u0004>@P\nA\u000bw6K\u0015\u0004\tPt_~\u0015udcuz:B|; \u0002x\u00104\"p\u000es\u0000\u0003\u001c E|FoyF3h\u00138 +Kyn\u001b& anצ*\u001bp@\u0018T*M\n\u000er&\b$&\u0007E\\N(\u00160$\u0015c߱\u000bZ\u000bؗj\u001apZ\"\u0006؀\rОTOi\u0006\u00005L\u001c\u0000X#P\"1\u001cSo \u0000*-\u0001z\u0011^\u0002\fZ[\"m@'z1١T̻\u0001}+\t5\u0012>L4\u0013π6\u0016ڦb4R\u000b\u001cK|f\u0004e\u0003QZ}l\u0002 \\\t\u0010\u0014\u001b\u000fb0`i$5@Q@P1eHL\u0003\u001d\u000f\u000bY0!\u0019_\u0007,\t\tq\"2\u0016E,F\u0004\u0010>\u000b\u001e{\u001f+\r{,n\u0015j5lV`K\u0012=-n\u0013LNv\u0013׮*.tD\u001d$\u0019P[8\u0000nV(TKdYJu$ͳ=zT\\5fʸ&'\u001fr\"\u001f%\u0014Y&.e)xh4ds\u001f\u0006%y%E ὚V\rFϣ3\rdò{{!@\u0010\u00007bJEf@۵fe\\z\u000fȑv,ޢ!\u0006J٣8SN2 \u001edd:\u0018eH%N\u001bBg\u00160mTNF>\u0007\u0014s\u0012\\\r~X~JJG,\u0015'x;$\n0)``\u0011'\u0015bN\u00005%jw%\u0002\u001a\"cVٍ\u000eX\u0011\u0005-\u00131&Y1\u0004Dx/\u000f؜ba\u0002V\u0007b\u001eT\u0005+,IOˑgah'dCy}\u0016\u0014N)\u001cNv\u000eB/\u000f,ZaHc@\t=(\b\u0006\u001afW\tNe\u0015fr\u0000GY+>ˌ\u0004'`\u0019񓕐ST\u0014\u0016\u000f+~\u0019A\u0005\u0006\u001b>\u001d\u0012\u0019H8\u0018!\u0003jèT\"٤$:V9@һ\u001dfB\u0004Ek%Q^S#+\u0006*~ \u0004j@\\%QŬ\u0001i8\u001f\u0012\b\u0014Ġ|N׃\nJcB`{+\"fY\u000eb\u0012Ukkp9[\u0006&V\u0017~\n\u0011B\u0014tT/im?\u0014\u0018H\u001c}i_\bt:5J#\fC}`\u0007MC\u0000TOceaJ15)\u0004sR-Fy\u000e|\u001120wc\u001c>l\u0014__\u0018n\u0011~R\f?$c\u0001R}\u0003p*i\u001f]|3i>'_)\u000eaU\u001b\nʵن\u0005-KZ6\u001f.*1hf\u000e\u0019F\u0013b\u001f-|C瑂?R\u001f\u000eaHeE'\n\u001b\u0001cc5\u0012OGZAZ\u0001Ϸ [\u0007JSSF)ӄ\bJ\r\u001fة\"I}?.r]?6i\u0019*:iVD[}x=(\u000bf\"\t\u000b\u0019V6z'X\u0000`APom?&=Rxa&-'ukg\tie=\u0002\u001d\u0010P^֢67\u0002g\u0011\u0017\u0005`8\u000e{>ZVaPÈRT5JCUoH\"/\u0005\u001a\u0012q\u0014#e\"Z\u001aJis߇8]CNR\u000f_\u0000\u00071Oc|d2e \u0011l\u0011g38E(rI\u001fLaX7$&}ń\f}Ef\u0019^Ż|B\u000fɯȼ\u0013{/\u0005\u001869\u0018\u0000\u0001=\u0006qު\u001dDN90\u001b\u0004A\n>\u000bH:ÙÉ\u0012Xp -Т4r\u000e\u0002\u0004-0\u00125\u001c\u000f\u0003`\u001e*|,/\nQ\u001bvZ%Z\u0003\nƣbOkYS$™‚]z6\u0003\u001ed\u000e0b\u00137(\u0018\u0001S\\T\u0012\u0002Q$tP^BJ)aF^Yx\u0019`OW\u001f\u0003TP>K&+J\u0004,L|\u0000$fA@5%cRő\u0012,K^X4\b\u0014\u0015\u0011\u0005\"\u001dCAa\u000eIxN);\u0014:_a7.R@a2A\u000b\u0012Ճr(c/B\u0000\b\u0011)s\n>$\u0017C,\u0012\u0010Ǡ]e7V$'#٢:P8\tS)s\u001c_˃24hѷzV͙_! $A\u001f6\u0004\u0002\u0001\u0016\u000eJ!3K()6$&0Zyk\u0000\u0010$\u0001µ\ty\u0016˷8T$Q\u0019Q\u0011\u0016\u001bF\u000bWg\\\u001eB`\u001b#TBŵQ\u0013GJ\u0017kj\u0011~i\n>זPpX_ lX\u0018bD1t&\u0000a\u0001\u001b`\u001c8!9Hr\u000e骴Ө>\u0019\bR2bPY\u0005g\\+̰1\u001fl''Bi@kbpX\u0002\u0018\u0006ЪQ\u0011\u0011H\u0016\u0015\\b4/|q\u0001 \u001a \u0018A66_J\u0018\u0012\u0003@d܅>*\u0003\u000e(]>\u0011\u00045\u0007\n\u0015\u0019+\u0017SfAэ\u001f\u0014Y%:ӄXP&~ԡs|F7wT\"[\u0002L6\u0012-\u0004\\W4\u0017ہyBQg-4V!KB wY\u00128F/H_`\u000b\u000fG\b䏂Ԅg\u0011I0R\u001fŻ\u00184\u0015,\u0001Xi4\u0000;xGx\u0017w\u0004\n>z\\5\u0003O<+FMz\u0004sg~\u0017\rBx_>{\u001f\u0006P\b\u000eNpZ\u0001\u000b5\u0019Fz!\u00125 d%>\u000bSt\u000e\u0003e|\b8MZP8 f1\u0002y\u0019D^. b4\u000b-Ag#W\u0007[,~eY#b\u001b\"g,Eh8<Ɯب\u001c,k6\u0010\u000bA\u001bg\u0013s=A*,+0elJzH1B\u0015b\u00014\u0007q\u0018X\\+qB\u001b|yƇ?:\u001c\n)X$<)\"]A\n\u001cB\"Lm6X&kG]QR\t`פr\u0004\u0016\u001a4\u0000I\u0007C;(AU@\u001b\u001fV\u0001ߡ:\u0018G5\u0003j\u0003bl6\r:l!B*)h\u000eA/W\u0001*\u0001?\u001a/Iuw=s\n_\u000b>Sf\u0017a\u000eC!R8\u001b?\f\n 2B#\f\u0001=4H+\u0004m䊚TnB\u0005\u000b\u0016W/5HIʈk\b&\u0017߄+U[^gB]\b`Im9|\tE\u001b,\u0018ͬD6haą^L|&!`6J93 m\u0010aI\tFXHR\u0011bul\reZ~q1!\u0019\u0001\u0019>k\u001be8\u0019m\u0002B)̍\n0~.\u0015\u0002ؗM<8\ne;\u0002Nr3Bb>N\u0013*#v\u0005\u0000.\u0017NOsZEB&cHD,͆%L\u0000f-qOXt)uhH\u0005%\u001aO\u0002vHn%\u001fh|I|\u0006ZQ\\\"\u0017&TDP8\u0018\u0013!\u0001i\u0000{ƪ\bl\u001e\u0002ͲZ@ܛpe\u0016A&!7oǼ<3g}&:ᇤ\u0002o'c9q#\u0005'_ľj_6I\u0019JɕCZ\u001bk$!*d/\u001efo\u000ev䵎D{s棽\u0007\n\u000esu\"(\u0011*|7s`I{\u0005$\u001diհb3\u0007!4\ba_\u0013\nX%悡8Gn`\u000bio\fo\u000e3d^Xk2\u0005`\u0018dp\u0003ڱcl\b4\u0019\f%kA\u0010rʼna,E*Z[,\u0015.6~+q=an0\u0000\u000b\u0016mrX\u0006\u0000\u000b\ni[\u0015]Z]\"\t\u001d,\u0005!f\u0011ˇN\fJ,9\u0016\u0016I+~P,Ӷ;\u0002ERJsng40R˵a\u0014\n\u000e|6B]Z\u00031UE:\u00149ɑ 4V\"o.|΃[lS5B\u0012cu'8\u0005\u00026F.e\fxp!\u001fk$\tL!km2-F\u0005b֥}'mGA\u0000Vo[x3,S3%Z\u0010\u0013Chu\u0015\u0004\"/F\u0006F;Mԑ\u0000Hm+\u0010!7OIh\u0006w\u0015BZ\u000e`>X#5\u0017R\u0011\u0010\u001b3\u0016w-'1e\n\u001e\bé`$&X(|3!\u0012@\r3`4d\u00122\u001e7\u0014w\u001e\u001b\u0015\u0000P\u0001\u0006-p\t\u0000I\\\\4>zĪ\u001apR-R\f+\u001d恂\u0010a3Pb28C\u0016\u000b\u001aF]c \u0005\u0010\u0012\f\u0004Hf\u0003H.I@Y%6\u0005%f\u000fL\u000e\u001b=%<\\11@yK\u0019PFK|kqPB3r\u0002I-B/\u0017\u0001)c|?%\t!\u0004ٽ\u0019CP\f(1\u000fk\u0018\"5\u0014b\u0014F\n\u0014.yIn*}O\u00104\u0013'>CMMb9U`)K\u001fc\u000e#\u0015-\"_]J\\BkymG*X\u00062~\u0015~n\u0006ﳈE\u000ewשX\u000f4K\"ֆ:TEkBT ac.\u001c$r`Nc\u001csGB\u001cK[/<\u0011VPߐ1rǏڣo0@\u000fka1q!F;\nk\u000e\u0006x]wp=v1vQvO4eyQ޶y7\u0007\u001dnt\u001a\u0016\u0002T\u0002\u0013+̴f\u000bHwR~\u0010jA\u0005\u001b\n\u001cg!\u0018G˪wփܢ\f`x\u0012\n\u0012?&\"2`d\u0004\r4\b\\B\u0017#\u0005p&`_s5\u0019\u0019OGRGM\u0015~9\b\u0004QcgP\f+\u0011\u0006-\u0019H\u001csD^5s\"\u0007\u0014\"w$B*Xʹ6ZL)\u001e'qH\u0010FM@$>;^&a0PʏB\u0015F#rR\nY* R\u000e\u0016;\u000b\u0013qD'=\tGG٣4y+[6o\u0012~IRSܨ\\\n!m\u0001+-9*RPN)e8:\u001egƫ:\u0006dp*(ʈ\n!Zש)܅i˄0i\u0019VJ\u0006&f6Œ\u001d.eD\ri13\n\u001d\u001a\u001d\\E\u0010=H\u0010LE\u0011W{U\u0012 i\n:\f&Yn-@S\u0019?\u0004\u0012\u001cbDk\u0001F-\u0011d\u0016+Lg\u001d\u000ecAeTSN\n\u001cy\r@\u0018C\u0015\" \u0016ɞ N\bʅH-b\u00010\u0016\"25\u0004n\u000690~L'\"~\r\u0019\u0013¯\\Ӂ\u0015\u0011|\u0011\u0019\u001dTd*\u0002cfTB\u0017\nnt)\tbbCT\u0017*_>+\u0018f\u001e\u000eP?%#\"ߵ8o-e_sr8!o\u000e\n&T\u001a\u0004b!PBU\u0011\u000e;4\u0011\u0005mRƔ&+\u0012\u001c`xH-(^\u0015ZbM#`$e>)e-W%A\u00138r\u0003\\kE\u0007>.W\u0012=D\"#BꨃtA?\u0012II:\\?\u0019R\u000b\u0002LBu5PqK\u001d\u000fD\u000f]7\u0006\nx\u0007j\rR}3g>\u001bX\u001aPQJ.DH!\u0018XZT!x\u0011:\u00024$>KlLql\f\u0013䃡\u0006\u000e6=h~\u001aߗ֎#[\u0015Ai2C\u00139\bJ$\u0014.\u000e\u0012a C{6\u0001\u0003'\u0004#x\u0013zZR!&ID\u0010FR0L؅b\u001c! n!yDb\u0015S\t#vC.\u0010&^Fx3l\u000e\u0010UkA0J\u00132\u001d%j! \t\u0013N6赬,'y۠3~VB\u0014oj_\u0019\u0016V\u0002H`2(\u0012\u0013řG\u0010\u0019'N\u0012Asֆ׸tI\u0001|N\u001bL\b-\u0016`hZqil*)3ċ\u0013U\r3~Nƙ\u0018r`\nfY\u0004>%p\f*\u000f\u0000N2NM8`\u000fTl\u0010LT`>\u0018hxF\u001aVոtV&\u0011t\u0011\u0019/\u0017\u0010\u001f}\u001d\u0019RuB\u000e\f\u001c\tB؆T\b'A!gC\u000eK\u0003t^\u000e\u0018hcytT\u0000@YkeF0$\u0012HHʥ>\bK\u0003NiT\u000f/\u001cH& Kv\u0010 \b\u001af\u000b\u001d\u0006ݰ~Cwm\u0012\u0004:\u0014Yp\u001a\u00196\u0019\t)\u001cw\u0011¡\u0018\u00065Q]O%i^A\u001c:ATH\tYb\u0018\u0019_UB>I\u000f\f\u0016\u001d–כBb6*M\u000e>dJ\u0014L\u0014uV$,a-mN\u000f\u0006`)\\\nP\u000b\u0018g\u000bGBMQ\"&}_\u0003D\u0002\u0007P\f]!@xPb`c\u000fX\u0003\u0002і\u0001\u000b\u00106\u0018h\u0012㴇\u0011)O2¦\u000f\u0002Yƾ^K)\u0011?\u001fwp\\\u0006Տğ\u000bۥ5\u001e\u001eԃ\u0001HSB^>zw\\\u0007\f\u0003 \u001d\u0013\u0002/\u000bq\u001aJ}\b#ȲUFHըLKTޢ\u0005W\u0007aD>\u001bI\u0017c\\,T'DEǸcЊa(B\u001d\u0006J\u00101O\u001afR$yBmqfeO1T\u0013\ngա}\tE{\u001f\u0014>\b^b\n;pGIwdÚ.\u0011 ~$1DCZj3U ).[{#@M_%n?\u0001\u001c\u000fkE\u000fD\u0013HXXV\u0002aN)\u001f0&ۈt\nQ\u001dS]gC\u0006$Bw5Hd[PP\u001c0DnӢ\u000b\t\u001b\r/[\u001f0W\u0005\u0018S$3(.\u0019\u0012gBI4ʑ7!dVȒ\u0002N@XCGT\u0006?Q'?20\u0010&\u0010vP\u0016|Q,L\u0012\r)}:\u0003Cʌ\u001d2EVu\"՚,\u00122o\u0004GFG6)@#\u0010D4 2 k+) >x,\u0019\tfoˊB*\u0018\u00051\u001a\u0006\u000bt\"/\u0004Vf@\bU\u00079ӓWm\u0014?}&SCT؜sx>܅>㯐8\u001eD\u0000+a.IGm\u001ds$dC~3ZY$Ro\n^ݛPVX\u0014\u000b\u0007a\u0017MZqҩ;'~p60ϋ䳌6Pw'Y\bαz\u0017\r\f\u0012?\n\u0013@\u0019&J%*\u001d\u0002נDk\u0003D\tɼP\u001c͋\u001a=\u0000ܡFy$ˍ\bS\u0011a!R]'R\u0017?\u001c\u0014ﳒ0G\u0002g:)8\u001b\u0006\u0004±L\n5ظUQ:lF)胹H\n\u000b\u001e(0\u0016b\u0011\"1\u0016\n?ӽEP@o\u0010g8g2\u001f\nkV\u0019!^\u0003jyI\u0007G9\u0010f}\u0010B\u0007&\u0016i\u0002\u001a'a1|ЕrNC\"?\b&_ڐ\u0003\u001f\u0002cox(a\rg 4\u0012M\u0019\u0011)\u0004\u0007SΠI\u000b0롋,\u001c\u0017sKB)\"HiC\u0004Vj\u000b5CK~O ?S Ǫ?\u0004\bg\u0004\u0001|3g>وD:\u0014L\u0001X\r-L(rYJYJHL\nU\u001c>Ʃ6\u000e|ʬ,q\u0003\u0001\u001f8$\u0001\u0003\u001dIEĿP\u0015f6fV!L\u001c2/\u001a2aX\u0010,0\u001803,):口l\u00100\u001a7(9ԧV8L\u001dp<\n\rw>\u0014vM\u001eI\u0016{\u0010I\fcӘhXU!:B\"!r}&\u0006!t\u001cE\u0004\u0014\u001b\u000bZyZQ#\f5\u000b?+eO\u000f\u0004\u000ew6\b\u0014\u0016.H\u0017nTͶ\f\rz\u001dh՝#\nCP'\u001b\u0010\u0001.\\4@\u000b&61P?\u001dg\u0010 \u001d8_W_}\"\u000bɡ\u0000\u000b\t*J.\u001c\u0019o\u001e`\u000e\u0018>ID_\b\u001a\u0011\tPN;ftk7\u001d\t#pj\u0000hNB~\u001dV!\u0001@ik{\t+\u0000\bY\u0004WƐrd\u00035R\u0010(\ns\\\u0000eQJ]R$\u000bpeh]\u000eQ-ٌ:E${V\u0012RI$\u0000\u0006\u0003H \u0004!Q\u0019\n_\n\u0005L\u0010ĨJD\u001ban\u0011ֱ[0JzႩ\u0010\n\u00038ԏ>\u0006\u001b\\2%\fX/\bED\u0017S\u001a?\u0003\b~\u0002A\u0010\u0000{.,2s^|C,B\u0001ItO5DK=B\u001d!B/G\u0002\u0004O\u0003\u0000\tDIr\u001c\"YPo2~*4\u001dFrڬ)ج\u0002A3*0$FRy\u0016\u001e8y`F|&n\u0012\n\u0002I\u0001(\u0005)QzX:4zTAic0~\u0005Ӳ \u0014B2{^2p\f\u0000ڔ>\u001f\u0010-:qhnCGB`V\u000bE6^}XBh&EnRjr<4?ȯgcwgY[Z\u0003y\u0002%\u0007\u0007Ց\u0018_\u001eMM`x\r\u0014Wn 1c\u0018o\u0007D[b\u001f)\u00052\nb\u000fI75ﳚѰ\u000fǩ\u0007ز\u00079!ئ\u0015j\u0007,Z.:v@\f\"|F\u0006\r\ber\fj)\rihRI\u000ec2ݗRgnMͬ\r®\u000e䅺3\u0000\u001f'tƏPğ0l\\\u0018\u001d0W\u0003DŽAiJˋ*qt\beԓ6-f :[ž>\ts0\"ƭP2Q\u001de:Pu \bx\fH+\u0018\u0013ElT\u000bY6Z\u0011*5j\u0003\u001c`\t.\u000fy'_A\u0007\f6ό\u0003H*\t\u00133\u001f\u001bN~fZY\u001cAV\u0005 \tcudؗ1\u000eY1b\t1;~\u0001j\u000e!\u001cBH'rb>!\\Mt\u0007@\u0018Uٸ*x\"\u0010JT]H$VʄʴC(zyv0,*\u001f+\u0019\u0000gzl>\u0013\tk\n-\u001a,Si<=SJ\u001fI!\u0010hLY\u0002a:H\u001d1\u0003..?+\u001f\u0003Fi\u0003@+\u0003\u0003&ɲQ9!\u0011N\bQ%$H+\u00005{T!\u000eߜ:=-#/,\u000f1F\u00124\u0016kzb\u0013\u0014e3BA\u0000It4\u001fWq\u000b5T_\u0014o1EQ|2b\u0018\u000bK隒e8\u000b\u0018i$Ԥ)ğ0~+F\u000fTܘ%\u0016sk\u0016\u0010H\u00066\"~\u0006\u0012<\u0015:\u001cE\u0005)\u001a\u001b\u0010R]p\r|t48LS\\H\u0013>.\u000b$2Y\u0010r$\n\u000bnZ_\u001a\r_+S\ng2#դT`\u0019x,\u0000GO|\u000f\u000bE\u0016vu\u0005qlR\b\u0006瞴>aW\b.cBT3g>|3>F%\u001bTΜ8 t\u0011|LJa\u0000a\u001c&di\u001bf\u0017vI\u0002(H\u000bPX%LRQ$,Z)hk%\u000br\u0018Ho c\u000b}v0\u0007 \u0006x`v욷*^)\u000bI6\u0007f\u0000\u000eJa/<3׭\u000e&@\u0010,Z܁怵Vy\\4\u001bBr9$ƕr\u0006ֲŕ\"\tl\u0010lDH\u0017\u001aț\u0015\"3\u001bv-\u0005\u001c*\u0005xhFGl'8egΌCE=g%_\u0010LA\u0018]\"#*\ng/\u001ffm\u0006fC&3\u001d0x'(ʼn~a(mpbPv͙Qm\u0010\u0002ѺOy\"\u001a+O}z1\u0002\u000bL?\u0014$@08~0\u001eCIe\u0010$!P\u000eb46G\ba!>(b!Z!\u0012T\u0018\u0016\u00108\u0006ٰe )Q]\ffhژ0\t\u000b\u0015;B/\\:pQ\\:?KU\n-\u0016\bЩA,\b\u0018LҴ`./ʜB\fq̰\u001b~]\u0007D!H\f_\u000eEr\u0002\u0017}a(4{֝Y\u0010%`TD\f7aù:(w-\u000eꥁ\u0004\"vhh3\u0000\u0013ͽ;j\u001b}q\bdD\u0011=6G\tQ\u001e\u001a(,\bSfsz|\u0016\u0019\u0010\u0010\u000e!my\u0015[./X?\u0002Y;ӊa\u0004R6֏\u0004'(V\u0015\u0018\"\u0003bq\u0015\u0005a\u000b\u001dDrxp<\u0001Jp\u0010IV29)\rb%1\u0017N_b_HﳒT\u0018DM!9\u000fL~\u001b)DNY\u0016\u0013tC$V\u0018\u001e\u000ejl\u000bM7ߧu26\u000bUn3-Am0\u0005\u0006;/J\u001a\u0007AS#P-*N\u0016*\u001d4VɈ\u001clL|; N\u0000\u000e&\u001aSJg\u001c5 '\u0005B'nCg\n\u0011f6\u0012nE|A\b[\u00070\u0018$\u000eme+\u0014\u001a\\2xBn\u0000'QLv\u0007Z@w!\u001f ?\u0004ق\u0012\u00076\u0010R\u0014@#(,q%uM3\"XM.(\u0013q\u00002>B)%*P`O;d֛\u0013h\u001e^l\u001d=RRiPJ*ӡkYX0htv%\u0015\\`2vV\u000e7Jq\b1ztg+Qg,uEBPiXPqQɠa\u0012pø)\u001e\u000f.]J\u0017\u00003.p\t\u0015\u00188R7n\bXO(w:*IG$'eY\n@\u001e,KQ\u0001(RJ$b[SHm\\T]Ѹ23\u0004\bK^2}XU\u001dZ/\u0017f<1/r$&\u0018L--B\u0000\u0004<\u001cZAPH\rX\u0013\tUT\u0013hqڦ[\u001d7>\u0013),\u001cCRWxH|\u0016yExZij|N\u0014\b\u001aD&71$=xdCzD~QⳒEN|roMD\u0007M.\u001b\u0012H8$^+\\3-:U3䵒LW\u000f7hPņ!#\u0018Re,\u0005Qqy9i.\fi\u000e4#\u0012@C\r\u000fB&6\u0002\"\u0019\tݪn\u0004&0|ϐ#\u0007\r\u0013\f\u001e_LS\u0001T\b\u0016\u0003&\u0018\u00112>#\u001a\u0018\rO91x`\u000e\u0004V\u0011>K\u0005\u001aV\r\"yk*\r\u0018\u000f}3g>|3\fe9\f2\u001aG_gL9t8l\u0010\u0010\u0015R]N\u0015Yџc2XK'P}\u0010{\u0002 \u001cӍp3&e&r\u001b\"AE\u000e\u0012)\u0019E\nqGxf\u0017h\u0007sn-\b\u000ew\u00141F3\\Y֐>עi\u001f\f͠\u001c\u001e#!,t\u0002&Ea#.Y\u00039\u000b\u0006e\u001d|vv+EalrZ35$\u0011tɐ\nd8\u001cu̔躹D)q&\u0018Fep\u0000\u0005!A&G\u0014j\\R\u0005\u0007\u001e\u0011ș\t'\nT\nsMj|eK\u0007ðCdA\t>k>a\u0005pd\f*׶\u001cT΍P\u0005UBոKZE>\n 8Th͂:\u0007\u0016QHe[Hs\f:ݹ6B#&@lp{\u0000!?OaX\\`J%^\u0017?\u00180O9|Y\n\t7*ˢ-I3z\u0006\u001d\u0006P\u0011PSǥg1ymD\u0015\u0004@.\u0018~5\u0000\u001cZ$&\u0001W\u0004\u000eBC\"X\u000752P\u0004\u0013ҒV̗\u0011#@DFgr&\u0002\u0004I2b\u001dXҮ@\"\tܯ:1\u0005\u0004wV\u0011j\fN=z\u001f4?G$! !&\b\u0003O\\@tXZ|\u0013C )M\b\u0014jbd6\u0007\u0005́\u0014S\u0006$V\u001d/m)B ?c DH #A3:RF#R.Sh\u0010\u000fC\u0019oth/I\u0013[*VH\u0000N>PV/V\u0002\u0019!Zvy3ե4XH\u0018`ͅ\u0002ciU$G\u0011A,\u000f_\u0012\u0014G\u001dk\u0016\u00170\u0001_\u0003\u0019ɿ0WT<~2\f{]\u000e: q$\u001aRl3Bb4\u0007CT\u001e#3S\u0012\u0019izŵi~\"\u00062!Xˆ1fIu$թ#)-\u0002\u000bz\u001a\u0010\u0000zP\u0018'2#\r\u0006\tY\\+\u000ffXaEüT\u001a\fzZ#\u0014\u0017Ҧʦ2Y`@2\u001b)\u000e\u0001r\u0019)d\u0016$~u\u0016T_N\u0016H~\u0012Q0bytDs)ܔ)ԸV\nG\fN\u000e\bQK\u0010O\u001dXLAa\u0017vaMQL3|N \u00010K\u0019!8\u0005\u0011p|\u001c6z>9#DQ\u001c9X\n}9b~SWg\fӝl\t\u0012V'Y)\u00126^i|rE\u0018o#Ӛ\u001c\u0016 \u0016\u001a\u0002Lȉڨ)Rhu{mZ;O~g>|3g>\u0002WC2>c\u0013F\u0005r\u0017\u000e*D K1 :\u0007\nZKRy̟io]Ji\nk>|3g>|3g>|3\f\u000f^\u0010mQ;\u0011\ngir\u0002\u001fh9|vS\u001c^7l\u0003X\u001aq&a\u000bJ{\bNC&j7S}X{eZ\u0006}q2FJy]r\u0011F:2\rB\u0011P\u0004\u0006vS{894@\u001f\u001fNrAV\u001c$SY\u0013'B\u000280d\u0007,\u001fԯQvЂRGJ3˦fY\u0017P\u001c@\u0012\b\u001biX׊(`&\u0017Fž.bgNbay\u001d'3c\u00175!>.\f\u000e\tS\u0019NO\u001a֚+\u0017\u000b\u0018IT\fw\b>\u000e`\u00178`W\u0016KS\u000b{.\u0011=\u0004&N \f\u0003pw\u0000\u0017\u0004:A\f\u0000>\u0017\u001b\b\t\u0012Fha\tokL\u001c\u0015\u0014U񺇖\u0011\u0013@]\f\u001d9|\u001d\u0013>Fu\u00029[~=RNs81@x\u0006FD\u0014{i$hb\u0019Kv}$qX2:]wV붬yݰ\u0002.@\u000bzL:K %wg!LSp}Cwb\fn}\u0018\u0000Eˬ\u000fMiûƧ\u000b}(//\u0015(GGbb\u001c'>F\u0014\u0018u\u0015Kp\u001d?\\wN\\\u001f'&\u0013׹Nj0-\u000e렂u<~QND`r\u00047g\u0010\u0001\"p\rHr\u0013'᫱Y&ۀ\u001aP\fEP#)p*:`nf\u0018.ﭳ/%\u0015hl'ulh\u0005:\u0002ں\u0000zl'nKdﵸ\"NF\u0017U\u00074j&\t\u0019P!$$*\u0013ta\\(03lQE\u0016\u0002hVjla^\u0018M{\n=NI|?\\1l\u000ej|Xc\u0013?\u0002]q`\u0000\u001d@\u0002\u0000C\u000eQa8HM\u00129m^Ƨ\u0004>*B\u0018\u0002SKv&T\u0002]v;\u000e3K3\u0015裨~ZyK:w<8~i7/\u000ft\b\u0013\f#i+\u0015\u001c\u0005@[\u000e%\f\u0004|MV(m2\"}D\u001di|1lM>.4\u000e\u0000^,3]6\u0015t!\u0005!I\u0012:##Ei$Ɍ@\bDgDD߮CۥC;$g/ L_|49`[\u001aH\u001a_7\u0010\u0018Vgܐ{\u0002!.3^R\tOH&'~rVDEr{YLD\u0003CyҺ.\u001a^GZZ\u001f\u0000.,T+\u001a+{ʕ/+mJH\u000f'wǥ\u0013\"\u0007lQB[\u0004\u0016d6$7\u0007\r\u001am\f9\u0007I\to\u0019\u0010JQ\u0017\u0006`ǚ\"\u0018\u0016\u0014Bd\u00119:\u0001jg\u001b̠uPgah\u001d,\u0019ZB&xu3\u001dX*`F\u0005\u0004\u0016;=\u001fjրc@@n0(89NG\u0001/r&!N#*\u000fi*\u0002o<0X3m\u0001zb\u0001z\u0002%\u0006\u0001\u0010\f?/N\rz[oZ\u000f\rN=U\u0019K\u0005\u0010\"\u00016-cU\u0011Kk,\u0000g\u001b%i\u001am\u0018pd-\u0010[ܮsTދ9ࣘ \u0015PPT(\u0017N\u0018>\u0003\u0013\u000bP˪\u0002n@\tc\u001a\u0012@w\u0013\u0019@0 @\u0005\u001c|P\u0001\u0005m;\\\tK+yX'\u0003I\u00052\bH*p\u001f1>|\u0018\u0018b1\u0010\u0011\u0006\u0010Н!6^P|\u0015\u0018dž\u001aG&%T\u0016X\u0010\u0000eD\r)h\u001d֥\u001b\u001bRq\u0001\u001bW\u0000>\u001b\u000b \u0001$̺,-[gIS\u0001\u001b1}jK9|ę2[\u00051D\u0017\u000eX\u0001r\r\u0019\u001a\t\u0016\u0016\u00161H*W\"Ƨ3W\n\f\u0005D*r\u000b\u001f\u0012,p\u0000\u0017\u0000(m\u00019\u0000\u0010\u0004<\u0002\u0002\u00120]:\u0000\u001bM\u000eBݸ\u0018ŦJ9g\u001c\u0017m\u001c\u0006r\u0018\tE1!4\"x)\"' \u0013IL3M\u0005\u0010pG\u0003'\u0005͆ͼ\u0002I\u0013\u0016ٍ̹bgEa\u0002{XPHjl\u0005\n\u0016\u0014\u001eg\u00076\u000b*r\u000biմACS5F7\u00115\u000bn#^!\f@\n\u000bLr\u00184cfq\t`\u0001J^V-\u0016rXHH\u0010ƴ#\u001c\u0005\u001bUm$(}N^\u0003\u00026GA\u000e&?&pB\u001dV\u001at SֶC\"%7HAD@\u001d=y\u0002a\u0010Lbâ/Y\u0017^(t\u001b,S8\u001cZ\u001fLYN&jR$\u0000+R29Hӡ\u0007cܓSͬG\"F\u001bDgg[,\u0006ơt=)V\u0014Ta\f\u0011B*@*%\u0005i)Cғ8e\fd!3Цӗ*NMMZb?\u0015n}\u0002/\u0014j\u001c`a\u001dHΡ\u0016\u0006rJH\b-\u0001?T\u0004.\u0012|\u0006%\u0010C\u0005WpW+C,TK\u0017\u0002lk\u000fM\u0007\u0007=pn{U)4~O*}1VݻR\u0002ob.iQ2|\u00170^\u001cӐ_'~\u0005\u001c\n\u000e-h\u0018\u001d#f\u0012:ݾ\u0007\u000b,v\u0010s;B\nE6%,\u001b\u001bLi,pX\u0017f\bD\u0002!ƔI;\n>sG\u0003\ftc펖YƬ\u0012bA\u0015-\u0006kχ\b&%97YO\u0017R\u0003ڻ\u0006\t\u0010@ot O-诡\u0016p\u0013k }DGFyC\u00050`aJ\u0011({\f]rB]}*ݲf?l\u0014fG/@>»qu\"\u0015k*sMhsr!\b\r\u000b\u0000/V]WLo^Q\u0006p*\\c)!|PN\tc\u0005`HX&ȣoyZ΁u[೸\u001e'0^Av\"]_خ\u000f\u0012uC:ArXp\u000eR8.1ߺz%*'\u0000\u0006417c/B\u0014\u0010Nj)ر\b4\u0005.@\u0000#\u0000gg\u0007u%z\\O\u001drd\u000fNq\\G\u0010`z|b\\OaL\u0018\u001dAijx'\u0016l}b\u0000S*aL\u0012\u001d0\u0016\rA\u0017\u001c\u000e\u0007$j>\u0014$bWغ$n:Ȕ\u0016\u0002\u0015ݺfn\u001eX\u0015.*\u0019[Xl}[\u00170{\u001e\u0018H\u0015C\u0012'&:N\u0002~YI\u0019\u0000\fIN\u0011I`\u0010r\u0012l<\u000e\u0017āC1tgO\u001e%\u0018\u0000j\u000e+U)w\"\u0010-|FBwq]x|:cwyp\u0003;*}\u000f6\fL|\for.A$*\u0010!jo玒@2*\u001e\u0003\u0006I%\nW*\u0001j6\u0017X \f\u001f\u001c@Y\u0002+\\>4Y\u0011{\f|8<\u001dw|'O\u0001qHF\u001e6\u000ft\u000b\n=\u0000*xåݤx\u0015@r\u0019D!mv(\ty.\u001c$\u0016[N\u0014t\u0016\u0014| o,7a\u0010\u0010#S\"?'\tj\u0007:\u0012\tt^$\u001b\u0012\u0000\u0014\u0012S\u001dI\u001e\u0001\u001b\u001bp\u0001\\\u001a\u000fXJV\ti$\u0014}\u0003#A\"y$iGhLPh6$\u001b:,2i\u0007T5E}S)]\u0006k\u001d@w\u0002@_(@w[`%\u0003s\u000b\u0003^m\u0001D-ȭqH\u001aY3\u0001\u000b\u0002P\\{\u001b\u0007[$j\u000b#$YR`Ӭ\u0005|VH\u0019q\u0015r[X* n\u0003!\u0018P\nNZfaWUb\u0014\u00107]]\u0017i.\u0017!g\u001f7w\u001c8Ttc,Y.U\u0000ğI\u001a&ưe=;H\f\\м\\&>\u0002\u0002iְ\f&Z결4\u0004D\"I*p++X\u0018Ӹظm1b/O@\u0007\u0010WTsx\u0019:\u00070Ybto\r$\u0005M\u0018\u0005'\u0000^@Zb\u001bI(%J\u0006,g\"\u0015\f=\u001a\u0011U:IவK\fՄFj\f\u0014\u001d1[\u0014et%볂鱰kXD\u0006e#e@\u001c.ӗ\u001fBc|*4\u0018h\u0001YT\u001e7\"\u0003S2/c\u001c\u0017D\n\t\u00100=L>\u001ewfaxDZɱ\u001eQYG\u0018H'r\u001e\u001b{?>h+02q<~\"y]\"\u000e1J\u00100\u0016HAT\u0003g\u001cq>\"2\u0006\u0002)hIUª@\u00110Z9\u001f\u0015G\u0005\u0001gd\u0007eu\u0017\u0005\u0012<\u000b\u0019iY1m])\u0006u!2z \u0014\u00009`\u0013A\nAuHs3o\u001f$;,#\u0018\u000f&\u000b\rH-0l\u0018lʧ}%\fC8\u0016[_\u0014WP\rt2n\u001b].L^iD\u0013B-\u0011B&Иg\t\u000fX\u000f\u0005\tx\u0015Sφ\u0018'\u0007\u001f\u0013S\u0001X(6(r^\f\u0013U'\u0007F6u#\u000bR\u0005M\bǗ\u00003\u0016*a`\u0018\u0003|y\u0004[Ǿ2̃1HeD9udM\u0012\u0017&ϐh\u001f\u0018'\u0013Kr[\f7Q\u001cꀀ\u001aA\u0012SX\\J`ɼ\\\u0012N\u0018\u00068B\u0000Q;\tHJ\u0014 \u0014N{`xŭ\u0004‹\u001b=%rqd\u001c\u0003I\u0004\u0007|b\u00014\u0004=\u001a\u0004\nXc5T7u>F\u0007zc\u00011a\u001dqJjK Eo\u001fb\u0015t>cKDUq@\u0012EA=H}~7PD;к]߻\u0014c |bsԤDZiO\u000f\u0007R3#\u0010n\u001efvzB \u0011+N\r(Bd\\-\u0014\t?.r\u000f\u00193*v\u0014y((P\\S@\"'5'!fNga'dS\u0012.Ys2iPA|\f`\u0016\u0012ʴ\u0014~InBqN\u0007>+\\\u0016>{⇝BH\u0005cɴ\\@5%In\fں!\u0004̩h=\b,MkB\u0004\u001d\u0012%(@\u0000|\u0006\u0013u\u0012\u0011\u0015KA\u0010>\u001a\b\u0007}%}44b\u000fTp\u0019-Ðb\u0018\u0003b7@];|\u0006xxH!Ly\nQ\\\u001eH(\u0018\u001b\u0017\rDWRS\u0012)#RZ]\u001cv!(8l74}b\u0015\u0007\f7\u001e\u001eh<>\u0013\u001cv2QCDcu{6\bG%#P\u0017Q\\*OaF30\u001fm.#2er$a<\u0002 C\u0000W\u0006\u0011ze(\u000f]\u0007\fо?_2ܟE\u0003\u0006ALgW\u0016Z.a4cPS\u0015\u00044P1(\u0001%<*3|̌L\u0000\u00121%\r>$s`\u001bm\u0007O@}\u0012\u001eD\u00018\u001fu{U\rpgC'GEqZ\b\u0015\u0014\u0012\u001f\t-D='\u0007JΨC\u000b\b\u00131/V\u0001\u0012eZ\u000b\u0012ZW?\u0010q&8\u0000\u0014\u0016},ݏh\u001a\b\tm\"U;F\u0003ƠQ\"D>(C&8nuNg\bڠ\u0018DqO.r)?o0v\u0003\u0013x~u\u001frRP\u001f>SY\u0005\r%\u0013\u000eZxaR\u0006\u0006J\u0007d\u0004*L\u0011gp\u0012\u0000EY$\u0017Q^\u0002rBU\u0002lrjpg\u000b\u0011BB\u0017w\u0004%\u000f8$_2}Ǥ\u0012C<+D2'Ὼ𱔫TT\n\u001c\fb,.#*:F.AOrt\u0003\u0007O\t\u0004_#.\u0007\u000e5\r\u0000>1fQ1>̏/H|\u0006\u001dOtL:\tXHbZaj\u0015neP\u0012\u0001r?\u001frFo1D$gIm\u0004\u0003F\u001co\u0019BdV^}!P\u0003e\tZi\u00058\u0017\u001873!^[aR\u001af\u0013?5oei\u0000mg\tClku\u000f\";۷x\f\u0007\u000e\"_Pk>w\u0013qrWs\u0019;:\u001b\u0019R\u0012ZϮ3\u0015\u0010$I?ywam>;\\F(I5ꪭ\u0002<\u0002\u001fU\u000fhUj\u0002#\u00025',~\u0015/\u0001fe \u0017\u0005)\bV\n۾GmRwp\b$c\t\u00016q\u0002.\u0004z+\u00194\b\u0002[\u0007\u0001L~wxb\u001e\u000f\u001blN\rUA\u0000\u00155s\u0012O+$I\u000e(\u00129\b\u001cB\u0005\u001e\u0002!*d\u0003nv\u0001%\u0001\u000bIvq\u000f#+\u0011sQ\rV1\u0011Sż\u0019?ᯥ\u001f,M\u0017\rH\u001a̔B\u00109x\u0006nL\u001e\u0010+#!t\u001a̙8;9j8t5'l¯fW3FTqJ/M$uH\u0016ƀ\u0015#-\u0004H\rK\u0007Jk\u0010JH\u0002\u00103FD\u001d|ViI[\\x:G0npeaVaid\u0002;^\u0002\u0012t'M>UB\u000fr؞\b]Ȱ3-\fj)s\u00171\u0005\u0005Eai\u0001\u000ev1IB\u0000r\tNC]\u0019GIi{`\u0015J\u0014mX(\u0001ؠ1B\u001d\n0Uq\u0004URϾX+㻖DK8\u0006Qk\\\n͸\u000e:A\u00117\u001a8}l\u0011!d\u0019ُ4\u0017\u0012B\u0012$\u0018#7xܩF_蓨楠qIsqM$\u0019h^\u0017I\u0014FJ\u0002N\u001bڣWZ6:iom\u0007\u001c4W\u000br6`GhDB\u0002eoe\fh&D\u0003\u0002o0,H#t\u0013\u0015N\u0016\u000b\u0005!{ځ\r!)A?bg\u0004\u001dmIA!b'$0B\tFR:\u0019P,\u0016\u001f\u0017gQJ$0KNfj[U(3\u0018%\u0018\u0006`}\u000f!T\u0013\n2\u001c\\ĬG#F*17ؼpR\u0014T\u001eY,y=&bR*ѝ\u001ct&\u0019\r!E\u001a\u0006\u000b\u0011\b\u0000ܑ1a\t\u00135\u0012c9\u0003\n\u0001\u00159C\u0018T&\"L2TVܧy\r\u0002bDف\u0016\u001aE!\u0005\u0006&AS\nt(BN+010U\u0018+\u0015\u0012=\u0018wgs\u0007YKu~g\u001b6\u0010\u0014v\u0017^yU\u000eQB\u000fS)!\\]\"H9R(}\u000b\u0018CD\u0002f@4\u0006&̦\u0010e9\u0010NE(\u001cGnF:.Si\f`D\u0003}\u0018\u000f\u0005C\u001f\u0001!Y*'Bi͎V+5\fp6(\u0003h@.(`[^1|\u0006\n\u001c\u0016T6H\u001aɥ\u0016E*Ic\u0016\u001af3xG|>!?\u0010&2\u00112\u0012bqBه\"8n(\u00120HtC\u001b&\u0002\u001c&F/P\u001eC\u0011B=ybl\u001bݱ\\\u0006&O)RS>^*)yf˙7A\u0002\u0016\u0011)*Q'QJ`<\u0014}\u0011o\btL\"\u0000\r\u0001\t*ȤSlR\u0011\u0019\u0014\b\u0016id\u0000\u0016r\u0019`$4\u0002,|\bP=*J'I`0cح$\n3\"J6JI\u0010p\u0016X\u0006\u0013\u001bq\u0007S`#7-b-\u0002\b[\b[>`a\u0001\u0005]I7>\u0003\u0011\n\u0015,/7\u0015\u000b\u001b'YTb\\DXU3\u0007\u0000.u\u0011?,_?&o*bY5۲jle\u001cuhǪYFs𓢴D\u001dɂO[4\t\\6\u000b\u0004\u0016 B:\u0012$\nŠm׈\u000bğDqp_k\u001ajxp'B\tX8\r3[5±\" 1\u00051GT(cK@:[k\u0000\u000e\u0001j\u00012\u001a\u0014T9\u001f\u0010D\u0014\t\"bZ|\"E_\u0017\u0016L\\Y\u000b \r>T63B4_\u0017\u0001񬋀xk:GD#&R;l\u0007:l\u0003%:\u0018\u00018,\u0003\ruBzL\u0003\u0002MBtᐦCuqT\u0007\u001ay\u0012W]\u0001\u0011\u00129uᑹ3ufl/uf0y%[$&HN^\u0018p\u0010k\"i9\"e?(¨ dY'1_\u0011\u0017tB\u0007T9\u0007ZᄌMi\u0012$R>vgy\u0015Pe_s\u0006%\nK\u0017\u0016\u0006@k\u0002\u0012\u0000ɘDsQ\u0014\u0015\u00152\u0019+\u000e\u0002Z|\u0001 K\u0004$\\\u0016#1x\u001b]SE^\u0010\r5gȢ{G\u001c( \b\rD?#\u0014Q\u001e\fr\u0018^_\u000f#_\u0004~f}\u0003\u001f9Q)K{TAQOaQ\"D\u0004Lh09ZdB(`81FR\u001aY\u000bMቲa\u0010h\u0018qOgiaJ/~\u0011aHIS9@TKS(Bmº$\u0011c9\u0001n\u0003/IӵkGC<\r\r%\u0003$6n࠭98\r#vBY䊏U8\u001f\b+Ҁ\u0016\u00122 /QLPHm`@2\b\u0002\u001fAw\"oĕգg\f\u0003~D߰6۞\bD$\u001buZm\u0017\u0007J($ǰn\u000fBȠC>c\t\u001f\"\tJ㦫QF)Kw\\jq8)춃\"hR\u000fw5\u0002B\u0017\u000bP!.TK3!\u0014\n\u0003R}߻O\u000e>`!^S·F8z聫n\u00116F,\"K\u0002\u00112m\u000fqz\rujpTȃeR\u0005(\u0005WՕ\u0019\"UX =]C<\u0013M+\u0002}\r>IP.h\u0012\u001a\u000f\fyѣ\u0002inPF$\u0000oF-L85\u0018\u0016JE`Yu[>\u0003V,PK\u0002K\u0005\u0005x\u0011P\u0001Eb4\u0007h%\u0001gM>3Wc#Š\u0011}zl\u0006q鐚i\u0013C`{N\u0001GM8Xj{2téu^†g#\u0015`KVp)\"6\"'\u00153\u0002&\u000fPbK\r}\u001c>\u001f\u0011'$\\\u0000?\u0004wB._7\fWl\u001e8xh)g\u0011K}llyj=NvB\u001e^ޒf0UfLh:\fqN'V\u0006P\u001f.\\Q\u0005\u0011}sk\u001ct_Yq\u0015aGTQ\u0019P_Z\\k\u0007b=pt\nr\u001c\u001bSM]lߥ_ 2۷?\u0002\u001bJ\u001dUN`>)-3̰nJ}!Z\u0015AG?/e2\bKш\u001f\u0006e\u001c\u0006r0'mGn\u001fk}NE}Lo\"_\"'p@G\ro`}&5>\u0019qcGg$H\u001fZab\u000bЫ(/']-̼>\u0014\u0016iG8u\nT\u0001E}Ӎlg\u0001\u0000h)Eq?1b*\nB\u0006W\u001eҴ}JJs\u0004\u001d\n$\nB.\u0015>K\u001c,Ϭ\u0001;)TC.\u001fmu't\u0000Vb\u0005d\u0016C}̷[k>lbm\u001c7ԖH+q&yz)2.\rV\\\u001a.*\\>c^4\u001eI,\u0010O)$|-ɶ[\u0013TȖ/暎\u000e\u00025uh\u0011&-‡\u0012+v\u0000.\u001bP\rG\u000e\u0015G\u0015\u001bjks\u0012Р1n\u001f\u001d\"[\u0014Q\"$E\u001c\tx0\u0019V`\u0001\ftb'\u0015BH\u001a&\u001eV\u001a\u001f\u0005]cJ\u0015\u001fizQkϓ:\u0012sB,&J@E\u0000(C%FfPb%0b'\u0013\u0016\u0004p mZèRwkjce\u0010{j6W)dގ\u0003Mq1 +\u001f׋`M1$g HFǪkOƷEӲz\u001e\rF\u0004\"=@\u00175q(8H`z\u0006_,\u0015\u001dwRK\u0006\u0018>ъجIA.\u001dF\u001d\u000b䏃)A/T}\u0016$z\u0013f#+˗c\u0003xfa\u0006E\u0001y7xr^5Y}(\u001a\u0002h*iP\u001b\"A\b06\u0017\\\t\u001bPSE\u001e𬝙QSczJj\u0013nXm,d\u001e\u000350\u000f࠳;\u0018\u001cGtȏ\u0013ﳌ#p|\u0003|`<\bW\u0007\u0002z\u001d\u0004\u0002\u0013H\u0010`UD1\u001d{\u0000،\\C.\u0004Uhe(|\u001b@sǧ.\u0011c0O U1XE\u0006=\u0000\u0000\u001c\n>@\u0002F-JL9~\u0012b\r}ֽTO\u0006_j(\u001eS\u00011_`s#$=yә`\u0002}Nm\u001bT1Z5g\u0002\u0019\\G31!%yxR\n=$f\u0011ղ=>\b'H\\ķda1D\"\u0003:\u0001m\b,\u0010` sHG~X>pȄqgQіe\u0018\u000b\u0013\u0003\u0014\n .\u0007?F\b{d)F\u000f\u001as\b\n\tt\u0018+c\f[yK<)㇑?+\u0017Q>F5t~Aւ2kgRK\u0001\u00129V\u0003L!dD@\n\u0010pn\u0016\u001c\u0005Qi\u0004dX\\\u0011GUyb/jd ,0\u0000'A>hFܪsMxc6\u000f>\u0019g~N_AO\r\u0013D\u000fJ,\u0011B'wh',ȕ@i|\tY\u0011?\u0004\u0005Il>O3kD1s\u0001]\u000b\u0003т\f\u0003L,\u0014 x\u0015\"#|tCRO\u0019P[[8jt4\u001aIJQ$\u001c0\u0014@٠r\u0016mJ$pY#\u001e\u0002)0/\u0015ۘN\u000f\u0017g'`\u0012\u0013ZZ\u000eg!\u0010$K\u000eu}\f\u001b\u0013964Hqlh\u0016iM\u001d\u0001\u000b\u001a4\u0013x\u0002R\t3-V\u001a\nb9\u0007\u0001\u0016EA\u001e,ɭ\u0014\u001f\u001a\u001cߗ\u0014\u0010>\u0015(Q\u00140Z\u0010 \nc9FcRC*PZpol4+iP^\bbVb„I|\u0016`hVU\u0003\u001b567Cl\u000b\u0010\u0007\u0015 \u000e\u0018:B\u001c!\rD\"\u0011ՊOE|6)\u001d[B=G[5I\u0011y5`\\9\u0013\u001a?\u000b\"T2q<<\u0012o\u0001xM{bﵓ\u0013\u0017\u0012\u001e\u0007\"c\u0006E]j_Ce \u001bNE&\\\u001b\u001f0\b$l25R@\u0019DJS\u0015<@\u0017Օo2h.8\u001a:>\u0003\"\ncH'DUW#ebs\u001f\u001b~T }\r}E\u001f%\u000fLE.Rz\u001c i6id\u0015c6\bO-\u0012pOl\u0012mߎpCQ\u0014O[\fȚɼQOT9W\u0007\u0011\u001b\tcE2(R\"6\u001f0Ϫ\u0000\u0019׷\\kX'Vތ]v^䜌\u0016\u0011vR7UyP<\f\u000f\u0014\u0016\tC\\|V\u000bbZfqC6\u0004 @Y9'\u001e\u0012Z\u0002GnDŶ_\u0018#Jk\u001d9\u0010oK\u001d>gFy#}\u0002Akȝ\nړ\u001aR2 @\u000bi,Bѹ\u0006f\u0001Iq&1U47ߛȬ\u001cG+P(\u001edSX9\u0000\u0016$16N>#\u0013'\u0005\u0010\u0001\u0014I\\\u001bB\u000b\u0010\u0000~$~M\u000bP1R\u000eE.U v\u0016EAuY\u0018p0q8.\\H`\n8a\u001a`\u0011CH\u0007\u001eO>L!3j6ek\"+;)\u001fQ}L\u0004>kK<ƽ\rF>̜/\rR x\u001d3<۝x:+\r0!VK\u0011E\u00064L~(h\u0015P\u0011\u0016)fI\u0001kչÏa'<[Q\u0006_3\u0017\rc\u0018hp}\u0010\"\u00061\u0012M\u0002\u0000/:u}\"\b+\u0015>@\b%i(d”l\u0012'RO\u000f~K\u0004\u0003]Dy]h,W܏l\"\u001b\u0006}$\u001c\u0000\f\u001f\b|D>xhh\u0011I\u000e3J+\u0002)\u0010w5I\u001d~WZ (\u0016k#JU-;P9\u00123B[\u000b\u001b=\u0000K\u000f#C>,g4lj@F\u0012=Kt\u0019)\u0010'|ɤ,\u0012FJ\u0010uv$\u0001bHK\u001b]3\u0017*\\'c8\b\u001f\u0005}DTf\u001f(7\u0017D߷ee}q ~\u0005\u001f2!oVCr>s\u0005$\\\u001a\n@NA\u0005Ge\u001cX\n[vZA|ɥ~\u001cA\u001a/s\u0001'HwpM{a>57~p\t|\u001f\u0014\bJ˵ZEs?bʈӝ8g\u0014\u0005TZT\u0015(6٤u_\u0011V}\u0002\tZ#/\u0016\u0007D\u000f]\u0017K\u0019{~=KO(W/]\u000el\u0003Kpx\u001bg\t.DDܧJ\u0019S\u0012$]MJ\u0013RD~t?Jugt\"\u0015Ht_#)$h\u0015\u0005]UrY!o\u0014\u0018WmD\u000f\u0001j*m/mp3_.#LESР\u0005\u0002i!_ۿ=>ӳUgRVr\\zCn\u0011\u0017o8\u0019\u001fl'Z}\u0018)~~\bm?ﳈzr\u000fW/\u000eo.\u001e~\u0011vХ\u0017`\u0007N\u0016Q\u00059[\u00113\u001e[T\u00177\u001a\u0002:\u000eܣbD\u0012cd!\u0013K\u001b\u0015+19SRr6%(`A\u001d\n-XtSM\u0000\"V\u00102o\fg\u0005O\u0014\u0016\u0010\u001c`R\u0011{\u0000Yp\u0019\u0011%\u001c1dH\u0005dri6R6d!T*d;j\u0010^T=I\u0000f<\u00119\u001a\rsHɡwNJ\u0017)gigjdNX\u0014;Ut\b!\u0018k\u0005\u0000%pN\u0011\"*?n\u001f\u0017\nJ-]&hs}EN~{\rc\u0007W\u0003.V\u0018PʜR\u0010\u0019$~.\u0011IQӚ帴\u0003Ԧ>s\u0014\nvZ6=uT%-p\u0013Қb\u00054\u001b !v\u0012\u001bmnWqb/\u001bvv\u00064\r\u0019^DW5_ӈ\u001ay:I[\u001bA\u001e\u001c4\u001d\rR\u00131rM\r1ruI\n\u001a)JiցXDn&둞v\u0013{]&O5\u0013UlqQ$!B\u0001y3k\u0003\u0016܉1\u0016\u001dN#$T(6`\u00106\nM\\~\u0018\u0016ZY9(\u0007`a\t\u0006\u000e\u0001ECcRޝ0\u001c\u001bw\u0011+1\u0017^: I\tkн'SHP-ZPAI\u0011\fE\u0013)\u0005}A\f\u001aPb\u001e*cک\fn\u000ew*\u0016Q]Ԓf1\u0003x\u0004;hm\u0002\u0004[\tB\u0003)Kd7so$3\u0017a.88X\r\u001a\"B~9\u0004\u0016hS\r\u000b\u0011\u0014]\u0017$@Y\u0012XQK\u0019gx.\u001ej\u0016q\u0012NE%\u0011]6\u0000w o6m`\u0002\u0017\u001aJ\u0007F\u001cכA|\u0011\u0013}L\u0004S\u000f:2y]Jg\u0012J}]\u0018En_22U\u0011ah\u0003\u0000\u0011R\u0017Ob\u0000ev`\u001fc\u0014I\u001a\u0012\u0012\u001a,\u0018e\u0013<0 lb!ln\u0002(GiDo\r\u0014\u0003>*\u0000GǠ5\u0014\u0002\b\u001c F\u0004c\u000e*k\u001a8Xy\u0014\u001f\u0014/\u0003!\u001ey\u00003\u000b**\u0006J!y\u0010az\u001ay\u001e\u0016\u0015\u000f;EEQ\u000fXv66n0B&K+\u0003,w3/oǿ\u0017\rK 0WBC,,\u0014Wb7B~x15,W\n.\u000b:P\b%\u000f( 0ʃf}\t\u0018,$z|?\r)-\u0018CHǔ\n\f\u0016#5{u&\u001d\u0011i~#hygk\u0014N\u000bPXM\u001e'\u0011DiiCx!L\u0001*3a\u0006]D<\u0003ۑb6\u0007ļ\u0006x*\u0003ILoH4g~6k\u001eI@}ja\u0018Ջƿ5\u00067\u000fk@\"@ 1,t5,5@;(s&H\fK\u001d\u001a\"x\u001d]H\u0000XY\u0007\u0011N5\u0012 U3!\u001614\u001b)qZ\u001f\u0004\n=*҅EX-\u0006DD~Va\u0018oY\u0013\u0019{_\u00144\u001a%\"\u0012\u0011,\u0014\u0019Q\u0007\u0010w\u0014%Ο\r\u0018\u000f:\nrĬ}&5(\u0002xҢ*:4\u0014:mZ\u0013Y\u001d\u0011*%IO'%Tݺ\u0016\u0003\u0002W\u001bMOZ\u000140\u0001:(J\u0002\u0010\bR+tB\u0014<`n&K\u0011m\u0014xpG33\u0016{>f$\u0010+o\"\u0018\u00134YZ\u0019aI;\u00128\u0013\u0002\u0000)v!+]C\u000b˃ \u0018xn6-WlNp\u000e ;G\u000fp2\u001d\u0017Z9fq\u0007\n˵\u001c+%~JU\u001f\u0012nj6n8)\u0019\u0015j\u0016C\"Թ\b`t\u0019\u0000P\u001aa7Fk%-;\b,t\u0006)\u000e(Sz`\"!s\"\u000eNJ4\bUKj\b^AL(#w\u0002|9g%¨\u0010\u0005\u0012s\f\nKDw.n\u0001d\u0006䥉\u0006k\u0006\")\u0013(CN\u001e@\u001e\u0016ȲP.&\u0013*q(e\u0014\n9\u000epp\u0004BQh\u001c,7Ŭ\\`E%~\u0014h\b_ 1\u001f\u001eo^_:y\u0007c|6ӧA&\u0001T4\f\u0012Hs4\u0018hӜ\u0011\u001b\u0002HxE #_5\u0018P\u001b˅?\u0012\u001f.as.b~\u0007v2t\u0001\u0018>!\u0012irK\u00142\u00198ԇpU\u000f$TТ9 H.we\\$_^$bi\"\u0017~\u0005\u0000\u001aJ\u001f{b5\u001f5\f~ץϸQjy3 u\u0015Qb94h3(NUEeUP\u001bբg)\u000fMQ!~&?\"Q޿[\r8gO\u0005>;W\r}½2?Dz+>L>\u0001<'\\R\u001a\u0007\f4\u0001 TTKrwWD|rGXvߐ\u0017~fu\n!/\tyB}\u0019mol\u0017i\"h\t>Xq@t\"m(aS\u000b¢\u0019KUeԭ\n \"\u0015\"ox\u001f#Ev_\r\u0015\u001f֌k*N~\u0004Gx_Fx\u001f['3D)}VS>>\u0000w_,]YfUlΩu<%/gx\u0003\u001fb5sge~`\u000f\u0019?yoN;A\u000b{\u001f\u00162/[>\u000f\u0014>\t>\u0010g%DERʢ4̺5ՆgX%cM}B>ܲp_\ry/9=b~β/igB7hQa~WzjTo\tTop\u0018o8\u0002>\u00144ܧ\u0014\u001f\u000eqc,qctC\fiLC&K\u0012\"V+=)ESj3s9QI;S&:s`T\u0007i\tp?L\"m\u0014Mk%G{!g\u0007\u000eq\u001ff;1!C (S\u0012lDL*>S4ulzV'pHH\u0018\u0000a\u0014AHX\u0002k\u0005:\u0002u\\1ttZ\fjcfah]$\u0002\"*\b\u0004\u0002H\u0004\u000f\u001f\u0015i8Bh9f\u001b\u001ejO\u0006\u000e\u001dn\u0001k9\u0002\u0012i\t:`PJ}cZRUN\"\f.!\u0013{\u0015]X&\u0011|\u000b[8UC\u00056W\u001a\u000fA`g\u000e\\V\u000bB\u0015'yr7$\u0013\u0014\u00129/\u0015\u0010Pd|V\u0000/j'$+\u000edtŤ\u0015BJ-Z3\u00116\u0017+p5\u0002i/\ndȼN\u0000}\u0001\u0004Jc\u0007>Ɋ\"TK\u0019\u00107 DK\u001eHk\u000fuPE\u0000ߣ/`\u0014\u0019:qp\u001c4:|J$!v\\W^✈\u00041m.\u001dgb\u0001\u0001Kê\t\u0007#(Oc:\u000e+\u001b\u0015G\n\"\u0006_t\u0014\u0013kԢ[\u0017N6쩞.\u000b\u0005U4\u0011W[L\u0015\"dyUF(\n\u0007zGl\nZ\n7Z7_H״~g\u001d\u0015?\f\u001e/4\u00110eP AQ \u0007*o \u000b\u0001oX!@.F ;:`B,C\u0012\u0000AºbpZ1\t\u0011h\n&Wz\u0011&#CxOpQH\nwn$}mh\n\\x\u0000WИX#B.\bMS_\u001a\u0012Yb!\u000f\u00161B`@+\t\tT&\u00104\u000e\u0011\u0004Ðɱ4TF\u0012~5\u001a\u0018w\u0019E\u000b\u0000\u0010\u00166!\u001a3+0d\bz\u0006gC$\u000f19\u0015g\u0010Zx'\u0000'!\u001a('$حDA52r>#\u0002\u0013X=藂T/\u0001AIaGzk1z\u0015zMEYu\u0005\\\u00145\u0019F@\u0003 8D@%`\u0007Dūi\f\u001c\n\u001d0\tg\nk\u001e\tRf\u0018eNS؟BF\u0003\u000fU\u000b\fӊH\n?ru`\\\u00063\r\u00141@+9жc\u001a\u0005\u00184z\u0015\u0010&\u001c\u000fG\u001b\u0016b}&\u00126D\u001bLLj\r\u0016B\u001aHr^78Ĝ>\u001e\rzH^L+!AˏƎbJ/Fx\u0012\u001eDv\n$\b F%Pt|\u0003\u0000qf!N\u00124+\u0000\r\u0005z\u001c\u0002kh\u0017b7s\u000f8\u0003FԠ,O7\n%P.S:|F\tV/+!>\u0003wf_=V__+N,VX1\u000eB@͆\u000f>f#1\u001c\u00104\u0004Fe\u0018Ӥ>\u001ap,d\u000faX\u0015ç29'G\u0012C\u001d\bV\nq=nYD\r\u0000O\u0004\u0011C\u001c}RpX}+8eP\u000bkHЊ\u0010XQb\"<(Y\u0003mq0\u0012\u001c\u0012\u0006ڀD Y\b(\u0014˛.>S̏f\u0019T\u001er#1ŭN7HP\\oHq?f\u0004o\u0007.\u0013@tB\u0015DĄ\\(!\\\fDx\u001b@#@\"\u0004R84Gҹ028,';=)n^\u0013\f#q9U\u0000\rZTn2\u0015\u000b\b,S[X*\u001c\t}6o\f\u0017\u001bJ\u000f 邳뢴/!\u0003@(ă\ntEi}\u0006h%\u000eu\u0005fBhțZ\u0004\u001e\u001aD3KL\u000540h\u0010\u0000TN'<&+N3U\u0016-^\u001b[\bYl\u0015Wddr:\u0019J\t\u0012Vs||p\u00016#\u0004\u0003pQܭj](kCJ_Y\bg_9vp\r\u00014b@jR4#\u0001 Ἠ\n\u0013M\u001bLt*\u0013\u000bٰRR< c*M\u0002mE/7!v\u001f{\u001c\u0019~J#>+'G+\u001c\u0018.M\u000f9\u001ejEJQ\u0011q\u0013\u00044\u001e|x#?\u0017Z^\t\u0007֗:ףz\\+'a\u0003/\u0016׷PA>>ki}\u0012@\b4\u0014\u0010݇\u0012\r=%!)߄\u001c1! \u0010WH\u0015,Q>c`nn\u0002^y#T_\u00071P\u0004~'\\D\u0010eklC̆%>=aqou{IY\u0001!兂\f+lP#cZq(T\u0010DO\"b´K]Z$\fE\u0012?̑SklT\u0002\u00039Q\b\u00062\"!x.\fd\u0002\b\u0000V,Vј!\r?,CJ->ʈڤm\u0000a+T/OJ\u001c\u001f`z6\u0017(\bAb\u0016i߄\u0017Cu\u001f:\fYY%!\u000f\u0017e\u0004\u001cˬB1/FkSu\u0013\tE4NFS1j_gk1\u0018h\u000faoB\u0003iq{*\r-\u000b}8V/@\u0006\u0015*$P\n_4\f\u000f\u000eA3:\br)\u000b--\u0014\u0002\u0017\u0005YF'X7xR|YjA1z~s?\u0004Ȉj_-\u0001Dc!\u0018ć`\u0016\u0004dCi\u001c\u001c\u000fdPF,\u00021\u0000B\r\u000e\u000bŀ\u001d\rP[]bkW<<\u000f*|\b*rV)2q8\b\"񷬘5EH\u001fS,~G_UO\u0007\b\b;+>Kd\u0000\u0015\r\u00194\u000f\u0004'Ǣ\u0019㠈DYԨIC{\u001cPxUHɝr]*9ދ\u0015\bLX\u0003:,\u0007)T\u0015Z>;V\u001by!)W\u001fЩ7jr\u001c\fGkc\u0019?\u0001PGjE\u0014#2z}c\u001a7\u000b QE]5\u0016 \u0010j\u000bjԅ\u001bk9k5\u0002\u001f\u0007_T8O\u000f\u0001W+x\b??K\u001ecO\u001d\u0001}#じ#S=KD\"iR\u0005R wtQq(kU\u0013\u0016Dd-\u00068]\tĉ|\u001e,U|#<@O\u0014#N#\fԄ\u001f+79}IJ\u001ex\ta\u0010j!q$b\u001cTg-\\TO4\nҺˎaɥ@Ԍ!R\u001c~?๿_b_c\u001bH\u0010˜\u000b?=G0K\u0007}eIy\u00036_Ɍ\u0011&P\"N\u0010H}\u001cE\u0011}uhHg\u0017\u000ba|Iptr\u001e0W6\\V\t \u001fIJl}\u0010\u001b\\?0\r$Awp/L%N\b9q\\Q&SȯҸ.*ˢҨք\\w\u000b\u0005s\u0017Z'\r^\fAlH3>\u0000\n\u00074V'_OI|\rXQʩ\rcQiBeaT\nښ̱\u0017Wm\u0011ZӤg}\u0012\u0007\u001f\u0007_\u0015.އ\u0007;xSϚ\u0013DEkt\u0004\u0003Z\u0003t6}XkT'=)1l9](v\u000fFM\u0010‚\u0015|-F\u00005\u0005.Zm\u0005lҊ\u001e!@n4VśG\u00176\u001a7s`M\fy\u0015\u001c\u0003B\\yL\u0010x^k\u0005/\u00162`d\u0007Cv3Vc\n\u0011ZY|+[\u001bk[!v-\u0019D\u0013+64\u0018N4\u0013I}fϜג\u001c+/XC\u0002\u0011C\fLd2\u0014:\u000fgrR\u000b'WVk\u001b\u0019clx\u0012恄X\u0004嵭IӞ\u0018\r\u0015cZ^CIJ\u0005\u001e\u00186h-,\u001e\u0015{h\u0007\u0015\u0012\t\u0019'\u0018=B(4ߍ\u0017\u00070\\qpCJ38\u0011.\u00028\u0017\b'!\u001b\u000f%F_\u0005\u0007JƹdQ\u0012I\\Ha!9F/\"\u0012N\u0006]rB5 I)\u0007I]|vw\u00053D̶T\u000e\u0018ۍ#O~U%O%\n\u0016sE2\u0007\u0011OEA\"\u0017:T\u0018?Ͱ\u0005.덴\u0012X$\r\u00150L55\u0015f\u0014\u0004m*χ$\u0019\u0000/Z`qۤ1\n\u000e\\A\u001a>*\u001e“`\u0018CQ\u0014\u001e+UgV \\`II\t9~4kcz鲩X(\u001fcʸa&J\u0011jR?\u0016C\u001fWZgcv\u001b\f4\u0000s0SƂ0\">\u0005\u0011\u0006˧r9EX\u0011\u0007]ؾf6%\u0004\u0006k\"j\u0016+'w\u0000\u0002$Ă}FHW\f:-\u0004Em\tp\rF\u0001\u001f\u0007Ca\"@\u0011\u001cNE\"+p&\u001d'P֮)A8`Z\u0004?̹1>{N*x\"+Hwݬ\u0011\u0006C\u0006Q^Ʈ`!V\u000f\u0001\u0019Ԕ\u0003\u0000C%*\u0006ZL\faWH\u0003o\u0004\u0017\r|\u001b\t\u001a(K\u0005r@\bP\u0013\u001coe\u0017T\u001eTw@\u000b\n\u0002;\u001b\u0002#f\f&dvDgI1 Ark0\n'A\u0007NM\t\r\u0016A\u0002vXW\r;a2a\u0012K4\u0007uwq\u0002$\rIQ\rgl\u0017\\~B\u0019GUs\u0007gᄄg\u0004%k;\u0002\u001cM4\u0016|2`$\u0007*H|j\u00010\u000e\u001dqœdUNr\tc8)\u001e \u001bR\u0006\u0004(\u0016X\"\u000b\u0004C$\u001a\u0005s^\b\ng2Wfu\u0015\u0013+1eZmxy\\uP9JD\u001ezD\"\rPEz|40Q\u0013\u0003wP8/iX$^⁼n4SJFH%Yr%/\t+\u0010$~\rßj\u001fM(\u0000\u0001\u0002\u0007ݰ\fc\f\u001c|\u0016\u0007\u0002&\n$ԡS 0abddĺk%)\u0015\u0001K)\t5Rhai+\u0000%\u0005yB\u001a\u0003~\u0014z\u0000\u0001S\u0010F(1\u0018D1a(ѥBЄEZaM\u0012#|\u0011\u0011\u000eť\u0019C;\u0017Y\u001e\u0010\"\t5D\u0014\u0013QԪ.\u001b/Y-z\u0006.|[_%O\u0002\"ЩV\u0005Hy\u0012\u001e(!\\.,c_q\u001f\u0002-\u000b`gbb \u0018\u0012\u0000\u0002p(\u0014\n\u0003EA8\u0002C\u0012h`\u0000d\u0014\u0001\u0012\u001f\u0014\u0000\u0002bLB\u0012,\u0006a@)\u0010\u0006\u0007@\u0000\u0001 \u0000\u0001\u0010\u0000\u0004\u0000\u0016Pvȁ\u0010n\u001dD]!\r\u0010$\u001fp\r8m\u0013x\u000b\u001a\u0005m^Z{\u0003k\u001cԊ\"7)D\u001ai3\u0016\u00109:So\u0014]3:\u0010k\u001c\u0000{BJW?@2u񸡰NI\u0003r%M(!v@ێmHȻ:#Qď$qP1y2P\u0006z?D(9\f\u000eX\u0001R\u0010U\u0003x>\u0012ҁ\u0012\u0005\bUV\nPKT4\u0010\u0011\u0005\"Za\"CG@D]Ty\t\rlȠuTLMb\u000fEB=Й' \b Qgj\n \u001ar\u0003P\u0004\u000ekM@*\u0005(h\u000f4 Dց\u0002>\u001dPHȽLX;\u0000eaGxɒ\"3m/\u0001Bj\u0013i\u0012]T|9'Ie\u0001\u0002$[[\u0002\u0010\u0019\u0017 iUp?G@46S`/\u000e40dܙZo=ijW!>eЙZ\u00187xL\u001c\u0013\r/@Z%\u0004*\u0017j)\u000b~SՃ#=e8D!-@\u0000'x±J\u0001\u0011\u0012Q@]P!\fRl\u0017H\u0014\u0004\u0003nWA\u000b \u0013P}-p0}\u0014\u0017Ҵf\u00121P\u0000)\u0010:\b@)\u0004\u000f.8N%\bAK\u000bī]\u00133;N\u0014\u0007.>\u0000>,Pb(!\rwCgjY\u0016+D:Sۭnp*\u0017N*5)f\t\u00015M2ȅ\u0010\u000f4\u0016#@',mP\u0013>\u0014eߘ՗J!M\u0012H'}y\u0002\u0006*! \u00124\u001a\u0006\t\u0000E\u0010\u0016߀L\u0018\u00176S%\u0019H\u0012BM8fhGgj\u0007\u0016%\u001a`.\nԟS\u000f\u0005d0 Boc\b\u001fd[GOZ>r_}P(\u001a9Fͺdb+MBhO4x\u0011J?\u001bY\"jahpVSqU09r)n[/@{/w|z~Q\u0012ѯK/Y/6HjPp\u0000*Fs7j_XUe\nD\u0000fKL(\u0017U\u000fzWkJDX<\u0013E?''\u00049_H:;Ӧ,\t|QՉY\n!xp4Rʷx(M_:,1CU\u0012\u0003GmىNᮢ'qT[yQ\r\\YzD2^8\u0005׬\u0007pS\u00000?ng]`\u001e\u000f*\n٧36?\u0001*G6ZHҿnے8@\rZ\u000b45/:S㥂i[q!kZ\u000e8ևib\u001e45\u0005n@S+!\u0002M\r=gjBh\u0010\\#\u001es-X4k5Uvy:.QrkZ3\u0003[\u0010&'A\u0013\u000f;m\u0019\nP;i9M\u0003xQKuk\nG\u0004\u0006:[{'\u0006\u001b\u0000hך[eW2\u0005Z1|k&~WSPCJ\n/۶\u0018W\r,#QJv\u0005[\u0006^Bҧ2M\u0010m\u0007\u0014W\nC\f\\K+)\u0003\u0006ᮣ4EWp\u0002V\rD+4\u000ecZMOe!DJ*\u001bX{S\nM@Ss\u0002\u0015~rVNhzt\u0019@@hjf|;C\u000545c\u001bj&3L8v74/45\u001fu\u0016\b4HtAF\u00154Ciڨ*ET\b-/J(iZI[\u0016\u0015yt4`\u0003\u0014j\r0Vlؠ\u0003\u001aq@?H\u0014\u001f\u000b\u0002]ZjFU\u001c\u0010IԄ5O\u00184\u001a\u000b;GOKg\u0000\u001eN4SISD\u0002\u0007s.l\u000b#=`V\"{Px`ۚd\u000b+k\u0012r\u000b8\\\ro6\u0005Á2\u0019q\u0017$\u0004\u000eȉ11ጏ\u0000O\u0012K3PN1\u0002塯?%p,\u001b\u0005g\u0003%\u0017Wt.}!\u001clHl!ҳ\"&@=/}H8H\u0014\u001ao\u001a\u0017xP#\u0016̖u{n\u001c#7\r:%s\u001c\"5%\u0003Rg}\u000bBt)\u000e,Ɔ\u001am7\u000bH9'\u00075Fu;e_\u0016}\rJ!\t:t\u000eM-{@B:\u000etߒ|\u0003eF:-fS㚱SHu\u001bQ\u0019\u0016@_L[y\u001b[ߒBY[\tMOX(\\n5e\u001aT\u0006^:s\u0011ֲ\u001ev\u001aʜՎGrr&ѪD\u0014[(|S\u0002SԮ\u0014An!(`\u000b,P~\u0013oUx 6 h\u0011?O^\u0015#j!\u001d\u001b$UZy@Ӌ\u0019q`_L#%J\\$w.{\u0002A~_1+(@〠2TᏳ\u0016_\u0016[\\W\u000e\u0000!\nx/Ղ4&\u00128\u0005b\u0001\u001a HP,\u001a4\u0014JEW8nf8\u0010mM/ΐMO,omj`\u00154\u0005ljؖeZ\u0013r\u000b\u0007^ۚwȋ\"4eg\u001a\u0002:\u00076J\u0018[ Y̭-|Q9<(!N\u00033?,Py\u0015\u000e\u001b '~I۱!\u0005HPq+az$\f-lO\u0017 +\u0005\u0013B\u0019O\r\u000eޔ.A\u001d\u0005N_Te\u001ccYj%\u001a=_i*\u000eu{W\u001c\u0006\u0006l<{$4\u00107ca5[6\fEm>\u0019LЦ-38)\u0017Nv\u0011%\u0016n4'\u0000\"S\u0017A.֡\u0018ƿ\bD{v\u0001\u000e\u000f\u0018Zd\u001d\u0002n0hծ\u0013iJf֘M\raׂVׂ\u0017%\u0007VJ^%э M_. y/\u000bW^.\u0011\u00078c\u000bQ\u0003T^(%*T߀\u0017ŨCOUp*kE\u0016~|-\u0002\u0014PlT\u000b!Q(6\\o\u0004\u0013+GzR\\*s#\u00041p \u0004^/ݥ\u001f\nO\u0005\b\u000eb\tLL⏦\u0010&eN\fpl+`'XL0Bt*\u0000j,Kdfo5e*6\r%6&ƷL:`aRß!Ĕ\u0010\u001d\nN#?\u00066¤N\u0001pe_\u000e4\u0014IO?()'\u0017\u0015p\u001a\u0014\u0010R\u00063{ꔻz*\u0003\u0012\"ӲP/458@9@/\u0017U+՞È[3\u000fMmiŗ$נߒ:oS\u001d\u001f`\rr/Sˁ\u0013dj}8R܇DE\u0000\r*Ie\u001d@DP鮸A)mej-ט,\u0001;\u0000\u0004iXաZ\u001a[eU(\u0006+\u001bcI߫\r\u0011xG\u001cVH~E\u0007(2706 N^-'6$_\u0000\u000fV%4\u0018}`@k\n\u0016pbEmB\u001fDUf\n,1k4\u0010xk\u0017/^҅O,]qNG\u0010\u001b`NWv*\u00033R~?nsK\u0012$\u000e\u0001q,dtAOD12Knq@\u0000z,\u0006\u0007\"0iP}\u001aRg(}\u0000_R:O=w>\r*#~Ep\u000f07ξVl`Ԋ*c|\u0019O2\u0004UFwC\t0\u0017\u0015s|\u001b\u000e\\TKo)\n\b曤\u0002PԚ=?v\u000eE\u0007 _7\u001d?$3k\u000bJ蠿L\\d리\u0014y\u001cW|hc\u001d=\u001f_j\u0001M\n;\u0000\\\u000fU\u0006x~\u0003;Tk\rP\u0019~cj\u0019[SECxsŹB%\u001fwUJ\t iW|\u000b@\u0016\u0018\u0010eWTK\u000b\u0016K9:a[ 2`W7H%ō\\\\\u000e\f7\u0018w%2:\u0002\u0013z2\bg\u0002\u001cXX\u00018}\u0003'S$3󕘎\u0016cxA)\nf<_\u0006ZT%G񁞲\t\n%,ϗLUHE%>\u0017qEؖOnb\\ˁ|n!N\u0014Ɏ\u001b2\u0013o\u0007:H7IS`\u001erRGž\u0001N>NY\u0005\u001a\u000b`\b;\u0000\u000e،e4DA²M\u0002\u0004ZZ!\u001fUi\u001bS\u0006P.Ū\u0015Qvʍ\rP\f*DiQ\u000bh0i\nRВ_돦U:-?2/!ʛ2$2@\u001e4@o\u0007!K+F)!M\r\u00125\u0019j\u0014]\u0014H\u0017-^\u0001\fRĬ\"\"n*?2\n*:]B\"x\"\"n\u0001\"L\u0010T-WLq0[-YԢB w\t\u0000\u0007O\u000f !wX\u001c{E-\u00072$$I\"Ñ=_\u0010\u0006<=_P\u001e\u0005O!Tj\rM\u0014H'\u001eܔ'|~V杹+\b\u0000n\u001f9?2TT90N2&DSV\\\u0003/m\u0013\u0016Ij@N;R\ti+e\fbeY\u0011T:\u0001H93:\u0017\u0010*|d\u0011\u0001֞X\u001aUl\u000e^\u001dRR2Q\fBS\\5\u0016\u0002\u0018V0O\u00108gی[P\u0016A\u0015p\u0003UuPU\rYP`8%\u0005\u0004\u0007%2.+\tj\u0016^)\u001c̭Q\u001d|E(M(BKT&T0|XU[b\u0007> )x\t\u0019\u001d!TuN\u001fj|\u000fU~\u0001}k\u0017\u0001\n$\u0019UAD\u0015\u0019\u0007r(e`@C|؛6WӸU\u001a\u0016:l\u000e;饭;\u0002\u0004\u0005x}\u0011\nBBBc-4X\u0003t%:\ruՓ\u0003\n\u0016!\u0015X\"fh+#\b7i]\bS\u0006`-\u0004b{7_\u0000\"VImQ\u0004 \u00056;_+hN\tFeh\u001a,M\u001c\u0006P`\u0000}`ڌ/VPs\b>(\r|\u0015TYy\u0000A::Wq-K\u0002\u0012C8[,Kc:`&\ba\u0010eY\u0019\u0013*clX\u001b\u0003n=[˿R\f5f)kRLئ\r~L*\u0017WBD0@\u0019\u0003@?\u0016(\u0001PV\u0004\u001a29Jx_Ň\u0005\\\u000e'V\u001cG,XeW(\u0017(\u000eȗ(iَ$\u0010\n\u0002\u001aj\u001dȵPyC[\u0012OŤ\u00124H\n\u0011@\\Dܻs{\u000b>p͒\u0001c\u001c󔹐\"\u0017jqX}&\r\u0003;\u000b\u0013\u0018-SF\u0016\u001c\u0000\f_!o7e\nvR>͚SFS\u0002njf\\\u0000i%ꑿH\u0007)KEM\u001aql|\u001c4\n~\u001cM\u001f\u0002PCgԁl,\u000eDDDDux}c\u0015INVNMNz\u0001D\u0006u\u0005\u000b\u0004\bhY\u0017&\u0007uPu-su8Ʌ@h\u0003ǣ}\u0000}XxdPaR\u0000\u0014-\u0018%;\u0018\u0014{\u0007\u0002\u0003*7`y|,֢\u001b\u00019uV7oav޶\f\u00067gXyY$\tp(\r|q!\u0014&4@J(.\u0011)G\u0004`\u0015d]yf49D}Wl!ʣ\u0001bG\u0003|<$\u0010Qư\u0015w1$U\"N\u0003n^v\u001eoB\u0014ye\u0006=\u0012\u0003]\u0001jHi\u0017\u0014\u000fM\ttE<ԂB\u0012-\u0016`\t/\u0011\u0013JK\u0005\b'\u0014-\u0011ٮT\u0018ET\"# x\f:\u001c:`^Dk&\n\u00009eW=A\u000fm&HG^\u001b!9\\\u001bڡR\u001c\u0012\u001d\u0014D8wL\u0000Xs\u0001͇0@'hZ1\u00040r#1YZ\u001d\u0016r\u001ar\bJED̳3SWH(*RgR\u0014ae\f\u0003\bYt\u0011g\"\\t\u0001aX)\u0018zPԝX\u00132dt\u000e\"pFAGDaʓ&cN*7\u0005\\5\u000bj@7q3ŵ)sQCQ!Ci;\u0000ii\u001e\u0003YU0dU$B#,)R/9ฦ41yIʄ6~ 2\u00129r|\u0013\u0003(\u001eWł88ab*PӍ\u0012\u0013\u0012Q\u000ei\u0001uG\u0014s\u0005RBhȼ8vjk<\u001805ו2W`K\u0006J\u0013C#$\b\fl\u0005e>5IJ\u0011Z\u0003\u0010#\u001c>rY1\t2k\u0017@4ԭ)_7\t\u0006tGJ֦ljPY\u001cF\u001cH:y\u00010KMuu]E_]K\u0018aq=/1\bNND\u0004\u0002Yf̖h\u0015~\u0000:\u0000)i3\u0010E(PԖ\u001d\u0012qO\u0016*\t9\\\u000e\u001dqB%\u00122in='M\u001ef9k\u0005:\u001c)PX\u0019k[˩nΗN;\u0012\u001eb8P\u000f\u0017\rvOE&\bT\u001axnyPj\u0013)\u001e\u00194e\u0000@,\n..&1\u001cX\u000b\u001fMP@\u0003\u0019\u0005;_6\u001c@ \u001dOI%H%\u0014(rrS\u0017vU|\u001cU;\u001bU\u000fWT\u00173g#\u0018/!~\u0017˳ɬb\b?PN\u0017\u0001\u0015C`h8xL\u0005t3\u001b\u000f0\u001bV\u001e\u00008%B$O\u0018\u001a2x\u00174z=ʐK\u001bh\u000e \u000026qȳB\u0010̠5 ꓁CI\"9\u001a\u0012\t4\u0004,\tO`\u0017?09((nB<\u0014\u000e!47R(/Ѡ\u0007\u0003:H\b\u00151(\u0019n\u0019nb\u0015)\u00003x (\u0000m:\u0003n\u000f8/M̙.DmC)\u001e\u0012g\u0000 ~e\u000bsU\u0012\u0018.B\u0016!EB#T<\u000e$\u0002Y\u0000(NET(<\\>M\u0002}F\u001d4J0VhP\bل\t*\u0013G\"G0\u0019L^?^S\u0002B|;S>zZCӀ8m!v!ݖs@\u0010ґm.V\u0012Xքdb\\:A]GD\u0007Ċݑ@:BQI梪\u0017\u001c\u000eA#ZBq0i\u0007Ru5\u001ej&\fv<\u0013\u0015عd\"3k\u001d\u0005\u0011Z0\r\u0016\u0001V2\u0010bBW]hwgbN)FId\u0003\u000fT$\u001b\u00129Yx\u0006O\u0005\"\u0018JcKi0\u0001\u0014\u0013\u0000R7\u001aR\u0012ɠRuH\u0006Vn\u0018L7\r\u00168|\u0014\u0006TBҠ3\n$\u000f\u0012XKB\u0002oܶ*q࢑Ɋd$lWaȸ|t\u0007\u0015@0j{\njzb5G,cL\u0012y\u00028ѾuШ\u0014klpB]L\u0006cq\u0013n%\fYR\fHi\u0003+Өo\u0010\u0013t\u001c\u0006/aR\u0012N[)Xn\nGD\nJS!Y\u0001 ;#*\bP \fB\u0003-\u0003kշl\u0010\u001d3 \u0010-A\u0018NVg\u0004\u0002Vp\u0006\b579Uoܪ^Xp/\u0011y\\p\u0014\u0010Y~\u0002zM0\u0010\rEi$\rcH\u001cN\u0000D\u0017Qbjz\u0016&t\u000f:\u0010\t؋\u0012۫h\u0013\u001dkd%tM\bW@Ic\u0017KN2.\u001dK؈6@ٞ~56\u000e\"C\u0000\"m(\u0001\u00129v*7\u001am\f\u0005m\u0017J\u001d\u0001$۱\u000f3hp$@*z
|8Br?^ef'b\u0018\u00110\u001cud/5-\u0012f1\u0006@p6aL>\t\u0018t9#\u0000%=n{Tm~\u001d\u0019\u0001 [\\6't\u0001y**FL)LL\u0014\u0012i,\u0015h`\u001eg\u001e:\u0016e\u0014:?`a\tK\u0005uT\u000e\u001a:\u000e\u0007\u0010\u0002&Fh+1Fݟ\u000e*p-ƪ\u0000 8B\u0000d\u0012% a\u000ft\u0005x\u0006h\u0003椎#jDC0Z\u0007DQ0+xy@\u0005IV\n\bp\u0000C^1CݖB*DeG\u001f.H墕\\\u0010.\u001f\u0000Д&Z&V=\b$\u0018\u001bݰQe;k\u0010}\u0004\"l5[,\u0001X35FEʂI\u0005BU\u0007\u000f.\u0011\u00047j7Is)GC\u0002\u0013C&q<9Ltf\u0006\u00116ќR/HP$\fJA}X\u001d\u0013A'\u001b\u0019\u0012φ1W\u001f\u00009k\u000bޟ'a{KvV%O\bˡ_j\u0013\tl*I (\u0000\u001bw.Yp`\u0016P\\\u0000\r`'Vr\u0005\u0004z+\u0007\u0004\u000b|%&\u0012\u0016\t0\nv\nv\u000e@B\t`W\u001e\t\u001frvon`b~r]\u000fqخO,\u0007TYfVX\\L֝\u00125H]feb\u0007[\u0016Ef\u0012E ~Ck(9-\u000f\u0007F1\u001f\u001c'\u0013C\u0016e|\u0011e\u0011G>'[,]W]\u0015%Du\u0005\u0000XW-\u0000TsY?PŁEGE\u0016/\u0003.^\u0004x\f[\u0011\u0013⥻\u0000~:\u0012/[\u0013/]_zJbϊ\u0019\u0016Kj{\u0012\u001fG,F*Xwulg6ϴy%ɥɥc\"K?\u001e~t\\q\t\u000b&KWq驁E9ȥ0#~\u001a\\z%rʥ'/K75K^ݥ\u0004~X@\u001a.\u001d}c\u000ebK=Pn\u0002QnO O0.].E.D_\u000e\\9K\u0011K'qKdZ\u0003\u0011K/!>\u0016.h7{:k}scw\u001d5XOV+\u000f3I\u0018\u000f\u0014^PػYp\u000bZ˦蟡\u00172\u001a5 N,1\u0007nF¯<\b\u0004\u000f8Dœg@>~1.C\u000bU}\u0006daWد#\u0015ž5JaO\tU,Ό2\b?pc|-6\u0014f\"6\u0005K\u001b\u0010u~kYFkH\u0017UHт\u001fDjo`#\u0011Ή RB\u00035*\u0003΁c17ABa)<3kߙđN9FNlkm\u0001iإ\u00158\u0012hkɝFk^\u0005\u001euX}7Ƣ\u0016\u001bȐ\u001f@IR(\t-\u0000\u001b\u00161`\u0006\u001ef)UȐ}wVy\u0006jnXUVa\u001bd9g\u0006ϡLt\u0014A\u0003\u000bRkɍK_o}\u001deZ!\u0000\u0007he\bz\u00103+\u0012b$U<〦\u000b$f&Z\u0002I\u0011ZCKEF\u001f\u000b%_kH`\u0014\u0003\u001cЦA\u0000\u001eJR~\u0019K\u001f4?OK,7HJ2T\u0016pb8s\u0016rL\u0018F\u00161E\u001a\u0012c\r\u0003S\u0005+1\rS\\>«D\u001ch\u0006>)=H)g/RJ1\u0001bw\u0019l\u0007*2ܷ\u001aUbVU?\u0018XLt`-[QVeG^ۮޙ\u0003Qp\u0001!xa=\ng烓ȱ)\u0006\u0011P\u0004c\u0012\\\u0012Tr[s[>::NW<;NO\u00078\u000f\u001e$ED\u0005\b-1D!\u001c\u0010*.~nK\u0004T\u0013s&ak_\u0002T?A\f@ub\u001c'\b\u0002C\f?\\Pנ\u0000Ivh^\ttg\u0000ĤDih\u000bb\u001a\u0013l>\u001a-\u0000\\@\u000f4UlN\u0001Mf\u000f׼z/\u0013mZF\u0005\u001b\u000f\u0013f\u001db@J\fv\u0001:\u0014\u001aM\u0003Y\u000e\tcX((\u0007 \u0006֩Q9U\u0006ӽX9s`H\u0016BmhlRv\tV\u0014\nR;\u0015Qr\b+:2k^\u0006cV\u0007,\\\u0007}\u001f_\u0015\u0003R10$:%\fPYطʰ?j&M2\u0011B3\u001clH#I0B(G$Hg&&2.\\F\u0012LJh}\\`I/\u0012PP0/\u001df~\u0000ѝ6\"z<&MZ$\u000f9m&ᛈJ\u0006.܆EA\u0015V]*-DOZ \u00108`i\u0004\u001f8%\u0011*\u0000Zↇ\u0016Hzq\u0004\u0014c8Y0\u001eq\u0004\u0000`Zagt\u0019(\u0005\u00024FTP \u001fNB\u000e3\u000f\u0006\u000fxx0ll!5t \u0011\u000e:S\u001cZl\u000f\u00171\u001f(S%V+\u0018ʉATFQU\u0003JN(=$\u001a\u0001Tq'D8A\\?41'jup\u0010a= ^'\u000fȈ(\u001c\u0007jR7 \u0011!\u0006Ԙ,\rb \u0016\u0011\u0001/x\u0001#9$a\u0007\u0007\b^r\u0012kI\u00066!LB\u0003%\nV\fg\u0002GmĂaE#\u00070\u0005*=/(\u00179b`\u000fe!Jl\u0007pu#\u00025\u0018\fQ\u0015\u001f^}_,*]/vpHaM!|M\n\u0016-*\u0015CrnH\u0000\u001fSC5/\u0010J4FOp$\u001f\bSJ\u0011>b\bT\u0012\u0012(_\u0015&AKU/R\u0014JsjF$\u0003\u0011_&\u0000քM\u001c\u0000PE\bͷ\f @\"*`y1$^\u00078x\u0007Y]I&\f5/P\n%IEYJ\u000fVa\u001a=\u001c[V(Q03ÈA\u0011E\fJ\u000bb7~\u0000Q@f\nn\u001cd\u000fxq\u0013•@\u0000$6$1L9%\u0013$\nAY6bxuץ含\fY\u0014P\u001f\u001du\u0010fZAz\u0001\u0007ݲ͵]\u0013x>qƑjH\u001aN4\u000e0h\u001c\u001a\u000f&?\u001ak|y\u0002׋?k!볂t.\u0006\u001e\u0011|ȝ6IU\u0013ãl.BY10GL\u0018;TA5\u0018\n\u0016u)l\u0004([\u0001h\u0000okA۵@\u001f0xk!\u0010Tr\bg+\b\u0004L`\u0015V\t;BšhpBFФ\u001b\u000e\u0014\u0001k+:6,'\u0010\u000e\u0016D50in\u0002\u000eA\u0001X>I\u0000WB$!.srMi%_:n_O|J۹r\u001f:~\n\u001a$H\n9\nI˵B5\nIƆZOևlb\u0003\u0003\u0015[\b,r`\"T&\u00111=\rM\n])6\u0001`Pg\u0012~\u001et_,jȞ\u0004p\u0012eY⭪C\u001e\"Ʒ]m\u0017\u001d\u000bm\u0001=}TTϜ\u0002D\u0004Y,j^8qk]JO\b4)S2\fB\u001bE6J\u0002\u0003`=\u0010@Y\u0015\u0017Dl+\u0000\u0018GI+=\u0004|b@Z\u0014\u0010n@Ͷ\u001d\u0005ȵ[o*\u0003lh\u0007ő\u0019hP\ft`h^M+ܔ6qu\u0013\u00106\u001dK\u0013Sd\u0002d\u0001\u0002P#\u0004ެkޏ\u0000\f%\u000bN\u001fal\u001a\u000f\u000fHMĂt\u0018n\u0012m\u001fl\fm7\u001ds.?^=8\u000e0\u0015:t\bB10pz6chA\u0003V)\u0003!\u0017\u0010mZ\r{4!\u001eAJuH̹\f\u0019]S3\u0019ٴDTr\u0014\u0013ZL\f#Jތ\"\u0015M\u000bKQ\u0018\u0007TR&`̥``HnSH>ۭ`gV\u0000`\u00170\u0014E\u0004{'\u00129Ā`i`WO{\u001bخ&g(`\u0000X-J\u0010Ru('> ~'-]\u001f{{'~=\u000e)9\u001d~?\u000e\u000f<\u00041(~ÎI\u0000$g\u0012_(A#\\\u0017fP_{Ml\u000eۿ\u0011&\u0015\u0007iZ\b\u001f׃'\u0012%e~\u0007gKg}V/=4^z\u0006[t\tH[VMYK/!\u001b\u001a^za\"\u001e I^l(\u0014\u0017\b\u0012\u0006\u0012T\u000b\tvx\u0003\u0015㥣\u000fKLK_E\n/\u0003\u0016^\u000fT@K/\u001f\u000f\u0000\b/}$^8Het\u0015~'KWD8ǩ\u001cU\u000ej`ZkTg?u-=ž`aX/\u0016+۔\n{~g'9Ro\u0014\u001c\u0004\u000bBaS\u0016\b\t\u001fj\b\u0007\u0005ћHgCʡm\bp~\u000e\u0001\u0007f\u0014\u000e@!.úKS|\u000fH4\u0015 .\u001586;۶/=#*H\u0000Dyg\u0002Yr\u0001\u0013\u0014'g\u001cԃ;lB~\n0\u001aVζ6`@ZPM:lY\u000b\\;9|^\u000fq\rDa\u0002\u000e\u000e\fY\u001bw!0,p\faP\u001d\"Ħ\fi\u0014j\u0002\"\u0012\u000e,e\u0005'(!6;ctT\"Hѽ\"?\rN-=.lnj\u000e\u0012\u0013^݀׺\u0018\u000f@V\u000f1* ِCV*ìG\u0012AHπ%f\bL9Z\u0012M\u001fl;\u0004lF4= jC@{0#ͥP\u0011d\u001a\b\u0014,\u001e56}\u000fm_bWTma\u0010َ,q[X\u001c߶tyUcX\t6b:\u0014~G)46ߨ[M@4Jڂ\u001aDB\u001bdx\u0003%bhNY^\u001e\fƫ\"\u0017vKu=~W\u0006W\u000f$8\u0011v/FmA\u0006 \u001b\u0004\u0014\n*@4q`\u001c@\"\u0002Jq`as\u0013.Sj\u001c \u0003ԍV^\u0011E5dIYiZ\u001d)F2ߔ۠\u0006o\u0002\u0007`/d0h^@53g\u0002\u0007(I\u0001\u001at!G'~V\u0018A\u0015\u001ey&ڂgQ\rU`\tA߽\u0000)[\u000bvH]\u0004I\u0001r\n.)Dء\u0006J?\b배d ZB\u0019\u0007`<.ğb\u0019<\u0010;\u0017\u0017\u0013-GF\u0006[}>HqU(\u0015n\u0000\u0011,h\u000e\u0000!,Y#!\u00157!e-\u0010#\u0018\u0014T\u0014\u0004Ȧa$\u000f\\\tǤhE\u001ejOzؙJL\\zd;ʻs\u0006_\u001e9\r]AU\fVZ\bJ\u001c]\u00079L4\u001d~ LY\u0015maP S\u0014H͚M\u000bP;OX\u0006\\C2H\u0001ft\u000e\u0010\u0019Α\u001fوlBPg\r?Voč\u0013da\u0005;Յj)\u0019fQ\u001b}\u0004\u0000\u0002] \nG\u0003F˦c\u001c\u001d~@\u0016\u0016\u0007\u0013\\\fx\u001a*d6$F\u001dy=bHC|\u0000Vg{EY\u0006NbS\u0010Y05\rM\u000b\u0012\u0013p,\u0010\u0016H\"yl3t,Z9ya~`/菍낎\u001dkeo\rac\r*vQ\u00032\u0004A\u0010VH\u001f\u0006\u0010\u001d K5 \u0015\u001db\u001cZz9f\u0000g\u0013\u001a\u001e\u0016R\u0013@\"\u0015Yr2\u0014uE\u001d\u0018ƃ\"\u001aAǎ c|<^Ea@\u0002\u0011\u001ci|2UG\u000f?\u0010{\u001ebˣRl\u0015\u001aY\u0017*Sg%L9\\?]`Ӌ~E6r\u0018\nnz\u000fdO\u0012`C\u0010F-b\u000e̘\u0015\u001a\u001cM\u001dq\f\u0010@Y.\f\\HX\u001bjɍHc\u0013Q\u0010ȘU\u0014\u00010O\u0012]p١G8IHFЪW\u0006B^٧7H\u0011\u001a܂yq$.X\u0017\"j<鴧6BJ5\u001a,\tǨ\f9i.\u0000\u00078Mk\u0007\u001em6G/˶\\Ar!k\u0006c\rޔE\u0016Xia$\u0018\u0014\u001b\u0007\u0005pc9~\u0000\u0014C<\u00048p\u0001 \u0002榋!\t\u0017`:\tzLcR5\u0006{\u0013;,*IwsB\tTjCc^\u001a^\u0003s:~n¨}ê\u000b\u0003F7\u001ff\u0001!#\"\u001bGs1g\u0003-M\u0017\u001a\u0011\u00134k\u0010E)=1ajM)5f\u0001`*U\u0006'YX=`.D٥\u0002)fd\u000e/nr\u0002=$l^\u0003`\u0006x\u001daf\u001d\u001e>=\u0001p(;nI]r##)q3&%-\u001dIP\u0006'C˦\"\u0000&K5\r\u001e9~܇\u0015\u0006Œ$&(1P\u001f`4n?h\u001dnmԶ\u001e}S\u0011\u0004j\"p\nJFަ>cű\u0000xIqB\u0007m\u000fȴf;Jebш4J8,b\u0003\fB\bDŽ(Љ\u0007u\u0016K\u0001>#\u0001\u0001\u0015@*\u001f(G\bXI\"F\u0004\u000ehC\u001a*RC\u0004\u0017IJq$:&ldLl{Bnhش},\u0011\u0007Cl\u001bx\u001cN`8d?\u0015\u0016\u0000\u000b\u0003PR\u0000v%DXD\u0001`\u0018]\u001amȣL\u001dO1a\u0000)\u0007`'\"A)\u0012$5Cun\u0005kyv|\r8hNC\u0017\u001d\u001e1HG\"e0Z#i!Q@).XQ9)\u0016S(JV[A)\u0005ZrP%d-4\u0005\u0000S{Zh'ag@?l\u000f,*H\u000f\u0012W&_&gOr\b\u0016e\u0011C2U\bRX\u0011\u0002S\u001b0PI\u001cB6\u0003\"NX;\u0011[[\u0014(lo(l7\\ؾe!u=\u0010E\u0016\u001a'T*͟v#f7\u001f\u000fX\u0012\u0010\u0018\u001aL\u0015ưi6\u0012y\\Y*/ȂH֮e#\u0013,B-\n[OK'\u0019\u0018O\u0017\u0006`OO`NT.2`\u001c819\u0003\tve\u0013&]\u0014!f\u00140\u000b\b\f\u0006@\b\u000f\u000f\u001f\u0003W\u0003W\u0004\u0001Ÿ\u000f\u0005?\u0000~0~x0~\u0013\u0018\u001f'w<\u001e:<\u0019\u001f~\u001c~;\u0015'\u0016\u0015g韛.|\u0003\u0004A\"D\u001bZ(\u000eLlW3/\r\u0013C\u0013$?=\u0015.\u0015\u000b{Ӄ\u0006da\u0015gE\u0014\t\u0007X2\u0000\n3y=jF7,m\u0014zquR\b{\u0011?H:P)Lj\u0010b.\u0006\u001aߋc\u0011л3@\u000f\u0000P(CBaA<3'lww\u0016@lbo\u001bяAR\u0005(IgJj+S^'ҫ]\u0000<\u0007T\u0003\fM\b(\u0018,p\u0004aL\u00122=/3a#(#+\u0004>˜*dӪ\u0001 ͣ\u000e\u0004z\u001bq.\u0007pfۥqw\u000bk8әʝezu͂-0u\u001d \nʒ\f[ȥ\u0014H4=\u0010\u0018\u000ey\u0011ffeƬEY싧\u0003B\r@nMˡ\u000e\u00000HO\u0004+C3\u0006d\u001b10\u0015\u00068h\u001d(\\PRb\u0005\u000b\u0007\u0000\n8b^W_Q{Eyl΢=ߒE\u0015HIDR\u0017@h/kS\u0010h\u0000\"|\u0004\rw\u0006H\u0003!<2H~T\u0000P\u0007\u0012\u0018\u00152\u0018FF#\u0011UʑiCPn \r-IKܼ#YA)\u001e_GZ+C%gb\u00016=lV2WB9\t\fjl@3>MYjC7Ƶ(q\"M^\u0011DC\b*J፯&W\b3\u0003ɣ^R̎MdĞkzZGb-\u000b>)R;\u000f\u0011V\"^uD4M\f^`o٨Ӂ4zQȡ1̠:|R\"Rj\u00199R%r&%C\b\u0018l;8\fHD\u001b\u0015ȉ* \u0013%\f<\u00075^\u0007i\u000e\u0014ҍ\u0000Gzs\t+d\u0007*%\u001fZo*և\f3;zv-0&A4d\u0016\u001ciq\u001d\u0002\u0005\u000b?0;Ba\u001dLD\u0007`\u0010լ\fK\u0017eaJҁ\\\n\u0010\u0001d&d\bx\u0007c\u001dm\be\u001a\u0019K\u0003\u001f\f+\b/lֈYD[דmir6b2\u0006*3\u0003\u0010#xB\u001f|\u0012!`U\u0007ŞuNĉEF;ZT\u001a\bZ\u000fZQ\u00118|\u0006y)\f\u000bmh\u0013C\u0010\rUu\u001bUoel򶛷y[3|mbӮ\\\u0018^\u0013s\u0001\u001fX[ BC8)@ RV\u0006Jc׏$\u0010 ʾxAy+|\u0004\tOX9a\u0017BӱJdz\\\u0003o#À\u001b\u0019/\u001b}5\u0013rCa\u0014&\u0018\u001a\u0006\u001c; 84>Ac\u00065\u0007\u000bE\u0001\u0018\u0002P&A!\u0007\u0018\u001dv\u0004\u0004z$/l\u001fL\u0006Ż$4WF\rdG4fg9[o\u0004=M3D\u000f<7\u001cP<+`1l\u0010F>wޤ\u001a2b:PDDS0[&!\u0002#\u001aQ?\u0010Ĥ\b\u0006\u0003P\u0006|6?8iD'@H^{-/\u0004\u0011\fihw*krceD\u0012\u0013\fd~\u0001ļ`n\u0001<1\r߀\u0010\u001eenN0\tT*,B\u0005V\u0000\u000e:23)-\u0016d6]7bp\"\f\u001aiZ#:j͈\u001a\u0010Li!`;;Fp\u0000 \u001f4\u000e*\t#]vu׹\u001f\u0015\u000bf\r\u0012\u000e\u000e*\u0017U\u0012Q@'\u0010Y`@\u0019li@`‥W:\u000b $R)-fcb\u001c Fy?1j8q-(\tH\u00074\u001a V\u001e\u0013iB#\u0010l1e\u001ef\u0010]\u0016#\"\u000b'5\u001b*nh<\u0000j\u000b\u0011#$7=FĢՐ C\u0017#\u0006\u00146\u0016*\u000fss\u001aA<\u0001\u0002\u0001\u0019A\u0000\tiu \u000f-̴8xrEHKےJc\b\u0002bOSTH\u000emYh\">#kxj'|u\rD\u000b<}\u0018AV+io\u000f<()Ɔ\"َۦ^0έ~\u000f*p)\bLZ]\u0011q+<\u0000ϒV\"$\u0000\u001c`\n\u0010\u0007\u001c'\u0018jҢ~B\u001ajA/\u0000J\u0012\u0003\u0002dGT\u000ew&ܾz(Ch\\z\"\u001fʼĉ\fŲأX}?I_=\u0011I\t+\u001dIAn\u000fٶZ\u0012y5dTB\u0005\n(eX8Λ,SQ\u0003%JĮ]DFꪮ#\u0003ormӔɀh\t\"Ge\u0002\u0019`pD\u0014\\LG\u0014)O\u0017\fi!tH\u000e\u000e\u000fh\u000ef\u0018Mv\u0007YP*i\u0001a+1E\u001dFj@}b\u0016sb\u001c\nۇaX\u0014\u0003\fޓ\u0014jh$H h%LF\u0015!\u001c\u0011T\u001f\f\u0002H\u001f\u0010$\u0017Nle)l[2^ KUb.,ܷ2\"`\u0004\u0003\u0010\u000f\u001c\u00004Ej8Nގ\u0004ގHn\u0017mO\u0001rm?w~L~9?(T\"hR\u001bGl\u001c\u0012\u001e\u001f.\u0015ܒH \u000e\u0000,ݑ0ؐȹ$4iE\u000f\u0005e3E/'yƵMEFx:\b\u0000b\r\u0012qN\u0017U*\u0010jo2\u000bK$o\u000bR!${@ X\u0002;\u0002\t\u000b=jD\u0017ͩ\b9r\u000eecH,41A.CH)\u0004\u000b\u000e\r.?~\n\u0013̉&\u001cQF\u000e&:OK0\u0012١#hF8\n\u0010Q˂b~GؖT=N!\u0011\fI\u001b0$?Pd{\fI$\n\u000eH$AG\u000ehlt[\u0014!i*\u0007DX,\u0014B-!p\fQ06N:x\u0002T9Jĺ@RjQ?\u0010:qUHy˻QNXڎ2L如AqFT: .h\u0013f\"\u000fDeT!K!s\u000f 4SLg)i2#h3:\u0004NBn7B\u001c\\k\u00011\u0002!OI\u00150TcT(@\n\u0019\u0016^!i0inm|T\u001fl,\u0015\f2\u0019PEe0cEb#\tw\u000f'3݇.b5OJ\u001f`\u001f]>\u001c-,\u0003D\u0014\u0000\u000f0NJ\u0012lLgܠRa.X\u0001>\u0013S\"7'VmpYV\u0015&19\u001eH\b$r\u0001Q\u0005?tJ|\f\"O1'@Z\u0001\u0017\u0002\u0014\u0012\u0011HOTBSP\u0000 \u0001&\t\u000b\u0015\u00182\u001b+v\\j\u0004DK;\b]%~B'lj닼p&Ub)S^\u0010\u00021\u0001J\u000bT\u0011\u0000HH\u000fCѰ\u0000FJGڔڔM0\u0000AaLf28e\u001ew\t\u0004*)\u0000QFʬL'U\u0004J+[3E,zڞi춣BmԉmӅ\u000fR\tOW\"`4!|\u0012\u0007 HCZnC%lJ*A1H\tѰP%G\u000eUz\"u\\q\u0012JH\u0012RFZ\u001eKi@rt\u00032],u.4Ts]\u0003Ah{a+}}u\u0005?Ob\u0010qtrX\u0013\nrjQ+L)A@kQSJZb`\u0001s\u0004)\u0011Hg`ϵ`WV=1l/3\u00101\u0000M\u00033{\u0007cy0fulO3\u0007l/\u000eEP|*\u0013Ϭ}C[BsB1\u0019)oZgglk\u0002ZLbSH\n\u0011D\u0013D\u0019\u0007A\u0014v\\\u00168a\u0004@99\u0012O#\u0001`th\u000bև\u0000\bVZThh\n\tn>\u0011Tζ\b\u0006\u001f0ݭ!T)CsO\n3[\n?;O|bQK4a\u0014%L\u000bk;A-Z?vh1 \"A\u0000o`D\u001f:S=nU\"Z&rtBi2Ww'ͨ\u0006C\u0017$}X4\u0000\u001c\u0010\u0000%|I\\PP\u0005^iQ\u001fp;\\P;|N)(\u0014\u0002T2RKy!*\u00178\u000f\u001eǗՑDi54K\\s#Y©\u0014\u001eSmb\u0011%$@b\b\u0007R\u0016\u001ax!\f)L>\u0010Dt\u0012Wj\\\rCL\u0004KI_B^_ҷ闝d\u0012)3\u0012\u001f?\u0010OIP\u0013\u0010ZU\u001d\u0010b\u0001B\\9Z\u0012\u0016C;F\u0018w9U\u0001\u001ai@Ye\u0019R\u0005\u0006@Z*D\u001a-\u0001\u0007!\\\u0003\u0002Q[<\u0003x4C~fE~F.tS\u001fJ \u0014\u001c.Z\u0000T\u000b5\n>\u0004\u001e=vmAV\u0003$L\t\u001d\u0000;'&\u000ejpoL)=ËP6\u000b~\u0010\t\u0015IW\u0003@/`)t|(p\u0002#bH;RH\r#7*FMR\u0014Ѣp\u0012\u0000A\u00066n %\u0018\u001bpߗ\u0003S4\u0010H\t9!9r?\u0004Zc\u000e0*qB8M@\f6\nL\u001a>jgJy \u0003TF'=u\u0011\u0010\u0012(:\u0015\u0018\"\u0017\u001dQ<ବ~EM*\u0002dQXKF\u0000\u001f\u0018(\u0012p \u001bvDLvB\u001brD\u0019:*2\u0000À!\"\u0005EOfLfj!*`h\u0010ۑ\u0005S#\u0010#Dg&'ޓIW.0\u000e/\u000fck܃~\u001aTNPT2\u0016ˌq|zdC\u00134\nϼ\u0000-1\u0000\u001a-\u001a4ʲ\u001fn5&\u0000v\b\u000025\u0018qhD\\\u000e09\fv2:\u001fѐ!:\u0016C\u0014ŝ- W\u0012\u0019\u0003\u0002ZRRt\\#WF@͎\u001e@tA\u0000(xP \u001fS=y{}PtLym;\u0018Fc;Ƀ\u0001\u0000(\bLИZ\u0003Шn6\u001bNy݃]\u0018\u001c1z\u0004<\rǼ\u0000\u0015=`B\u0003\u001fXXV!%\u001fP(UZ\u001d\u001eۗmh AB\u00041v6uN\n\t3{U.nQ\u0012\u0007RH2\u0007\u001cl$V;q\u001f0+C2\u0014CR\f\u0011\u0015z\u0019ӆ-;b\u0000I\u0010ddɠ\u0013\u0006EM/vzԹ} \u0003R|\u000e\u0018u1:`\u0005j+(IO\f&\u001eN| EO5WB02%;\u001a9\u001a\u0012Ra{\u0004\u0006?,b7\u0012*o'\u0011\u001c\u0007sp`\u001d\u0007ߤX_|(3R\u0007唨(v\u0000vx,\u0012\u0003\u0019\u0006\u0018b2~ఊ\u001eq20\u0019y+1T\u0004P\b\u0019Jн\\G\u0005m\u0000C\u0018\u0005Q\u001eAt\fp&>r\\{jCjTw\u0003F\u0007K\u0004p\u0000LCW\no\u0001\r\u000fR\r\u0003dP\u001c%up\\\u0019#N\u00078M0/\u0001\u000e\u0010/$:\u000fPp\f!%0R/ԟSݐpy7$,@\u001e\u0001\u0000TUtZ\u0002*v\fE\u00066\u001f\bU\u0018\u0017U\u00187a@\u0016<Őc\u001c \u0011yG<\u0006[dӅc\u0015\u0005YH!\u001f9h I4#)4pWTe!2.\u0017\u0004\u0000)\u0010ֱi_\u00013 N#TZb65ʺoW\u0012m\u000fys$B:3H\n\u0016\fy\t\"\"&\u0015\u0001\u001a\u001dJq\u0012ތ$`'&&\u0018C\u0005\u0014*\u0011,\u001b.\\*\bV\u000b\u0003\u0001hE(m\u000e\u0013\u0013g:\u0019(x!\u0015%\u0015g@EVvr񖸽_e\u0015T\u0002\u0012\u0013*(RQTʣ6\u0011\u0012G:\u0019ϙś\u0011\u001dʥň%\u0018\u0014\u0001@tqh:'KXnׁ\u001f19/\nr&,p\u0002#Dl`0W\\nOt4϶.\u0007\u0004c\u0013\u0001XX\u0019op'~pqվr9^eC7rLb\u0014\u0019\u0001BeNDր\fb\u0019pq]\u0014^GUl\u001e\u00126>0\u0000]>p\u000b GQ#%C,~*O%do}\u0000\bMO2:ר׶rw NeV\b˩\u0013[\u001bI)Jr\ff\u0014\u0011՜\u001fC.-4Ϡj<)\u0014FP\u0006:\u0011H\u0007a\n`\u001fxn\u0011\nF+aƔ\u0001J\u0011*&k]]nga\u0016\u000e*n\u00157\u001a|\u0010J8ÝNEk'؂'c(4\u001e\u000e?\u0018|Z;e\u0002\u0012T*\u001ca:\u0012$*\fNJj\u0012]Id44\u000fl\u0010\u0002Q.'@)\u001dr<\u0012ar'nB;\b&nnnM;vBj@.\u0015\u000fxY^\u0001d\u0005<\rmw\n\u0016Iu0Qv\u001fj|F\bN\u0010\u0016lJu*h\u001c\u0013ԫi\u0014JDR摪\\'\"8\"F\u001cxzdͷ}V\u0007Pr;ܾxnwmG\u00146.LoPo¡ErN\t䀳i\u0019Sh\fNC\\\u0017$\u0003\u0000pr \u0018\u0011Y\u0004`2-p,Z\u000b,*b \rendstream\rendobj\r20 0 obj\r<>stream\r\n}V*i{жK)ao\rK\u0011\u000f\"ۻ8Aq럠:h{6h;>΍r\u0003if=3Z~\u0015:u\u0013&'-'\u001d)S\u0010S\u000f\\Sߞ!IlE\u0018\u001eؿWB+\u000e\u0018߻?+^m\u0007^m\\Jmo\u001fLˉP\u001c\u001biZ][_{TË`g>\u0003\u0012v\u0006\u0004\u0003\"ґevCvd{\ndGEvɣ}\u0015l+\u000f\u000f@\u0003ڂѹ\\0۷E^\r=\u000el70kɗ\u0003TeH:]{\"\u0003\u000fg{svK)e[\u001dJK\u000bQe{1\u0013\u0014X؎\u0015\u0002\u000b[\bK \u0011wl\u0011\biF\bUg+`&!-g;Ivͤv5Pr\u001d]0l7iD\u0003\u001b\u001b{~_\u000478\"\u001eZFxf+׾P\u000b#6,~f&\u0017j/XK~` \u001a\u0003KǍ#i~aS\u0003;C\u0017\u0010u\u000f\u0001\u0005bJXؖ,͞\u0004pD4*\u0005\u0013<2!R`F\u000f\u000bKgIKgKSyjH>;\u000e=\nHg1\u0000\f8dgh0FQ[8T\u001dٞ&\\i07P\u0011tY j76˅\u001eU\u0018#>\u0013b5\u000eE+ 9vD\u00061h\b՗q=&\b\u001c<\u001e\u0014\u0019L)\u0014܃RHW\u001d\tOZ904a_^X\u0010'DDi\u0001\u0011<,L\u0018[arI\u001c\u0018\u0002а\"LG#1N\u0000gaS1\u001d\u0012)X\u001b.Z^`c`\u0000>\u001dj\u000b\r]h\u001a/'ߦLuw\u000e먰xt`H\u0010\u0001x\fM\bKY5 (1F\u0000ܝ\u001f6#Q\u001d>F\u00119\b\u000b^%2\u0010\u0017룱\u0000h\u001b'TxOK Jļ!ɝj\u001fҐ,.\u0012_J\u000eu#\u000f\u001b\u0000 '|\u000b\r\u0011\u0015\u0011rP4>\"Gbs\u0000\b\u0013C\u0016P\u0006\u0011Ba\u001f\u0011rF\u001c\u0005l\u0014o<\u0018Vb\u0004)A&\rB;u2|\u0002Q\\WCX\u0014eo\u0004\u0011Pj1\"X\u0012\u0011~9i\u001ey\u0007%6HMBFd\u0004´B)e\u0002\u0017\nfQ-?0)\u000b.9\u0017\u0006AbjG8̈\u0013\u0013Z\"\u0012\r\\8\u0003m=\\D,0TbC\u0018\u00132luK_#\u0016\u0003L)BPƸS\u00041VL.U%7S@i,',\u0017/\u0004\u00181XF0\f\n\u0011F\u0003`\u001c\u000b\bp84\u000b\u0000+Oژ\u001f_/\u0005\u0000\u000e4^`PaKY8}R*Kڮ\b٭vٙr4?iM%w4l~Z1'V/\u001a2)\u001d2Cb=%h\u0013\u000f\b&\u001dT\u0010ɔvD\u00008YE\u001d\u0014!\u0005I\rԜ[\u0000⥤ܭ:ivm.\u0010\u001b\u0007|L)>@W\u0000Q:x\u001dQbGҍ(~@\u0015!)r(Ҥ\u000e\u0014N-T$\u0013\u001aj4\u0011k\u0010:\u0004O$}^H\bR^\u0012^nBNzT\u0012*\"\u0015`8\u0015`:`Bc.a'\u00017eiCO(.WbDZj}\u0007\u001cuXyV)if4Q\u0002\u0000\u0016G.-yIStS8\u0015D\u000f\u0006V3X:\t)\n᥵Hp\u0014u\u0015t}|d@#\n@rĺ~\u0005]Ѻ>\u001f]gO-\u00072 \u000bCB\u0015leg/y#ׇF\u0005׃0\u000bPJLRZ5r^\u0018~#~|`\u0011\u0014n\u0012f\u000e\u0012I /V4IH\u0013BJ\rA\u0001@\u0003)s\u0003|~8{qH\u001e.XS\u001fo\u0013mRQbBb\u0005a}ݰ\u0004-Y\u0006}\u0016gGc\u0013]\u00033Wp\u0001\u001aw\u0014\u000bYώt\u001dsu!.(-0&8U\u0002 T\bW>\u001fǃ=z\u0012eP}U$T\u0004՟&;fzJiGJB\u0016iR?0[9br\u001d~\u0001\f\u0004)F\u0007D?`0v\u0012\bS­\u000fQNJ\\i$\u0010\n\f\u001dz/@>hr-$\u0011ԇX\u0018?J\f\u0005˂‚\u001f a\u0016kr\u0007#\u0003F}AB\u001e6Шo\u0011ɫ\u0000䗭/.Vܞ\u0011\u0010r~t2\u0013\"t\u0004y_\nא`B\u000bbL@?P\u001aV?E[tW\u0000;5O߈wW=<+n?J^C#\u0016\u0004\u000b\u0016blc#\u0003܍@:\u0002e\u001avJ\r`\u001cB;@7Հ\u001d\u0012fX\u0019Ꮯ0\u0012B\u001a\u001b(\u0000?iFX&kq\u0004$C%\\&\u001a.\u0001-!8d$\u0013&ϟ\u00122C]\u0004Z\u001ah#hk\"9å-\n#w3dTgJ\u000f\"\u000bk\u001fm\u0002㌼<š\u0011\u001cR\u000fx[*p\u001c\u0014/\u000b@\u001e̵\u0000R`|S|\u0003}\u000eXIc-%Ǭ⩨\\b%S\u001bR]x\b\u001df\"H\u0007T\u0013e\u0019kR\u0006\u001e8o\u001adq\u000bMP\u000bpI\u001fX\u0018s<\nsa,\tu*\u001b+cx\f\"\u001bV$\u0016 \u0007P\u0003D\by\u0013\u001c\r=p+@xmTG\u0003(\u0013F\u001c\u00109BLrpZX\u0004\u0012!\\Ē#c'!X\u0007`\u0010!WM~kтiZ\u0019+U^\fsF\u001e\u001a'J95WŘ\u0000%\u0018@\t~K`NY )\u0006\bȐ\u0012B<3 dN?[^ܐRX4$\u0010W\u0012\u0014\u0013\u00102\u0013xh\u000288Jc*A\f\u0002\f0#3S \u0010i\u0000#Ԣ\u0000B\r(ϝE+\f\u0000\u0003z٨$2713UxJ\u001ea\u001fhHVcjYh5F\\XTQ\u0007QhJ(2\u0002+\u0002(m^$C\u000bO\u0001?\n\u0005\u001e*\u001dtҵa\u000b\u0011Ѥ8UC\\kRl\u000bA*Jf\"K\u0011,=\u0016\u0017~ZTZ\u001aRH\u0007R\u001bMv&d\u0004}G3|͹\u0004T!SpgM\u001dB\u001c ې9\u0016K=HWk-J\"C\u0014\u0001\u0001pVG\u0003\u0012E\u0000'ҁ6_yX,\u001eA*KQW\u0003=QhI}ā9\u0017CIm61v\nۤ;U\"ƾŤ.ȗ\u0011`?\u0007x\u000e\u00068\u0006p\u000fp%\u001cX\u0001\u0000\u0007\u0014G\u00103\u001a\u0005Kl8D>A0B8Zb\u0001\u001fX$MY\u0019\u0007\u0003\u0006q}\u001cJ\u0011Zω,Sܠ\fX\u0000PJ\r(\u0004104\u0005\u0002\"\u001d$@`*#u9\u0003\u0011]:kh\u001fX\f\nvh6좂qB{|ov@2JH62,Ls PAeAD3\u0002X\u0004@b\\P\b\u001d\u0011AͣlDI.J\u0004\u0012\rPL)\u001fStXA\u001ee\b]/ۮNJ|݃hSv\u0003N\u000f\u001cȥۥg\u00040p\u0002\u0007XR\u0006\fm\u0000\u0014Bq6P\u0012\"/#zKL\u0014\u0016.7\u000f4?2\u001e^\r9OTx->A;vV\u0001\u0002k\u001c8uvum\u001e4N\nKM\u0004ۓ>\u0000\r?\u0016\u0019\u0013\u0007%TH\u0015Ι\u001fxZE\u001e\nOU#EvVI4ͫ\u0010z\u0005jk@DE\u000e\u0005 -HaU\u001a\u001a\u0013\u001a+Zw\u0011ŝW\u001a.\u0016N4,p\tz\u0004qt*k\u001f\u0018t:\"SuEKj}a\u0001U뱑zm\"Y'e\u001b2\"ӘBC0\u0001B\u0017@':$FU\u0010\u001a\bqM_\u0003\u000f\u001fx=j_?Ǜ\\|}^OyhK$קdårW֏*s\\\u000f<\u0014!?}\n%o\u0019rV= gMA\u0005__?BwkRhIchUh,\u0016ZlI? )۰*fW\u0014'3=-g}$&qVX1V_k/Xx\u0019UCkV)\u0007WS\u0000\u0010֎X\u000fq\u0001aeU)\u0001V\u001f͝\\5\u0012Wߚ1:\\=\u0002\u001e\u0013\f՗'lN>u\u001eqQeU\u0003RƥV}mת/,\u0018\u0000Ѡ̎38\u0013\u000e\"\u0011\u001b8G\u0001&\u0012\"T?s+A,Zح{\u00066?qlU5WN}jǩi\u0006d\u0004:!#{H︩?.Ҧ\u0017\u000fAS`\f\u0005f\u0000?ČF\u001f\u0016@9\u0007\"[\u0017T.&72\u0010\u0002/hC-N0炄\"\u0004\u0010i\u0010-\u0010`\u001bH\u0010\"\u0004\u0016(\u0000\u001f8\u001f\"SC'_f7|O\u0015\u000f\u00134\u001b¥XՎ!0\u001a1BoRS@™,M\u0018d`\u000eO6V+~@>6dj\r\u0011p$\u0017s֡\u001a}E\u0003X+E\u0003KS630\u0016#,,wNsAD\u000eE\u0000Q\u001dX\u000fdZ\u0007$OqhǏW@3bFJ\b\r\u001a\u0012faG;\u00010@\u0010WEf\u0017g\u0006r\u001c\u0004ؘh\u001aLF`\u001f\b,\u0013yң'h鍫(~U\"Ep\u0003F/s!\u0018\u000eل\u001e_LL\u001840Ac\u0013\u0011QX$\u0002S\u0018KTжĬ*h\u000fPW`)\u0010\u001d\u001f\fN\u000f(\u000e\tt*\u001a \u0007-\u0016\u0016\"H\"-$A\u0010,\u001eL\f(\u0011e^\u000f(\u0001e%V\"\rS\r\u0000K\u0017@\u0005yvQ25h\u0014\u000f\u000b\u0000$*\u0000EP-mQ\u001f\u001eh&&4|@أ*:[O\u00127`~`w\u000e\u0007qHz-K8$\u0002\u0001Bq\u001e\u0018XT\u0015S.Ap \b,\u0003@j\u001e, \u000eÍ\u001bDynQ[-\u0007L\u000femuK̲mNmi\u0007\u0015\u001dފ\u000eoE/\u0015{#7Cw#wv\u0018—\u0014l[b\u000f\u001e\u0016\u001a|w\u001b৕f`,rL.ˣ/\f(>|\u0018\u001e$\r\"aQI!r.L\t\u0004\u001ed'\n+jLytGay\u0007\u0006\u0005\u0014=6\u001dtQ s14\u0013d\u001c}%.4p-<\b>Ѭ\u0010\"\n5\u0012)ޫ\t^\u00111J\u0003\u0014\u0000tv󊱬ezjbRx\u0016'!}O\u001cS\u001c\u00033\u001d!\u00105ىcѲ\u001a\nyn\u00073a\t\u0014ƺ\"8\f\u0003 \u0010[ ^\u000bUnZLЊA\u0011\u000ew).\u0007=\u0014\u0000@i\u0005\u0013r2]P\u001c9.o1%\"Qt9:*B\u001fh\u0013!\u0015\"Ya`x\u0004\u0001|\u000ep\r!\u0014hcC\u0016hbU%J\u0014Bvtf 9Did1\"\tGh*夳¬M͙5d\u00041\u0000+P@摻O(O9?\u001f\u0015 z\u000f 0!^|\f~\u000e\u0016dD^\u000b*aҊ\u001d\u001a)dA,xd\u001a\u0015BڜHT:P~\u00031^\u001315=\u0006\u00105\u0012\u0015j$\t*\u0000ߡC\u001e9 \u000e3h3W\r&2\u0004\u000bl`\u0010#l\u001dԛ\u0015j'\u001dӵ!lF\u0007\u0002IԢۡ(r1X\"c]_|ͭ\f\u0004\u001f&U\u0002\u0002\bZFNb\u000b[\t,G0$iظ~|\u0010to[\u0003'\u0010i%#LJFx \u0006q\u0019xz}#[M&c*\u0011znF \u0017\u00039ZD\u0014+q\u000fa\u001fJOP7w01\u000e!V\u001e?0>h\u0016\u001b;B\u0014BI\t(P^1ctДy[\u0007\u0004\u000e.Xʢ<\u0000*![HHJ\u001f\u0018|ָ0C\u000fт6Õ\u0018u\r\u001aҍP\tw\u0017Q\u001d\u0007r88Ps(\u0002hᎤCM<**^N̼&H)\u0010\u001e\u000fW\u001c\u00169\nC_GEh\u0019dfAH&NCB+`d\u0002ǎ1\u001c\u001aʾS\u001e\u0011GYB~< \u0019\u0013jF(,rq(/RNm8A%yJ(fG!\r=p8\u0002ЁySMS\n\u0011TlW\tI\b*F\u0003\u000f\u000fFB.&ׂ\u0019G!\u000b\u0001sC\u0019Y\u0014\u0011IY9\u0005{?AHV%Gb\u0012I\bd~\nGCP,Ġ\u0012Юq\u000bMq80?\u0000S0QS曍u~Ń\u001b@'q#\"ɔf\nM'\u001b@\u0004q\u0010\u0019yݏ\u0011\rQ5l+Z\"B\nm&?dd\n0\u0015֬\u0015\u0012#rK&X/LĐ,\ti<\u0016̃akZ7I\u000b\u000fy#\u001f\u000e:[\u001cHt\u0002^\u0013zlG}3\u000f(R\tn\u0003$0A>H}w2pr^X])rrKk.\u0014nbpGW\u0004\"3\u0004P\n lFT8-5\u000f\b,\f81\u0010C~6\u001d\u0005U 5\t\u00002¹\u0011#T\rJ\u001dGNvLQ\u001a\tP36nc\u0003aZ>_\u0006\u0007\n \u0005\tcx}\u0001|v6]n!pJVJ\u0007cףP],asOR\u001fU;@g+\u0001Df\u0004\u0001ȉPƚxD/MX#9(Zb\u00028(\u00074\r(eq\u001c]:\u000eAt\u0006|6\tk\u0006\u0000nAB;J<\u0003|B>A78)d\u0001\u0003\u0015C\u0010SA\u001a)0J[F*`L\u001aT/RrPJNPY<;Q\u001f$,Rҫ\u0016ģaF\u000fX\u0007\u0000`캅1u|\u0010tEi\u0000w\u000fr?H'ŀvȱM\u0011\"jF-\u0004\u0015\"6!\u0014rX\u0013'qX*.'=.\u0001urF)DB\"\u0003\u0017\u0001U0TGvV\u0013BCFѱϭu}t!0zMY:-]br鷣{?0_\u001a\u0013.^z\u000eTU\"i\u001e\n\u000e͢.̒\u0014B\r!\u0002>Z-\u0013p0!z\u0002]:]\u0001r G[Y\u0006hgpfV{\u00185,S`\u001f^ޥ\nѯ\u0016+ySD`8:Bz%\u0006\u001f\u0011K\u0017\u001dEd\u0007]\u0007㣠\u001b\u00038\u0007C\bK?3-όka/R;+eP\u001a`(M#1LWz\u0014\u001cjVGتd\u001f0\fW6j\u0006\u0012~\u0014\t\u001e@&8zzyGu^\u0019;_Ȝן\t]=\u001f3zz\u0007:\u000f/uj\\O\u0002[Ax.\u0015\tl$!\u0001\u0017IǗjA\n/~~j;>`Ee3\\tұ\u0007&[oPVA9iZ*C\u0007=\u0000Z\u000fY]Z_֣\nޕ\u0012ޔ\b\u001e\u0000Ͱ~グ~bI\u0000\u001eO\u0002ɗ~B0l4]粑 ij\u00168?\u0006\nU\u0000(Ad\u0012V\u0019`kszqcR^UM@S:VOxVo~k{,^^0WOaC\u0006=\u001c\u001f+oMceM\u0004ޖD\u0011\u0003}I\b,\u0003 }\fFpxTߚ>ՃO!ĩz{T^Jջ0\u0006=\bqw\n\u000e\u0012OI~\u000bi$\u0003/\u0004PeDZ)0pN;X(Q\u001a#D6\u001cqxx\u0015c@Z!ӹfŶ\u0011~\u001aJ'G\u0018ن]\u0019\t=\u0007G~UA¨_gS\f\u0013,,XkCiPfFs\rFH\u0019\u0004*\f6pY6@um*DӸe|{(\u0003\u000f̉\b'\u0007&7q>Gl[Ycf\u000fAE=)15'С\u0018|\u0019 Ss‰\u0015\u0016 +n]xS0)W\f\u0004~lP݋{\u001eT(b1V!W|!\u0003\u001b\u001c\n\bFz\u00179K&9\t;YH\u0013+# BXט*D\u001c\u0007\u0004.S\u0006H̢\u000b4`\u0018^!kR&Y4\\\u0001#C *~z\u001f^B\bS\u00055!\u001aD\u0018\u000e\u001f\u0010Ue0;Ȝ$x\u0011Mh#\u0018#\u000f2&ދkwB\u0000bH2ZK\u000e#+Ue\u001eL\f8#\u001d\u000e\"dD\u001564\u0017\u0007!$ȁ\u00107H}IF].?⦗Rj6?z\u001c\u001e?\f<& 2\u0002x\u001fI+'S+D-=\u001fN\u0014R6\f<\u0011st\u001d;\u0002e\u001a\u000eȱ\u001b,\u001c?0Z\u00110Ig\u000evF \u0018ˋSY鎢\u0006=BQנ3\fQQ)K\u0005t1R\u0018\u0006\u000f?\u001aM\u000e4\bh\bnj\u0010\u0014LkS6\u0003vjVyv\u000b!/\u0018\u0003jxp12GʳJ#~G\u0012\u0010u*TP\u000e_^\u0007g\u0014Y]\u0007$\nI\rb\n\u0019d)d\u0018QO@*;!B\u000f\u001cZ=a\u0011\u0002\u001cA\u0014p\\\u000eԙiT\"ɣ* \\@c\u0018\u0019\b\r6fApO\u00183\u0017axєO\\,U3/\u0005r\f\u001a\u000b?\u0007WI5eC\u0013dC\u0017dC\tUD@T-P2\u001a\u0005L+ݍ\u0012`JA\u0015)\u0017\u001f&-0S0(X7\"p3\b@0\u001cG\u0010\u0014bxD\u0004J\b0@\u0001\u0001lX\u0018% 5#\tN\u0012#Z\u0011*چ\u0012\u0002Dbc\u0018\u0014ޤ\fmؤ\u0012\u0005Qv(ߕQ\u0019-~@\t}\r\u0015i6\tx߱\u0019\u0007\u0005 Ty@v32U\u0005I\u0012#=/$!=Ն݂\n\u0003lC\u000e6\u001fTX>F\n'Ai\raaR\u0014Iq5䂮5\u0002Vŗ;BF\u00010ru\u001a\t/4\u0011p\u00186s\n;屢5-^*,\u001c`aHA6v\u0005\u0018yD\u0000,:R蠘$\u0017\u001028`謞#S\nhHd&e*\u001avZ\u000b\u0014\u0001q8T\f~`FxN,0V8\u0018Q`\u0011\u000e&9&CD䔖Ɉt&\u001d֡`ի\u0012QE0\"!Ҡ\u0019]A!+zH2mQW\u0013.\u0011\u0012\u0005\u0012\u0005ۛP\u0004W\u0015^*\u000f\bh͈\u000f}c\u000e\"\u0014yH膠u3\u00015ngJ\u0004\u000eL\u001f]L,+\u0011\\Hb\u0001FRvB\b؃\u0019 .(j\f$\u000f+Ԕ\u000eY?Ek\u001fH'Q\u0014OX\u0010}$\r\r0\u000bO\u0011{PQѢ\t\"X2\\\u0010V\"\u0013 \u000e;8\fZތB\u0000\u001ax6p~Y0I\"\u00101D+tsn\bj\u0001\u0010,Z\u0013GG`\u0003>\u0007!J\u0003\u0016G\\`Y\u0007\u0006Գ@\u000b\u0016\u0019\fؚ\u0002i6P:y\u001f\r'AsYP\\:,\u001e\u0017~S\u001f\u0013Uy'?E5\u0014\u0012lO\u001dr8D8\u0000C\u0011\bv\tv\u0007;^Y8j\rl\r\u0013@\u001a6\u0011l\u001cQ)W'G\u00173\u000f\u0005 \u000et\u0002Y,\u0006@!\u0018C?p7*\"D\b˃3\"Dʙ6F\u0012\u0000Jb2q\u0013/Ea\u0010)JeMB\u0005f\u001dT\u0002+o\u0010-\u000fH\u0000\u001c-$eZ?\u0013\u0016P2SQ\u0007H\u0002\u0018\u0000\nBpٌ:\u0006@U/(BJ$XT,\u0013&u:#\u0003\u0000\u0014b\u0019\"r15b\u0003gaNoեK'\u0015R./4^Dz}\u0012j~瘎ͨ2\u0012'dN\u0011H\u001eEK\u0019n\u001dњ~o,i\u0013f\u001a(Ԓ)\u0014h%J:\u000f[\u0005ފ#\n7V\u0006Ұ(A\u0017\u001a\u0000~]wsGӻZe+!]z\u0006@va\u0000\u0007}9k+^{B\f\u001aiHr\t[^T\u001dO@\u0015a*ƻ`vV{-jX\u0003@2\u001dW\u0007D\u0007wY/ڬ\u0010L~\u0006Y:tu\u0010u\u000bBr\u000f#Kޗ~\u00032lL3+2 5)\u0014wiչ4u\u001d@\t0\u0012G\u001f߰븛tI+Kx說:^;Ġ1guSu.7#4uz\u001d\u000f\tեS0K..f\u000b{\u000bޠr\u0014\f\n{wuž\\x\u0018cʖS\u0005@fIk(\u0010p3~2\u0003ecK;(16xJ!qzra/s%\u0000м\u001esί\u001fPOz\u000e`zCzip}p \"\u0000q\u001fOm\u0012\u0016O\u00055\u0002]]&\nFO=[!\r\b& \u0000DFH5Yl0\u001aC\u001bq>C\\m\u0000,\u0011u}'r\u0007\u001es\u0001zdixխOy\u0006\u001f1{\\\u0018tO\u0005\u001aH=f9l\u0000 \u0004+(;l\u00196_fD\t\u0015q\u0017k\f\u0018\u0006fġdQ<\f')#XXNO\fL?\u001b\u001d\u001f\u000e?#-a3XJ4\u0011/\"T}2\u0004$fb?\u0000 ѐ\r}\u000bd0,upRT'8[uL#hWQ\u000e%rXi\u0004a7b\u0010\u0013&,bJ=~@LFXd\u0015f\u000bMd\u0000P57#&x\u0011\\m$b\u0003\u0018'h\u0004\u0002ܨ$\tEh<*߀K\nU^\u0003f+<-06^k-E\u001cAM8t?\fl76\u000708\u001cãɃQxy^\u0019w\bF\u0010\u0000w&刞\u0018@R\\W\u0011j\u0005\rI#\u0004Hz\u000b\fX_?@)e\"\nB\u0011m,>sZ|\u001d}\\)\u001f}\u001b*\u0004\u0013ޗ\u0000Y\b\r\u0000r\bW\u001e'\u0004`xhq)<ڤ\u00153\u0011'\u0017\u0000&ő\u001f+N[\"_R\u000e\u0010D\"\u000b5N!W`\u000eX|\f2݅}Zَ\u0006\u0004r@ڬ',\u0019u\u0016<\b(#reDNFQYFxWd)#5+\u0012\u0012e>\u0018Ʃ@#:\u001f\u0005r\u00060\u001d?y~ꓲA-y\u001dmDm>_WkF4\u001bJb6?S\u0002~U\u001edu%\u00073m\u000619:`g\"e\u0005E\u001fQDM2!2f\u0014\u001f\u0000bL\u001fO*11\f\r\u0010ހ0\\9\fX]8HڌWWi@ܐ+Tǰr\u001eA`2C\u0001\u001bq\u000f\u0004tK\u000fԟ9\u0015\u0000)^\u0019*\u0013?%`Jm\u0014uT[\u0019\u0005uZt\u0016Q򖑱R\u0001uW\u000f\u0007/zbTȦX:\u0002\u0011d(Kb\u000bO\u0006O@Jq\u001a\u0010\u0015Gc\"ǧSۧ&H!-\u001bax\u0014ᔢ\u001fbE\t\u001b\u0005W\u0018 \u001eUʢ\u0018\u0007*8~`\u001dZ[dBd-M\"L+\"I!\b\u0016\bպ튐\u0015 \u0010V\u0015Fo0*:b\u0018\n\u0002\u0013Φ\u0013z\u0007)\u00140{C\u0000tvA=\u0016G$ۭue)F\neԩB2ל2E#\u0000R\u001eߚ75E\r7e~%\u0007,8=S\u0013o\nSä\u0006FŭĦ\u000by\u00014\u0001عbO\u0003ca\u0014-\bhndlo\u001er\u0018#|˸[\u0007UaS\u0010U|Q䘓p\t\u001f\u0016ҥDE<\f\u0014\u00167X8Hv\u001b\u001fxm5̪\u001aƀ\u0014\u001fAA\u001cz~|E&X\b*/\u0001U\u0002\u0007.\u001a\u0005 >l\u001d\u0004Qc6;\u0019\t1\u0014j0\\\u000ftLKIBp\u0005t\u0005&)\u001c\u000f(R@V0\u0000|&V@0?35؃\u0010\u0017R \u0013\n\u000fu\u0016xjNN\u0002\tl1\f\u0011#\u001e2o)uC\u000fӯ\u00174id\u0001Xp\u000bh0:A[~d\u001e\"\u0014M\b\bSB{o$(_\u0007:!ͽp!!(2%0L]9\"\u00043\u0003+\u0010\u000e\u001a:\u000bIj\u001e\u0017m%\u0012,fLb\u001dqd\u0010\u000b\u0011/{)i?ȉ\u0003rh\u0016\u001ahH\f\u0002r֔9\u000b\fN͍6N͍\u0010\u0004\n\"\u0000\u001f351.`4nd0E$]\u0012\u001eAPe\r\u00074MX\u0003D\u0001!$\u001c\u000bd\u0014\u001bƁQ\u001f(s\u001f|\\\t\u001b|\u000b\u0001\u00130\b:50X\u000elZ\u0010iS*9T\f\rKd%2ܹdax܌*,\fk^\u0018FbDd|NPP@\u0007\u001cЪ\u0016\u0010 \bJ4΅F\u0002!\u0019n7}\u0015dFx\u0000xJH(\u000fF3\r\u0015E\\)A\u001dPd;J54Fw[;Chz\u001dh:esQȠ\u0019\u0003wkՇv]̇Mx\u0013Êa\u0003mޝQcB.\u000f\u0007B苗\u0017HRv4\u001dȮ~\u000b\u0016g\rB\u0013)x~AjBOOhR;\u000e*KC\u001a\u0012,u\u0002+rխ|mOjԲs\u001dI(\u0010] \fH'Ŋ&\u001a\u000b\u0016\u0016U!2\u000b1\u0010{\t\u0018\u0014ܭPMȌK\u0006eq=\\\u001aL\u0000\u0015dĖN\u0011O\u0012e\u001c\\\u0001\u0004}/o~dT\u0013ڸ\u001b\u0014PIv\u001a+o\\:&\u0011f;\u0002`kL\u0018׈\u0010\u0012s4<4*(st\u001fwQyНc\r\u0006\u0004R^V4QRu\u0012$>W<(i`\u0018:+ap\u0019aAp\u0006&S!\u0019kT\u0000jRn\\\u001f#lrd\u000b\"1ٰcᩴ8* Y+\u0011!$KA4\u001d|f2oX\u0004\u001c1ؒX\u0001HXO\u0003U\f-/LcL)\u0015CYG\f\u001dEK\u001f\n\u001bl\u0015\u0014\u001f\u0000\u000faX%H6\u0004'T@\u001d\u000bRd^1P\u001ap\u0012@\u0012:LXD\u0000X3%\u0003c\u001cc^*\u000eLԌb\u0013)\u00023(K`q\f\u0018\u0019.4\u0002ڰ:,CZ^NY~`rdL\u001c\u001br.2ڀ\u0016\u0001\u0019\u0019Kl!R\u001a%cd(φU&\u00138Z\u0016\\\u0002bR\u0001Pi/3\u001aPNP@B\u0003鸾\u0002wfq\u001c\u0019GNO2\u001d\u0013X<\u001f\u000e\u0002KH\"xD\u0002LNP,Y\u000f=6خ\u0019\r؞8l\u0001\u000fx\u0012\u0019T]4\u0006 H\u000e(3\u0019'ep\u0006mb\u000eaΆߙQ\u0002g+\u0015OG\u001e)\"LH\nr|L)p\u0000S3B1i\u0003 j]\u001dG:\f\u0004\u00059\fh\n_Y/)8l\u0007x9lϬ<\u0002N8PTxTpu\u0001\u0000t@\u0014\t\nĦ^%\u0000\u0010X2F\u0016Pr3\u001asi\u0005Y)\u0013\u000ed_%[&C&Q\rUJ2^bk?;`gթ`\u001f`\u0006=A\u0005F\nN\u0013\u0000\u0017\u0005\nu\u0014\u0013@d\r\u0000!2L\u001cO-dH(R\u0001_ZrL \u001f\u0016,)N\u0013hB t\ty*Ǵ\u00018\u001a0/=\u0005!^w{^\u0000\u001a\u0017~\u000f\"~\ng7;$\u0006RJp\\\nL B\nr\u00102jaթ V\u0001X\u001c0[\u0010Z\u000f\u0014%\u0017bTK\u0001t鐘t>\u0001u&p\u0017r{?v_Kج9wOd嵌T+\\R?\"5YUgc\u0015XĴh\baw\u001d\fջE]\u0011]g\\]\u0007q\u001c~98v\u001d\u001cܻʔ]/Үw+zu?\u0010\"!.]S.}޺m\u0005jeŒ\u0002k\u0005\u001a_-\u000f|3uu\u001f\\=:K\u0015uS&\u0000oތS7.\u0018]7\u0018]gwn1ûp\u001eѮkFKd?pp\rު\nNF\n\u0005]@b9dE\u001fh\u0004]7X<']T\fd.]]:'^_=_iiu\u00153Q¾:/'Ǜ, %\u0002\bjlE\t)°\u000f\u0014(OZ5lpPN\\\n-crzl$\u0003\u000bž\u001db\b\u0003=Fn^\u0018UQy\u0003^\u0001^\u0000׼1Ug\u0005+MC%(٭Efx\u00025\u0018•'h>\u001b*%)\u0017FiaD1Pq\r\u0003ij!+3~`\u0014q\u0002\u0014>S\u0016(ϛA,Pz['>IgD˛\u0017\u0011@J̴\u0005JF4˭m?p\u0002SMӷ!KTkd\u001b*aw2\u0014D]_ƭ~C\"zZO7g\u000e\n\u0017463%\u00168&l\u0005y,2g\u001beC\u001byB/!\u00014N\"]0\u001a\u0011*]ٱ4[-W뺂R\u0011;Rč\u0010O]CQA`\u0018\u000bDb.A{\u0010X\u0006MV\u0007e\u0019\u001c\u000bh4h\u00116\n3[\tb\u000bx\u0019p8UF~\u0000\u0006K\u0017g\nn\u001aIJWn~R\u001e\u0001GeRX3ܵ\u001aRM'\b1\u001eT`X$B-\n\u001caW*\u0001Jez\r'\"\u0015\u0015\u00008\u00141@e\u0004`\u0001\u001d\fK'i\u001c\u0002\u0014N0Nd\u0010\u0004h\u0006\u001d\r86J󘙣fl\t212\u0003תqv\u0015_.I4Ԉ \u001bQ:X*'\"l`D{J09Q&8S_\fcڈ?@%u\u000f䠴\u0003\u0001pZ0\u001c\u0003IF\u0010Q2ς`2/i^RRQ\u0001EP?\u0014\u0012&dmIU\u00168(\u000b\t3DW\u0016\u0015\u0006rJ0@\u0005k+~hVFe6M/Gk.A!2W\u0000|\u0016\u0012ER2\u001ac8\u0006\u000f$`̌\tCe\u0015,f\u0006&\\\u0012%\t\u0000\u000e.y\u00011y\u00013M\u0013k\u001c\u0002kxq\u0006;bP<\u0013\u0010\u0004|2*\u0014\u001e'BI#B显OXHSxȏ(+shGi.\u000f\u00135Ӑ\u000fpMn9q\u001e\rb\u0012F\t\u0001\u0003'\u0005|\t\u001a\\l\u0016\"\u000eC\u0011K̓\u0016BTs\u0001\u001f\u001f(⼉劌2\u00199E\"j,JCx2<28\u001d\u0016\u0013zk\u0005R0HN#g\u0013JBR-\u001f8h\u0001MBf\u0005#c\u0015١\u0003I3\u001c*<\u001e\u0007Btk2: NԨ@\u0007\fŸku2L@(\u0007\u0002(lR$H\u0010g\u0001T@\u001d\u001b)2\u001f*\u0013F\u0006M\u001a\u00196)a\tag\u0007\fTH(À\u001a8F\u0006'\u0013\b)\tiC\u0010>\u0006,\u0003SnzU\bX-v\u0006\u0004C\r&\u001e\u001cW\u0017coAj˖\u000f2,.\u0000'\r^?8\u000f\u0000:xCcR\u0019h\bZ\u0013\u00104'!NCi\u000bv{tu\u0000\u0007ʃyOR@LV7\u001bCU\u001f/\u0018*7pNa\rc4\u0002c&\n|V\u0018S\u0011\u000bׅ\u000e\u001bBD\u00119\u0010\u000bl\u0006&\u0007x~@rN!מ\u0013B1\u0007AV3.)&=\\`ҫ\u001ee\t\u0019um\u0002!\u0012\r\u0000J1c{bX\u0006ac\u000byI\u0015~\u0000\u0014bA\u0000>ÑgFb\u0013hC\u0005pT.3)A\u00140\rC\u0013y:\\\u0001aM`HcD \tA\u0013'8?\u0013\u0018\u0013?\u0016U\"c\u001e\n\u0014Ea.<\u000b&\u0005`ncPcYڝ /+w \b^\u0019Gy)©\u000eISYORzk'S\f\u0003\"`T:\u0001\u0000G\u0010'\\\u001e\\@1E\u0003$]BTD\n\u0016駲t\u001d൑!\u0011-\u0004+S\u0002 \u0010uD~+UFO\u00045b\u0000HB\u0000*b٠6\ne3P\u001e\u001b\u0002x\u0000,qk]V_0y)5\u001dM\bm^Ar\u0011N!g|\b_\u0014\u0000\n҇SN\u0010\tR(vR(\u0013JF$N$H*[j\u0000QCO.u^\u0018@hVAiӥґ\u000bZ(\u0016\b^BuD8\u0007*D:)\u00167rEsX\r,8xp\u0005\\^\u001cSfyMZY\bnl\u001f}l7q6\u0003} W%`\n@\u0000Z\u0000H1R3pPʔ_h8\u0002n^\u001c\u000bڨTC:\u001dϝ\f)y&8O\u0015\u0002A\u0001\f\u0018Z8\u0001ճmq[ԗf\t\u0017d;\u0016\u0001v݅d\u0014f{3vĀ)DʬlrԴ.f/Dq\u000f\u0002t~\u00002X@\u0005\nrF(op߈\u001e7ѫ\u0006\u0012Zre\u0012J\u001cM\u001c~UvinHNy]QDS\u0003[\"Jb`\u001f\u0016B\"\u0010H\u000eۻHQ|\u0012$!_k9\n\u0011~@\u0018\",\u0012\u0002~\bDO)^5+R7l82Q\u000eTTPo=S)GUJ\u0011Ty\u000fHk2\\\b\"J4[˃nAM?\\\u0006\u0000mY~/MUkZ듇`\u001f`\u001f\u000fNJk^\u001aAQ\u0001Ť\u001fŴ\u0019\u0010cx\u0013#'ҮN\u0018&ER6WJ}d\u0019\\\u0000Ŀ\u001d+1bqXDZ\u0003i\b\u0013I\u0011+ŗ{—^B/Å/}\u0012J_:Qٴ]ej^V~'u%\u0010\u0013NGTq,WBeoHՅoygo^>a\ba^\u0000x]x]:.]^Ν\\\u0003~Gk>\u0005\u000e\u000b.r\u001eB.\\\b^:\u000e^KtTI\\zEngw0f\u0001gVQTt!\u0014\u0010=&Y+\u0019\tpax`cnZ0\u00152p%\u0000VƮ{-[VG\\jOȡE\u000e!H\u0003\u000eQn\u0004ڎ>TP$ӭ!\u00004X:>RGmn$W޻XM\u0007&`a!Z:\u000f;jF\u0007?\"-5C5\u001d\u000eQ\u0007T(-\u001c.\u0002;\u000b\u001cJj\u000bphnbcҼ֊vHHh=8.OUN\u0005\u00001ɽ.Qn0>6N\u0005oMGǒVI(j\u0006\u0003q\u0019gR\u001d̃\u0012\u0000eۇy\u001b%)\u001az|V!9V0ja \u0016rc\n\u0014Aq\u0012B\u000e@\u000f뼊AwMy \\0EEZ'c|J-77F}3\u0018Tߋ\u000e\u0004.›]*\u0002\u0006\u0018j\rQܐB8Lh-\u000e4ER\u001fMb\u0002Zq\u0003=#!AN n\u0010nʼ`^'(t\u0007::\u001dN)i\u001e!5^`_o/T9>\r󂒲5\u0001\u001d\u001fI6\u001b\u001eH*3Tt3\u001f%$_\u001a]`\"J3w\u001eEL\u0012\u0006QhA06f\u0000##׀HA \u00010O+\u001a~Cz\u001a/vq\u001a\u0006\u001bEV/P@ w&[\u000eG\"a)\u000bBKJ§\"d\u0000?wD\u000476FB+A\u001aᖧ V+3\u000f<\\՜\u0006&\u0002WY479m\u0004B\u0005\u000fKvD8\u0004IzA6|\u0016\b#\u0013`L@\u0001j\u0013džԍ&W+\f>\u001fvI|rD;c\u0004m$i̤\u0014\"CfK3_T1]\bcvD6N/b\r60E\u0010*\n\u0000Yx:\u0014P] \u001a?S,G!sNB+\u001ewOv9Ds\u000fQBAE/rr=]\u001a.\u0015d$H%\u0002 U9#:F\u001c)-i3!`=d\bbQVPأJ\u0002-\u0005ý0|\rF\u0003E\u0010 J\r7r\u0002\u0001\u0001n\u0007~jqʃ\r%\u001b\u0006\bDvP$Ki(?@\u0004@$W\u000e\n\u0000Qq\u0010\u0011%=yy\u0015\r675$'\u0000%Ü\u001aZFQHk(c;i}VZ\u0018\\=ʽ\u0014ڜ\u001fdv+\u000eXp0\u001a-~\u001fhAKq\u0006\u0015\"Q(@\u0012e/XW*Wc31Hc3$CS0`cv\\4;\u001d[>Yh0\u0003\u0005BAY/JAz+U5\u0015W-Br^\u001bxgd,b炪ngF{\u0011\u0014eg\u001dJ\u0000\u001dx\f\u0001\u001fOf\u0018\u001cGf\u0007$F@H(&Q\u0018]R3\u0002N4t)(gŦ\u0012CfJz#Hm0W_J*2\u0018ْ`\u0001\u0016l7n\u001b֯\u0000>t(\u0017|PR\u0019D7$P\u00131;F<\u0012\b*\u0019Oj\u0019C\u0011jQd\u001e\u000frf\u001b\\GޡZ<*VU\u0002צndžsCvp_q[\u0004f\r\u0018\u0002s\n-0\u0004r\u0007ϡ5'-H\u00008䄈)fǖ\u0018~`s(aD\n s&4dG\b(4G\u0002h$\fK7\\I|Wmփfu+T֓\u0011\u0012u\f.G8.C\bo9\u0005 q\u000f\u001fX\r\u000b\u001e\u001dx5\u001aRT\u0002\u0018Q\u0004\u00102!̀AHp$\u0016\u00003n='#\u001cE`ja\u0000*\u0002J\u0006\u0000R\u0019EH@T\u001b\u0003\u0019t&\u0005\u0006M\u0000{$\u0000\u001br\u0005\u0016W\u001dR2\u0000\u000bAAFqʇt^ \t+\u000b\u001b\u0011J8\t4o+\b\u001cNAՂ\u0007R4\n;\t\u0014:#9bGP\u0005,\u0012\u0019\u0012\u0001 Lß\u0003!\u001e\u000e%ȋYizu\u0016#4[MA`g-n9\u0014\u0016n\u0019eJ\u000f\u0011xA@\"y\u0002%;G:\u0016\f\t0\u001d\f/O>zupBNA\u0010Q{Zw\u001cUg]rPB[Qj\u001d:\u000bQ)\u001b!Ȋu@\u00009qb$\u001cI;2L*\u0019Z:\u0014F*\f\f\u0002Y0TpDb@\u0003v0{EX\u0015\u0003uf2\u001f8\u001d1pܢD\"Q\u0002\u0015tB\u0001R̉^\f\u0012\u001e\"\n\u001aƙ/0Rn\u000e\u001c\n_+Z\u0004c&q$\u0014Ĭ+a\u0018NY$@ePO?`|uu\txJLD.\u0012\u0010%\u0012\u0003(!\u000b`\u001d\u000e\u001air#\u0012.\rO{J\u0001a\u001d\u000f4Rm\u0016\\@\n\u0007\fތH\u001a$Ū\u0012\u0002flG\u0003Do\u0016+#&4\u0016\u0007a\r\u0016pi\u0000;]qs\u0007\u0001\u000f\u00162r(+. [\u0010Aҳ#.,Os$$o\u0000eV/墖y%rAv\u0005\u0012D\u0018\u0003v4?0\u0016/΁C@}2,HR͑\u0007([o\\@V\b`\rZ\u001c{BYAR\\C^&C\u001cbNL\u0015׼W5\u001dq\t*Pq\u000bn\u000b̖jt7(\u0002*\u0010\"I+E\"A\u0016OE_gz}t\u0003.5\u001aL\\-!\ny\u0011\u0002\u001dD\u0012\u0019\u00104\u0005Tl}v\u0004aEڜ^$\u0007cR\u0012w\tR\u0011aU\u0016\b\u000f4\u001dMmb#s1R*Q^Ho&Z/!.7ՙMz*Xd\tn\\L\u000f$Ϋ(ձ\u0010P\u0013z\u0003j[!W/G\u0010\u0007<_\u001e\fƻUJ?\u001dV!Q>!4(n1Ҫëe ?ERbR|\u000b4?zֽ^כ\u001d'\u0000\u0018\u0001ǹ\u001eQi=\u001b\u0007K\u0000t\u0006ӐjU\u0017\u000b\"V*9+G\"\u0001O\u000f%+ܑ\\r~\u0010j\u001a?͆_@3N2\u0005\u0000\u001doS><\u001dSڂA\u0016\t<}\u0000.\bE\t{T\u0004*\u0000=XOߒӓ\n?vdz\u001b\u0015Ҵ,\u0012\u0005d+UZ\u0006\u000f{0*v蔤;v\u0018\b\u0001&痫\u0015ߊx\u0015\u001eܗ\"{%]_F[z–^L\u0011J\n\t8.ܨKobqΠ\u0002\u001a-Wi_I%?\u00009K\u000fx\u0000(-!@}F\u0011zq\u0012;N\u0011GB9 \u0005+( \u0013\u0013Tt\u001c1N4\\wp\u001dJ1\u0007L72z\u00122\t2:tF\u001fc;g|2z<\u0019=9\u0019Ǜ\u001eLA?t'f\u001d?P\u001a w\u0000V\u001a\u0013/:\u0007.L}ا\tQV9,Dன[a~<\u0006y|q|0|\u0007:&s\u0000|>]5>ϳ\u0006χZg&K\u001a1\u0013$X \u000f\u0019?+;7)<7sLD\u0014\t&F2\u000f\u0012AgPG\u001f/v3z,XַQ\u0005\u001co\f\fM\r!A\n_\u0000y~\u0004\u0010^n6a\u0019\u0004awk\u0007N\u0015}ܴ]Ǟ-S\u0019MzBj3`\u001ep\u0010fN\u000e\u0007It/J@Ks|(\r\u00038 :$1ؤ\u001fXy\u0005`\u000f\u0010xDHQ\u0005\u0006A\r\u0004^{ХH1b>@{0p`\u0007F寀u\u0016ıqaPOJpQW\u0005A$i}e2Z.fv\n\u0019~p\u0006j\\؉\u00115e>\u0012Ƣ*)i\u0015okeѴmn\"y\tBqҚĄe&cٱKF_F\u0014\u000f^\u0014\u0018`7ui3Pӗy/P'Y)\u000bjt0\u0005(J 1#\u000e\u00036mCg. v{/:=k,J\b\\\u001a T{\u0014\u001f=b\u001d9nF9\u001c=D[\u001aSHb֐\\pg\u0018,Q\u000fD\u000b2r?諚HK\u0019\u0011pB3\fz6~MF\f^QX|GM\u0010N\u0000Bm$E]\u0011,\u0010\u000bA\u000fF+D΅\u0010,M]+)`\u000394Bdk| 9-@]\u0000M54\u000bJ:.cF43\u0002 *-u\u000bN\"\u001e%ZHb0\u001eUi/\nf!X[\u0013?p\u001a\u0012{4A9DԪR\fY9\u0006\u001c\f8f\u0004s̃N\bg\u0005(\u0004\u0018\bTABMEMwJ1]\u001f[\b\nyRȲg1F`%)l\u001d3\u0003mD@0*\r V\u0013d0\u0017B\u001c~D!=M`릂@9\u0018UPP\u001cUҪ%\u0017t\u0010a\u0011KU\u0013\b\u0015ƜRW\u0017XŌkZd\u0005\u0007ւ\rxآJݎăz\u0004\u001cڽOf\u0006%\u0003\"R\fȓ\u001c>$kyM\u0014nF\u0011\u00197TBvД\u000e\u000e*\u001cD](ڔ\"皝{%Qi\u0001\fLY\r\u0013I\u001a bؾ\u0006\fEQ\"\u0007.\"i$\u0016}\u0004(\u0011=\f2\fBl\u001cq+\u001c\u0019\u0019\u001a=RI\u0018 0\tMH͈E\u0003!YM2W\u0012\u001c4aD,\t\u0011-/\u0005\u000e\tlYۮԸ:q#g~mϼ\u001ea\u0017@eQ\f\u001d\u000ed\u0003 :RũE3\t\u001du\nM<\u0018*BVZ}\u0015.H`\u001ev!\u001bsH\u0014D\u0006L\u0007m\\\u000bd\u001c\u00121njlXP,O\u0006\u0016\fƎN\u0019m\bg;|ȯ|)\t\b9\u0011gk%m|\u0005wJ41\u0018J\"\b\u0003\u00074\u00049d\u000f[\u0010\u0014.Kkaw\u0001A(\u0004\u0014\\\u000bs&4!-FkH,H!kT> <\u000eTi'7\"\fBS\b?9݉bѾ\u0002^ψb\u0016p\u0006ul\fє\u001dq9zӥ>_\">hB8qFMJ\rPCHTl\t\u0014:\nr|ń\u0003\u000f(W~\u0018LܙM̯\"\u00020\u0002`@\u0018\u0002\"\u0014T\u0004`Hc7| 1\\fePh\u0018\b_V\bZ%A\u0006z? Pc\rD!\u0004-\u000fY|R\u0006kR{;Tz{\f&\"\u0001cB1t:C\u00009l0H94\u0010p\u0014\u0007HMME@B0P\u0004j\u0015T\rzmc,՘`\u001cDB\n\u0000[p򺳸,>\u001ac0h\u0018E&7P,^M-!۩%\u0007¼\u0000x%,K>jYw\u00141\u001c\u001d_y+ъ/RE.J\u0014\u0015\u0010%\u0010mJb*:\u000b+0\b\u000eX'\u0003B\u0000\\o,ns}\u001ed#QAhlJ\u0010\u0018\u0007P$/\t܁\u001a]Iau\u0014\u0000\u0016ד-0v4/h\u001c2\"ba\u0003\u001f\u0012\u0003u4:ť!\u001aQ(+\u0007\nd\u0007G2qI~p\u0006=. 6\u0004F\u0013\u0001Fh$\u0017k$`'[^&?ep\u001a\tL,!.]8,TJռi(FogA⤟\u0006&\u0005*[X\r\u0014\t/??:G\u001dMB\u0019l\"8\tJ\u0014DDd\u0006h^(\u0017(B\u0004K-~FA402\u00013/'2lv4ؚ7b9;R:\u0018\u0001\u0002\u0003&2\u0002.\bDHqz^Aq\u000b/h0\u0014\b\u0011\u00066;C2T[\u0007XU1Տ\u0017't()\u001daz4\u0007{\u001c:#9pL\u0010~ @\r\u0005,\u0002X|T\u0007QZ`RڰRuIO@eV\t\u0018Z& :\u001a1)6(qHP{R(T\u001aYU֭u\u0010aj\u001eލAּsjPk}ñhWe~'\"\u0016`F\u000f]\r[\u0012\u0005?zX}c5WbU\u0002֓\r?.Z\u0007\u0014\b\u0000Jl-;JvLAAO@:>\u000bz\fw\u0000R\u001fT\"1^ǴQR\u0012~.Ro`\u001f`j !\u001a_\u000b\u001b\u001aY\u0003:\u0005\u0019\u001a6ExbA)Ū\u0016s53~'c\u0006\u0017jC,muBuz|O GCLj|.VO€ d1DVj^\tXt!\u0014IV\u0015\u0000\u0006nM.HR\u0011Tz#J\u001fWs9g\u001f8/3q>]\u0007_k S=)~\u001ee:O<>\u00025\u001bϒ\u0007>\u0000\u0010`\u0015\u0001\u000b I8]*RDĘXO\u00182{1HzЌWG/=\u001e a }*\u001eq(gҏLzIf@\u0007WsZ\u00025pJA/,!\u0006,e\u0006\u001bp[uHH}j\u001c\u000f#}&۔;qB\u0007C\"z\f>\u0011\u0001`#z\u001bE\u0010^\t6U'hRG۔9\u0013J\u001b%z\u0000DD_HBjsA\u0006A(\u0003(C\u0004@\u001cQtAݜJ=Z\u00165ddcWEk1\u0010z\t+\u000e},֡\u000eЛ8w+\u001d\u001fFݬ\u0011\u0010\bd>5Z^$C\u0019䡧py%\u0016H*vE\nަ6΁d{&\u0007\t_\u0017:E\u0018\u0004W\u001d\u0004\u0000,)3;დB\u0007P\u0014c\u0006\u0000|!R6 \u000b\u0016LЋ\u000bz=wA#Zз\u0019\u0019\u0000H\u0000\u0004ԁ|Ms\u000e\u00027\u001d\u00019O2X4\u001bq\u0019,\u000f`*+0?\fɿ7tИ^\u0003\u001c\\>\fxz\u0018|QY|\u0012\u0004y\u001aH`\u0019\u0012×*o\u000b:,\u0015уԜ\u0007|3$`\n2O\u000fTK`0-Jc$7>7J+\u0007h(ث4̫4E7fpH˴96\u0011w\u000fW)\b\u001a\u000f@nϲ*PÈ\u000e5!䌕YxM-Rp+ʠ\r\u0002\\[ZiT3)opTM20Pmb.\u000fx4\u000b7$ܬ\b\u00193c!\u0005Xk\u00064\u00100\u001a\n\u0016$I|\u000e\u0011TfG*\u0015+睿5i\u001a\u0001q<1Fq\u001f0\u001d,\u0007VM\u001c\u000f'\u00030`21L,%@\u0014\u0013\u0010\u0014ٓ0/pW\u0011\u0011NTb##G\u000f\u001fc\u0005dHk.\u0016tbIIH\u001a\u0016]\fEKR`!,\u00034B?tyL\u001f3g\u0014\u000eBnȺ\u0012.\u00160a\r@\u0006%pㆥ\n-*.Z)\u0003TkL\bv\u001c#%E\u0010\u0006ɲFdIq凥\u0013%\u0000\u0013mF9'_K\u0002\u000fRh0,\u0001\u0016AQ\\\u0000p\u0003\n\u0003Y`YM)E+\u0010\u0014T bKW@D\u0017fDΓ)\u001dc\u00061A \u000f|D\u001f\u0010YB6IC\u0003yk\u001dpU13\\/tvA\u0003m\u0012ݎ\u0019/#p\u0010҈\u0011@\u0002e`\f\f2uE$bH\u0007 /\u0000Iy =\u0015βKN\u0016\u0002J홈B\u0003!4\u0011iYy+\u0016l\"\tDib\u000f҈J`]^O\u0015\u0002\u0002\u000e*'\u001c3\"\r1[v~p)THF\u0018\u0003,'_PZ\\\u001dt/j\bH\r\u0016\u001324遲\n\rA\u0018Z+T\b\u0007u\u0002\u001e,/\"jE0'hМ),_\f\u000bךV01\u0002\u000b\n\u0013^(ļ)Ä\u0006ɦ`X\u0000\u0004An\u0010p^\u0018὜k@jTP\u0004A\u001dλQ\u000b\\0<'9jԨ\u000eZʛvɛb\\ƛ\u0000\u001d\u0011MRS\u0017/Jɵt}cE*\u0003*Ϗ[J\fg!\u001aSe0ȨU\u001eE\nc\u000b\u0002\u0003$Mm\u0018-\u0016ٞ9$B6_\r \u0011y%%VkȨTӕA*\u001f\u001a\u001bN\u0007%{zW\fBm~$Z\u0003?` \u001dx+>-\u0001\u0010\u0017l\u001f$\u0005\u0002Z@UxT\u0006# =jʛc\"&\u001e\u000bb\\@PXz/G\u000ebΈFtu&p/\u0001YԊ-\u0001U\u0010[l\u0016$Z\u0005Hn\\}\u0011yN޼\u000f%$\u0005\u00070=\u0007,m1Hx\u000b[\u0003.>\tRg\":-YiV\u001bq\u0001Xmo`GLzg\rV\t\b3j\u0000\f<\u0004\u00105kRNo3\u0007\u0006bDL\u0002\\\u001a\u001eT\u001c`cYXrqc\u0004X6HrAp\u0013XTjOйAJ\u0007,h\f*\u0014hǀ7!4/:京j\u0018\u000fg\u000f-ˁ\\'\bnj Ih\biT\u00123\tʠ\u0000\u0007\u0007\bqaIe\\=dM0\tA\u0000X\u000bqE\u0014D\u001f90p\fr\u0003\u000e’9s\u0019;r[zi!vQ\u001cL\fEZ8`C8J\u0018P.\ti(\u0003\u0005ahH\u0004\"\u0018g\fu*\u000b\u0011mׅ6%\n\u0003e0Hc@y\u0012\u0010J\u0002Z\u0001\rh\nu\u0011HKh$\u0012km\u0013\u0000 @vj'{\u0015#\u000f#~\u0001džvn [&$P;7ȇr\u000b\"\tMe\u001f׈\u0013j\u000f6B8\u0006\u0014M8\u0001͉\u0003D;\u0003\"NBt^\u000b_i(\u0016\u001e2ѱQ\"cl\u0005EN\u0001\u0014C/ְ1la\u0014BХ.|;T\u0003X\u0000#d^ν\u0004%\u0016\u000f̷42(sKg\u0010BH\u0001Vh^ӖGi}۠5&H1\nT]\u0003(W!: )\u0007\u0001\u0003ܠߜ\u001dZ>&\u0007\u0007\u0001Q,Jb\u0006\u0017\u0010\u0000\u0007VL\u001aeIM\u0005}<\u0006G\u0019t.4^\u0002܃k\u0012l8\u0007 )IcDbhb\u0001綆pr\u0003ݼ\u001a=\ru\u001c \u0000e(*. \u0010A\u0004gGpPP=xK)99J-/\b\u0018\u0003f\f!`c|j;y{\t\u0005*\u0017~<#\tٸ\u0003 A= \bǣc/r\u0001A}@;\u0003ǧ-iV,\u000b6\u0002k\u0010(\u001a\n\u0012q\u000b}e<#Fi.\u000eǚ792w&&\u001c\fq\"lj(ժ]#Z\u0006Lf2\\/eItJI\n8U@YHdx_>dhB\u000eog\"\u001ei~fyS\b9x\u0017@\u0004\u0002[uHpQyMc. \\`~@D\"L\u001er: w45oވ\u0004\u000f\u0001\u000f&$Z\u0013+Ok\u000f\n \u0012:@U\u0000\u0010:q\u001d\u0011FRjF\u0015\u0000E\u0000\u001c\u000f0Lt\u0000\u0017\u0013\u0019S'T>O8/-)mk\u0000\u0013\u000e%\u0010K\u0010\u0001P4\u0018\u0014\u0001k-J1iPRH裔P5\u00040ĉ,&\n\u0003epPE4\u000300!#W1$\u001d`\"ք\u0011+ShngL\u0014\u001cP2,)VMZuoPJ1\u001dVBc,\u0011,\u0001jXk\u0013L\u0002\t\u0019Ee\b\u0015\"\u0019Y^#\u0003%\f\u000bRm \u000ehf\u0016*ֶ\u0002[ŻRΫ{^\b?`\u001cX\u0002~$N!$+7'\rG\"˥CO|wl\\\u0003\u0018<\u000e~\u0010\n\u00001r\u000bN\u00042u\u0007|pm،htZ_v&_$x\u0013ּZ\u001ci=NȭwYiʑaϬL>\u001d#]\u000f\u0014d\u00025\u001cx=f\u0010S䲴uE\u001eovf7<>ĘT?ڔTpT#@K\u001bBT_ dTOr0?D\u0000\n[\u0013\u0014bz\u0004I=\u0015I}[Q>Ee\u0006\u001f_\u001dmɪp<\u0007\u0002P9\u0001أQz@=hREP\u0010Կ\u0007\u001c\u001d@@c\u001b\u0007\u0010\u00131C=yԟ*VN\u0017\u0013'@l\u0017mOT09\"e\fq0Y]\u0014n\u001eQ\rө %A)C(4\u0017Ly)LOH%Lpċ\u0017*czlTb☞a~vILF\u0018'c`zM/ރ\ng=\n\u0001Uݚʼn\u0015\u0002A\u0003MpibJ=ub\b\r弖\u0001^8Uug[f\u0019\u0018+\u000bvq\u0013RC\u0001^vA׿\u00131N'M:KdpY\u0011\u0013oD\tJQ\u0004*LPzȗ~4<,Ebɿһq\u00037\u00031('\u000fFQ)K\u0010lx\u0011ZT\u0010K\u0002`\u0007\u001c}+G>ѣ\u000e<1xd+ѣ\u0012gT7f\u000bXejN\u0019\u000f*e\u0002Sc+,\u000fաL`d\\#\u0010i0\u0019@\u0010yo\u0016.<)p\u0010DyяD\u0014}V\u0013+\tˊ>$|L9?\u0001*\bG\u001c\t\u0003\u0002\u0001l0S\fDӄckT$\u000ft^+\u001eϧii&-l^3lv\\2\u0011\bD;T\u0012~32\u0003gN-`WK\u001c0q`?WR\t%ӸV\u0011IH\u001fϊ\u001cO^Vd^\"RJ\u0013u\u0004Y\b-&\u0019' \u000f[\\•\n\"r?02M>K]*<\u0018\f܈VhqrJV@ɟP'VV\u000b\u0007TZg5-\u001a܀\u001b\u001c]H\u000f\"ex\u0011N\u0000:\u00184Ώ#)\u0015&f:f<;\u0004YLN}\u0018,\u0007\u0007\u0006A\u0010t$Ջ\u000f\u0018\u0006\u0015P\u0011\u0007p\u0006A,\u0019}đ\u001bV\\\n\u0003G1t<\u001eӸ\u0010\"\u0018\u0001|@\u000f<\t 70\u001e\"\u0010@Î\u0002?iUL(8u@I֐/|z\u00042#tJF Z&\u0013!\rH$#Ir4\u0001\u0012)|JńyLb2}Χ$~ hdD. \u0006\u0000\u0003C\u0004a,(\u001a8\u0011DO\u001d&Xr)nɔHk\u000bMP*!-M\u0005Dlr\"s\u0007\t+?`\u0012K{5j\u0007+\u0014I\t齥\u0006!a0\u0001\u0012(_'VD匕!G\u00181pĨp5H,K\u000f\u0002X$2\u00111hVKmJ;?\u001e+5ۣ.\fБ\u0013\u0010GGRx\u001e\tͱ\u0018&\u0003\b\u0018\r$NG\u0010HG\u0018R4z6At\u0014,\u0007E`mB%Qks?j@q(v\u0013\u001c8(\u000bf\u0012\u0003\u0017 iI3:#5\nYrn\b\b$2v\b\b\u00035JՈN9A\u0013h]+hX\"lX\u0018\u0006\u0014ADb }r\"B%|\u000fL\u001daV\u0010\u0000zG\t\t\u0001E=W򰫦R-:\u001aA +@\u0011*/GLQ0DBX\u00000U\u0005\u0006\u001b\u001a?\u0000RA.\u000fC\u0015xܙ\u0000i_R\u001e3\u001fS4\\\u001e3\")7\u0016sDӥ\u0010|dV0\u0006\u0014rT\u0001+*ia)\u0003(攨f\u001dc\"}ю`,\u0002\rr\u0019+A B\u0006Bc.,:FߟGK\u0000.RuB\u0017S&J#?x\u0004-\u0004T\u0004Tb1hdiɞT \"+!jU\u000e7&Q,l7\u0000s\u001b\u0003㝠:fpc\u001c`b3<-҂J5G\u0004\u0010\u0012\u0010MMB1{H=5=mR0VE\\E#\u0019K?P.O\u0002\u001an~3`]`\u0003~\rH:%*&Mg\u000f$\u0010B#xt\\:\u001ah:{%$bWq0`/=Z/>ZkCdY]b9\u0005glY_!*j3\u000fTo\u0007r\u001b\u000f\u001d|\u001cǻ\u0011\u000f\r\u0004\u0005ǬXWɧ\u001a5?V\rnL:\u0014\tOӐQ$\u001b(+}`\u0004@\u0001BRڢ\u0014&j\u0015\u001e\u0016t_'{]\t\u000e\u0019|\u001a\u0000\u001a\u0014y\u0012`\u0015\u001a\u001aE\u00126T_XXD\b\u000f\u001c\fݱfchQ{\u0011YmXƥ\n%\"b**lT\bRa5dl)}>|.\u0002,{\f\\\u0012DA,\u001fPI\u0006(KbMI`\u0010\u0001\u0019'\u0004J@|v\u0013aF3\u0000\u0014ƒ\u0001aj8\u0001C)UsP@X\u0001yg$-\u0007T\u0005`8\u0002j`\ft\rƢƑ\u000e\u0015\u001bnS\u0000\u0003D\u0012`J=L\u0004c\u0019a4W Y\u0013TB\r?`\u000f\u001aۡad\u001a(0\u0002t%:kQpEƤbS)\u001e\u001aa\r\u001c\u0007ӷ\u001f\u0018,/PB\u0000Ǩb\u000eU(rl,'aQq݄\u001fHUR)șbf\u0016\r:[¸i\u0003\u0010hNۡ$\u0003\u0000\\\r9ʴ˼|\u001bP\u0010lg\u0004K\r\u000f_H\u0015BA\\E\u000fh6\n;Ќ\t\u000b{A\u001d3ĂPd%\u0004\fihhVb3\u001f4$Ls\u000fV;\u0017\u0001ޘ\u0001u\u000b\u0015OM\b6BA3@\u0011@tYNfxB1A\u000fSl:1!\u0012\u0007F-\u0012\u0018\nPD\u0001u\u0017$)\u0002\u0006P2pK\b\":\u0005oy*\u0016[@Y\u000e\u0010T\u0011\u0003\n\"z\u000f-A3rfq煃\n\u0010+\u000f)nЇVA]H\u001b%=Д\"j%\u0018):eG#\nJ-?\u001b(K{El]\fʨ0\u0001!\u0014m\u0003*f#`\bp(+҉DDZWˀ f\u00040,(\u00147LHm\u00170%-z~ു)\u0013\u001dV*(l\u0011ٌN=D6J~\u0004\u0003~\u0012\u00076\u000e[\u0000`\u0005\fyu\u0010-Tr\u0003#dB\u0012\u001e䱵ܔ\u0007ӄ)ft\u00175r'\u001f(A\u001flbu\"l\u00016T͡^e\u001a\u001c~Ǎ\u0001fiZQjgV\u0019tXQ`ƂB\r62ŬȺ\rd]w\u000f\u001d)bM(v@)RÂ\u0010\u0016X띄\"^\u000fn\u0014}oj\u000b&2d]\u0000qYanB)\u0010\u001a\u000e͆^މw{޸SH\u001f3\u0018F+)}x\u001aeOߐ7Vxs^{ov\"+\b=E\u0017mH60']Ƞv\t5ѵ'~e\"\u0007<դS%e\u0000҇Jt9\u0014\u000e.蒔mJ/5LC\u001f*=K\u0006(\u0004*}N\u0000>^|J҇zR\u001fw%c^Se.\u0015k\u0003M<8Tɀ_O:Wy@\u0003\n\u0002U#Ħ+̰AjA1z\u0007\u0017$=\u0001%r07%\t\u0014H\u000bgQ,Kd;\u001c\r\u0005\u0016tˣBVki.\u000b!+\u0007\b\u0002\b]\u001el'\u000b!HėР\f$ \u001c)JP\u0015\naD\b\u000e_X\u000b\u0017\u0005\u001fP\tn\bL\u000f\u0002`,Ϧ~`B \t'Xm#h[>upƚ\u0018&iF6\u0018\u0012=\u001cp\u001c\u0004990<\u0004k2ɿ\f/a\u0018j[\u00185~`l\f7K4 L=R/0b)\u001cV\u0013YD\bK\u000byY*'d\u0007wjC\u001b\b&.`NlxFH\t=Ud{\u0012ݰ!MqL\u0015R`v\r&A\u00171AH\u0016$Q I\u001c!Y\u001eg[\u001avs.dr?*[&Gy%ƮE'`i@loC O]i;!w\u0015 ʁ\u001a0T![*q'vKB䯈J\u001ekNO_JPo\u0007hs\u0001 P$U<좱m\u0014#(]r\u0007}2|=n\rF&cIJg9\u0001>\u0019C\u0006Ta?\u000e?\u0014\u0012@E]4'b\"kDg-$AV\u001fzAIurzQ)-,n\u0018\u001ba D\u0003Bcv#I\u0017H\u00003\tȅsꠔWri*8貇\u0012h\u000f]\t!\"\u0012\u00126K%Ը\u001e*8+fD\"zs\u001dY/\r\u0019E\u0019\u0011A9D2\u0014Y(cuD\nM\u0012C\u00000K`\u0013`RK\u0005Ti+0\fdJ\"<\u0006`Mk(%M\n\rF\u000b\u0000q\b f\u000bpa\u001f\u0016\ni1\u0002p\u00113\u00078456\u0004\u001b\f\u0002Y8QY:\fB \u0000)3:,\u000b6=\u0007\u0005\u0014*\u001a4drU\u0014t?X]4\u0015:w\\ELڏ\u00030 2Ȫ Pc1a\u001e{vAS\u000e \bQ\u001f\u001c\u0016RcbJ;\u0002MTLN5Sf\u00070\u0003K#'N\u0019ҝ+UWy5Q\u001eYVk\u001e]\u001aȬ|*\u0015\u001a\u0004\u0017Sc:\u001f\b^ĝڴ\f\n\u0015/2?OD3Xpڦp~apH%_cFM(WSbIC!U5\u0011Dģz!ژ\u001dYgE\u001d@h6SAb9˚s]\"`C-\u001a\u0007\u0000 \nSeB\u0005a!Glؑ\\4X\u0004\u0011GIn-N@\"XR\u0003\u0001JQ\u0015UI\\Һ>A{;\u0014ۧO\u0007ZAP\u000fP(\u001e\u0011Óia\u000f\u0013\u0006S#;UO0|/8\u0012\u0001INDp-$*ZZIS\tm\u0015ձ5\u0003YWTS_\u000b`]-g~Ҩ9=/\u000685C \u0010J,H]*a+YѠR\fFT!IPI\u001e%Lp@\u0011,6+l\u000fLV\u000eءl\n48\"7\n\"[ׁ2ڰ%ܔd\u0006pE\f:\u0007\u0004c?P֢\\\u000e\u001f\u001bi>^#ܮ)\u001a\u0000LpE+\\F3\u001fiuP\u0018c\u0005ŽZȀ\u001doc\u001d-\u0005\u001e\u0019v\u0001s\u0000nt:6x\u0014`%-\u001b|$\u0013B\nPxR\u0017\u0005t\u0000 8\u0004#rI3\u001fdJ\u0013\u0019X\u0004\u001d\\\u001fS\fbt|鼲y]\u0006wF\u0000;.\u0006.ȝl#0Шwͪ` v)rH ENp\u001e¢\u0005>\u001eNѭ!\u0005^Ǐ@-f\n'\u0000HC'q\u0013\u000b7TB-¨ƁY\u0007I&\u000fp\u000e\u001fԮ\u000b\r\u0001%0bm\u001d\u0007m\rSR\u0019Ua\b\u0017\tWE)%IiT|\u000fH5>{\u000f\bЂ\u0007i͵\bM5N]KQ\u001cGE\u001e?`\u000bV\u0013\u00128H[\"\u000e\u0012y{a\u0014Y+\u0015b\u0000ۨ\"\rJ\u001bɼpJ\u000e^\u00143Q\tD\u0001(\u0014[kP/8t1~ \u0007tb4ZFp\u0004rDs>py\tՃE'\f\b(S%\"\u0018}r\b\u000b\u0013;P\f$)e!ˆ\u0014J7\u0000\r\u0016ʍBgkOeX\u0000\bUZ\u000e#Y\u0006\u0002f\u001acpIF\u0018#!4\"W8pJH\\ \u0011T\u0001\"? \"&a#qi*f\ne\u0011X\u0015p^\"%\u0000\u0011fG:\u001aD\u001b\u001d]F>Z\u0015\n*qYPQ\u00150ِ\u0007L\u000b\u0013琧\to@\u000e$D\u0017\u0001t\u001e\u001cW\u000e\u001bMFH_\u001e'\tAk\u0017\u0015;ʉR؅̋!JL+0.iR%k@hm8{*A\tD\u001bڈn\u0018L.X3Ju6i#Y\u0007FRJ7\t[^RR(\u001aaVti+q\u000b.2/T]XL\u0002#1m@{46\u0006UMFJ'#f\u001b\u0013\bӷ6ZE\u0010/ҩeIO=tXTd^\u0013y_T\u000eш\u0010\"\f\u0019\u0017t\u001aShOo5Z\u001cW>%sXc<\u001fN~`ᘓ\u0013\u0005\fE#r\fFq\u0001AXZ\u0003D\u0003\"\u0019\u0016\n3aI뮦p~SJ\u0005X^\\A\\2!\u0004[zщv=\u0004]OM׏Sh\u001e` hF\u0010(\b\r\u0007\u0012%!\u001f\u0004v_b>\u000e\u0010&@#\u001a[_*z\u0013VY_RS\u0006ndc\u0007\u0019\u0012M\u000b82.-\"\\Y(J&($\f^4\u0000HR_.NgiLJR\b)kzAH}\u0017R\u0003M='xԻ\u000e-5Q\u001d%ʞjZ 2W6\tY\\2R:Yy\u0003\u0001t\u0003>d9`NIӛLKďz!C(Pb1ҪN`N_C\u0000N/\u0000_]ӟ\u001eI\u001c9z\\4N\u001d>ՠM(Y\b7MhYI;|zuP\u0004-=8lb$4\u0006Ś0ZMUCmG]\u0007\u000e\u001f0}r\u001e\u0014ަl\u001a_\u0007*ۉel0gn\u001a\u001eLjSPK\u0013G#S5\u000f3H\u0015S}堜[*<6\u0007Ǭ\u001aN/7\u0016@l\u001c\u001a\u0012/Eـ\"kuIgm(\u0000=\u000f@h\u001f&3\u001e\f\t\ffP6\u000f\u0010\\=}2\u0012g`tv->gL\u0004\u0017q@\u0012S|75yqP@E/\u0001\u0003DxUh\"}\u001f#5L\u0003\u001eeR%\fՁ`4h_Q/`^^߼^\r;]*ֱE6!|k\u0010xR.vl8-\u0013츖e6ӊ?P|]\u001aBr4ayV CsW]lFܡTۀ29Tj3U((GCD e\u0003bt\\!zD\u00184\"$c/w^\u000e\u001c$\u0006\u00106\b\ta\u0004O+\tJd\u0005\"Zؼ}4T.֤\nk:\u0010Wbu\u0015?\u0019RFcTDUV\u0011U֔\u00036}z>\u001c#xmS\u001f06ϗp\u001bF\u0004\u001b\u0003\u0007YW%\u0007TX\u00012ځ\u0017:\f\u0016\r\u0012;c\u0006\u001e 3\u001b\u0019W`hrNʅrdG`AIj\u001a%\u0011j;j;$tH\u0013)/F\u0003I\"Z0u\u0002\u000f8AȀJ2!\u0007mO\u0011셐+PU\u0014cХzʂ\u0005K(j>E\u0014-\fޙC\u001fT#\u000fQ\u000f\u000f\fj#:(+4)$ͨ$hQҽh~d8a>F\u0013\u0000X\u0011g*6#\u0006U!eiʑ\"\u0002W7\u001f\u0015[Q\u0000j낳JB`oAز-\bFH`\bxK|`!\f\u0003Ń\bPCrZ0!`\\\b:\u0018\u0012Pw3yR54\bsC=W\u0001꜆\u0018\\PP\u001e)\u0011OA\u000f[NWB~\u0002V1,\u000fݮ%Z?Ye3\f\nqTjc˼pՆ |G\u0019\t\b\u000f\u0013\u0012v\u0013\u0000PI\u00065=\u0001;\u0011Oh㑬\u001f\fb\f\"&jx}IG++>Vb\u001f\u0010\tQ\u0012gu@'w\u0000\u001eD8*K1\n\u0017\u001f\u0010W;\u0010\u001d\n`Aؒr\t1\u000bҡ%gIU|\u001a8@\u0003\u0005xܵ&4\u0007@\u0013Ř|L4uFrj*'bki\u001cEV\u0005\\\n`aֆb\naEj X8p\u0003%\u0015wȦKg҄PDH\\x\u001e>I\u001d\u0017ߔ\u0002X|)fN\u0002N\u0000\u0013\u000b\n\u000f\u001f\u000f,~ Ģ\u0014ͼFG+Ev\u0018~\u0005\r\u0007\nف\u001a\rbdbȆ͏\u0010\\H1T(=\tG\u0000x\u0019\u0019FC!\"_|b\u0017\u00064*\u001f\u0000!\u001e!CtźpU\u001f1nR:P/[X\u001c\r\u0003_P1\u0005iq\u0018\"b\u000fș\u0002\u0012$'\u0005Bp\u0011\\ohYB P/\u0018\u0004!SP%Q76y \u0018\u001ei\u001eh{\u0014\u0007\r\u0005\n]2\u000e\u0016]2\u000e\u000e\u001b\u000bZl<\u001a9V\fx8kBR\u0019D\"\u0019L䆏 \u0015\r>~%4p\u001c=D\u001cI,c\u000b\u0014![\u0018Ůwb44D;ȈJkBo7\u00155~W*c\bIX\u001d@\fH3:ȌrU&_\u00122\u0001' 9c8\u001dX84EG\u0007P\u0006\u0019\u000e\u001d69\b_['YCH\u0018AR޺I%CǃE%\u00105b\\\u0010\u001e\u000fzq%\u000b|XF.\u001a\u001c\u001a\u0017\u0018iB\u000eDQ\u0003\u0006Yٔǂ])\n\u0005\u0013\u0015:\b\r\u001aT1x6kw$RB<5d6D\u0011\u0005cA\u0011ުG$b\f4M\u0012S\u0007FECYcł2>[\u001bQ\u0016\u00071GF.E\u0002ab_&zL EH\t[p'N\rjq׷\u0014ϴ\u000eSw\u0011\u0001-\u0010x|\u0007sHG;(\u000e\b\u001c\r\u001c\u0002\t\u0001sV:/\u0001a3jms\u0001E3W0\u001c{$ϼid/H\u0012X\u0002*\u0010\u0004\u0018 ֣B!f19YڬX\fV*\u0007ypXɯ\u0005-^\u001c\u0017\u001a*\r9VbX\u0002\u0015'Dɚ\u0017\u000fY\u0011,|{\u001f\u0002\\}q噙aa\u001b6l=.\u0002y.,@\u001fdLE\"X\u00134%҃OD8\u0003\u0000\u0004Ľ \t\u0014|\u0004k\tE3$\u0007 \u0005(rИAQ8|<%PVk\u0006\rF\fs®I0\u0000HzH9\u001cR(=9u&? ~\u0003\u0003?\u0010:\u000f\u000f\u000f\u0000>\u0007h\u0014F<8d\r\u0003? (L\u0007~@\u0007~\u0007~\u0007~\u0007$(z]W 'շ뭞x:IU%lu'$~\u000b=\u0011N\u0007d\u001d\"(@V[ԇ#\u0016\u0000\u0015\u0014Ũ'dա\u0001mxl\u000fH\"!]oy\u001b{cV\u00196CXOJ/lJyhJ?3-0`@Uҧ_)=+D\u000ft΍M\u0002c3\u0004<ڃ>y/:\u000f.\u001d\\\u00034\u0000T\u001d\u0004z?NL9\u000b*L$ɶT-\u0019x(\u0015\nİ\nvy\u000e:z>\u0005Wb,` :<\u001dnϣH\u0013g؉o\u0006zvx\u001eMi<_D\u0007+\"wo\u0003~\u001e\u0004H?\u001fϗ\u0013\fjU|lKy~å츺\u0015鍣\u001bN\r+j\u000e;猕\u0002c\u0016\u0001p^R8?\\I'y\u0007\u0010v)\u0000\u0000\u0013\u000fW:/hu:2:\u0001Gz^\u0010Ǔdm\\4DeDx\u0011\u001d\u001e\u0002kTf\u000eZ@N4\u0012-B\u0007H\u001f$Q6V$\u0002{$\u001e\u0013!|+u9\u00148\u0005\u001f03u|x\"p^$8\u0015\tλ\u0010\u0010η\b\u0018Ϋ\\\u0000Ο\u0014S\u0004?r\u0007+7\u000bN\u0011#\u0005I\u0000H\u0005t_\bK&7\u0018+\t\u0000S!A\u0011x\u001bupEekc߸n\u0007\u0017 %Bl\u001eC\"6ϨЛKzp;l~bl\u001e\u0015bll~l>am\u001ed8*gd-B\"~QD\u001b{m\u0002l(\u0003pG%>J\bhC\u001aɼ!\u0014b7<\u0013sӨ\u0014y]j~b1h^F-4yIrD\u0014\u000fDu\tѼ5/3y\u001f(\u000f͇X\u0001؏=I\u001bХy\u000f\tSQnlV\u0017H]3\u0002junqJ9.+\u00157\"|5\bėcBZb|\u001a ߧk{6\u0001v\u0001{Ch\u001aV_\u000fT=\u001e\u0003\n}騾h\u0004\u001b&L\u001al6bL\u0007Z#%ҴpSsbUsf\n%\u0016\u0019cV\u000b0\u0018G.rUf\u0010he>{\u0012\t_I|~ߑC`~OPߛ/ؾg}\u0007׾z%U\u0010eXAB?h\u001b\u000b'h\u001e'*$\u0013甮\u0001NlIp\u000fD+XK-[\u0016@\u0010\u0011whad>\u00143D2 =L7K\u0017Gay<:2\u0002љ\u0007t1!\u001fSoqD\u0011UP\u0011PP $̿<\u0003\rS>!.h3q8*%!ېH6,\u0015•PA5v$\u0017{][\u0011y3\u001apa\u0019|[\u0012dI4\u0000;'{/>[\u0000\u0011] \u001d+\fc痰p\u0018MҔ$\u000fdM9._\u0017\u0011^\u001e<)@\"\u000b>/\u0003լ\u0012ۭE,&47x`^\u001e߼n\u001f<\n\u0004)\u0004Py[`\u0007K(\u00004/1y\u001bȓ\rl\u001c\t\f\\\u001bnl\u001a\u0004P\u0014\u001bd:\u0003,\b\u000e^B3̈\u0012Rl\b7%jnNx%\u0000\u0006la/\u0014M\rrE9Q:5.\u001cT*(aJ\u0000AVpHsFػ9vd\\\u0010X\u0010;\bBMmT/\\\u000eԀb;O (CҤl+\u00059?\f\neU4\naeS\"\u0017S9\u0013QόA\u00124B\u001d\"\u0002O\u0015vp5Xk\u0007YUڬZu-Q+$\u0015\u0013\u001e\f9\u001f@xJJ)jfY \u000fb!.\u0010m\u0016^/\u0014\u0016i®#GQFV\u000e\"\u001bOU;T\u0017J^\u000bd c\u0016N;)4\u0017R5\rw!+./B\r^C\u0003Kqo]\"Bkt\u0014.\u0002cB(dr<֍!]cg5#\u000fpG\u001bt~~\u000efK\u0000\u0016\u0010[\u0019tkVFtz\u0005M[\u000eZ|Prej\fpأz\u000fXH !AD\u0004tsT\n\u000f\u0016\f\np9$\u001c\u0017S\u0010Tݸvf]\t0BXl\u000fXkx\u0019\u0014\u00078Zç\u0015\"\u001fdM\u001d\u0006\u0015\u001f-#\u001239u\rR\u0005\f2\fEX0n\u0010vH݇\u000e\u0018,\u001cY\u001c%\u0002\u0007,5GcTHW`'uЀ$\n\u0017\u0011\u0001v3a0҅`\f\"n1\\B|X<\u0003â\u001f\u0015X\u001e$Z>\u001511*\u0014\u0000BPӝ5UjF+qLA*x\u000bHJ;\u0019J\tŻ(H\t\"2fA\u0003^\u0017m{jL((q\u0012-@\n\u0000\rH/6ƸP\f\u001a`\r\b._\u001a7zn\u001f0ܐCO㍫o\u0001);\u0005P\u0004\u0004ŝ{II7:ܼE+Re\u0004\u001eI/4<\bk'4\\\u001a8\u0006o:b\u001d.*Y9\u000fG=:Wyj4Bvp\u0001Y\u0001\t\u00006.\u0007\u0010:\u0007\u0017$\u001a\u0000\n6\"ĄR(},6yϿ\u0014`\u001871\u0016R:4\tc&\u0016On\\\u0002\u0001 \u0011\u0002rw䞓L&x8L^\u0003R(1V~\u001dU\u0005\u0005GR!\"K36\u0006e^\u0003i\u0019T&h8\n\u0000\u0001`eL\u0010's)\u00006\u000b#ĉ\u0012\u0018i!L\u0015z\u0016\u0018\u0019t\u001a\u0013V6\u0012dP3\u0011\u000eD;\b='(\u0003C\u001b4.#\u000fȠ^\u0006\u00076r-6\u0014ET&j\u00155֮_\u0015`==J??@kԧ\r\u001ab\u0011O#.Hx!\"\u0012z$r\u0013IO!\u0000u\u0006jZ)R\u0016\u0001$\u001drHWk\u001e;#kgV\u000fzq=zW\u0012;4&WH\u001fAd-\u001f֦V\u001a#@R߲\u0005\u0010R_g\u0014]\u00137\u001d\u0013\u0015ރPe>\b\f\u000b.K\u0000 J\u0006<^fē5\u0012L/*e+0}\tMC\u000e'\f1uMQY\nh\ni\"\u001aS\u0014E\u0004\u0013SF€\u0006ö\u0016Ž\u0014\u00145p5z\f& yǸ$A~\u0015Z)Hz-^}bI0\u00129`\u0000hu\u0012FBq\u001ae\u001f!\u0004kFd6\u000f\u0011gT\u0000/HŽ/ǔ*z\u0017>\u0004bHEoA A\u001a\u0001\rF\u001a@5\u0014\u001f0ُ\t֚\u0012\u001a\u001f\u0007\u0004\u0010\u0015Ҧ:|}@os$A\u0005(%A۠w15\u0001\u0014\u0001\u001f\n#\u0013\n\u0015/\u00054H\u0001}A\u001e.%\u0012x\u0005V\u0001d'B\u0017rt2\u001cL7\u0001f \u0000%O\u0003?\u0007wy>>c\u0011I%\u0016?\u001br~ޅϧysYG!l\tc|npN/s@\fbʪ> ))&|ߝE\u000et\u001e:_B\u0017\u000f\u001f\u001c|\r:?Σ\u0013\u0019=\u0002m=\u0005k60U/6\u0007\u0016\u001b}$\u0011G)3dz\u001aw'+B\u0007{E \u000fd \u0010I|`s>=\u001fO\u0015K\f\u001d\u0013\u0012҈(yMgy\u000f\u0014\u0000Tg\u0011*Ώ]w|糐y9;Kγ t罸\u0005\u00063Aik~\"h&\u00104?dͧ\nY?ajj^4\u0007u;A\u000f%\u0010Uv2iJgN\u001cQ0\b3\u0016QQ>@\"hwցVH\rk@N\u0001\u001e\\4,\u00174C>v@`{R|i[\u0012Q|\b\u0016Z\u001f0O`͵:5\u001e86e#R\u0004TQSRjtgX-\u001cAV &AD1\u0016\n\u0016esӒ}[\u001c~?Ie\u0007})}OY\f};2\u001fvcvKq\u000e\u001c\b>AETv\u0001f\f:?IZ\b:}Ur}_DLZSF] R\t\u0003#\u0010@@aHo\u0014\u0001\u0001ǎ5Q:Q\u0003td\u0007amd>UI2sCVa$\u001a\u0001y\u0004ϼCɾ0}7];\u0016VɱlP3\u0010(\rBeWz\n*K$eo LIX(\u0005r 4bڙB\u0017\u0001_+0\u00183Q\rB\u0000`\u0010.I%\b\u0017\u0003\u0002x]x\\=\u001c.аP\u0004\u0015b\u000f\u0006NJų%Ae{fd~!?hyoY=F*E\u000f\u0011\u0012D\u001cj\u0011\n\u0001u>^}91\u001d\u0013\u0005kW9\u0015qA7\u000e\u001e(`\u0015~)\u00163\u000b\u0005cI~ \n\fQ٢/Ho\u001e~s:j.\u0012P\u000fr.S~/tvPae$W+6AIRËl\u000fTqx`s\u0014*3Ʃ:\u00070\u0003Q\u00143\u0014i\u0006O(\u001eCCeل(\u0015@+6j7bVhτԒo>Mџ\u0007X*\u000eǕ8\u0001L\b\u001cnSC~Q\u000ec\u0007^Ftg4,Uȧ@j|1Xk弘«\u00158XԵ\r2\u0011\u001f(B\u001blT}iH(QCtB+iFHEoX\u001e\u0007\u001d\b&\u0003犋ߕ\u0010&L'xT\u0006^˰W\u0013J\u0011*|\u000fl}\u0003\u00019\u0003\u0006\u001a\u0000)FR)甯yp\u0005\u0004B rHQP\u0014Z\u0018\f]XrA8ȡep`'?璟S\u001cW\u001f0\u0006\u000e\u00156\u0000\u0010\u001f\buXn\u0002\u0003ou.qoMH$+؉6\u0004\u0014,)pgP5BReD!=\u0012C\u00068C\u001eɂSoy6Į2N\u000f\u001c\u0001\"Ôؙ?sq\u001f1f\u000f\u000e<6\u0007^\u0006\u0007SxVfVV~\u001ftRZRAL\u0002\u001d\u000b\u0019i\na\",qC\b\u001f\u0018\u0010{\u0018Gd&WjCڹPl:\u000bT\u0004\u0005\u0015q=\u0016\u001e)8ZP0\u0014&inJԘ \u0005\u0001S`yP(4&0Ja\u000b1Ρ`N\u0003\u001a\u0019\u0001M\u001e4\u000e\u0019SB.rM.R\u001c\u000b\u0015J`\u0006E_1h\n\u000e*6[\u000b\u000fC^H\f`ႁf\u000bOù!L\u001c\u000fh$ԜG#/L\b\u0000LLW4є?b)!\u0017\"8\u0013\"'#h\u0001XsSxAmC;U)e- װ/؎贝܀cb\u001eن\u001c\u0004 ~\u0000\u0000\u001dK56>\u000f\u0004]V,2\u001d\u0012e\u0015>K\u0016rJ0~\u001aElB\u0004TSVJIV=aF=^\u0005ɵ\u001fhX]k{T\u0001PK\u0005\u0017Ɛ\u001d\u0001ޕaX[FE=מNz=\nH\u0015^5\t!U?q7\bz\u0001a@g\u0015jo<%\u0015`5\u0012ʈV+\bYE\u0001_[,WinKи؄wqy?/\b\u001ak\u0007ѐ\u000f c a>0Qt\n&\u001ffÛ#Qq-:S\u0014#C\u0019\u00109)n\u00053FUZ:ui.'\u0016\\\u0017h\\Ia/\u0000yʯ\u0004zD\u0002\u0000AuV\u0003EcNO\u0019\u000b\u0002Nd49\u0002\"L\u001b@E\u0005巔\u001f82].<2\"\u0005\u0006Fގ\u0006\t\u0006\u0011cO\u0019\u0013ɷ\\:FBfl3As\u0002d҅…\u0019<1\u000b\u0000\u0007SӘ )\u0018D\u0002\u0016/0>e$\u001e+LjE\u0015%\u0002)`\u00191\n?+΂Iؗ^=4\t@\u0011\u001c++\t n\u0018Rc\"a (@\nы\u0018a\u0006Ln\u0004˫1X\u0007ÅE\u0010=;Q/\u0013s4\u0010?z\u001bܶS5&\u0013\nT\u001c\u0006H\"\u0000Q \u0003\u00185Z\u0016¥qx\u0016=(uֱQDV\u000eL\u0003#5yZ4B\u0018\u000f\u0018\u001b\u0006P0heMV\u000b5AI%r\u001f\u0003;i͔\u001b\u001e\u0005\u0005RV\re\u001f\u0010,\u0010AT\u0016\rN{k\u001bAA\"T^&?IJR(%͉D)K\u0006\u001913h\u001a\u0003,\u0014!P\u0011P\u0010RF-\u0006TH^@h\\5ImX\n@`J-8֥\u000b\u0016B\u00013\u0003.3w4H\u0010\u0003\r\u0014z'Kx\u0012@? (Q%\u0012t\u0019m\u0019\u000fcihEۨx\u001a+`IJ5b=%҆1A\u000f\u0004|\u0002 \u000fQ\u0010D:\u001ei\u001e1PAX\b\u0015r\u0001PQ\n5-,o\u0016\nm\u00010zx;T#ڈ1:0ҡ[HQJihӧĨ\u001a\"\u0019S?\u0014*U#K[}&bgX_G]-,H*g9%ֳ8-\u0011\u0005а>kEX\u001f\u0012gW,+\u0013[L9\u0019ѿz\u0012\u0010\u000b &Rs#̑ÿSԛfF%y!W2\u0015\u000f\u0019M\u0010\u0001@{TKK?\u0010\"\u001f\u001aӉLRG/ON]vzwNDef>{iTuUa%\u001b\u0000_{@$T)\u000eV:qH&z~d\u0001ꐾ\u0004\u001eeڐ\u0007(ZDz\u0014\"}&Hz\u0001SШ\t\u000fJPL$\u0014\u0000o\u0014\u0011\u001aM,`ӆ\u0011:3\u0010=E\u001b/`$B\u001a\u0003Bǐa<%oGEk6'W\u001c'@X]bBꄌ1Z\u001d\u0003qJ1uW%\u0001[\u0018\u0003w\u001e\u0000\u0000\u0014'?e\u0013O\u0000DoC*пZ>\u000b}-wG1\\3\fIB~Sߓ1\u0007\u001bz̆~6Y9*B\u0018\\,\u0012\n$\u001ag^jtb\f\u0018u\u000e;똘\u0018ys\u0016\u0007R\t]M?ϓSc\u0012YyBE\u001f\u0010\u0005\u0001TW\u001a\u0000o\u0000K\u001dc\n\u0002y<*w)m5e6\u0014 \u0005dn,L\u0000fY[Cnb\u000b\u001a!:\u001b\u0001^KDJ7A4'j^A\b=\f<\n\u0010b)Ry\bz|L2~4i^ \u0015!\u0012\u001e\\\u0018\u001fܨȘ\u0015sIUM d\u0018\u000f\u0019=iyZV\u001fu\u0018\u0000yGkB\u0005\"ETw!ם/η\u0015DK\u0002J3T\u001b1\u0012\u0007Ub\u0012\u00157dT:@XD鲦\u0014!F-hiJAgYr~\u0007$`Ӝ\u0003Gy=fp\u0007@\u0005%󉔂1\u0003<%8q \"\u0010\u0007{\u0002=$0Ȩ}~F\b\f\u001b\u000b|Ij\\PT1k\u001e\"\u000f^Y\u0003\u0004\u0014Q9G;\u001c\u001boKZ6Z\u0001)\u00156\u000f{ͫLS8\t,\u000f\u000eͿl^l~z\u0004A+d.ZE\u0010Jp\u0002EfO!\":@\u001447\u0010nt\u001b\u0012x_45\u0018n\u001b{/|q\u0019G?zJ71HXF\u001f+oJ[˞<#<4F@X\u0005GG\bWO&\u000bPhGR\u0018\u0007Yeic\bi\u0007`Ks9մ2\\\u0003\u0000\u0004v\u0017v9b\u0013\r:2 xȟ\rI85/\u0012M;fWmj>3\u0017'U?`sIS\u0001n|\t\u0004X7\bZ*Kp/FZ\u0018IPRe$DAUB\u000e6Fs~\f# \u001f\t\bRc?B\u0013CH1\\\u0004>Z\u0018\u0006i\u000e\u0000-\u0014I\u0002R&\u0015j\u000f&\"2)\"XKyIq}d\u0014\ri\u0005d(`W\ni\\\\-g\u0001\u0006GIGBc=;$\u0014^h\u0019\"\u001c\u001d\u000e\u0005hs\t#?Fsiġu,CJg~@\u00160\u000f.^\b?S\u001eW\u0006PUET\u0015an*\fa+~#q\u0019f!\u001a\u001bC\u0010ioV.i\\h?\b\"b\rm\u00056:C\u0019\u001d8H+k][nP9e:Pb\u001e(\u000044!R\u000b\u0014t\u001a\u0000ڟ\u000bqx\u0004\u0003H\t+\rZ\u0011\u0013m\u0001b̉\u0011)x8\\C\u001cX;N\u000fӎ\u0003g8܈sטL\u000774,\u001e\u0016\u00070Zӥ\nz\b3\u0002AC\u0005\b[g\u0014N!ڎ8&U\u000e;Ħh@\u001b\u0011D@fw\u0006\u0017B1\u000f\u0006\u000br(\u001c\u0014\u0016W('l\u0004\u001e\u0006Ş-Z\\^\u000f\u0016\bE\u0013DGu;BV\"\u0018}$Q<[hFGK򐭒P{䢂P\r\u0004lG2\\R\u0012_r\bc.\t^V\r޸P\u0015|\b\neG\u00129*\u0010!`\u0001\u000fK\u0010*\u0007\u0016\u0012\u001b\r];[-E\u001a\f(\u0007`l.A$諭l;L;$)\u001c\u0004s?\u0005\u000b>\u0005`\u0017@*>Ȇ\u0015ລ\u0005\u0015pyB\u0003؅\u0010M\u00041Y2p\u0006\tr\u001b\u0019E‘‘=h\"\u001e\t;R4\tN\u000fقp\nh@L\u000bd\u0007\u0018\u0003|֑ymQxNPԴh<\u0015AT=0SR\"Z\bz!&YT\u0016i\u000e\u001c\fw\f\u001eˆXؔ(gUp\r0\u0001b+3T9z]AiPS47\u000e\rdB\n\r>5x<)*ġ)#^\tE\u001e\u0006.\u000f\u0004榄5\u0013[n::\\z5\u001ez \u001cP3e\b\nl[;8`XPqbx\u0019aO5P-l5t(t l` L~\"\u0007҅7iMH1L81`ڮ\u000b\u0014pZ|\u0010p5;KP5:]\u001ePc\"<4D\tn\u0016mEV{•\n\u0015C 7Pr<*}`\u0011\u0003nЙԣӈ|\u0011,\u0002;C\n\u0007\r8\u001bv*{$\tM:\u0003\u000e\"u2.3X7e&:EQʙR\u000602/]\biN\u0013\ty\u0003\n/q\u0010*\u00186Nj#o$\u0003`i[\u000erv+\u0002\u0010Q6E@^r@\t@ѭ<|\u0003:l`(\u001eS<\u0000l'\u0006<\u00115!\u0014@\u000bl\u001eT\tܔ\u0002\u0003\u000euo\u0014\u0003T\u001d\u0016jpw\u001a\u0013^-\u0012NjFDR\u0001\u0007bM\u000eae?\u0019~\u001f2*^\rT)^EuX눠yu\u000e\u001aka!o6GZ\u0013i$$m=#h=hUI5PcP\b\u000e`\u0016BhIA2wXLէR?Ґ=Ӫz\u000bz\u0014~uX#FY\u0010\u0015\u0007jFTr\u0006\u0004[\r24O_/\u001c\u0012Ӄ\u0018#\u0014Ӈy~z(r\u00179=\"\u00019=O\u0003cD>\u001fC!i&\u0004.]9s\u0011\u0004\u0001\u000b)\u0017aSb9\\P\u0016kdի0\u000fWz\u0004,kR\u0017J\u001fs3H \u0000.}KO\u0010\u0016ҷL\u000fp\n\u0018|\u000b\\7:РVd\u0001bW-P#M\u001a/sF\u0012=c28\f$\u0010\u0014l@hRmzJ\u001a\u000f\u001e\r\u0016b$k\u0001U\u001e\u0000\u001bCOkA\u001czP\u001e|8B_PB\u001fyqBO9\u001f7u\u0014\u0012(?1BO\u0011EBwBWdBGDT\bAď\u0014 E\b\f-\u001f\bD\u0014m\u0015y\u000e\fAyg*]I\nN\u0018\u001e\r@_w0\u0013&\rzZQ\rл\u0006\u0018\u0002Z+MtJ\u0013Wꌤ\t\u0010v\u0013`\u0015\u000eW.*:\u000b\u0012!\u0006A\u000b;qPX+\u0001c\"\u0004\u0013{U+!$\u0006Krwބt>L:OқΧrQ)&UgNQ=^\u000fͯ[tW\u001b?z6ϗf\u00165\u0014Hn\\ cY1\u00018\u0015pCZӕ357:\u0002]\u0001\u001a\u0013\b8?L\u0007:Hu^5g0 (\n:M\u001cA\u0017\u0003ݖ|S\u001f;\u001d2(1 KoP5!u\u0000.$\u0004\u0001ax<$C^:gq>s8` \u001fA\u0018\u000f7$36y'9wL!r^0@\u0007\u0018f0?3'm\\mu\n\u0018c\u001f$<ꊕt ,^\u0005P0\u0001ƒ{d5dY82a\u0012\\ؼ@7\u0019$6؛GE}Xo^#6O\u0010gl:\u0005?\u0013toш,\u0001.tzL#(ثؾ䙋d\u0007\u0007ZltȜVf\u0018eEYRCݪ\\\b\u0001\nj+xb# i\u001e4jj\u0017,\u0018u\n\u0017z1ǖR0Df0d3PXe\"yT J%mt\u0003\u0006`ڂSmy&s}|&m߬Qbr\u00131\u000bu\u000f!k/$\u0007s\u0017=H\u0012‚&D_@/A/\u0001p\u0004\f\u0012iױ\u001ff42\u000fL?*<>\\ќ=Hoĭ\u0005)6\u0016Kq;0{?ul#Y1nZ(? VBbjvAZ8w_!KDI8I\u001b\u0000\u0000\"oQ6%\u0016C!I\r<\u000eKb\u0001\u0002ظ8L\u001cy=\u000b6ݞC\u0006C$3a>ru(-O\u0019`Zg\nϚ@\u00188\tFC1\u00069#?``\u0018=&J-\u001ci\u001c_\u000fJ\rw+\f\rFZ\u0012MH$6\u0002嗗)薕\u0019:\u0012*\u0001\u0016\u0000-Jk\u0003^]BG\u0003\n]wZ\u001df\u00105\u0003`0e\u0010\u0006\u0001\u001fT0hy\u0005)\u001f\u000bT\\H%pnffp#eb\r\u0005-\u000ee<\u000e|\u0007\u001e\u0007X{@qQ9\u001a\u001a\u001d{IiF~\u0016\u001f;i\u0012F\u0015pA\u001fn\u0006V/\u0013gG\u00112.\u001d~l_i$aAA`KpY=\u0000XaUi\u0003N\u0012U\u001cG\u0013\u0017F\u0006A?\u001fRR4\u0013\u0003hkO2\u0015\u0003X\u0001\u0000fV\\K\f\u0003rkaqiiH\u0019+0E\u0011e~+BiX&0uES!!@\n\u0012*FI\u0012\u001a\u001f&\u0013\nC\u001ab\u0010W\u000eP)OE0ŕ1;\u0014jpj^4v܋F\u0005\u0002\u000f\"OJ1c\u0019\u000ff\fD=\u0011i*\fYŸIѲi$!^#\u0012G)F\u0001\u0011\u001a_ ?\u0002!w\u001f2$);\u000e\fXʉh\u0007\bE_BɼeDJHš~\u0003\u0012E\u0000.D<~\\rތ퐂nGRQj1~wa6|\r*qJ1c(\u001eP\fe6%H\u0011~\u00130\u0004gI*gVYPKPQa\u001cB(O(u\rImRmƇ\\\r\bw\u0003IȺ\u0003\u0015EQ\u0010ݖ\u0003N=\u0001`\u0003*ε\u0006T\u0012\u001a\fTtL\u0018:n\u000b\u001d\u0010<`\u0006aPA4pm\u0003H%^H\u0005vKR5J$*\t\u0013H\u001b*\u001fS\u0016\fUrP\u001a#\u0010f=O;@!֔\";\t4\"N\u0016Qx2\u0016\u0006V\u0007Z%(HJΪt)4V4[?RXWA\u001a~TR]Aןw}\u0004K\u001e&A`i=\nz\r'h\u000f\u0013\u0012\u0019\u001f@Sq\u001ayz\f&\u0013QW:;_6O\f4I\u0018y&,s\u0016iJb\u0006@*E\u0018\u0013WS@b1B2+YQyZ\u0014\u0005aN\u0006z\u0012M,Qf$Wވ\\Q*;F=@\u0007E=CQ_`\u001f\u0018X$`~\u0001b/OYgz\r@g\u001fX\bgPswLw)Ò\u0013$GAy߈|e>`>ǘ34i\u000e?\u0010Ͽ7)3F\u0013\u0016\u001f\t\u0010\u001aeftx[=ZpyS*|yπ\u000f ){\u001edמo`\u00109=yF\u000ea3)NЉ\u000e0\u000fl\\\u000e44d=K5\u0010梽\tAJ7\rcHη\u0014C]E7B@:_xQ\n?G\u0015|qtD8:/\u0012L\u0007?nRw&C@]\u001f@\u0001lt\tLs%\b0\u0011c\u001c`c9(s-K2\u0003|aepR*!_ĔmF֍p\u0019\u0000|Ao!B\u0004\t\u0015\u001f\u0018\u0018κB7\rK\u0002,}CPiay[3\u0001h5f!ݱIW0؆5ر\u0004hRʳ-U?Ib\u0003\u000b\u0019\u0017\u000ev\u0006-Hn$K^l\"8\u0017yy!o\"7\tɝ\u0014\u0000thY\u0000{?˪zZ <*\u0005\u0007(%DN\u0015D~h0?Fo<\u000bX=#G}25.nmKGA\u0019+66%\u0001r\u0002փ83N\fuN\u0003j\u001ew\u0007jf\u001eHD\"4wFZ#0R{bO\u000e\b\u0001=] 3Vۮ*\u001c\u00076$qtL\u00100n,iu\\jhGjh?vcqKWh\"$ȵE\u0001p2\u001f\u000e\u0018\u001c:s=,\u0016vL'\u0013y\u001e\u001fHk.\u0011Q}&>\u000e 7k\u000e8\\\u0017#C\u0007RNb\b\u001e2ކT\u0010|?7<޽J-G1\u0014\u0007\u0006jx>\r\u000e>\u0016S-G]Ƶ\r\u001f/\u00176ܐ@\u0012%FC>\u001e\u0018u\u0017Ӎt\b\u0014#`:W'\bP]9\"dB?\u0010\bv\u0004\u00002䨲t+\u0011H\u000bIz\u0013p\u0000\u0016\u001bZ-%$\u0016T's<@#\u001cB|z.8\"\u0001OD1+\u001fՕz\u0007&ނ\u0007/\u0002O\u0007\u001aσ*)\u001c[ĠI\b\u0012\b]\u0016#\u0012rm\u001b7l2}E$\u0004]1]0\u000ft4I\u00073\f\u0010#\u0003wD\u0003+\"*t\\U.aXx;2TfJfSᨠ!\u00042QCf!*\u0002\u000bVb]⺳%\u0014Q\u000fCq\u0004C#A\u000fP\f|\u001a43^2\u0013zQE橹iֹ=F>\b'6h\u000e\u000bqS18\u0019\u0006¤*_4Nk:cuf-\u0010\u0016*!ut!\u001avΓ-re\u001dj\u0002g\u0001\u0017&v^^D7/%O(\f\u0002\u0017+7.\u0003xpyH\u0006r\b\u0012%>\u001f\u0000Zv[T|XC(c6mb\u0005Pr\"yRM\u000eN,L\bAp&AD\\{Zl.j7n^\u0014\u0007ļIE5Õy\u000f\"ƍ\u00005nD\u0004\nM8D.\u0004i\u001d̄*d\u0016\u001czGJ\u00109%\t͓[\"7i\u000fqsPpS\u0005հL\u0001\u0007qy\r\u0006Z/\u0007\u0006\u0015\u001c-\u0010\\J\u000b\u0002\u0000B\u0005Μ\u0001j\u0018\u0003I\u0017$\u0003f\u0013|+23M#/舂\"%w\u0003\u001f'W\u000f\u0001x{/\u001a\u001450\u0011֒\u000eg\u001dv\u001dL>\u001d\u000f4\n'Ѐ\u001b\u0011v\u0011R\u0015\u0005wA(,pI\u001c4\u0019+YS5\f\u001d\u0018>\u000f/rh>LPED\u0015\u00022mNW.\u0012\u0019\u0006)2\u001f\f\u0010V1G\u0006$\"kL\u0013\u0000؍a#F&H\u000b\u000fxED0]\\ଐre\u001c\u00025i_h\f\u0016r9ס1)Ph;CIJB\u0010\u001a\u001b\u0012T>N\u001f1A6\u001aħ\u0010m\u000f\b\"Zт\bj73E\u0016wrR\u001a\f)K\u0010ŧ`y0/ʅ L{\u000e\u001e^\u001c\u0015b\u0003obouQ\u0010%@6i+4\u0002 \u001f8\u0002nFB/\rZ}\fXǫBV\u000eQ\u0012V\u0001#\u001c%\u001b^&4h\u001b\u001ekh#`-\u0014vWPHm\u0007q\u0014H/ hHc Zf4Q*27\u000f(7cGcㄞL\u0007Fby q4B:-dΎPDNCJ&i\u0014lRdvMllF̺\u0007\u0005R:A9H\u000f}id\\u\u0010\u000eM²rء=}xO/zWi\u0010\u0018Y\\\u0010\u001c5d-\u001aZغײ^v\u0014Dl*7bt\u0011ͳ\b\u0003i,\\D\u0014z\u00163&ȑ:\u001dD\u0000!L(dkR:TY@Y4\u0000}l>#\u0016\u0018c\u0003fl\f\u001c\u001cfL\u0000j6-$\u0015sʷ񤟍\u0015@/]\u0002Z魍Nw!8Xn\u0012}k\u0007D-\n%\u0007PF}Z.FMP/\u001c0Fl\u001d\u0013s\u000fJ\u0000~F\u0003\u0003r\u001bqaF\u001f\b\u0006\"\u0000ׂB\u00134\"R3r$\u0017I8%\u001a\u0013\u0014\u0019S+\u0006\u0015F̢[u<\u00035(,\u0002O\u00180i\u0007Q摢s`>^H0*T\u0011B/-7 Mz.\u0018~.\u0016\u0013%TRR\u0016\u001cT\"&H\u0005$4ֆԉ[?@9\t(8slL\u0001(n\u001f\u0000̙TtEv\u000e\u0000%cjB>qK\u0018^2yu\u0010Ar\b6\u0011\u000b~b\\oY\\\\/C,\u001e\u000eo\"zs/]j9ד*?`?ÑZhA~0I\fˊ\u00101iW\u000f\"\u0016f\"/Z}\u000b\u001c1G\u0000|\u001d V\u001fIw\u0015[\u000bj\u0003\nbcq`}\u0013\u001bQv\u0018u-`\u0016\u0012C\u0016g\b\u001b@\b\u001eS\nz\u0012h}\u001eB?\u001a\u0005\u001d\u0011\u001e=\u0004\u000f4Z\u00150&\u0005XaPЗV\u0014\u001c8W0i\f\u0006}A?^~}/d4#\u001bel\u001d>ᡋ:e\\vj˰o\u0007l-\t=\r\u001cA^\fN>d<%D\u0006S\rR%yV|>_cϯ\"2~%\u000f}_f&~\u0007\u0012;<\fq\u0013\fOH\rXaOK\b\u0018eK^\u001am\t\u0012I*:d\n\u00061(:E\u0003\u0018\u0010\u001eH(y^Qχvy\u0005T?v\u0016\u0005\u000eڇ\u0018z\u0018y\u0005da\u001c\nh\nV^\u0000q-\r?(S\u000e\\\u0006㓙\u0014\u001c\u0001\u0007*4D\u0002b`@!8\u0010\bPH\u0018\u001aK/s\u0013D\u0000\u0000\n\u0002\u0000\u0000t\u0010`\u0014\u0000\bvNZ\u0014BF2xb\u0000i!\u0000\u0002\u0004\u0000 \u0000\u0004p\u0005\u0004\u0007̻o-Ej\u0013T.S;=\u000e/˽F\\`,0`ȾB\u0001}8,B&\b|q\u0017\u0012N\u000fw>0\"\u0003]no+\u000b;\u001c_r~0wϲ\u0003`pq`#\u0014T\u000e\u0015`dI7\b\u000f+\u0002Sb{\u0002\u0007~¿9S}ny\u001cW\rmgj7Z\u0006[X7k:SmZL۶Lә7o%ә7t3\u001aL\rn\u000b9y34\u001bgjMԨ[`\r^\u000ek,ܴj0Mv\u0011Ӻiՠ{eNM\r|_LXdәZb\u000fs\u001anJ4yFpa\bm h|.`ݾj쥽\u0019T-v\u000e\u0018y\u0018X3rm\u0010-\u0006`\u0013ݺ:\u0001B/]9l*%\u000e&~gpS}I\u0007X\u000e:pp)Ncm7EϘKGx\u0003\u0005\u0007jHZ\u00104,0MKJ!\u0002c\u001a,߈#m\u0004VhÉ!04\u0004v\u000bLDqA^\u0002k&(\u0004&-J`3\u0007啈-\u000f;\u0003\u00189\\W\u0018<1J-WW;a\u0003e2\u000bXm\u00108%0\f])\u0003ܯ:D!\u0002}\u0012<<\u00064@HT\b}U]\u0000\u0002e!QJ\u0016-~`ʼ\\@y\\~\u0003Z;e*i Ӏ-\u0000\u001d$rK\u000e\u0001\u000f:߹\u000e(Z]d\u0018m:\u0003\fd7\u0001\u0004\u0006}F\u0002hʨ7\u0010YN\u0001'r\r\u0015br%]7J\u001eLmPo}kŸ'W~ygW\n!8С\u0006n\u0001W\u0000f\fA\f\f\u000ek寿loWdݪ3)\u001f\u001b\u0005\u0007d\u000f$%\b\u0016/DZ\u00103\u0002*gl~\u0019xcj0\u0012$}Vs[$\u001bt?oݠH\u0017O\u0004\u0017\u00126\u0003\u0011\u0004`O:/\u0018r.4\u0003m\u0016ب&|Q3\u0019=L\u0001\u0007M\u0007>\u0000˥]ȞRpֶ\u0002$/\u001dΌ\u0006*\u0018x*k\u0016Ah\u0000!\u0016BD\u0014$h\u0000\u000b\u0012OME\u0006 _l\tlNE4ʊL\u0003j/Q,\b-TF\n\u0004\u0018D5z\u0001ͲU2~B\u0001\"\u0012\u0005[`\u0017_Ƌ\rjie݀5l}U}o\u001a`.\tUb ]%\u0014ؠ:\b?Z\u0006VF2ӳ^m]ݍSA>ZE\u0001/\t\u000fciY\f[L$C\u0001k L7\u0001lFwsU\r\f\u0013V,@i\u0006LV:FMX\u0016Wb@\r\u0011\u0007\u0007N\u0002XJy2wrz\u001eȚH\u0015q\r\fh )\u000b+\bV+bn\u00165X1X\b&nstꮏ\u000ejI`uDV7-H.\u0015Ѡ:s \u0004v(`{\u0012sm\u0007\u0003n\bM^KF\u000bWRu\u0005\u0016q0|:=\u0016S\u000e\u0006\u000e3)gZ\u001b$\u0007\u0015\u001bf|\r}\u0000^\n?\u0006֡JtNn\u0014po\u0015@_E$Q\u0016\u0004nyL繊tI\u0001\rXIdmg\u0000\u0004zF\u0002OE}Um\u0012\n\u0001W\u0012Qn2T\u0007\u0016%\u000eGRc\u00143m=ϲ*\u001cW\u0015D*\u001d\u0000\\?J>ny(Gea\u001a\u0005K)\u0015~2>\u0006\u0000hNFiҡu\u001b\u0002\u0017J\u0016U\u0014ⵉ7_)UE֘ Z?\u0002F.K\u001f^!\u0001[6\n`jJ\u0007v\u0003m^|Z&ҦIia Hb,0\bl\u0004֖p`P#@y$\u0002Q\u0007\u0013k|bZ\u001c\u0013tPS\tI`?@uٮ\u000e\u0014\u000e߳hW3\u0004B\u0006\bb\u0017h\u000e4K5z\u0002{|\u0017\u0005m\u000bS1HLj,/4<;B-<\u0013t=P\u001dN\u0012jj^U(IW\u0014(^+\u001fF5\u0001K\u0013XuD\"2D\u0015Vm|S#OeUU@\u0016T\tn-\u00127>\u000ex\u0006<\u0015A$\u0010GW-o3\t+\u0018/f>Dϻj2CA.j:Pt\u0003PT\u001f&BMrw¢:G\u0002h\f\u0018fnҗ[ƀ=u٧eAޠ`bWs5=W+i\u0014W=k݂GD\u0002\u0000Ϯp).\u0015:fL&\u000f?P\u00058irVMl%Xa1ڙct0a>`9\t@\u0016\u0014\u0000&0Dl8\u0004&q\u0014lB7 \f\u000b\u0005\u001f\u0004%xz\u000b'#\u0010\u0001Gl\u0016Hۙ~BѢ\fȮ-\u0005\u0017RYAy%\u001b\b3\u0007@u[\"\u001e#\nUu\u0004\u001b[W\u0001,{.v\u001fU\u0001UW\u0001yyB1kZP%D\u0004[3rUZw\u0004Yʖ(WEulj\u0010J\u0005bF@䟝\u0001?\u0017Wj\u0018>-s<\u0016\"hȞS\b0(?\u001eW/G\u0017\u00184\u0006n\u0002d\t@u\u0013P''؈SCL\u0002\u000fgbMx\u0003K\u0018Bwgj%1\u000e\u0019\u001d\u0002\u000e]AjA\u001cb+2e]_p#\u0002l\u0004,7_*TA=źț}\"ё5u6ؙ媷-P\u0005!Uα\u0000\u0015\\\rI\u000fig|*\f\"ը\u0004\u001cWk\u0005ZdIO\u0004_v\b7kP\u000e:?6MT>|U}%JSG^%\nOjҫX\n4\u0018\r\\\r%:Zs2\u0012\u0007*zܢlW\u001c54\u0003*Z~_5$\\%U0\u0000Tmζ\u0012u\u0016ȟ\u0017%E\u000e\u000f\u0013܁2e%\u0010#:\nƭn~ZTh\u001c%0$\u0013P\u001b\\0*k\tEd0X&\u0004\u0007d\u000ejl%*\t\u0012)\u0010^\u0002V\u0003\u0013v0a\n9P݉fK}|0 \u0002s{\u000b,h\u000f\f\tM$.0\u0012}b\u0018C\u0011lә\u001am{L\rެDbffj=Й\u001aTS\u00040I1\u0004\u000bZj+\u0017ek\u0002w,{b>\"ljqђ\n\u0006vv0(/l\n)4CVΞ_Dt\"\u000f*\u0001Ӗ_jiv\u00005\u000eguP!\u000eO\fH\u001cTg\u0010(QF\u001c%jϼZ\fj牵.QR^۵\u0001\u0006\u0006\u000e?$?,\u0016v\u001aJk>AR#Z\u0017\u0013Pl\u0016s4@\u001aWr5\u000bp<\u001a`\u0015L=0I)ۘZ%\u0012Pp}7m\t;ݟ\u0010-F%6]@uQXvY\u001a\u000ed\u0018&\u00180\u0001`\u0015ܴ:1\u00023\u0012t\u001cybI-0h\u0004?B9%4['`5 g\u001ch̡\u0016\u0017PP|xGsgjm\u0015p|b\u00066Sҙ\u001a/\u001c\u001eLm|P;:0S\u0003֎\u00028P7-k\u0010\u0002:\u00026P,\u0017\u0002eٵ\f\u0013\u0004j\u0002\"\u0012@u\u0007+[\r\u0004\u0014\u0017%62rJnS@XCU|:\u000fAxb*\u001eʅ&)`a7F\u0003b7\u0017Tn;\ruR\b?XM\u0006\u0002ѫܺm\u001c\u0018u\n\u000bV|Y\b\u0016$\u0001)ny\u0017.\u0012'~-YyCf>\u0015ǜ\u0010B(f/\u0007`r'FT\u000fd![\u0007m\u001bvT\u0002+'H>\\d*E\u0001\"Lg\u0007˄?(\u001cF%5bǪqGoFid\u0000jòusNX\n,\u00177'gUdZ^\u0002<:~H`\u0012UKNf]e?*9R(\u0005\u001et\u001dpfjX)31\u0012Bű\u001a>u\u0016Y{(,-i\u0007;55\u0000\u00139@u~\u0010f7@#~\u0007=tj̉\u0002\u0003U\u0015\u001cKsR&h(&\u000e\u0005\u0004\u0001\u00164\r]5\u0001 \u0019]\\\bU\u001c7%22\u000e`U{g@\u0015\u0011l*\u0007XZ%L0P\u001d]6N_1#4ίKEk#P\u0017\u0010TSZ\tT\u0015\u0014Z&!VU#E\u000f;؎oԐߩѴ/\b\u001a\u0011Y\u0004/Y[žu*\u0016F&Ơ:a\u00014JZ\\8|I*pP\u0010\u0019\u0015SZ)>\u0000\u000bXh@\b3& \u0018J\u0004XF\u0015j\u0003%/a\u000e\u0019\fΐ\u0018\u0010\u0000bq/\u0018Cd^\u0010E\\3n\u0000&\u001e/,ll٨+ \u0017i:S\f\u001f\u0018ӱXo\f\bCAѺZe\tŏ\u0018jKEu!_\u0006ա\u0010\bЅXV\u0003\f\u000bq\u0002\u0013YHcy!LJ_\u0015\u0000\u0011ڟ.GiQ}1TN/>MRB`z\u0004ec\u0007|cQ\n3y*\u001b\u0016k%ƒy^kmPmb*nmU\u0016\u000b\u0015EV35\u0002!}!\u0013\u0012sXG\u0000\u0018/[\u000bTNU\u001b;K\rendstream\rendobj\r21 0 obj\r<>stream\r\n,q\u001c\u0018eS&\u000eT'\u0000bQ8{4Z)-PY\u0010G(5PN\u0003NX֩\u0011x$;,B\u0005\u001eNw\r\u0017\u0002Uc?f\u0018Ƭ}vt⃞fjr!Z\u0016\u0001L-\u0015GKJ\u0007L\u0001Aۨ]ʨ\bLM%¾B\u0005Q(\u0004-3}6X\u0005ǜN%U\u0005\u0013QQQФ:FTj Gy@uj~H3\u000e\u0016S\u001213e)++\"!)<+\u001bR\u0010\f*]ۋ[\u000e@b\u0013\u0006+\u0001M\u0003O6\u001a:|tnhE\u0011hj\"\u001e|고w\u0000SV@S\u0001s:(\u0017\u0018^cBe5ps܃e@<\u0013\u000e\u001b˜\u001c0fjp^\u000eBOka6Sۗ8qe355\u001635\u0002loә\u001aM\fj\u001c4@\u000b;Y\u001b'\u000bX1Z/\u001d\r /R\u0018;S|59\u0001\u0006}\u000f\u0000[љǟl*T@S*B\rܛ\u0016l ?3\u0000\u001agX\u0016\u0018\u000e\rp\u001bDҍ?#\u0001z\u00187\u0010:J\rTsf-f#\u0003\u0002\u001c]&D'K4C6^\u000e\t6\u000435?Z3\u000f]n΄\u0006\n\u0015d3\u0006XuaLM\u0006G\u0002\u000eoLh7\nl\u0004.-Bk|DuklBV)=l\u001c\u0014䊮Z;!=O\u0013I#\u0001#$\rR\f\u0019VR\u00133ǃ3S,ԙ<\u0010b1L\u001bԎL\n:\u0006̓D\u0019:Sr\u0013\bC#l%cN\u0016&\u001c40\u0010\u001a*\u001a\u0015ubS\u00015PPݨ!\u0002\u0015\u001d\u0001B\u001ctR\u0017H/-8N%u\u000eo\u000eV}f\u0007B@W\u001bU 󁋄M\u0003\u000f%D\u0002y\u001e\u0000_O$\u0002\n(\r0qHSDT\u0000\u0000`fD\"\u0013\f\u001e\f\u0003\f\bK\"S=\u0016^\u001bF6\f.ſ\u0012D\u0014Ap9C\u0018ـ\u000bvi9\u000fa\b\u0003 Aӎ4\u001571\u0018 LP\u000f'4V!(I\t4mղx\u0015.\b\nF\u0019\f)\u000bzl6w\u0012^7$٣d+\u0015m㛚t%;V\thAkw7Ϧfӌ6t\n\u0010P`bHS4\u0014ƅ\u0011 B!v`J`\u001a\u0011Q\u001a{J?\u001a\u0012\u0018\u001f\f][/p\u0003*K\u00139{قف,\u0018\tڛ#\u0004l\u0016LØ>ϤSX\u000b\u0007\u0013\u0004LRr6)Xo(uLjZ 3/th\u0002o/b\u0016\u0014,q\u0004\u0010&k\u0002LAOZQ*0.,C\u0003}Z<\b\u000b!d@g\"Gnx\t'6Z\\ʛ\u001c\u00060\u0014\n1MP\u0006J5\u0017:r؁ fz*MVE\u0019H$:I+*sʄ\u001a\u0003R\u0011o1d9)\u0004\u001bc`ktВ:<ϲ\u00056P\f\\\r\u00071ۏ?blz36+\u000ea\tiQmE\u0002j*h\u001cuTeV72\u000evJ\u001aʉ /\fv{%Bм@dbE\u0001\u0015k=r]ׁ\u0010.1K\u0015?o,\u0004z-)R\u001a6t\u0018w\u0005\u0014VP@8\u00065!R\u000e/Ɣ*@PD\u0002N1?ʉ\n\u0003:H\u0018@Vתb\">OOp#n:\u00044v\u0012۽pAGz\u0005nMN%F1ZaTRP6\u0012<*(\u0001!h\u0019J+0By3\nc\u00147\u0006-J\r\\\u001d\u0002&nȈ=q\u001fTJ \u0003gN\u001do c\u00054#\u000b\u0014 \\\r`\u000e,\u0004\u0019FA%\u001dyX\u0019YgAkF'jzR>O*\u000f\u001a0*\tTar@r,\u0016i54҆֟h4<2&+,\"GUpmf\u0006\u00158؎1k茻@kW/\b6\u001cf4 \u0017\u001f\r\nPP\u0011\r tƟNi\u0006.\u001chE$\r)4?\".¡\\\n\u0006WPA{r.TȇZn,\u000f\u00124iB\nEk=9G&k\"x\u0015\u0004D8hX&\u0016\u0006n\u0004\u0001\u00112ϝ\u0015G\u0010'\u00049qMpqk\u00001\u001am\".Bad2/\u001a\b.Ŧ*-\u0007EX\u0003n\u0007\u000b󥉁/t\u0005!X\bU1֠B<6Z\bvԁB\t\r[\"\u000by\u0007,x\u0011\u000f :\r\u001c\u0005ԡ9\r\u0014(Qj\u001f\u0006\u0019F@D<\u0015\rMg0θ֮LBA\b\u0003adc\u0018\n\u0001\u001cDL\u00031Up*\u000bm\u0001Uk\u000b\u0005as1\nAk++\u0003&5lQ\u0010Wa(\u0013Rna\\mC<\u0013U!\n\"S<\u000ep\tK\u0001ZkL@\u0012es8Wycg.<φ\u000eI%H\u0016\u0004%R\u001fp9|Z\u0003Q\u0005u\u0010^\nv\u0011|9,\u001cI&&\u0005v.\fXZ%sx\u0007*\u0011\u0014bj ]vj+'H{\u0012ꤑ1yv5+\u001ev0ъ\u0012\b\t》\n,{$a\t\u000eu.>\u000b_\u0013'5i\u000bH@mPS<(z䉩q\u00152`n\u0002iġ\u0016\u0011>ϳLW*΍ʺФL\u001e;)a!\u0019`]p\u0015Ֆ'i*Θiy\u000eXV|؃Tf\u0007 \u001c5\u001c#,\t(ZM\tTz\u0001CXe8d>6ڷDb]\"ЫnęY0ʹRb,x\\\u000b(Q\u0015PTp\u001eHO\u0000&˘BI\u0018E\f\u0016})Y3(\f@֟\u0010ϓ@\rK\u0012E zgՑMy\u0010[K%Ra\u0002\u0011\u0002(yI1BۯHh\u0018:O%\\FgIJF=ϬU-UP!\u0004\tg\u0003g\u001c!L\u0010\u0004\u001aav\"7(LO0a$B\u0011A\u000f!%g;\u001a8D.\u0015\u00023\u000eb@|&\u0019(σ\fQe@O\u001a\u0019Ӵw`Qb\"qّQ\u001e\u000e)zOʎ\u0005\u001f\\,X--d!\u00162e\nL,4\u0002=&48M\nw\u0003@7LV\u0016\\\" \tMN&f0)\u0017*Q\bX\tgFV,,;\u0015*>o-a*')8zU\b8zuрyZqjugg%\u0013P\u0017t\u000bX*gZ~ZL\u001a\u001dH\u0018Y0\u001a\u0015)s:\u001c\u0010zބ=(\u0005K\\2-f\u00179U\u000b_S\\`X6%\u0001K\tJ5NC?>C\u0016\"hgQQ\u000b##y\u0006\u00163}g\ndT61\u000fBVZ$U.a)Az[\u0015R\u0002<\\\u0004\n\u0017Oم\u0005;Ju'z\bAm\u0018\bz<\u0016B5!g\u001c9j@k@#D3\rBH\u0018l\u0004Z@\u001c]ص,+,3ZtURp&-m#\u0012\u0010k9(N)ng\u00035$DC.\r\u0017\b\t\u0015b[M(T\u0010UR;\"HK@!I\u001d\u0013\u001b.nP*\u0002mh\u0014+\u001e(?Ϡ\u0011uf\u001eZà<+\\ɸ\"W':\u000eDAhewk\u0007\u0010\u0014K-\u0007A<(\u0014b!\t\t!2\u0006kax!đU6\u000f\bC-7\u001a\fϬ7@\u0001\u0010];\"$8娍MCbAЀ1n{nFt\u0005G\u0007cXq\u0018\tm)\u0001x\u0004Z\u0005MB]\u0016\u0003h\u0016\u0005B}B1\nRP\u0013n҅\rW\u001b\u0001\u0012n\u001c_ٲ)匉\\<\u0016YIl\u0016\u0001\tq8%\u0001`ȥ\r(D\u001b\u00141Mv˖n\b\u001an}\u0015,֛+,\u0018\u000b]>pD%|$\u0013\u001dUH\u0004oY3<:\u0007\nL}Ԅf9JPک3N3G\tC\u0019 B\u000b()\u0003lH g7b-\u0011HI)\u000bDCk\u0018kP6\\^G\n*.0qUvAy\u0014\u0004)0\fkL!\u0013)@I\u000eɪ5Ë0\"EᏒbtJ!O5ϵ?O(,U\bC9\u000e%\u0014b\u001bu\u001bE3\u0002 ,a\r\u0004j#|yE!aS\u0000Bz\u0004m\n\fk\u0018\u0013\u000e&bDN\u0000v\b\u001f*ᶰ\rʍ:$`:pX\u0010k\u0001\u0010)\u0015H҃\u000f$\u0003I\r,ҾϣVT7L/Թu6ŢlV#\u001f\u0012,\t^4;EUl*\n(dAyP|k5ğ3\u000b\u001d\"o8'jYwMaP~\u001eVg!?\u0014W\u0011ĞFS'DtA\u0019U@\u0006J=\u000ev0\\0\rAzI_Eb_\u001a\u0012VAq\u0002\u000bfc\u0006\f,~zBlACp0}\u0005b\u0006\u0015IMfxS\u0001*\u0018 U\u0010\b5X+\u0012\tyA9)*8\bI(c\u0015&+t\"7䃐\u0006\tcIxNA\r\r,AK\u0011V0\r^6qɂ^Spwj\bI+V\u001c\u001d^\u0003o=SWA\u001eB3M\u0005b\u0006\fǚϛ\n}[\n,G_\u0000\u0005M''նeقTᣫF:!sf|\\\u0011\u001f\u0006I;\u000bN!kW\u00048Wye|؜}i1qY6\u000eSP\u0001\u0003\u001f\u0001ɘqIR41\u0016\u0012\njnY^HU@\u0007e\u000f\u0019k&\t7\u0012\u001e\u000eԐfJ1y\u001fkF\u0012\u0005])vY\u0002\u000e!\u0011O`\u001e\u0013\u0004xV,\u001e!VR8V\u000bx\u0014m\u000f˲\t'G]\u001aA$猂Cҙ&7!@,܅a ߽T.;<\u000f{-\u000eb[QD\"\u001eO\u001bp^=q\u0003{|\u001e)yavE\rE\"\u0000hEnmJZ_\"$RZ%y\fF䛲\u0018a1z\u0003b\r\rg{b\u0017&`b9~^\\,d\u0015s\u000089\u0000\u00005\u0000],\u00000/-W\u0018\f_[L]٦\u00008X.'`=\u0000BB\u0007U \u0006^m) Q+5\u0011\u0007sYX\u0016\\eu\u0013do0\u0018{{\rWۛ\u001c7\u0016\u00161\u0018`b\u000e\u0000\u0015\\\u000en\u0003\u0000@ukvrx]9\u0000\u0018W\u0000\u0011d\u0003@ʼn8\u0018\f#ߺ\u001c\u00008l\u0000uk/1\u0018K8n]6\u0016c\u00181k\r\u00019\u0006\u0001b\f\u0019\u0013mYM\u0006dvֺbb\u000e\u00007\b\u0000r\u001c`\"ɱ\u0000\\v_}ab|k\u0003hobo/mE8/0\br\u001d5_\rfqq\u001bD썵%p\u001ccqr%ހ-j+s/\u0017\u0013\bvƲWf\u001b0sYX|\u00011mc\r\u001bn/L|\u00011}_2nz\u0003.C\u001eJ\u0012\u00181[E\u00025ٍ 5TQg\u0007*Kk\u0002ou\u0003%r\bWr_+\u0013!0\u0000ʰ6\u0000\u0005\u001c56Ǫ\u0014n/l\u0012\u0010^mIي\fG^{ig,߬4\u001cN\\\r\u0000ksw&{\u0003m\u000bXםv^\u00021\u001bvq\u0000Vrl@޽\u0003\u0000\u001bpk\u0001\u0016ha-\u0017x@m\u001d\u0000~\u0003a-̭ɵX\u001bp߀r;@\u001bǣ\u0018\u000bT&@zc\u0006b6\u00002\u000bv\u0004\\60sk\u0001qmi\u0002\u0004[6\u000eȷ\u001d+kc&\u0007Z\rqK\u0013\u001d\u001a\u0000:{&fւx˱`6rhn5Q\u001bVc\u0017nG\u00132\u000bnګ&9ܫ\u000e\u0000qmւ&n\u001bbn+~pkrN6\u0000n}k\u0006s/\u001dn\u0007`52zaX\r\u0000\u00011[첥,iqqߚ5c\u0016\u0014w9y\t{{\u001cˑ۸=3\nvXI\u001dDn+d\u00169W{E Y\u00002\u001cpEnc#fd\r\u0006nl\u000b\u001a\u0003;7\u0006\u001b\u001a\u001bŽ0\rf\u0000\u0016^\u0007`\r}E\u0019ݷ&no܂oo9\u001c\u001b\u0002\u0001XxmZD\u000f ncn-㾵8n\u001cU%2ƭ{`YfC@v/c1 匁E`\u0000uߚ\fM\u0001\u0004+@{^\u0013\u0016@!h}^\u001a\u0019 :25*\u0014n\"SU8\u001f;.zX*SXNHD\u0018GFR{\n\u001cy:$D\u00179Fw\r\u001f0@voc- \u00168\f\u0015M\u0002 )>\u0006\u0012-`\u000bA\bs۫rBikHY\u001cϛKu\u000e*3\f>\f2|HZ\\_\\ht)\"`V\u001c\\И&-\u00072AIro0yO,~\b(3 \b&\u0001yJ\u0017gJ\t\u0014m@\u0012Y+\u00139Ε\u0002ZL^P\u001eA٢6\t\u0006>\u0010I:\u00053s`\u0013{|\u000bZk&tzQB5\u001f\u001a$c%PBMG\u0012<;Z)\r\u0010U4Uژ\\U8Lymp\u0004R\u0000ټz\u0019e\u001cc\u0006P\u0000S[FF\u001a\u000eF\u001cm\u0018b\bzg\u001b$2\u0012\bR\u000e@\\\u001c\u001d-Gf\u0013BZ\u00137hY9\u001cu0ҏJ4\tTI'D\\cC.>\u0015\u0012\u0016\u0001\u0019e'B\u0010\u0015q\u0013&\u00163V\u001f\u0015#E!\f\\G{dӳѝl`\u001a.q\t\u0013\u0007\nE\u0000\u0004`Dœw\u0019MB,Gȶ+G=\b~NXs8Bk:\u0007+\u0011\u000b`!Ԗ\u00116B\u000f\u0001\u0012iڶ`\u000e\u0018_l(!\u0007h_cs\t+\n\u000b$d:Er\"Sڙ}\u001ad\n3\u001aDR9U-?\u0005A Jd\\ԡ\u0004\u000f\u0014$BO4`2\u000e%GP\u001bEmܠ4\u001eeن30tiLۚ\u001a\u0014C$nR#\u0003\u0010Y-Lu\njS2}\u0011\r\u0010(raE6'c\u0010݌\u001a!\u0011\u001a䢃\u0016u`@&/\u0017v<T*\u0013'!W?\u0005٦;_\u0014l\u0002ǭ\u00039\f\u001d\\q\u0010\u0015#?n@\u0014\u001e^\u001c,[AW0iiBǎ;YZ]a3\u001b`\u0014팛lMm,X\u0014~X\u000e\u0017NeهҚRk\u0006\u001a\u0003\u0011Q*-\u0011h$`6\u0012\u0005b\u0014\"QpG\bI')Q\u0016\u0016\u0006S\u0007+\u0006݋\u001ftv\u001d[O-|\u001ervLiŎq_$d\u00170;Zp\u0007Wv2I90[q8\u0003R\u0006Q\u0017q\tA°\f:[;@\u0005\u0007\u0011kvgݚ[ٓO\u0017\u0000ʖ,n\f\u0015J&\u0014{l \\5_bF4U6'\u0014:t\u001fl\n\u0016?k\u001b\u0018ҥd\u001b|^3lNb@\u0014胮ni\u0005C=KF\u001ex!pRѺ@8\u0016Jڕ\u00072-\u001e`XD\u0003\u0011g\u0003Hj\u0011Q\u0015SĦ>ZQQ$eZtC>O_a\u0001Va߀0t0m)y9y\u00147<:*R#ۓ\u0014C`'\u0006p\u0005\u000f\u000eZ;X;:vЉ8B.[¥\"\bucT\u000eTzb4>˪\"O'2(A\u0012\u0019\u0018 \b9Wa9\t^ׯWiPvJIe+X\u0015\nA@ׁ_\u001e=A7l#5mqoe}t8\u0014:Ui\u0012%`*]2!xiOTq\u0013\u0015\u0006Ν|;t\u0006N\fGlKzIy!\u0007ɔ37z\r#+\fg,zx\f\u000eCP\u000e18!1\u0005qA d\u000318]Sʖy,\nS,32[+*`s)(\u0013\u0015\\x\b\u0014'OaQ)}'\u0016<\u0013M\u0003\u0013U!HvߪGGb\u0007+\b2P6)9A'ೖUrM87(E\"X![q@~3FL|]\f#` VH\u0018\u0015\u0002d\u0012\u0006%_v\tqJr\u001e3ϔdgT)3])3\u00027Zd6\u0011\u0005B\u000bɍ\u0018\u001cF0\u001d\u0005{\f\u000esX\u0010<\u0006aCv|ޥo@yrxK\u0000@9<.\u0001r\tgÓÃl$Z&R\u001bϳ\n\u000f{ixB96!)H\u000eCеu\u0018z0t5\u001eo\u0004A*i\u0004,š(\u0013U\u0018T\u0014NaQ(\\xz˙Iį\u0004\u0015<9\u001fނ'uAmWIKM Hd,t\u0018|Z\f\u0012,PL\u001fh0(E;.u\"UR7\u0000\u0018\rP\u001d|gJ7,˅~\nQ0QVϳ\u0018\bGLJ`\u001e,\u001e\u0019Yp\u0001ɫ\u001bP\u000e\u000f.rxPxՔʶe)8S,q\u0015\u0004'M?ϳ\u0010t&!kI-+S\u00196]9uZК8\u0012P\u001a\u0003u0\u000f9\u0005n5vW\nraik\f\u001cGr!kMWYt*WP\u000e\u000f⣐|\u0014$`\u0004~\b&8¿\u001cK\u001b?O\u0002b-b <\u0017R&&ֲ\u000b\bIg헴 z\u0013PB̺\u0011\u001eN*\u0014R\u0014\f)Z\u0003\u0000_T\u0014y\n\u000bAQ\u0016Pl@Z\u0015J$wb۝ \r\u001f%Hv~\u000fC\u000f7\u000eC7Z\u0017Vz9j}\u000f䦉\u0017\u0014{yw?^dsF^vr\u0016}ioӣDQoX\u0006xYI$)\u001e\u001chYz%{~ݷ\u00177?j4&?$dŮ\btwI$Ms1d8\u0001\u0004o\u0005\u0016e٘pdl}\u001e%\u0012؞\t x4\u001d?\u0003y\u00005\u0003;\u0003;\u0003vr\u001bb.Ź\u0006%?#`\u001crBl\u001e\u001bWA\"\u0016?o\u0014jrFas\u0014;d8\u0017\u000e\u0018\nEX\u001b\u000b6*+\r1t\u0003\b\f2 \u0006`9\n\u001d\u000b%\b\u001c]f,\u0017Z\u001f>k\nO6e\"рO6YpL\u00161*\n\u0017#\u0004\u001fSrCS@\u0018,ÿ>^)\"*\nWUrqdSح)vȥ\u0016p \tX\u001eNT\u0014\u000ezˋL0Dg%RjzL܈(yIS](.\u001crFI\t!\u0012\u0010+zxU ϸcEg;\u0003>Z\u001fIY5Y\u0002!+bnMy3 \b~\u001e+|\u001e>HA\u0004\u001c.`\\\u0005\u0004o\u0013AHѼ0[P\\=Zy(I@|y-a\u00158etC\u0006\r\u001fOA )yRr7c\u0012Dy\u00161w€[\u000ev1`\u0000ğNJc񪷜\"r\u000ek 'XL\u000byxI\u000f\u000bLy\u0005ľM\u0015ME[a\t\u001d`J1\u0017v\u001fZlYJiH!'θ/\u0018\u0011\u000f+W?\u0005?b\u0019\n\u001e6F \u0014yd\f1>@7Kq&TJ*CZO/qn/\u001fX;e\u001bMq+@pl2׸~Azk܈?o^\u001eGBeֲY=\rZ7D\"n:;v|5@*~N\fNOA\u0015\u001ci\u0004FedpgB\u001d'\nT˥Мƍ\u0013\u000b\r~\nz[h3gL<\u000e$ǎgpGSc|9jUQx\"xZ\u0010ϸwz\b\u000eZǽ\u000bW\u001d2Iz\",ĶxY\u001d*,uep5?X}\\ȌAd<\u0003jB\u000e2\u001a\"2\u0007R#=(,\u0014X~\n&lq\u000f\u00068pYvRa*\u001ce\u0010\u0005\"\u001d\":0P\u0014BPB\u000eñ&m@\u001b\u0006\u001c7\b\u0006܀ \bf\u0005'6\u000b?Iz\"HB$aJQM\f\u001aaR}\u001e\u0002@ \u0010Ae8Whbه×pm\u0001\u000fw2lg7\u001d\u0018u\u0018uF\u0001\u0002qe $pxyNj\u0017'#ҍC\u0006h!\u0015Z:\fˠ\u0014\\:I`2$h;㮀*\ng'\u0017+2xA-c\u00116ӸC\u0019)!U\u0019kF\u0012?x]yg\u0014wɡ1\u001dUv~ͮ\fR2\u0005`Jb!\u0010\u0019\t\u0003\u0018\u0000s\u0013\u00000\u0018,\u001a\u0005m\u0018;\b\u0000\u0014\u0000\u0004G8&:6@**&(*@\u0004I\f \u000eB\u00061\u00103VT\u0010=6\tl\u0003`y˖+2\ntm'f\u0012Z0]+a1\u0017/CΪ\t9U\u0012B[flTœ\u001dJ7\u001c\u0000h\u0019\u0005:_t *)h\u0000\u0014,\u0019]$V{3<̓h\u001d\u0013\u0012\u0011`K]-\t\u000b$\u0016\u0004Q\u0012.W\u001b\u0004Yox\u0013rSH\u0002\u001a<\u0015(\u0003jP\tT^K^\b]AU\u0006n\u0014hm^X7\u0016\b\rw\t\n\u0000\n7E0y|\u0006OԫL\u0003)e\u0000<.jB\\\u0010T\u0017:Ivh|p~fq\u001c\u001f%DDIG\"+E&E$6!ƒ\u001d\u0002J)9:-48&\u001b(GrrUx\u0002\u0014ږϕ$o\u0016\fgͮ\u0006\u0010\u0003pԷ:\u001a\tGfW\u001a\u001e\n!Ľd\u0007uh9\u001foZHO\b&\u0012' rq\u0002s\u0013ug'0%u\u001f\u0012\b\u000f!p$\u0015\u0012\u0005\u0004G\u0003$\u001a\u001e\u001a}\bnي\u0011¢\u000evL;k\u0017\u001akh\"ҿ|J~v\u0012\u00168I\u000ei&D#\t+mL~͇h\n|T4AYl`ny\u0019Y4FWgǶF&\u000b\u001c=$0L\u0010~M,\u0018\u00039f8\u00185A*\u001akK\\\u0005\bԠ.b{yi~\u0019\f\u000ed\tHֳ$׍5\\jatG\u001a>\u000e\u0019\u001e'\u000fIwk\u0017*\u0006ƍ\fA6“s̩KȾ``#\t\n`KmXp(\u000fe6\u0017E\r\u0017\u0007\b%\u000e\u0013A<)IR\u0003:\n@0\u0013\u0013\r\u000e\u0001\u0007o\u001c\u0016\u0018@ڑ^a{֟\u0007Oy%\tm\f/OV*M\u0019(\b\u0000}$^U~?tyǫ\u000fU|qRN,rJ_Y=T^\u0004`m\u0011ᱼMSɞ`F/A\u001bw%8nO7ol8(L\bf@8,g\",\u0018\u0005\t\u0001:&0>^\u001cJĄdIT\bɖ{#F&9\rٸ@$\u0006_k'\u001dOX\u000f\u0003\u0019\u0011N>_4eQ}]K3\u0006%3Li*}\u0002+\u0018\u000fѬ\u000f\u0016g`\u0006D9L\u001303CԔ0bo\u001cܡS\u0013\u0011|;Lװe'F\u000boE\u000bu\fb!b\u001eD8ŋ\u0018~\u000b&BP̏4 FRl=\u0013\u0016\u0018@|yl\u001d_Pf\r\u0002=KNJӾJ\u0006|0:2۶\u001a\u0010{㙷\u0017_\u001eI=t\u000eP9\u000b\u0003:g\u0012\u0017&it˺TAsx<3&\u0001`Χ@]]\fL\u001cLco@NUӀY\u001e)%H\u0019Gy/\u0016f3f4\u0005AQ\u001cͅ;\u0001*^\u0013Veo\u0007\\T_VE>D\u000f\u0018\fA\u001a]*+&_$\u0013vP\u0003}o[)=٪x.qI0U4E5Z'L\țQ̀ψ\rVSQȠ.|fR\u001aDf]*={\ng\u001f}mWo\"\u001dy\u000b#K֬ꈓ\u000f7X\"EI\u0015\u0000\u0012I{mj\u001e=\u0010Vf\u0014]Ʀ\u001a\u001ajntYϭa\u001d(\u0017tBf-\u0014\u001bXΟ\u001b<\u000f\u000b~5\u0019U\\9\u001fV\u0007(t2iu`Bum]\u00152\u001bZ\u0002qO\u0003FXR\u0019O!\u001eb\u000b`b.V\u0018>Hv\u0016+?TB6\\}\u000e\u001bJ|:PcOIK]G\u000f!K2\n\u001eqJ\u0005AM(\u0002\u00106\t\u0016y3|):G`y]\u000b\u0014=Wv79#^al\u0004OhЕvH\u0004W@6Ϲ#g)\u0000$>^ڻC\u0019m\rdZF\u000eKaI9ޒ\u0006H!ĠƬ`I_N?&ҵ\u0018Ĕ*ӕ@N0|`\u0001\u001a?\u0004\b\b,U\u0013\n~PŁ\u0010y.Xۥ\u0012\u0019џzWRtڷ_78.\b\u0015\bb!\u0006w/`]~\u001d܎\"W^FtFN\u00038\u0007\t]O\u0003\u0002e!~\u000b[o|\u0002\u0019MQ_8{7[/\u001f\u000b\u0012=3\b\u0013\u0001N3Ks\bt%\u0005D\u0002\\{з\u0003\u001a82X\t_$\b\u0001L\nqP\u0006\"2)\u0004FP'=CJaI?,o9\bE~;;a}孄\u000f\u001a\u001b1AF\u001d\u0011ɤ3xu4ui\u000e+z.e`T\u0012\u000fYSZa$\u0001an%\u001aʠ'%-JԾn`a'\u0017p\u0006ʃ-7\u000e*\u001dM,ʏ\u000bds2^0\u0018e\u0012=ʫJ)\u0016d.p0K+m\u000fJH@.tLQ$'pM2\u000eD^a3FΟ9jm~Ȑ\u000e\u000fT~qEB)o\u0000ٻjH\\Ja\u00004'ѹ#3s\nJVcܒ\u001b\u001b@\rA/\noO'Js\b7%4HE\u001dT\u0017Ј|$d3\u0011'n\u001d(MK:w3$b\u0011\u0005'nT1 \u0006W`\u001bнG ldSkP~~#\bUʴdvܢ[\u0004ٱtԵ\u000001[aFJ__\u0000\u0014*\u000e*by=\u0010\u0002dvQ,Pp\bK؟i:\"@ne)v)\u001e\u000f38e\u0005&t\u0019Pk1\u0018\u000fo_ОN\u0013ѡ\u00001)\u001blK\u001c\u0011\b0ӝE\u0006T |e^\u0003;\u001en+[n\u0012!W%\u0013\r\u001ad\u0006wqj1\u0016FL\tp7A|'Lɰ\u000fScs@⬟e\u001c\u0018s\u0001c0;-4B,\u0011(\fi{t*\t\u001a\u0014ao[5\u000bq\u0017&\u000fxG\u0015\n?Pd\u0003ˆ\u0016=\u001a\u0000 \fݯ\u0019\u0002.\ra>Ȗ~cCSj΁Kn8cgq2Zz~(\r\th-HSqf\u0011O&:SWk];\u001e\u00072\u0013Xk8g1:\u0013HIs/owe\t\u0015KU\u0018΃R^\u0012\u0003f\u0014\u001apz\u001caձNX.5U¡yhS͝\u0004\u001c?&7Nm\u001ffzb[ʃC?א\f>=d;I~T7\u0002\u001d@\u001d$5&|&:1⪎#-\u0012_<@j\fAM\u000ecc\u0011ej移2[\bs[t,\u0007\u0016W0\u0018kH^Mr.Y{$MRhl\u000e\u0010z\fҊw\u0011A :w\u0015OO}\u001ehS7IxyG5x2X\u001eP3\u0013x}ē\u0000vvH\r㳢)\u0014@jқx\n\u0015gf\rؘ|\u00016\f\u000e\u001d2lJ*Z}k)IR\u0005ɶr\tY0sO_5W\u000e\u0015\u0005\b\u0019^ّ\u0019\u000eG5SpҸd!V\u001af\nwr)\u0000XCm$[#*+\u0006$6YSGK;&c\n2\u0017de\u0018uL\fELcP'gFB#\u00162Zu~AG\"&N'Z\u0002\f}\\=E\u00179~ȳ\u001b,㛵\u0005`T\u0019u.TN_pWM(?\u001e[\r;1\u001bl\nR3Hx*6bk%iNV\bT|&dP*\u001eO\u0002Z52Y8JSyfԠp.\u0005\u001brg,4s\u0004\u001e0O^}T3 k01%-^ꓻ\u00176@%yxɤ˻\u001a\u0013iG\fz/ɴ\u000e \ry[\u0012$S\u001d,\u0003O\u0001OCY\b9\u0016d(y+c\u0016\u0005c(9Lf`BcyjgxP\u00070xX;mÓĉ=N%_g?\u001bk\bfj@pLힸdKNVV{\u000e,\f\nDn[\u0006#խ*\u001d$@n\u000bA\u000fKs\u001bR\u000f$Ъ&7K:Ύڗ{`ruOґp\u0000aW(_CmF\u0015#\u0007AlBT尌7x˭\t] 8 jCy\u001b׍=\u0015\u0002j_TgQ<\u0005꾋Eϐir윃׿w˚\u0014!W?_GXUE[hH;;\u0001Mbn\u0010AI\u0016\u001ck6mjKJ\u00038=gnbYۊ\u0000{d\u001cӠ^/\\E,ɴZ¨+ߋ~}4Phfs`oc*ݞKȆW*+v/;TҾ˻k+\u0015\u0014B.;e\u0010\r2\t\"\"B\u0019^Is\u001cƆ\n6Eҿ˱X\u0019Iÿ7%˕c\u000bv\u000bb\\\u0006shP#\u0011S=J\u001aT\u000f\f!嶓[~YR˂\"p^c.#Yu\\iɕ|GE\u0018XwP)\u000b};\u0002l\b쉾P+\bRR\u001a2ʑg.Mi\u000b\u00102y\u0015|R{?W!=N4h(Gdj\u0005\b\u0010nfj(\r\u0014!,,M.Ww[c[k\u0015Av&2\u0019R4b\u001a\nA$\u0002\u000ffPU!\u001b\u000eX.ccՈB2[L\bmsB\u0014^\u0010Y@\u001a憉O\u001f,\"ꂡ2=z1[zl\u0001\u0016|HG5!S\u000b\u0002[Ln4ܙ郃 ?\u001c᧏amxE\u0001]oT0qk.%X//\u0007F\u0010g!\u001e !a\u0007.J{{eN\u0017\u001dPo\u0012^\u000ffˤv}f?R:Wn+Hp\fbW%\u001b$iATHɚKuhP\u0002!R/Iz3ɪ\u0005w>\u0014yt\u0017}\u001axs$0DI#j}o\"ML*ȝZ.\u0011\u0004\u0007i\u001e\"i2Tpb\u0018!\u0018bѴ\ft2\u0017]Mq$>uw^\f\\lـh2wk%r\u0003[0ʨNe\u001c\u000b.yX~R~\u001cby\u00186 ^\u001b&bom\u0018:4H8\u0000d]\bpJ\u001așA\rWAތ?\u0005y\u0002bREqO)Ɇx;U@g>s#XfE\u00156\u0015<¤,T\u000e˄SOG.E\t\u00153.\u000fG\f0U\u000f\u001cJd% G\u00103-N/4c\u0012OE0j]GÀ\u0002~\u0001~;i{\f6?%\u0011ǀŠ\b}e1;5T;-@Lļz˷#N\u0004_\u000bNoՋ~BF\u0004I檷M<\u000f\u001dIѫ^r\\,\r\u0016Hjp*\fmل\u00069VY6\u0003\u000bE۾\\\u000fϟy~\u0012T\u000e.᳙\u000e4\u0006oQ7\"h\"sV\u0006\u0010TZE'?p\u0018h\u0018\fxO\u0011=K\u000e\u0017\u0012K3HXa\"M>\u0012+C\u0002\tb]6(c\u0019\u0005F>\fbjEo\u001c9\u000fIA,\tLj!/݋$\u0019xЕ*_ -&rDG\u000b\u0000,\u0005\r\u001bl8],ǷǗd\u0005\u0018\u0019u`29[؃{\"e\biA\f\u001a폒\u0007]\u0000XcXvN\u0012tnZ~powWBXo9\u0006EDBhQlxc'~;/:I\u001a\u0012bLJY(:sO֏1ѻ[F-*K 3/%{\u00187!\f_\u0010kf,\u000b\u0003Ie?N9\nm7\u000e\u000ex\u001eG+nᾓ\u0002cO`8# Ew\u000eCo|_\\\u0016<2`ZĻI|KF*Q@m.uu\u0014\u0014\tL\u001bY:\f\u0014kK=N\u001d#X`C\u0004^T\u000e\u0016\u000f_\u00020ȝ\u0000LԷ7\u0018B-w&Ie{k-#e[\u0006\u0004)&Q鿀l]Bbo$}`kpA\"(\u0018g-\u0017V q*'\u0004wF8@F$\ruA\u001c5=4BedNIV;\\Ohn(UeCO\u0003sA\u001fL\u0018Z\u0018|?ׂ\u0018\f\u0004sq\u0014\u001aE}%`ؠ[K\u0005JxX0<*nAN\u001amt\f\f5\fo[Ҵe\u0014%\u001cr\faYț(\u0014Te(Osy/rW!#=[\u00179U+\u0019o`n\u001f\u0005i{YgSC{oMi\u0011\u000f&JâPDۃ\r띃߈\u0018jP*\u0004Q\u0018~\u0002 \u001f\u0010A)\u0012|\u00158ϡa` BK\u0002=\u0018~jY\u001b׼R`iHx\u001a\u001f\u0007=\u001c!\u0019Ubty6s\u00112\tW\u0003\u0011]\u0013&amqQ@ʝ>Z޷h\\\u0011v$\u0015Β\u000eC(W7k\u000e3\u0004maԶ&0tjA4'\u001a\\C\u001a\u000b!\u0016qI!4p2\u0015\u0010i0&]\biLXk\u0006&}evŏ^\u0017T#7\u0019GJStD9.ĂDV\t(\fF9lѥ\u0000O2;fvg6qJeWt\t\u001b4\u0016La\u0004+\u0019\u000eSz8(Ma=\"Ge{g\u001c\u001fZKQ)Lv\u0013bb\u0014\u001d&\u0014K-;Ç>d\u0011D\u0006&ی\u001b:6njZB쇯H\u0002_\\0O{Z\u0005\u001dm$*;p&\u00143Z0b3Q\u0017O\u001e~\u0012w6\ru\r3jPV?NpRerI\rBc2#\u001b\f\u000b!G6?I(x\u000eԪ.E$Y ILIٜ?C\t\u00187\u0001\u0018!v\t-J{;3`\u001ct\u0010\u0006\u0011HnT\u0005c)f^'P(g\\\u0018fc\u0005;\u0018Z\u0019_R7\u0000z:ҷ`\n\u000f9\\Y\u001dr+,\u0018\u001e+OGgh\" R\u001e\"\u0001ANrBëJDU($LCb_~j8\u0005FJ\u0019ˈ\u0001\u001f),f%ֲZX\u0016\f:(flmtWHvdl1~\\\u001e@ssדTT\u0019:sf:o\u0000\u001fU\u0007\u0016a2X)F-l\\>t\u0003\u0002\f\u0011@\u0011&]֡`FnWCD̀\u0013'bz-\\\u0002e\u0004F˚\\Z魟\u0010D\u0013\u001er!\u0013sRvtb\u000fLdzr0\u001b)r9\u000bˮ\u0014\rw*zna\u001f6Zd2}3F>3\u0004nSZ8\u0003]N\u0011H\u000f(VR\bTz.\u0007_#\u0017 s9(ƷS.z7h6\u0001[P\u0005Ϻǭf8~{k\u000fYCYks{N\u0005Ũ^Nc\u000e\u0002ƌ~\n\\!\u0010\"w#[RQ÷egWG\u0010\u0005ҧQc!)%\u0003\u0005aIa7O!\u0001b\u0015>D\t\u0006\u001ev\u0002uwȄ\ra?\u0002YsCiFD8%NH[\\\u00008z73\u0001)йՌ\u000fDR`\t5iڔ+\u0015LPϯ+#M'-t,\"\u000f-0f'\u0003~NPSbZ\u0005;|.Uw\u000b\t_`c\u0007\u0005{玿jH\u0006O\u001bSȌA\bVcxWH\u0013av]MZ!klj\u0015?`\u0014\u0015\\\u0015=}\u0012A\u0003sj\u001f\u000e\u0004]ȩf\u001a&XenIz@m7\u0016\fB1\u0018\fn\u001eJ\u000e\u0006V\u001a88YDWYK\u0013͋\u0000(B߶f\u0003g;g\u0018`7Or\"l (+FDK|UnEE\u0006{\f\u001dq\u001c\u00125Ι\tX׷\u0017xۉ\u0001v\u000bGNU߮y\rJ\u0005.@\u0018@'hb\u00119BY\n\u0018|\u0013㤪P\u0012fILt\u0017\u001e)^ۈ\u0004f;В(\u0006ȱQ%KBPQ w\u0013=S:@wyFJ/q$\\R\u0002R\u0011FHƇZ-\u0004GmSmzWd!g\n9?]=+ͷ@@*Ơfk\u001ao_\u001fvO]Q ߟů`3I\u0004\u0016\u0011`,95\u0018n\u0002*ˆ_\u0002&D\u001ewqbC\u0003~HY\u0011SQFHޕWkۿs䔫0i%sgQ?rFPX\u001d62h}Md\u001agi\\`Q\t\u000eeu7\u0011:'DC@\u001dm\"4,,aXK&g\u0015\u0014|=`4^n`Txف\u0003u\u00014WgJ\u0014W֘\u0006cޘyA10C\u00054\u0005g`vb\u0000|订\u0006\n1\u0000vaaݺg[\u000f<5pLy\u0006\u0019.ީ\b\bְ~Rq_$Y]\u0014YG7Lf^Qx\t\f8—\u000bQ\u0004\u0015\u0012D6C~F-c3S@J5d\t:aI4aNS\rv\nf$\u000fU\u0012d|\u000eX~Ok]Q,T\u001fÊ\u001a\u0012G\u0014\u0015K\u0004âh-\b5;\u001c\u001c:nޔ/3\u001b\u0010\u0014\u001f|V)D\\TӲ\u001c\u00147&M\b\u001crzqG=1-Xɻ(\u0019쁚\u0005.\u00110\f~SQ(htN]RA\u001dȴPa\u0002I&\u0018d\u0016f6[T^BSaX\u0017Crq\u0006\u0014xeOIi4ͅ^\nVsVրR0\u0005\u0005\u001fg<\u0015&U#[\u0015K;yoeV\rp\u0018}-:CH/Z\u001eX<\b\u000f(q\tPQWҿ\u0018z\r\u001cW7(cM|x^3Z9Y=\u0004Ӽ*Ձ@1\u0018\u001cx\u0006\tZU\u0012*ސ\u0007`=ߤf\u0001\u001e\u0011\r\u0000S\r{I,#g\u0006F7R\u000e\u001fYčXXQTʹ2~#,̡-D%9D9FIO\bo)\u0004\u0011\u000f;\u000epd\u001c\u0006\u000fۼ S0LFp\rze'[#\u0010\u0010X\u001eHH\u0019&\u0006a\u0005\f;T`a\u0007x!/\u0003\u0019W\u001c\u001e-6?JǨx\r[E\"aV\u001aޱZvi\u001a&\u001b\u0014\u0005KE\f\u0019Ģ\u0004݃<\u0011Y\fEJs\u000b\u00079G`b!\u0010\u0015`j8m\u0011\bЕ8\u0016 =l#`$J\u001a/\u0018/\\BC\nb\t}ġ%(y\u001bm\u00079Z'e-_\\;w=\u0007d\nȉ!\u0016޻2f;КD9\u001c\u001cpٙ=U;1!\u0012OFu̪z@wVe`\r.m0j21\u000e\u001d0o\"vZau6\u0000\u0003|<\u001b\raa\u0000:'U\u0017\u000b=\u0018S#P \u0000\u0013[\u0012p~_\u0007\u001b\u001ae=+\u0007\u001d\".8CC\u0015¥>$i:\u0003\"$s\u0016d\\\u000f@E\u001f\u0011l1\r\u0001U\b>5\u0003_L9ӱMd}\u0003ku\u0013\u000f\u0000(zYT\u001c\t\bbKQ؟[\nl\u0016,ZwHqj\u0019\u001fCpܚ\u000fx@…B9Q$Y&iG\u001c^mm\u0002\u0001O\f!Z!\u0000M\u0000m5\u0002f\u001c,P]vmK4M\u0006nt\u000b΅S\u0016s=\"Q6\u001d:xŁW\u00048'\u0014DC:T>,f72Բ]bBk*栢\u0006\u0016P-T\u000e/ژ\u0012N\u0006ܣ\u0004\b@t\u000eȞx0\u000e\u00160@S`2>gM'X\u0004uc;m2\u0007\u001aD\u0004\u000fPz\u001c_}+tn\u0010'\fҵ=\f5nyLF\u0006cH8s1\u0010dz)]԰Ev_UUE,E!t\f\u0006߄?\u0013:A/X\f%ʙt|v~J\u0014hk&j.h:h\u0006+\b\\kW\u0011H@\u0012w%\t&GhJ.Bu[2\u0012i9X\u000b%1D_&\r֥\u0002֎FMFS\t\u000eęq\tGy铕zT;Чg\u0012\u0004\u001d<^{\u000e]\u0007H>N\u000b\u0014rQ31QGcEņ+x,*'\u0011u(0%TWʖu-Eӱ\u0019H~\bӹ$B[\n.g\b\bX}\b4x\u0013gS\u000e\u0005V8|˓\u0006\\\u000bl3\\L.[R\b\u0000y\u0002\u0018$/Z\u0004\fhc\u0007Sl\u0018p\rƞwW\u0007%+:gDs\"`-KT\u001d\tML\u0005}ė\u0010)F\u0016qNq#^QCLr”\u0001Ena3#4$m:,v/1#\u0011\u001b\u0015 =4-+\u0013\u001e;uFvj`6t$02}^n\")\u001d)/8=[V4修z\u001cx\u0015L\fT8\r.SʀvO\u000b\u001eU^>%arCXF4-O\u0002N\f\u0012~.1U,Y,AU9}\u0012`'\u000f%nc_m|o'LXt}\u000eĮ\u001b\t9s8\u000eؔ~NΓw\u0002\u0016\u0015\u0001a\u000b1g)WG\u00030\n;\u001cn\u0019\u0004~y\u0010Za98`\u001d&͸G\u000f&l\u000b\u0000ߑId$oi_\u001c@\u0000@I#@7ן~#58\r6$<10R\u001f=\u0017\u0006ڹ\u0019b\u0007U4Nj\u0016G11t\u0014:-A\fMC ˅æ|\u000bA,(\u001f\u0013IٙcNve䊠j~p\u0019G\u000e!zUt˂[Wi\u0000s\u0012\u0004p3DGȃsI?\u0000{\u0017\u0015(\t\bnjxD\u000f\fՏЊ\tž_vL=쇪\u0003a`nF0\u0006eK:\u0000L!Ϝl\u001ex#!\u0004M\"\u0011\u0018\u001e\u001baP;=I\u0001MsJ\":\u0002\u0016DM\u0012-ݮ\u000bx\u000b\u0001\n\u0001m\u0014f2\u0010M\u0012!73tJ3i&UDl\u0016稙W\u0017$T\u0016\"όҬ\n\t\u001e\"oLt:n@njrS\u0012 =FS\u0004\u001a\u0018.U\b\t3\u0019MI@\u0019\u0016\u0006|\u0010h1u\"\u001do\u000fa=p\u0011b\u001c~\u001e@rh>Hk9K\u0014r7lY^\u0010\u0017sFt!T\u0015pf6YP,ˢB`)\u0012\th\u0001\u001bn{\u0010䀁Bmˢ\u0006jT.IĞ\u0013MQ%.Vg\u0016\u001cb\rC\u0003b\u001a},#l,\u001b2D\u0011 \u0000Tg\u0013jqW@I6\u0014\u0018UuZ$yo\u0004RíF=\u0002q5\u001b\u0000%A[\u0004+\u0016Y0lIR]df\u0003h:2\u0018(-aH&\u0003٠U\u000b2)\u0006Ɋ݂)`;\\n]I\u001cI.r*w[\u0015pVY\u0014\u0013g=z@f}dm\u0010}a\u0001J8ÌcF\u0017Kώ[L XPM~Dd?d\"\u0005\u0005q::\u0010ZpXGqSt\u0011(x=\u0003\u001b~w½=UQл:\u0000ɦu;\u0017\u001cәJ_O!\rgRߚͤ\u0012!S\u0013\\U,:Z/r@(XP>n.\u000bS]C1!D&xcN\u000b\u0007σM[_D\u001c \b2W;\u0014*9Hz}Ĩ\u0006ɨ=`rZ8fKNĩ-%Dڂ0(\u0011?\b\t_;./U\u0000<+\u0005@S3B=\"\u0017?\u0014A\u00117\nW\r\u0000+nVVh:v~4\u0001L4y7BT]\u0010ԓXI[U\u0017Hk#e6VPw\u001e55FoEbtɅS$\u0018j/,\u001aJby̗\u0005F{H4|$\u0011r\"cIB*['\\hE3\u00146JNhH\u0011Ȓ%;ՠ9~\u0013\u001cK\u0013;7xRN;3;/oNXS>t[pQVm\u0000\u0002\u0005Ç\r\u0001sW\u0017a=d\u001cޡ\u0004ҟ\u001e\u0001n4kr>䷅a,b\u0007SiV\u0002\u0018\rq\u000f\tP\u000fE&Kl5ZiĞs[rb\u0010Ǥ\u001a>yKhirbiT@.\u0006B\r'{%\u0000X\u0018T!ը\tIJ\nк:sڽ\u000b\u00005b!(„\u0010\u0002 z\u0017\u0017d:\u0010\u0013\u001a̧ؠ0\u001e?{\u0007v ?k})f\u0010\u0012H\u0019qV\\\u0015\u001ba`-=QSuLE0$\u001eJ]\f>\u001f9\u00171j?Rɡ+\u001foW\b\u001eVsR|`ZCq#䥼cMqB+~R-\u0018l}\u000e\u0012.}\u00072,\u001e\u001a\u001aw\u000fd\u000e%QJ\u0019O&\u0001\u001ca\u001aL\u001bNy-/fm\rS P);#\u0019\u001e\r)Q\u000fn*\u0014kaٶ5\"51*w2#B\u0014KYvN\r̅#$JƻІv\"lQ\r\u0018Z!\u000b24\u0016H͖_h7RPGB<\n<$v;?\u0019\n9fD\u000e{(%0X%Y06qFBzM \nWwS\nTSDVHyB(|\t\u0011\u0011\u0013\rI>cէ(,RD5RvܰqZ\u0005\fք)0K;C$\u0015aVXJPH\u0015&ʴZ\u000e\u001dt.G+\"\u001a\u0006ʗYՔG\u0015SC43M!\"\fZ&uLVdӭfJus\u0016A%\u0010\u0005bJ\n/(C~Ec\u0004PD>/\u0017]֐=r\u0005]_;\u0019?\u0002\u0010*chK\u0018#5\u001adlf:s(-\u0011:Lnt-]þЃЊ\u001cv\u000645$aGt\u0013\u000b\u0014\u0004>:KA\u001c*bE\u0018-\u001e\u0017\u0019P\u001dٖ\u0014mP3?oj$e\u0013\u0014O\n}4\fՅǏǸP\u0015aJ_o\"C8Pk\u001eQ\u0014\u0012dG\u001aKj1\u0015R,00+rĄiO\u001c:DH)lBSտ\fS\u0011[Hj\u000b\fD9JK+\b!+\u0004UG|?=/\n\u0012&:H'>@TJylEH\u0012,Mܕ`𔂡G\u00164&T}D\u001f4\u0012ʍՐ`N\u001e\rsj\u0015WYO(3FLT(Sq!I0MM#g\u0019j#hX\bSKC\u0012o\u0012$8NS=C\u0013U+*\tq)7΂a+U{ԩ \b\u001eE\u0012\nSti\u00043,B!C:A?5\u001eJDM&ʃ̰zM͞D\u000f*?Q\u0004)D%\u001am'\u001401\u0011$\"Y)=%R\u0010T\u0015Em_\u0014\u0012v\u0019\u001fW_[P/V\f{D\u0018\u0019\n\u000b{]a(\u0018aI\u0019[H\rIE5\u001c\u0010_\u0001cE٬Tv`\nB<\u001c!II$*\\b\n5\u0019r<䣝b,5M\u0015T\u0011\rU\u0015O됒\tg~)\u0005|MO\u0015H˧˪%S[f3u#G\u001c@\u0015By\u0004\u001d3%e\u001a\nrɽg\n\b=픉D&P` \u0018di\u001c(&P`@͘\u00035\bǜ\u0019*/R\r\u000bhJ\u0002\u00022\u0013o\u0018uMuWSK?\\M+1jCA\u001e&&g=\u0019 @\n\u0010〃d誮`\b\u001ekb{MAF\nE0ȸ1I 1p\u001c\u0004E\u0016:L\u000f\u001d+t\\G/:/\u0015<\fq\t\u001fi\u001alEhˎS:$Jɉ \u0010M\u00168\u0018n\"QU)GBģ940\u0018\u0011aC$0<9)QÌŗTAiEtI(u\u0004al\u000e\u001f7#T7'ƶH•h\u001d\u0006AD\t\u001eǑ$$\u001erR\u0010\"廂\u0018bZh\u001cL{e0)UH\u0005!K#tYD2W\u0012 d5}(Yyd`Ƒ#ʼCɕ<%8نAHp\u001c\u001cK.zY0\u001973e\u001fL\n)D$ip'{FfF\u0006p=Y\u0019L&[2*\tR.qy5,=u\bNE'\u001cW\u001aI;r1\u00133\u0012\t\u001a\u00105\u000eN\u000fNǞ)x}\u0012\u001a%O}Ly\u0010S$\u0015fm'j\b4\u0005\u0019Z6F$dqK1Sd}6a\u0002mՠTa\rٌ$0cSb\u0013.h3@T#\u0002Q\u0015kD\"\u0010Xl\nC$0\u0014PͥahD0\f͎0Tַ\n'Jc3DV\b)N1cG8U=F`\n\t\nh%\"\u0004O0)(*B\tOC(Uņ[&q4=\u0005\rf^\u000f)\u0012`\"R4#D \u0011񶢑 х(\u0011\u0005\u0015Jr>fd‘P^\u0016>g<_CX\u0019\u000e%EDY\bJɜ|KV\\\u0001jP]6Qؗ'()BG(Ď\b0aYl\u0012\n KU3\rI\u0017\u001f\tf\u001dDTrp\u0013O*\u0019\u0012\u0013/\u0014S\u0018,*D&\u0002;1|\u0011VW#Bp~&]8Yxk*[8$\u0014S͚c\u001a\u0018i\u0005u墏s\u0000T\nR\u0013r\f3\u001a8¤rQpq|\b*axWhp8x E\u001f^=A3hyxo\u0017}d\u001cqx]k\u0015^4\u0011^21><\"\r\"V3q\u0004\u0017\u0005c&HM5AJ$j\u0006\bE Ed\n-K'b\u0012,GCkd\u001fZF%+f\u0006/H\u0005.bm7x3!;;x\u000f\u0013\"J\u0014<\b|\\/f\u0018>%|\u001d\u0017Ą5=kavy9FK\t>0[P\\\t~*\u0018&@q]2@>#fR0D,\b\u0018W\r4š٬/0\n\u001f1\rTD,|\u0017~W>x[t^\u001bƋcC&d\u0006\f޿9G\u00051A4EJHĨT\u000b\"LLx&\u000eJQAS\u0014<\rD^\u0011\u0004\u001f\u0007\tF\u0004\t6LE#d\"\b733V%H3V1f$\u001b\u0013UtZ\u0018\"H0B5F '\\\u0007JH)j@D!upU'\u00170\u001dbL\\$M%L\u001f76\u0013Ĉ\u0002gQ\u0011s\u0002=|ac\u000bE\n\u000bH\bS\u0011\u0011\u0012T\u00121\u0018Pf%ҢN(%Nژ(bQ\u001b«\u0013Yḭ\rC\u001c\u00124\n?A\n9ya*6x\u0017MDh\fPL\u0013`\u00028\u000b\u0015B\"\u0005[l(F0O\u0017\n]4\u0013\u0013K+Y3A\u001d\u0006q7\b)\u0016%BD\n_1Q]#B\u0014JHӊi=jBEՈfB\rڨã\f)Ą96ԹOL/GEAq˒b\u0015\nGM\u0014ǼA\t$=\u001a\u0018Z\u0019zG\u0011xU}\tK$JWD\u0014OE¥Sג\u0019ӇB\u001ȩH=J†9Xa՞V9\u001b\u0017.2\u001a*J;MHa.q\u001a]R\u001b\rKa_Uj\"\u0015Qx\n\u00118M{Lb4Hy#\b\u001ar06L\u001br-\u0014<ŠU4\u0004\u0001Z\u000ePH4\r'TMe\n%\u0013Ъ5}:aN-T鑑*\u0004۩J#T_T Ɇ/Bu!z \u001e.RK>\nTJr\u0016!XlXV!n\u001c0\u001e\n!@\b5H@q\u0006\t\u0014l\u0013\r_\\\u001c™>gJ\u0017\u0003}\u0006\u001fh*HUU\u0003>Kp,\u001c\u0005]XRw\tÜ\u001dE7\u001dn[df\u0011(PD\u0015S\u0011TVZ}T2\u001f%@\r\tE%TLD%\u0012q(>~HH\u00022u\tk&X~p~4mTËc\u001fʊAV\u000b`M(B@$BL\u0010\f!\u0005B=VaZkvWPRB=X\\h\u000f,\u000eC}%(ߡ\u001e&NNej]` 89wb(\u0013RI\u0001\u0001cc\u001d@\u0017\u0018\bX5@!'\u0007e#!F߅YQ+65H\nC?C!\u0012qax\u0017T.|.0PRL%e\u001fP\u0016|\u001aj\u0013zwy\u0003\u0005\u0006$\u0012m9a\u001b|\n[=,J @l\bCB\tP򻔰ګf%\nHIQJ*(L\u00102zV/\u0011](\u0010́b\fT!7@yFA\u0002j\u0017$\rwt\u000e\u0012H\u0011QFFÂ9cX \u001eOaH\u0014MMa\u00129M(Al3H\u0017u\nT25G\u001e8'\u000e\u0001\u0000@\u001d$\u000fۋ'\u0002\u0003\u0004\u0010\u001c\u001cq]3@\u0001\u0003\baW<>\u0012b\u0003\t\r#A\u0007E\u0016j{t3TISBr\u0015\u001aZBS=B1E\"wV:fj\u0005Zi+\u0004X\u001b}\u0004U\u0005C*o;\u0011\tew*I\u0016$-\u0003ͯM\u00022_\u0010\u0005*AA\u001d`$ḏ\u0011& Qz?oD9c9aQ~\n3jPUL`@D\rTk8D\u00112\u0015T%s\u0011\u0004\u00062H)\"+R`0s΢\u0010T.U}T \u0002%-\\:\u0016ǂYŠ#\u001e\b\rXU\u000b\u0018\u0010\u0017\u001al}ɗ\u0013\"xbh Rc23\u0006\u000bW-H\t\rz\u00064\b$q ِ#\u0006)\fI\u0010y8d,\u0019aSAU\u00144\u001d~B\u0005Q'Ώ\u001dL?y\n3i9J3\u0017i\"N/-*Ųxfֺh**X\bZtN\u001b! #Du\u001c\u0012k\u000b\u0011\u0017\u0010Am^!\u0012\u0010\u00015Fd$D@zB3\fE!cNb: D\u0003\f\u0004;\u000bWAA\u000fDn-8htg\u000b\u000eL\u001aI?+BMƠ!4B0\u001eD&\u001a\u001fEE4V\u0004\u000e\t(\u0015\u001eճ\u0017$ \n,\u0011$pf-!X\u0014\u001a\\JD\t-\u001f\u001aPMI\b\u0011^Ö\\\u001aԆj5\u00135Рt{\b*^\"%Ĵ^s(\u000f*)Ƶ\u0015+V:'0I\u001b\"L%\u0003ݏ\u001a\\|\u0010|k%q\u001d\t\fD\u001aU6\u0012\u0018B*X6\u000e\n,P\r\fz&P:]9YNH\u0016?o\u001aq\u0005\u0006Oð'\u0011\u0015y\u0004\u0006\u000e.\u0004K\"\":E\u0015\u0016p${(*,J \u0013;Ha\u0001gLp\u0002*-ÂGyDaHFw\bzX!ah㐑Yacj`>-yD\u0018uZUx._gBL͜$}`^\u0010E^\u0012\"8$ԙ!GQCH\u00116+`l-B\u0014\u0010D\u0005eS.OV\u00012\u0013u-\nCo\b\u000eO\ti-\u000ePk%]&\u000e!\u0005'<%\"xV-\u0013\tQ@\u0015j'4T?CZ2\u0014\u0005\u0004sqCm,jD)ӞF(N-J\u0010\u0015d\u000b+d(\u0016P[xĂ\"\u000b%\u0002ma\u0005Ti\u0002m\u000bmbZ7O; n\u0004\n\u0014&L(H\biaQ$n\u0014ؚ\u0006\u0014\u0005\u00100\u0004\u0004 pL\u0016q\u000fL\u001b穟q]H25\u001aD\u000ejբޘED_tb6\u00121&9\"tebKFRb\u001a\u000el䞪\u0011̧RZ\u0014j#>Ih&\u001e\u0012\u0017;\u0016=U\u0013kTcM&S! SqJ\\D\nV\u0010oRB5\u0018\u001d\u0012$\"'.&T\u0010 Y1a&GM\u0007M\u0019\u0006\u0017ZiJy:AL\u0004q4FIKZ3P)RBBu]CuECE:*\u0007ڙHH\u00068tHrwSː\rO\u0011U\u0010\u0010F\u0002\u0010\u0011\u0006#LQZLh^U\u0016’Wv+|eCCQT\u000emd\u0012FU\b[Tq*\u0014ǛX\b\u001d5deU5ᲑuTbU*G&d\u001c)'lVddG)5`ꪢ$ZI'\u001aGi(Rk_Rd\u0018$Pld\"\u000f\u001dIrG:AQ,X2(\u000e⑄\u0005[}\t\u0011U8SHyCO\u000b\u0015x*ѪN\u0015ۃQbB\u0012\u000b,45\u0015S!pIMH~{{\r3DIB\u0019\u0005(\u001f\u0007\u0014Rrr]}H$JI\u0002}wQr2F\u0007E\u0015/*\u000eCZ8D\u0011\u0016\u000fD3Uq9#kjDa\"M\"6\u00125Ueݫ\u0005m02-\u00137wmZl}2\u0015\b\u0017\u0016c,447\u001fIT\u001eOd64/}\u0019,IoK!\u0013]\u0014CizZR ~^}Oۏhja>\u0012#e|e\u0011s{/XEQEtHHD\u0016^C\u000eZBB\u001bdR\u001dcmX:06d#j\r`\u0011Q8\b7zh\bIBC\\+-\u001126\u001e|1\u0014\u001a QB\t\u0012=\u0006k\u0004Lj\u0019؂cE{GdeU\u0003\\pGh>(K\b\u001211A\"#]p<>{ܐ|\"\b\u0011%8$$q\u0007*\u0017]{\u000e'1\u001e\u0012:3D4\u0015qLu\u0015$J4\n\u00126i_8DA$&f\r\u0012 E\u0006 \u0001\"2<ߨ\u0014Q|\u0015%HS^F\u0017W'~\"CDv{Mx>bǨ\u0016BKE{]O̤\u000b\t+<>\u00144\f\u0016\u001eUxpy&8J\u0018\u001c\u001c5o1$1\tȤU\f\u000eӂC8\u0011\u001c3\"\n]Ae)&$V1134\u0013\u0005JF\u0007,M\u0002\u0018\u0007\nj؂ \n\u0012 i\u0005Gڅ\u0007U\u0018IZNT̪b#RZ\u001cl[S{uy\u00041jN?<1梪A\u0012O%<ֆH`T\u0001T\u0012q~Byg> 3b\u0002E=\u0014\u0014Sc,УTuX\"N|\u000b׶P\u0004z;s2D\u0004D\u0016M)\u000e]a\u0011 \u0011\\* 8\u0015$\\b(0\u000f2#NY\u00182No.\f\u001fa60A\u001a\u0014\u0012,v^b\u0010=N-\u0012\u0018t\u001c\u0018(@C\"̇*\u0013$\u0014\ft4M\u000fKh'\t\tY\u0016%nbb%駦<٪#\u0015OZA'vPX8\u0011I(ȕ!\u001azcm3\u0011)qC;OH0\u0014!\u0012\u0015=B\u0005M3\u001e\u001f*'\u0011_PWqqYr\"4Vr\u0012/[RA.A^e\u0011T1\u0006\u0007ٟı\u0012}=E\u0012a.0`ܑ\u000f}ﶱW\t\u0005\u0006\u0016r\b\u0003=b\\cV4(E?CW\u0011!\u0012a\u0010EdO.Cy@m\u0014\u0016B]\u0000-N\u0013\u0001}s<,\u0018d5\u00003\u0012\u0000\u0010\u0000\u0000Q \u0010\u000bi\u0000\u0014\u0006z8X(Dbx,*a1\u0003\u0000 \u0000\u0000\u0000\u0000(\u0001?jKriydG7+H(l:86\u000fW\u0005iHnM6ݘ\t\u001b\".µi7쫪FƍLg\u0007_R\u000eFƼ-Ѱrc6#\u000f ]\u0000{\"]t;䈥p(y=n\u000b\u001aǜ\u000e078\u0003\u0000-c.<\u0005\u001e1f\u0016e=\u001cS@0\u000bAV7;.\u001f.qi\u001c\u0018%?cD\u0004\u000f>\n1ԕyi)R\u0000^\u0012nӺ2+z\u0004zc\u001e\fD\u0013L\u001aζ1\u000f\u0018Y\u000f`o\u000741CeFӈ)1o\riePu1\u0017l^y\u001a¨c\u0010_E!P,\u0000X8\u0004\u0015ԢFUHb\r;y\u0015Òk\u001diqQԟaxr/aB.,WŽAx\tƜH:\u001fq1o\r\u0007\u0003Q86GO/66\u0004Ʌ`c^+!(cT\u001bs? \u001eB\u001bf7\\\u00166Ŭ{hl{\u001bm\u0010za:\u000bi\u0010\\\u0000\u0002\u0001R\u001alGϖu\u001eژܸlocN\u0015=HaA3P\u001fs\u0016l~Z\u0012@yY\u0011`ecc6\r\u0003WƼ\u001d-5;;6M_5曁կGl\u0001͠ȁ6;}\u0013א\\ta\u000b+\u0007\u001b͵1?+\u001b󬨥\u001555ژzCMa\u0018\u0017V6a\u0000\u001c\u0013;V\u00159YM#eĜ2\u0014\"y\u0002\u001aC!o̵F>\u00191o\"7vnTx\u001ePݘ'Tn#`C\u0006yc^\u0011\u001d7B•õ\u001f\u0003o\u0015b\br;SJl\u0006.\u0010Wb#ž\u0011q\u00056ɣ\u0011|\u0017%7T1\u0001\u0016\u001c4\u00191}rPh}fߘ\u0001\u001aq\u0001c_\u001cb0JBƞ̞+%\u000e!4\"+\"\u001eNKi\u0013W\u00109\u0011X\u0017\u000e\u00162h>8b!\nk\u001e`Ņ\u0003\u0003D1\u0017ň#z\u0014\"拂.a`\"DeMO\"\u0014̩J]W<:Ij\u001d|37:L\u0006\u00051\u0018Vdpx\u00041_%OZ5?|sb58\u001a2%\nK\u001f榰\r0n\u0007ιkv4)χY.8Ar+ųz\u001eXFWq\u001cAp\u0004:\u0019L6O\u0004l\u001cIJ}4\u0007e.ϒNoW\tL0/0\u0017U\u001110̻ZGS\"\na~B,¼\u0007m\u0004/r&\u0010'̹0gZ0VuSvf\tdO'yO5M8Z\u0013%eF\u0010>\"(\u0004Fw\u001dC|Ŏ\u001aM&0\u001fӁDZ\u0002's^P.2\u0019T\u0014w[\u0016>9)]q\u0000ȸf\u0002\u000bGa\u0003vR\u000eW&$`8h~\u001cal\u0002k.+v'\u0014{}\th\"5ˀE{k퍺\u001bXFע\u0011\u0010kK\u0014ֵ\nZ[]\u0001e~\u001e8P?G%>̤pB>\u001eq\u0016ݫ\u0007gcbo^\u001etH\u0001\u0003>G+\u0006X\u000bk\u0012;$5\u001es\b{/Q\" lIuN\t`\u001d:DŽ\u0011|\u00058eL4]\u00074T\u0004;AHνwӈ\u001b4J\u000e4|& \u0000\u00139\u000e̗\u0007MK\r\u0016>)ha2X\u0010R\u0011\u0019\b\u001fb8Qz&7\u0006\tN\u0016bi\u000b\f2wdR,j^^ʃG~7S[K\u0018 k_O{\u0000\u001cwq/P\"iw>6T}\u0002''(\"\u0006$\u001aj\fl\u0013_P\u0013i>VQ񞸿_\u0003Y\u0013^1\u0000@}=.L_\u0014 5Ԟ|O\u001e>1Ȓ\f\u0013}nG'N\u0015g\u0012\u0010eJT@U)\u001az>AjTJFD\u0010k\u0006tx\u000b|B\u0013k}\u0013p+~j\u001dӵ.]'je;&v\u0014L\tх\t,5\u0010.HOb\u000e$\u001aMq$Ll&ev^|%6kMglqɠ\rlƔ\u0006\u000bZب\"\u0010}?B\u001fx\u0015\b!t\tD\u001e\u0019I!c@q\u0003\\sൄ&|\u001dO}6\u0003I4rs<@v#\u0003UKp9y,M\u0011NWv<=\u001a\u0000n\u001e6\u0003\b\u0011\u0006Rr\u0013J\u0000\u00132\u001b:-y4\u0015\u0001P*\u0001H:MN\u0001\u00107%<.\u0003_RQ\u0003x\u0019O\u0000u@\u0007:T\u0018\u00070X\\\u0010|;NJ*\"\u0003\u000f\tڌ1\u0007E\u0014\f1\u0012Fcc\u00027)F8k?34\b'Ա\u0016\u0005\u001f40J\tas)\u0017IY@7\u001aP\u0000#dD\u001b9\u0017\u0015=2(\u0019v\u0015<\u0004g\"Ի\u001c\u0002Z\b\u0019 J<\u000fah\f\rkkLQo\u0000p\nVm2\u000eA\u0016caW\u0000&sq\"\u0011\u0011o\u0003\u001b-ܜ\u0016T\n}}\u000e%Ѓ>._C2hd\r\u0017\u000e~dmzo᳗\u0016۰R\t;GoW猣?:p:o`mgY)\u0016\u001b\u0003>\u0016~ݰCj2FvqN\u0019\u0010ɦ\u0017jQ\u0002-\u001aH g\\\u0000\u000b҇59מ\u0010q\u0013\u0005\u0004D\u0017ygpa\u001d\nWm?*.{BQM*yTp\u0019^w\"jG\u0012\rw\u001fkIӽe\u0011!\u0007\u0004agxm*gU,Rۏ0Bl0\u0019#\b\u0016Ct\u0013U|һ\"{;_FQ|-=ŗ.%C.\u001f\u0018\u0006IW\u0018j\nM\u000eҶ\u0018\u000f\u0011Uk\u0003-\\K^ڠ~D_ڢQ!duXDLgdW0\u000b~W1\u0001צf\u000e&\u001b=\u0016-#\u001a\u0015\u000bɊO^\u0005Ť˵_iVz\u000b_;3&.|`\u001dJnȇ֩նR\u0011\u001aLH_\f܆Ri:׽Q%\u0010p\nj\u0005\u0014?V`䛞ht\u000f:[5\rKg=_ݢi~\bS6W\"P@+ofJvJ}\u0018ZۜM\u0014\u0017\u001e`߁\r^Bc\u000f\u0010)~/'\u001d\u0018a\tՑ\u00079W\u001aQ0Nt5FfhB%'\u0010.!C\u001aJA\u000fi=\\гZJkZ:\u000f\"r[Cx%1B# %S4C?\u000e[7D\u0014=\f@=ƒSp&\u0014nL'ţ~\u0016Z\u000e-\u001b)qPͨ*\u0007\u0000Ä~V\u0007NƜs\u000bb18Jr:\"|U4\u001dԄꐀHt\\\u001de@>f\u001a0Dҙ\fc9P!Ьu+ʦB\u001aL\u001fqe&\u0012\u001ai=\u000f]UE9\u0000SzZ\u0006\u0005\u0018&s*#߹H\u000b*s#cV\rM\u0018T\u0001,1p3\u0002mzѬxD\u001e\rŢ7f\bCC\f/2\u0007\rG\u0013]V\u0011g\u000b\u0003a1F4@\u0004CzI\u0004A\u0007Q3\\~oDf:T\u0007r`$\u0018xh=\u0016JK!xC\u0017VF?\u000fwԂg\u0010:yh\u001b|\u0003Q_~\u00055S\u0002±!b NG7Wt\u0011cD(3\u0007C4\b=)\"\u0016`ݰTu,\u0003\u0016SJcϬDąd\u0010\u0007s2S\u0005P~2*\u00161GHJڈ@ֆ=Le\u0011\u0006꿒hhDqk\u0002\u0018pڵI\u0005lLxp\r]\u001bY\u0016\u0005n\u0007&\u0015\u0016+j6$J\f\u000e_\u001bZ6\u0000(曙g\\\n\u0011g׺4Y6\u000eߍm*i5c\u001b;\u001cpDmjxUT\u001cO6(&1\u001fdÙ*\u0012bf#>8\u001aCL4u\b'quRpBeiPWNh4~\u000f7K\u0011U\u0001=\t\b\\9zX\u001cY\u001f\r`\u0006L\u000exV5!6\u000b\u0000Spsfo4ɲQ +i\b\u0007Q\t@B\u000f8:\\p`Լ\u0003G^O)7|y .h\u001ce`C\u000bA`7\\oۡYԉG\th}\u001c\nf̎;\u00192\u0000\u001cg\tdeokl~laY\u0010W@^\u0017\u001a\t_ϒ\\cLzݕ93iQ\"\u0010WiV83lq \nRX_{j^J? 5j%\u0017FϒC1\u0004m.\b\u001biqxSx2ݧԐ!\u0005?Y2:H\u0002JL9\u001dCÎjz\u001akLGaࡳ_ԍ{h\u0017;E}-UeEYغ)3Dvi\u0013CT2H\u0011t\u001aJK,L\u0011$i$<>@M4A\"Չ\u0014U(J\u0013\u0010\u0014\u0004ᜆ܁a٣+\t)-E&ZUmX\nhG )V\\a\u0012\u0010L8\u000f\u0011\u0005Os\u00075\u000f?6\u001b\\\u0014U\u0011\u0010Z\u0013ӓ4M(!3\u001b\u001eNrED#4a.!{FIa\r\u001d4Jtcl#5\u001c;\t\fԾ)\"Dtk\u0004S<\u0007:Ozؠ4+e<4w֜;(/N0|rˆSJ7DI;XWo#.r\u0018J?pyc_K^\b\u0002!\u001c`cA\u001968c\r9\u0015\u0003J40\u0017>QgQ\u000b\fhc<];a$\u0003ݰÎbd3Ъ\u001d\r)hѽΓ=c\u0002^x<*\u001c\u0004O!$\u000b\u001daY\u0010z \u0001mk\u001e?M\n} I;3Dd\u000bKpt\be\u0001\r7`/\u0011B!\u001d\u000e\b\u0011DL)\u0010\u0001B\\y\u001e|V\u000eF WSIio\u0006r0㉶\u001exWT7cJ<\u0019;yhS\u001b>n>\u0013[3\t\u001b\u0012\u0016\u000fJ,^b\n#dk\u001eR>\u000e.[\\5d᎕M5[2\u00188Ԛ\u000b@()\u000e\u001c-AA8L&.V\u001cwzҚi\u00130̟<\f!fn.Yb\u0002]sڥ\u000e\u0019if6=h\u0019/̟\u001bx\u000b\u0019/\ti7\u0017k\n\f49(\u0019/\u0014\u000b2DK\f\u0006\u0014<*\u0017$~=h0\u0007R|0\u000bDљsB\r0\u0001\u0016\u0012E\u001fc$zAğq\u001bKΠ\u0019Ts6'Hx\u0014w\u0013lF\n,\u0004\u0017o}N`\u0016AM5+'Sҗ\u0013X>m\u001ePN!a?ֳn W |ދ/چ.]ɟX\fLh\u00068Hsn%'@dZZ\bZ\u0007!(\u0011Z;D]7guC(L;;F\u0001;\u0001ezcr\u0018'Z\bw-8`u^T%aDz%l\u0010w'B %1>ԉƛ\u0014Fw\u0013?\u001c7E\u0001\u0016V>9\u0004\\i:dl\u001c\u0007~a=%l>|gu2^V⪏HX\u0016f\"QzYs)1\u0001\u0011$+1)įL&M8?\u0007yEOoN%|~D#\u000bDo\b:U?*k\u0000Y\u0004nʾ\u001c[2SR\u0000R3o\f:={Z_D+rX꜍\u000fe'P\n\u000bh\u0005ށ۱Wswg1\u001bWzBSۥ\bds{(\u000eq0\u0015\u001e+(t#\tX%l4:rHX⑻L\u000ef4Uk~oʼ4\u0016\u0007c^f\u001bi\u0000;\u0005\u00043\u0001B1/\"ȼ\u0014K/Hm\u001ay\u001btT\u0005V\u000e\u0017B%\bʼtT\u001co˼\u001fa_\u0007R慞\u0001sK;&@=\u001f[D@y#j~\u0000\u0019V\u001eg\"O|\u001a\u00118J>w3-r&~E\u001a\fdLS'\u001c#\u00040t'?\f\u001c\t-Ҡ'\u0014\u0011C7ӱ+V\u0003*L\u0012?Mq\"S\\\u0002~a[^}zYK\u0012z9\u001aPu]\u0018\u0018~\u0007\u0004\u0005ahHl\u0017;T_TOj|\u001elϝ[Lnhy_҇\u0017O\u0013~1I9ԜXLޫyA!\rWH\u0013lz ɡ\tud\b5lN0\u001b%\u0011}<}E\u0001h2=\u000eQ=+=\u0019&o0ycr@\u001c$\tܰ}O=Yb8F`%'Ů$,`~SNԒ\u001b۾蔩h\t%\u0013~Rs\u00167\r\u000fϔL$3$'Rrp\u0005γWJ^`0p\nd\u0002\bf:ӥ\"^j7\u0013$\u001c\u0017P\u001d֔\u00069Gz4t([cZSr\u0014?\u00135Jɝ\u0007?K(\u00009Pr.Xw%\u001aBq\u0003\u0017l3=L\u000b\u001aa\u001e*\u0007c\u0018ᬷ$OkZb΄\u0002*$\bBt hRr\u001a(:AA3}\b\u0006f\\p\u000fG\u0000Rqij^ \u000b6jY1gc\u0013v[$Oo\u001f^`#\u0014ADiMT&RN$SŔ<&gը&\u0013 $Bm`R\u0001I\u001bR\u001dcӖA'U\u001bUM\u0011r2M\u0010ڐ2|M_~q75~Yciȃ\u001eR{iѢ?^zƞJÏs<+ʆD2YEU\u001cQmmZ?]Kϣ%~轡nB\u0002~9\u000e`1\u000e\u0002Q.\u001dxR\u001a\u001bNAjE_\u0005Ec'=\\mٰ|I5bRL\u0002;Q\u0006]\u0017Nj_%臂>\u001bܒɕ4VqwpK`\u0019$-$zab[,lQ\u00142hadX؎fsoWaR'*X)\\P\u0014P|B\u0016 QhRo\b\fWnTx\u0016\ni_\u0019V\u0015%\u0003e@\u0015\r>\u001e|B\u00055\u0012\u0012&%Y([\u0017a\u0002\n\u0000\"\fS_:)?\u0013[ފ.bs(/\u000bLM\u00122@\u000b\u0018T\u001br\u001c8>\\a\u0016_d8\u0003릎44\u001d\u0014Y\u0002Z\u0018\u001dCp/#rM(`䨆Tr2\u001a>pm=1,!a\u000e\f\u0010gg\u0019-T\u0001\u0004BB^ԅv\u0002V4dO\u0001}\u0019;JV(T\u0010AI\rQIF=2IRbp`j-w\u0005 t529@\u0014YHB!܇eK5\u0014?+¿\r9\u0004Klhw,\")\u0019H.EMp*\u0018_\u0001KD\"he\u0006H*QeGO/hT\u000b\u0012ޅguz/>9ѹrζI;f\u000ba>*h\u000bCץ\bE87:1oʗ\"{y@\f`7%Ҽ4m-c#άs\u0004++(u\u0007\u0015Sg|X=\u0018S VBytyhJG' 4嬪yEPYNc\"d5K/TyP[|`Gt\u0015?jY:\"1ǘ6]\rW\u0002acT\u0019h`\u0012\u0007\u0001\u0016(„<^XQɩG>9\u0015$@\bM\u001f\n/z :wRc+G\u000eyZ(C\u0002v,`Ag#QB\u0006,\u001e}N\u001c\u0019+1y/#4\r6\"Z*,?CuO@\u0013\u0002G\u0019{sL_\u0002|#^\u000bؔr\u0012\"4\bI1X\u0018\t\b\u0003~@,C\u0001S!x\u000egl\u001d6\u0005#2\u0016\u00072qj9\u001d ^)=(:,S9zYΌyJ=\\PBCȲ_?9-.{?AqQOH\u001b5p9Fb\u0014t3\u00013}$uWDee)u\u001eTc#5xif\\I\u001ch\bBD=>S%\u0007\u0007\u0004\u0016D#~\n5\u0014d\u0005AѦwC\u0015NmY{\u0011\u00073\u0000萹󆼍B6JA\u0019ri'\u0000\u0013=\u0012f\u001d%\u0014:5\u0018ZpXK1s\u0000y2{qt6_:0\u001c\tg\u000b\u0011V2\u0013w\\**Y򍸄޲\u001cՊ\u0006p}i{\u000e\u0004S]\u0002z\u0018[J,jS\u0011xnj\u001ce2O.lJ.ND'_S\u0007e\u001c\u0006V)5/\u0011}|߂2\\k71\\n#)PIKd^D&/LaO}\u001f\f\u00116/4EDXFI5\u0004\u0010z\u0000\b\u0010\u000eVD(FK=<2ᶱ8flWoK(0^Vt%\u0006se\u0010\u0011(j\rfK\b\u00073;\u000f\bϡUos\u001b81\u0004\u000f\u0014hAsggWg\u001dO\u0002k\u0002,*'t\u0011f&Pe{\u0015\u0015ڠ\t#zMb\u0011x̺ )!,7\f7ؐ8D\u0011)-\u0002Q\u001eXvMHg5\u001bpxQW&K\b|h<5\u0019zc܊:vwfc\u0004搛d{Fjlʂ673l\nN\u001c~*\u001e#^|eD[S:\u0010 OR%\u0000K\u00013vR\r?D$썗F]@!\u000e8|ag\bgj\u0010BiܢѼĔ|\u000f\u0012=[2b)۞fWcjm+\u0012X?D.ҌV\u001d;3pm\"G\u0019\u000b\tF\rWl\u0005ܼvϨ2xu*45 \u0011{\fE}xހBH|;'7:\u0001rg\u0017PED\u001dϼ_ef\u0018d\u001d\u001e\u0002m&+$\u001fBB\u001dM\b\u001d!֑O=\u0015H,\u001d:\u0012P79U2+\u001e\u001f\u001a\n;n\u001dp?U'\u001f\u0001ob\u001c\u001b@N?<{\u0000\u0000^\u0011،0l;%\u0000y?.\u0016!}\u001e\u0004BI\u0011g:L\nN2l,\u0012#0/0d\"kTbsIs$\u001b:8BsD{L/&7\r\u000bPo6Mw\u0002K+\u0015r\u0007qJ\u0018Ec\u001d\u0003Jx} \u0001\u0003do\u0006:\u0016*Mz+gy\u0001ܢ\u001d}ʡ׿1oeO/p\u0005>\u0001l_\u0017\u001a\b5[_\u0005`2A|H\u0012`\fX\u0011F[\nK<8R8\u000fO\u000b%We-lXZ\u001dq\u0014!`W\u001bmZ\u000ei^\\e\u0003\u001b{/\u000bm\u001bs=8Dܑ\u000eS\u0019\u001ed*\n\u0015iCV2*3\u0012(\b`(v\u001dtxˋi\u001e^9tT\u0004\u0016+Ã)4U\nF=d@=v&1\tG\u0019S\u0013\u0002`KM'>q|\u0016[D#ד\u0000qgeU4'\u0012\u0016z\nL(̘${'z{Q߅\\6ԯgT\u0001~g8YD5w@Ϸ27$soO@u¯{\u001c;\u0003=\u001a{PXLmOexz!,U-d?b\\\u0003*М+?W\u0003g^\u00025[\u000b*`Y+X\u00017zLWܿ\u0007Ցr\u0016#àa\u001fs\u0015Oq\u0012ݗS\u0003\u0000\u001f%xNL\u0000.5sWs\u001e;GP\u00029\u000b\u0000k6\rg0\u001f*y5 Y\u000bf\u0002w%\u0006\u0010=5v\u001bk8m\f\\QC/+Orl{Ns\u0005B/O`\"pE^$w\u0003ީK?\u0019?v*n\b%Ÿ\u0000GD$?\u0005\u001a\u000b\u0000)0*S`f\u0007<3枽œ\u000fxe\u0013b$`O\u0013k_(O?\b$\u00037/(\u001dv\u0004<:q\u000eV1CJF~\\D}\bw]Jގ\u001f3B,6v\u0013ֿcu-t\u0007^8\u000b\ff\u00038!\u001c\rU[\u0007AUUaI=>Zq&8\u001f=\u0019f%F\u0007#\u0012\u0017Mf9\u001c===ܜT\u00155KD.\u001a;)ѻ'ea(]n2\u0010Eʐ0wӽu\u00135ι.3R8'24g]FyMẠbQ\u0017\u001b3EY7\u0014rR\u0012r\r\u001e)OC\f¿!Rsu%w\u001e\t\u001c-DaԿ~;¥n|\u0002$RH7S\u00118!\u00077\t-/\u0004lXQ\u0005\u0019\u0005D>l\rj\\p'\t^2K\u0002~10I2aox$Q4[yke<˥\u000fXfI٩0\u001fH\u0013K9Ơ\u001aB4N\u0019)jC\nh~\u0001\\aQbs.\u000f}\u0018፿b\u001eA5d\u0004=LlUTd\u0012(8X\"ݢ}PC\u001e^r\u001ao\u000e](+.A\u001c .Wi\"\u0007#`ܘ\u001d\f\u001faHD\u001a|q&*SN\u0010cgt\u001b$\u001b;?BH3JWaNYI h\u0015Awp\u0011\tnH\u001415T\u00012\u0018\u001cTooQ \u0001\u001bTE\tX#@-2\u001d\u0001\u0007f\u001aW͆թ8Dnq<;v\u001d]a/'\u001c\t!\"Ÿ)\u0010+By\u0018H\u0004Y%ɜNu;\rrA\u0016DY\u001dR\"**\u0002X\t/oK\u0005xe5b`e29g5P1!x,ľj?K.\u000bn\u000fڣ|}=3\nX\u0003#;\u0010f1#PNA/\foV<\"0\u0016\u0013\"L=f#4kĉG\u0014hg\u001e񺛱D2}I,;+0Dh@\u0014&DڐJ\u0000ѝ\u0015@\"\u0013DzS@\u0019y\u0000\u0006\u0012;k|;f 1.DM:;Q.\u001a{\u0003Eg%:\t;\fkD~ԩ\u0015X\u001axMMlyVn\u001b)\u001f(yVGg\r\u0014>r\u0000žSNlzV8-\u0007\t\u001d\bzV>\u0005A>/Ûa0U(@c,\u0014\\d3*̀\u001ac6r*Ptv8$$}aU \u0018c\u000bXe\"ݻJ䰞\u001b\u0007\u0018D!BN[:y\u000f5j'ޛywt\u0004 Gx4\u0003\u0018k\u001d0\u0000\u0014W\u001c\u0010_,T4M?:\u001bY>~VO0@.Y޷Ul-\u0004\u0017\u000b42\u0014\u0005\r\f4URS\u000e8-NЖ`vS\u000e&\u001a/\u0007Q\u0011S\u0019wn\u0018\u0003\u000b\u001bjU){Ʃ0@dyB_$T8\u0004c\u0015`,lܝZ\u0000c(\t4\u000b\u0005\u001cw'jNps\u0017$28qwJb9\u000fUZXI\u0013\u0018G<2)\u000150~`s/:Bx\u0018B\n\u0013B馚 \u000e\u0017xQ\u0017\u000b vG\u0002\t.w_,D;@a+\u001e֝\u0012q\u0006#H\u000b\u001d\u0018\u001d\u000fqȱ\u0004V7uuG=x\u000e\u001bkuj)Nt˥ğ?c[؞е3(Ĉl;Mx{]Eo$4'oH\u0000zW\u000fjUE\u0000ìaM\r;U2\u0007TW uJ#!*߰?\u0007\u0019V\u000f\u001c`ʴ_J\t^9P\u0019\u0019DV\u00069/x\u001aVX\u0014҇\u001a?ώR\u0006\u0000\r\"S\u0007\u001f\u001a,:\u001a6<\u0003)'\u0015\"[3\u0014Tb}]\bS\u0014\t4ZG\r\u0019hC@QJyf~Wx*\u0000&]u\"[ޠ\u0006]=nD\u001f먾\\oԗ\u000e(\u001e\u001e*;@v\u0005z\b&+\u0013!+ⰥlEGQl\u001a\r;V\u0010L\u001d5\u00076\u001d᱆IV(\u0011Q,\u0013\u0000\u0019P\n\u000f\"v)\u0006\u0015;w!r'\u000b$ZP<*'rk\u0015\u0007ǣ\u0012[cs\u0010(\u001cf3\bĻ\u0019\u0005'&E\f\u0015}\u001cH\u0000S{W[\u0004\u0011UqvAha?\f<5U3j\u0000X\u0018\u0002G\u000be\u0011<\u001e\u0019\fgo\\lG|]\b?BFO_\u0016\u001cn(ffoV\u0007mJ# \u0003\u0002M\u0002:b\u0015CnLJ\n@*|\u0004\u0007\u001b\u0012ӅNK\ns\u0015tN\r(t\u0016(4p\twa`\fm\u001bF\u0004\u0017 \u0015AW\u0007\u0010RO>y\fi=Ѧ\"ԕô\u0012\u00161}\u0000\u0011q\\E\bT&2E!\u00005!P]\u001d\f1%#LĤl\u0005\u000fPcbd\u0016\"a\u0016\u0007\u0015F\u0011 9AO621?`+\u001eCk\u0017c=OǾ:f-\u0000K.\u00153 \rRz\u0014\u001d\ti]\u0014UyL|\u0011\u0013.>)u;Y*}i\u001f(BZ|\u0007ó\u0000\u001d\u001cN&@O\u0012\t@\u0010CiZ\u001d(W)\u0010)@أDЅ\u0013Y\\hH_!zt\u0015{\u0002Y\u0011:%lj\u0015uo\u0006h]\u0006*ui=\u0001K\\ڸ2\u0018(W=|}\u0002̔8`qg.t\u0007\u0010h\u0017%\u0007\u0019Ip4hԫ<J\u0002ON`\u00055mH\u001d\u0002kX\u0004V̾g\u0006\u0013ccH/s\u000e?\u001fD+XBB\"*\tj\u000fBQ~\u000bVI\u0010v\u000fUVF!\u001c8E+0\t)\u0003w\u0011싢\b\u0004Ӂ;\u0013U¦huL!Xk\u0015 EY׉u䁦9+\"\nHZ)pT|ޡ\u0012\u0016UjU\u0012\u000f\u001eD:s\u0018K|Gl*\u000f\u00116e;$V\ntXC W\tkͽZXZ\u000fEU\u0016UTa\u0011z%*6@b?\u001b+|\u00061⚬f;\u0018\u001bGu֦5L\u0011B\u0011NI@j\r0G\u0010\u001c\u001a>\u001b9!%pB̖X^\n[\u0012t\u001aɹ#Cy\u001b3l0\u001eH݄_\u0013v$&l*@;!CP&\u0006\u001bTPk\u0006;\u0015F,\u0011ڐ)L^\u0002\u0019fqg\f\\v?h],qٿi5bI(jC*XO}\u000530H\\>\u000e\u0019\u0017TYRb\fJ`Bl\u0019\u0015qd\u0013Qrc+g'$\u001b\u0016'дw\u00007l\u0004V\u0003\u0018X\u001c/7IJrUI:35}eň\u001cJ,}re-,K;,.̲\u0016GsR6jQ\u000b!-lE7\u00012F\u0006++@ߓHoee٘`l8X\u0014\u0011+uLxU\u0016OxRӞbШ\u000eRJyg\u001aq\\0Qr{\u000f E^Y8!x8o-ʿ+9 \u0005\u0015TU<\u000by'\u0013\u0016xQa״ 6*2z8GN\u0012xDp~\"~s\u0005^$4c.²R%?ߕ:dQa\u0013\u001f\u00135t\u001c\u00127\u0013k?.Y/>,\u0002WuAҖv\u0017h\u0003nv\u000b\u0004^\u0017\u0013x\t\u0005Q\u001ex\t\u001c\rI}\"老W\u001f#\u0005\u0018_E;]?!\u0003D'ٕ\u001bSEEŴp\u0017ї`\u0012xJb\b^ܖ\u0004d=!x9_5U\u0014r&߄(xTo\u0011\u000bK\u0014^^B\u0016^(sr,|&\u0016^jwH,8RYxz-\u0001Rx\u0005򠼦𑊼]Q\u0015\u0017>|kqd%(/|T%\u001fl\u000b\t6s\u0015>$m\"H4hk\u0001\u0016Zq?[_Vr\u000b+G1^ lF,Ibh\u00128Kוi3gPFyqs+HЙ\nkG\u0005i\r&׼FMO\u001e^s\u0013\u001fZz.+0赫G\u0000\u0000l%\u0018\u000eY\u001a0~[\u001d^\f\"S?\u0004ap[lvy\rdVW\t9r\u0016{M\u000f#}\u001a\u001cNǽvb4\u0000\u000fx75dž\u000e=kEc>G]dOZv$5K\u0007\u000er\u0018k/\u0016FL@_\\\u0007\u000fNG\u001a#7\t_c\u00070bj\"BDmE%mV\u0014Z#1^n8nK\u0012moلW\nobK^\u001cFtqb>\u0012\u001d\u0000KL\u0007\u000e\u001dCbX\u00036%\u001eҫ\u0005h\u0001\"\u0019Ĵ\r7k\u000bMbu7)R%\fk#\n']brgeyb!gB-ĤdH \u0017JĴ%\r\trx5)>ᴙ*b\u001aԦ_bƒ)&ｅ*\u0000\u0015\u0013_NU1E9_R-\u0016$j㣐ZL>g\u0016GQb5R`\u0019F\u001bؾn\u001cY.\u001c$o\u001cX'\u0005\u0004\u001e\bbV)\u000f\u000fx\u0010RuC\u0000@/\u0016@xm0?:AWςړF>\u000b`#Maguگwg9_ˏy\u0007>k\r7WrT닑vgR&\rxϺ$2V`?0\u0015U݂g(0jDuP>|\u00164/?4w=༡\u001bg1Q\u0012g\t\u0007>K_㻪ņ\u0004է6!k\u00061?g].OjCb,:\u0015g\t_F'qUq\u001atG>\u0015!\u0002\u000e{ϲbFU'{8\u001d&|\u0004g=r\u0002ܳ[!wg!^gY\u0005\t\njB^Ȥ~C,@Kǰ1Xw:YK2ΨUm\u00148\tl\u0006H\"C=K\u0011!(\u001c\u0018`+$\u0013y:if\u0013`W\u001b?=YC\u0003М\u001cL\u0017i\u0013<Ȇk^Kc\bC޾XŷN@6[\u0003+5 \u0018\u001dD?|,\u0016Go\nC*O\u001f+Ҕxɴe\u0014h\u0005\u001fac%gF'\u0019qD}=\bD8|y\\\u001cRJ,S0~گLs\u0013\u0019\u0004t\u00160{oy8i!Uz\u00198_\u001d\u0006NPw\n\u001e*<0kY\u001bcZF\u0011\u001eE}\u0019]f:\u001asZ̔r\u001b8Udd\u0015<\u0007]|&P\u0005X\fGU[o\u000e:yѝ O\b\u0012\u001cw\u001f\u0001ai.W'\r\r]X\u0004/n\tNv-X\u001d‘\u00054\u0000c\u001b;-\u000fr%F\u0011~5Վ|\u00143\u001a\u0000tG\u0007\u0013.r\u0017<\u000f\bX\u0004\r\u0016\u001e\u001c\u0013\u0016\u0017\u0019_C\u0007<>F.B)5낲xl*Ԭh\rD9)M\u001aiڋ\u0015жVS\r4`x٭L;Z\u0001x\u0014+.Pp4,_\u0011o[\u0004&D)\u0017\u0011|\u0001D?.\u000f?Tu\u001bD`ܐP|d!h<}ƸꝩF\"TFXUܼ\u0014\\\"\u001bTI8I#S%h+3n[\u001fhK^8T7U*mK|TtN\u0003[GS\u0007N\u000e}tĩ47ɽ:pK'}s\\(}6poNŝJr*\u0016>AYɮTՋک\bbn:UA\u0013\u001elbSK.NuKD*)qީ6\u0011_VN\u0014?x\u001d;=۞\u0002]SB4\u0019\u000f\u0004\u0004]J=UTcE>\u0016\u0014\"ہ\u000be$0\u0019\nB>QT9,'m\fOfF}RkS29qwy?HGp+\u0007\u0016@Zԕ}@vY^c@Ud\u001aM\u0010\u000eZx>û*\u0001U\u0013\u00139ҍs\u001910PuR\u0003\u0010?&\u000bK\fo\\&\nM\u001eP\u0014J@\u0015^\fZC\u001f>\\*=\u000eRM\u0010)Y*\u0003c%\u001a\u000erx*bh#El4N\u0002\u0019MZ\u001c\u001a\n\u0005\u000b\u0007\u001e6PE\r>+X6i\u0007D2\u0001ѕ\u0014\u0006\u0015\u0016(V&e4>h\\/N\u0018rY\u0019.\u0017g\u0015\rU\u0014_Ψݎ\"\u0002af\u0016\u0013&85\u0005+Zq4=\u000fc*:zPe{Cẏ됒ZIb\u0007zrk#{_E¥5\u0016)@q~;\u001f\u000f^\u0004|&0\u001fX\u001b6oeƫ2lL4L\u001c\r\u001c/q>8*AWp\u0019G\u001ayaeo\u0011*XENɃ;G{,bTF=k\u0010;\u0010x\u0019LZZf\f\u0003 \u0017z\\6Iܝ0AQ\u0000\u0018pg\u001c-\u00033H\u000em<. /2>P=({}M\tPqe bI\u000012;оZ\fUC6\u0010w\u0000;0~\u0004)z†^$ǦnJU\b q\u0004\t$rN}Nl\u0017rtΗ=v\u0016*0\u0019\u0015ݹ\u0019\b܋sug6A-̣\u000fEHx?\u000b\"O\u001fwO^1}\u001f@UwиIh%\r=\u0019׹\u0013\r\u001dQ4\\\u0000}\u0000SiPE\u001c[\u0003B4ruCy>Cu&\u000e ,\f\u0011\n\u0001\u0011R\u001e\u001fL\u0004);(NV\u000fZ0A\u000e4%Ӫ-\\Վ'tV\u001ab\u0006}ێ(\u0014\u0011\u001fb\u0001&\u001bL1M\u00004EvM\u0013\u0001=#J\f<نlL8v\u0018W3{\u0018{0a #WF$\u000b\t,yf=\u000e\u0005\f* \u0014\t*t\u001e\u0001eA`с[x6\u001a\u001c%\u0010|kt@aR\u0000i$\u0018jxƖb\u0003!Y\u0003.yvt\u0001yFLOlؙ|\rg$\u0017nT\t\u00050xZM=۞T_\"ǩR-uJ+\u0014\u0007\u0014k\u001b\r\u0015}enTW\u0015MZ\u001a@|yf\u001bLQ9\u0019UqH\t';\u0015:v@]$/7I5\u0013Gq_!5}~r\u0015#,\u000f\u001a1\u001a|j~\b꾫f\u0006[tljkYn\u000bjcSg(|C{\u00002+ˉ\u001ecB\u0019?\u0003fYN\u001c\u0014еYv\u0016Z<\u0010\u00018i3fKڊf-p؇%\u001e[,>LT\u0015\u0000%\u0014N\u0013[\"E-p\u000f\u001bP\u0001\u000fM1H.GmY\b\u0015ktp\u0004ojC\u001c%ӐO\u0007XDg&!<\u0019'PnWYl*xl\\\u0012G3%W\u0003Z\u001bs4D\u001d)v$b+w&\u0017/ҷ\rtoQO\u000bcp\u001cbyKtNhTӖ\u0005U|\t1\u0005$ȃ^6Q]v\by28\u0015{\u0012Cak<\u0006M\f\u0016~\u0002\\\u0000]A#b5ԅ\u0019\u0011\u000f'im@f]ҏ*Q\fM6\u0003H\u001e\u0016Bazis5\u0019lw\u001cV!X\u0012i\u001cXso\u001bSH{*A\"\u0014]\u0002'gM\u0000tr\u0006j\u0017K?x\r\u001d= \u00032{1\u0010G\u001f\u001d\u0017!񧰒\u000e`G\u0014\u0018\u0000~\u0004بAxwU1Umf\"1MVl\\7\u001d\u000frW~\u00157\bp3܄Z\u0005uzS\u0018\u0003\u00130T7p`B\u001fN!'D\bW\u0001.\u000ek\u001fk|lPZ,1p\u001d0\u0016.\"\u001dG\n\u0011\u0001\u0010\u0018Q@.GNjf\\\u0013\f]\\\u0002Õ^\u0000\u0001*\r˿{5'\\\n\b8Ug1ղT\u0001!>\"hB\f%r2LPڧ7q,`'2߼@\u001f\t\u00154%\u0015\u0016\u0003S!4\nb{b9.UXy\u001bqTG\u0006S֮p[ﰒtQ\u0001\u0010@]Q\u001a#;D\u0019xsuQc騰έ4\\6ר8ωRݑp@F{*=߼6\u000bP[:rn\u001e(yc]\u0003g/¹[Ee\b)e\u0015œ4\u0017d\u0006HrAR5к\u00159-LZ,՛x >@cٳBI\u0012M+V̦(\u0014\t\u0012T\fTRb\u0012]&Yc\u0002;n\u0002\r\u0003I\u001bU\u001b\u001d\u0014:)(J^\u0010M\u0004V\u001edzy\u0007:M~̇qF\u0002$k\u0003=@\u0012\u0004\u0005\u0004\u000b\u0004(z$/S\u0012\u0018b4B.ag@\u0010N\r%s\u00118+Ȕ7h\\&\u0007jOFO;Rc={ZHOEJQ'6\u0011Dh4y}OL1jݪG+=s7$A\u001ePjPCR\u0003b=XVA6p()\t%\r%\u000b%@5\f\u0014\u001fS-j\u0001a\u0017\u0000Z\u001d\u0007(LG8٘\u0018q\t^Ӊ\u001eB\u0018\u0012;ÊT\"1\u0011\u0010#e(zث\u0010;\f\u0018PNR\u0002mLqqMm\u000f\u0018H8\u0011\r\b\u000f*\u0012SN}>stream\r\n)^\"[Q\u0003m\u0011h\u000b \n%\"\u0011h\u000b{j\"ƞ\u001a\u001aCDk\u0010Skbj\u0005o\r߄ʜ[\u000e\u0014_@[x$\u0005Bm\"1\tuħ\u0016@RZ\u0005\u0018\u0011\n!C=+1uP8\u001c\u0015,\u0018RIDU&wL8f/yҚ\u0010?4\u0017%2S\u0011\u0012sCaLjHM(cq\t? \nby\u0006U1a8\u0015>\rq\u001fq@OV'At*\u001a\baxFs0\u0019/NV^t=+\u0016&\u001bKE\"\u0010\u0006\u0015CB8\u0006Q\u0017BI\u0001\t!z&f`;'~\\jM\f5܈)%aCRצ\u000f\u0019jȣW\u001d6a\fobXՑ#0\u0006AV*$QP&Cv9\u0011-3Z%*g\u0007vlO*\u0019TzR&Uo\u0003y{THe\u0006rKUG%\u0018JETx\n$\u0007r\u0019Ґ\u0019q \r\u000fdc\u0006:qj0\u0019M$(<놄2r\t¨f|i\"G6^B<\nJ\u000e_Fp7Dd(IZ\\+\n\b\u0016\u00182g}7\u00061+Q2\u0019aV`$\fBKF\nwJJK.T<\u0012tbi\u0018]\u001aq t.#_pE\u0006>j\u0010%\"HR\u0017Ra#$$9\u001a\"1D\u001b\u0013,\u0013B\u0011?RhdOEdBbNLy@\u0012\"\u001eVH\u001f\u0010\u0014b\u0011iq*aK\u0005\u0004Ԏ\"ɡPrԘh\u001eWP&/i** 眔ddBsʹ|Ls\t5!#ċZVUʿV\u0014Z\"bA\tAD\u000b\u001deR5\u0011pB$3J&a\u000fa\u001dNZ,aL}b\fUg~:B\u0014\u0012c8U\u0003_\u0014wW|- q=d:\u0005\r鬈dfI\u0010EGQ\u001b\u0017-QcYq}\f$1\u0015ؑE+%!?B`*1A\u0005\u0004\u0015U7zjE)<;:W\u0015s(wl©8%CR\u0002GG'[J\u0006S\u000bTRYE;l\u0019e3Ҫ35\u001fR/3(\u0013ě(G52\u00154ԘʆD\u0019h'TQqP=!\u001619Uf^\\FWQeZ*\u000e68X)Lri\u0014TP\u0016TAf>C&,3U\u0004)9D|\u0015ȁf!\u001c\u0016i3`TO$z*\u0014:GE!\"~P2{JJ\u00153C\":aa@:'dL\bRmaٝ\u0010\f\u0007?\u0004\u00104J2\u0004\u0017D-\t\u001cN\u0015/\u0019@#a$^*RnafJ(\b\n\u0010\u001b4L*\bg9xX\u001e2؋i\u0011\u0017Q\u0013قUbM.\ta6i}T*P\u0015+T\u0007yS]\u000eY\u0010,r\u0014nh.[\fA.\u0004dUWh4\rE?^0ԋ\u001cCM/wE\n4\u0012[\u001e\u0015ғ\\\u0018(-43adV!OU\u001a]I1LAs):\u001cNT!\u001b[*$<(r/\fY;\"\u0014\u001ej\u0017c0ѡL0\u001e'\u0010U@\u000b\b\nwD\b\u0015j%\u0017J&P%\fU\f5\rU\u000fm\f\u0010\u0014\u0018)\u001d\u001aE\u0012+[yI\n\fe0+q+\t'Ⱥ#\u0012=4\nS\u000buDx7.sEDP\u0004{:o\u0018{+wu\\\u000e*@gܐEE5\u0013RuW#T\tU\u001eőx\"#g\u0011\u0019H[I\u001a,h̎zѣy~t_dJ\u001bI1D!\u001c=4E&35}\u0019H-XlS,²1C\t鸥jwU\u0019iMµ\u0012I(̵^\u001d'k\u0018ijS#CXp+\u001d\u00157\u001bRelZ<1#1\u001fK z\u000e,Rv\t\u001eH&\u00172GX$rzEExi()Z%:\u0016\u001c\u001ee\"r\u0018b蟐\u0003\u0005\u0006H\u0013\u0014\u0015Nd|X30\u0015\u0002\u0005zP!&TB-\u0014=P\u0003\u0005bʆ\u000b?dqeND\t&QȂTV\u00143\n\u0017?N۞TS\u001b\u001cu=Z\u0005\u000510)\u0016>,\rL\u0004\"OFY%BňUW\u001f\u0007\u000f\u0011^l\u0014k&\n\u0019\u001a!\nNuԥ‰Άc\u0019\"1Bċ\u000e\r,\u0013b\u0011z`ˍ5tN\u0015s'M|W%WXC\rU\u001coBR\\P^M\u0006\u0018Rc8$Ve\u0017uP1󄈌\u000bC\u0012lW$\tb!yIkE4ő\b\u0012PH5x\u0015R=5%$GP(\nW&)JB5\u0012C(\\(auAQU}Tܕ\u0004\u0004X``HL\u0016ш(,jz.ⲇ]:,ؚBfQhD4\"ƙ-b&`k8\u0007Ƃh.\u0019l\nKJ.\u0018&\bED2\u0011Ӳ\u0018ڜc3\u0002Wa-H{gJ{faIVU:VE\u0002\u0000\u0013\u0010H\u0018\f\bE!8/\u001e\u0000\u0014\u0000\u0004R&V2\u0016\u0010bb\fL!\u0011\u0000\u0000\u0010\u0000\u0000\u0000\u001c0(wO%'Sh\u0012sVXJM'xdB!\u0019p0T\u0014o(}|Ie/(ޤ\u0013MKq3,U\u00119\u0006&#O\u0005$Vha\u0010f71_Pg8^\u001a\u001251{3s\u0018ƽTP(Y\u0000N|=\twO<9\u0015(`5%\u0013Qj\t2g)\u001eơ\u0010Yq<\"7u\t\r\rGEf<\"L|KO\u0001@\u0002Fl\u0004<'\r8\u0010\u001a}>\u0011\u001d\u001brb\u00197\u000b/:u\u001d?Px\u0003u\u000b干\u0004WUԱ\"Ϲ \u001b砐\u0006\u0006\rV\u0014L3ry-zqd[\u0010\u000ev#ZTfJˌ[R#Mަ\u0016a\u0000Z\t\u0019A;Y\n\u0018{2y\"kKaG+٦GeX,',7\u001c#{%)EZI#n\u001b\u0016TJrh\rM<7ۖ\u0004G\nǯggXk:]2\u0007\\?pDUּo\u0006mr\u001e&P\t2.4+\u001aP29\u0007/W30JdH \u0002.{TdX.)C4>4ri_\u0006-%sm\ns\u000fF7܉FH7\u000e#y#7`R\u001a\u0002Ձ@֊\u0002-\u0003{0M\r\u001en\u001fE37\r432b;,hy>7Ѯ9fb\u001a\u0004\u0013\u00147\u0007a\"T\u000e\u0019th\r\t$E/A\u000f%8\u0014G\u001fypX|,9Eg\u0017֞S &&/w-Yu\fL\u000f\u0003ly(\u0005}._uHxN\n#+*\u0016٧~|c)\u001d>/6&y\f{E3dz*B\u0004$\nn'y\u0011\ts/4\u000b~2xxE]w#'%-Ϡ:D\u0016D7l|2\u0016U\u0014\u00025y<0GJYs07\":Ѽd:ɜ\u001d\u0019dr\u001e@>a\u0019g\rX*\r\u001em`\"ʥ67\u0011}C`ЋkIK\"\u001eDRBYX;Β\\PZb/\bb\u0005Ƥl\u0012\u000e9}w\u0019\u001a\r\u001d2\u0015mhq~Ek}uu*\u0014\u001cG\fjufனo\u0003Iɘ\fv`sZU\u000eb\t\u0004?\u001e=vk/OxIӨ\u000fJS\u000e?T)Йж55*W_/w+xj\t\u0014e#\u001ea.\u00151nƈ\b\u001b3\u0013K5wE\u0013mC8̢-e\u0019c_X\u000f^\u00110\u0007ۉ<-EI=\n\u0014\b\rUǗ\\цB\u0006\n\u0002} \u0011T}0yn⬚%e!>\u000b\u0002U\"\u001fM\u000bګ5{\u0004[E:he\u0013x#DU@\u0001\u001dK\u0017s*n5ũ-\"Y(ՆEwT~^v\u0012vf\u0014\u0011 u\u0016hָ\u0006^x\fzvi20!_9@0-\u0007\u0017)\u0001n

8aw uNY1%f\u0014:f٨\u0004e~\u0001\u0019\u0000[\u0003\u0013 {\nE\u001fBb\"c;\u000eZ\u00174T3\b\u0002\"\u0017FP\"fP/:y\t\u00067\u0002t+/;L*UeQ߉w3AE$RȠ<Ҹ\u001b\u0014@\f az~j\u0001O\u0010\u0001w]\u0013R:\f#!F!֒LF&\u001dl\f,\u0010&\u0014f\u0015d\u0018\\&)\u0018Z|>\u0002\u001dL\u0007y\rB)\u0006\"۠EG\u0017P[{&x\\eŠ\"\u0018%T\u0004ȷ\tn\u0005 ti \u0007\u001bbYyitqc\u0003=,R5\u0003M#/w\r}-\u0000(,\u0005u3\u0007vuPֽ&EXƱ5\t0\u001f\u0001\u0016w\u0010FI[ \u0016>\u0019lktzM.){HdtLB>\u001aWJ)\u000e\u0018۝m67\\\u0012\u0012NCiqBcTl\u001dv6\u0002hXG`R\u0018963\u0012/H\u0017\u0000\u0012\f\u0002O酴9R5Ad+#2~gÉJ\u0017V\u001eMӀ?s\nW.\t'v\u0000hTǂy\u0002\u0017\u0000d*!YƉqgȦ^֟Z#\u000b#j\n5\u0015ٯ=H\u001a\u001e\u0006P\"[\n\u0001J[T\fe6b\u0012J⡄d'lڑ*\u001aR\u0001\u0012{T(pw\u0006\u0012p$ޏoc\u001e\u0004U-ʁ/\u0019/\u0019U\u0019Ȫ#\u001cHܨQnv3,Ly\u000ec\u0004T)\u000b&F}hLu5\u0018\u0006\u000e\u0005X?\u0017]n\u0001 `e\fxD\u001c2\u0010M\rOOW\f34z\"ѼK_?JXX2\\Wƒ@QpKjC+CǭÊ\b\u0003\u0015񇖟Ј\"[\u0007,T0.섘*vB@y\u000bG&\u0001d+vtof|tӈH^@\u0011c7_\u0001\fZ#\"sӰa\u001cȋܮ^WbJ\\x&#.7^\u0011/\u001d\t\u0015G7e\u00123\t8$\f˩L6EŃ\u001cg3\u0007]8<5m\fл5N\u0002U4?\u00130\u0000*\u0010L'`\u0000>ÎV/\b9i\u000b\u000f\u0002U\u0016S_?za?\tht\u0019;\\?4<f*%\u0017&\u001c'(^Zxk\u0018KB_Y<̦\u0002\u0019Mc\f\u0012:F0Q5%\u0002P\u0017nj-zD€\tS$!\nu鷩MF\u0003V\u0005ǽ!W%OJ{<\u000b}\u000f楂t\bpjQ#\u0013@iY\u000foi=MHB?\u001br\u000bTT\u001aS\u001a DS\u0010\u001cg,K$=^#\u0004lҶl\u000b\u0005?1\u000f\"\u001fn\u0015$'\\j\u0001G\u0012ׂ[i\u0007Ǹ%\r3(R$o@\u0011k5h\bx\u0019OI\u0018V\f!'\u0016\"$*WiAJd9MkSu\u0003Ur0\u0012ؾ\u0002\"\u0004Hj\u001c=:^\\sZ~Os\u0004l`\u00120ݰ\u0016[a8̙յn\u000f<\u0003:,U\u0003\u0003\u0001\u0015Ԃ4rzF!t\u0000(\u000b\u001aJQ?5eۛ8Ϸ\u0012IT3&#\u0004%'\u001f?U8j\u0015=\u0003S\u0004BI.Sg\u0015\u0019j{-z\u001b(哢;Å\u0017\fr\f$Aۼ=v̲ ]v\u0015\u0010ϔe=9ZbĞ\u0012<Hm\u0003'Wfi\u000e\"ytm܈Z/|m#IL`Ln(\rx)o\u0002mp̕/w\u0002o\t\u0006\u0015\u000e$N_>\bmsÃv1\nc>\u0017\b `-8(:Vo֐8/eB\u0018KhR4E,ώ\u000fos\u0006\u001d\u000f\na\u000f:+l~ݟp*H\f3)|\u000eȅ(\u0004ɿO\u000bI\\RQO\u000fr\u0017\u001b%\u0017Yٜ>r\u0014\u0012z$m\u0017o݈G\u0014Y0O\n;T\u0012Ng\u0003\u0013\u0001ʒ\u0013Z\u0014\u001b9Ǵ\u0015.y\u001d_\u000f{=!`{!l5\u000eI\u000brl k.z\u00194f/s?E\u001f)ID_\u001aEl\u001eD)^M!#p@}>0\u0004͚ۓC\tXu\u0013кW\u001cc\u001a\\()\tS}ض3!@><\u0005b\u0018\\\u0002hu=egM\f\u001by9MW\u00054MYhV⨖PmOoA<=GǤZʬ\u0011]A:UߢA\u0014sco7UЭ>mܤ\u001eæ߳!\u0013ڏdZ}|l\u0019=\u0005>\u001e\u001bZn\\կ 08C-\t\u0004`1@ \u00187a~Z\u0013cW\u000eNFLӿc\u0001&*,\bM+\r3v<Ʉ\u000fG\u001e\u0005Y\rs\u0001%pq\by\tҲ+d끤6G\u001b&G\u001d]BGB;8o?\u0000\u0000\f!\rUCe\u000es\u0011H\u000f\u0019H$\b&$0;hBPHWeZ >h[vו%\tw|]ݔ\n,\u00132{\u0018l`\u0006K7!y\u0013}a\tԦvj!\t>\u001d򮂘\u0018i;X\u0015#酴ʍzɷq4g!\tP\u001c>Vt\u000bf-]oHL\t\u000f#\u0013k'\t?Ma\u001fBMtxR˂P=\u001c<\u0004\u0005/W_xl\u00197\u0011j\\@\u0000|$M(=\u0007S>vq\u001eGv\u001eɊ\u0010Fz(õ}OwbF\u0018%\u001b^\u0013,@Z8Qux@7\u0000mg\u000fW@Z؟OQk\u001ef|\rԫ\"\u0017=l\f{v9\u0012¾\u001cKvH%W>J-\u001c\u001fw\u0018\u001c\fRܐxOwB-SJGFN\"sXj\u0013M@\u0006Vسt\u001c\u0005\u001d&\u0012F\u001f\u0016L\u001ec.\u0006^\u001e\u001fL-\u0019QJ`\u0000=AnjuBI?JA׎M$\u0017\n\u0000&Da/\u0000\u000f\u0001M\tvO\u0018ve|\u0001/f#s g\u0004ؓ2ioN\u0014\u0000,~\u001b\nDH]7u\u0003I\u00008c\\'\u0004VI[\u001e\u000e\u0000E\f\u000bQB<\u0006\u0000u\\Dn\u0007VY[z\u001e\u0000\tЫ\u0010ܱ/\u0004vbN\u0003wxE?ko&\u0018!5)\u0003o\u001eye\u0013<]\t\u0005z\u0000`f:J{\b\u0000\u0011.b\u0000P-^)\u0000 \u0006i!\u0011{\u001c\u0001@\u0000x6$\u0000\fY%sh\tŭ]\u000e0m#\u0011\u001e{Lc5B\u001el?Ab%k\u001f̌OW\u0001r@W\u001cC,\u001d\u0000\u0004,%A\u0000\u0004pK\u0010J2ld7HV\"뵧Sg\u001a\u0015\u0010\u001b0\n}p\u001bqHa2\n\u0000?Y\u000ebtmEΣ_8cӽv2\u0018ݻ\u0010+ҽ^C7tw\u000f4x\u001a\u001f\u001e7Pm6?YOhlxnex\u0010\u0013C\b\tڮ@&=\u0000Nccq\u0019\nju\n\u0006ZKԞ\u0000{\u0000s\nŨZa)poF\u001b\u0013=\n|\u0005\rx4:\u0013U\u001a8\u0007k\u001f\\\u001c\u0013`Epȁpb\u0002.\u0014\u0012X5n`G\"J`y`\u0004cv\u0006[4x\u001c\u0004GmMNKx\u0013M$a\u0010~\u0013пsc\t#]\u0016'F+\u001a`\u0019{R\t\u001boR\u0003@\u0001\u0016\u0019@\u0003Jh\b^٫\u001a2\u0001\u001d\u000f1K\u001f\u0001!\u0013F+sUg\u0002\u000f79;\u0000ezb^eJL\u0010~D\u001cg&Hp9\u0011L0,`}P!12d\u0002o\u000f2G\n>U&d+\u0006Q\"U&\u0003[̉1P\u0000BKHPߙ\t*UT3A9ߏL\u0002e<>\u001dGƠ*\u0013(!cL0Q[\u001c֔\t\u001aOh8\"\u0013\t8g\u0002mrs\u0005J\u0001\u001e\t\"(usX&r\u00183r`:Mb\u0006\"\u0013drI\u00130bDJg\u001f\rʄT2(j/`\u0010\rٞȔ\t\u0013\u001b\u0018+;\u0013&`\u001e)6f6 s^X\t\u0010\u0000\u0017\"\t\bJ\u001aL0{*&2[|\u0018&M\u0018y2\u0019x\t1ԉD\b%#\t4_\u0002l\u0002\u001dj<ȶB\t٨ ޅ\u00019\u0006\ns\u0015\"\n\u0004!\u0006\u0015%fVsn\u0016\bD\u00141\u001a\u001b-g\u000f\u0001Dz\u0010(\n_G\u001fon\u0017 \u0018E\r,'Ds\u00049\u0001unc{9\u0011\t\u0010O?'\u0013L\u0003\u0006\rȏ\u0013\u001c>\u000etk\u00189-\u0006r\u0002F4\u001e7\u0002\u0004\u0003H$CMÛ\u0010{ $`M\t0W8v{TԪ{KMP\t+\\&(j\u001cH&芽\u001e8#\u0004矯մ$\u0004\u0005\"'#\t\t\u000eq\"ĬM\u000fTM@\u0018{m6z}R<8ZZ~;\u0013\u0010Fz>зp\u0007\u000f\u0014o@=\rk\u001bpp\u0002/\u0018\u00014s\u0004Jt\u0013s\u0004|\u0006,dZ\tΞ_+\u0004\u0006o}y\th$\"4p\u0014\\؂#g\u00140x=r\u0013 \f9\u0014yLjAӠ=\tdv5\u0017-6Arc6\u0001|s\u0018MPvٍ`#@M\u0010S˙`b\u0013míBh;Aa[E흀%\u0011\u0019 \u0006ǂ\u001f\u000by\u0002\t\u001f`\u001frH\\\u000e8M[\u00170gɷ%\u0014c\rT#\u00169\u0000)\u0005\u0005U~B/_\u0004\u0000w˹'c:\u0001\u0004-\u0004כ2K3BI\nueZQ\u0002]vsy-9_FS\u0015\u0015\u001c\u0011@l\u0002E\u000b\bW0\u0011hs\u000b0P\"\u000f I\r>e\u00128qr Rا\u0004B3iľXf~Ȟ\u00162sJDeiy\u001da7]\u001bS\u0016DWmVm\u0006,5uI\u0001g;n\u0019\u0016Gi%Kl\u000b2>:ڐI4%[._=ePf\u0000֤;,\nܢъLg$D=T\u00177ӻC[z\u0014_\u000f n@SAz\u0017y|\u0018\u0014/Ah\u00187\fs=WE.\u001e'\u001dCd1\u0019S\u0012wK\u000fp!­z28[4\\g\u0002ƏfK\n\u001aʑD)&%Pv\u0007\rV4\u0018Y}S$6'|W\u000b\u0013^\u0006>M\n\u000eɘ6NR&@HC~\b\u0011eF!e6{KZLJ\u001ep̻p#t@@r)0p[d\u0013\u0018h!-SoeD\u0016\"\u0006\u0000\r׸u\u0017*t\u001e\u001aO\u001d\u0014+s\u00186\u001atbpx\u001e\u001a]A讍M\u0001פ\u000eI4\u0003/l\u0011&:\u001fmE1v*CLttiQ$\u0001kӪ\tFOFGF\nV6\u00007 oaD(]\u0015r\\\"\u001e\b#O\r%\u0015r/K#\u0004\u0016Wo7\u0010=\u0018\u0005yrBW[SdU\u000e\u0011Ub3ih\bvf.\"u:؛N΢N`O3\u00004\r\t+!+\u0019E\u0016\u0001lQ)\\8\u001a76r}\u001a\u0015GxRa椥\u0005@jYY`;\u000f\u0012\"<1\bJޢyR\u001f4KV\tщ*L0eSdbx><;\u000e)\u0017U[m0uUe\u000fٜ\u0011ϿEЋħ>&'!\u001ftE\u0000@~Յ\"Ob\n\r\"\u0012)wT.6\u0014)Z><'X\u0019&\u000bf{`\u0018\u001c\u001e\u00044|#\u000fs@2\u0019I\n o>\u0015\u00166E\u0002T\u0005J0\u0007@kP!TL\u0017:Y݈ԼߞX+f\n\rG1\u001c\u0019+3\u0002$G蛓KJ\u000fSĴ|RSv_n\u00119)\u0005,Sg\u0018%#\u00009aY\u001a\u0019\u00131hVr\tgɅ\u0000Vd\u0007eo0ZZu\u0004NY\"Qʉ%\u0010}#х;\u001flr>Kvl8h\"nP\u0017\u0000t^\u0007\u0018cNG\u000fP\u0015n\ro\u0013\u0018~\u0012\u0010Al`-\u001a\f\\'D\u0000ep\n\u0013;mh9$eۼ!\u0001eL0\tTtS\u000bS&\u0001MimC\u0003XB;Dل\u0010S\u0001lOo\u0019\u000fJ\u00156)\u001dGF#?`q0MU^IO\u001f. 5\u0001\b+C\u0005\u0019;rܓ.<8:\u0018=\nMkA^6CZ\\\u001d])HgȖ$`r7DqDפ\u0017\n\u0016\u0002B\u000b\u001eg=m\u0004\\Gk&x\u001a/\u0006B8/\u0003EN\u0006\u0011\u0005s\u0007\"~>s(bhu7.nY-^64H\u0015$a\u001an'kOAs*L\u0016[\u0000w6eh,8\u0001oF]CX\u0007q˫7`\bg~\\i\u0014\u000f\u0014\u0017ߨ㿩\u0016Y`P挬\u0005WRe\u0012#װ\u001e\u0015T\u0015\tP\u001b\u001d$Oqw`x\u0011(6fۣgC\\ʊ\u001cbf\b\u0013\u0001ئ\tw$H\u001aǥy$I\u001dZ7yJ@!ȌFIaq]~:C%\"\u001a\u001d\u0004xޠ\u0003\u001ca\t\u0010ݠ22F,\u0006?\u001bge:\u0016,B/\u0016\u0004l_Fj\u000e\u0013ya\u0016W\u0013\u0004H\"/F_9\tiq\u001f\u0010Č>\u0019\u0002|3{Vhoq\tJj30'zK\u000bĔ.r\u0012f\u000bY2c,\u001d\u001fn^*}_O\u000e\u00004\u001bŏv\u000f+@=i\u0018\f^džhSP\u0006eSJ`nZ4\r~LZMT6Mu\u001c\u0003\u0017FΞ܎ORkWS)Ҏz~soE<\u0013w\u0018ܐ=\u0002د1zz\u0014\u0006:U8ہd\u001b\u001d\rkm\u0012%\f+!\u0003JejvL\"̷Ő\u0018\u0000ڍA=\u000e\"f\u000bM\u001f\n\u0000(\u0006ߓ\u0000vmـ떀O4\u000b[\u0010-n\u00020d[*\u0005h\u0003&d\u0014%\u0002ǍlȇxcYVd\u001b͆F\u001d\u001f٦\f8P,mid[}Ӡ\u001f\u0010\u00157-ČȍrDŒTG\u000f5+#Z\u000b~\u0017<\t\u0005PVe\n\u0000AE\u0011Ѻ\u0000X\u0004-@GOx(1,\u0000I\\R&h&\u00002~\f]ﰳ\r.\u0017l\u0006ME|,@u6:\u0001&m݊x\u00195t\u000b0ٺ\u0001h4~̈́jFM\u0017@?NV7ں\u001fPL\u000fɶn!\"\\\u001cU\tĀmݜIl\u0006Dә(cN^M\u001c3\u0013R(%%<\u0013v\u000bIjȫc7zg\u001er=\u0004eLD_I\u0019h?nTo2\u0013ꪽiC7\u0013f\u001a*[j.\u000e&'z\u000eԵH\u0013,kM\\҄\\\u0003`\fDh\u0013BD\u0005[Oź4Aqy\u0017Qqњpt1z~3;K1س-\u000fP\f4ب\t{fS!iY73.-\u0011U\f)\"&|\n:m*a]\\a0v\\rz\u0001\u001a\t)\u001e4\u0005\u0004,ϕI\u0002B|P\u0010%GφK\u001321|fSDi4\u0017p\u001c>\u00024\u0011\\0\u0017~KL\u0013\u0018<\u0005\u0001zn>6J_v)\u0014H,;^[\u000b,Yi\nttCͅm1k\n&\u000f=ӺA\u0002vφҺazpubK\u0010[S:t+uZ:`\b\u0002\u001b\u0019J\u0005(к1ݺ\u000e\u001fv^nQV_쪅u\u000b:ѺEKgAպ5@k0N>&)٣֍vI\u0003Z7h#(%‹֭e2%!<\u0007]к90.\".\u0005FCR%\"h %\u0015bm\u0019\u001b]ͭY?\n\u0015̺Mc\u00180Yn\u0018LjX)e݂\u0002!\ndݐL~]d\u001ee(嶬Ic\u000f$nI*\u001c\u001cnDYXu\u0013\u0018&,c-v(=B֍.͗C\u0005l\u0004Hbݶ\"\u0010V֍\u00117\u0011פuɺUcbtt.$am\u00195aEo\u0012e\u001e\rd\\,I>Cm5\u00036Lc\u0002/eܲ8\u0007Ⱥ\u0017c1źSg\u001dבX7SK_ʠU\u001en7,'\u0016B+_ߊIY7>V.El\u001bn:\u0018a='^y]\u0004/r\u001b0g\u001d\tfR\u0014e&r6ڈ\tJ5[\u0014C{4t*\u0016|^\u000eUW\u0017QAt3Nj˺YI8\u000f7:S,~iJu3`\n%>n@.}n\u0012\rV,PZpb\u0005mvKaY\u0016w\rY7[Ft<%Y=Y7]!\u0001\"%eF(\u0016:r.c\u000032)W(\u001a\\Ңz<\u001f8D_ \u000b`U% @\nq:c{*ߍ\u0016\u0015\u0015\u0002r-\u000f\u001bʙ5\u0013o+\rM \u000b\u0016q\u0005\bL0ZH\u0016yXߵ\u0000\bZPpMz=8a,\u001cx&٩4Q\tZ\r[}\r9\u001bְxj#PFlKhŶ#\u0016k \u0018Ȝ5\u0007at\u0007ː^>Ws'BⰍ\f׊OߌDp8cV wؖtko\u0003D^Ǣ6\u000b\f19)\u001ca\u000fۜ\u00129^\u001e\u001fT]S=h\u001d9]ö\u0018p}fB\r37l@\u0006\u001dɎ'Qu@-\u001ds\u000bK-ep \u0005\f3\"Ixt\t(\u001ca,w/N\u001e!j[\bT2L%\u0000)\u0000\n$e8a[A!x(إA*!\fPL\u0019kbEsm`xI51n\u000f$͵\u001d>h\u001a\u000b0\u0004\u001a\f\u0002(iAý8'Zh8m>4\u001c($\u001a.څ؜\u0005\r\t'P\u0019lB+f\u001a\u0006\u0010\u001d78\u001bCc\u000el!M8;\u0000PgʜBrG\u0007\u0007YY#.vE]9\r\u001d\bA铭\u001dpI7em\fT/˥к8\u0018N?\u0013\u0010\fgX\u000f\f'G\u000eZv\n*\bdO=UV>Y-scPo\u000bBo\rЮ(\u001ec\u0017E(b>_Q&{zTå8\u000e\u000eeķ_q^\u000f<8-(b\u000b\u001ai\u000e\u001fl%I\t\u0003\tqi@bVrw\u001dQtyy5\u001fgKqEP\u0019δ\u001fg\u000b\u0018\u001eNA\u00124z:ζBUibÈ\u001fg{e\u0014k\bT\u001d;ήa(8\u0004\u001bR3cm\u0000Cmk\u001a\u0011ܜ]\u0000M\ri\u0000\b/-CpwH[\u0010\u001d~tUד\u001b}\u000eJ\u000fSQ\u000bU\u000f\u0019QƘ=pe|W\n`}\u001f\u00115':&[ݴEJ\u0007nbPX\u001c]\u001f\u000e(L\u0014\u0007n\u001f\"\u0004\b\u00037UǼ(\u00037\u001a~\u0000\u001f/\fI\u000fۊ4i\u0007YC`T\u0003f\u001c\u0004=1\u001e\u0016J\u0013%\u0004w(W{o\u0017+4m\u0000$(`@p#m,Oo\r\u0004,u\rZ\u0010ܒڭ>\u00044\u001aM\u0014\u0004w\t>#u-SP\u0010moD.hM2\"}ì\u0000<6\u001c\\\\AqUhƜ\"M\u001bRZ0>\b`\u0019ٗdy瑨n\u000f]\u0013(7<*Fu\u001a>05W[;tD\u0011'9EN1Ӗ~(x-D\u0015\u001ce%'\"8'!;O\u0012Ɇ\u000bݳ0g잔B \u0016\u0012\\\u001d\u000b+P\\\u0005_!#&BV\u000bd\tNF\u0013zlr)\u0010\\I\u0015`l-iNZ\u0014bm.\u00170L,K\b\rεi\u0005g]\u0017K㳃\u0003/ g`Oh?;\u0013O3\u001f62\u001e8\f%0g];ͷyUY\u0013$f5^KzN.q\u0007%gJyLN^}ev\u0002\u000e\u001a\u0010Yɸ m+qisE|\u001b\u0004@]\u001e/\u0006y\u0011\u0015hv,KC—*T\u0000;Idk6\u001b%~Yό]\u0018Q\fۦއ\u0012n&\u001a\u0002&aJ\bX1X0\u000b\u001d[7}![{:5uKeh`\\u\u0017S>4{%+[\u0018CQx\u000f{V`~ݞ\u000eg-R\r?\r,դ\u0012+ZIiт\u0017ʐ\\,rؑ]/3d5x\f31鬾ќ5Sx۸z+`\bTXe\bbA7PBN̥V\u000fq*^rTA'[#S-Z1!~$^fB\u0015f2Նk\u0001Jc錪—\u001a)(\u0018n\u0010\\\u0019\u001c\u0010l^X\u0011ͯY\b&/P\u001d8t[p\"*P^p7p\u0013 oɹlʄ,\u0015x\n:0wWP֙\"\u0016OwPN:Ԁ8\u0014l(bB;\u001b\"I:iHPrE8@tڞu=xUo%+IJ50Ii?Cs#rI\u0003jdW*mټ;\u0017\u0006[2^=\u000f91\u0002\u00119\u001c\u000f!M\u001c,]2ۄIEa\u0010QX{K>\nϮ$Uvz}B_\u0015eh\u0017\u0016ǝCm7T\u0005G$`h\\0m[*Cک2Kxk瞦\n7\\H/1\u0012뤨\n\u000b\t⣜,8秊`\\dV-[OU\u0002mp8U߻*|Q4ίᦪlq\u0010s\u0003Se\u0001aS~\\$*Γ*_9x}B{%SsyfEܓ5\u001e-ɧ\u001b\u00111}QTY\u0015\u0015uPl9Te@Ko{Pf2:tL:?1\u0006 uxTܵg\u001bjRuW\u0002H7:qc[KTlT\u0011+ ^O\u0016̠:/\bU`-bD\u00049C\u0015@u9Q͉ba\"E\u001aQr\u001d揋j$=2\u001cj\u001d9҇B\u0015l\u0005a\u0004\u000f`\u0000t8T\u0012p[=;|X߃suP4R;Ƞs\u0018\u0014fȠbP\u000bJc`P9u_'vA\"UfL\u0016\u0014\u0014pU{IA.\u000byꮂRt\u000e\t\u001c*\u0005y\u0006(\u001aT\u001cW3&3(Rt.\u001deMf(\u000fns\u0019S6HB0&\u000b\u000b'!l*\u0016wvm4|\\:^\u0002h5EwM1PO1g\u0002\u00065c\"Q<\u001feNiUկX\\I\u0000\u0017\u0014ukl+?+9:7kλﰊ\u0014p\u0007QQy\u00100jB=qzJWfxZɢ\u001cF/9R?9\fZ0j>';o\u0018uvas9XO=O3]Qyh1jDlE4\u0018\u001dÚ+\u0015Z#°|(mԽ\u000e-hqF.,dQ2cm\u0017$E\nz5.u\u001d\u0019$[l\u0013\u0001\u0014O j\u0017\u0012:sK!r\u0000sNFg3Cw-\u0005t{f\u0018֢_2ox0\u0010S\u000eƂ+|9\u0018ɴr>=\u0012êZi[\fs.\u001b^Xb/C\u001e\u0013²\u0015TRabSXw\u001a;P\t\u000b˜ge\n\u0012\u0000sȄ\u0015\u0015^\\BKZ B\u001e)9˭\u0013s\u0011M\u0001hӖ_\u0002{+D,<\u0010sΑ`{AmisY\u0012Բ\r\u0011\\\u001fR0P<\u0013?6mpicbIM)uzh60~qs9&І9\u0017#ڠƜ\u0018tO\u0014m\u0016So19\u0002\bCZ\u001fs\n\u0010sVY9\u0017cCicwZb0h{oJ>\u0013x<%NX Y<,K\u0012'Jyg\u00035Һ\u001d'eY\u0005>?1V\u0016\u001b\u001b斑2\u001ds>7 +R-FFO5\u0010ZmL/s\u0018fZ\u0011jducݩɳl}\tŔ.\u0012\u0010\rQE\u0018ſ\u00147?5td!tdnI\\۰\u001eIF\u001dd;\u0004)\u0010ԧ\u0004V*n\u0019R`9'}UfšCFU~%\u001c5*\u0004r>E֔TNqnX\u0002qNӂmw\u001a\\\u0014N1Η\u0011M\u0011ɴ@/ΕWB⼼IU's\u0000\u001ap~vWpNùO\\o2H\u001f\u0002\u0000\u001e2̞fJ-؞X\u0002Z)V}Cs%\u0015'T\u001e\u0002T¥L#,r\u0010\u0011u-\u0015,e.r鲲+Ty)?P6ϥ\u0017.2d\u0006kl+n\u000bu%uMvYW.ֶJ߅B5K0AZ3\u000eiac+6\u001c˻ͱ$:\u0011٪\u001e\u0002\tI[>\u0016\\W`P\u0007?\u000f\"b߶ep\u0016eDY\u0010D\u001f\u0012#\u001em[|\u000bœ_Yց\u0002\u0016-=hcp+NV\tդ/o6\u0015:\u000fޠ_j\u001cWh\u001fG!s\u0005y[,\u001a[JgBd%pw\u0003uKvCrl\rJ5Xp9\u001b\u0010B$\u0013gBC\r3=2iu93\u0002\r^[Ł~[e2B+hn(8os|tn\t#8c\u0000ݢSհhxIsF\u001es-Ym23G%O-L5uP%[h,\u0014Vn\t#[\u0006\u0011\u0006OQw+\u0018kͽ\u001672׭$|\u0002uKI`=\\\u0016|\u0002\\\fuU\u000e-G`s<&sd@71c%\u0002\u0003C\u0007SPc柘eH\u0004UP\u001f\u0017ݼknJGO=V525BmaFⳆw\u001fws\u001720\u0012C\u0012ª1!\u0001\u000e[Iv@sY]8\u0001}׭\b=s\u0002BZ{\\[ws90QV\u001cQ|:h>\u0003;kGw\u000bDWt\u0017Ho\u000f+\u000e؊kEo$\u0015\u0001]ڈt\n;^\u0000/-\u0011\u001ctE\f.\u0012ȯ-Qt\u0005.\u000fLtǐx*HU?\nJ\u0011\u0000rgYL\u0005{I\\\u0018\u0015$Z \u0012vIS*VfGu/r\u0013%\u000fh~K&SEJ䆔^gcP4|p_mLP\u001c+)p5_-C\u0015*\u0011\u0011\u000e9(~k^|\u000bڢl+\n+k0S}QH\u000e\u0006KC\u001dtQzk^]|\u000bw\u0014\u000fbA\u0007ǍGZ8L\u0014\u001bCy(\u0007mr_J\u001b2S2^E)\u0007dByЃjL\u0002j\u0019e\u0000u\u000edd̑ry5ГssDb5%לh\\dA2C\u000f8,r\u0004\u0000=k.埇2Ǡ\u000eY\u0013\u0006M\u0000\r\by\u001d\u0014\u001e\u000f(o,M\u001deD\u0017&\u0003\u0017\u000e`Au\u0011\u001f\u0019̼i\f7~lIyk?\rS^N(XQ?5\u001f\u001b\u0011H\u000b2hȼvE=׵2ա\nV#Õ.jԼ`~XsK&KŎXs{Ν$檻$}\"\u001eb͉ټz+چ?JӫC$(`t1)ŚQj.M=[t?xf愌*X\u0019\u0013[p\u0019\nc\u001cla-/\u0002J(9{=A\u0000g\tV\u0010\bMr\u0004y\u001e\u0017\u00061\r\tGh\u0002s8\u0019$\u000f\u001eiz}^|̓\u001dv\u000e)h\tݬ:\u001fHm1\u0011\u0012J^ʼ\u001e`;yM,sS\u001aV\u001bL 65'r\fd+$HH[\u000fM<.H,\u0010(75'\u0013FxMu\u0016<{'d\u0015\\\u00105ኍ\"b\\.AMuG\u0015-@\u0010/\u0007YbH5\rRPz\u000bs,\u0001s\u000b#AB@\u0001n;\u0019\b\u0007qf@b\u000b}Os\u0012E\u001cm4̮Y\u0016F<\u000bq_D.w,\u0017]0YcqO\u0006,yV0yDݴsj8_AI\u0019-\u0016\fi./\bzB!Yōq(*_g}\u0001q4D[z\u0000kZ\u0011nI\u0003eLCeZ\u0011'i\u001eOi\u0015\u0015\u0019\u001cB8AhܒV+F\n!_Y\u0006lV\u00116tW.<@\nh~ZQu4 3\u001eM\b\u001c({7,9K4<ڳ\u001de#!ܡykhNbPoՃ-\u0007\bPfϼrG\u00063?A:=c\u00066\u000bZх\u000eLpl\u001dM\u0018\fB}&>\u00186o[M!ٿ3?\u0007\"$T\u00183\u001eɃր6|K\u0004S<4$H;\bz\u0013\\_\u000eg\u001f)\u000b\u0016lj\u0001H*\u0012\f\u0003|eP\u000b%R\u0013 .+8s]\u0017\u0000/,&\u00178\u0016\u0012\u00143f.ᜧ̵rjf'k\u001eS6\t\"68qmhy\u0019c9\u000f\u0013I\u0004<\u0001er?g0|b\n1\u0004.\u0017\u00012\tm\u001f˒K\u001eCc,_W\fD\u0000\u0016a{lE\u0006 UA\u0017]W)R\u001b2\u000f߱S\u001a@H=\u000e\u000026\b'&.w4[Pp\u00003*IPW:\u0015YŕF뭀JlkI\u0002\u00100/\u0017\\\\\u000b&\u0001yX\u0014v\u0019A$\u0003\u001e93<۹a끈\fX00&\u001aQ\u0019iP\u0005I,s\u001f6\"\u0011pw\u001ceaGSL\u0000s)V\u00029h\u0002\u0018!e\u000eEP26IN*\u000fɢu_K\u0001a4\u001c=!壑\u001f\u00149`-0;˜\rY\u001de\u000el1\u00054$Z;Ҋ؀y\u0015C:t/\u0001Ik?n6+L,bH\u001a\u001c\u000462G!\u0011oe\u000e\u0019\u00162\u0013Kc 3\fӅ\nf#kX\u0010#̕H\u001e42mR7uѥ\u001btNy[\u0010]_4R3(d;X\u0000e~W(6\\2g~YÖq2G&[9̕\u0002\u001bH\b\u0003Y=d8P\u001a%Tkɼ\u0004^lM$\u0015y\u0003n^aIs&scOfoR0#\u0013@CL\u0011T8\ft\\`'\u000f?\by\bs@[f_U)ٖ`\u0001Ȝǟv\u000b{\u000b=\u0002\fF0ϥ\u0015r\u0000d.0\u0012^Hb{xt1Ar'01'Eٹ1L4`<\u000b@\u0019p^BHSj1\u000fR(g\n9>Rg\u0017J1\u001fs\u0011l,.\u001fs)ҏSJ\u0006>:]\u0001v,#_\u001bw\\\u0000/\u0014-8sp܎y\u0001ۡ\u001e%h1H;\fE9!\u001dMl\u0017\u001c\\kB\"|n\b\u000b\u001es00%\u001ar3P(qL+Re1^hˍ߾Cs3l:.VXW,Ì\u0005\\tU\u0002?M\\@AǼ\u0018\u0005_p\u00022-&\u0011ڠccE\b\u000fpu:t]uXlc\u001e\u001a\u0004\u000f41g*\u00114*1wd]8v7c;5\u0016\no4\b\u001ds.D&1GC|9b9\u0003&:YT\u0012>_1n\u0006Q2\u00131\u000b\u001ds؟0˦PTev&}s\u0005?y\u0001\u001ds\u0017\u001d0ہpF:\u0001T%Y1?HR^[cˋX`c\u001e\u001640\u001eTR&a\u001ft\u001dq\u000e*}0D\u0018Ks\u0007Lb\u0016!bf\feh\u0019\u0007UD\u0006>rƼE\u0007`,ߘ\u0013c㸚\u00025棏%\u0017\u001b=9\u0016)\\<\u0001\u0007}OUF֪\u0017͘*h-%DB\u0000\u0002g!WB\"0c^1 n:9\u0000\u0010Õhbrj!\u0015\u0017_{QS`@M<\u0002\u0001\u001ah7c\u0018\u0016<\u0016O4:\u0016x\u001dA\"xF\u0002\u001b1o\t$\u0001\u000f^2W\u001f\u0018yրD\u0001oo#5Ah\u0005\u0004禈IA-cn[=\u0013j̍NɳD\u000e3iiN=ޘg\u00045n`8膛=t\"s͉O\u001d9\u0001CT\u001d\u0018t틚ܯC\u001c\u0004<\u0002<\u001cf޾LKcvJcn\bxE^y ؿ\u0017\u0017R441fU61^͂81U\u0001Sk_\u001d\u0007\u0003\"6l5ꉇX\u0018d4\u001avDZB\u0010Le\b\u0001ƲИ3/%\u0002MkVc\u001eM \u0007+\u001a|\u0002B˗jI޵B8\u001ba5(\u0004\u001asSP\r~Г\u001aM{1\u0018UwB\u001b\u0015\u001b*\tj\u0011t9AF5E {Y\u001as']\t\u0004\u0004\u001a9jw\u001d|:lLc\u001e\u001cbL\u00044曊v@fyOɜ<\u0013\\wCcev|y\u0012\u0010$\u0006\u0019\u0000LҘjl>\u0010Q삥*͢s:/Ph:m\t\u0002)KK\u000f?E=x_c{M@yM$[d<,4\u001fB.\u00034\u0004\nfb\u001dpiA\n\u001dW\u0003\u0007\u001fR2Iɳ}y\u0001.\u0006\u000b\u0006\u0018\u0006\u0018֠\u001fl q9e\n&\u000evN3Mp&\u0014\u0011<Ѓ\u001c\u0011j&vfh'1p6\u0011YI!\u0012ą\u001e:k\bG'IX\bPM3\n/n\u000b#| 3\t\tLC@\u0006\u0006\u0012m\u0004*1\u0003LhL\u001dFjP0\u0016H\u00158\"M:TnrqTR\u0013fl|D!\u001c\u0013\u0011\u001e|\u0003IE\u000b\u0019X\b*v :DN%h)^\u0014\u000bfWS(*@S\r\u0003ؿ@\u001eUQԟT7>UE3x[+I\u0004T=\u0017f\"\n3Jbt\u0010&JBntT\u000e'pj\u00142a8R%IE\u00184\\]@s\u00030\u000e3\u000f\u0006I\u0019d\u0018~+H`D\u001b\u0003*\t*F\u001fB\u001ad\u0002BS\u0016N\b\u001b\u000b\n\u001e\u0006R:| 5Y{&3``VD\fqmja\"96_9a>0\u0015A\u0013\u000ec\n\u0013\\qE(D \u001c/T?\u0019P*\nDx\\\\\u001fIf\u0013\u001b̚ze2֙&eRƹPG#U\u0015a7\u0014\u0012NrB][d(\u0018`\u0010Q')U\tY\\\u001b\u001e\u0006͈t\u001e`_gQL+XbRdL$2ˬv\u0006TmXXB&\nⴊIU$Y5UUo툅O[\bb/B\u0011\u001f41˨s r&CyY::4N\u001aVy\t\u0016\u0016mG5-z~DWDyT\"ҽd{\f:\u000e&vn\u0018\u0016u\u0019B\tf\u0016쵥9*`o\"J;OFX\"\u0004\u0004@Ma\u001d\u001bIb)X޽XnT\u0017y\\y<%\u0012\u001b֎U̸1\u001f\u000bNɬ5\u0018b\u000fBL 4\nƩ\u0010b(\u000f{\u001bxQ'1I#\u0019DfIC) )V\u0012ݽمoژ(ar^f(fjUF4j_CF.E/\u001eH8\u001e*Ə*/S`C͹\u001a'\u000b\tnj4\u0011\"\u000b0ylPf\"faBP[\u0015Ǩ\u0012_Bv*\u0010s\\i>SFdU DmK/\u0006(iV\u0011$(=\u0019_\u0012Qm\u0013,\u0012\u00153Okj\u001c%?Gh\"\u0018Ľᇡ\\\u001b3BJ#f**\tR\u001bu]0'\\I\u0016@\u001c\u0007\u0018S\u0011ʍP.\u0014QEXMOD`VpjڊhXn*KH\u001bbΥ6Sr-%bgOjѾHzq(\u001c%R;c\u0011ƂT 7SZ\u0010+X\u0019e\u0018***p*A\u000f$M\u00108ۇM \u001bK\u0019\u001bufYd\u001cl?\u0014S\"\u0005]&:zHG}\u000e|}>\u0010\u0010',\u0010\u0005%3a*)e\u001a\u0004\t\u0015ä**\\Aucf~⃸;XF{C\u001e\u00146U<#\u001a4\tUYiX\u0005cjd2i\u0002}dQ!\u0004\n%Ё\" \u0015\u00180C'<\"d\u0014u\f:ѩo!M6\u0015ošD\r\u001a\b!4#֍<\u001f\\dDS\u001fiL[s\u00122Z-ru2ō!y$k&⽵a2eT:\u0012\u001e^0a\u000fq\b6B\bT/n^\u0006{+~FkO/;\u0018hPzn%C2Q)BP\u000b+-U\\DY\bLP\r͇B眙\u0017UU}T\u00162Sqe&>i.Q/n3?ԎHE,RơUh^9f8ԛ\t\b|\u001cM,Y:#E\u0019yMNKR4\u001a\t\u0019FSY!%vQay2\brI\u000fkX˕CEQ.\u0003C'#PH_\u0015̩*쩚Gxv8VҮa5yYBMg\u000b\"j~1jL3&\u0004-\u001cdzS\u001fے\n)#3WRfL#Td\u001d^Wυ\u00117Z$\nK-R(\u0014\u0019jt>*,b\u0005N%e\u0015(*|FJ?zJuKONpS\r\u0006ɢt#7j\n$XI\b;6L\\F.\u0019\u0014\fC\u001aCGg$\u0015X#\u001e@vLͫt@&:#7xL\tTTWTI,D\u0017^0|vY\u0005Q(\u0006r@^\rck(*?4\u0018ҰXCjJ<\"B\u001aqZmτRCHh\b\u0013s\u001a\nևH;4jޛ\u001e%\u0014NLцfX#%9;v2t0UBǧUDT|lV\b}Ȅd`\f3J8C6~Ph>\u000frq\u001aMY#E\"TKU\fՆZvab\u0007R}^\u0013~h\nVE\u0004k\u0018E\u0002y\u001cv!\"\u0006^D;M)\" R\u0004\u0004\"]lp(\u000bW[;T\u0018æȂ\nӋ$#m8aD5_a`_E\u001e2IKa\u0005e\u0012ݿH4j>Q\u0015\u0010GA\u0012\\͖B\u001a]}#\u0013BEOԄ=C;y\u0010\u0016q\u0006[NlM!\u001ee\u0019\n\u001c2\u0019+jy\u0011o8B\\>DU\u0010¼e$T(7f\u0016}\u001d\u0002p\u0015_\u001aʳLJDŚ,{7,J\u0018WMkh&؇\u0018*\u0018\u001akF{=@\u000fd+&dmM0^#\\‘11a,\rsBQ\u0013H\"aFTS%\u00117In1)PV\u001c߆$ҡ\n-\"\u001bD͉=i\u0013y#\u0015B*Ufb\u0012\u0007}Eʠҭ%fy&9PǢxZg\u0004\u0017\u0011k5UVPդJ\u001a\"Wd*\u0012rމp8ER\u001d$M\\B|sM\u000e?ȂM2q8E1 x.!fNƐfF\\\u0015nUB]55k'Ċd\u001be\u000b^8^UAY(\u0016\flvХT4\r\u0019GdF\n^\bg\tvT\u0015n!T1/Rd\u0014HȦQpD6V΄[F\tw\u0003yQ\"O\u0016i|HqU\u0019p\u0014j\u000e\u0016Z;5E/kYP:R\u0005\u00112\u00167c\u000b7>؂\u0004\fD\u0010!\u0016@ \u0012\u0012]\u0016ޅ'\u0014ND%5VCjp$\u0014C'\u0015#ѦQ\\SX\u0013!\n = /fip5\u0015A\u0018J\u0014ͪ*\u000fQȣ\u00189I\u0014Gh\u0002\u0011t5P\u0002\fK/`A\u0002\u0002e\b]D6RR4!XM&aN M3$s\u0014H\u0013C\u00158UX>l(\n[pP?R\u0018Ĩ\u0012$Br&pz\n|>kP\u000bu\u0001P`4,\u0011\u0011\u00110\r2lp\u0004b@\u0017s\u0005`t,\u0003#Dld\b/|Csi\u0018\u0016\u001c$\u000eIcA&j@\u0019=&Yz4f\u001b9C\u00107cУ%\u0011xrat쏐\u001f\u000b\"\u0003\u001a0 aV$V/!ߠ(fB^},\u0011tL\u0011<+CDEB-Y}4\\&bwxp\u00122NSQXԉ?2RRTt\u0014W̺\"\u0011\u00131\bor1\u0013s:\u0011LS\u0014~Ob}4\"BT\u000b;oW\tfg7\u0012UДi\u001a41>!z5g\u0018\u0014$Ǒ0\u0015/dԆ˩PY~^!tr\npAD0\u0010G\u00194F\u00106cSw\u00152+434͇*|R+\u000b\u0005jQ\u001a\u001a\roNE\tAu\u0010\u0015A8T\u0010a\n\u0019R\u001eTWu\u0005rQbMpts\u0018eIp+\u001c3\u001e9Ͼ\u0017q\"\u0005Ȉ5fPg\u0017>\u00135驴(L\u0010!{2a\"j#ʩ2\u0010X*\\ے%5CLLn<;6ׄ68DWc8T\u0006#\u0004\u0001z&~?\u001c\u001c\"AW4T\u000eGE1\u0004yCB$J3Ǩ*\u0010U5FD$0#BaV*\u001acWԕjSh\u0017&I&#\u0016XT5\u0014s\u0018(\u0014qͯV0|\n{YƗԔ)d*h>=)Q~&\u0014\u0013\u001fDXS2f@1!Tc\tWee>\u001cOHՂԇ\"\u0017ZzeA\u001eE/\u0012u$j#[S$<$57ϼ(t$LjKf}p\u00141N\u001e>II[\u0016\u001de8!\\3V'RudV!\rQ\u0005\u001e\u0011Z\u001fBERWA\"SaX3B\u0018\u000eF%\u0013T9rHgBJ\u0010eV{\n)_\u000fG!!a4|'~\u001ba\u0013BYQOW\n:>.2<-\u0014v\u0002=\u0018v\u0002\u0013\u001e\u00100J*<\u000f\u00170(\b4i젚HJT\u0003\u0015\u0017uvL`qА\f`\u0015!J\"+:\u0010\u0017\u0013\u0015cp5#=뉱`qZu.`TSA;UFةJ6QorH[--^Ϭ%U,\u0006C+34ֆB梻5sJ\u0013jFhE\\F@\u0019dCM\b\\!SQO.Tua9D\"os\u0012\u001d\u0015N2\"Il;ZX1jF9E?Vz'r옕zrH$,0e&-\"1+\u000fSaj«0uOU\u0015&2\u0013\u001bF\u0015\u0013\u0014\u0004\u0001{\u000e\"M@련PlmV@IgNUNU˳>GxL6]UCL|\u001cHmg~44R$u1\"ZXź\u001cj6\fQ4:szQ+\u001d,\u00154t<\u0019W$N4dba( =*D\u001cQRb33W\u0011BV4u 4QҠ˲9\u000b:El©H.\u0017|\u0010\u000b\u0016 \u0005\u0006\t\u000f\"\fW3Er63~LqQ\f;\u0010d1TJ@heE4C\u000e#\u0013\"\u0017¼_M\u001eT\u000f\u0006M\u00047 '\u0011?{zpSJ\"\u001e\"\fMw\tW(j\u001bQєNU}@.^чPC\u0011W\u0016K~FI\u0006C\u0018C;\u000b\u0006\u0003\"\b%J\u001ab\u000b\u0016\u0018i࢏,״d'l\"5':T+C-\u0007[\u001e#EݲW\u001a\u0012/4l(\u0013T#w%\\ݗz+>\n;MHPo_a*لI(d>S\\\n!\u0011/Zݘb!\u00079xL(dŊG\\`b\u001fi/ɇ^\u0019\u001dAq\n\u0015aD\nt)Q,\u0000P\u0000\u0003\u0012\u0010 I\u0018\u000e\u0004\u00012\u0001\u0014\u0000\u0004p,l.\fb$N g\u0015BD\u0000\u0000\u0000\u0000\u0000\u0000\u0004\u0001\u000bedHYD\u0006X\u0012J7\u0011\u0005\u0007$YDbt9\"Z\u0004JI\u0011u\"\u0016E|\u0007ZX,*+oԘKj`\u0017R&FH?\"t\riPiz\u001en\fK_P;\u0015@%C]i4\u0014\u001f2ٟs6sfs\u0006hb\u000fyv6ZwH,\u0004uC91\\fHd\u0001DwE\u0011{aD&\u0013\"\u0010\n5r\u000f=bB˵2ƩRb\u0019\u00079(eTHxsl /E\u0011\u000b\fol# \"3E]\u001cv\\\u0007\u0001gq;\u0005\u001cDQ\u000e\u000f\u001aQ\u001aӆ\u0006@P\u0012ᆹ/\u0011960\u0000(80\u0003\u001b\u0012\u000f63\u0001%Ƅ\u0014%\u0010,Y`g\u0005/o3{N:b\u0012\u0019x\u001b\u000bʗ\u0016mv@\u0002\u0006]\u0011M~ذrϜ\u001bZ\u001a3FF\u001a\tC\u0006?\u0006W:W++++ɕ>̹1s\u0007)%\u0014\u001ca\u001d@>6'\u0016;fnB*s菿pK6]\u0016EȐ#6˓G\u0017V\u0005nO![8޼d\u0011\u000eİs\u00171O2YK0\u0014{\u0015͌iN\u0010Rx%+W5\u001dSO*T>\u0013K.5p:\u0018f\u001cǡȯdKz\u001d\u0002ʱXh\u0000\u0001B,\u0000nKd\\\u0019 $@<\u0000M\"\u0000\\aԆ\u001f\u0004\u0000\u0014\u0001V$s.t\n\b=?\u001e)=J/)gzJo1=SzK陞[zLcz\u0016=N{yY?ɽGtO={ro=ݓ{sܛ腕\u000b-LHr:D֐\u0013E\u001b\u000fn\u0007ep/\u0018`\u0017|.׀G/\u0000W>d2OX\u0019\u0011%|4ƎX`\u0018ی}JN\u0011%|RM+Ɍ)%fR\u0003Ҵ##'6\r|\u000b~O+e\b3ػߴ-=W)g/f8\u000f\u001d\u0012B\u001ev,8V\u001b}ޯli3\u001cY&^h\u001fc޸\u001d\u001ezh\u0018\u0003\u0014\u0018>\u0019K_\u001e}dD7\u001fY3\t#t>\u0018W(7\u0018\u001dcI'\u0012^|P%5IF%\u0001jhOwJ:A\"xnƑ%~ʡ'-\u0015򘏍cDZe>6\u001cc=܋{u^LV)7\n\u000f\u0002ANL\u0006/Y4ywj'L\u001b\u0007-\u0010'iR3=E$k}|Y!1{\u0006\u0017d)yJO>\u00172o\"\\ίJ?}P436k(]ͮ\u0010,\u0017=ij\u0001+I\u000e\u0011T\u00114\u001ai\u00019dj|\u000e[gƶ\u00143\u0001Eݚ!W\\]=4ٶ\u00141]ٱAH\u0017};}ɌU`_6[\u001a*\u0006\u0015Z42%HXN<ON\u000e-q\u001cK7_9jU\u0001z8\r?{Uf2\u00068\u00018D\u0015N˜\"\u0005H_-\u00007\tlϻ>Z\u0014\u0019DQe\u001dtrK\u0013wdnq)fM&\ngS>dNw\u0014\u0007b\u001ffF.\u0019_D\u001e%d\u0018*sܸsU\u0017\u000e13P9@=*Q\rY\f8C\u001a\u0016zD껤\u001e\\rw;\t-̟%\u001e@\"\u0015'E2ť@C\u0012m\u0004wD\u0017Q򀟘x%=y[L.l$)e\\uiѕ\u0014y`䗎fW\u0011|\u0014\u000en%U3i\u0005\u0003XjؔBt/8zuJ2\u001c(o$A>&Kc\u00035͏1\u0014\u0010\u0013:\u0014!\u0010kE8\u00043\fuWd>$1\\,#\u000f36/\u0003Ja7\u0017\u0014\u0004sB\\\u0011VT\u001a#ؼ#Pz\u00007\u001fl\u001d$X:VZ\u0005;m\u00150jZ\u0015g93s\"^cE|jb%g\u0010j\u00112UU[Z\u001cfV\u000ejY\"ps\u0000\u0015/\u0011yi\u0002,\u001e\u00148\tΘ:2&?Q]=q!tK@\\\u0001n\u000fWTsQ\u0003x\b\u0000I-zL0\u001f\u0006NK\u0006#ܢ/z&\u001fJn\u0000\u0006oBzBvQ?/\u0001pM4.<\u0018\u0013\u000ew-)%Q\u000f}\u0007=\u001fDžkCQ?;=,Too\u0015zM`ڇo\rzt\u001a/2ep&\u0002?D֧.Π:%{[fg\u00049\b\fc\u0002!1͗ =l;=\u0016xI\u001a\u0013*\u000e9i\u0011#xR5\u0016d2\b\u001bH\u0011UZIH;\u0013\u0000lGsL\u000f\u001e4L\u001e|}%\u0000kR\u001f\"\u0001ҼgOW\u001d\u0017\u00117Hm\u001fla\t\rypSY-aHv={_龃Z-x(oLu(LC;V+\u0016c΢ﮫq]C)\u0004ab\u00149R}A\u00077\u000f/\"FcHZa\u0016Uf,jҥ\u000e5iBMk;o!ݓ\u0006\u0002[Z\f\u0000{@\u0010$bPcn\u0003h#*Ҋ33\u0000JN\u000b*I\r\u0016HF\u0013ztRlNVDl'?=5O:,8$\u000f\u0018\u001b\u001e듎nY\u0004[,ꦐ^>YPĉgdS~\u000eliԽy:vٶ~~\u001bʢr\u001a\u000eƀ$&!h+B\u0001qw@r\u0017\u001d\r(VN\u0003y\u0011AZќ5]־ݷ).\u0006Nv1\b <3^\u0011\u0010N&\u001eE\\R1֒%%\u000bt\u0010N+`6A?5&A\u0000Fr\u001d\u0002\u0001R]pEOU ϥJ@\u0016\\qT\b\u0005\rT\r(O\u0000M\u001bN\bT\u0017Ofm\u0010\u001d6vfB&Xvc\fVoD\u0018<\u001ex9 v~i\rsk`\\\u001c$\u0017˹\u0018<\u0017rQ(Ty_FxaP\u0010a_\u001f|$[GYέW+ \u0010\u0012o\u000b\t-]\u000e#Z|np@j= H3\n$&Zׅl T.lbkf\u0000Ic\u0001\u0004pN0զ\u0012%Bi`}\u0005=gSW4&\u0013pT]4P/0:\u001c\"\u0003$=rN\rʏMD\u0017-\u0007ٵ\b?<\u0004\u0001(%!:yf\u0005\u0016K\f\u0007{Usm\t\u001c\u000fxVLYJ͵ֺ,PuM*?\u0002S\tp\u001frU\u0000ǘan*d\u0006YӤ\u0013Xs:&n\u0010$X5XUa5\u0002f=-Jq\b\u001dfg\u0015u4+\u00033E\u0016dž\u0003L\u001dZD袊qU6<Ҿ!6w:D6+\u0003T>$=A*U\u000e\u0010h\u00057q5czr\u0019*!Ϙ6\f(Ì##@\u001b\\Gn{\u0006{gJ8lV\f-&)3R[bGSnu\u0015\t4xŵ\n-R3؍\u0001\u001aJ\u001a\u0005\t+hgl\u0005ƨ»\u000f\u0013yʐV\u0000=\b\u0007:p5\u000bhfAe1$j6ā\\\u0002$DRL\u000fM^{gscs҈o<\u0005f`!׌\u001e;\u00045\u0012\t38H}!{\bɁD\u0016M1\u00000߀:`~\u001bq\u001ce,&5\u0010\u001cx{AJV1>\"\f\n\u001a\u0017eRi5\u000b-U=\u0018\u0000\b(KE4I\u0018h,,X\u0010S\u0017cCVX\u0007\fftOXSk8)Y?V0:)\u00148\u0011:Bƹ\r1\u0006\u000b\u0001\tmW%ʊM9\u001e\u0003ViO@\u001e\u0003\u0002\u0005)H\u000ff8\nR\"\\&\u0019Gۦ\u001a\\\u0003\u0002Yϙx{ާ]?hג\u001a&f*$\"gIY=Tm\u0018(\u0010\u0013C\u001c/=9qB\u0003\u001c`9j\u001d\u00168\u001a\n\u001e\u001d˃e\u001974\u0014{6\u0015J\f\u0006T( D#j3\u001b'*͒\u000fwi\u001bb3SXl\u0001VI\u000fs\u0013\u0016T\u0002e%t?>\u000bIJ\u001cvC\u0003u%l\rA,k\u0005\u0000YU\u001dOip\fT]1\u0014\u0014Y\u0006&z&cL\u0002W2!9.쫪TQ\u000e\u001ev-ą'xۀ6j\f7lI\u0003tjh13DqUFMJ^\u0010v!퉜pG\u0010?v<æeTm-~agJQV#qTx|i\u0016F>{1\u0010v3CR/\u0004_dG#Q\f`\u0019QI\u0001Մ\u0015*X\"ፋ0@tO:Oa/6^`NWG@\rv8\u0011ۼ\u001c\u001dz\u0019Uqiش=\u001bwc\u001dI%\u0001D\u001d\u001bМ\b\u0007km9\u000ev\u0015\n\u0003ssH򋇌?ڱ\u0002#r%X tj)o\u0010\u0005\u0007Pi\u0001CEd\u0018\u0013\u0004=hX\u0005!r\u0016诣\u0013s\u0003\u0013\rS\u0011\u0007Ho\f$qJtR9`I^\"\u001cd\u0007J\u000b5`!)FG.Ё\u0013\u0016/\u0014;ݭ\u0017\u000b\u0018eN[1na!?ZRyR7z\u000f+C\\26Y[t\u000e\f9Nha9b.\fGF\u001e\u001f\bo٠\u0017t\u0002ɀ\u001c:\u0014άS\u001dp\u000278z҄b\b:\u0017$Ո>kuf0\u0013/zk%OKG?l2f5r\f\u000f|]\u001d\u001dg\u0000\u0001\\l\u000b\u0010\"ȿJ9ҀZ\u001b\u0007U\u0016\u0001)OJk3!NDSԉ\u0012\u000bIb[\u001cnag0\u001dԌ]dH\u0004ΰd۩\u0005\u0012/6G=fk37\u0013#Q2Ï\u00023\u0017_f?G\u0010j\u0006„I3`(d|薋4rY\"8c25\u0017\u001c\n \u001d&\u0019B#\b\"֘\u0011+\u000fSA\u0019B\u000b\u000bM8k:BWhh)\t\u0014\b;jkv\"E\u0011ʹA\u001aU;[#\u001f8I1FG-\u001c\u00137|:\u0011\u001b \u001fq߰ם'\u001e\u001a\f[|@\u0014\riwh\u00170\u0001j/ҁ\u0004ZN-ucŹ+xSo\b+A(\u0002C`g1tG\n:/DT\u0005ئMi)\u0010q4\u0013E\u0010\u001azR`Ua[-\u0014DD\br]۶'y\u0002Qi\u0001$~\u0002H&$\"\u0019 \u001b.r3|Ϳ\tbNa@]\u0019\tƒH.\u001ag\rGHdˬT?]D\u000ee\u001a'C܈HYi\u0011\u00038Z,B,\u0013D\u0000$(\"q01dͱ(\feB\u0012K\u000bqZ+\u000b\u0010\u0010U\u000el\u001aGR}:\u001eFN\u001bM\u0011tĭ\u0000bvsUS;\u0013%h\rϿj@Www!i.\t\u0019\bR.InG_\u000emLOaH#h \u0016L\n\u00016bL\u0014\u0000)bJ.V2j7\u000f6\u0018J\b\u001cX\u001al8o\u0018Y\u0012\u0015-\tA@n+E\u0018U\u000bŒy?q\u0010{0*\u0000e6k$dF\u000e7)d$\u0010d\"ee\u0010\u001aG^\u0019Sc|CN:uĈ\u001bc\u001fɁ#jwJ&QІ_0y\u0015\u0003FR\u001bOAN4\u0005x5v2Ř.3IѾ\b\u0011zC\u000e\u001fpHL\"\u0000f\"\u0000(tfK U\u0000\u0004p{z6ro\u000f\"M\u0014Z>q\u001bԷM`\bXU*0jL\u0012Y-h˺\u001aM3(,S!\r.\u0006S\u0018i*ER)Ylc|ԋ.\u0001sO\u001emN\u001f4^\u001a]q{;!\u0010!('7,$K\r\t\u0002\u0012f\" f_\u0001\t\\,2]R+#f[w!3'&\u001e{ް/p\b\nKG2\ta6JI\u000e2S6\u0013Mse\u000f$iȦM0> )\u00061v;l\u0002493\u0006\u0015*\u001bί\u0010P!2Q\u0012 91tXѤ.\u0011lD }p+12C\u0006-}$6\n\u0000-Q/\u000b\foC\u001fC9ƚ\u0013Oտ\rNMG2Rr&0BKU\u0003\u001ayJ\u000f\u0007p{#6\u001ajĨ'c^\u0017\r\u0000PBWYe?\u0013|fڢ}7?#\u0011:\u00118zpBW\u0005#=T*C\u001cK\u000fX\u000f|=k\u0010\u0010RL\u0011eJex(d\u0003P)FZ\\6}f+8\r:m\rG\rڊ\u0017\"\u001cJZWh/'H9aITao\u0013q67ࠂ\u0000\u0001\u0016\bH\u0011\u001emoy\u0000۴h\u000b~\u001flęA\u0016\u0004mAxT9\u00114Bd\u001ec\u0011rES\u0004B\nc=‘e/a(uJjѨ3Q\u0007^^KvgfMyн1o!5c\u0017.eaKq}\bz#,Q\u0014U\bLj`\"\bpͬ|\u0001\u0015%3{1\u0018u}io7FD\u001bEb\u001b\u0015\u0002)r˦\u0002\u0007Vvx\fKQL!47~\u0017Qh㢞x\nm\nu=0?ɇj\u0001\u001bJ%\fm\u0011\u0002'e\u0017\u001f1\r~\u0000)_GZ:\u0007k\f\t+X.u@^k(n-p׶xAbx\u0018/I\u001fepn0\u001cB\u0003\u0017\u0010l0ɺ%ҡl!KUrH\"2(EΗʳPl\u0001\n\u000b(*X@@1\f\u00004>5ٓh\u0005 K̛M\u000bz\u0010hs$\u0014r>܍\tC\u000e\u0010\u0015\u001aw8)\u0004gT(\u001d V2\u0016?Z7A+/@N\u0007u+\u00068\u001eiѱ\u0015s\u0015Y_\u0013\u0016&i8?\u001dK\u0019\f(_cVq%2{*pc\u001a!#\u000b\u0004sU@_\u000bpwa\u001f|\u0012\u000e\"Ѐ\nC5TR\u0003\u0005CNj͈R\u0011[\u000b.\u001b\u0019¥\"Yd(5-s?f*Ca\u001f_LcEуwfl&\u0016Oi\u000f}\u0015a2\u001cq\u0010\u001bM\u000e\u0001[ʵU'{\u000f+\")ՙ\b[W/0L\u0007{\u0010\u0004\u0010ض]ƵG,>!R;\u00156\u0010P\t\r\u000e>,\u000b-Wg1ym\u0006W%&1\r\u0004ΤD\u0013C.\u00051\t\u0000\u0015T\n%2q\tQY9K\u001a\u0006yv\u0003{PoI\u0012\u00028a\u0005!-\u0006D3j/TY:\nդ)\u0015-lets\u000f\u0018\u0012Q,h\u0006{4@=bvx]BJ\fh\u0011VLv\u0014e}\nƩ]\u000e\u000bD@G95X\b=-$0@q](\"5\u000f\nhNj\u0001.f<\u001bpH+k7gH?Ѳy\u0012 Ud\u0012~4\u0006ڌ\u0004s%J\u001c\u001eOi\u0015)eH\\/컘G\u0006\u0010MorjLeIFb9v$tY[EX!g;}/4\u0004e>iA8ˏADŽm\b!*\u001b2q\u0000Ѳ\u0006HpL\u001e8iv$!\n\fLA\u0001c֌s֣4∙R\u001cZ\u0005QVYIM:Qߋ\fC\\+\nrPt\n-m@~aX۹\u000eD'\n^:[Q\u0002\u0007?]]O(s@%î\u0014[\u001ehXMǭ423MQ6|_:A@1\u0013U\u001ftͧ1x\u001cKm=8im%|gm'w/Dr\\P;\u0015|݅\u000bS\u0005\u0003+jl4xK^L̉4b\u001bL f\u0007V2$\u000e[چh\u0005լE1z\u001aigA\bKgn?\b\u000f\u0006\u0015Ʒ\"\u001c\u0011\u0006X56.y9[H\nڝ\u000b%vMl\u001a=\u0010\u0005\u0014x|PV8' \u000e2-))<|\u0013\u001d[\u0011\u0001\u0002p唲Wa\u000b=-}\u0007*Pg\u000e\u0005{^\"\u0001AgMESQRa\u000f\u0015RPf\u0007C\\38\u0001>eW\\bj\u0002*#,\u0019\b㿇m@LhCX8v\u0010E6\u0011ě4]5\u0010^x/T@_%U/Rg#\u0019}sߠkF>!Ao0\u0011uq\r\u001cO4fBC\"z\u000e\f%b ,\u001dHu\u001eB~\r;igEBʋ$P0([MA_bpiVG\u00000?\u001bɞIݨ\u000f\u0012շL\u0019&|ddFMYYuvҚ\u0012g\u0016\u001dBCK\u00037s{;:'A2LɔV(u\u0007myQ8j~KLA%ӡ\u0010\u0005x_1$(6hF\u0003\u0015\n\fmry[w-MDZtQ\u001f&(<\u0014.O$\u0006]x\u0006h_8ӆκ^\b^!QU\u0001\u0015oD\u000f\fϱ\u0004I\u0000\u001ep\u001a\u0017.Z\u0006j<5͡\\\u0011\u000236Y$3<\u001f\u001aWĪ\u0013\u00178O\u0004^:Ӂ\u0006^> ZN\u0017TJ\"U'V\u0016lmhՒ\u0004(`ch-NBUV0\n):3[0:\u001aO9:\u0012껦ʺ3X;YaY\u0018],>&e\t#\tI:Ǚ,O1'Ju7c*Tp\u0012@8O{IH\u0006*aDe|bl\tq\u0017=\u0014\u0002lR'O&\u000bZZH\u0001S\u0004\u0001a%.xH4\u001b…=/h\u0012B;fH\u0004\nZP\u0013\\CP݆YM1J[o\u0004EYM\u00146I LhU96\u001c<W\u0001lhT\u001d=$\u000baʳAūmo8~S_\t<6Y\t\u0012ї\u0014ڈ8\u001f\t\u0011z\u000b\u001a@{M^\u001ciMS o\u0003\u0015~x}\u0011-q\u000e`bɠ\bx.XMgw(V=4\r F0%\u0005g\\#'*1\u0013S8M(\"B\u00161\u0018e\n\u0013\u0019IqNj\u0018i(HN=\u0005\u0017Wž\u000e>\u0004缗Ssw)ȟ(>>sZ\u000bR\nt-,iLjIGߎeFg@)LO)nV\u001c^\nUcXYAQDysm\u001d䚯Tݼ\u0017s6I7\f\u000fYrz\n*:%.\u0010ㄋ\u0000\u001c'^q\u0002˦\u0011'Vɥl4+a(I\u0013\u000e\nR8dIsOQF8JQ́$o\tV\u0016F8\u0001(qo(w\"1:;OdMs&\u0003\u0002DihT8N)O\u001bI%Gsffg*4ٝ\u0010 TДI6\u0011IUJ)\u0019\u0013\u0012Ҭ,P\u000f7J\u0002?du8n35\u000eĩ0\u001e\u001c\u0002l\u001b7^\u001c\u001bM\"oI\u001f(^\u0013\u0007neiЅ9ݐ\rktEB袄\u0016Q\u0012:7I~\u001eDvb_rU\tϬRtr8i*LDb27,?\u0011ƛ\u001aH,V\n\n7I}Jڱ7}\bl'g\u000exS(H}E#,_\u001biP8\u0006Ԃ\u0006\u0005Zj\u000bI0M=2,\u0002KzE:d\u00192Dl*p\u0015ټɔ#dʢ\u0011v?-b\u001e\u0017\t!o7-I>/WX\"\u0015\tk`Q\u000e(ܾك\u00192Y\tI\"Z\"-}UN\u001f.M\u0000\u0010&'\u0004BMw]1\tQt>xZ\u0015\u001eFV+\u0005ZSvfӗ\\'\f3\u001e!.8l$\r\u00180'Jߍ\u0004HӠ\u0005\u001dc\u0002\u000f\u0007\t\u0005̆`t\u0001@N\b5yr:\u00030v\bvπ)ݼkCQ63\u0016&#\u0018Q4QeY|\u0006Ʒ;I2W[8\tt\u000b\r\r>QWALՙA/\rai[\u0017^q]\u0007V\b\\;^u}CmJһ\u0006؊A\u0015d@낓_d\u0012\n\u0017L?W9}|\u0014r3a/`\u0011(;.?xt\u0011i[4%Ġ\u0018y.ǟ\u0019\u0006\u0003bc\u0012%bu2#?Qe>(,0t5\u0005qa`\n,\u0016\u001a\u000b\u0019=\u0014zY{\u001aH\u000b$03l*=D0o\u001c,&\u001f\u000eQC\u001aidHk\u001e\fX\u001e\u0015Ĉu]>ιy1ԛSd\u0019#\n#$\u0013`s6/W\\ZmW\u0005L\u0018Fȓ\u001e)'\u0003XXrEHO'uBRra(\u000f\u0016E0Yt\u0003o:6wl%c8/n9F\u001cR^k(.A&0ٻf/a'IQU\u00176݌ ʇ0\u0015\n7l\u0019\bMmC\b\tL=D\u0003\u0016Dɞ5\u0012˗rϵch\u0004BQ-\u0014XBQ䢿\u0016p i\u000f%\u0018\u001e}Wl7\u0013NG\u0000-\u001fkS,6!*H\u0019o\u001dԮ@u&(1F\nLJ70p(>\u001a\u001cS\n\"=?Q\u001c,\u0007aF]\u0016\u0002ĉ4{h[KkQ{hxDZ\"Dq=%\u0014\u000ev\u0002=ٱߵ\\m/\u0005\u0012ŎFpBxQ@tC\u0012㇊\u0002-M9g:D!e\u0002E,\u001aTT-S\u0000\u0003m_!\u0000qQKS/lZ\u0007|p6\n\u00129_,ǀ(6P_N2a[7S؆+z\u0003\u0002myP\u001a96D\u0010si6\u0010D?a\u001b\u0011*Pp\f|\u0017/r:l[|P/,a\u001b\u0003B\u001b\u0011az\u0006(ɛx`MӖײ0VضDIjm\u001c\u0012\u001b\u0018\r\"1ADzW\u0006?d.6X3K\u0007,l3hٶcSsmP@Փ`\u0010aU|a[x\u0015XR\u0017Att\u001cZ l`F\u0013O6$pK\u001a&l3<)Q\u000b;mkSѩ68Z_j:a\u001bk\u0003$\u0013¶\f\u000eo\u000bے\u0000;M)\u00151{|A\u0019\u0002\u000bۺK\u0010߂z\u0011@i\u001b>l#\u0010?P%)E\u0011\u0012\u0010ے8ѯ\"{b۩\u0014\u0019=F`m%[4W\u0006\fm=b\u001bQXE,\nـ|mv3\u0015E\\P61Ԑ\u0001CĶ6B\u001b\u0001%Ŷ\u0000U*e\u001368\u0006w\b\u000b$cbltGmRGB\u000eA>\u0006\\lsSI0\n\u0016\f3%uA\u001dۘ.El\u0003\n`Ǎ\u0010ۮ\u000fև\u0013Qbۿ%*y0R%\u0002z0\\ں6Llo26V\"KТ-ͺՇ1ƶǫGZ\u0005EmFF>hl\u001bRQ'whl;&N\u0016\u0016`l\u0013!M[\u001bI\u0003c\u001b\u000evi]cۊ鶻\fn2-\u0019\u001eF2\u0005պ\u0004~2z\r~T2=6î>6\u0015&\r2I)\u0011詥rlj\u0003)\u001fKt1/0N\u001d\u0012\u00196\u0012\t6䂀mL_\u000f`5\u0013F~5%e\u000ec\u001b\u0015;'\u0003ntƶ\u0007R+AƶX\u0000AtGj\u0011Vgl#\tDGS\u000fCm(FW\u0013ň\u0016̡B\u0018)mlsl\u0019v^\u001d\tL\\\bmݍ\u000661is/vQGc\u001ej±(Eƶ>9\u0013Q^(\u0004B6\u001eI\u001f?c[6s\u001b=c\u001bMnoH\u0001\r$t\\js6э1\u001c9ёm6,\u0018ȶk~6/fz\u000bl+\"W\u0004L\\\u0019H9/s\"F/И1Y-nsx\tʽl{\u000e2$:T_R(!lX\u0003>d[IBBdSkAjd\u001b{+Aʸ\u0006W\u0011\u001cțWY;,Y9e\u001b,ME.+/$D۔mP4N0)e\u001b,\\ƃ/+}:QOV\u001a\u000eKc\u001bm\u001c9\u0017;S-t=s,\u001eʶ6/6ʶ\\l\u0006)e:8uGm\u0004\u0015J6\u0007n$IU(Im\u001dA5\u0015mq.Zmhcن\u001eۆ\u001c1\u0002*80wފ1\u0005mgb?>6nPGۗmC,+4jXE\u0005C;Yplc\u000f&\u0012\u0017\"٦F\u0015yt\u0002\u000b6Xo\u0015˶BO,\rf#[Ion\u0015\u0011m.@Iߎ6\u0000c?e\u001b:/\\.\u000fb\\%\u0006g˶\u0002;K3,\u000be[XU\u0010sō نJm\r-/T}\u0016CHxmHn8uB\u0000\u0003B\td[6:%\u001cwC\u0017\u0001<ȶp-TxRd\u001bO#9)d\u001b@)\u0013\u0016xDq|\u001c\u001f\u001b@\u0010\u0001C͑myV\u0002dh\u0006x ۞tt\u0007aB!:p\u0003\u001dkm\u0014\u0012SeJV@UO ]X:b'P\u001e{HWڨa\"oa@fAVQ'\\/%`\u0004bW\u001b\u00122ZCDnZȶ4S\u0000.\u001b%ȶ4C\u00026\u0015U~:%ن@\u0015vs نiCU\u0010Sm\u0006i\bJSS$&\u0012rgx?5e7'p,CB(<&LxUɩ1Y7QC3f\u0007Ye۪dj6Go\u0012>e\u001bfV\u0000?K\"F\u001ezv9(-7?\nU֓2U6\u001c\u001cP1ы`sl\u0003}RɣlW٦H%\u0017ꊇϢHKJ\u0011C\u0015pf@1\u001fnS9+\u0001ZD\t^x?ͶY˖\u0019QAK\u0002{\u000eG$LXh\u000eɲ][\u001e;D#lP҄v(\u00048F9\b䞀|\u0013\bwæ6Iک8\b\u0000^\u0006y`g('\r\u001f\u000ff\u0005\u0007f\u0011 aͷ7-*\u0016*:\u00194Ig\u0015\u001cr\u000f~lƘ\u0010H\u0015F\u0006y8\u0002JMD\u0006=O\u0004\u0014*d\u0019\u0002xmeBd&\u0017\rys\u0003X|g@Et\\úY@lDES\u0007:(\u00048!\u0007={}\u001cT\u001f\u0000O$)ȡH\n\u001dtPީ\u0012'\u001aNТsT\u0018?](S\u00032c헉\u0004}GF\u0000xBZ]>QJ5\r\u0001\u0016 #m$0Y51\u001f\u001b!>D\u00063Co-f?\u000f)-\nl\u0002'N>x2۲\"o\u001fm\n\f\u001aܖy\u000efm\u0007\u001a\u001fN\u0016:elk4y\u0017KTa\u0019\u0007%w[ٖlI\u001a\u0006ϐ\u001e#Fl\u0001\u000e\u0015ن\u0012ur\rgm\\xS+m4,6&=1LζU\u000e$p l\u0003\u001b\u0005\u00166ƒꢈEmJͺ8\t'lP0F5\u000b9ۀ$(IF6`\u001aZ\u0016~8h\u0012azܞmtEwt\u0005څ\u0003[ \u0015f2oBG\fжSԇ(\u0013\r7y]63x!^\u001a0Smϰ]\u0013䮮Qdg[`\\PdpMޡEiw!f$|8\u0018C%\b5\\F\u001cL1\u0013pqR\u0001\u0014HEb:\u0004+5h\"6T\u001dQamiM_)SXi@d͑h\u0001.\t\b5ۨMmmFbm2n\u001d*\u0014@}\u0006\u001eʢ\r\u0007lɁ啳mr.'8@%o~|lˡ\u0015A\u001ejl\u001b0\f\u001a\u000e6W%gSep,\".MȦ'Fζ\u00027B\u001a\bY8\u0018j#>K7Hls`J\u0010m\u001b5Ȏݵ\u0001\u000bR>6̵\u0016'\u000ev&\u0002\\&\u0012\u0005U0ѯm\u0012\u0010N\\8?\u001e4\u001eA@m'\u0017A\u00111qm<1j8\u0001Oe0ѣ36r\u0019S\u0010\u0004VCd\u0006ӵx\u0017\u001b>9!x9\rU\n\u0007.g1\u0012\u0017cE\f`N^\n+UbP_<Θ\u001c\u0003׶$\u0019-ʍ!-\"z5\u0018kڶ`\u0010\b4am58avXm[\u0011SQhpxՆ֫mJAS֚:)%j[16B#\u0010mm\f6\u001fYXѣ+0YL@y1|uwmܞ|aDL6[5W^]ۢ6lþqmt\u0010j\u001b4׶i\u0007u=\f\u000fBhSX\u0013\u000f翶\u001c7ғm[0\u0016I,5+\u001b̻k[>\u0000\u0004HɵiS5<,cF⼣\u0010UL)\u0018\ttۘqm\u0003\u001b;Y_\u0018\rV{mIMHTTvm\u0012gnL{qɵm5X-j%O\u001e\u0012_4tmpf4Q!s׶Z\u0006}'\u001f6$)aJ\u0011ʵm?Fw\u0014׶\u0006\u000fq-\u0011\u0016ɵ-\n\u0007öQ:fxm\u0001#*k\u001b\u0014#6Mڵm#ℤC\u0001mwOHvmDuN\u001f\u0004kh\u0007\u0006,'\u0003lh>\u0011F\nۖNMdlTZ$m$\u0015\u0011,\n_2Wrmr\u001e\u0001OIm\u00122\u0016.\\l\u001eA\u001f\u000fIE[srm\u0003>`Ē$\u0004=>ht\nk\u001bHoxF]5d\u001eYJ?\t׶׆0]\f#69)͵Ak \u0012\u0011\\'yy\u00126`x\u0000\u0011\u0001v\tWNsZ)\tb\u000b\u000ean\nd >׶Ww\u0018\u0012\u001ds0\u001ba\u001e\u0006ca-;1C}_\u0002A\u0015mdnSb6\u0011;XT:ȮmK\u001eqhmH%dzvD\u0010hm,gqo\rzagm6Ho\u0004%%j\u0001ms<\u0011\u0011j\u0005o\u000e\\%6;֔xmDaQ.l\u0011\u0005նVY\u0013\u001c\u0001\u0016+odsͨPr\u001d1/F.FgM髶.\u0018\u0019j\u001bda΄VDjLh_m\u0001\u0006\u0007;S\t\bkm\u0003p]=ֶd\u001d^\u001c%\u0002\u00046TV\u001bLֶP\u001e\u0018|G%\u000698Ūm>k*L\u00065\"UȎžTڦ\u001f\u0007$l#\u0002@m\u000b\u001c_}5EO,9SK*ms\u001e-\u0001ږ޹1 ԶÒ>k4*\r>xgV\"S:BA\u001fQ.K\u000ey\u0004\u0006\u0016ɷ\u0019C\u000e6%\u00072\u0005Q۞j9dPP e6g\u00029Si\f2Y%t .t;\u001a^ԶuѦ\u001d\u000b&6\nUoԇ݁ڣn( %\u0018Г\u0018\u001aԶGpΗq\u0011*EUM\u001f\"\u0000\u0015M\u0014\u0002P\u0004!M[:U\u0012L޺\"qj\u0018\u000e\fN۴ \u000f1L\u0004ΦIRCryo۬þ\u00192mA\u0002\u0018ml>zh[O-B5П!HѶ@gM9\"h\"ڶ/\u000b\u0010h[\u0018y%XNy\u0001j\u001f;bh_6RF\u0012WI\\BIx\u0004\t\u0005P\ni|0h֪UMCēpzVf\\U\u000feނRI\u0018\u000f\u001e9:kBed\u001aؖ\u00014\u0017\u0000I\u0000d\u0006\u0014\u00131N\nr\u0019\u0005\u0005љ)\u0015}g><×\\>b*{@CL\\]\u0007\u00178\u0012y\u0004t?)\f+\u000eYe(2kP0g2^\"svpJM\u0004aG\u0012\\Isc\u0017j\u0005\u0006fLg\u0013f{lC\bjV792.\u0002\u0002\u001c幐C(58o|*\u0012z+LˤX'\u0013EyV:\u0011Z\u0016zQBU\\(rLڠo\u000e\rn٥A(OfE\"[&\nY_\u000f֜E8k/\n\"\u0006\u0001e,%\ba,Jʢm\u000eHY8LS?cjɓ\u001dL»?\u0017bc([eW\u0003O(F\u001d>\u001f\u0003 JRPm9_-\\t{:uB'_q6xYrjypb:;6\u0011ѼZ\u0011T6JaǴ$q\u0016\u0001mt`a\u0004.OۨbG=m;~bb)2Lۀ\fOC\u0015j[4K\b4m\u0010|Ѕʠj[އ!~aV\u0010\rhmAݭmxcfX\u0007N\u0018u:icF('9\u0011Bkۀ\"\\₪\u0018e\u001b#3Seږ{ڷHkm g>m𖰶\rP\\nk[HMѭ혵$\u001eaY\u0000eV\f{\u0004ezY\u0014\u0014afږgqZEpX+&'>\fj+}:z1v_|S_.df\u0017`۷\u0011<%!l+\u000f\u000eF 6K$\\dmi\u001crHM_\u0015.74p\"q6[NLՔvKB\r_j(@\u0019\u001a:Nk\u000f:%a*%m^s6\u001c\u001cf-겶\t\u001bf\u001b1#l[\bwG\u0006\u000e'\r\u0013a2m\u0016n-!l[fN\fm+LwJL<ζAyғ\u000bvf۬p<0mLQ\u001aSڳm(RF&Zm%V(\u001dCm1d\u001f\u0019Q-d\u0019p\u0002Ӷ-Y\u0018C\u001c\u001fm6\năq\u0004d7{rۊqwgmC\u0019׶\u0017\u000e/7e\u0000\u0004=r*z\"\fE\u0000c'Կ\u001f\u0003C\"w\u0017$\fЩș!'8\rnٲ (\u000e(1\u0010W^\u0018Gր}\u00180A߷mH\u0012G'cL.oxٶVd\u0010𖬚mj\u0004#c6\u0002\u0007џ\u00009Nm\u0011N\u0006\tz|\u001b4+RʅX\u001e@j0L\rZ\u001b`\b6)R\r+\u0006i®T@S\n/BWK\u0006[ү}f\u00066\u0013iXkPさByS,B\u0002\u001f(\u0000\u001dl['p\u0001r'V9AL\n(u(:UTF8MaN}Ŀ_>u^.\u0017l\u0007Xf\u0006>>2V{\\\u0001z*nO]֓cLl̺YT\u0002텚(\u0000d8+)=\u0000\u00059X!ny\u0006\u0014wy|#Ӷ59\"n\u0006|_HҶF:\nHٶ`\fWh268\u0004\u000b%J\n5V\u0011RI\n'm9[\u000bvWq1m\t%,\nkcے!ʥA\u0003Nkmi\u000em{UK9|/!qm7j2YNk[JAw\t6\u0006|e4w\bڶ\u001ckxO16_\t\u001au`LεMU56z\u0001)h0\u000b>6^07\u000f~y\u000bʔmCD\u0019ĪR$eۨ;\u0010l*p6\u0000ue(\u0004VƯ\u001dmCx8[+۶K}5m)ZHu\u0016<\n\u0006\b\u001aض\u0015=@\u001bjmsJʹ\tOf2Z&o{mG1\u0010l[\u0017\u0015ɶU\u0011S9*lM{\u0013˶mKm|\fRc8q.H&ۆ\"t<\u0014eۨ\u0001\u0012l[kl\u0005)d\u0007fۀN8*/ֶy\u0018GI`Q\u001bb/\t.p\u0016\u0013Փ.\rIoP,wev\u0004\u001eHq\u0006X\bؐ¶m\f\u0004\"}E:Wl@_&\u0002*6\u001f9\u0012\u0001m[o;l,z޶N(ݶŝ\u0010CF{0BQ>\u001apE\u001e@Kn\u001b\u0014z!\u0004mh\u0013*H\fmF$@\u0000씐ŁC+ֽvk\u001b*J;)趡?\fw|Q\u0018 (ۆ\u001em;xy\u0000ȴQv}\u001c\u0004Jm\u00101\u0015/L!<х7Y\u0013\u001d԰E^\r8k\u001c'TK:HE*&-\u0014-ձx\u001e½G-~\u0004eМ\u000bY\u000fI\u0017_\u000e/HɶS~ڦN*2\b\u001em'\u001e!>U\\\u0016-8|&κjN3\u0014qXo$+ڧ׫P|r\u001c6\"Jb\u0018=`\u0006Cn7mR}-ۘ\u0007\t!4͠\f^@\u001d\u0002HdpnN07tXMdUʖ.\bvtMMa66tD,\rt?h\u0013s0,l.Jr\u0005%ҧbEl+lC~|\u0006\r`F\u0013\u000fA\u0005\u001b6c\u0013\u0003<\u0007.\u0014H1\u001f=R\u0002M6\u001a@[vLZk߬5c;etmE\u001bHtU<ޘL5>\u001a\r)\t76599\u0010B\f}|&a\b\u0002\u001eBz\u0013HPp\u001e?V(m/k[G\u0003Z\u0015\\6]m١6ްI\u001e(«Hh\f\u0007{lOZ(\u0012--!ڄ\u001fZ=cy\u000eDwX#Ơ7潁\b- \u0006W\u0016#aGq\u0000OHC\u0015 aŭea\b-\u0003zg(# X͈[ڬ lCl\u0010Yg\u0003 +!Pg\u001bAQZ\u0000ULC\u001b\u0014m\u0015+T\u000e&ɋ'\u001fiX\u0000\rQ)LM\u0019VbD1.&\n\by0{,f\u00172U>,LCf'rt\u00075_\u0004\bAPoO\tu\rt\u0017/-XJ^\u001e\u0017)\u0005\u00058\u0014;\"\u001ed8XaWL#[Gˑ=\u001f@8pwN\\\u0002&\u0003\n!\no\u0019Μ\u001a#>́ڙ#&)lW@1\u001bz&up{{K\u0004\u0007-!\u0000`y*\\pŤ*禥cp;\u0012ʐ8i3ks>)oeD.\u0003\u000fA^P$\u0001;..HDg\u001c`\u0007wOL->!\u000eP;E˧bnG\u0010\u001b\u00066.)s\u001cX\u0018{8\u0018nЂ~LWf\u0015W7\u0005:h0Z\u000eH\u000e\u0000S9\u0016\u00195F8~\u0013@0kbwVAػ5\u0014>gq%+\u0007IYp \\\u000ejIQ\\f\u0002\u0015p\t}'Y&ս\b/:e\u001eE_\f\u001d\\k@\u0001e\u0011\u0010}rھaoS)ni\r\n:\u0003o)4/F\u0003t\n\u001aR\u0003Xcm8V㱦@E2uf\u0010lWbg\u00066\rcD9\u000eN\u001aL\tJ\u0013qӣ\u00151izClM'hlb+D:MSY\u0017\bl0՟\u0007k6,`\u0002h)Dna@Tu\u000f\"zƭ۴#\u001arY:ReVeQ$a\n\u0015w&\t0\u0011~3_5\u000eVjՌܗ\rF\fuc\u0003\u0013Ad0\u001d68\u000bVQl\u0007CA?S6*)\u0003/j\u001e/&[đ+36CJ\u00029\u0003EC!\u0014=\u001cv1O.C_E¸1A+xr֌\u001c\n7&\u0013\re8\u001eR\tuU\u001aU\fDB|\u00129\u0000\t!\u0000bG7\u0016E\\g\u0017&EΤ\u001c\u001aҝ1\u0005cqBI+\u001fF2 `\u0017!%\u001ct\u0013ɐ3Py,MT։aWI\u0010)ʄᾼO9AJ謷8F5\u0003ɝ^\r\f#2GF>\u00126=ٵJ\u001387-0g<&M=Rdx_L\u0012ў197x8x|?TdOl;|d\u0003M8\u000b2%y\u001c8[\u0004\\_T5\u001aR\u001dt\u000eH,\u000e;O\u0003\b>4\\3\u0010v^5=.^\u0011o՚fuY!8!\u0017\u001c\u0019r\b[.*5\u0003\u0017\u0013R9]ZK+#QRR2\u0010E\u000er0`C2˄W\u0002+\u000eqҴr]%6\u00166)\\>\u001aiT!kϱ<@1'kC\u0007wcu\u0001BCZ~\u0010\u0002ԅb[N2Ej\u0011\u0017\u0014y\u0005\u000eHZQ\u0010B|ec#\u0014X\u0005~@4Xܞ!v_]\t\u0010q.4Lh\u001c\u0018B#40\u001c<\u001c%N=R\u0019O\u0015\u001aQ'4)l啶m5a\u001c\u0002f\u0014\u0014\u0011#\u000bK\u0015~}\u000fM̝ᥛ\u0005eGwV\u0012r(\t$Ѐ\u0017B3,[\"An\u0000xsx\u0006-ޏ$9s\u001e\n`qelZ\\voRK\u0010JD\n\f\tkjm\u0004ZG\ba\bТ_$\u000eQ\bF*|4ʼn\u0014\u0019\u0006\rvCr\u0013NOU\tǫNq$y)>\u001b\tq/_\u001aOܱ\u0001\t\n-\u0006Lvh\u001dU\u0012=|K9[^אqi\u0010csu\\\ft8HD\u0017R\u000e\bWzc\u0007'(J}4-\u0012\f:x:r%yk\u001c$b4R\u0002H\u0015↭ՆN^\u000f\u001a!$)\u001cWy\u0000f\\E[i\u0003*\u001d5!-4&b:FiY1\u000f\u0004H$1tQ6y\u0001r\"\u000e,\u000f:0d\"׈2UB#BNK\u0006\u0001˶~\u000fsMJ~\u0013\u001e(_$\u000egԫҞ4 \u000e\\O\u0003^v`9o$-A~\"'\u001e\u0006\nTcM]nŠT\u0017\u0000\u00192I\u000e0,\u0005I~\u0003\u0015]IRi]\u0014<\u0019\u0000IX0scOoR`d$\u001cL\u0002\u0013-ؚ;@\u0006T]F\u001d\rbͻunsN8.Љ\u001bu`\u0010>vr\u0017(\u0004\u0019]Ng䇥\u0007n\u0004hbc\u001ar\rCML}>\u0001&{\b\tD\u001b5%\u0003G_\u001bB\u000eΛO\u0007\u00033\u0000\u000bzR,'7FV\u0013B}r@I\u001eR=\u0000D\t\u0019YTpUtPo@iby?Et\f\u0019z\u0011\u0012^2\u00063\u000f$\u0005\u0006\u0004̀zr61> *ufv@\u0015Or-/~AY5PS=EHs\u0010Ҋ7A\u00193``ƚU\u0002O.\u0010Ĕ\u0007`E\u000b\u0006\u0016\u0010;ץm%yE\tdl&\u000fIX+\u0007d]ɘp\t\nD?f%.\u0010\u0017B\u0014td\r!\t\n$X>\u000fH\bWq9_aA\u0018\u0013\u0018%٫pNX33I”O)\u0010#“9za\u000f\u001fh)dt\u0018\t\nK}'s-\u001d^T\f\u0015xY\u0001T_\u000f2\bl{X \u0015\u0004T쥵6tv\u000bjwY\u0014E\t.S\u000b\u00103K\u0012&\u0004\u001e<|`t\u001b\u0010c[;YZp\u0005\nYΥ݆q\r\u0010.0k#)>\u001f\u0010-J(+aA61\u0011x(>C\ra*TvC\u001c7U4vV\u001c$@͋\u0019\u0007Q\u0012|\f7z\u0014|\u0012p\u000b8d!\t\u0014gS \u0002œU\\2\u0018WGI_'wG3#}j\fۺ;r,\tK\u0017l)\u0015fA4\u000e\ri&\bC-h\u001aV\u0014\u0003suHw+Ύ\u0000\u0006@,\"U\u001az|v5}p\\t&\f\u0015aW\bP!h\u0007<&T3F\u0011\u001a6Vb׋\u001d\u0014\u0018-\u0013JɅs\b-!r蕔&\u0019DO\u0005\r\u0019Й--\u0006\rj\u0012!\u001c\u0017\n5\u0007?\u0007l\u0014Ň\u001ba\u0015o{\u00063ݷD\u0002%\u0004z\n\f\u0006Ta]ȇ]f2tSqЂٻ\u001f|DN0V4дFPp\rC^*rți\u001e\u0019U@͚0[fP'W\u000b\u001aKd#u:\f^_ɪ\fTׯ@e\u0003}Oʧ`\u0019a\u0002)$c8!\u0005\f5\u0004d\u001e)^GVW5]BwK\u0005e^\u0002`C'\u000e>#\b%P_fr#_yn\u001e:\u001cE\u0004>fUH\f`ٟ1#SP\u0016q;FU\u0010[zG\u0007:印,YB\u00058&\"\u0005\tÌBxo\u0006\u001eD5'\u000f\u0012'C/*vb0T胑D4<_\u0000\u001aoӅkW\u000be\u0018!0P\u0019\"aEb$*@@\b~\u0000)T9iޗ2HCN=P6*䟻57\u0007ī(\u000e8#\u001bO]a17\u0006\u0000(Lxq\u001fmGMr\u001f4,;j!,\u0012\u00107&>P\r\u001b\u0005\u0003\u000e@58\u001e\\[)M\u001fվI.l\"\u000b\u0013\u0019UNB$1\u0011gR+o\u001d\rё됋Y)ˏ8\u0016{\u00108,]\u0000\u0003./f?\bMi`xuG{W1\u000bQ܁\u00056elIe6=0#D \u0001\u001fv\u0015p\n=O+.+]Hbt\u0005-\"Ŷ\u000f\u001f+jȉl$Q\u001c\u0007J\r|Xkn\b`R3€[ \u0015\u0018k\u000b&Z\u0010v#0\u0018/\u0006.OrOh8\u000b\b*\n\u0017KVgB\u0015\\\u0001\u001cY*v?@\t_\u0014q,S\b\u0018<.W\r\u0004X`\u0011f2gBA\u0001&\r@\b\u0006\u001cV~E?\"\u001fϛ:*;ZC\u0003J~2\f\\Qdɥ\u0006\u000b{\u001c\u0014|p\u00015gӣc\u001e\"RϧS\u0007pn~\u000em \u0010jm}>d6ӧ>ذ\f\"p\u001fq\u0000\u001d\u0004B\u000b\u0016(Ecn\u001a\u0017K[\u0001**\\\u0019+\u0001\u0004Yys㞸%\u00058Gi2[xL4g\u000b\u0017u\u0003\u0013Y8\u00054$p2Q_A~\u0013$ \u00163z7<Ŗh\u0019,Ǒ\u0015$2%UIvP\u0005\u0014\u0000]\u001fh@̠U\u0016r\u0016$HP\u000fˀuX?\u0003+߼\u000461\u0014p\u001eMF\u0010nj<'1\n\u0013@M.pѡ\u001c\u0019\u000b\u0007Mh)H\u00105*ցa(\rRJ\u000bCaDX`VkR,\u0013Rŷ\u001doLH\nR_c9\u0014\u0013:zWf\tP{s0\u001b}\u001c\u0001US\u0017\u00120~+Ҝ>j!k\u00075`\u0018p,R}۪J]\\\u0002\rP`\u0013[ƙ\u0017wZ\u001e\f\u00036\rǔј12'V \u0001GJ$v6n(᳠5A\rdM;6\u001a+P\u0011\u001e}\u0002\u0018;s\u0010V\u0000F?Jb\u0007Z@q`\t\u0014\u001b~M\u0016{\u0017.aDYPj\u0005f`v߱Vܫ@Al*Y\u0004]Q:__\u000b\u0014\u0002\u0010\n\u0000.Nxз\u0006\u0016\u0018\u0014dF\n\u0017ZN8\u0019\u0017xCao\\!Zfe`\u0003t\u0018\u0003\\LQ\u0014\u0019O\t \u0005\u00174L@(cI\u0002*\b\f5\u0000trjvh{=7e l`7p\u0012Ā:\u001ehek\u0015/\u0013ʞs4}\bM*9JF\u000f\u0005\r\u001bh\n7#\u0005.\u0011j=\"Y7\u0000\u0005+׫\u000bp$Svj$\f)\u0002Z+^+D\u000f\u00022\u0012\u0010v+Цfq\u001c(\u0012==<\\-Q:\u001cv\u0006\u0016e?L\u001fk=\u00194A\u0018őT6@\u0007U\u001aŧN\u00062tM\u0002\u0018\u0017̙\u0001D3+Z駩uǂ=5gb_9t^\u00110\u001deIO\u0016jD\u0010\u0001\b\u001b]EjD9\u0017LAZk\u0016z /46\nf0/K\u0016d.@\"Q\t\u0018x\u001d>`Qd\u0000\u0004ȄH\"\u0010`\u000f\u00013g7G럜\u0013\u0010b]YNeyphM7Ţȷ2\u0019C\u0012\u000fTẎ\b^ሄ\\F\u001d=\u0000q~|ݬ\u001aFs\r~\u00049+C\u0003'y%`2DJdUpJ\u0000e)%\u000fk7S\u0016~::-SA\u0017dxoY8ݢ֝'yGg\u0019\u001c\tLf nYckO\u000bu릸f\u001eђ|Y\u0007\u001e6ljUZ5Sw@1SƤ-hutȢǺ\u001a|\u001d`H^/VR철`ګA#ehF\u000f\\q\u0004\u000b\u0006_j0\u0014|e$WԲ\n\u001d\"\"ZH\r\u0002TuoAr伷X^Dս:g(f2\u0005RC=P%v̱\u001b\"vdҀ3ql\u0003DZb\u0010-|>GKc\u0007\\b㶪\u00186F\u00026*37\u0001\u0012+dfgW\u0000i\u0013K\u001eK\u0010\u001e\u0002(zѸ\u0007\u0002ZHL\u0006W\u0018e\t\u0019}\u001e\u000e׬x\u000b\u0015\u0015wEΖ`\u000f\u0005Y\u0002\u0010\u001c=T\u000fאP\u000fha\u0017gA\u0004鯊`@Ec0.[]p7\u0019?\u0013ʱ\u0002K;RP\u0003K!\u001ahHoOG6mT\u0004Ͱ\u000eG$JtL\u0005,&Tm\r\u001e!C+\u001fW0bP)-T\u0018\tz8g\r\u0005\r&ڐ\u001eM\u0017\u0005d\bm\u0003H̶ h`j􄇷K\b賠@X|]>\u0007\u000b2ǚ —_чm\u0006\u0007o\u0006d?>F\u0014@\"1z!FfbutYU,S3\u001b\u0010il\t#'\u0001''`Z2tyKQLS\u0004˭\u0015{ɸ\u001d\u0007mZ.\n\u0010\b\t#])\u001b}/SCڤ{$b!hܓ\u000f?q\u0017՗\u0014!\u0004+\u0006\u0002A2\u0017\u0019/\u0019\"0@rHH\u001c*\u0003#\u001e\u0003,@ĩ\u001eR4vb!XTv\u0016\u000fSc]\u000f|\u001ct1aJ\u000fc2+n\u00166X\u001cיٳ\t—[3\u0007G\" <9u\u0005Xo܊\u001e\u0010y\\@\u0005Mmo;P9j\u000e-KA{\f%\n.>,r:TРye\u000e#P\u0004\u0016\u0015\u001c\u0019?^H\bz弘\u0010#\n'C6:k\u001b<\u0000K<2:4%Bƣvp\u001a 1\u001c+>{\"}P}C6 x؁L!p\"z.\u00176#_~\u0001rG-h0j\u0017\u0004\t+\u001eudv\u0000\fq;\u0007:S[5|\u0002]d\u000f1\u000e}U!Ԁ@\nK~򮢸\fhCK\u0013\tҊ#^$\u0005H\u001ciݰj\u0017IG5e\tJ4\u0000=\u0002LC6\u0007\u001cZ*V8@Ғ!R\u0014\u0000*//yky\f3\u000e_y;\u001d0La\u0012\u001b'|\u0003R3\u0012\u00035\u0002\u001d<)$6\u0018!G~7\u001dez9.7\u0017޴S&!\u0016Tlr\u0001\u0003\u0003p\u0003\\m9q\u0005m8\u0019N#6\u001bmpI\f\u0007SrF<\u001d1th;+K\u0019QR%,G]jN\r\u001aÁ\u001bgx45j܌ $c\u0012.;\u000517r6+Rן\u000fb(T7\u0017\u0005icC˜)\bPK\u001a\"\u000b\"?GC9\bOAȈYqlE\u001dFND\u0019tAH\u0014̣N75\u0014DQ(e\u001evBhW'\u001d1\u001bjס3[ n\u0012+\u0019\t^S#d\u000e3\u001c\u000eCwGG\u00129\u000fR\u0013\u0004IB&o_(3\b\u0016hr\u000f_rc\u000f1u%E;x4:ra\u0007\f\rendstream\rendobj\r23 0 obj\r<>stream\r\n H)Duv#\u0012/!\u000bu’C݂`LtL7\u0018-\u001b\u001a\"3Jf\u000b\u0007?<;‘\u000bب~\u0010\u000e-A k+jy\u001av4\u0005qaD\u0013-!:@ڌW/\u001bm׭K|DEF5V.Glf$\r]>\u001eںˍ\u0012z\u0014=(\u001aNݐ\u0017o8Ў#WaXr%Hjp(\n\u000b\u0003l8d(x2 U\u0015)tĊD(WG)Y\bK\u0018˪DL5LH$ugbU,C'Sc\u0010d)\u000ej\u001d},kάת\u0019 !\u0014{\u0010Nl4}5,\u00187ĥa&=hy\u001c)Ԝm1\u001b\u000f\u001b旍*nXة;S$#\u0005̱CzCJ*\u0015Ku+\u0019Ku۾7C<9;G\u0015\u0007b\nb=g\u001a:1\u001b3\u000ew\u0018\u000e%D\u0018Rn\u001f\u001b\u000eǒ|:\u0005Ǒ!\u0001Á\"\u001453n8~:DYI\u001e\u0002\u00001\u0006\u000b\f\u0002l`\u000e(\u0001\f\f\u0007b\u0002\u0006\u0013\"\u0000aœ2\u0003:\u001aN-PY&x`\u0000!\u0013<0\u0013<` \u0002\t\u001e0@p\u001d\u0019 XƔm;;\u0003\u0002\f\u0010d~7@\u0001a\t\u0011\u0019|dX\u0010e2&Va@\u0000\u0006\t\u0011@!\u001c`!C' :л񨉉\u001eFwR\u0005\tDmC`d\u001b58.3!\u0016\u0017Dћ]2X5j\u0001\u0015\u0000!\u0019D İAم1\f\u001bD\u0010TLTD嘉Y(ua:{5d*ޏ64Q㓫\r8fN&5%\u0016RJ\u001a'$SisT(7;8գf*6!;\u000e\u0013m^Ě\u001b@EMe\u000ee\u0014sf+\";Y>lgkw7gW8g#\u000e:o\u001aE'q}T\u0015)-\u001b5n0YRMZۦJ&T3áb\u001bYhx~4\u001f\u001fW%%(oN<2}VYWd6YE|Iϛs#er͕,6c,\u0012\u0019!Uaf6;zT\u00102?>QX\u0000\r$\\p\t\u0011\u0012B\u0004\r\"<\u0000\u0002\b$d\u0010!\u0003\u0012\n\u0016@\u0000\t\u0017P0!\u0019WX\u000e&D\u0002\u0011:\u0005\u0011*ࠂ\t\n`\u0002\u0006 l\tOLB\u0002έ\u0003\u0016\u001c0\u0000\u0003\f\u001e\f@P*\u0004\u000e&H`q6蠂\u000bD\t\u0015\\`B\u0007\u0018D\u00029\u0000\u0002\t\u0019t`\u0002\u001aH\u0001\u0006\u0010 @\u0005\u0014LAB\u0004 \b\u0017\b\u001b\u0000\u0000,֞ͽ\u0007wڍ\u000b\u001b\u001c-%&J\u0019\u0011QF\u0001\u0003\u00010B\u0007C\u0004\u000f\u001e\u0004@\u0004\u0000\u00180\u001cFXƯu\u0014\u001abǥ=[\u0015-3'td\u001aa\u0017t\"a{\u0011{e*SdT\u0010w\u0015\u001cɍJX{eF y\fl3.#v/?sb2\u001e{nXw\u001c2\nr\u001cO\u0011m8xLh\u001c+x'GE\u000b\u000eTn8\u001b-Տ~FTݩ\u001ax|z~\u0004\u0011U\b[蝑Pq\u0016Vĺ̶C\u001aeq\u001bo\u001feA\"բw,j\u0019R\u000ep\u00100\u0012ʻm;l#\u00134X\u0014d\u001f[yؔir=jE\u001cː$t4\u0011ʰ\nͤ\u0013]\"FƿӬ&!]A\u0018X#wBw\u001cbxEV_n\u0019Pl+NVN\u0016:tDFE|\u001fU1fdPALV\u00122;~:\u0010=XiZ\u0014\f\u0007Qñ3 ?!\u001672m\u0012y\u001dAP\u001cܱ(;\u001f*;\t\"~e\u001495ѻ4(x5\u0016Ghl8\bוD9\u0005aRvYS,CѸ\u0007Q&\u001b\u001f+\u00193,X<\\\\:\u000b4\u001cbXȎV###4c\u0012gV\u00146?\u0016\ficTA6\u001bE~GeR\fϼxfEɪ\u0017\r\u0019R!C\u0019R5C_e\u0012Tm&,/pH[pPΎ>rTD7ǖ\u0012\"\rlm#6fDB91c[2o{%A\u0017#6T\u000enT_\u0014a\u0017j8\u000eg{45aдIe%{;Ɖ&82\u0019\u0007B\u001ewaG\u001bҊ<^gGnc|xlZ~xA+)\u001e)MfUmڡ\nϹ\"\u001fɕ5â18!y\u0015\r\u0007q4%kHY}lƒ/UNVyu\u0014BV'wXuV#GoD\u001b\u0012w3,sж>U~O9\fi!=xE۴raE\u001e\u0019:19\u001a^yDފ{o[\u0015}VVfHӘ3gJ24U˜F4Ȇ\u0010Ɉ U20ܫR3ʭ\u0012\"~IY!Iq\\_jk\u001d\u0016c}Wf\u0016{7;a{yjEee\" \u0013JTF;a5)[\u000fX,ۿ<>ͪEmAtTe@\u001dz\u001cgTyƪ9&f7;XT(c54:6dxhda\bv\u001aơ̌BWkATAJ~d\u0012\u001b\u000e2ⲱ\u001dFeޮ\u0012ְRZ=]\u0011\u001cⰇ7\u001f۬<|\u001b#\u001cS/2li\u0013=S\u0011\u0012+_N8bd+1J ˘Jk=e\u0012\rX\\b~ӚMe]\u0019;\u001f2f<\u000b)b+GWFXwrԻMn\t\u0018My*d\u001b1\u0011kD#qiKҿ*ri\u0011o)Snv3n~6{zew^\u0015|;\u001a\u001aWUjQݮ'Dd\rUY-Ы\u001e#U\u001eӜ<'\nR\u0019#AH>5ZW\u0017zhڱ\u0018m6N{;[\u0017٬.f\u0010Y\tّ&mH:\bil&T:.sfFM\u0014!\\fi\\cDNSUs\ty!KMltҳ\"ՑWJj:rMV~٦~W&^~râRI\u001eә\tɈ|\tռTy7}b~k]DfjVוU;ST\"JG\u001fcg\u001b?Fóx#\u001aOؑcm'4|R3f]fuW*r)3өr6tFCU>)\fI:CtV6%:m8zՔS\u000bd-\u001f^3TVtZZ(f,zͬ> ٵwsJn\u0016XdAN\"\u0001\u0000\u0000\nc\u0011\u0000\u0000\u0018P\u0010\u000f H8vv\u0000\u0014\u0001n$@.p@DX\u0010\u0000\u0000\u0000\u0000\u0000 \u0002 \u0018L\u0013$W\u0004\u00020MH\u0010ewLQ\u0002q\u000b]\u001b\u0004vʬ\u0000%F\u001eF|]\u0002fg̥n\bP+~ٳ5%;ZnO'mJ\u001bO\\\u0013dfoJ\"鲴\tSiC;QL\u0012>q\"\u0016ڤ9XDΚka\u000emnW\u000e6X\n:*S/\u0003L(\u001dPej\u0010̠D\u0003\u00032)5Qys\u001cKBٔ~訬\u000e;;tQ\u001d\u0016ƗZg\u0019ڟ\u001aO=\u0019\u0005fkWt=\\wha5I\u0007K(\u0002f2Kmgꗿj+ŌC3Oʔ\u0017\u0000\u000f)k'䝅\u0013GFb\u0011g\f2\u001dl$FtL\u000bY\u001ac\u000f_\u0015>\u0001\bZ)5\u000eT:pC\u000b\u0016~ESa_\r\u0018Ku-p2-\u0019b[ܰG0\u000f\u001c\u001e\u001dβhy$Lnw]??th^\u0007C\u0006vr\np<:\u0019StQ\u0013$\u0006_KJ'B]\u001co9\u0012D\u0001X]ԇ5\u00013wbJjNkl5nY)1\u0018X\u00039u!\u001eD^'R\u001aEanX_\u0005G \u000bʱ\u0017>ۛ\u001cwgmrs\u0013M\b`\u0007T\u000f9Ov9EWl^!\u00134I֊ъ\u0015w!\u0019\u0003\"O\u001cyA\u0000U\u0004nE\u0012ɏN\u0002\u000ey\u001ccL\u001f'\u0010?o\u0002`^p\u001a$;\u001dᤛ\u0002,t^\u0013Cy}2\u001e{H&aH)8\u001cL@VTD+^iʧئj=.މ%FHor>\t*/\u0018\u0010\u00128\"{Mj\u0017^\u001e}\u0019(C\u001dv&\u001eۋ^S&B\u001b=?(\t>\n$\fexyZ\u0003s/{\u000fd\u0016\t?Vli}\u0015݌y\u0010ql/\u001d\u0015/`zJ\"-Ffب\u0017w|\bnlw_\u000ex\u000e\f'5%0$j\u0015'\u0004YKEPa]\f\u0003Ff5Mgjf ړ\u0005\u0003~v@|Htu\u001b$hTZY!*OdPHvhSELk(\u0013\u0010\u0000Sٝ[\u0006_\u00032}KA9\u001c4hZ\u000eg.k&Ӣ\u0004(m\nuu?W}q ik`u-\u001aN﫚.\u0016/+#Kq9NHڥH\u000b}xV\u0003,|\u0019\u0001߷\u0011N\u0014\u0011Ȑaj\by/>U\n\u0011Q99!\u0011rY\u0018\u00129Ӧvn()U2w\r2gReMe\f|\tl/{Eo\u00113yP\u001c\u0018q\u0018z\u0003mG\b[\u00045k\u0015\u0007CsL\\\nҩ\u0012Hx\u0012\u0013|~\u0014<00\u0005\u0019nqfU(f\\%Ԑ@3?r%\u001a$k4McC {.\u0002\u001f8c]mhL?&T&x\f(\u0002~\u0012+$U'<\u0016p˗N\u00167\u0006>fOՀQz\u0013ѓ#b͏A\"\u001f,:M`/\u0004I\u0013\u001cx;W\u0001TS\u001beEeeՓ)H/ző o5œWh\u001b`\u00006%8\u0010}Eӫ\u0006tmmx\u0002U\fT\u0007'\u0007`Nw2 %\u0000NVz\u0007!9TW\f;N-]QU&_\u0001 {\u0003{s\u0014SF9P:p;\b'`W\u001a`\u00008\u001c(YP\u0000`rΥ\u0004\u0012$Gv-yt3x\u0011wvD9\u001d\\+G\u001dg܈|<\u0010.M;%;CA\u0004;,\u0017\u0002DV`(\u0003\u001e\u0007+\u0017r\u0013e\f]%jЄ*i\u0015!\u0013\\r\u0006Ճ\u0000ڻ)ȚrY8݃:{Sq\u0015#™s'pEP\b\f4\u0010VuUٱ0\u001chWwyX=NN'Q-\u0013\fw I\u0014:=Jvmyp\u0000zqч\u0005Ƣ0\u001ba,7\u0016\tDE6Yk0g,6\u0016zboDp\u00024\u0016\u0014z\u0011 \u001ap΃cA\b#T\u0005ǢʴIt,\u001epñh;z,/v,:B\u0016=Wi+=E#\u0001\u0013d,D\u000b!Ȣ'T\u0010#\u000bҒE*%E\u001aJ\u00164\u0018Y\u0005\u001dnAF\u0018YJ0br\b\u001e:\"Yt?,Ҡ\b,Y\"G0E\u001b]W\u0012Y%Yhb`'d,L\u0016R\r|$Ϡ+!Y8O\u0016\"v\u0018,D]\u000b#\bIhxXi#\u000b$\u000bR^H,K\u0016P\u000b,nU\"Yv˞,\n,ru> \u000f!_Ȃ[d\u0011\u000bX\u0013Y\u000e2C\u0016,`\u0015beȂ-Pm,d\u000b#\u000bX=b3ȷe\nT$:\u001aC|F\u0016\u0005ӡB`b~,b@\u0016\u001cAZѓd\u0011x/G\u0016o@p\u0017ɂ\\΄?#\u000b>d2\u0005S+\u0017Y1.Yn1\u00053p\nM6fA]\u00160Y^\u0012pY}Yt˂G_\"D,6c\u0016YeэYĶ(\fhc]\u0016l1ˢ9fQL.\u000ba.c\u0016\r|Y,\"ˢ\u0006f\u0011\rfeAjYYp,\u0012ʢZ\u0016z\u0013[$W\u0016ME\u0011\u0011]V\u0016]eʂ)U\u0002\u001e¿eQS,$[\u0016\tleq²0;]T\u0016-\u000bYYY\u0016\u000fGe\u0001ٲH0\u00132.5VeQ\u0012\fU1,eGʢs/5:YD,@hM\u0016[Eјd'\u0011YɢBP\u0006,<'N S۸@&jce\"}K\u0016.'\u0014&Mdh!BE4ʢ\u0007Ҝ,L(\u000be[E[)zd\u0015FE1W{iHAY D\u0015\u0014p\u001ae\u001b34Yp\u0004ʂF5Y@h]6e\u0016\u0013vN\u0016)\u000b+\f07YlD\"e,,k,_'7&\u0012\"~'L@gs8\u001e;'S.ZR&J_5'a8s!\u001e:bÓ\u0019_-\u0003\u001d\u000bF@\u0013Bޓ\"\u001co\u0013\u0017n~9f\u0003\u0015\bDݵ\u001c%&\u0006\u0011\u0001,|\u0006n\u0000ͦBy\u001bcOcV\u0005<_\u00103\u00001&iYVF\u0015(@U[[H|բt\u0018f\u0010P5\rx[gҾP߅\u0006Q5\u000b\b\u0001%\u0015\u000b!FKUEGk=u]zV\u001cf9\u0003Z\t;4?Q\u0016>vhlIB\u0006T\u0006*U{\u0000\u0000\ffw/D\u001cj.W@|=\u0004\u000fҼe꣌t\u00057f\u001ci\u0016K\u0010Ǫs\"<\u00151HJ=};BH}3{W\u001b:/Fpeh\u001cy4v@)\ta\u0019r3-l\tҭ\u0003d.\u0000i\u0000{Ku\u0019\u0002:\u000b̽X\" E4/9hI:T?\u0001\t=V\u0004v1\u0006bE\u0006\u000e-_J\\\u000e'\brLW\b\n\u0015e\u0007\"d\n_[ᲁ\u0016r\bj#Qp:\u0005_frԆ)(}V\bc@\u0017Qt\u0002WYYs>\u0007lzZa=nA*\n\b\u0019sOD1sܔ\u001a|6\u0015wg)q\u0000:j`\"S\u0018xrv?a\nB\u001fN\u001bX=a\u001cD|6ZI΀Ip?e\u0004\u00155Ey\u001dŽ/?\u0004dP\u001a\u0015P٣2\u00189TL=;Cl'/utz/\u001bcG0H'\\\u0003\u0012L$\u001aF91\bB\u0019>Ɇ^\u0016\u000b@ۀPq͓\u0011i»\n#vF8fNֳxۄ\u0013hq8ly=\u0013q\t0pm\u0005)ַ@#Np2\u001c3\u001eYVZ\u000f!Qʜ!Yz,Lxڨgg\u0007CY\u0000y`}\u0014hϼ\u001dP&IW|ٰ\u001d*X\u001f6@pNki\u001a5Wfє\u0019``)$3]\u0019NW@p1(ٓE\u0003S\u0004\u0002F9G*E4pa-6`?Epw\u0017\u0012>v.4U]%\u0017w0;VDD\u0007\u0002(֩9_N]e.Z\u00114|Y݃;2\u0007\u001d>t>\t(jmPF\u001b\u0015\\0t\u0000t'mLXzQJ˔:\u00007\u001a-,\u001dA\u0015I=6bA\u001cZ\u0005җ\u0017G\u0000ۍgҀn.Z锸\u0016jW\u000f[tdz?\u0003k{g7γ\u0007͙B3)NB\u001fњ9]Nwu왥,8nr\u001ck/B_e-\"(0ݦ!U֝\u0010Q3>yYCS3k(\u0016fcbzM\u0014\u000e\u0013eU\u00013\u000fːҫ&\f$K/bc\u0013\u0002KBT+{\u0010;ӵr3N=X&I 4'\u0016W\u0017\u001b>S'<\u001bB&=%b^ˉz\u001bD%:̅\u001e̴b<9\u001f\u0000s\b\r6.`b)\n5JmH1\u0018F\u0012Q\\\u0005\u000edpVjY.\u001bP\u0014XAؼ\u000e\u001a)\u001a4X\u0007r]_2؏͙\u0005QV/\n\u001d\u001cM`QU\u0013lA\n(ۡA5utcy,)\b`o94#xV[\u0005z:!};4_DMqU*]}=N!\rQV\u0001\f&uPkp3E\u0012\u0011כ\u0015e񹎒s=_\u000bEߏ]\u0007ukz4sֽKI\u0004QZ\u001c\n;\u0014c~~ձ\u0007xPqJ2Fx\u001dP}qj&gY6]ɬrۉ\u000bB\u0001,o~XW\u001d\u0003L}}\u0013$L̲cw(p\u001bvx= FΖY)Ԫ}7SoѠxO_\u0011J)\u001a6\u0006\u001f\u0014g\u0000\u001aZ\u0010;ԄtV\u0018\u0019?\u001enn[|3\u00180FvPvo'<6\u001foDyawxðz\u000es\u001e\tJڀtdZvXpi/?n\u0006\u001d\u0013\u00176I&5|8/,0$ ʥ\b\\R=^xԀ/AÈljHtys)\fN\t;\f9FinT讽\u0010!Fb]%Ŭ\u0007z &KOaVҨ7`RNed\u000e\u0014\u000bs\u0014EP\u00182U\u0010\t15\u000f\u0017M~M\u0014YDM\" N\r&5L\u0000Y8`0?\f!w\u001b.\u0010\u000f\u0007]S..L[\u0012(|}\\|@xubD㺓\u000bnh>1\u001bp\u001aEH\u0018\u00147ӘO\\b63U6l:\u0013aE\f,3#+t4\u0016\u0018*ٹB\u001eKys}ELA;}\u0002\u0006C>ˢ\u0012#dWm\u001eVûYbH[H\u0006\u0017\bp}C\u000bΒ*::Gz\u0019/u#k:Al{\u0019^GF)AD\u001c\u0013<$&=_\u0006>>U\b\u0012\u001fw_\\\u0000N!+3$61YsK<\u001e>Rᗳq1\u0011i/{\u0006v-\"|lN\tKB015_-aثxW-@wEBZ\u001a\r{\\JbKj\u0016\u0004T\u0015 TlXK.{\u0003W̋aDקKÅ\"_:G\u0015}b(4py%Rn͕S0-\u0011?b\u0010nTҮ\u0014[<\u001eձ]\u0001\u0013ß^'t\u000b3?EUsb|ylF^mZ@qLh7'\u00109wN\u0018D*KBKb\u0018\u0014\u0016\u0010!!_n0Sz(O\u001b1+S}P\\)P\u00074\u0018PsSw0,x~c TLa0\u0011Sౘۥmד{1e\u000f\nS̓)IR\\:=z\u0002PQ}F()\tT\u0018}Ќ\u0000\u001a\u0014#j\to\u0011\u0007Һ\u0003NF\u0007/T=o\u0013S\u0013#(X4qRyaF\u000ba_pT(\f]zӉ\u0010~A\u0019\u00183\nsUA<\u001d\u0006!;़on>4w{$Ĉ\u0019Y]C\u0004Ж\u001c$`\u0004;Rh\u0019ԋKL\u0005:j\u001dF`d\u001c=߅%\u0004b\u001bnɌ\u0019*k\u0015XF\u0016ု\u001edK\u001bȐ5T|}Rt!iF\u0013cdӕTj\u0007[JY&H\u0003 t;T̕q\u0019̟.#4ࠇ&BJ\u0001#[)rA\u000f8_7\u001b!5Aga0sU|:˃\u000e\u0019TA٧Kun~1_+Uoh4/i`\u0002dFNQwVYJ(@ȄQi\u0003\u0016/KQrO~EF\f3{\f\u00037Jж]\u001c-q1d\n;R.(NRdcFujn\u001b\u000fA\u0007M\u0004\u0019V\u0002'\u0006p\u00068h\nu;(2F4\u0019piJZ#m'p\f4 mE`$:Bh\u0005\"<Δ\u001a59ѕr\u0015$\bLն\u0017A@ی.R5i\u0011s:ꦃ[׫Zs\",vZ<7|F)=TkՏT]Z\u0012\u001c\u0018\"vlp2}\u0016\u0006O\u0015d?Qm\u0001'\u0013k'_Vc\u0004% \u0011R\"\u0007Rv1Xzw+\u000fj^b\u0003\u0003}\u001f2\u000bEu\"B\u0015]\u000f6\u0014^imwwջ$-\nѴ6sDGa\u0017. 73BߺR\u0006#\u0006\b\b\u000eǔx3\u0011~󭕧lz [L\u001ccRs2\u0013~rOڕB^],\u0013\u0018\u000f\u001d:SJPNd\u0005}\u0019뵐qB\u001b/Dӣ8\n0V\u0015'*4\t\u0001\u0013@ܯM\u0015Mq\u0011P(\u000b\u000b֓g|vX\f?͓enÕoܓ| d-hOl\u0005JjF]k\tj\u0016\u0011-\u001al1(ɫ\bOA{\u0019sx/i}LwUє\u0005mz\re\r_\u0002Po\u001fF֢\u000f\u0019Q\ru\u0004x/\u0006^VNl\u00032qG*%[r{[\u001c>\u0012\u001c\fγ]t㜞\u0018S%x\u000f6nϜ52d|HU&\u000eCt5{b]r+QmOs^j{y\u0018Ks-\u001d\u0006m\tԖ#̄\u0018\bD򀐨#}\u001d7j7u>\u0001q\u0014vS\u000eh\u000f{s\u0017aq\u001f\u001bW\u0005q\bDGLPm*\u0013)Fs\u0000\u00178g;o=&g21'\u000bw\u0003\u0005Z$Rz\u000bh\u001a\u0006YBxkZS7V\rA|t{'\"f)\u001cu9*\\#O\u001c\u0013+ Kܘ\nj'\\ E\t(eQ5A\u0002u8H\u0019%`YAfD\u0002)/'\u0011(wSSo\u0017+z\u0000$e2ZB\u0003@Ɲ.k3J\u0012aḛ\u0011IV0,bѥmF%GC\\>doV\u0013]\u001f>Jb\u0010Q\u00149`H#<\u0004E8$4\u001c\bJ\u0011?m\u0015YBS*\u0019yw\u001b5)\u0016_2\u0006\u001bFF\u0014\u0007?O:5MHZ\u001dtGVH1XE/bEiajEb2\f>M\u0004\ra2cbJCi.\u001a\u00043Ma%34F\u0006yN+i{Y5\u0014cW\u0011)\u0007*)\u000e\f\u000fvV.\u001f٢GLzOZxh\u0017/vP\f8U\u001cc0j6T-\tT0ɏ\u0019j@H;y4]q7k:\u0007{\f]`2\u00143\u000f\u001e'ْ-\u0013\u0012N\u001eO&IY\u0003\u0006\u0004{*2kX͍v#^ug\u0001;Tk~\u0007y\tCu\\ax0ghy+.\u001c\tx\u0017a\u0002&dj7\nTW\u00159H\u001b\nKC\u0014jL\u000fSȑͨo>٠6xT^\u0013X)N\u0015꬛_+Ɯx5vd]\u001fS\b\u0012,qYw\u0001\u0002zeu_0\u0000M\u0014Z!n\u0018\u0019F\u000e\u00190Zʡ\u00022./T!^kb\u0014!cȢG!*6\u000b\u0000DUBX\u001b}\u000b\f9I\b\u0000\nAD9\u0015V]m\u0003rjͲ,0,-oݣ8\u000516\u001f\f\u0012\r_}-\u000e \u0018\u0018{EWQ\u0006\u0019S:T\b42#\fr,\rlM|\u001f\u0013=2\u0013,\u001a؄dP\u0002\u0016\u0015hݖ \u001c*\t\u0002\\ֽR ZhpKG%B8\u0014\u000b\u0013nbg}\u0000*Ud_R\u000ecb$\u0018q\u0001q\u000ej1F-A\u0014`Cf<;SLn\u0016\u0001ʗS~{\u0003cIe@튺\u0007J0ݱm S\u0001L\r67k˘Rf5O\u00031v,[q\u0015(\u0004\u0017\u0017~„iK\u0017\bpԃJ͔CqBwCU| \u0013\u001cI-L_2U\u000fL\u000bO\u0002v7狆^^\u0011<\u0011zSU\u0018`1g\nh\u001b\u0006EN%bH\u0001\u0011\u0010)\u00060ZP`\"ao\u0006xj@@\u0004\b&]\tqr-Cy\fhg\tIM{5*ڻ=\u0005\u001b C\ti\u0015[PQd\n6agp\u001a8y7\\b\u0001Ll \u001a\r\u001a\u0001>6x^!\u0007p\r&H{SZ\u0000\u0016ukU\u000e_wc9\u0010wf'F&0/\u0003PO\u001d\n:^{C\u0003HX)JZǬ{\u0010mR\u0007\u001eYM'xGcC1\u0006$\u0004sY\u001d\u0011r\u0007\u001eG\u001813+=\u001c\u0000ŸőY9N\u0003'4X@\b\u0000\u001dfSL7ISj4;B:u$YŠxufbvp\"\u0019Pss6\u0018_麙(9j`b:H9!\u000f޴ZFbf\u0003.Oƛ]\"\u0015\u0000\n39̺t6+\u0012'\u0014U\u001bFW3k\u001bY+C(\r!9IM\u0015:2ߣ\fgDj=\u001b\u0012Vg\th)\u0016td*\u0016\u001cR\u0012m멲q\u0013y\u0019&c|\u0002tJ-\u00194~gU#\bDGTru5*f\u000b}hh{J4) uc\u0018\u0015m\u001c?MJ̋W;\u0010\u0012+Bp\u001ap\n\u0005e)r7\u00021B\u001e*e[\u001f\r~z\u0003\u001d\u001cm\u0014\b\u0016q@?%z\u001e\u000ed/\u0006\u0000^IU/4y\u000eXg\u0003H\u0013K\u0016x\u001aų\rjű\rOzMWXӾ5u~Mۗf\u0000FHB&qH\u0016nNNI(a\u001fh\u0013\u0002\u0007Hk2J@8.\u001ckk-3\u0017\n\u00010al#\u0015-B'\u0016\u001d~]\u000e\u0014\tI/ ]bț\u000f!\u0005z[ͮ{D*l1g<#Yx+h2(1Fo/\u0006FeK9\u0019wƆQ6IH\u0015\n'#\"Fe\u0017Pz\u0019PU?')\u0000< &\u000eH54dʞ$@\u001fM\"\u0000$wH~)c1!b\u000e\u0004o,.#b{K\u0007!wj\u0006\u001eMvk^d=i,[\u001eve٥WVSM\r±q\\y\u00025͌=\u0019B粭\"\u001f606X1N6\u0000\u00196;\u000fL\u0003\u001a\u0011\u0005U&\u0007f\u0018ik ƩeB\u000eO/u3\u001ax\n\u001aY\u0004Ս\fjVP`\u001b\u00199܊Σ\u0005evލ\u0000y!4/\u00180Y)4\u0003]#*n\u0013\t\"TohN6lf#\u0011o^~Aψo\"6G4>\u001b\u0012f?Ϳ瓍\u0015nάА4l'թ&D|ow\u000b7{\"y!}ޓ\u001b\u00157Ф4Qd=!s1Қ#\r5Hpfo29\\%2Yf\u00019P5ƕWtD*<2\u0016=\"c+͜:&L ']\\\u0015vgF\u0010\u000eq1ABƯ\u0003rIa.\u0000`xǡ_u`$fаYZLê\u001cƧ\u0000E-n+^iU8#\u0012:hL+@W{\u0011\u0002(AaŁ\u0007gb\tNH\u000fD`|\u0004i;>\u001fފ$ST\u001bBMZt3-UR^`@\u0013p\u000f\u0007\u001f\u0017\u001f6OzJS$Et\u0005\u001d7wqʭ\r\u001c\u0019jav'Z,))\u0018ң\u0011׉\b7æ[P񊳊LXNXwxBay\u000eO̩\\{v.\u0001Vϐ\u0013km\u0011mեet/DZʟ\u000b\u000fx>i'xo;'Gn\\dȏe]\u001a\u0002B\u0016\u001495갗\u0006s\u001b0WDQYzsF;p/a7\u0011\u001a\u0017䶢Ö-Fj\u0000hp 16!7\u000e\u001e!MȐn\u001c;\u0005K\u0000~þ@\f\n,}$I139(:O\u001d<\bvZ\u0016pRZ\u0010ā#Nͫ§ܐ\t}\u001f̫HcR.@x3N^|Z-\ba\u0011dNAfW\u0019AM9ggE6jX|D\u0006\u0017A\u0018\u0012v0Au \f@tXFHyeS3Ɲ\u0015\u0007W\u0006;bz\u0010\u001e\u001c\u0005\u00022^\u0003%6\u00156Т1d\u0006ӥK\u001a\"`y`B\u001bª:@!B\u000f\u0017̹nM\t>}Á'F\u0003\\\t\r\u0002xc\u001dǠ\u0012\u0013\u0014\u0002\u0006ӿR\"\u001c\u0005n\u0016<1($wdzơ\u0005]FI\u0000_P\u0016yv\u001c'BIsshƎ-\\e\u0004sChrNMֶY\u001fBA--\tJd\n\u0007Pg\u0012{\b\u0015>3C\\?\u00120uO\u0000\u0002[.\u0019rN*\u0017\tĘ;%諀E\u0015fdƨ$Gѡ#2\u001a\u001cXL\u0016H$HY;ǻ\u0001^h3\u001e\u00199j,\u0001P\u0016&aK:RYeS6.\u0014\f-@\u001f0\u0018%q\n\r\u0002[&\u00003κ@o͂t\u0005/Zp\u0018ȶ\u0019;kAEK@\u0014!:yY!\u0010B$\u0012\u001c\u001e\b\u0004.4eM\"Xc\u000b&20\u001dB\u001eZ\"\u0000HF\u0011,&[i\b[9\u0018pz{\b.k\")$`]KG\u001b\bӪLW\u0011NGI\u000ek0F\u00160J$\"-!77H5^\u001d8{bw2\u0002`D2\\A\tՒM\u0000\u001c-Y-8m+\u0012C_E\u000f\u0002yNkѫP,rP%a\u0005㣒\\5&^x\u0002`\n|՘E$BC[!7T\u001b`s.e\u0010$QT؈+5T\t\u0000(A\u0018@\u000eNy bhhMC\u001d[x~X\u0007P}%\u0017\u0005K=]_oG©\u001c\u0012%\u00026}\u000b\u0007_\u000b\nEc\u0019{\u000bC\u00160Ӎ^1̩U\u00017,\u001b\u001fFǐu\u000b2D]@ qr{+oQ\u0005\fI?\u0006.`\u0015a\u000e|7h#3!bB\u0003ӷ\u0006}o9\u001ai8\u0002=}\u0010N(2)valVϰ\u0015\u0011\u00101\u00111\u0019^4\u0018q\u0018BhqEDG\u0003t\n-\u0010\u001f\u0003Sk\nX\u001dm\u001aZ嫜Ɉpa2C}\tBt0Kv&+v\u001b]т*3(o\u001a~Tz+Sx\n|@&\u0015GEC$¤<2o\u0005|\f[#\u0014Y\\6!4*\u001eab.\fEm+\rn\u0019v\u0015[>TؾR\u000b\u000eTr\u0015塛B\u0014'A޳$mo\u000f\u0011,,\u0002\u0015)nO\"RJufq]:0\u001eX\u0013ER\u000f5M\u001b;nM~\u001eFò\u000fΏo\u0000z-궨l{ܭX҄\"\u0013\u0011\u001d\t\u0000\u001d3n,pA?X\u00054\fgWK@\n\u000e\u001a\b\u0005(ml\u0010]s=fl|\u0003~ 5I#N=~\u0000fp;\u0013%'?&iE\u0013\fkV0\u00196Y\u0013\u0019A\u0011\u0005$)TMN\t-T\u0014}Fj\u0000H9܎8\u001d\n P-*r\u0010\" N\u0002Ƿ\u0012m\be:/uTJ_,2LҖVp|G\u0012G(!f\u001fq\u0010\u0013\u0015Nk\bג.\"4|hZ\u000fmm\u0019y]\u0019gM`\u0005h\u0018J\u0007\u001a\n\u0004S\u001a*cPȐ\u0017.l0,8\u000b\u0017kEdfc~r\u0017f]W*\u0017\u0016n\u0019\u000bY6\rendstream\rendobj\r24 0 obj\r<>stream\r\n\u0002O\u0005U;ի&GLۄ\u0016Dx%JM\u0004L\"@#\u0012e*\u000f\u0012yDq\u0000pFH\n+\u0018`!\"`A4ل\u0015%)ȧ4( ~LČΓKVtzh\u001au͋{+\u0012i[`\u001dͺ\u0017֥ꨶ~\u001c\neeƘ\u0014~4FU\u001fu\bDn~\u000e5\u000f뜪\u000f@U)2t#.P@6\u001b85\tL\u0015y\u001fq\u0007\u0002%\u0004\u0004\u0015󓈀:98\u0013\u0014J|\u0011M\u00030B0\u0018w\u0017p9c\u0011^!\b_\u0018=%tm'%\u0011\u0010?\u0012\u0004ni-\u000f2C;\u0002!q<['+pET\u001c!\u0018 \u000e\u00002D\bE\u00193xh2\\\u001cR\u000ePk\u0001\u000e!+\u00110S>pH\u001dT\u0003~a.\u001bf`c}HYyVdAhN#7#ԙ\u0003^g(w\u0002J%޼N8M\u0010ę\u000e\u000b{7\u0018\u0018ԇ\t\rEpV&ԄVyY>GXyJq:x&Yl^{7D-\u0016*\rw\u0016\u0001DK\u000b\u0005^O:3LAW姾\u0000U*\u0017ߩ\u000bW-|Q>\\ڟY\u0004\u001dtr\u0016wyEcD6\u000fi\u000eH\r\u0013`^l\u0019\u0007=@\r\u0018ԆpCP{\u0013O`r\u0010 \u0011Q:IGP\u0014N-\u0016.Ȋ?\u0014?RX\u0017\u0003jt\fdճPtpmXgļ\u001d\u001bÊlx|[YA, Not\u0015moD2\u001ft)AD\u0018#\u001e\u000b\b\u0004\"\u0007\b!\u0005\u0018Y)\u0018\u0013c\u0011\u000eϩN6c$)\u000b+rB[\r,[5u.Z+:\u0011Pumtآ#bJ\u0010\u0003\u0002J\u0017vT${a-\f\u001d`~\u000f?\n\u0014\u0011\u000bDH`\u001a9Fmry\u0011c5q/?HrښPy^]UJ\u000e^&\u0006v\u000f O}&i/E\n\nP8a8-#w\u000b\u0005z\u001f\u0006hISW\u0015cSdtC;\fA\"̮ ky1Of$<\n.a˥y)\u0015\u001aKƒQ1%S7\t2Zۻbnn}z?\u0017,\t:T\u0011b6vMa\n\u0013哳q`5\u00184{q t\u0012\u0006{wP\u0018E^K\"0\u0018R,4K\u0019)Pi'˔EEj\u0006H4;\u000e4Z[a\u0004:\u0006\u0001C\u0012RFieySa<#\u0011fw.,bH5:Uh\u0014q\u0002$M}Z\u0007$Ϩ|}\n%?F\u001dЇ\u001b\u000fD̹\u001dx\u0000C9\u0006l\u0013n:L-6\u00001.\u0001@\\E׋] @\u0019$h\b=`x\u0000J.x)H>C\nb\u0019r #i\u0004\u0002Ҁ>1'aVC8))c!πS\u0014&b\t\u0001;õ'*Q\u001e\u0014\b\u0015\u0000{(\u0007q?R\u001e\u0003ߚiQtKZV`ܑM*\u00121\\\u0016\u0007hR8\u0005i&\bcXK\u0014&-lL\u0002tT͉p4sbvGyAaM\u0007@F1̀\u0012R d_r\u0000N@.\u0002\u0011\u0011*ph\"G6ϑ|:;\u001aru\u0000IF@3@5\u0018g'B;L?\u001aB\u001b-Gfmط\u0001gG}\u001ca\u0003lR{QvPW\tL-lQKf0:^jz\u0017qDXl\u0005\u001dw\u001bom=TŽ`J*$\u0018ٙ\thD@*=7W\u000bZ\r\u0003Ͼ|\rq\u00014얦3X\u0001~oU s8\f3I;ɅcEn\f\u001c8\u0001n:\u000eV\u00194KY\f\"ia\u0005).C,f8`bW;\u0013\u0016`Kt\b4\u000f;Z)wԼfFgIW5#-yŅ\u0015 [`gY\u001b\u00147%\u001a\"|%MRq\u001f%ydM`$4`iWo\u0000.C\u001cg\u0010HK)\u000f\u0006~E\u0012hmDÙ'q~ѐļe 7\\*-\rt}\u0003q\u00154\nT;\u0002Gp\u0011ng7ӍM!QFX~H4|\u0007nFJÆ\u0014/M\u001bU=E\u0015n12\rUia5\u000bD!\u0002n۟\u0004\u001c;6\u0005aY\u0011R\u0000<\u000e\":>\u001a\u001b\u0000h\u0013S\\Q\u0004qdw\u0012V\u0019h\u000b\u000boC^\u001chV\u001b\u000e9%Ml}W2,VyP,m}F=\u0004'\u0000lc#\u001au)4(<׭/-V\u0017_\u0004g\u0014\r3I)#ӣ|N\u0005\u0004!q@HY\"\u0004_. 0''jCNFF*\nR$\u0003\u00043~\u0017TF\\+g#pE2e|i\u0005N/k\u0016ܨm޻S+F@D\u0017ݾt磱=lHƦ@\u00169C#v\u0007a|SkN\u001bc^[i,:\u0013A#gS\bCEƫnJT\u001e_\u000f`n\u000bЊ\u0015qx\"r#2QkJ?uHU\fVń\u0019(ig=v)d\u0019\u0015\f27t䣞%\u0007\u0010|Ȫɋo^\u001eݯ\u0011kC\u0011iāLNH\u0011jQg^r\b\u0007OHբUW^ڗҟ\u0002DO!ݕkU/\u0002d\u001fD\u0018=/(\u001e˯5F{1d\n}T*qz$\u0015=s\u0018\u0001bb&\u001f\u0010KM\u0010f\nJY'@:>}\u0002'\u0010s\u0002k>`zo\u0014ɑ_HG\t'L\u0002\u0005\u0007o3U\u001b98smJpU\u001f\u001b7I8h\t\u001d\u000b\"='Ơ@]\u0000'M+6\u0018Z88D 1\f[\u0000q\u00078Ǐ`xC\u001f90Ufqޅ#\u0018N)0;M\u0001B\u000672\n\u001f\u000fK6Y3\u000b,jNjY\n\u000f:L=\u001c63 P9޻h\u0013xf<^-2pxLضۋM\n[\"I\u00028i`\u0005s\u0016\u000b\u001eY[\b\r\u001eV5}s?\u0011o8\u0006QTߞޕ.xx\u001b\u0014\u00122m'pyUkY\u0000\u000b\u001azb5imQ \u000b7\u0001\fƒi_f\\\u0004^xo\u0011%\u001fۃ\u0017x6\u000eOlIN\b\"\u0012x|\u0002%'(\u0015A&LOEt\u00188\u0004Oͧ\u0015oM-$'I,^O\u0018!&pce\u0017\u00010CPj~:^^٥o)#\u001e\u001adi׋x+\u000fK;nE\u0015\n\u0000R\u0002`'y>9n\u0007ysɜjs4_\u001c;z\u0018{Am\u001dGGQ|i\bCO\u0001\r/)AZUk\u000f#F\u00000\u0015>`\u0018IhcÂa)Q\u000eh)}\u0016m\u000e\f,\u0003nEg{Ӵ\u0004\u0015ByMK\u000ec\u0001C\u0003/\u0003jUŢs\u000f)\u0016~\u0006Kq\u0012\u0012\u000fbCD\u000f:\u0003\u0015j,L\bV2dpK%؜^RP&N\u0014\u0012\rZ#i'O%AQк\u001ab\"e\u000f\u001aM\u001d(UB۶\\+&ctRS&\u0014Ҩ\\Bo\u0014抭RpxpucX6KO`T)e{5\u000fJ\"\u00144{j\u0013`op\f4Ֆi\u000b\u001eٟFIė6bPBrFv9kl=MQ .CD\u0016\u0001Qx\u000b˞\u0015m\fx%\u0011]]O|arK\u001b[\u0002聙dͤA\u001a\u001d\\\u0003\":M?\u0000ۥ\u000ff\u0013v!C}\u000f$b$VxXb;*VV\tYf@TV\u0004P\u0016\u0015\u000e?\u0013EIJ)SJ\u000ee0\u0004$\u0005\u0002\u0005s(x&\u0018hh\u0013^zȜhEJ\u0011as.t\t鄙\u0006Fm.v\u0012$#\u0007WTWûQ\u0013,ĬU&\u00113⹴*\u001aE,fGYNr[I\u001a>\u0003+A\u0011*z&\u0004#\"\u0018\u000b5 \u0010\u0010`XJ\u0018a\u0018\f.\fpa\u0018B\t\u000e \u001d\u0013\rT\t\t@\u0006\u0010\u0005*?{G:\r\"r\u0018J$\u0004YdrQ;sI9$Uugň*Ӣ\u001fb\u0011#kh®2݌EqOWbjN\u0018JV?\u001d\u0019\u0012SA\u0012dQ\bK'q\u0016y6pK/42n6^r©ٹ}m53\u0011#\"3e4};-h-֝֯36+1o}W\u0019XWYXft,\u001a֢\u0013I\u001f54!\u000es+\u0012H|\u000f=Xڃ%S\u0015Fѳў\\Q;ZZY\u0015;WVՄtr*3)gR|x\u000eMV \"yU\r[\u0014\u0010Hp\t\u0013 F)?-PMrI4g\"֌rh~.\u00111҅9^6i>!ES\u001fL|ܪ+~B\u0012IfIZ\u001fĉAD社L\u0016W7үԋY\u0005$\u0010HTC\u0013syFk\u000f6G꒞zA|\u0012T*\u0019-}R\u001f{\u0015%!Q#R'\u0018\u001dL8crDәЄи\u0014\"~\u001e''xM;.\u000f=R/u\u000eL\u0013#^yG9eNdrW0!_͐%kD<%\u0005W5z\u0013\u0013e RE\u0015]ŏ\u00194X\u000e\u0006kz\"EI̽Ut\u0005[\u0012%\u0018Ue&ҫ_\tϫc\u00079c-\u0015\u00113[IV,.%!5IޚԌB\u00105Z\u0012!jF+썓y2EY'\u0015&!:\u0014n㪔Ϟ\u001fcYn\u0001Gt\u001a\u0010\b\b@3C0\t\n3\u0013f\u001cf\u00168\u0018j\f\u0003\u0011E-B-鱩sHжhpMk\"6q@ӷ6.%ǼY#d\u0012ЎuCłh6y.f\u00135\n\u001e5p\fW3\u0011` paغ\bEJ$ݨ=cT+Lz+6\ft \u0011..]Qs锘KZӷ!bA\u001a\t\"IG3}?C wA2D4\u0001\u0000CrO 2a\u000ec̫FZjѯRkC^\"Os Oj.\"\"&rLp=Ff4\tf$,O1)_\u0007/rr0F\tYJNS\n_$\u0015&8E\u001a\u0018\u001b\t\bi\u0011>cB\n!%/\t4X\u001d PDv\u0011qn\bì;JSTe3q0ٕ>aH|d*\u001eL3gḄ\u001d\u0005\\8iHXwFO\u0002o>\f9pH\u001ajB\u0005>'hժ4F\u0019-Ԃ\u001d-\u0016K\u001chKkbRi傍 Gjdz:8a&,NJD\fr\u001f\u001bh_Q\u0004\u0011dZ.N:ts282nTJZ[[J\u000e)U#!\u0016=\u0013\"զJ-\u0014LIq:\u000bN+<ׂc/\u0006\u00045fdY85tTIy0I&+R2C\u000e\u001c\u001cD!E&GL\u000fJ\u0013ÒKk|qy/*g\u0012U\u0011m\u00069!o\u0012E\u000b3\"q+\u0014\u001e,:R5A(47C\u001bE(\nᳪh\fgꗴ\u0016>\t}nt^\u0010'Ƥ\u001e%\u0011\u0011\u001bjhD5CoELƚK\u0016)\fф|Hc7\u0018+VKЫ/7Z+7nܸ\u001b1-5\"R\u0013#sJMpN!%QZ8MtHj%\u001b(FL'˥8>Zv:D\u0013D\tK\u000f\u0018]JVy|\u0014msTM\u0016]e袗YeDߪ\u000b\u0003GrfbD=\u0001}MK>PQ\u0004:Yh3KM\u0004u˹\u0017ϐz|A2.j\u0002;?HCF=\u0011nrw&C#+Z՘:t9Am\u0016c4{b\u001e\fUv\u000f\u0005!\"eΩPO\":d\u0010uBLyOCHFrb\u0016\u00196?\"k6aU:SE;BcɳԈz\u0013>UWb\u0017ٝ!UlVA\u000fMFנ\u000foLJyŤ\u000f8K\"0(\u0012R)\u001c-\fSJ\\8B&>JڃiuzīB OdQMW\u0004\u001911u&0\u001bTp\r\u001b2FsD8d.9a\u0013jl}gw.\u001ey/5\"DX\u001bm‘K{\u0013| \u0012\u001c\u0015\u000bcKL-+Jxh)FcyZ\u0016DoڼɞN8E\u0017H\u0012㍔f!d)7X!7nŸŤ\u0019He\\\n\u000ee,\fu*f[ne]=h*Y\u0014\u000eyի\u0016%zkIDsj2=ZTE\u001dY\u00120<\u0010\u00116ÙL;2e4C_\bS) -Ou\u0006/\u001c\u0018%DDcnCGH)V.\u001crЧ϶.%Ga[B\u0014r ͈I\u0013\t\b\u000f]:\u00146\u001aDz\t\\9\u0013u79f)\u00078[+\ruwf<\u001a%Rq&\u0016ٖ̃\u0005 $\b5eXg1h\u001au!$2\u000bh6s+\u001e\u0017x6<~V\u001b\u0006\u0011f4ޔ=[0\u0013jEkj\u0017I\u001cNmYk4u#Gy\\\"\u000b\u001b\u001ejAU\u0016Di<:\u001bGp\u0016;\u0006M\u00154iE+ӾY7\u0019ڕLGm/tX*WTUY!\u00192.m2U*)J\u0014FXѠ\u000fY|A\\G)ZZĽe9(mL\u001aA\"`I\u0014dYrv{d\".C\nmdѩCr\u00053\u0014TrpOw\u001fz5>ڬP$h>a\u000e%+pEZ\u000f!S\n\u0006\b]'#x~c=kdTWF|V3Tgkd$Gȉ\b{+z~(i\r\u001aDZښ5A3D RΎP:TZъNC*ZbEK~A~ŸQkj+[\b'\u00140q\b78#W\u0019?̲N\u001bNŦSQSJ\u0004dTa;QSqb\u001cH\u001cOUZ}8\u000e5hj!=\u0017t$^IQNՐW\u001b68הx/5&\u0013A-9b\u001dB%㨊\u0004}}\u0019SR\u001ft+\u001at\u0017TRZ\u0013iI)nj\u001f#D}DQXASL|JC!S\u0007IOU\u001bn9\u001dN\\UΕ׺\u0012\u000e#H\u00186'=e6\u0000\u0000\u0000\u0013\bP`\f\u0004\u0001pxP^6~\u0014\u0000\u000fb\"\u001cpP\f\u001c\u0018*\u0001\b\b\u0000r\u0000\u0000\u0000\u0010\u0012C\u0016\u001d\u001dܶC#_/) /\u0005\u0000G$dQ\u0006!_`,\u0005.\u0004c\u00041\u0012\u0010ь\r/_CKa-_`>\u0004fa@\u0004@/7[MN>H)7MCl'\u0017\fE\f(8\u001f9F/\u0018>h\u000b~\u000b\"\u0002uA\u0017@\u0013#H.~J\\\\\u0001\u0017>\u00058n\u000bN\u0005Q1\u0002\u0016\\ \u0015Z0Y-a\u0016l\u0005]2Y/\u001d\u000b4~\u0005Q\bV(&K1\tEI\u0005\u001c\u0013\u000b~\u0012Dq\u0014\u000bn4 \u000f/4$K\b\u0000pmm:C\u0002b:_1}?\u0010\u000b\u0010L\u001f\u001b\u0019N2}[\u0013;酝M,8b+o.\u00041l0Qt0\u0005\"@\u001ee $\u0016x:\u0016\b̧\u000ftbA\u0001;H\u001c\u0019KVL\u000fR,P>2\u0007XL,\b/\u0005.\u0004K\u0016 k\u0014K?/4`AЕ\r :]\u0001ᱨB*.\n:xqb\f &1\u0000\u0012\b\u0010@\n/\u0014G3\u00005+؛EV}īl\fH\u0011\u0005\u0001&\u0018s='1\u0014Ww\u0015`[\u0010\u0011üj\u0015X$_ds\"u:ay*H\u00154+\u0019\u0012#l\u0002\u0017{b\u0012@]㒮 /!X\u001fy\u001f@\u001e\u001c\u0005k\t|\\ф dx=]fC0h8Xd\u0007G\nP8 \u0006f\t\u0006\rϋ\\W0m)\u00162G/.\\\u0001V4&, oK|\t\u0015Xg}\u0002P!Z\u001f\u001e&\u0015\u001cKg\u0013Du}\u0015\ndU7\u0013 M\u000fЪ [M5>(*\u0014\u0016fU0Ŵ\u0013D9EX\u0006E\\\u0015(г%c\u000b`z\n\u0005N\u00050\r@Q}?{yZ\u001f%ٙ@\u0005Wso&3A\u0005Gk}\u0015̓ar)G\u0007*@IsP@\u0005p}&\nNL8o}U\u0010[_\u0002,Sw\u0004–` $T\nْV~!\u0005o\u0002AFAZK\u0002\t \u0000\u0016K@Ae\u0013\u0000\u0018ݰ@}\u0013\bP#'(Ă\u0007\u0014\u0007{\u0004x#Ԏq\u001cAѕm\u0004\u0012`Û<ʵU}\tP\u0010b~El\u0000}w\"\b\u0005ks_^hCE\u0004&\bҀ\u0010_e\u001c\u0002ͅ\u0019g\u0010>\nl\u000b\u0013s\bA\u0014<\u0003R\u0004\u0003A\u001eX4\u001dqjE\u0013\u001f \u000f\u001f\b*?\u00006.r|ix}p\u0003'\u000fYZP\u001dŗi\u000f`\u0007l\u0007\u0003\u0003yၘקw\u0000\u000e;f;x\u001b;.Z\u0007Q\u0007\u0000QY+`\"\u001b\u001b49\u0019Ix\u001cZ\u001cxyI,\u001a^_wT\"\u001f7p\u0000\u001bYc\u0007&Z\u0007v3)\u0002xԀQll Sl\u001c\u001aЧ#Dk\u0000b5\u0010y\u001a\b5\rA\u0006\u000e\u0003\u001aG\f䇝\u0001f ]Mf2\u0010\rJ$\u0003f\u001a@31:\flHƇ\u0013\u0001\u0003'\u0002o\u0005w\u0002']\u0000[\b\u0002魯 HE\\\u0000(~4[ rP-\r- 0\u000b\u0002\r\u000b߾\u0002\u0000Z\\ߙX\u0001_\u0003(RS`gS k)P@J&r$\nX\u0002N\u0002>=\u0004НﰜS&\u0005@ML \f+L\u0017t\u0004nW\u0002\t%R\u0002~\u0019Ҝ\u0004T\".\u0012ۂG\u001dF渌@;'E\u0000\"D H0D!J\u0000N!\f@\bZ^\u0010x,\u001d\bN\u0005\u0004\u0012M]_;?`Q\u001f1$|n= @\u000f=y\u0014E\u0007\u0000Xz} \u0003_\u0007X\u001cn9˘-B8rI\u001e;{⇹ \u0004y!\u000f\u0000\u001bG7Xv@xo\u001d\u0010M\u0016h1\u0010\u0001\u0000\u000e\f\f!9s\u00032D\u0007Hľv\u0013:qG'\u0006ZC\u0007`[\u000e\u0018)8N\f2:I: p\u0003z&t\u0000n:A|\rB\u0003O:ue}\u001d\u001dF\nX\u00121Ŵ$F耙\u0017: \tb\u000b\u0013\u001d܅\u000ea\u0003\u0006>\u0007#\u0011%Qq(\u0003\u0019\"GS\u0013\f\u0014k\u000e\u0004#0vB\u0007\u001c\u001c\u0003zy\u000eh\u001e\u0001V$4>Gb}\u0007?I_9AGj#ls\fQ0{\u0010? hd8\u0011uL\u001f\u0005\u000f)r\u000b\u0001\u0004\u001c\u0004m\n\bL*L7`\u001b6P\u0006쭳t$6{+.JY\u0003F\r5 ,\u000b\t=\u001a\u0013=\\4\u001e\ni\u0019P_ԯ,v\f0Xz5eN\f\u0000C5P1qh*x|\u0016ޏ\u0019\u0010# -\fPEb\t\f?\n\u0000\u0003\u0003\u0017p`\u000bh\\N%1\u0015\u001b\fUQU\u0000\u000esa+m\u0001V$-\u001a8F$\u000b\u001b]|rBB=?D\u0005$To\u0005$\u0000\u0019l\u0000${\u00006F\u0001!`\t£T\u001bxaA_Jۘk*\u0019'a\u001b\fz P6W9Z\u0003׃ sf7bq\u0002N!\u0000%2iPK\u0000A\f=z+\u0001n8I$\u0003(E/6J$@j(uG@m\u0013\u0015Dcvd\u0004S\u0017`\"Q5:S\u000f0G\u0017B\u001a*p\u0010`_\u001f\u0018j&U \b\u0004>~Շ]ߝ\u0000~\u0005pf#F>6\t,S\u001ewjl$Ć\u0006(\u001bS\u0001$\u0003\u0001\u0019\\xkna>sr<\u0001\u000f2x\u0003`\u001d,\r@#\u0019\u0012jL\u0006sk\u0017\u001d%\u0003d8=25@\u001cCv\u0006WႬ0ˠ_o\u0000c\u0014-\u0007\u00180P\n\u0003S\u000biI\u001bF\u0003|\u0001,\u0000^\u0002\f\f \u001c\u0002)N\u001d20\b\u000b@'Y\n0HGXF\u0000LدZ\u0000\u001bT\u0011dpf3\u0004`l\u0004#V%ɑP\u0004Зq\u001aw\f\u0011`yVw3Q\fj\u000f!J\u0002(\u0017=!&2/g&{A\u0000*9%\b@ocQa\u0004+m\u0000R\u000f\t_\u0000`\fv5==\u0010\u0010P\u0000v\u0003@qbo\u0000\u000bQ[I`\rKe\u0013@ߨ\f\u0000†\u000f8S#\u0006p:}\u0002W7]\u0000(KƬÏo4nQ\u0016y,\u0000b\u001daX\u0000)&*\u0000\u001f65@IF\u0007\t+\u0005\u0013\u0011C\u0000_\u0014ܕez„°)Rƽ) a!\u0018uv\u0015#\u0015#\u0000IJ\u0006\u0001uٕ{\u0012w>%\u0007@\u0015B)v\u0013\u0007#r%RZ\t\u0019_k\u0006@FLc .\u0004\tj#\u0002d\b>)\u0000\u0013Oa%\u0000\u001d\u0000!Qd\u00038\u0000,\u0005.rG\u0006e\u0002`v]Z$Vf\u00074\f$`2g`:qx76ևz2=\u0000 a•}Na\u0007\f\u0002@\"\u0018ѰKІ\u0002\u0000j~A)`oʇW\u0014å\u0006e\u001eG\u0005&\u0004_\tZU2\u0003\u0004MFB#Gc=\u0010\\X\u001dOL?u[ǻB\u0018\u000f9hbWz2Y>.\u001f\r\u0012ꉞl߹-5}°/06D[\"il\u00154\njqEM\u000f<+Ձã\u001f\u0013=H\u0002,F\u0007L\u0001ZiF$MLgҹZr|\u0003\u0004Wl\nmQr5?\u001be\u0014l\u001et/kt\u001f24Hhc,K\fk#RB`\u0001N\r\fwT\u0017&5}ث\u001a\u0007b1jŘZDphF\u0017\t\u001cc]-s\fjY\u0018\u0005Jga\u0007\u0013,89\u0005\u0010GBC)V?%Ii).J=C}RhsA]\u001cdz!$5\u001f['ӳ'\u0005cұ}x@DK\u0004OWOVph\u0005DX\u0000\r̠U\u0006TC\u0004!p4ل\"ѻ$K\\\u001cT7|Ydp-\u0018(\u001ehm.;܌q&3.K\r\f\u000f轍\u0014>\u0003\t]柳s\u001c\u0001iB1ՑZC\u001fV#\u001awf1~\u0000n%<\u000fga_H4\u0010\u000e\u0004߂oTZg\u001eБ΃80a\u000enYƳ\u000e\u000es%-|\u0014\u0001@\u0014DwJ:/7^S\u0004\u0013Ȅ\u0019Du\u000f$\u0012_?|4lYHPh\fti\u0005\u001f@|Xn\u0004}b\u0011CR3vjrnC\u0000E/%՗Eڿ\u0014PݹXhE\u0002\u0002-:Al/'~XBnIJ)\u001b5^^]H\u001e#!?y\u000eoҙQdćL-3GR[`Go6\u000f-@pMzm@sT֥ qIvR\u0004f\u001e\u000eG\u000f=a4\u0004_B'_k4\u000fġ\u0001dGN\nfS\u0006f\u00107]ڐ68H(ӘP&\u0018BVy\u001d|\u001e6dq'揘7\u0003dJC\u0018&4ῖ\u001eW0\u0002L)QQC\u001e{VF{/[\u0003[˘\u000fx)\u0000F!]\u001e)B\n_V\b\u0015Q*\u0014\u0002AE\b/\u0010mrG^\u0003BC\f(|F3\r݄dR)o Ŀ_@\\E0?Gwєfa#i,\u000e*څ\f\u0014$Y [Ba1\u0014E\u001d\\S8b%\u0011FL\u0016@G/Qni.\u0011ʭ \u0010\u0000z`7s&\u0007\bv\u0016\u0001AOE\u0007Ii\u000e\u00007~\u0011<NP\b!ѓ%Џ5\"\u0014Md);\u001bE JXZ_d\\S]\u0013'?x*Oꪭ?YռH:lZ\u0019y?P\u0017\u0018\u0000n_\u0013Ś?:\u001f>U|:Y_\u0004iڞvϫ\u001c+NX'\u001f)^6[f`d\u001a0-%;7T\u001a\u0017Wb@@\u0001\b\f%kZ0hID^te6_ô\u0013\u001d\r\f\u0017$\u0013Y\\\u0004\u0010\n2q]6K\u000b\u001c\\_F¢/\\\u0013%B\u0005:\u0019\n_\tn\u0011\u0000\u0004\u000bR_K.\u0001\u000e<7⨧\u001f#@8\u001cC$ߠNacD6\u001f#X\u0017(\u001cɂ\u0003^\u0019^ɷXZmc\u001dVIk_\u0000\u001aY\bs_kj\"f\u0014؂%W0z\u001dЁ#s\u0019H\u0001\u001fgc*ޮ,\ttMi[xcvfcgS\u0005l?SZ \u0004\u001bt.\u0019_\u0011\b\u0005O,\u001f?R\u0006@ԯ\u0003qݛXEU5j_Ouk\bF9ʥүBu\u000bH,P\u0018l`7x3ZsCw\u0018'*\u001c3n\u0012`Ik?\rlu+k 2\u0001{ޅ\u0014%c]>\nߡ\u001e_[=\u0014&ND6E\u001e>/\rXm_c\u0006)\u0006E\u001c>`;\u0000ź`A\u0001\u000e\u00135l?ӻ;\u001c\u0004Z>vc\u0013@6E\u0010QYzЪ\u001cHPK\u0003zɄ0^%Ҡ? \u001e\u00116'\bߢ\u0017T\tL)~gyo8N׾rD⎆O\"}\u001cţ\u000e\n\u0016yZ\u0010f.GH1֝E\u0019j_^9HpCjb\u001e1RJ\u0015(\\վǹ'K\u0019\u001a{wQi6eȋ\u0016\t&Z/=QyZ\u001b\u0011W\u0019nՙ\tOq\bSUJRA\u0015Cb0\u001f\u000b!c3\u001dX\ns\u001c\u0011=b\u0017>0\u0007O6:\u001b#\u0019XK4ÀR*'+%ςd7\u0013\b\u0003̸\u0000*\u000b\u0015\u000f\u0007Y\u0016q3\u0011&zaq2\u000fǚ~CL?Q\u0011\u001f,h;\u000f\u001ap\u001fcҺ@\\AT4;_\na\u001e\u001b'I\f\u0003\u0010Q\u001e)&H\u0001\u00138REPeʄ\u0011iOT脚\u001d$kcMJZ>s}\rD:5\u0016s3Lx\u0005sp\u000f˱\u0005vi$kL8\u0003\u00009\u001f\u001d\u001b8j}\u001e\u0014`O$,R\u000fҷ\u0016_\u0014\u0002m vd\u001a)Gkp\u000eUo|\u001atֿ9pčZ\t\u0013Z\u0012\b#@\"SyY\u001f\u0005ѭZ$YYBc֏p)\u001cO\"_MGZï\u0018j}Z(gǘey+\u001ez|7вF`\u001c\u001dֿ\u0012bBXX+:%Z\u001ftf\n0J6d+>\b?9b).@\r8tqTc\u000b/\u000e}6\u000e\u0012\u001e|k2nU^fkq\u0001\u0016H>8\t\n\u0001XmzGmi}<@:z<%F¬JlZSһȰ\u00011gGݙ0-m}h\u0018H\u001b'\u001fI֝'R\u001b4٩1\t\u0004S¨l\u001bg\u0004\u0010\u0019cpbIB/I\u0004#)Fu[\f0\u0017PZTƢ:\u001cR=\f)_H&\u000e7%\\o+~ˎ0݅X_;\rsĖp\u0019G\u00006\u0001\u0013Fﯯ>\u0005w\u0010\u0014̸JFD(I#=\u0001[(\u0001?}\u0011\b\bv\u001e>)UAdU7dc_w\u0017\u0010DzaK..\"LB#]J\u0015A\u0012T\n'O\"՜SZ<~\u0005'3cW6V3\u000ez\u0015\u000f2#D|Y\u001aGޔ79\rmGEo-XHr9;;LtTR&\u0011_?\u0019\u0019b[Ad\u0016@O|\u0019C]G>P9rgWDYD*jܐ/\u001bI|\n\u0005Q\u0012\u001a\"+v9y\u0002\u001fYGh$O\u001a8&_MGdk\nrӁ%~LڌϿSl\b^%e̴0Piߩ:%ȨWy=\n\u0018((hJ4\u0016\u0012P\u001co}4 /\u001f\u0005`\u0012^q/\u001aqۘs*V\u001d>i=d`Ɇ\u0004Q\bj@BCl`_ʳG^\f\u0017ct\u0012\u000f\u0013>lX^qPBHfFh\b߆Ho3\u0007\u001f\u0005\u0019d\u000f~wUg\u001ab\u000b;5\n~n'\t\u0014\u0017J.\u0011I*!\u001c3XD\u001f\u0000\"+;SW%|`2&'9\u001d\u000b\u0001| \u0003U\u0010bayZ(-Yd\u001d)E2P\u000edF{\b\t\f\u0002@t\u000e\u0011\r\u001cyp\u0017Wl9t\f͸H)cç2tq2SG4nD\u0011\u0012ACLÙ8\u0013:Ba}{XW\t~\u001eY\u001dZ7tO\u0016\fd۞\u0013rT!#ߤR6\u0011k\u0015߂e{u\u0016..Tj1H^<\u000fiEg:\"\u0015E泆bEw_y\u0006\u0000'\f\u0010Vhv\u0006\u0013a\u0001O^=[|A;/\u001d}\u001b\u0014T+\u0000C\u0004aD\u0010}'%\u0015Bo#ڦo\u000fe$gm7&\u001b`\u0006\u0003\u0013O\u0019čws\n\u0006~O]6iG__jfڻm5ݓy$\u0018jkܤI\tMaڷ\u00154R+ޏM_\u0010eџ\u001f+\u0017>{Ɖv|kH\bi+5whXoQ8}:޲B=qTYowAm.\u0015\u000eO}FnWXiřkq|[\n!;p\\\u0018y6'ɨuΦ!\u0007\f7{ل\u0001\u0012~u7{4\u0007p2wԗ\u0002~\b\u0011T:m)٣e\u000b\u0019\u0013\u0001t\u0005E\\e@fQ{.pS\\*'\u0011BO\t\u0007Cˊ!1.2\u000bJ\fr)i\bF7!c\u0013`9Zrh\to>mJ`\u001a\u0017\u000bs\u000f*?\u001a_N4\u0003\u0000R=e\u0005jyJx\rH5~ \u001egz\tg%\nRB&5UWX\u0010\t$X\u0012\u0000ٗDz9B\u0014eXRlA5\u001ayם?\u0002ٯ\u0014'4{ҘO)f|5gJ*.Nٟ3a8}}\b\u0016 E3H^<\u0017\f\u0006W8IF^DXjtS2s\u0005u>W?#\u001evee$~)w\u001f5;I\u0006vS@\"{\u0011z\u001cc\u0011\u0010oBpI4\u001c>U\u0015\u0011*j*Judȥ:&}\u0017h2,\u0000:%n~\u0003\u0011\"L\u0000m\u001a{\u0016n&t\f\u0017c\u0019\u0010VDT(6\u0011+\u0001dX\r>\u0006\u0015Ȟ13i;\u0003S\u0017:s\ry0x\u000f{cP%{D\u0004\u0003fєȞ=\u000f\u0000u1^~\fAj׫\u0006\u000e[\\}`Ҕ.hMߪ\rI10$\u0014摽^xт\u001a_l\t\nKHlEz\t*挩\u0002\u0013fJ:I\u0006ͨB/ą\u0013?b\u000b\f^u&LnfH8kp\\\u0018Stct\u001c+cB?`\u0011WW΀J*|.\u0012\"|,6ﶏOIBj\u001e{\u000eN\u0002\n\u0005ʓ\u001d!\u001eY\u0002`kY]薨q8h#@j\u001c=C=GA\u0013|(G%\u0006Ǐl\u000bU4\u001e`/G%ۚ#~܂픦e\u0012^L`_(y/O\u0019K\u0016kcZ8Y%U<%~V('l}Zvp?0U~\u0014ד|k3_\tՇeXR/N\u001dx\u0018\u0012=ݍ0$,~X\tK(DQ\\hs\u0011\u001cBț\u0013;ƷDT\u00104h0bPVŰ*$4py^\u0011p\u000bi4W\u001d̅h}\u000f8n[f$\u000f1:A_-V K#-=9/-\u0004QtkSm\u000b3y\"BoVe[\\{>\u0013\u0007o^\u0001k\u0001iz]\rڟyNh}\u001f\u0019\u0013f=%OZ}d=&\u0015\u001cL:\u0012BT3#փ\u000f@XD\u0013,\u0015h\u0018˷Ju:ڔ{:Y/˭~)m8#}e\u001f)AFF0{\t\u0000AQ\u0003\u0019mRq\\lT\u0003n+TT\u0004+ડ.z\u0002-\u0013Mcם\u0016\u0007?:\u000f\u0013!^A\u0004\u00047\u0004aШ4vZz[\u000eQO'\u0000`W\u001e\rHqu:y0tA}1\u0007Ooprӣg2XE\tuz,^i\u001b N?4\u001f}d{z\u0019\u00112~.\\I\t_yQl\"gxi.҃\\E.Iy{Jܳ\u001b7'DǴ\u0000*I,6ɁIr(Jz,W\u0012CT?\\=yNJmMd:Az\u0014\u0011m/\u0011l2\u000b/7 e?]@\u0002Qq4hu%5jp_z*ڧ8)V]3ą̂6\u001f?\u0004\u001c-\u0015&z\u000bG\u00145`\r7\u0014:}U_%C0!\u0011V\u0015h+1#FSځ0\u0014зbOB'煀F\u0002Tgݭu~~/\u000e\u000e_AyH/@\u001e\u001f\u0014[\u0007ɧ,:\u0010DÔyms\npK/cе>\u0002Q\u001f׍\u0005U\u001a#'Lh꼤8tC]t[F\u00133<\u000fmo\u001bGa?[:kPo5\u0004\u0011\r;lwy\u0003ٿ\u001cGn~\b]kGmX,?\u0018*\u0013nOO\u000bjȑyX\u0019\u0001h\u0007ji,(\u001bHLOw!\u001c\ba֕\bnbx\u001b6(\u0018&\u001apc\u0005J\u0000,k|'s\r\n\u0005/!`^Q\u0012E9_))\u001e|4\u0000t@<:X\f7\u001a\u0005vK-oF:d\u0015\u001cj@\\!,B̯ģ\nCd8DqFnT`CG\u0005S߲H$-鵯kFhDL}m\u001cΕ|FZ(O4\u0018蓯r.,\u0018Y<\u0011jҖh+f\u00130wEbeL4<=a0X\u0015Вn\\K~|@zytRM\",E\u001f!=\\\u001c\u0004vd#Q\u001aHT\u0003$yΪK4\u0003\u001dһQ#ɬW^\u0013(!\t.3ck\u0003\u0002\u001a\n@vS\u0019~E\u001c\" ˉ״?\f\u0004GbڣQجTvIvĂ|c\u0004\u0010,\u0001tsyAP+\u001fj\u000b\r8JyGt\u001a܏;\u000f]\u001aҨWyba\u000f!D9V\fc\\6]eVuQQI\u0005.=^6\\#j|GQ,ҊBg32!\u0002+Ύe<[\u0001\\irjZp?A6\u001f6\u0014H:? ;\u0015|\u0005*D97|^#\u0001B`=?_\u001a\u001c\u0016e\u001fQdoU._̞%SkMa\u001faqs%]E'~WfK~w\u0017,p}k]nOl$~\\(@F|U7ƀG4o/,\t)G\u000bĶ\f\u0010?䮮Gf\u0002af/Ż\u000eT\u0011XCi%ܺ\u001c\u001dZ\\䆯rށ\u0017(\u001by\u0017Id\u0007\u001fd2|NF3p3\u001e\u0015}˒F$\u000e0yC\u0014DV\u000fo\u0002P[G^0S?\u0019\u0019\"&Gd;4=GUh4w\\ T\r24^yƹu0b\u0006жo\u0004Y\f\r\u0015s;Lljtc\u0000\u001dM*\f7U_P]q&\\\bHV;'O\u001f\r \u0001[S\u0001\u001e5Nx9\u0004/&\\\r:\u000e\f/\u0002!WPC}u\n\u001bS\u000b\u001eE;\u0017 \u0013t13ovI\\;\u0018dWh~\u0017*u\b]-C߇bWZ}(gI\u0002nR\u0004ҺR}\u001bZeDs,|\u001fC~\u0004OFl;ʒC|OBzg*\tRt\u00015\u0012q/\u0005\tg\f'_'{>h\u0005.^<\\1-G5H̥c[,X{YfĪ\u0006\">U\r\u0011\\U\u0003Ypy窯\u000ebg 0b{;0y_xijjr,\\L\u0016\u0007@5\u000f7y{>hu\tx\tץ;\u0005\u0014\u0016vy>N+aI\u0012\u0002]9d4Ie;\n˹(T{\\nec_w-I7lAM1` \u0017]B\t3$⏘\u000f8?y_oe\u0005\u0000'5ʚ\u0019x*#X\u001ejr=f\u0018'9P1jt/\u0003[xMW\u000fGԏz<^\u0019m\u0006\u0003xI\u0005ȬKM\u00137Eǁwv<\u0003\u0006\u000b/a=͏%\u001c`G,^\nt8Dl8\u0018Q\u001a\u0014w\u0010zt/O\u0011\u001a^LtO{ UpO\fZ$k=\u0003\u00055#p2\u001c̺*;e\u001eN6U\u0017|v\u0004zA@\u0012\"5Sɮ6XRu-;D\u001bx\u0015\u0000u\u0004O\u000fr\u0002Y\u0019m>ydOw \u001dh\u001f>EH\u0019pBR\u001fxdWN\u0000A0#\u0004YR8\u000b\u001f\u0011M\u001cބ\u0002˞fĩYPj ^&]\u00073i\u0003eG,<=%\nJ\u0000ޥ\u0017<\rjdK.wҝ\u0000_S\u0013S%:\u000f\u000e\u0004\u001c\u0010H\r9Iw0IŚ%x߽\"\u001dL8[1\u001e\u0007\u0011\r@\u0011\u001fwƸz$J };\u0004FE5wo\"T(\u001e\u0017J\r솴L\u0003x+տ\n'TcD\u0001\u0016D;\u0000Tr\u0012:L<{$魚[XAO\n&e~8QIMKŷ؟\u0006SQO7.6%@,(\tN\r\u0018\u0002`>nV\u000e!\f}\u0018_)7{\"*u\r\"?\u0016J樈rEkJXn\u00029Ĉ_-ds3_TT ̹&PO\"!/\u0006nݝ\u0019Vt\u0015Q|.PJFf$\u0006U8vP\u0011\u0017\u00014\u0005Ʊ\f\u0005=vS{l80nUO;՘&4Em68ѱ\u001b6<͚8\u0017\"iT).;\u0003;4o>e֍UH\u001d$ڜ/j\u0014\u0006\\nЍ$\tʌ\\\rN$m&\u0001On[7Yt\u000f(vC\u0003HdnX\u0003^k7+rvs\u0006\u001dJH+ΎN-f7(Uh7ݼ\r)I._Ң\r<\tW7/\u001f\tn$.+ʐԁlE\u0003loQ\u0011qg=|/f?\nu0QnGN\b\u0000m2v\u0019M2 -a\u001bbOnPAS\r#jqZlAtʶ\u001bVN\u0002\u001bW\u0004v)Q^DXT\b隚_{E>J\u0011IDw F ~\u0007[\u0014\u001b\u000e]\\ӧA\u0002\r#{vv\u0016\u0010u\u0018K6\u0015M2e=d\u001btL\u0018I9\u00077U\u0011trv-olY7bi\u001b0=\u001cT\u0016zd3Ȏ7)X$hq,\u0015P߰H7)E:\r\u0002IZ\u0006Rx\u0013h!\u0011\u0013a\u0011:l/\u000b\b+\u000f\u000fCన1K@(xdqR@bۄ*aQ{פi?MɃ7/^bi\u0002E3#7\fE\bnA(r\u0006o=x3CY\u0001Z`.2\u001b)^EqX_Wâh2]\u0016\bop-s滻S7CEjL\u001e\u001d>Ģ#{-obUMX7ȯ\u0007~\u0000=9\u0017!Y\u0010y\u001f>*\t}n\u0018<1bVt\u0002*;g\u001dK}\u0006sN.RIJ˻Z3\u0006s\u0015\u0018KF-1qOeQ!1\u001e_\tY6_`\u0012:ܤ\u0011\"\u0011.\u0013\u0015\u0003A1S\u000e\tby\u0007L\u0014Y\u0011&ZsD9MNJX\u0016[Q[\"b̫\u0015Alݨ\u0016CR5\u001d[hP\u000fjElN#K\n^jE\u0007 w\u0001i\u0016=ln8\u0017\u001b\u0016Ā!\"F\u001an\u0011H5\tI\u0016siMT\u000bW>\u001bO\u0006_r@\u0015\u0003[\u0006M\u000fh\u000fѯ?0#\u0007kr\"5;N)\u0017\u001b\bfH!+ʍ$\u0010!pucs\u0006J\f&b\u0015)H!\u001f~a\u0005'wRYkLyEQ\u0000\u0007~\t\u0001WW;_WLa($T%tݼ-q\u0018\u0010`7\u0011Ev\u0018Yy^@xT\u001en\u001eB\u0013s(Ф+7MD{HPu\"\"ˎ4cn2K\bA\u0019oB\b{V=?ϛOޔ-}\u0007\u0010\u0001Tp-R\u0015t\f\"7\f\u0003UsL}\u0017ള\u0019ssؤW]ԣb9ZE\u0002Йpʧ1b\u000b$6+r_db\u001c2\u0015i\u001cN.̉q\u00001ו8Oq|\n\u0006\u0013<\n~@:f8lbyY\u0017%Z\u001f\u0002r\u001e\nY9ӟ\\ܳQ\u0018N0#\\\u001a>>X͈\"\nzɶ\u001c\u0000[&l\u0007#\u0005=v\bR \b,=ͬ=s0h\u000eqc0>\u001bc2qf\"u61sbg}~YĚ4Hݨ2풊3G\u001fx];\u0007:;1\u001dvF Qڲ.Ȏ6უ\u001d-*0::0Z$\\\u0007r\u001d:q%9RF/9\u0002\u0013$H0vʀհxTF\nIbsT#KrtS\\J\b\\U˅#J&!{\u0012 L8\u0001wՐ\u0019%w^;H1PpJnYρF;&&Y\u0011-v΅wp\r&\u001a\u0015FG>'-$\u001f\r\b\fC\u0016Z_j@B4o@N\u000b9({|o@'@\"\"ϒy\u0010.GA\u001d\u0012Dܧ\b\u000e\\@z\u0013&\u0002\u000fgI#fq\u00157\u001bЬ>\u0018S\u001a#\t5X\u001f<ӳVce\u001e=w\u0013\u0012p4t/\u0014܉pG?\u0007\nX\u0017*+@gӑlҊ \u0011!v1)-\u0012X>R'\u000eX\"\u0015//u&\r.RueD\u0001hU\u000f\u0014\\\u001e_<{\u001f}qE\u0012!;\u0014Lvb\u0019\"U&jk\u001d<\f\u00177jr=Z5)hGK88Bc3\u001aw\"Y[Sn\no\u001e\u0007%s{d%6\u000b2K)\\\u000e\\L9Ӯ\u0019PW$tB;BJ\u0007LbK\\\u0019I\u001d|]\u001eo'\u0007q\u0012 H3\u0007\u000bu3\u0001ި8`{\u0017[,(ša\u0004F\nz110\u001bx=a\u0014$\u0016Tiֽ\u0000PZ}\u000f\u001fO\u001ch\u001a%@}\u0004X2L d\u001a>@𱃬5|Rؙu+\\DB\bpM9\u0015Cg=\u001c5ӏH\"\u0018ͼ8\b\tze2܀>3YRg\u0003+T-MBkZ\u0006[j$#Q\fX\u001eJъ\b\u0014p0\u001a'dt*^V;|2R1\u0000,\u0007\u001e7Ov2R}yR.#qS.\u0016\u001cMwviY%?\u00140o=\u000et5wA`3h7Sh|\u0001#A\u0018W[я\u0003\u001f/z\u0016\u0015<|f\u0016\u0003\f|M@\u00020RY\u0019@\u0006>Jl\u0014\u0018圫kH\u0010.\u000b\u0005_\u000eFpb\u001dq~\u0012{=ݗVS\u0003\u0010\u0005/\u000f@f\u0002y`?/'IZ\u0013\\0\f6\u00027\u0006%C΍qaڊt+/EO\u0013<\t\t!C\u0006݆2geR-n|S?[\u001eEuc5Æ#Sx\u0013[NDW>\u0003աkw6k~[˱(5\u001ei\n1u\u0010\u0016s=\u000frL\u001cigڔ\u00103@eH\u0017\u0005:2>Mz\n\u0017\u0003.L|\u0011qI2^\u0012\u0012É0N?=Oc)1\\HƆfG\u0001\u000e\u0014!OS\u001a\u0001Hl\u0018U\u001d*B\f߃k:T\u0015\u0011R1m@|\u00143DW/s,W\n6>\u000f\n6>գJ\u001b\u001fgU%:ʐS\u0014\\8>\u000bD[m\u0005)OD_\u001d+\u001d9\u000eQt\nd'>`_\u00157q1\u001cxs+^*\u0017L\u0000\f\u0013\u001aJ\u0001\u001f\u0018\u000f؟#.Gjϧ!\u000eR#}b\u0000+AlMQ} \u0007V\\N\u0016S=}\u0012X\"I\u0005\u0010*x@cʄj\u000fJ%\u0005Z\r\b >\u0003k8iX}#*E}xXW\u001b5NXL$\u0005Y\r,u#$u@EԮ\rD2R3\b\u001e}XIc֩$M\u0011IFX՟~\u0001$ԯ\nwU\u00104\u0011\u0007MFb-ɩ\u001a F\u001b>\u001fP$tJ>9Rs$\f#?u/\u000f|2\tU\u001f(ZTj88\u000fI\"j̈+xa\u0013[+WF\u00004 \u00049\frh,G'%3%*\u0018\u001d,bHJ/\u0007H$\u001d\u001b\u001b0\u0002\u001c7\u0003\"=G}߸m\u0018a#'|\fLb:a]鉐L㣺\u0012H\fHrF\\'O@qwF\btV\u0019\u0001uݙT?\u001240\fK1U8>\u0013_\u001ef\u001bRb\u001aQDע{\u001bL]\u001dBi=:\u0006\u00158>'Ж̨GB\u0012Sc5t\u001c\u001f\u0014\u001dl]\\_eFE\u000ei\u001eW2H\u00126Dcn|pS*,aT\u0001\u001d\u0000\u0006Jtᴆ\f\u0010X%ѧ#Ksaf\fA왰&_a.c;\\\u0011Jwl|K|:\u0004\u001d\u0013:\u0011VT6\u0005@\u0006裠\u001e=Ѡ6>r@GڝaBtdrħ_&\u001eiv$\u001aDg5Ǒ\nɴ\u000fH\u0002fs\u001aF\"_U:̡\u001f$K\u000eHCFt 1ia\t!G|Z$|\\y#>_lm\u0007%>8Z`?'>u\u0017.\u0000L|vU͚\u001cdHӈy='>.\u001c,\u001aWM\u0005s٬ćo\u0000ݑz|sȟ\u0007q;\u0012\f\n\u0018%[\u001cFS\u0007Ϣ>d*>k&\u001dI|d!\u001at|קt.G\u001a%&E/=\u0012AMv@GW=Rz5\u0013[ϑWOoA\r\u0001FYqʤ\u000ey\u0013R|=Њ6\u0006\u001c),tĂ\u0013\u000e\u0006\u000eudZ\u000fhENr)>F\u0000E(}\u001d\brE\u000e\u0004ώYsVpܠ\u00114\u001d\u001bI#m\rш!\t\u0015\u001fh\u001eTpU\u000f-\u001b:>А7XnxFGЙ6q\\\u0011༗q2ʧ \nEt\u001fX%[\u001axѢ2\bG#W\u001co$3?K[\tzHp\bqպ\u000e\u001f\u0001֑<ēEd#]G찬n)#-pWK0\r\u001f”h\n1~1|(\u0002~v(Ĥ\u000e*I\u0018>s^\u001cKn(\u0015li12|`O\u0016G\u0013\\}2(8I|.B\u0002]}\u001fU#+\u001c2)mO\u000bS3E\u001aU{$Tkڷ\u0014\u0016\u0004i\u00017;\u001e\t\u0000@R\u001a$q\r&@>\u0006\u0014uz\u0002$@;I\u0001/\u001e\b\u00124\b+烔O\u0016'\u0019G\u001fѧbWj)R^}\u0002\u001fO\u0018p\u00112c>EaʒBh~\u000f},s\u0004P\u0000o\u0018ѷ~\u001aPBS+_\n-J>Waa-z\rK\u00065Eʅ\u0018ԉRO\u0003\u001cr[\u0016a:\f(\fPn@\u000bѡ@i\u0006\u0013l\u0019\u0002?Y^1R1\u001e(\f7M\rt\u0012#k\u00072\u0017Y\u001fܡISҗ5N,%dtCGTP\f\b()-~MiHk\u0014Nf}\u0017$\t2|JJ\u0018d*\u0018o݂ǛkU{5A\\\b4Ȋ86I!vVrkH}|\u0007\u001fBh\u0003\u0003J\u000fi\u000f\"Um\u0001CP:\u0010R\u0014af?\fK\u0012**X*3\u00052E!Jp\u0014\u0018uB,3\u0018,$v\u0007\u001evj\t\u0005\u001b\b0-啩S M-79(k-ɉO;OB„#s`5$,vx\u0019{y\u000b>N%!21It`\\\f_\u0004Ղ\u000b \u0019t{54O\bJc=P%f\u0019+>5b\u001fʗ*XSr[ޒu\t{\u0018\bԁ*\u0010\u001a\u0007CDROm0Pl\u0012!_\u0010IRpC\tZ?\t\u000buKҍzjkX9kD+:Ѡ՘\u0013\u001c<׎1x\u0000Rd\u0013LQ7JtT\\+V\u001d#uUؒCOHteм.5\u001b1S\u001eZ\u0007ś\u0019aZE}|@xS4\fӛ\u0011RUqoQ͔2*b@\u0017j\u0013\u0014>uQ\u0013\t\u0013Q\u0017\u0011hp\u0011vQ}$\u0002]JO-\u0000#3\u0013.y\u001c\u000fL@xxuY\nL!ZJm$m݊?e:#.\u0013:y\rP4El\u0002\u0015͢V\rH\u0001\u001b\u0007CEF\u0006\u0012U10M et2L墯eTʘӁi\u0016yǜ\\q,:\u0012-I(J\\\u000be\\8IOe@)\u00179A6t+\u00042g#)gZ\u0018O\u000e0j\bBτ\bM|\u0001Mc9OFiO.\u000527Fe\u0004ę+i\u0012~fF\u0011v]\u0002\bBb\u00196&ߟy{ѐ\u000et\"ZM\u0019k<\t5\u0011{@\u0011 \u001b7Y\u0017Z&wK2ZuqNTj\u000f5:l\f?|BGDpiW2\u001d5Y^[}8:N?đu\u0013K\":C\u0013\u001el(]F\u0011jfuʪXY'sE\u001cjK/R!\ffa9E\u001c1\u0015\u001d\u001eiAGrs,\u0004Q15r81&B\u0006CI\u001b{xT\u001cM:@RWp8R\\:9t8z\u0002@!Z\u0018f\"@b(\u000f9\n:\u001dQ\u001a&\u0001)st(\u0019*\u0015\u001b9\u0010*SMe?rG26YXK\u0002gl4xH2gl\u0002a\u0013J06\u0007`X̑7BG_#h\u0000\u001a\u0010rG&\u001ee>\\.#nF\u0012m\"E9-\u000bsd5\bm\u0016M%\u001ba&NŲ>E\u001dE0Qr2\u0004TY\u0005µ\tvwtO]\nPuGN\b.I\u001d\u0015|X\u0014\u0001-3)UdeG\bhIjm5Seq&_ۚS*=\u0001;\u0002B+ysʛ*-\u00059:l\u0007s$24~\u0000\u001c65\u001c`L^b:^鈷vԮ6\u001f@9\u001fA㤁oR/I\u0000\u001cƐj;AJۯǸ5\u0015tgIahurm̜Ej\"v!̄w\n\u0007ÆUM\u000b\u00020\u0011W:blriU\f\u0014I\u001bh⎄\u0007wqs.S8\t\u001e\u001c[Z?䥟\fK\u00002\u0000Đ@\u0002\u001a[f@}noRk8*t\u0017J;}D(dcO\\/ǽ\fsǜi{0Ok JhvL`qI;:%%5P=ءDz\u001dHrBUZ=Y|\u00059A\u0004/1N0\\_%\u0011V%Nb,@B!ZU*?utd*\u0016mK4\u0012\"n5_\u0007\u0004zOG5'-KѺ)\u0018\u0019}@nz4g$\u0007(?MPc?u:3G1?O\fK EԵ$\"vu?\u001d\u000e!urz\\\\\u001f\r.TҚ&MQ.]\u0002LC؇z\u001b%\u0004OCc\"j.|\u0006\b\u0007\u001aTiZ9Coo\fݗ?2L.%,m6+s&K\u0016v\u001aQK/]Dy64tX\r\u001a\"\u0019h.\bd\u001d:%k$\fOL\u0006x&o8t\u0012 t;j\u001f@M\u0005i&jym?(Ү^:h/dO'|\u0005y'\u0001\u0004)Kӌi \u0000|Zx\u0015f,&KA8vj!:'RgeC{Mtl\u0007T^*Q\u0000Cm\u0016\u001fpf>__\t=\u0019\u000b%`U+-]J\u000bhTAX^\u0013,g28n\u0001I8-A\u0016\u0010~4ʤ\u001b3\u0012YS7XNZy?7M|Q_%W\u001a0F%KBd7Ow\tV'L,U\u001d֟Җւq*fJ%\u001font\u0000%߀\\Ch)\u0004z<&.\u0007:4 O%]rtҲ̥\\IvWr\u000b\u0011D\u0013}_R\u0006\u000b\u000e\u0015\u0001,\u001f:;+\r\u0010\t>WΜ%sa*#\u000eD,\u0000\u0011\u00060\u001eM-~y\u0010M2\u0004͵Om[!o+_\r47s]b\u0019О\bo)\u0003\rh\u0001\\`KцLQ\u0007a\u001aՙx\u0015>I}y/~j\u0013~\u0015Q\u00009II!%*٥\u001d˩\u000e$g+kZ\u0013$X=\u0018\tn5%\u000f#\u000fa%˞L,4\u0000R4ث\u0007n\u0018\\JٔG4\u001fqtg\u001f-ᨤ>s\u0015䲉rq6SkZ@ԭ 6\u001bl\u000eOT\u001ew~͂W%\u0003%LR@`\u001a\u0003bQs\u000fdl@1z\u00061QduL\tE\u001a2a\u0017\u0018\u0014ա\u001ar-Z\u001a$˄yLj\u0016q&+H\b=g]\tU\u001db\u0013J\u0012O!&`+n\u001cJ*yy[ɾR(\u0014\u0003BP\u00173~|Mc\u0019\u0012\u0016k\u000f|\bnf\"\u001b7Ŏ}Ӭ\u0006\bN\u0004bJj\u0001;QJXSXc&\u0007Xqy9I탆,a16 MqNaE\u001cnnp\nt}5=\u0014kw\u001cFS\u0014l3Nqto7Ԧi\u0011E1\u001cx:Q\u0007}8\u001dm3?+iqS\u0014\u000fo\b]\u0014y\u0002\u001a3ӣhoʜG9'-H=ɒRQ\\Pk\nMXRTOMJ~38)N\u0016CVeꚮ\u0015\\6\u0019\u0000\u0019}D2)\u0019j'\u0002;i>0\u0000#\u001bT\u0013kƂQ;\u0003Q\u0006HFȶQ2cJ=#U\u0004me\u0011vOeQQ09&\u000e{s\u0000\\ʁ{GoF\r~j'g,@*vOc\u001d7HN\n\u000e=\u0014#n\u001b)2\u0005\u001cD<\u0001%)vO%/ڱP\u001b\u001c*J\u0001oR]%\u0000I5@W؅=\r\fQm<\u0012\u0014Eڊ|1QLbI5[/W-I \u0003\u0004E+F==xAsSA,\u00168!?亷IQ\u0007K,Zqe\f~7\n0mlClJ\u0016(Ys8Y1)ъ:m\n<\tWeS0UOYmԥaG]\u001blAJ[T\u001a_JM%C\u0012)LYg9\u0005=O\u001aSV\beJ:&L[\u0001@J\u0010VrR`\u00178H\u000bn2|,qIwS|\u0018EK.\u0001\u000e\bJ\u001d\u0005.Qg\\LiMJ%Ed7\u0005f\\7ӣ`ޔ7ћs\u0019p\u0017ћb/DTٞ)btDfܑ>H)~8`ClJ\u0003N&\u0002`6t[R6x7%=+\u0012phݷ\u0003ԡ\u0013\u0004jP\u0007ySFl\td\u0015˗^yM)\u0005CvFOm4ܕƏb\f8Of>\u000f6􆩥R¼\u0011vo*rMh\n'm)P9\u000fEH#q1M\u0015\u0017\n\u0000W)\u001e%e\u00123peM>\tQ#ۉeM$cMcB$\u0000s\u0010mo*޿\u00198TSRP\u001fh%I©/\u0012h孌)\u0011yh4𷞂\u001dw:\u0003j歆x[N%F)D@B\neRuB`2M[Ni,΀\u0010Dr\n{z\u0019[JN,\u0012xЎԶa&\u0018\u0004:1yHKN\u0006\u000f 1ƴׁ8T&9u(GN:r\n\u0015DpT\u000f8:$cS2m\u0017yt,&V ZM\u0016:0i\u000fgz\u000e\t\u000f@\u000e\u0002:9\u0015Қ͠5\u00015x\u0011\u0010\\n\u001a?>߉\u0019\n2ў燞\u001a\u0007\u0016O(Q!MƂ[rj,\r \u001cHN\u001dA\u0006\"$*&y>fq\u0000u{/69-\u0006rQ*nrJ\u001fl@(H(;\u001c\u001c\u0003q.LT\nE\"t!gԼq\u0013\u0007s\u0004MEK#7%oJ\u001a\u0014O9oΛWiB 7\u000f\\e>\u001cmvS\u0003G~C1)\\\u000bjC\u000bN*ce\u0015M$\u0007D\u0001g\u0016\u001d2qϛ0ôTOKuY߂ jKxuCMY\u0012q\u000f\u001d۝TʛtQ ʀFє\u0013xS$YR\u0003\u001b%\u0014\u0018/.µOg75\u0005Ī_W[\u0012M7r09{S\u0016\u001d\u0014Hک\u0001ԇSlMQ&2T{SqZ\u0006ME\u000b#\u0017zS\\\u0005˦70\u001479:o&\bSJDӐ(\u0003)e/'2\"b\u0013\b\u0002Z,AE\u000e8W_\u0018lqs\b85D\u0002\u0015B8z$rO\"pJ>\u001ayhq4ު\u0002q\r8%H^{GS#t;<\u0011\u0002dm±Jm\\\u0006$\u0015bi\u0007X\u0014\r\rǝB\u0007CMl/z\u0007^\u0007\u0010\u0018ymm\u001bpHj\u0014I)<\u0019S\u001aTx\nTH(Fڟ\u00058#\u0018'~=JV=gԆV\bK0\u0011!Y}\u0019SXxb\btOш*\u0000܉DwcR0\tlrN䰹qS(j<\bw+dŸe\u0006YJJrs1G4r.5\u0014{\u0005\u001f\u0001:ex{#\u00033\u0013PM\u001a:e\u001cI&t\n\u0007tz\u0015jp\u0005\u0017\u0012I$uҩYRQ/\u001aarN\u0004KtO\f\u0004SUpvQ\\^dt`ƒiR8\u0011q\u0011'\n8ɷ\u0016B\u000e@ҩ_PNW\u000fP.N=/VU:ݨ.}; S)v΄]bm:\u0005NA`2,a\u0016{\u0005\u001b!S.\u0006q~NvW*Y{Slb\u0017f{N\u001c\u0019%\u0002aNf%ϲv;\u0015\t\nZ׫\u0012\u0012};9eKũ@픻\nB~긺۩\u001a;\"M޶Sb4q&#;o\u0016\u0018?\u00134QSbRx\u001f\u0004\u001ax;ٰT=o\u000b3jԤ8Nlb\u0016\r8ܩ\u0004\u001cn)tckV\"q%0\u0018')S\u0001`SFf{Ӯ,kTӝr\u0015_U6JZwJaSRSD=N\u00032ܩ^9]|Dz\u001d\u0012ܩ질m\b2.g߭!ܩ\u0018[\u0013dS=ωtw6m\u0011\u0012xTiaO:ݝ8\u000bև\u000bNq:)V8S\u0010d\u0001'bwHr2}\u0007.N\te\u0001e;6QLi\u0004\u0014@\u0017'ԩw\b$8*&^\u001en:\u0017ny\u0004XO{\u0005O\bEw{\u001c\u000fsйwz\u0005;u\u001f8k(^Th\u0016\u0002\u0012WNMj\u000f\u001eB-)p\\E(\u0003ؽSl}\u001b\u001d\u000b\u000bjS9CK\b)/$\rݩ\n]v)B\u0002aK\u0007\u0012)\fELgwU\u001bmTw\n\"p\\sx\u0013)P2Eus\u0017\u0006S}x\u000eSuz.\bofݩ\r\u0015N\u0005//.N)\u000e÷Sj9\t,g2\u0011!Z+^V۩J)Q22@\"3\u0002qzd\t\rT\thF7\u0005yD\u001e\u001b\u000f\u0006մS!-];UT\u0003v2\u0005\u001bZ\u00120vj\u001e\u0010+%dulҒ#>\u0019)\npP\u000eBSsgg6mZu5\u0010\"\\vjh\u0007h\n)J;5P\u0002x6\u0004\")\u000bYQ_`4\u0012\u0003{\br*S\u0017\u001fd\u000e;J\r/ڪ1xxn<\u0015Jq:4\u0007\u001e\u0013PH\\S\u0015\u0015B!3JY\u0013\u0017ɋ_S\u00026DR~$?1\b)-\u0006$˟\u0012wt{OOf \tM#\u0011K=\u000b\u0016&M9\n'\u001c>1\r!\u001e?XNYSfIiB\u0002\u000eQB/\n\u0004\u00111>Ťm>\u0010L*\u00054\u001a\u000e'M4qB\bgx{`CKMpT$fV8,|\u0002\u0019=H:AE\u0012x\u0015Scx\nPL\u0012lB\b\u0010f&ZΙ^\rczarؗ3\u0004\u0007-\u0012B~)K\u0006DOY'o8|v?\\)!Q7=p\u0004\u00061a\u00162͈(%ĥS}E\u001f \tQ\u0011)[Q0AF\u001aџ\nE\n)\u001b*qT<\bjJfR>\u0017f\u0015\u0014T3$s\u0004Qx\u00183\u000b~UK*\u0017A\u00069Yeyvr,\u0015$_;\fWJl㸜Z> +\u000f\u000f\u001fQs>h\r.F )\u001fʰ\u0019`*P~h\u0010U\u001b3\fSӲ-ABcr\b?~M\u0011\u0019a7*pMᓂd6b'\u001f![ڱZX\u0012\\ǜ!tAB\u0011IT:_*A:3ğm\fuYx\fj\b\u001fmh\u001f\u001fϼŋ?m'E\u0014S\u001b\u001d=t\u0016~!aÿZ\u0019\f:\u0005][\u0018t?\f'[?0\u0006M@Z\u001a|\u001d?JVQgJN'D\u0018\tZ\u001f4=ؿ\u0018\f\u0006Q\u0010\u001fEC>\u001b\u001f3BO\u0016\u000e\u0011lMImd7/z2\u001babP{\u0013JnO(棧}\fN\u0019D\u0019Yh!3?77\u000f8ӄ\b5!\u000f\b\u0012/\u0004?!ke߿uR؟rzA'\u000fw\u00189ӧ\u0004\u0006yTdHCs3/\u0019s1gA\u001e`h\f1\u001a1DN\u001fo.g\u001a谯1:㹜r!Tl|\tA˄\u0004\f%lPo\u001f\u0019\u0010-2^K[q\"Otf9 h\u001eFiR+\"\f\u001f\u0016JR%[Z\u001aW]S\u0006_x\u001fg\u000f\u00143H\u00142TN\u0006\"H\u0019S\u000e3(J\u000f\u001d`\tJ\u0014x{\bq\r!vNe\u001bg.3ͻ\u0018\"\nF3m0ڦ[Y1\u0012GWOL\u0010a\u001fSM?ű3\u001a8!\u00186kf\u0011J$h2s$2\u001a3\u0019IN\u0013+\u0012\u0013 E\fHL\u00146-y\u0010C\u000b]\u0014AϷF1\u000b?f`Pay\u0004?\u000e\u0006Mt/bdͫF4o\nQ#.$*9Dꅩ\u0010P\u0017S4t\u001awwB3\u000ek7lM:dMЋܳp2j\u001c&F\tFxeJ0\u0016\u001e\u0016b\u0006V\f\u0019W=X)I\u000eg/\\\u001bS\u0013R*ʖ>.|d7.b塢g}GUb+ˋ\f\u000ber:\u0010\u001a(!oT~D'S\b>\buK\u0010\t\f\n3\u000bP'\\\u001eqV[\u0014\fePb`!?\u0005?iY53\u000eOasL\u000f\u001d+aȔt?<̌؞_ƠB\tor|1(pQ.\u001a3n1nyP\u0003\u001ffA\u0012\u001d[h;\u000ea6\u00143(BsD\u0010*Kh,~\u0018E!XΏ<\u0019\u001e_!\u0019ULJg| \u0010j>\u0010r;\u000fǧϰ!z\u0006˷iOuԏC\t*!\tii6;\"DDn\u0000x\\|(\u0012{E\u00037\u0014z$yV\u001b\u0000\u0013\u0016p\u0018\b\u0000\u0002\u0001p@l\u0016\u0007\u0014\u0000\ty,\u0016`\u000e\u0006\b\u0010\n\u0006\u001a@X#Q\t\u0000 \b@@@\u0000\u0000\u0000l}2BT碀Z\u001fb\u0019,\u000eZK+c(eQ9#a'x:[[y)JBe\u0013i)\fcF\u0000\\VW0ƙƤ\u0010wt\u0010\u001ceqI(\u000b'X3\u0013\r,\u001amSOXb\u00037\u0017\u0012\u001b\t8Y\u0018lnedKyɾQpO&L\u0016'L\u001648L{}Ҧd^Ԩ,N5YK\u0006g:L\u0016]\u001fwĒ\u0005E^\\8A\u0016\b+:\u00003Y\u001cm1)L\u0016f`+Hɂ7E\u0010!7E(1>ڡ&\u000b\"L\u00164Yt;\u0002]ɢn\u0004\u0000$yj\bj&\u000b'\u001bp-c/6Y0]aŠ&qdAT'\u000bd_%)t}F\u0018HEҡ0.(\u000bU2S>n\rk\u0005\u000e!e\u0011t}yţ'eQ\u0016׆N\f8\u0013y}\u0010e\u000b\u0000\u0010]5\u0005\u0011\u001bm&\u001ae1@lnϢ,*\teA\u0005\u0017O\u0006epSa3CY\u0003\t2i[Q\u0016K\u0013]_\u0010_{\u0005͟ήυ0=\u0011-3\u0004\u0003b\u001ft\b\u0003\u000f%΋\u0005\u00059,l(ڊp>\u001e\u0002\u0003\u0002}3'`˦PQ\u0016\u0018 M8C\u001e[fE\u0014R\u0016ӎGY,Eو!\u001eRgFYb}o6Q\u0016\u000f\u0002\u0003Iև\u0014SV~?\u0000,\u001a,o*'\u001b\"MY\u001cA\u0010S\u001fjbꜲ\b4\t 돶\u0001ﶗœ'Ȩ,ﲯ\f\u0002Z\u0019\"%\u0015[\u00052Y<\u001fۚ\u0010\bS9\u001036%}\u001e*P\u0016'/٣\nf\u0000,\u000b]{@+\b\u0002\u0016.qs?}ʂ+P\u0000Bo|:ATL,\u001cD.Pc4\u0007X#nUY$r,P\u0017(]\u0013+\u000b\u0017\u001cfͶ\u0014\u000b\u0007i\u001ePJʂz}w+~5vЍeveam\u0015\u001d\u0005\u0007C\u0015\u0005D`\u0003_Y鎼'\rf!\u0010{\u001f}boWp8DeuĶ㕅o?DsW(\u0010\u001f)о@k\u0005!\u0002\u0006ze\u0011A\u0019?JX8O~\u0006h\u0016lN~V\t\u001cUp_YL}¢5\t\u0018Ppt]PxJ8ӯ>E\\T\u0006\u0010l{X\n)\u0005UN2OE2ʂ\\\u0001eEȅ+TD\u0006e\u001fg}&\u001b_Oe\u0018}e\u0002L G~ڃ5W\u0004d+;pїǯ,\u001aLܓn\u000f o0}E\u0018\n.)\u0004w-\te1\u0010|#({P(G\u0018\"\u0005\n\u001a- %ߧFW\f\bI.P%\u0011_\u0001\u001a\u0000X\u0016W'P2M\u001d\"0\u0010\u001e9h,QF0\u0012t\u0002\u0002\u0000\n\\b+I\u0014e\bc̙!x~l+w2S\u0000\\,\u000bܝ-\nښ>2nyW7\u0004zc^x,\u000byq\u0019#&B,t=6\u001fe\u0013T\u0018V:p)>ve/,r7\u0011bf\u0001]>\u0016\u0018&m/ZY\u0016Qr\u000bly*Għj\u0011\u0004X\u001662\u001brDz(epX}\f]Hab/sbħ\u00142\u0002)+\\Jo\u0016וe1\u001e\u0001myW\b%(+0e񳅠Lmk\u0002dYxs\n#\n\u0010w\r/a%Vi,\u000bV-\u0010k\u001af*մ|-^+h\u001fݡ#V\u001be1k%-@$$=\u0019\u0015ZB(p5m\u001a\rh\u0010JV\u001e\b\u00110L0l\u0006\u0012\\,\u0007۞.|U,۵,](\u001c\u00168r,^\u001bԢ\u0000cY4_\u0005+Ų 2IG\u001c[%(yf`uwHq\u0001!l\u001bW*r\u00115p\u0014\u001b\"X._\u0015qa\u0017\u0013\u0014Qȇ\u0015,2:\u0011E\u001d\u0003B\nЙk/Xuu\f\u00040Gh\n7JpM\u0003ow\u0012\u0001\u0013G\tFQE\b\u0002\f6R_Ϩ\u0015f]x-|X!t\u0003ۻ+\u001b,#k\tO\u0015\u0002.\u0002m£\u0004?ҕ.\u001aYկۏ߹`P\t\u0018\u0006Tx\u001a?,\u0006`Z˜7Qx\bQss\u0004eW\f,\b\u0002Hóy0Lʼn\u0002#V%ɠ1\u0004\u00076\u0019!-Bp7\u0006\u000etS5^y\u0016@D:\t\u0003W\u0016c7Vҳnxš,\u001e#DrW\u0016\u001eӆۯ.\u0019fR`YpO\u0014w%U\u0019c:17ŒW\u0000A@\u000bs0\u0014W\u0016\u00186FW\u0016Xfk#w+\u000bVq\u0016ze!\u0001? Pf@\u0018\u0006#\u001aӓI']Y8(%x_\u0001\u000250\u0019\u0001hyИnL\u000ep]-C\f\u0002E/Lұ,lu\u0000K\u001eװ²\b:\u0013\u0001~R\rXeW\u0001\u0010YE\t,>\u00148}fxELkuP\u000eE\u0000x\u0003\\kSz[Qò\u0018\u0015\u00061`)6U2\u0004\u0005c{;\u00169\u0010Ԃ\u0014`j\u000b˂q\u0001B\u0015Z,s\r4|\u000e6Du\u0014UaY\u0000\u0016SB\u0011f\nX+ҨTVM]>\rM\u0005@?T\u0015X\u0016\u0003>3adS5]5H²P6`Yз$tE[g\u0017,Dv\u0012*3]o\\!Z\u0006\u0014\\\u0012\",+xRh~7.˅\u001d^YL\u001fU}\\A|e!/\u0011Pƣ,\"|20\fc\u001eW\u0016.V\u0015Y\u0015-'y \u001f\u0006\u000eR\u00149\u001cO\u0013\u000b0<,YC\u0007&\u0012ʣNX\u0016D-\u0012AP\u0003.`t\u0001ZBɥ+\u0017kQ\"\u0005IgXf£\\ %>`\t\u001f*9,\u000be~$F9(\u00182dZ$reC7yUmMK\u000fQP@,,B\t4uDz`\b}ڂx<\u001f<0\u0010@;,,OAnmS{s[2\u0016MuKtVaoI\u000fbd%=Z\u0013\u0014t`X\u0016!naY`\u001ah\f\u001b\"\u0019,CjP+P\u0000(C\u000bЯ{\u0014J\u0003\nd䐕 \"P6`?X\u00163\u000f\\?\u0015uu\u0000b4\u0010REP׀BHǐ\u001f,Q|x/lր\u000eX\u0016!,V\nIo\"/*\t\"\u0007Uo\"e8taYX\u000b/[W\u0016٧\u001eW\u0016\u001cџuJ\u0000\n<ƥn\nò'w\t煊_Y=\u001d'\u000fhVȪBua\nv\b핅\u001dGZtϲs^^YjRiO_\t_@?T\u0000Tb#j'5\t@O\u0018a\u0004I\u0005\u000eW\u0016d|\u001elUCOΨ̕;/Ii\u000eXòx)61,2,^<\f~e\t{e\u0011\u00047'L\u0014/>zz\u0002\u0015\u0011RHv\b i&z\u0018y39a'o\u0002^\u001c8,\u000b+ݳ~o\\/xdɊ#O\u0001/lS?\u0001sv*|S²8&\u0013r\u000eItH,jO\u0003VRlD@&+dxBA\u001b\u0012ŭ=tI\u0000=\u0010\u0005TFEQ\u0016\u001fO貵\u0018\u0000&B\u001b)X\u0014,\u001eAwi\u0013{\u001ez:=xuE\u001aܿ鞒\u001eO\b[i\u0010@,4v9-,~V_e14<\u00014\u001c^Zw\u0002'jS?l\u0015B\t b1?'@Ze8AU?Xea\u001b]\u0018qjU\u00169x\u0015XBL,ؚ\u0018w\u0017\b+\bf,pH}'\bV\u0016ZR\u0004[\u0004YYqd,\u0015!,2c`iMO+\u0015\\+\u000b\u0012sZ:lW\u0016\u0011]46tp\n%yt~+r(pю\u0018\u0012\bd4me(@\u000f//r+\u000b-\u0000\u0018#\u000e1\u0004CJ`v\u0000ͩ\n\u000f\u0016\u0016F\u0015\u0000=\u0002|_e\u001b\"\t\u001cl,B̶\u000foIB',\t\u0007R*h#x{\u001e\tEH=QB|.a\u000f\u0018Ba\u0010\u0010VY\u000b)HE\u0002\u0015Mγ6;4\u0007fROZ;l;w&6%:$*n\u001b0n\u0004z>BFu30GTYFj$?\u001a:\u0002-8n:bʸNL\u001bG \u0013>B\u0014J\"so^{feS}9Q>2\u0012O&a\b3us\bu>B6X\u0005Cm*/t~Q'\u0015yw|\u000b\u0001\u001b{\u0003\b-hN^\u001f[\u000fK@o2\u001e\u0004\rG\u0015^6\u0013AI%޸\u001dcPIٷ\u000e\u0013q)a^\u0018d\u0014e\u0017\u001cPt}\bƼՓEY\u0000lG0wp*,`-#\u0004Ax9MJMI~G(\u000b'@~uD/8?\u0012p!IY04\u0010\u0014;M\u0011q\u0003#(\u0012\bt߻w\u0004\u000e{\rp\bTʢKz\f\f\u0012&VH196I\u001eA3\trʰ\u0013\u00148\\AS\u0016ά~[p\u0004!\b\u0004hF1)t\u001d3kLY؊\u0014wS\u0013t\bA\n}\n))\u000b\u0010?]R\u00169m\u0015\u000f\t,Fb\u0016$]1R\u0016d\"CXhlA\u001d0}^\u0001\u0016a\u0000HY0F\u00174\u001e\u0001iL'#\u0019GY\bB&zE?8p\u000e\u0003\"\u0010Aw'в*B\u001aPu$kpUbQ\u00164@޼*O#\"-WE(w*Bi\u0017\u0011Hx*B\u001foA\u0017*¹oǂ\u0004&d:Կ=:\u0010e+\t𱍧`m2\u0005J\u001f40H\\U\u0004O\u0012F__~UES)|‰%R̦q➗ѱP\u00161,tTb1,0Q&,wB;*\u0000U\u0007\u0019GY#PȖQ[v@\u0011ڿ+I$\u0016#䓲3\u001a)Ѓ\u0007Ѓ'>BbCh4\u000f褦\u0017%/j@\u0011\u001aὖ\u000eAV\u0002\u0001.\r1BͱA-\u000b0hޔTIB;-eѶ\u0018\u0007\u001f䈂\u0005Y⿱F@\u000bB5PKY\u00184\u0011P]{\bQY)\u001eO,\u0016\u001aR\u0002E\u0010|o\t\u0002ԻU\b\u001e6}/'@\u0011\u001b\u0005,pQu8b\u0000\u0000}\"S\u0016IJ*úd\u0005,(HDPʢnHP\u000b\u001e,U)\u000b\u00159Ϟs#I%,W\u001axd7\u0002\f\u001b`J\u0004R4bP\u0017*(6\u001f DY\f>r0wHu\u0016\u0016X,\u000e\u001a\u000evNQV\u0005 !з|:9dэ\u001aJة$\u001e`X=i'\u000eydџ4n\u0002\u0014i\u0001~ɢ|^\n1oe\u0011J(A9VOzXz\u0019l\fˋI:YəzJZfCȰ%\\$\u001a6\u0003ي`B\u001d|8\"aCL\u0016Ć[\u00014O8L\u0016t\u0001/\u0002Q\u0015ٓT8~&A^L\u0016N\u0011ƫ@\u001e}\u0006[\u0006ہ@c*luOTaUv\u00016\\\u0016Ņ\u001e\u0015\t; A\u001a\u001d\u0016TM\u0016U\u0002dPW#p]\rňc\u0017;+4VdaK'{3\u0014\u0005\u0012b\u0019M0\"U\u00058\u0017R],ɂS\\ve؞na)\u0002dgm٢ھ\u0003|Hв\u0007:.g\u0005v٤\u0017Ehf\u0019ȭ\u00119\u0007.\u0013!\u0016$T?TjjXݥ1\u000b%s\u0016f/A\u0015\u0019TdeVvZ'\u0003\u0012x4\u000b\u0004B\u00179da6:8ɥ\u0004[vJP\u0016B[ oRzn;0\\W0=\u0014KKg-\u0012Snè؃η%f\u0018)0\u00158(^@ޟn\u0004}:R\u0000\u0003F\u001cq\u000edz2\u0010`\u0011e\u0007VARz\u0007Aw\u0019s\b7\tuʺ\u0012?edj#\u000e\fj-,,s|ZH%\u0015\u0007R՞\u0006\u0014\ne{˝@\u0018QLG7\bG?O^ј\u0016*F:oP\u0016_(q\u0004H\u0006g\t_X\u0012\u0003\u001b7\u001b\u0000Pf4y%@\u0004O::S1\u000e,!ޠ`\t'u E\u001b(ZyJcx„WDrC@Y{%=,AC\u001f\u0007C\u0016&65c[F `Ҏ9|u_\u0017>\u0014o0AV~\\><_iAYlZfw\u0001\u001b8l-.ϊAYdkM‚@uZ\rOq3TeMH\\w(WF73Xݤ\u001f7@\u0014FK\u0005\u0006BY[)c\"-f%\u0007\u0007*3(JK\u0012\u0018C3\u000fNn0\u0019T|a/U4QUɒQJ8\u001b\u001d uQ~~p\u001bX\u0013Q\u0016}i\u0000\"\"\n좞2\u0006Ù\u0003\u0010nPH5AŹ&Q\u0016L\u001d\u0010dlE#⋲Q\u0016&\u0018,t\u0012decH3\u0015\u001fe!l\u0013d\u0014np\u0005\rH? \u001d\f\u001a#W/CaD9Q\r:\t\u000f\u0003\u0018eK{\u000e \u001b'G,\u001e\u0000Gԧ\u000eB\u0005ĭ\u001b\u001e!a,\f\u000e:,\u0018\u0001\u0013#\n,\u0005[ٟ,|)\u0016X\u000ft\u001f̝0˜l\u001f\u00061bD\u00018\u0000h?:q\u0000pCY(1+F\b.ygtn@\u0003g\"x\u0017}b\u0001GSQ0\by\u0017ڵЗ̐c=ĮB\u001aXNA7ȵ\u0017\u0015\u001a\u0019UÃ\u0015yk\tH3ţԂò=~3ʢ\u0017\u0013ea{>`v,\u001bm\u0006\"&>JxwFxa\fU\u00178\u0006JI7B?\u0013%ʂ\u001f|E{\u0014\u0011eA^Zb\u00160\u0011PUCpQ\u0016\u0014zz\u0006G\u000byn\u0010R^s6K[!+P\u0016aqg\u0010\\h&ϴeF`\u001cRAY^['\u0010!z\u000e^l͌h_4}Š,\">H\\p g7\u0018\u0015\u0000`>\u0016]5ϱSx/4\u0005Xn\u001d\u0005\u0001,b\u0001Ă0XoX`z\u0010X`>\u001c,\u0001\u001dd0X`\u0001\u0001\u000b\u0010\b\n^ag`S\nW>>zE++\u0010WњdN1\\(0r[O`esE\u0015xM`gq\u0002c+& ;[1k\u0002^+V\u0000}\u0011 I\u0002c\u0016\u0018\u0013\u0018Y\u0001f(+r/|c\u0015\f+\u0003+pH`*d\u0007UE`d\u0003\u001bv{f\u0011Y籪jX\u0005*bUPU\\\u0002}!K\u0015\u0010\u0007F\u001bUнLB\n$ɩ0\u000f0!b`*\u0014$/0\u0013P*E%R\u0011wT,_'\u0019\u0015\u0012\u0018l\u0017\u001a\u001bN\u0014=T0Sàw\u0016a@\u00056\u0007맀??\u0005ԁ\u0001>\u0005\\)\u001c;\u0005:E:+\u0003\u001a\u0014\u001f\u001dؗS8SO8E\u0004\u0002榐Uu\u000b\u0014\u0017ЉӁu\u0006\u0011;)\u000e,Lj\u0007\u0006A\u00028C\u001bXqD0$\"GQ7\u0014Bo\u0014\u001bߥՁHu`-\u0005m,t\u0007퉄y{&\u0016R0nRp=v$ĸ\u0001Թu%)t\u0010/\u0018V\u0014b܍L!\u0005\u0014(0\fG9\u001b'\u0004(:YFA\n\u001f,S\u0014\b\u0004$\u00140c5ҧ\u001aj\u0018y6w4&cAw\u001d5\u000f\u001cLc_>^eB@v>\u0012\bc\t\u0005&#\u001c%F\u001bL&\u0014)${HK[nd$3\u0000\u000b\u0007BP\bn\u001bkJ?m\u0018A\u00012: qNE\u0006/F)(\u0018v\u0007ζJw̺\u0013\u0014\tƾWlB\bWFe\u0000)<_j\u0019e4]2\u0003fFHI((\u001e%f\u0004Ŵ1\u0013\"YWkI\n̺4,j6HZ3\\6\u0013KP\\SV`\u0002\u0002~&(Bv3)A6pI\u0013\u0014dbdkf͚\u0017'5JUݜ\u0013\u00144f\u0007IM&͜I\u001dh>\u0019&\u0012\u001c\u0014\u0014Z\u001bh\u0016H3Ί\u00056.>Aح\u00191\u0000f\rle\u0014\u0014Xv3׭T>Q\u0005\u0005 Y\u0002R YP\u0014õw3l\u0013+(\u001e\u0003k&H\r\u0014\u0007f8\u000e\u0002l\u001dXvc7OПZ?QLG\t\u0019\tP'jO\f\u001d\u0000\u001b4z\u0016=\u0001c<\u0001,u0S3a\u0016O3yL(+g\u0000)g./L$\t'21\u00020J'cb^\u0006b\u0002K΀\u000b\u0013dr&\u001dLX.0KK(Y܀lK\fE\\\u0012@%%ƺ.!\\\u0002\u0013g}qt(θ\u0004LUҖ\u0013llZ\u001dZ\u000e<\u001eK`\u0019dXW\u0002o\u0012ӵ\u0012r:3\ti7GwV\u0006\\'>d\u0018*gnP%\f:*\u0001F\u0011*;mM\t=\bK\t\u0019\u0015)A<\u0013(!,yFgB\tly\u0002\u0010'w\u0012[$\bóD\u0004$+\u001bL‹Kb<^I\u00002%qAt\u0010X\f϶\f\u000fuF\f\"G$9X3&RI\"\u0010쬅\f9``)m8k\u0001\u0011f\"q~8\u0003(eO#nDA g~~D)q֩\u0015:3~DM\b\rd}9\u00073\u0006я`\u001f\b>s\u0016\t̙\rll\u001e1\u001aD1\u0002`H\u0017F}\u000bE\u0001#\u0018/i||\u0011\"s]L1\"\u0010ei[\u0004KE\bb\u001a]\u0016a\"f\u0015[\b\b4\b`\"9\u0014~=\"\u0014\u0016Eps\u0012\u0014W\u0012i'\"\t'3\u00114K\u0004Ч%U\"@1BcI\u0004B\"s%G\u0004ֆ\u0011A0DD=DjU\bNRmL!\"\u0016D \\P@\u0004Y.I+!x\u001ebdW!$`C y\u0007X\r9\u001etCa6\u001b\u001c}0\u0010VVCkkjl\u001a\f\r\u0001q-\u001f\u001bczn\u00104\f!Xǹ\u0010~BB\u000b\u0016+^{X!PB\u0010gזSGQ\u0000\u0002]\u0003\u0010\u0010x5\u0012A\u0010q\bk\u0010DDZ>\bk? f\u000fgA\u0010%\u0007#n72i\u0010\nۉ\u0006lB T'6\u0017\u0004\u0004F}A96g-\b@K6x\u0014\u0004Ae 4ld$\blf\u0010A?t\u0015$fg,>x<ץ}؅!f0$\u0014b@p\u0005@(\u000f\u000f\"fA\u0002gqckd\u0018CZeCs2\u0002\u0010\u001cA?\u0005g\u001c280nGg\u0013}@J\u0014[\u0000-n\rK#68Wk\u0004\u0018)?Swy+k8a\u00197j\\BэC=$\u001fpC\n\u001eG\u001a|\u001cl!\u00029僻\u001e\u0018\u0003R7Ю\u000f88E%9O%w\\\u0004\u0001(GRN}X\u000f\u000e9\u000f&/,\u0017\u001dr^\f\\,'\n!\u0007CRxH>(!G$K_sĜX$+#A*\u000f9\u0002\u001d\u0019q&\u0006CLd\u001f\u001a\u00122\u0017% 2\u0007|1̭և\u0010Rk\u0019\u0001a]ch9S\u0000;B=vaL-N3\u000fZ@\u0003\u0007sL>8%\u001f\u0000w\u0013X\u0012\\\u0005E<͘6\u0013ů`Q\u0016|إr\u0007ف\u000f\rpLg\u0007炭{ r!I+g\u001ex=\u0010_r\n\u0019|\u000frg\u0000ޝiZx1\u001eBaCi!bF\u001eNh\u000e\u0010{U]\u000flY\u0017\u001do;\\\u0003D=͹;#=$u\u001e\u001c\u0007.;\u000f\u0017s\u0003~y\u0005t\u0007\u0011@)tsCǠ<\u0007{x8:\u0003 ]A+nC\u000e xh/\u00054G|\u0010\u000fx\u0017\u001e\u001c<\\t\u0002\u000fQ\u000eȝ\u0012.\u000eR\u001df;oj;`+錵$h[;l.\u0006j\u0017p@\u0003Qz\t\u0019yu\u0010AI\u000eL^I\u0007:Z:u\u000e:MHgԁDuWyρ:\u000e(\u0019`h\u0010t\u0019:l\u0007:&?\u0007t\u001c\u001c9\\#;\u001c\\sPϙ\u0015b\u000eg@\u0007$/\u0007\u0012\u0004/\u00054tWU\u000e'8\u0002p$K\u000e#+\t\u001dX骇\u0003uc\u0007qx-c^\u001c!^\u0007\u000e\u0014\u0011ߠk8H\u0001N\u0001\r\u000e\u0012\u001c\t\u001cW)\u0003pHd0#Z\u0019\r[}#S\u0001>+soP7X}\u001c@d\r&\b\u0007oEL\u0012*HI7t\r܀\r$AEM96įm \u001994z^\u0011{\u0019b\u001b\u0002M0XB6\u0014.\u001dmбtSAO:lHr\u0005+\u000b\u0006'6\u00146X:>`\u00031KאDw\r\u001aRukBa\by\u000f.k@ j5\u0014xz\u001a^\u001a8\u0004UC\u001b5t\b5L$\u001d\u0001\fs\u001a.~<(\n&B oN\u00124\u00061#\rף'=h\bÏ߈j44Dh#hM\u0006+}3Z:ҞAw3ܘnΐ\u0001t:sa}3\u0003$\u0010k\u0006\u001cJM3[WUYxQ2$\u0016P\\y\u0019\"g\u0013\f2uWD]2@զ\f|D\f\u0013]f[aG3*;\r\u0019\\ $C=2@r]Q\\`N΃cXc\bv5\u001eCˬ\u0007\u001eCn7fm1HWK_Rfk\fz\u000e5cXYb\fP]ŐrGb>wU\f\u001cu7D1dL\fmc;-\n\u0010&v0q\u001d\u0006\tn\rI5a\b+Z\u0018€Ow(\t\u0003n\u0003=\u0010\u0006;S\u0007!n00vg\u000bgwa\\\u0000\u0010\u0006/;2\b\u0003nȫ;1֝vf$>.00L?E\t\u0005)\b\u0019:H7_\u001d\u0005\u0003hZ\u0013\f㻛Z\t3۝S\t\u0017\u0003Cj]\u0006/3/CQ|ճ80<\u0018iB(\u0011xjlu%\u0003v`\u001e#\u001e\u0018ڼ\u000f\f伩y\u0012dCy#\u000b<<\u0011\u0007\u0006\u0013;r*HdQE\u001e\u001c\u0006\u000b\u0017 \\zD\u0003\u0003WK\r\fDN\u001a\u0018 \"|\u000ftG75g=@\bU#K\u001c\r\u0005\u0005=\u0015CT~'{/.AtZ<3\u0006A\u0007\u000f>V\u0003CL~\u0017:@\u0011\u0001N\u0017\u0011m0;S\u001aLؖ\u0015_l\u000e/͟`H\bWD\u0013\u0002\u0003\u0019\u0003\u0006\u0003\u0018V/廉kR_}\u0017./\u00024^ vOɲ⿞*AWBGAGF/\u0011zn\u0017\u0013(\u000b\u001e\u0005=.|]qy\bo6\u0002\b]P\u0018/RHM+\u0017.o+ra!\u0006#\u0002=\u0000\u0017|\u000f-[PBm\u0001`>_LOJ\u0016\u0002nG\u0016І5\u0000h\u0013\u0016\u0016\u0015-L3g]<\u000bdBo9,ofxU\u0016,>c\u0001sJ\u0016|\u001f\u0004YX@j>|\u0000\u0005j(,`惀\u0005(M+WB|yo)oA0@ͷ\u0015+)Q\n\u001b\u0011Vh\rEXAq\u0015ƔVYd?\u0015\u000b8`\u0005\u0003*\u0010Wir =/\u0010U\u0000~lB{\n\n\u0005``rS3N*-\u0015\u0012\nmT\"QA?\u0002\u0006\u0013!A\u0005:}?\u0005@\u0007\bثw\bHh\nM\u00127|)+\u0007SxY)Xb\"JmR8\u0015\u0003\u0019H\n4!RcG6\n9f>\u0010\u0006R7=[\u0014\u000e|DA6\u0001\u0010\u0005n( ](*wvPK\u0005\u0005\u0007\u0006\n\u0006(xOO\u0003}1}~Op\u000fI-n﯒8x3\u001fe/.uzBE{W=k;*2\u001fHVv\u001eT\t\u001fOϒ&j3_M\u001a|OF\u0002Dl\u0004Xs\u0012#{xS%SCY#Gs‘Q\t>!>s.\\OZWۦ'$=(5\u001d\t-_rR\u00110\u0010b}\u0011o|\r\u000b-*\n\nz«@\u0001U\u001dP9]\u0013>=a*S*\tU|\u0004I\u0005\u0011:\u00071_\u001dma~GzBy\n<\u0001\bH\\x\u0002𵠫N8|\u0003;ͯ\u0013H!7\u0013z:\n\u00068kh~(/\u001eW-Z\tFN|\"\nZG\u0018\u0015\u0004\u0017XhD:\u0004Nwn\u0004\u0013JC\u0010x^r\u0000v\u000eN\u0019>վ._ľP4:a\u0018PO\u000fT\u0013\u0012KCLv`'w\u001a]<ȳIw:*SANH\u0019k\u0010NU4B'\u001c\u0000p\u001d`\u000f\u0012}9NPbnpp\u0002ބH\t,&M\u0018^ܫ\t8M\u0015M@\u0015\u0005VX\")\u00136\"\u0004\u0000q\u0017\u0013t\u000e\u0013T:\u0005\u0013`~\t5%A\u001f滎o1\u001f~u\t^\"\\\u0002T,Xu\u001fJb^\u0010\u0015@C%Jw)\u0001\u001f(\u0001$$|\bC\tP(\u0003\u0004*B\u0012\u00181_@c;\t\u0004\u0004]3\u001ag\u0006\u0012|2\u0012v\u001f\u0003\"\u0017\u0012\u001c9H\u0018-ޏP|/\b#@-|##\u001az8\u0002\u001a\b#FF\u0000\b/\bwY\u0019!HbP\u000eF\u0012\u0011|\u0013o@\u0010\u00072&\u000e\u000e\b©;\u0006\u0011y\u0003B\u0011w\u0005#U[qs@$)\u0019lـKi@\u00112AaERۀ +% >\u0002F]\u0012\u0000G\u0013|>\u0000€O\u0013>\u001f|@%\u001f\\|\u000froؼ\u001fp~\u0011Bb\u0003\u0003'9s\u0001V\u0001\\$\u0003\u0003f-\u001fd\u000fP\u0010>x-\u001d\u001a#|2 {H\u0006\t\u001f?\u001f\u0015h~ϧA[\u0017c\u0017>|c\u0007@\u000f\u000e|\r<:U +\u001e\u0010O)̪n\u0011t'9N{PwߣzȔAY\fhIE9\tGj8xރdeK=V2購\u0007FA䋳\u000fD\u00074\b}>NdAރ\u001eC\u001a==_\u0003~jU\u0007}=p[=.уh<\u000f0B>\u0000D\u0007s!\u000ff\u0006y:;\u0019/\u001e:<@\u0014k\u0003\u0006Gop6`F3\r\u00006X>]\u0003\u001a\u001aPj\u001alH_15\u001fj =;\rG2\ri\u000bJ\u0003[h\u0010r\u0013pY4WLZ\u000fb؏'\u0006l\u0006\u001a\\>\u0003\f\u000f\u0019t`\u0019z3`j\u0006;f\u0006'f\u0000\\\u0019Tu\u0019`j\f\fNe\u0010\u0006`\u00015G\u0006\fc\u0010q}\u0018d>L\u0001\u0004\u0017b\u001e\u0001\u0013E\u0011\u0003Z\u0017\u0001\u0016\u000fa0`U\u00180\u0001\u0001\u0003>\u000b_Ͼ@#\u001a/pR橴z/\u0005ȕi&I_\u0017Fk $}\u0017\u0000`\u0002&d)\u0002T\u0003R \fA\u001bnP\u0017kVa7\u0003\u000f\u001b\u0017*Б\u0000A\u001fJ(\u0019x\u0017l6\u0007.s:qAbJ-.r|9\u0002\u0000\u0017\u0000\u0010\nL\rL\r6u8T04&\\\u0010S\u000bHD\u000b\u0012Bf\u0003*ΈԌ&\"꫇-\u0011\u000bZ\u0001\u0000J\t=b\u0018\u0018?*#\u0017:\u0019\u001a>Z#6#*4|D\u0001\u0012\"@K M\f .9 (N\u0011.\tQitFVXȀ\u0019l4y\u0019=6jnɫx;F`IeV\u001b\u0019@B$/#xzK\u001dQ`H\u0014UE\u0014A\u0010\rSx5\u0011U\u0012wp\u0011\u0005m\u0003\u0002΍! b8btCN\u0011J\u0003\u0014G\u0013*k+)`\u0011q\u000e!놕\u0010uCjF\u0010\u000e)\u0012t\u0000\u000b\n\u0019.\"\rZ;|F;69D&\u00045A#\u000b8xL-i-\u0001+Z= r˹ȎV\u0017Q\nMiF\u0004\u001dY_#n†T\u001d\u0000\u0016\n\u001fzBͭfÈG\u001dyW-#\b\u0011#12#&(p\u0019!熕@\u0001\u0005\u000f-#~\u0003\u001dP˹jN,$t?\"a\u00180lhecطc}e{鷞W_a\u0004ʟ[\u001a\u001c,5M2\u0002#[?֯iOp\\>,u\u001e׻H9~Z72/\u0005\u0011#k\u0017\u001fح\u001aچZeXK߮}\f\u001ee;vg쾳/ί;vOv];u\fðݗ~x~k{t횞mkõ]]}إ7v3Leڵ'k~k\u001fq,\"\u0001\u0014\u0005\r/3\u001dwX\u0019\\r\u001cs^]vmDZa۟yv\u0018O1M5\u001b؍˯]µ\f\f\u000b{چr\u001c?g7k7XmYߍXeY\u001d,]ZiY×_=2\\ײ\r1=$\f˯z8a\u001f;g\u000fom\u001aL~m\u000fs<0^Y vgzgKϟ\\\u001aڻc\rmiWMiئz4/޿~9\n_\u0015\u000fן/WtL{\u001bro˲slzw9gێg\u001f\f>\u0017gz1=\u0015^ui,+^ʰ\\ߍer\u001c^m;~m;v븎k{\u001f]:8eזg8=o\u001cqkkvks\u001c\u0018~a8\u0018]\u0018s\\Ӱgػm\u000bZ~\r5twm{ڶgOǶlӰgvy]{~czoqMtmױ\rv-r\u000fp\\/{ϵiḦt]/qc:~axm/_wc\u001f?i}a\u001b~iov4=~]o_\r4,ïv\u0017ev[vKˮ]/L}~__{vo\u000b\u001b~~k:e+W\u001bۮ=۶=smzZׯ\\Ӷ/l^/\\ޖ+|9~w]\u001fu_ô\u000bo=i9Wkڍ_ٕ\u000fw~8؝\u001f+ϯ=-.M~gW~]a?_ׯLr\u0005{v_X_g~מ_eoҾ~\r2aX6L^ixg]yvg?ׯ=rL{O\u000bo~°>]?]ضm[۰ö۴Ҳʯa=\u001d\u000b\u000b/v\r\rendstream\rendobj\r25 0 obj\r<>stream\r\nl\\۱1=ޝc\u0018vkW\\ϱLs[.|S]m_~m+nr\u001ddzucW׍_7o{?aYv؝+rcەevZ+~eˮ\u001c~㚎8~}mϳmu\u0019DZ:_r\u0005_p\u001dߺm\\ۿ٦}OY5\"T8\u0011zqn%h\u001d\u001cVG\f*옛%\u0018\u0015ΉnN'(ݮ\u0018JX:Uvx݅G\u0011\u0018(\rzXխy[N\u0002.Rv\u0011ӱm݀'X\u0017\u0011jf~L\u0003\b\u0002K VEk\u00055GS\u0014\u001dqPUܲt[bgjK=%pO}SzK[\u0015C§0\u0019]'vKN)J秣\b\u0014=w\u0019\b0i;,'kjλ\u0004\f9%BRYdI.O4s\u0017=g,ܘX\u0016\u0012!dgl∿v:y\u0016)`ʐS\u0002fohI[nH˙ؔzJwty\t+X\u00134d\"[96'vefsjm\r!\u0015\u001aZsK\u001et5\u0012\u0018IhH\u0007\u0011ԉ\u000b%ZfglH,OZD\u0000\u001aZÂ\u0014\r&\u000b\u0002'!@\b;\f\u000e&\u0014YZ\u0003\u0016\u001fXiL@\u001d\u001c\f\r\u001e\u0018\u0014Y+!ZC\"K95h\n±=`H\u0010B3\n\"cC^/!2FTŨ\u0014Q+1%ZMlej{k$bAP\u0011ԁ\u0017\u0019<ޘ\u001bA0\u0019\tYS\u001b\u0007t\f\u0001H@ifH1n0a!D\u000biaE\"i\u001967%VGI&Wt6$\u0000GhJ\f\u001eVE\u0007\u0016R\u0015efDU9ejJ]\u0002&/\u001cVA>R;#&d!\u000fYF)C5eF]\"\u0014&$\u0003\u0004\rȔ{\u0017r@C4ݰ\"RK`HT\u001a\u001d4\"Ip)[9'~!5$AL'L\r9Gp♧Ёb}P݅N֕k\u0018p\byM\u00102\u0018\u0012.%V{=3[%E|IDX<\u001b^7x\\\u0003\u0005vJѤZ\u0014\u0012Oy%\rbu&}c\u0003LyrrH=@I\u00053CSKµԐZN%u\u0017\u001a1\u001aZS`̾؊W\u001c2w\u0019 \\EN\u0016\f9q@Ə\nqA\rQSԦqF莨\u001f\\C?p^\u001dw\u0016u\u0002%\u001dD\u000f!E\u0003+# јj\u0000!Lif\u0000Y\u0015\r\r\tL`\u0006\tk\u0001\u0006d2\u000bjb\u0015AЊ՘Z2/q\u0019\u001bTHU\u000b5GS\u000e9+,Ȍ\tˇa=^50\u0012S%^I\u0002\u000eq\n3k=`3s;L\bebH[fDvd\u0002z@eI\u0003+Ǔl\u0015C\u0005\b:.b\u0006O\u000b)\u0019:p&ncK&.$J̘Zѕ\u0004-\r\u000ec\u0001dC+H\bL\rYY\u001epm\u0019\r8ES\u0012.4Ɔd9K\rȉ\u0002')>~ؐM\u0011s\u0017\u001b!o\u001bP\u000bL_hI\u001df̦Y2\niуdfcP\u000bg*\u0004\u001f\u001a(ia&G\u00114ť\u0012\u0016\u0012\fmy8\u0007=]CZqt)-H1\\bLxe)oWG\bv%\u00104-! 1\u0010,\u0010孢A7DK\fw\t?\b=K[\u0016rP\u001dfkp{Yb\u000b\riCZQ8w\u0010N0/*\u0007Vjg\"V==wZ\u0012WyH]ݠY\u000b2D؅A\rj\u0001\r\u0012@sDM%uٮ؁fS\b-;>R\u0016P5q\u00155yX\u0011\u0001y\u0007wIOPi%3_ˇW;^m%\u0001\bA'%\u00129\u0016hDtv\u000b-\u0000=yqfEQ)&\u0011ny\u0002܎y-y\r\u0002\u0006;I[ϩJLxҨ\r\u0006ۛ[&y\u00199В8\tVR渓{\u001a'\u0004\u001f\u0016`!Q0\u001eD/\u0001\u0017\u0012( ƒ\u0004,5=s\u000b.wVؚy'iN<\u0006'V\u001dby8FS\u0010,;C\b`\u0004 \u0012(@\u0007`b\b\u0002r\t-\f\u0007\u00040`A3\u00121zXIym\bF~[@_6sfejK,\fmh!-4%s/~S;^;B^9e15K>`3-*cs%`\bWq*C[^efKe;g6׃\u0012!2\"XǼaUؚXՍnN{bU\b<^t7y\u0011R7c5GW)x!5q\u0015\tY\u001cOpN,\n\faE$u\u0003*xh\u0010Au\u0003wo>f6sFtIm\t\u0017\u0012\u000b!A\n\u001d)0dBC\u0015=Ԏ$.*x!+2--1\u001dW\u0017,6\u0006wYA\u0015;OŏS\u0007!RWӞ\u001d$Յ\u0012+bU4\"C^in\\c=:S숪uʄ\u001e69\u0015DN\u00044p^\u0003\t[Y\u001cP\u0005Q(~pY\bA(\u0000)%fBS\u000f1\u0004\u0001Q᜺l\u0007xIQAR؎%y\bB5\u001eTDP\f\u001f)kfh.Jd;f3h@U\u0019a\u0007\b\u0002\u0013!+3~*؎\r8AU\u0004!\u0018P\u0011ah\u001a3C3\u0002\u000e\r\u0011S;bqn(2AETE\u0011$d9\u0007;>p\u0004ql\u000472z䎠ve\u000b2w[\u001cS[!Y&I\u0003%L!cC귟2\u000b2:\u0012%s\u00106\u0003oh̄\u001dZDN2\u000f\n;[:f1w\u001dp\u00159ՄGO;\f>q[9ᰩ\"\u000fmu'@gi1\u001a\u0012?!QWhHSpX;FȩDu\u001c\u0018j$\"3]TK9\u0017\u001a\u0012ʵKN4X^A&\u001eCk^el\t:\u0012\u001c/)ƦAr\u0000\thӼwUKV{N}GN\u001d\u0018|fUdHU\u0019N锺\rclGkK{N,\n\u0012\u0011/i+11\u001d4;\u0004&\u0011I#\u0006}S2\u0017\u0006Y\u0016%\"6]Rfu=\u0018\u0019T\u001dS\u000b\u001eX\u000f~N,\u001d~CZmpɩ׼Q\f{n\u0005S\u0004s{\fYeX\u00132+R7r\b\u00112r*\u0011/4}bI;j1Hx\n\u001aB-&hE\\E\r'\u000f\b\u0002E\u0004\u0011\u000b\u0019Z:\f>-35fS9:¦vSf-\u0001\u0004kfS9^⅄/DV\u000f\bY;\u00124pST\u0001L\bw\u0015\u0016/Њp\u0014\u0002\"^Ɍ \u001cTGxvH\u001cc\u0002\u0010Ə\u001a\u0011Ac:K!\u0013(\u0002\u000eQņp\u000fI\u0019]mtGW\u001d$V\u0007D\"^BN\f\u001f/\r #\\G|vw@fT͠\u0012|G,\u001bC|\t?Br\f1\u0005\u0005\r5CӞ\u001f$\u0016dՠ\nr{kw=r0aP\u0015\t٠:jb!o\u001a0\u000bwNWu\u0018b@\u000e1q\u001bZB\nTq\nc\u0005j-s\u001e3\u000b\rNr4zhh\u0010\u0002#sZYH\u001a(Z8\fC)a)XozѬ-iwm\u000b\u001dvGgx;K\u0002}K[\u0014CKtDУ\u0015G}|O,JH\n\u001diֵk+\\s7![\u001c3\u0017\u000eX\u0017=\u001dS\u0017l0\u001c5J]v\u0019.41qa\u0010esx꼟J\"2؞xؙ̞Yt=u-e\u0003gx3\u001e2C\nK>ĐT\u0011-#\u0015aeS\"\u0002[#`FN(Ƌfm\u0007~\\G\btNlJxФ[\u0014֒uKڒp\u0002}jj]1T|RyP)\u0016dVإh5a-q暑\u0003y(֥cZ$}ӱr[%VD\r\"Jݔx\u0007=3^-l(q\u0015b%\u0015@1쌹jWg\u0015\t\\f`&H\u000b\u00123%dD}fЌ(j\bX\u001e\u0010yԌބ\u0013\u000b̹pЭlYr3x\u0011Aؐ܎h\u001d\u0019p;\u001ccv9+\bAa!vHݥfkpGKb3xX\u0015\u0016jLh \u0005T\u0002#\u001fZF\u000b40~4 \ne\u001c#\u0003\bKH7\u0019\u001eZ8Dr\"C\u0006Sm\u0003CDh\"[\u0014\u0004/2fe3\u0014Q;\"c\u0007\f-y15^:>\u0003\u0001.\u0006\u001dP\u0013\r/J\u00026d\u0013Ԕ-u\fR1~D`&\t\b\rNI}XZ\u0003+\u0013\u0007V\u0011\u0014SJ\b=\u0016ZzCZZD%@Zg#*Lh\u00192 \u00162rBy\u00192]S@#\u000bt[\u0011bmYU\f:Cs沜t\u00070~N,\u000f\u000el\nRз#*\u0016{<%з=!Tn\u0013ͶQz;rjO׋bu=\u0007ojKl\u00069DM,c\u0015[3uīHŠ\"j\"*Na=\"3^E\u001c\u001c\u0013k9w\u0019:3c޷]4+E\u001aN)[Ԙ8\u0017žt]{8&s?Chs0\u001d\nA\u0018\u0013_-q\rZMSN`Ǝ\r*!+d\u0004He\u001d3^Oz(\r,\u001aL\u0012Ȅ\u0010C\u0006SIhJ\u0002fD\u0011\u001dha@K\u000b#\u001c\u000f\u001a\u001cL\u0010\b\u0001\u0005Fq\u0001Mj\u0002+ZMАx\fmЎ\u0013;\u001c;ЄXfD+\f͈\fQ.ޱJcKVhVh\u0016765%vDE\u0019\u0015\u0019X\u001c\u0012Fh\bב\u0012SZ_dl|G(\bZ`\u0007\u0003݃@-_RvSʶlJYni-e?Iw\u000e-\u0001;R]hHkkQbJLה\u00181w\u0012g%ݯX\u000f)#CX=w\u001d\u000e\"??\u001f'x;^\u000eBTG|t\u001cK\u0006IڞOm'\u0006}KDV85qO\u0007\u0011\u001cs*>x!J^F\u000f&\u0017\u001aJ-Vѳ_8w!tK3fQ\\<\u0004h\u0015B,1.3Sfab̭̬=o\u001f!TK\u0002\u0003\u001a\u0001\u0019;,\u001cMEMͩvJZޣk\u001dY]Ϲh)\u0017SW\u001d.aUD\r2b`𙵹%\u001bs=\u0018\u0012%\u0013\u0018TJhZBY#t\u0016\u0000\u0002JZ62|`\u0001\u0011v|F\r*i\t\u00182;\u000e*\u001b@$`\t\u0019A54\"jX\r5yh\u0019=\r\r\u001auC{\u0016\u0007\u0014\tȂP\u0001bc\u0004!h`Fȩ\u0002\u001cCB.]\u0013k*Z;\u001cQIX۾\u0001r\u001av`\rQ-1 \u0007h*\u0002\u0003't\t(\u0000j\u0005T\\(+Ȑ\u00001ĐIHU\u001dU/P\b\"1q\u001a\u0019\u0018=*P\u0002\u0006\u0019H݀c~P\u001d\u0014vz\t\u0010\u0012 S\u0001\u0011tL\u0000cB\u0012\u0017\u000fčxȈW\u0012\\C\u000bT#0k~A=6~Db\u0006Nh 戊Z1mOp)\n{bEӗX~Xt\u0019J=_t\u000be,\u0011\u0011')\nPG6bC%\u0015m9,\u0010*C`w+]\u0013\u00111]PX-H\u00145I/xt\u0010\tF2^S\u001fplP1wV\u0003\u001d3VGP%e\u000e\u0013\u0012IDyl(O)J\u0003\u001d,\u000bbqaj1\u0015\u0019Uspmkvԃ4HV7QV}xS\u0018(\u0019ĖW\u00173ϐt5i-o\u0018OIK%bDxt\\k(^\u0001\r\u0011ChmwO\u00073xF*\u0007<\\\u0017T^cjH\u000b\fzLnz\u0013p@V \u0004;O0ٗYR7(q\u00131\u0013L~\u0013Y:cv\u0002NԪz&\u0002$0J\u001e\u001466#\u0002CWbI]hŜ\u0002\u00136*\u0010\u0004'B֛\u001cJs#ZIn\u0013\u0018\u001e\u0006D`fFRC\u0007Xh\u00002ȈZnAL1'\u0011+\u0012rs[RuQ\u000f59g\nU:\u0003&s\u001a萬,5x{\u0004 \u0012 !a\u0007H\b2B̲Q1)2\"j\t\rH\bg~k\tICΐ\u0019\u0012Q1\u001dS/V\u0012Sc9鮺9uҊ3buO0I#fwRm\u0007B]\u0004$\u000bA\u001f4KvGJ\u000e\u000eW\u000fi\u000f\u0011F/Y^O@p\u0001\r80HČhljl״\b\u0019(\"Du]\u0010ỳU#)'WʰE\u0004deVdb\u0015v+09FpLEu\n.*\u000f\u000e+$Vy\u001d8o\u0010|;M\u0007Ȟ\u0016\u000f\u0012#jLMtIQ=(at\u0001\u000eN(4V4o\u0019(\u000e0* C\f\u0018Jsٚ\u001a\u00131VΉ͹%\u0016;(nf@\\㢃\rXoxJ\u0010\bݪvG\rx|EY#k\u0006/\u0019=blD\u0017\u0001*\u0011\u0001\u0002{Mh\u0001\u000bRGt2AES\u0010\u0013\u001a\u001c#\u0002FgT\tYgrATz\u0013\"]WhES\u0010-&\u000f~;\u000fht_CGI\u0014)595Gwć~\u0019\f9HCldI{\t˸\tBj\"ׅ\b\n\u0003MS\u000f\u0006[O%+2$\natK\u0018\u0012\u0001\u000b\u0003,.$0*\fͨ؊z\u000b60blBN\u001dZike\u0015w\u0004[^i9\u001d\u001d\u0015%\"$hCL08\u0013~N]P\u0005\u0002;\u0017̔w\bW\u0011E=`f'վIGؐǎ\u0003F\n$UR-C\u0012̌]t\u0014Y#͎\u0013=fS0nԁڣStw \u0003\u0006ʪȩn\u000epI3bO\f\u0006:Jڟ\u0013c+\n3b]b[us2t7\u0001S?q48\"\n&>`t\u001bK\tJASy+ĐnpF'[8\nAC;:xQӑ-m[S56>=<=,\u0006\u0011Hb@Nbj\t8\u00150N@@.yp@a\u0010\bP\u000f)\u001bO\u0015c@I\nc\u0010Ԍ\u001ac#/\u0012\u001fxv\"\u0004\u0000\n+\u001d\u000b88d#$S[0%Au`G\u0011YR\u001bʋlyMs\u0004\"#RilI|us94K\t'\u0011\u000f5-\u000b@\u0001\u0019e\u001f\u001a0\u0011Aǯ\u0014ed-\u0001Cv=;M\t@L`FO-2\">bb\u0000\u0017Z(c\u00139W\u0015ιz\u000f\b*Y\u000f\u001b\bJ\u000e. #lhȋH\u001988u8\\)P\u0018a\u0017F\u0003\u000f\u0015\u0011T\u0004)#(\u001dUa=3tf{tY\rvh0EТ83C\u0012r+ZQfFO6:;^Yg~\u0000~t\u00102 \u001f4\u0013d\u000e%Yoyܖ֘:SS\u001dyѬ\u001d\u000bYdU#\u0006\f\b\u0005\u0011H\u0006Ŧ\fhV \u0017\u000f\\sD|jq讂i^gꫛ\u0004*\u0016\u001fn||н[\u0000 H1~\u001b(e{O,\rAZ[(qX=V\u0011\u0013nwLG\tnȉ3\\s;\r.i͹5u-̠\u0010\bi<4ft৉~Ou[ʮnRl\tX\u0011\n[8i{foC5X\fJG\u0014\u000329<\u001dg>\u001c6q\u001f\u000e\u0002(\u0014è6\u00174\u001f\u0005\u000bypn]pNPĢ\u0018J: \u0013\u0013*qP̊P*.'8aQ[ڮnPl\u000bW\fDU-\u001b\u0001\u0000\u0004=\u0001\u0016\b`0\u001c\u000e\u0006D4Q\u0019\u0003\u0014\u0000\u0004WF.,\u000e\f\u0010\u0004AaK\u0010\n\u0000\u0000\u0010\u0000\u0000d\u0000\u0000\u0000,w_6Yݜ~Ž\u0006N*$\u0011\u0003\u0007`7\f%\u001c\u001a]\u0004\u0012rѯ(\u0006\u0017[Y\u000f\u0011\u0016\u000bw\b\u0001\"n\bxJE7#!Hel\tA[::#\u0012\u0019\t&i˖g9~\u0014L6P3aǃ]O\u0012}l,\u0010)bJ\u001f9\u000e\u0010*, art\u001fA\u001dF\"s@ɖ̅\u0012а)$\u000b\\Z\u0010\u0011\u000f\u000fOL_@yw\u001e~ڨkWF*?aD\u0014P\b`K\u0000\n<;M׶\u0000I<;\u0004\u0015K.AC#l(-\u0005֦Ȃ nϦ\u0001\\%:\u0016\np\tt,3\u0007-X\u0006dg9SSBH~a!\u0016@\u0013.6\tI\u0019@H\u0002h\u0013жCL\u001b\u0001՝?FoAp\u0001*\u0014VCs\u0010Yb?`\u0005)TXw\r<*\u0002IÎ\u0000\u0004j$O\u0001<݇{p.+NE\u0012n`n\u0007\n4+l\b.1\u0001UptQh\u0001\u0004iA\u001f\u00161\u000b|Kp[CL&Q\\7 aں\u0014Sk\t+R\u001bgեL싋OY4z$~}4\u0004X)Lj\u0010\u0005\b/Lq]\u0013\t\bܸ\u000eSv\u0006\u0017\u0006\"\u0014YG@mW\u001d\u0014\u0019{\u0000gplfJW\u001b!|9%\"E#;EP\u0004|G/\u0006<\b\u0004@)͑\u00072l\u0002 m:out\u001ei6\u001b\u0006@T+_6pN]k:)x<͉W}w\u0014\u0015t^\u0016x\u0004\u0001\u0004>ԢXA\u0003\u001a//\rq%t21P6̓%\r{\u0017f`\u0018W3\u000bϥ^\u00072˯8\u0003숅MwD\u000eOZ>>(GNtЪOi\u0000\u0015bũml4A(\u001d*\u0019vqGx\u0016l_\u0002tSO\u0004\t:J\u0013qk\u001d[^7#1.\"\u001cO$\u001b%\bʌPAp\rXO\u0002\u001e\u0018\u001d\u0000uɇdH\">N8\u001c\t\u00111oV<\u001b0\u0015J\u000f\u0005M\r5rxYSl@t0\\\u000b\u0018y=\u0012\u000e'R<\\\u001a3\u0007\u000f\u0003R\u0007Y=Hz\rZqe& X\u0002J44͙hImM-\u001a2\"(\u0005ة\u0003[\u001e\u0005zS2c۶7ye4D(ز\u0014\u000fL\u0011M[\u0000V\u0000ԃoVݡTdH̿\"0\u001fý;/\u000bMjHr\u0006IP\u0005˰]N\u001cgNu\u00131Q\u0018\u0012\u0005{\u0013jlsQ<]l\u0004>F_\u0010FQ/\u000bDldz1ҨUb\u0018\u0002u\b@h?\u0011\u0002<#zNO>L̀\u0014(\u000fr\u001bAk1ل0v\u0010 B#Y.aWu_\u0017\u0007JAb\ff`\u0010\u000f4]KK=\bސ\u0000#\u0016!ӯBDu\u0013m\u0003ݱBRc\u001a:\rf `\u001c% i˄U\u0011VmR\u0016\u0019'`\u0005^(5ss;K{\u001c)(ʀ\u001d!'~kd6\b\u0014N\\5ry@\u0015iUCV\u001ay\u001dVi6.v\u0016%:ʏ\fxJ@\u0003\u0016|Z([\u0015\u000b\u0019:rT\u0011?\f/\ftx/\u001eQ\t \u001dqRcF\u0003m\u001auΐ]̴P0z#z\u0000C7-\u000elA\u000eW&\u001f\u001aW%\u0012l*Lpw(\u000f0p\u0004~F!uC}\u0010ao\u00051\u0016H\u0001\u0015\u001e\u0000l\\Ԩ^ޠ'\u0006c\u0006\u0006\u0017lQ@,HCXA\u000bX}\\^\u001d0_\u001bހ7{P\u000fÄVV=|շ:?E|\u0016\u001b\u0012\u0003j<\tı0\u000f$\u0017dX0\u001b%\u0019n> 7&y8N\u0019\u000eu3]gfe~\u001cC3[V4J_d--x:\fl\u0004\u000fI\u000f\u0001N63Wք'bgz)\u0007\\ӭ\b>#`#ݦ7a u\u0000=HG\u0014𘂅s~=9\u0001\u0004\u0016C\u000b1H:N\u0006Nq쿵u\u000f'rM\f_rƒ\u0017\u001a+9\u0003\u0003\u000bGPve=I!36?&obX⋯xavJP(Q4y[\u001a'\u0010l\u0017E\u0014(2}k\u001b\\`:啕\u0003;M9w͵)\u0019\u0014\u000f\u0013E\u0011\u0013n9\r[K jm\b<5R\u0016\u0006j|\u0000|\u001cś\\4\u000b\u001d=8VP{&\n\u000f;pw1T\u0006B\u00039-EnEJ\u0010\"/]a\u0000˩$Gq~\u000fgl\u0007ܔ\u001bֺ]r\u0018+`\nA{bb*u\u0018?A5\u0018\u00044\u001b[\u001e7D\\:nۗ5AB!>\u001be~ufW\b˹\u000e\u001ck\u0017\u0018\u0010\n`\u0006\u0018Q(\u000fX`=+\u001b?\u000e/\u0013y(\u0002zȌj^\u0018պ}pl\u0015yNo\r09\u0005T9\b4(\u0013z\u0018TI\u0005K\u0016I\u00058]BC`+N cV\u001e`\u000bO4ِ\u0019wd#si\\\u0012E>Pn!\u000b\u0018+e%\u0019\u0002\u0006y2D\u0017T:2$U\u0017+A\u000f',DP\r\u001a(X \u0003Z.hy;Q\\\u0018ri\u0014\u0003$+\u0017!P\nD{veS(\u001d\u0016\"\b{և\u0013e\u0018*h\u000f}*ܺ&n/)\u0005?GZ#%82[\u0013s?\u001d\u000bXHNP-5}G\u001ee\u000b8][HG՞p*\u0002\u000eh_asT\u001f\u0014B-Ɓu\u00168\u0019 4\u0001v}'VE>UZ\u001fGփ1y`]ԥ ҮtO$t\u0014e:!\bdP\u0019bYfW@<-q<>o`J\u0004A\u0018jF\u0002- '9I}\u001eu\u0003Gvr\u0007i8N&5VbEO2\u0011ܨL2HHE&i&7CQ#+8F)ORhvZP\u0001cvH[Y2 w\b\u0017hM\u001aKNA\u001fߘ\u0004ՆjmOrA(䈂1YX)eFw\u0014~\nO\u0003y*#%x\\h\b/q)|U\u0013Ht[.7 Ӗ\u001f=\u000fA=\tG]XZ'\u001d8fzs^i\"m$\u0010ZN`\u0010\b\u0015Ӗ\u0012%%*V\f\u001e\u0002\u0012\u001fF0\u0018\\l\u0002X\u0004޵n*\u001a\u001cͨ௅7tlU\u0015뜨\u001d]\u000763ڸ'r\u0007A4UǞ\u000f@4H%8\u00071B\u0014xk\u0005\u0015b\u0013TɍQku\u001bKSsɅ\u0011;F;qS$^\u000e{C%Wn\u001eHdJy{D\u0014w;X;\u001br(KJ\u000blAطk\u0005\u001e&;*hQ>!m\u001f\u0014\u000b[l*\u0007\u000fm\u0011\u0000(S>_f&\u00068#j\u0000~i0i\u000b\u0016>k\u0012\"X\tm\n)5\u0015\u000eDxt\u0005f\u00059\u0004\u0012aY\u0003\u001aefwS\"麲?n8leZJ\u0010W+!Қ\u0006PqHp5o(5\t\f%uǁJZ}Cb&\u0006ػ˵/\u0000/d\u0002\u0013I\u0004\bӈ=(Q<[D”\b1b\u0016\u0016Nn߸\f\u000fW\u0015vs\u000bڗB\u001aIq\u0004Ki{^\u001e>vȿ몪1\t\u0001\t3]\u000f\tШ\u001dpMCSi\tw圐n\u0002z\u0001{h3$\u0007w\u0012}jGb\u0002C&8i\u0014\u0003\u0012s\u0015\u0004}t\u0006~wkU\rdE\u0000E5\u001f{b[)\u001e\u001bS\n\nUg)&.]z\u001c\u0014\b*\u000e\u0018FN¶9壧$k3VT\ft\u0007C\u0005h\\*b\"Y_[P\u00150Dn8QB\u0005\u0012Q^8o $n@nd\r\u0005\f\u0003KWaǥ\u001dQJ\u0019-G>B\u0019/Pm}B\u000f:Q֐\u0007E\u001c$6xlŽ\rER^Qf>;)*\u0017D\u0004kl\u001d~\u0013zW\u001c\u0015_[N\u000e\u0015\u0006,\u0010\u001ct\u0018\u0018*ПR#+B\u0002SI\\0ML틵Mlobn7|\u001bGu;\"$D(\u0004h\"v̆I\u0018zcȲ\u0004\nMSF#)y8~@nh\u001e\u0006 j>Ur1$2\u00191؍jЇu\u0006\u0006J\"\u0018CYi\n !U7hyF]\u0006\u001e!\u0011VĴ\"\u0012uY˻i8^\t]QԀ\u0000xހ\"Dִ\u000eiI7w.w\r<aM@\tA\u001b#\u001a\u0013q|к\u0017d\u001bڮuf[2\u0011,pˬ\u0017kA\u0002\u000f\t\n\faY\u00139\u001b\t/յ`_\u0018\\\u0003;q\u0016ol9$\u0003j\u0019P?\u0014\u0019\u000f<\u0016;6ufWTg\nn._qCy\u0000*1\b\u001caCwT\u001e蛮\u0010\u0014%\u0001\u0016*C,fV<)_Fiw]㧙\f)LPU\u000bE|i\u0005MN+YG\u0002Ж\u0014\u0006-hzD&Lg7`\u0005c,SluhO3Ƕu\u001f\u0010=RGVUi\u000f2\u001fȽBa\u0016\u0015$L\twV{%JgN?%oK\u0018'roZ1\u000eW-I*\u0007.7tï\u00133!\u0000%\u000f\u000bt5|G\u00129\u0003ľ]0H\u000bg\u0019er^[\u0010sp`b3F\\S_0Y%h\u001dlJ\u001fD\u0015V\u0012J}\u0017,ϲ\u0000\u00038]@#\u0017VV\u0013d\u001cGjԸ\u0006K;>v{=O\u0016\u000f\n9\u001c/YK.\\]\u0005$Xq\u0003;p,-\r9!\u001cf+2]\u001b%Ri\u0016]\u0016yf>Ra\u000b\\#@%)$\"\u0011ߟz|\"Y̘-CD\fCh/!$ܦܨ*8c`<)6\u0011r׈\u0004\u0019\u0013q*f_m~a\u000e\u0011i[$L@\rMԘ1CڙRx+R@B\nyu4\u0005D\u0018Z%>z\\KR\u0010&\u0006aC2xWla]\u0018z\t\b\u0010\u000e{\u001c\u000bt{A\b\u001c\t\u001b\u0007Y\u001dIo)~\u0005\u000bL\\&Z\u0014Ô \u001a\u0016\u001f\u001d\u0013\\2FwʓD\tOf\"5ynC\u001b\u0012\\\u0014#о3YT\u001b3\u0000]?\b\u0014\u0014؄ \u0003Cܤ35T\u0019p+jP-xKJ<',H*Œ:'2f_댹G\u0003W.j1,!xD}}\u001d(,q4+O#Z\u001dx/\u0014C\u001as\u0013;|\u0011M\u0006\u001d}3]\"p-JS43~V\u0014S^\u0010_$\u0014\u00120\u0010!\u0012L-˕\u0005\u0005&,#i+y^@lׅ\u001f/Z☔\u0005⏴?iq\u0010^\u0011c[޿OؖS0=C\u0006NV/\u0000!\".jXc]e\u0012\u000b>/%\u001e\u0007\u001eK6f?,Z2<9t\\\u0010+\u0010B)\u0018U\u00195|HBh@Ң\t\u000b2!@\b\";j*\u0002\u0018F*,\u0003\u00037\u0015Y\u0000e:^zu9o5Y%=QYbT(Zۓ\u000e\u001dѝ^stհ<\u0001Aˡc\"MڗB8\u0014I\\\tmHK8\u000e\"#7|չ=F<0[Եq*;\u001a\\NDFV)XS.t=c\u0015BM\u001a\u000b| \u0014LuV\u001d+X\u0017o\u0001'D\u001fz\u0003{}\u0004vypw#/޼6њGID\tiD'\u0013{ќ\u0011μ٧ģr3wFum\u0001\u0003?b\u001c~͉\u0012Q\\\u001dtk6zB&\u001bڐ(\u000bi\u0010W\f˦\u0011tfOuV8\u0016t(,&׆!љo8oʨ\u001bd\u0015؁g\"x\u001b\u0014x]DD\u000b6g)~=p1✿#\f\\e \ndЬ\u0002\"ِ\u001b\u00101m`q$I%Cs^>i\u0006:n\u0017ɆY(/ȀT\u0002xWN߫*\u0003\u0011\r#ư\u0005\u0012\u000fLg0\u0006[}2\u0017ecO&Q\u001ağqMkscB;^/(\u001a\tE\u0001cyT@ఁxlj^\r(T7F/\u0006\u0013 ½,iZrrPS\u0000\fnZ\u0007#\u0014\u000fh)\f9Ѹ5\u0019\u001d)\u0019>ŪX&KqX\u0011\bV+I5:0CZRы(#$ g\u0001?.@dHgr1!\u001e\u0007\u000f_ws\t\u0012uך<\u000e\u0015\u0014\u0006{\u0014\r`\u000b-]6cV\u001d,\u0005\"YkWqչIVCՊ;\u000fO\u0010c\u0001\u0013\u0012v\u0002ɒspk\t#΋Ykƒ\u0006]0LI\u001a$)8n,k\u0011b.0\u0000c\u00027\u000fS֔yWj`N\u000b\u000f@\u0003}\u001cDӪ6l]KZm\u001dL$]\u0001҆\u0016@U\u0017vah0_}G'J;P\u0017`DGhGHȳu\u0006\u001e&6\f tqASyy\u0012DNfyͳ{+$z!rǜ\u0018A\u001bv\u0003\u0010Z¾0&i\u0011Me2#,xj/\u0001Oy\"n\u0002(:oMO\"\u0017A\n[ \u0018\u000bGؔtQksS\u0006Ç؄+4\u0006&\u0002`ǘg\u001c,4&\u0006\tɫlBP#W\u001a1Ȋߝ~\t2tG\u001d#\u0012\u0011Y$(&I\u001cQa^5w\u0001ѿn(s\t'ԸOGCIL~\"ۨx\u0019{\u001a\u0010JAϦ)ClJHk\u00130x1;\u0012\u0006P:\u001b\u00108a,E~7\u001cAaCzy*h\fA\u0012\u0007$,56;R>\u0014\t<ͳ\u001ffR(g\u0002)h1l\nUeay\\T{\u0019@5ǎ\fI͚G +\u0019h|\u0016*fU8o\r@y:\\\b9%\u001ab\u0019x\u0013`u{@t\\\u0014&4\\GtWdk%\u0001t\nS\u0011u(L$\u0013\u001aLL;:pG\u0002- +!\u0003syc\u001a\u0015~\u0004@OaА74\u0017\n$E&\u00156g\u001el\n\u0010\u001f\u000fY;\r\u0004\u0001k\f\u0015צ5GԱpq\bo$<\u0011[R(9\u0004U\u0012k\u0015g\u0003P\bˏsQ\r\u0013kEQ\u001fH>JAl>\u00114?M\u0000:5.\u0017\u001e\u000fPB|\u0019/\u0000Y@\u001fҿ8\bdX{~\u000f-\u0001IكTP}%[r2;=B1Dg\u0014\u001a\u0015\u0002\u001aGWxJNtK\u001b\b3W\b\"l\u000b9Noz\u0013OZ6P;`\u0003ɸj\t\f\u0000|2l\u001d\u001c\u0011\u001b·K@}Iu\u00121;\u001e\u000f\u00127\u0001YQ\u000e|\n/)\r<͵J\u001a铺8f6oS\u0019\u0011G\u0018N5·HwQH\f&^\u0001zY$)_ySîd\u0014y\u0005?P\u0001~\u001dolGOe繹f6!y\u001b\u0012\u0015F\u0012\"\u000b@st[ \u0000;\u001bz\u001a\n\u001em, 8^ax0A]&ܜ`[\u0015f\u001eƩ9neӸetÔ$\u0007 RmG|W&S\u001dpЮ\u0010\u0005|8!n\u000b\u000f\u001coI['y\u0011q9)Ϫ\u0015O9m\u0003=//HO\u001eJeTs\u0013E\u001cZ\u0003AZ0V̠5=HU[$y8!\u0019=LfO\f\u0019\u0016#}z_z\\zT'%>\u0001#d (\u001ai\u0019-\u0007u\u000eG fKBtlIEC$\u0018@%\u001fYlX/T\u001eЈU\u0015iS?]Pf\u0016D1!b\u001eE]c}\\A\"1X\u001fJXC\u0010\u0017a$} \u001f\u000b\u001f\fO5vC{C\u000e\u0000\u0013Pq\u0001\\we\u0006\u0017L_o7v\u0011\u0016\rz\u000bM\u0011ܸ+zGt~ڋ\u0007\nSv6\f9T\u0015RU\u000b\u0003\u0011n6]]\r[\u0006lO\u001ayY\u0002{r\f\u000fқo/yBBھkGNӧc&\fHZФt\u000f\u0003.U\u0002o\u0002$V\u000eRpB+t=(\"0=JD6ۃC6\u001f=k2 W\u0006Gc,\u0006zv#\u001b[\u000fKCƣq\u000e%ؼ\baO\u0005cZ5eWkA\u001f\fq7\u0016ͮF:Mr\u0013~\u001cGB\u0018(L襍\u0007L\u0013,Q+=\u0015I6\u0007=aN\u001c\u0011;\u0002&z#\\\tmù\u001d1!1§328Ā\u001e\r?IX^\u000bR(\t\rSG̈́\u000f-0H۰(\u0017$t\u0002_&lo\fܗ?ANj$hg{\u0012ӣS5{QS/h\u0019C[2b\"-\u001d}ěDډO\u0011p\u0001C,\u001d\u0002;\u0014$<\\$ӶV:SN/h\u001dӭr\u0019i;ʩJo*\u0005dT!\\\fy:|}pBCI\u00062M&,+\u001bjkwH\u0015\u0016\u000b(>^\u001b|ҏU\u000b<`\u0001oʢ96#(N\u0005.f\u0006\f#fpH\u0004\u0012axz.P@}I\u0013j#N+[0\n\u001b'fo5\u001e{!iAd\u000b20Z\u0003_*'#\\\u0006q)Jn\u0018X\u00109#Ms^\u0010\u00184\\\u0012|v\u0018O<%14{\fpr\u0010OR,xv[t,RU\u000eDty\u001di0K\"\u0014jۃ\u001b\u000bC(}3\"\u001d\u0006\u001e=\u0007u x\u0003ZXJ\u0001և\u0004\"on1Gʱ\u001b\u0003\u0019J\u0000o>6ny6X\u0000[\u001af-n?iLԇ\r2̸Psv\u0019E)s\u0002\u000e\u0012\u0019\u001bSFt\f2X\u001fsZ\r\u0017Sȱ꼥F\u0012w\u0007\tW+_‹p!Ea0\u0006]A\\L\u001d\t\f̧T\n]f\u0006$>T\u0010\u001b\b\u001e<\u001bv\u000e>.e\u00020e\u0019PlwQ<\u001e.\t\u001c\u0019aY\u0003B}h3V16lx`qPT\u000b{bNQ[\u001b7ъ\t\u0014{?;=#K4`lv{\u0005uYfUl0!\u0004\u001a\n!®U7n',_mF@#h`|\u0003=6\u0014\u0012\u001bCpRZÑBx$\u0004\u0018ȍ\fO\u001e`\tY%Q'(R\u0001z:\u0018\u0017fI>\u001cxxM\u000f\u001cX((\f\u0018l̿\u0018wĨ~%{\u0018W@\u0012\u001a\u000frϔ(\u0014?2[{m2?~\u0000;g<\u0005\f\u000b\u001ft/EPˑ\rY\u0002t,m\rrA\u0002\u0019CW\bũ6;I8\u000btG:jIϙϳP\u0012dV\u0017hq\u0001(_uhl\u0014\u0014\u0015\t\u0011v\u00168Rk\u0001B\tfTE33ăW#\u001d}B\u001fI\tJw1lp7?⸁SW,{EKWV\u000fcFzc1#p\t;\u0000>u\u001au^\u000eܐZudhAY\n$xȉ7r+Uw\u0000ə\u001cp\"iܛy%Q7\u001e\u0015\u000e` 8s00I\bX\u001dQxDx?\u00103%\u001c\u001eeLլ9)\fy<\u0007\u000bS~\u000b#!,2Ř\u000e\u0005,mjv$Mo0\u001c<)\u0011\u00111\"+\u0003b\u0016\u0017.uSbU3!mA3\u00068A\u0000N.$S\u001fO\u0012\u0006A\u0006\u001d9\u0011GiI\u0016?#-K\u0019~\u0014ui0H5n0\u0012\r:\u0012I4\u001eÒ)\u0000\"tc43\u0015B*:]МςFt\n\u001e'n\u0000;ͻ\u00076]\u0010w)R\u0017\u001d\u000eZOHʴeMTh\u0006\u00175b1՗w[\u000em5pzUX5WE\r\\c_?\u0016Y}ItU]&хO\u00063fn5I%]\u001b,RM'\u0012\u0006SIܘ\u001a~\u001fL5YMpʤ~\u001ebqU\u000b ݯ\u0007/@l:אfs_h_\u0001\u0004q:`\u00154Y\u0017X\u0002Yfq`O]`(5,V\u0006<\u0002*S0~%\u000b4\\d:s^{tu\u0014l0\n\u0004\n60\u00002\u000b`ł6e\u0016\u0019?Ooź\u001c\u0005[p] %m-#\u0018b\u0016AI}\u0000\u00132̂N\\3Ng3h\u0005S\u000e\u001d$\u0016l\t\u0014H#,v+\t6)\u0010K\u000b\u00070\u0013lms\u0005\u001b\u000e\u0006+Su\u0006[\u0000B8\u0006ɚ\u0018[!a1XƓ=0\f=H,&4x\u0011F+4!31~A\\^\fvr\u001bl\u00061l:@Ѳ\u001bH4\u0005qE;I?\bR20;\"=\u001cX\u0012t2i\u0016<\u0002\u0006,:uS^[PH\tf7\t\u0016\u00108`V\u0010\u0000\b_@+ \u0012,$\u0017\u0005c=(`C\u0016lBl\u001aךEf\u0015Z7+pk\u0016tdEd2`\u0018I\u0005q>\u001a\u001c\u000b60faz\u0006\u001c`0[\rL\u00146\t\u0005@\u001c,Z\u000f\u0006\u001d˄h=$\u0002$ld\u0013vwRyZa)ma\u0003\f[]4`/mX0\u001fYӛz#\u001f\u0016\u0000ͪ6f8,f\u0014,DVbĎmO(zO1b\u0003\\J\fY.Vq%>\u0017ؑah\u0013CfA\u0018󶟐!`\u0007\u0014I<\u0005.&͢c10\u001d[8wqcFǸ\u0000 %Al͢@6dJvJd\u0005m\u0016.2gX,f\u0006Y\u0010hY,2d\b2oK6IK&Kf#1\u0019kdj$?Y\u0004A\u0007cƖ~7z,\u0012@\u0011\u0007Ц\fa6ee,\u0006f\u0011L5`\fm~\u0017_\u0014JC\"h3m~7+\u001b,w\\m\u0016\u00123g\u00024v\u0001l#\u0002\u001eJzL`\u001bYЙ֓8fA_\u0002:RQ5\u0003\t^`-g\n:+\u001c, 1\b5t͂uv)A\ff'6\u000bM1:sqe:X\u0012ܑb\nV#͢\u001ePtf\u001cE%9lq\u0010$҆gT:>\u0019BP\u0004\u00121CpF\u0006\u0019(bygK\bͨ\u001fUY\u001e8uwg;vMDfՕl\u0013YWo3Մ\u000b\u0011L͂\t4+G\n\u001acKwVYY\u0007g\u0001=[\u001a>\u001bnLs&b⥟E~iؙg\\^8\u0005Hk\u0006m\u0016\u0005gϐ\u0006iJm)$l B 9N,[\u0006\u0014=YLg\u00003\u0002\u0013$wdq.m\u0016C}+%Um}g^\u001fϤm\u0016\u0006\u000eƢ}gJšY]6浖\u00176x;fhwk(-;sO\u0014\u0017DXc\u0017wvv9,B>;S\u0017:;y,rw\u0001\u0003ϔk\u0016*\"E\u0018\u0006x;kX8z{ӓ\u0019\t'3),\u000ex,ȳ\u001bhɳ'<{˳\u000b϶\u0012#\u0017VGISe\u0013\u0007.\u001e\t:\u001b,n/ufۙQjx;\u000b,JD;&3AEwu>A8Tm\r=G:[\u0003\u0017+Iuាȓ=ntpM*p\u0004{\b‰nG!$\n$+`\u0017,\u0014p^4\u000b\u0002%B%|E \u0001bFp5WqR\tY\u0000$OÔ2M\u0005,\u0006T,Gh\u0016\u0010^O#\u000fni\u0016L\u001c\u001d;A]ۏ5ޔe\"Y\u000bl/H\u0016\u0000\u0019nymc\u0002\u0004Q\n\\8e\u0004\u0000:Y^ȏebݑڝ(f\\D㊴qg\u001dǍ7;nD͢6i \\\u000fp,\u0006\u001de\u0016|\u0011+9P'\u000by1\u000fvY(\u0002'd)7W`O]U.|~Z7\u0004[3`-)nl߅_}1\u00070Qs%\u0015Ps>)\u0011L;S5\\/LnNw77Ǚ\u0003nQ-{8\u0003H^dڙ\bSk5w׳_,ۙE]_f\u0016qIrb\u0019YsK\bW#\u0019,ks\\r]x\u001ahA\u0016.f\u0016#p3\u000b-6oanfvf\u0011;\tsf\u0016:\u001cv`\u0007$?\u0018\u0013\u000bb.f:T-g\u00164ǯ\u0002\tqs\u0019(ʙέŝ<9uQkY\u0012s\u000f Dn\u0001\rFt+\u0003F+ۣe{0\u0018N\t{n4U\u001d?K@0x\u001eݷf\u0016\u0005/N̂K)Q(=N&dQ\tj \u0015¯8[ցb:Q\f;;s_S\u000fɡYeY5+i1\u001dɉ\u0010)f\u0001f]%˦!|ť\u0005N\u001ftd6FU\b\f; IˆeӅ,\u0006O1)\u001b]\r\u0005y\u0015E\u0002N\u0006dQM=c\u0016 \bb\u0016Y=b\u0016U\u0000uu7P7+\u0019\u0004ԝXBd9:\"$9!f\u00010\nh/~KO.x\u0002xe\u001fGg0\\1<-\u0005\u0005\u0003fѝTBYh9\r\u0011CA\u001d\u0012}tzů\u0015\u001ea\u0016AׂYlp,j8ݯa\u0016\u001bI\u001e۱\f'_.a\u00161tN؄d0\u000bX#',.e r:)qP'\u001d\u0006NN:o\u00048T@!*/\u001af\u0011DY'si\u0014,Qnr\u001d`늹ׅ\u0011\u001bW\u0000]\u0013\u0005Pc\u001bfAf\"beW:f\u0001un\r5Y@]Ff!ǍIf|\u0019Y\u0004+GNjyrnqqW ]ŒΝG3\u000bmY@#L/ƩV\"\u0002\u001eyGPDAof夔.\u001b\u001c%?3(e\u0016L;\u001ff\u0016kb\u0005\u000b/oJ)\u0000qE#\u0002R\u001b\u001b'(u>0;\b^\u0019c&Yf\u0001\u000e\u0013\tߝ0[C\u0006\u000f\u0014<\u0006%\"\u001d\u001c\u0000,KBl|Yua1WoɛY#Bg\b\u0002B:cf\u0016z\u0013QZ5\u0018:/\b3mv+4wY)\b\u0003=I,h`s\u000bePz\b\u0007\f>\u000fN\u001f5`ebU\u000b\r^\u0005A?\u0017ՋOٛȉ:{\u0016\fq;{gY^Z\u000f=+<;л{[W|\u001c\u000bxрo42`Q\u000bçdf9PY\u0017_\u0000LJ\u001c0`.e\u0016L+N-#\u0012.ߴc\u0015eqŰH*yR\u0015\u001beQ](ދ}\u001a4P\u0016T!bbɬ $B5},7\u0010|sR_>YLz0.\u0016\u0015Ix\b\"\u000b4VmE燲JEYس7co;\u0016/|9|L\nDZ7|NȢ+mGY@\u0000^擏ƣΪn%\tVA^ķ\u0005\u00029r\nF7\u0005b'\u001cnXO\u00075\u0006j\u000b3'1!zXA(\u001ej\u0016gO|ʂ0E̗ΕW3BPfla3ߤ\u000f4\u0000Ɇ|\u0001\u0004\u001a5\u0010fZQ__\u0012\u0003\u0000(+1Ne,M\"p\u001aɎf\u0004\u001b\u0011m>.\u000f㙾w\u0012ɘg\u001b\u0013\u0018T\u001bxm_,\u0012$\u0015̧ɩo1_\\Z\"$?\u0000\bĀk\u000bCY\u0016BמT\u0015\f.@|co0\u0006Ҳ\bj.g,\u000b\u001f|aX*=0\u001fq\u0005\u0002>\u0005c\u001fKW\u000f-ogY\u0019H eY.w_,w.oҪyak|p{\u001eW\u001beZR|!PT²eׄ\t\r6_Y.\u001fY\u0010B4m+\u000bE䌵7|]Y\fxTt?K\u0013b[Y|2rweѢ\u000eŁp\r4W\u0016\"\u0007C_AnRo7\fyò|/\"\t\u001f\u0016\u0018S\u001cwl]wb8%\u0014|\u0002\u00112ߘjb.~-\u000e\u0013̧S>g>\r\bͷ\u0004\u0005'ŭ8yLk\u0018F(\u001aN9CX\u00168X\u0016\u0002xxU\"[iX,\u0018̲)iX\u0016:_A6$q`Yʛ,ʥ\u0019Lf,(f\u0002{,\\9\rX\u0016x|>iY\u0016!b'HK*XhЧ7\u0000?\u0007\u0017ǡ+Kŝk\u001f֔>_.(jz|JL\u0014\u001bGʢ5/bA.G?_\u0002ޭ,(ϖ/g/p@Odړ\"ՙWdS|Nx\u001eYY3`ʢЗ\u0015\r\u001a4!賀|*\u0007v,꤮\u001b7on?]tB_\t,\u000bÂ\u0018؅>>m'hP*\u000bgAx0,\u0013p\u0018k䧨\u0005WExB_+{*\\e1\f}^@CDGXY\\e1\u00078>\u001bC,x),˜\u001d \u000b}&7O.R$\u0017\u0006#\u001a\n}9n\u001e=\u0018O=(ܭ,OYo*©XCh].>\f\u0013H߽\u0013,^Y\u0004>~Bް_+8]ӕSG6ʂֽ\nW\u0016v\u0016\u0015\u00029YY\u0000V\u001647Y>\u0017#\u00113\u0012YYp?ɻaW\u0016GGF?\u0002Fweq,\u000eJ\u000eS\bؓψCԏ I_8E\t+\u000b!\b\u001bhp~U\u0016!}v\u0012$JK$}\u000fn\u0017*\u001b3٤Ͽbw\u0014bfȤq\u0005fe!gE\u0019O[Ɨ~E|FYGJ.|PNR\u0016'}KS\u0016\u0004?Iߞ5\u0017>٧,7e\u00152Ge\u0011@NRY\u001a;\u000eϤoTH\u001fɩHT\u0016gĠ\u0018T\u0016]\n‡s5K_h&\u0012V\u0016+l\u0005-pi2hӷ]\u0018,{8\u0019=e11\u0018ꋖ,NQY$?e\u0011B\u0001#\fVW}/*\u000bs-[qy(%XS\u0016+t*,\u001e]U\u001fi*t\u000f<\u0001ԑV\u0010m\u0004gէm{{sFBRq0+\rl\bjuXyOY$+T\u0016K\rW\u001e\"Y_˜uU)\u0014c>3(T\u0016zʂn*۔yR&PZ{8a}i(^\u001cc}:\u0007\u0019K\u0017yi !z\u0010\u0001oR\u0016\u0019/g%\u0019[_ON\u001a\\\u0015\u000b)\u000b\u0000o[R\u0016ȭ/w\u0019e<{k}OJ\fSηltC$\u0013>\u000f5R!X7\u0016Q\u0016-dR\u0016\tZR2R\u0016a?\u001eHY<,j>m}\tjD0mBNYMB\u001c\\,\"-n}nʢ\u001fS\u0016m6Ӥ,B?7*)\u0014(\rR_kR%eQ\u0016'c\u00034\u00062؜T(A\u0014\b\u000e1\u000bFM@0\u0001}\u0007w}\u00078WJ)T(\u0000:DUUU5PUUUUUUUu=5555m__Glf3̜W>FEXF1Q08,PZ\u0015\u0012%ahɮ-D7w5[dǁ>ly/td{ϛɕF\u00043+Yz8jHlH-(h2zˁ16=}(\b?f)FZ\u001bQ~,v'\u0018+~\u0004\u001e?#\u00141k-&:Km?Cj|ѻ?vr:\\l+RdWF-V\u000f'\u0004E_z͙I_k-TyhdUe\u0012\u0010-4c~\u001f%Ik\r*Im8[\u0010VH+8Ur\u001a>9췭Wt(?MST+\u0001c\u0015ê\u0014vbARh\u0010V[Hk#t\u0015M2p(WIK\fj^+bp.o\u0004\u0004g\u0015 h7SݾK^c\u001dYp .R\b.\t\u0010\u000bn)\u0005)H*Pu\u0000&irE\u0002:E\f$M2hXWt'x*tԆK\"r~z`U\r\u001cqZe\u0007v\tm›2y\u0002zau\u001a,5y01m$i\u001e]h+M0YHk,ex1N/7\u0014(*ؚ/KvCvnS!Y*L\u0004(ĶKb\u0004)R:c`N\\l}$EEb%#\u0019%'rNRTe\u0003U/\u0002}hFP\u0017+\u0016Y'~gn|yoT\u000b!N$-3\u00180\u000b\u0004\u0010j5ȧk%+JEUZi{?T\nvj\t$N\u0006Ֆ1Z%5\u000b\u0019,S-]y %OVjB#1#\u0012\u0016\u001bU\u0006TE\u0003%j`ţR(\\/rdE.٬=\u000556mG\u0012ÙmP\u001aۂٔ߱\u001d\u001bT\u000eݥI[iZ(,\"\u0018\u00063C˕&RћE_dT0Zd^jdV?rlF+9tA\u0014Z\u0006i@\n\u0019,\u001c\u001028\u0000p̸(1\"\u0014&F\u0012QV`|\u000eyXU\u0019nhw[3\bF-W\u001c)Z\rHw\u0000\u0015\bVPV\u001aܤ\u0004\u0000\u0006\u0014\u001c\u00162X F\b\f\u0004*2\u0004>Bh\u0014H\"e\u0001\u0013\u0003\u001fsh4\u000ePSp\u0012%v͵+\u001d۟?u\b|/r>Fa\u0012~\u000200\u0002\\\b9`D\u0001\u001d/N8X\u0018\bсE\u0002/T̐%\u0018Lr\u001a\u001ah\u001e!:VGWjc\u0004D7\u0005}\u001dZ_3\u001d\re\u0018\n7\u0004@\u000b\b\n\u001d8 X@\u0002\u000e\u0006\u000f8@\u0003\u00122\f r\u0000\u000b\tN\u0003`ϲ\u0002jtB*ĕ}:/B!7̍\r_iWZحJT%&ZaN}X\u0006\u000f5\u00036ؾ\u0005[+FcG\u0014cS\u0004\u00012Np@\u0002\n6pL\u0003\b\u0010,\u000e\u0001-`2l\u0010qj\u001a\"DAO(AD^\u0013pD\u0012\u0018}EX(\u00129UV\r*YeVZ\u0014Y\u0013,Z>qDBIpqFŒ`&IoOBaD$\u000eI0\u0016JXR$BX1N_-۫L\u0006Dv\u000b\u001aj぀xx&}\u000f'F׫\t7\t|-\u0006nDz \b -TA\u001cO\bQӇ,t\n;ԕ\u001a5\":bKAZ\u0018B9\u0014$\u0016\u0002\u0005\u000b\u0003\u000b0pDЁ\u0003B\u0004\u0011\u001c\u000f8\u0010\u0003\u0003\u001a@a\u0004\t\u0012%\u001c%D\u0014\u0010b\t\u0000JR\n\u0019-\u0017L6DfѤ^[\u000byLWi\f\u0014\u0000\u00132\u0003dB\u000f\u001c\u0019&`\u0004\u0003\r0``\b8(`C\u0002\t*p4\u0000\u0003\u000e\n\"B\n\u0007\u0011Dph\u0010\u0011\u0010\"\u0019\u000eJKS!3W\t-fkEYnPD\u0003Â\u000f\u001c\u0010*A\u0001\u0007\u000e\t\u001ep@\u0003\f8,`p#ƒ\u0011\u001c\n$\u0001\u0005\u0018p\u0011\b\u0003\u000b.pE\u000e7¤\u0006Tf\f98X!\u0003\u00128\u0016@\u0001\u000e\n(\u0002\u000f\u001c\u00124\u0002\r8\u001a0A\u0003\u000b\u0010\u001fbp(!c\u0001\u001c\u001cd\u0005M\u0003c\u0013\u001a\u0015\u0003^A%B`\u000ea4)+1\u000f;/\t.'\n\u0010*\u0016\u0003qᜂdpಠX\u0016F\u0010Ze!Zcz! cQA\u0003\u0010\u001c\t\u001c\u0000\u0005\f,pL A\u0005\u0003\u000e\u0006\"p\\ C\u0004\u0015\u001c\r\u001c\u0000b\u0011b\u0000B^\u0012\u0010$W\u001dGe\u0018kYK~\u0019:ペz_\u0015\"5\u0005$3U\u0011&Z8$`\u0002\u0007\u0000\f\b\u0000G\u0003\r4p`\u0007\u000e\t\"1\u0004\u001786l\bP!\u0006\u0007\u0005\f'P㣖\u0000FT\u00187\u001c\u0018>|p<\u0000\u0004\u000e\u0004\u0014`c\u0002\u000b.pT`A\u0007\b$1\r\u001c Jp\u0004f\u0000Nч\u0002C\u0012hK'\u000b&}\u0013\u0000Ѷ%iUVAf;`d@\u00178\u0011(I6r\u0003\u0000\t̵\u000784Er^kĬ\u00190o*ЮlU\\\t\u001a+\u0019eZŚ@\u0016Cbv6\u0017V|\u001b#UY\f\u0006S\u0019*S\u0003&h\u0001\u0007\u000e\t\u0018\\\u0018\u0000cF\u0001(>|\fDp\u0014fS\u001fد\u0014So\u0018\u000b:Ft)˂8^\u0014B`fX'鼒j \b\bi*乀\u000b\u0001\u001cB\u001c\u0010\u0004\u0019\u0019/V\bRJ%3w\u001dM[ b\u0010Y0\u0019\u0016Y\u0017hE<\fO\f=inK\u001fͪ\u001dF#\u001dV\u0003!.U\u0003*h\u0000`\u0002\u000b\u001c\u0016D\u0000a\u0000\u000b\u001e\tfz\u001c\u001c*\u0010W O.\u000bʫ\tzɩ\n*\u0007W(]#$o\u0001]jwVf<\u0004ysg(a\u0004pJD)$ԑ\u001bo\u0005j\u0016܆ݏr^|\u00049~`\u0004Pc\u001e!z58(!8Q;Us\u001a&\rk|df\u0007ǥy{Az{a@&AF\u000e=X\u001e-zT\u0006BZ#Yb@J\u00180Ԯ\u000f\u0019\b݇A*\u0003\u000b\u0006aO9eX~Zޟ,',\u0007\u001e \u000f\u001be\u0014D\u001eͥ\u000f\u0017K$\\D0k\t1¦\u0006'\"\u0015Z\t_\u0007\u001d'1\u0017}(ԂM5i>0[Pj8Vӛf\"[yKR`fN%Уwu\bzӱ3L>'vaǨ>D\u0017jz\t\u001fĎ;]멊yܔ,\u0013=Ug-Uh\u0016~\u0004ڕ;\u0011,\u0014[1F\u0015-\u001a5̥D\u0013AM\"*[&]t t!x:q\u001adk5x\u001f#»0bh9&\u000fJ){S\u0019F|؄@Wz\u0018.\u0013HԈlDӧ\rÅ\"vA81hqcA3?NuM窅fTdh2Q\u001c@Wsk?\u001dPcD-X)\fW>mS@c2`ƍׄ\u0013\u001dr]*\u0013>.pFT~^/\u0018n+tDv\u0014B+\u0018F-\u0015ŦUM\u001aT \u0007ʂ\u001c\u0007#\u0014,3̮%\u0010b\nAEb\nq\u0015f=EI{؁z\u000fk}v;qja\u0010ܖR\u0010VDmL>c~^\u0003Uゼbu컯3%Y6\u001fih\u001e9Z_g&0ڈ\u0019&x/\u0006Cbcb༏\u000fΤ!l\u0002\u0011WS\u0014̭C\u00122.%\u0007mӡ\u0004 `\u0012Na\u0013\\\"@OPX\u001dl8s%\\vߙ=g]o0U\t5_5\u000b#\u0014Y4k(=AGɍ\u0013\r{|ҴE|\u0010z|Pk-%\t}r@@8)\u0018s>T:ΆYv'\fN\u0011=\u0004\b>\"G+\u0016BcWкL\u0012d\u0016[\f\u0019L%ۗ(y~XmUe7-\tv\u001bfܟZ-KRbנ_\t`B~TGzkÕgA\u000b>qKd\u001eVv̪D:R\fk#ћ\"cya}֧}'\u0010\u0003\u0011mǒ\u001d\"TwY\"b@\u001aF!ǫvVmn-(\f1J\u000f^7\u0011\u0016Z\u0013=]p D2\bH^\u0003TgaZ\u0006m\u0018*tg\u000b20\b(.\n1E\u0018Gw'\u0003%vaIΔ\u001a\t\u000b]\u0019_y\u0013\u0018\u001e\u0002P\u001a\u0005%\tKQg\u001b|A\u0013T\u0019ͦOZ`:uQ?dr<\u001f˭\u0017\u0018S%sg\ru_ Vo12;\u0001'k֬wnIRl0Mg-Kd8]+\bKhMGXY2}8HWk--\u001ex?ܖү?\u0004a-Ss!o\\\u000eK\u0004D@s!\u0007jDPl\u001d)\t0JB\u001c\r><̶]yOַ\u0010Z8r6\u001f5\\\u0012<.:ݲO\u0002gB&\u001bIJTan.1˲\u0017Qn .M\f^7/~'\u001a3af-A\u001cI\bV`8▜\nR\u001f3\u000bĎCfq\u0016d\u000ę!r=HWX\u0018\u0015$xajﾩ{_r\u001cK\\ZC\u0013UV\u0017弳k\u0018N{S\u001b\u0012 n\u0014p.\u0004EH -̱\u001eFu_Ib\b.i\\nM0ʵfJT\u0010s$o!R~b}\u0014K&:Dy\u0012(n]lS\u001f3_UO{\u001eZϴ\u001fbr>zCAZE@+ y:\b:\u001b|X\u000eHq\u001ab\u0005;0\u0002P~na{6,\f߃Tx\u001d\u000b2\"5Ag\u0004\u0019yt:\u001cBnd\"I\u0014F9\u0010#9\u0000dT\u0005'p\u00041[\u0012X\"H0[sYr0fbU\u001b\u000b'\r/Do\nL`\u0015l\"J\u001dGky5A2E\u0011\"\b%6\u0001k:cQ0J0*q[j+Uj\u0011ێ,_\u0004M֚&2\u0015AU\r|\u0017\u0002m`v\u0016,\u0013>-Zf\u001aeI~܂\u0019Υf\u0018\tv@jW`pLn:.\bM4\u0004C{XAh7X:\u000b\u001e{oq~ӵj+JM\b\u0006\u0002\u0002ȕ!G\u0007v܀\u000b\u0015\u000b`\u0014$'lZ#Gp>\u0003\fS\u0003\\CJW@$!3EEr\u0013\u0010~IXf100\u000fS6\u0001*X\u0004 ۳\u0016#3<\u00193\u0000\u001cA9NDN\u0018\u0006,\u0018\t\u001c!%z\u0002 /\u000b/C\u0015aJ0b(0N1?\u000fT\u0018\u001f'lh5/j\u0006\u001b\u0018\u0007_j\bj\u001c\u0011:Wi\u0013f I$\u0017?!t:۰\u0006]\u0018s\u0018ׇ-gd7?V+{r\u001a\u0016[H3\f\u000e\u0002\u0017l\u00017-bGioIS\u0015H8-\bRY\nZ\"SYK\u0014\r\u0017UJR\u000fZ\u001cC-]\f |\b\b>\u001dB\u0002NrP G)2*X́L]a\u0010Es9jh-M\u0003\u0019\u0006\u001b\u0014:Zm*zWi2Zm\"L7f}oj\u0004\u000fQ\t\u0014,PÎҜЪ\rM\u0011}CN\\ő\u0005\u0013\u000e2}\u001f}v-\u0007èe\u0001\u001c;x\u0013;!^$ߡ\u0013~bÙG\u0005-\u0002L\u0010\u001cCQ=E\u0010\ree'nzdW\f֚Qk/?\u000f\u000bNe dڴ_Ji\u0001\u00185ٗ8\u001f̀\fV\u0005*5\b\u001e\b0C\u000f!Щe\u001c\u000bsHO\u0016\u0012m\u00050]t\u0003n\u0016\u001f!V[H\u0012\f>Pg\u000eL\\\u00001LωK\u0011\u001fA{\u001e)\t1>\f*Xd\u0017\u001aȎ\u0013\u0004\u0013|\u0004O\u0013}\r\\EPCO*-*-5mb<δIZɂ\u0001*8nT{\u0017=D\u0016\u0003)U&BG]A\nU\u000fJ>\b\u001e\u0002*/MY\b\u001c\u001dIֳ\u0019*WpR,jy:H\u000eFJmD\u0015\b\u0011/Qpߩ%KP\u0018tXVc\u0018p\u0014Z\f^4\"X`*%{s\u0014'qne)jDܜu\u001d\u0007'3\u0006`3D*J_Gʞ{nv3)\u0006@l9_\u0018\u001ap\u000ft\u0016b\"\u0000\u0015ڐ3~j\u001er\u0018E%\u0014wq%Jr_$\u0019OY!ʯ3?9\u0012k\u0002\u0005Vze\u001c\u0013z@bu !L;\u0013ZҼEe@\u0013 >Qd2`mW@M8f\u0005g\u0017Z\naU\u0007rkx=a\u001eĥLtGᳺW\u0010\u0003Żp6#`.̓-\bRŒ\u0014 \u001afL\f\u00074vCz~S\b؊ٴ0\u001b :=\u0001RO)zG\u0001r;0\u0015\u0000\u0016ũ\u001a\t\u0002OкՖ—T\u0016\u0000\u000fT\u0003)R0\u000bjj\b1Gu\f8Nb2Tf-WaMo\u0013'\u0018\u0002O|\u0001#\u0003\u0019lHNR\u0016L\u001d\u0006pN\u0014á‡r\u00133z*Q\u000eռJ[ASAJ\u0003\u0001c>̓\u000bNCNAr5\bQ>9ad0S\u0018z(-WWHME=Ir\u0007\u001f'\u00034@+XɎ1\u001c\u001f\bK_x\u0015n@\u001dHP<\u000b\u001d+\bVD\u000e'0i30y;@[`\u0001\u0017\\4\u0006*\u001cÙȁB$`Ei\rTH2y*\u0001\u0018\r8}\u0010#f\\\u0016^[\u0016P\u0012X\u0011L\u0014lf&W\u0005\u0015g\u0016iԌᔙ\u001a!\n\u0014\u001a_\u0015\u001acUɴ*-\u0005S\u001dC_g6A\u000eEH4ec\u0010KK\b1:\u0000EC\u000fREM\u000eZG1^:\u0013Ye1\u001as\u00112Ӊ!f\u0018P\u00104ᆪMN[U[O$Y`dg[\u0005y\u00028E6HW퀇OAI\u0018\u001e0\\y,K\u0003W\u0002&J\u001aRG\u001fv\u0005P&\u0010cH\u0014jx\u0002\u0002\u0010qI^\u0002b{pr\\pT\r\u000b@\bN\\\u0018l,,_\u001cv`|[\u000065M\u00002$eY\u0012kAjk\u000138+U\u00140Q+5\u00052<5Ida^\u0002*9\u0012%V\u0003+N.\u000e>bT:8\u001ftXap-bFPY\u0010}K0\u00040S$o`v fy~7<\u0012´\u00150J Ri\"У4q:n}ۮ+LJmTו$}$\u001dD\u0006zH^\u0010NI\u001fBh\u0007_\\\u0005jmE\u0011MDlE\u0011,\u0005ơe\t eD{6`\u000f*\u0000-Y\u0010h\u0015lFX\u0000V},J\\n\u0012NU\u001c^W\u0018`\n\u0000\n@\u0005f(&9+CYl\u001eji\u0000t`\u0006@>\u0000X\u0005A\u000bU\u001cHޡ7B\bv5L~\u0001\u001d<\u000emOLE0\t怈4,\u0002\u0012\u0010'\u0004/WqL\u000bo\u0000\u0005\u0016\u0005Dd\u0011\"{\u001d5@\u0004/\u0010\u001d#\u0000C+F@V\b%\u0006̊)Va\u0005HhaC!\u00024\u00014g4 ah\u001aI\u0004Llg\u0005,@\u0006+?\t5B\f9Lc#|Wj\u001eJ-\r\u001a~rmy\u000e\u0005\u000fRCMC\u000e\u001a4\u0013Z\u0010T\u0016r\"\u0014\u001b\u000411Ӯ\u0010;?\u0010n=0z\u0000z- #\f!|\u0012X\u001a|\u0014t$M.{\u0011M\u0013g\u0002$'\n7r\u0005!\u0018Q0\nc$\u00164@EƩLDZ\t \u0016[ی%[\tTm\u0004i,%jer/$!ЎUP\bT\u001cR[\u0014E*5\u0017G+6\r? \u0006_uT`P\u0003\u0004tAg\tM\u000e߹&Ч4\u0019\u001f$T\u0004%_\u0001/]\fR\u0011=Sn\u000fb\f0$`P[v\bf@Q`aNMٚ\u0015(q#X\u0019|\r^~\u0013f)N)X\u0004Vm\u0000\u0004*p\u0003\u001e-\u0007H`\nh\u0006Z`\u0006T`\u000e`\u001cvBWn\n!@h\u0002\u000f{\u0002\u0014n\"\u0016x\b\u001e\u000f[3\u001b9v\u001dH64;q#r,]\u0006+Gs\t1Nh\u001frd\u0004}{N(\r\u0016cXE$b6ޠ\u0013V\u0002H&\u0002dFj멪ūӠiHPfa)+\u00002\u0005K12S\u0001J;r\u000b1;Q\u001cM\f-#fAޡ\u0017ev\u0001ljEQQM\tƗJ_\u0015(\u0018^EqjCOS\u0019$2\u000b7Kc tЎ\u00119vq*KY黮H0r&IseɎqֶDZMI$\"~Sj\u0018zJc&Of\u001eM)4\u0011\u001ap;_qF9΅뮲\u0014Qa{\u0012X/\u0018w\fy\u0012=-+5cߐ\u0001K%\bR\u0010Y\u0014\b;\n3Wi~G[m0Zm\u0016fBaq3?\t\u001e+`VGRFZ\u0007?\r\u001eĒ2x\u001c(]rː\u0003u\u0002&#f\u0004A`~\fU\u001b&\t\\\tPc\u000e7Sd&Wl3]p+P2\u0019-8\u0012)5\u0010=Tj\"~Tk\u001d-=\u001e&3\n2B\u00165\u0012e>hUρ\u001c,_xc~ip<)v\u0000/p\\#U\u001b_UZ\n\u0005\u000bd\u0019֓(%˰=\u0011ya\u0018P]\u0015gx\u000fb\u0004ßb;93Pugڎ{^vج\u0014nWk`b59T/Vw>iy\u001c|#u^'}x1\u0004{*\u0003:ðT\u000f\"2\u001f=H]c=@\u0015@/\u0012=/\u0007-7\u0010:[v_mбj\u0004kC\u0001\u0016b\u0007\r\u0016\\ \u001fr\u0014[JS(U7\rNƑ\u0011E1DIm:\u0017j\u0014dyKy\u0004r\u001fzF\bF\u0004P\bF>\u000e}\u0014-\fG@Oax\u0011Waܺ\u0010jI|rB^p\u0011l(O.כGr\rChl/ILe~QYn\"K.\u0012ª5\u0015CD1J\r$\tη0~蛮\u0004i\u0007iXg\u0018܇мWCU/|JR\u001d\f㹆!>\u0014KU>mGbr7\u001cJ͞\u0011h,a}g,;\\g ͮ2\u0016'9ϒlӉ\u0010r'Hu\u000fZh\u0001ܲc\u0001GUk2Tj*Pg\u001eJ.\u0016&:_|ѱ\f/)cVn\u001cu\u0006@\u001eCq\nry|\u001c:Qm\u0010d\u0002yf\u0017&[.Ɏ[A-5\u001f3of~(>Z:ڦy:\u0013$/\b\u00067\fyjMs\u001d{V?i4\u0017E{\u0011,<Ϲ0r;Ѵ\u001ak^61\u001b8P\f\u0017\u000b\u000e+R\u0017\u0014\u0001Hw+r\u001fƙ,㗛W\u001bRQ$OfϴM\u0017fg떃rrC,\u0016&:eqT\u001aCiFj5xk9#M\u0017iD\u001b5w\f3~7i#%E>\u000bd)޳0Ry\u0000. ?Ä\rb7Z\u000b۱;.wF=\u000b!ڊ`\u0017ۊ\u001f-\u001bo:5~ݎը\u0002:!%DfcfcFCXen\u001a/J]Mg,84+f-\u0001#\rU_yס(y\u0017eU2bs6η~t&]5qSVȇ\fguKjl(e6Lo?\bY2\u00018l d5S:\u001d?\u0002Mb5G\rƛyU*f#Eݎxbv똍`TF\u000em#0R.Ybs\u0016e\u000f\u0003%-:ۉZ\u000ezoÜ\u0019^ݎ\u0018VrF;ߙ$Z.9\u001bFlRbuũ\u001d\u0010:s\u0002*K/џqL@b\u0007BuC\u0018^U+vMŦ8F|~~z\u0019\u001aN(W1\u001a@؝\u0015FûEVC\n(\u0006\u0015P\r\u001f\u001b^\u0005*]rJfæ)\u0011a\tv\u00185CM\tA:uFQW\u0000\"Ipd\u0019vB*N{eUQ-AQJCV4R::/\"|{2\u001bͫ\u001dKf|y\u0012yht;΅\bz Ґ>Ii0t\u001fF+A(/3&Lӷ\u001cS'A7v\nK^xέ\u001b%o\n's*tnw\u0003m@qE.YUd6ٱ\u001b!I\u0003_qv\u001dʲ'A1Lw\u001dCbr4P)޻4}t\f/I%Ѽ[;&4\u001b\\DhxW-\u000fG^3\u001ak\u0019\u001bfnYAl4b5g5|^Ú-\u0013W\u0000_\u0000v9\u0014O2Ty91;!\u001f܏N\u0017%$F熊btm]V[Vi\u001d٪\bڦ@\u0015}}?bZDN\u001895#hZsI2;\\XR]n)H,.Ks\u0002\"\u0015ërtA]\u001aC[5\u001bD۴\u001aYCew?>rTK+\u0001\u0001^ӌ7Nu¨X\u001dO\\H9n0d5VzVkV\u0003Y<{U\u001e\u0007542\u00128)ft;\"M\u0006>D\u0001lc5.\u0007Ŋ}s9/\u0019\u001eq:;9)F?Z5A%\u0004T+\u0002`fsB_:޷[\u0013}Ec5Z纎9t1H܋M#);\u001e+Z\u0012\rt\u0000C삩n#˭zs:N1~EٷKvۦALU\u0010_TNG_+f\u00174\tlN\fb\u0000\u00109_w\u0017@1܋'۰:rqDy?Vz\u0019C\u001fV)vΫM\u001b6\u00025-waFkU\u000fFx,G8]2Nwˍ\u0014\"\u001d9U+\u0014+fcEpkL\u0015rj,pgor\n|0(\u0004;\u0018\u001dGb\u0004*8aEj\u0014\u0003*xb\u0001#l\" yj >X[5\u000bDt3e|_=\u0007\u000bFkq4bb\u0011Ԙ\u0018\u0016ug!b\u0003\u0001\\o\u00193H\u001e\u0000\u001a0\u0019JU\u0001*`N}\u0018\u001e\u001ft\u0014h\fjf\u000b 4҇Ď\u0016\\x**2\t=լ\u001e.W]\u0005P\u0001J,\u0005pK&z[t9 3:/\u000f\t1hJ`_]\n\b\r'Lm(K#\u0018vL\u0015t`6\b.@bO\rˍ,{\u0015'[CN\u0002\u0012n\u0001\u000f-X̒v#\u0012\u0004\u000b\u0013\u0018+\u0017(\b\u0012\rE0mPEq+MKVr_Ck6LQs\u0011k\u0018\u001bs{SbqL*|TMU[cNr%JH\u000b\b\u0001\\vm?Iq\u0007s$`u\u001f\u0003(L#\u0016Yњ_,J\b\u0002lh7WVZֳx輵\u000b\"\u0012rz\u0014\u0007\"\u0007\u001b\fԋu|s?ܶuVծ_$\u0007SjC\u00189BE`@\u0017ꆞw|%\u0012\u001cCnqJ>A)\"Xefh2J;j|o\u001dՏ\r\u0012$\u0005~S\u0005[snZxEv\u0004:@-ך\u0003\u0016fӇPyQꬅ\t\rJ@#Vw\u0001\u0012\u0013\f{\nBN\u0011\u0001\u0017]A\u0014l\u0018H\u0004b,0\u0018yXl6خ6)xM]3\u001f\u0019~\u0013I:_n3a\u0018ª;\t2-[\u001aAr;I6N8\u0010 \u0004\"1\u0013e\u0018n;\u0006\u001c]t2 G\u0001\u0019\u000fSF\n^۩LUh\"v\u0012\\f\u0004X\u00189`z@: *6Zqv[a\u0011eZ\u0019\b,uUvDO\n֚qnuC2\u0002w\u00005c\u000b\u001e\u0003/ڂ\u0012\u0016\n\u001aj\r\u0004&\f\u001f<\bT\n알Ӝ`E)w\f2Otuit o\u0014'\\0\b+pG-Y\u0015íEU\u0000cMA\u0004/a\u0018dܽmG\tU=㓵\u001c\u001b`2BS\u0001\u00112Z\tN\n7Gb\u001dxV`O)\u0000\f\tߑZ\u0007[AT9|i\u0015kbt*p\r\u00103OPIJd\u0014^\u0004T\u0004\u001cv!zם\n0\u0003&\u0019>Iw\u0019j1?\\$l\u0018zAi,W\u000bT\u0019C\u000fDQ\u0005Ŗ\u0005Jt6Q.x\u0001\u0001fk/\fw\fu_\u000fgʆn~%םC\u000e|m\u0002\u001f\u0010曲֟t>- X\\k5ϰ|Qw=\t\u0001\u00196?\u0011\u001c \u00116mF\u0010\u001fF\u001a+\u00184lﳢ/\u001f\u0004\u0004zrQ\u0014Tvs9Lx\\\u001ar~ֽ;\u000bZuOaf\u001d &)bSG\n^\u00028\u0006'\f'x\u0019ɭ\u0006FZ\u0011L\u0017p~\u001f̨\f0X\u0012?\t\nmES<ؙRU\bR0DUe r2[k&~Zm/\u001c*V\u0007f76B*rN\u0018O:3\t\u0000\u0018=^c-Xxm(uc\u0004@\\dG)X\u000e @\u000e\u0006\u001c>L}!x\u001a|\b\u0018qzndz>#H\u0000\u0012\u000bŠi\r.\\2,@\u0010\u001f`Q8vu=QK\r=q6T\u001d̾W\u001c\u0013\u0018\u0014w\"i۱Z!\u0000C\u00042h1T\nm\bb\u0013\u0003\u0015/B\r\u0010{\u0006J-iu{\u000b`9xJncVo\n\tj=\u0013\r\u0014}۵˦\u0003\u0001NQ%\u0003q:4f\u0018\nΛ,\u001dz>j-$=g\fe\u001b\u0016\u0019V<|!,\u0017ݶ.5\u0005TD!\u0011S\u001d\u0014/A7̹\u001dRzvÛe#7V\u0000hvn28&\"Wѫ2kp`d\u000b)\u0003\u0017 tγ?6\u00052`\u0006B\u000b\u000ez\u0005h>%%ʵ@)\u0000+M\nx4.\f𽂯UM2IŲH\f\u0012\"\u0003!DXfH{a=\rbr4*5\u0012M\u0014VTu8\u001c)/rRQ*˙ݸr*:Gn\u00060h v[-O2֚4|H`l#\u0010{&O(\t8@\u00072\u001a\u001a\u0002\u0013\b!Q[ex\"8̠>8#\u001cǓ\u0015Z2\u0007\"E\tqr2?r\u0016+fGr^\u0015D\f3Mt\u000f:Mb\u001dl.xfb\u001e$H1J-E\u000e\t\u0000\t+BMwBr\r_oCo\u0018\\缏a\u0000:S\u0001j3Iޭ\u0019WН\u0000Lࣸb\u0004-4j\u000f\u000eᚂ#\u0010bV}N\u0019yM]JSbrS,}NGJ~Y`a\u0012ԘM\u0015͂\u0003͏YFV1z&%)\u0000\u00188G\f\u00146P^\u0010\u0014^\"pli9\u0015n%\u0001ݵE{װ4\u00176\u0003\u0015a\u0013瑺8Ow\u001c0\n;J\u000b0[0\u0004%^\u001eTM.Nb\t@Vex)zZ{Ab\u0000:~Tg[\u000eew \"!\u0006[\"e&\\~hPT\u000b7+vw\"\u0004'|%-$\u0007^\u0011\u001dplpL\u0010ޡ|\u001a[f\u0007X\u0000\u001dС\u0004(cG,)\u0000%\b/(:ӱߴBd}\u0012:N%[\u001a\u0005=N\\\fI(|Xc/0{ܮ\rA\u0018=(C[k6Nw]T-\u0007$y}\t\u00120#\u0006C6If\r8Q\u0013@HCk.B`6U$&(4\u000b_\u0013\u000bRC,B4qZkic>4\u001dyE\tPp\u0012$X\u0015\u0005-D\u0013=Rt\u001cԚ@Al\b\u0007\u0012\u0003\u001dbxt>[k zP\tLT\u0016\\BL p:St~=%\f(۪DBWn\u000fj|\u0014\\\u001fIt\u0015(4\r%Uq&A@)`\u0006mImo\u001aOI<'^yTKZw\u000e5R+\u0010hԻ饖\f[d\t3,\u0004?Um\u0010XXXf=\u001b\u0005$J/\u0004>N\u000b\f$pz}\u0010\"MYj-\u001b\r\r\rUx&F4\u00164\u0017$:5rWPWn\u0019'<,2\u0016b(Hۀ3Кnv3քـ\u0014|\u000eE>\u0013-Dd\u0019\u000e8u[5\\1kvqقS5>ܢ{0\u001e\b\"Q0\u0003\u0002x\u0000)\u0002\nҼ$ZEV*멖݀\u001avZX\\\u0011Twzp=*\u0018Z?緝i-0&ǪLN\u0012\u001cEOT)éh.3y辍W!:Ӷ d\u001aw~{g՘j,h[f~T\u0013+~\u000f4\u001egT\u0014K\u0013azu(ja7iZefxf,D\f;\\dV\u0019G*\u0007(2\u001a&\fa3?Z\u001fowr;\u0010D:Z\u000bJrH|N)ˍ 4|,D*\u001d\u0018ņ\"'&B'KDI\f6L2\u000e\t'f,@L\u0015LX\u0011\u0001C9\u001ag\r4*@s݊\u00004Ziz\u0018.|Uh8Qt\u001c3S\u0002\"yӀa6OE\u0010\r%9~juKk\u000eHz\u000bVz!-'ch\u0016eH\r9?d\u0013?,1\u0010cZ\fEՖB'D\u000f\u0015\u0019Z\u0004! f=G豊C\u0018+Lu\u0013\u0015\u001bISmZ\u0010\r\u001b`,*'j>\bWۋpG0l\r\u0019ƖV\u0017|Ҹ\nPZaUe=\fV\t\u001d0\f*U,\u0007 N\u0018+5\u001a(_TXVk-Rd%ͮ\u001cy\u001f&r\b\u0003BvNA\u001fo<\u0004In\u001bNzi>\u0003]=`l-d`؀xij\u000f\u0001JYR\u0014(n:հJ\u0013l\u000f\u0019R&r\u001cȰz)d\u0006x\u0004H\u0018R\nJ|\u0014f'Md\"P3\u000e3V-\u000bf\u0014R]g#n>H\u0015l7~\u0017\u001d YHV7x8\u001a(\u0019\u000eu\u0001i\u000b/{-5\u0013cz߂dHh\u0016~\u0006TdHB(\u0013EFAd@\u0006Tˁ\u0014*\u0007(C\u000b5Sc\u0015fP]o&7\u0004.V\u000f|4=\b\u0016f^\u001cpb\u0015Ŧ\u0011=':aVHHW\u0017'\u0002q}!#=ljb}q\u0001HI\u0007E)/<\u0011H8^<ܐ(&2K\u000f>0\u001dl\u0019k̘eq`%9T|\u0012o3:۱єqDAq>\u0010\u001eĖr6v\rܲM\r*W\nǹ@v\u0019B.{\u000fSͯV+v\u001e̾Vx\\L1nA\bJ&%kY\u001apzЂ*!\u00142Xk:_3:vԸ6ܪQn;?33oz\u0018\u0015o%f\u0014@>Uu lf3C=;Rb\fFO%tJ-{\u001f,;\\m&zSg2N3\u0011\u001fDg\u0011I0\"apJ,c?i\u001c_Ŗ8hz۵~H\u000ff\u0011ᶸa\"/\u000b\u0015\u0003.[B\b\u0014L_\u0013\u0005\"-\u0013Ĥ:\u0016kHT\u001aA6Yg!9ur*~#y_HLXMgh\u001f3*\\w\u001c3{λ09ҳ\u001bP͆J5_a4:@R;\b#hR\u0000ʆݮ{ө\u0001Q\u0001\u000f%\u0014\t-\u0004)\rC<\u00198@\u000etS\u000fh܆9-6\r:I\u0015eX2/\"b+\u0011\fx6x3s\u000eZN\u0013N7ըq\u001f*\u0017'\u000b4A\t1BehWZ\t2\u0007^T\u0015x\u0004K@}\bXc|rq\u001d;Fr\u0005DH\u0017haCu \u0015\u001b\u0002\b\u0019B\fh‹P\u0019a\"Sizճ(\b*U\u0011KS}z\u0014S\u0010ijDo\"\u0005cĪ@\u0013d\u0000y\u0005I\u0010idT`3\u0000\u0004'Izeax)f-5ߓ۳^(͗*3M?nȇ.A\u000f⣲\u001a\\msM{%\u0019NE՘\n06\"$(o2Џn]ح1\u0017|\u0016\fcP\u0014_\"\u0003!`|2z;\u0001$bD\f\u0005)\u000e\u0013Zkfl\\]dF9?\u00033\nryz+y-hh4\u001b\u0001tg7٭uv>*h\u000fuQW&ymK롎:Ub\u0017n1Yf+M\u001dh5띌qT\u001f\u0003E=p?\u001b^5\u0017Zz#\u001f:Ӛ-\u001aߋZ\u001bu+ߓꞄ~﫪!J0\u0010m}\fJM\u00130b\u001co\u0019hhݯ~zۏS\u001d):#N6T \u001dR,=\u0012$-8MQt\u0016=Zl\rX\u0015R\u001dB0Q\fg$ٳ\nk~!k\u000eb\u0016\nbT=F\u0012\fRAJX\f\u0014ۥ0R`FO\bCo\u001bN>\r}ڀ\\ZԻnvVΙM_{+knj.\u0007joqV^k/ͬ5\u0005T\b\u0000AF\u0007\u001b/\u0004+L\u000fPa\u0011fk\u0018K3c\u0010RIo)N\u0004m2@4\u0006evr\u0019x)M/\"\\\u0018בkM\u000b΄/J8ֲ\u000b7Jtk\u0017}'qRU[g?ݱ;\u0010\u001e4\u0006T@\u0012(q*AC!T:]U\u0011\u000e\u0015)U_d?\\3\u001a-0\fv4\f\u001e+1\t&Jo\u0007&Nr\u000f_\u000b)2\b1l#!p\u001bƆb2[\u0011t2sAJ\u0013YrTpEٍ\bMd\u0018Ec\r[;nnQ[S-Ll:ݺqXZir4j\"/;P+C\u0018Ub\u0007)b*{i=4~ma\u0014Vaa\fݭ\u0018\u001dj~{5R4Xܔ\u000fH\"t4t@(wGZ\u000f8B\u000b6ݮ\u001ek.CXe6aFI^fiޡbӱ4ѳ_xE@h9\u000bPT\u0014\\_-Xe;S='?\nrQ@cu_\u0018T\u000b\u0013Mpry'`\u001fxF+ʩ3\u000b++\u0006 R\f ΏxF*I\u0006#L~5>\u0005[6g})=Tap\u001d1GЬM\" w\u001fX\u0005[\u001b\u0011DJa唚\nb͒\u0005o\u001bDψN\"XT#r\u0010B@r_\f*Gq~O\u000e4v{\bKE}\u0016G^\bZ\u0019u:\u0002~MU8(͗v{nW.#D\u00165Te\u001d1[hf\u0019\r,Ʒ[z \u0017AzQQW\u00169Xm\n|\"@a\u001d\u0002G'c5b89\u0018l𰠲w\u001cR|wu6\"G\u000e:Ca\u0018J8HUg\u0011n\u0001\u0012HNu ,Ͱ)LpBn\u0018\u001cM)2\u0013Qj4kZ.ߞ5\u001e({?UCbr^/vD\u000f&#Xַ\bv4Ԟ?bMʌ2DO(,\u0010\u000eXeS%榊 \u0018H%OՀs&䫶@cTar\u001b^qD?9.#\u0010/P\u00143+6O\t\u001c\u0011÷AFiA\u0006\u000bmCY\u0015ZZs\u0015^R@\\\u0019jKQGWm\u0016f\u000f3Y\u001cg\u000b\u0012\u000b-\u0003\u000b\u0016h6\u0003bX&Xv,\u0005I롮l8//E4n[z\u0012ޯ, [WfLY\u001f$z\u0015AGr\u000bbD?Ħ-_#\u0005y$oX:;\u0001:+YzITQN(~gݺB`!gKfkXIQ[c7b{)wrr&z$\u0010I60:Tg\u0014(V=PAzg*;\u00012Kj0'ܖ/ԂLo%2\u0007\u001c):Ҭ\\κ9-R\u0003In8~\u0017|.DMV\u0005#y\b&\u0017>,\n/Dp\u0014z\rmE;\t\u0015\u0002\u0007\t&LA\u0014\u0001\u000eLb#'\"EM 76̆HVmq\u001cvTNG͊%kR'h\u001b\u0001^`m'ɲ]'\u0017n\u0019\f\u0019\u0016ra4hI\u00119Xc0Xf'O.(\u0017Zo\u0006\u0004B\u0003\u0006]Ɉ2M\f(ǭ6\u0016;Md\u000fb|\u001c~H\u0010$:\f#\u0015\tKMXn3p:7pKzw?_zݕ\u0011(\u0007S}$WY>ඏך\t܎jZi\u001bx8P%\u0010㤖&Jďj\u0005*C\u0016?j:\u0012\u0005K~o\u000b\u0001@Di\u0015e/I6Pt\tJ^\u0014ĆCR\u001b\u0019=t\\3\u000bjtNA\u001b*\u0003t)I?bw\u00160%,Qt\u001ct8L\u001dU\u001bs\"4\u001e \u0003\u00044ۖj\u0002@1~%HѪ\u0013\u0015H\u0011Z`DO\tDΓիWh\nd\u0013\u001d4\u0019r\u0016l\u001aj)oCFgNG6V\u001avw,|c<\u0005\u0005\u001c'9\u0013hU{`l\u0016ɾ\u0000Z\u0004\u000f:N\u000e\u0000\u001aΰDЋ\u001a\u0013I~]}hp:v\u0015m\u00108o\"竭\u0003\boƋ'3\u0006> WR淪?Ib#$(<:0'\u0018)B[hIR\u000f︔\"[\u0004(K\u000e=Ek\u0013W\fif\u0014T\fV\u0010ԘuHm]e'v>݊a:\u001bgڏ\u0002xVG4|j4]B\\!nE\rD!@\u001eXB@Dɰ\u0001\u000b\u001f\b^5\u0017\n\u000e#\u0000Qb@dy\u0001x>zj?W\u001a\u001b0\t9\u00057‡f\u0016\\)h?իw}s-Td106l\u0017\u001e7$\u0017\rK\u0010RԮI,\r]gJ[:fHn\tk>InXk3Jc\u0018d\tL\\\u0010XX^j!A)\u0005\u001a\u001f\u000bS)e\u0006\u0003Y6zS.\b\b>'E4{R\u0017ë1͗\u0012\"ã\u0012\u001a\u0014${b{սj|j\u0016_j*:_\u0003-Sa}\u001a\u0012\fMmQ[n\u0015bL\u001aj&00[ O\nf?\u0011\\JHk\u001ej:qhu@{Yo9]J\u0003\u0017\rmTh3~w\u0011@Y{\u0000#rB`\u0012\u001cĒ\u0018tª9-Վ\bNqR.}\u0010FX5x\u000fAB'$6\"\u0004ӿwЁ:Cs Cݒ0S\u001any\u001dj\u0018\u000eF\n-G\u001a\u001fV4OZs%1\u001eD\r\u0015ڰzK\u0011[\\\fa\u0007\u0010b\\gj˞멦42de_Z4D\u0004\u0001ŧ\r$O\u0005@~L\u0019rX\u0004p@j{'M)ˮ(\u0017ϑ+Ms&O;.ٍ='*|Nf0Foi̷~'@\u000f\u0000\u0001Ӆ hJ\u001aEOgJnr%¨1\u0004>x\u0004!\bHVc\u001fv\u0014\u0000\u001d8;< oB>`5Kb\u0004w\u0014>6\u0015>\u0012=\u0010#ېwۥߑAR\u0000Zəv\\\u0012뾓q\\<@0h\u000e`|.Pb\u001fD2\u0007*S\nNT th\u000bbe\u00061X\u001d/U\u0002b3!\"3ivf\u00103G)o^t.F\u001f\u0000\u001f@\u0005'\u0016wFr[IbK^o9s^!EbGLĞѭ[.9\u0000Ry!zO@M};{|\tA\u0002fIJ,)/=Sr(JAc\"\u0015\u0003\tUv!(>B,FpJ-\u0019ϑm\u0013U[\u0012\u0018\u0012]\u00180G/eV'QvRYձ;%UH%?qKΟḦ1۶\u000b1EDE(58Mh\u0019Chi(zT\u001c\u001f\u0007ɓˎ;nV=q![g?@}Zv3fxh>d]bL|\u0017V\u001dnu&I(q+S^\u0003(E\u0011Ϋ@zV[s\u001fn\u0019&:\u0004 [\faM8uq:9\u0013\u001bȉs0n1yn\u0000\u001e\\\u0002ˆu$\u0004(4\u0016\u001f7\u001fzPn;06M8UOp}y\u0004!5툀x3M0MuKl+\tOR\u0007\u001d1\u0003$~K\u0014IL\u0015lw\u001b\u0010\u0007\u0000\u0016^ؠ\u001472݅\u0006Df\u0007Li\u00071Bb(|[w Y\u0013@\u0005/I)^T[nON\u0018\b%(\u0001wB\u0013\u0002r-Vk\u0010VD\rBƆڅrR\u001bqT0UC%haz586՗߮\nB˴\u000by-Xu]2\r*\r\u0006\u0012K}U\ru\u0003\u000eљMW\u0003\u0016vR,EP=`Q\u0013n9\u0017eBt+\\F[!\f\u0014z5BLd\u000f\u0018BJ㒧U\u0003(\u0018\u0001\u00153>\u001c*Z\r4T\u0018z0z+\u0018B\u0010B\u0015\u0001͊Tg\u0011L/PNe\u0005M\u0015|??aD\u001a2+\r\u0018\bˎ\u0003\r{~r:nQJe&Ď!v$\b#\u00043\u0018#\f+,GYj\u000f\u0010,\t3ܬeV\tT\u0006\"\u001f\n#\u0015KʝD\u001d~FmhXK[^q-]\bVÙ`b7\u0017^\u0013[^t\u0013h\u0012|,H\u0011\u0000bya\u001a\u00003\u0004WqnIzGo\u0004>@\u001dl6 9\u0018g$(0ܴ{#\u0001>}~gN\u001cWI2lW^,\u0017o~9Dn\u0015+2cʲ\u000fVqHl;Nm^yTl3[i&13y3`m+ʳ~\u0006Q\fGTUy\u0005%\u00035\u001d-\u0010x\u000fb\u0004A?\u0010[ Ef\u0013|p\u00135&A)ej.`o\u000e+~\u0003\u000bJYmq]\u0000Z\u0004\u0013x\u000bH\u0014p|ڊP\u001cD\u0015\"I\u0014ol:\u001barY ^$PZk*P\u000bN\u0006j-C/=bMs1N\u001cJ\u000bM\u0018\u0004)\u0003%t\u0007oI5ǁ1\u0000FPyt E\u000f9Rt\u0018E+1g\u001b\u000f\u0014\f\u0001\u0019&\bX^\u0016-$I\b` LWl*+{\u0004٤\u001a%jc$4'\u0001l\u001akr5O^ffևV\bZ\u0004@\\jëZOԖs(NwAE@\u0018c\b\u0019\"*\u0018\u0019\r\u0018\n!Ԛ\n\u0014[\"oi\f\u0005Pʬ\u0002\u0014u\b\u001c\u0018?\u0013EZ?j'h}QZ\u001fRYN\u0016D)Ԍ\u00079^ H`l,:S\tͭW5_$U7Ps^E\u0019ƒDW緣1+\u001fbdQ9=_h2̴\u001e)\u001d\u0013>u9wSI:Yǹ0n,We'uGB;qr\u0000\u001ea\u0004:W0\u0011Q;\u000f\u0004ֿ*s)op9\u0000Z0r0\u001fJ\r˝9J2\u000fʍծϤs'%yhJ\u0012\ryEO\u001c*3\u00116Wk'|[p\"nBFZin\u0000\t\u0019(\u001b!U\t\u0013\f\u0007\u0003bׯz]L}\u0018*16̭*{q2#h\r\u0004\f\fV\u001b^\u0018\\1&y%\b=#U!\fIHac\u0012\u0011\u0004k;1z\u0011c;Ch5\t\u00108\\\u0019*W\u0012\f?.\u0006MK<\u00016\u001d!6R0,Pa\u001d\u0001LR)A\u0000I]g1εY~My)!1:#\u0019\u0017!q\u0013\u0013sv6|\u000ffm\u0017\t\"\u0018\n!S\u001b\u0006ڕVF(@ħ\u001cBi섯-\t*{rGXnJ9\nGy{\u000e\u001c'?EhR\u0018nf䖁fcam$|Pb3\\l=PI\u001db5~zY9 \u001fm=8K\\\u0014`4o\u00022k\n\u001aD?r>K\u0012ܶ'%ǙߤX2\u000bߔ\u0019\u000b3\u0011yr\\ǝ }\u00169m8-ض?\u0006\u0010aL\u0018~Q}c\u0016gno?+\u0018Cʱ\u0001\u0010!9 &\u0014\fN\u000fˍ\u0016\u0018\u001a!8\u001b\"\u0007 R\u001d%\u0005r\u0000CTZ_p\tJK0\u0003\u000b'̥=;\u001a*[\tbQH^8hoF\n\u001e+6\u000f8Rs\u0010:Xc v`\u0018vap)W\u0011,\\\bDN\u001e+\u0018)X^DɅD\u001f\u0006DKb*Klg\u0016\u0006WuMzqmCF\u0019sA+vE\u000ffC>uqҘ]MQ\nn\u00074\n\u0018][ݖ;V\u0007\u001aCM5qZz*#?ɛv\u0003(AqW+O}wgi:]m\"E^Iϥ\b\u0018\\\u000eX\u001eDpʾKRx1N_\u0013ن\r4NU4c\u001aj{ajJ:逺dx-\u0017E5\u00045p^\r\u0014+m\u0002g\u0017\u0004\f#<[MuHm\u000fR;yv\u0018VU\bnn?\u0017\u0006ٍ\u001aOAd6`^mAlYm)Hlϼ'z1Xe33\u001cԜ_Z\u001aZDd6BPg\u0013e\u000e\u0013W%c\u0018<^k2{\fٿ\\l!\u001f(Hv}m\u000f\u0002jP\"K4g-&*[8*x\u001dV{.ݎX\u001e\rlDWf\"J.3(\u0018\ny^Px\u0019D/{\u0005(\u00126\u0013\u0017\u001c\u0014\fb\u0013arL\u0015i\u0017Z\u0006n(le~Swi+ͱ9v3V}!.ݱ3>\nAg\f\\il:'wm71P\u0013n\"YvqB@SD t\u0001'M0̏nvC>;\n\"F\u0007!Jl7\t`k&i\u000e|/nkVGq\u001e?*{o=\u001a*{\u0002Zw\u001f]_v܉xH՘s\u0013RBcsH>d)!W{?H6ǁ!E05\u0010\u0017Dzj.xUA\u0004kIMj\u0017%W[jnz/2\u0015(\u0001͢\u0000\u0013E6d\u0005q:6NWS^e$#sa1̳q\u0004a<,\u0001K5(\u0017/.[MEdvOHzqϖl)@\u00190;\n54\u0017#g8\u0018e^B\u0014xwTn\\N\u0006\nD~vN-W\u001cJ\u000e'魢\u0007\u000bEzrKCo:tq0O32os:e'm8Q\u0010ԚݸAo\u001aߣ\r)h8,y]\u0012;Η\u0000N\u00059'N\tn~rn;Nes4湖~V5YƇ$m93\u001cϵ\f\u0007@D?SQ\u000fRib8x\u00128]l\u001epb\u0010`ᷢv|\u000fyqVmFj>C\u00058w\u0018=!~4If\u0017\u0019N-߳]\t\u0012\u0004\"FD\u0019_\u0004e|OVܞܯۮH\u0004\\:'c|3YzQ\fh|K'\u0011KA\u0010ՙI+GMi\fTMrXgN-#@u$ɰ>\u000fkM\u0010+\t4/ծ\u0010#x\u0019\u001f\u0015\u000b\u0015G\u0012\f,\\8RZ\u000e\nv\u001be|\u000f\u001a\r\"~E01\fe$3\t,;wds\"=`\f-Mr\u0015=^k)rFzZToI@\u001b\u0003!N[i@yA}̞^\u0018o4h=y/7f;'\u001avrW#~Q\u0016QCc\u0019)\u001a\fcڈ\u0014\u001a\u0007zrk[BB룒\"F\u0002S\u001bg8˞ն\u0004]*Ih^W\u001b\u0006Fl\u0013%S`6\u0015MGksϛK\u001dWf\u0005긛)/+1\u0006Lzf\r\u0005\u0006\u0002^j8w\u0012@ӫ%:\u0003齔:Od_AVJk_\u0016\u001a\u001aKq=w\u001fuxm[\u001aVX~˝IPE0?^g\u001au}q)1GԚ-_3\u0015?[i\u001eB0܇PG9JAQtn7x@5\u0017͆HX\"\u0016\u0019\u0007\u001d&\f\u0015YSQ{OR\u0010d_jMo:OĦ,.S=A\rz\\ӏܯT%\u0005ZGrm/re=nC-ׇ?a(s\u0019ķma\u001c\u001a`m=V\u001eiHrLUn>\u0011\\Ԯ9R4:٪@]߷\n\u0010LE'fͱE峩\u0014S\u001aHmFe\u0014c\u001az޲\u0007X<\b,\u0012\u0018ߓdamj\u001bE$\u000f\"\u0000E_Uqb4H^f@ͧ-\"\r\r\u0019N\u000b[-o\u000bUGbz#MW\u0013i߮>h\u000bSZ\\hL/PW\u0019W\t,\u0004f\"\"\u000bqZ@\u0002=N̗|\u00177\u000fD@2^\u0006\\H\bl9E\u0005\n-FO\u001eq\u0018h\u0010\u0001\u001e\u0010d\u0007CP\u0004O\u0013\u001cĎ\u0013\u0019\u0006&\n\\\u0012`P}OF\u001a8\u0019\u0015'+q?H5C`Q\" d(.AO[E\u0019WPz\u0012\u001aIf F\u0001ZwIgY2[@\t\u0001\u0014=\u0013\u0014=h\u0005{[1,sakq\u001apdb\u0018f{֮\u001b\b\u0012A\u00186E\u0000'T\u000fd\u001bߓ\u0015Ek\u001e)(^'B\u0012e_\u00142\u0014E0;\\j&.v\u000fQbG\b84\u0000Z,ziԪrf\t3|/Lt)3ngڟA\u0006̃J\u0015Z\u000b\u001bܮ-\u0000~\u0005jP׌\u0006\u000e\u0011\fr\u0003!:Ϸ\\5l_zn'C\u0007+ڮ\u0019?-3\"\u00135^\u000b,Aq\f+_\u0015y\u00021`\b=UR\r\u0007r+\r9\u001d|`q\u0005&,F\r;KLaBKbp 6ޯ\bd~Z\u0000)z)z\u001ed\"@b1@z\b^\u0004\u0019G\u0007b\u0004HQ(Uk,Me-zDl\b&L\tRY+ή6U_sgYc(?\u0010E⼌S\u001d\u0017\"REoH\u0001\u0018:_\u0011dך\u0006'B\u0006^p\u0012\b\u0019\b+\u0014\rendstream\rendobj\r26 0 obj\r<>stream\r\ng 8Ѳ\u001f\u0003\u0011L%)ޟ\u0018r\u001df\u0013\\i\u000e8D\n5?n\u0011]\tt(\u0002\u0002t_u2KMBt\u000b\u0002˵#eDa'(BKBћ\u0001̏zW3\u0012[ ƳKR{Ʊ\u000b\u000fmŒ\u0003\b\u000bT\u0007!uG\u0011\u000b-\u0003\u0011݂\"98\u00050e\u000b(En\u0016ƨW~U1P+\\FWg'Kc\r\\\u0004d(\u0016pZ=Ir8b`o*~>\u00076X)WZ$z\u0016u\u001a'\u0019Į\ns'I6N\u0014Lt\u000fZ\u00147H\u0006V r9\u0013^'2\u0014Oc/ z@~!1;_2[bk\u000bó\u001cq[-ٍ\u001f 7]Л\u000e$\b`DQR\u0000\u001e0ip!QDQ2\u00131D&Bgz$솇\r}\u0016\u0003!>j\bdP\u000exzUED:\u0007\u0011f\u0004)n1H\t\u0016̀\u0005{\u0004[\u0010b\rC$q(\u000e\u0000\u001cb\u000f>@0Ϯ4\u0017=\u0012\u0010'\u0018\u0002.x\f \u0001eRiQZl\u0014t\u0010B8I`p.Tj1Wl)lN@58+|D\u0016EȝB&,\u0003L}K\u0007\u001d%\u0016\u0004P\u0003+x\u001e\u0000fQ1E\\*z\u000bx$X\u0000\u001f*;\u0015.\u0010+\u0018>m\u0006&J\u0016-7'8Ozs\u00103\u0004\u0013§uo{\u00100U\u0019˪e8#t\u0006ija\u0011S5;x-|!|Ob-Uf\"+5\r7V\u0007TF\u001f*1\u0007T\u0010\f0lj@Fк\u0002\u0014\ḃafh\u001e3Mi\u00188Jp\u0007FhҸ\u0007\u0014\u0003\u001fv Ț-T0\\\u000e}g\u0012C\u0002*TV\u0004\u0000\u00024Cz{\u00158Tk+r\u0016Z+2/'Ŧ@\u0007\u0011+\u0001\u000e#\u000584\u001f\bn\u0018{Ѷ\u0016q\u00006@K`\u001fx$jM\u0011,\u0007+a0~a%=iP1\\`щC\u0004\u0016G_A^Z\f,E\u0011\u001d(M\"'ƉLE\u000eV\b\u00171\u0007%u\u001d,\u0014f\u0018?\u0006qm\u0002!\u0017\u001b`[\u0005+?l\u0004X<\u001e\u0010^Lt&Ь\nR.~^j\u001c\u0007\u001bi\u0000\u000f\"\t4T*\u0014ȧz\u001c'\u0006d0\fX\u0014A3\u0014\u0017\\\u0014,\"T\fS\u0005-Ҫ\u000e\u0007&4\u0011=\u0017B0|\u0015\u0014Z\u001e(28/A&;\u0000K\u001eS\u000bApq@O^\u0012B)4)؞5ׁ\u001c\u000e8Th\u0014\b)()o:a䂋qԲi\u001ak\u0000Uw(d,Z$8 \u001f|\u0012n\u0016t(Ls&\u0015\u001b\u0003\u001fO0\u0003\u0011\b,\n\u0017܈2gi,3K\u0013\u0019ʒyo?\u000f\u0000*(\u0019shZu7B4V\u0001p\"4?-G[jGh{ti2pr\u0004\u0003ag9\u0017͚XJw,p8\u001c6\b\u001c(\u0007B\u0007Z$*\bW`@xO\u0000R\u0015x`b\u0001\f!\u001b\u0002#W\u0019T0Yn\"Yfn\u0000g?\u0005\u0016:]\u00168Hjcn\u0004}Jن*\u0013#?|ө$rIk\u001aw\u0007\"\u000f\u001a\u0011\u001cEdG`Q0!UD\u001d\u0004KbZᣪDq9]\u001a\u0007\u0011=Sh)X\u0012dUZ\u000eo\u0011R %H}F\fĊ{\u0002\u000f)8\u0002\u0013Cۅ)\n3Ld H3ˍ\rҼ\f4\u000f3^m!s\u001eYMt\u0001\bTOd5R1>EGXQ\"Ew=A\u0017\u0004-\\/J0<\u0011uoIb}\u0018Z_n.˰D\u000eT\u001a\u0003.R\u0010h\u0010P\u001a\u0010i^}y\u0003p\f/Bl\u0006B\\\"xJd\u00136\b+v\u0004\"Yt\u0004\"Co\u0007.Do\u0010$\u001aի@(A\u0007\u001c\f\u001c n0\u0010%\\\u000e\u0000\u0010kZA\\\u0012KbM 1(\u0018^ j\bb\u0010>Xo\u001eIs\u0011\u0014qJP\u0002\u0016z\u001b\u0019B_fqi@r\u0014LTHois\u001c\u0007|e\u0004\"_5\u0013'C=ωAu F9\u0019=;N\u00054Sb~\"\u0015Q[sq2spc(fj[1r\u000bijT#Nf\",;\f\u000b.PʌQK;E\u000f\u0018\u0007Yy8Oi\u001c#H/5\u0015jq\u001eE{\t\u001d+4\u0016=.cG{F\u0000/1;q\u0012_#F|!u,w.Ͳ\u001d>0\u0012=F0KHMJf\u0007lN\\<}\u001a'ۏ\u001cQZBK/Z~v-IEZN2=ׂg\u000boFJc'̈́1̟!Z{IQ?\u000b(4/:^p&zZ\u0014>+#כMTX;\u0007\u001b)2\u001c:.Z\u001d\u0013@\u000fMƉi\\|j{bSRu\u0018n\u0016j\u0019j\\\\<{\u001fU\u000f1~\u0018^y Ė[0K캯w\u0019ð^\u0019Ɵrv@*[\u0005\f\u0002LKHue濈\u001d\n/Gr\u0013;Um*x(r\u000e\u0015LSŲq\u001a\u001bCe6TǙ,y\u001a\u0019DΉuPrpI\u0019\u00044|9nES+\u001ft0\u001f\f?0繟\u001f7ԙ\u0003-N\u0010RZ\u001dC,\u0014B$\u0019\u0018~;Wi,F,5\u001a)X\u0002\\\u0002v\u0005\"t\"y\u00195\u000f=&\n﹊\u0015\u0014d\u001e-\tR|\u0011Z~\u000fx4\u001ar\t`'{\u001c&(2}99Hf8ޛعr+S6GvWeS\u0015!\u0001|tlGV\u001eiz\u001flg=\u0013_W,J\u0006O]N=}\u0014*z_o3zOxV\u001b){\u000f'\u000b2rv\u0018ƻ,\u001fyRLqk?\u001a;B(KbY?b\u0004G\u0010̎,ٴ^Hݗd`;7[fC\b\u00181!H\u0018\u0018_ҵ_E*ΰ7\u0013e\u001d\b5c?\fa^\u000fR\u0004Pc$\u0011bہ$E-\u000fdٓ?}Ϝ_ae\u001fQn!7YAkO\u0003M{Lx]\u000b/\u00191_DXwH|Pe\u001d?\r,.;gj,,N\u001e'\u001cu~v3Q0\u0003#K*\u0006-_2\t\u00192_\u0014;[\u0014A)4\u0013&\u0019UVĒ!,\u0007Nc\u0013V\n`T\u0019\u001c&\b2Ie\u0016\u0018U\bF^\u0012\u0018ɒ+\u0002Q{\u00050.\u0003\u0015a\u001cB\u0004)Uh%N瑦j[ɕ&\u0003\u0006\u00036¦\n-ENeD{\u0018'\u0019/rZ㡂Qo\u000fĞ%Iq~DN\u001b\u00154\u000f3Zn7Mݶ\u000bq\u0002&k>D\u0010\u0004 3\u000b\u0017&O<ǵ4.Jc+OVGz\u0011\\\u0015B*\u0015*\t'aja^\u000e..\u000b#J\u0017*\u0016\u001aʓ\u000b!'\n\\Vd4-Wv\r[\u001briH\f\tI&unrC\\\u001ejMۅ㣂d$~V\u0011O6UY{c4]\u000f;uv\u0005\u0015Z1V\u0015_ഊ)\u000f\u001a]1:3cuv\u0001(n\u000egkg.wF2jqBh_ĭَ\t`\u0018 Dv\u0001)Ρ&NwU泚d]f\u0013d~=)XZ2ˎq\"x.|\u001ap\u001fvD`nR@et1WxL\u0015l>Xey\u000f\u0003gevmR4W25\u001e7\u0003\tfQ\fk㑮)|\u000ey{\bLYg6T06&6b\u0014;Mq\u0014(JC^f\u0005\rB빚_TMoi>w1zѰ\u001bvqV,= -vI,\u001alc\u001e^\u001fv-_d\u0014}f=GU$s\u001ae}dXE\n\rNWpj\u000b\u0019٦n+V-1/UxV\u0016CU\u0017'8\u0013\u001cdUF󤢧@8Zl_f}\u001b9?,yO\u0015U~f´*{bPN0RPb\u0018f 2P2^gZ\u001bir\\c2_k1<\fSaSf8\u0011L$vMZ!\u000eJ#\nĠ\fD\u001b\u001f.(l\u001e\u0015\u0012aY&\u0011X\u001a3bH4(7WW]Muh\u000e\u0015\u000bmEzE6̢FC>Y,b\u001b*Yq&*ǫȉHJ\u0010NRU9A:\fiH^ϖ|fj垉aa\r9@Rr\t+)\u0015y!\u001b\u0013\u0012H煄Z\u001cI\u000bQYG;(NJ*)4\u00156g1Jb9?DI66\u0003a7[TH\u001eYJ>3\u001f!)xH$-\u001c%m`\u0006*1ċ\b\u000b\u0015ԡ\u00194u\n:m\u0005\"7ݦYaj)Iw\u0004\"-f3Yz\n&Vω+\u001afzZRNî'\u001e/'&'#&$+&)-l\u0016\u0010\u00175kr\u0007y抺jx٬Y]\u001b;8\u0007*+K\u0006˪\tG%dmfA\u0006YXI+i$쉖RP\b\u0010֓QOXJI&l)WvRqIE.Y\u0000uBc\u001dmי\r5ƢXEWbq^pY}8L\u001d\u0013~pf\u001a`( \u0019#\u0005\u0007\f\u0006\t\u0005\\@\u000fp\u0019l>oΔy\u0015I\u0010S^i'.&-\u0007k>U|$\u0015Rz؊:+T-\u0018L\bDǤ\u0003\nK\u001b\u0015h\u0011.u=F1lו(%gՖO\u0017[pʝh\bnzpQO4*4FzE8\ry,T\u001c\u0001W\u0002ձ\u0007\u0004\u0013Ak\u0011Ѧ~jJG;^OPO.+/.V\u0019:\u0014v,)Wz\u0015ζ`[\u0007,f9C\u0001\r\u0004H3 \b2ZJL-BM\\EMrj}\u0010\u001aPt\u0013\t\u0015p3\u0001$B\u0005\u00054a8\u0000i\u0004\u0001\f\u0004d^(\b\u0007y*A\nτږ?]{lKړ(-\nÏ\\a$vT׌3\u0002(\u0015\u0005P`lсF\u0004\u0015\u000f,B!\u0002V<\u0002-a\u0010\b\u000e\u0010\u001d\u000e8j1a\u0000\u0005\u0000-\n\u0005lT6G\u0019ovŖV[(\u000bm\u0002@d2RS#\u0001.\n\u0004/@\u0018 4\u0000\u0016\u001cI\u0013\u00188!&pP_(@\u001b\u0012\u0003\u0006\u000e\u001c\u000b\u0014pX;B\u001c\u0004\u0003\u0018\u00128#a\u000eIy+Uip~o'W)\\*ǀ\u001d95\b\trŇ\u0002*>p(S%\u0004\u001c<&*p\\E^\u0000\u0000h\u0000\u0007Q\n\u0000\u0010T^p[(ֶI\u00146!\th:Z]Y|$4\u0016RՈ\u0016%\t\u0007K\u0007\u001c\u0014\u001c8 .8^8tH`\u0001\u0019\u0012\u00158\u001f+\u0000`M\u00111\u0002@U\u000f\u000b8\u0015Q\u0003u\u00113򄡐T[_J\f*$^\u000eQex\u0011Ia\u001b)`\u000e\u0018\u0011z=\u0011e\u0004*dn\u0000.S@Y\u001f)|\n4\u00023yqA]sw}\u001ak;QGS\u0013('\u000fdƃ+`\u0000\f\u001982 \u0000G\r\t8*Jpl\u0011\u0002f@\u0000\u0014$\u0007Ak(G&\u0018j\f\u0007Umʎwɪ|brh'EH\\3TFU\"X\t`D!\u0003a80\u001cP\u0013\u00198z6@(;Ң\u0000i\n\u000e\u0010\u001b\nx\u0011'\u0018\u0006nf\u0016p~ CbD\u0002Ր\u000e\u000bc0e,\b+-B\"R_aoK?J5,E\u0015\u0015\u0012(\fx0 H4hN+S֦\f2\u001e-\u0010t\u0010@r$\u0001\u0014f\u0001gKN\u0002[\u001d\u0013g\u0013K\u001bB\u0006\"1-Qۚq&I~r\n+5[\u001a䆱\u0001\u001dӰ^&\u0018\u0012'Ty\u0005\nG\n%\fhA!\u0002\u0017\u0019\nTH*Et\u000b}\u0003\u0005u*j@Z\u0012f4\u0006yu9\u0003!d!Q\fUI}fO\u0011\u0005\"\u001f\u001a\u001b\u0005~*Vpp\u0001\u001e\b\n\u001cT\u0018%\np0ђaB\u0001H\u0016&\u0010py*&\u0002\u001a\u0019\u0006dX\u001e\u0019yHY-ʺL9ꇪ+\u001c\u0013KJ)/\u000f^DA|,\u0006\u001a\"т\u0002\u0007\t\u000e\n,ѼHDc\u0001RM\u0003)Wr(el~pK%ojL_\b\u000bsfUZW]/sUU\u0018ݩ\u0015W9Bmz\u001b`([€\u0016\f\u00118,:,@eWŅH\u0002O\u0017\nG\bTE*\"\u0010\u0019\u0001uͦi+$q\u0010\u0011\u001ah\u001f/!\u001ce\u001b\u0015V\u0019\n\u0014\t](\tM=~VMZ2N6TJTP*.%[H)=fn\u00133Jcz\u001fX_*lngWJq7&,-4UH\u000bǪ\u00057Hj0FB\u0011\u0003%G\u0018#Z E0\\\u0010.P\u000e8iih\n\n*\u0015D\u0005V`b9R3-[D..B%\u0007ix \u001aS\u000b\u001c8<6h\b@օ%\u0000\u0015\u0017\u0007tn$p% Qh\f\u0015E\u000b\u000b…\u0011\u0003!AS^hW\\5C=uj?I\u000f\u0015)\u00053\bD\u0001sq\u00042%4fTt\u0015dTD\u0015FAP=RW\fWoRW\n\u0012*˼|2\u0003ie?Vb\u001d'8\rV,[U*eV^\u0013G\u0017%$t\ntJ\u0002\u000f1#Kr\u000bAAT_ppUz#(*Fiesɦ|d\u000b\u0016\u0015+W\u0015TI7%1\u0017kj,\u0004ɬbcdi\u0014\u001aQ4q\u0002FEKT`\u0012)igiE\u0014\u0005U\tk\u0002uۂun|\rَVJ\u0005\u0010\u0000ϊ\u0015\u0003F(( &\u0004\u0004#3,\u001cTcvP`E*\u0010q.tB\u000eآ|uj(i*5t\u001axآ0TR\u001b\u0005v+9V=нI29BPHx\bzOۨ/\u0013z*\u0012B-\u0014,O\u0011SM!OX`BPb8V\u0014,\u001dvc\u0012y\u0000IYXJ*WU\u0014>=W\u000bVaK\u0012Jxr\u001a\u0016JJ\u0011շE\u0005\u0006*̟\u0011Q\u001e#\u0019h^b7OsKwc2٬5(,\u0012MG!0()m^o}/\u0015T6g\u0005Fk͞~䔂|y^4oGߺp s\u0013C\u00057P2SY\u0015>:M[04E5I(M=W<\t6۶\\9\\Q^\"+\u0001\u0002)4vdLKj\u0017{\u001d\u001d\u0015ݤ1\u0002t:5)Ub\u0013!Kr$fi~cZ{\u0011]U\r29eΡ/!֪>R\f\u0002h!0\f-Q8in2ry\u001cj8%\u0005\u00101{8TH#*T<\u001fC\u0013zuJ^S\u0012z'K\bL\u0012BI򠼡n\u0006)U)-*n\u0013X*\fKb7.ODZ@%+wI\u0013\u0004*#]Pgm\f\"x\u0002L͓)\u0002u\u0002e$A~̔4\u001c\u0011Z?\u0006s݊1v y>(\u000fZZ\\\u001c.hb{&\u001b\u0013M۩7P\u0010\u001c/e\u00143\u001dٖ2\u001a4L\u0006\u0004^*r\u001dd%1\u0010\u001c#fw&4ľD!WsI6\nTz-\tf\u0004at<:l^볌y6̮ג\u001e+靗ZBkPs\u0012R\u001fN9d)ʄj\t\u0004\u0005VrJmEϔ^Y/\u001a+t~\u0016XfYED\u000f\u001f흆oWF7)\u0010\u0017\u0002\u001b\u001dJ()\nl\u0016\u0004&K\u0006GoX\u0019'\u0007\u0005JaI\u0018%\u0007<\u0004H䗙4l\u00155}lׯih\u001aQ\u0010\u0018x~9S3jW<\fc GoXHV5`\\ZgF;\u0019L//vi,.mR,\bm\u0006MJ[\u0019::;T\\^q%2`\u0016k\fD&~dݣqw\t\f:\u0014VknɏG[okS׼\u0007.!`j8հ\u001aL(]bm:\fQ{BWu_\u0017\f\rcnՇo2r-\r(>\"\tdߝ+IwI¥zdV[/W\u0000\b*t\u001c\u00147ܪ\u0011R\u001e\u0014 n.а\u001d\r۟t\u000b8\u000e\bb zʵJNϸ3%U#0\u0011HKBՒXfJפּ^Eex+\"1! \u001bW\f_N\"c}oү\u0005r-KuِE^)6\u0016\u0016\u001e4u%?\u0006}!N\"36Jo\rgU\tK2@i7b_th\u0005jۅoB\u0019\u0005#à\r4&5[\u0017R?\u0004TJT\u0017(m-ۯ>+\u001b_n8hW\u0007Zp/\\h\u0019^dp!I\u0016D3ܢB6èU#=ڷ%Qh͠2\u0014\u0013k4f[\u00029g5ϼw\tc\u001avaO\u0011\u0012;B\u0010F;[i-Rc1/{\t\u0015+Jy0N\u0004Z\u0000DaMoft_L<\u0012\u0011;ܮߊ~;vժ^2hPPbVE\u000b6Q\u001c\"VԵ3kcl]\"(}'zDZu(ӛv~o@>q_5썆E\u0016\u0012p6Aa՜2i(5\u0012\u00023'\u0012푺\u0007(…b\u0017R/\u0015\u0013j)m:R\u0005\u00050d1K7c-\u001cpV5~il\u001eՈZ\bB\u0016\u001c\nn9n\u001fڐ3\u0011ڠ\u0017hP^0.=Pr#Y\n\u0013lm˨NdC\u0006y`q|?Al<\u0010_O\u0005㬈HduYDdwڮ\u0002L3R\u001e*8}㓀w>-\u0015\tݰw70\u001bVÙzqM\u0014FC\rUm/L*\u0004\u001c헒nvoͭ:m-5m{\u000fj7\u001f~,\u000em||_uXf\nvS\u0015ۇ0\"/9T\u0015\u0018Z4}Ąf\"qٱ\u000bVvc\"z`v_gADg8\u001aQ<\u0005\"\te7mHMߕt۰jnt^1Vw\u000f\u0018J^kildOWnI(7\u0012r_\u0007$D\u0013{\u000bd\u0014&\u001a<ߔݿ5O5H}U^k#O\u001dj:3ue\b\u0011gAU_546u$&gsŢS뢥I}M\u0017;\t\u001fG%ߟ6?d\u00161FW\u001b\nkME\u0015\u0019\u001f\u0018\u001dސ(=~hZ,-Rp\u001ar?>2\u0007h}2_<\u001b\n灂waW|\u0006ԒфV݈U\u0001anΟ1\u001e\u0005;@\u0013BJr\"b\u0013\u0014x-Ћ9vגs\u001bkn\u0013nlK#v\u0012դAca&Ĵ!ޓ\u001c\"ezC`}P4j^[\u001a\u0006RH\u0012}_!;;\u000e*QI`:Ulςp@-ͧ\u0005_\\g3R\u001aS\u000b\\d1ب\n>SBs|h:SXf;ۮ7\u0015-f\u001f04\u001em\u0018M51l\u0012'\u0003 N.\nT\u0011;Ue'H1\\W.XTj)C\",\u001ei\f3\fWb\f\u001c/)nwl^}-;Ti`\u001b\u0005\u001f\u001aj5\u0001M\t &E$\u0003\u0005Bj%w~Hl;3\u001c\u0013ly\u001c$tG-mEo`d7^7Ӌfv\u001e|Uw\"Uݤ[u[\nly5\u0005ۅ^\u001aw\tzuƂnշBi;M\u0016kNRjH\\[h%)\u001cWZ'MEQ]bH0N2^$\u0002\rcӹ˰?j7םGE\u001b>]x]q[\u000fu\u0006܆Մ]pZ5\u0005J\u0005c{L\u0015lmE\\\u001a^sq\u0000R0o$L.\u0017Ȫ2\u001d3m]7\u001e_Vie[ci%NiX[`ؚ/\u001ews\u001cãil\u0019ιmZD'CΗ-5\u001b\u0000QX}aW\tJX:͑B]l,V*2\u0016K'\u001bVnLb\u001e˭\u0005}|\\or͵@\u000b\u001f|\u001aÂ|Xr\u0001J\u0004\u000e\u0016KL5\u0006i\u0018\u0016\u00059i04\u0016T:C!z\u00120a6`Ź\u0013e5x\td\u0001J@\u0004Ì\u0014Z\u001c+6\u000e7Tk2`=j,\u0000\u0012H8ATin9\"⠣>A3J1\u00019\u0001pQ@b\"'\u0002\u000f)W\u0001\u001f\\\u0001!zs\u000e9R%1`z%pA\u0006\u0010\u0005\rkDQ\u0000\u0010.A\bB\u0010c)5櫢5];D\u000bց\u0011)C\u000fa\u0013ڄڀ\u000f;C\u0011p\u000e^#rִ1,-\u000btOc\u001b+XO\u000f7T2\u0007\u0013\u000bĐi\"9E\u0002\u0005Hmjcq\u001a\u0013jwi\u0019o\nM\u0002\f\u0018~ٻFb7\u0015ڃ\u0017 \u000b#\u0014Y\tt*-鬂W\"4_^`\u0017l|Zc\u0016%-%y78DT\u0003\u0005Jg謣|,2W[/~3cp>zƯA\b!DV\u0005`\u0018F\u0010ij}\b.Я;0\u000b~fDjWh,%\u001b~c1JuAMe\",x?J\u0013\u0001c\r`rj\u0010\u001a2A\u0012 ̢\u0010\r;\u0019bhq:jյ\\\u000b\u0015\u00041f=k>JNCB\fk׌\u001d/G\u0011lbhƒXrEc'BεEUր+\u0000$|K\u000e0FYpI7S?Xm\u000e\u0018P3L3\u000bHd\u000bX,Xk*Ю=Gq\u0000\u0011:\u0005CvyAC(yZ1౜JC\u0005dz\u0001\u00124\b)+\u0007:p\u000e,%Q\u00144B\u0004@\n\u0011g\u0001)H\u0005H\u001a0c5\u0012}k1F)\u0010\u0004RuL\u001dh]\u0014NW)~Nb#K\u000b=\"6sK8\u001eK\f\u001fP(8\u0014J\u0006uL\\n&(\f=o\u0019\u0004h-Cjka8b8jXm)ѭ5\u0015E\"\u000b7L\u0005Qh]j\r*Ӗ\u0011(\t\")0dP\u00158XYh=kN\u00047)ܕ\\\u000e(rz$\f'ԖQn\u001bO#x%ȱE\t斂X֡\u0007ubXevb\u00136k~7_*\u000f$x\u0007\u001e\t \u0015\u0019\t\u001fV\bي$ܥZe\u0002i\u000e.k\u0005\u001e uS݅\u0002Lzߴ=w|v^o6R\u0013C8W>C(ٞ=\u0019\u000eGJvb%\u001f; uWi$H]Q\u0012yqdv+/CU63\rc\\d0/2&fdMG*Ն̆>k*j\b\u0006.|/@YjC޸\u001c׃!S˓lcΛ@d0HUh#,5\u0017Y6\u000bM*\u0004\u0013]R>JkQZk1|:àB\rS\u0011JQr݋W>\u0005VH͢\u0004kjv(|H4>\fsy>]7X֟\fq\u001dZ&Q\u0005K цy\u0014%B$7b:\u000b\n\u001f\u0012\u0018\u0004xV\u0013\r_ Z\u0018=|Sc0Īz\nMn\"Gi>A5\u0001GJ\r\u0006*PK+.p\u0017RY,L2\u0011b]\u0012ɪ\u00038\u00049!ݢb#a\u0007ށn@\u0001\u0019\\ 1\t\u001d\u0006\u001cT8$A\u0005\u0015\fskBM4'h$\u0016\u000b\u0013\u0001\u0014FTRe!R\u001f\"\bu\tӆ\u001az\tڇ\u001d*_\u0013\f\u0000\f\u0002-`,Fe'\u0013\u000baQ\u001c7\u0000\u001a@\u0004\u0019\u0005\u0001\n+DoiT`F\u000eO(\u0005\u0012J>dw\u0017\u0000)6\u0019\u0018J\u0003^\u0000,d\u0017^O\u000b`)q>5xfI\u0001:A8p`vk\u001d;\u0015>@n~Hn:i~\u001c\t2ˬu3UZ1\n\rL\u0011\u0002|\u0004z&bu\u0012Az\u0012q\u001a@\u001cjXFIZf$Qd\u000ef\u0015l\u0018|?\u0010E#NJFށGibiX[g[ʅiq&!VQ\\7k\b\nnsv\u0005c5\"u㲄謀꘾jwE;|9h00\u001b\fb\u0016\u0019|q&/)P\nN̢K8\u0016f8iLV,J\u0013\u000bC\fM.\r}ٸ\u001fI}߹eyg\nTY\u000b\u0013惒ݤW\u001bP\u0010;61\u000f+h:Sd\u00148$TV 'V1\u0010VZ\u0015kG\u000b?@k\u001foQ:\u0003qZLj_k6Q\f3U];U\u001b\u000b1o?M\fGĚb]gP/\r;\u000b\"\u001cxML})bi:Cf\u0014Yi\nSܚ2P3إ\u0016W\u0001ZˉBI`6|\u000f1~m9\u0019E{\t˭EL\u0006EDyYӵ-6\u0011$Wۇ\u001f\u0018j\u0018\u0002\u0017:E\u000bt\u0010Q\u001e@\u0002\u0006\u001b(TxA\u0002ꂥ\u0012/`\u0000\u001e\u0010\n\u0014\u0013)^\u0010]\u0000\nI\u0010\u0000XAd\u0004\u000b!\u0017(\u0017!$\u00068\u0005X2D#raE\u0010)D6kL\\\u0000bBE\u0017)X\u0010ShA\n\"\f\u0012*RXAE\n\"\u000b\u0012-^(\u0006S`\u0012\"E\u0013.(8\u000f\u0000@a\u0003\u0007\u0007.~~~~~~~y_/~y_/~y_/~y_/~y_/~y_/ε\u0003r BF\u0000KLYJA4G\u0000Xb>O\u0014NC9\u001du\u001b\u0010\u0006\u000b2\u0002\n+\\w\u001378\u0012.h\u0006'B.a~\u0005ISGh#\u0018Cxmm7.\u0007u̶B@=\"(!\u001cy!\u0019\r$3;iͧ~w>\\3\u001am\u0005Ci\u001d\u000fD\u001a\u0005\u0018\u0013=0JSש&̰'R~w݊0Zt>_\u001c}xU[Qm@&;Eˁxj:\u001d\u001f#%Mෝۮh9mpZƲTm5~g.`9\u001f/r7zi9\u00180^\u0003M\u0016\u001d\u0015giP\u00101'\"UBQum76b\b\u0010oKPB$!F*mFq\u0017Jx@\\\u000b8ݰ\n#݈nw3\u0005\u000f7_no3F(Nc@zNuۀq8h/L\u0018济Ś]\"`6B\u00061д\u0004\u0000t\u0001(`\u0018Nb{Kcx:Ѷ\\\u001b6\b@(\u0018:#9U\u001c+{q1b=1noHq.s\u001cs]\u0007!\u0004\u000b ZAm\u001a$ȭ\u0003\u0018&9\u000b\u001ehfg]\u0000͊\u000e4T.{\fcךMS^\u0011dӁ\bv(F8Ӎ\u0013I5~v\u0019ư/\u00042\f2P}ؼZr*F\u0003\u0019{qJIr.M4eo =C⪶1㦾n\u0003`\u001bݨVt\u001bjR<\u0017vjM\u001bp N`ʄXKd7:\r\u0019°\u001e\u0014N\rM\u00130ڦ+A4\u0006\u0001\u0003\u0013.YEJmimն\u001f\u0005p\u0002LT\u0019\u000f^Wt\u001d 4;~P[Y$|Ud G06\u0017A}\u001fe7X3\u000345Q\u0001|k\u00040Rr\"zTcC*|\u000euύ d\fpi\u000e{f\u0003{fyӽ,|\u00159̾~j(yA\f7\u0018q*e?3Hw*NeiO9R\u000e\u001br\u0013\u0016BgKMEW\u001b\u000e\u001dדPL\u0018mʫn˭Ӡvw)~Pg\rV_\u0013ng\u0017ǫ4}'X\n\u0012oRnTg\u0005@N\u0017\u001c'ʰ\u000bYK\u0014,5Q\\l\u001eȭ5\u0011;Xj p\\ڜZ][\u0017\u0000KQMס\u0006\r嘎#Vw8ӳ\u001be51\u001a8N\u001c7k6\u0000·ugQ\u001agMv=n\u0007\u001abf6nP\u0010cX~\u000b8uU4\u000bSܟy,\r:0\"\u0014ن5\u0014cZyEu\u001a3LwIak\u0010o\"x\u0001'*́\u0010\u001c6\u0018'zoC5\rj+CИ'rq28\rTY|aM\u0007ֱ\u001b:8\u001e\b\u001b\u0006\"[\u0017ȐOQ}rs/bcrY͵\u000b6\u0003\u0014f\u00170{\u0015\u0018?\u00035\b\u001d}F=7Rlɑgi뙯3]9\u001e4^Ȯ\u001bQ\u0013;8\u0012;\u0003#}yb5U\n\u0012t\u0016\t/{TJR\u0007^u7\u001c\u001cG4k$t\u001a>瘍\u0018^\u0007\u000f.Ə\u0018_Ԣ,t'p\u001aЫ\u0005@(\u0006ɑ\u001cwl\u0019\u001fYǰ3Q\u001a멦2M6_X;ə\u0012b4@\u0013\u0006\bq[/(bl\u0018ui\u001dok-QxVKv͖\u0000V)w\\s\u001eFO9?Ӷ\u001f(ZZvK_\u001bH.8΋\u0001AL}\f֞lf\u0003e\u001d2JfsiZ\u0003ČD\n'58\u0016eΌ+\u0005U\u0000zK\u001d\u000b\u0011\u0004í\u0000~D)N\u0007\u0007&\u0007ӄ\u001dcxB\u0018\f=b◕8%ܖKC8\u0015=s-G$\u001f\u001aD(\u0019S\f/d\u0018#Ԏr{Rta\r\u0005W[IQNf:\u0019PM%?\u0010\u0019\u0001g\u001a8_C\u001d\u0015q7\u0006fc\b%ђDcq<\u001a%\u000eY9ՀVv+z\\F(\u0018\u0013é\u0001]T~~\u0014DKZs3ǵ\u0005+N5v?O]犌\u00185@Ci\nm\u0004Q;f5S]0\u000f)Zb\rԼ\u000fZ^\u0003=s:/\u0019\rhՌƉQ/!\u001e=ap+~a8\u0019-;\u0012KG%=8\u001f\u001d+盺x=7\u0007;\u0013ֻ@>`0R;\ni[H߭zs\u00055LJ\u0012#\u0018\u000bV ߸=qRW1.F9\u001e\u000f-ǁNb\u0007&\u0013q<\u00191I‰W\u0001&Q܂Kw$N]l5T210r0z\u0016V\u000fR\u001f뉾\\|\u0007Q|IZ8\u0015\u0018\u001f\"jCCu6R\u0014IcxVN]Z4~D\b6\u0002\u0014a\u0018~eHާR\u0013)ݘ[~\bh.\u0015;Vv\u001c^\u001aIH $/\u0007u\u0002\u0005ߝ_^*~ ;T\u00018w\"C\u00169Td î\u0019Y?DYi9d\u000f,6\u001dtvxRn?S4rG\u001c5`z-`Ɏ\u000b9&zYm%p)v|%\u000e\u0007Et@.=՚]݈pTրz\u0002\"\u001cMtz4\\\rc5N%ɞ#!Rp;\u001aۮ\u0001ȑӘ\u001f\u0018\u0017mgi=W\u001b\tK>r9L\t2MW7\u0014w\"#5~jTb~\u001b\u001a.ȇ\u001dw\u0014\u0004zwJ,ѳꌃ͕\u0019\r3\u001fڞ]0c\u0018\u0007\u0006\\04R\u001bh\u001d\u000ffy x\u001af_ٳ\u001b:Q\u0006\u000b\".\u0000Y2\u001a[{u1}\u001b놼\u001a*\u0003M\u0012\u0017vRnlhP\u0005Ph\u000f\u001dS!zs+?r=ִ\u001aE>dxG@tj\fotx5M\u0003\u0003\u0017x\u0004$GMG\u0016gyߎXz\u001d!4$ec\u0018rk=+cq\u0003^\u000f9?C-zo\u0013UG>\u000e=W:\u001epӑzQ7o궋qǜTUKS!ÃVex_n.yޗ\u0014aYLk潐ʎc)3fuxwX\r\u001eSWR4Ga\u001aR^\u001b}u֫\u0019\u000f:i\u001eF.7\u0014b\u0014(1\u0012\u0017jH\u001a*S\u00040\rLYK.̎\"ά\u0015=穎kI+2g{OC\u00122;Z\u0018'Z\u001f\\ǽ\u0011e6Ng\u001e\u0007o]G(QC0Y}Hsln\u001aǹIZgiH>#1\n/Ep\u0016C-7\u0013\u001d(hWjr!Eq/1\u0004W`\r\u00147^\u001dk-X]1}t9fz\u0004DU\f!yς<ճg=s巤w\u001cR\u0010P\u001a!$ù\u0019Wo93^WܪϮoԢk#E1\u0018/(O8\u001c*0M4Er,J\u0007̟!\\A;.y}A:gYOV}\u0006\u001b6\fbY\u000e5ϑZNF:η4h;\u0006\u0013p;\u001f=wLĺ~v\u001dLWY5x0Jv\u0001Z&\u001cA`\u00071|AbIsr\"t?iƹ\u001c-\f0N\u0016=Yi+ʰ;*3}j}?y\bl\u0000y2\u000bQ\u0002ĮV 4LÌS\u0019\u0007$\"\u0012B۸\u001c~Pg\u0013fZp\u001c+4\"\u001f^5X1\u001bA1\u001bG>cw]DevC{\u000e$q&Z1;\u000e\bfWa^@}\u0014p=Sbz5\u0019\u0004;1#h\u000fL\u0018G5\u0015i׽=%k}֫߂R)G|ρ\bH4@_M3Uϡ$x\u0017\u0018\u000eG\b%Hr~M\u0019rat̆1MY/\"d\tb7Xb}\n\u0012|wi&MRyxs\u001b/vf\u0004\u001bh[&HrCj|\u000e\u0007ڎ\b\u001cjH8fΦ#^t\u0007P`rxV< r?g}\u0000K\u0005nK-JИ-q\fYQ{i\u0010xju̮5\u0001\u0005ih,8\u001egu\u001b@\t\u0014y\u0002\u0014r$0\u001a\u0002u6\"\f\u0018\u001bm:(2\u001aĩ\u001c\u0010>\fX9\u0013;.FoCgbvũ\u001cߋ|7]\u0013Gs\u0006\u0012Lǩ t>ȧnCqA/\u0015^5Ѵǩ\u0014\u0018E/;[\u0010̳Şݠ^n\u0018sm:^n\u0012b2\u0007u\u0003\n6{F\u0001\"ftU&\u001a7f\u0012W*2$y\u0016L\u0017R4L\u001e;vֵ_(~3JkRpQڍMèe8v\u001d\f~\u0017Nuȫn&j\u000fs\u001fTn!LU%r6D\b~\u0001k^\u0015\u001d\u0007ø\u0004\u0011\u0018o\u001cY\u0010^e4ԮŪ\u000eY4t2K6\u001d2\u001dg\f{Pal0\\f4ұ\u0015k=\u000eW\u0019r8!\u0007bІZl\u0018ۋ4LmZ'f8\u001bNrZa-L\\\u001b(3\u000b8F\u0012æ\fU&#%=\fP\u0003UݢXv\u0002e6O~nCHe\u000fNq9P\\H\u0010\f\rY硪Vݎ=G#%o|I2|i;ճX}\u0019u<&\u0002\u001ac.'9fFY}R\u0000\u0003U\u0011\u0004[a\u001dYX8\u00138_v9OTC^n)2h}5Mh\u000b!Bj\u0018r'eϩp\u0005]}\u0000D(]NI~Z\u000b9]m2s\u001cqQ\u0014Yg9\u001ehO\u0002)^W%I\u0005?b\u0016e\u0018O\u0002'\u0002\"8Z\u0018!<]8\r&]{,P\t\u001b,\u00118_\u000e3]n+x&U\fȇ̆\f4wq|KOƒZfci9l~t\u000bi(tHm\u0015\u0005U6Oa#p@\\<}=(%H$§\u0007\ffN\u0005l(-q:\u0016'\u0019EQˌiΣ,p*M2\u001cԬߡ/O3h}z޻ bQO^i6hH\u0012̞\u0014A~;SY vX\bB]v\u001b)ڏ,UFVba\bZ\u001co*M[\u000f\u0006-:#eZ[qNa\u0013\u0018,K}ʹ\u0007jyW\f1s\u0006\u000bq\u001f/\u001f\u001bN\u001ciޟ(y\u0013A\u0006km\u0002LT\u0019!UY6̾\u0005Z@i?k<\u0004ʌX~sjt^o;\u0017ƻyӷN]gR<[\u0000ȴ^\u000fXF]\u000ewI`U+v뒀wB(\u001a?\b\u0016B:fcm4\u0015ٯ\u0003M8N݅\u0010'tXRjfCZ=\u001b\u0000ɖsA*ʴD)awӆ9iϜ.u0}y\u0003=GF_m?>/iz]\u001c<_n\u001e>r\u001c\f\u001fُ\\ǭ4\u0013r]AlYmyMlR#\u0019Xq\u001a\u001e=c̒=\u0003eǽ\u0018rHj:w\u001d\b\u001c/\u0011=-\u000fb/\u0001[v5>W\u0004KS^y\u001f2%=\u0007B\f˯\t[#\u0010eu#Uu?&:Tz\u0019X/R\u0014=lM`ɲOXbsTqk{FzH\u00158B6cHޛ\u001ceZZ9\u001dS떛la|R'!(ai\u0005K\rJ\u0003Vr9RfJgӛ/=ϵY|vQ\u0016=\\\u0011;Uf0Wf2ҋu2j˱n䷞wfsQ|\u000egT\u001cԢԯ?Ģ.s*#&\u0013\u001a\u0002#^$$v\u0001RNB5U_\u0003`4\u0014)w\u0012\u0006-\u001a'v>zhb|\fSnw>^d?EΗX((ZΙH{\u001c8/վ㊾cvk'kDV[Ȱ̗!$q8v\fy}%ovKש\u0001U S\u0016ace&B\bL\u0011=Uj\u001dE\u001bLsYR\u0004 J/7\u0014\nX!.1|WYW\u000e}\raUZM1+\u0004p,0+\u0003c=\u001dj}s\u000b\u001d,mf*\u0010R8la;\u0010{C9\u001e%\u000eG\f&K\rdI\"=\u0016^p\u00194\u0013\u0007\f\u0016ۉ\u0017zۈ^֚:]\u001b@meq냾+f\u0012d;ac_ݺ@vgj4pA(\u001fIbvBi\\N˩4` ̀p\u001f[p,\u00186a)kZwQNY5_`/\u000f\b+:\u0004+\u0019U\u001dhMiڎ{j\u0016\"Ȕ \u0003eՊ|h$i\u001c\u0012.{\n\u0012vtʫZn\u0018iQk'\u0003\u0011\b53\u001fE?h?W.FʐPv\u001c*f#\bӰi-I0܈\u001eoj{ @4A\u0004Y[k$>p^F-Y<%\u0019\u000fվ~j@;\u000f7Og*z[o\u001e>|\u00070̟nM\u0006֢xETĖnsgZ\u000e\u0005Yr\u0010#Fs\u001cJa\\ǵ4x#~R$;~_n-|b8\u0013=7e\u0011h}\u001c*\u0019ߛ*ٍb\u0014^\u0017DWk/\u0003!\u0014=s\u001a-Ͱ>\u0012癪]L<'b\u0004;_\u0006*Fr\u000f:Vd\u001f.6\u0014C2\u00199/i\u001cn\u001b3Y\u00142|r#\u00012㩢!C08\u00114Th\u001d?,iXÁ\u001dA>\u0017\u0004\u0017\u001c\u001eZ-\n{$L|SGZui\"r[al\u0012JHbq=\bfT$7\u0007r\u0018\fiU6C\u0016\u0013\u0015Xy5Q\u0010*5ߥ\nZ`ɻV\u0001ŸEF%DV'\u001ddLtSxqHZfc{7WKVC\u0003͏\u0019\u0004\u0019~o#@1\u000b&v\u0005!Nk,r}nhF\u0000 /\u0019\r*\u0018ۇ\u001f\u001a\t^a`-adSZ\u0004^}o|s:ֲ}->ٴ\u0001\u0014q\u001e>\u0007\u001a9\u0012\u0005\rنudV\u0016*W\u0019Q{\u001fm=N/\u0003UAi>\"ޒ\fSS\u0019[yf@:q6c3Gl۩(^\u0014Ec#ey=r\f\u0011,Á\boi[nz'c8Y\"Bsrw\\z֛$\u0007'Sg$jTj9\u001ch[K>\\i(J0ݲC!\u0016R*Hɲة*\u000b^o\u001cG\r6ȓjG/\u0019z9`ܚD3˂\u0014ڋ׽=׳j&enu\u0005%=a\b-T\u001bR\u0010:Vj+[kߠ&\u001a &r\u001eYDr'J2_%Iދ$n5O&ٖkQ\ri<(;nX}ߩ\u0014t+tFỒ{os:\u001fy\u0004I`\t\u001eRD]m3~z\u0018%8\b\u001e!z΃\f\u0016\u0004+(I8\u0011;S\u0017\u001cM5\fBZv{Mg\"zk\u0000q\u0001\u0019.\u0019Ĭ\u001b\u0014q|⻌}x;n\u001eh\u0018DEl˝<\u0015A-\u0011;Sg%r@e\t牪4d& qN4w)v\f\u000fF\u000f=86u'V~vN״!n +/W\u0010\u0017Z;1)Gv\\:;^\u001f\u001cъLD݂UTyf\u0012`\u0015ۈ\u001f\u0006\u0002:ÍR\u0006J<:4QrMgd,\u0018Zt\u0004#+oPzORg?/8\u000e!Do\u000f-Nd-~^p&pXMǍ(O#\u001de(^ J_m1Zi(K2\u001cqJ;Jb\bolY3\u001aZ_c8\u00148ay\r'Rg\u001c^Tb\u0018{\u0012<\\m-N]m)p\u001c)گ\u0001'*\rEQIE\u0007jx\"\u0018g\u0012) !e\u0011CB\u000bir1n\u000eM\"ΡʼnDN\u000e\u0017[\u0007\u001d+\u001diY\u001fĖ+P&Zvyg\u0011\u0014t^GMہqb~Bt\u000ecU\u0004{sru(ɰ\u000e#\u0018\u0018vu\f\u0019D?ei#h$Dq(=iU\r\u0001uxƷ\u0014yT=a\u000fFyOXz\u0011u+.)\u0005\u0015Kv2/!\u0002\u001co:\u0011?yHSJ~3Nt_(փ\u0010/TW\u001a$DG1Kjh@t8Pu\u001f(~\u0011\u0004:\u0003N@j<|nTۦsAS8CUd-N\u0015'YO=\u0006\n^Ejoz\u001b#Dsi8n\u001d|6а-\u0004{\u0014\u000046Ɗ̈́84'N\u0007BR\u0003ћ\u001a\u000bJv\u001fB-\u0004hƓ:sI0t\u001co#\u0019K2\rՊ!;\"b\n̈́|C|S\tHn\u0010`a\u001dr\u001fE\u0011\u0017\\^\u0017\\\b6\u0017<[n\u0016bjaT|\u0006\n[1j[\u001d\u0004@z*v:\\{\u0017\u0017\u001f\t\fA\u0013KEZ%V#\u0015ii\"`r4asֲLwj\u001cG~AGMr\u0013\u0013e\u0006\u0001E-\u0003u7Nt*\reڏbKQj fu(̢_5y惘2`\u0014O\u0013g\u0003{s\u00110\u0016B,6\u0017Ū$v\r U'a\u0000\u0003\u0015uG--WYg2[i/M?\u0006*\u000f>@\u000f\u0002\u0014\f\u0015[3M$jefB`\u001f/5]r,U0b-7\u0000\u0002\u00057`\tz58Ҋ0[P\u00129-()\rV\u0002RSqT_c»@2OG\u0003un\u0018k\u00145\u000e*H\u000f0O\u0016{1Lo\u0013Eǭ0\u0019G0\u001cϴ=W\u0003UϹ\u0000\u001chVD&wͯz(MM3\u001d\u0011=,ZNu͞ ~\u0011\u001aϋMg)V7zL]kc}y\u0014痚L\u0013}^伄j\\\u0005rsHjhץDfUcG!2\u0016\u0019T6ԫΨ[fI%!|L\u0016\u001a+q&ʱ۰/l7\u001f5w\u0011[\t*W$\u001c\u000b\u001e\bd0\u00100#\u0000ŋ\u0006c@H?cu'/5/nj*F\u0003xޛy}\"\u00104w!JC^\u000f\u001co\f5Y\u001dAﻝ'zE\u0019\u000f)~8{\u001eh,-\"\u000b|GҦbw$0\u001eE\rV\u001a\u000f|\u000bZ{YVm\u001d\u0005O\u00043\u000e3Sf,F0|0/)ʫ2g`\u0006\u00051\ts\u001dÝ0)Zm'z[m\u001d/<[/#eTGnr(\\\u0005\u00141\u0006%]\u0005.^6\u0014\u001f\u001c*3\u001d'̞陯f\u001b'\nVۇ\bB\u000714\u000b\u0018\u001f)\u001d\u0010:w,|\u0014l\u0019lX;3;vKzDv\u001d鹯,5\u0018\f.Rc(1\u000bt&\u0001T\\\u001eIrG\u0010-\u00109JQPҼp34_ir)9\u0019A/<\u0005']\u0016\u0007(3\u0011\u0017D6\u0014؍ũ6Ҕ\u0012eڡ\rK\\I`Jpe ,4Xkf}\n\u001eĚ%qO\u000fq\u0003\u0007u7jc1jÁ8ѶƉ$x'Y\u0013UǙ4\u001fK4֚Zy(0\u000f\u0016u}Y\b\u001d$]@k\u001dNq۫.\u0003\u0019\u0012{\u0011qXG\u0010l\u001fa$\u0003ij:hZu\"vpsݢrEUv+\u0018_\u001a\\{\u000bb|\u0019p)P,\u0011%\u0004PʌE>\u0002*\u0002\u0001[F\u0011k͗\u001dkS\u000bˁd㸏b[\u0006\n2Se\u0013h88їܴ\u001e\b6c\u0018λ w%ƳG\u0011aԺD+QiVp\u001bSj1LIXb$i.b\u0007KEq\f,I]돾btO?g4XXyi4*\u000eHmY\u0000\u001e;0\u0014ޢT2 ]\u0000'r\u0011}WRZ\u001bF\u0017\re\u001a\u00136adDrZd)jU\u0017TMI+|Zd\u0012_1\u0011Xi\b2]s\u0012\u0013MU\u0004^\u0000v{mqY)HrBM[D\u0011{5w\u0012>4\u0010y\u000f):G*\fӘ\fr-wlQ0QoS&B\u001e1~k>Ms&ʮ\u0015,PJ'9\u000e6Oi hBg~9nvخg\u001dI0O\u0004Mj\r\u001cOD\u0002*Z\u0013`\u001fp^<\u000bCZr(Zk$I\u001d5C\rT`\u000eZ\\ z\"(1c\u0015K\nf32s9v\u001d:v*Vä\u0007\u00025\u0003&in=lo*w(rt*\u0006\u0011h\u0015\u0019Q-\u0012;Rc2]i&Lp\u001bO\u0014M\u0002\u0016(\u0017\u001ctɒ8o9΄CYzAv-Wjou_A3e6\fH}\u0012\u0017\u0003(|D\rf,`\u0018N\u0004, \u001b\u001018ɲ\u000f\u000f\n\u0006׀\b\u0015*G\u0003\u0012,\u0019^T3r\rSA[\u0002\u001cJ\u001c\u0003L\u0012YJ\u0011MA\u0006\u001c\u000f;?\u0012=4\u001fs\u0004\u0017\u0004,W\u0013V\"G~Q~\u00153ܰ\u0004#)'z/B\u0004IDȉ:`b4\u0006}a\t\rfY\u00158*`zȑ\u0012!\u0004KP_\u0004VTuJ`vL\t\u001b`Q2q\u0001\n\u0000\u000e[\u0014~\u000b@&UfYۮÉ#zRd\u0015X$PJQ\u0013麮ƙ\bn$n'/6\t4\\,Y\u0017-C\u0018FTu鸓\u0016LVL⤢7f8e\u001c'Auxmlk9zmF;ׄv!vkc[\u00133k&7ځ׌&̴\ryܴ\u0003^\u001bۚi^\u001b5\u000ef5a\u001dmmk\u001dLs ɍv5c\t3hkC^#7J؋l\fjf%\u0012\u0016\u0005\u0002\u001a[\u0019[QY¢`RVc+bT1+c)(\u0018\u0015JJj,E,\u0015\u0016\u0005F\u00052\u001a[\u0011Y\u0019KEVVbTxy\b+$\u0007\u0000$\u0007H7eb8e7d9-bae1-4bfd-b84d-a7d175676a3bf83f56c1-71ec-4cd8-a877-63ebdde978b3-7999.108010.2097768548l60237l\rh\rW\rn\rQ0 8 IJ\t\\{t&a]\tooBuQoAF)\u0005@uj.*\u0001P6n\u0000\tG%t3\u001eC\u001f\u0006\u001c\b.Kh\u001e\n\u0001F3x\f\r\u000f,E\u0000\u0017ȱ+\u0005\u0000\u000561369bf9-510d-4729-aa14-78b7f8b95e1858e9d6d8-305f-465c-8fad-7e1d0f23e05d46.4355773925635.5547\u001a\u0000Bˣ:\u0007p<)$BGtP\u0001\\@oF)A\u001cj\u0004\f`\u0002\b \u000eH\u0019tQ}aBTk'g@*\u0001\u0011v}bQm\"MT\u0013\u0007ǁ(:\u001d\\\u0001D\u0006\u0000T\u0006280d1fe-501c-400e-93d9-9d61cfa48ed705853202-14c9-4c1f-9500-a6f4a88cae751086.689731353050235496977784\u001c\u0000 \u0007Fp.\t0\u001ehY:5\u001aQX\u001e\b\u0019\u0004\u0010@\u000e\u001d@\"Hƶ\u0018E\u0004yn\u000b\u001c:CHM\u001bk4ƍm$\u001d$8kL{\u0005`^&@\u0006w;\u0002\u0016\u0001L\u001a+fܻ\u0003>:W{=['f\u0004I\u0014`U0GDD\f\u0007<\f<\u0004\u0001\u0001g\u0001\u0010B\u0010B\b\u001d\u0010B\u0007\u0018D$\u0013\u0004JF\u001a\u0010\u001b*\b1\u0018fa8h\u001c\u00106c\u0016EI,\u0002\u0003$Ydurj\u0016(J\u0018\u0014@\u0000L|DI\u001e\bണ\u001a\u0010\tȉM\t\u0003X\u0012xû\r\rζcQ\u0012(YY\by\u001e GI\u001e\u001e0\u0011\u0011\u000b\u0011<\r\u001c`vW\u0012$DQl\u001e\u0005J„\u00019\u001c\u000e`h\u001e5\u001a&| PjeS\u0019\u001bR\u0006\u00016f~Hv+.\u0002[h%l\tvs±[?aд\u001d+G%UWM^\u0019iu\u0002lI\u0011i6e_\u000fӹk\u0012\u001f\u000e\u0005=\u000bS*l\u0014&!?\u0014\u000e1 S-<,^PLtc\u0013v4i\u001b\\\u0017עD\u0019p\b\u0017P{\u000fHʖ-s\u001ctfS?FcU/\u001a\u001c\b6(C\u0004G\u0013\u0010;\b';͆;\u0002\nmd\u0015,IVB@N\rWynDTN=\u001bH#qHP\r\u0013CM)\u0015>pKfL֩T\u001b4/ۖ4*8\"-1Rߨ\u0010K\u0019J(\u0015A{0k/Q6(+cɔ\u00179*\u001dW4\u00028냺-{'+T\u0016\f5!\r\u0001,\u0014\u001f\f\t9\r\u000f0\u0010yd:+\u0003b[T\u001aLP\u000bJ}[}\u0006,˜D\u000fkg6\bx\u0000\u001eW\u000bLDof^ qhQuM\r\b,/@\u0013P]Sk\f\u0014)UH3$\"h\u0010Ul+7?qIJTl&6\u001d\t\u0001\u0017Cv\u0017\u001e\nF2u1H{'2HbI͞#ԑ;ރ\u001d8qMX\u0006\u0005L\u0004d\u001f:\u001dEQɩR=\f\r}6\t\u0007ڳ/s+t\u0017\f}08e)jo ru9\u000f›{rBA)ߩL81(Ww\u0014\u000bf6yc$b\u0001|Fն(e.Mf\u0017JI9Ψ:)0r*`uw1M\u001b0fm\u0006)?e\u0018c\u001a$\u001e\r[KIC\\-fR=\u0004\u0011<3;14I!s\b(T#\r:\u0012 S\u0002Y\u001b[f䍩?K\bvt{[(]w1LI\u0012|X$b\u0014Pvq\u0007f'lSZ c\u001bS5Xگzb]Ky\u0015P5̪AlY$c$.\u0014DJyh$\u00034:|\u0016GooШ@\u0013#a\u0001y\u0006Q(Y:zRLR\"\r\"Au\u000eO\u0016'\b>/U'@{S8\r\u000b'\b\t7\u000b$JʩH\u0003`\u0012\u0007&\u001fWtZO]\u0014>YKj-`\u00050$.o\u00142ͦ\u0006\u001daL#2ϋ\u0000h\u0007+\u001dѿ`N>\u0003s%dfZ.\u0006\u0000\u0014,#h\b\u000ej\u00148^\u0012\u0002bȪ 4$r/Vq~BχG[qz*?\"6\u001dY=ՊdDB\u0000\r\u0013{Pn\u001cH\u0003.N\b~P\u0016\bY\"9F@\u0012\u0005P'z\u000fK:\u0007)֋ |1\u0017\u0002[\n\u0011g{G4#,\u0012xh6/^&w<9p$Q\u001aL1^\u00044T=\">\u00125\u001a+^\r(FI\u0001\u001e\u001e\u0006A2`ek(*\u0004\u0004RJRB\u00100ݷ\u000bbHJ\u001dsMRZ8ơt5\u0004vZlFbW'`A&\t\u0017ںv@\u001bK?\rz\u0000#f3\n\u0004\fg*<\u0018UQC+u'Oic\u0000n9I![/<-q4%uZ|HDڢ\u00144O\u000b'zߤv\u00036bUi9\u001fF[\u000fE!\u000fۗ\u0005I\u001a)\u001f*xfR>* 6,2?.\u0017\fu,\u0002\\OXCqGyT;򵴜x\u001c@KdM|N\u000f\u001ct^֧\u0005܃Mb-k%\u00129\ra×\u0002LUf\r\b}3\u000b\u00117C\u0017\u001cE\b)[~:^\u0006XG$5@\u0019`Fi\u0014.ߑ.#(J\"H\u0014k\u0001p\u000e#h\u00174gl\u001f\u000b i\u0007ɎR/ɤ ;A2j)*捺\u0013\u0014ha\u000b΃Ns\u0001DS-\u0019\u0012G>d;Z\b\u0014k\u0014\u001f,hcϋTu\u001b\u000fF\u0003p\u0014,>U\u0018H\r3P|;l\u0007!ǂX\flB+\n+\tN@&+; {\u001d`\u0019ɋR\u0001thgi\u0013Puq\n\u0014kI$\u0010.s)(h*X\"\u001b\u0012E4\u0016ΞAĊa-\u0001VwQ\n/(e\u0016)\r$X,+}†uL}%BN\u001b#7=TCLUw\u0002Qh\u0019\u0001\u0001$\u0006n<6׃s~d\bEV0\u0018Ύ^ӝ}\u001e`i;\u0007P&\u0011W&>6W\u0017”Yo`!\u001aZoω\f\u0000\nf\u0018Q\u0014\u0011n\fߡ\u0010x`.b\n!^\u001ajm47bG9\u0015\u0017\u0000\u0016@\fw \u001d3\u0018\u000e\u001cS>9.8me\u0006\r\u00129\u000b.\b\fK\u0006\u0006L@\u0011\u0006u >ȩt;e.I\"a$k7eܱqx(vj\u001e\u0013öJ\u0017'~,Ҧ\u00050܌x]\u0015\u0013ֺs\u00196\u0017-ܤ\u0005=H`ء2\rƏT\u0002M\u0017)^1\f\u0014c}\u0001DG~0UC\u0006\u0013O_\u0015r\u0012\u0016BӭrwQ<~d\u0011\u0012\u0003\u0012F\u0014\u0001\u0011)?\u000bI\rX\b\u000e()v|\u0002\u0016\u001cq砃w/IC\u001b#,Qk,[|\u001c΢\u0002.w^\u001b׫ !\bchǢ\u0014#\u001f]\u000e\u0004\u000fb({\fj\fB\u0013TLB∾(h\r-QvZ\u001aR\u0016Z\"E)V@F\u0017,܃~\u0003\"]M?؅xQ?\u000b\u0010@,2h\u001b\u000fQ\u000f[Nӈp9@\u001d1ճf75\u0001s%:\u0016\u001b`P0(C\u0006 c\u0015jdlP?XʅtRO\u0011\u000fK\u0004\u0017*BEB_\u0013I(CeY5Ќ\u000b|U)ѺEǗ\u0011\u001dJ\u0013&3e32\"4|L`_\u0017HՆq4ϝ!fT\bB8tZݝs_t\u0015jwFVz\n&'oQ\u001br n:F\u001d71R2D$\u000ev\u0001\u001f\u0002&\u0002gQgG\\\u00060\u0019 9Dz\u001912:\u0014\u000eI01-\u001a#*\u001c]󌞠OiԜf|\u0019O\u0010m\u001d\u0004ɓq\u0011)rʟ|\u0018L7rH\u0017#\\o9I\u0002B>\u001aIQ\u00156A@\u0012w\b\r\u001d\u0011\u0010KfI:!`$]\u0006|о\u0019\u00066,p*=h\u001eΩ\f樂\u0003!;\u0004\u0007\bT=U}\t\u0002̈́1Q@p@q,c!B\u0000=7%G\u000e0qk\u0018a`f\u0019\"\nee^^ēu\u0011\u0001I\u0016zq\u0016\u0006#HWd\t\u0014/\u0002\u00160h\u001del0\u0013u\u0018i}mE(D\u001b7;MP!i8uTД\\⬪Hf[Y(E.ji.:՚7\u001b\nD(a\u0016W\u0019idZl:\u0000sR\u0018PO.\r!$v\u0014PRv\tb\u0003x\r6'[\u001cqX皚\r\u000e|e\u000bG\u0001J;#\u001eˣ1U)19:ɤ\u0005.qQVfK$\\\u0007\u001ch<8y|\u00079\"\":/E8g\u0010&6\u001dQ\u0017enCT3d\u001a\u000f\\U\u0019\u0018\u0015\f\u0003W\u0002\u0002\u0003:Orn{{`r8\u0004`B92\u000371:l*\nUE\u0018\u001b϶խ%ڸo\u000e2AVB(YE\bv}r\u000e\ryx\u0010)ӛ\u0019\u0000}|D\"\u0000\u0000B\"\u0000\u0000\u000f\u0012\\\u0015N\u0015[Ne\b\u0006\u001c\u0013\u0000CY\u0016C\u0018\u0001pFS\r\u0015FP+\u0014N&\u0004\u0004\u0006\u00130\r\u001dC.7M +\u001bjJKci\u0002o3͌3˚6s&kfTj6gLJg\nJMh3[uYD'\u0004z\u0017C^+\u0015\u0019\u0001^\u001e.G\\D'\u0006f'P\fz\u001cNxd¡47lɷTns89^t\u0002m\")\u0002zYP3*\u0015@h#MՒm\u0000L{*F\u0001<9\u0000|m4&Q\u0013jf3f{aLL%o\u0004W2&9L\tpg’ׯyiop\u0019\u0019GwK\u0013)p\u0000^K\u0017jZ:\u0000^8,kL-cL`C0f\u0004܇MƄVi\u0016=s^6}|w$i˲4M4if9iz;=$=ٹ˒\u0000yzcc\u000f⸷s\u0003Q?@'\u001f\u0015\u0003ǒ'8GŰ\u0007yq,Mqʇ\u0001Fzb0Q?To4\u001f o\u001c~T\u001bLѨ\u0000TF,2\u001a5\u0006\n5SǠz+pzWD'i׆s(l\u0011\u0006Gw2۬}Qk5\u001f?F\u001c=\\{0\u001cE&c[<Ì#䥩$u8z,M[\u001c%\u0017K;);\u0000f\fZ4 k\u001d?8I^zSiSk$ٻzeWX=nMɭ7/Iy\u0017;\u001e}wWJu^rw#IrwhNMsU:YjKwN]eԤuc\u001f*;yW,Mo]哝,ʸ5$=,^3=Y,Gԛ4K$fWd/rIz=,{{u5IE|\u0016>?/y;'wUFoIon&7_{/Hb\u001f{׽Q{\u000eˮs\u001fއa})î3MEr$H\u0014G&0,ɑ^s.z*eW|6!^ͷqz됇$\u000fK!7uXr=R4ZԦa\u001fpCϓؽuK{/Cp|H&=[\u0014KUݽ;_$bnGͽ=K.Vz{7).XI~^=)n+&\u0019\f\u0018\u00195)H=E{!/9wdDzk_ўIs\u0016GNzO瑿$Ed^WrECץNM.{>4>*d\u0017GeؽCp,h&dbw\u001e$7cIv1Sܟ*z~e$4XNzCnvyC4\u000f=ͮ}C\u000fP\fNv?~OқZ\u001c?7\u001eE7LnBz˯5G^Ӿ$al\u000f?K3$Зb/7/C{-j}\u0014I|MH^\u001f49\u00194CPsݱJYenyc\u0010-u`8̲^-ӒfjcGϓ{/p(\u001bj\u001a9snn>^C]~'w7I?zo;=7޷ּSN\u001ec]c7b߽1}*oHZ{i8:wncH\u001fHo\"#cG?#s9\u0017}z4?I=/Q\u001c8z\fGsއ=Գ垷ޛ9r{sEע>c]kȵ9_λE{֣oEoR~k^s\\ۛk~w~{{}{wߦo{~s9Zs$7Kqs9I}$\\s\u00179'I*gw/zoRw{/z?\u0017^})zEy;ݓ$$/w9λ\u0014{h~λ$/ص־{s7K{K9e.'/{zf4.=,{\u001evee/{\u0017{ٻɭ{/{w/ò\f҇7nvf\u0017ٻٷɽMf\u0017{7{y\u0018rsKsȷ~q9ڜ_{\u001c'wu^=G\u0015Ke'O{b\u0017{'7y3ɽW{-v^rrI8ru\u001fǿɒ~o5}wN$I\"\u0017d號9z$\u001f}Kҋ_^{w/y/{\u0017&GNv?v/IK^^{ž֡WZ$Yݗ.ֽ4=k/\u000e\u0000x\u001ao&9{\f\u000emjKO_kε|kqW0n\u001fo[u\rMS4Mo\u001c\u000f#Y7p/\u0000\u0018F\rfC^e\u0000&XIY=>zK?/\u0018z\u0015ߺ4W,_줪\\\u001fu6c,hoWr]~{Ò\u001c,ůʲ\u001669'ů9޹כmvz\u0017IOZsurQ8Z\u0017_,K]\u001eYz-{4]\u001c>e磨Ms\u0014Hꑏ/I=m~LoϛRI-~Wd'QP됓\u001eGԦ,Iï=Ob\u0019$8I_r⸷֟\u001e;i4Rz\\w1\u0014w8>$7\u001f6wK[z4Gq,ۢޤH(jޝJor\u001cKQ\u001cC\"!\"b9|\u0014Vf'Cܜ\u0016ǰSy{=n|{MOR(jީe8ECM%YjR{Q^Ԧعu/.]z=GE\u001f/v*홤b9/ܞ\u0014;\u001fE{,.y蕷Nq\u001en{S^z|{\u001ezH'_jsǐ[$CMru)rE-|{{\u0014uGqsG\u001cOj\u0018碖m3Lq\\*\u001c]\t¡^\u001aʵQ\rpTދЏeiοH\u001dv=f?$w8=_nɱԼSf^'KK-zQ<⨵lJ4Ԟ\t4\u001b0$ɽn1\u0014)a/uuٹ'KS%i_w-.Rk}\\$MwG^|{U\u001cwW\t={>ܒp*Y^zoދ~\u0015.>ܫ.GnOsy-.ֽݿUkbNC\u001cC\u001e]\u001eyQ\u001cNC\u001dC`7y[I[޽\u0014{˲=<,I(n޻#[oI{,ͽzݗzn%ӜwVS\u0014}\u00178zd_\u001c?W\u0014NySuN;ܩTSq͵JIo\u0015\\Rk\u001fTSuTSu*\u001ebTS{E|,\u00055)z}ڢ]lw\u0001h콫x:U\u0012bk{\u0017}WM]~{Nթt٩\u000fҩ.jRT\u0017-qқbiZ]X]\u000bw\u0015OoRԝJe\u001eeW\u0011MϛcmM.nv<_rq\u001cGý{ϋ鑞Wz~]&\u0017DzԞ_8b}=z\u001cXz'K#MO~S%}'Is{Mϋ>4Eۿ\u001c\u0017@1=ܢ~k\u001f+*E\u0014׽\u001f{ޡ\"\u0019/r]Mz$\u0019v sb7E$7GMd\u001fvuHYF}m\"\u0019\u0006N'\u0014\u000f\u001bDx3y$X\u0007$\u00045b #感xv}d\u000e\\3\u0010\u0012gz#l/R㗕!!Mj-b=#\u0016٥ J=䈙6\u0014p⤀c\u0016qgںIs<\\\r|9-\u000e\u0000cPLd\f\u0002:+!p\fP\u000bv\u0014$\bH()\u0013='\u0001d$8\r\u0003$\\dtJR=ix;7\"^\u0003/B\f\u0013\u0014`'mX)'I\\\u0002TcN&CK,u\u001d\u0015\bÊ`O\u0013/~\u0019ML8\u001al̕\"l\u0004m\u0016\rR\u0006fJ.N2vrژ\nԞU\u000b\\\u0011܋\u0014!\u000bGS\u0003\u000bP:*@\thY/h]Аʩ[\u0016R7\u0002hb\u0010zCsm>\n\u0015}~@\u0003\u0004ub1\u0012{:.ŭUނü`'00(\u0017I\u0012D@\u000e\"˒`\bM\u0018\u0014\u0007Ω,U\u0015\u001c\u0014\u000bm\u0004HcK\u0005EM\u00056\u0012%_4V$4L\u000b'wi?Y\u0003b+&\fv\u001f\u001e\t4.5VM\u0015=)\u001eZ\"U>Zĺn\u0013PN_\r`\"5He[eX|+\u0018Z\u0002d4)P\u00078\u0018T\u0016R%Q\u0004!\u0005U)dq\u0006\u001c\u0013R$c1B\u0014I6F\u001fe\tUIBƏEe\u001c\u0002\u0016\u0018>\"\u0017\u000bv+\u001b\u0018h\u0015\u000f*j\u0012l\u0016\b\u0004\u0015uŞ2#)f~>a\u0012N]l]\r׃Z\u0016jYTj\u0007\u0014X\u0016p\u0006;eVm~t\u0011}e0\u0018iSUS. ˡ(\u0004ԗ9\u0001䮴L\u0016KO\u0002+)q.\u0018yb\u0012ډ`k\u0019WVF5`'\u0005B9Є/k.\u0002h\u0007ʳI,\u0000;@\u0013oN\u0005Ly@b@2,1mL\tRK\u001bij\u0005Tiq\u001a*b\u0003o)B\u0010la\nv+u\u001eYce>v*)\u000bЅr*\u0017IP9,u\\D4n\u00184\fPD\u0002 L\r\u001bռI\u0004FNX@dRt\u000eB\u0014XRIq\u0006\u001a\u0001;գKfBF2:WT\u001f6Th\u001bC\nYTD_:#\u000eQLDScsS\u0013#i\u001e\u00154\u0018\u001653$C<\u0000\u0012vK\u001fߋI5\\xG8)k*İ5h>\bWKJ&#[\u0004Z{fo\u000e@0\f\u0002V/Jq\u0004\u000b\u00030!=ڊd#\u0003m\u0017\u0006Z\u000et3풛\u001d\u0004n5\\O%|x]_\u0017\u0010[!\u0005 :;$Xj\bj\u0000Z\u0004`)\u000e4\tG硠!%vXH\b\u0019þ\u0010\u000bfK4[80-.op*hkL0\u0006@\u00131\nL@AM\"e`\b5*D6c{dSp$V\u0003:\u0016n\u0014^A 5ft0)\u0019\nGLӄ$%(?g\u001f*կ\u000b\u0003\u0016\n\u0005|,*ۓkW:Jx\u0004\u0010q->l\u0000\u0010a\t]P#jI\u0011f\u0005\u0001T\nu,?\t!#H$88\n\"1*P\u0011\u001a1\u001c\u0002#\t5h@\u0007\n\u0002\u000f@b\u001b\u001c|2A\u0003k\u0004`\u0007\u0006 @}_il\u000eϠbCtXZ&\u0011Y$rk\u0011O,VYOxWlUb$BYp2u2EX\u001c[\u0001\u0010\u0012\u0016F\u0005v0\u0013_ԕb%G(B\u0019t5`Y\u0005ڲB5~<*+\u0019`!\u0016'΃2/hJydj)9HѤuG4(&mHR\u0004v8\u0013\t\u001d\u0004i\u000e$$ pи\u001czJ٩\u0017IQ\u000ex`\u0019kA-s[\u001f)\u00104\u0007\u0015r+4\u0011G$(q\u0003+\u001c\nW8[7\u0003HfB\u0007\u00053\u0017LX=\"ũ╎6\u0006Z,FC\u0002*(ܺrm\"-Rr\u0002Z\u0016\u0002\u001fD6odWv3mUZ`'\u0015r\u0014\u001b\u0018\u0014c\u0013N\u0000?ʹc*\u000fʞL\tRxHE$I\t\u001a\u0006\u0015aԹ\u0018PљBS\u0006~\u0014\u0002X\u0001I\u001d\u000ffИ=`'!|X\u000e\f8tD\u00130V&\u0006\u001aF60lV\bՔ&\u0000ج>R\rw2\u0006oA#2g6\bf`oA*؅&@5M\u001c4PhjAqJ*g\u0004%\u001cf@K)?uq'\"ጪ\u0005v[[O\nk'Q&,zH\u0010'\u0014#u\u0010i|F\u0010\bmy\u001c<\u0003'\u0001\u0013܆S^\f\u0011\u000b\u0014\u0019-AgL/\u001bH\u0012#\u0003 3\u001a\u0013es?<\u0016\u0012 A6u)Dƽ\u0012\u0011<7.\nITuA :\u0011\u0004\n8Vbb\u0014\u00124\u001an9>M!\u001cE\u0014\u00064R\nAz\b'0\u001e\u0017\u0001\u0001fL[9 8\u0002}\u0003񁝶m\u0000Y$Z̑}P}\u0003\rA:0\tآB;X\u0015\f)`\u0004%ѢIcqq`\u0002#'uq~\u000f *\u0001\u0006\u0018\u0000\u0006\u0018`è\u0011nc(Fel!\"'W0q\"I\u0014-%AѨ$\bߗ\\|,|\u001fI\u000e\u0019\\\\˄#R\u0006Ǚ\bg |7J\u0019l.#K(\u0001~ߧQ&\u0004\t[$r\u0003@j@\u0001}\u0006\u0018`\u0001\u0006p)I\\\u0004!ĕ\u0012|q\n`J5;%\u0004!\u0010'\u0001!d\u0007v\nO^Tŗ(ZL\u0016\u001e\u000b\r%{QnՃІJfX%\\8\u0014Ԓ\u0002\u0013\u00003\u0017J\u0019e(N&\u001bj_.\u000f\r%Ȳ׊Nfyh7f\u0015y~fw%b\u0017\u000eE*\u0018+\u001bQ\u0019p2ԿPA\n^Ma\u001cVȣ$-&\f\u0007\u0001=\u0007I\t`\u001d$1)CW\u0003a\u0018\u0014LRFb\u0013e5(StD\u0000i\u00053\u001bXfP13٪\u0019$Mua8eY8a\u0017\u0013\u0011\u0000v\u0002˰S.:.\u00038Q\u00106\f&\u0001)dؗv\bVec\u001c\b#\u0014C\u0006o\u0015V\u001bX}46\u001a\u0016-\u000fi\u0005`Ӑ߹\u0005B\u0016[s\u00054\u0005rm`\u0018GC\u0005Mjڢ\\܉dj@\u0012\u0016 A\u0017\u0001n|`@'F\n4&2[\t\u0007\u001b\f͝:@\u0012^\u0006+hǾ\u0000Q'wTϘP6@_ \u001b\u001f214+h\u0019CH\u0004\u0006\u0002\u0019T#L`ex^E\u0004s\"3Z3XB\rR`ad3\u0010FGҠFHS\\F\nvbC<\ncz\b\u0001t<\rs\r\u0002$!\u00185:}\u0016K\u001d=h\u0001ȰtD\fYy~PgG\b3*\u000fJ\u0002E{dژ]$6c\u0019(`gZ[1LKH\u001bH\u0011\u001bBl<9LE\u001cic\u0010#u[GBysUpM\u0003`\u001e_\"za\u0019\u000e0;B\r\u0012\tp!݈3XZ1jgն\u00119\u001a\\U0›\\V\u0019\u0018Pa{Z8u)q6\u0018܀\u0019$|L/ZL9\u0014F:\u00125q\u0017`) V|M\u0012\u0014yX\u0011@J랅>\u0007\u00026`'S\u0016&*c\u0002#ʜAO*߂E@Ptr\u0003\rl\fFjVm艊\u0001&\"D\u0014W\u000eG>Q\u001c>1N˘\u0006\bC\u0012!c#ܩ5F\u00130dpqp%Þ\u0010\u00045щ\u0004^W`\u001eω֛OAQ3B\u0015Lհ+Bb\u001e\u000e\\L\t>5M\blm5.S;WLL\b\u0019\u001f-n\u000elg\n\u0013\"V|ii´6~,R'S\u0010=(4Xl)%\"GrKa\r2۪(\u001c\u000bHQ9,\fmP9\u0005\u0017М\n&1G^XSԱưm!b+\bT^Qdek4\u0013W\u0003\t\u0014i)j\u0001\u001b\u0004rD\u0013aӘ)\u0001\u000b5J\u001fW\u0019݇\u0018+-`:\u001aj|#|ceš\u0003܂Hd`rX\r4\u0019\u0015;ȭH,V!D6\u0019#Dif\u0002a\u0007\b2\u0018U-\t\u000bv\u001cfJ\\d\u0016R>>ZHE\u001d%ֈʿV*t\u0015Wʧ05\u000b\u001bZ\u000ebuȪ:x\u001d\u001f)Rm%YKab\u0019q\u0015ljI\u001b 7b\u0006R+]Jg\u001d\u0002\u001e\u0000\u001fr\u0002tj\r\u0016{XU\u0007\rKCl\u0016\u0004\u0011s\f%)d󩩥5k\u001dPnⲬCAI;5SPM\u00152\u0004q\n\rv\u0011TY;38\u00178j2K\nJMFL*2*\u0000\fj幑JeFm\u001c\u0019Q\r␸*aRY\u0014\u0015\u00133v\u001bmYW&F,s\u001c2\u0017\fy\u0011h\u0004Bm286ZtVlPDR9\b\f=\u0007\fŴ\u001b\u0016JpMgʼ\u00014>\u0002EX<2\u001f#VH&C\u001ckH\u00020;Œ\\Gc\u0010Y+frvV9mT&8\u0018':\u000e\u000f\fATe*aa\u000eEek\u0003\"A0\u0010?Z3\u00043=\u000bA\u0010p\u001dKh`\u0017D>e2h\u00077\u000b\u0011\u0019\u0016##h8\u000e}\u0014C4\u0015\u0012\u001c4,\"l/\u0010fG˔ \u0019!J\bkșC\u0001\u0002\u0011%ٖ٢\u0006c\u0007D \u0010`\u0001oD\fа>kC\u0012_@N\u0004/BW'$Zm;B\u0019;3մee\u001d\u000f,>C!\b8@KJ\u0011VB{\u0012´:وJ|\u0019qBB%SdV/%\u000b*9*mhUV\u000e`<\u001dźN<(Lr0NI\u0013gc\t\u0016YC\f)\u0011i\u0003vD7V`d4\u0007M0rf+H* V$늢A\u0004\u000eeO8Cc̈́n,\u0011Gɞ\u001d\fQI=J\u0019\u0019\"\u0005v\u001e\u000fS\f>ʧ\ty\u0016\u0015\u0002\u001a(p\bЊM1Yr9\u0011z\u0018D_ѥ8uL7\u001aaŔ52\u0012d\u001c#\u0005bT\u0006\b@+ʆʎ(\u0001ٿ406(\u00125U0E\nGjg\u0010n@N\u0012\u0012\u000f\u0004s7YKkz\u001b*sMF\t\\VY`g)IU\r.\u0018VJ\u0010\u0005|>\u0002 M\u0005sB.F0Eڸ'hr1\bI\u0015{\u0010,;A`Lh5\u0019ꌁJ/GP}KK\u0007\u001e$\u0007u90.)0!D\u0013&$$8^\u0004-;J\u0004.BO\u0007AZ\\\u0007\u0004D\b*i%i`\b\u0018ZȑHT\n\u0014)\u0003\u0007~e\nu\u0004.BԘdƣ(쩓9\u001921\tV\u0004|%HB¸\u0017\u0001÷VZRC\u001a; 4:;\u0001\u0013We\u0013$uv&@#T- ($e\u0018\u0006\u0012.+7ݸX/S<)RO\u000eG낡\u0010\u001bRV\u0012'4й\u0018iȅ&!F%뽀\u001a\u0000KJ2\u000e6\u001a\u0016=10S\r\u0004T{-N\u0006j\u001dʥ@D\u0019DS\u001bڨ2qJ\n'\"}\u0004\bRd'\u001cXsT\u0003N\u000b΃Pʟ\u0016\u00068\u0002Mꨯ\n\u001fϰ!>MeP* )Mj\u0019\bEX\f0\u0011\u0019('\u001a2`\u001a\u000bD0\u0012z\u0003vIgA^V&h\u0017fE\u0012\u0010ϱ \u001b\u0016b6n\r2\u000e\u000b\u0007bo\u001b\u0007=p+e$Xҕsn\u0004$~l\u0017acz\t\u0005\rڅJ\u0018\u0003Ug2\u0004\f\u0001TX\"L5-m2jsk\u001f&4ykAD\u0003ĬHq \u001eh&\f9uu\u0012-Χ\u000b\u000e\u0012ZE<`7\u0016y;Ы$h\u001c\u0015ʁ;*`\u000f\u00046N\u0003M2|ǁ\u0016T\u0006Jd\b@\u0018㻯hg(Hb\tgEZ8\u0010%\"\u001c\u0002!UĀQϮF9Y]e>G\u0000<\u001eB\u0011\u0002\u001dז\u001cpP\u0006\u0000!YQ\t$Ii16:5̨C\t\u0001\u000e3q\u000e̢\u0004R\u0015'1%d0I_JM\u0015PȡgE:Ű\u001dw&\u0006\tf}x񄝧܃!1e>27Ǡ_\u0013n\u0006\u0014^\u0007gp#|.'h^[,\u0014-B&\u0017\u000b8=Ugt\u0018G!4\u000e\u001aʆ\u0007Ȉ\u0019!\u0002\u0017\u00031T\u0007|:E9%hvi\u001e4)1w@F*RN\u00015r%Tm:\u001cB\u001c\\QÂ=\r\u0005\u0001\u000ebӾ\u0012\u0000\u001b6_Ms\u001be\u0004\u001e`8\u0005x\u0012\u0004\u0016DZ:\u00065\u0007v \u0001\u000bS3\u001dVj#DDxL\r\u0001\"HBJ9\u00128%\"\u0015WKs\u001dQ#cv~['\u0019B\u0014/\u0014\\\u0018ۏ\u0019Ɇw\u0003J\u000bvҽ`J[lɵh\u0012D\nh)9\"Uh\u000bQɱ'U.L\u000fǡ\u001dIJ\n\u001fSU7g\u0015oK6,\u000e\u000bv\u0015q+\n$R5\u0015q3Sad\bd5dŔf8pst\u000ef-\b\u0019HS\u0013\u001f(\u0004͊B\u0012/RyE4 BQ|O06\u0001\u0004٘\u0004`\u0002v\u0005\u0012%!;e#\u001d\u0006w;N\u0010\u0001wT\u0002;9\u000ePk\u000b~_fa9ᯇ\u0001\u000142\u0011*: \u0013\u0012x~\u0012u!\u0011.aOR\u0004\u00100Eʺ&)E>U\u000b Վ$\"I \u0013\"ĔԒ+C%I3(GÓJ%g-\u0001\u0004(ҵ\u0005$h\u001d\u000bӞz΅\u001ck |+=+\u0003\u0003\f1\u001704\\m]?1\tvm.\u0001\u0004L*\bWFV\b\u0005&ʍxÌZ\u001d\u0011\u0011J$\u0016\"\u0017Re#\u0010\u000f`X48~xBu\u0002\u0014ڂ\u0010m'!\u0012q\fl cx2\u00061Zk!Ax*Y)Z*p\u0006\u0011p\t `t@\u000bTF\u0011\u0012\u001a\u0006M|*\u001cX#X$\r\u0003ц\u0003<\fq@4\u000bح\u0006R(`tmm(F6\u0017)D\u0017V΋4r|b:\u0005c[ID\u00027\u0004\u0017Љ9C1\r4)RʀURIW\f\u0011\u001c\u001a!\u0013\u000bv\u0010І9U{A4l\u0001X_јfw\u0005!\\\u0015)ҵ\u0005OƵp\u0000i\u00178hXd\u000e\u001dԊDI!Ag\u0002r\b*\u0014>*\u0010\u0011\u000e3V<.\u0006\u00100EYq\u001e\u0004\u0019uA\fd\n4zn\u001a\u0004X\u001a\u0019+Q\u0005\u0004\u000f\u001bB\"\u0002\u0016<)ҵ\u0005o8FSHx!N&\u001e8r\nS8)Ap$\u00190H\b(qT؋BB\u0003\b\"\u0004aAPQ!qr\u0003t\u00110:'-\rp\u0004d\u001e \nve.\u0018X\"1\u0011`tm# t\u0003%3bd\u0007\u000el=c|'c\u0018F\u0012d=c\u0007Q\u0010\u001ba<\u0006\u00100E1\u000e\u001c\n\b2f\u0001\u0006h4,\u0018NT\u0012\u0017Z\u0001\bbGj<\u0012\u0011\u0000Sk\u000b~XU`\u0004Ѭ\u001dk'|\u0012&?Y^\u000fcT\u0015ߠ\t\u0014)\u0015\u0006l\u0000\u0001S'\u0005,z; c\b&\"yR\u001e\u0018hfCC'/$63\tbf\u0005՞mN<\u001f\u0006H\u0016w\u0001Rm0Bu>C\u000e\u0007\rS&\u001c8\u001bk4*$M\bdEXD\r `tK\u0001V\u0004ϧУֆ\u0014\u0011w\u0007_c39DB\u00002\u0004u\u0018 z\u000f8..y\u001c'LZv\u0007Ѩ3g7JxP&\rl>6\u001d9ʭˉSpmE\u0014Yj\u0013I}\u001dɰI/\b`X4\u000bՓ8)\u0004l4}bQAZ\u001e#3݊\u0018S\bH*L`@4\u0018Y\f*M#\f(\u001bس&(*L\u0016zUP1&E<.DрXHI)L[\bA'\u0014\u0004\tI*\u0014p\u000eu9\u0014p\u0004\u0007$m\u001d29֬0PZ\"\u0015t+\u0015H\u001f\u000eة\r\u0003UX\u0005gAS\u0017P\f\u0019\u0015\\\u0016[4)baPVAj\nE\"\u001a$F=H>B%\u0012C\u000e\u001d\u001fk>^\u0018B\u0004\b'ȧ\u0002hl\bWa\u0016x\u0002`4ń+=\u000eA\u0017bLL9\u000f\u000e\u001c\u000eÚ#\u000bt$Ddj(\u0010QI\u0010M\u0003\u0006܂)r\u000bFlqU&\tc\u000e\u001f.n@z4\u0018zM8\u001b\u0004\\\u0011,jRp\u000e1\"mN50W'/rx7pƉc\r\fv+rN\tL\\fL\u001c(\u001arp&\u0012E8\u0017*v\u0012\u0004\"\u000b;\u001b|\u0007\b\u0002%WS6&HC2\u0006ȤY\u0014i\u0003~\u001fص\u0000KQP\u0015\u0010Rf&zO\u0018\bI8(\u0019:\u00151ೌd\u001b:D`\u0004\u000b\u001bAVҫ0\u00104Lh@P`U/\u0015dFhh(Tr\f\u0018)R\u0004~_W\u0014D|Y(VP\u0012Uk\f'3*\u001fnti\bWy5TS;\u001cJ\u0004\u0017E\u0013i\nv`j\u001b k\u0003\u000e\bv\rRf,\u0004ѹh4+\u0012 p\u0002Dr!NldE`V\u000e}JV #F-(,\rC\u001c({6B\u0016\u000fijU\u0010ke8T\u0007\u0018\bijz쾢3jnj\u0003|=\u0012xEX}\u001d\u001bgU+J(`InUY,f\u0016Md\"Nz\b:z?dV`\u0000Ǩ*,㴑ZBVعB\u0000er\u001bM\b#9\u0013Bn#i\u0015\u0016XW\u0017d)$q\u000eaU\u0010\\R\u001a p\"\u0003]hZ,w5\u0019j;\u0016\\\u000bO\u001bZBV{\u0019\u001bh޾/\u0002\u0018̊TQ\u0002o\"XQM\u0003\u0016\u000fGn\u00130\u0015G\\»FT\u0005&k\u0001;\u0010\u0006\u0003*X\u0003\u0011@C\u0007M\u001d&I\u0011*QeĠڅ%y-\u0000\u000bX`UW\u0006~dfEJ[e\u0012\u0016\u0018ҜK\"\u0005;bGGfiz\fVaVT\u0013S?\u001dV\r➦\u0010Aj\u001fq\u0012n\b\u00034!wظ\f314\u0002A\n^\\)s\u0015j6\u0012\rq\u0002>ykdeO\u0011\u0019&!pIn#\rg]cS`r\u001e\u001bИ(mW98\u0010Y\"=o\"\u001dU\u001fj𬵫14=m!L4.%$\u000bwf˹V\u001a(4\u0001\u0003&lYS{?1v4eSlԗA\u0010Ad'[?\t\nъbW\u0013\u000b\u001djF@B5q#\r*`PbU'\u0011\fFsi#Bځ5Q\u0019\u001c'Ȝ?0\u001d\rEᴊ\u0003\nZ维\u001e%U4c\\qt\u0010aDS.0\u001f2\u0011J\u000b\u0015IJ4j;.('GO\u001e\u0003F!\u0011d,\u0005@\u0015ŃS0[ak\u001cZ\thA܉|\u0011w`gy5〝\fm?\u001aX\u001e,\n\u001ayh\\\u0005)^\u001c$\u001c\u000667Q\u001d,iPY]\u0000r\u0018ޢ,D^25\u0013HIϊ\u0010i7pI.DHBs`+dB# ۋXRa\u0017vt\b\u001b(%̾ `Str\u001eƋ\u000e\u001dn\u0004@Jr\u001b:}0DVjN\u001a\u001c(Q̋Tɘ`M\u0012°'QiPq6\u0001\u00040\u0014\f\u0005G3qI`>N\"I\u001d=Ԗ\u0002\b\u0001zb\u0014\u0002T\u000fv\u001c\u0004jT\u0011\u0000\u0005(HvP\u00121\u0019҂'!ET^2\u0013\u00052ڷ3B\u0016\u0003\u0011\u001ch8k\u001eʸScժ\u0012>U}\u0000C\u0019\u0002Y\u0016\u0002D0Ji\b0d\u0001'ɨǀ\u0004DqP70y%$K9T\u00150\u001d24\"KspB\u0014)kB!#v\u0014HӚ/(F@\u0005G&g5\u001a83WDtp9(^E/ϪQ)\u0010\u0002l4)\r\u0000GT1R\u001a\tpk.\u0014Rȸ4`w\u0001e-9C\u0013\u0018\n\u0019҉d0q\foX8L%6ɒ\b<5W\f]OE\u000bjIU:  \u0010Qo\u0010\n\u001a\u0015#F&@)ةD.l3Y!s\u001aB3\u0019\fÊ*y6֪ndR\n\r*Q%\u0001\u001dq\u0014uuh\u0003NxADf\u0018Ţ\"\u0012\"\u0016mP*Y\u00145ŕ\u001a\u0012q0}\u001dqdߩ\u0017@^G \u0010\u0014OH-m\u0018S[p13P\n;C\u000b\u000b8\u001cTͬ\u0000Jթ\u001a\u0013Ax=g\u0007\b\u0005ؑ`\u0016-h?kQ\u0004u83+HS*Q2'\u001ad>z\u0005t3#[.5\u00004\u0019\u0013\u0013P8,:7\u000bq\u00031g02!\u001ag\u0006&\u0004v\u0014h3:\u0004]^)9zrp\t#kJ)EF#T$2\u0016SGq\u000bu\u0010G\u0005@\u0015\u001ar&7#޵i\u00065\u0012`Gy1\u0011iFӤh5NQ\u00118l\u000b\u0010œ3>:2ʼnI\\\u0017Uco\f\\1=os\u001e*?`9Nbd\u0017P5xb\u0004U\u0019\n\ta\tNX8-TUvZ\u000362\u0000Xzu:\bEg\u0002tZy\b2e67Ub\u001aA\u0001XF\u0014}=Ձ\u000e \u0001\u001a\u0005&k@\u001dܫ=`z/`v&dpe)HRF$Zjn@NF\u0003#B'G/8̅\u000e09\fPXP\u0003uׇBJс6l\u0000\n6\rY5\u0004Ri)\u0011j\u0004Dz&1KT\u000eŐ\u0015;*n|āäH\u0007.\r\u00142\bv\u001bx\u0006\u0002\u0018\u0016O)!W\bbIQJ.\u0019\u000fAAӫdb\u0019\u0015,鎖G\ry0\u0003\\hv\u001e1h:K`&iu\u001a\b\u001e$p%sҤH.As*\u0010]h\n\u00020+f(\u0012i@T\u0019\u000e\u001ahn0'c\tԢT \bNrT\f\u0019|ś40@|X&\u0019W\u000f\u0003C3(\u0014)Qy`@\u001dUƢ\u0000Ko\b6\u000eM\u001ew*YK\ra&0$\nv\u00131\u0001Ԥ#\re`!\"\u00011'd29.\nCHB:r\u0017Ujd\u000b\u0000IP\u001dCjc\u0014j\u0000Q\u0004PV\u001f#-U5\bV,\u001ab\u001d\u001f~b\fR3<\u0005(R\u0007U>9:!x#\u00189D@R)'a\u001bK4[(\u000e\u0014d\u000e+\u0011{:gO\n:S{jX*?\u0000\u0004a=\u0016 ?\u0013\"\u00068\u0013\u001c|J-l\u001c$&%\u0001'\u0000E:{C0\u001c\u000e\u000f\fU\u0000,<\tzd /+F49\tWC\u0011-Je9+ TKGny(*SM=\u001dJ\u00023IťVW%\u0006+z#U&\u000e+\u0000d5 C'\u0006\u0005\t0S>@H @׾yG3\u000bq\b@xe2Ó\u000be/l\u0019\u000b\u001d\u0014\u0016Hk\u001eŋV)'aY\u000e!C~\u0003\u0016\u000f\b\u001byJ>stream\r\nES\"\fd|`\u0004d1\u0002J\u0011`ɢ[$\u0004\u001a_\u000bP#\u0011}kqrR)I\bZJx\u0015EN6ʉ}PM|\u0018;Z4QrNP\rKD+\u0005CP\rp\u000bSi\u0010\u001cC\rN\tDV*q \u001a\b\u0007\b\u0004kUR@\u0015\u001b\u001c0E*\u0019ߧh\u001a\u0016\u0014RX\u0006$40iR\fm\"M.(\u000ffD`熯1I_!\u0005R]Kg\r\u0015Ѐ#S䙼\\\r\u000b-oE;=JQ\u0010\u0012a\u0002\u0019&`LN\"A`B\u0002oPC\u0016Zh*N\u0011Nc\u0011.\u001a\u000f&x\u001fGF!\u000b)hm]+m/\u0011\u0000Њ\u001f\u00181Β\u0011m$!\u0005H5tF<\u0004\u0016PKj@F\u0010\u0004\u0014i\u0004~߉%v\bfHY@sDžf\nڜT9\u000bhV\u0018tFJ2+)\u0005Z:ԸΕ\u0001\tvN\u0007J\u0002%>I\u000f!_`\"3@`u\bCNsV+qK)\u0002S\u0013}(X\"ӡ<\u0011)(k0\fU1\r\u0006\n؝j M\u0014k\u0004+)]0+b\u0019Btd(\u001d\tR+GNȮ\\w\u0011\riaB1\nhq)R\t>\u0005\u0010k\b\u0001RĔ$C3\u0002\u0000\u0000@\u0000\u0005\u0011\u0000\u0000`(\u0014\n\u0003\"X\u0010@~\u0014\u0005@jBA\u0012\u00042\u0000\u0002\u0000\u0000@\u0000\u0000\u0000\u0004F\t\u0006,@gU)ܩ|{X?\b+|!M`JwkTY\u001bfU{\u000em<\u00113ssfrlHR\u0011~1o\ta~\r\u000bLEKL\u000eh6(xE`wy\u0018М\u0014K0a7:)\u0014Rn\u001bT8h7ϼĖ[\u001fځY@~9j\u0005nmf>\u000b9\u0001\u0019\u0011V Uj;Y\tM=8(lãW?qd0Ug)\u001b\u0005\u000fv *[]/+W,j_btP-~-~8\n~\f%\u000e\u000bL\n\u0002\u0019e\u0019\u001c)il\u0005כ\u00197\u0000W-QK=\u0004\t\u001c8dQK{zqS,؈f\u000f~.jvG\u000bg\u000bS5\\/\u0019-\u0015\u001en\u0007ˤ\u0003黵\"ؿ$J,R'C\u0017ch!c9\u0017z^wbOT\u000b\nGC%FA\u0011X\t\u001a2X&\u001b\u0003\\jeWjXKAmM\u000eA\u0005\u0006ÕJ&\u000b\u0014A1[L/\u0015=6pSD\u0007}{hW\"vi-\tf^J6Ȑ'\bh( خJRJ\u0013g\u00123|\u0007^U#75j9J!D\u001acgS8Zk\u0011\u0017H`g+\u001a;9&\u0001w]*㰄/(1\r۪Kr\u001c\u0016\u001fZ'\u001d+_Wh%nOM.\u001b\u0019\u0015jeh\"B씢/$\u0004R\tuϓag_UL\u0006U\u00193\u00196-n\u0013Pl\r1W\u0001\u0014\fi\u0010\u00195]P4\u0003sn\u0003,;$!4\t\u0003\u000bFs1He_7BtXo\\~\t$i\rЫ%o(]{hQ_\u0011\u0016loO\u0005L\u0017WFja\u000f\u0016q*jQn_+-_,򇾏jku\u000f+ST1no\u001a$h`oI\u001aXD9?L\t?\bz\u0001\u0004ot#~\t\u0002^\u000f\u0016\\o2@\"\u001a<׶Z-q\tA6jvBF\u0010/\u0019=mp\u001cHC\u0004Jƚ\"9\u00062Y)Yl\n\u0017p,U\t(h\u000f݃\u001b\t>#\u0003^ \u000f8gM3/m\u0013yLW+R'cLɥpC!`\u0014R=}*\u0001w]\u001cgF߳`A\u0007\u0017jP\f̘`p\r\u0014Vv\u0002Yd\n\u0011p=\u001c\u0003Y\\%<Ň:Xǟfv\u0006$\u0014-\nP]Ԉ}\u0006\u00125y\u0013s1j\u00121\u001ewli\u001e6{1VG\tl\u0006Qn)υ5\\\u0014\u00027\u0002\n\u0016\u001bW\u00113$-.P\u000b8%\u0001\"*\u0011\n\u000f\u0018\u0013{n-{\u0010D[\u001fO\b4ëD/7Uo3Od\u0016\u000eO%15I}\u001byڜx\u0014\u001a_,\rqA\u001c[։}n\u0002\rG5WLݘd\u001a?\u00018\u0015C\u0001\u0015e2s\n\fo'D\u000frR?t%\u000fuoi\u0007|;h٧\u00197nrɥ:(t j63z,I'+ELO|\rO?Ё):zJ\u001d\u0014=:j'i&^7xQjx\u0018~\r|J\u0013\u0002m\\^\u001c\u000b\u0007O@ˏ@YdX\u0017IƨT\u0013m\u0018\u0006&mky$*BUll\u000bu)Q$lj.)G\u0000J3/oM\u0013iyr3&߀\u0000bww\u001f=2\u000ech\"mac[/&0J_ޥq1#s\u001b4\u0012\b\tP\u001f->\u00128N\u001fZMMf\u0015|]9襷+5~H֐!\u001a\u001d&t%2VR8@8ƹk~ywg\tޱl\u0013ݨL(^<^iR\bnG>\b\bȮ#f\u0001\u0002\u000b9uZ\u000bȄ>5\u000f7Bv.Z&0Z\u001f0\u00119s#4֟J~\u0001yUXt^2Kk-ۤ( 8Jl\u001aW\u0012`[B\n}\u000bXMظ^\u001efe,D\u00068\u0002g\u0019u+o\fdd/^˧%\",V\u0013ڈa\u0011?:+V\u0014B\r\u0004|}\"\u0007r\u001b\u001cS\n\fٳj\u0004U\u001e'ע\fK\\C$kѤTsN1G@\f5\u0004c K|Dlcnkgʜ\u001aj\u000e%\\?eϫ\u0013e\u0007\u0000\u0005\u0003\u0012eX\u0012%tiDMWҋDê4_`Z\u0005]Wv?o\u000fh|Xȿ-6\f\u000eVg\u0002r\u001f_k+&\u0005Y{d\rBTqqKc8R\u0017’[:\u0000ӻw^_ZH\\\u001eEt%By&[\u000f\u0012dl,\f~\u001eú{ 0\u0004[*a@\rk4J\n\\\u00025?8v2ڮ#N\b\u0003֭\u0000EZyj7\u00186w\u0018$_͛Z\u0014=!5u1St\u0006\u0015\u0014&`.\u001dԚVSL4i8\u001b6\u000bDֶ4&Vb\u0007\u0006b}\u0017\tXd޺Y$\\\b\u0018pxj\ndÐSoh+\u0005b:3%\u0005\u000e`*gG\"W\u0019\u000fWldp\u0002DL\u001d|Ø\u0000\f\u0004ϻ\u0003Dgiz<:\u0002w+Kx\u0005P!\u001a\u0015ao1\u0007v'\u000be}q{Ijsj\u0017Ā(F;6_\u0003iS\u001ca&G`\n\u001d\n\u001c{SS7{]\ba1S%:vH-%\u0016|\u0003X$;)E&F⑥\u001fGTRj~&\u0007E\u000b\u0019^S\u001dO\u0014\"\rk32E\rx߲r[rch-sƀhG8?@5\f\u000b>BbI.\u0005s\u0004#VuPfA\n\u0005AoWM>ը\f\u0002\u001fl9߯\u00166r31a%\u001eM\u0019~\u0012/I\u001c\u001e\u0013=\u0006f\td\u0012Ϳ\u0000\bY8,4O,xC\u0013#Yg$\u0019\u0016@X1\u0012\f\u0018@W\t\u0006_u*4Uiqz؆aР\b\\!R\f)g\r;\u001c\u001d\u001d\u0000\t\u000e^\u000f\u0005H*ה\u0004\u001eHjp!\tq!\u000eATlf\u0017#9KUYxDn\u0005;\u001c\u0004*ew\txc\f.Lzlw3\"o\u0000\u001dAjO\"XC\f2^A\n\n\\\"yvϴK(B\u0019\u000e\u0004n\u0017q7`F0\u0005څƥ[~\u0007Km\u0017^\u0014-\u0010}s̔&-\u0002i+xV8\u0007Z\u0012\u000fv̨P\u0019)Ƿ\no5AA2x\te\u0014\u001b.N!|ƻ\u0015@ARvB,EB%B8Ӆ,/\u00107y]*-{@\u0011j\u001c\u0010?̉\u0007\u000b\u0019\u001dhh,%T~7DkSHk\u0015?Xj2Psc\tȢĩqm\rnto%\u0003\u0003}ʙ t:\u0014,mBhRV\u0010\u0019F\u0002@Ebp\rC\u001fŕ\u00005v2mO\u0013%'F=\u0015\u0006m0u'X}#\u001bvp\u001b{\u001f0\u000f\u001f\b\u0014_$\u001eG\u0000\u00124\u0012}N#!g$\u0012']!Oo`\u0001,(Z\u0007\f}\u0017q\u001cz\u0016,l\tTHHᖷVe!\u000fl\u0003q\"7R-\"rJf\u0005\u0007aD|-\u000b`Z\u0011?=4\u001b,ֿ1,8:\u0000am-\u001eP|c\u0010Lnsz&j4~/\u0010a\u0006]\u0019pt\u0015|\u0018҈?\b\bּ\u00047\u001fЂI1\u0000̆$:+D1\u0007+\u0006\u001bqV[R\u0001GNNr\n!AzHfY\u00114VO\u0003n |=\u0005AK4\\cN\r{Ӟ\u0006Իߺ,Ꞿ\bAEW͙|&a|N3\u00176PD.9i[\bj\u0002\u0011\u0011^A\u0010u\u0019\u0012xhIne2/\u0017Mй' -K26\u001b.OI\b\u0007١5>\u0011\u0000=\u0014\u001cT2\r\u0017hۡk<\u0010a-\u0002\u0006Fk1Um鷥:'\u0014l\t0휍U\tEϗ\u000eٟi=6\u000b\u001cmZ9\u00034mi\u0000$\u0000+\u0015x\u0014\u0000o\u0017**<\u000fs ^Itu땶y=>\u00192۠\u0007•3\u0007^n,#z9\u001d`8Rr\fI\"&hyCMV\u001a\u0003)jr4m+~;1GMIh\"Zfud\"#\n\f(\u0006i\u0006\"\\\u0017ߟQ\u0015\u001a.L:\u001a)(GwD}\u0000.$yѷXif\u001dDGb1a\u0011\b`;Go\u0012J30k-8\u001bm7]\u0007qSuq\u001dB%+sT\u0005$^bs\u001b\\|\r\u0011v~)\u001f7(\u0006_CV@/kR#U|\u00166g{-jpP5n_\t\u000fi\u0016\u0006]gO>_Su.3Cy\u001fbOdo\u0019s\u0005#,=O5t\u00070>mQ '\u001aEy`yꪥ-B\u0000ܞ\u0016^\u000f{\b\u0011Ӻ\u000b\u0000&۝1!\u0007\u0017\f既 m\u0019ƶ:-\u0000\u0019\u0011|[\u001dn\b2g`\u0007\u0016`J(9W\u0004rK)bF8uv(N]OmYg\u0013٘\u0000Dz2bk5j`x\u001a~LJKj`+\u0007)޳Ѕ\u0001nC\u0006\u0014vhE\b2\u0004\u0007\u001d.\u0002Fz/\u0011\\sSѺ\u0019 \u000eH|VoNƒ&\u001aW4Sq\u0014>$cT\u001dY\u0016H\u0019~K\t,ݦ\u0000\fC<0q(O\u0013gt\u0004苿${ *\u000fi¸\r\bp\f5/$Ҝ\u000b4x4J\u0002EC8\u001aQ\u0000d4=n$7TA z\u0001r\r!c!}\u0019|@\u0013\u00027KP\u00028_\u0001eY\u001b7F\u0006Y-\u0016<ѢW\u000ey:uDs\u0015Y^Y94B/}!\u001f/\tM\u0005\u000b\u0007(h?\u0016r\u0015\u001e%T^/DE^0j\u0010\u0013\b\u0018+ȹ>1צ\u0018Pj0+\u0016Ak=~ZQL*\u000e\u0005Q_\npr\u0013 Ik\u000b/Kh\\\u0001uI˻2w>N\n\u001d{W1CtT}\u0012\u0011\u0005\u0006\u0013P*O$,B;H\u0012a M{k^\u0007GP)DcW\u0000A$xvX \u001beW˖l#\u0018gAjXAљ\u0015D)\u0006\u0016K~m a\u001d\u000eE8dWz\u001c\u0010\u0019a6oz@\u0011p̍\u0011)C^\u00130\u0002mzu7\u0000E\u0015\tBXL47\u0010ӣ\u0016V_񳃖8Z\u0002v\u0013W1(g\u000b\u0015bJ!S\u000ea.\t4/\u00059.6t\u001e܎\u0000:w\b?\u0011\u0010\u0016ΥK\"bo7\nXֽ\tv&\u000eAXB5w=\tH+\u0010~M\u0006qV\u0007pԮ3;/z+@\u001eO+V\u0005\t\u0003dt\u0015\u000e \u0017'z躜\u0001y:\"z:;琔\u0001_I\nh}\u001asC.:\rs-_\n0t\u000b@/\u000b\u0010Ji\u0007\u0010\u0019Ev|`\u000e2S\u0012VQ\u0017\u000b\n\u001aRG\u001beU:\u0012\u001efnlnX\f\u000epL\u0001`~5u@mz\u0003\u0000c\u0001\u0019BZ'肤mUd\u001ag\u000bݹ~+\u0016v\u001cUyZ!{bwv\u0014mn\u000e\u001235\u0019Q-\u0019^\u0018$Ǻ(\u0017\u0003ImL.#m?ѣ\u000eŲ\u0002j4\"ZB-y\\cu˅:\\g\u001b\u000f\u00188z\u0001\u0015\u001b/f?,九\u0005\u001d2!G`D5@6C-g\u0001t\u00158[KnhL\u0010r\b^K\u0002ցP\u000b o\u0002[\u001f\u000eB-ct?Yohݨ`gpo\u0005\u0003,C\u0016\u001e_$wGLFB\u0013*\b*2\u0018 M(xsg\u001cVlʮ\tۅCT\u0006O\u001e$C4x\u001b\u000euGGw;1(:\u0001łD4`5146x\u001b<~ɨ7Z\"8\u0018f\u0003 q\u001d:ue\u0006\u0018LMz6b$`\u0002\u000e!\n\u000b)ݫ09~7\":\u0017yUveF\u0019z)-#vV\b_d\u0015`uXjY5,zh0\u001ci\b\r]`(8ضʍ\u0000Wg\u0010+\u0000g7\u0001횊A7Ws_5ZO\u001a7~M\u0012yU' OhV\"o\u0016\u00152\u0004u⠼-\\k\u001f\u001b0v޿.Ԣ}w4-'1]4@G\u0017;\u001b\u0010Yx\\a=9]hV'hq6t:\u0002\u0011N\u001bZ\u0019ғ$C\u001e7qpvLQ6u\u0007h\t}tg\f^H\u0005>HS9{\u0016E\u0014\n\u00185T|UbdȈ\u0001EJ\u0005\u0018jpEifP>\u0001ʩ\\LE\u0012\u001boU\u001ePo1h`+054]䟾RԆ%\u00019\u000b\u001bXոΠ1\tˉ\u001bNȚ8Z#4 De^V\u0017\".U\u000eM@`N+\u0014\u0003EΨj5񙿩9aYW4x \u001d(\b\u0018\u001c\u0003xal\u0019*x\u000ffBHbʲ#? ˆ.\u000bmk1|pg1_opF8*&No[ұFw,#\u0011eݡKĴ\u0014+S(\u001aBԬb<\t1Bi#@Nn\u001c\u00171^')3\"08t\\(+w-0y啓8,>/\u0005v؉Vbn\u0011\\ƭ\u0011Lz)*\u001c-\u001dɔTK\u0018^*%\"O\u0004v\u0010#\u000e0L:\u0019;i<\u0017T\u0004\u0011PqZ\u001c\"n\"`\u00182\u0012\u000f0\u0000`\u0007mȟr\u0015h/\u0017u~)v>Mr1i\t+fρ]π\u001cB>.\u0016*\u000eSR\u0015nkWc{o&,\u0006f\\t~\u0000\u0015 hT\u001e+\u0000l֌<\u000emހzCnP+jHwڲea\"\fJNx\nAv{\u0012Ť(x\nW([]So) HcR+7&l\u0005\u0013\u000bꖲv\u0019D\u000e{C\u0015\u000b]zP:}\u0012\\.d\u000eq\u001fy5g_2r\u0006ftkˍ\u0014*\u0003a\u0012(U+Rξ\u0018\u0014Ma\u001e\u0004`#WY:L\\jZ7\u00150T0V8^ݞe\u0002\u0011Y\u001aWԇEj\u0017\u0002\u000b\u0004\u0005\\!\u0001Di\u0005>\u001ee\u0001=28c`\u0006.x\u0012\fb,\u0015g.sZǰU\b8\u000eEX\u0016eZbzD G\u00182\u001670:UeJ&:+;l'\\`v\u0019O\u0003y_0\u0018ãmT5-\u000fvdS3K\u0007\u001c\u001e\u0000\u00188]:?=\u0000DRaGA?Ƥ\u0011sHܯcrmxA0Rר916\u0016LV\u001c6\r>}G\tCttt\u0019f޷\"\u0001\u0002P\n\u0003\nK\n\u0016\u001cc-\u0012\u001e*\u0004K\\k+c\u0012\u0012?fX\u0012)SȊ9\"42\u001erUTU9vjG\u0010쓪u\u0013:\u000b|Rq\\`K\u0012,qZɤ]t\u0003\u0012D\u0010cQ?魤\u0015k,\u0006H%FkA9Z+~W,\u00159[\u001f4Έ\u0019#,􇟍!\u0015B\t\u00024\"lȳ&Ϛ@܏\u0017/@:\u001ePGc.7M\u0002\\\r\u0003f\u0001hEp\u001e`vΤz;\\,\u0007A<\u000ba;SxRa(uZoB\"tdЎ\u0004DݬIidQ\u0007(ix:6Xd7ad\u0001Sh\u0018\n0,wC\u0005юֲ!\u0000\\to$ޕ)\u001d\t)\u001b37ι`:\u0017\u0005\u001e5[%,d19с\u0001S\u0019waf¼U`R?\u000b\u0005qGL\u0016Ro8\u001e\u0000efN\r(EE)%Gs&ǹ\u00143\u0015\u0012nǸ!)8)\u0005]\u0003^1N}=za\t;Y\u001eh\fY\u0014lb4\u0011\u000b]rFe\u001a\u0005\u0005\u0017?]N\t%?[ajʅy\u0014i_$w\\vkYH\u0018}\u0006۸K۝hrOE4|;bbg~\b\u0016A[\\\\Z0\u0015O=t\u0005}p\u000fd8/L/\u0017(?i\u0007'֙$7P2\brA\u0010GpK,$>(\u0011Re\u0006>@+Bs\f#Fec\u00071ݫa\u001e@Bb\u001b=!5㝩+r\u000e\u0004%Ƽ#/\"\u0019x.\u000bpC\u001fVv=[A\"^##ϭB@A\u0012\u0018>ukI!n.Zu(\u0018kw65\nA[0H>\u0006ٖwUIx0FR2|\n\u0001=\u0004cLނąd\ttM'!ቍ`YXH6}\u000b\r-2\u0003\u000b̵\t)a+ۆYI};\u001c\u0014Yc4O\u0002f\t\b.x1\u0012-6HId_\u000f51)[ɧ\u00141ab@R?\u001a\u000f]3a/x\u0003Θ\bu\b%Sqغ\u0004!(\u0016U\u0019\u0016B\u001ad\u0005j\u0012S;9EhūRDՉuW0Cc\u0019S\\~on&\u0007Ax\u001b\u0012p@\u0012\u0019^\u001d{b'áfa~\u00124\u0007\rcfZ Bv\u0004k3r\u001eFmm0 \u0007l€A\u000eZxP\u0013bg+d\u0015`\rT;\\dn8\\.y4\u000b3B\u0013vl\u0015$\u0018b&\u0005'\ro[@=MOO>}&&\u001680M`sj\"\u0007'\f\u0003BsΏ#\f-_F[Wv\u0018?U\u0002\u0003ű\u0005qQ&N%!vJ'a:eY4\u0004ÈQ%s*k5纉띝>o'q\u0007v\u0010YT\"\u000f>ws\u0013iG\u0002\twƠK#Q\u0014DU.D\"\u00183N#w[R{\bxKdЎm\u000bj*\u0010yi\u0011Y☸P\u0016g\u0000G̽J\u001a\u001f\u001cП*Q8ޟl-{\u0001\\-qU\u000eت.ܥ3^-LEj\u0018\u0010\u0019)T\r\r#N7*\u0000z]\u001d5e!e_1T<\u0011O]X\u0014Ed5u\u00151qXm}U\u001dp\u0018\u0003A\u0001H\u001eB\rKA\u0012+j \u0005p5B\nR*,`\u001f\\ u\u0006lVk\t/.,$D8U?CR*\u001d\u0006,+~grԝcF,>\u0006b.fۼ@}c{\u001fqĞ+8;\u0006.XŃeTSȶߍ\u0002s'A4Pt15\u0005wvx7\u0014k\u000bi\u001cFp\u00073ʖ3/\\6Q;;\u0010 :P\u0016\u0004LXIc\u001ae'Ӯ+\u000f:جX_PO\u001b񢉰ݹYN\u001c;g\"\u0017\u0019\u001awg)\fvJ|NzS.\\\nwKIP\bb KENG[\u0019):\bx98%⎧wN \r\u001b%߉Iִ'\u000f;)(b\u000e\\L\u000b.J,\u001f[\u0017$OHlRwNoOÜ\u0005+-۹Ɉ;fX%\u001b\u001awLƝHh\u0007\rlA\u0017V7ΝLؒ%ĸӍF-\u0017:KX\u0012~m7+Pm΅=kw\"Z=N\u0007\nFqwD{gǰx;\u0015޾ڋU\u0014;\u001d+3򟈥,\u0001eFI\t\r#|zuNf G\u0019r`jh~/7b\nv\n\n_md2EN6d#0C\u0013蔶j\u0011f+Q6Y(\u001dt)\u0001YӀt\u001b]_6v.\b~iz]\r\u000eэ3\\Fh\u0006\u0012C?Q\u0012\u0001*\u0011\u0007* Q<\u001aMD\u0007\u0014\t)\u001f,-2\\7\u000fܙt\rP\u0010Sf-B(B]\u000ek-c\u0006*\u000e\u001e-P4#\u0015;cnN\u001a4 aʘKҰhhx\u0017`%\u0010\f%cy8d\u000b或&RR09b:b0\u001c\"\u0012M\u0004ƙD\u0016eǢ\u001e\u0000MG\u0000\u0000\u0016X\u001eR\u0001\u0006@$m%A\u0005HqKnRl~84j{\u00148\fғْڽv\u000f\r\f\u0000X):?\u000eK\u00154\",\u0012$\u000b2y\u0015l\tvJM1W0\u0010f\u0000k\u0015\u001c8C3h\u0013\u0014k\b?kRmΎm\u001e:{HjM\u0014}nVA\u0016\u0005q\bc\u000b\\y\u001e\u0017P\u001ej[j\u0012\u0003\u0017\n7V\u0013\u00049\u0018\u0005\u0012?\r}4\t\u0000\u001a\u0018w\u000eYdC[\t+)RƇPUEqj=IsF̈́ܒ#\u0002\rAF\\Ti>L)4}\u0004lפ\f\u000fˌ<,DK7\u0019/\u0018~kr\u0016bk-JrX.􉷐\u0006TO\\2\u0003\\2c\u00189Nsst2\u0004\u00174Q8\u001bq\u0019uB*qG,~\u000fܳ\"\u0013U\"5X\u0005@1\u0016w})7̟wU\u0007+\u0011\u001bFm\u0017mrD:\u001c[raMlEE-_l_ܧKN9\u0013CT\u001e'\u0015Q-6)hrO\u000bj\u001a\u001f{Pנ\nFBY\u0012o3'(%La\\¾\u000ėP_\u000et*wC+V\u0004K\u0007AW_2h\u0015\u0007N\u0019c\u0001u\u0005֎Œ^]0,y\u001fx\u0014lnZ]ۺ=z\u0003\u0011EaJ\u001eY^\nعd\u000f\u0013!\rDeׁ\u0006!_D2d_R/ޱ6p!\u0004Qⲃ :U\tQU\u0011֨z\u0012B\u0017Z\u0003\u0003\u001f\u000e6\u0011R&7G)cڐQ NP&<\u0017\u0011\u0014.Уjr÷ \u0002ܡj\u0010BCVCJv\tk0ݓq\u0018z\u0007S\rdG3\u000f!90\u0000\u001aW?e;w!\u0012 2\u0011\u0016Jk\u0013iĚ!_\u001c_BD\nΠZTp*μ󈽆\u001c\u0006%\u0002ql/<\u0007Gn\u0010!\u0014)n4lް3\f4K̗J!s\u0019aֈ\u0004\\\u0013:%\fO\b0y+|=\nr]VO.\tЙUc,2i1֫4,F3**G%5#w9BP+\bn1Ưى[\"Skf\u0014S^&|_#\u0018\nɊJ*.\u0012K8R~0p/(Úpi0C.OXد\u0003\u0019>A%\u001bU]\u0016\u000eZ*JP\u0002on\u001a\u00153\\ql\u001f\u0000]o̺rV6\u0019\u0012\fz8t\u0010ƸR>Ba'FZ\u0017n\u001b-|JZI |\fr\u0002\u0016\r}?)/\u001b05lMHs>\u001e_jj\u001f\u0002\u000f^\n\u0003\r޲D=#J烷\u0018ԓW(\u0016\u001a6^!8m\u0011\u0014AqÕ\"T\bW.yO33\u0017!SFIbO\r\\K\u0015K!o\b\u0006\u001au_Z¢)b.\u0001u.=c-בv\u0015*Wz\u001fy2e|o;\u0014ܺqtz޹4[Q\fVz\u001ch{\u001a!B_f2{\u001d5\u000b\u0005\u0011dBt*~J`=Y3m*67rb` 3T,\u0001:\fQ%eD5ǵK4V\u0015\bٻ9`\u001bH\f_2\fCl(|/\u0010?\u0012\u0007m:[;\u001e{aw˱\"Ap\u0010\u00073\u0017P_|\u0017'½:E9V-M^\u0016WP8\u001d‹h6#Q\u0011\u0006o\u000f2D\u0004+XMέ\u0019x\u0015۬ܪ\u0014NT,s-\u0001A&&\u0006\u0012Z^?<^)*\u000f8nFR[TCe0\u0005%\r\u0003\u0003uvET\"HdڿmhM\u0018\u00037v5cV5/E @\u0001gv \"-\u00172[$}Œ$[X==!KzF\u0001w)\bo9ε7\u00132\u001aHʹs\fS-noy\u0013:\u000fM8LU/0WVrԾN{\u00020ȣu\u00187_VO^3D\bpi\u0006t\u0016__\u001aY|>?\u0019BDR˛!TaC\u00121eb*!\u0013 \u001fH\u0000R{MMM*\"\u0001\u0000\f؝vbxO+\nJӃOy\u0004xTW[[-|\u001e\u0000^)\u001c#RZ\"5ȲLw\bxn\u000e\fR\u0015\\\bm8_`5h\u0006zy|!=\u0007\"ag\r\u0001;T˙Im\u0012Bc2\u001a֌-4_YL\u0016װe%iZx#͸VODb\u000f\u0010K\b\u001b\u0012sX9ҒM/:t|Y\u0004d+d^Tn4*w\u000ev>\u00175~|\u0014'x;e0u(,DqcQb\u001cR\u0005Br|\u0002=\u0000\u0007_n~\u001ciu&i\u0007/r\u001b\u00167q\u0014Qȩ\u0018\u0011u\u0004\u0006\u0002*\u001c\u0018`睁\u0000qJ\u0001\\\u001bN\u001ar\u001aʃZ\u0013mu%eںM߶O{*Uź(,.N\u0015e. \u0005?\u0007͵rY\r\rB\"8\b7(#|st;\fwfB2CANҽmwZ- A_\u001dOo\u0000\u0012\u000eV`r\u0018\rlϝP`SJ:ڒ}ݣWR\nRV\u0005EhZ/rMwNj\u000f.t5H̒iU#Bу)\u0014\u0012)5\u000f\b0~F51\u001c\u0015\u001dM\u001flaS<3\u000e|FY\u0012OvY\rrR3\u001dw\u001b.5\u001emRΪUN6\u000f\u0006>od!K0Xh+U\u0019T]6\n-Rϫ]MJ\rW\u0017UyztF>\u0005z(\u001bQ+S\u0019?IΉ,#)\u001a\u000f?\r۞g,\u0014y\u001b\r:aQgW+qeh\rdb\u0013;$U6hRU\u0012\u001297*\u0016uGÓM\u001aiϭTEw@r<6lclOhlg\rXjٞnIE6V1t-_m]8%\r缅%Fϝ\u000bC/`/\u0016ᲧUD*b(-JilOrY\b6T<\u0003\u0001$Rްi\u001e/\u001ex\u0000\u0006\u0000UM;I\u0014Kﶖ\u0011-\u0002lFD\b[d8CC:\u000f\u0010\u000f^{3[9Q?%!{TG8p+\u001axupbitPi6\u0016趿C~a4A\u0010Ҡd\u0013%$$-Int]^8\u000f\u0019\n-\u0003gn\t\nb5]%\u0015ᓫM \u0003\u0007\u0001TraI\"x*M\u0004\u0014\u001fG)\u000e\u0001\u000b~րᓱ\u001eҷea\u0003\ndi\u00034K@W7\u0018\u001e\u0004'il\u001a\u0017\u0005V\n-\u000b]4u/Ga\t;\u0006]Z8FѰë~:o\u0002*nP?=\u0007\u001c\u0016i\u0013hlZmB\u0002`V\b\\;v;/U5}O/!4`@sJƼ`\u0017\u001dz'G\u0010\u001f@\u0004\\\u0005]H6?Kyf\u0006u}S\u0017^Bö~'sR-HF\"^cVKG,;}\u00014:s\u0006qyq\u0015vt\tq\u001d\u001a ˃\u0013:D89까Z$\u001c\u0007F\u0005\u001da?p@9\nn.d>$m\\\u0004\u00174;֑\u0006\u0017ݚf(=n\u000fZg\u0017\"?IcbY \u0013]\u001a%\u0012%FRn5\u00018e6\u0007u^\u0005Y'\nq\u0014T`Q3+^\u0007W]o\u00199nJM*W(J6z\u0005'HDg<]LEt&5,ƽ<\u0015\bspT_\rl\u0011v;>\u000fQS\u001b\rkRV7\u0006\u00072>]S:PW;|xhi ǯ\\2\u000f=\u0017\u000b\u0015`Jޏ'KCG8\u0018>\u0000\u0014X\u0012LOV\u0018ӡJ(ȓd\u0007]YZJ\b\u0013X@8[REa:hD\u0015\u001d\u0002\tq WIC}X?v۽\u0010Wt,F#b\u0018ַu\u0018`m`.\u000f\u00032Aj\f\u0006[\"i1/dϕ\u0005\u001d:Iɛ\u000e\u0019Q n\u0003zz@L~SCB֖m\u0014V],ҧj\\seg\u0016.:d\u0004\u000f=D@2\u0012~W1\u0015\f\u001e\u0019/\u0002v3P~_%|\"dj\u000f\u001d1)BbŧQ\f.#\u0019j\\Ҵ\u0006MzZR\u0006?EY#1r!\t6b᪎HΗ-75A0^\bԢ=+\"g-x\u0019QA߱S\u0019_n\u0004΋.\u0005ѻ6\u001fFv\u00117qiMB5^\"K%${tll\u001cM9\u0016'B&#̻\u001fe^\u000eu=\u0005\n\u001a3c\u0019q)\u0001\u00132I\\5\u000et \u0004.\u0012*t78t]z\u0010]\r}5\u001db%_\"S\toA\u001bNn\u0018v\u0004SV\u0015\u0014Pk\u0004OQPAD(VFTg[Î|&i\nlut4™\u000b$\u0018\t K+\u001dX\u0013\nǩk䚵6\u000eKngPZf\u0018.\u001el:OQ]w\u0001\u0015\u001a :M4ou/\u0017G%!`\u0010\u0019#\u001c[^:\u000f5@wNϩQ΄ys\u0015\b\f+ҢT\u000b#r7\"DLǴWU\u0014Q@A\u0001\"l\u0016b%\u0019\u001a\u0006O[\u001b0RsM\u0014p;M\f)#/A*B9A,{db|Dd`˅g$hk\u000e\u001bZW8\b\u0001\u001f\u0019$.ׯӭ8\u0001\u0017N\u0000|)1cJ| ,mm>;\f\u0007z\u0015\u000fl\u0000]wX,)6XBuϒAت\u001dBe]@wdwR\u0001<~N\u0016SA\u001a._╄I\u0007~uude\u001f7D?\u0004N]n])A;)\u0014}ω\u0011og8X\b@g$P\ru\u0005\u000e\u001d^܋\u0011s6@@̆B\u001c/o?d\u0014#\u0014?Et>D\b\u00051:\t(9ݴOLsLG1mm27cA3\u001951\u00183F}aYAƒpmdL\u000e\u0011yZGw\r\u0015OTӫp\bO\u0006F:t\r|\u0002.|\u0019g9r\u0002\u000b\u001a\u001c\bIs=`F\u0017\\\ff~{|\u0003NY DZ\u0015ĸg\u0000\nt\u0016kj\u0014,)}*@MC\u001f\u001a\u0013\n\u0003JR\u0013Im\u0013C:OU0,t\u0010QX]uS5:\u001f2Y\u0000U\u001anWDfyDRĜR{~6|mtğu\u0000\u0000!\u001b\tї\\H\u0019n\u000fORQn7{\u0006{M\u0002ݰ4aI\u0005\u0015y^q\u000eo.\"l<߿\u001aE9.\u001f\u001b]Վց`;8׃9\u0004#*,=ox\bȊfnBSSD\u0012ɼ\u000eG2\u001e$2'\n\u0007\u0004^Ogi‹F\u0013j)Wf5\u0005v\u0016\r]\u001cZP\u0014ۀQ\n\u0013\u0010ױYr':\u0000K}\u000eAI\u0004\u0012\u0016=6o\u0018GW2ֹ/\u0013*}՜(m\u0006\u0016CQ.\u001co\u00031B_ш8Zs=QyBuK [tG4/\u00144\u0019:;\"\u001b-\u001dŦ 7*du a^Noq\u0010\u001epM\t*t\\bL\u001ce\u0018CCOb%K\u001aR\bX\u000f2YOĴbTDn4ν,t\u001bK&HnT\u001c9\b\u001d'e\u0000\u0000m(6c'\u0007c\u0006P\u0011ApʠJ[?\u0014ѿ͎XwO\\GI$\u0011$fz\u0015<\u000bqa\bP$N#Nwo趘vv҄aa\rDxq\t*TMA\r5fXc\u0018\u001b̫T/OFmaRKGAm#[\\:o\f҄\u0011t%\u001dNRQޗFV\u00124*!g\u0005\u001a#\u0004\u001fJXB\u001f\u000bu0G\n\u00075B)\r\nZ\u0018ZG,'ƣð0;6\u0014E\u0001G\u0007
bcBG*怩[\u0012\u0011b^ ,';E\na\\ΥTW!\u001dM\niH1iL\u0003|&pY?k\u0001\u0018\u000e$huܸeHz\\4\u0017uR\u000e\u0000T2\u0015fD0͑L8jٰOg[ܨ6l>\u0000\u0016\u0013Vq\u0000\\I\fl5N%>ҷrsp\r\u000f\u001f\u001c$\u0016E\\D\"vnd\u0010v\u0005\u000f\t迚 \u0012q\u0005Iq_^T%R\u0018_[S\u00023{;CVQ\u0006'>f\u0013jk:\u00019H^>N\u0007m,\u001aZIkFlFA\u001az\t.\u0007Nq\u0002,\n\u0001\u001c\u0005\u0018lꣶ:0LHSvԆo\u000f]\u000e\u0013\u001ci\u00157fa\u001aD\u0018~\u0019 B\u001a\u0011қ\"}\u000bl@38\u001adߩ\n(\u0011$\nɆlsڋSδ6en_!\u0006S-(\u001bP@#~yn6\u0006͝3\n4A\u0010\u0017\u00028\u000eq}\u0002T=fE\u0004\u0000|jJ_\b\nU\u0013Τ\"$&S\u0015u\u00181ժ\u0006X0w.ԣBqNH%\u0019\u001dCv糳^Y!\r> \u001b\u0007wJ~{24\rzVw#m\u001cӞ_cpuS-`i\u001eeSdt#̱ԜI\u0017\u001akǃq,h_1jz8͍\r\tҚE:Z8g\fGEfa\u001bZ}Y\n]1x\u001d\u001dIi\u0014\u0018LY4\u000f\tNP\"xyO8ED\u0003\t;H\u0011\u0002M\u001413\u000fhI3\u001711SrnO:(*JLZ\b9ܰ\u00035->q\u001at`Ef`\u001e\n9!:Y5zMڎK\u00197 IHu3inBKNnG\nyU\u0003II\tLdԖ\u000f4O-<,Ś\u0000\u000e\u001cR\u0010dP\u001dN$d;\u001cP\u0017\u000bY?LRi\u001anڟ?M6Q\u000b,\u0013I/\"\u0001zT\u001eQ\u00124*T]7xl3Up-\u001dl\u001cʮ\ro\u0014\u001ft)\u0002\u0001 `V\f6Xdu~ň\u0003\u0000۝!AVu\u0011\u0016j\u000e\u0011~S\u0019S\u0005#BCg찶<\u0007X\u0015O2\u000b\u001f8ܩ=~H\u0000G2ς#i\u000b\u001ax/,z뉈^,.\rn\u001d\u0019]_K*]F0%\u000bP\u0002\u001bay^M)ys\u0010\u0001w(NyÙ4\u0003\u0015\u001fj\u000e9X>݃Z\t(S.\u000bfrqM_k\tp!${(\r\u001b\u0017U0\u0006\u000e%a/2\u0004\u000b\bA\u00191~\bщ\u0010Vu1,L\u0017zD\u000e\u0005ȳ)h\u0019/E\u0014A\u000bc00vt#j[\"*\u0017y\u0002\u0002q\t9#\"aL3|#\bz@j 1_\u001cM\u0010h'\u0012f\u00076vR^m}p\u001b\u0000T\\pz\u001a\u001e\u0012(\bkP@X,XEL5\u0010rsx\u0002Y\n\u0019\u001cź:\f(&oT(\u0017\u001dG*9b\ff( \u001c2Cqd֜ *N\tYCgx6[U\u001ff4Z2}F>_Rcҋ8ui=NL\u0010c8E\u0013s9vB\u0010I@\n)Ջ\u001a03x\u0014s{z5#}B;I\u00025Ҁ9\u001e\u001f\u0018\u0006ǮP\u0019۩^[GI\u0010Ui2%\u001e\u001d;N)?\u00064hKN{5Y׃š,'j\u0019i7ne.HfQܟ+v>$a'bmd+M\u0002T\n\u001d*T\u001d=\u000b\u0003pm\u0017!\u0001Oa\u001c&NjC%T\u0018TS`#\u001576\u001af͌QV:\u001b\b\"9~{\u0000&l_͠q\u0007L~\u0002/Kd@\fj0uc\u0004\u0011?IJ\u0013\u0018;vFGp;:\u0015\u0002ˆ(E N,0XѶsL2*\u0014]\u000e\u001d@'\"a1sDp(N\"\u0004VA\u0006t\u0019e٣3n\u0000B}Q=\u0011uBXGrKٍ=H@~\u00135\u0000&\u0014\\\u0010U)\u001f(>Wq\u0005\b\u0001m{#8\u000f&\u0017`H(%T%P08\u001dv\u0019$x%9\u000f_<(TX]e҈v\u0005]A<,4`\u0000\u0019\u0013NdepR4\u0002#x\u001c\u0018e'A\\yl)ГlAy:&Gh\u0004z ]<\u0019\u001b\u001e\u00157q\u0018]`Q\u0011'E\u0005\u0018Z\u0001e\u001ajn\u0000u%B\u0004\u000f|kŎ\u0016\u0014%v]2\u0003pJM~5S\u0004Lݫ\u0000AR$\u0004y]|+,g:\b@\u0004|\"B\u001a\u001d\u0012\u00045)HN\u0010輐\u0004\u0013\u00186OcFQʄb\u001e\u001a\"#]X\u0017\u001f,Wl_475G\u0019\u0013m¨\u0006qU\u000f\t\u001bo\u0014ui3}x>\u0016\"iL.z|^և+%_\u0005qqѬ\u001f\u001e\u0010.\u0013S.fK\u0001!t &ϹVT\fY\u0014F\u00170%0|Y\u000bϢ6e.\u0005eK\u0014\u0006\u0004psj\u001f6Ȟlߴvo\"\"\u001cD8Cx1ARt^\f\u001eTh:2.ބWU|\u0016\u0016\u0011\u0000lo8tD\u00192\u000e\u00124IE\u00104$p(\u0007\u001b2+\u0001\u0005P^ׂ\u0019#\u000e(Y9ȌDN\u0002#1okz\u0007k({3\u001e\n\\؍7\u001c)\u0014Q=YƠ\u0019էm\u0000\u0011Mʰ}G¾n\u000fbb\u0015\"\\d\u0016q\u000eƒm@{(\u0012ͭw\u0007B_p\u0011ۄM\u001a\\։֓)E`S[_yZK iDv8\u0013i\u001d \"\u0010\n\bm\u0004խ\u0003ƕ\u0014ӡ \u000fX,\u0016sP3|{Y\",V}/\\\bgї\n#\u0007\u0000\u0013r?\u0013FNǁ\u0000\u0015d\u001e92FFup\u001c9\u0011$yP{Y\u001aaX/\u001fC1~Uۨx\u0018\t\u0007T}#ä\t\u0004ZyBٻd؂\u0000P\u0016tNVEƀrFQ\u001a\u001e\u0003\rX3yJ\b1\u001a9syㅃÜMfETV\u001d\u0011W#U1.\f\u0010\u0016xRJ>\u0015^E_\u0013\revڙyY|\u001e\u0000v7\tĔ\u001fDI5*a*d,aP͗<\\4/B({z\":eӮ#^&q#\u0006sFԺq\u0016;\u001cɗ\u0005:|P\u0017}HlW 6{\u00196@^\u0002@{\u00127g{X\u0012\u00016jA\u00155Pdބ[CתۛM+-J ?6\"nT!P\t\u0014A2\u001b\u00013B\u0003\u0018\u0003dN\u000b/\u0017\u001c\tv\n\u00048\u001b\u0000c ~M!V{yލ,/g\u0005qlm;h\u0000P\u000e\u0002ʕ\u0012m@\u0007:\u001e\fh\u0018\tK\u0000\u0000\u0002cP\"S=\bJ\u00055\u0003rĆQqP貀L\u001c$G&~\\D\u001dzi6\u0010ȿnB\u000f÷B9|\u0013_TIv)\u0001M<$vyapdg\\\u0001\u0000(TiLp~4tcZ\u0006ڂ`[o\u0015FeszZx\u0016\r#PaA\u0005ҭ\f2\u0002dh逄!\b\n(~\u0019\u001fz\u0004B\u0004\r,@\u0011^]U\u00128e\u0000T\u001ci4*ˎ\nVT\n%3\u00180\u0019[\u0019њ\u0016I\\}@\nn\u001a3pIR:T]P*֝>Y;\u0007QΝ\u0015\u001efO=\u0018@vű'\u0000\u001c\u0000\u001dY-b\u0006\"w\b\u0007z\n\u0007@NrC0xk=\u0013\rD#v\u0001:P>;Bi[9\u001f7%\u0018q\u001c\u0007\u0005Cn5Aa\nF\u001a\tRrj\u001bu%\u0004\u001a\u0003\u0003υcnU\u00138\u0006@DK\u0002%d\u0002#\nmx\bBX\u001b\u0014ᦉӅcPei>#F4c`HUNۃ\u0003mc.\u0000\b\u0014x1e\u001d%׭JhMU(;\u0013TU\f-Δ\u0002A_?S\u0015d|L+2JchTd;bƀgc՛7Kybn&R/w\f`\u0001\u0010@q\u0012x\u000b&\u0012q\u0018t\"b]UMx5ڎY8#;**@\u0012]\u001e'h\u0017BU\u0014{⿦\u0001\u0001{,\u0017\u0013@&Ћ\u0006Vѝ\f\u001akD;\u0000M\u001ee\u0019Pe#mHFڡ\u0004\\1?<>\u0003ALJ@ҕKEl\u000bjɜ\u0014\u0006@/\u0019N#Vut%\u0003t8!S\u0015tGԼ˚{\u0014ކ\u0003@\u000fg^\u0001@,y]D,:_=\taٸJ>Z\u0012DfҴ@6 Q|)\u0013@+\u001ab[\u0000q3hu\u0010|lV\u001e$\u0015}Ѕ\u000f\u000fT9=ꉏ\u0019o\u000ekHS_L\u0018%B\u001eB%ǂ%3\u0000-\u0001\\#,\u0002|B0eyx\"Mee6.\u0019t^)pCZF?\n*\u0015V4kĤ7%@I0\u0006J)wӞ*l\u0013SUcᾜ\u0013Ƿ_M_a\u001d%/u\u0002Q(e\u001a3P)gF\u0004I\u001b\"pWsj\u0002FN&\n@%[%d)tze\bbq](r\u001as|O\u0015\u0010.\u000b\u001dDGQ\u0015\foV6NԷ\f\u0017@HtR^\u0016e\neo\f'1\n>v0\u001djJ\u00018\u000ex\u000e\u000f\u001bLD# g]4tI1\bq\u00105T\u0004<9eb\u001a\u001cOU@t\u0013Q^;'KQ9\u001eN3җ£<@%\t-\u000b9\u001a\u0000;,\u00152D\u0003y\u0001ԓG 9͚7\bR΄#\u0010φ(u6,I$\u0007JT/Z:(\u0005<_\r\u001cC\u0019\u0005\u0014R\u0000\u000b|塔ˊ\u0003\u0013)\u001f^\u0013dn\u0004V?e\u0000T\u0001~cmqP\u001do\f\"FXnLl\u0012\r\u0015$`v\";\u0013_V\t5kF2=l^%-\u0000\u0016\u0011A?9K3,\t8\fZ\"\u0000!^UBA\u000e\u0017x\t\u001cr}H\u00067qʞ\u0007w\u001c\u000e\rܛI|\u0005\u0002TʍU\u001eP\tx.S\u0013L=@?:UTN8KALZܪFj[Pe)\t=\\\u0016=y4@\u0003\\#wI\u001bw5!z\u000f-p\u0003҈*1Q\bTHyP6@(!\tyPPFZ\u0013<ɜ9\u0005Ɲe@:3A\rE?f6;\t`\u0018\"\u001f^=I\u001c=юb#Q\u0014\u000e\u001f:\u0015O1AF\u0013*NJ\"U\u0002uΠ\u0005ɸV1+\u0010\u0010DzY唰b\u0013\u001ad4T(.U?\u0014i(u\u001f\u0010@\u0012\tamd0QI!҂AH\u001d\u0013\b*\u0010ef\u001c=^V\u0019\u0003\u0004oY\u001f\u000e\u001dzKW\u0010\u0004YΎ|Z\u001fT\u001au\u0000j\u000e$輱\u0017ËσV\u0002Q(\\_k7(|Y\u0017aU\nߤi /B\n7*8\u001bє<\fQiXI9>\u0017yI;u\u00106\u001e\u0001&\u0010\u0002\u0017P7\u001eVI\u001dD\u001bo\u001a^\u0005\u0010bf'\u0006*1Fh1ѱb\u0001Q&I,\u0010\u0007i)Fbf'+\u00109\\\u0015u+bH'-+i˒1\u0010)\u0006\u000b\u000bC\th^}c\u0011g$+^+w\u0019W\u000ea* Z\f#K\"\u0002`\u0004\u0013Sa5k8>\rYb3\u0019;kghtD\fT&\u0004`\b&aS\tGb\rWuA{Y\u0018PDQe\u00161@Md֛\u0004@1#MK\u000e|yd\u0011JP>\u0003L|l 罹*hG\u0013p\u0004\u0014jgE\u0001*y5!-I\u0005E\u0000\u0012\u0002ѥ2 yu\u001f\u0005t\u000f)\u0000dH?uִ߇Ҕ:8cKZ`P뫶3P\\`\u0005\"\u0012\u000f\u001a]*u@b/Ksw({q'P\"@\u0007\u0014B\u0011,f\u0013H\u0005$\u0011-h\u0017}\u0006\u0010GW$\u0014\u000228\\.X\u001dr4cbP!f5h€T21\u0013\u0014ؠ\u0019E\rV\u0011\u000f:\u0015\u001dH!ϙ\u0017\u001e\fܘ|VxO|YkƳ\"vN\u0006ǒW>3h\u0011ȶ{ylh7#\u001a2ui)ud%Qw8 p4\"}Y\u0002\u0005YncӾ9ی\u0003f\u001ajƁ\u001bM*kO\u0005#\u0002XPۥH+\u000f\u001a>wC\u0003\\x\u0006\u0017Y\u0001ʪuL\u0003I}ȅ9t\f&:\u0003\u0018N`!\u0015\bȺ`_ ؇^\u0016b\u0007\u00113$y]4]ZX\u0004\b\u0019#7\u0003J)8o(bLG\u0018>q/욯$5m\u00178+Q(,5Mv\u000e龬1\u0005\u001e-4+\u0010 )&\u000bܔ6\f%j쁯6S\u0010#K{\u001dU'3\u0010(v\\#uYq)iCZ4H8,\f\u001buPg\u0004i@DIx\r\u0001\beHP`xr\u0010Yap{|\u0011\u0010\u000f؏)̣c\b,\tRz\n\u0004\u000b\u0001CмK\u001d\f\u00177\u000f`E\u0004isJ)V\u0004@}\n9\u0001\u0007z$&0]pb)+9@I̅Nɰ\n\u0004=ɂ\u000bf.@J,T#:&ٌCI:y \u00109P]8\u001a\u0016@zY/Dtd\u0007\u0007IBv2J8?u:8Dsp\u0007g}v \u0001D]<7J7/C\\&\u0006\u0003ş\u0001@\u00197㗖xo\\B%>Lf9Jp9D(\u0014\u0017H\u001b쌖B\u0000\u0010.֓\u0006\u000f<9/\u0012:'pYǒ-J0jQcӷk!Vڜ\u0003CU,t;P%\"mS\u0006\u000ee\u0000\u0001s c\u001b4\u001fFUh%&(/*\u0015\\\f̗\u0005%^팜nn\u001a;|\u0014O`\u000b\u0002\u0010'R&\u0002?[nċy\b{욪\t0Gv+s(+-{YT\u0003.zmcH˃T\u0018&\u0013d1\u000b!S,\u000e*WJmWVmu\u0013N\u001d\u00142!uZ,B\u001bH\u001e\fG}la\u0017eb~Ay9l!q=W*fg&@\u000e#r\u001b)\u001a@\u00072hvWio:\u0019\u0017#XPrb2\u0012\\\u0005\u0007\u000b\"ڌ)\u0018Q\u0014uQ.\tyCԎu\u00137[{\u000fW\u0005{'\")p(\u0003\u000fl1~\u000f\u0013\u0018JV\u0016UB*@h\nhCu\u0005i`E=\u0018\u0011z*Zu>ɖz\u0012\u001dR>f\u0007ğ\u0002@CiX0\fA䰅}=\tGӦ\u0015 .ez_\u0006bf\u001cuyGNe\u0011\u001f\u0011\u0017EZ\u0000]{W\u0003\u0014TIfX\u001cڱ贇с:.k!\u001f]{GUiޛ\u0019]Ͷ螘Upa\u0016\u0003n\u0007\u0004ĝ-05a1)\u00016eP\u0001%!\u001f\u000fZ\u001f;ZZ\r-0\u0012J[AT\u0007#\u0007\u001327*g\u0016\u001bhR-鳡\u0013{\u0005Dk\u0018E$T塠\u0001%ޫ\u0017騇[J?U繵6(wU ̩d5-]\boq%riІ\u000f~Q\u001a0=1\u0003E\"Z39|\u001d8X< OT&\u0000.e57XFP2vDx&H\u001dy\u0013#\u001eKׅ\u000f\u0004a!Q${ߠ/FR\u001fv\u001cz\u0002\u0017\"]\rK\u0010n44aGQ\u0019;`*Ѹ\b1t\u0011]oĒ$eȣH_\u000b\u0016cR\u0001ɪ4\u001a\twH-\u001fV\u0012╶\u0005,ĿZ\\-\u0001\bTm%H\u0004Tq\u0018Ҕ\b\u0010+qij0ER#L0 =H^@\u0016ݼ\u0012\u0014t \u001c\u0007Gn3X%VQv!\u0015U\\\n\u001f\u0016a;D6bߊd\u0003Y\u0007%=\u0002-,zYdˈ({/_#-f\tۗQg\u001eO-t`1\u0004(EVJ\u001a\u000e{mWg\b>ŽFJ\rF\u0018[JєԔ\u001fͅFCD9B\u0000~pf\u0006BeΌKb\u0015\u001d\u0011\u0013\\H3<|\u0005\u0002)\u0004\u001bӕ@\t}L\\obݰt<\u0018_J\t\\?DBr^\u0016JՃ⢈\u0018\u001dlq\u0001>{\u0003aLD\u001a\b'\u0004w\"G~#5\u000fi\u0014\u001cv 9\u0001\u0016\"|/*\u0019zUj扮+jD\bKT5H\u0001UQM(V%\t7\u0000prS\u000f\u0017\u0007Q+NVq'\u0011\u0007Hhh\u0018io\u0016\u0011΃#c\u000ef\u0017&i9yY(\u0002׷\u001b(0\u000b\u000e_G\bge\u0015OtUk͝䖢cLё{J\u0003z钹.|w\u001e\u001cYx7Kܫ`\u0007\u001beIV\\\u0001}fk\u000f\u00023`ӷGCz_澔\u0010|\u0000[u\\lU-[^a\u000e\u0004vxF\n\u0010z\u0018\n\"1'8=\u0010a/kA@\u0002K+lGڬs\u0006[_\nlA+bOGRn\u0015c\u001a\u0013&\u000fEMRՈʈ\u0013)\u0019\bb<\u000f3`\u000fTn\u001a\u0016yOj\n\u0010j\u0001S}Ih33Z\u0004/\u001e(`L9Ŀtx'xV{\u0014?\n\u0011\u0005nls\u0014B\u0014OQ_\u001bYRqDwe)r(?&H\u0005]ؔ\u0013`\u0018`2\u0005\u0000\u001c\u0013S\u000f>\t\u0016\t\"=q;\u0001bē\u0006u߯\bk˂U\\\u001e1+J/H5\u001d\u0007\u0018S\rd+j\u0014/־7\u0011 \"]u+D\u0017B`\b\u0000@\u0001\u0004(89B``0t\u000eRWsu,bq9\t\"Z\rC\u0011\u0007v\u0014/\u000f\u0004_G`&\u0019\u001c ufZb-CptM:{!_3@l4B}`8#y)?ޏ\b.\u0007Q+I\rEl&1oߘ\u0010NSZ3\u0006x5\u0011٬\u000fH#(<ḟ\t}VH\u00154T\u0001O\u0013)@éJG@:h2|\u001bT\u001e\u0019\u0018yG,\u0018\u0005iJzAAu\u0006l\t\u0019%@@=E1:͆$T\u0001:\u0006>a\u000eT̶$`*1\u0004&)3.\"\u0000s\nKZ\u0006$09jP4w,p20Ge@\u000e(J\u001e\u0019D\u0006Sӹъbʠ\\u@\u0011a{6\b\u00133v`^#RŽ7\u0019W Sܕ;|^\f3\fC\u0016KhIeC8˽B6vKv'\u0002q^\u0010@M*\bN3\u0006D\u0015\bQ+QBi\u000e\u00117,\u001584\u0017gd;~\u0005\u0002\u0019\b&{A0:/k\u001f\f~[ȳ,L$.\u0004š$\n\u0015B\u001e)ɲK\u0011Թ,$A\u0002hNM\u0003ߙ\u0015\u000f\u0017`08\b߲[s\u0001J*,\n\u0004\u0002ȽI\u0005`hy\u001c\u0005YD\u001c%\f\u0018Ѹ{l\u000eA\u000e\u001c\u001c)\u001e:\u0003%FJ]\u0015$N\u0011\u000b],EzZd.ԋ\u0010h\\$q\u001d\u0012z\u0013\u0001m\u0015\bcj$NNpłƮ~X`Akt^\u0003\\\u0004\"rY$pRX\u0017\u0002\u00148Ŏk)yKAF\tG}E%\u000f\u001bT\u0011\u0014\rx5\u0004I_ƽ(pY\u000bv^e/\u0014k+{J!ŌrH\u0005 -a7\"b\u0011q@\bP+QYs\u0017v*T\u001bKfh\u0001\u0004\u0000bZ\u0010#,S+\u0010P\u0000 u\u001b\t\u001b7\u0019vq_{\u0004\u0000yu٢\u0000G6(\u0002\u0007\u0014fO\u0003\u0000`\u0005\u001b-\u0002N\u0006~P\u0018\u000bF:!\u0010P\u0016kSP\u0019J\u001d\r\u0000@VjXŗtI\\64l\u0005=\u0011R\n61{=\u0016Q\u0000.\u001d\u0014ń\u000ee샓\u0004SGD2\u001dN\u0001\u0000B9ݧhwUݸC\u0002\u0015l\u0012\u0013\u00025^B,eRcD:-\bt\u0005\u0002owe$\u0005c=Wd8>\u0013'vd:\u0015Cq!L'H94d\u0003q}J_V'\u0012zh\t\u0013\u0013c$\u0015O] 8(ufw0\f8DDΧ\b\u00100VRɯ}:b*Dm \u0007aZ]O\u0000.k\u001c\u0002\u000fDWB3̹AOU5Z\\__1z\nc8_n3Tנe$ rMNua#4\u0013ePQkG?\u000e(\u0003yJ\rW\u001fӸ\rb\fJX\u0012s\\J7\u0005Ode\u0014!\"NH 1Ӡh\u0018Ct!jԨ\u0019B6%_GF\t\u0003H]2H\u0001x&E\u0000Z^`Ĭ\u0000\u0006u%?|ruuT Ōm4\u0007\u0001&<\u001e^\u0016e\"ä\u001e\u0000MC\u0006ӂ\u0001TV\u0006~\u0016ᬂfQcB\u0010؁\u001d4\u00144-3a\u0018yUІ\r{\nĒXW\u000b?I\u001dױ\u0013`Pޕ*f\u001b9IQ+ViC6C\u000fOԗYPp2F\";C;Cmӂ\u0002\u0000z\u0011&1FK,wa >=\u0018ƀ\u0017\u0007\u0011h*8\u0019\n}\u001c)\be\f'\u0016*i^͖{:*̜;\u0002ҕIN^\u0014Ib\u0003NC\t7\u000btz\t/=oɮ$\u001b\u0014#\u0011`Ax\u0004n/\u0010\u0000YF\u0005\u000b?\\v긆I0?L\u0016դ+\u0003؝Bm\u0015\u0001\u0010|QV-\u0018(5VB^d5wY0\t|e\u0013V-X\rqYq\u000el\n\u0018#;\u001b1jIZs\u0000\u0018\\ \u000b|r\u000b\u0004(\u0014\u0012\u000b.\u0012,\u0000_㌃Aöv&a Њ+1^\u0007!5xn%'a\u0014rߨW'/ƞ]\t[ce}\u0014\n`G~lN vşD\u0018=qMЬI|\u0013\t\u0016d\fW2)-r\n#B^Vo\u0005\bT\u0006lk\u00182j>w\u0007B2}\u0005NZ~SN*\u0015ƌ\u0001\u0011_Jq\u001fDً>\u0005\u0019 \u0001\f\u0002\b\u001f\u0013\rsQQ3XgRN;p͡\rZj {8rG.µsGqg`#q\u000bTJ\u0015=̏Im\u0004\u0002\u0017%y\u0000\u0019E4\u001f\\\u001bMYaL\u000fk@$B◕{e.\\'2m\u0002wp1\u0019Rqb˥\u0004;R[\u000bU@Uk6\u0014'(soN\u0006\u001f.\u0007&)N5@r}?\t|[\u0012t@\u0018\u001fPmeaa\u001b:u7P4iZ\u00051;n\u0000\u0015jĒS\u0000\\VR21'x!\u001a7GL6\tD,j ޼z\\!-d|i\u0017\u0015.r\u0005f<.\u001c(-/\u0007pOKҲF{_r\f$e\u0011\b\u0014[^\u0019\n\u001d\u00147633 N){},\b慦!\u0003,2'\nL\u0002k\u0005eudBJ%\t.$C\u001d\f~B}&֤Tx1\u0010w\u0017-*NE]\u0005,\rB2`CQl\u0002ÁrOAh\n\u0005/@ *|Y(⢞\u0016_\rw\u0010BC\u0003Cd< /fgqԩ#\u001dJd7\u0010\u0001\b,\u0007x\u0005;ְPd*\u001a\u0016,rHB1WlF֜\u000bh@\u0007j\u0016By\u00047B\u0001|\u0000$a\tfYd*\u0007dQ%w\u0013H\u0013\u000eζ^VkьgO:͑2GRʀF|@\u001eP+5\u0014\u0012U\u0002n\tM9'zF}\u0013xPZw\u0016fyLQIe\rJ\u0016e=\u001aJBhm\u0007\u000eG6?Z4 \u001de.[\u0011\u0003$\u0014*V4/d(\n\u0012\u0002z\u0004Ac`!\u001aeC=ˢXָޜ.-\n-aᴝՕ4\\\u0003lClۊi\u0001s\u0005F\u0015!Ңj\u0016>h$\u0006j/+5ɒ5NlpίLZd@l7N.BB;+V\nK<\u0001͜\u0017AYqj`9Z7\t\tN8?W\u0000R]R`e]1\u0000\u0007B#\u0000ȯtI49E\u0003\u0015N!3Ƨn77\u000b>$\u0003\u001f!e\u000b\u001a\u0014\u001b\u0006%\u0014-~YGz\u001b\\\n@NBA\u000b+1i\"BG A`R,1բN\u0013J>d\u0007\u001c#\tƙCB*A/k1D\f*8G:\u0018\u000e}\na=T1TB^jMxb:\u001b\u00168.\u0000|hF\n.c$\u0014B`7/@2՜1<`\\:\u0005\u0017C1Ռ\u001f\u0002\u0010E.@\u0017!\u0019S:̕62\u001eYdC@(O\u0003_К!4d!ŴR/RmiR\u001c\u0015\r\u001b*4\b[\t1-X|P1eAR \u0002[HWܸN\u000f\u0012ӶH[Ht\u0001`\u0017>ն\u0016\u0003 \u000f\f+MX9AˈDWx\u0015wQy\u000b\u0013H,\u001e,~Yv\u001evl\u0015|\u0010bJzQ 伥|\u0003Ibǝ1ET9\fy\u0001X\u0010&A\u0006Bo<\u0012\u000e\u000eЀ1ż\u000eNd\"WȨsI˼;\u00026AWݕIy(\u000b'\u0006kJԙ_\b9\u0001l{d&[ͳh6-\"\u0011?eC5Ű-\u0018\u0000O\t\u001aIy&\u001dIV!&\u001d2ݿ1gީF@@\u0018&iH1 a]̅{'\u001ax\u0013\u001c\u00134*z/,\u0013A\u000b\u0017Ns\u0015ĐIG\u0007l7(vA\u001eg~\u001e\u0005\u0005=@]o)\tAg+(*\u0001j\u0017ý\u001e\u001c5sP`vЊģLe\ṫMܴv~d}q\u0001\u0011gY7:ϗS\u0018q\u0002ѹGb\u0002gж&_]\u0005,\u0015Ļޠ\nE=\u0019z1,\u001dYEI脠{YҤ(!\u0012r\u0000Ӡ%z002\n.(d9ՇGx\u0019\u0012Ӭ\u0013\u0007\u0000u\r\u000f\u0005i=JkjrFUF@'+\\Bz%d$N>ٓhSa8\u0007\u001b|\u0014F\u0012\u0005T^\f\u001f\b\u0017W4>>\u0017D7!}Т,0@`\u0010N\u0013o\u001bC>\fE\t\u0013\u0015!k$ei\u0016\"\u0006VGd~'d)\u00165l\u001e}\u0000\"g,p_\u001e\u000e\"i#]\u0006\u001b\u0018\u001fr\u0002qvBy#)V\u000e.+5H<\u000e1\u001a!\u0001>I/27$\u00007Eƅ;~bק[\u0017J91\u0015G\b\u0004\n\bҟ&\b\n\u0004\u000fqYGo\u001bh¼\u0005Cp)E>\"\u000b<\u000e{Qx^\u0004:\u0018Fi'=hg\u0014\bIsQYWD/9\u0006e\\\u0004ZD{B\u0010x\u0018\u0018Bza[Ed\u0014\u0000\u0015X=B9U2)̓cIԙH'\u00106۱\u0004E\u0000e߾UIzhB\u0005*,+;\u001e~!\u001aTe\u001bNH͹\fV\u0011\u0002\u0001Jcޑ}݅h*zq/W)F!v陃\u000e<+\u000e\nyYWQ%]JA%pab1w+@\u0016w\u0005}|h\u00061x-@'wU\u0010\u0002\u0001;>#\u0013pZ\u0013Չk(\t|5\u0002T(ߛH\u0015\u0006zz˽TĮ\tOG38Z\u0005HA\fw\u001e6P\u0019t\u0015h\u0016@r,JeYRgRBUsg\u0010\b4\u0003\u0014%qU\u0000s\u0018j\n\u001b\u0007\u0000W\u00161j04JT6\b)ȩ\u000f\be(7wM(6\u0015i\u0001&A1\u0013\u0010\u00182ȃWs\u00028g7}@`GBß\u001c\u0007ők煩:ygSB9@\f\u000fi?],\bHzQwF~trH\"\u0017}\u0010[Q3\u0012zvub \u00023j\"=!\b\u0002\u0012\u0012jAFge\u0019/G\u0015i…^:Z\u0015ޗZ5-{e\nmh\"2w`\u00132᳜\\S\u001b\u001cpzi\u0015\u0003\u00197&Cu0ZJeyݫq!\u0005l\u0006\u001bH\u0007,@\u001d\u0017PvH|)U!3籛Y/d}P\u000eH&p\u000b9!?hM@uTÎB,W^D\u001eM\u0007g|*(d1)F=,Ɯ({L֥!\u0000CBkX.HQDX\b\u0002E$,~F\u0005\u0007c\u000b\n7qu9ū\r\u001bUmr/AAǗ|*VEz\u0000\u0013|\u0003\u0013׎!.\u0005\bZ1Qɂ\u00109)(冽1\u0006\u0013\u0004ȍ\u001a3jI \u0013\u0019H~\u0011l[h\u0015l*\u00124D\u0004Wz\u000bJC맘\u0003/@\u0010\u000f򩺐9\u0000 SO\u0010b!\u0000݀OO3NFNp\u0001'x#TfH\u0010\\wѫ6^LPB\u0002\u00177opbp\u0004\u001dp2FvXF\u001c*ƔG\u001d\u001a<\u0003,(\u0004)GD\u0013\u0014c=M48]TR_1v\u0015h\u0015V\u0004L?\u0014_\u0014T\u001254\u0016\b9k--Oln\njprd\u0016B\u0002w\u001fȃp,\u0006zi2\u0006}67 X\u0012\u0011X|\u0000\u001cz9)}6d\u0000!*XQ\u0015،7#/\u001d#\u0016\u0016l\u0018%E3c,\u0006PcBr5\u000fͅ[Cꦔ\u0015\u001c0\u0012F\u001a[Pj h8,Y]\u0014نz^DbYqjݴ\u0006L=\u0007a$S\u0017\u0000mL\u001bD8CTѲ)в/A*69\u0018\u0016\u001e\u0002\u0001i\u0007X\u0012)f\u0016:_+U܀\u001c1E\u0005\u001bJFҮ\u0013Ȥ08\u0002$769o==^\u0016\u001b\u0013]R\r1PKΑӪ2R\u0015$MP Dِ̼\u00174-\u001dqV\u0019dpVpq:\u0012\u0000=\u0001*eܪ0\u0014\"\u0005\u001eH\\\u0000k0\u0010\\\u001b[A,㐐31,r\u0012= )Fg#{`\u0003AH苊 \"槪GL\u0012>~:'\u0017vY\u0007\"Q\u001beU\u000bLLbM\u001c,p\u0018~\u0000`\fv u\u001d'\u0001ǀ\bRDJ%$q^}l\u0010Cd\"tkoq\u0002m;՗Z UW)r~ދ\u0019)u\u000f։\b\u0014ѐU\u0001\u0007X_2xRTS`Zv\u0014Q\u00024eX\u0015\u0010 uW\u001a]-Np\u0010Zf\u001f\b]\u0003ҰH`|P$\u0015~\u0018\u0000\u0004[b5\u0001\u0018\b3zD@\u0010\f_,~<;\u0016UE\u0015n%]uE\u0004cp\u001c]d*\u0005K\u0001eslW\u0006wj¬%ܨyew\u001b֑J\u0011\u0000R\u001a\n\u0018Weizђ.ϟ\u001aҕdT!df\u001e\\\u0005}.04.\u0004vtyOv]IP]l\u0001!\u0010WP\u0017iz\u0012\u000eE\u0006Q9T<\"\u0010\nmD\u0000J\u000ftʏ\u0012,{/$P\u0001~o?\u00101n p\u0006q|4\u0012|d\\\u0000jHɁZ.2:w B\u001be귀1`=j`/$x\u001cQ\u0006}W|%\ftb>7si\u0006\u001e|j㙚T\"kAO܇UAM˜5Xs\n\bz\u0005SҬ3.wR}Y\n\u001a\u00021P8{\u0010ߺIP\u0002)5Ik\r\u0003l(:Џmx\u000fȚb\u000eEvOg?\u001e#\u001f)i\u001530\u0011\fP̛wSz8\r胬X&\u0014@C]c\u0019\u0018Ћ-r1\u000e\u001351&\u00029I\u0000f\u0004\u0014\u0002\\;\u001e\u0002U\u000fo!ia/KgBT\u0019 \u0018+\u001a[:5\u0019P*(as\fd\u0004XI#c\u0003\u0005mK\u0002\u001cFv-Fw‘j\u0012FjDBL\u0000\u0012e\u0015U\u001av%cIp颺!N\r1Zs\u0012ܜ\u0007\r\u001e~U\u001f>\f#MIP,-R*$\u0004\u0002[\u0014\u0001A9\u0002f엥*\u001d^\u0018x=!-D&\u0004a\u0014(\u001bgI\u0011\u0014 yάh{\u001aw#\u0006Ĺz\u0004 \u001cHN\bQ\u001b9/+M\t@y۽\u0010ل^mp\tޜ=9TΆbȥ4$\u0012*d\u0004Q\u0016_\u0000 oW~q?\u0011\u0004X1M\u001cE%*z\u0011ESo4c\u000b27^K\b\u0004\u0012i4\u0010y)`\u000f$pmd!\u0005?\bgj|\u000f:p\u0005oԽ\u0002\u001f:}PB|\u0000yZg5\tHg\u0017s%8\u0004U\u00199R҄@\u0019s\u001a\u0015\u001a{\u0001eݖ{70\u001e\b8fD\f\u0003U\u0012\u0006UJe\u000b\u0003oN\u0007\u0003\u0016^*\bJ/z1\u001bVP\u0011:UA|Hz\u0001U\u000e\n\u0005dO%nu\u000f\u000fb\u0016{\u0016UT\u000e\u001fmrG\u001e)]B\r|gBZ\u0010pYt_\u0011ذ$\u0005BH[BۢdQ&\u001eCԿ걅^uZeGIJΘ\u000f\u0010:\u0010ʰ|r\u0005EU\u001d\u001eW9\u0004D\u0010$@\u0003\u001d\u0011@;r2\r\u000e\u0013d\u001dܢ\f\rS\u001a\bA\u0001\u00025(i\u0018(x\"\\F¨\u0011O:Q^X\u0006ZA/\u000b'\u001cr#\t\u0011,lIB噕\fJ1\u001e:]P.t\u0013]8\u0014.\u001b36f))\n\u0000]x\u000f\\\u0003~e->\u0003{,\u0002.\u001fQ\u0007\u00062TЮ7\u0012\u0012hQ\u0018\u001bk6!N\f\u0010jmbRU\u0019CCo\u0001Ojj˗Up\u0011\f\fyV,B\u001fRq\r\u0011{̝lnhT\u0002\u0002A\t\rH\n%#9U\u0004@Qd~{tVrE)]hbB1\u000fޘ!.샧4Fx\u00110D&/d\u001d:\u0000\u0002iz~f7\u0013-F)M<\u000f\"\u0012bc3-N\u001fw|\u001e]BQD\u0007\u0007/Ƈ\u0011n6O,+Y]0JG\u0014pY$`B$\t *\u0005\u0005Q\u0000N\u000eAZH-t\u0015#]UU-1\u001aB0\u0010>\u0014\r\u001eif\u001dH@b?+\u0016˩dɐL\u001c//ۖ'̭=P_\rC$=B[#}1\u0014\u0001\u0002C\u001b؊ \u0019_)\u0013\u0016e#m!g=e\u001e2\u0014\u0003 \u001bd_y\u001fɓPM\u00000Y*Dox,`&y\u001a~\u0006fK=Ixu\u0019Lp(\u001e\f6h'\u0019+?!-a%91\u001c@M_ֶ\n\u0005*\f+ƩM%\u0010\u0019\u001eWJZ>G\u001a\u0003C48\u001cYV\u0000\u000e \u00070}_HΈogQRqvޡB0\rV,\u0006/>13AN\"/t1I\u0005\u001c\"B\n\u0013۳d{M:U9*\u001f&CM+\"xg`\u0015m\u001eSD:\u000f\u0018Iw>E7<\u001a*”I\u0007=\u000e>\u0012\u0007{\u0006m3>pp\u0001.1G#QΎ#8Z\u0013,\fP\u0014K/YQ\u000fQVr\nc0zC\u0018`U)e\u001b\u0018@r9>\u0013Fo\u00069G\u00053ݺ\u001c\fנms?O\u0006\u0018\u0017V._Vu\u001beCXs\u0013\u0019R\u0000+=o7\u0018rЛA0OfӪ Mv4>i+\u0015\u0004UzvS\n\u0004N\u0010\u0010$e1\u001d&eTZ/ \u0011,'9qu|0A(\u000b2\u000638s\u0019xs6V\u0001YĹ#X[\u0007EfȪ()iXRQ,hG1՗\u0015&FA+L\u0011\u0006%~4m\u0010\u0017\u0017\u001d\r&\r\u0004h2Iپd\u001dQȐw1j38*|I.SvjRy\u0012\b\u001bQa\u0019\u0002\u0002H>0]zzL\n̜6$;C\u0012(Jp9eJ\u001fVd˂\u001d\b~?KH:n\u001a\u0001S\b5ڼ\u0003\u001bL\nJ\u0017IhF銲S\u001bLN=<]\u0007\nƣ%W \u0017aXmM\u000f4Le܊+\"/g̳'TP\u000bAo<\u001f9R|\u0000\u001e\b\u001e\u001c\u000e\u001e\u001c\u0004\tDž\u0018\ncJ7\u0000\u0012\u0006\u000f,\u0018~G,D\t`u\r\u0015\b\u0002tg;lv\u0016N\u0000\\,\u00180$ܙ'}.T+N P\u000fwC\u001dXB8\u00005\u0000 0D>&a+)\u0012\u000b\\\u0011ቐ)\u0010Ep@ aP\u0017aE\f#\u001aXS\f3\\Z͕ÕX,\u001b\u0011j\u0003t,Q\f13I\u000e\u0012 ܇V\u0012\u0017H}$d\u0011iV!\u000fP2\u000bN@W}0\u001eE@z\u001ec\f*nNJ\u0011@&sa@֯3?\u0018`\u000f\u001auj,ڒ6H\n\u0017F姀+(y*q!Rk§\b1\u0014w[;8L򣻳\u001fB\u0014iF,NQ\u001d\u0003-b2L\u0004C!j-\u0003\u0006@uJ%\u0016q\u001a\u000f\r\rX,#{\u001d\u001a…}R\u0017؟DŽ\u0003\u001b*\u0000r$x\u001a7(#O#[\u0013jCJH=\n^ޣ,ՊCB\u000f.\u000ff\u001f\u000bېO`z\r\u0000)K\u0016\u001egNTw\u000f\f\u001aB#MDwaV\u001b]T\u0017%\u0005 iԅD*{4$n\u001c\u0001h܍EyU}q\\cq#iQ\u0000\u001f7\u001dO-tYШd\u0017\u0015Tlt`-\u000fSAxEЀ\u0011+VTJۣx\u001b\u0011ZލBUsy\u0013\u0012\b\u0015xҘ&))pÌDF^\"\u0004C\u0000Sxr%\u0003W`BvME+nσScuk욂]W\r`*PDRL\u0016\\\t'\u0010mU\u0017yh(p%Z\bv\u0002@\n\u000fh|+<\u0017mw9\bq\u0017`ǣ\u0011cyd\u0005,\u0002\u00115@u\u001e\u0010Jx8\rosI\u0004\u001d=*#q\u0006'̨<%sIN/+ \u000b8hɨƅ\u001dF/\u0006C\u001dAƴ\u0006ْc\u000bYQqhd|l\u0014ݯ\u001d+\u0016.AO\"eTAڝ྆d\u0006\u00007\u0011߱G%P\b;躯$㬈>t\rƳ|\u000e\u0004W^/L̅\u0015Œ$\u001f\t'\u001f\u0014eQǘ\"/@\u001aT\u0016>Zbw\u0007\u000b.F\fOu\u0017~\u0007\u000f\u001f;\u0005ڞ\u001dDkBM\u0010\u0017\u001eK\u001e\u0016ꛪ\u0010CGpN7~\u001fg{Y\n<@\u000b\"g\u0019\rR\t}&1V\u0014[:\u0007\u001e\u000bdef6V\u001c !VJ\b\u0017D\u0013\u0004zdQYYFҌ^}7\"]leFC\u0001@xB d)\u0002\u0014eX'))ybL\u000f\u0000.kXA\u001eJ\fHJ8R\u0017C\u0016*Wp\u0005\tUBoFTR)aGP5\\/$y:s;\f*))\"IҴ@#\f\u0005%9a;\u0016\u000e\u0012U\u001c\\w)0,*\u0012\u001c\n\u0004\u0000O]KncGƧڴ\u0002rH\ndz\u0017\u0002E3]V57S^/Mb\u001f\teT\u000bφW(jP{@D'>o[CPjS)\u001cH\u0003\u0015`T\u001blG\u0005f*AL\fCĚҼ&&\u0002\u0016\fSG#I/~Wq9\u0010,Ř\u0002\u001b(jQaMkR~ZLaL\u0015e&!:zV\u00062\u0012)a@:C\tTm-!\u001f\u0000Q\u001e\u000e2\u0004%\b-le\u0010B>+Fa<ԝaY$\u0013;\u0010JlG\u0016c\b$V(\u0014 J\np8h);\u0010JQD5\u0004@MI\u0014)bU\u0013OgyM=&\u001e^Vţ\u0012\u0011\u0013`,f\u000e\u0006\u0016}\r\u0006!I`\u0007%ܟ\u000b\u0013-\u0005=|\u0005\u0002ۙ\u00024 &\fd՗Y \u0016$?<\u0011A'ՔىDQ\u0003>8j*@\u0015%\u001b\u000e{@a\u0018U4\u0000m3Q87B\nsT',\u001cG\u0015^Y\u001a\\vu1 h\u001b\fj\n(Z\u0013\u00142&UE(\u0000C9v\u000ei\nGҕ:*\u0006(\u0012>r(!]\n:zoWfTΘ6?ye\r\f`\u00166\u001c\u0019L\u00062qR\u001cs5l~z|aaU5F6\u0013Ȝϣ\u0010/\bN6:$dpWFȌɞ\u001b_֨_\u0000$.xAɏ\rt\u0000]&L\u0003|8\u000f|j`M\u0005>V\u0012%쁹c\u000bQ.fY[\u00189\u001fOP~U.\u0010χ2|V:hς7GHn7 y#_D?cAQJٟ\u0012\u000b\u0005\u001e1ʕN\"Ih쎙8.~\u0018\tL\u001eB-I\u0010勑\u0000vY٩/\u0017\\}3%,\"I;ꆿ:\u0005,W.E˜cjRbr>\u001b7P\u0013A7żEDs]\u0000\u0013KՑ\u0011wɎyH\u0000e`\u0000\u001d3q Y\u0012;@J\u0003Ȯ|\u000b`HZ!\\;m *\b\u001a@t\u000eq!\u001a\u000f\u0015\u0004<@N@\"ݗp\t/}b ԡ/3,A\u001c;]6=82U10̼?jc,EK7QJ,Qu\u0000\te3~\u0016\u0013\u001a]K_@n\u0012%\fC塥ж.\u0002.K{\r\fA+\u0004R#\u0014Td׌ET^Y6EC0 u\u0000i\u0017\u0010\u0007p\u000f\u0004s\u0003\u001fiUrNJ_W0l֢mQ/\u000bT\fJ\u00034\u0005=H\u0018\u0011JI\u0019%ZYˇ\u0013QC\u0012iOL&Mf#6\u0001YcnEn#~ס z_VO\u0018\n!uT\u0018S\u0012\u001eOC03=\u0000\u001dQ\u0011m7MV1X\u0001\r8.\u000f!\f0F\tx\u0019\u0012O\\\u0017\u0014-t\u001er\u001dڤTA<\u0002oLr(bT&̛)Ca\"-z(+\u001b\u0012x\u0002\nKx\u000b\u0013W0;fACy\u0013ۻkrS\u001e]Չ&DF\u0012\u0017\u0010\u0003bMw!Q˂+\u001eYT\u0002N+o\u0007TگlE=\"+ \"$su>\u000flpFcM\f\u0007\u0003\u0014Kg\u000b;gnt\u001c1،-ۙjRf\u001c)_q;AQm5: \u0007(\u0006jPW'#D\"\u000b\u0012OU\f׈Ұ&P\u0005kEIjƖ\rCa8;\u000f*\u0019}\u001fe(\u0001#\u0016^\u0004o0y';#{\u001d~H@~9\u0014w&\u0015CPLzG@JGp=mΉITwPp\t\u0018[\"/\u0014\fӚ\u00180X\u0019ڳii\u0016u\u0017\u00187~ܶ%\u001cBaE\u0002\u0000\u0018\u0014S\u0001\b\u000e/\u0003\u0002T\tw\u000e18p\\Y\u0005*\u000eHG/$`\u0002z\f\u0019\u0016\u0004q VĎܜ2\u00185+\u0019d\u001cd\fK\u0018\u0010\u0018=|Ǡ\u0019R@xL2\"&\u0010҇q\t$͜C,ė\u0015_\u001a[.(6L\u001cj\u0017Y=\u001e\u000b#?\"VX\b\u000fK|e!1痐?\u0006l睝nV\u001a_\u0012ZTn\u0014\r\u001c`^WS\u000b#5]ϴ\u001f@\u0018b,^\u0002ߦqa2c\u000e\u00012&q\u000fhΞ/Jn GՈ6@xn2KӾYDZL-eɲpW\f.\u0017;Y\u000bs]kO\u0016\b1s|&[g\u0014@\u0006\u000b\u0004:nh\u00123!\u001eÞACe\u000b\rKF\u0019ִ\u0015&eȊL6\u0015zP\u0015mU\u0010,\u0016;\u0018 ue\u0004!\fJ'\f$L\u0017M\u0010S\u0001P\r{w';W04hc͸\u001eW2)C[}0$#CZ̚\u0016 G\u00165(o\u0016\u0000d\tؗFN\u000bnf\u0018.\u0017g\u000fa\u000e\u001b\u001ev\u0019v}CCW\u000fb\u0000苎\u0019\u0002`]`8.\u0011\u0003%iVT\u0016\\\u001a3\u0015he\u0005e!V!av\u001a+oQH\u000fт,\u00056?3\u0001/\u001em\n.CF R\"q\u000eX\rEUo\fTx+N{P\"\u000e\u001f\u0018@\u0004:\u0010ϣ}9d\u0002\"F;?\u0000'(=[HH\u0010%\u0007\u001f\u0005MrC}\u001c\u0018i\u001a[A\u001b\u000f\u00149#}v?#\u001eE:fUD2|Y\u00124y\u0004S\u0000*2&\u000bI}Cm8M(IEj6|\u0000\u0019#\u0018`$jȦ\u000b\u0005`\u0012Ni8\u0012\u0016\u000f\u00181\u0007.S6f wLKRu~5\u0010S\\\u0001\u000e\rP\u001dAP&4)x2&*&lb\rfXT(Ȫ?i7CqA^\\]4w\u0010_`\u000e\"\u0005N\"y4/IP2B*܀d.D\u0014M#\bT0\u0006r=8H\n\u0005&ݸ6YY1\na]\\dN@ @eoӞ\u0016TP}%\u000b\u0015Z@E3=\u0018G|\bl]\u000b\bP\u0014*!8TsPs\u001c)N4\f 1q?)\u0012\u0010:\n\u0001b/Ұ\bQ*.a\u0000a2ob4AaF0拰\u0015pVΨ\u0011i($ҵ&*pXP\u000ee\u0015V\u0007Lp';\u001e\f\t\t\u0019Gb2MF'\u0001TxK\u0004X\u0017\u0013?>\u0003PŊ\tANбGD?^&\u001aa\u0004)\u00106nx/e|\u0006Ee\u0005\b:,/d\u001a\\mKO\u0006Mg\\\u00113\u000e»K\u0017-0D'\u0012z\u0011d\u0018&kc\u001ab\u0000 !\u001e݂\rNy׀\bV~\u0014V5\u0010?6߳ym\u001b\u0010f.EP`>k֐n\u001d\u0016ljf4Co0k$^V\u001c^C'vW%\u0018Fo\u001e1`\b{\u0001p|Q%\u0004\u00173\u0017Տ\n‡\u0012\u00006mv1\u0012HCߢtE+\u0011*v\u001e\u0004_i\u001bnqef!Kcp[6,\u0001a0\bдun*I,~\u0015|0\u0004+\u0007\u0013\u0017x\u0004*٫(05\u0005zr\u0019M.+9<\u0002V4<۰&*;hJc$\u00188UI_v(kq\b\u0014L\u0019\u0001՜tO\u0001<˄Z[\bB\u0015\u0016\"}N=\u000f\u0005\u0019&αM&y,,Dސ.*\f\u0001tH\u0006J7\u0005+%B|\u001f\u0001\u0007?^B\u00029(v<\u0007\u0015cfK0\u0010{ #\u0016W}n\u0000e>;\n.H\u00114\u001eG\u0004e\u0003I\u000b@Iw\u000494-\u001cH9dQ*5xD*a\u0019uTnb2\u0017|\u0010\u0006`RU2ak\u0016K[p\u001dԨ&:J$\u001d<^\u0005\u000eFL*\u001d̻SyGOI\u0002\u0004x\u0002IwZ&p\u0019\u000b^p\\/q\\U!\u001b`&;\u0014npq5TPWR\u0019ȂضE6]\\bnU[(\u0016Fd\u0016bh\u0005!\u0018\u0018\u0014A\u000b:e\u0004;ŕ\u0010\u001bF(\u0012zs\u0000O\ny@\u001bm(\u0013l>&̤g\u0015eŻfP\t6\u0017Y\u001e[@\u001djrYȸ)a\u0018\u0015l`6x\u000f\u000bDCh4Ls4\"ݷ\u0015\n؎\bd\u001d*\u0004\u0016О@8\u0006(\u001c\u0001\\P1Ym!RjD\u0012ުwiWW}l#׾\u001c7\"趜O\u00042>z`\u001b0Uӱp\\su~j\\+?}At\"\bU/KM*]5ʸ!Tv傛\u001e֐!ı3k'\\\u0005IgA]\u001b\u0000zi@eq\u0010\na{5G\u0007ƻ♾\u0001\u0010RI(\u0000x$#H{(NJ y4\u001dfF),!\u000ei|~@\u0003\ts/ː;\u0002[\u0017\u0017='\u0006[Җc\u0017\u0018ك\u0011\u000bk2,X\u0010\u0007[\u001d1kdR\u0002E\u0011J7jrwSgwa}q8!oF˚g)\u000b/\u0000*:ŞGYoT\u000312E`\u001ea_|\u000b\u0016vb\tbr+\u00192m\u001b@OYU`VצqE0\u000e\u001d!\u0010Q٤-)\u000bƃCԆ'A\u000b>\u001c\u000f\u0018\")'~\u001c\n&\\J4\bMeD\u0013jg\u0018ؚذWxh\u0004qq‹\u0001.+!d\u0004x\u0011,\u0018\u0012\u0000\u0002\n\u0014(s2&\u001d\u0002lJqĜ\u001941Z%nmʫ/\f9\u0000\u0005x$\u0019y\u0012h4\u001b\\ÏPyR\u0011\u001fD|Y%<\"EOҫ\u0012=\nĞR]P\u001e߫ɖ\"H\u001f\u001eS׍}gX=yըLrL\u0017\u0015SV\u0001P\"F\nR&Q:\u000fqa-5C,;L|rjK%=)\u0013F\u001cK)4#\u000bځP0\foFc\u000e~\u0014l\u0012^\u0016a4*Ib\u0019YM\u001drM=\u0000\u0018P8FoPM\u001a5,F|sXF=%a4M!z}FڏZ\u0001@1!i&p\u001eLeE.23\u0010ᙞ\u0003Qe5\u001a^{\u0000ƈO>kQyD52\"#a.d\u0012N\n3\u0001H.\u00172\u000bs\"\u000b'P\u000e\tǖ3\u001c\f\u0005~=tmk\u0016e>\u0006^n{\ftA9\t\u0010\t녹Uad[F\u0007[bK͍\tgTL\u0016T\u0014‘kVQsk\u0006$)\"oVbJ&\bJR*\u0019r7̥ٞИz\n\u001dg\u0003/\u000b1]@\u001a,9*)\u001cV>0 \u00040\ni5<\u0013\u0003,mZ\u000e\u001c.!\u001eu\u000f~z,v2\rTPi'LX\u0007Wߓ1\u0001f\u0015O\u0003UTAg\u0004\u0014\u0004\u00025n8vq0Mq@x7T\nO\u0017'\f\u000b<1\u0011qNwwf@i\u0016\u0010y\u001f/\u000b\u0005\u001fX^3\u0018\u0004y =\u001d+ӎMsd*T^WT\u0019IF\u0000Lt\u001e=ϭÞ=\u0012`\u000f\u001c0\fǷ2_8,DpV)9\u001aF\u0010Y\u00035v[PH\u001e_)'Tɜ܆7i0ӎk\u0012Pvz\u0013QL\u000e싯ԟS6Ǘ%Wx\u000f*\u001aU&N\n!9B:AyxBČ\"\r\u001fC\u0015\u0006'ON?A\u0000Z]9\u000b\u0018năΡ$2]`#ޘMen\u001a\u0007SF\u0016wD\u0012\u0016\u001f5̢@l\t.yb\u000bJ\u0017^6xjwWO\u0004Ҩ7͖A\b\fbQ%\tؾÃ\\lS7l\",'+5=ے\u0001\u001f_\u0012]\u0005\u001ahσ\u0015!\u0010=u-\u0015X2zNW\u0016*ZS\b\u001bOU\u0012yM\u001b0f':\f\u0006\u0000\bIf~^-ipasH\u0018)\u001fO$R?\u0004D\"go.\u0003w4^\u000b$.},(,Z~\u001de]\u0004lg\u000b$9/'D\u0017r5%ҽ[\u001fo\u0005Z,\u0004ī'R~\"f@@F\u0017N`Nif\u0001?!Cv/\u0003\u0002q \u00053ԵMu9\u0010\u001c [\u0003֠\u0004TRo|F8Z\r(P^|M@ QB\u0012J:H'Vͷ\u0007N\u00123\u0001\u001c\u001bo<%؏h:\u0011p$\u001f\u0000\u0006Df\u0002\u0014b|Y\u00006+Ce\u0015y,X$HoCqSVe\u0015\bE\t|9aqSm%F0\u0005.#a\u0015_.(\u0018%ՠԂ/D|%̶ij$\u000bm\u0006w\u001f\u0017x\u0019ƻ}|iTU\u0005KqH9{W6sз^\u0016\u0001:㉥3f\"ջ!\u0012\u0011=ô\u0004\u0005L9H9O\t#|\u0010[c:3$2ES\u0004ΔR\u001b\u0013A0\u0005qL^i\b\f\ng\u0015YQ@Q*C\u0012ոp\u0007\u0003 \u000fFt,,Ү\u0004E4\"^@OnAa\u001a\u001f}\u00030#7\u0016^V\u0004ޱK\u0018V\u001eؖs\r:8MPy\u0004r+b{C5c.`R@/%Y\u0017\b\u00180\u0012\u0015?:p9L(F\u001a.\u0000\u0004޸\u0004p1orANsY\u000ftT2\b\u000fQs˪0#ӇUuݍd|ʽ\u000f\u0010.BCih+fI.fde\u0006Ք-\u0019\u0001\u0000\u0013-73ې\\\nH\u0014Ba4Ұ\u001e\u0003 \u000e[WO[\u0010϶9\u0000I\u0016-\u00021S| A\nEy36lJyK\nجDt7c~hoe\u0005\u000b_@\u0001\u0012|5\u0015Ԛ\u001dVU:!-\t+\u0001jg\u0011\u001f(\u0004\u001a\u001d}\ts3>.\u0010\u0013nIWeޏMZ\r?p\u001dcbT%~\u0004\u0000\"1Ȳ4h\u000eƒ\n\u0014:D0F >.H)\u000eH\u0002K\u000f-ƝKoT\t[\u0013q'`xED\u001bu'jy͑Wi󂆝=s6n1C\u001bć?EeTJ\u0003+$\u00060\u0014\u0012tnM]X!>Rvv\u0017ؒT\u0004ާ-\u0004^$\u0012'FʜC\u0003;\u001c\u0007;b\u0001\u000bjWĄ1;\u0002\u0000C]F85N_SPp\u000e\u0013 7\u001a\u0000uf/\u0012.0sP.\u0007UtH;!\u0017_=D.jq#l\u0007\u0010}?âKc4K\u0004\u00030*@\f^\u001dCE?\u0001@˚\u0016r!5[K\u000eb?X\u001c0\u0004\u0012\rU0V\u0006Ao\u001frf\t)ez@dp\u0010I?\u0017\u001b,\u000e%;^\u0018Z\u001f/LQ\n\u00139tq\u0002M$\u0001c\t\u0002\u0014H*&\u0014aX\u0004\u0018L;Fh\u001bv0x8\u001c=pCʴVfD6^^dFG\u0002\u001e\rB\"\u0011_[\u0006\u001c+\u0003IߏU%\b)ZY)d\u0010Rגy\r8&\u001aQ\b\u0014mk\u000e\u0002HccZE\u0007\u0002\\\u0010\u0000\u001akXWv\u0005\u0005L\u0011reDk@zP\b]\u0005%\fh\u001cs\":K\u001b!s\u0002ܹ\b\u00190W\u0010ˠ;<\u001c <\bᩀq^0}ˊF7uFm\u0002`8;\u00135tKW5P\tVL>,ۭ;\u0013}\n\\}hlE\u0007\u0004Ĺ\t\u0012Sp/p^Vő>E)[\b\u0010&\u001b\"T\u0014Yc[娘De\u0001~a\u0015g&kQ)sh\r s\u001fAez \n\fsW`\u0006mA\u0011;Q]rYí\u0007\\XZzd\u0019;\u001fG!*eGC\u0000|\u001f\"=*٠w$'P\u001ezc|H|!ojv&q\u0006e<\u001d\u0011?,{PtF\u001eci\u0011$AD\u001b\u0012\\\u001e\u000fd&>wW@5@䨏\u001d!8h\f2\u0013$9y\u0012!2ՈU.*(8\u001cG(͉^\u0006\u001c\u0015<\r2R:F\u000bhY' \u0000b͹\r{\u0005kjTLh\u0019S^\u0005\tEQ2O\u000f\u0002\"Y?w\nX\"w\rȳ,`6\n~qE*\u0002\u0015\u001cG\u0007\tll$\u0014\u00058^\u0016\bJĚvuq\u0010\u0018N\\\u000e@s1d+ѣ\u0000H\u0012u\\)G\u000eʡzZf,)̄f6?e\t\u001c>=\u000bǘҺ9f<҆*\u001a\nB\u0019\f\u0004\u0003\u0019n9®J37H\u001c\u0016\u0019jٟcG_~Y\u0017j* \"b(L\u000e\u0015]A޼%@\u0000U^+ox\u00180)I\u0001\u001aIy_@G!V\\tSk$g\u0002d\u000fG.\u0006\u001cfDPz\u0003g\u0002\\\r\u0015>3PHZ=BW]B\t\u0007ap\u0013B/a!ŦT+v\u0000m\rC\"=\u001e\u001b@PG_\u001978eyAzBrj0\",d0I\u0005\u001a\u001ff\u001a\u0011؂j\u00119P*#[]V\u001dwn\u0005k_8L\u0012́2>\u0001bvlvQ/\"U =\u001cDj\u0013%{[ٗu:21Z\u001e$@3U\u001fѣ,Hf\u000e\u0010DRM\u001f-\u001a\u0000OL|8o2\\ATf+\u0019g>yb4#s\tv\u0002\u0000Зp.c\b9`zҨ4ĄEFn\u001e<Ѷ\u0002`\u001e\u001bg\tBEbB\u0006>\u0005\u0002!I7ۘʣMӉi!db\"u\u000e\u0000UcHseT\u0003pE\u0018\u000er\r\u0010N@j}\u0017\u0012\"O\u001cH((\u0010\u001eYHv簢2/e\riji_(T~\u000e@w;\u0002F5f\u0018\u000bJDB\ne\u00137D#u^:p\u0010qf,=\u0011`Vc$&a\u000f\u0007~Z\u0018ZC¬\u0017\fVi%<(MD$\tvI\u0013HA/\u0002\u0007\u001c\u001e!~ZՒq0򿋣$B\u000e\u0011\u0019\u001d.'ә\u001asle\r\u000f\nW\u0000>vcF\u001860r:&\u0010\u0007\u0007\u0007PT#V!0>l%͠`B`\nDpH*n9\u0014V\f1\\\u00041Ԛqԗ\u0002k=@\u001fL*!l#ze\u0004\u0002pC2a\f,\u0014;\u0013|%\u0002i6'\u0013oOP\f\u0019o\n\u001e%.)R\u00016Bμ|Y\"\u0010c\b\t\u0013\u001e!_\f\\\u00059*\u0007oX\u00147yt^c\ba\u0000AheőW%~8\u0014WO\na\nia-5hm\u001f\u0017̓_\u0016\u001e\tlL+|&qLiC#q<䷆\u0018\u0001!Sh[r٣xE;7 pg\u000e\u0015\bM\u0003\t<\"Ui\u0005\u0019\u0003Nu\\\u001d傞r\u000bx*큞\u0007\u000f#\u0000H:0o2\u0012B`9ȉӌqk]a+7\u0012\u0006q\tA\u0007qo\u0001\u0000KZm\u001eG\u001c'\b:'C+ϴ\u000e2cl\u001bhE+|dygi\r\u0000d?xT:\tU˨]T9pf1\\G\u001e9le\b`\u000e!qcGp\u0003\u001eE-\u000625[\b&\u0017)Px\u001f\u001a\u0018{`߮\u0017aeA\fR\u0010^\r+oEA(>뻴_/\u001a̮B\"\u0011OH\u0010-0\u0004G\u0011\u0000z_\u0019r˴\"Tbg\u001d!v \u0017\u0015%̇\u000e\u0002*rmo\u0003o >\u000f͗E<#c)\u000f*!)'f<\u001a\u000426z1ڕ#0a qhP$E2ؑ @\u001a%(m\u0012W\u001e9\u0000Cj` \bI\u001e\u001dR\u0006pU#\u0001\u0000d\u0016V?@02\u0014;B\u0014L\u000b>\u0018\t\f4S8$j1\tEPLh{\u0011YCaU) \u0001C8V7v۶~(\u0014 z\t~q\f#^TP6r\u0014CC\u0001uF:UD&#`\"\u0002^Kh?Cy]B\u0012Ucb7\u000f\u0016\\̏D\u001fh\u001fW2d%E\u0016L\u0001V\u0018$AVdur\u00123I\u0015\\Ӡee]We\u001e\u0013\u0018o6q_\fw\u0012\u001c8$^\"\\K6F\u0019Έ\u0014KǗ\u0006\u0003HA\u0011_X<\u0013|'ɽZ\u0012x]\u001dX|YK\u0015\t_E>\u0017\u0014\u00156\u0011\u001dR#\u0001\u000eS:B40\u001as1U\u0015(ȮeE\n\t\u0011\u000bż3wI\u0000$\u001a\f&tF>+F\"2\u0018\u0011-q\u0017ru'\bq;\u00043\u0014\u0007ί,y\u001eD$x\u001a4\\\u0017\u001b2\u0011,s;,\u001b*A\u0014OBֺ.bQI,\u00142\u001aݟo\u0012G\u001d{.[-\u001cJa\u0006d/\u00159`tU'C<\u0010&\u0002\fY0͌\u0004튛B\u0002\u0000\"\u00151\u0017r7b^pQm &\t6}t1i<\u0002}\u0013N\b4lysyne?\u0001\u0010_\u0006\u001bxԹMiTM`\t)Ӡ\u0018\u00186\u001bU!\u0015\u0004_ĸh]aXC\u00156\u000b\u001b8vn4l\u0000y\u00125x1\u0003OԑhF_\u0017u\u000eh\u0018V\u0005\u00014:v/+\u0015Z>!\bэ\u0012l<߱\u0004F\u0017\u001c=\u0016ptPx\u000b\u001a7I\u000eew-n\u0016;As\u0016Q\u00067%\u000e\bF񸴛\u0012\u0005~\u0000fp\u0002xC|\\\u001e\u001c\u000f\tё@on#N4Tm\u0012k><҃\u0012M%}\u0007L*7h?.6\u0014Q !ʽ\u0013\u001c\u001b;TxO4[S%\u0013k\b\u001c4\\^\u000f\u0005\u001c,\rbS>\u0013\u0002XK\u0013-{\u0011B\u001c\u0001}$KiBJ4N\u000bFCm\u0013=tgi\u0019\u0000~G\u001c\u0000\u000bgh\u0017\u0013vծ\b[\fNͅ|\u001e1\u001dcߥ\u001bg nϡyj\u001a2W-fLzY)ӡw\u0019\u0003;\t&T\u0016ÀUc'\u001dt.9ZjNF\u0010!&ݼ\\Cp.*8\\ģ/J\u0012tœF4,_\u0014\u0000PR\tȤ\b3K8ϝ.lN'ka]wm\u00079\u001c(t݇Y\b𙈽\u0011]\u0003曆\u0011J~\u0015\u0003M%ج`r]\u0000nkHah4P\t\"7.\u0006hzo}Ϥ*^˼XtZ>\u000eLJP_XpTqS\\O\u0001MЦA]L\bj=*lf(K8>*>\u0010\u000e@F\u001fg\u0019gKC|\fO\u000e4n\n4HEu!\u0014GAݾ\u001el{W.\fy|\u0005\u0015,Qį[x#~>*A&/f0/\u0004ch,l$jyw\rM'R\u0003ysiKBNRE[\u001e\"Y2w7G\u0010,\u001cT\u000b\u001eeqJZ\u0003bHSr$Q7\u0018@{p>;g:K+*q=\u0005}~AC#\u000b>D\u0015?3ڹE!L4fOn1A>aC^V\t\u0003^X,79V\u000661\u0010A(WvbQW\u001f2|E6;9ғCP+ׂ\u0012f;?yYL|\u0011\u0017vn\u0018Ǔbg?|\u0012y\u001a*O#ӺWWzBLy\r\t0\u0011\u0001\u000f5PPnR(Ca@Rj\u001c\u0011J\u001f^yv\bH*6e\u0002\rFU\u0013SV%\u001b\u00007m\u0006<+RV\b\u0005C\u0001N}\bX\u0019\u0013;\u0012hpUZǔ\u0011)oʹ\"U'\u001aC\u0003X\u0012\nԜKX.kHa\u000ei\u001c\u001d>i&!pIo\u0005-ϸVB\u0016kJdx\u0005h\u0005$\ttGžL|&.T\u001aʂ^\u0007JM\b7B\u000e\u0007\u0000?Gk(\u001f\u0013X\u001eoPSċ\u0010\f7cwgbdv=EuKA\u001e,܈\u0007A~6 \u0012H܄Z\u0005`L\u001da\u00002#\u0006=\u001aMA\u0004>\u0019QdaRh?鎙\u0005mԑEx\u0016L;F\u000b\u0019Rw\u001f\"p\u000fa/qņO[S-PQ0j\u0010x֍\b~M\u0004O[kzb3\u0001%6RTfE\u001b\u0001)\"!oq_\u0016&\u0019x'-\u0016\u0006\u0007dCj͒Ɵ:wI\u001cCh\rsN2\u000e7p\n\u0002e\\*\u0014HH؟Nچ)2\u000fkb\u0004\u0006\u000eoU_ֈRy㐩x\u001dv=xjyȶH\\\u000f-\fOH\\\"M\u000eqAl\u0002<<\t\u000fW5KHS\u0010ov;\u0016~|(\u0004VeF\u0017\\&J\r>cR͜~-SN\u001b$WjRn\u001a\u0000\r\u0018\u0010cJg3,\u0002e\"ќw1\t\u001dѺHgbW\u0010\\s8s;\u0014njd'K]B9]SR~w'\u0006x|\u001a\u000e\u0010\u0012faIP톋q`\"B\"BڍQ\u0002'L\\QlJ\u0007xSj71\u0005\r\u001fOɩʗ5ɚf\u001f\u0012;\u000e-#!\u0000A\u000bN=\u0013O$\"Rd,8\u0001J9xx,\u000f\u0012C\u00070\"\u0000\u0006\f\u000eÔ=x#e/\t$o+ O-fw\u0017YF)M/\u0011@B6cɑ\u0016\u0011\u0019(ݑ(0t\n>\tm\u0015,$kS$\u001dXReT401k\u0002p2!!˜\u000fxX\u000e\u001c`_ZPē\"\u0005v\u0001\r`K\u0000P\u00007nh\u0006|Y13\u0006\u00128|becS7۝\u0007<Цd+?g\u0015|ĆEo\n\u0018\u0016\u001d\u0005i-!tFz\u0018\u0018S\\S\r\u0012O:k,%=\u0003FBY\u0013-)\u0000-y\u000b\u0006S\u0016\u0006dWW\n/\f\u0016L\u0003Y24\u00041AvCa\u001c\u000f@IbBtF\u000bEWt#\u0000fXѨTGr\u0005ncC01v\u0010#\u0012'\u0017\u0017Tzt5a7o7ZV6s\u0006>W/J\u000e\b$ۗ~-T$Zm¬u$X\u0002\u000f\u0018p+v\u0011lER 3o\f61eBsÄ8j\u000fev܁r\u000fNxCu4)/\nfްOVD_\u0004gh2(y)\u0004\u0014ƓԩVI\u0014\u0007֥kS6:a\u0007\u000bϟ%Kų\u001c\u0018l h\u0015j\u0005\u0017r\u001bĄtwe\u0015\tWz`\u0013\b\u0005D޸H\u0016\u0016\u000b\u0011F@+dMaoX\u0014P|\u0016:U4@g\u0003\u0001Yl\u0006}7?+\u0010%C#IrY%]\u0006\u00060\u001bI\u0019!\u001c~7t\u0005\u001b17bjO&Q_}\u001f\u001dF\u0016Ip\\\u0015fU\u0002\u000e0Q{\u001e*\u0006/\u000b]*ypDCtu7c\u0015\f\u0016(pbAUב\b?ZБ\f\u0000\bL\u000e ^\u0019.\u0004\u001a\u0005YYmM^%E$/+WeܭH7R\r7*Sp\u0006kvbRG?'SB,!\u0013M\n\u0010\u0017Ek\fLzC\u0002\u0017P\r˚\u0010>%\u001141{LJ'\u0007B \u000ew+\u0011Q0\u001e_\u00183r9rJ\r\u001a\r\u0000Nss\u0002(:\u0005>\u0012\u0012>(.=mm~_THy3i[4^\u001d\u0003\u0007f2p/Ļꕈx\u0003e|wr\"k\u0011jϳ\\S\u001aG濹)q5\u0002/=9\u000fd\u0001qHp\fF\rRpi\u0002\"CMVO\u001cB\u0010ӊOi\u0014\u0018egʹ\u001en[B=\u0000?!\t\u0017=3ɸ_VfRbuU+F\u0005Wǝo^D\u0011h\u0014\u0005h1UJߛ\u0016?\u0015]qtkM/<9a\u000f\\>RehyYWhqpe\u0005U+\u0013\u0016\u000e\u0018b \be1le'^i\u001e,a\f \u001a\u0010\u001d \u001curڰ\u0000IxAO7I@nP-o=#m\u0004ee>\riϏ \u001b8\u0000\u001bG\u0010hE+\u001deN\u0005\u0013kvɴwt9G+\u0004]+~1\u001b\u0007oҫ)(dD(+21nYSCM}Y\u0013\u0006FbR1\"\u000f\u001ecl-\u0002\\t\u000b\"tגv9ﳒ0\u001d\f\u000bA\u000e1P\u0013uȏ\u0004\u001f?\u0014{\u0001*\u001arVI}Y\\\u00191\u0004\u0015|%,\u000b\u001d13\tR\u0005b>\u0003\u0018}f\"#Ic\u0000\bu^` 熻CR5$\u0006\u00159\u001dх,̜\u00129:\u001bHJp)EJ#\u0006Bm]}\u000b\u0003\u001b\u0016i\u0010@.\u0019P/\u0006[pр\u001d|DN\u0012~\u0019b}n\u001f\u0012M\u0001/˲l!>QoQbbyꜱZiwq\u0019D\u001eh$[\u0012\n{o𕱉\tU\u001a`:Gd\n\u000f`\u0001l7\u0019̀,\u001cr\u001f5c1gx542|,\u001f\u0001a\tc\u0002Hy&'#VG88s\u0010Ξae 5\u001b>pֽ\u0003\u0004\u0010<ɘ\u000e\u0011[Q0Ke\tn7\u0012g/m\u0001\u0003\u0011\u0006\u0012\u001f}:\u0007\u0018Q{Ŏ\u0016\u0013}~(!h\u0002{4\u0015\u0005L\u001cV:m\u0000\rX elq`N,Hͩ/+(\"\u0003үW\u001eF\u00127\u00163wD/\f/+HA00♌W;d\"\u0007?]\u000e\u001a\u0017LCxrwܶ\u0004f$D\u0019\u001ckn|Y\u0005w\u00176\u0012\u0010`vG}p\u0003\u0005\u001cfZ %-@\u001cpԗh:䴷';\u001c,$\u0006vR.\u0010Q\u001c\u0001\u000eyt!\u0012B\u00056w a~/%4{V\u0005\u0000de6b8#zCɧ\t`ӘU0\u000b\u001b ;_y\u0015*\u0016+\u0016;ބk_M c`JX\u00011Ȓ1\u0000\u0004;eu\b$\u0003\u001d\u0010\r3]4GW|4`\u0012 Ly<>DĉAWkx{\u0005H\u001b)ɉpޕ\u0007\b5 \u0000d\u0013X\u0005z\u000ed+?\u001932Tp/z\u0010\"K8Ḳ\u0002L{QWt&U!^W\u0015\u0011\u0018p!\\!B)\u00141\u0007\\$dV\u001aE\u0004[d$p$\u0005h\u0000J\u000f7юC!\u0012\u001e ^r\u001crT&(>\u0006\u0018s[l\"+F\u0001\u001d\u0018\u0003<̯#Ã\u000eST$$8#s)cSVŗ\u0015Ӹ\u0017㓱LX#@\"PzH-\u000e\u0007`ᓴF^]\u001c\rf\u000f\u0019\b\u0001\t|\u0010\"`\r\u001dfsq\u0000\u001d2JA\u0010{7\u0018K1\u0011_\"\u001d\u0005ҸM愠\u000b(r\u001f) j #AO*hM4'=Uk#r\u0010ޯn\u0004Z5\u0019Tw\u0005\u0015^\n$|27N\u0006Ki\u0016|E\u0000?(Z\u0010@vee2w( /O\u0013QC7|M\tSM\u0019f\u0002EwùoH\"\u0000?\u000f5mq\u0019}\u0018\t\u0001}tp\u0005%@Z`zxPv&\u001b\fր=\u0002iKT4~\\_B\u001c=\u0003u\u0006\nrg9\u0016S\t\u001f\b8s@@M\u000e/hqd\u0002\u001f\u0013uܘ7VԐ(\bJU`\u001b/:.@.\n#l'\u0004ؿ:q\tJ\u000fplu:ҡBr\u0005\u001d\u0006w\u0005}4*868~Dῒ\f\u00009Wҋhܨ(2<%\u000e޸\u0003bFid\u001fV5̦\u0016Q\u0000\bGd-V\u001ek\u0013UB\u0001s\u0015\u0011R\f\u0010ؠM<}\u000e\u0011*XM0]\u0014eaHc\u001aɍ\u0006\u0017\u001e:(\u000fŀnK1ʇ7vpK#+\u000e#O݀|\u000bD\u0001 \u001e\u00057RCyY`B^*\u0000\u001c\u0016am#-\u0007\u0001L.ѦЦ\u0016^0*R?^WP\rI@Q{pԝ\u0004Hm\u0001V\u0004trMa{Y0uNg\u000f\u0014m\u00192}\u0001E\u0019F\u001bPSW2-\u0000\nߌ\b՚O[ MR O!Fttm*\u0015KN9n\tB㨃{Y7ݐFjZftwVzs\u0003\u0005U\u000b\tJ\u0011B?*ܶoG,c\tx\n\u001a3题ЙAh2Uϣ~\r(ۥe.\u0014\u0018pe.Ttw\t{\"]\u001abH&LjU\u0004\u0004n\u0007\rqx\u0017=.M_ĉ\u0000<\u0000)\u000b+K&Z03\n\u0003\\ė\u0015\u0018cT5\u000f\n3y\u0016\ftKEi^\u0011\u0000íT`|n\u0014&7\"\u0006Ym\u0001m\u0019\u0006λ{؉$2\u0016t\u0000Џ[\u0010\u0012\u0004w[^T_ި:^rqb\"\"6i\u0015\u001aQ\u001dYƝ\u00142\rKυW\\e]e]eYuYuYuYuYuYuYuYuYuYuYcP\f+ɥJ\u001e\u0000IkW#Wͻ\u0000;C\u001d&0\u0018n\u0005#UF\u0017\"ahIl桮h\u0005p;\u0002ҽ8\tLWqο.\u0018CZ\\S\u001fmB\tqF\\E=\u0014ХH\u0002!j\u0005\u0004吨\u0010IA\u000b\"<\u00124'{/+SȊ2\u000fK\f\b\b\u0004))<7Sӱ\u0015#\u000eIyvp\u001b\u0010ㆲ\u0017gFef\u0001\u0005B%\u0012M_\u0016fjJ\u001a\u0004$J\u0006cJEI$?Ϙ(}'i\u0014@\b\bc$(Ns|I\u0004C?h\u0014m1Om莚\u0000N7\u0019#ya\"j\f\u001fp뮠@M\u00118lSa\u0011\u001b]cb\\V\u0011b\"CٛAY\tg@\u00000yh\u0018x,G\u0010%r@m\u001c\u0007\b\u00042!PUȥX\n/+҂s\u0014hͿ\f!JpyP\u0010>\u000f)7P%<{߇\u0005VSZuj 6D$e\u0017~_//e26NkX\n\u0001\u0002\n4m\\0\rM+\u001dnӿ4\u0015\u0004-}\u0006M[\u000e\u0007Kځh\n.Rh'ʩ\rh\u00104\f1\u0005-T\u0015yaAg\u0001\u001e<2\u0005&ޗ\u0018V=\u00124TP.\fR=Š*Jt\nP!eSmS-\rendstream\rendobj\r28 0 obj\r<>stream\r\n9<:6bXlЉHA2\u0004CeU7)A$9&^VB9!v\b\f\u001d.B}\u001ax\u0012\u001fKY\b$AD\u0002\u001c\u0004C٫M\f1W+\"{WD#9VuU,\u0004\u0010\u0000\u001a%G*yK官T*N2\u0006~ig=\u0018\u0018\b?\u0010\u0007Yt\u001dPJ\u0010\tTr\u0017JvP\u000e ;^8U1湘q\fu\u0010\u0019\u0010)O؁=!2w\"^Q\u0011)\u0019͈\u00075\u0018\u001bA\u00071yuvZE\f\u0014p\u0015fG\u0005_х'Roh%\u001c\u0014PF$@Ф9 5\u000e؃и1iT\bn9>\u0000@\u001fb\u000f\"nO۹\u001aPSy@@\u001aN\u0003f,\u0001P\\t\u0004\r]$\u0007;sG)\nf,\u000e0\u001fbs\u0019JNrz#ZTkP*I>]K4iƏ\u0013Š\u0014ȤahG:KJ_\u0001a,*\u00017\u001cR;\u000e\u0018Gv\u001eIU\u0003Ҟ\u0000\u00105\u0000)`MzH8\u0014*^\u000b%ޤ{i'\"`1˃4Z\u0015l0A\u00062.+\u001dpnj!\u0014D\u0013$qs1\"J.1p\u0005('xo\u001c@Bs4\u001bc` c\byZE*\u000bP\u0002tRyY4blc\u0001P\u0010@bؽ҆6\u0001\u0018K\"EKjMdT\u0011.ʙ`\u0014\u0016`)4sd\u0011)9\u0015|\u0005w\u0019s\u0006X\u0004xgL\":y0y8\u000bf.\u0017\u0019®\u000fr +Ue]9\fbAA#L4\\\u001c!Cv3rk\u0017:JS\n\u0014\u001bmE8nip<&P8A,=qi+#>@1 z.\u0014U\u0018xvɍz\f{Y(:\u00068)\u0007<*lI\u0000sHB\u0018xbL\u00043\u001e}\nπ\tj\u0000Jm\t#0D\u0003\u0017\u0002\u001epX#/\u0010j\\8\u0000\u0016\u001b5;*C\u0001\u0001س&1Ԡ\u0011tR\tQ\n\u0004\f*J\u0011\u0002q\u000e4ĻQ/#fQ\taPs)H㥲*y\u0005\bt\n:rO3Eb\"ߺQIc\"yx\tu\u0017K};\u000em\b%3)\u0011it\u001c\u0006P%\u0013Yɬ\u0001-\u000e*U\u0012\u001az*ʂGX*\u0010\u001c*\u001da\rF:rS\u001c5Ņo\u0011/\u000bPM\u00009\u0010v\\}!\u0006o`\u001asR{{Aھ\u0005>F\u0004b\u00001d:PQ/L8WB\u0002;8QD-f\u0019=\u000e#B\u0000\u0004AuKr\u0014WF4\u0011&+o,k \u0016Wy}J%-ĴQ+#4`I\u0011IX\u0013eTˆ;\u00026\u001c`{Q7\u0004(\u0019i'V\u00115\u001avн'\u001a:%o\u0001o\u0018w)`\u0000|D呛\bV/CP̊\u0005f$\u0004p?-T\u0013@\u0006!ƒi\u001at}y4Q7rBre\u001eaR /(lE\u0005Da\t\u0005i\"\u0001b>GC(eY?E\"p\u000b\n~Dj¥T-#\u0006!U\u0001\\\u0007D+\u0007u#*!N.l\u00040\u0012a;-P\u0006\u001e\"FJ,W'\u0004AP:۵%\u000b\u0002\u000e]UE$6v\u00025\u0011RKvjVa!I\rPG)3\u001c\u0003\u001aP/\u0003tZTСaUJl\tuNju\u0006.X\tXGEgx\u0014\"V2:laEt0\u0001\u0018dQ\u001beŦan~IH\u000fS#zY=<\u0000fA\n\u000e \u0001c&5o/\u0004#\u0011\u001f\"\\f%0,!\u001cIӄ]%\u000b`߹Q\fa\f(p\u0000`p>\u00064\fĎ+q!iyt\u0017A@~Nذ\u001d\"\u0015I0nԌVafTC@cnJc=i'\u000fO\u00051ene\u0010Ath[\u0014\u0010G@J\u001e\u0012TD\u0017D\f}\\\u0012\n\u0019\u001000p(5\u0006\u001fM_N #\u0006\u0013jگQP[\u0004f|mA][\u000f#\u0013FP=\u00138=\u0018( _\"\u0016|t\u0004\u0011\u0005,\u0004\u000f\u0014'%ix\u0013\"ȯ\rDټ5Z}%=\u0011RC2@ubV\tUV\u000bE\"NIFG^\u0016\"+dsɢm)ehG\u001bD\u001d\"\u0002b``\u0000\u0019x\u0007\u001d\"\"\u0011\b\u0001{Y\u00191d\u0014- \u0010\u001d\"G]Xc3(լn\u0005JKn?A\u0019]mx}|\b\u0012b\u0015n)\f \u000bztwPȓ1\u001elˆB t\u0010]MbP՞E\u0018'e^)o,L1Nr\u0002\u00021H\u001a\u0000R\u0016.N\u0001NhL4@\u0011,\u0014O\u00158o\u0001=\u000eѠ#1kņ\u0005+ot%+d\u0018NLc P\">(h,V\u00199\u001c^:\u0013*z;'\u0003Q\u0007\u0015\u0010^=r;V)O\\gk`Y{}n%\u0007\u001c\\6O\u0016sRDK4\u0016ߔ\rImIZػ*[\tg{\u0000U4ڣ^VI5tTVY'\u0005.!Zк$Ujn=8^Fc\u000eW\u0015Cy5\u0011w\u001d\u0007l$(?i.d-8\u0014TB\rM\u0000Y\u0017uP\u0011\\AIU=vx+kS6\u0018\u0014SP$P/x18j2J\u0019$pݷt\t$ \u0012\u001b\n>mj$\u0011\u0001\u0012s_\u0000晥Ҁ8B\u0012c,Ղ$BX~;FI@ޕˢ .\t8Be\u001b\"ob!d\u0004\u0000Z\u0010\bh$\u0010\u0001[U\u0019T\u0019fؕK\u0015ȨNTӸϤ\u0013h\u0005``y\u001b\u001c\n\u0000V!\u0013CV\u001d4VNmJ\u0005\u0006'\u000bd\u000b\u000fbm\u001a]\u001b0Y;`Z!Nr>/zq(ɪ0*\"\te(?\u000f5\u0005RS`1WF\u0006|j_$d\u001e\u000f8 \u0001\u0014|`\u000eY9sk5l\u001c\u0018l[eR\u0007!wPs\u000f,0Fm\u00142\u00048*LN&\u00011 ee\u000fHA\u0015-\u0017\b6a\u0014$0BentLT\u000fB\u0003c\u0012dg3ps-\n\u0007(_Put*g\u001eL\u001b'9ogb;f^\u001b֕_'Jg)D@\u0011ds=֚Qֿ\u0010*Z\u0017O\u001f_Hi\u0013^d\u0013c(H\u0015\u0000Uz\u0004^\u000fb*]\u0016FP\u0014Ȇ\"\u000eH\u0007\u0018At2vUq@\u0010\u001c7WjdDj?FkR%gˬV\u001d{u\u00002KD5\u0004\u000f*S4\u001a@2wTT#ttt=\u000fYcE(O=\u001ee=|*e\u0000Ɖ\u001a^\tQ\u0000gΆ\u001f\u000b\u0000W_J\u0013fX\u001aCyȆe]\u001aM{\u0019\rȺty8\u001a95`9d/\u0000Uj.\n2\u000e\u0014ˈQO}ϐ?\u0004%obs\u0016\u0014o\u0017o\f\u000f\u0016dvA\u0004\u0007ac\u0006hIZ]*\u0012e\"B,F'SlF< !p2#\u0002\u0004igsulڃ\rp%\u001a\u0007|YCZlk;tQ)\b\n+;ϟ\u001d\u0012v؅OҒW0@`\u0019kؖW!\u001c>ΎP\u0016B;հ\u00108J Rp!B\u001fpGw$EQ\rw\u0011H\u0005v\u00077i0#\u000bѲ,\u0015Xh6L]-ؑVs]W\n\u001c+%t@\u0017\u0017\u000e<ߜ\u001d2j5J\u0016eV \u001f\u0001֭%O\"kUKҝLK2\n\u0012@hQqԽ^\u0016\u0012q{4dpxKm1E\rAۋ\u001a\u001a\u0004\u0006JAEXC_Q\"1\"j 6&TDv\u0004Ob2-L\u000e\u001f\u001dK{Y\u001a\u0014X\u0011\u0006EN-a]S \u0018\u001f(C\u00194\u00060,QW\u001fW?/\u0000I4Ma\u0005tE\u0016\u001d-h'W\u0000e-ߔ_{\nJL)؉2\u0010\u0000AOj1K@E2̓\u001f\u0006N>@x\n\u0006GfU6\u000e\u0004rȨ\u000fN\u001d$S\u00017\n4T\u0006Zw\u0004\u001cU+/N`mPx\u000fN2crjh|P\r\u0002\u0019,ڌ˓yu\b\u0004bߌ9\u0007?\u0006z\u0003\u0011QN43\u0003އ(lj{~\\`\u00123\u0019l-D,Aahܣ/iEkfW\u000b5`!!\u0014&7nH##ʈw˯Vy&/g?\u0000}Y69q.)\u0001I\u0012Oo\u001d[2|\u0013OFE\u0016g\u0007\u0003lu%\u0014f\t4#D\u000b\u0004\u0003!S`=WkZ+\u00188\u0007\u00185[/7\u0013\tldO٘RopW~}P\u0006\u0015\u0017tQZO%gx,j>p\u0012ݞj9gk\u0000\t#:$:C\u0016\u0014t˘0vs4&?G\",\u001fR\t]t\\q\u0010gh\\\"vvB<%y\u0006|*94(/Ϸ\u0003\r\"ڶ\r`(JlItP)甐h)dl]\u0016\r(%Scj*؈R\u0001DbʊO+ {/alE-\u0019`\u000b5D3\u0003B;\f\u0001\u0015\u0019^uH`KB}ܘ}Y\bsz0*G\u001b\u000e+N\u00063=\u0007\u0017\n\u0004\u000f-\u0015^0ɀh)\r*Rٿ \u000b/v=-\u0000\"I^V6\tSk'4|8<_;\u0019\u0000X@١P\u0018:in&3П+O\u0015Q6GC\bڿv\u000eK\tY\u0015@\u000f$\u0017\u0010\nL\t(SX\u0007\u0006\u0014~\u0013|I@Y\u000e\u0000\tK!,`\u001e\f)Ը1X~u_K/bDd\u0004^ĿyoŞ2\u0010 g\n\u001b\u0013kS\u000btd\u001c-^\u0016\u0015TMb,m\u0007O?\u000e\u000e\u000ex\u001es\u0002\u000f\"\u0000\t\u0006DH}ދҝ\u0017fm\f(\u001c8\r,~G\"]\u0015#&2lq46jT`\r\u0012Ŀߞn@1!ډ܀EЂ~\u001eo\u001e^O\u001e-\u0000pcψ\u0005\u0016!\u0010_\u0014F\u001e.\u00032\"{V:$8S0\tk\u0004|M:LJ9h6\r8CPo&9dVgK&\b\u0006I%Gll^$\"W`We1r\u001c\u0005\u0002uH\\\n2D43X 6}b\u0015X\u001a\u0002'@\u0005\u0010\\c-{\u00106+i=t808eVhD\\VCYTCAd-\tK\bMRC\u0016g\u0002\u000fkڠC]\u000e\u001f\u0014*Gh8`r\\\nM5Kd7]\u0016hC6\u0015\n\u0003Ǘo\"\ra.+\u0017\u000e\u0012ȟ2w}w\n\u0006t,\n@\u0017_\u0000>x3\u0011Iu\u0015\u0003\u0006\u00137\u0013\u0005z43'Zx/\u000bVW?f͒=8nO,W$~\\)?N&\u0011v\u0005ڞq3q9\\\u000fe٦\u0018X\u001d\u0004p7cC\u00111VFEn\u000b㲸\u0001f\rR\u0017\u0015#\u0011솆fISZȜh5KWPk\u001a$:\nmoB$3>\u001e\u0011Yo~C\u0010pxy\u0018Ő\\\u0018\u0018\u0000wУ%I\u0005\u0014\u001e\r\u001a?QP \u0014Px\bR8Q~sl\u001c|xT9ZH\u001d0\u000e%DV)b—yT\u0018]\u0003BN\u001a\u00158p6&rá\u0012~E\u0010h\u0013\\#qH!\u001c\u000b\u0003t\u0011|q\u0011ӹ,ڀ\u0018\u001431زc\u0013C'\u0013\u0012x\u001b\u0015KR6XLS@\u0018<\u0012\\x #JE!\u0017EЄ\neF_\u0003 4,\u0001\u001b%ra9]/+P\u0007\f P\\sI-G7a^H\u001ct\u0000jJWp&:V\n'\u0012)oh`\u0001bRa\u0015a5a^VI9^N\u0019\b\n\\L\u001aG\u0018\tZuZߔ\u0017sGeV6{\u001eq\u0006W\u001av}\u0004\u0004o:\u001b\u001a\"\\p($ƍ\boF>R%5qVA)(U9XQc\t\rԐ\n}A/U'$Y\u0013\r9\u001b̝Mf\u0007WrV-{3л\u0015c\u001c\u0004Y$`\u0013E\\~:\u0018.K6\u0015U\u0014\u001duw\u0015z[LѸx\u0015Œ\u0010\u00006\u0019\u0001t dh\fv\u0005Ig>>$JQ\u00196@\fZ]6rn>\u001fd\n\u0016`--\u001a\u001bYE8a.u\u0011NE\u0004\u000e:֤d\\|d\u0019Sz(plLQdR\u0003\u0011\u000bJ\u001bZ@e܇pp 'Ti~6J~-\u001dik\u0015ۊ]֎u\u0001_\u0012!{\u001a\u0012\u0000 Hd΃\t`n&\rGJ\u0001\u0013\u0003Ru\u0017Bl(V֢\u0006*@\u0015\u0003mE&\u000bQ\"\u0014򈽬Bh\u0000Y}00\u00152Wtofc|\u0005[\u000e6/S,p\u0015ѫ\u0012I\u0000ˉ\u0017*PTF⢶J\u0015:\u0010\u0010@,n/%tUKeHkjmNpZm\u0016Y*%KLM$DT:Z⒈\u0014b\u000eC(>U,_a\t#\"YV$.ˊ$%1;xݍ=8`^E\u0001\u000eql !gn/+Ψ\u0013憯tm\u001eܹ`{\u0016nop\")SM\u0010\u001e8\u0019)uJ\u000bp.Z\u001e\u0003\u0001҇@a.\u001b=m\u001a\u001c\u0018~@#\u001bli/3Nx֑]kR\u0015VlN*Fssۚ(tidu\u001001\u0015vY|=\u0015.\u0002\f& F݈o@B\f\fe\u0005Ωp4K!ks\u0015\u0007850]\u000eP\u0013\u0004T#s&GɪZPQ\u0005@\u001a\r}((H1\taP\u0002PMݽF.h)\u0010\u001e\u0013a\u0006ByRS\rZB\bg\f%&ڟ$`G\u0003\u0010kT\rCz'ZU\u0000@]^\u00161\u001al*ӿG$cQ^\b\u0007+@\u0002\u0014\r\u0014\u001eК\u0003\u0016MҘDE\rK\u0017\u001e'r29^^[7PU?;/05ɾ,N\u0002Y\u0000\u000fE~\u0019\u001cK}\u0011@ݹ\ta+ۊG\u0016\u001a\u000b̸ʘ\u0015/%\b\u0015q\u001cr/>\u001cnG\u0000\u0017uI3jD\u0010\u0001\u0002z̽B)G\u000b1j\r\nxT76'55A\u000bQ͔rEZEh5^|RX>}\u001d!\u0013z9صZQi\u0000J;}\fV_mfS\u001cAey\u0015B]h+\u000e1n\u0004\u0000ЊX.!\u0005\u0000\u000fZJl\u0002S%!3[R-/oA$9S5x>Vpu=(\"iT\u0015.{bxY!XQgX\u0015 0&;ѼJ84|ҔHR`\u0001\u000fd\u000b$H*k@C!lDuԆ)`n\u001c.4HL1̡IuR۟ϭ0#Q>H\u0014Np@(\u0018H?̚=\u0016T|C~6`cR\u0001tqbN)q rMkT>6eyX\u001e]\u0002C\u0011\u0017\u0015Uǫ\u0019&S-\u001c')kc\u0007\nJ0ȯx&\u000fCeL\t^F:r\f+P\u0003-\u001e۽T\bN'u!\u0012V:L(J>=j\u0016sk\u000but7=p\u0014PI5(l\u0017x~ Mvn\u0019!l\r\u001eɫK7\u0005\u0000ЄeZ\u0002~\u000f_L]G\fWJCzh?ŊA(\u0006tҌ9'\rۂ\"h\u001f\u001a\u001fN\r46$\u0013\u0018a\u0018\u0016qc+=\u0006\f\u001d~W\"6\u0004jmyD:U)\u0013-U\bHsY2k\b\u001ene~JK\u0006e*\u000e\u000f\u000e\u001a\u001f^e³q`32`\u001b灘R\u001d\u000fCe*Ұ{zcp؟\u0016Ț:Ŋ\u0012\\\u001a0Pė\u001a\u0005w9l95J/\u001cz;\u000bdׅR\u001a\b\"O\u000e\u0005U\u00003`\u0016s\u001e:\u000e}\u0013\u0018\u0015\u0017<<\u0013$i\tҥ>.k>.|\f%L\\De\u001a\u001eڽ':\u0003`\\r\bFp}|b4&!BD\u001b1@.Q\u0018ö \t\u0003\rjE{v\u0005eA츏\r\u0005\u0000\u0011獡7\"sFvܣ7\u0000z\u00145͔\u0003\b[\u0017:C\u00181R@3\u0010_\u00033J=k&\u001b<\u0004\u0002r5j!\f\u001a/\u0015)٭?:JVe\u0007l(*FY\n).۽j]r\u001eg5\u001f<0\u001ebj=1\u00110\u001c%zj\u0005U]>\u0000rKIx:\u000fiQO2{\rP\f K\u0005rAtLJR\u0015+\u0010\u00150+Im=~ 8&v\u0014{RY_!/ˌ\u001c\nÝ(F\u001dM\u0013f\u00189\u0006*?~d\u0005wJ\u0003D!/VILX]o)yyT`\u0003[͛ ~1b92&UX3\u0012BM`\u0006\b-k\u0010\u0015lP\u0011o3I`f4XtAի\u0000\u001e\u00034\u0017xǛR\u0002bl]qY\u0001N\u00154׾\u0002\u001ek˴,\\sz`Jpݎp\u0006[<\u0016\\E)\u0018ȩr>ʴ9_\u001bNu6NoH2N\rq\u0016q\u001d\u000b(f\u0011Q\bH\u000eƣ=e\n:f\u0015h\u0001)\u001al\u0014n\rhčT%\u0012xZ!H\u001b]v8v`:%C4o\u0000e\u0003\u0004C\u001eXsБB8S3\u0003\u0010\n+\r\nɃP\u001bI=lVI\u001cA_H!Puc?'D?%oB\u00034\r .+v\u0002nx=*\u0006\u0000޹\u0001\u0011&0AI\u0019%j\u000fʘ^@NUm\u0014d\u0015(\u00174\t61tE3ѤX1\b+aE\u0001*jzCu왇˰]8\u0012_q,PDw>oO>\u0018\u0011 S\nEtE)ɓ9UrjLq\u0002>\f`R\u000ej27\bl.\u0004a;+^\n\nL\u001f\u001d/%\bXฐZ\u001a_'1pb\u001f28L2\u0014p'D`NRw.\u0018L\u001aD\b\u0001\u001c])\u0005\u00072-F\u0017\u0001b\u001e_A-:{y)\u0001\u0016h\u0013Fޙ\u0006_Kq5ɛ[\u0005NMJr'conc\u0013ƪѳ+Y5\u0012?\u0006B@\u0001Eq\u0002Fx;\u00019TZvpvKփ \u0000,\u001c\"J/\u001a\u0015[7_ r Q\bUi\u000f/e\rܴ\u0019N1tGN\u0002[&ATI,;R\bicB׿\u001bGͳ;fS$t\u001f\u0019I/K\u0014<0O/6OQ\"#|P̡gEmYK\u0019Nɴ@cg\u0006L\f13\u001ei\rI\u0016D\r5\u0019>D'\fyJDj'#(\u001bٙ83ܯ~C\u000f\u001fR 2~m~0*4g\u0019\u001bi\u001bƶ?t\u001bD\u0002ϡ<<\"V‚Rם5\u0005{%B(wA&\u001aR]\u0005XP3l]y%w\u0000\u0002sm`5e\bQ^\u001dnV\u001eՔvb\u001d ?K쥳a,u0\"z\u0003\fm/\frhe\t\u000e5eV:jϔWP\u0001)I+pbeAj\u0017?В)=& \t85/.wV}%XTk}{\u000e\u0010R8yYd\u001fsn\u000b[\u0000JG5\u000fl2hL\u0011(Qa#\\\n3^|+`>C#RO\u0000g:Bv-,9QL^\u0000ˡJ\b=OD\nj\u001bs);2>'7\fŢ@9\"\u000fެ\u0002H\u0014@l\u0003\n\rӟx1\u0016g\u0002H\u0002OE/f|@)!JJ\u0015DŽ44\u001b\u001ci1\u0007?(xʤ͖\u001a\u000bAAPFep0%4B\t\nat=&7\u0015\b.چN\u0005An\u0004}8e]!AYP7ڊ\u001cȂU]\fֵP=\u0006Ζ\u001e~̓}?:gTtrL\r])gIf@˲(j%\u0011Qc]ȩ.$r*؞\u001bnB<\u0010\b)DasI4_\u000epRb\u001eV\u00025^\u00014\u0007\u001b)df\r\u0007(3\u0010\u000fYԒ!r\u0004m%P\u0013n4s\u0006˅E\u0015yWfUXfL\u0005/L\u000e\u000ei\u0005Xi\u0005YKtF\nA\n!`+hVÂGS8/m\u0010@ɘ\u0010lnQq\u0000խ½7ï\u0010\u0016eR8RۢJJ\u001b\u0015MOOa(\u0000 \u0010ȹrA\b$/!*l#\u0011\u001c\u000fx\u0016\u001cCdSCU\t\u0019\u0001?\u0013\u000222(th\r#\u0007\\\u0015L}\u001d\u00121',0\u001d*\u0015\u0006ۭ(\u0018\u0015z]|Y#!%8=\u0003\u001cJT1\\\u0000n\u0004Q鐑\u001e\u0019 w0\n\u0006\u0012>ֺ\u0015MGDR&R\u001c\u0010*/F\u000e_M1Y\"eh(C\u0012n& qc&'=\u0005ڃUNɽ1E^\u0015\r\u0003\u0012\u0001x@N.9\t+4qPHZmuY/!x\u001c\"IB=[kx\nHH\u0011\u0014G^|Y;Ќ\u0002#UwWVs\u001aI0KZ˳\u000eI}FVV\nG\u0011\u0014N6\r\t\u0000s+~)*\fK\u001d\u0006*PzѭxY\u0019a\u0011y#.\u0019 #ʰ.P#O3\u0012$#{ \b의W@Ee_JV;ZQ\u001etzE;I\u001f\u0004s\"DX\u0011rvT\u0001wY,$\u000e\u0015AFá1\"Z\n*7_R\u0014\u001bFBkY5SM\u0013eqݣV\u0013\u001bU\r\u001f\u0014]\u00152?\b0\\\b\n65^?\u0013R\u001b~\u000bZ{W6#\u001b\u00044Q`\fj\u0001oB3\u001dL\u001a\u0004\".:\u00101,N\u0003R\u001e{u\u001cBs{ ;p!AO\u0014.[!%F2\u0018x\u000eF4s\\N=X\u000e̫wlc\u001c.H(rI0(\u0011(/`\u0003o\f}1\u0010im\u0006߰\u0012\u0012R#ScsIu(X\b\u0004 \u000e.xL^4D\u0006\u000b,L\u0004>e\u0014#!\u001e\u0003v\u0013\"Fv&J(\u0014t3#+3\u0001+*\r['\u0003Mi\u000b#\u0007J7\u0016-\u0000TvD^\n,/\u0012\u0000Aq7-\u0001\f@)!\u001cxH*\u001b܊gu@٠#Y\\5­ʟg7:(P\u000b\u0002+1lmRw˚ȺK\u000b\u0007(Q6+Sݏ'qj*3\nt\u0019Z|Px*\u0005\u0011\\HՑSMW(\u001bxt\u0006<,\u000eX>/cW*T%H\u0010q2YKTg`?kb^hH$\u001c\u00018\u0003IƱXX\tb\u0019~`Mo2˃#HK\"k\u0014ٖq\f\rµ@:\r莢\u000b+7ҋk5f.T 8`\u0014an i&\u001bbZ\u0001uG4(X'VAJ 4]9g\u0005\bILtvM\"|R\u001f*ES\u0014A`?`\t\u0017$\u0012B0 \u001a4`\u0000̱\n\u000b*CĆ\u0019G\\@a\u0005b\u000f6+{Y&h*I'/+4{\u0007zlm+hTm;Z=HD+s3^z\u00057JK \u000b\u001b1#1%@\u0004`n<\u0019-񞖼\u0005F\fp}Y(Ҷ#щf\u0004oJaڌgkoO\b}L>-!`<\u000f[}hJH\u0016#&|\u000eW\u0014) J!\u0005|TG(Z_4xr8\u0018/68\u0000\u0019\u0016Z^\bT72V^V?ߧ\u0002@\b_AL]rX>\u0011bMU_4vk!\u0014ֿg@K\u0013\bո|\u0007ae\u0011\u0012\u00033'_%\u001f\u0010\"E0*FX\u00077j\u0010\u0016ue!Z$-\u0012({A\t\n\u001c\u0005YIXPR=d\u0013a/7\u001b\f3\u001d0m\u0000bȚ$\u0014yHˊl0+&\\Ip``MigU@11Po\u0006l%\u0006\u000fc@\u0018,R2.a#\",k\n8;&$\u0000Y\u0001 P`\u0003fC\u0015V*<,B\u0015\u000bMB\u0012x3}e#U2OoT\ta2c\u0014Mn|\u0005OQ1E/bsڵg\u0019Jٔ\u0011\u00106Q\u001a@Ԑ]5?\u0018h5[\u0002y\u0012\u0003\u0007\u0003\u0004%6čz*\t\u00164+2oЁڻ>\u0004\u00038\r+\rF^x;\tӿ\u001a@3\b\\\u0010@\u001du\f\\2\"I8\u001e{HۜM\"t\u001b\u001d\u0018O9:\u0011\rxBYw25AT҅l\u0012&\ng<^2:`wYe\n\u00008\u001c\"dPVFt`L1\u0007O\bD2mT\u0013W\u0003P)j\t%)U<ҜS˪7\u0002FU\bw6Ba\nSY\u0004o&P\u0016[~\u0001pCj/')ܶ]1uds!xb/nT\u001a:\u0000|!<(dv82ZqU%/b*טּY\u001a6WS(U\u00114Qg)㈉Q@-\u0014T\u0006gOJJeqHA\u001d\u0003a:z;\u001fY\u000ejD\f\u00174\n;3\u001eXń)̻x\u0013\u001dQ-4-\u000f\u0000u?\u0006\tO#5|YЊq\u0015?(\u0000\u0016lB.}CfiS/$d\\p\u0013n\u0000t\u001c\f10b\u000f\u000e\u000b\u000fЈ=Į&Lt`\u0014TY)+IͧR\u000b0\"\fexG\u0013\u001d\u0000\u001aT@L1uAG5\nY {+R\u0014R+@2N(jp\u001f&U\u0000\u0006=ƃ%b\t\u001b'\u0013\u001a8ZB\u0015LY|Bҩ0\u0011^6ڀ]ëX~ \u001f2\u0018@\u0003̧'Bh\u0012\u0015\u0015\u000e$\bb/\u000bmnbd/\u000b\u0012R0YA%&uܭ\u000b{K\b*\u0000\u0015\tİMЩ({\u001b\u001e)>+vxzp@AK6M$d@>N=x*[9$[\u0013~\u001e\u0002Y\r\u0016Ց7A&\u0012ق>\u001deb0\u0003m;nkO.ނPPWnS%b;\u0018An\u0007\u0012$>\u0001\u0005+\u0000ۂ\nVe{\u0007^`FN\u0003cx\u0010fH\u001as$xE@\b\u001c\u00174b\u0012ȘN\bKO˂\u0014\u000b\u0010cu\u0012Gl\bH\u000e/\u0004\u0011\t_x\u0011_A\u0019/j{7\u0004L ѷ?\bV.Oޚ\u0001T-\u0017]ѽ\u00017H֠F튼Qa5\u0015dd+\tsI\u0017rtП\u0019\u0007~n]\u0011ם\u0000][]\u0007\u0005\u0016\u001ca\u0006ʱ[]~M\u0003\u0000G4zYCE-B{P7Yo\u0012;\u000b6\u0007gE`%\u0007\u0006M\u00029_\u0012fQ\u0016ɺI.ĩ3,~R>x(\n\u0010l\u001a.8\u000eSP%R\u0018\u0006\u001c$>Iކ7׸F(db\u000f\u0006\u0000aD?$/\u001a;Z\u000b&QCckoאPA\tsG\u001dz\u0017׉*&V\u0014y\u0019\u0007ʇP\\N)\u0005-LNкE-\b\u000bA+=W!ߺ~A`vL u~F#{%Wr/Zud\u0003`\u000fYt\u0015eA:IܺHZ\u001f\u0015U\\T\u001aŬ\u0003<=\u0001\fuKZ8Rpo\u0002XӇĢ萎0*\u000e|ڶBn\u0001\u001b4\u0012sWK{Y\u0018^_\u000eF6v\"3v$*\u0016l\u0019W\u0000\\w\u0017\u001e\b`\u0017aO\u000b\\\u0017n\u00023\t\u000f1.\u0010\u000e*\u0000`HZ\u0010Ҵ$N^\u0016ǻ\u0016\u0000t\u0016n\u000b\u001e:S,\u000fܶ!Bp/kt\u00005F&\rJc*A\\m8礅cUuie\u001b׳8|\u000fD.\u001dG\b+@PaKRP|jMJ°\byr\u001dG!\u0004˚𴯢Dͪ-Ζ\u0006fPE\"Qz?݃^n`17f\u0019]$d p\u0013$- \nY3`֫J#BJҢE\t[}L}\u000f\u0015\u001f75ޢ]VG_Mؔ\u0002\f̨N:xXKE\bRaΣ<17\u000f+¡J#K5ks\u000fJɧoE\u001fu5u\b\u001dE#c\u00042\u001ab\u0011R0$,E׈R\u0018W5=>z~\u0013I0Um96DHp\bU\u0003SVA&0Ũ\u001b3YWqI\u001f\u000f.i\u0018G^>?C\u001d,iMo]C_:{\u0010<\u0003\b[-/\n8\u0014ZwԲh܇]~ vDA=d\n'%\"\u000f\u001eV]0e#SE\u0004k(\u001f'W9\\]{\u00050iAG}њ\bϢ\u0012\u000f\"je8\u0006<`-ú\u0014;_}\f \\ة򧌷5 ᆙM;vҺ\u001a\u0012v\u0011au&ء02]E\u001a~\u001e(]kZStE\u001a)]\u0015YK\u001etRҟN)2\u0001#o$m/KbǓ(m؁\u0018JCo\u0005\u000f\u001a\bM:m!\u000fB_\u00195\u000fy\u0000fz&nsDW\u0000s؇~\u0017nM16\tdJҗ\u0001_\u0016J~2 d\u0013xqj\u0006C\"\u00136R:F\u001d\u0013U\u001bw\u0007̿K%_|\u001awpֿ\\4 \\G\u0016bx\u0017\u0002\u0001}W\u0002AӠk5lJ\bu\u001fb2\u0019ù5\u0002U\u000f\u00006\u001c挒\u0010X}B﬩\u0011\u0011[/_G}\u0002`3h\u0016rrqHN\u0006\u0000N\u0000\u0010\u0012_\u001a\u000e\u00150ϐjP\u0016W8ׂ~h:A$g;׈\u0002íHҸ!!\u0016\u001c\u001cG\\\n\"phO%\u0005\"UWq\u0011\t}oI\u0011#қȁ<\u0010\u0000xV@+\u0016',ƋTa\u00065\u0006\u0007l\u00133*L\fN7C%\u0003\u0015@?†t\\zev\u0003W.s\u0014qVl.U#'\b0Jiꮳ d$xA\u000fd0\u0018n1(\u0002W}\"Fd/\u00114v\u0017*\u001aHK\u001aJ@yDCY\u0002\u0005p3&o\u0016Hb\u0016ED\u0011:\t\fC\u000f\u0017\u000b_F\u0014GP~Y`2jŧQY\u0015ПGӱ=G\u001dc\u0002Ì\b:i{S$\t#')(~ZNm3\u0017$\f\u001bo/+0\u0003gOB&]jC$Z\u0000Zd$\u000bBÝX;7V\r}PJ\t\u0011̽\t\u0015\u0002u\u0004Nild˺.i\u0018\u00106;q\u0017\u0003P%\u0018Tr\u0010A5y)9\u001b¡)31hhMK\u0000\\\u0018+\u0017\u0018Cˢf59\u000e-_+\u0001\u0013\u0016^\u0014rU\u001b\u0019Ţ\n!M\u0005eUZ\u0006\u00043V_8R:V\u000f4[ɐf\u0002Ɛt=bc/c@\u0004}̼A <\u000b6G\u0005vUh`eV=\u001e\u0015G\u001c\u00165\u0011JR(&DiA_Q&\u0012\u0017\"Y\u001f\u0017b`\u0019^֏[4D6C\r0s𞌙\u0010\u0005\u0004\u0013ӘR3ҥ\u0000a0XIrĤxN7E7CFUGv@\u0018'閥+>e^XwTSg>G\u0011!7\u0010.E\u0006\u0002=0vo\u0010\u000euUv%\u0006i\nOWt=S6tLr.5\u0010ʎ+q\"k+\u0001_n&KP\u001d\u0011\u000e\u001c)~H|S{qa‰=\\5\u0019]\u0019\u0017\u0002$Ő\fL;,\u0005J2ʭH96oj4\u0006\u0017.(\u0000\u0000LΕ7CM,q\u00146\u0003Ԃ\u0002.ԉ6I]\n\u001as)\u0010\u0000Te\u00186/*k(,P9!.ޢZ\b̃e=\u000ezʌ\u0010,\u0010TҳW5u]]\u001eX\u0017O\u0013T)>\u0005ԻF\u001cQN\u0005Sh\u0011Yԗ/\u001e\"\u001b\u001a/ކ\tӉ\u0004/r,蛷\u0001XDK\u0011ɜ=;'@ۚ\u001fo\n'G+ \u000f%Τ.u\u00185u{\rеJ\f\u0004\u0015\r\b\u0013Fe\u0005\u000e\u0013\u001e\u001b|Y#\u0000zݲ\u0011D\u0006.-^.7\u0013)S\u00051\u0018t!#{*{\u0000L\u0005z\u0016*\u00126p?\u001cˣλ2q^\u00078\u0013q\u001a}Yڛ\t\u0013@H/g\u0007C\fҨ&\u0001qq_\u0007ʍT{/'׽}u+AXF.i\u0004\\i_|/(W,SPBɸm_\u001aUDvK\u0014hx*Toy\u0012\u000f\u0003RnΥ\nm\u0006-6%\u001eGhZ}ܙi\u001dA\n&u8\u0012\u0005 Y:13wMƚ1K:\u0019TJ\u001e->\t7[a\u001aw4z\"ȃA OhL\u0017.\u0011#bP4\\\u0001\u00115F\bH%\u0011?E}U\u0010\u0012\u0012(#\u001bt<&yv첢 ]\u001b\u001b|\u001d\u0003\b\"\u001aU{\u0006\u000es^\u0011\u001d;7e\u0012?\nNm\r2;/FB\u0001E\u0001ovMp\u0006(*>elkn\u001f\u00005u!3M\u0005\r]\u0019B\u00176X\rCT`\u0019ՐNBY\u0007q\nJ\u0016+\u001fİڠp*#?hЂ\u0010x\u0012w\u001e42{%-Hc]\u0016`RR8=\u001bE\t\n<\u0004e}.|\u0017a\bɦω[\u000bG\u0002\"@f9O54!\u0003\u00140q7Ld^XMޟ\u0003\u0015Cщ5\u0010MBr\\sص\u0011/l\u0019.c\u001aj \u0018m\\:92K\u0018\tGY\u001c:X!\u0002\u00192kWލB!b&l\u0002\u0003Bhr\u001f\\\u0016k|Y8zߗE =\u0006PdH/\u0015T\u0016T0\u0016\u00170`I\u0019\u001e\u000e<ħƝ;\u0000.en{oUQݜnSnN\u0006`(e\u0005̰\u0002EeqF\u000626\u0015.6D4D̅\b\t4M\\杓Gr\u0019b˝/`\u0016/4\u0014&tx謼\u0002|\r[\f\bŧ3VA]|\u000b鉿\u0011Z\u0007ȭA)7\u0016Ik\u0002w\t=1\u000f2 ~T]VҚN[qʕ22Tj+\u0016\u00033P\fj*B{Y\u0000~\u0014x0X #vCh9Si0.%C1R\u000b\u0007xV\t@xyF6t1ߐ\\1P\f65\\\u0019-7Uj\u0019\u0005F*ee&\u0014\u0016h,\u0017{U*B\u0017\\椫Omi\u0016Ȧ\u0004e\u0004R,\u0012\u0001j\u0017wdz\u001d)u<\\F\u0016\u000b\u001b?zXʸ,N\u0007q,4{Ns^TjcK[La_a{=$\u001aC\u0016oh?q[\u00181\u000e\u0011\u0004\u0003u,Z\u0001آC;`l\u001fV,\t\u001e\u001b)\u0004\u0006\u0014\u0000a}5gf\u0014o'f\t<\u000e\u0007?\u0007\u0007#PkVP\u0006.M Q\u000eMG\u0007+FZ•%Ԗy/+k7\r\u0002VEC\u0007ΛK\u0012ǟ\bFM;\u0010\r\u000f5L\u000fx0p\u0003D\u0001]\u001f\u0003k/7da|v.&E6M6j<+3\u001f\u0004FH>\u0016W{|J\u000eM\u001eӽ\n\u0015y\u0013=\fvCJ wZ 3\u00141r.\u001fP\b!o/+)\u0006`;7XaISᰤlZ\u0015z2LFOGj[]LFY\u0011|7\u0014\u0014>N\u0013<_2f,ĩgE\u001e\u0000JΒ^ν@6\u001bPl\b\u0006si\u0005Hb팭8E(q45hFdFXdc\t\u000e̺]\u0006\u001bifv7\t?!\rCqY&0pmԙO\u0001\u001d\u000eʽ_'QݍXi5?貧HkK$\u001bM\u001bv!FT\f.\u0018+.\u0002x+\"!:\u0002\twp-J\u0004XJpq\u0013_~*\u001a\u0011Xi $q/K+]b|\u0011Q\u0006`QנlS\u0018xvY.$6mfK8b~\u001e\u001b\u0018O{`\\WB]E܇\u0019W$g\u001801̶\u0002\u0016μ^\u0016\u0004\u0012nF]5q\n,\u000f\r!վ0T&\r(\u001d{ȼ\u0011\u0012,Se\u0007\u001f\u001d\u0012n Uk;\"B>\u0007sg\u000f,\u0015j;\u0015֢KtZ\u0018\u001dZv\u001cA,GDrц48\te\u0002\u000e^VO\rm'\u0001\u0018(􍇦[\u000f\no{1\u000b/5I\u0016&.\fb*iaԽsX]2Г \bkAfsa\u00131ےv%1m\u0012A%\u0019\u0004֫*Cndܝ\n\u0003X@n\u001c9Zj7:0\u0018\u0011/\u0012(~D!{:v\u0001版\u001e'X}/˅ZU\u0019\u000e\u0014r\u0012zJ2\u001ftg0|-\n\u0000!=h/\u0012t\u0005\u000e\u0016\u0015\"XՌ؁[a\u0004lS\forw\u0012R$\u001d23\u0005\rn+BPPwb 4su4aA5\u0017i\u0000Hl\u00012LF)_iA\u0005\f&Z&`4Ƣ\u0010F-/OSme/8oÈ\u0007}Ω\u001bφ|;\u0000m\u0016i7b07TEkUC;\u0001˲>\u0015%HU1\u0000\u0018`Bio\u0013oj:zu\u001c\u0014[q1\u0014$\u001bSHj\tRC00Q\r^o s.~ޞ\u001b\u0002\u00051\bynd$6\u0011ڰsE\u001a̓e[\u0013#R?@;鱊\u0005l\"\\\u000e\u000bfn7*tǭ\u00047\u001b\u001aĎ!u#ZH~\"@\b5rY]+|\u0007E1V\\ś\fq, i`\u000b:`\\UF\u0019D\u00184ύaf-C\u0018\u0001&\blFټ\fcceEcjOA][}q\ri'\\\"៤D?R\u001bX\u0010]†+2hxEdWЙnVk0Mw\u000eg޼,w*V1 \u0011-!rb7\u001aRa\u0015dI^\fQKK\u0007\u0007\u001f}n)I@\u0007\u0014g~󒣢e,qQM\u0015\u0011^\u0016!z~V`Јb\u0014*\u001f\u0017\u000e\u0019zC.\u0003\u0012-J\u0012_\u001a?%\u0014\t`\u00049\u000bAf\u001d\fMB~P!,9\u0013#_g\u0007w\u0017q:\t;d^H6aѭ ox7\u001f%|gp\u000e\u0011]\u0004\u000b_\u0006\f{*LZUޢm\u0000%8\u0005F\fQ1\u001d9&[Бnъi2#@\t1Sa/\u001e'\u0004?\u0005\u0003!\u0016 9!`B\ne\u0010\u0000\u0018)t?hwlCC#l\u0004&\u0004s#\u0014\u0017;$}'j\u0012a7J\u001cxK)IM7F@A%\u001010\b\u0011P\u0001x\u0002=xĻf\u0016\u001eetp`T(\u001b\"u.J\t\u000f_\u0016Yi#\u0019yD5P\u001c\u000bb \u0015\u0010E{%Ր\u0011\u0006GΙ\u001e\u0005u\u00168$ьqEQoz\u0002n\b,\u0002I\bԔsYD(D`^ej?d~Fe\be\u0011d\b2 HޜFeI\"^\u0017Nk׸dw \u0011aV4d5e60H_['E7\u0000jh9@۰\u0019uB''\u001fG\u0002\u0017)_\u0016\u0003\u0019h*8w`\nxh\u001d<7R.(\u0004:u\u00183wiqboȗe\n+\u0019\u001fȀ`6rgpB(,<ΜdJl\u0018J\u0007\\\u0010!\u0014<^\u00171\u0014A7`\u0013;R}/RN'ԋh嬓Ҿ{h\u0012yqa׃:{K\u0010\u001d\u0016<}8\u0014R30a7\"6@\u0007J\u00047]V\u0013t?H2lh\u001fX\u0015\u000f\u00116,\u001d&$:\u0006%!\f\u0004pl#~\u0002FنІSe33ǰ+q.q;7\u0001\u0014[`3K2?SG.\u0001PI\u000fN\u001d\u0000Mx_^\u0007iݬ\t&bp\u0012e[F2/D_$Sؿ\"\u000f؏\u001b)^V)VnXE܄[\u0017~SzhZ/(UPmY$4\bj`\nB]E.}``GZ\u0007,W\u0001#BF$K}Y\u001d'5\":/\"[$\u001a\\n\u0001E\u0002 3.ȶ\u001a<\u001dYHR9/B)ez8\u001bD//CAm'|d\u0013/Dq]`4\u000b1ESڤA\u0019A8\u001eI7U\r0\\\u0019R!'\u001fb!ŇzS\u001fpM\u0003yݦ\u0003&Q8\u0010b\u0010cѥ7dBUQ&IR+\n\u0000}\u00008su<%\u0013Jy2ȒG\rx)ˠ/JjT\u0004\bg23\u001e\u000e#XfHJ\u0018\u0004\u0011\u0014yM\u000b\u001e4e?\u00180,5*\u0001tMlu$\to0C\u0007f;\u001b #\u000f\u0014\tM,Q$Ud.\bQ-!d뜒nN\u0010\t$\u001aW|R!\u0006l1~^Q~HhS\u0006_\u0016j[\u001de`req;??u\u0019lڂ\u000f\u001f\u0005rI7(*\u0014YN)޹\t\u001eHgbP\u0006N5˒p,\u0013l?\u00152H?yF? \u001a9vrz.oV`6.\u0007\u000bH$'7Q@ó\u0014T\u0014|\u00015\u0013(\u000f*\u001c`?\"8u.I7\b\u0015c\"p7y'\u0015U\nq*ڇ\\Nf\rgJ&\u00141<},\u0010;0^grtc,Ld\tC\u0006;\u0017ɟ\u0000aC'2\nu\u0010}ɯ#S%Yu-hi>\"d?\"A(\u0000\u001b_V^\u000fQϐ\u0007He˅\u001b2dWh\u001dlDf!ax( \u0002> l@0\b2R;X2\u001d\teUT\u0012?\u001b's)\r\b\u001fO?\u0001QR\u0017(\u00118E\u0000e\u0005\u001b2!o!\u001dJw\u0013u0\u0010\u001a\u000e!\u0011\u0012D\u000fŃ\u001c)LH°թ4Iꭹs4~m{_\u0019\u001bw/D\u001a\u0011?w\u000fJ(\u0011PX.ސdT\u0004x<~\"6v\u0001\b\r\u0012%\u001aG# dx{S\t Ч?3m)R$K6u\u00193q8~FL^\u0016ύ\u0012\u001eL?\u00166d|KD܌x\u001ez\u0006d\u0019^\f!ٮ\u0010k\u001b.!\u0014\u0003`FJ0r\u0010RS$쓝J\u0000>R\u001az_z2.U~ңv\u0018@%\u000f\u0003K.7<\r&s3\u000499,S\b]@CdDCDd\t\u0015\u0014\u0006E\u0014\u000eq F\nvMO0\u00018P)!l\u0010#16\u0018gٿm\u001fq!=g*ߒЦӸP0>.\u0019i\t#\u00127\"\u0000\u0011AK\n:MDe\u0014A\u0018\u001952\u000e$]\u001fcb>NpA\b\fd\u001a췹D+Hky!E\u0019kč\u0017I\u0001⿬LHo6]A)\tz!Im\u0000ф\"EPT<\u0011S`Hq4F\u001bQa\u0004K%LcM\u0001O3A}@\u001cO1_2Y&Y~P@\bG_eqNsY\u001c@\r\u0002[\u0000\u0011&\u001d\u00018\u0011+K`4q\u000e&h\u001c T\u0006H]%RM\u0003a>T`p_\u0001aOh'%=_VF\u0004_\u0000 ~tEwNwdR\u001e)tPbZt<\u0006c6\u0003GFˢdT$\u001a}9q\u0001}\u001dB\u0010;U-B1G\u0003d\fRE09*^\u001dKBY\u0013\u0016t?\u0002}f<2\u0011Û\u0014\r\u0007\u0006a\u001dWw\u001c\u0001=~ɼyx\u00012\u0018HhV>@\u001a˪Ipf\u0010Y@I*:V\u0003*0`)A6G.\u0011\u0014bZ7\u001d\t\u001cnق\f\u00144\u001cZ6+\u0004\u00076p\fGiRվ\u001f\u000b\u0007.be5\u000eb6bWDd\u0000\u0006\u0005A c\u0002.\u0002\u0014vq$b y$L^.N\u00052&\u0019l\u0007.mnZD\u000fj~pje\u0002e/G\b\u0013_\u0011\u001a0\u0014\u0006\fZ4!2\u0012\u001c!mH\u001c3\u001ft+Ԧx5.u\u0018#EL:{\u0002oB@)VA\u0003|6\u00179ǹe\t\u00002,l*k(\u0017SZPD2nK7Er^YȣGҢHC\u0010L*m{N\u0015˄v%\u0013\b\n?6fyE.P^QrAm(qg\u0017>\u001fu\u00127](HW6\u0014g\u0013\u0000ee{#\u0012D\u001c\u0016!OG6iـȔ\"\u0013X5J\u001dݎ\u0000(P\t@9\u0014RQܪC\bSO2{ p\u0004]\u0011j9Q=D\u001dLD\u0002\u0003C\u0007\n\u0007FT\u000f\u001bF29\u001b\u0010iZaB\u000204H>\u0019U,B0:8PNٯ)k\u001d8=+\u001e0~\u0002bG\u001c$\u0011٠rNԹ\u0010̉=\u0019\u0013{(\u0011\u0001BGr02\u0010\u001a6 T\u0002ъ 0L\u0017)$,@\u0010/:pC'ՉX=ٟ2,ٯU Yn\u0018be]e]e2F\u001d\u0012FtZs!#w\u001b&\f,\u000bJO\u0006tYICp\u001e\u001c)\"]OB\\S\t\u0012N?\r\u000eQV[bl+и\u000f4f,=˲\u001cS\u00132V0u].\trH>-(\u001fW\u0014L\u0002I>&O5\u0014XB0Ma1h\u001ao˲44#qB\u0018\u001b\u001d\u000eyo>m9H\t|\u0005>}Ce%릔\u0019\u001c)b񕣴\u0018\u000fʙ\bB4@\u0007t\n\u001cY\bG_\n\u0001!\u0016O]\u0018G]- Ǒ\u0013Cj\r[Z$Ԕ&s:\u0012k\r^\u0016b<Į;\u00023f\u001d{\u0016Q+\u0014\u0007p\u0018br9\\\u001d\u001b#\u000ft\u001c\u001fM\u001d\u0016\n\u0007\u0001$1\u000eT%ϸ*D\\\u0004`$HCSCjr*.\f2\u0011\"G\u001ej\u0004e֞Է>ʸ\u0016EH\u0019@'\u001d0C0Ey(\u000e\u001cI\"ތ'\u0014r:u8EPB2`\u0006\r뇾\u0001\u001d:!Lԉ\u0007#~?EY'\u0019PgCegC>\fQv\u0002\r<\b\u0004HHSn=z\u0002aN)I\u0012,(ʸ\u001d\u00167?Q_\u0016E\u0010rJfOS)\f`FåC}\n*,\u001dL|{ӈ_\u0016в\r\u0019;\rICٸ`r㜃Ҁ\u0000\u0019?*q,*\"ǤͤI\u001b\n \u001f\u0000@S&q̎ߙn\u001a灁A\u000eemWAaݱYEOpNL\u0018&s&fCVtA\u0017e\r\u001cƮF?>\u001b\u0018QAىQ.遼KJ\u000fgSTص;Q\t@2ܼΌ&PgY\u001f)\u001d\u0006I,-z\u0006F&\u000bUx-\fg\rRr:>E\u0000L\u001d629\t\u0014zx)g~9~\u000e>.`K\u001a\u001aoσic\u0011!\u0004\u0000qA Pz\nL\u00039l\u001e\u0006G\u001c*\u0002~tM':o%~ĸ~_6e:\u0018hjľ}:EqwsuEYpx0]&\u0016'qU|Т۟\u0004䡉\u0010\u0001@I OL'\u0012\u0014~\u0000\u0002n?\u0006J.K\u0016|t븄͐}\u001f$v:b\u0017e}dN\tjrMB\u0005\u001b\u0018S\"\nͩ\u0001:@\u000b\b0V\u0004P\u0007lre_6`?(\u001f{ϩMٟJYq\\\\\u0012CzE e,Z\u0004&2\u0000Qeaye\bi]a%8gmNq&)q8L=T.4R?V/F\u000eۯ6/<=rt{%y}R\"9%\u00027H\u0015\u001d.w\u001a1u\"h\u0002dǙ?\"\u0003\"QF0\nی`ND\u0013\rˇYn?S￝GG,\t'1\u0016R%!MɈ-\u001eܹhX\u0001\"C@\nH\u0002lZ8\u0015\u0000lr\u001dh4\bQ#s]$?SQ)b~~r\u001fi5.Rj\u000fpy>4A\u0014N\rE4\u0000ak\u0013ő1zaA\f\u0007\u001a?M*,#\u000b\u0002[Rf\u000b.\u001d%ڏ\r\u0000VP\u0007\u0000$\u0006O@)}T1]\b-d\n\u0015MF\u000f6\u0012\t0\u0013\u0001ř\u0019\u0002)#6XT#@lƀ~3R\u001f[_3日!+I+#9\\R\u0019m`Ƃ2\u001ba߅ۇpst`UD{.\u001dϹà#n↥9O8\u0017IDO\u0003\u0007&\u0006Q%z hH\u000ett\f\bNMЮ6=\u0002}D['\u001d8i\u000f\u000b\"?\u001f}\u0010\u0004\u0005\u0013F]Y\n8\u0005\u0006\u000eOS5lC\u000f\u001881\u000f8Kɛ \\0AМjNf\u0003Xm*X\u000b%Iv䔟eΩ3\u000fR%#!ϊ\u0001|PcC#\u0012\"\u001d\u0010)GDj7?e57(˺˺ O3e*U\r@S6@?#Jv~P|]<869?۝\u0019\u0000ݙ\u000bvї\u000fdK\u0000atǔ\u000e., \u0014xJ]Gc\u001f,\n\u0003\tF{XB<\u00145D\\nIzMht7rL\u0003-U0T@U\u0013#6<`!xC\u000fyo(\"R\u0019X.+uk\u001e\r\u0004&Qc`8\u00129\u0010b4\fx\tcX9O\u001c9\u000e\u0019WYyY|)ѭ?O95*\u0004\"l\u0017\u000b\u001a#CZ\u000byglmcTӈ\u0015)\u001eS3\n\u001cy1\fANX9mMQW\u0006Sc_.fD\u0015?\u00133^c1mvY\u0010-\u0004eQ~\u001b\u001fS\tZgȬyk\u0013]\n\u001d\u001bgW\u0006\u0006Q^\u0016!ĩ`]\u00035O\n,9\"\n\u001a_a\u001c\u001fUmd9<\u0011u\u0001kRc]F\\\u001a*'She^N.IY-)\u0015`jb\u001e0\r,8F\u0013\u0000C4\u0010?̧4u\u001a\tg\u0014~ԙ]+\u0007Q6E\u0019i\"kB\u000b+k\u0005\u000ea.\u0012\u001aPHQ\u0001\u0013{)PH\u0011~\u0002m\u0003?l?c\u0011H/\u000bwO;;ƆI\u0010S\u0018\u0004y6 {3)7\u0006M\u0016i5q@\u001b<\u0011z\u0010,Q`0R\"\n0W?P䞮P\u00145\u0011bu\\/x\u0014>^&\u0001PI_e&2f6/\\@5>{B\u001fA\u0012\u000b9\u0011J\u001aYp\u001c}?|uYj_6?\u001f(voIC\\š\u0016~A\u001dOY2\u0004C],7$ipQ(i-mD_R!uOt\b5M8R\u000fQhe\u001dTGLS\u000e#p~\u0011\\\\~y`m3\u0004\r.\u001e\u000f.\u001b\u001dxxXW>7I\u001bH\u0003\b&Fh)\u000båOh?\u0000C\u0012!Nxe\fKmη}\u0002\u0002d~Q\\TrY\u0015Y[(\"Ӌ\u0010M\u00048w:\u0016}{\t=\nh˳U(\u0013M~\u0002r\t~h(I\u000b#7\u0005ч< Rb\u0013\u0005I/:b2&CL\b\u001b4I|ztt^\\|Ͳ.ˑF‘5\u0018\n\n6o,Rl(K_G\"4ێ;\u0013\u0015@RjE9gEĥKA\\4{\u0018lMf\u0012_\u0018Mu_FSԌ\u0002g2\u0014\u0015j\"\u0019^\u000er䍇A\u0019 \u00079\u0011.FBr2\f\u0013Oj\u001ai}h6% J;[Rx*Ôv!\u0003zK\u0007_L\u0005/d2\u0015DJEsYw\u000e\u0019U1> %\t%Н$\u0019MI\u0004\u0001˺˺˺B_\rs\u000e[:dWT3\u001a<\\(gASN\u0000l2D/.;\fʩ\u000f\u00187D)CwL*\u0011@$oGZ\u000f\u0019W\u0018ڟ_|D\u0010V\u0019\u0011mk\u0015Ȫ\u0011\u0015/\\st\u000fSނ\nъ\u0010JH\u0018AJ4#\u0006\"\u001f<3\u001f߅2N\u000f^`\r{Y\u001d^ɼfl \u000fvJM<@S\u001895-^\u0016$OH\rzyIh1`Lk+C/4)*AAU\u000b\u0006\u0012~y\bC\"\u001a\u0018\u0001\u0015\u0015}NԲ\u0004`d\u001d\ter.\u0010#'@92\u0002%;edeW7eq\n\u0014;\u000bUˢ1\u000eRc\u0001u;5|\u0017:\t?$G,\u0002sP\n\u0006\u000eyb\u001ci\u001c\f+lnʹ1#N0C|4{\u0017noy*lb\u0013t\"A`\u0002\u0017\u0017zQ.:\u000b4\t\tb\u000e\u00166)@ɩ:\u0000zY\u0012\u00133(p\u0007XA\u001cvJu)}\u0001#G\u0019_rVթ#:O,f9NZ>qe%\u0012ՙ9@\u001e\u000b\u001eb7O\r\u0013\u0012B\n\u0000P\u0001)\u0000Ԗ*!:S—ì\u001clZ˪[\u0003iEUåϲfg1(\u0004^>Wi\u0013I BNqI{\u000f,^7\u001bĂ7bL s=\u0000J8dN@SxD1yBR\"sX\u00192W\u0014{Y&AN\b<7~U\u0003b%8˗ѾnyGֹsr(\u0000T03>HQ28cAl\u0004\u001cd vqD\u001f4\u00057\t\"_1T̑K/%+^rGpQ\u000e#\u000fP䒀rYЇq;bsAȟ\u0007W14Hm\u0005ȑ\u0005RfBG(~ޠQt\u0012_V\u0001\u001cGE\u0005MW ~a<\\W,Hl)\u0015M\u0003\u0003a6%wh$}\u0007\u000e9\u0010fa4e\t\u001e\u0001\u001b\u0015Z9/Xɹ*I+\u000bUݗQ>\u0005\u0012́S6\u000brq'\u001f/\u0015'^\u0018\u001a\u001fS?t!\u0007b!)\u0005\b.\u0003%B\t\u001f1RV߽+`Iš+5YʒËz!\tSـۖ1\u001bo4EMΘD8{ʏ\u0004\u001a0ځ4 \fLm䚷.2\u0010\u001dE-t\u001fxS\u0006dBU?)Ul\u0014%4H*HHq\u001b\u0018]?#\u0002Λ\u0012\u001e\u001e\u0004Q\u00187J# X\u0012$O79э1x9\b\u001dQΤU\u0012{YJQ\u0001mBn]؂Q\u001aIBc2lT\u00004e $\u001b\u0014\u0019\u0004HJ\u0004FC\bЍ\"SLm0\u0016C`f#@sk-nVP)\r؏g\u0007H \u001co%9\t%\u0018@\u0001K\nܫG\u0003܇f>V/\u000b\u0016kM$XRi\u001fո\u0015Kn¹29u6<\u0014}\u0014\u001cJ-\u0018\t\u0018]F|dW'Hl\\JF^U~\u0014}qe\u001e\u0019ڶ\u001eJm\u0011\u001aU=\u0001Hz=\u0010PӋ9yL(1\t7v$9\u0001D=D\u0014m2%\bsY\u0011,ݏ\u0010Ŷ`Զ\u00102L\u0012Xˊ5e|QiQ\u001e6rk\u00128ܢ\r\u000e\u001eSV\u0016b\fRk3v)\u000eIJv?\u000f^G,WUutSFguoLd\\GZ)7=@1QH\tՒN$Ш\u0004\u0010\t,g\u0003AJ5I6r{j[\u0018;\u0018֐\u0006$W7G\u0004\r{\u0007z \\6NhЫAQEhq`H\u0007A@~/\u000bR6Re9\u0010b&\u001e˙B^ x8dI!\u0013)\fGixN\u001aE\u0006-\u0015ro$\u0003Ԗv]J\"S*S\u00022\u0000sY\u0010a|9c|1!||%\u0001\u000ey:#ՓS-*C3\u001fslT )9sY\u001f<\u0014\u000bF6b\fV\u0016ATS\u001aj~0\u0002n?\nݷ2\tx(:\f:\r\u0018sL\u0001/M\u0007\u0018#\\\u0003<ǡ*L>\u001ee\u0011y\n\u0003\u0016~\u000f>\u0012ؠ3lEn*\f)\u000foJ\u0018E\u00179,\\%oH\u0001?\u001f=⋤84\u0003\fn4F\u0011B \b9\u0005ȇ&\u0014CcHDŽ%\u000b\u001e)\u0011x\u001cZBӿ\bG(#pu9\u0015\u0019\u0013@\u0019dZc\u0014l\rk\n\u001fHF\u0014b1\u001bOF\u0017'ee\u0019{9\u0004\u0010:2ؚUIF(#8*˲ \r\u001a\u001bړ_\b6Q\b\u001dw;z=e4H95ĎZF2=!9xFt4<\u0012\u000212\fI)(\u0002y\t\u0015ۏ*4V}\tAl]\u0018Dt\"\"E\u001a\u00048,\u0002at\u0001t\"M\u00159Έi\u001eHѻ\u001b\u0019K*]:\tȝܪs|\u0015\u0007:tKt0\u0015jpG[\u0005\u0006\\9G\u001fEC%Gc:\u001bzIaD1͎|3\b9;!T\u0012LF)2\u0011.)\niXF_cqܗ\u00183x\u001d\rۑD8㞩?ޗf\"O\u0018T\u001c\u0000\u0006ʃۯ\u000e\u000f)T~4t\u000eƻ\bXT\b\u0013LF\u0001Cd\u0002\"\u001beE\"JQ-\u001fMt\u0012m`\u0007\u000f&ÌO.Ә\u0010K*\u0015ݧ]~p?luYuYuYuYuYe:q\tJcO\u00149* {sW<\u0015T.cb#G͗\u000e0m\\֮#20Npx.JQeQ\u001b\u001d\u0012YyWliMIM9\\\u000e\u0004bD\"ؑG,\f9\u0018m9]8A6eԻDb\\3ȕ\u001cuKy^VȾ('H\nφ$Q\u0018A;\u0002`P7\u001aK^\u00123غw+\"܉lM\"d$2Y~CAOSA&<\rPU#­\u000e\u001doM=Њ-\u001et{Y\u001fTC\u0016\u0001HU\fJ{\u0002;c\u001cH*\u0000/K1Q\u0015k\u0007k\u0017@+\u001cuc xj\u001b\u001bb\u0007L\u0005\u0018\u0005\u0013D}9Y\u001c\n鄻,H9n\u0012\u001aeT\u001f\u0017R$\u001ckſaaԴ!Đ%Ξ\r16\u0005S\b\u000bƍ\u001ab\u0003أ=\u0014\u001f'\u001c#C\u0013\u0003*q[,ZDmqWM\u0004>yٜ\u0014asP-ǡ]4RR\u0011͊\u0001D\u001bbƾ,\t\u001dx<7\u0017~\u001a\u0018lp/hJ,Jʡ%ga{I-ӡ֜1\r\u0018[\u001a@N\rY\u0011{PI.P\u001a+Ka\nG\u0003(4ŁE*|!\u0000j\u000bܐqFi/ZF7pu$\u0000c\u0017c$\u0010@\u0005un\u001b4BC\nu?/R-]pٸnCK7\u001aF\u0010;ZOMi\u000f1{#q\"sYަWy\u0010&@\nhp\u0007*d\u0011_0o\\Y\u000f^Wo5\u0018\\ܿVS\u0012]$\u0017>aԱF\u0013\u0012Zп5pDa\u0002P?\u0012S\u0016\u001c}\u000b;j/\u001eצk<7.hDL\u0007\u001b^\u0000ea\u0000~>تƾ?0qI)P6?\u0007H\u0004^GP EjR-uY|i/^\nV/~Lq\u000f\"!ܜP\u0018\u001cn\u0019\u0005)\u0006F2K\u00168]2}NC5h\u0003$,\u0018hۏ\bj/rsT/b l-O\u0006=[k\f\u0000\u0017\u001d\u001e:l!#`\u0012E*~4Εt\bL6\u0011H\u000bH\u0000\u001bBS\tS\u0015\u000b~#o\u0001le\u001a\u001f\u001ec<\u001d\u001eWB3g\u0001>?Й?q8?rY'rb\u001a\u0013σ(\u0017\u0015$Tb6?D\u0006gdU*]\"1ߊ\u001al€C\u00105u#3ջ\n$e\u0011A\u0002P\u0000NFø;\u000b~j\u0003 }4z\u0011]\u0016@ȮJF\\s=eRF]X\u0011}b\u0017\u0004,B8IB\u0015dA$]\bciM&%`$\u001c%?Z\u0001\u0014)J\u0012\u0011\n#0}6*%jn}n\u000f\u0017\th1R\u0006iBrY\u0000E<5FnV#\u0007\"ϖ3хDJ'-Bi.uYN\u0005 V‡UDP9i+RV\u0006W9-nL>\u000b?\u0005\u0010P4y6,DoB}Z\u0011J#\bC\\^Q_rH)\u0013$%',\u0015RP>\u0000A\u000fn2ƞ0\u001a\u0014\u001fBM.\u00127N\u0014\u001aQ)5\r=Ά\\P(DTR2!\r@<Ŵz唰\u0016Ϸ/e)?1^\u0011̊Pg\u001e\u001eᄮ\fFP:EN4j#.......d3}KhHB\b=2\t\u0012\u0002\u001a]RQZ+%\u0001z[>\u000e\\>9f|qx\u000b\r\u00112xh:l?\u0001߀_F^!\u001859Cy)@A@^\u0004,O\n,GWSR5Nm\u0012W1\u001bE0\u0000\u001c\bfm\u0001uM\u0010\u0014 6A\bdAR\u0003[W1LC̦(\rE98\u0011\u0017c<ۄ\u0006}Y+f\b=\u0002\u0005.N\u0001\u001cuY@e *:6k\u0015gb&&$\r\u0018\u001bq\tL`0&\u001f_~4&8\n£\u0006\u0002\u0010Ұ^QJ\u001d&ve\u0010%CzK[fg$$H\u0011χǗU+.{$sx1\u0007DLoBܷuM\b{APP\u000e4\u0018\b\u000b_a\u0010te\u001e%#H,S.hC},\b\bS=)S{p.\u001ceȼhJ\u001f\f\u000fp\t?*k0\u000f7b'\u000e\u0014ʻ9M鐀\u001eA\fH\u001dǛD\u001b擺,\u0002m'rp~bkY!q˺#\n\u001f&>3aZ\u0004c-\b/\tlt\u0015t\u0012\"\rc=(&\u0011+8\u001b_V\u0004`+&^So8\u0001\u001e\u000f\u001dU1wz\u0007H:$_\u001b{Z\"\b\t\u0002\u0019\u000bT*^\u0004\u0016\u0004\"0ҥ\u0002\u0010\u0002ahdHB𽃘{\f8\u0013V%UZũ\\~J^^I\u001f7s*1\u0004ɕ+?\u0019=,\"þT,\u0019CӘ7sY_l\u0016ÃP(\u0010J(N\"\u0004[YuY\r\\V޽w\u0004`\u0007F\u0006\b\"\u0001_RTR\u0015\u00102.\u0016T`h\u0011ePi܇\u0007+%2Q dFJ$&N}={eu{{޽w{{޽w{{޽w{{޽\u0013T\u001f\u001a\u0019 \u0004)˺\u0014*\u0015_T\u0005D.\u0015\u0018ZDp3l\u001a JL\u0014\b\u0012ISj~sq޽w{{޽w{eu{{޽w{{޽w\u0004`\u0007F\u0006\b\"\u0001_RTR\u0015\u00102.\u0016T`h\u0011ePi܇粰R\"\u0013\u0005BfD\u0012mTڷ\\߽w{{޽w{{޽w{{޽w{eu{;A%A\u0001»H\u00002\u0014*\u0015_T\u0005D.\u0015\u0018ZDp3l\u001a JL\u0014\b\u0012ISj~sq޽_V޽w{{޽w{{޽w{{޽w\u0004`\u0007F\u0006\b\"\u0001_RTW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BfD\u0012mTڷ\\߽w{{޽w{{޽_V޽w{{޽w{;A%A\u0001»H\u00002\u0014*\u0015_T\u0005D.\u0015\u0018ZDp3l\u001a JLtY\u0019)D88\u0017w{{޽w{{޽w{{޽w{{޽_VNP\t~\u0010kd.\u0012\u0000L.JEW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BfD\u0012mTڷ\\߽w{eu{{޽w{{޽w{{޽w{;A%A\u0001»H\u00002\u0014*\u0015_T@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0019)D88\u0017w{{޽w{{޽w{eu{{޽w{{NP\t~\u0010kd.\u0012\u0000L.JEW-U\u0001)bK\u0005\u0016\u0011\\\fe.\u0006}xR\"\u0013\u0005BftY$&N}={{޽w{{޽w{{޽w{{޽w{e\u0011T\u001f\u001a\u0019 \u0004)KRQUKU@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0019)D88\u0017w{{޽_V޽w{{޽w{{޽w{{NP\t~\u0010kd.\u0012\u0000L.JEW-U\u0001)rY\u0016T`h\u0011ePi܇\u0007+%2Q dFJ$&N}={{޽w{{޽w{{޽_V޽w{{޽\u0013T\u001f\u001a\u0019 \u0004)KRQUKU@tʸXRE\u00049C˦\u0001r\u001f\u001eD\u0019)D8uYj~sq޽w{{޽w{{޽w{{޽w{{NP\t\u0006F\u0006\b\"\u0001_RTR\u0015\u00102.\u0016T`h\u0011ePi܇\u0007+%2Q dFJ$&N}={{޽w{eu{{޽w{{޽w{{޽\u0013T\u001f\u001a\u0019 \u0004)KRQUKU@tʸXR,ZDp3l\u001a JL\u0014\b\u0012ISj~sq3S\u0013`ʐ\n#w\u0017\u0013.U\u0018L⊱\u0016\u0010g\u0014\u001dh\u001b<&fءK)\u001c4\u0007xTW\u000b<:\u0001Ԫ\u0001}\u0016?Em3w.\u000fl̆\u000bʠT,I$(&܏\u001e1cC\u0004Lm! Q2.^`!jϥ0\u000e:\u0019OU\u000e*~DQ? w\u0001 Ԩ\u00010\u0000\u0016ΌQMbv\u001b\\\u0000d/sh\u0017g917\u001eI\u00104@\\\"\u0010\u000eO\rsg\u000b$Cب !^}\u001aEyH\u0003RV5\u0006\u0015\u0007\"\u0014\u001f\u0010@ \u0019\tBeH\u0011ջ\u000bʉF]\u0017*\f&qXK\u000bI\b,<@F61\u000e\u0014\u000e@v<*ë\u0005\u001e~\\\u0000jU>\u000bŸԢ;\u0017Pf\u00076f\u0005ePD*CwQJ\u0012\u0014\u0013G_֬\u001f\"f\u0014l\u000bi\u0006ɍ\n\u0019\u0017/\u0010RPqn\u0007اa\u0007yY\u001fj\u0010jT\u0000E\u0018\u0000Hg(&B~\rd.\u0000\u0017[H9˺HD=\u0011\\H U\u0001bf\b\u0007䧆\u0005I!lFe>\rТ<\u0001)\u001aƊ\u0003\u0011hs\u000f\\\bD p[03\u0002T.@\u001aFZ(C3N\u001f \u0015Qy\u0018ҹ6\u0015>\u000b—\u00029er\u0006\u0006Q\",K\u0011\\\u0014pII0!c\u001f\"&ܫ8\u0012\u0005#\u001e{~Y\u0016E\u001a\u0002\u0001-S*lKGB\u0018nv\u0005(p#\u000e\u001fB{K)Z􅅝5Nn\u0005\f^Z0q9\"Q7\u0019=\u000f~\u0003\u0010~D绬ʐV,\u001ej\u0018.e \"2\t96\tQN{A\t.k%MY>]B4\u0000\u0000 \u0014\f\u0011c\u0010;[̦O<\u0011\u0000cŁ\b\n\u001a\"\u0010,A\u0001\u0011\b\u0004\u0004\u0004\b\n@ @P@\u0004\u0002\u0003\u0001h\u0003\u0007\n\r]\u001c\u001e\\w[;7\u000e>zɋ\\\n(Sl\\C,TCq7\u0000у\r\u0007\u001aA#\u001a\f$7\u000fA<\u001dd-ܷ̋\u0007xfFA\u0000D{Y\u001dBӈ\u000b%*qpd\"T`\u001aJ\u0006dS\"DHA_Uh1:\u0016\u0004Nm-t*\u0002ȟ\u0013ZAg1R[\u0018e=L\u0002ORXQ46)V\t0Ω\u0011 \u0000\u0011\\\u0007(0\"<\u0002+d)\f)\u0010\n|}Z\u001fե\u0004GlT\"#95e vU\u0014<7\u0005Ä8\u0014tp\u001d\u0017\b\u001d2-0R\t\r߁^\\ͳm!k:f:T\u0014У@\u0000\u0006\u0004GwW\u000e\u001b^\u0013,\u0001*0;Ĩ2!#Y\u0011Ō]\t%h >Ln1\\b9 X\u00077KHkp(\tp\u0019\"A\u0010v=e\u0005/kSc2CeMj4\u0007=6\\!D\u0004\u0012ԡB\u00003Òe\bȄ\u0003څb`\u0000\u001a4,\u001b[\u001d8_%~\u001d&\u0006R4,Qؗ\u0018]B\\ڄG,lѾ\u0013#\u0017\u0012{,nB`Jk5+\rn\u0013í\u0001*\u000bG\u000e v'\u000b\u0014|9~h#YoE\u00126\u0003^\u00156٭\u0000b0\u00114.f`dڑetǠt98hGh1AX\u0002.((\u0015t\b_k±£\u0006A\u001a:~˶m:MMME4\u001fm^\u0003\u000bb?.~ty\u0016\u0000T0sX^U{]Π\u0013Q)0xӶ)|#8\be\u001b~5)lN;:=\u000fFz\\\r52'4\rL3$@\t\b\t@ \u0010\u0004F\u0010@ \u0010\b\u0004\rS\u0015hp\u0010'A%\u0013MD!L\u0004\u0006\"`!\bA \b\u0001 \u00041\u0001B$@Ҳ\u0007SEP0S\fr\u0002$Eq\u0010i\u0000s94\u001c\bJg?p^M!\u0010V<&X\t\u001b\\7P\u001e\u001dX-\u00129Œ\u0007l]\u001ft\b^2T)QHP;vdAmd\u0013pUei\u001e\u0014Y7ҵs\u0005JQy\n\"{U8/uk\u0016\u0002xŸՔYHJzOOldX;=\u0016O\u0017™%*Q٬\u001cWF\u0015U*kTY\u0000i2Y\u001fbUo\u0019ܦcQC\u00052أT\u000f\u0006ʹjU\u0012T̐%~?iRHG\u0013X f\u0000sK\u0015\u000e\f\u001fM,\u0005}\u0014\rQ=cYE\u0003jwxWX{KU?AnV\u0016ULjH*\u001cTAZ\u0007~KI\u001a\t5A\u0011n@aFlO\u001f2Òub\u000f1Sv&\bV\u0016be+\u001c$M<\u0017\\^\u0011VDQQB%\u0005\u0002tA0 uVz\u0013q~R|\u0001,\u000bwڣ\t'Ta\u0016`^}RSI_Xˇ?9SkSj\u000bzSf%2\npfnV\"UYBﭳ\u0011\u0016\u000e\"\u001d\u00117\bb\u0002\u0000%P{\u0010\u0017\u0002\u0004\u0002O\u00169\u0001\tB\u0001d\u0016\r?S\rrDQ32CQAfȱ0O06G\u001ajp\u0000k\u0018=\nT\u0006Y\u0010ȥ^\u0011X~VS[x\u0006<\tYBf'p/U:*5\u001c⛸W\u0019ٵQ\u0019d=Ƀ \u0014;A]\\у\u0002TJ\tV\u0012=}\u0007\u0004\u001c5\u00146U\\5T\u0002\u0015\u001cUT\u000eXo˳(PdT\u001a\u0000bPDm~R\u0001_cE(\u0004aUJe8\u001cP.\u0005UvWc\u0018\u0004z\u0016c\u001ca\u001f.d!\u0011\u0000M1!\bYyz5z\u000bz;\u0003\u0010aD\u0015Y0!'T,\u001e\u0013IC4s/N+?\t9\u0007\u0004\u001ds\u0006. \u0006?iy?4\u001ds\u001e/L?ii?4\u001es.\f?iq?i:\u0018s\u001e/L?ii?i8\u0018s\u001e.Csd\u00043oC+V\u00128\u0014(FL]~[4^U׾p\u0001\u0003\u001a,?g'E^zE h%%s!PcBQR\nq\u000e|\tT&\u000e2UJ\u0001rN\u0002Y迬\u0017\u0014>X\u0001h)z^=(+N!5Q!\u0001D\n\u0015T\"Tǐ\u001fRAq\"\u0005C2|\u000bP՟?6ʮ`W\u0001L=ux{^=䒯~\\^7?UZ4뛎7r2W?ƭ@\u0001@\u0006\u00029:*1oU>*^eN%\u001bIG\b$D\u0002=9G\u0002=E\u0002}K\u0004\t)\n&ЋnLＡ@oB1J\u0005z~]\u0005\u0000\u0018q%{sFܣaMа^WϮDWF'N\u0007y2Ǔ!@YCƃNAǨ@\u000f>\u0003\u001cP8з7Џ\u001b3\r\r\u001bA/!g:B\u0010> \u0002m@?P>\nB\\}J\u001efE.y讞L@)J\u0005\u001ae!Ӆɀ'\u0002+\u001c#\u001a\u0018D\tukoWҸ(*]*#^\u00068+\u00056\u0015\u001c\"\u0004\r\\1(4FLGK\u001cr@\u0005fXH娪7}6F,0 \u0001phh(m]B`o+o<\u001b^(5\u0004.\t{4\n=Ay_\u0012r0u3,(\u0014\t\u00111\u001cی2\u000b}.o𹺰\u0016Eof\u0000\u0010h\u0018W\u0006Iװ/\u00143|3:#P7\u0007&Ba\u000f2$37\t3\u00046WPoϿ\u0013TDԣ0˭@\u0011\u0001_\u0017k@ew} $ؠଡ2c\u00154\u001e.\u0019øv\u0007;xH\u0003G\u001244N\u0001\rWk\u0004&ɥAZW&\"dYO\u001as>NԵ\u001fɭ\u001f%AXm1((!J3c\u0007o\n+plGKD\u0012puʃ*>\u0015Q`C\b\\UA #\"̦e@6\u001f\u000ex\u0007\u000fޛ(՜8\"j+$\u0001ƿX0$5\u0019 \u0017\u000bAP\u001b4dʸdj\u0012T\u0001CutT%ث4\u001bhkM\u0003\rpn\u000e\nW(I\fp\"`vOV\t\u001f\t\u0001L To);8it\\\n1P,')RW\nA\u0007F(\u000e\u0007\u0012f59jn\"9*\u0003@\u0006\u0016<5Xm֗N(\\2R\u0005\u0018\u00139s\u0016m\u0004RQ\u0001%W\u001cSG\u0003?\n$\u0018\u0019\u00000\u000eAJ#)\u0018uLV\u001boF鵡k5jr1vej1\u00162֞^Ҷ!fͣV+\u0012ƪ4PG\u0007\u001a3d89\u0003 a\u001c\u00186C\f-G\bWO\u0010%O\u0014؈`\u0002\u001e'\n:>k\u0002\u0007.\u0019YZd\tQ\u0018\u0001{B|۶|e|3yuMAQ&\u0004s\u0010|\u0013c\r\u0014ϧC*E(L9fd_<Ν\u0001Ӵ\u001b\u0010\u001aG)kX\u001b)0JXf`&C\u0000G:\b ,l(ʑIb]\u0004k\u0016%\u0005e}\r\u0004*sq\u0005\u0004\u000bQ!\u0018$\f]6Yg\u0006\u001c:g\u0016\"1Mqj\u00190r~0GM5&_\u0016U&\u0006,G0(\u0003zҊ̮gOd֠\"-t\ny\u001fN$\u0010\u0000+C@\u001eF\u0006P(?^4Jw;oJy2\u0002\u0017qAq`Ƒ\u001aҌ&wKZ\n\b\u0012h\u0014\\_&\u0014X\u0003]`\rG\u0019h2\u0000f\r&*,23N݃Ob &:\r=ew{ʌc2\u001cHTt8dxL\u000e_D(N\u00031Le`Qwp&\u0015)AdPx?e0\fOú\u000fօ\u0012\u0015D\u001fЉ&\b\u0007\r\u0007\u0007M-'zm\u0006!ߴɂ\u001ez,]\u0005\u0000Ż-.<\u0010\u0001Nj*xU\u0004-N\u001dV\bՐC*}\u0012|*\u0004\rcrqQA\u000f˃44\u0016߇\u0017䭭\u0000\u0019τ\u001d\u0001\u0013.4J\u00105Bm.x\u0005nB^w\u0004\u001cF6Bx\u000fD\u0002gBuC.\u0007Rau@d\u0000K_L\u001aF`H\bnKi3â6gE;h9\ns\u0016\f\u001a.\u001a\u001fZtͤ\bEzA0AyьV\fpC#C\u001c\u0003$\u0014:&A25E)Pt=!UsK[?\u0006\u0010EL8P-\"}PQ\u00025 \u0019\u0014\u0019S߂58cd\r\u0013Ċ\u0016w_Ou\u0014\u0016\u0010R\u0001E8aO\u0002\u0014\u001dս|ZFR /O¦әR0T\u00137Ed\f@Lw7WFGaoqiE\n\u000bhY1ȄL`\u0016\u00180&TM:rc}\u001c\t'\b\u0010\u0000n'%i&c+[-}Q7dZc!QV\u0019U\\p\f\u0010դ>qk]?KL[~[^\u0014\u0000{\u000e\u001a&\u0017W;[:r*A|N\u001dHD\n# RdP?\u0002\u0015BbUN\fH0\u000e)AH'\u0003x\u0016H݄FQ:%x-zL82X|A\u00150n+*\b8*H@Wu\"\u0019T3\u0004s\u000f0Y(\u000e\n;$D\u0005A\u001c`vb\u00113gs4\u00043s d\u00142x\u0014R\u0013H,TD%%\u00111n}\u0006h=k\n\"\tl09I:\u0011Ow\u0012KM\u0014>YQlQ\u0002p\u001f&|Du\u000b\u0000\fdT\u0018t\u0010\u0018gg2\u00156پ2NC\u0004\u001dtOa\u0010tVݨPNM\u001c$sV#\u0011\u001bǧJ[\u000b);gj|pNL\u0000\nE\u0011TfY\u000bD\"j\\\bGnw\u0001\r`&;\b1j4\u001d=@ovH@\u0016s}ǐ:OA!TϚ!'bFX\n\u0001Z!tq/\\\u0004)H\u0001iRM,\u0013*aPb\u0010W\u001ae&\u0019\u000eѳ6m}\"-Y\u0001H͗A\tԌ\u0006e\f6*K\u001dH\u0003\u0016CWK\u001fh|\u000e\u000eR\u0004\t)C(E\u001bH,]\u0013UQ3ͤ'\n~3agj/q\u0014X\u00016\fG,\rp*zq7e}suZ\u001fYY(YOcЬ\u0007֯c\r餕\u0011Jc&ˆT\u0006\u0004SX\n\u0010ֻ\u0015,A\\Ug=\fw\u001bThό\u000f%Gq\u0019\u0000U;vTѭ4ǧY]mS4}\u001fzaz<^\f>\u0003pf)zեrCt\u0016\u000e\u0001Y\u0004\u0004Vԕ\u0019ĕ\u000ez|z:z\u0001Q́j!]xD^}+߮ޤnW9iW\u0013W\u000b(իx(^RwԫG=\u0007[3@cĹZg]*Xm\tGuv[\u001d\u001b\u0007\u0007\u0003\u0016_VL}h#-`#~\u0001e#B\u0006a,2^tCmJ\u0004\nέS\b{e{\"߇ANtƽ\b1CW|\f\u0014\u0016\u001a%\\&\u000f\u0013Պu4u\u000b\u0014\u0019l\u0006\u001c3w\\\u0001>\u0006xAd\u0014FBjN!;w\u0000AvnP]ڪr\u0007JKD'$\u0006rv*\b3&qZF\u0011b\u0006(<80#e!_\u001cm2\u000e?O\rS|T&qvp4B\u0017sM\u0002\u0010ÞiPߟ\u0005f\u001fLq\\Z>\u0000Z T\u0007TAJc\u0002\u0015\f^iw◚įi1ImRD)i%'KL$JO'k\u001c4M\u0015\u0017SJp\u0013\u001d6\u0003Ȍvݍ\u001f\u0012dOB\u000eA\u00163=:\u0013B\u0007\u001d7\u0016\f8Xݔ0$\u000fpD \u001enNxgg\u001cmꎴ\f25\u0001\u0016٪\u0004R:6;k%X\f \\ڣ`Xz\u0012Q&i\u0016T\u0018x6A\u0003X\f)|{\f\u0011{XwEX\"+1黫\u0000yX`\u0001\u001emٕ0A_&ߌN(igh#\u0019Nuap&XxO\u0011B\u0006\u000f\u0002- =\u0012'i*i\u0015\u0003,Ҥ\u0019\u0001Y\u0019(\u0003\u001c2s8g\twDp\t)\\zY-\u0005R£V\u0015\u0018e\u0010<\u0013\u001fB8#ۈ/\u001d\u0011\u0016\u000bE8g\u0016Q\u0000A5\u001b>\u0011\u0007\"W\u0004n\u0001M\b\u001a\u0013Y+7UxJ\u0019WtpUADã7\u001dsP\u000f;\u0000\u0018\u0011\u0003\u0015ygzV~ӓ0\n\u0016pe[HR\u0016,gKF\u0017f\u0010\u001e3ŦӸ4ј2Ho>tq2\u001aRdV#2+C\u0018'q'B{#\b<$\b\u0011ÊE\r\u0002r!\u000e\t0GY\u0004zo\u0005\u0019 \u0017)˖\n,ܙR5Gdޔ\nC\t,N\"#\u001dyxȨY3(\u0005,\u0010\u0002\"ku#\u0016)ҌN!*oZ/\n\u0001\u0014%[\tw\tDן\n[\u0019\u0019|\u0005\u0019\u0003\u000f#3l1|zތ팎ͪa\u0002aD\f0꼷Bb[э}4c\u000b=eW\tO'i\u00105RRS2:\u0007d<걦6\u001b/[\u000fj\f>b\nivAcsl\u0007$VDq:J\u0005#25\n>*\u0013'*\u0003w6\u0002\f_ILnmP\u001aa=|\u001eUhYlַC֓V97\"\u000bc֣Iz\u000f+zNZze}\u0006\u000b\u0017G)֔~\u0012*\u0013$ԋ97UkhbLN%z\u0015b=g#\tAz!\f`\u001a\u0011,EA_\u001e__\u0007#eJGD7-\u00175^&<>\u001c'juO\u0012*\u0003\u001eTGz%J\u0012hm1'O\u001c_\u0017k&\u0001\u0001_p\u001f\u0017D\u001e˔\u0013\u0003$kc-\u0017e>Dɲr\u000f~Z^־gq﴾MπXYӔ?h׌\u0007ǂ\u0003֫\u0006\u001eZ\u001dlr7ƻgb_8t1_د>W\u00012C+\u00029\u001f\u001fq^kXX\u000fjd\u0012gY\u0000\u0007Y\u001f*Y/ꦬ_T(Yw\u001fN\r3\u0019d\u0004\u001b\b쭅\tt5yŁ@ju\u0002B\u0019\u0012\tN\u0005i\u0006\u0004\u000ey\u0011(\u00158SGf4$TA\u001cq\u000454HjDDV\t\u000f0kB>Wt\"b7s/\u000b\u0018G\u0001lݠI}j`igh\u0002& 1bBu+i\u0003Le#+b%0Q\"1t\t5谯]6\u0004K\u0015n\fp88F\u001au?pŭF\u0017!k\u0019#\u0003FRF:\u0002\u0012\r\u0017\u0017\u001fc#9א\fŢl^\u0007\u0001\u0012ht%%$\u0019\u0011uAgXi\u0015\u0013E!԰A\u0016Z\u0000-\u0000j2\u0001\u001eCBj[\fp˕Ju\u0013Y\u000b\nc\u0014c[\u000fVuG#\u0011,5.T`Lܠ8;\u0015\u0011\u0005JB\r\u0012R^R0$$-i)eT\u0014Id\u0005\u0014T0 \u0010Q_RXW\u001fʱ\u0000>P\u001b=[5*\u0010D&<6k;\u0002\u0007y\u000f;\u0003[to6]}\u001bV\u001aEVZCVMe}3\u001dÖ\u0002\u001c\u000e\u001c2D\u0001\u000eT.\u001aAV֓WVˏ\ri#hh\t\b1^ĥ\u0001\u0019Ы\r\u001b[*,Au9`LW* I=!ylx1'[T8\t+=\u00103\u0002\bB`y}\u0006H]\u0005\u0005\u0016⫔m;\tF\u000e\u0000YౄGidGgDЅiC,\bA\u0001_5\u001fˡ<䫢C\u000b\"F\u0006h񉌃A \u0017.WLr\u0001\\[\ne߅D)\u001a\u0003b7\u0005\u0010\u0000!D4+\b{Pl\u0011\u0019#DAKH;әAEFf`\r܆(\u0014&Ϫ-\u001f\u0016J,\u0010\u0019͡\u001eKO}rұ88D%`팯24P$d\u0000j7ez3>8\\b\t6\b%(\u0012VP\u00050\\Ej[\u0012\u0007F6;\u0000k޵\u0010\u0015B\u0006P`\u001bBr|\u0011Gb`ʣ\u001b@p_*)Jh~CT\u0003E\u000fq\u0018\"\u0003c\f@\u0012U\\\u0012CA)#\u0003M˃\u0001b\u0007\u0016Hf v\"dL\u0013®<,\r\t 0x\n\u000e\tl&ʦ\\\u0010n%y=Vϐ\u0017\u00074\u0000\u0018g[P[٤\"!bn؇2S\u001e!Sn:T|\u0000\u0004\u0015$\u0012Jn\u000bE\\Ӄ)\r&\f>[2Eg\u0000\u001a\u0004\u0015ORԣQ\u0006ٝ;e\u000f:&W\u0013@R R׸)c&\u0011\u0017\n\n}Ώ \u000bMF7\u000fh]s),\rN,V\u0010\";\u001b^x5\\\u000fqv1\u0010զ7PYW\u0016\\\u001dl\u0016\u001b\u0005\u001dܟȿ\f\u0000(r\u00180i\"rR\u0014\u0019 \u000b8CѵPz\u00119?\u0013\\,!Ma\u0002\tD\u0007G\nLP1\u00106\u0012D\fPH6\u0012.\u0014LE\u0011_\u0001Q_5a6\u0005P\u0013K\u0018*ib\u0010Ձ>\u0014q3 \u001aМ\b?\u0014\u001cB*<$G\fB(XҒ\u0013:=?.]*ź.`\u001f\n믗pO0{)\u0019?m)\u0019O\u0000\u0017m.\u0018@d\\\u0016\u0004lj!\u0003hS{ց8\r8\u0004\b)S`XIOZ%8=1 Bأ\u001ab\u0011\u0004>\u000e\f*\u000f\u001bx$\fWƴsJ\rs_\u000fY]>\u0003$4Q)\r*\r\u001etA\u001e\u000f*u8\u000f\u001c\"\u000f\u0014B\t=\u000bҗl\r\u000e\bd9,o3\u0004sO\u0018a_\u0006脔YÌ\u0011YB\u0004\u0004r\u0017M\u001a'$w2J^]M[\u001c\u0001V\tZf\u0002%1\u0016{\u0019\u0015m&\u0014c,̠aHHw4ztC<2bAo\"MY%\bZ\u0016D1uB\u000f7/\u0002\u001exPJ2I`\u0014JW(1}ix2v=T6:(q\u0004)X\u0001\\@gώP)jF\f\u0011\u00068<\u0003\u0010c\u0016\u0001yPz\u0001\u0019Q~(toq@0O,\u000b\u0019%ǨC\u001c\rG\u0006\u001d\u000f̪\u0013\u0016bLiR#~\u0000{~\u000e$ǃC\u0007\fR\u0014jƗl2\u001b\b\u0014GuLN:jZ_9Z2}<ʖ=\u0019W@E\u0010?^G*w2brų%\u0003d*\u0005^M\u001cGA\u0015]^I&\u001f's5#دh7\u001d\u000f\u0015\u0017\f]=VCz\u0018%RD V\u0010a/MAR(\u0004)Ҹ$^*\u000bI\u000f\u0018O2c@\u00072bӐ\"FA6՘Me\u0000Y9#9z\u0015̺wcޠc[)Dv1zK\b(=\u0017\u0017$ \u000bI%\bૂ\"\u0010J\u0006`Yk1z\u00037ƨ\u0004NCfb\u001dM)ќ\u000f\u0001\u0001{6\u0004%Hg)2%dk\u000e𪤚%דzǽ>]H=7\u0018\u0000]$MpP+hUYv_\u001c 1s\u000f0od3.hH;Ax{\u000b\u001bh\u0001Ra\u0014\n\u001eH\b%\"}J5gz\u0011cKlNh=\u0018*1\u00132\u0014-sh-\u0019`s7\u0004\u0002]8\u0019Q0\u001aͅŶMU\u0001T8;+i=~\u0012\u0000e+\u0014\u001coUsMB̈́\u0004*)$'\rSS\u0011Z'&p79\u0006o=ZoJ4%mL\u0017& 0h\\A@kv\f=!˖0\u0013p\u00018Jc(\u0003\u0016\u0015(:X*\u001d\u0011aGBmF5M\u000eqO\u001f@`B\u001b3!AT$wzqi}\u0006Po\u0017qQN#\u0018\u001c.!gg\u0014 wA(ԣ~\u0014h$Q2G\\T\u0002c߼DGMѭ䔫ZqwD2@\n\u0003*#+~\u0011t}t^M~Z!h\u001dE}#0\u000e-W\u001a\u001fb)qQv=]QH\\\u0001>\u001c%ں\u0005AoMКl\f5Y\u0012U\u0005D\u0012\u0014喏2\u0005\u0016* z|\u0013\u0003UX\n\u0002*\u0003d\u0006\u001b\f\u0010\u0019ᦲ Z?`\t^\u0015Ml[3\u0010@[O!\\p)\\&\\\u00024,\u001bi}\u0001d}\u0006\u0016\u0007=#\u001dČkZl4\f\u0014B\nQ\u001eDaZn\u0002\\֫~MD\u0013\u00019g!g,Be}zAS0>\u0003\u0006wv!پ\u0000,\u000bDm=g^\u0015*'\u000bu\u0004n.\u0010\u0013\u001bE-ؠZЉ*\u0003pH糃i[zԉ K\u0018Ö\u0011tz\u0006f>&\u0010\u0017\f\riW\u0010{Y8-spe3qV10imD\u0000\u001fwp\u001cc\u001dU|T\u0013\u0016}Z8kjd\u0011X@Y5\u0000ɰ_qi3@RƮiG^Ϧ~$(7l\ng`3Mx/\u001a\u0016]Y܆/ĉE2H%\u0002t\u0002̬+2*R` \n\u0001\u0005\u001b\u0002\u001b\u0004\u001f#U\u00194p4;\u001aX\u001a\u0019B;{0\f1\u000fܦ/]N\u0003Iܞ_R\u000eZ1\bfYhF3@% \u0010\u0018Xe\u0010\u0017\u001d\u0006#\u001cGi\u0013R ;ɁN\u001c\t\u001b \fxO@&\u001a4E'F\u001ao\\fc݇d\u0019`+єd\u0000ZjK\u0010qϝ_߮\u0012Ha֣/\u0005'N|?+\fGάF\b)\u001f\u0005e\t\\t,f\u000e\u001as\u0006\u0003\u0006\u001eGr\u001a`ieаW-2_)^\u0017\\\u0001\u0004n)0\u0004R`P767@VPx|zAR\u001dPJ&D\u0014&&_;r.+0\u0015v\u0013$t\u000e‰g1C\f0qf\u0011ФB3\u0001\b\u0001\u0005US8/@اlc\u0004?b/:`\fYu \u0015\u0015\u0015\u0015\u0001(R8d31\b䤂\"t\u0002c<0\r'\u0004\u0000^=@\u0001AY8\u0007IiPB7\u0004l\n\u0013x?\u001b?\n\u001c\u0019h3\u001d@$U+8a_\u0017\u0000)w\u001eNEBW֋\"@2 \u0014o\u0001)\u0018\u0017_؉f\u000en!T%/=Bg\u0000-u\"A\u00025 akMI.ϦGh2&\u00073)36\u0003Q1\rN?\u000e\u0012?=ly%CtcgnD•\u001f\u001b(q0$H\u0005\u0011\u0001#J.\tpJ9vGq\"3B\u00197\u00010$B\t\u0002\u0005GC'\no\u001a%2\u001f(qSЗ\u0010qG-Y\u001b\bͤDqX\u0005\u001cu*ya1\nD{i!φ\u000fI\u0019:1]4\u0016p5\u0010ؓM3u_b\u0015\u001cdÂzQ\t\u0014\u00171Y\u0017$K\u0018DLYq\\Eka\u0019~\u0000\u0006\u0018\u0011\u0011Bd:-l\u0015ha`\u0016VDzإO~ԆNI\n{;u\u0000W|}ɓ-|3H99\u001bz\u0014\u0013M\u0019\"+&!\u0003\u001fPN*.P@0\u0004ҁX\u0018\u000ez1l,^c\u0002\u0013!aG#\u00113xl\u0005mX$b\t8)\u0003@\u0002)H\u0004?u/tF\u0017=׏ P\u0016\\H[o C\\O$܄\u0001E\u0018]Z.W \u0019\u0004\u0012\u0018M\u0014f&\u0012ݓqt8\u001blѻpfŅՁ\u0003ǧň\bC[){S\u000bƬP5W\u0005{IG|}x}h\f0[2ګ\u0003J\u000bۓR/tB`\u0006\u001f9\u001f\u001fiq\u0012C*I\u001a!\b:>B\u0004ZxjQ\u0001n/pf\u001cQZP\u0017O\u001eBi\u0016Iz\u0019_\u001f\u001a7_\u001f\u0001I_\u000f\u0012p\u0007dS3@ֻ\u0012\u0016b\u0000n堲#k\u00132\u001d<\u0017>\u0013\u0012gtd(PȀB)ـD\u001eq\u0010F(\u0004lb\u0014\u000bL8qO~gJ.F=\f\u00002_\u000fYx_Ow\")c\u0019\u001dl9Ab\u0006\n,FcL*FJwDwJHIJ\u0019JZ^j&HL9lOC+u\u001b\u001c\u0005yX\u0014;ŕ`|<0\f޳px:^^\u0010]\\?֭_*\u0000R6;\u001bDK:\n]d\u001e\u0007P=k`uI\fRL(T\u001dGz\u0019U\u0000Ry\u001e\\]\\Pg\u0001 \tn'\u0018\u001f\u0014T7\noUr9j/z}l\bu}\u0016ٺs\\/UvtnLz2\"e\u0019CaG\u00125QH\u0012\u0011REX7Wdx.#|K\u0005*U!̭\u0018\u0007E!\u0006#\u0004(fK.,p=j3^'>\u000340\u000e'\\98>\u0002h\u0012zDg\u001d\u0014!h2#\bJ\u0014,QA`Rf\u0017 Y\u0001\u0002$\u0012\u001eM*A\u0013P1X\u001fnC\rbI\u0005$j\u0003rCz\fzz7z\u0015p&^\u001eRq^c>\u0003m7b(z\"R\u0004b?N\u0014/\u0016*f'7\r!GB\"7\u0011jz\u0006\u001dF*-\u0004P\u001fk\u0019Q^굞[\u001f4pBP4k\fp}f\\isZ!ZP.\u0006\u0015(A\u001c\u001e{\u0000\u0013\fT,x[Q*&\fXYf֯\u00107C\u0001!1.+$˞\u0004(+T;TzzCn} oz D\ff\u0004\\\u001f>[2\u001cAĤ{\u0006\u0002\f*rd~AwYO̬?\u0013ew\u0019\u0007\bY\n!^4ѳ~cس₲>\u0017/dzXDK׃`\nzq!r\bpO\u0019\u001eJh`e\u0002\fP\n'\"c[\u001ef ͋\u0005H1M@bIk1ԥ:364M\u001eY9t9\ft!4\u000302}\"\u0004%ޖv-\u0000uakg\niՂRQ9\u0011_#1B\u0019v\u001e\u000e\b/}\u0014f|bbfB:c6پ&]2P1ۭۖh\u0016\ti\u000bӛjߧ5E*:l\tn\u0014MJED\f\"\u001f#)\ra\u0000d2#O`\u0016¥XN\u00122 \u001bgՑCC\f'\u0014Fy\u0011\u001c*fdP\f֢\u0007¥\u0019Pҙ\u0001\u0019%\u0007IԵni7ԸK\u0017#\u0019l:oJm\u0002\u001b4c\u0003&\"^\n\u0016Ӗ\u0018\n?Pz.I֮\"_2\u0000Fo쥣-]fAE&lAT̓\u0001§Gg%hTtLuuO ;G]W>e{*<\\P8L:\u0006\u0019\u0000.`4=x\u0004#O\rB嘼\u0004-\u001at\u00140I\u0004\t̂Ը\u0019S\\\u0006h*,[\u000f4\u0003\"M>4覢P=;!l*v$4A\u0017#\"\u0004\u0004{\u0019\u0003g6\u00100GA\u001e\u001f\u0003:٬\f\u0014\nv\u000b\n9\u0000X\n\u0006ĩ)g\u0011t\u001fRR]]pj\u00102!\r;1\u000b\u0010m`/H\u001f\u0001D\u0012*@Fl2 rlt'\"$:o\\r\u0015\u000e2{\u0015gt62A{Ǐ<\b\u0006$1\u0018Kbpd\u0018\u000bT\\tp\u0000ʉ\n@\u001dqfKyfjX\u00054su*n~ɫ\t\u0014\u0019f|\u000erOt&/Sk-Lk\u000ex7(2\u00005\u00195NH1Յ]D#\u0003\u000eN4D%\t[,o򤰴&R9h)(f\u0004\u00122һ\u0003zC\u0014h5\u001167H\r,\u0002B'~8\f'x32#Z\u0017\tTϖE?+%*Ot{,{Ӥ=\u0015|\u001d\flC\u0019 \u001eԮ\\+\u0017;[ZY\u0011w\u0012!y\u001e4\u0014(\u0004\"ہb6tfgYJ\b\u0019ys;\u0014O@7\u0007\u0015\u0013\u000e5\u001a:m㐨&xQs#\n@h AB\u001d>\u0015=G~}\u0006\u0000\u000f\u0011,6(',^J!^ɸat!rg\u0013\u0012E@\u0018p\u0017\u0003\u0014\u0014{*\f>·\tN[\u0018G?BD\u0018;d\u00008f-\rj\u001b\u000f}X[U&~\u0006B.Vq\u0017C8KtA\u0002\u0006\u0002ㄦЉ3@5UR>E8\u001b\u000eS\u0012쐢n\u0004KFHpG@*s4a0B@&e:\ru\u0011::m\u0001Kϑ\u0013TE\u0004\f\u0019^?w2^9#.wF\n\u00199\u0001_V\b\u0011Lui\u001d(}Ν\u0015C\u0010\u0000,VeXHvnJ\u0002=\u00140$\u0019\u000f@L\u0018ȁK\u0006V$O\\6f\u0011';;\n\f\u001d\u0006*aW:ő~^\u0012y\u001f1\u0018\u0010ָ\u000e !թ67\u00170/\u0006oY!2UR\u0004H\u00055BBE!Ń,\u0017\u0003j\u0016\u0018d\u0002\b\u0010\rendstream\rendobj\r29 0 obj\r<>stream\r\n&t_R\n\u000fdĞԠaO\"߯\u0004((Q5%'lj\u0014\u001aq\u0001dm)`QQ\u001fu\u0000A|\u0007Cᇑ\b\f:^kHr%\\\f\u00066p,Zait`\u001fi\u00114Vx \u0002{\u0012j\f p\n\u001cp\u0017:\f\u0016\b;\fdC^]@&ߎ\u000b.\u0014dH\u0016\n1,\f0܅d=2\u0000\u0010\u001brSV\u001bMjCY e\b\u001cOFA\u0006\u0019\u0011_8\u001f\u0007؋N\u001cx\u0000\u0000\u001a^#q|\u0019\u0014\u0001pg\u0010̽i-x#z\n\f\u00138>ǷJ\u001d\u0010\u0004kDTZ[T#7 d@)\u0003H2}$5\u0019d\u001eop~g\u000fy\u001a^o o\u0010\f d\u00192&{E\u000e\b`\u001cו\u0012\u00190p\u000b9t0ܖ0m9zǵ&%P\"\\2\u0000!\f0\"$ͬN\u0018PU\\w#s\u0004{\u0011&JF\u0019`\u0010%rBՙCLpRBCY!kdɒ\u000b\u00168\u001fQL\u0018:ю1K\u0006\u0000\u001b#վMd3\u001dIH\b,\u0014jcuA_8Í\u0010\u0004z\nE⸡\u0010\f0n_HQ\u001b|\u0011\b~\f\u000bnby[\"C\u001eE!\u0006)yOTd\u0010\u001133Ӆ̏siaa!tsD|XQ3\u0000F6\u0007׃\u0012\\$\\?ʛ mf]8%)pNMs4A\u0010G>s=\u0003$@\u0004\u001f=.\u0003$vX\u0006\u0015\u0005\n\u001a\u0018,Íx\u001e0=B\u0018$=Z';DUʔx~gq¾p\u001e$)\u001eT3@{4<\u0014\\M\u0007\u0003}ԃE4Pm0!z1F$\u0007(yH{(;;\u0005g\fѐˠ\u0013b``Y\u0019\u0000g?d#oڔ2z!@2\u0017]\b?w\u0017R\u000f]O,\u001e\u001dW\u0011G\u001a;\u0007S=\u0003\u0002\u0012OE\u0010\u001cj\u0013\u0010(\u0018\u0017*\u0013!\u000f{ai?\u00042SGކ\fG\u0007߅(\u00157\u000f$A'!mV\u0013|\nakX\u0018-dS\u001a6ׯQIoW\u0007\u0005\u0004^)Hp\u0013\bTLˀU\u0004?bI\u0012ƾA\nL\u0006TC&re\u001dM~k4\"+U:8|^\u0006\u000fMr\u0005\u0017mRC\u0004UʛGҰ sA=\\\u0001^\u0001\t\u0002G\u0012{Bb7e:! \u00182\u001c~\u001alr\u001bҝe6ydX\u001fV\" \u001f!G\rGW!\u001f\u0001dG^XҫD]\u0002S\u0006\u0004\u0006{Z|^AI>;\u0003\b*u[Y\ffgEii\u0014k/s\\\u0011\n\rF\u001epNTQhOݣ\bQ&r'\bBP\tGU\u0012yo`R`?I_?6\u000ez\u000e\u0007zz:@,vt\u0018j9Y\u0004F\u000fDs@\u0005\u0017\u001bc:a#a\u001e\u0005+e\u0000~LXJ\u0017\u0017@\u000f{ʔN\u00165AS\u0014\u0003\u0019nO\u0012\u001cT|_\u001f,>&u^+]|\u001egU\u0018\u00033d\u0016(kҩ`24+%h&W[&'[L\u001cC,UD*Ra6J7x|g\u0000Y}x\t_\u001f1\u0006,v`zIZ\u001al\u001c_;\u0014\u001e&C\fK#eaĞ(@B\"5\u000eT[B\u00113\u0001\u0012\u0002_ey\u0015Kj3*\u000b\u0005}%Ku\u001eN`^5z\u0000ٰI_\u001bz$\f\u0017fAOiAMj?\u0014\u001b\\уҽrQBPǃj\u0019@:\u001aޭ' [!a\\\\oCL\\Z\u0014]/b2\u0018׃\u0010\u000el\u0003\u0007\tgGRg\\m<\u0010g\u00044R{JI\u0003aS\u0017&_\u0006W\t\u0007\\g7Q?\u0011\u001e3~Jl&\u0014z\u001dr\rp}>\u0003L׷\u0010Z\u001d*_?\u0015p=]^z\u001e҂\u0011!Ս,+U$$)C\u0012\u000b}T\u0019qjܫ\u001bv\u0000t<\u001aC+Z\u001f:ZR^Dr>l\u0003;!s=;p}Hx%g\u0013>`͸T\f\u00101-[?yrwE%@arTUH^-T\\\u0013,\u001d\f\u001ad\u001f\u0005sb?P\f:>\u001ec!lB!zvŹ\u001e\\[\\:o@\b]߮H\\by2\u0000EĚI\u0015.09f\nsb>Y\u0010$i\f&ûPO*kZ֣H\u001c`XZOܭw$ [\u00170gQ?\u0019̮\b]H]ϊ&\\ZY~\u001fw(Da\nSdZcSnq\u0017*\"\u001c;qv\u001e4\u0001\u0002(t9\u0006/\u0001\tb\u000bfC\u00182\u0000w\u0004b\u0019Ii!\u000bP\u0000`\u0016!|>N\\r\"\u000e\u0012H\\\u0013\u0006L\n\u0005\u0013\u0015S\u00012Fdt\u0007hMU\u0016\u001d9hP\u001c\u0010z1\u000b,s!K\bwg~`_\u0019\u001dRz#\"\u0019~3R\f<\bl(n\u0015\\vl;\u0019\u0000:鰎:I\nt2)X4OH\u001dx\u001ab]1͒\u001bn?\u0015ݬeQ֭#j$\u0016<\u000e2Ѩi\u000f\rߗI#9$8\u0004E1o*\u00158\u000fӎ\u0011fW\u001a$\u0012k䢁אnJnJ5\u0003P*RC\u000bZT枦Ah~1pُ\u0010d/pa/8\u0004mr0\u0018\u0006oХڢ\u001c-q\u000eq\bJֺ\u0006O<#\bd\u0000\u0010*X\u000e.Xɬ0z:h-Bӵ\u0006=l=\u001a6𶖳t\u001b!.W\u001a\fb.)\u0018%f,z9Hdў>\b+(oFTL#:\u001f`@0d<\u0011x\u0017\u0014\u0001ɀ>\u0003'F&\u000e^ş>\u0003\u0010\f\u001cpI!\"p;\u0010J\u0006\"Ȼp=\u000e^5\f\u0001<\bbu\u0017\u00063m\u0016aJhs\u0014\u001fSD\u00068Qq`nǮ\u0017Z\u0016\u0014\u0002\u0017k.ej>wxB\u0001G#}\tEP !b\f \u0006U\tdݠ(\u0017rI%\u001f\tj\bi\u000f5u%F\u0013By>\u000byt\u0011:\u0016,\u001c%p\u001a\u0019\u0011%\u001d4\u000fMg+(\u0003\b>>E\u0010\rc/&a?\"G\u001b! \u0010\u0002\"\u0002k(QZ57'!M\u0018'NAo139#\u0001\u0001X\"VY {!Dx}\u00068\u000f*N\u001cr\u0018\u001a\r<ޤ'CZ Ll.'\t=<\u00151dA<<]얃9;V(\rϞG\u0016yS\f)JLI0\u001aMp\u001c\u0012\u0011vDJ@?;,c\bb\u000f\u0007Yb/d>L`\u001eSS\u001bdU0\u000f:&v͒\u001623XӨ\u000bc,h_)\u001f\nGO\u000f\u001e0!*Az\b\u000bD\n.\u0017\u00155\u001f\\V:\u0002iR0U*a\u001d\fpS8<\u0016?\u000eI\u0005|\"GE\u000b\u001e+D_\u0011P`\b8\u0010C\u0006CM-uhK'\u0005ʐkt:\u001cT\u00034wZ\u000ej a\u0012XV&O!ľPS¾Sޓ>\u0003\u0007.),iѢ\u000eDZ\u0010I>{!\u001br8x7CbpC\t\u000e\u0006^\u00134^J,\u0006\u0010ᒟ4oH1\u001d\u0002\u000e&\u0003d+yV\u0017C4Ziҧt\nr}eay\"_)d,1,\u0015:\u0005B\u0006($ݽ\\4\\ǗK\u000e\t@MN.jIka\u0018\u0010.{m\f4\u0015S{9މM\u0007A/@P\u001a\u0002T\b[(\u0005ž\u0000606*`@K2x\u0004qlp,R,\u0002B\u00105\u00129I3.\u00146k-\u0013sd\u0000Cju$ˆ\f\bDↆ<\u0010#\u001bF\u0010]\u0013?+e%\u0015{\u0002\u0002a~\u0000\fp\u001a!MԫCjW\u0011W\u0007\u0016\u0006\"D\n02rZ|\u0016\u001a|9\u0012\u001c>\u0004),᤾2jqɸY/99I\u0001\t/elMcN\t\u000bkק\u001e\u0007#N\u001a:KU\tE\u00068aa\n\u0005Ʈ0\r\u001e\u00128Qz4.\u0006DaA\u0003Ln\u0015<\u001eL.vfqs`n\b4\u001aAmfNڸqO\fcX\u0003kg`5$\u000bV=\u000b\u0017=\u000blF\u0017*lb4F\u000bВs4ޱwO\u001a_\tsA\u001c5%\u0003,$qł,T\f\t4JWbZ)NAe6VG!A'\u0017J\u001c\b({}ջ5A*\u0000tH\u001c2뵏Y1\u001a\u0007\u0016\u0010\f*͠H+u\u0013ъm\u000efUhIo8>y,D\u0019@8R,JS\b߀\f$‘\u0004#\u0018I\"S2د\\S[\u0014`,z\u000e\f\u0010ǧ\u00184\\'\u0011\u0012@\u0000IY4\n'\n_Jj;\u0016;\u001aa:\nϠ|)\u0000=\u00133\u001eb 4Z̈́W`\u00010N\u0017e=h=_VR~JZ~#]\u0001\u0012J\u0001!|O`\bA\u0015P\u0016\u0002q)=(t<}\ṱ9Q`f$X\u0007D{\u000f\u0007a00\bʉϪ\u0014\b<|(:a\naO1uIz qKnO+\u001cșRah\u0005rP;\u00144.r\fPk\u0017\u0016XxO&P\n@Fq#qV'L2)'laS\u000f^\u0012\u00199\u0007\u001e\u0015\u0005{_q\u0010]ڮ\u0000P\u00104ʵ0\u001dC-f.\u00042@\u001c)!GN0(C&d!\u001bm$&i.X)\u0003\b1E—+!\u0001\n\n\u00051\u0016\"}*d ^]\u000b+K\u0006hji/+O22\u000e\u0016׏Ǥx#݌p\"會\\\u001db)\\`\u0012[\"ı(\r=MTjs_\u001fJ_0\t`\u000fw\u0010F:g܂d|=lغ\u0018v\u0006\u0018#~ɠ8\u0019x@e\u0010PJɒ\u0011{\u0013v\fP=I~%S;\u001f\u001cSQ@S .0\u0014Ga\u0007ȏ\u0016|c*\u0017A7H_H$$؟!\u000bD-C\u0019!\u0012?@\u000e8x<\u001d\u001d\n2\u0011\u0004X\u0013pO\fN=:P}9\u0006\u0002/R8'E\u0000$\\=z.Ay=\u0017lI\u001f_\u0016T]\">\u001eB a\u001cj=\u0019mҌB\u001c\f.\u001c*urpdx*j>r\u0014|OU:SedCJ}\u0019=J\rqՇ\u001fp_TM;߈׷;x}B\u0017l>\u001aqo\u001d\f\b&:\u0007=\u0002*gpO\u0016E*\\x\u0013JVh'T\u0006x\u001b3F\u0004\u0014\u0019!\u0003\n0\u0014ŰIԼn\u001f^϶I96zV$tjp=F\fw>\u0003tO\u000b\u0010玽QGa;M GƄ:|4&T\u0019ϔ,R#P\nT-Dp\u0005L\u0015\np}\u0006g70I!Mz\t5udp\u0000\u0019 \u0003m$\u000fwj>Kt!LL͔\u0001)H\t8Q\bHU\u0006H?$j!U\u0001\u000bEpI/]\u0003B\u000e\u0017\u0006IOK$_\f|$\\\u00018I+5I+++.#,e:Pl.JixZ]%'A\u0001jQ\u0001+nF1.sU\u0011H0qs\u00184mF7\u0003\u0004Z\u0016+`\u0014#Y5]%\b䌆h5'\\U\u0019/-\u0012\u001e3I\fQ1=\u000e2\u0007,RArf\u0000ikQ\u000ffO\u001cO\u0010T)\u001bwFBqur\u0016\u001d6A\u001e4Mow/\u00185\u00014h\u0007NHIFPv\u0019~\u001eX:i\u0006\u0001\bq#\u0010>uv1`\u0016T\u0004\u001d=\u0014b05E!rvwfո\u0016\u000eкO=飮\u0000\"Az:մk1[@\u001292d;CՊkFoCc9\\ZQ0'3Ip\u0011vH\f\u0007\u0014\u001bLij.\u000b\u0015JFje\u0011@E2:vK {w7Py\u0003\bY\u0002U\u001a>H6m8\u001eْV\u001dzC&\u00010+Kx0\u001a-\u001dj<\u001a=\t\u001a\b\u0006n\u0017A5:c\u0010*G\\CyX7\bgf:\u0016I \u001b#(jB/L4\u000f\u0018~\u0018U[\u0011 \u0003YZj2!\r1R(n\u000f\u0013\u001eH\u000b^y8D:\u0014|`uG\u0002\u0004U\\\u0006;\u000b#5\u000e\u0015)A\u0013>\u0019\u0000\\54%\u001eD\u0019{l\u0011(Br\u0016\u0017OV-u;T2#I-\u0017Є8N$,)5yw\u001b\u0003!\u0018ɮa\u0010\u0012\u0018$\u0019\u000bp\u0019\u0010'\u0010\u0005\u001aa‡jā1\u0010ŏ\"\n\n\b\n&僻#ҭ!(zpjaK؊$έ\nA\u0014Q\u0019`s/h:ӲN.8F]\fU\u0019UQ@B\u0011ߍ`\u0018\b1;XX\u001dXr\\\\-ɷЖUgK΂Nf\u0000\u0013JWÑ\u0014\u000b*\u001bj#-\nZE\u0014\u0014f3g%3(u#\u0001$Y,Z\f\u0002\u0013\f\u0015A\u0002N\u0004<;4E,-0]\u00130KI0[0'\u001b0\tYa?>'W\u0003Q\u0018\nɤ\u0001defbc\r:Uh8o20\u0017#9W&\tB3fM\u001b4\u0003&\u0006BV¸\u0004A\u0001]~K\bKHU@zĉEdud&2n\u0016\u0002\u0018G;`Ũ\u0006f\u001dY\u0015\u0003OCD\u001bA\u0006\u0018\u0019,8\u00039R>\u0004Ҟh)\u0002\u0019\t8\t\u000eJ\u0004J\n'f4)լ}eu?9L58hYef\u0000#מkHj\u000bA\t@C\u001dK@\u0015!,(E\u000fF`#:ʋ,\u000fN\u001ft,\u0001ռ{\u0010\u000bB\u00053qc/ް\u0005ւ\u0007c\t\u0012\f8i\u000eI\u001f\u001e5Dw\u001bC:\u0003+|u\u001a:3XmКy#P\u000f-y~R1!sIy^C7\u001b^pĊo\u001foZ\fiy^s~p\u0006о\u0006V\u0015ybYYb\"\u0017\u0018;0xՀ\t<5hVu)\b'\u001dj\u0010n\u001b[Bj$^QK\u001a6]\u0003Ex\"Ao@_CW\u001f+$\u0003\"EM\u0000g8@\u0004\r\\J\u000b\u001bXGh6\u0001k\u0004A\n\u0019`\u0004]\u001br\b'r@Ҩ\u0006\r1\u001fN\u001fJgV\u0001\u0016\n\u0011^V\n|fwg\u001f\u0004xk@\f7u:\u000eP\"\u0004\u0006]ǷD4b\u0018PDti^,XO(U%\u0000\u0002\u0014D\u001a\"ǩ.Ǒ!\u0005\u00182Zg\u0019{3P$3ԙ٢\u0016l\u0004\b8zjܲm\u0019\u0011\n\u000fnt'8\f&u\"2@*%\u0012%T^\u0006\u0010\u0011Ofρ9˭Ca\u0002I9M;t lm\u000e=hvj%\n\u0016\u000b*\u001b-G\u0000\tp7\f1\u001dGH&RE\u0017*ĈE\u0014O&|nRL=/8*/0i+4\u00184'Ɓ\u0001\u0004@D\u0003!S|\b8\u0003YptWYen\u0014R\u00078Cֺ5%[\u0002k[ʐ?@A)G[\u0012s(\\CcQ3@@TM\u0014<\u0000#\u0019\r\u0013\u0015lv&7@2\u0011j8mն{j\u001b\u0019S`d\u0005\u0007j4(\u0014\"\u001f&ӍgW8+\u0003\u001f\u0013k\u001e@,Da\n%`\u0012\u0013\u0012q)Q(VIfq\u0017\u0002Wc6l\u0006kYh\b\u001eY\"@le\"ޒ\n\b`&?,sڈ2@~ROTm-/D-\n\u00048X*&\u001c\u00069\u0010\u0007\u0015U\"\u001dBN\".'&O”0?\u0005(8\u0013f[$\u0003F\u0006`@ñ\u0011\u001a\n\u0012A\u001f\u0014zIȇ\t&7܊fꠗ1\u0013\u00181+m\u0006\u0016Ap$\u0004\u0015۟$\u0007#\u0019\fpJ\u000eCj\u0013Cqx\nxrn\u0014gbD/>Y`Gf*7P*9iT{`*[2#ꄮ-\u001e-8ɫ3,\u0013\u0012C*\u00193K\u0006\fA\b\u001f\u000eTxB5nM\u0014yIO)\nhp[\u0004:}I]\u0001 *\fD\u000e\r\r-<\u0003d(\u001e;;\u001fVbH!\u0013H\n\u001c\u001ev2Nh*\u0004[\u0014U\u000bN\u001e>fDȴ\u001d8O!@vĖI\u000eR\u0002t&g\u0003ab \u0012a0h9Y8\u001c|8\u0014聳ϣ\u0006rC@BpY\\,9kblI\u0006\u0010.\t􊥄\u0007\u001d]\u000eӍ\u0019\u0004R\u0017ZlGݜD\u001fNݡX[-MHO`P\u0004cbDE\u0012u–\fz\u0012\u001c\baud\t50D`!e2n\u0004f\u0011*J('|T>N\u0007da\u0014QyQY\fgr2\u0017O{<<\u001cc\b娇nIP\u0006\u0013@\u001bo}Ⱦ\t]\b\u000f\u000b\fI\u001a)@_`\u001f\u0010J\u0016\u0016\u001cREsla\u000f=\u0003ԤѰˡa-_\u0001Z6[fИ7\u0001\u0007\f^\u0012\"Wq>\u0012X\u000fH%\u001eY!%\t\u0013S\u0017/\u001dAhoC3@~H\u0015#=U\u001ciqd8\u000bA\\H\u0005IV\u0014lˈʞѰ\\\nbK68k99Jvڊ9ux\t\u0011\u0000^耰\u0011H\u0013%N\u001e2\u000fO\n\t>&GES f3+!9\u001erοS\u0010\u0016Z&\u0003r58n2[\u000f@N%: Vx4kXXGA8G֡Ū\t\u0019P,QH\u0016Q^\u0012ؒ(RS:(N\u0017WzQFv\u0017U4->\u0003HB'Qw\u0016\u000f\u0016/c%P\u001c\u0019B;\u0014\u0015kt$v+Y\"Çp\\\f\u0019\u0006\u0005F\u0016J\u001a\u000b\u0002+R\u0006ؽ4\u001b8ͨq\nL\u0007$q=Cb1M\f*\t\n`1#/\u001cfw\u0014-^IZ|\u0006Ќ\u0002`B\u001c1nЦ%-\"u(\u0005>kaZtd2ӈg\u000f\u000fR\u001bN]:&5hCVjY\u0013g9_zFzz\u001e\u0005g,\nY<\"7\u0012\u001d\u0016\u000f\t-~ҿ-#T$\u000e\"q>Z#n^r!t_”\u0001\u0005g<\u001fI\rxQ\u0019M\u000fx>\u0006𠓅*F2Be(DLMy\u0019\u001c40@bK}W.MlT؍\u00180`)\u0011~\u0017\f,Dl2%h&l\u0017OSu\u0019\t\u0000;櫍\u0019'z\u001556!HY\ryU¦A`$\u0005\u0003\"b\"@k5\u0018\u0014Z6mkZ3X0fk\u0014Fe\u0000c\u001c\u0006swp\u0015b;NTk$GB\r?O }\f\"YM\u0013#aHYo$\u0001\u000fTQ6!3\u0000\b4\u001a=x$u\n\u000b\t\u001b@\u0004:#\r1N\u0018G)H\n\u0011\u0014%D\u0006p/\u000f\b<0imºr\"\u001cG\b\"ډ0b\u0006\u0000Ma6^<\u0018Sq2W@nX\u0010j\"2\u0002w\u0003}<~\b\u000f\u0002{8\f![ty\u0018\tp%Q\u0004` \nuPua\u0006 M\u000eEc\u000e\u0005I\u0013\u0012>䳋\u001aa#J\f\u0017H'u-\u0015>U\u001cr\u0000d2wB83v2:W\\@I\u000fvмz\u0000<16\u001aY3(C\t@\u0013=_\u0006$q\u0002iMƃtĤa7\u001a#\u000b\u0010k;B͊\u0006+53H5)\u001a\u00128)kD\u001f\u0018\u0007ML;!*N\u001d0򌪢l\u0015^\u0019HM1T\n+bԫ6K\u0012p\u0006\u0000_8/k\u0004H\r|pZ=2\u0000-Lv*z*qp*Q&~*+\u000bi\u001a0a\u001b\u0010y;t~3&\f㥞1jD\rּ|\u0016'lM6\u0003\u001bU7\u000b&F\u001bp?$\"'\u0000\u0014^d% `\u0013AqAsqe\b\u0015X\u0000bJ!E]\u0001\u0007\u0001 7(\\L]\u001aw\t\u0000\u0007\u0011گ\t_\r\u001fA7Y1\u001bݜ\rRԲtH)ä_bu-ArM-x?l1p\u0013P\u001f+\u00159\"{h2\u00004[n'CѤD\"hQ\u000fh`\\\u0003\u0005\u001c\b\u0019n\\B\u001e;*\u0015W\u000eSiDTp'%L⃘ZĪ[A-'6\u0003x@u\u0016Skce7\u0019\u0010\u000f\u0005\u001bS-\u0010!-$&[TEhXA\u0003C\u0004~ \b:AFc|a\u0003&]SYF?<#\u0000jO\b]@IaD,\b8XIU;\u000b\u0005Ë3\bGS\u000bɬūJ3\u0000BVd\u0006\fN')UJ;Z&\u0000@hok\u0017ָc\u001cjZ\u0007[$>\u0018#>K\u001coDDff\u0014\bꂸR&\u0010 B\u000bC\u0013d\u0005Ð\u0004\u0015\u0003)\u0003R\u0003G*\u0017N`\u0005\u0019A|nsl= s\u0002EA;0@vJYsJ4+\b\u000fPr\u0019sc\u001b\u000e\u0001j}\u0005\u001aϛ:t\u0014D,\b\b0\u00063R\u0015n ƕ\u0002DZ9\r\u001baN\u0001q\fb\u001bu\fⳑ\u000fbS13@EĊ\u001d!\u00078ȒS\u0004\u0019xabSĠC*A\u0016ώ\u0017+6ٝȀ1^@%\"AvB\u001dXH_-A)k`(S\b\u0005$\u0003A=1iRO!\u000eI:I^s\u0007\u0006IwBj)˩\u0012\u0017s\u0007\u0016E55cfsIxDc L3@>3k6v\u0014*\u0017E\tޕZP\u0004a)\u0012\u0002[4\u0000-\u0018%N\"a'\u0006\u000be\u000e\u001c[24\u000bJ'塐5R\u0001\u0018KgVDJ<&bf+Zжf \t\u000b\u0011ʎ\b[V@]FL!A78&\\\u0003փN00\u0010\u000b(\u00007\u0006\u0016S\nXO\u0004A.B\u0002b/7q?Ҥ2 \u0011\u0018;>Л\u0006+[(m\u001619\u0016\t\u0004!w%I@%Ip\r\u001bI\u0019Ad\u0017\u0010!\u0003@20^㳤SCc.|]XW^HSIh\r\"\u0001\u001e8\u0003t$V\u0012b\n*PX$\u0004Q [a\u0007-tOb\n@*K\u0006A\bs\u00042\n@Q\u0005Q'CT:{W:[pjt6j\u001bd 5D\u0004\u0005Ūp\u0004VdQ+\u0012\fOL&YP\u0002JpzMGƈ%\u0017&I1\u0016O\byu\u0018}5PΝnaOc0!|G虑&mxT\u000fp\fCs\u00104>nRܦ}$\u0011s\u001ap\teKE㠊\u0010\bѕ'q[nai!Z4F\u0002i5.\nGZ\u0001\u0016f`G1'WRty'\u0018\u00108\u001bD3}\u001d(y88C\"~5H.\u0000y\u000fCC\f&k\u001cT\u001at\u0012\u0001$\u001e+B$T'C&I>Ża9t\u0013\u0017\"f1\r}a`S団uF8}l-\u0000\u001fw'AP}2\"\u0015Ś;+@\u0018?5\u001aDt2\"D\u0011o2i\u000e\u0018ON|HTD\u0005E l\u0014\u0016\u0017ӎY8x8ߠ\u0011IEn-UN\"2\u000eG\u0006\u0016\u0006gѺ\"=\u0011| \u0012͉pN6|bLq\u001ak]Rˉ\u0011kS\u0001j\u0010\u0001)cRb1\f`H0ˌZ\u00182\u001b\\m\rTANf)p|\u001cf ́\u000e\u0001R\u0017{\u0013\u0004F\"\u0011PD\u0010\u000b\t%\u0003LH}hgء=ԒɃ\u0010\b\t86\u0010/c/4+\bWu`tH*:H B\b\fa\b\u0000D\u001c\u0003\u001c|+Or՚\u0000)b*[-\u000145h\u0016mg%\u0010 \u001dTH\u0011Kܗ,PB\u0000\u0018\u0016rzL'\u0001!\u0019!E(槎(,a\u0011xahk,^Jh1yT(헪8MÒ\bI@˼\u0001`\u0004\u00161w\u0019/h<ś~\u001cҁ=\u001d\u000eaOL\u0011t)i$R]=聹]^q\u0002}CS45\u0000\u001cNP2bk\u0015j32vrÎjȟ=t\n\u001c2tEDRGat-\u0002\u001bc)r9mk⠚it\r\u000e'\u001beU%\u0014T:[>\u001f5ܫcI@\u000fq$:SQ-\f#?LL\u000e4\bTlZM\u0000\u0004\r\n鸱qYBH\u001eȪ&>\r\u0014\u000e\u000b\u0015\u0006M4\u0018K@}\u0012j ݒaL\u001dPN\".\u0013%Ч\u001e@/9~*\u0004z\f\b\r\u0019 \t\u0004z\u0010UфtoB;\u0004ވRjt:\u0015G\fN\u000f^ >jxAayфEF9*<82 ZTu\t)\u0003@-1RdPC&\u00135NV*'\u0003d.̤Wh+omŋ/πşp\u0007\u001e\u0016~\u0016%-KZi\f0@1޿>\u0018x~}?Hl_ɰ_m^|?,\u0011ߟd\u0003c>B\u0005Bɡq\u0002GT2hadhN1kթD\u0004bL0&U\b:*\u0018oLPon'\u0010\\=\u001eغ?Q\u001aݟjY~\f\u001fܟ\u0001NԀv\u0004:\u0014|\u0004 \u001d\tL\u0010\u001eaFVPx'\u0010\u001b[3F\u0013uؘ#.;]:1\u0007\fW=p\u0013x7\u0003\"gs\tw*\u000b\u0014#\u001e\u0018׸x\u0012`F@! 0\u0001\u00023>Y\u0006,t2\u0004\rw$Zʃi4h\u0015mG\u0000`2+=Y/ܼj|~2K#qz:\"\u0012\u0000n\b\u0012gH\u001bS{lkǰ1'\u001ep{\u0002\u0006~\u001e u:\tX\u001ay/<\"{bd\u0000\u000b\u0006eKD\u0002Q\u000fQ.G\u0019T\u0000\u001a&G3\t'\b\rx;MiN\u001d]Fh^.PBB]6I{.\u0015H(kʥ\u0000݉*؋\b&OAC} !\u0016r8\u0004-\u0002ErOݒ ѓgeB'ŊHm8%qn/:\u001d\u0001\u00006~KÜ:U\u0003VXTSHX%mDm/iNp\u0006j\b\u001cL`X7q~Y`\u0003\u0003gQg4nUtXs\u0016Bi%8\u0016eF\u001c@Ou|ƹ0X5\u0003\\\u001c\\h\u0019r׀+PI\u0007~Y\u0004_2|y)iI/#̪\u0013\u0000Ȼ\u0018051\u00065Q\u000f~Vd`s~Y\u0004\u0001LT\u001cj\fHx\u0001~苓H[\u001ea(\u0002-\u0003umgʵb3I`ņ4V@\u001aU,.\f7\u0003t|W\u0016Q?\u0001'u8x/2R\u0006\u001e\u0011\u001c1َ'+g֎\u0002~\u000f\f \u000fN\u0019Zl\b\u000b\u0003a+B~p\u0014r(#6Q\u001ad\u0000qߚT`KSMBGrRIr\u0011IrI,|-\u000feH\u0018!\\'ht# q\u0017\u0013{l\f'AgЧ3\b-\u0006cC,\u0011­\u000b^\u001el\u001c\bH(LsH]u|\u001a$\t9+\u0010\u0011$hd#xN\u0003g\u0000D;\u0013qػB\u001c>w\u0007΀-p@Z\\=~Rъ\n\u000f@Λi-wS\u0019I\"Fh{\n\u0010OZ=QY!'i\u000e)'\u000b\u0013\f+qV\u0018:\u0006lI\u0002QK,\r\u0017a\"C n.q,1_̱=8dM-V]\u0012sKֻ\u000eE6w\u0001\u000fԛj7/\bnC+\u0014m!) ~kN7Tȍ~L$0xw[ӫz\f>\u001e\u0014UNI~ԧ\fF*O\u0006\u0006\"\u000e4Β-Β\u0011\t\"\"%w\u001efd W0\u001d\u0006\u0006ݎ@j\r\u0017\n\u0013D\f0Re^C'\u0003M\bIE(r\u0019\u0005\u0007HG\t\u0019nRJ%[\u001aQ\"l*\u0001⤾ĴhJyGp\u001cs\u0006X\n|uf\u001a\fB\rPB%$\b<5\\\u0017>I\u001d*L\u0001K;)JUG\f&:\u0010T(\u0007w8\rDI\u001c\\j\u0019U>\u0001a2Sn-DqP\u0012\u0003\u0013B'mS\u0014JfF\b!ѫ\"\t\u0017\u0005M\u0010F(#DFCPH[!\u0003\u0019\u001dS`E\u0014]\b\u0002CɮA\u0016\u000f\u0014'e\u0007\u0015\u0018WriH\u0014סhP\u000f\u0003#%\u0010R,\u0015\u001a_R\"P>\u0010\u0015\u0015D씑tO\u0002[Q퍔E4R\u0017\u000f:\u0019\b\u000bV8d:@^<^B3E%\u0019MQoATL\u001a\u000ej$\u00047*UN4\u001c\u000e,Ƕ\u0002\u001e\tX#\u0006'o\u0012\t\u0003R\bH\u0006\u0018LȢ H\f5І\b \u001azH$\u000fKuJ\u001a\u000ePk@±g2F6\u0005JmL\u0007I\u00103\u0000*>\u0019\u000f\u00141\u001e&=T\u0007\rn-o؀\u0001\u0000KHxВ\u0000HR\b<\u0011poB\u0012IH!T\u0001n,\r!]b\u0004يȃ\u0000$4^w]6\u0014vP\u0006!y\u0014\b+S\u0016\u0015V\u0017\u0007Ē\t]DV\u001cI@KV\u0002\fVk\")xJ\u0006Y\\-Nx;!\u0004t켬\u0014хTw3=3\u000fpL#h2@k!o\u0006\n\u001d\u00149W3\u0016\n6`$!Rg}\u0006\"'_\u0006\u001feBWO\u0010\u000f\u001e\u0015jMUX#Td)m$%AЎHl\u001d\u001bh)Be2^1k\u0006\u001dz91&\u0003\b)iL\u0002gӹQ@JJ\u0014i،Ӯ\u0018K\u0006E/\u0010\".Yy9@o*y\u000e+gQL\t\u0011Ii\u001a\u000bO\u000eyn\u0013>\r-Ҿ\u0019\u001b@C[$\n nr\u0013-]\u0016'\u0013 \u0004\u0002#=\b\u00016E\u001b\u0002T'\u001a4\nW\u0019\"b\u0005=\u0012=;c4@@@?\u001a@O2@_\u001aS\u0007\u000b\u0002\t)\u0003|\u0005\u00042&<)ܴzi\u0012M\u0011\u0019Q\u0014\u0002\u0018'*@\u0012J.jKUvUv\nJ_ū6x\u000f\u0015\u0016\u0016\u0010QZ|\u00068\u0003`\u0019\u0006ŗPsP-4Z\u0016`i\u0016_\u000e,ޕ\\X\bX<}->[\ti{Iķ.n\u0012uf\u0016f\u001f\u0019*[_\u0017S?>(\u0011\n\u00145_P&\u0006\u0019T昮\u0019akFFd%\u0005j\u001ehGٮqz\u0019\u0013}P3i\u0002+%\u0018\u00136+@\u0013~d\bP\u0018\u0005.MJ\u000b@?`\u000f1'+͉\nLT6\u0001D}^\u001bRtU0\u0002!1c$DDf\u0010\f@-6n\u0013fS]Z\u0006\u0002)4N\u0000\u0014~J\u001c=\u0014E.\u0003\u0005\f\u0010\u0014U\u0011m\u0000\u0011lRprOj`ibYF\u0001\b)1A!Sa'TOQA\u001b\u001aG\u0017V90ce\u0002pw\u0015t\u0019`.E?Kʼn\tf\u001f\u0006G\u0004I)z\f\u0012\u00124\u000bP)L `6n(5ӛ򠷼0[\u0006@]\u0018%\"s\u001eNT\u001c\u0007w\u0004\"Jǥ\u0004dX%\u001bE B1\u001084\u0001h#j\u001bM\u00053z\u00169 \u001f\u000b4_*LP\u000euR\u000ebH\u0005i=0\u001c\u000e\u000b\u0010[un !ŇQ#\u0013\u001bHI\u0006(Rw'R-b@\u0004h\u0012\u001a1\u0010\u001a1hF,cdV\\Zd\n$%ّXs3|\u0013)Pd[>4uH3@GA\\Jo\u001dUlA%/\u001b(DA=%\u001cP!A[\u0007G\"\u0017-$\\3AILȑ\u00062!7E*\"3@5ܲ7 '@0\rw\u0001=,*\u000bp\u0018R#|*듹\u0015ŵ0k(\u0010\u0019\u0019\u001ah%%&\u001e\u0019;ǃ]%YT\u0018\u0002\u0007mj,dpN,6\u001a9z`28\b<\u0012\rF]hDdX\u0015!|آ\u0011t\fJ\u0018\f:\u001d\u0003Z\u001fs\u001fT$>(A|\f\u0004}iSj΂69\u00016NC,v}Mvd\u0015\u000f\u001d:,\u00148\bH\u0013\u001dw6\u0001.\u001d5ߓ%\u000eCf7@\u0014.J-\u000ec\u0007>CuXN\u001a\u0007\u0005v5Ev\u0015e\u0018UbQ1KI1j\u0006Ю\u0006(fbzك\tQsZ9n!&;H`m\u001b\u0004峉[\rFF@h3YF8\b\u0013x,ՊS \u0016\rQ]\u0015b1T w3#ur\u0019E\u0011X0bp>`OMѧ\b;\"8:/+^k\u00126\u0015\u0001-gSm,sWaN_\u0004+.\u0000\fil*\u000b\u0005}hh8Ά싆d\u000f\r\n\u0004>\f:-d(&\u001f~舒\"B1\u0017\u0019BR]0U\t\"\u0001R*g#R\u0016\buK\bu?-l]r?ux)z\u0019y\u000b\nZr\r2I)3Aƙ\u001a?\u0018T\u0001\u000bQAsgM\u0017ʆɘ\u000f\n\u0013v\u001a@,H劐LX6`R\u000bL\u0006\u001cQKQ\u0018\u0001N!>!\\Q!N!<*7\u001c[!\u0001\u000f\u0003\u001ajA`[[Y&\u0017\u0018̊5p#jF9-&JY{Hy\u0017z\u0010*M\u001db5#pDP!g\u001au {\u001f-UDtP@\u0000[\u0000X\u0002\u001dPFCb_(`%ժCn\tA\b2\u0011\u0014>^# gq+Qe\u0003'DDsd\u00102J\u0013F<7l\neV41ʊ\b=\u0006\u00065\u00164\u0012,a'Jgo\u0011KEr Et\u000e5@F/1e\u0000^[O+2\nV͙e\\e3rVk\\d\u0013k\f6S%%6\u0017IK\u001bY,0\n`#D#\n\u0018.U\"H0\u0016E\u0006\rB2\u0005\u0006a]1'\"\f\\%P[&\u0017\bs\u00198fG\"Xc͚U]Ξ\u0005\u000f\u0016\u001f%G 5g;iО6\t/\u001eFƁj\u000b;;X[u\u0015$}x\u0003H*B;Dc\b\u0017R\u001a!\u0006;0$\b&\fT oA)(\u000e\u0000cAFoatoJB;J4?;Jt(hhKt'\u0014\u0004\u001e\u0002\u0012k\u0010{!\u001f\u0003. \n|ێA\u00165d\u00006t`\u000f)j F[\u001e%]\u0004.na\bfm/2fL\u0013k8nC`\u0017\u0012\u0018|R2$\u001cb\u0004\u00048,T/ռF,\u0019`Dyv\r*hvTp2\u0010ИPHĢt\b\u001dvgHl\u0002(\t\u0010m[\b\u001c|\u000bӴ5vi;#\u0003VaB-Z\u0015;$>}8\u0011iA\u0018\u0019@lOҒPlC\u0011%00v~\u001a`;\u001cϸ~<*\f:ft}, \u0015ƑZ\u0001X37R113=32\u00120nܘRFЈ+\u000f.`'ң4(tD\u001e!\u0019O\rF(!\u0013yN$\u0003$z~]\f\u0010*z)\tjaYZ2mϊФ\"&-#\u001a<\u0002B/&[\u001dX^~Z\u001d\u0019(G?kGzB=E܋\fs\"~ T\\\u0005'\u0011lFbZ\u0004\t(\u0004(\u001cAXF]ֲhu\u001a\u0002+a\u0003fXNC!9K\rP\u0001\u0002?\u0011m\u001aEb\"\u0005pENt\u0004\u000b,\u00051\u0015!!0@CE06V\u0014DJ}\n\fjL(f^)\u0019\u0000!JPW\u000bK:YP\b\"R\fʝD%2~0a\u0010\u0019-\u0002\u001ctS\u0004\bE7\"[ct:fj%!L\tY\u00003@X2\u0013eZ&#\u001d'ߨ8/\u000f%]j\b1\u0014\u0014\t\u001f\f/EM\u001fMJ\u0018M\r6I(dt;\u0011Ϻz\u001aV\u001c\u0010'T(f7h\u0004\u000fgb\u001f\u0005Jgַ\b\u000e՗\u001e'rrz!gB\fe^ziD\u0016]\u001b\u0017\rM6\u0002BQ1\"CZ\fzÜ'LX|T\u001e\u0004\".Ou\u001b:0\u001epIبLDB\u0015 *\u0003ФBֳBևٗÂ,TLwQAY]xtk1aqԳp\u0014M\u0018A\n\u0016\u0003\ni\u000eeYww4T\u001bh\u0017\t\n\u000fų&OROGX\"\u00033T9<#H\u000f!\u001f_\u000f\u001c\u00036>\u0010\u0000k\u0014\u0016a9nrӺ\u0001T\u0012\u001eP22\u0007\u0005HB\u0010&,m#[W9ZM@\u0003ebY=z:WzqR%*PD\f\na>)\u0006U *lx$Wo`>^5GQ\u0014W*Wp\u0002\u0007\u0011'4\u001bɿ1\u0018^2τ\u0001-d^MQq&ҩr*\u0012\u0007&\n\u0014PL\u001eܐ\"xO\u0015c\u0014\u0005\u0015\u000b\u0011mT@X33«T6Ѓ!_6@\u001bNPzW/XW\u0001{h^7\u0002}\tG\u001c\u0010Rm\\U\u0017\u001d\u0014K:)\u001eS\u001bH'0C?\u0003 D)\u0003\u0002%\u001c\bܡ@(\u0018DÔmJl\u0005\u00156/Hj\u0013\u0013\u0012TGب\u0016_\u0016/c\u0016߆N-tZ|Z|\u000b\u0000%Kk\u0006#{'Y~@`\u000fT@R\\U\u001f'*fZ\u0015Ǜ\u0012ܺbgNhn{jn\u0010\u0017qrns?hpUŏ\u0004C>C=x\u0017\u0015\u0016\u00168-\u001e?Z`~os9\fI@\u000f\u0004\u0018\u000bl*,%\n^ῆTw\u0002\u0015)((\u0011$1]:$32@>\u0019 2\u0002\u000e\u0010\u0018\tm\u0010J\u0013c\u0006=\tr?}$#*VJA+R:0\u0019\bCƌT\u001f: *P ,\u0018\u0001h\u0006/\u0003^\u0007x\nxJgS߉\b\u001bq\u001ai\u000eX]k)mTko\u001eSJ4]LQZ!E:\u001c&-\t\u0000&J%F\u0014~\u000btP\u0007-RI\u0005hrю,H\bpQG#\u0003ua\u001ae\u001a\u0002o\r\u001d\u0013\u001c-\u0003(>͇̅cA܍q:\u0005R\u00198\u000eGPУK \u0013$~b\u0016Qn\u0011[3\"\u0004\u001c\u0016<\u0018Iߊ\u0001\"+\b;XFn-\u000f#YL\u001a<䢅LI/3B\u0005.Kۗ\u0019 Q馃`θ,\u001b))¡q|G\r\u0004\u001e:\u001b\u001b\"X{q\\*CBF]ZR\b\b*Q6\u001fF n\\\r\u000e1\u0010\u0005~\rMWq\f!\bz/^\u001fh_{A\n0[H\u0007er_)\u000ftv\u0018\u0002\u0014CXWj\u000b~\nVIf]\u0005\u000b[\u0012\u00186\u0003t\u0002u\u0003\u0003}Q0 YV\b*^K\u0017'כ\u0016aP@k\r\u001e\u0010o\tb%\u0007\u0005\u000fA\\^\u0011\u0014%̏Hg\u0006\u0003\u0013\u0002m`?n\u000b(H\u000eՓ\u0004&[+zE\u0007\u001ePoѷ0arS~zEF\u0004s\u001bU\u0018FfA6D \u0003-dbP\u00112=B:\\،̑\u0019k\u0007\u0013mJ\u0011lII3IO٩\u000e۩\u0017Uʨ+il\u0006pkp0.9\u0016P\r(x!\u001c0>-N\u0006O\u001d=ȼCe٭%\u000e\u001cSUcAgMlh\"\u001d|O5 $ AY<2\u0001Hy\f{`Y7²\u0010\u0012\n,\u0002,\u0005v,ey(7/Q\u0011l@ɏ648Y\u0000d\u0003\u0012\u0019\b[Z_;GdP}Xf\u0016C\u0012<\u0012yd`LlRE\u0013HiO!dw\u00166\u001c-z\u0007\u0000|[\nƢ4U,]\\TfY\u001dV\u0004\u0001[G(MpA\\`$L{*\fcJP\r\u0016uP,lYb(\u0019H\u0010a($Pdd\u0000GȀ){Cd\u000e0>|%\u0005Q\u0011˝\u0005ő0\u0015oo#P``Y\u0011ŋ\u001eVW3\u001d\u0007XInAq\u0006Yx0`uVeLHEx\u0004\u001b?`\nR$\u0005\b\u001bx\u0018?s$EHF+\u0001ã!UX\b\u0001S\u0006\b[HA\u0000ӟ ?A!0\u000259\u0002\u0010b\u001e=d\be\u0004\u0006Ug\r*\u0006J;\u001cXJHjE}c=h{N\u000193\u0001V25#6\u0011PLQ5{\u0019\u0007\u00040AzQ6\t%\f\b+l\u001cTBZ!B\u0011aP19S09\u0003t\u0018\u0013\u001b\t&\u001f^?\u000fa\u000fJ]5w\u0012\u0013mqH\u0004Ȧ\u0015\u0019\n\u0007D<\t289\u0013\u0002D;7#yJy\u001fQ\u0001\u0018H\u00010˥ACdF$NQxlXY񃱲\u0007W\u0018\fB8D2@\u0018tv\u001eK}j2{N0\u0005\u0001\t!\f\tp[Zم\u0014`n\u0004\u001bf@CHQg!\u000e\u0014FY\u000e^ctQjL|֔t\b\u0015\u0006\u0006fSx\u0012I%\u00110)/3ۓҤN'\u001b*.e\u0002D\u001f h,X}\bG\u00156\u001b\u00142\u000fx\u001e\f<@T\u0017a\u0001X\u0011'4LE6Ъ;TDL\u0001g\u001c\u0002\u0016ΗX$\u0012ʄ~Z\t*U\u0013f\u001c۱.v9\u0010;֦k$\"d\u0000\u0007)<\u000f)@sŮЂO.\n~7!\"ICn\u0010\t#\u0015\u0005\u0003_+zkג!\u001b\u0000[\n\u0003G*Y%Q srx\u001b\u0011W:'\u001cE\u001c\u0000f}s\u000f9v\u0016p.\n\u0013\nƑ\u0004dJ!b\u0010u\u0010C\u0006ؘ\u001a\rD\u0005Q$tsP0\u0014lgq\u0010mFa+\u0000ch\u001f+֞tR\u000f\u0012b\t\u001eEL,Ą6+\\3\n\u00194T)ԁGl=7е>\u0003\bܡBeUrW40㈂\u0000wύ$2h8Z0Df\u0007EE֌G07\u0018\u001b\u001c\u0019Qc\u0013\u0001^FDQŞ|g\u0004\"\u001cuGP\u0014\u001bDŽ\u0000:)`@y)}c;\u0001hZ. \u0006rUC\fCFeDT!\u0003(4q5\u0013\u0010\u0012P\"x\r\ncPX8\u000b\u0002Ãz\f\u001a#)ku8\u0018PJ`tu\u001c]Ѷ\u0017\u001aax٨$V'5O\u0006Xݚ\b\u0014\u0004J1n}Z2\u0002\f:\u0011\u0010g\u0001%!A&>\u0006pd\u0006Gњ\u0012{A\u0002&iitg\u0000\u0000qt\u0012Ȅ\"\f}?\t\u0003n?']\u0015AD[Ьcb|\u000bYU\u0003:\u0014\n\\[ߕ}֯^-2ʶ^-M\u0017 YȒfL\na@!6ƺ\u0002j莭䪏@`pɆ \u001dX`\u0016d\u0002ba\u001ct\b*ae\u0000t\u0000Sۂ\bj\u0013\u0016\u0003qMJ\rrUg֏]one4ՀA7'qOL:2rd?5\u001eGa\u0002:\u0000\u0011'\u00120MNo\n\u001ajғR+)Q\u0001W0X&\b\t͈\u00144r?\u001apV\u001b`#R9b[sgS>,Zϱ\u0017{\u0001z!SG|HM]K\"\u0003DTwdO8\u0011%&pNLԜ\u0010S\u0005֢t)R\u0000f2RB]$\u0006#H\b6\fr;[?s|0=(!A\u0017иW~\u0013yY\u0001l\fD\u000b'\u0019'\u0015\u0017dd\u0019\u0002U\u0002fQ4\u0019\u000fnHЋ1.Sf$bh\u001c\n'\u0010j\u001bPU8Ez&W\u0000ewD\u0015\f\u0016t)ʖ[/P?-{\u001c#뷌\u0007MEI\u0002B'JT98,+3.)\u0014Gld\u0003\u00162\n\fi\n\nF3ԃ;\u0002\u001cpDly\t\u001bbs\u0011D1\"ΊH Hi\u0001Ri}\u0001\u000fi\u0013ZO\u0012HY\u0001[c7۝H[\u0007s(;\u0013=1Բa=\t\u0007mg.H\u0007Ũ=y\f[,\u0004HnaP\u0006pA'BF$\u0017({7\u0016ROHMJ$\u0007aex\u0006\u0016\u000e*ʨzFj}MZbHY?2\u0016\u000e\u0019\u000f\u0000O\ns\u000e\u0010߶SӮ',\u000bxh15\b\u001e\u0014YދXő\u0002\u0018A\f\b\u00025B\u001dF'6\"g-]\u001e/e\u0013^aM M4g$=UU\u0004\u001c&\u00021U2DJp*U5VYe\u0018'M\u0011\u0015\u001e3\u0004x0bw\u0010]}\u0006sI(@zԘk˜N,\u0003<\u0012W%Z\u0013LT\u0007T\n\u000e)**QU:(n\u0005\u0019\u0001\fy;\u0016\u0006^\u00076/ᓫϐU\u001a\u001b&,.&guCt[_\u0002ˢL2Cb\u001e\u0017A锈\t\u001d\u0001?)XqTeVU\u0019*\u000e“\"nnnmo@t\u001fȈ@b@\u000fz.\u0002\f\\~:>\u00038 \u0003տ՗\u000fՃu}]7\u0002҇\u0007g\u0013S\u000fG6\u001eb\u0014Ye³\bf\u0015p\u000b?֝_-3\u0000*=h^c~_i~~I/\u0005^{\u0005z.\u0005^e\u0003}7\u0004z\u0012\u0017'\u0013\u0002Kw]}ȶ\u0002}u\u00026J\u0003}\u0006p\u0001ur|ʶz\u0010^̊Q\u0010-\u001a~/(\u0017c-{'\nt\no\u001b\f\u0016/!o\u0002U_{e{\nA\f\tn\u0010\u0007\u0019<Ыu\u001e˸\u0013A\u0012\u001d9\u0015Ÿb/Rt,3B_? \u001db\u000b=\u0010\f\u0005hd\\@h\u0017Gt7L%q\u0017P*|M:\u000fALM{\u0017\u0013ظ'0H?\b\f\u0001\nR\u0015}>L\u0007\u001ci\u0012B4@\u00127\u0019\u0001,exd6\"C\u0019Pq3,’qt4~meW\u001aW\u0000\u001fx\u001d\u001fc\u0005[\t\u001cD\u0015EH*F\u0011PaF˼\\csR2+\"DascU\nx#\u0003\n0ͭ\\(Ks\u0006\u001esBuu\u000f宯pZd=\u0006\u0006Կ{j\u0003bn!\u001cis\u0010G\u000b\u001faHi%\\\f\u001f\u0014S\u0016\"'G\u001fh1R;Cqփ㾌|\u0014VVhP \u0006е\u001eey Y6P\u0010\u0013mPP\u0019bfK`\u0006A2\u0004eO\"d^Q\u0004\u0011hot͈l\u0002IWX)89,z'&\u0019ܳu $Rɖ\u0015bf\u000bx2@\f4jl\"5\u000bj5*(m`\u001f\u0016\u0012&aiSI\u0017e\u0011\u0000\u0004ن\u000bϥ;F-\u0015(\u000fRdD2ZNo\u0016ډp\u00191H{ʞ\u0011pDF\u0007R!\u0004].PĦ\u0000\u00198zQ\u000bJ\u0014!\u0011\r\u0005-\n(2|+:ץ#D\"8;\\J\\QX1 x29\u0003R`\u0005TA kf9H\t$HQ{4(h&CD\u001f\u0018\u0002P0Tb\u001eƪ\u0001a\u000e\u0013]=Ό\b{\u0014\u0014IUQ5Sē\u00010ӑNq\u0016\f\u0006\u0016\u0018,0ذEX`pĂA=X\u0003\u0016Vv(Z\u0013%\u0002Oâڤ_B(E7'\\\fpi-$?\u0010\u0004P 3E$y\n\u0019.$|oJ{eEzΪ|\f\"p~s@γ9.\f@\u0005\u001edh\u000f2\u000e2;B\u0004l30\u0007\u001a:\u00064K\u0006Uyl\n\u0006s0`\u0011x\u000f\u0004EL\n}\u0012,\u0016!i\u001dD!Ǚ\nQ9\u0007$\u0003|\u0019U. \u0016\tU\u001b\u0019\\\u00140~X[e\bhD\u0015\u0005\u0001f\u0011\u000b9,\baA\u0011p\u0011u\u001c2v\u0006@7W\u0000O\u000f.\fl0&\u0000XN\rk,\u0015\u0017\u0002˳L\u0003b\u0007\u0015:8)\"-G(\u0015[2$\\AsX͹r`f^M3[OXqM\u0013Jۖ\u001f\u0014.5\nh4\u0006hWc'O]\u0018l\f^7ǐµ\u0013\u001bZ)u@=31Bi\u0010\n\u000fz\u0016\u0019@\t\tJ \u000fƫ(A\n%\rnb\u0016t=JH\bg-ހg6g\u0014HZ&xWp٧[_]vg\u0015j7z\b{{oM.\"\u0003xZV3\u000fSOb\u0010f\u001d%\rRT\u00101\btC2U]IB!\u000e@\u0018\u0014\";pE\u0014\u0001@m4px1\b!B\u0005K^?O\u0005\u0013\u0006\u0012\u0016΢\",\u001aEaS\u0011ã묇D@\u001db\u0013^Bd\u0000W\u0012cw(8sY\u0004Trp{t[9Ǧқt\u000bhBD \u001c{3I\u001cKVEݕiQf\f'\u000e'IFHM\u001e\u0011?C \u00007~BQC\u001dB\u0001Ex\u001f\t\u0003\u0001\n$ĄH$\u0010)*\b7-:Y-\b)饡q\\J\u001e<+ǪQaB2@\bALc`O(.W\u001a\u0010U{\u000f\t\u0013&\u00055\u0013OZJ\u0013\"x\u0003c&;Tu7zlѵUL(a1QahU\"\u0003}jPۣ0Yb\u0017\u001b#b\f\u0003\u000fp̅L}n+#\u001cx`Kz\u0011#KIJ\nQf\u0011We/px\u000b'&\u001eA0N\f [\f[L)bz\u0002zķޜZo\u0015\u001b\u0000\u0012\f\u0004HD3\u0012\f \u0003JG(E\\[£P\u001fzzd\u0001\t&-IK@\u000f\u001a\"!\u0016$\u001b\u0013&Fd@INJe$\u0000KG\u0018\n}\u00015y+9Ȣ\u00049\u001cbZ\u001f:<׫Xay\u0006H(\u0017u0\u0014\baA)\u0012\u000fM?F:fG\u0011\u0010ރ\u0004BD\n:E#u\u0002=qw\u0015WW6sF\u0019@Շ\"HnMDϜc{Ai\u0014-T\u0019\u0000)\u0019J~>=\u0014l#EFH^\u000e\u0005\u0000#\u0019FuH4>`'H2\u001f+\n\u0005Ұ\u0015F+xc-\u0003^Ko\u00074I\r3\u001cj4\u00116\u0016\u001a\u0019D\u0011Tɐ\"=I،H\u0001 \u0011\r\u001fe\u001czBk}2ޱѴɃ4\u0013\\&\u0017\u0014|+\u0005d-\u001aAYP\u001eq@.s\u001d\u001c\u001ea\u0010\u000e\f``0q25$Rkbgް=\u001fsH\u000f;=Xk%V\u0006G4:a0$ͲLVd<\u000e'\u001bF\u0017*G\u001d֗%\u0019 \"\t\u001f\u0016\u0006GY\"\nztrgVn/S\u0007Nsy_Fs\u0002S.\u0011p(;qTHGV\u000f\u000f\u0019\u00147\u001cBi\u00032@\u0001i$TJ+H?\n=D\u001eix\u0001:í{֟I֓\u000fOP\u001aBBl2\u0016iv\u000e6@Ų\u0000/cq\u0006(s\t\u0006gU\tP\u001cŐxB\u0018Q\u0010Qʖ\u001b=+3J\u0001F!\u0012,J)ceOg@]\u0018eT\u000e\u00175_qs\u0013\u0019!ZNHYh֓(\u0003\u001b2mgwdQ=pXByȜ!d午UQ8\t$\u0010ZH|I5'\f\u0000\u0014}i\u0013\u0010eLf;N\tlDQv((S\u0002\u0015!R\u0004w>I{ zK+\r\u0004h1a}\u0006T8DE\u0016F#\u0003za=4y_Z\u0014Xt.\u001e3(\u0011\u0004q\u0019J#eT)I\u0015I\tP!\u0016\u000f\u0016\u0017\u0015*t;\u0000\"\u0001Wn9L$\u0001@Ҏ\u0015ܙ&\u001d\u0012p7Z\u0011]fG–hqqCaI\"!KmWgXň\u0000\u0010\u0011\u0001\u0014%\u000e(6:1V\u001a7~-\u000fr$H\u0015\u0014\"3IJچrOϔ(Tt\u0000M$eP\b*\u0016\u001ec,g\u000e­\u0002'\u0014\u000bWu\u00041\"cD\fPE'քx8c\f8n(8\u0002IR\tF\u001dBdKy\f\nU4\b\u0001\u001a|\u0003-tw5A\u001fm$O(\u0003,]mD\u001bN\u001aa\u0016\u0010\u0004!\u0012#C}!REDR+$!@OHĞ\u0001lb1\fa\u0003AZg0\u0014Bet\"·=\u0003SʇRO>bsQ\u0003\u0010\by18^\u0011|ƃ.J\u001cAcdG|\u001b2@\rE\u000eJ@\b|hCM\u0016ͮLئ&#=\u0010\u001flx4&wz4Όҧ#O\u0011Pydt\n:~\u001a-4pst\u00124\u0003\\LWEk%]7\\Z2du}\u0018\u00027\u0012\"/AR1h.\u0006)\tؠ\u0014J=:\f\u0006v/uDY.\u000b\u0006~v\u0006~fDdrnKr\u001eQUKB!M\u000f\u001eS$\u001d&UO1P\nn~&ɚ \"\u0011\u000bb\u0018\u000emAb7@e\u0003B\n\b2$#q\u0006P\u001c)BI&?\tzr`s=2Hby\u0014Iv\u0014IMAě2VH*A>\u00055\u0001>_\u0001z@Jtesc\u0000QZͩdW`K-bvhu|\u001c\u001a\u0011^\u000f\u0018w+\"*5J\\b\u0016}⛰x.a\u0013\u0004;\u0005Th82@\u0004&\u0002\u001eH8\u000f\u0005ҵ\u0014t\u0016ʑc^1`/#T:=ۧs\u0017\\ڸ&Ax\u0006j\u0010z\u0000g\u0016[`\u001d\u000b\u0004\"\u000b8d\u0002\u0012cT!K\fi`X\u0012?(fj^Ż7Cz\u0013.z#\u001e\u0013\fLʝMĖ&bU,c \u0019fT<-vu[j\u0005w\u00137\u0002\tsc[’\u0019Z`|*\u0013AI\u0000\f;HZ\u0015RCFus\u0010Fy\u000b\u0015\b\u0019`jj\u0010\u0014Xj=z%K6\nt\u0000L\u001cˠcg{ѝi_{0b^\u0015e`Ȱ*\u0016Q\u0002A$\u0011(\u000e\u0002\u001fЌP{&\u0000\u0006\u000f\u0016d\u0000R\b\u0003+\u0010pU\u0001`7>\u001b\u001e\u0016)I\u0003\u0007S\u0010膇S\n\u001fD&Cp4,-A]:\u0011.EPeE\u0002\u0014]K\u0016\u0019`ЮX{:R\\\u001a`x\u0018ڹ\u0001\u001f\"(DC\f%Fuجa$$V\u0012\u0003G\tA\u0006ZM\u0007ӂ\u0002\u000fЉ\u001fv¨C4\u0006\u0001lGK\u000f{O&+>s(20\u0000/Z܄_X<8\u0005\u0014CBϊajlJ$3KQ>\u0011\b\u0001\u001f\u000b\u001f˔w\u00121/\u000b^Bf\u0001D\f\u000b\u00019|AtRh(슂4-Efԩ\u000b\r\u0019v6\u0014ԨI&3\u0017l\u0014|\b0\u001c!\u001f\u00193؝l=P5zo\u0007hHJ\u0016\u0010\u0012ǑO\"\u001aK(gO\u001cdS\u000e^\u0010\u00012#X>D3\u0019iQ\u0000Q\u0019\u0013:Fyg(\u0018\r\"Q;$[q^\u0000\\%\u0012xb'vꓴ\u001b\u0014\u0013<(1+U\u0018U\u0006Y2@;\u0017TU!VjdP8S\f\u0006\"MIw\u000b{$\u0011ctZVt\"\u0014J\u0006'TdFj\u0001x)3dV<\u001e>d\u000ea\b \u000bD\\Uv\u0005USDܪu\u0010T8#\u0016\u0011FԦ\f1f*\u0007#WGs\b\u0015ټ#TJ\u0019 :t)\u0016\u0010a\\\u001cdQ8E\u0011:\u0017[wƚX3kW\u0006K}\u0012\t\r(6\u0019r1;`ԡ>\u0013Y\u001a\u0010cM\\\"l E\u0012\u0018`S)%# ݨ\u0000Khb05nz7\u0017\u001cr\u0018m\u0014mщCi=1sbXT\u001aP2͡ND\u0019I\u0014\u0002'CKJy*aIkOKb< de\b\u0007\u0005+H17B̯\u0010oehg\u0000U6?noz7!*%\b\n\u0002w\u001cTs\t\b\u0014)^هdu'AX^l0\u0017_l򯫢\u0006^\f\u0000\u001aR~g)Q)⫔4ϾB\u0001\u001b-?o~Ou_G_D~\u000fa\u001aiH9Tb2W\u0006x+wxzNVfjZ\u000bhSi\u0015\u0001P/\u0018\u0017VE'@K߀O7&fS(\u001fA7$c$\u00068%\u001a=X#WiV'!Dwh\u0003o*ʌ\nq\b\u0011sh18F\u0004\u001d\u000bO=F\u001fyɈ0b\u001fX\u0002?z\u0005C\u0018t\u0006P7Pg\u0018\u0017\u001c\u0018?ljOF\u0011;#~'$T7Ŀ)QM'Iw\u0012鈟Gto\u0007/Q\u0007\u0000\u0007!ɰ\f/RUڥ2̝y\u00115)\u0013*g\u00186\u0005c\u000eweW]Μ\u0017J5@zAM\u0016 0jVq+2Y,vCs;J%\u0016\u0001/ \u0003l%+\u0012Lc)ș\u0014鰐S!ȭ\u001b>Oi#OzOKPZS\u0011dgv\u0015`Ƒcr:\u0006 _O*H\u001a\"0 \u0016BFdI(05\u0003#ƴnZ?Ŵ>Bdi\u0001`ObjhlQ\fz229q\u0013]ݽw\u000bS\bӼ02énd\u0005\u001eBl\t0\u0013U&\u0019IJ2\u0014((A\u0003%).d$1'ЃoD\"\u0001;R\u001a㎸t\u0012\u001cӡ%ܦC[vJv\u0004\"A\u0003@mAW\u0015/}\u0000|aQ!Ny3L'\u0019\u0005\u001b\u00001{Nm`N7~9\u0012Wɖ\u0004%s1W@>M quVMNU;=\u00034\fP\u001aC\"/\u0012\u0014v\u0019E֯Y\u0004-y{6\u0019N\u000b\u001cz@E(d(\u0002`Ɨ\u0012N_|r\b·3@!a\fV\u001a=1XŸ53Q \nV\u0011]\u001ax&\u0005ӫ;$JQ\t$\f\\\u000e\u001e\u0014Q})85\u000bD @\u0001\u0007?\u0011(+KP\u0019,\u00018Z\t\u0018:\u0010ybƀa%Q&\b!\u0011Ah\u0015G׮@V܊SIO\u000bYf\u00172@˳Pr\u001aX4W\u001eAם-`t@.a9)<ֆ1I\u001d28.q\u001cdf1`VҀ\u0010\u001az\u0019Tep:\u0003|ǪCpM\b\u001e\rCto`l?T p\u0010\u001a\u0005z27\f\t8jpp\u0018\u0019\u0001\u0005DP&(ya֡ۈ!#\u0005\u0002\f\u001bώ\u0012]NO! \r8\f8-3*\u001dz:gE\u00045[K{MڛZeZJ|AaCnNxELx\u0006\u0014!!\u0003A\rA\u0004|v]\u0002V\u0002ܼxs\u0011PQ]|}E\u0018QE'pMȁ#?v86\u000b\f[\u0010\u0019He읠M(Φ\u0012.0a\u0003\"ïT*~\u000eȪ\b\"\u0007ѹ=\u0004&2\tʫ\u0019(tv\u000e,\u0018(t$\b#n]\u001c\rՓ\f@v]\u00116\u001c\u001c]\u001ds^xXJ\r:;\u001d\u001e5\bbQ-~\u0012c\f\u0015\u000fpx\u0018\u000fqp7\u001b k\t$2\u0000yA\u0007P({\u0013,X\u0002zP\t.aZc\b#TFL\u001a\u00181d@tH0pO)\u0006Q)J$\rt9y\u0018\u0015,\u0015iڌV(\u0003hPTX\u0005\t\b$$J\u0014*\rب\"s\"ZF\r\u0018@6575\\\u001e\u0018\u001a'\"\u001c\u001c\u0003>P\u0000Sf렓EhB\u000eJD\u000f\u0012HMm'\fa\u0011|)Z$ЏѤ\fL𜦖Fu0\tJ҆J\u001b\r\u001bC752\u0006B9\u0018坔D8,\u001d\b|\\4];d]ȉȈ^G\u0012FE+R\u0013m0QP=b\raɰ\u00012y[͞\u0001\u0014g\u0018N4\u001c-#-\u00031MTg%MsrA؁FC劰6p%bx\u0012\f\u0001'd\u0007J\u0014\u00050Q\u000e\u001f؁{T3\u000ea9\fxy9sYVjƈ)lմ\u000fA[\t\u0001)\u0010@#z:X\u000bfVdGjң9\u0014E0Q\u0004\u0015qQ1mhT\u001bd\t\u001a~QΥ\u000e2I4\f2\u0015\u0010ZHFWА\u0012M\u0004\f\u0018qR͘\b}t6&!s\u0006+aIZ&bt\u0002\u0013µg^\u0003͎9,\u001a\u0006ԷfL\u0006\u0007+csk%\u0003L&(x͘&Χh\u000b#0!R5\bDjhND\u0019\u0012YH\rKP{\toSI&\u000e*\u0003mgV0c!\u001d\f<\u0010v68cvBf=PF\u0018“wZYՠBCd\u00142*9Dh哌Ƽ@}IdOK$60\u001ed J\u0011)U\u0015VY唀\f\u0000Oq\u0003?+\"\u001a[D+zG*\u0012Ώ>N':E\bp-IQPJS=@ C(vuvP)kTASe\u000fUVuIx&\u0004~eqE\u001f7ܯ\r\b\u0005k\"\u0015\f=\u0006|_h(S_)Y\u0014h\t-c\u0018\u0011\u0006-\bY\u0000\r'm!$\f)y-d6m@\f[Yl\u001bl7#\u0002\u000b\\\u000b?ux_Kߟc?֏Q4'\u0005c\u000e!I\f\u0010E\u0007\fP˷-UU\u0001$T]'jbNjW1\u0013r՜uϢ\t\u0012QH!\u001c@m\u000fN\\Cd_\u0019@h\u001fNϝ>9d~%Jfs0S4t\u00190o=<\u0005\u0011ف\u0006A\u0018_\\)\u000f~^w3\u0000}k4tVJ\"`{M\u0016!\u001c\"\u0010Ҟ B@\u000f*k#m(:^l\"\u0011B\u001c17x?m.~\u000e$C51w\fjοYίc\u001f&ϮnpT\u0007oZ_[\u0001|Ơôun\u001a\rVHyހ˱gLHg5\u0003j\u0011`b#QT5k\u0016WȘFSv\u00075?_9d\u00066(\u001f;'ɶSm\u00065!{/Gc\"ș?\u0003p/ _\u0015\u000e\u0001\nB5clǑb2q4J\u0013},\bi\u0010v@!lH;-Y7c\u001d,O\u0015ۆ\n3\u0000\u0018ᐿT\"_2o\u000fHDġ\u0018Cv/ \nj;nMuH\u0015Prxwp\u0003t{DO\n\"X\u0018\u0001#gbTّHp_D8t\u0010\u001a\"\u0004*)i\u0004URR\t˥\u0007K\n..NY\u0016\r\u000e\u0004'W5QfD\u001a\u001a5\rPk\u0006Ȉ*(;\u0018l~%*ʶ\u0006E6\u0006*\u0006\u000bV\u000e$\u001e\fAZ FqPWQipD!aB\u0018>\u0010vk1&\u0005R\u0004*\u001d%\u0003HPúNPúJ>q6JJ\u001dJ\rJH\u0018\u0012&\u001ajM\u0019e\u0013%\r\u0016#Bm\u0005\u0019\u0018\\D\u001aܻ>y/=/6/\u00048\u0003\u0007\u0013`\"v\u0012c`\nW_4`1Z\bZsMƤ\u0018\u0014\u0014z+A\u001c#\tt.\f`\u0006@m\u0006KGj\u0006\u0004\u0006\u0001\f6\u0003Nbm\u0012lY\u0006#Ԃ%)tH3&q?@Ŭp\rW#\u001aNfLP\\d\"%1[9<4ԁV\u0013+*\b\u0011zKX!\u0003x\u001bA:\u001e\u001b!\"%A\u000ef\u00029.\b]\u001a\b].n\bC7sp\u0017W\tv\u0015\u000b)͋\u0006~iE\r\u0013d\u0005\u0017cI!c\u0007Ljle\u000bd9Aι,F+@\u0012: NB\u0017%Y\u0006r\tçCr\u0018!t\u0012~i+\u000bi2\u00004Ѽ\u0015FF<\u001b{\u001b\u001aK:4Ri\u0018;\u001cKp\b\u0015A\u0007\u0004,Zħ3c\u0010fbe-!L:xdӠ13\u0002f:\u0019@00\u0004U`wΚ\r\u0018q\"\"\u0017fR\u0003GDh\u00143nsS7Y\u0002&XΰRB`\u0015\u0001V\u0004c\u0012PvKp%o\u0001\u001a\u001aǴn`<г4\u0006siP̡9\u001bzq/\u0006\u0012\"|\u00130Ոm랝m\u0005ԳHJ\u001fv\f퍈;E\u0006SH, &G%\u0012T\"N8\u0017!WlCV`\"a:PW:|\u0004&ݑ\u00196}D\\\u0004\u000etGO>B\u000bU\fP?:\u00172{\u0003\f\u001dD\u0007\nE)8v{\u001f\u0016& B\u0014-E\u0011!\"\u0016\b\u0010\u0014+\u0005\u0019cfs\u0005/H><ќ\u00010S4gZ\u000bnضHäC\u0011@@8\u001bB\"C s\u000eoXT\n\n\naR#{\u00142\u001e)Z*9DN8&^J}\"\u000f\u000e\u001d2\f\bZC75c\u000b2\u0006ˊ8rwE\u000fy$\u001adI=N\r'\u0018m\"Lz\u00112q3NZlq\u0005ҿ\u001d'\fƿQu\u000b8\u0003\u0015W)\u00074thdґ<\u000f\u0010Q6\u001d\u0004Df\u0014\u0015\u0016Z8Dp%A$j\u0014q\u0006[ຍטH\u0006#:‘\u0002F:e\"!m>~sPMt*~\u0011\u0013\u000e!Ӑү\u0003SƃDE:\u001c\u0016\u001b\u0004\u0019W\u0007\u0001qHR&1\u0006JM\u0005B\u0017E\u0006P\b8\u0005\u001fr_ɣZ1DL482Ha(.\u000f\u0018Ye\\\u0004ݖ5)\u000e\u00065hB]\u001f\u001c2}p\u0010ˈKA&?+DyQd:\"\"\u001bXDkq\u00196\t\u0018񗬍_Q?1rtϣI84&rXO/$\u0007`\u0016\u0000;\u000bHt[u'\u00079rع\u001d\f4\u0017\u0010\tq\u0018\tkiD\u000faϊԵ+\n\rh3M\u0016#d-4'h\u0014T*\u00006rN\rԥ?B'\u0019\t!G\"ۤ{Iٺ@ kΡ!gN\"\"#\u001e.\t&$\u0012,'ؒS>bQ\u000bȢ'RQ|vӀNFl@\u0019.3b\u0003=Omr \u001c%\r\u000frlp6|8T\u0003r΃{tBk>2\u001aYUHEV\":gJ\u0016U\"9DNVdVRJ\u00061ǬwaT!\ra\u0001\u000f\u0017~\u000ezg\u0015T3d0+k2Ĺ6(`5J͈4z\u001b<\u001f>#W\"\u0019Ԩ\"UiEpەHدb'ᦑ`2xȬpQѢ!kBfE\r:a͎\u001e7Rq;AI\u0001D2z8с\u0002O,3L'\fȴ\u001fy>5<}QE[!F\u0015\u0005DX0\r\u001c\u001a\u001b~ٽ.b1\u0019KW2L/*\u001aThH\u0010\u0001QB}átRNR8KH8\u001fy9pÊ0L%u+Lt__\u0010y~S\u0003\u001b\u001e.Vc\u00161i+m%#z+2^~2xM4\u001bI9\u0003Hq\u0019ۢ&S&b'L\u0007Qՠmkkb\fЪbѪbhN\u0015O2\u001ai41\tL%MK\u001fO\u0014\u0001r>TQgVɠZA\u001f\r'\\a\u0000s`Cx\f\u0001}X\r@!H\u0014\u0018\u0007DKd\u001f1\u0004,!T\u0015\u0014ԙ+脍\u001bBGu*~f*\fA/\t\u000f)-\u0005\u000e(\u0019\u001fا\"<-/}ziʜ)\u0003P6Oé1y\u0003u\u0004A\fR\u001a\u0014HM\n.f\u0015[I*+IVA+Y\u0007<7j{?\u0004ѽac7$S\u0014\u001aߣu?`)'Y\n\u0010_\u001eqd\u0011B\u0003\u000e\u0007Ԭ-2$\u001e\u0003n^[\b!U\u0017I\u000e$4\u0004kViX/,gB\u0016IųKyg\u0000Q-b?D\u0013b?að4D,Khb]>WX\t6G\u000evjA\u0018%\u001aN.\u00034 \u001e\u000f\u001890yI5s\u0013\b]VQ\u000fT*\r.SC'Dx#tPK_##ԯ\u001c\u000fs\u0007yόJ?\u0003<*'=7\u000f1s\u0002ҏ&\u0002\u00006؋+,|MԮp!x0цJ&\u0010TK\u001b#M[_\u0019\u0000FO\"\u0010\u0015\u001d#%_XЏ*_\n\u000e\u0005(\u000e\t]@\u000b_\u001f\u0018N~_:w3@d $qZJ[?O\u0017\u0016N\u0001˽tѱ%,9\u0017H \u001eLf\n!TaS柘P\u001fl{?iҝΟ\u0001l;)ΏyKv\f_d?\u0010V槿ߒg#d~q\u000e?ltWrt\u0018\u0017 ]\u000e\u0005pA\u0012\u001eyˢۨR^7\u001c\u0000uΥ|sJ\u0007\u0013S&\u0006i\u0005\u0003\u0001?E鉢[\u0006R\u0010K/?dOۥ)h\u001fCEú2\u00042\u0000At|\u00172\u0015cr0\"frd2斌۴:_آ.\u001c]:*\fE:ө-\fOdrψ\u001f\u0015Ese\u0000梹\"\fa_ +/Z/\n\u000e/Xͅ6Ʋi\"gE_,j\u0007\u00015h\u0019z-,}Ԇ\u0004.\u0003\u0004Ve\u0016%~%ES)2φ\u0004\"Kg\u0005\f;%/Pl9\u0017Y\u0019FF4\rYi\u0016\u0013\u001d\u001a\u000bDDc-!KDˈxt\u0001\u0004c汉;>,\u001c4*q\u00124;\u0006Pt\u000f:\u0004\u000b\u000f\u001e`}_8p\u00138000/a\u0000WH3\u001btYxMQl\u001b*#\u0000u\u001a(XXSTO\u0000\u0017rQ\u0002\\GC\u001d&V:Mt\u00038>Ht\u001c''zcat3(|۲@\t`\u0013\u0019A8 \r\r=hމ\bb\"a\fH%\u0006:\u001bb\u0015?\u000f\u0016\u0015>%I\u0002\u001eW\fZ!^\u001c\u0018Wo\u0016t`\u0006<<\u001a'\rK@ \u0015M\u0010¾v C1\u001e\"k\u000b\u001797ڎ\u0016zGJ}Ɂ$p,.JdJo\u0010f\u0006s\u0006%L\u001d6k\n\"\u0004AzB\u0005\u001cܖ096?\u0007;iA)}VD񈈅%\"r}'\"ڎ\u0017'\u001e\u0002;.1fVtưAi\u0001U\"S\u001fDQP)Q9Q4\u000ec.}\u0003ȁgݢ\u0013\u0006845\u001a,pH@Z\u0016F\u001dh[\u0012\u0006إ\\\u0012\u0000\r\f\u0018S+R_V9@([\u001a+\u0014V\"\r/Y\"-Z\"+Q\b)Q¥B4IQ`j\u0011;WN$5v\f\u0001\f\u0001\"\u001c9K\u0017|ޱɒάB`RIꮠ\\٫2l܄/\u00007p8{پ|BGC6\n,F{'P΍+{\fp\u0011qyA)\"P\u0002-<ގS\u0011\u0012\u000bL0l\b('1h˒\rRa`IA/P3(\u0006jG<*+\u0013E;\u0007\u0000]:_\u00067A'JT\u0012s\u0001i\u000e1BpDJ7\u001e\u0016#@AOF͑N+M\u0002\rRz3\u0019@%_ʏD\r^U4*huS`UB@X\b-c,Z| 3#ܖ up\u0018h\u0016)+W~}P\u0011-\u0016Z0A'\"\u0003t\u0002Q#^Mx:ӫb\u001cVVvVʳV[ZRNP}\u0015\u000bJ2g0%շh;\u0016\u0019\u0000D\u000br\u001d\u0003\u001d|\u0011(ySÂ\u0000A\u0013KVي9V1\u0000\u000bIXy1{o\u00038@*zt\bEY{-vzcݐ45\u0003<\bǺ֢z\u001eG\u000bS+$S&)\r=fKBtE\u0015e{J\u001f\u0017\u0013!8/eru\u000ed\u0005Ý\u0005A\u0015AN۵:x\f2@8\u0018th\u0011|\bg\u0005P\u0007HF\u000b\u0003ĸ\u0015:p@Ll=eRb݈^VنWNL\tQkC+ƒ\u0001N\u0015{\tw\u0001\u0007U4VáPg\u0017\u000f\tb\tgʼnP\u0017mLf\u001d\b \u000et^-\u0004]b\u0002\u001f!\u0004;d&B\fSL\b\u0011”\u0007H\u0006$QH\u0006(?\u001fdp=rFH$\u001bF\u000673Ǐ+j\u001fגz\noڼ\u0003`U]a` ;,~7\u0003q\tQ\u000bb\u0010b\u000en\u0019\u001cQ%Ad@%M\bI%ؤaF%Bm\b\u000bJ@5\tG\u0015U2Z4fB\u0000&iR8\u0019>\u0005YA\u0013\br`?DŁ\u00175:\t\u0001Ao\u0001\u0011BE<\u0012)$ЍiS\u001b\u0005FYBX>#\u0003rxH!!Qj7#\u0002Bؐ0\u0011ąH@^Q<4yW\u001c\bB蔘'\nIU!\u000f(K\u001c06t(>\u000f\"\u0003oK\\ @=MI\u000f}Boi*\u000b\u0005HB!a\f\u0016(\u0001/\u0018zcIi#<ӱ#B@\u000fUwPWk qI't3U2q/,\u00147\"m7J!y>\u0004&ӝZ-:\u001a/hŪRN\u0017Me,VQ l\u001e\u00129*\u0015k:J\u00009\u001c\u001fx<\bi\u0007r.ud c˜#]K%W{'\u0015JR\u0005J?\bf\u0019} \th,'+\u0011WkayR\u0015\r\u0016\u0002\u000bF\u0006h\u001bT[m\u000bT:$\b1\bGI8|}\nz9Hic \u001d\u0006Ev\u0003\u0012_@X7\u0013IX\u0012!\u0013BZM\u0000AiW-Z\u0000'\n,-!\u0013/\u001bK.IND\u001aggg.\u0010B&-\u0016\u001b\u0014dX*Q.F@`݀\u00009qLX\u0002vHC$\u0003=\bx\u0004\u0018,}!*etrJ'\n\u0006,*\u0013KZt\ndi :;w#n\u0018c÷2%\tm79\"\u0006\b\u001d\u00179E\u0004\f\u0010eVl7G<Ϗ#\n\t\fPn$ed]Kd~\u0006]Rh͘\u00172Jd\\ՠ\u001c\u0005\u0011/.=\u001f\u001a;Q'\u0005\t <%\u00040z\u0007JshӇbQ\u0006|;lNj\u0002SڑIJ7*\u001e\rZ+2y>\\,x~<߾z˩ݨRx{(吮0\\*\u001c\u0001\u001e9f l\u0019U\r\u00179\u001eRQ,2CK4\">ȣ\u000bH7t!\u0014t!I0(AT&gV5\u000esku\u0002y3Yy^D\u0006\f\u0006\u0006\u0016\u00123u\u000f\u0018X\u0004r\u0013-\u0011F\f%\taI\u0015\u0016+LZ2T(џ\u0014\"\u0015qrvP eTgV&^0\u0014b\u0004%d\u00004\u0012\u0015\bzkr7ܜ_#h/d\u000fD'ܡ&3\u001at~\u00149'r~\bYΏO>\u0006_\fd\u0000ׁ/6DoyT4\u0015^u\u001d#O>\u0010\u0016G.i\b3\n/UkA?.;`_\u0001`zcc`\u0012\u0001A\u000f\f}&CR\u000e\u000bt}\u000e\u0003S\u001a:Le2g\u0015\u00109\u0016KvhK#xXIX[=WK+I\u0007g[S\fBd\u001c|\u0001\n'&E037’R\u001a5g\u0010J\u0007\u0004J\u0013\u0002\\U~\u0012=ᘾhQ,9i\u0002^&@\u0004YK -\u0003uF\rħ\u0013GU@AM\u0001)\u0016:~\u000e\u0011c\u0019R\bH\u001a2Ux>\u0015*pGk\u0007N\u001f@\u0012AXT\n\b͡\u001b2FN\u0003Q\f\u0003A\u0002\u0004\u0007NP\u0017\u000e|S\u001e\u000e\u0000Rg@\n\u0003\u0006CP\tfRn\u0005a-\u001dQ\t52\u0004jԈ\u0007\u0010a\u0012A\u001a\u001c5;\t\u0013MW|0u8-\u000boZ#7\u0003\u0010$\u001b\u001d#\u001ekj\u001d1hkFc\u000b70Mġ*\u0014\u001cR\rK\" DD\u0014Ddv\"@^ `ȸ$qY\u001ddZpH=\u0019e\u0006\u0011iL!d~&\tpFPs2%q\u0014\u000bdMEu=\u001b5WKFp`\u0005\u0001\u0012Jd\n+}\u001cP\u000b\u0000\u0011\u0001N$DT,p\u0013\u0013r\u00139qNzDuY:(\u001b-j4Ӊ0\r\u000f$9\u0004j_Р*SS\u000er\u0016K@VuǤf\u0000KzW\u0015\u000e\\:6S{e=`\u0006q\u0019\u001a?ud\b\rK(\u0013+U\u001b\u0019w0@2\u001f΄>?f\u0006H\u0017xnF|,\u000eCF]U@KM~\u001b:V1NQyD&\u0012YAjɲ-`'=\fKh\u000bR\u000e\f!u\u000b\u000fF\u0013YFD[!\u0012\u0001$He<*\u001e\u0005O\u0010*m\u0013\u0014u/*RT \u001a\t\n\u0001\u001d\u0016\u0006\u0015nv4 %)K\u0014*8]ztfSr-M\u0002mQzюrt9t'^Z|\u001fX&\u0000\u0013<\u001d'\u0010lVXzܶc\u001ehN,>'ZьV.:u\u0011\u00144G{\u0006ɉBzX]@5L8D\u0005^X튐@TV\u001dښv\f_Fm+ҽ0GM5\u0014S\u0011y0f1\u0012\u0013\u0004\u0019`q.&\u000f_\u001ex^nIP>\u0012\b0\u001aୁ \u0012\u000fUi|\u0007\u0001\t\u0015e\tfV<(V~V\u0010\fVU6\u0003\u001aىU*\u0011[҃y1\u0012`\u0016kSk\u0004\"\u000b8\u001cWvˏJ\u000f8C\u001f\u000bi\u0016,X#\u00016u:n\u0011C\u0006{G!\"|~mNDOݒ\u0012Z)F<_.Z.Zӛ-[b\u0017-fT:~\b77GkD5\u000eF%\u0006\u0006q&\u0000=\u0016{bU*$e\u000f2FK*\u0002\u0017=b\u001d\bt\u000bl\u0001_\n\rl\u001e!,cEc m\"\u001eF\n.\u001b\u001co\u0006\u0001X\u0003:!ȕx!u9\u0010r\u0002j8s\u0007?K\r@\u0013Z\u0011#\u000e\u0012w\u0012\u0015_:)\"\r\u0004;8)@t4L0i,\f/X#LZs)7'7\u000e*\u0000\u0015\u001b\u0013Kky)bW1\tG!ɰjK\u001a\\\u0014a\u0001g` \t2@k\\\u0004\f)\u0010#\u0014\bJL+\u001d͎c\u0007 O?\u0006ZJ@RW%WAD*\u0010B:QpŐ\u001b\u0017M>dP.Nvp\u0017\"b\u0002CD\fP\u0003D$J\u0018\t\u001c0,\u0016X=,!\u0010#\u0010G @b@ǭ\f\u0010hm *\u0019WɄW$c]\u0007-\u00186\u001d:c\u0018\u0019@6p\u0010M\u0007`\u0003\u0015E<\u00044(Ԥs6(`\u000e\n\u0001Q p󤾿K\u001b\u001ds Ð\u0001,\u0013\fp„bc(\u0010\u001ema@\f$ߔDK\u00181Sa\u001bxtB?\u0017qiܤlH=\u001clF(\u00018\u001f\u0010$]/&;\r\u001f\u001e\u0010\nX\u001dl:$\u001d\u000e8\b\t0ɠR_at!&=$\u000bJ\u0002/d>\u0019\u000fN\"Ǣdm\u001cE\fv\u0013\u0015#,\u0010>eO@jĈ5s45\u0017\u001dSKp\u001d\u001a^\u0012!7d\u0019\u001dBR@p\u0001\b`[\u001a\"2\u0003S%\rI\u001d\fSg)\u001cT\u00079I\u0016L08ߒq!\u0003`_\u001f\u0017JCXy[`~\u001dj^\u000e V\u000fܔ\u001aR\u00034\fQm\u001e\u001eltX\u0003?\bA5wBN\u0001\u0002]Lňh/FH[o|#u#\u0003|qy?\bܗLR\t<^a\u0018.W6ߡ~mRBܦL\r\u001bL\r(\u0018S2X<@`1D\u0007TA\u0012\u0011\u001d u'2(#$84lϩ\u00117\u0002CZ\u00120j3b\f0ҀSӚ\u0002ݠ4XヘX\u001aBB\u0003\u001dn\u0011\u001bf?,gt,B\u0000\u0002\u0012 ŗ͐NKx`i,,<\u0018\u0005T\u000f\u0016\u001b,Fn\u00150O>a\u001c \u00192\u0006g|G-<}ԑg\u0012#Z\f\u001c\u0007\u0001u\u001athAVg\t&8)x²p\u0010\nYX:Sg)k`ZG'̜H\u0005\u000e\fдM\u0018a\u0019\u0019 \u001b]\u0006inyo>#F\u000ep@<\u0004\u0019\u0016 \u001fېLk\n#P40,9@8-I H&C),+d0l\t3@̙ڌSs\u0012}\u0007M$!*Z[\u0015su\u0017z\u0018\u000fA>2ă\u001d*\u0017\u001ddR2\u0010\u0011XbDN%_$\u0019w\u00042YJ#BQ6zV.Tߴ8lȢå\u0000>\u001aҍ1C\u0018\u0001e\fQbYI}[m\u0005\u0016\u0001\u0012KDr\u000fHL4%k%\tՄCHQ\u0014\u0006VjVZ*d\u0001[\fE\u001b<\u000fB\u0014v\u0015\u0005K\u0001\u001d(\u0018\f\u000e2\u0019`U_#&k\u0006\u0011\u000f\u001c\u001c:q,Z!\u0015\u000fj\u0001Y|̹Y{Y<*\u0016,\u0019\u0000\f<\u0017)v\u000b,w\"ՎY/)#׀D\u001d^s\u001d,\u001f|&5Ҁ=;3l\u0004\u001b2;åC\u000e\b^\u0011\u001d \u0019~t{”\u0001\n&e=OȀz^\\,=\\,~/\u0016?\u0010,~1m2\u0019n+L\u001aJ4n\u0018Cjs{3c6fУN\u0006X'\u0017sN(g\u000fQ5cCGqZ\u001a\"RwdhX\u0012sIK\u00194UR)褛\u0006Mg\u0004<ߌF\u001b=\u000f\u001f@=?s@\u0016\u0001jıK\u001eS`y\\G\u001d\u0019=[!<$?\u001a\u0005_&C\u000b=j%ZdEtAfAhf9,I`r:51i\tDv\u0015Ӕ\u0001>\u001dku8\u0002\u001b\n\u0014iī yJ󇃀Nlj{\u0016],!{H\u001d\bbQnb\u001d\u0015Q\u0006xIw\u0006~RuXRhSH\u001bK,$aaG&?\u0010\u0004\u0016t*\u000f\u0010E\u0010\u001dT2T[f(r\u0015'b^\u0002/\u0002\u0017\\\u0002wS07\u0007\u0019j޿ʌa5\u000fT(\u0004\u0017~ɾ\u001fW\u001f^-ݏ80g\u0006+\u0019@8߈E;2\u0005))\\fX|!j\u001eU\u0010JB\rM\n\u0006|rRHL;3\u001dsO\u0017R\u000f/Vg\u000bkib_\u001f\u0019i1jjahpa&;/\r\u001fyg\u0019\u0017j\u0016dT\u0015\u0007\u001e\u001a(\u0006\u0005\\UNtmN\u001bKh\n=3\u0000\u000b\u0010V\u000eOXo@v3xs>ƊZ\u001c9KO\u0002; 8OA~{yԟ\u0001*IΤC~Z䅛.;(]c2AN'\u0011h8sO&VgS\u001cd) \u0001R\u0013\u001bP\u0006\b\u0004\u0002_G~ĩ;9\u0010#$Muɧ_ﱫPE3&\u0019\r~IgO?\u0003oPv\fػ\fb(4\u0010o\u0019I9:F`\u0000!5\u0018w<\u001dVߩ#*Ҫ 4q𐽆*\u0001k\u00055E\u0004\u0017Z\u0002@6y?;\u001fI\u0001\nE\u0019`\u001fD@\rui\u001eÅʴ<~\u0018\u00140\t`e\u0007PNlMi20>ux \t\u001a\u001f6&5)N3~:\u0012\u000eƢf\u0019I5\"PŷAŮSeMzIF=5aIަ\"(Y85YRV\u0018\f@Y ʑ)7JX\u001cqB)\u0014*M°\u001b3\\}Gv\u0007A#<\u0013__\u001b/3B6B\u000b\u0007m\u0016\u000e2\u0003l`D\u000e2\u001c$\b(4в3R҅\u0012&bt's\u0013\n(\b9hw\b)Gי@M]E\rr&+]VqT\u001d~\u00005~\taCcX*\n8\u0018z\fR(q-\u0011\u0010tעLGL^\u000fL\fɃ0gT\u00172Ŵ\u000b-T\b?AsR̎f\u0014bRA#^Ԉ\u0015=--<\b\u001a-|vVF\u001em\u0012ċ|:ptwpO[t4\u0010a\rgxʠ^i\u0016Ԡc5hy\u001a4T\u00141rba:Zꭝup,\u0014{μ\rM#F\u0001Z\u001e\u0005\u001b7\u001cƤz'[FK.h\u0000Ŕ\tmV&Q\u0005Xz\"/P\u0011l0\bת\u0014eOWf\u0000O\u000b~Rl\u001ajZ\u0019\"+Y~tL\u0019ڷ+(ܴ#w@\u001bZ['Q{FPsy\u00022ưx\rll{gtA2)?شR\f\u0000?2\u001b\u0003u Mn=pT\u0002\u0001\u0019# M0\u0006\u0006N\u000f\r\u001d\u001aX\u001aX,;ZE]@r)tZC`9\u0003 \f/\u0013X>\u0003:i6W\u0005-WtFB:\r뢔1V'4\u0014J\u000e\u0015bV2J\fP(;@O@chj\u000f}&mQiD#4\u001f\bM\u0000oφS\u001b_̥\u0015V\u000fR8U!-\be4\u000e&\u0013/Bt@\u001f̢X\f\u0011 \u0007—N\u0014CclNc\u0004%\u0017\u001aR\u0000{\u0004Mn\u000edi>\u0002pҁ\rr\u001e.oq\u0013\u0012t\b`/Cf)Pc 1-`\u001b,Qx\f)\u001chI?%\u0003|L`\u0011hEp\u000b\u0007\u0000%i\u0004C\tl\u0014^T\u0001#\u0017|\u001a*o\u000b\u0001~QB5QD\u0006\u0006=\u0011\u000fBkp\u0001ҎD[\u00180O`la[$Y'\u0019@5ϓ\t)O*P2cV*~`dQt*\u001e\u0006DL\u0004yɦ{\u0011\u000bY4!q2cD&\f$2\u001c/L\u000b\u001cG\u0000\u0005Ad\u000fȆĤx\u000e\u001e\tl\u001c7\u0003Hŷ\u001f\u001c\u0016şK\rRNY\u0010=N\fYL4Vn&\u0015\ndA T'N݆hGV;\u001bvG\r3!O\u0006(#p\u0001,!@ԊIHu\u0010Ҩ&8JGW2K]\n%J2\u000f\u000bh\u001f\nf7\u0014\u0003Kk2\u0000\u001bM\u000263spN%\u001c,\bÏ$f=P΢4DʠCxJb:\u0005UD\u0011HFk$SSHag2w%OYQ,G\u0000I$P3֐iQ\u000b\\\u0013\u0004\u0013_`𣘤bĆҁj\u0001\u0003\u001cDKb\u0015\u0011h\u0010zG\u0019 uX)R#IK\b\u0014U4\u0011D-I\u0016EƓYA'tvPf\u0000\u0013\u00128n\b8<\u001f)˞_\u0004\u0012}I|\u00069/\u00069F\u001a%#GÒlħm4V4`!')eAGݨ\t\u001a*R\u0000\u0010I!ЬIx%8a^~\r<\u001f\u001ad\u000fp2ϗ&1gИ\u001d\u001c\u0001\u001b\u001a\u0013'=ߢ\u0011_\u001b\u0003oD\u0018Ya\u000bS\u0006dR:\b\u000b:\u0015ՍdjyJu&Ej%4\u0015(\u0015U\u001bPv\r~*T*d\u0012\u001e\u0018\u0013Kg\u0018#/\u0003l,Z!U0&K\u0011ː\u001aL\u0010\\\u000fYO\u0005\u000f(\u0016cB3\u0000ϑ\u0018\u0018X3.(W\u0002}\u0002\u000e\u0001#܁__8R78!9/5ğ\u0016T\u000blQ\u0013(PQTиRt)\bjȹb+!tF\u00070D&\u001f33\u0000\u0019W\u0012\u0004R2'{)\u0014]V6Y!G\u0014\u0019N-\u0013S\tY)$#OCƠuēBem:kLj:B\f\u0010H}rm`ʗ$\u0015Ubqքtؕb\u0001Tq\u0006Ipc5$\u00172z)V䆎\u0010\u0006慎f\u0014\n\u001dMB)C5\u0005UwfV1&P;!f^\\#\u0018\u0018\nhM@X 3\\\r\u000eK3T\ru\t&EK撟IwjP~[!\u0006>[\u0002gY\u0017d\u0000M\u0004):3\\[eM\fQC\u0003Z'\u001a\u001b\fhMyvz)EP\u00048\u000e;$\u000fM(-(~4n4R~/fz!\u000fNA\u0002+\r\u000f\u001f4.%{J {Jʗ\u001ag\u0018\u0018L\u0019$!#M\u0007\r-\u0015H\u001eo\u00060\u0011T˘S\u000bE`֫p0O\u0019U\u00172i \u0019 \u001f\u0007\u001cE\f0\u00034(>OPRG;\u0002\u0000\bΨ\u000bѦ\t\u0015\u001f66W-`]M\u001b#@\u0006s<:SE)`!\u0014\u0019_1Rs\u00060*>϶]մ\u0014i\u0004\u0013i\u0002\u0019v\u0002w\u001a;urUV͏J&X/L|zs:l~[\u0016l~C`6\u001d2\u0013-c'r\u0010x\u0000\u0016Q\u0017!\u00069\u00023J\u0013\u0003c'\u001dc'`LPI\u0002^m\u0012\u0006\u0019\u0017\"h%Uho~#\u0017\u0002\u0002W\bY&\u0001^\u0002dXE\"\f\u0003t\bck\u0010\u001dj\u0013X) +xH@V\n\"T߅Ǡ󋌣6>gtX\fQX·fdRz3\fP&#\u001c,%\fm\u000f\u001e\u0010\u0001\u001c PlG'B]'8Z&+jE#b\u0019#uHf^\u0010\u0006oC~1\u0001\u00115\u001aKAHv\u001fR\u00059B4xh̒E&_ Wi>\u0006<1\u0017y\u0006@\u001d\"\u0011\u001a\b\u0014C\u000b\u0019P,\u0005dD0\fR\u0001W2\u0000+(\u00015.*\u000fZ\u0015\u0002\u0013Z\u0010g2F<\u0004[\u000fA\u001a)eq0axa50\u00032@ӊ\u001ffDɛ\u001f\u0011\u0018\u001f+rs\u001d\nG\u001d\u0007\u0005\tOB !A2̞\u0001\u0004\u0017c`\u0003Qh\u0017t\u0005\u0015\u0005&4\"\u0005\u001foD'fag\u00006B0?I!F\u0019JT\u001f#Yv\u001e53\u000b0\f( Xn#\u0011\u0012MJ~rH7A\n\f`\u0001*_l\u001a_YM/(D\u0014¯%0P\t(6D\u001f\u001as\t\u0016~A*\u0003\tY!\u0003'b]\bڇ\\hB\u0010ZQV\u001a+|\u0010 }\u001c\f:\"\u0004I\u0001D4\u0006?\u000f\u0011\t_o6\u000b\u000e\u0017|?%\u000f\u0003~s\rt\u0016\u0004>\u0010.L\u00052\u0000֋BfO6\u001b:HRЫG8\u0014f۵\u001e\"hxqx6\u000e#P\"g\u000e+?\u0003Z}\u0016x?\u0003y?ը,\u000f*\u000fŕWR/\u0010\u0013\u0015}PF}\u000fʴ\u0004@%_A@\u001c6\u0016CS#֗\u0001\u0002\b\n*ܮ\u0015\u001d)5Vk2@_O>]oY-۷\u0015;g}\r}'m\u0018m-G/E{\u000f\u0003lf\u0019`\u0015l$Jlt!l?\u0014\u001f$T\u0002\u001dT:'<.>vBFXN[\nZh\u0004#,D\r!\u0001\u001a/\u0002\u0015܋$guk4Yi_¶OC\u001c>Jm\u001fC~gL\u0013Po۾x-%O\u0014EwI!\u0005a Z\tX\u0019\u0016۠\u0006iaJY\u0006؈\u0013)\u001fp\b*\b[7W\u00125c O cMeM\u001fb\r%\u0005&\u0001j_\u0010/h$B&ɠ\f\u0018\u0018?p\u000fb\u001eK7e\u0002G\n8)ei\u0018J.\n-mmC\u0000γq\u0007tL\u0012b\u0001\u0001S)l)\u00121\u0003h](Cr$CG=p^\u0010C<\u00173O?,N}N>G\u001aeٯLVGp˙p_>hv\u0002L{)\u0001\u0016\n\n8*\u0000#\u001aB\u0019ӊ}>\n\u0014ሥlX\u0012c\u001b6o8\rt\rWT\u000be*$t\"G+2\u0019lob;p\f>\f~\u0006|3@\u000bO\u0007\u0002'\"\b`O\t0\f'+P\u000brK\"UFŃ\u0015ŁJ\u0017B\b#dD,s\u0019$4\u000b\u0014n.\u001c2&YN\b|Cd>*CSʭ~`縆=\u0003\tvN_\fV8\u001a`(j\b\u0015G#t\tt/\u0011!JQ]\u001bu[14;\f``\\N@D\u0019:\u0019\u0019\u00189\u0019\u0015ۤ/5vⴄ\u0006\u0010\u001a'4\rǃoq\u0015ԼuL\u0000\u0013ނVY7\u0011m\u0010\u0019`\u0014\u001b\u000b\u0016\u001b\u00171^zLF\u001c߁ID\u001c;Z\u0017@yjM”!0\u0005R\u000b\u001b$\b- -S\u001a\u001c$^:[\u0006\u0010e\u0001`pa\u0002\u0004@ٻ\u001ci,a\u000bvzS\n\f)L\fĸU\u001d\u0014eH\u0012L\u0012\u001e\u001e^\u0006\u001dn9,\u0014\u0016*Xd\u0019F\u0019\u0010I-\u001dv8B\u0013u8 ҲMjv :[+\u0000u\u001c]6ו\u0004\u001aG\u0018Z\"0nTn\u000eҗq\u0019P\u000f3poO`:t0\u0003t)\fᏑh{\u001b\u0015M\u0019X>mhu%)9TP@@m= Yf)g?,^\u001f2FD]P1HY2}(]sP^\u0011b/c\u0014I<$}B\u0005?\u0010\n@4XLp5\n#?q\tt%\u001fhb\u00030.U-7\u0006\u0010\u0001\\M\u0015k\u001dvٷ\u0013V{n`ܡ4pm#(ghv)5\u0017e\u00137lq\u0015s5Ug}Sn\u000b.8?\u000f/-\u0004,\r&mNWe\u001bS<83ayٻF>OZ=@E\u0005Fg\u0002-+(E$ďDmch\fc_?2_\n\"JReC(CP@{ffҘ_̔OV\u0013A\u0006Z,z+0\u0007l\u0017ܛm'+(%+m\u0015+\u0007ب(PFs4\f#\u001cF؋\\)\u0004qR\u001cR!17Sq\u0000x`\u0018g3(\u0016ȱ7wS\u001b2q0om\u0003\u0007C\\DI\u001a[t\u0010JdY?RU\u0013݊\u00154\f\u0016S\u00018ᆜ\u0001\f\u00135Cyi@|\u001a!Q\u001b!QC0BbG\b6\n\u0001C4c\u0019[GM\u001fwC\u0010]&\u0010S֠UM\u0016T'YI症$g\u0006l?\u0003ܢS\",)UlTK^XrbkE${UI\u0019\u0011\f2\u000fqN`\u0012m<;˺$et\tb|\u0000sH@iM\u001327\tl!9?\u0011\u0019EAG\u0007\u0007O\nkOMZcJX;U\u0017*h^F\u0005\u0004w=\u0006\u001dg[f@, ڴ\u0003LYpy\u0018r\u001c3\u001cw\u0006`KOAOVy(6[4)[\u0014n\u0013:\u001a@)4ԤrL\u0007Nu'\u000b5\u0003H<\u0017:,1bU8(Ր`]pqv\u001e@:Uu-[v~\u001d\u0003&V%rfP~0\u0018\u0010\u0001ZP\u0019V<w($S2@i\u0018OUV܇a\u000ex!'\u001d~Ys\u0003\u000bn!AwlZɰVDcMHI9\u001dTdPQ'\u0003\u0000p\bR\rHb(\u0010\u0004\u0012VD\u000eL'\u00195T\u0014\tæ\u0012~\u000eNt\u0018љU\\_\u0011\u001eVM\" 3@\u000b/i\f\u0001Jן(к8|2&/2L'Q\u0016\u0012+\\[Cr\u001fyЏ&\u001e,sR=sGMџ\u0001\u0002CN\u001a#\u001bAT\u0017\"\f -\u0014\u001cfa>}\u001c#P\\͏*pn<]81_ɘPf^0\u0007̈́1\u0010i~L\u0000\u0015L$Z9VE\u001a `7\u0001V!z6^\u001f\u0019\u0019`%ga53\u0004\u0015\u00190_\u001cOsGζ}r|_'2|\u001btE\u0019TꁕJe\u0004K0[w\u0001Ǵ_wz8P\u000eW\u001b\u0012?\u0002\u0012-\u0011\u0006\u0007v\u0001yi~\u0006(ǟ?$[a>7Ёo[a;==\u000b\u0017-λeX\u000e]mĜ\u0007\u0010\u0004pZO.~g\u0001~\u0006\u0010T5>5|\u001fߧs0\u001c~TGU \u001fC~޿-\u0015\u0001m\u0000)7o!Oa_y\u0010a\u001a,F0ޭ(a\f;.\u0012\u0011}zvQ\f~z\u0002g3@v/J﫛%~8 u+7\u0002<0|X\u001a_-؍`,7l;x\raő(mf^8t\\̧\u0005u_\fh\u0012v?\u001c\u0011\u001eP~DOh*A݉\u0000>}J}V\fC$Y@\u0015\nPƭ\u00159e4V%s\u0017Y\fEHb\u001c'\u0007K\u0013OZ2)⡎Xe2ÒW>Im\u0004\u0017`\f\u0010\u001fj\u0004Si\u001d}Ep\u001f'\u001d\u001f\u001bf}\u00115F\u0019p?pQ,=\bJ\u0018*tjO\u0019jHZm\u001c_\u0019h\f7\u001brת$Ł<Ŵ3\u0013\u001e&R\u0013\u001f\u0013t#*\u0010K\u0013h}\u000fIJ\u001cUپ l[po2m7U\u0017\u0018d\u0019D5\"\u0002,i\t\u0010mr0\n3aHGZA\u001bJJ]_# VR\u00061_y|M\t|_UV\u0019`v\u000f\u0019\u001fxO>Ͷx`yp\nnۿxsf\u00020\u0001UD\u0002#넯N\\e_,bR\u0018)\u0000$K;D\u000b(gD\u0001C\\\u0001\u001bY3(\u0015N\u001c\u0000_^V\u0002*-\np*1!>MZ\u0003L\u0017f_H\fid-gV0H\u001bY\u001648\b3\bT&\u001836z\u001fR,}\u0019\u0013M`\u0014\u0014\u001fZ2\n\u001bK`\u0006:L\u0016\f\u0015ڌVn,F\u0007:P\u0018ť\u0019e$42K;IZ\u00068\u0007R\u000bTi[}FvR!JÁB\\\u0013m+W=֗2=\u001caH\u0005REG2,\u0015\u0006gj@R\u0018GK֮;e0vU|i\u001bB\u0006\u0015#;\u00184#\u001dJ؎fBٜN\u0013.eJF*YPBkСH+x\tB\u0014æNXM$\u001f׹\u0002w\rc!ש\nCy\u0000/_)\u0010eBb?1\u0000=$W\u0004SJ\u0001nU\u0017\u00108\u0000Ƙ\u001d9xB\u0013Zzj\u001b\t`$5\nii=[\u0006L\u0006F-\rssH\u0002g\u0015\u001bne=a+N+dv\u0016o3\u0007g?\u0004\u0014\u00125,U\u001e(\u001fT8yM=\u00023\u0003\u001fGU\\\u0005;i\u001d_A\u0012\u000e ER8YB\u0019֫\u0019@֝.##\u0003CH\u001cGO\u0015%e\u0000'\"osD$X[R jGpFb\tT@*\u0016,J.QØ\u001dѕU=H66\u001b.A!`MY}.\u0003$\u0003ݹ \u0007vϴw\tGy튖+*p@o\u0016$\u001fγ`upm\u000f)\f?i?\u000f^b\u0001\u0012\u0010[8<\n\u001a3\u0000ߤItkV)q\u001e%\rIU@5Yu{╒~O~6iy}+2\u0014\u001eUk Ă\u0019_9\u001d\f\u00050ix\u001a#\u0006M\u0001M6M\u0014\"E*iǑ\u0011\u0011A&1Oc2%\u001fM\u0017s\u0015Z+藅ZND5\u0003\u000eH\u00056I\\wpai\u001488)0`)0?5PJ/B\u001c\u001d(@>#;\u000eo~;\\\u0001\u0004fWlWgʳL1^\u000e\u0007NmdR\u0000(:{N=B\u0003/M-V\u0001[\u0016k ^%C2ΒQb\n\u001fV\u001b\"\"1\u0003(HFH\u0004)qHH\ndh>RCg\u000e\n98\u0011ʋL\u0019\u000bVv1\rA)\u000e\u0019SN6\u0016.\u001eF\u0010\u000fk\u001fG\u0005T\u0000Lb\u001a*F̕\u000bD+HX}snSb,R9QqIWwhCg\u0012\u0010͕js%\\)z`\bD2e\u0001f5\u0006!\u0003g\u0006aZp}rnHV,\f\b3H*T!\u0014GiGZ)YS}\u0003\rHZ\u0010UD\u0006\u0016dQ<ǽ_\b_\r\u0006v\f-2.\n\u0002{V\f@(\u001d\u0014v5lM\u0016\u001a=9#j<9\u000b\u0016($\u0005$I9Z\u0014O\u0010q\u0015*<5Sc\u0018Ibr}XU)C6\u0003\u0018&\t\u0019\u000e+\u00130u]nUe.9\u0010x7,,o\u0018\u001a\u00030&Z!\u0004\u0005ˡ\u001b-`V\u000fO\u00074,J\u0007_\b\u0015_\u0019 ,j\"\u0014\u0016\u0005\u0019Z#W\u0001?@n\u0001\u001b\rl\u000fJ:_u-дIs/v%bw\u001f2Q~\u000f\u0007ôZo \u0003؞\u0012$#3d7]$\u0006Q\r.`C4\u0015\t$\u0010\u0016\u0005^ljV\u0012-e\u0016\u000bv%^\u0015\u0010M;14+4vK\u0000_\u0018\u0018pϺ%0\u0011k\u0005\u000bA\u0017l\"`o`jLiTL12.d\u0004\u001b\u00196\u001a\u0007\u0001\u001a\b\u00138㨣U\fi'ԉVؓ\u0013\u0000A|Lh*H@\\HD!\u001b\u0004>5\b\tI\u0010\u000f\u0015LԂ.@4)\u0001m-\\L9\u0010,\u0010\u0001A\u000bKG9\u0003NLR6\t!4&\u0004\u0004\u000b\u0004\t\u0010ý\u0013\u0018\u0002U#\u0004J\u000f0خ\u0013^C\u000e}Ia\u001f:#1rm\u00189\b\u00179\u0000\u0018 \u0007\u0002F\f\u0002\u00044 eV|cGg~M\u001fL\n\r]D\u0010W\f;]x:J]\"4:5Ybkt-\u0004`^>OcߡK7ݜ\u00163e\u0018\u00110@x\u0010?8̌$-R\r\u0013\u001fhe\u000b)-kN#b\u0012\u000e\r\u001atZVvRax\u001bn\n\u0019 2xFLw\u0002]\u00179F8!;[\fl\u0004\u001e\\9O0\u0003\u0005\r\"dit[].Ekr\u0014) 1w!XFS\rB\u0003>TC8ND\bC\u0011\"#܂RÝ\fe\u0002\u000f&9hF,AƎN̥\\䊂·E$J\u0016\u000faZuF\"uJ\u001bxjaj\u0010L\"\u000f`;\u00057{ky3HA\u0016\u0004z5S\u0006A.vE1k\"\u0003x\f^l`Yx,Qp:\u0003\u001e\u0006F|D#\n\u0011^\u0001\u001f)R?L\u0018T|\u001c`W2!K}B)p\u0002sJ\u0006 x8fEVa\b ;\u0017w2HstpZ*#\u0010#q9G!(\rGVw:\u00145z&\u0010rE\u0014[\u0014+\u0000rJ$vb'kHMPp)v0Q[T\u000ea\u0001-2-NaͮaA8ch\u0019L\u0001&%\u001a\fb7\u0019`FpRNci\u001d<Am\u0004\u000f%\u000fL'eV9\n\u0011]_t(Y\u0011\u000b8Ȃnf0\u0000\u0016*ૣqQDcD}Q<)h̉\u0000!M3:\u001a\u0010{bц\faI\u0016xN&Txj\u001bH6*\u0003\u000b\u0004˱~`Y\u0003j_Q֯_\u0011C\u0001)u\rZE\\)@k:Mk\u0012gr/|!\u0003\u0017OcfB?\u0019п\u0003@\u000f>fMvoW./\f[I(4~\u001d\u0013\u0001:\u00072\tnV{{DC\t7n,E\u0007K[\u001a1`2?C1v\u000e?\u00032;zQ\u001fL!Fyf~HjHd\u0014#>B!`?\u0000#1Hġ{\u000b8iN\u0012#*Z\u0015n_G\u000f1+T*S\\*;^\u000f5\u0012erlԬ\u000f\u001fb8\f.ce\u0006VL4\u001a\u00150̠a`boD\u0001M \u0012\u001e9Ubq#\fP\u001a5i\u0005\u001055~O\u001a>\u001ft7~Ӎ\u001fEw%\u0013'[/#\u001fCc\u001dv\u0012 7\u0013DJ'Mf!6w!VLֱt4@\u0019ja֕ӂk\u0010a\u0011\t0)\u0007\r?+ \b7 =!\u0019+\u0010tA\f:\u0017\r?4oGA\t\u0007)\u0005߽\u0006x\u001d49\u001fx,Wjl5ӓ60 x\f`™\u0014Z70~\u0007\u001ej\u001b}\u001f\u0015?1ק\u000b{\u001f\u0004or\u0003ה>#\u000fy|T\u0001\u0004?\r>ػ([`%zVv\u001e&ͼ8\u0007NmT2=X`\fA\u001c\r\n窓r\u0006N\u000fk\n\u0017g9x;\u001fu8׷e\u0001bf\u0016:~(#%\u0016y\nyP\ty1=^Ax\b;\f:u{O_qL\u0000Ţ},u?I_1MCwojg\u0017\tẼ?m[4=ܷo7\u000f\f\u0012F\u001a_KSΰg?3_$)㣞,T\r}ȡ}w~\u0000u/VC~\nox\u0010}Dxu\u000e\u00052\u0002?@RP\f\u0000\n9\u0015&n\u0004&#\u000b`Z$\riW}?z|xLb* $4\u0000db]m\u0004ND[ Rot23~\u0006`\u0002g 0\u0013,[s_\u0010o\bߌ̏,,K핁+V!\u0004\u0017\u0001M.s\u0002qV8kR!iߓ\t]&v/\u0003l\u0015\u0010\u0006tc\u0004\u001evJ\u0013ρySuMk\u001d\u0002o|@ξk\u0000K`\u0001NH\u001b\u0004\u0018l\t\b(\u0017\\\\zb\u0019`\u0007W\b*̀*lV;jz#CI#\u001bCS&S&*I\u000b@Zd^1.|\u001b\b?`cR.Inlf\\ɼ!X\\]sDT\nd,:F\u0016TqZE<\n#|\n3\u001f]%H\u000fGi -\u0012\u001aB\u0011\u0006n\u00192A\u001b\u00172q.;ev2f/ \"\u0006rS񛽑\u001c?]\u0002VvF\u001aCi@*!lL͒mL\u0010ۦS<\u0000J&=\n\u0004poa`Dq(&1Gж\r ww<7'/~kiVRwbgǑ\u0005\tc\b\u0018GB\u0001#*Pi\u0002\u0013@PJi\u0013d\u000f>0\b s1DdX\u0003.~\u000e\nv@|\u001d7S'?l\u0014/?l7@\trځԷs8'u\u0019ruḶA#2J2u0\u00053y_LAſ(Ky\fw8%q\u0006g\nY{j\u000f[\u0011@W?8\u0003h#,ڊB,B\u0017(\\\u0010\u00158ر9܉9p݁\u001d42/\u0006\u001e(.\u0003\u000bě|\u00068UpAV3ޫ\f #)\u0012I\f\u0018\u0006R3%{\\0&Y\u0012\u0004V)L\u0018+\u0001>-\"u7uJS061i<* \u0003􁷚Q\u0016/\u0003`Kx^{\u001d\u0003cYT7\u001a.p\b(\u0011qTR;.\u001dl&NO15]\f4Q14U8rfj\u0001;\u0019\u001cn\u0014\u000e\u0015F\u0014\u0012lv6ndL\u0004\u00102B\u001ap\u001e,^e a\b<\u0017\tCgNMeR|\u000b.h\u0016\u0002'\n\u0014\u0007\u001e5>\u00140S\u0018V\u000b1\u0003TJ$>\u0002\u0006rDp*@iF6Cҍ\u00158\u000eI\u0006\fSo3=V\u0018{\u001ce#A\u0000MKCGU@Z\u0005\u0015uy\u0015\u0016\u0012KpKHw8\u0018\u0001x<\u0012p\u001e=:fEN|\u0003Y4DÒc68 F\u0001\u000fI\f\u0003Ɉ\rtC6k\u001aeLiӽ\u0001(>ȡu\u0019Tr\u0011\u0012r\u001f=h%XW\u000b\u000evh\u0017!O$G*Ҙ\u0004FPe\u0002\u001a#\u00001\u0019\u0018\u0003\u0018?\u0011\bh\u0000\u0016\u0002:\u0007q2\r)]ymRS\u0019\t\u00124\bi\u000b\b*\u0017\\̦iB&\u0007i'\u0014hȌy\fқʚi\u000b\u001f\u001706р2SJLx\u0017+RiJQҔ\u0014z˸pK5ʔ\u0013b6Kt1\u0005v!)*T|ѐM\u0019`#clj9G\nrT8P\u0015qJԂ'T%T#*\rendstream\rendobj\r30 0 obj\r<>stream\r\n$[1-\u0019:;\u0017%7\u000e\f\u0016܁M\u001b\n-#e\u0012!\u0016F\u00068\u001d24+(>\"PN޷NS:L\u0010A\u0015\nњ#\u0003*\u0010\u0016TmgIEur\rD\u0003\u0012Ee\u0018X?\u0003\u0001\u0014Z7m\u0006 \u000f\u001bh'd\u001bKO\u000f)~Sළ\bƙ5\u001d\r\u0010.uqgTP\u0016j,P5\u0013/P+P5t$P5\u0019jp\fsJBkx\u001e6\u0003\u0005o m&\t.'1\u000eKѮ0a\"ACNz\u0007XU\u0002Pq{9PY0%9\u0003\u0010V(q~\u001f\n\t6)\u000b8:?=I=&S\u000ea^+Zd\u001cUi\u001f\u0005ys@vL!!\u0001Pժ!3@Sa\u0010k\u0005\u0006A\u0017\u0007LJ@9y\u0015S`[|H##6W`0y>Y|{&$H\u0000\u0001BC?\u0004 MX>J]p1خ\u001du[8x\u0017vt\u0012n\u0005D\b\\Fu\u0011*icYv\u001bvʄRv$;X\u001fT\u0019ɢ5\u000e2\u0006yG\u0005Bg\u001a7uۚ6\"`\"M\u0010=N0Uo]iս)#o\u000b]*\u000b>%t\bt\u0015\u00040q:D\u0006\u0010Ac\u001d\u000f\r=\u000e\r\u000e\r\rM\u001aa\u0000)i\u0004+i\u0002&\u0002]\u00005\u0007j\nk\u0007jDj\u000bx*\u0010\"\u0000r\u00001ݬB]蝏pr6/V\f[,⇖h\u001cTg#F\u0001\u0006{\t*\n 2:_\\ѥ\u0003HυZ/d9I\u0015L\u0016&U(Ta^M\u0005ҽ{X[ h0(I!\u0003҂:D\u0004mCh\t\u0006\tG\u0013x\n\u0014.p22@ګ:C)\u00061Ƈ̜\u0005\u0010Uk<*hOJ9Uz3\u0003\u0013\u0007ה6\u0002\u0012\u001aĨ?h\u0010G'\u000e\\aO\"MVd4ri)9\u0000/2v/X_2Rb\u0002\u0011\n4L\r\u000fd\u001a\u0014\u0015htTX7\u0001)qGtzU 5CK䊜\u0005/)WB\u001ad%\u00038ܙ`Ա;K\u0019\byCtS\u0003\u0015z\u0004\u0005x\fH\u0007 \u0016\n@=X\u0018Z\fpx\u0011iװ$蒖>4m.x;b[\fHx7C\u0018K\u0006f?\u001fٟ\u0001*\u001ad(n_\u0015oDCw\u0007\rku\u001cHN)\u00120\u0014ZOvpVv(FA$$%~I(Ƥ\u0002o \u000f6Z3*Рd)F݆Bi\u0018g$'(P`I\u0019@?30+\u0015ߴg}>N_\u0011O\u000e\u0017\u0018p4\u0013?U:[\u001cĨ۔?\u0003l\u0016'\u0001\t\u001d\u001ce\u0018eQpbpCm\u0017Ah%\f-?Ֆ?\u0012#/g\u0000mb(H?2_4ƍ#A/+C\u0004\u001f;ȯ\u0007xI5\u00063~\u001d\u0018N(ǯ8Gd,g@\u0001\u0001\u001a'C$k=%\u0007QR%ZY\u001c\u0018\u000b=?\u001dƟ\u001dO\u0019\re2~E=\u0019k_g_2~\u0018\u0006\b7*n\u00188w\u0014+\u000fq\u000e*B$ ~B}\tM!i\u0002\\Uj\u00067wqF%\u0014:{8I*՝\u001aUG\u0000\u0013\u000b\u0002_'J\u001f?}OM\u000f]φ_I_c\u0000R\u001egp\u000e?(\u0018y\u001cß\u0001\n)NKnX؀Y5[Kvh\u0005\u000fJ\u00150quW[ʆvntW\u001cv\u0016x^\r~O\u001f2A?.=u\u000ff\u000b3CR\u0001+7\r\u0014c\tO\t;\u0004\u0016\u0004\u0002\u0006'L˚\u000e-}5\u0017qu]v̝c\u0006_ $'ю\ffzH,bTl\rT7`o;>+\u0019%\u0012ߏ\u0019\u0019\f\f/hϹ}XVߪY&\u0004RcFf\u0005ʵ5HȝNP\u00178Va\u001dvJ08fq\u000bH9XW\f\nV\u0007\u0003n4\u0000)Ob>c>\n½\u0002sk\u0013\u0016]n!>\u001fXx\u001fPxb*0%\u0013ާa/}v6_b%\u000e\u0018;%\u000b=\u0000d5\u00189\rqbΟ}0쌑f\u0019]87\u0004`\u0005V\u0000'mCۛ:\u0018up'HP\u0014\u0002eP?H+=6T<+\u0014uV`vlȡ0\u0007!P\u0011=؝\n%Oʱ\u0004r:E2\u0003(\u0006\u000f\u0003i\u0018_I@\u0019RFI|Q\u0010d{p+A\tMWUġ9ZZQeh\u000f\b: $E`ɳC.\u0014\u000evrl)ܒ(ܒ\u0001\u001aa\u0010ϏgD\n/G$Fʼnu\u0017&\fd\u0004(J\u0010\u001d\u0017\fؔ\u0014F0\u0015\u0018\u001ackp\u0016G;AaMUHJ3\u0000QVE!Ŷf`9\u0006\u0003\u0003Ė%1Vݷ\u001cA\t#0x\u0000\b7\u00187\u000f\u001c\u0014ɕQ0\u0001\u000el CCJ8+SP\u001dySf1of\u0018\u0014I`#,'\u0006!T0h\u001e]61*YUcUˤžFZA.N[9u\u0015\\\b\u000e\u0015\b\u001eCl\u0003\u0001B((P \\ͯnDW7RCQb3[\u000fb3\u0012Dɇ1+\u0000;\u000f|\nQ<\u0001zE~ģlSei*4\f0\u001d&Ցu/FMF/`;@\u0014:mkʚi\u000b\u0017\u0017$\\\u0012\u0012랂45zC\u0010\u001e0)\u0003Q\u0018XTLG+uf\u000084N.Q¨IEKݰbb9RHIU7T-0מQ'7ZǴ\u0016l'~\u000f-\\EQΦ\u0004u\u001d\u0019\u0000n\u0011Z\\\u000f${%\u0005>\u0007\u0011ۃә\"$|\u001a.O\u0016'\u0003\u0019EOՌJ*HUyaHi)UR5$\\AB\u0016pdL|`3\u0019a}\u0017w!ea2FhCc\"@\u0014~$\u0006o\u00068S+\u0000:\u0004%\u001e[\u0015خ\u0012Ğ\u001a\u0016)6\u0019S\u0004\u001bC\u0006;9+1448p\u001eglh1׆XJ;Huv\u0006Xl G\u000bBKP T\u001aaxa.-QcpL\u0019j\u00074y\u0011:RH\u00132\u000f\u0013UԧJ\u0006\"99\u0017,8\u0011au}2\u001d\u00140_!}\\b\u0014vEN\u001cc%\u0019`&0Rs2,\u000fR\u001dMP\u0014\f\rmBIA\u001dv\u0002u(TjaLKy;~cКT!\u0005Ym\u0010ӝ\u0001BMe❖4\u001axQ\u0002d(eB\u0000t6bh\t\fˊJJ\u0016\u001d6N#-o\u0016Ȃ\u0007>&\u000e\u0002j\u0003j]\nj՞EŖ\u0019`\u0000kmT\r氤\n\f7M\u0005~QF$t\"\f\u000e\u0002d`lF\u001c:\u001b\u0010\u0004HA\u0019\u001b-&=\u001a.Y1\n⊂CYZU,c\u0015)F\u0006@\nSä \u0007jh\u0012\tXbFG\u0003\u001cG\u0003W\bfu\f9\u0004\u001e[9C)\\:\u001d`5=Rd\"\u0003AEa--%=\nꌈH1\u001e)7\u0016&\u000f&b p\u0002ȑ61.[xwt\u0015(_N)1o\u0012w8q9\u0014*,@T\u0006pJɊaW\u0014r+R\u0004\f^xlY-8AR\u001aא\u001a\\a\u0018])\"\u001c\u0018g\u00009\u000f\u001e;\u000fTҟ5\u0019wH淕H\u0005K%\u0012GK\u0012!DjR\b&!*\u0017qehE&@\u0016XAOG= D8\"$\u0005BC#\u0003VN\\\b\u001ahHwalő\u001a\"qKJVKԔ#S&QJ@bN@\u001eB *tT͘O_\u0019L@HX8\u0000\u0011UPxM2_%\u0012(K*抝ĭODR)\\Cf\u0005D⣊\u0010\n\u0001/?\\2@Tv~\u0000#\u001a\u0018C6SŘ\u001ds<~AZe4Z\"Jv\u001a\u0014\u0007թ\f0n2ޟO\b\u0015\rS@;ƍLyL\u0012͕\r/\u001aRѧ1;L[t6e`8\u0001sAΧ2H5#q2>[\u0006G\tKx'GA'VEvPek*\u000ef\u0011+C9g=fWE\u0007cFO\u0006%2c·^\u001a\u00108Њ\u0010O2d{OK{R\u00149<\u0014]j*G\u001e$\u0004\u0007+۟c\u001fW\u00102\u001c\u001ef~[3@!\u0014\\j}e\"M@ʆ<\u0007yˏ2k\u0016OSkg\u0000CPϷxmwT\u0010ߗ0sXL8HLb&ȣt\u0014&md\u0000V)eRߕ\n\f,Yj\u001dDHKU\u00146\u0001\u001f\u001b=\b~S_2\u000b^\f\\~\n\u0002\u0007П\u0001\u0012s~Ke\u00032_@f/p@wyLV}\u0014c\u0013e\u001fgĖ0\u0003li\u001aEx|W\u00063u_a^W-g(tW\u0003)&aU\u0017ʯ\u001ax\u0019\fm!?\u0006vB\u000e \u0016)&sYt]Lc̑|\u0016;\bJ\u0014jsu&*\u001b\u0006^F1\u001cG\f`P\u0017h%?\"Og}ߦ\u001fMU}~@j\u000fx\u0014~\u00060(\u0017d\fB\"\u001aa\u0002\u0011ap5\"\u001fu8|\u0001P\u0017\u0004X}X|V}-fUn&G0Z})\u0011\u0011Dz1ә3)X\u0005#AYO^~\f\u0010LaV&%vZ\u001e=pg$tle@?g\u0006$c\u0017CȗaU\u00001NTI\u0018\thhWҳNJTe\u000fB\u0007B2\u0000}&+\u001ax\u0007\u0007\u0016'\u0013P\u0014pƐh\u0004\u0012I\u001dd`Vifn(II<@%M\u0003A%mmr\u0015\u0014\u001bЈ6FN\f\u000e\u001cVp|\f\"O_'ͻx\u0014p^jo\u000e2aWK\u0002\u001f\n\u0012†\u0016\u001d\u0007*N$b4X\u000b\nqa\u0012\fI\"\u0010\bO\u0014\u0016|>\\\u0018\u00185?H|i:K\u0017:(\u0004LoB\u0010zĘ}0<\u001f\u0000%\u001bX\u0000\u0010\u0004T@X7\u0000\u0005\u0001\u0012֌C\u0019-c!`Ov\u0017H28i\u0010xP\t\u001a\u0006s+\u000en\u001bN@ǪAؗ<0p`pe¾\frM؇poa\u0012,\f?\u0000t\u0002\u0006N\u001eD6\f\u001b$ܴ*l**T.2NsiĢ\u001aRNJ\u0000ReF ت,\bՂ|;D]y\u0014r0\u0002\u0004\u001e;K\u0002nL\u0013\u0018$$08\u0004'k\u000fr>G\u001b:\u001e\u001d=N\u0015#*\bH.b!$\u00173\u00042\u001d\u0015K\u0011\u0019F|/QD\u0018H\u0019HdX\u0005󠺍Z\b9T\u0013b:԰`:UtPc>=TuZ\u001dGZ#M\u0007L\u0004Ҏ5l[׀a\u0006n\u0006P\u0011\u001b8\\0i\u0016,\u0011%sA\u0007\u0017d\u0019\u0018b\u0000il\u0019iw\u0002ON\u0007Ě!\u0003\u0000ŀ`{π`'h\u0007\u000eb\n\u001dA=~\u001biEOV\u0016\u0001e\f-|\u001bmY%MF\u0002+\u0006ZI^ПGlW*\u000e9 \u0003T<)\u0000|fƆ\u0000\rlС#DC\u0014?\u0001G{\u0012b\u0015\u0003\u0001$\nk\u0006 Z\u001c֢|~Osy1\u0010w\u001bB3@FS`\b\b\u00129g%i\u0011*\u0004\u0015ڐQ//#)\u0006 \u001ad!8:gF镏\u000e&bpAxZ\u0018\tl\u0007x\u000bH\u0019_D\u0007Fص\bBQ:\\Ԋ\u001b\u0011\u001b\u0011l\u001b\u0011pTJp0|ָ]yػaTs#\fʈ%$\u0006\u000f\u0013\r\u00120\u001d3(贡3@kZ\u0010\b\u0010D].X\u000e\u0004\u0015˘%\u0016\u0001)xqkb\b\tX\tܕҰaD\u00047\f0\u001c\u001eo\u000fL\u001aqYIbv \u0003l\u0012Qh1\u0001\ng\u001a+yt\u0015@\b\u001b.E\u0013&\u0002V痍\\'(\u000b\u0007\u001d\t\u0016ڷ\u0017R#oOSO\u001ckFC@\u00182\u0000)\u0007Oƴ\u0011\u001eA':\u0004\u0012`@\u0016\t0\u0002T1F\"\u000b{!\u0004UA\t]a5zAr-O6!\u001dlo\fo-d\u0000\u0011*l6o~W\u001c\u0011\u001dq\u000b<78Fxbp\u001a\r\u0006\u0002d\u0005#0\u000b\u000e\u0003~:Z\u00164\bS\u0004\"c\t*^J\u0016>\u0019Paj\u0010'X) \u0001R\fV\ndR,7\u001dz /Jtc>,\u0013W\u0002/hP+)\u0000%aՅ:D5\tN'v\u0010RTFrE\u0001\"JKWZbGZrJ\u001bq05V|\\%!\u001c\fl\u001d\u001bȕ\u0011Fv12:21R\u000eѸL\u001bQ6\"\u0003dBH -\t\u0015ăɊ+8p\u000b4\u0017\"g\u0019CO1C*m\f\rSCE(y-\u0017H\u0010\u001a\u001d5D86n\u0007|\\ֺ󐠙;OC\u0010\u001cC2@ J$*k'*[TS\u0005-P9\fZ\u0007s\u0010\u0001%@A^m\u000f(3\u0007Q^\u0019Fc?\u001c\u0006\u0003>2\u0000-\u0017:\u000flmw\rr\u0017\r\u0019I\u0015\u0006\u0001Nݭ5FOl\u001b\r1y`/GR\u0013I+\u00022\u0012Ifb'\u0012\u0011'9GJqǬԬ¨2@mF`ՖvΥ,]dfL\u00178\u0019\u001b%\u001a~M\trgG\rw \u000fyG\u00124Hά.h=P)e97\u0018\u0001YAQx\bh j\u0007/~\u0004=gL2\u0018\u0013*TLVF\"%\b'Lcha̎YF\u000fGn搛[\f`>8)RY)L\u0001t\r&^Eèm\u0005;f'W}V&ǜ\u0012M-XW\u001cM*~9G6f'\u0003t\u0001zX\u0001O\u000f'\u001a)4͡\u0011D\u001fR8'\u0019ehM'U@^Ԑ4@\u0014'\u0000kvW!\u000e|`oEjS`y\u000b!\u000e7\u001eZ\u0011{H\u0011\u0015͂l\b8,\b)\u0012yɦҗ&wG\féAjevP&IµS\u00021/\"\u0002M\u0001ϯ\u000e\u0002~\nia?-=g視\u0019۟b~Hd\u001eg0\u0011\u0004\u001fT\u0013@\u0006\u0018\u000b䖑\u001bλ\bkG@\u0014\u0006IOnM\u0005\u0017wOR\bR?^?\u001a\u0016P51G\u0007TA\u0006\u0000(R\u001c\fHR\u001d3\u0006eZ\u0000:\u0006ԅ\u000eKS\"ƿїP!\u0001\u0017\u0002HG\u000f8.,G\u0004,W\n1~Q+?\u001b<(s~1_Z]gR|f7JAD\u0010\fD!k^ɋ\u0015<\u001b. 0:̯Taqo\u001c\u0019h̿\t5L2淿]\n߻J _\u0015oO&\u000fLv=\u001aCiOZ2\u0001h#Vfv&2ʋb\u000bĒ&Q(\u0014\u001cX``\u0011ꐟ&t5J\u0017qH׻̓so[\u0006X))\u000fŅA\f\r7i\u0006\u0017+;H~\f)c2[h>s]$_axziǂ@݉q\"RC\u000en:̂\r?\u0006'IkC?\fEC2\u0013نn\u0006z0QnձD\u0013H\u0016y{U\u0001p\u0013jж礱t\u000fL@i<(5=6\u0010.Ab7cU@\"#2IG\u0000Mɪ1R;ey3@Ŕ\u00169]\u0006Z4%\u0010XlFpn;i\nUwص>7\u0013Zl/(\u000f%X\u000eG=K6@X;Ku^\fYl4^޶OB S\u0017\b\nh !|xXQr\u001cʼn\u0013R\u0004ҋF\u001c!$]b #u\u000eCA>S\u000fa\u000bAe\u0000ս]._\u000e|>ӡ\u001cpkPTW2j(=vLV'\u000b\u0015_\u001aD{`\u0014\u0002h\rG\f\u0013Ošd!hW}\u0015rX\u0015\u0015*V\u0012\u0001Bڶ\"\u000bu\u001bT\u0013\u0002p\u0011@R*(%Fd\u0007\u0003P\u0005V6AM_\u0010Ϸ.׬*+3w+F8\u001c\u001a+[lU@\u000f\u001cry\u0003E\f\u001bR,Zx?dsQLcZN\u000b\u0017qj0Eix\u0017X\":0eze+/(\\\u001dM`\u0003\u000f\u0006Q}\b\u000e(D*\u0004\u000f\u0019\bxst\f\u0015|;t0\u0013ٻ7^1V(\u0011P5,\u0014'+I\u001d\bH2k7D]K}\u0002. ZY5@!pXl\u0001$dUM5\u001d@\u0014\t\u0016V\"\u0001B\u0014\u0015PjtQC=q%K\\ܷ\u0017X{\u000b31xy\u001e\u001c(/z\u0004&5\u0015N\u0019eawe\u001e*\u0006om&\np_\\}$p0\u000eREڝ\u0017pZ1ڤ(9K\u0003\u001d\u0001?ɔ\fz\u000f_h*\u0011\u0011_A01r,&s(\u001d\\!\u0017U\r[\\#vt:'``>\u0018Zeb71\u0018ު ؄(I\u00035\r~L06ݮ\u0013T&fU\u000e`D\r\u001a2\u0001ܔ\u00065p!\u000e@{]%G\u0004X*\r+-QJTm\u0004悼Ja8Ym\u0000\u0005\"\u0013\u0018%ag+{\"쑑u{A'ؾSp0\\9\u000bz?v\\\u0002;\u000fLKG\\işkXJ,AcD%\u0010Ɉ`R~rY?.k\u0010L0v\u000ew\\:\\\u0017+T>\\&%\r|7Ӈ,Kw0\u000b$a\u001a[Kp!\"ynfƐV\u0001bkwl\u0010 \u0011U\u0001Us\u001cy\u0015)UX~Dɦ`X\u0011=+v\\G<4.}d;K)P\u0016\u00060uQv\u0004-\u00002Z2\u0007\\׽%D\u001e'\u00032ʐJ>w7;\u0001\u0013\rFe`i0@|\u0003MX\u0006'[l2K\f6ji*\u0011V\u001ba’?$f;yǾ^\rPX\t\u0003^\u001djp(\u0004jRe\u001e\u0000Y%,#ʎ0\u000e\u0000H쬥\u0002\u0015G~m\u0017\b\u0000hSZW\\\u0004)\u001cvbHДoO\u0017b'4DC\r3\rЈ'\u0018\r\"\u0001\u000e\u001c,\u001c\u001a\u000buX\n\tD>a8\u001dHZ\u001f\"\u0006X3J9럆U\u0015\n\u0002Cqbΐ!\u0002;\u0000%\u0017\u0003p#P8Ж\u001bG>fL\u001d]洯yi+\u0017\f\u0002SK`\u001d\u000e\u001dK-Zku\u00024\u0019\fv>:0eH\u0006ޔ\nL~\u001dPr[Kp\u0015\u0000y4e\\:'4G\u001e\u0016\tNx\r@*\u0004oVl!\u0010\u0010ֈ\u0001 $°\u001a\u000b%Ík\u0005[zfR\u0011*\rՏ*:\u001a\u0002E\u001fL-Qow\t\fO,\u0016\u0003<'\u0001`y\nu\"Y()ӂ?C\u0011\"\u0013e\u001fQb(3B9\u001b\u001c\n\u0016>k\u0012?\nm|\u00118İZ\u0019\u0007*-\u000e\u0000v\u0004\u001a*SE\u001b\u0017\u0017tP̷d\u000f\u0016=:\u0003\\ɔaddÊ(}p\u0000o\u0011\u0003\u0011B9\u0007\u0017վO:\u0005% 4Q>O\u0001\u000f٠&\u00168\u0018&$bm :֮*pտXLrvFzR`m\u0012 ]I\u0018ވ\u0000*.}cvPKC\f\\i`\u0012[\u0003;\u0001)GPF\u0000O&Z<&\u0004\u001cs5\u001f\u0002(\u0005\u00075DPv[V\u0000>\u0007C6H(\b\b\"'\u0013- ic:4S\tCP?}\u000e\u0018A+\tӸ\\ R\tĄ\u0001\u000eGe\u00007@\\~l-b\u0019\tƋG­x\fu\u0005?N3\\‚[L\u001aDOA`\u000fw\u0000(NW T4A\u0002ʦBApCG@J\u000b' ؋\u001dab*\u0015\t\u001ay\"\t5\u0011Q3K\u0012\u001bV\u0019LJ1n$P*\u000e_)T\u0015tN\u001fzW+$\rhuS_\u0002WC2V&-9\u001f\u0010p7cHvcd\tRO\u0017\u0010'^̿BL\u0015?J\u0001?*&`V2~\u0000ĂH?a4&\tT)N:\u001aRn%#.DɾV\"Unr0|a\rD\u00011(2x\u0001bhmB\u0006\u0015+\u0006Ќ`fS\u0017\u000e2\u0007\u001e\bYes\u0000;\u001eeЀ\u0018t\u0002!\u0003\u0018X(\"\u0000vpfC#a뉤'ב\u000fs09\u0005\u0019G5A\u0006n-d;!a\n$YzD!`_\f\u000e\u001e\u000f\u000e#q \b: @\u0010\u0007b\u0006Ϋ2j\u0007v\"ݎ\u0001!\u001e\"/Ӕ\u00009\u0015`QU\u0000g\u0013\u0018\u0004\u0004E\u0019\u0004\u0014\u0000tXc9\u0012\u001c0g\u0006jT'@q2Q\u0002q\u0002.[\t\u000b܉s9I4X&,&,p\u0013\u0016\u000bAX.\u0015\u0002`q?\u001d[\u0000gQ8'7H\u0002+\u0003\u001fz\u0002)h\rGag\u0018I4 \fA&\u00127%vcE\u000b\u001a\n\u000f\rB(Yki؞A\bGB\u0004\u0019`@7\u0001͝\u0006D\u0013`@B%@,M9H\u0004=%@A\u001a.|%\u0015[b\"\u0015-P6?\u0000`:d\u0002O\u0014\u0010jyk}\u0011p\u0000jxĪ\rUiBu*\u0012\u0004\u0016a\u0000\u001a).3\u0001\t\n4\u0017\fK\u001f׉\u001f*Q8a\u001f'\"\u000e\u0010JJJh]\u0001^YN&m\ni\\\u0005,R~پd&?T|w>_NDŽva\u000f=fx2hB\u0010S\u001ep\u0001yF D\u001fFǮ\u001b\u0010a\u001cE,|3i<(U\nU[\u0018\\%GNIik\u0018\u000bzϙ*q\u00110\u0000FaJ\u0016y\fQ\u001aW6ˈǨS4\u0002dau<`JX0OJm_z\\\u001e9\u0004z突\tZ\u00148\b{A\u000e\u000b7\u0012G$;D\"[>:H\nD006&\u0005\"\u000fh,7K\u0002C,hy/ʯ-\u0016؜\u0013!xxZy <2,\u0012e\u0017R\"/\u000f+M*e$\u001dܔKܓkl\n \neU\u0017ue=h8\u0007R\u0018a2ߩx\u001bEܩq\u0005Hpk{k\b#&\u00122\u0018o3T\u000f\\%'\"\u0000)=\tRr\u000e\u0004IkHVR0ɼ2AeTO1\r\u000feg3f_m\u001258~PJ\u0001~\u0003WA9ǬҏN\u0012=XZy\u000bP\u001c(\u0013\u0004!'WR>EKS\u0006׋\"tJJD׃NcYg'.\u0000cȀC&z8\u0004H\u0002OSR\u001c+v2`L8wViSvے\u0010x\u0012dQ*\u001ax\u0018.L\"\nDb\u0003rL1l,\r\u0000qYNKDbd\u0010m\u001c\f#/z%Uj\u0014GՅ!a\u0014lӁfā$R\u001c.fB%\f$\f\u0007Å\u0005i)J\u0017a8\u0003\u0010cʫ\u0006C\u0001\fe[\b4\u0004G3\u0000:U\u0000tb\u0006\u001c+5v\rҕ%1BMA\u001e\u0018\u0016uV\u001bk\tQ\u001e\u0019=|wT\\\u001c\u0000zk\u000b\u001bDQ \u0011,5U\u0019F\u0011:\\s)ȼ]v\t\u0010LJoن\u0010OcQ\u0014\bu9@:D\u0014~qEcGE/Ǘ.(\u0013a8\"ְh+P\u001dXb_\u0000hszF\u001ak\u0000\u0011\u0015T^IlҧB\u001e,\buA\u001fo\r\u000b/rˀ@`\u00064\u0019\fpb<ò\u000ef\u00152\u0018bru]*\u0011m/=!0#X]\u0019FV1˭BB\u0015W\u0000$\rhʄc+h>k@\"\tT^fN\u0007\u000b9\r\"}@t-\"3c0Ru\b\u0005C\u001fʔ\u000b@\\B}XÏ\u0015o++\u0017\u00018\rM\u001fL=&\u00169\u0016ypfO\u0013\r'\u0016F6c\u0019\u0001*lrץ_P\u0004sⵔp%),9~JE2j0>\u0002E\u00105[$c)\u0005#\t/\u0011\tT_\u00069Z(\t9\r\n\u001f(.\n\u0001f\u0003\u001e\u001be!|z&ٞ:\u0011X\u001b*\u0001al\u0001)4\u0019\u00194B&\u0002'Ie\tLR\u0005He\\+&Wᱸ4ӹS\u001a4jS\u0014pSP\u000b&\u0006TFJwVȻ_\u000bmR\u0006C\tI#ZL:Ni;(*=j7p\u0002\u001b!F=rƨIQI@'\u0015\u001euh*@D@gWt:{7i\u0010\u001faޟ\u000euO*\n7XNL\u00108[Śc_\u0019ŃG\u0007\u0002K\u001f\fJ\u0018}9/s1\u001dح\u0014%:ZʹZ;YӱSܮ\u0004A\b|\b^ ^#-NkZ…\u00037M\u001d\\\u001f~\bcy,\r]&u~,c!\u0000\u0010\u001c#\f)v\u0015N\u0007\u000b:JҮ>8DM\u001e\u0015\u0012\u0013~8B!G\u0004UO\u0016j\u0000FWB\u001eїzb\u0013ĵRIV(\u0000նZ[G?>./M\"u\u0014\u0012“\u000b.\fM\u0012|\u0006 +e\u0002QBj[\"\u0013\u0007\u0001c\u000b\u0003~R̩$Y,z~UP)8M+!*\u0019&1R>\u0002qB.\t6\u0003~\u0002MU\\~6h\u001cS\u0001 e끏ԶD)\u0003\u001f\u0016pTF\u0015\u0011=;S٭mMȱJoy1ݢ\u000bqPQ\u0000٬C\u0016\u001e\u0011kE,&SiM1`|~e~}?1\u001d#\u0010\u0015l/y\u0014Sx\u001e\u0014\u0018/EdX68i\u001f#\u0019?\u001d\u0017xu\u0016\u0011Ƅ\u000eJ\u0014t>Z^TnjLK)EHU\n9&+1\u0010CGE\u00165\u000e9\u0016\u0019!\u0006c9\u0017 m)\"j[4G\u001cJ\rU*=vA\u0010F\u0012\nF\fM(\u0004SN\u001d\u0004/!2\u0007Id̥!I\u0006!\u0002\r\u000b$RC|<\u001b\"\b)!8EDb\u001a!t8A*o.H>K<0lM'D\u0014̥d4\u0010P\u001ek\u0001Ե\u001d\u0018\u0017(e4E\u001b$A|\u00032\"F\u0018bJ(\u0007*:TRy\u0002rwY\nI\rK}l.\"܄!\u0006fQމvJ60t;\nHw:ų\u00181PN)\bcƫSAH:\u000ep\u0019j$,\u0013tE\u000b\u000b\u0019|\u0010\u0012\u0011\u00143\b3\u0006\u001a\u0001gN\u0005\u001c\u0014\u0010\tj_\nswX\u0016\nA: &\u001dqe>\u0005b%\u0016Wc&[\u0017\n\u00041\u000fLP\u0013BTy.2+2e\"Uєԟ\u00119%/sF#\u001bU\rU\r1\u0012IoѴ(±\n\u0014r\u000bJUP\u001av]a2k\nA\u0019\u0016uv\u0013>\u001au\u0010*=ҹ$R]EmgUb#=x*ƼE\r\u0015FH\u0015O$\u0001Jc`pq\u0004˥K=\u0006bKf9ᙵ>)\u001aUDؾDWKFL\\ebƾ\u001d.-&Zv\rE\u0004\u0016MUY>ɓT\u000fBc\u0010\u0005\u0004i\u0011ne%6|`\u0018lҝӬkkZQj@,!v\u001c\u0010\u0003;4۹hW+2\u001c0N\u001e\u001c\n1u\u001bE=ӟˇq58@f\u0006ǀB&v Pi5jVEp\u0011J?i^/!27ϪDp$0\n 0|be4|Z\u0016N\u0013BŜNWNépf#J|\u001bDs\u0018F\u0007ll9D\u001838g2+_QT׺Z\u0013~B`4R0|\u0010j\u001e#m\u0006U\u000eP;9I|S?P\\t\u0019ù$W5ª8wDp\"Հ\nKJ>\n#\u0016\u000b)1ԏj7\u0004\u0000000\u001br{\u001eP\u0018QR\u0017\u0019QO:\u00028c\u0016B-O\u001e݂x,wW(,jiGP֞7H\u0012\u000b)j\u001bϻӉUz\u0019T”VpR\u0019\u0018D10|٨>MGMQMMǛ~@U1\u0015\u0014w\\GCje,\u0012\u001c6\u000f黸w@ᘋ\u0003\u0005yL\\`\u000fR\u0016hxj|V0\t\u0007\n\u0019\u0018~\tf_U?hU=\u001b*($~P*D*j\u0006u\u001fwWM6\u001dI\n ^vT[NU\b\u001cmXB\u0010B\u0005T(iO(\u001a\u000fo%L_XyLr\f߳\u001d8\u00154\u0011Y~lE,\u0011\u0010\u0005\\/`=&XO7-@\u0011ϗl]\u000f- &댒ML\u0000|M`\u0002Dޘ8)NqyPDH\\gXǪ0\u0005\u001b~U_\"\u0010c6\r.N\u0012=\u00157`b9z`*`^]{N\t\"!T&k\u0010R\u0016c]gsI&U\u0015\u001egOސraDKqP\u001dRc,^\u0014'U=d$-h|L^Gݯ\u0016W>\b1HE\u0012t0n \u0012D\u0018hѭ|BqJ\u0000\"\u0003\u0013\tj\u001a\u0004jӖ)5YTOq\u0001\u001auæCc|v\t1\u0018tu\"\u0014+rX^υcZ8tH\u001e/FEf]vVY rmJlDŽ\u001dωer)3вuS~Rস@9#\u0000\u0014\bTCl[$oS<:S5iD!/6y\"\u00123-\"+E=ק\u00011.a\u001be\u0012\u0018\u001fԍj?(A)q\bR\u0003P!fZ$\u001c$5u':\u001e+\tEN]Be\u0000\u0010=z'xxP\u0006\u000eS28\u0012%lK/e<\u001f6\u000eր˦\u0010k\u000e\u0019(([FR-LEr\u0001L\u0007M.n'\rPѬֈ]Yiˣǔ(<&Kaڗk&iŧ\u0014\tSK(AisAƀϦ\u0019QHGJQ\"62\u001f\n\t_\u0011[㆟\"pïjyz\bAf\u00146\u0005J;\u000f0\f8= xt[\u001aܘNo)z\u0001n$\t<1yc-q\u0016=?n6k\\;\\\u001bmjs]_*F[\u0019q͇4\u0006O\u0003B&\u0000t\u0000\u0005\u0003qHxv\u001euTH(KMY\u001f\f´&\u001e#%l\u0016)\u0012\u000b\f\bHĴi!!uHDf\ngę\r\u0015ьlcDdO^#A=e9I\u001f\n!\u00010=I`6݆U{6/6h2a\u0017ih\u0018kҔ\u001ec}T1>\u0004IQ\"HP⇑(mHBɨܓP9\n f\u0016\u0004_1\ni,\u0016/t\u001aȓ\u0012L\u0019\u0016Kٶ\u000e1\t\u0014\u0004LIƬU:dEK\\XɯdH4\u0001\u0004g\fK5q-q^bP\u0004(\u0013B3)Dh\u0003+_4\nǐB\fD×\u001ec\\4\u001b˂U\u0014X$T\u0010sH'\u0006\u00142\u0006\u0012\u00001ěE\u0003r\f\u001d\u0012\u0015\u001a(2(4c֒\u0014ɸʼnu\fEU7jHV\u001a媓QF54Oh<6\u001f\rq\u00182OL\u0001A3\u001a\r礙pPϗUf۬\rZ3`[\u001aΉQ;\tN\r\"Vإ\u0000\n֨-O\u0003Ol芏tr?GA[\u001fP[0+\"\u000b$G\u0003.u>yU\u000bXa\u0002`m)2y3hXP`;@Ε\u001bV@K.\u0000\u0000^&cbA/.)P*{]n\u001c\u0011ͳj/'NaO[ʄ\bSp{?\"2ߚHnq\u0018-\u0000T\n\u001eϩ[&<\u0017'\u001a\u001f b7/bX\u0012s\u001a\u0012ښV3{yJ\u0017,}\u0011\u0014c\u001f0a,\u0002Ԣ\u001bdVj2X\u0004IL:\"\u001b>\u0003\u001d(3\u001cE\u000ec5O4\u001dѼ7r\u001alk΃vAslacw\u0016x\u0012m\u0016稼,(.(2-=#\u0018>2Q\u001d\u001b>i#3O\u0018Q6Bփ\u00106zhcVBĺAe9а\n\nU\u00021\u0004Bwo*S<\u0014P\fwÿ''A03+P\u0003ҹ{\u001dV\u00156 S\\C3«\r]x=\u0004~gP\u0016?S\u0001\u0004\tp$\u0010!CF&2\r\u0018\u0010rS\u0014JQ%gM풶a႖\u0011D\u0015g}9?05\n%i}hWi1qoxœ\u0001A\u00076\u0000>\u0003l\u001e\u00031\u0018\u0019ds6Ew,vm۵R1*\u0015n]faN\u000fh2)E\nus\u001eTq\u0004A\b\u0011\n%\r\u001fTF\u0019\u0006)-f/\u000b\u001c\u0016hhqs)\u0001\f<\u0002\u0018n\u001dW x\fV\u0004~zd\u000f\u0000pla{?!~ޭ\u000f(\b`P\u0004Pg=k\u0006\\r\n\u0003vv\u0012\u000f\u0005J0\u0014GѩaӺ,nf\u0016fAfouR\u0003~v\u0012@\bso\u001dWx\u0000\u0015RX\f\u0014!\u001cPYQb{fU{5\u001eO@Fm\u0015FY2t*aaVZ\u000b>'[\u0000\f8کGʫ\u001b~Q@0|Sb\u001eh,_R7i'*b ])u+SCJ@}JsS}(\u0013{GW#P^\u001dZ(eΣ+2ƃ2\nx \u0010\f\u0018~B\u001aP@V\u001dTݼޚf}\u0002:U+\u00025\u0004Ԧ/u\u0002MAݓ`[A\n`(d=v\u000e%\\e8L!*\fC\u00100|4|ͅ4|1̮zR\u001ec\bZ/rB=\u0000jWzxJe)1L\u000e\u0018ԍj?C+q\u0004\u0019M\u0000P\\T>b^ګ@$\u000f\nD\u001a~F0|yc\u001e<1DoV׫,vxxN]1\u0019J\u001c\u000f)u<\faX>ԑۏ.$Dt*\u0001)\ft5T\u0012BIG*'Q5\u0006\u0004\\$P\u0002IZO0XKl+\u0015&*\u0014\tTN,r\n\t̯j\u0011X!eϲ֕q[[[\u001ap\u0016*ޓ{,{\u0005|{嫸\u001c&Ҁ͂[\u0001'cX\bJ'mz\u0012\u0011\u0003f[/L\u0007bR9C\u0007}\u0012\u000757ծ:^(\u0001Y\rs:}DC&\u0007\u0016rN MD n)Q'!\u0013i.[2o#@\u0018\u0000\u0015\r'n\u0013BDЇ\u0003/ޠ*\bT\u0006a\u001f,\u000e\u00128:{\f\bV8\u0004.TAPjdtEˏzls2[iq\":%*וpVH_Jq\u0011e~Zj': \u000bf\u0014&\u0001xY:\u0004<\u0017I{Z'w\u000e\u0000&$\\\u0012آ4dvEKe\u0013+Vt{XwSW\u001e<#!lH\u001eŻY0,o&*,<| ͽ\u0011hT|cVI\neQxL_\u001f\u0011 =eL\"tZ+>Y\u0004\u0000h)>Qh&h]kcQIh&{j\u001dpMueD&\u0004\u0016Ş\u0011\"V߃2 hw,\u0004\\dl\u0001V\u001aw\u0012aDҤ\u0005\u0016G8>7Xms)\u0016C-\u0001B\f\u001cNj\u000bPi\u0005\u0005r\u0003HFC=B\u001ay.ǼJp|nKq)\u0001t2 (C-l\u001dX9fwhOiQn[\u0005v, )Jt\u0010o\u0014gY$gi\t4\u00074ڣR|u\u0003N3 c*0زHỺ7\u001d:X\u0003uzn9\u00068\u0018\u001ee俅\u0006ϴ:\u00157\u001c[\u0000\u001c/LIFl]*wxl}B\u001e3M\u0015u\u0005Ca:%\t3C\u0018̮N\u0000]B(=\"\u001a\u001f)\u0012\u0004iq0̌ز@P{\f\u001e\u0016\"ȫ+`WYCv]\tD%4>@aW\u0012\u0004i0ytp\"A\u0019\fߖOLڄ\u000e\u001d\u0000\u0019ſXV\rR^mYXjq](\u0002[''I=x]L*1}>:-7T[2*=\u0000G@N\r8ZʴtbuHj\u001eF2^\u0000A\u001alYLg\u000b.\u0010Aw;|\u0004E\u001b\t\u000eO*\u0013OҕF}X\u000f}RuZ}>\u001aү:źcj2\u0012m\bԲU\t\u000521\u001d\u000ex@ɤpcl<1yc\u001e\\3y\"YQMUMK6>>u61W1\u0013\u001e\u0014˴{\nW\f{sF\u0003^l htf֥\u001a>\u001b~\u000b\rc0\\Uʢp3ݢI%\u0001\u000bĝ.tb\fM!\u0013f*?J40\u0004RǨ\"0 \fQ3G\u0000c,ќ_h;5\tԈXJ\u0019A?\b[\u0019# &\rU󲊕1lօ\noV\r[,\u0005d\u0019,9Y\u0011\u0018\u0017M\u0002-E+C\u0015mŔ\u0011]1&VQv\u0016ˆ6Pj>\u0006:\"\u0006;6$\re\u0004\n:b!\u000e\"P2}ۃDՎ\u0013\u0014biUw$V\u00011rlj\u0007jc\nǝE\\\u0019챑eVp\fAj\u000fD'seYeYe\u0007b\u0006NیPU6:+Sg릖\f\\\u000f/\"VE\u0007-\u0003hYQF<~P#Q;v\u001fP_TU=\u001dN\u00067\u001e,AhqccFh\u0017y(䛀&y\rRU&=X[\u000e)JVr`1+CYz2\u001b'/_ rHM5^Y\u0001-\u0006v\u001a\u0018B;#RESb\u0012\u0017\bM\u001d}Ez!M\u001aÒwKaccHf\u0004k\u00131,N*b3s\u001b\neą-Bylus}ƒ8,ʅvDU:SLE#.\u0018\u0016LܑzSxl\u0005kBd,]ǨPW \u0013\u0003H\u00100B\u0016\u0015#\u001e\u0003W\u0000\u0011\\tqc,\fb)yP:8\u000f+\u000em@\u0011wGGE]\u001dκ\u0006I_.I^=9\u0010\u0010ml\u001bt\u0000~\u0003\u001e\u0002\u000f͝\u0013nH0!R\u001a\u0015\u0013\u0000=\u0000X\u001e\u0003,`L:#TN\u0016\u0018=?d2\u0003\u0006x!|RπGC\bF;E\u001c\u001fy\b\u0004F!z19t:_\fw^w([\"`n\r\u000eم~\u0015k\u0016I\rp\u0010Oƥ\u001e\u000en\r[\u0013\u001eDP)1hJj\\I*\u0018@dhDA\u000f1FfI\u001cbGRcY(C^j]u${\u0000\u0000@\u000f;%h5>6g@e\r)\u0011&T28.:jZYGi\u0012I\f\"dU5gg!fz\u001fNc\u001e<1yc\u001e\u0016\u0003+֐zpެr\t*8Z\n˚dʞ@бuB\u0005>\u0001r\u0013npeyd\b/zr\u001b.\u0005fՂ!N+\\\u0019\fJ~HTl2JD\u0005)ҷ̤\u0012+\u0011\u0013pC^:\u0007\u001cÌ3\u001an\u0002:jƒ\u0011\r6[-UoS?\u0010c`\u0004\u0019Ws\u001f\u0002|\u0000|R^m|H=*\u0001|\u0018\u0015\u0003*\u0002NSb5|b)sVj,ͺ\u0013\u0014SA9Y5%ч\t\u0007Jcے\u0002}`-3n\\cQX\u00194\u001b\u0014a\u001es)VƜ\u0002e\ro>P$\t?\np8\u0015\u0014ꀟ\u0001žx\u0010B!\u0019jÎ(қ\u0006}r2&uO\u0011\u001ff+\u0012=%P#mc2\u0017Z\rR?\be\b}\u000e&_L1Fߔ\u001bU.;:֯\u0018\u001a;>\u001d^\u001bsKν|zXS\u001e\u001dO\u0014\u0012f\u001d\u0017Q[\u0006\" BaWzH$fam\u001e\u0012hI⎰\u001d,'UNqJIXs<_$|Nc!ְ9=\bmF\u0005Ի7\u0005yS\u0000\u0007챕|9FJu^#%Ϯ{!\u0000S\u0000Q\u0007Ḩ$I#c_A(uNd6\\\u001f}\u0012\u0004\te4j6HidH\u0012y\tl$M-H\u001c\u0000ޖoB8/ՙd\u0014s\u0003\u00173\u000b\u0010\u0001\u0004\u0000'xVb\u0006\u00191+\u0004\u0001y\u001c\u0013I,\b\u000b)I\u001e[is[,ԇ\u0003dd^ScmN'W\u0003\u001c\u001e'V\u0002\u0007\u0019\n,M0\u0004d)cH9G,\u000ejHԑK+\u0016³\u001a\"y9-33EO\u000ezӸ;`@K\u001f#S10liC\t\u0002QWe4%Q/<1yc\u001e<1ycD\u0010:1!\u0016\u0004X#D@\u001cFǺV&4{\u0019=gRg*G\u001fIÊ<(5\u0012\u00002v\u0017EJMD\u00061yl'\u001dE^.db]fyr\"\u0004,kqY)ZH5\u0014%=K\u001b\u0006]D*O\u0017-J^idB*\u0001\u001cM\u000ez|\u0006z\u0003t@8H8n\u00001\u001f=\u001e>x&;Egx\u000b֓ʰ\tҼ\u001dFȡyJIT#B\\҈Ct;\u0017۸i^l\b/a\u000e$ds\u001a<\u0006\u001afVq\u0010N\u0001\u001e2A\u0004`i\u0003\t<\u0002Kd\n2J\u0007өX\u0011[H Go/\"v˸J*T\u0001\u0018\u001a5\u0012\u0003ߺǙ\u001f\f\u0015gcK#\n\f\u0002AH\u000bT{\u000ev$̥#!eW7\nPBCb8\u0002\u0002zO\u0013\tq\u001ejLe\u0017\u0011Iִ\u001a{\u0014V\u0016\u001d%(q\u0005۵*V*g΀BP!\nVst\tфJq\u0001\\R`d,\b\rŔ;oC?Yش\u000fc݁:S\u0018=$1b EhQp%j\u0005hA$ZJ!&,ȰXyL\rB<\u001a\u001f]p:=x\u0006\u0007j+SCDI_5Z.\u0011\u0016`\u0001;©\u0013憒KU3B?HR \u001a&\u001d*z,c\u0015[\"/TT\u0012\u001f i!;\u000b\u0017Nm$\"ض\u0001b\u0001\u0005\u0001J\u0007ӕV\u0016u\"aL5^#1},<1yc\u0017;~Ŏl/\u0017]YIZH\u000eZy?nPԇ@a4\\c4)T#\tUA\"P4\u001eW5MGdjϦ\u0014u53sXOq\u00138o?E\u0001\u0014ɰqMTQ\"\u0005Ws2LCWF\u0014eQf,\u0007T\u0007ނb\u00038\u0012\r듕\u000bK@|\u0004y C\u0011\u001b\\\fd\u000bQ\u0004$6$?`!4t^\u0001MZUۺIBm@x\u0014\u001e9b7\u001aj\u0005LLf\u0001\u0001\u0001\u0001fd+j\u001e\rE#浑\bx#MޑmN#3єC~@B汃u\u00124)o'\u001b@j\"\bD\u0016lL\u0010/\u0014\u0019(2\u0019\u0005)?)\u000e\u0001KcH!X\b\u000ezi\u0004\u0012p\u001f.\u0013<\u0004f\u0014>o2xx\u000eq5l\\Bf-!#-\u0019B>B\u0006~HR\u0014(\u0002.\u0018~,.݉+6!Nq\u0003=4#\u0004D\u0006e?ʽ,нS^val}/Kpy\u000b^^\u0013Z\u0013t\u0019]h\u0001{3\u0002$T\u000e@\t[<\u0016C88\u0001%is\tv\u0013r+L\u0015\u0003ÂL`A&\u000b\u0000\"AƅD\f\u0011d,!PM:.MNًJwy\\e.\u000buX\u001c\u0011K[gUrE\rV\u0017?0x=\u001f\u0004l\u0003..e\r2.\u0018\ng,.pb2n/t\u0019\u0011.C\u0000.w\u0010ul\u0015e-eR10\u0007¥q\nwF<\u0016C'l\\T\"Y/\u0005\u000b\u0006N@0H3r|WLB`.#/ue&Ls\u0019aAsY\\zg.i2sY\u001en!\\F\u0004.\u0001.sɑ3t[ՙJ\u001f`amP·\u0007ʻ/q\u001cLb S'ų\u001br\u0010\u0002b/\u001aS\u0010\u001e+\u0012xH4>sAZg\u00163\u000f:,o|>L>Z>S-\ttv\fg䳜5\u0007\u001flF_ug3U}f,౳c ،Mm1\tկy\u0005ZO`̊\u000bdk{\u001eL\u000fBR,,\u0016g\u001aHJ[X[y\u0005|`\u0010|\u0016\f|\u0006\u0011>\u0018\u001b@,b\u001e|vY\u0005Jgl&9q\fo2\u00152\u0002\u001554!26$Y.V\u0002[IB\u0016jON,crj\rlɁ$P-\\paJc.\u0002ܡ\u0003|+[Vz)[5e2Bo\u001a\f,-\u000b$-I떉uoPeNز/Cزמm\u0019Ͷ\fȶlnZ\u0010e\u0001t<\u0019P[*nbC\u0007\u0006}C\u0013=K-[GSVc\f\u0017'g{(\u0003\u001c\u0001N\u001fc#S$эX\u001bơ\u000fjZv1Zvth\u00072hk\u001eG\nG^*\u0004H+?|\fp\u0013ؠ\u001a{WSbC\u000fU&K3\u0011\u0015L'`\u000b\t{U6}C2X\u0010@\u0014\u001d~J\b\u0000f\u0018\u0004-QT\b-\u000b\u001b҇yVp$;#9#YW\u0016\u0018>P''\u000eDv&3V+cnGXlvl\u0006Jm\u000f\u001e`G\u0013,C͈C3\u0000\u000e9.[q\u001e}=@\u0016\bv§7\u001e28\u0004\u000f\n\u000f4OGB\"ac\u0004U\u0013@vH\u001bcN\u0000\u0000\u001b:84ɘZBW\u0016wD6\u001bŦͦ6O:N:S=ԣ\u0003\u0018Єvri\u0019q(%D4\u001f\u0002^84\u001ah#%\u0011\u0011BZBN]\u000f.mS \u0019@_\u0012O==\u0000\u00037\nt|xƅH\u0017\u001cV:'a\u00104 ܈6\u0019\u000f\u001eW\u001f\u0007)\u0007(\u0007QI(Q9cV&ȉ\u0003\u000b.\u0011\u0017K\"\bɑt\u001eti\u0006u\u001esNڏ9\u001fAKڼ3\u0012e\u0012`-\u00063z\u0010ޛu\u0011b<2B\u0005A\u0011P\"\u001eڸ\u001eFS\u001b\u0005G\u0013%\"b8c00\"nY\u0011GP\u000e#8Ac;\u0001;(\u0002\u0007\u0011TuFn\u0002X{1\u0006@\u001e^B\u001e\u000fH Ƀ1wCp\u0011\u000e(p\u0002\u001c'C\u0003h\\0ȂÉk\u0003\tj.QJ\b3\u0018BSI\u0002\u001e@`3m~lGٶD\u00166/\u0016]J/Ӹ\u001eic\u000e\rɄ\u001cd'\u001eV}p\u001a%Dȳ\u0004aGY\u0004}B\u0007󶅸CP\u0015:\u001e6qnP(\u0007\u0007Z/~)X׷&\u0007ad\u0012D*yp\u0002\u0017H<3\u0007\u0002\t\u0017wG!ǃJ$\u0007\u0007Wk\u001f\u0019Hh\u0016&X\u0014 6R,\u001f\u0018\u0005τ\u0005C\u000b;[H|\u000bfN\u0018\t\"0F\u0005\u0005oŇ\u0004ڊ\u000bi2̄㕇d\u0014\f^\fv\u0016\u0010\u001cB(E f9Y\u000eOCJ\u0004J%\u0000e31\"5,*bzcl#\u0017\u001e!qzPsj]tu`\u0000-\f\u000b\n\u0019N\u0002\u0017%a-Ʉ\u001e[v\u0006WIZ\f;\u0019\u0015c\u000e(r(}}\u0010m}\u0000\\Q4jTD\u001bF|DJO\"\rw\u0002\bs~rDw\u000b\n!fɄ\u0005\t=%\u0013^R3\u0013&V<\"PJE,ZqC\u0000\u000e\u001e˼DaBH4b]CfC#>J\u00034N\u0004OT'*V鄁\u0015$R\u0000\u0002\"(ԬԽ\u001a.I\n\u00175 #=V\u0018\u001c\u0012e#BT@d|\u0012!q%B>J\u0004\u001c%b4\"Ԭ^\b \u0013&\u001a'>Ӟ\u0010BQ4\"\u0013\u0012\u0014yXH<\u0018_.pl&+csb\u0018̀Q@F\u0017B\u0017@LR#ezs/,bKr<$=G$\u0002\"e\u001c\u0018\u000fl\u0017\u001e\u001b4b\u0010\u0012\u0012a\u0000sb\u0010%0^\u0005<\u001837\u000eD\u0014Ű\u0018Q=J\u0019AyI\u001b\u001d\u001c\u001c\u0011\u0015\u001c\u0006X\u0003\u0002X\u001e㼆\u001e\u0003~@\u0002I \tɣD\u0004elI<Ҍ\u00102er1዆.n10\u0010\u0014bGd^{ʠP\u0005\tY3\u0018g@vQu\u000bqU}4Z\u0018\u0001D$(\u0018_\u0014\u0000(t]'N(uуA\fh4j!{S.JI^/<\u0002\u000b\u001cO>\u001c'EZtdƘqj@B2x2-I\u0002`\r&\u001a e<.\u0002i\u001e\f\u0018'uښ۠{l.S4\bԉ\u0007t\n52Ie\u0002uC\u001eb>\u00136pwCk\u00133\u001b,Lkyc,ʾn\u00145ĸ&.\u000b\u001dZL\u0007Sv:\u0014I0*M\u0005Nܤ\u0012'\"kS\u001b\u000b[Xu\u0010C\n\u0016/k$\u0003/K)T$\u0010ߝd$5\u0006(ՂԩH큷\u0003shȭ3\u0005\u0011\u0012d*\u0011%8]Afei2.x*.c\u0013\u001aB\u0013<>q\u0019MC\u0002\u0001$\u0003@ \u0017y\nr*\br(#\u000e$=\u000b\u0000=\u0010Oxy\u0001!\u0006FE7>cg\u0015X3Vj3t\u0019\u001992̯\u0006\u0010\u0006N@03\u001b\u0019\r+ F\u0000\u001a[\tտ܍rnud0\u0010ȣ\tXMP\nRc\u0018\f_(5\f\b(I2\u000b2\u000egolWLʷn[C[F\"B[\u0006m_f\u001esb4\u0012\u0019\u0010\u00049p\u001f\u000fk3\tflӼzUA*tC\t`̊\u000bi{5\u0007\u001fM\u001a\u0013\n]A\u0016\"\u0018\u0002\u001c%\b\u0016kDKU\u0010#i\u0010Ö\u001eÖ$ǖE\u0006-#h$[2\u001f/:KM,\u0010d Q~`cDam5\u0001`i<,ѬBwH{=\u0001܆T!q\u0017#Pe\n`uxi\u0015\u0019\nps6 \u001aX\u0014\u0007\fak°\u001c\u0002N\u0010\u0004eP\fd!\ba\u0001~e/kJ@\u0006@\u001a\u0007<2-Q,bz-6:\u0017R}km>\b2Շg&8ɽzmX[޵^m\n\u0005y;\u000625\u001f౻ΰ\n#1\\A\u0014\tT0ԜCh\"V\u0014\u001aX\u0014ntM\t\u0010,mW^\u0000xJ,4g/W\u001bh7\u000678]\u0011\u001eC8~o\u001f&9\u0011r\u001eRgF|\bڈ:/Nx\rS\u0016Ts\u0017{16\bS\u001dB-)\u0005\u001cпQaj\u0017sE؈b:\u001dLA#=F\u0019MT\t\u0010\"|R[\u0010>Z <òQ&bUo\"\r!\u0017\\i\u001a\u0011xUn\u0010I`@a\ru-\u0010no\nD\u001d-{x&\u000e\f<\u0016;dy'\u0013\"\u000b\"`\u0016zSl~D\u00050\nYN\t\u0019eP\u001ek]9z9̪$t\u0019o҆jR\u0010a4^x%,*\u0000\u0015\u0013P<9O\u001c%E)^r%@\u0013\u001bNQl80\u001eWl;UUXF\u0001-~P=X5,r@yI~b\tQ\u001eWBu{>\u0016>\n\\ZpAewU\u00052-\u0006aZ0\u0011Z\ftt,x\fa4+\u0015װ\fh+XKwr|)q\te\u001b:#\u0001|?DH2OkÌ{\u001f+?uV0{!\u0000\u0005\u0000a.\b]$Y\u0014ހ0t~,ҟXUu,\u001b{Ӯ(%18\u001f\u0014=J<\u001dQOQD\u00030\rj-O\t\u0012\t\u0017+#\u00157Q\\\u0004ԁ\u000b\tgOHH\u001a\u0000\u0011Լ\u0012LL4\u0001\u0005@\t\u0006F\u0018\u001a!\u0004J;/Ҭ\u0019`nZ2\u0001\fЩ\u0013wL%(ō]LHp^#\u00058\u0010\u0003o\u0002\tʾQC@\u0011_K\t\u0000\u0013`Zg2Zg2Э[S\u000bT(P){%UPYO\u001emǸ#VvR\u001d$-Rw\u0000g|:\u001b\u0003\u0004n\"@,\u000bS䋘4ɫ\u0004KQ_/Mᓺ\u0016He=\u0017\"Zf*sMR?jX\u0015VRƒ\u001b\u000fioD\"\u0012\u001f%\u0004{r\u0002\tB2k=\u0005SE\u0015\u00013w{̝S\u001c\u0012*OL'k}\u0012\u001a-ʼn}\u0000/|\u0011*5@_WPF_\u0005\u0007I\r$ª+-vk\u001e\u001b\u0016Z\b^ml\u001dWW\u0002:8a簐pϔd\u001a`4liT\u0012\bBi惋2(%f^dKA{\n\u001d{\f\u001d?\u0014\u0000ʚF\u001b\r`DZB\u0018W7\u0003\u0007`Ą\u0018\u0019\tHG̎\u0000E{\fQQ9p\u0012\b!\u000e9Q(9\u001b\u0000a=W4V\u001et@\f\u0002?8\u0003\u001c\u0010\b )g}\u0011F\u0017;jbeo 6x*\u0013>e\tJebR\u0000\u0006\u0017of2ۧ\f2Wԛ\u0007\u0004S}\u0002~\f_F\u001e\u001b߉a?PXoZ%/+3\u0013\u0019m~3ASe~\u0019x\u0019P\u001f2.X,jvؾ>#\u0007]K\u001cv\u0007}X o\u001fMۯ̧'p\nF*cu}hbWjr\u001f?\u0001ϡlOU훨\u00114\t\u0000ReXe2J\u0012eOa5m\u0002Tؾ'Ylc:H\u0006Yqe~&ngLN'qLD^}\u0004q\u001f`|7Ì1B*0eaD\u0000\u0019d훌Aֶ\u0015O5awE\u000eAuEnr[\u001fQ+x\u001e\u001bx&h\u001f\u001e]MM\u0001\u000b6\u001d%\u0012\u000f\f3y\u0006ߪx\u0006ﱑD=m>ݔ\u0019\u000ecn\u0012Ѡ\b\u0016\u000b\u001d\u0016+}3\u001e\f&\u0004 P;Faho\u0003\f\u0000rpѠ\u0017,k\u0018.`\u0011_Hz!zd\u0014\nG\u0018\u000eJ\u0001%{q∥\u0018\"n,x]>'x}-8}p\u0015\u001a\u000ff\u0015\u0006&\"\u0001\u0014%>\u000b!Ű\f%@90F8ϞXpd@DVa#<1Tr<^\u0016fH\u0002\fz*\u00012V1\u0013L75Qh\u0003XZa\n \u0007\\ \u0007w\u00072\"\u0014\t'I\u0003\u0013 -\u001c2\u0013P (5YX\f'́r\u0018u24\u00028Qj#\b+ِ\u001a\u001eK9E|_&\u001d\u0010)=P,\u000fFl7p\u0005\u0006$<$iI>\u001cN\u000b\f]\u0017酐e.~\u001ek=J\u0014\u0003B\u0019<9a\u0001K\u0019\ti\u0002+\u0015]\b\u0004\u0013c 2jpqOx\u0010ЋXK:p'\u0014 br\f\u0005ƬE\u001aMc\u0004\u0000)\u0007<\u0011,a\u001f\u0018\u000e\u0017w@<(\u0000a\u0016^qڇ\f ,\u0011(%N \nf}1\n\u001b.qP\u0012'.BЮ\u001c\u001d:\u0003p\u0010e&d&/\u0002\u0011G\u001b\u001e.\u001eT10F@tv|5Ҫ\u0000r@i\fF0\u0018(!\u000bX@iBM\u000e9\u001c\u0017@~I4\u0011~dz1\u0005O#\u000f#\u000b7E0[N\u0014镁hQZHLrJ\t3%Kc\t2\u0006\u00039P\u0005,}z,2.bqT`IP7#\u0005֠'\u000fA\u0014\u0019wc\u0001@]I9X\u0017(n\u0012`\u0004Q2\u0018M\nl\u0011L\t\u00165Ld.\u0019M\u0018d\u0016Uj\u0010\u0005 [XL+h.X#\rxON\u001f\u0003`\u001d\u0001&oN\u001e3B\u001b|?\u001bx\n?\u0012\u0010~g~:\u001d\u000e\u0001\bh\u0004\u0004)If \u0000d\b\u0000\u0011.&\u0006}cf\u0015`L~J\u001e\r=}V\u0005V\u0011ְ[p}ћ\u001cHM^\u001eVa]q\u0011Ds\u001ciWI\u0013\u0005Ri\u0017\u001dgV#{Lp\u001ea|+TR9\u0011XX\"\u0017ƯµHt\f-HXAs5\b>\u0014B\u000fB\u0003D/V\\ng\u000e\u001f\u0001\u0011\u000b>TT\u001e#T\u0015Z\u0010\u0012\u00072%RP\u0004\u0001A,K5k»)\u0002dy\u001a]/\u00048Ą\u0017Ն\tɱ\u0007g\u0003ylj\\_L'x\u0016\u0000K}&R\u0018|ι\n>X\u0005%\u0006%\u0006ЍP\u0015\b%3+\"\u000eX\u0005JY\u0000]7!\u0014[ŭ\u001b֫5\u0018Hکx\"CD\u0016\u000f=>\u000e[1ZnB\u0002.tjy\u0012S/\u0007+x58\nϘ?XDŽোU=FZ\u0010|\u0005350\"\u0002e \u0001DZB]>^ԤßI\u001cv:\u001e6YBKϏM\u000baK&~<8^c\n\"\u001b\u0019\\*I ϗT$\u0003+[J\u0010\u000f\u0003>\u000b%z\u0001a4\b~k\u0017&\u001b\u0003i\u001eC\u000et@m`\u0006\u0004X8\t\u00008\u0014I\u0010gku\u0000(fL_\\l%$i\u0000Dd#L\fQ(Ta\u0005\u001c_|vYw}`\t鑂oW{(pP3+B\u0004\u0007ҘG\u001d\n3p\u001e(\\yZ\"e{d}\u000f\f>$\u0017z\u0001.tY%\u0013e\t j\u00182\u0015յ!\u0018\u001f7\u0005\u001b\tY]_'\u0010|%^E\u0005Hq\bC\u0002;\u0010\u0012%3gN æ\u001a\u0017HT@\u000eJBn'\b_\u0006 a\f~yjn5}*Ӑ5|\u0012\u001dz,/>\u0004ymr\u0013\u0007e8P͂Ԋ(\u00000 ]\u0003_Z\u00008v?9Q࿢V+{Qw?ς5ocPQ\u00159t*9/Pž8*(r|x(k?\u00103&\u001bԼR7`]䇷R=pr6h2ALD}\u000bL{L~Ϟ\u0018t+W~[\u0002\u0005פ2\u000e2\b\u000eQ\u0005\u0013Mԭ\n+\u0015\\\u0007\u0010sQrcr_\u0012\u0001pv\u000fh8ݧ\u0017|?x_\u000e/td'n;y}u?%UL@)\u0005юǘd\u001dIy@#rF\u00053O-\u000f\u0002>@k}]~.ܟ5)C%`}D}\u0005F\u000b/\u001b5!Y\u0007\u0011&`c}6ߺ3\u00182,\u0011\n\bR\u001b1&\u000eCK<\u0014X\u001dF;OP\u001c\u0017[J\u001aO\u00054\u000edT~\u000f?g3&a!e ^~\u001f\u000f{l[eS@*\u001f2+hT.\n*δ..6WE\u0012/b1\u0012G})pmD\u0011l\u000fqo\b\u0019b\u000ep[Q#Q}N|{lݐf4{PD;pèEteQ\u0019C_hP>&\u0000vP\u0015C=\u0006\"P1'ϳ[M\u0002\u0003\u000b\u001fo\u0002H#:)Vrb\u0003d\u0005ry!Gh\u000e\u000b\u000e\u000f_Joaq !\bwx '2]\r\u0014q\u0000\u001cv_\\p\u000e??g\u0005?]9ex'Px\u001a\u0014zmAQ^A}d!\u001e\u0013Kn\u001e2Z+nH|$\r\u0011\u00022Qi\u0013C0As\u0007A\u0013\u0016\u0003n\u0013\u0004\u0002t'EAә\u001d\u0011\u0016c\u001a\u000f:i\u001fi\u001f4D\u0011\r,mg\u001e\u0012ˑ\tCgY,n>p\u0016\u000bbH;dVaBHssk#\u000e\"vz*)\\8*RX\u0000`4R\u000b\u0002Fő~_~9}\u0000\u00143C=\n:wH&\r\u001544CXfzX\n\u0000G0Z\r\u001b@Xjr\f\u0001L\u0010k1Yɫyf2Bd.\u00031t\"\u000ej`7{\u0018ĊxcJDzo\u000f{\u0006{\u0006\ba1\u0000.nf\u0015wP]VKN\u001aA+\bdUt\u0002mh\u0000@0$nKj*\"za\u0000i\u0002w\u0012|zd\u00122\r5V%eVHa#cN^F&\\\r'\b\td\u000b\u0007\u0010\u0002\u0014Q\"rP\".\u0011@&\u001c\u001aL (\u0004\"\u00037B5x!\u0018D\u0003m;h@ypt5n\u001c\u001d\u0016$\u001dB\tR)\u0011[ šQ`2\u000bGKXJ\u0015lLF\"m@\u0015TA\u0010J\fIH-2U@\u0010\u0001QB\fDE,Kzc\u0006(.f66N\\\u001e!]HIIʇ/l4*O҈q_K\u0013xM0jzbާ%{,b\u0010}\u001c\u0015b:29\u0011Ub!*\u0006!A]\u00118\r'Q\u001a,\u0018y,X6\u0007C\tp0`&'`zLE\u0014\u0018$'u@\u000eQl%ߊ\tt>\u0006a~K#öډN\u0014@\u0007.o4\u0003R#ȇ(\u00161q8\u0011\u0002lq81\u0003\u0003\u00061(6\u001e^zyq3R\u0004lH\rB͋P)r2HB88W\u001a !eP\fʪGgz2U\u0017Ü, Q'vAR_\u00039J@d3FŨ\u001cTCA\r4\u0005&\f\f\u0002/\u001foh'L$(YΨnԳ\u0015\u000fR~+P\u00062\u001e#\r؅홼\u00061b\u0001\u001cԻ\u001c\u001fIa\n)\u0015'eU\b4\u001aU!3\u0007/S fg\bf=v\u0006W\u00131\t3\u000e\u001aZ?(k\u0013l\ti<\n{\u0007V&EX2\u0016\u000bJs\u0011'p\u001fڡYHs\u0006=\n:9r{zWBVKhOb\u000e\u0007 5\n\u001f\u0014\u0006?>,\u0006b=\fu/\tS$\"}q\b\u000bqx2\tB:(\u0004\u0015.\b\u001cp\fÅ0\u0014\u0016\u001eԢq悇 ]F \f\nc+\u00126'\u0018\nwc@G6S\u001d*@\n\ng\u0017\u0001:@IP\r??r,*\rc0\u001e3\u0001\u00014\u000bI\u000ea'\u0002%B6Z*fl5UɁ\u0001\\ɎY\u0005¶2gS:d\u0017t+خg1\u001cDmR\\u\u0000y\u0006b$j\u0002;\u0001|Oi\u0007\u001dS,|F\u000f\u0007=\u0018uULPDC\u0007,i2>|6E!n@lUDqJ`I\u00145\tz\n\n׃~tkS8\n\u0014<\u0012n*#9\u001b\u0014G\u0016\u0000\u0016@FH\u0003\u001b\bS%I\u0010_]^\u000e?0\u001d!<6%enu\u001eN勆MXL7\bT2CΒ#B\\~I5275\nb{\t~>Y|\t%*\f)\u0018xRΡ[ r1\u0010—\u001cvP\rmʗO=ӊ\nީ\t\u001cvakY{LR-\tutFx2}X %Rr(N<\u00136\b_\u0004\u0019]L*}\u000fpEH\u0002~%i\u0001SFs\u0001\u000f\u000eApska;{.xcܠ/촼\u000bh=k雥\u0012*)Qi\u0013Q\u0005fɓRG#3}\u0015L),|\u0005\nA\u0014\u001d\u0010!ﾁHT\bsBF4Nf\u0016]Bo\u001d\u001cɡ4vi!\nnG0\u0017\nQ/79W>){G=V\n6gRI1C߲f;\u00055F5<\tAqd#-:Ua\u0010},\u000fUbBp\b!ֆ\u0000xZx#\u001a\u0001@G\u000b4϶1'\b \u001bx~Kf\u001a\u0005ռ{=i7\r|HD,\t5T<\rYx?\u001cK\u0010\u0015&X\u001fO\"\u001d| |T\u0007\u0011\u0003/XXI\u0003\u0011*\u000e\b\u0006\u0014`\u0005\u000e\u00048\u0011Ù\u0010Wr%v;\u001d-K\u0016K\u00186\u000e{4qFtW`\rBC+s\tBת\u001c;Ȳ{i\t/\u0017\u0012\u0017\u001f\tW\u0007\u001b\u0004\u001c\\\u0016o\\ݗ4nI\u001dç5y\u0002ީ-vZ\"\u000438\u0004\u0016RS5R;b\u0015yNT\u0005f`\u0019:(\u0014\u001biV@`\\\u001e[1\u000ebX&v_\u00187\fZz\u0000\f'\u0012?ϱ.ݛ\t=\u0006k~\u0019\u0019fK\u0004r2&RSz\u0001,*sd$X;ZY\nlh}\u001eC\u00120\u001a+\u001b\tQ\u000b>>ȼiާLW\u001a\u001f%\u001f\u0012\u001b1\r\f\u0012\n~{\u0004\u0005=\u001d\bY\u001e3Ɩ胠|D\u0015\u0007!bAqeYR1=:\u001a7BR0?_aDu@;k\b'\u0005-\u0004_R?ȷ_\u0019>\u0000\u0003\u0011꾼\b\u0005c퇒RejJDxC2D_q4\u0013\u000bm\u0016E@[d`&\u0018s\u0019Vh4{ݲ\u000b)i\u0005\u0005yޯ9\u0000_\tpZw_$\u00043\u0005?~Y\u0012.,'\u001b\u0015IX\u000eV\u000bU쳵ʘIa\\C\nb\u0010\u001ec\u0007\tu_zt?\u0017ݗRO&\u0014o\u0005\n\t\u0005_bR\b>1nǎ{L6I\u001f\tgY#l\u0019JA\u0000!ɩx\bxQ2C\u0004\u0005Msg/P>\u001cN=/\u000bV\u000bO\u0018\u001f\u0011/=]}t?d:,?ɀ\"\"\u0010\b`(xp\u0010PķS$\n\u0004$G&O+P,nY\u0006\u0001\u0012\t=2:`v!y\u001312d\u001ci?\u001a\u0001\u0019R(d4A\u001a\u001d1'á!ȢXh{\fɥ\u0019@I`{>2aCʂa1\b;0B> \u0010\u001e\u00168E&\";!+C\u0007mH\u0006ZDk#\r;\t\u0011k޸Ga+ىAFz?(C\u0016Sbk\u0006f\u00177\u00177\u001c;x\u0004r\u0012AȒNT\u0012X%iFd\u001cJ\u000e \u0019I/odW2?*B\f\fQѰ\\e\u000f\t/\u0010!Bp\u0018\u001fHLB{c+\u0010\u0015\u0007͇$e\u001e/\u0004U\u0006tI\r\u0011e\u001d7zbmk$q\u0016\u0011t>KS(#DXP8\fZ\u0002\u001dւ\u0002\u001c\n&\rgշSb\u0017R x\fb:v\u001a}ѡ\u0010\\#U0< q\u0001\u0019Fik\bC\nQ\u001e$ov\u0015>MfJ\u000ff\u0001Ɛ\u0017\u0000G=茦ެ kGՁ\u001al\u00044\"(\u0018^sQBQp\u0018\u0007\u001c\tĕo\u0011C=\u000fɚb\u0016\u0011\u0004=\u0011&\b.YizbvϜ&\u0015Q=F?uL4\u000en!iL_v|r59&E~?]=j\u0007\"\u000f[P\u00148\u0014\u001f\u0004\u0013=L>bN\u0012$\u000fZ\u001axZ\u000e.r6\u0011\tb\u0005Jț\u00156Ec\u000ea]5@߄\u0016\u001c\u0013fCu'n\u0004Bڤ\u0003(H\"6\u0012\u0005\u001eC7Y\rk\u0012xL\u0007+qtm\u0019Pڣ:i\u000f\u0001{\u000f\u0017 6\u0014Zk$\"*S*3#\n4o9QXh{3q\u0000@\"J[\u0000GsF\u0001OCvèv\u001an[)*\u0000G@\u0014|j\nc^<\rUԸ\u0019t\u0019\b8:8\n }t\u0019\f,rEt@KLI!31\u00072|-\u0014Xqm\u001c\u001a\u0016R%G+*\u000f\u0017+b&R\u0010y,nlP\u000b\u0016~(|c$KI\u0014EL\u0000\u0013d\u001a$\u0002AZͰ\u001a\u0018Q\u0002\u00020͠\u0005\u0013\u0003TZφ<3X+.N|ØN@t#F+\u000bIдj\u001aUI\u0003\r\u0016H1QF\n9'FJSG&eATFRj@u0R\u0013D\b*q\thp\u00154Z/q`ok\u001ekU\u0013N\u0007szN\u001aj\f*DcD8lYћlG#c\u0018\u000bv\u0011`\"s˚V\u0019wQ&3XF*[r\u0006&ra.e@n\u000eA\u0001(9ا\u0004Ȟ\u0016\u0018\u0019t^\u0015\fmҬ\u0014\u0005BqL\u000fSyd.\u001c\u0019\u000b/\u0014gen\u00077C\u0000:e42\u0017R!\"\n\t\u001dm'RN<꘢\u0002\u000b*;LkeR;&Gµ.\u0006\"\\\u0017\u0011YyL\u001fU701\u0000PG 7\u001d\n~G<*|\u0015\u0012~u\bc\b>J&\u0002`\u0012\u0000`$+Qt@%9\"lL8ZU\u0017\u001e)\u00062\u00104:\u0000-\u000e\u0003\"\u001e#[+\u001arM\u0013T0\f)\u0006sJp\u0005\u001e\u0004/qˁ\u0011\u000e,|h\u0012~(S\t?\u0002\u0019_\u001a\u000f\u0004(^\u0011k\u001a Cɘ\u0005CnDͅ\u0010IuDŽXۨ\u0019\u000fmP]\"OoʤA)\u0006)\u000b\\\u0014\u000b0)㿂\u001eih ,L@\tP\u000b\u0011\u001deXzb$|PB\u0012}\t+q\u0015W@+~\u0015\u001f\u0016k<'\u0002ք|?=\u001d \t݃\u000b\f/k\r b\u0015\u0004Q\u000b\u000e.Q(\u0019c^L(յLȀz\u0001\u0017\u0004&O]:t3\f'O}\bQ\u000f\u0004RhMf)N&(N\u0017\u0011J1S*̀NtQ!+A4\u001b_n6΋k柊\u0013csgO#73\u0016t\u0017Yy?X$&;gALҡj\u000eHcfGҬAab\f\u0018\u0002{\u0010Z8\r$-\u0002\u001dtq@t<țz#Rwf*\u0001XT\u0018P\u000eJQ\u0007Plm>G\u001a\u0017L&\u001aIBGx@$VD̅!\u0010{\b\u0004LlN!iӓ\u0007q7^\u0016\u001dyD\u0012\u0000\u001cn->&p\u0006\u0000z\u000bIZ͉sGȮ\u001arws*T03lj&dMf%\u0007{\u0011PP2#p^\u0019N%^\u000b9jx[\"\u0004~\u0018r\u0002\u0004\u00033\u0005߇=\u0015%O?e9e2\u0017礋\u001d~=\u0016ā\u0015t\u001e\u001b+,)h\u001a\"v#\u0011hCNȂ\u000b\u001a\u0000G\u000fF2\u0015X/\u0011T\u0000oz\u001f&[|'|D\u000f~4\u000fGN\r\b\tf%#/\u0000@M\u0002\u0006e5\u001a\u001bR+\"\u0011s@\nMɜԥ\u001cΣq\\\t\u0006]z\u0015tiU~?\u001e߿tڏ5\nc?p/6o\u0007?8Ul슼=%S{̳Rȵ\u000b@nΑ\"ŭZtФa,H&O٥\u001a\u001bC\u0001X\tJE+\u0010\u0003)*yQ\u0019OW\u0018J\u0016CM;\u001e#}0I_呛YPg2h;ԞRk\bGR\t\f6vIXwrC/Fs\u0010> \nR޲\u001aL~i@\tԂ\t.D4K=X\u0017\u0018\b\u0002S\u001ag!^\u0013Mc=&/\u000e\u001e\u001f]^+᧛;\u001c\u0011g1u\u00053/\u000e<4}T\"H O1K\u0018{\\N\u001fr9qV\u0012财\u0011\u0001**J\bDoD\u0011\u0011\u001aŊO>\"\u001fs!7O(,2\u0001៥o\u0007cGna=VK\"YO逷'p\u0011B058RE\u0005#\u0015\u0014\u001a>͑$I\u0017=\b\u001da\u001d+MZ6ZxfOs\u0005OZ\b\u0013\f\n/|Z'\u0017b=&\u000b>\u0010IIuHpD(N'ヺ\u0017-\u0007I*Cԩ\u000b\u0012-\u0007\u0002\u000bĤ\nM]\rF\u0005\u00158B\n\u001do'߮XI\tǸ\u001f\u0013\b-*$ӊW\f>P$!@L#-\u00074xu\u001e\u0011ucGjYh\u0003\u0000]\fw*1\u001ap\u0015,ϴ@2tt\n6\u001b\f>\u000e~'\f~\u0007r?%\u0010A\u001b|٨\u001d!\u0012N\t\u0003`9Bt\u000eM\u0011uM!fz\r\u001e*ұT\rǤJ`\u0014\nnF\u000bL#Wb>m\u001ad28yI\u0001\u000f5q\u0011_쇽ۯQ\u000e_\u000eqj:IeT(C\u0006t\\H\u000eV\u000e2Eݴ:\u0017h\u0000J\u0014\u0017\u0015e8r$/\u0007$j]\n%\u001e[!b\u0014P\u000b<$\rjr)yɰX7ָ\u001a.<\u0018&\u000e5 82zqxL՞@\u000eR!\u0010o3#p\b\u0004I\tE\u0010I\u000e{4ЇepQB\u0010l\bW+µpkl8֔\u001c\u0005\u0012V\b\u001aTD\\\u0016/J\rFO\u0002\f\u0013\fz_!7*w0о\u001fOn{,!Aa7b%ĺGy)dZ\rqa©>㓱mb>gK\n}X\u0005䱑\u0007\u0001aE\u000fvӦ*\u0011\u000e=9V0\n]0[q>A}ܕ?wL0WYg\u000fI2`{,\u0017ˠǶ\u000bv\"KZT\u001aUh\u001fjdL&$\u0004\nv^-ʼ\u0003M/\u0018H.\t9eϓ7SJhVAշ~\u0003}\u00151\u0014~z\u0014`(|\u0013\u0017|r-7(\u000eC\u0016Sz}\u0010\u001f@+AG\u0013?\u0000\u0005:\u0005+H\u0017m܌3R;[ET\tщ\u001c*\u0017\u001f}|_h\n\u001f\u001dmaH\u0017Ӫ\u000f5!\u001a\n.\u001aq9<\"Ir\u0010@\"u\u001a.r5\u001ax)-\t4Y+\u0012\u0004عܩ\u0004{\u001f/Z\u0000\ni=gV/tJ\u0010Q<,|Ob\bc\u001fvxp|E\bL{\bg]\u0000\u0002rI#H^.0\u001dWzGmhIj+L4\fd?IY.Gu\u001d@\u001a@%@k>\u0014H\u000b?aw*\bT.'%n¿wn\u0010.Ӈ\u0014Ct\u0013rmƨT\u0011h﨣qF.G!\u0018QB7T$0ɴ?)Y@(\n\u0006\u0002XqJh\u0007GC\u001fV\u0010^1{,\b+\bu\b?ќh\u0014\u0004\t~%R\u0019p\u0005)G\nG\u0004nH3MZ\"X-yLᩤ4d!Sӄ\u0006(SR\u0013R`嬴TĶ\\\u000eh\u0011)װP\u001f\u0017'VdpD7:=6\u0006\u0013TD\u001e!K\u001c`Y\u000e\u001f6\u0016Y,E\"\u0017+\u0019\nV4\u0010\u0016\u0003`\u0007\u0012\u001f \u0002V|ғPZ+t\u0006PI\u0015Ŵ9l.#?\b3k:]k$A\u00168U\u0003RXg~޶?\u0016\u00104\u000fOF=ְ'QK!nb\u0000\t\u0000L\u001a\u0007FA(J\u0002>q\u000e?79ZX|<\u0013L\u000fg2cP$N\u0005]\u0015Ĵ2\u0017L\u0018J\u0000L\u0006u\u001cLF4\nrzLz\u0014aI\u0003\u001bVA\u0003Q\f*khu\u000f^ ufb$\u000b\u001a\u000fPH[s\u001c8\u0015>*O0YdX\u0013kh4\"u\fb\u000f\u0013h;4\u0006\u0000\u001fp#%2h0_\u0003jqD\u001bRߨ\u0002L_6f\u0015J \f5oRט8v\u0007~\u0017hӷ\u0018`yg\u001c\tFc\u0017\u0017Ѻ>\u0013$:AN\u001c5θE,\u001fY\u000f2(\u000fvHՕB!_>LlhC&!׭:lj\bk\u000b9\\^R\u0018\\yo\u0001p?95LgB)ETU\u0005V\u0015.\u0010*Bq)PgJO=UȊBDhNNHQjӤL᩸\f[{`\u000fԇ\u001d$\u001f_W`\b\u001e-\u0003a\u000eօm\fx\f\u0017igšfeJ\fM6ݭAqZ\u00186Dv{q2\u0019\u0004/Pkj\u000fm)W(\u0000zOL@\u000f)\u0000\u0002\u00195Sp>3\u0001B_,R\u0002Jz9\f[;g\u0018\u001dn;\u001e\u0013\t\u0018(^W\\^\u0005v~)\u001f\u0004Bd0-.)\u000f\u0015˫P.\u0011L_a7\t^߯\u0000(=(}\u0017\u000e\u001e4\b\u0000&\u0010^,K\n/}H\u001e)&ԇ4\u0006{A3Hr{\u0017uD\u0019\u0012`\u001fEjBX'g\u0000\u0007\u0012sKx\u0000/\u0006\u001d:\u0003Ytt^nDǾV\u000b1Q|\u00025&3\u0004bMt}$yi1-[\tH[~_1i\u0012ߧDR{\f\u0004qYd+̦t\\z?\nIís>y\\z\n'\u0010\u0010\u0007\b6\u0004\u0005H]\u000f0i\u001aW\u0013XR\u0004VCLhuFY\")2\u000f|c3Z;M뙍i\u0006B*лܱp\t\u0012\u001f\u000f|\u0001y\u0004z%4kIP\u00011aė\u0012\nT{Lfb.*|ucF/8\u000b~\"\u001dU}\u00101\u000bAyV@p2s\u0016\u0001GN0a\u0014$ى*]\u001b\n8A\u0016\u000e \u0017\u000e dL\u0017!VֳIV\rE\u0012Alj\u0002'sU\u0000\u0001\u0000x(Υ\fd7jas\r\u0006%\u0012$eU_Cu\u000e\u0015Fu0n1n\u0014\u0005N):T:\u0013ji\u0003B\f1Wx0H4g*SG\u0003X +:\u001ay\nt7_\u0001\u000e\u0014&U\u0011d.z׽+\"qd\u000b\ntu\u001b\u000fgTA,\"\nX_iV=ƺw\u001aq#󏸑\u001aq#se\u001aS]\"s\u0019\u0004@,\u0000\u0003RB\u0012GՁd:a\r̈\r*q!>Ad\fNinG{tw\u0002@~3Z\u0000|p\u0000%\u000b7+u\\<.K%&\u0004Y&ӐrFL8rq\u001aEYm7i\u001cj9\u0015*lc\u0001l\foatP\u0010R\u0002RiC7֚^yTVlxl\u0004rD\u0016ѡX\u0015QՂp~i\u0019t3t3\u0019\u0015g\u0000$\u0001y0BZ\u001a\u00048.@[\u000eB)_\u0007걘kV*f\u0011J6\u0014\f+c\nT\u0001\u000f\bU%N@ӨXO\u0011D_\u0005g\u0014z,\u000eV.ב+`M\u000ec\u0012qF/\tAIJ\fMNv-{\bd\u000e|\u0002}84j\\CjHy\\\u0004iOd(\u00017\u001eUɹE%<ѹ\u0017\\\u0000\u0016Z_=2dUIZa\u001et\u0005#ش(1!n\u0007ene\"g3\u001e\u0016<\u0004cX\u0006C8Jv|X\u0002yp\u0002\"\u000e\u0011\"\u001f>TjȡSbj\u0012veGc \u0010*A\u0015\u0013G0\f\u0013\u0003/w+\u00171@}k۾h\u00030s'\bEڃ\u0004\u00185\u0002i\u0002+\u0007\u0012W\u000f@ےs+6Nl%ȡ)iA\u001aCޣ6\u0004=bd\fQ\u0012#\u0005<\u0019J\u0004!ܤ\u0012ea?\u0015Y*c|-\u0007d}\u0010@}#hZC\u001c@`>N\u000f}<}\u0014}f\u001bH\u0003\rd\u0017h\"\u001ce7ΈQGgr&V(9TJ*\t$mܩi\t3FP׿PM>/;\u0005ZoXƻL\u0017k\u0011ص\u000fo\u0013}}Nw\u000e1ssp#<#F!2!VtT\u000e3\u0014R\u001aC\u0000@#\u0001;Wj\u00020i*\u0017!B\u0005z>JutJ\u0017 KUIXJ\u000bT^\u001fWG#\t|TQ\u0007ĥ\u0007~Fh0\u0019iS*@\u001b~\u0002_\u0015Y\u0004S\u0014l>-dHb|.\u0019Q\u0002(\u0017?8AF3tSiUWZu\f\fKmr֥ZZZ[\u000fY\u0012\u001a\u0018xєW}\u00067^=\u000fD݀}>le\u001f`\u0004\u0004`\u0002_eb\u0002_`\u0002_\u001f\u0017\u000bKU1jX̓c\fyR-2ph]jA7H\u0002Y\u0001t¹H\u001eDkoVk0\u001c]\u001b!P\u0001_\u0007=K}]~]`vٴx\u0006){L\u0000^g\u001bh[\b8,\u0007+*\u0016+\u0004iA-E{\u0013=.[{f\u0001w\u0001=A-\u0000;:\u0000\u0014\t\t+\u001e&^&΍*\u0000O+\u0000{JQ\u0001o\u0013\u0005`1\u0014]\u0000{$\u00005\u0005\tk[ZVf\u0015_q{ⲿ@\u0014\u0000vE\u0001\u001c8\u0007dw\u0012KwXT=.q;\u001e\u000f^;1#S {F]!N\u001c\u001ev!4\u0000n\u0000i}},͐eE_a_!?]Go'E.\u000eg(w=\u0010%\u00146!w5/0\u0007c{غj\u0000v\u0016=x|},鵯NkWk8\u000e\u001ddv)\u001bdv0\f/LTYYRY1\u001d\n2#_\t2c\t2C\t2\u000bWJ\b\t\u0007<\u001dk\u0005紅*ME\u0005 \u0006*sIB\u0016Ym\u0006\u000f\t$11@fu\u0006S\u0013x\u0006I\u0010%/dd\b;\u001c\u0011ìD8I\r3\t{CECou:JHfÃ<\"7\\g\u0001\u000524\r4Hl\u0016?m%\u0004wC\u0007p{\u001dx~\u001b[1\u001cJl`:1\b\u0002š\u0018\u0012Myixlr8#\u001c:uYE\u00077L\\\r6~s$@\u0001\t\nKCi:\u00183*8\u0013y\"Iy^G'7\u0000\u0016t\u0006i\u0010T\u000bcE9[tGP\u001cr\u0010 \"(@k\u0016\"/Q\u0012쪴w\u001fVA!f\u001b.c\u0018%H\u0015\u0015{X#|o\u00188Q=i\rê%wBEpZ(x\u001c\u00108觟\"җ/\u0006\u001f(c\u0006\\c\u0017R\u0018\u0012z\u0001jݡy \f7,\u0016/\u000eAV\u000bTDCS\\\u0015v#\u001ad`@Li\u0013\\΁I\u001e\u001d́L&-h^*l\u0011\u0010\r̠0jy'4.4l\u001f\u0000zjEȴT\u0003\u0004\u0014\u0005\u0011\u0019\u00119\u0004'yb\u0018N2Ód\"\u0002D`\u0004\u001d\"F$KdulT\bS\fJ/\u0010ցQ8\u001c\u0016\nPɰ\bѵkz5\u000eқ?!\\\r\u001a\u0011e(-WE8̩zu鱯}e\b[i@O T\"h\u0003R}+\u000b@@b;\u0000.c\u001a\u0014**ꕚ`2\u0016\u0000s7 \u0019\u0019p%T0sحpq5\u0007/8(ȵ\u0019N菋ҰA)\u0018Z,Z\n\u001a6\t6(N\nk$K\u000e+kp\u000e)a]ŗx,L\u0019Z\u0013mPQX$|r-\u0007څFJ\u001f'e$W($Śġİ\u001e;~\u0016\u0017\u0005\u0000#~\u0015\u0000G`? A&!yeza'u\n]tJJ\u0014\u0004\u0007i)SƠ4ՂCK)%NA(S\u0003;$3:L\be\f\rä\u0005cCH1$U%>ۯ\u0002 \n9\u0018{4`\u0013Rwװ\u0007tPiz\u0005\n_@\u0019:!b&bA\t\u0004\u0012\u0000\u0013GhvJ4+%Dp]! \u000bl*2\u001c5\u001d`\u000b͚.<ڭ}\u001a5t\u000bfN\u0017H\u0018ܳ-\u0007`\u0017?\u0000\f(B'\u0001[~0\u0012!\u0005\u0004ě\u0012\\\u0014jHpH bx=F@caf\u0003d\u000friZ/<\u0015^)4\u0014s¬\u0015\u0004gCIk/l'v#e\tr6t<ܻȭP&;|\\s7\u0010\u001f\u000e\u0002vhd\u0011,H:&S\u001eBJ/1 R@f\u0000h!\u0019n@2\u00183'Nyh kq\u001eJ\u0014_\n}*:5a%ݸ\u0003F>T\"\\\u0017R'$+8o \u00178F\u001415JOH2f\\sP\"Ӊ\u0006M.\u0001\n\u0010P\u0007F!\u001c\u0014xKpc\u000b\b8\u001d{\u0012\\\u001c\u0001\t(i=e~\"٠\u0014\u0018H+p\u001e]{i)%)gb?<,\u001a}{;)G\u001c\u0018!\ns\u0012ؐN\tt\u001a@5\u000b\u0011\nM\u001d*C)\u0015[O\rY8T\u0001Q\u0019\u0014\\ʍ\u0010!k\u0007oPP\u0019{b\u0014\u001c2J:#\u0012\u000eUd\u00069rՋ\u0002\u0019\u0010\\\f2\u0004\\G#\b\u0005\u001f66\u0018v䨺\u000b\u0001Al`Mt\f\u0010u}͎m\u0014/7>M[U`q1!`C=\u0003\u0016'qtV0kKMq\rQ\u001e\u00177\\\u00023BL\u0017P\\C-V#\u0015HR^[Pr_K\u00076'VOo\u0018x=\u000e=z]A\u0016Xh+e\u0015\u0016qɁcBɠBD͘XprH>#7z~a\u001014䱴۵:\u001c'sn\u0003Q\u000e7ʏjt\u0013SyȺ\u0018 s5\u0007\u0011DEy\u001d\u0011\r\u0001ɉJN0\u0012ؐrId ̞\t0o6`FHd]Սc\t#\n\u0016]yi\n[\u001e<|\u0004' \u0007\u0010\\(?C\u0012\u0019\bC\u0010\u0016_Y\u0011>E~R]N\u0001nc\r\u0016\u0002'\\\\\u001ey \u000f4<\u001a5/\u0014SImQ3>+r/*\u0004dH5@\u0000\bV+_ c\u000e>f\u001d2q\u0007H\u001d\u001d\b\u00162K/4Po\u0019\u000b4i_\u0015\u001clun-\u0006\u0002#JI2e>\u001e\u0014F\u001b\u0012v\u001fa\u0014\b\u0014<~\f\u0011\u001bTKNZG\u0013=W+SRixwڸцj\u0006H9})\u0015+\u000eH\u0003ZQ3w\r#J\\d=WZo?\u001bg}2p~,F0y\u000fe\u000e\u001dV>y\u0010F*|\u0003M)ш;)>\u000fYCymPhy\u0014%\u0010Sd@ P\u0015\\!]\u0005\\ժ#\u0016)1>\u0016xG~F\u0015\u001f\u0012G\u0010V:5@xk?\u000bﱲq桁\u0018\t~O\u001a\"im+\u00054#3B}u\u0017ܨHR٢GDmZm\u0006uvU&ֈ\u0012Z\u0012~9=\u0006@C_\"/t ]&ܾ\b:\u001fs\u0013ŭ6j?@\u0003aD[2J=y\r]pW_#REF\nBh\u000bB+\r\u0002W$}\\9wW\u0017\u0005%\u0005>$a\b|*\fu\u0004>+1\t|Q\r|#\n|i\" \u0007}u\u000bS\u001bоJ\u0005~\u0016/\u0002?2%T\u0004RZʰR(b#xʸ6K2lSf?G:#ٿEc\"\u001ecaH3%$\u0001$\u0012/%\u0011@foM'/h~f\u0005>-\u0003?\u0011i\u0003{(\u001c\u0001;\u0012\u0019Jʾ2\u001bfm׸Bڮ^k@1G\u000f絇\u000ek;k\u001fkIkoW #4k@QI{kgo^1\u000f\u00174ng\u0017\u0002;E\u0002_\u0017\u001f_Vn\u0000\u0000vB1\t^{\u0001\u0000=Ƙ\u0000\u0000\u0003\u0001v\u0003\t`W\u0013nQ\u0000l\u0002\u0017\u0012\u0013\u000e\u0012L\u00006*\u0001K\t`\u000f\u0005J\u0000{^{:YRüv-6dlV=ŬkC~\u0001v\u0000\u0010\u001a0P!3qKZ\u000f\u000f\u0000\u000b\u0006$=@\b$\u0015\u0015/\\4><|\u001bG\\5g\u0011\u0001\u0015\u0001 L\\`\u0003B<\u001a.\u0011Tie(\u001eD&~v(/0U\u0018^,c\u001e\u001av̎n-8do[6ې%Q)M\u0019ɲWm\u0017\u0002\u00141\u0012\u0000\u001b\u001bJRN:,:\":>:\u0000j]T\u0000\u0004D\u0010OveK*I\t\u001a\u000b\u0019j.nJ\"Ƞ\u0017\u0012\u0004j\fC]=ٴƔwA\u0016\u0015\"T\u0004Yf\u001d='L\u0007/#K\u0011ʞ \u0017xLQ\u0018)\u0011@`\u000eŋ\n\r4\b\u0002\u000ed\u001c=\nJ'\u0018,_>\u000f(\u00002\u0018\u001cֱe/POn\u001cѰTkۺV\u0005Zf\u0002t?|IpʒI8H*\bG@rYњ$e,I\u000e\b\u0013\\$Yd\\\u0013Ctl0=:FUaLgg@+x\u0015ŸaXOdU8\u001a\u001c\u000e\u000b\"dT*\u0014*w*cY\u0016ucj)\u0014\fArkr\\8\u00134xLXȟӚ ZE)\u001bUY\u0006z/\u0017o\u0010\u0018W$\u0013#I$)\f\u0000K&\u0007i*\u0005}9^;[3۴.bĞaO}T\u0016\u0000bR(\u0016`\u0004/5Y\u000b\u0006\u0012P\u0015l\u0015\u0012a\u0015\n!3TEv9(\u001dH\u0019A5/u\u0000HEz\u0014Lj\u0010[S\u001c\u0016JW6t\u000e\u0004`T\rB\u0007@0\u0012Z\u0015'IA\n,\u000e\\\n\u00174(%!\u0000rfn\u0004\u0010\u0019K\u0011d,\u001ce,8z\u0002/\u0016bcFJI\f$\u0016ئ\u0011PU\u0005JA,)a\u001f}CWpT%=+Usnu\u0005݅@}D\u0010g0\u0011\u001eՊ\u0000tP\u0011?\u0001%\u0013&\u0014P2\n\u0004y\u0013YQy0\u0015ʃ!\u0014r\u000fFD22\u001a`H\u0002eTD\u001a\u0016\u0002*0|f\u0000nܲ5Q&\r\nUW\u0011cEFIڃpO\u0011\u0000^\u000bI\u000e0iF\nsJ0^,_tܧT41@\u000f\u0006\u0005M:\u000b4Yx4s>\u0006M\u001dCjNS%O\bfMt-RW\u000b@\u001d*\u0007\bA(ȰdS\u0019\fTzC\u0010\u0011\"P8\n4py/c\u0012!G>Ab\bҺ(P\u0016bQQ9qH\u001b\u001aV)]]\b\u0011t]@k&\u0013A\u0019hE\u0004h\u000f\u000fzr\u000bxS*\u0015~\u0016\u0019\u0004RJZ`O8Q\u001fI\u0012\u0007\u0011}\b9Q\u001a D3&)d.w\u001f'SJ=f1pJiШ'ڊTV\u0015;v\\\u00146FJ6|rr\u0010\u001coDdaFM9\u0006`\u0011P\u001cɼ\u0012f\u0002\u001eπ\\?m\u0018S\u0000*1`:9&;9寠k\u0006\u00000Gj\u0004U\u0002\u001bO\u0016\u0010v\u001e˶F168\tRM@B@\u0011`}p)L5@\u0007\u0016\u0019V\u000e%rm\u0016\u00037m\u000f}\u0003+r ?hjH3N7Q`)\u000e-rg~)\u000f01\u0019_n\u0004:\u001e\u000b\f.\u001e\u0007$\" !O\u0002::S\u0015a;58\u0012a`L[O\u001cLĄ*ї\u0004\u000b\u0014\u0019\u0017=qϾ27ѯ\u0012}\u0004\u0001`\u0006/}U|iKyHGb\u0005\t\f\t~ \r\u0013S\u0011\u0002+.\u001eQT\\L8\u0013f\bsr+\u001a1\r\u0003IM.Cwp\u001a\n\u0004U\u0000\b[,GEc}5pHpTo3oSi#\u0019\u001bcu[\u0012Ƶel'ZS˾e>\u0005\u001fd -}h}\u0019*o>}ٷ̭쓛2\u001b'\u001dI\u001e\u000ek\u0011h|9\u0015kwC{\u001c:=\r21pB_;ˁ\u0011|5|v{_{\u0005vu_;xp_\u000bԾR%3@굧\u001dA+gqʾ\u001a2\u0011L^\u0019\u0013+\u001e\t,Y\u0013ɬt:Ȍsj\u0019 3M 3]^Y ڳX14\u001a/m4i[95ɣ2Βe\"0RڻP2,\u0002_\n!\u0010\u001c4>N,6G\u0011i\u0007q\r$L\u000e\\H0\u0007Hf3<3V_@\t\u0019B$$6B3xI~A2^wZ`\u0017Z^\u001e\u0019F$fG\u001e1'Dg\u0015\u0012\u00002\u0014|3K0E80\tV\u0017\tr@y\u0000т\"!40d{f\u0006p]B豋I\r$L\u0010\u000e:B\u001cC1B\u0004a4ᖝq\u000b6Xҡ6|RP\t\nI|\f>14\u001csJ\u0001 2}^e>C\bj^{\u0004\b&\u0014(a\u0014x\u000e\u001ecF^@0b\u0011\tU)\u0011r\u0006\u0018*\u0004\fO@F\u00198\u0018Q\u0018\u001e\u0000\\9\u001d\t1\\\u0010\",\u001e¦8ӊZs\u0002\u0017Ԫ\nj\u001c\u00149,\u001d\u0004cPv\u0019T#(J?E\u0016l+b~6(\u0001ȥP̔QjzEő\u0002\u0002Ld\u001cx\u001en\u0003\u000b-<̓ʩ\u0005P\u000f\u0002q\u0011\u0006(l\u00074\bs\u0014Ԣi|\f\u0001\u0007<\u0007\u0011^&*t\"\u0007\u0003\u0012-\u0011V\u0005{\f~t2XdYjY2i\u0005\"5/Cjr$dH\u0001Cwc>Sk@4\u00059YV\f1a*^\u0007OZ\u0005rF*#C2\u0019yN\u0017)dž.\u0003\u0018-\u0010\"2\u0010\u0003rCsE\u0014!\u000b\u0015\u001cVabn_>stream\r\n!\u0013`W&\u0012ih|0iR١>)sfv3/t\u0013\u001c!8=\u0016φ=u\u0002}3\u0006]F)4\\\u0004RN>l0kѺ556SHw2@V\u0012\u001c\u0005g)u\n\f=I@zq\u000e{4o{~(PI\u0011Q\u0014PX#S^L\u0013lؒ\u001an\u001dRfgLDev\u000ea|\u0011\n*~#\u0012r=\\o*\u001b\u0002\u001fNR\u001bdb\ft3BPf'-OF\u001cn@ǞE\u001d˪\u0017)hyLN;\u0006_\u0013\u001a\u001b$wȅVV\"Ԏ\u0017\u000f5x/:lXCxx1`\\Xly\u0003\u001a\r\u0001ǚ\u00166Q\fo\u0017P%\u0004D#-}\u0005Q__eKoxQL\b#kq?Q\u0018x?m*$\u001b`tQ\u001b\u0000\u0003\u0010\t\u0006\"\u0012G,P56\u0014Ml1;$gpWr H\u0017\u001b\u0014Q:Ax?M1RW#C\")L$\nQ\u0007\u0006e=\u0000\u0014Х\u0006\\'wMؕpQ#\u0004{D<\u000e1\n<\u001f9\u0015\u000eX\u000e\u0000\u001a}\u0000\u001e}j<\u00164\"!0r0\u0014D\\a݌^tR]䦻N륥TK\u0014H,#ָ\")\"\u00106T=T\u0014/*\u0017\u000f+qGcR_:|\u0004xF\u00076\u0004a\b|5\t}\u0003O\u0002?We\tU\"~wܣ\u0013\u0018==\u0016\b| \u0010$U\u0011f\u001f4쟩6o\u001csI/9\u001er_\u000b(\u000e\u0007h>\u0012\u0006~k\u0004>\u0006>\\\u0011\u0005\u0018h\" \u000fYwt^0\u00071CHf\\A$3鯃9\u0004aA\u0011\fDy/$\u0007\u0001\u0004A$\u0000<:FF֏@UK\f.\u001cL\u0016\u000bA#\"j!\u0018SNp'\t9V\u0007RI\u0012uOЕ2lc\u00111L\u0012Ky\u0012K\u0017s4Q(\u0000\u0012)L#Y\"<*P^U\u0015j;Me`@\u0004E\u0014&R\u0012 \b\u0002f\u0002\u000bd\u0004t\u0000/&\f30)P%\rQ\u0017{\u00023rI`Cj\"2*6\u001e8dLjp\u0013\u00115$c%e(zCѡR-uiX\u0016GK57\u0011x\u0011\u0006\u0012\u0017($P\u0003_($2It{D\u001b0\u0000 w\u00041S\t\u000e+=\u0017\u000b\u0014{A0p\u00186fwq{*u\u001e͎D\u0018v* #ɋBPR\fkۢYCm2,*<@\u000fcC\u001fH\u000eē=<\u0016tQF\\0\u000e@ \u0016,t_\u0011ʲ\u001003l*gB-(\u000132Vc\u001e@ab/c'\u001b\u0004JѢ>mr\u0000!\nhGIq\u001c˩P՜ר5\u0010\bIt&\u000eRFD;u\u001e`\u0002<\u0003)rd@XE(\u0001W\u0013MVX.N`|i\u0014\fZ*y\t\u0003\u0004\\\u0002D0ÞZA\u000fN5>\u000eB\t0Q&+F\"8ZV\u0012x\u000eo,*o&z^\r bF@,Xփ\\qK\n\b\u0012(}$%S\fwM\u000fT1]\u0002Ԭ\u0004-\u00004Tכ\" '/0QgX\u0010\f\u001b\u000b-Z\tAB)N\u0003\u0011N\u001fdS\u0014`ScJ`=zi1\u0006>[;Po%mXTth)5:Jx\u0012y\u0014i2\u001b͇9tYE᠏4\u001dvE\u0019K3\u0001x}\rNRYA\u001b@tyy\u0018\u0011\u000b2#v%zG=\u0016\u0002eRPJjGH. r\u0002p\u0010{0\u000fa\"}k (\u0012K\u001c2Oԗ`0 \"q9\n\u0018R.M4\u000b#FCK\\(\u0013m\\~=\u0017F٢~zP-\u000eBH1/Q#\".6BC\u0002Ng8\u0019\u0011*/(\u0000\u0010\\\u0017Jyϗ\u0018Ite'r\u000ejI\u000e2\u0006\u0016|\u0013\u00040K4\u0012@\u001fFM,¦\u0000ڛ20紑Q7N\u000foS<ߥGG1bkK\u001e;\u001dղDNGּ\"ɋ\\Q\u0019=\u0015t`8(%ՙ!%K2h\r\t+`\nBG,\u001dScx켔D2j$gXz\u0000t`jZi\u0016\fH\u0005u\t\u001cF\nJ*- \u0005\b\re\u0011z\u001fRf1\u0011AHc*$כ̑D=%䂗b\u0002p\u0002bM&\n\u0017Ptc9h^0@UP1\"c'{Ғ\u0015\u0012(#\u000fH.-TCc\"dDdt\"A'\\HBUI\u0016,%Vc\u0001\u0016\u0010.\u001a\u0013`T*Ɍ<$\u0017T6i5\n,\\{\u0019\u001b[zViO\u000eIO\tcω\"*aWK\u0011U\b\"\f**>)3l\u000fL)\u0013il\u0019Ԇn\u0019Ts0\n>}_\"1c%\u0011\u0013kN&֤(]S\u0000v*\u0010O5a\u0005\u0013Y0*YI*܉}\u0017\u0015^S'S,Y/tݘO@\u0000*\u0011ytG\u0014&\"\u0001JZ05b\bNC)GO\u0016),Д*/utE\u0011iKTCu\"H\u000e\u001cv\u001e\u0010k-B ]mï]$8|bW\u0010\u0004j\u000b\n0\u0005C۪Y:8R*s5TŸ1)q}*(nJS)Uqd\n\u001aO̺\u0001\u0015q(|\u0013Ϧ\u0001\u001aDZ\u001cn\u0000ľoKtش脝>l(:u՛\fag\u0010zK\b\u0017ZdKT>o$ԫ쫝6\u0011CaOI%LR}}rV\f\u001ekm\b& #ѳ\n\u0019\u00165:܍\b\u001cba\u0004ZJ9\u001e\u0018u2[\u0012[\u0013d\u0013A^Ӊai\u0006,l\n\"\u0001\u0018s\fs\u0011ǼiI\"<\u001d\u00003*\u0013\u000bc:Ϧ\u0004Z\u000b\u0000\u00066(CK|9fÉh\u0013yԁ\u0014a\r\u0006\u001bL\u0010\u0006\u0003LR–*\\J@\u001dDO(H\rVAkv\u000f~-\f>\u001crx\u001f\u0004_\"?~P{h9~A4^\u0000VTt\b\u0014E沚M*m+\u001f3a?\u0006>dCh\u0006\u0001tVN#\u0017 \u0018\u0001#A\u0014`ł:#yW\u0002\u0017\n\u000e.\u000f>/\u0006?$nNK>\u000e\u001aKT\u001b8_\u001c\r\":\u001ejL'\u000f:\u0013=\u001b)p\u0000\u0007\u0000`vQ@PHA\">\u0018q\u001d\nLI\fB'\u00110I͈亮!\rku^\n\u0006W)\u0006\u0000\u0006c*\u0019\u001d輿q\u0007G[Xx\fb(г2\u0010k[\"B\u0012C^\u0005vT@\u001fyJ䱍, 2\u001fFn/$@\nPʶ\u0015fk\u0012U3nO\u0007:rK\u0005_~\n\u0005\u000ej_2-(\u000fcY@koOtq }\f\u0000\u0004$\u000eň<\b0O\nD!eN/¨:ʥkN𫚐\"x:^XkD[\u001eU2]\u000fVQEDI?\u000b7˂\u0010MU՜}3Q~`/\u0007X\u0015\u0000F\u001fϓ8x\u0018J-AI\u00008\u000fj\u001bfW*Ifb@\\ӒW~bM\u000bs'B.I3Fh?A%pC.'\u001dP܏\u0001gLo\u001dc}Rbp\u0001\u000fI\u0003;*\n\u0001u\u001c\"pWQiT\u000bDC+\n-\"j\u0019d\u0001y%\u0014h\u001e/o\u000ec\\#7Bu/\u0018O]yjci_,\u0001\u0005>!\u0005\u0005~@\u0005>Jt\n|\u0007~:r\u0005w,@}o3”\u0017!Zw=\u0005\u0017}moNo[3'\u001dl8\u0015Z \\VgʠB\n|y\u001a6\u001cM\u000e\u0011'\u000e|\u000e\u0001\u000f||\u0007~db\nE\u0015\u0003R+\u0003}U~chCh`\bߡ\fONF~\r1\u0001>I \u0017 8[o՞qX\t1p!C+aBb[P@\r\u0014)\u0017$\u000b\u0018ҵ\u001c\fc+\u0013Qz\rH\u000eP#\u000bL8y[/\u001a\u0000!(02a.2q\u0007\bz!BR\u0016\u0003\u0010,\"HEdJ|,'k~X\u0005\u000fD\u000f\u000eN\u0003V-p!H68>;\u0015\u0005\u0016J{e*$\u0007\u000f\u0017A$4QP[34^!\bj\u001aPC4*q\"`y-\u0016\u001eH9H\u001cY2Ⅰ>\tdrV˥Ce\u0001\u0011\tc -@xvC\u001a\u0007{.홱\u0016\u001a\u000f; N̈\"\u0011\u0018\u0013!Kr%<\u0006`\nRK,hBeʨq!\u0007\u001f#\u001b\u001cJJ\u001a\u00028y\u001c2-)_NDHP@ށK:\u001f\u0003ՊQu=\u0010QVAKUP\u00172+S)L'X>vA\u0011bp8\u0018_\u00105D \u0000!-[TkD6ZT\"$N\u0005X\u0004 \u001cQ\u0004\u0015.U%!{aÖnW\u001b! \r[U'$Y\u000bX\u001cu^*\u001bycd6\rD\u0016\u0010$ \u000e]\u0004cTbَJ\u0002\u0016=r\f\u000e+$~r_\u0004}$,\u000eLA1(\u0002\u00129q\u0019#D@X\u0012\u0001<:[ ԨX2y/c\u0006\b4>iQ0\\8Tc\n%'Z\u0010>Pq$6IK\u0000|H0\u001dR\u001ebױƌd \u000b䁀\u0019U!A+X,&\u000b$T`YX\u0004\u00183A2nK1[|5iIr2\nlJ\n{2߬\u0018}\u001a\u001d\u0018Xx\".#*oQq\u0014cj\t\u0013\u001aC\u0013H@$C:\u001d\u0007N>$Bq\u0000\u0011\u0010锇]v\u0004]|%RL^Mj\u000f*4'\u0015\u000eB'\"PVri෌\u0011\u000bc\u0015\u001ePuz'\u0015g樿Q'ERE\u0002Aq\u0003\u0016K \u001bCG\u0002A\u001a\u0002@\"#0$Gf\u0017(׻*M5J\u001cYPE$\u0002o@[\u0004tj\u001d^0z\bMB,.`[F\u0014;r\rץ\u0000:\fH1\u001e483r6\u000bBhK8\u0007tnD[2S?__Gؓcqm\"s^\u0003m\u000bqsk\u0018\n7gs4P#J\u00198Z(pX\u00158e\u0017>\u0000.\u0014\tW#ro\u0006\u0014\u001aЩMib\u001ajiNOt\t0b\u0005*\u0002oUP\u0012I֬&\u0003Tk\b(\u0001fNt\nw\u001d`J\f8\u0019x\u0014t\u0017\u0014A*ELջ9\t\u0011@Y|CD\u0001\u0010gV#*\u0019\u000eI(\u0014\u0013\u0006?H[\u0017^EE,.\u001f\u0015.t5eMr\n@X\t~\u0001č\u00026Es[IP1oyiZ\\\u001a\u000e\u0004p=SP5Z\u0001@ރ$\u0012료\u0001\u0000ZҗiVBtj*\u0006Ͳ}\b-J;|&uY܏m;ߩ޾\u001eKɽL^+YWL\u00188*=\u001aΖ<֬\u0002I\u001b1טKv\bfM-'hg|BG\u0003\u0010(F%X*\fkL\t^;\u0000\u0017Y\n\u0018\u0017&PMW\u0015\u0002޴-Rt\u0002\u001c܁[%2\u0004wfHy\u001b@\u0012@\u0018\u0013\u0010\u0001b\n#+1+<_53\u000bE{lSC2.6nE\u0010\u0019:\u0015B\u0006\u0004В(oM*$\u000f\u0002_\u000b!\u001a\u0002?\u001cہtL\u001ec|\u001c{͏3W\u000fc.j6A\u0019\u0002E^A[mS \u00066q{Qq\u000fx9n\u0012\u0010A;\u0005CS\u0018S3銎JuBXnD+\u000b\f\u0006`=,X&0fWE{tBЙ\u000b\u001ee{22`Y\u0005\bn?8X=v:![\u0016浭#I\"rTअI|gS\u0003n48;\u0001=Ho\u0005cnۄR}\fih+r\u0015uS\u000e\u0018\u0003\u0000а@jІ\u00147\u0003\u0002%\u000b#\u001d\u0005{ӦOJ)b\u0007D'8\u0018屗\u0001S'`SX=\fj5X \u0007*P)4#8 T#D\"4\\\u0013h.3y4\u0004M!cjFA{D\u001e$a|Bs?\u001f\u0001Fq,H\u0019\u0014* X[X\"_y̢a=DÐ`4!]\u0016ﯬArp%*=v7v#T\u0002YZkZ\u0011nB\u0012q,/\u0017ͺǽd$>1HȎ4He%T+ZK=hW=$zxRFt\u0003b2]bkd5bd\u0019y\u001c\u0015#\u0013,\u0019٬1\u0018Yk\u0017\u0018i\u0018E\u0018\u0019Zd\u001e{Fl\u0000L\u0001I\u0012\n\u0006:ͨ6rFd \u001baP*`Jn\u001a\u0018\u0004x/\u00115_4\"\u001a\";(E\u0006\u0001\u0017\u0016\u0010ba,E6˃EfqyL\u0011\u0016'\t\u0016\u0000Pd8\t:\u0019\"K;\"3E\"\"\u0013/;5T\u0014&&\u0003M\f0\u0001?Th4m&@Т,A1^zdC(%a܀74\u0014ԟV|p#y<ȅG\t+lL0\u001e\u0013ER\u0013 \u000bA\u0017\u0011F#+@ٯ$2كId귐hY\\Ǥ\u0001\u001c_g\u0010E#W>y\u0015\u0016p!sQ80-$#\u0007)#\u000e\u001c\t*\u001bnU\u0013\u0018\u0014ttɂ\u001cX.#†iUƣz\\Vke)0qI8>%lX`\u0011鱡\u001a1ߺk]Q$GޖÐG™tX\fHO\u0000\u0000'\u0011LdB2B\tcK\"x]$\t1@QF\nTWn:\u0016\u0019i\u000b!θdE=aiYQ.Et=C\u001cġ9\u0010\u0005\u0013)+m\u001e=-aK>Hf>^@\u001fD\u00106\u000bB\u001ccbCVF`B{/̀\f\u0015?I\u001d)%X,O.\u0014d\u0000~'Л-!Ԟ6\u0012Eڷ[#\u0014c &^x\u0018,A\u00012\u00038\u0007\u0004\u0004rZ<\u0010M@\u0018\u001ap Pyk!S%a%$\u0003Y\u0011#\u001c@1I\u001f\u000eZ)7Yg\nè\u001ewll<\u001d}p~UQ\u000e6\u0014-\u0000\u001eǼQ0C0M7:\u001c\u0012/%_++&&5j5Q^㬠\u0015|Y֢i\u0011e$܍RH\u000f\u0011O1*_\rhSW\u001aZE\u001fP[p\tlnuUFٟ\u000e\rz\bǑZ%SZ*&ݛQL\u0004oF1ތbB[ń\u0015ե&#I9P\u001f0Q^x\f\u0011\tMj!c+\u0016v\u0017`\\*\u001d\r\bi\u0016'sTSK\u000ehMMr\u0004ø|֔\"7wSC(=(E\u0012,T e*\u0003\u0014CSqi4\nG\u0007U\u0001̧hcY\u0000Es2.e\f\fČvZ\u0019\fp55S\u001e\u001b31\\P\u001c)\nR\u0014\u0013XUt4;lƘ\u0000liViqj\u0006AN\u000f\"8+\u0001\u001a\u0010$(Oc.\u0000-/\u0007!T0$Qx\u0011\\8g9\u00179z,K/QJE}]&tmc\t$\u0017|M\n/\u000f¥\u001e8#.xGzn\f\\C[9s#(\u0013lXL\u0010\u001cJ\u0000gЈRh\u0014)t܆\u0013\r80c+ OI\u0000ީ\bƞyƢokf/vܔ'b߈'j\rzvm\u0001\b\u001cqw\fC3HB[t\u001b\u0006%~H\"E&{쒚\u001fW\u00022qaf\u001d2Ĥ)T.kuI\r 1k\u0019FI-6~\nm8R.zX,\u0004\u0016!.n\u0004/L+\u0010\u0010|\u0005\u0019ט\u0006-@GB\"# +݈\u0018+'l\n\u000eF4M4\u0000Up\fS0,\u0019w\u0004Pwr\u0014XwDH/\u0005~\u0011\u0000\n$BS0J9Zff$\u0000\u0004ؚ>L$Ł6}\u0004\u0014\u0003`\u0012(uY2MUB4B/U\u0017;Px\u001b$\u00150+\tԓ\nIu\u0001E\\&6 N'\u0006c\u0002\f3\u0016`G\r-Ra8\u000eA\u0018DS\b%*\u0016Oi\u000b2WNy\fנ\u0003sW\u001dבg8\u0002mli섣\u0010t\u001e+tcL\"\u001cAdkRrD\u0013\r\f1<2\u0002#3###SK,1SVb#1LDbҴ=\u0015.\u000b1{\u0002bJGLtx\u001dǥY\u0011.\u00142h=x\u0007\u000e-\u001dz\u0003M)u\u0010`,eaUJ43eU5t52s5\u0006F\u0019i\u0000DP\u001052֘7\u0019\u001b2*9\u001el#\u0013d#s\u001d\u0012t\u0018m\u0018\u0019\u0019\u0019{\n1\f\u001cbd&&\u0002\u0018l繚p\n\u001d\u0005\u0011\u0004\u001aeU|ci TF`\u0004T\u001d1`y\u0004\u0001:*\u001eCne(\u0016\u0019\r01@\u000b\"SŨ}Y\u0014\"[tL+\u0016\u0019Ydg'x1ky\u0014,\u0003WB{h\u0013\u000fو.0\b\u0000\u001ef r\u0017(_JQI\u0010i\u0017\u000ej\u000bdT\u0006zl%M7\u0018p4}dQAbxJĆҕbz\u0017 rq,$c]HFJ\u001a\u0003h@h@j\u0014廃\u0010 \u000f\r$\u0011AJ\u0017cjI\u0013+\u0014\u0014v8T T8:]d\u001a6\u0013sq\u001a#HL]-\f+P(dV\u0016\n[\u0001\t*q\u0012\u001dH–PHH\u0005;\u0016lEDOʆ\u0014”\rɽoCRYFHJZz\u0012UhI\u0004xDJሳ2\u001e\nFdL\nXE$HU؀q\"3\u0000GԜS{\u0000\nw;WEƶi\rh Fl2\u00165\u000f3N>Xd\u0001K%qpmd\u0019\u001bYH\\z,I\u0011\u001c2b•d}‚ŕR#h\u0002\u0014xf\u000bӸ%MBKJ$\u0019G>\u00115\ra\u001bjHfH󰒫\u0011a#\u0012.\u001e\u001b3E>+\\/)'[1b9p@D|u19D\u00150m&n'\u0015\u0014瑅s販*jC1S4Pm\u0004\u000b\u00151'\f`Hs$c\u000e\u000b\u0011hC\u0003F\u0007@h\u001e۵0q*I]W颦VZ\\g!+M`0ŏG\u0018\u000e0I38/\f0{\u0005r\u0018P\t#\u0003\u0010eVaZUBQ2f$-<,Jm+Y+J3!|X\fhᮔm4i\u0007IcT\u001a\u0017v*mSޜV4\u0014uH6S|>\u000e@+d蝈Q/PyRap\f\n|rc=^\u001eg\tD\u0003ZhW$ty\u001azQո:$e=z\u0017\u000f\u0006\u001alxs\u001ab\u000fVkws\u0003\u0019\u0000g:5ÉJKc\tj]g\u0017<Ԫ\u0014\u0001݋>\u0010\u0010\u001a|LM\t\t|\u00192R\u001epuI0#\u001973l<\u0018G+A\u0005Q~6nhtr23W\t\tٯ\u0010ǃ\u000e'v'\n\u0011\\=Y,A+\u00131&O(\u0005h\u0002\u0002\u0015\u000eBl<&\u001bCgEE_ KP\u001a{H\u001cok#h\u000e~ARiඳ\u00128\u00183\fq )08\t_$r\u0013\u0007p\u000fDXk\u0000'\u0015řs\fڠ=\u0018#\u0007E|-Tg%j.|äHA$\"\u0019>6zHY\u001a\fBKrOD\bXEE\u001ap*wX\u0012y!\u0007\u0016{rɥe\n)[)\u00194\u0004ࡢ\u0017wCޛ\u0000+yZNNA\\'\u0007\u0007\u0001\u001d%\u0002\fHPfuB\u001e\u0000\u0001LL\u0004a5:Fʔ >.GȾڒd\\]ę8_p\u00123*\u001e,7Jm\u0003A~L;!\u001f3K\u00047\\>\u0000>\u001d(8B\u0017ZR\u001d'\u001fc\u0012_#DꈜǴY\u000e\ne)=\r\u0005\u0019_{*w^;5~\u001e΢\\\b\u00110\u0000cgJt6cu\u0019N\u000b4rP͹Tղ9j\u0002\\=8zhhc\u0010c\u0006Q)\u0011V[|\u0002D8(QJ1U\\\u0019`$e\u0000\u001b\rm9\u0000v\n{'UH`\u0010\u001a!\u0017\u001bb]T\"TDT\u0000\bDG(ZHx\nB)͡^\u000fLԷ@0\u0018L|\u0002\u0011\u0005|X(FZ\u000e\b\u001d\u0011\u0010Uu%_\u0005\u0000)KW\u0001Brw\u0002`\bh\u001dx ^{NЦ\r|\u001aOD\u0018\fȁ\u001e\u0016\u0016*Ec\"DO}D٪5yay?U, tY\u0012E\\\f8q)ح\u0005[yR쾧\u001b;C;Ɨ\u0000{\n\u0001v\u001c\u001d`\u0001P徯SU)$!naV^d\u001f&K\u001dpVi/MZ\u001c\u0011\u000b/ǐMwCT{xп~\u0003ׇ-pT\rJ\rR\u0016.2حj.I@\u0014\"8@y]dUdKdAdin/Ɂ*ӔyՂȾ\u001dL;\n`Ul\u0000[\u0000^\u00173;\u0019E(\u001e(JM=5O}\u0007q\u000f徫>(\u0002we.\u000f2;tjAfD\u0006\u0012\r\u0006D\u0013d}\u0019hzTQ\u0018c2\u001eJ\u001f]\u0011\u00181\\\u0005_IG\u001e?F ܌ā\u0006\u001c\u000e*E\u0006Hfr6Y1 3)Ȭ\u0013\u001a;Ǭ\u0001Ǭ\u001e!\u000f\u0012-\u0001\u0001)\b\u0014\b\u0002=\u0001X\u001b\tǮ \u001f\u000f}Y>\f\f\r؏lGv#6`<2\u0015h|d\u001a{dO\u00173\u0002 FV\"4\u00041\u0003)\u0002b&T\u001d\u0019Ǵn\u0002b1dMy\u000b@?\u0011N3H\t]fJ\u0013\u0011jd$u\t˥0cʑʑܑ_ʑa\u001a(G\u0016NpGzoGF85ő\u0015\u0004\u0006G\u001cht742rMTT=\u0006?8e'ng,&^3&Ơm\u0011ѡtGh\t,\u00166PBI1C\tB<\u0006柛*P\"n\u00026\u0000aETp\r\u001fPU\u0019\u001a\t$m\u0013mmhql }u\f\u0004\r1\u0002,T%*\rܱPXJ)@[!\u0013!Atn\tGa%i+I1\fH=~\u0000Xmո\u001469 >98\u0018rhQ\u001f&\u000fI\u000e T7@\u0001pG9\u0014\u001cH!l\u0012\u0005(TȂE\u0002- `(L1h\u0001pXH\u001a'\u0017*s7Evx\u0002\u0011\u0012\b*o7u$'\b3W[ExP\u0011\b3A ,\tp\u0015zaVě\b\u0010\u00123$\f\r+t\u0014Ų\b\"\u0014\\\u0003h\rWЍc鎢\bI],Q!qۇ\u0000 \u001f\u001fdI\nIِA\u0006\u0002v8\u0005x\u000fq2h`Sn\u0003| 8cZ\u000b^1r\u000eB&\u0011R\\\fpp\u0003\u0018E'\t)L\\xlQIy\u0006'H=\f΍O;\u0010\u0016bش\\L#E\u0003ub \u000fp\u001a\u001dY\rI)R\u0005\"\u0012K]\u0013\u0013\u0012Y\u0000$4Tm޺+1SFqs\u0017I|'Y2YqԌgR3 Y3­\u00193E\u001a\u0001phJQ-\u0007@u粏`MGz\u0000I8\u0001!@< \u0011;\"\u0011\u0001겑h\u0012B\u000bGZ?E%vJf)DQ0_jQO\fX\u0007\u0002\u0000~%`f5әv`lL\bh\u0017e$\u001c\u001eˤ@,G&t\u001d\u0011\u001d\u0019Iҁ\u001d`祋a:=4I+1ΐc\u0019\u0010%\u0012S([鮘L闘q5!cSEA\u0012T\u0013\u0013%\u0019BÐ\u001cW\u0006\u0019ԁ7\"KpJʔ\u0017`\u0004Z\u0007&2=2\u0000\u0000ܠ\u0007GmԇXñlc\nCv\tj\u0012AV`UzytN\u001fքiyݧdIfCs\u000b~7/6\u0014!\u001aӜ.P\u0000\u0015!_\t\u001f>:=yA\u0010c\fBj\u001a\u001eԀ9R\u0004B\u0011+Đ\f\u0001,2$2@\u0002+G\u0001\u0013%!w>\u001bjco&\u0018a,f/C1X]\n\u001d\u0016{L6_&z\u001d\u001d\u0015\u00134;\u0014$a5\u0002Ҵ#&\u0007\"Z,|QuĒA!\u0000(%ٺ;q\u0015^,\u0005j%_̑ª(HFr\u001dB-S\u0010QS\u000ec\"`J\u0006`ԁӘ)C.$N]!\u0013;Q8F\u0014DkR./\u0017R.\u000fQ.K/\u001c%J2ܒ0G5\u0001-Y\u00005\nă\u001c\u0010,7\u0014\\sgTyS\u000b\fz4\u0014V\u00004FH^NdT\u0006$\u0018\u0019*Oru\bK\u001eZlvrnvN$m\u0006t2&\n1Av2c\u0004\u0005-x\u0014s8\u0019sk\u0006\u0016v0\u0000\u0010JctOV!aQ\f\u0004/\u0010H\u001e@CM֮Z}\u0013rNf,\u0005'\rb\nZQ\u001eh\u0005MU\u0011 x\f\u0000Šʪr*HT0͚\u0015-⨠\\\u0002Jt\b\u000b\u0003p5&\tݞL+BW>eTC\u0000\u000fe,\r\n$-)\t\u0013\"L\u0000pjHn;y%\u0018I,MKqƳkƳٴ/r\u0017\\\u0002O._h\b5c #V'㱄gvh\b\u001e<~)G\u0011jQ??񶠰 7Abx\u000b\u0004kA-\u0013N3jG:\u00121fr6r6[X\u0016F0w\u0018*\u0002h\u0011}+ӑ\u0019\u0006ռ\u0014I\"6\u0006\u0005y\u0003WP3E[[\fнJ3y1\u000fZ/[fⓃ\u0010\u0003^,\u0010ܑ\u000e7Ө,=s4Foʃhe[հҼ\u001dTqz̲(NSD%._M\u0014\u0004}\nQux\u0016DM͋4?Z\u0016pMYfꝹ\u0011p\u001dc6^vX8n\u0015փpt\u0019}\u001c\u001fo\u0002+J\u0005C]f`/Ql\u0000I7\u0001&m\t(u\t(\u0015I \u0015\u0011\u0019?kkn,\b+EnPR7\u0014\u001e\u001bc&ZU~m}=2\u0000g\\U+^\u0019Թg&Ǟ\u0003dF7%`dٟk}ӢWlA\u001f\u0010oC\u001e3Q\u0007=\u000f+e8\u0002h\u0010\u0004*\u0012^;\u001e\u0013'u\u0005NŝO\u001aIbDU\u001e'\u0017\n\u0018R\u0006(\u0007ۤ\u0012H*\u0018V8׮\t.\u001es3.\u0016fpd&\u001dĞ*q$O78_( Hr(z\u0013_ 'GksPOs\u0016X$B7(p\u0007Ť9#\u0000W/#Zdya]\u0012U\u001a\\`\u0000v\u0004\u0002-T\u0002\u00185~\u001eTklN'Nc%\u0000\u0000\u0011E\n 8\u0011MJ#;A߷򨞯\u0000LbM\u0016)b)]v\u0013\u001c/4^d\u0017=\u0016\u0010R+C?M\u0003pi|va}$\tIR4qaerwpvz,f\u0002g%\nI\"m\\\u0000+.YPd﵇}$$(^\u000e#\u000eb\u0005\u001fK\t\u0001v\u001bv\u0016y[-KLRA\u0015hך=\u0012\u0010{CwI-Hddd7d/dL\u0006\r\u001c\"ސ}\u0006w8\u0019}\u0016\u0000GE\u0003\u001ec})wZ}4*0Q\u001dT)9(q}o&~z'O&)L\u001d>ID%.$\u00001V\t\u0000΁|\u001e\u001eQ\t[d6€\u001e\u000b2k\u0000'$Ȭc̘>D (*JKȳB)x\u0011\u0006:;\u00047B\u0018R(\u000e'LC`\u0017aZDt:L3p՘U8Ϙ5Z͘\u0015\u00061Z1\u000b|1sߘy,L'1\u0003_B V\u001b 9\u001d\u0019\u0016o\u0006v\u0013\nū#B$%0@\u000f\u0014;B3c\u00162cH\b2f&1f2YD\u0006xdd(\u0010\u0013d\u001e@m\u0015\u00001su)1SPbFQbt\fJ[hs/ʬAj˧\r\"Y\u0015*\u001d9D仞u\u001cĈ/(1cMu[l#f\u000b,f\u00143UH\"fP\"f\u001eK[_\u0006\u0012\rC\u001bx%*z@}\u00108iyP\u0016D,\u000b\u001c 0\u0001zt!;'ŀ1{\u001c{< d2}0L\u000eR\u001ck9\u0014M!#\rftF\u001bY\u0010|7\u0004\n.>W\u0017jW$H\u00017hu*Ϩ\u0015.0}8\u0013p0\u001aG\u001cL\tZ· \u0001\u0011|PbUH GXLVfAW\u0006>\u0005[c\u0018M,\bXP/|\u000eK.\u0005\u0002*WxAM0\u0001{s9)!\b\u000f[\tz{\u0002/\u0011\u0000\u0011\u0013\u0011\u0007 \u000bf6\u0003҆\u0003|nxC\u00072r\u000f&\u001e61nj\u000e_ dVA`!!\u001a:D!sGW,T\u0010*߰S١Q4) 0P\u0007Z)@،:\u0005\u0006!\u0000\u0011Q-\"\u000780j`GB2\u0001$Iu\u0011Jm+\u0007L\u0003D\u0004\u0010(\u001e\u0001`r\u001a%% BoL…\bh\u0004#@\n\",ʦ\f}\rؒzX1JZ=%\u0010eQ\u001eU>C\u001f̐4T =-W?\u001dҘ7iN6i4\f9߃$L\u001da\u001fgJV{ͥo{\u0004-PPm!\u000ed,)Mr\u0011չQ`t(<\nDjD2W؛\u0002\u00111?={Lcq@\u000e\\Qͮ:\u0003ཙ?9\f\u001au\u001e\u0004ܬ8(J(\u0003PT\u0018aИ2h`Y]b\u0001`m\u0018r5טE3 At{f\u0015Zє~d;\u001c\u001ehO\u000eqɓG\u0001#t\u00140^WE@\f3]T!9.6\u0017KTf$u\"d۟a\u0019XP8\u0010\u001c\u001cX\u000fb\t\u0000p\\lSbZ\b#d H\u001eqH\u0006yЄ,1\u0002GGԨ;k\u0006)aE\u0015\u0011\u0002 R%\u000eáw2#\u0005hFs\u0015$hv\u0007\u0004CVaɳ.;+\r1xh_\u0000\b|\u0013dT#3)Iޙ=x\u0012y\u0016י^\u001aGhhd\u0005\u0016w\u0002\u0013>2\u000e\u000fb\u000fn&\u0011Pg\u0014xV\t]^ёKB$\u001cuPi@LN\u001a\u00043>*!o\\\u001cL\u001fT\u001fO\u0010\u0002 so\u0013o\u0001T\u0007*ad2ˇEc\u0004ɮxni\bҙ8\u0005B\u0003\b\u001e\u0014B\\(Qs\u0011ijHx\u0017\u0012JtG\u0010܏LFO\u000fQls\u001aU\u0019(+*~iy!G\u0000#RksM/E{L*?hi>\u0015Pkbi\\/zg@7)CڜTj-۴ m\u0013\u0001\r'o(\u0000'F\u0010:/V*:y1\u0012*qtRO&\n'\u0006-\u0006S\\E%>k2\u000bo\n\u00177\u0010 \u0010\"}h\u0000\u0010\u0006^z]ZbcN'\u0011Q1\\\u0015Po\u0012\u0018G\"8sCB\u0005\u0010`X,\u0000kL\u0013\u0015\u0003sΙyG'kx ]^{\u0005v\n\u0014\u001bd7\"|LpY\u0002\u0007B\u000f<\u001e) *\u0017Ҭ<\u0016bwI 8|c\b_\u0003ع\u0000`\u0007H\u0005\u0000!\u0000G\u0000\u001d;\u001d;\u001d\u0000vH\u0000\u0011\u0004`\u0017l\u001e}ϳ~j\u000e*׎g\u000ej0x/=.\rX\u001foQZz] Zwg>a3\u0017\u0015\u001f\\\u000fP\u0001!C\u0019k'k\u001bdٮm+\u000bԾ\\\u001ez`&M#<\u000fLt7\u0004w||=~WDw\u001d-z?\u0004wU=G1U\u0002 CC$E\u0016k\u001fQ\u0012;wTl'a*W$T}\u0011wRc܂\u0000\u0000}_&nL\u001d;\u001bK\"J]DNU}?DA\r`\u0007m.\u001eJd=gd/z\u0019>d29L~y\u0010\u0006\u0005~AA(LԹD%c\\\u0005\\\u0002{\u0002\u0002)*\f%vhX\\Â\u000b剣J;;G2$F2\u0013W Af\u001e#Tܐ2$\u0005\u00059N\t2KЙ5g\"B\u0000(-\u0018r#h=V\u001ac2S\"ZV\u0006\u0005\nTFcq2=\t.wZҖ׭Ǐ\\,pFL\n\u0010>Z!\tVcJ!L\u0005\u0001hO\u001bc\u000bQ(\u0019 \u001a\u001f$X9#m$S4n†I\u001d#e\u00068gWPp#\u001f~A<'DWwFJQ\u0003B3zI+{'+[\f\u0018\u001c\u0003\u0011P\rD-D5\u0000Ũ\u0004A\u001dPXB7Ұ\u0004\u0011\u0000\"\u0016J=-\u0015\u000e/#T<\u0000\u0001\u0002gFڅ\u001eSE.hlJ\u0010\u0010Rl\u0006\u0005ц\u0013y\u0002u\u001e\r\u0004NF% s\u0003ԕ3PHz$:x3G\f1ylDRB_e\t\u0011\u001d1M\u0002\u0006?\u0000\u000e\u0007Q\u000be\u0013f5bx\u0001EZ\u001cո\u0010$ĻI؜\u0002pmЬ\\ \u0007sa\u0000\u0005ZB.Qy<<\u0016o\t\u0010$҉j'\u001a\u0004RQiexт?g\u0006\fi016d\u0001\r8\u0006η=\u000e\b\u0017qh\u001d.=\f؉G2*\u001d+4@\u001a0X!R ͘Oө\u000eιAsA\u0011BJ\u000fD\u001e]F_I\u0006%\u000e6k203\u0018`\u0003\u001b~\u001a\u001e+Hi\u001f~\u001apR\bB\u0018\u0014BGKDBt50}5\u0001 \u0010O|^\nxd\u000b\u000bL\u0001\u0018\u001a\u0007-\u001c\u0003}9\u0002\u0005u\u0017W\u0004\rap\u000eB).\u0013\u00191W\u001e\u001c\u0017N\u0012\u0000.\n`0@3#[\u001ctshG|uHt[&,R_>XxLO*c^\u0016t),\u0019,\u0002\u0015hQR\nc\u0006\u001an I\u0010\u001b^xaG1v@*\u0006J\u0003\b#ޥ-G<\u0001X\u001a_\u0010xo%\u0004\u001c,\u001e{08\by@tm '9)ؐR\tnbn\u0018lHl|Jeـ̘ȋر㈈6\na\t3\u00112PR12yDY)\u0001@b-[2\u0017R'bno\"XD\u0004;dDJ\u000efYT\\N煸gY\u00051ZqHr-\"-+QU*WlY,x\u0010\u000e\u001f\u000eZ+Qn6\u000f|@\fI,@&ȌiR\"<\nZB0d4ⱝ\u0013\tI\u0016\u001c&\f0\u001dڶ3rCkHq\u0013Q\u0007z#T\u0004iSоC)e\u000f98@TҸBt}\u0011j\u001cFʨ<\u0004NѐZ\u0012 2\u0014DRSK{H \u0001qH\"hA\u0001 \u001c\np \u001c\fC\u0017\u0014Ȗ@\b\u0018\u0000.R\u0002\u001e\u0014\u0000\u000etLF6\u0010h\u000e\u0002T\u0018\b\u0000\u001d\u0000\u0000\u0004X!\u0012\u0000 \u0000\u0003J\u000e\u0018LBs@G\u001cS,Rn\u0007Mmi\u0015/\u0018F5\u00105Aähv\u000f)\u00002\u001fQoH$R-qIT\u0014ՃnqܻhYj\u001bx\u0019L?^V\u0015ѓWeJ\u0007_5(\u001f\u001f\u001a\u001c\u001f5\u000eXes\u000eE\u0006'\u0001\u0016\u0000)\u0005՗uXǖ@F(*\u001b\rm\u000baeEXv\u0004^\n\rCCS+'V`6ɶ([+D/Y\u0002:e\u0005\"H{\u001e|\r(\b\r/\n\\vHw-S>3\u0001P3<\u0005\u0001!f\u001d|j\u001d\u0017u\u0011ċw#1\bJ\u000fwc\u0005\u001a\u0007\u0019SӉE`!֓zaX\u001bhj\u001d)5\u0001gI~Y\b&JP+\f= \u0013\u0019y\u001dیKTD̼\u0016?vd\u001cu\u000b\u0010\u0003Hkr(FU^\u001cw\u0017Clx\u0000\r,,#MC31J\rrdU=-Uk\u0011pj\b\u0006\u0003lV\u0014ȭ+2\u0016\f\\5ҝ!$l \u0000\u001b\u001f\u0018m8GwNNL\u0010aP\u0000om$\r7`sG\u0010S\u0007/\u001fX\u0007M\u0002-\u0016\u0000W@G\u0017?\u0016>o\u0016i}\u0012XQW^\u0016\u0003W\u0001zG&\u0013X\u0000oLзT\u001a\t\u0006z9j*W\u0016\u001f\u000e\u0014on\u0000m \u0015 ld\f-aW-Θ.K\u0000a\u0003\n֞\u001ea\u0004..}B,T\u001f\u001ew~\u001a\f\u000f\u0015*!$/8_+_$]:0\r4B\u0012F&X\u001aj\u001bbhv1~R,%U٩\u0007\u0010a}7*Sp\u0001\u001a\u0002:&m\u000bzYā²BX\fTeP\u000bdH6d\u00111&\r5\u0016\u0003I\u0019\u0000l\n)n⎕1\u001e\fYZ\u0005;\u001aGh\u0018_\r7~W\u0016gKz\tl6\u000esnWx-\u000b\u001fz>vw\tKg?Z\u0016Q\u0007ƚ;QW\t\u0000˘6f\u0000Á\u00074\u0016Ο9\u0000˔vO\u0004\u0011/zDV8J\u0018x(\u000eZ\n,,d\u000bL|gBo\u0003.Σv\u0010M™\u001cY\u0017\u001f2p\u0007^*]*b\u0015O(âzTY,\u0006|B!\u0015f-*\u000f,O祳.f\u0006NҶ\u0002E7ʺ\u0004oZ7,F\u001b.i\u0011r7d\u000biפE \u0017=VE7$I\u001c\u0019Ai{LTr\u000ex\u001e9Y\u0013bִn2^zV\u0019\nj_\u0010\u0001d\u001b\u0005ƛx\u0001sSVZ\u0005@+Y8L\u0004e\u001eUՂGmRNϗ`{=P\u0014\u0005n\u001c\u0006z\u0018\u001c'\u000fY In2i\fʉB\u0017n\u0002\u000eOn\fUg,q\u0001h#A \u0016Uu\u0000yXY\u00102h\u0003t#I\n^\u0001k꺣\u001e\u00150VgU\u001eT\u0007[\bϦ>(\u0017\u0000Duy -\f:y+\u0007L\u001a倗\u0012\u0016Soң\u0011fi\\\u0003%$\u0011sI{\u0001/\u0015\u001dWb3FDGђ(\u0015z/m\u0011YU˓G\u001b7\u0012\u000e7X&`E\b2hB\u0001I0+V\u0005`\u0010T1\u0018\n>Ě\u0013#Q3\u0010aj\u0014\u0011`Yܠ\u00045팾\u000b\u000bR\u000fnaYqӖ\u0014Iܕc9IQ\"\u000b\u001c$*V6ZL\u0005\u000elOlYUbG\"w\u001fdMhqd\bv\u0013\u001e7\u001a\u001c5%N+sE\u0011xi\u001aRYҸy|H?K+NHKT\u0018I,(!yw@x\t~Đ!oKG\u0017\u0002]\u0012y%9Sw!Y\u0018do\u0000oCo\u000e\tm&PHH_$*YjDAj6\u000fE`ֺOܾh\u000fPdS҉uP\u000f\u0001-i`njY$\u0014@\u00055\u0019f5*\u0002\u0016@t&Q\b\u001b\u0003,\u00071\bA(`V\u001dg\u0018g[p΀XAH6gmL0\nģCOXQEQ\u0000J՟F\u0015S#\u000eĩ\u0011\u0005ؠ&SR}\"Jl>R\u000e\u001f*F*&\u0000jd\u0016T-p q\u000e2Yǝs\u0011(&ک/\u0001KVPEAL\u0004n\u0004w\u0005p!Ez흏\tV7솺\u0014\u0016\"\fG\u001d\u0004E\r5T/Q\t‚r(\u0002T6:h\u0017\u0010\u0004/I\bȡ?S,\u000f\u00054|\u0016\u0005Bk\u0016޲x\u0012\brݚ 3\u001e\u0002+kvxr넩 \u000by<\u0001TB[\fp\u0014\u0014l3_X\u0002\u0019/\u0000R/y\u0011\u0018{ D\u0016A\u0000\\#\u001d\u001dŜ\n0PXg[5u'$\u0015՟\u000f$\u00123R\u0005:=oXj\r^JU/*\u0005\u000b*V6ZL\u0005\bh\u0006(_{b\u001fZlB\u0011%\u0001QF\u0012\u0017\t@G͝hCl\u0011 *\u0012$u\u0016Ug6\fm\u001fCr'q\u0010ߐH>\u0003dҨ\u000e@Bܗ#P.Qx~v\f\u001b\u000eJ.\u0014@\u0000-ΠRӜy(\u000fL*\u0014FJXp`\u0005!w\u0003zۯ =\\\u0012)9DAE԰=3^{\u0004S\u00140D=^*T iT(F\r\u001aD2rI\u0012Th\"\t\rKUer]Ξ\bړp[NRS5br5;(E>D*e\u001c+xsfbI\u0014H\u0010\rr^W^\r[6ga7^!\u001av4({Wl\u0015X7\u0017(]{i߯ \",-\u000e=T\u001e\u0016o/A,/M>._\u0016\u0003,;4Q_U%ek*\nS\u0016#5!\u0007\u0014nY8\u001fLH\u0005sIU,\u0002 H\u000e\u0000a\u0017r?U}K* \u0015{ѰT\u0001\u001a~'T\u0000W5_}S9qSsVGu3KsMk\u0005\u0013\n͙\u001d\u0015\u0013J (\u0007U.W5\u0015V.Er\rdi\u001e%\u0018/U\u0016&U,Ť*i\u0005J\u001eߛ\u001bG*1MUm\u000bg20qG\u001aH\u001bp#ŝ]Z\u0018Y>o\u0012\u000e\u0013%\u0010#\rC\u001b-\u0015\u0019-\u0005\tw\u0001\u0000t^dg0\n̪ح[\u0016[]%C2]\tlf\u001fn\u00152\u0019T\u0016\u001fEȭ\u00058A^S.\u0005.t(8\u0019zHNYsSf\u0018\nV)Ck9\u0000p\u000e\u0015[\u0006{lqBN\u0001W(^(0d*Y\u000f\u001d\u001cS\u0016\b$Ή/7N+.\u0003.,nV\u0003L\u001bTo3g'Autb23\u0005uto\u0016^^57' w¬\u000f^ͬe-9Q+\u0014Ir\bN{܈Roe,a\u000b~\u001aJTߜ\nP;9j?\u0016 \n\u0002o\u0007bK\u0014fl=\u000eMA\u0010)|b%*\u0017gʇF:2\u0011!Z\u001a'\\T*㦪~l{\u0015{ Mk|*1⎼O!j!QH;+@\u0001H_h\u00007Z\u0015wo܅]f .$v\u0004,MF@W\u0017\u00021\fM7rruX!\bSU\u0005\u0015)7[\\=\u001e\u0004\u0007Cg\u0005F[fZ_JRK(9cpk\u001cX*\u001b\u001b_X:%~\u000bs'%/3L6sʂ\u0016Օ\u0015\u0012*m+\\\n\u000eRNf\t(\fP\rnLE먥\u000b\f2ɵ^ZoB}I9'~ojC'}[ȐD\u001bez#{#t2QUo\u00141\u0015\\\tTG\u001d\u000fi\u0001\fCyfɬ\u0003\u0019\u0011\u0000\u0000\u0000\u0019\b (HGGgYCsrؕs\f\u0016\u0000\u0019@2s\u0017l$EP\u000b0m:\u0005z\u0002]\u0001!^]ZS6$\u0012yb{9`B'v8\rF&Gx\r@K+3ء\u0015u&6rASfd\u000e\u0007O\u0012`5Jk\u0018tA\u000b \u0012:C1\u0005lT5nO&F3Bg\u000e`A46\u001b;a\u0019Ru6\u0016\u00142\"0Y\u001f\u0001<Ã\n\u0003\u0019d\u001ekT)!%t>+!\u0010$\tl\u00177y8E\"\u0011(!W`+\u0000Ic6nM$D\u0018\bi\u0011PM\n\u0011\u0010\t9|ّ9ڃr\u0007Ē=jk\u0019\u0017\u000bAܒ\u0016`U\u0011&k\u001bG\u0004\u0013$\tG\u001d\n\u0016\u0007 zZm|6!IM\u0003ri;9@ðƖ0\u0016b\u0016۴҈V\"ߑ:qS\u000e!1ABD\u00049&\u001eG\u001af\u0002h\u0015[2U\u0018\u000b2\u000fP\u000566pH-\u001e\u000eHg~HC,ǁiA<\u001c׎\\S$JN6E\"%lHb\u0006I3R$'\u0017ݶg܋\\)IPb\u0002f\u001e--#:3ԸFpb\u0003>b\n\u001cN*\u0015w,\u0000\u0010-M\u0011/JP\u0014\f\u0017[\u0010eژ]:3>eBlN\u0004\b;\u0002٣[6΢8\u0007Yqg\u000e@b\u001dYl\u0017U>9C%\u0010U(}9C3iDVN\u0015DX\u0006'~\u0001HKn\u0001A)#\n\u001eM\u0003㜌uU\u0012뼯9A&\u0003vD)(PA@fzXE\u0006)ݍHȢ-CKͥ\u0007U\"4o\u000ec&a\u0018f\u0001\u0002;FֽPf\u0019\u000ekL\u0013Ph95* \u0016pT\bة9U{R\u0017c\u0015\u0016$!+!Vp:bQ\"$Wʁ0|CἽa'U͐vI.!\u0016*\u0014Z iiREi\u0015Ax\u0017M~9Iɶ#v\u0001\u0003\u0017vUW/v̆}|\u001aNs;gpD/e\u000eX%\u0000\u0015r\u000b\u0019dWs:!nkM\u0000k6\u0000ݘ=5fBf\bBf'T0f\u0019\u001aFy\u0012f/\u00124{J*\"ڔ\u0004KL5Ӽrsx\u0007\u000fM\u0017C\\[b\u001a~v|}\u0010\u0003y:A}\u0013\"AE\u0014$EK\nEEᓽ\r.'\u0003\\\u001d\nK}#2^tdYą6ScwݨC \u0019fƋ\u0003a˰B1m^Bg\u0001Ѥ\tmN\u001b\u001aė\u000bF<\u001c\u001e,#&\u0017\u0018?\u001c\u001dE~3y᎝c'\nc7a삏0v\"=o屛V=p\u0018W\u001bķ\u000eIľĞ\u0000\u0010\u0000\u001abZ㳊p73[i8\u001fv\r}98}\u0011¾\\6r\u0018\u000e\b_M]f@?ի<7\u0007o\u0018C,\u0016|\u00183Cd \u0003\u000b]!t\n쵉\u00023^`\u0002ao\u0010-\u001e\u0000ž\u001a\f\u0014\u001d]@]\u0003c\u000f{4\u0000j\fk\rd-R8,yY\u0002\u000eZ)P \u0007d\u001cX**r@)Nxj'Y)dm\u0003eO\b\u001c\u0010\t0~\u0000Ug\u0000\u0014\u0007hO\u0000.OW\u000eie8\u0000\b\u00124S4\u001aQ\u0007`_\u0002S\u0000d\u001eDqP|f{\u0015\u0001\u0010׍f)$\u0001@q\u0013y\u0006\u0006\u0007\u0013ŜIGK0'\u0017\f3X+k\u0012\u0003\u0014k\u0010wǜW\u0003%!Έۋ2z\u0011?\u0000X,\u0001\u0007d\t %֛&W4\u00135Bcoȯ6A@9PI͕uDga.F7H,hoa7\u0013\u00195WDpָ;%@d\u0019JzԚ4\u0001λ\u0014E4\u0014\u0011\u0001{FBTm#\u00076\u0001{\u0018C\u0014n[XnpCBlQ\n\u0013\u001b\u0017#m\u000e\u001f\u0002|$`\u0003=\u0000b\u0001%+R\u000b\b\u0013\u0016\r^qF\u0011z,\u0011^ \u0019zY l\u0007ň҆\u0012\u0006\"|\u0014\u0014hS\u0014ʨȏDOxb\u0003z\r\u0019u\u001bftEeԅ)U \u000f\u001f\u000f(yp\u0002Ȟ@p8\tG+MS%v,ud[\u0003k|.\b\u0010C\u00121D\";A=Dzlg\u001d&?)gD\u0013o$,5 8ǖ\u0001GO&&z\u0010\u001e,i-·p\u001e$\u0005\u0016\u0002?+ A(\u001900Qė/e$\u0017Fi+ ]\u0003BN\u0013\fiYLxb\u0019\u00146\u001bSauz>ZI)jU\u001b\u0003K)\u001d\u001a|d\u0015\f4&++\u0007N\u0013\u001b\u001cƶִXACX}\\0.\u000f\fت\u000fj{\f\u0011\u0010@,ǘU/ |IRIb|}(㭑)\r*PRT(vS\u0014Big)ܔ2PҁƽRH\u000e\u0004k(SCVLc8Xv\u0017z?t\tg~\u0005\r\u000f\f8\ne\t\"\r7\r<, m\f1\u0018B\t%ͽ\u0010\u0006_\nG\u001dV\u0010\u0014+@\u000f\u000b$P}(\nQѫ^\u0005(\u000fYO\u0007]}&(\u0013Fz1eJ8`JT\u0006\u001bcb[BQ\u0013kǥۙ{\u000bb\u000b/\b\u000bG\u000e\u0007d\u0007E+\u001fڴO\"\u0015~k˙UX\u0013|6\u0011B!\u0015(71c`\n\u0012Z6\u001d\"h,\u001e9t\u0004\u001f$Ԧ%$\u0006ti,V\u00031y\u0001$\"\rmv\u0017h8oU$\u000672eph\u0018A\b񊪭T\u000e7$p،\u0002™#:\u0005\u0016օC%\u0007M\u0010s)Z\u001c\u0010\u001b\n\u001a\u0010)?\u0002YK\u0011\u0006\"?\u0005\u0003+\u00049\fN7ʀ?6f\u000e\u00184y\tKA#$,DO0 \u0011F\u0005\u0016׀\u001b\u0005!]wm&;\u0006X!\u001cT\u0000\u0018i%\fU`\u0012es'\n\u000e&\u0013K\u000e\u0016jdw[PJ\t9ZU*+Yh\u0002Rr4\u0004\u001d5\u0018\u000b0\tJT0\tJp\u0000H\u0001t\u0006\b1Ќ\u001f8\u0018\u000e\ra:=\u000b\u00020\u001f\u0011%%H\u0002։WTC!(2|\u0006\u0002\u001d\u0006EH4@D8uum \u001b\u0001h\u0002sv-\u000eʫ\u001b|\u001b\u0001$0ḄX37lx5%\u0010|0Ib\by\f\u001ca\u0001\u0003mV\n\u0005R#I#D\u0018\u0015\u0010`\u001e8\u0019iF\u0010ylVb=NKQXȨ?\b+\u0004Cl͓\u0012MJ\u000f,\u0004fY@B+f\u0005\u001c!0r\u0004L`\u0013\u0014o%\u0012`J!mM\u0003J\u0013Ͳ\b\u001aR\n\u0019\u001e\u0019\u001aX6G-vg=\u0010y\u0010[[\u0010?T͵8#Hj{S%]y%M\u0002~0ӪknF&-\u0012s+d\bhƩt\u001a\u0017\u0002`DC p\u001eY<\u0002\u001e\u0000s\u0016lY@\r\u0019Xiij\u0011ؑ\u0006uڗMdO0aCRo:zBo\u0002\u0010lQ*>C'b\u0018˸rH zp\tj*H\u00031<͖E\u0005B\u001b!-O#\u001c\\Hib}\tlH|Ɗ\u0016$艨xw'\u0010w@(\u0006`\u001a\u0017ºXd\u00166\u000b\u0016m\f\u0004!5F7\b|q\u000ed(\u0014x\u00101Hb>.JtM2$Rs{QBx\u0011\u0014\u0018EUN\u00048StXZ-i^\u0018uAt\nXgʇ\b*fK8'\u0000{:k{R+D\u0013*\u0015T \u000eDЈ8vLՍ *\u0007ΌH`Yg\u0018Դ$\u0004I#֯SZ\u0013\u0013d:\u001cz*y#H@b\u0014:g&5抑\u0001T\u0005zOjâQ&M3\u001e*\u0000\u0000\u0012\u0002Tp;!H9s\u0014D\u0012*Pz\u001a\"S\tG>\u00139\u0003[Ix)\u00193GV\u001eD~B\n-Ԉ\u0004SX{Rmb)iU\u001e^\u000b\n._ry?@\u0010h\u001e1S싖hA'S\u000fPs\u0014\u001e>f@X\rX+iŦV\n U{-\u0012t:@\u0010cs3%W\u0007qKYr\u0013D\u0002K\u0018,QX/\u0005$^U֋<=f*@-Z{id\u001d\u0017\u0007np7s`\"\u0001Gaֲx;\n\u0005SC#\u00156(@P-\u0006\\)A\u0007e\u001d2Ic~$h\taP\u000e(\u001fmנ˂=d\u001d?\tmWjOJ\u000e\u0003Nؾ\u0001lYLJ\u000b+Lf[kT\r\n8\f\u0010ONOv5\t \u0017`Q;컨\u001d2\fQԞ\nj&j}\u0015\u0016jOmdoBU\u0010v\u0005]F1Ҿ:X\u0012`\tD\b^`{m%:V79\"@\u0013e\n\u0012+lc%\u0001q\u0015'+\n\n)\bD\u0010tF*\u0016.\b\u0004.\u0005tAM\u0011W\u0006dFϼk@ܣR\u000eC5-L\u000e!K\u001eX\u0014&}\u001dC:#W.ab,gG콣Ê~\r>j9{B={Z\u001ej0o!c[)\u0018#\u0012xhDa\u0004\u000f\nw3\u001eN@%\u001dEL.#)Z\u001c\u0006*L \n\u0005\"íe\u0004\be]-\u0016X]vY3TnP3KG);\u001dzwI\u000b^-=oeOYƲh_\u000f\"^pȎ)aO#߄>e*T\u0017\u001a\u0010`Q\u0015X߂\u001c\u0004Ty>\u0013Ar|8`#{쎍}\u0005>ꪱ\u0001=#\u0001\u0002qG]qc\u0007\u0002'\\ţ:i\u000e(Ǡü_,)\u0001\u00049\u0005+\u0016QY7L᪀LD\u0006\u001a\u0001X\u000fu\u00167)zV.B)aGxx\u0013W\n\u0011†\u0000DbM0<\u000e\u0004Dk&%I\u0002\u001fn\nn\"\u001e#\b\u0002Ӂwn\u000fDK\\\rP2?,(?W[t\u0001a\u0003\u001d\"l͆!/5Dޮw\u0019\u0016\u0010HL僀C\u001a\u00045\u0003\u000bx\f%V|q\"l $l'\ram\u001e\u0012p\u0011)1;yfà\u0003SG)Q\u000b\u000f\u001d\bK]\u000e2If\u0006\u0010PG\u0012KKfw\u0011A8\u0002{\u001ev锱90V\u0001\u0003\b8|\u0006\u0013M\"$\u001bL\u0002\u0010\u000eEȠ8\rut\b\u0019buᵛ-JRK|\u0003\u0003[l\u0000<\u0003zN@SrH9\b\tyQrnN%eѧ0] \u0010ZʤL*\u001e\u0014,\u000e\u0017̸F;\ny\u000bCkʄwDӞW\u0005'\u0007P!/L\"Y|\u001c8\u0019=83\u0003dUѻ8(,n\"F\\dUv$\u0015\byJb<&'aTR@&\u000fL\t\u0011\u001bF.+\u0013\u0006Gi%z\u001b'#\bM7l2H-GV\u000bap`*TA\u0003Bs\u00106ϱp5h\frA\u0000MMRR\u0001U\u0018IVL\u001e\u00151A*D\u0001LOKl\u001b.p'~4$50Y12\u0017\t<8\u0003\u0018L\u000b\u0001E\t\u000e\u001a\u0002K\u0004\u0001\u000e\u00012a\u0016'`}A1\"\u0002\u0003(A\u00011\u0001\u0018TZe#b6\u000b9PdRd!AHlAk\u0005!\u0017$\"׌Qnh*U\u0007𤈝G'tAc\u001bPء\u0011<\u0010\u0004Aʢؗ8]CԋJ\n\u0001b1vd\u0007\u0007\u0013\u001cX\u0010\u0005ϋ\"6h}r\u0012Zcb+2U0o.\u0018\u0012\u0000\u0013Mʍ#\u0011nר?gK;q(\b_pK#\b *B#P\u0004<=%Kr$?E%V\u0005\u0007\u001fE\r\bm\u0015%ZWk\"ٍh+\u0010\u0006bV\u0017i2Z\u0005\u0006P\b\u001czt\u0004yLŽnQ\\9TD94]\u0014\u001czQ88hHȂ\u0018]tsbj7\u0018ʘAj@\u0013:>rJjX \u0013\t`ٲ\u000b-q-z\\#﵈.\u001b\u0011KyJMp\rb\u00130-\"բ0Xi;C*\"q\u0019gDF@QYvX\u0016>%#AWL W\"\fSy\u001a̷jzb{.gDqbeDm\u00196ZÄn\n\u001aޛפ{\r\u000e6\u00048fb\u0012LTp%*a^y\u0019rz#\u0015Sig3`3X`oXu7R5*\u0019&j!EIדVMO6N'6\fH,\u000e)\u0005r\r\u0003qxSyV.]>.3\u001ep\u000el@J#\u0011'\nBa?\r\u0013&4\n3ؖT]Z\ny\n'\u0012\u0006\u00160\u0003qxQ›XYeB\u0011BT[b\u0006\u0015\u001f\u001e|%?\u0019i\u0001k\u0004ם\u0013IW0jC\u0015t\u000bK4{QbDL|&\u001cl vïG\u0003`$Ae\"\u0012/b+>\u0005\u001cj\u0002\b\f!P\u0004\u000f\u001c\u0018c\"ΫB3ޖ;pҐs\u0010\f\u001a\u0004j\tEGC \n\rR4\u0017D\u0002.\u0011\rJ\u0000ߗ\fs5\bE\u001f,\\e.?\b\u001d4\u0002WZl(!5a\u0002\b\u0011QP`PB!2{CM\u0011Lm\u0007،\u001f\\0@<\u0001ꈷB\u0004X\u0014\u000b\u0003]\u001a\u001c\u0001fX\u0005V6\u0002\u0016Nj\f\u001b\u000f \u001d\u0017:VTJv\u001bN\u0004rA!\u000b\u0001J*J14]hH8\u0007\u0018$\u0003pp!\u001db\u0004 \\&NL\b1\u001d\u0002Xh\u000b\u0016Aa 9\u0004acQ9*aQ:\u0001\b\u0004 ̮sA\u0000\u0015\nJ\"uʹ\u0012ňhtThWS.P\u0000ݷܩa\u0015_c2w\u0003u9G+\u000eG2g(B*tX۝$0B466A|`\u001bu*c\u0013؃\u0002\u0004\n\u000e\u0017iF{Ç:ѧc+\u0017XT^\u0003\\M\u001dRd#\u001d$j\u0014\u0013P\u0004\u0017CܑQXS\n$VCnf(\nQ-\u00162b/}\u0017.3ژ~L\u0015\b@o|6\\<\u001c\u001b2I\u001d\u0014b?ap\nQjQl(JAOu0\u0014\u0015CT21kEJn\u0011)--R)g+Ѵ1@t\\S\u0001\t@Ԛ\u0000ah2\u001e\u000ey\u00158FuO\u001d\"F)W\u0014}\u000e\u0001V0(\u000fW\u0007Ҫ0M(vP\u0015c\rg\u001f!pCR\b\u001b\u000b+F\u00143C3\u0012rZ|4i2!W&\u0005`(PWm\u00013gR\\\fm'\u000e}\u000e)Ip԰\u0011\u0002lFRkb\u0006\u001b\u001f\u00165\u0016\n0i+0upO*\u0014C%F`D\u0005.-<6ox\u0007yު\u0000\u000fm~HQk'FbQ\u001aQǓ\\mA3\u0004T\u0014\\E$,iHLB\u0016 \b\n\u0006ԡ\u0005ź\u000b]\u0015k\u0014\u0000: D\b\u000bv q\u001c\u0002O\u001e՛N\u0005W 3.\u0017C\u0014NyRϛs\"\t\u0011a'dB\u001f!YwE6,p\u001e*Z&>C5*[\u0010\u0017\u0016\u0000vs= \u0012߾B9>#n\rPםz\u000f\u0010qO2EPS\u001cұ#g\f\u001d,it{$݁\nN\u0000nGVmBmLCHdMj\tcm(FJ\u001duQ\u001b4'>Ct`$Сaȉ%6\n2\u0015‚48Jڙ&\u0019^\rk']9\u0010vǺӵ3J\u001e\\Vk7Tjϐ!TYS|&\u0010F(\u0001JHchsqD܌\u0007\u0000r2\u000eN\u000e@&\u001b\u0015L\u0012<\t\u0007\u0004\u001d3q\t:h\to\u0004gKO<\t\u0004uH\t:H\u0012I{\u0011t\u0010ty\u0001\u000bz+@\u0005]\u0000\u0004=Ĩ)B\u0001qGQܨU8#;>4#l,5a҃(Z:.}\u0006\u0019N+O/gP6s\u0010\n\u0016&]E}ҁ}\u0010\u001cU\r@~\u001a:ܙ3\u0016C9{Y\u001d$\u001dg0L{U<~\n@f\u0017pu\u000b\u0013u6>\u0014D\u00101OJ3%Ǘ nq8a\u0002f!\u001dH靡}?v7;\u000e|f\u000fAGm6;\u0016̮9\bf'd[\u0006\u0017BjvTKe@\u0003d_\u001e|UvRFTvD\u0003|FbAx4\tta^_Ř-r\u001c\u00110eU\u0000rN7V\u0007[h\"sdz\t\u0012k1&\u0012\u0007'\u0012\u0007\u000b촀BvFd_+\fK)\u0014%\u0018\u0014\u0011'mDq>==d\u001d\nGG<$P{7P!#F;\u0011fNr9Z2sfN!G2&i@8n\\\u0002\u001d\u000fC\u001bEi\u0019\u001f`슎`h0$1/\u0018~𡌝\u0004PZs:EQGl\u0004 @I3:g\u001d\fv.&|\u0010\u0002ж\tB\u000beRH9\u000f!\u0010T@0] t]pO1Lkl \u0002\\\u000b@h*\u0016\u0002\u0004\u0014-\u00078\u000e\u0004>yh\r#\u0007V\u0004\u0002 \u0012$\u0003{\f\u0018\u0007~VPڍ%]FZYR\u0006+(TNElu+u\t\u001fgÏq$q;%i\u001e\u000bmG\u000b\u0001\u000b\u0011,5i\u0016I`2\u0003Tc%[Ib0°°[\u001bkrMD7gr>\u001cy[q\\V6ԤN\fO\u0006yF\bG\u001aב=X\u00076\u0003X: (ل\u001b\f[\u0019=*C4@c\u001a\u0003a@g&r\u0013(\u001e\u0018+BkWdVpHE,)4ȣ?{|\u0000ѻYy\u0011,\u0018\u001bE\u0017}݁6\u0018\u0017ćC\b\u0013\u0019 \u0002| l\u001aF$G\u0002M \u00183(j^\t%G e\u0015\u0017gHd\u0005%cQU-N\u001emLl~\u0018\u0002܊\u001d\u0010\rG(e\u0016,`\u000eg/%\u000b\u000e\u0013\bc'\u0010~)\u0010Z6#!B*r\"AE\u000b\"\t\u0015A@\u0000<\u0000\u00111|\u001crU\u0016\"\u0010e]7\u0011d0l\u0001\u000byU\u0010vA)28VGE\u000f|]ދGP``Js8NU\u0006Or\u001c\u0004\u0016W̝7:|&\tMZ\u001c\u000bd98AqI\u001fo8HB:H\u0017iC\u0012\u001b_U[;z^3E`]3@%6\u001d\u0000.yB\u001fhi\u0004\u0012I.\fO<&1Q\"99ѶSO\u001cZG\\\n\u0018\\\u001a\fK\u0015\rjGJ\u0012\u0015!*(X\u001d6i72wӍ\u0010/}^\b\bt%\u0006\u0006;\fL\rcOe=ĸe\u0016f`\u0013|\u00025N\u0005\u0019\n\r\u0000\u000f\u0010K\u0001+S3\u000eΩCMP\r֝΋2'Ȑ\u0011]\u000f]:,[\u000bh\u000b\u0014v]g\u00004\u0000\u000e&I.8\u0019\u0001md\u0006\u0012\u0014\u001b4X\u00008N.yx\u0017eBk\b+\u0004q\bAPmà\u0000l\u0000l?Z\u0001-0\u001d\rdP\u001f`\"OX#& G@\u0012MfG\u0001ʌ\u0013[\u000f\u00034$\u0012!^\tA\u001dQ\bY\u001d\r\"`\u0012sr)|ːE\u0007>\u00141fr\u0018BÔ\u0004ӕ0l\u0000ɂ\u0014ආD%\u0016%.U\u001fal,6\u0010!\u0004U\u001d#g/\u0012ͮL\u0007\r\u00060;*i8\\Q\u0000\u0011h,=a{\u0001P\u0014\u0003ez׋>H\u0018E76\u0011N8\u0018Pg\u0019\u0019OA@*\f!\u001a||%\u0018\u001d@,LNYQ(\u0018.jR?ףHԹg \nR\u0010\tH@\u001flC!EՀ$zbT\u000f\tũ\nRiM!U8EafI՘S0;;\n.A\u0010{ll\u0004DB|\u001fDJt\u000e+\u001e#{+R\u0002tbSш\u0018r:\u0014@,P0P>sSNRSY:أ^U\\)X֪cl_\u001f7\n6?AnZu6\u0006U*rNUj/eƊCV\u0007NC,L\u0019ZhzZcs1\\+Rh/\b\u0014`!R9ZWR\u000f&FZN$\u0002LZbK;\u0019/M^ZfQB\u000e\u0007Х\u001e\u0018\\[ipw]5c\"KZ\u001d\u0014\u0017o\u001a䳎iM\u001e\u001bQ401)\u0014F34,g?\u001a\u0003\u0012\u0013y\r\u0005w=*6n\u0019Lq\u0005a}\u001dh^v.\u0001j{\u000bh;)\u0001\u001d\u0007 g\u001c\tKY\fv\u0001^0H7\u0001\u0004\u001f+;\u0011rx\t&`\" vG}lo)m\u0002U~Sk7|>k7}\u0016Kk'εgޘ%9HLD\u00078NLR-EP\u001f\u0010~C\t\u000e=F)v[Vh:{F^)I_\u001aM4\u0011Ƥ4_nC,iA##ힼM;.ྠ\u001bD'A\u001f@<\u0016AY\t\u0005}|=DySm,x*B鄑K@\u001f&R*\u00061A\f\u0004\u0007\u0010T\u0018(\u0010\u0006>; .h\b\u0016 \u0015;:\u001c1\u001c^ў\"mЎ\u001bGJ\u0012'\u0012\u000bÞ\u0014|h\u0000ڵ-?\"P m\u0003|Vd\"\u0014\u001a0V$8M`Ws(\u0004\u000e1)DC:\u001dzc\u0002g猴/(\fk>\\7\u000b B줗2;\u0017\u001dp̞3Gw\f]5J4/N-\u0007\u0000jo\u0010T\u0007 \u001cX\u0002}S\u0001sA\u0004'\u0017\f[܌,k\u000bɜ.ԡNdk<!\f\u0004ذљAS\u0016\bP,\u0000J7\u0001j6Hb\u0000W\u0018?\u00000^2\b^Z\u001e\u000f\t(\u0019x\u0015[vp~cМT\u0014=^깚+'hyshysha=1nר`Va,܂R,2֥\u001cfjTL6Źaf\u0015 0\t\u0014q\u001ft`i;AJ8\u0002Q\r}9&E}*m$\u001b8\u000f&\rk\u000b:ͅ8\u0012\u0010ѩ2:w2\"\u0012%L%(K\u0005R\u0000Ub&\u0003Ti$PeTJ*;a\u000ed8QC\bA]k\u0013\u0003Gyq\u0002\u0005Sj㠂U\u0003]77|gu^Cu\u001aa,]\u0001\t9\u0005\t\u000f\u0006 \u0004\ng$Ez\u0010\u0018\u0013C/FČЙI\u0013\"\u0003\nݵ\n>FD&\u000f:'\u0016@}3u2)L⻚Jh,h_嘖{\u0000\n\u0001*KO\u00166[`|hp݊-\u0013r*Mڃc\u001e/\f4ʤf}Z\u0003*sV\u0007#\u0004&\u0012\r5\f\u001c\f@6\u000f\u0015\u0004NU\u0010$\u000e-.\u0010\u0013-\u0004XqzԱt%\u0016\u0015\u0004G\nx!Z٬J\u0005I\u0000u1\fN-\u0003vb\u0014#|FӁc\u0005{ܽrC\bd\t22&Ĕ!C-\u001aRdI\"Yf\u0019q_\u0004b)WǯJ\"]*jenUL֖\"HY2Sޏ)>Ver48pk'\u0003L\u000eL\u0000\u0011\u000eHȀ\n-(l]^ˀC\u001b\u0003Hޣq{\rd\u0004\u0001@FhNh\u001c(kH`\u0006M뜬ZOaI\f+R,C\u0005-M\u0018n\u0007olvA/\u000bt|s39\u0006@\u00040Uaۅ(H\b\u0014T4s\u00030q0ی&u᳄pPr\u0017\u0016)Jg \u001b0\u0015vЧh7\u001c\u0012\u0017f\u0010\u0014V$56uZMX[\u0004_Bk'4pv0*q&\fr;\u0019|$\u00149V\u0002\b2d\u0014\u0004G7\r^\u0000~\u000e\u0013g\u00150c0\u0014\u0014Q!Ub\n8@RCC\u001e^ r9\u0001ȍH>kF\u0002\u0011>/j8\u0018z9\u0007,񈢗xc\"T\"`?\t!\u0005\r\"\u000b\u0014yRΏ\u0012,\u00066ߡ\bf7r\u0002\\zD\u0002•\u0010K\u0001LP6h(∄9ڔ\u0014\\t\u0012\u000eK\\a`\u0012\u0005~2O\u0000>\u001bK\u0006|\u0013,\u0015!\u0000CB\u001a\u0014\u0003\u000ei@\u001b.\u0019w砀\u0019\u00118W@\u0013:lWBF\fx\u001e2\u0011a6\f\f\\\u0019-\u0014\u001e5\u0001p:VԞ%ܧ%<\u001bp‘\u0018ǘ_4aeIJ\u001f\fإ!N`aNJIyƇ\u0013\u0006P1hδ;$n\u0014q\u0018\u0004h\u0010\u001d\u0011\u001b\u0011&$\u0003D\u0000I\fȢhs\nä&S<&5\u0019\bVBU\u0005\u0011|^kHX!\u0012\u0002s9wHT2k1\u0011\tވ\"\t4\u0015Ѯַ\u0014\u0017y\u0015$H&\b(o\u0010LLޏUo\u0017ID\"Va4.}\u001e@\u001c.h/\u0016b$\u0011V\"!E\u0003b,Æ\u0014\u000eɜi\u0017*\"L\f(`r(,\u0015Gw*7Et\n.\u0019C3\u0011˂QX\u0003Na\u001e\u0017O%\u0010LS\u001d|\u000b+u\u0010[#Pc)%$ԐP\u00028i\u0005=\u0018*f\u0007=z\u0005ff#\u0014$\u0016WjF%VkYIn\u0019+†u3AH\u0018Ӵ;\u0000\u0003\u0002\u0014\u001f\u000b\u0004P.c+irB%$\n\u0000!Z]|7?Yk\"g*0\u0013(fbQ]-]\"K_6\u0005\f\u0013'\u0010\"5~ i*?@o\"%9qb\u0007\\!l✸f:-xPW\u0001Q\n\u0014XaH`,!\"IcTlX+V\u0011U\u0003\t\u0005%R\u0003[)H\u000f7\u001c\f\n\u0007\u0017\u0002'(Zg[,tbi:t\u0003x6\btPf!E\u0014%\u001cICz\u000eͤ\u0018x\u001b\u0012,L\bHA:|\t\u0010y33/|\u0016b?~6BJAV\u0002-\u000e\u0019@C\u0004L8b\u0003\u0015$$[\u0000\u0001rY\u001e(\u0016(Þ!V\u001c=-᮹34|rHl$P\u0019\u0004]R\u0001M\u00113.$rXԆph AZ2\n\u0001{O\u0002XZM+\u0005\u001c^K\u0004V7\u0002q\u0017`e^fI81\u0000GD\rMW\u000eyIu\u0019\u0018+\u0005VR4T\rZ2LOgP3\"Դ BF\u001cb/\u0015p\u0013hx:\u0006U\nՖWF\u0014f^\u0011醳5*@\u001f$\"\u0017\u0010\u000b\u0014=\u0006h᎓>3A\f\u0000{v\u001dfQ#\u001d(M\u000b@!_%I;҆چ\u0005`5xV;1|;o\u001fm\u001bv\u0012Y\u0014\u001e\u001f<\u0015\u0018g\u0011\u000fc\r(`\fG\u0011'؉\u001b\u0012*L\u0001m1\u0006%(UY\u0014+`\u0014Vl/i\u0015?e\n!aa䦰ovdc;UYqX;<^\bb\u001aHm>U:^@]=8\n\u001c\u0012HsHXQ\u001d;\tC^i\u0011w\u0015b#š[ącm\u0010\u0012!\u0012i\u0001\u0011Ԑ\u0015\u0000J}1W[*[8gO\u0003\u00041^AL\fΪ䂠\u0010+@\u000b#?t\u0004'0U\u0002T(@JL\u001dQme\tt\u0010\u0007\u001cG\u0006\u0012\u0012\u0017\u0001Jac\u0001 RԛkWIh\r\u0000\f\u0011 \u0010h*\u0003\u0000i\u001ex\u0005*!l9\u0001d?a\u0012\u0017S+L\u0002]du\f\r\u0004\u0017K\u000fΖc@_EPgZf&\u0006n\u0016|ix\u0011B\u0005JY\u0016\u001e\u0014ՃGһ\u0018w#)81\u000fz)\u0019@4d\u0005\u00179ER\u0007x\u001b\u001d&\u0002r˝TgS\u001c|v$Uj4C\u0017q\u0003\f\u0001\u001a>\u001c[k:\u0007Ia\u000bjAiOɠ\rfSj7>WHهQ\u0011M\u001e7TLgNBGsN8Tw\u0014\u000f\u0003k#\u0019}\u0007\b\u0017\bVC\r\u00029\u000b)x\b\u001d\u0019B'D44^\u001c \n\u0002F\u001c]\u00175\u0014ga~\u0004\u0001>2b:L\n\u0012Cktd<\u001850\u001e\"b4^9\u0014`.\u001c\u0010\\8\\H\u0017.\u001cN\\H/.T!TCH\u0004g/q\u0004).\u0000ev.I.\u0003jeJJH!*\u0013\u001e\b5c\u0015\u00071\u0005v2:,@\b@\u000fQ%mWC\u0001Lj\u0019#+\u000e,\f\ti2|֢\u0000\u000e\u00100Q\u0004\u0015Qό\u0004q>@22\u0006e7\txֵelyLi\u00177Y<\u001d\u001dU\u001e5WdDo\\I*sDx(\\ig\u0014\u0016\u001dB둇\u0010 \u001eG\u0000-E\u0011OL[d0\n\rQr\u0002cq\u0010xs\u0011\\VM:*\u0015bu\u0003`T\n\u0005S\u001b\u001e|W\u0003Z[\f;aH~\n$`eBfz &?.>\nZpL˹/@s\u0004Jx Z z* \u0019\u001c@=\u001d e[^#0\u0012\u0007\u0019\n\u001cm\u0000\u0003qg\u0005u!tO\b\u001ex\u0011\n<\u00187\u001b`\n.(`\u0005â\u0005&\u001a\u001d0S\"yƐ,PXX8]\u001dBE\u0010ؤu\u0014Y=\"7c`݂hCh\u0007\u0004\u00069C\u001ff\u000b\u001a\u001f\u0004\"\u0012\u0018\u0002\u0015\u0006`I|&xU\u0000OS\f._^\u001a\u000b\u0000%\u0005\u0004\u0018.\u0002%!\u000et@Dȁ\u0004\u0011/\u0003\u001c5Hv\u0002\u0013\u0014`H\u0000`Y\u00038\u0014CP\u0012h=W\u0005l(\u0011nj>\"pr3\t\u0007|P\u0004,\u0010*P?E!\u0019\"\u0002|\bh0\u001aQ(1ȉd9R>b9\u000e` Ҙp\"3M&D*2L\u000f\u0010e;Dv6GM/N\u0005W[%<%\u00055\r\u000b*I9V౤Z\u0002Qc'ŪV5qC\u0017H\u0019&*\fy\u0012w0L)\u0002SN\u001bO\b\u00008S%*yr_yT\u00119a\u0014QxXP95.n\u001aZst\u001dg\"j\u0010j5\u0010j5jzXH+ʧ670ځغH\u0002>`Ӷr4bh]6\n\u0012\u0016-@\u0003 \tTU*4;TՈZ)I\u0017Z2\u0016\u0018Ҋ B4\u000b\u0010\nTD-jsTjs;9\u001aƜ]إ>fA`\u0015\t@r\u0015ňJ\u000eD\u0016\u0018l[Blg^\u000b+LTHR) sK*N6\u000e\u0003ǩp'\u0016*Epٓ\u0013M\u0005\u0005^BF4g\u0011k8\\\tOvq〚q\u0007\u0001ɏ\n\u0013{Wo\u0019@HȑW\r,Nv\u0016\u0012Tf'1\fbg1H[fH8hѢARc\u000faL҈DT/1k\u0005)&IF\u000e \u001d@\b{q\nFf*>|Hn\u0004\u001c\u000b\f\u001dN\u0019Yd8eLҨbD\u001an$\u000b#4AP>33vkS+ԭK\u0001Pa\tXgV\fРXu\u0013S\u0013\u000f\fǐT(z+HB\t\u0014&b&mNE\u001a\u0018\u0003w\f\u0003\n7\u000b\f*\u000b+p<\u0015w`/I#\u001akCK\"U(Q 4x\t-T\rT)\u0006z+\u0005mXL\u001ax|ޚ7z'~ubs8@g)+(\u001e6i\u0015J\u00113/\u0010Z8iɜhE\u0012\t\u001abyӡ#\u0005$׿(!AtKuB\u0005ȱW\u000fy,f綷-픰} n4_>ӀFR'dV\u0016faY\u001dYU\u0011v\u000e6\u001doo\u001b\u0016,#t\u000e^;X$|W^\u0001\u0018XG\u0018k&\u0014\u0015B.\u0018>c\u000eh8hG[-P7;:DeE\u0005\u001e\u0015|8.Q\u0001\u0003\u000f\u00136RNIHPK`QvԄ)*̾IVD!c\bgރ2;+\u001c\u001dd΁%Jxe\u0000$\u00014:9\nK<\taăWW2vK\u001a{\u001a{TQKv| eݲ\u0000\u0001P\u0007\b\fPj\u001eDKj\u000bO;\u0019K\u000ef\u0014i@f|nkC#>\u001b7\u0010\u001cX؉=u)1K)VC\u001evf\ty.n%Ax=w\u0000\u001a5\u0002چl\u0001!@s[^?\u000bXd5NY>Sڂ Z^_\u0015\u0015uj\u0018zwļb^m\rhuw}|7\u0018\u001d\u0004{8u\u0011K\u0015\u0000\u0004E2a\t\u0017#7N(FjF\u000e03n7](\u0002'vd\u001e\u001a]U>$<]w\u0015\u0007RIZ\u0006\feu=\u00047\u0012VBS0\u0011\u0014)q:٨2\u0000\u0010˔k\"\u0001|VҴF\u001c{\u000f\u001e1\bKÉO%1z\f,\\W4\\_!4u$:\u0002r;rd:0q=&0@\u000e\u001e.AK;'\u0012{N\u0006:&B?`ⱁܒ4;~\u0013%g\u0012\u0003$\f+,L%\"FЀI\b$::mݴxmpm]Ѹ\u0000\\ #q]Ķ\u001e\u0016b[\u000fxF\u001ebA$fס\u0001|QدO*\u0000!D<=NZp\u001fBӉ8L\u00022+X0\u0006TX\u001d\u0016L5!JpQ\u0010;Pp\u0002zȟ[g}f]vaǀuBJ޺@!o6Yt3:(\u0006n=\u001ab\u0000HZ'N\u0002xF6zMt\u001eJ\u000e̤v7TYUS\u0010j\fb\u0019 \u001aT]uVj?n\r$2õ=Q^z\u001e\u0010;}|g\u001e5\r}\u0010~\u001c;\u0012b\u0013Wq75\u0000b\u0007\f\u0000*\u0015I\u0002H\u00071.iX[y\u001c\u0013\u000bXB<6H\u0011^\u0004j/=\u0004`A>\u0013\u0001!y\u0005:!}\u00077\u00017w\r.PU\u0001w\fr\u0010\u0011\u0001\u0000AL\u000f\u0000\u0000\u0001Br˥:\u001a(MlI P\u0002\u00037WX\u000b\fy1\r|\u0010J`UQ\u0015bc~(ѥOI);]K\u0007\u0007\n\bt?\u0002SP\u0002\u0012ށ^7\u000e^:lY:`sY/\u0000`jvi-Ȥ\u0006b\u0015\u000e\"\u0003\u000f[XQJ0r\u0003u҆O\u0016\"gat\u0011g<]\u0006\u0005\u0000:\u0010\u0005\f2wXsU~i9CL\u001f2hʪP{|mlah,\u0000$!v\u0000&\r;p,kڿA\t$V\u0001P@=\f^`B\rԍgÉ&r*_K\u0013BuT4&r,a\u0000q\f\\\u000bء\u0004ڰ(JcbHЕ\u001b\u001e07\u0007\u001cO\u001a\u00188\u001e-q4EJ\u0003\u0002DD\u0015%GmY{kDn\f\bdA\\ 6b\u000ec;7\u00029tw\u0016\u0005\u0006yA\u0011\u000e's\u001bl㙿smٔH1Na\u00103jGpzK>=y!V\u0007_\\̗B\\.8\u0012\n3N\u0010ZC\u0000M¼\u001fXaJD\u0011\u0012G\"\u001cAch)UL+0Q#(Od\u001d<\r\u0001F\u0015\u0001ϵ,j׀^8@%\rDh\u0004\"|6%CWRpC7\u0000:]mBx==\u0004\tOvQU\\PR( .P\u000e$!:\bDӁ ŧDX1\u0006K\u001c\u000bFGRU\"\u0016$J2\u0012D&Q~JV\f!.I玉ٚ`hLaJ 3>?d\"P:CLՂ\u000fjwrq],WC>x,TPȸOHh7~҈\u0006\u0000\u000brt\"_]Nd\u0005T5@!d\b'2\u0013Α9MZf\u000e\u001dWb}\u0014 >\u0002\u0001Ԣp\nk\"8\u0005AZ|\u0016[\u0016%I\u001cr^Ecd>si\u0010 \u0001ҐxJ7S,\u001b7}\u0016-\u0002|\u0006T%T\r\u000b\"r4J[\u0001JS݂Yq\tPqMYJ`6Pc!$\u000b/Hb\u0010⳸{m\u0007D\u0019\u0001x_3ƨJ}e. J)ӵsf&jf\u0007'cgC\u0015;\u0013\taA_ϔ\u0005&j\tƖ`QQ=QW\b3DsRW\u0015:9iu-QD˹K~;`=A8\u0018da\"CMHka\u00149ydm\\Jatn#\u0016r\u0014@h\u0002:%p@5P>tPεJI5tZ\u0012@\fi}\u0001]_-͞&\u000f\"ڭ\u0012$\u001fݯ\u0011\u0017С0}\u0000i%gC\u0019\u0014.\u0010Z\ri#Rj\u0011UE0DUUIsR\t1_eXE֕4kTB,(\"M-\u0016js%0:>2TR~\u0013%#%\b\u0003.aW\u0014\u0002\"O\u000e\u001dMk.xP0webkrR\u0000J\"\u0002'1\u00113`̹\\\f\r*'\u001fLN\u0010\t\u0016\u0004䈋D\u0012j+\u0014\u0001AM!EAyh4s\u0017\u000eև3$y\u0002\u0019\"۞56Cj\u001d<\"s8\u00189BQDi%\u0006\fV\u0005J\u001eԚyPQ -\"\"\u001fU\u001al4\u0016pǨhO7<4]k=\u001aӎnq#\u0016\tfb\u0018-\bū\nuI_:\u0013m\bBImv\u0018/RD4L1\u0000\fcs\nȏ)\u0013{ܧRGBv\u001b \bT\"\u0005\u0015d\u000f\u0004Iz\u001c>[\u001a\u0019=fl\u0014@\u0015WB\u0016'\u0017\u0001]iAr[t,H\u0012ѓ\u00000Ejܱ\u0011h]@$ZOS&\u0001$fF(?\u0013IW}1NFޝ\"\u00025\"\u000e.5-#\u000euH\u001a*d8e\u001aI\u0018\u0002@xz*pV*L@9\u001e3b?蓂@N>@@\u0002Y{{bm8I\u0005ä)\u0012rRѡj|J\u0014UD$JN>\u0004\u000f.\u00198'6ιy.h}`\t\n2\u0014N!\u0012Fց\u0014Zxnj#~F.P\u0018zJUUJBCh/ys9\bwKKrq9b\u0015\t(\u001e\u000buf\u001e84b|W\u0014gt)\u001eZ@sB|F\u0000\u000b\u0010X\u0017\u0002qWįk%#pDHm{hvێ04ھ\u00156m(VmOܱ\"X?ڹ}DH\u0018\u0004\u0012%6FBNCL\u0004>I\u001d. 9Ԟ\"\u001d8@\u001e꼊Z#e\u0004 r\u001a\u0003.5v\u0006l\"hgX.h\u0016'\t/\u0004*%\u0016t*!w\u000b\u0011t\"\n\u000b\u0002)?\"2\u0003\u0004͘\u00168tɦDc\u0005&0ũd\u000fu1\u0003>I\u0016?!Irn\u000e\u00191d\u001e\u0014N‹\u001e8C\u0005\u00050pQa\u0013ƀ. .\u0014v~S\u0006>c~ L\u0010A>8\u000e\u0010Pnb\u0010pOX\f;\"\u0011)>U\u0010r\u000ez\u0003\u001fH72\ft\u0014\"L\t\u001d%F9hb!,`h\u0012`WY\u000bYl\u0007\u0013\u0004v\u0018B\u0002b5`cZao=3YK\u0015%J\u0003;xi}K>\u0003,\u001c@@\u0014\u0012l>8FqxzPB\u0005CV-ھI[鎿^s\u0012_WS\u0007>;mj\bus|]i\u001f\u001ahh\u0002̡i\u001fm\u0001}&\u001a\u00159<>\u0004\bG^J\u0010ϛZSy\u000b^\u0017}\u0019\u00021\u0010I{݂+P\u0015^'\u0012^_%\t\u001e{WV]w\r4]O\\\u000b\u0001Z}ճ:\u0005Z>\".bp1\tcMN\u0007\u001d>{i7ʠ\u001e\r\tСutit}6(1>X0.\u0018\u0019]\u0007G\u0007\u001ekau\u0017軮z\u0012 4\u0000\u0013a\u0006NQ\u0012|r\r\u0005?<6_+a ӥNJLd+\u00125\u0001ǫ\u0003r3ʛuຢ:@0F Azxcj]Α/\\Y\u0004e!az-\\/;\u0015w\nY\u0015vMe(a`{Rsn&\u000e\nt\"\u0006<(g*\u0004\u0013\u0018o^SJuJ\bCm=\u0017nIN\\[\u0007e*\u000b\u001b\u000eZҹ>+(u:>I\u0006x\fg-5\u0016ak\u0003(\u0003#7qn\"CIr$MN\\*h\u0000{#1@r9H/A\u001cS\u0004WjJv!\u0001ު\u0017\u0010l\u0005[5}r[#cҼ.0o\u001d%\u0017Yi\n\u001dB5\u0000c\u0000`j\u0002\u0000)\u0004\u001b6I \u0006Zעa\u0013'D?r\"H㙾\u0011\u0000,EnRM$\"\u0000C\u001aI\u001dv:\u0006\u0002\u0017-\bVI'\b9$\u001dv\f\u000ePmBJ\u0010fAǡƦj\u0018\u0003Z\u000f\fA\u0015\"jlg`\u0012(\\6I_F\u0007 \u0006\u001a[N\u0001\u001f[K0m)_pD\u0003@F%\u00033\u000fj+l\u0000\bS\u0018\u001cʈJ1gBuw\u0006Mg\bƃF8\fq@̮~H\u00180]\u0000\u0015\u0010j\u0006|ieƱ\u0006`\n<\n E\u001dPcs!v\u000eґ\u000bȂ|JJ\u001cř\u0013Ju\u0013x JGD(\u0017\fZ\u0012pJli\n\u0015\u001c\flm\u0006\u001am|\u00161\u00195?g\u0013\u0010\u000f\b\u0010<\n\\*\t@\u0012Y\u0006\u0002\t\u000bJx\u0000BUn0\rGiCtZ\rJ0DRO7&(%T\t\u0002K\n\f\\\u0007E]td)|T>sfU\f@\u001fXpRޕڥMV\u001b9\u00044DEilu-ܡ~j\u000f\nFc4M\u0016thD_\tوήOb6\u001eA\u001c\u0003_5,b_yaps<,`L6`>/pjZ\tmqh7o)T6*\t\u001am:d`R%`З}\u0010[\u0001\u0007޵ #.%\u0010GFJL8QFgc\b\u0003V+Q\u0014T3Ż\u001cmF\u00076' \u0003W!4@Ull\u000e\u0007\f\u0002 6\u000et\"jH0ش7f\u0017lXl:V3J炈7\u0016G\n˛d[\u0004\u0011#./%ʋc\u0014Y\u0001\bd\u0016i}\u0003$ʊIG6\nϹp pќꨙ\u0003TU\u001f\u0019\u0017\\\u0016\u0004BX\"I\u0002$i\u000eHR\u0000N\u001c\f6{nHcXf \"rCDw\f\u0019E\\\u001a/\nbxH{.\u0006 \"\u0015|\u0012\u0019(}F\u0010\\-Y+|\u0010X>_+\b%sVNyhS\u0018E?\u0010\u000b\re+X-\u0010}F-SJJ}\u0006q9TeIEZ\u0016°\u000biea-\nXw\u001dA-6):#\u000e>\u001b\u0001kI@\u0010J\u001cW$<`\u0014هS\u000fnijʁ\u0018v\n2\u000eZʝ?Bcu2tB\u0016TWBf~ymE]\u0011-J<[mq\u0017OKX3ȼE\u0014{O\r\u0002\u0017O\u000e=.\u00005\u001eU\u0003*DG\u0017@Lmž\"(б#&\u0002\u0015h\u0013\u0017h\r\u0010h62!y\u001e\u0016ʓg:kخ\u001d\\^Nk09\u0003j\f93N,('\rH\u0002KI\u0004\b\u0015Ґ}b8:m[t\u0003\rM(\f\\\u0012b\rJ.aإbX`\u000eRq2r:\u0011{ԡq\u0017Ra`ґ\"%Zn]C񙫦O\u0019\\);\u0002|XCLP^\fO\f+Z\u0017aPZK\u001454R\u0015$H\u0005nTɤ)\u0011`r}W\u0013`:\u0018p\n̔Uys\u001dMg\u001e~^\u0002hL\u0001WQk4\u001b\u001ad{+\u0010\u000fͤj,b&,Dl7*\u0001ةOޞ2kUbQ\u00159l\u00171sB8}Vhƴ\u0016\u0015@P\u001e\u000eAHvRZ\u0007!:]P\u001a\u0005]\t8o\tTȦkYtJ\u001bn\u0007D)QvH+=ܮr\u000b\u0018\u0010@J<\u0018\u0001\u0013Z|R\n\u001ea\tr\u0007\u0012\u0018M>J*ʓɁw\u0002P&(f\u0004N:/4\u0002kĢҹ]GGEzny]\u0014ǼnQhn(a^W(uѽx\u0003!^\u0000\u0010\u0003`P\fF\t+q2M+&;A(JV\u001bK\u001aa5:\u000e61\u00126\u0001eΰ\nd^bּ4\u001c}&\u0000^/M=֪끍\u0001\u0003\u0000``c_\u0016\u0005\u001bV\\I0L_xF&0\u001a\u0015\u000fP\u0016cYh#v&Ů=Ʌv}b]\u000bo׻uvc]\t\u000ecNz\u0016{,\u00038_\u00024?j0\rv\u0012,G\u001aܷB]\u000f\b/c GMİ z&\u0010*\u001c\u0013$Td[^\u001e:;ଃ뵧uR3:\"zds\r3\\\u0019p]sw\u0000@S\rE6r\t x\u001b\u0010\t\u001a%Э+\u001001\u0003\\Zr,w\u0018[z\u0012\u0006\ba7lEN\u001a}{\u0005\u0000}:y`\u000fI\bԸi\u0004#$4\u0014\u0001]E!7k@d''ȕhn7-hpъM+sTֈ\u0014|_:z>sID\u0002M(<6i1iKa`\u00069`GHE8-@]\u001d\n \u001b.\u0006ph\u0010q3qj^\u0006\u0019EK\u001a=;R6Kd^Х`\fԴ;$&\u0014,0\u0013+%„]\u001aeIB\u001e\u0007̇\u0018\u00004gH\u0001\u001c\u000fp\u0003WQR;6\f~&>\u001d\\Z\u0015;>d\u0016\u0001\u001d!\u0018J=\fi4(\u0006\t!\u0012X1\u0003]-gz1G0SGC5 ]\u0005\u0002s\u00121;]45G\u0012hC|A`\u0001\u000f\n\u000e\u0006\u0001p\u0002zlM\u000e\u001c|\u0003+\u0015ES\u0012;G\u0014q\u001aAAb@\u0002\u0000:]:RoD`\u001e3a:cWS8I\u0016Pϫcԇl\f\r\u001c \u0003w\u001ad[\u0006-|;\u0004s\u0001@\u0001\u0016H\u0007u8GS%\u0014\u0011}\u0018)Rg>\u0011\u0011Tbd͠\u0000)p\r:fwg|\u0003PbPP \u0002C5+\"|无kJ\u001bZ`\bxMAw)\u0004p\u001c+`\u0005:\u0006뙕\u0011;^D\u0016~uI0̣\u0014\b>Ä]0ڃuI\tgȞitpX~՟JsZ\u0013*T\u000b\"dW\u00052\u0014A䮩ʦH\u0011B\u0014\u001c/R'ױ>V3Z\u0012ٙ\".ؘ\u0012u~Zt]\u0013ยCqA\t߲W0\u0018AðS\n>15\u001dH{\u0004I\u0011x<\u001dE\bn\u0014\u0012:V\u001e\";U\bT]-Z\rgBvNXWSdI\u0007zjS \b\u0002k<-D\\m.#n\"pނkWȼa#\u0003*5@\u001b\u001a9-\bi\"(\u0016%\u0001D\u0007\u0000\u001bPgE.t/\u0014zuHk֗K\u0013\u000e!t\t\u0004FhQ_K0>\u0019\b\u0018(E)\u001aw\u0014b'\raX\u0013*,%ځD3܃Z\u000b\u0015۱!Q\u001e\u0017IP=6 h=`!ytp\foI;\u0016\"N8}\u0006c`sT9״wAXګQrx\u0005|LuZn\u0018\u0010!tTf%Z>\r,'D`\u001b\u0004}\t\u0002`\u0001!+\u0011\u000b\r\bG;\u0010\u0000؁āڊǍ\u0016\u0017x`\u0006x҉\u0012v\u001c$\u0018TBر\u0006*H\u001cU*ȵ1'ٶ\rB\b2҅VTy3OLvfVlJ4n\u0000<́{\u001859\"T6iXZ\t\u000b\tS2#H)\"8\u0010SRnʲL\u001eGfL^\u0004-.~XT\u001e-T+UT\n{L\"E\u00103\u0019=-^\u0017=]^!\u001aP\u0014ګtWJ\u001fb0Ⱥ\u0019g[͝q{숸=]@}_\"/s{q!\u0001\u0016A0^E#\u0001 xfdwA\u0010vj*På0±\u001cn\u001d1~z4{@dzY{X3Q\n}\u001cO \u000b\u0013\u0007|6b,Z\u0013 ?rFX\u0004\u0015A?xnA4\u0013A\\DNب\u0004k\u0004\u001dvi\\\u0017\u001c\n:\u0018\u0019\u0004c\u0013\u0017ʶ\ta\u0019T\u001fm-\u0014.(Fgg=KB}\u0012Q]!g\u001e=s9YpgMW\u0004aX\u0000\u0004%7m^E#li (E\u000e'/@oQ0@-1(;Me\u0017%8W<]vI;ĤyN(e\u000f&o\\\u0014S(\u0006K\u0016\u0002\u0001\u000e0\u0013@ɦ\u0001\u0002D0,\\XiPL%^Y\u0011΂XaU3X\u0013m,\u0006\u0016v\u000fpb\u000f\r8c^y#\u0011O\u0019%\u0007\r\u0011v\r{aOg5\\Ag\u0016WNSI#ޘkV\u0014]\\)\u001eC(\u001e\u0019!`?C\u000bWg\u0005\u0015\u0004\u0007\u0005\r\u000ev`96`oc4`\u001a3r\u001b\f\r\u0001B\u0006{`\u0017\u0004D\"Wg\u0010&[+\u001bXH\u0010 uA\u0003\u0014p]WN\u0004a'6Y(\u001bC\t|]|}`^\u000eF,_ϽI\u0018u\buEMz\\:\u000bD}FJگ\u000bh G\u0004@}T\u00190U;\nz]քHFy\u0012M\rM/\rJV+\u0004}/J1\u0006[E\u0006\u0017zi`:xgŽ\u000eql4^N[?a\u0015\u000f\u0019u\u0003+x]\u0000xݼ\u001bDb^\u0017X&ѬE73\u000b YKR\u000etn\u0001b;3gSM\u000f8{LӱT\u0003\u001cTA1:xu}#b؝\u001eJ\u0002gܱ\u0001$1\u00167fD\b\u0012P+p'aMS'|\u00135Y\u0003-\n^l\u001d\nڌ\u0003C\u000f<&\tvj;3\"gNZ\u00145Z\tD\u0010\u0000\u001c\u0001t\u0005 \u0000l\u0000ůz\u000f\u0012sD\tL+ Voy=\u0012_o\u001b+T\u0004&[$%\rmWg%\\;Oe\u0017\u001dX#\n#\u001b%\u0000yg,j4!4{^ǫQ0t.C8I ?A\u0006\u0000R\u0002\u000f\r\rT@p\u0005\u000ePQVb\u0003\u000f:\u000e@\u0005Ԗ\u0000\u001c0(q\f\u0012\"v؉\u0006'Rԭ8\f\u0016u,)b\t\u0012GI#)L\u0014Æ\u000eĞ\u0011\u001cTJ\\\n'_\u0004o\bPdtiD)m\u0002mO6\u001e_Ttàv%(Ӗ\u0006uH$P\u001dɄyW(A0\n\u0005/H\u0003a4o3\u0019kaRar[GqĜF%j*\u000e'\thj\u0012Y\u001d3t)6\u001eģТ8\u0013\u000eS)\u000e;($qOݰ\tɕT*\u0015Е[|5Ե\u0010\u0000\u001fNCId\r\f21\u0001c\u0018P\u0002sT2Cf6LD7\u001dה\u001a\u0018e#\u00012Q+l)\u0003\u0013ĈD=luL[\u001bX1V[E1\u0004>qgr:bb@\u001d}@-\u001c<᡾}\r\u0014.|\u0005\u0000Dž\u0004\u0003\u0002\rWC%\u001cq<+\u000eD\u0012\b\u0001Wq\u0001;#!1A?uB0hd(CE\rН#kQ\u0019\b|v ]\u0001`xR$r\fg\u000e (yu\u0001Qf\u0000P\u0002\u0000Pͧ\u0016͗G\u0012\u0000q\u00187n8\b\u0000*aɱ_,1\u0004cg\u001e\u0011$1\u00148ر|\u0010&R!`J\u0002\u0000\u0004\u0017(N3 (Aq\u0011\u0010|ƖEę0\u0005E@\b\"\fs0dH\fB\u0014]SLtCb\u00075(\rW1BDUx;\fDꔃc\u000b\t&7gs\u001dmXse\u0016U,Jk\u000bF1, \u0000\u0006XӮ\u0014\f\u0007NNy[H}2`X1/pi\u0007G2\u000f\u001a?ΐ\u001d'\u0017gP\u0012\n1Z\"\f\n\u0012Al\u0016\u00053#w\f\u0013\u000bMpF\u000fb5W-[\nK\fr.ɛ8\u0015\t\u001a+tT~#G=#\f^k\u0007ߦ\u001a\u0004\"^`,WQ.\\#r=]N\u00126݄Dx\u0001]a'\u00163+Xl0>A\u0006\b\b\u0002JXR\\\u001cb\u0016=&\u0017_0\u0000l\u0007Gaq\u000fܓ\u0007\\Sc\u0015ic\u001cUlD\\ˉ\u000fs6\b&\u0011OJ\u0017BJ$T\u001c)o\u000e@\u001c\u0019(m\u0006\u0017\r)8\u001dH!s\u001eF`\u0002\u0004\u000b;ayxfeca@!\u0006\b<|fR$\"\u0010\u001a\u000bC%\u0016\u0016:C\"v,,HtAetacy\u0005\u0003:m\r;\u000et\u001c\n'v\u0018l\u0005\u001c3\n&Jե\bUBJ\"':ߤȅ -F\u000ffx\u0018!O:\u000333\u000f\u001c\u00061o\u0011\\N4\u00000g0\u0014;\u0010F\u000e\t\u000bb@X\u0010-\tB\u00130\nhQ)\u0003\u0017\u000b݂ڇ*ED\u0003\u00107ld*;&Ibmc!:X!c@iF=z\u0018\u0004ňh\bHٗ\u001fpG;ڣ5!d\u001eHÒ\u001fEBpŤ\u00050\u0004v@\rendstream\rendobj\r38 0 obj\r[37 0 R 36 0 R 33 0 R 35 0 R 34 0 R]\rendobj\r76 0 obj\r<>\rendobj\rxref\r\n0 77\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000208 00000 n\r\n0000056330 00000 n\r\n0000000000 00000 f\r\n0000056381 00000 n\r\n0000000000 00000 f\r\n0000505931 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000506004 00000 n\r\n0000506448 00000 n\r\n0000508015 00000 n\r\n0000573603 00000 n\r\n0000639191 00000 n\r\n0000704779 00000 n\r\n0000770367 00000 n\r\n0000835955 00000 n\r\n0000857143 00000 n\r\n0000922731 00000 n\r\n0000988319 00000 n\r\n0001053907 00000 n\r\n0001119495 00000 n\r\n0001185083 00000 n\r\n0001250671 00000 n\r\n0001316259 00000 n\r\n0000000000 00000 f\r\n0000505025 00000 n\r\n0000504885 00000 n\r\n0000504956 00000 n\r\n0000505094 00000 n\r\n0000505166 00000 n\r\n0001381847 00000 n\r\n0000056891 00000 n\r\n0000113084 00000 n\r\n0000503701 00000 n\r\n0000112850 00000 n\r\n0000505818 00000 n\r\n0000112421 00000 n\r\n0000112564 00000 n\r\n0000112707 00000 n\r\n0000111248 00000 n\r\n0000111860 00000 n\r\n0000111908 00000 n\r\n0000503765 00000 n\r\n0000503470 00000 n\r\n0000112905 00000 n\r\n0000113119 00000 n\r\n0000113506 00000 n\r\n0000113000 00000 n\r\n0000113637 00000 n\r\n0000113559 00000 n\r\n0000503565 00000 n\r\n0000504334 00000 n\r\n0000504754 00000 n\r\n0000503932 00000 n\r\n0000504032 00000 n\r\n0000504133 00000 n\r\n0000504234 00000 n\r\n0000504807 00000 n\r\n0000505702 00000 n\r\n0000505733 00000 n\r\n0000505586 00000 n\r\n0000505617 00000 n\r\n0000505470 00000 n\r\n0000505501 00000 n\r\n0000505354 00000 n\r\n0000505385 00000 n\r\n0000505238 00000 n\r\n0000505269 00000 n\r\n0001381900 00000 n\r\ntrailer\r<]>>\rstartxref\r1382105\r%%EOF\r" }, { "path": "Production Modules/SVFs/jlcpcb/SVFs_2164_2021_REV3_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF 50v 0603,\"C1, C2\",CAP_1206,\r\n100nF 50v 0603,\"C3, C4, C5, C6, C7, C8, C9, C10, C11, C12\",0603 CAP,\r\n10pF 50v 0603,\"C13, C14, C15, C16\",0603 CAP,\r\n220pF 50v 0603,\"C17, C18, C19, C20\",0603 CAP,\r\n560pF 50v 0603,\"C21, C22, C23, C24\",0603 CAP,\r\n1N4148WS,\"D1, D4, D5, D6, D7, D8, D9, D10\",SOD-323,\r\nLM4040-10V,D2,SOT23,\r\n5819W,D3,SOD-123,\r\nVAOL-3LAE2,\"D11, D12\",LEDT1,\r\nBZT52C4V7,\"D13, D14, D15, D16\",SOD-123,\r\nM20-9980545,J1,IDC2X5M,\r\nWQP-WQP518MA,\"J2, J3, J4, J5, J6, J7, J8, J9, J10, J11, J12, J13\",Thonkiconn Jack,\r\n150Ω 0603,R1,0603 RES,\r\n30kΩ 0603 0.1%,\"R2, R5\",0603 RES,\r\n100kΩ 0603,\"R3, R4, R6, R7, R16, R17, R18, R19, R22, R23, R24, R25, R38, R39\",0603 RES,\r\n51kΩ 0603,\"R43, R50\",0603 RES,\r\n1kΩ 0603,\"R8, R9, R10, R11, R12, R13, R14, R15, R46, R53\",0603 RES,\r\n30kΩ 0603,\"R20, R21, R26, R27\",0603 RES,\r\n510Ω 0603,\"R28, R29, R30, R31\",0603 RES,\r\n1M 0603,\"R32, R33\",0603 RES,\r\nP0915N-EC15BR100K,\"R34, R35, R42, R44, R49, R51\",P09x5N,\r\n10kΩ 0603,\"R36, R37\",0603 RES,\r\n1kΩ 0603 0.1%,\"R40, R47\",0603 RES,\r\n150kΩ 0603 0.1%,\"R41, R48\",0603 RES,\r\n75kΩ 0603,\"R45, R52\",0603 RES,\r\nTL072D,U2,SOIC-8/150mil,\r\nV2164,U3,SOIC-16/150mil,\r\nTL074PW,\"U1, U4, U5\",TSSOP-14," }, { "path": "Production Modules/SVFs/jlcpcb/SVFs_2164_2021_REV3_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,22.225,24.023,Bottom,90.0\r\nC2,22.225,13.759,Bottom,270.0\r\nC3,28.779,71.755,Bottom,180.0\r\nC4,29.107,59.055,Bottom,0.0\r\nC5,58.205,64.135,Bottom,180.0\r\nC6,25.717,86.201,Bottom,0.0\r\nC7,36.297,46.99,Bottom,180.0\r\nC8,16.295,64.135,Bottom,180.0\r\nC9,44.654,64.135,Bottom,180.0\r\nC10,30.798,78.264,Bottom,180.0\r\nC11,24.55,46.99,Bottom,180.0\r\nC12,3.073,64.135,Bottom,180.0\r\nC13,3.175,71.755,Bottom,0.0\r\nC14,14.446,77.153,Bottom,0.0\r\nC15,58.42,71.12,Bottom,180.0\r\nC16,44.291,76.042,Bottom,270.0\r\nC17,16.295,67.945,Bottom,180.0\r\nC18,15.66,61.278,Bottom,180.0\r\nC19,44.665,67.627,Bottom,0.0\r\nC20,44.665,61.278,Bottom,0.0\r\nC21,3.186,77.629,Bottom,0.0\r\nC22,11.01,72.707,Bottom,0.0\r\nC23,58.318,77.47,Bottom,180.0\r\nC24,50.585,72.707,Bottom,180.0\r\nD1,22.225,18.938,Bottom,270.0\r\nD2,13.132,16.84,Bottom,180.0\r\nD3,17.78,18.779,Bottom,270.0\r\nD4,23.177,7.732,Bottom,90.0\r\nD5,26.875,42.227,Bottom,180.0\r\nD6,34.085,42.227,Bottom,0.0\r\nD7,26.875,40.005,Bottom,0.0\r\nD8,34.085,40.005,Bottom,180.0\r\nD9,12.065,83.82,Bottom,270.0\r\nD10,49.212,83.979,Bottom,270.0\r\nD11,15.24,86.36,Top,90.0\r\nD12,45.72,86.36,Top,90.0\r\nD13,16.919,70.168,Bottom,180.0\r\nD14,16.919,72.707,Bottom,180.0\r\nD15,44.245,69.532,Bottom,0.0\r\nD16,44.245,72.073,Bottom,0.0\r\nJ1,30.48,13.97,Bottom,270.0\r\nJ2,53.34,93.421,Top,180.0\r\nJ3,38.1,93.421,Top,180.0\r\nJ4,38.1,78.181,Top,180.0\r\nJ5,53.34,78.181,Top,180.0\r\nJ6,38.1,62.941,Top,180.0\r\nJ7,53.34,62.941,Top,180.0\r\nJ8,22.86,93.421,Top,180.0\r\nJ9,7.62,93.421,Top,180.0\r\nJ10,7.62,78.181,Top,180.0\r\nJ11,22.86,78.181,Top,180.0\r\nJ12,7.62,62.941,Top,180.0\r\nJ13,22.86,62.941,Top,180.0\r\nR1,17.043,13.97,Bottom,0.0\r\nR2,26.137,36.83,Bottom,180.0\r\nR3,26.567,52.387,Bottom,0.0\r\nR4,28.472,55.563,Bottom,0.0\r\nR5,34.822,37.148,Bottom,0.0\r\nR6,34.075,52.705,Bottom,180.0\r\nR7,32.17,55.563,Bottom,180.0\r\nR8,55.88,80.963,Bottom,270.0\r\nR9,34.925,98.743,Bottom,180.0\r\nR10,50.007,98.743,Bottom,180.0\r\nR11,18.733,85.407,Bottom,180.0\r\nR12,10.795,98.743,Bottom,0.0\r\nR13,18.733,98.743,Bottom,180.0\r\nR14,15.357,82.233,Bottom,270.0\r\nR15,45.72,82.55,Bottom,270.0\r\nR16,6.667,85.407,Bottom,0.0\r\nR17,3.651,85.407,Bottom,0.0\r\nR18,3.652,82.391,Bottom,180.0\r\nR19,3.278,67.31,Bottom,180.0\r\nR20,3.186,70.168,Bottom,0.0\r\nR21,14.389,74.612,Bottom,0.0\r\nR22,38.894,85.407,Bottom,180.0\r\nR23,41.434,83.344,Bottom,180.0\r\nR24,41.433,80.962,Bottom,0.0\r\nR25,58.317,66.992,Bottom,0.0\r\nR26,58.42,69.85,Bottom,180.0\r\nR27,46.888,74.295,Bottom,180.0\r\nR28,3.186,75.089,Bottom,0.0\r\nR29,11.011,75.565,Bottom,180.0\r\nR30,58.318,75.089,Bottom,180.0\r\nR31,50.584,75.565,Bottom,0.0\r\nR32,11.432,67.945,Bottom,180.0\r\nR33,48.792,67.627,Bottom,0.0\r\nR34,15.24,34.745,Top,180.0\r\nR35,45.72,34.745,Top,180.0\r\nR36,14.502,36.83,Bottom,0.0\r\nR37,44.665,36.195,Bottom,0.0\r\nR38,9.842,70.168,Bottom,0.0\r\nR39,50.585,70.168,Bottom,180.0\r\nR40,40.164,56.515,Bottom,270.0\r\nR41,42.386,53.023,Bottom,0.0\r\nR42,45.72,49.985,Top,180.0\r\nR43,46.673,57.785,Bottom,180.0\r\nR44,45.72,4.265,Top,180.0\r\nR45,44.768,11.748,Bottom,180.0\r\nR46,46.99,6.35,Bottom,0.0\r\nR47,10.478,57.309,Bottom,180.0\r\nR48,10.001,55.721,Bottom,0.0\r\nR49,15.24,49.985,Top,180.0\r\nR50,16.193,57.468,Bottom,180.0\r\nR51,15.24,4.265,Top,180.0\r\nR52,14.288,11.748,Bottom,180.0\r\nR53,18.415,6.032,Bottom,180.0\r\nU1,30.438,46.945,Bottom,180.0\r\nU2,29.21,82.709,Bottom,180.0\r\nU3,30.632,65.075,Bottom,180.0\r\nU4,9.482,64.09,Bottom,180.0\r\nU5,51.075,64.09,Bottom,180.0" }, { "path": "Production Modules/TVCA/TVCA_REV3_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[25 0 R 24 0 R 26 0 R 27 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n TVCA_2022_V1\n \n \n 2022-07-31T14:44:01-05:00\n 2022-07-31T14:44:01-05:00\n 2022-07-31T14:44-05:00\n Adobe Illustrator 26.0 (Macintosh)\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+Yq+l/y5/5xf8ma/wCS tJ1zVtVv2vNSgW5ZbKSBIUWQVWOjxTMWXox5de2KsN/Pr8ktA/L2y0u/0bUbi4ivpXgktb1o3l5K vP1EaNIhx7NVdjTxxV5loWhR3kcuo6jKbTRLQgXV0AC7uRVYIFP25X+5R8TbZXOdbDmyjG9zyV31 3y3zb0/LVuI6ngHubtm49uREqgnxoBg4JfzvuTxDua/Tvl//AKlu1/6SLz/qtjwS/nfcvEO536d8 v/8AUt2v/SRef9VseCX877l4h3K/6O0v/GH1b6qPqHD1vqnOSlPq3rcOfLnTl/lVwcR4PNNDiQn6 O0O3sLCe+nuvWvYWnCQxxlVVZ5IQKs6mv7mvTJcUiTXRjQpNtK85T6RaCz0nzJ5g0+0BLC3tZjBH ybqeEcyrU4fV5LshtV16w1q5in1zV9a1R4hxV7t1mcJWpVXllk44PV5L6Us13XZNTkiiiiFpploD HYWEZJSJCakkn7cj9Xc7sfagBhCvespWleTYuxV2Kss/6bT/AKNf+xDKP4Px3tn8SU61/wAc3QP+ YB/+o66yyHM+/wDQGMuQSnJsXYq7FXYq7FXYqyz/AKbT/o1/7EMo/g/He2fxJTrX/HN0D/mAf/qO usshzPv/AEBjLkEpybF2KuxVWs7Se8uorWBeU0zBEX3JpkZSAFlnjxmchEcy9Ig/IPzTPCs0cyFG FVJUqT8gxByiOaRFiJc2ejxxNHJG/cWE+aPLF/5d1H6ld/ESoZJACoPYih6EHLMWUTHc0anTHEQL sEWCOqaf9Np/0a/9iGR/g/He1fxJTrX/ABzdA/5gH/6jrrLIcz7/ANAYy5BKcmxdirsVei/khY6V c+bonvGBlRgIo26UINW39wF+n3zHzbyiOluw0YAx5JD6wNvjzKR/mb+YP5gW/wCYF9Et7PZ/VplW 0tY9kKChQ8CPj5eBr4ZkOveifm5HFfeStG1LVVFvrL24kkH7XqVA4kddwT91cx5bZBXXm7DEBLTz 4v4SOH3nmHn3/Taf9Gv/AGIYf4Px3uH/ABJTrX/HN0D/AJgH/wCo66yyHM+/9AYy5BKcmxdirsVR uj6pc6XqUF/bMVlgYMCpoad8hOPEKbsGY45iXz8x1erf8rr0GcpPqOixXuoxf3V4ycWBH7RUGhNf lkAclb05M46YysGQHdX7WB+e/Ot55o1FZ5GIgjFI4qcVX2VQTQL0H9uHHAjeXNhqs0CBDHtAfae8 qv8A02n/AEa/9iGR/g/He4/8SU61/wAc3QP+YB/+o66yyHM+/wDQGMuQSnJsXYq7FXYqzTyqfJq6 RI+rRRzScZRIrPwkDEHgUO5226Zg5jk49rp3mjjpzh9XDxdb5/D9jDDSu3Ttmc6Msr/6bT/o1/7E Mo/g/He2fxJTrX/HN0D/AJgH/wCo66yyHM+/9AYy5BKcmxdirsVTLy5od1rmtWul22z3DgO9K8EG 7ufkMVexS/kn+X8EyW9zq91DdS/3UDzwc2/5I4q8/wDzM8gDylqMAtWkl025X91JKVZxIv2lZkVV Neqmn6sVQ/8A02n/AEa/9iGUfwfjvbP4kp1r/jm6B/zAP/1HXWWQ5n3/AKAxlyCU5Ni7FXYq9K/I 3U9JtPMjRXagXE/ERSt04CvJB9ND9HtirHPzO8jefrn8wbyVbK5vTdShrO6iBZAm3AF/spTxJHj3 xV6Z+alzBY+QtO0rWGFxq/oxqf5hOpr6ladlrX5074q84/6bT/o1/wCxDKP4Px3tn8SU61/xzdA/ 5gH/AOo66yyHM+/9AYy5BKcmxdirsVVrS6ntLmK5gbjLCwdD7jFWfW/53+bbeFYYiojTZQTyIHzI JxViPmPzJqGv3wu7xviVeKpUkDxO/c4qm3/Taf8ARr/2IZR/B+O9s/iSnWv+OboH/MA//UddZZDm ff8AoDGXIJTk2LsVdirsVei2n5j6LHHpkNxBeT6fHbLZ6jpX7kWyw/VvQkNuTWQtJIFmPJgOXXls RiHAd+V97cMg2YNq+p3Gqarealcf395NJPIOoBkYtQewrQZkxjwgBqJs2yD/AKbT/o1/7EMq/g/H ez/iQc+n3Oor5ZsbVeU9xZsiDtvf3W59gNzlkOZ9/wCgMZcg9c1Oy/KPyTp9haeY4bb600YAZ4PW meg3d+Idt616UybFKPzB8n+V9V8nQeZfKUMIhhrITbIEEkX7YZR+0lK/eOuKvGsVZD5E8ryeZPMd tYUP1ZSJLth2jUio+bdBir1zWdR/I3Q9W/Q+pw2Ud8vESKtsHVC3Tk4UqP8AZEePTFWH/nF5IstL ltda0eFI9MulCSpCKRq9PhdQOgYbH3HvirHv+m0/6Nf+xDKP4Px3tn8SrpGuLot75ZvXUNF9Qkjl JFSqvfXILD3H6tsshzPv/QGMuQZl+a35Y6p58vrLzD5duIZT9XS3ntpGI48CWqOIberHtSlMmxTC KOL8tPyzXSrqeO61V3Z3iU8k9SSpVR7b/cK9dsVeGk1JPj9GKs+/J3zXBonmJYLgAQ3TKRJTcOlQ AT4EMfp+eKovzl+QnmTWfNlzqekXdvNpWoSCb15HPJA1OWwBB9tx4e+Kp9+auuWOj+VbHyrbSC6m SBbd5DRgFQgs3zqAB7/LFWB/9Np/0a/9iGUfwfjvbP4kp1r/AI5ugf8AMA//AFHXWWQ5n3/oDGXI Jz5K8xa0dSisTdN9VS2uiqAKCPRtpJI/iA5fCyDvjkkQNlgLLH9T1zVdTCC+uDMIySgoqirdT8IF cmxQGKrkdkYOpKspBVh1BHQ4qzHS/NfmB/L2s3DXjerbfVvRIVAB6khVvhAoajxyEpHiAZAbFit/ qN7qFwbi8lMsxAXkQBsOgAAAybFkf/Taf9Gv/YhlH8H472z+JKda/wCOboH/ADAP/wBR11lkOZ9/ 6AxlyCK8ixySeYkWNS7fVb74VBJ/3jm8Mjm+n5fenHzY/lrB2KuxVkGjRyN5U8xOqkon1MuwBIUG YgVPbfKp/VH4s48ix/LWDLP+m0/6Nf8AsQyj+D8d7Z/EhjaRXR8sxTw3M9qLJ3u47JQ8/oJfXTSt GCCtVQE1O3jkrri9/wCgIrkiPJvnPRrTzPZN5j+sXHlvTbe8trOCGiTqs6yGMFomhY/vJKt8X4bZ IQHzYmRSvStRn1q0XSb8Xd4+n2sq6Fb2UcZKyNJ6r+rRebR05sepHywEcJsVvzSDeyUZYxTDTLWz e21C6voLt7a2t29Oa0VSkdy+0HrswosbEEHue2QkTtVMgEzh86Wl9ofmxteaa48w6slgNLnjHpxK 1tMvq+qkZjT+4Wi1Q7+B3wxgAKHRBkShLq+k13T7vV7tbq51qOaIXdykcYtEtRGIY+fBQVkLqqjs fnkYjhNDkkm9+qaf9Np/0a/9iGQ/g/Hey/iQzXaWv+GpZZ7i3tzZOl1LZtxn9F766WUISVFShIoT Q98lV8Xv/QEXySLV/L99ZJBeeiy6ff8AN7B3ZC7RqR9oKTQ/EOuTjIHbqGJjSYaVp8+i2qarfNd2 T39rM2iXFm6Au4f0nEhDB1jI5K1N/oyJPEaFbc0gVulOWMUw0y6tUtr+1vJ7uO2uYDwhtWASS4Q1 g9dWIDRqST4jtkZA7EMgUv1fQdU0nUZdPv4fSu4ePqR8lanNQ67qWX7LDvjGQkLCDEg0U4ubGbQd Pu9JvHu7XWpZYvrdmrp9Ue1MYmT1ODEs4coyilB88iDxGxVJIrbqmn/Taf8ARr/2IZD+D8d7L+JK da/45ugf8wD/APUddZZDmff+gMZcgj/K/kfVfMttLLZTxIYZRbpFMxUs7QTXCqppxHL0Cu56kZDJ mEDumGMySjWtJuNJ1OfTrggz25AkoCNyoalCAdq5ZCXELYyFGkDkkOxVm/ln8qNf8x6XBqVlcQcJ 3jT03L81Ek0kPKgU1CekWan7OY+TUxgaLbHEZC2EZkNTLP8AptP+jX/sQyj+D8d7Z/ElOtf8c3QP +YB/+o66yyHM+/8AQGMuQQ9nrWq2VtLa2l08NvO3KWNDQM3B46/8BKw+nCYAmygSIUdQ1C91G9lv b2Zri7nbnNM+7M3icMYgCgpNofCh2Kpvp/m7zLp0EEFjqM1vFbOJIEjNODDnuP8Akc/3nK5YonmG QmQlGWMWWf8ATaf9Gv8A2IZR/B+O9s/iSnWv+OboH/MA/wD1HXWWQ5n3/oDGXIJSSB1NMmxdirsV diriQDQnc4q7FWWf9Np/0a/9iGUfwfjvbP4kp1r/AI5ugf8AMA//AFHXWWQ5n3/oDGXIJLP0GTYr 1+yPlireKuxVSl/vV+j9eKquKss/6bT/AKNf+xDKP4Px3tn8SU61/wAc3QP+YB/+o66yyHM+/wDQ GMuQSWfoMmxXr9kfLFW8VdiqlL/er9H68VVcVZZ/02n/AEa/9iGUfwfjvbP4kp1r/jm6B/zAP/1H XWWQ5n3/AKAxlyCK8radZXS3D3MKylCoXluBWtdsmxSzWLeG31KeGFeMaEcV60qAe+KoLFXYqpS/ 3q/R+vFVXFWWf9Np/wBGv/YhlH8H472z+JKda/45ugf8wD/9R11lkOZ9/wCgMZcgivK+pWVoLhLm URFypQtsDQGu+TYpXrFzFc6lPNCeUbsOLdKgACuKoPFXYqpS/wB6v0frxVVxVln/AE2n/Rr/ANiG UfwfjvbP4kp1r/jm6B/zAP8A9R11lkOZ9/6AxlyCSz9Bk2K9fsj5Yq3irsVTOz8sXl9ardxyIqmv po1aniSD226YqlmKss/6bT/o1/7EMo/g/He2fxJTrX/HN0D/AJgH/wCo66yyHM+/9AYy5BJZ+gyb Fev2R8sVbxV2Ks58tf8AHFtv9n/ycbFWDYqyz/ptP+jX/sQyj+D8d7Z/ElOtf8c3QP8AmAf/AKjr rLIcz7/0BjLkEpIB6iuTYuxVeImIr0r0riq1lKmh64qiYNU1C3hMEM7JEa/CO1etPDFULirLP+m0 /wCjX/sQyj+D8d7Z/ElOtf8AHN0D/mAf/qOusshzPv8A0BjLkE3P5W+cufCO1imYMsbelcQvxkaS KP03o/wtW4jNG7GvTK/zEGXhSQV/5H1uwsru8uWtVgspFhm43UDtzkQyIqqrEsWQEgDwPgclHMCa QcZCQXMU0jRtG3w1FBTp75awRNvaXF5eW1lBSS5uHSGMbKC8jBVG+w3OAmhaQLZFL+V3nKGMyz2s cMAjjmM0k0Sx+nKjyK/ItSgWFuXhTfKRqIM/CkkmvaFfaHqDWF8YvrKKGdYZUmC1r8LFCwDbVplk JiQsMZRo0nf/AE2n/Rr/ANiGV/wfjvZfxJTrX/HN0D/mAf8A6jrrLIcz7/0BjLkE3l/M/wAzyl+Q tRHKVeaIW8fB5Fkil9RwR8TE20Yqew2plY08WXilL9d8563rcdxHfOjJcy28zhVpRrWJ4YgCSWoE kPUknJwxCPJEpkpGGYdCRljBWsbyeyvre9gIE9tKk0RYVHONgy1HzGAixSQaZPefmj5uu9On06ee NrS4UI0fpj4QLf6r8PhWPr775SNPAG/x3szlkRTHdW1S71XUZ9Quypubhg0hUcRUADYfRlsYiIoM CbNsg/6bT/o1/wCxDKv4Px3s/wCJKda/45ugf8wD/wDUddZZDmff+gMZcglOTYuxV2KuxV2KuxVl n/Taf9Gv/YhlH8H472z+JAxal5an06xg1K1vXuLKJoA9tPFGjK08kwPF4pDX98R1yXDIE1W6LFbp zpXlC31e0F5pPlbzLqFoSVFxaqJ4+S9RzjtWWoxqfePx8V9PmhdY0XQ9FmSDWdC17TZ5F5RxXjxw My9KhZLZSRjU+8fj4r6fNAet5G/5Y9U/6Sbf/snxqfePx8V9PmrWkHlK9nW3s9M1i5napWGGeGRy AKmirbk7DEmY5kfj4qOE96vcaToFtIY7jRNdhkCNKUkkjU+mv2nobYfCO5yIlI9Y/j4podxU2sfL CztbtpGtLOiGV4TLEHEYHIuV+rV48d64bl3x/HxWh3FC/p6y/wAT/pT6vL9Sp6f1fmvq+n6Hofb4 8eVN/s5LgPDSOLe0iyxg+l/y4/5yf8meX/JelaHquk36XemwLbFrFIJIpAgoJP3ksLBn6sKde+Ks N/Pr87dA/MGx0vT9G064t4bKV55bq9WNZeTLw9NBG8oCnq3xbmm22KvGsVTDy/qh0rXLDUauFtZ4 5ZBGaMyI4LKNx9oCmRnHiiQmJo2zGx/NIW1jOkts91enUfrNtPM1aWTzxXE1sxqftvaxjvsTmOdP Z8q+38FtGVHad+aeh6Zqk2oRW+oajLKghA1CZJAkM05muUSg+EEBVA77natMjLTyIrYe5IygG3nd dL/S1eM36K9evH4fW+r8+nXjz4e9K5lb15tO1v8A/9k=\n \n \n \n uuid:93fd3c21-61a5-0d4c-a7c8-ef439e4cb168\n xmp.did:8aefce92-d373-4a36-98c5-73cd3f2bbbcb\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n xmp.iid:182a4751-7adc-4c9f-b414-b72712e4463e\n xmp.did:e2668a92-969a-4492-8dc0-95b5df3b9fb6\n uuid:5D20892493BFDB11914A8590D31508C8\n default\n \n \n \n \n saved\n xmp.iid:4356d5e1-b009-40de-a697-8beb58254461\n 2020-01-30T15:39:47-06:00\n Adobe Illustrator CC 23.1 (Macintosh)\n /\n \n \n saved\n xmp.iid:8aefce92-d373-4a36-98c5-73cd3f2bbbcb\n 2022-07-30T22:49:42-05:00\n Adobe Illustrator 26.0 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n False\n False\n \n 30.000000\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n RGB\n PROCESS\n 255\n 255\n 255\n \n \n Black\n RGB\n PROCESS\n 35\n 31\n 32\n \n \n CMYK Red\n RGB\n PROCESS\n 236\n 28\n 36\n \n \n CMYK Yellow\n RGB\n PROCESS\n 255\n 241\n 0\n \n \n CMYK Green\n RGB\n PROCESS\n 0\n 165\n 81\n \n \n CMYK Cyan\n RGB\n PROCESS\n 0\n 173\n 238\n \n \n CMYK Blue\n RGB\n PROCESS\n 46\n 49\n 145\n \n \n CMYK Magenta\n RGB\n PROCESS\n 235\n 0\n 139\n \n \n C=15 M=100 Y=90 K=10\n RGB\n PROCESS\n 190\n 30\n 45\n \n \n C=0 M=90 Y=85 K=0\n RGB\n PROCESS\n 238\n 64\n 54\n \n \n C=0 M=80 Y=95 K=0\n RGB\n PROCESS\n 240\n 90\n 40\n \n \n C=0 M=50 Y=100 K=0\n RGB\n PROCESS\n 246\n 146\n 30\n \n \n C=0 M=35 Y=85 K=0\n RGB\n PROCESS\n 250\n 175\n 64\n \n \n C=5 M=0 Y=90 K=0\n RGB\n PROCESS\n 249\n 236\n 49\n \n \n C=20 M=0 Y=100 K=0\n RGB\n PROCESS\n 214\n 222\n 35\n \n \n C=50 M=0 Y=100 K=0\n RGB\n PROCESS\n 139\n 197\n 63\n \n \n C=75 M=0 Y=100 K=0\n RGB\n PROCESS\n 55\n 179\n 74\n \n \n C=85 M=10 Y=100 K=10\n RGB\n PROCESS\n 0\n 147\n 69\n \n \n C=90 M=30 Y=95 K=30\n RGB\n PROCESS\n 0\n 104\n 56\n \n \n C=75 M=0 Y=75 K=0\n RGB\n PROCESS\n 41\n 180\n 115\n \n \n C=80 M=10 Y=45 K=0\n RGB\n PROCESS\n 0\n 166\n 156\n \n \n C=70 M=15 Y=0 K=0\n RGB\n PROCESS\n 38\n 169\n 224\n \n \n C=85 M=50 Y=0 K=0\n RGB\n PROCESS\n 27\n 117\n 187\n \n \n C=100 M=95 Y=5 K=0\n RGB\n PROCESS\n 43\n 56\n 143\n \n \n C=100 M=100 Y=25 K=25\n RGB\n PROCESS\n 38\n 34\n 97\n \n \n C=75 M=100 Y=0 K=0\n RGB\n PROCESS\n 101\n 45\n 144\n \n \n C=50 M=100 Y=0 K=0\n RGB\n PROCESS\n 144\n 39\n 142\n \n \n C=35 M=100 Y=35 K=10\n RGB\n PROCESS\n 158\n 31\n 99\n \n \n C=10 M=100 Y=50 K=0\n RGB\n PROCESS\n 217\n 28\n 92\n \n \n C=0 M=95 Y=20 K=0\n RGB\n PROCESS\n 236\n 41\n 123\n \n \n C=25 M=25 Y=40 K=0\n RGB\n PROCESS\n 193\n 180\n 154\n \n \n C=40 M=45 Y=50 K=5\n RGB\n PROCESS\n 154\n 132\n 121\n \n \n C=50 M=50 Y=60 K=25\n RGB\n PROCESS\n 113\n 101\n 88\n \n \n C=55 M=60 Y=65 K=40\n RGB\n PROCESS\n 90\n 74\n 66\n \n \n C=25 M=40 Y=65 K=0\n RGB\n PROCESS\n 195\n 153\n 107\n \n \n C=30 M=50 Y=75 K=10\n RGB\n PROCESS\n 168\n 124\n 79\n \n \n C=35 M=60 Y=80 K=25\n RGB\n PROCESS\n 138\n 93\n 59\n \n \n C=40 M=65 Y=90 K=35\n RGB\n PROCESS\n 117\n 76\n 40\n \n \n C=40 M=70 Y=100 K=50\n RGB\n PROCESS\n 96\n 56\n 19\n \n \n C=50 M=70 Y=80 K=70\n RGB\n PROCESS\n 59\n 35\n 20\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n RGB\n PROCESS\n 35\n 31\n 32\n \n \n C=0 M=0 Y=0 K=90\n RGB\n PROCESS\n 64\n 64\n 65\n \n \n C=0 M=0 Y=0 K=80\n RGB\n PROCESS\n 88\n 89\n 91\n \n \n C=0 M=0 Y=0 K=70\n RGB\n PROCESS\n 109\n 110\n 112\n \n \n C=0 M=0 Y=0 K=60\n RGB\n PROCESS\n 128\n 129\n 132\n \n \n C=0 M=0 Y=0 K=50\n RGB\n PROCESS\n 146\n 148\n 151\n \n \n C=0 M=0 Y=0 K=40\n RGB\n PROCESS\n 166\n 168\n 171\n \n \n C=0 M=0 Y=0 K=30\n RGB\n PROCESS\n 187\n 189\n 191\n \n \n C=0 M=0 Y=0 K=20\n RGB\n PROCESS\n 208\n 210\n 211\n \n \n C=0 M=0 Y=0 K=10\n RGB\n PROCESS\n 230\n 231\n 232\n \n \n C=0 M=0 Y=0 K=5\n RGB\n PROCESS\n 241\n 241\n 242\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n RGB\n PROCESS\n 236\n 28\n 36\n \n \n C=0 M=75 Y=100 K=0\n RGB\n PROCESS\n 241\n 101\n 34\n \n \n C=0 M=10 Y=95 K=0\n RGB\n PROCESS\n 255\n 221\n 21\n \n \n C=85 M=10 Y=100 K=0\n RGB\n PROCESS\n 0\n 161\n 75\n \n \n C=100 M=90 Y=0 K=0\n RGB\n PROCESS\n 34\n 63\n 153\n \n \n C=60 M=90 Y=0 K=0\n RGB\n PROCESS\n 127\n 63\n 151\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 34 0 R/TrimBox[0.0 0.0 85.0394 364.252]/Type/Page>>\rendobj\r29 0 obj\r<>stream\r\nHWˎ$\u0011W\u000fL-Uk'\u0010\u000f\u0018XȀ\u0011dwh,\u0007\u000b2v1(O||s:-\u001dʙk>F=e\u001fO#f+t#\u001d9zx3[\u000f7p{Y\nX>K#vrVm~rML\u001dK\u0000\"Fo|T\u0017s;KcC?\u001e⥟/\u000f\u0000C>{\u00175)ʋ8~!\u0002[~\u001d\u001fB{I|\u0010_;\u000e.a\u001fE|\b~u|Ƹ)\u001dǗAz(Ƿ\u0007f>Z;[q\u001eV\u00105\u0001}!\u001b_A\u001bL\u0002wؿc\u001dF#\rnOk?zv\n%\u0010zB=Rց}~HTMꦒο\u000fȈD|^\u0010P\u001e38}E\u001d\u0012M\u001b(DZG2A!\u0014d)\u0005\t'i$T>}tyz\u0014Z?\u0011ig\bq\u001b\u0003I\u0018;Ж9\u0000\u0015]\u0001Zg\\~\u0017D\tLΣ<:N{*jJ,+{C*Y6|\u0019Hp}=O'ϋ\u0002KW`L\u0016]8#\u0006>Bs`g\u0019\u0007 ~|#PJv6;W\u000b.a5\f}3o\u001a@ʀiX\u0001gV)p\"vS3{Z\"v`:\\>h\u0019TN\b]б\u0015\fD\u0010gC\u0017\rv\u0011\u0015\u0015\r{_(C\"\u0002\u001d\u0003;;ăSߦ(*Tk\u001dө\u001cÈI>5J-}9,N$bc\u0004@%\u0015H]֜nw\f{+ZE!_^j\u0011aϠd۳N:,\u0015I6;vu\tSe\u001e,W\u001bLc'4O^\u0016\\\u0011O?\u001aDuX?L\u0012\rB>\u001c/T-d\\s(cMЃFy\n\u00020b[\u0010V쉚u$p0Z\u0013f;AD+<{l\u000ba\u001fJR\u0014mu\u0011 M)c1x ؼO1`@$ғbO\u001b)xlK6]zܮ\u0014\u0010!P:|HHaq#1\f\u001da!3mP{@q,W6WmF\f\t\u0016\u001e1^D$I\u000eqx\u0007Ǧ0\u0014\u0002R\"'`Ç\u0002\u0005[/zwǛq\u001f?#rf\u0011)\u0012\u001d޺0yf~L/>:G+\u0015_\f+\t)ݑ~)ȸ\u0007t\u0013G/\t&o8\u001d:D\u0011#ŐmK6C§hE63\u0019f/\n4Ӷ\tJ@\u001dw^v\u0011\u0010Y\rclpAu\u0015SSc\tɉ0\\8A\u0003kۄK[e\u0005L[ \u001b\u001d\u0014\"S2\u001bq-[n=*w\u0003h\f~i\u001eRDk\u0007\u0002{;ǨIc&\u0007ضꜽ\u00129x\u001e\u000erP\u0018\n<8Xlv\"E8=@\u001f7JRb*V}\u001c\u00156z>ȸut7\u0015a]j}\u001c]@[9;D(g'׶B\\<\u0016kS\u0014N9hpPZ\u000eTAFC\u0000A\u001c\u0019\u0001\u0004\u001b\u00117A֮\u0011L\u001b\u0012t%FqbB%9*I\u00069F\n.\u000ei\u0016f\u0003O`Sˋng@\u0001Ӹvn\u0018_&\u001dޕD\u001aGe\u0002\u0006JeaT\u0005i\u0003\u001fޒ;\u0003#\u000ee}eV\"\u00156$R\\@\u0012\u0013\u0005@W!v\u0010\r\"\u001d#%z.n'()\u000b+\by\"\u0019l\tQ\u001d\u0006e\u001e?UٯEe\"za\u000bT䰀\u0018έ*I19)ťR7XKn\u0006 .\u0014Ӓ&gV㤪;%\u000fG~\"&g]Ȥ/ÔzĐ|w2yW2w߈2No>\u001ffw>Hsp\u0015$|n\fU(\n}\u0014x]ɬ/oc\u001bw}׫;j<^u3W1w[\u0003\u00072\u000e\\|틬`\u0012*A@S#&РX\u0005ޥ&\njdQ!`,A'DBt\u0010\u0000=~\u001en\u0006(Z\n*\u0004\u0019؂\u001akYbmم\u0006&\u0019B\u0001n*D@{vd$\u000f{e]liftq]Yի\u0001X`s&XDB5\rl6T]lD6^\u001ah]T \u0013:h.ptSVCⵕʜ8\u001eXf!\u0000v\u0016Db\u0006:H@1&J_*D\u0003\u0010\u0014\u0012+\u0006c\u0003\"Rs(\u0019߯NA\u0018F[3Q?°f̏ϱYܣp\\}YU~PU>ٷ)mS^}]fŗžt8g\u001f\u000es?s6\u0007\u001a]huVv!Qnm#p\u001c\u0019`K\u000fh-\u0007\u00000ޠN\u0017u[%.r\u0001O>@J\u0015$\u0004Y'lQe\u001a\u0014\\z\u0002Ur\u0001\r\u000b[ޮ\"#u{\\x&AWY\u0018w@s\u0002T\u001f\u0012u\u0010\b%BՄ\u0002uOH\u0018\byQh\u0019\u0015{Mz\u001b:Zy\u001d&:8U\u0006\u0006\u001c2C22h:\u001c#zQ\u0012S 6\u00166\u0019,SuPPfSC:6+Oh\u0011|P0BP7.d\u0018V_QPR\u0018AᘶbE(\u0011}\bluFݬA҇\u0017\u0006\u0013gSJB\n*qzg\niIDTE9Iv\n$=\u0007Q\u001b3@Ю\u0016\\ۈۘH>c.1#ؕQU[UR\u0001/h|q:\u0016>R\u0002\u0001g'\u001b\u000f'yu\u001dIr\u0005\u0018a\u0019s+\r\u0016r.3F8Y4Tj\fT{,`U!Ih\tf0R&\u0004,Ѐєn,Lci7w\u0010xIgk\u001c+\u0004B\u0015Ƭ;}Jp\t\u0011qY\u0007yL m6_\"\u0016̺8!rkVb\tN;yÒ}\fܢ\u0000Fy\u0001\u0007\u001bn6x\u0019$v{\u0019n!M\u001aH!))P$HA]١\u001b٘>\";\u0018Il:5.HXǗ$TI`\u001d!aK\\E\n(M\u00190b \u001dY-`/IJ\\\u001fP2\u0005h!˳ڎp鬄=Ӊh\u001bA\"F\u0017r2_$/14\u0007A՝ʽ,|x_$\b|9o&dȟcD>;}S\u0017HUȆ732iS\u0019xd6I]r#&5`d5p:kD.x\u001fߞg\u0019bUv\u0003\u001c'a\r0d0\u0010!\u0002{J\u001f'\u0018\"\u0019T{R\u001a\u00148<\tBC%ۦE\nz!f\u000bBmG\u001c\u001coҌ)i\\:d\u0015@^a:$;'ȃ'K\b\u001e\u0002\u000bnx\u0004\b?kmG}/M\u000e\u001cJ¬e`*,\fyT'hF.9Q<\u001c8cy^Z$zM\u0007s5ջ\u0003B\u001aS>ּ\rM()\tqٴ4\u0019U 4nB!C3\u0005\\ީ̘OVCŏe\u0017{ZEV[\u0004 =t)(֯\u0014.7\u001fd\u0005#[:\u0014`!\u001dm\u0002|Y1<^vZ\\6Z@!Z\u001dj\u0000V\r-避!\u0007/7O9\u001bj`\u001aXl.\rVy\u0016;Vx{@/\bin0beZqU\u0005 \bp#d&*w{ѳq<,\"^⼾yNǰ8(KO%\u0013\u0001#q/q?\u0012)#o\\s\t\u001fy_d4٩:Ub\u0014x\u001ccy#zg\u0019\fiL8J\u001cie=uh:\u0000֠\\+,[=V,w[7\u0016Cze-\u00076>l]UJ4sm{+\f}o8\u0017\n]P\"\u001ds1.\u0001Ȧ^ֆ|<\u000f)\u0003ϲݐxswisV\u001fsj\u0015HnJ+Ejߺgi!Ő\u0006]7~9ol{^\u0018S)b\u0014s1T\u0000(\\1b.ƘJ1 \u001c^1bD\u0015\f.FJ*\u0017HE|\f#\u0015ġq*\u0000]L\u0018iY\rHyԌ\u0014(\u001f\u0002te€66p|\u0006VU\u0016;$GTSZDI,%m(;5Np\n\u00060.w]\\\r:)y}\u0007-],]Xt\u0016\fi%`\nW:I]88\u0019\u0006\u0013}=\u0005u\u0011jRL+,tN5X8-40Ee(VL;żsU\u00019\\\u0015y.fBsU칐{nL>Kx\u000fUՃ0 \\\b?T{L>\u000f}ZJBL,*gp;Жi\nl\u00162cQ\t\u0010ZYhƎ>s\u0005\u001bo6O\u0014{S?˅Cr\u001agtS=tC\u0001-6\u00028Ӏ\fq\u0017{׾\u001cu\u001f\u001e.I<(!W2DY\u000b\u00193$\u001bl\u001dCUߝ\u0014v\"h&D\u001evR}\u001fCTOY\rVhf\u001dqky\u0002g\u0005\u0015\nv\u0019.\u001b\u0014\u00159?tq@͔y'2M5~E,˲[ud;\r9*pz~@>V\u001bLwlPɭ!p\u001c;Hbw1lܡ\u001b&il8> \u001ck6Ya^_{&M\u001aOM\r\u00141?3^Q,ԘJ˹W\u00163,t5\u0014m\u001e\\^\u0000M,}\u0018\u0018l\u001az\u00132EejgƆEg:{(eR9ٝ9e]P\u000b]1j@KUO#|ݢ=EVĤ5:\u0002\ny=O8\u0006Cc\u001f)5[)!eiwr\u0019?L\u0016\u001b\u001aw%\u000f\u0003ݭJ*N].@a>\u0012_n;[eqQmz\b#!O\u0007qm{/b\u0012\u0018C9&b9iI@ӻNeƗ7,W\u0013 \u0003IOT͏m$WH\u0019v\u0013ף:48\u000e\u0007Mat &(\u001a\u0015fCl~NܴD\u001fc\u0016\r\u00032\u000f:\bCv\u0010h\u001d\u0010+4lN~>5]W\u0003P, TΔPgk?򑯃J'\u000efP_V\u0016\u001f3'Eh:bLL@ny\u00145+rGFCQ-\u0010*ח#L\u0003۰x\u0002@le'\u0015f&\u0019MmO[;(\u0013A\u001bx;9a\u0019zh\u001ez˵C\u00007\u0017λ%g\u001fHܶCDCuƿ\u000e: \u00152N\u001cv(GxxΑдuٝ\u001aGxg$/Tu\u001c\u000f\u000f{Fѿ$bnjϾ,\u0005^DYwM\u0016\u0016Ս\u000fo!\u000f֧\u001e*8`e&[b[u\u001b\u00194x:UiJ\f9\u0001\".!\rފ\"S.o\u001aR'pw+\u0006eE09!(\ts=^v\n=)&IM[ڦ\u001aZNu\u0001ɓRR<)mj|˱/MsɵD\u0004\u0007X\nX9 \nXs\u0018pg^\tDVH\u001db\u001d|00#\u000bX}^f(y{Be\u001eQαKTi\u0013%yܢݠJ5it%!\u001fڸ\u00147ny< \u0006؟w?\u001fOwo.Kͩ\u0017j9\\z\\^_O\u001apױ$<䰴 \u0019u?\u000e/\u000eW7n9\u0001[J|\u000eo};ag\fy}W\r\u0018\f\u0011V\u0018w|\u0015\u0003\u0012\"4_p,\u001786.*s)8K/*aMR|'&x,rMd5@qjUuǗsGXtsA\u000f^\rd\u0018cJTwM\u001fmZDfP\u0005qLa*\u000eu\u0007YJt70\flLHCu\u0010@EI⡇Z$IE\u0010x{\r)\u001cdGO,B&9M#\u0012\u0015`\u0013aQ2\f\nr2\"d*\u0012\n)\bƻf\u0019j%?\u0007ҳ\u0015\u000fLsXNIi\u0003qJfS+o\"9i!K$mk\"\u00026\u0001Dx%c&)~\u0002rە=ʤZW&%\r\u0004<\\R-/,i^\u0017@{da\"*Մ\u000b<\u001aԀ\u0018<\u0018}:?a&Z=\u00056\u0010qͳh\u0015y(RHBf\u0005+[c\u001dy\u001dޣ\u001cU%uofQ\\\u0011MCDD\u001e֖yB|\u0003kǰ\u00179\u001aw\u001f˛nu͏VƣCy枎pJCnDv.e7N\u0015a**ts*B}+|~ZHa\u0011\u0003*u:\t\f'k`\u0014؛\u0010:z\u0004o\u0013mkѡ\bP3\u001b5QWPh\u0011\u0003\u0018&=HMm9wic\u0018\u0005D5q\u001e:\u00128aAPCb9*V/p!ջ\u0018\r\u0019K\u0001\\Y߇\u0000\u000e'T\u0016v>\u0001\u0001\u001c'cG\u0007'?\n\u0005q[\u00033,\u0013;N0\u0004pX\u0003B\n\u0000<ЕD\u0015 \\d\tp/pׁp\u000fy\"\u001cCiBz&\u0013\u0006\u0005ԁU/\u00078H#%m\u0000.8\u001e\u0000\u0003\u0003\u0006p/\rp^\u0005h~2\u0000p\u0002\u0005\n0\u0000M\rendstream\rendobj\r34 0 obj\r<>stream\r\n8;V/E_%FR=#R'U_@d&S:;?=Nh@DA$Cl@l.iaW\\_NT!:0(^l$Tl6j+.]&RaODB9iQo\n>gTPB+$5!/2OV?#Rlu=tQon/YmI>)]Zt[L6,kqD&A0c1E[n\\'h:E\n^s(;>4,;90C(bcmS7F4kM_s#%GQ:)N#_$)$?INfZFgf&1EFE-!F;6)f1=]i?m&*k^\nC0>Q\"g4B\"[K\rendstream\rendobj\r35 0 obj\r[/Indexed/DeviceRGB 255 36 0 R]\rendobj\r36 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r32 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r30 0 obj\r[/ICCBased 39 0 R]\rendobj\r38 0 obj\r<>\rendobj\r40 0 obj\r<>\rendobj\r39 0 obj\r<>stream\r\nHyTSw\u0016oɞc\r[\u00065la\u001d\u0004Q\bI\b\u0001\u0012BH\u0005AD\u0005\u0014ED2mtFOE.c\u000e}\u000308\u0016׎\u00178GNg\u001f9w߽\u0000'0\u000b\u0000֠J\u0016\u0015\u0014b\t\u0000\u0003\n \u0002\u0011\u00002y.-;!\u0007KZ\t^\u0007i\"L0-\r\u0000@\u00198\u0007(r;q7L\u0019y&Q\u0013\u0004q4j|9\nV)gB0iW\u00198#8wթ8_٥ʨQ\u0014Qj\u0001@&A)/\u000fg>'K\u0002\u0000t;\\\u000e\u001b\r\u0006ӥ$պFZUn\u001e(4T%)뫔\u00060C&\u0015Zi\u001b\u00018bxEB\u001f;Pӓ̹A\u000bom?W=\nx\u0016-\u0000\u0004[\u00000\u001d}y)7\u0018ta>jT7\u000e@tܛ`q2ʀ&6ZLĄ?\u001d_\u001dyxg)˔z\u0016çLU*\u0006u\u0016SkS\u0013eO4?׸c\u0001\u0007.\u0000\u000b\u0000\u0000R\r߁-\u000725\tS>ӣVd`rn~Y\u0002\u0002\u0002&\u0001+`\u000f;\u0010\u0002\u0010\u0002A4\u0007 \u001d\u0002\u0014A9\u0000=\u0007-\u001dt\u001e\u001el\u0002`;\u0018\u0003~p\u0010\tGp\u001e|\t[`\u0012L`\u0006<\u0005 \b\"A\f\u000bYA\u000e+\u0005Cb(\u0012R,\u0000*T\u00162B-\n\u0007ꇆ\u001dnQ\u0004t\u000e\u0004}\u0005MA\u000f0\u0002a\u001el\u0007\u0018S\u001cx\tk&\u0013^\u0007\u000f>0|\u0002>\u000f_',\u0002\u0010\u001aG\u001c\u0011!\"F$H:R!z\u0015F\u0006Qd?r\f9\\A&G\u000brQ\f\u0015h\u0012\u001a\u0015E]a4z\u0005Bg\u0004\u0006E\b#H\t\b*B=0HIpp0MxJ$\u0012D\u00011D, V\u0010ĭ\u0003KĻY\u0012dE\"EI2EBGt4MzN\u001d\u0004r!YK \u000f?%_&#(0J:EAiQ((\u0017)ӔWT6U@P+!~\u0019m\u0013\u001aD\u000beԴ!hӦh/\u001c']B/\u001b\u001fҏӿ?a0\u0018nhF!X8܌kc&5S\u001d6lIa2cKMA!E#\u0016ƒdV\b(\u0006kel\r}}Cq9\nN'\u0003)].uJr\n\u0018\fwG\txR^\u0005[\u0004oƜc\u001ehg`>b$\u001f*~\u001f :Eb~\u0016,m,-ݖ\u0007,Y¬*6X[ݱF=3뭷Y~dó\tt\u001ci\u000bzf6~`{v.Ng#{}}\u000f\u001c\u000e\u000ej\u0001\u001cc1X\u00156f\u001cm\u001d\u001c;\u001c'\u001c_9\tr:\u000e8q:˜\u0007O:ϸ8uJq\u0015nv=MmR \u00154\t\nn3ܣkGݯz\u0010=\u001e\u001e[==<=GTB(/S,]6*-W:#7\u001f*\u0015\u0003\u0007\be^YDY}UjAyT`#D=\"b{ų\u000f+ʯ:!kJ4G\u001cmt}uC%K7Y\u0013VfFY\u000b.=b?S\u0017ƕƩȺy\u001a\rچ\u000bk\u001a5%4\u0019m7lqlioZ\u0016lG+Zz͹mzy]?uuw|\"űNwW&e֥ﺱ*|j5\u0001kyݭǯg^y\u0017kEklD_p߶7Dmo꿻1m\u0001l{Mś\r\u0006\u000enLl<9O\u0000\u0001[$h՛B\u001cdҞ@\u001diءG&\u0006vVǥ8\u001anRĩ7\u001c\u0002u\\ЭD-\u0016\u0000u`ֲK³8%\u0013\u0001yhYѹJº;.!\u0015\nzpg_XQKFAǿ=ȼ:ɹ8ʷ6˶5̵5͵6ζ7ϸ9к<Ѿ?DINU\\dlvۀ\u0005܊\u0010ݖ\u001cޢ)߯6DScs\r\u001f2F[p\u0011(@Xr\u00194Pm\u00198Ww\u0007)Km\u0002\f\u0000\rendstream\rendobj\r37 0 obj\r<>\rendobj\r41 0 obj\r<>\rendobj\r25 0 obj\r<>\rendobj\r24 0 obj\r<>\rendobj\r26 0 obj\r<>\rendobj\r27 0 obj\r<>\rendobj\r48 0 obj\r[/View/Design]\rendobj\r49 0 obj\r<>>>\rendobj\r46 0 obj\r[/View/Design]\rendobj\r47 0 obj\r<>>>\rendobj\r44 0 obj\r[/View/Design]\rendobj\r45 0 obj\r<>>>\rendobj\r42 0 obj\r[/View/Design]\rendobj\r43 0 obj\r<>>>\rendobj\r31 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (TVCA_2022_V1.ai)\r%%CreationDate: 7/31/22 2:44 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -365 86 1\r%%HiResBoundingBox: 0 -364.251968503901 85.0391235351526 0.000045656255679\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%RGBProcessColor: 0 0 0 ([Registration])\r%AI3_Cropmarks: 0 -364.251968503901 85.0393700787008 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -245.48031496065 -538.12598425195 330.519685039351 195.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 1\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 4\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -310.741764074796 70.7626837867583 1.51346330453383 0 8277.63891645006 8197.90664471477 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -310.741764074796 70.7626837867583 1.51346330453383 1484 907 18 1 0 6 54 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 7767\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000XT\u0003\u0004\t-r4I\u001b*20<\u0013,fI;\u000bZDKm/\u0001\u0018#\u0018c\u0013\u000b\t\u0006\t^R-q\\E\u000b\u001av\u0005SEA\f@ʰ|\u001cyn)\u0004ዺ\u001ffQ\u001b?D\u0016#RlQJAEQHhD.xvUe\u0005AR\u00143_$(qhQt\"A\u001c^$2\tb\u0014')9\"!R\\V)e#\u000fT#^e\u0011Q\u0015nkv5\u0015\u0019ކJFoݙw\u0015eUҡZvTw%Ul\u000f陕L)hv?t\u0015Kb%U8V\u000b)\u001c\u0006\u0002 Q%\u00108J\u0001\n-W\u0014D,FyW`x,\"9\u0015b+J<9OۢWʼnb\u0014{-xVJ\"\u0005K\u0015\u0015&/ϢH,K-&(E|\u0012;,/\u001cN@5lY^\u001c#QX\u0010\u0011Q1\u0017\u0004&Y TJBDtx\u0011b2a$\t\u0013b*++\u0013%f]Xh\"rڽKD?xtba-1\r}c!JVEET/=GuVxf=\u000e\u001f\u000f=5mtyS;d\n<\n~\u000b(\u0005(ȁ N*'\u0018e\"\u0013xH\u0018#I$\u0012\u0004I\u001c\t#q$~\"W\u0016$KJ\u0004\u00114%?M\f1^\u000e$I؍$DB[j\u001aF\u0006\u0019\u0017J\u0005\u0014la$J\u000b|R|\u000b@,yZJ\u0001\u0001NtJDCH \u0000\u0007\u000e\u000b\u0010\rL2\u00182r%:ujm)\u0001\u0000\n\re5A\u0003D\u0003\u0018\u001e,8 AS\u0003\f\r\u0012@\u000b\u0018\u0014,pH<\u0014\u0014\t!b\u0001!\u0002B>4y\u001b5Q=]&M\u0012Gn,όƎW{V!5zJC\u0006f\u0002\u0006\t<@\u0001\u0006(\u0004\u0011\u000f\u0014:\u0006\b\u0007\bC\u0001H(g&\u0000\u0000\u0005\u0005\\\u0001\u0003\u001e\u0001\b\f\u000f`x\u0000\u0000\u0001/@HD@\u0014\n\b\u0005,\u0003\u0005\u0007\u001507l`0)l;x\u0000B\u0003\u0004cX\u0005\f\u0010P0s\"\u0012E\u0000\u0005\u0018<@Hp\u0001\u0007\f\u000f@\u0004d&0\u000eBf\b\u000f\u001c\u001a\"\"\u0018*`xp\u0001\u0005\nJAP\u0004\f\u000f\u0016\"D@((\u0012U\u0004\u0010\f\u0018 \u0003\u0006X\u0000!\u0003CLAa\u0013p\u0001C\u0001BCB\u0001)(\u0012\n\u0007\u001c,@0\u0007\u001e @`Yp`x\u0000\u0000L\u0010\u0001\u0001\u0011!\u0002\u0007\b\u0007D80\\\u0007$!&b%&\u001e\u0011!FC+\u001b\u001asu.\u0002\u0003\u001a\u0010Pl\u0006\u001a\u00182\u0013|x`C\u0006\u000fFBB[L\u0010\b\u0011\u0016:p$$\u00058MPj\u0000\u0001!b\u0001qxhaX\u0002\nUT\n!\u0001\bD`&`\u0010\u0000\"A\u0004F\u0002\b\u0010\u0018<8X\u0000#\u00023\u0001C\"!ءe&pxh\u0000 \u0001SP$$\u0014:WF\u0007D\u0000\u0010\u0000\u0011\u0011!\u0003\b\u0010(0f\u0002\u0005\u0006#!\u0018:ր\u0001\u0003\u000f\u0016\u0014\r*p\u0000\u0000\u0012\u0002qڐ)\u000e50\u0012aPH(V\"cBԻcgSE4.R(r\u0014Ϛ͝V{glFMɮϵ\u001e\u001eMX&j-Y-|\u000emy4Wk9oꙫγz귿;hRMj:3õbբG\u001f\"֮\u001d̕]\u001d\u001e\u0011Oѱkhu0m2\u0011eS{ϼ5\u001dJg\u0019\u00147>6:=Mm[z*)R۪/R:3z[ӗ~\u000ectGkZDfs_鏨\bnuy\bmI:$[(30wf>Wjp\u0012;[ړ.dܻFi.=3DU*\u0011M7;2z.JOiskS_ēQ'\u001a|\u001e=\u000fRLMD{ZϹҕN\u0007v<2*s\u0010<1n'*YCcU=ߚ2͐\u0010lm·fa^\u0017\u001d\u001e2kctc\u0010^Z'\u001ab>uРi\u001fen\u0016\u001aԺ[I+zA]zvʘH୮l\u0015u5O\u0015\u001aߢ\u001a<.^vkXxh\\9=˺%:\u001d2͓\u001e5u\nIot2_#ֹOj\u0015\u0012J\u0006\u0014\u0012J\u0005)\u0019nmeyRyϩ#44z\rz6=djGo4-_\u001d,TH(\u000b\u0014;+=3Ly\u0001\n\t\u0000\n\tE\u0000\u000fPx\u0001\u0007\u000b\u0002\u0005E\u0004\u0006Ã1\u0000c2\u0001\u0001ĂCC\u0006$\u0002\u0018BBqPH(\nP\u0002BB($\u0007P\u0002C\u0017Y!\u001b\u000f\u0018\r\u00182\t\u0000\u0001\u0005\f\b9BBa(<@BB='T<\u0013t}lѨ6w[yl\u0004\f\u000f\u0016\u001a <$\"0\u0013X\u0004æxWvkv\u0016R҈Gwui/LR\u0014*@6)zULlꁇ\u0015(\u0005Rb\u0014rظ\"TQUr.FaKME\u0002\u00010D4h`\u0002V^eψs{q\b,p7k-\u001d\u0015]v˧ĉx\u0013^&\u000bXyΌm\u001fIyt:Z?K\bwE[\n(W(Fc$\n*k\u0014Qmb\b\u001e@B.(Lh\u00168\u0010DI\u0014zQ8G%\tKH(%\u0013\ta\u0018e]%F%rUn+|M]{'#[tZ.J\"HPb3HJ[\u001ceߢ\u001cHQt㸤8DD\u000fN\nH\u0013buJ\u001cy*\u0019Z\u0014uQ9\u0012X\u001c\u0013%\u000eՌI߮TܣMGjgkݡ<2YU6\u0014JSZk\u001d֒ʊXt,\u0015RFq]U:-HR,\roQ\u000eDB̈́\t,\u0012E%u0Q$0\u001a\u0015#)\u000f#EjY4J\u001d%P%ӓheCJݸiz*KG^D{[SݬBCeZwȘV]BZ;\u0012|W\u0012g7d\u0018Kq\"Q#0;>\u000fAD\u000bS)@\u0002|\nOGR:ϒ[z',L\u0013`Q\\\u0016\u0012eHb|d \b/\u0018e(G,WUű\u000f)V9JqWce\bG.?ttR\r9׮GJ?5\u0011\rJi \u0011@*4C;dzJ#'\u0011mUkjDz;5-W\t_zTW\t=%ټ껼=5J\u001f3\u0010)\u00049\u0010\u0003Y䅸8\nR\u000eSKQ\u0012I9Z\u0012$r@f:\u0016\td\u000b֖$\u0014\u001f%\n\u0004!je|1^zEHLsӨr-\u0014ф/\u001e\u0004\u000bE\n2a v\\1\u0014žH,\rvEx\"*yksӜ\u001d]UQLVxj]ԽSW\u0012lJ\u0017\u0016\u0016FI\u0018云\u0014gQNj468`9,M\ng4+\u0012/8\u000e0^Ds%=ۇ\fb)^xȔ=\\lq\u000fږ%JA\u0012\\\"u2\u0015VŠ\u000b\u001eZ$yd/\u0003\u000bC^;,qVtEU/a$^iY!K*Q\u001bGq\u001cb\u0017!ɑ(q0\u001cm$-H\u0014\u00049~slҔ\bF:MZU,UqM`(*E\u0012\u00175(-\u0015\u0006&JRX:\u0010\u0004+^(\u0007\u0014!\u0015b%W\r8l\u001at\u001eNÚH4\t#\u001cU+btZ\\0U1(z%1Y\u0014\"Y\\[K-y&\u0014c\b\u0016 >Hcd!1) |\u001c?rW4ڻӇHyDBG(t q\u0018a\u001c\u001aG3(T #)\u0012G\u0014?*M-Eb\u000bHJ\u0001\u0012E!\n}Kg%(IHbxTr\u0018T\u0018\u0006\u0014\u000e8-0\u0012CKI\tI#\rt\"Zb\n;%u\u001c<)jq\u0018I٧:\"٦umYn\u001dKgfڮtu:M\\2~&\u0015Շ6]碝lgvmՊlXtT-ߢf\u0017̈>kS%:[Wx[**Jze\nDk-2i\thvnǽ\u001b\\\"\\4ژ7+E\"uo\r\u0013Q)R]gH[оdl\u0007U^tpOQ)]kso׻koMH9:.:*\\ޥ;ׅYdu\u0007k;t<\\Kʳj\".VmxB2:x+\u001aH{W;553=OU5ͻD{r[_.\u001d\u0014\\v6e%Y:۹\u001a3\u001d<{\bMCc]ٳ᝗Meݒs\u000f3ewξ{?vv:s\u000fj[\u001b+T;|ׅkurm\u00163nI\u001eL\u001b\u001eD\u001f=֎Ӧrg%L=x\u001d\"A\u001c\rrJ·vZzG\\*c6驴+$Cfr*s^Eugڣ=Nk}\u001e\u0011jny]4s)I͜rog͛>\"eM2m.D^ῤ7E׳FxTb񋨈I\u0013Iv6\u0011QQ\u0013k{2wd=yxCWL:Fs5O%ޏ^T+?uhǴ\u000e\u0015\u0012J\u0007̧|!\u001f-*b\u0010\\-/7+hXڣIdx͟Qp\u0017\u000f\u0016\".J\u000e_'ʗ7N\u0011RxϪ:^DK$-#C,EW&:\u0015VKOzC楗JgGd'Z)c*\u0012z{=Ãu;h(\u000f^\u001dЙ?{w֏-IB\u001d:urfF{c\u0007d\u001e*uȤ^<3,Wi'Ӥ4Vc7z'D3]=A5EivNNzXuW;Wv&QzX)ߠ{Qݳ;YJl2}h[S/Jzh*~dz|?OSTk4c7^D#L\\Xi^:F6\u0016-}l\u000b~܃j\b%Ec/1ͮ\u0019۵n'3\r̽Դy;kiPϔX}\u001au3Juꙉi65~T)5kDX{NӜ7iݭc\"\u001d5ׯ\u001e4w'h^vy+:躚\u001d~l]i뗽|=4g5ylZ-~=4wZ$\"\r3Mvf뜦\u001a5J?k\u001d4VV/]ZţdS?Lccޓn+cۤywZ\n\t\u0001bhA\u0000&@\u0001#A\u0004&\u0002\n\u0018+0@\u0000ARP(\u0010@\u000b \u001e2\u0000\u0001\n#\u0002P>\u0000\u0011\u0000\b\u000b\f\u000f\u0018\u0005\f\u0016@<8`x@\u0003\u0003\u0006`\u0006`\u0018\u0014\u0012J\u0006~j{?՘<\r\fNj\\n&L50.NBBq`\u0018ʬvr\u0012K*O)m\u0019m됱\u0014ތ6Ҵ\u0006\n\t\u0002\n\u00183ukjtĽ=u\r\"n\r̭.1ڠ9swIm60kS=:V\r\u0014\u0012\u0003\u0018ޝ34yCYk\r\f\u0014鵸\u0001gEjhtHע,i5f=/L3CY!I+\u0011\u001d\u0013\rfΧyK/,7.K\u001a]h2\u001bзe/JE֕\\D7+N\u0013!..|(}'ј&u\u001e#I,=Rr\u001dU$Zײ۹*gZ}O^roDhG\u001duun\nnj\u000f\u000f]\n\t\u0002Xk[[RH(\u001dfQҦ?κ:WKWWzՁc騐P*P\u0001\u0007t?>\u0001\u001catvP|U盩{[{Xtlk%]qvPYj\u0013+\u000eQA#)eZ;zbyrʥK%ͭʴYݦIUH(\u001d4;GjENz˃;Ǭbک<sJǬlV%\u001dnJhtn{'S\u001fY\u0019\u001d/njzKSíPjJ;Q\to}=\u0016\u001aQ!\u0019,TҟC|\u001d[gi;}m\u001a\u000e\u001dP\u001cx񌸪JR\\}\u001ar\u0015]uO+\\辡\rooj\u0018mv-\u000e%:Feü%W\u001eֵd+;2f驫Zˬ^U>\n5s*/a⡋Tzy۫sVY\u0012VWu{\u001fM!\\Uk7nmKZ\u0003kFD\"#\\\u0015~߭;{l\u0012K\u0015qI^UR\u0016m[C-RIwZ\u001fn`gZt%B!\u0015\u001d9iM\\o.D\\{I\u0015\u0012\u0005kfV\n*ή\u000f\f&:L\\ӉkVxLWquMT:U\u0014\u0012ʑ>;,zJrr\u000boTT[ta!VU:KV$nZ֨\nˆf>᭷po_2ʦ>m1*ۮTʾS5U\u001b\u000f\u0015\u001f&)\u001a9,Uo}Wqvetje;\u001btWh\"K:\u0006iڗOi%l`3*NխcuR\u001aY]>[ʲFsŪ2l2\u000fea\f%϶w(khXF%B]mձz峻t]\u001dMVjn_*CE+ŵ\nMΫ2XB\u0002\u0005\u0006\f\u0018\u001e\u0010=iK,(giO~Zޞw=2\\gEjUEt]\u0017ϚWRwT5Ϩ7xxʽ+\u0012\u001dN[B#ڒF{hl/\u0017is̈Gi{o~ݲ4M)9꿣v[ĥŲN2*9ϻE̻'g.vtUvi[?\u0006D½JDSe\u0006\u0006\f?FWv3\u001a\u0019\u0017yڮړ|^\rL'b\u0003ck\u001c>MBT\u0013%\u001eV\u0019N4Of\u001dTmUN^5VtLg4\u001e|[DSO\u0011\u0015VǮzM\re,J2DV-Q͈ngAE3\u001awʜ\u001d\u000e}{f]'uK.\u001eUҦQncUFɔ?|\u001eK4#\u0017Ot\"|\u0004\u0002P'#2$+\u001fګ\u0016\u001c6;fsjǻ:$M\"SB<=XuE`Zt}5޺ju.]:Y2kXVg\tֽOٔe=f<-Ze1\u001f\u0019\"R\u001e\u0011Oo[+\u001a~\u0015\u0016W<;\u001e1\u0015GZ;u\\zQ)O\u000f\u001eSG\u0016oBu՘+\u0015\u001dܯT^&\"!ZSh\u0012sN6M\tf\u001e[iAJ<ݷ,O\u000b}z?\u0012ٙSs\\KOzZO,Oi֪y?zjesG{eS>&\u0013/UuI/\u0011-|c=\u0001ݞcFS{w;nww2}\u0014\u0015,!*}δ߫ΪSgRU\u001eע荻wR\"[\u0003==Ek\u001eZo,*-\u0007IuV\u001e^*ڦ)2+өN{EHuyt-\u0007meM[/ճl/M\u001cѕ[(\\]\u0010ׁ^\u001d\u001d9yn:\u0019Uݼ,\u001cR\"%\u000e\u0007%捨ɻ\f\u0019\u0019jQ\u00109KZ\u0003Pꐻ\u001c&2+qo\u001bԃ\u0014&J\u0017]\u0018ENjIGY\u0016Qqefƕܹ\u0003wy%杩$\u0004\u0017#_W}:₋E\u0019u\u001a4C<\bh\fEl\txyDN\u0016iٷ4*7_cۢ8\u0014±+\u0013y\u0014L\"Nj\u0013[L\u0014]3\u0013RL\u0014D&Cc~5\u0012\f8Eo)##\nЮ\u00148\u0002` \u001dtvH\u0013\u0013 9%Ja^\u0015f=Ƿ\u00055\u0005e\u0014D\u0006\u0006Ũu7D9:\u0016%E0Z\u000f@I8m1\u0006B4.G\fF\u00153 0V\u0000\r\u0019k{c<\u001dFۤ8G4(/\u0006J@%\u001d`i\\sjr\u0001HV-t\u0019bO>c\u0017z$>:ůE'\n\u0014\\g\u0007Bl\u000b>Shfi!)W\u0007\u0012~|Jp\u000b\u0002\u0017h;7TZ\"T $\u0019z(!%NMDp\u0016Ό\t,m -i\u000b4,ʕ<\u000b/WU0\u0000iK{\u001a#`4To#(-\u0002+\f×WM\u0004/BRٌࢲ]#\biM+fu*)*)j\"\tDI|\u0013_h\u0016HPnD\u001fO#\ft\"\u001aAHX%Y{\u001fI/=,S![9I;\u000f\u000e\u0007mb{=\u0012S\f#a8\tkۅ\u0004\u000b\u0006R\u000b/D`FP>HcuN~ZUd\u001b\u00067F5.?s\u00004x\u0010o\u0014\tuF\rhM\u0017*\u00172?$\n\u001cRdbGU\u001f\u001a\u0017\u001a\u000fvc\u0006\u000ekN0XT6Hd\u0014\u0012jvu\u0006^l*#`9\u0013,0(\u0000, TBŖEF>*\u0004ͯB/€)?\u0016tx;gW1EL\u0007|>mrRFW\u001b.\u0016s\u0017;&\u001c{\"{\u0016mHG\u0010,\u0005\u0005g_-7 \u0007j\u001e\\RQ\u000f?\u0005nOk\u0015׉\fW#\u0004\u001c5.lF\r\u0015D/Af\u0013q\bb ]Egh&\\-\u0014/F3WiPY\u0018S%=\"]\u0017;WXyN\u0006vBeY8K[gH\\L\u000f\u0000Zb\u0002$\u001e;HK񠬬|ʋd\u00133%\"\t\n2ɨ*$O~sG(s5C͈\u0015bAX\u0010\r(\u0002$à Q\t\u001b\u0003\u0005\u001d(DR`\u0019\u001eM\u0001\u0016\"?L[Kw/*\u0004yi}\bu\u001djO;$Үa7ή}Tns6N\u001edΎv \u0007POHq\u000fG\u0005@BGϓ\u0017ãC\u0001gg4iH\u000f.(\u0000ѪD7*9\u0004RvCURj0P\f\u0010nf\bpnc\u001c\u0019i%9(vh-?ý]\n]ɁmV^9ֳ½moXK*\u0011Ψ\u001f\u0002\u001a/\u001a{e\u0000c&1\"\u0006.3䐰K7\u000e\r\u000b %(֪bb\u000b߿\t@\u0000HyXm{FB\u0016\u0003\u0001O樂h#뉚\r\u0018\r\u001dh~*++9[E\fEe[qI\u0012\u0011ӑѻLe\u001cE%\u001e\fOeE\u0005\u000bP\u0006fp{:\u000fv:LA\u0002k\bǶ,;\u0007RNh\u0010Y\u001d8\u0005I˵u}\u00021{PVP\"\u0010(\u0016Ȥ>wrK\u0018|\t(wU8\u0006E\u0005KBaSk\u0006&mڴ8X\u001bSzγ\u0011\u001b\rZx\u0006\u001aX[fAG,j0y2㐳e>i\u0013sND?gv&/[@DÑPcZOm2LʥB;Y\u0004H%M\u001f\u0005[\"Y\b-\u000bW\u0014ο\r\u0011ƈ\u0018\u0018x]\u0000HO>| d-\u0006\u0016_\u000e\u0012\u0012\u0007\u0014G@\u0016δA\u0019e'\u001fU\u001ba!u\u0017\u0010\u001abHR\u0017?UI%K\nR\u00141c\u0012\u0006\u0006\u0007̔/b&Z\u0010Aci\f\u0007P\r\u0005W\u001buG.\"_|8\bqv\u001fB{#KTIwi=`Sd\u0001\n.Z: :xl\u0004/o\f_Dg$l\u000fA\t];n\\[>^~/\u0013\u0017RU0\r+\u0005o\u001c\u00184\t\u0004WeMJ@d>q8p8R\u0012ǿ`O,vIXi$6[\u0007ƓĔ+<\u0013ko+{d \u0016OBh\t>52!\u0010\u0013\u0012daj\ti\u0018d6__ABA&\u001anw-ǻ!D\\DC\u0015ɵ\u00156a^Ej:莈O!5ĸSưi9,OQ\u001cO\u0017.q]tn\u0002\u0003j(3/$p\u001c8_\u00053\u0003dfI,Imr[P\u00167\u00160\u0004\\\u001e\u0000Y+%6X\b\u0011:e+­4vEu\u0000_2*i<\u0012\u0019F#Wʄ\u001aϏ2,\u0014TȘV\u0016\ff|\u001a\u0007\n׾f h ~TلV~\u001c\u0002\u0014Ru\tf\b.6,|Ru\b /\u001bZGW\u0015z9c\u0011#5WS\u0017\nIK\u0001w2H\fg\u001du\u0012\n~\u000b1\b\u0002I+b\u0017ȿ\u0002\u0015\u0002/)aHgi.[!D\b\f\bϣ\u0014#5!ŵM\u001f˾\u001e\b>1\u000bE@\u0011\u001b\u0006x{Pݫ\fa%m\u000f/\u001d'<'\u0001`|$C:h\rwR/VW\u001dtDO4y&Eo)R6\u0003GoPf\u0005.Y\\\u0007%Bu\u0015!\u0019\u0011MA\u0016]\u000e0K\u0019#\u0004\u0000\n\u0005E\u0010Ez(m-\u0015:\u0002>\f#n\u0012\\\u0017Mu\u001cX\u0015\nVO\u000e\u00047\u0001e:\u000e\u00009xiK\u0001^yҬg >\u0014Za3e7Ǜı_sϤ͸F՟[f&42\ro+^aX1}6ǂG\u001c?R'LzW\u0018l\u0010i89Q\u0002Tu\\E@CvwػiN#\u000fό\u00152FԞ$3\u001e7tBM-ªP1\u0002\u0011Hu[\u001fE\u0015\u0012h^\u0015\u0011Ѽ\u0004G\u0018\u001b5#\u001aOCWp2*ײ\b#pME'Z%uT\\VP,Z\u0007\u0018)ZQn\u001aTD\u0000j\u00103VBPCa\u0007_-t50|V0CakWݐ\u0000zJ\bWt\u000e\u0002#UK \u001fBJ\u0003\tM-?\u0003\u0010H%TX\u001d%\t\u0003\u0003VT1wz7Յ\u0016ۓ\f\u001f\u0002l\u00148\u0018qܓ$b\u0016\u000bX0\rtOЯ^\u001f\"x.,\u0010\u00011šw}^p%I3)Ebؗ\u000b*\u001eX^,O$cv\u0003\u001b~1\u0019\u001aF\u0018\u001d\u001ee%SKvM,G\u0011\u001a,_\b.ڃOs\rU.\u0017F\u0000\u001e'\b\u0004\u0001*^/\u0006|\b~\u0012Z]\u0005,c_\u000b>Gl8wkI]\u0000cQ\u0007\u000bK$S\u000bբ[#?Cɏ\u000e\u0018|Yf~Ҫd\u0013*ĵːf$&?\u000b@W\ta\bd?\u000b\u001dt%?L2\u0018H\u0000>cT\u0012SKTN[i+d!j9!M\u0006vfe˥iÞV$O\r-kNjN\u001a\\\u0006B[>gMc_^89?\n4,Z(\u0012\u001ei\u000f\u0001\\_Dl\u0011\u001a<\\\u001b+\t=t.xŒqpHp-5\u0019j\u000f+if2Vl|m\"\u000b[*ׂNϩ\u0012_צ*W:\bF\u0016\u0014\u001a\u001f3S:0FQ;F\u000f\nTJ¿\u000bgCtoJ&0M\u001f7X\r5ˌ:is^\u0000U\u0005c n\b\nq|0$\u0013}T\u000e\u0005Up,*4i$\bd;MQ\u0000,pBW\u0001\u001bam-wϨ&`{-a\u0010\n\u00163scMzy&૩)\u001dztJDe\u0002V ^>OìL!8,96(z$\u0012jBO0\u0000%R\u0013h\u001cx[\u0007m\u0012ltt\u0018KlppOU[l!􏔶cdeCX\u001cy\\R*xN\u0002˼̃\u0013X\u0014aIYmY`,)\u0014nj6\u0005ޱn`.o.i\u0010q47\n\u001f,\u0002K5`#EO\u001b?YJ`wl0\u0013Ƞ\u0002i\u000e³!pZT(6GB\u001c-\u0011G0:I\f@*Cu\u0005\\\u0016ju\n'\u0007̲cO\f\\HaΉ'\u0018\b3\u001fGʠ27]RCxbX\u0004v\u00191\u0013&:ܲV\u0011YKؤ\u000bQgi\u0000&\u0014EkH!`Y0n\u001dU\\n\u0018򫆞H&lA\u0006\u0012\u0000İ^I,~Fܹ\f\u001d\u0007|\\R%a;a7\u0011 \u0013\u0018Ғ\u001e*!7\u001ek\u0007yQ}=~Kq\u000ewF$6N\u0010\u001a0d)\u000b\u0000Eq\u0017r\u0012N#yD\u0000!:}:V;v\u0006K\u001dZ!wEt(>\u0014Ϛ\r\tT\u0007\u000fԫ\bZ,P\u0013\u000b̾/z\u0007'%1\f;\u001e~Scp\u001bW/9NBt.v\u001c,\\iZ\u001e10Oߘʭٶ.FVC,J\\sP%\u0010'\u0007|L\u0006Dh\u0012\u0015\t\u0003Z\u0013g3\u0010w\u001cdJh\u0012\u0004>S03n!Vʫ0\u0000NG0\\ Sڣr\u001dU\u0017\u001aukP{v;s\b\u0014n\u0010L!qp\u0010ŧ\u0011Y #x%\u0013\b7~D\u001a\u0006 <\u0017\u0014ky\u0002a5fv~wx\b`\u0003\u001eE5=;=,dwi\t\b]QhRDGM\u0019ޮF*b/\u0014i0`e\u0005X7\u0014!NJ\u001bp>gZ\u001aF.͠4\u001f\u001bM}qCnZo)v|ukjTjIݧ\u000e%\u00044;ҠA?%:C,~|h\u0019^\u001aQkS#:?C'L\u0004\u000ehU\u0000Z\u0013ICNP@Xr\u0011wPۂW\u0012y\u000f-c\u00007>ΉK\u00021ԨS\u0010qI|7/:\u000bm*Vi\b\\tߺ\u0002)'\u001dN~,,xy5\\Q?9\r\\}h\u0001r\rCz.5IyK;%Mb{յq\u0006t\"L\u0004L 3\f\u001f!)'%ga@\u0018RgͧA+\r\\\u0005\u0002O.\\Ar<}6;JPBiOaq\u0007ۜ4\u0015LE\u001asZhFҰ+\u0013\tfe7c}&?\u0018XDC>b5XE#ɚ!9 (`7/\u001f:3\u0017ur~XPQ#\nVk^=)~XH&جndܟ\u001a#d&&~'-޷Gn\u001dq\u0019F\u0002\u0010?i^R\t2g@\u0002N$-Ojןչx\bP\u001c$\u001f|'\"\rb'T\u000f1wٗۛJ-HU:DEց!\t\u00019Ȋ\bF\u001f;\u000e~B\\BmS\bE|ԢghSlBvNҷOϥU/<7[=]SE|\ntMotГF^@FͨWO>\nG\u001e\u000b\u001e\u0017\u001eK5\u00025Jϯ\\X2𓰤\u001bqf0*CeV& \f\u001cMl`8|Bm)w9UZ\u0016\u001cɁ֧Tb1\u0013\u0000\u000eh|%{%S\rS`d`Sc1FJbG5o<{Q\u00066\u0019x?Vogg\u00038_\u0003V\u00008)\u0000\u001cǻ1ȕk\f$\u0002\u0018=\u000fF_\u0007,@Ev\u000e\u000f\u0017\u0019l6_\u000fY\u0011\u001d) @F\u000b -#~O\"p8T\u0017ز*LE\u0003yfT\u0007;;pwq5il{\u0015\u0016\u000e}9\u001d\r\r6?mi9V\u0018/v\u0005]kHٟ\u001cU&񥒌\u0000X_\u0011X\u001fhe\"`S\u0000Lk~PJ>%\u0012`\u001f\u0005~>Q_4\u0000\n\u0017o\r$'~^]54}r\u001anuUpxui\u0010'$\u0007\u001ai{|`\u001b1E\u0017/+\u001f\u0006(\t״N\u0019X2¹\u0014zĦ}\\.\u0001JL\u0000j\u0002_pYmvpٷ\u0006\u0004i1&FlA:|\u0003Ԫf/~^\u0000dnmH\u001e,]]&BчJ\u001f\u0004a~q%e\r<\fJ\u0001ao\u0012|ו\u000f\u0007m\b٦$L3\u0002h&\u0013\t+5\f\u0001i]\u001c@\u001d8F9:\u000bDPRX$\u00197Iiz;N^E\u0003EՋ'q\u001c\u0003K0=\u001ci\u001b\u0001\u001d\u0007j7G\u0000ߢ\f|\u0012QO\u0002`2'F6Q˾PYďC\u001b`{g\u0014'V\u000bx6WXdFy\u001c7DqB0[\u000fh\u001a\u0017?\u000f\u0010\u001ex齢\u0003+\b\u0016=dj`}L\tdz`WgG\"&\f\u001b\u000bUc7N쭚\u001d&\u0019eiRv\u000404-W]\u001d\u0003ebXg\u001d\u0004*WNuH-&X%gg+\u0004$a>`;!eg\u0002*By\u0003;[klW\u0007^t\u0004Lgr\u0016\u000fx`nFӀ-J\u0000ӹ#sV{`'PI`ˍv\fY\t)͌\n7\u0001Hna.oJq\u0002N|d%d\"xI!a\u0004KzK2\tLQ(r2\u0007.\u001f\u0007۶\f$63\r\u001a&k\u000bJ#.eY\u000b=C{RbG^q9C˚Po\t3%Cm\u0013ؖԠC\b$`}5baJd+~1d\u0017\"\u0005\u001bYZ\u0017]?$c\\V}is4\fd\u001f\u0001 ^VqS7];u\u001a2>\u000017&=N;SoG~\u0007S釱5̧+M5\"#g9\u001b}}\u000f\u0010+ϧP;h\u0015\u0013Sr]M/@m\f:NgY\u001e|\u00129j \u0019uzX`\u0000\u001eCO\u0003\u0005K\b*0mbe1\u0014g\u001b9\u0005*\u0015F=p\u0012ܫmw70\tlo\u001b=٭E\u0007+t\t-/l2\u0018\u001e:ڈ~B(K%7Q\u001f\u0002ܐ\u00008Y(8yɕ^\u0007r\b}͘}B#-ۿ/2\u0015\u0012{F\u0000z\u0007,+\t\u0016a\u0001x\u0007tލZ\u001a\u0010\rz\u0017v\u000bl.bZQ\u000e՟<%R.W\u0012( )i\u0004=tW4uɄ_ݙi\u0010r1&\u001cpU(h=h\u001f\tCz=ٚovD\u0004˿\u000b8p8/W[\u0014p9g5\u0012z3a\u0003\u001eE?>};٨*%B\u0014:6\u0017ٛn[1aj~B\tKVӯYI\u0011l:oE\u000bIY0<\u0013\u001cxa}\u0004o%pZL*D\u0013Y\u0012{sx\n\\'9{ΑD&ܕ9[Af\"mQ6f\u000fi\u0013=\u0018m3[:)EyOp(yXO\u0018y.\u001b~h<@\nROj8Ơ3\u0007S'&:di[\u001d\u0010ֹj ,CGښ.\u001ce\u001c|x\u0003,-\u0005{OV*;ĸ%\u001emb\u0002K\u0012=gÀ8P<\u000b\u0014Hö\u000e$~8C\u0000\u000ffLZ0v,۰\u0018k>VQ+\u0015!>$\"7\u0016M,O,s\u0015O>γ bG05˻`\u001e>:s#Y]fjgq\bZu\brfGEA\u001b#φ\u001e%??J\u001a٥\u001e_=n-C[Ӽ&6\u00047՚nG]o}TMəJSe\u001aå;k\u0014x\u001cn\u000b{\u000bi\u0014\u0011Xg\u0017\u0011z13S\u0014.G0U)\u0006Q\u0018\u0012\u001f\u0003 \u0012\u0012AOyd,|7^&ʄ\"f\u001a#w\u0017xrk\r\u001d\tRV\u0003\u0002numhGjzBK<\u000bݨ[~Fr\u0003FP\"BE\u000eg3GBǚis\u0013#Qb@(YD\u0017Wd\u001e\u001c/\\I$fצꑞ7\u0001c!kN휣;Y\u0005V6ӺXDc\u0013>?C-\u001bR\\R,\"i\u0006\b \u0005![b\u001d\u0006[\u0010\u0003\u00196\u0017\u0006h[E_o\u000b\u001e[⻆Ft\u0019\n0\u00060A*ȣi^,PI\f5\f9,/uY\u000e\u001c\fU3ih\u0011Rv/ppK:\u001c\rVf\u0011V\u0018\u0010\u0002\u0007iˀK?}=,:=\u0006bՅ\u000fLQ\"7\u0010ļ]`^ \u0003W\u0011wI]7Z\u000b!/\u001c-H\u0017JW?:Gh\u001c\u001f\bttq=\f\u000e:^p;(o<~:C4\\lO]N8\u00184\u0006\u001c\u000b\u001b<)\u001f\u0015mba?w,\u0019_\u0013T^S,\u0000m\u000eV\u0006lK`UH۲\u0002\u0000\u0016f@M\u0010!'ϪU>F\t\u0002Y&E?Ǩ͝(O\u0019\u000e߸T`bsf\u000b\u0014R\u0007PO\u00009ׇ\u000bHt'YeاSw\u00030\u0002U[+\u0018\u0016\u0003\u0002X8}D\u0011\"f+\u0003oBC$bx\u0018Q<ԿXe+zԉ%3z)$]\u0002nLFf\u00071\u0019pem\u0015^\u0017yԕGzp\u0015𦱢o^t6ndlv6Udz{'\u0014q>iWG\u0011\u0017Rv!.>THUڂt93\u0017\\΂m6~\u0007A{m]wd\u000eSXx-v\u0019+\u0006w(Tn\bMSv:AhBnőpQ8ā*\u0016P{/3@lF'du:\u000b}\u0011؃wx\u0013\u0014o\u0002\u001e@X)^f?bs;6\u000fW\u0017121K\u000e\n\u0013b\u0019G\n\u0010UsC\nTJ\u0011/f~ g8D엿F76W]\u001c$Q_]6%ʍŗ45ȹ\u001a%Nl~+{M*z0\u000e?\u000eȾUA ^RKJyTz{O;u%\bYjY\u0017\u0002Yj\u0004⡺@*Gw(Q\u0002vR<(\u0018ĭѐ\u000bo\u0012c0c7\bp\tJ\\U=W*SW<珈dX\u0005}\u001d\u0018&N+\u0005GЃ\u001dC.jXLWm_&\u0004\u0000\u0014mS\u0018D<6Qw`C_F`Q8A{\bE1,\u001aP\u0006*yPvQQL\u0010\u001bUaYH\t\u0010_E`2T*L!N0\rx\u0001\u0012ê3lsgI\u0000,ri8rY/U\u0010i݈=-\u0001Zz\u0002֞D&O1? \u0004q4Ob\u00117\u0003^'e$E%\u0001~΂Lx\u000f01h\u0012>YD\u0019j5ԝL`P\u0006\u000f&9_ޭxh\u000f\u000e.\u001d87/]SnuN7\u0017k]-?\u0011?{b\u0005.N.K\u001c@enٍ\u0011+!C\u00026̮\t:>zRౠ_\u0019\rѩүF\u000eqhTOO\u0002u\u0005V\u000bYS{pb\u0016\u0006'=Y\u0005\u000f9V&k(5A\u0018mDϓ8I\u00104\u001d\u0004)C\u0003=~8\u0007\"\u0007\r\u001a\b\u000b󩗁\u001a1\u00077\u001cc*tf\r:o;\u0002\u000f\u0014\u0015\u001870nkxNab&I\u001b\r\u0014B\u0003lM˃|oi@j0[+Tt\u0002a22ǦiK\u001f\u001dȮ;ol\u001f\u001f_iO;Pć,yL1#Kw\u0001yBH,Р[\u0002\u0002KRj:\\na\u0002\"5\u0000\t߷(4b\u0013lr|l\u000eya~pu;\r\u0006΋\u0003W̓+\u000eMd4h,I\u0012$:Qsr\u001b\u0014X.Ds\u001d`s5;K\u0017!\u0003Ox t<7alA$p \u001fegÊJ\u001aܛu\u0011]1]b&r\u00069*_\u001b3+\u0014e,\u001dƃ~ɒNlI9\u0001\u001dU҉\u001bJ!\u000ef+\u0014I\u0015\u0019*`CH\u001e8\"\u0005z\u001a7u.\b詒\u001c̝\u000bKI%)\u0005l\t\u0000$z|pm$r\u001b9GC9py7\u0002c\nΟ\u0010e\u0007IELD:ҷL\u000b.//!֐mi_(\u0005\u0004\u0003\ff\u0002R\u0001uۦT\u0012\u0019t\u0012MJ4$P5\u00197k0l\u001b\u0012Xb1\u001d\";!8+pt#\u0007\u0013S6ANh<=\u0019Fbf`;js\u0000H\u0003>u\u0012+]ņ\u0016x\tUi8dD%Zfq\u0007j\u000b0\u0018rkK\u001c\u0012N\u001adP&\u0005\boTny\u001c\u000e4\";Mq/c\u0019\u0013k@{q>Á\u0005\t,k\u0018\u0001Pi;OiI\u0015EV9؟~\f\u0016\b\u001d\u0005\u0001叉B\u0014J/VO9;{0VK\"->\u0006'r=:\u001f[\u0002;Q]7ˉpRj胕2>|+X\u001d\u0016ܵ4,\u0016\u0015RqFxH\u000b,$?)\u001d:t1\u0006łX^݆\u001f|B/\"m\u0016\\k+\u0001v6%\u001c5%9FD;?GΕEK*bQ le:c\u001d\u0001KJW2MÅWg~\u0006h\u0007\u001e\u0014%c'i\u001bB6/v\r\bD̹&^6񫭞xm4\u0018JQ{sP;[UrN\u001b(r=\u0016lp{\t\b{gHcbT\u0018ϕ@3U4c-_Ė \u0001]s2h̉$(\u0000n\u0010QRKWP؜\u001ceo-x\u0006\\'M{kP¸n\u0006eN\u000b)?_\n菉b\u00102iyR+疁g}V\u0006/\f;\u0011΍FZ|I+4oɑesG*ARՑi60TIC\u0017ihC`\r<\u001ef\u0002EE\u0003!X8j#s\u0014Ա\u001d`y\u000bW\u0018PAy]Yު!\f\u001aM\f\u001e\u0004\u0001\u0017S!9\u0004ُ05g\u0006姊}r\u0003-\u0002|\u0003Ԕ\\\u0011\u0004\u0014LÓt%\u0000H\u0007a'8A\u0016N\u0002Vl+ o\u0015Aqx\u0002R\u0010w\u000bl\u0004G\u0002\u0017P$mlN0,1\bT7b9JX\u0013:@(xϒ$i \u001b\u001f3M !y9sʔI1O0B@iSނ20vh\u0002Y=\t+էL.逍§\u0017zi.Ϛ\u0013AkD[^luZ!b\u001d\u001b\u0019#}\u0013D\u0012À<[tz/\u001cOAb\"Pc\u0019\u0016\u0005'\u001b\"6\u0012\u0004\u0010D!?2ikr/xG\u001c\u0003G\u001a{1܉F0\u0011il$qlI5\u0007Ω\u0013.\u0003\u0013ޜ\f\u0003\u001cKV\u0010ORD6Z6\u001dt\u0007%xS!\n\u0006$QHawX\u0002s.@T\u0017ތH}2!\u0001eS|\r\u0016{M\u001c{6T_\u0011\fn%\u0016v+u^*ࢳ)mg\u0010\u0002\tCS\u001d\u001eU/\u0012\u0018D }Z샎\u0011\u001bRH\u0010\\5\u0005\u0016,\n\n;!_c_+n\u0003\r\u0005aHyUU`bU@I\u0019l\u001a\u0004\u001b{f\u0002\u0019<\u001ax>[AͺIq_\u0019W\u00036f\u001a(^h\u0010tPhhv7BV\u0011h2Gkz\u0018.\u000f'\u0015\u000eW\u0001*׺*\u0016h>\fpҴ?=AJވHj/y#0YS\u0004*n\u0014\u000f_U+!H\tƁ\b$\u001d=g$hg!|WqE\u0013D\u0006$5`(ᑅ2#\u0013V\b\u0010\u0013\u0001\u0012\u001d$5\"\u000fp\u0000\u001aSmAo΃+K~\u0004*h\u0000\fH\u0011܇\u000f/NN qZ\u000eH\u001d%K{/\rE;\u000eLJF4Rt~L\u0000a\u0010\u0018K\u0015\u000b/״MU\u001f|\u001bb\u000etu.L\f\u001fl\u0013yP%\u0005J\u0006 \u001d\u0003p(yP7\f-/E\u0014\u001a\u0005]­\t\u0001h\u0004CG\u0013IxM=>`V+ȷfr\u000e{\u001f2'x^(0f1D\u0017{`fHJp\u0006\u001f\u0006\u0016\u0000\u000eDe0\u0014\u001fy\u0011eN@ϛ\fxn\u0013=a;\n\u0005\u0014_/\u0003]o\u0003d\u0006Pv\u0003\u001e\u0006A\\H!\u001d6ܴזpe;TӖe\u0013֗\u000e2v\u001d۽\u0005А\u000b\u000ewoJ\u0015+R7\u0014t\u000e/5N8\u000e@Z#\u000e\u00042cQ\nF[d\u0013]sg\u0019)\u0014Ha\u001b\r0\u0019\u0001f@\f\u000f\u0016@nFL[a1]j.)\r^@#Cew}Tť'̤1\u0016VUto=$ͥ\u001eX+s\u001fxˡ\\6\u0011܋\u0019G\u001e\u0018\u0006\u000bý]}*jneӂ\u0007+Q\u0006}}-}U\u0006r|/\u0005\\\u000emmtl7 E]\fj2\fJ9YrE\u0003H4\u0018\u0001[\u0012\u0012\u001f\u0001ag\u0006#ξe\f4\u0014WL>\u001fŒ/\\&a\u0002z0\u0011\u001bLx\u0019q3nw\u0019f \u000e69\r/L/f/\u000620`\f#y$8*v\no\u0005z\u0003 {\u0019bD +e\u0000\u0014HVoBx$V;H=0--a,z|hG[\u0005\n\fk\b\u0013L\u0002\u0005\u0014t.oiZ\u001a\u001d%\u0010\u0004rv=Ȱ1\u001cCzZrGR#嘴\u0014c\u0013\u000e{\u0007E0\\}\u0015{\rjP\u000bo4ycn\u001c\nJ[gUbMFOtaK͜\u0011\u000eIO&=8OX~-&;{ж\f)m>ed\u0000Of}\u0019\u001b2lM*q\u0001D|\u0001*zg\u0003E\u0007m`x!/\u0010\rwHcN \u0012vLy-SVjx2bĮRGuVzJ\t.\u0000k>CGUnCҩ\u0013Fl\bMu\u001e@w$\u0011ҸUA\u0019ZYgBf\u000fdb\u001blgd.ܥ4\u00008\u0002d8\r\u0006ܡx{\bQݪ>%\t|GCA.1>o+h' 4wh\u0006\u001d[;H0T{)\u00114\u0012\u0007wk\u001c6\u0005k&H|]‰z1K쇷a\u0005\b\u0017JE45\u0016rPozۑ=^OˊcVFE&&*@9۞q\u001d\u0005\u0013dЄN{X\u0015v\u001aÄ\t8\u0018 b\u0006\u0001) %\\\"|#>\u001c\u0013eԔK`\u0003x\u0019\"P\u001b}\f+1\u001emZ\u0012:b+\u0002٭\fX\u001a\u001c\u0013\u001fflp]\u0014W2֌\u0017I\u000e^s՞\u0017`zjd!\u000b]K'(z9+0pІ%8ŽzMӗY`Q\"m:zޥU(8\u000bDE^Z<\u000eM\tB(K\u001c'Us(\u0006o=T\u0018;D\bﻞm\u0001229M)3wLمhi{L\u001b͸SQֲ\u001es\u0019SL.\u0001M\u001c\u0013f⎎H+\u000b \u000fS\u0005)+ԱQsbrS\u0003H\u00116㫔i%y%r6LBi\u0005r#U.\u0014Lj\u0015ƕ XT~\fhxa\u0004yAt4qn˛XNc08vj\u0019J:lfnVmO\u0006!83H8ϲ\u0006x~\u0006\\:-\u0006+M\u0010ST\u0003)3zV\u0015l78)+FzM\u0017aKK\tR\u0003}**?X-=\b҄h5Ȼܼ\u00004tU;ݾ]a<\u0007G2``\u0007<\u0001\t^\u001bk=b5 1l k:pQ\n\u0010\u0003*\u000bb\u0011\u0006F\u0004b\u0010]>yB\u001c%h6-*$\u0012\u001d!I]!\u0012Fj5/I\r=\u0003\u001a$H&\u0001\n}TEl|D2\u0002Anc܉hs=&𸻸KB\u001eLr<{\u000fǦ=>jˮo\r\u0019t֋Y!+H\u0002%\\eV%'A?\u001aR\u0019\u0005\u0005*ܪ\tb53נ\f3\u0017oWy\u0017.ĊumҳRDYi\u001c`\u00025\u0002'y\"_ztH\u0016R\u0017+\u001dr\u0014OfKi\u0010\\=x'}3fS\u0006R}\nP\u000b|\u0014F\u000eEs+XsqNF@ә\u00021\u00117\t}jcI_*0,noPjhJHˮ_8,t=\f/ӟ\u00105ib;ыbpNGιOZ5A\fd\u0001\u0011\u001agD)cJ]W\u001aGT^z-L/ƅ~\u0003B<\u0016-7\fKJk\u001c\u001b=\u0007OZ\u0017\u001aSaY\u000efy(ti̳6ެes;;|//eTZVLBec^\t\u0010\u000f9Mj\u001f\u0019\u0005v1Zub4\\#QYU.\u0005\u0016W\n~.%xu\u001eҒw/5PWYsKullоZ\u0000,S\u000f\u0005\u000fſ⾴&92kÄr>\u0000 4?2wC@Q^fem㌆3/gJg\u0001,M\u0004X\b \u0010Y\u0001Vf\u0018`\u0001TJR<\n\u0004\u0000\u0015\u0000\u0000\u00019\b\u001b\b\b\u001c$(\fj?q^ª\u0019PuU\t\u0007جfW\tzCYSiqʝ1N\u0015EF5F\u0014\"2\u001as\u001f,\u001f٧S4\b_!2/\u0018\u0010Q❩Iب\u0006-LP|Z\u00135jȀ~8\u0013̈́4upBo!q\u0011s\u0017GoB*o\r\u0014bYeL\u001aCrHbJjF9L\u0012\u0017c2\u0017<\"d$M\u0019,\u001dDbF6DM+\u0005kUp'h9n\tB\u0013E\u001bբx\biRոx#F\u0011fZwI\u001b\u001a=\bJO8B}\";\u0011\u0003LA.4q\u001ai'&\u0013\u001e=Jd57J|\u0014Cc\t9}|3˭pxN^aj\u0003l=0\"͋Ď\u0005\u00130N['B\r\u00030B&\u0016f|.\u0007:i\u001cU\u0005$\u000f\u0018Ȗ4\u0012m*+x)]fQBzS\u0012X\u00100T337\ri\u0011\u0019Ӱ\u001cn#\u001d\tԎ-\u001b\u0007\u0012Kf\u0007*G$N\u0011wG0\u0012İW\f/-ŁM5\tC䆶KYpY!a\nO\u000eIpr!r09hY;Jٜ\".918qofx\u001aUe(q:A}\u0010x׷ܶ\u0013x/!›\u000béM\n`xt\u00171>=\u0014=88(>k0eZ-7Y\t\u0013P{\n\u0012و\u0016EXp!!5^Yv#AvLRswwIPaW\u0013\u001c,jw\f+\u000f\u001bo$守;f$t|\t%#\u0017\f\u0014\u001cn\u001a\u0011j\u0007\u0019\u0012\u0017S\u001fMşWES~(Pѷ\u0004#yFf:\u0012yD{_\u0013ߜB=nKLx-aA)Lk\r\u0005*;c\u0017m*>\u0019i`ڇ\u001fK\u0012ap\u0002;v\ro.FNw>QR*av\u0019{r]co5Wcf1E*H>7g2xSB&ZQyfs\u001c\b \u001c9\u001bCAtMe^\b8\u000bT3_\u0015E\u0019[ua\u00163P8w\r\u0017CCߜQ\u0013$6(\u001d(6ÙTlf\u0019?\u000b\u001ae\u001e)(1\u0012;lE\u001bK\u0010y_SϏH{\u0014\u0017ȼ\t#[u\t%Bf\u001c\u001b\u0019\u001d *\u000bIY)H16y\u0004%\bA\n2\u0012D`\u0004*\u0006\n`\u0000\u0003\b`\u0001\u0012\u0004)\u0000\u0001\u0006\u0003.\u0010\u00053jN9Vl8PNY#t+^@v \"PRh\u0016C@\u001aﶻ/Y(*ƅwV\u0014-Uם\u000emMpݴ\u0005\u0012\u0015K:j\u001du\u001fW\u00053sμ1Qa444\r\u001e+懨N*HM|\tidtw\u0002\u0007W1\u0011d\u0018ɡPdtYɽ\u00116\nQ)/J)2%ZH-+譼A@\u0012\t\"eXgUA%)܉4%tW\u0006/B_e\u0003󩏢JR2\\9.i3\u001a.Q%<\u0019G\u0014>6\u0015yFz\u001bMŢx%U#p16#4(~\u0013Di?4\u001c>Cc\u0013\u0002 3k\u0016*[+@85\u001c\u000bl൞LYU1\u0014V\"Uaa(|U>Y˥[97*ZL7wd2n̊Dʆ(xF߶f2t6\\2DŽJhFT\u0010T6-XU\n\u0019C`h1)xȀ\u0011iĹPYc \u000fv؟WDR\u000fwt\u0019\u0006z\u001fZ)\u0010jj{\t[k,y\u0011^CγtdSrj@ \u0017\u001eCl6բijMt6k`%\u000fX?\u0019\u0005Ȥ4g16\u0016S46XѬ\u000e\n}Nϼ &\u0018{um_AꟌlN\tn-Mh {/f}\u0013^L+ڋVf6\" I(\u00173\"6W\riq?\f>m\u0012\u0014h\u0010@4\u001b;,dsF6de|'\u001fnF&lT$\rc4!\u000bC\rF9#>Ōca\u0004jgs\u0015k)ƞz\tOELyMyF>w1v8fUf^\\Ve\u001d\u001d1$Q^\t_+Kg\u0014c\u0013\u0011i4F-RXڨ\u0004Jjp?-eP\u001877v\u0012V\u0004a \u0000\u0000XA뙒הI\u00105GI#jn\u0007{\\\u0015i3y|ʝOaBCR'h#\u0015(fOEIN\"[\u0015%uK7U`I9#\u0010ŋR\"?G#\u001429dژ߰p2&\u0002(Rܴ)\\jpPKU\u001f$a9EI]\u0014\u0012\"dPS3*\u0017A\u0012\u000bQ\u001b\u0014Sӗ9\u001b\u001b\n;J7b)]5x\u000e-K^O29!ʥ\u0012T6}NTO_e\u001dCUXQp](\t,hܮP>p idq&JW;_QC)\u0013GM\u0011\u000eE\nr_\\\u0016d}5FS\u0015UD&NA%! \u0017NAV\u001d7#w\u0013\"F)\\eR&Ĉo+r4\u0016\n\fQbdE7$W v\u001a \"#fjpq/z\"R^jq1\u00059R\u0006亙\"\u0012(7A{oT:b\rѬ\n\u0005\u0010m0ʺ/\u0001e\u0014KИir$.Q42r pmDxB_Q(HdQ24(&rP蜹(h(R\u001db\u000b#\u0016KXh.!'S[\u001b\\Z֗+PgaJe\u0000ϣS>|Fw`yari\u001e\u001a.hxGSQ8c+\"IV\\L\u000bDC\u001b\u001eN++n<>\u000eS+\u0007]c̋\u001aL+\u0019\u000eC\u0019n%䮱V0*h\u0011+)%wϐTV\f~IQʁY?\u001c;H^o\n?ߐHb1ʇ^\u001dXPc5HҨ -dPeP1dG9d*JW\u0012\u0014>J.p\u0016\u001b\u0012$fsC-\u00128>luĊ.X\n)nR\u001eTKb\u0006Ƈ\u000bY\u0018ei\u000bV6_\u0019@`@\u0011E\u0005\\Dž]*szۻb\u0018[C\u0019\u00143k4R\u0010\u001dⵗ\u0012t\u001e^;\u001e4<\u001046{\u0013B*-%-8)qc\u0014(ԑn.jTQ\u0017\u0012ԥSP)$e\n\u001f)M!%S:=\u0016+ˬ'*[\u0010\u001aƋB\u000fZsb\u0018n˯3mJsH\"M+\u0006hq\u001aY'R:1j\u000e?Dw.S\u0015Rʈvkv*8u&D>\t'p\u001e;̇ze/HF>kH꣙!J*\u00195\u0016y#u^AɆ\u0019\u0002٘WQ\u000f\"&r!Ӧ\u001ck+p\r\u00154\u0012bu\u0003Ζd`Ԩ:%)W\u0006&*Nk$<: \u000fu9bːqBj\u001dB^\u0016#TT\u0015dM vlgE#vF*הNYw\rH⌖,C&V\u00100\u0010rQFY\n\u00057ԭ:[2u!\u000f\bVt\\N&/\u001b)ΊfF'LCr#\u001f/:d\u0012|(UK\u001e3ppI\u0018ND*G[)-T\u0016N\u0015&X\u0005\u0019F\"Uŵob&nZUh:\b*VS\u0005\rkƥ\u001eD/&C+j\u0011l\u000fE&\"VRj\rhH\u001aH?)2taW@R1LEME\u0011\\#H(P݌\u001a\u0013{/\u0012͆4ܫZ,A 9\u0010u\\s3!ve%_\u00146\u001fb\"GAu3!C1\u0005MA됾&:ˀ\u0005\u0000\u00038\nJ\f`\u0004%\u0000\u0007H\u0004\u0004\u001d\t:\u0000\u0001\f \u0004\bn\u0004\u000f@\u000bLP\u0003`\u0003\"@\u0006R\u0010\u0002\u000e$\u0003&h\u00040@\u0012 \u0005!HA\u0007LЁ\b\u0002,(\t\u0016P\u0014\u0000\f\t$P\u0014\u0000@\u0016 \u0002(\u0010A\t\u000e\u0014\u0001\u0004\u0018\u0014\u0004)@\b,9I$\u0004%@\u000b:\u0000\f\u0003!0A\t\u000e\u0011\u0000\u0001$(\t\u0014\u0001\u0012\u0000\u0003)@\u0007\u001e\u0013 \u0005!@\u0002@\u0010t\u0001\u0018\bB0\u0001#tb9\u0018Yp\u0017\u0010\u000b\u0006lAɺnњ5j\u0000\u0007`\u0006\u0000u\rE\u000ep삙\u0016J\r\u0014N\tOLodp;Ik蝃FZpiP#\u0011R\u001aB'㣒ȳqX\u0015%W0jv㡠\u001eT]VP^\u001d[Ua\u0006\u0019B1Ao\u00177b\u0011A|DQL¹X̻=Ĩ$H-Ӑ\u0018\"U(1/\u0018#KMp+X\u001e3T$K\u001c\u0014j\nu`Y\u000bf\\0xHQ':A\b\u0015M\u0007$\u000fXD2\\:\u001eM\u0005/\bⰦ>\b\u001bȋLɄ\t/%\u0012H/JOmcKPVKISتx/PK^,K\u0017)>(u?ATC\r\u001aUu3C8~h\u0015\ne\f?1v\u001e6NE}\u0012޸\u0018/NX\u000e8_\u000fjHm!gk?:\u001a$8Cw\u0007Y\u0011MU\u0014`ⴊ̧U\tQFyYiʨWYĒKxP\u0012\\+V2Em#\u0013ea;N.'yD`\\\u000fw\u000f\u001c5,\u0015KPUhEºJBU\r#ۢԴ\u0004\u000e.⚺舅逆JQU\u0010*\u0007hT5\u001a\"a\u0014C8X\u0019m;\u001d\u0004Tl\u0005I)ZPh@2ԙr?Lk3\u0012n\u0015\\`6\u000b\t\n>B\u0013\u0012\u001aWQ\b\u0002T@gXwN\u000fB\u0002=n)\n!:a̻^tP|\u0011\u0003\u0001\u0000\u0005BlU)^\u000egyl@\u001alZY~2C\u0014,r/\u0013fA1R}UU\u0007DF֢:.M\rQwg\u0011\"3EZ$J1GfiVHPЅ6(+|7y/XC.Z-\u0010RT8C\\yBrQ\u0007e\u001bV,\u0019Df;Lf\u0014}e,hP\u0016O\u0012H\u0003h[Țl\r;T\u0011FÄ)'h=N-\n%Ewa8\rh`\u000b=\u001d/sy`\u000f\\S3{I8A\roT\u001d\u0001M\u001aI99Ha1f0B%\u001d6xX\u0018\u000e疕a8\r3\u0016}~{;\u0007\u0011oM1H5/,\u0004#G\u001dׄ\u001b7k\u0013#x.b]\u0016,\"tpqǦF6c\u001dAo*#wQ|N\u001ftgdG: =BT,2њ)L2tYDˆ\n}{DmU\"z\"؟aD,5VI=ɢdq\u001c\u0007Wdq4D`gdQ~ӊ}nآ\u0014w\u001f۩~JխV4bY\u0015V~WvX\u0014*;C3)]\u0004)(M\r\u001da\u001au|rj<[BEr\u0019\u00141Q.D%H0Th#@&G6\nb\u0014\u0011\"$\u000e\u0012\"=ȟHC&9H\u001b(qeKhJR3Šn\u000el\u001fE\u0001[oٵ۹H\t\u0012z¤-\u000eVmQU؇('F4'z\\vh/q|@kv\u0013:B(Z3#3\u0016i\u000fЃk$2Eʏ`\u0004*\u0011r_gBH\u0004\u0007\u000e8i*ə3R]\u00160\n\u0007]ڪx\fEePܬ\rIPjnIb\u0012ƪ?IԦNR%TNU[^#R\u0005&om\u0011+{&溢\u0007:hF\u001b\u0000\u0000\u0011\b@@\u001c\u000eD\u0003r`N\u0003\u0014\u00058>\u00120Hp\\r\u0019\u0000\u0000\b\u0000\u0000\u0000@\u0000\u0000\u0001\u00023\u0003\u001d\u0005>oO^\u0016Q\f\u001a-\u000bFkʡZVa\u00123`\u0018ZБ7=lV\r\u00046>S$L&R<\\It7h9{rԹ\u0012;;[y?u9\u0016ӁDIj\nl\rO(\u0014h\u00191ܡR0| \t\u001eH6\u0010\u0014dH5xSRŃ}%\"\u0011\u0001q}\u0014\bLvq)\"\u0004Tl6aV\u00130;\u000fvC\tf\u0001@t\u0018B8d)\u0013o\n\u0001]jo\u001f\bfB+M.]\u001a\u0007GO\bǦ\u0010]Mݜ5Wh\u001aJLޯe\b;o^\u0002\u000fGS;\"7I\u000e%\u001bGEtc)\u0019nҁQg!}\nV,U\u0005\"s\u001b\u0004#i\u0005\u0018Nk\u0012a\u0017\u0019ȘVCh\u0005r|68\u0017\u001ax5sh\u0001:S#I\u000f,\u0000+K$5ئIec_\u001d!*\u0017Q\u001f+\u000b\"\\/h1?)Z$A`Yc:9?\u0019\nd\u0015\u0011e#\u000bdqJ\u000e;h2\u0002}'v=hmr8T:Fʠ5*\u001c\u0004\u000f#\u0002AW\u0018\u0002.os\u00023Sh&hPn$\u001f\u001d\u0001\u0010H:l,CUQ9%\u0011<,\u0002̭CHF?%\u0019$$E!p[SʱZ.%_%qq:g[Q!iS.|k@\u0013Sj⨰\u0010k'!fG+^xI=iWŮR\u001fA\u0006q{)R\"aј\u0010|Ꝓ@e\u001b\u001a'ƻin\u0005XJ`)4բL#)H!/$X\u001a,:\u0018:1ƢntAth\u0001\u0002#\u0016]\fH\"\f^;\u0010l'FZ{T4\u0017kG7`ץuPM\u001e\r,1elz,mS^OP\u0017Fb+(L 9z(\u0012h\u001d0Kbj\u00191P,8sOj\u0004k{Q\u0002\n>Rˇ\u000eN\u0001#@DD^[1\tP>QP|,\u0003N4\u0014\u001f\u0005P]+ke\u0010Ÿ\u0007\u0017~\u001fG\u001d_%WES'p6KN\u001b#2\u000bPWʏ3dWrGz\u0004LM*>D>bۉ\u0007wߨ[k\u0016i\u0018\n\u0000\u0013I\rQ\u0012oA\u0018{0P{\b\u0018\u001ag\u0019ٞ9VlP\u0001_@ \"\u001b!\u001aRca-Y\u0007q\u000e\u00162%c_euAࡵF?3uI\\\u0013/o3(Z@S\u00100\u000f\u0019\u0018>cqqb87\u00197~l~& 0-CE\u001dTBMA@+=B@#@-p\u0002\bG5St!{XZE\u00118pMV!p\u0002ee|aOmW=bШՒ9p|\u0014a\n\u0004 GH&AU]\u0012b)Q~5\"\"\u0017P`=\u0017\\E}8Jy=L\u0007\u0002\t\u001b\u0013\u001dx\u0012v\u0002\u001f0\u0014]\u0017\u001cM^Kߖ,oVyrC\u001a@_΂\u000bL:\u0016W\u001c\\Oߜx'\u0011I\u001c\\E3)\u000e)`J7Y+y \u00115\u0004SV^1Db&F\u0012\u000br\u001bOh,Œ[05~\u0010\fMGz\u0017ɰg/f\u0014\u0003ėǡBސ \n\u0004\u0003NMz5\u000fI:j\u0015\u0002kCQ\u0016KHD\u001aGtm\u0016+\bj\u000b \\\\=\u0019\u0007M\fd\u000f7jF7IbHT˚Nf\u0016\u0012t]]M*\u001d&eL8GKY1f\u0019t\u0015\f\u0015G)v3k\u0011̟L\u0012\b7ex%y\u001d-\u000e>PX>Dd%{W+a\u001bŅ甈w!ąI2[pPDјirfqCB\\̉(’Pe\fa\u0004\u001a(4\u000f`?q>i\f\u0004\u0007\t2ud\n\u0017\u001eśSqZ\u0015RUz}tЙ\u0011N,SSi+\u0004\u0005cg\u000bY.T5jZ+\u0011KJ\u0013mņNF+&\b'&\u001eX\u0002VS>gC\u0018VG\u001f[d\u0016>ٍz\n۹r¼&6DD)\b\f\"q\u0014ůwD{\u001e\u0010\u0002Ned\"\\\u001e\\\rL\b:\u001eA۟2k6Qg܉+f+\r\u0007NjM-<:t]X\u001cI\nNE\u0005$+\u0004U>\u001ap\rEyI\u0019 c+\"@J\u0007%E\u0011-]<\u0006\\j\t&TPr\u00052R-<Ԛʼn[ѽp)\u0010N\u0017~)r\u001aN\u000bL@\u0006ifT}ž%$2x##W\u0014c\u0018\u0014@r \"d \u000fu\u001b7H\u0019ә;a\u001ac2X\rn\u001e\u0014\u0001\u0012YjhϠR$ɓD\u001b\u0001!\u001e pHJ{ak\t\u000e\u001d;\u000b;f;,\u000b\u0005\u0003\u0018|ȳ~\u0003J\u0007c\u0007dU\u001e9\u00132im\u000b\u00006\u000bfK#ݛx{V.i\u001a7*toW1Rb@#g%,X\u0015{<\tx\u0000? \u0007z'\u0000\u0000ͺ lgڭ*E#p\u0016Y?z\"^s;\u0014p\rr\u001f>\u0016\u001c\u0017M罧@f\u0014\t8p=?j\u0000\u0006vi^\u001cI\u00053D02\u0018~ΪOJRxy)2{R\u0007V\\p@[l9Ө.]?~\u0019/<\\L\u0005\u0004\u0014%Aޔ\u0003Cg\u000e~RDFYLQ\u0010q\u001c\u0005\u001d(Gjmq|!$<\u0007a%tE\u001at,|\u0014\u0005#-o*Wӹ\u0006!vIwT!Eq4\u0003\"@\u001f9\u000b^װvdI8Ԏ$r$\u0017O υ՜\u00151N.=p\u0005p\b\u001a\u0001o\u0018\u001b%\u0006Nd=c\u0001j#ʒ\u0019*Jz\u0019q\u0005uz9W\u0019ϋHӥJ\u0018\u0010\u001c\u0005\u0000XG\u0007\u0007\u0004[wkM\u0010TLH5^T,2\f\u001d\u000fpϹ\r\u001a&\u0012I\u0019嶘\u0004FoA\u00073ڂ;y\u000eΌb\u0007\u0013I;ȁ\\zXڄ\u0010d\t+DЧY7JsYAeH\u0013'\u0013\\\u001b2@I\u0000l4G_ǯ\u000el\u000b\u0001/c\u001f~U\u0002\u0016\u0004\u0005\u0013\u0011\u001f\u001fߠh+\u0004D\fJp2`@[=\u0011o\r\u0013\"\\g+\u0019w6\bEʂ\u0014\u0011:W(Fʣn\u0011FF@d\r5\u0005\u00170/)mwF\u001f~M0ˡX‚-9Pr\u0000#R\nI\u001a$CN;ʗ?\u001f\u00151ǻqV!\u001a\u0010~`F2Z\bK\u00120\u00146\n5\u001axyI=thdw݁P\tNg%P^%wN*K4e\u0016l4z>\u0018X+YJ\u0010hHz`\u0006yb}g!/\u000755XS^N\\+\u000b~{\u0015-J=\u0010\nR\u001f?\u0016)>H\u001f^\bD\bSE\u00120\u0014\u0018}\u0012E,8\u001cun\u001b.x\u000fUB\u0006\u0011K(\u0013-\u0001@]\u000f\u000fg\u0001uNM\u0014bM\u00048u\u0006\u0002DatS@ֹ;cMj\u0000.\u000e r-\u0011\u0015CvjA#\n.5xO\u000fTܕ.PQbyӺqڨ[vHV\bᅻVH\u001bxŢWt\rLrhi\u000ehvuDZ',B\u0010\u0015⾹~f\u0012\u000f\u0013\u0002V\u001a%\u0005qFmIuJ\u0001\u0016fvu,s\u000ed\u000bm:4DMYd\u000e\u0016t\u0000X%8Au6a\rJ\u0016g'㎎\u0002\u000b\u000e(͎\u0013u\u0012B\u0012\\2\u001b<\u000f3]\u001ea?a\f[0oAj8eY\u000e־0h\u0015u[^>I*t\u0013R߰\t^'V\r\u001b\n)p7$\u0018\u0016JX_\\#.܊Tz6NRsżt\"CZo8DCWy+\u000f5\u001a\u0018\u001b\u0003Ž{Ezz\n},\b_\u0002# ^\r*N-)6'\u000er?@M\u000eVKlP\u0014ܖ+U\b\u0013\u001fEf#R\u0001z\u001a=q\u000bx#,b'\"qw? -B\f0H{\u001d\u0018\u0018i\u001b\u0004%^\u0000t{\u0000&,:1\u0015\\\u001e򬢦i2?ъ<&JID\u00192RC?\u0003H\rWAQŴ%Yq\u0017r!I!MW:⼦t\\h\n4\u0018F6w'\\r\t\u0006H*2yyKi$U\u000b(\u001ayMQK4pU$UEW\"\u000b[\u0012ȷ޽\brMW8k|`\u000e8{Z=`Щ@ڠ6pP~\u0010,\u0000Sdbi\nG\u0015R[)_>V\u001e\u000fO\u0004]\b߮\fQXz\u001b߅\u0005S\u0017HI70\u0018ǫ\"i-`lGҹW?\u0010yA\u0019׉\rI+b\"Lm\u0019\u001a^#\u0017bqnҫq#8Ofv\b\u0014S&\u0001\u0001\u0014.\u00187\u0000uzJ\u0019 #ڽK8QAT1wZwDyG)\u0018\t joŹd\u0010\t9\u0014\rUԋO?\u001evsډX_\u0007|>Ji\u00036\b=\u0000U\t\u0010KJli\u0004,\\ߔ\u0014\":_{:\u0000\u0016I\u0003p@<\"\u0019iz\u001bon)BsEEK\u0010c\u0002O氩.F[hmi?F\u0005)\u0012p\u000f\u0019Vu\u001a{.q,\f|\u000bTO|•+9v'Yt~~g̪l9m\u001fqZ~<=_K\u0001\nAO\u0000]wfp/C zorm\u0011\u001c\u000b}2rdC\u001a<\u0016X8.u]ϼT(X=P\u0007\u0015\r\u0016\u0000\u0001\u0016b\u0018\u0014\r8\u0001\u0006\"x\u0015&`%\t\f\u0005Ɠr\u0000\u0003sm\u0012v@yoQpS5fa2\u0000C\u001bd}\r\u000e\u001b\u0019\r8O])o| e\u000fLU6@\u0001\u000ek\u0001\u0000\u0000ȣ\u0005(*.^\"\b2K,< Re68\f_\u00059$O\u0005!\u001elbfu\\E0F\u0010\u0018x\u0005r`\u0019=pI>tC\u0007f\u000fÉRa0y|LjQ~\u0005ju\u001b/U%\u001bn*O\u0014\u0010.3d'\u0015\u0003\u0013\u0014+\u0018\u0002܁\u001d\u0014aD\b\u0017`Gq/?D\u0002\u0010\u0019e2\u000be\tm\u0017!A&Bf\u00139Ϣ5Hߎ̰]\r\u0016#YHV6)\u0012ߠ1\u0000E\bk\u001b&\\Oyb\tBr\u0007\u0019\u0005~7J.!@VR]]3mw\u0005%&4퉞\u000bY\u001fn\u0019Il\u001d\u000flJLJ\"\u0012k@;\u000bgk/E&\u0014)M\u0006U*׭0\u001f~Fk\u001e\nshot\u000fDq!\fǶ<^N2%l0ָbN\\>\u0011h\u0013d\u0017FQ\u001a9*1-\u0004Vi\u0019wA%|7#v%\u0001[)M\u0012\u0012|~#R\u0012p}G!EKBx\u000fE\u001ai\r&:,\u0017\u00057ikq\bQaTjv\u0014A7gy\u001c\u0001\u000eF<\u0003@:\fЖF\r*\u0004K\u001bI\u0006Ͽd6'\u0004>z\u001a#.\u0011M,b\u001bbY\u0003U%\u0005?\")ߨHq t2I*k녚\u001b\rYq\u0001\u0004ܑ@\u001a@\u0017\u0019dJ1tZ\t\u001c6t\u0002\u0004|\\%\u000eS/Kqno0\"I'#h@\b\r[\u0016]'d8l͹a\u0002QI2\u0015R\u0015M$g9\u0013P\u0018.(v\u0012Bz n[\f1\u0001<\u0014ߘK\u0014d$\fq\f\u0014<|\u0001ڜqC\u0019`6L\u0007\nq`w\b.7L\u0017w\u0018\u0016\u000bi2*i\u0004\u0011qx@F;-I\u001fٍK\b\b@Jl1%\tI\u0013^7U \u000fݰ{(ij,cZT\t\u001b~\n\t\u001e$k\u001fT\bi},\f-\\:\fv?f\"QXK\u0005<\u000bNҳ;=3Ly\u0010ސDIj\u0011q:\u0019\bI\bː'^KܠMF-h\f^!r{.̘\b fZ\\R_\u0002ؼ\u0019~8\u0007+^>(t6𥅟XC$nXiPN<\u0007\u0007Ij~Hpf{([|o<\u001a:5O͞=huب6ɌFz?\u0003c\u0010l#\u0002fI(첷ڑ\u0011\u0001\u0014<6%Ź8$۸t.c\u0007T\u0010qAW;h\"9Q)\f)\u0007&D\u0001,@C%\u0010h\u000bv}0\rޑ!lB\"\u001d\u0005Nm\u0002PvQ6f@GuIe\u001d:Z?Z_wD\u0019k0ˠ퇴?!:\u001ep5&\u0018~y_\u0000pcff5bcg0Deń\u0004yxX$I/pD\u0011hC^E`XjA4\u001d\"FglI[~;&Ϥ\fnƟV2IPA\u000fw[\u0003q;F:tܯz^nmh'a-\byDݘC1\u0019G{\";.\u001f\u0016\u0002ǭ]Y[\u0016f߆#!4-V\u0003>-(\u0015eϡ+ed0y6N^\u0005>\u0004ly\u00058*6\u0002IE\u001b\u001cY\n\nʵcr\u0017w\bfuX\u0019.W\"W\u0011\u0011R\u0018\u0016}Hn8v7@\u0005ZܽW͌\u0019\u001fز`\u0004=Ìs=jW *u3\u001dm&Z\u0016pw(*<#ɵRU\u0000\u001abfwNJ\u0000\u001f\u0015Y\u0016\"\f{\u0003G\u0015E!\u0006ZIa@20e\\&ai4Qg&\u000fc6\u001a \u0000'&9'XI+:$\u0002>{U6F|Îo\u001f\u000e\u000f&.?X(Ff\t#\rz\u0007\u0018v<ŲhG\u001dҲ[V!jijGW4w\u0015b}3L\u001fj\u001e,Ջk\u0010U ؐ=lt\u0001ZDgR89:uU\u001e0\u0017:Utм\u0012V'̬Tݭ\n\u0013KU%e@\n\u0004TB-q\u0014y1|%YJ\"\r\\f$F<8\r'yߞ\u001cG{\\)- 7l\u0015vf.|\u001e\u0003d_ĉЊԉ\u0018\u0005G_\td\\;\f(d6\fX\n\u0019^+=UP|ټ^Z@k.M\u0018}\u0010\u0015qa\u000eJyolC\f)wE|R\b#Uv.\u0004\t\u0006\nD\u0003\u0005>NFf?e\\4\u001f\u001cu4F:\"8\u0003O1l`C4RΖb+}5FU9NU($4\"\u000fz\u0014TJc.\u00160R\u000fi\u0004m~\u0016l\u0018$YKزopWZ%\u001b\u0013K1#\u0015k[\u001d}\u0016\u0011\u0001\u0012\t-p\u000bħfHES@-i\u0001}\u000e\u001bb\u0002\u0016Iʑ-6\u0011\u0003\u0005\u000f4\u0010r`\u0007u.CxdQj[D\u0006RЗ\u001f\u0014\u0016)R\f9Y\u0013 b\u0002k\u0002\u0016נs\ft\u0019tig̼xk-䯕\u000e\u0001lW\\\u0019\u0007R(-Z:lTNZK<.\u0018w:wHnv\u000e~B=o0\u0002%\u0017V\u0005J>*\u001dpug\u000f¢D#1GCDo_ƧrO٥\u001fH\u001b`\f\"M\u0007w߀G ӼKy\u00157Sp@RxJa\u00103\u0013\u000eRn/\u001dvI4\u001awKrȅ\"\u0006\t僤\"F\u00169\u0010!B\u0010P#ԡ_2\nS+]C\u0010.;&?V&~l\u001f'g\n!\u000f\u0004\rIQ|a_K\u000f\u001f\"`\u0007\u0004!\bj\f# Dao\u001e^\u001d?`fh!c_\n*|=E\n\u001eA\u0010\r-\u0000!W#~\u0018/}\u000f<\u001e\u000e\u001b`]CWv\u0007\u001d8~Cˢש X \u001ecHu\u0019_B=ij\u0004V\u001f\u0003%\bQŬFjC\u0012T3>,|H8Tiu4PT:=ŊSiJW>K)Al\u001f43\u00052LD\"CY\"\nomՔwTt8+]A\u00108+}\t!\u0003+MԁHK^il9\u0010<ҫ7\u0014ôt\bK-\r\u000f?&.o\t0\u0005Am3Įf^H|ddq\b*)F\u0010\u0002q&ɚ6kL{6Rd/e\u0016%5SCb\u001eS7\u001bC:q\u0014p$\u0015Oő|6v\u0018!q\u0002wR\u0002\u0017d\u000efc\u0006\bl4\u0019\u000eٸFd27\u000f&+\u0013\u001b\u00134ؓ;;jzREf\u0014pKJ\u0019\u0017,pJ\u0019F\\e+eD*O@\u000b\u0016(ޥPgRnr\u0002hP.En&:O!T\\\u001d][ \u000e\u0010\u0012_AZ\u0005\u0011PB\u001cL^Şss,\u0000=aZ\u0012 ]e\u0013ʂl\u0014Tg\b\u0019ܽ\u000bJ\u0002\u0001dɁY`zq\u00107Q\bJX)Gr\u0011>0\u0007\u000b\u001f9s,,\u0007s.vέpgǃ\u0012\u0007X*\t3\u0011Z(\u0004J.%@\bWM)SetFbay>\nnwP#%15\u0014h\tl\tHzVB/&w\u0007k,\b \u0001\u0010\u00005#\u001cL&w?&\u0017XSX\b$\u000eh79ӟ\u001di\u0015%\\MÁ{En C45I\\\u0004W+PabSuISY\u0011\bH\u0002p\u0002\u0012V#̑A\u0013#$\t\\\r*W@,1D[V\u0010F\u0001 uJȍK\u000fo\t\u0006P\u001b|`\u00054)oK[3n&oD\u0010rT\u001eX\u001b<\u0010fPw\f\f\u0007rM\u000e?Nf\u0012P$\u0000e\u0015Ҕ#\u0005O\u0014oI\u0018”Yy}&\u000079:\"v\"Z!\n]2u|\u0012!\u001fzdl?N\u0003n\u0018\u0019vzd뽕q R\t8\f$By4\u0010Q\u0010\u001aQ7$\u0013*\u001bA\"gq;1w\u001b4WqS8,\u0005ep\u0014꿘\u0012Zˆ!.|\u001dx\u001c͔\f7\u0018v8\u000b0\bjGlIR\u001dgYH~\u0005T\u0011\u0002nf3>v/|1`u\u0006e\u000b@3\u001eg\u000e\f\u0017XEQ\u001e\u0003m\r)48q2v&)\u0017\u001e\u0017S\u0017Ĩ9\r\u0019n\u00139c\n2RBKbe\u0015!H\t]'\u0017nArZN.(\u0019X\nz\u001c\u001a\nty\u0002\u0018\u0005~Z\u0013T1%p:\t+}\u0001@CE \u001fG!`\u0016\u0004q\u001a\u000bl|\u001cpz@\u0000Q$/PIJ|\u001b\\\u0000\u0005\u0002!8R\"\u0017zވ\u0018@C\\E ~ch?nU*\u0018q ;LcJ$N\u0005\u0006¦ \u0005(\t\u0001W=\u0003\u001c\u001a(\u0007\u000f-\u0003R\u0002fqa٩HG\u0014\u001e\u0012\u0012\u0018,\u0001\u0018\b,l$\u0000\u0012;P\n\u0014\bH\u000b\u000by#0\t&.\u0000\u0013#C:Ŏkc2\u0000xץT\u0005s?\b\u0000\u000f\b\u001ceq0#&C(Ƞ$(Yu\\؃_\u0005.SnV`{\fc\u0018@\u001f\u0018S$}9.2{\u001c[qo|dT\u0015\n髾GƋO:\u0013\u0013Vʎ\u0004\f}'_Yh3~@x*\u0012ֽ_:f[\u0011AgQvSMi\"\u0011VWt.\u0014r^[\u0010\u0007NM}7NO\u0007\"\u000b^O'i\u000bz\u000eܘo\u0018ډOC#gNFm*\u0010\u001bkdGO6>\u0001%\u0016\nG\u0016ʝ@\u0015\\?\u0007bĶ@khxT,Mif\u0004lR+\u000f\u0015w'n^\u0006c7U}mfzk\u0012U.TmDQɅՄC>whGd\u001c\u000eLM\b4\u0004&jʂaO\r-iHVL|\t`HE\u001c*:h8h8\u0003\u001f\u0005\u00112hݟMۅ-2sj\u00064>gMSQ,\u0003Hd⇝fve1\u0007O\u0007dW\u0013\u0012|\u000bNȉڏ!/ \u0010i؈%c&jq4ւd\u001d\u001b$vrL1!\u00017KD-([Ȩ4L\u000eЮs\u0000:7a|0ÅY\u000ee)\u0005\tB\u0012y\u0011}ӏĸ\u0001|p2AfboYo\"V򽙿esonlR/)%g.XoEZ%ӛ}]\"3츣.MtU5\u001423Q.\u001eRC%J\u0015Sߪwu+wr[\u0015\u0013v\u001ajs`9R\n4@.kNHH\n\u001bV0\u0007:K,9H\u00041ayE\u000e䁩\u0016`%!=39$l8ĺN9!\bq.Azo\u00133\u001fJ7\u0001AEƒ\u001dbq\bWKᨢ\u0003\u0001EW\u0003\u00154Nпє͖/?OE7#\b^\u001e\u001eC\u0016sOd@\u0019+>\u0007Z[2\b\u0018\"\u0011\u0012<\u001aG\u0012ѲGknW\u0019`q^\r2Lޑ:$~ܗC\u0019PM\u00138\u001a\u0001\u001fcax2J5\u001cxgO\u001dܴ\u0012]/%<\u000fLe4\u001fx[\u0002HY,,W\u0019\u0018\u001d!;k+˓P&Q\\e\u0013ѽvV5\u0019sGjxʤՆ(Ϊ\fvf4AF4+Ì)sLy\u0005\u0005&;cX`Xפdv\u000fk\u0015Eȋ\t򍖠?1M\u0010QE\n\u001fWs\u0013zB!}3\u0003\u001f_Y{?-_jsKx3D/\u000f;\u001d\u0017\u0005\u001bPоR\u0007V J\u0013<+\u001f7\\EɺfKj\u0004\u000f{\r\u001f\u0019l&ѧݔoŗ|tح\t\u001cB~\u001a5\u001eC~\u0005_EI6p\"\u001b\u0002,o`fca*s-\\D\u0006Z?rG3\u001b9򍈼A\u0013\u001e~\\+7Ȑ|k\rʏ|\u001e\u001eX#>wH=\u0007\"Ɨ؜h\b4/\bwX1\u0011Mw\u0018v\u0016N\u0007&y\u0016(/3&Dp<ςf`7c>W\u0005,\u001bZ9_\u0011`kAr0Q\"\u0010t2\u0012񣹼0!G\u0003-\u000f~\u00050s\u0011Kfθ\u001e\u0003k퉼;|ۆ\u000en\u001d?wϬ9Ѡ\r\u000fe\fbhƭ\f\u001d&\u0010ߟw\u0011\r\r]\u001a\b\b/\u0005f\u0015/\u00193u$\u001e/?\u001c\b\u0003Au\u001f\u0012$f\u0006C\u0013Mvg\t]\".e\u000f͸H\u0013M>1K!\u0013\"fP˱K\u0018D^o\u001b\u001a\t\ry)ЌEK\"ӍthvA\u0011m,z\u0005dp.\u001a3kuCC!Õb([0k\b\u0006t4}\u001a3\u0010\n\u001b\u0004;]+|'Ѧf\u0006l{O>T*_\u0001\n\u0017t\u001a6L\u0006,\u0005:\u000b|\f!&r\bW(ZXyN\u0015\nar\u00007w\u000es[/\u0017D؋\u001b\u0013JXd&q\n^z\u000fa@AWa\fl76Yy#񹓂Xl\u00162\u0003WlwcVVB\n2j8\u0012\u001d}\u0006\u000f)>\u001aЁc29\tke\u0007:ֽ4\u0001&\fshK.tb db8\u0010\u001bo\u000f ӡ\u000eКY28^\u0002ir&l\"-\u0010)E\t[㢎!\u0006윑9ŦdҨ\u0018\u0002 =\u0015Aau|p\u0016~\u001dFMVCqUD̺\u001bR8\f\u0015\u001f(T 9\u001b:aAW(6\u001c-Lϔ\u001d\u0019\t@pVZ\n§\u001fYuj\u0014+屌:ܢ-ވKnf|7qȣ\r+@\\\u001a@$X)\u0004^(x{\u0007\u001d\u0010\u001e@\u0011o/w\u0015a3&-[аasʺ\u0017\u0012H\u0011/`o0\u00199*\u0019d\u0011`\u001a91-7\f'T\u001c\rU\u0014l\u0005D\r\u0004)\u001b\u00148\u0005TT\u0010/FSMfaص}s}U\u0017aŇiǩ~:a\u0003QxOD\f\\\u001b\u0015}/f;]\tg)\u0012\u0007\u001dيWʳ OKk\u00119\u0004\u001f\u0015\u0018\u0016_L7\u0012\"TbbD-\u0001}\tLgk^\u0001fL`\u001c\u0019FeiᆙOQC\u0005\u001d\u0006\u001b\u0010K\u0000s\u001b\u0013M>Tk@+?\tֱ\u0005ͫG\u0016aCme\u0016beP/\u0018\u00132wɝ[xe\u001fSKh\u0011J4K\u0011_X>\u0012qDŽ3`,qXQpE\u0014\u0019h\\\bcZDst4BU0\u0012蹾T_ƒ*ٜخiE\u0001\u0019\u0011=0n~Zǹ\u0017G|\u0006>\u0004\u0002%G\u00048\u0012Ǹ\u000e\f{\nZzuM\u0018xI\b\u000b:zxU\u0014dX#<\u0010G8\u001bU'\u001b&Ѭ>Zza+\u0005̠\u0013\u001cvy\\q\u0015\u001fws5nK21}\\i$ \u0011#E\\Z詸ܹX\u0016졺y]گS\u0015z\u0007SoN_K21=^\u0006\u0019ڥA.Z-6K0d\u0001\u000f`'z8\nuP\no*$^\u001b\\>h\u0014%Cn'0\u000b\u0005\\\tY\tG\na7>\n2\t\u001dv\tJJPM\u0004w&!%\u0010\u0011\tE\u0003C\u001eA3\u000e(\b\u000ei\"\u0000`\u0007\u000b\u001a\u0010&*K\fS( w\u001f\rc#\u0015\u0006\u001ey0H<\u001eHؑK\u0013)\u000fJBhiM\u001bf4Ha\tI\t~-zR}w_\u0016E\u001b\\\u001d\u0014UH\u000e9Aź{u:Fۺ\f*k%\u0002qDI\u0007jTdp6%'&:!^HDi]\u000b(`\u001f\u00114w\"uēQ8WP6r\bͤ::\u0011\u001a>\nu9p23\u0013܅E/\u001eǥ\u001f|\u001brO58%vNƾ<\u0015⸸0C!\u000e\u0000Hd\n/E\u0013\u0018,2\u00198\u001dT\u0018hD\u0010\u0007\u0001:dP\u0003\u00063\rKB\u0018\u000fʗ\u00002SbW?%*7>ܷe(b\u0010\n^t\u001dpܡC\u00156U\u0014\nFjpl\rGۅ2\"zDc\r`4:S\u00177r>\ne<åÄ}2'rz\u0019H+X\u0001!]\f\u0012/G^Fڟ+GF\u0012,z8\u0013\u001c\u0019E0\u0011&^e:\u0019y\u001162Jc2-B\tu\fT\f!o!6[\u0003\u0012Z L$dkM0\u001f\u0003U\u000e ^\u000esܡ\u0006[T\u0004\u0019E:\u00126zD8WZc)YՕIT\u000fqD5T$-p$$[\u0006\u001f\u0015d+ \u001b\u001eaH[`B\u0000e\u00165ІG])^\u0010\u0017OE8\u001dZ\u0017\u0007*Τ1\u0004\u000fU\nFSȭuEԚI9&Sg'h΅;\u0007D\u0001'J\u0013\u001dCf\n<\u0019Z{YM=X0(a\u0007F.*IkP/@\u0001.(#-2`qek@j%dR>Be`N\f74e\u0015jԕܥL8\u001adȍ8813(Ɓ0eQ7x\u0018{;,0\bvV*\u0006\u001aD\u0015\u0004o\u0005\"8r\n/Ckڮom\t\u0005|\u000f\u0000`\u0010~l/6\f\u001a\u000b)9\u001cn\u001cbvPSDkFoTĦ`䂞q]ړ\u000b+:\u00173\u0018\u0000[,I4py\u0015fr\u0015\u0003hV\u001b\u001f3{I8 h`~A6\u0006GfЕ\nx2d\ni#>ٳ})'\"FH\u0001fv\u0019:\t4:F\rJ\u0018Ҏm)P\u001d疃s?U\f\u000b\u001dC\u0015b1VP+R\u0010=HSI0UyZft͜w6\u001e(u\u001aݖ3@ZA{n(\u0012-\f\u0011FsQ(K0K:2Q\bQ~TmS\u0003?<ː4\u0003\u0017=JP~R0\u0014w\b\u0001\u0007'(i}N\f7UCh\u001fځrmȽ/V\u0017*?b@(Q~wJEi&\r>syvQ`\u0012.\twc\f18p%\u001b2\u0007FqT[@OmMݧVs¼]A]/\u000fꊴbF-Ɉۃq\tku}yp)Q{ؔJ2-3(&a\u0012h+0A^u9uW~1P7\u001f\u0007\u0010\u0013Pʥ\u0007#\u001e6~\u00035\u000b1؈\u001d\t\u001c\u001c\u00180g-)\u0015՞B\u0016*\r[~q0\u0016\u0005O\u0011\f˕9!ߩ\u0000\u001e}\u0014\u0013`\u0013oPp({XC\b\u0005%1)\u0016\u001fy.%܎M\\\u0001Н= (\u0007\u000b\\\u0017&\u001bH4fP\u0005\u0011\u0013~[a\r&z1\u0011=a}`b\u0011\u0002\u0001h\u00145q\u001c\u0017\n^\u0002|Q8\u0005'amE-\u0015(]\u000eYd\u00189\"_\u0017N\tv!) fEgbͽLߟ!&.\u0000\\홖MX\u001e\fE^&Fq=\u000erif+nj@k˰\"\u00138\u000bCXgw&2\u0014Ӣ\u001bmj;]3_iqLV\u001a\u0002sM{M\u001aR\u0010W\f648\\AY'龍?faQڡ0qiP\tRDw+:1\u0000\u000fώǓ\u0010\tl@\u0019Xs͸3BJ*\bNasT5sU\b΀64@jk\u0005\u0002\u0013rEllΫ笘8G}[`<\u0018\u0000J\u000bpŠGBxϨzb4k!;`%(A\u001b܈\u001b\u0001e<0\u0014^\u0012'\u0016A1F4S\u0007\u000e§\u0016\n\u0001k?|Q\u00014s\nO\u0017R\u001b,Ŝ_>>Zܺ\u001a%aοe%#,$\f\u0002gКrV/*ט-(PM hP_>\u0010\b%čP\u001c6\u0007\u0005\u0012g0# g)l$*+uh\u00105ؕrmPnxfg\u001a\u0017Z[\u0018h%\u0016W@Y#K&\b?\u0007\u0015pq\u0015\u0015vJF\u001fL\"i}rW\u0003h]\u0003.p\u000fW\u001f\u0003\u0015I\u001e\u0011~{N\u0019y#|b,E\u001f7\u001d/\f?S\\\u001c\f8UJyxw\u001d0\u0004T8@/\u0013Ƕ\u001965>/\u0002\u0011ePWޢrI<\u0007\u0001J4\u0017\u000fL竐E2\u00052#3Z0DXZRȯ$to\rl\u0011\u0014v @c:2ѳ{\u0012'&bwœ)܀~6\u0004\u00181Zܓ)4s>s-@_]\u0015za\u000e,Dug+-2$\u0019\u0007El\t\u0019Wg$\n1+\u0011UZH\u001e/\u00120C6y)\u0014\ry{\u0015U%sge3!A 7.\u001b\u0014[\tO\u0016S\u0002C7ާd9\u0000\b{{\nP˙\u0000x\u0000m\r\u0019tm\u0006Kڪ\u00188\u0015 JlcD{P?B)gP<\u000e,\u0003KAb~\\Y\u001f!\u0013,he7Pz\r\t+C4\fj!̓6KlcVOf\u0006\u0012l&e\u001e-\u0014gL\u0017\u0011{\rGԲ~/Es\u0018\u0006cЉӥ'ނ\u0003\u0016H<}=4O^P}\u0001&ֈK‹\u001f\u0007f\u00128\fzyF\u0000nւa7\u0007U0\nT-\u000f\u001b&a\u000ehq\u000fr)Œ\u0004槖$s\u001d@M\u0017oh!%zuu\u0010*ep+?0=`\u001b7ZTė\u001f٠LV2I\f~;e4jA\nBwCTp>\u0005\u0016\u0002SKul\u0000_0}Ȗg\u000f(Sx}\"7\nyH1\u0000&\r{\u0013C\u0013Q}\b `l\\/\u001aWP_1\u001fB}eT>/|;#Է \u0015\u0018/;W}.X\n^f\u0015T=X~OW\u000f3\u0018\u0017;\\S\u0012\u000eg\n%\u000b@V>K]0\u0018ġˈAQOJK\u001b\u000bbK7JW*bg\u001aU~\fCJ\u0015[\u000faDXN\u0010j\u0007(O]Kug\u000f\u000fBWm_ߐi-N[j\u0000^\u0018L\n56o;\u000f\u0004TB\tmb9w l޽־}aA+T<\u0011;\u001e1\u00053UX5\u0004=tru\u0002]C\u001d}\u0004=c\u000b\"`\u00014\u001auwy\u0012ͦs+\u000e(r7\u0001\u0014tG&\"6f!t\u000fm\u000368\u0001<\n}'D(̓\fQrB[\"\n\u0015\\b7t{9\u0015\nOQ?wǛK|(\u0002YGIVm=\u0005WdgcL\u0017^r*(]/\u0013\u0007dK\u000f\u000e?\u0006G\t?\"3\u001c\b hH\u0000\u0001n\u0010~WBׇ\u00106Q+C\u0018 .j\u001cBa\u001e\bK\ta'^\u0007Dxl\fZ\fBB\bo\u0004T+s\u000b/t1܃}tiA\fO\u001e\u0017}2i˪%U,f!B=%u1\u001f&DԚDpXX\u001f\nt\r\u001e\\ȏP*O\u001e\u000f`/!\fJ6/],ͬE\u0012\u001e-\u0006>1\nbu׊\u0012bJ\t99ojGR\u0012n\u0010H&\u001b4\u0016|s\u00073\bsE\u000erYz0h\u001euu\u001ēH*K\u001e4.\n\u001d\u0015Cnќ#\u0018:\u001d6\u001f?\u0013C#\n\u001c񌉡\u0011\u0001mt/\u0016b|!\u001e垐ϻNgRx>Flm\b\tt~O\u0007;\u0002LC?أ`W\u0006¶d\u0005\u0012b\u0015\u0019kH&/J(\u000bo\u0005/<\u000f\u000eo\u0007eX$N\u001e9)h~:*bX\u001bBQmESX&+x\u0018f\u0019)4Z4\r'olBHb\\Bz&Yu\u0013E3vU=\u0005\u0006\u001d\u0013pd,MI]\u0019Hfgq-.=oܠٛ]-Q)$}uC;UH'=e\r\u000e\u0018f\u001cꚾFE\u0018XX\u0017\u001dY*h|/\u0002+\u0014攽\tJQ`Ab\u0016?#C{VCږ\"\n\u0019 \\۔qN\u0003'\u0013f@DǔOd䂻丰6m\u0005o\u0007$@ڙl`Tn\u001dxO$̈VnG\"\u001cWyMrWK\u001e1Uܠ\u0006NQ/,\u001fmY@$\u001a\b+0\u0012\ri,6L\u000e\u0015ۘ<+v|\u001e]\u001b0Z\r^?aa^C\u0019O'Izƾ*nxo\u001d`yY\u0004Xt/|D]*8\u0002\u0004tywiZΌ: 0,g'dFQ,\u0014\u001dŋpۡ_\u000bW\u0001Frj\u0011h\u0001s\nE\u0010ߪ\rj:}?\u001b9$~0kh\u001dױ/\u000b\u0000\u001c5b8\u0010\u0000wh\u000b\u000bs):i[.~\u0012ݪd[J\u000f\u0002.,_\u0015͕\u0015s#Zj*s1\u0005;/=؟eG\u0004\u000bCQS\u0011{?T\u000f\u0005BpW\u0019,\u0006\u0007W\u0006\u0010l\n\u001dK\u0001K\u0003\u0010RR((\u000bF\u000f^#><\u0000\u0004\u0012\n|eV=\u0017֧\u0014\u001d𭁴\bxρ\u0019\u0016?,([:\t\u0015\u0011юM{erwqI)&a=\n\u0017)1ʛ1s8KQ!;\u000b[mhs@Hqm\u0007/𧷟\u001efsF.$6m\u0010Yc>Y%ub\\\u0001[X(\u0014\u001dRyt\"\u001fa\u0005\u001cM'\u0018kX+\u001f_\u001a\u0000/B\u001d\u0004W$U\u0003Xs_aB9X^\u0014YBgK{>JTnho}taWC5ul#طג\"\u0019\u001f\u001e\fN,hzr%\u0001(\u0010e1p\u0005\u0004w!_D\u0010_&#]$dR$ENip\u0015\u000b1\u0001a]3\"+O\u0001yy:\u00018Ȕ\u0012\u0011=Nm,N\u00059٦^\u001eX\rJj MFt\u0006eQ97\u001c]\r݁W`\u001f\u001bԀ\bn1v/@ \u0014,`]\u00055\b]ā~ r\u0004\u0018Ot \u0010zjU\u0000\u001b\u0010ZGy+fyb\u0002vT\b]؜E\u0000\u0001W*\u000e,}\u0002^SVhP\u0019wxP07Pȗ0H\u001b\u0014X\rwP\u0003\"l\r=*Nzȹj;\u0019lW7;\u0007A*&*2\u001f>\u000bu\u0001E0AuR킻'\u000fD^O\u0015q,\u0019]\u0003V\u0004|}rTYȤ\u001a~0_o<0\u000fƣ\u001f\u0015sP,ΔXjx8\u0014$\u0010[{\u000bcY\u000fCK i/\bzGf\u001b\u0015vH\u0017C׃$=q\u0004!\u0011/ \u000b\u0004lAH\u001f$uRw\u0006!\u0000O!$Ԝ2\u001a\u0011\\1y\u0017޺m\u0004Si\u0013\tI.=g!n!Y2\u0019K\u0005s+װhC2$\r\ti$ܐ̑7$[tn\u0007¦\\H0\u001cI\u0018D\u0001qHV0%^P\u0003Hbv\f\b\"(/%H`.\u0012\u0018@Db%,\u00145\u0014=l\"Y{\u001f'Yp\u0017wm(j\u0013IlHe4p;M\u0018VL\u0013c\u0005r#\u0018 '&CG~\"B\u0019` S&b^a'Ag\u0001u\u0013RaUdda G׏:^$\u001aCQ\u001e*Aotp\u000epĨ}̀2JJO>\u0019\u0003=c`ȤIdA\u001dP.FxLd]Ȫ_\t0\u0019\t/<+`,\tPs\u0004W\u0013yO\\q!eά\u0000S_\u0001H$\u0001\b\u0012^y\u000e4Co&W\bFkb\u001e\u0003\u001bfKEsJ41~/Y\u0014#\u000fP/yŁ*\u0016M;{\n.?\u0005DW)gwf9\u0006'D1\u0017\t6EG\u001ajZ\u0005<@h>5\u00020S\u000b9Lc\u0018PL0\u0011\u00121/p^\u000es\u0012\u0016֑FŒ\u001e?Xnrh_5+1֚\t\u0014Ԯ$z\bt\ns-;u\u0007F\u0012RUR\fV.\u0004\u001bӀEi\u0011qOw6\u001d#\u0019y멹g\u0004\u0006WmHau~ m\u001c8\u0015\u000fibk\u00162`n\u0015\u0013JLp>;}\u0013ӝt\t\"hW[J{W!\u0003w&xTB3\\'9\f|ӛDDw\u0001&\fWz>{`SH\n\fE\u000b\")\u0003g}\u0004:_(@\u0018\u0010\f>\u0012\u0003|\r\u0018^\u0005W\\ceȞE]UW?OIE{K1t6ug~vyX&jl\rpLx;f\u0017*l&jOӼ>Q \u0016nIV\tJi>\u001dxOtu/w&\u00075\u0000\u0005H\u001e/O\f\u001d`G7H;\"q\u00035a\u0012v\u0015tjeaTvP5h!9\u0019P4ԶӔ֦'ld)\u001em݃ʜQ#\u0018s\tt\u0013\u0012A$j\u000357p]8\u0018\u001fL\\\u001e[\n\u0006qfeYO\u0018DR۱2+B6\u001d4w3|\")9\u0015ľ\u001bFe埧[6*\u0014|R\t&}\u0006ʺ#XnBe\u0018~\u0016|֔KxO^>Htޞ\u0014#^j\b)\"gFO|ia|Yݳ\u001aMbO۵\u0012W\u0017m#3[6xPwO\u0000C\u0019{*fg9:\\EI\f\u0019γ;9<Ζd\re]t\u001b,q-s\u0011DpoI)\u0019\u0003_@%=B1k\u0004\u001di\u00198d\u0000%]\u0017so\u000ezgs8na\u0018m\u0002驭&\"D\nG\u001100+hW\u0005Kc%mi{:֎X\no\u001e\u0006l3\u0011\u0000N\u0012@,\u0019d\u0000^*'s:afN&>G\t\fʙ_7x'$=\f@$8(z6\u0007ҫ\u001d\u001bZ\u0019, A\"\t!\u0014ؑj{K$|Y2ѷ\u001d@/\b\n\u0019m}\u0001\u0016\u000e7Vb,\u0017=K\u001c4Aa\u0007$E\n\u000f}{&\u0013.)\u001e\u001cʔv\u001a97^܏@\u001e8[O_$!e\u0006KeXαڬ\u0014g4XЛ\u0015Y\u000e}\u0007G\u001b\"h1\u0004\u001d{\f\u000b\u001e}Jv\u0000=\u0018zz[Z#Q#(spo\u0004F6BM\u0014[B=Zw\bLY\u0004\u0015\u0018kl3\u0011\u0001RiznR\u0001ᏻ\f;\f³ṯ<\u0012\u0000r8b\u001a\u0010Q$O\"̳_/ȓ\u0003A\u000b8Kk\u0001\u001a9*#r$\fwK*\u0002&G\u0007iLV#dz]p.d\f&SXyIgM!錋/D\r(5!L\u0003:y02/s!m\tvvcl1\u0017 Y;e`g7;D葬5\u0019(oјLIgCG\"\u0016\u0017\u0013E~E\u0004M\u0012\u0003\u0002:S\u0015U;bP\u00103#\u0016SСO;JGfT~\u00072Q\r˸\u0014\u0017;))Qq\"A!ܙ\u0003a\f>@p~4z?5/\u0003\u0016S>r?+\u001aýA,Ӹ\tJ}\u0003m~D(k*I6[`OlB\u001d:UWN-;\u0004Vm6H!L\u0002a\u0007y`?M,\u001df?f\u001fmAh\nZ&O9?\u0018q⌔14\u001cz!8vL\u0017I(4Sr\u001cL;:\u0016am_FBO\u00194f>%P-z\\BEgw:N\u00110yuǹ\u000f\u0012\u000epŔե{~V\t]a{o1\u001cX&\u0012\u00012L-!d['Lm)ĺzȷY+]\u0004\u00112U{R\\prBlUxs\u0019g\t5f/\u0018gmY^e\u0002S'*&zbX\bEw\r7|Yxtr^nWn\u001cz6ɕl\u000eڷ$|P,[F\u0001\u0011\u001a{Bn\u0000;-n\u000f8K?3_TIڞ[lSYRsBRhڍ\t\u001dN։?\u0000Sٱ\u001e$k\u0019jSg\u0004\u0000LiƊ]q)9)\u00188{h)y%+\u0016'~T/}R\bAE݈/S&\u000bB~<\u0004\u0007\u0011-(B\u0001GlP⏰eS\u001c\rCA%@!$[x2\b\u0019!pN*\u0011s\fh\u001b\u0000\u001d7x|>&i5߬ =,5\u0002o\u001cM\u0006w\u0014D3E\u000eD&\"&&H\u0016D߆v\fa%v,<~IJS5!E\u0015K\n\\l\u0019mY=QJ2mLZl@K#DV\u0007F3\u0018X\u001eI|F\u00163}#Y|̖A\u0001D\u0006\fʗd+0$ͤp\u0002i\u001fOx\u0002=\u0004&ȱ_\u001eI$9e\u0018\u0011<:9J\u001b^]T^$dZ6re1C}m\u001dk&׽#ʔ2NIo3\u0018\u001a:kY\u0001wjbt6'\u001bxG'D/,PW,y'AJs\b\u0013k\u0006\u001a\u0000]G|Mê\u0014o\u0003\u0017yWM0\nCEs\"L:*b\u0011m^\u001eq:vS\u000b\u0006h8Cs7y`zU`\u0006FS!M\tDz\"bH\u001aHu[K\u0011\u0005}x8*9\u0002A\u001c\u0001*\f1C^Q@_nFdg=$mA\"[:\u0011\t\\\u0010y#R\u001acD\u0007z\u0019(\\\u0018 L\"\blTPV+\u0000l\u0002\u0014\u0005/p\u001b't\u0000LP\u0015JRJR0l=\u0006\u0015\u0007\u0006\u001d\u00073\u0013%vT\rendstream\rendobj\r19 0 obj\r<>stream\r\n\u00148V\u001dYŸ(\u0014\boHB>VfJH9,Aݼ\u0018~QfO\u0003\u0004+.i<,A^*v\u000f7S\u001aj}B&Jǩ{]6>\"66^\u0012B\u0012ljJ~\u0017u\n|;IS5gKJlqZJ֒#i\\BD!~SQ>\u0017}\u0013]lzzC-Q\u001e\u0011J:avO\u0013KFbvY\u0013i;}ء4kkHjie\u001b&q,k3AUO&A=l_Šh/C\u001eLa\u000f\u0001\u0010P\u0003\u0000\u0000\u00050\u0000\u0003\f \u0000\u0013AH\u0017s\n\fu>ƫz*\tL(`6Q /a\u0019<8+Udl_\u001dD%*\nY\u0004{%\b\u0011<~\u0011]@\u0007y#:jGVv\u0004-)55㆓\\4ęk\u0016\rO4'bDC)D#ӆ\u0010\u0014,&C$\f<*phQEL\u0018\f1D$4cnnhF\u0013jT\rSTgvU՘c\u0007i4XƖ7\u000b*bTDTUQ'&\tC-Y\u0014\u001f)H\".D҉XTDU'(ūB%ƧV+\u0013\"'q*e\\\u0012\u001b%LɎkx3\u00193SՠzU\u000eiSRv)}iEZgK.\u001a F_\u001d;36~\u000e'\tuX\u00162D\u0018wszgP^)\u0012W67\u0017Zyc\u001d!ANB\"wbDF\u0006eb[\u0012\u00060$>+~D%4(F6tOx\u0011G#4=!:n*8\u0005VV\u0014%\tr\u0011+'aet2\u001e\u001f\u0019r(\u001494b\rE\u001eպP+\fC@~~&J/ϲ&dQqIy*&`yyEqww=C\u001d٦.\u001f\u0017kƮ\u0011\u000bI&5\u0011\u0019J3PH\u001fCdJFI\u0015Kt\u001fMSF*\u0012ԉ)\u0012\"#AH|\u0011rB\u0015%{7dJ(\u001a%\u001f\tV\tL\u0016$5b\u000b\u001eSMĂݏ%\u0010bT\u0015_\u0006H0N5\u001aS \u0012\nԱ)U\u000eƗivƗ ɤ^&F\fnf0-[^\nC<\u0014LѪ\u0015lTJ$&\u000bQ@1UH!T\tJ\n]!\u0015?L3)*\n\u0011Q\u0014\r0\r 壠\f\u0017i\u0014,&q#\u0012F_:Qȳn߆3]zYv\u0013Nz^ko[\r{ĈL\u0019+MN\u000bZKu|\u0019+1oW\u0019XWYXft,\u001a֢\u0013I\u001f54!\u000es+\u0012H|\u000f=Xڃ%S\u0015Fѳў\\Q;ZZYL+vsk~o)LgJ\u0014<4=^kwC}.=Hj~U\u000f,<4r!NhQs\u0013v'~AvRO\u000b9Tjb!͙5\u001c\u001fDd؅9^6E1\u0017)tԇ7\u0013_8**\neD\u0019<<\u0015\u0017ho\u0007q\"\"}+9/\u0015399b\u0016yA&*44D\u001cs\u001a)%]%=1lF%\u001a\u001b\u0019-}R\u001f{%]\u001f\"qKxct\u001c2\u0011Mg:B\u0013BRy5v\u0019}zs|]f\u0018t;)t'画\u000fqj-Y#)VL6/ћxe REU\u0015?fPXN'R܋_Et\u0012*3^5%mOx^\u001d\u0007~{\u001e3yӹ׼œ,\u000f٦\r\u0014 p\u001ee\u0006__o{xU#7\u001e C\u0014N-\u000e^M\u0010LLaίL\u0016hd/`\u0019n\\#\u001cu\u0013܉sU;\u0011%m\u001df\u001ajœ\u0007\u000455!xo\u000bC-SE\u001dP\\Ũ\"-SR!3:oI+땒O)\u0019xQjjg!U-3%&l\u0012\u0017*hi#C:;2Gr;\u001bo\r]\u0016t5ّRFXlWD]?Z\u00142XWi\u001faE19R=*RH[88Fy\u0004cK\\\u0012dD9XrQDj\rQ\u001b\u0005 g<{pų)(1H\u001ahӏ\u0012JG4~.0(\u0011NHvU/&dҼ\r\rqEB#\u001dE2CH\u0015\u001fi\u001bғDDRDY\"A5$i!\rSq4U=\u0014^\\rd&'䆧\u00119)\u0017Sz$cs,qvp9Qs,J?B\u001d\";$4ue~u\u0017\u0011Ӟ٤;lKI\u001aD%STK#YE_b\bKC\nMCE2ܢ\u0017b\u0011D\u0017Hb\u0013Y+\u0013\u001adߐ\"*DAImLqfiF΁YrK\u001dN-ɽ\u001bɪVi҈\u0012,?S%nꎨӽGKtע*i:SituZϔhN|Ž\u0017R0\u0016;UW\u0006QM|U\u0019j%\\\\\u001a\u001bgUh6$.T(D*W\u0018wuU\u0019Oץ\nk]\tM\u0017w[\u0017wqkObJuZD\u0010'F~ze\u0013SzӨVy\u001bTnX\u0016I5)\u001fy\"J/\b_\f\u0014@\u001cYD=\u0014K\u0007?Kˑ98\u000ft\u0018sP?&,N/>\u000ee\u000fq[E|\u0011ͅ唷 O \u0006\"2uA\u0011\u001d'\u001b)f\u0013R$ bHR\u000b\u0015bUU)|OeٕJq\u001d]tDn=u+3xLCoQgE\u0016d=\u00059z\u0012De=I\u0010\u001a\u00069}\u0012b\n\u0019\u0016hԎ.|z\u001f9I\u001cPW]\u0004k${t\u00124\u000fd\n\u001a\u000f<\u0012b\u0014\u000b\"|.T-;OCج\u001e\u0006FgE\u001f왔IS\u0017M\u001fBqq(E4a\"!Q$&q=S8Z\u0018Lf/A\u0007fgqLD}\u0007Ic\u0010bWxAȢZ\b26~\u0011ĐI :u\u0006,\\;hƸ\f6c\u0012ᐹM!ڋ>چ㲝\u0007ݹxH\u001bψB\u0013anF\u000fSeȥ]=NG\u0006_3Ƚb+hă _ %և\ro~f.PewE\u00164P*\u0016]dnRL(snD'\"3[IV,.%!5IޚԌB\u00105Z\u0012!jV\u001b'ed4N*\u0010\u0017MPCtf)Zs\u000bU)y\b\u0017ź÷Gc\n\u0019mVzL(]v|9\u0014\u0006Oha\n3\u0012E)Z\b\u001a\n%Ɂ\u0018\u0014\u0010tT\u001e*\u0016\u0019\u0006\u000bEj\u0014VŊnSp1a/%h\u001b1P\nC\u0016j\u0015%SiB\u0014\u0016U\u00155\u0010jXQؑ\t\n\"\nT3ZCh,\n9\u001a/:!2:\u0002\u0005\t)\u0013<@\u0011x\u0010\u0017X\u0005q\u001f]0TUa.0%Ϗ$\u001fHvX-412L7\u001f#bߎC>Ӆ+el(Fp\u000eIKd'K\u0011j\u001a6\f\u0019O5\u0010*\u0014\f\u001cd&\u0004K5:U\u0006\u0007%H^FdhE2_?/x\bG(&$QI.S(͐&\u001c$ᡨ^O%BN\u0007\u0012hC\u001f\\􌒧)G\u001bQ\u0019k\u001azb^ґGՑJ\u001fîF}B\u0011_F\r2*HA\u0012\u0015!)+\u0014d4r^\"_\r\u0013(V\\jӂA[B<_\u0018\u0012\"gD\u001bJ+\u0010#\u0015I7Qr8Y3!\\\u000b\u000e\nB\rEȅ6Y>Ϟ\u001fCJYn1#:\u0019(@\u0000̈́\u000euŒ'(LqYTb1\fD\u0014\nǦ9\"A۶5ȶZu\u001c㸁>om07\u0015\u0011Gm\u001d]j\u001bKȧ\u001a!3vT\u000b\u001d*\u0016D+bj6Qp\u0018o8\u0006˫t=\u0018cTW3ls\u0004X\"_IDҍj\u0018J(*%ފ\r-fѥ+=.\u0012sXk\u0016Os Oj.\"\"&rLp=Ff4\tf$k\u0013dcWd\u001cLQ}iӔB|\u0017I\tN>FB\"fZqϘ\u0010B}g\u0002ZQ(\"Q87\u0004ì;JSu0ٕ>aH\u0019\u00104s&+\u001cA)Y\u0004bj\u0016e妷4|X\u0007V`p\u001bC#TFM\bFD0\u0016@\u0001\u0002\u00075J\u0018a\u0018\f.\fpa\u0018 A:'P\u001b\u0012\u0013\fy\b#a\u0018F5\u001f\u0002\u001f#C\u0006\u00119\f%\u0012y\u0013d1E%/T\u0019\u0015#.>N~5G&\\eʢ+K15]'Z\fGH+f⟎\f sN\u0012\r)\u0007I#HD%X\u0012(YbVb=a\u00113ez\b9X,:QpHxFj^\\67\u0014\u001bC&T2G\u0015\u0019\u0010'y\u001b[\u0000㖬 é/\u0016E:B`I\bX\u001aY)Q}=_\u001bfv>\u0006I4\u0013\u0011bhR\u0019 A\u001cY\u0018\n;oI\\\f\"d;#\u000e+*\u0015VӐ\u0017U4\u0005\u000bFa*W-\"%A\"EFD_D&'JBHD.ҽ(\b%X6\u001a\u0017e\u0014toq.U\"\u0012Mu\u0012ug\f_qrzx\u001dZrʺAY\"\u0007 Vͫ(\u0007Ϸc%4NҠH,xԻs8$\"%R\u0011xc=Ñk$Z\u0015Pe2)v#\u0017#'s].˗\u0004w(3D\u0014/?DxVspU\u0019B8\r\u0014NwX\"`%RⰔTc8RzT\u0004(9k= J'\u0018b\fxYvT\u0011,Kc7\u0015]>OZFQhÎGxPm~+\u001dh\u001dYdu`u*6RŦT\"8$K\"\rމԞ\u0015FxBq\u0011EW\u000bHF#q\u001c]\ry5ZOmph)iLL'ZrʌCHd\u001c[\u00155-\tDM2J>V4f.RiiN%}\u0010\u0011GIc\u0007MŦ3)\rLI\u001e$=Um}t8qʹ\b\u0012VVH\u001ag4\u0005;.\u0016iy\u000b}Q\\%\u000eeL1SԴrF#5kZviE\u0013;)\u0011eF3ȉ~n,V~G\u0012GhipkL\r{nA;MFR,OtɨRsGOLR\u0011+K;uJk-!+[q&z\u0013cq?\u0012\u00134Amc#\u0016Y\u0014\u0019PΨp('*\u001153D˥r \u0018bThƭ&+M{(cr\u0011\u001cDEu*9OgY\u0018\n\u0019a(}evi#FTE忥\u0014HHEτHR2Ź(S.NqiGZp\fŠp\u0010@\f,\u001e'$Aױ\u001b{tu%\u0017l\\qݸiU\u0011\u0019J\u0018\t/9j8’u(tQmg:[I$}}_#Kq|zt&lF\u0013FOXJ)Jl稚,rE̢/#V]\u001885\u0013=\u0001};n\u0003\u0005\b\u001c\b5\n}~\btfHS\bK,j_\u0004Һ?C\u0012\u0005ɐֺ\t\u001a\"\r\u001a'DOޙ\f|jSSN5'Ȼb4K]̣ D9\u0013ID\u001d%D!d\u0010p\u001e\u0010#y+*x+fA#ȚMXhU%TαX65blDOU:lUe5F\u0016^ِ9oSr:\u0013\u0018\nɐH,֬$Ri-ܸL&蜡\u0018f$F\u000fhY}\fC\u0014\u0007b 1*TƗ\u0004\u0013&rN\n\u0015\u0014C#5\u0014Ae7\u0006\n\u00108ZВ\n?DSL\u0004\u0012.\u0012.pD\ti\u0018\u0019!`{\"3\u001dlVxD<\u001dbxV\u0012Bi:G\\D&\ng̚/\n\u0001D\u0012\tœ\u0018:\u0000\u0000\u0012 \f\u0006\u0003!1h}\u0014\rv(p(C\u0013M\u0011B\u0000\u0000\"$\u0000\t\t\u0000\u0000)^/\"m\u000b9*\r*+d݁pRe\u0013:\u0002?\u001fkb&oFl'4wz8#%nC`\u0004ݘ\u000bǓGDШ%?.\u0001I\u0011\u000fi\rSҭme\u0007\u000e\u001ahtQSb2ƞ?\u0005y\f=\b\r\u000f@U\u0002\u0006jGog\u00065KXY\"/D\u000b\tyV\u0019`|DǟJ\tw\u0013\u0003\u0011\u0014\u000boԋ\u001fUԑ\u001f\u000eU$?)B\u0006Vm\r\u000fG󾪄zt\u001f(x\u0016\u0007 hV\u00157݄4NQ,7\u001aQ<4{/d\u0017a\fQX~T)0j-X\u000fِ\u0007fߛϣKo\u0005UZ_\\\u001c=Ķɚ@\u0018*2(n7\u001f\f;|_X=GZe1\u0014_iH\u0007h|\u000e@JOٿ\"+w׫h~\u00009?E!h\r\u0001\u000f\tw\u000eO\u0006+DW֚\u0016miGDSe\u00019a>dEߦ΁A컖RDj%?n\u0014֨\fv\u0003>\u0010(B9?bWL?\rڶ~(\u0013cI5\u001fhS\u0003\n#nO'-\u00157Ý2\u0003o7h\u000f\b9z@Rs\u00190G}~Ἢ\u000f*#f72w(Z\u0011 \b<+7\u0011f\u000b4\u0000\u0017\u0005 7<96$z\u0002(|*\u0013Ѓ\u0007rٚ.\u001f~ard_8>l\u000f?ͺLN\n<}R'z\u0000.Zi92O\u0005׬&@H\nr*\u0001\u0007\u0000%4?\u000fx\u001fXb\u000e\u0010B\u0013\u0002\u001a_r>(\u0005\u0015)SH*?-ʶ)\u0014(`\u0016k1x]cm\u0010\u0002~߯\u0013 MRB\u000fgf\u0016aj:S#\u0002S0+\b&,y*OC\b,^;d$2y\u0006]\u0019xp\u0018ߞ2Pe5D*@֬/\u000e`6:\n7mUڎyz\u0012ѲQK.8Uc_\u0010ѝ]X\u0014`P/}Sd\u000fn\u0000rG+@ 3ZjԿ\u000bi5P{\f\u001bb=byA_ŵ-'tHGƲP\u0000ݐ[4l|V9\u0016!Jߌ\u001fVĽM\u0015&l-pb\u0019XHK'\u0001_\u0003\u0002\u0016VF\u001f\u0012\r:I\u000f5|\u001e\u001aA14;4lB\u001ag@\u0018CD\u000f.\rا?I\u001dn\u0001P[\u0000>\u0007О\u0007Nz֒\u0002\n\u001f\tx+!%\n0:G\u001eҍkX\u001f.\u001e\"`Y\"hY:\u0011\u001eNm\nSZ\u0004iXG\u001b\u000eOwD\u0010/ǚ\u0007\u0017f\u0013Rn%\u00012\u0002J,:o>B[@=+|%cY]~1Bz[>^i:*A/\u0013qG\u000fi\"\u000bA\u001do|\n!*T~X@%̤ؗ\u0003f\u0019h\u0018@7 ŵ>Ѧbp?ш>R{\u001f:+7dbIK ȺA\u001a&v䳚Z(K\u0010_A\u0018(%Zn;\u000f0c~9k\rPg\u0004;\n) ;@Iw\u001a)p\u0007~_y^Kמ\u0002XW9l+F4.-\bi'5=p8uhW͖t|\tnv4t[\u0006\u0016.>k\u00007\u0013xS\u000b]\u0011X\u001d1^p-Et<{\u0007/:bΒܼ)/9#y;G1\u001fSJyGT\u0019l\u000f; \fgW\u0006\u001f\u0013)\"2\t9\u0013?uLq\u00194Gil\u0000j\u001dU?\u0015D!WV2l;O\u001eHTr/\u0018I\u001a\u0013O{K\u001cy\u0000RJ\u0007լ<:|'؆\u0005)}\u0017#\u0013$+C5XC\u001b4;,\t\u0000\u0017\u0001/\u001e35O!+f?߻+\n9aZ\u0011A.^i翑rrb\u0013ߔ3)\u0013ߝnȤSm\u0003\u0004KhM@:`Dπ２\b\u0005\u0000,\u0000ߪ[\u0004qxQhعg}C<;\bi\r/h'dђ\f:p\u0011*\bş/0V\u0002\t\u0012<\u0014F2\u000f3\\\u001b\ra\u0011\u0003\t\u0018j}M,m\u0006\u0011`L\u0011&KF\u0013&O!\u0013P8\u0018\u0013\u000f*\u0001O\\38'>: ^='2@dx_6l벳Sķxyf:O|:\"z%\n\u0019\u0013_.\f][\u001aDg:~\u001f\u0011yk\u001f\u001aE]-#\u0013\u001c%\u000f\u001ao.\u0005+} \u00122w\u0017oV\u0001W\u000b\u0002'T\u0000:A\u0016˵0B~õ$?!hm\u001f71o$#M\\l\b\"|\u000eX3]\u000b\u001df\u0000\u000f|Beu#\u001f\u0014\u0000p\n\u001c@c(\u0017\u0010|>\u0018&)\u0005~u\u0010nU\u0003E\u0000S{\b?4M߫i\u0018o\u0003'\u001c颿_!\u0017͡L\b=Nf?Ut\u0004{]\u000b\u0012N\u000f\"վ\u0015^\u001a%gܼ!\f\rmL!k$a`\u001f)\u001eqYs+;l*\\)zu5{\bpV+8W5\\c\u00180ԱM\u0003u\u0010|OD\u0017MY=QxZ4i9\u0013\t\u001a)\t\u0014\u0015\u0013|?uV##7\b϶\u0014EgK\u0003Uz+\f-ԓ-;{{\u000e)St&-Cspruhxр\u0001ipa!t\u0013eyqwU,{6/ߛ\u0003Lgcė\u0019c\u000b\u000f(z\u000fH\u0011\u001c/,[V\u0018 z\"\"G_?rЛ\u0016\u0003\u0011\u0013-zdDlH\u0015äݗG༡!#܌\u001c\u000feJ8\u0000Qz\u0016\u00026Gi/\u0010֒\u00136{!l/;(I;z\u000b^*e\u0000J_\\#YM\u0003=+c\u0019\u0014Z6Ko4$\u0003f\"7\u001fp#\u0005f޿\u0017e,\u0000CY\\\\*\u0013\u001eXDd\\SbS3= 6ys\u001a\u001b*NJFlT:Ƶ\u0013d\u000e\u000f\u001a\u00191\u0017HGhŀ\u0001\u0016\nN1~\u000bH\"\u0000pI%'ẇU\b3\u0013}\u001cW&\u0015\u0007g4UGb$\u000e\u0017%6'|\b<\"Klv?wJ+]œ\u00017hY\u000f}\u0018UBי}LKN^^aLLUvo\u0018\fyiwb҄*R$?xb\u001f>_:}#v}\u0003.C\u00187\u0001lwOp7`ZI\u0001v3%U\\\u0011x/\u001f9 \u001b(\u0003\u0001lyA\u000bM\u001aW?`\u001bhvvݶ\u0017%\u000b\u0000h*EM#ps\u000f,0Dt^4q5$t`9Pcz\n{r͇ ٺWq5$ƍ<'BtϘg\u0006C\r{@#(H;Ϡ]ݺֹ+\u0014\u0015@!{F\u0010\nq\u0014#0\u00133\u0011!\u001ca%}dڞ,\td\rށM;s\u000e\u0017q\u0005%\fo.\rxIU\u001eA\b\u001d\u0018zޣ\u0003\u0010\u001dnWNn\u001fŰ\u0011Mn۫Z\u001ah\u00186|\n\f\u0019v[`v˶mF\u0018q\u0018lol\\\u001dŷO\u0007ekON\u0016PIR[XsQ!pY\u0017R{\u0014\u0000pݴ\u001fs6oS G5\u0017>g\u0017\u0005\nT@o y\u000ev\u0011DHraY\u001cf\u0016/Zsk\u000bA]Z@e\u001cb\tC2'0˾3`!T!@g\\wdZő\u0001Ǟ\u0019D$HL2X\u0011l&rP믘ٰ7KA\u001f7;\u001aC\\\t\u001cd—|\u0000\u001cU@*7{[Pq\u001a~I\n\f~EU2cr\u0019\u001f5zƲ<\u0003∄|kUP\u0019:4\u001fpiQ\u0006\u001a.A_NP( V>\u0015EFB\u000f=_\bf\u0005K->\u000fۏ5\u0014ŅuWOsi_dzቹR\u0001\u001f:\\ӪX:W7ȼ(d)dU@W\u0002\u0005'T]9&rl׶ňM:BWVώM6s(\n\u0019j\u0004j\u0011[R\u000e\u001b.X\u000bԟ\u0017\u000f\u0011\u0016L\u0000HlL% \u0010DJA@:c`Ń?}-is\rR\u0010z.b,\u0012\tN\u0010،K\u0015.N:\u0018Mn>8(Y+=\\\\sx/Rʬ7/}\u001aG\u0013\u001c^\u001bӀ+O)}`/cyU,(t\u0000u3'\u0015Lc*/\u0000Վ͠<7{`pd\u0003^tG_13\u0010.\u0000o\u0012r 'Jw\u0018V\u001f@`{cWx\u001dxI\r-E(+Id\u00178i\u0017Hޅv\nq=\u0015y\u001cPa'\u0005Opa!\u001c4EĚ\"\u0016\u000b!\u0013+\u001a)\n?_ߐk%T_!\"6\u0006Z3Ho$WTJ>,v\\E\u0015N\u001d\t^g\n\u0003\u001a29\u000e4i\u0012O\u0003\u000b(6[%+\u000eU\u0004)E!/YvAxN\u0016ܒ\u000fnP\u000f¯\u0006\t%J$S\u0019t\u0006ɓ\u0011\n̂ӈ\u0011B~}B\\\u0012\f>&\u00107R\u0007Q\r~iyjwٶ\u0010\r.kQeF˩Azˢ\u001d\u0018o\u0010ޝ[Fm#\u0015\u0004\tY4\u0006\u0013$'vs<\u000fp\u000eEB\u000frM\u001c)*\u001eIļ\u000e~\"RqmVOV\u0007kI\u000bm@\u0017<\u0000HHWK\u001eeLd\u0017,c\u0014\u0015/uvt5>\r@Wp:D[쮥B/x֌Pmb3\nQ\u0010l\u0013I'H.N\bѾ\u0012(c\u0013\u000e!ָK\u001a\u001d;\r\u0014\u0005VÄ=\u00138\u0016`{y'P9ҽ\u000b\u0011^\u0002/q_\u0000\u001786A\"aY9B\u0001B~13\u0003MvO\u001aoV,\u000f/xJ٢\u000fW&\u0001xOx;ίB\u000b>?\u0001\u001d.-9B. K8W\u0019\u0011낷>d\u0013h%\u000bs7ggr۴\u0014PbM\\]\u0003{Pn\\\u0015\nB\u001dg̔\u0016|]5\u000f]$\u0017\u0005\u001f盦؂C8\f0z\u000b>\u000eF\u0017t$Y\u0007-|ho!Ø>T\u0016|\u001ea\u0016)%3%i:mJv:\b\u001eĮE|5ȫ\\Q\u0007vpZƿ%ʼn\u001by\u0011ˁx̥\"Es\u0006\u0001ǩ~+ݹqZT\u00140\u00078a3ShbT\u0005\u0018\u001dVpw*Lk)%\u0002Gy'\u00178+\u0019\u0010n\fP\ni}@.6\u000b@Flb+2\u0015&8\\1JrdU(0d&\u0006\u0012κ(\u0011@\u000b^plg\u00195\u0011\u0012[\u0015J\u0005\rmV\u0001\u001b\u0011w7x\u00018ccUs\u0013β,>\n\u0007\"ѯpVS7ΦGtJz=~fAuQ,@eԍeYTFT6^ánk2b\u001d\\\u0002\u0002'z\u00015}p\n*V.\u0011\u00038=?\u0005xO6#%8kC\u0019&+­\u000e+\b\u0012ؗ17@Hc+\u0004\u001c\u0014!ZDnd(\r`nQŰ]69/\u000b,\u001d3!`#\u0018).\u0017\u0016\u001f\u001b\u0013+f\u0006H0}p\u001b>m\u000e\\z\u0011*}38\u0014;\u0000*xHwZ\u0007\u0001[\fnFDp(X1BF\u00013EC&8\u00077#2? \u000e\r>_f4\u001fCQ(cWC\u0005\u0000\u0011\u0012n\f#ˠ\u0006U\u00155^4\u0010RhtDĕ\u0004Bv5\u0001*k8A1M\u0003\u0013]K\u0019a+\u0014\u0005n\u0001K?&݄ߌwu\u000b\u0010.(STڊqn\"\u001eU8#Mw~8IuY&hmg4e\\áv\u0012\n\u0000Z\u001bxCi'v\u0013:ʨ2e*Pn\u0012Ѱ9hZ7N\u0017F@ezQրg)ɡF\u0005WiH\u001e7{>򚠓v&iEɟLpH\tLFC_;k\u00050\u0019O \u00052\u0019\u001a[m\u000b6)xɈ\u0003LP\u0019-\u001c\u0014L)\u001dVf8\r\u0003spTY\u000e-lJ\u0019Mr;IP2\u0019\t]\nN\u0006Z\u0002ьY78A<\u0001]\u0006\u0007^\b2\u0002\n\b|Kp3\r\nFe'<\u001aJ0^\u001a\u001c/\u0003rPA\u0019&tS\u001f[\r\"P#\u001fZ6\u0011\fhd#\u001c%8\u0014XF%fLdwVNp\fi kHʼne\u0017/3p\u0001\u0016\b\\XT!.qB^1Ì\r,/8Y8\u0017\u00012S\u0007i.p]zS#N\u0019\u0011Jq8`XFJf=xf֒p\bW\bJB#2\tg3&m2\b=\t\u0004I\u000etN$s+Ye\u001bg\u0012\u00199˅cMԓ\u0019{Յ\u0013D77\u0018ФZ\u001b\tf4P;VR\u0004\"ft<0ns\u0002>`/\bsN\u0019\u0001z\u0001`:771\t\u0016WJ\u00183R]:Z\u001c\u0011tH\u001c4r\u0006.#h$F#\u0018 \u0012\u000b'MZҲLYW18\u001c5,j\u001cH͸\u001a7#ڒ)ׁ(\nRS7/%2\u001c\u001f*\u00142\f C*2\u001c\u0013\u0001\u000e'M\u0006TI\u000b\u000b;R\u0015;I\u0018&T\f-\nA.,Edi\bp\u0003\u001c\u0018V\u0017UFأk\u00049\u001fbF2h@\b\u001cE6*eSVd{O\u0016݈D5_\u001cb@s\u000eP\"T\n(cf8ħ;\u001ekk#m\u000b\u0004tz΢\u0019f\"9%T\f:\u000f\u001dĎkU\u0011bz\u0010I9xE.\u001d7\u001aV'Cšuh\u0012\u0002LſC\u0016LSB\u001d\u0001';*\u0018ڳ\u0018\u001fzCp\u00027\u0004Ɏ\n\f\u001cul_\u0010 N_zW\u000e4\u001eDޡ\u0005Ε\t\u0012{)\u0004\t\u0014I|\u0007a\u001cA\n8A\n\u001cÛ@\tAOǀ\u0018ک\u0017\u0019'\u0015\u0006| Qreh<\u00126l\u001dqCf\u0011yj%S1\u001f&-ϝͷp|_l\u001ev#\u0017F$\n+:W$ٵ\ts\u0019zr\nO~(z\u0012\n;\u0018(\u001e%y=\u0011z^x\u0003|d=ҩD\u0003B\u0007é1\u0016\u0000\u0019I$*{\u0000$##όI\u0019b5l\u0016U]\u0002\u0001{\u0002Xu$亄\u0001K6Ғ JD\r}^\u001d\u0007'-\u0000`R\u0001GKI\u0017\u0003lG8盱1\u000f\u0018\u001d\n'4j\u0012g\u001bg܇7d(;\u0017Ϥ7eEYL2\u0018hq\f|}*\u0013Ȃi \u0006+lL~]@\u0011&)vsCh4~f\u0010<\u0003bm$\u0006{\u000b,'F\u000f\u0014BG#DW!{Iœ|s$C>K\u001aL~\u001dtT|ZJ?d ˂vh$YO\u001a@O)+i\u0005-nIڟ|4l˖\"npt\b\u0018xh\u0007\u00160=C\u001f\u0007L\u001f;\u0018cHech\r$\u0004$\u0001\u0002<>\tp}U&Ŋ}Owqtw:0QtWEy3\u0005SФ+;Y\u0017\u000f&ASd.A\u0016X3rQY\u0004\u0005xgg\u001f??8cgR7\u0003s\u000fS0zgN61\u0016,s\u001f[^0Fo\u0007nr\u0007\\)(5P/\"DŽ,Vv>\u000f2\u001d.\u001dCԤ1\u000e\u0002R07\u0002~>7Q\\}S\u000b[\u0016,\b񶈱S0{pkST3k\bPj&\u0017\u001dvtg\u001d\u001bGq\u0007w씂\u0004\u0006&EuCM9\u0007|AM\"\u0019#\u0003(aIK\"\u001eN[[wjD-\u0001\u0006}\u000e/J\u0000\u0015pdpV5\u0014*Ǖ\u00028_\u0014\u001fJ\"MDMAvf&=\u0010'\u0019exuMx~y]\"?hKx&N=-H]mvŒSX?~U:ƒL\n87\b1\b\u00012K-oK?K+fA^l~Ӯ>r\\A=/ v;I&D$rRDƶ\f\"\u001a?L\rt.VҲ\u0016scZ!\u001d)3KP\f$F>\u000b'\u0018E8,L\u00060\r\u001aEٌtfds4\u000629Lqyh}eLR\u001ez\u0003\u0016'=ef\u0000\u0000jZ7\u001d?BR]m4㇨ybiUڮ-uIS\fv\u001fO̎xbI\u00011\u001b\u0019\u0006m\tb\u000b\u000e?\u000f\u0011LONt&}Ul\u000f?ׇ8\u0016LgI!l\u00078$\u0004C~b\u0007?x;)g<\u0012e1jl\u0013QJnjx?\"]<}\bJ\t6&t\u0015h,7c*((٠g(]e\u0011bUI\u0002J-,\\w\u001a\u000fK(TP(\u000fkԨS\u001c4-SP\u0006WP\fv\u001dV((}vG\u001c\u001f+p\rS=\u0002JD\u0003/(?\t\u0017?~GlK\u000bP7l04vO\rM6=K\u0016$\u000f}T6\u0002F\u001c\u0013I\u000fOge\u0016F?\f{O]Œ3 I\fRƫhpZ&C\u0013X޸'ML˳\u0005\u001ff4Kґ\u0011x/O\"ʪ\u0018r']\"T8\u0018\u0000G@#?ԧ\u001aTڇ4ZYoև\u001f>ǝTm\n`\"X\u000e9-\u0005zr\u0010\u000b\u0019`$\u0000;\u0006\bG`@~)\u000eMEBI\u000e\u000b3\u001bI$\u000fX\u00165?\u001e)\u0001#\u0003~\\KnA\"\u0007(\u001f?96a\u0005wh-ݖO99\u0002B\u0001\u001eL;hSP@~46^X\u0018ƺ+'!F?~p\u0012|頏(\frG=~pg|lN\u0002{\u001f&:_hw#E\u0002\u0014\u0003\u0004ٝԔǏ~v^՝RRA]Ctrn\u001bӼ\u000b?z8[x(IWg9\t!\u0003\r\r{Xn\u001fY10)7C\n'\u000ecWs?\u0005I\u0014~B\u00154.A\u0007(}\u000f\u000e|xEO\u0002\u0003\u000f^\u0015E_Y'wr\u0006\u001d<\u00149<@5OjyB|\rI؟:\u001a'~n@uNb\n\u001e܆\u0002xPc\u000e\tI\bԢZ\u0012e\u000f\u0013?fŖ:W\u00014JKgŋ\u0019\u0012~FN\u000eL%wnV\u0006\"!C)wNdv#U#\u001f*\u0018u/\u001f\u0013q0ć\tZ[@\u0003'Uv\"@(9Rl-\u000f:\u000f5lďa4c\"rl[ay@%\u0019d\u0011n\u0003Q'nʎΒl#~X\u000fّ&v7\fpXQh\u0012?\u0017\u001bSA\u000f=\u000e\u0013?hX\u0015qA\u0013oN\u0004=\u001bHe\u0019<\u0014Kq\u001c\u000b'p\u001a\u0011Γd\u000bW;f\u00175@G<\u001f9D3=@9O6mu\u0012Hݳ/v>T\u0007\t_\u0001eD,\u0007\u0004^m\u0017\u001aR?VrVz\u000bH6\u0003\u0000\n@<\u000eI5\t@He\u0011LIs\u0010a\u0011^i\u001d ^\u000f\u0018đD/]eU+M,Y\u0003L9\u000bDHA\b*(0\u0015.Kȓ@7\u0000.D \u001d![\u001d΍t<\b4`!Zҭ)c(\u001c:JKMqWʡ駼<\u000e:줴4R@W?h\u0014{\u0019rے\u001dR\u001aK7.󠕐\u000e0'Gñ\u0013\u0012{_JD!m]w{g\u00047ߥU}\u000eV\u0017J\u001e-$J $.DMrzp>1>\u0018#\f2^N\u0014c\tRPt\fkP`\u001b\u0006KPQd\f/Z\u0001\u0010x!\u000e\u0013K\r\u001d)Ye;\u0010@a\u0018%/a--\u0000W\u001cϰݡ),#c\u0016\u000b\u0019^0kݐ\u00136\u0001϶?Fa\u0002ӟs\u000f\f,\u0010ҾM\u001cMT|%V\u0003\nj\u0002&\u001cG`+\u001e>̙'$%ZHyE\u0002E,֗&绗EA\u0003\u0016mlX\"\"\u0012]\u0014.j4'E\u0018X\\~3\u0004\u0004xOa\u0014}'IJѾ\u00006{^ay:`\u0004\u001bC#\r9rF!ϘF(X\u000eF6A+e\nU\u0010mRfNp\u0003Q\u0018k\u0004o8# \u0007S ަ~|8Ը\u0014\u001a\u0018/G&^#m_R5\n\u001e%\u0015\u0010Mo\u001d`Ȍzm:;ꔆi!~jӢ<4P\u001a;'6\u0001=\u0011-ҋ6hڢ`v,ds\u001aA#3\"f~\u00134r6\u001f!q\u0010\u00114*\u0001ae\u001dc‟b#@S_$BXT0\u000fu\f\u001ayxP\u0000\u001a݉\u000btWm\"k\u0012\u0001uq1\u0002\u000em:\u0004j5k\u00045\u0013UIq4\u0010c@(@sS\u0003!\u0012\u0011\u0017=/xS ēKw|\u0013#\u0012)gΌhǫ\u0017r:&\u0006/9\u0001Z\u0004~pR9نꏚje79$M2L\u0010\u001adM;BP*\u0007͜foG!<@ROߖ(͜B%vꝃiC_O_Yu&5\u001f0omi}f{\u001f\u000fӮ;GK.'EJ?(*tmlV]N\u0007#\u0006%PuNq'ʏ.(Gij?\u00071\u0003L \u0016\u001d\u000b\\|\u00023'/\b\u001bFq\f#ʉ\"9eiCo\u0000\t\r=b|1D\u000f$gGc/\u0001\t>D9\u0014Y6P\u0003)I\u001e~\u0012hkN\u0003M_H\u0006\u0006S\tHeh \u00140\r\u0018\u0001\t+Xfs}YԵ\u0015\rFĊ:\u0016¶\u001f,\u0002M6\\'Jg),h͂z\tHu{9]F|45S\u0002\u0012C@$\u0010Kk\u0001iZbDdtgIΩit}\u0007qj!\u000e̦D$l\u0002%\r1eETb*\rr\u0012\n'Br2\u001cr2(\u0016\u0014$JJ\rsnB)\u0002'H %9Ar._pT\u0016?\u001aw'{N\u0015\u0013\b텃>#KH\u0000d.k\bS\u000b)K'\u001a&\u0006Z:u&_AJ\u000bi\u0003Nl%]YXN\u001d\u001c\u0013Z<*jT/,1b>\u0011\u000bӧ_hy$\u000fTD$#Ka\u0001u\u0014\"eDGAP9\u0006lNLj\u0003^:EȩdB\"3\u0012Tbm^\u0005\u0019{m:LH\u0018^ZF\u0003G5/mBC\u0002%\u0002\u0013\u0012Y)RC@_\t\t,\u001eN'VA閃\u0004Co\f/fV\u001b\u0012\u0012O\u0005\u0018̔\u0007^\u0013)\u001at\u0012/'\u0019J8Vt\u001f\nE$.CHHA'H>IHJ5e$;x\u0010giIcA0-bM\u001fSQ?=U ;A>[:en\"(Q\u001f34ᴆ^VS \u001dsI\"\u000eR\u000e\u0002L)T\u0003\u0007ÀA\u00105\u0016\n7H(\u0005m\n\u0007C6\u00137\u0019\u0012\u0016w\u001e\u0007-:=eILyj./:\n\u0018E'#x\u00152\u000f \u0001\fki(l\u0018u&HIX:\u0012QL\u001f\f\u0011-\u001b\u001b$|G\u0017z\u0004 mYx~Ս\nliA\u0011U\u0012釐\r׉/uG3\u001b4\u0012E\u0000l\u000b\t$\r\t\b]Lyʨa`@'\u001fEby4\rN\u000fE\u001e\rNlc$0zxZ\u0012)FIR\u000fBCYTV\u0012,Ւ\fq\u0014fK2\u001a4$I\u0004\u000f\u000fz*\u001bЍᤳu<^z\u0012\fOH)rs|s,a9EIO\u0014\u000eAJkO\u001fwO)a|\u0012+j\"iT>J}NK\u001bLkײYL\u0018b$9f-\b\u0007kD;<dz\u0012|L]%\u0015<\u0016J\u001cDv\u0002ɂDW\u001f\u0012\u001d\u000f\u0007W\"Oħ*U\"\u0002sK.\"zn:\u0004)Uw\u0014dz%\fW\u0007K)!\u0003IO{T,&\u0015\u0000q2Wr\u0013f]68\u0017]\u0012`@Q\u0017xբ:0^\u000bP*O\u0012@ʊ\u0016Kr\u001bG$U\u0016K5\rF\u0018d\u0001*$\u001dbeA\f\u001fg\u0010#[|\u0012m9\u00030X\u0001K_\u0007<@\u001d00\u001e\u0016g\u0003\u001bcJk\u0011u\u0018\\G\u001fS,\u0012\u0015T\u0016|\u0000\u0011\n\u0014]\u001a?g\u0004O\u00178<]r}tT2\u0003\u0013Ӕ0\u001fW6\u000fwr\u001dgTL\u0011P2s1qR/\u0015\nɚVD1\n#\u0012vB\u0010}GVL\u0012+]7\u001duS\rSLNL\"-^d\nFþ*C{#1)3mn7\u0010/L5eݥVF&}\u001az/SPpbn,2\rByȔ\"q\"S,2k[@g4F\\?#\u00132.޽A\u001bmB\u0005$o\u00128\u000e\u001cp|\"\t\u0011R'\u0004\fR\u0010f(90݊qLm{W#\u001atG&p\u001a(\u000f3C\u0006gP_H\u001eͻ۸a\u001eST\u0005A\bR\u0015@\u0014@\u0006\u000ed19ob\u0007]x呚L\u0003>\u000e<2CIR\u0017\rqѧDŽ\u0002\u0017\u0015\bB튱 S3ܐj\u001f!BR\u0006\u001c #Sj\u0000\u001f\u0000m̔0[*@K\rϱ22ڸF#A9G&x!7Xpaa.\u0001\b\u0003P:!ʴ%8/S\u0002Lņ\u0019sqp-lS2ţ\u0015]=\r%2Z#L\u0003b\u0013\u000b-\r6\u00033\u0003Լ[:\rIV\r\u001e19&UL4M`D1W\r-;f\n+W)\u000by=o{\u0010>:;\u0013Ke*L}32\fo\u0000\t݉1i2w2ǜ&\\&L)Td\u001c;JQ1TT_J$_ܦ.\u000boM\u000f`tQ\u0013($_aTD{7i\u00173dTj^zQq\u0018&pc\u0013s)\u0010\u0007ԖNVZ\\\u0003K\u0013{I\f\u0018.ivI\u0019ӑb\u001a &\u001e\u001e wDjxb\u0016G&<\u00118z\nR*E\tma\u0012jY2\b\f*HmQ⯫f\u0018=\u0019Ddy[Iyt_\u000f^#5mS\u000e\u0011P%PDO]Bm@vX>,D\u0006JR\u0016*8 \u001d/\u001e\\r6\u0003'Hޟ\u0010Z\u001b`\u0013պ\rtScv\u0000~I\"hTI\u0014@y\u0013쒑:K>=]H#5lg,n\fΑ:1XBRg;ll{zxke㞈\u0011-$x,T\u001bpO\"(1f\b\u0014!:q\u0000B\u0014w(\t\u0015w\u0003\nImf\u0000l!e2OH\u0014\u0012*ީ\u0005\rޏy\u0000{a;ⶊ\u0001\u000f쿮ZIM\u0001\u0014~9]I\nˊ>\u000bc~R\u000bu\f\u001f\u0001VG*lhJh\u000eR^&\\O)wj;P\u0017{F\u0004\u0017T\u0018\rHXJ\u0011`ԗAZj*ۧg-tNҵo)=\u0011Pz>:^\u000e%#r\f\u0014C\u0005T]ND\u0019`\"[\u0018ճd\u001a{j-\u0004\u0013*^l\u0003\u0012[j)\u001b*pB۫,$±jHB::R\u000b\u0011\u000bXZU],\u0002;\r}\\Q93*hP HˌJۜ\u00136Cí\u0001$[Zٌ*O(,+Q]\u0001d\u000f g\n\u001b\u0004\u0014P\nc[\u001b\u001a\u0013\u0001쑆cul+<Åk~\u001c?k\u0000\u001fU0\u0010\u00123ƕaLU\bY\u0011թ.5٪1\u001f?*vB\u0010=(-\u0001^|G\u0013\u0012-|~JfJ:&L=xxӲ=\u0018\u001eE\u0016.*\u001e\u0015`M\u0018\u001cH9\b9\u0012\u0013.\u0011\u001b/L\u00074r[MO\u0006\u0006wC\u000bx\u0000&\u00044G\u0006\u0006LMG\u00055j\u001d\u000e\u000b|\u001f9e\u0014̗~97'R\u000b^A\u000b38Js0\u0001\u001e\u0015\r\u000f QAuhs]\u001e\u0015\u0007\u0002ԣR\u001f`G-״ң*Žܰ?\u0014C)@[D\u0019\u0017\u001eU><\u0000[֣\u0012nGe,\u0004,\u001b`==*\u00050¸ӣ#\\0J\u0000Gum)!\u00174\u0003*\u001e\u0015|:[\u000f*M\u001eo\u001a4⟊UTyCz\"(Q\u0005\u0010B\u001e#\u0005%؆F=*u\u0001\u0000.,99\rw-#`*\rhY@B⣴\b\u000fg.VA.8\u0016ӣF'\u0010*\u0005\u001a\u001c\u001ab\u0000ߌ{T-\u0006;\u0006Ffo!(U\u0017b\tQAG\u001a\u0010\u0012\u0012k.\u001a>Q%2Z8W\u0006b8\u001e=A'N\u0014G\n\u0019\u0003Qu]\u0018\u0011)cG\u0013}\u0007`Jvdl}Q\n90\u0015\r\u0014!\u0007eq)\bOQ%jHd8xu_f\u0000G!\u0007\u001e/\f%YAW~X\"*hh|E\u0011$\u0010-TQ]MC\b\u0018M!qr\u0004G\u001cl9*l\u0005(\rGSfj.\bjĜ.'\u001dڰ\u001c\u0015OʂB\u0016D\nBt\n6]q:\u001asT_⨠ZN9av{}\u0000Fe\u0012ҞQE5QLT;og\u0016ٽQX\u00032\u0006i\u0011ߨ,Yga'\u000b\u001b\u0015\u0012&l\fRFeѣx\u001a\u0010\u001b\u0015bmxz6\nkqT<\u001aF&]8I\u0010\u000bh\u0014ә\u0018\u0013\u000e\u0001\u0014Gu>X\u0006(8SwCQ\t.\u001aǴXzቁ8Ȧ;7*+J\n\bEϮA,>UK\u0019\u001aB}).ÂꔇT\u0019|C'ʰ5\u000eOQ\b˼\u001a\u0001\u0013KJ,%=Ս\u0010O\u0001GS\u0016 \u001c1Q'#)qT.{QGn8XvoT\u001bzH\u001b\u0015HE\u0012Y\bnT\"\"\u0004\u001c*'B\u001dTY \u0002D\b\"-6\u0003\u001b\u001d\u00159\u0014R]بl\u0019\u000f>5*\\,siT#\u0010!\u0019NhT P\u0018\u000b~tXhT+\u0005\u001b\u001aj\u001ab!\u001d\u0014\u0002Ө\">\u0000hT\":m\u0010_B9g\u0019U\u0010.Z\u0006gm\u0005\u0012)U\u001b\u0007FzMt%F\"5*\u0018S#TTbj;x\u001b=۾\u001dS5\u001aR)\u001a\u0015peF\u0010N,ÏVn\u0005RTޞ-W)^??[\u0010}_dTD|&\u00012$Ǝ^\u001d+/TDMF\u0013\u0014\u0006dTQu2*\u0007Y\u00050\\|\u0006Rߒ&jUe>\u0004ZQ4\u0016Di\u0000n\u0019A#o'R\u000b,SȨ\u00174\u000faM7^e36\"\u0017Y2*oW';‡Ш\u0001K] QA\f9\u0015pQ]]v\u0016\"6gT\f+\u0007''A\u0018U߀]`/@)FՒTeEL\nzd\u0001#\u0018\u0003\u000fcT@m0=e?YQeagEʢՇ0\u0002jƨPð\u0006\u000ej\u001d˕^ik4\u0006\u00130i`g0۩SgM!(XJ\u000bT>vl)J@`\u0011zqQֹы\n{L^T:E\u000fak\"(n4\u0016PEa]&bL勊F`E\n\u0000\u000e\u000fEd\u0003+M\"`v\u0013E\u0003n=J`TsA+O\u001fhV*\u0015O7 @R%jDOŲm\u0017\u0018\u0015i\"6Vcx2;L~P\u0013$\tvQer\u001aʀQ-`w0*@|\u0006\u0003bE+%0*Naf\u0017U[\u0001DW4EEFE_*\u0012^OEe6Άm8.\b/*3y\u000f\u0003\u0017,\u000e\"`T?S\u0004ٵwr]\u0000{;0*kE\u000fI7\u001cJ¨ \n\u0010 o٪\u000br%5^\u001e~Q5Ǚ+E]>;\u0018\u0015>\u00172]/sUz\rt\u0018Y!1}\u001a]r4\u0006z\u0002)\u0011/Z;FER%1*[p*Q!n]@d\n_\u0015$;NpQu>t(F\u001b\u001f\u001c^oB*+\u0004\u0002?d\u0004\u0011hqߍ{CFKdjtRmG\u0000jT\u000bٝר|\u001e;lxX+|,\fj>jZS枋Q-\u0014\u0015iʉ-qTHD\u0014WG\u0014]\"k\u001eұv)+\u000fe8}fG}^`:vxIG^\u001esff\u0006\u001c\u00155\f>T\u0019(p\u0017D58-ê\u0006sT}T[]\u0018^\u0016o*\u001e\u0003p\u0003|oy\u0000\u000f0QBVTd2J\u00191\u0017&.\u0015ZuH5whC \u0012I:'܉\u001bC%{/\u0013|0Jb=.5mDX%FrN̄6\u0010p\"45f&@\u0015k9O}YڧI\u001bI\"C\u0017LFTgE٨<ΐUfzRUb:O\\QQZ=Q|R\u0005\u0000f<\u000bI%~xhΚ+l\u001eXI\u00059kI\u0011\b\njXL];\u001acUd_lܴ1\u0010jCzj)0O*`ڲ*%\u0016I5\u0015\bN\u0002VCM\u001e\nN|D\u0017\u0003htC\u0012\u001cj\u0017T5l?\u0007J\u0005\u0018N,7P֑K߯5AP*;y+K~ T1UNMQER\u0002\u0010\u00187\tJ\nf\u0014w@t6m;KP*Sï\u0015%[k[WeT92n\u0013b.A<Q*\u001ab\u0012bI(\u0014'\rW\u0003~F!B-J%Y,0~*vc'\u0003)DDf*\u0014\u000f&!Q*VB2\u000eėRi\fiRu3P=M\u0014\nkD-J#?\u0016\u0000Gq2xi\\Jez+JAS\b!J[.(Rٻt\r8\u0001J7)U{V\u00102rK)\u0002aH>a֎\nWJ\f)wϣT/\u0006Q\u000f=\b(\u0015\u0003c(\u001dUm[\u0017bWoT(ݎ\u0019\u0019)U\u001bku?[Jc6D~3d(񧇾j\u00014e\"P\u001b@N|\u0010qlTBJ\u0015\u001f$-c։RX\u001dZj\u000f\u00100{RQ$\u0019T\u001cZ\bz\u0013!~M%բ'UTWm\u0011cOR\u0013\u0018\u0011:N u{ފ$$\u0016X\u001a\u001f\u0001uR\r\u0010N*T\u00036>\nߪ\u001d'\u0015%\u0010oԒRѷ<喋P+0\u0007!Tp#\u001f\u0018~R\u0001z#9\u0012\u000en369ҤV:TPlC\u0018PZh\"h2\u0005qQa}UE\u001aJEV1Rһ]r+\u000eTPA\"DӴ\r*LQu\u001dESm\u0006\u0006e\t/;'sR\u0010-J\u0000\t@`:%$J|&̪CJht\f03N\u0014y81udOtW0yR\u0011\u0007\u0019dU*-zX!\t+\u0006Y\u000f5L\u001bXeO\u0006W*|\u0018Jv\u0014\"A\u0006R=IXX)J\u0005x\u001e`s^\u0002zf&AߕۊJW*\u00058MJG;Z$\u0016\u000eܕjE5R#)\u0001\\T_%Bn*Ѿff\u001aV\r\tH\u001dejy}\"~f\\l\t\\v}\u0011T{Ũ\u0016+WwGx\u0014NjԡMm|J\f\\W*T\npf`kK!ORE\u0019\u0002tOkoȐRi*\u0011\u001f\u001aKӅZt+\nkn\b\b)\u0006TV+U\u000b'(iFˈ\u0013R\u0005bs,UM5T\u0015`*sawF'˜0\u0015W\u0015\u0007ϡ$b\u001dT\\\\&1LuV\\\u0012\fI\u000eSGE\u0011S\t(\u001c\u0000\u0001b$J\u001dTL5URb*\u0019\u0006dZ\u0014QTgOPN_&S;K2ُh[R\u0011\f`{1%,\u0003\u0000zםZ\n2U>6S\u0002\r\nK 1չԺBʮfb`b*\u0007\u0014Ts\n% L\u00079XdIEB\rS\u0019\u0001h\u0012jwk9LQ=L%AIc\u0000Lelz}2\u0015f)\u0004S\u0018@H\u0003L%@jJC\u0015\u0005S1@ԴSb\u0011>t\u001aLŖGqxN\n]j\u001a9GΘ#\tS@n\u001e%J\u0011\\>'ف.vO\n~(T4\u0010ߠo\u0016\u0010IL\u0005\b|tʤ\u000e\rpTj\u0017#\\[v\t2\u0015]\u0013b\u00002q\nG>pv}q\u001aT\u001cc\u0006\u001b\r\u00062\u0015)?\"K2\"N(c-\"\u0001*\n\u001ebS41Uⳃ\u001b= \u00028BO\u0013<\b R@{bp\u001a6Z>\u0018j,缐LU5ơ\u001f|\u0002gg42U/Bx\"S0R\b\u0001[LyCtuCz\u0005ԍoLd]\u0013@\"\u0010ob\ra\\k!q5T.445հ\u0016\u0013\u0015t\"l*j]\"ѤBPT7̾`6\u0015`Ե#M\u0015\b ۳8Wk*%Aq\u0014]SqSR|+S\u001arOTݤ0W0hlÚ*̈́HrSU-S\\\u001c3y`?\u0014:UG'\fU:TY\u0016ƿTҌa\u0015\u001aSay\u001cWaL\u0015T\u0000^L2A&t*(\u0004R%\u0012}\u0006~6y\u0010Nu۝%49Uݍ^9ͣM\u001a\u0018+\u001a2\u0015,ygZT7\u0011f̩\b:.N\bNeia\u0004Hk\u000b8[HVZ$\nUE!Sa\u0005A\u0014:UlQ\u0003g$@)P֧j\n,\u0014o߻>U%8>Ջ\u0011vԧ\u0002\u001dR\u0015jm\u0006\u0007PS1V\"So\u0013w}23F@ħB\u001c\u001fS\u0005Ӽ\u001aHTT\"[\u0000T,rK@E\u0012UZ:(N\u0012OgA*A\u0011ѧ򖼔H\u0000@42ҧB\u0002i4}?>UdzOEڕ\u0010~*,Q⑘Q]uc4N(D<ϲVk\u0001/qپ>a(S\u0012b#\u0002\b%O%Vՙ?G?\u0015\u001e;qR209\u0002\u0004%\u001f]\u0000\u0019\u001dV]>\u0000?\u0006\u001bGJߧR[\bxyI\fhܪ}*Cȁ\u001a\u0013Q\u0003\u0003Uޝ#h3PURe56\u0016[*ˍp\bb\u0002U^T\bP /%k\nAU\u001bVFyEP5\u001a\b׫4=`\u0005UL!M0웠FD\n\u001bP\re߶!#ZZL\u0013ɫH74~SPu^ۂ\r\u0010T\u001dkRmAV$9\u0018Ice{#ȺTR(\u000eTPe\t|P\u0005\u0010\u0013k*Cz[\u001a@gJ\u000fl\"\u000fۛgU1\u0011wMu%*pj5\neLd\u000e|\u0010N\u001fHMP64YP Q\u0012Tbz\u0014 \\\u001b]$_AU2v\u0014\u0017d\u0012\u0000>O⌅@P嫽@VV\u001d$Z,`L\bSݿP\u0003\u0004Uho\u000b\n*]\u000fw[\u0015͋\n.\u0001R\u001f\u0005\u0006U\u0012M*b\"(\u001a_\u0007U=_HcѠ}vGF\u0012qR &\u00113|݄p{q\u0007\u0010\u0016*+\u0004@p\u0005։aH>s\nEIIj\u0011/O\fU\r\u000fU\u0003/DU9\"Q-\u000fgl\r9&6}eU?j*\u0003\u001ePA\f¸=C(눪OEHEt:jB?rk\u001e+\u0013UtSD\u0017n\u0015|]q\u001dB\u000eU`P7\u0010𛩇k:*ZIAIw\u001c0ܳw:\u000eU8:w]k~|EnbN@Cբc*,\u0002\u0002\u0005?t&j\u000fUY2*HP\u0006\u001f\u0002f\r\u0018Q\u0005\u0012*\u0007e\\E\u0010\u001c@T)ʊ|-Z1\u0012Qeur%)爪x'op|5*\u001dcϫJ@ZEWl:QuFg\u001aI6\"\u0013-Qo\\\u0006C\bf+Cb<\u001cꋢ9hE\u0018U\fڐR\u001e$\u000bi,\f):Q\rR9\f28m\u00181FT];2\u0007X\u0010U\u001b$#\u0014Ue?S#ܞ\u0005Ѣ\bDu,\f*\b*+V|\f(\u0012Ui٘N*K׋#Ơܶ**FT\u00183vƳ砕\ne\u0017DUaGЃ -)\u000e\u0012,D=-\u0000ψ9n뉿v`gh\tWΗIcǩzij/}C*7\u0000Qv7:,P\b]4\nW*%\u000en\u0001Hp,\u001f57Z\u001b}z(TӈBYUK\t~\u0011U\u00165\u0014\u0002HLGT. C h.t\u0004|Plk4\b^Mp{.\u0010@i{R\u0018 $my\u001dQQv'a\"n\\/\u0000p\u0014QUEWB\u000e\u0007?c\u0003H_;ҿۉ/M\u0003\tЍDoљh&\u001e\u001c(QE:h<\u0000+*pOF+'L拍(B\u001d\u0006I^\u0019H6\u0000\u0000T\u0019\"I\u001c5-I1[\r$q&ڄj]p8*Z\u0011Q(VR}^\u0005!RU\u000f\"U=6I\u0006\u0014g5\u001c$HUna?{\u0004,AAHq͟št\u0004Ԧ`\u00074m\"0Ug\u001c۷TI\u00077~m\rH`l\u001e\u0005R!=?w \u0001\u001bbzT=oam0Z\u00176k\u0000j/=Z)\u001e{Te\u0014T\nN\u000etn4\u0011:NLy\u0016QoJ1s~M笻\u0007\u00037T\ro\u00079\u0017?EY\u0005e\u001c{||yᴄ #\u0017,'\u001aG\u0012\bnҨN7\n\u0014I\u0012m\u000e\b\u001c4ΊM\u001b^\u0017\b累\rѨrOVdpyݨj|:͎OQ\u001f0x\u0005\u001cUD\f\u0015\u0015\u001c}<|\u0012Q%pu#ܒ\u001bU\n\u0018yJ\"$o\u00041\u0016FFUi3\u0018Rސ?\t\u000e\u0003\b\u0019U7\u0001Fg\u0006\u000fȨ,\u001dS\r\u0019U0ktl\u0005\t\u0013UI?_(q+(՟.K\u0017\"aC0'$\u001dשxQ\\?sy6IT]\nn\t$\u0019U=n7\\78\fO#LlΩ%ȫ\n\bQ\\\u0006\f\u0002Lt|\u0004Д3.D/X\u0015\u0019U\u0004l,R!QU0\u0014?=J+8{ ~d5jiH3#GU;u\u0012z\u000f\u0002\u001bQ\u0018u(\u0002d\t\u001e0*\u000b4:56\u0018ayuT%M\"K\"ܥJF\t\n\u000b.Ac\u001dUZ\u0013P\u0000\u001cU\u0007b\u0000RĤh!UR8O\u0007D\u0005G_\u0010I<\\˹%\u000e\u0002\u0018Cf\u0019qHJ1$\u0014V*T}Dp,hU{c\u0003@1\u00010Z^Ҳ[\u0007\u0012*io4\u0002٨zݞ\u0013\u0010Ш\"\u0012\u001f\u0012\u0012u*Kҁ\u000ecFClը\u0014\u0006\u000e_*\\=#-\u0013Ҩkl\u0016 vS5m]?QxVcb\u0013Ҩ+\"rTqӯM&st\\\"E.0\u0006Ӛ*Y]3\u00057@Q,\u0012\u0017GзQ=\u001d\u0007\"B`eQŜ([\u001bU\rW͢#ŀ[<\b1\u0004+jKu>uT*wTAXH\u0017\u0000Ȅ`\u0014\u0002h(\u0002suJu\u00160DH*5\u000bb2\u0002\u0013Uݟ~\u000el\\\u001eȤ(T[!\u0011JXP|1Zs\u0011Ӓ=U|\u0012C|v)ўG\u000e\u0000oO-q=\r\u0011歩rTˢ\u0001QS1[\u001c\u0010y\u0018h\t\u001e}W\u0014l\u0004wȵ\nl/m;b6sR6pK\"1ߦۈ\u0000iRE\u0000AD\t7}sDi^\u0001,b$c8\u0011Sȹ~\u001f7]dH$S\bU\u00049xH\u0019\u0006\u0005슏8JG%\u001dpb΢\u001fYzݳ(\u0005{\r\u000b~k\t\u000b\n܏)\u000e:\u0005V6wQ2묤.;\r\u0013v6_F╟\u0011\u001f0\\OjJM\u0000*s\u0005{u\u0004[\u0003m\u0002E\u001e\u001bpYW\u0003\u0012Ek\u000b\u001eEuG5z9\\:k\u001c]\b>=hev^š0 7 H\u0003;P0\u0003`YRh\u001ḅ\u00102̧\u0003\u0006],\u0019%\u0001E8X^\u0010M\u0019\u001dIԅ-Nyu3\u0019|f \u0007$\u0010=qAf\u0018\u0012E@I :@k͡N:\u001fW4$cOdd\u0001'ZvT\u0003\u0018\u00114=,\u0012\u001e!\u0019\u0000\u0010tJIkbBāp`P\u0003'YN<͡\u000f\tզ\u0017v_L\u001b>Q ߀+b]{\u0000\u0014n\b%j#}q\u000e;\u0007׼}\u001d\u00061Щꍁ\n3a\u0016+Tm\u001e\u0017\bu\u001e8\u0014c.\u00158\u0016؃>c2Ҿ9ph\tY(𨾙U.\rg^ؐ{X\u001cCx\rS\r@`\u0016\u0001\u0000[\u0016\u0010|lgSP%÷%29&@f\"\u00116+\\`|\u00128_^\f/t\u001e\u0005lr\u001c9lco\u0011\t>CԚtf z+ul\r,B\\*w!FQ~\u0019p]z\u0005gz\u001d\"̹\u00154Ci9>S\u0015d3\u000fO/޷-^2\u0005S:\u0014\u000bP\u0016>=\u001aZ.!%OrK`%k_\u001a-a7\u0018XM(>Y\\Y-R\u00049Uk]&\u0007?kX(\u001db\u0001\u0011w\u000bHX\u001bhdFmEŸ\u0011z>\u0018c\u0015\u0010\rW{2^\u000e\fg\u0002t\u0018\u0006l\baI\u001fw|\u0013k\u001eŰx\u000b@ɱ\u0006Gf\u0012\"BAVe\u001f7Duw\u000e8B\u0000E[0Tsʭw8qN9|\u0016\f8k?ǒ7_yF=i~#SdGGR\u000bqQpT\u001f\\+-ý\u0003V5ʜ+柮\u001b\"0s\u001b\n߮MXt(di\u0019!:^~\fkZ\u000f\b'JF\u0004\u0002e\u0003?\u0013 \b{g\u0019Rd\u0018\u0006|JL\u0000'|\tP\u0006J>+\u0006(B^\u001cO\u0000\\%W9̤]`hv\bfyMu\n\u00140'\"X\u0010yŽ@jKQ\u000bGѷ,}tMRʏװ@iYU\u000eo}4$g5qhV\u000ep̮.VB\u0011e2]zZ[w\u0019\bZ'oGR\u0013\u0006\u001cI7rP;\f\u0006phۢX(\u0018TǂA5<(J*-[Qo\u001f5:.%\u000fd\b\u0000LzYpt%w.mݺ\u0014fBq,\u000b*>f\u0004bl,5\u001a\b#^SQ\u001fW\u0011v\u0006\u0016\\,Vbs\u0005^?\\˰Hxm^\u00139\u001e\tg\u0010:`&#\u0019ݕ20jH<\u0000'h\u0012y)l\u001e\u0000\u001cVc|GSCg\u001eע\u001a\u0017\u0013zNXM)H\n\f\u0011\u0006`#\u0003*X3_\tCEj\u0010_\u0013Z\u0019\u0014Q\u0006Arƾ\u0016\u0002%gCc[9[\u0007WZ\u0003.lm_-҄ԪTN`\u000e\u000e̊\u001dP✒MlR戒51/iV \u000e>i?9袵v6qTZ[\u0007%mk:luNRi\u00183\u000fGx\u0001eZb\u000e>&-#f_G\u001d\u0016q\u0019~\u001eb\u000b\u000f\u0015$޽IҸl,1a_\u0016^Tn\u0005FQ+܅-(Z\u0012w\u0006+\u0014\u00149FkZ6g\u0007g}( 8Z7)\u001e\u0015\u0003HSD\tkɀ\u0001**\u001d\u000e0A\u0018}\u0003k\u001009csTj\u0013B՜\\]&u\"\u001a!Ǿ%C\fԼd\u0011\u0004[u8|Zy\t^SI$\u001e\u001f艓SP-/\u0005\u001a\u001cB\u001d+!ȷl@e$)%pA{f`\u0011*\u000f\u0010.aVf`\nL\u0014Z/pr\u0014*g\nA\u001f\u000bʁ{N1A\u0018\u0004fc\u0015Ec\u0010O\u0000E\u0010\u0000f'\u0014i`U(\u0013C\f\u001d4A5=,vL\u0017,\b罟\u0000\u0019KE4d\u001bC\u0002Vi߇~sJ6n\u001d\u0016ϘH0#^\u0014zD\u0006\\S!\f2|V(_\u0004X4r}=JD6\fSZ?\\\u0014fm\u001b.\u000e5V-\u000fҝ\u0015O\u0003ͷBW \u0005n\u00078!\u001bp|U=\u0011}\u001b<\tL\u000fq\u001aM?t#\n!G\u0012WlL<\u001co\u0016\u0013@\u0015;AQ\u0006z:su؀¢CO°\u0001P\u0006t٠Bڝe6\u0000wJ]\nx+iNb#3`G)0\"\u0014\u001bBQR}-_q4YTmy\b!h\tx=z9>x:$Zb\u001e\f\u001fX\u00074\u0016w5\f<ΐiOx&XzuY\nu](\u001e\\\u00075vS`\u0016\u0016g\u0017\u0016)\u0014S&S\u0000nIF\u0014#^#_[q\u001fIH[pXGX\\\u001e\u001aT\u0006\u0004\u0001\u001eQG5{[\u0013GBل$5$\u0019K&Ro`\u0004\u0001n\u0017\u0007(cu%Kc\u0015k\u00173b{VB\u000bsR\u0010b\u0018;cN}۷\u0016WǙ\u0007'\b27\u00156aNdYS\u001a\u0004<>1v;?vĕye6LP|\u0001*`e\n߿\f{m^ж\u001c/\u0012):>Gꧠ\u0005wU$;\u001d\u0002\u000b\\\u000bs7\u0005OE\r5enFdg\u001cυmZ+\u0004\u0011|6_bL%u2`W\rܵ)ݸA\t#Η\u001d\u001b\u001cc:[kzIMMy8XXMg\u0018W)S\u0017|ꥬg]bLC+i\u0006tPq\t\u0007\t=։\u0013\u0002|;\u000e\u0000\f<ހВNEi2\b\u000b\u0001\u0006h\u001f\u001fU4fjTõ+)Љ- \"FcGOX\u0010F\u001fH\u0016^\u0015yl\u001a\u0012[\tV\n\u0014P&m\u0002^K\u0011nKK\u0002\u001f4^K:3Ln{%%{\u0012\u000f\u001coe\u0001U6\u001df*\u0000neη!\fB\u000e8J8\\E܊`s0ASM\u001ahFpM܂\u0018\u001d\u0004<:\"+Xrj2=D3c/$<Ѻs\u001a\u0007\u0017\u0019iU\u0006\u001e_wfONԽvԯ}FM\t\u0005&\\F\u0017Ib\u0014\u0017pZ?\\-I8\u00004\u00004\u001a;\rGX $\n&AC47̱^\u0005(#=o|Y^1Ҳx\u0001\fK(Z'@|\u0002\u001aؔ\u0017\u000f%9\f@Ү\r\u000f\u0002r\u0001s\u0001x\u0001ÛH\b\u0010\u000eΧa\u001e\u0016\u0004EC\u0016^]ڏ $k07iװ\u000f&fYI\u001cz?\tغ\bFTI\u0016\"*sB\u001a\f\u00052?_~_>?\u001e\t]X\u0017&r!\"D\\\u0011b\u0003\t\u001a\u001a\u0014\n&8B4)D?\u001cBdCأGH\u000f>\u0016\\~fG\u000ftNYSL\u00177 s7\"0\bW3\u0012R\u0011\u0016BgО7\u0004_B\u0015\u0018\\mԑU6\u0007\u0015^s\u0013t#z\u0016\u00027\u0017\u000e.6ƒ\u001fȂTVR_\u000f\u0014f\u0013vЙ!\u001dldߑ||\u001eFD$H-L\b&2[xb3\u0019{p\u001b#p\u001duPsT\u0018&ՊL๝B\u0015ʓ\u001a\u0010:9\"З\u0017~&\u0006u7l,N-HDɬ}DP؎|Iz\n\"0<„\u001e~M<\u001aQa1sx=Z<\u001d2,ȇ\f\u0013YHpX2-\u0011KuBj\u001fvj;]\u001bfL&M\u001fa޾~M.\u0018m\bkG^mxF!:\r4\b0-v=\u0010\t\tplT*h\u0017'\u0015I'\u0010ҍ4t94\u0010R\u001dfm}\u000b\u0016TEPx\u0003(3\u0013ʵ7:\\x\b<\u0004J\u0017CTx\f__)y0fT2shd:T,!\u000bC\u0014]B֏ą\bB#\u0011$\b\u0010\n\tg\t\u00062@(!B#EDg\u0002\u0015\n\f\u000fF\u00047t9f\u000f\nf=ɄR\"\u0002_O%0\fC\fvB1`2?*a\"Ѓ\u0003ň 2\"T\",\u0011F\u0011\bF0\u001a\u001a\u001b3l\u0014q\b3!\u0010_0\u001ch\u001152\r6\u001c\u001cvF\u001a*8\brүh\u001dʤy_)F9Cļ33~(]Q)?\u001eV5\u001e\u0011\u0003%9i̧\\Ò\u0011\u001e3<\u000f9\u0015Nan\u0010gYD\\;\u001aX\u0004_OK+kOp0\u0011\u0011\fp\\%\u00158B\u0019\u0012^\u0002úAʄ*\u0004nX.=yh\u0013o-n,C5\u0016w¢%d\u0018]^ٱ#\u000f/\u0011\u001f$\u000bz\u0016SA\t-<Znņk'Om&\u0010\fwbf\"Y@rK0TD\fp\rUe.3b!!j/_葺*\u001b»\u000bH,\u001f<Վ>(e\u001eޱ\u0015\u001a\u0017\n\u001d#<\u000bg<0s2;3[\u0006>D{\u0006\u0000\u0016p\u0010\u0000\u0000\u0002``0|\u001c\u0003\u0014\b^&\u0014f\f\u0006\b\u0012\n\u0004\u0018D\\#Y\t\u0000 B\u0002\u0003\u0000\u0000BaƫvC\u001c)\u001eaCy\u0013=\t.Gb\u0004\u0017V@\u0012-Ip-Xb' \u0012\\x\u0011\u00016`k\u0002%6$)ip+#\u0000\u0010\\<-Iğq\u00158\nE\u0003CA{o\u0002兙p\u0012]-\"rxԄ0u-?\bNr\u001bm\u0004Q1Mz\"\u0013\\l0Nv\u0006̳\u0002PY\u00043?j\u0002S@P;\u001d\u000f\u001b\u0003Ө\tB\u0015xk\u0001H\u0011\u000e\\o-[lt\"ʹ\u001fwe3js\u000b@Mza>!)Gn4M\u0019\u000eBC\rs\r\b{\u0003\u0017\na\u000b^ya\u001c\u000b\u000f7\tdYV%RS=\u001c\u001f\u0016\u0016\u0000:\u001f1|e\u0003\bzs\u0014(tG\\\u0004hBAP \u0015`\r\u000f3~1K\u0011\u001e\trlU/\u001f1A\u0011(C2hҠ\u0002.fQC/2OE\"蕹JDŽۀ7\u0015laO\u0001\u0017_\u001dF\u000bb\u0013p!S\\2N\u00149\u0007Qn:\u0015p!~K\u0017\u000bd\u0010Пnw\u0001.hCї]1\u0002IK\u0007Ӳy\u0005 \u001b $u\u0005С\u0000\u00112<\u000bE\u0017߯d\u0005\\\u0002\u0017~\frIHT!E?Aђ_\u000b[s)$v\u0002\u0017\u0018)k/\u0010輟KHs(\u0017\u0005.\u0004\u000e*\u0012\u000em\u0007\u0001@\u0017/Ź專\u0001\u00174Z\u0012S\u0001\u0017!NgKsB\"\\\u0002sFrN\u001fKƺ5.p`h/&aso'b2i.b\u0013mҍKK\u0001I *$Xkæd\n\\\u0006\u0007.&9~@}\u0007.oim_,cn\u001cp\u001d\u000e\u0007\u001aa=\u0004\u0017CiV\u0004\u0017.n\u0004[::p\u00114jL\"#Pρy.!Kb\u0002oB\u0004L\u0017DewG)I73\u0003\u0017AFPx.\u0002v¾0O\u0011O.cPHK8;j\b\\\u001f\u0007K\u0015;}EJB9%t\u001e8IfK0c\u0012\u0010o\u001bg1]\u0000\u001f;²m73\u0003.pO\u000f\u0007Ws\t\bS\u0017\u0016Q%XMސ6n\u0003.pGi)+{.!ny\u0019{5\u0018\u0000\u0001O\u0003\u001fRs\t\u0018NժL0n$B%PYU\u0019Tc>\\Gs\t\u0019V\"C\u0007@\r\"7\u0015kǹԙ\u001bė}u\u0002. :nY\\ЍSjFT\u001c/8\nث\u0016p\u0017vhKIs\tZR=\u001bf\u0001\u0017c;${#P\u0001\u0019p!\u00063\u001c,u(}!i\u0010zL\\\u0002mLQF\u0001\u0017Z6>QyjK\u0002.PF=Nts\tt ]\u0003T\u001a3\u000b.\u0010\u001cKts\r<\u001dGxG\u0004\\oK=j\u0001ſ屜h\bj\u0000Ju[DIE\u000bb1[$ٵ\u001f\t\\\u0014!QY摣E]AAK8w$\u0005\u0003-!\u0001\u0003SpAp1\u000f\u0019W\u0013-\u001fD\u0001أ_}\"ܳb\t\u001a\u0007\u0004\u0017\u0005ʶVX^!\u000e\\b\u0018!}^)+ p=KEI3R$@BW\u0019rN\u0012\n2\u00128?&/e|\u0002HB\u0017.\u001d\u0012\u0016oABĩ&ݸ\u001e\u0016\n\np\u0002d\u0002\u001b\u0012P--,oMg2>L\u001a?I-͚+(ͼOE}=y-B\u0002\u001bz\")\u0002*B%OFb˟9\u0013`]@y)\u001fW99%DF(Yq;+\u000bJ\rFyo\n9%A H\b[\n;\u0017Y@\u0010VM9\u0000YD\u0004:>”\u0015#ڨiI\u0004P;J\u000f\u0012E\u0006\u0003\\d~B\u0012[\u0002\u0001.^4|Az9%@\u0001.\u001b\"I]\u0015TN\t81\u0015mN\t\u0003˫ĝ`\u00152\u0017BK\u0010Wo9|\u0017/\u000bQ8aQao\u0016vֱ \u0016 \u001c-/\u00015;3S\u0019\u000b*Ey\u001fFA}~6\u0000.|;_Q\u0012BDT\u0001\u0003VvV4f\u0011=\u0017\u0015`\u001b\rL\u0007/\u000bUKf\u0002C[Eo5:L\bB][h7Ѓ\u000ft\u0000Bo\u000e-~jy\u0015?-\u0012Cr\u0000ZQo\u0001\u0014j[\fqv/3M[(=(R\u0005X/kۥdK;h̼o1M\\4N“\u0016\u001e\u001d<9\t#[\b͎\u00164\u0005ERӬI/\nZG\u0016\u0018cIM}>\u0011\u0004}lsVz\u0005\u0001\u0005jF\u000fMk=_\r\u001c]\u000fr4dl_\u0012_\u00045y\u0010}/.^&xMն\u0006\u0005>\u0003Ȩ\u0016/߁UL$\u0015e\bon\r\tdVߢӁdU\u0012@|@\u000e\u0001P.\u0019\u0013n5\u0014=m\r[#2\"2j:J\u0010y!h/78|t׎\u00163YK\u000b5Q9зh2QU,P\"A 1b-;#` \u0010NچKc4)VyTe[\f*$QE\u001a\"\u0019S\u0010L!\u0005%Ƅ4Nӷa\f{qo\r s-Gd\u0000\u0016\u0013NoGN]-\u0007Ept\u00018\u0010\u0012|\u000b'ch 1q̒_\noʝ~\b3\u001aø,}\u000b\"\u000e2hE,$ZHٷ0![\u0017\bAL#g\rx4q tx}\u0012\u0004~}spN.\";\u0004aRo}왉a\u0005[\u0012\u0006<\"T\u000b\\Է\u0000_`T[\n<)d}V\u0015D6 rZ)-Xc%%B\u0006\u0017f)\u0006ړ-XLo!d򸶜\u001fWLbН/\u001d\u0016voz(\u0001\u0003?hh0Ze\u00049ⷰj\u0013<4\u0005C5)\tl\rLLwna\fio\u0001\u0017&eA\r~\u0005fB㡊A&cFa!/*0}e(gN\t(S!o\fˆ-\u0004G2\u0016y\u000foҴ-\fؠ\u001a9~8#W8\u000fCG{X\n\t1\u0016\ffٲ{\u001a\u001fJͿ\f1eHB\u0001@@mҎ\u001ep\u000fʷI=\u0010\u0012w|r8&\r\u0016N\u0014a*w\u001f\u0011mJtƌMmԖo\u0002ן\u0015 P5Fke\u000e&a!T\u0014\u0001?B\n@Q$\u0015$\u000e%\"\u0001}@~b\u0010\u0002\f\u0001^\u001f=<>/őσ\u001c\u0013\\G.K{J/-\u001eg~vn\u0010\u001f:!=\u0004\f'Ju.H\u001fk\u0002\u0007E\u0007ڧSZ\u001cy\u0000u&RȂpqYv'Z/o(\u00139pte/-.ԏb\u0013\u0019w\typ \u001a\u0019\u0000p1m\u001fy\u001d y;w\u0010O<%l\u0005#[,\u0014;*ה}\u0017{n-ޘf\u001fQc\u001epIu\u001d\u000b\u0015e\"pUBᇖ\u0007|Zz\n~<[?%(τ\u000b5>jo\u0000F\u001ahy`2&j\u0012MQ8U-b\f\u0000- TF[oQ:i`\bY\\\u000b]\u0010oqa\u0005EG\u000bx80Vv(_D\u0017\u00066\u00102;)dy@w \u0016\u0018\u0006TfY\u001e坃\u0014\u000b#\u001cCu(3[{\u0007ps\f\u0010`'Q0\u0014>\u0014Y0()Rcϐ0yv\u0010#3\bh)<\u0006gI:M{gq\u0011H\u0003\u0011u\u00053\\qLLhg>\u0019xg-)\fx\u001dJ \u0012lS\u0018\u0002i\u0015\bTqWŇ\u0005N\u0018 >KCL\u0001\u001f3B\u000200@#f\bKq.#>+\u0014!0|v\bϾXf\u0000C\u001dh'E^\"H\nF*\"E\u001f!Ee?\nn\u001f\u001b\u001e!և\u001dEXIq\u0014am\u0014N4\u001ad\u0014\u0015`:|gH\u0019-\nE[L݊\u0014\u0005v\u0013(\\/\u0011\u0005\u0014\u0010\u0005cw(jPԡ7b\u0004?\u0016\rBϔ,\u0014z=r\"?|?`\u001cA!K|nA r8#\u000eP\u0014n\u0013\u0002'*>G@\u0013\u0013:\u0013@\t\u000bJD$=[\u0012@%K#ІT\u0001ms'\u0001z\u000b.Ox*|\rK`͒ܛ#·\u001bbv)Jn`o~ۑ-H7D/\u0002sCx\r\\\u001b\u0011\\\u0005Vp\u0007׹\u0011.'aln\u0015G\rg\rQ\u0002MH\u001a:\t+!!\\>\\H\u0019\"\u0018\"É`\u0000\u001dN\u000b…ug!gWS\u0015g\nP]'DlL\b*\u0012­\u000e\u0010\u000e/B`s\b_\u0010\u00071A\u001f\u000e ly\u0010RA\u000e\u0010#I\u000fԒs\u00107ea;\u000fwAC*\u001fNr\u0014هS\b\u0012~8M`r\u0010b_\u000eB6vy\u0007Nj;Ҍd\u000eB}%ng8\u001a\u0003:\u0005¿\u0014g\u0011A+*\u000e\u0002\\AL.nκ>qD\u0007\u00137UKaN\u001c=qgRAD'Ns\u00103J\\\u0016\u001dD\u001aI:\b\u001eb\u0017m`_AШ59zA*q!\u0006\u0011\b\u0012 %i\u0005*\u0005Q\u001b\"\u0006\u0017D:=_\u0011 F1\u001e\u0003\u0005q\u001bw)q&R.B\u001f.\bo'\u000e\b8\u000bc.H4qqW\u0002\b\n8\u001a.Rq0?\u00174sms[;x2rUMNHyBI@rGge\bGtAr\u0001axd\u0016e \u0018xAt\u0013zl\u0005;\\3S3s6_\u0010\u0003\u001c՜͹ݛ[pA/V{A|)|\u000b%I \b8-Jߠ\u0017\u0004\u0001a 9ed\r9$\u001a\u00036/\bb\"\u0019,w r\u000bt\u001d\u0005C\u0013\u0018\u0018j\u0003:~\u0011\u0004D\u0014貽\u0005\u0017T\u0006:\u0005\u0011A\f\\L\u0001%\u0015\u0004~\u000es0\u0003\u0018=BL`V\u00041\u000f\u0004q_\u001c\u0003T\u0010r\u0004A\u0018.\u0010l j:&\u0015\u001b\"\\i\u00025w\u000e\u0003zsB\u001e2@\u0005h V_ [@0\u0006\u0002\u001e=\u0010\u0015\b\u001b,s\u0007=\u000e&s\u0002_\u0005bb1WT ~s\u0002b\u0018\u0007\b\u0003\u0003Հnʀ\f\u0002b!\u0010\u0010b\u000fݾ\u0000莞O8\u001c`\u001ct\u0003m?s\u001f̆Pp\u0007eZ􇂛.Bv:\u0003OW}?|DZD(\u0007~\u0018GuU`\u000f>\u0007k@6`A\u0012G\u0000\u000f\u000fij\u001fH_)\u0003 \u0013u.W7\u000f%\t|\n|8|\u001a\u001fpD|A5%|P)|Ⱥ\u0001\u001e|t=L{ 0\u0000!ïNa\u0003-A\u0000s=\u001cЦlu\u0002T\u000f%!\u0014hc\b=2)NA4\u000f/\u000fAɃ\u0003\u0003![]v\u0003M\u0017~\u0005C'v \u0004\u0000sq`,CEN\u000ec+\n(u %زzP\r1,\u0001MtHL\u001c&\u001d\u0002;:PR&$##\u001dx`ϡM\u001cZp]J\u00068\u000bCsX\u001dsP:P+A!.w\u0015\u001eaL\u0007lp\u0001a!a$r\";\rC^o\u001cD3\u000eY'j֩T\u001cpa\u0014p\u001aD\u000e\u0007\bP|b=zpp;\u0015\u001c\n\f\u001c)g\u0006\u0000\rW\\o\rF-\u0014lϋk@,n\u001bźnE727\u0018\u0003rC'\r\u001c!`v?gB4f\rH.\u001e֐I]\rkc5F\u0006Fێj\u0000sn\u0017J0;!\f\fj`FOCa\u0002q\u001anY;Yn3,!\u0011^כwIzM4\u0005ۃ\u0019\u0019\r1gS4 \u0011DV14\f\u0015x4\b\r\u0004;Ѐ\u001c\u000b\u0004g\u0010\u0002\u0019|G\u0019ΰړ\fw\u00079m G£m\u0006k\u0019lWK3D5xpn*\f\u0012\u001a7T;M\f|Mxqg'\u001a\u001f<#\b\u0014^9\n/f\fq2\u0001b1N\u001c^;34rE--\f'\u00053`]\u0018\u001e?A3˰\u000bN雵>yU\u00100\u00047{J\u0010&\u0017$\u000b\u0005s\u0005,b/0\nxr\u000b\u0015o\u0017\u000bc+\u0005ۇ\u000b\u0005/]8Т\u000b\u0013\u000bJT].J\u001fr肊\u001dMxhB䂵b *e\u00047[\r\u0002B\u0005s\u000b-\u001c޾ⶐ}Ϯ\u0005\u0005q\u0005@\\\u000b\u0006\u001c\u0002HW\u000b{A\u0016BҐ\u0014x%Z@\u0002Zt\u0000\u0002\u0003o_gB8D53pq\u0010\rxxNw\b6\u0016\u000bo^\u001a\u0016Ii\u0000G>7\u0012\u001bC忂\u0002\u0000WPWwL^\u0001ޮ']\npھ\u001e\u0007,Cj\n]+m+\u0010>@cXaA`T}J^xq\u0015h\u0015B*DYU`*DkJ}\u0010RAB\u001bNC\u0015o}V\u0017=O>\f\u001cW@\u000f\u00077R\u0018C^aN,PA\n7b7 AL4\u0013\u0013!T@X$\u0002U\n%T$\u000b\u0015\u000f\bֲ}P\u0001\r(R0m4bѾM\u0016*x=/E.AIM\u0002t\u0018\b\"L-h\rĆ\nLо*Q\u000f~@a\u0000UC0!՗d\\\u0012`$\u001c]B-!mj\t\u0016f\tⰄE\u0012r\u0012\u0012zP\t\u0004OYJ(\u0001J('\u0004p\u0004\"\u0004+\tN'\t`Oť\u0017I`XY'~\u0001H\u0010\"r2F\u001e$\\ q+\u0011}ֱG1\u001eЎ\u0006\u0011\u0011v\u0000GhF\u0010\b\u0004i8ʊdIpX6Uܑ>]\u001c.֌$|x\u0011\u0014e7\u0013y\u0011\n$&\u0012EH\\˻\bC.BEUjƏx5w\u0011\u0014}[\u001c\\\u0016\u0001U?J9W\u0004|o\u0010SEP\u0017:z`*BhRE\u0018X\"Xoܡ\b:\u0011c\"\u0004[y\u001f-D@n}Vʓ\bGta\u0010N\u0010\u0001\u000faI\u001e)\u001dB\u0019\u001c?\u0012m\u0010>\u0007\u000e=\u0000)>$\u000f\u000ea}T\u001a&\u001ay_!q\b(&S\u0000!(49w\u001bHG\u0016<4\u0004h\b\\)ֆ1\u0013\u0016\u0010\u0007/\u0018ݘ0%}Ja}`bC !?Md\u0010U>TC@B$Pk\bn|\u001f׽!\u0018?5\u0004k\b|\u0010!4h\u0010VBe!\u0000B0\u0005\u00005&\u0004Y\u00102\u00106\u001fB/0\u0007\u0001\u0006\u0012\u0006ac,\b{x$#\bf\u000b\u000f\u0006\u0002\u0005\u000e\t\r\b\u0004\u0004L\u0012 \u0000\u00102\u001f\u001c?\u0000\u0007е\u0003\u0007J?|%?8\u0005~\u0014\u0007>r>X|_8|K> >\u0004V\u0007\u001e\u001e({\u0010^\u0007ԃ҃fA\u000f\u0006\t\u0017\u0004A\u001dU<<\u0012Y|A?K*~Ԝ\u000b\u0017kRy\u000f\u0004D^ \u0006c_\tb\u0010$fF\u0015\u001b!\u0006\u000bIĠz+V\u00151pM3b`/bp\u000b\u0011\u0003`Ğg7\u0013&?`\u001f\u0006 }!6`A/b%`-;1b OJIA`Y!Ԏ\u0018f\u0012\u0002_\u001e\u0006%2ձ\u001e\u0007m\u0011\u0017\u001a\u0006O~\u000fJ㑚\u000b0)1LR\u001a\f\"\u0018\u0010\u0018<\r.\u001e0HT}L`)\b\fT8\u0016gE\f\u001bﵸ^\u0012fl\u0003|AbF$ʯt/P_T@˟S~O\u0015=M*?\u000bBv\u0005ػ\u0005,?ɮ+?\u0005)?\u0002\u0005H(`\u0017N\u0017)\u0018hBb\u0015X6*bOk\n`)նI8\u0002җ\u001f1?\u0018)^\u0002\u001e$u=7\u001f-?\u00004'e.?\u0000]컸T0$\n\t\u0005V\u001f,{\u001da5\u0000\u0005mSA\u00047Xڎ?\u0001Ž7\u000fJ\u0000~\u0002Y'S\u0005k\t\u0017I/pA\r(0S\u0000|r\u0018@\u0001\u0018<\u0010\u0002NH`\tI\u00130\tO~?@\u0004T*\u0017qV|%\u0013\u0010D[b\u0013P'\u0004Lz\u0002\f\u0004T\u000e\\K~5?\u0017\u0013Q{ϼ0lIvhÜ;WTG\u0011\u0011+\u0006\u0004\u0004vk;N\u001eR\u00058\u0013X㹼\u001dX\u00077FuQ\u0002K\f@slr-*\ta4|\th0\u0014\u001f{\u0013\u0004ֿ#Y\t`N9?Pta>^Q\u0002\u001eh\u001abM\u0002[C?\u0016cM\u0004\u000eӥS$E\u0012 %\bQ\u0005PPTԤ#x\bU\u0001Z\u0001k#\u00010\u001f!\u0010-~Fj\u00132\u0017J\blsI\u0016R\"rx\b\b\u0005_wy),[\u0010\n\u0004\u0014SlŽrn\bNBDw/!\u00101>&\f\u0010A H\u0004\u0001\u0018)\u00103\r\u0003R0\u0000\u0013\u0001\u001ab!+ەUK1$j\n̅*\u000770w\u0007{@\u0014<\f(\u001a01moa\u0018j\u001e`yѿ\u000bT\u0001TL\u0017; \t>\rטFM\u000e\u0018KK)SS\u0001ti@L؁R\u0018t\u0000\u001f\u000bq\u001c\u0004\u0011h\nY'8I\u0018aS\u0016*O\t+n4h,\u001b \u001c.VT\u001b`_>AU\u0003Y5*l\u0016<\u00016'~!q5) p\u001b%9\r&9:\u001a\u0006?\u0011(\u0015\u000fT٢э\u0019`\u0011T\u0006TPj@FR7|wO5\b\u0000ƀ\u0000\u0000%% T\u00161yL\u0011\u000e\u0006f\u0017]@\u0003]\u000f\u0014\f\u0010\u0004淂\"\u0017\u0015}ץA.&3/\u0000\b^`.@\u0014yC2޺\u000e\u000b!rEȈ-Y?\u001c\u0000>\u000bށH閳dc\u0001's)O=z\u0005`?N\n FS`\u0011\u0015@1ˋgc%\u0014;\u0001Ғ\u0000?\u0011`\u0000\u0007l\u0012E\u0000K'`3\u001ee\bj\u0010&@:\u0005W%\\3#\u001e&\u0004wQ3X^\t|QKv\u0012PS\u0015V5B{r;P#\u0002X\u0011#BwK\u0000rB\u0014'22\u0002\u0016\r7Q:E\n\u001f03\r\u0000+\\\bx,qAr8W-s,ɧ\u000e\u0002'\u000441 ी@\u0000\u0011\u00025\u0000\tٵ\u000f.d\u0019:{E\u00003\u00153\u0006_\u0016\u0010\u0015\u001aLR0Y~*f\u0018j\u0001L wRLT1\u0003ut\u001b\u001bN\u001c7\u000fo.A\u00034\u0007}p\u000eOD8@$u~5Iܬ\u0017m\u0019\u0014\u0000{z!y\u0006H\u001a$WN\u0018|i\u0000$\t\u0017ٙXoJ|\u0000(LX\u0017\u0003\u0019뾔g2\u0000\u001bH2ٯ\u000by/\tei[3\u001fX8M1IB-\u0017z\u001fCm\nS\u0007#[g\u0001\u001b\u0003bW\f@abn2g\u001b7+\u0000CoԈ+\u001f\u0001Z;pܕ))-\u001dw\u0019O7\u0014\u0014u\u0002<\r\"H]G|\u0000Ad1._cE\tpE\u0000dUT&Z\u0004p\"\\\u0007έ!aMaӮE6\b\u0002\u0010\fi0-\u000bn\u0001,\u0004\u0013\u0017)\u0003x\u00168P\u0001ա&ea\u0014}6\u0012X\u001acl\u00009zC\"\nV\u0004\r@r\u0016\u0001HqO$֤$/un˯\u0005`u~\u0013*SĎͬ\u0000P&Z?\u0005UG\u0001X>KY:|.05\u0001)8Q#\u0001dn7:\u001a\u00167\u000b \u0013\u0011R\tx\u00030+\u0011 Ʌ\u000f7\u0004L='΀#\u000e/l\u001bmX#\u0001\u0017U[qR\u0015\t<ϮXG\u0012\u0018_\u000egR$@\u00182\u0014\u00040Bj$(H\u0000s\u0013Aգ\u001a:o$\u00007IjƿK\u0007H\u0000r1ОQO\u0000$ p-ZH\u0000YY\u0000ws\u001a\u0012}Z\u000f\n74?\u0002H0:\u000e\u0015\\\u0003Y\u001eڑ!\u001e\u0001rJ#.\"\u000f\u0015c\f<\u0005\u0005jb\"I`/1=\u0002(zh,r#;\u0012f>P8z\u0004#䃈v\u000e\u001b\u001e\bכ\u001e\u0001lWstU\u0010\u001e\u0001\u0014\u001b\u0012ow3\u001e\u0001>Gho@(|!\r@!)ZVQj\u0003,E)\b6C\u0011UD\u000fK!\u0011ܲG\u0000p9NDn\u0010$k[2Cr.\u0000Zj8\u0001ۙ,\u001f\u0001網`\u0019\u001f\u0001<4咊\u001fD\u001c\u0004\b@sD\u0006R\u0016_C;\u0002pPV8\u0002s#ǐU@\u0000S\u0004+T[B\u000e\u0011#\u0007DgF\u0000g8ʡФ&E\b@OV\u0016\\#\u001e#\u0017\u001cF\u0000P\u0001tb\u0001/\u00020\u0019zXv$aQ\u001f9\u001bo$|\f)\u0000\f\u0015bZ+ߝV,#\b\u0010>.\u0002}5(\u0011\u0015SKz\u0011@#MA_\u0004\u0016IkƙI\u0016/i\u001e\u001ft߷C>\u0010\u0001X>)F\u0000,M!om\"\u0018\u0002]97>\u0012v\nF\u0000jj\u001fr\u0015+OkfF\u0000\u001f\bTY\u000ft\u0004x?46L1[\u0011-Ҋl\u001f\u0001h\t\u0012+k\u001a\u00001\u0017ȰN\u001a\nS\u0001R\u0003\u0000\u0001rҗ\u0014V\r@\u0002wtn2W\\\r%ZW\u001c0Qvt\u0006\n\u0012ߜv\u00184\u0000o\u00040qԒhd\u0014\\F7,uq$Y\u000e\u0019\u0000I{'\"E\u0012P;\u00156\u0019¢\u0017v\u0006`<\u000b*]:\u0003K1M\u0013G'M\u0010G\u0003\u000f[\u0006/W:\u001e͕Ӡ\u0004t+?'\u0001pON\u000b\u0018|\u0003?lx\u00044\u0000\u0004\u0016`#h\u0000ЃT\u0003Lك\u0016l\r1i\u0000\u0010~GXb4#`\\㱸B\u0004TO\u0003@׊9i#2%\rwi\u0000\u001d\u0007.岽\u000f7\"Ӈ@e\b\u0000H\u001bĜf5\u0000>u\u0017&O:o]\u0003<@da\u0003>#\".\u001c\u0015I\u0000C|z\u0014l\u0000b\u0011\u0014\u00022f\u0015]h\u0012oh3<:(\u0000('WVÇ\r\u0004@]\nmr\u0012U\u0001*\u0014\u0006\u0000F~ϔBka\r0+6\u0000\u0010\u0019eL+8|\u001df\u0000z3a5t5|rcvm\u00008m\u0005Y\u0001:\u000f\u001f\u0007\fEȉQhF/\u0017[\u0000\\S@2U\n@j#(0$\u0000]\u0004 ⧟\u0013\u0001]w\u0011\u0005h~\u0000`bhcx\u001b\u0000wX޽Z\u0000|d\u0012vbhӚI\u0000lKG\u0000PJ놕)X))\u0012\u0000jd{xp\u0013\u0000M}hC\u0000\u0000ve,c;_w]q\u0017_\u0007\u001dV6U{o+>âXn'ΦtŇɒ\u000fi\u000e\u0012\u0011,\u0007Y\"axp聇OMߧ\u0010G]\u0013\u0001Zַ\u000f_A~\u00153+Sl \u00022RPQ4kյo7\\1\u0016Qh\u001fG\u0011%\r)&q\u0005⿵\u0018\n\u0001Gz~\u0017%qE\u00149(#;0\\\u0015$\u0003ےIs!*юNP]-\u000e̅ \u0003s[!O.wMS?\u0018>c4S\u0018_\u0002\r\u0000\u001f=1Ȯ2Bӟ'751q\u001bpB:LD\u0002\u0018\u0018\u001bK*\u001dq\u0018aj]\u0001P$eJR\u0012=\tX\u0005_\u0001d\u0001\u0001뗤Bo\u001b4z٪OݢTo֌\u0004Rufcb쓍Cϴ'=\u001a\u0004kauztk%]):WOEQSے\u000f՞eJ۟mc5=~jR\u0014=j`ɚ'?QcT3H:4tFM\u0013fd{4~}%\u0012B)wMߍlY\b-flaJ4\u0019VE$9\u001aq'Ǥ\u0017EfǮq\u0005\u0017#!B\"TkȑzH_\u0007\u001ek#ie.\u0018H\u001cQ\u0017:\u0015۶^:DQvZ!\u001c9^5F'\r-[D]'ؑ١/bU*\u0005ï͈Ǒ~̰(T}U0\u0017v˭VM\"՘4m]lO—J]E'/o\u000eOotzG6Q5ۛ`Y.\u001b0?םl쟺\u0013M\u001da\u0007u̙?/[DrbDLپ\u001b.j\u001b M/om:ebB)AR zɴ;ƗǹWu$\u0015ɚ\u0011ڜR,6\u0014؊Ӧi\u00114\"\u0005\u000b2xF~7ׯ}T\fV'1,!H\\\u0010G$\u0011gf\\\bWٌ͒ns5q:\u001bTĈ&/UX\u001dsb\u0018\u0012h9\u001e=l.\u0010\u0015D8\u0018{voٯw5v]s[\u001d\"D\u000f\u0010%!\u001e\u0012C\"h}G\u0013X \u0001IԬL\u00103?ɧZ\u0018!H\u000e\u000e\u0016\b]\u0004\n\f\b x4 \u001a\b\u0006\n\f\u0012\u001c\u0004͢Mp0UʁY\t\u0001\u00118\u0000Y@H@\u0011\u0018,8\u0014\u0001\u0007\u001c\u0006\u0003\u001c̠\u0000\u000e\u0003\u0007\u001c \u0019\u0000@\u0006\n4\u0000\u0003\u0002Ea=9#\"\bĨ\u0014\u0000\u0004\u0001\u0017\bPH\u0010\u0004A\u0010Ea\u001cz\u0014\u0006],\u001ct\u0010\b\b\u0010\b\u0004\u0012:h\u0013\u0003a\u0007\u0000\u0000\u0001\u0011\u0000\"\u0012\u0000\u0000\u000e*q\u0016i\u001f\u001fŘ]c\u0007\u000b\u0001zva\u000bY$V\u000b\u000eu\u0017\u0007\u001cZ'\u0012%(\u0018`$U\nazAW-Ό\"\u0001\u000eg*\u0013`i+CKr\u000f!-\u0017_\u0011g\u0016bD[\u0006\nT&Z?\u0006xW>\u0005XG\u0003\u0004pޱ;\u00160w\u0005w\f7\u0016[uV\u0017\u0013\tL)BxZ.rL<*K\u000ebFjm+y<=ȡh'9\u001dȑ]\u0010gqCx)DdD\b\"K%s+z~/=8C0QVZ9e\u0004@\u001a!SZ\bޡ\r @g+I\u0007\u000f6c6\u0014䩺\u000bP\u00111\u0006\u001b5k\nAc\u001co|t8\u001ǎb\u0017WRwH/N\u0001ꆠ`,\u001d1cw\n\u0011bp@\u0004\u001aͮ{.'[a&\u000e3~;3_R2'B\u000b\u000eɂN5{keD\nZ\u001d*\u001bx\u0004cPw8:W\u0012Y;\u0014p\u0004,Kd\u0011w\fƸ}Q˥3,8e\u0015ؿQud\u000fqR6M^8(m_\u0019Wy\u0000\u000f \u0010{\u0012k9=\u0005O;㖃p\f1g\u0017D[v0xpe\u0015\u0005r\u00142$-9\u0002\u0002:B\u0016O\u0001K=.h@b/\u001bk2/ST\u0019T.Ad(+\u0006!vM2gҚ\u0005pCS0At5g>4\u001a\tkL\u001faM\u0013%\u001d\u001cR\u001d,\u0018eqr\u0019*s2B8\u0014.ql=ɊC\u0001\u00033M\u000fHE\u0003p\b P\u0015L\u000ed,-ɹ\u0015n4@\u0002\u0016sP\u000eCHiM%0\u0013\u001d=f洲\u0005#\r(q2--\u000b\u0019]’쥱vL\u0002ь\u00178ȡT\u0014\u001d|\u0001\u0002\u0016(i*s\u0006\b\"\u0015\u0018\u000f?jL,\u001f~e\u001a\u0014@\u000fB \u0003Ȅ\u0018^\u0010N(\t=.4:8g9\u0011RbN6\u001f*?\u0016>n1z0y)i-.\u0011V az>Է\u0019K(~\u0018aL\u0011뇙M8h\u0000L2ls\u000b\u0002Y\u0014\u0018m\u00157>l̆T\nHGni\u001d+Ɉ2P`\u0005Z>l/\u0010\u0002C\n)xNN\fKmٹȿ \u0014Nk?N;@\ttvTYl뵙nh~ҔEF\u0003_F\u000f1?\u0013\u0011J\u0005\u0015?O\u0012v\u0012[c\u001b>j\u0000w<*@fix\u0012VF)zEx[犽wb] \bx;YdD|\n1޿^b\u0017\u0013\u00178'\t?v\u0013/eRO\u0011}][ ջ@ߑ8r\u001c܎R5aF\u0006:\u0010\u001at?]\u001bH\u0011\u0006\u0005%\tQ\u0007\u000e\u0007b\u001f#\u001eTN\u001fᝊKHL@\u0017\u0001Z8|D\u0019\u00138<\u0010\\px֛oFn^\\'6\u000fNURi|`)FG\nfו\r8Ȱ\u000fC?l;F֥\r#T\r@9\u0004>]0\bn; m\u0003>\fD\rendstream\rendobj\r20 0 obj\r<>stream\r\n9\u0013Q|Ҡ\u0013\r\u001d\u0011H3h\u0004֨4Ჲ='YS\rLa\u000b+*٣BA\u00119i\u00104b\u0010XY5o$\u0013\u0014G\u0018 'f\u000b[x:d\u001a\u001b73=`zF}z)x[ϓm\u0013x\u0010A5Dvo\u0005\u0010CN\u000b%Wu^x2&\u0000%}'W\u0002\u0017|\u001cRxii}79\u0007l\u000e\u0015G4Ǥn;CY%HO ]vW0^kF>m\n:\u00192I5u~K[eos\u0010=31X\u0004O`\r`YA\byD\u0000.(!j=Ly̓`x\u001e:\u00001;PY~!LΒ^#K-\u0016\u0003\u0006j\f\u0019\u0007c\u0015P\u0007\u0005\u0010'\u0011]@\u0006)\u001d\u0002N\u0012ᶖh:7$\u0014a;r\u0005}彋S\t\u001e|ۡh|T7F\u000b\u0006\u001a>chDN\u0002V\u000bF\rJ\bWst \u001d\u001aB{e䤘:R[}b\u0016\u001aIe\bz6bQLpbK\u00069\u0005\"x\\\u001f\u0011\u0016li\u000b001\u0002S{\u001d:\nYbjX\u0010i\u00042x7C+KL\u001a\u0000dJ$(\bl|\u001cj9\u0014ʷ;vߧNH\u0019\u001aljE\b\u0014xH>,\u00052:G\bLc\u0013F\"!\u0001P\u0012(d\u0019x&EFQ1#+'\u0018\tw%60\u000fG\u0001?~\u0005\u0015b\u001a8a@\u0010o\u0013Ҁ.Z=\u001bǼV[\u001cx}^\u001aP6zMy\u001e+Z\n\u0017ϯ/C\n\u001f0\fJn\u0001FDKu\n\r܆r6Mܳd\u001azÙ7r\u0014q#tu\u001d]\u0014ǜ\u0013~y}9{)\u000eb$\u0003/wT\u000e\u000bབ+frinjd\u0011H\u0013^1Yt.\u0015Od*E}\u0015h\u00136xҡ*;+NI,\ba\u00028FA(\u0002]X\b.\u0012>\u001e\u00168Z\u00029Ա\u0004h^\u0000;,z\b9pE$g\u0000\"9I\u0010t*ϰ@Ђ54\tx\u0010-g\u0011\u0003a\u0015)(L7B/Xҷ`K.ẼJy?m\u00166ԉE0A\u0012Ktf$u|\u0006[ʗd(0\rtOD4K\u000bl^\r-w*'\u0013Ǝ\u0007,_,\u0000\u0003Rp!⍟\u0017bאe\u0017uv˯M?9dzDH\u001c1\u0015\u001eINزmC\u0017\u0006T\n^\u0007z\u000fkN}\u001f Ͻ\u0018\u0006&6w@~Jţ\u0003\t\u0016tϨ;Yt6I$\rOkYc2|#Tiֲ\t\u001e'YU_\u001cH(7\u00027\u000fo¯\u0004GnףE\u0006i.;o\u00055@\u0003\u0019l>_\u00049gf.W(o,$`N+\n*(o\u0013\u00172>1X;\u0015&\u0005&?XX\u001eR&\u0012 0\u0017EJ\u0013\u0017?q\u0011`Ya\u0001F\u0003hB\u000fT\u000bKy;\u0011-00i3tmgc\u0018X1C\f+\u0014\u0017ᣄa\u0018Y̰\f&.\u0002'a\u001b~žo*\bCdg0xbڃ}(.N\\\t;(.&001~aSC|0\u0002NðcIu\u000f/\fK#aR\u0010_7h\rs\u001a& -5ZRc,,+.hRV\u0019\u000bE\u0015\u0012\t*-^\u0003x0ڰa^a<\r\u001b֔\u001a\u000eQp[o-.\u0019i?\u000bn\u0016f\u001eVg\u0019\u000fvxv..\\\u0013?q\u00114\u001b`e\\8\u0013[Ӹ0F3.$Q!^<Ӹ m}\u001bh8B$\u001b&)4L4.^20\t1s)\u000e\u001a\u0006ڰ(aF\r3\\ݰ\u00060\u0005S\t+h}9\f;lS\u000fkA,\u000f1:X[ĒU\u0019'&բXfzN1W1\u001av\u0007\u000e\\&{Ŕ72\u001a\u0017X\u0010\u001b\u00171\f1Ǝ\u001b\u0013G\u001e\u0001{Y\u00196)y\t\"9߸\u0000\u00144\fdw\b!\u0013/\u0006͹c\u001c\u0017Ol\u0015pGP\u001aa\t$c,d\u0000\u0019D\u001c\u0017(Gʔmm\\Ģ.e\u0019k\\5ٸXq7.6\u0016E\u0000\u000f\u0010gY&k\u0019߲~O2\u0013\u0014Cgb3'R\u001c\u0017\u001bY,.H\u0002\u0005)}A|\\r\\\n8.T\u0000ٸH\r6RqDz\u0010&q!!3|Z\u00023a\u001f\u0014V\u001a[}p/\u0005~J䫱\u0007Y\u0000[\u0001ú\u0002\\5.\u00047\u001fH4%m4.\n0\u0001\u0003\u0019\u0017GA#|{3.P;\u0012̦\u0002MOV9\u00134q3%~%g\\\n#5mZz4.0X)\u0011i\r\u0010;b\u000e`ո2h)_ƠmӸHI=M3h%\bWh>3\u001a\u001aUhƓ2pә\u0019u2[04©\b|\u0016\u0016i/4ah(\u0017Z\r.4etl6.$'}\u0013ڑ Cc2`?ftdhmK!@׸\u0010D觪Q;\u0015$idh5~\u0011M\u0004hphʍ4([`C\u001317c\\=`\\\\)Y2\u000b\f$Y\u001cy\u000f\u0017\u0017K\b\u0002\u0015\u001a\u0019&^\\.4TkY\u0017\u0017\u0016\u00178k\u0016\u001a~7C\u0016TJ;! I񳡭\u000fm\u0017\u0017-?a\u000bm͆v\u001fch拋\u0014EkE*hg\u0018\u0017hG\u0003\u0017?qHs\u0017I&Qₒ`ۭ/Mq p`\\i\u0005mӤN\u000bΞ\u0011j}\u00115jP#RRs`\\ʢSSQO3jPj5_W᛫Bjۄ5baM*k\u0004c\rw\u0015Vٱ\u0016equgQk2.~dk\u001f֬\u0019\u0017k\u0015\u000b*Եꮥk^Cz\u0016\u0005l_KoVָ\u00034.-\u001b\u001b6\nd F-n\u0010٬2.m123.\u001aDӸ\u0010X̸ٲ,\u0002liٜ\u0018\u0017kcۺP@^g5ɸC[9!mȴ\nmU[\u001cj@u\u00166ֶqx\u001d\u0018b%x\u0018\f3ܸq\u001e7\f#\u0015e72n\u000b Vyݪsv#|wSg\\\u0005b\u0019\u0017OV7?w3E}\u0001L\u001b\u0007oܾ\tc\\آ,ߪ/7xb\\4\u001f\u0000PČ-(~\u000f\to|oߠ\u0017\u0017P\u0002\u001c|qq\u0001'h\u000b\u001c>p5\u0018\u0017?\u0014\u001c1.H\u0007\u001euS\\\u0004LSj\f7\u001bx<\u001cE\u0003qF\u0014\u00171Ep\u0004).^5A\u0002q{l*.Bf˿\u0013C\u0013\u000ezO\u001cbY\u0016\u0017N\u001c\u0015%e'--.\u000636ũ|sq4\u000fӉ)n|\u0017\u0017&W\\\u0014G*^q=S\\u.\\\\\u0010S\u001cr5%8m\u0014&ƅ}sa=8L};Ys8?1.BR|q'`5–8[}{dǸÉx*H.wOOU/N_Ƹ\u001dz@\u0016\u0017T8hq\u000bŕ8_,.Lxb\u0010|8Ņ4A\u0012zqL3\u0002\u0016\u0017\u001f]\\P\u001c>s~qn\u0016\u001cۋӗd|!\fac33Nl\\y8.\b t\"\u000e?\u00006&4JrꦕP>7\u001drrrY\u0014,K#.7\\\u0010\u001e\t1E,s\u0013\u001c@A\u000b!>Y\\HhE\bx\u0004x<.sѝ+J;ǣo\u0017\u0002t:\u0002 o9\u0003E‚\"'+q-yH0F#l~pэ?{[taѩ\u0016g.:\u000fz\u0002 L]!\u0000\u0007\u0015\u0017Dwˈ.^DG\u0000ڶqR\\P_ΪK\u0014\u0017\u0012\u0013&z\u0002ِ~Wb簉\u000b\u0014]\u0014mx\u0016Q\u0000EvR\\PK9*.f᎟jeXt-ܞ+.s\r\u0007\u0000\u0010:{)g\u0012\u0016mDtTVP\u0004\u001dH\u0010_qt\u0012u3R\\t|:\u0014⫣6.uZ?u\u001b\u0017BqvXg\u0000ίZw\u00138\u0002ȨX] E!:\"\u0004j:\u00024jb\u0012\tS\\4=ו~̓\u000bœT\tEyN\u001ft]\u001b,.b}:-k\u001d$(CB)\u0002l׾uru\u0012(\u000eS5u\u000f\u0018H2Pqv)y\u0015oJ\u001b\u000bj\u000e'qҸ{-i N\u0010\u0017ـЁh1MTcԉ\u001bZu7ąפRH\u0005EO$1@\u001f.ҩ\b,\tѻ;\\\u0004u\u001db^7u&;w\u001azŎŒ\u001e.I\u000e~Åtӗz(R\u0007!B=\\umL\"q]\f=\\pnKב\u000e\u0010\u0004aWd\u0000vĎə;\u0018t1\u000f\u0017O>x\u0003$\u001fjBeEl|Z95A\\$]\u0014q\u000bF\\<]G]juGٷo%q!J\\\u0007w\n\u0013\u0017!w\u0004TKyix\u0006}Wܲ9\r'H\u0015\u000bR\\<4x\u0001\u0005\u0013[b㰨\u0013#$\nCqgx/\r\u0003H\f\u0016\u0007^׉\u0017Wa\u0013\u0017\u001b#⹉\fLp\f\nkp\u000b\"^\u00028%P\u0013/>q1=\u001a&.\u000e(6xz\u0012y)\bFjPx+\u0006\u001fq\u0013}\u0016\u0013\u0017\u000e9\"v^\b\tg\u001f\"OT\u0001hbY'W\u001c\u0005\f-O9~yDWȼah\u001eq-6Oz\u0014\u0017xHO{\u001ez\nzhW\u0002$\u0014\u00172yZ:7RzD;BqaNF\bnŹq,q\u0011#\u0017bOdą5>8N\\lrm$pπ{=s\u0015\u0007}W/G=\u0004Z^8E\u001c\u001bg@e\"|\u001aWC\b_5|\u0014\u0017;[ge5\u001cdQJUvg/E\u0005y#$P\\$6}ۉ\u001cu\u0000\u0006b\bBDj\u0017\u0018>-ڇ[\u0005bǗ'\u00132\u0016x>kv\u0016\u001b\"aL\f\"Q\u0006ű\u00114i_=c\u001bԾRn\u000bڗg\u0003\u0003rg}b6\u0016\u0003fU~׾T}Uy5\u000b\"Z3}׿\u0005N΍\u00053ѨhZ\u0018\u0000\\8Iє@_+qE4]w/\"\f5,Zn\u00146|\u0001\u0017\u0003\u001f\\\u001ec>\u0017hKx\u0005ű۷dcoy}\u0017\\-\u0014>\t\b\u0017opઆ]|n\f&Kg.>@)6\u0014i+|wc\\y\u001d\u001b$<>\u0003O\f.\u000eiIPclNm|}3X,\u001ap\u0018\u0003d\u000e.vkߖtВ賾}gf\b\u000fT>y/\u001a\u000fźjݾZOq\u000b%\u000b6xX\u0007\u0017>S\u0006j_ŭ}}̭}j\u001f\u0007G֢ڧ|w\u001c\u000b\u000fB\u0007\u0017Z틩xjB\u0012\u0007\u0017Ej3{j>}pA$n>v#7'siOݩo>K߿˥[gkD>ғkp\u0011(|˸1\u0007\u0002fn7>\u001b\u0015h4@_5}t_spQ@>\u00109\u00000\u0017\u001b\\\u0010>)>=5\r.vM(I\u000bztc8P\u0002\u0015B\u0012O8XM=\"|u附a!n)k\u000fD1\u0005\u001e/vux\u001fjp\u0001\u001cq~򾪊}\u001fG\u0006\u0017\u0005(\u0002'\u000b\u0005\u0017-}>E)!]\u000b [\u0006\u0017bisq\u001a\\dz_3*b߼,\u0018\\@z_\u000e\n.\u0010$k\u001aƩB[!o}_\u000f\u000b\no\u0012\\ry}˷+\u000b}2P8pu\u0015U}q{(\u001a\u0005.\u0006Hj\u0013\u0018~\u0016T}\nÜR>\u0000\u000fE\u0007\u0005.&X}Ec?\u0016|\u0010++\u0019\bť}\u001eUK\u0006.\fp\"}\u0015\u0006p\u0007΁\u000b${Xd\r\\n\u0018C\u0015QWj\u0002\u0017KxO\u0004.|-pa'\f?\u0017~07\u001dB,\u0017~=\"\u0004\u0017i\u0011\\@&+\u000f5siEx\u0016_tƟw9\u0004.ŏ-Cy\u000fؘ\u000bro\u0006_\u0001\u0017xCQ o\u0014P\u0010\u0014?\u0003.:vx(<~\u0013\u0006\\I\u0016\u000f\u0004\u0002\u0017\u0002\u001b{\u0006.޲\u001f?vR\u000fX\n\u001f9\u0013\b\u0010\u0003qcH\u001f٧\n\\Q\\?\u000e-\f#\u0007\\\u0015\u0010\u0006\\\r\u000b\u0017%?M~\"M~-i7/p!Ibǀ\u000bf,Wo\u000b\b`Q]\u0018-\u0014`\u0019%5\u0019ޟ&?^\u000f\u0010?ZH}\u001c;߶\b-\u0015#\u0000.Y7\rpaW~T~(&ot2\u0010\u000b\u0002\u001d|.|l|}\u0012-n\u0005\u000bb\\%\u0000\u0017l=\u000e\u000b\u0007pU~~ʯ<\u0014p\u001cpA\u0007v\u0007\u0001\u00173#b0e\u000eW\u0000.[5^gOߢY\u001cU~3\u0000\\4ߥC\u0007\u0016\u0007\u0013Km\u000b?\u0011\u0005\u0011\u0001p1X\u0007(<\u0019*\u0004U~I\u000b8\"p+pQm\u0006\\%L}sj@Kg\u000e\u0000\u0017&sHnS-\u0010HoT\u001cD$\u0016\u000e7\u0000>o}kʋQ}S5P\u0018y\u0012I兕\u001dlUZ[P\u0016Էӷ,M)T\bw-k\u001bnM\"םoao\u0007\u0016;0\u0007k[߂r\u0019\u0016\u000foٷ\u0018\u0011WԷ`x\f[\u001cl\tͶ-]~\u0005\u0003-~\u0017P]~}\u000baJ6J-dE8[ק\u001e!X$JXc/źڜ\u0006\u001eZ~t\u0016o\u0011[0\t#O'm\fx\u0005\u0005-o\r4\u0011#bb\u0003`_\u0002\u0017\u0002_\u0016-\u001b\u000e\u0018\u0017\u000b\u00173j/?s\u0006$\n\u0000`~)d~ƿE-h‰]~\u0016R聜ˏ=0P@hbyE\u0017\u000b\u0011/ߗA'\u0017 TX_ʞ\u001e\u0016\u0000\u0017\u000f\u00028R~пEU\u000b\u0000[[\u000bP>Na[\u000eŌg\u0002'\u0000\u0017pثa}߿o3-%á-N\u000bu2&--\u0003\u0007\t\f,OG*gs|D\u001f@\u0019n\u0019.\u0011\u000fHn\u0019 dD\u0015d\u00024\u0010F`1Z\u0005#J\u000bX,el\\hdp替t5A-\"ARoz},3+[\u0014\u0013O\u0000]ۗ.[\u0001\n\u001b\u0007e1o\u0011\u0019߂P\u001b7];\u001d\u000b[oq)&N.,Kn\\Ð\n^)\u000fcC\u0007™[ ғB2@\nW,_<#\u0018:j[.(\"ÿ\u0005\"CF5E2\u001aɕ\u0012\u000b\u001dd@RԊd\u00052W\u0006!SF݃cb&ƾ\u0015C\b\u0016fk\u0003\b1Yh\u0019|\u0000BOiD8AS՟\u000b\u0005CAq\u0006o܂'G.\u001d\u0016\u0014\u0015f\u0018H.SeT.6$i\u001an؝oQ=Qdo\"%!ӛ\u000bM\u0011\r\u0007\u000bL遙ԗ#w\u000b\\@\f\u0018\u0001]n)8˿q_Pi}&\u0007W\u0003\u001dI\u0012Z\u001e.ZE\u0016hatKH-[\\wu-\"\"+9\r\u001f*OrJ8߂lisA\u001aGNv+Ȱ\u0003\u0014&[%#\u001e-n\u0018Љ6H\t00T‡Y:mK\u001fX\u000b5E{\u0012o\"D\bWn0c^FH߂_í\u0000\bL\u0013\u000b1>̦\u0002\u0004cYc:72@5\u001aZc5\u0003\fhX3>ͪgz_\u0001.-\r\u000b&mp\u0000\u00177*>Ϣ\u001bDLz\nR5\u0014X\u0000\n&b7IDcl])CtiQ\u0018o\u001dˁ\u0014pIT\u001a\u0014pQ8\u0014p\u0001\u0018;[\u000bo=\u0001\u0017\u000bU4kD5<\\\u001a4~\u0005el\u0015K\u0001\u0017A\u0002Ǚ6nJu>`@\b&\u0011X)~\u0001\u000e%GM*kz/p\u0004l]Ա9\u0003\u000bF\u0003\u0015|I*i>;@\u00194O\u0003kVKK, uh/@`x\u0005+$g |\u000b&.4x\u0014wP~\u0003\u0017a\u0017\u0017pʭ\u001a\u0005C̎z\f\u000e\u0003\u0017\u0004B \u000b\u0016B٥Y\u0017_\u0004\u0005p+\"\u0010\\`\u001f\u001b\u0010/\r$/ԳW0zx2id\\\u0017+\u0002\u001fI\u0011sZk]\u000b\u0016Wۨ\u001aRp*-P\u0012D0ŬH=]\u0004\u0017۪\u0001\u0015j\u0017VDzbkl@&\u0007\u000b\u0000a#1\u0016R\u000fpwt09JWI,\u0002\u0011\\>\u0011\u000b\"\u000b샳\u0000x{\u0006\u0015\u0010\\Txnn2\u00131\u001cXO\u0010\\ \u000f5\bP\u000bd==P\u0004\u0017\r]\u001a\u0013=\u000b\u0013]9wiN\t\u0000^Wht\u001a\"\\\u0007\u0004\u000f\u0017x\u0007-]b\u0007ŝ\\]a\u0004Y\u0003\u001b5\u0013XT\"G\u000e\u000bgknERK\u0017pś\u0017=\u0007\u00137@t\"KC2Ʃ&\u0010d\u0010j\t.pB\tN(.K\u001d\u0005\u0017Y\u001b\tmVj{\u001cIR\u0005\u0017\"\fL7Sp\u0016\u0011*\u0007\n.\u0015\u001dN\u000bJO(YpJ\u001b=`y.\u00150fХa.XƟ\u0005!si\\[b\u0011\u0016\\|\bU\u0001\u0005O\u000b:mឈ[\u0015\u0004\u000b.ގ\u0005\tMB^me\u0005ؽ~JW\u0000\u0012n\u000b'\u000b\u0018A\u0014\u001a(b+\u0015\u000b.Y\u0015\u001eD\u0013XGjZpO\u0005\"\t\u0015>w\u00178T{_\f\u001a\u0011t뗵e\u001b++y\u0005\u0017]%\u001a+\"\u0005\u0005\"%\u0005\u000fw?5}B\r@\u0011؇-$+P(\rإ\u000bx\u001ed;@/`\u0017\\0;2\u0001\u001d@\n\u000f{]\u001a\u0001]@;Et\u0007)P)bK\u0017$$\u0016\rD\u00015CH\u000b=z1ґѣ\u000bܩW\u0005\u0017ACrxcG-\u001cw涯\u00024\ro\u001a\\\u001cqwu\u0006\u0017ponJ.@̣j\u0001\u0014\u0007\u001b\\_#TRrq T,](\u001b\u0019\\.APɣ\u0000KS\n25\rš\u0013\u0002Ĕ\r.>\u001a8BdX\u0004\n\u0005߅*I;t\u0004R邞\u000fW5\u00137D\u0019l_ӇX\u000f.Hs\r\u000e\u0003\u0005Q[%d.\u001ait»mt_7\u0015 \r\u001f\u0011{\u0000.pILҊ\u000e.\t\u0004\u0015\u0014D.]\u0010\u0019x\u0019\u001c\u001bG9#75q/]5j\u0015Wp]<\u000b{:\n\u0011=\u0007G\u0006\u0017TrɫygJ.]' \u0012!\u0016\\\u0004\u0003\u0005'`\u000bY\u0006~\u000b}(ZFY<\u0012\u0007\u001e\f^%6M\u0017F\u0012%n-\u0016\rB3\u001d\t\u0011\u0012\u001bA\u000b\u000b\u001dbfa\u0007\u0017\u0014\u001dT\u0013\u001c\u0014d-ppOs\u001b߇&B\u0003MpZw9X\u0016JRn\u0002\u0010D\u001dK\u0018\u0016V\b6\u001a0pIQj\u000b+uAׇ9\u00176\u00134bà*I\u0005.PvC钝{\u000f\u0002\u001e[6#sQ\u0006\u001f\u0018\u0003J\f!\u000e.\u0010{\u0005\";2\u0014\u0011\t\u0010sVFce>%H\u000b\u0010b\u0016\"Aԫ\tN,\u0015t.@?\u000eSހM\u000b\u001cxďH2 P<~,](\\?W۳\u0016\u001d\u0002\u0003\"t.g\u00015\u0015Դ`9[\u0006\u000b٭d\u001e\u0006\u0017`B.\f䜣op‰\u001ai\r.Pn\u001dPra\u001b\\<}Ww\u0004\u001bwa87\b\u000f\u001f(/?\u0002\u0007:#9)AlxFbQ\u0014\u000e\u0015f\u001eץ\u0002T0P\u000b^eQژ:ԓ:HdZFN\u0001\u001c\u0012\u001aE7\u000bh-!q\u0014v6;&F\u001b\u0005(81\u0019ۨn\n.(䷰riIc+\u001fa9GW}\f\u0001\u0005\u000bu&SHx.\u001e\u000bh\u0003_V;\\\u0010\u0016`\u0007\t\u00151B3N\u0004R\u0007\n\u0002\u0015.,h[RqY\u0015/d1\u0002;|F&\t#D/sO.1\rj\u0012(m\u0001\u0004\u0017\"\u0019A}\u000eeh}\"{9d\u0006T#`i\u0019\u0016@(x!\"FpA=\u0000 \u0012\u0012\\,F\u0004U iݚ\u0007%\u0017\rM\u001fK$`D\u0013\u0012G0Np\u0001\u0003.S6w\u0016\u001dKp3ّ>ኌb\u00029~*H*S5RS\u0005K\u0005\u0004l~\u0011\u000b\n.\u0012V\u0012붂\u001e\u0018d5ޒ\u0011\u001dNE\u001c=8\u0014`mm\u000bePPLZk\nh\u0010Cim\u0001\u000e\rG\u001djJ]sk\u000b)\u0015\"nř̼?y\u0019\u0005\u0017D}ƄX\u000f+\u001a,H\r\u0004:,\u0011MXD!`\u000bj&J(w\u0017\\UL\u0005\u0017\u00195\u000b2\u0016\u0006\u00068ۧ\u0017\\삋G?0HݰJ DQ-oF\u0007~VHJ$zO44$\u001aA\u0004̾\u001aW^$nPTtER'\u0011\u0010\u000b̧\"ͣi=#46\u0019\\\u0000K\u0003-\u001b.扽g\b{\"6n?=\r\u000f.\"0w5V\u0019LF\bH\u0015@\u0006\u0017Ik6QH\u0005h_\u001cK\u000f\u0001\u000bPWZ\u0000/\"h\u001b8En*YH\rr\u0016H\rΙ2\u0010\u001ebțJ\n\u0018\\,27.Lusa-\u0006O\u0019\u000bb\u000b\\NP\u001cA\u000f^`3\u0004Q\u0001w\u0019\u0006j\u0016\u0000:g\u00003<8\u000b/z\u001e\u0005\u0006\u0017Bו\u000e\u0000\u000blHsbr?\fS`\u001dkFQ{T(C_pf\u0015\\;$X_\u0001~\u0012?\u001a\u0016\\m\u0001\u000fh-8{\u0000-`lE\u000eÂc\u001a\u0017\\,\u0010iC\\A\u0018i7=dŀZp=_\u0010v6P\u0010X7;pe\u000f+{ns!\u0007\u0007.Ǎ\f.DJ\u0006\u0017j\u00127\u0007+0\u0016I\u00124l\u0004&&W\u0005\u0018ͷ2\r.8\u001bE뵿C\u0004\u000fLse5X\u0019:E T\u0016F\u0001b\u0007\u0017\u0011\u001d\u001bwdl?\u000f\u0014\nx \f.\u0012mPo8\u001a\u0003^t\u0002\u000b[\u0019%(f\u0006_l\u001e[\u0005 T\u0016\\x\u001bG\b\td0\u0011^\u000b.\b<\\\u0005R6/\u0006\u00174\u0005\f.\u0011X4ǫ\u0000\u0007MSCR2SRyNP.\u000bu\u0011~*΢\u0017\\\u001aL\u0004\u0002ߙ\u0014JJr\u000b\"&\u000bUhdI\u0014H\n\u0019\u0005\u000b\\Q~=~(\u0000eS'B\u0016\\\u0005Q\u0015J@p\u0015p\u0006\u0017/@<\bY~\u0010\r.’\u0006\u0000\fgf|vL+hS8\\\u0005HA\fC\u001a,\f.NXt# 0i\f.\u0010Lb[pV=*\u0017\\\u001cw[!ђ]\u0015=:/\n\"rW,CE\u0017\\Us3hAf*;\u000fI/Q㽼z,07i\u000b\u0005SzKRa⺏*X\bK\b\fPl(R\tc|T\u0001W\u001bTABh\tG03B\t\u00150.)\u0013DE\u0007_ap\u0011Ѯ\u0007\u000f6\"r+\u0017\\`\u00024\u00196\u001bM>\u0015KHc*X\"Tn-dW\u0007X±v[>(\u0015t5pcA\u001c\f.h%\u0003\u001d{[r;G*О\fd!\u001b\u0006\u0006\u0017䚅_Cg\u0019G*laJûd(5y\r3 =E9Rj\u0004~-{r\u0005%`\nXp\u00019/Ƞa\u001dIrt]Bkt\u0005yy9r$`?n\u0013#\u001d\u0012\t.A8\u000bSfTpc:F;\u0013'S\u0002ܩ(vI\nܔf:RڕPk,O@;R!\u0002qw\u0011\u0004\u0017RT)iő\nz\u0007^\u0019\u0005ø\u001f­\u001f`}A\u001a\u00151j\u0013M\b\u0016FZ\u000e\\X1GdHP8pfq\u0001\u000620r\"H|aP.`W;pqJR^-\u0018\u0001E\u001e\u000e\\0Ʊ\u000fAQM\"\u0004\u0017EG,b\u001a\u0015D)}\u001bkd\nm\t$!I?\u001f'y\u0003\u0017>\u0014\u0000}FPB)\u000bΙ=8E\u001d\u001d\u0016!4;(\u0003\u0017銑6W M)\u0007.\u000e\u000eBK\\lYp\u0018h8W\b4\u0005\u0007.Yn2ހ\rkTv%\f\\p{@\u001a\u001e#\tQ|\u0005E%z_ר0.\u0017I2\u000eߡ}3Fڥ\u0015fcWM>mѾ1\u001a3܀\u000b\r\u0001o\u0006\\;\u0003W٨Wzk 9BI(\t\u0004[ \u0005.n`[\u000ey\u0011\u0002\u00174D\"C\"b\u00037#>me\u001b\u0015(!!c_\u0004O'c¿e\n7~Oד\u0000\n%rY\u0000\u0015EDB4&&\u0000oTh\u0014\"pƖ\t\t\\6| =r&\u0011$\u001b\u0015Yn\"\u001a#]\u0004.+9Mh0N>X^oT<\u0004.=\u0012O%pq\u0006c.t4NVrf>\u000b14Np7*,Uv^T5\u0010p\u0013P>Ir)\u0005.\u0012\u0012OlIIj\u001c\"h%*7ۻ+M\u0015Е#\u0006\rW4Y\u0015\u0013\u0013ܫɮ\u0005bj<+sA\u0005I\r)Ca6pa\u00193'KV\u0010Lڳ\u0002\u0017\u001b\u0007ԫ>Oa7~Yf\u0006!\u0002OW\u0007=>qV\u000bxb\u0005хgD y\rFa~\u0011*cj@\r~BؾJAg*|v\u000bok\u0003\u0017\u000eRD\u000bOm@؁\bW;l\u001f`Ls\u0012\u001cx))!F\u0005\u0010\\T\u0002\u000b\u0013xI\"%*\r\u000e\u0012\\<\u0011\u001dH@M}\n.pnRE<3m\u001c\n8\u0007G\u00142Tb>\u0005\u0017\u000b%b\u000e›`?FF\u0005\u00177A{\\\u000f[ppkb7Av{R؂\u000bC\u0001'yOv렰mZ\bv1(\u0000Xm%4\u0016kŚv\u000b\u0002>EE\u0013\u0004\u0017uo*\u000b\u0004\"\u0002\u0014Dq5 N\u0010\\荕\u00102[\u0016\"(\u0003\u0016\u000b\b.x\u0007n̪>\bU\u000b\b. ' \u0017\u0005an[6\u000eR\u0012\\=S'3~k\u0019Yh\u0019ګij\u0003\u0017Yz1B8i@'pS\u0007:Fʁl;#u\u0003k\u0001U\\\u0013\u000f\u000bpGJO8\u000f\\Z#f\u001e):2sW\b\u0013[)\u0003sI#!p7\u0004J]\u0003\u0017\b~,śgLP8U0\u001c\u0011\u0010\u0000__s{\u000f\u0003Pd:N+El\u0011[\u0016뺮뺮몊((((ZE\u000f``\u0001\u001c\u0000\u0000\u0000\u00005:93.\u001cGK1\u0005v\u0003ER/{ty,v&\"K\\\u0014M^Pק*Xdyd\u0014\n \u001dT~XSK\u0015G`{c8\u000b菆+FƯ3VV55\u00055E\u0014\rE&\u0004\r\u0017)/\u001b0\u001b03\u0016\u0014騌W5Բ\u001c06\u0015\u0014׎Y*_g:Z+Lrߘ\"\u0016'9Zr\u001b\u0016Ê\u0015\u0014:\u0013\u0016\u000b\u0013\u000b\u0015\r\u0017Y\u000b\u000b٧^zxU<ͧ8KcŅQ\\z{V\u001bCSXJ^q4|\u000479b\u0014\u0005/%3_\\\tJ>Iͼ+0\u001cbqb;(A[\tN(\u000fU0QؙZ^Ij֕`ٮP_=%)yWzQ\u0019,\u001auh\u0017W=co(9%hv\u001a('\u001a)&\u001b*'\u001a(S$aF֛j\u001bݏy)\u0005JK,rQJY&teKAN\u0007L&WZ'tܿC){G\u0013\u001d5&\u0013!\u0000\u0016'5NX*jv]r\\v)C+b\u001a&)\u00168>Ux\u0015$5DRCٽP\\:Jn3Xqr\u0016W2k$\n\u000f\u001c\u001b+\u0019i%5d\u0016\u0014ZA&\u0006o}X\u0001#;q#T3\n>d\u000bf\u0004U\\Qm?UH)tY;)9׏I\u000b?[n\u0015<Ӌ\u0013\u000b,wuz\u0014,J\u001e꽑]j&Wf\\zkr\u001a.\u001a--\u0015\n9SbW\u0001E/\u00153UZJ\u0005Wtmrt7Ů$3QH%(e٪Zv\u0015UzZ_sS\u0018ޫ!~\u00151=(i\r5\u001c}ѥ\n\u0006{ճ+z\u000b\f?#tdRLfoC&X3=+UǼr\\gI\nbSq%{bjSRKklWo?\\U\u001coEj)^%X!J*3\u001aK;LUY\u0003VfFZiٹ\u000b7Q18SN/K,ߡ`\u0016\u0019Q\\\u000b\tjpJ>A=\u0013+-\\\u0005sZWVm_3rG\u001d*.\u001c֫pٮn3-&9ٹkɭ*rS],&I&g;JM\u0015:\u000e*x1V^)v%+&x\u000f\u001dE'SM\u0015\n]WYXrEVEW]N1Jk_y$\u0017V7\u0011Y\u0014îdb\u001eWXbE).&gR+<5\u000b=_`ޙ\u0018k\"\\Ϛ^\\lㅋ&x\u0014\\rzkZڞ蕣%)ֳ1\u001d͑\u0015MU\\\\\u0010/;\u0017Z\fÐ`O?5\u0004Mۮ(zz8Fֿ\u0013ҋ_(~;\u001bbdL0I\u0014\u0014̢c\\6L˖ݦh\u0019'\u001aaZI)\f7c#$֓E<[MTtMWK$xNGw\t\u0013[`y\u000bLOYն=M\"X~^d$ھHkWy'$5x8đ\u0016'\u001fVgrQ|\u001a\u001cVz[9:#]q(*9GRU^6gaijZ#\u0013(媎gQH.\t6azM\u001d6?H\">\rd0/G\u0007zlJb=,Zܝ[\t*\u001eo9͒AlSbFy:\f\u0015LP\u0011o~R#kv,Ӕ\u000bڑn(7IRNJELfRf\u001auh~\u0015M~v\u0014T#vĚE\u001f5\u001f\u0015d$e\t*\u001ea\b<2]59ё\u001e\u0015A\u0018~rR\\raYZ~ώXI\u001d\u001cH\u00151$&U0\u001d\u001fk&EN׫\u001cǐ\u0015\fzR\u0018}4\u0005\u0015\t)\u0006Qr賟;*lrvT#nμ\u0016\u0016}AmY\fpק'քt5\u00164\u0019_[ڮhRf\u001b=A%54A-0}f֫ۮƫ)ַ+ܝbX~|ֳ*ytͤ\n\u0006iiu\u0015Tψ|\u00149U^P\u001e\u0010{\u001c\u0011$ib+G1w\u001coGu(R :9\u001cw?$G%tt\u0004.d`omyz\u001d\"[J,p\u001bߺ\u0015\u001b'i˪\\|dm_YXr?o?,'~.zѥ~N\bՆ^G\u0013_\\6Jj+OgI\u0013՜)VY8~=襇\u000e9)1a\n6Q-b;G=5\u0018H$\u00004\u0000m#'E|\u001dR) R\u001aK\u000fMvT\u000f3\"\u000eG\u000e\u0019\u001cŎ^Lm@J\u0011\u001aЎGH\u0010\f6فi3@\f\u0004H=!w,\"\tE\u0012CB\u0016%h5$\u0015Ǒ\u001f\r\b\u001c\nAIH\"3!3\"3 \u0013wK\u0015ޑN\u0010_~Ԏd\u0004^vnq(ֳ5U$i\u0005!\u0010\u0004Яv\u001dRVM)(';1Hb:Q\u0011\u0015~<\nzA%P$?A0(\u0012#wQl&yvjq;`P\u000eCڐ\t9\u001c)\u000b\u000eYǖLد\r\u0010Gf\u0018G\u0012?ZbPQ6V\u0004H \u001atR%.ztg,WY\u001c\u001b\u0004Y=3Ġ\u00073Բ\u0017;\u0017)\u0005͢\tZXd\u0005_irq̷,gYM\u001ctvֻe~,\n\u0016I+hG9I=\u001d鷟\u001a\u0004Ӑ\n\u0016UأaH\u001d5\u001c,Gk:ڊß\u001di53=}fo~\u001e\u0013AIF\u001f2\"WQ#6<ߟzr$0GH\u0010\u001c#\u0003\u001c*jAڍpմD+\u0012yG\"&ǃ\u0004\u0002\\H<\u0012\u000fzL!\u0012\b\u00040@,\u001d\u0017=DnT\f\u000f\u0019O;\u0012A;#\u0011H=v\\zL!3\u001f&CDŽ;p=~P\b:BCJ2\r\u001dX;$r?=\u0007R>\u0007)\u001e*NQ\u0000\\dգQ/IQ\u000bpA iA&P\tz\u001c5ej?ULh?C$T~#)G\u001egH\u0015;::=%\u0010\u0005Ym0<\u0013ܚǿ\u001d\u001e;0H‚L)hf\u001aC\u0016~J\u0012:qE&\u0004q\u001eCTǒAd56\u001d\u0013LԆz(\u001e;\fǐ9\fGΊ6YT9,I\u0010\u00133tH$\r\u001e\u000f3b/?(\t\td\u0000r\u0006\u0010D\u0006\u0014\u0004WUʣ\u0011\u001e\u0015괤v?\u000e\u001b\n@8B\u0005I\\\u0011\b\u001dr\u0013$A\u000eDf@A%Vs*\u001d\fd4ņ{Y=\u001f#\u0004|\u001e\bh?&`\u0011\b\u000b2q\u001e|_\b\fE\u0012\u001c\u001cK\u001bHYݴ\u001dGZ\u0014G 'DI2\u001c\u001d}(\b$@V\u0018rWE8\u001eȟ6De\u0016Y3\u0005}:&?=\u001a&Ifl%\u0015\u0015J6~~Q)zJTQpqd\u0005%\u00113\u0003IC,r\u0016Gce\u0005]p4Ŋrr\u001eG|Ox/;8$=,W~\u0014͓aNz\u0011H|7Ѝ̏G,r&VTbGx٩\u0011wT\r Gd@;4OE\u000eErc\u001e:$yA\u001f(\t\t\u0014a$T\u001d\u001a\u0004E&P\tWTB\u0015iA$f\u0010W^\u0015鐄\rG\u0011h$\u001e\u001e=Gd\f\u001c\u0019~>萤\u00169oȄ\u001dz%4T }$ɟ~pQn7꟠\u0019ȡ'\u00069H$\u0006&\u0014pX=\u001e\t\u0019D%\u000e@\u001cV[h\u0005P)2\u0003^~fjS`C k\b\u0004\u0016_G!3\u000fCp\u0011\u0018\u0004\u0019\u00021ͪ'\u001dG\u0012H厳(D\u0004a\rH\u0016#gņ9}j-rd\u000eC\u000f\tU\\\bD3_\u0015ؑovP\f臄>O\u001e߾?~e+\"Av\u0014\u0000\u001f؜EP?OώȁC%O\t\u001dx)Q~b2ق+p\u0015\u00068a!(*^\u0006G~zVX[:Q\feȋX\u001a픆f6X_\r%;hG&_G6\u0018jC^NW0E]`FAgȃ6}ͨ\u0015古&;uяÚ\u0013\u0014wT\"ЎJ\u0011\u001aJ\u0019XJ:\u001dD\u001e\u001e\u00137\u0014gB\\+ٷȱ\u0010\u000bE\u0012SDW\u001e8dGGHD8IF!2\u001e\u0016\u0011@2\u0003\u0001B%\u000eBӆBjc\u0018]\\\u0010~!\u0010㑗?\u0015VQL>iHq_\u0001AΎUأ\u0015\u001cZQ^r?=\u0017b\u0018bzN'&,wԟXrH\u001e\u0013DŽAMrVhbA~O!\u0011\u0002\u0001\u0005\u001fG\u0014\u0001/;)W\\\r?]0$QOk&Kק\u001e\u0005`׫S\\r\u0011G\rQ\u0018_\u0011&W\u0004>q\u0004hY͓*jA&L\u0012\u0012:Ba\f~gg~%6Ewv`2gE,\u0019T\u001f)\u0011\u000bUaNߊJG\u0017-£\u0012)xr_Vu\rO[OlC\u0006?J?9SQMgoTL/E2\u001a\u0016*\u0016dbA;1+_yuĎ1$7=vˎ~.(D\u001ec?A.$!\u0013iA&ڐ\t7q*B;%J\u0012\u0012lH$:hǃ\u000eE\u0014ԊI+ \u0007\u0014\u0019\u0000f-S)\u0000 t(\u000fRd!!!\u0007\u0016GO\rģ\u0011V\u0014†@`P\u0004E&U%6K\u001f2##ho\rq\u001c]Ub5/A1\u0018rfO\rCU8nL\u000ec$\u0001\u001fGLhOA+jѥ\u0015١\u000b*ц>nSt~>\u0019B\u0010\u0004R7̘J-$WGt\u001e_\u0015\u001e\u001a3\u0004\u0016\\OG?;Dl\u0013\"Zk\bWO/H 퇄\fPwu\u000bEdSO\u0005pR^\u0014\u0018ӏ}zV3)׳36IxE_C0q[g\b6d\\toUFg.ILmC\u0006@\u000e1jn]\\\r/edR&=`z$%\f,p\roW0IRG(\u001eTJ=;\u000f\u0005(\u0017T$^KH\":dpUPp \u001c\rhPdTRM혛]\u0015m\u001dr\\\t3u'S\u0011\u001d\u001f\u000bS\u000b3~4E<\u00021IhG\u0010Ζ\u0019$\u001e5\u001fNQ'Vď$\u000492I2b\rxz@`\u0011dFE\u0007\"@G\u000b\u0002aA&R\u000e6پ%G\r3 !arh0KP\t+$??7I\"&h\u001dly%\t\"\u00118yX\\c\f~\u001fH\u001d\u000f\u0015\u0004\u0002ೡ\"`\u000eGQ\u001b(GF 2\u001c\u0012\b6C'Lq/?/\u0004=\nyE&\u000f\u0015}\u000fO=r~\u0016Po~J\u0007DpSdr˳!#KPk>O\u001e{\u001c͔,9\u001d\u0015[\u0011\b\"RD\u0006\u0016T.9MVmQ*dznGQSzG;z\u0014iJ^Aѯy,!Z(۞''+*Z{-ŤΊ\u0010dE}\u000ezh;{Zު6;p(B$\u001aG!7F\u0012\u0013#$\f rFd\u0015\u0010@Zyk*\u001eτ\u0001\b\u001b*\u0015iGC\u0011\u001byC\u001foȄ!~\"\tE \bGEyA&J\u0011\u0019ȑ\u0019L\u000e\t:\u001ca\f\u0012O\u000fz4\u0004!釄~zr{[z\u001c1`K&Qn x\u0014~LL \u001e=0%#TQ)\rQozԏ\u0007\u0018\ff_GV\\~9I\u0012\u000b%8\u0012>&9#/;Xj3(̐zF\u0011j16\\EY\u0017Uz\f֎\u000bk~K\u0014̒_\u0005ggE3}5ܮҼ\u0019׽]zCWNP\u0018')\u0019'+\u0017:ozls%֯4?=.Z\\1)$4f\u0015Xt\u0006An>\u0002yƳ/|\u0005kn&\u0014WfU#/n\u00140]D\u001d^\u0015}jH5XD6DbOE%6G iǚIV,.9*k>W/jEH\u000b2т{~#2\u001bMk&k8\u001at<_,?K\u0005\n\u00013NȥZ\\xI\t^ak.Yoev.Wpv/94x\u00185'c&SV7/œ3|~VTjEX׏\u001d\\\u0019F\u0011goŚ!3\u0012~:B\"l.kxzQ\n\u000ei?C=*rC\u001eg\u0004LX$)\t\r\u0002PO\u001e\u001d\u001f\u00069(UG\u000f\fxA&\u000e\tC\"/;\u001a5a=vhʂEYmv\u0015\nÏ54GA)\u0015<&\b\u00179(d\u0018@@!юL%?AvHR\"6(JĢ\u000f:\u001cK;\u0012iA\u001fΟ~-tɧ\u001dq\u0015\u001f\u0013(d\u0006COA)wdQ\u0013M]==YfMQdzl0d\u001aU\u001c\u0019P(~>\nKvSbG*Q-U6ݭj+\\WbAhB\u001b EdJ\rmOAO̒\u001cj`ɩ܎UǷ)O\u000eo(IwSrjjA\u001d߲.G[/؟\u001f\u0013$u21\u001eh\u001dpoA$\u0018\u0006G\u001c5PRws\u0017V[毂\u0011+Raݺ].g6:O\u0016M)(?=&Vfq~-\u001b&K\u000euˏNk9r?+jţ^E+ƦgxܣH+\u001ex\\\u0012\u0018GF \u0013m\b$͎=m Nrf0\u000eEч)Qeo7=WdaFKg\u0014\r̟H\u0019AR?\u0013+&WGI8\u001cO*.kQĆlvz?\u001cO\u001d䒤b|$\u0011\\\u0014\u0011}\u0007\u001e\"2\u000eI\u0011\b\u001c2q$)WSQ\u000b2DS\u001dq\u001d~\u001aQ\rWH>\t[\fkʩU\u001ekT>e1Eã$5rC?\u0005\u0016G\u0004\u001d\b\r}5zG\u0019Vu;ޝC\u0010\u00164wY\u000e\bn\u0005ρ\u0002᰽ٞԼ?S벒yV3=uhj&UhjG(gk\u001d\u0014Kzs#VzV,~s\u0018&lveް56^W]6+:\u00143'ndc_E\\߫\u0016WsO\u001aqmwOX\"zG<}\u0005sԳ\u0016,K~L(\u0015:\n\u000e\fТ\b\u001dX\u0010\u0015PgORuLOA\u001e\u0005ș\\\u0015\u0014f)7hi\u0005球vHgß\u0015Q\u0005Z0z\u0018B<чVOp)Y\\&t~Z\u001c\u0018\"\u0003\u0019\"\u0003or\u0013B~vdbU<_?6QrdPa\f,,\u000ecxZE&vԣU\\ǿ(>Q\u001d~u\u0005yQ?%VG!~>؏\tSZ%\u0016I\u0010HxC\"8ӐT \b'I\u000f\r$=(\f~0\u0006Vg?A2ԊL-\u0018BPΈZ֑\u0005i\u0010d\u0006A\u0007i\u001d~8#l\u0006uw~:Yq)r,fzQ4|ԕ\\\\Lp(ŮtdRA(xԳ \u0014]ڐ&IJI\u000bdRŊXphr`\b+\u000fHh\u0015&5D\u0015ԋbWIj])~Q297\u001d$&W3-|9*k\u000b.!4{L +Zᭇy\u0011\rO(Ӫi\\x%6Gl$F\r%wwIj\b'G\u0010\u0016ECJEuHr$ܤ+ng?%\b\u0000\u0006\u0001\u001a6)\\f-'%e_Z\u0007\u000b2q8\bW߇z#\"\bWGzQ=%J\b͗\\(zxߕ)&g\u0012BQ\b~x:Znt\u0014Gjs%\u0019):\u0011\n\u001eOo_z}r\u0015)xˏ\r[3YYMQ\u0015UɪM\\kHG?(X\u0004\u0000\u0012\u0000\u0018b\\hh\u001eq~\u001eny\u001e01\u0014}.\u0001+.l<\u0018<\u0012<:\u001c\u0001\\Zh\u0014T=>\u0001^fh;=S=0DG\u0010-E\u0010\u0015\u00114Ͳ\u0004G,\u0011%\u0011\u001c?чi~g\f4\u0005@;e;\u0010)P;#$\u0011\u0014\u0007j~g,?\u00105MJ;O,ͳ\u0014\u0000\u001cI\u0004Ep$O\f(DM\u001by\u001fHMJRN@\u00145c\u000fS\u0004Eq'\u001ay\u0001z)g\u0011d\u0018&\u0001㉚\u001ed(\"ΐ\u0000x#ƣ\u0001z\u001e\u00001IG'*\u0013\rp$=0,M\u0004A'\u0012Jy^~'\u001e\tzH\u001e7\u0014Zv\b*\u0000\u0000r\u0002K\u0014$+S$&I\"\u0014\u0013\rqD$p\fOi\b8y@DE\u0011\u0015I\u0014E(\"\u0012\u0015IR\u0014(h~(,KQ\u0019e\bo\f\fO1\fO°\u0004S\f?4$#KR\t\t\t~臆(2J\u0014\u0011\fEtr\f\u0011,q$Q$`\u0019h$\u001c\u000f\fǐH\u0014A\u0014\u000f-AW\u0004RrHQB\u0004\u0016\fI\u001c\u0012K\\~C\u001f<]y-Sj[ЩzW\u000b\u0003\u0006/\"W^\tqF{,=!(5yzD,ߖdtu(9N\u001d\u0014\\lu$%+Eu&SЄtw\u0014\u001f/U\n\u00129; /6\u0017\u000bmժՌfE7*YB%wQ\u0013BJCR2j\u000eW4Ir$q\u0002E\nD:hd\u001c!qrJģ\u0011\f~@J\u0012\u0012kc/?5|EQ;SCݶSN;5bRbVjdj>LT+7hv>`\u0001\u0007V\u0007(P\u0014\u0011\u0013QQ,vfc;-!ƒ^o?-[/NEn\u0018\u001flTvR>>QP.\n\\١thq$VSp+S>\u0015uK,\u00195d,WHJC1Y\u000bh\u0002\u0003C(8QH/ކb;\\iښK\u0004FE/H~$IE#1*O>d}ئ>E)C\u000eώ:WNO\u0004BSzǛ?btXQ\u0019a\u0005\u0006rxǪ齾K\u000e\u0017\fPp\u000bK_@\u0015\u001cfb)t$\u001ejב\fEV(\u0012|ܲ_E䰢%\u0005(l!^ sBCa3l5\u000e9ib۩Ԝ\u0017ü|rÛ##dSX$\u0004t\u0017\u0005~ݩʋsD\u0013qcMy8<]')&gY\\I<~USp\u0015<$G>\u001b%Uz\u0004U~\u0019gB&&\u0007cfӎ\u001a\u00104fzxC\f\u0016\u001bV٤^|V\u0012|^1\u0005x\u001aWTI\u0011\"+/82É\u000bp\u0006,滬\u001c1KT2OX\bBԏ\u0007\u0018\"\u0003;\nq\u0017$\u000e^TTREj\u0019)4\u001d*/ŅНlp-v&\u0016\u0018Y\u000fg\rg1Գ_U`}\nGg\u0006\u0013BSR!kVJSLjG($\fɉm\u0016=*\u0006196R\rl&);\u00169aqe`$\u0004f3/Tb+Phܥp\u0015~7uf\u0016>Y\u001bs.AE)1\u001cZ)(\u0018*/cGCFْo?\u001c\u0015qV\u0011\u001aǞ͑\\1ywd-\rΥS'h:>a;\u0014c%a{L\u0005rƤkz,Y?\u001e&%XƅٹM\u000e)U\f}\"%ԏ\f*Nբ_rG69~HxU\u00028lT0`\u001c/\u001flp\u000fB\u0001\u001c136=\tB؜-iF\u000b,ETj@6Tm\u0005q3t!=LpɢKڞOW[\u0016:R\u000b>!YH5I\u0012\u0014}V*١Ts٫ljOE=*K\b7\u00142QT+E&TXbza^v_T!\u0000N\u0019vVDk~/M\"ihO;k1Zj0Td2Tb(kـ\u0002\u0005Eɪ\u0006L˰]y5ߥ,K,ߝd\u0019~|}=Y*\u001a}\u0010\u0015T\u0002g]T*(:,]I\u0019r\u0018\u0004AY9pHqb\u0017Ċ\u0019[G9N<@ډGKp8iJGȡvB%(7?1g.ws\u000bS֜ꇪ\rTGrSPjhlGKV\u0004JK7\u0012\\'\u000eIZtU\"\u0013\\\b\u0016 \u0010\u0017\u0014\u00128>cNWJ-r\u0016(C\u0003\u0002>\u0011XOX\n#4щɶ,Ta+Ή\u001b*\u0004?ԠCwG3<\u00102Z2\u0003\f bdwC\u0016ڧ\u001e9-ۅe.,\u001a?=\u001f\b\u0002d|\u0018\"\u0010\u0018m4EEr\u0016]¢\u00127`j\u001bE\r38\u001a]\u0005fl|)dC 0Rl,2ωN;hbq69/5\u0003pРl%Ɵ2\u001eQu=\r\u0004\u0013'Nf%,<\u0005\u000f\u0015#OV6S\"lGU\u0011K\u000bo'NpxV\u0014b\u001d\u0014T\fwqu0\u0001,p*h\u0000\u000e\nyS\\Q\u000bt\u0001\u001fj)|\u0014'\u0010\u00106N8i0OT3\u001fnݩl_SJ56g\u0019Y\u0019\u000fdgjYbKw56͇]%Xv\u0012gl_OB\u0005\u001dlp7XX]W<,Xlwud#+*<ՆKU}\u0018ENgeb\u0019\n[\u000f4\u0003um0i|loEE\u0012_F_sS\u001do\u0018޺Ԓ'8eC$\bKjE<\u001d&o\u0018/f4O^N~\u001c`h;%#9\u001ciE QY2Tn)\bxA@\u0006\n\u0003^耉HY\u001bDQN1g\u001eEX\u000boW\u001cxhG,\u00025`p\\`φr8C\u0018\u0017l\u00019TG*r\u000e53\u001ch`1LJ**Ă\f?1ͣ\u001e9+\u0006J*ʊ&\bi&\u001d\u0003\f\u0018x`\u0002ܵ\\Z\"%efwCvwxDCрTu/U(\u001cA\u001e9-Nb(v.]\u0015gKLt-_g`{\f^_GS\r%g;ir\u001e?JXu\u000f0ft c@\u000e,80\u001bT\u0013m \b6it(\u0015\u0018\u0002P\u0002cg:AũŐﷺSy0\u0007L\u0016'(j\u0014j4\u0016GdJ\u000f23ޅ\tFraJ3J2ߊ> \r\u0018,\toy6%/cge39cPdOCtJN]8Yv\u0014¯\u0016\u0014\u000e\u0015\u001b>Q_f}{9C\r7^z(p&\u0014S\u0014vNEk(\u0004\u0016=\u001a$UmT4\u0013DV\u00113\u00004Ia6~*/\u000e;uDE,̑حz%hnzZP6P\\,Ư9/0\u001d\u001aϑy8uÎڐořG\u001d\u001c\u0005\u0011\u0013\u0016b2YٷRIٽφs8zF!\thG!'|-\fg5y1Ij~\\C:``';/mG$'\b\u0004\u00169t)aweʲ\u0012<\u0004v\t2U}KXC<~k.i\u001deg\u001e9rHⳣ+d\u000f\u0005\u001fQR̗QXnF]5zÕ\u001cn#WE*-|Euf;ݪ\u001d鑄\u0019*)52\u001f׻'X[PgELژ}\u0000\u0002\u000bL-\u001cUY5TV1PV-JR+z(\u001bi毷\u0005MUzQAF_uZr8$\u0019Ef\u0019+%ڍ\u0012,,zffy`^}/UhSe\u0015!\u000e*`xۅ3td\tcǺWd|\r{o?R\u000bm\u001d\u0011\b\rs\u0019K\u0010\u0019qb?\u0018\u0015t׊@B\u001e\bu\u000e'TJnH$Gr\"%M\u001fbCv{6d:\u001dZiFy'ZWyX=\\Q\u000b.Aq\u0011H4Lw[Z3bPE!ZYSmNdr4U'$,ֳ\u001cեϺ2Ƨ}-\\Vc\u001b^\u0005\u0010H::N6!0darl\"tPq³\u0017\u0019wje^4'\u001b\u00195Y\u000f\rig\u001a\u0004E\u0011;\u001cAhc\u0007C\u0001J/Yr\u0003\u0002~Ȁ~>SDzOC)ԡ<\r[шP?#&\u0003\u001c)ႜ;fHE9\u0012m]/bS/;)0~v4ä\u0000\u0015'+lK\u0016I&;\u0019S|\u0005a6[Wr\u0017Da\u0002\u0011Sťk._IjA*>?*V\u000ef\u0015\u0016$Ԋ;?^Iݿ;>F|H(\u0000v7>~G 5qFK-xr>\u0005ֻ27\nd]vҐG\u0005W=\u001d!\foKm8$Hdgɸ\u0014#D;+$4.utj?\u001b\u001a\nEWb&]17_FɨI6T#胷]f\u0016\u0019\u00193.\\_\u0005IF\u0012R<\u000b]zbw5u٫ގ:!Sʼn9\u00153VOYMd1Dgo`ѹN\u001bi֧*u{\u001bSwm|I\u0016U嘈?\u0011~ZQ+0\u0014xUeeZ~ص17Y\u000b/Q9R+͚#\u0013~eq(\t\t\\\u000fl\u0013\u0013cXv@R׉G/RR,_U3\u0018\fY)\u0016\u00145DrAY#%܏d\u0015SK|*߈\u000b0IH|\u001f$P$G\u0004\u0005}bVBqټǑxzFސ9#^QbA+׆>\u0010\u0019S#[\u0014,9C$' P\u0000L~Hp~!D\tvLT\u001dU|qW8(ȷ8\u0012\"\u0017Xڕk%\b\u0006GJ\u0012\u001aL\"kr\u0004Nkjxٕr~\u0005]p\u0004!Β)7sVR,p\u0017\u0017st$\u001cxVϝ]pS\r!$Ls\"7bL~\u000fP:\u0014DH/[߂g\u001e?8==\u001f\u0011\u0007H?!\u0018UC!\"Ɉy0{gUM\f~:5֩\u0006\u00165*6\u0016VK0ɧ \u0007/=u\u0019bG<\rS2cB팘G\u0012y$9pVe$E\u001f2AG\"3Fn5U\u001dp\u0015ƕv\u0016%Uq\u001c\u0010qHE}،\u000bokF8}Kkڰ\\~\u0013t>OIrG\rKO\tQH\u0002\u0011\bFǣ{_sU8\r\u0014li+Og34{k(>A'RO\u00180\u0005XlG\u000eLvPde.<4\u000floMV4rL|\"4FFmf,S\u00150ݽQ\u0011ߊArsu:Bh\u000eJ:X~ٗqkR`+y\u0019FԜH\"C\u0001bqp\u0019Wö\u0014-k{4IVo\u0002LӴ~\u0015^*i\"\noo\u001b*?\u0013gb&CJrb\u0002c\\.\u0012[^Og\u000b5kb'FQs۳<\u0011G\u001c\u0000CJ#\u000ex\u0006sNVNPTnnWҊ`pу\u000e8\\[KbV\t!?\"gD\u001dq\\\u000bgQu*9d2\u001bgS3S2JT\u0015n,5g\b\fIK_U^{+wK2dFeDKΨ^%6uE\f\tdM鵔Q1\u0005A\b׏;~w\u00133?蠃\b8\u001f\u0006\u001e\u0007\u001e\u0010\u0007`\u0000\u0003\u0014h\nL\u0013\u001dthacs{tE\u0011\u0019?\u000e\u001b\n9a2Zl)4J\u000e\t\u001c5(\u0001\u0014\u0018\u0001\u0015!\b\"` \u0003\u0018\u0000\u00077\u0004&\u0000\u000e9X`\u0002\u0011\u0000\u00062\u0000\u001fr+etvYhU2!H`\u0001D\u0010D\u0004&\u00066\u000f\u0004'(\ff\u0010\u0003\u000f`\u0004>\u0003\u000f:܀\r7nhQC\u0002Â\";lR*H\u0004|!#Wk֭ipc\u0002\u0018@\r|)T\nMxB\u00130 `\u0005,\u00064PD\u0004\u001eP\u000e\u001422'+ӫ\u001f~lldᓇsjTÆ\u000e\u0003P\u0014l\u0003\u001e\u0004'hA\u000bNP\u0012\u0007\u001f\u0016D\nwli?7\u0014Du:ұv\u0018\u000b\u0016*zX\u0000\u0003\u001ep\f\u0004%8\nR0\u001b`\tLH\u0002\u0012@\u0019`\u0006\u0013Ѐ\u0006^Р\u00013Cb̀\u0001cNj\u0015(}RwSPx\u000br\u0010d\bI8\u0011\u0000\u0004%\f\u00070A\f\u0018 \u00060\u000f6rI\"F^+\u001a+dn]\u0017ӑFCfy񴟆v]\u000e:\\\bC\u001dt\u0003\u0011C\u0010\u000f-l`aYŊ\u0013)(=\u000e\u0007R\u0018jÏ\u001b~בWl\u001b:l\u0006 \u001c \u000e\u001epIQ\u0002r\u0002E\u000bKKIM*RtϳLZ\f\u00141;`\u0004$@\u00110 \u0007BA\u000e\u0004%la\u000bY\u0001\u000fr\u0014\u0005*\b\u000bP\b0\u0007\u001cpIڊ53S\u0015J2\u000f0XB\u0003\u0015(\u0002\b@\u000ez\u0003\u001c\u0006SB\u0014`*,\bAp\u0012P\u0005*D\tMH\u000er0! \u00074h\u0001\n$\u0000\u001fZиX&pw%4\u0010:@\u0005\u001c\u001f\bG0\u0002\u0010Ѓ'@\tSB\u0014\u0004\"\f\u0001\b9\u0015`*D\b@ȁ\u000bP\u0013 \u0003\u0019\u0000\u0003d@r{d~&d~\bO\t\u001eS2\u0010\u0001\u0006̠\u0005$xB\u0013\u0010(H\u00068\u0011Ѓ*Da\t]\u0015\u0003\u001d \u0005\"P\t\u0000C\u000e91#Ƌ\u001321'%zd;\u0007\u001d\u0017@\u0010/@\u0001\u0007`(\u000b\\PB\u0011|\u0003\u001a \nM8\u0011\u0003\u0015\u0003\u0013p\u000e:fQդdxWr]\u0011\u000bӑNc`]\u001e@\u001dhA\u000bX@\u0002\u0012Є%\u0018\u000bZ\u0002\u0015\u001d@\u0005@؁\f \u0004\u001dȠ\u0005$@\u0004@\u00108\u0010C\n\u0017\u0013\u0018]{;5E&EAF\u000bL&,\u0001\ta\bC\u0018 \u0005(\u0018a\by-\\l\u001c\u0000\u000fB\f\u0004$l\nR\u0019\u00180(\u0014\u00073\u0001\rLP\u001f\u0000\nJ \u000el\u0013`\u0003\u001e@\u0005\u001a\u0000!tA#âhK1\t\u0014\u0004r~L啧\u000ehlmhƣ/2\\w8O~\\o~q$9\u001f؉iVgXd\t\u0013n\u0010=\u0002mt\u0016\u001a􊰝ubj\u001b\u001d\u001d\u0013#I\u0004ŕ\u0016w[\n\u00140:^[~Ӯ\\w\u0019e\u0015LO%D\u0007\\YSM\u0013\u0019\u001a-TҚ\u0018΢;~2J\u000b.\u0015p\r9\u0016Rch\u0015wC-:\u001d\u0005K\u0017aS)\u0007\u0013\b\u0010C\u0005Ꚋ\u001dKO8\u000b%*-S`|^\f\u00148\u001d2ZnHa^LR+`h*X`'\u001eŦgƷܕvE\u0012lƿEa٫zM=\"\u0007\u0019+jZ\u0016;(.Cy\u001dE\u001d}Wedd%\u0013M#/ki\u001ea\u001021>ˌ\u0014\u0019ٜ\rg4Xm_mp'\u001b,\u001d2\u001c.\u0016m\u0013MdFE**vBq/m?\u001ajUp\u0018bzCWς犙(*pH#,\\ua\u0002˝p+ڧ\u0007/\u001cŮ\u00143GwOT$$\u001f.Q/_3'+/i$Utp\u0011LNQɷi\u001eSv\u001f\n\u000b_q:\u0018l\u0013X\u001b\u000eN5hɥZ)I\u00167P4廟;\u0002Iq;N\u001a\u001a-F^\u0005%x\u001cvL/y'\u0014\b\u0002GF/XD\u000e\u0016(Lv*t7[\u000b\u0012c\u001a!9m하fb1}_NCv#\tφXT;x8ѳ\"caٷ\u001d\u0014Ԓui.w|\u001dx|w\u001c/\u0017%~\u0018t,yFkl\u0016;\u0014ʪf(J\u001ekx0he04\u000b\u0013׊ju(vL\u001b_.=\u0017w[f\u0013XoMh_)Fa5\u001ecLFi8\u0014W;\u0005h*\u0014VTA\u0019~\u0006\u0014-,2\u0013\u000e2\u0007x\u0001cRf\u0004bQU\u0014K\u0015_FvU\u0015(#!\u001c\u00195)Wh\u0000\u0018.9`n>^P8KzVYvY[\\6\u001djLΆ\u000b\u000efBݧJWq(Ɂ\fʫcfjJFi+4\u0013\nga~U^\u00152f2-֧\u0016nDel\u0014\fjT{\u001cz9ؼֻS\u001cU]\u0005`H\u001a2Q8$\u000eEPN1oS~%[oC'n\u001a\u0014]\u0005QJnxϼ\ru\r(z*tp;3ɳ}- \u000fo`\u0001;{\u001eA9\u0001\u0005\u0006K奻z֭$\u000739Ԭgq~QR\u0001&\u0004\u0014\u0015W\u001a,8\u0016W\u0015\u0012[)\u0006J\u0006މ\\\u0004*S\u00103VJ.u\u001a\u0003y\u0000#Qr6| fL{\u001d\u0018+5VۯDeP4g_+\u0012{ɖx\u000bo\nl\u0005J,u^EQ6q,x,\u001d_%r\u001b\\^3PZ3Vf)]\u001eIVPDGCHRv\u0012\u0019\u000eL\rT\u0003ů+||)Z%e\rih\u001b15&)F\n\u000b\u00025^\u001cPcDvVڥT\u001dP֋\u0014\u0017\u0014WMNeYjf:^aݼ|[\u001cVbRin%լbWB+t~[<\\eKH.oWYTrH`g=G>b\u0018&)\u0015?e\u0015H6\u0015-Ty*xQ\u001e\u0004pӚ\t\u0007\u001e\u0003bXqp\u0018%&^\tFk\u0011:ZP=S\\ceF%F%fEq>[z?\u0015ÉIv#l:3*\u0019ƉJƊ\r(,ҋ\u00043#PTr,Oa+35/]Ma\u0012;sLI\u0016a3=\u0016N;驸\u0017\f,OQ2V`V8aK\fa3.;ׯ|奾~VȂqFmp%\u0018=\u000f)TX\u0003ͭ\u0006.U\u0013FssRAMJ>Q/Yf`\u0016*z\u0013l\u0003\fF\u0002\u0013\t\n\u001eKgC6%\u0013ϗMt֫3\u001d^\\ \u0012+[\u0019*Jس ]NJ.n`=wZ/RX2X`T%LSZ4O\u0005書H-\u001b]a3RV6X^,LR1\u0012ϵjscnh^bj>Yª{6\u001f\u000b\u0002S[8YWČ\u0016\u001b*fVo]d8\u0003jb'gBa+T>Kt9#v)2\u0015&' ^xfC\u0014\u0016_[\u0014\f_`wWWy\u0014+t\u0016;+-.a;:C0X\u0007\u0015,AY[JWOTpO}vt:y=H9A\u00119nRJ0NR~O~vlv)\u001d3f Nz`qPYPqŶr\u0007(\u0000\u001cp\u0014\u00061v%\u00146ҭo_IbA;X\u0019\rT\u0001\"|x\u0015)4\u001a1\u001b1\u001c27\u001d5\u0016)\u001a1s\"ŤkpVҺWZ\t˦_\u001e]`\n\u001dƣ2ԡI6X`6P8U\u0001\u001fjȹf7\u00139\u001f\f.\u000bduH?,\\[Ԧ\\NI\rhoED%뀁\u0014Ux\u001e*6Q-0|UYÃN'r(\u0015TQJn\tjvf;\u000e\u001e\fLafƀ\u0017)2P\\4ƿ@QP1^\u0001E\n\u00104RRr\r\u0016\u000e\u0019Z\u000b\u0013\u001dEjºaY\u001bd\bQi\u000e\"\b\u001b1@8\tn\u00025`b+3\\j:XA\bl̠P6^d1>et\u0014L UM\u001ef\faʆ/LL:`b'p~\u000b\u0013U.}\u0000\u001c*P\\=\u0016=cWN1JX/zډ͑\u0019\u0001IP8yL.ߥ[-eP4m\u0011#saru.\u000f6XܰyIi;\\`9jN(&Uh\r48\u000e0\u0006\u001b5-4\u0007QD\u000e\u0014;hp-JT6\r+\\tؼhU\u0000\u00157\u00149Sj>eT^zKg(pSVq\r.3\u001a-4\u000f]\u0010\u0000\u0003\tͶ&6L\u0007\u0017)8(T`I&]\u0019\u0003e\nӒOd\u001d,)\u001dPXN8TX8bI\u0003\u0006!vHl\u0014\u0016\u001dCel\u0012R]hbt(ŚJo\u0014twU\\{\u0000\u001a)\f\"c+\u0015\"S\\ogȘHRC\u000b\u000258 \u0006\u000e\\u)\u001afL\\Rz\rx\r+hDr\u0002ә\u0015'*\u0014`\u00013`z3X`C`AskQ%%.CNb\t$\u0003\u0003phq|#)G_\\J~ \u001c\u001a\u0001 \r\u0011fCߵ&Ԇs8bpUL䒦-\u001c$t5>&D_QѬKA0/ڎPr\f?gQ0HjE˲WX\u0005Ch:[3Yq \u00144\nݪS`vW?ㄅ_ӎF/dItͻ4{^i]ٙe[?) \u0012\b\u0005pd8\u001c~`ORģ@~;/s\u00157!x\u001b[\u00165ҝC'5+M\u000f\u0005ŗld7*(gwUٰ~I/|maG,W3UC\u0011өQiT(c\u0005ux\u0015үśp.\u0017T\f\u001a\u0016\u0016mZ5Lb7Rb*;OA(LJVySK\f\u001b8\u0004\u0001#\u0007\u00102\u0013\u001bVw>ޜD6u\"'h9+#\"\t\r,\u0018\u0014FJ%RT)f\"ŜȨXxb\u0012u\"-\u0012I9\u001eΈ3RߜIߕjr6?\"N\t\u0018\u0015k&﹝L'ݮ\u0006\u0005E;麼6|~ے\rJ8lQN'j\u0016} \u0007\u0016=4\u001a))$k8]納\u0018Ljd,.梵VWrQ嬌D.F\\n$_Kzū^'fx~o\u0012p_~~]=޺_\u001d,\u0019O3s;u\n\"E\u000f37DEG\u0011\u0017\u001b-\u0006OEI)1C0m}4E#GZbp5&҂Bjj0`zŤ%\u0005K\u0015mwC#lc8v9sO񥙍\\`!2\u0003^&ىn>,W\u001fv+\u001d-W=Ow\u0013\u001fqDjT܈ѱ\u001a(p\u0002\u001eF`\r\t\u001e\u0013X8\u0004\u0019\u001d\u0016\u001a%\u0015lg*KZfu\u0011j^Wu۳%x)\u0005c$G\u0005h|\r\u0011&p\u0014\u000bvh\u0005(\n\u0000\fPzqKJjGQW\u0014S\u0014{x}/nhO^\feK0Aq\u0003\u0007\u0013ŋS\u0004O0ٶN\u000f̟a8I;*x-\u0014\u0015;p57Z^\u0001\u001b@\u0011ĉE*yaũu弄)S\nL\u0005հ\u001c}@ctC٭!\u0003f\u0014\u0001\u0002\u0015Atb\u001aM\rZL\fNܩ\u001a`/Ѷ4Q=6$fQ\u000f,@\u0005=\u000e\u0002'l\b\u0018\f\rb,\u0007\u0005)e\nk\"\u0015x,\\>o\u0000\u00025C\u0005\u0011,=x@\u0006\u000f\f\u0012n`\u00075\f\u0010\t\"V+2j-0Z:\u00185[񻌤ׯ9|7V\u0016\u0015\u000b\t\f\u0014ʋ\u001d\u000e\u0001,58`\u0017\u0007\u001c\rY\n\u000b\u000bVIr\\}Έ<~gK~\u0005Bc\u0005G\u00111=pE\u0003FC\bj\bt\u0005n*p8\u0001\n\u0006lt{-V\u0017\u000b2i<\nw4\u001b6=,\n(\u0002\u0004<\u0006 \u0010\u0002\u0014$\u0003%\f\u0001\u0003!`\u0007N\u0000\u0010b\b\u000fj(\u0002WE\u0007jalu\u0014X\u000bwY+w`\u0000\u0013\u00041>\u0003\b\u0000\n\r\u0013jx\u0000\u00078\u0006\u0019\u0012\u001c!\b\u0002\u001fp\u0002\u001e\u0000\fN\u0010!\u0002]\u000b\u001dzKhRzsKQ=v3ll BF\u0003R\u0017\u0010(\u0001\u000b\u0000\b\u0013\u0006\u0006^`c\u0002-\u0019\u001c\u0016\u0018\u00163$[\fb4i^c-;8\u001b.\u0017Ӣ'C\u0007\u0017\u000f\bA\r\u001dA\n\bŇ\rX\u000640!\u0004\u001f\nf/~a\"\u0016\u0014+__5㚄\u000252\u0010\u0003\u0007\b8B\u00174\u0003(Ԡ\u0001\u0019ب\nV4@\u0004\u0018B+3\u001a\fڥJQ\u0001\u0002\u001c\u0001|Ɯ[^5cV>lX-,);\u0016?`\u0006\"\u0010\u0002\u0014 !\u0014\u001f\bQa\u00045y\bb\\@\u00055Cd@wc\n\u001d\\+xWl\u000e=Ym鈀kJ9#\u0003)@\u0010\n`\u001d,\u0006SB\bp\u0017\u0014h\u0001\n@\b\u0015 \u00023\u0010B\n\u0007\u0003F@c\u00031x\u0001\u0003+\u001a&\u0012󪭌(d6ۊ\u001a`X`\u00056D\u0017\u001bA\f\r\u0000\b\u0018\u0018\u001a,\u0013\u0006\u0007^\u0000\u0001\u001b\u0018\u0002A\u000e\u0012\u0001&\u0000\r\u0004R+a.~IDQq}j6c\u0001:`\u00079\u0007>\u0007\u0019\u0013<\u0000*\u0014!$\u0001\u0019\bjȀ\n|\u0018A\rT\u0014Q\u0019\u0005dt)2K|3\u001ftvV5\u0017\u0014;&\u0000\u0002\u000f\tB`\b5x`\u0006\u001aA\u0010j\u0004.T\u0006H!\u000451\u0001\u0013ܘ\u0000\nTp{g#PjR\fmUm\\T9\u0004\u0000\u001b\f\"0\u0010D\u0007Lr㇖̌\u0014\u000b\u000bۉ\u001a2\u001a\u001bl\u0005#N\u0017,ձ4:􄨟?\\\u0000!\u0005\u0000\u0007/ 0\u001a@ \u0007C0\u0016!T\u0001\b\u0015\u00038\b\u000b\nȀ\u000792p\u001c\r v3\u0001\u0013:򛌻ک:ʮkwU-K\n\u001c\f\u001dz<\\`\u0007\u0018\u0018\u0001\u0002;p\u0002\r\u0010\u00013\u0018B\r\u001e\u0001\r\u0003B\u0004r\\`\u0004D\u00066.\u0002\n\u001c\u0019\u000biUnUws$*G\u0013\f\f\u001bD0\u0007\t5x`\u0006 \b\u0013LP\u0004(<\u0000\u0006?A\u0003'z\u0003T`\u0006\u0006%7U\\^`2Ç\u0018ks\u0014[xP7\u0010,Vb̜l\u001cX\u0006T\u0000\u001d\u0012\u000b\u001d!\u0003\\PEcg.v[JRhDx z>tKpnIE\u000e?\b\f@\u00079`\u0001\u000f\u0000c\b\nVp̼RbX&/4lGZʪũ\u0007n}eIvzެrJX8C\u0003\u0010\u000bx@-@\u0006J\u0004;ȡ\u00048\u0000\u000f\tp0#D\u0006Trx\u000e\u0012@\u0011D\u0006l2]f&-ӮdU]\u0019\u0017>`&\u0017\r7.P\u000e\b\u0011\u0010h\u000e\r\b\u0014\u001a:B-\f\u001c\u001b)\u0019\u001a\r|.5g}'\f\u001a'b \"\u0002B\u0005\u001b؁\u0012~X\u0010\\|\u0000\u000b\",\u0005@\b\fŎ\u0012\u0019=X\\(\u0017拓 \b\u0014RPlb{,OK\\QpB\u001f\u001e\u000fw)IL\u000embg4M\u001aS\u000eb\r=\bQ\u0006!&\u0006\r\u00167tz*\u0014\u0014\u000e\u0005?J\u001b_*ʖU;n^RC\u0011$\u000eN!h@\u0007d\u0014\u0001\u001c\u001es+\u0006Tەl=5{km_]e}[\f[\\Q5RVVZ!\u0007\"jh@\u0005^0D\u001d;VP/\u001clw-&t7l2\u0019KŪ纞t]}|\u001aN-a\u0014MTOAݰ!v8`/ZB(Qr\u0016%u ?#+\u0019b[1$F\u0006@S\u0003Sp7}Kr4Q~ϩ\u0015\u000bM1^\t$ˡX-M^\u0015-Vl23?`\u0002#\r,\u0010\u001e@\tX\u0000\u0004\u001c^[bn=Jf{j #\u0012Tܠ\t\u001d9\u00168\u0000:y!j{\nU\t~x\u0015\u0016Ci2^]5\u0010|SiEn7\u0014\u00145'l0A\u0011cۑb-{qa0\u001b%\u001c'β\u0011XCP+W\u001b,Y>iݦ3\u0017j5G5AIApE\u001e\u0003FʎH\u0004\tN\t\u001a@\u0007R<~mzfucr|ӓIOòhT,@\u0012\u001c\u001a\u00108&\u0019^K~fKSL\n\u0014:\f!\u000b\u001a+0p\\l\\9,{8Hhg)nwO1OI\u0012m:彚Zⷜ\u0012\u0002yf㘅c6HUKoSx,_^\u00165۹Z$L\\|L34Tޢnuõ\u0015U}\u0018]Aϋ>j>_ő(Ą\n\u0012q~\u000f\u0005\u0004q\u0017_t%2Utr4W>è\u0013dëSrԓv􈸣6d\"\u000eEv$pt\u0016\u0014&)`a\"5*\u001a 9/k\u0014~v>à'd\u0004!\u0018\u0013[\u0010=\"#X1\u0016je\"3nUdCN{f/RMMˋfwkVw\u0014KOH82\u0007Opi|Z\u0012\\as\u0004%za5\f#qJHLls\\;#bVO;\"5\u00119 (ĄH\u001fKNSZ`}J\b*\u0002-WO\u000b1\u00112AC\u001aﺷ)m\b$KH\\+iFmٳ\fvF%dXC$x\u001ag\u0015WdERE}=Md&\u0005?!F\nKS5}ȑ\u0010\u0010$\u0019i?;\u0002J0\u0018\u00101^Y3_VEQU]^u_fQDG$&G9k\u001b-c\u0012lCi^yaEE@\b\u0016tv_'G\u0004&?ntTI\u0013m\u0013{>cT޺Y}\r؜t&?u*j\t\u0010\u0007>E|?\u0004$ElJ0kt\u0015XiwOZ{+gkz̉lS*-$|x\u0015H<ԏ$\u001b\"!EFkh}~z6y]ɹZr\u001a\u001c~r\u0015rFC1Ǩͤz\u001bWo$=\u0012X\nwN\\0=jmu\"\u0016a\u0018iv\u0011D2~FNш\u000bPT}tv9BC\u000f~Rz\n-բ\u0018oE>>2АDǏ\u000eu\u0012\u0016C3>\u000eEhP?\u001e'}F+~ܰӎHL\tr#\u0001\f7x-V$\u0013ꨆFN\b\tf\u000f$vDN\u0010\tINUvUլnFُh9_>iYߞk\u0013Q:\u0007D&AKnVU}&I_N\"/K0:\u0014dٽH,8?lj/JJ<*qjט\u001dl9\"!ճU5%WTJ6I+8\u0016Y\u0014vtMwcZ\u001f\u0004\u0018BjQ\u0019(Xђ}]aC~Ԍw*Z\u001fv\u001fC+V2:?(-q/=\u0010GE︯\"M3l?;%,={e\u0013g&3 \u000e\u001d,XH}ߢ3=hXޞuo͜-I1;2W3E'f\r\f]\t\u0006\u000b\u001a(f^\\Dv|nlJmg4/>fn?ݺ,-q%/_ϧaM4-\tN4Q!E\u000fNjv6z\\,fQS\u001b\u0012\u001e\u0012zt+o5ܲ`\b퀔$\u001e&Ya􈼣ȏٙI2nO\u0016P\u000b\u0015\u0018ߒk\u0018j$$%$\"^osD?6e>m3:e\u0014Ny%OfNk\u001aʟk'\u001buy+J.7U^wWjx6\u0014bH>d(\u0006G|6$nYeDq)㳕\n귺[\u0013\u0016IrFKVm~LS+h?G\u001a΢G[=\u0015E\tF+vĒKKHO\u001d짱bci5q\tg\u0013Oӕvu?+\u001aiC#4\tjN,\u001fMU<6Kqfg57\u001fNi2]f-JV3M?*H\u00134\u001fFҩ\u0016ڿ\u000b\u0015,'ʆ2RX\u001dv\u0011=\u001dۓ4G\u001eV\f+_Lt%yf̬v(J`0Zn,N^)1k\u0004vJ\\~9:6b\u0004#%b\u0001\"t8\u0001\u0007$ 3'n'\u0016WU.(\u001fG\u000e}4Ѐ\u001e.\u0000\u000eRX\u0004Hvf]uTDe\u001cX@񒿫+o_h\ru%\u0005BGZWu%ǒ%(Vy;\u001d$<ͩ-Nkbl(VT98QBj\u0005\u000b\u0015(6bv(\u001dEDS+j$5~N阳ciF]k.!Ib:-\u0013\"2SB+H\u0010;KDIBL6KwY{SӜx\n6e0On)a\u0012\u001b\flT>xVY{S\";z\u001d(NxBC&[0\u001fF,K~NyBK\\?VUlptR9\r.U&;Qͨ\t&s;*ŠH2yh2BwZy|aI܊/j\u000f\u001d>!XmjFKT[hȜ޲\u0006Ư\\\u0010\u001da4\u0000!\u000f\u0005L(`_C\u0006`#\u0007\u0017),0).:W0\u0016G\u000fD\u0016ETd\u0005a\u001ej@g\u0007r\r\u0013=u\u0006%\u0010;l\u001a\u0007\u0014'58Vm]i\u001dc\u0002퐨$`Cמ\u0003.\u0004A(\u0006L\u000eE.ȯ`W\n(Éެփ\u0015\u001c\u0005\u0010,Vv%~>\u000bю\u0006~!t0qhp\rؠb\u0007-F\t\nuϠ\b1\u0003\u0002\n,kNdA̘!\u00104\u001a\u0002W\u0005t#>Ȉ9\u0002\u000fdP\u000f:xeFa\u0005\u0002h\f\u0001E\u0006\nfHoNq8AqX\u001dQiW^~\fKnXkbFZͫç\no'ݥVAEI\u0005xx¥gSª\u0006%\u0016;\u001c\u000bW`Rh6/9Z̴|\u001aֺV^4\u0019UPuoȹQFse`R\u0016Ej$O\u0016WbRCHVS[\u0019(/Vn;*0|\u0005JH*WYby\f\u0019hHJG\u0001͑nN\u000bz\u0012DrE\u000fH0aPy\rwD.5؝ZR46ӌ\u0004S6?}LT6J\u000bg14^Ņb\u0005xG )D9$Ҏ\u0018\"\u001d\u000fx\u0004\"#6ahQ\u0011'U}JK\u0002]JZ+ͻ\u0013M\u001b\u001aV`'ZEfs\u00148.I!\u001drG\u0010\u001dW^:ֿ9\\f2z\u0013U-X\u001ciE&v(\u0011\u0003nL,\\Uc)\u0001\u0005\u000b\u0010)z=(pC\u001b1%\r\u0001>q\"E\u001c(,\u001b\u001bh@\u000f\u0014a\u0003\u0006!\u0001\u001e`Ȑ)t\u00185&\u000f\u0000\"\u0007\u0017^bb!c/4߆Iwr,U8OPu\u0013LN\u0013K<\u0014U\u000fP,8\u0016\t&\u0005&\u0013?yRp̏O2je{\u001d\u0001Oގ$0\u0016=-1TaΦlٞSj[*RiƖZq,\u0005H0RRC\\\u0015m0qzwUvD\"\b$\u000e9Ym~n\u0013\u0014$1&Nջ\f\u001c\u0015e{k\u001c).Y.\u0011\u001d\u001dR9^]\u0019f\u0019\u000b\fl8ԥn8-+K֥ɝivG\"4V\u000e,Xdl#\u001a)ޭpid\u001ffC.Q$\u0014ME\t^gI/h#,z$~<\n2!I\u001dh4߹h\u0017\u0017^U};px'm*=V%PÉ\u001a,if٥In'*FmTp[:fd6Yxʯ\"\u001d\u001a/:YOHn\u0011/T6`C\n\u001fPdd:͍D#@\u0002=\u0003\u001a`@\r.d\u0000\u0002\u0006\u0000\u0005\u001b\u0001\t\"p\u001ffبɀTd\u0004Q\u0003\u0015Eˉ\r\u0015\u001a.\u0011\u0001\u0018\b\u0010c\u0002=Pr,[EV:dn<`f'SU`\u00105L\\~n۔\u0011C\u0001\u001d)xRč\u0017+\u001a'PaF\r\u0017\u001c4&.Pb26Dl5Us\u0019:A!oع\u0011^u5IqZQ\bTL\t.u_lr(pHqNUk%@ip0yV'}fn%j\u0018K,\u0012\fpء\u0011hսv\u0014?`G\f\u0019A@I_7k\u001f7\u0014V.c\f\u00105ckٝ¼rJ73tF\ff\u0016lT\u0012ԬͶ#ɧr^i٩J\u001eSrI\u001d\\~8F!sk\r\u00104@\u0006|DvB@\u00104\u001c#Ŏ\u0013&7hr5\r\r(t8dj`Qq\"t\u0018lƋm\u000b\r\tӖU\u001b~\u0005Ld*/LOQ+EO9R\r@\u0003\u0010Aţ\u001c\u0019qKUGW2ʆ@V*#v =zZ\u0002Yd%\u0014;U\u000e3\u0002=P!p~怜j\u0014U]c7\u0003\u0001:\u0014NËfU_\u001d\u0015'(\u0005ݥC\u0012^А9\u0003|h1\u001doZs+1K\u000e*Lx\fPK.VY\u0015\u0018U(\u001a5%MzH\u0012\u00122ajt/\u001b˕t\trG\"qH2\u001eF\u0014ԥ\u0018\n\u0014)\u0015\u0005zas\u0012-A~lH6\u0019*!\n_kgQpa\u0013VY\u001c\u001ddxxP\te3MS+:\tJ\b\u0017&10\u0004Pt\n^jJ솙\u0010.Nhb2\n_[_߂\u0014$PWil~I\n\r|2Foi4\u0006]hʤ%~$\u0015\u0016&'\u0016&(\u001c3\u001d+Xz\\\u0007\u000e)LfXr$v:\u0015\u001duߓ.C8;\u0018GNJ_\f\u0019dud\u0005\u000f\u0001\u0014(\u0010B!jL@\nނ\u0001\u0007\u0000\r\u00168jx7bn3Xl\u0013#5Tb.N\\&,\u0018/)\u0015%iC#\brrU\u0014Cf0-gIH\u001eR\u0004#\u0001eDLNLou#\u0006\u001ed%Ŏ\u0002w\u0004).\u0003\u000b!\u0002;ԈK:L]lZ1\u0006EX\\xvdC\u001f8MQ#>\r\u001f\u0013{ٱ\"&\u0005\u001c/(X\\7\u0003\n\u000e\u0007\u001b\u001e\u000b^n\tbG\f\u0007P\u0003\u000bepTN+[$\u0016G +Lj\rQ7\u001cOkocհ\"U[j@\u0003zq&E6\u0013\u000e)LPp([yzU\b\u0018\\d\u0015QHRG}Grǒrs\u0016[m\u0004IC:Nvў\u000b?+9\u0006L\u0005lXC\n\u0013\u001a\\).\u0014\f\u0017q$\t\u0013\u001a^l.3\u0019ᒧ[v!씆\u000bWbVON0\r\fa0\u001cuvw,#\u000b\u0007\\\r)\u0015S\u0014ZɊF\u0000\u000f0zAb+|INi\u0013t#ӌh\u0015x##o\u0004V1:.¤\u0002{)ZGM\u00027!guļvL6(\u000e2lȘ`@\u0007\u0018@piq\u0012kj\u000e57\r\u00016\\fZ7)7#k.srǛ\u0014\u001f'0LvZ\\,\u0012Q9&֏*'m[V9Vw@QA\u0005`\u0000\u000e\u0012\u0016[|L2M\u000e5\u0005&\u0001\u001d'phfʡrLH.Lgay+/P\\S=\u001e\u0005[Z{,\u0019\fəljgA\u0016?C\u0005fGSNqnwC\u0018.<\u0014%VPqzE5I\"#nc\u0005\u0000\u001c0zݐť@q\tqbCMEnu\u0017\u000fPC\f6\u00050IA\u0011:2\u0003\u001d17\u0015_\u001dh= \u0007\u001a/6\u0015\rcs\u0019K\u0016<'7?2\u000f3T$\u001a^\u0014B#`fI&oPaMe\u0013\u0014]JVj\"B)qcn(\u001a+*YݮݝM}VjPt\n敟bڮhH.;;+L:`p4Tf?.!}HpYcZlwr[rX\u001d*\u0001\f\u000b$;e7͏$6AD\f\\\u0014ϰ\u0015S\u0015H\u00102f\u001a`Kg|H\u0003EI\u000f,LvVt\u001aJ\rvd}\u0015nlQVN6\rn;+5z9GCP\u0004\u000fA\thv/\u0015%\u001e^e\u0001.PnP3k\u0000\u001dXY9\u0006&P\u0006&\"E\f\u0014d\u0012˸\u001arC\u0011zYGC*b\u0014z\u0018ǿyAqR\n>\u001bpHu/U)EˍZ\u000b\u00134\u0004,TV\u0012ij\u001f!#Ng˺$)I5LFcʺMNg\r*\u001a)3\u0016'In$\u0015g4\u0017\u0000\u0002\u0003r\u0001C3rU~;Ɂ?%\u000fHs~#r\u001a=W\u000b\u0014(3Rb,\u0012\u0014QC\u000b8P2kp\u0001\u001a2A8QS0\u0005gcLK0?wUsIbE9A\u001e0}X7ʒG\u001bd2WKVyNC\u0011%\u0001;b0H2lw[ڲS\u001f䖷\nP6\u0013^*\u0007\u001ḓѝΩj\\n4L!I!arFġGOE\u001c]l2ehjZIl\u0005J+P1\u000b+!f\u0003\u0012\u0018*-݊^/~<ީ\fa\u0015.\u001d%Ut\u0016\u0016|$\n\u001eZtw7?$\u0015Kp.?\u001c\rQOH\u0002v'=ٓ\u001eEx)ŏ=zR3\u0018N^iT\\1%#W>\u0004\r\u0018\b쨉\u0013?`yC\\^1/}%\u0003e\u0002#bqgGnH2*q\u0000\u001a+\u0011T\b\u0016\u001cMgcf\u001bN\u0010ӋE&\u0015q`\u0002D\u00162\u001230PL5`b0\u001fuR{+FQRwV2_JR\u0015}곡˟*\"KSʢZ!HOX(Uلϊ\u001aٺ-K3[\u0013b\u00101dp\u0002\u000b\u001cRRb~d~\u0014?l_E\u0019숚S\fͥ\bUs\u0019\u00105vy'r\u0016X\u000fT}^~\t\u0016W]l9\fG\u000edR\u001b\nEOEqS,\rTzW6ʷ#[Ikr-\u001c\n\u000fӻmEV<\u0007$+ȡHg7˟\fף!\u001e\rJ\u0013QsWNK+g_\u001cl\u001b`\u00024dL^j~\u0013\u0006ܰa\u0018ی\u0014\u0017\fש\u0016+8\u001cRxƷ)+[%:I=4>Whriz{=f\u0004%vT{umJb+-_=\u0015^]KP\u000b\u0013V\u000b\u0013'\u0016.\u0017$JgQKBX\u0001ӱ5yG###$Bb\u0003\u0001:T\\\u0002\"vH6*Pw_^L\u0016#ev#.Vl%\u00100dXbr\u0014SLm7Y3U(}.\u0000WUMԞ69IHtH\u001c\u0015rĎz=GQ+ꤟW\u0004\u001b08o\"_\u001f\u001dȘ\u0001\fPEL\u0006G&||\rA(\fOvߙkȎDF!$:$\u0012)\u0000\fEm\taG\u001cW\fp]\u001dq\u0014[\u0012 WL1\u001d\u0011T\fH8؜w8rԔHkh6E,\u0011|,}~툣L\u0012$S\u001fI+gu)\u0016ζp5&C\u0001~7`P\u001b_,\"1\u001f:EYݽSͣ\u000bhU}\b \u000eCX7CF;'\t\r(#7v(\u0015{_k((NG'Sͷ\u0016ho]X\u0016N__\tY䔠=\u001d#\u0010~GMm~L\u000f\u0014&(\u0006Ip\u0003@`\t\u001fļp\u00155~\u0005\u0015\u0013%4ޕݫt8B }\u001a*bmK\u000eAj\u00115|\"\u0015\u0011*\u000e[Iۓ+:\u0017TJp\u0018R]׏&\u0004W{{$VE\u0012\u001bƴ\u001ax(\u001aR\r7V\u0014!ZGKL-WC$P'E`P>\u0015|*Эww>ܣC\u0005ϫ>e3bGA/\u001bݑ\u001a\f_)'\u0017ԫ\u001f\u0019ڤ\u0007䁀01/-+\\zY?A2\bR#,/brUH,\u000bTXzG*PN\u0010\u0002[q3vu&kbF9ͪ#\u001e{d/9\u001b+FTԢq7j+\"$c\u001f+9\\a\t2\"Nok[\u001e\u0012|\u001aJͥT5Jg\u0016\b6OnX)HR?\u0016Z\u0015KJA1\u001b.+\u001eO\u000by(WNMOQrC\t\u0016SΈ3▫-l>\u000b\u001bh\u0011\u0017CprDr8R\u0012һ܍\\0NipD\u0005.L95NH.?s\"^\"it4<=~jYP<%\u001d\nR#\u001a^Йr>\\zTRx\rX\r/6\u0014\u0016\"\u0005juYŤ\nJq:PZ9>Mbkoa,\ru5į!\u001cϺ\u0012ş\u0015VmWu%x?=v\b⧟\u0017MQI*\u0002[-&UX\u001dﱣ[$CW&Ij\u001f\u001eSL\f~#\u001ea6&wJ[W?}u0$$j.g[\u0015\\BZm:\u001a\rQȣ\u0013\u000bꍁ;nS+\u000fnEnbrA*\u0019$\u0016c7;rCU%+\b\u001a*\u001f|\f)\u001dnQzG~lznǖ|d'fzjĒ\u00106\u0019<\u0002!\"S+<\u0002O׿%KJC|*GNJ2?A\\}I3ws4\u0004\u0000~v%69\nJI5ŕZ\u0010\u001eg(faU,Gu+؝t:G (X\\%I\u001d\u0011\u00172$4OGA\u0015 \u001f\u0014?ǻ(>\u0011\u001aLW$zL\"wC\u001bQ\r \u0013kD\u001dd\u0007>Xr\u0018QzK~FE*\u000f٢H\u0005{<\u00028T8*6\u0013aǧ*WjE9=a\r\u0004א\tN!i\\>vԧ\u001e6W;=빑X\u001dhv6Vh8\u0012lG\ru&Z&W\u0005\nOS+`\u0011L\u0016ev%VTBrk`\rS\u0014Tb\u0016EZ\u0018òcP\n%k.Wq٣g5/{\u00132ۅt#*d(*&I~̱\"F\u0002bɤ~zJH\u0015-\\ͥ~>A\u001b򖫩7N^v~VzPk\u0016uZBZULn_}44 4\bҟ\u001d-\u00133]\u0006G=\bR IBљ}ޑ\u001cvL:\u0013eY#)XTI;{#y\u0004G2\rR.V&Ȅ\u001b\u001a ׍Lq\u00074贴~=\u001aNjzJc\r_J&mٝhgC\u0019w\u0004B v\bbC60~\u0019pSS!\u00135HRZ?\u0017}L&\u001cz\u001b)6_j\u000eYyZ#*,[u%$vV\u0015\u0015_C!V4BЫVf҄\u00107=u!a*&ep$xp4cg:1(\u0018Q\u000f&Suf-v^$%\u0015G\u0015YҫUnwӜnv>E/l$\u0016WmWIԌ\"\u0010\u0015Dv>lò4\"\u0012ih_Ex*[_,ЕXLTd\u0005cϓ\u000bj2ǯ\\)l6\u001cG69V\u0012\u0005>+j(NQI_\u0005J\u0016OhE)\"mptG\u0011n\u0013;\u0012+%;\u001fo_+ꇇ\u00160\u0012\u0004rҊY*W\u001d\u0014}VZE,gIVqCl藒(g\faI.v\u001aVX@ll.]ч+6uS4\u0000EFbOGwgI*6c`>V䯡\u001dH\u001d!c\"\u0004\\tGS\u000b'h\u000eIO$Ge\u001b\u000451ڴ\t*>!\u0014P|\u0005bCvFkl\u001emJ\u0018J\\*hEuݭI*\u001aaG$~~\u0002v\u0013Dۤ\nxԧ\bý޽-?mgfSiݗ}b_EǑ\u001bVЪ\u001dbQ敯z\u0019',`.[R5NoY#|QnrHk'_OgW\u0013=&H'?z\u0018vH2$Ԇ7\u0012l$\u0007\u0002H)H]V^\u0012T\u0014R\u000b.!452m\u0015a\u0010\b>j\u000bƠ\u0012\u0017R\u001d{do=G\u0012_\"C1O?Izc\u001e\u0015[luC\u001f'^xjd)(H\u0006Ejqd嵣OG){W[h\\\u0011\u00151\\tEf{\u0016iLlaz=ҫWYQ\u0005o\u0013!7]}a.*ze`\u001f\u0012\u001b=q\tzE\u001f:IŠE\n2+&5\u001b%+ᯠ\u0016]r\u0014eǼ,\u0007X5\u001b]Y(xeH)H??0|5Q[m,gWyG*H;tOe՜x˛\u000ft>E1\u0018\"͘Xq?YW.׍LKLgKr9}\rQiWlgg;\u001bڮh\u0004+櫨U$Wd\"А򵖧'bۯK3*\u001fj$?fq\u000f}\u001fRQφN'=\"'WLѓJ\ng(1|'\u001d(q;\\RE7zLHJlx@$\u0000f\u0012~Ӽ\f#\u0010Y\u0014\u0002qZWp\u00164]\u0006ﴚ^\rfU\\-19~hVwTd\u001c\u0005nTe\u0012,cmt\u001a_S4_*\u0016W%3d\u0015\u0015,!\nj~y<\u0015޲Z\u000fJkoQSSl.?),cJ&y\u0016ϐ0۬A\u001e\b\r(>\u0003=8i5\\eb-2\u0011>\u0014\fo\u0007i\u001dWÛ\f?Cz)\"\u001c\u0014$)QZ5,:m? ([&*}(@\u001e$\u00127AH\u00059-W\nL\u0005s\u001d_?z\u00044+\u0013̆񱳛$--45s(\u0002%f\u0019UNMOew$Ye6oÂ>T[VunWw~zE\u0019\u0014OОOĎVNq\r+~\u0015\fơ\b,N+W7fbϲQX$4Ueφe'֥E^oX&g\rІd(\u001e*E+\u0006{K\u0012MNl&q:\u0018\"Nj\n^!>\u0007傩xmMgKwraZ3ؽUX\u001dRTu\nKߝ\u0018u\nA\u0015\f`,ߎhd9\u000f4\u001d04\u0017a\u0017}\u0012%%~Xֻ;eu$8vȹM\u000f?b\u001en)+<Ӧ0GG>\\u*.*{6=uW\u0016UmSbg[#(\u00021\u0005\u0015xo\u0004\u001dᕳ<ŏ;\"G\",!<\u0012KӺ\u0014\u0014{- >zCR\u0013\u001d[25v\u0003\r\u0000Ew[5\u0015u_:\u0010\rendstream\rendobj\r21 0 obj\r<>stream\r\nώ*1\u0014\f\u0015\u001e-֏Gfhi%ES\u0016Gx\u0015tY<#:Ց\\X#7t85'X\u0010o]ϖX]vӆ>\\sKNl1W=y7$H+v,[zWz]ǙgO\u0012پK~GRY+oMV:ON\nh٢yjO$Y\"V{3^)6\u0015mr?b\u0003l\u0011\u0017EH*E+\u000bJ`$%mGOW;:)_ibb\\iVq\u001aɑ>\u001d\\\u0017_\u000fv\u0013,v\u0006\u001c/\u0005;uQ+إuJq\u000b7u&-Q\t\u000ea\u0002s'u;\u0014=SUX\t.eó\u0012Cݹ\u0013ݺ\\nXrE\u0018\u0018~y\u0004\u0012@@JR\u0006\b\t\fѸ\u0018{I\u001cG \u0007\u0002NJnUI\u0011\u000fu@I*vX\u000e\rn\u0003U28+wM\u0019Q*.UTɩ~\u001do4>`\u0007\u0006dI=a+J1+sl{WQ\u000511fd9zL|\u0018\u0005֯암zZ'OTL\u0010'7q\u0015ijX*^M!QR\u001e[j\u0013,p\u001a&\u001d-\u001efp-v\u0018xwgaw*S\u0017\u000eC\u0005\u0002Es;&X$!\u0017M߆>\u000b\u0014F\b\tC\u0001h\u0005f<\u001aE+LQ*r\f̦-\u0004vE9 X}x\u000eBgZqwG (X\n\u000eُ\u0007J2\u001e9%v¶ʕ\u00154 \u000eCV\fpJZ\u0010\nˮ\u0011pܞ'v%\u0016\u0004J\u0010p9$I\"/.=dz<=\f\u0015[\u000e6+-[E\u0012RË\r\u0007Km\n#g_\u0013\u000eãq$6~~xu\u0004#9\u001dSStU,bX*Nb4V`68\u00146]:S+t%,XIYϞȥp8\u0002\u001eE%НR\u0013\\W\u0012+,\u001bݥJp\tʞ嬏xa\rE\u000e\r,8\u0015\u0013̂vWU\rY((\u0015)fjcrGre7Ùn`\u001c./\u0015̗y6Tէ6I%dǑ:\u001aZh(y'\u001b\u0010FRPNܑ\u0012\u001a#s)ۆVS\u0010\u000e+0\u001a%\\\u0014{#9\u0013\r\u001cļp hj\u0012x€\u0016,*n,[\u001b\u001dɑ\\\u0004e?CHD84aK6{UDXE#+KNZp/=\u0003\u000f&ַ\u0016nTv'ߊP\u001cLLߎ-ΏUY\u001b\u0005SwOت\u0014U-SC6)mE#(ĎP(M\u0016Ub6U^3ݭGNnvdYbzSR2\f\u0013W\\gC\\lڍĎx\u0014D\u001cɍq\u0012xW敖&(EϾfp\u001d'RJXߊ46?\u001a\u0010/\\v9Sn\rT1).qF+\u0007ˇ\u0014\u001a\\`+gC<|B+\u0019%\u0019',\u0013ݒ\u000brfzFY\\K,j\ru$o\u0015\u001cYtr\u0015ֻ-\u0013S2blwYj?\u001bM\t\u000e'P`j$ߒ\u0011e&{5\u0018V;Ԭ;+|sSӽz\u0017f\u0018Y^_GzqCS\u0016ռS^knOexa\u000b\u001f\u000f}j!rW\u0014\"֜l\u0015\u001f=(d%\u0019њ\u001a.\u0017[\u0015}#?G\u0015C\u0012\u001e\rŢ\u0004\u0001\u0014\"+T9\"GO.oט]\u0006Gn;(DBP.ɚH\n\u0010GC\u001ek8&G/>Q^UPH\u000boW鯟L禧-ԕ`\u0019+3e\u0007.v\u00158R˶i\n\u001e+01WC;\u0012|rs\u000bau+%(1A\u001elseeH68ӉZ)-|b;cNtgYTqLNA/NZ%)x\u001a.T\u0016+1\"!ʼndl4͏3hX]`0%/3^IFrcb;\u0013U\u0010.5\u001f6Iݺ\u0013n\u001f.i`]Jb\f\u0013\u0015mu͏\u000e.\nЈ\u001a\u001a(]%̗w'e%K+\u00026\\lxfmzfa?˨>kKFw&8FlٞU&7tC\u001e\nZq,p?\n\u001a$HJ\u0016e9#&[ɡIɥ(Y5y:M+ge\u0011\u0011Y?Ω^S4\u001bDX/+ɼ_F )\r\u0013\u001e94\u001ar^\u0003z$`\fA\u000eIx\u0014ԧ \u001fzy\u0016?~7a?$OA\u001c擶SўvSz\u0014׮Df\n\u0002aq>؁ \u0007\u00148Xb2uˮ\b\u0004I\u001dϲYb:Q}+rbx6MT4GWyr\u0013,zVE\u0015ٵS\u0016Cr<ºw_OZ\u001cIA-lYO\\tt?If:D\r\u0014Y4}MQ,()x.0k0t\u001c-/\u001a+\u001b+\u0018Ϋ\"\u000b`GA)*z\u0006\u0012\u0002go|K#8'>vlJ\u001ee[\u0015\u0015-dEgjyAZϝ^Jfi&9\u0005l]r\u001d46\u0017).\u001cirP\t\u000b֌4=\u0005Jm\r-1\u001a*\u0019\u0012{'>ƥlgG-ōy:߅k~+ڔ\u001d5\u0017U\u000bӢWXINd\n&Y39Ֆ}b:\u0014}+Ilwu&.C&w|y10%\u0004\r\u000eET`h9!HZ\fJnQf\u00180=\u001b\t'\nqK\n$<\u001a+_+=F\u000b߂0ҋgcIbu2=>WQH*j*\u0015i6=&]E\tl5D\\jFɫ\u0005\u000ebzkwIRC3\b\"[\u0013\u0016?#9B\u0018\u0017BpX[PVr4\u001e\u0016='dFAvI+(\u0012j^{uŚ^q??t\u0011;%HGI*ѵRs\u001e\u0016\r\u0013+\u0010X\u0016խ#(\u0018ݧL_M\\Y\u0010\u0013Qyu\t\u0006K7`n+1\u001eF͇\u0016//08Ϗ&W~OrX\u0003MM\u00025\f\u0001eSTMPf$\u0018Wz[`\tjy8X`5RZ=\\G'\u0005\\3)l\u00145\n\\IVW0Gu>\u000bZ^Hl\u0004p4ƻ.%ţoQr\u0017FŅ\u0012Tޯ\n\u00029IHpߢ:gNH8E1\r\u0013>|âe#Zf\u0013&\u001a2*{\u001aHڜ'\u0015W\u0015ٌSqKJK6MkԦdZ~bn)+Ņ\u0014=ϓ,s\u0016ډFOT5\r/A=V'zut\u001d,gK8\u0003\"D-,\u001aF\u0007B$0ّ͏Ik?a)\u001bUh\u001egҚOR3k.q\u001336R\u0015\f_a'Eo\u0015Ce&\u0013\fꐹϾ2EEh\u0019\u0011竬ZRR4?]HʊNA;\u0012쫢\u0018;Ů\\y2e\u001a/C\u0005;2mSJ5\u001fL7MV\u000b/_y#8C8\\d;`h5^Z\t*^q娙ϊ>;jq5LT9X`,-|E\u0015RV̟*-?u>]\r8\b2!\f]iEU㤇U(1\u0014Oj])Ԇ\tz+fIwz\u0019pbg̍关loCݦ8وIA'짡\"J~Ub޾\u0014\u0006d\u0005\\J9`hfzOUƂRm*\u0016]HCiZV'{u2ZhAyU,c\u0005}6;665,8K(yp>ɖ3Xj%xW\tZ>szbEHB\"{+?\u001fIZG㚉XabC\fnpt\u001e9\u001aRYٶ&W11ѥt)T':eq2$\u001f;\u0004Ð\u0012ncB;q\u001f\u0010j&w:5Xt1\no\u000fUu5>0ɭdWe|C9p_[XL,b+:mm(wy.T:ӋZ~e)QPˬp6m\u001c0Å\u0007ڍ\u0014\n\u0012Uv++x)YU4~=+~wm|;!+/[\u00139\u001bWjiIQ\t.Q-2^TH.p^fJ\t\u000b?ť.i~_:OP64nWc\ry\u0012=@\"~Pihr[P9Vf?E\u0012\u0018d;dLx&\u000eGSY\u001c0<\u001d1\u0017X3ٴ\u001eN\u0013=\u001eF\u0014tbC3%_iT`}xU\u0005\u0015p{M|\u001a5;׮Bwqba[V3R4\u001ff\u0000\u0005\u0019R\u0013F\nFiiEΧc\r\u0016\b 0ĉ^L\u0006ja\u0002\u0001&\u0018=֍W[shz\u0013;W\u000e6+j\f\fwq/r\r*(\u0016Ey\u0001\u0005\n\u0018˫k>Q.,\u0004Lq+9lrp1SSBP^z)\u0016W\u0016>\"\u0018˗\u0018#&Ê\u0015\u0019\u001ao?\u0018\u0014]Z\u000fX`HH0K\u001eQqXU\u001a/)pgA8x8\u0012ӌ\u0012TQphYt\u0018&\u0016WSݭ^.gw.~Zd\u000b\u000boSJ/E.2\\Q\u000f`aՐ57R\tg{W;,KP\u0007h\u0015\u0013^I\u0016Oc+H'j>\"\u001e{'\u0018G\u0004ŵT3\u00133.1]VٵxR)FSR'w{[e}\u0001cSe*!Fƀ\u0016'C@ᄎ\u0007\u0017Zu({m~)α\u0002\u0012Ci(\\C&Z^iW[7Zmv(\u001833c2gzY`;Һi}\rdƻ7|f,OuzCo\u0013SJqJIF\u001a\u0004adIi.b\u000b2z\u000fh\\΢4;؆ˮg㒂_N0LP3NJ\u000bp\u0000\u000e\u001c16\\L5o\\\u0010Ky.1Eo\"ŕ;<;XCHqWX1\u000b+N`QcfwK.\u0005̨ٵ^dJVy.Ҏ\u0013(;Nx\u0015\u0018o3@qȝp<ۚGI&\u0006M\u0011;Z~Ņ@Y\u0010#!Ee\u0003Ełgҝ`,J.JR1͍$#ŅBWjaX:\u001cNT^&[4QPpɯ0ˡ\u0005ƉŮe\u0012+;TI\u0000\u0007\u0018FI9V^3t%\u001bݒjOh\u001b]K8\r\u0011cFF\u0003¤\u00029drV\u0013\\EԲK\u0017\u001a\u0002\u0001ʼnlgm\u001703\u0012gQVuIj0;\u0007\f\u0005J_C.1=*ul\u0017Ƴp\u001aZ_Sc9\u00149UFJ;\u0010\u0003s2\u0012['v_.O3Icml=\n=QXp.5XaHLOUZ\n]\u0005\u000fy%vǪm\u0017\u0002uS1E('\u0006\u0014\u0003bd\u0014\u0013OL\u0010,z7ZXk0|E\\#&S=S|Bo_i\u001c}9ДHN\u000e!C\u0017'\u00174\u0018`\u001fc넋!=KfY*dx\tG\u001f!\u0011\u001f\u0019(-\u0016Րzi)(ֳ0\\(\u000b\u001ci.<`~z4\"W9L\u0017]bR冨7,\u001a\n9GdqJ1SP/I,\b߆_&aolfw_\bMX\u0016׎\"*\"\u0018Ll\u0015\u001bbZ**Ԃ\u0011䄎%\u0010T\u00015b\t@y3b\\\f~^0\u0019'^f\u001cư\u0017Fp\u00052QNgk\u0011W_Z0LCr\\\b:hJTZ=\rS\b%v\u0017Xq&95(J\f慳Нvpɼh\u001b\u0002Gڥ.UN*l~\u000baḽѐ=i^٧NaH;p\u0017YɶIɸ\u001fz-Oe>ٓ)\u0006)\u001e\u0000JO{\bOëu'Hu\u0012ԶpS6kDFs}\u0017oS躘W2t['MI\u0004pH\u000bph⩕MT(\u0002G5_Ї&[ȉyrLZT\t\u0013n⹕MT BG4Ԥ\u001f4&.[Db7\\&\u0015\t\u001ez5L\u0016˚4)EO068ј\rZ\u0004eOnw\u0013\b\u0002\u001d4BM6Ѳ MN׻Id\u0002\u000fO\u001c\u0010\u0013arMZP\u0013Pn⹕NT$“G5Ĥ_0&.[D)b7D&\u0015\t\u001ej5M.j5iR`\u0013\u000bl`MZ\u0004EOn\u0013\tB\u001d4BL6т MNѻI'l\u0002\u000fM\u001c@ap\u0013<./u\u001aXĥ&1s)!*\u0010\u0006Mϳ\u0014ζ,?IGTbR<О1j؛\u0012L\u0000\u0017,xQS,C\u0002&]=ښ\u001a06Ƿa&\u0005Ul\u0019v+i]YWb\u001a=\u000bI.\u0003[\u0014e'\u000fc}f}b\u0003\t\u0006\u0004Z\u0002Da'X`i\t/\u0010҈]F(\u0006]!\u0016\u0002B)4,\u001dʴgUz:\r:\u0000x\u0013vV[s*[\u0013<&5dZnDՆXxK\bHOC\u0018\u0000+~U\r?gQ\u0000gPJ!;dg\u000b\u0016rc\u0001)\u0005b\u0010\u0015n\u0006C\u0007}N\f9߅^\t!b\u000e)\u0013\u0004\u000eE5g!x'&\u0012\u001cj\u0006A: K=\u00181e1\u0016NE$;f\u000fE\u0007\u0016\u0012PS\u001f\u000eMg_]ꕒp;eQ/\u0011\u0014̕os\u0010E\\34\u0013\f>}Z쭒\f\u0016\u001cڜZ\u001d ΁PrU\u0016i>t?%8u\u001c馆+:kb.s\u001eez6.C!zZ2&dډN~\u0011tc\u0013A4R\u0011|+I\u001fh\u000f\b\u001c\u0003ȕ\u000f9\u0000\u0001Pb\u000f\b\u0003\u0001p:\u001d*,TK=U!ң\u0011j2\u0018%\u0019mK+H\u001dT{=qQ*\u001c[CC{9\u000eq=\u000eҞ1r3\u0017\u0007;̓C\u0014[]\u0006!*\u00142׳<04D3#O7n{@\t\tk!GY6\u0015>R>iI\\\u001f\u001fC:\u0015&\b\u0007xBoH\u0019\u001f\u001d\u001dx)*M\u0003\u0011qRB<&@$\n\u001awG.\u001c\u001f9\u001f\u00150\u0017\u0004\u00111Q\u0014\u0003\\AT\\\bX.\u0002Af p\"\u0006\u00188m4i\u0003\u0012\rQ(kYo\u0007Ȇ\u0005dA\"M=\u001b1;\u000b\u001b\u0004v\u0012\rQA\u000bA%A̍4eTE=*Fb+\u0014JJb\u001f(YbK\u0011\u0019}nM^hpuV;0\u001a\u001eQ\u001c\\h5\u001fK(1\u0019\trn\rpG3$661\u001bHu:Ls%%k\"K/4a\u0007$@#p&|C594\u0004\u0002\u0018Gƍ\u0018j\u0015\f\rlwؤ\u0001uco=P\u0005KK#\rlQKz-d+fE\u0011tbYcqytf=nϥvV(Veܗ_ZB\u0003vOMO?\u001f7lυ\u0018DU\u0017XI:RM~%L4H,8\u0003Fcm/t\u0005.na-A 8\u0001/;ȩƵ_nb@\u0018\\+fx\u001a\rk@XN&#؃)1BFhol\r\u001d\u001aij\t2\u0017J\u001b#DlVP2P0\u0001F\nᲦ\b#4T9<\u000bʝq?Dl\u000eBC\u000b\u0018cd$<\tx\u0001^M\u001e\u0000\u0010\u0012X\u0019]%=\u0015j3!}!R\u0011ȯ\u0002CAr\bp(o\u000bī/\u0011\u0010L\u001fy\b?׾r\u0002Ȫ\u001cV@\u0004嵫\u000bW\u001e5uER\u0017h ^m$\u0001,,2~(4K\n\u001fQl\u0006\u000b\u000bQ\u0015~\u000fS侙x/T܂-|\u001c\b=0(\u001d'Ta\u0003=!Tȵfԁs޶z\t\u0002\u00135\u0011OI=LBڸ}u!v\u00124\\ŞDN\\/xYA\n^\"{s%bG}s v7w‰\u0002\u001ar*s\u001fG\u001e1\u0007\u000eiA\u0011\u0013:{LU \u0001\u0005R\u0000\u001f1o;Vb#f\u0002Dn31KzMɽ\u0000!}ښ\u0004ߨ\u0011z\u0016V*M;[\";#\u0006:rQ5IA\u0015tHMD\u0003:WRDQۈ\u001ebh3\u000fd%_:\u0005\\`vh\u0016-Yt\tC\u000fB%Ӈ\"S\u0017XPo\b.T\u0014IFoz\u0019.G\rA^\u001bL=\u001a_\u0004\u0012E0\u001db\u0000\u0011:WD.zC\u0012V\u0015t9ل4rhA\u000fWn\n\u0002u-!!\u0004Ţ6\u0004Q{^@䒲\u0005\u0006)\fJ h5S\u0014HW\u0013-*\\r|?M(b(EPCd\tΗ|n;(!ֱ\reӅ`O\u001c5Е~ɍ7u\"۷^$\u0013\u0016Jw̳sR\u0012\u0002y8W5L\ttWM^TO\u000b^8GI\u0012Xhp'i\u0015V-\fئf\nC֬Z-_\u0013\u001b#9\"\u0000_I\u001e\u0012\t\u0014G~lWTݭ\u001b|y]fn|0\u000e\u0002m\u000bG,6Fj\r\u00174\r;\f/\u001aaL\n-$C^\u001a@\u0017\u00188ZˡC[wGW:\u0006\u00125I\rLS\u0017QBr:$ׯ\n2F6Qځs9 V=VM#M\u0012z\b{ Zk\u0000gç!a\u001e^:JMXDJ`JZ܁\u001bMsG\u00033p]\u0017s+\\G\u0011LtWL`<\u0011(+E.*V\u0010.KB,KFT^1\u001b!x\u000bv\u0000@,\u000e=M}a\u000bgqWW}\u0016\"P].oWITMŃ.\u0012j_u[\r\b\u0011m\u001fR[\u0019~\u0010N\u001eSl]H$\u0013tL`[V\u0012a%@\u00197\u00064Ab=\nIdÁP\u001e\n:\u001b\u001dʡLB\u0013\u001bV\u0012멠\nIL! o\u0006+(\u0000\b#F3\"d@O\u0005\u0013&*\u0000J;D9.ȕ\t\\\u0001s9&)g\u001d\u0007''\nI{FLvg\u0019v\u0005\u0018\\QPZ4\\M\u00109\tgoiYn\u0007&^/h37\u0017Az\u0006@T\u0004&\n,XЁxq\u001cZ\u001aTQ;.TY&\u001dN<\u0010cvв‰PE:‹[ep\u001bw\u001dݫ\u000fkBt\t紳T\u0012Q\\2\u001bwPV:\b9}Ǫ#3e\u0004\u0012vl$;:#ƈ\tEg|\u0003p_*t\u0019\u0006O-sTnAdFBRz0\u0010mV0 \u001c;\u0005\u0007[`ϡe\r,jvCv*#E\u001dL_\u0005\u0017BCؙ_e\u0007\u0005#8y)*rWX\r5qO!\u001aȉёKsl\u0004Py7\"VR=\n¿N\\\u0019\u000e6-F;]ׄ0%b,\u0013j׎\u001c\u0013۫\u001b{pcUن3I\u0005I~o9=2\b985\u001dsn֛2p\u0013\u001bb,c0N=)U⬏\"'mutX벽e\u0018Q=M\u0000H0rPM7\u0000mP[#w2|,gb\u0004\\*\fe\u0002}{\u001baِq=OX_0v\n\u00188\u0007c4a#ܻ\u0019\u001a?K$\u001a2\u0005\u001e~a)c<\fkY񞵀ʼnLJт{7\u000fA\u0007\u001e۔~G0Qд,tz\u0016]UpDap5=u[\u0005#\"UH\u0011;\u0000\u0006\u000fb\u000e,1\t&œǭ.*$ý\u0004⤣\u0019\r\u001f\"ϷHQ\bV/|udW\u0000\u000eJ%n\u001e;~\u0000\u0007q\u0016\u0007\n\"K.Z\\2:\bG(o*4\u00019\u0007\fe%?rk<8,zAdۑN=q3\u00008BlE<\u001dbvƠ9ל҂`_\u0010\u0005dNxWǓTe\"\rq}6!\u001f*\u0004\u0011Y!2m\u0005\u0006b̏x\u00191&tqDžݖ_&\u001f}c\"oA4_1YƱ19d`=\t\u0015\u0004p25z\u000f]d{\u0007W^F\u0012@N\bV@V+iE\u0003\u000bb\u0010xQfpyu-\u0004h쥹k\u0002s\">*M\u001bL%<.8}Hl*\u00144r=\u0007@L\u0001=\u0001\t\u0013\u001f삾ڜ}:VgI\u000eu3\u0010lYԽ>\u00056\u0010t8;\u0012kY\u000f|\u0007\u0000\nTڏȡ\u0005\rfY\u0003b\r@f\u0005A5y$f1Zz\u001e0@,mk-\\\tٚvI~dV#e\u0004C\u0018c*;Dvu\u0019\bU̮̿f:rh3\u0004U-}\u001a\u001c׋ l\u0005*B}A\u00169?)\u0007d8t\u001b\u000ex\u0019\u0019=PC`Qs;wߎ:o\"̲r\u0011w-\u0000ts8\u0007S\fS#A>\u0018PQ@\u000b.\u0010'#Ê/eʛ\r\u0014IW2z\u001ea1sW\u001bȘ`J螳f\u0000SY^3G~2DH\u0012䉧\u001fK&\u0003l\u0002\u0017ܳ\nh}VV\u000b,C\"rY_\n\u0013w\b;a\u0000\u0005P^Ѿ\f\u0014\u001bt\u0015[\u0011Q\u001d}\t\u0019\\X\u00056]lx͞\u0003hmp\u0018\u0012+Cd8\u0004fK@ahf.;C\u001e\"\u001cJ|~xE\u0005\u001d\u0010̜\u0015B\u001d^Xw\u0004YL\u0007i\u0003P\u0019\u0013NZ \u0004-M0%6?\u0006\u0002\u001bSd\u0019˚bbH\b(v:Dn\u001e}ͪ=c\u0006#JYwqiBo\n8'\u0007\u0001ʓT\u001bw\u0007x0Jp.\rh#\u001f\f0nSPz\u001fB\u0016A\"@X\u0006Lw9W\u00066;\u0003\u0003&963B1/-8;Gd,˰n _? \u001eN\u0006\tfmk`n\u0000!ԎB\r#̈́sT'\u0000&bSf:X\u0007سqQj:>N\u0005a4_\u000b\u001bNy$g.pu;l\u0002a\u0004O}edG^\f3u\u0002DQ\u000f~\u0011_1u5Qgr^R\u0019\u0012ͯ\u0012)r{MCt\r\u0001a'ck*\u0017!\u000eb$˛b\u00158Qv5\u0015\u001ch`&;?E]fR@,\u0004\u001bu\u0017qb^4g\u0014 j\u0010rj|N!\bMR\u0002R\u001b,C\u001bKƭb\u0018\u0010\u001d\u00143@\u0016[|\n\u001a:\u001c4t\u00103'\u0016\u0011?-\u0018;Ħ+1*v\u0010\u001b~)NIX\u0019F\u000fe\r\u0014\u0015tRCxr\u001b4\u0006M|0*\u001c`\u0015\u0014C\u0013-\u000b^_\u001c*[g\u00051qm؃VA\u0003\u001d\f\u001e\n[\u000bb`y\u0006_\u0015BLk\u000f[_6l\u000fҡ65+i:\"Ti\u0002ʜE|֨H8z;/\u000e`|\u001cChUJ.\t\u0018Դ@\\xR9x\u0017\u001e6!q\u0001æ#\u001d\bb\u0018\u001b\u0010R.<4[FHZםZ\u0002ۻ\r\u0002k \u000ev\u0016I\u000b\u0001ϓ \u0011>g,.k_0yY>yt)k0i\t\b{Cc\u0019oב\u00192de>Ʃv\u0007\u001d\u001fB\u001b=mݑ[\u0013RЀpPXC&ρG\u0012lHlJ~u|9\u00127 \u000fk\u0014DIb\u0016e-Ur6+5p{\u00021YiP'Դ`p\u0005Fg\u0010\u001en\u001b1s+&z{\r\u0002\u000fP}27_b\u0016V\u000fg\b\u001fT7`Jp*\\4\u0005K`H+Y35p\u0014|\u001b\u0010vb\f1\u0018 8/q\u001a\u0003tQ$>Y\u000f.:3k|}~F\f\u0003t*b,؀aIż#lbК\n~Gc\u0018N\u0018eU'(z\rDk0h+<\u0014P\u0019mc\f#Hx3d 3xL%(Z\u0001EzA$%J'_b\u0018\u00121x%wDPs@\u000eE0(\u001b\u0018A˝'iAی^K\u000f̰>].-\u00065\u0006\\y=9!ơF,Ƅ\u00170-\u0007crb.$* \u0000\u0007X{\u001e@-\u00100\f\t\t`a\u0018֩\u00035}a(\u0019z\u000e?Q}\tɍlO}b!jDl^bPj2q\u0001\u0002\fo#\n_ Ӑc\u0011+\b}][nJ0hNȦ˛]i\u0010\u001e/*uB\nKBS{\t\u001e|8+u͍\u001c)f&T\u0005\u0007$cm .?(u\u0003\u00160!#zwD*\u0007\u0012\u001bNP\u00038͂i\\\u0001δI\u001a\u001ap!Ns\u0013\t]\u0019(\bo\u000eHq\u000fUә \"3F`ӟV@枯\\$\u001a\u001d%c*㖿\u0000.wKOH\u0014N>\u0019Cf)\u0006I\u0012L\u0004$WAыP\u0005\u00145CDP8n>'M~\u0012l\u0018L\u0019\rǓiã- \b3}^r\\8ї*I6wA\u0007/\r\nYU\u0017mbG\u0012\u001f\u000ek\u0003[c3|U`;X ݺ\u000431\u0005ݧ\u0018\\\u0006\u0000c\u0011/\u0000\u0014\u0001\u00043\u00124!Q;C6rd\u000bZc\u0016h,̡͑ JߙÅ5W\u000bJs\fI>IlM# 1c\u000fR\u0001}|'J\u0002\u0013f(\u0004,4|\u001a\u001d4'_QOB?4c\u0006\u0001Y'\u0005Pf\u0001\u0003˝QڹB,F\u0001=IA#\u0019-\u0004J!$\u000e\u0000M\u00064`ӧf\u0017\"+\u0013^'\u0002\u001f\u0006$,\u00019+\u0004\u001c\n\u00003\f'y&\u001aXHG~\")~$)Y\u001bOQ\u0004w\u001bm'9~/\u0014Zh\u001cC1Tl7\u00124?v'ZÙa\u0018\u0002I\u001a\u001a2Cs\fr348\u00145M3\u0014K$Iq\u0014wjX\\33hc\b3T3m\u0004m\u0010wMѾ\u0010Ij\r\u001cC܈\u000br8\rG\u00040 \u0001ADϹ=G\u001cvK\\aƟD\u000e(P\u001a\u0013 c\u0006菁\u00110PCXMPɁC$\thA/~\u0012m/b+u\u000e\u0002\u0005).ρ\u0013\u0010@$`CkAf;hק\"_\u0005O|\u000bg5\u0007W]\u0000wq\u0000\u0000\u0000\u0015\u001cKk`h.6\u0005\u0005\n\u0000ix,..ДiN;\u000bϥ\u0005\u0005r3l*Ά3yp34\u0016\u0016x\u0002`Nh([\nJ\bwKA19q\u0004zn)ίF\u0002H=F\u0002`j;e@1\u0014Cژˡ\r\u0010\r̡\u0006CPHQ$/\fP))c;GZ6\u0011GV\u0001)ɌK\u000br,//\rBsiAIA\u000b\n\u000e%EEn\tif>0}\u001f\u0019]Px)$L^l8\u0015vKr>.ǃ7\u001a'\u0004Y^Lb\u0014\u001af-ބbF#G.6\\sbndv8\u0006\u0017\u001d\f\u0016AK_\u00161A@\u0002Qb<|l\u0014bOt֬t{t\u001e\u001dLe^/pCI\u0005\u0004ݛ-?~qe3\u0010\u0015EGQ\b\u0012\u001c\u0010f8&W*=0'P#V}v \u001e\u0006\u0016?]X!$4@K3\u0006\u0011\u0013\u001dS_}MꄢW\u0016#\u0007Kee/\fn!;aXrn=>\u0015QעLBrAàdR'FmRQ\u0014\u000f\u000bI噤Zx-@E\u0012AN[\u0001X\u001f].p\u0018=\u00003nr\u0002T*\"@Gʋ|j ,s;W ,|Wu\u001b\nt\u0003\u0012qR\\Wt\u000422|#%dG\u0010Am\u001b^1Z:PǦC\u0012JtЦI{gx\t\u0001\u0006gb\u0007g'\u0006I\u001e\u0016\u001dd3L0N\u001b\u001dt-\u0015Q9#\u0011\t#.\u000fY0\b\u001e@D/4N\rpQ@\u0004\u0007\u000f 8YR6`4~3\u001c\u001d!n\u001cI\u0014 %[% \u0002\u000er\u0016\u0015N1~\n\t%olA_\u0010$`\u001bb5ۛ\u001d%o.v\b:-ʝ\u001c+`a\u0017\"DBC\u0006\u000bX\u001aAp\u0015o\u0007s\u001e#H;q0<}a&?UZl{;G\u000f:)\u001af\u0013\tiB-.F4V5X\u0002\u001dی+ҕgTxyؽ3ЌfIO\fK\u0004쯔\u0015Θ#CδV#֋Уg\u0011*0#)t昽\u0016\u0011-bN>&<\r,Lc\u0005ՆiMA\u0005i PjHRR\u0016\u0018@2\"*J#\u0019׵S>P㐣\")V2\u000b_IӈI}smf\u0001މ:ˑ\u0015.,\u00111F\u000f\u0011@0\u001a\u000fM\u0001A4A9)sO7l\fFG:]/\u000b/\\\u0003 W1:\u0007e0YBٯ\u0011\u000e[\u0001\u001bCSmmdA\u0010\u001a\u00114N\u000eCˀ\u000b[bm\\k\u0003}d.\u001f0f\u000b\u0005\u0000\u0003\u001c~Ak\u001cq5ٴ`Y\u00100=ܝyd?q̼f|DĹ7UY\u001cMjoD-\u00040r\tMJk*[<%\u0011#Hr/IOɭp\r\b4\u001c|@\u0001Y\u0006Gk⋇i[@]ܹs(VXKhe$4^.VmL0+5\u0001~A{\u0006\n[\\.*\u001bMq,\u0018IRжk>\f\u001a,R\\\r}Sf'VRy\t[e\u0012LN\u0001At\u00178t`\f\f%X\u001fsIs{ \tl]v\u000e\u0006S-{\u0013/8OE|0*\f\u0011AT1HC\u0010\u0002)\u0016\u0000UGWb\u0011YU)\u001fƊ&#\u0006\u0012\u0017$\twąD\u000e:rɮ\n +\u001bV\u0019KY~\"(\u001a>φAIS`\u000517\\eF.c78o\u001a4\u000bR\u0010ƍ`\\\nu\u0018b-.@gą굢B\u000b\u0010hw/҆\u0007\u0014E485]dzpj\u001fآ(úmf\u0010J\u0000\u0007\u0010SO\f&°\f0/0r3f\u0002m\u001cp7G\u0013#-wD1'B&PpQ\u0005;lM!\u000e\u001fJ\u0015Ve;3\\\u001f\u0014\u0016`\u0004=mrŁ`\u00035u`{`*u\u001a\u000bT\u0017qieM\f\f\rTStcaѮVhH\u001fڶپ\u001fjR\u000f9bc\u001f݉\u000fȒ_JL=s'ag)\u0019P8HP\"IPvU\u001cFtb:ZO\u0003xJm?ܔ*߸`Vite.\u000e\u0003|c(,c^gUEͺ>Q MQb\u0014HX\u0007Bt8\u0011\u0013\u0002\u0007> U\n\u001f\u000bb&|B(6\u000e\u001fM˶ ^t&YM*dE;\n\u0014UiG\u000f\bit\u0005I}|}\u001c!\u001b$PTn)6\u000e,g7\u0016+Ӛ\u0011\u001a\u000eX\u0010\u001e52\\˅Lxlt,<\u001e\u0005\u0017.Wg$XX\u001d]>c!vv\u000f^b6bQ|{4jA\u0005jY\u0013+'ʗZ*--7//G9ȌbmGa@uYᖩ}3\u000e\u001fƂδ\u0019\u000eld?\u0019\u001f1:$|,ؿR\u0019\u0007ԑw\u0016\u0003ԝtd7\u0018\rbp\\g hG3\u000e7H|\u0007Пv?M77}q u=Hs6\u000fhڕl6} At\u0004$+?\u0012[yƬW\b\u0007\u001fs\u001f\u000b;F\bGb˱\u0011d^'\u0005\u001eb38\u0012Ҷ䬽:Z9-IDMZeܖ\u000eD6lJb_oʕHi\u0011DʌҶ:VTEղH$8Q.7\u001f\u000b#tt\u0010\u001c\u0011hGvdqx3\u000e29\u000e$V##l:>9ں]nZ\rm$\u0004a\u0003\t&<0@\u0003\u0003?3A\u0002DP?\u0003\f$Ä\tL A\u0002\u00042t`B\u0005\u000fLx\u0000\u00017(Y2@\u0011\u0001\u0007l\u0003\u0010.0\u0001\u0014\"K(+f7>\nTvl]͖wxG vt v4qN7dI\fDGtIp dv;T1!t v w\u0003!9\u0010Mה#SQ\u0019fvk_z^S\u0002Q(F1Q(\u001aFQ\u0014r\u0017ŭ^Q+++9E1Qb*(F1QN\u0013b\u0014`.i.\u0002񰣂.=9Q\u0011A?Q&H b<\u000e(FA?²a\u0014KZS9m\nr=\u0012; è0\u000e\u0014Ey\u001cľ\u001f\t\u001e\u000b|TUcfE$UJYF\u0002e|#-U\u0015Kp%˂x-#eRbbeMu&eӊ-uTHt*BK)\u0019\u001bw\u0016N$s\u0004EuR^Wz \u0015\u0014I9=9\u0013Dmeuno\u0003\u0013:¦vMήNQSXg\u001cd\u0014;yT[)\u001aΠvڈGJQ0Q\nڜU\"G&\u000fבlHyT@Fb\u00149ts7Px2sH?\u00162wg\u0014#3\u000e793\u0012<\u0019#}Y$Q0s6wWн8Q\u0015\u0010\u0007\u001a9ܝ\"8\n{üCb\u0011Lw3hCöNo{ț}ݓ\fЌw\u0017Zy\u0019:m{\u0019U}v/oɹns.-s3\u0019϶2J\u001aj'5~?SR_W٪m]g\u0005 H'ڰoߩm\u001b\"\f\u0004\u0002Ru\u0000HAQAC\u0003\u0002\n\u0015T\u0001\t\u0005\u0014\u0000IT0\u0001\u0015\u001a\u0007\u0014 8\u0000mɦ\\e\u001eX*Y›ȶlGJ\u00055\tf&o\u001de9OVUGB9\u0014][[\u001bMz$;q?\u0013=^\\;#\u0017i;g-BI\u0012\u000f3Ӎbתh\"^\u001b[S'>mZNl\nQ-:\u00181<_U\u0017٦1c\u0019VPkif6m\u00156}KgcG{Smw=Fҏ\t4S~_n{%{ϔK0p񸱎L^UսK>\"\u0011j]6\u000e8q\u001fv7\u001ej@\u0004\u0006\n\u0003\u0006\u0004\u0015``\u0007\r\u0012\u0004w7Dk|j~kRWuyڋhFq|bT\u00072\r\u0011kv8#\u0002XwWU}\u001ap\b=+ZI*{UQeMMqwww`7/uJpe٭5\u0019TFfV ff>73NyJ\u001b\u0017\u001e\u001fw;3zj|R=hLTy\"󞽭I3Dm}_Ru~k܅J֯MKKC43343C3333C3C343K3K4K˴44K3KKKK;9e˻Z٧\u001fٞݙ]C&%5\u0010v^\u00035ْ%\u0010Eb\"f'%ve\"eRfRffqɔzȄz\rx7z\u0010\bs\t\u000ey֫KS6C>\u0011\u0013\b\u0011B\u0018\u0018oƦkcz\rfmhf'˾k\\s.22`c32!!c\u0012.#22ppg66!bb7b%ac#\u000er-6\"b\u00176\u0012b`8p\rݶE\u001d\u001b03W׼޵ھ\u001b\f\u0015\u0015\tjm\u0004fW|\bEdl%D4DklH$$DMCl(n{L!ܚ6榥mYnu\f\r\u001bpL7a;ҕq\u0015\"]a\u0012b\f\fy9O<ۺE<-$dNS>\u001ac+>iFh\u001fa~\u001en'n7\"[^;O\rO<\u0017 \u0002u\u0019R\u001d\u000ek+!ʮkZz\u001b1[|b^\u001b4ˌH\u0000\u0000\u0012\u0011\u0000\u0000h$\u000e\n\u0003\u0012X(f\u0000\u0014\u0005\u0014(J\u00182\u0006\u0000\u0000\u0000\u0000\u0000\u0000\u0010\u0000\b\u0000\u0000@\u0000mqI\u001dLc\u000e&\u001f9icٿ\u0006Zo)!J~>{\tu\\\b#Z\u0012avzv'\u0012xC\u0002\u0007t\u00045\u0001uv?Ɔc tPR :`\u0016x6\btf_\u001d?Nd\u0018\u0005Ͼ\u0005.S\u0013\u000e{N[\nc{ڽ,f,֜W\"mY\u0013FiC~w%5{\u0005e\u0014\"BGFUeKS$\u001eB`O\u0015\"P2\u001b15b\u0016Χ{OB\u001f\fs`\f -`*1\u0012Xg v\u0016ߴWQ\u0012H\u0013\\5'\u0013W:6aPyȪc!XkR'=@$\u0016jM\u0001Ffbpk~1=T\u0005^;Z\u0018j\u001fi\u001bq\u0018ȿ\u001c F^\u001a[\u0000lM-p\u0017& ^z4\u0003\u0005\ft\u000b\u0004\u0010\u001b\u0012>L%1\"hg҅m\u0013 \u0007!,j\u00076^\u0017)\u001bҬHR\u000b\u0007~N`\u0001q9#\u001bb7\n\u001dj\u0012\u0002\u001b̃qMY~iؕS3'\u0001rIˇ+1n\u0012MX\n;F\u0002\u001aex\u00036t=%YG/K4\u0007ή\u001ec+\fE:1ANZzeGp\u0003\"b;3\u001d1ٸ\u001a\u0001][\u0017ג}m΍-=8*D$\u0000#92O4vĬ.\u001b\u0010n*\u0003\u0006oRb~\"#~\u001fTj\rP_Wb5g\u001d?%\bЈ\u001a\u0004rڸy\u0005o\\GmE;&vG(R\u001eob9E5tM#3\u001fŦD\b֭!\u0018Ŝ;LҢ\u0004\u000b\u0000bƜ\u001f}R)\u00141('Yl?L9uN\u000f\u00197n\rheTjD\tJ\u001aLf\u0013M6PK*$2\u001b\u0000][O-ԡZe\u001c\u0011c7zc:\u001cܢS1LM\u0001;};{V=c\u000fq=BҘ:녌=\u0011\"I(R\u0007i$ժ\u0002.&%v\u00065חXHN皤ch*\u0002J΄\u0016j\u001c?4@,\u001f\u001dDlJ320]Ih;lښf\"`$\u0003@]NX?\u000f;Q0XIR\u0018<.\u0002>aiWWeT\u0013X$\u0002d)OLʜp\u000ev1/\u0016`ͤq}\u0017'6񇏈?xiblm@5 ~\u0016M~\u0018;c$}xW95n\u0011F8\u000bmZM\u001e.t\u0012PE2\u000f\u001e?WӱEg\u0004yp\u001b)K\u0000|W@lj\u0015yj\u0016F?\u001dq\u0010R+\u0002e`\u00144̝cvm\u000fRKևh\u000f\u001bK4l˯V\u00029OEKܹ&yl!pޅؐ\"\u0006ӓ\u0004=J\u001fݴF!ӏ\u000bNb#\u001e\u0011-\u001a=Ѕ\"woR\u0019\u0002Ln:$vTi\u0007\u001e&L)M;\\\u0015ڧ\r \u0006@\u0019Fh CC.OJ^\u00177y̙{BIb\u0004lj9;\u000e,\f_9Z\u0019]\u0017\u001eS|\u0011)JL\u000bÄ~ܶgwPDE+{Y\u0013x<]Q_<}0\b\u0017\u0018@@Y\u00151\u0010\u0002N*HѬ;@1\u0004\"\bM\u0015\u0014\u0017\u0011S3;2\u001dRFr\n(\u00005\u0011:\u001d\by\u001d}\u0013eA緹\f\u001ep:\f'{Dʢ%1\rCϨi4PA8b;%T\fl&\u00076a\u001f\b\u0015#\t]\u001d&\u001bo{BÍQET239P.wȴCɍ\u000f|kl!\u0005\u001f\u0001G\u001cH\fg&\u0017Q==F\u0018$w~s\r\u000b}!T: .P\r\u001aC&\u0010ho(\u001f͙gD\u0014\f\u001eԾj)3{V\u000b|[\u001fRpXso\u0017/E%d?bԜm/(\u0011\n\f\"Qu,[`B)ᤲ\b'~1\u0006]\u000e9\u00120v\u0004?MuE\tyit]죔qk\t:͚QM+\"N2\u001a4\u0000?Z\u00113D\u000e׽dF՞w\u001b\u0000M\u001bg\u0005:\u0007[\u0000G.CZ \u0017@%À6s+J6Ўic\u001e\u001as\u0007E\u0018B\u000e~AMbg\u0017n\u0006\u001er-='@y:$\u00154ȣ~D4|+1A+zD'\u001b+\u0002&;8¢zDPM#\u000f8_Khp\u000b4Ñs\u0002\u0003L/瑁p=4%Od\u001a@ ,c\u0006)\u001eK\u0010!X0e\u0000RaYc҂\t\u00077o\bf%XtCHCqL!\u001ab2I坷\u0000):8뭫\u0007\u000bs\u0012 ^,<\u0019\u0002/\u001b#D]ccU\u0004u;|\u001f\u0018\u001b6v!|Bݰ,Ox\u0019RF\n+-]Sz҂i\u001bt9fX\u0003l\u0003Ԥ\n\u0012P!, ވz+\u001a\u0004-\u001a\u0006\u0000qjQy\u0019*z{#\u0007\b\u0017,w\u0017\u000f.\u00184q\u0001V^LR7\r*vȄ~fWted\u0005XG6\u000eE\u001d\bd\u0001]Θ򽯵}\u000f\u0013)hAc\u000bN\u0002IC$…\u0002Ci)&\u0017\u000b\u0010B@2\u0019ok[ȭBXŭQ4:rhFgTc8I(\u0007\u0018۳3\u0003r%\u00124\u0017\t#_@\nK\u0011\u000eBl2\u0002B\u0001+TYp\t$`\r>\u0005.Ok&V\u0015VH`0Q\u0000=h\t@S!^\\Qm|\b:S\u000b\u0015Q,-A G\u0010\u001fYw{ x\b\\\u0010\u0007B\u0019.̵,5\\S\u000eWn.zF\u000b_\u0006:V\u001a\u0006@C@O]&Ѹ\u0016\u0000\u0005\u0013)P>\u001buD6h&G\u001d?EGTH\u0005r\u0012%r}ɣ\u0002J\u0017\u0018UY:{}gu\u001a*8\u0003\r-NF!u\"NpК/#1_KA\u001cF*axSg:0\u0016\u0000i\bVTS\u0010{>g0\u001f!Te6,+\u0019\u0004\tx ]r\u001ctt3#x\u0002\u0000\"VX>c*:^ӡ\u0019x|~kK{J\rRF\u0004\u001c\u001b>\u0019gh\"2\u001asst%Y)J&\u0017xN\u0005-2%8zH\u0019\rs\u0004Y\u001abd\u0007i\\Q\u0006i F-y\rb/I4\u0007:\u0019o~\r^EˁϸR5EU\u0005=\u0004*\u0003!>IhU\r_.p\u0004k֡+S!\u0016N\\;.E\u0013ں\u0003-OP\u0013|Ƴ;wy\u0019N~<\u0014|\n5Y}5G\u001buK0LWJ\bn`ު\u001a\b?Ĝ\u0000X)Vm2\u0001|&\u0018\u0016\u0011x/\u0004@Cؒm-\u001d\tZ*_\u001ca\u0000\f2\u0007}U-p\t\u000bz*H%2\u0004'\u0015\u0018x4Ђ}\u0017Zl\u0000Z4\u0001\nn\u0002H<#$D0&WH3ctfm\u0004]q\u0019\u0019ΌN;\b\u0000\u0011\u0006Q\nZk\u0012l)AJ\u000b2*b>\u0011\f:&@\u0012l)O\u001f$Y:\u0011jwP;Lh\n@W6\u00016\u001a\u0012az^Y\u0014M,\"$\u0000\u0018~\u001dR/\u001eQ݄Y$j(\u0003\u0001R yx\u0014_]\u0006\u000b DdC}Ϳs\u0003W÷]6ZؕrV\bQԮl=K缨fz[<\u0006$R\u0016H\u000eheqY\u0019..E\u0007\u001d4CQT.O,&疞\u001c^\u000by섪);?PH\u0001dS5\u0007\"\t!rT5Af\u0011c'q\u00020#ÖXUGy9@Hx\u0003!V)rߗ3\"G[뗄ȶJFqm8J=v%ʜ+3\\ͭc)=\u0002a6r\u0014\u001bKmep]1mMXX\u0012=Cmb\u0003ڰ^ݘW/.[c&/x0\u0002v [T\u0014\u001c?\u0001⬐\u001e[@\u001bA\u001b\u0005Cխ*fr\u001f^b\f \u0015\\\u0000c\n L\f'r\u000b@#2o\u0006!>P!:)9](`r\bDk\u0005(.\u0018dh\f\u001aˁ5$&leJ)x)q!\u0001b笩56$k5bf\\ƵV\u0002@P\u00028Ƃt=\u0017\u0003\u0016u%.\u0012Zr\u0016`xҼ-Z\u000bũ滬-}M\u000eI-_'e\u0007QS4*l^\u0017G\u0010<Ɵ[\u0005]u`6xNr!R~_lԂds0\tɗoCh*p\u001a-ҙӷ\u0016wH\u0002\u0003}|nJF\tI#k;%A`G\u0016\u001f2LB<2^l\u001f&6$D\\ih>eK9}Q'\u001fY[X-#P׾R\t&\u0019\u0007\u000f\u0018&ԥ8=$v)>pbg\u0015s9\u0010\u00076T4\tdK02C 9WiqW9[\"\u0014ɖ]i1!EΰBb\u0016c\u001cH\u0018=\u0007\u0017#.LF]h$$kCPm\u0019$˚GI^4\u0002%9\u0014_*ɖ=*C)\u0014\t{LFVCr\u0007\u001e\u0019=\u0011\u001f^\r#Eɪ.J_\u0002\fFE\u0014#wKY#\u0012mH_dd\nW\u000e'$' ,\u0018\\Α%DZ$\\\u000fɻ~)DZ\rɀXq\u0000H.b^\u0004otoj!n9B\u0017 y!cdV1]V^f\u0014\r]~6RFӠ\u001dc\u0016\rrS+\u001a\"dZ.{ʣB\t|{7̲c4\u000bօL<ӄ9\bm@\u0017oZޖlj\u0010Q\u0002f\n%\u001fNE\u0012W[#\u001bykl\u0007Ó?\u0006C\u0013\u000f} -\fM\u0011J\u0010(\bKrze'űu=\u00149x<|P/\u0013\u0014-A8\u0015#{7\t\u0016\u000f頤~4Sb\u001cneBq\u001d \u001b!d%FNZ\b\u0005O%6oS\f/H\u0016M3\u0014>!\u00197d|gMG\u0016G3F \b\u001a@+\u001f\u0011TW\u0011Y\u001bslx\u000ffμ\u000fH}\\\u0002cd\u0006\u0018\tO.\u0010גL\u0016\u001b\u0018*f!k\u0017\u000e\u0016A,1PJg\u0011TTB]X80\u0011ݱ\r\u0004yO\u0014\u0010im=]?\u0018\u001cE:~z_,`\u001bԹu1Tm5\u001a']@ba/W\u000e[y\u001aR\u0018\u0015\u0014h7$?\b\nE0]*=p\u0014{_\u0019E\u0013ZMGݴAI\u0003Ux\u001d\u0004w\u000eНIMLH\u0010TA\u001e>\u0003\u001e\u0007qW,\u0001h1\u0014\u001d\":)>HTi*\u0002\u001c-V4y\u0006R.i\u0005.f\"-Yn\u0018\u0016aTFYd{t|K\u0013;0\u0014Jο[\tmFZcw,$/x\n9;\n\u0001})v|M`DŽ͔gY\u000b.Í>4޹WD+Ch\u0005[9~+B~L5DzT\u001ev\u0019\u0016Mq\u0006h>wq4S\b\u000e\u0015b-\u0012\f\u0001\u0010C\u0005\u001eQ{O\u0004\u0000\n\u0006CwfFDA\u0018]%\nⲏ40GY% r{blA7\u001br\u001d\t*ozr*_ i1/ZR/\u001cag\u0013z*#X2Sz70GxWDA୚\tyImP\u0012V4s'.\u001f\u000b\u00138\u000f\u0006B(˚.\u00018p\u0006\u0004@fZ]'}A\u0016wN쐬۱<\u0017\u0013D\u001b\u0014ĉ'׭\u0013\u0004/\u0006=elRVnwr\u000fm\u000fPȌ|c6&k<ˤO\u0017\rnH;XA\u0003G8wJ\u0010QA\u001fd\u0007j\u000f\u0010y!HͿ5QZ[ZO6-OS`\u0001(TWk* J6\t\n7T2 x&h٠\u0018\u0010|xs_ܿsBUYӳ\u0013XXΦXe(,c?Y6\u0007] h\u0013̏*\nY\nҶD\u0017nA~y>Pi(\u001e\u0016\t/\u00012˦\u0014GHsjC\u001cvZ\u0011\rJ\u0018nV@5\u00017\u0012z\u001c$0e%A;\u001b+Vb2}(\u001dGk`\u001f6m52*\n~]f{t>z\n}%{ytou*\u0007\u001fd`5~a\t\u0006[\u000e{B7cU'\u0013!\u0004r\u000bY\u001eP)[J\u0004D?8{.\u001dObE,\u0016egj>2\u0017,D\bؓ\u0007ߗ\u001eMʌ\u0019`#k77\u0004\u0001\u001e\b.\u001c|\u000eGW:Y<6\r^W\b#7\b2#đ\u0016\"\u000fb\u001cVNV\u0019-Ԁ¼H*\u0003{<\u0005p̪X\u0001تd1)а)bt}Jd\u0015UV/{\f\u0001&w9K[:bd\u001e\u0012\u001fHmRo\bBY\u000e>Ɍ\u0016/b)S\u001c\\.ˑ5%\u0004Ց$Jӡ+\u0002:>j?\u0017\u0003\u0017r)YIaYo\u0017\u0007\u001d\u0000lg]\u000f$L\u0012~mikP\u0015Q4~Nes9\u0015n+P\u001a\u001e?T籉D\"AnL\u001afSZ\u0002C\u0017B\u0005B<\nZ|2e'5CLG\u000ekXK~C-\u001c؛ѹ)$\u001098\u0007/%H0噏#\u00164H=<=Gsg\u0001^Np\u0001\"eIL\u001b\u000f\u00190)Qe\u0002yҐ3GWsH*ڇ5\b\u0004J8\u0011vy\u001a{mx!M\u0017843S\u0012Ш\u0016\u001c}$@Z.S.~\u000f\u0006n\u0002LW̟\u0016o}?of /f\u0001\u0005\u001c/jx\u0006㮠I]\u001f\u00110gB \u0004\\}m^Tr1%¼m\u0017\u001f9H\u0003Vr\u001b\u0012#x$ei\u0013\u0000]z^ҋ/\u0017K\u0017g$hRGMt\t\u001e`\u0003\u0017xE\u0007\rJ39х,\u001f\fټx\u001an\u0001gmfNq7)\u0012\u0018\u001fqnƩLU}{WwAxXn66S\f@he\u001aK eI\\\u0015\u000f-|C6A]E6IR\u0013>\u0019?\u0010\u0004N\u0010\u000eZ\f\u0003\u0012 &\u001f\u001f2cQc\u001fn\u0017:~/\u00009C\u0006>lК)HXcI$|ݿg`q\u0002B\u0017\u001a:O,Ȅ3\rvm\u000e\u0007%DL28X0\u0013NL I|`|}&T\u0006q\u001a\u0001T\u00168qLZS#~\nBJ\u001e?vFwdSЎhn1^A&TFi`\u000bqfM$!LBPnX\u000b\u0012\\p\tuO?*\u0017A(-Bq\u0002\u00150\u0012\u001dz} yd-2\u001a3V@\u0002\u0014fu6.H[YXk[\baTP\u001aq\"?\u00009T{\u0006mO\u000e\u0005pJ'\u0013z\u0005+pˍ@-M\u0005^a\u0019\u001e'C̣\\6nFo\u0011bM\u0002LW,i\u0011v-\u0001ݎ\u001aբ$\fbǫyZ$L(2f5JMJ-Q|\u00044\u0017ߘ,_=|\u0001H d\u001e45ق\r\u0010FQY\u000fPae!XJ56S\u0013\u000eZ8V&<*\u0014R8U<\u0011|\u0012c\u0006|\rp?M;)`ʧ{~vm?}\f\\YqK\u0014B\u001f\b\u0013mIb8OF7t\u0019;=D#sm\u001fH\f\u0014\u001fG!\u001dQ_\u0002\u000b\u0001,5gE*voﾄ\u001fu>\\(ݾP\u000f\u0014\u001a\u0001U8{s\u000e|V4ٺ\u0006P\fR*\bkF{)\u0015TQBX2\u0014\u001eOj\u0000\u001dN9/J\u0012}G\u0013RG5\u000fZy-c[\u001bs\nX\u0002#H\u0006_Amb'\"\r\u0015K@\bJH0p\u00012xɄb&r\u00137|\t\u0007{v\u001dO^\r1\u000b\u0007\u001eoMO\u000eeY\u0019PC$\u0017?Yv\u001eʚ֨?e=\u0001\f\u001c9[\u0014[xa\u0010M\u0005\u0012\u000e\\n\u0015ƽ\u0002ݥ(2(\u0005BW)\u0005w[~ӥ59Fe\u0001zF\u000e\"Ӟ\u0001v\u0015іiUiU\u000bQc\u000bPuA[?ڟm9A6\u0004ETÍJ.\u0006|6\fxp\u0004\u0019Gu5de\u0006;_[\bz\u001e\u0007inLz8A8\u0012\u000bʇe\u00062\u000fDA\u001b-#\u0001M]\u000b\nM3_\u000b1TTAu\u001bƱȔ&\u001e G:NWc\u00020U!Ӧ\u001b\u0004\u0014flm6}\b\t_\u0002~M<\u001e\u0017Խ\u0005\u0014]Rs|\u00006\u000e\u0002\u0010\tjHT\bo\u001bOB޳\u001d\u0015\u0014ZaNj\u000e7I\u0002,!{g\u00025.a\b\u0006#T{J!]*B.e_\u001e\u0010Ei5x\u0015Y$-8@\b\u0000-\u0019^\u0005\nD\u001a\r\u0017 m&t&2\u0001&Fj%\\Uƽ\u000b\u0019\f\"#N\u000fX\n\u0013QI\t\u0003:TkXMOVAU}A?FJT\u0005AH\u0011'[r@\ni,a\tLjT\u0014`\u000e\u0013bL֦\u001d~D\f\u0013\u001a\u0010u0.C/g$CarLϐI(@كt=MfB\u000fQPRM\u0003v' PУ\u0010hƒcf\nU\u001f\u0014\u001d:9L48q\u0001.)\u0003<\u000e*YȖa^E+\n\t_L7\u0010KYjl\u0007\u0000r\u0017%+\u0013%at\n#L%I^D&=C\u000f!2\b\u0003\u0006l\u0014\u0001\u00101Ws\ni{\"\\U{:j@\u00115j&ޘ.dAZ;\u0019a\u0012Zk ׏|vQ?h\u00038\u0004\u00183\u0016԰\u000bۦC]%d!\u0005\u0013\"\u001c`y^RL\u0006B\tu4SӖ\u001aσ3$4K)\u001c\u001dE~ \rܼ;`o_؃\bv؀\u001bOPXR:\u001e\u0011\u0004xŀ$eMf\u000e\u0000\"}O}N\u0011.V\u0004\u0012\u001a\u0006\u000biw\u0000.:b\u0018\u00188\u001b3(#\u0004Q&}i\\7\u001c+mW\u0017hx,D\u0000qA\u0002M'h\u001fذ\u0001ũ_\u000f\u0010ԇAcCJc~FNƙ\u001fc\u0019T\"*:3Z.s屰ǡ?p*tgfk+\u0017\u001epCg\bepIcOÞn\f^\u000eN))\u0015]~ozS\u0004\u000b_vUyU^1kĭphĂ\u0001A@޴&LUg3|s\u00124Kn\u0013\u0001-B\u001esN.C\u001fDZSBaa36[6\u0011\\]Ə\u0001aq\u0018R\r{wkd2;\u000fe \u0017`B8\u0000^\u0003m\u0004ȁOQyNȋ'ȗű\n@e}&\u001d2pg4(PӃtodY-*\u0006S9x[\u0011\u001f\u0005L\u001fx\u001f\u0002F\u0014D\u0017L_q\u0001\txl6\u0005k\u0011t{\tle16\b\u0012\\djgp\u0001 C>d?ى#\u0011Xzw\u001f'\u0000ld.Ku\\vrI9~\u0000*#@Q_DdIz-Z#\u0019`\u001f\u000e\tis\u0000\t\t/\r\u0018L7lg;L,$\t9_SBO\u000b\u001bX׀\u00063srK5\u0012kʼeFC֜X\u001a\u0012\nY)G\nb䨟d-fHLGCͭX{Ռ\u0015Et!uR\u001eQEy1̨[!x7I{Va|\u0010ݶD\u0001E`,_\u0013\u001bˌP&!\u000fq^%\u001bÁ\\A\u0007@1A\u001am\u000fEFl\u001b\nt+6jD\u0018bEv~S\u001cH\u0007#\u0019eP$\ba\r#\nNrYr\u000bwz؈zH-\u000bVo,ΐ|,l`7SiOs\tff]({h\rG]T/~'[Cd\u0003'\u00065T\u0006\u0016\u0000u$/\u001dt\u0005J\u000el94#\rma\b\u0017\bD:Xl0^\u0013:]\u00177IS\u001cP;I\"\u0014\u001e\bI\u0017h1p,\u001f5a|\u001442[e?\u0003Ļ\u000e/jKD\bj[ze\u0018\u001ebF҅*\r\u0002\u0011}\tgp\u0007\u0016NPJkQL~=ope\u000bZC\u0016$\\\u0013;\u001cC\r9\u001a=C\u00105#7:2gHf莇b$9\u0014cI>\u000e\u001b=Lo\u001e\u000e\n~c}C%fI\u0005\u001a\u0012XŪ\u00032\u0015X{\n+&P.1w\u0012\u0005쥅NI&\u0006H4t\u0015\u001b9\u0006$r݉ٔfQf Q\u0011{()m\u001e(}\u0017ӯ\u001fu\u000f6VNa\u0003v\u0016\\\u0007% c\b/ݑLT\"\u0007\u0016\u000b&MxXS\"\u0019&-\u000fs\u001c\u0016\u0000!!ٞ_XX80\u0016 \bIt{$\re i#*M`C+47v\u0016Ut(ûy˻x4y{V #N0[I\u0002\u0019Lo3/'yRԟY5\t\u0013˒\u000b7&k\\ީ4R\rb\u001cT\r@ttL?\u0006=ɴ(3ϡRL\u0019^eY\u0006\u0004\u0016\u0017u0\u0018)ິdΦ\\*l\u0017쎑\u001e\u001b|\rBcYhKg孛\u0014\t\"c\u00011\u0001h)$Rf$\u0012Q\u0003LoyvN@҃D\r\u000bK*q=H%\u0005NI5i|\u001b\u0001c)Ժ|2.\\C\u0000$w\u0016\"9#Dt\f ͇aC6f%V\u001c7eFt\bN%w투G:#\t\u0018Ӯ\u0019\u0019\u0014{-_g=\u0017tn4iv\u0019 \r[\u0019\u000f6TLM\u0011a@\u0018ZM\u0017 &\u0014IQ\u0016U\u0010fQ LF\u0015=x\b)_#JoDŽJ\u0013\u0016\u0017+\u001dI\u000bD?\u001fO\u0012\u0011_zo\f9\u0000w؝N0%}\b\"\u0019yNf\u000bh04%x)\u001a\u000b@`^\u0016qR\u0019άG}0x_4\u001d`%V-*IQ[\u000e\u0014QДVT:/*kѕ\u0002s!2z+\u0005@ј\u00177Pahέ\n]iL3\t\u0002\u0006\u0003\u0014-\u00048\u0013}\u0018Bo=\u0011.\u0002u iIX&\u0010H\u0014>,sgȺ%I9s&kDO-4fLcY\"\u0015t\u000e\u0006XIX\u001fh\u0007q\b;\u0006[N\\\u0012Nzq[0X\u001dUP0\u0014|~\\4U[Sz;?:w\u0005S\u001c\b\u0018+{bX\u001f\u0012lu\u0005nYܖA\u0017>a\"bf\t\u0004oQeem̘H7T\u0015\u0003\u0007%x%7C\u0007(X\u00170\u0001=\u0018;=bAGeXnK\u0019e'Qm8Jw\u000b?EB^\u0010\u0007+\u001fw\u000b\u001f|8\u0019$H|v奅H8\bAEx<\u000b}?Up}G_[E\u001e\ft$0Mjgl\u0013\u0010id\u0015P\u000583ua_\b0'1S3U\u001a\u001bb0wd\u0017A:c\u001a90ZV|H9C]\fg T#\u0001`TH\f}\u0017`1\b\u000e\fZU\u0002/1\u00022B SUC)B\u0000Fi\ru1\u0001Ïtju\u0004j\u000e:y.$1Kڧ\u0017Op\t\tH\u001c]\u001bϚ8p\u001f4O>Hf\u001c9\u0017i\u0000\u0013Q;9\u0015iu\u0000\t?\u0006\ng\u00199\u0019R5\u0004k\u0014o*Ȝ4[$(\u0005\u0014iCύO\u0001mB3S*Cn{qvy䓠\tF-\u0000҄pDJ38\u0011Fs!2#7\u001f\f\u0012* \u0006\u0003=zu\u0006\u0004+[V$xȗ.rF\"OҊ\u0019ȱ\u001aR\tL\u00141\u0001*C4EP\u0007{ԵFԾH\\XOkh\"֬RӎJ\u0018Δ\u000e\u001e伵\u0015 o5S|\u0012L4~`E\b\u000f\b\u0005]\u0001\u0017y \u001d;\u000eL\b\u0005ڊPyݪt;DŽʉC8B`\u0000\u0003JP5L,i${\fM(ɻ\u0007v\nj'IS\u0000Kj9i\u001d#\u0011)rf\u001e\u00163L,sWcM#i.\rkҹ3\u000f =~l\u001b\fQM4\u0016H>yɑ \b\"p̔k\n\b\n]\u0003\u0005Y\u001f!;8\"c\u001a\u0010b\u000e͜*\u00020M/7zjķ\u001dV`#\n\u0013Ѥ?;\u0004<\"P\\\u0017\u0018\fBv\u0015@\u0004_\\Pyx}c\"C\u0011kŜ\u0012ld\"{3\u001a\u0004B1)fz0\\B\u0005͍\u001e+\\\u0015$-N\r@DBT=\u0010J<)\u0004\u0005VEUS\u0005#e&\r\u001d4*\u0011-p9H?ۧ@\u0013e\u00008CYf&ҟtv\n}ИX\f\u0010-\\e'ӍC~9p47\u00154c\n/Y8\u000b.BWيr\u001aI\u000e<2d\u0015j]}3h4D+Ee$01\u0014#\u0012\u000ba!\u0012\u001f\u0004R5NZTa\u0007 2\te\u0001~8\ne]\f\u0015q\"Xb0\u0004QĈ7jtLʆ<5c.X12[\r\b1JRșݐh sIU#w\u001bQt&992ܳ\u0012\u0011:\u001a\u0003K۸+0y\u0011ׯar=?D̀\u000bm\u00021(_ԓc~&/Z9<{Mf\u000f\u000f]x\n-*J\u0007T,ұm=7\n\u000bKP\b\u000eC+\u0006or]\u001b\u0017s(+\u000b\u0004\rNWH&~\u000fet+לx\tHn\u0003@xs\fx\u001600.v\fZ)8vT'\\\u001c\u000f(U\u0003@AK%\u0001U\n\u00015gIs?y@\u001b\u0016AN\u001f0J=\tGϴ3ȃ\u0003oJ\u0015@hЉ3\u0011\"Osͣѣw$4:7\u0016+$b%(r4! \u0016EMV\"\\\u0000\u0011S:A%\u000f?H\u0004G\u0005{8awȉ\b\u0007k\u000e߄\u001ej~7@\u0019`iv4&\u000b\u0011\u001eVAyf jϫU\u001fY:eZƞo!\r,|ñ\u0010w,p\\[:`n{.k$\"#su'L3oخI7\u001c\t\u001aLa\btꂽ1傑A\u000e㹛\rLjN`K\u00144jb\u0018kȱz\u0005\u0006Z\u0001\u0017ZiL#3L\u0019\u0000G([#S\u001fBXHO\u0019)hC\u0012ϕ3|-Y\u001cS*WA\u0005BMt+V J\u0004d+av\fQ~rTYc\u001e`ΒַJU\u001bS2\tYqcfd/?\u001cԄ)\u0001s`\u0010\u0010\u0006s1\u0015o\u000e#AQ%52\u000b)\r\u0019;t\u000f\u0001n4Oj;9Z)\tAPP#@\u0002\u0010xn.tU߈Gx!\u00150]36A\b]3\\5+\u0011\"H\u0019)q\u0003҆\u001e1z\u0015\u0018^#XC\u0003qڏ\u0000)cC\\\u000b5\u000f\tD7x\u0012\\סB%6^n+3GrZ/\u0005O2dH]>\"HR\rAUY^A\u001821yH&w@\u0001\u0017EU\u001a\u001f\u0006-['D5-SiL\u0004;}\u000b^\u0012A\u0002%\u0013hl\u001e4\u001aΊ\u0003ִ\u0012@Oz܈bAM\u001brH\u0010ݳ\u000f;ҀFc\u0018F\u0013$]\u0005`8wY1$S\u0014\u0011Nl\u0003\u0003Pɫ\u000en¯\u0005Uw!{\t_!%\u001a6$չġo\u0001?NΩQ+ \u0014\bH\\K\u0000b|\u0002?\u0014CiDIR\u000e\u0013x<\fa^ѳ~\u0013.F@\u001ec\u0003>YP( zg@[|\u000eXA8M\u0000\u000b4\"]2bS^\u0014S\u001cw>\u000eDxQD\"T\u0017H0?G9+\fUWAN\u0018YZ\u0019zvIELcL}B*FE Ci.˨|ᙒ*m\"|o\tc\u0019պW%\u0012\u0017~\u0005ZI\u0010\u0010hR9Pa\u0004@T2\u0005&Ba>!\u0016]|E\u0006.E@!pAk@&a\r\u0011$p;3zd\\\u0019:(\u0015$(\u000e6a\u0003Aaq!o\\ @\\aIlA5d)_\u000b\u0014̺\u0012ԨmAH*\u000bԼw/=D\u001ezE摨@)\"7߹\u001c\u00001ng-8(,~?\u0018_\u0007\rHEc\u001a@\u0015<=\u001b;Yt#c]\u0016n\bwhudv%\u000f^K\u0005\u0018|\u0011Gߝ\u001a>\u0015zG\u0003\tS+uV\u0003[yt(zU\u0001jFDMɾGC\u0015T'^A_q{,MGEJ`z\u0018$Ǟ\u0007Qi\u0011.$CoݘmTl@<}$;d\rwJ\u000fB\rl4)ndݑ*\u001eHR\u001c\u0018ѷm\u0017+/wkv\u001aXZӧ)pC\u0001\u0000 x4\tJ8Ϟ3܉\u00132\u0015y񴴸.\u0012ua&t\f^*n}t⸺e\u0018L03rd`9cd\u0014J\f\u0015fj%1\thi\u0011{h\u0018MTa\u001bO̦Svo0\u0016E\u0007\u0002K\u0019ה\u000b\u0014\u001dpzX<#\u0007\u0018[g&yU/\u001e\u001a\u0011Of\"\u0007\u0001\u0015z\u0018@K3|*.[@6\"ط=\u0019wx\u0010\bU\u0017@\u001f\u0003qN\t<#Fc\"\b-\\ԲF\u0006p4\bm(L-lQ;E\u001fTf_ܻ\u0017!Q\u000e\u0012#CjtY\u000b\u0010¸dd8$5AxZX)&Ds\u001eX\\3\u000f$\u000bzӏH\rك\u0007$\u0004͔X`MD,\u001f;ڒD\u0018q+hI嵬n0Lb\u0006E\u000esi.uV>NJ\u000eoNzG\u0015@X\u0002y;\u001a-N\u0010\u0013g3\u0005\u0004>!2j \u001eXm\u0002\u0005\nɏ'\u000b\u001d< /'^<\u0019\u000e#\u00179p\u0018F+\u0004\u0000\niΤ¯\u001da5\u001fng /D.t77\by\t˰A/\u001f\u0010\u0019-Ʋ2\u0003up~\u001f?`Q[/\u0019\u0004W\u00158cR4 \u0004V:rꪵ4ΤytDFnfg\u0018wf+oD#m*\u0000\u0014frr\u0005\bgovT?qG1s\u001bg|+->5[aN7\u0010ko#L0\t\u0012Th\u001d=b\u0015Koh\t+ݔ5\u0018\fL\bYV!tXL@df|'Xc7*\u00104{djG$\u001c\u0012\u001fG1vE΢N7Sr\u0003H\f:ǂ74\u000b\"80-&\u000ed#W\u0010[!k\u0007Ր\u0006\u000b\u0003fZ\u0013J\u000b\u0016u[qǵIas\u0013\u0017^ȕ\u0000;./S\u0019-VcA!nl?=|\u0006+$\u000e\u0018c^kx5w_҆\u0018\u000eCuSr˙\u001e\u000eYhA^Џ)-ıou,Y([F!\u001bk\u00162\u0015'\u001c\u0016ij/*'%H\u0015\u0017Z+\u0011FU\fܒ\"+e\u001d\u001b\b\u0011;S\u001b\u001eo2M\u0016cA\u0013f\u0002ĺj|p\u0006D׵Ӽ\u0018 'vN\u0017i{4ZX:16;U\u00062\b7:\u0011\fBn<\u000e\u0014\u0013\u000b̳:\t\u001eTF\u0000zkLv 8\u0002X~5\u0006o5f)8\u0016W\f]8܇#.\u000e\u001b\u0012O'bd\n82ߐ)ב=p+1\u001ddĔu4M\u000f\u001bOHpbQ3\u001a^ud'126Z~)8uG@l3?[\fppHX;vdk\u001a\u0006YBn1Ꟊދ\u0017%\u0017Щ\u0015J\n]{ (t֘aPeY\tYz\u0013Kt\u0013R\f:\u0003aW氹\u0006>\bҞ0\u0007\u0016C\u001bLRh%2\b\\B%qO\u0019Ŏ$\u0017\u000187^8g:rIEc\u0001+hZ\u0000:\u0017Tq)WZPM8dÀaI܆WĆf\u0011&8@R2p\u0012\u0015\u0017R@E\u001b\u001e>_ӠZ̊\u000fW Șz[9\b[L\u0004\t׀enm\u0006\u000bA}Xu҃m}\fϽ|j)\u001c\bAm%\u0010a\u0003\u001a\u001d3bYfO\u0015\u0006r\u001a\u0013\u0004UH\u0003\u0012Ep\r\u0012\u000ev:y\\LL3(\u0007k$/\u0018{nU\u0015\u00164\u0013ݞG61n#P\u0005Љ8zraK:fXՌY#)\u001f;\u00006rM!>B/\u0018\u001d&\u0015ُCJϚm<\u001f\u001atJ\u0012by\u0001av\u0012Ό_\u0010\u0005\u0013\u0018z\u001e\b3n<8\rӄC4\nB\u000eWee\u001c)Wlx$Ά8\n}\u000eVavE:0MvC~d&[Np'\u0017(i̳`2\u001c\u0002k섣ԛ{7Bge\n+\u001fӨ˭v\u0001cg(CR4\u0010Ox\u0004LJ|[*'0D\u001dai\u001aaA\u000eOX\u001e*\u0016\u001b%ga\u0005s\u001aA;Y\u0003])\u0013ךSڍMxiBfN\nM`O/BQ9|ԙ7\u0016c\u0000k\rdT]ޱ\r\u001a.\u00031$ʪHvoOCnH̭\u000e.^\u000b*p)\u0002ݥ!@ӱ\"\u0012\\CG^\f$\u0015\u001ddIP%_\u0010\u0013̰'zl1 :{\u001f@ffQr\u0018ݨQ\u0013\u0019\u0007\u0012E`SU\rl*\t+IH-T\u0017\u0015,%t\u0018GɊ\u0012;n&\u0012@\u0001quBGKzS%Th`8R\u0001fUM\u0002z\u001d\u000bw\u0002\u000e\u001c܌{+,\u001b4z\u001f\u001cx{\u001dtG߸.}\n\u0015RK\u0013Y?rk\tLhp\u000bF\u0017\\Wwok:\u0019+!Oz\u0010\rS.+ȹ1޶\u0000*Y\\jK;7_`S:f\\nlh\u0003k>\">N&ڥZfn\u001ed\u001aUC\u0018|7\r\u0013\u001b`1j\u00132\u0010-x\u0010=Z\u0011Ϊ\u0001B̽ɍm*9`H\u0014\u0007#\u000bOH1򠁜紐(\u0002C\u0011Xsb\nClQ\u001b\u0002u\u0016Y:tB\u001aJ\u0014O`_ҥ7Р:~\u0002]f?aG\"\u001e6Z[*::o!@\u0014\u000e\r8;4l\f2J\u0004\u0017`E,\u001aDÀ\u001e9\u000e@Ox,X,\u001aG\u0003U\"\fu2gI_RUj\ttENoq-xU\u0002ޡ\u001f\r]\r\u0018[ymݻ\u001eQr'\u0018!\r)\u000eֶg\u0006ŊZ~w\u0006j4*^!\u0010omS\n\u001eY\f@?Ln\u0018ټ\u0006G`bʭX凡Q\u001b쭔\u0018tD/\u001e\u0000\u000bTLGpjK5\\\u0012\u0014C\u001cr\bsae}cN02x}\r䦓_-\u0019B\u0002ѻ(gŞ8\u0014^j\u001c\u0000\u0012c@\u0003\\\u001b* S|ܠ1Ecݢz\u0003:H+\u0016#=}\u001fTC\u0006\u0001yGt5ж\u001b-\u0016r\u000ey}5\u0007\\#\u000b\u00079GNO\u0007;:\u001d3|\fpa\u00133VA\n^p:\u0007DkQ$\u0001\u001aZ80M\u0019^\bo\u0011%E/F8W\u00021\u0002d\u0003:;+DX\u000f\u0000``\u0014͞E\u000f\"!%NHzy\u001a\"\u0000\u0000\u0000\u0000\u0001\u0000\u0000@\b(\n\nwn{{y}\u001fo{:>Q'!s\u000e\u000e=޸\u0018sww3֘9{\u0012w~8\u001b9{o޹s;{\u00171}CCo7?C5\u0017\u001a{8bg9y`7007C|o\b^{co8Q{$d9\fnL}m\u001b\f=\u001e\u001a\u0019\u001bCͼ\u00015L7\u0017I\u001fUHd\\yap\u00015\u0001\u00119^\f+XWרaqj%,Sjk9\f3$WmD\u0005dlǮ\u00115]*\u0006Fz[S2A4\u0007\rWrDkfˢgZkPa'\u0007\rZid8:l\u0000\u0003\u00064\u001c~|s\u0003Β5\u0000!Ǘ|s\u0007\u0002M1\u000bBa;c1\u0018\u001ey\u000e1?Zs'\u001b-[\u001aP\u0000\r\u0018.Mrkg\\L\\lZ\u0017iF\u0006Ȑ4KͫF\u0000\u0018\u001fįRu\u0014E`\u0019K\u0006(A\u0016bR\u0013\r\u0014\u001dUf\u0007[˰^J\"LҚ\u0004R\u001d/3׸V\u0012yn\u00112@,\u0011\u000ebIX\u0010$\u0006pjx9q\fs\u001c[\u0006Hk#Flfp\r\u0006ר\u001a֫v;I,~-/\u0000ұUHsUXl\u001c\u001e^\u0006@\u0010kl/֖^l<䖯bk{j}95\u0018\\\u001dĽc症!P;g58{l{\u0019}YmyY\u001d9~^{\bn\u001bn\u0010c5.8s\fsA\u0005{\u0018~z\u000ez!c9\u001a?\u000f\u001crb\u000f<_\u001c\u001ff5{s0\u001fgqbZ9\f~o\u000bw9\u000f='|h!??ܷ^{}Ϸvhg{yon\u000f3<\u000f9\u0016wYn1x\u001fϷs?\u000f?\u00071x{\u000e91w3\u0018\u001e9;ƞymߟ\u001awi\u001c8s\u0006\rgu\u000eY\u001d{??CY?φ >,\u001flk`\u0018utcQxHXJWnb\u001c]-^\u001en9\u000e*,!`\u0004dLPUb#\u0001\u000f\u0012\u0013\u0015BJG(Y4'\u00181ѡ\u001fJZ\tک㉆M6\u000bDL,\u0012萈Y\u0014*B&j\bk\u0006\u0004\u0014#\u00118\u001a\u0011\u00074T@,\u001a\b\u00154\u0010`5BLf\u0007 8\b\u0000@h \u0011 `\u0002\f\u0003\bu}C+84FpzC\u001c\u0006BV\nD\"-\u001d\u0010X\u000f\u001e#\"h\u0007T\u001erG\u0000vdZJ\u000e\u0002U\u001dLt\u0019\u000eD\u0007\u0011g\u0005:\u001da\u00164\u0012I&\u001el00.(UM\"p`,\n#i\u0007>\b{`p+pJ\u0018\u0007\u00058.(p\u001b;݁!kg;pٺ\r(:;JB8W1u \u000b%ԫ+P\u000eM\f4X)\u0018a\u0012$VF!\u0010d%T2\"\u00174ha\u00064kjedhG\u0003&\n0QCDô%\u0017\u001ev]72l\u0014w:#\u0018FLj)f\n ]邙!\u001dC\u001d]A,bqI:X[\u0006\u000e]\u001d\u0018]ס[\\\u0012\u0017@T\u0011\"\u00182Eu\r\u0002w]\u0014\u001b\f̘Duc\u0012\u0001\f;x\u0018]wX8\u000e\u0001\u0003\u0006B#D*)Õ@$! q\u0007i\u0015\bh\u0010\"\u0004+]&7j\u0004B(\u0014c]< |.\u0012#,\u0011+\u0001c\u0012ijBddW\u0004Yc1vjjj0#\u0015 \u0014nxtP+WY:Rrh7\\ǔ\u001b4)\u00002\u00113uY0.aZ#_W\u0014\u0019\u0001jLW]y`k\u0011\u001dL!ig*s3ϖ\u0006\u0013\u0013nre\u0000c!\u0013\u0000kj4e\u0013\u0018\u0012j%\b蘚2z0\u0004aL]*`\r\u0000gmVYTo\u001ckXZǪn4Qt\f`4hk]KKF\u0013j_$Y31\u0016k\"mD\fTՓ\u00055QmhIhc2\u001a)\u0003Ucr]Iվ,)[-TIOXC\u0011\u0000\u0012\"\u000fVuԸNj:^}6\u001c#I,\rfq\u0012D@\u001a\\G$ZH5FVWaX\u0015@hiRc\u0000_M\u0014;\u001f=M?E\u0004Z'V+ejY\u0018{8Z\"k9:u$kԬں`$\b\u000005\u0000\u0004\bhJ\u0013\u0003\u0000fG\\\u0016YJ\u0000sUo,c\u0000ZS0\u0002HԚI\u00130#4QڨJ\u0002+Y\"Xc\u0000 {fyk4oev\u000bǹ hi纞\u0017I\u0012CD\u0002st1M-*k:11\u0012\n<9,8\n#A\u00165j\u0000rd4iS\u0012f/XVY$.k'֫L7\u0012\u001bayܸU˰vX(mXZ.18ywC\u001d7Ca>n=οg/\u000frÎ/~|}xu\u0018r̵ߞ5~~*aqyu:㟳{cι؃fއ_\u001ebqa<\u001c~y;7c3\u0019c\u0010ës9ksgs!\u000f9s޻7wq7Pߍ\u001a\u001fr7ߝ9ss\u001b\u0006ocq8Ĺ\u001eލ?Zf59=\u0018{y{c:c{78\u0018\u001bYl\u001b\u0016s\u0011\u001aqzop_Co^_|3b\u001dn\u001cn:ޭ1\u001co\u001dv}s\u0018bz\"27{\u000f4]loq\u001c:.\u0005A3[eH#:Sifz\u001c\u0015[BEf=(\b\b%U;M7(@t\u001a`\n\u00174Gs\u0013T;M=͆@t5\u0002z$0PH0\u001a\u001ef/TaNU¹9Z꾨uQڑ\u0014\u000b\nǭ\u00075\u0003\u000bVC\fMv\u0002q\u0002OVHU@eq\n_,F}lX)Y\u0010|q'\u00042X,\u0003z\\A\u00139\u001cWsS\u001dڕC\u0007Kq\u0004QBYL\fF*\u0014BM\u0006\u0010\"-\u0013\u0011B_\u0019&%\u0019K!]Hխ64H\u0010\u0015RY'MDXJyOa\u0010U6#UR\u0005T\u0005y\u001cFx]s)\u0005\u000e7!\t)\u0003e1\u000bN\u0015I\u0016L\u001ds\u0013\u0014&F\u0006,`>oŅsIJ\u0002C2nz^\u001eYb0j\u00128b\\S\u001eQ@*\u0004\u001f_\u0005\f\u0004٣$cp\r\u0002Ɩi\u0018\f\u0003\u0002 1X\u0002hS\u0005R\u0004$\u0017M[8F\u0000?n\u0006ɖ٬ q\u0006\r5oq\u001d\u00055.\u0015\u0001Y\u0005\tC#\u0005@L\u0010Af11\u001cF\u0019S\u001e\u0015\u000f\u0003\u000e> N\u0007Ov@\u0010| \n\")T\u00054Ѐ0\u000b\u000bb\u0015V>M\u001eq_W\u0019RT\u0017\u0019'$\u0004g\tajh\u0001\u0003-1\u00189\\*H\u0011\u0016\fV\u0001\tE4-:0Y+Ahmbkg͆\u001dKbŖk1\n M4Œ\t_\"Q\u0002ΆK7z\u0000\u001a\u000eJ)\u0016y`\u0012xbk\u0004iY\u00004\u0017HsZmv+E\u0005^KEO\u0010\u0015\\\u0011D\u0005\u000bD\u0005\u0002b *\u0000D\u0005u4a *\\k뺰Q@\u0015\u001dcd\rT\u0002U\u0014mTpLPE\u0002\u001aL#R\u0018$k\t#_[\u0011]˵u63Z,u\u0005 /:\u0014b]k.\nRT\u0019i.5\fԅ&\f|F\tOT]]`jt\u0006ZԱ\u0005\u0017:\u001b\\i[\u0007(S\re_d\u0018jdl`\u001f\u001eLQ\u0014\u0014ES\u0014}&:i/\u00144W5%U=aNX26a4[h9S`\u000bl\r9$Ք\f@`lPe;\u0003SvhTYZ\u0019\ff);@Zic6㎅a\u0005X\u001eG\t@\b\u001a;X)J\u0001$HIPwa\u001c8<=NU\u001a\b\u0000%;\u000f4s\u001bqVx-BƢ\u0005\u001a4@@R\u0007\u001ao*\u001bd\u0006\u0011mPgނA^\"M:1X\u001a:Qo\u0005V&HN\u0006@c42\u0014-2\t\f;Y(b\u001duL\u0013f[@\u0004s8\u001aF\u0012\u0010M0\u0019z6H@^u\u0019\u001ab\u001a;ӕՒPkwZ5BPш$2\u0018unciD0\u001e\b*I5aak\"í\u001b\f\u000fYaeN'urr\u0001Љ\u0016\u0010}\u000b4\nI%)\u0010P8\u0005)PjPzsM\u001a+Jkᕰ\u0010ӟ\u0004\n\tFpJ &\nH&AcsuR|rf\u0000!J5(pz*C\u0007\u0007#\u001c`1ˁҥqАQP!,“\u0005\tғ\u0001A\t$$\\N\bqj֘IĐL\u0003\u00157=V΄6D\u000b\u0016))\u0014d9\u0015HG|( 5\u0003fq\u001e#\u0014\u0019\u001cN7\u0014:uaenJg\u0018eyel\" w\u0001#\u0012Є@\u0011f5@+(@L\u0014bQ\t\\\u001aB&H'f:h\u001cJF\u0011#~I\u001b\u000f&\u00146\u001e(ht6\u000bICmUҜfd&E\u00044jB9ʌ[2\rǿdJ\")\u0018PEv\u0001A\u0007\u00161pQ34v׵\u0012\u0017\b-\u0012\u001bБʪ\u0005Iɏ$gKi2jĩS-y¡;vQH\u0000c\u00031:\u001e}ڠu\u000f01EVՌrg\u0003\u0016\u0006\u0016F\b_$`\u0005\t!W(\u0011xHD\"\u0003s5\trN\u0011L\fP\u0001\u0003\u0001=Σ2\u0002l):\u0018J<\u0010}2\u00128B\u0007+O8;a;\u0015X>'߃}T;|\u0007\u0016\r\f.\u001e) \b%\u001a5\u0003I8\u0001HAG!\u0017\u0004\u00018O:\u000f\u001a\u001ez\u0018\u001fi*t01\u00072`\u001e\u0003G:~(\u001aG\u0002\\\u001d\t\ṉ\u001a͖c!Of x%ؽx\u0014Eݫ\u0005[-n\u000f\u000fTRx\u001e7\tt\u001eY-\u001djkC\u0001\u0019I&!dE\u0016[EJi A\u001eF,\u001e0L\u001f0̶PD\u0002\u0006-`\u001aU\u001a(Q(F6GD6l /l /mh\rZ'\f+zs\"k$o)ީ\u0019H*\u001cx֝c <έ?@RSE#I<0̓+\u001e\u0016&4$\u0007Wv$'wVL\u0018FeX\u0011\u0007ɝ\u0006VY\u000b'ppjTFpjTY)(\u0006aFyx\u001c=.SN\u0006.&A\u0018Q\u001e#\u0003/\u0016#\b@Sh\u001eoƺDt \u0011׭\u0004Qt4\u0007H7pUTr7c\u000b\u0015y\u001c\u0005ͽ1AU68 px\u0014x\b\fB7Zn6,\u0010]/-h\u000eƞ\u0012-\u001b\u0019}F70;'\u0014?KEqgbAn19:Ӌ\u0005J\u000b(Hw@@:,qtUȰ\u0013p0\nyy8\u0001Zt\u0003f1\"\u0012ȩD`#(0,\u0014\u0017q\u001fK:(.(jP]ǥR\fF곭\u000e\u0010ÈY\u0011\u0007\f\u0007\u0006>U&YeD*\u0005*P\u0015ʶ]m\u00019\u0002\n8zN\u0012mD\u001b}w\u000fN\u0015-9U@R\nTџ*Cl[ya|G\u0001J\u0012\u000fx\u0006\u001bʣCY9\u0012\u0004<\u001389(DE,d0\f(D9|*Y@T\u001eW('\u0006O\b\u0003RR\u0011ZX$\u000eoqKD֜2\u0014|\n\u0001áŀ)\u001efBѐG_mt\u00031Y\u0010\u0010\u001bj\u000eJ\u0014\u001a$@t,a*AP8T)-\u0010\fҬRͣ\u000fsb*=*D`\u000e$j\u001a~0J\u0006\u0017F^9nsxH\u0012\u0018I\f~B78D.\u0002/\u0011\u0002p 14\b\u00184b\u0010dF\u0014f \u0011j2\u0017\u0002\u001aQF&iG\u0011U\r*աV\u0019V\u0019,\u0016Q\u0006Um(\b=1S\u001f31SOԆr:N)\u0002\u0003ژ\u000e`V(*^W(^Wd@\u00148H\u001aIM\u001bm(T)UJ\f+z\\5WLX5>tisTѝ*>\r\u0003G=/\u000foO\u0015\u0019H*@R\u0011t}`\u0001îmaB\u0007W\u001e!\u0003IE{h\f\u0007W<\u0005YНMHihFU`[1L%o\u0016\u001dҪq\f\"z\\0*nCyt\u0002T,&\"rbJY)\u000f\u0014NqP>8N–\u001c*k'K]2G=/*eM=\u0003TZiCyF^-\u00116/SY)z^\u001e\u001ew \u0017[fM,gyzDN+y\tֆY\u000f#8\u0003f\u0014\f$\u0013\u0004C\t\u0011a\u0017hКс\u001b5y]H#r\u0016\u0011\u0010\u0015qȹ\u0006Cʶ\u0013<2\npD^!9>lB&TE{jT\fdtfa\u0013R\fH\u0018R\u0016QU\u0006s:\b|*\u0010\u0018\u00128m\u00044\r\u0017\u0007>\u0013k$\u0010R2妐;Ȑd\u00177V'\u001d&e<{bDy\u0018\u00188n,\u0014\f;:mBSQ\u001e\u0018!eKF'\u0016\u0007F\u000eSQ\u001eg\be(A\u0011u1\t8ӋR \u0012D\u0019!()^Wt|#i(\u000f\u0003\u001a8\u00042.Je\u0016l^\u0016h/\u0004\u0011?\u0014aL\u0002A蔓z\u0002\u0004v\u00032 \u0017q(\u0006ff!H\tC\u001bjn0RUc{I%l\u0014$RP\u0011\nūt)j_.\u0007+J\u00050\rq\b`'\u0004\u001b~ -\u001c,\u000ehM\b\"4\u0000\u0003iPq\u0018H[j\u0012\u000fEBI>lW#B#(\u001eVo4Yd;,s)\u0010\u0003\u0012\u0006҉$\f(\u000elA:S\fҩB׉3ʣK9Z8\u0011\u0016\u000e|pI\u0016\u00131sS\u0010 X\u0016B0\u0003n\u0019.\u0016\u0007:@)\u0010#\u00046an֌\u0012Jt)\u000fE:QD@b\u0013SS\n\u0005`\u0004\u001fjc\nBl!\u0019\u000b\"L\u001102\u000ec\u0013Ml+?P'CTtL\u0014mD`b.bxL$E%p\b@\u000627UsBy|\u001dh\r\u00136<2iv\u001e:\u00060F}vV1w\u001eW[3\btht|\u001f\\9\"Mx]gc\u001e\u0007jN5HVb%zтJx]R\u0014y\u001e\u00171\u0015|Hf=%Qà,rJ,\u001b;\u0019o\u001eg(^5\u000f\u000f,H]7\u0010q,\u000e\u001eHi\u0006́\u001e\u001emYXgaJf\u001e:\u0014\u0018\u000eW@v\n\u0016&\u0010[& \u0004\u0018\u0003\u0005;\u0014t\f\"\u0004Q\u0016\u000bI\u001e'\u0014r(\u0001֛5J\u001d\t7 C\u0004\u000fs\u0014݅B&IXhӈM9ef\u0006\u0000\u0000\u0000\u0000 \u0001#\u0012\u0000\u0000\u0018\u0018\u0016DŽb\\\u0012\u0006\u000f\u0014\u0000\u0003b.@64,\u0013\u0007P \f0\u001008\b!Đ25DM\u0000UT\f\u0004…,m],ǐ&\b *.\r\r_E]CF.U.[t\u00023\u0003#բ6e\u0002*\u0004d\u00016h\u0014C\\6\u0011X\u001dو\u001dǔ{\u0010V^`dcP`\u0011\u001d\r\u001dp~\u0002?{}$\u0018²\"FK\u000e_ۑ]\u0012Bt2Q\u0000ߌAt`\u001c\u000b)x\fi\u0018\u0014\fɫ&J\u000ep\u0007\u0004\u001cϤ\u0010fc2헁\"g(Y]\u001bɉCS\"rn\rO\t4sW$n\r\u001cD=\u0015Z\bo\u0015(u\t~`d)f\u0015zPAr9``k\u000f|A\\VKvM\u001bIwtDPe\u001f3:/pz\u0011\u000f{(Vuu=Cd0d\u0003N`[Wt1G9u[ݺ\u0013Xܐ}x\u001a\u0013j<\rt8x'Jboʹ<,&\u0014p,*\u001fO\u0001+ȱ\u001a>\u001f\"aeW\tOX\u0011SAąJphW\u0007#z:lܒȜ:d\u0011\u00034;\u0001ll\u0002*4 bbֳk\b$~NC\n[\u0003h\u000b\u000fn8hƔ=I\u0012F\u0012q3(\u0013t`\\(.Q1\u0005\u00105c\u001c{bؐ\u000fѰ~\u001cpE>󏥰mh\u0019Q\u001d\u00142\u000b*޻Qʤ9L].\u0015cR36\u0000\u001c:m?:䤲X:6]P\tYœ\u0003YX}B?1y\u0006\u000eR\u0014jT'Xph%S'iB\u0005氣|\u001ej\u0007TWHHd\t(Cda\fu@[\u00068\u001a\u0018\u0004;\u001f\u0004͡¸\r[}\bOqN-,J{ \u000fb2\u0012\rUjgqXs\u00135\"N\u001d2\u001f,~6zr\u0016\u001bqG\u0019\u0015pɜ\u0000Z)3=M\u000f\u0011TfA_+j\u000fS|$\r.\fo\u0011֨ &\\\u0018;:d^F?\u0014jM\u001e@[6d8jF\u000e'EreĿ\b%+Գvu+qM?uj҂wjI1/\u0011J߶=i\u0004mxBb\u0019iН\u0010ڴ\u001dy\u0015w PpWp}Ö\fl/q.G\u0016\u0010mZo,^\n:Fm\u000e\u0012D8V2Z\u001dQM\u000eA0mؒٚJM\u00026\u001d\u0004jUjI3tqr\u001a\u0006\u0006\u000e\u0013xыev\\GX\b\"A\u001b[\u0000@ХK;NKhKT5Y\u001c\u000btBK\u001ak\u0006\u001aI\u0014\t3\u0005R؉aRQ3\u0017F_f\flr(>R*Q=ToB\t{]}UPm=X__h\u0014rdL=\u0010ܻ<\u0005/OU\u001aєµ\u0002zrRvk[_؍\u001aBQiԩ\u0018%1وj3WTBX7ߕ\u001a/VTklFh\u0013&jYR\u0002i0s=}Q\fݴr7js\u0011Q\r<\u0000S\tB@tj,OQ\u0012u[\u0005\u0007I8\b\u000b1\u0018\u0006R>P&H%k\u0010|\u000baXB\u000bs`ޖpS\u001c\u0003U\bR/i\u0018'^R\nm\u0017\u001bPZ\u0012\u000f\u0006\u000f\u00073ObK38AKw)*f_G7{0 }oJ;k\"j+Lj&\u000b!U\u0018VoHSTM8\f#R7U\u001d RX\u0002m~Jm\u001a{7gd\tGr\u0014wgRL\"⯭3 ?K\u0010\\)wEhL\u0014­C\u0002qyE\f\by6ru*\t\u0015KjV\u0002\u0017Ψ\u0005n$W!B\u0006'H]EK:\u0018\u0015]\u00111:ƓYݪqT5\u0016пiw\u001d\u0011Sw;zmՈtQz/pFC@\u00046UЀ\u001c`cƞuq`FpSB#\u0001\"{-s \u0002z\u0017L*]sJܨ3z9U^D\u001a>\"mB\nh\u001dU/Ǥ$F\"y\u001eoF'\\OhLj%%V\u0001wY\u0003/>\u0002q\u0015@:=4DQi\u001cN\u0002Մ.\u0015gKh\u001c*\u0006>{z\u0019\u00143Ü&@\u0011\u0004\u0011\u0006-*\rh*ɊU~\u0002f\u00181\fHYОJǢC?\u0018\u0012X6)x\fI5:Z{m^Q\"7(o&q\u0000;j3|\u001byu\u000b)RUKֈE\u0017\u0017g<煃V(\bctEt.|%\r\u0019%5\b\\l[4W\n\u0013bY\u0003*޽s(c㜛o\u0018P\u000f|4!\u0001\u0018y{5X_ukq|d9\u0014\u0004\u0018)5B#\u0010:\u0017\u0010{\u00069їB6`-A$BRst1Q?^w4jY2ĻP½g5\u001cx\nΠ\u0002ݥ_\u0004Tݭ#v\u0002\u0011^\u001c[Cֿ\u0016\u001c\u000e$+cۊ?\u0006#\\%NCYū\u001b\u00163@\u000b\r_㣓Jed\u0016*/@tVĻ=Ue~w72O')T;LsϏųt\u0019#)`\f\u0013G1\u0019RpE\u0019?X-.-p+\u0007SV'0*\"\u0013m\u0012K\t\u001cP=[f[t-hmѧrz\u0018k\u0017\u0010K\u00023skM\u001ax;\u001f4\b>Y`}kWykΕG̥`tPRpbl\u0004\u0010+D$\u001cä6\u0019Ts\n\u001ceց6E\u0014>kEa\u0018*\u0003\u000e=\u0001s\u001f2\u0018\u0018ά\u001e\u000b\u0018l()1?z]s\u001bg\u000f\nXl\u0003-\u0007\u0015kHCJb܉.~-5f΀\u00130\u0015nKj4>SR\"#)YVN7g\u0015{Ͼ1߸\u001bkvI3S1R^\t$*Exή\u000e\u0002ou\u0017\u0012\u000fZ D*\tR3ac'{|+g!In;LT\u001d]&ZC\u001f9\u0015Zt(χѱ{8`\\iŠ\u0007\rNQmT\u0014P㬆\u0005?!(ok]\u00120\u0013qrS+(o@\u001d(\u0007nl׋\u0010yWbh7S:_\u000er{g\u000b))\u00074lm~j&\u001fpH\u0007eP\"+/bAΖ;\u0014\u000f\u0019UZ$֖ (\b.5\u001apN'V\u000335f\n79,Xz\u000b!ɠA\u0001[*VF&Y8JN3i\u00033gg(>zH5LFN-'6\u0017\u0017S\u0013h\u001dݫ\u0012AQȕst}tuS*P-\u0003H9ytI2 .B\u00136V\u000b\u0001\u0014qppܠ\"Hb\u0019u^\"(7*Mڄ\u00102Æ\tPl\t'5}\u0014\rJ׹\u0001\be'fRǒ}E}\u000b\"m6f\")\u0014&\u001f\u000fFܷ\u0005WZɚ׾0j#ePT~~V\u001a@~%AY6\b?KI=Dսfjf8\u0014\b3`%v\u0011Q\n\b0-2\u0011a\u0010|X\u00175M)eitnćr $t\u000f\\*73OINZQZ5U$Id\u0006U+z6kfI\u001d=M>n\u001bZc\u0011%]\u001d\u0002-\u0007Knn\u0005m<\u0014r'bc\u000b\u0016~7\u0003𐟐\f[\nXW\u0006Ƚ0G-1T\u001dy:\u000e]z \bFt4cґF\n?\u000e$\u001axg\u001f\u0001-nn+;5O*ׁHuݏ&S\u0019Z\u001e\u0003qr)-\\9ݴ@tZn\\\fWz6ȂU\u001b-|wt%b\u001aDhu{bo\\\"\f\u000f\u0005>Ńd:'op}GGHcv1\u0003xYpo.\u0010R@F!:uI:[Y\u0012\r,K\u0016\u0010\u0012\u001dM\u001fY#$Ţn̬D\u0006_\b\\-\u0005ffw۹gU\u000eF\u0010\"B)\u0015\u0004+DO#I\u0017dl<#mr©\u00173\u0014iO(6{s\u0014\u0000\u00147-Y\u0011Re'6vӷK6\u001c2Nl9\f\u0005@ų2y|)'\u00184\u0002K\r?A)F.rZF\u0017b\u000f\u0014\u0002\u0012\u0011\n;T[\bˋ]ZJ\u0019>y/d:̗i@\nqX) pf 41E^\f;\u001fb\u0014HxWcc\u0000\u000fZn؈eEXZ\u0018Se!hwy=J\u0013|\u000fS\u001cZ\u001aw}\u001b\n\u001e\"LhF;i*ߎ,ebI?-\u0019}Dl:(,F\"\u0002:P\u001f\u0014\u000e\u0012OQ\ts\u0016ԡW\u0000$4,f~\u0004reިI&\u001da\u0005OqPG1#\u000b\tʳqŲ\bꗱ4!\u000b\u0012@\u0011\u001fݯ]\fA$#\u0003<ČAC~\u0010Ha\\]!+ľwU@ޥ\u0012;\u001d~r2:\u001b\u001da\fu=~E\u000ek=\u0003\\\u0011]6s&qUH*_io&\u0000o׿\fҪQY9\u0015qQn@\u0010.\u0004\f}4lg\u0011H\u0018\u000f \bl=\u000e;m(\"]\b\u0002]Z̐L[\u0017x-1u_\bI4u;X%\tx5qnM\bdSdi\u0012:Z\u000bXl0\u0005`\u0017%rN]Jn\u0003\u001f^k@\u0005H\u001cJN|S S?\u000b\f;*b2 *RIFL\u000bQ^+&\u001ef\u0007\u0012\nW\n\u0019%,=Q=A6|w\u0016:r}ې~R\u0002K$`-)8„5'B-\u001f\u0006=gP;cWTJc*-(4_\u0001Qs|}#\tj\\b *\u001b\u001aP%#kVs\u0004\u0013\fA]DS^K|of\u0019~\u000e\"\u0011Zj!\\U\u000fj@'b4eyk\u0010cO\u0018PXQ\u0015\u001ey\u0011Qh\u001fn\u0005\u0000\u0007\b\u0003\u0017u\u00032Xd\"bu\u0001XĐɦ=|Yd?/SY߇\\O\u0006ꎏxخ\u0002K*|,\u0013JC\u001eFDXёh\u0001>ꅸҒEPe\u0014M ܷ8\nC\u0013U==,m\u0000Wl4\u000fp\u0014\\!\u0017S\u000f9 ;>wmR+fO/7=,LD_E\\+(vµZ\u001fr$ԡB|\u0003k=\u0017N?>`2d\u0002u1\u0017n澎\u000e FA+\u0006eK\nD5gb\u0018o2jD5g\u001f\u0016O'Ol\u0003^u uW6Pj\u001d}_d-퀭Ss\b\u0016\"\u0010\u0014D,P[2\u001eh~ޓRؗ\u0016sNEIty1tJƤW;k\t-C\u001e#\u0015bX8$\u000boM`@V(ǸΔ8sDK\u001b\u0015_\u0016\t\t\u00015W\u00024+~{f\u0014/yw1O\u0000\u0013*LM~W\u001dSj2_}+$5=آաzpcU\u0003p\u00110^c! m&P\r}\u001dP\u0012'Ȇ\u001cAY\u000ebffKV8=7XkrJ\u0019\u00043Hʰ\tf+)nU\u000bdqCwBILi_,f=?~+EY#+>fѰ\u001f\u0011o\bAWXQ9$\u000ej./\u0013\u0002DѼI)E\u000e~ O#Mߥb\u0016/\u001f\u0001Q=xض\u001b/[c%ڻyB\u0018\u001f@v֡\u0017`\f\u0001ZtWENg\u00076Wu\u0019K\u0006*Z%tځoHBԂ\u0013\u0017\u0006n\u0019[\b\u00112e0oHD8枍/4\t\u0019E _54뺓\n\nqQ\u000f 9\u0010`\tc0\r\u0003I8|/\u001c+]6\u001d`:?\u001c\u0015b#ǜX:_\nSK\u001dK\u001c\u000f(\u0004ļO9ZU\r,e\u000eq7p\bS>\u0005\u0010U\u000b,\u0007\r2Мh'[4(]f@\u000b\u000698ѨA\u000f+\u001f\u0013\u0019l8\"m\u00102\b`\u0001F FJL\"T*\\p\u0001RiAeХ!˦9\u0017\u0002雄08UA΂\u000bJ \u0005}YáNv>\u000e{G'A8hG)4S;JU0ɇYPK4y\u000fS\f&\u0011\u0015k5Hr:\u000fH8teM9IbXf\u001c\u000fjC1oK\u0018\u0011-Wrwj\u000eƧ@\u000b\u000b͋;<2\n#v\\\u0013\u001c(\u000e\u001aקMtx]1TE#>s\u000fQ9&.WuTbJp]*\u001dc'l{39\u0000PVR\u0017x%\u0005s\u0019MHs2\u000eO)g\u000f<\u001e?eBT\u0018Ls\u0001_@\u0015\u001a\u0011u`&8a\u0001͕K\u000e>.}(?{HDBs<.PkP^Z»\u0005\bH0ΒRъ`m\u0018#z\u0018\u001bƲFa\f\rx{G\n3\u0000 տKsFP\u0012\u0018A\u001c\f^@T\u0010S\u001agz jo\u0006n\u001a\u001dXf\u0005DJY`ކ\nkS\u0013,\u0001R&G#B\u0019c2G\u0019%4ꛅ./~Zb2{Ou۱\u00163Ґtϲ\u00124\u001e7X\u0013jSa\f\u0006 \n!\nmkٔ\u0012%{\u0005g@;\u00031UϞ3Y+9C~\u0001Vf\u0013I5.Bb\u001b\u0014t\u0003m3ZOy8Te־\u001d\u0012 c)ڂerEEC+!i~ӫP`JeP\u0019Y\u00038ÕYXV[SLsp\n\u0011kF#<šDhX\u001d>p\u001c\\\b|\u001a\ri:/6:Z\u0018\u0019\u001f,Ogni{\b$2g9|\u001a{\u0007\u0017i2Ֆ\u0010#\u000bX,whK\u000b…-V!D\u0016\u0013\u0003|\u0014^I*\"-`jkq\bW\u001dh-,\u0007֡ 2\u0017l+sB\u0016\u000eI$?>0Qu!K\u0017N\u001a\u0002>Z(\u000bѴ3\u0014Z1N6\bkRԛ^\u0007i^Plʎ\u001c/\u001dK\t%N5t\u0011z\u0005-k\u0004\u0004\u001d\u0014Bh.O\u001bgoZ>LkWsΠr_\u001aXCw'[52遵\u0006\u0016\u0014bQ\u0011%TdzɁ/!J$\u001d:N~r`\"r}^psXX*Õ {#G&>ʣN%\u001aI\u001d(Yؠq$bL]D\u000f)\u0016\u0014\u001a70b* \u0011M]o\u00144H\u00065\b\b{\t\be_s/ a>>r[y\u001cl\u0005􊃲x;\fQZ(\r\u001cxU4\u0010{\u0004\f\u0014wy G\u0015GhCvsbbY~!q]XZVͼnF/hf Ǐ)Zm\u001ekd*֏$nD\u001e\u0011J\u0015N@\u0014+\bk/fFŴՠFhrf\rk\u001fLh(#(\nXHsv{\u001eCp\u001bh\u000b\rN81=\u0005\u0006i\u0000\u0000x\u0017qJ-\u0001%p|6\u0004ƣ+#*\t\u0018TB\u001e\u0006k\u001d=N=%q\"@FJ()3)#3\u0003S\r\u001bޣ7k\u0014{wq\\`@7Ǥm\u0011>b5ңPo8E<\u001a0Q\u0015)No=B\u001f:I8 1V믇\u0019xPǦpӵWJ|!U\u00047a]\u000eYX(B\u0000,?&G4q\u001e\u0002hW;\u001c5\u0007Eа\u0016[\\\u0018\u0014\u001cVk|\":\\\u0010+\nċ\rfގ¥jjح\t1C\u000e8AR\n\u000fc\u001c\u001eo\u000f\u001b\u000f\u000f_\u001cn@>\u0005\r2P\u00174\u0004qw\u0005n\u0016/\u0000*Z7mcWK>X@UFܝ\u0018j4\u0018k&\rIr\u001c\u0000;y\rO\u0015P\u0002\u0015h\u001b/T\u000e)3 Cp\u0005G\u0000WUt45\u001a?&\u001c[o\u0015O_\u0002a\r-tE!*zG{\u0004y,\u0010ImRi\u001a,\u0005+ʝ\n$<*{\fMdJׯ됰\u0006N |޵P\u001fQAY\u0015\u0004*Tlj\u0007߬,V$T%Or?Nj+֒(J\u0012\t]?\t\u0001P\u001d=YPʈC\nKDIs_\u0014\\Y\u001c5e\u0013\fa׆jA\u0001\u001f\u0006<ߗST˙`PH\u0017@sBn\u0000S\u0002Q'q/Y\u0000\u001a\r#Cv(\u001ed0AU\u000f\\͊tgߺ|rc\u0015.\u0002dSw\u000bӝ\u0019b4\u00105y3W+nT\u000b\u00043Gԭ]\u001c*H\u0004>\u000bj\f\u0005\u0006ڣ;~EGqP'ޥP\u000eMUǓ\r\\`_1&\u001b\u000eSHA'\u000b;:\u001c\u001aK*\t ب{0OUJl\rC\u0005A}y%qP*yx\u0001\u0015[\u000b\u0010eR>\u0004\u0014\u0018\u0002>x\\e\"F\u00074\fZ$A9x\u0005EӲɍTYQ\t\u0000>eDUo2 mzpI9b\u0001X(N\u000eHJb1\u0002ua=\u0002\u00158z!\u001du`7\u0010\u0019W\t\tga_d\u0000G\u0007\bXmF\u0017\u0018{\tz\u001fc\u0007-1Ro\u0002\u001f~\u001b\u0016]\nrkhD\u0004I=}l諚c+J^G,껄V6~\u00064L\u001b\u0019SwI=b>r\u0014\u0005FqR5$CC|Ÿ2<}Jp@\u001b\u00061\u000eUΨ|\u0012\tZG\rAC^Ws\u0015JV\u0001F\u0013\u0007\u0001\u000b\rendstream\rendobj\r22 0 obj\r<>stream\r\nؔ;xDw\u001e J\"q=\u0019\b\b5\"Kd]'\u0006-\u000f\n\u0010\u001c\u0018o\u0013\u0007\u0012Z\u0001Y\\sH\u001c܌٩|8E\u0018WP\u001b%SuƪWD0\n\u0000n\u000f\u0014\u0016q\u00107qH\u0014Oh6hK5տG\bX\u0011H/*@5'}ao\u0012qz\u001c\u0013h\\hU\u0010WOq\u0017W\u001c)b2\u0014i@DpD\u0010٢\u000eHŸ*M\u0004\u0014Y/z\r,\u0003\u0001A\u001d+j-W@(\u0014\u0002̬4R$\u0015\u0006\u0016\u0017)\u0013B~fA\u0006\u0013y04pf\u001aW\\2\u0006W|B\u0000}=c%9\u0003\nӡY\u0016%\u000ef\u0010`I\u0018x>\u0005\u0007ogN\".\u0016\u001a&'Cs\u0012̊0);dS}Pj\u0010\f\u0004ʲB{S\u0004G\u0015bѳj\b1U\n#U;\\Q\u0005\u0001L[-+5V=\u000b7\"}6a2hG\u0002̈0\u0017\u0012\u0011![_KJGd>9x\u0016\u000f\u001bYb~5ǛhM\u001bЋ[:\u0002S\u001eD*3Bu\u0017L;>tNd9\u0012\\%\u00057k\u001b&\u0000y\u001e8|y~s(i\u001223\u000f\bX\u000f:\u000f-ޥ!Idvް\u0015W\u001b$\u0007/T\u001b_\u0012\u0003\u0007\u0019\b{>8Nw`\\znL\u0001**\b\u0004Zroƙ\u0010F\u0018\u001ct ^?^}즐\u0013~R1y\u0016潍\u0012\f\u0013LdUg+:\u000e%R\t+s\u000f\u001e[\u0002\b>\u000e\u0000p\\\tlϰJ\u001a#}\u0017󀃇\u0010B\u0002#ZRX|zl3XJ5cj9\u0005{lҁKI\u0004&.ldr \tFo\u0016\u0019Keҭ\u0018\bePb(G{z&xjkY\b\u0004p(RaDC(\u0002nU\u0010A$e\u0011!\u001abi#'\u0000nMR,=HJ\u000eU\u0007]2\u00106f#_g@3+%\fI\u0011'\fB\u0012ɿD\t}Zԗ$'ޣck\u0005_UK6(b\u0002*jI:ΗCI:\u0010\u0012zN[\u0018HYT2\u001a\nWw}/\u0004ra\u0011*\u0019U\u0014\u000fqQM\u0015k1uf{|K+O,+BoЖ%]m\f,\u001aj&\u0001G\rq\u0013xuTR0\u001f\u0016Y*-Dž\t2Ev\n%p\u001eVt\u0017\bIi\u0003=QDͭH\u0013ϴ!*r<\u001c:\f\b\nC\u0003`A)S}\u0016\u00003\b(\u000bzΏ$X{;Y4\u001f-b2+^:8Ū@\u0011 z\u0012\nS\\T\n\u0000#2j5H4w]\u001199)>\u0003ğ9\u0001ig}\u001c}+\b7i8\u0016}ȗ\u0000@+NzJ\u0014]\u0015\u000b^gsB?;%XP\u000e\u0003*$n{oo\u001a}\u001a\u001dy&cc\u0011p\bTb>0EpY4&ou%w'nh;#\u0011\u0002!6}Te#a\rzV\u0004Jʀgt9E׺\u0012:K7C]rddG!9\u0017\u0010^\u0000b!\t;!\u0005`\u00029HEc\u0014i\u001bR \u0007S\fl:\u0018D^E\u001dJN4\u0017uK%\u001f\fhg\u0001c:;yE 518ky\u001azeazbV@!m\u0004\u000fmo|u\n\b1q>\\5Z\u001b\u001d\f\u0007\u0006H\u0011Пa-AD\u0007\u0016 l['M},yNA{9\u00145YsBֶʥ%;C&,\u0018\u0003?\u0000z3=\u0012Rr<\u0005OŻ~E\u0006̦\u0018\u0004&{\"[\u001f2|\u00024KFl;\u00052a7)\t\"3\u0000D@|\u001dE*;!Gwvm\u0019 57#%yR\u001eD\nA)\"\u0002\u0001Z\u0016FmH@x.INwVpF\b\u000b\u001c\u001083\u0004yB;W=s\u0004G6\u0003-~5_+\u0019z¤K7UJ^W+\u0010E.ьQfc#NȤh!\u0005W9\u001dn|\u0016Ǻ\u0001R&%\u001bG\\4\u0005;o\\l<\u001b\u0015[\u0011j\u0017܈\"聘,1LMA\u001eQ1\tlS`>)6xZ(\u001e\u0004O\u001da\u000e[JCQ`E5\b|Nټ Op\u0006)U\u0000D\u0014Fױl\u0010\u001eHH\flBU4\u000e08I'-b\u001cQVv\r\tUX!B߁LCz@:VG;\u00154o5@zD)|+0\u0016Z7\u0019A\u0005\u0011qyĄX\u001cI\u0006>J\"{^B QѝXn,,֡&+n\u001b\u001f&-AlŰ Juq~+\u000f4vuBuep\u0005s#@v\u0016f>\u0003KR?\u0015\u000e\u000bOJ\"\u0015T\u001f( ETfC#ehyc%\fy܀D?\u000311g\u0015un\u000bXwa$d`=\u0013Kߜ;ZG\rp\t\f\u0002Ϳ\u0011U*NXaP\r{c\u001bA/ݛ;+̖ׄ22\u00192ֈ6\u001a\u0003sFx\r#\u001cEn${,!*K-C\u0019\u000fuwv\u0017\u0000P\u0001\"*\u000ftA\u0016jiAKvĭ%\u0016*\u000bӏt\u0018P}&\u0001HT7[O%R׏$Q)OTU/,\b\rT\u0006+\u001cQl\u0003\\MN\u0011)H\u0006\u001d Fh\u0016%\u0016lm!3$k-Kvo\u0003'w\"ܟ\u0007,*{lF}ǜ\u000fdEE@)V\u0012k\t=\rx\u0019~ou+LQ$ \u0016\u0001\u0017Q\u0012l\tiYI*_\u0011a4VXX\u00143V\u0002NȠU|䱞E\u0002*3\"|*\u001d;@dǖ\u0004[9\u0002wa+IB\u0017:\u0016JQm\u0014Ja\u000b!P\u0004\\?F$N6\u00132)2̈,&\u0006 zچ JI\u0013N\u000f\\H\u0000eW0&p\u00135ƶlsX4Ȍv\u001a\t\u0004\u0016Flz%aC\u000f7q\"뵙(fd\u0000\u001dK\u00078LKܸFq\u0011.\n}ԠpBnHz=-=eh0Y0rJI(\u0011{Xq\u0000K_\u001dp\u0004Im-\u0004Q)Y\fb1{vO>M\rte\tb[4s<\u0005'!ň\u00172\b\nOZ5bb\u0016\u001azC쎇,5\u001a]'/~*1`\u0000+cBM\u0013l\t92\u001eXB@M\t/FSIrҟGc\n\u0000,\u0019\u0004FleB\t$?LMUs\u0004dE\u001c@\f\u0015Y=˧*jyn'mhNʿeb\u000f\u0002@\u000e\u001fYk:Vh)뱔vg\u0011x1n>~\u0010DhwI\u0015~\u0003\u00105s.\u0007\b7t\u000f)\bw8q6䮧+E\u001efBw2D\"\\\b>o]\\9yz+Lt\u0007b#\u0015\u0013M?m.\tE\u0018Y-{\u000fS\u000e(\u0013,Ş}\u0015V+:\u0005;\r$\u0010șf\u0007m$\u001a`Yp!\u001aȲ$fT\f%\bb,tJ>\u0003\u0015s\u0004\u0012\u001dɿW,\u0002y̑bvN\u0012G`\"'Sk(hW-E#HI\u0007Ȝ&mG\u0015Ǝ8M;@$tSY,\u0001s/BHE\u0005\"߱3\u001b{yA\u0019̃2\u0007\u0006i\u0000x\t\bcΨ`[5QacaP>\u0003Ax\u001dÛҧYXI54+{\u0012\u0006ݻ6[+NiSv̥s2ubLz$\u0010!)\u001c\b\u000eÆcY\u0015&/\u0005QD΍dzLQ\u001dDPuvɴp\nC \u000eppDŠ|>~\u0014L\u0013;\u0010y\u0004B*\u0005L\n=3\u001d=X,{\u00113\u001ad$\u000e\ny.\u0016C\u001f\u0004~xcW\u0004J֙y\u0006Kf\u0000z\u0000qx\f>ԢC(m,\u000fpCh&\u001b\n\bYx\u0001C\u000bQM#!\u0005Á\u0002\u001aP\r'L?Ѡz{wSSZ c?5\\z\u0000&-#'r\u0011\u0007],\u0012a\u001bI4\u001f՝w0\u0000A\u001eIz\u0017\u0019=\u0012#\u0015\u000eA\u001f\u0015\t\u000e?⛥@\u0007T\"~D*\u001c\u001b0vIm`FO>A\u0002\u0001\u001c\u0005!^x'؇\u0019Tf\u0003aD'~8:@\u001a|\u0005Bm%W\u0002@?D\u001ch\u0016d,厗_3\u00063\tc\u0015I%\"\u0019k\\\u0000բ1\u0015\u0006\u0003 \tLd{)s,Z5I\u001bF\u0003M\u0016\u0012\nw\nl\u0001_\u00010P\u0006_Fa޾\u000e}n˧nzSQ#lO-ѯSՅG:\\v\t\u0012jy7Jó@\u0014͜\u0019kVLM..=KA\b`I8ͦCF\u00025۷*ǘ\tSϾ\u000eVag\u001d\u0016\u000bb\u001c4.ޓ\u0014|EJ\u0005K\f;2\\e]E/\u0006Q\u0014d\u000e3O^d/iT{!LGj(@\u001c\u00006G\fua\u0000Lxuvͨc>4&\u0005\u001dSCTLA,6|\u0010\u001f6\fxc7B)\n$.\u001cauco\r\u00191\r:Z#iQ\u0019Xb\"E\u0007\u0013JVg$M\u00166k\rF＆R3\u001bwJY\u0016:\u001f\u000f`V#e=eR8cR4$f/Th9\u0000\u001b\u001cG)E\u0007\u0011\u0000Խ\u000eɕ\u001e\u0003}3\u0014\u0015\u0018|l)MjRC5󜬾1\u0007E)NAGZ',Wc \u00008\u000fZ\u001b1\u0018r%\bp&LyaI\u001b\u000eD@k(<9\\mQJ[Tp4S~\r\u0006D\b\u0019-h\u0004\b}MG:Lf2 \u0018$JNM땑d\u0012h\u000ei\u0005\tI\u0007\u0016\u0001LǕ\u0004\u001a{$G6r\u0011p_'4;:AsF\u000fRбI\u0001ܺm\u0010ɵúpϨj\u001d_s\r\u0011Z\u0001osF\u0019z*\u0005t\t\u0004$6A\u001ah\u0019|\u0007\u0016\"Wv\u0018F\u00014t\u0018\u00154BX \u000f\u001b\u0003gW@{e9\u000b\u0010*\u0000Dr8ױWDZ\u000f?xq0-KN\bpGl>\u001b\u000f\u0004z\u000e/Ͳ?\")9P\u0005B5_\u000f\u001cSZ}:7R@txq\t{\u0014\"tS{\u001d\u000bvGed=\u001diس7!\u0011\u001c\u0018,]\u0013\u001b\u0003\u0017\u0003(\u001ct\u0003-wPuݿTřF9V@Q\u0012w0@\u001d\u000f:\u0010\u0014H`B\n\f\u0011E^>'c^)JȨ▞\"\u001b|c?34k8j8wfy/\u0000zzmB$]\u001cu'\u0011M\u0007mv\u001f\u0003\u0001%\u0004PO\u0004\u0010EsfxΆ͍\u0015Tb$pm.tp\u0001R\u0006vEDS%M1\u001b\"uj7W̆\u0002!zNu}UӽQ\t\u001c\u001cO^\u0019ϯXZ╪eK,,+HŞ(\u0006V\u0019`Xr\u001eʗ0(8ܹTϓ\u0013젲4T\u000e\u001f\"\u0018d\u001d\u001d\u0002t1M&e:[f7߯\u0014Fܣ\tl\u0016\u0015\u0003\u001aic*$̜,=B\u0015;7r$nm\u0014^\u0004g\b\n\u0006\u0004Qq&\u000e\u001a-x$Ņ+\u0001&\u0007\u0003QQ\u0001ҁ\"RE\u0003&%43Ù T(p\fKL\u000b\u0005HHF\u0002ĉ\u0005ŐZ(d$b:@\u000f\u0013\u00142\u0014\u001b\u000bD*R4\u0012q$\u001d4&HģBDÁ\f]\u0002\u0014\u0004\u0003(\u0016\t\u00180\u0015\u001c\u0000 \u0000\u0018HҞl g\n\u0000\\\u0001he&#f\u0005&d\u0004\u0001M\u0001Мp&\u0015\u001a\u0013d1!\u000f(B\u0019ؐS'\u001a1 q\u0011\u0002\u0010(pa\u0016\u0012 3\u0015h#\u0010Q\u001a\u0002\u0019m,(cG<4>T\u0016\u000b\bBbAa@\u0010C\u0014\u0016K\u0010x8\b\u0004\u0012\r\u00012\u000e\u0006\u0010ځ\u0001\u0015Yb\ry֣Q\u0001C>\u0003%#GA\u000f\bu\u001e2\u0014ԬF\u0001́\u0012\\J\r\u001c(N줦4R\u00032\u0017.\"\f\u0006\t\u0000O\u0017%pd:PP%WZT\u0005d\fZ@#- \u001ch\u001022]\u0014\u0015ƇD\u0018AR9\u001bQ\u0001\u0019(DCkRF)$\u0002\u001at0le\"\u0001K\u0003E?\u0017X\u0004H'!ȈƇ\u001a\"(\u0006\u0006\u0007\u0011\f\u0004R@\u0017\u0005\u001c8\nʇD\u0002bX1O\u0016\u0004\u001dd\u0001z\b\u0000\u0019V<\u001c\u0003d3\u001e\u0001RIH\"\u0001\u0001$b)\u0006\u0014\u001f \u00102s\u00074@6!\u0002\tvJFD\u0000b!ar'\u0016\u001a\u0003N$4@A\u0019\u0019g:\u0007\u0003\u0016҄O>%\u000fɓR\u0010\"\t\n&\u00044*\u000b\u0000F\u001b<аh\u001bF\u0002PFFSi$\u0012\rXr'NQb\fL\u001a\u0003x@(QX‚/Q\u0000\u0000\rX\"x8x<\u000e\u000e|x8\u0012\u0011><<<<< HEBIÃ3R™:\u001d\u001eQ8p&\u0013\u0006\u0013\u0010Q\u000e\u0018\u0012\u0015\u0004\u0017#\u0013\u0007\u0003LKĄ384txL@\u001e`G&\fgjT\b\u0010LF\u0011\u0014\t\u000fr\u0012\b\u0014\u00041`€\u0012\u00044\u00171\u001f@\u0014\u0002\u0001*(L)\u0006H\u0012\u0006$\u0019\fPH\u0000\u0016\u000f\u0005xRI\u0004R.`8+Bc\u0000-\u000f2)\u0011ك\u0013s`\u0000Y^: \u0003dFfG\b\rH(\u0014\u0005\f2\u001f*\u00138(\u001d\u0013XF$@\u0011\u000e\u000233\u0016,%\u000b\u0018Ί` p%!H\b]gt\u00190\u0001\\D\u0011HFD\u00012\t\u001b\u0001Rcщ!\ty<\u0000!*\u001e\u001e\u0000\u000e~\u0012lO\u0007\u0017f<\u0002PF&'A6\u0010\u0012Ȇ<1Q\u0017\u0007\u0004!I|J'\bEB @6)\u0003\u0015=013!Of|Fg\u0014\u000b\u0015}\u0000a@!D<\u000f2\"\rt\u0016\u0012 A*TF4р\u0010\u0014!\u001aRKCD3E88\bGhD\u0001ǁcC\u0019\u0005\u0000\u0007\u0014'\u000eAA\u0006\n\u0001\u0002\u000b\tBcX\u001ch@OĂ,\u0004: k\u0010P\u0001B&\u0004\u0003\u0000\u001a\u0013\\`\u0001\u0000#\u00022Q\u0003eZJ\u00180,\u001e ;P\n\u0004\u000b\u0002\u0011'\u00181rȘ8\b@\u0019F\bC\"B\u0002&\u0016+\u0007\u0016>cBbc\u0000G\u0015\u0006\u00128(!\u0012\u0018!\bx\u0001Q(\u0011`(0D4\u0002\u0007\n\u0004\u00113\u000f#BH\u0007\b%#9K\biĜPȜ,\\ \u0000\u0019\t\u0014\u00135(/\u000e(#\b\u0016\u000f5h\u0005\u0018\u0006B33\n\r2@Kx0dB\u0003<\nOz11љ\u0003`\fg|\ftN\b\u0004S`\u001a\u0001a$\b1\u0019v\u0001‘a\u0011\b\u0018&p\u0019Q\u0012G\u0014\u0001\u0000\u0010\n44F@\u0004\u0005;\u001f\b3eL`TE\u0006xp\u0000\u001012\u0016\u00040\t\r\u0016+\u00028i<\bxRր\u0012\u0019P\u0004\f\f\u000b)\u0007\u0003Q\u0013\u00014\u001b\"N3(33\u0007\u0018X\n\u001cdCa\u0014\rI@\u0001*PxJA\u0001\u0004!\b\u0018e \u0000\u0000\u0013:\u001b\u001b\f\u001cpX!\u0017\u001a&\f(p&\u0003\fC1Ñ\u000620\u000e\u0013,1#\u0004\\\"Z8\u000e$\b\u0010B;\u0015\"\u000b\u000eX\u001c\u0014Ȭ\u0001\u0004\u0000\u0010\u000e\u0004+\u0013!-\u0007D(AZ⨑\u000e/im3 i\u00032\u001e\u001d\f\u0001\u001c\n\t2\u0002r%DE\u0013d\u0004p\n\u0003\u000fF&\u00115t^>\u000e\u000f! o\u0012(\u0000T\t\fJ \u0005\u0018\u0007\u0005\u0003\f<\n\u0005\u0000@\u0006P1\u0019\nHM\u0001\u0010\u0005A\u00003yL0(\u001ḋ\bĉ<\"\u001cXH\u0003B\u0013N\u0007pP,2J0N`DCF,DhT\u0002۹yS)-JZjJ[Ȗ^6R{v'+Qu]۵\u0017I\u0013dj;0~{Dr\\^elXY|_ֈe褴C2dN:cK.5Rl-EfOz]b\u0017#/wK\u001eu\u0015WK\\X̬{x}\\˩]h\u001f+H89 iY\u001e\tp_\u0015_^u\u0019;suykrٽV\u001f'\u001a懯\u0010Ifߥv׊\\|vԟY$^\u0017eVݯ1I_gklVz^K=HYlXZZ~Oj6%\u0017I\\웖Z^\u0013\u001cy\"]O/\\Ҿ;-7|>,<,x֪[jN޿R_F4;eR/kd~C;cqwTB˳d]-]c-'\u0017[#&}\u0010o_:y*m[]q~wv!_va7}zvӱ'\u000bJި⟿n5i%O%2VMvu?CSeiپTûLUdIf*MC?f|IS뛫}i|mXݶi\u001ftĩtgxvSަrWN%M'/\u0016w+Zy#/k?jj{'>7k&?\u001d,:~1&Z^*1?5?s2n\u0019muONNTmS?[>}6m\r{T1qmԼ?Nok>T5ݮ3u-ɥԚn嗛kiH3\\\u0019;26m.\u001b3K<.DE\u0016\u001d1X/WU=ב\u0013\u001f\u000b`bF1\u0014ֵ輦获֝\u0013\u0002O\u0016͵kV\u001f^;&\u001fߟ\u001fߒ&F\u00178uq>Y3\u000f.\u001ejf*\u001a&bs\u0011B\u0018\u0001aTll!}8L*ml7\n\f\u00063`4B\u0003Q\u0010\u000fyh(\u0016Fg@\u001fh;h9Ê5\u0003cB;\u0011\u001a\by$B t(dABÀ,1`!=\u0011\u0010\u0010@\f5#\u0010@\u0010e8\u0002E\u00036xd\u001a\u001cXg!%\u00025\u001c#\"\u0001\u0003\u0004@(MS\u000e \u001a!Ϛl#F8*td\u0000E\u0002\u001a\u000b2zY\n`\\UT<\u001cA\rQFD,\u0007-*)-\u0012F>P 0\u0004IV\u001c$F@\u0010\u0002 \u0014\u0004H9\u0012;BRA\u0004#\u000e<0\u0010!gz\u0012Ҩ\bLE\n\t\u001c\r\u0000\u000b\u0001\f!\u0015\u0016\u0011\u0012!l!\tt\u001b\u001f L\u001e\u0007\u0001(#\u0010\rV`Ht\u001d\u000e\u0000\u0000\r\u0006ʘa0\"\u0006\bm\u000554ؐ\u001cj@3$\u0010.\u001f!\u000fJ\u0003\u0013\u0012\t\u0002t\u0014\"\u0018\u001f-\u0002>c\n\r\u0000\u001a\u0010E\u0015\u000b\u0003E\u0003BEʉq|\u0010\b\u0010\u0014\u0005\u001ad:\u0002/Xy^[XW\u0013iy*w+w\u0013s7W[tK7t'Rn閮YZ.&2n/wqr_&\u0016\u00176mi'oiw*Ү͝]meee۽¼l_̌]]eZYY֤M3>s=//{׳ճz9;;H|WzwYzYzm[xznf{w||ȉ_{{ywW{fwwzWz/u}_xeֻu_eeΝeuyiuuYYe[ye\u000bgk{}yui}ᡖk*\u0019U7g֞=v׺\u0016Y6/eޭ6sf;֩:w`\"m?og~s\u001dW~ֹW֥\u0019b*rg\u0019_-fᦕ\u001e[s;5\u0016_f1]]9'.\u001d{?\u0016]f{j^\u001e.k^f\"[Wz\u001aM\u0017^l^TFڶ6VCElLLm첽FL6+nd-uv:;=3?6n][UvӮ^7ܣ_uwwuw\u0017KqTl0Qϳ-ͻ\u0018-NUﾹͲWo;>ly垧婌֪X^?ޱ\rﶿ~\"1q7\u001e~7\u0017b\u0019\u0017{s\u00179*YsU{U2jz~ݩ.sW{zW\u0015feeae]e\u0017\u001a\u0017.w:1~g\u001d#}\u001d\u0016&:\u0017D|\u001a&9ퟟjM6+SUC޺vv.~][gTkoƺ&]w]+7_':յc_]fk5.]yס^a#jg:w&jcwz!\u001e7Uy_]~#s~#ee6zcerv#6Z\u001ff%nV_2\u001eV=G՜\u0011-9_\u001fY쐗/|\u000b߭\u000b\u0019v\u0013=\u000b\u001f\u000brk9];\u0014\u0019]Ѻ3k\r=M/s}Ts~]\u001bl/\u0011ӓ\u000b\u001aWuP;^]{3Sq\"ٻ:lαqZs\"tzH\u0013)']N/$G.6FrǞH%z/,r6u-grkom+kfR\u0017o~\u0018+;S\u0007\u0006L,\u000fR$\b \u0006\u00004\u001b\u001a\u001a\u0007\u001b\u0007)\u0012XjR6,\u0001Hy0Ͱ@HI w巌_s,dGv{\u0011!.*n[ޒϸ7liom\\{ób=/stg{ 5_\u0002\u0019cSM\u0005$`e\u0002Y0wL\u0015@`\u0002y\u000emb\u0016h\u000f\u001be\\0@>@À(\u0004+#y*\u0001џ<[A\b+\u00110\n\"!u͈A\u0000\u0005?CQ'l5)+H#%BF\rGY\u0007\u0000\u0003`.\n1ga\u0019އ[L?\u0007SmsM\u0011V3\u0000M#ؙO뼆\u000f\u0017!Py\tXhy\u00130_6ƛaE#?\u0012\u0002VLjjǛ/ք|XR\u00102\rg1c\u0019\u0000\u0014\u0019\u0004r;k#y\u00139\u0012rZX\u001f@%{/b\u0001\u0015\u001a\u00198rokK{J}&(J0p\u0004ݵ\u0001\r\u0015tЛN\u0016K[\u0017\u001f\b~+\u001cDJNڎ\u00013\"$\u0001\u001eE/$΅\u0006rZ\"3E\u00101S!\u0001/RL\u000f\u001d\u0000\u0007\u0010\u0017`|9T\u0003\u0007O0$Q+\u0010zZ6A`\u0003\u0002.\u0015Y\r¦y#\u000f\u000f\u0007#s\u0006\u0011\u000e C`\u0005> Ak\u0010x\u0007A\n\u0012Y\nm}jp|@\u0000\u0001ZYG۹\u0003њ*#1\u001f\u0013&\u000f0wZ\u0003F\u001b\u0005L&v1ld\u001e\tӞ4\u0004\u001cs\u001dq,\u001c\u0000NKP\u001fLTS\tO%\n\u0004\u000eu\u0002d5\b\u0017}h̡\n50v8p1A2\u0003z\u0015B#7S\u000fwv_nٞ\"Mۈ\u0010άs{z7\u0012ϢQ\u001c\u0003s\u0001\u001dQّDR|\u0007RUp\u0000[r*5\t\u0017F`Dn\u0004\u001ag\"Z\u0003d'$\u0007$0B8\u001cG;GyFu\u0005\u0000x\u0015.\u0000\u0007_+ʊ˗S5j\u0010Nz)2\u0004;ѓ\u000fNך\u001f\u0019\u0013N-㵰,1ЪQ\u001f\u0011>Dm3:HxcxƔ2-;tm\u00034\u0004lo3\u0010\u001abuZr0Y4k\u0007 oTF@67%\u0016ۓ#Be\u0019\u0004\u0015\u0011\u0000q8K]v\u000fsB\u0015_K\n\bx&\u0012n\b\b'X\u001e.ylHNR ?j3Gܚz\u0018-\u0016/oŸ\u001dS0lF\u0000Q\u0019 }&Iv?\u0003z\u0012{k}Ju-v\u0014x\u0012O\u0012\u0015\u0000[@iWO4Y\u001dAԜ\u001aۄ歒w3\nhe7\u0005_\u0000f4S\u001d>|\fU=6u2GuN=\u0002\bN=?V?Y\bA\u001e[maC\u0002Egߗ\f7\"|T\u0016\u0012\u001dM\\\u00110e'''pgЛq\tJ#FPB\u0011@L>$\u0010@F&%3!bl3ESb|\u001c\u0019!G\u0000\u001a\u0007d@\u0000I t;ԈR>؉3TBt?\u0000}ec6P ׌Aw\u0011u_\u0010*'\u0002~t\u0006m\u0013T7)0\u001f\u001e릩\r>G`ۯ ?\u0017n9tsau\u0016\u0015\u001e1Ɓk\". \u0005G\u00134\u0012ÍJ\u0006W82ojJ-D\u0012\u00008#\u001c(\"Ys#{÷\nI\u0003wU;}|\u000bnčX5ȷgV\u001a\u0005\u0019p+B\u001b WI~Pէɷ؛\nH\u001eb\\\tHY\u0012զ(x fZ\t˽aĠ%ŜQ\u0013\b\u0015ĩ\u000b3\u0014tvD\u00116W\f2RhQJM\u0011\u001d\u0013cœR\u001c\t\u001f;z\u0018\u0018)z\u001dfj\u0017\u000f]ȡUS0K\nb\u001e&b\u0004A\u000f=\u001b;}f\u001f!S?N{c&1D\u0019\f6nv`\r\\\u0019_Es,^d\u0007RVK犟w.\n\u0012)/58I]\u001dieiY\u0011\u000bY]o׼`\u001cԚ\u0019yvK{ڳlE\u000f[a9&k7P&;\\;-˄\t\u0010D*\\xH2g\u000eｒ\u0011\u0003}X炼\u0007r71Y-i\u001b\nx?ŝ)4\u00152\u00150ժ\u00023e\u0018f(}9\u000be\u0005\nr6d}*\u0019\u0012zLIT\u001e\u001a~\u0007bG\r6־Pίy8\u000b]}\u0011#-+#8a\u0019\u001bt;6Aw4$|Ãmik\u0003ݜȲjFTvAXQ(, s\rHC7ú\fGo2\u001d\u0004\nI\u0005RP\bD\u0004D.iSKf\u001b\u0013\u000e< \u000f.\f;q].\u000enU3njٕ?klIjrCݪ\u000bR\u0016e³?i\u0010Ƕ!D0'bOQXYXʎ$S\u0016˽c#I]\u0019@'糧\u0013\u0011@\"5P؎V@\u0019Qt\u0010Ѽ\u001eI*زP]nhF`LH?qՔ&b#d;YŒSnj\n8-\u0014\u001a \u00077&\u001e\u001d\u0003^~[\u000b+CBĎ,u\u0018=\u0001Q\u0001.2Ĥ[\u0010R?D\fxS\u001fOָZ\u0010GLu\fUb\u0004|@ \u000fG=C&\u0018H\u001dϣ(Ms\u000fyO\bd#\u0015֭$X^0\u0003\t6\u0001\u0011\u0017\u0016qtoK\u001bMD$^\u0012\u0015O\u0019G\u00047#,\u001eeymGj\u0002\u0001\u001dAszϡBr\u0011\u0014JV\u001954\u0007LBJ\\\u000f\u001e\u0010Ɍx\n+-&\u001a~\u0019\u0012\u0005)S*\u0005(u-QkY+l\u0011ZO)\u0015W$i2!\\oNЏ\u0010},.]̂*0!'\u0010Pdc\\`W\u0000~(D]e]\u0015q_A12\u0011\u0017L\u001cj~,5\u0014\u000f~Mx }2ѣ*R\u0003\u0000ضl\u0003|\u0003\n\u0018[rk\u0015L24T/nC\rC\u0015S\u00071d͢\u0011ɤCqЕe`\u0000\u0004B=e\u00194jd(\u0012dF5\u0013㤈R2 E1=OqcZzYe-+f!\u001d#o\"SA>4/\u0000&\u0000%-z\u0018\u001d|P!b(>{i1Y8 \u0005\u00150\u001dqpZ*TJ\u0015\\8M\u0010ɂ7k\u0003~\u0011u\u001eQ6\u0004\u0011\t%d.io\u0015\u0001\u0012\u0012\b\n\u0019?on{sJóf*\u0006h\u000b\u0017C)\u001bi\u0012(\u0012m2hr=\t綑(Pⷒ\u0016KBI\u0005\u001c\re!an\fP6$\u0001\u0005\n%X[\u001c\u0007q@N9{\u0014;E\u0011:Zk\u0000`:]4SI\u000f\u001d\u0003\u001f\u0015㘭\u000f%'\"ajm\u0016Ā\"a\u0010\u00181\u001cCJ`RҶ1\u00158~\n߄k\tsR62\",~WFg<\u0019%?5\nr鏂\u0010\nȘp\u0005ŰjM,(Mp\u0010*h5,\"5\u000f\r\u001b%W4p\u00129_\u0014,6\u0010ޅa4L+p2;;\"b\u0006ެ\u0010Eķ\u0006\u0005\u0016#\u0017F>\u0000}a)\u0005\u0002ܶ\u000b7FK\u0006~\u0004\u000e5\u001c@`h/R0l\u001fn+Ðٶ\u0017MaQ\u000eA\u00157\u0010ܴꅲGCDmyk#:\"Z\u0002t\u0012\"w^\u0006;i;Hڝj0#i51x#ܣ\\=,\u001cc5\u001aXFQ!\t\u0017?\u0003̬&\u0004\u001eI9I|\"2\u0018g\u0010=KQV>rRnqrj\u000b\n`\fXQl\u000e\u0016zOe!s'4H O{\t\u0010zԔ\\\u001f\np\u0019g8D\u0017\u001br\u001eP\n\r?ך)/ɣX\u0015X;\u0018\u000bΆ\u001cS#Vl<\u0005Zߖ0ȬI\r1`s@Mf\u0002.P\u0005\u001a\tO7\u0000~\u001aa+)\u000bVNMRy+l@RLB;3}Sx\u00177\r7i살,R\u0001wJ\u0006<\u000b+p\u0011L\r@}qeЪ(X\nqN\u0014)yF\u0015\u0004kHQm&T\\s=<$\u001fGC\rm*\u0000jO\u000e?\u000eKFtw!H'0\u0003m:D?7|\u0011&!t1mI\u0005D~W\u0016CE<\u0004#'W0oDv]\u0014NFܸ\u0017JM;ߦ\u000fu\u0010Ivd\u001b<\u0006˘\u0013X\fR9\b\u0018K\u0002\u0013ј\u0000?i\u000e\u0007:QT|\u0010'\u0003 %I\u0000\u0004@,Pچ\u0015\u001e-:$1\u0017\u0006\\`\u0005\u0011\tx\"7D{\u001cp~\b\u000b:Yqzj5@@Ms*s\u001a^x@i90o3;UF\u0005Wž\u0019\u0015Tx@W4(um\u0002[$|fE\u0007lz@,z\u0003N\u000eeE\u0017{\u0007lT\u001cZҗľO\u0019\u0015\u0004\u0012o\u00054f'W,'\u00019s\u001e\u000bveV#Y^\u0005̓(@&N]PWz;!ܡ0Wʶ5#$;&q\u0019\u0013\\҉y͚ᵓ& \u0006J\b˕n,\u0000s2L+(l\u0017\u0018~$^\u001cy\n\\\u0015\u0016\u0006\u0017\"a.6\u0012fQ\\\r\u0005yO\u001bGAٙ>\u001e#Gj߈};ٍ[-d\u0004Yxv+J\u0003sE0N,\u0011!-\tvGN\u0017z\u0013s~덾^c'ᐼJ\"Ir&)xԡͻJ\u0010|!An8Hwsf&5آ5Fn;\u0019Ĩ\u0012nmb\"\u0010q Z\u001f|\"׹-nVs\u0016׳ck\rZ=\u001b.kI\\\u0001ȏ}D-\u0003\u0002k6G-[+XN$6b+ۻm\u0018ɿ:Sp\u0015]\u0005}QHWsb腿58@GPSW:\u001c'C2/\u000f-.:6\u0012eHxr\u000fs\u0014+h8\"\u0004ud\u0006*\f‰YZ@K_\u0004o\u001dR!B\\ݶ+\u0015:E\u0012HF\u0018\u0013eA\u000f[e5m\bY]֟B׎}\u0003o@I(f\u001aNhXz\u0005EE \u000eM0#\u0018K7ҎxɆ)w\\mOI[qs\ntq\u0012q\u0018$@\u0007[\"D\u001c&m/:\u0013\bucI-gx#Mi^\b$\"|s- U\rd&\u001c\ncdv[ju\\~\u0000\tdR#fB*[i#6Jՠ!0^\u001bX%?KJ\u0010;WE}MT9ƴ1v+O&Рރ\"b_\u0010^-\u0006D5G̔\u001aJ\u000fJ~sK$xO\u0001$r'{*ܓ\u0004\u000ee7HoC!zDLJݼ$@ٹ\u0011\u00167O߶\u001a=\u0011:B\u0012\b|l\u0002Z\r\\\t)UP$u=rUW]Vg\u0004)LS:;^?\u0005H)-7Z!\u000f\u0014\u001ba4D@\t\u0019\t\u0012f@\u0000/ޕ(\u0018\u0005)r}ܚܺhrO1/G\fk)$\u001dk\u0002\u0000]\rn\u0003\u0011&ˍ^\u0004\u0015܀\\\"R\b/ң<$wz(\u0005Z[i[\u0003#!y\u0012,(\u0017w\u0002.\u001eud\u0017'7\u0019 8e\u0012v7\u0001rjb۴-Nplܤv\tRƭ趉.@\u0013\u0005wӉW\u001aqq'SHz\u001b\u0010:[4IgvI\u001a۩\u001e%_=<\u000b\u0005Hn\u0010(T\u0018sgu\bʑ\u00103?Q@{wg-YnL󸍜Rt\u0004\u001e7\u00047Y}A-\\\u00148AP\u0011\rX؟Bqe\u001e#qk\t&M\b&tܮi\rcH-\u000b>aL)3]V\u001cVV{\u001b\u0013dV.9,?RwVظOUBq\u0003Pv\u0012rP ȍD#\t\u001fH\u0000\u000f-\u0014B\\\u0011埃H/\u001eO\u0016BnaЕM\u0019\t\u000f1-縨ܮiX,a\u000bDiOn\u0019\u0012oX\u0011~ٟŽ`2\u0014*Mbi#in\u0013FI\u0006\u001cIX(kUVG 7˝Ka\u0005p1\u0016\u0012w+\u0018#z\u0013r\u0003L[\u000f+Nn ?\u0013\t\"p>I6~\u0011tb_\u001c[|\u001dN\u0006,Jꎹy\u001b\u000fsahm^\u0018s\u0013F~[ct+yim\tdx89-IRܶ[\u0018̒Jw\u0001'\u00147Y Dme`\u0001`Ӫl[H\u00066gIPύ&~.g\f\u0016Vym̳kύ&ӟ6آ\u001dx\u0010s1cG*a\"\bf\t_IV~ni\u0016\u001c\u0001ff?7ͮgI[E\u001518\u0005Y63(lݢ\u0016V\u0003E\u0004\u000bp\"wℼcno؛QLmX/9=\\n\u0018X,@K@,7!Ս̉7Wlv5P\u0003\u0006!H\u001c7\u001d)'rs\u0017g\u0012[mcbz%(%Վp\"\u00164,۠B\u0001`QH\u0002v-A8N8sW3H\u0001b\b1A\u00004rIn\\Dځr$\b~\f\u001c\u0017\u000b4r&\"\u0016I7H'%iPZׄ9rs*\u0018KPGT7R\u000e\u0017pDػPvTMLV*\u0018\u001fInxb\u001d }*rC\f\u000f#Gnct/͟]kr\r:ӱ\u0005o[B]\u0003rյx_[ʎD\u001b\u0019wd\u0014\u0011\u001e5m)%\\H\u0014\u0011L&3/W\u0019\u0017\u0012y\u001b‘Z\u0005 v64\u0012l\u0010? G^g)F14\u0016^\u0000\u0001i\u0002Er;:\u0001\u0012G\u0003Bҗ5Փ#[;I\f\u0014a\u0005Xku'r\u000b\u0016\u0014\u000fKN\u0013Cr<\u0001&cnDZ)P1gB\u0013\u0003\u0010H 9َ\rln=0\u001c9h\u001eo\u0012\u001dM8.A\u0019w?涝-45giF3\u0007Cj\u0006\u0006\u0006H5rjje\tD\u0016m\rp_n\u000f.(oƸ[SN_n%i\tai+L.]n~cW\u000b\u0007\u0015}E\u000b\u0007`K-5\u0005qj\u0000\f#S\u0006dz򃲱\u0011Ƴ\u0016CW\u0006[إ7(Me[\u0002-n\u0016P\u0010wdU(GKYt#7r\"\u001e~mRуsGŚkK\u0000ԡ\u00167xMcE^KLTe\nIM]h5:\u001f\t'Ka\u001a\u0011\u0007\tP\u0003T\n\u001dcUcD \u0002|Q\u0002wµ`*\u0017˵:J%Ș=\\1MDZ5\\`=P\u001a\u001f\u0018opj7k:#koY6[\u0002BkG\u000b\u0005\u0018J~N4E\u001aa=\u0000\u001d(\u0010\\׌{#;t(`\u0010cZy(\u001bW,C\n\u0014RNvٞj.>\u0007\u0002ό\u0004@v\u001cS]+Ib3z \u000f6laA6\tx\u000ewa-`흩*i:\u0003A3@x\u0017\u0014J\u0013\br\"S\u00072X{\u0006iS\u0000,!s\u001eB送XpS\u0004OQm3\u0017\u0002J>Χ\b2\tB\u001eF,\u001aMi\r]Na6vڈ&4F\u001d\u0002\u001bOULa#(ԡ3(\u0010Gh\u001a\bf\u0000\"\u000b\u0011Gs?d\u0001#6\u0002\u0010vz7\f;T\u0016cw\u0011^\u001d?5;- I2m7~ #K>#ZE,\u0011\u0011\r\u000095\u0012ƂZG\fZ\u001e:c_eG\u00069\u001b;\u0006GԼ\u001a\u0016]P\u00051w<\"Ji-y#KL8\u0016i[-عBxbr\u000bB\u001a>& D\u001c\t7*&3e\u0011\u001bjEx%\u001c\u001a\u0011J/ָME9\"i{R\u000b|I|Y2\u0011\u0015\u00006\u001b.LΒ\u00069\t'j^R=\u0001\u001e\u000fQP\u001f\u001d)6\"H\rRy\u0013nZ0\u0019q.uk\u0003ղX\u000f\u001cF.(/Xf?9$({BeƼ[\u0017Hirtx\u000f;;;\u000fdr{Lj\u001ef\u0005$XkKdE\u001dx\b\b\u001eD\u0001\u000fI斠\u000fUY`FE\u001b>\u0007`INj‡\u001bA\"'W|8s\u000f1ʢbS>B!\u0012B9\u00186`ė|]a`:\u000f\u0015_6S.ra:\u001a\\\u000f\u0015ICaw'\\|XU*ɳi,\u001bF\t:ԇ܅ÎGx\u001cЇצf\bqOA[|\u0010J%(l\u001fnي6%r\u000b&J!\u0006G<\u001a\u0006-qb\f\u0016s}f\u0005,\u0019.0\u0017\u0005\u0013(O/s[F\u001e_\u001f\u0006f\u0012e~֡=zҹ^]~\u001f\u0005sh}\u0016'rt7v\u0013w\u0000-\u0000u\u0000\u0019SU\b\u0007}\u001dTKA\u0002Ri}#M\u0019\u001d\u0019WAO)\u0012|Z\u001d$jI\u000bx\u000bܓw>ZP\u000f?&\u0011˓1]\u001b.h\tc\"\u0011i\u0012ʣ*G}˚[ZCQMiS8'\r(\u000eA\b*Ih\u00036H\u0003FQ*\bG2Nf<\u0005=͘XC$\\\b)\bBIFT(s'634d3z=tbs{\u0007B[YG\u001fY\u0011\u0006\u0017_\u0004ijSoB\u0010J\u0013?`+:J'U\u0006]\u0003Jp^0\u000e5Z(@pDՒ1hNij_¦:bz/A\u0012P\u001eRGf_щ\u000b]^\u0003RB|\r\naʃ0hh\u001b`\u001c\u0016P)k6mʣ`xs>AfT\u0000}\u000b%\u0013\u0015V\u0002,B9(\u0003`v,c^\u000fzN&{5\u001d\u001cN$\bb\u000f\u0019\u001c8Ko\u0010^Hq{\t\u0011s\u0017Sz$O9\fkR\u001c!gVeP7';oL!s=)\u0006+\u001db\u0003SxLj\r/@^\u0005L(?%\u0015\u0006\u0006\u001dq0K\"\u0001SȗŘ+/b%W\u000e#\"$_^9+\u0000}Ս~JK#\u0002,!rɽ2H,l\u0018\u001a\u0012)[@\u0002-#G(a\b\u001dq\u0012\u0002o:I\u0018|\\؄\u0014+\u001ed%M!\u0012K\r0\u000eNDтO\u000b\"tЀiR\u001f0\u0016\u00140M$\u0019\"GK\bd\u0005\u0006\u0014\u0015>\u000b\u001b`a(\u0016\t:潏9>\u0001O\u0006*Н\u0007|\u001f&X\u0001=gfy+ơzqLϦ`n2p\u000eB/\u000f\r\u001e\n<\u0010AZ _+\u001b\u001fV\u0016f*<9Q\u0010C:4$\u001dF-\u00121\u000eY\u001fEdGKp\u00079_њH.CXk\u0012YŒM57T 2IKu\u0006 }}X\ngȼmVs]!זݣr\u0018b\n\u001e0ij>8Kæ\u001e)n\u001bxiP\u0002\u000e};#\u0001%i\rO$(b#Fi\u0019\u001eߚk\u001f{U\u0016+\u000f\tv.Q\b]B\u001141ׯ8ϻ裨\r'~\r\u0012zJo2\u000bd=|\u0004\u0014'n-CV\u0003G\u0015Wn\r]\u0004\u0018^b0R?\u0003\u001f\"\rb1\"\u000e\r\u00075LT FT\u000fk\fe?X3l\u0016BO%SU@L\b\u0007EVon֞A5\t&\u0001 j[dB{֛\u0018iwvO\u0012\u001b\u0014+#\u0016Augg-+yA\u0004\u0006<9J8\u001f$Gl)\u0003\u0006?faQE߶v\u0003.|DyۆR\u0003s%\u0012mȯ~\u0006TN\u000f\u001eA\u0012\u0006\f\u0005\r Q]\u00028\u0001\u001fK&vYQ\u0007+-@\u000e\u001b}\u001a\u000e5\u0006͆\u0001ZHIM|\u001bhQ\u001c9\f@\u000b\u0012B\\r\fA\u0012eTUqlV\u0018r\u0007F\u0001\u0005zH\u001dUe\u0003CƵI{AReΓU9y\u0004\u000e)n\u001d\u001f\u001b\u00119̬\u001fA.'9@\u00175\u000f\u0014\u000e\u0011-(;~\u001e\u0003t@\u0015?27Ñ\u001aW+\rx7+$er{B`d\u001a:ybVD ZLtw\u0010[s27.Q/0KN\u0001➉w\u0006k|\u0010V#n%ǜkn+#ܰ@94eG=͌Kǫ񞌕P.mdcw!_\u000e[\u0001a'\u0012\u0004Sjpfp+<+\u0004%]3\u0015\fNTr`X=;Jx\u0015jT\u0010Ar<Bs{D\u0001H=G*2#VPq9E\txt\u0013*O>xK\u000f\u0010KR\u0014鴣qC6\u001c\f N\u001d˿%=>o9Ja|έBO\b(m1\u0004 2ozĶhq:5p\nw\u0018\u0002\u0003z\tՍ\u0012p\u001fV%Bװʀ~\u0019yBG\u0003'17\\ T\u001daFK\u001c\rrɒАe!=Mu\u0013L([\u0000^)\u001b\u000faP{>}vAGYսU40,$Ct\u0001vl\"c\u0001 r\rtV\u0003\u0007\u0010o[v\\d4\u0018[*)\u001fƩJˮQ\u000e\u001a\u0018H#;&Olk)v\u000fca!W\u001fW2\u0000\u001da\u0016U\u0015O1^ϸ7Cm8:fl3_0\u0015~g\f\fM0ǫRaٗ\t\u000f\"ڿى\t@C,)jc\u0002% \u0017\u0017\u001f_R\nDg:`nx;@>\u0004wT\u00055Ybˢו/f!o=$se.іb,*\\v*y\u001c+\n]^?/\fpz\f_\u000f\u000f\u0000lI$hW:,)큒v\t.Ia4aL*A3Eڦ 0taS\u0005,::huhϜ詪88QXW\u001a}?W\u0006\u001d$J\u0015q%=\u000b3\u001e7ԺgcKL\u001cdH\u0015rJي2kZ\u001e4ȕְPRS\u0006P<\\to{K7\u0018\u0017gޯZPTp\u000eOzG\u001dzY6sYb\u0001w/;DO\bCο'L0iPM\u0004\u0016T|\f\u0012Ս3}\n-I\u0014Pr[\u0001,F#\u001d\fǮ\fN\u001c\u001c\u001fxKagl\u0019GЦP\u00050p\u0002e\u0015\u001cXBJ@3\u00050\u001dNg\u0011XՕ`\"f\u0007r%\u000bt\u001dBѣ~JAa2_MBb`\u0011x2\u001d,y ~!\u0014IX+gG|\bd<\u0004֪Һ=RZ\u001cG̼0\u0004ꅏSyʹd+i9b(\u000e- ^@f:-AA\u0014Q\u0013A\u0011h\u0010n\t#s\u0007\u0011ZJ`)aJ~\rpl?1(R\u000e\b=\u0013\n,h\u0011?w\u0004=4[k\u001b\u0001\u0011\u000eٛ&f\u0018T\u000bNF\u0007P.Y\u0004ǍƑ\u0010G!{ţmh6Aߥ+\u0016{\b5o:>NG4ĩ\u0003ߔ6ako[ŋ#Ǵ=B\u001b5$`\t!}\fC\u000f\u0000î-C#AC\"HMHp\u001baX\u0010(\u0019~yv\u0001R7\"2!\u001aј\u001cEŒEZ\u0010E!\u001fLxp!\n|.$-\u00055l4\u000e̱)\n\u0012\u0004\u001e(^\u0017f\u0004,i\u001e]6\u0011\u0012q\b*E)\tE*j332\t\"|X\u001e\f\u0011&!`W*\u0004)u\nAnHH\u0007\u0011U0mH[\u000feh\u000e2l^\\s'l[62\u000eު{ʀE2k\u001a?eո\u0019(\u001f\u0007(\u0001q\u0000Q\u001e}J\n8\"7{*l\u0013U@!DEAH ĜFcj=dwGl\u0015\bpot󱹊\u0017\f@\u0000]}\u0007\u001c2ֶ$\u0004\u0001\u0012o(ؼ@-Nid0asr\ri\u001e:8m\tRFg:\u0010 wC]\u0012QLR\u001bj\u0015$u\u001b׌Z\u0014d/ax\u000ew\"\u000081w`w\u000b|H\u0004@<<\u0011\"|WꝈ\u0002:pwW\bSge\b=D\u0018ފ\u0001ӄ3mg8\u00154\f-+ӏ[V譕p\u0019|\nsi:\u001fB\u0015)\u0017iuj3ޣݣ\b/p\u0004\tCݳKx(1\u00151D6\u0001h\u0019ɴYI\u0006ٌX¥UJq0>}@;p\"lӟDHF9\u001eeN8Fǎ(ɮm\t'2[X2ֹ?!ێM\u000f\b^}A^7F3޽\u001aAmܽCپ,VBH\u001e\u0005$]&e\b\\9//\u000f\r\u0018(\"\t\u000b6'w]\u0007\u0007x|9F2\u0007\u000e_CQ.Ih\u00104Țf#n\u001eK\u000f#\u001f*\u000bK\u001bƹ9GT#yr޻\u0003e:i&s\u0019iH3$>`\nh3XNNC\u0018\u0016FMR\u0002\t\u000f\u0017\u0013F\u0014T994ߐ_3~uw\u0004]${*S[kw!l]r\u0005Jm\u000eM\u001c\"\u000bcL\b)|U\u0006E*IJ:0\u0019e<\u000eFŠ 2ٴl\b1E$Y2%\rֱG,VLe( \u0015'>\u0004~!#8\u0004\u001dPUa\n[L\u0000\u0004\u001ap2K6j\u001b\t\u0013%TLd#\u000e07,\u0015!%\u0002\u001eĖa\\6|S|$8<\r\u001276\u0015Qv ݼ{Ë<7j\u001aj\u0010D~Ef\u000bٷ\u0012N[.\"!<\u0016#\nZA\u000f\u0010%_mN\u0001\b\nb4EΛd^Pשe=\u001a`N\u0003\n;qt\u001cNYa]\u001ac\u000b!%\u001f!q\u0004\u0018A\u0001ih\u0004`C1\u0015I0s\u0001#]Oj\u0001\u0006ObǣJ2GIB^\u001f\u0010+akQeh#/h1Gn>kLN#K̮\u001d+\u0003=9\u0005Nj\b'NA)?lxis\n/rC$=\\`s\u000fpPm4Fg\u001f2T]{\u001d\u0002\u0019fleKV*7p qd>N䓶`(R6\u0000\u0018\u00135FsJV#y&\u0001o\u0002pHV|\u0005\tPD\u001b. s;J(P\u0007RF恷T1dO4Qҝc̩.\u001bu\u00110pr*HA\tqʐG\u0006E2`L\\V?\t}<\u000b\u0000\fFA$\u001dJTs\u0016CìW)rcW3^n\u0015`1zC\u0014R9g\f#K\u0003\u001d!6\u0000; \u0013Q;(ozb\"E7\f\fYn\u00024\u00177:\u001c:\u0019l3U:\bAd6W-;\\/@\u0017`EhHĉ')>,uh.0Erb;\u000er\u0005[h130Uh^ɍ#0M~B]\u0017Fq0\u000e\u0016`l\f/l㧐D͌\u0018}\u0004\u000e\u001a@Fy\u00156\u00136\u0005\u0016ȐCk 0;F~Lt\u0003\u000e\u0003\u0006]ႜxwc/\u0001̃0\u0011僁-DXe\u000f\"{\"\u001eI\u000b\u0012\u0004W&f\u001a\u0004LnB\f'e}pV3vUD\u001d+]\u0016_px[0Ċ\u0018Z\u0000G\u000b!WXthe-؞@\u001f\u0015 \f.Xr͔G[7\u0007A%_\u0005PYQ5˚~B15~Վ,K][6)\fm]$]af,c(yD r\u0007Na\u0006Ux\u001fX\u0017\u0003\u000f\u001b\u0004.l?RÑ\u001f4z\u0011źdrt}q;D\u0018;0\u001c'E-i4\u0012Q8R*\u00015S\u0007^8=.&1ȌI2f.\u0001G,e%#ǂ=5Ȧs\u000e&*\u0018\f\u000fV\u0011azy(\u0005\u0017?\u0002f\u000b\u001fn)7T\"Li~\u0018+*\u00197Fp{f*\u0001U\tzWґ֥\\J|\u001c\r\u0011+\u0019\u0005In?S{)zg/ĒK*fΰ6\u000e\nV9&\u0004F*Mr7vmO\u001czD{r&6O䫄\u0015r$\u0012?w\bcAwLDv':\u0005\u001f*k8ɘ[8aIBBC7kXlں$%5\u001c\u0016\u0005\b\u0002g4\u0010\u000bmO\"ԒU'0Vz\u0012&z~-+=\u001ag\u001c/䱆X2ŧ\u0001:\u001aT)/\u0005U+(?\u0011\u001c\u0002\\J<%Y_v\u0000j\rj)\r\u001e<}Օ,C\u001aoG\u0017\"S@H@nR\u001a&z!1\u0005'Iּ53A%QæbMko\u0018Ak\u0012\u000fmkPڿϨp\u0017s9\u0014h=\u0003vF[ɾ\u001afr\u00117Pj4\u0010\u001aQց㦇d4(Xr\u0002y^\u0013\u00013PY:X\u0006\u0006,^\u001df\u0002Г0\u0019\u001f\u0017V#1\u0013D@/’{:\u0003j+h[كų]O\u0003Us*?\u0007H\u001c<_ڭ?\biN\u001dXm\u0011\u0012cC+\u0011QE6\u0017Ct\u00139I\u0000Eʢx5z핻+61\u0017&|Ր]q\u0002)=\r'ZʊƜ2}=sŠ݃)0*6bԘvQI\u0019cW'\fGg\rx\\\u0004cmCc\u001cN\u0004#*Bl0\u0010l/Yd\u0016r\fIM3\u0018y \u000eϿy&/>>&\u0006PU. \u000b`\u0012\u000fS\u000fӪ\u001e\u001c\u0011Z.\u000b\u0017\u0000خ/)eyB6jmM)\b\u0002УLyF42}\u0019U\u001cm\u0005τHe~r\u0010}6E&\u0002\u00164\u001c\u001c7&+EI\u001c;\u0012ԄH]&;\"\"n&\"Xt2\"HKA澹Y\u0004kBpZJiYrg\u001cp6aC<\u001d\u000e\"Z17\r_LX8\u0002\u001bX9Wb[ŋ3Ɠ+\u0012CųDYh\u001eIw&\\kG&gdEK\u001dR5;|Hc$[\u0010\rj?5>\\$\u0006ngшE\b\u000e\u0000@\u0002y{61\b,p֨FeS\u0016x>w\u0016{r\bg\u0002\bѷH\u001d\ff\u001458s^b\u0004\u0014}G\u0000hw\u000bq\"8x\u00049Çq\u0004%UgVe@?$J\u0000SKO\u0006d/h!}_sJ<ǻ\rT 0\b*\u0013m\u000fxѫN^,Cp8?6#:'GB#c\u0011\u001c1jc\"h,iIНR\u001a\u000bIh\u001fW\u0010\u0013P\u0001x&vD\u000fxu7iԳCE\u0015\u0010\u0010\u0006\f\u0000R&\u0003G`M\u0000\u0001~AHJ\b0]\u001ef%\u001f\u0012-K!\u0016km:\u0013\u001c^S]yF\u001eCϻzW.\u0001\u0005v\u001e?%U\u0014$\u0019\u0002;\\4R?N +w25rQ9]\u0012O\u001ec\u000emp<֨I\u001a\u0012SȲc8\u0001$9\u000627N|r@oz\u001d<͐\u0011\u00041Q伄Jt\\O\u0006n\u0016 3bE\\ȩ\u0007\"\b4ٙG(V\u0002D\u0014u!lKE#}fcw\u0005\u0002{1\u000bSsG4nFơ.j\t?πKȑ5\nj\u000eT?b=_/l$%~\u0005ʵe*\u001c#@W\u0005\u0012ᶘOrU\u0015K#ӱ6s\u001f\u0015~a!,\u000b}\u000bklV\u0004\u0016.51\b%m-bDݕЛG\u001cu.t0K\u0000\fXaONW:{/Z\u0011Ng6b\u0002q\u0005њ6#\u0007*ٕ\u0004Ό\u0004\u00124,\u0016@?O⵱Q\"eaNz&\u0000au5\u0010K[YLD4\u0012Tq\f1h c\u0014+\u0005%umJ!\u0002:,\u0002yan~}EҖ!4 o\bd6_%O\u000f(O'V CBqί}J\u00061w\u0010O\u0018#\u0006b<*H\u0010qT&\u0006m\f|b\u001c[\u000fAj&g\\}j/uHoEV\t3\u0002\u000f\u000eR\bpb}NHaE\u001auDXU,\n\u001af\u001a,\u0011ptֱh\u001aV~+\\ۨ&\nDDuy,LħCt\u0015%>\u0017@\u000eȘA] \u0016yu *ml\u0005\u001fHX\u0017\u001c$\u0017\u001aܲwC\tf\tvK\u0011X\u0011\u0003RV\u0012cL8=p+P\f\beTؾf\u0019X \u000f:Ȑo\u0011*3$oV\f\u0011\t ]sfB,[QI\u00024\")j!c\"\u001a>\b)T_\u0015\u0011\u0010\u0011$2T?2צ\u000bHu<>\b\u0015Q`!j4r\n܊h)\u0019-\u0013hIe\u0004\b2Da\fwt/\u0002yB\u0018#*QK\u0015@\u00138E˘GpU[\u000f\\\u0014nCdta`\u001e>¤\u0012Fxx&)9FiG!\u0007I`\u0013\b\u0019\tqSvi-a\u0018\u0004ndxC\u0012_M`\u0011?mœ2\u0018\u001dmtX\u0012[+)\\\u000el\u0013؝dL%+u\fMxpDXT\fdD43\u0002l\u0014\u0005JKn^^zb~=\u0012|Ө;\u0012ؿ\t\u0006|h$$\u001d\"b\u00042Q\u0014_#\u00110'a?$&qG\u0004R2{LF_\u0011.n.[)`r[W{43N\u001b\u0006PK1A\u0005`\u0012 #al\u0002l\u0014kc\nUj_D\u0006UT\u0015ˏ\n\nO2λ\u0014y|\u0019*7٢ \"ň6gIj|\u0016F\u0013Қ\u000b&\u0002\u0019LWz\u0017\u0014&L}i9\u001b:TB\u0015\u000e\u0013ꢸ\u0016pg\u0010\u00040M\u0000Lj0`[n1\u0012nдy\u0015\u0019\bY;h\u001e\u0013JAXzZ0.\u0018\u001b\u001ccw\u0004[\u0017s\u0018mH@\u0017ߩol\u0000#,6fi\u001e\u0012kU,)\u0004&ll@)|Dߋ:]Od\u0002\"jy鋑zp$YDQ\u0003|Yha0:d\u0010B_Bl\u000brq#,z\u00055)ײ\u001a\u0000i\u000f's\u001d~u\u0003\u0003\r*k\u0017.R\u001aŪ>?}+\f$*`h.¥_rjZ\u00178tG/:=B~\u0000n/\u001d8\"~{`\u001f!H\u0017J8MNxY\u0011\u0010Yʍ>\u0012\u001aqpN\u0005V_\u001c*r|+eDnsx'\u00187b'\u0012)sfP^(\u001e\u0000i=\u001cW(qr^DGP\u0003}vlb>|\u0012:\u0015l#h}Bo\u0013|\rIv\u0019\u0011\u001bXNrCsH,\u000flw;ix|%\u0000|94V,\u00161ge3h\u0004\u000fcI}i_\u0012\"őñ4\u0018\\F#UOh\u001d_O\u001bJ\u0013sMBu\u0003K)g/x\u0017Y\\=\u000fP\u0014C\bbS>r\u0007?YXId1\u0006Qh=y\u0000Z\u0011*_FMB\\:M2%\"H'\u0013\u0003F\u0010\\\u0013)d\u000eYhn\n؄72\u000bD<\u0016dnu)b\u0004\u0003\u001b\u0012s]\u0014ݏW5R{\u0019QA?20\"|:2k\u000eL\u0011sdξʆ\"Zv\u000bO&9:S\u0007F|=_u\u000e0)V\n\u00117\u001b\t'gJ)\u0010m,Ü~#yy_tĊQ$3fyyj\u0019c_\u000b_t~}\\7n\u0001efJ\u000fG೐\u0010`\u0018&#?O9me0)AC\u000eݼC6o\u0004© 6\u0012ZkdtJs\u0013R{W\f~ՕHcP)gKI@\u0001hS\u001beZtM&-\u001cr\u0005/ƻ#\u001fx^\u0003Rm|F^\u000e+nh\u0015gOŠ\u0016-̺?~?Y\u000e\u0013ǻ\u0019sK _{kE_?j\u001e2<\u0002\tZZ[ֳY\u001d\u0010`X\u0016U87p?{\u0001v\u0000\u0004:0fF^v\u000bE\u0018&\u0015\"Ê\u001aC©Qz/;Eu82v,!OkFFYNG5kABυ/U_Q/4v-6\u0007r;oЕ\u0007\u0010e59\nK&=1\u0010\u0011\u001eUxt\u0006\u0011wqC:eMi.\u0002^Bf͊XZ]%y6f\u0016/\u000f\u0004\u0002<({\u0001\u0000\u0005!P;\u001f+b\u0013M%\u0014\u00037v|t{|\ni\r8Czތ'e\u0017}ބ\n3nӕi`~L\u0002y\u0014=L~\rѳE;1>\u001bϕ\t3NH\u0017m\t\"\tXJjݡ)i0\u000e(X\u0002m\u001a7qr\u0002u~)\u0003ZqŪ\u0005V_4\u0013Aٓ\u0005{\u001b\u0014h%\u00111\u0002Α\u001b\u0005\\\u0019*\u000f:͈|ƚ.VD`\bnW\rȣ?\u00187C\u001b[N\rݩ}+u\"6\u000f\tYd\u001b\u001e\u0019K-[\r=\u0006|`Nꕌ\b._ZzBLC?\b~f\u001d.\u0001H1!l_IZ\u001e#l!\u0004\u0004\u001b\u000b*\u0005ş1\u001a\u0006l͒+i\t\rq\u0006껚\u0016lr^\u0006\u0001<<\u00190)v\u0007\u0010\u0014Ni@Z\f\u0002=\u001aӀ+\"E:_2\u0000ޕv|Ee8\u0000Y\u0010)7q\u001f#H\u001fZ\rbP,9x\"$H\u001e$+=]dFɀH\u000eS8;1%{\f{4{y&ҍr1gyҗB\u0003[zL$(|,i\"\rf\b\u000b\u0000T>\u0014w-&ĺ\u001eY-e+\u000e~e߼eb@\u0002\u0011\u001550E6\u0005F\u0000aPL\u0001Zj03E[j\u000e4\u0014]`sݵ\u001bG)\u0007\u0004\\d2n,c\tP1\u001cf\u001f\fügҙ׸\u0000\u0013Y&\u0003\bgc1!\u001d`A\u0014^q褬\u001d0$#\u001fʠ\u000b\u0018K\u0019TFc}¡3\u001fo&U\u000b\u0012]DU\u00185\"<\u001d\u0018F3˴,\u001a(]x\u001d\b\u0006xBm\\ԋw&RnI(Z\u001cfiVA_¡udx{)\u0002Q)\u001b\t0CJdaS]BevI\u0005\u0010TT~\u0014KWfՋ\u001dwcix~_q\u001e\u00144\t\u0017n\u0000\u0016;NdՅY/kؙV̷d,BIKl`/duةRq/fH\b\u001f\b\tP?\b#ul\u0001\u0012e2XW(\"%%2\u000fi\u0016Qf0{w\u000b\tuN^&]U]q{$Vh\u0006\u000e!{\fn\u0015O\u0007eNI}Dm#\u0015\u0002kc\u001aZ9\u0011O+^\u001e\u0014Ok S\u000bS\u0014Oy#>os\u0011$\u001a6\u0001D>\rendobj\rxref\r\n0 51\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000194 00000 n\r\n0000041042 00000 n\r\n0000000000 00000 f\r\n0000041093 00000 n\r\n0000000000 00000 f\r\n0000057050 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000057123 00000 n\r\n0000057363 00000 n\r\n0000058941 00000 n\r\n0000124529 00000 n\r\n0000190117 00000 n\r\n0000255705 00000 n\r\n0000321293 00000 n\r\n0000000000 00000 f\r\n0000056260 00000 n\r\n0000056191 00000 n\r\n0000056329 00000 n\r\n0000056401 00000 n\r\n0000360365 00000 n\r\n0000041559 00000 n\r\n0000053083 00000 n\r\n0000056937 00000 n\r\n0000052797 00000 n\r\n0000052940 00000 n\r\n0000051856 00000 n\r\n0000052236 00000 n\r\n0000052284 00000 n\r\n0000055976 00000 n\r\n0000053118 00000 n\r\n0000053328 00000 n\r\n0000053213 00000 n\r\n0000056071 00000 n\r\n0000056821 00000 n\r\n0000056852 00000 n\r\n0000056705 00000 n\r\n0000056736 00000 n\r\n0000056589 00000 n\r\n0000056620 00000 n\r\n0000056473 00000 n\r\n0000056504 00000 n\r\n0000360411 00000 n\r\ntrailer\r<]>>\rstartxref\r360603\r%%EOF\r" }, { "path": "Production Modules/TVCA/jlcpcb/TVCA_REV3_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF,\"C1, C3\",CAP_1206,\r\n100nF,\"C5, C6, C9, C10, C11, C12\",0603 CAP,\r\nCJ431,D1,SOT23,\r\n1N4148WS,\"D2, D3, D4, D6\",SOD-323,\r\nVAOL-3MAE2,D5,LEDT1,\r\nWQP-WQP518MA,\"J1, J2, J3, J4\",Thonkiconn Jack,\r\nEUROPWR-10p,J5,10P_euro_power,\r\nLM13700,OTA1,SOIC-16/150mil,\r\nMMBT3906,Q1,SOT23,\r\n100k,\"R1, R3, R6, R10, R12, R14, R16\",0603 RES,\r\n1k,\"R8, R15, R17\",0603 RES,\r\n10k,\"R4, R7, R9, R11\",0603 RES,\r\n1.5k,\"R18, R2\",0603 RES,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,\"R5, R13\",EVUF,\r\nTL072D,\"U2, U6\",SOIC-8/150mil,\r\nPTA2043-2015DPB103,U5,PTA2043,\r\nPTA2043-2015DPB103,U7,PTA2043," }, { "path": "Production Modules/TVCA/jlcpcb/TVCA_REV3_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,32.292,30.955,Bottom,270.0\r\nC3,24.99,17.302,Bottom,90.0\r\nC5,28.482,79.532,Bottom,0.0\r\nC6,24.99,68.42,Bottom,180.0\r\nC9,12.925,82.707,Bottom,90.0\r\nC10,24.672,83.66,Bottom,0.0\r\nC11,15.465,105.567,Bottom,0.0\r\nC12,20.545,96.995,Bottom,180.0\r\nD1,25.942,45.877,Bottom,180.0\r\nD2,29.753,35.083,Bottom,180.0\r\nD3,28.8,22.7,Bottom,270.0\r\nD4,26.578,100.488,Bottom,90.0\r\nD5,32.61,96.36,Top,180.0\r\nD6,32.61,98.265,Bottom,0.0\r\nJ1,32.61,88.181,Top,180.0\r\nJ2,32.61,72.941,Top,180.0\r\nJ3,17.37,72.941,Top,180.0\r\nJ4,32.051,103.98,Top,90.0\r\nJ5,24.99,29.685,Bottom,180.0\r\nOTA1,18.005,85.565,Bottom,180.0\r\nQ1,28.165,107.473,Bottom,0.0\r\nR1,29.435,65.88,Bottom,0.0\r\nR2,24.99,85.883,Bottom,180.0\r\nR3,18.005,54.45,Bottom,0.0\r\nR4,28.165,48.417,Bottom,0.0\r\nR5,17.37,57.067,Top,0.0\r\nR6,19.808,47.148,Bottom,0.0\r\nR7,26.895,50.958,Bottom,270.0\r\nR8,32.292,38.893,Bottom,270.0\r\nR9,29.117,83.025,Bottom,0.0\r\nR10,22.45,104.933,Bottom,0.0\r\nR11,22.45,108.425,Bottom,180.0\r\nR12,36.738,30.002,Bottom,90.0\r\nR13,32.61,57.067,Top,0.0\r\nR14,33.88,102.71,Bottom,180.0\r\nR15,36.42,91.598,Bottom,180.0\r\nR16,31.975,54.45,Bottom,180.0\r\nR17,12.925,98.9,Bottom,90.0\r\nR18,15.782,21.85,Bottom,270.0\r\nU2,27.847,73.5,Bottom,90.0\r\nU5,17.37,30.32,Top,90.0\r\nU6,18.957,100.487,Bottom,180.0\r\nU7,32.61,30.32,Top,90.0" }, { "path": "Production Modules/VCAs/VCAs_REV2_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[34 0 R 35 0 R 33 0 R 36 0 R 37 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n VCAs_2022_REV2_PANEL\n \n \n 2022-09-13T16:41:24-04:00\n 2022-09-13T16:41:24-04:00\n 2022-09-13T16:41:24-04:00\n Adobe Illustrator 26.0 (Macintosh)\n \n \n \n 124\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAB8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+YVfSv5af8AOMXk3zF5 J0vXdW1W/a71KIXBSxkgSJFb7MfxxTMWX9rfrtTbArDPz6/JXQfy9t9KvdG1C4uIL95IXtr0xtMG jAbmjRpECu9COOxpvvsq8y0XRReiW7u5fqmkWlPrl5Tkat9mKJducr0+FfpNFBORlKthzZRjfuV5 NZ8vCRhD5fh9IE+n6txctJx7cysiKW8aKB7YOGXetjuW/prRP+pftv8Akfd/9VseE9/3LY7nfprR P+pftv8Akfd/9VseE9/3LY7nfprRP+pftv8Akfd/9VseE9/3LY7nfprRP+pftv8Akfd/9VseE9/3 LY7nfprRP+pftv8Akfd/9VseE9/3LY7nDWtDqK+X7YjuBPdj/mbjwnv+5eIdzWs6Nbx26arpTtPo 87cAXoZbeUivoT0oOVB8D9HG4oQyqxl0PNZR6jkzL8ivys0r8wvMF9Z6pfS2lpYW4naO2KCeQs/A cS6uoVf2jxPYd8mxev8AmT/nE3yLaaDqF3YaxqMF3bQSTRS3klvJADGpb94EhibjtuQ22KvlXCr7 u/8AKC/+Cr/3bsCviltM0m302wurua49S+jklCRIhVQkrxUqzCteFemQ4iSWVCkz0nzjfaPa/VNI 8xa5p1ryL/V7SdoI+R6nhHMoqcO6NkLq2uw61cJca1q2ranNGvBJbtxO4SteKtJI5Ax9S7ILWtaN +Yre3i+qaXaVWyslPIIG+07ttzlelXc9egooADGNe9MpWleTYuxV2KuxV2KuxV2Kpho2s3Gl3Dui LPbTr6V5Zy1MU8RNSjgUPUVVhupoQQRkJRtMZUj7LVdM03Ufr+jXuqaZOpb0Jbd1WaNW24+tG8bH bYmgr4YjiTsmGoee9X1G0ks9Q8z6/eWcwpLbXFy8sbjwZHmKn6cd0bJTbabot5Fd/Vp7lZra3e4U SRx8W4U+ElXJHXEkhIAL7V/8oL/4Kv8A3bskxfFetf8AHE8v/wDMNP8A9Rc2QjzP46MjyCS5Yxdi rsVdirsVdirsVdirsVdirsVdirsVTjy5/wBLT/tnz/8AGuQn097KPV9rf+UF/wDBV/7t2SYvivWv +OJ5f/5hp/8AqLmyEeZ/HRkeQZRof5K+aNX0+K8iZIxIoYo4I416AkkCvjlQzkk8MSXNlohEAznG JPTcn7En85fl3rXlVI5L0h0duDFQRxPUVr1B33GSx5uI8JFFrz6TggJiQlE93RiuXuIq2ttNdXMV tApeaZgkajuWNBkZEAWWUIGRAHMvSbf8hPNVxCs0c0ZRxVSVIqPYMQTlEc8iLET9jm5NHCEuE5I3 8f1ML81eVdR8t6iLK93LLySQAgHxFD3GWYsomO5o1OmOIjcEHkRySXLXHTPy9oN7ruqR6faD949S zkEhQO5A360A98ryZBAWW/T4Dllwjbz7meN+QPmxYjKZY+IHIgKS1P8AVB5fhlRzSAvhLeNJjJrx I/b99U871XTbnTNQnsbkUlgYqSOhHUMK9mG4y6ExIAhxs2KWOZjLmEJk2pkXk/yRqvmieWKyIQRU HIgtVj+yKe25ynLm4SBVkuVp9KcgMiRGMepZPqP5FearG0kuJJI2CAkKATUgVAqCaV98hLUGPOJA bseijPaE4mXduL+YYf5eVlbVVYFWWwuAynYgjjsctn097gxHN9q/+UF/8FX/ALt2TYvkLTbeyuH8 qpdkekLedlQ9HdbuYqp+Z/pmNlkRGVfjZz9DjjPLAS5Mo/5yB80eZ9G1XTdN0q4lsdJW3VopITx5 v3HIeAofpy+AAFBw8s5SkSeZTjQb678xfku8/mliWR+FvdSDizR1Px/7EKG96VynUbAEcwXM7PAl KUZfQYm/h1+DDfKflbyNqPkjU9R13VP0Ve210Y7G5HxtIPTU8Pq/WTc1+GhHc0wZMkxMCIsONGET EklV/Jaw0i484xG6cM0bgQKwpUGo5U367LT3w59zEHkS5WiAEZyH1xjt+k/BLfzR8++fLbz9ewre z2S20ira26bIUoCDx6PU+PyzIdcz3810S/8AIeialrCiHWHthJIf2vVHEcKHffkR+PbMeW2QV15u xwgS08+L+Ejh955hhmqeWPI8X5d6VrH6UNr5lnidn05f33rUmZVLKDWH4R9o7Hwxjkn4hFenvcQx jwg3uyv8iLezitdRvbcCXU1glYA0qhQgKB/sWrX3xNnLvyA2csAR01x5ylR/QP0vPvLX5h/mJN59 tOd5cSXM14I7ixNeCqXpIvA/Z4LXftTfvmQ65l/592WnR65HcpSO/kCiaFRTYoHav+qx/HMfFYnI Dk7HUAHBCR+vce8D9XJKvza8reRdB1T0vLmpmadmIudLH75ben/F9fHbgasO5wabJOQ9QcXNCIOx Zhos8uh/kzqWoeW/j1AAVmReThWQM709iW+6hw4d5SJ539jlawCMIRj9PDfxPNjH5D+cfN+o+dP0 fd3c1/p08TfW1mrIqCoFanp1O3TMgh18SQbCh5ps9NtfNmvrYsCr2Ny0iDoG5AVr/lCjZi4SeHyB 2djrogZLHOUQT7y+rP8Aygv/AIKv/duzKdc+LdWd49H8uuhKulvMysOoIvJSDkIjc/jozsiiGe6V +cunHSrey1/TE1RYFAQSLQqRtQMDuvhtlcYzjsKIc3LkwZPUeKM+tAVfzSXz7+Z0nmGwi06zj+qW KH/eaNeCBR07ksT4/wBcMYSMrl0Y5M2KOPhx3Z5k/cwDL3BRmk6nc6ZqMF9bsVlhYMCpoadxXITh xCm3BlOOQkHrA/OvQJvTm1LRor3UIgPSvGXgwI/aKg0Jr1pTKh4gHRypjTGVgzA7qH62C+fvPF55 pv45pGIgiUCOMDiq+yrU0CjpkscCLMubXqc0CBDGKgO/mT3liuXOIyDyV5svPLWsJfW7lV6SACtf DY9fDKssCdxzDlaXNGBImLhLn+t6N/yuzy8khu4NDhh1Rh8V4EJ+kJX7t8gfEro2Aabi3M69w/W8 t8y69da5rE+oXLs7SH4C3XjX+PXLMcOEebRqc3iTsbRGwHkleWNDNfy+/MS58r+tC49azl+1bsOa N4gio+YI6HKJwlfFFzcGbGYGGS65gjmP7WV3H50aLBaTR6HpKaZNMpEksa1diR2Ykca+OCQyHbYM 8R00DZ4pEchQA+O7zzRrma5uNYuJm5Sy2Nwzn3PHJmIAADhmZlIyPMvtH/ygv/gq/wDduyxrfFet f8cTy/8A8w0//UXNkI8z+OjI8gmX5ep5ZfU5F130ihA9MT/Y9/pzG1pycPodl2YMBMvF51taT+Zx o41++GjGumCU/VTv9n2r2rWmX4OLgHH9XV1+Xh4jw8kry5rdirPvIkfkNtHujr3peuA/Iyf3g2+H 0/f5ZrdWc3GODk7jTDTflzxV4n4qmBvx5twrwqeNetO1c2Lp1uFXYq9Bni8gf4CkcGL9McF+rlf7 4y1FQ3tmtBzeN/QdzqRpvAjwVx18b6vPs2TpnYqrWgtzdQi4r6HNfVp/LXfIyutmeLh4hxfTe7NP P0fkldH046J6X6RLEziDp6XHq/8AlcqZgaM5uKXH9Lsu0xgseFXwY75c/wClp/2z5/8AjXM6fT3u sj1fa3/lBf8AwVf+7dkmL4t1aN5NH8uxxqWd7eZUUbkk3koAGQjzP46MjyD06x/JPynb6Ra3PmDV J7O6kRTNSWFI/Ub9lAY3ag6VrvljFI/zG/Kix8v6LDq+izz3VqGpdGZkkorbK6mNI9g2zV8fnirz HFUw0DRbvWtXtdMtR+9uXC8qVCr1ZjTso3xV7LL+SPkC3mjt7vV7qC6l/u4HmgDMfb9zirz/APM3 8v18p39v9UeWbTLpP3UspVmEi/aUsgUEEUZTT9WKsKxVlP5eeS38164LRzJHYwrzupY6cgDsqqSG HJj4jpXFXpkf5Jfl9Jcmzj1i6kvV+1bLPAWH/JGmKvJfOXlmfy35gudMkq0aHnbSt1eFvstt37H3 GKpJir0L8sfyyg80wXV9qcs1vp8PwQvCyIWcbsSzq44r06bn5Yqy/wD5Uj5HvLa4/ROr3NzcRqyr SWFlWQDbmoiViAetDiryzSbO4srvWrS5Qx3FvZXMcqHsykA5CfT3so9X2h/5QX/wVf8Au3ZJi+SN BvLCzu/KU98vKJYJwjHokhu5gjn5H7uuQhzP46Mpcgn3/OQHl3zPq+pabqGmW81/pP1dVjjt1aTj JtybgtT8Qp27b5Nin/laG68t/k80PmtTxk5+laSmriFqj0/9kCAPDp2xV4YxUsSootdgTWg+eFXo v5IalpNn5oKXigTzhVhlbpxBqyfTsfoxVKPzR8kee7nz/eTCyuL1bmRTaXMYLIEoOI5DZKHxp498 CHon5oXMVh+XmmaXrTC41c28aNv8X1hTUyVO/Stfu74peGYVe1fkbe2Emk3+nW1IdUZZObHcuWHw EdNuIpT+uKvOPLfkP8w4/P8Aac7K5juorxZLi+IPplQ9ZG9Q/C3Ja/D3wIZv+fWpaXNqFrZqBJqU O8kykbIVowPjyYVHhT3wpeS4q9000ya3+Td7p/lmsd8kQUQK1H+Ff3q8tt3NfvrgViH5EeVPN2n+ cWvru0nsNNgjYXhnDRK4qKCjU5d9+n34oX+ctQ0y+8365JYrumnTx3Eg6PIpHb/JWin5ZGfT3s4v qb/ygv8A4Kv/AHbskxfFetf8cTy//wAw0/8A1FzZCPM/joyPIMg0b84PNWlWUdpA4ZEABLnlWneh rvljFK/Nfn7XPMyIl+/wq3JgCfiIFBt0FPbFWM4qq21zNbXEdxC3CWJg6MOxG+Ks/t/zw83wQpDG yhE+yD8RH0sCcVYl5k8y6jr96Lu9arKvFVqSB4nfucVSjFUw0PWrzRtQS+tGpIoIIqRUH3G+x3xV mrfnl5xaIxMy8COJ7Gg/ygK4qwTU9RudRvpr25blLM3I+AHYCvYDFULiqfeVfOWr+W5pJLBqepQ0 JIow77fjirIr/wDOnzbe2r28zJxcHptuRSpoBX6cVYx5eZmbVWYlmawuCxO5JPHIT6e9lHq+1f8A ygv/AIKv/duyTF8V61/xxPL/APzDT/8AUXNkI8z+OjI8gm+hedYtK8tLZQTXlrqFvM88SW4i+rXD s0TRPcF/iBhaL4aKT4Fd6wniuV7UyjOglfnDX7TWtX9ext2tNOhjWKztHYMY1qZHFRt8Usjt9OTx QMRvzYzlZ2SLLGLsVegxfmDo6waXBLHey2MUCWl/pH7lbRIfqrW87W53k9SZ29YklaN157EYvgnf lff8fwG7xBswvWdUn1XV7zU5wBLeTPOyjovNi3Eew6DMiMeEANUjZtBZJCI0+5itr+2uZYhNFBKk kkJ6OqMGKmteoFMBFhIZ9cfmXYrNesj3+o+tAz2U196SvBegzLCy8Cx9OGO5fjVzvSgUbDGGA7ch +ptOV5zmU0uxVOvKGtW+ja0t7P6qL6M0K3FsFM8DTRNGs0QcqOaFqj4h7EHfK8sOIUyhKinOueer e+0S806JbmW5mnKJqFyY/UexZlnaOURgDk1zGJNvE1JO+VwxUQfxf9jKU7FJJ5c/6Wn/AGz5/wDj XLZ9Pexj1fa3/lBf/BV/7t2SYvjK6sbm/sfLNnbLznuIZY4192vJuvt45CPM/joyPIPWtQ0r8pvJ Wl6fa+ZYrdrySMDk0JllcgVZ2ChmFSflk2KVefvJvlXVvJsXmPyhDCIrctIxgXh6kX7YZR+0lKj6 R1xV4zhVPvJPlmXzH5ittOUH0Cwe6cfsxKfi333b7I9zir1/Wrr8j9C1T9E6nBaR3y0EirAXVCen JlBUf7Ij7sCsQ/OHyPYaW1preixIml3ShJEhFIw37LqPBhsfce+FXmOKs/8Ayh8lQa/rMl5qEavp dipLrIPgeSnQ+IQfEfoxVntpf/kVd61+hIIbRr/mYlrAQjONuIenA7+BOBXmP5m+UD5a8yzQwpx0 +6JltKbhQT8Udf8AIJ+6mFWI4q9a/KzyVoQ0C88zeZ4ojYU/c/WACixpuz0O1WI29h74qyXQ4PyY 83G607RLe2a7ETfCIWhkCkULIWCmorsRgV5RHot1our67pl0P3ttZXChqUDL8JVh7MN8jPp72UX2 N/5QX/wVf+7dkmL5D03Wl0ZvK986holtrhJdqkI93MpZfcZCHM/joylyDNvzT/LjU/PlzYa/5dnh mIgWCa3kcjiF3BHENvvvt4ZNijYIk/LP8tTpt5cR3WqSv6jRIaoJGJKqPbff2FfYFXhZNST477bD FWd/k/5qg0PzIkVwAIbtkHqU3DrXiPkeR+mmKpr53/IzzHrXmqfVdGubefTdQcS+tI5DR1ABrxDA jbbceHvgVOPzS1mx0Pyjp/lS2lW6uI7dbWRz8QCRkEsf8oUp8/lhV4tir178lfM1l9XufL92625d JPRm+zUSHqSN6qe/hTwxVKtE/wCcffMtl5qt7m6uoE0eynWcXYc82SJg6ilOIO29CfauBFKv52ea rTUdTj0qz4yRWhDvMQOXLjxVQflufHbCl5jir2/y1c23nn8trzyysyWmpFURQaBeUSgLQbbGgP34 qgPyu/KTXfKPmM+YNfnggt7NGESRuWMjEgj7Srtt/n3Cse8xeY49e8y61cwqBBDp9xFEwG7AMCST 33Jp7ZGfT3sovq//AMoL/wCCr/3bskxfFetf8cTy/wD8w0//AFFzZCPM/joyPIIry75v1mxmjg9e Z7WOKVUhhVS4PpN6Zrs1EajHfoMlK62QEq1PXdW1QIL64MwjJKAhV3bqfhArkkIDFW1ZlYMpowNQ R1BGKsosPPPmGOwv1a5meQxp6DxogSNvVXk0lABQpVRUHc5E3YSGP3+o3uoXH1i8lMs1AvIgDYdA AABkkIbFVezvLmzuEubaQxzR14uKGlRQ7GoxVkk3nvXzodpGtzMLoXFx607InovFwg9KNQRx5Rt6 hb4f2h17RF35J2pjE80s8zzTMXlkYs7nqSTUnJIU8VRmm6vqOmyPJZTGFpAA9ArAgbjZgRiqd6x5 11+4jgiFzMiNbIswkVQXYghnQ0JCt2pTIi0lAeXP+lp/2z5/+NcE+nvTHq+1v/KC/wDgq/8AduyT F8V61/xxPL//ADDT/wDUXNkI8z+OjI8goeXRfnVVFgiyXRhuAqPWhU28gfpvXhWnvhnVbrHmlmTY uxV2Kpnpv1/9F6uYEQ23oxC8Zq1C/WIynD3LgfRXISqwkcilmTQ7FXYqmtx+kf8AC9gJEQact7eN buK+oZmithLy7ceKJx9+XhlYriPfQ/SyN0lWWMXYq7FUy1tb9TY/XEVK2cJtwtd4SDwY17nIRrek yVvLn/S0/wC2fP8A8a4z6e9Mer7W/wDKC/8Agq/927JMXxldwCew8tRtHLLF6ExmSAcpfTW7mMhQ b7hQTvlYO5/HRmejSat5ak8p30bXV3beYdOuU/QJUKY5LOUv68chRVKOC3LkWNa8QKVyYDG0p0+7 e/iFlciac20Mn6PjgVSQ5bm3PapT7ROJ23UboXJIRNpFAUuJbhJmhiiYh4QCFkO0fqE7BC2x7+GR KQmFj5k0uXQfMq6uks2t38VmmjzR/DHG0E6GX1QrIpBgXitVbfw64iIC2hDcSanZz3syzzX8LRCa VEX0Et1QRKX4j4WrwUHp9OAbbLzQOTQjLe4On2yajGJo76OdDYzhVMNY93ryG7KSh/X2yJ32SNkf 5P1bQrddUvNcurkXVpbNPoFpB9l9RZ0VHclXQKgq7Bh8QFK9AUxBUFLp1ieztrqJJqyh1uZZAPSM wYkrEQOyMtQd6+2IUoXJIRdxdvp1rGtuJobm7hZLv1VXg0TsGT06itGUDf7sjzTyTHynaT6nBq1z d+YLTSrewsSjfXmZpJ1aojt7aNVdmJZQPh+yN8aC2radbxw3OqehFPFbSabLJb/WVCyNGwWjbAAg mtCMgTy97IdX2Z/5QX/wVf8Au3ZYwfGV5P6Gn+WpDLLDH9XmEskBpII2u5g/HcblSeuVgbn8dGZ6 Me1DS54fTuEQ/VLrm9ozFeTIrlNwDsarkwWJCK0+zewiF9dGaA3MMn6OkgZQWcN6bc96hPtA4Cb2 UbIXJoRNpJAI7mK4kmWKWJgEhIo0g3jEgJ3QN175EpCBvNMvbO5a3nj4yqFJFQdmUMvQnqCMINoI TP0JNMsp7OZ54b+ZojLCrL6D27IJV58TVm5cGA6fTkeZtPJA5NCNt4H1C1TTI3mkvZJ0FjbclEFZ PhcnkRxZiEFfvyB23SN9kttdLvrq9isoY+VxNIIo0qBV2PECpNOuSJoWgBH3DRR2ltaRSTExBzcw yEGJZixBaIKe6KtSd6+1MASULkkIu5tX1G1ia3aae7tIGa79Vl4JFGwVBFU8qKpG33bZHknmgLTT Lu5MvppVYIzNMagURaAnc++EmkUybT7iKa51T0JZ5bWPTZY7Y3JBkWNQtF2JAANaAZWRy97MdX2Z /wCUF/8ABV/7t2WMHxXrX/HE8v8A/MNP/wBRc2QjzP46MjyCJ8peR9T8zx3TWM0MbWrKhWZivJnh nmFGoQNrVhU+IyOTMIc/xy/WmEDJK9c0e60bVJtNuqfWIAnqAVFC6K9KMAajlQ5ZCQkLDGQo0gMk h2Ksx8uflhrmv6ZBf2U8ASeWGFYnLBx687w8qBTUJ6TO1N+O+Y+TURiaLZHESGHZkNbsVdirLJ/y 41mLRZdYE0ElrBD604UsXQFI3QMOP7YlPE9KqfatAzi6bPDNWxPL2t2KozR9Mm1XV7HS4WVJr+4i tonevFWmcIpagJoC2+RnLhBPcmIs0nHmTyJq2gWUN7dyRSW84tzE8ZJr9ZiaYDcCjIq/ED4jscrx 5hI0GUsZCD8uf9LT/tnz/wDGuTn096I9X2t/5QX/AMFX/u3ZJi+K9a/44nl//mGn/wCoubIR5n8d GR5BBWOs6pYQXEFndSQQ3Q43CIaBxwePf/YTOvyJyRiDzQJEKeoahfajeSXt9O9zdzEGWeQ8nYgA VJPXYYxiAKCk2hskh2KprY+aPMNhDDDZX81vFbuJYFjagV15kMP+Rr/ecgccTzDISISrJsXYq7FU ybzHrjQyQm9l9KaH6tKldmi+E8CPD92v3ZDgHcniKW5NDsVVrS6uLS6hu7aQxXNu6ywSrsyuhDKw 9wRXARYoqDSKvte1m+g+r3l5LPBzST03aq844lhVqeIiRV+QyIgByCTIlEeXP+lp/wBs+f8A41xn 096Y9X2t/wCUF/8ABV/7t2SYvivWv+OJ5f8A+Yaf/qLmyEeZ/HRkeQSR3RBV2CjxOWMWwQRUdMVd irsVWtJGrBWYBm6Anriq7FXYq7FVokjLlAw5jqtd8VXYq7FXYqtSSN68GDU60NcVTry5/wBLT/tn z/8AGuQn097KPV9rf+UF/wDBV/7t2SYvivWv+OJ5f/5hp/8AqLmyEeZ/HRkeQYzqn9yn+t/DLGKJ t/8AeeL/AFF/Viq/FXYqhrixvZrhJobeWSJAOciIzKKEncgUGKonFXYq7FUui/46bfNv1YqmOKux Vpvsn5YqgdK/3b/sf44qyfy5/wBLT/tnz/8AGuQn097KPV9rf+UF/wDBV/7t2SYvivWv+OJ5f/5h p/8AqLmyEeZ/HRkeQYzqn9yn+t/DLGKJt/8AeeL/AFF/Viq/FXYqzfyx/wAceL/Wf/iRwKwuX+9f /WP68KrMVdiqo3lrVoSdRkjAtz8R+IcgrDYkYFU8KuxVpvsn5YqgdK/3b/sf44qyfy5/0tP+2fP/ AMa5CfT3so9X2t/5QX/wVf8Au3ZJi+K9a/44nl//AJhp/wDqLmyEeZ/HRkeQYzqn9yn+t/DLGKJt /wDeeL/UX9WKr8VdiqZ2Pm/9GQLZG29VuscnKg+InqKHpgVLWYsxY9SanCrWKuxVnOpf8cCT/jCP 1DArBsKuxVpvsn5YqgdK/wB2/wCx/jirJ/Ln/S0/7Z8//GuQn097KPV9rf8AlBf/AAVf+7dkmL4r 1r/jieX/APmGn/6i5shHmfx0ZHkEin06+vkCWkLTMhqwUdBTvljFcsMsKLFKhSRFCujChBA74q3i rsVS++/3ti+S/wDEjiqYYq7FXYqrP5p1WeunOU9CnAsF+Mqo2BNf4YFUcKuxVpvsn5YqgdK/3b/s f44qyfy5/wBLT/tnz/8AGuQn097KPV9rf+UF/wDBV/7t2SYvivWv+OJ5f/5hp/8AqLmyEeZ/HRke QR/k3+6uv9ZP1HJsUn8wf8di5/1h/wARGKpdhV2Kpfff72xfJf8AiRxVMMVdirsVS6L/AI6Z+bfq xVMcVdiqJ05FfULVHAZWljDKdwQWFRirI/NsEK2ETrGquJQoYAA0KsafhgVK/Ln/AEtP+2fP/wAa 5GfT3so9X2t/5QX/AMFX/u3ZJi+K9a/44nl//mGn/wCoubIR5n8dGR5BAWXmObRkcpCsyTEVUkqQ RXoaHJsVG4vZL6ZruRQrzUYqOg2G2FVLFXYql99/vbF8l/4kcVTDFXYq7FUui/46bfNv1YqmOKux VWtJ1guoZ2BKxOrkDqQpBxVNda8yadqlqkFpzJRw7ll4gbEU/HAqzy5/0tP+2fP/AMa5GfT3so9X 2t/5QX/wVf8Au3ZJi+K9a/44nl//AJhp/wDqLmyEeZ/HRkeQSR0RxR1DDwO+WMWwABQdMVXrGxFe g7VwKtZSpocKrWjRmDMoLL0JHTFW8VdirsVaEcYcuFHM9Wpviq4Ak0HXFVxicCvX5YFWYVaSONK8 FC160FMVTny5/wBLT/tnz/8AGuQn097KPV9rf+UF/wDBV/7t2SYvivWv+OJ5f/5hp/8AqLmyEeZ/ HRkeQSXLGLsVXXMc0npmNvhBG3gfHAq6WvwgmrAbnpiqnhV2KuxV2KuxVUi6kVoSKA++BVkEU6TO zv8ADXfb7W34Yq49TTCrWKpx5c/6Wn/bPn/41yE+nvZR6vtb/wAoL/4Kv/duyTF8V61/xxPL/wDz DT/9Rc2QjzP46MjyCS5YxdirYYjoaYq7FWsVdirsVdirsVbxVxZj1JxVrFXYqnHlz/paf9s+f/jX IT6e9lHq+1v/ACgv/gq/927JMXxXrX/HE8v/APMNP/1FzZCPM/joyPIJLljF2KuxV2KuxV2KuxV2 KuxV2KuxV2KuxVOPLn/S0/7Z8/8AxrkJ9Peyj1fa3/lBf/BV/wC7dkmL4uTVNAn0ywtdQtbtprFJ I1kt5o0VleV5d1eKQ1HOnXIcMrJDKxW6baT5RGsWv1vSPK/mHUbXkU+sWi+vHyHUc47VhUY+rvH4 +K+lCavo+k6NcLb6xoet6bcOvNIbt0gcr4hZLZTTGpd4/HxX0oH1vJv/ACyaj/0kwf8AVDGpeX4+ K+l3reTf+WTUf+kmD/qhjUvL8fFfS71vJv8Ayyaj/wBJMH/VDGpeX4+K+lWht/LUyq0Om6rIrsY0 KTRMGdRyKilvuQu9MFy7x+PinbzXmx0APAh0nVw90K2q+rHWUHvGPq/xfRjcu8fj4rQ7ihjL5OBo bTUQR1H1mD/qhhqXePx8Uel3reTf+WTUf+kmD/qhjUvL8fFfS71vJv8Ayyaj/wBJMH/VDGpeX4+K +l3reTf+WTUf+kmD/qhjUvL8fFfSitM0/QdVu1stL0jWL+8cEpbW0kc0pAFTREt2Y0+WNS7x+Piv pTPUPJFxp1pJeah5S8y2dnCKy3NxGYo0HizvahR9OPq7x+PivpSeLVPLdpb3YsrS8FxcwPbq008T IvOlSVWFCenjjwyPOk2H2f8A+UF/8FX/ALt2TYPhHCr6U/LP/nJ3yd5d8laZoWraTfJdabELfnYp DJFIq/7sPqSwsrNWrCh33rgVhv59fnXoX5hW2l2WjadPbwWDyTSXN6sazFnULwRY3lATap+Lc022 xV47hV2KuxVk/ljzgujaNq1g8Bmmu05afMP90TvFJbyP/soJ3Hz45TkxcRBZxnQIZAfzL0mLXG1y CG+kvKz3FtaTyobW3uJ41iHpKBULGnLi3X7IptXK/APDw7M/FF2gPNHnPyxqegT2FjpbW13NeNeL OUiBUSu0jqXBZiF58FoBsBU9FEseKQlZPREpgjkwfMhqdirsVel/kV+aelfl75gvrzVLGW7tL+3E DSWwQzxlX5jiHZFKt+0OQ7HtgV6/5k/5yz8i3eg6haafpGozXlzBJDFHeR26QEyKV/eFZpTx33HH fpir5Vwq+7v/ACgv/gq/927Ar//Z\n \n \n \n uuid:6101c6c1-e6c0-a947-b257-57364bbfb19f\n xmp.did:7130d258-028d-433f-84cd-55e20e4272bf\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n xmp.iid:c624e2ba-5a3c-4f1b-90de-db2e0a93ce49\n xmp.did:c624e2ba-5a3c-4f1b-90de-db2e0a93ce49\n uuid:5D20892493BFDB11914A8590D31508C8\n default\n \n \n \n \n saved\n xmp.iid:c624e2ba-5a3c-4f1b-90de-db2e0a93ce49\n 2022-04-29T08:38:49-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n saved\n xmp.iid:7130d258-028d-433f-84cd-55e20e4272bf\n 2022-04-29T08:39:28-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 16.03\n 1\n True\n False\n \n 60.599919\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>/XObject<>>>/Thumb 58 0 R/TrimBox[0.0 0.0 171.779 364.252]/Type/Page>>\rendobj\r39 0 obj\r<>stream\r\nHW͎e5\u000eߧ8/pS-\u0005bՃP-x\u0012Ћn$\u0005?l''f36n=_\u0012;9\u001e||ܾ l)xṕ\n\u001d8sᏟo?\u001dݞ_vҐOX(*G#~?\u0011_:RɡS\u0007\u0014(8^?߰voapO{!g\u0013\u0010y\u001c\n6q\u000b1\u001ff\u000e߯_?>(X\f\u0018\u000f~>;\u001e\u001f9@9®S4\"^\u0016(86\rd)\u0006ڴ3Z>EM\u000e\u0007S`/n\u000bւI4]MC\u0015mjI܄pFL\u001ca\u001cO8:\u000b\u001f3\u0007M\"$HhFgXh\u0002[1b\u001a;b;p\npqU؜x^<צ\u001b\u0017%r~s6\u0016Gkm\u0005t\u0006lDjk6-x\u0010d\u0015Fቴ\nS\u000fY:äu1\u001d;Pq\u0014-ﶥ-=ۂG\u001d\u001aPcX\rhH\rh\nPi)BfZB?˔*ԃ:?\u000by`$\u0014FQx8d6Ș5 \u0013O\u0019`$@\u001aeDtlu?ҾBE~m8G~ҝ=\r/NXG+T7\u0007\t\\\u0010}}lLФ\u0011dȗc:i|4\u0014դ\b?z\u0000L:\bpD8\".J'Ēj)C\u0018h\u001f\fYĠ\u0012Q\"C-4Wr 5\u0001\u0017:B\u001f\rU\u001f\u001bB䇒띍cp!O:jT\n\r\rPl&X\u0012Ic\n1f\u0003ƞ2\u0012\b֢\u001bIٖ\u0019dؼ+P =,H^<; gG0SuTd\u0019\f#\u0005M\u001es_øԬRYҰ\\=IE-Dphh*\u0012Ti*dZ6Patˤ'F\u001a\u0015-FM\u001bF,掬BU5\u0000VS6kz\u0002\\Sꓸ+$\t\u0005%\u0018Rayh\u0005Fl\u001d2{ģ@L\u001a^\u0011т\u0000Awr)]]B.A1\t\u0017VLSc*:l0\u0014ʸb/{#,iɍ\u0016\u0007o\u0012b1\u0010_\r>XWA\u001fDs_)#Z54$1-`\u0002@\u001em֮4Ie{\u00116E\b\u001f.c)~N\\(aA4\r\u001d\u0016H-࠺\u0018Z\u00110nA\u001cfՄ\u0013%a*ԏc\n4g]<\u0013\u0013huAԜ\u001d264Z_lQ;Q\u0014\u0012(i!H\u000b‰wy/l/}\u0011=t\r=\u001a\u0002bw\u001f:\rzG|@#k_hκ?\rWF\u0016\\*[&k|`\u0019\u000ewFtƬUP'\u0001\u0003#UTR}\u0017VAkE5}\u000e.\u0010Q^ph\u0019qN9Q\u0013)V\u0013iD\u0004\u0012U$\u0012^M&f\u001bJ\u001drf5KLCu!\u0000vPnT\u000fǓ\u0000Jτɥmv\u001emgu(;bmy\u000b|E\u0010!;T\u001d(eQޭ\u0000L\u0015AߥO\u0016}x\u001a*i\u00106p\u00195?\u0003L8ښ\b\u000b8E\bVm\fR]T\u0004R+D1\u001d\u001d֨]Ïz7*\u001bd{fy\u0011c)o \u000eU<BF\u0002\u000fm5\\% &\t\u0006Йԇ00] uA,\u0010Ϗ\"vκYta_\u0000ھ0dް:E\"%t\u0016\u0019ҏ\r\u0015.x\tڦd5_n(!Z\u001f\u0015KԺ0Y@Ȋ*/\u0013\u0016˨6\u0005R֢Ƭw\\5?uB\u001bʀП dxkȽ\u001bT2e\u0002\u0016\fsuع*XbB0X{\u00161\u0014PKهh9~Pʋk\u0015\u001dt\u001e\u001d\bH\u0013S{މT\u0002tY==RpTG\u000fGv@P\u0007\u000fwi2Hvj`7co]xO\u0011\u0017k4\ni\u000es\u0006\u001e+aG\u001b\u000f=l.hD\u000413ffigggZf7kFXѠ5\u0002\u001amp\u0004\"\u0010\u0016\u0018\b\u001en\u001f\u000e\b5\u0018PoP\u001b\u0000]\u0000\u0010K&B؎9_襹\u0012-m\u001b:Yy1\r0i)4V\\ߟ\u001b-YG#4ed縳L\u001aA~\nV7.jb%lCۃM8\u001e;.w\u001dSY8%\b[iG1͈\u0005Q\\\u0013ۛ~jХUUVF}ly8o4h '&%\u000b\t0lJq_ZU$ZcxPsJ\nv,!=\u0004f[OYwKgS\fWqdB\u0013fb ڑ\u001a\u00177XN{Ŷ\nqV\u0003F3IYvtȮ7iF`\u00103CW؊\u0018e\u0015\u001d18:b6%\u0014S\f1hX,gRYc\u0013T\u001eV\thK7\u0013D\b\u0016C\u0006:?@F|v\f\b7;U6+NHñ'Q\u0019bxV%>vp~p vKqkM\\_\u0003^s<̀X\\\u0017\u0005GC9څL\u0006\u0002+\b\rKLs>\u0013Eg\n\u00156Aᅵ`=4;\u0012#\u001a\b\u001e[\u0004µဆ~\u0018>\t&V)t]L\u0006TS=Aq{`PI5wv&+An`<_=U6kV\fY\u001dR\u001fX\u0011Q`Moe\b{=\u0005_@ylG3& P\u0018\u000bg\u0006I/\u0017xHW[Z:$,g:\u001d]{\no>n.U\u001dolVː\u0012?ײT{WŌzf\u0015-5b\u0004b\t`8!S$][XBu\u0002*Xjϝ\u001cơqio*lׁ\u001aZ槖ȼ:Nr7&=~E}E(|l\u00156jAm\bj֪٨y2{+\u0018\u0014\u00180ٗ>'Ⱦ&\\HZM}j9\u0013KaV2g\u0015) \u0013G\t߉tk*޵.:$\u0013\u0004ǁf&Eoqz\u001aףq.\u0015ZeSB\u001aO-\u000f\u0019GԈ\u00035VẆD4MtXͽ\u001eʧu\u001eW}\u001eǍ<3g+{K\u0014_m3:%\u0007u-\rA\u001dgX\u000fN]u<`MvR\u001d`\u0007:UNcLo\u0005{.F\u000fhW4a,\u0018h'4\u0016bq7:Z>\u001bK3/\u000e\u0011\u0017b^g;\u0011\u0012\u00174mOJ\u0001\u0015i)&Sn\u001cq7ΩM_i\r;\u0013@v\u0012\n\u0004\\y`a\u0001\n¨a\u0010\b)BTc\u001c]%\u0001iu\tŘ?`5\"\u001e{L]w\u0012R\\إ񨸎E\u0006!&Fn\u001dO\u0005f6_(\u001d\u000f(\u001fyM\u0010/?rB\u0018 4~h>\u00185!EΓ\u0013|gIfAK,ȉ\u0016*|s\u00126Wp8\u001ciDQ\u0017h}\u001e{A}T^ݩ!p/p\u0016\"9\u001cRg\u0000oi\u001aT\ftįjiV{T҂';bB6)\u0007<{1@/:HHIF\u0015\u001e\u0014hԋ?\u0012b%\u0018\u000f\u0019\u0000k|\u001b :z;?eK4\\\u0007\u001eV_ջV\u001f\u001e/|3^FW =\u0010\u0013t\nǹu.\u001en\u000e\u000fx'.X\u0017\u0005!\r%=\f.ӾI~7}/5\u000b\u001b\u001d[u6xu7z\rj#\u0018TWL\ns0\u0003f选?5jcv8%`[J\u0014XCMTL\u001e̓\"\u001dXșʭi\u000e\u0019M^p8K^gefjא_3׈s[\u000f\u001ar[=\u000b\u001d-\u000b\u0015v\u0011\r=]|\u000fI)D\u0012\u001a:N~萛ї4c\u001b־b2\u000ejnuCǧ$\n\tn6c\u0003vqhcs}\u0019m6\u000bHK1e5Hfbrh\\\u001a6\\]lj#õ\u000bDvY\u000b\u0001}R/G_\u00119\\#0.;\u001a܋ڦK\u0006ؚ\blr\u000fIp\u0005\u0016o;\u00031)^#6cxe\u001c\u0007\u001fF{Ns{\u0017߉{\u0018\u0011♸\u0017p\u0014p\u0006%zܰw\u001e)Vmvث$8\u001ciy))@z>*\u0010C\\bյ19PhDE$?M\u0019Li\u0012OVY%J({\u0005Oaw\u0014j.{+\u0001ŠBX5\\!m\u0013h=>S{\u0017wC\nmA\u001f\u001aЪ\u0013\b㌻%gRǶ~ylE37꒴'nඛ&n6d(CO]AC\u0015\u0013o~EpLh߲o\u001c6\"f3\u0004w'u\tYW5@>\u000bƁ|fR/Ahjy]ʨh!Mq\u000brSzcA`M\u0007{O+fl\u0017\f\u0003Hs\u000b\u00114\u001bڂԋ=\b{L\u000b8\t]\u0005R&5xY\u0016mvԫ$8\u001ciy))@z>*\u0010*kcs\u0012jP35jq3%0\u0003.B|~~\u001d\t\fu%\u0005\nK&\u0014\u0004$\u0000\u0016\u0000n\u0006,\u0000\u000b\u0000|\r\u00003|\u0000$)>\u00010%O\u0000\u001f\u0004\u0010\t\u0018\u0011\u0000\u0000\u0018p$\u000eL\u0012ƿo{5\n2Wip8nRRVA\u001d\u000fw\u0010}T^ݩ1Rp \u0012ԍQϑBW$-BiiXdM\u001bL\\-j/UD\t-x\u000fcG\u000f\u0017\u0003(\u0006\u0013Qu8XZy\u001d@\u0003 9w\u0016y[-ُ}o`<\u0010p]r&uW xдa8\f.I;{\b2x7\u0011z\u001c\u0018\b\r\u0013o\fMddb;3<\u0004\u0004?=p\u0002\f_ap\u0016#\u0003\u0014\u001f\u0019h82p\f\u001cH\u000bq-\"\u0013\u0010\u0019Ұ5l#5\u0010ڦK&'E,\u0007q\u0012o\"L\u0000|^\u000b\u00007|\u0000f\u0000HZ|\u0002`K\u0000?\b\u0000{\u0017i!N\u000f\u00001#\u0000s\u0001\u0010=hw\u001dK$;j\u0015e\u000fa\bSP2G'\u0014d@\u001b\u0016q/!'ZDJ釦kwhWL\u000e˭MV<$ZzLՌ튴K~>,z,Y|DV\u0001ԑH^K\u0000KoXܷřf t=H̀Ģ+cO̵1\u0017į.6\"`~7St\u000fM\u0016%j\t\u0018'Z<6\u0003\u0004:'6t[\"5=|Iх>|c\u0019g\txaiwy<(5E\u000f9-){\u0012\u001e\t\u0000V.\u001f@e4~7;mBB\u00036G͔y?g*6Xb#\u001bday\":3ɷR\n'꾛kR\u0005ʴ_2цG՝\r\r?/?\u000em\fV\u0011RbںAV<\by\f[7ݷa뚹.ɇWy֭m-.q6[v\u0015~ֹuFCYǮ}iNC3\u001a\u0018o Q\r4Pui^\u0017ELsN\fn\u0007W9\u001c1\f:H\u001d¡_1d?*Rc\u0016\u000b\u0006v4ࠛƺx)\u0017\u000f\\\r.ĥT\bՅB_1|ug\"R.f\u0007?aռo93>D~\u00139\u0006͟ʟ\u001e4(nPRuw]ݴ\u0010VU\u0019\u000bh\u0000r0EظV:|\u0013\r\"p\u001aE\u0010kq3\u0013#GiSm\u001ep\u0001\\z͌-}H\bf#7w0\u0016ElOjp\u001c\\,,[ŎUCuպ,-l\tu\u0019>'avGA1H5(p|Z\teucS='Z\u001cن64Y\u0017C\r`\u0004dN4DL\u000e\u000b5JpXp\u0007\u001d\u001c&z\u0013\\\u0019\u00024\u0002]\u0000MrÕ\u0011`\u0015*YL`x\u0001}.nr/\n=\u001aH\u0012@\u0005@~l@o1Ob\u0014u'S}\tCj \u001f\u0007m\u000e\u0013q\u0003\r@\n\u000e\t$\u0011<$J/\u0019.\u00174oRg\rŐDo\u000395\u0016;i\u00188\u00066LQE\rq\u0002I]yh\"+D]\u000bA֜\b+\u001d}\u0003Lp\fs=Dv\u0014\u0003v[ȇCKfä\u0010D\rQ2\u0001\u001bOC\u001emFV\u001fahetKhČ9h\u0010ltU+\u000fESR}\u0004S^U/\"㸬L\nTl\u0003u\u0005\u0000\u001c\nbwʦ-S\u0006W+cRL4\u00154\u0012\u001ah.\r\\5]CÒ%z:U%Ds*-\nI\u0012\u0005%\u000e\fe%4n#\u00183\u0003?\u0005\u0018\u0000YhD\rendstream\rendobj\r40 0 obj\r<>\rendobj\r58 0 obj\r<>stream\r\n8;W:(3HE\"k$sZe]$m)/nkjf']:5@+Z80q@(aM4D/GHu`/bB>4rd1?A8eLllELd9ab\nmjI+>RR;&fR>Z:Mf+W-;]KOT>me5DlJAhu]Q0I:^@Ja)m\nK-)g#KhV(Sg$WF&Pk%-5q+AU];dh;P4^X[_-[Q@SZm,-oQ^YaNFMjOZB=sY\"R38kq\nS!lXMRtapog?71(F=]G-m)NnN)`;R38iFpuFdo>_P:a:s\\a+2!Y,Q?:;(%95Ce^qj\nXOBX/2\rendstream\rendobj\r60 0 obj\r[/Indexed/DeviceRGB 255 61 0 R]\rendobj\r61 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r50 0 obj\r<>/ExtGState<>/Shading<>>>/Subtype/Form>>stream\r\nq\n21.091 286.008 m\n18.838 286.008 17.006 287.851 17.006 290.116 c\n17.006 292.381 18.838 294.225 21.091 294.225 c\n23.344 294.225 25.176 292.381 25.176 290.116 c\n25.176 287.851 23.344 286.008 21.091 286.008 c\nW n\nq\n0 g\n/GS0 gs\n8.1704102 0 0 -8.1704102 17.0058594 290.1162415 cm\nBX /Sh0 sh EX Q\nQ\n/CS1 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 21.0909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r51 0 obj\r<>/ExtGState<>>>/Subtype/Form>>stream\r\n/CS0 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 21.0909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r52 0 obj\r<>/ExtGState<>/Shading<>>>/Subtype/Form>>stream\r\nq\n64.291 286.008 m\n62.038 286.008 60.206 287.851 60.206 290.116 c\n60.206 292.381 62.038 294.225 64.291 294.225 c\n66.544 294.225 68.376 292.381 68.376 290.116 c\n68.376 287.851 66.544 286.008 64.291 286.008 c\nW n\nq\n0 g\n/GS0 gs\n8.1704102 0 0 -8.1704102 60.2058601 290.1162415 cm\nBX /Sh0 sh EX Q\nQ\n/CS1 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 64.2909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r53 0 obj\r<>/ExtGState<>>>/Subtype/Form>>stream\r\n/CS0 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 64.2909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r54 0 obj\r<>/ExtGState<>/Shading<>>>/Subtype/Form>>stream\r\nq\n107.491 286.008 m\n105.238 286.008 103.406 287.851 103.406 290.116 c\n103.406 292.381 105.238 294.225 107.491 294.225 c\n109.744 294.225 111.576 292.381 111.576 290.116 c\n111.576 287.851 109.744 286.008 107.491 286.008 c\nW n\nq\n0 g\n/GS0 gs\n8.1699219 0 0 -8.1699219 103.4060516 290.1162415 cm\nBX /Sh0 sh EX Q\nQ\n/CS1 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 107.4909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r55 0 obj\r<>/ExtGState<>>>/Subtype/Form>>stream\r\n/CS0 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 107.4909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r56 0 obj\r<>/ExtGState<>/Shading<>>>/Subtype/Form>>stream\r\nq\n150.691 286.008 m\n148.438 286.008 146.606 287.851 146.606 290.116 c\n146.606 292.381 148.438 294.225 150.691 294.225 c\n152.944 294.225 154.776 292.381 154.776 290.116 c\n154.776 287.851 152.944 286.008 150.691 286.008 c\nW n\nq\n0 g\n/GS0 gs\n8.1699219 0 0 -8.1699219 146.6062469 290.1162415 cm\nBX /Sh0 sh EX Q\nQ\n/CS1 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 150.6909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r57 0 obj\r<>/ExtGState<>>>/Subtype/Form>>stream\r\n/CS0 cs 0.746 0.676 0.668 0.898 scn\n/GS0 gs\nq 1 0 0 1 150.6909 294.5996 cm\n0 0 m\n-2.459 0 -4.46 -2.011 -4.46 -4.483 c\n-4.46 -6.956 -2.459 -8.967 0 -8.967 c\n2.459 -8.967 4.46 -6.956 4.46 -4.483 c\n4.46 -2.011 2.459 0 0 0 c\n0 -0.75 m\n2.049 -0.75 3.71 -2.421 3.71 -4.483 c\n3.71 -6.545 2.049 -8.217 0 -8.217 c\n-2.049 -8.217 -3.71 -6.545 -3.71 -4.483 c\n-3.71 -2.421 -2.049 -0.75 0 -0.75 c\nf\nQ\n\rendstream\rendobj\r71 0 obj\r<>\rendobj\r44 0 obj\r<>\rendobj\r41 0 obj\r[/ICCBased 72 0 R]\rendobj\r72 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r70 0 obj\r<>\rendobj\r64 0 obj\r<>\rendobj\r63 0 obj\r[/DeviceN[/Magenta/Yellow]41 0 R 74 0 R 75 0 R]\rendobj\r73 0 obj\r<>\rendobj\r76 0 obj\r<>\rendobj\r74 0 obj\r<>stream\r\n{1.000000 3 1 roll 1 index 1.000000 cvr exch sub 3 1 roll 0 index \n1.000000 cvr exch sub 3 1 roll 1.000000 3 1 roll 6 -1 roll 1.000000 \ncvr exch sub 6 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll pop pop }\rendstream\rendobj\r75 0 obj\r<>\rendobj\r77 0 obj\r<>\rendobj\r69 0 obj\r<>\rendobj\r68 0 obj\r<>\rendobj\r67 0 obj\r<>\rendobj\r66 0 obj\r<>\rendobj\r65 0 obj\r<>\rendobj\r62 0 obj\r<>\rendobj\r47 0 obj\r<>\rendobj\r48 0 obj\r<>\rendobj\r49 0 obj\r<>\rendobj\r43 0 obj\r[/DeviceN[/Cyan/Magenta/Yellow]41 0 R 81 0 R 82 0 R]\rendobj\r80 0 obj\r<>\rendobj\r83 0 obj\r<>\rendobj\r81 0 obj\r<>stream\r\n{2 index 1.000000 cvr exch sub 4 1 roll 1 index 1.000000 cvr exch sub \n4 1 roll 0 index 1.000000 cvr exch sub 4 1 roll 1.000000 4 1 \nroll 7 -1 roll 1.000000 cvr exch sub 7 1 roll 6 -1 roll 1.000000 \ncvr exch sub 6 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll pop pop pop }\rendstream\rendobj\r82 0 obj\r<>\rendobj\r84 0 obj\r<>\rendobj\r42 0 obj\r[/DeviceN[/Black]41 0 R 85 0 R 86 0 R]\rendobj\r79 0 obj\r<>\rendobj\r87 0 obj\r<>\rendobj\r85 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r86 0 obj\r<>\rendobj\r88 0 obj\r<>\rendobj\r78 0 obj\r<>\rendobj\r89 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r36 0 obj\r<>\rendobj\r37 0 obj\r<>\rendobj\r98 0 obj\r[/View/Design]\rendobj\r99 0 obj\r<>>>\rendobj\r96 0 obj\r[/View/Design]\rendobj\r97 0 obj\r<>>>\rendobj\r94 0 obj\r[/View/Design]\rendobj\r95 0 obj\r<>>>\rendobj\r92 0 obj\r[/View/Design]\rendobj\r93 0 obj\r<>>>\rendobj\r90 0 obj\r[/View/Design]\rendobj\r91 0 obj\r<>>>\rendobj\r45 0 obj\r<>\rendobj\r46 0 obj\r<>\rendobj\r8 0 obj\r<>\rendobj\r18 0 obj\r<>\rendobj\r19 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 26.0.3\r%%For: (Chris McDowell) ()\r%%Title: (VCAs_2022_REV2_PANEL.ai)\r%%CreationDate: 9/13/22 4:41 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -365 172 0\r%%HiResBoundingBox: 0 -364.251968503901 171.779296875 -0.000015378900571\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 778\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 -364.251968503901 171.779296875 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -193.6103515625 -562.12598425195 365.3896484375 220.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 5\r%AI17_Begin_Content_if_version_gt:24 4\r%AI10_OpenToVie: -172.641273493458 67.2463316935682 1.61248506727565 0 8388.69588759175 8185.47685556297 1484 907 18 1 0 6 53 0 0 0 1 1 0 1 1 0 1\r%AI17_Alternate_Content\r%AI9_OpenToView: -172.641273493458 67.2463316935682 1.61248506727565 1484 907 18 1 0 6 53 0 0 0 1 1 0 1 1 0 1\r%AI17_End_Versioned_Content\r%AI5_OpenViewLayers: 77677\r%AI17_Begin_Content_if_version_gt:24 4\r%AI17_Alternate_Content\r%AI17_End_Versioned_Content\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r20 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X\u0004\u0003No\n+t\u0014\u001b{\u0014~oH`C\u0002\u0010\u0013\u001c\u0011&LH\fÂQA\u0002\n\u000f$LP\u0002\b\f\u0015( \u0006`HpX0\u0018\u0000\u0006\u001c\u000e\u000bF\u0006Â\u0011\u000b\\p\u00062p4\u001e\"8zxC\u0001$1\u0006\u001c\u0016\r\u001c\u0016\u0007\b.8aU$8X\u0012ہQux\u001bU\u000f\u0007\f\u001e@0a\u0002w\fØ\u0019O\u0003\u0019\f\n\u0004P\u0001B\u0007,`=JYNj@kP\u0018e7,\u0018\u0014\tLmZ(gv6EX7\u001e\f\u000bqlkZR\u0016d\u000e\u001a0:\u0003\u0002\u00187\fQ!Q\u0013ƛ`FR51\u0012W\u00158\u0019\u0006թ\u0016SqPa\u0000(1d6\u0013`\u0019\u001chG&7weq\u000b3\n0\u0018\u0014'Z\f<3,ia$ڰQ\f\"m\u000eӘRa\u001e0L,q/[e \u001a\u0010F\u0001\u0012baءQAG\u001850aJh\\y,8DWq\u0003a3\u0012=aa$\u0010O<3<\u000bE@'Q&(@\u000f\n~ʓ9U2ϐ|]\u000b\u0004\u0003°\u001bF°P\u0018WT\u0006X\u0018aH (cH h(u\u001d\u0006eD{\r#\r6,\u0018\f\u00028y\"q\u0006)n\u00063XzEI\u00070\u001a\u0016\fF\u0002q(3j\u0016`da\fN\u0018(qTD4fUt1ALM\r,sءe+AK]i2Gn.#s`]l[\u001aX(01Q2\u0012\u00048\u000b\u0006E\u0002ij7,\fca\u0018\u0006BH\u0018KX0\n\u001bgD+\u001b\r\u001bg(Fa4 xX:\u000b\u0006\u0005h`\u000b[(\u0010gff#wA\fhP\u0003C\u000f\nZE3ٻ,29i8#\u001ay\u001a&\"\neqŲ\u001cw\u001f[\u0018\tO06\fk#@$\u0014F\u0001\f0j\u0014\u00105\u0010M\f\f`\u0018l\t+0CluYP,lvioKbqk(4\u0003\bb\u0018r1nj'\fE˰a\\so\"\u001et8gӅ\u000egM%6fi2F\u0006\u0014\n\u0000F\u0010\u001a\u00050\u0016\f\n#x\u001axN\rH~7.O\ta0H(\u0018\u0006D\u0003bJ.;\u001bTQ*:栠\"\\J}aE\u0013W\u001d'\u001cd\fd|0(xPA\u0002\u0006\u0010*pT\u0004\t\u001c\u0014\u001e@\u0004.eH\u0012m)wU5Tye9*;N942F\u0006\u001a\u0016!h@ijm\u001bm\u0005)(A\tB\u0010N$$##\"d\f\r5tE\u0019\u0012E}hTj;m0\u00021\u001c\u001b44ܸDC\f\u0017Uk\u000b3X\u0011ƥ%*\u0004%D\u0003b`@\u0018\nD\u0002@\u001c\bD\u001c\u0010\u0002\u0018\u00050\fpgѠ8C\u001a1tP\u0014F\rE8\u0000vaP \u0007\f$<\t\nc9d1( \u0007$p` \u0001\u0005\u000f\u001a>gWiY4INqn\u000b\u0013eYs\u001bÚg3}\u001d1\u0010X1F\fb(3Z6a &p!\u0015Ƃa0%B0\r\u0006\ru5\u001d\u0011\tEQ\r2jG0b?W2a\u0016\u0011\u0003\u0018CC\u0018566ILb\u0014\f\rӺe=l\u001a8#```X040̢\u000bZxQ\u000b[\u0002@,\u0012\u000błaX\u0018\u00050\f`xjlnpr>1\u0012\u0018YLL[[^\u0017D\u0015e\r\u001d\"2\u0015\u0019\u001d!%\u0010 \u00051Ђ\u001ah\\m>8v$chzWd\f\u0003\u00180\u0010E\f3\\\u0011ݨ~ސdHE&\u0012LKJ'es\u0001\u0017Ȁ\nL \u0002F`-\u0014g$\u000eq<;:\u001f]o\u0016`\nK\u0018nihgfe6XC-\u0014(D\u0002 !] a04H\u0014eRÂ!1c츣-^hzJ3d12`PH8,\u001c50\r؀`\rV\rnp\u00035P\u001ba\u001a\u001a\u0016b`P,\u0012\u0004b\u0017ȅ\u000b\\\u0016gZ\u0017E\u0017E\u0003CÂ!`@0 ΐ\fɀ\f\u00062 1\u001c1X1P\u000eCAP,\u0018\u0014\nBP \u0014W<\u0015@q\nSX)\u0014T(FѐX$\u0016\t\u0004\"H$\u0010'\tL`\u0012F\u0001\f\u0003\u0018\t+\u001b<բrUY]ae\u0010(E1Ԣ\u001ajFf+3;CK!,a\nc5\\Ϡ\u001081\u001anHh,45Q\u001c\u001cFg5OO:\u0000a\u0002&up\u001e*<\u0000\f\u001e&`\r>@A\u0006 @\u0002\rH\u0000\u0001\u0002\u0006\u000f\u0011\u0004=*X\u0000\u0006\u001a@\u0003\f$@PA\u0002\u000f\u0018< \u0001\u000e\u0000ĂqT\u0003\r(\u0004 \u0016D<*\f6p\u0005\u0011 lp&\u0000ѣƒ\f(Lhx\u0000\u0012X0>`\bC\u0004\u0013\"Dx񠂄\u0007\f\u001e4\u0004\u0002\r(L0A\u0006\u000f\u0016L\u0000\n\u0012\u001e2\t\f\u000b\u000bFfȟ0tD)cy\u0006\u000f\u0011\u0005c\u000e\u001evvpQ\b&$0\u0000\u0002\t\u001bLH,,\u0018N_\n\u001eJ\u0000A\u0003\r\u001e@\u0003‚\u0000\b\u001c\n \u001a;\u001f\u00156(k^N\u0013\u001e=.cx?IRQ\u0012}nPJuuO5crTq8~\u000bIx$C_1ӦN0\u0007֨u2*OT\u000eӕ%uJ˘x2cGψ\u001b]`&:Jw\u001f,˒R\u0015\fo6%0ݼ<\u000bl˓t q3OI;Dq\u0015ɽJYj~ќf\u0015o}\n\u0007]R=F]k9\u001a`B5sՖ7;/WJfS,,\u000f~Β`𗮥{\u001cdŬ$Ǩ>¬J0\ti\u0004_iEf+/{B\\vH$T]N\u00154\u001b3{}yH\\U\u001f_{imhW&tfK,,b~jvTh&vX,KG\f-di\u0011JK{\u000eݗ7Cfn,?3Córg^\u0014\u0012]U9+:Kߍjhy\u0013:zY\u0014,\r2K2E)U`\\e~YsC)\u001c:ѾY~tiV\u0013Q./2r\u001akK\u001b\u0012\u0015#\u001fn0nj/\r(]ҌPM1.Z\u0010ؘ\u0018\u0016\u0013\u000fOp̊cY$W]\u001e\u0019\u001b\u0015a\u0012&VvDl0-s\\\u0019YnlU6edƗ8BeI9sI\u0014[Uh9+y!KK<\"g\u0019~C9e%P\u0016fW\tcY%,6\u001eK-\nɒn.vhcMTs[QY\u000fϕa%eVeȼ+{\u001dgwG6K\u000e#[}`z^u玻C\u0019`oR*:2A;Z9O\u001d\f\u001eս2\u0015MrqG9%\u000e=6k._\u0013s+HF-b\u001f)\u0013JVqy[\u000b|\u0014yh*̄|:MݤL%UJґrϘ)H\r*#ÙYCҲb6S$$\u0016Nt\u0017ÓaEqaaqIxǩ$;B9\u001fIy\u001c:j-\n֑1L\u0005x%R\r+Y&oG:(MNwqW&Uu)qtrE$:u\u001bR;FG'\rJ2q\u001dBu\u001d/ii\u0013>\u0017#$WRv\u001cbe+j\u000eO.;s\u001e6MӜ'\u001d\u0003<,˕j\u0012#Ce򯭤C׮ud5URtGPsMUyD)΃dl*M\u000fѬG\u000b0ށt(G\u0019Q%\u001a\u0014Ԩ\u000e\u000et\u0012\u001d8,\u0018\u0019\\ఱd\u000bfQo^\u0017C\u0007\u0007d\u001dk\u000eK;y\u000fë\u001f\u0005\u001d\u001cg]!\u0016a qUQَK3cZht;^Vz-\n\u001bH8,\u0018\n<\u001bƴIǎ+\u001dV\u0007 f(RȇuരDhrcZ%\u000el\u001eh\u001c'(4\u0005ѽ3$Y=H\"ILb׃\f&ʻc%s=\u001b#\u001d=B%V~=0jb);^Q=(}'!LAH0ip\u0010\rJV7&a^u٪Y'Q?x7<\u0014\u001eD#fIzEiRcGV{7\u001eWG/f%^nʦ\u0015G\u0015]c\b[!|쨚!reZd]|(-\u001dy%lu\u001c:ν%X CL[:tԑ\tsW,Y$\u000e˫:q4\u000e|έJ\u0007NQz\u0016\u001c]oDG\u0012{9f,;e3f\u000e\u0012qLn;wّf߷\u0014\u001d\u001e#Ht\u0010~9\u001e\u0014\u001d׭\u000f&\t\u001a\rf'Tk\u0003x%\u0019j֕m˱W;VZ9}793ڠGbKTeGyF~C\u000eag6կsV\u000e\u000bF\bli[C %:Q\u001dQly\u0015ucsΉZ\u001aŎ\u0010\tN!!+]UuʦZds\";aP\u0012n9)F5\u0016fU7՚.V[8W?L;6^V,|5vcC\u001cZy&]uk%b=ϚD\u000eRzҡ\u001d^lz%\u001fjj;Ykyl\u0017\u001f6&&JM)69oND\u0013ݤ&£9\u001d9zr1٨\u0004:W}>Йu\nm,\u00198R\u0019՛FcLQlj=2d0O\u0006{I5~{*_]\u0007k43e,e=`X[\u001dc:wRʘCVfUdӆX[>f\u001e/C>U,ۛ_}JeŬgC3eWIKǃ>єdQ\b辣˗LIDyӪDTdXYۥ\u0013cge+\u0010%VLDk*z\u000ee\u001d\u0016\fNDY;W7vq7gfc\u0012m(ŲTJlTe~'\u0011o\u0007]lVDB29}k]rﶚϷM%\u001eYb$+#M>(d}иt:<{钙y#QuX02hݾCY?\u0013Ȱ^c+ivF\f{twbg_X\u001d\u0019*\u000e9,\u0018kGXOMu\u001cz秕zC=W%гUDuhV]'\bLItuj\u0010|Y\u0010\u0019f7=ao~:\u000eز\u0013CCYiU\nш=\\,9zC7Kڟ\"\u001a\u0019qj\u000eMFbX\u0007G,)_da3v'q\u000eIX\u001csp\\UD*\u0016*HS7aϢ\u00145o&BMLf-zb$\u0006pƒ\u0007\u0010-G:'|FpUO<\u0007<_\u0015OU\u0015s%TVJeD\u001a,\u001d|\u0012or:4YUbkOiī\u001af-gҶk9L\u001cl,{s\u001aKqUf\u0010X&d8kίgbjVO>5)j\u0007D'CIҁY+3su\u0002,_yX\u001aw^DzbC\rci``v*v~/\u0013\"ܿhv\u001cBʹ_46sJL9#baTNI\t_ub\u00069vGΪ[\u0003\t\u000e`*o]\u000e\u001dm3%>\u001ee*Su\u0016(Zr?tj2NghX_ɟɻ9.;o\u0017\u0002?m(hnDW\u001a\u0012jO\u001b\u001e\t\rYk\fe\u000b\u0007\u00156^u&7THwDUY_}X\u001f\u001a}z\u00158XH\u0007Y\u0010uV[n>4[ų1\u000f;\u000e:\u0015|k6\u0018ΤQnC8YDXc_zՊ!:c}\nGZ/^\u000e=N=jd^\u001a[VʳdGc;U],yJ2~f#+oN\r{u=vC\u001b,~\u001a.4m!~U)gʼ==c5L\f~)WiDh#O}\u001ej{5vMbe3\btɫ\u0013aq4\u001e=d̫{YWKy;ߋ,^^=LzUS\u0019\u001dqJ֜Z\f\u001c\u001cwջ\u0011+AeO^nJ'ChjЦG';\"138D\u001e}z˛6cQS\\\u0014+#N!6onob_چ\u001f\u0010\u0016_N}|~fu檦Q˭uv\u001b)~i©vs.\u001bsBLclIznsn46{4?;ǴKtusktgwcIoUҍb\u000b|YIIdsLLI9L2ԅЂ2܊WGk\u0010Zyl6Ӵs\u001cF\u0010MRɚӛGW{ˇTiU.Uչ*P\n*1rXh]U_fuHD<2[YC&]sIrfYSJ]Ye3|u8vYW4W~a3>W֑_MjfCWLVY#KZaӬd&嫨lU>]JV\u001dγ1+\u001c~XEdiUttM<,)E&Ue,D̬Os93ҪW[>쓦h>UVQ3yTHL՚>IMMӚӭqCiw'Mh\nXg>^ٳ[m\u001aSe3~e9\u0011O\u001dFu\f\u001522mVוUR2\u0011KRNk\u0019Xˌ$9~\u0012bYU3!s#R)Þ<\t,SJu)M}<͎yT\u001a\b2S\u001c,aS3DFwӷ\u0013Kw~f\u0006Ӧ[v2_sholH75\u001c\u000f͍\\2\u0011o~\u001eKOuʹ]G|-2hz$fAWot\u001aJ2:bk~]\u0017f\u001b\f/t:bd>[zz\\27MXhg4۝hDEc\"\u001cT\\25\u0015\u0012\u0014\u001b&9.\u001d)S;Om\u001a\u000bd\u001c'nF\u001b/k~ʖS=\r\u0013z+iWeWùS\u0019\u0013 vX{\u0019q\u0019-un1|7G}.VN+54\u0004G\u001eF7}&6W\u001d;M2UBe魷yެ\u0012:ldd뭲b6\u001e\u000bO>x\\T\u0014ZO\u0014\u00138\u001a\u001bʐ|},'Hne\u001e\u0013KBޥ`uw5휾y)dHlgֲ_^.٦'\u0013eПg::ݪ#H#Y:?? Ỷ}n]\t\u0013\u0014J̫!1bW[z=\u0019#*ߞ9:!˻zg.[\u0012B\u001bR?ݤڕo'ikK4\u0012ms|\u0005뛒KD9&sz[-dd\u001bل\u000e$LPA\t\u0011`\u0003\u000b,@$\u0012\u0013\u001c\u0018H@\u0004\u0006pP`;\bM҈?2˅bB7RYۈX\u000enַ̎j_Ӳ\u0018̧D$g\u0019iC9e!}\u001fLY>=]ˠ>(E;ξY\u0013r>F8d?S%T}\u0015Uu}Ou{}Wvʌ|V=Vt^Y&ՠa̽cάpf\t\u0011e\u001au&M\"Mݑ9ծ\u0016;$l{TڬLnͤ.&]TsZVߒZj{fϊEe\u000bК~jgw^t}3fO2ך!vZJ;\u001ef(gG`dp `\u0013ŪH\u0016DV3ho\u0015o==S/3\u000bZzHT^DvՇee%\u0005\u0003\u0003vtk` 4E5DxE˔\u001e\u0015ү\u0011S4xtu+BR\b\u00144\u0005\u0003\u0003\u0018`*`),9eqMhs$w\u0014pfQTr̤\n/#uْB:\"RuJ\u001d\u0013UѴHy*jhHb/\u0011୵'{\bSz9\u0014BA\u0019I\u0002\u0000\u0003\u0012\u0000 \u0010\b\u0001qX~\u0014\u0000\u0005x^6N6\"\u0014\nƁq\u00149e\f!\u0004\b\u0001\u0019\u0001\u0000`@R==X'.v*~#\u0010)c^؁2 \u0006,o\u001do\u0004@ċf\u0002Xp\u00135pug_\\\u0014J\u0013\u0019*ѩ6]@M!\"6E\u001f\u0017N\u0016V]yq]ˉ+87\u0002o\u001ez8v\u0000\fŵZE\u0018;\u000eTvΊ:\u0011XZ7\u0003mb#\b\u001b5\u001c\u000fOHb\u0018e\u001d\u001a:kCj_Ð8h\u001266fDW\\VJK\u00001ƥ\u0010\t\u0013a\u000e\n\u000bx嘭)Ev-\rB\u0004W\u001a`vn:qQ\u0017\u000e\u0011\u00157\u001fgu\u001dͳzEXq0x\u001eɠL_\r\u0011Ց\u0006\u0003VbͰ\u0017<'\u0016tx\"x1utDY\u0015\f\u0012_]g 0;ꔭs=\"B.'s\u0006 bǐ蹑ųrd_7\u000f(i\u0005$X&}U賕\u0017϶\u0013WN\u0017O\u0001uR\u0004=50fu\u0012<\u001aHu9\u0010iǓH?rL4\u001f<\u0019B\\ąՆK!)s\u000e\u0003Y~מZ9+)\u0010lt\bgv!L\fs\u001co\u0007މ\u0015.X&{(l9\u0005, \u0003K \u001d.\u0002vfU.-\r8KkPG&\u0005W.U 8]PLm…i^xc2\"Ͳ-\u0005\u001c?5Äxfʝ\u0017QS|3\u0017oOj1Ђ\u001a\f;Ohܩ\u0012?TaGo\u001a\u0004~M0|3ѩ^{$\u0002B((NGKd#N7\u000b9x\u001d\u0018D6͛mZ;=|\u001d鞦ԋ\u0016|3RoЭܜTt*%\u0006\\怀s\u0005A_Bᛗ]P\u0016rdc>ECr=B\u00014\u0011\u000bfc\u0019଼{vP\f6¯ff-uw*5GIǏԬ=\f\u001e/bC\u0007\u001cRך+APa\n\u001d7\u0011͠'I1q/\u001a\u000f\u000e\u001f]\t\u000eA{\r\u001cnCu:$T\u0011q\u0011ٰG=Pn\u0016f\u0015/[vͨQ`pd\u0012\u001fUuƶ\u0004\u001d\u00163ͬ]7[k̉XTRxݜ4_QmC,\r5*\u0005\u0007l'O&́\u0013jun\"\u00021\u00042u#媛HŊl\u0016\u0011n\"qpk>[\"R\u0001$d@x:\u00105ߦ\u0006OsoM\u00188ef>gSuG)i7Cא>Zpؙ\"Uu\u000bT\f\u000eN4E7e\u0006M\u0000u{hv\u0004uqP_\tI-\u000fqoSX\u0003:\u001b7{dTqeͤ\bOM\u000bYj\u0012T\u00065\u00181#jA\u0004m\u0006'hd$J҉Rlb($\u0012FĶL$Մ\u001fH\u0004\u000e\bS\u0011\btS@\u001dvїp&\tB\u001a\u0001E4-mhWM\u0012iF\u0017\u0011E\u0017nb-YD\"A((ei2Q)M~Gn\u0011\",\u001eD{\u0004>dhY4!\u0014\u000eлg\fChK\u000bq\u0012\u000b΢нO(x_#yu&|\u000b\u000eVU\u0017ŅԔ\b?3pr\u00052\"Ԁ2R.\u0002>ry\\\u0010N\u0007}\u0004V\ftܔ\u0013$)\u0016lI\u0018n\\\u001an.JUR1\u0006Z3\u0012~\u001e\"\u001ec\u0016\u0001Aab.IE[\n\u0003d :p\u0007NF9T\t\u000bCoP\u0006\u0002Ϝ\u0000\n%k=r'@\u0017qxn.TP(\u0007\\a\u001d͢,\u001a\u0019tTd\fhKrٿD\u001c\u0010Jj\u0002ᴥ\u0002I\"\u0007>f\u0005\u0006\u001a\u001fK?\rF}\rJ4b/[ˆ\u0013\u0011(y\u0017Y[Zc\"QU-\"\u0016`V\u001a\u00018rV~LR\nX\u0001ƭ$\u0003\u001c$ŧ?\u0016v\u0015\u0015Kt[3< QısL\\ƂK\".\u001b\u001aQ:w-\u0003=󶊋y[}\u0016\u001a%k[RYn֖2\u0015hePP@ٓʗ\t\u0015Jcr\fJs\u001at\t(EE!EIХ(\u0016O~Ve:ђ~r~$\u0002jcJu2\bgN~rt%B\u0019N\u0002O%\u0015\u0010JĎ\u001btz爧(8-nX,=f0\u0019ʤ!\u0005cj0)ZnF%y&o\\\u0012Q\u0007șΦ7ILӨQ;a03(VOK>&\u000eu<$\u0016d$⎚k#)+\u001dD3\"EIcM\u0003I##F!#q\bϹRHLȮW\u0005\u001cԱLAA6ld̂<ˀ\n(iE\n\"y\u000f˅X\u000bXJll?\u001d\rL;\u0005\b\nV\u0017>\u0010\u001e\u0016-Z\u0005qz\u00138Mi\u0012>\u0014I\u0013X_L\u0018Kձ.Ł\u001c\u0003)fw\u000b~d2ըrJ!\n:ZŬ\u0005qp\u0002\u0018\nĂX0ԋ.;\f'\u001b\u000f9\f\u0001\b2|\u000bBPp#\u00100\u0018|/b|#I\u0011b#aJؐ6[\u0018[$XE\u0000?pC\u000b%3\r\u001e\u001d\u000fm׿]N)iX\u000b*\u0012U]+)&D36\u001d=L([g\u0015\u0004nNɂ\u0002斫E+\u0002=R\u001b \u001ca2J.\u00013\\)˰\u0011\u0000b(I\u0003@\u00156u u=t\u0016+LB<&oJ\u000f\u0001ςJ?\u0005&cnéd#zBd\u000b\u00141\u000b쬚7\u000br鈟>Ԙ'aɾU?\u0019;\u0013ѹvj'̩,iUlYSTG*\u001e\u001d\u00175T{XE©bT:=yQD@~-eϛ3\u0019954/6sE\u0010W\u0017\f1?%w\u000e\u001b\u0017\u0003kdît)\u0000!P\u001bVoQ\u0015\u0001\u0002C\u001fY)M\u0010\"\u0006\u0001\u001a\u0015fOu\u000bB=\u0003o5\u0015M½>ʱ\u0004\u000f\u0015d\u0000\fM#\u00068F¶Yf\u0016-H0g\u0019϶!]LvI\r\u000bS_\u0011Hr׊\u0014\u000f)\t\u001ahF%\u0006F\r8\u000b{d\u0016L\u0002xWؒ\u0019\u0017z\u00173Q\u0019sM\u0014*z\u001c0㓏\bޅH]t\u0010۲\u0005Hd$\u0012=Al*\u00118f\u0016#\u0001\u0010\u001b`Az?2K8ۯ\u00182+\u0012.k\u001c\u0004(R톫\u000fG\u0007nW=KO:K3[c|f\u0010TH#ōwqÄ\u0013߫6.]\\E],ҟ*'[K/ǘ:/y\u0010NoY\u0004\u0003PeJÁy\u0017L}Wd\u000b\u0012XK `G\u0001\b\u001b$4FI0g\u000e\"Y5@1\u0015F\u001dG\u001c$C\u0011c\t0\u000er\u001a)0\u0007M \n\u00066ps/tn\u0006\u0006k.oy\u001d[~x|Jh\u00163bO;C16<\u001ey\u001bmE\u001397t%n)ز6Ut\u0013\u0019'rT9\u0016|pMj(\u00114K\u0005\u0012^\u00136)f!RE\u00026\u00103KNV\u0014X\u001d%=E涆\u0014\u001aʅ\u001f\",\u000bC\u001a\u0017(_Z3'y:tm(PHƵ}D\n||ʂ\u001c°B\\܏[gr5\u0002\nqREy\n^*\u0016e*\nZ\u0005\u0015U>yV\u0004Rv)q[\tv<\u0014SrsF/\te\u0018\u0010)\u0003a,nDGh+ @\u0014\u001ad0k\"\u0010\u0011a6n\u0012\u00038qX\bNrRC\u0011\u001d}w\u001b\tQiz1զV#N`V+;C=Z7q.ff/\u001c%9ҭތux\u000b2xu%!_\u0003`XAz,<+dQOVP\u001eD$i9㛋\u000eXy/n[fZ1$\u0006z\"~\f\u0014b\u000eŕצ\\\u000f9דj¨tF \u0018\u00037\u0006/Lʏj~C]4_\u0019\u001d\"`QQE\u001c*ѯ\u0018S1~?/!L1hA\u001e\u000eC:jqX_\u001d\u0017&\u001e\u001b_ X\u0007fL[\u0006Q7=ͽ푁ѿ>\u0003ӯ*XӭtD%/\tl$\u0001&\u0006\u0015ZrW\u0015rͰ*\f\u0017Pb}Bsq74\u0011yޤo\u0018\\<'\u0010]\u0012hf\u0018`o\u001e\t\u0006\nd4%Jo4/*d_\u000baN?>W])\u001d\"\u001d@\"|\u000f4S6|+먇\u001f}iv}l\u0013Egz\\Y-\u0010\u001bECܲ\u0019iPތl\u001dbMB@x\u0003j`+{L=\\l-l5>Q!.O|m\u0003$BUH^\r8Yjf4H\u0011Ɩ[),}H;Ydi[$5Le\u0011{\u0003Qϯ\u0019\u000ea\u00155\u0006*nY3\u0013^\u0002w2yeI\u000b\u0015\u0016TdyԲ\u0005D*\u0005Reo$sњ~\b~;=^&?YǣOfv}K/ũtlh,\u0006e\t~7\b<3pjf^1ڴ\u0001Q!ͦ\u001cn^*\u000f9\u0013\u001fDlwiQUm'4,|\"!\u000f\u0002Pѿ!u\u0017PQvskmEvC&;\u001c_Ɏ 4E-|ST+;\u001a\u001a\u0016S\u0018,hZ\\6'J\\f?1\u001d{AV\u0013lXW\u000ff\u001e\u0017NW\nU\u000e\u0016v?;Y'\\r\u00134\u001f\u0007+\rXw(5&<\u0014\u001e=>q\u001a\u0011:\u0014|V{\u0013\u001dh\u001a{\u001f\u001fU1+vYb-n\u0006Kk\u0018[}|6qX(>7Sj\u001f\u0001\u0018>~\\TŏT@1糡\tRˏ%@̏Q\u0010\u00060%70zm\u000e2C\u001fAߨLwls\"=\u0016\u0012%6mL\rLvii\u0011 ۧ\u0016()٩#\n-8s\n\u001dkqR;JC;ЫGS\u000emwT\u001a\u0000PX\u0002V6Qm˕&j)$\u0004\r@\u0013Վ\u000f,,$\u001e˲.XJ\u001d\u0016Iq;8\bu\u0004x6\u0003=(˵r\u0017P-l%(OPmiOm]|+|{j\u001ddԆoZ\u0016f\u0010\u001a)*Qkܨm\u000fz9m\u0004\u000f\u0004A.qaR\u0019Upa]]\tձ\u0012q[JBäI0\u0019g]!\u000eƄW\u001b\u0012H<\u000bU\nGM\tR뷰\u0006P\u0016f{\u0017=g!^Ǭ\u0016.\u0016y}w]S\t\u0016=v?(+q\u0006WB!-\f5\u0017׷\"H\u000b>\u000bs\u001d\u000b?T\\\u0017B\u0017ꚙC\u000b\u0005%0/\\rI\u001a!2/l\u0019\rRm^\f6\"7ݒ.[\\\ty\u001d2\f73X\u0018pжv`?@˼}ɴre\u001f|@\u00019[N{\u0006ӚI\u001b|{JJ\u0015dcqL1\u0005۾.^\u0007ҨO/Uv}ofA!\u000b\u0013utV\u001bNo?N\"&M\u000e)ݛ)D\b-wY!1% \u0007\u0018x\u00111\u0013\u0010R\u0013'\u0003#{\u0007L\\\u0003\u0002Jn<џWxb\u0007r\u000e\u000faS\u000b&\u0000,\u0002,i\r*uA\u0012\np\u0014\u0017ľ\u0010o\u0000\u0006-\u001eh\u0000\u0016\u001brbI. Qo*\u0016X_3t\u0006\u001a\u0015^T\u0000ܴWYGL!@r\u000eN'a;\u0011/k\u0019\u000f\u001fj+-m(B'siN\u0012\u0015M\u0005,QnNx0K\u0006\u000f7Jԛ\u00054O\t'\u001bo\"*8FX)+}٥b}zƋ-\u001ezx䊇o\u000b5Gmtq\u0006Xjh{\r\u001dT\u0004ka C\u0006\u0019\"P@\u0000wm\u0006͡KWԵ)+\u001aR/Q9\u0017nN\b\u000b\u0014\u0011Iq\u0006!26o;\\\rdp<.vb>\u0013˵\u0002*3\u0003Xf\b\u00011/\u0014~7\u0003޿\u00164m\u0012-yUE\u00053\u001a\u0019l\u001d(%+@m\u0019uY~/vtY\r+S\u0006Bv{H+7\n\u0016j֋\u0003L2\u0014\u0003l\u000bGtmOoe,uVuZ\u000f^,\u0000ț\u0012+ٚ(z5E\u0002TA&w@ip&o\u0001.\u0001\u00005$*\u001d\b,|\rUP(\tqO.J.2nҕ!zL5_1L)\fGM\u0000>\u001c(mKo~n\u001e\u0000?\u0012\u0005J\u0015ٍHa@s\u001d4׫k%0+ZB\u0004\u000f*ܲeGgGONHa\u001aXLQ$\u0006Xxx6,\\>2$W]3\u001fpyd\u0017G\u001f@`G1p\u0005Qu4);\u001a}G6\t\u0010C\u001fgG)c#\u0003Z.04\u001a}fE\" Mc\u0011k/bVEV\u001f\u0018vmj\u0002bs\u000e\u0019:f`C6\u0000{B,2K\u0017z^Lm\u000eWt9ဵFA1\u001d\"tiϢ(UP*63xya\nF\u0018i@\u0014\n?fy\"DL\b^\u0003bH`(:}*ŵv\u001f%%#'\u001a]4BQ< \u0007o\u00160U9\u0017wQ!X\\\ny([p+\u00185\f{\u0015ݧ7\rwʓg\u0017T|sp?X&G\u0016\u0003T\u0005p\u000e\u001e/PH5+RDϔnp9\u0010 a\u0002H\u0006N,;\u0014\u0012/+ru &\u0019-\u0013vMݥ\u0000jAk\u0002(:ܪEN%\u0010\u0016\u001df\u001cd\u0002\u0015t>\n#\u0007r+\u0001\u0004\u0003@f/etUr/`nT]\u0016;(9[_P3\"Ξ=x矝eF{/:h5b[c恝\u0019vCaǙR>3v\f^Y0 [9GIoq3%!\u001a*^ڛ'qZ7pEKg\u0011\u0017y&FU<\u0015c9ۈd\u001b\t_1qĂv(܌\b<>K{sy\u0004G;?-Cֈ%:\u0019Y\u0000VxKX6R%!^F-\u001b4(\u0014fTt#|ƬtO|\u0014#JG\rr0ٳ5SOr(D\u0003I2NB\u0003Us0a\u001fOS &k!ږfpYH\u0003L\u0018\u001bS[Y\u0017\u001c\nCe\u0011sR{{\u0012pqFbB\u0011|Ϧw6Ţ:V\u000bhLu\u0014z=ZxVTH@5\u0018{ǷO2\u0005+\b>G:;*\u0012})R\u0011\b\u0000^,H>\u000fIԷ\u0001FℇbH\bP\u001e\"\u0018Ab;_\u001ak\",\"N\b`|\u0002>\\р\bME-\u0006&}E?\u0002s\u0002T\u0001zZ\u0000[!_lȪ9Ѿ7.k<:E|ߪ(\\\u0002\u000f\u0000\f\u0014'3\u00076aɮ\u0015\"OUo^\u0013;ɟ{}kB\u0000\u0014'\u001dqvE]J8\u0000\u001bIZ+\u0016\\}TWQؙA2iٖQ4UK\t#\ru\\-\u0000@2[\u0001_XjݖEC^J]3}\u0014reŶ\u0013p G@.42`-\u0014IS=/cݳ(Fns\"l\u0004\r\u0016!I$G{u\u001d\b.[19Bb\u001a\u0017y[S\u0012&\u0005M-`A>>)Ӈ\u0001iZ\u001e\u001a9$7lQ4.[d\u000fZ$*~h㓳rou\u000eڦ\u0004Myֿ\řA'K\bf\u0015>X;ܖ\u0011\u0014L\u001e\u0012\t\u001c\u001aX\\`_!c\u0011\u001f$&Aš`\\X\r0\u0018\u0007Ct-\\\u001bЮ\u0002=\u0004t8sowޓ3\u0010d\u001f_O=\u0004\u001dۤ^m>iy\u0013r$bUĢ\u0013Vfpx\\.d\u001d4ͻ{[-3\f\"\u0015&ɶ\u0004Sjų:0A\u00120\u0005b0\u0013\u0003/6ơ\u0004.\u0018YXr3\u000f]d͜dL6Ǣü%\u001f}-MmqqӦa~\u0011tcf)yftA4\u0016o\u0014\b@×\u0002\u001a\u0002\u00189\u0003a˘uW\"ـ.rh4Y.A\u0004j\u0006\u001bi}LIAR\"DȍA\u0007Ls\th@)p\u0000\u0018\u0010pPO4\b׳S;G\u001f\u0019:lzc8=ꭌ.tK\u0001s:FΗbQ\u0019h6\\v&EG\u0000*\n\u001a\u001a}\u0000E\b\r\u000eUNMJk \u0000_cp\u001a.i\u000fl\u0012%J%\u001d~C\u001e\u0004d{7\u000e\u000b'\u0010\u000ec\u001c\t\u000btӞi\u0019p.\u0014@'`)\u001dk/ΩΈ}\u001bSVf\f1^[\nhr*\u001e\u0013\u0004Q²O֑J\u0006\fuؑV\u0006w\u0014t1\u0006\u000bE\r\u0006*\u0014\u0007t\bT]'^ޘ0}U&Ѽx\u00103W\u0019So;MMdy\u0010_\tUja\u0003EM\u0012\u0014ˤs\u000fpB.\u0004\u000f٧}9*2a\t\u001dv.ǰ>&T\u0016`#2oW\u0004gU\u0016`,H1^\u0003\u001a>\u0018\b\u0015\"c:\"pV}#)I=iT'y\u00167w$\u0000V\u0011d\u0017Fɽ\be\".AtLl1[+o~MN0KNړA\u0012\u00004\u0002\u0017\r\u001a\u0002\u0007e\u00054\u0017Zޟr\u001c\u001fE`8\u0005\u0013evJCO\u0016@;℧+&3ѣ\bi0\\EM\u0013\u001c\r\u001f\\j\u0013oP榴1&p'Ezd=g\u000bTN.Xw\u0014\u0013JKaz\f\u001d\u00159^+VLI\r\r`:\u001bQo\u0016\\F\u000bǝ:AܤNs\u001e͉%\u0004?ك\u000fTm2\u0013ڱƒ\u00025]\u001d\u001b]ͅ\u001a\fנu2QS.:1a;*xO]Hϼ]1ZJ\\)\f\u0014}כyD\u0017\u0000%]7\u0005P\\\u0002\u001cE\u0006\u0014=\u0005\t\u00038HVʆI,c\u001e(F\u0018*H\u0001zW2M\u0000\u001a]\u00139[TٵTA{\u0019jo\u001fu\u0005]rŚ\u0014\u001dpH\u0011oVAJ5_K)~sѩ٦:Y@RlR&lJKU3YĤ,\b1*>x\u0013\u0018L02Ojϔ\u001ayT.}*\u0001~{U\u000e\rSkU\u00160BΐNM⭼͹.R+ɖ\u0002I+f\u000f :]lLo\u00178NÃ[fT([OB,WtQ5VASboLumܢ\u0014\"rÕ\u00007P*\u001eP\u000e$>6z)ZWJ:\u0001Ö%\bɧvZ\u0015_emi\u0007\\VE(\u0006ʋ`b},aN\u001c\u0005\u0003q\rFU\u001a\u0010)NKc\u001cj{[*MkSWxS?1S7\u001an\fZF\u0006\u000bKqaMAl&\u0007<֟^ʡ\u0017\fL\n\u0015[KbWѣ\u001c\u00044p&\u001b@lKy\u0004\u0006]Ŭ\u0002#\u0016\u0010\u0018cyZ~(_d[QeӚ\"E};_;\u0011F!Eq!Y!SQ\u00039a\u001d#p\u0018\u001f)\u0002j\u0010*\u0016_\u0019\u001a?/\u0004\u0011P\u00160\u0014!\u0003{|Nx\t\u0019dK \r \u0010܉Ҩ\t#\u00024\t䈈'{uoFֽK\u0016\u0011,:@\u0007Gֵ\u001a&D\u0017h$]\u00102X\u0007\u0011j\u0019\u0004ϑ\"ȏ\u001df\rAXP\u0016_,~\u0015d\b0r-\u0007yoGwd[*pZ\u001c+>%3#Ԡt)_[.HN\u0010$\u001eyAE\u001f]CӺYbnB\u0018cUR\u001d.&\u0004LǘA$+g\u001eTv3xs豭J愈X\u000eYAO\u001b>ڄCE:Q\u0017\u0014*\u000f\u001c$\u0001a;~dP}9-N''\u0014\rkiI\u0006B\tc?\u00193:r'Wzl)\":k!\u0011\u001ef\u0017\u001fSQ{N_^\u0015\u0011o!C\u000e<БzL,\u0007\u0013bw\u001cZ*W\u0002gz}4d&\u000b\u000bfW@X_A\u0004yz<`·l,\u000eH$K\u0012lNjc@\u001f\u001e#9w\u0014?ܲ8$:߅r/Y)e\u00128O\u0001)ٔKGq㹛dBgp\u0011_B_R?oVQi:,?,\u0004'\u00062b1^<*\u001b9F΍q\u0018'~cF%sMu\\v*U֧(\u0017\u0019\u0018]\u0000yܛ\f\u0002Iڵۈti\u0012{ lꏁ8\u000b\u0010i\"šfp&w3\u000b{9֝\u0015\u0007r\r/L(G\u000b\f6\u000b\\c\"61N[>\u0017\u0011<\u0004sfV2z.8?qv]vo\u0015g^#I$p2\u0007ǁ\u0005?H3\u001c@\u0004Ί\u0005;dRBY?vt\u0010O\u0012a~ǣ6)\u0000TAZ\u000bQi\n!Mn {\u001e\u00107=\t#aMLX6D5k 6*\"=\u001ewl*6\u0019~D%_[\u0000Q\\f#1+մsдD\u0001t\u000b\u0015\u0010n>\u0002l\t\u0001tel͍'VTcY\u001b\u0004ʭXF.x_MlwOQXP'0[\u001f\u0013Al\f\u000bo,S\u0001\u0002Ŵ\u000ej\u001bYʜ?\"<2w0${ȣ\u00048\u001a_\u001b\u001bkr\\\u001ax\u0004\u001dF\"MMK\r\u0006UCRr#M\u0012N2\u000bx<[6(6m.N?L\u0004Y-\u0005?sV\b\u0018.\u0014p.J}R̝\u001bm\u0018ȃ\u0000LHHe$){\bGb\u0015Z^[[eh:u\u001bӖ)]\u0015h>ĹO*G\u0003m\u001b\u0018\u001a\u00141j\u000f[\u0003b.\\Ysjt3x<\"\u0001⇀\u001f\f\"\u0015V\u0006e \u0014E\"7\u0005=f\u0016M\u0012v.\u000f\u000f\u001a Od:N $\u0017n3X1/\n${1\u001cAWt?+[Z+?\u0010wx\u0019?\u00069٨nDﻞ\u0010e#՟\u000ff\u000fq\u0000IFM\u0015fV@E+w0sP\u0010x\rA1j!Qă1\rm,y.\u001cZ]\u000bYpus\u0015\u001aW9\u0011\u0004B`֭֐UI\u0003WU\u0001d\u00177ǣxB6o0RVK<ʙOl'Xi n(66t\u0016u\u000b\u001b\u0005E\u0013d)go>~NU\u000b'\u0019$\u000e\u00047H$,%a\u000e\u0011\u0013;.%pY~\u0003\u0015n\u0016R6@'(1\u0007\u0011\u0015m@cd\u0002\u00110\u0019ˀ\u001dowE\u0000Su=jDeAݯ;cM\bag;\"OL#@\u0011D50خ-oH.W2^\u0006ƃ\u000ek(1\u0007\\ȁMq\u0003\u000ey\u0003\r޺2k`z\u001db\u0003_m\r<\u0015p<\u0018@\u001e\u0017;\u0003Ф\u0000\u0001FX6\u0017\u001fb7\u0007j\rjdŅ\u001b*J[HJgF:\u001fH\bE\bH\u00066{\tFO\u0013u\u001b`9\u0019;S Ҙayfr\u0016r\u001b;K\u000b[tr}\u0011g\u001eڰ5<\u0019\u0004QVÈp'E#*7\u0011\u0016lr {\u0003ri3|]<\u0007tnA,'5v$=\n_Qʒw9rAx\u00124s\"F\u001cDP\u00186m\u000b\u0001\u000fa>I\\\fsģ\u0004~>6u\u0006K\u0019AX8?ĺ[N%1%\u000b\u0019ȓw\u0019\u0004\u0004ZERЉC'\u001cz|NQ\u0011~\u001a\u00055Ձ\u0010 \u0004M\n;M[A\u0002gI?s.}˗=\u0019?wI\u000bHJPdfu35CL\f\u001f\bH/\u0006\u001bxɃ\u00170u\u0002?\u0018ᶋg\u001e0ĴQP\n7\u0004O:+oq\rS+zS!Dӆ\u0012Lb7\u001adҹA\u0019>04r~k(ՆPǿ\u0015LˋL\u000bj)\u0012\b\u0001\u000e1#\u0003\u000fc\u0003iKzw&5ܖk\r\n\u0002A\u001d)>|4|\u001aERN]W\u001c$!\u0006_\u0001hyu\rN\u001cx\u0018\u001c\u0012qo,\u001c\byO[q4\u000e60\u0006\u0015N:?:}%(eS\u0014\u000faݼ5gF\b$dT\u0002ն|;Jd\u00007i@i\u0015ki\btäePv\u0000i\u001em4\u00159-$\u0014^c]-Ե\u0006t%\u0005\u0000I!\u0002\u0007\u001b(\u0011%\u0004aʼniA\u0017d\u0018\u0019\u0014.7\u001aq+%%zY:&=\u0013\u0002=|:\u0019\u0019lo\u001cLZ(z\u001d5Hѵ[&:qnn`\u00077U˂&g\u0014j[Rd\tiJ\bq7cи)\u00164&#EX=\u0014]ZvI;Kbm\u0015ģUD#\u0011\u0013q/{4_nr;VA\u0018\u0010\u00070\u0016%ap\ntj\t\u0001IZz\u000f,o7\u0006w\u001a(\tA8j@\u0015\u0016rB\nʵ\u001c(\u001e__IH@?M\u000e\u0004ɂ\u0011H\u0004hF\u0001;*uA7rQ\"n쎉yw4qAυ#օ 39`|\u000eHw=S\u001fv\u0005;\u0004}'ܵQ\t\u0011\u001cp\u0019c\u0003N$ܞ\u0018xwG\u0017\u0005C\u0006RR\ttܬ7\u00126c).\u0014A1\u0014\u0013ׂ&\u000b'!\u0001#\u0003Ē\u00019y4s\u0002\u001dd\u0015WDR[W\bJA(L6m,( X,|*^ĠAFDUo`\nF}]//w\tW\u0016JV\u0003 LJ\u001eF\u0000)h#iJ\u001fs_\u0006\u0015'.\u001d-\u0006ad\u0003ʱM\u0013'\u0007;@\u0006ۖ\u0001<*H3cOJЃϳ/m\u0003\u00132L*\u001aڄ,Pa7F8CjG\u000b|\r#[\u001e\u0016C/U?OezGVnq\r7m\u0006}[i7wk\u001bE\u0016\u0012cBpv\u001dՍ\u001b&3F\\MЁ\u0001c=q*T\u0003j4?μOȦ1AL\niQcMk[lHJB{u\u0012\u0003L\u00047fH\u0004Xr$\\Xf|ܻѺXlApߨ\u001fȲ\t`\u001amTsv#p&\u000eɩĈt\u0016SM\bŲ\b%\nK\u0004\u0004RxoU\u0012\u0016iQ&/\u001a\u0006َ\fV*Ic:\u0014ᔴ(Lm\u000fW\u0007\u0019\u0012\nhDE0)zeK7fkm\u0018C\u0004o`ލ\u0014oLf\u0000\u0006Ԓ_Ew7?G/Nz߸:t4\u0014@CĢ\th`b0Ѯfz7PA\u000bdZ1\u001a\u0005N\u0016bc;Uo=$zo\u0002n\b\u0002d\u0019\u0000V\u001f?{l\u000f\u0004q\u0007~K\u0003VQ\u001f\u0014o|[\u0006>;m\u001e+wr:0Fޗ\u0002b%Wݛ\u0007*d;2v5&*Z\u001ehLfD\u0014U_̺#f\u000bk\u0003Y<\u0003^\u001bAc[332Y\u0004\t\u0006\u0006\r}T)\t@$t\rBmm+|c\u0006n\u0018\u0017w\u0015[\u0000C\n\u0017%\u001eVr&Ky\u00104w\u001f\u001f˒}EA\u001e#d\u0005;\u0010\u000e\u0007\fĉ3\u0007 #1/\u0002\u0013C\":)Bc2 M\u0010\foȭ=Ewv\u001e1#u[KQ7kkZ\u0002pb\u000e^X\u0003\n\u0006\"W ړ\rX\u0006M{ZShK$.W@LIQ\u000fDtaVf5\u001b_<3?_\\QY6Ȇ!mSDodS\u001e\u0012 ::\u0018S~=cZ\n4$!\r&\u0017\\\u0004&Mf%~uQFz=Ӊy4\bw%p!Yz\tftn8q\u001a&uF\u001b*\t\u0007Z\\ɤהZ\tIw\u0003`\u000es.M{\u001f7:R\"ѻ\u0016_!\u000bp$g\u001eꟲ\u00193Vw <\u0011\u0003@(Y\tɐN'\u000f\u0010O\u001eTuHOc\u0001A\u0015\u0001?\"k#\rI-xr\u001cSEߠ.\u000f\u00013\u001b'0\u001b\u0001\u0004N\b\"\u0000y\u0001V*\u0016\u001a\u0017\u0000*\u0002%^!%)SJRy'S\u0003%(\u0001\bH\t\bEJ\u0012G2blFM\u0012Y\u0002ix0Y\fM4\n$vC\u0018YO%4~S\u0007U.U\tRr\\oʩV%L<\u00115UF=#ǧ4\u0018)/ykG*P.:2ERy*KYn^˫Z\u0012rF\u000e!\u0017UF(drȴ1a#dL\u0004\u0012\u0005.M\u001bϥV᠖>nIr($ƛE\u001aGAMͨ$_\u0004I,DeoP?OM_'PP\u0014Q\u0011K1\u001bwhYzIj\u0013\\*+Ae4JD!9T\u0015oY\u001e\u0007KZ\u001d0gFB\nC/\t\u0007vK\u0016gtjO\u00195421Z}ܤ\u001cP eHWcD=U^Edl\u0014T\u0012\"\fz\u0014d!;fvnX14KlQ\u001eZj\u0018m%W\u000eB!J̓蘃濉&r\u0004;`T\u00113n5\u0017=\u0011)b/zИxy|\u0007亙\"\u0012(\nI\u001e׉+F\u0003y8~,v\u0019YP\u001c\n=PP\b昏\fsDx}16\u001ePFa\r\u000e*G\u0012E##\u000f\u001d(\u0013g\u000eK%\u0019ĘEA\u000e.2K[bG\u0016IL\u0017\u0019#\u001d,!:m\u001faOK%I/\u000f\u0006v'L'fW9\u0018\u0019\u0007\u001b'f#91#su\u0004+ELz\u001d\u0018e\u0013\u0011CC\nY}(ܓGt\u00143\n\u0010,J\u0016D.\u0016\n\u001632\u001e%1\u001f\reXClbi\u0017\u000b%dJvKycKpe\u0012RgaJu\u0000ϣS>|FgxV\t\u0005R<4N],xqVD\u0016&QLJ6\u0012-=VVx|\u001cV\u000eƘ\u00175V2\u001d)3F\n;>wC,!wݴQA#w^I){fKR\u000eA2zSD\u0012#Q>ڸD\u001e\fլFF4\u0006i!Z,;\u0012!;!SQܕT\u001atÏp߰ \t\u001d6\u001ej\u0019e\u001b/f'VeWHUG#Ւć\u000bY\u0018ei4\u000bV6_\u0019@#\b\u000bl~\u000bT5 w0·݇3)g^ihLCt\\^KCґ;\u001e4<\u001046{|(#*2^04Ĝ\u0012y\t14(cQGW';x[\u0019%\u001f3\u0015s0108M'LQy5\u0003*^\u001cկ}_\u0015Nd ׂsS.8*g[p\u000e:Ckj!\u0015\u0013\u0011\u0011\tΌ\u00191Lň\u0019\"$\u0014UEW=\u001d+\u0003 \u0019T`h\u001bpU<)\\\u000e֐R㩨\\!13D.&SQSL\u0010Hv\u001e($Rl\u0017f\u0007_B\u0015\u0017A0-ajU)13%\f/#j3K1\u001cMe\u0016{?\u0007Ezm)R\u0005Ek\u0003f,8\u0018]|7$cTD\"U\u0017|=UDdC\u001fqb#\u0003\u0012rrFKIU<\u0012c(*\u0007Hِ͚T\to\u000b$&^NizR%TNU[^#R\u0005&oU]-bYDe\fY&=\u0014Y\u0016ޮޅ2.UL\bl뷰[\u0010\u0010$ƍRjPG\"jÔt},jTQ\u0017\u0012ԥSP)$e\n\u001f)M!%S:}y-VYOT!$5\u0017\tgdE\u001eO>SFv\u0005\u001dj`a\f򃂥2\u001fMqK\u0007>\u0012L(dGHג:M\"8Q\rO\u0013sMS?:A\u00140Ձ\f\u0007\f:%|{\"\u0007\u0015\u0014n=G |J\u0007\u0015rT\\2U>Y\u0001EM~ɢ*\u001a!'\u000eL\u001e\u0006\u001dPcdDCc&\u0010\u001dLt\u000e\u0018b\u001e\u0010+\u0006e\n0A]\f\u0003$z8-h\u0006h\u000bKU\u0007#s\u0006\u0003!\"\u0007En8!\u0017*M\u0010'Au\u001f\\\u00149e{\u0005C&\u001bf*2`CQ\u000f\"\u0007+MdCM\u0007S\"BrAF>w\u0004X~݁xgKr`Ԩ:%)W\u0006m:S\u001a\t\u001e\u000fGl*973\u001av\u0004ޔ23\u001egb\u00188J\u0004s<#Y5i%\b\u0014\u0016\u0012S0\u001dgDz0\u0010=UU¡yniB\u0013\"\u001e-[a\u000ehQ;XS7\u0004Y}˸\u0007\\\r¾\u0003o\u001d<8{\u000eZ3࿐a)S\u001dLI sG2?WM!dH\u0002Qߪ'\u0015I j9\u0018$\u0018VQ\u000f\u001e\\\u001c2O2/*.\u0011償4^V4.KCůs_,!)>u9bːqBj\u001dB^\u0016#\u000eU*39u&SMl\\\u0007c;+\u001a3Tt̺kDB\u0015gd٬pĪ\u001a\u0002\u000e\\e&\u0011*X\"\u0017|g[Euxe\\!BhE\u001f\u0011b,L_6R\\qoS\u0015\r͌N\f LCr#\u001f/:d\u0012|(UK\u001e3ppI\u0018ND*G[)-T-؍tJ01,\fA#;hfA7SCAB\u00153qӪBӉGPBJ,%mX3.}˫ɐ\u001ac\"\u001b8CHս\u001a;!\u001a3ROu\f].$(h\"T\fpQSQD2\b#2T7ދD!\r)\u0016\u000bs1j!hO\"(V!ve%_\u001dRؐ~\u001cu\u0007\u0002AU$4QֹL~\u0002\u0001\u0000\u0005\u001bp \u0003$\u0010\u0006\u0011\b\u0012\u000fx@\f\u0018 u\u000ed\u0013`\u0012(\u0000\u0011h\u0001\t6\t2Ѐ\u0004\u001b\\\b4@\u0007N\u0001\r.A\u0006!Ѐ\u0002DB}B\u0005&P\u0006\u0012*ؠ\u0004\u000b\u0004(0\u0000\u0003,\u0001\t&\tP`YD`\u0006$X\u0001\u00050\u0018\u0006\u001a@\u0013d@\f$\r\u001e\nH\u0005\u0018d\u0010\u0002\rd\u0004\u001ap \u0001'\u0018A\u0003\np\f\u001c\tF\u0006JA\u00040\u0010\u0006\bL\u001cI\u0013̙GsHXp`̖:(YMP1Z?Q\u0013^Y_p\u00016\u0010\u00175\u0014d\u0019d\u0016̄lP`\\N\tOLodp;Ik\u0007rr¡F\"\"4N\u0016GE\"1bU+)LډCF{Pu1ZBztlU}\u001ad\bugnj\u0007]4E$\u0006mic\u0013E^3\tb1\u0012\u0018\u0013\"\"Λ\u0005Ib[!E1E*BiA;t\n\u0017E9c*}#\"UM\u001eXV\u0019!\u0016\u001c<\u0013x򠱈dt<\n^\u0011aM}D\u00116\u001e\u0017\tLR\"Ę6\u0004eT?剭'\u001f\nаB`/\u0016%\u0014\u001f: C\u001ajPrř!B\u001c?Q2D\u0018;\u000fBY'ԢC\t_]AXo_{\u0017'h,W\u0007Y\u001c̯\u00075\u001fK\r\u0012y֡܃,T*^WDqZEh*҄(YM<4eT,bMCx]kAQt\u0015im?Ѣ\u001dXC<\"I`\\\u000fw\u0017):\r*MN)W|h8\u0014 W.e?~Z%$g3\"\u0012\u001eҦ\"\u001a)\f5jϾH2[rEV,ĸ7UP؝qAR\u001c^\u0002e@\u0012%O؞^Th\u000fdȋFC{@w\u001aS{:_IZ\u001e2S6\r K\u001cX\"\u0015>Q\u0007\u0011\"\u0003~tB<\u0015\u0013\u0012D.| $\\(YUC$*\u000e,G\u001duhN\u0007Q\u0011ʌY$uyZUS[b\u0014v \u0013y/\u0015\u001e\u001cxo7NfY%kX*lTQub\u001aF\u0015ltjZ\u0002σ.:baz@C*\b\u0007Ѩj5\u0018Ei)(U`ekC7b+HMҬ:5=(: \u0019L\u001fy\u0019*\u000b7\n.tB`6\u000b\t\n>BS!\u0011|\u0015O \u0000\u0005$y\u000e\u001cA9Х@[BN,\u0017\"\u0006\u0001\u0000\u0000\u0006BlU)^\u000eg<0Q \u001dlZY~2C1\u001f0!\u0015\u0003L\u0012D\fUm8\u0016x\u000e\u0012f8%TQ\u00126\u001f!7.\\I3w\u00151}L5ɘB>ߌϯi_2>hD1NuEv(j@,PѬ4_4\u001fiA|udi$m\u001c\u0019EG\u001e+%5\bThQ3\u0018\u0003\u0012ǰ!\u0007\u000e\u0011Lͥ\u0018ET\u0014&C\u001dȧ\u001f+*HRqum59'v0!\u00075t\u0007\u0005(\u000e>\u001c?OS;\u001bSc\u0004Q\\\u0018\u0003*KM\u0007w\u0012x㤚\u0007\u001b\u0003\u00146UW\u000b,#51\u0007\u0010C9\u0013I5N\u000fdwXœKj\u0015\u001dDHj0\u0013Q\u0006x@:̛~\u0018\u001d\u0016V}6\u001d\b#a\u0014\u0013R'\u0016a\u0012ʢ0\u000e\u0016zzP\u0019\u00035U}\u001ftF|/\tG\u00106h2\u0003\u001bU\u0007x\u001c\u001c֘Ds0B%\u001dv 0\u001c-\u0019>p\u0007[\u0013v\f-\b\u000ekBҍ\u001bi*\u000eN1NڻuYܳCxqǦF6c\u001dAGd$m\u001a\u001dcT.oH7}F\u000eH\u0013DM\u0013ĤbdMAe\"&\u0012FDW#j3j\u0014\u0013\f#`/M\n8i(cav\u001c,ͧK\u0016LN\u0004v\nK\u00167\u0017v-Jq:T݊9+\u001a˪HJ$%Z\t)}U*wfLS!t4AJ(JSCҊ0:Y>9H5K\u001eG\u00123(c\t]K22iax^\u001dΠ;\u001cu)'T\u001cE,}r_(Y*Q\\BTbo*\u0003FwLx\u000f\b'F8\\\u000e$މ\u0007,\u00160tA\u0013\u0006GP\u0018\u0012d2:(v@ZyǪ`\u001e\u001c\u0002\u0001^\u0012N!\u0011u}U\b\u001bC>l:A\u001bQO\f\u000729Q\u0010i>U\u0011CDj\u0012\u0007\t?ȟHC&9H\u001b(qedKhJR3Šn\u000el\u001fE\u0003\u00167ks\u0012$xʒ\u0007EK\"ix*\u000fIωJY`J*S=ŤJB!u\u0017ҬyztRW/ˁM\u0003\u000eIH1@\u0012_yld$N\u000fy(\u001bm_\n{T\u0012p \u000e\u001f8{\fGSjy>O?w]3\u0010zg~<\u0017œdk&+4BCsL\u001efD\u0019]$UE=MU\u0019y\u0013٧Fd)V}jjv\f\u0011~4HR\u00123Vwvbdp\bF&~b'3\u001e%xL\u001f8tN{\u0014)ѯit\u0005\ra&tOv9{R \u0013C'V6f\u001b`c捱L\u001e\\|(M[T\rr\u0016\u0010bdh\\.U+>Sί`+\u0016t88\u0011I\u001e+N4>D~*\u0012b֕mF\u00137J\t<:څ\u001c+Bψ\\)&!CN!:I#&\"([ŐVA5dll5p(d\u0017\u001azƉwr5´V.>oxԕWѿ\u0011\b\u001bN<;D$._q{Q\r9B69ffb!vPu$^c2fLƌ\f?'x<\rh{qGNN\u000fG8\u0007{p!\u0001\n6(\u0002:\u0001\u0006+ A\u0006 \t\u001aIP\u0005[)R\b&D!\tJ\u001d̈Mwgs\u0018\u001a\u00178\u0013\"(\u0016؃3\u001bHqQb֜B(TQɲ\u0019uќ\u0011R\u0019\u001c:?\u0006oBH6Hk\fI4G2\u0019˅VdZQ䘳EA\u0018E4f\"kF.X\u0003\u0011K,}\tȦ\u001c\bDeKWKJ\\ZTNE[5a?\u0007Y|ӗ\u001a^U\u001d\u0016\u001dT$hJ\u001a\u0015\u001dF\u0007UBU\r);\u0010`=\u0012&5ƞp꠮[,\u0014Zu\nyL%/29\u001c~\nqٌ߀\u0014ʌ:\u000f.'\u00030ܿB\u001aVy*Q\u000eLl(b*⧤\u001dꬄL]\u0007\u001dlb:f=\u0012X\u0007S'\u000eFHh\u001fbT\fIv*)-\"d~*ȘLą\u001a\u0012qѼ>sXE%%\u0016MZ$!N؄RftD*H \n\n\u0007UU\tո\u0017O4\u0011[b82&\"))n|\u0011KdI8̪H4yi9+vM*Im\u0015%+z/VĻz'>$\u001caOʆ\u0012-7&M|E|N1s\u0014WiW钼3\u001bHտ§IM47\u0007\u0017LmK\u001eZqXy\u001c6OoWOM2*\u001eBSIhp2*>~fD\u000f9gD\u0007$pы\u001a\u000ez1ȏ>/G\u001fO0$-s\u001c8N\"Q3)\r>s-k[j\u0011WrHoȐ}B%?I)?Rcz_e^fM\u001bP>NVF95\u001c}o)hH(>\nje&\u0014$Vv«2r\nSIXv\nJw)\"!5643^\u0007/ۉ\n-pI'\u0014\t3\u0013WHӬrvDnq*\u0016+N\u0005\t\u0011}N\u0010\"(h\u000fߤ\u0012ҢCq.4?Q\nMdJtMrP\u0004&y\u0010p'Q*BZyOCBT\u0018jiBVDU>Zĕ?VoK˰C_̱ўvRR\u0001\boF$\u001d\u0019\u0000\u0000\u0002\u0011\bPP\u0018\fApF\u0007\u0014\u0000\u0007Ԓ:\u0005@ \f\u000eTN*\u0000\u0000\u0000\u0000\u0000\u0000\u0000\t\u0000\u0000\u0000yW++t\u0019)\rKf$\u0005TJ܄4T#\u0014\u000f\u001b\t>\u0018t\u001e\u0014F\b^n |jD>5pD\\ ``\u000b-v\u0011>\u001f\u0004\u0006RNaՙSj\u0010`)>[!;OmdL4)G6t){\u0004{\u0011\u0014c\u0017|Jt\u0014b{}S,+\u0003\u0014B5&%wOi7xF%6QƇ[kjb|\u0018|]>ꂞA\"\u001e¬=3.>$<\u0017=<=زqww\u0014$oiA\u0002|JHc\u0017\u0017aBqi\"toh,a\n8Ҫ\u0013X\u0015=\u0012>Eq\u0014|jA\u0014\u0005>\u000eW$ Ÿ`|*dn;O\t1*{\u0019\u0013ui\u0014\u000b\u001dExSH\u0019=M\u001dM>WMV\u0002O\u001d`Sn\u001dtS\u0010/\u0006)?:˛u|\u00184F\u0013˫4\u0007)\u001e \u001f(S$Χf\u0017FTA\u00021hS[A[L>5i\u001aԧ\fY>\u0005$FSlЄ\u0012V򩦃_O~co\u001e R>\u000fm\u001cȧ&HyH4\u001et)2?\u0007O!Ƨi$O9>\u0015s{cЃk\u0004\n\u0015]Xçp['\u001e\u0013W\u001dsSrT]\u0013§&¤C\u0001>uC6mb7\u0016OJR0~Ƨj`>ڠ<>EZ̸U1Wh\u001f\u0016\u001fh\u000fȄ\u0013\u0002*EG&T\u0005%u\u001a$\u0014@\u0001Mj\u0000\nxPŧ3D?xO\u0019v,\u0012\u0014y=ܿ =\u0002kSS!\u000b@\u0002ny2QR=MG۞BC\u0014)S\\\u0004Q2\rr\u001aT\u0014h/>%|\\O\u0005\u0010B\u0002J}jSkSH\u000b\u001cOm\u0000Ok]ϵ}t\u0014snZ\nF}ѯ8\u0002;\u0003zM!AR\u00027sOv̰1AD)\u000b?&Y_\f-|\u0018)\u000e\u0016~Cf6,)uK\u0016_fS\u0018qOa&7\u001c\"Z>O\u000f5F=SK\"x>E|)%Gn}v\u0005S=/kV/0D)N\u0018\b/`?\u0001T*.]tm+\u0007c\u0000\u0015K\u001e\u0015*%\u0000\u0015/\u000ff\u0015\u0000TV\\ 7\u0015\u0004Pgu\f$\u00055¿reax\u0004{$\u0000եJ\"\u001dOJ\u001bꟂaDyIѨ\u001cAOY(\tl9\u0019z\u000082:\u0016\u0012TC\\w*0 ټ7/s\t\fh\u0011s@\u0004\u0015ں\u0013\u0007\u000f`w\b3@(\u001f\t*j\u0011W*ZiK\txoNE`\nR^wg졠\u0007R-A\u0015FQ-q$> C,\u0004f5\u0005\u00151\u0014!{jjIz\u0014\t/\u0014*9s\u0019CAy\u0016\u001cnT,؅\u0018\u0013ێu\b&#y&w岂jY\u001b[Y*\bߺ ҫ4@\u0014yt9\u0002w0uuK^򬝀&š[߯\u0000>W\u0010F\u0005972:wkP\u0011\u0016|,/\u0004\u001aT‹\u0006M'ڑjPu\u0015Ŕ\u001b&B7zX(vP͆}x_Mh\n4\u000e*:%dAB\u001b:\u000e*\"\u001b7xC{ATZ9\u0019P\u001a|R-{kg)4}MB\u001b|0g(2BT\u0019\u0016\\9h=b#\u0003K#\u000e*V\u001fβ\u0005U\u0012哹\u0001\"G9W@U\u0003wP\u0019N\u0011\u001a4t\n\u0015J\fVT)TʜѤR:J;P:l\u0015\u0013\u001b\u0015)S3ĸ)\u001bX*T5GǬRy- &T\u0001/;X΀-$9}B+Pz\f\r\u001f޺}*O\u0002愵BPny\u0018\u0004A؈2ѢP\u0005\u001e_+v\u0005<3Q\u001a=)T?MA\u0000j݉Pr\u0004e\u0014hŴ؀B5\u0012\"\"\u0000E\u0015\u001c}XdqH5?uU\n^n/l\u0001=X;Xm+T\u0003y+U(uWb\n\u0011`\u001e*XNS֟켣\u001a!WXV\u001e*\t C\u0015\u0015\u000fU~S\u000bP?c3uC*{\u0007Y0P=z\u0004\u0004=T\u0000\u001b4P\u000fu٠\u0000\u001d*>^\u001d0\u001d*\u000ekS\u0014;>v*\t`PTYc\"?/+P_0\u000e\u0015FZ.ATasԨHP]yeMW'K\t\u001e_r\u0004\u000e\u0015\u0007O1\u0006ֻ\u0011)M;P\rU\f\u0005\u000e2\u001e!m@ 톪Łn@y\u0007x\u001cʇ]xD|PBdPm%cM7Tt\u00137T<7T\u0011ƚ\u001c*\u0006\u0001.P\u001a\u0019mFsvy.\u0012\u0006 |\u0017oa۳\u0002qq%*ggn\u001clz\u0012Q*\u0018\u001a\u0015?l\u0016.<\u0005Xh\u0000Y#KPqEm>->!\\է\b0G+T\u0000Hpk\t(oPUfuV|y^]Ǔ\r\u001a\u0017L)\u0017\u0010\u0018(k\u0016GaPt\u0002QP\u001d2\u001c2L)\u0018*\u001d\u000e\nPuٲb\u001f\b*K\u0010\u0016^\u00066݊\b\u0017*K\u0007Jt\u0012B\u001a\f\u0015\ro_U\bXX\r\u0007\u0005,\u0019*\u0000^tr̄-̢P\u00160e&C# \u001b\u00196\u00013T1H\u0019*sm|6&,\f\u0013\t-׽\u0019*wAo㉫\u001e\u001b\n{/T˽-RHd<\u0004aeW$LVA` \u00185.B\u0003^9T\u0010\u0013ES\u0005\f-+\u0001.\u001eJ.(\u0000aD[2;8gKy2\u0018*j\u001d1b.\u0013CUcn– qyQئ2C`9C1\u0013Ŝe\thBg\u000fQC8\\i\u000eZ\u0002\f~\u0002\u0005\nk\t-\u001b1L~\u001d\u001dTCQsQq0\u0000%;\r%\u00116\u001frdVl\u001f=k9D2TR`\u0002Rf\u0014}\u0010L\u0007ihE\u001cePc>puVC\u0015ġ2`\u001c*cj#1%\bA9VZ\b&\u0014/jXǠZ\u00010;DU\u0007pV\"Q咡Fzu2T\u000f`3Pho\u0004\u0007\u0011q0Tb\u0018eyH\u001dff\u0003,\fP\u0006T#C`SϪ\u0015rH\u0013f\u0012\rqP\f5l\u0002n%\u001c9?]f\u0019*yeE\u0019R+XNKS즴E[I2\u0012 $\u0015\u0005,FL\u001a*\u0003\u000f9*0%KP2\fW8)Tܢ\n}n\u0019*rA(tz\u0019*LŊFwiPPQ\u0015U\u001a\u0019#DB@]\u0014X(\"*\u0004M/\nF\u0001_Z>*\u0012JGCr!B\u0013tӉ8Ƭ\nHƁ\u0000\u0017Ob\u00041<ާ\\\u0012X\u0006F7J\u0010T*E\u000fęG\"\u0010hKN\n\u000e9P\u000e„\u0017,_34\u0003\u0015}@3\u0007_R\fH TOq\u0004AABQ0.\u000eBE'O\u0003vt,\u0006\nTΕ{\u0004Ehq#j\u0012#i'B\b\u0015.Bq\bձ\u0018y>R\u0010-\u000b\u000b\u0010*ک\u0012\u0016\u0003\u0010*kF>\u0004F\b\u001aB%;\u0016\u0005\u0012`ί^ TY1z\u0002\n\u0019\u0014B5\u000fHd~\u0010P8Y\u0002c\u001aBE=4\u0018\u0006Bգ9\\N(eV!T*Spz|_CKr\u0013\u0015]\b?(#J\u0019\u000b1QY\u000fy\u0002L^(\u000eLjB5yYɗ%oȖ\u0012B2S\u000b\u0017.%͑o<\u0010\u000eT{Qa\u0010Kw~q%mZ\u0012~Te\u0019v6+Ƈ1āj\u00064\u0017P[+`\fj,;\u000f\u0013\u0014 \u0018+f\u00056/«@Y.\u001e!.˚\no?ԺLV%\bO<\u0005\u0016?\u0010NDf5pJ\u000e\\,`_7(\u001cʁ\u0017s\u00111b\u001cSWOF/*V͊\u000e'C\t\u0012~\u00022-,+\u0005`j\bV\u0015ogl>e􎻔5\u0012\u000b~\u0010⢱\b%7\u0003ȩ豉0\u000fR¢v\u0018,\u001576k\u000bxe*u^i<*\u0016尨&|߱I\r\u0011.ת\u001dL;\u00046D\u0000 vJH3\u0002<5u6ad6\u0018￠\u0019{ܻHɹ\u001c}/\f\b\u0010k\u001e'=4Uc<+j\u0007)s=sK,\u001dE\rUc?\u0003G2)\u0018ǤD\u0003쌐\u0002\b\b%C#uT!f-\u000e\u001e<ՄX,l0_\u00034_\\\u000021\u0013\u000e0xg\u0006!Z^8\u0007l1\u00154P\u001200[&\"-W\f]\u000fޭ6MM\u001c~t\r\u0016\u0018G\u001d@,9Pj\u000bgJF(9qH\u001f|$\u0005\u0012!a1<5\u001dխz\u0006:YWϣ}*,*\u0001Bl@\u0012Yivg*f\b%\u001bu˵K}.b(z\u001asRL.\u0019VM\u001cE7\u0017.Qf\f*_߂0ѩ1\b\u0013Gt3\u0016WG2#EGD;:\bKezmE\b]|8;\u0004\u0007#]==M\u0001k\u000flaWe̹!9^H921\u0011\u0005ނPǦi\re\u0000v0>6bUᘻ]G'r\u001d\u0002gzE5L15\u0019#\u001d\u0002_\bW|:\u000b\u000e&ѱ70ѦKgkŷ\u000e\u000bÌ{\u0006Ǚ`-]4}>;i\u0014׸\t\u00055\u0003f\n,q=\nޮ\u0000`9G&rh\\e\u0015L\u000f\u001fq27~,?\u001a.%y䣡1(! \u0016@\u0016\nj0:\u0005\u0015<1'\u0006|\u0006rzK\u0012*Co(Jt_\u0014*bMi\u0004uW#N\nC:\u0011l\\\u0019I0#cu\rq~y\u0015:a:8<\n\u0015 \u0014dcoKWbq/\u0004`(aO٦FI\\_Uߖ5jkb\u0018߱P\u0013s\u0007Ǖ_N,\t:\u0002\fϧZ\u0004\u0003\"U%\\^.=|4v1V*xZ\u0011\u0013vAtZ){-\u000fYbP\u0018`F&!\u0018\u001cG.W\u0013 \u0012%,u=σ`\u0001bx\u0003\u0003\u0010%N˱KRMdeG\u0016W\u000bCu\u001cxR\u0014t\fe\u001dny_V+>\"Lc8\ra4\u0016\u000fbrLgq㟏rJe`@\rc*\t\u0002ፓ\u0017\u0006rG%/>ɊsŹ\t\\7w#\u00131:䅸0\u0004\f(\u0011iUbs\u0012ˌh\u001f\\ZUF\u001cî\u0001\u0019.[L9m\f\u0002\u0004QX\u0004p.>%%5\u001a\u001a:ᇳ\\%_*t\u0000vuC4J׺^ˏ\u000bґ\"H;WL\u000eV\u0007Z-X\u0014\u0012L\u000bBk\nDL\u0014Sۜ\nK,\u0002RtbƇ\u0016XuY\f6-~I\u000b\n\u0004?}\u001f\u0004Z\u000f&\u0016\u000fpg:K\\,~.\u00026[s'6\u000bpB7!֬B\f\u0018;}TUSܼmT\f E\u001e\u00033\u000585O,࿞\u000e0\tJ+~;WL4\u0004ehi`ƛlܥEҢ\u001dr\u001fL9\\2OՅY\f$yN \u0017\u00009]\u00137]\u0007>2xIDZÂH\u0018{Mh[\u0002xxiMS1+:BDwO\u0018GW\u001ad:[\u0000:#\u0016gd\u000f_\r\u0001C\u0002(M\u0003mCE2\u0017\r\u0005$*c.i\u0014\u0019**7]>>\u000bMIO\u0012S^poQ7:]5m\u0005/ci\u000e\u001fKE\tU&OpP&\"?8\u0002ox#&Us;u\t m\u0004r4\n+y0BW;\u001a\u0001\u0006ՀOE\u001fPF]WJY4W̵\u00028j!X\ta;*2Ͱ\u00187b$;<\u000b1<\u0011\u0000z|s\u0018TV\u001f\n&\f¤\u0001#\u0011\"\u0007dmg+@*)ʹ_%s\u001f&n\nΥ\u000e\u0015P6ݨXI.D\\\u0016\u000fS+VvR+םE`@[%7\u000b\u00155\u001es\n/&Wm\u001e̺1=ml=\u001a⯅\u0018ب\u001f@mm=M\u001bҞ',܏e\u001c&\u001b\u0012CͅI\\=\u00040}{\u0004\u001f݃\u001b\u0014?D҇[QѴ\f\u0010\u0016n\\9+@x-ptƖuYFG`h\u0004 :]3:=!\u001ch\"vRkplk\u000fAԬV\n@\u001e+\u001ehw\b1#\u001fOn\u0006'珖_me\u0012\u001eH \u000b\b%G7?\u000e\n\u0002\u0014}\u001e\f\u0017К{\u0014ܴG{jIΐ\u0000Pe\u0017=WBdYQ\u000bC\u001e\u0006xp)Z\u0001FlR8-E9\u0010S\u001es\nuQx\u0019Ն\u001e\u001b\u0012],PS8Mׁ}\u001cL\u001bePm?\u001e\\g6wK(<\t\u001a\u000b\u000bڐ3#\n{\u00007\u001fAN\u0004Q{pF\\)\u001ew\u001b%~9 ΧYF'\u001bcs\\}%~\u001f\u0010.\u000bj@D4U \u0004WxAb\u0016l8\u001f\u0019GdǶn\u0002N\u0004¥6:\u0000\nO\\ |\u000bp7,E={\\}\u00182-KTm]ްٿDZ\u000e1WT\n[,=\u0007\u0013FP\u0004J\u0000\u001f\fQU;R{yUfò\u0005ðr\u000ev\u001a<_H{zOvU[A(\u0005tv`[{CX4=\u0016Xkg+D\u0017\u0001T\ri1sz]T0\u000bI\u0013EV\u0014;{\\;\u001bbc\u0001Lka:O#gM\u001f>\u0014\u0011x,?ω\u001a\u0017oU\u0017@\u00163kC\u0003MTSk5+\u0004SH4;1p`6^0lv\u0005\u0017o\u0011#) O6[\f^\u0017(vuM}*mg?OE\u000ez0.ּ\u0014\u0011E?4Ql6Ǭm\b]$\u001cx\u0004\u0006\u001f%?mFyKlsD`C`0/]\f#D]\u0002ǩp<\u0010hvIM>4m\n Zn\u001atZݸ\r\bI`Ot5ya=[=o\u000es|r2\u0016\u0002o\u000fK\r\u000f#]]T\u0006V)R'Ʀ\u0007XT\u0003:,9\u0001\t\\\u0016mVkzjO\n6@?\u001aXv{ \u0007]\u00070}6hCj{\u0001\u0019{x7R\u0013elGf3\u0012W,JA\u0001\u0004uZ@C\u0011ebBC5ݿ\\E:Ȇ\u001bG\u0015\u0003\u001cK9>GN6Qe\u0004\u0014O9F\u001ehԱի9&߯CyG\u0004q\u0013ZB)Ft(2\u0003E(ga\"܈Aw\u0001\u0018n\u0010cQ&\u0004oXPb[.BRw~]}}aq/\u0010L9\u0006B^Þ7>;O\u0006\u0006+K\u0011\u000eܟ/XIs\u0005hnAi\u001f$qn\u001dQRJ\u001dPR̅\u0014L\u0001\u0003\u001eyu({>}9|\u0018H8ɴ\u0000Kb\u001a\t\\,0S\u0000K\u0006@Z\f\u0014L%;^\"_\u000f̛I|I7\u0005V|ہ&%cA%=PSCP)\u0010\u0012(&ȷq@\u001dcmlq\u0012^F\u0010wuhO?hp\t=_+5@$h\u0015D~g3\u001a\u0006CšjR\u0005\"x*у_e8\u0001\u0014NiJ¦\u0011k՟\u0003nn+Hja\u0018\u0010r{\u001dU TB1\u0014+Ӱ\t~8\u001bLwv6{b.X&j/Pp=:?||\u0001DMn.\u001f;e\u0014\u0004\u000b8tv*\u0010Sܛ'K>b#A|I\u0018wn\f\u0015\u000eQ(\u001cv\"c\u0013\u001f\u0015V*A#AK[1E4]\u0015<\u0018kXo~\u000b3i3&\u0017M~>eT-\\D\rmq|\u0000T\u0010a#4n\u0018g7u4G(\u0017hOa\u0012N@P6/'M\"ŗO&Ob\u0010\u0018ahw\u0015yw.\u0015{6y\f\u0018?S\u001e$\u0001\u0001#\u0001vSC\u0000\u0015\u0005gu/b\u000b]\"We+-SX\u0000\u000e[@rh6-D M\u0011^koE4'U#l\u0013\u0004d=ues\u0011\u001eȝC\u0006'xC\u001e8q4\u0010+]rU7RnLu8\u0004JG\u001e[S\u0018D 5(\u001fE}\u001bBQ\b>oE&j]\u0003\u0018+35+&\b+\u0011w&n\u0011^2ԓ\"m\u000bHz\u0002\r*`2JAG\u000f\"ck\u0002)WѫړV\u001d^4\\jU\fM׶=\u0001ŃАRK\u001f(^\\\u001aH\u001a-Y\u0019:yD\u0016#\u000e.k\u0010\u0006\u000bfúd0|\u000b\u0006P\u0007o\u001f0q\u0005)\u0018\u0006-ډ\u001e\u000eI\u0000Ƴ\b\u001dsWgߒp&l\u0016C6HHO\u000eU-B\u0000\\A:\b\u0003+2O]>GD:=\\\u0017gAh\u00165g]\u000fM\u0007\u000e,\u0003\\\u0019\n!5\u001bKH6\u0002LMD?H%%{y\u0002!ORl\u0004\u0019{`\u0004~$:\\szO@\u00060C\u001c\u0000\tg\u001ebOh5/\u000bw\u0002L\u001a4\u0003Zo&ބ\u0007-\u000f'o\u0010>D#|U;\u000fwwqUو\tW\b%\u000e\u0012й}?\u001c)\u001a@ D\u0013\u001f\u0015sK\u000b\u0002NS͡Uv\u000fE\u000e`\u000fT-4\u0007\u001f\b\u0012nzx%#s6}&hѨ\u0010=\u0012D\u0000{rE~\u0000FA\u0007SZQl\u0017\u001c`PpM6Twy\u0018Fd\u0011)NPCC@\nb~/hZ>r0CM\u0000l(mV##6wL\u001eg3$78\u0000û\bDa\u0000\f\u0017|C\u0012^ڰL`<\u000f\u0006k\u0018 3gW}\u001c1\u0015\u0012{6\u0006_\u0000\u0004$\u0012#{[\"$>j\u0019Rwѭ\u001f\u0018T\u0007\u0006PZN5\t%SF4\u0012\u0002hK\u0002{\u0011\u000b\u001eQlx)K\u0019b\u0013> v\u00119g=\u0015\u0011mʾ&\u0016O\td\u00136\u0012\u0014tZz#L\u0016Y\u0001v'\u000f)_&]\u0005%\u0007\u001an\u0004}R&,\f[s\u0005C\u0005ݞy\u0001+ubʐb\u0006EI\u0001R\t\"i@]oӂk9\u000esȮB\u0001'8zD]C3}\u0003:@+±BBIw|D{\u0015\u0014gyBx&\u001byb/\u0014^t\u00136շ\u0006\u001d\u001f b5x\u0006^\\V}\u0003r;q\bbg\u0007>`:2򇴕2v_wߙ\u0015\u0001LE\u0018( C#uR\u0000H\u0005a\u001dbԡ\\+\u001f3L)[\u0018\n*(\u0019\u0007)&,J\u0019T\u001c\u0000\u001bh9\u0019??\u0015 cN\u001d9\tU\tBc#,<)*\u0010\u001bNZ\u0002\u0012,\u0001)0+A\f^UX~AH'O\u00035,>*Yg\u000fo;8U\u0005\u0016\"]_rβ`=:-`_\u0017-\u0007:QfLg\u0002{~z\f\u0002\u0016n\u000e\u0005Z!\u0010#\u0003w\u0003.\u0019UP@ܼ;pՅc\u0000?B\u0013=޸P\u000eܚ]GL7$5\u000bJ\u000bU_J\u000f6&ı\"\u0000,mi$t\u0012\tķE>u\u0001Tد)Yӵ7=\u0001KaȺ.]\u0006HQ\u0019\u0019\u0014\u001dwZ>,3\u0006.2lM@{ymzh~5eאk$\u0015Lb\u0004\u0016- ٜBB\u0014˹:ř\u0003\u0004*~\u000e\fp'ђb2\u0015hskAv^$̥R\u0000RASʋvi!H m\u001f9\u0010\u0001\u0013b\"F7ϐ[\u0003\b_2\u0011\f1W\u0017\fX12S(\u0010U\u0001Ie\u0004\u0007b9j\u0000@@J\u0000Q&D\u0016ʯ\u001c\u0004dB^\fP_\u001a\u0013.*sCwD<\"AA=>r\u001bRW\bQ$i@\u001246\u000b\u0012U\u0018\u0019,X:7UTPeU\u001a\u0014\u0015[\r\\m\u0019S\",ᢇ)~D\b-Ik\"LzR5,\u001f*\\\u0014rAʦ\u0018@\bzdd2ՃF?.\u0012\u0019-.H\u000b\u001fGyi\u0000Da\u000ec`7\rE \u001fz=\u001a\\=`\u0013yl\u000eǸ`􇯐\t\u001aU`LV\u00001\r.;0XQ.;8~ \u0010N\u0007cq¯S\u000b$P|b\u0010\u001d\u0004a\u0006\u0015˔E>h/cVӚWSa\\vׯݐ\u0001\u0013&2yt`Y$Ñ^|pcY#rw?ɺޖn΋}n?!\u0015|\u0011B;ca\r୧p?fq\u0000DR\u001b\u001b$\u0011?%\u001c\u000b,\b_\u001bnYs814:\u0000c\u0012\u001b\u0016+H\u0015:7Ya\r7ionHp2\u000bYV\u001d7'l[\tp)t:ޙ08\u0014J-2\u0018Gq?q6\u0004EhHe@$R<\u001d/\u0018BcX+\u0014:Փ\"\u0006_,VmP&\u0005B.CP={}\u00048p߀\u001fpFR:\u0006\u0006\u0005A\u0005f\u0000e(\u0003)nSM[%&E!zm\u0001k}VV?gS{3=jnqť\u0006+\u0002\u0000\u00057,pZzvQ-(R\u001b+Iu({b%Q\u000f:\\@3q7]1d\u001e)H \f0#\u0011\\N\b5\u0007T~,RKTu6\u0018r\u0005Fu\u0018FV$D*Nbr9I2谇9Db\u0002\u0011΂\u001b5F\n4\u001cOK;?L|\u0004z\u000b&x\u0017e7\u0006L0˫):kuœi,n\u0006hL~P9\"?͕VV\n8,&Ċ%;ABohЁWCx@\"sB$Od8\u0012\n.Sɇ2E\b\u000e:JhVj\u0007\u0000rz9E[&+kt\u0000\u001da)\u0018@g:s؈rG~u*\u0018Y1\u0018r8W\\\\_\u0006\u0001\fUyoC\u0017>5m*\u0007R(oQi,{M,\u0005\u0002\b\u0006K0wE&tjN$Nٔb\u0014|&Q\r\u0004\u000b`@\u001fco-4\fG3M\u0016\u0016(\fFQ@ZTO\tQ7?A\u000emF*VÄlIX2\u0016T$3Gb\u0002\u0018\u000ebY&ft]E|8K|1-قa\u0005q\u001d:[̜ѧ(os,4\u000fa2k]EzX\u0017k㕻a\u000faDi\u000e\u000b`2\u0007yÙSym\u001c\b;&Lbh\f\u0006o?|\u0011G\u0011E_\u0001nnd\u000f\u0006\u0012RxP$d\u0005@eE\u0011! \u0003\u0000&Dq6& \u0010\u001fدH-Ǿo#\u0016#Tg>ٔ\b%Ss\u0005\u0006\u0013Ʒ\u0010[)jz_t\u001aD+U\u000exʊ\u001c8R88Wc18]Vus&\u0019h\"X\u0016\f=2/z\u001ftצ7?(%\u0001\u0003 Yp\u001e\u0001.\\~v8א\nWȿdpc}\u0011$\u0010ٞIB\u0001\u0001\bifqNM\u000b|\u0004n%$،F\u0007{\u001fsNΥD\u001a/\tے0Θ\u0015 \u0001\u0007;\u0013;W\u0016\u0004;_P겤h?n\u0001\u0006\u001e4}\u0016m4-w+$iڊDrdolS}\u0011e#~a\u0002喱ՠuk鱏>*p\u0013i\u0002 DzO(\u0013PsZ3/Ȥa6V\u0014\u0014/f\u000f\u0005p.ņ?U^H\u001d=3\u0006LNJ|ޥ}m\u0003\u0003\u0017e\txF\u001f\u001d\u001f`0W+͔\u001f\u0003Y}:(\"B&uM\u001e;l\u000eȮ@nW\u0019S\u0010z1ly$\u0007ysZ\b\"dEX\u0007\u0018\u001cĩ\b\u0011\u0018(\u000bi\u001fld@\u0014\bb\u0010cwB\u001dN\u0006YՁ2YfdxV$v\rj,9Pw\u001a@$}'\u0012\u000ePЪ.:Yc\u001f\u0014h2)GQJ\u000eC\u0018yӈ#1pu:㹡\u000fSђvlɝj#NX3&>\b:hR*>CL0\u001b);\u0006Cۇ\u0006\u001a\u0000OѨRx\u00198\u0001\\]޲&dWILH<\u000b$8RBF\u0005N\"%\u00032Hnb\u0001T5>\u0019KS\u0012|\u0004Pn.?nh\u001a6A/,[ly+\u0005T\rp\u0012\u000e\u0003\f9}O}q|c%8!\u0003cPKtb \"I3&`Xq\u001dM\bP\u0003Kh׏ŅNg+.B\u0012LK\u0004\u0002tv?*@\u0018\u001e\u0017{lo%.NW\u0018ƀ\u000ebk\u0000Yd8F,B\u001c\u001fר\"i \u0003\u0002K\bx=(aA˗)W\u001fnW\t\u0002\u0013\u0002s'Nn)4\fnQ\u0011!c\u00154\u0005D\u0017Na(\u001c\u000f+3\u0019]ra\u0018\\Z$4\u0011\u0003\u00142\u000f\bQJ\rN\"Y\u0007گ\u00147\u0011'Pݽm_r\u0016\u0017;\u0015\u0017r \u000f\u0002DY\u000ee\u001cg@bJ\u001e\u0003EF\u000bXjk4\u0012~c\u001c\u000f\t\fF_\u0016Y*)H^6\u0003~#Q\u00060L0\u001b;3W\u0003\t|8\u000b\ft9f\u001e.~9$DF1\u0002)Fe=\u0012\b\u001e%}К.a`a4):Z\bGBБ՚\"\u0003d\u0014Q۝4B<.I\u0018;f.ZaO),\u000fi\u001bV&~a\"l\u0016Mn\u0014/5z\u0001#\\>\u0011 )bж\"\u0016\u000bDQRM\u0010)\u0015͘I\u0002}Y\b7\u00132.\"ykگμRAy\u0006@(Qx`p%x+Y_od̗3_W\u0012,C]̲ר\u0005:4Xb\u0006@;0\"\u001e⫰\u0015wd/\u0011\u001b*H+3,Էߦ\u000b?\u0003F7~,\u001d`XĻ.miz\u0003\u0018tZ@\u001f\u001bA\u0003}mi\u0018\u0002-*\u000f2|jp\u001f(jsbKG\u0018'\u000fl6\u000b\u00172-g\u000eKrF\u0011YmK\u0012Q(A\t@p\u0001\r\u00104\u0004h\\P\"kFȿ\u001bO3Ḍ+-\u0014\u0003ܵ\fI \u0007-ΙbyyA\u0006;f\u0000Qrl\u0006\u001dN|\u0007\u0001\u000f\u0018a\u0013r\r\u001c'`\u001ceܼw3!}H\u0005ʂ3D;-8)k\u000eHyQ`\u0000x.KS9A1[i\u0015+tǤ\u000b\u000e5\nS\"\u001bMN^&=so\u001e\b D\u0015a%\nwB$\u0015\u0012D[\u0006npJ:IX3gNӧ0.$zc\u0016{(6/e\u0005׈Sʩ*u\u0015$hhѠ\"xX\u0015A\u001ac\u001bml~CXl\t\"sHLφV\u0012^U\"[.\u000b^G(L#\"Q\u0019B\u00190\u0018\u0017/\u0004\u0007~\\o~Mo\u0013c\u0004>\u0016\u0014\u0015/[\u001fX轿G\u0002;}:ؔ\u0011PqݏqL#MZD3;\u000bZx5g\u0017HD\u0007:8\u0016θ=ݝ\b\u001a\u0002\\\u001c[+xg^$\u000fW\u0002ьˣ\r#Q\u0005\u0012\u000f8\b\u0003(0\u0005-\u0006T\r\r0=J\u000eNӬm\u0000!O\u0003}\b\u0000rG\u0005ĶM \n\u0005€aiG»I|Z#;yrxT@y0#hO2öp9M{\u001eG7O6fM=U\nԡ\u00019R&6\u0014%\u001bw\f\\\u001aT6-\u00102%!a\u0000w\u0017\u0014\r\u0010EKq\u0003au%:gg\t#?e>{\u001b~\u0000o\n<@_#h^߆3},}u\u0017AQ\u0005ŝ{f?q\u0019᥎p\u0004(x.:;z\u001b\u0000@3.\bQ\"F\f*X\u000f\u0004:\n&\u0019S_G,\u0000DUԦ\u000e\u000e !m\u001dk/g\"k\u001b$Y\u001bX\u00190Z\u001bz!\"X\u001b(\u0011:D\u001bϠm`\"yhm\b<6<$pE`ny6sy~`$3&ٔ`\u0010̳|\u00101\u001bL#\r\u00142O\u0007c…\u000e#c7'b\u0019\u0003x$\u0007MbNLd쀰\bHM`\u001dsE]L'\b\u001f\u001f+p\toy\tfjz\\1.)D\u0015\r-7\u001d[f\u0003;PTv3\u001e\u001b/f>\u0006^fDŽdr\u0004)Ox/\u000b\u0010ãA\u00120\u0001|\t\u00198\u001a!\u00114L1#`\u00141,&\u0012AP4ط|5\u001dF4\u0001xւZ\u001b5:ܦmTY\u000b0gH\u0018n&ԼD/\u001bl=yĦD\f\u0013\u00155\u001f\rSS\u0002\u0014ӛiŧhg]Edم-KX+'\r\u0013$jH\u0002\u0012s\rG#IK0͛r\tSu|\foU7@xF\t\u001b6\u0001\b\u0010\u0005÷\u0017\u000f<\u0014y\nMkB\u0012\u0010߰-n>p\u00003\u0014ӈ\b˛\u0003yF͸[QG&ex6yq\b'\u001doJ\u0017?\u0005\u0019\u0016^aC\u0000!\u0004\u001bM\b\bmv\nTu6D |tӠ}JV'p5rJ\u0019J?\u0015@\u001b\u0000:]\u0017\u0018-\u001b]x<\r\u0000ެ;B4(k;3NA\u001e]%FA1j~JD\tGHET!tX\u0010\tou?NAv\u000fQ c؃\no\r@x\u0003hP!Td\u0000\n\u000e0CP\u0006\u0015W\u000b\u001d1:\u0013\u0015\"\u0012@X\nӄK@E\u0004KI`\u0003=\u0001\u0005\b4\n\u001b\bx#=\u0006\b-\nxY&\u0000RK\u0004-S\u0000/9\u0000H›q\u0001x8Ğ\t:\u000f\u0001\u0001\u0006'\u0000z\no\u0000HS\u000bIHQ\u0010\u00047Qp[bݎ<\u0016X!\r\b\u0018\u000bƸ1\u0005\r\rHwFMA+O>B`ş\u001emwޏk%<~~*61wL2w\u0007\u0002k\u0004=i\u001dx\u0010\u0018~¶\u0003FRvvyט\u000e\u0002ИMS<{\u000bI@}\u0007*U\\j\u000e\u001b\n+P\u0004\u0000Uzy\u001f@}\u001e*HȔ\fxҢS!}-\u0002;E59\u0018q\u001e\u0001͇Yub\u001b R~\u0016)stȿ#\u000fbO.\u001d1\u0013\u001f\u001e2j\u000f{1p\u001635sW\u0000Q-8\f\u0005\u0015?[\b\u0000\u0016p\"Uo!\u0011\u0007\u0017A\u0006P[~?▓y.\u0017\fow.4\u0015kgvSC\u001bnO@c\u0007e谝\u001a\u000bOfU\u0017\u001c\u001b\u0002CQ\u0012\fplZ\u000e\u0012\u0006ٮ[\t@\u001c^\u001bsIkdJn~F%\u0005.\u0018`\"D\u0010)j\u0012\u0003.te'Z+3[էO'f>|ܴĭ\u0005Yod(&ͦRXH\u000b6Ql4Ue\u0014M'Кћ\b\n.$@>\u00103u3/|\u0013m&T(T\u0002-o3QrN5%σ!k\u0001nc\u000e-ǘ\u0002fG!}\u001f\u0000,\u0014܅vp\u001a\"#62Ȓs%9zʰ&\tqT\u0018>CX\u0016al;ɮ>:~Ĵ\u001c2Jw`\f\u0007$a*\u0005^Yw\u0017r\u0016$Z԰uׂ3\u0014p\u0019$6\u0017p&.m\u0015\u001atIۨVI\u0019%h\u0013H\u0018|^\u0000ҩ[p\u0017^=\u0017f)ޕM)!]\\etfGb+\u0003Rȃ\\c/Yk(ĊK8g62$-ucx딸&k*!؆ʏ=\u0000TP\\SK\u001e\fCaeQV\u0019S\r\b*3Y:$Z/K.\"H);M\u0001\tY{U3X]O\u0019:-,([CCrq}\r [aq\u0018|J&\u001fL|m\u000fat^\u0005̂U8\\V\u0014[h٧\f\u0018.\u000b\f^9\u0006S\u001aH*\f\u0018\u001aM|Ptck\u000b\u0005\u000ej-Ld^\u0000гRBV~R\u0018Aܠ`#YCwк6%\u0000X3$P\bk=#,!ՆO6=\nRX\rN\u001d^B\u000ed5nj\u0012\u00028\u0015\u0018۴fG\tm\u0003{&\n߼LQoC<:&0\u0001\u0015\u000b\u0013GA_چ`25DC\b\u0003?aK\u0004Ձc~$5\u0001)S\tt-Pqvngd(A\u0006\u0006\rHH\u0002F\tj\u0010g\"mtvH#\u0019\u001aiFF\u001bn\u0006&\u000fYUG\u001ce#4c\tR'\u001e#^d`lr% o\u0010KL_i\u001f\u0016}Q_\u001a43DEGv$W\u0011 d\u0019 x6X@J{~l\u001e\u0010%$4uY0\u0001'(-lC\u001d\u001fmI~\u0005:PǷX\u0015o\t\u0010|Ç=ݏ=\u0012suOE#mϤ\\gk7>\f{E=6j=z8=\u001b<ȭBxtx\rX;,΀wjDpC:\u000blC\u000f\u0007U\u0011\u0011%z\u00056\u0004dޢD\u0010u24R|X\u001c%t?@*wó\u001f%H\u0017<{rBOΦ1qi-\u0013Qh5(M\u001d.X׮LH\t\u0010\u0013I\t\u0013m\f\b\u0014yW\u000b3ݤD\u0013\u001aG\u0019\tm9>Λu/Jj\u0017\b%˨.|t- lmObK̀FaDS\n4,9F?iN\u000b/C\by\u0007-@(n=DK-\fTfڨct(C5摄p\u001bQ!&1-!!\u00006\u0003\u00056UbeO*\nW$4(\u0018\u0010\"@\u0018^\u0002̱\\B\u000f:\u0017\u0019m\u001fH+ұtYh=]a\u000eh\bZ\u001f3\u000f`\u000fA\u000bk\u001e\u001fʯBpc\u0001\u000b\u001f\u00108\n\u0018JS\u001c Zw@\u0014R:\rś\u0003\u0000\u0004s#\\I߷$#\u0013;\tw\u0001\u001f\u001aXj,\u0001N쌈\u000fޕP+\u0001b\nP3%.Ekyh?vMVlˉ%cH#&jQ$ln\u0011S\u001a\u0001H{9%_\u000fkU\u0004상f`=+(ƣ/[c\n!\u0004M9\u0013 \u0015\u000e~\t\r\u0017Ⱦ\u0006\u000e\u0017CH\u000b<\u0017H<\u0010gN|\u0012\u000bvrt8\u0017NN2l9\u0002\u001e\f\u0014L\u0012$0p:e=/\u0003#̟:5}I.\u001cRTj\n)K\u0002\u00020\u0019cQ5UKY\u001eEg2\n\fQxQ*fX;ä\u00051\u0000jo^{m$\u001c ^>&J\n\u001c4<\u0011S\n\u0017\u0012\u0011?\\\n\u0017U?Y᪜*\u001d\\)r\u0000k\u0015xj_\u001aUp4qu\t\tIF\u001cyDk^3fceg\u0001)߽X*͡(\u0001\u0006:\"\u0011\u001e\u000eo\t[z\nnG\"3ĸ\u0005E<<\u0010R\tHL_;+;}8\u0015\u001bX\\FHcrRH1\u000b=0.0.\u001c\u0018l=@^\\\u0015\u0000\u000bk{hF'\u0012⣋B@\u0005-\n\u0019bѶrS֭\u0016_3r\u0018\t\n^\u001c\u0019Q\u0002\u0015\n +F#fK-q?`S'5\u000eI3K2D8\n+\u0000(3L_{\u00063\r^0ט\u001d70avH\u0015\nmK\u0012[\ntV63O\u0004\u001d\u0005.Ȯ\u0010YA\u0010\u0007\u001dH7eX3*\u0014\u0018CS`\u001a愾$0ǟB\u0003SL|\u001eP+|11+\u0003l\u0015\u001f@O%\u0004m4i\u001f\u000f\u0010]cdg\u000ea+#\u0014\u0000\u001e`\u0013>\u00164aZr֥7Zu\u0002!O\u001c\\\\FB&DedwLOvw`\b+Lub\u001a\u0004\u0001\u0003PA[\u001c{\"\u0012v=\bA9\u0017㰐R]y{NX'Y*\\JJm\u000b&Cb\bsT&Pcȷ%@n>\u001bf\u0010&\u0003NLYpщU6[g\u000e\u001d\u0018+K߆*hz\n(\r0u@j\u0011\t\u0003\u0012O\u000fe@\u001d&\"NŤ\u0006F̬H_ƹH:\u0012`\\\u0004!_\n;Ӳ{d?;tʞ]ߨv!]\u0005.*\nL*P#\u00120_\u0015\u000eH\u0017\rv@+``.Y>\u0019:7\u0010\\\u0012\u0014o\".jҁp#w\u0007g0& i\u001fg\u000b:iW&s\u001ax\u0012^69=d\u000b#\u001a>婟ːrl\u000f\u0007`o\t\u001a\u0012|9n1\u001b2\u000f\u0013+m>5]97\u000e\u0014 .;i-0ʫT-v*g-uivM2VNXkk\u0010\u0017\\*DgN=*\rQ\\h]*\\IRm\u0013w&\u0012H\u0011eё\u001bG5\u0005^Cro\u001bx2b7.\u001a\u001efB\u000b!6\u0001p\u0010#\u001c/:(|aHA+\u000f \u000fB\u0006.\u0001:\u0001h\r\u00109\u000e7dUw\u001f\\\u0018{ yD(NTC3)k0;\u0004\u0013{?>CcI݉3\u0016ZNoQ,?$4T\u0019Z^PVj@p/g.+8I$\r\u001aN\u001fDpCdbف5HP\u0013/\\g\u0014d*\n\u0005&\u001aN/*iS鷐\t\\k?#\u001fηr^b\"Pu\u0004 yټm`6%' F2\u000eC!qo!h[38N A֘o0Q\u001a6AN;\u0016.\u0010u7\u0011?\u000f,ԋ\u0018Y\f\u0003V.\u000boP\t玡z9nZ-(so\u000e\u0001x\u0004@i\u001dLoD\u0014\r\u0019#?\u000b\b6q5ؑ\u000bnϹ|L1\u0016\u0015coYFђW)+:rrn\u001d]\u000b9|V\u00025'-'*\u001fW\u001e2uXe\bK(\rendstream\rendobj\r21 0 obj\r<>stream\r\n\f*\u000f\u0000KHeB\u0007|]#uq\u001e7I@0\\|04qLb#dY\"2^.:!\"?:3㥘\u0005!0p$\n\u001d\"1c)̟\u00041Z\u000e9S\u0013/\rLy\r;0b੔\u0000#ٚ\u0014,I\u0013C(hy;\fa&\b:\u0014Yp\u001a\u0002m3\u0012V8&#ՅC1\f8\"p=\u0016֤\u0011z8.urXK\u0013\u00003b\u0018\u0019_Up\u001e \u0002HZt\n[^ofmT\u001c|\u0011*!S2\rRY\u0005MXmZ6vy`\u0003\u0014|@qi.P(҅Zy33!_(L\u0011^~P0\u0011\u001c`T\u001d)\u001b7\"\u0014\u0003\u001bT|\u001aHE\t\u0001pT\u000eaE\u0018=H!}\u00116}\u0010h\u0004E,\nm5\\_IOIG2~$,oz 8\u0018P\b5u.\u0014ˇXa \u0013dcBW`ep=N#\\Oa\u0012Y*覈T̴\u0004[tZ~{5\u0010Fﳑt\u0011?ƥO\bBuBXҷL\u0001R\u0019H\u001cu1;{\u0012@\u0013Dne\u0006m\u0016Nq\tC\u0015L6-zPR!%,G?LU\u0001\u0006%)g\u0019\u0015\u0017C$te\u00106z2VGt@3\u0010sv.\u0011O?\u000b䏌1$3\n8*\u000bV|aC&s͔>\u001d\u0003Cʌ\u001d2E:\u0011բ,\u00122oJ##<\u0015'O\u0011\rھ\f\u001aJ\n:qdbwfl^Q\u0005#pA\u0002l8t:\u0011\u0017\u0002yDI3(*Z˜iʫa/E`O\u001fO~\u0005$~g_* \u0016W\u0003\u0004\bT\u0013R\u00054\u001d\u0013gA\u0004\u0019E\u00039i\fn\nLD!I_G0U((Kn4Sd\u0004D4@:\"{VB $3j)c:Ŀ.\u0013\u000e\u0004>\u001b'#.?\u0018\u0011\u001eߦBdsf\u0015\ng˩Ø>&SCdH8|\u000b}o!q<\u0012e1W\u0001V\\.>͏<;HIȆIgB3I$1*xeor*7\u0007a\u0017MZqҩ;'~p60ϋ䳌\u0004mND`!8E* .h`x!O\u0000gx.-\u0019Dt\u0018&\n_\u0012\r\r\u0013'x'Bq4/jl\u0012\u0003Hc\u001a\u0011u.6\"LEX\f\u000b!\\$/y\"_|aÁL~\f?bU?Iy\u0017<0 \u0010eRAZ\u0001YG(;\n`.\u00139t#\u0002c!&\u001b*R\u000e!*:PaG\u0012to?LIsS\u0013\u001bb\f/LS!s*#8qHZ^p`p\u000eY\u001f%*EIҸ\r*-05pӐ\u000fIW6\u0000\u001b\u001e)->\nX\u0019\bDpSF$;X>\"Ex0\fژ@\b\u001e戾Ȟ[\u0013D]|\u0011\u001eu\\)p\u0003X\u0003\u0002\u001aZ\u00112z¢eю,e9!M2)T\tr\u0018ڐ:\u0016Sf5\u001f\b\u0013:\u001fK\u001b \u001b9aTD\u000b\u001c6\t7¿Z\u000eg\u0002!N-#\u001eH&9&\u0003\u0007q\u0006/\u0007+O\tI8F\u0001\u0001y™C}*%\n#\u001a>ڐ:pR6\u001dϣz|6Y\fA$1\u0007WcƢĊ\u000fI\u0013jM\u0018\u0018\"'؄(\u00133o%vxiv@EĚ\u001e\r\u0006\u00060ڐ٘ʇ\u00104\u0001VViH>CͪOB\u0015\u0004O\u000f\u0005\u000ew6\n\u0014\u0017qe\u001b\u0015y\f\rz\u001dh#R\b(\u001b\u0010\u0001.\\\"5@\u000b.61\u0010|: @:pNoDXDY/\n'\u0002K\u0017\u0013$J.\u001c\u0019o\u001e`\u000e\u0018NID_\n\u001a\u0011\tw}?$f\u001etk7\u001d\t#O\u0000J\u000fjq\u0011\t}vX\u0005\u0018\u0003\u000b.J-\u0013W\u0000\u0010>\n!\u0007k PG\u0015>;y@\u0001N' &\u001a╉к\u001c2\u000e\u0007[\u0018g3tF\u0017\u0011p\u000fL\"}\u00060\u0018\u0006)%\n1 m\u0015)߃\u000b \\Qp}3η#cv:N|XZUl\u0001_\u001cT>\u0006\u001b\\2%\u0007\u0017\"\")\u0001~\u0005O \n=>}\u001c\u0017\u0010\u0002DL$7Y\u001a,06\u001f\u0010-:qhI݆Ϥ7U6^}Bh&EnRjr\u001b\u000f\u0002Gb|y6EvV5xRd&_1ƌDx;'$\tu.ܐ%\nk{>\u0005'(W\u001cjFCr=NpMp`[\u0013B%B\u00018\u001d\u0010)\u000f\u0013)+'&\f\u000fЭyJ3a>S\u0001\u0014YmZxe8U̿\u0012TF'\u001e04+جPQc*\u001e\u000e4\u0005\tJm\u001d\u0013\u0019M\"\u0019ër;\fa\u001dF\u001b1UQ\u0006:Rm\u0012!Uc0/^\u001bg\u000b\u0007!/8|.oB\b\u000fUA\u0003Ry$\ngC. puLԙ[Sja3kC\b`W}Dr̯9\u0000\u000b#\u0014)!L>8\u000bS9]\u0018\u0016j4:MIuyqP%\u000eM6\u0010ZDž>9U^\u0018Z}P\u0004\u000e\u00118Pu \bxNy\u00190ZDa\u00171@Q.gU\u0012Ѫ`Q\u001b8X;\u0000<\u001dc~\u0002\f*?`!fD\u001c@\u00170k8$GiEY\u0011jU\u0000\u0012\u0004\u0004t\"zYѸ9S:U^1\u0014\u0002\u001d\bցF\u001f\u001fpqaL~\f\u001b}\u000f\u0006\f&\"\u000fb{3#&&G\u0014:!Gі<\"e\u0000yS8s\u000fw俰`?\u0018^J>\"\u0017\u0005ǿ\u000e(frA\u0000It4!\u001fWq|3aQ6*Ả\u0003\u001fNg\u001b\u001eiɤ\u0014\u0006\u0010ƱnBwxG6&\u0010\u0000*a-\u0000E\"_A[_\u0013,[m*~\u0003\u0019?/\u001c\u0003Czi\r\bWJb״UjNBFN\u0004s`6\n\u0014~!flv0,6\u0001\u0005g\u000e\u001c\u0012\u000eXkE`\u0017P’dΌCzK\b!n.*0DF\u0005QUȡgO8\u001c\f8jLf\u0010;`HNT:\u0013pcOP:mpDA\n5gFA\nF>\u0011j(b\nC4\u000bC,0,~)pT\u001bG\rr邎W \"BOG1C]T3@mZ\u0004\u0005\n\u001d\u0017H\u001dp*.W%*M{T\u001e:5\u0005\u0001\t^,M{)\u000e\"#\u0010\u0007\f\u000buQ\u0014ig0r(b\u0013\u000b\u0011[w,N\\s\\\u0019n^\u000fÆs\u0001uPm-\u000eꥁ.o+}\u001d\u001a\fDbs|{ZоT\u00042\u001e@㫄*Qs*,\bSfsz|\u0016\u0019\u0010\u0010\u000e!my\u0015[./X?\u0002Y;Ua\u0004T6֏\u0004'(O\u0019\"\u0003r;ҊrC!̫z9h<8\u0000aP8$P;\u0014\rb\u0018֋%Ib/\\YI+\u0006QSL\u000eC`&B\u0014\",\u0004kLݐ\":\u0016\u001aiy$M7ߧu26\u000bUCfZim0\u0005_\u0002v/J\u001aH\u000eiS#PDT~-ԕ:h0\u00119H0N\u0017;%\u0000p0\boTZ%U>;娙\u00059)\u0017\nw?q\u001bGe\u000eg>#\u001ajf#F^\u001cu@\u000e\u0003aVR\u0011''\u0006pRŶ*@+\u001a.v\u0007*/\u000f9| aā\r\u00142h\u0017\u001b\u0007zR4#I\u001e+YB>.\u0010J\t\nb\fjs\u0002k_cG_*}fIe:t9\u0005\u001b\u0016IGhwbS\u0013\u0019\u001cjuQ\u0003DP\u0004].KG}\u0006i9_\u0012/}RWX\u001a>,RKFő%;\u0013\raW<\u001e\\\\/\u0000g\u0001Ng\\\u0012*0pl\u0010hPzuFU^\\󏢴$'eY\n@\u001e;K\u0000\u0014)ܘR\u0012)$h\\T]Ѹ23\u0004\bK^2}XU\u001dZ/\u0017f<1/r&&1~ZZ\u0000b\t\\\u0003\u0013y\u001fwy8\u001b&\u0012\u000e(\u001evڦ[\u001d6>\u0013+,\u001cCR$L\u0013^F,'<)\u00104Lb\u0002MzH5\u0010W\u000e\u001d7\u0011E\tJ\u00063i8@x0\u000f&5\u0001ɣ\\6$fqH\u000fSzpDdb$VJ!P^+d~\u00150\u0006\u001f\\l\u001f*+XR\u001c\u0016w\"gHs(\u0019\n\u001e$NAP$F [4c[Ս\u0000\u000f\fBB~iA%\u000bp\u001b0Ũ\u0019h@7|Ԅ\u0019c\r\u0007@ \u000fh\u0019>]\u0000a\u0010T&/~|3L4aUF]Cצ\u0019U\u000eG\u000e}П\r\u001aB\u0014Bʴ\u00129+s^&!V\tT~)D^ʒ\u001fdt\u000f\u0018}\u0006Ѩ5\b\r(\"\u0007pByF!9\b\u001b`pJ\u0011K7*Uo͊Ƅ\u0019}04rzb3|\u0006P\u0004L\ny#.Y\u00039e}ol\u0011SJ0,\"r!ͱ^λ>3Zc2\u00181K\fM$_:0r|3SRęG\"I0\u0001ʰC(Z\u0013\u0010Q|FѢsI\u000edF g&(2cؗ\u000e!\tEE%\u0004.Y+\f+#cPtl*\u0000\u0012]*1T0FBk\u0016d9xBz\r~\u001a\u0018tsmF\u001c-E$ \u0005\u0011\u0000\u0018C~(-°\u0010yjJ%^\u0017?\u00180O9|Y\u0000\u0012\u0010Y׭-I3z\u0006\u001d\u0006P\u0011暾PSǥg1\r\u001dK\u0010\u001dV\u0012\u0000`A\u0007\u001ed\u0001\u00042\u0006)'Ib\"\u001e%uh\u0016\u001a2\u0014:\u0002=&Lg^\u001f\u0011,\u0003\"\"6*Q\u000e>\u0006\b\u0012$\u0005'! \u0016߁i.z\rT)j\u0013##@.PgpҤ\u00119\t\u001b\t}F\tD\u0010\u001dx\u001a\u0015\u0002\u001a\u001ds\bG)T\u00143m\u001c\u0007\u0005\u0001YSy\"\u0001$V$f_Sͥ@~`A~\f#1\u0004Mrf8P\u0019HrV\n|^ł\u0003#x0~C{O\u001aU\u0019Lh'G*\u0007p\u0012٦\u0016\b\nc\u000b\t\\K&\t,S\u0016e\u0006#X\u001eb%\u0004m)v;F\u0013ܮaX\u0003,\u00062aًxhwd\u00180\u001c\u0005u@\u000eM\u001a5̭H\b\u001c\f\u0003RyDWQ;2Ry\u0019g\u0015צa\u0004\u00167t%QAc̓\u0016HHV\u0010\u0012GIL\u0018Ӏ\u0000\b\u0007x(c?R\t``y\u001c^|0\u000fG,\u001a`Lգ\u001a$~AmJ`X(\u000b\fx\u0003i\\kb\nIH\u000bUS\"~u\u0016T_R\u0016H~\u0013RH0r?:|vs\n5.Ѥ6\u0003\u0004$\u000eXLA\".%95\u001fF1?\u0004\u0005sj\u0004le\u0017&48l0}rGDQ\u001cBȱ\u0014*\u0015\u00027.(\u0018^;\u0017\u0016&nVZ%l\u0003c0BGNrXXh\b@2\"'j#PqB#\fo{\\~j$?yg>|3g>4\u0016`\u001a.3J\u0001lT] ObO\u00042\u0014\u0003\u0012x0_\u0014)wk֕U\fLW\u0000^|3g>|3g>|3gx v9ۮw\"\u0015v\u0005>r̮8T]Wl\u0003X\u001aqFa\u000bR{\b\u0004P\u0004L.b!i\u001aɰv2#\u0002asud\u001a>+\n\r쪧Dpsh@\u001f\u001fVrAV\u0018!d\u0001[N81\u0016\u0016@\u0005Ɓ&;He ʾ\r\u001ee\u0007-*e4jv*{}1;*\u000fEjι\u001dw\u0002J#$M\u0013Sb]+T\u0019/vH\u0010\n\u0005;\u0012c\t?\u0011=v\u0017\u0019Ʈ\u000e2|: 'Le8=Uj[kx^,,c\u0017'Y6R3ܑ}l\u001d.jq-\u0016|=\u0004&^ \f\u0003%[\u0000.\tt\u0018\u0000|R/6\u0010J\u0013Fha\"\u00146r$9\u0015e񺇖\u0011\u0017@]\f\u001d9|\u001d\u0013>F\u00029[~=RNs81@x\u0006FD\u0014{ihb\u0019K,vIt\u001d㸻2:]vV\u0012u\n\u0000>׹\u0017duV:EB@Gp}Cvb\u0019:\u00051Y\u001f҆wO\u0017T^dQ\u00068SH%},+0V/\ruCt`=q4=^\\/\u0000&:\u0015dxqBmG\tn t\t\u0003D2\u001a&SWc)ۀ\u001aT\fEP#ZUn\u001d0z.a\u0018Yf뗒fUu\u0013ں@6\u0002me\u0001mt\u0000m=tb\u0013[mp\u0013\u0002ZX\u0015|?\u000bת\u0003\u001aoGC\u0004\f\u0010[n\u0013rAs\u0016i0}.\u0015\u0018p\u000bD\u0001\\x+Al!\u000e1\u0014z0~H|WcF\u0013\u001db\t|\u001b)?\u0002]q`\u0000\u001d@\u0002%\u0001\u0006!DÆ m\u0012Rui2^%|\u001fN/\u0015*7\u0000NM/ٹ`\tt\ttY\nt1<@\u001fE}y\u0017\u0014gl|KnyCP@gT\u001eNW^hn\u0000mZI.Ig 03mTl\u0014#ToN!\u001bBC\u0000\u0005z2\u0003ݕj\u0003]Aˁ\u000e.\nNЁ\u001e\u0019)\u0002F\u0002\f@\u0004zFD\u0004:\u0004t\bt\f\u0005Ē鋏&\u0007,\\uK\u001e\t\\\u000bT;\u0006\u0002\u001br\u000fR e\u000b~P*U<\t\u0012\u0017OnԊ\bP^\u0016\u0013:h=hP/\u0006.ב\u00071@3K0JJrJuI%\u0007#tǥ\u0013\"\u0007lQB[\u0004\u0016d6$7\u0007\r\u001am\f9\u0007Iu\u00132\u0010JQ\u0017\u0006`Ǫ\"\u0018NP\"j}D\u000e^@Z\u00063h\u001d\u0019\u001bZ=\f%C\u001f_h\u0004/\u0011{c\u001b딒u|\u0016(@Ցogp;Z\u001ap\u0018\b\u0018-\u001a\u0006\u00053lj>t\u0010\u0012!{\u0015\u0010\u00182.\u00124r`ƒz\nl;8\u0016w*\u0016wH+@\u001f\\b\u001e\u0000\u0000 9\u0010`zc]-\u0000\u0010\u000bi\u0019\u0014\"XZu\u0002ˇoqk*ccѶ@\nnaRy/怯bX@MBB|\u0004E\u0019XZV\u0015Ĥf\u0003fS\u0000\u001dӘ\u0000\u0000\u0001\u0001ŽqX\u0005P֗\u0017-Es(,aO\u0006\nd\u0010T\u0016||qc\u001acc@t\nF\u0018@\u001cCwdžx\u0011Y|\u0016\u0018dž\u001aG&%\u0004,L!\u0000\u001asˈ \u001dwZm\u0000_l\u0018ߋ\u0005l\u0000o\u0001l\u0012^\t\b6feijނ\u0004[M\u0005`o-!\u0012g{\u001e7\u000bb\u001e\t\u0001_8`\u00055\b\u0004נM\u0010\u001d]\u0005AR\u0015\u0007&\u0002\u001a\\),0\u0014\u0010\u001e(5/|K\u0005R\u0001.,\u0001B\u0003\u0000 \rx\u0005\u0004$`tPJ7\u0010\u001d^\u0010J\u000bu\u0016c\u0018\u0016J6r\\qH\u001aa8Uṅ0H\\Chq8vq\u0006N\u001e\u0014x3 \u0005)?\t/.!%r\\\u001ce\u001adY\nT\u0016l)0g\u0006\u0000f\u00147\"&E\u0000E\u00157\u0013 nQDo\u0007'\u0004V\t[p\u0003u%54wt!YBg\u0002\u001aOB\"\u000f\u00123J\u0005u\u001b|v_>:\u001eUH$\u0015_a,\u0001b!R\u0007>0טA<:2\u0010\\ @pF#\u0003y8Wp>L6[xy^\u0006H\u0007<\u001f{\t^\u000ed\u0014\u0015D\u0015:4*n\u0012mA;mp\u0012Z`[ \u0005a}R\u0004a-f\\V$D\u001a*>۠\u00163s\u000f\u0007o0DM\u0018 qEN\u00060\u0007i{:D`\f\u001e\"\u0013\n}5W\u0017Sh]D(x*љ\u0016qh2]O\nbz=G\u0005`\u0018C.r\":J:dAZ)qʐ46N\u0019\u0003 iȌ\u001ctqTr+٨%c!Gr\u001eT-B\u0003L\u00121:\u000394ݧĤB\u001dPCU\"!gp+zZ\u0018]]1\fLzR.\u0001/\u0005\u0010}\u001fH\u000eD3\u000f{٨@P=DXuJ\n׊rGe/a8A\u0015N\n8\u0014\u0015 \u001dZ>30;*sG̦%Pwu}E\u000fnY\u0002A\u0015\n\u001e*\u0014ڔR~7t7X.n\u0011\u0004B)v\u0016\u0007\u0015*},A\u000f0е^;Zg\u0002f0|\u0016\u00076V\u0018=\u001f\"PwhsoݳhU\u0003ڻ\u0006\t\u0010 6:H;S5i\u000f7\u0006\fGth$W7t(<\u0000\u0006,T:\u001c\u0000j''DU+W*Q\u001d\r#_}wゅ\u0002Tm\u0010{hёg\u0002AIYPPJ\u0011{+\u0016\u0012{ҍcl\u0018b@3vQ}E\u000e'/\u000e\u001f\u0001!dSw\u0015/xg\u0015 ~˙x5D$㏀\u0005\u001ecr\u0018vM\b@\bgb:ݧq8}\u000faY[{RR\u0012\u0012}_\u0005Ē\u0010-K\b\u0007\u00058zΞ>ڼn9=\u0019\u0000\u000b\bs}_\u0012\u0001:\f*FQMQ!ro_#\u0015\u0006\u0012Oru1ٰtN<;W,0Yl>sQhsr!\b\r\u000b\u0000/V]W \u001e\u0005j3yE\u0002c9\u000f\u001eLNkJ\u00181ؑH]?uS:Qt,m8\\\u0007)\u001c\\Oo&}n\t~\u0018 #l@C\u0019#~\u0003Z96\".T\u0001qK\u001d\u0000M3u\u0001)\u0000VYB\u001eK>\";XzI2z\u0005s\u001dQβ^r=1^bt\\\u0007/::\u0000S,al\u0012\u000e_\u0018\u000bdž\u000b\u000e\u0007q\u0003]\\W\u00125\u001f\\y[w\u0005U\u0007rBZ@[׌ܭ\u0017T\u0003+y뢒uI\u001c0z)޺[\u0014[_1\u0014[/bq\u0012MN?\u0003$ChSd\u0012h/ۤ*D.\u001b\u000f8}*\u000eZأ$\u001dc\u0013@Qa% \u0014ܻ@\u0015|O\u0016#w\u001c\u001dn\\|.\u001e?`<\u0001\u001d\u0015⾇T\u001b}\u001414w\u001be}؟\u000br7*ڄ\u0014Y\u0005\"$X%&*r\u0015\u0005u<{&\u000e\u0018$+\\Rm.pJ\b_\u0002|p\u0002gk\ntp\u0005:|gE1|w:xfIqU\u0012k/A\u0016\t\"\b{w\n|ռAG\nI34Bg\nf\\~\r&,\u0014EUu\u0014\u0010+Zu\u0017\u0015w\u0017dzÒz\u0001Ӽ\u0001gNb5/hi$U\u0002rzxͩ\u0017ӑ6H\"\"ު,ֲg[(w\u0001`^P3D\u0012bSz UW\u0019`q?\u001fL-\u0005\u0003:\u0003E\u0000\u00196Hgk\u001cK\u0005=} x\u001c#\u001bJA3I36\\ˌ6*8K\u0002(\"-l+EHX$\u00076\r ].\u00077\u000e*~1dɀCQ\u0018|\u0007\u000bWkGV \u001a\u0001\fl$ \u0012MR\u0001]^:\u001f\u001eƘ͌Gm\u0016{y\n\u0005:Ru\f?LyE\u0005эg570d7\u0000^@ZbI(%J\u0006,g\"\u0016\f=\u001a\u0011XYunx]kӗ]>[^|B6dӂ:s:z)\u0005\u000fZi\b\u0005|\u001e\fb\re0\u000bb:\nh*`3x\t>x\u0007+$$)\u0011(6\u00196\u0013\\\u0000p%u\u0016Qj\u0016\u000bT\u001beY\u001a\u0000\u0006\u0018\\ܽO5\u0016,\u0001\n\bb1\\`\u0005NB\u001c\u0006Y\u001b\u000fCō逈\u0003\u0011-]\t\"^\u0006\u0012s\\\u001e#\tPRT\"U\u0003t#g%\u000f\"C@$^L\\\r\u0017n&xN!\u0002۾L3]ns?B\u0002c\bk\u0015\u0001LC\u0012~\u0007I\u0015\f!*\\E-I\u0019(5ˑ3:\u001a#H#^Erd.$\"q$Q~$T\u0000R*)mk\u0016:J$HІ\u0002bb\"m>K`(6X\u0016zQA<$\u00041[\u0014:+Gph!ы\u00175!Lu\u0018Q\\\u0016O\u0019\u0012Y\u0011P\u000eQ %(Bh2\u0000\t>\u0014Jl)6C$\rg\u0003\u0003\u0010Ά+\u001bG;9s \u001cMF\u0001\u0001\u0005\u001e(\u000b\u000fǠQC9\u00076\"E˴\u0019\u00027vI{b<\u0013\u001dUNEI\u000bզ\u00142Bl\u000e\u0002B\u0006%W\u0018>X:љT@X*R6\u000e\u0003I\u0013m\u000b\u0010(ҭR$\u0013M\"\u0005^B4g\u0011k8\\\tOvq〚qG\u0001\u0011\u001e\u0015&p%/!f\u0000DB%~8I`IҒ\t*є\u0018KރXx,\u0006{tZ\u001d-\u001a=\u0012\u001e{(\fcF&YKX\u0012999hdh\n\bl\u000e7\u001a\u0018`Dl3ˇ$h] Wgp\u0010DS\u0006^\u0011H\u001aA)d9?\u0006(i[!f(ʇ}7~Nl|ޒԊ(0u\"c\u0018*K\u0001̊\u001a\u001a\u00143rɜ;ZGޞ p\f))Nr)[)D2%P|9q\u0016jpb\fl!dX\u001fPY`p\u000f\u00170i\u0003{'e\u0012h䳮\r.\\@J\u0017Z\u001bR\f&W\n\f\f\u001ax|ښ7z'~ubs8@g)ȓ\u0015jH\u0012htL\u000bĢ\u0016 *`2'jX^th\bcs\u00010\t/J o\u0010{<ث\u0007<\u00163ns[\u0016LJ> n4_\u0002}\u0001\u0007XN\u0010\fZ-Z؛d\u000efkwd]VjGsA\u0016tÂ%\b]α<>\tgx\u0000\u0006\u0016\u0011n\u001a\u0002S\u0013\u0010\u000bFX\u0003!&\u000eV\u000b0L1HCNiO=MX>A\u0000\u0004\u0003\u000f\u0013\u0011m\u0006\u0013%A%!*C\tSv\u000f\u0003UvC}f\u000fhCƌ\u0007\u0011ϼ\u0007evV80;H*;\u0007@V\u0006+U\u0003\u0007L|*\b\u000f\u001e$^⡵,L\b#\u001ee\u000eBx}u+cg[\u0018ˤ\u0000%{dG\u0011\u000edL\u000b\u001f\u0000z\u0000\u000e%\u0003x\u0010$`F\u0006hN3w^\u001b\u001aa\u0015P]ݏSR\u001c\u0014b8a7lw\u001b\u0014&g\t빋\u0005`\u0015\u0012\u0016\u00182`\u0019H\u0016YW:LĿ謾5b_HL\u001f.-\u0014\u000bܕ\u000e\u0002-^y\u0017`BE]i\b.^o0\u0006\u001a\u000bq\u0005ZAw\\\bĊ$&K\tw\u0012\u0004gJ][\u0010U\u000b½Y\u001eV^ΕS7[\u0004u\u0003}]q_?'`z\u0006Cx`\u001cN3b\u0002RJ^\\o*.\u0013v.Iab\u0011\u0019H(\u0001pm\u000bEĎLFtiU|,\tO]E\u0001uV u\u001e_X]O]VC\u0000~z,k-t=\u0005\u0013A\u00129럍*\u0003\u0000L&2Y\u001f\u0019Pg%Mkġ$=\u0006ajH\u0011d6F\u000f!\u001d\\\t6U(\r%\u0010M:H:%:\u0002r;rd:0q=R \u0007I\u000fz\u0013Za\u0003\u001dSA\u001f0@nFHDX\u0012Se\u0001A\u0016\u0016d\u0013\u00116`\u0002l\t}N|\u000eN[7-^[<\\[O3\u001a\u0013\u001e\u0001l~\\\u0017tb[\u000f\u0003^l\u0011lGj\u0018u\u0010uh\u0000u\u0014W)\u0016J\u0000\u0014\"\u001e[C-ODrr\u0001W\u0015d\u0001\u0015a,\u000esPE}?\u0010;Pp\u0005?8ݭۭ̄$UaAa\u0014a멂#l=QR[/A1p\u0010\u0003@\nu\"/%lDm\u0017\u001cD1(8L{[\\\u0005@,\tA\u0005J {ǭ!ڄp-|O&~\u0007=qNr\u001fYwM{w|\u001fD8$\u0018E*V7\u0006Q\u0001@h>$t \u001e\u0018\u0012Y%:|l͞i>J%cC\u0014\u0001%\u0015t\u0019!\u0000\f\n+\u000b\t;\tQ\u001b$b\t]\u0015@}\u0014N\u0019,G\u00130\"\u0000\u0000\u0010\u001e\f\u0010,\u0015-7\\ڪ#X\u0003%d\u0012\b=T\rUn>(\u0016킩.Ò9o30;\u0018B\t>Xjk\n1?ҫ$\u0014A%Xbw>\u0002@\u0014@v˄M^>[}w\u0007l.\u0005\u0000\u0019Z.\u0005\u0004\u0001ӲX\u0005\b\u0000\u0016+V{TRn\"@ᔅ݌.ne\u0000ZׁۤTn0aDK\u0019(&A XO=l6ahnk\u0016`@\u0010;\u0000\u001d`?7\u001amХ}\u0002\tAl\u0000]Q\u000f&OMh,p8DNe+4!._I՞Nc\"g\u001em\u000f\u00033f`\u0012h\u0012BǕ։Ķ+K7\u001d8|vA^09;\u0002vdT1yd\rr\u0015r\u0010\u0013ɶ\b\u0018,\u0019\u0016\f1(\u000f/(\u000f?A/\u0019d%7W\u0018Hhp\u0011\u0005\u0010^'/\u001a\u001dG\u0002b^\u001fi6V\u0005M\u000b\u0005\u0014\u0019@/Sp3Bx%\u0013\u0011=9Z\u0006I\\\u00195fP\u000e\u0002\b[d`Ȗ\n\u0003\u0017\u0019ms 2BH)\u001cc'Qy\u0006q'Ow43{\u0010+/.S!.\u0017\u001c\u000b\u0002\u000b3.\r!\u0000(a\u000f0%$H#\u001cAch)YL\u0019䨑P'U`\u000e\u0000#Kʥs-K5\u0017\u000e|Q\u0003\u0011\u001a\bt:mЕ\u0015Ѝ NW\u0010sOO\u0002S\u001dqT\u0016\u0017ԯ\nH5$\u0004Du\u001dRt \"X)'Vs\u0013ёT\u0005\u0012l`Y\u00120\u0012D&Q~JV\f!.I玉٢`h,`u\u0012\u0018\u001f?d\"P:CLՂ\u000fjrq],\u0017*\u0005;\t}XH\t\u0010aʱn҈\u0006\u0000\u000brt\"_]Nd2g\u001a DՐyI94I\fPա/GQ\u0001\u000f+\u0014@-\n\u0018`aM\u0005\u0007w 8\u001e9h\u0012R/^b~dR:\u0003VX߫h,Ї4z\u000e3M\u001b\u001e\"\u001b$W\u001a2\u0017O\t7f\n\bl>\u000bŖvr\u0001p\u0006T%T\u001bUH9RmTvz:-\u0014%t\\C]x\u0005$_\u001c@&\u0004< \bJ1FW'+;(\u0017+TΙ;Ղ\u001dJ8+\u001dI|sQ4'\u00027T''EJh9w\u0015xOu\u0007\u0007;\n\u0007\u0003Asl\u0012!&U$õ0ys\u001f)gP&\u0012(\\Ԃ6J-\u0002\u0011\fQ\u0001LԂIs\u0012\u0014b\\FzA\u0017YWҬc\t̊h7ވN`tv}V'e\bH›(\u0019w.A\u0018\u001ep\u001b^Q\u001bFE\u001c.?[;\u00009C]T\u001aA6veb\u0003=nV\u0001\\\u001e/h~r\u0011{\u000bؖ\u0016DRVc\"'>+\u001d\u000b3|4%Px6\ff?\u001avb#=\u001d\u000bD0pd<\u0000n\u000fo\u00038dLJz3uJ5\u0014\u0015Ȭ\u0011,\u0012\\\u001eq fPa&\u000b)(t\rM\u00107r!K欎UYZ9\u001e3b?裂@p\n@\u0002Y{{bma\u0014\tV9U)z5>*\"\u0012''\b\u0005\u000f>\u00198'6\t2s=]d\u0012\b\u0015heO!\u0012Fց\u0014Zxnj#~iC[(\f=P,UJBCh/CxE@صEW0GD#&R;$\u000etI\f\"\u0004]|*\u001c\fq\u000f40AY+Z\u0007\u0004.!MQ\u001d<\u001aWk@\u000fgJ_\u0005\u001eG}J}}y3#RgF\u0012:d\u001c{b&,\u0011Y\n'\f(#b/ZGE-\f\u000b{\u001b|\u0014\u0013<:M<\n/dD%oM\u001bWH,Bt\u0016\u000bY\u000f\u0005l_\u000b~@Dqwq7\u0000Z\u0014\u0000hQ%b\b \u001ai,R 3\f\u0004\u0011Pڹ,F1x\t&\u0013& Z\u001bkx\u0013DO8P \r\rD?#TQ\u001e\flb\u0018^_\u000f#_\u0004~f}\u0003\u001f9\u0001R\u0005E=-_ˋ\u0010\u00150%'\t\u0004\u0006É44\\h\nO\r\u0013@@{\u001c>>S\u0016*E!%M\u0000Q-,Bmf]HՈw\u001c^\u0000U|\u0003?QӵkGS<\r\r%\u0003FfV\u001b7VBpP98\r#vBY䊏Y8\u001f\b+Ҁ\u0016\u00122 /Q\\PHm`@2w\u0004⯠;e$oĕգg\f\u0003~D߰6K<\u0011JL6Mj_\u001c\u0014>+\u001fa\u001f \u0007\u0003\u000e?DJK㪫Qf)Kv\\j8)$m\u0007U\u000bV{Ɂ{_\u001fi\r\u0016+G鹲\u0019ĉCjMT9A\u0016\u0007\u001cELb)앣\u0012\u001bN\u00126\\>\u001c\u0005#k\u0005B/\u0012,A\u0016\u0003RCw\u001f6\u000f\u0007':$\u001eZYRu\u001f*$yj=N =|'\u0004T23}wr?2pgp~\n))X`?\u0018A\u0017;AE\u0015/\u0007۾5l,*\u0003Uk|@R\u0007n:\\^\u0003}\u0003)o_\u000b\u0004TKd\u001cDf G@}CarK\rg}x}\u0019vM\u0007\u001fi}z\u000fR<ڔ\tݾ,* hDXFh5H. 5m?n'xQ|ܾ$ؾ&l_3ۧ\u0017\u000b\u001cQCj\u001bq_%jI4xQbF\u0011Y\t?(1>\u00115\u0011S+\u00112\\\fr\u0001z5\u0018\u001e\u0013z-}}u61B?By\u000e\u001b`H+q&yz)2.\rZ\\ 8Z\u0019rT\u0004nx()!Rn!PAm\u0011T=SRP![@k::\fI@s5qm\u0011>\u0000-k\u001c\f S|vـPHHB\u0005QCEAks\u0012Р1n\u001f1\u001d\"[\u0011\u0015Q\"$E\u001c\t`43mz\u0003\u0006\u0012b'\u0001\nY58ͥM=-5>\u000bRA\u0001h\u0007\u0005Ǥ*>\u0018\u001d#=OL@\tAM\u0004(U\u0001\u0016QJ\u0013O3\u0006͈MJ\u00128O\t4mZiaT*ʂ\u001f!\u0010m#gގ\u0003Mq\"`@\u000e1[>\u0017q`M1&g@LFDzyp@#6\u0011F\f}\u001cQVz\n\u0011$玝\u001bւ\u001a~+MXf\u000e/iUD\u0002wGzμ\u001eɵ\u0007\u0001ou\u0012`\u0010[\\F;[X\u0010;G\u0013\u00103*U\u000b\u001e\"k?\u000e&h\u0016\u0005fh\u0002\u000e\u0003Ng\u00100I\u0001>\u0013ȋ{\t\u000b6\"V\u0005 2̠1x!Esf\u0006`\r\u0019\nB\u001b*\u0005r$\"\u000f\u001b\u0011 zinZ\\tM4jCcU!\u0011|&'\\3X@X~x\\\u001e‖\u001f#\u0016C\u00110aAP\\7-Ę^\u001cki\u0014+\u0000/V\bZHFk#g-iؾ5-K\u000b\u001c|T\nm$\u0015\u0001\u0001\u0006SyQf\u0002\u000b5eAXq'Z\u0004\u0018*1)*ܥècq0%H1ɶ’ޯpl\b\nn#ˑ\u0003=H0kxj]9~\ruqVy\u000fE#w}&+ \r*x|Cd=\n!\u0002LͲ\u000b6a\u0003*t\n\u0010')* PXE`1\u0019\n\u000bL6\u0000p{Iy\u0010#\u001a\u0002j#nZ\\K&1\u0007D3?/ GH\f\u0014D\u000fJ,\u0011\u0013;hj\u0016Z4\u0012\u0005n\b\u001f\u0004\u0005\u0002\u000fO\u001fBw&S\u001e{)8\u0016J|kK\u0010GNF#\ta5\u001c\u0014\u0006\u0019i\r,vl!~ܦQ\u00025b!\u0002Z\u001e|qvI\b61\u001a,J\u0019\u0018\u001at8\u000f[\u000f?'\u0011rﳭdОȱcC\u0005WSӚ:\u0002\u00174h$)0\u0005|J\u0011gZ50\u0001\u001e,\u0007ZhFw:=X[):a\u0005?58\b?\u0011羉U*Q\u00140Z\u0010\n9FcRC*P_`c6ĕ@(/Tj]l\u00051%Qb„I|04+*\u0001I\u001a[\b[\u0010[\u0019 ?\u0019‡#\u0011@&\u0013Q\\gsH;RsIJ\u0005d9+\"\u000f360\u0004\rh!W\u0002\b L\u001cO(r\u0000^S\u0018{-%(\u0004/y\u000b\u0007聈AѵiڗPmj\u0019\bȆK\bk\u0003\u0007\f'\tB52\f\"\u000fE7\u00194\u0017[|\rP\u001dy\\\u0001i\u00111$\u0013bˑ2n\r?*\u0010\u0006&{_¢\u000fՒ\u0007B\"\u0017)=\u001cY\u001a4\tyw\u0004I+f$ \\'\u0018HHv\u001b|6t*\u000eCM\u0015DUsu\u001fЈ8V^$\"%b\u0001\u000bi/G'%~V\u0005\u0010ϸ\u0002}_\"=f$eNNxO\u0004\u0018\u0011Ki)j\u0003N^e\u001eG0,\u0018\u000bKqO@\u001c:iE\u0003k\u000e%\u0014Tb\u0003\u0000gx(\r%\u00128r#*-\u0018UZW\u0019\fW|\u0013~_ꀿQ|?3ʻ\u001f9L\u0016\u0005]?\u0011[M۳\u001aT2(\u001b4@wPt.)c<\tBhL\u0016&2k(\n:\u0007+\u0010\u001a)Kb\u001fc32\u0011~R\u0000\u001bNʵ1)Ŀ\u000f\\\u000e'Mg:K\u0014\u00153,U\n\u0000݄R\u0019dΪh6Hn^3ڜ\u0010\u0014\u000e4L\u001cN\u000b=\u0017}(\u0018\u0019\u0007=L\u0003,b\u0015I\u0013\u000f)cȬLZMYH+\n\u000e\n\u0007,:+\r0!VKH\"\u0000h$C1FP1+(8\t~:v1\u001cg\u000b?k\"}\f\u0003$\\qgp4\blAD\u0000cpc\njE\bF\u001f qt^\u0004”7\u0013)ttP\u001eʫ(z\u0014epVu\u001d/y\u000fN?5O\u0007\u0005\u0017/M}ày\u0018\u001f\u0003\u001c=DOg\u0019\u0014M\u0010-8\u0011BJqE \u0005&\u00158\t\u0006*2^\u0011\u0004bmD%\tXNČ\u0010f}\u0007/y\tWp\u00183H\u000fzypM\r\b\\BtlvP4#\u0005\u000f4=a\u000b\u0011^Ύ<@\fiik|BED\u0018/\u000e‡}#h\u0012\u0007E!%\u0004\t.Ł\u0016d~Ȅ܇\u0012(i4J\u00160\u0003\u000b8D\u0014ZvZA|\u0011J\u0013\u0012p\u0005kD\u0005O\u000e?\nK\u0019\u001eN>4%}W*6_--k\u0015I@9*\u0010OHY8譲-UpN-QZ\u0007\u0015aS\u0017H0\u00055\"~@p\u0015{qt\u001aݯI\u000b\u001f&?P\u001c\u0005Q}Vz'\"~Tھ W&?R*\"1Zܣ_\u0019'\u0013S\u0002s\u0011܏y5S*\u000b}\u0016}\u0019}//~Bў>k0\u0000i;\u0016Ui}A WMOYM\b\bKbV%\t_3?w}\u0004ھ{'%\u001f}r7\u000e\u000fW\u0010\u001d+>\u0013R߄V~\u0006D+M辊ջQGWH*+Rg\u000b\tf=!3`)Yl_@\u0012m?W\u0007\b:Wyl#}~/\u000f\u000f\u001c\u000e;OE}\n\u001at߿`S \r;kgzLԪ[>Q/(/byFپzl\u001fEۇZ3\r>\bN\u001f~\u0007oq?tjS\f>\n>g<<\"}c\u000b\r~'\b\u0001\u001d!\tܣbT\u0012ctΉɍ啘\u001c)+y9\u0013O$p\u000eEN\u0017\u0014$\u0000\u0011*\"%|\n7[j3\u00132»\u0003lZR\n1\"4@\u0016\\F\t\u0007f\f\u0019xY.M&W\u0012,\u0002DFTy2\u001e3Q1\u0012N!\u0002q֦Ŧ&\u0017j'A\b\nَ\u001aFx/\u001eD\u0000fL\u0011Ir\u001a\rsHɩvRJ\u0017I8$ݪ9a\u0019RT!`PfM)\u0001N+uX\"D\u0018J5-Bt\u00179k\u0018;xT'a5\u0000ihR*F\u0000t&uiʍ\u0004[YK\u001b?`\u001cOm\u0002g\u000eYQ쩣\u0002<\u0014lȃV\"Jl\u0006^Ɖ\u0005/nJbC6\ni\":ižFkjNJ\b\u001eTc12x\u001c4AD\\UC\\]\u0013\ni_*:0\u0010kx֕Kk\u001e\u0011ubkɼ[\u0003IQŷ\"\u000b\nț\u0019]\u001d\u0010Ndh_$P?\u00125]\u001fi\u0012IbS9]\f&Kaq֒A>8\u0007\u0005\u000b&\u0010\u001b8\u0004\u0016\u0005\u000f-IyplE,/A\u0001INX=nƂjтd&U0h\u0002+\u00173N\u0014\u00051h@y̫)Q\tp\u0007r\u00126Ǐ!\u001e\b#\u0010A_Gkk\u0017 ,\r\r\u0016\u0003.)6\"\u0007~#\b\u0003\u0005P0Щy-~`$\u0004NK4\r#+u\u0004E$\u000b\u0012Wu\u00076VpR\u0006m\u0011C\"NbԩH$3b\u001b\u000b\u0006\u000e\bM\u001bX\u0000iŮҁ\u0011& y:/#j|t/sc\f>v\u0004#EFh՝HO.$T8T\u0017\u0005~\u001bؠvF\u0014XN15*\u0013L\u0012?g\u0013\u000bu+\u001d[(u!wc\u0015B~/#S\u0000?6\":8\u001ex\u0000\u0000pn\u0003H`W.\f,h\r\u0015\u001a?Vԭ\u0001,1\u0019U6\u0003S\u000fB&\u0016\u001dΖv\u0013U3\rFDzie_}W\"!~R\u001d\b\u0002\u0011VBC,,\u0014[b6bx!\u0011k`]\u0006\u0017t\u0010>[K\u001eQQ`\u0007\u0010\u00131ݬ\r%zw~|EEcJ2Hs]@\u000e4I[\u001a1iz\u0001·[A6\u0005\u0017ȐdV\u000f3B&b7o\u001f\u0010\u0018+\u001d*fs@\u000b0\u0019Ou 鍉,U\u0012G\u0013P-95^߰J\fZJ\u001a\u0003\u00075 }\u0011N\f%\u000b]\r\u0002\u0016c ڝ}FzC9\u0013v&\u000e\rhH\u0013&\u0000#\u0016g\u0001kSͦRDuY`\f\t[L4:F_և B\u000f]H2\u0015\u0019Kŀ*\f-+p?mi(\\\"\u000e/\u0011\u0001F\u000fȈ:WB2)Jԝ?\u000b\u001b0\u0010\u001fxuȄY֠\b<:bJT@ѡ1(qo\"XPz=)\f$k1(ek\u001f%U\u0019@>\u000b\u0013,\u000e4MyN\u0006*= y0Mw\u0011m\u001a\u0015xpG33\u0016{>f$<\u0006_\u0017 qĉ|,\t\u0005Y\u0012ċSC\u0017hB\u0016\bЮU\u0016>\u001bu0bc\u0012؆%a8$(\u000fY?\u00100/B\u0004\u0001By,P\u001caەsvOk%\u0005@R\u0014ae*3W*W{ɇtd\u001c 9ċq\u000e/2x1b\u001f@M2\u0003\u000f\be\u0014Q\"\u0010A8dJND\u0000\\\\\f5\u00057d9dk|\u00040\u0012\u001b\u0007\tۏ:FN\u0019ƟRp\u0013E\u0019I@\u001cr\b|\b\brs\u001418`N!\u001fxב2P=$+\f\u0001ۥƯtO=\u0000$\u0016\u0012-cXM\u000f,W\tA^I|\u0004\u0017y\u001c'S\u001dj$ OOp\u000f]K\u0004LU*&='U\u0007S{01\rsph\u0017\u0018TFD(*\u0011R\u001afX)H&\u0014,Oԛ\u0000~6\u0001\u00179C\u001c\u0011l*S-#\u0003\u0000W\u00127&h%xI{N(\u0002dNSPFjI\u0014+5?r'?|^\"\f\u000b\u000bQ0,1Ǡ\u0012ݹ$\r\rK\u0013\r\u0006\rDR\u0007'PF<~<,нP.&\u0013*qhe\u0014\n9\u000epp\u0004BU\u0004W8YY@J(P\"#\u0014Lb?\\=rNݿt\u000fZlOL\"\u0003h\u0018$i0\u00139瓆\u0002H\u0014抒Vn[j\u0017\u001d/e\"g\u0011\u001a\fZ\r\u001f\ty\u000f09j1{AS74\u0000'\u001d=3pDnB&\u0003\u0014NJV֤-\u0003\nrW\u0012t\u000bWLMrZ~O\u0000WC\t\u0003~O\u0006T\u00197W\r8s(\u001fδJLS0\u0006mt&\u001cI԰J\bX\u0016TjU`3D\u0007z?g\u0013\u001f(-\u0006f})9\u000f\u000exUC߿pO9}ˣ*O*e\u0000!\tO_ZJa&\u00100\b\u00015;+A>#,o8d}?RSb\bOB\u001eL\u0004_\u001b\u000bn}5\u0011~`4{\u0004Ht\u001fgoa Ic\u001b\nc\u0018\t)\u0005q|T\u0001+uB:Hl\u001bއ\bs?n\u00175ڼ龊du\u001f\u0011' <\u000fS\u0019D)x_p)uXqrR+gW ,\u0012Ωe<5/gx\u0003\u001fb5\t){~`\u000f\u0019?yoN;A\u000b{\u001fWCs\u000f`|o\u0002+D>Y\tl*\rnQpAI\u0012zIb-~!Gp\u001fn\u0017<\u0017\u001eu?g4Ф\rZ}\u0018ߕ^\u001a\u0016\u0001\r\u000eM\u0018.Cohﳍ~EF8čQ~\u0018Ҩ.MZ%DWz(\u0001f s6[vLtY)Q\u000f`JLBm\u0015Mk'G{!g\u0007\u000eq\"\u0013Ja\u0003`:\u0019٤uAilAVieS^kz&\u0002r\u0005F E\f7\t6\u0018;^j'b\bs)\u001d\u0006h\u0003iv\u000e\b{\u0014\u0005sY\u0014\"C'.\u0015Fg$Ďk_\u0013і VL:`\u001e=:w\u0004ۃ\u00111gb\u000e+\u001b\u0015Gd\u0006_M:T\n\nL5jQ}\u0004\u0004\u001e幮?MZ8\u0014|\b/\bU@O\u001b][vѪb\u0012>[\u000e[<2xP5Fȓ@\u0000\u0015:\u001a\u001429Py\u0003\u0007Y`\u000e|J\u000e\u0001r1\u0002Yqu,\u0004\u0013b\u0019\b%\u0004\fR7낊ai؎&\u0004GM* 0ԋ}F\u0019\u0019\u0002nKB\u001a7U\u001c+p)\u0003\\BbU\u0012\u001e\u0011rQHl\u0012\u001f\n]\u0012\u000bQ|pE\u0016\u001a\u0007K\u0004ZAL\u0006R@B)|\u0014\ttˍL<&\u001cLE䅥2\u0018]\rb\\gf\u0016c.\u0002!,lB4AgV0\b\u0010\u0006gC$\u000f19\u0015g\u0010Zx'\u0000)!\u001a*'\u000f%HTA52r>+\u0010R'z>/ӷ$xȿ_%A\u0007\u0006F\u0011\u001fMń]W6\u0016\u00012+X䢨0)Y)\u000e\u0014\u0010E\u0002s\u0002|!\u001f@\u0012\u0003\u00171p*D\nrv\u0003%+=\u0012̪1\u00128\u0019O!ȭ\u001b\r0?T\u001d.0$W-\"{*\r\ng\u001a(\u0016cZsm@5\n1h*\bSsghB\u0013\u001bL/|\f\u0003>\u0000|gcr22zxAiM^1\u000e19t(fCJ\u000e>Ah\u000e\b\u001a\u00022i\u0012<\u001ai8F\u0016\u0004OX\u0016'\be\u0006\u0016sN$:\u00105Jq#\u0015zܺD\r\u0000O\u0004\u0011C\u001c}2=M\u000f0`f\u0019\u0004r7Rg5\"\u0005a\u0014M\u0018%2@.\u0011aq1a\rH\u0004R'LZ0^tb~l63̠\r\u001b)nuʿF]q]~/!\u0019I\"\u001c\u000fD_\u0000\tA\u001a\u0011\u0013>sp1\u0012m\u0003\u0013b[yc\u000b\u001d00^\f!5ݗ09>a5g\u000f\u0017`3B0\u0000'\n\u001dʛօ*_8rW=\u000f$ʱ[nX\rإa5|\u0016s\tAR\u0004ض,xfN`6\u001eo0+ұP/$\u001d\u0001\u0019Sj*\u0015`m+BB}\u0014kgǑW\u00148ﳄh\t\u001f#KӃ\u0010LwYԢgME\u0002\u001aYp\u001f̋EvMXh\n\u0007֗:ףz\\+)a\u0003/\u0016׷PA\u000e>>{>H|G>\u0002\r\"20x3$#t>$\u0016\u0004\u0014r\u000bɂ%g\fͭX+oy\u0005J9A\f\u00142_\t?W8\u0011x;\u0004$\u0004k$\u0004VO6ŽBf(\u0005\u0010vCB\u000b\u00057\u0019V\fc٠F\b\u0015Ǵ\u001fQ(@DĄiy:\u0004;NZne_t\u001f\u0001X>\u0016,uiy\b\u000f34$~?#\u0016\u0005A٨\u0005\u0006r\u0014\"\rEQ\\<\u0019\u0004\u0011\u0001\u0015Y̢1;/\u001a~XtT)4*#j\u0001¼7T/OJ\u001c\u001f`z6\u0017(\bAb\u0016)\u000b/>t\u0018ҲXKۑJ\u000e\u0017Ƥe\b\t8Y\u0013r1/F$5Rǫ\u0001&\u0014#S\u0014R@iL\u0018cԀU\f\u0014`6\u0018h\u000fao%r\u0003ia{,\roŅ>\\\u001c\u0017 #\u0006\u0016,$P\n_4\f\u000fNA3:mQx\u001c|JBX\"~6\u001e`IEg\u000f\u0005\u000b69\u0010 #ǫ%l\u000f\u0018T?%\u001a\r >\u0006h)L(J\u000bxX'ç2b\u0015@\f\n\u0004\u00102lpX(\u0006h\u0012[gYP\u000bUPi3J\tD\u0017d\u0014eį)Bb;B<\u0002\tTSa~g%yg\f=桕 8E~,:\u0011l8HRF-L\u00131\u0005\"\u001a\u000b\u0010BDA\u000bjԅ\u001bk9k5\u0002\u001f\u0007_X8W\u000f\u0001W+x\b??K\u001ecO\u0014@\u0011T\u001e%\"4J\u0002);8\\T\n\u000b\"2\u0016[\u0004D\bT}ZQZOabc\u001e 'd3f\b\b,ïoc%>gICv\u0017/!\fb\\>$ND,\u0001\u0007Y勊iWFTAZv1]51\u00142X|\u0007\u001a.\t^\u000e\u0003\n\u0006\u0013T\u0005$G~~tO![ߗc\u0003\u000bW\u00077\u000eO\u0016\u0007>X@\u0013\u0015eRx*\"`\u0002\u001aբЖn`.!/4rk}\u0004\u0019\u001ax!ً>-\u001f1\u001f{F\u0007\u001b S\u0000\u0005\u0014}2-y5tg>ۀ\u0016\u001c+!xn+\u0004,(s\u000b+}?ȶ\b}g}\u0012\u0007\u001f\u0007_\u0017s~Cr\f\u001d<)g\u000b\"Ekt\u0004\u0003ZK\u0006lָ\u0000O9{pưEtYة>\u00185A\u001b\u001dM[~ N\u0011@\u0002L\u0017Km-h\u0005$\u0015=BlipÝW77\u001a7s`M\fyɎ\u0001WQ!.aP\u0010x^k\u0017`\f$\u0001\t\u00125CȨT[\u0010;\u0005\u0010\u0005>k/rEpkcUȾ\\\u001dbגiM4bCRc<\u0005gy=\u0011k,\u0015?T.\u001a1\u000e@FTy\u00146>C@V?ZX\u0018+dSJ\u0007\u0012ba\u0014׶(\rO{b67$ _CĄ\u001b\u001e\u00186hMY<*B{h\u0007\u0001\fi%N\u00132N0\u0012{(_K>l7^\u001cpYy<LJPygp\"Z]RJqv\u001b/\u001aw\u0011,\u000e:̻n<\f\u0018M\u000e\u0016\u001e\u0004,\u001a\u0013*FM 'B\nl\u0006\u001bHX:i\u0007#\u001atɑ\nՀ4Q\u0013\u001f$u\u0015Ʀϔ\u00121R9`n7>«*yb/I$pd`\u000f\"Ƌ\u00119\u0011\u0006\u0013\u0007 !yt6\u0016\u000e7JR^c1|G\u001b+`\n#3TQ\u0016p<\u001fV|g\u0005\u0002ky\nn\u0002*,;pq\u0006jpx\nO\u0004\r\u0007(؟B~TYQ2\u0003ar\u0004KrO|O 7gD\\\u001bӳO|)~\u0002O*q#Ԥ\",?b\t=/ Vja-\u000bHdi2$J\u001b¨\u0000ȸ#\rr9H$#\u000eZ޾f6'\u0005S\u0002\u0018Ej\u0016\u001aKO \u0000\u0004Hɍ}FH[\u0013v=7trK\b%Ĥ\u0007\u001cI\u0000\u001eߐ5Xbcn\b$L4wes.?\u0005[3\u0002[fuɬapZ\u000b\r/\u000e*G(CH$\u0001hV\u0006&xb\u00189=\u0013\u000f-tR|6B,!\u0015]._C5\u000f}`*L\fPS\u0007D\n\u001ew214rY g\u001f\bX\n\u0003\u0015IC\u0004\u0018Ôԇ\tFѧ\u0003\u0011뮖\u0010\u0003f:g\u001a3+D\u0003T\u0019RB\u0013jPjV\u0000K\u0004\u000b5N\u0007(\u0000~\u0011\u0006OQ\u0018\rĜbb\u0010ƄDb>\n-B\u0017\u0016j1Z\u0012RP\u0005\u0006\u0004e$J\u000fIy!߈(8AmOtनxJ\u0015\u0010T\u000eFw\u0000,\u0017Rw\u0001'\u0005bJ[\u0014\n\u0019AzeVdS\u0019X\u0016Agxm\u0000\u0006(U\biEn(+\u001bTYRA\u00057ROHڌ6Y\u0018\u001cSgN\u0015϶\u0015 ׄ\ra)\u000e\u0010\fq?U'(\\͘\u000707\"ag\u0001\u0006|*SɸL\u0010׬삠2=\u0018:yW\tw9\u0014*XCXH\u0010ڤO\u0014\u0010_\u001e\u000bWËs\u0002\u001e\u001e\u0014[\u0019\u0011\t@L]\u0000HX\rYX\u0017:aLt^(~;z\t\u0016VhTy\u00008\u001d\u0001\u0005\u0011\u0019\u001ak`o\u0010CLFx(N\u000b\u0018@.ƈM*\u0005\b\u0005\u0014zyL\u0016\u000bb_y\u0003K?~\u000b'ɕ\u0016\tn$h\u0002CI<(R*$N#FȀ0,>eL6U\u000ehٲ\u0010>i\u0015n|`{\u0017T\br\u0000\u0012_<\u0010\u0002Oo@\\%QŬ\u0001i8\u001f\u0012I\u0010(QJG!\u0015\u001a7\u0003ƄT:[VE̲\u001c\u001a\u0019'LO#'o\u0019X]+ GH)\u001f\nb\u000f(18LӾ$#(0\u0015\u000e\u001d4)O\u0001\u0000Su>),\u0016J[ZRp\u001d\b7*dXa9}(\u0004\b\u0013\u00011`wy#$\f?$su\u00018w.>|Z4t\u0013ȯ\b)NaU\nʵن]\u0004\u000fC01hf\u000e\u0019F\u0017b\u001f\u000bZCUC\u0005Dƀ\u001f\u000eaHeE'\n\u0010\u001b\u0001#>jx%jy3k\f׵iv\u001aY\u0004*\u0014KԄ\bR\r\u001f) *'qVfEԈh7Z^أ\u001a`&a%A\u0004\u0012\u0019,\b%\u000fJ)R\u001fb\t$\u001a9mBZY,+dOgJ\u0010\u0012b=\u001bk51\u0012\u001ais#*pv\u001d1\"\u0000\fk\u000f\u0007Z\u0013\u0004DH>!0(UQxPb!~\u001bK0i\\~H\u00069\u001f\u0015]\u0010\u0017wxb!İ\u0000\u000e50_V r\"\u0003Q\u0010\u001dtHY`\f-\u001c\u001cNd\u0000uƂ\u0003iqG\u0016u\u0017 xa$j@9\u001e\u0007\f<_X3\u00166쀵J\u0006\u0015JGVŞ\u0004O\u0005\u000bg\neI)f\u0019\u0010 s\u0016@?\u001cb\u0004LA*V]\ntg\fa^.Y\u0015D:4n!_\u0000\u0006i\u000f\u0012&e(M\u0004\u0016E\u0014tN\u00186\u001eȋ\u0002B\u00111\u0016.\u001c\u0003͙̝$B#WٺWbè7Gt\u0001@Aƭ\u0016\u0016\"FCﳖba\u0014`P@\f\u0002hK·b5b?Y5\u0019UIdT\u0010$\u000f\u000eQ|^?ZdXgj\u0002Y DVM-RL\t3:j\u0015(D\u0006\u000fU*Q\u001a?@\u0000g\u0012eIʂć\fm\u001b\u00044\u0012\u0004\u0016~=/\u0005\u0019\\\u001d!?8\u0013UuG腉E\u0003Y\u0011@6b*\u000b8R\f\nsh\u000e7OZsJIB=ګ*hH/?\u001av\"+OE\r\u0014&\u0003\u001d Q=()2\"d)\u000e _\u0004\u0018ir1\"!\u000b\u0001K|\fU|cEl}r=DT\n'9a,eP\fM(Zi>i\u0015.̯H\u000b/I\u0010ǴM}6@@R\u0010\u0018%$\u0010RlROa4yk\u0000\u0014&\u0001µ\ty\u0016˿\u001d*\n\u0005F\u000bWg\\\u001eBMJ\u00017FJn\b\u0012GJ\u0017kj\u0011~idIֶ ;`\u000b\u001bFN\u000f,FH\u0015Cgr\bmGE,\u000e\u000b\u0005k(\tɆgsHF\bT\bE5\u0015\t\n\u0005>j] yƵ\"\f\u001b\u0012*\u0006(\u0006\u0007\u001a\u001c)\u000bAk\u0010ȭ0*\"5\u001b\u0011D\u0005\u0018\u000bi\u0000l\u0010H\rHG\u0004Po{\fa \u0004܅>*\u0003\u000e(]>\u0011\u00045\u0007dĊ\f\u0016׋)E \u000f\u0012iB,^(\u0013Q~9>o;GwD-\u0001k(\u001bN4b;0O(\n1ד\u0006=*\u0012P8;Q1\u0005\u001a~DJ(NP1\"\u0012Qx7\u0015\u0003b9\u0000-F\u001e`\u0015\u0018\u0002N~O\u0017U80ųbԤ+;hk9g\fa\u0012\u0016@XЩ\u0014N+Q `M^fȣDM\"\b\u0019c\u0014m\u0000qӄE\u0003b\u0016#A\u001b)\f,FC\u0012T~`D~\u0019`L>KpDlCX䌅\u0019\r՘\u0013\u001b\u0003e\u0006b!j\u001c\u0019>\\O\u0010K9\u0013\u0014f6zH1B\u0015b\u00014\u0007q\u00188Q.RH!\r>?<ßXR\u000e\u0005r,\u0012g kk\u000e!\"\\%lN)kG\u0013xQ=\u000fQA\tI\u0016\u001a4\u0000I\u0007C;󗨴.\u0006U\u0000w\u000e}(5FQڀ\u00182>ce&:\u000ew*rJ\nZ`S`}\u0010h_~\u0000OFOR](\u0002\u0002\u0014E\u0018\u0010q\u0015N\u000f\u0003\u0019dZfVht\u0013 \u0007\u0013ӱf\u0010i'\u001cZ|޷\\QSM`\u0001v\u0002\u001c)?Y\u0019\u001fy_27J\u0016\u000bVO\u001a\u0018<ßTٍLKdӍ7%I\\\u0005g\u0012\u000b9h#3\u0003B\r6\f\u0019Ơ`MB\u0000g\u0015\u0013G+$ 9]\u0017\u0017\u0014*K6 \u0012\u001aVOeS:ʈ$Â}\u0000\u000bT9bA&\u0018?$\u0012\u0011?K>\u000f$&챁\u0015\b+-Fw\\Hm+t`Xk\u0015^QyG(O$\u000eQŢL\rQH\u0011bܼy\u000b&&T/\u000fE~\u0004jC~FR\u001d\u0010? C(T\u001d.\u0016d\u00129\\\u000fN)|d;\u0019I_M&$\u0019(hT}U-a`7\u001cA~ćAϟOZײ*~\u0016i\u000ew5:qLE$d2d7RS0\t\u0019\u0001Zh㞰R\u0011%a5\u0005\u0019`;p'51C_oR@kV\u0013z|V!\u0006Sk*\u0018L\u001cщ>\u0003\u0013\u001a\r\bxs\u0011i*팖$-Gx\u0012F!\u00105főX2;p\u0015bgr3\u000eg\"@F\r\u000f]^h\u000b1لE'D9\u001fWI`\u00112\n}\bg2q,!Xx\"\u0004pRtY6r\u000f+\u001cMį\u000ex\u0004\u00131~\u001f\u001f4\u0019W]'\t\u00004\u000e|\u0000\u0002h%&\u0007|F8j4v0x\u0018(CAޅ\u00070\u0001բ\u0000WU\"d\u0006\u0011VIʹ\u0017?1\u0011?%\u0015\u0000? gh_7\u0007~\u0016|\u0000>%tjW5',\u0000>r̀¼\u000eXdj\u0007̨\u001aȽJh\\6KF=\u0016LB9^'\u0002>?J#\r-~\u0000)\u0010?Gg\n\u0004|3V\u0015H兣\t\u0015\u0011tQS\u001c€4\u0000=BcU\u0004TTW\u000bk\u0010U \u0010כc^\u00193>\u0013uCR\u0001\u0014c9q#\r\u0013B/bg/Y}\u0012\fJ!CVMh\u0015\u0017\u000fJ6^XI\u000eD\n{s棽\u0007\u0002\u0015\u001d$DH\u0012o{s|\u0013O\u0012iհ3\u00071\u001b\u0005v۰hSiI`(nѸ\u001bB\u001b\u0003x7\u00192V,N5\u00020\f2er8y큤Jb \u0015\ng3\u0018JF\u0014rʼn&XA\u0010\u0011\u001aj\u001dl\u0011\u0002Һ-m,!Ye\b^\u0002omr\u0000\u0000\u0017\u0006ۃ\u0015\u0018*\u001e;&t],t\u0014*C\"D'\u001c:1H+\f@ZܓVܞS\"\nKI\u001d;\u001bϹI3\u001aɊ\b\u000e\u0005}!\u00198je>\u001a\u0019`\u001cи㋒Ghbt5j\t9U\f\"(\u0018J\u00010j@D(\ft\b\u00011:@Qi\"F\u0018RP\u000e\u001dl \u001e\u0019\u000eN=GCT\u001f0ǿ.9\u0015\u001f<}62\b5\u0019o$\f*\bm\u0005*]f`y{XUL-ĪP\n\u0013ժ\u0018\u000bFX\u0012l \u000eASU\u001bc\u001c\u0003Gi\u000bI?x\u000f̷\u001a{\u000e5(=#*\u0004WHu\"5 wT\u001c\"\u0015U̘b07F|\u00185\\ \u0015Y\u000f\u0010+G\u001e)P\u0019'8N=AL\u0004\f5}nS>,@\u001dF*ZD9Er.\u0004`\u001bӛ\u0015~n\u0006ﳈE\u000ev\t\u000e$9,\u0005X\u001b\u0010(Z\u0013\"\f\u00136\u0016+YY\u000eQ\u0005\u0018\"5ܑ \"Эg\b+o\u0018G%o0@\u000fkZc6C\u0004w\u0014\n\u001ch\r\u0006x]vp=v1Oȁh~Q޶y7\u0007;4,RT\u0002\u0013.3\u0006y/\u0007\u0016_`\u000bXc\f4\u0004\u0010h;A~+\"\u0003+ĢB`\u001f\u0014\u00112`\b\u0001J\u0014l@g\"H\u0010\f\t\u0000\u0001@8\u0014\nHHz\u0001S\u0012H`\u0000`\u0014\u0001\u0012\u001f\u0014\u0002bLF\u0012,\u0006AP)\u0010\u0003\u0000\u0006 \u0001\u0004 \u0001\u0000\u0002\tcj\u0007f@\u000f\u0000Qgj\u0015AIJ\u000eyF\u0012\u0011.Q\u0006`TМ`A\faȸ`. Iz<>\fRn\u001aJ\u000f+%&`^²6;-!\u0001\u0013\u0012\u0000Ѷ8\u0005'\u0006\u0010NQ\u0010lQ\nSJTi˳\u0017ș6c\u00078eaU\u0004vV1tV\u0013\u00166dJxVgj5h\u001bo]yl\u0013FD\u0005#093\u0006n\u0013\u0006%C\b02\u0011\u001a\u0010\u000f\\Y\u0018\re\u0006fCUZq!M\t\u000f0w\u0003\u0012\u0000ބ^\r\u0000A\u001d\"\u0011+\b@`\u0018\u001e]\u0005 w\u0004az@ߤ3@fj\u001dY.)CB\u0004\u0007}\u0019\u0018D2jK@\\LM\u0013b\u001dEΠM\u0004*m\u001f\u000fm\u00164z dc\u001a\u0000?Oa[U\\\u00030\u0010Auq9w\u0004X8{4Yj\u001ceԪmfP)\u001e!\u0003\u000fqy\u000bB\u001e\u001a\u000fsD+_\u000e;uJ'\u00168\t?\u0010\u0012+\u0002*$<3\u000fCFޙܢ\u0015V\u0001ofj˴Xgjz-|3uiL\u0012}\u0015u\b5_82/9&+\u0000\u0016gHCHȶrb$>RH\u0001 \u0005'՜zb!X:b\r:j7\u0010\u0015\u000fQ=JNxCD\n\u000e*h\u0015V\u001d\u000bxu.,0D\u0007\u001djn\u0016=XN\u0010Y^I'PegjK[8WJjOiP*\u0005j\u000b*7z\u0003R\u0011֙\u0002XP^\"Ԫ\u000bM{\ba[L.~\u0013[^XCeKtR\n\u0013jZϑ5),߳TC&OXʋ\u001b3KDZA\fG;\u0018ɸo8l헪\u000b.\u001dxꏭ\u001brcr7j9s\u0005=LLMՁoXkH^u8)\u0004\u0003LM7\u001c\u000bJBj\u0016LRm\u001dV\u000e\u0000)A^֝U`I-I\u0005t.!Uq\rht\u0016Yq!\u0017,\f\nHf\u000f]l\"H-Zom$\u0014O.^ڟS\u0005\u000bDt\n\n}(\u0000N`~PR\u0001\u001e'DT\u0006~UTW}\u001b~*\u0005WjN\u001e\u0011p=\u000e,4뮤\bp\t'\u000fo\u0003/\u0001+Lt&\u0017X7Ț,m?\u0000M\nw\u0007\u0012Y5CMgjA\u0012gU\u0010\fЙ۳\u001crZFGD:SS\r\u0001\u0016bYOCíӪ35zma`=/|\b\u0004\u0010uF&\u0016x$$\u000bMJq[D3fY\u000b$\\n|\b@[,\u0016A\u001a\u001a-\u000fAB\u0002\u001e\u00121UD\u0001`4P\u000ff\reӦ*\u0000~b:S%sV|\u000eS3)j*z\bT!7\u0002\u0010:΃۰ŭƎU\r ePβ|\u0016U\u0007$DzrkrI&'\u00055kq<\u000b#lҰ\\~\rM\u00141\u0006=Yt/q谮̧1`Ln\u001fL?EBS\"LBfj\u0014a@g\"ăZ\u001f\u0018`\u0004\u0011\u0003-\fw\u001cxqHtRlpX}+\u00004=FeV&90GO{]8T\tzA\rNkN\u0005Oޚ\u001ab?U\u0011R\nP1YE!V 3\u000bR^դk@n4#M}&UxpТ~,\u0014 Kj\u0000\u0012u\u0010C[\u0012\u000e\u0002.\u0004m`@NN\u001ahk\u0017l\f&i 1,p\u0014mUٖ,Ո\u0006Z\u0010YG\u001c+\u000e\u0000\u0004\u0006S\u0001*4 n*d>ze=;TY\t\u0001\rUOs\r\u001a\u000fд~>fc`\u001bk\u0012ІU?ctn}Toj\u0007@h{~p\u00062E\rNr+['sGTO\r:\u0013;TcOtmW{*К&5uQ=Y=s2Ɣ„*yVu1]\u0015\u001c-58\u0014\u00164{6K\u0005TYK\u0019)5\u000e[Ao\u0007=k{v\bKC.O\u001b\u001a\u0007\u0017fi\u001d2F{@\u001f\\\u0005eG\u001at\n\u0000UŬ\u0001\\Ӗᔪx|A\u0011\u0012\u00034\u0001H>S!&c㺎5kQ5,TM\u0016\b)'~e3R ZHUuKcK:9Y\u0013|\u001eړY &\u001dKx귧*,T`.}ꭳF\u0010ն\u0002\u001d2O}p2\u001e=C\u0014,f\t2d\r\u001a\u000b\u001e\bnQSa\u001a\u0002q\"0\u0002bx\u0016\u001cҪ\u0010{J\u000bbs\u0003fm|PlP/tR-[\rZ\u0004O\u0016hj\u0017@SˉN\u0006ҙk\u0019\u001aa:X[JASLr\u0002MMt\u000b4S\u0012nMsMZk!\\Z}DЀ\u0016\"\u0002\u000f\u0002MM\u0013hj9Ԣ\u0019\u001c hklJ\u0016\u00145\t`jUۺtW))\u001a\u001b٭p|ޭcR'\u000e$\u001aO\u0002g=\u0000.:e&M\u0006H\u0019 ԅM%G)\u0012\u0006jk.nSW^\u001b\u0018/\u001f/\bS2X16}K~6SFl[1l)MD\t۷\u001b\u001da{\t0Mn!\u0001P\b֠jP\u001b\u001fp\u00022+&,\r[7G5S=W?ʀ\u0019P\u0000\u001f\u0005NDS.Ęx_)XbYzo\u0014љ\u001ahj;'o>Pnm؉B.{\u0010oC\u0001M\u000e\u001bp9$6~BS37@SÊ.\bz炦\u00169\u0019S)MY3j\u0018Tu39l\u0001j\"N\u0014\u001e(Ub%m\u0000t1\u000eM-\u0014QNF@\u00048\u0004KR?\u0006USs.\u0000\u0001HlJS?ڥ|U\u0007\u0013הt\fˆ?ᩍq\bQ}D/\u0010wQ DJ\u0002TZy`\u0001%\r\u0012\u0019f֢bKA\u0007/\n#\u000e\u0010C\u0014J0u~^\u0005V\u001d1\u001aWM\u001e9\u0003$Z ƿ_\u001dV^\u0002\u0000C\u001fC-p\u0006ӫU\u000b\u0005r\u0017؝{]m\u00042\u0010\u000bv\u0003@(\f\u000b\u0005\u001b\u0016K6}/qː[\u001cps\u000fdYw\r\u001388\u001cK>\u0002/.%\u0010˂g?\u0000_Aޔ*Pw\u0017\u0006긦\u0006N/\b_]Bp5Hˊ\u00009\u0012C\u0004\u001e\u0013\u001a*kY\u001cP[=\u001f\u0004q2>u;]\fM+\u001b\">%d\u0004\u0000`\u0005#~G\u0007f`Cms`M1\u0007v$:Fu\u0003;eK:\u0006:!Z\u0004xQ\u001a:ۚte\u000e\u0014fs\u0014\u0016\"#f\u0019:1^:hw\u0001}aV\u0004Lv\u0016x~^G'鷉Mhj>aa\u0015廱jהנ2\u0007(nӰkۤv\u001c\u0012\t ә\u001aHdGl%U|J-S;fٻ Zc!H-ʡU~\u0006\u0017ߪx\u00066\b\u0010V\u0016\u0014Q5#\u001b*Zp Z\u0018E`_jʘ@f^6W}r]\u0014(q@xi\u0018id[Xb-*$r\u0001(\fB-^F\u0000!Mԃ\"\u0016'H\\,\u0002H-\u0017HE\u000f\u001c\u0012Дz*\u000bf6\"\bye\rĺ-Dj(X\u001b\u0011%Lk:+6[&\u0017\u0013X+,9\u000b\u0019\u0018?W\nh\u0006x\u0001\u0003B-\"L\u0017\u0015't7S6i=C\nx-|\u0010x\u0000\f\\\u0018RGju^y\u0019\u001c«oz>(a\u000bL=&\u001fO8eh58\u0010˼\n4\u0007\f\n\u001e\u0006v \u0010Rp\u000f|)Yq\b{\f06)CcދP\"A7PoԀ\u0002MM6~\u0007Le(\u0017UDȂ\tZ\b@\u0004'~S\u00125\u001b\r\b\u0015ʩC{p\tj(u*?/\r\u0000t]\u0000sƿ0~=\u001c\u0002\u0018_Eױ+!&\f\bZUBPa\u0002ȫ\u0002u)Ey^\u0005\u001e8\u0014[\u00005@Z<2,Q\u0019}=\u0002YW\u0006\u0016[k%3.\u0017\\CM\nM\\\u0015\u0015x#hX>\u0019Kvs۝\\\u0010ĘbA\u0014y&xH}ܲ;\t\u0016.8\u0012J\n2sAdO:1\rP1#\u000bT\u0000\u0002Xu1\u0002Q\u001dnʚPlZJʷBr$IR\u0013*%Lr_.\u0000y`\u0010eUQ56e(b\u0000Z_n\u0011\u0007Q\u001dj\u0000^DpغNv\u0015ѕ\u000f\\6FO+Q\f|U}A\u001c}]C\u0010\"53dx\u0011쒯bؖ\u0003D2\u0016^`\u0004\u00041e:l\u0002b2N-\u001101m(\u0004I6.L\u0016ǁʼZ\t8k;u\u000er\f5\\ʦ\u001b\b\u000e@\f\u0019\u001e&\u0019-\u001fff:\u001c^T'2\u0010SV/|s7\r3|/W\u0011ੵ=_=\u0005Yϙ\u001atcyި%$ \rȖ{\u0005Yh~ұd \u0006Hẫ\u00162K)\u0003D~ \r\u0000V{c4XF+\u0004/`\u0006>\u0017n\u0013[\u000fejKgyUAn@*=\u0001\u001d&DjgB^\t9W\t\u000e8JU\u0016/ܓԇUL%Y\u000e(\u001c l\u0012U\u0003\u0006elB\u001c}ן\u0004T\u001f\u0012\u0015\n>nX\u001cXtkζ$Ft%\u0016;䫦o@$@\u001a\\FKWj70*w\u0015uy2e\u0006.\\j\u0000,P|5#^\u001c,sמ\u0002\u0016\u0018ex&xC)ʹfYl/\u0018b\u0001O_|k`\u001bB.%\u0017<վ\u000b\u0014X&`jj!{ϗk4};v\u0002\u0001)\u001e\fl~M{:f\fԚȑ0\u0013\f~K\u0019e6e2\u0019HJ \u001e YADUS\u000e7PL2\u0014\u0017\n\rJ%:BW\u0015Yew?\fXI\u0006\u0004\u0012\u0002*҂C\u0015l(\u0018з_%A\u0016Lfx\u0014UH.Ug\u0004r \u0001W\u0010Q\u0011Rr\b%U\u000b\u0017׺/\u0007\u0000\u001c:OK>\u0002R3Hi\u0001GJn\u0003*jN?op4u{iݏe]r\r\u000fr55\u0001\u001b\u0014\u001b+*\u0000\u0001[`'\u000etBԀz\u0004l\u0001eحx9(\u0011.\u001f\u001d\b6܉Bt2\u0005,\u0001\u0001AM\\2,7\u0013l\u0003ăk9 Ӷ\u000fS]j\u001c\u0002}\u0000hɁXf\u001f\u001fӐ\u0018[\u001aT*4Z`\u0002\u0000\u000bG\u001eeʢՐ|\u0015ɣXg'\u001cـ\u001f*l\u000e_W.Z=\u001e\u0003\u0010]X\u001ajŬvArR\u000e\nf]\u0006*+n\"L\u0016TVW\u00058[\u0016\f1gT]r\u0013\u0000|gX\u001d\f\f5y6́\rM\u0019DpF$\\p\u0018/\u000fMN\u0002bϗzJPC`\u0001%D\u000772\u0013V=իA\u000e\n2\u00141Gʍ/9\u0003\u001a\u001e\tcʞ4b%PE\u0006#\u0014#\u0012F[\t#\u001e\u0015+;'J]\u001f:kxA۫\"5\nN\u000e\u0018\u0015^?U\u001e\u001cGdHS\u0007YWp\t_\u000e\nR0[ባT/|}(9Q.*\u001b\b\u0006Xp7\u000e\u0000|@Lml!g;\u0015dkǑ\u000eՏ\u001cj\u0018\u000fUրך=\u0002<\u0015H*PH\fo\u0015\u001bU\t\"\f*\u001c\u001eY 9\u0000z\u000e'm~2*n#|i\u0015Z\u0019\t\u0006f\u0007uG `N@_ $\u0016\u001a*\\\u0015\nUPNWZY/PaƬJr\u0000$nY\u0014Rl%\\`yU\u0001\u0017s\u0019WnAN`\u000e\u0016s-9\u001291\u001aco\u0019&\u0012G9\u0017|YA\u001bt2:*13S\u001e7e\u0012!^qi3\u0006B'[\u0018֓eա57(żgU!\u0007d\u0010@EfJI\u00029St\u0003g\u0005f*wPN\u0017<\u0002e5f\u000b'TB^X\u000b\u0005T˿*\u001bPUK/3K\u0005[&JAcRVj\t&Z\u0001D\u0003@Y\u0019[\f\u0005\u0007-\u0005**\u001aRp\u0014>_e\t\u0005n\u001cO\u001f9\u0000\rGp\u0011XV\u0011x\\(5\u001d`\u0011Ǵ\rIQ7T\u001aDb\u000e\u0006m}IPVWq+*#XшwA0[\u0003\u0005\u0004\u0003fsSG@_\b\u0002#^\u0010\u000ep\u001f.)L`\"D\f&8P\u001btorVn\u0015 R>t=S\u0004jfܾ\u0000%ҎQ\u0003)KV&\u0019\u00151\t\u0003=uh\u000e4Ҹw\u0015ib\u001bhDE}&۲0\u001c:\u00002=\u0010\u001eXfl#ЌH8IM*\u001f\\ĉ[hY\r@\u001a\u000fG\u0012U4b/܃\u000eؕ~ՂϜ#9\n9}\u00069\u0003\"$HfeIl\u0014KC7\u0007\u00013m\u0011\u0000i]F\r,Xhj.UT\b\"'^ed\u0001W\u001aKP)Y\u0000V>v2\nDU\u0018\u0015εLmV>5\u0007hƛ\u000e\u0002:g\u001d2yj\u0017иd@Q\"RX\u0004۽:$p\u0018pC\u001f\nxht\u0011GY`\u0006G;\u0003\u0019@$\u0001!R>\u0015 e\f]; ۝59\fp\u0001l#\u000bR\u001f\u0002`-c\u0018a(UUU\n)Η!RRiR;#\u0015z<:3gZ\u0012ұǥbKt:.Aw\\:t\u001ap\\zZtQtEr/\fɥ\u0006$i\\zr7}MsҳFwXݕ\u0004nX@\u001a.\u001d}c\u000ebK=P\u000e\u0000.8]<]\u0001ttu'tq]~p]zs]&Ӻ\u001fĴK?\".\\H/}S\u001d/]n~uw׬~KbV\u001bZ\u0001\u0007 Y

\u0018\u0012(\fÚJHLO w\nQ\u0014\u0000PİHC넔Z\u0004+B]L: o'w\t.\u0018@iڬ@a\u0011\u0003=7E\"\u0017\u0019:c?<#G-SX\u0001dp_L[r[8#H)E\u00045w\bI\u001f,.&p_\u0013ZXQ)[EWݰ~bDc1с,OjI\u001ey\u0017nzg\u000eDt!8\u001a\u001a\tw烓ȱ1\u0006\u0011P\u0004\u000301!\f\u0003&Vh\rqn8\u000b8]8=\u001d4xP\u0000')%*\u0010Hiq#R\rpPqs]z%u\u00075\t[\u0010\u0001\fR(\u0007,Ƣ W`Hi\u000fu\u000b\ttۏ蕘^F&\t\u0010O\\JIF*7\u0001\u0001V\u000b@))>P\u0003.Meۻ\u001aa\u0000jөC5\u001eDp(֭QƃY\u0018\u001ds!PG[BS#\u0000t \u0001\u0001z(\u000e\u0004\u0005K\u0000:1*s\u0017+\u0007q\u001aaTp/RPn+ڸ\u0014\fY_+\na\u0005\u001dz(9\u0015d5c/\u0003vUr1\u0003\u0016OT‰\u0001\u0018\u0014\u0010\u001dÒ\u0005GV\u0001PYؗmU\u001fY&蠙L\f7 \u0016\"]qJ3\u0013\u0000&2/$\t\u001eєƒò;\u000fh\"V]\u0006Y6;{U#X8~3\\$\u001c^Nj\u0001V\u000f\b@ l%\u0016\u0015\u0007K,\u001eUYAV|Xd@Rcr:0\u0010\fʅK<\u000e\"r\u0017D*-8\u0000\rЇ.\u0004\u0011nbهP.W}p\u0018o\"FX\u0017kp@\u0012]\u0011\u001dIB\u000b!R\u00119\u0000i%_:n_O|J۹r/:~\n\u0018$J\t9\tI˵DE\u0012IFjOևl\u0002\u0003͕[\b,`#T&\u00111=\fM\n]%6#D\u0001`Pg\u0012~\u001eԸXT=k\u0012}\u001aeY*C\u001e\u001eƷ]m\u0017\u001d\nm\u0001=TTϜ\u0000\u0019\rE\u0004Y,j^8qk]LO\u00074)c2\u000b:\u001bE6jt\u0002T\u0003`=0$h\u00054*1\u0019#2tO\u000bHkZqز/\u000flPߺ}S\u001elg[\\F3?^.@\u0002\u0010LմMy<\n\u001d\u0011XhO-\u0014\\\u0018N\u000bU\u000f\u000b4$TC\u00046X׼_I?\n&\u00001\u0017>\u0004u0\u001e\u001fۈ\u0005,%>\u0016n:6m\\&홽fkpl\u001d\u0001@w\t\u0010,t)0>=O)qC-e\u0012ȅ+F\u0016&MJWzR\u0012\"snBFטLF\u0006XE\u001e$r\u0014I;Ԕ+#8TCZ}h\u001eԟw\u0012=+\u0007\"%l\t\b\u0002\u001e!\u0018T\u0010\u001b\";#\u0015[\u0005o\u0012s\u0019JjjLx\u0001d{\n~x\u0010\n+\u0003\u0012\u001b2̆\u0007\u0006ҸR7JP@tZQ\u000bv\u0010\u001ePs\u0013Dk\u0019hM\u000e)c;\u0007n\u001c\u0003$^\u0017\u000b@\u0002\u0013,GdJ*=\u0016+X\u0011>/caF͒T\\\u0019\u0018Zuư\fAlH(\u001a\u0007l\u0015l:\u00023f|=s1~k\u0004۳K\u001f^V\r\u00114`\u001c\u0004=\u0014\"\u0019!Voa\t֦(\u0003V)ERkROR?V`)`Va+\u0010+\u0005`\u0007\"J\t\u001ca;bPcSݴL'ν\fl@\u00133E]RVwk\u0010?<\u0012(hk\u0019I\u000f>I\u000bwn<މ\u001f~t\u000fCL\u000e+r\r\u0003\u001f8C\r{\u000bR\f\u000bv\u001c%\b\"\fJKa?\u001dӤ M v\u0003ju\u0004.RwpftgEgKT/PtUySt6z%}C[K\u0017-LWD\u0019%ʆLq\u000e i M`.`/|>P-^:Xt\\U~\u001f~?P\u0001/\u001do/]/ݐ/}\u0010\"Ux\u00003UKN/=\u0011\u001enrT\u0005;݂mR#\u0000ֵX\u000b\u0012=FcaPoS*=\n¾Ha)SW\u0012.\b5\n\u001cS8\u0010\u0014FP;8( D:\u000f\u0018R\u000e\r7oWG3t\b86p\u0000\u0012ɥ!ӝmC)ͺЗՑ9.҅}]؇v\u000b{ xC\u001fhh+8\\L+A+'pl<\u000fl6P[+n\u000b\u00194Yr\u0001\u0011\u0014'g\u001c؃Fx#џq:&\u001d\u001aiBɴ?u\u0019KbL_ho<\u0000\u000e\u0003@R}F_}FzF?\rͷ*\u0018V)-T6[Vk'ܝ\u000fӫ\u00011\"=q?,Bΐq\u0015\t\u0002G\u0011\u0006Ց\u001eOI+-\u0012Llʠ۞O)\" #2مL[>\u0017\u0003ŧ\u001a9F\u0015\u0001n\u0010wjtaKt+Wt\u0006\u0014DԽ֥~!9[}\u0013?@\u00064ÂdS\n\u0007\u000e9!\u000b\u001eC#\u0002X\"0Yh1M79\u0010\u0019Ђ\r\u0001-n\u0017qn.tEa\u001c4\u0000@g!8\u0002UJ\n;(P+BAN\n\u001b(\u0014\u0000\u001ey\b\u0011;Z1DldE6da\u0019{t7Ք)?PBELwJK%y4R7}\r.\u0000NAפ8J.4\u0005a\u001c2\u001b\u000b!\u0003hP\u00031d\u0005\\X@!Oΐ%(3\r+\u000f/6.\\*\u0010}\u00142?(\u0006\u000fq\u0007jy%\u0003(Y`(sEhM\u0014Ņl/֋7\u001aw\u000b=9!\u0018\u0007LAHtj\b\u0012\rbRaTⱴhM\u0000;Is\u0015YV9us3f*m\u001a\rH(\u0011F&5U\\\u0016̻\u0013TS(b\u0012\u001fGpy8Җf<\"͕P-K(gKF3PĖ\u0011\u001fp1(\u0005\u000bA}\np\u0004C\u0006Eu.޲Wx\u001fp\u0002)\r^ɦ\u001a\b\u001c\u0012:g\u0018(\u0007V,a\u0011 Բ,ml[WlQ7YQZQ\u0015s[A^G1!\u0002\u0001nU^Ѻ졾\u001aԀ'-J1\u0001b\rň\u000ee#Z8s\u000bd2h\u000e\b\u0003i\u000bKh.8\u0011b8RR$U9m\u00175-\u0010`,mM_n\u0017\u0017l\u000b`v<4f\u0017mKǺ_5oi$\u0006\u001d\u000fc\f;rN\u0012m.V\u0005„a\u0016| \u001a\b_a\u000fji;GWzo/\u001b\u0017N[绎\\y.]u\u0019\u0004\u0016_u?`(\u0000Ɖ`{1j\u000brd\u0010\b\u001a:U)\u0014EC4aX\u0018@Jq`as\u0013.KJ\u001b9@(\u0000\u000e\u001e\u0019$$0Ҵ:\u0001Sd)A\u0001\r4\u0005\u000eZ\u001d\u001f^\u001aa\u001e1jg\u000e\u0000\u001c\u0004hЉ\u001cZa\u0004Uhghi„\u00172\nY$\r\u0011\u0007ǣ݈\u0004\r)[\nv\r\u000f\u000fp\u0011 \u0000\tTpI9!l\u001618UAX&\u0004\u001dt\"?\u0000'Yv\u000e'\u0017\u00176g8\\L9'N[\fr\u000b\u0001:}f6\r\u0010\b\u00145\u0007[\u000e٤D\u0014\u0007\f\u0018*qb\u0002d0\u0007V.cbZG%Eb]0+ՔnX\u0014ϳ=e\u0007^[{&3;\u000b,\u0004\n\b%#\u0015P@0\nEI\u0007F\u0014\u0005(4\\2.@Z\u0006ۓ^2w!\u0010\u0013\u001eQ@xv9\u0006_;\u001e9\u000b]AU\fVR\bL\u001c]\u00079L4\u001d~ LY\u0015oGa CChr`\u0000\nP;OX\u0005lC2\b\r/:G\\\u000bC\u000fXPdD6!X\u001bL7\b\\2~аloJFYFg\u001f;AH'\u0014%2X!vxhu$\u000f\u0002`+Sa\u0012BD4\n\bRG\u001ab\u0018֩\u000e_l7\u000b\bTlJ\u0012#\u000b&ƒAp\u0004\u0000Ux8\u0014\u0007\u000b@jEhLnm\ft\u000e\u0004\u001dG\u0001Tb\u0007Xgp]/Dw=f^?ل\u0004mE\u0014o̪]Q\u0007* {б#\u0016\u001fWQ\u0018`D9Iڃ4Lуm\u000f^\u00072\u0014snօؙ\tlk0ۏ|\u0017ܵb_S\u001c\u0005M\u000fLI\"\u0013vH\u001c\u0013/Ԩ_\\a\u00193T\u0012\u000b\u0001+ըDn*\u0015܌=?\u0004\u0004W-\u000fyb\u0016=\tB2Ľ*\u0012>)TQZXDLϧ!W\u001cGKb8\u0005z!v#N{J,,#DZcp*\u0018yˠ|\u001e\nB?iZ{\u0006iK5{a|2l(ɵ\u001d$3\u0016Fe,fJX\u0014MYI!\n*\u000e3\u0001(,\u0016bH\"Ð`\u0006\u0018p\u001f@#\u0000T\u0012\u0017P\u000bҢ4\u0007x\u0018\u0012\u0011x\u0001)\tS0H(US7â\u000f*\r(|7\u0007)@6t=Vno?0A\u0018Oðb\u001c\u001a4ph`!#\"\u001b\u0007s1g\u0003-M\u0017\u001a\u0011\u00115kD)\u001d1aM11fG.fI V3M-Q=UАLaԺMn7SඇMi\u000e9\rmۑ\u001dk\u001fh\u001bdz\u0010ȿ%\u001c 3'\"\u0010G/\u0013Igp8G\u001e+tж\\~n\u0014>T'\u0014HIØč%6@p\u0000\u000e\u0017: xbq%@\u0014$лXC4T~¢\u001c\"Hb-\u0016\u0011XD9OiPpL\u000f\u0013r^\u0014&1*\u0016Ƒ,Ǥ96a%#b\u0011\u001au\u0007FOǦcy;(d\u000f4\u000e(ǁ\u0004\bSH6SaX iN\ti#ZEJS\u000fT\u001dJb\u001aH \u000bLo\u0010+@]K/qu\u000b%h\u000f8!w\"F$P\u0000Q^0}lBz\"(-5Pl7&ElZR?`YKTBX[0U†Hqe \u000b\"Y}44l\u000f3\u001f۳c.\u000e\n\u001dd\t\u001dc\b=7UlORl'1\u001b?\u0001\u001d$NlW\"v$f\u0018`g\u0004;\u0005\u0002*fYB\u000f\u000bp-7sZs!;Ea\u0010j!ػ\u0004C>`?\u0016=\u0014Y\bv-\u0011\u0015S\"\u001d\\\u001f\\ðFHg\u0015\u0001`\u0014;vO`L\u0018.}#*Y[B\u0015F`O/0`\u0007`OO`NT.2`\u0018819\u0003\te\u0013\u0005z\u0013G\n\u00103\nvO\u0005G\u0004{\u0006\u0013\u0012v\u0007c4av1n\u000f{\u0014\u000f\u000f7\u0002\\uUE7xw}\u0005[t{&<_\u0005A\u0010\r\u0011\"\u000b-`K&\u0017M\t\u0012쟞\nv=\u0006da\u0015gE\u0014\t\u0007Xr\b\u0001u#\u001bɳ{oYڽ(J&\t$\u0010\"ZtAb\n\u0019\u001e!hI+\rBT\f2\n5\"\u0017\u0017c\t9#B\u001f\bQ(\u0010SBalA<3#\u001a\u001b\u0003#\u001doF?\u0006[KQ\u00166$34WܽNWB<\u0007T\u0003\f\u0001\u000eQ\u001c-X\b˜5I!4e{^f\u0004F\u0005\u0002\rW\blx9M\u0000+\u000egkQI\u001d<{\tF\\:\u000fລͷKLҜk83;\r\u000bE6\ngp*(K3l!\u0017Sb&#@@cHjtHϏ03>/5f-b_B\u0015+P?\u0010*y%:2_}\u001d3=cs\u001e\n,GJbʽBտtMD\u0004W\tEm\b\u001a\u0017<$\rx(qR}J\n٢\u000f 0&d0Y0\u0019G3FT)G\u001a\u001e\r\u0005B4RX*f.sXg%\u0006:R\\\u0017*<\u0011\u000fa˷]_\u0017I`\u0010c\u0007\t!lJS+j`\\\n\u0013{\n\u001f\u0015aI4%Bd\u0018*\u001b$*\u0011a5 \u0006(W\u0014#2t1!ޫ|\u001e֑i˂jaC\u0004a\u001d\u0011M\u001e,;[2t%6x^\u0012s\n3\b1\f\bZHTkr\u001cIy\u0010\u0002\u0006N&\u00028QF\u0005r\t\bD\t\u0003ρrׁ~\u0018\u0003t$2-lR68a\u0001/h\u0016Vd\u00037cGP\b\u0000BDf\u0004z\u0007+\u0005&2Gyȥ\u0000`\u001f\u000bGdf\u0011\u0016\u000217\u0006w<\b0\u0016hS`T\u0006A@u[\nz\u001aG\u001fnmz\u001d;nfx\u0016`_\u0000A4d\u0014\u001ciq\u001d\u0002\r\u000f\u000e\u0011kXI#Ѕ\n#A\u0002(\u0000Ҹt8\u0017\u001a*\u001cV}?}\fu5YK\u0002=A -~Gf\u0019F.T%f\u000fs\u0015ӛ5d{[\u0002w#Nz\u0017\u0003\t${\b\u001e\u00073_>[,X!\u001d\u0013\u000eq@Վ\"\u0015\u0006V\u0003{NT\u0004\u000edާI\u000665B \f\u0015u\u0019Uoel򶛷yЙmNB\u0016iW.\fIQ\tqM繀\u000f`_-!\u0012 LTUR\u001auGkn\u0010\u0007\u0010eWl+|\u0004\bOX9aXR52=h\u0001Ʒ\u0019\u0019ί\u001b}5\u0000PB\u001b})\"\u0016\u0005\u001c;8 80>Ac\u00065-zR\u0003\u000bUC\u000b\u0001P\u0010]\u0003\u000e;\u001b\u0004\u0004z%/l\u001f\u0000V\fwK%#i\u0006\u0017Ȏva̠r\nM\fdG\tzFib\u001a\u0001\u0007\u001a?0p@@\u0003R\u0004\u0007K#\u000eC\u0018C}0w\u001eԀ\u0000 \u0016\u0002f'\u0004ZiC\u0016\u0006~0FTu]2L\u0010.H+Vy2J8\u001c:@/*F%\u0003\u0005N\f!䳨2Ҁx\u0001\u0003^TPXr\u0011Kt;KZK\u00070@*`bp6ƕNQ\u0010\u0010\u00074\u0016 V\u001a\u0013kB\u001f\u000el)e\u001ef\u0010\u0016\u001f\"\n'5\u0019*\u001ayl\u000b\u0011#$\u0007x(\bEgsq)!A\u0012\u0000\u000e_n\b\u001aPPF?P\u0012i;Z\u0006\u0003\u0004\tՈ\u0013A\u001aZ\u0018\u0013a-\u001b\u0007V\u001dCJ\u0016\u0010\u0010\u001eӤBrjB\u0013\u0019YS=C5\u00109\u0010y,JKZt*9X\u0010\u0007\u001c'\u0014쒢~D\u001ajA/T5R\u0001\u0000pGT\u000ew&ܾzBh\\:\"o<(\u0006+\u0013'3\u0014rbu@&}uD$%\u0012\tv&48G\u0004ǂ\u0000\u0012CɅ\u0013<0\u001biY4?[!\u0019A/¥NEPJ1\u0017\u0016[\u0011Zp0\u0002\u0001E\u0000\u0004\u001cWuq\u001do\tj\u000e+P۞rm?w~L~9?(T\"`R\u001bGl\u001c\u0012\u001e\u001f\u0000\\*%ő@=\u0004(ݑ0ȐȹD4iG\u000f\u0005e3E/'yƵ\u00016'|t\u000eAr\u0012qN\u0017U*\u0010lo2\u000b\u001bZ%\u0005\u0010@\u0012HƽH I,\u001d\u0004\u001e5Tt\u001c9-$\u0016P GQ!W9\u0014`\u0006\u001fh?\u0004so\tIɮ\u00125\fDv(3\u000f\u0000]Iy\b-eA1ooDؖT=N!\u000f\u000bI\u001b,$?Ѕd{\u000bI$\t\u000eh$AG\u000eht[\u0014)i*\u0007DX,\u0014D-!p\u0019\fQ,6N:x\u0002T9jĺ@&SjQ? :qHy˻aNXڎ.\u0000~M\u00056\u0015ȥt@\\f'\u0012ۋE\u001e˨:藌C\u001fXAFiT9fcdHfu\u0010\t<\u001dn>#}|8ZH\u0001Y7\u000fE\u0012!\u0007\u0016dX%\tL6\u0000\u0007PAqyAL]l\u0016;>\u0000nD\u001a܎X=nmgC+\rds<\u0010\u0001I\u0003\nn6\u0014\f\u0019E\\-\u001fcN@\u0017\nql$\u0012̑HGTD\u0013K!m0iB\u0019@Bŧ\u0005\nJ\u001dWc5'\u0019\u0004ܮ\u0012?s6Ev8h*\u0001)C/(8L@F\u00052]H\b5Ҡ\u0012\u0018}4\u0010I09S66u\u0013\u0000~ܠ0\u0000f28e\u001ew\t\u00042(JeV\u0000'U\u0004L[3G,zڞi춣Dm؈m4I\u0007)RW\u000b?@\u00109P%)\\%lL*A\u0001\u0010\u000e\u0013a\u0012\u0006K*%\u001cRuڡ\"u\\q {\u0012JH\u0010,SFZ\u001eKi@r#w.:m\u0017h\u0018\u000e`s]\u0003Ah;>x'1Mr:9,\t\u00059\u0015~Eڨ\u0015INH\u0017@ BZT^\u0017bOQCιѵH#w\u0002%ObwԿwW\fH{\u0007h_L\u0012\u0003da\u001a*T\u0001T)$W-4Z\u001a\"\u0010tZ\u001d:8K텅 [Q?@|s\u0011eJ2]31\u001d\u0012^\n^$lg@)Noп\u0004Q\u00026͈\u0001\u0004P ֩Z)nL\u0015M_a\u0012l\u001f]\u0014؞\u0015H%=v\u0013؎\u0010\u000ef m\b%\u0004O-\u001cA\u000b[\f\u0017lw l\u0001\u001atv}l_\u00145ٞ{lGTNCDlWU-l/\u0013&.Y7\u00002:i'\u0014?`\u001aQ^!Il_l4lE\rv!bgEl_\tDl'}Bl$Bl*+P)ˍ\u0018\u001f(Ŏ\u001bvHj\u001f\u000fl1$$\u001a]\u0000\u0004\u0002 3G{G'$\u001d`\u001f-1G9$\bvф$31I\u001aI'@+\u001e\u0018\u0019\u0018f\u0000\u00033{\u0007cy0fulO3\u0006l/\u000eUP|*\u0013Ϭ}C[B\u0005t1Ό7{f35Wg\u0001i-SRJs\u0000)w\b{~#Ռ b\n;.\u000b\u001c`0kr\u0003\u0010FSN\u000eHV\b\u000em\u000f\u0010@\u0015Zh\u00000S\u001a RH`P\u001bD\u0000\u0013\f\u001a.\u001ae&\tyy~Y7\u0000~Iƹ4\b2#\u0003\f\u0004U=\tu~\u000fX\nlݑ\nJ\u001a\u001cĕ3?ւ\u0014ZA¸\n\r,\u001a\f\u0015IFa*+\u0017\u0001\u0005ju\u0010X\u0013a\u0004!\u000fC\u001c\u0007\u0004.öx\u0007h\\4>֙\u0007\u0015%A(8jY3UBT\n5\n>\u0004\u001e=vmAV\u0003%L\tН\u0013\u0000\u000ej\u0006\nz\u0015\\(\u0015\u001c A\u001f3t\u0015IW\u000b\u001d\u0017J0\u001cUsj>}85HP,Ҏ\"_\u0014RHjz\"Eqf&\u001c0@\u000ekm\u0014X7M\u0010ڒu\f܍U)Ix\u001aX%\u000e\u001ci<\u0004\u0005[s\f0\nq:x]@\f6\tL\u0018>lgJy\u0000A\u0006\u0004NhLD\u001c1mdX?Yޭ\u0016L[\u000f-\u0004H^n=/ê&\u001a\u00038\nڃij\u0011DwQ]OaK\u001bJF\u00043:$c{\u0001c#wm\u0012A\u0002/T\u001bZ\u0004Tr2QԩaB\u0002倚~Dȴ٠\u0013\u001a\f\u000fF h)\b\u001a\f\u0010\u00027=8A7\u0016\u0000IܻUoN0Iq\u001fc?cB\u0011\t/0\u000e+\u0016EX!\u0013\",7\u0010J-P\r\u0012▖F<([\u0017X*\u000e\u000e\u001f,<+wrZ\u0002Az\u000bQ3շ\u0001#Nb0\u001dPF@e\u0016I[8u (mҁ\u0005Bm\b<\u0018(8T1$\u001bV8\u001faS\u000bW\u0003`uPF\u001c|eJ\rQv8\u0001(G4ͯ9\u001b[4\u001e\u0001\b\u0012\u0007Ȁ\u000b r\u0000ӋI%\tA@╾\u0007\u0016i\u000br$C\u0018\\ڗ^O`\u0010\u0006K\u0011\u000e$\r!XXhp萺\u001fE\u0018\nD\"\u001d\u0000JI\u001f\u0001/\u0019k\u001c36y\u001fSEmd\u001fؐ6\u0019\u0013Zl\u000fɔw\r\u0018t$94P\u0017/Ml8|\u001d\u0012IQ\u000bR>L\u0007tU>⃠\\\u001f e\\ȁ4Cg{\u001e=\u0000J=~ˊ\fՆt\u00103B`\f\u001a\tz7;J;g\u0010I\u001f\u000bh\u0019\r\u001ayUs0\u0002Hż\b\u000fS\u000b\b\rU\u0006\u0011\r|dca)D\n\u0011\u0012g-\u0019\rLEQ\u0007vl{G3\u0007\bf\u000e\u0010#\u001c @\u0018s\u0007mc鄶7M+\u001buGv<`VBI\u0014?p$\u0003ވ\u0001r\u000f9$3Kވj<$e\u0018Q://c\u0000lزi/\u0005D\u0017AH\f>aЃڤ\u0016\u001eboG\u0007?y\tǀQ\u0015$\u0003FUV\t/c\u0010P\u000e\u0010*s\u001e\u0018\r\r(6\u0001\u001c%uT)a\r\u0003\u0003BU\u0018a6\u0015:$}6{<%Nև]\u000endtnQmla\u000fU8Y\u001d,fG\u001a\u001a\u00004Y$7\u0018mH\u0001y2tlB\f:ƓRNg\u0004e0\u001bt\u0010jB\u0018 )$J<\u0013\u00066m\u0000r>@%UŜZW{Y\u0018EJDm\r?@\b%J\u001cN㪵\u0011,\u0016\t\u000f,NF$*\u001f\u0000N\";*IDz]]B]3\u000b\u0006\u0003\u001b\u0001x(\u0013JWQPtJU\u000e]9J^U0[W\u0013sU\u0004\u0000n\u001a܎\u000fp\t\u0002W\u001f\ne4F\u0012Viu0\"R֨?\u001c\u0000\u001b\"8A@Z|)\u0019׉8&WӲ)B#UiOiUjqF8Țo\u0012m\u000fۿ\u0001vG}\u0013X~7.\u0003\u0000uEپ=h\u001c\u0013\u0001g\u0013g\u0000Bgp\u001e\u0012\u0017咼 \u001f\b\u0011֓a\u0015Z\u0012Gd\u00118b~R_˴vh.8:jq\rZvGˤCr6mohX~8-\u0013\r\t[\u0004k\u000b\u0005\u0016 kjtx8T#Xn\u0007ej\u0015V{\u0014t\b\t`+6Cwwn~+Ed^ZE/,ok~vF\u0019wAov4\u001f\u0000\n3W!K;\u000e=Jh{8\u0016\u0002\u000e\u001e<\u0019\u0016\u0000^(-p\u001cxlO\u0000\\k0/P\u0011tY 6n&o\u0013q\u001eU\u0018#>N5a5\u000edEK(9C\u00061h\b՗q=&\u0007\u001c4\u001e\u0014\u0019)\u00144\u0006\nqh4:\u0012dRcXhJ\u000b㾘y@9\u001f\u0019B.N\u0014Tj\u000bVjp\u0017 6^t<\fm*%T\u0010V\b+\u0000s\u000e,\u0013\u0014jp\u001c\u0019c(hH\u001e\u001e\u0014\u00054h#GI\u0004!\u001b.iф\u000bq1ɓ\u0007?Н\u0016\u00152+\u0005PA(VnRG\u001e\u001fԵ\u0018ָ\u0012\u0000\u001f*\u0015ii$\u0013aFepu0v1\u0000d\u0007K\f` D2nPp2?0\u0016st\u0002YLʌF2\u0014[39Aaʢ\u0015\u0016\n]l\u0014^`.\\Z\u0016$;\u001fVP0p\u0015Mȸ\u0000\u0017݅C\t 3%Yp%\u001a\u0018n4\u001cU&qg(\u0005FbK\"BD\u001b'\u000b=3\u0004C^2S.zS()H&Yg9l}H\u0013jIeVTD\u0003\u0007HvQ\u0007\u0007~?I*\u0010\u001a^\u0000\nKY5~ۮ`DAU\u0016'drt_:G~[ɗ}|Pi\u0019d!R&ԔfH|PJPKH^Mαr;\t\u0004Gr?0\u001d\u000b\u0005cpVQvχѠ\f*y\u0001$Ʀ>\bG\u0016\u0004LdP\u0011A.,s$ \u0013DKit\r\u000f\u001fvQb~`4p\u001bR\u001b\u0001;kAwV\u001b7\tiXӤsi7\f\u0019]L\u0014l\u0010\u00158\u0016\"D\\FpEHR%Hɡ\u0016\u0012?\t\u0007.![\u001c\fE%KX\u0014դ\u0007!\u000b2$zT\u0002\u0016͝+\u001bu\u000bWՈ\u0015AK(\u0007Fji_luMi}9\n'&\u00184(30\u000bt\u0001\r\u001f<;T=\rXWSep|Xs KbS\"=daA%N<\u0014\u0007֡\u0000z=\u0004S\tqxSOx\u000fԋ(71宬).,ׅR/I\u0004;:)/Q-?rCPD^0\u0003/X\r\u0004\b~N\u0010#\u0007cՉZ3\u0011P$aV\n\u0011վ\u0011\u0003&#ʑ{\u0017\u001d@U%2\u0002o\u0001`X\u0012\u0003M&À\t8\u0001>U_\u0017Fbp>bȘW%#ӎ\u001b\u0012>\u001e\nrې\u0013k,Ӻp|\u0018\u0000y\u0014W\u0003TV*\u0010A\fD\u0003M:T\u0007Nr4jih\u0011T\u0001\u001aVa`iT\u0005[6z\u0014\u0017\u0000\u00000ʣ\u0013s:[ihJiÉDe)\u001ag\u0002Xa\u0010 \u0004\rD\u0011gsk~\u0000\u0000uͻkB\u0017\u0012Q@%ev\u0014e\u000e+\u0006\u001eZ7\u001eAB%C\u0002$\u00012\f\u001e%\u001fH%pp;\u001acoUgОc\u0002_D0\u0000q>!I\u001fHT_X+\u0000\r\u00065!\u001d\"Q@m=Z\u001c[\u0007\u001c\u001b`Spa~\u0007\u0018+y\u000e$\u00007pd!paI\u0014Y7Dh>Va\u0016\u0001\u001dB\u001dVT)?w\u0011R\u0007\tpޘ$Am*T\u0010?2'\u0015\u000er*\bT}\b\toy>1w`\u0004urAr˹\u001d\u0004ih;0|-\u001d(g<\tG-\u000fB~\u0004kwz_\u000f\u0018\u0019\f\u000b˶\"\u001eDG<8!\n~Q\u0015\u0017G&\n'*2\u001cK\u000f\b\u0018\u0011`\u001f+1H6v\u0010a\u0018;51B\u0001u.-es8aP\bI-/\u0004\u0017\u0006\u000b?R$%(\u0018\u0018\u0018{\"`xZiq\u001f6#\u0011\u0006Pc\u000bTԋ\u0005\u000fHXM$'\u000eY\u000f\u0012UD㩴0ubڼO|\u0000wRhv˚zp;}\"E(k\u000f|{q\bBQ*\u0006Gcp\u001cs\b1?PctU]`X\u0002.d\fӍ\u001b:\u0007\u0001Ŷ$E:\u0005\u0010\u001fTӨF\u001fGv\nZK˂sBSi\u0002I}>.\\2\u0002p!ZтC\u0015)UG\fvi&\u0007Jf\u0001H.\u0017\u0011Ii3\u001b~n.\u0012\u0013Ah8\u001f\u0005E\u0005W@NB\u0012\u0019_\u001aη\u0000>.QE\u0002L\u001fp*U\u0004CiI<[ĵiNi4UУ\u0017MQPJPT6c\"[aTs\u0002UL\u001b{;?\u0011\u001de\"`Vp\u001a WJ\bfK@J\u001bzI@{ּ\b\u0007%\u0001O\u0012\u0000!Hu\b\u000ez8;{x<\u001fSL\u001eקP@h\b\u0017-\u0012`4B\b\u0007\u0013\u001c\u0000|\u0012~\u0000:\u0003I\u0016E\bzdo\u00069\u0007\f\u00159R\u000bbl7MlrT\u000bZTVlȧl)o\f@\u0013\u0010{\u0000N\nk\u00197]Af!OQ(\u000eI\u0016D=|\u000fl\u0002-Ծ`5Vpk\u0002\u0006mV&q\u000eADݭS\f-ӫ#οTPE3<׋)4\u0017-p\u001c7gM~.2Zѯi\u000fd \u0000f\u0016v\u0005\"E\u0005\bGIf\rOF\u001fܡ^\u001dzuƄfP,^\u001au*\u0003\u000b\u0007\u0005~4\u0018S\nrQ\u0002Ru\u0003\u000bBS&b\u001eL~\u0016\f^M\bP\u0016yk\tܴaxm\u001f8\u001du\u0012l_\u0011e%`\u001b-X\u0012\rB9$HC\u0015b]F\"\u0002!\u0001d8t\u0012fP\\\u001e|\\EG\u0004\u0007*\ni\u0001b#GZ\u0000\n*oST\u0010.Ԯ\"\u0012\u0019V\u0016\u0006q+],\u0018J?0U\u001b\u000fM\u0019\u0014xH<ՊF/S:PNgkBEB\u0005\u0010\u000eָv\u0012\u0014b\u001enUqS#\u0006$d5\u0000J#an5m\tI^\u001f#n-\u0016\b1^L \u0011\nK\\F$\u0013$$X\u0014S,J0\u0019Vys+*]pS\u0001\u00111\u0018V,BYm\u000f{Ky{_n\f3\u001d9Y\t\f\u0016\u00119|@\u0011\u0001qB]\u0013-\u0006Io\\\\ͤ9z2lIt@\u0000$C\u0004~vPO]P\tr\u001eXslL;Qy\u0017A\u0002׹&55.Rs\b _\u000eC\u0000l\n=$Dv7`)Fu\u001eȃ$敜rdQIu[θq\f0/kj\"{\u0001qW\u00015swz\\\u001eX\u00066,q\u0002\u0003v~XbL:;#^(\u001e ^\u001a=`\u0013\u0019o\u0018\u0002ok\u0014,!oxD\u0014C\u0001F\u000f&\nE\u0002R5,\u0003j\u0014gP\u0010B|e8䚵J#lX#+\u001a\tX``ò]n4{\u000fD\n\u0006c9 H$4\u001e\b$t\r\u0003\u001c9 ̔j4ñZi\u001b\u0019H29&E2Zf34wP9@49K-\u0017\u00137ȯb,E%)x2q?M$,\u0007`%\u000bke]\fsC\u0003\u00041\u001dnF\\#~z~ђ\u0011\u0001,*\u0012\u0010KD+\u0014,\nA <\rt\u0002?v .LV\u001aN\u0007\\\u0018Z\u00125Nț֦\u0013d\u001594UG&T)5\u0017l*\u00034K\u0007Ȉ!\u0018Ea;20A8:k^&g\u0005ukh\"g\u0018\u0000޾$O\u0002\u0001(uH\u0011qW\u0002Ž5\u0004]\bN1\u0003\u0013\\qh\u0000NLX\u0019\u0003O\u0016B\nel0!##6\u0004E\u0006\n\\\u0004J1\u0018MG\u0018Arʔ\u0002BDeO\u0019/ȞQ\u001d\fA|(z\u000eE:;B\"ݜFK\u0003\u0007'?\u0017\fC\u0018\u0002\u0002\u0011\b\u0002̑- \u000f\u0004'ǑE\u0016̙qi=F\n7\u0012\u0004P\u0010*0o\u0001gL>6|@<<\u0000\u0002\u0003`I\b_\ba9}!:gA}\u000b\u001b2bI'ZuN\u0010#1vr\u00159\u0005N}\fb\b6~+L6ji\tfq}Z\u001fA\u0010Dh$H\u0019\u001c\u0006p`\n\u000e\r2KzxA\u0000`0ml:S#~Z7#r5b\u0012\u0000v&\u001f\u0010\u0000a00xQp\u001aB\u0015:\u000fɊ^Via?P\u0005S!1\u0019>\u000b\t\u0019'\u000f\u000fе\u0001\u001aQDh\u0015\u001fDp+\u0006@\u000f.\\a\u001f|\u0005\u000fK\u0007Q\u000bU24neFTժ\u001c]\\!\u001f\u001eDc$k\u001fh\u001aJ\u0002\u0004F4H\u0000S~M*\\$~y\u0002}u\"/ԉp\u000b0gϿQ\bg@d\u0012*5[5\u0013\u0002D\u0002\u0011G\u0014*4\u0019(@\t\u001c,\u0016aୌ\u001cf\u0006\u0010MBB3\u0016x\"K5bpu\u0012\u0015w!^w!Mt!~*t!Z^a\b\u0001➤\u001f\u0010\bʁ\u001c+a4\u0015ALbMNS^\f(TCYY\u0012.\u001d\u0001\u0014)\n\u001d?@\u0014XNI)Rp~.0\u0012# NB-\u0005sB܈\u0002(U2\u0010\u000f8dd`\u001dF\u0000X\u0014bіA]\u0007\tJ`d(>\u0012\u0003\u001dF\u000f†gÌ\u0018?c޻Q/\u0011KjD\u0017\n;_jR\u0000\u0012ajV\u000b\u0006@eЮ\t=B\bI JD[\u0015\u0015<\u000b=UkZX\u0007\"\u0013\u0013{!{jF\u0015!~y=2++ǫI/\u0006&u\u0019\fLH^\u00050\u0015Ղ*Rs^R\u0018Z\u0003\u0002p[&T\u0002hL\u001b¥\u0003h[\u0005GމIf15آ\u0019Pd(\u000ft%'\n5à04 E9`Y.P\u0007A\u0012\b\u0007{H\u0012cd\u0016ԥ25p8[>l[(n<\u000blW7ە\nbjcF\u001726Fau6\u001a\u00066Y3x\u0019,fKl\u001aW\u0006u.g^hNW$>/L`6Qa:[IB\tq<\\\u000b&\u0012KZ\u0012A(DϰZb\t\u000f(\u001eK\u0000+B\"\u001aɡ!;PH4s#ͤ\u0007ә\u000eAwKB\u0010^ &\tA\b\u0011$\u0006*q q\u001fȔjKv\u001e+)U9<ͥ\u0001!\u0016Y\u0014\u0015\u0004q`h\u0011:\u001a`\u0001\u000e\u0004.!W•K\"}\u0018z$)*k`7\\\u0016\u000fԨW)Ą\u0012XRU$\\,\u0014Y2䢳du#RTC玄\u00030K\n\u0005\u00101$\u0016jy\u0006U\u0005\u0018Oj\u0000,Q65`\u000e\u000e\u0016\u0000\u0000$pEt*31q\u000b\u0003Ӫ\u0019\u000bRq\\l\n)yQҺt8!.Dج)\u0004d4.\u0000/W\r0`\u0001fտt%4L$\u000b%B\u0016\u0005Qx\f\u001718*V\u000e\u0011\u0015\u0000\u001fZo\bb\u0007K{\u0005uo\u0004\u0016\u0004T#K\n\u0005\u001c\u000fdh48\u0016~dN\u0002>I4h##HS2,gg\u0010`\u001f3d'Dmh-\bast\f^ҵH/4\u000b\u0003@Ǿ\u001c~sM7 .l/\u0018d-3z)qB!fXBuj%\u001d\u0011IyX4\u0014\u0012y\u0012Eu'\rTt\\1\u001f(\u0003pՕ*UY]\u000eߥ_\u0007_j^;TAu۶읎@\u0014bx\u0014fb\u0004\u0005I(\u001c\u0013\\ :\r{aЌ\u001dC8\u001fp/j1R,z)\u0004\"\u001d%@k!եʤF\u001dt @\u0000oXJ<\u0013b\u0003 \u001f\u0000BFTD\u0003\u0014J-\bYdXq\u001c1ji\b\rN)\u00168(\u00133Jc I\u001e\u0007^Щpx8 YDƷȹXQLe\u0000ǽ\r)Eʐ.o[\bZg'UӮ\u0014\u001bf\u0015.t\u0016j\u001a\r\u0003F<`\u001a\u00178\f\u0000ݡ\"\u00028$1\u0013\"wt\u0019I\rendstream\rendobj\r22 0 obj\r<>stream\r\nF\u0011lO~;%2\u0013U\u0001P$\u0019mRjy_>b1A\r]%E\u000bnJ\u0018\u0014[AdHii<ȣtvaCѸρtP{Ǡ\u0007(\u0000 հ\u001dFeK~\u001c\u001c(r,SX1VeQHa\rĂJ$\u0010Ka,+\u000bw\\͋ĸR\u001cXwF=\r!h؇ޔq~\u00004.\u001c-f\u001dǡtX\u001f8>\u0005|H\u0003\u000e\u0010ԀDBCR\u001c@AY\u0001\u00182T\u0019D*pF.g@>bڶKg-\u001fNK\u0001ŀ޴\rf**\u0018\u000b{\u0003QJGG\u0001 J?\u0006\u0001\u0019T\u0006h\tG!\u0012DG8\u000fj&eR\\rV#h:eL%\n_>:mo\u001e']w\r]Oծ\u000f8K7p ~1T6E\u0007R\u0006\u0014m\u0000$BqFP\r\"\"/3zM\u0012\u0016.\u0007\u001f\u0015jx1P<\u0019S\u0001\u0002\u0004^Y\u0006\u0007Ur@UCWmנu\u0002\u0007tU0nj\u001cp{\u0017K1Q(y`B=9\u0001U\u0014ѭ dX1Rdgu\u0003\u0015yu\u0012zl+vv\u0016.\u0007F\u0004x\u0010X\n҂tM\u0019V勡a\"\bzxQyuOQl:ta\u000bL߯\u000f|NЫG<\u001cE'Tu]#@ƠC\u000f\u0019z\u0013-ͮ\u0016a\u0013\u001b\u0005T1HY7\u0000r})۸\u0016q<\u0012\u0006 h\u001f\\\u0000\u001ef(ta%Z@\u001b\u0004?0\u001c^ףf}})_ϵכTr}J2\\*z\u000ezRz{G?\u0004\u0007OY-CΪ\u001a䬉9(\u001f\u0015~z;h}a)^¢[/t7m}鱶\u0007$u\u001b^ŬJuf%\u001eĥ/4\u0013mMz\u0005\u000bFF\u0010(\u0015qLA,ԷAZ\u00121Բ: \n*0c[\u0007`wշz\u000eW\u000f3p`ɯ>SO.\u000f=.\u0000bUϸتo[b\u0010\u001c\u001aqf\u0016|A$\"\u0018G$DUƒI{v&\u001f{~X\u0015{\u000f\u0007>M갦ʩO8/ \u0006NcH\u001aR;nOKoȊG)E\u0002+LßQbF\r[[\u001c\u0003-F\u000bWMWz*KZ\u0017\u0019`K\u000bMt\u001b=ax\u0016'\u0018sABS\u0011H\u0002@\\\b4\\\b\u0016\\\b$\u0010$\u0002H\u0012!\u0007\fwTQ<\u0015>\u0017AI\t\rz\u001a}a-\u001bjW\u0010L\u0014j\u00187a|TLZ&M\f2Pg0{Q\u0013? w\u001f(dl\r\u000fp$\u0017s֡\u001aE\u0003XS\rKS63ʶ\u0000->XX\u0014\u0015ם\u0014i炌\u001e\u001d\u0000h\u000fdZ\u001e\u0007%/ahǯW.\u0019\u0011QA#%PM\tYH k\u0017\u001c\u0006#7FD\u0005n#,\u0000\u001f\b,\u001byҫ'h鍫Q<+\u0004\u0007a}\u0000_B\u0013C(\u0001\t=꿘b\u0004Qa`D͢|\u0015\u0007#*っ\u0003&\u000bT\\ѶĬ״\u0007I\f'X\n$ш\rq\u0006\u0007\u0014x:\u0015mn\u0010\u0016~D\u000bIF\u000b\u000f\u0016 H.\u0007\u0013E,}\u0011%K\u0004>s$jV$ajPt\u000eTR\rs*L&\u001b'\u0004#P\nH\u0005D\r\u001b[S\u0017\u001a\nN>\u0004\f\"\u0017a@Z\u00131LYN\u001eD\"\u0000!\u0019Y.Z%$\u0019MJ2~𜌷&h\u0004FQlHKW>JhT\u0005]2]\u00058Oz ,\u001f^ԥ\u0007P&WC\u0014\u0016AaF}x&.D7\u0001\u0015bUF_u\u0012 \u001a,\u0001\u0007?%\u0001ک\u0014v.\u0000fX\tH#@X\u0007\u0000\u0019T\b\u0012Aa\u0006izl\u0013ʡjF46]2Udu'~\u001akeT˲Sš@rF\u001fJr.\u0013/\u0004;,\u0006O\r\t\"\r*?:\u0016#\u001e#/TL\u0001R \t\u001f\u001dm\u000e2K\u0003t\u001cL\u001dFJ\u001d;B\u0007E::$8\nI\t\u0017\u0007n+vE\u0013\u0016\u001cQP-g\u001b+\u00121\u0004xC/\u0000\b_4\u001a\u0004?LzXY:uJUh\u0013\u0018ZxڹxrJ\u001fJXI0?`;uXݸ$P%PUxIqG&\"۰*U˥v\"\u001aOE&\u0015[HU\u0016\u001e\u001d\f7\u001d\rc+\u000f\u0003,0(M0-\u0018,8O\u0017\u0016Z\u0004\u0003s'\u0000\u0005\u0001\nqE6jG\b\u0014ȩm\u0018Ie\f\u0014\u0011\u0014fkhdm\\\u0007r.Y߶V\u0011YVXh)D2\u0012_5\u0018\u0000wc-\r3K\u0004\rd?\u001f` 3$#DI\u0013\u0019r,c\u0000J|x p\u0019x`\u0014{}#HM\u0014BP5\u0012TP\f$I\u0011IE~xPz\u0018\u0005i\u000f\u0013P\u0019b\u0003f១jDV\u0007:0\u000b\u0017+K6: ![d\u00000F7s\fR)kb4]\u001fyŅH\u0000Q8,::FT]b4\"\u0004\r:F\n\u00040$ubn\u0014\u00000F[cLj]\u000e\reZTबM!?IE\u001e\f\u0000jF(,rq(W>\u001fIp&KPASP̎\"E\u001akp\u0004\u0003x'I$\"\u0018^%%\u0015^\u001f\u0004 \r\u001c?>X\u0003\u0007\u001b\t-6s\u001c棛<^_\u000bgf\u001c(F\u001f\u0007d\u000bedRD$e1W(~rL,\u0004`\u0017&\")\u001cM\tC\\\u0010JR\u0016e^/5\u0000LDMo6\u0015\u000f\u001a!SBFH,E1\u0016\u0015j`g\u0002r\t\u0000[~\b\\8\"laC_Ւ\u0001%m3\u0001D$#S\bf\u0005\u0018W<][Dz\u001f\u000f~Ie\u0013S`\u0000\u0018\u000fd\u001e[rqLZX~\u0014\u001bp@3$z\u0001mOeKjO\u0001H@\"w\bw\u0004\u0000\u0007}'S\b'EՕR).\u0014+I&\u0006wt&M$2J\u00005\u0000bkΖmDU2_pX3\u001c\u0011-\u0004gQP\u0005bB\u0010\u0012Α\u0016j`\u001bqtǔ\u0000bSz7F4,\u0017\u0000\u0000\rJ0ח\u0018@˧iW\nn\u0016\u0002j\u0005\u001dL>tp9v=\t\u00146w\u0019+aY\u0003t2$\u0002lH!.$#D\u0019k\u00194UVb\u0004\u0012!DQ?apH)X\u0015q\bʥ/\u0016K\u000fNޗn/8/\u0011*c\u000e\u0010*I|V\u0019p<\u0013\u0013|\u0000\u0010'(B?P1\u001b\bb&\u0011#=$De%\u001akzڗbBu\u0005\bG\u0015u'\u0004E\u001bzՂx4,\u0014\u0001b-\u000bҮХ'ۥ\u001b\u0004K/|K\u0004mxR\fx\u001cD#\u001dRBPq\u000b\u0018j\u0013RL\"\u0007\u0005 \f+IOK@\u001co\u0012\"lB\u001dD=*CA#;s[a!ں>N\u0010\u0014v.iv}άv\u0016.=1@{?0_\u001a\u0013*^z\u000eT*i\u001e\n\f.\n̒СAqK\u0001\u001b^\u0016@P0\u0000!\u0002]]c\u0001r G[Y\u0006hgpfVk\u00185,K`\u001f^ޥ\u0012կ\u0016+ySD`:B:5u\u0006\u001f\u000fK\u001f\u001dEd\u0006]\u0007\u0001sHxt]!Х\u0016gFе\u001f%X\u0015?TkJi\r0\u0014&ac\u0000Wz\u0014\u001cjVGزAl?\u0000.O_Uۨ\u0015JIR8U\u001f\u0013fXqAX? ~\u0000'K?!\u00146\u001aSڮsH4Y5c\u000by?㋁iE\u0013`\u0000\n`/\u0019E\u0005Za^XTO| }Sw1PN\u0013*՛_ez\u0016Z~TzWI!#\u0003\u001bv9>\u00029W&\u001bƪ\b\u0004-\u0001\"اU\u0007%v#P\u0018\fF\u0005T\u000f\u0016>Ջ\u000eSy)U\u0016#Y)0H<&yLO\u000f\u000e\u0002C\u0011\u0006j\f9lbGF5k\u000b\u0011M\u0017jV\u00019j\u0000Ε7+Z>R\u0016.@\bnxp\u0007Z\u0015.U}m~\u00069\u0015>\u0017>r>E2\b\u0006ef4\u0010lTA`\u0003\u0007e\u0013\bTצ<\\n8I8[ɷXG\u0002~9\u000f&4N\u0012!VVXb0aO\u00142\u000es\u0015\u000e\u001d!\u000f25'+Xq,\rYq«\u001djIjW$x\u0003$c^ܣ\u001e\u0000&*\u0014b%\u001a}4\u000b\u001dU@Fһp:\u0004#4Bh\u0011Š\u001cWQ&0ʺ-\u001ad#2.\u0010u[Ld\u0004\u0011\u001dPQo\u0003Et\u0000;U`\u001bҳC\u0001QUf\b3\t\u0001\u0004/\u0011m\u0004c![F{qN\u001f`Q\u0016I^Hka|Lutܓ\u0016g9̨ŠH€/d\u00049\u000eF\u00144aܨ\u0007T\u001c%%͏\u001e#\u0002+*qr2BTI)\u001af#\u0003!C$\b\u001dCh>Oԛh\u001bc\u0003\u0017\u0013,eb]Fb\u0015XoalD$\u001a##vSQ4Z\u001f\n\u001f%kz;:xYR\u0002eل\fE;kA,IT^7`f\u000f\u0012r\u0010)\rI\u0000>\"0@-\u0001vS\u0003e)rⲵ\u0001Y\u0011-猴J1ѣ\u001cª\u0001߃WE\tO]\b fss\u0000i=\u000b/9>\n\u001a`,Nef;\t\u001b\u0010I\u0007&߂sG)M4 %\n]{\u001fp&\u0000\f5\bh\u0007nj\u000e\u0014LmS\u0002jVyv\n!+\u0016\u0003bxv\u0016#Y\u0011O$\t:\u0015S\u0001h{x\u001a.\u0003\u0012o\u00061as\n2\u000b@T\u0018QP*;B\r\u0018Z5a\u000f\u0002\u001c9\u0012pl\fؙɝaT\"ɃN\u0013m*~)C\u0006\u0019dhO\u00183\u0017axՔO\\,U3/\u0005r\n\u001a\u000bj|\u000e4O\u0000 eNMeNM23U\np[\u0010e\u00066l\u000b,vVܻ\u001b\u0012`\u0011JA\u0013)\u0015\u001f.)0K,(h3\"X\u0010qX8,1j)t\b(\u0011`\u0003\u0002b1MAVk\u0007\u0002\u0013$rg\"\n\u0005\u0013W\u001a\"1\fuoR\u0005\bQؤ\u0010(;\u0012JŨڐ\u0014?}d>\n0J\u001bDx߱!\u0007%$< ;\u0017di'jCnP\u0001mI\u0007\u000fgp&,EG4\u0006\u0000H1\r0\u001aRQ\u001aR\u0001w+\u001dBB\\=\u0006\u000b<\fD\u001b*\u001c##;a\u001f.zE\u001a\u0016]G\u0016Ų4*\u0013ph.2\u0001̠ec\u0011Qp(>g{\r\u0007N\u0005\u0011ɨ\u0014(RkbM\rN\u0003Ё%9;\\k\b\b^\u0011\u000fy '@/^ai\u0005`=[N\u000f Iϭ1i.fc\rnGp\u00105u\fґe\u0019K$4;C\u0015\"L$\b'B'=uJ#Źd\u0003\u0018@S\u001a`w*\u0015\u0013@>\u0001n\u0013qA\u00185\u001cZ\u001c:ef?|J-8\u0005q8\u0013bI0B`\u0014@Q\u0011\u00123:X\u001e\u001c\u0012!R%A\u0012P\u0006e\u0012\u0019\u0016\u00007R\u0014V\u0012R{T״LK(4[`99ݱ~τ)p$hy&)3am\u000f%+>\u00155{$0j\u0011J_$Ά-\bҮz\t\u0015R*ƺ\u0000L\u00024\u00010N8)@-B_:l<ԼQ T.>~\u0000l6,\u0011\u0013[ju\u0006¥KKKwl\u0018/\u0001Pz}\u0012j~瘎\r\u0002d%NJx#<ܛ23V15C\u000b\u0003|c\u0001\u0006?a\u0000\u0013Z2\u0002F)Rq@[qFʠP\u001a\u0016Đ[8HB\u0013\u0006u*$PH\u0004T\u001d\u001ax\u0012fgۢ2\u0016~~`d(zuͺ\u000e\u0001Wu\u0000N\u000e¸n9HvQvQ]z\u0004r/[R\u0019V\u0000:\u001b\u0015\u0019\u001a\u0016}\u0012-]Zyu\u0005̺\u001e2Pt;.'!(D/:f.]R\n˥cW\u001dE75:1WuC:hӺ(/\rt\u001do\u001eqI\u00039Bu\u0014\f/K/'-ނ/\u001c4#]'\u0015\u001eX?\u0014~t\u001at9k\r\u0005b\u0017n\u0017x&O\u001eul\u001c\u001dェ\bs\u0013\u000b{+a\u0003}ʢ'd+)S\u000bv~_-s\u0005\u000eYg&GP\u0002\u0001>\u0007LX\u001e`|E\u0003\u0002 \u0012fw a?R&$TKHC\n3؅\"nv2}M<\u001e~\u0003\u000fp\u0013<\b\u001fz.\u001dP\"͍6\u0002(7ZdzLl|0}\u001e\f\u0011IzR6\u00121\u0001,\tZ4\u0001JCxC\r`gDB\u0004`<*K*߁e\u0013\u001e׆x\u00006^k-E\\AM8t?\nlG6\u000708\u001cëɃQ8\u001d>\u0014Q\u000b)\u000b\bp\u000fF!2'-YU\u001d\u001bʭeu\tk>~H/u1JTQ}\u0000\"\u0018\u0001+A~\u0018b^rI\u0018\\.BkjͥQpq\u00161X\u0001W7q\u000fDr#\b4Yrvq'JB\u0001?n5!+\"\u0018*\u0012\u001bju*sYVra_\u0000i_0T|@j\"̡oP\u0001<\u0003b\u0017\t#\u001aV kPY w\u001cWJY\u0018N)\u001dVp{Al\n\u0017\u0013ܤWQ\u001dqm3YM\u0007V\u0012\u0005&\u0005%RmO\f`ŚV\u0015;\u0011x{`Pa4\\\u0011P\u0019*z\u0006$Z\u0019t\u0014&P0\u0016l\u0019w\u0010ֿ\u0003-\f>z\u000e-H[Je)6繐\u0011&\u0012/bM\u0011M\u0001\u000b^oF0驻Ihq+41!%h@'vX)\u001dYX\u001ai0\u001et}@YF!O\u000ei1\r\u0019wm\u0012&nʁ/\u001cs<\u0018.ڄAB\u0006\nG\u001b.\u0003҆Y6i\u0018P\u0003/0CϏO\u001d`]&%L ;E4b\u0001\r[@xNH/Bğ\u0018\u000bW\u00035{@$!r@\u0013bD\u0006\u0003\u0014,\u0013\t\b\u0010\u001fz&\u0006{\u0010ƅ\u0014\u0004zTS\u0012>r\u0002OUͩA֢\u00191!vb\u0003\u0000wL\u0010?\u0000\u000bTa\u0010E'h_%Vvb&\u0003@R{o$0_\u00072\"Mc}QBBHdKX\u0000v\u0019\u0012\u0018*\\\u000fXB0h\\*$yT4\u0004o\u000bpC1\u0013b-\u0006HxG\u0006\u0001\u0010񲗒󻊌-\u001fϖCGR\u0010$\r%I/d;53853B\f2\u0013\u0016*|\u0014>>fjcNA\u0004YW\u001d`Ja ڃ\u001aA\u00197\u001f\b2\u0017aY\r\u0004p(\u0016Qd\u001bǡ\u0001(I\u000b\n\u0014MX\u0011[\b9)fr\u000feӂJ\u001bɡZhX\u000f04QK\u0014Gc(\u0014XfE$FF\u0005\r\u0004\u0005d ̑N(}\u0000A\u0010q*4\u0012\b\u0003O#Af\u000f\u0010Ɏ\t$\u0019;Pa]EޜR\u0003:D*T\u0003ИrNNл~^ \fu\u0018jԆ\u000e\u0019T3\u001f~\u001a`A]lעyo3a\u0011ޤ*|\u0000mȨ6ԤAa\"E5\u001dM2!bsDh\u000f8J\fuI\t\u000bzà\u000eb?bņ\"@a,J\\v5ۓ\"\\rG\u0010C&\b)\b,q}&\u0002[U\u001f\u000fmH՚Q?\u0003\n)8fXA\"\u0015\b\u0010Bi-L\u001aBy[`\u0010\u001d%\u000bP\u000f\\B\u0013?\u0000QD4B\u0013\u000e\u000bH\fL*GB9J(\u001fK\n\u0010\u0017\u0013-\u000e\u0018\u0000$JB9\r2Ef\u001c]j5xd,8-|eT\u0010\u0012k:E<6:J0gs\u0016s\u0007\u000eQŏhnC7D\u0007\u0011ߩ(>\u0000\u0001Py\u001eaC\n\"_\u001fcX?F80\feJ2G\u000b\t\u001f>0-*\u0013xA€@ˊFX\u000e\u0001)\u0010c5Pv)\u0007\\\u001f$lrd\n#1ٰCᩴ8* Y\u000b!!%KA4N#\"dΰ\bHa%qb\u000bIĨ\u000fM\u0001*\\\u0006\u0017[X\u0000)\u0015SYG\nD[\n#n\u0015\u0012(I\u0012 X\u001bVKvF* \u0011\u000bbd^1P\u0018p\u0012@\u00122LXDR\tX%ǘ\u0003z-bXfD\u000b\u001eX\u001cC:\u0006\fh\u0015\u001alc\u0001mX\u001d)J/F@?01d7iz^\u0000\u001bP]PC\u0001-u\u000b\u0003.3^E4JP6\rL&\u001aK\u0005a8,fG\u0011`4bR\u0001i/3\u001aP^P@qB\u0003鸾M\u0002w퍡82\u0016d:&\u000ex>\u001d4\rh\"xT\nU&RP,Y\u0017=6خ\u0019\u000b؞8l\u0001\u000fx\u0012\u0019T]4\u0003\u0006\u001cJ\u000e(3\u0019/e\u0005mbPΆߙQ\u0002+\u0015OG\u001e)\"LJ\nr|\u0000R\u0004G\bc/Dqi\u0013\u001a+_\u0006c\u0002]=i\u00022\u001d\u0017lM\t\u000eC/확G\u0014\u001b\u0013hG\u00057lg\u001f\b\u001c\u0003H`%G\u001fS 62@\bC!\u0016{מGBɝ\u000e\u0004t\n2S&\u001cȦɶL\u0001\u0012\f\u0004G\r6)ʘ{e≭%\u001a`e4Ƃ\u001a\bL\u0007\u0015\u0011*;O^/\n$(fhdP\u0010\u0019E\u0000\u001c=d\u000eI(1\u0013\r/jr\u0000@eO?)XUS\u0014EP'HR)\u0010\t\u0005Ui\u001d8,\u001b0/=\u0005\u001d^t\u0001}5*.2E\u0013~\u0019o.\"w4\u0019I\u0004\rPkg1\b\u0006I\u0000*\u0002\u0000\u0011RӅ0)į T\u000fD\u0012\r(XGoퟂZ}@7\u000e\u0003\u001d\\\u000f`,KĤKѥ\u000f(K7Ki\u0015A\u0019q[\u0005\u0018]K!\u0003\u000b\u0006e=K\na\u0010&\u0007\b{\u0000}zaT\u001eF^\u0003g#zQ\u000e;C׼1Ug\u0005+\rC%0-E\u0006<-\u0005j0N\u0017+O\u0010}\"7\u0000UJRIiaF񁮸\u0005\u0001ݐ\u0017?@\nv8\u0001|}i\n^z)\n\u000b,\u0002;\"#^r}\\6\u0010-o^D0\u0003\u0003)2\u0014h)#Մ.\rm\u0013\u0018j\"\u0015y_Z3$PUY\u000f\u0003t\r'ꢿ+&\u001f\u001a\ri}s+:(\\̔\u0007ĺ\u0002`+ȃ\u001b)K\u0018c~$\u0002}!\u0002}M\u001eԚKCk4\u0005\\\tމq!یuZ\u001dKru+(\u0013c*\u000f&t`|2\"\u0018DJM\u000e\"Ţ] vl\nڃ*h*6h-]P\rV\u0016a0 ˈ\u0001\\\u0015f.\u0007`tqv;ttV'\u0018;L}T&%=3HVCJ ƃ\u001f\u0005EJ\u001e\u0012\tݒ\u000fw2I\u001fT&WpR/Yqo^C(šP&o\u0001\u001b\u001f,c$\u0018\u0006\n`h:;\u0012p\u0011u 7舭#49jƖ \u0013\u0002?:j\u001ejWuR\u0019\u0004\u0017NH\n\u0019&r\u001eB\u0006>\t̉\u0014\u001eR\u0010\u001d+F\u0001BCB\u0018S\u0015~--KUv\u0014 Ii; 9fe\u0013%z\u0016P$tS]\r\u0015r\u001c\u00156\u0015\u0018e \u0012m'Tc<~ ?=r\b#JfY0\u0015L%-\u001eKJ*4\u0007\n\u0006\f%-\u001c*W28}\nt€R\t\u001ftm/\u0011z7Pa\u0017k#r\u001e\u00169ב˖$RhY\u0002ۦD\u0010\b\u0007:}d5\u000b97\u0015\u000e`R \u0015\u0003aJ\u001c\u0000\u000e '\u0012'\u0014cS2z-\u001b(Lct\fO3G5-fCn@K\u001bkk/\u0003G,q0޷hцO\u0003d\u001a%\n\u0007%D!\u001e\u00000\u0014.!d)ۮTfՎ\bcـ^zـ^:Y@\u0012nPSZ{=\u001f:[s\u001evևe 5ť\u0005\u0019\u00051An(yq#r\u0016dCb$\u0010XSE\u000f>R\u000577\u000be=\u0016\u001bܮD\u0003@\u0015\u001b\u0016R!^-\u001b\u000e[)\u0010\u000e[\u0016@FPzF\u00050YlŌRh,\u0001fu6=U\u000b-plz\u001d9\u0007#FW?б\\\u0017\u0002^JPD\u000b`E\u0013Ti0\u0019\u0016ܠE0\u0004Fr1\b\u0003M%\u0010u\u001a[TD\u0001PAD>\u0004i-Խ?P-\u0016\u001aIPWI\u0014X\r\u0004i\u001bx\u0002ui\u001a=,LQNE0Wː\u0019գeSF\tS=3DScmX\u0019B\u001c{\u0018\u0003C\u0011Q=\u000e%b\u0012adqiS.\u001bK\u000eTMŵ0x>(YB]^2\n^\u0000^\u0000W!\u001aع\u001ajn\u0001\\\r*Be@zF\u001bmĞAys3݀ʈ|*+-rhZ\u0016\u000b\"\u0014ո\b\u0007م@!\u0000\u0010\b\u0018^xWyh\f\u001edcS\u0011!\u0002\u000f4\r@FEUu\u0003\u0017\u0001A\u000bM\u0005­GzÞ\r\"(Eg`kR:\u001eP>K'hϚM#SxE\u0013V#\u001aB'XY1\bcXH\"ż,T\u0016my63\u00110IB!\u001dr9]r\u001a19\u0019Ŧ5peQX}8Sj1(&e\t2\u0002Ud\u0019\u0015Z\u0013\u000fEcs\u0000GXH<\u001f@$+sjGy.\u000f\u00135א/Dyy&8U\u0001\u0018F\t\u0001\u0003'\u0005|\t\u001a|l\u0016\"\u000eE\u0011K̓\u0016BT3\r\u000f\u0007J+8/}y\"sEN\u0018\nӤ; \fN\u0006ŤEQ\u0014̣06\u0013ل$zT\u0003\u001d\u00071\u00043+W5oF.\u001c!\u001f\u001cu\f\u001d\\R}՜\u0013x\u001f\u0010խ耸\u0011\u0002\u0019\u001c\u000eS\u0014ㅮ!0%\u0003\u0001\u000b\u0018<\n쒸K#E\t\u0017:7c*e>U&N\n8E*lRȢ\u0019\u0011$\u000f\u0014*9\u0000͕E\u00015p\nO\"\fȫ\u0011%@\u0003[`l\u000enO%5R#b\u0017\u000b\u0000-b4\u0000\u001f{\u000bb'\u001e\\\\~\tFq\t4<\u0014\nup\u0006@U\fz&\u001djMD;Ԝv;\f-Xëm\u000b\u0019@wS+\u000f?\b\u000b}nf3V߆?\u0000_-To62_#1\n\u000e\f\u000b@**/ZYbRFN%>(\\:d2\u0011E@,\u000b\u0019\u0000< \u0003C7-lwZ\u000e\u000e1\b2{qIa61e\u0005^6)CP\fk\u0011Mi@lBČi4\u0014.%\u0017)i\u00102Ɲ\u001awo\u000ed\u000f=\u0007\u000fJ\"\u0016$\u0017<2\u0010\u0013P\u0017*rCT@c\u00166t \"\u0002슻*\u0014 NA\u0011#@\u00035Gp~#\u001e1#~ \u0015\"c\u001e\t\u0014%a*<\nԤ\u0000A \f\u000bg\u0003;A^V\u0018@p\u000b\u00112x\u0000i'\u001e/T(,rITBB\u000e\u001d:?0O.p\u0006~\u0000B\u0011“\"\u000bP0.D)¸\bmq1\b \u0016_ǵ\u0019z,0FjhlwH0\u000fX\u0004}+hM9($ɬ)MYHr,T\u0006o7G\u0012ayCZ*\u001e.mpuB\r࿏Tl\u0001Э4B4i\u0014 w`R\"F\u00079+\u000fd]+%E*\nɈX\u0015D\u0011<\"Lm\u000e]-Ҟ.@!N\u0015\u0007|e\u0014t\u0016C\u0013\u0002G\u0010'\\\u001e\\@1G\u0012\u0003,]BT\u0006)\u0013Oe{$g{赑Q-\u001c\u0000\\W\u0004JA [aWB\t\bID!0lP\u001bl(\rPI`b\bi.KZ՗*\fy^JMW\u0013DetP|\u0017\u001f`\u0004/*\nP?`p\ti=.*n\u0012e^\u0012eB\tĉ\u0012ꖤZhHB\u0012yiJ\u0001f\u0015\u0006T:R\u0001[\\+\u0011ł\u001a\u001dڋ.\u001d\b@EcH\u0004,:,6lj\u001cV;l:%\u000b\u000e>#\\Cˋ|\u0000ts^S>}V&/\u0003|L>a\u0003p6\u0003&} W%`*dXR\u0016{,B)Qj\f\u001c!2e\u0015\u001aΤ\u0017ǂ6*\u0015Ng9s'S`Iip8N-h98`\u001fP=f\u001awΟ>\tO}i`y\"LcP.$\u0001Na8$l\u0007\u0014=%\u00032\u001c5HM)Q\\\u0003'3\u001f8\n\u0016[\u000fY'} \u0001:Qtr}R7ER\u0012}ZG;WЫoj.\u0001\u0013+\u0014&UtTo]\u0010پr\u0007J\u0005\u001e\u0005l/\u0019\\\u0002\u001eC\u0006NU\t\u0012\u0010쯵$\bG? H\u0011\u0016\tC/\u0002դSҋfS\u0001\u0003\\\u001c(\u0007*v(+bTQRc\u0004%U\u0003`6\u0019\\\u0011hrUZ˭AL\u001fH,*ص-CL[҇`/`7`\u0002\u001f\u0005`+\u001ct\u0000naOcJ:a\u0014Jݜ)ep\u0003\u0010v,\u0004a\u0012Uk\u000eT\u001eLL']F\u0017_\t_\u0010t\u000e\u0017(}\u000bgNw[ԙ@L\u0003t#>c\u0010*.{E.|[?+\u001dl\u0016\u0019\u0006\u0017!_Qu\"t\u001f\u0013ץ\n\u0005N\n.]]:d].=\u001e\\\u0010tN\u001dty(M\u001d@\r\u0007j[}\u0012Z&Q]\u0006Ѯ^]ȡ]O@NvuAnr]\u0007U]2]ӮӮT\u0000y\u0000:\u0004\u0003ȴﭹ\u001f\u0018C֥g\u0000\u0010S.D_:\n\u0001XL?Q]\nv[ κ\u0013r\u001f1\u0003uWNR\u0015gw=]xQ2]ă]ymK0u\u0014¿r\u001a/\u0007NK'#-\u0016o*$9O$P&\nW?avNؗ'6~|*潶3t]6}\u0004(mZ\u0002$hb)R녅&&8R\u0014ZKJMȄ|\n{q޵\u001f!Rc\u00148f\u001d\u0014/ϊ\\\u0000'l\u001c{-FdO9\u0007g\u001eXa{\np\u0019&\u0013\\aҋLVu.1{Ԉ!\n\n\tG1ZY=5z}714KF\u001f\u0006:b\u0005\u0005*\u000fX\u00173lLS&p\u0012Q\u0010[G\u000egsy渷仗Kͽ1af3)\u0018ș\\\u001a2[L0։22\r\u0007\u0007\u0001ʋ?4jӒ\u0012wPK.L%A;f\u001eCf\u0013ä򝷭B\u00173yl^\u0016I\u000eX8\u00068\u0011\n}q~ %n#XxEM\u000eQ\u001f\u0015`\u0000\u001f,O\t\u0004:\u0011F\u001939I@\u0018\f#\u0012\u001aa!--\u0015\u000fQC<-===s:\u0005zNm\"-}Vڙ<>*%Q\u001aŸ? E\u0015q\r/rE'P\fK\n]h؊C\t\rʉ~HF \u0012\u000fg-\u001fj\u0000(Uyd\tYUF|T\u0007Ɏ)M\u001bq>\u0012\u0015\u00125yc\u001aJK\u001dȢWYVYے\b[`\u0015.z\u0017%\u00016\u001cq$Q-\u0003O.T\u0000(\u0007\"$+QoЈqU,\u0013v(f\u0002\u0005hDDC#Z@\u0011\u0005F\u00026$\u000b\u00133X\u000fL\f'jx3\u0006^q\u001e\t\u0007搚\u001b)/Ѡ\u0003:\b\u0015\u0001Q\u0000fSfU؆C\u0019<\u000ez2Z\u0001R\u0007\u00008/M̙.Dm\u000bC)\u001a\u0010W\by\u000e2ۅ*T\fZ\u0015\"KddJ\u0011Q!9\u000fCɵ@\u0014I\u0012\n%\u0007'?7?A@\u000f#H\u0012J\u0012\f\n!50Ae^2c_\b&\u0016S^rJR\bogGOHp\u0016\u000e4.0\u000e?p\u000e\b\u001dB:ͥ\n\u0002kUњ\u0000\u0016%\u001ejtP\u0011\u0011\u0001\u0004b bw (+PfTl\u0005i \u0012L-Bkd8c]ͬǺK%,τ~4;wLdf\u001eY\b0S!ԗ$t\u0017Bkt\u0000\u000b)u7P+Vx|\u0010\u0000\u0003\u0015_sDN\u0014^SJ0R\u001ag\u0000u:$TBe*\u0015TN\u0012Ռ\u0002@͂\u0005\u000e\u001f`hO)\u000b.\u0015~X DZ6-K\tl`=V\u0005\u001fLV$\u0000\u0012\u0016{˗H'3ƴ\f\bs~\u000f\u000fszP̮W(f׬52\f\u0004aIa\\կFXCg\u0013g2\u001f$Iu\u000bQrUb@ZN\u001fXld\u001d\u00001Am\u001e\u0016\u001b1e)MҠptL$4\u0005h\u001cp\f\n5\u0012i'iڮ,\b6\u000b ?*pV}1֛dvF `l\nWP|;槡j(m\u0005D.\u001bU\n\u0007H\u0001Q\u001e\u0007*\u0004\u0003PF\u0018%8\u0016l<$42\u0007\u0013kV+֫EX\u0016{!~JXV^UGX#\u000bkDx\u0007L\u001asťc\t\u0019\u0011k,PQ\u0018\u001b\u0007`\u001eX#\"G8#\"&\rR1\u0013\u000fĐ8\\\u0006>\u0006uc4z\u001b\u001f`A(oѢb?SS\u0001\u0010OEd\"7\u00140aRX`4\u000bd\f1b'\u0006%\u000e\\\u000f|\u001e=\fv,\u000f\u0002ԙ.a!A+GX\"P;%U\u0019\u0004\u0000p\u001cGC\b\r@Mb\u0015p\"Y8E6sT悕j比KFHbhofdLQ\n\r`\u0017H@\u0004R,\u001fԣuɬ\b&ɏ\u000f8XSIc'\u0006 GG\\RѶ\u0019@\r%Q\"*XF_vq}\u001f@\u001d12sRP\u0011\u0001u3D@H)q\u0010lQ\u0000`!bq\u0001ȧyrb9\f\"(m9^\u0010RI\u0016\b:\u0000\u0004M\u00004}Q1a\\\u0018}l\u0001fٮ\u0012T\u000blge\\\u001c\u0014Jk\n;aLi\u0018\u0000^&\t\u0004\u0015qGꢚ\nJ\n\u000fԡ\u001b+\u0018\u000e,\u0014򹖈@\u0014Z\u001c&/z\u0014\u0000\u001b+9!`\u0011\u0018X=\u0013>ŀWvb.]X\u0004\u000f:EE\u000bGəJ5FJx$v=\u0016\u0000;Z\u001dm״(#6\u001f+r\u0006\u0019{\u001c~_SG~oy?@\u0018\u00190J~?`\u001f`/`+`}>9\tb\u0011z\"\u0015\b1R\u0010b^\u0001Rͭf@\u0016\u0007\u0017\u001d\u0015Qt\u000ex\u0012P/K?N\u0010/t ^\"^u~\u0015\u0015/,>ǥn\u00105?/X\u0007\u000f\u0005\u000eO\u001a|`])S*^FT>D\u0000\b3X\u00108=+\bEh\u000b~x2\u0001\u0013\u0001cˏ\u001b T\u0001\u0015f07<\u0006\n)rwD\u0002\u0005r50?!Kh\u0002XP\u0004G\"\u000e!W`qe.%N\u0006\u000b\u0006\u0019\r!;M\u0012V\u0016F\"8\t4oң\u0005Mo.@FaQk\u0018<0Rgd8?P\bʶ`\u0012\u0005\"S\"\u001c\u0014%\u0016as>D\u0004y1+mb\u001a\u0005\b 0tO\u0014\rY\u0014\reL\u000f\u0011XA@ʈ*y:\u00127:#\u001d\u0002\u0002\u0014a˓\ry\u0019\\}**&j\u001fDԞڝ)G(mܮR@J0\f\u001dŨ\u0014\f\u0011d:~DCN7R1\u0012ZN%\u0015&Z\f^`-\u001dOr$UisTi\u0005\u0001\u000b)\u00182Q6\u0018\u001d\\o\u000f\u0000\tٴ\u0007$qԈ`8\u001a#\u0004\u0002a\u0002\u00135\"\u0001J̈V\f\u0010\u001em\u001ehD\u0017Fp)\r\u000e\u001cJ_z\u0004c&q$\u0014Ĭ+aƎ\u0018NYdH*\u001f(T\u0004n!^mHL7\"V\u0015\bX\u0010i\u0001JtVx\u0005H[\f\u00064!J\t\u0017'pcJ\u0001a\u001d\u000f0R,\u0007\fެHJ\u001b򚐥Ī\u0012\u0002flG\u0003Fo\u0016+c\"4\u0016\u0007a\f\u0016pa\u0000F$e\u001bw\u001d\u0004?\u0003\u0001Äl%b\u0004JN@ڐxL\u0005d-\bޠȩչGђM\u001e2I\u0018Z/\u0010Ct\u000fffcUY\u0011`\u0002e\u0019ǯq\u0001MR\r\u0011N\u0017X\u0006E@ŜAt8zH\u0004\rSQY^_tyM\u0006S(,W`fȪBbwЈi\f#\f\bt\u001a\u0002h*>o;q\u001e7z0\u0014\u0000o\u0007PZ\u0001\u0019\u000f\f(Y\u0003vQ(\u0005\u001d\u001ai4Gqi\u0003?ɳ\nuh1P+\u0011\u0007\u000b\u0013\u000f,$\rC\u0018]?C~\u001e\u0013}\u0004\\\u0002EŪV&F\u0010H\u0000!R\\Wisֺ+\u0000\t<@\u001eU\"h \u0015A&\u0019V\nY%Mx~\u0000mhl\u0000L2W\u001c+\u0010HiҲuSC\u0000vfh:5y\u001d:\u0016\u0002>{T/d@\r$\u0007=8\u001d~#\u001c^Y^\tYU2|\u0018#\u0018;z8ӎ^G\u0003\u000072\u00122\t2z;tF\u001fc;g|2<\u0019}蜌MFII&1p]5>ϳ\u0006ϋZg&K\u00187b\n'@A`\u001b\u00043frWfoDKx\u001a%)2\u0011Q$^nӇP$OCH\u0015|s\u001e-77\u0007i\u0006y\u0004\u000e^n6Aa\u0015\u0004jaw؋\u0007N\u0015}ܴ]Ǟ-/2&tBjs\u0000=. ̜\u001c\u000e5_ܕt\u00160\n\u0014p\"\u0013\u0004s~`e\u0016\u0004JI!6\u000b+|\"\u0017\fT/LhP2\fg\tYlK\u001f\u001e./^\n\u0006:Y\u0017(M‘\u0002\u001b\u001bBd6C3r?@+@D\u0018ȠVԆ\u0013ɩ+1IcQ(|\u0013\u0015R=\u0000q\t\u0002&\u000e\u000e\u0003\r\r\u0010\u0007D<%D\u0019\u0019\u0013)!E\\qI\u001b\u0018~x.-B9\u000bN\u001dr@L,7oo\"Ja'4B>/fs\u0018,cN$4\u0007\u0004BLr\u0000\r\u0003*\u001e.seAP\u0003\u001et%R'Q\u0016j\u000ff\u001f\u000e\f\u0000\u0015P\u0012QwNQy؂8V8*\nI\t.ʳ84%TVlE[R\u001b؅r\u0013N\u000f\u0010\f\u0018\u0017vbyxDM|*`ZZZY4m\u001bH\u001ej\u0002*\u0004pԸXiMP\"\"2GX\u0013\u001bcٹMV_F\u0012\u000f^\u001c\u0016`7vi3P\u0017h_\u001c\u0013NӾS\u00166O:Y\u001b2J 1\u001f\f\u0003VBg* wkh\\u{X\u00114@Q|x\u0011B\u0019A\u0018g\u001fs\u000eiL\u0001DF\u0012\u0012G<`b\r@O\t\u0010,\"o\u0003\b4|2\u000b-4s̠g\u0014L-)\u001e;*/bpGH2\n2\u0012v)rF\u001cE,Xj\u0006]D~\u0018-\u00119!X\u001b.WS\u0006sf\u0006 \u0012\u0005)hV\r\u0001t\u0006hYВav\u001e3⦙\u0011m\u0014\u0010\u0000\u0002]\u0015&b\u0012 \u00063A\\^6jߊ\u00068(G#\u001bLF*Ő埣k19΀cN04h^)5p~XB\u000e\u0001zN\u0015l.Ln+V:@TȓRG\r]=\u0013\ra\u000bVb1/B-#\u0002^G\u00012؀\b\u000fj5A\u0005\u000ez\u001dTq&\n?0\u0018rZyH\u0013 \u0019l4\u0014rT\u001f(\u0007\n\n\njZ5\u00152\u0015S;\u0002n*9tBb*BԘS\u001cq\u0001V!!Y`\u0002\u001e\u0012t$\u001e\u0001v/'u{?h~T9\u0003$28\u000fIu\u001b}b^\u0011tcAr<;<㆗n\u0013ATATDRQ\\SXK\u0014\u000f\u0000\u0006(X\u0006@i\u0016 bؾ\u0005\fEQ\"\u0007.*i$N\na0Je\u0004`ς\f,\u0003\u0011\u001bGJ*GHqƬFOT\u0012\u0006\u0007\frB\u0011+b/b1\u0014;~\u0000r8$2'IjYD\u0000\u0011K0#֡:-\u000brwu4\u001aW\u0006ws:nw#1T\u0016\u0018\u001cށL\u0006?9h6\u0006y$ɕ*Nj4)\u0014L#\bԃ\u000741d{\u0010\u0012.KcXawh\u00019(\u0004Ю\u00059\u0011\u001aZ}F5^MY$B\u0016$Ɛ6*\u001b\u000e\u001e|\u0019\u0005!H\u001f\u001ab>\u001a\u0003\u0005\\f\u001d\u0002a\u0004\f\u0018R=R\u001fT\u0004\u001e>H:8qFMJ;PHLl\u000b\u0012\u0000(h(L\u0017\u0013\u000ejYw\u0014)\u001c\u001d_y+\u001bҊ+R\nE>B\nL\u0012N6N1q\u0013\u001dEB\u000b1|a\u0010\rn\r,ns}\u001e\u0000I„P\u0001ٔ 0b\u0011\rH^\u0012:\u00035d/\u0013zu\u0014\u0000\u0016ד)0v4/H\u00182\"\"MOi:Y\\\u001aܨ:/ť\u001d\u0018Q(+\u0007\nd\u0007g2qI0zT@\f\b\u0001\u0014aíPIF/H\u0015O̽L~\u0000X/Ņ:1V\u0013@YD`mpyNyHގI?\fL\n\u0012ULQ\u0018\u0012n\u0002&u4\tf\u0004_&(RBN\fм2Y\u0001RˣT,\n\u0011l\\l3b\nba\ry9\u0019a˷9ּ\u0011Tܑ\b\u0005Ө\u000f\u0000Ȗ1$\fyx>\u0019j-\u0012ٸ\u0006\u0011H\u001cF\u0018X\f\ttS6>o5\u001f`1V1\u0007~8\"CIx\f$֣1+\u001fcp\u0003\u0004b$QHQ\u0019FK\u000fzMk\u0002KzT-\u0006*\u0013\u0001l`Yk\u0002\u0011\u0019m\u0017\u0004'OQ\u001fE8^hZ\u0019f5獗R#^%?IuX\u001fH\nŨsM(Nw\bjEX\u0011^u**\u0018\u0007\u001cƫ4#ń!\u0016D2\u0000:*\u000b\u001c`\u0013JR\u0001eGTѭP\u0001Y.Z\u0007UۥJa\u0003\u000b\u0016u\u0007 M\u0011r越El8;+pX/4R/\u0002kP&\u0019}\f_ukq\u0003+G%(s\r͉}Gۖ3tg0[>VI\t\u0017m6\u000e*I\u0003RGe)NjO5ڵ^Dsg8֟\u0013odb\u000f\u0019a}K`YO\u0019g\u0006\u001eT\nIRzrǦT@\u0014Cv۲t*;X*\u001bI\u0015HǧzTN\u0013@SZ\u0003O Fի\u001fQUO3WL+ZE\u000b,6\u0003̘\u001fP\u000b$D+Mȹ\u0006k\u00163a\u0002զ(\u001fO,0Xb~Nf\u0000IA:}YNQN\u001b\u000eӿ\u001c>\u0018O1PX\u0018\u0010\u001c\u001bZ\u0017=\b\r8!\u001fNb>ێ2:4`uKnrVQ<:Ȧғ_'Uȼ*=\u000bLϱ1^N\b'pfl\u001f\u0000DmJD\u0003q:\u0007C݈\"z\f>\u0011!\u0011=D\"DɈD0U'hRG۔9\u0000]\rQ*\u0013:\u001eS9|El]\rdP\u0007P\t\u001c8NrWy\tz-jHFɶ\u0000\u001bCc$!\u0012V\u001cXC\u0019\u000e\u00074B_\u001a\b1B\u001fB\u0016\u0017ЧHЏ$y7<\u0014.\u000f=\u0002IβO1n\u000f\u0001bץN!F.v\u0010%ef'|RX\u0000ʒbn\u0010\u0015\u0002.\u001b\u0006dQ\u0004xs\u0017\u0005};A\b\u0017\u0004K@\u001d5 p\u0011ˌ}\u0004*N\u0013L\u0011g\u001f\u0012ɒ\u0000\u00122~\u0000\u0006n\u001a\u001bu\u0019k@\u001d\u0001O\u000f/*{\u001b@R¦ Xڴe=ۂN%KG ;5 \u0001\f6I0XK,\u0012X2.0Pmb.\u000fx4\u000b7$4X\u0011\u00112fRC0iXk\u0006\u0002oY `E\u0002-I\u0018XEdT*VW;k>5\u0002xbx?\u0000`\u0018[\u0005xd>O_|\u000f 2\u0003\u0002QL|CptO\f=FD;Q\u001c=|\u0015}\u001a#AB:gZЉ%-]\u001ef\u0003\u001e#kXt1\u001496\u0014m\nB\u0012Y\u000e1D_ty\u0000>f)\u001cJˉܐu!\\ iY-`\u001a\u000bJj\u0001\u0002\rM\u0015Z\nUTR\u0010\u0007f˩\u0012׸F\u00118F\u000eKҏ \u000beIHS\u0014\u000f[#JL\t\u0013m>9'_KGmq4mq\u0018\u0000ې(K|*B܀e\u0016XVآ\u0015x\n*\u0010%֫xI \u000bR\"I\u0014ڎ1\u0000A \rD\u001f\u0018YDI|b脡ӼER׎@Ș\u0019l\u0017: E~GZո\u0017\u00118XH\u0010IV .\u0005B\u0005#t-D$\u00037Dp-HϿ$r\u0012R=Zjs p}>$f2#=|>+5o'\tOzD*\u000fhFI\u0014?ԂM\u0004hq1M[\u001aQ\u001c)=\u0013&B\\RPAzfl\u0012=SC\u001d5ziG~3O-4gBB\u001f`9%Ԛ*\tG|QEPb\u0014\u001cp\u0001\u001e(K\\*^CB\u0013p`3*|\u0014!\r\u0007T+2=As\u000e6l\u0001BbHokN`(c\u0005\u00174\u0013^(ļ\u0002\u00005I\u000b\r\u0000SbC\u0007B\u001c`۽,X{9נĨ\b\u00163\rFŦ]vX\u0003טh\u0013\u0017p+R2R6tR޴L\u0014.\u0007h@O=jIoDTL룝\u001faV9$\u000ej??)e*\u001fR\u0000k\u0000*AFF2)B\u0017|t\u0003d]o )\u0014ٞ9$B6\u001d<\u0013ŒppPkȨTӕA*\u001f\u001a\u0017N\u0007%{zW\u000b:m~ ڄ\u001f(\u000eUS\u001fC\u0005=ۇ5\tM_\u001fGe@\u000bأfip\u0000\bI)r\u0018\u0015\u0010\u0014\"V\u001e\u0003iA\u0019шD\u0014% Z%h\u0015VlCd\u0004&P\u0004uEz{pW\u0005ͤt},\u0019l'\u0019\u001f5\t\u001e\u000f -l\u000f$L\u001d\u0000AivO`\nXŚ\u001b\u0006xĬ\u0015y\u0006`\u0015\u0011|03*Fh!|ѯI9o\t63g\u000f\fĈ\f\u0005~5<(8Ʋ\u0000c\u0018Z7X2Eh\u0010XTjOЩAJ\u00075|\u0006Ѯ\u0004)Mc\u0010\u0016.+[oEY\u0003n\u000br\u001c<\t\u001aH\"R(D\u001aU62\u001f!}j\u0018}J<\\\u001e\u001bM*!k*IP!<\fBh\u0019$f\n\u0005\u001fhp\u001c6]0p\n2\u0003\fn’1s\u0019Kr[zi\u001dvQ\u001cD\n\tQU\u001a8`pCHB\u0018P.\ti\u001cI\u0003t)(D%k\u00113:\u0013\u0005\u0010ͷmM\u001f\u001at\n\u0017ir\n(_\"\u0018D[Pk0AM:\u0002iI\u000e\f\u0004boB\bb\u001b\b5zǮvW1@@):\u0010\u0007\u0017<6\u001d+\u0016\b>UlBR\u000el(\r[X$\u001e\u0011\"qb\r\\\b\u0006\u0018\t'9vP7^\u0000\u0013\u000eB\u0017Jt(GDtܫ;AP\u0002~jE-ldi\u0016t\b0݅\u001b~/@=2Vhl˹\u0017B,;\\!1\u0004#+(R\u0000\u0013'\u0015e\u0012|ޟhܠ5\"@1\nL\u001d\u0003(Wa: m)\u0007\u00034@6Eopl6w`lU\u0018\u001c\u0007$0\u0019T@\u000e\u0002(\u0012\u001bN>Z1m%\u0005@)04h\u0018\u001ceйx\u0019:\u0006\u0017@\u000e\u001f%m\u0011Ez\u0000Ez\u0001fp2#n^\f\u001eS\u001a\fu\u0018 \u0000e0** \u0018A\u0004wGpP@KH\u001eO<{蔜$\u00165.\u0007\u0018\u0003f\n!`S|[y\t\u0015B\u000btZ\u001e\u0004l\\\tIP\u000fAma±\u0017>\u001d喹4%M\u001aD:/ƪBD\u0002j_a\u0011#4`F\u0017]\u0006c\u001bG\u001cM;\u0013W?\u0013\u001c\u0014q\"ǩ0٪]#Z-\u0006Lf2\\/eItJI\n8U@YJdظ|Nф\u001c0CD<\u001d\u0011c\u001c/\u000eT\t\"W\"-[$hfRy\u0001\n߷0]AxGݙ=t\u001a\u000bAhk޼\u0011\tA\u001f\u0003\u001aLJGK\"V\u001f\u00141A%t6D@\u0011\u0010v[q\u0011FRjH*AB\u0006\u0003\u000b\u0000Lz2(&Dԉ\u0001UX\u0014Ŷv\u0004i+\t\u0014z\t\u0010EA\u001fpV\u001aeK\u0003SUbG\u001fń<,\u00009W\u0000\bOb0P\u0006\u0007U\f[}>\u0011i\u0016\u001eɼm!n\u0004\u001b\u0000\u0002\b\u00014\u0019\u0013U:\u0007&\u0014g)K\u001dr\u0000jlP*\u00010\u000e\u001bY2Y\u0002԰V'n«\u0005\u00122K#!Y^#\u0003&\f\u000bRm \u000ehf\u0016&ֶ\nŭ]ZH=]{\u001f\u0000\u0018X\u0002~%N!,+7/\rG\"&CO|wl\\\u0003\u0000{)x\u001cg%!\u000b0r\nN\fqFL\u0001t\u0007|6۰贾LZZIZ_$'y8zh}\"e)G?2w\u001aw?@\u0016\u0004&k8\u0004!cS{B!ei\u0006xś\u0010\u0003zƤzƇT'\u0007Z\u001aI\u0015rzQ=~\u0010Շ\u0012'(P\f*\u0007Rz\u0002+H}z`M\u0007\u001bH~ ~u.%\u0018T\u0013+rsu}\"\u0003\u0007\u0003\u0002uGz\u0010 zS\u0016A=^BP\u001apw\u0007S\u0003\u001b\u0003m\u001f8`N\u0004\u000fQP\u0007'\r:6_L=\u0001Zg$hkDu\u000b\u0000G\"N\u0010&-؃2jsq:\u000f$(]\u0012O3mz+azB\na#^L-W)\u001ec{%cz\u000b\u0000\u0002Kb50=\u0019/Lu\u0005k:mz\u000fMzЦ\u0001ݚʼn\u0013\u0002\u0001#&P41:U)r^KpH/XҪY\u0006\u001dƊUĐl!.w\"=&I$/N$Y#\\V\u0004+b/Q{\u0014\n\u00134'#\u000fKXoaܩс\u0001\u0018\u0006I~?05(C`\u0011\\x\u0011ZJT\u0010\u000b\u0002`\u0007\u001c=+G>ѣ\f\u001c1t+ѣ\u0010gT3fi2z5\u0007@2z\u0001\u0000c+,\u0017١\f`d\\#Y\u0000(kC\u0003B\u0018[$\u0003\u0004@%ʋ4DKѷh)hEO:\u0011(\bǔ\u0013r ȑð\u001dQZ\u0006\u0003ȽꚐunM5D΋\u0002L\"vwZ褳IͫFL\f05\f\u00157\u0016\\e`Y`'\u0018ao\u0018h\u001f+g)i\\W7\u000fgG\u000e'/dm2jQkUf:\u0002u(\u0004wÌ\u0013\u0017\u0014pP9\u000f-'\u0019\u0003$sث\u0012ޥ\u0002\u001b\u0012\\As\u001b\u0016j/d5\fT\tEo}\u0002kep\u0000h,\u000fJuV3\"-i\u001f\rXإ\u00008r]N\u0017d>/@ܧ1\fv~\u001c\u0019Oa0;1y4DԼԇ1\u0017bp`\u0010\u000bH\u0007IB^~0ĎFC$\u000ev\u000brY0˂+;#7عTU\u000byϣ\u0014:\u001eoiG\be@6_2\u0003O\u0002\f\fJ>\u0004xA\u0018J`%\u000flZ\u0015\u0000i\u001c2$k\u0017>=\u0002y!:B%+q\u000e-\u0000\u0000C\u0018HF\u001eŀQi\u0002$BJb¼}^\u0006}\u0019޾CC(m\u001f<\u001a\u0019,\u000b\t>t\u001c\u001cpx@=\u0005t+L.\u0013\u0001K\f:ԁ\u000f\u001aMD|2&B\u0013Bi}Sg\u0001\u000f04D\u0015f\u001f\u0000\u0010MƊ\u000e0u5W\f)\u0012{K\ti\u0006!a\u0010\u0001\u0012(_'VD動!I\u0018\u0001\u0000\u0011Q#}p1H,M\u000fXQ2\u000f1hVmJ;?\u001e\u0000OQWlktM\u000fP\u0013\u000e\u0011WGRx&\tͱ瘑&\u0003\u0007\u0018\u000bNG\u0010zHE\u0018[S4z7AtT(D`mDeQms?Z@q(v\u0013\u00188(\u000bfP\u0002\u0017iIC:#+$r3\u0013gÃ\u000e\u0010V'Ad^-i!r\u0011\u0007\u0011r&{Ѻ؍9byKbib\u0016%r\u0004\u0019%\u0001{\u0010?2)ZA\b\u0015GqN\u001f%&\u0004\u0014\\îJX*\u0004l\u0007`IЏ+\u001e1\u0019\u0006]0\u00112\u0004\u0006#\u0018?\u0000RA.\u000f\u0000*\u0013\u0001:<&?\trÿrP\u0014\u0011\u001bmNWBђY\u001aSHc\u001c\t8QI-0˻\u000fS\u0006K\u0016#d\u0015\f\u0012~\u000e\u0016\u0015-\t\u0010n\bto`X\t *\u0010ln8¢cu()*\\'T|~\u0001 t\u0016Xi\u0004\u0007\u0012H@UH@%\u0005\u0019%OK\u0004\u0011YIOQr@F\u0001\u0018/vS\n{M8? Z>\tc\u00067\u0000\u001eCl\u0018LURPP`\u0016R\n$ \u0012c4SX3\u0016\u000e)\u0005hՃXU4\u000f\u0003\t~d+`>Vޖo/\u001a\u0012lZݯAi\u001csY?F4\b\u000e \u0012\u001bh1Y}\u0004KG#?@\"\u000e\u0013Us/$z\u001cD&\f\u0005|U\u0018\n:X33.L\u00154L,-VQGm恲@.\u0003p2`\u0003z̊u|QcٰƤ#<\f\u001e\u001bx\u0000\u0002eo\u0010\u001bh:?@QVSVCo6aA%>.xׅ\rIpNkaˇ\u0011:\u001d׀IVjhD\u0016u\u0013JPr~*\":\u000e\u001fX9 cqƣ42Gda\u001a*0)#Hɗg\u0012\r/㳆Y\rg9pt\u0011`f0\u001a\f2g\u0019J2p\rF]\u0012kJ\u0015O\u0004U\b@8\u001dP\u0003\u0010fNȊ4O\u000e\rCj\u0006Lm+#\u001f\u0003@b\u0007u̷ԓ\u001fP\u0017p%\bz\u001a\u0004.I׀4niC\b6a\u001ce^u\r(\u0007G6X\u0005\u000f_@Q\"A\\\u001fEg\u000fh7\n;Ќ\t\u0016sǘL.+>\u001c\u0012\t'C]:\u0018\u0006M\t\u0018\u001aG\\R\u001d=\rL?LY\u0005T6[\u0003Eut*k}\u0012n\\8Ҩp\u001a\bZGisCCP\u000fLl\u00104B\u0012ub\u0004)\u001dh\u0012q5s\u0013m&MPv+)P-$k\\:A\u001fɰbu\"l\u00016T^e\u0018\u001c~j\u001b\u0013\u0003ҴT\t_٪ѭ2ɰ\u000b\u00059I3\u001aoUعYu\u001b c\u0003cX\u0000O;\u0014aA\b\nNDqK|\u000f\u00077D\u0005\u0013\u0017ggj`a︬O7!\u0014\b{\rfEW\u001bw{޸޴SJ\u001f3\u0016F+1}x\u001a\u0004C\f\u0004\u001c\u0014\t6rx\u0014x\u0011A\u0019q@*fn\u0013܁m}+\u001e󽧯\u000b}zѧ\u0001\u0012>޲ͧgH\u0017Po+<9N/7;}e\u0015uܞ\"֋6~r$EEj{NTP;\u0004\u0002Զ'~e\"j\u0007<դc%]@pE\u001cJ]z(蒔\u001e۔^2kJ/҇^Tz\u001c*\u0007\u0000T\u0000*=)<>M-\u000fJ5M?\u001b[\u0002N!{!NT\r\u0004\u0005z҉[\u000f\u0004\u001aV }\u0016,\u0010\"6=a\u0012C6\u000f\n\u0000k\u0007\u0019{A҇\f(\u001dI/OLJ&!IϢXғw8\u001a\n\u0004\u0016t˃Rkմw\u0015^tv\u0001\u0002\u0006\nܣd!^QɐY~\u0010\u001atA#E\t*\u0010s\u0018^9\f\u001f\u000bmA\u0003>A\u0003o|\u0004ps\u0007pUgd?0!\u0004_\u0013,aY\u0011-úW{qWcM\n\u00134Q#\u001b(\u0012=\u001cp\u001c\u000499(<\u0004+2o|\u0019T_Š)Ƿ\u0012Ab\u0019n\u0015U\u001e\r\rH\u0000ǒr\u0012\r=>\u0019dC\u0006Ta?\u000e?\u0014\u0012@E]4'\"\"cDg-$fAV\u001fzAIurzjQ)-\u0011\u0000!06¢\u00179\u0012\u0006Υn\u0013G*v\u0000$ \u0017ΩR\u0003ɥ\u001eBL=;w%J8J,P{మؚ\u0011ud5d\u001cu\u001aJfF\u0004\u0007\u0018\u0000r!Ȳ&E\u0019\u0006\\I$1\u0003\u001c\u0002㝞\u0000{NjQU+0)q\u0018v\\wI$3\u0016Ё\u0010@\u0016D;=>|_-\u0014DRc\u0004\u001cScG\u001f@\u0010z\u0003OD.ꜳ,\u001c(U4hb4$.\u0002iVKt︊\u001f\u0007\u001aph\"k2E\u0007\u0000x5&o\u00155B\u0011L$>\u0018TU\u001eŨt$ДO6$\r9O\\C?jF\u0000\u0013?4}t.iݡ_i_uW\u0013l\u001fj؅\u0001\b'\u0013 \u0018\u001bPH\u001e\u001aM[`x)|2\u0011\"65\u000b3SDb\f'.15t\u00183jZH\u0019r\\\u0016K*\u0012H&$&\u0018ݑu\u001eYTq\u001f,KN\u000fh3\u0015$.󽬉\u000f8%BXk\thP\f6ۢqPD;N\u0015E\u000b\u0015\u0004\u0004\u001fcǒFrr\rc\u0011G&\f\u001fAJ6\u0000\u0004i\u000fHX\u0004KZ @\\)B*7aԖ[ZW'V~oY9\u0018ӜDxi^P'\bj\u0001\n3Zx2-\u0001H']\u0017/}\u001c$Q'\\KRDepX\u0012\u00155$ɄԊXW\u001bӁ+֯q.G\n5g~D\u00139nx^\u001d\u000bpjA\u001d0XTVbAiB Fx=L\u0018\u0015aᵁ\"PlV̗\n\u001f\u001ee)\u0003\u000fe+\u0003\u000fe\u001d\u0002\u000feױC\u0014Xp\u0017E\u000e&l]\u0007h\u0013pS9\u0016u&#\u000f\bNG\u0019>832ڐjZ}p;\"h8\r\u000e'4Y\u0017m\br\u0019|CY\u0015\bKj!\u0003ԾԶ\u0012xf@\u0005̅ܘoXumaЖ\r>\t!c|p@(r\u001bxR\u00154w2P\u0010FE\u0018V\u0006b\u0011\u0019\u000fh2gd\f,|x\u0006k\u0001t|鼲y]\u0006wF\u001d[\u0003r'\u000fR{\u0019|\u001b\u001bj\u0012T\\I^?\u000b+9p$$\bŘ\u0013\u0012H\u001b\u001c∆\u000f\u001eT@\t:\u0010\u0012>mRF)A\u0001\"QV\"@\u0006D[\u000f\\2e@ˀ&į\u0001\u0016W\u001841M|\u001c\u0000Dd+Y\u0013ACyt{#;\"ZSv\u00028\u0003:8\u0006\u0005I5g\u0004\u001fpY\u0000Mz4\u001dz2qvb&xёJ\u0014JFK` JwȐ\u00060$Q6@\u0012:D0rd6\u0003.K\u000b*?\u0005ۧ!\u0005ƿ&*\u001aj\u0005\u0007\rjT9PFk\u001de#(MP\u0000\u0010k\n\u0015f,θ p̒H\u0004w@c\u0011|:\u001f\u0010mnQuBŊSz\u0016Ijlt\nh{fW\u0018\u0017\u0018OAEzm\u0006j\u0016\fbc8XBB\u00170\u0017|~@97\u0015ܦ!u\u0012\u0006H)\u0012D#T-\u0014\u0018Hˍu\u000ebpBh'E\u0018zX8\"jQ\u0014F2\f=BfJN\"?1|c.5\u0004\u0005\u001evhv27 B\u0017\bWE1!ʉiL|(1[\r\u0007i5\bM5N]\u001a28<~\u0016&$vqD<\u0018$(\u000bW*\u0001ńۨ\"\rL[ɼpLN^\u0014\u0013Q\u0011&\u0004\rb\u00125AIS\u0015:\u0016?\u0010T\"\u0001pR0F8\t!\u000e^\u0013͉\u0003J!T\u000f\u0016YpS/ L`!,OB)h.+T\u001a&4\u001fh\u001cIyT\u0015r셅r\u0016\"36\u00100H\u001cm>H\u001c$Vrd^\r#7(\u0013\u000en|%$+$\ba\u0004UP\u0007\u0010<^$+l$.MLTY4\u0002Y\u0019K\u0014\u001aa\u0014zYLTiSgdD_&.\u0012q5\ntB\u001e\u00007$\u0001\u0000E9\t3 \u0006\u0012RZH#ȋˆ\u0000E:\u000f+&_Y#QxRׄ^ʋAtʊyLeD\u000eK#KtTɚ7? Z\u0019/fJe`\u0002Q`F\u001b\u0004rX\u0000.XCJu7i#YFbJ7\t[^RR(\u001aaVti+qKh\u001fM6],\u0000\u0002#\u0001؀7im\nU\u0001\u000bMNG6&h\u000bQ\r\u001c^S˒TȰR[;\u0015yNdrFLEu\u0018a\u000eθӘE|z|*D\u0017g))ӇzH{p:\u0003\u001b\u000eǜ((򥝑c@\u0003a\u0005\u0016(&j\u001c\u0012V`\u0014]\u000fM]w5\u0003eR:/z6bC\u0010 6\u0001Y1\u0004\u0016P\\\b \u001aN\r\tLq\u0012\u0012}\u0014K\u0000,PNDXV\"ՉMj\u0002\f\u001f``UZQuB\u0003.$-j,葽%H1\u0006JR\u0012k\u0002\u0015~@RrC$N\t\u0001D\u001d\u0004h쬼ӧaeI\u0018E'-\bPm7O\u001a(2\f+\u0012o\t,\n~c\r[j%dΫ@\r\u0013t=BDjS&EEQt)N?@\u0016X\u0001/—PfEOź.:T\\\u0003]Gجi%\u0015lΚx\u0006\u0010^I\u0001S&\u0014<\fƑx?n.\u001bF\u001a聈\u0016\u0000IL3V\u0007\u0014\r\u0015*\u0013B<\\e\u001c\u001fjC@t9ދ֟*hC\u0003A5\u0002\u0011$A`?0\u0015\n9$S\u0012\u0000L`\f\u0001\tZ\u0016sFx~67a&5e=^@YFN\u000b:&g\u001c_zOeZ=km\u001e1Woa_`(3:\u0016\u001fG0H`\u0004\u000f\u00065\b-Gm\u0003ODS;z2\u000e4̦[\u0007WV+I=\n\u0011+E\u001f\rB_TK),\r@-)SҔz4RJ}ڤ\u001e IFW>lS_c\t\u001e-CKMTG}'\u0002(\u000e+\u0004M~,V\u0015B\\FH1<\u0001\u0000:N/N_\u0001NI\u0003\u0000N/\u0011?\t\f\bCK::\r\t^vC_]ӟ^I$Iz\\4J;}`\u0011\u001cg\u001b\"v\tZzj@ŤK&i\r5=dӋ\u000f6\u000f?a\u0016azP0=e0b5~V\u0015LN\n/?sebc\\H\"|\fD.OIrR~l\u000fY-^^o,~9u\u0012/E\"kuIo(\u0000=OHS\u000f\u001b\u0019\u000f\u0004\\{Bv/(\u0007\b>)Z\t߳@0s:}Rf;AE\u001cT8Myr\u001c\u0014tQ)K\u0000\u000f^9x\u0013ef2\u0018H<\u0007I;/\u0000\u0001|\u0012Q_\u001a/ᨗ_0/o^\\.ECr]#v`1XVo<)\u0017;6K\u0016ʼn\\nv\\Krc\u001b?P|]\u0014\u001bUBr\u00044йJAP\u0002a$ٌC(\u0001esj\u001b\u0017\u0003\u0006P\u001c\u000e\u0010\u000fZjq\u001d\u0012\u001biӌP^o\u0001<{9p\u0014@Bڀ\"&\u0013?\u0005$\b*œ\u00150*yU`\\I+\r:\u000e\u0017bu\u0013?\u0015\u0005cTDUV\u00115\u0014\u00036}\u001c{>\u001c#xoS,6χp\u001bF\u0004\u001b\u0003\u0007YW%x4\u0011%a&\u0012<݋>z966Z.\u000f\r\u000eH>rZ?`$1X\bS'iP\u0013\u0019\u001c9\n$\u0013rP-^\b<\u0002UE-\u0006\t]2,hQo؎J[BQG)hIf9\u0018N\u0015<\u0010PNѨf8\"BRҐJ6\"/݋G\u00114\t4b=Юd\u0016W)\u0007\u0002\b!n>?P+\u0000DjW\u0005g`oAز-\bFH`\u0007xMl`!\u0002Ń\bn\u0011CrR0!X\\\b:\u0016\u0012Pw3yR14\u0007sC=W\u0001꜅\u0018Lo((hSiP!+tI/\u0001UnW\u0013FcŬ\u0019B\u0006gOb\u001bhƖY\fAC33\b\r\u0013\u0012v\u0011GXZ$x\u001a\b_LGH\u000fpI1\u0005QN\u000fPN5ܾJUmj+Q\u000f\u0004j(W\u0013k!j\u001cѥ\u0014\u000frM+[\u000evU60?f\u0010$\\2&MH)Zrć\u0018(.\u000559)?\u0000!\u0016c\u0012\u0001A\u0006j$\"Zr\u0005FRd\\՚?\u000f\u0016fm(\u0010V\u0007r\u00033\u0016<8\u0014X8^qK~l\u0016t&\u0001\u000e\bɞ\nϣ4Nvw\u0007?\rҕ/I\t\u00109~`@Q\u000f\u00031'\u0016xm2\u0005N\u0012]\f\u0013.p+l8Eg\u0006\n4q\u0015'Tp\u0010mԫ`Q}\u0018\u0015 ^v4c>\"\u001fBB\r\u000bfb4!\u0007|\\\u0010)c\u00124EZ\fGZ\u00124-#`A韂gv\t\"1$S\t*NnEpZ0\u0003\u0018_-\u001b{D\"@S\n\u0001pB\u0000`$8kPPg\u0010/q(E#8C#\"\u0018[V6@U\t@`\u001a\f'\u0018RhןS6׋Q?@!-p\u001d0\u001b6qzߒ\u001dr\u0013\u00169p\u000f\t21e)щ\u001bpm/b6\f\u000fa\u001a\u001bI!\u0001V|\u0001\u0010\u0001ء$/V\u0007.\"R\u0011Յͷ\u0015/\u0012<\u0000R)\bEb0:&9\u0012;\u0017|(b`\u0007B[d\"Չ\u0004\b\u0005\n\u0015C(\u001c[YA6\u0006\u001bƚF\"x\u0007\u0015\u0006@i\u001f/z@\u00132dds\b\u001eғV\u0016&\\\u0010%\u0007&D\t\r+\u0002t\u0014:M\u0005e\u000f6(\"Pj%\"\u0005\u0002\u0013t\u0016\u0019 0^On\u0000d*Fǰ\nG\u0007\u000fz\u0018P\u001bǠ܄\u0015\u0003R\u001ecD\u000b`52P\u0003Fq$*(#1d\f\u0002W\fh,!mL\u0012i\tF)P7S3ihn4%KC\u001fƾB\u000euǧш<\u0010\u0000AN&2\u0019\u0010\u0011#'\"\u001e\u0011\u0016!\"\u0006'a|D\bB\u0016P\u0006\u0011Ba\u001f\u0011rF\u001c\u0005d3\u001e\u000bL\u000bA\neLféPNfs-@?02d\u0012\"Ք<(Ezm`'\u0006X\b(\u0018\u0011\\,\bfr4<\u0012\u0017$pv&c#L2SXaZS[\u0001\nV\u0005Ѩ\u001f`\u0005\u001a\u0005dAblGḢ˝\u0011Z\u001e\u0010\\t.\u001c΁W>B}T#\u0016(2\"\u0004\u0000'B\u0005:\u00131\u0005.}X\\\u000fh3\u0005l\tB\u0018N\u0011l[\u0001pVL\u0016\u0002ظxah`Y=3(g\u001b\r(q, ;\u0000oǡQ\u001d\u0005^y\u0004z%Bp2XDA7eJ\r4i\u001e\"dJwgJ\u0012|į5&W\u0001kŜX8ȤtL|\u0016ʣM<#tLnJ\u0000ig\u0014\f\u0010%\u0000\u0011R\u0012@Y:J4hf\u001f\u0010/&]\u001aڮf]\u0006\t\u0017\u0004b\tyePz\"k\u0010L*\u001aXI6D\u0007A7-\u0007\u0010Gԁb)\u001b&dT$Ym2?bm\u0010\u0014]g\u001f੸\u0004iA54M\u0001P*\u0015؄HD8,\u001c݊@\u00000`Bc.a'\u00017eiCO0.wZDZj}\u0007\u001ceXViif4Q\niѻK\u000bs^}b\u0014\u001d綂\b!\u0006C%nvKkWK(u}|d@#\u001a*9b]|lWφmS\u000b{o\fbP>#oM\u001e\"\u0012z\u0010t!\u0019JIJ_\u0000\n\u0007G#0%\u0002ꇫ-L\u0000,D+xV/+\u0016M\u0005F\u0001\u0010j>Er~\u0018~#~|`\u000f\u0014n\u0012fҁ$\u0017;\\\to놠 \u0014@\u0000\u001fV\u0018RM ԇ\u0005`}0~e)ڰ\u001enXVrwzQ̃\tGt@T<\u0005{VewGVŽ\u0013H_n\u0016\u0018\u0013V\u001cb٪GC\u0007gA_\u0007Ѡz^DQ>g%TO\t՛\u001c3$T}TO1RWOȣ\u001b+WzP.3}C⌼<š\u0011\u0018R\u000fx[9Yf\n\u0015%$j\ff[\u0000?!uFJJ>vC$VcvTT\u000e)\u0015%.4\u001a\u001df\u001eH\u0007T\u001be4𛰙cR\u0006\u001e8\u001b56-4A-<\u001fBìINڼŠIԜ\u000bcASXAc\u0010ٰ\"@\u0007)?\u001a\u001cR\u0005\u0013\u001e`\"O[\"\u0005o>_02\u0001NɄ/\u0007ՍЗXLi\u0012%\u001d\u0017=\u0019\r)ǒ?\u0000c\bj\\3\u0000\u001b׺XR32\t8\u0015tWʱr(Ƭ\u0014j/\u0000N\u0004\u0004\u0005bP\u000e\u0010\n)!3\u0003BH\u0014L\u0003-EO\u0003R\u0011\u001fYj\u0017i\fC2\u0007q%A\u0011\u0001!3Q\u0002H8\u0000%hAX\u0001dF~*<\u0015%\u0013q\u0011Ft\r\u0016]V\u0007\u0018\u0015\"V\u0000ހBy„\u001fKF\u00059bOOSzV\u0011\u001f蜛\u0005\u0007Cyp\u0011]Q*q\f\u001cxBIk&ѫlv\u000e0zp\u0007c1e2z:\u0019=\u0006`\u0003G\u0005\u0001a@$_%Ì\u0017\u000f\"lA|.\b@iG\f=0AF\u0015\u0014FU$*\tɣ\t=fՄ\u001eWeB\u0003\u0006`\u0018\u0012\u001f&\u0002~ \\A\u0010ߌ\u0017\u0000\u000e%YehGyN4:{\r\u0000y1ж\u0017?/J9>\u000f'(18PH/V\u001f\u0000\u0007}n{#:\u000f\u0003ҁm+n\u0000\u000f\u0014\u001f*\u0016QI\u0000dN\u001aT\b4ٖ\u0002o\u000f&%\u001dEo\u0000z9\u0014z^5=\u000eN<\u0000I<_7oє%iy2|\u00076P\u0010 |\u001a8\u001e^\u0016\u0007<\\ʎF>qvña|J`r\u0010%6#utw\u0010ίQzw;8\u000fBΟC\u0000D\u001dyAy\u0017\u0013p\u0005\u001cyy\u0000\u0014\u0003!At\u00127Pw\u0012\u0001=\u0012\brhh!y\u0003f<Μ\u000fO\u0004k\u0016\u0004}\u0002y\u0001\u0016\u0001y\u001b\tMq>E:\u0003+GEfaI5A\u0002一\u0011s>IPDBXR4^I\b\u0005hDi>\rߐ'*]m\u001egu\u0005V<7\u0003a\u0018E޼\\֛??w\u0006_a+b(b\u0000\u001fIE\u0019A󩊨E\u0016B$r睿:#EĜfhCa\u0007^\u001dі\u001c(!ģ\rY'vH\u0012LL\u0005^Suɫy\u00192/R\u001cTGQ:<&3\u0003y<\u000e0}D\u0015T\u0004\u0014\u0014\b*/5@sT?y\u000b,\f]\u0018NJAtV4\u000b0Kup3-Tw5ڒ\u000b?.{-\u0007X\ba:HPo]\r7ɨ\u000f\u001f!\tGG\u000f>/m~vG3\u0003ڌ\u001e2t\u0002\u0014!Uv\u0002خ(\u0004\u0006\u0017O7y9\u0014 Z|\u000f&\u0012\u001653Ah?\u001aZ!o\u0013@M\u0015ym\\~\u000b'el\fXʺJGt\u0012\u000fl=鰂\u0019\u0004^!W\t\u0013;L(X\u0004m/.Q\u0014*\u001a\f?\n\u001c-\u000e\u0004w\t/j\u0016+\u0012\u0014#y\tC'dd2yœa\u0018ؕB\u0019)\u0003XUPp-(2/y0]4ccP5p;VAlR\u000eƋSXO1A̕\bm\u0014fgW\u0013)&0:\u0000F0]֋pm\u0007]\u0000`\u0015m1M\u0006^8\u0011ہ\u0014z1\u0002sI?7ԫ\u0001W1\u00032ۢ\\\u000bx)\r\u000b@\n`\"c*\u0013\u0001l\u00155֮_Ѱi\u001e&\u001f6c{\u0001\u001aQȧf\u0012b`%\u0001IQ5Fn:\u001cdʤ'\u0011j:yP;\u0003y\u0012)\u0000UdX9FOB5\u001dj˳_\u00078۞c?_\u0018'P$\u000f@Dn \u000fJkS+\f\u0012U`o݂G\b)ԯ3\n.\t\u000e\u0000\u0013ރPe>\u0007\f\u0013.Moy%$b\u0003i\u001eVmg3wIΚ~\\\t\u001f\u0013fl<\u0004צ!\u0006\u0013N\u0005\u0004\b F5)\t\u0003'*\u0001y\fPm-\"\u001d\u0013\u00045p5z\f& yǸ$A~\u001dZ)H-^}bI0\u00121`4:{*\u00038\u000b{ 5]2\u0003\u0010gt*?\u0017K$EOaG*1\u0005\u0017R_\n2\u0015}u\u001f@\u0006@\u0002fi\u001c\\-i:=4\u0005G,LcզHo\u0001\u0001Di5gwy>Rp9\u0012 Ȃ\u0012@oл\u0018\u001b\u0000}j\u0000\u000fp~\u0005\t\u0005\u0002\u001a:M\u0004\u001a8-5ϚB\u001f?/\u0000\u001a\f҉\u001aH,R}\f(9XY\u0015\u0015\u000fXsL\tb;#I`\u0007i:E9QEÇ}u>\u0007:oî\u000fhe\u0005y@z~s[g(y{>&\u0019\u0006`\u0001\u0006r_e6IDR\u0014]ɉ`\b1\f$!*ɜ\u0018nΧyIxR7\u001f\u000f͟Ik󂸵\u001do\"W\u00118r/Ói\u0017+\u001b,\u0006*\u000e\u001f-UwmW\t\tyc\\`S\u000fRBDOH\u0000\u0006=hK?HdK6GBk|{6/&ۼ~6p\u0007/E͏&\u001bڗP\u000bXCF\u0015&.,\"XZAF\u0015\u0001˪\u000e'V,@Լ259?hI<\u000b5a\u00114 \u00104?dͧ\tY?ajʐj~4\u0007u;A\u000f%\u0018Uv\u0002И4ԝ8`\u0010^(\u001cc}K0QG%\u0003w\"(p*\u0003\u000b:%b\u0007{lr°|Ok*߇}J|\t&^߷^&L񽧓^s\u0011\u0011>\u001bu\fK\u0015\u0000l0\u0010<\b\u0001\b\u0012\"\u001cر\"h\u0013\u0017v#;\b+#Jd\u001ed\u001e\u000e#\b̏$x%\u001cJ6g\u0005\u0005d'y\u000fO悚@\tm0\u0016*üW0_\"{\u0003aJB-\u0003!\u0014$Ѝ\u0017\u000bZdnwR\u0004n \n\u00159' \b\u0007\b\u0005gs`s(!{8\u0014]|'a)5\b*\u0012?\u0006NJų%Ae{d~\u0000C1k|+5}1jW9.\u000f~0\n\u0001Pk~H\u000fK\u00190(^ʙ[a$\u0007i0KQ,w\u000f] +\u001c\u0000\u0012+\u0007R\u00000\u001b\u0018)ʆRM7}[GU\u0013\u001a'4Q\f\u0012i\u001c\u0003ӺLy?Aw\u0011ؘ\u0007%I\u000b/>ЄM\u0003'\u0011ݘ1N1\u0019b\u0018)\u00016Z\u0011EÚ\u001fvh,p\u001e\u0019e<2\u001a_\f\u001f\u001dIi8\tm\u0019ZRͧ\t\u0000K8\u0013\u001bЄ66wę0\u0016}eD\nz\tC҄|\u000e\u0017\u0000\u0012p\u0017CZ{O]S(\\\u0011+Ә1\u0014\u0003&F%jW\u0012Cg&^}4\u000e\u001bqp\u0000P\\QR%\"tD\u0004k\u0015wBIGBG󁭯S~ g@\u001f\byZb,rN\u0017\rW\u0010J}\u001bޟ\u0000S\u0017D\u0016%\u0004„2FVwb\u0005\tc\u0007a(#vqlK~6N9sm\u00148tp\u0002xB~@aa\t|\u000f<ֹ\u0010bg,}Ę=;\u001cx\u001bx\u001f\f]\u0014>LI\u00051&B\nt(0gX'@\b\u0006)\u001eB\u001c7p\u0001n\u0001lqzKkrv:$\u0012\u001e橣O\u0015kJP]Pq\u001b7ړ~tmAEH\u001aцr\u0015+'1A\n\u0002ʧLQhahgd\n;V)g$v\f=J:\rh\\\u00065iT:dLiU\u0012U9ҏ%|nrbpآ\u0018B\u0004\u0007BJ-\u0005\u0006!+$\u0005`jn9x4 0L\u001c\u000fh$؜G#/\\\u0010C_h\u001fH-Vi\u0011\tQs\u0011[V\u001c4tPiNU}dLji\u000b5+ <:m'(a/7)غ\u0018Gq!!0A9&\u001f\b\tR\\4FG\u000b\u0015ˮLD(gO\u0005\u0012\fl3#/\u0001ՔEPiI-4TOe\u0015dw,\u000e\u000f0\u0000X]{{ԺC(%`Lڅ1%uI׻::\u001aېёy϶׹;nO:(Rki|\rfBHUO\r^@x?Y ]\u001e\u001aZ7r2\nBV}Q@a\u0016UJ84)\u0006ѫ\u0017aiSKʵX\u00071SmvU\u0010~0\\$:4d\\x\u001d:L7:E\u0014%zd!'ԭQNr]\u0011\u0011=)\rJB{#\u0010\u0014\u0007\u0006\u000eR\u001a.\u0002\u001es*ʘ\bnȮ>v*\r'\u001b$\f!\u001e\u000f\u0010Yexg\u0004&\"\u0017R~dt@`xP\u0015\u0018\u00185z;\u001aD\u001aD\u001aU?el$7d5\u00122c\u000b\u0015\u000e\u0011 KI+9BSX\u0015!\u0007Sӈ(%\u0016#\u0002\u0014ӧ\u0017bl\u0010T#Ȋu\u0012\u0001)`\u00191\u001f\u0013']h%z[A/Þq\u0014\u0003GJb!q3\n\u0011(\u0010\u0012\\j[h@k\u0016g\u0001\u0019\"bx\u000b\u0016p\u0011DONg$M\u0006PL\t\u001a\u0011\t\u0005&\f6\u0003XAV(\u0001\f\u0018-\u000b8E<\u0018=(zcc\u001c\u0018\u0006Gl;\bY<>`f\u0014@\u0011zr$\u0003\u0004\u0016kLlD?\u0007:\u0019wҚ)\rx\u0014\u000e\u0016HY96\u0015@곁ۤi\fv\bjPdt̝\\\bh`S&N{\u0000뒿&)MJ4'2\u001aR\u00042/\u0019\u0014gP^@a\u000fH\u000eBE@}Dh*\"ݍ\u0011\u00076 Z#y1\u0002yq$a)\u0003+\u0016\u0002@jQ6]\u000e%\u0006\fθߥӬ\"YB0\u000e6^\u001cn;\u0019“~^\u0004\u0016\u0006FtԐL5Jxsx\u0016NSs,F]X1\u0007LJ\u0007V*\u001216\u001c\t|\b&\u0010\u0015\\D\u0001E\u00100z@k\u0007a\u0005@PL\u001bBG)\u0014@ѭDgfyۿ0Lh\u0010oQehJN*G1IO\u0012NbvdLʢR\fV,nScg~\u001e\u0019w>\"XXkH7a}֊^$άXVև'',\u0000\u0000@ɈՃ\u0000!\u0011z\u001ed\u001b~#H=H$SԿ1<\u0019^h8\u0014ljGt\u0000\u000bh\u0004R6\u0014M\u0003\"9/@:eɉ;NvΩ~h=L?,g/nQ*d\u00037\u0006TN\u001e\u0000:|j\u0016Z'6޴\u0010IݤWU\u000fғ,\u00153@\u001dҗ!\u000eQ\u0000\u001b\u0000E$`HoDd\u0011W\u0010K\u001a\f;FExP\u0002:\u0003(\u0007\u0004hv#G{l\u0014VR?O\u001bF@\u0016&gHDω4\u000fDo\"xJߎ\u0012}lN8N\bD\u0011=\t\u0019\u0007[;\u0010y\u0007\u0012˱8cZ\u0015\n\u0002,\u0006LzBu\u0013c\u001fв\t'\u0011[\n\u000f}Bo]Q\f\u0017L,C\u000f !C)GDc\u001b1\u0007\u001b̆~6Y9&B\u0018\\,\u0012\n$\u001ag^tb\u000b\u0018u\u000e;똘\u0018ys\u0014\b]M?ϓ/S#\u0012YyBE\u001f\u0010\u0005C*+\u0019`\t|LA}U>үϣr֦lXv\u0013J\u0011\rB\u0012\u001d'T\u00182K-h\u0017o\u000b9\u0016C\u0003NkVwt\u001a\u001dz-+w\u001e\u0000y\u001eah$Y?i+#\u0004u\u0005>^$5.sv\u0007,JE\u0001\u0002jo\u000eߒM%*f@LaOy\u0015\u0000b\u0014\u000ey\u0002o-W*ȕo_d?rI6jm6r=:H2WZG\u0010\u001c@\u0011CGD\u0007\u0006\"^R\u0015hh\u001b#\u0006\u0004\u0017/\u0001\u0018pm(\\ah,j4\u000f(i\u001eb!i~4+\u00034T)/\u0010)\u0013~Jh\u0004\u0005i^4|4p\u0007d\u0000vt,q^\u0014&;6v\u0007\b\u0000qI:ޖsn<'\u0002\n+0W@,9]]X\u0004\u0003`\u001d\u0017\u0010|EpAUB\u000e.Fs~\fj|GAj?0\u0013\u000e~\u001e&\u0019c\b{K}{#0-k.tG\u0002ʔIZE\b\\kz&֒tR\u001cie1\u0017!\u000b?0\u0004J!\u0017(\t|h2}\u000eI-\u0015Z\u00064\u0007k\u00077CE\u0001\\¨ȏ\\w\u001at8?qh\u001d:S陻\u001f\u00184\\0\u000b\u0003#\r2TU0{j\u0011D;xf8]\u000ef7\u0012\byaF\u0018#\u0012-4fB[\u0001\n\u0007\u0016a\u0011^\f@Fq($\u0003\u0007iew\r*L\u0016J\u0003Q(LC\u0000\\\u0018[\tSz^C\u001fs!\u000e`\u0011)avwACl pDx\u00163>nT0^(\u000e/\u0006.ô(\u0015&&\u000e7b6&Ӆ:8&\u0014[\u0011&_\u000bpi}&浂P~ >։8c#\u0000g*C\u0001h@\u0011D@fg\u0006 \u0018\u0007zش,\u001fsc&1\u0004`ػEK\u001fa\u0018\u0015h\b0QuG(׉RdUB4$\u00071v~\u0013\u0018\u001fpT\u001eer\u0014ʕ~sϔ\\T`\u000f@6~}4%%%,f\u0018;j`\n5΍P\fH\"V\u0005B>;\u0004\n\u0004\u00019\u0002@!\u0015S1RT,ɀHa|B#ty\rJ<$A_me\u0001\u000bed&I\b&K)X)\u0014\u0006\u000b\u0015BT\"\u001bV<\u0017\u0003G\u000eݴ6\u001e\u0016,\u00198\n\u0000b\u0019\u0019E±‘=hE<\u0012vj\u0013\u001e\u0005h@L\u000bd\u0007\u0016\u0013\u0003|ڑymQxNPԴj<\u0015AT=0cR2Z7\bzaH\u0013,*5\u0007sD;\u0005eC9|\f(gUp\u000b0b+L3LIz]AYPS47\u000e\u000bd\n\u0015\u0001|jxPi\u0005C7TCcR\u001bX\"\u000ej\u0018@Z?\u0012P\u0012\u0018\u001aD .opx݂`@]YKڷ[KC|A(](:\u0012RTSN~ZT\u0002TSH\u0014B?uC%8&\tuS17ztZ\u000f(\u001aPCV.&h\u0012^\"?P;ځ!׬\u0006Ƃc\u0014k$yσG\u0017\b\f?=)[#*!\u0012\u001d\u0019^uD\u001e\\\u0012EVBQ*Dęov\u0002f@칿uu˩H:cUi:a\u001a)wIo\n,`v\u0003:Y\rRWc\u0000\u0011Eߟ򇣘d5\u0012,.Ȉ \u000eЌ\u001b),\u000ea\u0011z\u0003C\u001bw\u0003d\u0012ә1L*x\u0019V$\bhi\u0010&+^\f/)'\f &\f߉\u0005\u0005\u000e\u000e@;\u001f|:\u001aKj\r*NqCk$|D@=+p\u001e7\u000fmʚ*\u000eUB0\u0003\u000bd\u0003\n\f?@j\u0010(u\u0002\u0007΅a1cx'.R\u0003F\t\t|jaDE\bԧSe\u0005at[F\u0002g\u0013\u0001?gM\u001f@+lD\tMa9\\\f\u0006׷MS\u0001k\u000f:,A6Ҁ\u001a\u00111Bpx'2۫\u0015.F/V\u000b@aZJQ\u0004F\u000f\u0019RlRgR^\u001f9?\u0000?\u00131(\u001cU B5\u0000\nP\"\u0007&G[@fh7\u0018C\u0001\u0017\rF\u0001\r\u0019^s+#\u0006N֟\u0002\u00024(u,IDc\u0000%lMY+8>z\u0017<\u0018\u0017\u001aP\u001a$gg\u001d$_9\u0004\u0014싓\be\u0003\u0007(F\bp !DwG8\u0004\u0003(!: <-\u0001HM\u001a\u000eK\u001d\u0000lvRˠ5ZѺthRm\u001dx\u001a!\b\u0000gA\u001cӣFW\u000f\bY\u0017~\u001f\u0018#\u0018\u001cMI\u0003XxD\u0010ҕ3\u0015\u0011\u000fH\u0010R\u001a6\u0007(\u0013\u0005eFV\tӀ\u001f0f]\u0003\u0017.}|ϥ ҃Bw\u001f]8a|\u001dJ)\u0006oh\u0001V?1#yc!ցUdA5\u0005H\u001aicŮZ\fĉI.-_،%zxo Eȣg9cJak\u0018=5F\u0019'{23\u0000S0\u0011Ga\u0010;|\u0013\rh\u0010\u001f\u0018MPMOi>\u0002F\u0007i8u\u0018p2Js\u0018`c|\r=C_\u0017Ѓ\u000fGM\u001cJ#/N\t0'f\u0013zBo\nB\u0003(\u0014q\u0014zK\u0014zI\u0014DF\u0014CD\u0015&{\u0010D8\u000e\rF.}zuGpT@mE Jn<\u0003\u0019d<*>\u0001T\u001a\u001eϻzn)s\n\u0002w,|\"b\u001f\u0013M\tBb 8hV,\u0013`1\u0011y=ت\u0018e҂%it\u001e@|nt7OS\u0000T9UDŽ~zu^4:o]g4\\\u0001ճyl\u001f\u001dAD\u000en\u0002YI\\b7\u001fe\u001e1A},jKnLN4^Hr\u0006F?\u001fw98\u0018Av\u0000Γ6\u0000\u0003pN:wPZ\u0010t~\u0014\u0005yu^\u0000\u001cA\u0017\u0003ݖ|S\u001f;\u001d.(1 K\u0010oP5!u\u0000G\u0012\u0010Z\u0014$\"0&\u000fаN381dGt0o \u000f(9\u000f$\u001dA2r]GΛ.^F|\u00109/x_ P\u0003\f+\u0014֟\u0001'm\\mv\n\u0018c\u001f$<ꉕt ,^7\u0005@А\u001e\r_\u001622YؼD7o\u000by\u0001bȽytdoއGaŦCk|Fd\u000f_u\u0011|cZD^\u0015mM&\\|\u0013r\u001fH\u0016F\u0012[\"sN:\u001fo[c\u0015gYK\fvr\u001b\u0017ODj\u000fPP\u001bq\n\t\u0019_3\u000f)Ix\u0002R\b.\u001c[J\u000e)\u00006![\u0004z_Q=~\u000b>+՚\"\u000fp\u001ãi\u000bN\u0010Ωr\u0002hf\u0015Ië6<ﭐ\u0018L\u0005NƤ+Ip\u000b\u000b`\u0012~1C\u0004\u0004\u001c\u0012,J\tƎ_~2Ɨ*h?2u~|9{4\u0002\u0010VhKl,v\na~\u001eG1`(? VD\u0002кo\u0004pw_!\u0016\u000b~I8I\u001bB*s|*[{|\u0014;) wX-,i\u0003O,nÂ~@$B\u001bW\u001f$\u000fg!׵<Цs\u001b9wUs\"GN\u000e&Eɳ\u0002\\K\n8Y\u0011\u0002\u0007`9\u0011 g\u0007,\u0011BkR\u000bI\u001a\u001fRB#&ֽDqS%\u0010󺄶DݲBGBX\u001fYK\u0011jAWj;\u001flӡd=j\u001aPJſƨa6XH\ba[3)0\u0007ذ\u0010Ac(\u0011_ SR2y\bm\rDl\n\u0012Y\"6@X8\u001dx\u001f`q\u001a[\u0007MtGch gS\u0017%=\u0019/\u0018L@\u000bX\u001bf`28qv\u0014!\"\u0007U\u0018\u001e\u0006`.\f=\u001e֩p\u0000uAwe\u0018e%b\u001beP\u0007,(\u001c4}I\u001an8G\u001b@T\u0018mS,*\fq\u0000Kh#\b HrC\nT\u0017W\n\u0014fb\u001a:\u0000\u0014o\\uIvм\u001e\nH!\u0018a\u0007IqF!e8\u001eEK\rM<\u0015Mn\u0003K\u001c?ߛ\u0018-'h|XBD$\u000fYA\\90;Cb/<\u0016\u0014WjP\u0018S{HqҪ[\u0016\b<>)_9\u0003*\u001f85\u0018Q{.#\u0000U\u0018\ndzqje\u0012IR\u0012f$\u001cK\f \u001a_\u0000@~\u0004C^T(K\u0018Sv\u001c\u001dY\u0019h\u0019SU:]\u000f\u0010D\r\u0017}9Z\u000bU'\u0011*\r#\u0015q\u001a\u000eJ\u0016W\u0002xy\u0000py3j6C\nR'mD\u001c5Z¶AnP|SzdOĄB\u0003R()A\u0010\f1g\u0005'8LR9j?W-AGᇅr\u000bI+<ԡ2$6z/>Z85\u001eHB\u001d!\u0016EAu[\u000e8{`\u0003*ε\u0006T\u0012\u0018\fDcT\u0001\u0016:~\u000b<*B!\u0015LF\u0014RPAD%rjћi-ȵ\u000eARiژ4Ԏl\u001fpnzFk,GZ֭DNiC=iwA64M[\bEW\u000e\u000f\u0014=|\u0016Td \u0006\u0007Z2JW\u0010\u0019\u0013.Kc/EU\u0014\"s;P\u0012ǘ\u0019\u001eZZ\u0017b%!Ѻ\u0002Bv3oڻ6MW\u000bj\u000fuR~8 \f\"6\u0005\u0016Mva\u0014\u000fd\u0018\u001aW\u0018\u0017T\u001c1Lّh\u0004#\u0005u\u000b5\"veF\u0010\u0005@aҴ\\e\u0014:\u0012YD,\tKfش\u0016\u0012i\u001a\u0007\n{qyS\u0014Մ#\f?H!\u001d!u>\u000b\u001an\u0006\u0015!w\\$U\u0010^{dD}z*hSiQj\u0015:\u0000a\u0015.\u0006k\u000f\nqGt\u001b\r\u0004\u0002\u0006kp?9z\u0015B'0Єija>5v\u0007Sj0\u0017M1\u000fbOmce+t\"\u0011\u0001uYmpq<.\u001cG(E\u0018\u001a[g\u0017л!\u0015 4CS\u0018lHA\u001c\u0017\u0017tp}l\u001a\u000e\u0019ȋے\u0004e?\bk^\u0010R#&4F\bk\u0002\u0013\u00047\u0001J`Պv\u0016Kk\u0016 0Kih\u00075wx\u0007\u0003p<\u0005D\u001f:\u001e2..`ƽ\u0017|0\u0007\u0002\u0006e\u00006\u001a\u00115\u001055wr0ƈ%\\\u0018\u001fÍ\tS\u001a\u0017Sg\u001d4r,?\u001e,+R\t?\b2\u0005P}N\u0013l\u0003#R͈QUռM\u0010Q rP\u00195,\t@dX9VN!y0\u0006$R_\u0018bF2_\u0003&+!xc6p\u0015R\u001a!?0\"\u0010#w\u001fԠ\u001fhu\u0019Mj\u0005V\tm/\u0010R(+;-5.\u0006aAP(B5\u001b{\u001eD6[c\u0015u9+zuY>-A\r0\tz\r\u0011\u0011v\u00191'cS`ȇ\u0006@htv4YFl^$ƋJXi\u000f(M \u000eD\u001e컔4s\u0002\u0018\rQJe~4\u0001l\\~`J.3)0F3\u001c.5mPiوUh\u0017\u0007\u000eE#v\u001d\u0010<`\u0001Lf-hd\u001a\u0007>K<+vM*S\u0005\u00000+I@@mV`([bg\u0018ku03\u0001\u0012\u0000)\u0001Zd'=H\u0004\"\r\u0014)E\u001dV%\nR%ardgU\u0012\u001a+t}\u001aVĭ\u001fJM \r_]O2wOzT˻>Z\u000fV\u001e\u0015r^\tZ\u0004ą\u0007TiFBdԙΗ-,@#\u0006\u0001@\u0018פy.,s\u0014kJb&zzѱU_ 1˜^S!PRS9h<\rT\u0004)`As\u0001^8/WԻ\u0011>AQ\u000fP\u000b\u0003:\u0016\u001e\u000bYHe\u001a\u0002\rHЮ\\p8L|\u0001^\u0012]\u0004\bl*}[\u0017\tXWS`z^\u0013L\u0003\n3\u001bL\u001fj\u000e@]\tOUGR1\u001f\u001b\f\u001dŸ*^Z\u0007l2\u001aY \r[ٌ\u00167ϰ1\u000b'}F_ZpE\u001b\r,IzT3~SGҳ@\u0000'-\u001a-{F!FQ\u0006,\u0016^?(.[t\u001d|=2vsCT-埆\u0018D*%\u001a\u0015l -\n;B\u0003/֋\u001eu\u0002\u0015}gŠ\"\u001e\t\u000f\u0001dѿ[\u0000-z\u0016=faBE\u001d-p9DW.\u0005\u0007,\n=1 4\u0007jYe%\u0018s@\rI2Lk\bU/\u0000\u0015\u0000}A_\u0019г2![P \u001fT\u0014U\t?}'Я6;A\u000eKg0t+\u0012ZX\u000b==j6\u00164Ɛp(_r'׉@/rwvx\f\u0012<Մ(\u0005#Rb05Hy\u0012\u0000\u0004\u00072|ބ1>Ò\u0013$GAyψ|\u001e|~|>1_hף\u000e?\u0010Ͽ\rS\u0018y\u0017Cg`\u0001#\u0010-?l#\u001a_!K1&\"nxdS\u001aS=\u0003?\u0010\u0004gym{9x\u001c\u0012\rϷ\\\fχ\u0018\fWýJ>:?η\u0018G̓\"\u0001M\u0011JF\\O5.(#A\u000e*\u00173_\u0012&yI1\u0013AȬ8\bCij!?p5yY!\u0003T\u0012Gc8\u001fR]8?1\\8\u0016γd\u000f/\u000e\u00127'a\u001bcr\rq:;|\u0019A\u001bR\b2\u001a`\u0002`?\u0000bI\u0001,cC\b\u000b\u0005.4\u0013pw,mb#|\u0005˃zHH4D\"\u0003^\u000373\u000b\u001e\u0002\u0005\u0002\u0000j\fEL`+AP\u001e\u0003\u0001\u0019K;27S4dIV/\f\u000e_OY%䋘\u0012\r:\u0012\u000eup&ĕ/\b\r\u0010;DT uX\u0003\u0006.Q\u0003%\u0001[h@aIayf\u0012j5f\"ݱIW01]\rkc\bfŔg[P*P\u0007&\u0017/.\u0019nFC\u001b%\",Y}hB/oBE\u0001_D\u000e0\"F'wRĒѲ\"\r\u0003}.Iqs\u0004N\u0012\u001f薌\u0003\u00139Uѡ\u0000\u0018W/`q.\u0019\u001cݖԸkh+Um>\tʸUL=9u\u001d.\b\u0015!c[\u000f\u0010:19\u000fx\u001by܉b\u001fy\u0011y424\"T\u0013{rMG\b\u00061v4>!A\u0006ˤ\u0003\u0010\u0011-q㬤Ic\u0013C˼\u0012C\u000f\u0006&\u001e7t6/B\\KT\\pᩃ%4#m˜FFj}*j:߫\u0010Onds]_P\u0007\u0000@\t\tsA2+m\u0003<&,\u0001\u0012laDFa\u0004p⺑:\u0010\u0011irBisx\u0019:r:DJ\u001f6%Z@\u0010\u001c\u0012zU*Fn9\f0,Pkyej2]xPB\u0003b\u001fX\"0\u001es\bSBqq:\u000e!xx\u0004L'JS\u0004\"\u000e\u000bv8G4Y\u0007BK\u001a\u0010\"C*;[_R%X\u0004 :\u0001'iԪ\t!gׇ@:\u0001\"\u0010J'sA\u0012\u0019ڿ\u0011ڿ\u0000| fW>\u0000ֳ?0\u00164x\u0011\u0016x:Bj?\u000f\u0012BS\u00149Z\r\u0011\u0000bD Dž\u0018\u000fhm3$ݘq+z%i\"Rk\u0014?GS$\u001aPB\u0016\f\u0019\"\u000fˈ0,\\f@ݍȄS)\u0006\nI\u0010D\rI\b\n/}6]iΒ#H(F=\u0014FRȇ$G\u0000?@)Qj\u0006vr\u0019ы.2OM˴q5A8\t.vAsh^stP3\u000e\u0000\tʣ1Cƕ\u001f\u0018UF#\u0000\u0018'@1W1\\ѨI `7ʖ\u0004\u0001\u0000\fКj5\t򫌙!)8\u0001^g@h=LP\u0019Mٴ\u001e\u0007_ތ\u0015M6^\u0018pII`\u0016sI*\u0018hbiJ\"֨S\u001cgLP4eBk\f%8pjfc\u001fp),erj[-PaM\u000bj$ʹ*(T3.M\u001eH\u0019cC\u0017=]1Cnd\u0018`'!z`\u001fx\u0016/hEj(\u0000\u001c\u001eI]T\u0004ur^\u001b\u0019rיT.J:8ZYS\u0003CUj9Ojh+,V\u0000p\u0016\u001f\b0\b2j\u001cbK&pF\u000549\u0007d )|@-Y!Ժ[[WOd\u0013\u0005*BI\u001e3V$V\u0010\f%\u0017K.'\u0007Z\u001fz\u0018I\u0016!r=y\u0010i\u001c\\!h\bv\u0010\u0019y9۞,ڍ(\u0017\u00011/ib{pQ`pe&H|1#}\u001f8t\\xS#BIx4r\u0013\f\u000b:9xZ\u0006\u0013\n\u0017 \u0005ޑ8'DNj\tB䖈(=-yZi\\o'nh\\\r˔\u001fp,\u0018~\u001cje\bxr`Pq\u00017dԁbM\bVA\b\u001dT\u0019)5-\u0019\u0002dC\"SFv\u0005.\u0010\u001dQQ.n,a<\u000b\u0006G\fLđtդ\u0019al\u0007]l\u0007Ol\u0007kw\u0003©\t,fr\u0004\u0004*\b\u0002gA:\u0018\u001d\u0007B\u0016I+t[SN6F5pB@\u001aQVKeޜT 2\rJd>\u0018!\u0006\nǤ\u001e\u0019胈13\u0010z\u0019F\u0000@b-+\b?ɗ\u0011\u0001\u0002焤[u4qth\u000b\u0015D_)dZ!x^\u0006Ƅw\u0004k\u000feu 0\\\r3$(};}F\u0004`\u0010_B\u0013ë\u0015? h\u0005\u0011\f\u0015)\u001b(\u001f\u0000z\u0004Iiq':)eĚQ|\t\u0007\\J\fµk\u0005h\u000foY\u001dF?\u001f\u0000ln]T#p\u0010\u0013\u001aX\u0001JTZVHx\u001c`\u001bP\u000bV_oc[U!+6P\u0012N\u0011\u0012w\r[/o@\u001aF\rr\u000f14\u0012HP\tU,\u00150 \u000ePS\u0019k\u0005\u0004\u0015iC,ތ&3D\u0001;|X)8'\u0013\u0001X6pH\u001a!\u001eA2ewG(\"!%F0P\n6k2\u0000llF̺\u0006\u0005R:o\u001a(ȸX\u0001M!\u001d\u001aeE{t^o^\u0011D`Dq9\"Vp$+\u001dk$fk&b^&^z)کR(\u0013Vv^\u0004rke4#\u000ftJ\u0018rm\u0013Ib#s띆1A0\n\u0010\u0013N>23y-IPe\"\u0002eфƅS`\u0016\r\u001d2(cp\f\u001926\u0003ȪٴTI+Ɠ~6Vl\u0002t\t(j\rtKrѷ~@<ܣPb\u0000eTٯ5md٤\f\u0001cL91\u0004Cr\u0019P\u001f7@\u001c\u0017f\f@F0\u0018,_\u000b\u0012Mд3\fJ\rɁ_ jO\u0004ȘZ1(5b\u0014ݪ|fa\u001f\tQH?a@Q\u001bFI΁h}`5n*A[\u000e\u00104鉻`)XLP-\u000b+JYpPE \u0015XR'n\u0000$@%1Q\u0006\u0014@q\u00143g\nRѭ\u001a,c\b\u001a\u000b-\u0015RxJC!DL\u0015qEqq\f\u001e{8\\Ԯ;ͽt\\_@\u000e\u0007\u0002k\u0017Ֆ\u0007A\u0018&1,;BE\u000bƤ]u>XՏhOsĬ\u001e5^V\u0003zwpX/Wn\u0007<\u0015L\u0010N{L7z\u0014܍\u0007B%z\u000e%%z%ȁ\u001b=^(G\u0018p\u0011\u0012uD3\tXF\"A?\f)XZ-֪͐\u0017i#\u001c;!\u000bB\u0012$gni\u0001XgG?*b\u001czn>\u0014C0#gh\u0011zm\b=kC/׸\u0010U$\u000eQ$L&u\"\u0013\u0003\t~@Y~~\u0012M\u0003Ȯn\u0005\u0004Q$\u000fmWW\u001a\u0014\u0001\\\u0001H{#\u0006>/nϻ\u001aC\bW[\u0003#ޣ\u0001F\u001eƤ\u0017\u0014/\f\nzӊ:\u001f\u0006\u0018\t\u0013\u0006}u\u0003\u0007y:\u001f.c\n\u000f])SVpֲL,ڳ1`\u0004CE˃\u001a\u001c\u001bb_\u0018y><(<_^gu/gj6f*,YyGe\u0016?k\u0000\u0001\n?O7py\u001879\u0000\u0004\u001b$ \u0015\u0005,[#\u0007\u0007Hm=\u000f|NHґ!Ccf\u001bdl\u0012\fb@xR$$=\u001fޡQ\u0017\u0014\u0002y޴Iyyq:16Mi0_\u0019c\u000bcAp\u000eKirw?>2(aGq\\BD\u000fT\u0006Xn6ķMxЖǷt9\u0014(\r\u001c08~\u0005\u0018\u0018||;en\u0001jOB7Y\u00030͎^T\u0019љdX3\u00058߰D\u0002|\u0016O~7\u001eZY\u00122h![a\u0015%ga\u0014*e\bq-\u000b?(SⓙЎр!zMVq\u0012piܴ`*…ep!Bv+c\u0016-B$.G5G\"\u0006C[ICw(7YlmG'm*(RVQi\u0000\u0016v,\u001d\u001f67\u0012+MioXM\u0007&`\u0004RA!Z2;\u000f;jjCFG\u001f\u000e\u0003*A\u000ej\u0017\r>ҡ\u001b\u001c\u0000h^kEn;$]l%&m\u001c'*':=&!U\u0015\rډ֔$li2^?\u00187Ιxv5}}<(1:\u000fPm@|qoB%(\u001d\u001a0b\\o\u0018BNWm\u0005\u0014\u001b\u0006b!76+aRl\u001eH\u0018'!`\u000b8xΫ\u0016uڄ\u0007*ȴ)/\u001a/:aSʟmY\\Az}^t\u0015!p\u0011|2\u0018RUDqE\u0012\t\u0010ׄ2\u0007\u0017I\u0001b(&\u0015y`Z} $;\bv\u0010\u001dBmX׽\u0019\u0004&B\u0014\u0011Y\u0018\fek*VyD\u0015\u001c8/()[\u0013W\u001dtԭ8cHE7Q\"[ѕ\f4i^z\u0007ëʈ*W`\u0019t\u000bCA\"$\\\u0003ΎK\"\u0005t\u0006av> w&[\u000eG\")\u0013B\u000fK\n§\"d\u0000?D8\u0007nd\u00164-/AW?g\u001fx^c9\rFM\u0004̭XH\u001b(a\u0011\b%\u0016<,\u0011\u0010$4lbW-\u0010G& ]L@\u0001j\u0013džԍ&W+\f>\u001fI|rDb\u0004mdi̤\u0012\"CfK3_t1]bwD2N/b\r6\u0000\u001cT\u0012I\u001dGh4qW \u0007\u000f\u0014KQatȜPݓ]\u000e78ByPP'j9DTD.[{Fdx.\u0010$\u001aHU}%\u000f%|xJKvL\bi+? i`Pxt(+(Q%@^K\u0018\u0006$ہ\"\b\\@fņ\u00199@\u0000\tm\r\u0007~jqʃ\r%\u0005\bF7P$Mi(?@\u0004@$W\u000eJ̨J^0\u0012FɞҼhs͍k<6\u0019dSS\u001e(\n\u001ai\u001d]l6JiU٣4V\u0002p7\u0007&݊E69.\u0012Fv\u0003$)j\t9\u001ayAH\u0012\tDx\u000b֙hSbl&Q6\u0013\u0015alfLrM=%ؘ\u001d\u0017Nǧ!y4f\u0018\u0001\u0002SJAz+U5\u0015W-Br2ڊyδnF{\u000f\u0014eg\u001dJ\u0000\u0019x\u0000\u001fG^\u0014\u001cc\u000fH&\u0003PL60j^gd\u0005zhQ\u0017RАgŦ\u0012SCfJ[{#Hm0WoL*2\u0018YS`Cv\u000b\u001bVa?`I΍t]J\u0000\u001b:\u000b6|(\fZc\u001bc]H`$TÉØ\u001dPPD\u001ex\u0004'EC$2\u000f\u0007X9uRi$X-ld\u0013`e\u0001kSNicù!3/T-Ex\u0001\u0004f\u0015\u0016\u0002s\n-0\u0004r\u00075hLZ\u00181\t9d%fǖ\u0014~`c(C*9\u0011}CB\u0012#d4\u0012K\u001b,}q֫6_A3_C\u0007U:\u0005#k\u001c\u0017!\u0002xh\f\u0002J\u0014AE⁢`\u00000\f\b\u0007P@\u0018\u001aˮ/\u0013\u0013HE\u0000\u0000\n\u0002\u0000\u0000t\u0012\u0014\u0007zRZ\u0014C\u000eF2xG14\u0010J`\u0002\u0000\u0004\u0004 `\u0000LM\u0004ۗ\u001c1\u001a\b@'޸j>ƞ\u000eә\u0003ә\u001at\u0005]3WMgj\u000fԠ\u0013tԒfjtgjғ^\u0006ә7\u0016M9Sc5\u0005V~l`\u0004D\\\u0013\u0002kV\u0018M\u0006\u0013kiR7E/h:S\r]LMz`N3\u001aiTG\u0016.u\u001b\u0016\u0019\u0005?_ڝmOՀ8\u0001nA\u001e\\\u0011\r\u0018.`j2[¿&>\u0018\u000402z\u0006oUzp{[\bO<_3\u0017\u001by\u0000A\u000e\u000eDe6-zFzkg97N\u0006T\u0013I\u000b\u000e3\tS\u0013>I)\u001c,0C\u001b*\u0018$n\n\u0006X\u0002\u0011\u0003K:<\u001eM\u001apR\u0004K`]ޙ\u001a>BR\u0002\u00049\u0018p_oz[_ZݩВepl\u001ahj䬼j\n\u001b\u0000(P\n(\u001e\u0006O\u000etU2\u0000U\b\b\" )UZ\u001a\u000f\u0004NJdu竔}\u0007P/Z\u0005\u0012\u0015hSV\u001ct\u0001ڔY7\u0000ɔ\u0005i\\\u0006|IQtX\u001c\u0007\u0010<\u0000Ε6ً\"#K\f`\u000406s\u001b\u0014.oVS\u0001\tj=OϜ\u0010sϔao\u0003U?Z\u0003ً.G \nAv5(v\n5@\u001eX\u0006\u0018,\u001dH\u0015lp oVexT{[3*V\\ Ap` \u001b\u00062#aȥ|}B\u0005A՚\u00172z[\u0003鳘\u0013nk\u0019Cut\u0011??\u0011\b\u0002y\u000eT\u000b\u0013\u0017\u0007y\u0002\u0015\u0005F`\u0012,\u0019\ro7g-p̈\u000f@fu\u0013[:\u001cefؒX\u0018)^Q2my\u0007ʈ\u0002\u001dH\u0010\r!rDX7\u001a)Cd\u0000-p:S'U4\u0000\u00108$jYB\u0018\u0011@HT^\u0010U_eX\u0006+8!D\u000e\u0002sQE\u0012ad8ڬ%+\u001b\u0006)_uW\u0001E^3\u0002ҕ*qK\u0010\f4_\u000ftXtkyU.\u000b=믽֮QX\u0014`.\u0003\rL\u0016Wp0?6H⺘2`\u0012D&\u001a\\\u0001+\u001bЩ܂\u0002+pqeʕ\"^\u0006d*]\u001a\u001f\u001c\u0010G\u0018\u0005]yQq1)[9\u0000g{B\u001a\u0000\u0006\u0002t4(\fe%ׯzk$\u0006L5\fS^\b\u0001\\sD`|'0wm4*I\u000f\u0003WB\"|9\u0000\u0006\r\"$A\u00075\u0004&\b\u0003!x]uRG\u00023@V>]\u0002ؙZ˚BO`l\u000b\\\u00026M/P*Q\u00129޶%eu0\u0001\n+\u0004تf\u0007I\u0002]ͫ\u00013k\u0005Q{\nAl2`JKY\u0002_&QgU7Od%DcY^妑\u0005U\u001bm'P\u0004`Ō\u0003\u001eD'\u0004V;1V\u0013t\n\u00123\u0012ﮒMY+\u0010W\u0017Ua+\u0016u\u0000Py*n)PYw}Qݻ \u0001\u0001x]oޗ߭Z@c\f,j(o@0gK\u000f{\u0005.\t+b?A#r8ˮ\u0016$\u0014E\u0019q\u001f`g\u0001F5)Цo|\tr2\u001c%I̥`L\u0015\u000f\u0018GN\u0002\u0002\u0000\u0011\\[\u0002$pe\u0006j\u0006\u0001\u0002c{h\\\u0004f\u0002Sd]fjBQ3\u000bx׀ۙ\fD\u0019\u0018\u0003O.u5@M\u0006\u0003ӡGU@u\"\u001b#*\u001e\u0010U-`W-\u0016XJ\u000f4U\u0001uWU8[¿5\u0006*]2\u0004[UvsU\u00054Zo,G(E\rlP\u0010\\bVdTd\u001f\u0001\u0017,PL\u0016;ZmI6d_\u0018}\u0004 \u001dz\u000f@z+)(\u001eY*\u0018\u0012@KGhtKTw>,li_)]ELb9Tpk\u001a\u001cP\u0011X\u0007-\u0013G_\u0005\u0003o\u0006&ܽf\u0013\u0019B]=\u0010aG*\tX*\nL`\u0005ȯ+\u0005ZC 1\u0017,P\u001d\u0004\u0013\u001d\u0019}J\u001d\toO\\f\u0015oy\t\u0003\bL$6\u0003\u0003P@\u0015k}w?>轅\b7`ZWEK\u0004h\u0015VS\u000bĸ2H\u0015iͲHD[{\"\u001a@ƬXI\u0011}\u0015_*oPIR]\u0005\u0001\u0012E\u0016!;\u0010q\n\u001a\u001dO⮊*_+\u0010cz%0,ܶbo\u001c\u0018\u001d\u0010Ĭw<\u0015\u0013Ư\u0004N/|r\u0018ˁ\u001fr\u0000\"\u0001̌7Ub\fC΄הP\u00188\u000f\u00065\u0001\u0012K\u000e\u001c\u001c>X[$i>'th>\u000bq@O}.\u0007HJQ̂pJb!\u0004\u000b'\u0002*\u0017\u001cAF`GS0A\u0005l'0Xv/T42^Dǧ9;S[m;Ta3jlMlgju6``\u000eɧ\u0006\u0003K,{\"P[p\u0014Y\u0002\u000bW\u001d/g\te\u001a?\u0014:d*>P ٔ,'TmrUVP,J\u001aL\n\\\r\u0015\u0001G\u0015t-]\u0016Ec\u0018n\u0005\\b8Gj~-J1Z.3@HW[f[ު\u0002\u0013,0>lm2q+y͏\n/0\u000ez\tkdm3֚Kda\u0018\u0015a\u0002DVJp\u0016A#\u0016\u0018HVܼB\u0000Tb<嫗8\u0016\u0005\u0013\u0006\u0003!)\u0004'W(#0{oeڼr\u0013\u0004_}\u00107oᝩ$nqi6S0\u0011\u0010:SK*C8\nVQ3%'GqI|S36i\u0001ѽ.\u0017\u0013́eD6ׇ\u0017pPڏPH5@u6\u0006\n/M\u0002\u0015ϐ.\u0011܍\u0016%jrH^U)Ϋ\u000eBU\u0007U\u0001ĀAuu\u000b\u0019U\u000b/Qeʫ<\u0005\u0012\bD,ӡnXl4(oK=V*i`aw@!Afk\u0007P\u0000\bh+\"\u001b㆒;mRlp\u0006\u0018ʓm\u00069-]\\i?/<2G\u0003²ep\u0006&qe,!#\u0014Z@$ -!%ŨJ׷\tT$\u000b\u000f\u0003չ\u0011I\n&4\u0001-t\u0006\u000e\u0011rY`BQ\u0002cS\u000blQhx\t E\u0004\u001c\u0004&]?\u0007\u0010cTU\u0002\u0014\u001aЙ׿m.0\u0019\u0000LM\u0006X,v35,5agj\r5\u0007\u0004fjՙ\u0003-2`.Nƀe5U!@]#B\u000eZ\u0000b\u0017!\u000e\nTǠrMʸ\u0000 \"\u00020aHcO\u001fl.P]NBy*RBP\u0005-\u001fTg_\bU\u0014\u0017J\"~$e6!\u0005UY[\u001e\u0014Uk\r&j,iV^p\u001b\u0007=\u0015^\u0010/T\u0018Z\u0015GE:Z#\t\u001eqGH9+ŶE\u0015?T>8B9\u0000gtb`?r6xYc>[\u0013X\u0003Z7aV\u0002\u000b\u001aej\u001d,z@9J\u0011>\\;xV\u0019\u0001Z\u000fˮ\";a\u0016hS|,ߜwhy\twI)H`\u0007V\u0002s\u0013.PU0K\u0019\u0002Ya>L2\u00015$ٛ%\u0004hEљ\u001dE`\u0019=J@ JXF=&̠k\u001a^sB\u0001b6>P\u001dCע%*t\u001c\u00188O@1P`hiw՚\f\u0000ބP9;\th~\u0012\rendstream\rendobj\r23 0 obj\r<>stream\r\n**R~dŰ\u001arrK\u001bVy@\u0005+\u0006eFǟյֱ\u000fe㽡r*\u0013\ff*\u001a\u000e\u0017V\bL-]1\u001d\u00148\u0001upI^(ЖRdb\u0016[L\u001cխ\u0006y\u0006Ԩ\u001a:\u0002$\u0002ƞj?ȨOQTQ\u0000\t\u0006`òH)੝\u0006x-\u0000im`qh\u0007@ͽ3\ny;\u0013h\u0016v5b\bE%>-35);|\u0001*cXVom\u00142\u001bn:SS\u0016\u0001`\n\u001a;\u0018l\u000b\f1IfEd\te\u0018jT\u000bjZCV¿f\n*.eU\u0010'l\u001f3I@\u0003\u00009e\u0012\u0006:\u0002C\u0015M|\u0011\u001b'͏Wv\\\u0003\bG5v\n\u0016%v9SUihJL\u001fk4\u0017S\t1\u0016⵪C\u0015#qK9mm\"\\(\f\u0010N\u001c`\u0003\u000b|\u001d\u0001H^K:\u0010VoZbu[፞2F:\u0007(\u0014K2٣AW=Z7\\\u001fZ#䇕\r`٩SF2IW\u0013\u0006a\u0015ԑޤ\u0017J;\u001d[\u0010.V\u0005PZ\u0007\u000fS#\bDәZA\u0012\u001eh07S,c3\u00140.\u0001љZ\n^XÕŲ\u0006c\u0012\u0004j9;~\tbI\u00031xcpbP\u001f\u0011\u000bASKB\u000f[-gI0G:ɡ\u0015;\u0015O>N'iJӐ^?=zS9\u00009>\u0000׉Q\u0002\u0011{\u0019w \rLNbb6)SPDƒLKCDk^\u001c%\u001d(P߇ao\u001a}2 \u0006\u0003F\u0000+\u0006f\u001a@S{9n/\\< \u0002ϗ#\u00017\u0006\u0003M$\u0002/\u00001zg̋k (A\u0017,;Xڀ\u001bP7S[y\u001d{/\u0004&|\u001eF`369t64o:S\u0011`w3Ԗc0\u0003\u0014X,\b>v:Gj\\hFt(HGKa-wR熉\r\u00007S\u0003\fR\u0000NegjYX/R\u0005M-\\T\u001a|1\u0007\u00137ޝ\u0003\u0000×\u000e&փnTM!\u0014H\u0004\u0000\u0000\u0011\u0000\u0000@\u000b\u000b\u000bs2N:z͌\"]He\u001e\u0002# O\u0002\u001c}\u0010T*6\\5'X\u0011Κ3 )\u0016(RTx|0,v#J\u0013 ;\u0019>}ϵ\u001ajSarc\u0007)A$Jc^\u0006j4V\nEW$ݘHi$\u0011~\u0004Ts~fƢ+[:uD\u0005Rklj|eOht\u0017p1\u0002\u0017Z\u000fCf`\u000b<ȗv@|LxVN\u0001\"*8\u0014:\u001c'\by>\u0006>I1v@\u000b\re\u0002\u000bqX5á:A\u001cy?Aˤ.9GCHԚu\u0001U\u001cnIYС1\u0012\u0017+{ GL?\",U\u0016^Z\u0013\u0001z\u001ag\u001f^\tz\u000393ZxЅLc}.Rd0H\u0017(a&em\u001a\\i\nD*a}XWRVD!u\b}/R\u000eo.!M\t\u0010\n\u0017D\u0001baGUNg\u0004D,dA@\tQIs\u0015\fC\u001a\u0011\u0001\u001b&\u001c5xe6q#aP\u0004\u0006\"uby&Zk\u0018Y}\f\u0007\"p\u001c\u0005\nA\u001eR\u0015F`레/\u00146Ns{xt`zT\u0004GH ^8pq\u0007JB\u0011l:޺a\u00158\u0017k[6Zs;Q!\rƞs\u0005$\b)\b\u0015JŎjh\u0006HQkF.\n`=\"#6,.\u000e\nS\b\"mʚ~g^\u0002@G6a\u001b$*\u0014F\"s\nJSE8\r5i\u0015\u0006h}7В\u001ctZ\"pV}\u0003\u0002M&Z4_}bl}ߖFp\u0000E\u0007l\u0019\u0006\u0010}Au\u001a<=@2\u0005\u0006:J,c\u0004\u0007\u00149\r\u0017zca0Ѐ<\u0012Nf't.K\u0011L\f}\u0018;c\u000fR$\u00120fx\u0018c})g1OKU\u0002>;yBi‚ψ\u0013A}߷c\u000f\\Y$..$H~\u000e\"U>Y`IܾQv\u000e]`4o\u000b\"9_Y\u000e\u001a\bl\u0005,Q@%\u0003JU}ǟ\u0004Wl%`\u0016\u0002((x\u0016Jb\u0016W9Wa\u000b}B*8\ty5\u0017\u000e\u0014\u001eG\u000bE*B1)\u001e{\b5\u0017KET.G\tE\u0001`\u000e\tSQPa&[(}\u0005M=\u001e\t7\u0007\u000e)\u001c\u0012\u0015\u001eǂo\u0012@\u001cz.\b!E\u001a\n/s܇\u001d2\"\u0016uPC$@\u001e\u001dϐ4jq!٣yj]?\u001c\u0006A9L\u001b\u0010ˈz\tP@d\u0018}\u0016ΫAp=\"Uc\u0011;(\u0013\u001d\u0016NpAH<\u00171Gc2aS\u000b'j\u001eg;\u001eq߷N\r5\u0017N&\u0012\nZ\u0013S\"\u00104\u0000D\u0003\t9\r\u0002\"y(sw{I\u0012]O\bﻣlIc\"\n@A\u0004\t| \tX,|\fDZ.gz9D$a:9\u001e{ܣ\u0003\u00168\u0014=̏:/;0u톧)2\u0016 p߷sp\u0002\u00056-(\fod\f\u0000\u0007D\b8L)pxx\u0007~\u000e{\u0014PY0=#\u0006e8*G\u0006{Ц`\u0002|/\u001c#.\u001a9G-\u0007{\u001clFΓD\u001b3)-)QG\u0012ô%trr@tYJۓ@\u0017\u001f\n\u0004\"3n elWʲ1>\u0015C\u0015s\bJk\u0019\u001e稰)p\u0012 o\u0004R`\u00172%\rO!\u000bN\u001cyʮ4\fd\u0013\u001d\u00134]_<\u000eB\":=Y05\u00110\u0006\f&+\u000b‡\u0014PnaU_`$\u0000!C\t\u0006QHd9&a\u001c6䕐\u0001'ECgj\u0001~\u0004Ga\u0005vZdA\u00052 !aI=?zb \u0003!ΉcrJJ\u0010[E;\u0007t[:M\u001ea[,Hsud\\3\rv5\u001c4\u001eivM\u001f=5[\u001aYr\u0000oz.\u0018Y\r6{8~i\u001b~eM;`,i7\f\u001c8d].YL\t\u001a6e-l@\u0002n/e\u0005hn\u00014,{緍~]k{,]V\rCX\u00009ŷ@-{\u0001\u0005ho\u001cd5\f)\rZ%\u001bo\u0000/-\u0006bY\u0005K\u0003\u001dpp\u001c\u0003r \u0005b\u000b2[\u0003\u001c_\u001c\u0003u\r\n\u0004\t,\bo~\u0003\u001bŲ\u0000:\u00101\u0001\u00025,6\\\u0007\\\u00018f\u0007`\r5\u001c|i8\u0000_1\u0005\u001b\u0001`Y\u0005l`x\u001f-F[6`H헶\u001bF1}\u001e\u0016\u0017Sџ\u0000\u0019bh&{cV\u0016K1\fe4ǎe\u0006A~e7 \u0017\u001dk\u0019\f4<{_L\u001cp\u0000aKfǰ\u00122[j\u0018s1lǔl\u0003\u001c\u0018\u0005_d4y\u0013˲Fk\u0014m\r,yT&s\u0018\u0017e4lo'`f\t13e\u0001lQi\rׯ^C\u0006X7\\Ý3\u0000aor8\u001et%22MncYV0=\u0016>\u0003\u00157\u00132ev\rC'ӻ-X2krkb\u0005͵\u0005!\u0003a~i\u0012\u0004 kؾdm\u000bvr\u000br\f \u0002\u0003o,\fBwOq.D\u00009Qd\u000b\u0007 [\\\u0014G;\u0007\r{ڎ\u001a\fUX\u0016ih~c\u0017\fxyB\u0006Tԧ0`x\u0017\u0012iLo\u0002v\fn-\u0019\u0012\u0002\tDZ\u0001\rbh!\u0015)ʦ\u001aն\u001dd\u0017\u0002\tC͒\u000eCf)\u001f\u001eJ4Hvc\bJ\u000e\u0019\u0005N\u001aA\u0014JvH09K,-\u0015JM@XJ\u00113(d^\"5̈\u0016\u000bi?cIXFS%ι{yiEq\"+35R(n0IPJqzR\u0019U(L\f*d1g\\F\u0010U\u00142)=fy&@du:ĜA)\r\b!r\u0001\u001e\u0002Y@C)\u0006n+}\t$\u001cLsԨ%\b#\u0006%\"`xWTCj\u0007K\u0005ה\u0012\u0011\fJ.\u0007\u001bG)\b\u0010|D\u0007\tB\u001f\u0016\u0013\u0001\u001f\t\u000fDD\u0011HjX}a0\u0016\u0001\"!`!q0~\u001e\u0007d\f5\u00130eU(¼BY\u0001('^bЀ=k8@]i\u0012T#P-,}I]وYgE\u0005X\u0014`9Sk\u001cJ\u001aZt\u001c6\fT\u0019Q5yu@J\u0006hd}0\u0000ݕ}\u0018yYuŅ€NR$#bo$j\u001ayy\rkf`$0W\u0012\u001eVV\n?\n5¹=o\u0007XS*E¨\u0005VSz\u000fT\bZeE\nH\u0019Z8\u0011*<2Ji\u001evөJl\u001eW;:AO6-\u0003\rZ}\u0007ԉav:\u0011\u0007\u0006]:(_\b]t&1Ǖ\u0006]Q2l\u001b}P@\u001c!\"p\t\u0015T}T\u001cV\u0004*&x>Ƅ^\f4A敋L/,D\u0003cKI$_s\u001f1o&~q\b)\u0019(R;\u0003|hky:AG`\u0002E9.)DL$\b\f7$2\u0012Qk],:GthASN#x\"j}\u0012Sz\u0007j\t-<\r\n\u0006ٱF6іz\u001e\t[(x\u0012\u0005b:A\u0005\rcj\u0011||\u000e'\b\u0002E'֕RD\fs„\u0005EfqK#+\"*9ըᨵG\u0010[\u00198/\u0014KGK&(\u000e)!JEivY{6FY\u001f lŋ9\u0006\bqoyL\"\bʃ9>j-YH\u001b\u0016\u001ej:!\u0011,HK\u0001k^b2$+bPp\u0012\u001b'mE჈r\u0014\u0006${A0v F9\nV.j\u001f@\u0018)^ꋳ\u0011W۬\u0015a\r=Z\u0005\"\u0015\u0014ܼ\u0010\u0002~դ\"ǿ\b*\u0019\u0012\\\n82\u001fЫQ\u001eE^1!j\fDzzgcb5\u000bM\tjHo]tzIFT!\u001bF\n\u001cy\u0001\b$&AfPL/\u000furP`dD2hܠ=[\u001f\u0003G\n\u001abf|\u0000ip\u0006/\u000b\fP\u0000:^NNq$-sņ|\r\u0018\u0005\u0016t\u001aE\u0000U\u0004Lh##hðYl\nܯVg,qsq8$4'\u0010S+lXp8BaC@L5¦Vf\u001b\u0017\u000e\u0016h\\*zP;Z5!P$]\u0015 Tp\n\u0011}Y!rMPa& j\u001cbg\u0006DK\u0006GEqD-IM\u0004\u0006}Ht'9\fX_\u0007ܨ\u001fW\u0005FdSeٸT!G\u001d\u0003T!B!\u0017u !\tˁ\u001c\u0005^14~M\"M\u001d[\u0003\u0006\u001d\u0018\u001bs̈0C\u001d\u0015\u0010\u000bd(=NTIf\u0012:>ؾ:F\u001bH^^vE#\u0017u)BBN\u0016r3I3)d+VxO\u00037\u001crA#6\u0005@2[<\u0010D\u0018e`Xf\u0000\u00041JK?RupJY|0\"\u0006\u0003gTJm]\u0016{܀aB\u0016\tl\u0002\\\tv\u001cH*\u00029E|9H'H*\u0012<.\u000eI\f|\\\b\u001b\u001d\u0015\u001cêޖ7>8hq%H,\u0019C*\t8.:p;\n1=\u0001:\u000ee0i&gܨ+`#R\u0000\u0004n9KD2iPN:\u0010\u001e#\u0003\"؉ad\nդ$\u0005\u0019\u0010\u0014\\ɋ\u0007d@<\u0015X\u0000\u0011UGgBHё&\u001b\u0004ezFZDҋ\\\u001dLm\rTy\u0018GDSN\u0015a\u000b\u0015\u0001S~fyn6z\u0004,S\u0017I/\u0011J\\V\u000fAJ\u0013N\u001b\nB#we\u000b/[\n4ȁM8\u000e\u0005\b\u001eY\rjZ\u000e\bq\u0005|Fa4&=<|դzF\u0016(-3YUl\u0019g\"\u0006eYU>Ġ\u000eg\u000b|\fhC>\u0004\u0018\bA\t\b\u000b\u0014J\rQ|\fS5z|SBp\u0000=n\u0002#0la\u0002\u0002\u000bC3HH\f-\n[]xQԢmu]\u001bn\u0016^kH:Ug.ϊ /\u0014I\u0011\u0004SGRHj\u000eIqs*|H-?@\u001ba3\t\u001b6\u0006\u001bE/c0/'3!BQ%x0Q]S&2dT\u0015/\u0004\u0001Ȓk&y6AP_\u0012ȬADMի\u0017#x\u0002H:tu\u001b\\\u001db'FJl\u0010\u001c\u0015\u0013͞\u0005A\u000bhh%&\u001b\"R|H\u00122>`ȆHR*\\\u0002\r\\.@A-\u000fP:!=76E\u0010VT\u0010JLs\u000bcy\u0017$b9Y\u0019\"#\u001dŒ\u00185˭Ynrnc\u0012\u0015Z\u0014!^\u0017\u001fF r?ċV,ȡU\u0017;\u0012;\u0012;D#hTw׷b_`_s\u0010ۙ4ЈN\u0011okN\u0011\n^$w&,H~q\u0006g58˂@#Ш8\u0016ՆY}\u0003>~-\u0005/$zIa\u0006\u000bzFg4&8{k*zA2<=\u0010\u001ce&X\f\u001c\u001fWHA \u0018\u0016A0n\rU<^}:([3@\f\u0007(+bJ\u0012஬ը\u001a\u0015\u001egC>hVÝ\u0012q\u0005JFy 1ZLjp\u0005)\u0018Y5귦}\t]Y5kMj#t3@\flGǰylZ~ԬMV`mŃu:\nfA\u001fɘu}łmZ\u0014~ξ\u0002I\rFrY^q\u001c\b\u0000%&\u000f\n}A\u0017F\u001f3(%\u001bJ\u0002c=:O\n!\u0005=\u000e2z'`XlWC.\u000bF\b\u0006\u001c\b\u001c\u0016$X\\'(=t0\u0012`\u0018)#)we9\u001d\b\u001c#\t4\u0014\\\u0019I\u0019*keBC\tl'WLH\u0002\u001e\u0007/ \u000b\t:\u000f/x\u0011>3\n?,\npSQ֙\u001eyg\u00136,\u001cnI\bI߀ܕuE\u0012\u000bB4\u001e\u0004?/\u001c\u0007輓O$\t\b˂\u001c\fHo!&we?\r\u0011\u0002\u0019\u0010\\=-H$,ȩ}+qNhN(\tиvK\\ְ*A>\"\u0005(\u000bi+\\F\u001f\\\u0010\u001e\u0017ZYK\u001aE2in:\u0003\u0013J_n4`z\u001c5\u00066v\u001d8&\u0005\u0004ȨcZ'x2/I\u0001\u00124f@r`_\u0001v8nts\u001c\u0002u)GBhABb\u0015;sX(\u0005kZ,\n:ZEsOv^Qԁ@B. \u001f\u0003b!\u0004BNZ+\"og,\u0007W!B2@\r\u000e95\u000ff_մ\u0012=\u0002h:,t4O_\\}_rD<_^5Q,9'ji/Ot-U\u001f\u001dD˴}G̀\u0000@7?]^>vr#9\u0001FidM@ùizzt5˲\u001csDѮM_T-GEUG/=~u4O*?u뺎Wѳ(յ稚]U{\u001fG4kҷhײ,1ܥ\rfiџ4ԗ\u001fKuvLD~?\u0018Xwog:~_ݧj:~c깚ǎ?\u001d\u0001{]TE׿S]\u0002e?Ut\u001fM\u0014\u0003\u0005|ziy{\u001f\u0018\\g\u0014+Q\u0000&}@@\u000f\u0004\u0004z\u0012\u0000@\u000ftn\u00168T͏\u0003gt&9Hs#`r\u0003\u0007;\u0002}#8p\u0002\u0002s\u0004:\u0004\u0002i\u0007\f^\u0015@\u0004 \u0014\u00053\"U\u001eg\u000eRq\u0011Gs%`c]\u0002=@\u000f\u000f\u00074\u0003>\u0003=9W\u001c<\u0015GTsl\u0000d\u0003\u001cĠk\\1\ts\\U\u0017J0\r\bĖ\u0005\u0017,\r)\u000br}3kɄ\u0018e%\u0018 \"\u0004{$#ñ}x\u000b h+\f\u0005A8\u0000gw\u001cH\u000b\tP~\u001c\u0005Oɂ>8\u0011C\u000bqI0{\"~t8\u000e4ي/L$ F:K&lzg\u0014w׏xX\u0014\rIof'eCA\u0018^\u001fBN\u0011a\u0017֪Z:\u001e˯MQ8fK\u001akW\t\u0002\"\u0016 b\u0004B\rk_%\tT4\u001f?\"E|BC+G\u0018osFn\u0019QH@\u0018 (^\u0012\"P\u0016TW+B\"{m$:9Yy0diڐ\u000e\rqfCvZӽ^TY\u000b\u0019O\u0011lT\ro\u001c(}%\u0002j7F\b\t>RE;x}u\u0013=%;[Mzk\u001cĠDiJl\u0017`|!FI؆ɂY\r09Ij듨:I?\u0006oJmpM4nDM,\u0007]Ws`)\u0011'7\u0006\u0013?LXa} 9Y`{\u001e9F\t{a\u0014~`\\s\u001c\u0010!Q\"1\u0019\u0002̨dR%db!\f\u0019\u00060\u0000\u0013\u00000\u0018$\u001a\u0005ᰶ\u0010\u0000\u0014\u0000\u0004E4&8:F.,&(*c8$\u0016D9\f@\bB)\u0018\u0002\u0005\u00068+\u0018,jv6B\u0017h\u0010kYP~܇\u0010sY>))\u0011z\fxN`,A9\u0011d}HG\u0012R\rE\u0017G\u001ał|CRhd\u001c|J\"Ѳ!\u0015P)<֌B\\Y!Y5\u0001\"\u0010\u0014E\u0016iHBfK]\u0004t\u0006fֱAǻN1\u001b;e\u0007ƆNk\u000fj\u001ch\u001dS2m\n)׶?:\u0010vd\u0006Y+\u0011\n@ЈQFm}ǷZ}!:\u0010\u0011(\tl\u0001$Exq~-AÀNM,\"\u001a\u0011B\bL\u000bQn\u0003|C\t\u0001dv2Vd)(\u0017MBP\u0007\u0019Wx\u001cQ'`\u0011cQu\u0006\u0018ۅ\u0004=c\u001e_D!6\u0014jLč\u0000PX]+?7w \u001a)+̓'$\u0002Z,\u0011\u0000W!.'\u001dl)\u0014\u0004BB(\u001eH\u0016WZcq\u0015샀M\u0000x\u0019\u0002D\u001a\"\u0011a\bb$2;/ꇤ_#\t6\u0002\u00063m)\u001b\u001bF`07\u0013ØdeDjCjm\u001bi5I\u0016i5\tc'kܹ\u00124fɚ\u0017f,x\b-)k5\u0015c$\u0014`]zdu\u000bN駙H\u001c\u0019U.‚TÄ\u0002p8IuP@s`IʌV.\n\u00051c>\u0007\u000b39p\u0004䛓\u0010=jXG.OҲR.\u001fƲ-To\u001a(_\u001fFkHZRX~\u0001Ui\u0006\u0007hP\u0005~tG_-!}\u00144Zq\u0000K!\u0002ѲyQ./7t\u0001!\u0000\r\u0003\n~\u0002\u001d4HR/H\u0005W\r-\u0018?۹~.Mɦ!#/\u000b!*lC\u001a~_%uȟٗ\u0011s\u0014c,Eq\u0010ڨVc\u0014BKƕu@\u0000l\u0015!W.E/Y7$O\\iy\u0015\u0014H\u0010\u0017E[Q\u0010\u0004?a9xnu{1\"*$@ӁR\bp\u0017}k8^[\n\tT5$12#6x\u0002ĸ˴a\u0003\u0001\u0001\"<}sj1Ў\u0018/<\u0017tʃa[qYy\u0002%'\"\u0000n\u000b4\u000e\rݏS\u0010l\u0005pI\u0001S\u0002\n\u0003\u001dT\u0006\u000e\u001bw%+qI\u0007KplHtY>ZXioDWШ3\u0018ح&)Pmĉ+^\u0013\b&aҭֲ+\u00164S\u001e>PP}qq6/1B$]}.H?\\_\u0013,\u0011\u000fu8)+\u0004]Zj]dPx\u001c(5l\u00153?ZK(z@XGeIJo\u0013IRizk\u001eל-&\u0002F\u001f/6D-W\u001a2@6s)Te>C/\r\u0001xY|a\u00024+״\u0004\n\u0012>\f\\fs\u00052ws)6q\u0000;@Bu+R3{!\u000bFm\u001bGF\r[gi͑Z0\u001dټI\u000fz+x\u0018wŻ8\n\u0005ܸ\u001f>&\u0004Fo\f\\F|o\rT\u001bR\u0013Y\u0002BHc-=m#\u0013aPC\u0005K\u0000yTKӐ\u0016\u0017\u00079+\u0002js'ƅ)&\u001b\f=~AK\u001b\u0002?NN,|Y:\u001a\u0013\u0005uy\u0011Je\fS\u001e\u001flfcƽ^R/!ʋ9=\t\u001e|xEJBGC0a\u0007tG\u001fJ)\u000f}}7b\u0001\" \f\u0001J=@쎅1c#Ѱ@x\u0007mq-\b\u00194-ˉ(\u0012Tz\u0015%]#\u001e,d\u001fkeζb\u001d\u001f\rS\u0005\u0000\u0001W%$\u0004@Ôd$>Q;\u0002%\u0010IJ&\u00184#aw\u0017F\u0014vJS\u0004<-\u000eB4i}p%\u0001T#оg\u0001ݪ!\fL:\rШTe7\u001a\f;Z2:}R\u0019Χ|\u0002?2:QF&/@i\u00149zqf`\\-LA\u00077U1'9\u001aΏʛ%\u00073\f/\u001f<%\bґ\u000byka)=\u0007\u0000%y$ .zXV!2Sg84\u0012&Up=n^/`#;\"0?Ljg $PR?~Y3/\t5fрEk9f\u0011Vw<6\u0002\u001d\u001cT\u0001H\u0007P~\u0005\r\t? Pj\u0018\u0012R\u0005:!6u$\\\"׬5X&3P!,3mIy\u0015²a\"F5b-\u0001U\u001el$6\\-@\u0018@Τo\"z_P\u0006P8y\u0013Zbp~\u0016T\u0006)\u001f#\u0006@I*\u000bm\u0017\u0011\\?\u0002\r$멃L5\u001b\u00168\u0010\u001dK\u0000\u0016q!,\u0012\r\u000eHZ\u0019J\u0004)ck 3\u0012=\n\u0004W;0;\u001436^x\u001bĤ4ѐ,%.\u0007\u0018\u001ce3+!\u001c\u0007\u0012\u0016<\u0010P9uԁ\u0007`86E!ZJ(\u001a\\0\u0003w1NL>Ls7Q>7nа\u000bS&\u000bT̹zUÙe0#i\u001eM\txx`O1\u0007P1Lcm^OM\u0016,WXy&G\u0007+\u0010~heS\u0005\u0010->d{n\u0010Lݲ\u00070\u001f(U1g:m\u001cRseOspuv(>F-?W\u0006\u0004\u0016:Hqs'):3zxѣGU̘07\u001eFG_1*y)\u000b=Wl\u0014ġݫ\"CC^\u00015\u001bq\u00015W\u001d-d07M\u0004\u0004eLҚ\u001afJ4\u001f/\u001aYMN=,\u0005V?k)e&z\u0007\u001ch\u00048\u0014L/9b\u0016Q\u000fTD̾\u0001\u0011\u001cVh@11}mE.Vaz3\u001e*R\u001ea6ԙ8%v;:\u001aҹC\u001d{s;jgd\u0015122\u0006\u0003nvb^dK,R\fn*\u000e\u0002\u0014_cI\tf)9?\u001d]Qf\u001f{yR3m\u000bw\u0001\u0004]#Psz\b\u001aěϥV<\b\u0006ޠQYokm\u0005[dCRȽMZ\r\u001d,od5`TB3bL6!\u000f8\u0006crUc\u001aث\u001dc$jŘ!\u001d\u0015*a>\u0003\u001e.eD(\u001di:\u0014s%)fi穋Hvot1hF( \u0019\u0007#,'\u001f+\f\b$[̰F\u0004/z|аP{%ЎJ9\u0002JqSym\u0003X1\u0004QJ&v+'\u0010&\r)\u0012\u0013.\nU2\fߢC\u0019\u000etM\u0000j\nXi\u0016J\fnD\u000fJZXG\u0014>{@\u0010\u001c\u0010Q\u0001䨤k\u001e|\u0000Ίg\u001a7c\u0014/UB<;\nr\u001a\r𠹭\u0004}\u000e{T\u0007\u001f/txWN{\u0003^<_riL\beTmYty!@K4K\u001d۟~I\u0000S_Ǐ\"\u0003=(Z!Jmj\u0003\b/d=FNNǃXX%%XSu?\u000e?\u0013g\u0012\u000e\u0000\f\u001e\u0006Аf\u0001\u0001BŭkYv\u001d~7A,T=J,Y\u0005(m\b\\s\r\u0011Jl\u0012-7\u0001+\u001f6sK\u000fK\u0010\u0013\u0016,+v-|:Y8iX7K\u0005[X\u0017x@\u0017\u000fdьY\u000b[\b\u001bۢK.g\u000fe\"q]\u0017H5BP+kڑrrsO\u0006\u0002%K\u0003Q>Z+H\u0010\f\fX\t\r[2wK`-z\u0013(a<ۑՂ~!64`t\u001e<%ƺE\t$!\td9mS.=}\u001alJ\u0014\u001d5ߨ,BM4bD2p\u0014Vz\u0000)ga17\u0005+DH˂F}MZi`I\u001a\u0019\u0019[,h[L*\u0016\u0004tտ\u000f%kby\u0017\u0001ʲ%Y000\u0013wO+\u0018\u001a\b)j\u0005,Mwr$ \"m\u001a`\t&fN\u0006\u0002E\u0010uz=5{0߁\u000btY~w\u001cj6\u0005\u0011a |\n|\u0001D0tɽ\u0010CۊgӚ4?5!P3̪\u001bK.c'0j~EEf>5\u0014}'Q_|4r\u001akcH凙AT\t\t҅L\n! k}`+ʜݣ\\[Ӊ\u001d\u00039+၈IC\u00032c)]nݽ\u000fyn3(LMr)\u0001{y\u0017MnR¶U\b3JU+F30ks1ԤG^<˴4cc\u0017\"RF|@\u0016\u0000\u0017\u0015%;UU=8*\u0011\u0018\u0006,>8HE\\|=Iδ\u0019|C\u001cݛN\u0018L9\u0001{ B-bN>\u0005)镢]\u0004P@\u0013\u000f\u0002Ҵe'M|\u0006\u001ahE\u00187z\u001c\u0015GF\r2&S޾ts\fIɺR\r@M\u0002$\u0004ȡ\u0012Ͻ)mQ\u0002ihl\u0005`z\r:Io4(^_H'ar'2Ke>Y\u001eh٨aZ.ۉM@\u0011\b3ʙx\u0001S44r\u0000\\q@zRDP\u001d+ᚌ^\u0017.DtH)m@#Y\u00192kR\r'Z|[і\"1'n\u001e×/:\u0003U\u0016i.{T<ؙ_~CAJ,7`\u0016\u000f\u0012\u0014A\u0004\u00071\u0016j'hgݹ\n~ЈL-0kZJ(Xw\u0002(t\tL[&iI\r\u0019\fA\"ַ\u0015ܳ>(1H:\u0013 8pl\u0004\n\bDr6̘\fF\u0017R\u0016Q\f\\\u0014cuۊ\u0006yDU\u0006\u001fzt0'\u001b'aapX\u001c,\u001c\fH\u001asD7\u0011g\u0005D\u001b2\u0018aXM9\u000fPnCՉ|\u0013\u001aV\u0001Gp\u0004[\u0003JYVn0ʡ#2ΐ\\o??`^o\u001c>o׍u۞CwKGi\u0011W~u8L+k]\u001d+I^\u0007E\u0012na3 of.\tPwA,\u0000)xQZNg\u0005\u0015cc5\u0018]9\n\u0014\u0011\u001eJ\u000bݙ \u0017\u0003׏\n\u0000*\u001a2=Ș}\tR!\u00143\u000b\u0000\u0005\\A&$8=M!oP\u0006\u0018(׃rڢ\u0006{}\u001c;@\by[\u001cV]A\u000eHt9.2\tϰJ\u001fR3;ֿۢ\u00194)k[C-`>$rhG\u000f?\u0013NW\bb\u0012\u0007eHMwI\u0004JUs':Q\u0003w5Z\u0006_\u001e\u0016li!\u0004dW@l\u0007\u001aZQӣ(gݩ5\u0003feTʼnǪi\u0019qzFVWvtC[VZ\u0014$hn*%~t>\u0015\u0004fKAtM!\u0016̀>Tx\u0017]B\u0006قQ!J\u001c\u000b\u0007(7z9Gc;\u0014\u000e\u0015d#0\u001e\u000bLd%8e>K(oo %\u0016@>ׯ*f<\u0012V{E~F^zk\u001ebӫ1\u001f|Cvr\u00073\r*.5\u0015Fk]\u00186\f?:b\u001aJ\u0019Wg'¬8\u000e2\tؤ\u001e5ҏUd.=Lٗ-G]r$!(E*)%3&eK}`n(\u0014+F&\u0016Y\n\u0016=Sy\u0010\u0011\u0016B3f+s\u0004r3\rP(\u0013\u0004ۃF\u0005Hŗċ?ku$&x|`\"7R9^v\rW!-(Wp\u0011ő\u0017?hV&iBfs܊+\u0015J\u0018{F3Xy~?R&({%V\u0006E\u0017░2#\u0001+چkֲf\\O.\u0012tE.(aSQwn)-<0rI\u000ezv2]:\\3+\tL\u001e*Ł?g,to\u0016GLW~ܢ\u001dDc\u001cn&8\u0004b˲GLwj\u001b`\bGRl-g\u0006r\u0015Jq\f!V.\u0006*\u0003Ͻ\u001e\u0013%ʇ:ב222v~C`eDnFFИ\u001fѷLjp:\u0003(5w\u0010[Jf'^e03\u000b~\u0001֎X\u0019K \u001fƻb\\\u000e%YKN7\u001c\u00112%a\u0003tm\u000b\"\u001b]\u0012\u00068lR,y\u0012:3^+NhLk/;a!t\u0017\t\u0011\u0005\u0016xF)WY-sLRH=֯/ide\t\u0010r=\\tXXǤAd@Pz\u0015\u001d\u001a\u0014vu9]!\u0012Ag|u{~\u0007r:^(CW8S\\S×ڵ)\u0012,Dď\u000e%em-&pZkt\u001fz7]\f\u00008jH6ӑqէ*fZ\u001bLGȿ}v2Hrϐ@^R\u000fA0T\u0000CVIjp\u0006`oH!l\u0018V6xLW\u0002\u0014i#(\u0010qL\u0012LAJni\u001d3p7kF\u000bς1p\u0000v\u0016\t3QkBq1~KFn E@n\r\\+\u0014E\u001a]d~S\u0001a)\u0006|؎\u0014Hb~\n\u000e#cu\u0001zXFPP(hִ\u0003@<\u0018K\r/^ZB\u0006Mu[sShUb}I\u000eJ\t\bS˓D{@\u000b lF\u0014jW\"vg%w\u0015hH~K9\t\u0000@_*:ݍ+E\u00109[6υ?\u001fwy<%[\u001fYH\u0016Z0\u0019,\u0006\u0000D1(\u0003\u0011O D=ba17\u0001zXM,=\u000fb4{~^IWba6/\u001c6aT<\u001c,%\"P|85~}\u0013\boQB`|{\br@ON:Gb'|亅Poj\u0010>Dg\u001d%\u0011w\n\u000fT\"ߌ\u0007\u0003vahV.^+,?(Ȑ\"\u0015jgE>a\u0013\"Rk-b\u000f\u0001W\\0\u0005)<´Gj9l*\u001a\u0004l\u000e\\M9\u001dW\u0001ը\u0012\u00162Ya&ߨ0?I\u00166Y9uڌ\u001b\u0001DyW\u0001<\\s~Dʩ_cXߋ|n\"q崧ϐ#bJmeȤ)\u0014j\u001c|qS\u000b\u001eWš&v/\u0015\"N'b\u001eÌDXxo)l\u001d:5g.q\u001bҦ3LrԨ\u0019\nhT+@U;o\u0010#^\u001fP!J…W7oct7y;1\u0003~vƄ\u0001԰\u00155\u0016;S]I\u0006p\\vfl/\"\u0004|+~#Ro/\u0002$aִY\u0014p3H։n6\fL»\u0017\u000b&倡J\u001d0\u001aVF\u0018VDf,)[\nifCIf\r.dM3>/̂oc~\u0010_if]Qш\u0003)ͧM\u000ee.\u0013\u000b;IL#R\u0015Oщ)n5)O\u0010-\u000eZ\u001buu\u001c\n\\]ySv\u0012DV\u0017bΏ@z\u0000KҨ\u0010|-:\u0010\u0007*\u0016i\u0013q0]j[\u000e\u001f\u001e\nif\u000bgGF\u0002uEc}H\u0017\rP8\u0013J\u000eQe܂\u0013\"\u000fV\u0018R3&Y\u001e;\u0002\\#d\u0004\u0003ːܥ^lsp\u000eP'\r\u0014.&%o\u0001DwVw\u0006i\n[\u001a}X\u0013$m\n2WVؾP}RuF%鲂!M<@\u00150|\u0016g\u001fGd\u0003\\,\u0014\u0014e4@\u001d;;-\u0017/M\u0019sS>2um+ar\u0017\u001f:yo\u001f;5+::p\u0010YJ6~FqaټJ5\u0017\u000bT\u0012\u0016>\u0007\bpHP\u00046\u001aZq4(_\u001ft{\"?'YϜ\u0006)[j(M\u000fĢ19CSwoU]%P,\u0007稼{\u0012-{\u00113\u0013@h%Y\r\f\u0019eN`zCb\u001c\u0019S\u0018wG*\"2\u0010tV!\u0012\u00193K\u0001d?*.\u0011~\u0000M8֦\b\n\\L_.tOr]<\u0005{W\u000f40YÇ\u0014w\n\u000f}\b/J-6\u0005{v\rs{03(eٮaP4f^\u0013lrycIYB]n\u000fcx\u0002\u0005p(C\bҩ!lA\u001cipXup^c8-UJdI\u001cP#/\u0006\u0017\n[R'pE~\u000f/tA񆏬\u0011ߑU\u0006\t{^gRfG+z\u0015C\u001dF|v>\b4BMΝ\u0005\u00063s\u0015\u001dd\u001d\u001c\u0010\f\u0011x؊;r\t\u0019a yekdM\f\u001cZL\u0004\u0017+\u001e\u0019S9\u000e\u001cOU\u001eX`E$u8\u0010B4\u0017\u0015\u0001\u0000*\u001dpa\b[?L\"|2\u0019iN`V[;g1'T\rPy'l\t\u000ber+S%\u0004\n?;d\u0013\u0010/\u0013Mb!b\u0019wQ&\u001a:2nW6Ce{T|\fB\u000eC\"\u0015jwv\u0002z}l\u0015\u0006V8ZM8\u0000B\u001bXO>7beutad~RB\fOW㯠\u000bU\u0011\u0018sS7\u0016<<\u0015&\u0014Ϊ r\u0010TGZ\u0007\u0014(:Ük\t%\u001f\u00154\u0019M s\b\u0004F\u0014\fBc1`,s\b\\a]YPG1G]WڠNe1UyAMlOuL<3̫ay}i&4f\u001f\\\u000b\ndJ1\u0000^̽3uݤ\u001fyGewOW |X4%0+A\u00018vcUU\u00062|g\u0015}fl͎e=\u0015И\u0018kM&\u0004yM3&)\u0005F\u0001vgDZ⋯tl@Q\ta\u0018zM\u0011]\tG\u0019\u001eBA\u0004CmTeE:ɾJ\u00132|\"\u0003b2\u0019\u000f\u0016y\u0000.\t|P\u001519\u0004JA Dr)X\u000b\u0017;\u001bF*|)\u0004m v/.\n\u0013*\u001c]tE\u0004s2bѦi.%\u000bL\u0012xܡ\u0016![K \u0005rph\nr\u001bٞ\u001e g7\u001fMjut0 So\u0000fn܎&d\u000fhM#].\u0001Q :M\u0012S\u0000I*zź0v0\"\u0017#fP˹]\b\u0012-\u0018g5xy)Wq\u000fy[Y6\u0002R\u0000\u001b\u0013\u000e`l\\u.~t\b\u0010\u0013s;k\u001d-\u0014?3tա.\u0002\u0015{ёW|h[wXW\"볺LEum\nPJ^K\u0018E.R\"P0ՎT\u001c\u0002AoIU\u0016>&ܑ\tDIh\u001d4j(\u0002]5h~V6ܫ`55\u0000ti1#Ha\u0017\";'\u001fQa9\u0011TB걿P>]߇hg}pAoH@.J\u001a\fD[Gr\nG d\u0003AP^\u001b?ƈr%\u0005a!pU\u0007.!\u0010\u0018b+1*PL,=#uY+V;p\n;i*P\tq\u0018Mo$f9fXCt\u0017\b\u0016b|d\u0017_ 7ȩaj^\u0016\u001fYIƱ\u0016$*\u0016q;\u0019!&6e3q\u0011\u0001F\u000fzB]Z\u0013|IwD@6˦Ò|HM\u0006\u001bw\u001b/]srNd7n\u001cJ7D#|Ggl\u0019|y\u0000֠\u0000ņk}w%s]O+\r+3>\u000e3\u0010B'◲\u001eP\u000f\u001fN\u001fc\t\u000b(ֻe]\u001f\u0001Cp~$\u0012vw-#\u000b\re\t\u0010)n\u0011\nd\u0014\u0014x\u0013O\u0013\":^\u0015\u0019\\~\n+C]\u0001֠]\u0015;B!\u001cux\u0012\u0000\u0018\\\b\fpF\u000eߦcJ)\u0003X\fy5\u0010\u001b|9\u0003#iM^פMKZRu\u001ft%r(rLAw8\u000f\u0002-<Ƃ\u0004\u001b-\n\u0015HgQ\nV!O+\u0005\u0004׸rjƿǠw\u0015\u000eSJ\u0017\u001dh\u0004\u001a.T*\u0005\n\rl׋.\u0019\u0001Mp1z0\u0010]М=)ij\u00012kW!}}zΪk[\u001a\u0005\u0015t39\\3pe>g=\u0001(\u0013[m;Ә0*\u0014z\u000ep\nT,œ{[\u0006=D9Я\u0010\rqcK\u0012$2X\u00183R:@\u00133|\ttX8\u0012 \u0010\u0012b=}\u0003DM\u000f9Hb7d*7Ճ\u0003ɳ9\rɭӒ%ɳ\bf$bkᅡ\u0007k&\u0005A\u0006\rh%{jɴE5Ku?^՗:9i\u000fML\r+\tqݿ\\ue\u000bijm&\u0010GK<=J\u001aa[ff\u000fŐHԂ,J6!jR3I\b\t*LbYc\u0016-&99s5\nPhp0.\u000bttZe\u0018\u001a\u0006Q3j\u001aϤq\u0010K\n\u001bv\u0015.Gw+vtQM1,+6C6\r}e\u000e^fn\b\u0017c\u0000\u0017{\u000f-ze,w\u0018\u0005\"[\bt!>^BKr>M4h-q=sZf̝R\n\u001bDqs\f0[Q엽p\u001c1\u0006Da_\u0017V\u0006`A뷡\u0017(@˂2j{S5\u001e@ab\b\u0017\u00070_4\bQ\u001a\u0015I,(g:\u0018}fhOa\u0016,\u0007:KH\u000b$9\u0016542ɜGnSm(<\u001diӳa\u0002bm\u0017\u0002&'[\u0011Q?/y~s\u0018\u000b\u0004\r=c7\u0005D\u0012\u0018\"\u0012^W+^\"\u0015)ċ|\r,\u001ef飐\tI\u0010\u000fڟ,Ե7G;itEM&\u0007;R%\b~λ7\t#ʾXE\u0017e[\u0005#u\u000f\u0019[%]hp\u0019rz:rz\u0003Q;\r\u0002\u0006)OX2\u000fo]I֓1+\t>z\u0018&kRwo%]=3W\u0012Is\u0010\u001d,fU\rxU@_Lpb@fZ[\u001fs`\u0016ypX\u001ez\u000fV\t[\u0014'\u001a¬5\u001dMΛګ^\u0016pK_U\r׍j3c*2(\f՛Jida\u001fwLm\u00030\u0015\u0011x罍G\b?\u001a\u0012U&ۈC1B3=\u001b!.MaEw{\u001fy;9\u0010ĠR6GB)o\u0001`\u0004\u0007}\u0010U.Cg@]\u001fyoS\u0003D¹W\u000euJ[U;z6wK\u00164 DcPfui)\u0012v1Eq 3R\u000bax\u001b8\u0017\b?;=\u000eH7AH\u000b\\<ʚ\u0010Y3x\ncu\fM㝊C{nDF\u001e\"+\u001eu\u0013im\u000b\nHaLb&\t\tY+K\u0011):/\u0019\u0012\u001c\u00075\n]\b\rԧG\u001a\u0000\u00072dAPPO'1k\u0010\u00150j!\u0016\u0003+T\n\u000fA]^@J@\b\u00074b\u0015\u000fR\"p+\u000em\u0015V.1ʥ%\u0002\u0013\u0002i@$a\u0003pIbRMETIB߭x\\{b֓#GR<\u000b>\u001fQ\u000bJ]wn9\u0012Wz7@\u001bG%2kpӻ\u000ek#\b5E\u001dM\"J))\u001df!۬\u0019kDύY\tZHfuLM>G2'X\u0012Qo'\u001f\u0019\"Ql\u00075(og{q3h66u(|RWQj ${\u001dkPz\u0007|q\u001aPؖ\u0001'4(L\u001fJY\tl\u0001\fPoJEXuB\u0001$6\u0003rP\" SARly\fW!w\u0014#\u001bSʽK\u000b\u0000\u0019\n8\u001a\u0004\u0004\u0004\u00161g,XS0氊>GiP\u0005“\u0006xc$7\u0018\u001cJǨD3y7vw\u0010!^όw\u001fT\u001f\u0011<\u0011\n\u001bFEY$E<=\u001eBu^M\u001f\u0012MY\bf\u0011J+;T\u001d&wywQ\t֣_\t\u0016\tRұ\u001a\u001a^\u0018\u0011v1\u0011^QyfFF\u0017\u0014p]&a\u0015Tv42vk\u001dB\t\u0011џlg-J,\u0013\"WV\u001dB)tB>I<5\u001f\u0015ɈL:`@n~R'fNt\u0018bU)\u0012Wt#I\u00139\u0006'՛fV!G\u001d\f^$IOs\u0015a&I\u0013c5d$DQXͭ!3+\u0005=E\u0011GZ\u0017\\C\u0011J/c8\u0012\u0014\u001cgZ%|\u001d&'3Ʉ䉻QAX4Z{\u0017\u000en8\u0015Bn͘Y-\".qsuLDЧWj\u001a\u001fs\u001bA@̀pWkî\u00172{\u0001a,F\u0014\u0010\u000f{\u0003\u0007\b@\u0010\u001b$\u0018\fLdUdhaú\u001fCEV:;2\u001amIHm|Ssl0L%Ch\u001b\f=<\u000e\u0013\u0015t$K{,\u001b\fj60fÁx\f\u000b\u0018 PGQj\u0018zuX؎:FvS&׌W_\u000f\u0007{S$\u0018\n\u0018\u000e@r/WG7\u0014,2O#0J :**V tBf\u001a\rb\u001a \u0000!`\nh\u0000\u0002\u001b@`\u0010Z\u000e\f\u0005fI)xNřPAWZ+|\fҸ12h(TB\u0004Zt@9EG$N\u0001$\"4\"yT\u001bM=a+\u0014_\u001c<\u0007T]\u0012\u001dSZp7%:\u0014\u0016Z\u0019FKG\tZ|\u00029h\u0005K<\u0014\u0010~!\u001c+*.bj2:&=ihdX>+,4-OT\u001e\u0015Ց\n9\u0014w?\u0012\u0019Ht9zEĢRFFT4<#TFP\u00196a8bx:#<*\u0011E'a\u0016ɰ\u0017,~Y),*cQF\fJEӈGG\u001d\u000bяGQ$`n\u0018*a`'\u0015\u000b1FcèQ\u000fO1^4:\u0017Bf\u0011.\rլ[%B\u000b̴\"(T\u001aP]tP8cL\u001aX(jCimÄ\u0019퉏&V}Nj\"h:lRZQڒrڞ\u0011\u001d\u000eNi :\u0014lj\u0018%ZP\u0011s/6\u001afc6\u001bF#(+\u0012\u0017N!EKǍ\u000e^\u00156V4h\u0011B#\u0013騕FP9!!)qR:%:SNe8h\u0013D+%E\u0014\u0006EP\u0014\u001dtP賲UAٱ\u0017)Vt?\u0015Mј\u0016ziQc>k\u001aw\u0010!9&qsȄS:}\u0015gFTA\r\u0012tP\u0015]g1:\u0012Z\r\u00078*jrA\u0018`kJVS\u0005&\u0016CjKUCªOJW42t}E׫(XejVVS\u0016G㍈Hf\\rL\u00186\u001c\u001a\u0007(u''5.a\u0013\"1y\t݉\u0013G]4糘9Bx7`K^Ζ)u)lN\u00198zD85;FRJ\u001asR-ؒ\u0019uW7bQD'QFwǼwsQ5bTT(\u0012:f\u0006\u0003\u0002E)\u001a\u0018JQ\u0010nD)\t\u0015UN\bũ(s85gũ\u0011!N\u0011m!]#\\Yj(q\u0004\u0010O0Ʒq#hX(GHW\u0019\u0014{'``$\u0019\u000e(nHA\u0004\u001aqZ\r,\bh\u0011Ka[Α_\u0010s\u001c=\u001e\n\"Aޖ#\n1,$\u0019\f\bc8H4\u0019\u000e\bTc\u0004f\\\u000b\u0019RKuY\u0005F\u001d1\u000baH\u000b\bw$Ú\u001eRe&:CCk\rYb.-t˼F6ehs~N[d<{Im\u0019˘7!\u0012Cc\u0018EY1ĮZ\u0018jtkC[St[ݞHd*^Ֆ6\u001b/g\u001b6,h\u0013\r!)m>=\"\u001fV+3Xkh,5\t׌ZײZ\u0013֒Bj*wz\u000e\u0006-evw0 kk×~dx\u0019C\u0006\u0003œ\u001ceȵt·\u00053bp@x\u0015\u0011aEQ\\\u0012iNɤG\u0011InVQ\f̪\u001cj\u000b7:͍,Y+Ui))\u001a!\u001cU\u0002\u0010BWҤg?\"\u0011ƌT\u0012\u0012RS\u0004\u001b:W);8U\u0002Dq\u0014ɔ4H5D`{aC\u0005k/cb\"0VѬ:\u0011vV\btePFlb\bLءp_ϗ\u0010W.⋯\u0016hI\u0016xd0D\u0010\u00122\u0014xyȬԴ0u5R\u0005΁}\u000e24eMiɧ4\u0015M2z\u0005M-sI\n\u0014c\u0012HDB\u0011M#E\u0013Xdh*Ckq$\u0015,L%\u0017aQ\u0016\neT)'H3hARɅ\u0018ԋA?\u001bK\u0015z',ԋ\u0017~~!~\f*=ACa8ER\u001d\nR--\u0017$xsӡӚ8~:\fjEeO:=h(\u0000p\u000e\u000758ߖ\u0014l+m{\u001c2%l\nSBLD\u0017\u0011\u001b\rM1`kb\u0006%BL\u001c\u00191pE1Ĉ2(LƆlP\u0012%j_V\u001aP\"Z1s\u0015[\u0015BĆU:봏vi\u0017{~1j֭!κeHm81VP\u001f\nCa\\9g~~`\u000f^0Yln8\u0010+kY\u0018I0/^\u0018\u000eƤ\u0018&Û\u0016'&|h>\u001bG<\u0014\b6ez<\u0007oM{:|73Z\b\u000e^ǰd8 \\Yk\bфp\u0016ٷZ\u0015\u000bVd!\"D7og0NrjoZ\u0012nAד9\u0012\u000e\u0005`(\u0010LKL\\JP]\u0018\u001d\u0005\u0013)]e_Nʱ*o\u001a\u0004ɆgHI'u(\f.Ap)8M\u0018\u0014β\u0016PY6z^\u0002&h6\nv\bw&4;C0#G[)*(C aPJ$8&o\u0015O[\u001d!5:cJ<*3z\u001aZp;/-\u0010&|C)\u001fZ\u0012p]=mTm\u0017C\u0004KׂnG]\u001f\n#g]\u000bnhu*83Cag8(\f\u001c \u0000Lrĩsܻ)f}qz\u0018ɊTA\f\u001b\u0015S,4\u001ccȈvEv|\u001crLxk\u0011c\u001d\u0014W\u0011QLr\u001c\u0001~m\n!)s\u0019ms\u0005D\nPGC.R\u0000\u0000H\u0004FY\u00042\u0012ɉ\u001cxI\u0010\u0010%xR\u0005\u0015\"\u001fFDp+^d`ꄔp@D!XL,&u?\u0000\u0000\u000f\u0000PMf\u0011r-\u0004\u0016*\":O=YbWu*t\u001d\nr\u0007-u⺃!a\u0010AksiLN\u0011MV;s\u0011+^ڙrrm\u0006\u0019Z\\\n\bbCr!a\u0005\u0015!\u0012q\u0004ww]TL~D3G\u0013n:mG\u0018#{\u0014{9J?*G\u001e\b۬gQAcg\u0004Q\t+ O\u0005\u0004Rnq%}v6\u0012*5l\u001dΗ\u001amGJ@\u0012\u0003,\u0010\u0007:vuEa3\u001bخƶ9ũg45\u0012ƴP(gzcT+\u0010TD|L2sbn^*cΖ.gۜ\bM\\dm0\u0014L2#”XMeW#B6\u001eSF5?|\r\u0017\u0018\n7\u0011GqT\u0016?F3\"]@(BT@\u0001B\f\u0017`0\u0018C\u0002\u0018\u0000B\u0007\f<\u0000\u0000C\u0001\u0000\u0018\n5T\u0011\u0003\u00000\u0014Mk>u@ |\u000f\u0000P\u0000B<\u0000\u0000\u000f\u0000\u0006\u0010\u0004\u0010\u0000B\r\u0012\u0018\u00160E Ejf|\t)\u0000\u0007\u0018\" ;\u001c\u0011~4/m0gM|(k8 lC\u0005\u0004\u0005\b`8\u0002\u0011Hh\u001fauDw\u0014\u0010\u001a&-\b\n\u0010\u0010~$\u0015\u0010fWU`˔\u0011:U\u0012+\u001b\u000e\u001a@5* H9\u001a\u0011szP\n\bC\u0012g=L\rI\bTJɔ2P\u0000\u0002B\t\u0013\u0010:\tX@\u0002\u0010\u0000\u0005\b\u0012\u0001\u00040\u0005\u0004!\u0002\u0010`@\u0018\u0013*1l\f\u000f\u0007\u0004j\u0018\u0012\u0001!\u0019Ƀǵiì(\u0005\u00104r1\u0002mh@<0ݵP%Unz'UӉd\u000f\u0013\u0014*r\u0016 ؝+7P\u0018QK:\u0012KQGR@0}\u0019& #Ju7V!f\u0004C\"Ѱ\\P\t\b\u001e)˜\u001c\u0011\u0007\u0004\fNR\f(\u0003\u0002\u0001 @\u0000u\u000b3\u001b\u0000\t\\у5\u0017\u0011IC'Y26L@#uV\tC|'\u0005L\u0014\u001e\u0010N\u0010\u0011o\u0002'\u001cA8Uϱ!ו\u0003\u000e\u0017 fb\u0018U\u001dA\fB->An&N\\1\u0012!\u001a\blB\u0016|ꊮ\u0012\u001d1~\u001e\"Dww\u0012\f\u0006cH\u0004&0\u0014]ss [r\u0017\u0013\u00021\u001d\f\f*xxT@ Zh><\u0015\u0010\u0005\u0004\"3\u001c7OB\f̰\rkrݺʬ[>\u001b:|a#Xw(c!B\u001asV<\u0005I$>\u0018\b\u000fu%\\\f(\bj\u0011l\u0013+-l0>W*yA$v\u0011?ey1a6u2Ê\u0019\u0015+Zx\u0005Y*wZ4HEELSt&U\u0018IIE \u001d\\Uu5\u0014\u0007]\\U\"J\u001a\n\u0011CCWf3\u001cDEx2\u0014*rp5\f\u000baԄQH\u0019&\f$V Q\u0006\u0002\u0000\b\u0000\u0000\u0012\u0010QH\"\feY\t\u0000\u0014\u0000\u0004:.$ZF6$$$\u001c0HBR\u0019\u0000\u0000\u0000\u0000\u0000\u0000@\u0000@#{^K:\"x\"4AqHi6\rA\fܖRtXg\u001f\bw`\u000b2/]~oj4J\u0002\u0004\u0000˟pөNw\u001cvߞ\u0003*^d :^l\u0003tv\u0019<\u001dq\u0005cҡ\r-z[w/+{ϊnwx2^bz9%M\u0017o7ov\u0019v8\u001aĞX(-\u0019Ӎ\u0003X3\u001aMm7ŏ\u001e\u0002\u001bרy\u0007?267~.\u0000sr96&RJ\u001d=:%\u0001%MXf1?ѵE:ӧfN\\\rE\rٽ\r \u000b;\"!&kҮB谌~\u001cd%/W.KBt0f\u0010=\u000e\u0018]w\u00141Gg\u0018ޞL-:\f2t\"!mz.0np1\r:y$>T\u000eYr\u0018,pDƋ\u0018qahu\u000e睤+Yn\u0004Rp7[ŖIC}(\u00057;\u0015L\u0010q\u00185\n\u001fT>ጫ\"`\\\u0010e𥋭sUWfc@pck\u000bA\u000b\u000eR\u0018Zhk;1/\u000e\u0000\u0000N/wط3uCa\u001d+a\\~1\u001e1g\u001clo1=\u001d{9\u000e\"4tM7j[S i]V5pFϯ\bM^\n_N^\u001a\n|\u0001tcO{~W*2^.:_' 6\u0001tZ{W\u00057\u0018Is6@$\u0005/\u000el4қ\u0015;WţCE31\u001eI\u0014ݐ}fpua[N}[Q>[\u000b)mw_-Xh;x\u001dmq\u001c\u0012X\u0017;\u0017ʗcC+/n\u001bH\u00029XQ^iN\nmSdu.np\u0001DL\u0001>U!$\u0004\u0011_t\u0001\"sdqOUS\u0016\fOa-DQ\\fQx\u001f\u000e\u0007]q\ns\u000bY'I^j槦w|au`u\u0003Х\u001a􈭘f\u0007i[`=\u0010\u0019\"\u0003\u000eCkso\u0001GyL\u000flsfn\u0016\u0013o\u001dMC\u0002IE\u0012`|'\u0019a \"&(ra0\u0013oUĞ\u0011ֱbf\u0003\u0005\u00177`f\u000fcU\u0000W%gN]\u0014G\u0017p\u00068>Xn@F\u001d mRbˍ5\tMk2,~\u000e\u0010}k\th:}Tj\u000bMG,!(\u00111M\u001a-Mś\u000b ׹\u000fkőy[B\u0017%c\u000b\u0012\u001edqw\u000fYu\u000elʍ\u001a\u001c=V\u0007Q\u0007喀:)\tnYt\f\n.k;\u0001E\u001adc\u0013\u0002\u0005J\u0004l\nA\u0002\tZe+\"g/\u000eSCz2%/.O\u0015n0^x2yk`\u0015P@,:Osb'yP):)yDu\u0001⫻q]\u001enJ.# \u0004\u00105\u0005j$^a6dnZ%u\u0016\u0011'\u0015\u0004\u0012esH3\u0000\u001f>B*CKn0N2j)P:%:K\u000e7栬_U5n\u001e>c\u000b\u0011.T\u0018\u0017Tҥ\u001fc1a\u000e*\u0004lF^fh\u0010ws\u0007\u001ej{ƴ\u0016OtYx\u0017\u0000\u001ag\n%\bq\u001ah2:\u0010\u0018jnFA^\u001e\u0005\u001bO\u0007qsZL-\u0017MB0FS\u0004\u0012ctH\u0002Y/sdB\u0004[(DD\u001asCe:\u0001!7iҹ\u001bQ2s\\en\r\u00014\n\u001cܗ\n'F\u001e:z͝\u0019Ð/Ӽ.\u0001Ml2h#\u000e7sF%x\u001c`$\u0000ɹ\u0007\\6F\u001ap\u0012f\u0006f:g2\u0004L\f0\u00108䎃Hg\u001dU?bB\u001c\b\u0015\u00156Xs\u0011\u0015O~\u001ex)\u0012V/\u0019q\u000bx71cj@$\u0012ہ\u0019¨XAWF'AѨU߂\u001cn*\u0004\u0006׭셂ltY6\\p\fY{s=/\u0002M\u0019C!2\rT.`^a\u0002Qk\u0010c v\u0003B\u0012n{󢩭)p\f,(lmSXvrH}Ks:!0C\u0002FF}`\u0005\bPiNCbќ\u0018HS#\u0000\u0001\u0002\r e%ڏq9o: \u0003K7G\rȊ\u00110w\u00118K\u001b\u0003(~n'՘kڑLyme\r\u000bF{|\"\fj\u0015Q\nGm?\u001e쟹\u0016.:{\u0012!die\u001b7\u001e&\u001byJPފdUvoTDXhļlG\u00073ڊ@G\fȶM]4\u00143\u0003\u000fhM\u0006LYLK Fӥ>\u0007*\u000bb9Ynal\"a?\u001dAh@\u0005'\u001fyV43؆ \bbf*\u000e\u0012\u0000.v5K`\u001cٵ?*Ջl;B׼&\u001a\u0002/!Jp-M\u001d\u001af,,\u00124z\u0012#_g6~_#ߒ#Ǐ\u001e\u0011_K\u0011*k\u000e^{*oB}m\u0003D=d-\u0015\u0014@ 5ν2\rlE`C[\ty㡴I\u0015_3Շs\u0000+l\u0013KP\u001aIC\tm\u001e͐gp\u0011k0q*H<(g_m.\u0018\b)&a\u0007ҹ\t\u001c;M\u0018ݷ|\u0014\u001c\u001a\\>-Cc_\u001da=\u0013\\jK\t\u0012uvAK\u001dX\u0002\u00054yKkg1h_v\u0018r=W5PS\tgrF\u0012'غrmk\u0002\u0013j\u001bU/gG\u0005q\u001e\u0007&i\n:875_\u001a\u00124\u001f*\u000by\u0002+ݘBzDv%8NGN~*\u0016]\u0000\u0007\tѓ*@mB\u001aw^$kLHi(,߆\u00181X2\f =fCp2WZ5\"JJ#.yjA\t\u0013\u000ek\u001cVg\"+\u0019<\u001c+%\u0018 \u0012\u001f\" soFi+ ˛Ύե\u0012W\u0018p\u000bݎ3\u0001ƂiN7FF+1M'7y\u001c<3\u0003΋6.X\u0014]X\\|k\u0002M,A[?Iqz\"Ri틊@5W+\u0004)ᠤ,\u000e\u0015aL\nb\u001ff%kZZXgvFՎ\u0003u[1IF\u0002\n\u0016a\u0018\u0004[\u0011NI\u001aik^SUm\u00183k>\u0016\u00031ľǢb\u0002-jtX\u0010\u00192\u001eck`O\u0005[<@j=\"+Ų1rC\u0010\n&Bp\u000416FL{\u001br\u001aYʊ0jy]:cb筈\u0018O?ԅx\u0019:BƒeD\"FFP\nMiIs]\f\u0012\u00123w\r|E\u000fW>r\u000f=\u0016\u001d˱[\u0007\b\\\u001eJNb\u0002Ue8(֏=\u0018\u001d!DlHU3BL\u0018l)܅{:dcݹx@\u0019bckIR}X,5c1lY*;l$.v竔uh셷Al\u001f\u0013_–\u0011%H1я\u0016c1F\u001cBGI`\u0007\rHd\u00064\u001d\u0019KO&x#ӲXO\noQ9\f|;YEDy?OJiE\u0000BY),\n\u0014!\n\u000e5ND=AFmEecc}\u000e:P푐c\u001cE+\u001d(8UZ\u0010^^qп2t+-kyr\u0013s6\u0007=hK\u00040\u0017)3́o7\u001aŏh\\XR\u001e3_jNw\u001b\u0014\"\u0016 Aт\u001a\u0015*R[C\u001cJ \u0017\u0005\u0003m\u0013#e2J_=m\fG^P͛C\u0018$\u0012H2Io䲭\bK_.K+>#э\u001en\u0017\u001fdjC \u00164]_/\u0015fQXO_SX81n͎Zv\fXR\u0004\u0005\u001d~\b\u0007\u0015\u000e]8\u0006)E<,\u0018'NqF:E\u0017\u000ey^uN*d;(\u0002}.8&\u0011\nEVH?o5Vq~4QˋT6\u0006U\u0015bX.r$\"I7cZH:`7\\>-oHG\u0002-\\\u0018EuÔO}F\ry?X-1AM3\u0000[c9\u001fkX\u001e\u0018\u0005r8\u0016\u0012(a{Xcj'\u0012&D\"<@uCY\f\u0013\r&to^\u0017\b \u001eA|X;hppDq>Y\u0014uxe̡`Nm*TR\u000b݅B\n`\u0015t\u0001`qlQ\u0013Fw\u0015\u000732\u0018b)jc;Љ6UpC\u001b\\bNDz%\t\u001f\u0007\u0015\u0006PKMEqXdyWgI\n굱\u0016n'?+\u0015:\u0013b~K.i[zLvS%D\u0012Â\"xE[?ƮD:\raud\u0007\u000fGnlC\u0014\u001d.f]EY4\u0014zO\u0012\u0012!\u00124+d\u0019>Pq91`i8N0\u001abO_iF8Ņ\"Dy\u0014GPt02饢EjT\u0014O/\u0018ÇM\u0000͹Ot;\u0007>Ee-\t6vvP\b攩?$th\u0017\u0018\u0017=\u0000A\u0002\u001ezGO\"\u0015иyBˈ\u0002ݔ*\u001bt@8ޜ`\u0014z d”Imq`Ø}!M\u0017\u0014(KH\u000e{$Ά.+uv\u0014uޫ\bjʟ\u0000g\u0003A콘p\u0002#rU,O(x<\u000frt ZT\u0006Y+\\pۋ\u0006so~Is7\u00109X\u001cn-D1 \u0017\u0006\f\t++#\bvxASw>\u0002\u001a/q$^sޔmۏalʢ'IP7^4)ʴ\u0005\u0007ah+\u001f@\u001b@{~Q\u0012c`P\u0001\u0010Υ̮D>2R`\u0016p*\u0002[jm~ڸ3z\u0016:h\u0010U@ORo7\u0006R\u0007(6\u0006i\u001a\u000fb\t\u000e/4Sd8\u0005\u000f|%\u0001!\u001d\u0019\f~Haۚ$\u00145Ƀ т\u001c\u0003\blՠ\u0014\f.e\u001d\u0010\u001cݠ%\u0003\u0019\u0017@ !%gx\u001eP\u0006\u0016|x\u0007U\u001a-\u001c\u0004S\u0011t\u0004AH򈞽3\u0011S\u0017KŬlA\n\u0000\"ȡe~SCAe@\u0003\u0005&<[f'{\u0012(7rC70\u0002hȃ\u00112t7V/8\u0002^\u0001\u0002#UgI\u0017\u0014.f\u0003\u001f\u0006׈@֎kܜ/?kaJ^Ds\u0010\u0019b!Bq\u001bVv,Bʈ\u0010\nd0\r/d\u0013\u001fQ;\u0005~WJ\u0018ꕨ{uXWdl\u00136fI\tΠ\u0018\u000bQkӪ\u0019aݰ,\n5{v;\u0010yN$)C9x\u000e5g.`SXXv\\p\b\u0017JnE(\u0017;t\\XIeêF!X\u000eyIxAfcc0D7y<3Z\u000bu\u0019\n/_\r'ok\u0003Uq^TLV\u0017|ELdhmh9\u0016\u0001\u0001)㖫T\u0005bokmN cp\"K*+JB\u0018\"i\u001a+%\t\fM\u001bZr 8DN\b\u001cDB#D\fkdB!\"۠\u0001SaA9m>v1*D+\u00035GjD\u000f\"\u001d0\u001a\u0004\u001d\u000fh1|(τ~l!Z|ԖDI\u00124U\u0003\u0001hP꠽:\u0004w$\u001cb08vȄDhC\u0016\u0018HN1$Dr}\u0010a_ 0^TP\u0003Pn\u0000+M\u0012[po\u001fTR4o$\u0001\tFDn\u001796\b\u0018\"9B\u001f?\u001ax(!\"X;)\u0001I\u0000膳:4jkׯAµ\"\tŭS$f_\"AU\"\u001eڢP\nO\"Uf߀@SRD\\\u000bO\u0011\u0011\u0019 \u00040_\u0000Ds\u0005~;5A`\u0011\u0001}_\u0011`\u0019L)\u001e\u001c|jv\u0015ꏈw\b\u0019h\\E$\u0011H\u0013)\u0004\u0000\u0001/P\bQbD\u001c/\u000e\u0016\u0012^\"\u0013\u0001؝3KU\u000e)D(\u0002\u0006\u0004\u001bw1@\u0007bSRs8(6DraH:L\u0000\u0010\b9\"\u001e$g \u0019$LQi\u0012G\\iA/\b\u001b2'@CvVkṰkx%r7Pbr[|%*ۀ ?üquK$}__UD^0NW \u0003͊EՕHpݩf\u001cWP5*1\f\u0002bSd8\u0017\u0010@<4u~6\u0006aP%q&, (<\u000fK$$\"Bƛ\u0002/*\fUk\u0003+B.ԠH9:Alp/u\u0018KICϋW\bhػ坞p\u0006\n&H5,/W\u0004|-0\u0013\u0011i\u000boMKU{}GDJw\u000b\u001dhF\u001daD\n{0Kd9}N?mg)\u00149GGF\u001e]\u0011\t؜\u0014w8tD;i\u0019Zy\u0016Q\"\"\u001c,j\ru\u00070c,뼾/\u001d\u0019\u0019*$,jL\u0001t\tc\u0010[\u0005A䒿'ה\u001dFtO6=,\u0007Ґ\r]B46\u0000g!%\u0007_/4DŮ5\fj\u001a\t+\u001b'P-X|d4\fW&`7ƤkY5\u0005 O=fUśn\\@S\u0000Dx\u001a\bpŹ\u00122]\u0007۳j\u0011\u0006\nR;]\ty\tYvϻJ R.\u001d\b\u0016T\u0002F\u0014\u0011\u0012\u000ba\u0018Y۶cW=\u00112}\\<_W\u0010\u0019\bas\bJ j\t!zi\n\u0000Gp\u000f@VY!lOVU]тd\u0011B\u0006C\u0004\u001faU\\Ey;L\"$l@*Eߞql\u0000\u0002cq!֕l\u001c֘\u00188Q^\u0018 JXDJxSG/2jXn!PBl4u3\rBPX$\u001e!fiB5R\u001e\u001b:P`\u0004`S\b~\u0001*TrfhHf\u0003x\u001co~Os͌\u0014-CG\n$Y\u001b{KL\u001ei\u000e+Qh8$lS I\u000e9\u0015D+{;!wz8\u0016\u00134)tE\u0014#$de=J-ypUD|<\u001c){\"ׄ'f/\u001dsx܅z\n']\u001c]4p^\u001eH͛]{X\u001a7ƣ\n\u0018MҨ)\u0012{\u0004`\u001bT2\u0010)b\u001ei\fZ\u0000IOĒb\u0018X\u001e\u0012J\u001f$@Uܧ!{,BtrH\u0016\"(6vd2麔`ljwH[uTy\u0019\u00025*z\t\u0013*z\u0017Ȍ^*\u001dsZ;b:9q\u0007cﵣ=\u001cBh=m\u0003ll\u0019!\f\u0010\u0012\u0003\u0004\u0018?\u0002\u0005=TLbA\u0006\u001d)+\u001fsD=z;O\u000f(h\u0007Zc7HT?Z$_@wW\u0003\u001ecajI\u0019#hQ\fX-˘߾T.(\u0012&(Gt+b_\t*4x܎LPj\u0018Y\u0000\n\u0001l&ip\u001fݏIEk\bf\u0000Ip\u0018 M\u000bYmvEI $'RBǾ=F0'\u000b!l\u0006\u0003\u000e\u0013\u0000=\u000fؗذ\t&-Ed^\u0006]\u001f4@6Ast\u00121>ZQxlP$4B#Gx\u0010\u0011d*\u0013B限i_\u0011)6!\u0018\u001dK`Ǜ\u0014O\u001cOT,<\u0004qWoup\u00113\u0018y\u0013\u0014@š?Y\u0015f/^X@DzC;H@\u001a(k;\b#uڃZ\u0013}j7A;t1B\u0019\u0012\b@,By'<ހ֌mkr,\u001f-&U*wH\u000e[1\u001d\u0004i\u0007.h^\b\u001e\u001bŸ;fF\u0007d8@v=D\u001d\bB8v\u000e=k\u0007\u0002!Fte&\" \u0018O\u0019dhIҥ,\u000eP&\u0016Auw/:QZڡ:-j<#E\u001cU\u0010`u\u0018&4^DG%:\n\u00028Ȉw\u0006\u0005u:\t+%jpߡ/q`3\\O$&\u0000t*\u001c>3`8h,H$\u0015@g7cF\u0018tГ=\"n/L\u001f\u0011\u001eh:\u001aLI\u0012Cv@`<*@+!]p(\u0005h\u000e\u001e__\u0011\fJn:ĪW-\u0003R&!)rt\u000b-\n\"L},\"<\u0011_fXeH:6pvm*q|I\ty\b\fVq]{\u0012Dބ!lOS\u0000\u0003G56=@\bMˤYFOS\u0002C/Gd9\\;79JG^N\u000f5K\u0000!Q٘(D&\u00020\u001b\u0002:\bHd)U|2m؎j}\u00119\tO\u0003BD\\D\u00004\\g0A\u001dV\f`\u001e\u0003EL~\u0019H!\u001f\u000b\f\u0018/@/͠*0!E\u0000\u0000w#2`{v\fF\u0005^$??\u001a\u001fp6I?B]\u001d0J!\tr\f¦ڐ\u000b\u0017~+8$GIB\u0007tuX\u0004\fV\u0000:뙱h_z\u0012Ԩ ἰH/\u001d\u0005Ҫ݆tr\n P\u0018d$G\u001ce\bn\u0011L{UFЃM*X=8(\u0010w\u0005\b\u0019\u001eޤSAX!L`\u001eƨř\u001e\u001dWK7($=S^}\u0006&3ͪ\u0018\u0013n3\u0015.\t\u0019\u00064FH\u0002;SD̵BXrJv|\u0019\"\u001fT\u0002\u0002\u0017\u0002\u001fi\u0014\u0004\u0000]R\\*\u001dy3oDCA\u0010KQ6}N\u0016\u0018\u000b䕿1<:#w7T]'l0RQQs\u0005<@\t8Cƻ\u001a\u000b\u0012#g\u0010W^\b]bCF2GI\t\u0010atB1Ȫ\u0014zw3f\u000f\u001a}EhZ(\u0019B\u000b\u001a\u0003×Y~AP~\u001c5l⋗ž}3^\rZq7C]ț\u0017\n\u0012Fm\u0007\u001cu|Va\u0011\u000bu\u0010C%s\u0003BIE\u0007o̫\u0013\u0005)\u000b\u0003MX:=vT:3F\u0005Q-kp3:Q\b-`q0@w\u0019\u000eR^Qs\u0000\u0001\u0011\u0019b\u0011N얧/b/bʍ@\u0010Si>\u0010߮-~NGsc/\u000b_\u001dxϮz*\u0003PL<ӣ#.E\u0012l_vA#+tp\bS|G*p.B\f~_!\u0005\u001aSHr\u0017\u0005\u0010+&\u00196\u0006\u0003M/v‚-)\u0010Qߔ/B{D;mb|\u001c\u0010~i%\u0017.̄a\b\u0015\rK@\u0002?s봐O3\u001b\u001fM\u001cEe\u000bߛ\u000f\u0018\u0018\u000e\u0016(&\\A2dfrsz~V\u0002 \u0012\u000ej\u001cK&Nʆ\n72\u00170i94k%0\u0019\u0007f&\u0003Þ=\u0001\u00194-\u0016\u0007BV\u0012P\tds\u0000N^\u0015> 0ݓ}\u0017m?Q2\t\r?K\fT\u0015{.J}%OTu@/ʨ0w\u0015i\u000eβ\u000eP{ΖL\u000fUF\bI49cv\u0019LOmn\u001c\"Rg`ܤ3A0d-1pUi\u0003G-a\n\u0011\u0011.b\u0012|5UE#'|tE5٭JFqhd\u0018I\u0019b{!fRvL\u0005BI1v.\u001bTmFL\u001bxfG\\\u0001UqdE)R!Fd_Kxx9wyf\u001a*΢@\u0002\u001bUDC#C-ƼIr?g{9\u00007,}*Ž\u0018\u0005j}*r\"\u0002@\u0017eYaY\u0011wP\u0014sxy0\u0001:T(\u0005\b N\n*:oEmtٛ,\u001e\u0016C4{#-`d$G$\u0017\u001bas8Bq\u001f=ؑ)/\u0001i\u001e\u000b'+T\u0012׆R\u0015\\\u0007S(4Ypҹ$g\u0015mPJj\"d35\u001f]BfD򩳽nQ ~K9ZD†I1!\u0019Hf\\(hyy3b3\u001c\u001dIF\u001e\u001d,ʭæ.H\u0011ׇbUAn'h_\u0002\u0017\u0000SwbL(]t7qh>q6h'ZP3\u0002ÎZi\u0018\u000b2k+[V=E+hG\u001bS|Xt9\u0000\u0016Qe>{\u0016\u0007\u001d^8d\n:&\u001e{\u000bĸ\"\u000e\boO.IfJmmnk\u001aк/)qk\u0019\\֏|I\u0017>TӣX\u0015[5rD-\u000fr\u0001e\u0012\b`<\u0002[o&/\u001f)Jݘ\u0013\u00172~M`4\u0002K)\u001a\b(`!?\u000bsm'\u0016ӫ9\u0000qPCSRO鷳N@n\nӰ>,ͱO#7\u001dG^\u0004ɢ\u0013˛IֶD.r[ٙhZD\u001e\u0002ӚJkk,[]APѡFvBo5.\tY\u000b#r\u00171\u0019HtNf\u000b(\u001ce\u001fҝ\u0010I5+\n\\J\u0005F`591\u0011\rдI\u001f%cR䖴rܸ\n8rBD$9ʦ\f9\u000eɤ$w\u0013L=\u000b\u00055=@WC\u000ea\u0016\u001fBpiz\u00030<{)\u0011\u0006`sd\b<4ϴw\u0014 \u0017\u001b\u001788(ύ#|\\n=Ѽ\u000e7\n\u0001\u0013p9\u00150G\u001cz]MZ\u001e7\u001e\u0000%\u0016+\u0001 WeA|\u001c=\u0012v\u0012m@DW\u000ff!\u0005 \u0018LBqx;Sx8\u0010H\u0012?cvya`\u001c<\u000fF\t\u0006rGh\u0011x1\nP(\"7H\u0003 q؂\u0003\u0014]=^RŁCB\u0012\u0012}\u0017k8D:)<3s-\u001e\u0018AAda\t݆Iu>)\u001a IG\b\u00078$.\u001d='䩿\u0014> \r2\u0017\u0018\u001b\u0018\t\u0001\fͦ\u000e_IDR\fW6p/G\\\t̖8mE8S\u0017+f7_ghd9Y\u0004\u0019gMG,vqƽ1\u001eG0|}H߸Dx-%4\u0013qp\u001bKl%o6.Æ\u0018\u000bYLy\n7m\u001c\u0006.b'4\u0015'\u001ee\u000b'\roDiPFܚf\u0000P߯\u0001n4GVe%5DI\u0018[\u001dω\tkFy\u0001qnoo\u0003\u0006S`[hhJMt\u000703m&[?:f\u0018WsA'\bg3WfZU]qG8|Իl\u0007LV:\u0016\u0015\\\u0018ht@t#l \u00151=\u0007C\u0015\b\u0011a$\u0006,;݋(/\u001e\u00005\u0005>/ߚ!\u000ee98C\u001c`_8|h!.>\u001e\u0004gZMU!43!\u001b1\u0011\u0007%\u000fGL4-Ak\u0014S*a8~\rX@1\u0013^O?\u0004+n\n\u0016\u001eZ+R r\u0010AHy\u000fL/ךhߒ\u0012U\\\u00178\u0006+B\u00063YΈ\u0015Xtg~\u0000u>\u000b\u000e \u001a\u0005\u0013\u0002#u'UA(3d\u0014\u0002la\u0018IuP^քXw|7889ľ\u0002`^T\u001czûSS=(j\u0014G@\u00163\u0006l\rs\u001f\u0001;j̚/A\u001a$*}\u0016|\u0012-\r\\\u001aV\u0005\nXTw\u0002@T}ց\u0007y\u0000\u000bu\u0000`#g\u0014Qz\r5\f4QW (l6~\f\u0001\u0005};9\u00071\u001c\u001a\u0003Z˃Mz\"\u0003q֘ο|kʷ\n|5`Yn&f])y5K=W{p\u0003\n\\Z-܉\u0005\\긭N\u001a\u001a*^x,8\u0005_\bՀ`\u0013D 0dw%Td\bTM\u001b[\u0006^\u0013\u001c\u0015\u000f\b\u0011O8b-ePJ,4\u0001?\u0019iC<>\u001fW銓ѶP,w%\u001a{\u0007P&@/є6v\u0016\u000b\u0019\u001a4u\u0003\u0007-\u0000\u0006-\tć\b2z\u001daj\u0013ht\u0015Aj.\u0017\u001a\u0001ܠ8xD?FY>\u0006!c\u0002h\u001bn\u001b\f\u0000:\u001do3\u0006k\u0007Eۋ\u0002>Cr\u0018Ϙ\u0016jP#\u0019W\u0011\u0003\f|\"o϶u\u000b>\u000e\f*\u0017\r\u0016<7> At!%\u0012%\u0012\u0019jo,\u000e<|\u0006\u001bp\u0006\u001d%X\u0006Ql\u0000\u0012\tTT(\u0012eԇ6i%\u0011~\u0011\u001aaIJrs7\u001f\f~;,\u0002W\u0015ԇ`]ߦ=,w[\u0014O\bC'\u0017[w\u0000v4\u0019^(/8\u0001J&̻\u0018\u0006{+@O\u0003D*1u>(EaRr\u0004\u0010e\u0017\u0017\\\nLbDŽ0goqt$\u001d\u0018{E\u0003U9%?WJv\u0018譚\u000b\u0013&p@Hap\u0016\u0007\u001cq\u0014|\u0019A\u0002z\u001a*Ҋ޼\u001awf-23n6{ɣ\u001c\u0015$?gg\u0000;l2$3y8ߑag>Z\\\n\u0015ȇdĕ~גLYd7\u000eBZ4\u000b؈\u0014'FGk\u001e\u0002\u0016B٩Y\fG\u0016ATj&\u0018WP`ްO+\u0003sǩ\u001f\u000eI糉&yH\t/\u0014н0M\\\u0004s]ciO\u000b0\\SG\u0019;qt|\u0011b+\u0018~\u0019\u0018oJnU¹\n/%\u001eN.2bIQ\u001af\u000ec9c\u0007\\Q賔x1ᡤ\u000f/d\u0006ECi$f\\Dt)[[\u001bIR\u0007\u0018^arP\u001bi8#\u00127&83Y(,?\nP@*u!f\r\u0000k\u0013\u0014\nۉ`\u00147\u0005}Z(D-`ta-,%40\u001b2\r#e\n$y2\u001e\taXEAѐ'\u0010߻Q,%\u001a鲑\u0014_|\u00178Xe&>!Y\u0004 K\u0013\u00122=()C@MP6!x \u001ag6wP\u000bDJ:\u000bum*\u0006z|$\u0007)\"\f.P\u00115_bGP!(:t3qPm\u0012\u001a!fp\u0011,/fjد`69bXv7\u0019e}y\u0007wb\u0012\u0005\u0012Qm68M\u001cg\u000fLBC]\n}_t?\u0005\u001cY.q\u0010U:\u001e\u0014L\b\b>-hH׍o\u00126@t!3\u0004)z~v9\u0018^zm\u001d4\u0000\u001c\to^zpH軳\u001a>h[Ξ\u0003a\u0019r*Q]\u0004\u0014PV\u0003T\u0010@pP9\u0000^8\u0017D\"\r\\n\u001b\u0013\u001a[؛6\u0006\u0002\u000ecA\u000eR[deݰ\nAn\u0017g\t禭q.\u000eF!'A\u001b0M[a[\u0012\u0005\u0018\u0003ϯ$\u0005\u0018\n\u0006?\u0002Z\u000b&) {EqF^R\n,I\u0006=ai\u000e\u000e\u0019\u0015\u0002d\"\u0007JށT]s(x\u000bjra&\u001btpQu\u0006֝_'\u00156\u00127s6\u001clΘjRA\u0017]93\u0014BŅ$\r~m\n(\u000fR-\u0017azI\u0007xe\nMԛ@\u0007|e5OVr\u0010w=\td\u0016\u0018\u001bOae\u0002D\u0014\u0007OA \u001abX\u0004Z}I\u0004v_`x?l\u0014(ⱶTd|\\n\u0014A=S5&ם/\u0014Bٍ(BW\u0006IN)\\2\u0002&\u0014\u000ep{)C*_\u0011G#{–z8/٢7Z5b/a\u00193\u001d\")B1@'\u0010\u0013͉\r\bb\u000e_\u0016N%\u0010\"b8M\u0005\u0007cK|†!\u001dB(9\u0000\u0016I͕0K|E?ׂ\u000foV\u001aJR\u001cVƥMۗ\u0004#X2(\u001fB[qZJȀog8S0iҐ3f˄_\u0000Uf>2}5x)\\\u0017\u0015\u0014\\_yiqSsMAyzhXcU(DHN4%eec_M*B\u001dT\u0007\u0005+h1L첈86V=)OK\u0002/S3/LXF<\u0000'FzA|\u0013Am$ދf\fޭ\u0018F1\u001e\u0017,/\b$\u001cJyI\u001f%=5\u0010\u000eŽ[ȹ`>ܚ#KAfHXt\u0016|\u0012\u0016\tiM\u0015*`u\u0017\u0014J@\u00075\u0019zvtàFQ\u0007\u0017a\u0002\u001c4(Iܴ\u0005SSF>\u001fJ\u0014~iB(L|\u001e^{*!=n@IkDuf'\u0004wE\u0017\u00135yt\u001f13\rh<点:̞RF\rğ\u0011RO5r\u0011V̗쎷S\t#qe͇-V\u001c\u0004f\u001b\u0003mz%Z\u001c{S$\nсˋ0X\u0006DU4U\u0019\tCj\u0011:\"G\u0017\bF\u0006^\u000f;=@?1]\u0000OZx܀hy\u001eJ\u0018b0.\u0011.\u0000\u0018FMdpN:{lEG\u0010\u0003\u0017QQe\u0003]>@_\rUW\u0014'{U\u0013ХߊiA|fC/\u001a\u0014ݟ0%QaQokSٹ\u00063[5\u0016]\u000ba\u0005r71IVp4H\u001eB1\u001f.J\u0010qd\u00077\u0015g*xm(U\u0007\u0013\bZҽAx\u0002ʤH/v\u001aIs\n7;\u001c/,\u0011v\u001a\u0004$\"m*\u0016Xt\t8t{\u00184\t@7Jw\u001f𻵷\u001c-᳓^ \tZN|1\u0016`\u0003B_%~ArRF7\fRc\u0001iFw1vwl\u0014\"ȠlNDn\u0006|\u001f\fev\nq\u0006=\u0001kNzw`{\u0005PzoTI/)\u001c13Q\u001a`eBcU~4H|`\f\u0019՘X\u001e'ҧD\u000b|=8#34\u0014z!枝8I\u0014ajT(\u000b\u001d\u0016mnۈ^p'$ܤ\u000esr]\u0011;\f3fNGv5Fč\u0010e3\u0016Y\u0011)ɢA!01\u001fXjcQf߿Ė!;G_6>F\u0007)+\rIwcX\u0019Ë *ܠ\u00003:A_nօ!\u0015ì=\"\u0013\u0011\u0003D^yW\bjx8z>TBs3\u0007\u0000\u000b\u0000} őJǥV\u0007\u0000BOT\u0005Ӭ!S\u001fWnc\u0006\u0015\u0019\u0007j+|lu\u0003rPaO~Xg[Qd%\u0016%-?7Ӷa\nh48\u0013#$V(CB\u0016\u000e+\t\t&5\u0006\u0012\u0013\rģ0\\\u001e7¬*CJFDeՃFp-Ѐ<\u000e9TQ#H5c:6a\u0018,\u001dš\u0005Zgq+DNxv*4ʩ\fsJDT4 \u001eQTAeW>>̮M.d(X5װbfHHx\f7!-${\u0016\n\u001a\u000f\u001cQt/iVVfƙcS^igE\u0014\u001cLOLn#\"Ix 9Ý4\u0019\u00181\u000005pD\u0003[\u0002X\u0017{qj:uꜨomZ58d'I\u000eťjp8\u000eQ\u0015ϛu\u001d]%T\u001f,ܭ'\"dxLFAn`\u0011s/\u0015Fmu2_\nuKJ5Q'\u0019cI~B̕ԕ!\u000b\u0019-f\u0019y>\"I+f%\u0015џm\u0005\u001aK{\u001a\u0011jm뛱jm!S\u001e^ӌz9\n]k\u0013/CRs$L1ULQ'9r\\\u00123\u001a<9\u0015nwhELƭ\u001a8yfq\b\t1\u000b\u0005Sc$<\u0017QgD9Vr\fuhZ3Tn,6%x4-,rv\u001c~\u0011\u0001\u0001\f\u0010A\u0006\r\u0012\u000f Dsת\u000eYR(#\u001du\u0015_NaU\\_>Ld=JOQΝ]\r\u0004D\"\u0019\":]疏x\u0015e\u0001c4%\f*\u0014M\u0010\u0000\u0013\u0000\u0000\u0000\u0010Ȓ :,\u001e\u0014\u0012\u0012\u0018$@~x*(\u0003\u0001\u0018@Qffh0H\u0007²\bk\u001a\u001dA\nny\b>%l5|\r\u001an2ӕ1\u000260\u0005(e\u0004#n\u0005\u0012!\u0011K\\&lȝn\u0011%|0JEK}\u0002ken^9\u001cQx&\u0000\u0016[r(!y\"l4xKG=\u0000\u000by\u00137ғ\f|[eu~\u0011?A%D('!\u001f\u001aПfȱ\b\r\u0016s:g!|\fmY\u0002T\u00131F`/w\u001cX}-fxxk|ڰ8e\u000f\\\u0002`T7h\u00117\u0004 3Z2捿\\\u0001׏Xt\u0017ndޫ7\u001a`pg\u0018tVÌ\u000bRrm\u0004-Y%5 EuY_\u0014Ŏ\u0010׀M7Q}\u001f\u001eJ{-^3_\u0011B\u000eL^\u0013&T\u000e1!n\u0018A\u0014pV[\"l@%r\u00178$@eqÿ^,:ҿ6\u0000K=/\u0014\u00105)3@bx%Kti\u0007(V\"93\u0011N3\u0019\u001b+2\u0013lwI9@'~z]_Y\u000eFVЎ6*\u0012!́O!>T>\u0012\f\u000fb\u0019\rW\u0014Y]t_Zn\u0010o\u0019Uli\u0007r#xx=B\u001d3o;\bgYm\r\u0001*jsđï8WzuB`\u001f4 *Q)\u0014\u001b%wj|Q⪉Q\u001a\u001aXdC!!b\rc\u0000טּa~F\u001f\u0003D\u0013X\n,\u0015\u001bT\u0018yRKo+uo\u001dlXe\u0006\u0005%Xl3b\u0011LTBNdpD!C\u000e_!4et\u0015hZ\u001b\u0002lv#!\u001d\u001fu\u0002L\u0006gh+PjZ\u0012\u001102Ь\u0018z^,?f\\;VLDX6ZZ}DI,3\u0003\u001aP_,wgB\u0013bgE&\u0002쑙ׄx{GwG\u0001z\u0000H\rޅ\u0013\u0000iqeq\u001fZRNZob(S\u0002h\u0007\\Im_O>VB`(&DLĸVj\u0006\u0014~^0LT9f\tG\"w\u0001~عW%>ۭ):D\u00053\u0012\u0010\u001e3\u001d\u0017\u0019\ntfyh\bt\u00161,}FYȞ4\u001f\u0019$(g\u0011@?\u001e+{c6,Τ\u0010\u001d5\bkaY\f-ϊ\u000f\u0011c%.\u0018\fkK\u0000X4\u001dQKc\nDE,@R~M\t\u0006!\u001bQvs8\bRF\"Z(b2~H%u\u000eSǡo\u001e^K$\u0000V4Rsz:s!^ux\u0011`q\u0010,\u0019-.04ZZ\"\u00062\\`č#\u0002r\u0018hG'\u0016$-H)S\u0017\u0000\u000b-X\u0010\u000e\"gs\u001a\u0003ІD\u0006/\u0015\u0001V\u000f{\f\u0019-QJhXt\u0014Q|C눯Ώ\f6n\u000fL\u0002B\u00151;\u0014+RrmKA7&Gv\u001f\fq4GR<5t:{H%|\u0012G]#`dZe\u0010VJL\u0015- >Ƅ\u0005\u0012lQ\u0001Hͭ6)xk≀%|\u000e\u0011_>h\"\b`Lj'\u0010\f>E‹黚;ڋ’\u001e\u0004D].9\u0014i1ueWo$\u001eR1[ 5\u0006L\u0004ēت\u0014?\u000b\u0017#j6\u00196L^~\u00190\u0012:\u001d>:\u0010Z%H\u0007YYuN\u001c\u0004k2owu&\b\u001dM\u0018e\u0007?\u001e{\u0000GS@*.\u0010;\u00122\u001aFV0\u0014%\u0018`4\b:\u00032\u0002МxX\u000fEtdB\fYeD\u0014lH\u001a\u001f\u0011MP٠z\u000f]6\u001f\u000ee:$ \bz,\u0003,*v#SwZ\u000eg̙\u001c\u001a2\")B{l26k\u001c\\\u0019K\u001brLY\u001a\u0000~Um\u0010\u00027Вf-\u001a-S&7eOQ\u001d\u0017A\t\u0016x\u000be[md^\u00108GJ}Uh<>\u0000&t~6%tA[&\u001d3\u0013\u0007\u0016 i[Uc^? `\u0005\u0010\u00194&\u0005dB{C%LV\u0005<\u0010Y\u0002yǭ\u0012'-\u0012\nn?Hvy92-\u0000\u001c\\\u001839?XQm\u0016\u0006aL\u0019\\Oٽ#\u0018e\u0019X\fP[eнՎ\u0000fVv\u0010*>\\N`ي\"WHU#\u000b|[.+\u000bi\f'p7rs<\f!/^\u0006DFwY:V\u0002fk33\u001b*s4\u0018E\u0013\u0018\u001b?swÌYH03\u0000h\u0016;\\ :LL\u001fְY38b3O\u0017\u0010/q0\ry󣢄wQHUПHӵ@s+V\u001f-A\u001e PRܼ\u001arM&\u000bbEy\u0003\u001b\u0001S<\u0003\u0007pX>\"kp]\r9\rAWa\u001e\u0001͍\u0018S2w3fߘEm\u0018\u0018 Ha'Hϡʖļ\u0014HdE|\u00197ph,\u0005d\u000b-5edtq\u0015\u0011\u0007\u001d/'$wQ*n\u0005\u000eEY3\u0014\u0013\fuGҁa\u0018^\u0010(`&(:'\"#\u001e??2\u000fЂ]37n\u0010)\u0004`L'\u001a=;T̩IopFQ\f\u0010We[t/\u0004qc8E׽]\u0015#0E\\,T\u0019e\u0000\rtd\f\u0019\u0001!t\u000f\u0018\\\u001a\u00123d\u000bl+\u0006,4b_/i\u000fV\u000b\nuQ\u0015\u0013B/#؄ƭ\u0013\u001d\u0013 KlBdˆGozay\f\u0017Gםpx:V\u0013vzn\u000e\u0012*\"r48.=wɄ(Ua\"å#`<\tFyw\n\u0005_nI&\trH\u001dWDy\u0001t\u0002ε,\u000bg\u000eVYdMaDjX]X\u0017B\u001ej9\u0013\u0003a昔q\tr?V)ng\u0011\u000f7&顡,g\"TfX4AY\b!gk\u0003QoI+\u001d޻\u001b\u0005loRDRмb¹#JmoC[9r\rX\u001e&LH^D=M[\u00107\n\u001d|G'JH\u0016;7\u00120^\u0001v\u0005.+L\u001b\u001a2Pip\u0002\flK5ݬË\u0010\u001ew3`CZ\u00001\u001aq$K\u0019\r& G\u0004\u000e7T\u0018j\b\u001bJ$bľq\u001b~\u0004\u001ev\u0010l\u0012:'G\u001e\u0007\u0011}uQ|Y!bg\u0004 u^\u0007t[fSNd:K\\Nwܞrmk\u001c\u0019\u0000%^&ZϝNUy\nz\u0011b!\u0016G\u0016\u001c\u000fw\r\u001ah\bk\nBڃ\u00102}d\u001e:pۃ\u0007KR(X\u001a#\u001b4\u0002%!T1ҔmU1!\b\\3K\u001c\u0006\u0000GA3y.hs\u001a=~\u000e'I\n\t>\u0015s\u0014\u0004>):>wu@Q}R\u0000\u0012<Γ8i\u001b\u0012:\u001cXCr\t\u001cb!\rN\b\u001eAN؎e\u0013Z\u0000\u0013.\u001cC\u001f+C=7\u0003\"<<\u0002\u000b\u0014h*\\pMl5\u00032\"A\u0017>E\bpu4Tm\u0013!L\u0006fsJ\nd\u0018\u001cz;1\r\fĔT_Cg&\u0018\u000eK\u0006h\u001bhpIŢ+C|8w\u000e\u0012<\u001d̄\u001db\u0005lplm嵋(y5s\rxP/k\u00103\u0016_}\u0014\"Lp\u001a\u0014o-<5alQ\f<3,\u0019\u000e`ⷻ\u000bamc's\u001f\bd\u000b,p\u000fWQ\u0005ǻ\u0017S҈4\u001b'g9aw\u0011'E9\u001e\u0013M\u0016\u000f\u0010l-Y!Ù\\.ޔ`|zes\r|r^eϊ[7s\\\u0000bì$8[(f\u0015pq\u0006d\u0001xn\u0002MXzw9N\u0016\u000fie\u00002P\fw\u0006;eӦ7{qi]Pa\u0019j-\u0003\tx\u0015c!{̚G,rqf\u0017x\u000eqa\u0000Q.9Ȏ\u0007ϵF\u001ddfދ\u001b,\u0007{\u001a=\u0010\"\u0006\u00000J\f?\u0015E\u000e͊P\u0003ˢ7\u000ene\u0012s\b^\u0018\u001cGf\u001ftqoN;Fq\u0018P\nڃ\u000f56t-wE8\u0017XGCc\u001c\fuEYGrM&>j,X¢k~SV(pNDv\u00038A\"ʕEϚYw,RakFr\u0014X\u001bFAVN8\u001f\u001aѱ\u001feoR%z\u001dlR\u001b\u0003J1=\u0010$}+{Džsz\u001fY>bΨ(\u001d'LgC|XɒChF[\u0003_tIDt\fz=B\"\u0019̐V\b\u0003\u00116\u000bq~\u0015mQ\"\u0014iK#6\ftȭ\u0006\rendstream\rendobj\r24 0 obj\r<>stream\r\nC;\u0019D\b1![\u0000r`\u0017$\f\u0015F\u000eL\u0006\u001fQt\b\u00045xWGm+}j_0\u0012?\u0003#k'-q4+\u001c4L\fbE\u001cJEj\u0016%HR\u001b\u0010$(l\\ꭻ#X/*^_\u0012k늏bSGu\u0007#ꠜ\u0015PQ\r\u0015:\u0006A\u0015`y i9Oے`\n2!\u0015\u0000\u0017Kr)i\u000f'\u0017;b+t{\u0016w]_UQh۵\b!Y۱[L\u0014_\u0001\u001c\b\u001e\u000eK9i\u000e\u001f[\u000fwz1GL'\u000e\u000eL-\u0003Qu<\r\u0001ǝCB\\\u0002\u0001[\"\u0004C !a/\u00164m.ID\u001d;\u001cN\u0002V\n=2A\u00001\u001f%JP8ML3t\u0013㳥Zn\u0013!/Vi2li \u000beclj~<\u0017=G/ $(UY\u0016#$6vo\u0006\u0011Z\u001a\u0002–\u000b\u0014\u0012GgtR\u0000\u001cwv\u001eP\u001c\u0011^QkDC*cZhl)?RӘ,\u0016TE7;0^`D+\u001a!tR\u0013ciQP#Q\u000b=L\u001010jRlVKXH>U:4JqGD}\u0004i\u0012hVT9֫L~@\\n\b b\u0018;\fB\u001d,rdt\u001b._3a\u0001\u0010\u0010wY%\u0000\"UM\u0017EԱ\u0005)yn\u001b\u0012DC\u0003)\u001f\u0016\r\u0010\f\u0015\u0010\b\u0012B~\u0018;\t[M\t\u0013\u0018\u0003r\r55\u0003DQ0\u000bn\"\u0018\fc7\b\fyYOĞDP\u0018.iQ\u0011z\u0002yB9HиNr[u{9CQB0@x\u0007\u000f8\u0010e~\u001e\\{\\Z\u0002\u0014.O\u001anC \u001b8>C6@=\u001bV\u0010)*\rT\u000e4_u!*BJ&iJ\u0019\u0003xPh\u0016Q8u2߶\u0010Uͳp+\u0006\u001f>\u0013\u0015\u000b\f :V&^eZ\fu\u000bG\u00125+2k%e\u000bokAX{DCB\u0003È\"/#=\fZk=㬐'I\n}\u000240`a\u001e\t-7_UA̱*eڦ\u0000\u0002$\u0017ߛ-nS\u0013p\u0010\u000b\bjA$/AcJg\u0013V\u0004D$\\f[DM)ij,\u0014ӳLm\u0004q#\u0002uKT\b&&m43I>\u0003YU3n\u000b\u0017V ~\rրe-4q\u00161\tLGIҤGSh$Fք\u0011A\u001c,\u00177r\u0006uɢqHrng\u0010rkK|\n\u0006.%\u000e(3\u000bqw\u0000RlyHu\u001a;D\u0006\u0001ϵ2I. hL;x7Y!@Hjg+͖D\u0017<.i@\u001bw8b#\r/poj)9=lF\u001e-ٴQ\u0015H/66>-j\u0016Ƴ٧B4\u0015p%Nn\u0014H\u001ajP~\u0001ceUJEpr\u001exNc*jl NI\"Opۢx\u00197ƑI\u00182p.|@\u0015yUrY8\u0000g\u0007CưFY\u0019nҟҦ\u001dИ`\u001f\u000f(th3\u0001ʅ\u001f \u0002\u0007:Ғnr\b5ž\u0013\u001c\u000bI@Y(\u001es_Y!R\";5{?\tqP9D~ƛ.=\u0000zk]\u0006,mEz`\u001fA\u0002Ӳ\u00025qnNb$o3z\u0000`+se\f\u0013\u0014}\b*\u001dMb)>a4\u0016+G$\u001b)З%P<{Ք\"Gj\u0019;\u000f\u0004\t9{Oh\u0010ɕ8YmH*{+z)pg\u0015i7HRw\t`u{S\u000f\u000b-I\"9xi>gqa\b|xoVq\u0003xmQ\u0015oZ\u0011\fBd:pDx֚eۖT1U\u0010Y.~~5QW E+t\"\u0011Ø*\u0015j¹^A\u001a\u0011@\bRR\u00113\u001c@\u001fՂ^뗗ࠥknO!Eʥ?ܱ@XLrDxvY\u0017I(\u00061Q\u0006^=ՁdEB%,xYIE\\\u001c\u0018\u00001$%+Iwk8?\u0001Æ%\b4M3\u0005q\u0016g\u0013 \u001784r\u0013R\u000bv\"\u0018kMFNh<\u0011gOmȁK\tI\u000e>\u0002g\u0017-A8,׈\\3S_r\"\"q\u0019Sv\u000f!6Y\u0012B\u001fp\u001c\b?\u0010Ę|\u0012Nr\\P\u0010\u0011-OcD$`)?#ǁ_\"G\u000e9t|\n]Ee$w$qPר.%%N\u0000vL\u001279Y\u001eKes-L ]\u0010@?JDE\u001cg\u0018\u001a7\u000efY\u0004!\\I\u00165MN1j;MG\u0017B$\u0016ǁi.9\u001aO\u001a%he(IڭI\u0019Ɂ\t{~\u0016׭zse+Ep9]\u0003z5\u0001|\b0NCm?۷\u001e\\N\\6A\u0005#bz\u0007\txa\u0002S'B^B\u0013d'\u0013&'ڤ.\u0014,&\u0012~'\u001fH\u001d7\u0014ݽ\"Lڬ}\u0002iS񤹥%v]@s\u001f/\u0016bV[.=u\u0019\f#Sy\u0016O\u001at\u000b\u0014\u000b\u0015*Z7e\u0001\u000e\u0000wu\u001ev$\u0007īNw\u000f\u001e,M\u0011\u000f\u0005R<\u0011(\nsLY㝿M\u0016'ֻ~{|qq\u000ec\u0014~\u0007T*Ρ\u0007\u000b\b\r\u0003_0[4KBovB+\u001f\u0003\u0017*\u0001r\f%#~1:\\ÂTZvJx\u0016\b4\u000b\u0004޲\n\u0010@\u0015zViI2\u0005*\u0001V\u0018\u001dC\u0002\u0006^\u0016ZUB3{ФX2\u001aq/w'(\u000bKɆ\u0001B\rThh!y[\u0010dK*\u0007z%?@RнfAyX($Ra\u0007j\u0019@I\br\u0013\u000f\u0003_K0<ʺ~PEJN%U3;\u000bCI\u001d\b\u0017\tW\u0013LTt\u0012Lʬ,IeSfK\t 1j\u0007:uyQ\f{u\u001fD3\u0017쫊\teQuX],8s\u0003EA4\u0003pLo\u0003u%VS%/צZ\u0018h)ۋ\u001d}@>O}l#@\u0014^BsƐ[\u0017ALR1\u000eK_\u0016)L?2up_\u0010-\u0000vG\u00151l5JA\"\u0006m!P\u0013L\u0012q<\u001cǜ%q\u0014^V芻0kN/L9Xq\\%O߇\r85ϼ\u001eT\\'q}28\u0013$[zIttc~eX)\r\u0003Yɤ>;%\u0007:!`|Jf\fH3D4\u0011ڌR\u000f]K\u0017!n2u\u0018֮9+7\u0017o*{&\u0007Wn;77z\u0018|\u0015N_\f\u001d\u001d2)c_\u0004\u000eʖ\u000e\u000ePᡳFjASN;\u0005ĥ0)DxuyN\u001b\u0010o!\u0019ۈ*xM^Ow\u0015:X]0ɔyi00>\u001d<\u0016pZ3u\u00125\u0000`\u0002\u0001U\u0005jU\bne.Q\u001f5܀h3\u0000g\u0017mfÕ\u0000\bP\fIgX҂E5B|\u001b\u0007P~\u001b\u0005H(\u0016, '\u001bk\u0019r]4z]\u0015:8(EoY+/l``.DB\u001aU-\u0007\r6l\u0010^\u001fl@ɣ2l\u0004*\u0000S\u0016\u0015\u000e?\u0013EIJ)SJ\u000ee0\"\u0005b\u00058\u0005\u000e\t\u0006\u0004\u0004j \u0003y\u001e H!\u0011\u001f\u0002\u001f#C\u0006\u00119\f%\u0012y\u0013d1E%/T\u0019\u0015#.>N~5GbhU(RLM׉\u00166Q23Ҋ#Cb9H✓8J\u001a!>~D=N\"F}\u001btFf\u0006KN85;x=bDdo\u0005%Ѻusfw7-\u0016W:Je|+,,3k:\u0016u\r~ֿ{kщˤ\u000f\u001a\u001aѐwjù\u0015u$\u0007K\u001e,\nYMhO⨝}-,ފdb+*-SL)>ӗ3kNwhϥ\u0007\u0011\u000fj~U\u0003,<4r8)4\u001c-jn/u]\u0014ݟ\u0016r&9_$B3\u0011kF94?JyW\u0018\u001czZO4Z\u001fsS袩\u000fo&pTnU\u0015L?!$3yx*/,$\u000fDD W\"sR_&y+fs\u001bWs,L\u0012Uii9<#5R\u0007KR#uIOLcq [QF*\u0016>JTg\n\u0012\u0010I(Nӑx\u0013tC&19LGhBh\\\n\u0011V?V\u001dnzs|]f\u0018t;)t'画\u000fqj-Y#)VL6/ћxn-k4T\u0006**~̠\u0006`MO(\u0017x+]\u0004DzԖs>yu؞{\u001e3yӹ׼œ,\u000fٮy\u001ee\u0006_z\u0016KDExTl\u000eQ\\:m8l{5٫C\u001c3qOj總WK&qkZ42d\u0017iz}Y\u001c))/XGuB\u0012mI;_ć#,w\u0013^3?\u000eN\u0014o.*\u000eQe,X\u0012,\u0017k\u0004\u0019Q\u000eV\\\u0014\u001axC#3FA;,\u001e9}lʤ=g\fh龆%#\u0012\u0011.0\u0018G8!2\u0012ULI64\u0015\t3@v\u0014d\u000f!U|mHOB\u0012\u0011IM\u0013c#g\u0004ZCd.6O/T RxrzI\\orBnx\u001a\u00113r8ũG86\u0012\u001c\u001dl\u000e1Jx|sEGY\u0001\u0006Ӣ.r0\u00161\u00111V%]L\u000ebLJ8\u001bY\\\u0002gv\u0014ٓS:\u0012G3o^:\u0019r\bǴ\u00149\u0013ʜ\u0013\u0013\u0011{>dR\u0012R\u0019I(Zj\nQ+\u001efo8)[<'SuRn\u001a3kN֚[8JiC(\u001dy\u001eF-g+$jF\u001e\u0013#1=\"f\u001d?_\u000e5\u0013ڪr\u0018ŒD\u0011\u0011E&F#\u0007\t?Gȿ\u001dsgpLP|\rH\u0017!6iIl|)BM&lf<@T\u000ePD\n2\u000e22E 3A&Ȍ\\\u0015&i\u0014ԩ\u00125=H.A6\"C\u0014-\u001a\u001f_jyY'\u0003E?D5!MrF!ol4 \t\u000fEMz*!'ǃLW\u0017z?\u0019%O\u001d٩S62\u0013M\u001fc\u001a3::Ri֝cըZ(˨A\u0015+HA\u0012\u0015!)+\u0014d4r^\"_\r\u0013(V\\jӂA[B<_\u0018\u0012\"gD\u001bJ+\u0010#\u0015I72\u001a%f6Crj\u0017\u001d\u0014j*:rMkd'꘹p\u0016*|\u0000\u0011\u0006\u0004\u0002\u0002LP'(x̄\u0019\u0005NeB\f5\u0016\\!9Q$hV4z5\u0011V\u000bc\u001c7'\r\"b#{Kmc\t1/}\b,j]P M^DͧaG7\u001cLDe&{0H(\u000b\u0017{@\u001bKZDK>HQM{ƨVBQ)Vl\u0018n4A\"\\\u001a]ң)1>oCĂ^i§HQi.ݡt\f\u0011+Ml@ \u00136HLØ'8/ph#Zڐ25\u000fq\u0012F!\u001aWBXt3NH\u0019\" ʈUMРݡt'.7X\u0015(?$8݆fv/'fv\"P:su\u0005Q,\tE\u0014O}*+k\u0005|R#w\u0011\u00111f12SIx5#dy|qL>xӔi4O0\u0012VrR\"0)HHDL+\u0019\u0013\"U\b/Q|Lq_\u0005\u0019\"\u0012sCP~>̺3J4OU?\u0013\u0007]\u0013G4s&+\u0010~Ik\u001aMR81&(@E\u0015WC#\u0019z6/f:5^H\\d&D>؍=JU^}Y_\\qݸiU\u0011\u0019J\u0018\t/9j8’u(tQmg:[I$}}_#\"\\kC4aK44ڥdŚWJщQ5Yt墋^ffї\u0011}.\f\u001cٚ\u0011\u0006]\u0012@@Pc\u0017*@'\u000bm4u\u001cn9W\"\u0018\u0019P/HEUM`'\u0010ih(='MN~d(udS\u001aSN5'Ȼb4{b\u001e\fUv\u000f\u0005!\"eΩPO\":d\u0010uBLyOCHFrb\u0016\u00196?\"k6aU:SE;BcɳԈz\u0013>U^IJXꢟլ$XT1I<8)hDŠ?HaRl&/8B)\u0012P<\rb\nzh\u001a4ڽ\u0006\u0015'~xgR+&M=_4}\bY\u0016ф>FlOha2U\u0004\u001d䚝\u00112\u0011Q\u001e$MCӋ%^\u0017\u0005y\"jmRF\"E\u001c\u0013CZg\u0012Ⱦ\u000ecA%\u000b\u000eڰ1.k4GHC9a\u0013jl}gw.\u001ey/5\"DX\u001bm‘K{\u0013| \u0012̢\u0012\u000f\u0007|\tR8X\u001f6YTB\u0011\\Ղ&\u0013[Ţߍǐ\u0013-\u0011GIAR5#PAEԗ1$xb\u001cBKx\u0001\u0012č[VR\\,*Yy=p/$4\u001b)oJCT6SnBxEo܄?\u0011I3\"d%˸R\\E3ђ\u0019TȫͶʺz6Ux?Y)\u001c\u0014W-JjTo5hRM\u0012TG򺈰#kUb\u0019G\u001d\"3TԆw8iG\u0006{+_\u0016a*T\u001f@c\u0018CT|mh\u00148*҅C\u0011֥'e\u0018V%hD\u001dC\u0004iF4N򔜐NGx(b\u001cա\t\rc^+׳;\u0011n\u001c\\wsczЪ0_wGoFcQ\"\u0015gKIom<8Yp\u000fNY3^fu\u0019c\u001d\\\u0017RH#*n3(2qg\u001fma\u0010Qk&kKIM%^\tC<\u0011FY\u001a|I曵F\u001aY88rǵ)1\u0016TnNbp\u001e#X\u001dy~\n\u0015iƛGJ&ϣ\u0017:k`+_Ҭ\f\u0019\u00176E*JM\u0014BS#SEhЇuy#\u0014QL-^H\u001c6& \u0011I$QĬrv{d\".C\nmdѩCr\u00053\u0014TrpOw\u001fz5>ڬP$h>aec\u0007`ܒ\u0015r8Ţh)\u0005ouD\u0011<\u001e5R+{Z7ZR}\r\u001ci\"'Z#YX\"ZT5k\u0010i=kk \u0006j\u00129\u0017H9;3B鰢RQjE+:\rh\u0015=EPv(5L\u0011U$w$HHShD\u0013D)\\\b\u0018]{1B\tE\u0019\u0005DGg\u0011]$8Eh3\u001c\u001aQyjd:\u0012Ԥ('jȫS\u001b\u001ckJ\u001a\u0013Ӊ\u001cx2\u0010.\u0019\u0007Q%Ai˘*[јHU:1BGT\u001f%\u001e4\u0015z:\nħ4\u00142%yT%k*Jk]g\t\u0011$9A#V4bohR\u000bv\\H[s/q(-fJ\u000b6\u001c\tͨt'=u6\u0000\u0000\u0000\u0013\u0018\f\u0004\u0003l\u0014\u000fb\"pP\f\u001c\u0018؄R*\u0001\b\b\u0000r\u0000\u0000\u0000\u0007)F)͛>\u001d/\t>`\u0004!g)\u001d}\u0016ub\u0001\u0011cM,OK4\u0007s[oX\u0006[\u0012)K\u001d\u0015NF\u0005\f=\u0004`C,\u0000\u001df&M\u001f\"j$_mo\u0011\u000bKTy&\u0016\u0003>vu\fC}siO\u0012)\u0016l>\u0015U̕X\u0000L,éy\u001aL}\u0016\u0016\u001f\u000f\"`A\u0016\u0004^y J\u001e>,* f\u0015@]A츂\bYW\u0002p|T\\\u00018jR,!?z\n\\9>}'SLƣ\b-\u001etӢQ1Hc4W\u001fNK\u001aBO\\AB\u00177\u0013e\u0002C\u0002!\u0002TE\\S՞SW`>MW@>\u0017>?]\u001ad}ʚ\u001f\u00002ĿrX+D\u0015\n0*+h\u000egZ\u0005VD\f9k+\bC(\u000bh\u0002ׯYDaD5\u0013X3Y\\Q\u0005X_G@a禬ϊ|);V6\u000b\u0006UƓ77 f=Tx\u0000\u0012_\u0000Y\u0015g_U֧\n\u000f˭\n\\8\u0005X\u00156\u0004%~R%NȻ*`w~=\u0005\u0012N\u0005˜MQAL\u0014\u0003\u0005x>R\u001cj@\u0005Vb(NJ\b*U\u001b\u0011YsrG[@\u0005\u0010r\"\u0002Ž$?\u0005\u0010>&[\u001fb\u0017\u000f@/S!U0\u0010F*\u0005\rdI,+>G\u0001d.\u0000Z_\u0014\u0005\u0001\u0006D\u0015\n\u0002\\\u0007\u0005H\u0002gޟ\t\u001a\u0002ևe?OC\"=A*6\u000b\u001e&ng)\u0004r\u0010\\'\u000e+d'*N0y\u0013\\\u000fM\u0000\u001e&`c\u0013^&&`?M\u0000<\u0013$n\t\u0004,EǞIP\b$\u0012|a\u0012\u0013\u0016%9I@ΞI@G\u0000&\u001ak<\u0002;'K/G I$xOH@\u0001\u0012`k}\b\nvG\u001d\u0001.\u001c\u0001i\u0011Pd7\u0007M9ԮD9G\u0010\u00012X\u0014A\u001eD0P\"\b\u000b4}}1\u0015\u00118C\r\"`C\u0010p4\u0004!\u000b\u0001C\bW!h3! \u0010xKI\t?\u0000 @5z T ijz}7\u0003\u0003\u0018\u0007N\u0007N\\*/\u0016p.\u000eԧV\u0002\u0003\u001ch\u0018H\u0003'B\u0001&<\u0000V\u0001;~g;\u001f;\u000e`\u001aG\u001d\u0010C]oSBW7\u0006j\u0000gq\u001f8\u001ct\u0002쾁]'o t-bg\u001bF9`\n%\u001e5֟\rX\u0001r6\u0000\u0007\u0017\u001b\u0000x\r 5\u001a\u0017G\r5\r\u0006\u00188D\u0003O\u0006`;\u0003h\u0000H\u001a\u000eex49K2P\f\u001b\u0003^\f_\u0013\u0003\bbd|HP!`\u0000+/We|^`Y.\"o]\u0000um.\u0011$\u0012\u0017h\u0010-T:[ \u0001\u0016x\u0016x\u0005Z\u0005p}\u0005ɾ\u0002\u0010]\u0001tk\u0005ҹ>X\u0001D'_\u0004\"EK?SjM\u0001\u0005bȓ\u001eeەz\u0001%7Nxt\u00007wV*E\u0007pľ1t\u0000\u0014Ю%%+f\rp\u000e8\u0013\u001d\u0018\u0013C\u0000tZ\u0003>\r3\u0001(\u0000\u0007ѱQ}ڤ\u0003B\u0014\u00174\u0003@j8<[,Nt\u00007\f\u001d\u0000)\b\u000eoC\u0007X`@\u0007?\u0007\u0014V\tO2Hx2\u001a\"\u0016 K>\t``}5\u001f:\u0000xPt\u0000|\u0000\u0012s@\u00018`\u0015̣A>gwJQA$\u0018CI6\u0015y^F6\u001a\u0004\r\u0019\u000e(DT,ۏ(j.n8&\u0002\u000e3\u0004\u0002,\u001bM\u0016\u0001YQ5\u0011\u001b`>\u0015N\u0000D#\u000f\u0006\u000bec\u0013=c\u0004\"\u0006l\u001e\u0000]L>\u0003-\u0007=+\u001d7\u0003-=x\f(]~0\u001d&\u00032P\u001dj\u0018 2\n<1\u0003d\bdd{\u000b\u0003\u000et\u001e}\u0011\u0001GY\u001e`@\bI\u0005 \u0015\u0001.iU##ee|\"iY&,\u0017*`c0M- 'Zj\u0005\u0010W3\u0018\u0007yd\u0001ONHh\u000f1[\u0001%*c\u0006\u001bU*@:G\u001f,)U0M\fðF\u0006K\u001em隇-\t\u0006\u000f\f\u00147W\ns-\u000e\\F\u0006gI޶݈\u000b\t\b#)`\u0001ez◀}id\\1\rCSX\tFQLP$`\u0007zmtI$I莀ݮ['2\u0010\u0011g\u0005\bxL]\u0004_.E~@\fU\u001e\u0000\u0017\f\u0017\u0002X֔Z\u0011A9R`边U5\u0002\u00012J\"\u0010\"Ux}\u0013\u000f`\u0011c4\u001bA.\u001f@$Leuz٫1\u0010\r,*l\f\u0003LJ\u00068\u0007.&њ\u00189\u0010\raB6@\\Ǚxb\u0000-;\u0002\b,\u0006;\u001dv~q\\!\u00020\u0001\u001d\u0018ƍ\u0005>@\u0005bS\td8O\u0000Z<\u0001\\\u001fA\f9V\t\u0000o^]\u0006M(xlj3r\u0011ygW\u0018\u0001<=eg\u0010@_¹qG\u0000t_A\u001e\u001c,r\u001e8\u0000Lzh\u001c\"7J \u00000,f\u0000 I*f\n{H\u000bMP8\u0017\u0000ݦB8L\u0001ud\u0015+\u0001\u0000\u0004\fI>I\u0000\u001d\u0001\u0017\u0000}E0\u0019\u0013\u0000du}bXe/\u0001;\u0000\bc 1j\u00060XOX\u001ba䝒O'\u000fYO3\u000b\u00006@LK ]B\u0010'cN\u000fQ\u0016\u0000 \"g'\u0005{5o_c\\\\Hn\u0017{\u001c\u0013\b$r:g7!\u0004kL UWY/NvP4\ri\u001f=Q#\u0018\u000b94n\r}0c?qдd\u0010Fu4`Ă\u0013=lOׄ=F~/\u00105D\u0017\"yh,3+hd!hq\u0015B?6*K&_õ\u0003nj~{`>\u0005\\aZi$M\u0016B]r|j\u001d\u0007[W?BkmBk?\u001bE\u0014lFAtx_2:qehv\u0017c5yY\fk9RZ\u0000'\u0004\rqxG%5N\u0003Wqmyk90qh\u000e\t\u001cV\rK+u?]M б^_h񄺿h\f\u000e7;t+\u0011Ki5Y5@\u0015 D?\u0011\nX)v!,K4 T'\u0019E\u000fٽfx\\<\u0012l`B@ ɒ.\u00127{hp'1JDf?}W.vk3\u0016+sɯ%&l\u0000R^gN\u0000\u0010\u0011\u0013qi}d$O/[p\u0007n禱Ut5\u001b\u0014kƎ>\u001d2QY\u0010uK?G\u0007U\u0017geV1L\b\u000bdCqV{WU4/fsڻ\u001c\u001cF\u001er?i\u001bH 4b\b.7483\u001eM\fﱺ\u0014.\u0000YQm\u0013\tCߑO[#YW?(ox\u0011`*\u00061m@Jx~`Q\u0000/N4¨\u0007B_7֙$_\rPF6,J>mJ\u0018\u0013~TC\u000f@\bk\nfa\u0001A_2+\u001a}w)4\u0001{C\u0002eM\u000f/\u0002iPb\u0019#\u001fH\u0019\u00153r\u0011?\u0005s4a\u0002T\u0005M0(EL\u0014,`Rw\"Li\u0005JnBvl\u0005\u0007\\I\t\u001e<.x\u000enԴ&vy\u0003T\u001c+s-ٸ?*ϸ$>\\ौ\rΜ3?\f&DcK\u0006j$dI^Æ\u0006\u0014&c5Ia{\u000b\u0012\u0019e\u0017hu\u0016|ؔ޳s!Ht\f\"?~\u0013\u000b\rvDm0:1.hfe\r1t\u0017tIPڧďl=l\u0012\u000fR+1Gǡ\u000fJZ*5NeÿLYOɑ2\u0018xy\u0004\u001a1J&Ĭ\u000fCB+\u0016tK\u001aTƆ\u0006/\u001f\t\u001a\u0003\u001f^J^>P\u000e0l?\u0000oIZՈ\u000e@Ɓ:4\t$ԯCǏ2A4\u0014؉ğږ\u00009KFr9'hsZ\u0012tŰ~z\u0018?\u0013:xS&\rI2I\u000b.\u000bd[N\u0005W[_ؙ4CF\u001ft䀭/p\u001e+\\\u0011}\u0002P\u0000]ɭq\u0006B>?c\u0004\u0019\u0001JުE\u0018h\u0006a#1w\u000fP̀eS\u0014\u001a{q\u001fy\u0004\u001cFU\b\u001bA\u0010yWÿgXA뱜J-d~ѝ0\u0007`\u001fjSQ\u0012b\u001d\u0019\b\u0006p&Qú\u0005E\u001f\u0002!\u0007T-\u001e?\u001dF4\u0012\u0010'($\u001c\u001e͂\u0010?]\nb5`r3vK>U\u001aix^/no4/\u0010ivozՇ\u0000\roeA\rA'B\u0010\r3S8\u000e)Zk˅?lf\u0003b$MZA\u000eQeI*\rDoq_R\u000e?)x\\C\u0015+?_*e\u000f\u0016y).\u000f'W\u0001ao.dm\u0015\u001c@9@\u0013T{,'qG65!\u000b\u000b&\u0015\u0019ӡe\r\u0003/\u0002\u001f@7JĐ$\u0012CmEX#S-G\u0018-.20u›*\"\u001d4'رU\u0013/#|K(?H\u00025K\u001f\u0011\bT\u0001ٴH>q*\tH􃝙:?/ )f\u0006\b,1㑷m_$K\u0017iݟ\u0002!Bd\u0006\b}iY\u0012EƬ0hĚ\u001a\u001e\u001aٿSS.\u0004kh<7zԓbb\\1#cm\u001dV_\u001ei:\u0006ޔ6\u0018YX\u0010Ɇ^ݴVj]llX{O\"I\u0014O}m&Z\u001fNqTUũG_\u0013\u0001 J\nh@~W|t)q݂dT݇\u001a5\u001dDRF\b2_XC)\u0015\tlx3sC?G0.\u0010\f\u00077\tˤ\u001f피Q\u001cZ84Mg/n]Ug/$(\\0;W\u001515ghe\u0003u왵i\u001a\u0001rBO+\u001eRCEPD7k\u001bf\u001c?9c׽ȂKO*S7\u001c\u0016~\u000fj*R`(\tp'\u0010/f\u0012X{\t|¹zHŶ]\u0004~7n\u000f*ߟJ\u0005Z6\u0002'u$q=5#)xU\u001fVz̷ώ,\u0007/vӒ2ĥBY|L~ny$ƞ\u0014@\u0012M\u001eh\u0013V\u001eJ\u0004$Eѕ*w\t\u001cvm1R\u0013\bm?F8\u000fǀJy~m\u0016Uq\u0000\u001dd<\u001b_޾[\u0007Ö\t#@+\u001flg \u0002ګMr@\u0015\t\u001b\u0013~\u0007vt`J^_\u0016ji0\bOTF\u0006q\u0015b\u0004{'DF͈&L\u001e\u0006O\u001c\f\u0014~t\u0005\u0012\u001b\u0004e`Ɏ\u0016O;G9ѝKGܤ~Ő%*s\r+5A>\u000fb8\\]=>`q%ˠ\u001e_(M$\u0003mDo\u0015v\u00184lC]\"<~\u001c3O!,\u0000|\u00175r%\u001bz}OAo\u001csp]h&z!_\u0000R2ڜDAv%fQ,w̺g\u001e\u0013VS*uA7cso.؜\u001c\u0011\fE\u000eLy\u001eg#Q\u0010>\u001bj\u0000Z\u000e\u0011~G\u001c\u000b\u0007\u00140uCE\u0014']Xɏd˫}\u0005;U2\u001c^>Vw8\u000bǦjI,R\nPRVE\u0019O\u001234*H\u001e\u001b)Ґ\u0017y48H7D1\"@\\[\u0006\b3j\u0016d[ԷJ_n,͡\u0013=8տ Wf3=n5dL\u000f^\bb|\u001c~Z\u0013!\f:$s}??\u0005g\u0003\\\u001f(\"=a\r&:BbeA(%bZ\u001a3\u0013YH@Φj}-\u000e[\u0007\u0005vWn\u0017E\u00003\u00058['*ȍ[\rK~\u0015COj(FJ\u0011j *\u000bJϵ~\u0018U`Qy\t-Z\u001fRۀb>|ݭNdAj4̎`xHn`F\u0011\"TY;R\u000fJ\u001b\bQ[7cnuJZ_5\u000f\u0002`\u00106\u0003TJi_7Hiy֧)N\n;\u001bfqַ/r/6n|0:dkEnv-gx\u0002L9ى@4%;l\t2\u0010\u0004o\u001e[}r\u0010 \u0011Ii\\a\u0019raNLhTAG>#\u0006^\u0018@m}~[PY\u000em}2\u001aүW\u001e]wzF;xh6l}WҋTڀM\"և0;m\u0018H\u001a'HY؝ǜ\u001c4m/:\tRld\u0010\u0019+vb'M\u00045DX)fF\u0016Z\f0\u0017{]Toucq?\u001cR\f'_}j&.oP?+\u000e0ݹX5ˋ͗0W\u0001l\tqFyS\u001fWx6~\r\u0010\u000e'{#X(I#=B\u0001=T\u0002{\u001a_\u0005f6vb>[\u0004P74d)~Ǿ.:LQC/ytְҏrD$1b\u000fYIJ\u0019\u0016F\"dZ~~\f\u0007x&\u001b|\\M`\r苙EĺC_Q-aģY﹯Rd\u0001\u0006̠劶\u001f3t픴䩢A?_\u001fG\rQr\u0013?\"\u0011|8\u0000%B\u0000\u0007wz(\u001b\u0000AV\u0001p-I9\u0007jC\t\u000b\u001e\f{Y<\u001d.2\u0015~j\u0017\u0016Rn3KEwfP!ɱWꉖ\u0012\u001f\u0016\u0019I.f'-*\u00140(\u000fwkƫLF2\u001a⼅\"UQ9_F\u0004G$畔(\"_;(F\u0015\u001a% OBA\u0015TVȊ9\u0007S95QY\u001f(ګ4DP)Q>\u0006P.\u0018\u000fCJ{_b\u0010@{@\u0019b\u001a\u001bl^K0toaͅCн(K\u0007SAq\u0013܌*o~\u001bf\u0018i\u000bc\u0019\u001b\u0014\u001e`\u001cߟ'._`)_L\f?\u0007\u001a7)TC.8uEI\u0003+!%\u001eg2\tcDt/\\R~\\v\u0016\n\u00106\u0014B+} 痢qn\u0005nt.TS(C\u0010i\u0018Ebd\u000e\u0016\u001eUg\u000b6(alt\u0013\u0014Q#)M\u0010}\u0015\u00001!pOt?_\u000f &e\u0019J+\u001b`_t\u0003g\bVtL.\u0010\u0011\u001d#\twqM\u0017\u0019E(\u0013>eV\u001di%pD+%\u0010d;t4Ӭ]\\L~5۷g\u0018\bc&\nir󓍬p*'\u001e\u0010\u0015zp7Ycm\u0018'*#i=4c\u001d\u0005\u001b+w-\u00068\u0012k}Z&ܱ}Pl|0ѸYnπ?\"pr\u0018\n΀Dq/{־VTܛ\u0016\u001db95bo`-BiOp~%l0z5Yތ\bbII@BEV\b9R\fU7\u0006dX%m|1\nA\u001f^9\u0002:HchiŮ}ϩ&#y4.MIm&Uv\u0013\u0006\\,axmw7\bR\u0002cvj\b=EѾuC\u0017mhl\r?\u00136\u0015{g/9qxQ\u000e\t)\rzЌ\u0016Jo78\u0002\u0014gO_&8{Z&\u0014g/\u001fLSkY^)ن\u0014~8u\u0019g_3\u000fp\u00029{jH\u0011\u0011޵Wº`yt3%Y9{#\u001bguiV\fA\u001e“\u0005]\u0019ySU$f\u0017{8\u001c~\u0018v9Q,SX=\u0001\b;n[y>-e#6|f\u000bHŌ4p x2(Pc\u0000f!npx\u0017_\u001dr$\u001doʌ]\u0001\u0011hˉ\u0016=8{b#\\R\u0003g7.\u0007}\u0015\u001cou ħP@'Tޠ*\u0010z '\fA\u000f]VxΘ52O7t\u001f`bA\u0016)\u0007'=p9V\u0002\u001e̖P\u0010{[+1kJ=\u0019\u0004B\u00058{}\n\"\u0014UbD!6 H\u00073%7n}dW(lʣSa\u0005\u0015MξCp|HS>%Z׉WIR$r^̚K\u0007.ǎh/8d=Lc\u00130)fqr3gJkGU\u001b\u0019Z#X=>4\u0016;1HB!BQ\u0019\u0004]PK\u0006St\u0007(gD~Q|\u0002Ps܂Z\u001fs\u001a;2\u0004W\u0014dU\n(p1֙\u0004f\u000fdle?\u0001l3HQٓ}Gr\u001fz\u0014\u0017%\u0004]V\u0016?|\u0018\u0007O˲^5bꅐ`s\u0018II\u0019թ\u001cĢ_~PU\u0019M \b aۢF\u000f=\tK&-S$U\u001cdo(x\f\u000fEեPB)RISet*4C\nC!@\u0002F/\u0018)\u001d\u000b\u001em\u0011\u001bοlI~\f\u0000=\u0007J>`tC8rAG^v'\u0012\u001a!.\u0007\t]\u0004ZX}},2R.cȾ5BED\u0005o\u0013\u001b\\tY]3D!i^iI+$ȃ<5G(\u000e0l8G1Y\u000ba6v'_5X7IÁ\\6\u0003Ad#\u0003H1\u0005E\u0019\r^-dc#]}J\"\u0017A\u001e]\u0003f3*\u000f\u0016^#~^n@{\u0000l\u0005\u0017ex߱>+~Jc\u000fUXhd_]ucxFJ{\nݜ\u0007DF\u0019GAtRD\u0005M%<.n 6HVF0UYdNQ#6+dXn\u0018TU\u0002$~\u0007\n\u001a\u0006 Ij4ľ$18>\t\b%h\u00178\u0018U,{:@z\u0004-'s'\r<߯(LŜT`d\u0007gOY+6l\u001b\u0016\rd8\u0018\u0001{\u0011\u0017[3I[w3Z.%S\u001fn'J\u0007ݶ2Ǎ5\u001e\u0017\u0001U%p\nla0pTDݢ\fE*oҏ\r\u000eA}*OuR?p)\\T]w<ظ\fx\u000bl\r\nPo\t\u000e\u0007Ƕ^<\u001fFv\u001c\u0014C\u0010kzNȯ\u0007\u001c\u001cE\u0018e?#T\f=L\u000e5_.SDiuE}&\u0017f4o\u001dEѓ\u0019K\u001c|uU\u0016\u001e\u001aoe1H6.F)%\u001aM=nAw\u0012P8\f\"\u000bFۺ\u0019L\u0016x=[t͂+9\b4(ypU'\u0003Aux}\u0018c\u0001UHx/vʁ'*ciB#\u0015@r؄G8#\u000b\u000f\u0001'\fA\rBѦӟ*\u0017N)BT\u0015\u0019*1\u001eo\u0010-/w=E\u0013GHR\u0013d6N\u0002]?\u0018\u0001VR\u000eX'!%\n1¬٬.sf3cz\u0014z\\\\&|h\u0013\u0007\u0000\u0003X1r\ryh}ţ\u001f\u000f~cHZQd=*H&aBTp#KOEXN~5,oNnm>DV,=~u`_ c\n\\0py>\u0007Z\u00036qq܉z-\u001a\u0015`*D\u0004+Tkykx<i|M\u001eMVz%\fQQ\u000b \u001cxz;cvE=G[\u0007\u00109\u0001\u0000v^\u0019\u001d\bx\u001ct\u0011;z]l\u0005KO\u000foY«Bᡴ#f@Euz,\"Ui{ N/\u0014\u001f=d{qr2\"s\u0019%$п}KcK\u001fEzGlRf.r҃С.{qԾI?\u001cԜg_1w\u0016\u0017I1%=,)EUҫx.I!5,\t-'6GT\u0012<9[#1ŤҼJP&*$y5=\u001b>G\u0003?yʉ\u0005qY\u001cJ#=l\u0007L\u0002\u001fNO(\u0018\u0007X(̗5>myX\u00110#\\5HZ\u0005~٢Q40>a\\~(pny\u001aJO-Oxrp@|wfvvщCXB\u0012'J+ws-~ʳ\u001eR\u001a\u0015|N\u001f\u001eQGԋ]FlOZr\u0003TG{Q\u0018؏k$3C8\t?Wr ɧp\u000f,ghF~v\u0013'\u000brNp\u0010\\b\u001eNm\u0004\u0004`\u0014\u0000E^x(WE>\u0000su'\n/i7)2T\\\u001b\u001cih\u001eY\r\u000b\u0014@0\u0005'\r\u0004Bf~\u0016\\Ǘoq\u0005\u001cv6\u000f Ϭi~\u0014A_tiU\u001d\u0007;{\u0010s|e`\u000fC\u00108c8>l.Tҍ_)]N{1\u0016cx_QV\u0014OK2\bf\u0016u-[\u0000ݪ\u0018\u0006tџ߀.4@;u3\u000bN4U|.sy]\u001a(\u0005\u0017\"d\u0003+\u0011\u0016R}FJϖ\u0015ybvtOm.K~?j?UEO7Xf桜׿p)oXᚺnq$l\u0001[Pe\u0001F|'7!\u0011l/\t0\u0017?\u000f\u0010.9+Gf\u0002=fߤŃt;7\u0013}[RJU\u000e-[\r_\u0016H7bog\u0005Yr0|3\u001f~|G>9VFU8\u0010IT~Ȓ\u0006G6<\f\"_*-j\u0000B֑G\u0014I\bό;Fx{>O#\u0015t4\u000e|}.WDJ\u0010Z\u0014\rs~m\u00174b\u0017,@[τ%\u0002&D\u001dLD*]:\u0019گ\u001dx*\u0002\u0019xro.=c^\u0002o\u0006Xrn]\bىɻw?^b&E \u0018v{\rT6p\u001cf\u0016={?\u001fJ&$\u000e\u001bnt\u0012\u0010\u0004(أK:\u00077+ pu\u0006F\rNp\u0001r{_6cBy\u0017 rw\u0004\u0017\rܮP\u0019tTZ.\u001d\u0011C\u0010\u0018\u001b'PS>yHZx3\u0003\u001f2v%\"n\u0006u@\u0019j3\r\u000f\u0016w2^u$ɴ=pDH\u0003=\u001ekz&\"T*.א~\\\\\u001cxi pO4^0\u0007:\u0003m~)XC\u000e#1(\u0002W\\(\u001bhd~U/GIS\u0019r@\u0007$~S\u000e{y\u0014\u0013$R\u001eb\u0002|#\u000e\u001ec`\u0003i\"\u0005-z:\u001a/gm*+FP\u0001;JB\u0001Tݹr!\u000eWR)\u0007$jÛ7,\f[1L \b\t.ײcDB2Vg xV}hJ' wPΈc\u0003\u0005?\u0007\u0006vA)Or]\u000bx\u0015\u0019>$7F=\u0004RK\n\u0019]\u0000\u0005M(̲`#s5q‘yDw2pZ\u0018Wi!i'\u0015X\fL#d0\u00156ۂ;ۿ{␖\u0000j\u0001ޱpW>99Vh1 \u0013̉({KNCŝ{7%w\u0018Uu]o\u0014AD=\u0019\u001fN\u0004QZi\r\u0016i2\u00154\u0013\r܎\u0002\n@\r{\u0003,6\u0000(\\[>g\u001c@؏)\u001bEi\r\u000f\u00150+E\u0014Rg.)B\tL,7鎪S\n\u0007^9O6\u0003u>@}rY\f,u\u0016\u0015Vzύ\u000bK\tiV͗\"\u001eX(syV2sE%1\b\"FA\"g*\"%\u0017@:v\u000b;O@b70Ǐr0c}KmՂ;,F;\u001e!\t\f2'nN ,2Oe\u0019E7.[7a`\u0001F2x!fFJ6\u0006\u001aI\b@(\t\u000em\"i\u0012uku3EAB\u0011\u0015@\u0013\"scy\u0006\u0004ݼ1h7\u0007pj_\u0017+rE1;*;=fv3zDV\u0002!/B+}MI[ݜ\u0019bnma(+ä\u000eƱ\u0015)xF\u0006cMJ{ǫQn\u0010?\u0004Dyym7BU3-ume1?fqMĂN\u001bFvSآO\u001fOtJl7Du\u0001~C\u0001В^\u0011*CMX\u0011꓿\u000fU\"BIw @\b\u0019(ƚ]_N\u0012\u001f\\7\u0002Fvpl\u001f\u0016}m*2e}\u001bL\u0018r\u000eݪsr+wanb\u001doB\u001b\u000e\u001b\r\u001emopM&h*P\u0015٘Ǜ\u0014`4\u0016VW\u001c$K\u00054,\u001a\u0010\"\u001dv&EV )(\tFR}Ĉ\t'3,r\u001f\u00044m\u0004x\u0002xX\r\u001a)+q Pi\u0000H?w~Ez\u001fdQK8[ہ\u000b\u001bl\u0013E:\u0012Ӈ̝\u0013z\u00197H聱c_\u0006,Ҳ2\t'=\u001e/iQ<0ɑNIGB\u0018Sꎈ\u0000֖̑\u0001܉Ȳg\u001c!*tPܝi4\\l\u00013\nm:Bz|;\u001c\u001f)}\u0019`|\u0012A\u001f#\tOq\u001f\u0000\u001fud\u0003<,#yޅ֪\rHmLG\u0014x\u001arˀze\rH?Kr\u0016HU\u001f2)>Y*y(Hۻ]b QTF\nb!HOh9l\u0015ҁѤz8\f\u001d\u0007\u0019N\\{C*Ɍ\u000bD(C}ϰ=\u0013?]7<\u000f`uO[\u0016mEW{\u0019|GN'\u0011ńqd\u0002#Yٿ\f]\u0016)\u001aº\u0004QHv\u0003u!&V$\u001e?qR\u0002nCH\u0013q0\u001eiI$\"ʘ\u001be{\u0010m\u00006lb0LDcc\u0013\u0000;\u00183$R{?NFGH8\u000e[)ۃ`|}\u0013rl\u000f\u001fj\u0018+ރB\u0012؜\u0015B/О\u0017_f\u001f(xDDw\u001cCQ\u0007͟*P&Ԕ$SY\u0014F,9\u0000\"\u0015ةP1q=T\u001c\u0006-\u0014E,\u001cA4\u0007˱'\u0002n\u000e>?PPNq:\"UkSc]z\u001a(\u0015\u0011Cv\u0002 I'`= y`{&]$\u001bLHLD\f\u0010p=?y\u001e`]\u0007Aur\u0015տ\u0013;Az-]h6Ÿ0RH79t\u0004$~OBHy\u0017\t\u0017)\u0007l֪2Rd\u001ekG=O_Y}QxdH\u0017Ph/˿g4S,\u0002\u0016WF[\u000bO[pAPrt*]19\u001exn\u000fu4\u001d\u0016\u0007\u0007>V;#-\u0012re$s;(mϡsHFaaR䊔ed}\u0001f\"k\t\r\u0017l{D\\,kywl$q[{d6܁I\u0010uEX|\u0004zpo\u0015)\u0003k\\\u0016!\u0004\u0018{\u0006`zUM}˙P\u0018|Ԭ\u0001\u000f\u001fQ\u001bo\u000f\u000e\u000e4ᣎK\u0018\u0002,5L`5\r\u001fsp6YMVkp)\\a1#hc.BHi湉d=lʦ]#\u0018ͽ7\u00042'܀\b1Yrg\u0011b$-\rki\u0006Bj\u0014&#ͣ\fZX>wxS\n\u0014006g2:R\u0005k;<\u00071\u0010s‡Ǎ%.\u0019ٿ'K#\u0001|ᓜ]5?e#4\u0013\\%\u000b6ntO\u000e\fazp&\u001d\f^4yH\u001bWhHC4vm$\\W]\u0005\u000fF;5Ä\u0003w\u0013\u0017\b\u0000;cp\u0011\u0007Z\t\u0002+\t|\u0017\u0018i[\u001d\u0002a\u0002>\nqHѸ@\u001djcϐwBRcvG\u000f(\u0003\fADg?CffOV|@>\u0015>;q#P]\u0011\fˍ\u0000\\\u0015/\u000fVOl,exSl(\u001b\u001f\fLu\u000f\u001c\u001f sB?\u0012\n\u001dh_\u000eH9-zQp#=j?!ub(,x\u001e$8\u0012k3!Ji#f.\r\u001b\u0015ʐ^p\u0002e|()\u0002\\\b5Gh\u0001ae>z\u0017\u0003LcYb)\r\u000f-͎\u0002\u0016\u001c\u0010by\u0004\u000f4\u0002\u0010\u001304Qՙ8˾dO\u00026#>\u0006c;KOkŌʞ$q~t5>J+'B܏OR2zT\\x﹡#1p\u001c΅/-\u0007MyوաM>U3\u0005{\u0018Ʈ‘$>_{\u0013\\B\u0011E(j|\u0013Z͕a(\u0007\u0018{H\u0005r~P6\u00129\u0006|'s\u00120=*@\u001c\u0010tÂlK\u0014b*^U}?!$0\u0002!)$eb؜(imIuY\u000b\rcw&Ekg5H\u001a|6xyF\u0012'L,^!i//<$L_\u0013CҢ6Zu\u0017u\u0015\u000f\u0005@\u001a$MaHV\u0015J>\u00196.\tL\u0011ՏTTJ0]GʚwN-\u000fGZ\u001dh4\u00117ނD\"n\u0013a`ܷ\u0014\u0007M\u000eX\f0]XYZ\u0018o\u0006T]\u00066= `H\u001b/)vc\u0014}\u0000ϭ\u000e3!#\u0019Ih%\u001fn\u0015!NG\u0006\u000b@gH\u000ff\u001ajr|Iyhg\b\u0005Dt-0\u001e0\r\u0000q\u001e\u0007\u0001\u001a^ۥ9>1\u0019q|RX,\u0011]-\u001b+ܢŋ3`r\u00137mm7>;kH\u001a+`s|^\u0001-8[iGJ$%/k9>\u0001):aɺwŇ\u001c(,lH}\u00116R\u0000l|S\u0011\u0002Z\u0000\u001eδ\u0006\bf1\u00046&祰0/@R&\u000e_1J?P^\u0011u,q\u0018[ZH;:\tPcQ=Ha\u0001\u0001j$Gl\u001b\u0016VNN--ّEK͈Oا>M\"W|J\u001dUᎏԷ!@\tet|Lr^\u0015\u001e\u0006PY'\u0003/Hٚ,Ĉ[{$76\u0013Ko\u0015\u001f52[Ko5e\u0007F0-P|\u0000\u0015>B)TԑM\u0016\u0014\u0006\u001ciYE†a\u001d$fdY\u000fh:\"r|)>\u0000\u0016i/;\u0012.rE[\u000e\u001d)q\u0013sȖ+\u0007x\u0019ASQ\u0019\r#Ş\rh\u0014O\u000f;vT|U\u0005;>RA|V*J<\"bFG\u001e6q\u001cC\u00048ї\u000e8.g\u0012{\"zN-Ȗ\u001aiUwr\u0004\u0018H\u0004GpzL\u000f\u0004sUC;\u0012*y_o\u0001(yHUBsQ\u001d/p\f\u000fTV\u001e;8sE\u001b\u000fi\u0018w>\u0005NN{FLU1&~ѻ0uSZEUkGjnM\u0007:\u0017\u001f@%HmfH\u0007mt\u000e->\u001b,d;\u0016'b!2]a\f:[|\"c=T\u0016\u001f*ydb\u001f\u001fV\u0004dO\u001f\n\u0007åF#j*G\u001f@\u0012v\"RTzBHdK16geJ#s,\u00005\u0016j\u0003Qd6Vr!\n \u00023Hhdŧ*?[\u001e\tu)8GI9\u0017S>\u0018\b\rQ\u001bI\u0012}.vNE|%' \u0006}\u0014vQQlxZ\u0014Vt/F:PpsO\u0019\u0019]\u001bK?k\u0001U6IeGݬG\n02\fu?vrz\u001c\u001b@U \u00064pW\u0018<\n\u000e\u0011;\u000f2\u0011J\u0007\u0003B3[DcY\u001b:\u0014&K ,E4#\u0015hU*JCA#6@kw\u0003H\\r\u0003\u001d\u0018v\u0011݂4%t.u[\u0004)W|1%#8t,(/pO\rd'5%TZtJA\u0012*\u001d*9C*QŘa7S1\u0016U%\f9\u0006HР_D\u0018H­Yih\n\u0002]\u000e|\u0010B\u001d#z\u0010qa?hBw\fBiCR&\u0011|\u00182|KT\t\u0011NRØ-'j+\n-3!?8p\u0015ڸ̰`!\u001d$ SK-\u0000\"ti)EҜ<\u0005zjiI\u001f\u0014kiO\u0004z܋@uZ\u0016*.\u001cy\u0018+\u0010$ak\u000b/\u001cDIZt/\u0019D\u0016&-M\ri9OKqu\u0015ZBP.8h:߂\u000b\u001e݄~y4p\nuR\u0019d͒\u0013+#|N\bmw\u0017][S\bZZ\u0015{KuihrY\u0013\f*5+B\u001a\u0006CDGgz\u00182.9\u0013\f!_&)P\n7w%FRL-LP\u0006&.\u001d\u0005Dnr\u0014G/MPhK{0\u001c>?Cŵ\u0005\u000f(`$Du#!)dָ\"g͍q_H\b\u001bѬe)Qg\u001e$\u001a!T'\fy~w\u0011S\u0002,lXXkD\u0005Xht>\u001fc\u0017\u0004)ŻL\u0011륬{EE{N:d*y\fƝJhLh·Q,u∼L\u001fhk.u>1S\"*\u00017Ugfr\u0006X!\b>uj&Cq{Is\u0002q.BdbzDuQ\u0006>\u001c.Z|o7\u001bLF\"\f?33i'vxD\b\u000f\u0014s\u0002\n\u0019E^e;Qң\u001aaI)\u0004*\"`tZ(g\u001c:Y\u0014/i\n@i\u0016u4{\n\u00108`m\u0016cI$V|؃eJ.2USRH*N\u0017Y\u0000\u0001S\u0005HY0\u0013+\nQ\u0017\u0004p@\u0017e@\r\n&j+3u!K/gR\u0018{\u0005\u0018\r%g\u001a\u000b\u0012\u001f\u001f\u0002L0|PhRˬ\f\u001bB&qeJ_\tk|FЈd-\u0001fF0\f\b\u0014\\(6aV\u0013ƚ#/@=\u0014ؚ0y\u0018]Q7y\u0010Z&w\f\u0019rN'5i\u001c6\u00162h?wFد\tNiN\u0018 5eT\u001b|8z'U=hu\u0016&ȷ\"*Ç?\u001el8\u0012|\u0002hjfuj\u0013GwX`9\u001b5j^-R\u0011Gl6\u0005G\u001c\u000e?\u0004Ӝ9f\f~#4Iu8@қ\u0018eAP\r$\u001a,\u001f&\u0019\u0011\u0004xS\u001c4\f>XY)m?\u001cy:\u001f\u0005PА\u0012&KuMRG& pr@>|4¦U\"٦\u001cmG%X`SOvf? eZ0u`Ae9e0θۯAц\u0016q\u00136\u001fUSGH#\u0014$DjP?Z\u001aP @v6\u0002}ʅ`\u0013Q\u0000ޑ\u0001Ɍ\b\u000f6h'гB#\u0010\u0006E>D^i\u0012}#\u001c}cM`%\u00186mw6Oz<8\u0007\u0019`m3%]l& \u0001.=!\u0011\b\u001a8\u001c:zFgp|eS\u001f#SF<.\u000b9\b\b۹\b\u001e>G=I6\u001c\u0006xE\u000feӒ8Bw3DSI羨#R\u0017;R+\u0019]¥7umz3k0]k/-;`q@%bGχUI`&\u0014)s9Gb'xw\u0014#lXH\"mL,T<2\u001auL(4g1Rm`\u0016qƲpal<ܦ\r#\u0013\u0013RtM };6X0Qv3p\u001cPM\u0003\u000b\u000ef,>;\b\u0018{򠲣uP~S\u001aˎrB5Y#Ivԭ߄d&A\\SoiA\u001d\r\u000e/oNyx:F\u001bv\u0003\u0017Ύg`G\u0017\b\u0017Q~ܧk\u0013v0\u000e&Oi\u001de\u001c=\"\bdH6\u001ebg\u0012^sOGslB@ڴX\u00016\u0004sm6\u001b\t\bE\u001dzf6<2t\bQ\b\f\u0019uD\u0006Бh;#\"O\u0002uA[t\u0004E:B\u0003\u0005\u0002ઽv:\u001aYP\u0017\u0007=Ab$r;ma\u001d\u00027h\u0013$.v*6\u0000\u001f\u0019\u00023<ڔ~r:G\"AWG]/c\u001cpk\u0013kɱ\u000fD襣%\u001aKLwF\n%\\ttC/?BW\nC7=\fSlk\b\u0003;\u0013\u001d1\u0011\u001e\u0014ÅX\nO3(\u000bхgvSMkGO8zmBL\u0017\u0004u\u000fb\u000e0{8iF\rV!Q\u0004\u0001qٽQ\u0000Ha\u000f\"&N\u0010\u0012t,E\n\u0018NEw7IW\u001b\t#u\u001b0\u0007$!8vO\"i\u0012܉U^:Ѩ\n\\HI}\u0002]?NDgYm\u0018\u0013\u000f,٩pv&8&U&IW%}Cg>;9.J읪:B3LQu/%C-w⒕iSk3#{'\u0011vrt|\u0016;>WIq6T~yˮN'\u0011V\rRO'\r\u00106rF:\n\">yXYIIgTTvҜHy`\u0005\u0010e\tr\u0006~=;Ju0k\rJ,c\u000f\u0003\u0003\t&a\u0019\u001f,&̕Zp\"FO\negpŸ\"U\u0007R1ጶD\u0007xQ\u001a\\R\"\u001cqIkB۝\u0012\u001c+m=\u000eKP\u0017p2T\u0017<Ӆ3vd\u0002m\u0004݁9n\u0014\"phʻ-Jd~\f<\u0016/Re\u00031lRX\u0007\"aAou-^\\6\n:!\u0015N\u000f\u000e \r'\u00120wJ#\u00038V\u0000{ljͱM\u001a%v(\u0010|BN\u0014'蓎0.Dqd\u0010灛'/U\u0004̓o\u0000\rJ\t\u0011S򴸄N\u0011\u0000B4\u0003IdRoOY\u0010A\u000446kR-?J\n&/%T3\u00128i%KtH(YU}G\u001e/ע&|(m5B44V֐KQSU\tD)ڂ~\u0005#ӧ\u0007iOvz\u0013#i5S\u000f3Es4y%\u0014\u001c;Z=R\u0014O]K䅵k\u0010S'[3\u0006ҥ%;mkҥ]\u001aب\u001e8dRNt\u0019z\"\u001c\u001b$'rU>\u0007fFu\t0m~\bJT^Z\"\u001c`\u001b\u0012!z\n\tKALv#\u0012#b3.G 30҄P4QN`&0\fnEtsY\r Tcjt|&x\u001ck+\u00025Z\u0007d\u000b?=\t[\u0014L,\u001c!F\rqER\u001aRp\u0019#v\u000eO?\u001dOLf\\\u0005\\Zqh\u0017Ob|@\u0012\u0007x\u0010t&\u0003kkj\u000e7?qpDK\u0019V\u0015=%J\u00006K\u00045!(SZmD$\u0019B\u0014\u0003mӥd^\u001eM\u001e/g!{\u0018\u0003\u00062%\u0017tZq\u0001p4,/~]Ҵ\n䒞nPR~.U3\u0018/!p\u0014H\u0003L\u000e\u001a\u0004ӵ\t\u001e/\u0005\u001d\u000b\u0016\u0006ȷwg\b=K\\\u0016zіB/]5M\u001b\u0000\u000f1+\r\b\th\u0007Ϝw)ڛsZba\u0000ޅ%53SK_\u0016DV#y>x\u0013r|k\u001bv\n\u0006\u00065\u00172\u001d\u001d\u0002p;\u001eb;P kF.\u0014xp\t\u0018^VP%q\u0012HR-C5zR<\u0014=-Q\u0001jOy(.{\t\u0019ᖸG\u0014cLX\u001d\u000f!E\u0010\u0002zuXE\u000bL2=R͢\u0013g2de\u00101B]LP\u001ahxBy{DSgH\u0004ي\u0007J-ưP\u0002 >\u0013%x\u0004:4ǬOV*6\u00176o3cpM^$Md5h 8\u0004$\u0015\u0013\u0017\u0006\u0007T߉bW\u0014jnb:N|\u000e$`reM\u000e\"f99\f8\u0019t[\u0004)zLs\u0012/\u0016tse`\u0015l7'F%$l\u0000_STq(d \bILM%zsz(\nf8\u001d{و\u001d\rf#\b/'OQ\n>|ߤh9*g蜓fѦI6rrN\u001cH$_<\\P.\u000b\u0011iDM*{\u0001ΜBEEe\u001aC˨eu\u0015U\u0000ƉN\u0000\u0019=Djm\u0004\u000b\u0014J\nu\u0014;6N$W?\u0012D'N\r\u0005nK%:\b٣,]':m\u0012\u001cD+JcIo(J\u0003YFtMF,c\nTy\t\u0007\nv#\"}iq\u0011|\u000bE}})av, n\nAʥsETJ\u0018[3G9z5Vg\bN˔9& 2\u0002]HPS@\u000b*F\u001cltSrW\u0000\u000b\u0014l7\u0005(3tiZx@\u0010Q@C\u001co\u0001ppTPЗ\u0014ySnƅ^\u0011\u0004z\u000ex9f\u0010\u0002$:x,:ۛ-fΘ7Y\u0012)\u0007\u0004Yg\u001bMis2y\u0015@\u0002\u001cNMUf\u001a<ϊn`\u001dԡ\u0004P[~a\u0007$\u001exSp)\u0005S9EweG\u0010He.\u0007\f9e!C\u00190W\b\u0014$o\n\u000f7ԅ\u0000\u00065Mo*c\b8ZQWH#ͦh\u0014D$@\u0007p9\u0017XF\fZ-KB,q߉~S\u0017Pզ1:\"(Zfx&_\u0000@\u0010\u0005Auo\u000f\u0017xMQ`o\u0007\u0004\u0019+NHN\r\u001aƠmg\u0001e\b^^>\u0001oAxSLN\u001d`\u0017\u0015O(9gUr\u0018'\b;\u0003$r|Pq\u0001=\tғSvL\u0004pbrpp8@/INrkOCN}Ud:MN}\u000f6\u0016\n:,\n\r%zbI\bj0f/\u0003\u0016(AUA19orleT\u0013\u000588&-9&V\u0001\u001a)a\u0012sQB\u0016\u0005\u001dXw6\u001fE\u001319I\f\u0012)&\u001c@\u0012\u0011C)IN)kɩy\n\nϕ\u0018\u001f^%\u001eZ\u0003\u0011\u000fqb\u0000\u000fvMN0X1H\u0010\u001a~ Q)\u0015:4&&?'\u0013Y#Z FH`X*τ$=>\u000eӚjEҬ4\u001f\u00042\u0005E\u0006*LZ\u0000t\u001cSqZ,ԷL4\u0018զS:\fqj\n}\u0011IZ%TN_(8\u0005\u000b\u0019T>bqto\u001cHq\u0014\fs\u0001#8R(\u0016.S'\u0018P:-Y7\u000e vszZ\u0005v\u0002\u0010H\u0014ah\n\u001eAl=\t8E9])\u001c\u000fHt!Nml&[B\u0010vh/\u0006A:Pv[^bpEũg]E,6z\u0014&\u0003)<+e(N%HщS*WͦqtJн5a\u0011\u0000b23Jbd/SqQR_\u0001zgDW\u001cN\u001cf\u0017\u0010\u000f\fP\u0003MůRB\u001eNlrSe1\u0014L'ETйSc-v5n8սwO\u0014 N\u0001K0Bv`բ\u0011\f\u0003u84b\\&NIeˆ\u0013qj:Q},S\u0013-U#,TQAړpJ)A8!~`ToѹR8\f\raZ\"oSġ$\u001fǂ\u0019{^\u000e©fӕ/L;\\8#`犨<^&fz\u00121iQNͺ/S\u000f\u001a)8S!qK\u0011*\u0002qjB\u0012QéS+p ~\u0005l8A-iS6\u0000*pfHB\u0017©\u001aƎ\u00042A\u0011N9tnSLKr9\u0013\t\u0003N.\u0000\t#\u0004TP&\u0012\u0002N%3\u0005\u0003N}~\u0003 @\r6\u001e\u00148\u0015\u0015b{\u0011d6783 rޥ\t){\fzᷚutJI\u0015\u0014SG%\n\u001d\u000fN\u0005r=\tͯ6SgVbT0҈\u0001\u0014GI\u0005p\"\"X $\u0019_O-V'\u0001\\\u0003-:\u001a]*J\u000fc\u0019֋\u0018m@.ߔ,AW]\u0000*\u0005C-7U\u0013[9MY\u001dSa\u0015Wً\u0004\u0019\u0010<2'\u0002\u0004\u0010@M\u0018\u0015I.ת@\u001a\u0017=)fʮʒM~eԾ)X홸)EhLϚ̺r8Ȩ'o*eZq\u0000Z\u0013$uiV28n̟\b8\u0019{A\u0004\u0001\u0006a\u0014A4hF\u000f%SK\"HxM7%\u0019\u0004f\u001b\u0014OSQC'PKaROL\rNYP\u000e\n\u0010ʰJ\u0002((߿+e SYӁ1\u0015ƅ\u000eEU'\u0005k\u0007o9-WIF@D)4}9nJR\u0013Rtx\u001c;MU牫Yc)_uP.\u0013n=7eҭ7fs67i#\u0012(L7%m\u0014uF2aBHBh(\u0013\u001aTs, s\u0005e}S^\u0004|)x\u0013R\u0012vM!\u000b5\u0010GC\\\u0002ی\u0005gV!\u000b7e\u0006W&P\u001eM;W\u0004)3cǛ񯮧9`Dn\"DrB\u0017I}rU7\u0015)p8{\u001d\u0010\u0019a\u001cZ.\\\u001b\nMᫌnn\u000f\u001c\u0013\u0001\u0012)\u0003_t\\;\u0001\u0014F\u0011KjT 2 5Tֵ Q7\"\u0011魣#uґ\u0002*\u0003\u001a4nԙ7E'A\u0013RaՏ1Rx陌#.\\+\u0019txSX$wU9\u0019T[ySHX7-Q.@ծ\u001d7\u001a^$TY1ۛz\u001fho\nf;}2Uӛ\n\u0016䨤ԮH\u0010M-(\u0011!Sۿ)\b\u001ci4\"Ƨ&&\u0007+ב~^d2ځ\u0006GN+p\u0012\t-($\u0012\u0012:\u001e12+Eq\u0014U۱'\u00168\u0015P#\t{F0p\nzx\u001f䷅#NcSP\u0011\u0018d+8E|\"\nNY])4 IJFM^\\\u000eNv\u0006\u0018Z\u0016|&)X\u000f>\u001bݑ=$\u0015\u0019\u001cib\u0019Fnn\n8i4yO\u000fƓ\u0003\u0012X}MEB*aq}tu \t}xNI\u0016\"̀A>֔Ds{7\u0000sNg\b&\bs$<==\u0010:e㚩]\u000f,A4kTaN\u000e\u0007MB&|7A*H&ΧeV~U\u0002:VuЩHR+M\\/chif\u001d5\u0012\u0003U\u0011)VL?*5\u0003t⧽p\u0011\u0005DD;t*\u001e\fQK\u0007uv\u0014\t\n\u0001\fůGH\fSHE%58*\u0012ĩKfęNq\taDEөuvQ9W2\bFt EԶui($p\u001cARt=oS\bҩ&/d}t\u0001N5?\ns&!Z~o9+\u0000dS0b[[3ctz#jȞNu)rrO\u0011T#H]^[CչS0'\u00140Nω\u000eݩVm\u0010#J`*SOž\f_;5p\b\t\u0017Rieד'ٝq]'Yt\u0006r'ɑ2\u000e\\r͠uev49{~ЌN,ԟ@?SJT\u00018\n'^\u001fnϖN\u001d\u0015&N\u001d\u0005\b(T8\u001e+y;\u0002}N\bkI+4ꉧ\u0015xjۇP-!ީp\"4\u0002HT>7:\u00055||Ly$θswj\u000biӰHw\u000e|;ՐZ=,ٝr߾SҊ*j]φ\u0014\frNm[lMN\r{6B\u0018WvH\n3'\u001b)`8+BC\f۩Wggmnt\u000e\u0012nw;\u0015\u0003ꭝRUZv\u0018Ӻic\"Ʌ)zH\u000b,B^@\u0010)x\ng\u0017T\u0017ۀ\u0018бqMxj`\u0007\u0012\u0000\u001dӉ\u0011\u0014|'xXUGq zka\u001f\"m'y8%\u0017OuXW-6!\"\u001aK]-Sɘ;(!M@)h\u001ada֞h\u0014O#MBO0֡.n/v+q$\u001c3\u0012جSk=\u0017*S6y+)4\u001fE\u001b{bȠ\b)'N\tZE\u0001{YZ<\u0003k \u001c\u0007Ig?DS\u0013fa%f>\b\u0000U\u0019x8\u0011~5)+p\n pSWX;\u0003>\bykdh<տ\u0013\u0006\u0015W8 Ad5čFY\u001f\f\u001fOղ^8\u001dD1\u00014\u0017ywbI\np<#\u0019\tS\u0016`ښS@h],\u00131\u001f\u0013sycʞqiO-JtB/nOa\u0012`\u0007\u0013֞:;NZ^[1X*G\u001fSöyqOY|\u0003}wbS\u0015_\u0014Î=Ś}n{9h\n%\u0003i)\u0006s\u0015\u0014q?qU\b䆁{\n\\GJ}-\u0001?\u0005a\"\u0001ծ-\u0012Vp4Fi!)`\u001er)Ӆ(SQ_={\b\n\u0005`wO)P\u0006ySk >?1>Jў:ǡF@Nݹ3RJ濃ⵧ[p\u001a\f\n$#\u0012+g[8\u001bk=\u0005\u001d\\\u0019T\u001c#\u0019(Q\u001aÇ=e\u000f*%Oq)\u0011'\u0011ASEV&=vAu@\u0015SķWOl =\u0016l\u0002ui՞S\u0016=/S\u00136H\u00133=U+׈+\b3 \u001e\u0002Ni~M@ \u001cU\to)zf.\r>\u001a@hSfXp§\u000bǯg!S؄H\u000f\u0018\u0018\u0005>ϝн]S.g8X\u0015>U\u001e 0\u0007\u0005\nS?uuwĄ?q-E'Q\u0010#|J\u0014\u0002*R\"/c~5çVko\\Ubۉk#_YO))\fu\u000f\u0002\n\u001b\u001e\u0011%\u0001U}\u000b$+RҔ#\u0001\u0001\u0001?\bCČ0\u000f\u00100XX\u0006S.4\u000bō\"w\u001cy\b\fS\tr؂P\u0006V\u001ddQV#zN\u000b}f0\u000fG \r\u0007A΂`\u001ba8T\rGQT\u0014b\u0012\u0017I-b4\u0012t\u0014(==\u0017g?$4ޏ\u00143GHnBmISB<*)\tO̼cC\u000f\u0013iv֔x\u0012}\u001aF\t+(\u0013Dt\u0016&DB0Eh\u0016,k844\u0005\t!}o){T$fV8,|\u0002\u0019=H:AE\u0012x\u0015Scx\nPL\u0012lB\b\u0010f&ZΙ\u000e\rczarؗ3\u0004\u0007-\u0012B~)K\u0006Du\u0016a#X\u0011DB\"\b\u0013b\u0014\u0018 \u0002/\u000eAv`}#k!ye(5}\r/ DFs=%\u0002E\t/pj\u0013Nq7]>m\u001f\u001bu\u001eyT\u0011\u0018ǔY/j7#\u001a\u0012N\u0015\"('#FElE\u0004\u0019i\u0010F\u001b*\u0014*T\u001enġSO *II\u001d\\USdR{6\u0013\u0018Gma,U-\\X\u0007^\u001bdE=ͲT|0\\)\u001arFCkD<>D~D5T\u0018ق\u001fV7\u0007\u0006\u0005SC4DC4W\u0010,ϟa-m\u000f\u0012\u001alCk\bT>EUo\n\u0014$\u0011+?\u000fҎ²\f:\f\u000b\u0012HrGR\u0019\u000fq\u0015'n;cc8WCP0lC+7-^li<)\u000fY9$lW8ÿZT \u001fѿky\u000bsyk\u0019Ơq\u001fHK\u000fRCGj1L)\u001a\b#!\\\u0014\u0017=_0#P(FP!_F\u001f\u000b#x&XH!\u001424MLEUOf#L\f\nsoBU\u001e|)(#\u0018-d3!:z\u0019g\u0016!h5!\u000f\b\u0012/\u0004?!keJ_:\u000b4\u001d?yX\u0010DΙ>%0ȣ$C\u001asyi\u0002=z\u0018E\u0019c4jc\"73\rt\u0018\u001d\\N\\\u0010E*yG>\u0004e\t<\u0019^K?2\u0007!Z\u001eeƗEr\bAy\u001bIB0\u0014\u0004¯ZH\u0002+%K[Z\u001aW]S\u0006_x\u001fg\u001a\u0019$X\n\u0019|T'TzV\u0011D\u0011S\u000e3(J\u000f\u001d`\tJ\u0014x{\bq\r2<Ω\fw3LL.ƢBьl$iVoV\u0004{Q\u0013S4D\u0014!blwf\u0017tk<\u0002O|\u001ebڬE\u001c+q\u001f\u0016$2bg.3'V$&>A\u0016\u0019V(.|d7.b塢g}GUb+ˋ\f\u000ber:\u0010\u001a(!oT~D'S\b>\buK\u0010\t\f\n3\u000bP'\\\u001eqV[\u0014\fePb`!?\u0005?iY53\u000eOasL\u000f\u001d+aȔt?<̌؞_ƠB\tor|1(pQ.\u001a3n1nyP\u0003\u001ffAb߹\u0003q\u000bmG!׆b\u0006EhQ(\u0012\u001eBe\t(\nr~Y}b\u000eɨbRJ>\u000b\r\u0005wfP'g\u0010=۴:ǡB44\u001b_tE\u0011\"dXg\u0006(CE\u0013/Z\u0004C]\u000f\u000b;O%f}łK,\u0012T\u0002w&,fU_\ne\u000188mkCYXXM\u0005r ߺû9Ic\u0005HY`=hf]R\u0016EeJG:\u001a5e\u000fGY\fdQ\u0016!(&\u0005R4>\u0002ڃ3@\u0010 \u001c\u001a\u0012\u0005(-\u001ei\u0015:7wv\u001a\u0005\u0015ep٦ۧ\ro[*\u0002y\u0017eqQUKQ\u00163ISz+/#\u001dTM*\u0015\u000bP\u0016\u000e'U}:śs룷H;€\u0004eQR\u001f)(\u000b]7F\u001d5Y35yP\u0010PZ}Y+-(\u0012t$$\\9\u0005\u0005t40\u000b,\"`yY,\u001e\n!S#'VÊ\u0010hd,dm\f=L\\\u000eFwTl,Ĵ\f\u0017&\u0014r\u0005\b`0 \u0002)3\n\u001b\u0002!cy̋0\u0017pϮ0YSq\u0013\u0012|,\u0010*K1\u00103z2H'\u000fD,x-P\u0016\u000e<\u0011w\u0006E\u001fTN\\ƺ.\u001dP\u0016`6\n1d\u0005]а\" >\u00020q\rܘ\u001aB'cxIL(\t, \"u!x$0\u001aG\u0000IMonwл\u0011K|\r\n˥f4YSƗ|\u0019n\u0002dfH3Zt,ðoO;el#h\u0013KC\u0000\u001cb\u0019h<2d)=ʢN\u000b47\u001f1PC W\u0016{e͖]\u0007n<\u000e\u0003N\u0002q}b3W\u0016Y\u001c\u0016\u001dK\u0002m\u0015%\n\u000e֠\u0015\u0005ڍM~Hӽ|O6Xw \u0015B\u0005?CM~\u0018$*\u0017\u001d\"},T\u0014~B0\u0007HE\\+\u0018\"Ll5+\u000b\u0019xWlZ‚߇f\u00117ȶK\"ŽʃV\"\u00136*qϛ\u0014\u0010^\u0004,d\ra-)Cg_YEnvBQ\u000fKz^\u0001YĜ^PS!_Y2TĿ\u0004B0\b\u0000\u001f1\n'ҽABTW\u0016p\u0004bp-K{\u0013pKe\u00073r~e\u0001JbM%mz8s^a^\u0014O&\fH\u0002\u0015tP\u00162Mr)yP\u0014\u0012\u0019q+v,0$`+a\u001f'i}@bjWфaYX&W#e]K\u0006ұ,JB\u0010S8W\b&O)F\u0018\fMP%ߧ\"\u0000!+\r\u0018\\\u00165-Zoh\r\u0000De8]\u000f[mހcY\u0010\u001f#'\u0017\u001ae2GWr\u0006,0qzf{\u0005%\u0014\u0011ˢC.\u001a\u0011\u0010\u0016\u0015B@p\b4LK\u001c\n\rވ[\u0010˂ňi\u0016U\rZacY\u0004\u0015C\u000e\"+;hX\u0016McLOY\u0016LcDs:JD \u001f L]\u0010C,>`N9\u0003l>\u0017\n\u001a841sﱋY\nzs\u001b5dY\u000b$\tt+\u00182?p\u001a\u001bƮ\u000fx\u0017Dl\u0016G.b/`\u0005\u0001\u001f\u0002V,K\u001bF2k\u0017\u0010-\u000b&jS-R~k=|WI\u0003Zl?)\u0016\u0019HqdjxnfY(`\u0006,\u000b'j\u0001Rh+L6I[,UGi݅+\u000f\u0000ɲ@[-\u0000dY\u0018/B\u0004\t@w9\u0017vȂ%y,.Afct\u0019d*T/>+\u001fCjm\u0015\u0002bz@$I=\u0019+z{ܹb}\u001a\u0010\u0010jJT<λ6\u0012\" }Lm\u0006%W,5ە|X\u0016,M\u001c\u0016OqԱ,FD\u0002Dz_\u0005gYu\\0P,\u000bP&\u000b+.`FbY{\u000bŲО\u0019Еm\u0001\u0002K]U(N\rcY|\u001bWb5B*AA\u0005e4\u000bu̼T٤0DQ\u001b8 3].\u000b\"N7\u001d(\u0002\u0010.f):EǶ²6\u0015\\G\u0004k]W\u0002QDѮ, \u0002\u0003\r#\n'xqPW\u0012+\b,\u001a%X%V\u000f_4]YL3\u0003:!gV\u0016Ham,~\u0015<\u0000\u000e\u0001M\u0011wW\u0015!\u001f'E+(Xߥ\u001c9J\u0010IPEt+M\u0004\u0002\t&eqqD+|$|I20F&\u0019XY\u001dW/\u0012>:RD´G\u0005l\u0005G\u0001g?\u000bބ\u001f),$́q0vC[\b*ZH{,c}5\b\t\u0001\u000e\u0014E듽\u000f\nabe+\u000b\t\\\u001cXⴂ;iKK^\u0004@K$\n\u0004AӝP^Y\"oR\u000b|ea#4[E.K8X\u0017\u000f,RY악'u\u0007\u0019\u0002CA5S\u00050hjܢ\u000fo4\u001a\r+\n\u0013\u0015:,\u0006\u0013!\u0001<,\u000b\u0007mS(TYɄEf;aY\f9*\u001d\u0002eVZ{\u001b!,\u000bo\u0011Uلʽ\u0001&\bqUJ@\u0000\u0002g/^_TEGbQ\u0004\u001dHI(օ)xX\u0016\u00135\u0002nf\u001f\u0018zvSb@AM8!\u0017_\r8@H`Y\b.iRP\u0015Sx\u0003?נ paV(\b;;\",@E$\\(ʆdEZ+\nr@\t`Z\u0011X\u0016\u000fʂe\u0007\u0019\u0019Y$\u0007}P0\u001b]l8\u0001\u001eKs@,:$*Yg(, vA\t\u001dI\u00052yRpJHx“B޳\nuAW.Rf\fW\u0016z\u0001 \u000feT=\u0016˂W;yG«\u0017jjrj:m\u0014\bF\u0013H2\req)\u0016mjm\u0004O\fN,^ \u0016Ҵ\u0006h'ycKyY\u0016~\u0016,2P0\u0015]Py7\u0005\u0005іX,I ,6)_$g_aY\u0017\u000ee*\u0006W2\u000e(Z}Z'MAͿ\u001ah\b\u0007j\u0005I/NA\u0005\u001f.\u0011#X\u0016\u0002!\r\u0003\u0001K} \u0005\u001a\u000bi)kw\u0018\u0002\u0001|eح\u0018\"X\u0016:tSWU߶0ӂ\u0002(bX:ŒFȼO[X'( 4c\u0006\b1yi\u0013b/\u0007\u0019ӻ\tǼW\u0011n\u0001\u001aXD7t,nTV Kݓm\u001cH>A\u0019\u001a\u0006]\u0001\"Hl߄\u0000,weC\u0006H\fb[\r=,,r*Py@\u0002E\rJ&\u0015@,Na\u001fܾxUe\u0017OαřU\u0018'\u001dpeDכC²0,^\\\u0019\u001eX\u0013vB.\thc6'4F\u0014\u0014A̾z\u0002\u0004\u0016Ͳ&;v\u0011@W\nj\t7zLWw\u000e99,\u000b\u0015Y\u0000}oCOE\u0017TzI<*mP\u0001*\u0002o('pyvĢwxBS\u001b)\u000br%\u001eA4\t}\u0006$欝$<̐:ʢ߄O\u001fO0Vt˭40/V\u0016\u0005\\\u0014%l*\u000b\th[u\u001cde\u00130\u0005D\u001b\u0010U\u0016/\u0005\u0017\u0012\u000e\u000fGbtasqWY\"\u001c`\t1 ckʂ؇\u0017\u0001O\t'D,KT`wyA;or\b\u00070bܴ>*|\u001d,D&l\fJ\u0007\u001bLWNp`\"Q]eg\u000elNf\u00058gb\u0000xoj[e!\u0003\u0010亰΂\u0003ϫæﱟH_=\u001atnI\u0001O\u0010jN\u001a¨+\u001d8s>@\u000fvo;VR\u001bN\u0004AǺ\u0014\fE\u001ezy/\u0018SeM\\¿\f),vm\u0015pᔅ8\u0017/e{ʂTy\u000fwBA\t\u001cbc餣^ݙ\tfޙ0 ˡ\u0012\u0000\u0001\u0010\u001a$E[O\u0013w\tK\u0018\t\u0016*\u0013\u000eZIwJ PY\u0002X=H't\u000b\u0013\u0005\b&6\u000fjc'`\u0007\teFƦQYt6\u0003\t,̮:,>\u0004df\f$GeQyΉ`\u0002>N\u0005\u0003EČڒ7\bfT\u0016r\u0017\u0010IttQEh\u001f\u0014~{\u000fFl*\u000by6t\rz\u001bo3aQ*v8\u0013\\-\u001ezK\\uWwAc`k\u0002'ͩ,\u001ei1 I\fxg\u0000<),qy\u0013z\u001e\u0013\u0019\u0012\n➱\u00102'\u0002\u001d8-\u0004h\u0001:4RB(\u00168&2'4ٳ²\u0001<#*\u000b%IFUYZ.#=Z&b\u0007\f\tBGEsQ2\u001ac\"EL\u0017RVR\tX\u0016/Je\u0001\u0011\u001dJxoO\u0003RYP\u0018[EgA!\f,1\u001cbcQ(7\t\u001c?ށ>qWE5Gc=z_\u0005,\u0004< k1Dz\u0012`\u0019yаb;V)\t\bˡQ\u0012舊\u0019\u0007WYL”z\u0007qWY\u0010z\u0006x$Z\u0006\\9\n\u001aA\u0007v\u0012Pe\u0001R\u0017]Y㫕Ő҉\u0005\u0016\u0017N\u0010(3p\u0005~XY}V\n\u000b]U\u0002@Kcf\u00167B]pYY$\"\u0011deّH<Ƿ\u0014]tV*,ji\u00046]Y|Dt^F7慒N\u0001\\Y\u0010d[S:=OT cb+;)\u0005nx!I}[Y\u000bCk$.1\u0004y\rՎE\u001c\u0001]e\u0011\u001a.{*جXs\u001aAG\u0000\bz\u0005E&p\bs3m\u001f\u0005%\t9PIrV\u0016OfrU\u0016(yG{$\u0000ʧ,\u001f\nU\u0016~\\\u0002J\f\bHC WY\u0017R\u0004\t$2h{\u000bdwh3\u001a<\u000ejJ=\u0015b;U\u00160T)P\u000bWjPh\n\u0014,\"X\u0000/lew|R,On-\u0014\u0007f\tOr꺩mЖ\u0001\t3~P\u0012\u0016Y]8b;V\u0016*(\u001cv`\u0003njX\\fe\u0001\u001d\u0005\u0012s-p$0C\bNۑ\u0011:D_^x3XҋGr!\u001a/V\u0016V:\u0010hH`eQ\u0001Ya\u0010\b˾\u000eN\u0011\u0019v9¬0GI\nEi\u0006Z8WzU\u0016\u0011Z(-W\u0005,,\u00001T-XǸp$aЙ\u001a\u0011*\u000b\bA!\"DUY7\u0012{rY*$O\u000b߄m}\u0004X@7IX\u0003\u0004LXe\u0011t){Hz}\u0004\u000fKD#0v8:r4\u000be}\u001bmT8\u001cTe1R#-\u0001\u0000Dn*\u000bMXMS\u001fH&i\u0014$\u001aL\u0002d\u0017i3\\zvLEi}4On\u000b{8T5rr[IeQ;!\u0010(aET\u0016`\u000fwO#nű#v~bT>BlLJ#+_+27-AuaVd\u0004G[7#!db\b_7P#dw}\tU0Ki\"%\u001cԦu\b<\f\u0017~Bcþ\u0010ȼq\u001b\u0000%vsD\b]a]D\\/@\u0000 \bdc78I,\u000bƎ9Q\u0016}+<\u0011\u0012\nM@\u0013Q\u0016\u001b`\b\u001f\"@\u0003\tGxC=9Hůh;霭.>\u0002$\b\u0019f#\n\u0010e\u0001Y\u001cF|\r\u0005kR\u0012g_\u0002LG\u001e~a\u00022闀DBڑ!P\u001b0:DQ!#sCX$x)\u000bu``\u001fZ3Tl\u0004lʂ\u0017HPp%LY\u001bzz\u0016\u0011L \u0019E,uvGWdW&5\u0000)ZM3p\"\u0005~]R\u0016`+\u000f#\\'끋\u0011W\"u+F0\u001c\u00037(NeQ!|\b.8ɜ\u0015#@Y\u0007BA\u0018a1\f?ڭh\u0010%q5ז\u001crE\"Bw\b\be8m>\u0005u\u0014++y\u0000x\u0019\u0018aqr\u000b`[e\u0001\u0013\u0000i%\b`ŋ\u0011x\r1U\u0016䨷 טp1\u0002D*\u0017*;\u001a膈\u0011Tƺ$\u0013/k(\u0011GB]\u001d\u0014*\b9ǟb~\u001au7XL\u0000\n*\u000bD08\u0017#3nO˙&vQYЫtJ\u0019\u0018ڗb\u0004NQ\u0002\u000fOYlV\rmXI:\bڡWC\u00140\"\n\u0018s\u0011\u0000n=e9OKݠbb8l\u0005M)\u0004\u0016֜>\u001d3|J\u0015#,)\u000b+Sbܗ\nf\u000bY#ԔW\u0015\u001c8(\u0001bO=ʽ\u0004UbLY\u0000Q=DqX\u001aoe6\u0011,\u0000(^P\u0000S\u0016\tYa%b`\u0000Ma)\u000b\u000e;S\u0016\f\u0011HzXDeq\rޣB\u0018Y\u0006\u0003\u0015ܔ\u0005uq/\u0011R_)8F@i'_I]1Nkв\u0001d`k!:eA8\u001c6\u000f[\u0017)Up\u0005ULYi[E^u䅖\u000bh{\u001e/\u00160eۧûjVr'Bvi!RYIB\u0002Pn@X#\"ĽpH7+\u000bD!\u0007u.8\u0001v]ʂE@z\ry\u0000?ʢdF4\u0012\u0005Ҧ$eY,ٴ\u0004.Ū. \t0SLlWeaK[)J\u0010.BK9'\r_\"@\r\\\u001bm3EM\u0005yL/!\b!T\"Ҡ\u001ek\u0014ʂY \u001e'2UY\u0000*U{(-`\u001a\nq\u0005\u0002\u0000/\u0011hY$C\u000f\"X\u0018\u0002FR*0\rQc_(i1x\u0019TS\bEℱHŵ\u0005\b93LKv.S\u0016D\u0017\u0015_d\u00000Q\u0011<\u001e-eqܜ+w\u0006\u0019ҖB曲(0\u001eK)]ƾr\u0005\"\u0011.7}}=KsafZd:o0„HJ\u0014I\u0004Fj\"\b\u0000,\u0016cW\n\u001afP\\\u0017!Alm-U.\r*By8)_\u0017u\u000fFF\nڠ~\u0000܃.7Sa:.BK\u0001IA&LE\u0006PM5R9=}ɸ\rkc\u001a3>\u0003JY\u0000>\u001apKn;pvtCNkt\u001bf].yYMT6]\u0017!\u0013%8.]\u0017݃U\u000e[\u0017%\u001dp׺\bW\u0000t\u0004\u00161f]\u0004WB.BG\u0014\u001b2YuO2k=\b0=S e:װ 9&آ\u0002\u0005%ty\n\u0010[\u0003 k'iN/\u0017ahl\u0004ߞhr\"\u0018eA@\nE@\u0015R\u001dDiE Dܝ\u0000aU\u0004e@I&gTi,\u0014i\u0000#\u0003Ҫ\bN9>ȊPDw\nOaݪ\b.\"\be9;Ϊ\bmzU\u0011\u0005c5\t}{TE&(=,A\u00067nȘP\u0016/g\u0012^%Z\"J\fU\u0011\u0002%.Ӧ|QY'US\u001dftS*w\u0014BK\u0016M\u001beq>ZNg\bMu%\u001cA.UG\"a\r\u0014{I#3L\b67,)\u000b6U\u001e!t,\n\u001b\u0002i@!U\u000fyT\u0005\u0016\u000eth\r[\u0004EpM%T vS\rC\u0004E\u0019+P\u001f\u0000rIJ|KYnԂp\u0019(R\u0016&\u0018\u001b\u0013(vRʢ܉\u0005zEF*@\u0011p[\"m\u0006^\u0014(M.^+P\u0004F\tH)-\u0016:g\u001eV\r^T\"cy\t8\u0011~\u001f{Ŕ\u0005#TVX\u0017SR\u0016\u001f؃%V\u0002[9*e\u0017TfO\u0016Rp\u0005m}J(\u001bd!^N\f(\u000bB\r^>PQ\u0016Y\u0000\u0013em`ƃ(,[,\u0013\u001e3LE\u0015A CoqxΪ\u000f'\u0007\u0002J\u0005LJ\u0002,X_1;\u0004CU+\nqb\u001e#\b&\u00128myV\nv4\u0019e(\u000fvS\u001f\u001aeKF\u001avS1\u0010tٖ\u0006!D\f$)\u0002~uDYM}a]ԓ>\u0017* pz\u0018\u0016\u0017e\u00017cF$\u0019'y-\u0004_Ij@P\u0005@\b5Ba$`GN!|׵@'n\\.R\u0016>A_\u0010R6\u0006Bܼ\u001d\u0000R\u0016o,JܵL'Qc\u0016\u001a7ZEyc\"\u00157[a*!\u001b\\\u001caF 59p\u0010NApF\u000f\u0002P;\u001dewch\u0016.p\u0007:\u0010۴\u0001Pn_IW1ea\u0006d\u001cϏ\u0011\u0004\"g!I!e&ܸ_z 0h\u0012p}&ß,V\r3.\u000e\r\u0004&\b\u0000\u0019\b|qyT̜\"Uu17uHYpGҐص=|\u0005(R\u0016q\u0005L`\u001f\u0019\u001aC\u0005\b\u0014ݡ)`\u0005Mz`\u0002aY8蔧 XP(\u000b,$\ri@\u000bbO\u0016U(eT6\u0006\u0010ƱDDP\u001ap8UV,Iժ/jm\u001b?ǯZ\u0007ч2dM\fZU,\u0010+K\u0005X\u0010\u0004O6Y8\t4O\\20Р\u001d`P\u001e\u001c\u001e0 \u001a8\u0007&Az]\u001c\u0007c\r3\u001f9\u000bӱ+\u0005W\u0017UN/`#Z:q\u001dSi&\u000bޥI8@\u0011\u0016pK\u0016jU&9a\u001f,\u0016Gɮs\u0015^\u0011[;Cu`\u000f\fā2:d#\\j\u001f4\tK\u0016\u0014'y\u0016$vK\u0016U\u0000 !N\u000fB\u0002h\"6\u0000)\tCz}$\u0001Z\b#Gb\u0015y\t\tֶza\u0004żD\"?\u0011+Ət;V80Y\bG+0Y \u000eI29i֒\"#\u0018\u0007}\u000f;8&\u000b߮\t0Y8Q#((\u0007\u0012S9%\u000bgp;\n*/ƒ&ig\u0011i'g)>G\r\t#4q\u001eѰ\u000eߊ+\tw\u0010Á6\fG\u000e0Y\fF\u001anӜ0Y\u000e\u0003Y_:&\u000bGYVf/R@M\u0002y3Y\f\"WAq'\r\r\u0003\u000b1еh\u0017)v-sZ\u00016\\\u0012&\u000b-\u001e\u001f\t;:i\u0012\u0010ج\u0016hM\u00166U\u0005 hs?J\u0006|\u0015\u00035\rip\u00030{3\f$\f&u\u0004\u0002\u000bv\u0016d]).s2YMb@\u0013\u0002[2?ڳFF\b\u001b(К\u0007\u0007\fi.c\u0005'u٤\u0017hf́-\u000b\u0010\u001f\u000ea4\u0014*5.l4Yh$ϕ9 \u0013\u000b'\fr\u0018/+;⠓\u001d\\\tkj,\u0005gc1zHk\u001bGHA9>\u0000\u0002YkK沷^m\u0007fkf?6!\u00007|P*Yo|<^^=,L,@4\n\f\u0016\u0007'#ЂӍOG1R\u001c z*s\\0\u001cx\f\u0004\u0004EYt@J/{\u001d2\b\u001c\\{JM[\u001aL]\u0004C.Z+\u000eg\u000eΧ\" >dbI\"5'B,,wS\u0010{RF\u0014R\u0014r\u0011y\u0004\r\u0002W:[\\ТE\u000bEg\"M|\u001c\u0014^\u0005JB}`JM\u0001\u001bJS`:\rD\bJ*`e7\bYI\u001d\b\u001e\u0006\u0013OI\u001bt7(\u0010ϯc\u0017>!hq`daBM\r$:6^s\rBM\u0003uMx*\u001ff\n!F\u001f\u0002e\u0006BK\tow\u0017)@VY\r(\u000b`-$.HʦYL\u0010/ޠ\u0016g>k\"Ұ=CYXft\u0005^x\u0003Dar-\u001c\u00025K\u0017\u0013n1/\u00178y\u0004EYX_\u0000ynu\u0017-P\f;bGJV\u0012@/\u0001K;\u0015ػ#\u0004UQ\u0016(\bOu\u0017P*E7\u001c\u001dHt\u0003Eb\t\n5\u0001׍xn؅ȣ,\u0018\f_\u0011D\u001b4'NVzE\u0019\u0014\u001a(\u000b2j\u000b\u001bl?\u0018\u0014FHbc\bD9tb,Ed\u001bp#w\u0004\u0011A\u0017\u0011(ughR\bݠpykȚ5@\rd\\\u0014\u0010\tՃ\"\u0017,ݑl\n\r\u000f2s'p-N#\u00005Q\u0000\u001dX+@Y\u000f}zL\u0000J,0}5Kg\u001e^\u0014\u001b\u00001(Xdcu\u001c\u000439J-\u00062e\u000f\u0006\u0016E!\rr-*I\u0000g\u0004?N\npNnWG\u0005`x5s\u0002Lp!],)jDY`\u0007Xt\u0002N\r}Fu\u0019\u001bQ\u000b\\\u0013e\u001a;o\u0000o\b\u000f`\u0002eEYT/_f<78\u0005\u001c\"\u001e*;h:\u001a/b.qh\u00019\u001b\u0014/\u0004zn-ۥ?=E\u0018=`2P\u0016Jخ\rtl\u000b)9(\u000bxk++馎9\u0016\u0018}.KӾʠ,/Ϩ%^h88Q!\u0007cъ\u001c\u000btW45\u0016IzXXvX6=Q,H,V\u0011EE%d\u0004\u0003,\"\u001f@ہ\u0011\u0019,D\u00180\u0007\u0010\u0018b\u00066֯ \u001b++WDA^\u0011\n{ɤ\u0014WGۊ\u0004\u0015Mi\u0002s+L/\u0016\\A9o\u0006n\n\t\fZZ\u000bluT\u0017Z``;f\u0006\u000blEYQ_c\u0005N\u0015oUH\u0019V\\\u0018X'm\u001dW\u0001\u0018Q\f\t\u0000v*@mn\u001a*|\u0003UE\u000f*\u0018UBU1ɧ\u0005Z87py\r\n\u0004\u0006{*\u0014[NE,\u0011T\u0017\u0006S5\u0014D\u0006'\n\u0012\"ʨJ?48\bB\n\u0015\u0015\u0006\u0015S\u0001\u0015\u001f90]?\u0005\u0014\u000el):Os`7\u0014\u00147Su`\u0002P\u0014Z\n\u0018\"\\M)V{R_F\u0007V\u0006\nߛ\u0018:Eg\u000e2\u0005\nMa\u0004)\u0018\u001a\u0003\u0019\u001020\u0011\u0014B9\u0018\u0002˗30\t\u0003\f+\rvB\u0001n)ҷ\f\fN\u0003\u000b\"\u000770+\u0012Q%`F7j\n24`\u001c`}\u0010f_#HKX\t\u0007\u0015CO.Ѕ&\u0014a\u00061fa\u0003/\u00180Y\tE)\u001f.\u0002I\u0016b1ElCG,O$֔PXɂ+\u001e^|ߤXBH\u0014\tC0b\u0000i?\u0015lж \u0013}\u00143PcHOU\u000e\u0018fc0lhW9\n:Im1ddI\u00060V\u0006EY%)(P1\u000em㝲pOP'r_e\u0004E\u0016W6Ջ\ba\u0001AdkvWeY̩c͌v\n\n,o5QTy=\"\u0012o\"XPhLb+(a!,#\u0006\n\u0019(jf\u000b^n2@\u00130O4'v\u0015?0D\u0005}\u0013\u000b\u0013]'rr'5FOrDO[09\u0000,AXL9\u000b\fKd`+qqDq\u0016R[\u0012@\u000e\u0002~܃\u0004GȬ\u0012f\u0015\u0004\rG%ʨW\u00122)ǝ\u001db)\t\"%\u0000g\u0019%gwD\t\u000eN(q,:\u0000%$ NbDv\u0000&hD\u0011$`\u0012qItgW\u0012)\u001eN\u0012ת\u0019}Yb3_A䌒\u00048Y^FJ\u0012Wl8qs\u0006\u0019YX!,\u0019gt,$Ȋ*g\b%\t;ͅܞ$1j\u0004Q\u0013B$AV9E\u0012\u000eA\u0012[vYd#]9M=\u00128\u0012\u00183vtr7p$#4\u0012X0\u0012Ht\"Q7J\u0011\u0001ެ$\"0o3p@x3\tM\u0015\u0012\u001e!$t\u0018$\u0014g\u0003\t{q&\u0019\u001f\u001c#\u001f3l\f?>uh#Vڗ3\u001f\u0011\u000fX.,g\u001c>9L8\u0003 \"4\u001bLuԇ4\u0019@N>b3\u000ek9\u000bG}ދ&\u001ft\u0016Y\u0016-h\b9VșGG1\bv\u0018Yj6~8\u001bpfaGp{*\ng\u00118;GM[ɏEHCj~Dvqq\u00163\n\bsٴ\u0011?3䀚93ҏ\u0000GM}\u0004\u00169\u000b䬧YEgLku\u001e\u0001p#BGNBظ\u001d\u0011#\\f\u001d\u0001\u0018>c}\u001aJ?3G\u0010>׀f\u001c\b\u0003m`RgA\u001b}\u001es6b?Vfwkh%\u0011C{FG\b\nK&u\u0011Y\u0016Hbeg\u0000hLLjG)F\fisa\u0004#Ȕ\u001a06/\u0013cE\u0004\\\u0004N6EtZ\u0004&EE-,B5\\\u00115-Š7m\u0010f*>N\u0011wډR\u0004(fp.wA\u0011{%%y\"D`t9\u0013ኧD\u0000}\u001aR%\"\u000bN&\u0011~\u0016j\u001fD\u00155&$\"R\u0013sDL\u001a\u0018\u0011\u00196C\u0004 PV\bM)DY\u0010\u0001F\n\u001c?'?K\u001c%鲚\u0003>VC\u0000v5;D\u001e:\u0019\u0000\u001d=\u0010փ\u0005P&&t[7hm\rXkj\bT\r[!b\u001c\nTؘ޲-1-6\rC0Ha\bN\u0010:\u0017\u0010\u0010IZUB\u001c\nV\u0010\u001au\n/\ntOM5\u0013n&\u0004qm+!,!\u00124\u0019!sm\baǮ̓\u0010\u001a\u0007U] k\u001d\u0004P_#\u0011A`\r\u0002A*lo4\b{$#@;_\u00100\u000bf-\bB6\u0015D. \fmje #K{l\u000e@[\u001b\bh{@)m\u0017>\u0001\u0005b]\u0001\\[mLVAmݐ϶\u0002s0h轍<\u0004uJuSf^6n/r] 5s\\ >n\u0010\u0016u\u0016\u0005\u0017@\u0016'nϽ@и@\f\\\u0016+Ff\u0017\b.d\u001d\r[\u001cn\u0017}xF\u001f/\u00100\rni(7HSޚK\rw\u000b\u00047\u001fE\u0003|3\u001eo\u001do޾\u000b[\u0005\"߆k+pH+#[^(;9bLh%\u0010\u0012@\u0011p_\u001c\u0010\u000b+\u0001M@D\u0001p\u0007\b#\u0005+\u0000\u0017w\u0001Dt\u0016\u0000u??hzC\u001f\u0003\u001f^\u0000\u0007j%\u000f$`ɕ\u001fr1~\u0018n\u001a%#\u0018%\u0001\u0007\u0013\u001fÎ\u0004!\u0001g%\u0012\u0012pXㇲV\u000fkH\u0002NC\t8>㮀Ch2e\u000f\u0014\u0011!\u0014Wp\u0016\u0001\u0003gUh\b$\u0015\\SI\u0003}\u0006W=>\u0015\u001c`\u001d\u001a?|\u0006vEp\u0015\\3~Z\u0005w\u0012\u0003\t\u0013\u0014\\\u0013\u0013\u0012ղKͯ\u000fH\u0010\u001c*\u000f\n\u0018Xؼ~\u0002A \u0004G(aNj;C\u001eC\u000f^#\n\u000fC\u000f\u0014z}HJt}Ѽ\u001b\u00168&\u000f\ny\u0005czC\u001a[\u001fFAp`%\u001f)\u0003I\u000f\u0014\u0000-sqC=\u000b\bjīDA/8\b_\"58\u000e\u0011W\u0002ĹD\u0013G(ٛW,_\u0013\r㺮\u000fq\u0015qݖ8%yW:­^\u001f@\u0000Iq;\u000b\u0011ɔ\u000f`\u001f}8d\u0000\u000f\u001fܮ\r(3I2a\n}4C\u001a\u0002oXnݰ\\+^U\u001db8\u0007T\u000fxEYm/S\u0017\u0001؇I\u000fˆ9H t կT>,$_\u0007nd*\u00132\u0007\u0004> y\fd.Ȝ[\u001f\b]2Z\u001fl#MKX<\u0003E\u00139\u0017,̉‡+\u0003\u0007%\u001fԮ\u0000\u001cI>Ԩs\u0019%3@\u0000\u001f.,p\u000e\u0000Ŗx\u0006sN(\u0014\u00077Ɯ)`N%C3+>R\f\u001f\n\u0006>ї+G\u0003\u001e rHp\u0003qeT.v9\\0қS*,{\b\u001b\u001dHw.k3=\u0014\u0007\u001fsIk\u000f[=C\u0001N5w=y}k9}q\u0011͹)\u0003\u0000Fz\u0000Oē\u0011=L;נӠ@ϝv\u001e̋u\u001e N\u000b5\u000f\u000bPCНY\u001elnAy\u00002ѡ\u0007?Q:ECF1tX>S~\u000es\u0018T\n0THG\u00030tu!2g\u000e\n[\u000b\u0015s\u0001<^\u000e\u00132lU9XKq\u00002N\u0006\u001cj.98\u001cs$Ui\u001e\u000e\u001c\n\u001b\u0007\u001f\u001cPN@\f\u0007yX/]\u001f8LG\u001e\u000e\u001e\u0003\u0016\u000e/\u0012\u000e78,&pX_\u0000\r/\u0006\u0012s\u000eo ƕN|,_{\u0003pq\u0000SP t\u0011f8\u0005t&N:\rև>7冃\u001e72զ0Y\u0010rҡA\u001abA\u0017mx\t`3ϱY!f\u0006gÎ\rs?bˆ\f'P\u000486ৰc\u000e\u0001\u001blY:\u0013_\u0003\u001d5L20ҭ[4\u0006\u0017 1ᰬ\u0017I''!S\u000fj0\fT\r\u001a,,5o'!#=\rBi9uԂ\"B\u00026\u000f5SCiT&Xa|g\u000bpR\u0013\f-P`[/<+0$gp0\u0017L/h\u0017@\u001d`\u0017^\u001b\u0002\u001c_y\u001bi\u000b.,+\\%\u0012)r\u0002C/`\r\u0002?rR/\u0010|\u0017>]Rm؅\u0017>x\u001c\u0006x5p5˗!_>mB\u000bE.0A\u0012\u0017TJ:\u001b۽\u0016B[s[P\u0002̷\u001a-\u0010\u0017\u0019R-lZ\u0018\u001dݫM-.\u0004y$E\u000b\n0|ga*Ax[KY8\u0012uYʂ\u0016\u0013XL¨/ \u000bb\u0007\u0005^,1\u0000p\t\u0016,i>\u00140M\nn!|\u0005t;a:\u0006|Bb\u0002\u0017\u0017\nv\u0000~\u001e/:\nUqVxPU\n\u0017j\u0006\u0010i]\u0005o\\\n`\u000bƲ\n\\\u0015\u000eڮMU*UTw\n\u0006\bV \n¤RB\nG\u0012\u0015&TإǣTxD?U\u0002말U)F\u0016&\u0019\u0002\rMAIЗ0p\u0002nVe\u0014z\u0019_\u0004i>Q\nDF\u0001\u001fI\u001bD\nf(((|FᷙOCڠf+(\u0005fbœR\u0014GI\u0014f\u0006p\r\u0005ą†%\u0014ʔ\u000e\n0WPx@t˜A'\f3\u001f\tkחH\u0019kY#K~\u001d\u0000|@\u0013lGg\u001aɔGz\u0002\u0000kZ'|\"۞uq_'\u001f\u001cx\u0004!T w1_\ng&A}\u0015|<:d>,;A=\u0001<-|N2H\u0004\u0013^\u001a)\u0016p|V1|[\u0016\u00132jSG0_A0\u001f\t}2',z\u0012=\u0001\u0014\u0013Xf\u0015ˇS0_a|\u0014!sD\u0013\"O'rY\u0000G\u000fNu\u0010\u0006S6—\u000f\u001b\\M[X'AJM\u0004VX'\u000bmG\u0004d:a\u0019kh2Ŕ&\u0018[gIP\u0011\nQ\u000e\u0013#.\u001fM\r:at .}7\r;7I'\u0015\t\\>#zvi1Rv`NX&壉\u000e 0Zo\u0004\u001dH\u0004oq\u0002\u0016q\u0011\u0013^& &\u001cO \f6Ax\\MX4!h\u0002gnfB\u0013o\u0004\u0012\u0019L`&wA&(_[ɻ\u001d&\u0016LhKxp,c/GLj8%zEp\u0004^\t`*A\u0004J\u0003*R`QaI\u0018\u000e\u0012T_\u0004\u0015B\t_\u0004I\u0018E1|1#aVgw\u0012(W\u00124'\t;YO\f$H\u001e\u0014\tZP\u0011\u0004\u0013M\u0017\u0012l A@\u001fA1d?#\u0019\u0011G#\u0011ȿG0\u000eD\u0019\t\u00174B\u0011V\tG8ɍ @.\u0011t\u00112Xe\u0004O!\u0011f\u00187\u0005#|j^\u0004\u001a\\\u0004Qg\u0011ȼ\"XUEe \u0004\u000f'0ۉP]\bb\"HQ\"D\"!B\u001eA\u0004\u0010!=3pt\bt%LZ/<\u0010p!+qoB֣qf!\nA4#P\b\rL\b\u0010\u00102?\bpkpGk2\b-\bDhA8\u0019\u0005a\n\tBZ3\u001b\bb·kH2a>6 \u0016\f%\\:{>4\u0007\u0004pj[B?+ٌ*\u000b9 \\0\u0003n@4 J\"H\u000bkl@\u0012\u0010>J\u0002vT\u0015\u000e\u0000!χ\u0013#|\u0010\u0000\u0001oW>\u001fv\u0013\u000f~>~\u00073÷+\u001f\u001fƵZ9\u0019ý -`fQ\u001a\u0002\u000f\u0007j\u000f2:ǟ\t\u001fH\u000e>@wp\u0007\u000f&3\u0002G` cK\u001a\u001c>\u0005\u0003\u0007G$\\%\u0018X\u001dv\u000fn_9sy1}=\u001e=_`v`>L>ih\u0005\u000f/A_z\u0006Uz\u000fVNV\r@Q0A\u001fރ\u0015,OA_~j{u{P4e\u001dؽ\u0007\u001e@{p.\u0002\u0001\\_\u000f\u0012V\u000f\u0016\u001e&zPЗ}\u0001ωi9@v0\u0012\u000e_\u0007\"\u000e!u \u0003ztvyR\u0011&v\u000e|O\u001cP\u0013#sp-W-\u0007\u000e)\u0007\u00156@\u000eBB\u001f@Bq\b}ŁkI\u001c\u0000+@R\u0017\u0005po\u0010uo@y6\u001d}n\u0000?pM79\u000f(K70In\u000em\u0003\u0000'w\u0006lI6%\u001a\r䣏k[LY\u0003\u001aEU\u000e;\u0006C\r\u0014ixL\u0003L1\r4h9v?\u001an\u0002E\u0003:\u0016^I%0\u0000\u0006~3ЛϠu=<\u0003=\u0019hA~o\u0006fef]b\u0006qOAF\"@T\u0006>\f.\u0019sd _Ƞ>\u0006t\u0018xGr+\u0018@,\u0006g\u0018h\u0018F\u00191h~%\u001610>\n\u0003=>\u0018\fr\u001e\u0018`\f\u0018hѿ\u0005\u001e\u0005}:N\u0002<_r\u001f_PIS\"}f\u0015D`\u00127\u0017%}#}m\u0019Of\u0005AԖ/\u0017x-Cj&_\u0001\u0000-b\u00118H\u001f|>b1\u0017\u0018>zJ@m|\u0015\u00113/j'/\u00059\"\u0006\u00023\u000b䤏\u000b\u0006]Kv\u0005~.n.#}$`0qA\u001e\u0005\u001aǻ[0 l\u0002\u0015#\u0016L\\ ^h\u00050\u000b'\u000b|W\u0005֎\u0005r, '\u0016@\u0010ԉ\u0003NT0\f;\u00075AZ)\r`\r&\"\u0018ɏH)oW\u0006\u001bl'\bH33!d)L)ы\u0013L7\u0015\u0014\u0000\u0000\u0000\u0010 \b\r\u000b-\u000b}ۛ_uI\bUxmM>]힔d`Mn*m\u0002d0av]BźojwkۄVb0~ AITI\u0006}YVnͺ/oo瞻Yݿou۶Wݭ+gٕ,7j79oqnv__?}ݽ_ww׷/ڲu=jh=]7%&(Id`]w~{ojߺjw%\u001aLvˮ߳w|~k?szW{Ͻ/[m_[[}]?gQvW~}g=ﯻYv?Y_ٵm۾z{3|֯՜,owW]m}wY[O_y{۶uޟ-.֟lg/{]5Oo߿GqWzڿf;ݷZ\u0013v-e5'߳~e=r{_ܻ^ovݮ۶wֺyg[_]d|}[Ͳu/]sAwUm]vz}y]7.oju.gjݮ5߫UwWU_^ww՝|wV\\Wsjַvww-rnYͮ}snl3|zf-=uW[^f~~wn[Y{rw՛]oݵ[woݼmv?Y{;yoݕkUwkvVs[_}gܟ~~{ޟ{VkYזm^{?jvk_~e߿w_uzWyެoovo7'kݝumzm7o޶(x\\s|nVwիw{~w,v߮vw}~wy˶~?m_Oo9/۾^v{}{eϺ{eޟoݽvW]{W'esve{g'6A\u0004e^}ugv]Wym}}9m+7ݮnβ~/ϰ߿W\u001bvwwۮe~mߗVwv3w޾}uk}ޯ͹o}Y{۷+~j9zwWu\u001bEeW7{\u0006ޮso|%\f_yg[sveWsjuݮˮn]V+˲+Z}YWeYUuy{mݛ|mٶݾ/w۷]_jޮ~mTIu_Wuo[m-uKR%\u0019}^wg֯W]Wmm}?z߿_?Wu]}u]ν^?ߗ߾,vۮwݵ߰lWo[޵_nם[VկW{uzwߝ}]wu=7u]~+_kＳoWwu]}[eW޿۽Wگv{__Oo]ݽn\u0017EV$\u0003˷o~Wng[}vmזwOmI\u0004~m5yk.TI\u0006s/>}s{jI_.QIIěܟh1ѾD.]0[.`K6j2\fn9,Z\u001bs\u0003D\b\n\u000f$\u0019\u0006\f(\u0007ʬ\u00063CƐ\u000e\u001cOm*\u0005!\u0010\u00132\"D\u0001\u0019F*\tr\nrR\t5\u0011A1a\u0002B5 9+\u001817\b4/%$\\2\u000b¬0n鈳Lw\rendstream\rendobj\r25 0 obj\r<>stream\r\nr\t\u0017Q\u001e\u001a\u0016p0c\u001d@@*\u0005\"[FƲ\u0005\u0016x\u0019=5,йєGǓʋJF\u0011\u000b\u0012zX!\u0002/\u001e$+fl\b&\\8e\u0014e\u0011AEt<Ԅ\u0005<7hP\t\u0015\tq\u0015--\u0001)b\u0005d̐]0>!\u000br\u0000\t\r<̄-(\u001d.'K'zcx%6a`)\u000bk8u\u0011\u0018\u00049\u001b\u0019@P`7n\u0019!\u0005R>@VA$Uɲ\"B_ZCh\n\u000f\u0012L\b\u0007*NMĹ\u00014a!erq\u00192 ċ\u0018]~\u0000c\u0012ecH̨\t\u0004\u0011\u0010bT'Ē#T9\u0018nE1z\u0002\u0004\u0015LUZ2vٔr4\u000531b|!1sl§\u000b ,B\u000b#È\t\u001bBܙ\"f\u001d\fB(p%g\u0019\u0010ֱ\u0015c\u0017CSN+\u001c9u#'\fjP\u000bhp\u0005\u001a&k(p\u0005r\u001aGuE\u000fӴE\u000fԅo9UY\u00115u\u0019\u001a²)cN9\u0003(,z\u001f%\u001d0\t;!\u000bBga4e\u001bFaTE\bt%\u0012\rI@\u0003*Ď\u0011\u000fpv\tA\u000e7iT2uD\u0015C\u0010\u00113`\u001c3\u001bB{zI\u0007@J\u000e)ԆQ\u0013.b|-tdGY\r(\"'\u0010\u001631\t(<\u0019CM\u0013rB\u0010\u000bpr\u0018\t.\u001cPna@D\u0015\u000e\u001cp1a)\u0002!@\r#\u001dx\u000bxfCΩ\u0010ʪ%1~Sٰ\n:STçVd~\u0002\tpv\u0000jI\\n9{\u0000\u0014\u0005\u0017r,\u0014\u001dAQtj\u0004\u0017j\b.Ԝ\u001a\u0012aiS\u0012,c\u0002>khέ\bt)\u00064\u000bd͕\u001d\u0014%b\tFUXC(\u0007@K\u0016>ia-]\u0006ӊF\f\f\u0019eْRN)m-)27U<$'\b*\u001bFU 5Q\u0015,qα\rc[qa(Jb\u0015ceF\u0004]q\r疗q\"/2\u0002\u001b\u00119K~М\u001a1NKIrFX#F[7·\u0014N\bԆP\u001b\u0011rl(k91b\n\u0000d\u0001\u001dBPzid\\C\u0001K\u0000\n$\u0003`X#\u0003\u0011\u0003OQ\u0014Cj\b\tC\u001e\u0002\u001e\u001cQ$*#v3\u00183T\u0001\u000f\u001c%\u0018!\u0003\u00058:JĐ\u001a0fz\u001d5a`+ƽRնCNedE)L8P!E[b(On\u0018vC9\u0013Ʈ\u0010f鈰J'ihC\u001d \u00117?h\u0006\u001aL05#'\r)\"\u0006f\rM\u0018T\u000e)\u001e\u0011\u0001uA\u0006\u001c[ѩG\u0010\u000bR9x\u001dAr)O-\u0019UA\u001cAWZ\u0018gy=%L\u0011c\u000e\u001cM\u00160dCГLl\u0018\u001ar>@#4 J\u00112a\u0019BG\\)\"v\u001b\u00192)QqL_8< LU,Ȍ˫\u0018ea\u0015L9\u0015َ(\u0003\u0018g\u0012X$\u0018)k\u0007QX\b~N5&\u0015\u000e\bQʾ^\u0012u\u0003\u0012\r|JIbd(ȂP\u000e)\"# xX6bc3JkfE\u00196wTe+JKQ\u0019R\u001e\u0002:3X2\"T\u0006VohFCNm:%\u0012\u0011* \u001c'\u0018s1z=ofG\u000e\u0018hHeKJ7-QsYu\u00019\u001f܁\u0017\u0014*+\";7\"Ԗ[ά\u001aRBjn\u0019j\n2r0\u0017P(A\u0007ǐU.\bvƩM\r#VB)o!d\u0002\u001a>XZ¸D\fɄȉ*r75tVԊ\u00160jC\u001bB}|2L,\t&dD\u001br\u001cAGS7 |BVTy\u00115Y:$\b\u0010BM\u0010T\u0006VN\u0000aP\u0010r\u0002S\u0010\tL\b\u0005ܑ\\\"V\u0014\u001aO\u0011\u0010AB\u0010\f od\fq\u0005A~`\u0019\u001c\r#;\u001dM[ѳ) &\u0006\u001bM[\u0006\u0010\r*!#5!tCJ]9`4fv\u0004ͩ\r==H$-0\"1\u0004\u0004*zx0]Qơ\u0011\u0016R4CjYeC\u001dx!Q\u0004!\u0019\u0010\u0002!\u0004\u0004\u0004\u0018/(\r!\\BP\u000b8]^EM%b;LІxvFO.\b!9\u0005𡥤&\u0015jh5\u001aL6&6;-&ڄxj\u0013\u0014%)-&!\\2ȐscЁ\u000e-&d\u0003\u001a(f5$*l\u0005\u0013]z[\u0014myZ&k\u0005vw۲/~~׫~w[ힴm[r3u/_Gq1~5y[힘ob[o˶.[Ro=yfۺ+\u0011,w\n6ABB/#[e0\u0006\u001c\u0006Zf\r:\u0006fgz6\u000bj\t9Ex<-\b5lE\f!\u0012\b2\u001abS#6Y7\u0014FFi\u0003\u000f\u0011\u0007V\u0013\u0007Ų%yS\u0013>b$IOx!|vFM\u00183!FCVXv;b9\"9\u0010<&Yѩc+$^H͙\u00182~ٖsoWf\u001d\u000f)R\u001eT\u0003RGT,I喨\u001d\u0013oiAi%*O#*Gu$OrΩ\u0019\u001bYQAP\tX\u0015\u0019Z\u0010\u0001׼3$ctD\u0005X95tC2/\"t\u0006fpI-iՖ2[\brIR-9Ԓ3(2\u000b\u001f4Cʭ)\u0016\u00116*:4t[Ryf*\u001f\u0002\u00148|hA:b5th\u0001'b'lG\u0000J-~S^\u000fIᘒ$y1U[b\nFY#[\"aѳ\u0014\u0002\u0018OVM9P\re\fl\ba\\\u0013+;$<-,~1\u0007@K9\u0007c\u0006\u0002:\u0018\"(\u0012+b<)g\u0016>)\n6-EpHN8\u0013l~LW8|C\u0017~K\f\u0018Q5h\u0007b>X85l\u0019E\u0016\u0010\u00031E\u0006vD\u0019I\u0004+\bE\u0011#JIQ\u000b)\nr`\u00111S\\FL\u0013#gK\f\u0018!'X\u0010t\u0013%\u0004y@\u000f\u001ah! 9kfyvԀp\u0007PSL\u0018_\u0019b^EF\u0010\tJ \u000316~K,8ȈQ=\u0006!\u0015\u0010AqD+˄&\u0007H1LJ\u000b\"\u0003T<@N`\u0004\nL$XB*\u0017k=?y@҄\u000bx\u001b$ZE\u0012_\u0013DA\u0011\u000ec\u0003fAx`\t\u0011钢202\bI\u0015tha$5\u0014*jԎ\u001ahA@K\u0013 'dGM\u00150\u0000\u0010\",M \u0019@<@s~O\u00141!\u001c\u0013+-\u0005P1nՌ.\u001dM'`GO\u0018\u0010fᓌZN%M;\u0000JvJf\u0006|+.`K\u0018R\u001c\u0010fǑ\fV&|y\u00150\\R)\u0015%oI]ѣDe󁄅OR\u001ear-睎i񔦸T5[nLUގi-n9pV\u0012\u0013>Ub\nBMJ+\beq\tqv\u0011\u0013!\u001d/Q!\u0005lnH\u00052\u0005/H\br9\u001fQ,[R\u0016ARv\u0001v%&܌qD)QuS4ܲڳcBSC+\u0011z %\u000eߓ\b\u0010*\u00052jr\t]\u0011)F7PQA`W(4teuA\u0004!x\u0013.,\u0003#Na\\ƪ\f(y%+|J*J+H\u0006NQƈ\u0019g\u0018!e\u001an\u0002(12M3P\u0011c\u0012,\\\u0015tQ\r;DM\u0010\"(\u001e\\ӓІ\r8ĒsL\b̆1\u00103\u000ef\n\u000b)ʃ\u001b?>d\n00%-Oo3#\u0005)\u001cN\u0016X)\u0007\u0007^l\u0010Ѡ3\u001c:r77΍!\u0013\u0018gn\u0000ÃgaGS\u0007UѓJ+\bĔQ7d\bxp\u0011\u0000\u000e*h2AF,\u0014Aq=+T# VF(UY\u001cr(7\u001811'`\u0018l(p\t\\tS4$gY}᳌\u00112`[\u001c~$ArꁊTvpK2cvi-li\u0011\u0005QD EԅCJQXGP33`3\u001cxVZ臝߳\u001a#\u000b\bչ\u0005\u000fA\ncFYtFVY\\BN-)lKӜϒc\u0015y\u0005qҝ\u001aRS\u001bJ-Ez$p\u001dc _\u0012fSce[52dtDK\u0014\u00126OO\\OQn\u0001t9PY\u0000\u0019a]/9S\u001cQzUfH!=ٙ!Q\u0004\u0017\u0016S\u0012\u001dG\rIR^9`!2JĔ\u001bS\u0012\u0016\u00162\u0011m\u0018\u0003\u0014\u0013^\b(bUsfHl9͑)93euf&MĎ5!\\)<:zʠSt\u0011\u0014P*BŪҜO\u0018Ai\u0000ǧ\u0002\r\u001f\u0016j\u0018\b>\"@b\u0004\u001f\u0014`)ǖad{z?)\u0007L\u0018\u001e\u0003P\u000e.S\u00059D\nn\u0016\f=rL\u0019SKF̒H.p\u0014y\u0015\u0011\t\u001e\u0019j2Eեȹ jV0\u0003P\u001d)\u001ar\u00110q\u0016\u0012ॄ%\rcp\u0010\u0000G\u0013Dk3#\u000e\u0011\thl\n\u000bxp\u0014\tBbr9BQ\u000164爤F\u00046&\u0000gǑ\u0012.aBrv5= 9W`EM0n醱(?@\u0005\u0004\u001d )\u001cIBB\r!^f\u0013\u001c#(\u000b(z*Nv\u0014CԄ\"&O\bp@3԰sLi!5inH\u001e\u0017BO\u001b\u001cJ\u0015-xGL\u0013/$NI\u0015\f8Ak(pE\u000b7ijA\u000bĩ\ra\u0011&]5*l˨X\u00052jԊR_O9\u001dAR\u0014˦pJ\\)ʷcS\u0017C;,|O/IZNI~1rͬ\bPX\u0011\u00050\n#\u0003>Y\\C(.ǔd[J2),\u0001ep\u0004ɱ\te\u0010;F\n\b9Y0S=$\"V*LH\u00116\u0012\u0013FsjF&vi9崧'YLW~P\u001a1v\u0001\u001fVDN\u0016p@\t\u001bB$\"\u0007jt<$U\u001fdͨaCHWe*OT1QW,-|s\u0007?KT\u0016>IiZ\u000e ;:\"\"+|R\u00171CCƯrFJu\f\u0002\u001c\u0002\u000bLS\u001b:A\u0011q&xJQ@=KjO\u000f)vXe+BU\\HN75L\u0017drP\t\u0005\u0005j$x11UUSu#53\f%)T\u0000\u0017JPBq\u0005pO[\bHm3C+zLU\u000fR(U_\bʮQt'ST\u00054@'\r,9xJU\u0018@Is\t,R\u001a.f\u0019-U\u0018\u0011\u0013E#\u000e\u000e)3\u001b:-\b&V\u0018Vc\b\u0006>˨\r|\\:\u0014\u0003\u000f\n@r?GL\u001c\u001dQDc#.\b\u0000c\\\u0003F1^鐚7'[o(Fq4D_\u0013\u00064/\u0017\u0010\fW\u001c)z*D\rR\u001c\u0018)P\u001a\u001a(\u001dZѳ\u0002\u001d\u0018\u001envYc\u0002\"XJe`z\u00004UᓔzBg\u000b\u0015g\u0015Dk\\Ւ2\u0010z\u0002I\u0002\u0018e\u0016?GGmn\"\u0011\u0012\u001fT\u0015\u0012ـ\u0000w\u0003$VcДRU-)ũ\u0015\u0007\u0000Fs3ԂQ\u001eQ\u000b$\f\u0002\u000b,\u0006EY\u0006d\u0000\u001269XQ!:at8\u0012Bih3*~1\r9T\n@ll@\u001c\u001d\u0007d@\u0007(fk'z\u0018E\u0011\u0002\u001bH\u0007hBPr\b\u000e\u0006^f2BCtjHSRo9\u001dS\u0012\u00178Ea \u0012\u001d\u001dtL\u000e!,S;Ny$4\\\u0012\u0012\u0018.8ŰS\u0003D\u0004\u001f+!\u000e\u0018\u00016AC\n\u0017ձ\r1T\u0003smIH\u0005Jˈ\u0019\u0003C-\"B\u000b#F\u0016ЌQ..ԃΐsu\u0004\u00157!AŹA\u0001f\u0004\u0015]q鎳7k?Dp\u001c\u0013~\r\u0018l.0\"\u0005 23L\u0011\u001e##JWa,cD\u0018\u0001:Iv49Tb31QV݌qmgoF$\u0019=\u0001\u00102wi:d,\u001d]q\u0016!\"\bgtd\u0003\u0010\u0015\tCFk 2>5\u0000l׌\t\u0011y~L\u001e$5ţIv\ni\n.!PR]$Q[^B\u0018M\u0018\u001a\u0012ԍM閨1|| \u0000hiI6C>>G\r0\u000f\u000fMDeѳT\u001953\"L…4\u0011Cb|9\u0016,'1;RtL\\\u0018z\u001e\u0012\u0012-\u001a!嗘\u0010j\u001b2:(By=F8&vlJS\u0015\u001f!喐rJQ63\"cHmG\u0018*Q\\\u0010\r*|2/)r'9-Brԍ(z8f\u0016|nFX\u000fR·SrF릜h$g؎\u0018pףaB2)Mk`JT\u0017WRy)emI\u0005%`\tc\u001c\u000f)\u0001ol§Mm|Q\u0017>Is\f|\u0003Q\u000eqfݐsL\u0019(dh\tدAHUSJ\u0012\u0003F[\u0000\u001drA\u0005\u001cO\u001cTBGb\"\u0015E\u0007x!),\"藹ᴁ\u0017\u0019D>\fAHa܎`\u000b)\u001eM3!ԧ'Im\u00011\u001d\u001b\u000fI\u001d8\u001eqjA\r!<\u0006\u0010\u00168Mو\b\u0016\u0012_\u001b(\u0001\u0013BL\u000b7DNY7؈`/\rg\u0018\u0011`6 \u0004\b=*B\u0006\u001dg\n\u0017pBIa\b[SCH\bI#\u0010HA\u0001\u0005!\f)\u0019-\u001e\u001f\u0003\u0015ƹu#\u0016l.\u00185z,\b\u001d\u0002>]b(\u000bg}=J)\u0014IYNj\u0011(##7$3K1t\u00064,i\n#rAr\u0015\u0018\u0012\u0011\u001ci%lP\u000101\"ܲ%QU%$'Z8VǤ咦RUSNiKnI-BFA\u0010\u0015dO{\u0014.)B\u0019vId\u001cǬ\t%\\DM\u0010!\u0014\b@E\u0001\u0015R7~~M[r锒vK\"\u0019\u0007\u000e\u0007vAu\u0014QP\u0011\u0012,$\u000b(x\u001d&bELȹ\"rhh\u0019YQs(z:BΪ\u0019g\u001eP~\u0015=Aff˜CV3P\u0005\u0018p\u001c\u0018EO\\v@]\u0019b\f\u0018\u0005Un(\u0013t\u000fZe;\u0006G\u0005 \u0011AU\u0004ĂAA\u0002@ \u0019CNȌd\u0015WA\u0003*JǓ\u001d\u001cFF2'a\r\u00184E-#\u0001\b\u0000\u0014\r}\u0000\u0016\bp8\u001c\u0010\u0003Q\u0018\b\u0001\u0014\u0003RH*.\u0010\f\u0012\u0006\u0002/A\u0018-\u0000\u0000 \u0000\u0001\u0001 \u0000\u0000_6Y\u000f\u001bNs\u0018gs}ܛ\u001btP7\u0018Io܄a#],L\u0011H\u0000FDRe#yP\u0005t?\fg\u000f@o\u001d4F|/wfa'N\u0004X%+>Y\u001c!N\u0005˳`Do\f\u0018췒\u0012<ѼK\u00022\u0001\u000f\u001cG;0!\u0016.:ylL[@Hr*5n&ĿISOE\u0012JDmك\tJ\u0001{;m\u0005?\u00185;N$M}\u001fF\u001f`+vH|nԮLCCvUBw\u0010:wӌ;l\u0013jVt&CJj;֫lY\\N#[\u0013\u00024\u0004Mz)^]>&4%\u0018BڎM\t^kcA\u000f'(\b,ئ*@\u0017x6L'՝uF\u0016Pqڪ\u001e\u0001&e\u0016yXha\u000eS\u000bM\u0003\u0002R7Jӕ@1un˜ĺ\u0006BBxwi/C\b\u001dBe\u0010\u0011\u001cl-%9Fw/ \u001c\u0017bhG\ns ]d\u0000\u0004\fcٍ\u0015Igx4u=\n)*93.y$ai\bf\u0007\u0000=\u0000:u\u000f\u00062{^\u0004kAL`3v\bBF\u0018\u0018\r&;hOuv\u0016ҵcL餱@\nmu\"\f\b(O\b\u0004E\u0000\u001ed\u0011\u0002\u0001W\u0006C\u000f'+)\f\\2ߡ\u0007\"G#Z\u0006;oj!\fvۀozIw\u0010eU-Ba?\u0017DZBt\u0016Kfa8T)aXG43kԶX$<\u001b4\u001c\"O\u000eb+((h\"酨M!y,1g&\u001aT\u0019\u001eK=䤈<*f}I6H\u001c\u001fSb\u0018\u001a\u0003\u0013W=\u001c')O?.\u0004~FM#\u0004v\u0011@\u0013HalGf\u0010#oY4\u0018c]@oߢ\u0014p\n>HB\u000b(񅎉A\u001cZ_B[(LQu\u0001\raȲV?s}n\f;o&Is'!\u001e눨\u000b%BKFw0\u0018,{x3&d\u001b&\u000bsh*b}P.\u0015/x|n2\u001cG$\u001cx\u0015H\u0011>hZB\bT1F\u00183\t\f,e\u0010E8X\u0003G3bZ\u0001VNLzn8$\u0012z]\u0014\u00035Sp!ḉ%e\u001d;FIF\u0010\u0004FP941(&].Vg\u0006{<0H])̄@{\u001d%Ae?Pm_\u0017Ò$FD\\;\u0015P!\u00076G\u0006jdo\u0019\u001b TD\u00120|\u0002똵\u000f˱%X֐.x\rn.\u0017\u0000`ĽU5ǻDgtS#\u0002\u0003[U\")S\u0001BpZ:Wy^\u0010\\W7f\u0017(OG`ou\u0004t\u0013\f\u0003$|\u0000\u0003Y\u0001S\u0010DF@\u000164uF_S\u001e\u0013PJq|.l\u000e ɓ3\n߉Sy8P&0\u0001PҤ/#\u000f\\)9\u0000ͭ^]E\u0017az\"s\b^\u00101u͐)\u001e|\u001b-$\u0015\u001fp\u0004r\u0001wRD\tjNnQ#8'jac\u0016⦓fc\u001c'ˑr\u0005\u0015\u000e\u000f\fDt\u0015nEUk\u001d\u001e݂4uE(\u0007Z1`\u0015\u00135\u0007.\\\\:\nZA&IŽ\u000b[\u001fBX'O?eVO\u00156$Ɖ;\u0000\u0005˹Gj~ Q.\u001dL\u0019\u001bKv\u0002\t]wn\u0018K\u00108\u0001_].m\u00079Y\u0007\n\t`6NcqYLxNX:s[r\u001d&1b\\1y%\u001a/\\T$\u0013#\u0013W\n-lO\u001a&J\u000b1\u00105:/8\fSS\u0007\u0014W\u000bl*w\u001f\u001f\u0012o\u0006z\u00160OI'\u0010JPsIJj[\u0017!\u000e\u0001_\u0007%VzF\u000b^8YB\b\"\u0000\u0016[QI\u0016:~\nxl\u0011\u0007Ȍ?Y^N\u001b\u0010,1\u0015=\f]GYF\"ЉncެZ\u0000e4\u00025?IK\"Xkk/qD|L0–.\u001c&wN4Ә'ߨ\u0013P4V,!\u000eb=\u0011\u0016>JYhH@sO+a\u0003,L\u0005j-(\bߣEܮ)/:\f\u001e8\u0007d!]\bm;\u0002ޓ;v&\tBBsH\u001auEܶ)By1\u0011Ͼ|\u0016J\u0000_sߘ}vb\n^\u001c(Qr\f~\u001c^V\u001e7{(R\u001fu\u000e\u001e<+?\u0006v\u0000{''V0\u00051-\u000f\u0013P\u00119\u0013+\bd]]I<\u00055\u0004@\u0012q?b\u000b98ٽ,\u000b\u00109ǯ\bw|e!z\u0015lo#yoL##\u001fxN#\u00159꥽\u000boN2\u0007ZG~D\r#N\u0005=6D+Ձ-IX\u0018k7@\u0007y.3tRR9\rIֆ&\u0017;Y\u0012K\u0018qkfP̒\u0017{L䘺\u001e̱-\u000bb\u000e┟[{Rz+ç\f0\u0006zaY~i{Q\b\u0014T%-Uhc\nO<\u0004Rg\u0001F\u0004 %0#z\u0003a\u0010z;ap\u0002ERP׮0a\u0019wt\u000e+d\u001e\u0011bAL,GC\b}RAN6ʑkaU L򫺀7Spb]'\u0011^\u0010\u001eq#ZƧEVBv\bV\u00039Yx䈈X\b\bKc\f^:}d;\u0004e\u0001\u001dxb\u0019%?\u000e\u001eQ0\u0002d\u0016e\u0015=УR\f$-W|Kj\u0019\u0006R\u0003\u0004\t\f{\u0005jP\u001a\u0005@\\:_AE\"HՙΤL`Ҩe\u0012i\u0017F-_\u001bk\u00040\u001b`'^\u0013JU8\u001df9|=\u0015낶j\u0014pяw\u0004ҴB\u0004cA%T(`W7\b\u0011Q2\u0013H|F7m{7B1\u0002\u0016q1%CbH$x\u000b8-pyzsś'\u0004'\u001dv@p^\rKHٷq[WHJ;_\fe5?&7\u0001\txЪ\u001a\nj=B\u0001[i\nXmg6\u000bH\u0012)4KҢ_,:\u000bu\u0018ئ\u001f0Tb>P|Yx\be&b\u001cJ2G\u0006\u0002qW~0\u000b@ֳ\u001b$IK#B\u000fܸUMy\u0014\b\rɷq~bc4}5kA\u000f\fw{\u0011\b\u000f9\u001a˛\n;\u0016\u0002\"V\u0001,Q\u0005\u0012v\u0004\u001dJ\u0019uu\u000fQI\u0002'㋰\u0005m\u0015\"peL(@f\u0005\u000b|2dӳ}si֊\u0017E^R&~B+p+Bn@\u0015f{;\u001e܎\u0018\u0007\u00174U0\u000f0D[~x;[Kp$\t>\"wyX\u001fSra\u0004.ӱĂ(P\u001bksm9s\f\u000b&\u001e\u00106+(|kh\u001dB8KwM\u001f+ȕRu#\b\u001a\nn\r[\u001e\r\u001fdp1k\u0015-Ǫ\u00033Çv.\u0015UCjl>7+&-H3H S6w\u0013W{=>K\u0006?b~\f7\u0003\u001f9J(*\u001b*\u0000l8_74)RJyz6\u0010s\u000e=dy(t\u0006K\u0002r=\u0012iI>0\u0017E0\u001dg\rE\u0001\u0003Fs#\u0006DK-\u0015\f,2\n%\u0007sJ\u0004ȱ(5LT8|fP-\u0004\u000bB$1c\u001ewJXeDbݹ.A\u00049qs︓bױ̸%\f\u000bg\bkQ\rPrhCr\u001aظ&{.\n\u0003m\u0015M\u0017ߖ]\\1\u001e\u0006895\u0010N2Q^vG2Ň\u0013l\u0018#\u001fߌ?5qq\u0004)yU?\u0013.\u0010Q\\B)vf쏛BӚ>\nx\u0004iwG\u0014΃\u000eMl\u0010\u0007$@˽0\u0016ɽzLť1\u000bS\u000f~ă2ˑd\u0001F7\t5\u000b'M/Fl\u001diT\u0012\u001b\u0010m_\u001eK5*jX|{í9E]\u0019YOK\u001dE\u001fL}\u000f\u0007f\u000bh!YU@}X\b\u001aɜ\u001aO\t\u001ca\u000b\u001ez\u0006w\u0011oᦅ[G,j௖\u0001y'vts\tSz1^<:m$Y\u00162FˌaMCC C}\u0013\u0015G^.{\u0017K;g`{;0E\u000bnjߒw\u0012\u0003=\u0002åm,I_\u0019\u0019ǫl`L|t\u0002UE/nrR(tIɤU6Dd;\u0011!\u0018Y^5qMBfy;ۡ6\u00102o0p-\b\u0019Rۡ!hG*>i\\<'>?\u0010ajI_$p1Z1Sѷf,x\u0017ӝ1d\b0\u0015h\\8_ÿ`2e4\u0000ppBZ\u0019>vDr\u001fv\t\fG#0HH4\u0016M\u0015:+j4T\u001bUm*M&ɸ`c\r~Qu'\u0015\u001dfUܯVy\u0001\u0001\b\u001e\u0000X\u000e\u0005\u001cDл\u0012M\"#\u0015\u0015[[N.UDΐqҰHܪG}\u0014J\u0004/\nᡱ\u0011rd8q;>\\O_fmoe\u0002\u0011\r\u0011‰o)L(&ʖ~\u0010*\u0000\u000b$+lΥL`(~\u0010\r\u0003?\rf\f,FA\u0013jΆ\u0005grtrhr{k+\n\u0006\u0010zق.àr&/+&@\u0007EJx]\u001c.\u000f|o8@Rbz\u001a\u0003'U3VC9dו\u000f\u0003D\u001f@9ʚp+|D\u001c%BgB*\u0014q$P\u0013D'53 4B\u0015w.\\(~\u0014[\u000ejjnIF\u0003P\u0003ӦY@f\u0010\u0014fe<$\u001fHeڶ\\h)\n;\\\rVFa־\b9\u0017Nu?XxRp:>i񘄊\u0001ՙ:\u001aDBҫD'5d\u0006^Q1\u0006\n<٥\u001f\u001b!SD?3wAf\u001el`C\bG3!{4\u001eL:̒\u0016\u0003UfC9bA!4\u0017\u000bt\f\n`߳F-,\u001av+cev2\u0010\u0015l#\u0006^f\u001c\u0016\b\u000ely7bӼ\u0010+BVP\u0000Fb5Ai\u0005\u0003\u0017D\u0010`]sw5xuPۺ\u0019k\u001b*\u0007\u0007I\txc;\u0012yc7\"xo\u0012'-\u001fއuIr\fPH\u0019'Y=E\u0014[A\t1x+\u0013V\u000fuLhN,A\u0007-(M\beɖ\u0005\ru:\u0013o$f`xөDٖ!\btg+(\b\u0001z{8khd~\u0003a9qk NxyTpxf\u001a9>\byLΡsaO0|xpdI۲\ti8(p\u0002\f\u0007Zҍ`!o\\(\u0018|\\88cX\rXͿ܄-K\u0015Afzj\u000e\u00026WȢяhYVJvy0\u0001Z~\u001c\u0002v\u0013\u0018\u0012G\u0018=j ^$DuF{\\c\u0000eDÿ\u0012 m,\u0017­\u0017\u000bE ?'0_\u0017/7!ApBuߛ`?\u0006v%+\u001a6Q;'?}T7C\u00023\u0002/g7\\f\u0001M\u0015z \u0016zS$\u001c4\"O2da7t\u0018;xP‘+e\u000bk\u0018gJy7gew\u0018\u0007l\n\u0003\u0011Fy.\u0007I\u000bqBLe7kBѸO\u0010:#\u0004يgƘaSp<\u0017M/Ǡs\u0014Cb/McD|3\u001e\u0003B\u0012,B94oZd1\u000f\u0003|AK~fhN\u0005\fnu!M\r\u001a;=C9[\u000fz\u0005€U[YopG'+!ά4\u0001 sj\t9}/*Aq,@Bf3\u001a)$qR7źՔ \u0015Lx\u001a]n\tܨ'\u001b´Y\u0004\u001eM\u0000\\`˳V<\f-±?\u00122\u001f;OCh\u0001ҥV:\u0005H\u0002Lú\u001bR.`;컚\u000e\u0002T$)\u001eb#򙝇sH<ɲn\u001c\u0004D\t'B\u0007#\u001fG\\޾\u0015`pE,_ɠbqǫa\u0015(\u0003-;[A|Rc&\u000fC_!D`^\u00033Zq6鷁͌>\u0019>eDSj\u0013\u0000\u0017u(\u0019e3\u0004e6dz/M}eҊڥ7H,/\t\u0012*o{Y E\u0013^SG\"\u00142Tݳ?&3+\n`OcX\u0000}12ܕ(Q:X{e\"r/=c>8\u00141WX\r4aN +F\u0002\u0007$\f4QH1\",~,\u0006Y\u0004\u001egD!@Y*E1\u0000F@\u0003\u0013=\u0013<}IYzB Q~\u0012\u0003un~GTxY8\u0014r?\u001f_g\u001bXň\u0010g%BM#UѻK<\u001d\t\u001ai\u0005]\u0004\u00067’\u000f؅9TH<(yߡ/\u0004gaV%:cT2w\u0014/25㐥\tV\t\u0000(uj7 -fZR\u0015(\u0005l^\u0019u\u0019\u0017B:\u0013w*|{+V\u0002g8\u001b\b\u0002Fr\u0014f\u0016l=E~\u001c\u001aE8Alڠ\u0011\u0005\u001dߜp1(\u001a/\u0013Ml\u000eL\t\\\u000b[\u0000\u0005Y7\n\u00180Km\u000e)\u0010tJ\u001a\u000f\\\rVXR\"sQ@\u0000E#kᾩ6:7\u0004j}eĨJ\nn9\u0001+p3f\u0005>TNJJ\r-?\u0016|&\u001c=\u0000\n\u001d\r(4E7Zq$@xe渺c7|'\u0011Sw\u0002q|D\u0019\u0001V$o!+Cn]_&W%#\u000b\u0006d\"\u0003o\r}1c-\u0002@\u0013\u0011x`0X.W(\u0000ǰ)˜\"c\nOA\u001dD8$%X\nN\u000bm\u0016Mb\u0010x0\bu\u00059cD[\u0004\u001fWhp\u0003I!\u0016s\u0011\nyC\u0000`\u0010:\u000e]s\u0016G\u001at\u0007\u001bgO\u0011`\u0012\u0006xE\u001dݿ'\u001a1|Up}OkphG$lRp\tHI\u001c!æp|hϋS\u0005]rHG\u0000B\u0007_?Tb\u000e\u0005-FH=m\u0000Wo𒹨>\u001b\u0018C,\u000f.Ǖjf[\u0003\u0018\nP6 B9G\u000f\u0014SPz\u0010\u0000cK!JעH\u0001\u0001}Rl3\u0002ULiEX\u000bw\u001c\u0006hX\u0012Zm\u0015A۵tc[N8\u0006q34@\u0005\\{\u0011؊lV\u001bNL0.\u000eb͉\u0004g \u000b\tr\\\u0010Gw19'T8n0POO5\n)P>\fc\u0014\u0011l|\u0015WY4I|9ƻ*4a\n)\u0015-2\rڕO\u0006nЇx1\u000b2I\u0002iJ \u0015$\f;L5+gRr dc%N\u000b\u00156|r\u000f\u000b쾧m-hȏj\u0013DW)b\u000355\u000e}\u0016AgNJĈ򑘂@6\u0001\n\u0000\\}g-W\u0003\u0000,D\u0000g\r\u0002w]KinƨQ\u0002\t\\j/\b\u0006k%^*\u0013'ͳq\u0000\u0013y\u0015EZ\u0010\u0004~&\u0002;'\u001by\f`\u000fz+I\u0001j\u0007\n`\u0003\u0004PEX!yEfٸ\u0015),o\u001f\u001b@C\u0004(O\u001d;Owj\u0014:؟N\u00061\u0017\u001bG)%W\n\"'<\u0014+N!&\b\u001b\\Cbu\u000bM]\u0015\u000eÐ+HUܒL?8b\u0017\u0016AHJqhN\u000b[(\u0014\u001f7\u0015 k@QU\fX\tWp+\u001eMrx^N\u0001WId\u0004фb\r9~\u0014=ݷ\u00130K\"J&f\fy:$_cCUEbT.\u0004'yv5~n$Eˣ\u000e\u001bCKF(Ts\nZZRɵoxT2:\u0010\u0005wGdm\u0003q^J+\u001b\u0012r\u0003\u0002i*\f:o\\8&wzg2FugypJ\u0019\u0002'ĉ\u001c\u0003\fVE+\u0016#`\u001b8\u0015Rui*94Ϙ\n\bBIqZNG(Ըb}ň\rlYh(\u00040I\u0014B!U!hV6@ooBgJ٪O5tgƋ[nj9)pXQ\u0011Q*@V0.\r\u001eM>2\u0012_,\u000bT*GJR\u0017J:&5Wiݪ4*^̶>z20`(\u00077ށiH[W\u000bxJO\u0002H͟Dj\u0016B\u0011\u0000TA\u0006:O`im>q\u000e;`÷\u001cEs\u001432*0S\u0013,\no\u0015_:k&lJv/F\fRmА\u0002\u000eL>\u001f\u0014~ő?7|\u0003`\u0000\u0012\u0011\\!lƒ3\u001c)#\u0005,.$o\u0010yjo\u0011\u001epHIm\u0006dM0+R`\u0000\u0001\fD8vh\\C\u0000f&s\u001d_m;va\u0014!n\u0006R\tYL\u0018\u0003d\fN\u0011A\nt\u00027\u00146\u000e\u001apv[R3\u0004M47t~s;f\u0001y\u0014\tZ4Mhb;\u0000Wo7ݺrN\n^TYg*\u001c1F\u001b\u0017/\u001dsr@0\u000eLco\t\u0007\nH0nɖXJ\u00075 .WI0PL\u0002xs1\"v5hDל39A\u000e#C|\n7qu\u001f/~DxUt}~iX2-\u0014\n\u0006\u001aW\u0013}q]nܶT\u001c[z\u0014pU}nh %c4.B\u000fЇ,X\\6\u000e}%͗I\u0016TM$ѧJ'W\u0005ɋ\u0003&(Y\u00190h*ᢛ\u0007\u001e84H=\nXRo\u000e!-\u00047z\u00157!V^ ;\bd\u0003f`=4eRFv\u00020\u0010\u001a#m\u0001\u0011k;\u001d\u0003oC3Mz\u00173ߋK\u00101\u0004\u00135j>m̂jN(e\r\u001cN\u0017\u0007VStݥD\fP&$8A\u0007:.@l53@kx-x\u0003u>\u0003e\u001e6tѶme`(#\u001emۄqg\u0002H\u001a=+%j\u00001˨\u0010\u0003Adճ\u0000\u001e\u001eA\tz^O(G\u001f1.@qyL7m;\u0002AǗ`\u0004\u001c/t\u001d\u0011EB;p\u0015\u0018P\u0017ʝ\u0000{.Q{>Cj#\u0001ʾD\t2Mx[X}|iVe\u0011&\u0011c\u0004jg\u0005`XOT:\u0006B\u0017w\fC\u0006\u00163-\b\u0004i.\u0018<%/.Eh^)eq\\4@\u001f9r\u0007P:\u0018o\f\u0019wHu=h8I\u0012\u0011\nIIB*{)5\u001bz\u001546m7oΤ\u0013/z\u0015\u000bz4H8Ñ\u0005ɑ1C\u001d\u00016x6n2\u0007\u0011I@\u0014/\u0001A!\u0014\u0006ٲxg}8BVRq\u0013`\u000flV3*C84E\u00042,/-<%\u001e.i[\u00014Lz.(\nV.(\u001c\u0007y\u0004EwyoS^\u00076\u001dEk\n;\u0000ʔXSRP±LȐ|fR r\u0001\u001a.@ƢX0d\u0011V\u0002#>Y9-81,wLE˗C-\f/~O}\u0013f\u0017r?DHӈ\u0018;2oDbF\"\u001a?A\u001eSLB:z=ڬc\u0002ʛG\u000f.\u0019\u0005\u001bb> \u0000\u001fTFf.\u0014S3\u001eas0X\u0002)ܡP]\u0016YIQԐFy\nQ-\u0010\u0001g\u0004{L$3&A%\t3\u0014B\"E\u0004$GC|$.bVHjn\\\u0018N\u0015'lxg\u0011o\u000fv\r\u0013\u0011#\u0018\u000eں6E1y-8\u001a\u0004\nJd$9\u000b\u001aV\u0000\u001e}6\u0014PP\u0002תuLGA=G\u001b`$CO\u0010\u001aɌ(Ӽ?V8R\u0000(\u0006@\u0013q,'mIIÔ2\u0000%Gň\u001d[S_0:\u000f_\n͓Yl\u0006nYH.$\u0004\u0010\u0005d6\u0013n(Ɓ\u0019?\u0002X\u0007K\u0010\"X\u0010\ffaenʚE5`D`I0IMn.6\b@0E\u0019H0<|\u001a\t3\n6>`d,*-؃1n(0gB\u0019f\rB\r`k\u0016`sl(\u0004,$v$n\u0000Ap8\fU=g\b\u0006S\u0002u\u00137͐\tk0\u0010X\u0002`z7Oށ/\u0011l$a:0DIaj\u0019i\u000b{\u000b{dئhokta`՛??zÜ\u0019Y0/\u0012Y[5@OlQl-Ɵbb\u0001ۜn%FF.Vy\\̘\u0015ѧqlbYC%;1?\u0019\u001apbn\u0016_p, *+ӱ&cs\u001b\u001cK}lS\u0000:\u0012d`%d\u001a7ξ!\u0003+-MYw5#3f\u0001\u000bfq\rfQl!Y!Mܖ쥖7K\u0006b25dC\u0000?v#:\u0001 _͞7n\u0016MS\r^c,\u000bM\flٶ\u00052\u0015$xY(b`0;aFuqJ\t2#Kfnkg&\u0014lǦY\u0014f=\u000bmfl8f\u0019p؀q@*g޽Y$(%&H \u0003\":3F8Eo9=\f,X\ff:,\r,\nf7f壎ER7SEdy:-\u001b2\t\n\u0019!A4i$\u0015,\u0010f7>\u001dwc\u0005\f™lp+h96Yϙ\u0014aB\u001b\u0002P͢ȒȚ\u001c\u0004\u0010Йy!\u0001k\u0016\u001aP\u0014\u0000yL]Δ3G|F:;٬YLkYqp͂?Ruf9FS\"\u0010)06\u0000΢m*3F4LKPD\u0005fA\u0010Q6\u000bW:#Q\u0010,*1JQV3\u001fLng!\u0018\bg}g\u0000\u00037t8l+\u0014my\u0013(s(gjmw\u0005,K,\tm\u0016ٙ\b\u0019`x+;{\u0018&\u0002I2\u0010𝑢v6\u001fD6Q\u0011\u001c)njT̏gAr\u0003ٕȳ1\r{{vN\fb\u001aYQ͢Av\u0000E?FfA\"\u001aP-\u0005b4ϔ6\u00163\rggfg:E\bT,z\rH.8k޸E6},\u0015z&\u001e`b\u0003\"Sov#`\u0014w\u0016E\t|/44!\u000e\u0005J\u0010M~/~\u001f(p*Nj\u0016m^43p4ʣ\u0013)H\u001c%MNڪ)m`^iqi&j\u0016V2\u0002ӢLWf4:44\u0012uӴ\u0010\u0007\u00100j%BjI\u001a\"sD-F\u001a{#5j\u0016C+R\u0016ߚEOMt͢C\u001a\u000468\u001azjB'W\u0003\u0015b,k,F\u0000,Z/ݚ5>sM\u001d\u001aq9װ,k\u0001.`|_ \u0001RY,m2(\u0001[^\u0000_rk\u00168|mZE\u0013݋x\u0013f\u0004d)Vk\u0016\t\"\u001c6E&[l7-v>{eN^\u0000ee3MqY\u0006v\u0007C[\f6\u0019j,\u001aU\u001b@hmc#9=g[ʚ0Mhm6CM-~X\bn5\u000b膛5\u001b)7bdn|wnAtt36mgd5\u0007\u0000v<֊n݈ς$kȬfNk1\u0018,4\u0004Fzcx,$qnf-fQR{xäYh\u0000ykOy\u0013\r745\u000bq[EMM\u001bX[\u0002M̢\rf\u0015g\u0007oo\u0010ր3P5Emz\u0001J\"@bsfg\u001628c\tT\u000b.ఉ\u001b*8\u0003&\u0005W\u0000\u0004'xff\nN\u0012\u001c\u0012v2CI0\u0007\u000e :\u0005gdpMPa,\u000e\u000e^\u0006\u0007\u001d\u001cH28M,@En\\?k\u0012H\u0006pŎ\u001egpecSB\u0019\u0016Ӂ\b\u0017M\bWep£˘yv#\u0011\u0017=0\u0017N\u0002\u0018ap\u0010[L'\u0011\u0011\u0002]8\u000e\u001aG\u0011p%\u0019*\\\u0012pyg1!\u0015bI\rp\u00138t)\u000bH\nWfqؤY$\u001cB4\u000b`K\u0019,X4\u0002U\u0014Yh̦\u0012΂f\u0001mI\u0015\u0015.\t!A؊,8SĖvAf\u001f\u0016Gc\n\u0003M\u0015_2v/\b\u0014nH[1:p\u0017/G),#\u001c\u0002\ty\u0010\u0017!vg;\u00008My1[=;&zO?o#\u0013H0Wr\u0016.LX7Y\u0007Bg\u0016俫9\tsHZi\\\f\u000f56dZ\u0019\u0011Ȗs-J1OhSn8\u001a\u0012d(\u001fL\u0004妥\tSʀJI\u0007I\u0004V\u001aȹN7g6\u0018`?9&\"<,,\u001al\u000e9<לP\"\u0000Y\u00184\u0000 g\u0016N,f\u00161J\u0004\u0012Ys3M^֑r,Z\u0012.\u0017mfqA)\u001dt\u001a:FtAnFwGw\u000ebfԓ\u0011,0\u001beNW 6\u001ef\u0016\u0001\t\n̜?cf4\u001e\u0014D\bYHB*\u0014Y4d\u00165/b\u000eBN]C\u0001\u000eW\u0001f~fLݯ(w\u00003m:w5,Ngf[^\f\u00066\u001dXwW\u0000NHѻ_i=޹Y\u001d.Wfw\u0012Swu\u00192\u001d\u00063\u0013 ½#ht Yw)ܻ\\PF\"wkyd\u0016;@H;8t$\u0014a\u000fZ`61պe\u0016bB\u001c0b\u00032֡\t6`z\u0016\"f26\u0017%\u0012\n\u0003*͟\u0012x'\u0019ۘ^\u0013=,`R\u0007`$(\u0003MϜYM3\u000b\u001a+fcjvz4\u0013ff<\nͳ̂,@K2x6,z9)У\u0002\u0017\u0007}2Ptze|`\u0017\u0010SϼU=WSgz&f\u0016\u0007:W\u000e:Lif\u0011^MC2 :{-\f\u0001:{z3!Y^Ǹ=M\u0006R9ݻ=Y\u0011#~\u000f\u0001\u001f(d9S᳙Y@:Ѻe\u0016ӋJ\u000e\rIv\u0015SKx3\u0017tR',\u0018g\u0006\f!/_JF,\"CYpxQ\u0016\u000fʗ1\re\r\u001f\"TKt\u0011cQ\u0016E$2\u0004\u0015Q\u0016KC団\u000b|\u0000|],t%C^\u0019.b\u0014֝\u0010vo\b0_M(櫵1ߞ9|\u0015\u00055\u0000|M%Q K|Q\u0016Y,NX*Q\u0001e|Q\u0016\u0007B7\u001b\u00025iE|IY@ԃ\u00005\u001fҳ9#-e\u0005B$|i\u0015\u0003\u001d\u0006\u001214icʂ2\b(\\\u00029] \u0013ɥsB\\yn\u0013tJ,\"\u0007\u0006mT\u0016dU\u0016t]|E|+f\u0010\u001cͧy{,dt,X|0\\YD9!l[:V\u0016\u0007D{d[9B|f8(\u0004\b`@0I;\u0000\u001a$ǁ@[)ݲ\u000eT\u0000@X|\u0002V!|bEfɬ\u0003\n\"\rM\u0017sh|||a!\u0007\u0006 \u0010V\u0006z\u0010TC,|1u2|\u0001\u0010\u0007? j\u0011/vO\r(hYH>0UD$E!ul,\u000b`Y |,\tJENβ\u0001曝|A\u0017ǘo\n1\u001f=\u001ba>Mn!˧\u001bK3ˢ`'\u0012q~Y,\fCD4\u0015F`>,\u000b0_)1_x\" rG\u0013г@K\u0000Xf>:9F4_o\u001b\u0015X\u0016\u001aq\u0015\u0012\u001e]\u0000 h,\u001c\tr>}X\u0016@_,0\u001ck|\u0000|F}\r:_Y\u0016_dYTje\u0001=*0s\u0007\u00027#IJ`\u0007aBetP[{?=eTbYUdY,ɑuQ>Mx\u0017ٻO\u00163Ke05\u0012\ne\u0015.k\u0000ϧe!\u0000]7\u0010X\u0007\u0019G\u0015Ve$n\\5V\u0016|\u0006,Tjd绚\u001ai=߬ʂ\u0007\nVT\u001fM!K\u0010T\u0016`=\rT\u0016|RDKbЗ܁WG\u000b} .(B_\u000boѨ\u0002a4\u0010\u001eZ\u0005\u001f`#T\u0016PAR\"\u0019,(*\u000b\t*U\bc,*\u000bh賽\u0007\u000e\u0013ge\u0011i\u0005\u0002tAPK\f!8JVY0C\u000eb\u00051\u00157\u0011\u0001EX \n}\"k>:,\u00182\u001f},Bh+>tI+\u000b-+\u000b\u0002H\u001f3RPAA\u001aJ`Y`zeaEΕD\u00023p\u0001V\u0016:\u0010Pߕ\u0000GIBD;W\u0016\u0013ie!\u001c}m1Ԭ,rŢ\u0007'\"\u001a\u0011V\u00166,b\u001b\u001aQ'o$,d8W\u0016jֶ\u0013\u0016D.k\u0018ceQ'})F\u001cF\u0015I_E9+Dq`\u001eGU\u0016&`ׂ(P \t\u001a>]cā\r3cKeE'TY\u0014?,Yea,\u001eGY,QR\u0016>>OW\f\u00007BF6,dMz\u0004vB +e1LYm$}5H_\u0006%}NY\u001cYf\r8@e\u0017Yѥ0\u000e\u0004pgH/TY>@|t,J1\u0004ԗc`7\bgt[ee\u0001w[Y\u0010ȇL5+\u000bMy\"Mߓ\u0000Jegv1H\u0017\u0012\u0004q \rEa'9eqVS\u0016B}I\u0010\u0012Y4\u001aNY\b\u0018Df!\u0011T\u0016\"*|NYH0`\u0004ŪOh3\u0005U}OY&2\u0017ԟ8atNBH\u0001U\u0016\u001a0\\\u0016qA\b&m#6V\u001f\bYAf/\u000b\nKJ(Xl\u001d\r{-ѝtgS\u00168*\u000b(O\u0016B7\u0018f}d}/EQﭫ\u0002q,n6\u0005\u0016\u000bLY`/xBʋ\u0003C!\u0017\u0012<&>\u000fpҬ$R˔>:P[~[\u001fa\u0000\u00071*)=#[_v)y#&`\u001bYZ&\ty\u00166_0 sBXo:5\u0007ÍN\u0003$eyKm=PO\u001ch\u0012\u0004E/\bf;S\u0002z䰍)\u000bznP+;)9O$\u0005\u001aS\u0016\u0011ml}GR\u0016\u0007\u0002z#:Z\u001f\u0002Y\u0012;ʂn\u00014\u0007Vj1)\u000b\u0007'l֧(FY m\u0016gT,X\u001f֤,\u001e\u0002\u0019%`\u0005A\"9J\u0002zx\u0014S\u0016D\u0006ٍ֗C\u0002ǡ\u0000Y1UE\u000bE>zlp&ඕ1m\u000b%.\u00164`P\u0016#,K\t\u0013 9\u001e\bdQ dR2\u0011,8\u001d7#\u001e\t,\u001c\t|HO@\u00041\u0001}\u0007w}\u00078WJ)y=TuY\u0002\u0010UUU\u0000\u0000\u0000\u0000\u0000\u0000*!\u0000\u0000\u0000\u0000\u0001\u0001\u0001\u0001\u001a|H\u0012y\u0014\u0001H\rHHS\u0000P\t\u00191!\u0007\u000e\f\u0018P\u0004\u0003\r4``\b8(hC\u0002\t(p4@\u0003\u000e\n\"q\u0002\n\u0007\u0011Bpd\b!#\u0000 +C\b=hSG3\n\r\u0012jp$p\u0003\u001c\u001641\u0004\u00148\u000e8\u0000\u0002\u0006\u001aaB\f\u000e\t\u0018pp\u0001\b\u000e\u000f\u001fD\n!\"\f\u0000R\u0002\u0018!\u0015\u0007QUv䎹\fAM`k\ne\u0011)\u0012,\u001c\u0012L\u0001\u0007\u0000\f\b\u0000G\u0003\r8\u0002\u000f\u001c\u0012D@c\u0002\t,ph\u0000A\u0002\f\u000e\n\u001atਠ\u0002\u0011\u001c(L\u0018@\u0012D X\u0001TBy4\u0006Y^8nAky\u001fݪ-Zӆn\u001680\u0000 @\b\u000e\u0004\u001ea@\u0000\u0014h\u0001\n8$\u0000\u0003\u0004\r_,P\u0012§H\u0012\rEe밓v\u0000\u0002,:@B\u0007\u0019\u001c\u000fH\u0001\u0003\r0p\u0004 \u0001\t8\u0018P`\u0002\u000e\u000b\u001ep\u0010a\u0004\u0007\u0005\u000f!\u001c/>\u001c.d\b\u000b\u0010\u0011\u0006 \u0005\tAxa\u0019ԥBJ'\u001d>&i]\u0007KR4\u0014h$Ed\u0004Hn\u001c&`p<0\u0005\u000e\u0000\u0000\u0000\u0001\b\"\u0002\u000b0p< \u0003D\b\u0014\u000e\u0013(n8N(A\u0002\u00161p\u0002\"#\u0000XDzPL2E \"HDNNdcP\u0017\u001deEW|OQ\u0000@\u0002\n\u000e\u0007 \u0004&\u0000\u0000G\u0002\u000eP@\t\t\u0016fp\\pA\n\u0007$qB\u000b\u000e\u0015(X8::h\nha\u00192УS|>\u0016X\u001c?e\b`ᘠA\u0006\u000f3\n\u0018\tK\rU\u0001\u0018\u00036#\u0010\u001f-mӘ5k\r\u00038\u0002Y\u0017R\u0001&`p\\ \u0001\b0@@\u0001\u00068&\u0002G\u0005\u0016p@\t\u001c\u0013<\u0007GȈN\u0000jt\n\f}(6m8\u0002m\\X]7\u0001\u0010eu.G+:,\u0002\u0003\u0012\u0003$\\D\u0000\r\u0003#/U\n*=\u000f\u0010*áz\t7\u001ey\u001csKqv5\u000f{\u000f@,MXe|ZF\u0003~! \rG\u0004\r.p(\u0003\u0004\u001a#\u0006\u001e\u0000`\u0011\u0006L\\\np%H*\u001c\u00192]@:?Tp\u0013&ȐlE\u000eԻhUJ-\u0019JSF\b\u0002\u0019&E\u0005Bx) \u0005\u0019\u0001hQT d\u0005@G\u0000\u0016!\u0003FJ\u0005pS\u00159\u000eP\u0002Q\u001c\u0018p\"zP\u001a(̪+9Rz=g\u0011[\u0003}\r\u000e&a%`FJ\u0000\f2xpH`\u0003\u000b-\fx1\u00132z\u001at'(<\u0004_(\\\u0015С3Rw\u0005c\u0013an\u0018z\u0018PbhT:Hxb,z#\u0002d\u0002->\u0006l\u0000Qr\u0000\u0011c\u0000fP!@)\u0018b+3\b\"\\AhB]bZd[3Jp3\u00146\u0011|Z:1'ojw\u0010\u0016tZ\rL\r#\t*pX\u0010\u0001+>x$A`XEAxlrYC^M;NQ8Ndh4BMn\u0016ΥtGs=zѨB_7a׫mDV\u000f.r8\"h\u0002\f\u000e\r\u001b@\n(qb&\u0000,H\n|l\u0003\u0000Rr- Ŋ\u001d\u0003>@\u0001ha.\u0013 l@tNp|UQ\u0018,VZ2\u001e”TVVh\"0\u0011\u00063$\u00032x(p\"\u0004\u00001^\u0000a\u0002U\u0005P\u0001%(\u0002f<\u0001Abd@C\u000f4\u0001Yժ0z; J4'P\u001a>X]\tJM\u0002@\u0014f\u0001\r&@\u0001\t\u001c\u0001P \u0002\u0007*a\u0001\u000b\u000e\u0013#`\nh\u0001\u0007\u0000\u000f\u0012d\u0002+8\u0007pM\r|)\u0015O+\\\u0006ҪlY}Mc\u00068\u0006\u0012&7DBBI\u001dTVi\b\rվL`7\f5Nl\f4Fd\u0011ْ\u001aC\taJ=l\bVgalXCducGet@Y\u001f\u0013\fҺC\u000eۄ14js౒;`\"'\u0007l\u0006RKm$*#AdHԖ>co?Dd\u000b\u0014]\u0002\u0019V0\b3|(G-yҰ$e7If=\u0000{֨מ)UX.\u0015}]Z\u0016B=K\u0001690):I^*$o&'kr\u001b[:vKCP\u001b.eOU5b&.\u0013=Ap\u0001R/\u000b6ĊN_\u0010'4\u0019Ȭ\u0015gnpKmyﻆ2o\rkת|lw9~\u0013j|+)cЖyw.\u000esXn90\u000b\u0011Rc\u0014\u0017!\\\u0003ӫD\u000f{=穊?*Ee\t*3\u0016ª3_W.ܺ/\t*\f[0Fn\u0015,\u00075eD\u0013!M\"'bNt\b.[1\u001dw\u0014\u0006ZMs\u000b@-Xk8,;\u000e\u0003\u0012Ơ\u0014\u001bmNk@i̓J$w\u00115\"\u0013Ihf]\u000f:Ni\rX|\u0017rJ3b˩j\u0019\u00153L\u0013#\u001cҋPr\u00171\u0018O6U.`r\u0014\u0010\fa-\u0004BT!'3\u0016%9\ff\u001ehɭe,\"\u0002r\fw}p@@L\u0014\u0002\fИH\u0015\u000fVyQVI_)\u0015q?h\u0002&\u0006<ѱ<1k\rFԎ՗(7>8MSᶓ$\re\u0019\u0016E/:c[bHՠ?F\tPB~\u0014?rcÅ_!\u0003c|av\fsy֯[j\u000bfPm\u0004olEW\u001dF\u0004>:\td\f5\bv$ @7\u0005'Я\u0006#I+\u000bXb\u0013p\u0016j<{mcFaQr,~\u0014-\fs\u000b\u0011jR3!\u001c\u0017\u0001k(\u00118\u0004\\ɠ-\u0014bRuY}\u00162\u0013z~\u000bf\u0016})BdBDv7'r\u0004$\f&|y\u0012j~lX\u000fC@k\u0017\u00187\u0016ံ\u000e-Il\n-Op\f3Wg\u001ap%~Rd\u0016̦$ֿ \u0019\nq8\u0001*n\u001eԜg\u0001(rTl>B.%\u0019ݪO&\"\u001aRbm-H[K2|\u000fAn\u0010.K\u0004\\an\\m.\u0004I5/QfYB9b\u0000F4ބ1FmEә\u0006\u00175\u0005%U\nV\u0010>6~Z{в$b\bnc-s5\u0018VU\u0010J\u00107ۭ4\u0016\u001aThMg`\u000f1,\u000fngV\fۅ*X}\u00050+D֚\fW\u0013\u0015^#\u0016\u001fm\f\u0012{F\u0004w\u0018*M7\u000f\u0002Z-\rNt>V\r\u0015nb\u0003s^\fף\u0018X\rE\u0014/\u0018qR%|\u000e|i@'߃.\u000e8Rd\r<\u0006Z(V<\u001d\u0003\u0017\u000bZ\u0018\u00140΀^\u0010sމ!8Dc\u0013\u0000vGXe0M~Fл\u0007qS6)X\u0004\u001f\u0005,Fp\r:MfҮ8Υ\u0007ܠSRj\b+؈\u001b!\u0006%x\u0002\u001fѯ\n.CaAB b /\u001eFЫqܺLx&\u000eb',H\u0015ԯ}\u0007\u001a-Wyji\u0014\u00109Wh\u0018 ?VfGm\u0004L\u0012\u001a\u0004!\\t\u0005.B\n`|,~Ss\u000f\u001aȨ_Z~+=Ԋ4V5e\u0014\u0005\u001d\u0005-p\u0013n9e@\u0004 fo[\u0010@%:\nS\u001a!\u0013I\u0004[E?q9T\u001drT2\u001fG*H\u00165\b)]4\u0002(~O\u0007\u0000.0&Z.\u0013=F돢\u0014Y\u0014?HvA\u0016MAf[\u0000%o9J`,K,\u0018\u001a)4\u00149Zl)xWh1Zl!J.e]Do\b@JJ\u000eX\u0013\u0002(EAG\"hv\b\u0001蝢DB\u0014>ŋ>auj7\rUw\u0003;v}\u0013- >܊ݡq\u0005\u0013\nnZE΅-K\u0010\u0002Q\u001c\u000f$U\u0017fc\u0017[\f\u001a\u0011+'`-U\u0010Dr?i\u00174W&\u0018\u000fh`D@\fV\u0005)\u001d'\b/Cp\u0019@6 S\u0001\u00178\u00167Cc\u0010\n$X1\u000b^d\u0007/2\u0005,>\u0014A,6#ؽ7%e\u001cvaf\u001e&\u0002e,x0QcHz\u001c>t%v\"v\u001al)~Zm\u001exRh(Vh?X_\u0013oa=*m\u0015\u0003\u000ePxFqˌg\nַ8 H,5\u0018F)z\u001c!u\u0005(R\u0016=(7\u0006.Dl\u00107Th+zYl#j@ c\f/ͱ\np\u0005&â\u0018Z'3\u000bZ\u001flD\\\b/N\u0019gb$^]\r:zVV\u000b7J\t,D\u0006.R\u0011HJA 2Jr\u001dW9j00\u0014o^mLynS\u0019\u0003/|\u0018Z\\S~\u000e\u0014\u001d̮dSk\r|hn\u0019 B9hѢ\u001f~+\\E5+\u0000C\u0001gĊ;t0J\u0018h\u0018\u0019 !G1=J\u0007A~mOΑA\u000b\u001f7\u001dSaj0jAZ\u0015ŧ3\u0012A7\u000bTa&h\r!lbT\u0006`f[~Q̢7\u0017W\u001a\n`\u0015ø&/zKl\u000fR:\tƟ豲W\u0000æ{`.#P.ݭQ\f4\u0001T̂\u0018\u0002\u000fCFF\u0003£\u0000Z\re8o!t?\u00012cS0\u0003v`+\u0000+S\"O\u0011瓙3\u000b\rEO\u0012=\u0000\u001e\u0006P`\u0016d\u0010`\u0017n1Te=Y.\u0007-\u0017ծL`{\n7?\u0005BT\u000fb\u0011#\f\u0016+[\u0004+^\u0017)\bv\u000e\"\u0007-Δ\u001aK˭FŧE;Wo\u001eX\fR{\u000b;Ď\u0015ڇO\u000es\f_\\o!z~\u001ax>c(F.4\u0007 '\u0007_\u0018H\b?X>H\u001dYxqs\f|6\u0001F]z\u000fb\u0019S\u0001RZfqv\u000029`=@_\u0010Z\bH:Vi9R/\u00118\\1\u0018\"\u001c\u001d7`\u001f#\bY\f0L~M\u0016!$EF\u0001\f(\u0001\u0015Ī\u000b^\u001at\u001axOf\u000fh\u0018r-N-\u0011R\u0004\u001f>!Zk\u0002؄\u0019 4\u0005\u001b$\u0019#\u00048UZ\f2j\u0017=k\u000b_W\u0001\u0017̯\u0004Z\u0014\u0000Aj%0\u0003\t\u0006\u0014rjC\u0015?\n2\u0002\u0017> \u0018\u001bIq'cņA\fQ\u001c\u0002(8u/\u0001d\u0013,\r\n\u0015X\u0001\u0012XLj02;\u0018z\u001e?h\u0018K#ߒD\u000fYMsܯ`\u0005@G\u0001P\u001b\u0003\u000e\\DU\u0007Rkj33\u001b;\u0014@\u0013\u00036\tNf# \u0015!Jg>8AHHr#9Y\u000e\rA`\u00128Ac\u0012@(\u001c%\u00070G\b/Kt\b@c\u0006:a\r3SjkFЏZ\u0016fK\rΕ\u00031^\u0012H\u000eV]\u0010T]\u0019p⑦\u0014\u0019ǫ\rĎ\u0016F(\r,E\u0017#\u001a/$ǠF-A@ҫ\u0002iXQ\rQ\u0010(N\f8ra\u0013Y\u0005\u001d\"\u0003\u001a8\u0002\u0019eva'ҼR\u0003#`\u0015A\u0018~\u001fzLf\u0015p!r3]n\u0017xHp\u000f=J\u0015+\tTe\u0014©h=$ie'ANP\u001ao\t\u001eb;#u\u0006#BU0\u0013t&[\u0000>u!Q\u0010<\u0000*N%8s$5\nd1(Z\u0010c橌U\u0003Δ\u001a\t*6\u001aXU,\u00122X\td@ \u0018z+ #\u0014\u001d\u0004/0.;\n?\bqn=(zy+ #\f!t\u0012P\u001ct\u0013r#K:\b\u0011kM\u0002\u0013f\u0002#ç\t60!\u0006\u0002(N\u0002\u0018uZsth6/hA?H\u0011JgqR#Zc1jj#qj\u00102QV\u001b+K\u0012\u001c\u000e,8E\u000f\u0014\u0004Љ(uܺ\u0018R(Ze\u00013L,K\u00072]u\u0004\u001a \u001d%\u000b9Kg!z/^ww_|BaQ8B% \u000fpajb\u001dj{\u00003\u0004gD%*vܪC0\u0007jŠr\nX\u0001\u00127\u0002\u0015X\u0003فO\u001a\u0003\u0019\"6\nS\u001c&\n'5\u001b0\u0001d8Aۀ\u0007qˁ\u0011f\u0018\u00053Yr\u0003,0\u0006R`\u000eX\u001bt ë6\u0005N\u0010E\u0010#x\u000fz\u0013m\u0002\"\u0003\u00166\u001d*4\u0019Ư]7S_\u0010$$iJsD@ePf;\u0003HEݮb\u001c\u0001P\u0001\n\u00127Df\u0017؟ĎTڄ#\u001b&`\u0013҉ly=\t\u001b麗yN\u0010Oe\u0001\u0014E\u0004\u00022\u00135^)3\u000e\n2\u0010x\u001c(Q~! Z!b<ڀ\u0016\u0017[\u00072\n\u000ezx0\u0005-\u0007(:\u0005#y.;\u0013\u001a\u001e*4%˗AB\u00103\u0015K \u0004\u0004<\u0001̕,\u000bv\u001c=W\f˧4ތV3L\u0013wPb\u0015`Ss`D;>r\u00139~!GoDgI$b\u001c*pr1PRbĘ@JӋ\rP\fM@\u001d\u00140\u001c\u001bh\u0011f\u000fn\t^\u0011-5ٯUu^:\u0016Ċ!Ǯ6\u000bZ\u0014@\u000b7Mt\u0013?\u000bbۋ\u0016>e\u0019Ai\u0010V\u0018fUiQQ\u0018xd?+\u0019/@A@\u0011RKp9j{ЁYuW\u00040`\u000eR\foIVLB\u000b\u0019\u001aw\u0004\u001b\u0006SY\b3&V\tÃ0^]\u0016'\u0018\nQ;|*PՆ\fb%V\u001c\u0011R1g9W =c)AXj\u0013cŶg\u001eJ\u0000\u0016\u001f`\u001br\u001c\b\u001d\u0000)X7h\u00192ea֫$_!rCћr0ÔFΑeu\u0017In\u0010jUq2\u0003\u0019g\b\u0011;Vu\u0013,6\u0019G-\u001ahX3ү:svABU\u001b\u0006\u001c(3\u0017F\u0018Ǭ\u0012eX\u0018\u0001b\u001b$\n\u000b`3EVw6\u0003\u0004ÿ<:d\u001fQvc\u0018H\u0004:Vu\u00123\u0015(5\u0015E4\u0015'3)ȳj-\u0003N\u0010;MEb蕟qrq4O\u00175}\u0010(G.7\u0015)5\u00166\u0016:f[1\u001f±\rSMĢJZi&Th\u001e|Nd'Ug(K/ޥ\tޫ,\u0018(X\u000fk.Iu׉\u0018.^w\r7Ot\fh-_k#F1?خ-\nr4å$'oBM\u0012\u0019\u0003(˯\u00072[3\u001cx\\Ƒ3-4\\5\u001b^e8SMOISQj\be\u001e)ZW5D0q\u001fFM\u00050 0b\u0019Ʃ^vmG\u001dE`\u0017'/\u001c4~\u001a\u0019'C!:s6Q\\P;U~E1C\u000f\u0013=pmDT\u0007\u001e\u0010=*\u000eV\u0003\u000fSل\u0018!4\u000b_\bRL>b\u0015GQ,\u0014{Q\u001d:/KgQb\u001bѫB*K\u0001Բ\u0010v$\u0011X$)\u0017Z&\u0005JDeWaz\u001fD5X/4y\n^ll)6^Ú`Zv9Q8u@u+q_8'J5z5\r\u0017A0{\u0007\u001e)ޔ\u0005\u001d8\u001e\u0014\u0019M\u0014VԆF?\u0003\u001d\u000f\u001d\u001cyy;l}٪\u001ctmD\u0015\u0005-E#\u0018\t[\u001c,6\u0010:Xm\u001frX /\t,{\u0019Coq4(r(b\u0018f =iZ\u000e\rX\u001d\u0018{p\u001e?1\u0007)5\u0011@3\u0011)\u0013,6\u0011\u0018ƙ[i~\u0015r\"v&I{\u000b? nW\u0000#/\u0004\t@p G\b5B&W\u001avg4Г$\u000fib__gV[H\u0004J-EP>71J8Ys-Gb\u0014|4t;KSM\u0006PO#S]\u0000x\u0014{۩\u0019c\t\u0014+5>id\u00167Zp6r\nq\u0011Huۉ$)\u0019w\u0014>]\u0015\u0018~嘖\u000b\u0011L3^#\t·U\u0003R8b$R\u0014<\\k,J2\u0003b\u000egSN7g\u0003\u0010:~-x4r=t1m\bd\u0002id8\u0017%\u001a\u000eF\u0018|yLSWY[\f\u001dE0|Jr\u001cע\u001c]\u0017B/_\u0016\u0007qLÔ8J58]\u0015;[9\u0003;VfZt0t36\r-s٘Vn4ul\tkn\fk0\u001bC'\r~\u0003\b}=Ǥ[5ϜO--$\u0014bV:]*q?Z3;*3\u001aN@dtCm\b\u00073S,;e1sè|t%9\u001c\tg\u0002y4|\u0005s)V^E(>uG>ds??|\f\u0006Ъ9Zhpg4|jH\u0001٠\u0002B!vM9=;Fl,4`o\u001a;J4\u0001(n\u0014evH3)yڞV4i\u0007\b9Ibv\u000fյ\u001bL4\u001bE]:\ra\u0014>{Sq\u001a\u0001i\u0004\u0010[m,:\u0016.\u0017z9uifp[8}`\u0006Pi,8.=\u001cQ\n;\u0019b\u0012R\u0013T6Jt\u001cv\u001bZ8]\u000fʎ{)bp;\u0018:.&8rC]]Q\u000e\b^C'J;)4ɴ\\\rs={i0r-Jr\u0017]ui\u0004b\u000e3Y^f8fXej8,(L\u0000F3\u0002l\u001bE̦70\u0004%t\u0010n7\r\u001b\u0003][彋ךq\u000bͨ\rQco2EY s$14x_t\r74Gb3\u0007JtڎU-mu/V#M7e\u0010l鿍\u0013\u001fJu)nz%!o\u001c2_w\u00157Mϝ$\u0011\u000fT8U\r7$M_}r'BvG)Ye\u0015N͒1\":b|?јV4lq9\u001dfXR5f5|쀴f5^z\u000bVL\u0000:Mv܉\u001f\t;Mx\u001cϜN\u0007\u001eÍE\tPm>\u0010W.Xz%u^M\u0011E5+jw]\u001b_;\t\u001cY3ZVG-㒺t#yXR\u001cn)H\u000f㜀hpvS[.h{Vc(f(V#k^?p\u0012\u000e],U2\u0015F\u0013w-n\rl]\u0012\u0012W\u0006V\u0016\u0006s*Ai@j\u0003N\beP=xn\u0000\u001bn/~V\u001c(kPi7g4evnhKF'^u5o\u0019Rdk:?\u0014߉\u001c)\u0003i\u0015q\u001b=\r唬\nbj\u0018ofZoPC-#9V^d1>an1]v\u0019&6*rpD]2;aMgRDQsZvKVc\t(nW\u0004ㄺp6^#繖{Z5X\rynfi1r0Ft\u000b2-\u0003e!\u001d*9\u0012FFZA\u0014\u001bqi\\\u001c\u0002Gˬ%ˠMӘa)vJ|\u0013Nq.\u0015*_co)\u000fͲxζ\u001dޗD/+\u0018Ɩㄺ\u001aϫG9!܆4~vܑbꄴi7X4\u001bQ+Y\u001d*sbsNk8\u0011MW<}S=99l\td6Mp=߉]e\u0015킴g72;n{fW;K3墂uiNj%ӌ\u0000\u0019\u001fB17\u0017$odr\u001bN*}\u0000F]3\u0002\u0014u2\u0018)>\u0006\u0010*\u001bVx\u0015mO}\u0011͡\"8\\\u000fY]L\u0000(Y\u001dS7F\u000f!5\u001bVC:#9]\u0010_\u0013\u001d0okYQkQ=8?jadrE?8\\.\b\u000e\u0003W\\\u0016K&[˅5\tᾒqMD\u001a1L\u0012QQz\u0011׬[tf%fh[F Aq9n7b\u0004hJ28J肸s\u001b+zXg)E\u001a\u001a^53\u001bN@evTCs*!:\r!\u001fwpq|q;VNi8y\u0015e~\u001c{=tMj\rg\u0015^7\u000bSlAoh\u001bTSXMX7\u001cQ=qjn\u0011\u001bLQz'3Nu,\u0006Q\u0004\u00149t8K8\u001dSzvf@qI\bnê(n\u0003*h^uӕ\u0014zUNc]hj\u0000ce\u0001\fC?2NY۠ju+MEߕuAF1Zf#\u0019=\u0013\u0000rJf\u0018}ױ$c8휆\u0019,-z^iA'Y\u001aE:.h%[5=樓pۮ.h(r=\\\u000ft-Ǵv]\u0006O\u0010Y\u001f2\u001bEꚮH]\rml@t\u001b.Qdu?Y\u001aN?f4sQl\u0007\u0019s\u001aT+=nc;\u0011ԍۨi[nK\u0018R!ubuD>\u001a횮(WzVKFw\u001c%df7\u0005df#btҫgKlϽ\\j\u000f\nV2V\f \r@)94T\u001f\u0013n\u0017\u0002LOy\u0015;n6\u000eZhd\u0001x9a5\u0015fkTFj%1R9Hh\u0014\u0010'\u001dwb4i򺣮 :\"\u001fܑ\u000f<\u0007;fH?s9݋s3=-=VnS!A@i\u000f=\u001eW\rD\f<@*M3\u0000IVC)}\u0005p9e\u0012:\u00043N5v\u00069K!,Hu^=n;kV^Kq4S˅%n\u001e={t:~ɧ,&]t\f3\r19\u0018\u001e\u0004ΗD~64~|u9O3ޚt>F[\\Su>jqh\u0003\u0010¢eख,x^QQInȖAll825i\u0005Z6TجHRt6Ͳ8\u00078MgmPh;\u0012%U\u000f&Q^$\u0006\n\\W2,n:'m'+a]f`U\r\u0017e`s\b3co(GfI1Mﾧ*Gd\u0019\u0004\fcz\u0003]X2*\rGբʫ:N8mA񺚥X惲~\u001bLBo\u001bFu\u001d\u0011A1K4U\u000bbu.~_PͿ^uIܴ\fW3\u001bVk\u0019\r5^逴g7|f\u0002Ath|.(uQr\u001aSkY\rm^#zerv>\u0007HRt*nwN\nF\u000fݎ%{9\u0001L6Ey9Rt?2!3;,!3\u001b)F\u0000-\tZn4:T.\u0017놲i6„\u0004%fkfCS/K-.'i6't$p¦֚OFQꖛaK\u000e\u001b[Vt{.&pCY5;\"UQ\u001c.\u0007~nxk\u00076\u001dH=ys\u001f}Ӏ\u001a׈*j\u0011f~KI*xc<\b1~F/?B\u0004\t@JE\u001bJf5鰂jDf6~Ϸ\\#duk\u00067;\u0011oDq\u001b\\n-i5 Z5ˀ\tYplaMg6\u001dK\u0003\u0011m8hUnYe۱\u001c\u00137Oն媎tkX4afsF>s:%M\u0010^\nP|bu=DQkr^e`31\u0004kejQn7Re>N\u0007BsU\u00061#mh$\u001d\u0018%Ke\b\u001c\n\u001eY~xG|YD黎F1tLۮi}\u0019o;Vn'Ŧ,e-2)7T\u0019n\bbn0H!3)\u0001]8\u001c\u0014a<ζPqi<\rLlP/\u0004g\u0015V8\rG|υ\bp/GwڦjtH+\u000efiDqD*{($t1z>?RqW3J\u001f\u0013\u0010\u001cuۆy9ʹ\fM3\rֱ?\rԻQ\u0016>%\u0003ڒшb4rl\u0012:n$ؖY톶e4Դ?穆n5x\r\u001aE\u000fXa%\f\u0006?8\u0007M(r5K6\u001d\u0010\nqJ)xAČS3\\/j(q/Js\\w;π$ǭr\u000baFR$cⷛ(\rMϹ,n%op\u001aBFQ\n#RqS-{ΩU灢>`IXJ\u000b⵳\u00104l\u001b;Oݑڮ㡎-N175ofp-Jr^D\u0018vqU%M'ͲY\\\u0003mW3nG^IZl\bmj\bqhp5l\u0000u5S*[9\u0003\u0013݈\u0002:bTۻس:u^w2LQx\\*{R4h7~u]Go9*|j9en\u0006Ɇ^tI>f4|j,X),۱uI-Ķ8ݐϜ\u000egN#\u0001㦃bpI=&Q6\u001fX8pEi܆:Y2&VGVq)J\u0001c\bf&<dsRAeu@ܸp[Zu+\u0003$\u000b>l\u0018e7S6N7$k\"\u001f9ez8\"td6P\u001b:M0\u001aKRpTBdtKBov_UԷ\u001d\u000br(z0\r4\u0004\u001aY\u0019UF\u001e)z%A3\u0010!Tf˖\u001cc\u0012;^pA@%\u0016iӷ]\n\f7BD=d<0\u0003ym)ᰘ\u001a)ieq\u0019&G^\u0007+\r\u0005O[OW\u001d徖rVH9ϚYHB7ͳ\fҳ\u001b윆TK^qخz\u000e]\u0017f\u0006R|\\k%?$]wOF\u0014;Rtϫ\u0006\rs<וP#Ŷ\u0001',\u0006\u0003MU\f\\s߉f\u0014&/\u0014yd~g]X4\u000bcZuӪ\u0000\u0000b`>\b+&*D~\u0018xoDo~\u0015[\fW'ca-L$)vaDkZNh=5t'm!U-\u0003-}\u0014%v^7U7b| .Fzf\u0007J|6Oc.FT\u00104˦aW4\u0001pr:#\u001fBrM@duSC9]\u001a)8?e#)ߎx\\МI(\u001e7%4sR5vu-`γM\u0007\bږ\u0010=k\u0013Q\u0004* cn\u00102\n!jEr;tN|\u0001o4^'~7p\\\u0005)|K%?SZu\\\u0006C\u0012Wo9Hr@Ɛ,\u00036n盖2YgK9u\u0004f\u0013|qة2d?t3\u0005?=8|#\u0019\u000f5\u0004jq\u001eAz1_Zui\u001aNHUun(6\u001d\u0017\"<2\u0016c\u0006-7\u0017\u0004x\u000f҃mq\u001bPl0{$.\r\u00160]1\u0000Fh;,Wb?ϙ끢nf9\u0014\u001dX>s\u001f8M\u0005司:\u0013s#!4K\u001f(mI\u001a(5\u0007@X-~SMp8г?Ɏq+75>e\tN^c\u0018\u001bM&vMĢt?Me6t߼\u0006\u001cw\u000bΓWZqGl\u001f\u001b9EE=\u0019~Izu\rW鎺t\u001aZΊ%kR\r=gb\u001c{5^#*F/*e\f\\\\ﺢ\u0013M\u0000H>t\u001aVCdvP@t\u001aF@dՍ\u0012|q\u001eB_2q\r\"\u000bB_\u00000\u0001}\bȼ\t.\u0002:롒3t\t8A6\u0002&\u00022\u0013#E\"aZCYnDy \u0015ns\u001a`~\u001a^]Ikn\u0003\u0003\u0011UR+FqE2\u001aͨ\u000fƒg\u0006\u0016-\u001aYcxA\u001b\u0000\b\u0000\u001fd\u0011t0.\u0010PK[XY6p\u0001]@\u001dp\u0014h&zYj)ʰ\u001e8U۹\n\u0014\u0005)j\u0007(of\u0016,O\u0012\">c\u0013dd\u0014q^6!؁\u0011\"=\fZC8\u0003\rAѪC\u000e7<\"\u0003ANu\u0010h`{U\u0010}\u000eFuAGhL=\u001cg\u001fҶX]2c.3\u001a0db\u0010\u001bHժ@\u000eRT8Vk\u0016CDa\b%\u0004J\u0000E\u0000sn\u0010\u000e!\\PXe\u001fF0\b2Bj\u0007N_\u0012lF0S._ 1N𛐊SQz`cwa$Ǖ 00;էUd9\u000fcg>%LčVۈ3\u0017)3d]F1K-x\u0005k]x\f.D\u0006,_\u0013<\r.C\t.ܲ\u0003\u0018*O[V!Y\u0007E\u0001\u0012!\u0012\b!\u00030IZ\u0013Ynibn\u001f\u0015yVpT\u0014\u00142\u0001qp/F1\fڇ\u0018s\u0006\u0018\u001f\u0018ī\nNZ\u00008Õ\u0014\u0002iNALYf\u0018\b`w}\u0001JJ\u0001\u00151\n^Y\u0006*P\u00034yM\u0000\f+`\u0011\u0002,z d3M[SW9X?C4~gUj\u001cYiN%KȮԴ\u001aI\\4;#nY\u001cO\u001b݆גԳ\u001e%e3ur\u0004Yqt2\u0000\u00031xA2O\u0019h\u0014V:\u000b#Ђ\u0015#\u0002肕׉CCY%en,*\u0017fWm\u0013AfE\u0001:\u0018ʮ\\_8EGdR+),|nKbv*(x\u0007\u000e\nAJ?h- qn\u0011\u001a\u0000>[m1L1{q\u001ahiJ^0\t%Z2\bvGp\u001e$Z\u001cV\u000b\u000bm0тAPq\u0003-ZmM\u0005/\u0017Ch\nH<&pq\u0015\u0010Mn:Hx\u0004\u000f\u001c\t\u001c,\u0015#8\nd\u0001\u0015H\nJ`bR9sq:SY\u001dm\u0011,L\u0006^LK\u001csj8\u0015\u001a.؎IT9Kq\u0003mD(T̎~\u0015\r\u0017c'eWޠ\u0003t\u0006\u0004\u000fN\u001bT|I\u000eLz~:N|DOP\u0003\n&\u0001&\u000b*\\\\ \u001f~Gk\u000f<@\u0011]n'F\"\u001aMS\fAr =O`bj FO\u0004 %\u0007FM#zb\"Bl\u000f>#6\r\u0015M&*.\u001f\u0004ĎrpOڿ\u0014\u0014nq8J\u0004\u0018^˖C\u001a\u000b9eGQf\u001d\u0010&)\"CbGM7\u0006\ff\u00023[\r\u001c\"P~-e(0XH%ΪGadBg*MFjŏJmD\u0016r92\u0018ni\u001cqJ|\u000e\u0007\u000elt&U\u0014K\u0011X}ef]\u0013{\b,Xq%X-\bUa>\\dEhXZ\u0003\u001c>|\u001c\r6(q#A++r \u0003\u0015\u0004%q\u0003#\u0001\u001d?\u0006NX\u0010TO\u000bhhтa%I\u0001!\u001fb=)֏\u0010Ҝ>H\b~'/u\u001fVp3M#(1\u0004?cnM*n\f\n\u0001\b\u001d@&1R=Vg\u0018(\u001c\u001865HQ\u0001B0^\u001dj?to\u000b\u0012^h_MA:ԜaR_|OVݢ>|Sg\u0014l|Ѱ\u0018\u0005_`R>#\r×$\u001cx=Ro\u001bJKO\u0001IP\u001a\u0012\u001f\u00077$X603\u001bF\u0014H\u0005T\u0004\u000fS8(tF\ru\u0000Z\u00017\u0012LF1\\4\u000fb~\n^U\u0003\u0013\u0005\"Kj\u0006\\@.h\u0001\"4r̯\u0000\u0019\u0000X`Q!t2\u001d1hyv9pyr-Qt\n\na\u0002\u001eK-\u000b7Cak3昔\"YxJ}\u0000\"g$lb=p\u0006OEj\u0019eU\b_Һ\u0019F4s\r\u000f)n\u0018Vq6.8\\JΑ\u0019\u0007\u0016KӊRz2ϯ\b\u0012lM$U\u0003ZoM\u001f\t%\u0006 f\u001b@\u0003T\u00005CP\u0012\u0001$jl\u001eM$\u0007\u00133'jWÎ)\"\\NuiuV9TñzU\b04;498[Te\u0003\b\u001e$0*\r\u0005\u000eAu+\u0002,\tu&cb\u000bv܂\\X\u001f峖\u0017ceVr\u001csev_Av\u0002(\u0003\u0019%\u0016bZ2\u000bB~(֍N)H\u001f;*\u0003\u0011fE4Z57p*Zq91$\u0005}#ANk`l\u0016d\u001cf~1Ȭa5܇$\u000b\u001b\u0003^\u001c1 2\u0010#r!TBOp)2:iU6n斜UМ\\r[q5M2~\u00074ߓ/B\n/0\bH<;,Z\u0014\t0Vap)ZRs1`:zTf\u001adU \u0004Jq\u0003O,\u0006y7ѐb|(_^V^g\u0002\fc0\u0000Ȏ1W\u0015E_\u0013)3\u0011%z R\u00034O^\u0007V\u0000\u001d\u0017CGi,\u0019O`\u0001BKh\u0011R[Q2ˡݰBc%\u001f\u001dkd5U\fxn8\u0018zrLO`]b&!721BwQR\u0018j9\u001c\u00199y$0<\u0005\u0019!\u001bt1n\t \u0007:z2b'\u0019\feSe@\u0003pFY^i(Fe97QQay\u0019*6\bR`+M2\u001euˍ\u0011\u0017\u00022N\u000b\u0004$hzy\u0000\"KYi,XیͧSv%D.\u0015-\u0016#\u0019T~VCh+K>(\u0019&lE\u0018n;\nr>g6_u\u0006ٲ,-5n\r(֐tng)(^mMcl:\u000fp缇\u000flEً̖0gyC@=\u0012+ίBS\u0019~Zam9S1{2\u000e\u0012\"\u000b1K0/Q`\rr\u0015\u001b'\u0002\u0013>#\t`@* )O1j\b686P,1\u0004BQv*0#5\u001fNpn.;8u8N7vs͉U>:\n\u0012bYbDqh.cEO0\u0012$J\u0001R\"\u0010\u0012ݺ S\u0001\u0014Ȫ\u000bN\u0016h\u0014d'.\u0012\u001a\u0016*\u0007d,;\u0000\u0015d^\u001bn\u0014&\b\u0004(.+\u0011Upi=γo^g\u001f\"2Wz\u0004)j,lƒSEڃ-Z\u00023\u0002\u0017&\nB[%I,!QقQIؔ^I3cx\u0015<-\u0016U㏀|\"9pZ09_\\ͧ\u001b·juoQq6[ꭂh4vas\u0011\u0012GhMу.;\tӉ(\u0007\u0012j\u0006vG\u001d\u001b \u00078ȩ@\u0007hEz8ӭ\f9Il\u0015\u0018['?poB\u000b\u0013p6vXEq;\u0018O\"\u0007,\rgɖ\u000b>5h澌`ՙ\u00134\u00060Bg\u0017\u001a%\u0003.c\u0015x\u0004I@e\u0000V;J\u0012|wa~\u001d:Fn\u0005B@\u0017`Q# &5@M\u0011\u00023N\u0018v+ΰ6&D8\u0015\\'J\u000e\u0015YҫƛDAU\u0011?զDX]SΟ(#Hg\u0017[\u001c$\u0014(X$\u0016\u0016\u0017 \u0004'+\bJ~H\"Q!u$\u001e\u0003\u0015D&/7bݎW\u001d煂{v?\u001dr+Y|pJ+=rn3S\u0019U$RXS|4\u0011\u0018\u001b\u000b2\u0016\f\tsgݚ#af0M\u000b4Km\u0015=Vd\u001f°$\u0019|\u0017\u001110\u0002F~y~Th[i\u0017\u0019\u0011;\u000f猂nP9S\u001dS\u000b\u001a:%\rF@tܶ3\u0015-j2G\u0005@]ux\u0005Y\rmpĊۤY~\bmIh=S\u001e\u0004\t\u0006bg\n\u000eb\u0007\n\u0014kb\u00112]og\u0015\f \u0015Y#\u0004!Xq\u0003\u0014t\f$Uu\r{aLYRK v$~SW\u001aPD{!ᜂpB_I7^w`\u0015}_Q~4H^g<`|vb\f\u001b8TR$W~\u0014OPY`bA\b:eZh'#\u0003\u0011^\u0015\u0006^w܀d4\nFߊi7S\u001b#:amC(9a\u0018\u0011\u0004\u0018~r\nc`\u0005HL\u0001eh\u0001\u0004\u0014o%ȱ:LX_o\u0019CB\u0018\u0015q2P\u0014oRP4aZ\u000bv\u0011d[\n\t]e(ا\u0017OM{ro,]1Kkjrlz\u0014S\r်^Ԝρ,Ke@\n\u0012\u00008`\u0017PÅ@ŐU,\"dF\fʯH*=#07\r6Pe\u0016f/]\ra\u0007)j+\u0002ju\u0019弎qͮXӆk_o%z%E~9{R\u0019D\ro|t->¤r0~\u001d,4\u0006R8\u0012 Q\"13\"l-p\"m\u0013ѣ$NI~hh\u00183n0l/v\u0012J\u00178=z\\LAQ\u0013\u00151\u000e\u0001bk'D2\u0015?\u0016)$\u0017tm\u001dQ\u0019\u0016Y\f\"z\u001dsbjUw6w-G:S\r*S\f4[eXZH\u0012B\u0001Aj\u0010.1;|O^\u0017C)Jӻ\u0016ߘWv\tb7\u0017N\u0003%\u0019S>p~\u001do_8)8\u0019?\u0014ߟH%=\b-lxz\f`U\u0019\u00062Jn\n6K\u000eZ\u000eu?\u001cU\nDI5EBE׉A?QU\u0014\u0002ur(\u0017RxJh>gM|љ\u0010y\u0015-4\u0019-#VH*|j[H>a\u0000\u001d\u0000$\u0017Cz *$8\u001c|@1\u0000C\f\r:?\u0019K+4&U\u000b\u0013=v\u000f\u001d\u0017ӎsfϺQZuʞK\u0019u<~|/\u0017\u0001)\u001fRYEq~!H.̓\u0018VoiA}z !t\u001c\u0013|\u0005ISi\u0006Ҋݲ\u0004W\u001fh%fd\u00165p\u0004'ī\u00107ZoG\tA\u0005҄R:n~\u0014ۆrsn[NM̞+{/41\u001e\u0018( \u0014N׼:R\u0004\\,*xCSi)Uu\u000f6Ke\u0015Z\u000f<#_Q\u0002H]\u0002\b%a䪻\bnS_̏b\u001c\u001eݖ@?k?\u0011zA뗊+xBk\u0013q9d,\u0003'5~C-MSCivCVv\u0011!\u0016\u0005\r\u0015\u0003f\fӰZjt:,WI\u0010c\u001aIv;ڦe\u0002\u0007M\u0001\u000f4]\u0004Fh/\u0014APy\r\u00187Nm\u0006\u001a<*$T4%@Qz`ZD\u0006VI,ZQ[Ve\u001d~Ac \u0016\u0016#BKjlWUv!VQ;΁\t\u0004\rv'\u001dA(!hAtm\rgq0o[nժ\u001ad^2T\u001cX\t\u0011-\bV!\u0004cyЫ[J^Ŧ\u001enf\bN[p\u0018N`m&Rs\u0012\u0016ڈ,\u0002\u0017;]\r8@_\u0018)\u000e#V}eͯ(\r\u0015{9:wWe!H-W\reT[z(y\u0018$zTujH\u000ewC)zrLGby\u00165eVZ{yV5(I&\tye^x\n3An\u000bJZ\u0011t\u001cM\u0000\"lr@\u0004\u0018\u0005D&9e\u0005HЀ/&\u001aaxd\u0013\u000f\u0005ᢊ.P?A@m96N\u0007ۭ\u0018q.J~)ƆԚDݡ6\"Vl\u00039Mv\u001cD[2\re\u0014\u001eD.@RV\u0016W[\tBc\u0000\u0018Qcd\u001c$\u000b`c+P\u001a=Bsj\u0006\n]D4\u0015$~]..\t(^u\u0014+\nb\u0005@>k3\t9s7Ncxu\u0006\u0005hl(\u0005/v'Rg\u0015^\u0014|h\u0014^\u0012d%|Qd.ЯrD擪(oվE*C\u0001(VL`EeqSEi\u001fcHNxs&k0c\u0014Aj\u000bV\u001fw\u001c|\u000e\t\nmi\u0002\u001064`lmQzs:@ce\u0006wuO:\u001c\u000b܄ʌX\u0005{b8\u0014X_dxVA\u0006;A*k1baX\bf\u0018P\u0004b\fLP\u0018xg?gd+mK\u0011ٹ\\5\u000b#jJR\r‹\u0018L\u0015#<\"|SYm?+^rEial\u001eǥ+#\u0005Y$ؠڳ_M'UԮfp D:Hp'KFkT)QY_t'Zz܇jp%x\u0012\u001cFX!\u0019\u0005)U\u000fR\u0018j&|XeG,\u0019/愆r\u001aX؍D\u0018~p#\u0005_AzP\u001ezuQo9&vvp'LY\rSo1@dUh9rijB>{HT`\bLP n\u001dh\u0014@.G$#WxȴzтW16\u0018*\u001d'wH1.Wyz'1K3g\u0011;E\tfr\fsjCI)L\u001a\u0011Kc{\u001e+\r=snx\u001eT\u00175!*3irÂP`v\f8Ho\u000bb\f4Gm_\u00147!Q\u0013V\u001ajGnu+z\t3Qq\u000b7N\r'8\u0019j4,psu᳚\u000f:N\u000eŠ\u0004\u001cت>f\u00028ES\u00054\u001c\b\u0011/\u000bk-\u000b2\u0006<\u0018UR&\u001679b#\u001c&480'\u0010)\"W`I2\u0007?ʐ-$\u0018\u0007s\t\u000b-9vYzf\fR\u0004T\bҔ3(M[ᷦ\u001d\\\r?J#C֒\u0014|5~2`\u0011\u0010tL\"Ȋqpa\u0000~ac~\u001e7œ: \u0004I\u001e\fb\u001a\u0014\u0000\u000f+T\u0000t\u001c\u0001Ŏ\u0012\u0003!ɫ\u000es\u000bNQ.IzE]l\u001eů7\u0011=Xi%z`g8ܗr:\f)fݲ2̱\u0002/^\t@\u0015\u000f2Gߨv_Vr-DD2|QiɬYSLf7P]\u00061-ED\u000f=E\t֯0/Rj ʭ::UqȡZ\u0003Iz\\y\u0016\u001dԦ]w\u0005\u001bjW2{+kԌ?VNG{F#hkFED4x\u00173\u001eg\"4/0%4%8\u0000z,]zί8\"He(7l\u0012\"=p\u001fh&ï2Osef47\u0014\u0001\u0019bk|\u000e\u001bAq#h\"\b)\u0000\u0012*`\u0005Lw\u0011!N\u0015\u001ffy)X]5Xv\\\t\u001d-\u00119Zl\u0018Pɪ?g#9\r#\u0016ȑݺXk\r\u0017߂\u0004{[ѓ\u0016\nm)\\7:(\u0002@E{\u000e\u0010[DOj\r\u0004mrĪ pc|\u000f|\u0003\n˅Xh\u001dߟY51ꦃB\u0010C`[[.a\u0015'Ђ\u0007\u000fy(ʣ4nWʹc(E\u0010#ǧ\u0004N\u000b\u0011n\u0001-\"\u000e7\u0006\u0014@}fy,\u001bN\tHn$zf`ъӉ<8/\u0013fq\u001f`.F0ە˞iIX1p\u0002\tA$\n\u0012$\t.H޴\u001cׁ\u0013DV3\u0004\u0002[`bbE\r\u001e\u000b\u0018\u000b\"Yqkg\u001dۃ,0\fQ[j1P\u0007S\u0019\u0005y\u0005\u001a'y\u001c'j3\u0005k<\rb[k(L5\u001af?妢Df\tnb'*-b\u0004\u000bN8+P+\u0014e\fFb\u0001@A:őKk\u0019\u0002D\u000fʬW\u001daam:W5\r\u00185MpryAi\u000e]\u0011\u0001dak5-V\u0012{\u000f:`\u0006F(8A2\u001bR{n\u001d\u0001\u0006\u000f\u0000*9\u0019>ma9\u000b2If\rD\u000eD\u0017\bOl}N\u001fGM\u0000\u0015 &pRei3bk\"䖀\u0004aL\bHOJ Xy\u001a0ELl(&\u0006)\f\ff\nEE*֢\u0014Ov*j\t,.c5_Zs$,\u0017E+\u0017F4u\rW54j~\r0/\u001bR[\u0013b\f\u0016\u001b0\u000f!CU`E-ZM\n4-\f5J\u00188Zm$h\"t10\u0001c\"{\u0004T\u00024\u001e<\u0010H!Ñ\u0000r+\u0005g\u001d\u001d:-\r=El\u0014A(\t T\\\u0017ά\b+J\u0015?.N\u0014\u0002Z܏*LY1\u0010)P\u00035\u0010~obnn\u001aN=U\u0014$ˬ2\u0015\u0007D&AFH\u001dA&(\u0001Lj\u001daf(Mf).JCf|\u0000Xb ̢͒BPS\u0004\u0017у*SA:3izQ︛'C(}̚opd5gIz!İ(mkq~E?mdU,LQ[\u0005(>_\u0016>\u000e4Ls\t/C\u0014V}wFË\u0002\u0006\u001b$\u001b##W}ny$/l7i#F]E\u001cudUj\u001fx?'/\nzMp8l6W\"+)$7Z5r\u0018g\u0014J\u0018f9O\u001cg\u0014T\fm&i;\u0005S\\%\t\u001d5\u0010WA\fy\"#*ci~6T17\u000f\r\u0006~Ӏ{!vZ\u0017仵#^\r̢D?:ss\u0011J(R,R`m'K[\bRk#IEeR\u0005'\b0F\u0015>\u0015e/${P5\u001cSM|7]r~du\u001d7JKS\f9O-;\t\n-V\u0013>\b|H^9!\rv U[\u0005Y[gA3\u001fD\tH\b)vc6\u0003$Ԯ\u000f;QeX\u001fi\bn!\u0015]eٕ&\fgK\bajwXz ;\u0017=anZf}\nC\n9MᲷu}'(\u0017\bM\u0001\u000f_j*zC\u000f80\u0015G6d8XuvRKqrU^o1Wj\u0018xIj\u0011\u001a/JaN_o\u001dl\u0010`\u000ft\u001cjAxR*1EH(8\u001c\f(O\u0000R\b`\f%zK\u0013>\nN| n$]I+h?T?j\"r\u000beί@,RQ:\u00031f$Vcfݧ\u0012\";3U>En}\u001b\u0018\u0014s[9*ɱ\\]VxE_`k xNj\u000fY7Bu&|\u000eG4{lEm[\u0011\u001c\u0011Dԙ\t덅wtΩ\u001d\u0011@@KD6U3\u0002j\rfrN:SboOE=ʅ6E\n\u001588^\u0018f, ̧rp9U\u001dFM\u0005pQ$\u0019\u0018fA\u0014\u0010\u001dW\u0003n P.\u0019wЙ\"\bj=zRt\"5\u0011:냸8\u0016TR3ѳ\u0016&*\r\u0004LDܖ\u000f>Y\rq~\u0011Y(^\u0018d j{kSfs71űJ.̊L\u000e6Ne\u0010x\u0004!@?`y*3?,\u0019Z3~Zt\u0019@\u0004\u0014)y\u001f\u0018\t\u000bM8\u0005יZ\u001e\u0002\u0001\u000fJ|ZHD`w\fh\u0012h\u0014\\\u0013d\u0011p\u0012(\u0015\u001b2͂\u00145X\u0011$s\u001e\u0007\u0018\fyί,n=Q3^JH.R2\"a\u0004[06^k̈́i~\u0002Ȕ~qv\u0011j?@\u001d70\tyb\u0003tS]\\w$V\u001bR;L'M0;tϑP.SD/5dL\u0018gV\u001c)6\u0007J>cȵD9\u001d:\u001b.h\rGͶ|,6p&seV24϶\t)h.Y~c\u0018&JvZvo\u00168zp\nҜ1}LΨ;i\\\fjbo&E:\t2\u0016C(6\u000e5B\u00139If\u0018\u0014l\r镶\u0004Sf{'\u0015\f\u001fX\f\u0015YƓ+Y̎ao\u001cPU\r|\u0000\u00186e`o)zXm\u0014\u0000/\u0001Zc@#Ğ`CCh[\tmX7?cW2C\u00162\u0014v\u001c\nʬI{PCe\u000fFuG\u000e)gy\"Ӏ\u0014q٩t*ĞXm\\\u000ehKfzO2>\u0003K8Ì+8&\bivAx)J W<2kSePzΈ-?]i&.5\u0013*x\n MRg`1\u0014D\u0014DfӖze7\u00131Ģ4o7Q1>Iejh\u0011\u0000\tBMRqzwcy\u0017+\u0017̒ \u001fI-\u0017UÑ@fD֐Vt>\u0014>jĞ݌#\u001fd'H㻂]}\u0007!F`D獄v\\ъ\u000e\u0001X\u0004x\u0005gQZy1;\f\"GK-0\u000e7 r=QܐP\u000f\u0014dOj>v\u0007\u00011RzH\u0012\fmey~TOeԞJZ%\u00116Rp[Jbz[\b,\u0004U\u0004[U6ͫ\u001a)\u001eCU0\u0013UF犭D\u0012\u0005w(B\\o/Ѱ\n^SRuD[j5i,x%\u0004\u0011l8=W5_8e\u0010Uw\u0003~k13K\u001cS{n\\\tVp5`$F8E)KY2p\u0016#?h!\u001fr݄\u0010\"\u0003\u0010$Ѱ:V7ږ\t`[&)A3J :БlXꨝ_3=9ߓF\\3!\u0013PĪ&̯b\u001d\u0003\u001de$NK\t|RBrWZ?@&qA`i\u001fƯ3\u0019ɪw\f\u0015C\brlx\u001d9vWqn9e=00CV3kK\u0014\u0012\rٶܔ{Gz{k֢\u001ca\u0014\"ͅ\u0019cG\\\u001eLlh>\f\u0012wA@\u000fݢM=~`6,Y\\\u0013\u001aq3|b\u00139_jh\u0019EH\u000b2\\'\u0011~|:\r\u0017\fv,Wʟ\bVD#wD/\u0005@|Vf%G/4q2N[\u0012\u0017n\u0015[GK\u0003e8s#Go\u001eE\u000fK-E\u0010\u000bD\u0019f\u000fYn]]l zGl\u00072>c\u0011=*\u0016ƫ5\u0019G;J2ܟjrKEf\u001b*\u00145*NĆM>g4Fau\u0013;\\k+~9ֶܚSF=P\u001f|\u0016K\u0016\u0017\u0013ɝK\r%\u0019@|v\u000bAz$XlaEfqD[?$\u0010+Ȱ\u0015[\u0013|\"\u00156\t$.VIWJq0Ʊ{KP\u00035o\"t`~zs?\u000e\u000b\u0014#8R\u000b\u0019HФ rK%#=)\u0001ᦂZ|0/Ԝ\u00172#N}\u000e6Wh\"rbUl\rg54\u000ba ދ\"\u000bF-6>\u0017-!\u0015D*񼎔$C\tBk݄0b(5yOkV;[o:\u0007Uf>\u000b3\\q9r/R}n\n(-\u0003oj{u&\u001ck둆׊nOF'u\u001bؑUux\u0015ly!\u0013X^ykY~`\u0010Z\u0000Ҋ>\nܟn[\u00140\u001b罏\u001aLn+~)@h~\bL[h>X_!|yo\\\u0010nٮ4<\u00047\felIl*P9/ '!p\f\u0014L\u00051KM\u0004olS\u0015-!QIS/RCqr\"UGbSiU*uI=G+FI\\\u001c,R\u001ch?k9/?M\u0007R|\u0015%^$uvZSBEc`\bۤ\u0004}ղ^JɌj\u0012篠y+sɧD/loKme9a<5xU6MߋY\u001aV\u001cվ#t!j2^f=SttpSBs;a\u0013\\$&E~\u0002*\u0019\"I\u0005\u001fg}\u0010/VZG(b\u0017\u0001.j\u000f@c\u001a^\u00187k7GeX擟&o)*\u0001ɕ`AUX\u001fP)o\b+-$\u0011j&EK*%ՆVu\u001b\u0001YE\u0017R_\u0014W\u0019br[wkqU\b\"j^\fanP\"\u0000V\u0007^f%U$\u00138Dp\t<\u0004\u0004Jj8.T,OYoˬ̖!\b)\u0017B\nߙHZe/@?b\u0015%\tx\u000fi\f#.$#'\u0015UkeI\"5>St\u0015Ԝ\tE\u0006Ӓ]YѸ%\u0005\u000b\u0019yk=g\u001av@De0;7Z\u0001D$,6\u000eTE\u0003%OBCOQ;)\u000favl\u001d`5c\\G\u0012blPޓ\r[CvukPM:$f&maΆLN\u000b=(\u000eC.\u0017\u0012zdJ\u0005_\u0016}Igע4%%Z\u0017\u001f}Q]#\\?Y\u000b\u0002-6F\u0003PXက\u0001.Z\u0004 e\u0004cd\r\u0007\t\u0011 \u0005(!\u0000M\r\u0002bsȃ\nˀu&f\u0003%߹\r\u0017\u0017\u0005`fUQ<\"Xb4\u0018\tz9\u0003RNd\"P9Qq`B\u0013\u000f\u0019NpT@b\u0001\u0018 /\u0010\u0010\u0013\u00012\u0000\u0016(\u000b\u001c\u001f(TN`琗D:\u001eQ\\BTzXpSC-\u0016]HLBO8]W@\u000b\u0015 \u0007H1Å\t\n\u0014\"\u001c 8HE\u0019\u0012\"9N@3tZ`.0x\u000bԤ\u0004\u001dl\u0019Dl\bQI\u0010\u0017\u00067C\"\tX>\"\u0013\u001cOjԟq\u001d$F7EĢT&F(\t--\bRV\u0011,\u001d)M3IXH=dH\u0011!\ta\u0010\tUjDT\b\u000b\u0006%{\u0015F\u0001\u0011ۂw U\"}AAQj\u0002\rt\u001e\u0016c\u00036!<\u0010Z\u0015à\r&T'9\u001dBA\r\u0012\u001cjf% c\u0004\u001bbA\u0012@\u000b`qb\u0005\u00178\"`\u0003B\u0010\u001c\u000f8\u0010\u0003\u0003\u001a0A\u0004\u0011$\u001c$B\u0014\u0000B\t\u0000HP\np1\u0018[n\u0018\u0010\u0011y=rnGz/ĕӕ\u001c\u0018@\u0019\u0006*]\u0004\u0015w\u00020`\b=Up2cx\u000f\u00161:s\\Xav&\u000e\u0006I\re; -Hb\u001d巏\u001aW\u00041z~X(x(x\u001db\"0b58z]H~\t1J\u000f\u0015\t1OV\u0004,xDh\b%J\tPY*.6`WscY_ ي=\u0010C_|\f\u0007\u0001ZQЂ7nKN\u0015\u0003\u0013!v\u0003.d\tH\rP\u0014d3Wg\bN!&hrMd8\u000e2Iq\fZ\r7Dn\n4?\u0010;Eg\u0017[J\u0011(&\u0019f^)ce\u000bW(Q^Q@\u0011\u001aE\u0011\u0012WpAB\b^\u0004b2a{$Xϳ\f)hbApBꂜ[\u0000-gQ.Qdv+Af-M\u0011\u0007R͂\u0003.H\u001fn\u0013@^\u0005\u0004oL\u0001\t\f\u0014\u0006#ӫ\u0003>`\u0005Co)\u00113TA`ISp1jQy\fl?\u0013.\u001eP\u0004!\t}eW\u0002\u001dȫ\u0000)\u001dW\u0014\u0002LJ\u0012݂Rq*CK? RIб\u0013\u0014eeh,3§\u0019\u0017Qz\u001bуb@FH~KQ>stream\r\n\u0010_UZ\u0000Rl%(1>\fHcy\u0016\u0015*\u0012;Xu\t+I\u0017;Xe1J2(׃\u0013\f\u001c0|\u000b\u001b\u00126Rj*zti8\u0019.Pڄw\u001aT$(~\u0017(ܺl\u0005+\u0003\u0015Y}r\"v\u0010b^*L\u0005$@g\u0005J \u001exq\r_\u0010\u0014\u0000ŶB41\u001b0xM\u0005(bX,\u0010<5\u0005:X\tl\u0010a.d\u0000s+F\u0010{J\u0003I\f\u001fDI \"u؋=iUam\u001a\u0014x\u0004$Qt@&q&7W1\\,Y\u0004+E\u0011\u001dɨ,\u0002'\tƉ,\u0005\u000e\u0016[\u0016\u0005$3\b\u001d6\u0014\u001epmr ڊ_V[\u0005*?h\u0004V4\u001eQ\u0015k\u0001j~JY\u001ee\tvGa~Q9\u001b\u0005\u001a\u001fs\u00043b\u0011؎+@)jymbp\u001bj\u0002:0R0>185\u0010Cm%Q0``x\u0016&z\u00033N\u0015@:Sf\u001evB\\\u0000(zWk%zSg$xn_+x\u0013혈\u000ewD\u000f\f#ݤu'\u0001:XGѫpCuFAК\u0002\"\u0006)3\u0018D7\u0018E:\b\u00039\u0016#I(e\u0007K`\u0003t3>!dz,\u0018\fk\u0010\"t\u0016UO&WaJrDv\u001cۻ4\u001dTBR\\Č\u000b,wt\u001c|\u001cyd8`\u0014C\t\u0002!\u0006\u0016)\u00187Xv3MI\u000f@{]\u0015Gl\u0018/rJ+:z#S.e\f\u0011;F/\u001cõ(F\u0012\n[q\u0013%psAr\"n\u001e\u0000\u001f`q\u0004\u0000$ZVն\\5r\u0001x\u0001+J\u00158\u0018@6\u0004D\b0\u0010_B^r\u001aqo\u00159\u00157HbZNČ\u001d&3\r.Ui&Dr_fK96\u00184Lk\u000e+E\u001eg{.\u000f\u000fu\u0017q6}I\u000f\u000b\u0013.A\nuKE\u000fU<0u$h\u001djDLaIUh81>_U\u001a\u0005(Af\u00135Rf\u001fT\u0013x@\"(=XYJ Da2\u0003f& )@`B \u0006\u0012\u001cS\\\n\u0017\u0000\b)-\u0005DF\u0003Q}\u0004\u0015%2\tVl\u0013zA\"\u0004\u000b]v#֚\fb\u0016\u001b%͏BcP\n\u0002\u0013\u0018\u0004'R\u0006BW\u001el'[\u000e\u0010\u0001\u0010'W&9q\f\u0004o\r6\u001dAȕ\u001cA\u0016\u0011KM5M\u0010R\u0010\u0013\u0006b\u0014\u001fl.\u0010%T\u000e\u0010xӤB$GybK /(S\u0004b\b@Xj0Ti2Xn\u001d|I\u0010\u0014Eq*AP܂\u00158\b\u001b-\u0019@r?&ai8p\u0014DRHm|\u000b\u0013w@5|d\u0004!]\u0006)4\u0013+6星G:\u000b\u000350r\bq1xu-q]˭E)${\u0018C\"6\fע\bUv\u000fC\u000fӻ0-\u0004\u0015V\u001bRMfڕ\u0017s*\u000bAf_\\o(Re\u0013j\u000f\\(x_v*\u0001JY\n5%|Sg\u001cp,t:|Wj'\u0003(PS\u0006j\rЫ\rhSYn\u0011T\u000fl\rD1zb\u001d(%\u0015`|\u0013%\u001f\u0012ębx\u0006\nNTY\u001f\u0014\u0019\fTl\u0012`$da\u000e\u0000\n9=]n,|^ \r\u0012\"X_B窍N\u0015\b\u001e\u0015^UY\u0004$\u0007(n<в\u0007](y\u0015j\u001f%dV\u0003'\u000eĎd\f)x_n3xނM\u001c\u0016ۖA\u001e1O\u00165QqvjKrg\u0011~7Cv\f-\u0007c<1?heVb\fOq:\u0015-\r0Sg\u001c`LLq`Y\u001c:Q4\u001d0ڮ\fmQRKB\u001b\u0019E]ycx-ȥBe\u0016\u0001uu+Kp\u001e轷$ޘeX0}%-gu&c\bV'1~T\b1.b=`\u001bfX_BBj>g-F\u001aV^6N\r\u0011\"\u000fbra~C[\u0007=S^h=j\u0019\u0014s+Av}N\u001e)\u0000c\u0018\\\u0018h/~Zk:N~d&eԦ+[O\u0013UtE[flM#[dZ8|=Ǣm\u0006\u000f\u000f\u0001\u001d=Zn#=P\u001elWIpJ\u0013\u0015E`\u00157,Gabvt2O\u0003\"I\u0006,ݱ\u0011)\u0011؞\u0004w\u0010(~Rg%J.\t3>AzYi\u000fh%L-4\u0015(\u0006\u001c&\b1It\u000bZ)Xm\"I/;\tpJ>BpsVዂ8\u0017ū4\u00108\n_\u00193\rwep#Yr0jm:CU_I6O9v\u000f)vHOnﳎ$/^\u0004N\u001b\u0004\u0015)\u000e2Zm6K5]v˶a*>\u0004\u0010 ,6\u0017%?\u001cY_\u0016BJ-\\}\u0016W\u0005Jq:\u000baZ4#J-+ϡ\u0005UA\u0004i\":;ir5D\u00154q6K\u0018E58e\u0015aԂ14#W\\dF:J@ I84̆ݲQAs\u0018\u0012\u0019?\b\u0017ViVss\u001a軎\\˙2BEbꌆu+~\u00190r89\u001b>\u00129Vf\u0016^\u0015X/xԎ|pc9+\u0016\u0007:\"mOv.}#C\u0013\u0017\u0006\u0015*v)va\u0010AЎW\u001f\tއi\"\u0000%g){i\u0014ڤr0U6\u0014\u001d\u0006L2JC*r.\u0019*\u0019ݲ0\u0018@|`\u001dw\u001c=Te%,\u001a)ؚwp?\n^\u0014\u0006W\u0006ebrRGђ>\u0002XZB_f8Z4\u000e:Im\f3G\u0017F+:NKm\u0019\u0016$Rc\u0010ˠQRCP\u0011R2B?zJTl\u0013EVaqA^-.\u0016/k5u\nKG+UK\u0015.ffI?pYO'a\nSܖ4߭pBA\u0016L\u001frrQ8-5\u0012hLUq\u000b\u0015k,\u0002u\u000eߗ\f$[-㙖ת\u001d̈N$|Ut\u0018-\u000eU\u00163\r+buV]\u000eɞsЗf\n>6%l\u0006ۄoEB6\t,\u000fzg\u0017\u0019ӌ'B\u001dg\\Y\u0013\u0019\\?W Y/\b\u001c\u0012k\u0011U>T@\u001fw\u0013\u0012lR; ٙ؉\u0016p!v\u0017\u0018%t/v,\u001a\u0017\u0015sc\fv\nՖbU}ySQV'~(P\b7=\u0011,{|)S#:HH*.!%OUKoc\u00138\u0003R͓:e8ն岎rDC?+\u001b\u0014n\u00132\u0011Uy+KOR#PIF)WD>1\u000bER\u0007+3JP|\nX\r=@1]\fM}]W\u0018\u0016\u001a)\u0004\"Azad2\\\u0018/5\u00181bS7QYSkJ\u000b\\8 (\b0\bl|#S\u001bfDa\u001dn׼$%_~eQrky(Y@嶨XJTNʍKZbx&\n\u001c\u0012uҴ\u0004\u0015̲*~HHJa3>WeW\u001c-m低\u0014L\u0005zE\u0016FCj>8_,Z\u000b*Yoʾ`\u0017\u0015WӌT\nU\u0011\u000b!+O\tT5\u0019B+ş-LJ-\u0014KM!s6q^Jb\u0013V\u0012Dwe\u0015\u0006$Qˈ/u(R\u0016uT\u0011\fWю\u0015URJ\u000b+i+bJ$GclB*ڭi]\u001666\u0016٢BRᕤ\u001d~|\u001eNaѱ{i\u0012A/XQH\u001cAK\u0018t@N[?.H,\u0006ٰ?\u001eX\u001a\nc\u0012\u00051Β@2W\u001c\u0012iĕ5~AEVM2^KK<-)`WӎI\u0013\u0014\u0011\u0013IL5\u000bk\u000b̫\u001a\u0005vrmZ6ԶL{\u0005Ɓʊj.mG\u001bF\f~nd\u001aP(\b\u0003\u0005\u0005\t\u0005X@lJ\u000b\u000f(Pzda6m̔w\u0015QI\u0010UHnw\u001e\u0014f\u001cS+Zo4عnj*A\u0006)D@d\u0003\f\u0003~^>\u0002\u001caC\u0005\u0003D0$\u0007hIb8H!\u0000^N\"\\\u000f\u0014VP\u0016X\u0016\u0018\t.^tx͉]B7*TYjd%\u0012Մ\u0014cc)\bH\u0013١`4z6Ypu3$%-'\u0019'V\u0016\u0016K\u0006hˢTFyz8Xcn8N4'zTf7MR^.%*\u0017\u000f'BUxꩄ@T<:C1IA\u0012_B\u000b,\u0012ĬB\u0000N1\u0014Q\bKn-iF\u0005-O\u0010N\n?/(\u00154Eb@\u0019@U4zЊ6ax(`\u001fґ\u0013T\u000b+Lik\u001c\u001233J\"!\u0014F \u0006\u0012\u0016\u0006Rxi\u0006\nȠTΊ\u0005cH\u001c\u000b&OQFZhʃ~\u0002H^\u000f\u0010ڞD+5\u0012;`)a:6\u0014L\u0019\nl>&@@)D\u0001<\u001e\",@mA\u0011\n\tP<,'X\u00056+i$*\u0006>yn]`t\u0017j{\u0014.;.qN\\a,+!\u001f\u0016aYd\fp65ZҨ`Θ\\ I @\u0005=RALQ-U\u001bB\n\nkaE訡8\u001eea\u0017z9\u001a\u0019\u000bžВ\n5\u001088\u0001AE\u0000G\n\u0005,8<`!\u0004>\u0012DX \u0016_H\u0018-n6\u0018\u000655\nS<کp^t\u001a$(\n,O\u0003F20\u0007\b\u0014tc\u0005\u0003\u000b8t6L\u0018As\u0001\u0002G\n\u0014(9w+\u0011Af͸9-wQZSfu61\"(DIೡ+0v\u000bI`\\\u0011\u00142\u0002\u000e_\b\b\u001cې\u0013\u00054;NppPN\f\u001c\u0014 \nh\b6\u0004\u0003D-3&`!}!cod\u0004\u0004[Jy:r2\u0016q=X\u0013׬*\u0014V+r-yI/T\u00050f0BqF’\u000ffmL\u0001\\\u0015\u0003\"1\u0002[\u0001)\t\u0007W<,\u001d/yBڌa'i$)\u0014د\u000b\u0006O`h\u0017\u0019Պ{t\u0005\u0019@C\u0001vC\u0001h\b\u0004V:\u0018II\u0000\bfcE\u0006\u0003+8,҂X1'\u0002ײ!\u001c!\u0013ak#UV\u0016k2JPǠoYtjk\fBzT|B3b\u0005Gψ\u000b\u001c&\"P\r\u000e\u0002\u0014I\u0004\u0006\u0003>, \u000f9%#\t]hZ\u0003O&RGƯ'\u001e)-\u0010t2[`8\u0004OG\u00011(c\u0002\t\n0a\b\u000e\u000e\u0000@Z)`,X#]3%֥Lܨk.\"2\nj9\"TJagn̥*h\u0003UO\u0006r\u000fe*\u0017\u0010\u0003(4\u0000 \u0002\u0003),p\u0004h(\u0001\u0003\u0006\u000e(\u000b\u0013\u0005p?`\u0018P\u0002m\f\bpZHa+gFԔDg5\n\u0004Jeat\u001d -vw+\u000b<,3E|DE\u0007^\u001e\u0003VZ\u001c\u0005\u0019q3\bވ\f\u001c\u0012\u00198z!*\u0014`!\u0001\u0015$\u001cHyq\u0015`\u0016Sȹ\u0018t\u001eud\u0005tڱ)KlUbj\u001e!\u0018 3R\u0003\u0004͆\b\u001cT\u0014\u0006\u0004( قD\u0001/\u0018,\u0000\u0012\u0006\n\u0000\u0004\u0018\u0010tQŇ\u00040>T@uCb\"-+\u0016|Y\u001fh)1\b5q\r`\u0014ȡ0\u0007*\tCTj\u0002L$T#B\u0003\u0007\u0007\b\u0015\u0014|\u0000$\u0015\u0012\u0004!1\u0010XqۡN&=%Ҳ^[[šE)k}$F\u000fsyɒQ]3\b/T\u0014`3\u0001ǒ\u0005\u0007\f\u0018px`\u0001\t\u0011\u0014\u0010\u0011\u0000,\f\u0003'Dpp\u0011K\t\u0003H+\u001f\u0007`?R( U!,(w*X\u0012GW mSX9\u000b4FF\u0014,\u0005=a*\u001a\u001d~@\u0001B\")\n\u0000\"aq,qC\b\u0002\u0003\u000e\u0010\u0005`A`ptqS\u0002\u000ej\u0007\u0003^>\u001e\u0000\\\"8\u000fe$7(kԔOw-*y)0\fؑ \u001d\u0000$Ux(\u0003\u0007\u0012E\b\f\u0017p`c\u0004\u0005j\u000b\u0000\u0000\u0018 \u0015Q\u0002\u0000D/\"\u00159\u001bT\tdMHf\u0002VW\u00150\t|T%*E 9R±\u0001\u0010\u0006G\u000b\u000e\r\u001c8P4XCf\u0004\u0005\u000e\f\u0015\u0000\u00180MxgeC[8[F\u001d/\u0014j\u000b\u001d9j8!*\f.!(\rz\"$\u0011DQP\u001aY\u0001#\u0002\u0013\u0017\"L O\u001bJ\r`$J\u001c6uOA5\\aL^\\_P=ۡ|$N\u0014\u0006\u0013\u0007t>hh [2W@\t\u0006\f\u001c\u0018\u0010@f\u0004\u001c\u0014$8V4pq\u0002d>\u0000\u0000\u0003\u0002o\u0007VP\"\u0018\f_'\u0011\u001d4\u001fq릥U؄j^ZMdBT=\u0012@\u0006n^8%0phPVE\u0001\u000e\u0015\u001c; 4\u0014P\"\u0000O/'\rT,\b\u0011\tLA:*@y\u0015JB\"2_aR+\u00107\u001eD6VU|<`ZXb8Wlo9:Zx*)F]bMA*\u0006B\u0000\t%\n\u0001!\f\u000b0\u000b0:'\u0014VH\u0016R2\u0019\u000eؒ|mf(i\u0015t\u0002p\"/TR\u0005En#9V=96)B@Hhܼ\u0010rM(/\u0013Yh*B^-ԉ,ϐ}SM\u0019OX`BP_6V\u0014\u001cnS\u0012y\u0000IWVJ)WS%\u0014><\nԛ $T\u0006\u0017\u000b{\u0015r\u0015\u00024re-r)wl#n\n\fU\u0012?c\u0011Q.ִ#\u0019f^r\u0018By5l%D`\u0012w\u000b?J*am;\u001bK\u0005㬀h۩юY\u001a4+j:F;ngT \u0019ӇfE\u0012+;2EC\u001cf@IbL_Z/'ovkJI,4EIjL\u0015]1~GY\u001a\u00172,w\u0005%h:Z/9\u0015X%\u001fEj L\u0014l\u0019>>E\u0018:.5\u0015$dnNZQپM\u0012(=+8S\"B^4Y+4\u0011R9ͻ~Keb7%լ\u000f;\"*rAb5揗\u001c*\u000bZ\"à\u0018\u001aD4}%\u001eMFj6.\u0010َ#080\u000b\u0011S*I|C4sDe*r|sB]9-=\u000425%uFY'7I\u001d6R\r_\u0014j;S\u0015{\n\u00122gK0'p\u0013Ojkk{\u001aˉb\u00023FMF[.qi64~;b\u0001 \u0001\u0014R2qZ2 Q{~ʐ\u001b\u00119?ĵR~/4J\u001fKAS,'\u0018K*rROlSF|\u0017\u0012Or\f\u001ah\u0002}\f9\tie%)\bPRلuHN]эQKm\u0012>+!d\u0018s+tR\u001b!ٜW^\u0018}牂!y~\u000bnbu$_j{1ĩYfm;\u0014g\u001d?*X\u0019\u000b+]re\u0019Mk[?Dot~\u001b\nbߥw#Z2\u001b>zɀjSEj6}LI_\u0012bߗ?_qvܞׄv\u001b\n5&F{[[=,PafV,NN2ӗ,#8ޙm\u0019g$ x>JZ㥖v,{\u0004盓$\u0006Y\n*a\"az\nS\u0002w9ٶfJPboQlT\nvzk߲+wm\"\"{NCo+#\u001b\u0014\u000bnAM6eK$\u0014\u0015V\u0016\u0014Fv\f\n\u0017bt\u0018Y\u000f\u0010\u0017*&y0Kc\u001eF'\u0010Z\u0003\u001dA_e1Q1^\u0011Uj7i?!tj_\u0001D̤[e3Ta|r\u0017blFF6#QY\t\u0004\u000e}\u0011\u0015,)NCV+ݯBZ\u0014{E\u0005aԊY-ۗ[q[*vhm\"[҂0zKU\rĂz{j\u001aYTˌ\u001dw'#u_=Q6߅\u0017mE%&yֲ͂K_n$,41s*j˫E]\u001f'\u001bF=\u0002ӹK`d!o\u001aKu]*ŏ\f\u000bVY\u001bыP,+;\nn3a~ jq;\u0015SckҠeؼi)|6Df\u001aג@bf8\r+q`t\u000f2tX\u001cknjQx\u0014*\u0006\u0011\u00040aBcAH$N*\u0003\u001b*\u0016L\u0011KPNMXB޺\u0012_^r_Lh<\u0012\u0011\u001ao̞݊~ :dvӦ\\\u001b`NPaVŰ\u001bVb85B6;7V\\\n׶D\u000fQ.䊩4+O.y[nvn@>mTmFE\u0006j`6A3{E2\t܁(%cCw\u0013\u0019\t\u0003\u0015?BD[j(җۊvTC\u001d߂s\u0017d`\u0018EˡN7\u0004oiBW\rI\u0005GL28\u000epLo'LmHK6~B㙈zlP\u000bt@^S\u0010\u001eC(G\u0011\fE\te\u0014S2\"\u0019p|7>U \u001d\bH/Y+\u0017l.i8!QGJf+F$hagEB6,$\u001dh\u0016zn4\u0014V$HiS 2-\u0006Ԓ٬۵2kF\u000bb%6]nf\u0003o\u0015]ǽw\u001az]~h\u001dDlz+vV$冪\u0002ˠ\u0016{]/PRl[\u0017`t\u001b\u0017ŚE2\u000b\"\u001a$'B(\u0018\u001b\u001any~ׂҲ\u001di-\u0005b6\u0018:Mc\u0015bUl'TXak5ͱV^$\u001b\t\u001aև$\u0004\u000ba;\u000bc\u0014|4^\u0014ͷ4M>(]S^j\"Oo\u001di\u0019\u0013Ucd|_1S_54:T<Թh\t\\dvSJ\u0012_B'נ6\u0003IMlz\u000f\u0012tR\u0010Խ*NJlD\u000fJ>BG7d\u0000,*\u0007_g:X3\u0016I7\u000b4\f͘-Z4x5Urx=߫5ީ]\r\u0005@Ad;p5a΀Trh5bm\u001fݗ\u0005{; J\u0013\u00021\u0002B\u000bg6\u0014W\r\u0006km\tnӱ~Վ1r+f\u0003fkI#n\u0012ӠA3A&Jn\u0001ɐ\u0003\"Rs2!(>i\u001aT옝g*ҤJ8\u0012{\\ :)QIapXٱ\u000b6\u000b\u001aBak=ذ\u000bL\u0006:Ħ@,\u0017\u00195*킽bLZ ,Nn\u0014)VN\u000bm\u0015c#vkɠ\u000f\u000e{\u0006ՔX\u0002\u0012&\u0003\u001fL.\nR`\u0011:Ut\u0013+)\u0016c\u001cZHv\b\u0007*\u0016\u00102u%s\n\u0015Ws\u000f=K%U\u0017v&imM@t)y\\oUYiRDh\u0005_f7\r\rCuZ\nLԒZr~5i^\u0016E*7\n\u001f\\E\tv\u001bQr0Vѡ'޷,n;u(!n_nG\u001dS:#-Y}m0~bj%ߦ8YkMXt~\u0004G\u0003Ng\r5\u001d\u0000*P\u0004`\u0013T^tz\u001bVTd+Nl֛6cBkzDl<Ա\u001bW\u001b\u000b|pT-Ϣ74ƻr@h{u\u0017g<*ƳX\u0017#)ev\u0002xĖx\u0001*\u001c&xB\u001e_\\g]'/2+-wp?-׈lR/ZL\u000b-\tV(vJޏABT4Q5\u000f8\\0\u0005\u001a8Ű\u001d3\u0005c\u0003b\u001ewŲ\t}s_Uopr聱=\u000f\u001aݐ\u0014vA\b\u0019;\b|X\u0001Ҍ:{Ab[xAr\f7Iv\rgt^\u0003v\u0019\u001dCqӀ\taJq]E&4\u0014Au\u0001J)|0hI&%3ͮ\u0013<$w\ts\u0005)[\u0004&Z3\u00199\u00066Fs\u001c\u0014D\u0011\u000bk~\bneй \"UradVٯjPu\u0012ӻ9EoA)93Lq[\u001ao\u0005'@\u0017J/^\u0015L\u0002Ζ<ɱ\n\u0002tKBN{S|\u0018e˵a5a^\u000f\u001d^WZIr\fCjrM2@Y|.٪4Jh\u0000\u001d{`\"cVan;^\f.\u0017K(3ӊ,&cJXNai-MhUq4X\nkĪ>ۊ\tc{r-(E~qSnZ\r3قٰ́4$j%fXP\f*K\u0017ħ\u0003\u0014%\u0015\u0004%&\u000bf_\u001fNT+\r\u0007F$֦ý2+q\\BHJ{WZ8h%Iỹ\u000eR\u0015׳5~$5ߙkYk\u0017%\\[\u0000Bqdpk\u0003Q\u001a\u0005\u0019FO+|Niub,Hp\u001a\u000br\u001cۗV\u001fO\u0015RG桜R(B?|[\u000bc<ы\u0015\u0005.Dk\u0007,@g\u0015@\u0007\u00164_L:Pb\f\f:Sr&\u0016KF1Xt\u000e#\"{~,.zZk\u0015H#xZZlƫ\u0017C\re ]58-u\b|t~e0+mۆ{!sz \u0012dbiRE}\u0012Z\f\u0014}Yu&Jk^dΠBauaJK\nuETh,Vj,Of\u0017R^\n<[(H.:G1fQ!2 آ7]ϓ\u001dWz0ڎa4-9:s1Df2\fM?\u0007\u0016(\u00040a\u0012Fb\u001eC:\t\u0010I\f\u001c\u001e!\u0016F(!;ǰɀ\u0014\u0017Ď+p\u001b\n\u0010Ve/Q3eA\b}\u0007Ձ\u001c\"XFE`f(Ƭ8\u001f\u0014;]i0z:|Yj80^()쭘A_k=e\u001a.ƐNjc1\u0010~ yg\u0013\u001d>>0zv&bbc70z!hS\u0000\u0010\u0001#^\u001eb\u000f8B\u0003PP\u0017\u0013\u0000EA\f\u0014,\u000f}S\u0001W\u0002\u0013\u001f\u00042`\u0016t,h\u0011%2\u0018?%\nL\u001c9 x`g\u001a`f\u001aa\u0001\"j\"\u0018ij\u0010>g`,\u00052_]f903vlaݱ:5쌅\tV\u0004c~DS\n0֭\u0017G)˾\u0002h\u0004cp\u0003zsj$(EA\u0007(B95\u0010u*9\nV\u001asbpTAerF]8\u001f\u0000\u0018!Acvv)3;g\u0019_\u0013\u0005$uXV\u0013YAh\u0001:}nVmO,S)zK\f8E\nFa\u0007<`017\u001b<\u0002\u0013+J\u0004` ],!F0\u0013,6\u0015@\u0016-\u0014%8}}\r(\u0019FC~xbk\ri]Rv\u001coi *6NH\u0014\u0016X\u0001⃩r\u0017NM\u0015K\u0004\tv\u000b'^h1\u0005\t\u0013,^ŋ\u0016$^p\n_\u0004\tpq\u00050E\u000b!pb\n\u000b߈\u0013B\u0011.^L\u0000`\u0001tb\u0004\u0017P}1BObA\u0005\n\u0014\u0010a\t4.iJX·\"\bTb\u0007@\u001b\u000b\u0015#|&|.FN\u0004Y\u0001\u001e,$}*P0rr/\u001b\t.I6lpBz^z^z^z^z^z^z^z^z^z]w׻zw]w׻zw]w׻zw]NT;\t\u001a\b!Dk\u0004N@2D\u001d\u001a3Lq^/wl\u001aFm\u0000BZ\u001a+F1KrV|2!p\u0011x%8G~g\u000bMC-#@\u0016A몧\u0000f\u0010n\u0019m9S\r\u00076\u0002bG\f\u0005M;\u0015yQB\u0011\"{9aź\u0014X\u0014p):Nu׹0z\u0018oئs1i@7`\u000bsi X\u0006н\u0011(mÅQ̓RvѪ\u00131\bߌѶ\u001c\u0012\u0006ƲʖsI)H1y]~5Uvr\u0010\u001d81@ɪ\u0001wM\u0014Wwx).\u0007mj\u000b\u0006\"g+-\u0005\u0017ۍSAp't /\u001bj4u\u001d\u001e\u0003\u0017\u00066q\u0015r>H/\u001bӪY\u0001x\u0006$E\tR\f߂U\u0004C+j'ךqK-\u000eVڇ\u0016-6&\u0016Mw\u000524qZ;))&:4~\"^\u0018Ӹaײ\u0001\u001c\u0013=[\u0015d{vf|8U^W-\u0004TvF\u001aփ\u0010*zކQ5ϚN8%˵(|&_ՠq?\u0015\u0018b\u001fHiPR;!շ\u001a!T04x\rt-'c\u0018p\u0013\u0000O9\u0004\u0017\u000b߂Vs\u0019ֿ\tÄ&p\u0018eۮiP{T-瓪eC\r,S<$8GA{L\u0013'c&\t-2F\f0|e\u001cS໌S\u001fNq!r3~8az\u0003F7~U36}IK+pϢ\fC_7a9\u000f|5S5\\\u000e48r$FOYf\u0003KE1x1;δZ1q\u0014Eq45]\n\u001d\u001e\u0005ϛ\u0007>u-E\u001e$\b~Q|jp\u0017dY\u0001\u0004yfZ.1(H0;/j+q28Ң\t\u0004(SH*aHR49\fx\r\u00148պ娂l\u0018\u0017\u0007<{\u0016|\u001fbd\u0019\u0003ml\u001aΪ<\u0003]c8iuݏ֬F_\u0019\"\u0018Nye}\u0012\u0011Lp\u001dT\u001bf^\b0q7U6d]i\u0017y\u000e\u0019e\u001a';n\u0007_du+\u000f즂GlG!0x\u0017\u0018v\u0000CE#; d\u001dc'/$@x\u001a)m8m痺h43\u001bA'Y\r#\u000fcl uƩ[ǬsS#ւ|':l\u001c4:z~Gb'ނR,: ܑڎ).50\u00035SuG-\u0003\u0017;Wd#¨G\u0007\u001a*U_l\"V(d @s=\u0007|`e=\fS\\\u0007+2k)aHe=Ƃkbz3\u001d\u001bY}\u0011uh8e4Lfu\u00109TU0u!A.7\u00168Td\u001f.4\u00198/$Wec\f״3nvP.}d\t27\u0013,pEۮz- Zg DA`|\t^\u0016\u001b:\n\u001d~%IqxO\u000fbn`e\u0019\u0018\u001b\u0011L\rx'8)Bk<,\u0017Nê N4\\\u0011Z\u000eȦQ\u001c|\u001c)8cg/,W|KvܱQLe9\u0012\u0005+̭\u0011:Rc4N7Vcjk \u001f(MVt߃g\u000bن\u0019e?5`FPA'KxQi d7~ϸKrW134\b]f7r>\u0007FqEڵ\u0001dd4u\\Sn%U\r7m\rq5St\u001d$xIOɖѠ\n*㑖8\u001e\b;S!rq*y/j5uO*Z\"\u001f2# 8Jf\u0017|p;9AQ\u0016v$\u0017\u001bԧ,y\u0015~:\u0011st׽2$1p0Ve8s^uí0^ᷔ\u000f u8˶\faX\u0003E{S3볆s\u001ar9\u00145Xiދ\b\u001b:Ni)p;_t-\u0003Mj^TM\u00074y\b}\u0017/\u0004Ol/\u00038\u0007q:+F\u0015K1m\u0004r)v\u0018h8\\\u0010\"]7oLp\u001bI*F7)4˶6\u0003ci0C-z\f\u00117]u\u0014/i0\u0013=^k\u001dB;\bM9ƟR\u0006i4\u0014巭'7\t2Td\u001eH+\n2מ>\f %\u0013@RzI\bv0~\t:\u0014;cn(5t\u00198e4^GX\u000fsJV\u0007u:XO2\u0014;Ἁy@)C3̪|:+VnCJ%ˀtۑ\fwXMv\u0006*vn~$\u001cZf|,z\u000f\"W\t\u0016\u0010?f_|D#\u0015u_>f—ơ>!ʌU\u0007^\u0010f\nˎ4Yc{dx\u0013E~}v'T\u001fI$\u0017;_~R=Ķ[_8\u001dog~V\u000b[\nd\u0004\u0012%8/7\u001c9NyMP7U/5Dp1Ks\b˟\u0000s$R^\u0011j+Qzف~$\f\u00072]\u001902lo\f\u0013\u000e5ߘ~r].\u001ceY[\u0018\"#\u0001s6\u00038_1C\u001dqa\u001f)\b^\u0003\bm\u0000\u0001Ukf{n\u0018=ճ5[%4\u0006J_1[pQ\u0014\u001bxߣ)M[ͳ=p+H3\fax?\u0003x\u0000ZK3\u0017Jv*I\u001eCR\fGZ@`\f\u0017\u0003\u0005Y<3q(Ǚi&\u000f\u0001P7b\f,e[I{ivo\u001b.tfx\u001bg\u001aY@pAi;ƙ{\u001bhFͲMWT\th\u0003&D7x4Ln;0\\\u0019\u001f@R:Ϡ\u0013JÐ\u0012\u0004Z4L^\n3J\u000e1M\u0018a.2\u001aN.\b{F#I(6\u0000\u0012'N\u0004&\u0010IP\u0002y%\u0005L\u0004\u0013d\u0013i9( :\raT\u001e\u00071n޵\u0018=෕\";D3v׫n\u0018US`{.]4'v>~,\u0003U\u0011~\u001afB\\y]\n!|:LdH\u0018zՅt}ǁ da7솴JAU5]/zyI,\u0011\u001e\u0003\u000f'\u0018\u0006.\t\u0014ʖbu4O;:ޓ\u0018BT\u0019c~NS̯P\u0002D\u0012TQ@y\u001d#R\u0014׭D\u0016R{n$j\u001a\u001dD:3̿a^3=03Vr2O>\u0018}n:\u000f`ٟ'3!&7=\u000b2̍\u0007=E{\t\u0012_!Rsa-P1{\u0012{\u000fjfL$r+$)V\u0014(^\u0010f\u000b\u001b^\u001bg\u0012ZaAg:\u000bb\u0012\u0017q\u0001\nM);\u0013E)\u000bT\u0006*\u001c|\u0013=Zh*x:l'@уPx]ږ[a\u0018j,d-e96\u0003\u0015ueKS|\u001fRj6>3-[\b&zTq\u0013\u0017Z\rt֣<)9/r\u0004(mάR_\u0007\u001d*\n\u0015\u001aȱ^\u0003%Oa}^֚\b^ՙ{oa0^\u0012?+-eu㱎ݯA=2K@y(\u0016Nk\u0014g:D,{#XO\u0013\r}X1-c>s̟q@i[Kfc\u0006ka&H1(cR%~\"HEճ@g}\u0016wv|^5@vU\u0010nLl[ˍr\u0002Mv6M/yJc>\u000b\u001drT\u0013@X·\t1|J\u000f~9Q-ǯqbu{.\t(^\u0007t3`i ±[O3NW\b²ݠVh\u0010\u000f\tꇍ\u0000.I=dE\u0013%יZ= {=ѵ\t gic1\u001a#mj\fn\u0010\"\u0004\u0014|\u0017\u0019nZ-32b6\u0014\u001bq\u0015\u0007v\u0007\feV.\u0007*ñ\u0010VF\u000f\r.V>7#1'i5}TQĩZi}qP_>\f7\u0001\u0011>W\u0016\u0011$m\"t\u0017b(1_Zۈjq4Kr_88\u0019ٯ\\y\u001d\u0010n\"+mex#e6S\u0001h\u0016c,I_|OU̎1{X17|\u001fy=8\u0018\u0014yc\u001e,3\u0017ۏO{\u0015I^\u0016E3WGEXy,\u0018h~pZB\u001b6\u0012,Wm\u001a\u001e<>L\u0012\u001dwD]\u0004bai9܇\u001b6\u0011<5\u0019>F0\u0013Vg֑v\u001c\u0012\f\rY]~Vt܇P\fGM\u0005\u0003LW}\u000b\u000eԌ\u0017V|'\u00183%c|вՆJV\u001d\u0003\u0015\u000bP7XM@z\u0019X^Ż\u0000z\bKgJ?Z(-Īd޷\u000eԪ{I_9j_q\u0010rH|4\u001c\u000e쟉{-۱~\u001aP{#I}\u0016<\\u\u0011:Ue/We1OIkmDe\u0012báLxyu=(3=q}\u0011KK}J޷()\u0000-\u0000Lf\u000bp*Z\u00063I܉p1U\u001a\u00013\u001bP+ϓ\u0015p-Epv'egp;r\u000fstn{@ctlͫLǬd]cK̏Y3KHK[:CU`Fs:^|yp0~{\u0016=Aa(Q\u0015(;]߯2:\u0019\u0014r\u001f\u001eImϩ4֌~)!y܊{WU9y\r\u0014^\\<؝8Aq,|^o n\u001fT>z^}\u000b8̮vp\u001b\u000f'u,Dp}Z5u3Y&\u0000\u00175\u0013.Jq\u0012<6\u0011,5tnU\u001b\u0000\fMFUQ烺oW+C`\u001d@Ifzn\u001a\u0013\u0015[⷟NsЪ\u000e\bmAm%\u000bU\u0019CvEz${ax\u0013YV\u0017\u0010Q҃\u0007\b9\u0014\u0016W2RdZvQwb5ob~#T\u0010\u0003EG>d4r\u0003S\\\u0002;NW\u001dHgl9d\f'R\u0014,'5^T}\u0000@`v\u001axﳒ\u001f\u001d(\bizDx_\r\u00114^m3z﹖fq]\u001f+A(p\"<+щKr\u001b?Frg9zDv\u000f\u0016\u0007JpKm'\f\u001f\u0006\fkeIrĮ~5Xt]\u0007'\u0014-7\u001e/|ϻ~m-bxETfqf\u0019\u0018j\u0000~\"D(ۨi,(׭\f\u001d6\u0016=߷\u0012zO\u0014\r'Yqcw^wNn\f9\u0018$Yr\u000e23Z}03Yh0\u000eu\f𥳐=\u000fWV\u0013Rz \fj5.8~\u0010ȨSwCVZ.<ʎododt\u001bS]\u0001X\u001a\u0019f~\u001fƨ{v\u0013Q+p\u00158\tp\u001bF5\u0002\u0000qhL8\u000f9~hh=1\rc`\u0014i\u0014\u001eA!B*of:z -65-t$\u0014\u001b81Pz #Ƨ\u0000Ŗz/V6\u001e6M'zJ{pB [^ \u0006\u0016\u0001L\u0012[Ŗw\u0014V|R,ogiN\u0001F+`%G\t2karἉ1y\u0019R^\u00130f_;:{\u0003f@\u0016\u001cA$+&Ce\u0017N}j- l\u001f+yW+!=\u0011Law\"Ug\r7R\"\u000bcB\u0010fqfS,GZ\u0013!#p\u0005W5cQj84ͮ5\u000e:M\u0013\u0017/<\u001cu3I\u001e\u0006iFB&\u001c\u001bTK?Jr\u001fa\u0001h݁ʼnE\u0004\u000f\b\u00123P=\u0006̅ъ\u0004\u0006\u0003v\u001c{\u0013FrE(\u001d\fmx\r絔qFCgK\u0013vF\fDl˔Y{'V\u0012bX?bC?ʖÁ)z\\m\u001anN\f2Tp\u001f{\u0018S\f\u0014Y9P1\u0004M^i,9\u0013 ^\b^`܈{*w\u000fFMAI7U?Yz:Y:qŗir_hA\u0012\u0001\u001f\u0001 \u0005xqPR@Ȑ۰ʖ\u0000\u0019B\b|\u001b\u001d.=\u00046#-j9\u00116Th\f-8\u0000\u0014C}v\u0013P\u0000O\u001dⷅcȨ;i8Y[2J\b}uj~&)R\f(p=9.נRl4q.+h\u00009L\u0007^\u0015DOT܆ɥvSjc)P7=gP'RQ*|y!.FQ\u001b1<|\u0017\n\r\u0004oicBzPhB8\u001c\u0010='9Qq_EѲ[X1b\u0014n_\u0005\u001brJRM}59\"X/g\u0005OV}\u0002\u000bR\u0007Mg=\t5\u0015x_#sv\u001c'\u0001r-\u0010Jx'~R\fy`$d=1?Dy\u0002\u0014\u0015Zh5;,\u001b|8\u001a\u0000.Izpn#As'p|#vvbH\u001eLA\tGˁ\t|FJ~O\u00105B\u0014(\u0016G%W`a`2~2f\u0003\fo>\u0004s\u001b:Dd޷\u00168Pd\"xR<\u000e\u001d!\u0014s3f##Fu\u0006+}S-\u0002˾ʼnl\u0004NW}\u000e\u001a\u001c2\u001dh8*ΰ3ܦdu`R\u0014\u001d$7\u0011\rx\u0015u_l,Ug&|Wm%zRn#x@\u001cG(=Xj\u001eɬ5\u0017Q\u000b8er\u0010-vFXA VHh_l.\u0018RH>TT{&\u0011Xq\u0010ctA}\u0015/\u0019CFOZ\u0016Gh\fNJ.\bԢN|\t\u001d.\u0018_F#\u0010(Iި%煄|&!\\\f\u0013=%\u001a\"\u00036Fi\fxhT.0\u0007P\u001c1Pz!*\u001b\u0001U\u0011m?JVWݗP[\u0001ѵ\\\u001e\u001bd)~R\"q}z\u0019&\u001fR?cz\u001f4ղ\u001a#¯a\u000f\u0017>Œqnf\t6\u0007VWe拪MlaԚ4>]u?M˵\u0018(r *2\u0016D'\n,'q84'Fr<\r\u0011?\u0014g\u0014\u0017t5N1*7\r\u0004sЂԾ4\u0017acV\"\u0004s~\n\u0010v}M6\f`E\u001aO|\u001fqSer$_OJgy\u0019E0c\r\u0019ؾNY\u0006\u001a8\u000b3\u000e\u0003Axq9:\u0018b\bH@lj\u00005{\u000420{\u0005\u001c\u0005-YV\u0007\u0016>N[\u0007KC0A\u0000JVi߷\f0Md\u0014J.jXe\u000e\f\u0003\u0015O(-G\\m!p \bcĨZ9%\u0011,O[k(H-\u0016¬\u000eVٳk4\u000f2Ue\u0012J(r+zZ-o\u0005\u0010kŰj~ߒS\u001c\u0004/\u00048\u0004\u0012; E1r]xfY\f\u0016R!CX\u000fHуg\u001cx\u0006Z\u000byZH*֪+\r]ϱ\u0014q\u0015P\r|8\u001c\u0004?\"L-!׻\u00164\u0016$v#j#UIJSa~[_X\u0003M\u001bDY\u000e/JmC\nSA\u0014<\u0015W?\u0018\u0013M8q-|4\u0015<`m5Or~=4\u0019ֆ\u0019u⎈x\u0015,\rg\nV^n~HVGZNR>\u0017tx0\u0010WO_i1KZy\tո\n2պҶ\u001cʞCyj`E!.KUl&m\u000bN}i=ghJj\u0000\u0012׍ݺl{\t\u0012\u0016)i:'-[\u0015rS\u0018-'\u001eb\u0007\u001eA\fe\u0017\u0002\u0014d\u001cp\u001fxLp\u001b'X\u001dg>gJ\u0013|h4r\u001a\u001e\u0004ϋM\u0014\u0004w\u000b\u0015*˸)HSiXbxZ\rq=O~EU`Sdv1HX4\u001bXkn\u0004轟Bgn'v\\=\u0015\u001b[Նʔ\u0006\u0015\"\u001d$͓\fȪFJ{g`ȅ0S\u0005((~Zl&x[l\u001d\u001b\nrObGϸE)n̖N8\n'H\u0006$[\u0005-\\t\u0003\u0014\u001ft\b\u001c2c5\u0007^xdf\u0007\u001b'x\n\u0016\u0007*\b@\u00070Hm(v\u0017\u0019~ߨw\twTU\u0018Q@b}u\"\u0017܆Jyz91?\u00059\bz'z\u000fV\u000eR'vʞWv\u001cOo\u001d[\u0001\u001cb\u0010H`uah\foT-\u000eΒ\u0004+/-Yu\u0017C (E\u0001JPz\u0003\u000f[eɥĢb\u0014l\u0017;DE\u0010z m+L3w\u0005c}!'s&a%\nMVC$q(N/*\u0018|\u0016\u001f\r\u0018\u0003ΖD/mEpƉ<\u0019&rccy_HZ,Ԡx\\N\u0013}?I0nQi}փ]ȡ\u001c{Z\u0006X.\u001a]U7\u001d\u001c%t\n\u0013iq+2^/.I.\u0017viFYjh,%4\n)ݏ!\"pGlyn\u0019C\u0011\u0010b\u0010~ n\u0017^\faJ1\u0004{ӉV}RE\t7$z\u001cy\u0006>f\u0007-Hn\u0010:Wi\u001d7\u0018\u0018NGZIq&/AUi~\u0001\u0000H\u0012*\u0004($sǩ.\tOAy\u0003\u0007\u0014\u001b\u0005\u001fO\bF\bE\"$XUs޽Mի\u0000ƇfhJ\u0013AbGV\"n(8\u001b\bc\fzizWU̡I.2r{J산u\u0001\u0018l&E\u001d)ie7Pw]\u0007.\u0019\u0002Kԛa'\\NyVqZd(hU\u0016RMG*[_|Xcy$B\f#d\u0010bbd\u0018\u001aγOZsg}ٶDž_уUG1)\u0014C\u001cVq^iB\u00135gZC9;ӱ=fCJ#!TZ0\\8@[\u0004Lbk51X]\u0019iԺ1Qݔf\u0000\u00110Y\b*`\u000f^XZf~q#i~\u0012\u0018^_iz.'?a&\u0002\f}N\f\u001fVn-bI>A&\t}sl j\u0000r3rf e\b*z+*2(\u0000r\u0010nG_\u001brޫ~\u0018L@`zT0K\u0012\u0004\u000fr<]e6]tX\r\n]\u0014.S\u001b*eǙ*0=\u001f\u0015\u001b\u000bV}Y;HKM\u0007j\u0000#\u0004/J[\u0001G1bGW]j<б_\u0002귄\n-\bvwYY`\u0010f(\u0017%:\u000e\u0018q&l\u001an7ӯ\u0006:SA1~^\t\u001e:[PM8]DžBQbqz)~Oi$v)v&xKt\u0010:Jd\u0016GUe+L6\ff\u001dxK$GJ0-TvA`mXz\u000e7f\tV\f\u0001VLPz\u0004N\u0016\u001b\u000b\u0004,g\nΟ4Y/%v*8)jO0c6cvG-BK[\u000f\u000bM\u0004I\u0004O\u0017!\fHeȩ-h+_CHiȹJkNt8JZ\u000b\"H5U\u001cZ\u000eDPKւ4\u0001m繟b\u0014+`nA\biz*~,Y\u0013:#\u0001sptyV(#t\u001et0z^<\u000b\u0019)4\u000f\b1|YUyH\r2MAmAkŠPZCN\u0014\u001ab\u00154?\u00013\u0014EIqd?2\u000fa$\u0000E;V\u0001f(BhuF3\u0005kR>1\\\"D.Z\u001eX(O#!i\u001ec<\u0018q\u0013J\u001afG\u0010E_u'?\u0004yc\u0012d\u0015,\b\u001d\u001f\r5Oh\u001ff@~=ft֭G\u0005G0MK)Fm\u0017\u0002ƪm\u0014K\tF^\u000f7Os\u0017\u0017oT4\t1 xBl\u0007)P\u000bX\\\u001fx!(9q%瑆*k):πZ(AZxb)G[lM,ϋ~\u001d+4\u001ci\u0018\u0003\u0015O$I\u0014cH޶\u0017ĭ[Sg\u0000$&)\u0004cQp xV\u0014:J\u000e2b\u001b9zGduJ!j뉞xuJRQr!H+4\u0018K6\u000fu8nA߼0\u0007\tz/J\u001ey#8\u0011\t\u0013KM\u0019r\u0015+\u0002\u0007u\u0002\u001f\u0005#\b7?Rƨb~3ͱ|JP;\u0004e\u00179~X\u001f4\u001d\f\u0012݁wL#u7A%I=b\u0005jmωLU541@+0c>\n\u0011cۊb\u0019o:H&M.;\u001e)4g\u0018Z\u000b^\u0016\u0007\u0018(6G\t킮\u001aO>:\u000e+n\f|\ba3>\u0019/p6\u001c+\b\u0011\u00017f5W\f^~`k\u0017L@|Ym-lR^\f!Ϊ\t3Z#t1]h%0'\u0004+N\r8@e$ך0QX\fwz\u0000\u0013ѳV9\u001e@qE\u000e]TY\u0007OQ\u000f\u0003G^o\u000f!r0#Ef7EPvBľDv\u0002'\u001e=N\u0006BH9\u001cXrQ\u001cj\u000fX|\u0012^\u0010R\u0017^Pd\r!,\u00072|t\t/#L X@(\u001dRe渞tO!J ✚i!°3\u00158Qf\u0019J\u0010\\p\u0016T^d\u0017_\u0001\t\t\u001c)\f`؞\u000eUM\u0005M\u0019+\u000e5Zk62\u001c\f\u0015$\u0006\u001e /\tИŰi޻Z ?U/*rt[\u001f5s,/'EVA\tK\u000e\u0014\t\u001b%Zje?\u0011fZ0\u0015c`s\u001d %\u00004hoܺ;~GTeW܆\u0012P\u0013t< h\u001azEpfӼ;~Wl(xrH\u0012>e\u0013e\u0016eh]ŚEb02a]iElY΄oI\u000eBg,!J{QZki~.KLQ\fȅyn=Tm&z<\u0014#l\u000fhʼj-Up3E/fHa(n z_U\u001cWd\u0007)\u001e;U\n>h\u0007 Bg\r7Te\u0018t\u0015r ɬ!VB8p$GD\u000fVۋ`ۉ\u001fY~L\u0013&\u001b\u001a\u000bZ̯\u0010#Egb)sgFS:\u001d9/\u0007Zk R$K\u001dTZtj\u00012Jfb\u001cC,Y.3i5ݟỚqrp!Bk\b\tR\u0004ކs\\ʦA2|B5A';\u0006\u001c4\u001c/0\u0014+ղV`\u001c%w/Z@}\u0014\u0019%\b/Bo\b)E\r4Suc݄}.I\u0014\u000e1L\tB\\\u0017h>\\n'zOg0|Se,Wf\u0015\u0014;]u\u001fuMt3H_d\nM䇵\u0017\u0015p\u0012\u001a;R_\u0010\u0002Lj \u0001ǩbK1,G0Q,bq=wb=\u0006-@l\u0000\u0018jQ-ڏ\u0001㏰\u00101ݱ\u0003,y\u0010\u0002\u0004\u00117\u0002:\u0006S\u0004,_\u001dX`_e\u001a湮A\u0010\u0001 Ft.\byI4?8]i*\b.%i~R\u001c'k#\u001bR\u0001|2'8\u001e\u00155\u0007\u001e?n\b+Jd\u0011\f% I \nHV\u000fTR\",z\fa\u0014\rЙCMR\u001cR\u0002)zO\b\u0001\u0018?*`Q{\u000e\u0013`r\u0001\u0016I+\tB_\u000e4&xɊU]j\")\u0007-?_$X\u001a:KYzO,\u0000![pCV1Bө呂s'x*(;_u\u0018\u0018\u0010K\rM\u0011;\u0004\u000fSȕV:aw\u0010$V]\u0004plCN*$D#lj%JGZ(|7x>\u0018(z3\u00167^\u0015:bn:K7JπfI}жƍrj\u001095\u001c\u000f[Orm&A/\u0007*خ\u0019=2,\u0003\u00134^w\u000b+A\u000b\u0001<\u0012%)*Qj\u0003Q\u0007$)t\u0012\u0010\u001a!x\u0004A\b\u0012\u0013G\b\u0014\u0004\u001d?(\u000bsg\u0007f\u0012{ES)Ήъ_2x(QRI\u0005`J\u0001R:/N``4\u0013R3\r~G8,\u0005fsV1#oOJ\u0017i6WX9h)`&\r\u0013K\b;1VQ+9Z\u0010eƜ\u001al4\u0003H\u0018PnaOb1g6?\bx\u0007\u001a\u0001\u0003\u000fOr\u0012c\u0018>7ɑ\r!1χ\"5ĀÙ9dxύYH+=\u0011&\r1|P$*\u0019kǕ\u0018rn(qM\u001eXn&\u0006Z>qeǓ\u001cX'FO\u001bfvLR\u0003dz\r51L\u000e6KW-$x\u0016y{\u000b\u0004|\u0005~'a?[-%\u0016x\u0013D4_ ~+\u0004\u0007\u0000\u0014\u0005666deadb-b133-4f9d-9305-95aa5c54b0-a116-4963-ae20-99dd87e046-8079m5l1637h\rW\rn\rQ4& 1\b_\u0007tQFºh\u0013F%4\u0016\u0015\u0007P_aA\u0000)4\f\u0003O@\b0\f\u0006~q\u0014?\nb\\\u001d,Fإ]\u0016[a\u0017>HmGk\u0001\u0001O\u0001sJ\u000ei\u001cP\u0004ES4S0\nHr|hbوX\u001c8L)=\rr#M\b\u0002t&3!hyP&\r ea3< \r\u00027XYՑY\bȉ\u001e\u001eR&\u000e\"fy`pd\"h`\"\u0005\u000e\\0525Nw \u001cbBc 1A\u0004\"\u0005\u0012Y \u0003\u00149\\lj S.\u000e)\u0002$\u00013&\u001e,&\u0006\u001e\u001c8\u00119\u001f\f\u00110\u0013p,F#\b\u0004\"\u000e\u0002hi Ȣ\u001a\u00148$\u0017ɡPD(01I\u0003\u001ad\u00124\r\u001a\bpi\u0000`\u0006jdX$)H\u00005sj ㉔\b!\t\u0002e\u000b\bċ\u0013\u0011\u0012\u0011\u00040!Kcr\")%T1Hi)Q\u0000\u00124\u000fR!D\u001aRX$@#\"y\u0016h2\u0011 8\u0012ʀN&RX02\u00054'IP`0p;\u000fs<ɍ:.F[qn?߈=8mF\\ɺme>\u0018\\\u0012\b_OSu\u001dYڞZ|\\x=\u00162֨\u001emVg\u0005ѿXk^̋>~miR-fxY+U؊ѫ\u0016{nu[Q`d~{pW)6v^q\u0015U\u0010\u0014Ż\u001e|fC\n\tz\u0012d\u0017Ɂ\u0002$Ha@#`}KAB\u0004gLH(@`&\fD\u0002hP\")@\t!\u0002a\u0018\u0003\u0011S#G\n\b8\r&\u001cG\u00149\t\u0011ô_\u0013Rŋ' t̔ wnf4$ә04\u000f\u0006\u0001ZHLI1M'j$ȡaF1#NC\u0001)9(\u001cD3#~B\"\u000eG`WvE\fI3+V*]]n\u0007D\u0012=S\"1\u0019I L|D\u0003DR\u0002i2\u001a 7\"\u0005RJ)[J)aK)`zP$\u0016\u0007\u00015,ʸ[x߿m[}[tگuT 3V {1^[O-\u001dFmݮ=Vbo7_]%^W-^W]cwnJU_Me\r絪W_^t/z=j+wenzA|sV;>{ͽ\u0017{[7V_7J*ɶA\"S\u0018WۭZm[loEP\u000b׽2\u001bWk*mvݰnl\u001b!JQֶ];c}\u001fWRԭ\u001cTcpѠlu/kx\u0017},^mV\\eZ-:s\rVXl篙fފ,jX)GϏ1[O{+귅dh3xeBQ׮}RE֞J2nٟGV\r\u001fߪGVB\n\u001dpbsZ-XS\u000f+E[b\fJXp\\)ܰ][%Y(-+c^-S\u0010͋DѸzTRI%-V؍1[N\u001dTCwk\u001cPnp@\u0018ԕV/½y1e볾zJ:ָ[9\u000e.X6k:vC:[z}Ƽ_Qo꠶k|͕\u0016T\u001ab|?/\b;ʿ*\u0006{\\]#\u000f~krwp\r}ge8 \\~\"lW7\\@\u0017D\u0014kTA\u0004\u0004h\u0000\u0013\u0011\b08\u00100\nY\u0000\u0000\u0001\u0014\u0002T\u001e$\"\u0014\u0016\u001c\f(\f\u0006\u0002@\u0000\u0000@\u0010\u0018\f\u0001H$a0\nyk\u0007j\n\u0019FbC\t͜Sc>k.;BX\n=IEMB>^)r:\u00178,rYvcaX0\u0010\tEp(q_8\u00044(=~\u0006HNѯ:ht\t\"/\u001aW\u0011kA\"̮D\u001fœI\u0006\u001a\u0003X\u0018,jplk@!\u0014g+ib\rȉSO[\b3jxShv!}\u0016\u000fgf>C.kޤx\t\r[ۢ\u000fU'ƥ]\u0013]7pӄA:\f\u0011\u0006\u00004m؊0\u000bb\u001es?ܟ\u0012d\u0018!\u0010\u001aP\u000fli+݆F\"4 u靡`ּH\u0017CHHP\rP0UY.Q1\tx%LnY:\u0015\\\tq\u0015f=`V\u0000PA\u0007\u000e\u000f$=\u0016\u0010\u001a\f*_8\u0000\u0001\u001cW\u0002ix\f\b7S\u0006k6.\u0019WiI~4ZM›_st#nw\u001fl\"\u000fj\u000b'\"7\u0017{\u0016w\u0004'\\5ҝ{~qM\u0014mUH\"L\u001bG\u001eda.}\nd\u0016B0O$i,kcxjFHGG(C.%UrPQʪ\u0003&W\u000eb\u0003:\u0012Y\\xg.2\u0017bp% 9>X]EJ2\u0019g8= \u000f+v\u001d\u001d;d\u0006\u001dp0.\u00120VC( W^(\u0005\u0003cwBPÞ#}<{/Jv%>U0e@\u001bx߻\u0015LP\nA|tvI\u0011r}\u001f\u001a:xl\u001a\u001e\u0017V ,\u001apDғUD\u0002<8 0F\u001f;Jw4\tDʄo$rօ2ÆhMT\u0019Ƶg\fY\b>UD-!C!y\"7\u0006uԥ\u0006Б\u0012Qh\u001f\f\r_\u001dNG K\u001c\u00077\u0011\r\u0010h%6E4Nb(,\u001bU:yHL\u0019M\ntȖ*\fߖv\u0017bm\u001c~h\u0016-8t\b\u0014\u000fNg \"\u0014c\u0017J4ë7N1cȡ͕$\t'Ε\"O1-lkK\u001cڋ!3l\"\u001aL؛vi\"=U\u000eU~Tt\u0011TN/\u001e4F\"?]މ\u001c\u0000x**\u0006H\u0019!\u0010 \u0013\u0007`8ʍ\u0004|JGĤ\\r\u0003xRh.n\u0004A\u0000SIb{*M\"tH^솾Ӹ˽ma^Io<\u001ab˒3YM\u001eʤ*\"Ti>:֘ߟz2\u0016M\u000f\u00076Mr9|\u0011喦3,\u0003Dxf\u001ci\u001dJt\u0003.\bh \u0017\\ؼw\u0018Č+[E}\u0007S\u0013I,WT\u001c\u0004\\\u0003??\u0011\u0001>ꯆ\u001c\u001crB`԰z!\nqm_\u001a\u0017݊'\u0004\"\r'\u001fc0I7{\f?@I |\u0017\u0004A|/:jGͅ\u000f-F\u0012<+\u000f\"=u\u000b^DtWm,\\\u001b‡CDrY~0om\u001dr\fN~d)BQ\\u\u0017#\u001f:KODJIх\u001f\u0000I\u0007\u0007\u0017HFq\u0017o\u001bKmST1ln=oL\u001a1l}D&enP\t;\u001dt4\u001a=\u000f \u001b\u001f)%Q3$M\"\u000boFL#TO K\u0017J\u0010D1\u0004]X:z\u0003*\u0018@\u0012&q\u0012'ѯs>69AO\u00145]Ew@\u0019U<*i^`W#'ެ\u0014V1\u000bK.`\u000eɕPˠB\u0016;=gA\\\u0013\u0000mJq/زSا\u001a\u0001Y\tAټ`SWwkź\u001ae\u000bP:@du4\u0004,EKB.\t\u0010BQi60w\u0012A\u0014BqC\u000f6#ſ''\f][ktڄ\\\u0012\u0013\u0007|]pb?\u0015R\u001ei/tZWGYs-D5+<\u001csVk\u001e\u0010Œq\u0012yc.8;оilmE\u0015\u0012䮓\u00035\u0016J_\u000e\"X,27$Y,+\u0015E~\u0007.\f&NVЕR\u0015kCݢA/k\",\u000ftG]3AdV\u001a*\u0014t*\u0011$\u0006t\f6_\u001a8\u0002]/bu|zgNcH\u0005y\u0004{H)\u001d\u0010ܱX\\:gyaF[٢[\u0015).A@MQ\fAkDT\u0016'\bSURe\n\r\u0012\u0012\twƷ<\u0011pzUUr/\t\\jn#Z9df$$֣-0dUd\u0005 \u0003yRr{ŗW\tڔ>a\u001f\u0012ᢈg\u0001LB=\u000bJ\u0003΢J\u001f\rm05\u0006w\"4hQ]H8S\u0001G:)\u0006\u0013\u0002A\u0019vY\u00046mnQXvkE\u0003K.ݍ\u001d(\u0005mwh0'_4eS)v-:HcY!xY\u000eW\u0002i\u0010ΚvVtaSr1\buO\u001b\u001d\u0005\u000f&͈&\u0010P\u0014,<8DKE\u0014\u00116Dz:L%.\u0001\u0004[G\u001c-̢]\u0018'\u0016UQTU0q\u0010м72\\4bcp!F\u001dLϭi\b\u001d,\u001b7.2z{fZ\u00110|T\u001f\u0007Xr]D:xpm\u0012\u001cU`\u0012ĘM\u001fj\\\u0019I 7Tm\u0017ԢB\u0007u\u001fں4HG:<\u0002Uw\u001bl~\u0011ڎ|Z]h=Ys\u001f\u00129'*M\u0017\u0010&i(\u0019fD\r,[04H@\u001d!\u000eI'uF\u0011nUj\u001a\u001d\u000fj),A\u000f\u001c2Ҩ\u000fP\u0003\u0010^|\t/Ep\u0003;.q\fl\u001e\u0006Ԟ\u0017rl'i#/\u0014\u001d\u0004ˮ0\u001c1qodŌ_dr%3\"\u0011C՛%p110i\u001b\u001fu)\u0011\u0006\u00184b5eH~rPeu}\u0012\u0017f\u0000+\u001a\f\u0017G\r%eTȗ\u0002\r&\u0018Ȁ\u001cfq;wʄ\f\u001b\u0015\u0012p#\u0014\r\r#kө\u0004\\K\u001c\n,\u0011BmdJ\u0019(\u0011%xrbw\u0001'\u0017oҤ>\u0015$\u001d\u0001#Zs;Y;\u0007\u000b\u0003\u001fhR@\".8&&\u0011ejYLb6Ӳ=IO$M\u0006C(V}p@H=#\r\u0001=U\u0013')Jv\u000emIBg΄\u0006(؏I\u0017Ly-]\u0015s.\u001e`ҡW.W%\rq'6Y\u0007𺓁3[YXس\t\u00110xU4VKА\"_MBb\u001c\u0013Hm5hqDE\u000bD(zXD@\u0007\u0017.0;(\u0016\fB5\"݅q*7%7j=~\u0003\u0001B>W]\u001cm]vm$ja~9c=\u0019An;3C0\u001eY6X\u000b\u0012\u0004kt\u0018V]\u0003Bա\\6k5|͇\b)KEC~\u00128p\u000b<%ə4\u001a26D\u0011DD{\u0019b:\u0011N\u001d\u000e⥰]6ҹ\u001aA\rhh/P#?\u0018U&‹k'b|\bJIl'\fv\u00002rܦkԁ)HQҋ\u0019v@DZ\u001b4\bن;5;>\u0000Z\u0015\u0005ԱJRT\rK jHE9@:j]J]zsvh\\1p\u001bm\u001a\u0015&\u001fm&u\u001eQ\u0014ܭ|a2~4\u0015a\u001dՕ0^2| 1+\b`-\u0005\u0014[Ah x\u0005\"\u000b\u0016\u0019_хe=\u0016̸RF3\u0001r^\u000bQ\u001ch\u0003\u0012GÒ2\u0019^3e璃G\u0016L\u001bmՔ̚\u0001\u0017bbh\u0002idqwTTnᵤ\ri\u0011'^u\u0018Y=0\u0012fkH\u00069#$\tk\u0003\u000bWs\n_j>E\u0010g\u0000 Y<1'\u001a0\u0007bt6Xr$\n\u0007\u001b&r[Së%ģ\u001fi%k\fl^rn*U\u000eY%a\u0011RBU.#\u001eyT[$nA~ 'f썸%Le'Sg<8\u0011N\u000eB)U׻\u0002v\u000eIٚ\r|s/s\u0004\u000bEן\u00051[Q\u0004f6!Ss\u0010\u0019HWaJ^g<*ƔH3%>\u001a<%dt\u001b\u001fp\u0005@\u0014\u0011P9\t\u0018G>\u0016\u0006}.SD(\u0000H(\u0011C\u0016 h\u0011F\n\u0002{2BT(!Q\u0005f\u001bW&?0a\u0018\bs\u0014\u0001hb5\u0006\u0001R\t\u0011gtP\u001f\u001aaDBӝgh\u001bﲰ+)\\&\u0007(\u000e\u0019<h~qkҤ5/\b(=ͣ'lYPb\tx3**bq^̆,\u0004\\\f6,k\u000f\u0017]=,Z{\u001b\r\u0016Q!D;A,gm\u0004\rڻ|\u00034J\u0011=@>M,4Il^T\u0017,\u0015A;fy]T\u0013~/ު\\4Y Ad\u0015h`͐x\u0015r\u0011Cr\u001a\u0011TG>c3fQh\u0010#XV\u0007)$\u0011PO-8\u0015F\\|O$_kу\u0011$JE\u000fe\u0014\\1B3\u0004\u0007\u0005=\"R8ŧ\u001bzIѷ6\u001fDn>cL\r\u0016\u001dJnY>C\u001f\u0013W\u0004NZ-8eUo򏏄\u0018 i'\u001d*Pj\u0001\u0006I'T\u0015\u00025I\u001cJa̠i},w\u000395\t\r5\u001a+ؙJGre3k(\u000b\u0005~,F\u0004\rǶü3B\u0014gHۏ\u0013`XI\u0011Ugn1Zة5sI˔\u0007w?\nLOi\f̦\t\u000eŤ%\u0012P\u000e/KI\u0018Hwg¦׌~\u000f$\u0003sfl\f\u000fW \u0004\u0007T3TuhvXJ\u0014y(1Ņ\u0013S\u001cmO8\u001a\rD\u0011\u0000l|\u0000\u000f4\u001aZ\u0011?25I\u0019\u001bY3t&'\u00127R&\u0017\u001b8\u0019LZx#\u000b<\u0006OťyA\u0018xy>}r\u0013#D\u001e\u0012E\u0004;e\n@|q\bQ̯cArQ\u0015#ib z.:BE\\u7S0uN`\u001fl\fg-,\rj\r\rjN\u0006\u0010Zsə&,+Dba\f\ba2YtC\u0000mhs3lTgXEܳ[Knͅ9\u0003\u000bWHD!`m\u0018\u0004(@CQ\u0011N,c}NGIo\u000f`Ң{Y{A\u0017=;d{= \u0012w\u000egA\u0013mA\u0010\u001bw VE.J٦\u00104\u0011\u0000d¡.ٞ&L\u0002gƣ-^\u000f\u001eaAU\u001b\b\f\u0012Īsde\u0006~\u0000g\u0011p>\u0013\u001fNa:\u001do\u0010\u0006a\r7Ȑb!O\rZ3N-6\u0015{\\f(&;==\u0011\u001d:/wAsB\f1v\u0004l𳬠G,YWB\n\u0011\t:\u0012O[}bKFwK\r~C_C\u0014!\u0010\u0017\u0002[\u001b\u0018'\u0016.\t7\u0010yXlk\u0004S\u0015n\t\"\u0013\\fUP4x\u001fډ\t᲎UraHb8\u001c\f\u0002ECa~\u001eP*nŃ\u0003ׅ>\u0012\bFtgu$\fVEL\u0005Q\u001fz.*2ZPyatH\\Jg\u0006$\u0018D1Hl\u0010\u001641\u0002\u0015.`G\u000f.\u0004\u000e$$\u0010<\u0018+^Z>y\u0015\r\u0003$WE\u0000 $\u0002\u0000^\f\u000e\u000f[oyϯ\u0015{?zV{W{mf^~mwf19nǛzbl=o\u001em\u001e{=bqyWQkGGkGo9\u001f\u0019guvWbf\u001ex֜E<;^,r^zs[_\\;\u0016|1~3xY؎_;bbyθj.ڭϙ<{y6\b^NNr\"{e)^\u001e݋\u0016 4\u0007\u0016X-Ͼޜ1\u00167b[q_o\u00065{E=,-ދ`5V\bV\u001db+^v\u001f-zk\u0013<8f1g\u0011ػ>Gő_{|5܏E{wQUk\u0011dqH׷E\u0011[\u0004I|byE0\u0000E\u00143b=\f\u0003\u0017d\u0005}N*\u000bR\bS*~V'\\1eLjP!\t!`_d֨7FniEy\u0010n\u001aF\rd \u001eAsyD3y(㴦\u0018z:⫇\".Qd2k5؂p\u001b\u0016\u0006pKtW\u0001NGkn)\\T\bZJ\u0014\t\u0012Z\u0010D\u0004\bIDž˦Ī\u0004$\fu\u0012l8&\rO82 4F\\\u000b4\u0015\u001e3\u0013\u0013\f\u0018@@\u0013,\n<&g=3u\b1_\t/0\u00070n&ͩ>bd66j*F\u001aT\u001e\r4\u00062ɈT9\u0018@\u0018L\u000fǹ\u0013΂\u0010*\u000b\u000e*\u0004\u000eA&!\bd\u0012d #\u0004d\u0004]4\bvV9\"\t\u0014\b5\u001e\u0016'\u0000p\u0002!VE\u0010Lv\u0006\u001d;K0'ҫ].\u001dďC\u0012* cr\u0003fBg\u001e\u0015+1\u0010C\bD֓\b\u001a+\t\u001ai\u001ejaHk,\"@\u0019\u0003-X1\"0;\u000bYlSt;H/?RbZz\u0010܋r4E)3\\\r\u0000h;z(OjO\u0000hY\u0005૥ߧpdp\u0001x\f2(%-CK}1ǾP.\u001a͎v\u0017!CB1\u0014M'\n^\"⤯3W*\u001a\u001ei\\ʤh\bQ\u001fD\u000e\u0000(~9L\u001dg_\r7`*NS+.'>\u001c\u001a^\u001f<15[-򥿗\f,\b>]ŵCq\u001cn>k7_k\u0013Me(ȎZ[W|[;ǢhS6iW-]\u0019wh}ϣyW➯Qn?\u001c\t\rj:\u0014\nj\u0017^\u001c\u000f\u001d@햋^=A\u0003nL\u0013Me(/;_\u0016}m~2A{\f2j{\u0006xh\u0000KaɫtKPR1K\u0017\u0000Krp\u0005=Y\u000edĭh{y*H\u001amY\u00050\u0001.}w\u001f['˅j\u0006@'Xc8T\r}\u0000xq\u0013\u0005dr\u000e[\u000bvYu]\u0017\u00015ш~9P\u001d}k&xhשNfׁ\u0005S!\u001by\"{2_A˜2\u001c $C\u0014\u00022)\u0007\"\n\u0019\u0006\u001d\b\u0004`(h|̦dJ%$71P\u001f\bӘ(n,\u00189ZuFiS\\i^jc\u0018HRs\rR\u0000¬'\u0001\"\u0005 )${\u0006(\u0015`f2\"6\u001e^DW:CI)=:\\0y\u001eMR8\u001e\u000f¦b]\u001f\u0000!\u0019\r$K3gD8o\u0005\u0005l}~E\u0006fHB\u0002vA\bl7!`T)\u0006@K\f/@.Ri\u001d+ȱ#\u001eO8)\u0011\u0016qƨ>\u00071u4B\u0016\u000bw,\u0017\u0016\u001eo#թ\u0016%\u0000\r\u001c4\u001c\u0017\fq\rA\u0018O\u000f\u000evʝ\u001d$8o`D\u001eSkلR9d\u0012'\bq\u0002p7\t\u0001\u0002l%sJ] \"RIQg;Up@J8Rn\u0016ͪP@S3\t|\u001e\u000fkY@\u000fM*\bŻoqڙ!\b2y\u0012\u0013(F\u0012bl8>\tFem!0u=\u00063\n\u001e^:\"~\u001ed\u0012\tLip\u0002^FĹ-8\\I3Rm\u001e\u0003\u0015OUm,d\u0016h\u0002\u000b\u001cڇ{:\u001cBۄ\n_\u00147%H\"\u001e.dQlqsHS\u0010x\u001cme\u0012&Ir7]]?/c\u0005bԙ\u0003g\b\u0000B- px\u0014:]8c3\u0003\u001cIt2)\u0013*h\u001b\u0018B\u0014X\"{\u0019hTc\u0010p\"\u001cEY⍉@0q\r(\u001de\u0000s\u000e\u0004tT6'EBpRЄ\u0001b\u0013`\"\u00016\u0019`r#\u0012:G>\u0004'\u0005Q9Qtp#Lh\u0012\u0005<\u0012%!MdI%\rצ=`2t&

\f&\u0010Q>-a\n\"\\>\u0019Y#`\u0016\u000e6*`C\u001e+̩\u0000A]\u0002t}|CT-n*\u001a\nEBNJ4QEzgb\u001e.e1s?M\u0012?V9\u0014P\u000532}\n\u0004'\u0004kʔܘ}$Ԝ\u0004Ѽ\\V.Q \u00149\u001dP8B*'\u0013W͘\u00182\u001d%6fuL:\u000eL\rN=>Bq)\u00191i\u0000BV\u000b\u001egLUd\"tJ_y13:F?F5\u00167Ȏ4\u001fB9Gg8f\u000fh\f\u0006z2N7F\u0007!zd\u0001l\u0010M\t(͏Pݿh\u0013\u0001pR\u000fnSJ.\u001cI:'ݗv0\tXyk<ںҼ,$\r\u00048a˄`\r;I\u001c?Kƣ\u0005h\u001a\u0005\u0004-V\n-Hٍ$\u0000\u001aaQA%$3H\u0002\"/\n[\u0002;\u0019\u000bN\u001ekwNhX\rW&</a\r\u0018H\u0006H`\u0006Kp\u0011S\u0011\u0011L\u0012C\u0003e\u000e\u00003!s\u001aTd@ʆ\u001c5rT\tx\u0016#٠@VfHDLC\u000bE\u00184 )R\u0003JXR(\u0017\u0014ABpS,\u0012$;\u0015jsID\u001d8\u000fUbf\u000b}<\u000e,3\u0000IF\r\u0019?\u001173״KuS\nP\u001a;Fc#X\u0005ӮGF\u00065]'\u0004]\u001b%nJD|ҽ\u001bXH B\rq1\u0013:\u001b䤓p'-Qڄ\u0005\f]́$Xh#@q`:aJZl£\u0001\u0016SlD\u0016\u0010!-\u0010t\u000b\u0011DX:hl\u0007ml)\u00197O\u0011W\u001894.'\u0001\u001b\u000e\u00058!\r\u001a\u0011$ц|ws\u000e\u000bSZ6#$Al\u0006fGq\u0001\u0007-ll!I\u001b\u001cP \"ȭ<\u001c\\\"\u00050L9\u0004h.\u0003\f\u0005FO\u0006URe&vrup65!\u0007$*J\u0012sf\u0013ҡ\b,4\u0013!\u0006ssv4\u0011Bx\u0000yI\u0006\n2C8\f9d,`'Fk4\u00102+է*:\f\u0015J\u0010$fY34C\u00051eLq|R(i \u0019\u0019WiR\u001ci\u0005vO0[\u001d|b\u00068ǎ(# 0\bh\u0016)e\u0004((/i1y:!(\u00001E2\u0016\u0014\u0004tXK5*ؙJmȓFBBz\u001c\u0006\u0014\u0017;S2\u000fED8`2\u0007JfRjq¤%\u000e3\u0014D\u001a˳dv\u0013Em׀6/'tˆ\u0001elC\u000bE{\u001c\u0011\u0007+\"\u0007\u000bU2prs5FF<\u0004\u001cE\u001aۤk\u0004,\u00014ʚA\u0013nS!uqS@ E\u0006ڊcH3=o2P^F҉`{^\u0003\u0002nJ\u0003Pτ\u001a:\u001egZ8\u0012\u000f,Bp\u0000[Hl\tMHp8\u00024\b3mp\u001f|ISp\f\u001c8\u0014Ҝ\u001c0n\u0012\u0006\u001c\u0005ͨmp\r2\u0010\u000bOhq\"P\r\"D\u0003i^&\u0004K\u0003\u0001ģ\b\fHScpi@Y\t6X\u000e$dc净ǻ`\u001dPwJ^{뎉D`+\u0000)Z;\u0006nh\n\u000em\u0017ARprtZh!( \n\u0018h\u001df>f޵?2a3CO/@C 扜Lg^a\u0018|=,)s_fr\u0010NKKaX8\u0016@YX*c\u001e\u0007.$\u000b\n,3Pg؜rR`ZzD1u\tH}%$\u001a61(#\n dz!\u001dJBDp\u0004\u0015\fUba$\tX!\u0011?[D\u001c\u001dcqBP\n\u00189nLJm20I\u0013R\u0016\f^McG\"1? ?\u001aѠN0^urIvk0m1']xNw\u0012a,\u0001LAE;j\"BQ:(\u0001A\tA\u0018!'I%>TK^Y\u001c\u0010\u00049G\u0003+L\u0005:\u0017\u0003*\u001e,Ha \n\u0002\u0003\u0001\u001c9p$\u0010\u000fY+j/E4ng\u001d\u000fAփ\u0013\u001d\u000faK\u0001M\u001b7\u0000g\u0005#\u0004\nCO`\u001f\\Ya3\u001a\u000fJ\u0018\u0015\u000bs4j9qA#\u000fRbt\u0018\u0017 \u0003?E\bZ\u001dJ4q@nbx\u0010 ~\u001dP\u0016r̠Cm8wR\u0011̀0<*\u0001\u00051ϫP\n@$|\f \u0013=\u000e\u0005u(ÇQv!xJTgI\":\u001bOvͅ2ニ\r0t7]|x\u001cJW\rH\u0006gc<8\u0005\u0005\u001a5\u000bRST\n)-Tл4T˙\u0013d\u001bWȰ꜠1]CBW$ 3H60\na/&\u0015^,\u001ap\u0010c\u0000AcU\u0010\u0001G\b5^tOmJ\u0016#iLa0\u0000JAY.\u0004\u0006\u0002\u0010\u0006Ƣ\u001e\u0003\u0003!\u0018P\"T]~`4L1pq\u0019\"\u0011Y*P\u0004||\u00179-`v!\u001c\u0006:\u0004\u0016\f\u0018Z\u000bR٫\u0007)\u0002,-\u0005򬎃\fQ=PD\u000eC\f\u0005\"Ie\u0016S\u001eԳ\u0005\u0014\u0010z\bd*,LUDW\u0019\u001d\u0015Rʁ\u0019KJ\u001b?\u000eJdx\"\u0018l,B\u00053\u001d/\u0015uBUn\"}\fX|B\u0002zT&J\u0011*V8\u00107\u0000!\u001f\u0001>h$<\u001d\u000ed\by~\f*x~|]r\fHB\u001f$\u0000\\cD:\u0011d&EBP%J]PqF\"M\u001aS8Oס])Yb\u0018H|P]|`\u0016(\u0004|(d\u0004H\u0001S1\u0013v*Y\"\u0016֠CP\u0004\u0010D\u0010Pgy\b\n\u000b͡.\f퀒@\u0003\u0002Y4'@\u0001I\u001c@K\u0016s&4BcM\u0017汲A䆵\\2!\u0004\u0004eX\u001c.$ \u0014\u0004\u0003c\u0014dpbZjb4ǣ˓p=\u0014A~\u0001\u000fqhx\u001d\u0014\fx\u000fq&\u0019\u000b\u00025e&\u001d\u0000\u0019l0\u0006хD\f0\bAb?\u0002Q\u0002so*_&.PR]\u000bA\u0013X\bt)\f\u0007i9=\u0004\u0015]*:i.NU6y:@QZ\rȌ\u0019\u0016ʖhHJ\"\u0012(\u0011\u0007\u0011\"Mɓ\u0012W\u001d\u001dƹ4*\u000ep\".\u0003\u001bP\u0002\rĂIEHpr\bH\"#@)=\u0004\np,\\\u0007SPv3t@\u0003T;RR\te`\u0001\nj\u0019k&[Y(\u0006lq+)l&r\u0019x4ReczI5\u000bh|<\\EtG0Kӝ4+\u0006.̀v,ȝ\u0003}vO1M\bcBx,w4aB\u0019\u001f\u00187\u0004\u00074\u0004K\u0001O\u0011\u0004[y\u0010fC x62\u0014N\u001cz+TᘃǮ$HİBc 4-c\u0012IiñL|\u0019SdI\tIcF.s+\bE\u0010\u0014\b(\b~B:Y\u001cC\u001d_@:5\u0011v\u0003̭az&-.&$J\u001a%`*OI%4@Ca_E11\u00044TH43\n\t\u001d N\t.)BTL\\3\n(\u001b$FdIĚ$8\u0014b@\u0003J/USͤ!\u000b'F:#oHMPR\u000b\u001b:D#2Df>!(EaTuu\u0017w9i>1G-TU\u0006N'b\u0003uD#S&MGg\u00052i\u000ecHJG\u0010\rUN&\u0003JQd3ia bF\u0012i \u0018\u0002)\u001d>\u001b\b㥚\u000bu:\u0011\u00039\ncO#0B\u000fB\u0013\u001anl̒c܃\f!B䢩\u0018:/0\u0004|J\u0003Km\u0006Ds!79\\\nk88\u001c\u000fFW$-nL\u0011%N0I!I\f+\u00177WiBV\u0006V߼\"E\u0007F:63\rk@>\u00154I\u000e!\u001e\u0019\u0019N&T\\ FN\n$̱ڔ\u001a\u001a\t\u0015\u0017\u000biR\u001fT~l\u0012\n\u001aYU0ejĐ,\u0011ο4\u001c\r*ȴ*\u0019Qblp)E\u0005\t],\u00109A^gA\tsnC8\\JO\r\u0011$\b\u0015Ap4\u0005\u0013uI\u0015^Ip+Zn*$eq\u0000\u0013i2\u0001'&\u0004owߐLc\be\u0010IBx\n\"(\u0011+Ȗԣ\u0011\f\u001c7j!F\u0007A\u0005\u000f.*\u001a!1FYy\t:\u001eN\u0011q\u000e]bsB>\u0011\\\f㉡LT\u0019l\u0019\u0001G\u0013\u0004rḊ\u0014ΑPP@!/;'B'\\1\u0003cl\u0016\u0001`4:\fY\u0002:\u0002#s`\n\"9\u001aL\f4j\u0005-\fh\u0011\u0001*ñ\bŐsEfEϤ\u0014\u0019\ba\u0015N'(fR\u00139\n־\ns4b3\u0003n\u000bXb\b\u0002rYNte\n@2S2iԅ\u001b\u0002\u0010\n\u001e\u0014Hk$Ta(s-+-˙\u0011Q\n)M\u00128F\u0014i\r)9e L3)\u0002gE*\u0003c+\rlM'fjbUΈB)֦)\u001c\u0017\"T@.F\u0004;[X\u0015M*\u0015y20`d\fuQ_&-CD\u0011 \u000e(\u001bs\fR4Tr\u001c$F\u0011\n\u0019]Yf/`\tpuߓ\u0011T-\nd\u0006XXJ\u0018\u0018\u0016\u000e\u0006\u001d\u001b0pK)]ւQ\u0002(3\u001a9N7KQ[gR$\u001f re\u000eO\bV|lv\u0001\th4\n\u0006\u0001x\u0013!6\u001e`\u0016D==\u0006:)C%EA2\u0019Xʼn\u00048a]dSr\u001bp00\u0018\u0018Sw&\u0016\u0005矠BL`\u0001\u0012_zֆvy\u0015HƖ\nQ\u00169\t\"13**H\u0006e*T\u0014?=l+Ain.\fHc+\r1ZKK8;MXb\u0010T\n3w\u001b`\u00034(HeTd`\nNh\nI6\"xh\u0018iꥎ&ZmB\nSp+,0?ĴI\u000603\r\u0018z3\u0003dT|\u00108\n.Bg)L\u0019L50\u0015@\u0005:\u0018@P\"\u0018d\u0017\u000e\u0006(C3UH>&;\u0007!D\u0004\t*eG&\u0013\u0002|\u0015ZT!X+!5`D\u0002g5PنShw\u001am@h\\4\nE\u0013\r\"ij\rt9IgFc. Iǚl\f\u000b\u0007\u0002\u00017:@\u000f&f&\u0010RG\u0004\u0004>\u0017T\u001dXvb*%\u001c$,K \u0017NG\u00119酖 F\u0016\u0012\r\u000b\u001eI\fQ-\b\u001cҸ:&Ū\u0011txAar \u0013U\nB:\u0001B\u0018\u0017\u000e\u0006&Z\u000bE*\u001c\u001a#wL&8^~!Ab ˱\u00141V2t\u000ft,\u0005\fHFԙ\u0001\u0007\tH!'fr6%\u0007\u0016\f\f\u0002k\tET$_ʔ%!C4Y5R\u0018d\u0017\u000e\u0006!f\u001dMJ\r!::KC XGP\u0012Ӑ^汄`Y!`,\u0015\u000b\u0017\u0006\u0003M:\u000b/\u0005Mc52;C\u000b\u0007;]\u0016\u0000c\u0014\tt*'Ì`4\u0019y:l\f2B0\f\u0006\t. 4HQ4\u00104o7\u0005(bi!\u000b \u001a^6\u000bU\u000e4:#R@\u0000D\t`\u001d\u0014\u00020\u0010Y\tpʅ8vHR\u0005aK)\u001e!-n$\u0001Aj\\\t\u001dK5Ap7`B͓R`X‡A\n\u0000R\u0004B2EΆLJO\u0012;HQ3{![5bAi!hإdb%wINW\u0019B\u00138\u0000N\u0013y.\u0010?Sc\u0002\u001f[\u000bAѓ\u001a\u0005\u0004qtܤL=NZ\u0012LV*@2H_h\u0018\f\"$\\\u000b]C%Y ~\u001b#-f\">g\u0011\u000b*6PJi\u0005\u0013iZIez\t\u001bAX\u0004$\u0010$ᡄr\u0007\u001fQ\u001db\u001f\u0003%b'b\u000bQ/˨$C#\u0002\u0000\u0000\u0000\u0000\u0005s\u0011\u0000\u0000`$\u0014\u0003\"X*\u0010`~\u0014\u0005@h@I\u0012\u00049e\u0001\u0006\u0000\u0000\u0000\u0000\u0000&\u0000XF*,+eu\u001d|[˕^R9qE\u0013e\u0006Ő?b\u001bu\u001f[\u0018뢡XVqp\u0003@\u000f\fy&\u000e\u0010+!X\t_\u0015$b4\u0005c\u001dxge/6\u0010\u0005jkuf8\u0013RKm׾\u0003'\u0012MBtGcL]bsF$OG)g\u0012;úb%\u00069k&J\u001d#R*UuwP|Qtj\u0007DHZww|6MB\u0010C3ͩ<\u000e\"c!I'\tC{4R⤃6Uh6\\<_u.9X⮛N>\u0001f4K\u0001ֈ\u0003i\rn}o)㞰N\rBJt\u0006v!Kb#f\u001f]N{3Q\u00187DE~Acoш[m\tOy\u0004\u0003~jqZy<\"p\u000e-\u001e9֍{s:ܿFtR3I}\u0011Y\u00035J/)\u001a\u0011M\t^X:'pz4Dox&Ը-h\u0015\u000ejJs^ݶ)B]\u0001I\u0003!a)j\u0004zc\u000b[|\u0003zW+Z5,u0\u0012/֫A,Q]E掄CBb\u0014Z%J\u0010gZ6[NQm7*\u0014@RnMR\rg\u0007<}Fͳ&iLY\u00072~T\u0015\u0007\u001eǠ5EJdg\bˇRqEȂ\u001a\u0011\u001dh\u000b.) {\u0007*B\u0014H/\"'\u001e>DǖJ\u00046`tT8VvW$9ot<~BtCc\u0011֐:\u0013y2\u0000\u001fjs\u0015T\rkeޔ3}6|z%вu2^D?\u000fm\u0016ZCJ\u0005%\u0016`K\t\u0006*%(\u0016iY)\f'q+hL#@}C\u0012fVr%\u0004\u000fD亴ZIl\u001b7\"R/\t̍XW~~}U\u000bş\f\tt\u001c\u0011oGg$s,\u0000\u0001ܒ\u0007\u0012\u0016\u0001o\u001eh\u0004Wl,l,\u001b_\u0019Zkg\t]K\u0000E\u0016\u0018)#ꔡ\n8\u0017ӂ\u001a\u00033z(~\u000f2& L]!93[zxui/ѷѨ\fԓY'\u0002\u0001O\u0012.-\u0004\u0010y\u000bN\u0002\u001ad{ts:?NyΌRiGf\u0014]\u0018\f\u00011\bv%\u001d |\u001e\u0001+?W5!d\u0012/V2f#p|cf\u0003[F;Zsq VO.FW\u0011F-\u00111LuNku\u00132\u0012!hdž}\u0018Oj\u0012\n\u0006zU],Y\"4zyb\u001e.ē/<\u001e4\u0001{zfqR^cLu@~+J\u001bv(|zMNӷ\tUc\bwd\u0011\u001d%,VQ@hCn\u0017\u001c1O\u0005RH<\u001f}\u001eC\f}o\u001b0\nns\u0016tAȕY`v\u001aTj˧\u0003S\u0007Ln:Ba\"xMM1\t\\*\u001a\u0014~\b\u0003\u0000rD#K?}Fp{{J!oL\u00137\u0006A#\u0007>E\u00149g-@X`h\u0004+\u001a\u0010h1ݢ\u001dв\u0019cje\t{#%zDŽE\n\u0016M\u0011w(oXt\u001e\u001bV]6p1@ఙ4@nY\u000eaoH⟼[7D\u001fr\u0002\"\u00173\u0006@\u001bOU~'\f,\u0001m\u00077tkZNg̗ۗ\u001d\u0017S\fm{\u000eBIhytyGo=F$T˟\r\u000b\u00167\u0004L\u00100C\u0018\bsc5:T֤{\u000b\u0005%Je8X\u0001\\G>\u001dM\u001a6IM.'HN΃wi~\u0004fnX-*\u001fb*s8Z+~ͩ`\u0017\u000f^(\u001esi55\nwgUaL\u0001ZF;!+4*=\u0005ԁ˩plW\u0003LӦ%\u0013\u001bMaRW\n\u001eiX\u000eaDAEa\u0006fO\u00057w4)$aj\u0010@)T/L\u0005b;`m9|:\u0013|$i|\r\u001cz}C\u00017\t\"\u000fӚ,\"9K9D5\u001e\u0001EJ\u001dyO/{D@a8O\u000f\u0019ͼe\u0002d\rY#\u0002 a\u001c;ؿh\u0007<>\u0018(\u0001\u0014\u001c^VbŞ3֑}$hyGjg}kir\u0010\u0002#s\u001a)\u0016\fCm:bo\u0012O2@\u0001&H$\u000fy\u0014q5YK/blW/Gi\u0001d\bQGFˊ7RNbJ~2%7Ry=\" Ek`\u0011:+}T\u001c\u0014\u0016L\u0010_T\u000bJ'YFuiN\"DQ:]K,OM\u001cj\u0015\u001cx~pp]$PxLBEuƷ*\u001fھ:6\t#ύoza-W\u0017JQJ\u000bA{K\u0019EL:!nU$~V4\u00175k\u0014|K]ܸ~zf7M\u0004\u00111湄%3\u001c<2P\u001f1`ފ9`){\u0003\u0014\u0005*,B\u00132\u0007q,>\u000ba\u0010_.Vjl\fQJC\u0017̹OP.׻\u0007b\u0018x\u0019)߇lQ?oΝX1U\u0010\u001eR\u0003oe\u0010@lY[\u0011*\u001aDz!ՍuU?YeỵE~j#>A4?/7|\u0010Ӻ݀\u0019wCQKz3\u001d\u0005uM/^\u00071\u0000γi\tc^o*^k\u0007?Ğ\u001f\u00061sSo\u0017\u000e\u000b(p\u0016K3c\u001aoՀ\u000b\u001d\u0005$q\u00017J)3ͷ\u0015k\u0011y\t\u0017$\u0017|$4q]l1=ҙ\u0005\u0002|[*J\u001f|\u00008\u0006mR~@R\\)c<\u0000(\ndF]|r;wX5\u00169'Y\f\fG~?#\u001e\u000e6\u000f%\f~jt\u0018FCla\u001eH12\u0014H1#qҚ\u001f;>C\u001c>UM\u0002\u0014o\"H\u000fb\u0000͐%xZ\u000f\u0017v6ףh\u0014\u0011\tGQAL>\\:u\"7@\u0001#v\u0002\\u\t.\u0006\u000bڈ5jd% >%!1q\u001bY%Z \u00177\u0006+F\\e;;M\u000fjb-]lMg\u000e#\u0013!\u0000\b\u0007t3\"&A|\u0002)>e(kʅ\u001eS-@\u0001g\rAZuN\"\u0001ǟ\u0016tE'7\u0002+\u001fi\u0014&ા\u000e0<9ʜ?Mƚ/\u000f>\u0016\"j1\u0001b?+]!M?<%|\u0017g(Y\u000f`m^\u0006Yőeb\u0007PtB\u001b4~d\"H\u00182GG-o\t?~\u0001.=?KӜ\u000fF\u0012sp\u000eUB\u000b2\"~T]]#G,6\u001bmᣢ \u0004\rfݎo\"#X3\u0002a:eSIМ\u001aΥF\\&ꨅe+Qtf.-G9MGbjBGtR#N4\u000bH\u0002^+ Ɂ|ۤ\u0014À\u0019/\u001d\u001fQѩlQ\u0000ZOkrNlIAw\u0019\u0004qdCg6_A{^x^_\u0019$G\u0011lu%T\\\u000bv\u0013uR\r8M \u0015wA\u000ex]v45pla\u0016\\\u0011b\u0019\u0013\u0019k\fp$r`vP\u001dTf\fA*Svtf\u0001[\u0014\u00056U^\f-\u001aCEfG\u001ah\u0003\u0010\u001e\u0000Ia Anq=\u0011z\u001c\rK\u0012\u0001\u001d/D%Oɺ\t\u0001yq?\u0002\u00052qG4gߕ?)@Gf>riYT\u0017ՈTrXT\b\u0016lcts1AK->\u0019\u0005C\n\f*#^$P8;ƢHrJ^PB/F\u0016a0Aϼ\bgf!ffL\t\u0002#ĸ(]$l\u0018Q\u001a\u0001?-ZUoH7i\u0018AUsBB0/P274\u001d\u0001LjM\u0018e՜\b~\u00013C<ԯF\u0013\u001a\u0005h}\u0006M՚Q\u001f\u0018\u001cg\u0006ι \u0016\u0013M{d^XRE\u0012b\u0011n6gq\u001092P\u0001\u001a[\u000b2);\neX?:\u0010ǽW-k}fB\\@Đ\u0003>=\u00159BލϹO\u0015\u001enJ),G_\n+Q\u000065\u0019\u0018\"\rѽ\u001b\u0011!V\u001cqD0-&X\u001cJK\u001fFλ)R\u0002\u0015\u0016U\u001bor*;$3<\nz\u000blkР\u0019(mt1\u0013\u0004q٬%ZI_p{TvCꀬ߂|Cnr\u0010N\"c\u0010\u001e\u001bAtRuM\u000bx:ykk`\u0010\u0002]mLV\u0004οS`L_U\u000f\u0000\u0012\u0015e5%\u001bi\u0018҇Ay~ri\f\u001a5x\t\u0014ȶ'W@g\u0016o90)Q\u0018Vv}\u001fY|U\u001e)^\u0002:pmȭo4H\u000e \u0003|&K(pΆS%`B\u0006L|\b\u0002e\u0015\u0007\u0005͆:5YG\u0011L򉦵\u0007\u0005%FŃJ?P%\u0012\u0001a\u001f$8Ztpq].Ke?#\u0014q5fd\n\u000f\b񡡄%\r[|aJRQS/č)1ނ\u0011\f\u0019RA\u001a(\u0003CI\risbn\r]\\G$\u0001\n[1|5F\u0006\\@\u000f֣cJ\u001fkɞH/\u001fxsu!M\u0019'!ߢaϗn%\u000eQiXUD}_B-\tݺɍ_Gp՞Wpߦ9yN\f\u001b\u0016o69P̏];yq0?\u0001@9\u00188\u000flC!0 Sݺ}l\fg\u001d+\u001f\u0000z\u0007\u000b\u001cU[\ņS-L_fe\u001f\r~NaLX*\u0018c@Xn,\u0005\u0002 q \u0010blO\\=\b\u0004e\u001b׳0A\u000fd\u0014~@I$Mn~cT&/\u0015)j\nR$\u0005{xSQ\u00135.L\u0002dT?\u0010\"h)͇5\u0000B.K7\u001dޅ\u0016(BHS:@\u0014fM \rZ\u001fh1$˫\u0005̨Q\u001bI\u001b>~HHG=K\u001a\u0014@a#/\n!oSXY'\u000fֺ^\u0013>GZ\u0012j\u001e\u0013­\u001fs06\\^pB-E\u0017\\9\u0015\u001cFozgB\u00034\t\u0012JRsӓ4\u0015>us[<\u0001\u0011blTTlZ\u0016o\u0004u[\ry\u0001Ԝe2\u0016\fK\u0019\rendstream\rendobj\r27 0 obj\r<>stream\r\n\u0005\u000bw8\u0003\u001d${*PWyX\u0017\u0001%K\u001e\u0014\u0006\u0001c\u0000\u0013\u000ff;H\u000536z|F\u0001\u000e)\u000b>@e\u0012lF6t#&nf},ȷ\u0013oE6\u0003$\u000f%:x.\u0012\u0019?\n\u000fRE[\u00016ۗR[xLnaj\u0011V)w6+\u0002,<;hTk\u0002\b\u001a?pT:\u00196lN\u0000Aű=\u00046\u0018υ\u0002\u001f\u0011\u0016\u001e\u001d/\u0005\bYׅ7\u001d\u0010\u001c\u0007\u0017\u0003#\r\tM9*c,?\u0002/N`ZB5sj!n9sޡ6\u000e;LpP]@6 \bb6\u000ej`p8p\rCb#4\u001e/&esZt\u0010pɜsz\u001crPk\f\t\"k\bk\u0019Se̓k\"}\u0011F\fAB\u000b[ËxsY*\u00063\u0012]˖_\u0014s@Vi\u0017BbK\u0005\u001e;QF\u0001f8hjl?\r@4(E\u001a'GDLL'6eҘ\u0012gkiZB{\u00048#\b!\u0001\u0017\r{\u0012F\u0017.\\p~\u000b}NN\u0012t\u0017t*\"Cg\u0006i6\u0007=gu\u0002,w6\bI-A6EI|P9\u000e\u000bY\u0012~TKC=tk\fP\u001cRҮC|/X6@_\ff7\\\u00130|7%,Hх0>O\u0011gK6\u0015g\u0000\u0001\u001f2g\u001a\u0018R\\B\u0016EʦM<\u001bNώ\u0001452M]\u0000YO*\u0015-Z|SR\rJ\u0012C\bf!z\u000f\u0001kሀ\u0015=;\u0000\u0006*\r\u001f\u001fd4?\u000f2ur~)oifܞ\u0000DU\u0002H$wIO3W;R@+Qfʗ.\ne\u0001ó\u001b\u001fpWٗ\u001d$\u0012s,17\u001a\u0001_t-G$fuQ3Qlf(ޢ;\u0007lLjF\rif\u000fқ礪<2?r|L+sI\u001b!\u0004\f\n]\u0014\u0001,\u001ei\n$\u0014f=[e_s\u001a| w(\u0019 `;v\u0002/DZd3Sͩ\u0001\u0013\u001e\u0012'\u0010\u001f\u0014P^\u001fL,\u00167U\rxw!'a߂*\\\f1\u0014\"@O`p^],!ma\u0013;X*o7)v9dV̲ʳ*R<\u001ef#Un]T\u0010X1\rב<\u001d\u0017mZe=/\u0006\u0010\u0010_՟`\u0017iY6N1\u0014ق\u0016,ٖ\u001aF\u0004k\u000bík3\u0002:\"#\u0000tߺs#I\tXhM\u00113N\u000b\nuh͙\u0006?({\u001d\u001d>ٴUe|\u0011[x\u0012\u00173\u001f{\u0011\u0003pC\u0006\u0015\u0019%Jxǩ$GJZR\u0016iDvO\u0000\u0019L֜F\u0005\ndjĴD8<\\\u0004}\u0004\u0013P\u0019f{֛Hj.R\u001emqtG8\u0010B\u0019@obD\u0012wC\u000bkN͖e>\u001bm\b\u001d\u0011\u0018cGPmd4ƊNp \u0011\u0005}\u0017j*x\u001d\u0010jVi/ؿyS\u001f\u0015H7\u000f\u0011xP>M豈%\u0001\u001a\u0007r,\f#{+9i\u0000\u001b#H\u001fK\u0017\u0010\u0019f\u00156Aa1Y}VA\u0011\nĐ3 \u0010PD5däl\u000bꡐ\u0003'H_a\u0011* >!H%ZhW\u00179!e[GK~UBS \u0015uMh\f\u001d\r/Z_ј^˶e!<07_5(\u001b5>X8Xy33\rI\u0006ʁ\r\u0007WT\\4\r\u0016\u000eЕ\u0003d0qЩ8>XGg'r@\t#\u0017eu,_P\u0019i\u0017A\u0013Ĵ[<\bտU!!d/R[1w!\u0018ʘ.f5Vܹ{ZSjAsP:\t;L[\u0013DwFĉ4-ߨb\u001aO'W\u00115–KD4\u000e&C\u0000\u0006^ \r\u001a\u0015CyulDC4haX\n$n0ͽЦ1d!\u0010\u0001[YK:WvolEy\u0011w\u001aBN7\b徧p\u0013n-!A\u001ek/:!Kf5pٓ\u000b 'hPI⫁޼vc1!aAT\u0001h \u0013\u001ecY ~y\u000b\bo7|6(uz7&u\b;Őϖ\u0013Ғ9P\u00033B\u001bT\u001awr\u0014\u0010L-\u0000cm8%\u0000\u0003k:-<<Ľef'[@\u0007\u0001#ַ+Z+,(.C,v\u0006nW\r3~e\nJ\rD%+\"r&:1*rRbP\u0014d~IX&J\u0002\u0017eS׼qn,=\u00025\u001c\u0002g!\u0019:i*\u0011=\u001f5d^=_b\u0011aH'\u0014b-`G\fq715\u0016\u0000ku\u0003/Pi)\u001fh\u001e!0b8\u00107m\u001b\biq\u0000\f2㗃X̄\u00107TbKMZael\u0014>6+\u0011\u0010\u00155bh9W7}؀\"p\u001eyR#D\u0007\u0006za\u0005Уn:\t\u0002\u0000\u0007\n\tB_1@L[\u0018V$ʈF\u00156lc\u0013\u000e\u0018A\u0016*+`.+8\u001b\u0013\u0004$\bQq\u0001'sv\u0006\u0000wʾ6\b\u000f@\u0000/-vD4%Q@j&0+x\u0019 `\u0013\t\u00032$VU?\u000et M\f\\_ayXtc\u0012z=\u001d@L\u0011\u0000!mBR\u0006rCY=\r\u000e9\u0010K,\u0000 +r;G\u0007Y\u0015r\u0001)4\u000f\u0015|th^(\u001c\u001d\u0012\u0018*onz\u0000\u0001˜o2x\u001f\tp\u001dujSQ\u0017M-\u0015L\u0007lpU\u00157\u0012DdnvN\"\u001d<\u0000.cj\u000eҀX=ĉ\u0000KB:\r\u0019B\u0013D)HZ\u0013Vn|\fuMxZu\u0007<[]W#\u0004bk\tJ\u0002\\K\u001bn՞\u0013\\N\u0016pgʓV(߰?,klp}O\u001e~6\u0002\u0007|L_w2{IV=6\ro\tWT(A_H'}M-P\u0004ƵnZZX\u001cE#oc`e\b\r\u000e?׋\b7-µt6$\t\u0017hU)^l8nR5\u0015ۊxP\u0019=\rh\u000bCR\u001b?\u0019?\u001c~E!Jxo\u000eZ}m4L(+B旑VX\"Z\u0019;\u000e(\u0015ju@|nV\u0016<\n\t!\u0000޵E\u0005E\u001eE n)#&R\u001c\tL,\u001bԕ+.a\u0004u)I\u0004G\f\u0006=w\r}\u0001\u001bm?Î)׀6YQz\u001acoؤc\u001614X\\b\u000f\u0003\u0018\u0013)/Pd`\b6Ţ\u0000\rd\u0012\u001b(+^k:N{%4\u0010ثp}ZEJ\u0003ױ)\u001ce]\u0005¼-b.\u001aU\u0019\u000eK@\u0019\b}\u0000.*g-i\u0002O9\u000f\u001ee\u000f崴^\u0003bG#΂L7sCuA\u0006ˉ\f!̺.^)4z厄Rfl\u0015k\fBx#-\u0001qp\u0001w5|*\u0001N\u0000C#vDX&w\u0005_\u0010ƥ\n~oۓ(ΰ\u0006!(\b\u0004q*d\fۿA\u001f:8\b\u0000\u0002f81H ϟ\u001d\u001f\u0002~\u0019dq7\u000e\f6`;\n'w $$1'}=7_;ٲ\u0010\u000b) $c\u0016w4\u0006>l\u0004X/8~|\raѩ9wy\u0003'\u0004\u00184C28`\\\u001e1\u0006\bMR\t(\u000eFY3+NIqN\u0014R\u001f0DK\u0012W\u001c 욙dnz$\u0001\u0012\u0018DQUgtj%\u0018u-p/mm\u001eO^(V[\u0011\u0000X\u000bj`6\u000f/5ֿA;'cpv\u0010\u001d^f\u0000Wܙ\u0013QΖb,Qaj-_fO^c\by#\u0012ț\r,\u001ae,,3\n|\u0015s\u0006K?7\u001a\u001f|\u001a*:{}MkY\u001cd\u001cr9rbr,9Y\u0003\u0018R@zOr|gM\u0015|Y2HW5T'\u0007\u001fS򵀜j\nB!z]5LI?ͦwbM\u001b\u0001;ڱŵNT\u0002zF\u00170( k-[W`l\"6GanvҍѢ!\u000eѬDkl[\rl)N\u001chG-\u001c\u0007\u0006O@P\u0002\u000b3\u0018\nBhC\u0010 iEwI\n\\\tP\u001aḪjyL~ٯSMpX\u0010\u0007ե\u0006aq\r\u001e\u001a\u0015:He36e\u001aj\u0010\u0017#xmD\b;KtS^BA4H\u0018.D5\u00071ip\"s\b0osg\u0007\u0015\u000b>_\u00054yhaR\\'\u001f\u0003DAfM\u000fӴj9\u0002\u001aT1>\u0012I\"ܘү%d\bjlA.˫Z()RMh7\u0018-\u001bA\u000b\u0013\u001e+S{]\u0005-#Ti|c\u0013x\u0005BИ`co3\f\u0012iF\u0003˟l\u0017B^hn\f*B\u001bՑ6a4N!A)~\u0000\u0014}5N\u001e*QcHΈ\u001d4L4\u0005J\u0006i\"\r\u0018\u000fzGmEjm\u0014<6Է\\?f\u0005J>:\\\u0007KLD5U\rTۺvSXLVNRw\u0015}\u0011^01Ft^\noc\u001f\u0005\u000e+\u001bm\fg\u0001$&\\X|=\u0017lQ_\u001fLl\bV0o \nA_:\u0004\u0015\rh\u00057\u0001WK*P\\\u0015\b4g0k;A(XQl\u0016\u001e#drbcS\u0001NMG\n\u000bq07\u000fCqǎI7f\u0011`V>8\u0019!-ŃK\tB~r\u0012~9\u0004yg\u0014ŤO\u0002\"\u0010߀ٔF\u000b\u001c߁R\u0005+G|E8lc#Eɉ#0Xagߞ\u0005݃m@_\u0011%\u0002|\u0003 ׆oRT\u0002@\u0012};!Д\u00073\u0000c;ŪtU\u001bij`x\u001b\u0010jEc\u0002HŜ-\b$D(D\f\u0004\u0019\u000fo0^ݲgHjd/EWK\u0002Ò\u0005\u00112|\r ݌\u0010p9\u0010\raBxl\u00169r\u001bE[-]S\u00136I\u0017\u0010.­B.UFOnu\t\u0007ŽV\bق4\u0010\u001a:EH\u0003p\u001e1:\u0002\\\u0003B L$^X\u001f\u001al\"-\u0003#ijЏ\u0013\u0003@^N\\rNp!\"NG*逤X+Б6\u001a&\u000f\u0007N\u000b1{A\u0016\u001bmԔ)9j\u001cڛG?֜jτ\u001a\u0014O7/'d_Df]\t|[\u0016_C\rDFXb\u0019\u0000\u000f{@6#\u000faW,MxUEAy\u0016Ś!:f\u001b\u0000UdR\u000e^/^%C\rKAY\"sH\u0004tTY=lf/1R8\u000f>\u0014\u0014iِE..F !F_y?j\u0017ӟ)0\rZBĂC\f6>R\nFɔ\u0019<9ҌXc\u0015\u0005}蒂bTTK^^9Lc\u001f\u0019vb%\u0016U\r#k5zr\u0014\u000f#22Ք@x.\u0015LyG\u0013Q\u000f\u0018lLC\u0007G?O\u0018B\u0005E.D(No\u0000z-p\u0017°l\u0018獝2a\u0005\u0015yb\u001d*b_J̧Q\u0004}.uV|q̐\u0018J\u001c_ Ϋ\u0001\u000bIt0\u001dt\u00100TMVz_ˣ=oLhh\u000bqƼ\u0005vy;]\u0000@s^0\u0013]K\u001eTE׋|8/ǭ]\u00167⌱pG1do\u0007l\u001b¨[\u0016}óV\u0007px:͡0,LMO\u0010\u001cшN\u0012b@ձeFwg8^QuzP\u0005\u00115\u001c\u0018?5\u0015\u0013ؑ0<\u0016S\u001b4\u001e=_Pal\u0016o2V\u0004Uv]\u0011X\u0005>\u0014IdK_G mq|,TN<}\u001fV:̮l\u001e6H\u000e(DZG^'<,g\u0019]V\be)\u0001Kx%<;_x\fDH\f6<+H\u0003}&Ch#|mQ7U7O,ߦu\r1XV#)ypg\u001euM\f\"`J\u000b\u0006\u000enS7\\\u0018*]x\f4.ʄPxi㤉^4-{\u0002X\u000b!F5(a}&jl\"7u{)eb\u0010Aݻ>k~)􏾄O\u0012u{\u001c\u001a\u00132TXB*-U\u0001\u0007\u0014x.0VJ2|\u001dzfݮv\u0010P^kJ\u00063)\\G/U񒌸u^,U\u0002_\u0007$mc\u00064Uc-\u00024\rq\r\u0018En\tM1EBFe\u001d>*m\u0012T΄}x&\u0001&\"co\u0015\u001a\u0012Ě\u0001Ǡ\u0000Ȍ\u000b\u00107xs}!3\u0014[c:}y73vlʺ\u001fh<)(N\u001es5\u0001BQY\fb.\u0014\u0003D^~P\u0017OMkLjc\u0005$\u001e>@\"w.bS@\u001d~\r\u0007bg\u0011YJ:ȅ$VA9]\b\u001a^qۓ]p\u001d*\"۸oRH'\u001fWe\u0000\u0012\u0005O_U\u0006\u0005y 6Si\u0012+mD\u0018\u0001\nB\u0007֢sT\u001bڞCypHI,\u0019\u0019h6JTR\u0019`,\u0001W\u0014g 1]@j>B]\u001es/8\u0019\u000b?j4C\"@\t,z>7+`K8\u001c\u0011\u00016~W5\"W\u0019.n\n>$\u001f\u000bP4\u001e<\u000b\u00019$Z8]ڥӃzaAb,I\u001eB\u0016:cx*,z-\u001ao\u001d\u001f\u00034U\u0012KT*|i\\Qh\u0018/ qM48]io(J(dƷs`\u0000 ZI\t\u001bã\u0017m\u00036P\u0005|#\u0000\u0005,\u000b1HVҚH6!Xd\"\u0013$Nd\u0006\u0014 \u0018:^ѱP\nh\t\u0011pUgmtd\u0010u\u0003\u0002ZC9Քp\t^FCz`\u001cW\u001c-\u001c@뭄Nӯ#,\u00168#2w8_kA \u001a5K4%\u001fz\"2s\fj>1εA@!kfEk<+H@v\u0002\u0005F0l\u001a\\S\u001cżs\r\r\u0015;>IRO3Py\u001c\u0005@0뺫y\u001e~\u0017v\u000fN\u001bRi1l\u0015q\u001dH-\u0013\u0003\u0012H\u000e΢\u0005QvȖ҉\u00195y\u000blY$\u00124D\u0003qy~\u0010\u0005/O\u001dCf2\u0005U\u001cpJӫ'vֳ,\u0013[Y`Z\u0014_\u0004Dj\u0010;;'n\u0015naN̈M,{\u000fU9\u0004O[\u000740\u0010z?Das\u0015P\u001bX\u00043fyf}0jKvѡyB~a׷T\u0002_F\rZdʎ7űVcG\u0001űq\u0018C=d'g9z`\u0006S\u0002\u0003[\u001e\u0010'B\u00164؟H/uD\u0002\u0019\"beʘ>@\f\u000e\u000f@x/Rg%]շ\u0016I\u0013Jcg2\u0007 v2\u001eZ\u0010kvIXX^T\u001a=ͻ˚ik3a(8#j\tS\n@\u0015gص\u000fpS)rkK\u0005n\nG\u0006sTq~ gO$#\néjP-a\tʊyd)|F߯gIb]6>&Ј|R_\u00068,=\u000fF_}^8sT*l?\"\u0016_t\n\u0011p\u000fVf_\u001bnz\u001b\u0014S8mC\u001f*v`\u0018Na\t\u0007V%5xOP\u0006p½6N\u0015\u0007.Z>Xu\u0011p`TH\u000f\t\u0017\u001f\u0013AC\u0016/U|Ȥ\u0015\u0018t!'\f!\u0001=\u001aZa0RE9$\\:U8o\u001dH`N1\u0016uHoo\u0012,p\u001bj-L!Qg\u000f򭴁?\u001811Q+3$ĚE\u0015\u0017\u0010MmTG\u0007>\u000fSX!f{:+̉)\u0002\u0013>\u000b^C\u000en9\u0000_\t\u0003'\u0016n.Tmc\u0017@\u001f\u000bz\u0001\u0015>?0c+\u0003$1|~Mn|U\f\b]}\r\u00062uv\u0012fIJC^Hb\f’ZYg\u000bƭ\u001f@\u0012x줐-\u001eN/4rsRN\n~BT!+sIGFZF\u0018L>>GuA\nLq\u0015|.w%\tlքhGԕ\tN^Bm\u001e8BrqҞN,\u0002;wk;d-\u0018P;>.mGk(}Qxm`\u001aY H>kGs\\A\bZj){,\u0005ˋ\r*n(6\u0014wq\u0013\u0001i \u0011\u000bF-}!a%\u001b*\u0002\u0002岍t65{U^YC,欁%cDyO7\u0007\u0018](+\u001c$\"T<)_3ʒe\u0000\u0017i\u0018\b+w\u001f'Lk\u0019qdȃ\u001cs۸-\u0012m\u0000\"ԟxx\u0001*o;\f*@-3bg][z&J\u0010\u0003iy¶ְ]?i2N\u0003ݚ[Pa\u0007),\rH4+<ܦ\"wy\u0006/`\r\u000b}-U\u000bYQ84a{2g\\qUZj}X]?M\u000f)\u0013[d\u000b \u0002\u0010\f\u0005axUMoE|\\b\u001dlAj\u001870\u0004w3\u0016\u0002̵\u0018J\u0002+3JE kũr\u00142Jbr\u0001V$Lp#Mv̭r\neh\u001cD4)\u0019drJS\u001a\u001c\ne\u001d{M(\f~X~K7\to\u0005\u001e(dml\u001c)\rEA.I\u000f{DB9b/Z.\u0000\u0019g\u0003;\u001f\u0015Ir*@\u0012#0F\u001c_\u000eKZ\u000bJ،7e*V1tl7\u0017tɓ\u000e\u001eQg\u0002c5\u0013)i*xê\u001e/\u0001\u0000g\u001f\u0013{q\u0003$Xѷs]8˷\u001eܟi&M\u001eo'\u0012V\u0004$\u001e]e\u0013kgv5FNum;)\tLؙ]?p_$\u001fJ%Ry\"\t4쉮O6K|S\u001eŦB]1IbQiEb_t%\u000b$)Jfy2`ę7*S\u0003tWDPL.u`Mr\"^Enƍ4\u0011\u0007~{ږPfu\u0010d7H2{U*vX\u0004[.x\u0000+\u001a\n<1C\u0005:\u001eh,q\u0010\u00054J\u0006}8Qߥ85h \u001bz\u0012Ob˔\u00041\u000eQ\bw+\\Wb\u0013f1sX`0\u0005iU=ՎF\u0003\u0001R;4\t\u000eHjSYsufX\u0002\nJm3P4Iāə\u0015ȮUL\r\\k\"v\u0003[Vؼ4\u0012V\raRH!_?\f'MERP\u001b\u0007\u0011\u0018k;k\bID\u001b\t\f5mTvqCHuZ'nZ;I­=|2\u0019\u001a\u0000svܡx!氂\u0002\u0005,\u0002٬/y9Z^@(7ᛩ1\u000b\u000f\u001cV\u0010`$*z6K\u001end\u0017\u001b\n I4\"\b@дUԈ\u0016Z(\u0013@};f@\u0007\u000e\u000e>&+\nh\u0011NVU&%BǑ\nMu0\u000e`֭BJ/E(F[_'in_zۅ\u001e]\tENj\u00167Yvj6GG\\Yzڢbcj+$\u0003Nx1@L_i'\u0012S\u0012\u0001C@\rZ\u0017\f\t_}(1*,\u0014bUC\u000e:蠯ѽCvˀ$\f\u001f\u001f2\u0017a߻\"x\u001b\u0015kgec\u0014.\u0016P}\u0002<\u0005:XSq?Fp\u0005)~bjY[E%܇j\u0007n~.%sN4\u0000\u000b\u001b쓈֑Įd\u000f\u0017Gʐх'-HU}lT&/\u0000g\u0013\u0005;QY\u00008l|\u00107-b?m\u0019g(uT\u0015^\nu\u000e}?Α>6LݙBg,\u0019چ&f\u0005\u000b\u000f\u001e䕤\u0001:@\u0017cB\u0006#\u0002UAVpG\u0012\u001c)\u0001\u0018H\fŭr2\u001e\na\u0001\u001c\u001bz\u0004Ձ\u0005?\rmaV;[M#lR^\u0018{UT\t\u001e%z0.DT_|m\u001f~\u001dzm\u001d\fmIxi7Jaw!5\u001af+\u0002x\u001ej#\u0012BD\u0018IA$P3I f k.\u001ai΁Wmٯ\u0003\u000bBfky坧}E#6/M,qG5$\u001b\u001fd%\u0005:j*YN\u0011\u00052\u0005nh\u0017PL>ܚa3\tF\rGai;~\u000f[\u000b/t~œ$\u001d,Yl~KzW%\u0014;4;A5lb:cu2E\u000by\u00009|jl\u0011't▉4y\u0006[\u001a,TZJ+\u00147l\u0010z4:>mՏyN8\u0019\rQ\u0000a\u000bȠۦ\u0019e^֏\u000eHwm噡F#\u001cɔ\"\u000ebPEX\u001aPD\u0007Tb\u0001X'CMM\u0001\u0000o-w\u0006\u001d\u00161F\u0005\u0015\u0006Ly,;R:\u000f,\u001ao:Ȁք,o\u001e\u0000`f/SMjQZo9\u001c(N+nf4H\u0001%-\u0011lˁ\tm\u001cQ=}^].21\u0003Cz|\u0014\u001ca\u0015\u0004>q\u0012dԌ\u0017;\u001f,5Fo%)\u000043qV|\u0019\u0012\u0017~/_\u0005mVTe\u0000\u001cǺ1_6\u0012뤻0\u0019М\u0007$5Vd^PZ3F#؏\u001fGp[U9\u001c\t_jBs.h`\u0005H\u0000j|e)fFBMZo\u0018!7\u000f&\",Nt7rE7> 2\u00013\u0016-\u0000|T7\u001e\u0005ϕT>9T\u0004i\u001d .ӎ%I/SU\u0015\u0000? 44Ma\u0018Q\u0018\u0016aw`\\\u000b\u001dz†U\u0012\u0002y׃n{\u00061\u0004t~?_ nM\u0011]DP+\nᝄ܀N~yD[_\u0018W@ӪU@9\t\r\u0013\u0014Vn 40F\u0013gW\u001dl뇿\u0015*tP{T-85b[\"ja\u0002\u0012[\\T\u001b^&v\u0012{TC5\u001e<`>.2\u001b\u0000㗨\u0018\u0003b\u0000lh-k\u0015\u0016FEUR%&\u0001j:6QL\u0019\"u\u001a\u0010r\u00165wݮޞwJȊ,\u0018eT™j\u0005\u0002;XUZ\n\n{^çUf&5ݧ\u0013>AE:\u0007\u0001\u001a\u0016C\u0001=h\u0001\u0019NRPPD)ٞgQ:Ӡ\u0010\u001c?\u0013.>\u001224BdU\u001dG)\fZ\u001e\\[^AKv%2\u001e[\u000b\u000f\u00044\u001bp[)\u0007F`ԣ?җ(-h\nj\bng\rĂ=\u0012B-m4\b\u0006~\u0004]˓N&tna\u001e\u0000sv\u0015a9%24\u0013\tK#1Zj,j|sKbǦvJu\u00027$N3pN\u000e\u0000W\rĤ&\ba֋\u000b_c&f4}y_W \u001ediZ\u0004JH9HzP|8\"7\u001f,\u00154A>|]\fgpяP\u001c\u0017!0G\u0015\u0002\u000e49c\fqll\u001fږ\u0012&pE,HrOBxK#_Qx\u0001\u0005CݲOJ\ng\u0005]@z:#jh)\u000f.G\"x_\u000eH7x]հ\u0002\u0019\u001b/7\u0000\u001e(\"ze>o\f#\ng/C~\u0018${T\u0007q*\u0013dtقn\u0000_ȳ\u0007ږ]40Da\u001e3̲Zd\u0010vV\u001e+\"mCR\u0012E1obЀ\u0000ܪ\u0018\u0006\u001b\u0000\u000f\u001c -g]SM-\u0004T/\u0000yhI񏦜\u0014}%8\rh\u0001R\nZʽ\u0000Gۖ\u0004<+\u000feQtn\b0\u0016ߧ}\u0019$IS)l\u001f\\D|:w\b\u0017,Uf=礶'\u0019bj%Dv7=\u000bl}0g].dTBv@hq \u000beE\tN?Xy_D{^BCCfvUP3oK]@*v\u0006\f`R6>94̳\u0012v,(\u000eIO=_\u0014x\u0003L3\u0015Ƹ0UsaӠY`:U6-o1tk\"t\f@EX<\u0004Ϸ֑(\"Z\r(:f:+)uo\n\u0006plkZӑب^S\u0018思`|Y3+n4MeX\u0016lSeh\u001d\u0015F#z\n\u000bkXaWDDRS1\u00103Q\u001bF`RH\"$\u001dF\u0003\u0005ct{E\u0006ְ@%:XKO\u0002c\\zPWx\u0012`Gǯ@\u0005\rLe\u000fY\u0001w{\u000ei\u001c\u0011ʪWQ+aj/B\ngsY\fӡ\u0011П(2A\u0007\nBҀ\u0001\u0005ج\u0010Hh+\u0007ư߂\u0002~ad\tդ\b>\u0004\u000f\u0007),[[KВz.0\u0016\\\u0019k\u0002}A}fˆd!ly|\u000e([\byd\u0017\tDdr\u0011\u000b\u0006.1+c\")6q8p)@\u0005!AlE\\\\\u0016]Ƶ\u0004(\u001fB,\u0000UM\u001aݒ+\u001dDw9IRPcC66G6+\u001e\u0001a\u0007OV:n'$F\u0003RTN'\u0001\u000f*`On\u000b*[Ue\u000eӽ#܍\u0006ݣ\u001a\u001cI\u0017GQEZjGW\u0017͝P\u000e(}`\u0017R\u001aGgN\bqg\u0013$e-\u0004%D\u001e|\u001bΛF4|L\u001cL[B\u0003j=2^+L\nMu\u0019Boo\u0012\u0007>{WUE^WI1\u0000!2\fҾ\u001c\u00049(\bzyÕ̖m}p\r?\u001b˪{BkCjԴ\u0010ӳIT\u0010k+TͥZ\u0002\u0007}\u000eA\u00119բx\u0004M-+tCj6(\"&C\u000b*0\u0000df\u00031\u0015\u0012bTfP+LWׁ\u0004W\u001c߇\u0017nm&\u0006:&SoK3\u0002ph0I\bV^O@\r:{\f0\u001c\u000eT$0,\u000eW\u001c\u0016cB\\oh\u0018R$qؿtt\u00033VWS%/D3aBA\u0014ڥq\u0000$\rK8\u0007}LSy<]\u000ffc\\Nxӗ\u0012fz\u0018Rm\f\u0005\u0013[QоC̤]wg\u0010i\u0013\b@)xF81]]gzZ1g\\0,Ը\u0014\u0011~fP\t\u001fy@\u0004PW[uaͰs·7j*9ƩtA$.pJ`\u0014&ݟ[,,sնY|.kir\u000edϥp\u000fL\u0010Ut!%9;\u001b\trEs+\u0019\u0004Kge\f\u0006|\u0004>0wW\u001a\u001c\t\u0013\u0017o\u00079@O`f\u0011\u001c(,m\u0000_y\u0002\b%eש:qei_۟K9U\u0006\u0018\u0000\b3\u001d|S\u0003E7\u001clPUzĬcԕi!J7z\u001dL̬tT\u001b:\bۥH2\u0005\u001c5.L`I6S))޽ә\u0014L*8a\u0010\u0001n7\u0011jBgʰ~[\u001a;U\u000eTD}4\u001c\fX\r\u0006C2\u000b==\u0018\\g,\u0011g06\u001b0ǥ\u0001ۅ\u00031\u0002 \u001d\u0011j**{EB\u0016\u000bE\\\u0012 0l\u000bt,t;\u0011)(\u000fL\u000b咍ZȾ\u000e:'G?-f#\u0015lZvt>?8W\u001cR;fG\u000bM\u001bI!VCYF\u001au\u0007\u0016_\u0000fT$\u001az*t\u0015_\tvq2\u0006!\u0012(\u0005-륽zz\u001e\u0013!\\\u0014+O\u0014\t3x4g*r>#a\u0016G\u0007f!\u0003jϊd\u0014O0֓ʟJ\u0000'ߌ\u0018$\r7\u000eTT1#}cHZ\u000f\u0018G>5$\u0016߷y} dY~\u0000!yh\u0011⠖8pmE\r\u001a퉽侖/\u001bM\u0012+QO\u0000OIJ\u0003Q'\u0003ɟ\u0014\u0010$AxH\u000e=\u001ea\rA\u0013\u0012е\u001c(\tS\u0015\u0010\u0003l\u0003\u00104B!u^\u001bH|\f\u001dr@Ѓip\bc(r\bi\\\u0014Ls(mOեwQw\u001ad\u001fN*\u0011>\nylsxcC&9h6RwFMS\u0018\u00055\u0018\u0016mAO\u001c\u0005u\u001f\u0007x3\tE\u001e?5\u0015\u001f\u0005&֊hPZ\u0016g0rzc\b\u0005;o\u001a\u0003\u001d\u0005G д\u0017O\u001ct\u00015\u001eH\u0019;I\u0013KG\u0002AV[?]^\u0011L\u0011a~00E\u0006XI\n^.acA\u000eJ\u00141d|vc\u0017F5[z\u0005z]\u0001MFN\\\\>\n\u001e,g^z?쁒\u0003҉\u0006Co\rm8qD\u0015[\u0006x\u001fgy\u0016Đ͔.K:\u0003\b`1!:n3r\bV1#cv8'_e`M\u001d\u001c`hG\u001d4iB)a8h$_\u0000!]\u001ap\u001cDF\rg\u0006:63{\"ɉ]x2\u001cE\u001b߂\u001fnJJ\u0013u\u001a_SM\fdžKM\u001dPh8f\u0018K!\u000f>,x\u000e8Fm!\u0016]zTi%]pZ\u0018khqT2PY&\u001eQ77둍Fi\u0014\u001bJ\tNDN\t5@\u000b\u0002sm(\u0016\u00112|\u0006P^By\u000f\bzS\u0007\u001d;Z:\u0004\\\u0001s|tG30}3g03!(TQKoY$W+\u000e/M\u0012@I DM\u0017\u000fHN\u0011nG+Q\u0003\t\\\tl 9t!(\u0017%\u00117A\u0002%&\u0016E\u0014\f‰/8ܼEù$b!X5BG\u0011\u001e'\u0011WZ -N\\<ԍL\n\u001aG$%*\u0006C1\u001e\t&?~>\u0002\u0012K\nHF(K54쯻_EY\u0004:7\u00121V\rrC\u000e%]eɴf\u0015^!qjs\u000bs\u0012,jY?\u000f\u0004Ҩ3\u0018\u0000Zʘ!u\u001a>\u0017h[b9 }!\u0012\\+{\u0012O\u0014\u0015\u0006\u000e\u0000\u0019\b\u0002,AuJ@VZp#\u001d\u001b\u0006sGf\u0006YT3Au6\u000bR7u\u001f\u0017M\u0001/\u0001_a\u0001D\"7K[\u000eJjB\u001c\u0010&\u0014P\u001fae:\u0019HTx\nN\u0004\"\u0001o F\u0015A\rE%<\bMM\b\u0006\u000f\u0007\u0017H\u0001Jw1wp\u0012h\u0002AIG9$eVѦf\u0012N0O؍lhbo3D\u0019u!9A\u0005\r\u0019t\u0018UX'Щ`5Whb@(\u0018\u000e:T\u001c=K\u0000-2\u001cX\r\u0012c'O\u0014My6Ъ3(4\u001dZZ}TP\u0019-\b\u0018-0MW\u0006+*C2-\"e\b[\n\u0006B4\u0002t,7It\n޻\u001e^^\u0005:\u000bGҀ\u0010x\u0000\u0018\u00011nk\u001by-+n-v77su]΋HM\u0004\u0014\u000f|LYl>\"8\u0003\u0013\u0014k׃\u0014q,ydC\u001f\u0019Pp)\u001b_'3<@\u0016_q6\u0004\t,͚,\u0000ʳQ\u0015\u000e\u0014\u0013b݃]\u0018EZa\u0004'uSZK*9\u0001`\u00103\u0015>\\\u0011'B\"\u0017`mZ\u0017\u0011҈1mcv\u0019oY\t\u0006:߸N\u0002ք{\u001cx?Z \u0012c\u001aI\u0000\u0010g\u0007&Z)C\u0012\u0007(LTG(B\t\u0000\u0018(\u0015=βkX2mcU\u0013\u001eykt\u0000\u0019\u0011DSPeO=l[&(T.Y%\\*\u0002$K8Wg\u001ae2ML_{PI1NFL<\u000fv6D\u0003!L*:Ku\u0006\u001d\u00076>-uL\u0003>Fi#\u0013H\u0019/\fHhv\b\"&h\u000f)^A㫕\u0000vaMl\u0019Ԇ\u0010\u00171y]e=3TR\f\u0019J 1\u0007+z!x(\u0015\u001exG\u0019_dj\u0005ax\u001ex\u001fE0j2NpRƸ\u0019Yw^k+;\u0015mI*P\u0013\u0007?{C]@[h-)\u000bI\u00073\tlO\u001fh˦ 4$\r^q\tb\u0013L=N+U\u0015Xɀ\u0005MntBl/_}2ǖ`!I\u001a,\u0006D\n\u000b\u001e)V\u001f@\u0018GDD\"\"\"k,\t~\u000e8\u000ec\u001c\u0012V0V\u0006V`^ACK6,Tբ>\u001dr&Ó#fzIrh\u0005\u001eu(\u0007uD=I\u0003L6}V-]Zv\u0000\u0010\u001e0!Gi\u000001)\u0015\u0000+U^\u0017;ܯ;\u0011\u001calB֨($R\u0018\nt=V? \u001aO\u00108\t2-JooS+;\u0017l]yWvIS\bt\u0004+x%G\u0006}D>w{\u0007p\u0011J\bT9^f\u0005iJگxC%ʄL\u0018\u0004£ \"\u0013s\u000fV\u001d\u0001'nNQYzH\u000bNTZma\u0004%t\u0010e@%UY#$\u0018\u0001\u0012c$*z$O\u0005>M?Hի\u0019G5.\u0018Hęw\u0010*\u0019\u0011\u0001jD$Tp\u0017b\bR\txZz\u0017\u000b\u001a8^kiJo\u0004\u0002VK'IlM\u0004A~\u001eP5>2hz7$Gf]eZu\u00199\"Y\fk\u0018jVC0\u001d\u001e[H\u0015}\u001e_)\u00155ΤO3\u0015Y_\f%¡L.0Pʑp\u0006uu\u0003Ņk 4!15P\u0005;4\u001fG.ĭ1ZZ P\b\u0012\fkeh+89{Zu[ӐZE]-L/&L\u0000aEnS-ZE&WR,uY\u0017\u001am;ӳkX˛\u0012G,,9\u0002EB{{ޑ M>ݽM\"\u0015\u0007\u0000&`XJ'/\u0007\u00013>\r':V(G\u0002Ћa*}Q80}m<\rK^@\u0013\b'z# 6֊t9;C\r\u0010;M\u0015gZ62G3inMduL5nj\u00011_hn9\u0019o\b~\"\u0018sΈH/J\u0001.N԰Sq]Sjz,A4_KY^o\rm\u0014@\u0000mC\u001bMnM\u0011@\u0002O{{\u0004'\u0017D5#{B\u0004\u0004\u0003BR\u001bd/.<3\u0011&lUR\u0011\u0000)P.Pn\u0007Z\u0007TO5eXڑ\u001f\"Wa3@RKh\u0003 \u0014J\u0005\\2\u0018\u0016\u001a/wA`&\r7R\u0006\n\u0001\u0017p^\u001672ta\u001b-\rǜdzrSB£&\u0015<)\u0005'[}0aXXHf7H\u0010$6E[\"aE\u0011A\u0015DHQuN8딴?4ra\u001aB6\u0001\u000e20^\\\u001a\fCޭ\u00175q\u0013c\rEi1SF%i6)󚅢.\u0012\u0001_,\tY\u001e6$\u00119lW\u001dQøS\u0003\u0012[ʹaO\n+܃0\twC\u0014{\fpx4Z,\\§MKv!^5\u000e<,\u0004H5h\u0016Sq1\u0014jvq~%yPh>\u0007\u000b\fN&Y\u0010\u0016PoAz¬Xy<ӕĂ\\\u0002U.&g0I`U(=-)k\\HĹS} 1\"\u000b\u0011™!\u0002\u0012b<\u0006 2}&$\u0014QT\r\u0014+\u000e::v\\\u001b~r\u001a0OI;X7U^pMd\u001axW+R@͔֠,{A\u0013*1$5G\u001aDAX\u001bZ\u001asR(\t^j\u0015BN\bذuR2/Pn\u0011\u0004L,b'o\u0014\\w\u0004áBj:\u0010Eu4\u001b\u0016%aGcҔTcR&'J\u0014\u0001Ǽ-$щDE)G\r\b\u001e[N^(ՄS0\u00136&\u001aCDT\f]CBݲ\u00150X\u000e\u0014@\u0000|FD&4ZGS\u0019E\u0000\u0001 %u!D2\u0005\t\"\u0007GCЬKE\u0001\u0007i\u0011@T!`ChQ\u0000Z\u0000>0\f7\u0013FXh(#g\f#]U*A\u0010+\u0000\u0012ͥVucDr1K\u001dY\u0007\"\u0010-d&\u0011wEAAH>2(\u001c_\fP6mR\u0015t7\u0006\u0000Oެ\u0011\tq^r.A\b5YH\b$u\n*FF%H>O,\fzS/|EXA\u0007\u001c#GZyp\u0018e:M\u001d\r\tNjc\u0006rܗL\u0000\\N\re\u0011ۊS9\r\u0016Fʋ\u000bt\t!\u001f\bc(BgN8q\u0011(n,\u000b$\u000e\u0006\f\u00145b2\u001ab\u0012\u0012\u00042TmJ$B`kro]$\u0016nc'=H\u0002XJ \u0016=H}DZ\b%s\u00132Z\tR+$ \u0019d\u0002Rm*5\u001e7GAHS\u0007i\u0005-2\u0011k\u0013\u0017@$`7u~\bI\u0015,3MkH\u0003ю%`!H\b$&t\\\r$K0eۭc^*\u0010rK\u0011\t\u0004\r\u0005-\u0014 \n\u0005X\u0002\u0010!U\u001c\boɩ!0@\u000bPN-'c\t\u0016\u0018\u001eVc-s~d\u0013}$”\u0018+\\pvdrO\u0001E\u001b+Z\rg>\u0000v\u0013\u00052J\u0002i\b\fZ\u001e;\fTAa\u00154\u0014ql5Q8W%\u0005\u000eIC\f)ё)\u0015#%V:w\u0014\u001a\u0007nbPPȟgsmNx\u0015񒥇hGdq\u001a4\u001cDb܉GƳj2IB+H\n)\blNHb1\u0011DVr\u0010\u0004]P\u0014X`\n&AM\u0004^r' <*dDJr38[\u0014fHj$\u001c( \u001c5F-ԨeXN?Fj0n1\u0012*iqH==F+\u0002h\u001dW\u001b}l\u001a]Eh@\u001eyח\u0007\u001c\u001a\u001b#!GۙC\u0004l3\u0001I(IǤ9\u0010aL\u0015SE*ic\u0018\bu9%[t\u000foI0\u001a\u0006dрE9$BD\u0010n\u001e\u001e\"\u0002Ah6-\rk{\n>16EћV]c@\u001d\u0007cNVqH\u0006\u001bJi]ڱ,{\u0012k$ٌ=\u001b/Qcv1f#'b\\}6NZ$v;bH(\bpIw\u000b܊\u001dȕ\u0007X%\u0007d%JwB\n\u0019[*;i']/\u00052\u0002\u0004<{\u0018zF跚\u0005\u000eظ_\u0002^3^2\u0019\u0006̑\u001c\"'\bm0i\u001f_('\u0000\u0019\b\u0000`\u0012\u0000U\u001cmHp$\u00114uD$.,zZr\u0011;\u0011{X\u0003-\"݂`@țnK:+\u000fx:>*\u0002#]\u0019\u0003 G*t\u0013: \u001c%\r˒\u000b\u0018sNȌJw(\u0006\u0018\u001aTcwILkӲ\u0005Y-\u0015\u0017`\u0017\u000fAn\r\bW7SSZ\u001e\u0016ZՄ2^\feǦCV\u0005( QnAډ4GD\u000fۗ[d\u0012F\u0006\u0011=dKʎ3Fm$$Aa\u001cp%d|Xk)\u0003\u0010\u0012 ͎q,ÇxX촗\u001c\u00128|;z\u0012@\u0012<%}egS~\u001e\u001aj\u0015kE\u001b\u0017M5\u001frZ\u0010y&6\u001b\u0003qRGLI.فM\u0002b@z,\u0015Z\u0013yS\u0012Z,\u00165z,\u000eZ(*\u0011E]ZIS崪\u0013.B\ts/CM6_mfR\t3\u0010'\u00121Mĥ݇\b\u0013I2[\u0000Y9dc穤}ÈaMQs=3\u0018]ta,H\u000e\u0002\f\u0018T)VGE\u001c4\u0006\b\u0010R-vLS9 I&@\u001eve\\v%>Q\u0007m\\e@,\u0000\t\u0011o܊\u0000\u0010\r,\u0014@G\\712NJ\u0007%~]<\f|ˆ2\u00124Z{l^#0x8X-pxA\u0018\"̝y*B\u000eV2\u00127Z]Y\u0012\u00036PB\\\fX}^}8\u001aJ2b;H\u0002\u001bc\u001aeńҕǎx~GkobwZB2檛%2eH\tqpBB\u000b\u0006\u001e_?IQөA=vz\u0007h\"dy\b\u0012\u000b]9#-\u0012Q\u0019A\bN=Ƒ\u000b\u001dR\u00171\u0018\u0000rl\u0006/nL€\feV54|\u001d\u001b`HV#~2|U\u0013k\n\u000frk_oeT\u0016k1A[\u0010HNޤoVKIJžp\u000b-A\bn'u!I,ǹfg\u0003|Cym-\u0018#I\u0018(\u0018d;\u0001K]\u001f:CI!\"\u001c h'\u001d-\tQ\n\nҢ8Cc\"(u8\"\t\u0004`\u0005k)\u000f\n),\u001fyc̜w%\u0015\u0010X'!\u001fJ:\u0012;\u0001҈]\u0015\u0006Y\u0013\u0011.uCpOx8A\u0000\u0000\u0003T\u0005,\u0002DqKV*B!\u0007\"\\\u0016/RDvɱW]\u0014v2\u0000NPEWUcӕ;LR𓡀~`Bdrr^e\u001b1T_ \f\tB)U\u0010\tc\u0017s'x\u0004\u0005#IUF&\r,sP@\u0005J\u0014D`\\^\u0004hP01h+ύt#\u0016W$)ۑ\nW\u001e5)`=f~ZZ\u0004\u00071衣\"\u000e׃&d c|U\u000e3a2\u0018qŊqsZX\u0003vgFQ\u0014\u000f2TIY0c,\u00129܃^̠ }h,<$]\u0017Y\u0017\u001bڣ\"\u0017j4\u001cwaaa\u0011=\n\u0007\u001aI5ن\u001ar\u001f%439δ\u0017\u0015mk\u0011k$L^\u0006M=[MU1Ȳ5Hj\u0016\u0000\u001eKWY{0\u0010\u000b\"CUŁ{E NQi!\r#.GiRӄj\u001f Y3@j\u0010\u000b\"6\u0015h{`uԒ_\u0012 \u0011qa2\u001cB:G\u0006Y0\r=RE!\u0006hA\u001b\u0000PD8\u0000:yupEF14\u0001(\u001fGVϪ\u0013\u001ax0FͪX\tWC}\u001fbr.$Ʉa\\\u001b\u0012@\u0005Jj\r\u001cd\u0019~@~1\u000fJ@oЀ\f(r\u0018\"\u0014>\u0018$ۑ\u0016A,\u0014Ӻ{lA@y1$T\u0015\u001f#F\u0007\u0012\u0019\tF'-=9!`Ui\t=\u0015Gf\u0010Ľ*zD\u000b\u00039QZ챂\u0019q\u0005Iu[_\u0010Jp\u0017ia\u000eX~~J4}ȶ\u001c\u0014GG:\u0018EHN?$\u0019\u0010fiBQӯpa\u0003\u0012C}͢-6`:<(`pIe4\u000f! \u0004.IȄ\u0001ֳ\u00011\u0018f\u0005}AMyĞd~y\u000beY\u0011a\u0000R9A2\u001a\"5Dyj`ҾRX+gЀ\u000bd`d\u001b@@?˺\u0006\"S&\f\\\u0004\\Oc\u0014\u001b^Jwae\"PbP38(Z0+ISh7r@`R*8\\\\AWO\u0010I QJd֙\u0004鵢\u0016If\nlO\u0015\u001fZ+ܨ\r\u001cL7\u0010S\ny\u0006x9\rZXF~iͲ`\u000fJUa!Sj\u0005GSR\u0017%\u0013]g6\u0004\tG\u001csBU\u0002e%*f2F\u00102\nQL\u001d)(]DI%9Q)_\u0005e&S:wN\u0006,\u001cxC؁)\n%\u000b>vJnq\u0002\u0002]6^Bxq@\t\u0006@I\u001dmR+HA#Յ}\u00058\u0004\t:+d68h轴w•\u000bKlEF\nbY$\u0007\u000e&\u0014\u001bkL _új'b\u0000$ZN qhbh^7f~RT\u000061Hc I.\\ԕt7R\u001c\u0012\u0004\u0003^\u0000j\u000e\u0003\u000e\u0005\u0005π\u0000\u0013utx\u0019'\fZ\u000fS7p1CSke$FP\\\u0014v3\u0001\u001b:>\u0018 cKP\u0004MV+&\bj\u0011\u0006}ys$\u0011EȘ\b{\u0010j\fi]\u0007\u001a\\\u0007\u000e:U0R}o\u000fu[69\u0003#O޲DŹ%a\u0007I.쳬r\r_ed?{RbHY6}1`3\n\u0005\u0004}f,\f\u0011\u0011yd\u000b\u0002`~\u000bv\u0010\u00186\u0005PuѪ[\u0011'=Y>\u0000AjAs\tß\"\u00186EZ&.\fEU\u0018m&XS(}((\u0003˚\trg]_K\r\u001d{0^u\u0003Y{e6\u000b6\u0007\u0004]:!-Qc\u0007ń$m_\u0006BӠnN\";Sef_-x!p,2\u0006\u001e6I>\u000eQ҈`\u001bqc2e\u0010Ѥ\\L*c\u000beQ!ŀm\u000b\nS\u0007\u0002\u0005PҒhw\u0011MeukmڰS6҉`p\nf'pBE\u0006~LF@}\u001e<Â+ܾ\u0006\u0015\u000b,\u0013h5\u001aוۄIͳUf;9\u0007E!U!(\u0012\t\u001c!}Np^?FDΕ%\u0000Z'\u0019\u0003\u0002\rz6=OqMB@+\u0010-/*\u0000W'S\u0003H\r\u0019j9Q=3lH+:h\u0002ŕ\u0006儕9V<\u0010V\u0017Lr\f⨒\u000fޢ@\u0000\u0010\u0000\f\b\u0015 %&\u0017˵)[ ?NVS\u000fcY\u000b䲊\u0018\u0000J\u0012M\u001bz\u001d$p\u001b<غ$\u0014\u0010ʑ\u0016\u001fҴYeWpOA\u001eُ\t\u0010RT\"LTH\u0002\u000f\u000fp'ly\n?\u0003\u001b$\u0013XѹH\u0000Pr\u0004\u0000.HXٽ\b\u0017\fr߯;`*7vJ\u0003\u0003AΆ\u0011)Ie\u0018\u00128-gf\u0014j\u00058\t)6y\"ʡBFPpQJ\"{l\u000buX\u0006y\u0001U3xK̇^c0&\fvv@\fv\u00000\u00048#p:LHڇ \u0004ZD\u000b\u001d(\u0010~f\u0012\u0003t*cqfd{bE:Pd%{=T\u0006I\u0019 #]c\u0014\f-2Z]h\u001e$0[ȕ4N\u0012М8*>Hd/\u0017F2,\u0019W\rv3B#\u0014ˬ@:R\"\u00033l%\tMŪ=\u001cbAGm\u0004ie\u0000\u0015uj\u001a\u001aK;7\"ed5#r֑B\u0016PGD*ZUo\u0016\b\u0016^Զ\u001e{\b\u001dye)˫ţ\u0007U\u0016<0\u0004١ԅR$sl>TSě2:\u001aDS#\u0016'\u001d9\u00073)OD\u0004y\u0000E\u0019\u0019PEB=f#\n\"n\u0013ȋ\u0015EY8_\u0010\u00142%\u0019\u000b')[ӗ*<\u0016\u0000\u001427cv.SPfN\u0014kn\n*3c%N\u0004\u0015vYh\u001c}@S||*\u0002}~\u001c\\F\u0017lvv5Su}\nI|EIM\u0014K'q\u0002.1vHi\tr\u0006€=\b̔$\u0015\fcM\")wX3(c\u0018\u0002y\u0011\u0012\u00109}\u0006\u001cqVf-\u0007#zAL6\u001c\u000f\u0001IOD'yY5bJ?Z\u0011aЊT+\u0019\nqp@O&xt랠,Pk+@\u001b5\u000b\u0004u;ˈ\u0004L\b\nf\u0006;7Å$\u001d`1\u0012\u0005@V$\\H^\u0007YVtܤ\u0010CIE\\\n-I:r\f.i\u000e4h\u001b\u001e&\u0004Kwae\u001ḋ\u0001f(*ܤ\u001es\u0001OV&{%\u0014\u001b\u0017-.\u0010\u0015\u0016y\u001f\u0006Y4p0i?CB~\tZ@0߃:G<Ґ\u000e\u001d\tv7\u000bH\bh\u0012x\u0007\u0010\n\u001eCRL/%2\u0010Vfr\u0015&\u0013g9O(^4b\u000fr_RL(A8b9/.)Қ\u0006\u000e&N蓊N\u0016R\u001d{=q-\u001c\u001dd{\u0013@W\u0018\u0012\u001c? H\u001aL@l)f\u0016EΔ>\\u\u000b[5\n\u000eoVk\\8\u001a\t\u0007\\0n\u001c5xlY\u0005/i`~!e\u0010ʗ2cUKY bv\nE\u000b*2]\bRHqˮAS]ImJwaea¢j\u000ec\u0013ٕ(8\u0001\u0005pQe9\u001c&ʧJVi`hRl[_EV`6\u0015k\u0014I\f\"\tQ<\t\u0000؆\u001f23f)i߅}5:N?ve\u0015\u001a3J+Ah\u0001297<\fS\u001alA\u0015\u0011%u';Iv\u001a\u001f\u0004\u001b=ZUMz\u0004B\u0016sL\"/VG\u001c\u0005\u0017\u001d\u001dFe\u0006]gٸU1@3.aD\u001c\u0019(\u0006Cb?\u001c\u001e/h|\u001e\u00003BzlQR4;k\u0017\tt?p0i\u000eY\u0003\u0002!\t^j˧/,% )\u0012>-\"YNj&a:\u0014\u001f\u0016\u0014\u001aw\u0004aҾ\u000b,,ڋ\fq}c\u0004QWAH&7+\u0016u|y%be5|p0c\u00122`~f!E\u0004!d\u0005\u0001МӢL|\u0015\u001d9j&u4<#R\u0014:R(ҹ\u0015I.,\u0017\u00012uRi\u0003B^\u0014j~}4,ֱ_H\u000e4\u0002\u0007o\"\r!v}9\u00169z\u0004\u001e3 \u0007z~a\u0014+\n%UUN#qc+QQsᒊ\u000bA\t]g٦Z4(rT>.DoD\u0001H\u001dx.>\u0002\u0006X4N\u001b\\\u000bv\u0010| }\u0001\u0000\"0\u0018CV3AzЊ\nE\u001c,8_/\f\u0014\u000b\u000e+\\L-Z`^Y>F&\"0@mxĀ_\u0001=\u000e\tw\rLb\u000f\u0015D\u001e\u001b8O@wc\u001a\f`\u0007Qio JMC\u000byE!g$v\u0004Jؤ}\u0017YV<.N6P\u0007N6\u001b>w,^\u0011&\u0016!}\u0012L*,(G3F\f8p0ic\u001cG\u00110F[)\f2Й`p)(J.\u0018\u0016)f\u0001\u0012{\u0001+\u0006Mwae{<&n($p4cŏP4O)T\"\u0001!{,[.|r}e\u0019\u0005xo݆9\u001c8֭\u0013Fa0x\u0018\u0003_`\u0016}p?(##rq.O|Idu\\q\u001b7i߅}y{\"2\res2%r#ޮ\u0014y2%%N \u001d\u001d1\u00176utnŤ-\u000e\u001cL_Z*eW7P\n\u0004`&P)\u0007\u001a\u0019f˱M\u001e҈xM\f\u00020,z$ Rօ}9Ϩoё4\\/sJ\u0012 h\u0016+\u0019:aF_PRxYJN\u0007 ǁI\u001e^,^_QH1j]5VJm\u00068wJlQHxf1$Do,*\r(D\tLwae\u0000/puA\u001bE\u001e\n\u0019.5\u001aѸ&\u001e{AN-W+ɝB\u0010Z:ׄ0\u001by\u001b)PhJ\u0005M?RYŀE8L\u0016ǝj.q\u0019Ul>H[6}M-|ÌI\u001esaet]̗8a\u0001CphpCqh3AS/vgՑW&a%3j:p0i\u001f}l`L\u001b\u0017t\u0015\u0018aG\r\u001cD\u0002D\u0003\u0018\u00000l938i߅}Z\u0002\r\u0004@b\u001d7N_\u0003@@6\u0003p]$]m\u000e_\u0004\u001culW{\f^kL\u0016\u0000ξ\u0014\nf_r\\!\u0000_`\thu!y\tf\"\u0002K\u00129+v\u001dd=ke\u0017\u0010T9^&̕/\u001cJ\u001e#\u001fJ\u000b\tN0=.#vb8|\u0003\u001d0K:wZ6\u000b]\u001b\u00004 \u001c\n+\u001aV샵\u001eJ0$E&R$:\u001ePS\u001c!AdM\u0012'2\u0016g@f\u0015\n\u0003{\t?H\"*U\u0017ʃ[ ].\t\u0004\u000f\u001cLڏ[\"k4\u000f~ tDÿTf\rxC&\u001f挻5*4G8㜕Y\u000e\u0016\\Owaeoi>>CAI\u0015\u0014/)\u0006˨پi20_Z-RڑH8GZ!\u0011}\u0007\u001d0*\u001dZ8pZ\u0010|\u0004E\u0019LYsk\u000b2\u000b\"f\u001es\u0003I\u0003gGT>) z|\u001es\u0019uM[>\bѢ\\[ϴ#\u000f?\u001fC\u0018\u0010h\u00050?k\u0005:Ѻ\u001b&\bE\u0000^ZJ\u0014Dm?$\b@檰\rϲ\u001amZʧ\u0018YxNpYPZ\r`/\fBXKr\u0014\u0012,\"/.bWD\u0010EdZl\\\u001d\r\u0006٭\u0011\u0014\u0016պ\u0019W=v\u0011\u0000\u0012H)b]z\u0000R3'F\u000bDx\u0013%b\u001a%z\u0000,t\u0018\u0018MT…Ȯ;zw\u000f-y=E\"ʅ̴یzl>\u0002&b\u0016PV25a\u001fBqR`%I:\rmX-.\u0001E425_\u0019\u0000e+\rG\u0014Y \u0015=5m\u0015КcI\\uK+pR\u0017L(ߪgn8\u0017\b\u0010j,֔.X\b\u001bǢ٫\r\u0010n[Lؠ=3a\u0014jL\u0010fͮsu+!\u0011s(11>\u001b\u000102%DNEE\u0004&\u000fit\fX\u0013 \u0015\u001auPLdS\tB`Y343/\u0014C\teDṆǥ4dE\u0000\u0001D9s0~W3:G\u0019\u0015OZk\u0005%f-#\u0000ܔ\u001b5FΐH\u0014}-Q\u0000\u0016,D,>ˣVR(\u0010\u0002D#\u0004=_ndrS\u0012N\u00069)\n]X6.)J–HA\n\u001ǎh\n\nނ\u000f\u001e\r[Qe*\\f\u00013,ٕY@#Q{+c(S6B9Üs`0-Q\u0012ΊLJ),MC\u0014ք%\u001fE]&\u001bMP'Dp\n\u001d\f2pQ]!Jm@D=HJbrQ\u0010fځFO\u0004\u001cz\bD\u0019\u0016\u001a/zSV˂\u0014u\u0001\u0010Ƅ4eѥj\u0002Rt69e\u001bRf@i*p\u001e#)D\u0013yնc\u0002:)x\t\u0018.\u001b&@hiW8\u000b\u0000U \u0004=\u0013QK(%ZA'4\u0018DZ%\u001b%\u000e\u0010K\u0013k\u0006hAsH+\u0017\u001bs{,\u000bttN#( 57Bj\u0004\u0010w)KԔ䍘q\u00142F3rG.ˎ47\t`/\u0015:hV-Et\u0004/Ϩ\u001esH>k\u0015OP\u0004lXCf(QJUSlJ0b\u0016E\u001c\u0007aϴ+M4)K\u0015\t!?v\u0002\\|hXD!~\u0000\u001f1]*x\u0006Y\u001f\u001c`\u0003rɚ,[Z\u001bF1R*\u0005\nьeu`U{Wfr\u001b\u001dRv\u0014t:\u0006\u001eD\u0019+s\u001d\u001c,2/U$1OQN\u0010tk\u0011fl \u0000x\u001e\u000f\u0015G[iTs\u0010\u000f5S6Df\u0004;lu݂\u0011Dsl\u0019yICp\u0003,̉\u0002Kђ\u0012\u0002\u0018}.9\u0002{rJ1 `:Ynwu%t\u0002Uc?/3G+\u0016\"S'd/\u0014\u0017s%,\u0010UP\u001b%cZ\u0007r^\"\u0014F\u000b\u0010!c\u0015U\u0019LQ\b|% q0A(A-$\u001f\u001aY_\u0012xٓC h<\u0006Kwae~Wjh\u0006/@R̲s\u0001\u0006\u001f`i?6\"\u0012\u0005xt [\u0010h`~\bݐ1IY\u0010\u0014ML\u0018N֊>\u001eG\u0006x`<0qe$W:M66^Ҿ\u000b,[\u0007\u0015~\u0014xMt\n\u0001(ɫ\tP\b}]tz\u0000\fRh@\u0014Tg\u0018\u0003\u0016}m\")%hϯC\u001c\u000b\u0015\u0012C&W1)P)(Cd\fW\u0001Isי\b>)\u0005\u0000\u0013\rb9D6[]Mp\u0015]2R]g܅YXFv\u0005Y<\u0005X-+q\u0012HJ\u001a9i\u001at;fB\\f\u0006\u000e&'MM\rP\u001ay`\u0001YECa\u0018 ԤA\u0000s\u0003\u0014=\u0001 D(qQK'I!g\u0002wt\u0005m\u0015u6\f\u0001\u0015oc!\u001e\b3^\u0011+ \r\u0010\u0004\u0004;~9*+[NYeS\fV\u0006\u0000e=3B$۹\u0016}H&1Wt\u0006$\r\b\u001a7ܾ7H\u0015\u000ffor\u0004X\u0013\u0004\u000b96\b\\R5dYt\u000f\n>~A}N-k/\u00056i_,\u00102\u0014cd4I\u0005o\u00004A+(\u0013#bD=\u001e=#~\u0002x0\u0007\nHē+\tH~\u001d?l\u0018)(3DV@\u0017h_\u0005A:\u0013{Qa\u001a\u001e`\"bNة\u0000>6\u001e\u0007թ1\u001b\u00059&\u001f0Hfc\u001c\u001e\u0013$?:ks[\u0001ig!v}pЭHrzl\u0003ʤ}V,EqXquFbR)\u0003uC5FU#'\u0000=\u0016֣ls\u0010xc!\f%Y\u0012[_\u0016JZ\u0003|U\u0000\u0019H\u0003\u0000;\\H7!\u00140\u00001fCn^жge~c¶94\"s0\u0006\u000bx=\u0000|*Tp' 3HY!4m-\u0010EjH\u0004k9aU\u000bi˼C\u0010\u001fc\u000fS6(Iͥh4\u0005\u0018w2i,{|.;[P83p\"y1\n2\u0007$\u0012$\u001fu3n_>\u001aI%ma%\u000eH\u000b(\u0000JT9nĔ$\u000ePd?x\u0004\u0006\u0019\u0018%\u0017:ьyE=!\u0000'\u0017pe\"S2x\u0006NW\u0012s8aUb9s\u0006\u001e\u0013\u000b>\u0006SX?οS,_>\u0005\u0003{*\u000e|5/Bd\u00006ǝ\u0000-GEuҚ\r$؄\b!9\u0011\u0018\u0011HgY1,Dx\u0011J7\"zմ969`EO\u001bNя\u0013s,~\u001d-O\u0016\u0006\u0014췣E-|\u0000\u0010\u000bF7Ϝz%\u000e~(\u0006TӞ(\u0002\u0015̾\u0017\r\n\u000b\rN.Cu^ϠzJY\u001caF\u001cHA\bn0\u001a1\u0006FasG\u0010\bv\foN\u0013-iTK\u0006rP\u0019\u001brp\u0016\"\u0018W:AYd+і(\\\n't5\u0018dҨ\u000f痮Gcvr;gr\u0011S)B\u0010;>\bMH\u000b\u0012׌+\u0000\rQLBͥr\u000e/8\nGΠ\u0010hM\u0006a†x\u000f vb\u00156gt)`0S\u001bA_|\u0010\u0019(CZX'}G\u0005- \u0015D\u000bWfN\u0004\u0005Q&\u0005(:\u000eX\u0016;\nDv\u001aoKiJsP\u0019E}md\u0002u%5\u00006nb\u000eG\rke\u0000J\u0016\"P^TP\u0001DEeY\u001e\u000bxlnwU,ņ v+B\u0017(\bG\u001dIjJ\u0018K@\rRoy?sW-\u000e\u0010x\u0002NZ\u0012\bTݼ$\nc\u0012\nNWYr\"cx\u001eL\u0001V\u0013D'{\u0014\u0011pj\u0005WL1\u0006\f\u0006Y]Om\u0017d\\\b\\\u0014\u0017N\fƥ^v{B,\u000eT=]բ|'m;ʥ\u0001=f\u0019 \te\u001b^D^=\u000f+VZS,r]]\b\u00186\tہ\u0007\r׃X5\r4b7miޟ[Zo]`4)\r1Mv_{UI\u0019Sxָs.y_/\u001a7cץW\f/\u0013&\u0016q\u001aDPDJ9qğ3\u000ec\u0016vA,\n\u001bP\r}\nz<@9e`YLhBbXE)IP\u0007ڔOA\u00038E\u0011\u0017}\u0015VVΊZ\u0016%\tt\u0013\u001f\r\u000bQطe\u0004*.6\"\u0000,\u001eRvROK\u0004iHQ@\u0001y!hDq\u001a\u0005AbA\u000f A@7~W\"7BGH$\u001fVEAt\u000e\u0015\u0000jVL\u0013\b*\u0018.R\n*\u0013\u000e\u001f4T\u00057fh\u0000fW$\u0011eeO]UlDM\u0010*\"ߓk\u0016p\\CjE*\u0001c\fo\nyd.h>E\u0000mV\u0014[j\u0014nq\n9'\u000fq5I.rVe\t-zL2\u0000 \u001e/ln*Hy0Ob\u0011ps\u001c]K`=}\u000b ֏^\u0016hTvQM\u0001Bv\f\u0000\u0018XJQ-z\u0002ֹ\u001bPē<[(+Ei=vjv9\\tbT&\u0002I\u0000rMh\u0000*9X\u000fscZM)8{u2״ZR+a\u001b\b\u001d:g\u001c@f؊y,3V\u0004RJ&*[\u001cBǖ\u0019h4Y2r\u0017\u0018Ri\u0001QA':%\u000f\u0000d\u0018\u001ec?C+5\u000e&y(lTK*G-\u001e;xVnUQkF.\u0005|]\u001bro:oġ*%d\u0006\u0019Q) SMD\u0016L赉\u000bˮ&]\u0000+\u001e+\u0014\u000bA6H^^\u0011n|RdN l>+Ht\u0015ЏdPp\b0x3k4bIig>W/vPD\u0007\u001eVޚ\nDN\u0001\u0012f&TC5\u00118Eq| h8nI1w rTZE$\u001cAf\u0016ý\"*+\u0006dP\"AD+\\\u0010goaf\")h;\u001eπؠNL\bath\u0001\u0002~G+~5\u0012ƻJk\u0015o7#\u0013\b*ᛟ32g\\+!t͠MDFaZI\u00118\u0011xl*i,;D&-|n\u0018\"12\u0004o1)]c9OU\u0018\fM/:@ezp\u001bkPM\u0006SW3\u0016lfw@(g_\u0004Vx\u001e⸴Loi\u0000e\"\"E3\u000f֥\u0003ΗN8\u0002VIgY%\u0007nSf\f\u000eШ\u0004T9uy\u000b\u0000(`:pCH\u0016\u000bnء=6\u0002pXִ\u0013ni\u0014be\u0003\bP\u0014;kjGcr\u001e؁)P$m&[ux\u0004\u0013a}:E\u0000\nB8<\u0006u\u001a,\u001e;\u0000\bu\u0018\u0000\n΄a\b>ܺiM\u00105\u0018\u001c0]\u0015$+[\u001b̧:9M@\u0012\u0016\u0016Ҥ%\u0005^sIC\u000fL\u0005\u0012)BE%\r҂4&1 4X%c.>[m摚3^&\ry\u0017\\,y4Q8FP\"\n\u000fVܥ9\u0005I\u0014\\w\u00145]2\u001d|\u0000\\kcX\u0007Q\u0001Q9d\rTLp\r\u001a0#\u001451i,M\u0019-\u0019R\u0013Hy}K\b\u0014ِ\u000fQ\u0001\u0016)v&&7%Ջ1ܰA\u0010ֲ\u0000)Mqsr\u0014s\rXW70˄ъ\u0003>.3\t@sfdۂ[d2IegY}\u001d\u0004؄^c-h\u0012\"\u0004!~po\u0001DY\u0002\u0012LA.\u0004 SDHo_'h.\u0001J@t)\u0017pO#f0\nM\td@w\u001b.Nxfɻ\u0007sRCɘFE\u001aek' ksVNA~Ea{\u001e\u0002VNZ*G3lbHHh\u001fPބ̵\t\u000b\u001bcPޫ#\u001f >yO\n\u001a\u0018\u0016a5.̮D4i_Yd\u001c\u001384G,\\lmE#h\u0017.tmI뗥ՈG\u0015\t-&e\u001e#K.y\u0011\u0016dNf\u0016Im\u0005K`׊M뤦zո6U,\u001c|LJ8\u001b9i߳Y2MwZ'\u0001Py̲łU\"UF)Hړ`Sq+Ֆ\u001ew\u0006{̑\u0015F+ŷ!dpU\u000bDL:-ך([\u0019.\u0017%lqHT-m\u0012\u0017|]X\u0010E]ZS&פ\u000b45iyf\u0018\u000e\"k\u0018\u00139\u0014>*i;\u0015&\\ܵQnml23D0\u0015X\u00050T\u001eu7g}4{!''B\u0012\u000bϡKNWoO[J6G'lk=\u001d\u0005DK\u0013S\b\u00007DO\u0004HsC,Ck\u001eSDpԝ\u0010Z6ޖ\u0019=|ȻYaY\u000b\u0012\u0014\u0016R\u0018r4AE;\u001e\u00059o?<\b\u0015^oW\u0007,~\"\u000032K\u0019d\u0016\u001by`c\u0001\u0015%\u0013\u0007}\u0007$\u001c(H<\\0!}\\Ka¨`{\u0004AǤ\u0012cy$AZ;Bg\fѶ\rWPVdLMF\u0006憎4\u0018\u0012\n04\u0000SIhXJq\u0016\u0004W\b2[ZeEC'\u0007WR+U\tٸS3CZ|7\n~&Ilxp\u0003[jo9,=eu|\u0010\u001aEA\u0006tQ,#TY\u0006:2Z=(Ύ`GRd-r\u0010\u001e\u0003[\u0006I\u0005f5)̘8hQpER\u00193\u001eK|%\u001d~y[\u0000nNx\u001cD\u0002\u001c,lۏ|\u0019uF!\ny8*L\u001e9@,oސKDmâlYbCq\u0003)\u0006fMΘK\u001a\u0019'%Y[HD\u0011\u0014(s3{֓\u0012YzU\u000e^V)PB\u0010\u001dzDK'lޒ\u0002tD&6[H =\u0012\u0007~%[\u001e\u0013\u0000 hAڹ\u001bڬ\\H\r܀h`2W\t(],2EeUd|hHk 8Vh.ޙh[aaI\f\u0002)\u0004k'T\u001c%\u0018\u00109_\n[cN]K\u0004ZPˡy\u000f\u0003؛C7^]=o`r@\u001a\nb}N\u0001z\u0016%2\u0004=E#R{\f\u0005\u0019\u0012nC}Z}Xw[\r'a\"9p\u0018DH\u0018\u0014$\u0015\n\u000eǪCGyaV>Zlbn2z\u0017Z\tT50#(CF䨈l~gjCz벃T`\u0000f\u00181E<\u001a.DMm$\u000beԣd6qIm9\u00051?\u0018\u0014mu\"\t.0@Q\r#u-\u0018u8'iQmq,d\u00030tPsIs^Yq\"\u001b,#\u0006\u0000\u0011׆e\u0010\u0017\u0005S\n\u0019$޶'l#-!cAMT\\!4̪\rf'5$%4\f4#ӎlrDڌZ zp\u0010OG^ڑ_[7͒XxTr['\t< #م\"\u000b\u000f_+8m\n5r;\u0007\u001f\u0012ƴ\u0015btI'\u0018g$2t&b\u001d*.SdC}=͔\t}E\"s*$Mj\u001cЯ\u0000Ёr?i󟦚\u001b\u001aU\rR\u000bNNR\r|U\u0005\u0005\\*xL\"\u0018+ᨲHj\u0013o$\u0004ݤo'{<^[`u\u0018\u001e\u0007ssx+l1cA\u0014z\u000b\fyԩ\u0012\u0004\n\u0006_\nY\nAX\u0016:\u0017mmLCU\nm@\u0013\u0006\u0004\u001b/:\u0012.f4\u001c9\u0019\u0014b\u0017 h\u0012\u001a1\u0002E`ZȦ\u001fq\f[\u0006\tHy6\u0000\u001d\u0004\u000bAlpSi\"R68zj\ro6\u000eBDzrNy`/\u001e\u000bi'\u0003dJz\u000f\r@B\r׈mW\u001a!]1E\u0005w\u00135\u000ewjCÂ<\u0016\u0010Nme\u001dYTE~_\u0018w\buszX(A7oZ\u001e\"fgK–LX֋`i+G*\u0017FvW/TT[CFsIc\u0003%9\u0017K\r\u0013b-,\u0012팂,\rWwˇ(r*ξ^QO- Uay1\u0017\u001aH\n\u001fƌ\u001cܸh\n\u0018q\u001900*æ\u0010OJ2Ej\u0015Lp\u0000<#W\u0010/>tih\u0015(?!\u0006 ^l:\u000b\u0012Dsb]\u0013q\u0011T\u001dKu\u001fooTHq\u0000?+q\u0014£}v2͂mcJ5\u001eGlI\u0005ۅ?dyń7_t f\u0018Rw,ņy^٢z|r-d`8uTD\b~ZHd\u0017\u000elT=?VY\u0005\\6\u0010\u001a3\u001a\nK2\u0016~<Ù#\"\u001bsr\b\b\u00009\u0000\u0004i\u0011٩=uS\u0003\u0003C\u00163$ax~\u0015\u0014Zo]Xvb[_XZ9\u001e+\u0018\u001fB\u0018\u0012eeV\u0002LВ\u0018#mpڬ\u0005\u000fpQW=z=a\\bZ\\\t(ѱGZu}ڷvA0N6eڶްReڄU\u0014$VD\u001cҀKo\u0002\u0013\u000e~2p\u000e*1DR4:\r\\A\ruAS q\u0015+\u0000u\u0015\u0007\u000f6,\u001e\n3 \r!]d5Ze\u0018s\u0007`|BŊp\u0018ʥoA\b誠u*\u00120\"\u0013SA\u0005d?\u0003~!X%k\u001c}3\u000bUbzH\u0006HTE@e\u00113TWjup$i^zJ!^$2ݍ`Y\u0003`b|+*yf\f,Ts3pJ5Ո{\f\u001c\n@b\u000bm\u0014$'\u0012Jq+\u001f\n\u0019P0\fU\n\u0003P\u0001\r+S?\u001aGBU\u001b\n\u001f\u0001뱲\u0014#oOj\u0013<*AD\u0004JZ\u0015!b8qcm\u0004`g\u000f\u0019@pMX\u0012Y\tq\u0005<Þl\u0000\u001f٣5\u0017\u0004W\\\u001aio\u00122ò\u001b\u000bӸ슥#muJAع%mƎm\u0019ޖ(\r\u0011ـ%5r_![NȞH,\u0000 \u0015O\u0006\bz\u0016hA\u0002؅\u0001@ac\u00026\u001fuЍ3TbT$HQ\u0003KiS>#i+xLH^wTքT\bTz\u0000A\u001c\u0014*\nzbS̆2KbN]V]:k7k\\\u0012\u000f>4\n@4's\u00183K(\u0017ݨ#\u0018M#DƌЩB\u001cA]|\u0010Y3.U\fur;XPRFj\u0012B_%A\u0012r e\tY\u0005s\u001e\n#MY\u0011K9>!Ϊ5\"\u0010\be\r ;\u001d:k͍\u001dSm\u000fz\u0013\bN\b\u0005P$HCd\u0002ԯJ\fZ\u000bR\u0012B\tMS\u0017\u001aq\\\u001a\u0015P>\u000f-h\u001e\u00046F6\u0005D\u001ez,2KFnM-\n\u0001\u0002\u000e_\u001eI{0\u0017J,\fC<\u000e8a{f@EȔ2PV\u0010\u0010\u000f_>Au2\u0012&\"\u0018qL?*ޛ!H\u0016\u0015Hqay'^Qe\u0006+Hye/NCB\u0015_?\\q\u0001!uHJVlcX=qq1\u0015\"LT`0qJUIȐ\u0005U\u0001vR!\u0005afev\fww5(\u001eKA\u0014l#B2H\\\u0011uҼ-\u001e;]\u0010^G\u0000b}YU5H'Q\r\bD\u0019\u001e\u0016\b \u0012SbZ>&]ԓ\u0012\n0|\u0011y\tfi[Io1ՠ+&\u0010\u0001S\u001eP\u001aN\tѪ@>H\u0003:AAA\u0013o\u0006x^J9\u0001{j>`B('USA\u0007:ptbIQB36GBn\"׽\u0003@( \u0010\u000b)-t\b2׷TAK+\u0006zv7e\u000449Z=\u0016&@BG\u001e#Z\u0012^cCw!\u001f4M#dP\u001f\fg̴Tմӕ:\u001c\\\u001f0{>WpE}N0,4V)\"r2^{s\u001b=\u0003\u0003ԤgT\u0015IP>C~-h\\xoT\u0004ՒrǙt/<\n\u001eIRe7\u0012\u0007E;:6ȶNvEХv\u0017G汘Dwq\u0017\u0014\u0016V\u000bhfb\u0011\u0011!'\"\f\nOO\u000bjR2:Zuẗ́0y϶\nz\u000052\u001e\u0005{<>\u00050\u000b_mFJ\rڔ\u000fT/\"HfW!\rQL\bZ+\rp|\u0004WZ\u000fS)@k7\"!co'9IݘBA\u0016xKo\u0002\u001e4;Pٛ,\u0016hZq7$\u0012qW!Px\u0000:lDkL%Aq<&@/8\r\u0000\u0016\\uBi|\u0019/\u0013\u001a6ն+S.\u0015S\u000ftD\u000b\u0010k@\u0012қJ' \\\u000e-e\r`\u0000>8\u0015#WD'72(\u001ekYe-{tXq\nՈF\u0013Ћ\u0012¤\u000es1\u0004\u0014@D\u0002TW݈\u0004z5\u0014\u000b$!zJ\fϯ\f\u0012䳳ncXۓJa&\u0012\u0018'rI(B\u0012)Z\u0010`,ElUWjf.\u001fN-\u0001a\u001bth5g\u0012y|\u001d챕!qւR8\u001fHBrN+',Pd.M \\)iet,Tk<\u0000\"\u0017\u0019(_νm搁H¤\u0013y/'\"ft6zN\u0016c\u0010h\u0013R\u001eF,T]425q|AY+t.Yų\u0002\u0000\u0016\u001c(\u0005{G\u0012:F\u000b|\u000eb4\u0010H\r\\7PsȐX\u0019ħ<\u0004u*\u0011\u0014\u000f\u0015\u000bpGvz\\a\u0007\u000fN-#\u0019\u0002Meq\u0001|5AC6w)~&\u0018eGsӗ\u0000:.D$T=$\u0010 eʗdc0WЮ-z\u0005id?L4+Ρ$:\u0018ב\u0014ڟ68\u000b\tRS\u001a\ryw\u001c\f-\u0017\u000btq\u0011\u00117!{\"OՀ]=6DZQ֢\u0011\u0002\u0018\r\u0001\u001bShC9@\u001c\u001d-Bm&\u0012E4zaL\rf\u0006S$\u0007\\9A\u001et\u0015Bʊ\u0013Dm\u0002@0Vq\u001e{\u0001\u0006Uj\u0006I=\u001c~H\u0000\u000eSw4&fʧ3 \t,\u0005K}:ױuIb\u001e\u000foݡ\u0015\u0010>RhBҘ`\\d`$dp\u0018c:$Ӏݞ5\n2o5e*ѝ{\n\u0016 P\u0012pAKڸ\u001c\u000b.\u001d!R섰\u001a\u0002c)k\u0006!=O\u0019\u001bbI\rJUI_ׂKB\u0000\u0013Qij'rC'\u00180!\u001a\u000f\u0007\u00166R\u0019ûcDD#.'[\u0003\"GNkЈ\\\u0000MٸBmN2\u0012\"1\u0015a[1+$\u0005f\u0016fB\u000e4\u0001\u001cXPGh\br`=D\\z}*\u0004h\u0016WE\ru\u001a\u00181nĵ1P+fhՃʇfun\fsAQ\u0012ʛn\u001dԂ24\r\\D+\u0006kph\u000bP\u00029\u000b-\u0001״r *CE\u0001T\u001aA@\u00028CL \u0018\u0018Ò`3Ě$\u001227\u001e=\u00050;s⭰X\u0012R!vM\u000bԕ7\u00048/rw|=n٫CJ;|>b\nL\u001fM\"yɀ/X\u0005>\bm\u0018̜#\rk6\u000fWC'\u0012\u0012\u0016\u001aҊs4w^IufӋ\u0018\u0011Ιõm\u001d@|\u001f\u000b\u0001^ѵa9HbsqZ7\u0000f`fA\u000e\u0016hStIa\u0012\t\u0016p\u0003x\u0001\u0017\u0001™]\u001b\u0018똘Piu%7.IGoBB(\u001c\u0016<%%.<`~t?}L(\u0004@S2\u0000F-\u001dyզJ\u001eN\u0001п#D\u0005#U\u0011M\\ux\u0014\"ఎP%PSeydj\u001a\u0002^b/{D?LW\u0001kh,\u0017, V\u001f\tJ>\u001b\u00119D=+ī:!0KB,J%óTtc\u001eӼF>\u0005#T\u0012q5|S\u0018P;!-I9o7m\u0007hBE͔\u0016M\n\f|\u0018B#rZ_,eFI&E/o#&F\u001esy4\u0000'@U\u0019mX|W,˜ʆ[PN\u0004uM5\u0011$`:fUjѝ\u0000\u0011\u0013z\u0001s:\f\u0001(2\u0000$\u001a6\u001ecH_]#z\u001d)w<%N\u000e-qHjN\u0002\u0017Ң\u0014!f\u0005q܀ڷWXH\u0016LD/͋҅kJ\u001ecK/\u0013=K4RMޖYiZ\u0012\u0005\u0010ʮKQ\u0012mH\u0010Kdz1\u001f\u0003$7\u0011P\u0000H\u000erZ\b؇\rw𡾵=.NՈۚ@\b\u0015fL\u0005@\u001bw-\u00066N<_%2l\u001bz4:vX<0^п*a_%׏+\u0001.ezD\u0001jqڈx؏L*\b\b$\u0000zXvݱ\u001cepPYlm\u0002ZT?*'U\u0010[d\u001c*]\u0019<\u0017\u001cSۦA\u00156Qx(o!5\u001di\u0018DS\u0015\nAܡSd\u0019ύ\u0011\u001eQ ?,L\u0007Yc~?\u0001\u001a\u001a\u00048D0q(\u001czV%rAu\u001a\u0002cVHEp=\"D\u0018O\u000f.\u0015t$e\u0017hN\t;Qt\u0000R25p\u0012\\\b#sd4#%\u0006F!U\fZS*\f\u0003'뱖kdcor\u0007n'OYZSƚܙ\u001cGx&;]O\u001b\u0000ݤoY\r\u001aNmg5!È;\r\u0018M\u0002\u001afGf<6c\u0001Rk'\u0005Z\u0006(\u001bgĶsh-m@]LD\\ܜc\u001bnh*P]4jd/X_TL\u0004^\u0007\u001f6Svv2DU\b:a\u001eE%P\"K_Q2??21mJm]\fg9Ԏ\u0013?\u0001\u00119]SnqKQ?\u001dRfnP2\n)\"75\u0003=Z0\u001a/=bq;PV,S\\\u0000C\u0000 D\u0012\u0012RR\u0018ۆlir}3.w\u0015*\u0017{\nr(\u000et*ú\u001a\u0012\u000e>0d=h\u00160Xtl\u0018J\u00034\u000eImj\u0007H8\u0012ݏlp\u0017\u0017\u000f7+^)\u0019\u0011!iŶH6\u0011\u001c,\"RP6Rٵdtn\u0000DVB2:\u0001\u000e\f1Oem8\fr\u0004\u001aeU`,^&, \tYީ\u001fNZ-lA-(o0'V1E8t\u001cZ2zp_y,\u0001X7(ǡ;0-jK\be+.S\u0011R3r8\"\u0007\u0017z[\b\u001f9Ŋ\bf\"&=\rTr&\u0012\u0006Jcϖ\u0016ѿ꼄#\u0012;\"B۔\u000fD]HQniQDxWGH\u00136\u0012.@\u0011o7\u0016\u0010\\Y+CTw|ܿm,\tۧ\u0014k\u0010ѨN8N\u0005\t\f#&Z:\u001a*\u0019yɐ*4MYɁG1PjaߪH\fZ2ɑV\u001f+\fhw2\u0012.2\u00114<}`6Ô;\u001atizk\u0014/\tD\u0003ޕ\u0011FR\u001cFETL<F\n&\u0004&\bk%\"sjŔTچN\u0012aӌ\u0018XЅ\f㋡y\u0019[I\tҮ_<\u000f\n\u001c*\u0002y\u0012p\b>Re\u0017\u001bRr\tte'~\u0019ʠ19)N\u0006!Z8@|\u000fT-`X7N'C\u0018K{@\u0002KaNq\u0015\u000eW\u0001@6]c^)\u0013\u0000tLf\"\u001c\u0015j\u0003->C\u001f\u0001E\u0019V ,-D\t\u0001\u001aM&\u001es#Q(d$oH\u0004z\u001e2q\u0011\u0015}Hìj,Ysgq,nzMVv(\u0014JVy\u0014\u0002\u0016lEt\u0010G5x\t\u0004~&[\u0006 <\u000bIc@:!Gr6\u000f$1:Bnn0O\u001cA\u001a!W(*\u000b\\0qZ\u0007\u0014mx\u001e;Y\\P$\u0017QlP,\u000eJ\u0006\u001a#\u0018\u0019n4$ZEpD~R\u0019eT\u000eh|\tNo\u0015d\u0013\u0017{$\u0018\u0013ɰԴ=FF\u0003 [-N\u001clI;J{uV9\u0000(U\u0000BGy:=?]6*LP92\u0011\u0007iC4\u0011\u0002l\u0002=vd[Rρ\u001eW'[.\u001a\u000b+\u0003O\u00198\u0012S9Kxy(H\rxY\u001b\u0016\f\u001cƕ\u001d9\u000e`N\u000b5\u00101C2w8¬6;*\u0017\fDq;{X\u0003{0 \u001cƲ\\i&T\u0018\r\u0003\nϰ\u0017&5[\u0017\u0005Uh\\ƘAA\u0011FqH\u0014|#fFEPB@jU,+Rn\u000bq>1FËv5ݸED\rӘ\f9\u000f\u0002:\t\u000fOE+\u000b}\u0015K䋃.шiW\u0016@!RX\\˕xm2\u0017\u0015Cn\u0014']WF\u0004/dI.\u001aӅdu\u001c\u000fO\\V6\u00008bcʂ[BȌ,\u0000̋s\u0003kI\u0015UD\u0002{\u0018\u0014\u00144]\u0000ejG\u0014ƽVOAم\u0006K)\u0014\u0012 A.u\u0011^\u0000;x\u0010\u001e2\u0002,\u0000\u001a\u000fa=v\u0019DU<\u0019Irp/\u001c\u0015\u0002ixȦW{8i愷֮t ~Gg^`\\x\u0000n\u001f@\u001cfo\tye2\u0018mz6Ymc\u0015\u0011B\u0004\b\u001bkq\u0000S8'\u0000e\\G~\u0019ތ\tt}\u000bX78{\u0006\u000eF\u0001\u0018\u0015\u000bIfڝ\u001c<\u0002\u0013^qVH\u0012\u0000K\u0015\u0019Ffa_\n(U2N8tP;\u0004X1r\r#kZl\u000fdqnd\n\u0000D/!#\r\rc\u001d%=ֹEFJ#]\u0002k]oӹbI`e1J+8t].wX\"}\u0006\u0010b>Zf\u0011\u0011[\t97G[L\u0000\u000f\u0004]\u0007g~\f0iK߶KƓ_*@t\u0011\r-\u001d\u001d\u001aO\u0015\u001c\u001c2AS-@pchT@7Vӷ\u0004^uFOLNJ~?3\u0000\u001c(P\u0015\u001fg#A_3nff`4\u000b\u0002#V<1BˆX:t=vap<+\u001ba\rm-r8U\u0013A\u001c\u0012V}+\no\u001fiv6\u000eN\u000f:\u0019%\u00062kF\r9[ ݇\u0002woԍXͩp.\b\u0016%Gb\u0012\u0018DJ\u0012q\u00014~3dh\u001d!L礄g\\\u001coDf\u0019\npM7zH{\fT\u0012֎\u00049\nmz\tãu*I꿭E\n r;\u0002mXd#2;s\u001ez`v~9H^N\u0016\u0006\r/\u0017\u00065IȮR\u000b.i܅B\t\u0003c\u0004\u0014gT\u0017ddU+\"84\"\u0002\u0002\u0006\u0006G\u0001+p\u0010UbOKi\u000e]k\u0011foi8Ε*%΍T*u\u0010뱖D%<ئ\f;)\u0017aY`b$|\rB$Ji\u0001s\u001f\u0018;\b9G5#\u0007\u0001RYgOAw\u000b}\u001f\u000e'\bG'\f\u0011cs\bX=\u0007\u0005V͝!\u0004sRδ4}PhK\u0014]D5\u000bJmLk\u0014BC*J{`hT\u001e{G\u001c\u001a\u000fNS1U<\u000egN\u0002`.O絀*\u0000wqDAOjƕ=0<5\u0005j~r\u000b|2\u00160\u0005E\u0017\n1G\u0019/)br\u001d\\\u0019-(E'G)\u0001WFrv\u0011b#{\u000f'\u0012GXQڤâK!_Q\u0005\u0017Fm+2\u0001tT\u001c(봩c\u0001\u001a\u000798L(\u0000#3\u0006zQ\u001cF\u0015#L~\u0006[`>dfNi\u0019;\u0015ˉ^\u0015\u0007h\u0003\u0016\n玎\u000e\u0016Jm.cGQ\u001d%=p>`$h˸)^\u0014t.@2ȴ\u000f-Sf\u0000\u001ecQ%U7AqW\u0001Fv\u001fϩ)l \u001172}ِ\u00194`W\u0005Ȋ_eds\u0015Eq\u0004;{\u0013\u0017x9-fphFc\u0000hp\t\\\u0006(#\u0019\u000eSm97#\u001f|4ZT\u001cT+\b>\t'S/|X\u0004U@6I-\u0010\u001c\u0000\u001cҺ\u0000^\u000e1R\"X̀U\u0001zA@^Kqs3Y7h\npb\"Kd{ҶS\u0004zB$/Q`^`X!Xڒp%OsJ\fy\f 7\u0007n8\u001bp\u0017+[\u0001(uF^v\u0018\u001d\u0014KBCkvy\u0015'Ne\u0000\u000eN=8\f$/Y\u0004\u0007.!:oWՙ]ܸ\u0012ڙ\u0010ʧ\"&\u000b\"\u001a4C$\u0002HD/i 6\u001bHJ?4?\bׄv3Ool\"p`Z\u0001.:sc\u0012\t8y݃TB$K20%Y\u000b\u0004l+aOng\b\u0018CU\u0006\u000b:\u001e\u001d%c\u0012؄3l-*ϼd}c\t\u001e\u0015\u0003f#r#\tkz\"p?%\u0011>\u0006յ}\u0011w\u0013/ǰ<<\u0013h\u001f)|WjH\u0004 Wj4\u001d\u0017)ל\u001a!\u001fW%T2F\u0007\u0018\u0013GcccQ2?\u0000Ag{<6\u0011\u000e9\u000fOG\u0007 (aW\u0003W\r}?\u0000\u001dD\u0006\f\u001b6\u0015DyPHv\u0014\u001b\b\u0006\\u!!\u0007iT\u0019Lh8\u001dJ[\n\u0003SUJmI\u0017\u0004\u001d!\u000fs\u0006̩\u0007#t \u000b۹77b]HtyЫnOzi+]'\u0010\t\t\u0000\u00161~\u000ez\u00153.\u0019#;D'3$/\u0012,S@ȴ\u001aLQh\u0000ICf\u001e䦐\u0010\f\u0007\u000b~:V=\u001dr\f\u0000\u0010\u0010EO\u0017W&VG7\rZQpH[pd)I>Am$L\u0012ӺP\\dՂ\u000bjxX'p\u001d\tG?\u0019\\v\rTU:CTm0UJjb\rܑ\u0015Fw\u0016\u0013\u001fuN\u001e{p8ˉ[+*v\u0019\u0003\u0011\u001f\u0007&\u001cDwƪ`lČ\u0002\\pI\u001cQ #R0>8YlxliV\u0003S>h\u0011\u0017\u0006TL}@ۘ\u0000@\u001d0运X\u00000A\u001a[5o؛\u0010up\u001bjuq9O9\u0018\b Ŋ,C\u0001\nW\u0010\u0017 \n\u001b\u0013\u001a*&vhMY$\u0011NYM<@cU~e\u0006jF-\u0000\u001ev\u0012*-Uj\bD[j>_9O\n?8I \u001e1\u0015ԵU`\u0001i\b\u0005MArae\u0017\u00199\u0015\\4*\u0001\u0005J\u001as\u0012i\u0006GUGb:2\u000eAŔ[\nJ\u001e\tѤ,3 \u001el\n\u0011]\u0012WI:unU\u0006\u0012TϜ]Mۻ4lD\r)K+$ow\\\u001eP.aJBK\\,\u0001_1|؉/2EyE\u0002.5?Huh\u0016jS\u00065`G\u0018\u000f\u0016\u0004d\u0002\u001d9\u0016]P%Fkhz$\u0011剴\nL\u001a\u0010US\u0011\u0015ME\u0010Wfnb8\u0019N걎 \u001f\"S\u001d»-I\u001fVTR/?zW\u001eEuvm\u0010LT)zv2\u0015Z$0Cɐ8Vz\u0000V-\u0007oMC^\u000f(\u0001YK\u0000\bA\b4$\u001c\n妄4\fad\u0002*B@RE\n\u0017HI\u0018\u001e;\u0005HJ(?0e\bjzQ\u00006XҾ\tәGY(\f\u0002W[)\u000fd\tW\u000enk\u0002h\u001eNCc.Hh\u000f\u0010jQH%V\u0017>\u0015\"QGdy\u0000S׀b\u0014\u000ff-}2\u0011L`~UJTN2[\u0005N\u0013B!A1)$ZJ\u0005g\u001d\u001fZC\u0000T@\u0002\u001d\u0015h\t=N\\i\u0003q1Q7\u001bd\u001ey#UQh\u0015\u000b1W\b\u001anb`\u00184$9L\b/\u0018P#6o\u0019ō\u0002c\u0003\u0012PJ\u0010\u0013Ϛa=!\u000bD\u001cA%›\u0000K݉Q=B\u0014cҐ\\F\u0015W\u0011\f?q04(E\u000fV\u0005,+d(B\u001djd\u0003$vefV'\u0019\u0006pQdFܝrO\u000fqܐMFk4<\u0014!]\u0016$\bED7zXHڵ+oMVIB\\/€cC|\u0002O}<&7y\u0011,2v|&\"\u0015\"\u0004UҾ\u0018r\u0001\u001c 6\u0004&l\u0019\u000f*Y\u0017S48gO\u00079;W\u0002=R=\u001e<\u001fVLb\u0001\u0013r\u0014H\u0019\rT-\u000e\u0005ͷ0\\v\nZ\u0014SP5\u0012DH\u0011DV\u0019zL\u0019\u0014ZaV\u0005B[dk@\u001a\n\u000e6\bȄ\u00030]C\u0014\u0016^>\tMO]I\u001cN\n\u0019NQv9`\u000b\u0015\u00053K!IxQL\u0019\u0017\u0014~\u0000\fa!\u0000\u0001 x8^\b*l\u0007_N\"u༊dNJr-ddQ}\u0014hp=\u001a(h\u0003ny\u0018{8-\f7!ᐬ\u001bC\u0000\u0004Em*\u0016XS\f'Bh4kΔ2E4\u0006=Z,\bHZ\u0000d\"\nCF7\bg%W\u0005=&X\u0006l\u00134\u0011:w\u0015H/f4D5^P\u000ea+n\u001a\u001e9\u001cŌ̤\u000fU&Sq\b$&gT~(}b\u001eJ$/\\\fPhNd:ѱbi\f\u0019\rąh8oF\u001fSP\u0011'\b͝\u0007\u001bj\u00180\u0019u\t\u0015\u001a-p|\n\u0004a&\u001e\u000bq>]MI\"\u0018Z#\u0011x8\n\u001fb\u0012\u0011<'X@h\u0007\\-\u001ebB3HuB\t`fFJ2ql&(Įj>'\u001eB$dy&Y\u0016\\\u0017\u001eӃSYB\u000b\u0016~N\u0004\tRx-|\u0015T\u0004tKFXN\u0012;P\f84걉ix|\u0000&N*\u0015\u001d@E`\u0016\u001f|\n\bk\u001d|\u001e$\tGն\u0006hd\u0000\u0013R\u0014B:\"p\u001es+3J\u0001:.)\b@3\u001a<\u000b\u00048aD\u0019\u0013Bx\f)R\u0007Tr\u0005B^Q`Ӵ\u0002&BE\u001axB\u0016H=nW*8%d\u0002~\u0013&E;Bdz_f1\u001d1Sa%s#\u001a\u0016}\u001a&\u00168\u00110Q恁h\u0002J\\,8_\u000b*<ֆ\u000e!ip78\u0006&`tY :9T\u001e1dG%\u0002Jr𔴿\u0018REThyu\u0019b\u0005+RwHP_vnT\f\u0010c%s58\u0013I\t\u0004\u0012K\u0015U)k$F\b\u0016A2<\tb\u000b f\u000f\ta@R1PU&Y=9l*\nҪ帬^\t\rE\u0012R$*\u0004+@,z\u0016cbFȿe\bBB\u0006\u001b}9¸d3%c^\r\f\nka(M\u0011QK\u0012w%<^4.#QEX(\u0006\u001e\u0018\u001c\u001cg\u0003\u0002r-MP?LX+Ia\u0006(\u0001\u0000M(rN2\u0013\u001b1~\u0017\tHhK\u0003\u00016\bM\u001a4\u0014c@\u0011\u0015\"c\tхkB\u0019\u0019֐@\u0011d=\t7\"s\\엇(sV/i`ҾZ\u0019V0\u00031\u0002;HLT(\teCNԏ\"#\n\"\u001e+\u0015~'}\u0004\u0018\u001cv4G(4YV6G#K<P\f)˦d{\u0003fD|8\n\"RD4WYa3<\u0000z\u0011S;c#Uy6\u0018ćhKLKp&@.\u0017HQ\n?\";QB2\"RU\\5\u0014\u0015k4\u001a\b>$R\u000eJ\"\u0010B>\u0005M\u0019\u0004\u0007Z^'v%':D\n\nH\u0000pK\t\u0013@e7UI\rqZ\u0000H\u0012A]J\u0016\u0019'B#hЙ\nW\u0012\n\u0007\u001f*/\u001cJ\u0010\nB(d:pF(@;B0E\u0000^j-\u0013;^51m\f\u001e@T\u0002\u0006\tP@H\bbq3Jͧm\u0000\nA?Sr]\u001e\u001a9\f4u\u001d\u00077\u0010\u000bVMcrF\u0000\u0000eF\u000bR\u000b;ҥU4a\u0010ZN-{l\u0004:\u0019JmԆ#;Z՘G\u0016/R\u000eR\u0011#\u001abv8\u0000Ґ}yG7\u001e/:\u0005CL.\rupي\f\u0006*^#1E\u0016X31u\u001d\u0013Ԉ\u0011\u001dia˱J\u000eZ&q\u0019r6\u0010\u0018\n+v\u00155%E Ҁ$pĘnN\u0014f\u001e\u0018lWH~\u00169b|*g(njX0'nnEWRxA\u0016\u001c<:DC\u0010:JHip\u0003@\u000402>Y\u0012\u0014\u0011`JHZtvXN♶xrRdxj\u0005u\u0003#BN3ml\u0016R<&\"ؚ\u000b)\u0012q]E\f+Ya8l\u001fDHU\u00184$Ӈk\u0005h#8)\u0012;|jⶕ)u4V+\t\u0010k۴\fT{rQcǠH,#MO\u0017\u0005\u001a\u0016)[\u0018\u0018~5>\u0018\u001eJ8\u0015knCdi\u0000\u001be\\@\u001d1\u0002\u0003'U\u0002Un\u00135QP\u001fſFX~\u0003L~-h\b+\t$Rtb2\u001e( N;\u0018\u001c\"wAaeA#\b\u001d^cwj\u001b1S\u0002a~@mD\u0015\u0003&wP{.N>\u0002\u001cΚO?\u0018\u0017\u0004TX=\u0005lnL\u0019'JEB\u001bu\u001eQRs\u001d\u001e܆U2\"\u0006#o:\u0002#|'HZ+$8\u0018P>[s\u000bFH`ec$а/`9\n=VL!Xjs@ \t=PI&\u000frt͆6\u0018\u0004=^#\u0013lpPN\u001bw6\u0013boe>\u000e\u0015\u0007=Vjq@P\u001a꧍:T%\u0014\u0010m;2} ZB\u0019\u0000\\\u0011Kh]1\u000b\u0007\u001ec\u001e\u0016c+'\b5h;o<ߺ̡c\u0006\tw&[s(d\u0013]dm\u000eeBH(.^\u001a*y8\bes帟FhXR\f\"O:k`rG.fCRy\fa=\u0005\u0012z\\\u001c?b8h1I^-D\u000b\u0002:\u0011b$+z'}$\\\u0000hЛr!w\u0003\u0007UP\u000e'0\b:L`H\u0015\u0001yVv\u000bP\bR2j`%џQhQn\u0015\u0007\u0014R7NT1!\u001c^\u0012\n\u001f%$jX\u0019&4d\u001bHlImqt\u000e8\u001d\u0000F}+\u0013H`\u000f6Ōe$JɛVr\u0002톉ysJCX\u0011a\u0006bn\f9Zh\u001a\u001faNsW\\\u0000T<'c\u001dc^\bD*&C\u000by\u0003\u0002dlNj\u0015e\r\u001b7:x}QzwϠ0RduxL7gy\thA&C\u001fҵ?$A\u001az^UPWH/QI+X\f\u0000Ե\\v1\b@\u000b\u000f\u0000o\nXZ :B\nw6]8:NtC&\u000f1\u0006݁RT=\u0003nVQfL6=k5r\u0013I&&\u0011UQF!O\\\u000eJ\u0018$\u0001kH\u0012?$)u\u000f'\t\u000fB\\\t\u00146]P(\u0011?\u001bX\u0005[~\u0006\u001a\u0000E\u0003ZŪu0-\bh\u000f\u0015\u0010\u0015\u0007D\u001b4\u000e!Gk0sIfH\u001ege \u000ebh9\u0010Dڪe?{tCGXa\u001cjo}>\t\u0000FAطKֵμ\u0016\u0015\u0012ci%*\u0010pjn7{q|\u0004k=\u0017\u000e\u0015\u0019d\u0004h\u000b$+\u0004ޖiQ\r\u0004$<@2j`\u0002$ܚ-\u0006\u0001K\u0002rqR<\u001c\u0001qe\u0002n\u000e+oi\u0018\"/\u0013W7y(\u000b2Ӳ[X,f\u0001;\t/\\\u0016%Ws\r\u0000&tQ]5\u0003xhzLp\u0016h\b$kLYfZq\u0013\u0005*[S5Zkɖ07\u0010\u0001%ޑ\b\u0001#Uh@l!lH\u0014!9#WفKB9z\u0006XVV\u000eC*\u001aUP\u0006p\u0010P\tЁ-)r\"*lR\n\u0016\n\u0015mƓ\u0010\u0017|\u001a0c/D?\u0019\u0016r(KjULٻ/i`>\t'eDiU4\u001aN6\u0010w\n\u00060\u0005\u001aɝr\u0004&\rq\u0006\u0017J\b\u000661Z4e݁UtpH2\u0013\u001a\u0012\u0007KWO\u001ba(\u0016O#\u000ef\u000e\u0018\nX\u0003JJ%ɩ\u0006˜\t(3y)kX0`'Hʅ\u0003^]&4Qu\fӳ\u0003\u0015E*%^\u0010{\u0002'L\\x\u0004Ju\u0012cH\u0007{&N?\u0017(\u001a=\u0013C`3:B\bGDS?)`#\u001bL\u0001\u000e,Ɇ|oM+>!v*<@QprngT\u0011P\u000fUn)\u001a2\u0013'ZDjRv]\u0000ci\u001dndC.\u001c){\bBZ-\u001d\u000fA\u0016@*dfnOPD[\u00029?\u0013XC$ag:2(@G]t\u0005\u0018k\u0018Z݈L\u0017f~!<^\u0000ܿnZ\rH*@\u0001\u000b+g[\u00057u=&\u001c\u0000sk0\r*c\u00058\u001bӍ0\u0019\u000bچG$\u00129`δ;f\u001d\u000bO锨\u000507Z\u001d\u001fR4d-SƔ\bRNxD\u0002\u0005͆KOWgL|Oc\tVU}T~z\u0000\u001c\u0016$.^^\u0012;\u001d⎮\u00040D-L-#\u000eM\u0005*JK\u00125(\"g\u000fHn\u0015\u00006\nJ\u000ec\u0011\u0019냌(GL\b)0]Ruؑx/\rj3-x+\u000eNH\u0004LWVEf\u000b,\u0012xL,8:>l4P_\u0006\u0005t(,&\u0014ҤyMDŽ\u0017K;:N\u000e\b.\u0017dV4>A?$\u00194\u0018i 62\"wd6@\u0001z=02^̦\\>\n\"}\u0002&\u0015\u0018:\u0015ZK\u0017\u0003O\u0014\u0012M:G\u000f|J%\u001d+\u0011=2\"1}o'\u001e=;Yi|;euE4P^27\u0000|j\u0005+Q*ߘ}*k4,\u000b2U#\tlN\u0019Lg\u0001u\u0014\t8A\"\u0006S9\n4ET\u0004Nf\u0010\u0017^?$\u0013$#a\b-`*i\u0005AT\u0010h\u0004\u001daP!G:\u0001:P\u0010}\u0002t\rnGw[䡑Nz\u0013B}P\u001fG%c.Ci.Ű\f^Fb~2tݩʈD9a)\u0002U@a\u0015_%/X(s$fFB=V;\b\"h\u0006\u0004\u0001Е\u0010[XkI9/\u0004N\u0005\u0014\u0000%Җ\rSlhLeD\u0005\u0002$/VVB,E\u001b\u000b8)\u001bD\u0002X/\u0011&zO$+\u000b9W\u0010B^\u0000bģxFnC\u0010\u0002\u0000v2U01&rJ̍ˌjttzb!\u0016r=2ԞP=t\u0007 \r\u0016.8O{#\u00040\b\u0001Wq\u0001\u0011ҋ/%=V\u0006\tjo\u0000+̜\fD\u0011\u0013R?!\"^!ڒun`c\u0002!\u0010>5\twݾӁ5\u0006 \\CՉ\u000fBJ㈑M;hZ:-G=8\fq>!4i/&\u00033q.oQTH\u0015?'\u001e ,\u0003W\u0014 ح\tr3*0V\u0012~#tTE]\u001ak8$E(B\u0016r`4\u001f/\t\u0000s[*5p!\f\u0003/\u0005UFpRh\u0007CcPM\"I3*B\fȶ#\u000fm\t\u000eF\"\rG#Cyz\fF+4B \u0002}J#sCԲ%͠\u0014O\u0005$Ȇ\u001dr\u00164>*SK\n\u000bO\u0001xƇ\u0004\u0000\u0017΀\u001cp2\u0013jCW\nw`\u0018T\u0011MsE4z\u0010*QLB\u0003>(P5O\u001a\t\u0010\u0003)|>=<䷙-sM2kw\u001d<\u0018YdJ\\Z#&\u0003K`\u0003#lQVLU2~1PM3C:p5-4\u001b-G\u0011=:,\u001e}Xi\u0005\u0014\u00193\u000b `?HdWq}\u001eр\u001dJ\t\u0001\u0013\r\nm\u0003<\u001ch\u0006\u0019xlj\n\n!2S\u0002Qq!?~\u001cIX\\c,в\u0019e4阈C(`f5crEOUSB`Z6p4L\u0014TI\u0000\tD NLx^WzN#\u0012DvP\u0007\u0012\u000f~C\u001dWvi\u001a$k\tHBHX1\u0000R\u0007\u0005G!\b(\t-K~˩/3/Si2nx\u0019v\u0015\u0013Q\u0006\u000e51\\+>PˢVhjOS\u0010-!0\u0017a|H%V\u0017%RwO\u001e1\u0002\"gr[\n%H84\u0016T w\u0005y$\u0007`j\u0019\u0002PR \u0015i\u0005B|+\u000brܮ\u0004}Gad\u0015zD7(؅\u001cTh7w\\$RK0\u0016b^B\u000eq:ak5H2&HAWnSP E2\u0013@p\u001eH\u001c$x\u0002K\u0017\u0014B\u0016\u00049(f;Gcr\u0002m\u0002\u0015I[]o\u0005\u000e\"?!2)WIZ*DQ\noD\u0016;5`\u001d\u0011\u0007D\u001a^*&\u0015\u0005,\u000byc:*\u0007YF\rl\u000e#Tc\u0007Fd\u001c%Z\u0019FH\u0015R;a\fh\tkm`\u0015N}iݴd\u00062rJ(\u0010.9{ttP\u0019PeGIk\u0013+JvaO\u0017gImLvQ4f@AI\u001bß\u001eXy7\t*$\u001e\u0000\u000eG76M\u001f*\tgP\nl111y\rcPB\ramHR\rʗ\u0006ivSn\u0004\u000fB^y̋\u0002?\fn/jw$[~#8pɑ;{\u0015ks4ʅ@,`Pb=K6/`ep 7\"}\u000535O֭\b\u000f\u0016dݼ!k4\"š\u0017P\u001fcs~PpŘaȭ\tdkkd\b\u0010T\u0014F\u0004˄\"w\u0015UGTF8\\R,\u0013r\f/=+U\n|\u001f\u0014qjM|\u001aU2\u0014\u00076+x\u000f#Gsߐ\u0014ex7sPb3/ \u001f\u0001\u0002\bh\u001eu@ZkU\u0017q\u0012lN5\\\u0017h%-)\u001d\u0010@\u001eN\u001d\u001c*D\u001b\u0014\fWL\u0011\u00002[)\u0007hu^LW\u000bED-\u0012\u001dO\u001a\u001e8+P@U\u0006]\u0005y<\u0010\u001eC-\u0007\u0015Bx,t?\"\u0004y|+*xA1tRU/_F\bKRPu\u001fYpab\u0005\bZ/r̃v“-\\x\fd*8R+*\b\u0012*ʪxuoRVdzY\u0010'\u0010\u0010ia!t\b{\u001cz$\u001eZeԘ*$drtebLQ\u0011p\u0013&Ds\u0011\u001eL>\u0000Y/1©\"\"DPy׍\u0003{\\\u00141^Z\t9/+'FN\u0019`J\u0001XH^O/5G\u0000h,ָ\u001a2&\nzqqs\u001eU:=X\"z\"e4X\t\u001b%Qp}U)\u000408\u0002i8s\u0019\u0011}\"0^baIn\u001f\u0011,:\u0002\"`Q@d\"@oCڎw.ʙ\u0003@{z\u001f_pN/\u0015\"\"X[(;Y1/Mʁ8\n;\u0000\u0003.c+\u000518\u0011~P\b\u0003(\u000fU;7\u0000\u00126ϝX*c5:\u0000[DWY\u0015\u0018bM\u0015t-#ԅ\u0000-\u0000wSho\f\"c+zA\u001bX\f5\"qȿ\u001d\bz*͐>+^\f\\c\bd\nhII\r+lvLi\u0013tansYUQ\u0010r䏇\u0015\u001c*B\u0000Җ\u0004\u0010\b.\u000fڊ9&\u0011,\u001e\u00180U\u0002\"X;eA[ر~t\u0016#\u001aW4hhH(5!:{\r\be<+\u000bTunTDd^`\u00047\u0010*\u0015؏%b\u0014F\u0012XZ\u001798:RJ\u0000\b'P\fI>;*t\u0014>z{\b;@\u0011V\u0010\u0014GӴz̗f\u0005+\u0011a\u0013*CYd_U\u0015(5u/rHݨ\u0002!y\u0015dSjZ\u001a\u0012G(Qm\u0019)|NnrytՂu\u0003i\u001ea2\u0017`-\u000f'\u000ec+AqltĮ^zԐg`Q7\u000f\n'u::\u001dдZ!gӍPjp\u0019l\u0001\u001eߏ\u001fcMiڏs\t\u0017ZU\u0010l4eq@k\t9+N\t胒\u000b凶6<*\u0003n\u0005\u001cюDc\u001emկzm\u000e\u001ccp!Ԥ#1\u0002[ZzIU`Z\u0010Z<>G\u0016u6\u0010\\h.&q̖'!_\"\tE.܋y\f?ph\u0014Br0\u0004?K\u0001\u0018/\nKHƫ4\u0000\u0004s1}ԼBI\u000fI\"4\u001eAT\u0011lG,yZTBްicw뉂%\u001ecT.Tfu\u001eeT\u0007+\u0002$y|\u00139:ؠrsrW\u000fL(i$\u001e\u0010%}b#\u001dTZzGD\u0019mHN9B)xP\u0015rXÊVr\f;(\":i\"H\u001deQJ7\u0015(U\u0007AzPyЌZKf9\u0003\u0006\u001ah4\u0010A]T\u000bWeX\r\u0002KÃ+dP)\u0001\u0015֍\u0003\u0010;I$@nV_\u001e\u00131/.ZL(R\u000f/ ɏ\u0001U1j\"%\u0015R.~Ce\u0003ZL̓\u000bZZtl6hH?tM\u001bP|TqL)U3\u0002 =AT\u00021=DRL8\u001cŮ\u0013!-\u001aBIp\t\r#\r\n\u0018!\u0015,@+#nqyPh^7w_)!H2[D2Kс\u001a PDz҆r*=?\f,53\u0000B\u0004\u001a\u0017|\u000fN:л9_t\b_o\u0003$IHAM\u0000k͌\u001c\u001fH&㤠W\u001d4S2\rendstream\rendobj\r28 0 obj\r<>stream\r\nI~򌷺ͩ\u00157hVԝ\n+B]Ƀ*jOZ\u0010Ҕ08{\u0019\u001b2Bm><\u001fyB\u0011\b42\u0011qk5@%W\u001dO\u0013\u0019BYEPw\u0007ͥ'ߧ\tJ~V^e7\u00048ț\u0003y߅[(BaUQ\u0000Đ\u001bO\u0006dbF,16PO5\t\u0004\u0006L#\f]a\u0019Jlgzn`H\tR蔉#K\u001ao\u0018\u0002,\u0005ʹ\fh(P.\u0010RͰz[I('c8\u001c\u001fK\u001a)\u000e\"a0y%\u0015(&0\u0007ӪeRF\u0005\u0014\u0001\u001ePq*_׀2L\u001e=nDAA|]\u0004ɖC}KBb\u001b'\"}\fE\r\fjqfi\\^4M\r[\u0013\u001e+\u0015)_\u0011wX\rVnI*Ȩc %Q\u0001D3 \u0002PqKlĩ\u0000B\u001fJNE\u000e\u0002ZfDXp夭'9揉uKFo'aPb':5*l`zҨ\u001e#ls4pvܠ\u001aFl gya곪W陴ڨ!\u0017Y5*J\u0012\u0013.Cl\u0011Q12qy\u0000|\bR]}`\u0012\fIǾ̠.Tµ\fnr\u0003\u0000R̟e\u0013@b\bT\u000b.-Z2iK\u0016$\u0017.]\u0017\u0011^p+#\u0010%M\rlx\u001eU\u0019|c\u0016xsH\u0014@8zq7-]yR\"Ep\u0000\be\t\u0014\u0016LJ찈> zZ')\t\u0012<9v\\xJP4ܶ3=)r\n\u0013~MK\u0017\u0018Ƈ\u0019Ca8\u0001\"q&L>pN\u0012J/؛#k\u00102ek\u0000X\u000eə{ +\u001e\u0016c\u001f\u0015\u0013UD(\u0002J\u0006<\"OW\n\t\bl8SVۍH\u0012?R۸\u0010Z~M}\u0010q\n)\u000bAKdb )6= /ЁRLiK.AlQQ:\u0016z@)ą\u0007C\u0002d9x'\r;\u0006}u`a\u0012&X\u001abFB(t\u0010\u000b\tW3\u001eg\u0002ZF\u0014\tYL/XpDפ!˩[\u0007IuQq\u0001J\u000e/]uҒ\u0003C{F\u000f%4\u0000<\u0013~\\i\tQ)Qp\u001aֈ\"\u0012\u0015\bfHstN\u0006*)HF)?Dn\t6u\"&\u001eZy \u0015x\bҒ\u001bB\u001e\u001e\u000bp.ҰX\u0013hS\u0012Tg5B\f`Ka\t95C\u0011׬\u0010eR5O&]QлhJstMNv\b<\u001c\u001a\u001e\u001d\u0014>/i\u0003dE*9\u0000)9㴏Bih-.J`\u000bw8\u001d\u0007^RAZ.Z\u0007\u001fA+\u001aB\\@/\bQ\u00103\u0006\u0016\u001aߖ~,rrv\u0016\u0004T\u0016ʡ~*e\u0002\\\u0015XCqs\u0001\"ȰO \u001esHRͦ6)1\u000e\u0011g¨[Af[ђ\r5\u0000\u001eySi\fȳ/s$$@*l'+=f\u0016g\u0006\u0004\u0014TET\u0006StH.-$z\f\u0000\u0002\u001cnT`Jd\u00150\u000e?\u0001Iȧgg\u001f#`ӞF\u000fz\u000e.C)aj:`\rR-\u000bD1\bt\u0004#ht\u0001u+NLD\u0004JJ/ՑҬ9\u000f!\b_EkI72Ah$ǫχN\fˑ~\u00004^fN,\u000eD\u000by\u0000y\u0005\u00056F\u0011R4\u0002\u0012\n3t}c\f\u0011Z\u001ak\\\u0000&m\u001f\u001e\u0015薌\u001a\u000f\u001d\u0011\u0013ZqHJ\u000b8#S\u001e\u0011Rn3\u0004\fJ=ehբgD\u0015\u0003\u0001\u0012\u0001u+t`ACE\u000eF8a$\"#jCc\u0001x\u0017\u001d6p\u0018\u0010\"@8%~η\b\r\u001cT\"M-]rAWC\u001dN\u0003F[\u0006\u0001x\u0005|.\t\u000e\u0010z\u001c(>\u0014Vse7,\u001aUCm+\u0001Z4*2P5d6\u001eJS٪aR\u0016o\u0010e`W[@8Bhe: -\u0001_[S\f'42L0\u0007\u0010{\f\u0012Uʤ$Rr8NHGnd\u0016(ڍ򨮉h:=yFB\r\u001fuUtNw\u0004WXwT$HÐ\u0012r¸~\u0001\u001a$\u000e\u001e\u000b_r\u0000Z\u00130\u001a>q)\"\"2#u,\u0012[\u001d\u0006Ӎs\u0005ye\"F$|a\\\rT)R\u0004tD\b375A\u0015r\u001c\u001e )o;)\u0010)ĸ\u0014\u0004.͑ѧ\f\u0011p/\u0001נFa1\\}oZVM\u0016(I\u001a\tƟ\u001cj[\u001d6\u0013\u001e\f4o\u0003W7\u0004Ożw\u000eClK85\u00179m\u0002\u001fDc)s(\u0017s\u0010-b>Nj_k0\u0015\u000b\u001f)&\u0000\u000euĴ=N\u0006+\u0000nn6Lͭn>&CXB\u0002DZZ?\f)\u0018V߅22a\u0012j(\u000b]mj\u0002\u000f\u0018\u000b뱖=\bR\u000ez[RkK%\u0003O+\u0016 9\u001c\u001dD]Ơu\u0002G{HO7^Xz\u001c-A;@*:\f\u0000\u0016\u000e\u001ecH\nHH o LP\nk=vDr'ԶFo+=\u0011ԔGxl\u0018E4`7fE*3ݽ0D\u0003VUJt9*c[ j\u0007Udћ.C\u0001A\u0016߭UX*\u000b!\u0001=\u000f\u0017>\u0012@4 .0\u0000,*\u0010\u0014O'w7Ot\u0017\fGRPX#6\u000eYT\u001cF3\u0016dB@xZ\u0011U*:O\\&\u0004Z=Ԛ/9H1,-k:\u00016\u0013\u0017`P\u0013\u000bOUX\u0001;-e\u0003\u001dk\u0010\u0016\u001beP&D[\n\u0010h`0\u000e(%eP2@TQ⎿ե5WPZÊ&㊸mZ³M$n,;p\u0012ҐmP\bnyQkD\t\u0000A=rxQk5$G\u001d4f\u0000K+𫨃\n\u0001#XL)JX*cS՝!\t\u000e\u0003rn\u0012ԅ\u0014Iy(ww\u0003⮚ZQ\u001e܁[\u0004V27\u001f(\u0004v4EX_\u000bSmRW\nP\"PBb9\u0002ʶ景T\u0012$՗\u001e\u0016֟?Ʃg\rX\u0017BUHa\r$oJ\fP;j\u0015J`P_(SӁ\u001fyk\u001dUY\u0018`ｿgY1\u001a\u0012-9b=`$5Pj3^}$\u0003#ԵB\u0002\fߕեdRjڂRQ\u001dZ7㡠@sJ,LyNF4JsGkh\u001a\u00033\u000fK6?uНj6sfDh%U]\u0012\rG\u0003aMф>+Xr!\u000186\u001bTZuY|A@\r\u000f`r\t1=Y\r`JZ9:|vXAQ)\rhGX\"Id\t\u001e:dlI\u000ed\u001bƨ\u0010*<گ/:YO\\@ܨ\u0007RhKX`d9Pc\tCĜ\u001ff\t˓-)u!3.\u0005\u0007\u0000-$m\\\r\u0001E\u0003De,\r\u0005iO\t5\f\tV8YU쩷\u0010IQ\u001e-\u0000p=O!V~\u0003eJZ\u0017QM\u0005'x7L=3[cK=&.fH}Vy\fc\f֎\u0004S(\u000b%5ٱ\u001dWDY\u0005jVV\n\rR\u0013HbCkEɜ\u001b+i\u0001\"^*=&R\\\u0010au\n\t!2Nf2\u000f+q\u0017!t:%2/\u0015\u0001Q\u001cQ\u0004\u000bH+@s\u0019Ey\n\u0015٦%Y\u0014Q0\fF*\t-IbFDbkA\u0014=0\u0011b(ڎgF%O\rאWpe&\fPXON*z|WT\u0014%*=Xܟ9 \u001dd\u001aw\\A(/Ӡa=c\u0015(E\u0002Ȋ\u0014F+x\u001c4x\b\u0019$r\u001b&'R*\u0006\u001d\"E-W&\u0001,ow\tU={jl$s9`Dm\u0006!=FXh$\u000ei=MLB9+D(\u000fD9JK)\u0010_\u00151xs<Či5\u001bA\u0014Lo2jH\u0003vAFT\u0002\u0000sr\u00111Pa\u0003@\u001f8^n*V\u0006MܕMb\u0005!`2G*Sr\u0005C)Q\nN/\u00027C\u0011\u000b\u0019v8Me,\u001a\u0006_H\u0002.<\u001bK=p(vHjUZW*4v(ГEqrT\u0000\u001e^\u001a؃t0bl8<\u000e|\u0010\u0010\\\fDy%\n+j^x\nIH\u0015O\u000b7\r)I\u0000Z+g>Ik2Ǯe\u0010۩0ㅗܴ\u0013&@ \f\u0000\u001d^ta\u0016\u001c\u0012z?\u000f_x\u001d5ȏMvhE\u0004\u0005.Kk\u001d\u0003!\u0001GzxC\u00185\u0002\u0011\u0010df\u0002\u001dK*\u000f\u0007`\u0015\u000e!H9\n\u001evӉQp\u001cKi)l\nLO+'>(:y'\u0011d]$stU1yPc!\u001c\"Ɔ\u0006\u0000\u0000J\u0000\u0015\u0005Ḛ\u0011ɽ\u0005Pˈm\r0#9S̃&++\u000b\u0004JuQ طUעL\f*`pM.%@\n\u0013@|ÚN\u001d\t\u0019E\u0010èg\u0000up'\bgP\u0010\u0019\u001bަײR\u001b9[\u000f\u0015hM/`\u001c\tvO(F\u0014sP\u0007\u0015&2QZrT=_xxg\u00049\u0018B4|IҠ\u0011\u0014X_\bx1G\u0001/Nt\u0012\fk\u001b\u0001(ԥxn,jHb\u001d\u0010A|\u0014BU:KNPMeݘw~kV_X\u001b\u00030ѯ\u0004P6ԯ7zo\u0006\u001c\u0003Gk\u001eH}\u0019\u0002T]\u001b.KYC\t6\f\u001cʉ[P\u00165To`!\t\u000f\\Ь\u0014=*\u0014åP}s_ދ\td;-by\u001b\u001f!$\u0002 \u001c\tU-p\tf0Yan_y\u001eS^hsYBw2/(ASY\u0011w)\u0015A*0ëm,/+ \"گW\\KH\u0011@m=a3V\u000e\\\u001ane̺t\u0007QBc\bvDjFDOjoϠ\u0012\u0002J}Q\u0015c&\"A\u0015&\b%74dz\u0002\bJTaNIlml]T\u0014~\u000f\b\u0000~3qz)4wтa*\u0012\u0018Tz/\\E\u0001\u0014CbwV:*>\\y`d4c'Gjµ\u0010nov_!c-\u00125Wqcּ'\u000bK\u0012\u0006;Ҙ(Y\u0000^X9FA\\jG\u001b\u0017\"\u0000.$me\u0012kK\u0012qk\u001f^\">\u001e>h݊Rm1&ZN5j(乙3\u001e\u0003\u00140\u000fքF!ZZ\u001a)Im\t\u001e7m[\u0001\n\r`b\u001e\u0018Q&fȔT>5W\u0000h?XC,\u001e\u001bR\u000eIª7UR\u001a%Sz#y!\u0013o\t9`3cZHn\u000f]# \u0001\u001ahTI\u000e\u0004^ZZ*Xk!\"U`\u0019nP\u0000\"X _GFL\\\u000e鋡K$;AxIHA\r4!\u0005s\u00167L.w\u001bd\u0015\u0013;FD@\r:(\u0003{\u0007ZrjJ[li[BTP\rb}H0]j.x\r\u001a)+\u0016\u0001{'\rm\u0016\f-9Q\u0003zMLr?2\u0011bf=Zo\u0018\u001d.,j륋f\u0002\u0015lḢƚ^kcEb̪Ki5\u0014\b\u0001K\u0017\u001eg\u001dJR\tէ\u0004[+9Ȭ\"fo΅2Z`]\u0003Pg\u0012\u0011\r:dVn4\n4i\u000eP7\u0005\u0015}Dm+U'W$H\u001b^%0L][\u00173;\u0018\u0011l\u0002Tg\u0002~$\u0001\r\u0012E`J4kqf^pBP\u0010pb\u0000KªD\u0011,u\u0006\u0005A\u0006 $\\Ԁy9C\u0005=0r1\ba>L\u001e)\u001bf\u0005\u001a?p\u0014rY\f\u001frL~pg?&㛤t#\u0002!1`q5Y\u0005^Q9Ȃ,\rsc\u0002:Q\u001e\u000b7_Q=\u0017\u0004^uTlWXPx*UGiO@R\rD#ZOӃ\u001eJO\u0013\u00153˨-J–aC#\u0013\u0002\u0001\u0015\u000fiz?P֢}_[O\nQT`(0b\u0015\u001e\u0003b\u0004\u0000*-_[XOKx\u000e[0\"'&\u0010\u0011FAjɂˏp)=\u000bWb3\u00007Z׮/n)sˑ\\5&*&\t\u0000h?֙\u001d~[HM\u001b\u0002ߺ7kZ_3Qlfrc)skyaqp PrĘKIJ\u0017\u0003\u0013̈́\u000eh\u001a\u000b7j|WV_=\u0007\u000eP\n,NK1<\u0001OT5\u0019cA3p1N\\de\u0001ob\u0018\u0002ę#[Ă{೉$L\u0004ʄE\u0013@2A`(yV\u0014(˜\u001er\u0002HXvmWeʖKʎ}eycy`m2\u001alC3m*\n!|JV\u0001LgȆ5ںG_YeE\u000f棨\u001e[\u0018\"\u0004i\u000bLlV\u0006)\u0000JD\u0013̮n9%/&ʢid7\fh$0\r\\\u0015)ޖw\u001b+F\u0016 ip\u0004\u0019/\u0012vl\n\u001fi\u0004-\u001e@C~ލZ8EE8Ԥd(P\u001d\u0001\"+\u0006\u000b'mˌS4>LEDS\u000bB\u0006-.\u001dk\u001e\u001c.\u0004DTA%X;\f9I\u0003Z@$\u0007C\n\u0006r\u0018Oj/Vcs>j\u0003\u001bX\u0011 \u001b~$!e**<\t(l\nIkyD\fg\u001fft82@eiNGa\u001f\u0018v计)iY@9HL\u0015>\u000e\u00116/\tD\u0004Eu`Qx\u001f\u0018N+\bVԋFBC.m7:)c#\u0004\fO.~3)KeTwNi:Xc}'\u0002ܑfeR\u0010\u0012=\u0017\u0012\u0010bS\u0013M.U.IX5\u0001-\u00143: D\b9p0(uPӜn;-\u00147TUANKٓ\n*mb.ň`~>[\\-&6;w6o̙7@MNܣ:NdR1Xt>\u0003siβczAG\u0011\u001fK\u00007\u0010V\u000eVS1!\u001aR]9\u0011+-#Pxl\u0016&\n-\u001aT+\fx'\u0017\u000e*\u000e\u0006\\v\u001f-j+ҕA<ĩZT\bdQzZ%pG%c\u0004,7`K\n?\u001d(ji\u001b0ng\f.\u0015\u0019\u001bW>\u0018 %\u000f0C\u00134\u0015CQl;\r\u000e4~\u0000 \u0012\u0004*\u0006%P!4\u00077\u0007Kz̕Ym%ٵ23>o7\t\u001cڔ';k\u0002$(C\u0010wA7+uGvw\f*\u0015^;А)C+,͆\u001e0LrD}N2ij`R{%&UL\u0004RHgĒ(uGI\u000e+|\u0016\u0016\u001649\u00155JYS\u000epZ\u0012D_pt\f\u001a.hk\n<\u0002\"0\u000e\"\u001b7!(ѪK\tH\"QL1!\u000e3\u001a=\u0011\u0017̆\u000e^f\\-F\u0001] %)@\u000ef\u0006\u000e\u0007o!\u001e׋\u0006\u0018J\u0001.;\u001f(~@4̶{mlB\u001a\u0002[\u0018J\u00024wbZIxU\rh\u0016\u0015\bnT8~-?\u00116ۦ\u001eU\u0002(:/i]5\u0012\u0015zp\tנi\u0015\u001ez\u0002rW\u0004\u000f\u000b{\u0000l<[R've)\u0019>^[ljSH\u0003(o\u0002hV\u0011@\b^\u001c\u001aJī:S+\u001b\u0018vN*WCۋ6\u0003W\u000fL\u001cn]*3TRH\u001euc\u0006_0$\u0006Ӹl,dx\f\u0014:ߑ5\u0010cg>\u0005;Ź:PvN=\u0014/OĦ/\u0006n\r#\u0011Yu{4\u001b \bRH\u00050|w0AvKm=\b\u001dwm\u000e\u0016Ǡf{V\u0012q\u001b.-\\;\u001cyت\u001f]+nmVjCJvT̹6V&\u001d^_sl3&p[\\{\u001b\u0017\u0019\nΚ4ei\u0005\u001foq\b˘+gmCa\u0004N'\u001evg_P`&mC\u0002\u0010\r':ӎ;\u0000`걽M#x(.Zra%#zG 2Ұhdh\u0004味uLq`N\u0001\n%\f C\u0012\f۲$WU̸`\f>Ke#U$u\u001d\u000eͩf({AwJ\"\nmC\u0001mWC0Jx \u0019\u000ew3aG=E\f\u001e{\u0000,2'\u000b[(e\u001a\\&V\u0006&S$\u0016i(\\\u0015Ūq\u000f\rgs\u0012\u000b}-\u001fMfBz\u0007ǂ\u0010J\u001a\u0010O7\u000e~UJ\u001ec'\u0013FrNhH\u001cu\nF@薅,^HFVDrIP\u000b:\u0002,!p`F#&\u001e9B\u0015\u0002\u001d*\u001cvK\u0003Q3U\u0004VK2#\u0006VMF_ @:7\u0001[נ,7P:\bv#,^\u001bIUYXm)\u000f\u001bT8f\u0000d\u000bj~A\u0004Gn\u000f\u0018z\"{(\u0004ێ\u00067}\u0013d\u0015.eaM\u0016\u0017n%\u001a\u0002h\\f瀅sCE\bN=\u00069AS[\u001aWV\u001b\u001fF\u0012<\u0010S\u0000>\u0018I\u000eJrR/!\u0019qź-ovBjOhnki8\u0007\u0006߄9iǴO+*L0g\u001bЙp\u0006A\u0012V(]ƨ5\u0002BM%0X\u000b{bkh\u000beIV9\u001d\u0000-MCGI\u0012'1\u0014]WT4\u0002]\u0013hK=5T[WPUo'\u000e\u0016(Z2\u0004\"\u001c-jďt[\u0011!\u001esS\u0005ժ(\u0015\u0000lٛ HVZĦ<\u001f,G TwՏI\u0002O5!Hy\u0005KC\u001dW͌tB\u0013_eq~)ERe{Ȫ,\u0016sP/vE{1q#}o Q!e)Uι\u0012\u0012y}Ĵ5m\u0003K\u001a.X\u0018Hc2k\u0010\u000e&-DpPM\u0000hM(\u0002qc\u001es4\u0010z]}\u0007*jROp\"4\u0012$P;4A(פ[\u0011?/\\-V+Ev\u0007Rᶠx(cmQ/o~\u001e4ÜJ̦wj((a7JnAw>QzWқ\u001a?]0y|\u0004\"\u0016tXKQ\u0013C\u0010K\u001b8ch)J,M:\u001erpM\bJC/E*~c\u0000Q-t:x\u0019\"`$'9#{\u0015k` PV7i491Է\u001al4\u001cWpVbݒq1X,-*QKK^\fS;G\u0007+\"\u000b\"\u0006CR*8ϣ'e!\u0019X\u001d\u0019ќ/ѸZw.cA@WO\u001c\u0015Ʌ]:\"r-)6i;:+,\u0015\nk#2LLq!Jj0\u0007\u0001S\teȦDp=v1‚^_\u0010:\u001eV+[ǫ\u000bȊXgRjx/bx9vx9kdE(\u0002\u0016\u0013\u001c:@sa\u000f\u0002l\u00110fcWUOw\u0005mD\u0000\u0004]ggf\u0019yP-Cx\u0018EBG:ƽ\u0004\u0013q\u0007Iʓ\u0019u*P\u0019=? @wQ\u000e1F悀sҵ\u001d\u001dl3(?MhH(e6ǚ\u0017$)pp΢1j?eu\u0016ȝqVŶ<\u0014\u0016QU<,lm%\u0006D\u0015hB\"\u0015\u001ek3\u0017T\u0001\u001di͊?t@L뤼恅e=*/\u0004\u0001@\u0006\u0006$(s\u0004c\u0002\u0003̙o-ZN8l\u0003\"kf`#\u0011-*\u0011Fv-la#wS?\"\u000fBSܨ\u0001^\"\u0004JK-^\u00028UkT<)\u0002\b^p\u001f\u0012.\u0002\u0005\r !ĨN\u0002ジ͚\u001cZ=\f>\u001e{ȱ\u0019zvd*<5wc/fj\u001b\u001fk0NvUSo5gd\u0012R͜ZL8\bш&\u001b\u001d\b*ō\u001bi7Q8j9\u0010:VĭHE=<\u0003\u0000eHc\u0014%vbAiV~\u001c.$6-yli\u001b\u0011,\u0001\u0003j\u001eVw29$( Fh`jڜIÁKC{lRe\u001cDFk\u0002\u001dkj-uj\u00177\u0003T\u0003)\u0014z\u0001L%UE\u0001[{!qAѾ(bE%hr*.!Qz,KZ\u000b\u0015A\r$+W3S\u0012eF;\u0011+K-hϻN8\u001dzB\u0006\u000f\u000b0\u0001NM]\u0001@V\\ \u0015orԁ<_sXt3n*D+\u000b1\bz\u00152j͗fB]\u001c\u0018f\u0015\"y3;\u0015kh\u0006 _^\u0002{\u0018L&cqŁLZQG\u001b\u001eM{Hj!+A\u001fi\u0015>i\u0018Vn]\u0012\u0011\u0019\u001dLW~\u0001{VPYP>_\u0015)\u0010\u001eC+e,+\u001a\u0017M\u0007\t\u0012+W\u00113v\"\u0000o˼.\u0012+q|[YX\u0005\u001d.R\u0002pH\\d\\\u001f\u001aq'*biThт\u000b#\u0000\u0012X*N&j\u0003pq4\u001cm\nᖏ\u0000\u001d[3G(\u001b(\u001e+#)\u001c$. ahK\u0002RPtE\u000f8IXU/1}\r*@\b\\M\u0006HzgR\u0003\u0004GNR\bC\\M<\rT\u000ehҀ\u001bP\u0004@:bPˏ\t=YI\u000eEѽ\r\u0000׃\u0005bfly\tE&\u0000ħ\u001b(s]I\u000beC\u0016\u0011x_\u0013\u0004?\u001f+ti2f_\u0000\u0013%\u0010\t?G-\u000b4\b.21yg\u0001zǼ\u001e\u0019\u0014j4+uT#ܐqJ\\&KB\u0017-LV\u0010rZ46C\u001b|R\u0016\u0015H\u0005\u000f8.\u001cp\u0001Фc_u\u0019%\u0005bQ[hI\u001fr/f'!PN:,2\bd\\{pByIC${\u001aQY|J\u0019\bYp&܊%\u001d\u0018\u001cV4AqU\u0007BX\u0001\u001cþxIuM'R~\"\u001ada\u0005D\bU{}\"\u000bb\u001fڣZ`Q:\u001dVBM\u0013LGj(\u0018\b26?_FjY\u0018\u0018Uh\u0000G\u0007d#G߰84PdzqW\u000f~૟+\u0015+Kg\bh$\u00051$\n\no\u0011n\u000b\"EmQ^;3\u0014E\fwb!\u0010#\\\u001eL\u00111e\\S\u000f\u0019c\u0017}yi~\n\u0014VU\u000eG=ru\u000eeАIxq+\u0013aI'\u0000]nZ\u000er\u0002\u001d\u0013\u0002D'Bq\u0018bmC!c\u001ar\u0007\fJpHK݌>\u0000Hɮ\u00100t\u0002\f\u001dW\u0003xZX\b*nl\u0016@{z\u000fZ|e\u0010R$D\u001eUP@\u0018`Fr$tc\u0011\\%jmY\u001e+),d3]b\\A$i!w\u0014IE\n\u000b\rLlCLr\u0018\u0012ittZd\rLR`b\u001f\u0017\u0002\u0018\u0014҈c\u0007H\u0005o\u001b\u0002ʲB1Ӈ]!keNI\u0004lIqA\u000e@K01\u001f]\bzg;6X\u000bs^A\u0004\u0017\u0003UNլ\u0001xu[X&yj #IM c[kG\u001b\u000fĦT\ni\u0000\u001aGRfc\u0019\u001ej\u001c1 7yv\bm;\u001c+z)J%Q\u001a\u0018\u0013+ן1=\u0016A\u000b:(v_\u0015m/\u0010\u0016OeqJ<\u00013\f=\u001d[O?\u0001%).@\u0013\u001a\u001e[\u0001S(O\u0001}m\u0015\u001c\u00152رz\u0003-I\u0015+\u001e3\u0003\u0003+R@׍؏\u001f/\u0000IB0$\\lNRb𩴰^\u00002aUr6EIA U#>\u001f>\\D:\u001bا<\u001d6is0mc\n<4;\u0006GOԱL\b5\u0007ɠS\u0002J3CRf~b\u0011=\u001d\fAƕȃS\u001f:ObJ;B\u0016h;^\u001avA\u0019CrEk\b?Tۦj4L8/#\u0019V\u0017+#Q`E\\c|\u000e\u0004Lt\u0000'ףhN_5`}6^!ͪl\u0005d\u001d\u0012\u001b2Q⬤8j\tĝ}p\u0004K/RM$T\u001djU4\u0006luބУCv5+UrOZbNX^R\u000fzAW\u0006D8Z6*\u0016MO\u0015}!Ԉ\n]nG\ftr\u000e\nd\u0018\fVG5\u0001v%+zDž+F?\u00068\u0007RS2V^4\u00152,\u00151\u0005yŕ\u0004xK]\u000bF+X\u0015\n_\u000e≣$)T<\u0006\u000fD\u0019\u0015SytfRk\u00195!Jā\u0011\u0002v\u0005\f\u0010`IJ^qz띜\beF9j1lIƊg]6`޾G\u0013C\u001d]\b$\"c*,q?a\u0001\u0018䷬`I^P'\u0000[!/\u0014tyjΖq\u0019\u0015&\u001d4׎\u001bО,'Q̬NuCQZGS+sw\u0003\"z,UWq\u00183i^$u\"o\b|t\\ !{h|\u0018!Yn/\u0016~G*',Ou\u00003e;)dp\u001db\rB\u0004\u001e;=\u001e$\u001bSx\"eMZٜ\u001eݔi(\u001d\u0017uܛ~Zi̘RוG\u0007y-v*\u0015\nFw\u00029g j\u0004L<68R\u0016eRU݈{5'\u0005^\n\u001a\u0011,\u0016jW-,Ny\"Єwh\u0012)Y_.\u0006:?^X\n\u0004\u0000\u0019\u0005Ş2TfjP\u001el^Nz!p|1\u0005z0\n:\u0000Šr\u0014me\u0015שZϮx\u001cn\"\u0002G9kj\u00053 3\u0014@\u0012RS@li\u0011\u0012/N\u0010>&m\u0000䏶\u001fNrʍ܅K7P\u0012PaөmRpce\u0006\u00141 F^\u00115\u0018YM\u0015%*l\t>46V)&F>~t\u0014\u0018\"\u0012\u001d’\u0007QC}6-SYM\u0004Wt\u000b (\u0001+BVAS\u0003LUi굞\u001d-K\u0011VJ\u0006LY\u0001`\u0013/Vvg\u0006\u001cr<\u0003%RI&\u0010P\u001fnR].\u000fR]GR\u001bnG\nnGBB\u001eyc_)IcW\u0011#DsJBC\b/\u001c>2\u001b}H=\u0005\b\u0004\u0015FSArX$ThP0]G=6Iܮ}\u0003Fm3-tz~A]c\b.kΎ\u0012\u0007ˊ\u0005ID.“B\u0000D*x\u0000{o\u000b%*,4\\)՛\u0013\u000bÐJ&ʰ-n9\u000eO@'oiQ\u001b\u0001\u0010wJ\u0007m*\u0004\\Jh\u0000\u0004n)[EI\u0013\n\u0016,'\u0005\u000f䞄b\u00145%y\f1Z:\u0006\u0006R.DZB訵19z7:pNMm{FkNG\n\u0006\u0000X8ydT\u001bIcN\u001c\u001fʈ9\u001d#2wD]\bOr\bɣq\u0011\u001aR(o\u0016(.\t\u0015N2oIh;ls\u0010;o\u0010m*P\nNe$\u0017\u000eGfdBo\u0016ڈ\u0002\fғ1O\u001e^\u001f\u000e\u0001\u0014\u0010\u001b\u0019\u00004\u000fO)jɓ\"޼P\u001b[-V;\u0003˦׶g=ɺ&Ec\u001d\u0015Z,_GrLr\u0006@\u001bS$$=\u0001P$5\u0012Rˡx`\u00111ik6hRd\u000f|UP\u001e۲V\r,\u001e.q}}\u0006}-)\u001a^\n!9\u0006\u001f\u0018GedB)ЦZ(\u001aV\u000eD!z\u0007I~a;:gJ\u0012_\u0014AZ$\nj\\\u001e*_\n>mm=sg\u0000v\u0014\u0004mwW\u0018o\u0017gZ.Sƣ#B؛\u000eJ)H+\u000e}v/.\"\u0014EB$W1\u0017FkC\rN[!-E\u0014Q\u0003B j\u001d\u000f\u0000Q\u00140⶛jcۻWHG\u0012boK\u0014k=3\u0003\nxgǤ߮\u000fL!08\u0004LBT\u0010(#Q\u0011Q{:h\u0012?$Q !\u0006yJ\u0010\u0006\u0004i\u0002i\u001dYioێ\u0000۾Zm\u0017r'\u0013ĎH\u0010{\b\u0014%Q\u0014X\u0005\u0007rEm1\u0012\u0007\n7\u0001JlC\u0018\u001aI]\u000b\u001fi\u0001@K50A\u0018$\u0010@\u0014\"`|)7\\u!\nU4ڎ\"m?\u0019\u001am2\u0010m\u000f&cd=1ycN1\u001dh\u0007(\tD50\u0012mĔ\u001bY\u001bΎd\u0004ކ\nAb'J:Kq\u0016%d(M\u000f\u0017OGA\u001di\u0002LL]Zv\\ml2\u0007ľ6>~(\u0010\u0012\u0017\t.8:Gh\u001d\u0003\n\u001dr\u0000\\P#|e?\u000fd>\u00039\u0010ed\b$!%(,IuaյcQ\u0007n\u0002!zĄ=:q2s.\u0004=RH`}\u0018'\u001d\u0003ca顐Ir V+#UD#$f\"r`&\u0003\u0015\u0011\u0006\u0005,lH#S;@i2G|:67\u00037;@(ZJ2\t;JFx\".6\u0010{\u0012<\b<`\"\tHXT\u000b%hV$眐LH'\"G|d\u001e(Btnd\u000f`/;0۟UqYmv|[(Zʺ$G)6\u0005\f3g4FI:D@(\u0012K%9D\u0010ԍe\u0001KXkU\n\u00177\u0012OI ˍv8'\t\tUeh\f\\c\u0017E5,]\td߅J#\u00124F>oo5$\u001eRVMB\rA\u0003|\fzLamxmB\"\u0019#BdK\u00076ꅪZϞ\u0012J\\Ύ;Ѥ/G\n9\"\u0013t1\u000f\u0015g+\u0000ƭst\u000e\u000eJj\u0002\u000bp'24Ex7$A\"\u0018*\u0001B2:I\u000b2(\u0013MZj2eY8\fS1腞Zx9\u0003G`4s'\u000f[QQ(,=1!J%\u0010$B+%\n_\n+\u0000\n \u0011\u0005ixF\u0012j8IPŔ\u001eAbn\u0003SJAQV>ѕM\u0015TS\u001ai;\"\u0006\u0004F!\u001ca\u001e\n\u0003Ȓp?'Q0*eoЄB\u0006go\"\u0005X\bT\u000ecc{c֐us)K\u0016\u0014\u0014u!\u00076qA*)_k\u0005\u0003\u001d\f|]\u0007D!\u001c\u0001ꥈ .\u000e$k3o#nweӶ{,\u0017uB!\\\n}Dr\f}\u0007B;^\u0019\r\u0001$\u0001\u0012\u0016t\u001c\\8\u0013F\u0012*)갡Vq?=!{\u001e\u00066&43(Ȇbf\u0018\u0002\u001d醍\u001a\u0011\\32\u001doolʶ{̑r\u001eux\u001fQ4} 8#\u0007*\u0005%员\u0002Sg)թê(E}.X\u0000\u0004 SF\u000bx5&q\u001e\bzbĵ1n\\xu;3p;\u001b\u000e0y9\u0017\u000bٲH5B6\u000e~6\t\u001eszL9uM5$nK\u000f\u0015\u001c62%U#\u0012>\u0002}2\u001aK䲳g:I\u001aW%o\u0012n\u000f#n'\u0005>۾>m*NؕLw\u0014KǶ8d\u0013\t5U\u001d\u0015\u0010\u001aV Hc8y,XM.;3-H\u0014\u001a\u0000x-N\nQ\u001aC}[zQevRo\n\u0001dG#uUEo T,Ka@I}WE\u001eUs$k\tyKৗ\u0010> \\G\\\u0003p\u0011ʖ&=\ni,!Sf1\u0010-Fx;#0xOn\u0017m\u0018۞jmw\u0000\u0019-̩zL\u001du\u0002ZiV\u0006K\u0012\t\u0010!\u001e2&\u001fD>hj>\u00188[.\u0018\u0003di\u0000*\u0005\u0014i<'\r\u0005EQ\u0004S\u0016\rvj7\u001f\u0006U\u0013lEGZ\u0006_\u001bq\b7B\u0010Ǣ>^=\"\u0011yL@&H%\u0013x2Q\u001f\u0011gQ\u000boWǺ\u001b\u0011\u0017N\u0003*ڶ\u0003m`vc\rz\fsUۺ\u001cU[;x\u001e\u0000x}bifEhk\u00177\u0001*\u001eb\u0012\u001et,p=\u0012\f\nߔ\u001a1\u0005[3\"\nx\u001a!1p|mV\u000bRW^\u0005Ho\u001dJ-\u0016w K13?Zu^;6\r1\u0006\u001d(\f/\u000b|kv>\u000e2\u0015\u0000T\u001erTz|-\u0006\u0011\u0007ZyPcK^SnK\u00039#ӠUOB|O\u0012P\u001e\u0001p\t\u0000C@SuL\rAy\u0010W\u0015ȋIܾp\u001dv\u000em\u0014?\t\u001e\u0018\"\u0019Ae*!Qպ\u0006\u000eX#RG\r\u001c:\n$$M\u0014]2,\u0013,J#`jtGu\u001dQ\u0011\u0006bsn,`nS\nn\u0017Ӷk]c\u0011G)\u001b\u0010;\u0006Ӭ6\u000f4\u0007\u001eφPz0&\u00010\\>vLSt\u0019d^-T\t#ҧ0\u0015S\u0014\u0014YZp2p([\u001d!\u0000ϙ2\u0001X<6Z)\fVΪP!=\u001e\u0013\b\u0019Od\u000b>\u0014C\tIeՀ\u0005,Z\u0003i4V\u0016kS\u0014VgiwvKG̴.PbΜIhZTHω\b>:\u0014|4,U\u0014>\u000f\u001ezM\u0010wPbV>\u001axJ-=\n[y.$E(\u0005YQ\u000bQNo,^\u001bH\u0019m\u001e\u000e V1Kym6; V xB_D)\u0007`42N-ILH\u0017p 4VYn[\"6SݶC}(=1y\u0014ώT+AśD\u000f\r\u0001-Y|pP\u001b<@A\u000e!\u0018DlC-RƑG+-I@?)F\u000be(*\u000bc-Ѩwm{)Yi\u0006-A5\u001aDErB1@ȒB²@64H \u0002Y2XLc#|ix%,b>9$68x90S$q\u000fjdij\u0018*'g\u000e5My5\\!ӀTbBB\u0004 Q/=f\f\t.LAXl2X_%P\u0016i\u001c\u001a(\u0001S RXoO)\u001eB\u001eu\u0006\u0004[83%*:\u0018s<4\u0006UL!EX\u0006De])Ww*EGCbz,\u0012yƸD2POzSC!#lĈo7k\u0010^uäjdi\\9\u0018\u0010G\u0000*=\u0014P\u0015)ޮn'c|%%}\"\u001apt\u001cdNGz1\u000b\u000f5\rg\bZ. _mT$#q\u000f\"\u0000Bh6ftJG\u001a\u0007)6=\"D\u0015\u000boL\\\u0007B\u0003_\\\tn\u0018et\u001bu̙\u00113u\tX\r3\u0012\u0013i\u0000\u000bObCA\u0015V֟\u000fI\u00110\nʢ \u0006)Bsl'Q:\u001cJ^u}]\u0019qR\u0006\b|\nztiT@\u000f+D\u0001~\u0003}A\\\nIď\u001be\u000eՊu?R3TqtDD\"窸D\u0001{RB8\u0000\u0014\u0016^&~/68\u0003HN~a\u0015c1W^\u0001cN|Fu>C\u001aX\u0016%\u001c\u001cD?fkf)lGb.ߕ4zL\n:Qz\f4jPPZ&\u001d\u001e\u0001\u000e?׶\u000b\u0014w{b*2\u0005}:h\u001fbHc\"iq\u001c(\tkQ)24BV\u0014\tN/c߅s{~yFg?\u00013Sf\u001c;ga[T7׉FWe\u0013\f\n44Ԧ\u0005c\"L\u0006=F-\u0013t~qe\u001eOg=X\u0014b#5\u0000:\u000f(L/Ct\u0010\u0012\f\b448(\u0011qn[ܬC亷T\u001b\u0014iw\u0012ő<\u0012ՀD,Tu;fA6\u0015y?\u000eT\u0006U\tK({#<<\u0014RJHC\u0002tv\u0010lP\u0000\u001c̀5\u0018s0\u0003Cx2\u0010}~\u000fȦ\u0011I@\u0007!9qJ\r\u001e\u0017\u0007ݮYpMI]-.\u0018-{a\u001c(%\u0011Ils!qfT&#XNgqt0*\u001eVЯh4\\c\u000ew83X\u0019\u0004IײnRH\u0015\u001ep\u0012\u0000j1;\u00036nB\u000fh\t \u000e0{:\u0017s<\u0013u9O/Q\"2H-\u0004\u0006$7b9o\u0010(׶O\u001e\u000bt'B)\u000e\n`92\u0004+F\u001b\u0012!ڀ\u0005\u001e1\r\\Ca.j\u000e\u0003,*+\u000bp|:&\u000e\u0005RDZ\u0011;\tӶavc\"\u0014GD~a\rO\"II8\u0010r<$s68$dXas\u00197w\u000e\u0002}B\u0012\u000fm\rQy~[j\u0018w/\u001a:V-\u0004J\u0003Ǜ϶x궗V\u0015Q\u0000P\u0019A!\u000f\u0013\u0006tG.\u001d\rt0.T\u0016Cן-\u0001\u001f\u0011Cd2H\u0011dT\u001eL\u0012QFfr\u0015.uvycll+ nR\u001a\u000bkZuKpC)CGThc\tN\u0006*=xuP\u000f-\u000e?7C*`H|J\t\u0013\u0017Q\u0002%\u0000<1yc\u001ec\u0007ooA\f\u001dhS8\r$x2#U\u000f\u0012\\>u|\u0001ǘ\u0012\u0007\u001c!J;4T(Rb|E+W*\tmXm+O\u0018+mw\u0018n{-UE\u0019\u0015_eDE+.I\"6əkX\u00133=1֠xR0‰e\n%!$>0F>\"X=rkE5;ﱐ)|#I:x\u00058B\\D2@դRz\u001a\t\u001aX(W_\u0018Í8sK)t9\u0012W'ύ!/\u000bJ`LTaE|°\u0006G1w$\r'\u0002\u0010\u000ek\"A\u001e\u000b5Lo\bDHG;\u0002f\u0015C\u0006hc&W%?#%@I\u0011JZ+eJ?Nفj0l|\u0012w'y\u0000{Ć\nrP6&`hSjyP\u0000+EM\u0019K$G!Eȗ\u000f)?IhvRrjTZFۜR߮|א:&9̃\u0003i@\u0007Na9\t\u001bjsJr4`1\u0003\u0001Sr)]%\u001ek\u001e4W\u0010|Á\u001e\"%đ\u001a\u001aIP\bÎ;o\"\fV]!ETMp\u001a\u0003jQ]7nX\u0002Ѱ]*5$7\u0011\u0006kR\u0002\u0000dT Z5Z_;cO\u0003\u000b\u0001\u0016\u0014+}QY;Q5\u0000OcJ\u00073]2\u001e8N,3\u0002J\u001egcd΅{Q\u0000W92:㥉\"V/xe9(mУFQ:\u0000\bYI{c4@QS:Ks@t4\u0011QUHB\u001e{L\n\u0006\u00066wZa\u0001#[\u0003iZ9M)|E\"\u0014TT*\u001eT#\r\r{l\u00169\u0012i{;\u0012iJDyY\\aU<&\u001b\u0006\u0005+u\u0014\u0013@MY{5F@2cPf\u0004\u0001aH2sDǭSbo\u0014~s\b\u001e87wԦU\u000b鰦{\u0013s&DiO\u0015Qc`S!*[\u0015mH|ǔc3J\u0018^\r(Eo')\u001eǭ8Fx\u0018\u0016/o.\u0012jtfMuiy\n]\u001e\tVo\u0014k*T01蝦8 Eפ\u0000e@P\u001d(.n'S#n^\u0005\u0012'{,nTsلR\nmj<>,Y˪e=*QW]ɥ_ѶZ^\\5pn\u0000}\u0011g<\b\u001cDk\u0012\u001c>\"kw{9/>\u001ef.da=}}w2/@x[8\tv;[.e8\u0018\f\u0007_\u001e\u0000B\u001f}%58\u0004\u0001_\u0005\u001c\u001eo\u0007i\u0002n;\u001e~^n~hqr{r甯ok\u0010x+gwʅ\b~\u0019\u0010\u001cW1y-pڴH-vhq\u0011ષT%$Oq^\u0005\u0002Z\u0015\u001dwt~NnﾁA=dýh4K\u00010㷆D\u001c<\\W\u0002m\u0010\u0005whDLEU.8\u0015M{8UTM\u0017\u001fS\u001ed\u0014dU%nǹ\u0016\u001e\tE_E\u0007c-ywW^h\u0005\u0015)Z~Z,t\u001c>M\"e@`֠6\u0005+W\u0005ꖢ5\b\u0012\u001bʊ\u0010+{śF\u0013o8\\9[^&\u001d_W\u001a\u0011D\u0005\u0002\u0018eJ#Ɔ#FD5ʉI\u001aL\u000e%4Ud\nEb\u001fݞ\u00177w8Rpw\u0018iRY\r\r\b<:6ӄBH\u0000Y4\u001eC/0\u0014UIX=YGcc+\u001ah\u0003\r$n\u0017cMˀ=N\u0002\u0003\riW>ͣы\u0011C\u001f\u0016ťo>ՙ\u0018ngž=\u0006v\u0006麊0\u0004v=x\u0000VX(j\u0018\\\u0017\tjMpPtr2̚\u0003f\fHViDݧF\u001e8.d\nGF@\u000elf\r\u0007]Π\u0015.\u001f׽}Iʅ\u0002M\u001b܉MMf9a\u001b|ИY\t#h\u0015)rq.[vv\u0016;v\u0014\u0014]\u0018EW&K]u,\u001f.\u001b{{{JQL#,\f_.&ab{,SN~5\u0001C\u00103\u0004\u0002&[\u0003|%6y\u0007'~\u001bj,J\u000b2\u0004l\u00071\u000evj\u001bn\u0007&s8+>\u0003,,ctCKЙ/Nfc\u0018\u0014\u0011<\u0016\u000bk2GX\u0016\u001b\u0007iMɁ\u0014Oo5\u0012\u0019eh\rʸΈ*\u001ft Ȅ\u000fw<6Kq\u0012hh'A\u0015\u0014j\u000f\u0001\u001f>pnT$2qnXZ\u001e\u0011nIerJQ~1$ǘZ7ab{H\"8\u00079\\DaiL\"\u0011I\b>\u0005fRiw8V\u0011P(W@]{v>H^w(\u0004\u0003\u000e,bd\u001eJY}\u0006\u000eҲ2\u000bƤ\u0010\u001cT(\u0011ń\u001e--DHdD&}19ȠfE`Nf0i>1Hu!\u001eU՞\u0004uO\u001e#XN\u0013Qc[\u000fD@cm*ZB[\"}\u0007\nz*̞WʕN,5vi\u000e'lO,7 du\b\u0014Y١VVL\u001e0Ĭ\u001aiROr\u000f^ሠ@DyI\u001fp8\u0015J%rYd\u0016hAv;%\u0015\u001a_n4^~L$\u001c\u0015:521nx\u0013A=T<\u0012L\u000bk!rhViCل*\u0019AP>~LF(L\\\n%8n<Ʊ\u001d\u0015c]B9k:+!^T\u0001\u0005\nD\u001c\u001a\u00147\u0015=d -*8Qy\u001a},K5\u0019<;LF\u001b\u0015rnS\nnT\u0014\nv\u001fAI⃄FZZ+p9MVIiaPNCs4\u0016\u001b\u0010q9\u0017\u0007\u0013uQC\n(;苜\u000f\u0004)\u0017\b\u0012!`nM\u0006n-v=TnH)\u0012\"p9eʅ$6\u001e\u0019ECcB\u001eyy\u001c\fͲ\u001dz'\u000b\u001fu^D0F\n\u0001\f(R j@\u001d\u001f]R{ld\u0014R\nKd\u0017\u0015_J\u001dZ\u000b\u000b3:m\\\u001aR6\\\"SZ:I\u0004@D\u001e\\2dL0WmV„qi'Y&sx\fuD\u000bsA0Ͻ1$qcaF΄NT&HɚmB`\u0010\u0006\u0011ǦL:\u001ev/ТϣbK\u0007Z\u001fQDJqg%<1yc\u001e!cH\u0010}uɕ\u000eeDe^sg#kY\u001e󠍐Ygm/uؒψ%b\u0018\u000b\u0014\u0015jP\u0006JÐŤG7\u0004.V[Jgɖ]\bc\n=vB*\nX4\u001dKvtҐ'T\u0013\u0019Kf)I\u00166`>(\u0014&\u001534 HN]=ЏG#\u0004ܭ9\r,\u00194m*Xp\t脖r~d\\QUu̸q0MӐS@Ag3YO@]\u0001\f/m=Rʪ5\"U'\bc#3p\u000b%i\u0000(?WÃ!١#*\f(\u0017@\u001eS\\PEIo:Ruv^\u0018R9G[g\b\u0003'\u0001M-4\u000en\\*~h@\\::\u0003b\u000bKeJ%5jhwA\u001b\r}R\u00041,\u000euxP\\\u000322O`4[\u001cd#\u000b\u0018\u001eZcJְݚ?M$\u0014\u0004:ŚB()ܚ\u000e௠%d1\u0000g\u001e\u000e2=&D\u001d}5NY1:\u00109\u0006_\u0005{X\u0012|\f3'\u00008\u0000{ncfW\u0003\u001f\u001cBSN\u0012\u0013cRg&#\u000e\u0012HR}ӖWLT%TJZ\u0019|$_ׯWʥP?ޤ<\u0003\u001aTLl,7\u0002Q0rMee\u0012@R$\u001e<5I䪔4\b\u0012\u000b\u0015\u0016{LC\\?7\u0011\u0016U\b()$TwrQZ@_W)d<\u0012b/'\brL-S-LT)\u0004hm\u0010\u001cnWG/\u0013\u0011{Ԉ.Gnf\u0019̢8Ʉ\u0015+\u001e[\u0001dJ\u0015eN-\r:x\u001aHB#qp\u0012W*?ESȹ}5\u001e;\u0004HFh\u0000z+SɸK*\u0001\u0004\u0000@\u00059=\u0013Ѓ@1y\f`Rx\u001ac.EY\u001b\u0015w\u0003٨U\u0006\u00065s!Þ\t\\\u00168U\u0015̹~\u0001\u0002lyj\u0012\u001cT*e18\u0002>vf_,b_oADf)\u0000dc\u00018-B]VTi<60\n\u000efϻN1>\nAwg\u0004!TIL(\t=F\u001c^\u0011m¨(/ũlQc\u000fb^\u0005W$bZ3L\u001b\fE\u001fqdW=\n!\u0012P%\u0010f;\u0019<\u001a&'0)uvfa\u0011\fT2U\u0004*\u0002PkDAdX\u0017\u0012ƒNn\u000e\u0019`j\u0011rJ\u001eՅ\u0015\u0006@fy\\\nn_GNrag'\\hJ%ń\u000bJ@1*\u001c3ֈ\"x18r9tz\u0000u҃k#*!R\u001ePw8ԪY1yc\u001e<1yc\u001eS\u0015\u000eEGXJr)\u0016\ttڴ03egR\u0001֌\u001csD^SGh%Cm\u00184T\"YGz\u001e;XZ֥,c$Y.I\"}\u0015c\u0016)r4u'zF\r1\u001fզߢ-H*x&ک\u0001\u0000A8iD\u001cV'@\u0007m\u0012iF\u0005\u0003f/EXJ]dU[\u0006\u001c]S.j\u0011{,EiM*J5eI\u0006\u0013\u0012k,-W? *\u0016HpM\u0014NYs\u0000uE]jY3\u0000snGW\u0002U\u0016 P\u0002k;\u001dZ%c\u00110>\u001f\u001azOom|\b\u000e\u0006dhOl\f@۵WY**\u0013Kb\u001aA_|*!\u0000.lP+\nYoq\u001ac4ATxahe\u001a\u001f ܙ\u0006cuy#=>@\\l\u0004\"o\u0005AE@jQKU<\u000ex\u0006X\u0019ona\u0018sچ\u0005hi#=\u001c\u0011_$\u000f2'\f\u0018͝gtX$\"\u0005ȊI\u000e\t=j$W8Ψۓ39^k@6u8A&O\u0013\u0015\u0003?\\8\u000f1Э)ܚK\u0005\u001b$y>\u0006B\t\u00075*RT$*\u0013\"WnX\u00053#@\u0005A]䏛)(\u0011c\tX{`q\u001e{\u0006\u0000vcT\u0000ɥ%GG-۵vi\u001a8\u0017\u0018\u0019O\u001c4n\u001a\t\u000fxc򐨅EYLꔉ9v^p'+\u0018%\u0012\b^)Sc߈vQ~IRPY{,ܟBȴN\u0016[c\u0010M\u0006D\u000fuM3?\u0003h\n.W3^)W\nz-;vwZ\u0012B/u\u000bL\u0013G)i)\u0002?\u0017f\u001e\u001a\u00131o2\f1wDTB3e%B>nv|{_p\u001f}ý\u000f?{{_p\u001f}ý\u000f?\u000f\\\u0001\"p\"8|\u001b\u000b@1\u0017p0{2dl4딥 \u000f\u0010fJd%2}ܖ¹\u0003n?{_p\u001f}ý\u000f?{_p\u001f}ýǼ\u000f\u001f\u0002\u001cEiEp6\u0016c.^ratkeHhQC)KͧAb\u001f\"D*\u0012YIL\u001fepn@۽\u000f\u000f?{_p\u001f}ý\u000f?{_p\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\\u0018ʐ⓱ģ\u0013S:O>DTB3e%B>nv|{_p\u001f}ý\u000f?{_py_p\u001f}ý\u000f?\u000f\\\u0001\"p\"8|\u001b\u000b@1\u0017p0{2dl4딥 \u000f\u0011\"L\u001eJd%2}ܖ¹\u0003n?{_p\u001f}ý\u000f?{_p\u001f}ý\u000f\u000f\u001f\u0002\u001cEiEp6\u0016c.^ratkeHhQC)KͧAb\u001f\"D*\u0012YIL\u001fepn@۽\u000f\u001e?{_p\u001f}ý\u000f?{_p\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019⓱ģ\u0013S:O>DTB3e%B>nv|{_p\u001f}ý\u000f?{_p\u001f1\u001f}ý\u000f?\u000f\\\u0001\"p\"8|\u001b\u000b@1\u0017p0{2dl4딥 \u000f\u0011\"LY<2}ܖ¹\u0003n?{_p\u001f}ý\u000f?{_p\u001f}ý\u000f\u001e\u001b\u0002\u001cEiEp6\u0016c.^ratkeHhQC)KͧAb\u001f\"D*\u0012YIL\u001fepn@۽\u000f?c?{_p\u001f}ý\u000f?{_p\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26\u001eģ\u0013S:O>DTB3e%B>nv|{_p\u001f}ý\u000f?{_p\u001f}=}ý\u000f?\u000f\\\u0001\"p\"8|\u001b\u000b@1\u0017p0{2dl4딥 \u000f\u0011\"LYP¹\u0003n?{_p\u001f}ý\u000f?{_p\u001f}ý\u000f\u0003WxLiEp6\u0016c.^ratkeHhQC)KͧAb\u001f\"D*\u0012YIL\u001fepn@۽\u000f?{{_p\u001f}ý\u000f?{_p\u001f}\u0007\u0000G\u0011wZ\u0011\u001c\u0005 W\\=Z\u0019R|26xTp<\u0016S:O>DTB3e%B>nv|B'U*\u0001^\u000e\u0010(\u0002Y~J\u0002_4K\u001du\u0016S:i/|˘K\u001eZ5\t&\f\\'\u0007D\u001b\"H\u0011AC\u001bR'\u00053C\rd4\u0006c}Z\u0012\u0018\u001e.\u0003oCT\u0017¬A\u000e[\u0013T\bJN\u001brlȼ\bNBΏ\u0016\u0004Vc &\fR\u0001`Ejb\u00022ҼJcX[\u000f\u001d\u0005'At\u0004\u0007-Pg!+qRy@\u000f\u001a\u0006\u0016Ts\u0000+K\u0012!h@\u0006\u001f\u000eY\nV\u0004x:(BȢ\u000b*f*\n|1b.u\u000eBt\\w:q\u0019sj$Z#3$r\u001e\u001c\u0010mÇ2֋\u0000\"E4\u0007\"\u0007\u000emHp\u0017\u001c\u000e\u0001>6\u0018h\u001bXPyϩ\u001e\u0003,\u0011J \u0002A\u0002\u001b38d*_%-\tdߨF<5(\u001bUH&P̘K7\u0006~P%bd\u001a&9\u0004\"nQ\u0003\"Ϸ%p'ұ\u0019C\nҨ(\u0011\u0013:\"\u0005UȖ\u0002Y\u0014S}xN\f֋\u0004@\u0003\\G&e58\u001d\u0006Ʌta\u001a&yUjF=/r\u0004\u0004ܿS.?cAo\u0012MK\u0012~\u0004\u0005a2B$B\u0011Q\u001egx\u0004V\u0019)\f\".2}\u0000A{'%\u00166'5z \u0002\u0000A\u00009@\u0004\u0011\u00063\u0001#\u00168^ H\u001dc\u0001!\u0002\u0002\u0002\u0002C\u0005\u0004\u0004\u0004\b,c=\u0005\u000bwf\u0004g\u0004g\u0004\u0017\u0006rH@6\u0010'Աyl4b$)B4\u0016\btf\u0011+\u0010\u0000 >\u000f\u0003b;fŃ Y%Dz\u0002-Mp,\b(P\u001cDX=\u0016\u001a\u0010D\r~\u0000ّ\u0003\u001e\n\u0019\u000b'Zi-\n#T_4\u001eLI*\tMu\u001f\u0010cnZ%Ez l*BVײb0|\u000e*\u0013(P\u0005\u001e\u0013i橑Ebx\u0006?0î\t\u0013.\u00165\u001a\bm\u00116SBQ\u00163G\u0017n\u0018\u0007\u00024R+j\u000bQ 3\u0001Ŵ\u0014\u0000\u0014'\u001e9ƎKkb\u0005aJJ_\"U4:\u0006gT<\u001dI\u001cCF\u001a֬EMр8\u0005\u0011F|\u0010$Xkc\u000b@Үc\u0006Э StV$Ȏ/Uġcr\bP\u0017K<\u0003$#A2(Ʃ:X\u0003\u001blc\u000eRW\u0003:3d\"R͡LV\u0016(\u000fmZ\u001f/\u000e\u0004/VeAX\u000btE lɫ$\u00035 KQ#\t\u0005wb}d\u0000壽\u001dnt%Z&\u0001=\u0004gtԓ#:!0\r\u0006$\u0016[\u0011:53\u0012ԇ\b\u0007dʫ'\n\u0018iwy\u0005\u0006`\fP-N\u0014@\t\f$кIJ2zrJ\u000bb>U6\b:lEE\u0014|\u001b8@]ݹ\u0018o=qnMBKGWʐJt6p\u0010y\u0002Yp\r\u0014\u0014\u0001Q&\u0011AY0,\u0015A\u0007'u\u00020َ\u0011hAߡ\u0015|J\u000b&\u00123iV\u001d\u0002ƧMh\u0002BN@\u0000,cu5\u0015tJyhҵ Gdp~WvȒ酪@-,D<\u001aC6(\u0015\u001a'\u001d5Nr򼒕y\u001e\u0016\u0012Q\u0005\u0003z6V\u001b1րdu8|\u001e\u000b\u000e=%AH\u0000q!颓:\u0003\u0016s/aRZ-\u001bEn+d-?S\u0012z@R'ء7\u001b4RCA&-D*F^\u0010'\u001e!\u0016>\u0007sTi =7/Hj\r*癗?qR]:a\u001e55#\u001c{uN\u0007z\t\u001emѡL8F'\u000f`I\u0017`ӗW+\u0004qhB\fe7YG[0\u001d\u0010\"\u001eDLN#:\u0003PON\b75zKB?C\u0003@\u000f\u0010\tZNc\u000469^(J}\u0005 \r\u0003\\h0zH\u0001sR\u0012\nʺxof/,\u0004ا\u0013,fdcۍヒI@\u0011UցDvh\u001f)>*\u001e\u0015Xo5\u0010^.\u001c`\u0013\u0005ZA*v}\u0003S\u0012'\u0016ޡP\u0017<\u0002X\u0012a/m@\u001dh_I5e%*sh#&\u0015l(!Ңg\u0011{Dxr?Q.j&q\u001f\n2d`:\u000fyX\u001b/Ix{Aj\u0005\u001cc \u000e'˴P4K\u001bbeٽI0\u0016\u0014 #l-U(\u00001*\u0014Td\b\f;(\u0019@U=&v\u000bi\u001e;\u0013dGZj\u001a¸\nz+T,\u0007j\u0017\f\u00142q\u0006z>ID\u0016B\nxwR680ƔTM'\\EN\u0000s7VW\u0005ljR\u0004\u0013\u0011\u001b4rb5zNL\\\b̿\u0012\u0006$/yp3*\u001a\u001b\u00048\\HV\tVa fG\u0014*K@h\u0017U\u000e]؀\u0018\u0002\u001eC2EL\u0000\u0001|I)TvѴmԢ;ٜp\\U]c5Pk!-\u000e[|\rI\nA҂s\u0016>-\u001c\n\u000f\u0012\\\u00007e\\8H1-5\")0:;*\u000eނd'V=$\u001c 3(:\u000b\t\fsF\\amݽ[Y5%.w\u0000?\by6V2,#~O\u001fci\u001a\u001fZg# K?XLhn4XW̐K64]X|U+[\u0004dkc/Q.\u001a^'\u000e\u0006>\u0014ӪSx1N 5B1\u000fH=\u0018\n\u0006\u0005 3-t\u000ba@5B+\u0001FWq\noZk|z\u0000\u001eeM\u0005-\u0002ːJI\u00009=B'rOȞ6U)>ΐ\u0015=L\u0003Kjb(akZN\u0006ko}^W\u000f\u0002))\u001bz#7C5IG9\u0019@uzlx|Ζ?#g4 K\u0019\u0003m\u0006g\u0001aDu3\u0011\ns\u001a@7q|\u0001\u0003b\u0019,Y8r [I\u0004E\u0014q\u0016/\u0017 j\u0007*zl%SPYI&\u0006Sd6;\u0017mkǧ\u001bnNf\u0005`ws1\u001d\u0016*C6H!=q̒*HBD\u0012ώc\"I\u001e\"[h):q\u001e\u0018RB\u0014\u001bUׂۍq3>QX\\H\u0012;\u0000oxy?â╙\u0010(\u0007\u001e\u0007D\u0007\u001a+LcG\u0019B\u0019Y[\u0004d\f\u001a\u0016&ZO7!iķ\u0015PNEݘl\u0012{\u0001n\"\u001f<ڴF-\u001e*T w}`Y9)\u0002\b\tf[Ŗ_%\u001e%{Ǿ1HYl]7%t\u0012\u0019\u0013\u0015uC\tjwQeͧx3YT\u0011pHU)4A)QB[],oV*G\u0011\u001aN\u0007L~f(M(@=ƠxE\u001e1w\u0013ԩ2a\u0017\u0006iI4Cp\r\t@HYS\u0014o\u0000>$tHɒ,\u001ar\u0013\\\\w\biVyC\"=\u001fWY4mZ~X2\t5C-ސ\tw\u001a\u0016>\u0012E\u0014\u0002J@m\u001a#5\u0010VSE\u001c\u0018at\u0019-3&ʫnC\u0013iF\u0010\u0000(W\u0002m\u0014F\u0005l(A(qB\u0001&e`^5\u0010LfCBtq`I\nzGNY%s\u001f's@^kX@\u0014tc6\u0018u[#\u000f%rz&%)KV \u00108\u0012J8b@|G~V1\t\u000euJR#=\\\u0010\fq\u001eǦ\u0015%m[N\u0019\u001aSµ\u0010\u0007A\u0019\u001f8\rµb\u000b\b°\fT\n\u0012\u0015|X\u0002C\u0001\u001b;kJ_X#6#1fѩpBXB$V\u00115I\rW*D.K$5*E\u0015\b\u0010\u0012O03<\u001dVR\u0017P6\fX[e<6ߪ[*8D)Z걽P%D\n:?\u0001Q)''D1\u0017t\u0015>ۢpѧ`\u0003('xC\u000b\tG\r`$CH4\u0005zIc߭\t[\u0010\u0006N\u001btň#1\u0018HhTM*67Z5\t9|s46MoNZe\u000bZcש\u00047*Jp6<\u0000mU$S\u0006\u0014sV\tKmU%rijQ\\01\n=D\u001a\r6I2\u0018\u0001q\u000b\u001d .\u0013ҨFS\u001b\u000bR$CL> ĉH\u0002\u0004\u0006GKhML\bL\u0006\u0015r\rIpEɀDHDx\u0017\u00186\\k'\u00138\b0'˭\u0015cc@_UK\u0017(W\u0005s(MV;[Dv\u001cݷ*EUhU]sbRq\ndIC)[xDB3aiua'(\u0006\rD\u0012.)E\u0010hbP߇\u000b\u001c\u0001\u0016\u0013\u0014'y\u0000\u0018Kn#\r+\u001f&\"CVdBP8\u0000\u000eI\"k\u0006Tc\rB t\u001fb\u0001\u001e,C,^y\u0002\u0005b\u0014R\"C+X\u0019I\f\u0000\"\"Џ\u00139\u001bH}$e93!T\u0005_L\u0011yu2\"=\u001cy\u001b\u001fc\u001dBIbg*o5{pTR.dˡ4xl1cZ4|ju\u0014-%1iS#MCܓ襌 Gl@J\n\u0013;( 7<\n+b&>\u0016\u000ea+)T\u0013HSgc*\t1\u001c\u0015E~\u0006(;@\u0016\u0014ZQ:\u000f.0K;2B\u001e棂bh\u0017\u0013\bS7(K.PH\u001a\u000by+zL\u0000\u001eo=0Ȯ\u00141\u000e.¨h[\rEMjs\u001c+7\u0018 R\b\u0014R|İ\u0001fn0A\u000b\u001d\u0016L\u001ff\u0000\u0004\u000eǁaUzmm<8N\u001dF\u001a^\\\r+M\u0016\nax۵\u001e=[XCW\u000e\u0011N5,fBJ\u0012@HTJ,_*:\u0002DuYe1I JmY\u0006,{(V1_\bj5{\u0011=Tz\u0003X\u000f]\u001e\u000bf\u000e\t r`&\n֢ʩN\u0018\t\u0014\r\u0010E\u001c\u0000\fB&Tr;B\b>\u000f\u0005U^\r(˳a\f/\"4OR\u0005x\n\u0012z\u0011$5%K\u001f\u001d\u0014\bS$~S\u0006k\u0004\u0018}KJ\u0006h鄆zL\u001f̫\bKV5`x:eF8F 7_+gfK \u0015\u0004\nK:դ\u0001Y1NWO\t!YWTWU\u0001X\u00191\u001aȰD\fmh\u0005+=aC5\u0006\u001c:\u0000K,\u0002\u0017\u000e.\u0015ɬ\u0004^\u001b\f}!q4tY5[Dg\u0016\u0004&:nc\u001a3DP\bE$id3HuX/o5*\u0012WGP(\u0003\u0000+\n9\u001aTմ \u0004\tXSau$\n^(\nV,\u0010T`ZIin\u0017sb\fO#p7Z#H'\u0013\u00138^\u0015kd\\\u000e\rjG\u0010HE+;P;]X\"2\u0018&9J\u0001e@$%?\u0001퐉d\u0007}.W\\\u0017FBV\t3\u0000\u00112dz[\u0013\u001c\rS\u0003\u00148\u0015UO\u001c\u000eN\u001dG4\u0011U38\u001e<{-wz0\u000e\u0019{Q\u0007\u0013\u0012E!2Qgqz60Ɛ\u0015\"\u001bÈ\u0015\u0013crh8Z\u0018X\u000f\u0007қ*xZv(\u0005`W\u001bv=CgAZBK0X\u001caЫ\u0017?|}\u0018A mt6\u0011_\"2oBFN\u0016A;%4C?\u0014l.l98ZI\u0006\u00116[aZO15򲭉1*{7\u0000b˭QS\u00158b\u0003VX\rlx@\u000fm\u0010\u001da?JĂz\"\u0006\u000e\b\u0005\t\u001b\u0001o\u0000Ϝ\u000ez\u001a:\u0001Kv̰fF[ʼnedXĐO<~qZ+pbD@<*-\u0014b#\u0002\u0014;G^\u001es?#0\u001eL!b(=\u001a\u0004\u0018\r\u00031(_zzI}\u0000O!2~V{FhTPa m#\u001a$LG$(j\u0003\u001a\u0012*`!*R@m=֌Y\u0003\"^\u001a6\u000fУpL\u0001\u0011*A0\u0004A\u0010` A\u0010\u0004Ah!\u0001\n\nd:\u0003\u0012@P9EH\u0004b\b8\u0004!d\b!\u0002E\t\u0010\u0012D\"۬L\bԵ*8\u001ddaь 4P\u001c>=\u000e,\u001aqV[wĵǯ`\u0019MU\nßiT_\b\u0001\f(6k?cxMĻXײ\u0011Ȏ^.\u000ea\u001d1\u000bD\u0010>/X߲[u^\u000bPN>*Rv\u0014j\u001d\u0010\u0012V\u0006]gtRe\u001a&\u0016e&O\u0002gQ\u0002(;D;~\u001drs\u000f\u0013sB\u001d·mqFl%w\u0015e\u0011Ad:S@<)Z|\u0017Y8V5ZXCz»(VB[R[Ff\"@\u000fqɴ\u001a>8,\u00013\u0003\u00148Q^\u0006]+;\u0014x\f.\u001d\r@5\u001a6 {*\u0013\u0003/m.EUt\b66<{'<\u0005uӱg\u0016\u0002]ax=1a #(\u0019\u0010\"Q\\p8X\tqJ%[\u0005q8\u0018\u0019\u0007ã\u0015sIFdv>\u001dH\u0006\u0005H\u0013\u0017H̃PHIٱeQL0J8GHD;ȇ^uf\u0000bݨƉY7}u*/%\tb\u0016G\u0003&\u00003\u001c\u0007%Tr(L\u0006[iR\u0018 X_I\u001e\u0010&'\u001d-N\n+\u0011\nN\u0007BIWeVE#^9mS\u0010\u0015}Ttq\bG1Ed\u0000p\"8\u0016pkf\f\u001e\u0016hU]S\u0013\u0004t\f`$8t6,\u001f\u0002z~N\u0004\u0004\n\u001e4\u0003T\f2\u001e\t\u001abɐ\u001d\tB]\u001e\u001b>bޒ\nD\u0018<(\t-9\u001f\u001cΉ\u0000hgj?m`\u0007m3hȲ\u0001\u001b\u0019P2 J'%\u0003\u001e҈ \u0018\u001cԣpЋA҆\u00073|0eRFj%E\u0010\rSYIF\u0016@]5A\u0005:|\u0007m3e2>y\u0003B\u0019\b\n\u000b\t1\u0017h\u00163\u001a=td\u001ce\u0016)\u001f\u0016\u001cΉ0|F\u0019`RZh'ֹV\u0011\u0016\u001bcٜҶ\r\r\u0017fЊxޱ\u0017\u00075Y`\u000f-lE)A\biA\"s+n'#A|\u001c\u0019\u0011h\u0011a\u0004H0IQŐij)W\u0002\u001dU\nPN)KЯף)nRY\u0001iY\u00119[\u001eMm\u0006\tM鐆I76\u001f\n]ҙ ԟ߷iFPπ4\u0019\u0016Kq4\b\u0011\u0003 J#eIl$|z\"͙)`aG\u0019xp%eOԪn[j1KdtG+*r1]+Qt)\tn\u0006q_\u001ej:eAO]g.\u0013\n\u000bR@pl\u001aDr2\u0012S#\u0002kf_IمaE\rgMa\u001dt%*e\u0010oD7rP\u0010\u0000J)@TShS0yP\u0013jĕ\fG\u0013l`1%F\u001b\u001c\u001cV!\u001a]h\u0010\f\t\u0002kM4E5\u00005P\r\u0000^\u0012v{\u0006!͜\u001c\u0019x{9Z<.\u0006\u001cBu\u001br\u0006N\u001a6\u0002\u000fG\u0002\u000f\u001bv\u0007O5tˍ)\u0019A#CB\u0007惉% ޶k\u0006\u0005'N3p:)<\u001b\u0007\u001bY?X\u0010qH4+G^\u0012\u0005g#\u001fJNTY `}D8\u001a\fxTxUR1˞gDpS[\u0006s\u0007A)DN\u0001x}1C;\u001bE:pXS\u0001vVqH\u0001t7\u0003+\u0015sDs\u0006{\b1\u001b\\\u0016˨$fNA`R\fgJ;F\u0002~|0c,$\u0000\u0012*\n\u0017\u0011;2p2\u0002\u0014>\u001c>B\u0017Çx\u000f}}:\u000e>%;4A_4A+$\u0004=_\u000e\u000eQ\u0014\u001bF1u\\]\f\u0000i%\u0007^\u0007\u000e% oƫ8J\u000b\u0014\u0013\bA\"dSX/\t@pkB\u0005FJ2DeD\u0019wB4\u000bF\u0006\f9MCȵ\u0006|0S[u6!`6j6g^M\u0012Uݑ}\u001b/.\u0012`̖t0%oA\u000bA[d\u0000r0''\b& Btfӱ\u001egO\u0005\u0012\":M\u0002\"J\u001b\bj\u001e\u0010\u0001Բ9&2\u0004\u000bq'\tNU鑺C\u001c73HAJ\u0005\u0000wED$;\u000bage!p\u000bE\u0004\"C\u0001/*:F瘎\u001f!jK\u0019@S\u0005*%\u000fu\u0015}9Ϸ\u001fR(?\u001d9J?qx\u0000r\u0004A*w\u001b)N\u000f\u0018\u000eWF\u0006xD\u0015B\u0006Zs8釖VH^\u0014\u0005AQ\u001f\\FrB\u0011:3Tđ(e\u0012\u0001%W~qx\u0019`d\u0017\n(_(JZ\u0019.F^\\^!(Gfl\u0001rn'U\u0018Zsi6TO1b\u0019\u0011\u0005y\u0002Iˇf\b]\u0012Ȳd\u0000t21}4X:;}[@ClNuR݃>\u00150\u0018X&l\rkF9S}\u00194N\u000b3؄̑\u0001\u001avq'C ,.+\u000f<4#{\u0010Ȉ\u0017\u001d:g.\"\u0017mqK&ՙ\u0017VQ\fFxGDoWʉo\u0019Ԑpt`\u001a|$jԓL5ggO\t\u000b\u000e쪴|#Z\u0003*\u000bQr\u0007\u000f\u0010zPn\u0003\u0012>S/q\u000eI܃\":\t\u0004\u0015Dt\u001b\u0006\fй0\n&}b% \u0017E\"1Kg㤣)K)\t욤A$H\u000f%mu\u00139/\u0011ܷS(F\u0019 vT\u000fK!}dU-G,t(a{[rN\u0019\u001bET=(\r\u0014?!6\u0019z\u001b}}\u0004\u001cѾ~>\u0019\u000f5Ǜ൝Yu\u0006@\u0018\u0011(\u0003:m-ȫ.\u0014c\u000b=eO\u0012xQZӆὩ\u0015VRӫ2:7IJU2\u001e\n6V\u0006\u001d\u0006\u00064@\f>m!l?\u0003(bf\u001b/3/,x\u0002S\u0007?/9\u000f3#7/Gf6@bh\u0010\f z$NsZ\u0000hH)B\u001a\u0015U\t4^3d\u0011\u001cs\u001c}Jh\u0010[)\u0006\nhR2(/b\u001cF-X\u000e\f&b$tAD$T(R<\u0003U\u0011\"ZTD\u001e}y VZ\u0007=OG\u001b~\t,h?Úh鵟\u0001\u000ex,l\u001f0l_b\niAA>}T\u000e\u0011\u0013;>NP6Pga$‡@J\u0000Φw\u0005\u0005\u000fv;`P\u001aa߽7\u0017ZW~˻OZys:;$\fǯF&m_`\u0002QEڏ\u0007+R獗\f\u0000#.7+t~\u0014*ʖ$T\t6UiBH.ľJ<\u0014O9\u0014\u0018\u0011طW4c\u000e\u0003,d\f@\u001a\u000f\u0011*˾c\u0005b>#o\b]폩[\u00107-\u0016\u001cٟ-(\u0007\bDlIBe\u0000փڮY\u0015Ѓܳ+}\u0012\u0012U)\u0012\r`1\u0010u؇+%ž4\u0006{Q\u0006J6dZ\u000fk3@s1\f}]df\u0006\u0004o>A\u0012TzT}\u0004?0\u001fx\u0014:^3@\u0011H\u0011E\u0000%4$/~:w\u000f\u000eZ*3c\u001f`+>CԞ}P7eE+:)9\u0011cecg\u0000\u00116P\u0016V7ө\u0006\u001d\f\u001fX\u001e&A\u0012\u0016@.uV\fOn`L\u00196\nuBt\fp\u0012Dy\u001c\u000f&C0)?M<9\u0001d\u000efn\u0003fwOT\u0001D~@i8NU%1c1Qe\u0000$;OH{Rކ9$\b~\u0004\u0014\u0010ivhi8q•\u0011)q;I\rIW&S.\u0014\u001dM<܉\u000eӛ\u0001b\u0015h\u001dT#NT*Xv\u0004>{ 6\u0011aD\u001038* 0qa]8s\b\u000b~\u0000\u0017Iܹe%JqI\bt~0\bx\u001cCܪ46*@O\u00107ЕX#j[\b[\u0017U\\d\u001a:\u0004\u001fo\u000f\t\u0001*D\u0004bzhDNF㇤\u0011{D\u0006\u0002Ֆ\bїo*L}Mh\u0016džT;tj2kj/\u0005m\u0006\u0010u|VԎ\b/\u0017'3\u0002;'\f0\u0004э>\u001f\u001bS\"-c\u001bT\nъ\u0014\u0002\r\\L1V!;d\"\u0015Ef\u0000ֳaˮIS31Qi<\u0005S0z*ˆ6ji`V\u0005ڬqm\u000bt?\nC\u0016\u0011gD\u0010\bhD;\"\u0003x%\u0017wpc%{4\tq]p1cWiD3\u0011ƙ\"\u0013EF\u0016D4ePObS\u000b՜-ik\u0006MӽŲluDž\u0016\u0010dbh\u001bV3'#;5lń`H;8<\u0016BrC8$P=\u0014#\u001c\u0018O&\u001f2SXS\u0002B8)L\u0000=}\u001c\b?(\u001bV6b\u0001\u000f\u0019SƯ1\u0019l\u0010%\f@6\f\u0004S(=\u0004>\u001eb5a6ob\u001fjdaU\u0013%!būL\u0005OE\n\u0001R7\"\u001aP3B\u0016\u0003\u001c*;4GþV\u0016h9\u0007N\u000f]X\u0004]b\t.\u000f\u0011fO\u0006)+>w\u0014l\u0014l\b\u0002-\\0ہ:v--D\u0006ZO\u0006\u000eI\u0001 #s \u001a\u0016V8N\u0010Qp$8*vX\n\u0003c{3|.,#* c\brJ\u0019\u0003GV\u0017g\u0000\r>*\u0005\u000f~B%?Q*\u000f\u0017?]ލ\u001cj\nPa\b\u001e\u0006l\u000e\u000fl\u001ac=,m\u00063\u0012\b\u0005SS\u001aﶊ2)!p@ \u0001}\u000bH(\u000eɃC\u001eR\u0010N}7m_9\u0001V݄\u0016@MLrq\fEm5A00w\u0018Z4Xwlz4\npC@Qb1k2lB˂;\u001c3+t¦]Ǭ(\u0003\u0006D^\u0002?/~\u0007>\u0012r\u001f7_i{\u0010``\u000e×\\\u0003W-\u001b\u00015(\u0005y\u0006\"j+,{Щڙ\u0011\u0019Uē\u001d%`*{S,\u0011\u0001\u00067JPc8\u001a\u000e\fe͊\u001aY1R}g,߉݇@;3\u0000k\u001bdi\u00044k\u0010@|4\\|1걊'\u00042\u0007\"1$$5Ze`ݳߒ\u00012;I?,Dp3[\u000efܕ`wXDB7J&A\b'\u0003-\u000bg\u0000$\u0001$EAT[$\u0018Q(bh\t* &c:Pw+|GZTN@pX()=6\u001bJ\rx\"#\f-.0h0\u0004dӌT\u0006'\u000főUb#\u0007?c\u0016\u0007d$L[c+\u001eI{\u0011\u0013E\u0013l\u0007C\u0018 ɣ\u00142@nQ}۲wD͂\u001e*LR7\nV\ne\b{\u0016:\u0019\n*A+\u000bvA0t\u001f\u000eL\u0015IJ\rr\f,aQ\u001dNS0\u0002N|ET,@,OprG?,h$Q2\u001d[쁽7I{\u0013bT'8Ţ{)\u001d\f-Lp€\u0010\b_\u000b3B\u0018\n\f}р2\u0014ղ\u0004jj`i\u001d\u0019\u001d\u001fpD\u0019\u00008cRa1saKLY8CN)\u0011\u0006u\nql\u0007JS1P{EHA (xn\u00152V0\u0007Y\u0006{%|Mj!L=\u0016Ki\u00179rP!\r~\u0006ph\u001b뮔¦BydM\u0016YG\no*\u0005OzӉbGȘP\fP\u0015\u0010AթB@\u0002g\u00012͠\u0018L`SٿO\u0006VA}/m7\u000eW\u000ele\u0015e0\u001de\u0007G`g\u0000Y\"3\rfX\u0013cip\u0015*?ɣz=8beZC쫮1͚b> g?7'\u0002|a\u0011*>hh?\u0003\f_\u001dp~$㷟\b|V\u0017|str*ٟ%߅T\u000f$\t&!\t\u0015CVlV\u0019v\t>.;?C\u001cgl\t\u0013\t >&e_bno\fר8o\u0006r`6\u001a\u001bd_zI>\"\u00039_M(~\u0006\u0015]M{N\\\u0002\u0003R\u001c\r>Ǿm؇\t9O\u0003с}\u0014}OKa\f\u0010\u0001I_z\u001c-\u0005dSQGe7!^Cݾoqo8#\fV\u0015ؙ}Z~\u0006\u000f)A\u0015)\u001ctBa\u001b\u0012b\u001f\u001b_B\bw\u0014\b[\u0006\u0001\u0005\n\u0006e?j\u0010}\f@&ڗ^e\u0018nuYi?b\u001f9W\u0002٧O쳛JJ\u00136Kű\u0018Ig\t\u0001>p'a95+\t2\"<\\\u0017\u0007\u001bj\n\u001cʼn6\u0011\u001d9i\u0006A/Ov\u0001\u0019*\n(;nj\f84ZnT*\u001d=N\"\u0003\u0004\u0004\"ęIy~ȿŹ1}V\u0012VeD A\u0014\u0010iV;\u0014'8%mTq\u0014X\u0010`R2\u0003|2m55`\u0000=y(%q郢\f\u0015'\u001ap][s/L\f5\u001fԄBh\u0006'jB%$\u0003\u0001\u0007A\u0002\u0002\u0003\u0017\u001a\u001dzXI')-,6&X\"\u0001\u0019\u0012;I$3\u0001z\u0012\u001c\u0011\u0019LʲEܺ<[\u0004\u000bUBC\u0006\u001b-K,4-\u001c9(\u0011\u001da\b`'7\u0003G\tnfU\u0010\u000b(J\u0001`Y^l-}\f\u001d\u0006[zWM_issh\u0016HݲSYcQ\u0017RΠ#@ҙ\u0001BSJ:[stbtt\"\u0007\u000bGTAHTQE*\u0015jT|Ѥͱv*\u001c\n\u000e\u0017F9\u001d3j?\u0001\u001bEx+d\u0007\u0012$\u00010~M\u0000b0iJqy\u0019Q\u001cS\u001fr]|P\u0015yZ8ijd\u0012T:qU4\u0010ɨ^qY3@2icKZfT\u0010\u0010v\u0015!c^$+\u0012\u0010%R'4+U)C:\u0003l8&Ѽ\b盆G؇8A\u001cW\u0002Hlk$\u0002.IqQ ƈ$l\u001cRx4\fфQe|S5(\u00157xP$RlrC\u001c\u0000d \u0015}_Ө;4ߺR\u0004b}\u000eu+t\u000fjy\u000f9Ig\u001aށؒػs\u0010\u001cC\u0011E\u0006`\u001a\u001aaI!\u001a$$ɦ *U'p1ř5\u0018̇\u000bzHzwdҊ\u0004bdA݇Ԍ\u0000\u0005v,$\u0002XH\bL֕8mB\u0002\u0001DARf4\u0015 \nX\f\u0010P9LH]\u001ebBH4\u0010(왴\u0019\u000b\r\u00155\u001dI\u000e+\u001dF\nj\f?\u0001O\u000bc\nC^w\u0005\u000fXuc\rXug\u001duG\fP9r\u0014\u0010ŅI\b\f\u0010\r\u00018KQx\u0004y\u0005\u0003\bG\u0004eܓ\u0012{ >'̎R\nB\u00122ƙn. I\u000b\u000e\u0019 \u0005޿\u001fK3o\u0000`d!t#K[DJ3\u0011v@!4lC\u001a\u0004L\u0004C'Nx,Kbc1\u0019\u0013\u0017w\f\u0013:\fe\u000e\u0011/OR6yE\"VJ2@\t)B{ʫ\u001f\t\u000fzH\")[*w)(!\u0019SGrF\u0001ER`%)\f@\u0002y\nf'\u00112<:fRa6u]8\u0001\fb@FDWC[)SŬP*JB\t'~fhOxt\u001f2\u0017g\u0000\tݾ\n*G\rե){B/1֔\u000bi\r&0TJ\u000esQ:U\u0018H\u0006@H g\u0006E\u0019\u0002(񙴂F4{P\r\u0015JHV~(x_\u0002x\u000evAJ|~\u0003D>;Q#\f\u0002,\u0006t쌍0:W{R\u0010É\u0000\"\u0003\n-\u0012\fztM\f)2\f%-/Þ⛆ҏgJ,&O\u0000 S\b|yρX?W\u001b\u001dlp\u00101\u0005\u0016̃FPv\u000en;hԤ\u000bJ\u0019Ͻ$`Z*>LLQ~$>^`\u000f\u0003g>+\u0001\u001c\bՔ܏K@\u00113N:\u0002-Z;p2J\u0015v,.QE\\Zd/\"\u0000#\"~냲ڤ\u000f|(^CX\u0013`Iݾ/|oT\u0006\u001f\u0019p\u0018\u0006X߼#;~\u0006WnX1TJ\b\r9UW\u0019\u0004JWm!A\rd6w\u001a[\u000e!\f*/ŏ@\u0005\u0012\u001d2Bi\u0012e\u0005a`3Jz>\"h\\H\u000e\u0014+P<:\u0001(\u0018hLYl&L`ٯ\td\b}B}lgdQ\u0017R־[h_\u000fH\u0010[\f+Fg\u00005S\u0018~˰`kz\u0014\f\u0012\u001c[J*::'<}e/\u0015c9~\u0006\u0002BxE\u0014=\u0004\n\u000b~\u000e\nog\u0012Ek_\u0000?2M߁sQG`TbB:\u0005~\u0006ŤaQߩkBȲC\u000e\u000fb\u0006\u0005D0Q@`I[0ĥ8\u0013:4U#\u0012`r9d\f\t\u0011\u0001\u001a>Bhy\u000b;LvvH#0.J\u0017\u0013b+uƇ\u0018_}TJ#3\b\u0017\b?\"d\u0000H,\u0010AEBtDiqmIy,U\fN~5=)Z[L\u0012@\u0016'EG-̆L\u0001ݜ\\@ d,9=]\u0001mx\"\u0003=Ch@\u0017\tHQG\u000e\u0013n\u0015'(\u000fhJу\u0018\tKI\u00011)\u001bm5\u0000=3\u0000\u0002Q1q#2B_K\u000eJٓ[Γّ[-A\u0005d`,俶l\u0002\u001a\u0014c\u001b#\u0001\u0005\u000b\u0015\u001a*CL9.MRn/\u0019\u0000;\u0004$B%¤kwl|n\u001d8}\u0019`\u000fZ\u0014-\u0012ݠ0ӧR\u0011'\r7.b01\u0006\u00192h4\tG-5Ai\u0019c8`)`\u0014f\u0013v\u000bp\u0013Ij\u0013}\t[\u00103\u0003؄y`:;@H\u001bW\u0003TqhilGc-%.\nڰ\u001b\u0013'\u000e\u000eT4Z\b\"oj/@^\u0012F3UZ\u0004Q[H\u0000I\bTB2E.Y.\u0015\b00 \u0000\bP\u0004\"M\u000bOT\u001dȀ_ԘO\u0012[_\u00022\u0007IHs\u0015h\u001c]9_%?lf\u0016m\u00006 Զ٦qaj\u001e\tX\fr§^\b\u0018^3>\u001ef\ti0\u0016Am\rdC\\>\u00164U|b\u0004:]:_Q'a_V!3A\f8w8 !T2\u0010\u001di-5\u0002?5s}=.\\R\u0014N6&\u0005H(ٍ/䃋Ȃd\u0000\u0001:$\u0001M6\u001a|1i)1QDHEB\u0010A\"Dz\u001e\u00182\f\u001fҐN[Ds\u00002]l#p'؍J3\u0007h\u0011h\u0002vQ9\u000fC\u000bV#28 E0:dv<\r(Ab<\u0019P$ϲ3eIKR\u0014C\u0006C\u001b?qt\u0019\r>\u0002fo@`%\u0002 \u0018PV\u0002Eٛ\u00079\u0011X\u0017a\u0019g\rFr\t\u0016\t\u000f=R\u0013CIb\u000e-\u0018aC\u0016KY\u000ftT$\"ѡY2\u0018\u00024-tT&\u0015\"i\u0004Z\u0002T\u0007D\u001dق~_'lCdpC\f\u0010n^h1\u001b\u0011\u001dȅ\r\u000bfn\u000eȶbb帏z\u0002G \u0007N5#\u0005(\u001eYSP$QKB\u0011hurRD|X\u00113\u0000\u0006_\u001f?}\"2\u0019\u0010޺HtdF99eGg\u000f\u0004Zy'CQ\u0019@iH\rD\u000e\u001b\u0018vvK\u001c\u0018s\u001c\t\u001b1\u001dABXIӓT\"*eRY\u001cG\b@H\u000b\u0010|\u0006\u0018w&֛E+GOC02\u0005aU2\u000e=4'Hff\r&\u0010HS\u0018c\re9lrb\u001a\u0018rhFu2@#f86M)\u0019\u0005T+cU\"|S\u0013>\"\u0005>1f2M{*S8@Sl\"Ot=3\u0000B_3\u0014QO{_;\u0018Yfl^VfQ0DžNw\u0010&H\u0019\u0018!ppc=J%\u0013W\u001c\nHp{ޮU,/agT'#<-\u000b?A/P\u001f/\n\u0002\u001f\f\u0013۟3(䛽z&R\ff1Oi1MUHdC^&Yc\u0001J\u0019@\u001bt4TgHC6\u0011ೖ\u0005AL\u000b>\bt\u001f\u0019\u001a0\u0017̔ϼKN3@R\b3\u0002펓\u001eat/i\"jQ}Qr*AaqVaYI\u0013{\u000f5}\u00061r#bPh:\u0006\u001d:\u000fฟ\u0001H-\f89Uab^LQMߙ\u0003YG*\u0015K\"\u0012&}HDZ\u0001\u000fj\f>r\u0005g!o0_\u0001\u001b|\tn?\u0003HH)\u001e(']\nĔ\\\u001c(6]\u0015C5E1C\u0004`k\u0000ڿ\u00023@T~3>r>>\u0002A\u0018|5\u0007K[*gwȁ4,'\u0003TD\u000f '$S\u0012QQʝI\u00031L>\b/\u000f\t)ͳeQ$?\u0018y\n\"\u001a\rjƒ\u0000#Q\u001dPWEg,lʏ\b7'\u0010A\u0004W\u0001¶wӔ\f0\u001c\u001a\u00033)1K\u0011`2\u001f'ju\u0013U('\u0010iՎL~i@u\u0012H\u0002d=|l\u0014\"\u001cÖl>\u0001X\u0007I'4+N\u0004\u000f\u0018`#$\u0012:Q\"m]=\u0016*L3@ m5$4Gvz\u0001\u0018#Eh9UJZs!Х5Z؞UڝD~\f&\u001ax$\u0001\u0019z\"L\u000eXN^(-Q\u0018Ĥ\u0014YX[xX\u0006\u001a9xc2[F\"@ĕ4a\r2\u0007L>\u001dJE\u0001\u0000\u0015\u0013Hm&'G6\u0001Ԋ0\bn\t)Ic<\u0006R\u000eI&0)S3\u0003d\r\bm\u000fP\u0019\u001dԹ5k(Y·i\u000bRɀ'\u0013C\u000b\u001b\u001dY̾L\u0017,Ɔj\u0004N\u0007ijV`n\u0017<\u0016\u0013t'\u0003|\u0013W7=M\u00157IN&e4?sDvIPCijUH\u001ff+ҶjwW\u001c%А\u0001D\r,{Į5o_)\fV\f\"%G!8\u0010\u0013o~Id3w\u0007!9s!͈&͈f\u0016h?JEh\u0000S\u000b}Ҽ T\u001cV3\fzV\u0005\bG!\u0011Dx\\ڠ,-\u0000d+`llE\u000e\u0014\u001e0I\u0006\u0000,\u0013E\u0000\u00019\u0015F\u000f\u0016֭k\f*=\u001a5w\\yV\u0002v\u0019\fb.)$}\u0005\u001c\u0004o0H\u0017?\u0012\u001cVAQ]ۣ+Dg\u0018h\r8\u0012Bf\n\u0005łD2\u000fX\t\u0005\u0014ք3g\\ֶ\u0000+Z\u0012\u0001,\u0005\u0013!Y \fpT(E)< ^s&{6:l\\D\\|*\u0000{6>\u000fLuD+\"r\u0018\u000bjYղ;=vܱ\u0013/[Oj\r\nf\u00000\u0000\u0000\u0006UI*.0sD\u001fJڀ)\u0017y%0E9\u001c9\u000e@\u001axXxO\u0013Ps\u000bbD\u0004j\u0011u-7\u0019?\u0005XcH&iS\f+4&\u0018*8zu\u0014\u0012uDR@W*X_\u000eVA㼢e\tIj\fr\u001cbC\u0004U\r.e8f\b\u0011sv*[9x\b\u0017@\u0015\f]].\u0006k>\u001a\nJt\u0014\u0011\u0005j\u0013\u0005ATD\u001a\fPW\u0006:}q\u000ecQe`Y٣T\u001eNmj2@\u0003\"F+S\u0002\u001eS\ti&G\u000e\"35YjpuYBt\u0010Zو\fP\u0012Mzùhv\u0011$ ^>\u0015\t\u00031]d̓P0\u001c^h:\f\u001d\u001fZ\"\u0013H%JT\u0000ߘL\bª\u001a_\u00193\u0011~\u0006\u0018Xf$\u0012T\u0005\u0012\t\u0012]ت&<\u0003\u0016+q\u0019a\u0015\u001cD\u000eEN҄\u0005\u001cv\u001e\u0019V@4$\u0006^PW\n\"{a\t)NF!ȥM] ܓ<+\u00191yw\u000b^a\u0018{\u0013\nif\u0001'ĊB*\u000b\u0010LS@T\b(D\u000b\u000bA\u001e?K\f`h\u0011\u000b)z|\b\nI)Zl (\\T\u001de0V,\u0010N\u0004\u001b(.\u0004nUO\u0017W\u0016qJWP\u0019\u0015Y?eo`@\u001dV~ky{L\u001eڭx\u0011z\u0006\u0018N@\t%\u0019UAW(\u0014*\u001dj5\"[.\u0001@\u00188pq=R\u00147\u0004xdBIRȤL\u000b\u0015k\"|#|\u0018\u001ey\u001f\b83:r2G\u0011y&\u0006Ӟ)ciU\u0006\"`VmkOmwo!\u001bʃL\u0011\u0012\u001aw\u000e8\u0019C!Cg\b\u0002\u0006B#l&{w\u000bC:Z\u0014\t\u000f\"~\t2oX'\u0017R߀23@\\B-\"\u0007 \u0012\u0004r$\n\u0003,B.\u0007e\u0003\u001f1fjͩj6#: R=\u001cЦ\u0011H{4)cUʆ޽t\u0016\u001d_\u0005`¯as3?\u0014\u0014-ƕ\u0011!Ƚ\u00003iAhؾ\u001dl282\u001bU^8\u000bbu.Ƞ6R\u0006.\u001a{GN҅RWN\u0013آ dX)20\u0010S\u001f\u0001S\u0004߫󾀃s\u0000jTp\u0019Z\u001a=o=A8z\u0010fH)'E\u0018\u0010\u0019a/FxI\u0017\u0014T,n\u0000\u0003Oy.~\\Un\u0017\u000b\u000b/F\u0011~J2_ uADk2XY2#DK~Yy2\u0015Öq82~9vU\u000e\u001f(PH}\u0017|Te(\u000e\"\u0019dOa\t6~o$/\"_o\u0011*\u000eϬ\u001cH\u0018ҵVO\u0006h\"YQh຦\u0000:=8ꔀ(*G9ʽ\u0013*](ِR^FW\u0003\\}G\u000b_\u0001v\u001c>i\u0004)-_\bf3Sw0 \u0004\u0015z\u0004b{c$(\u0010ބ\u0017\t\u0001Z\u0007L\u0002)%JHB*\fUI=!K\n龺\u0006?<4s}\u0015NVQ\u0001Қ<\u0006\u0016)Xyn\"!&e\u0006P$yd`\tHa\u0019$\n\u0007)\u0007\rQ\u0015Yky#h\\0o+A\u0000Sl\u0010#w\u0006A\u000b9\u001d͐\fpx\u001dK\u0002u\u0013:&L\u0016\u00193HS\f4k´xU^I\u001fqk\u0006\u0010Mn xV[lD‘\u000fU\u001b\u001d1\u0013\u000eCv\u0007\u0000)arˁ2\t\u0019K!i2F7NL0\u0012C9\\2P|PĪ\u0001E}j6:** Кg7\u0001\u001c:_\u0018̀G5\u0010ig\u0000ᐆ\t\u001a2?;Ft\u0005\u0007E}%BwLMe>/$DJ\u0001P^\u0006|\u001d=5\u0003@иV\u0019ǭKʬ\u0007X\u0017m\t.j2\u0005Mwoc\u001ayh\u0013\u001ac\u0016vjpφ#aL(58\u0011\u0002\nאZp\u0001\b1!(zb\u0017T,D#TU٨\":\u001c\u001a>Ǻ]؅UZ\u001eH\\\u000e\nlG2\u0019\u0000%\u001b^ôi̒\u0007_>t\u0003\b\\\b_\u000b\u0001`N\u001fS@\u001dY\bvQz@\u0010w9pb\bWdFUD7Y ر\u000ft\rx[\u0017\u001fA\u0016l\u000f`\u0002k\u0011\u0005\u0001Q/I\u001eHa~)~I!\u000b\t\u001fH:V4#`1th\u0006B\u0004\u0019`\u0014Yh\nBl[\u0017@-\u000b9u\u0003\u0005-|!\u0011f0B9\u001eGLGǠc\u00022*\t?e5\u0005\b?И\u0001VG)ʮd\u0010āƦ[ʝۢ\u001e.4S\u0011G@\"-m;\\~3\fP\u0002q\u0013\u0003$\u0003ؒ\u001d%9zŠ\u0011!a!$#\n\u00132Tч6[\u0019+z@Hs\u0006`+qcn!<镌r<㘌t ,\u001a:FBL(=7\u0016\u0018\fp:@jwQYk\u0007\n/D\u001e(xpbA'{2\u0015\\QR.h*AY\u0019G\u0006\u0000\u001a$\tf\u0011K\u0011H@\u0002ZH\u0017vrK>\" \u001fVG\u0019ZS[\u0002#\u0003'bah\u0011c2`I\u0004K^\u0003K\u00039$0T\u001e#\b\u0004RB\u0006i90K&Dx\u001e4\u0005y2č\"\u0007\u0007!\u0000C#RS5'\u0003T\u0004\u0015\u0010k\u0018Jאʦ\u0001\u000etis\u0001 7̐s\u0018Wx\u0004D\u0004/4\u0006\u000b\t3\u0014\u0011MwЛ\\<=\u0007Na3F\u000f\u00013sG`gZ\u0016\u0000ʜW9q\u001c\b\u001d%M5\nQ5\n\u0002N>訤\u001c\u0013l(\u0019`Uz\u001dժH.LcB\u0003a\u0003Ҿ|P!$VN\r\bG\u000b\u001aQz#'$~Ot?\u0003\u001cR\u0005ɣ>5:Į!\u0010Pbp Y;:\u0013ЁP8\u0011Yr-'\u0016\u0012FŦ>\u001a\u0014\\\u001d\"DbgN)\u0003\"%\fJ\u001a\u0005?\b\t~`'|\t\rw{\u0011q}\"\u000b0M2Aj( _w\u0010N,#|\u0017Zb6zgOFl.#\n0\u0018RH>y2q*JK-EU%-\u0019\u0000E\n%ՆK\u0018䡌HļJYӔ \u000b\u0011_d\u0000q=\u0006\u0000e8a!OMRu;o\":\n㨜T؁fZ\u000f\u001dO}>ﯘ+,~\u0006P\u001clxp\u001aJ\u0013\u001ear\u000bL3\u0019l[l\u0012w‘%xS(q$`9Ag2\n\u001ey\u0002mP.r%-*ʼnjQ}\u0006Y;7D\u001d‡%\u001d\u000fߜU#UJ}կ.=2!l\u0017j2d\u0000)z0'\u000e\u0018b|\u0006(J ot\u0007\u001cJtlܓT(AdZ#K\u001fy\u000eJMm\u0013„r߇\f\u000f\u0019 uz\u000fEkxԥ.DL2|6,J4B\u001e*9\u00189l\u0001gt3J\u0007Ҽk2]J\u0019`%4ޔ[*\u00144TK~~\u000e!\u001fFZ>\u0004w*\f0\tM#\"\f&\u0018l*tv<<\r*9\ftD)}\u00156R\u0006\u0003)\u0003I0$\u0004\u001f1d\u0010z))525?}\u000fMa銡;\u001aؓΊ3U|_\u000e#\u0007;M!҃|\u00001\u001bM#el)i\u0002PTr\u0018R\rendstream\rendobj\r29 0 obj\r<>stream\r\n1$Ɛ\u001a\u0012VA\u0007C\t1RYJ\u0006\u0010\u001c0\u0002bB=e\u0000n:S(aT\u001bZ<\u001c\u001f\u0013\u0016}@\t#~\u0006ؐ8ND<\u001e\u0012\nF9V-\u0004\u0011pҢWXJvJu\u000e)`z{\u0013\nh\t=ci\u001b\u0010I9R٠eT\u0015ZF_R\u0005;3\u0000!y7\u001fJ3Th\u0002}\u0013%\f\u0001>r~2\u0000HL\u0010t#\u0011J\u0004('i)9\u00040\t\u0013\nB1eb\t{B[$\b\bʻ5`VtGC\u001aHƨ}xx?\u0003|p\"\"uLU/=@g6}\nmDuDS&($@ώOb:3e\"Q\u000b)2B)$UFT9(}\\6Đ^qדY\u0004n{^\u0015b\u00053yq\u0016\u000eg5\u001a\u0005\b3.:\u000bY+\u0019nvYZZ$\u001aRZ\u0006E$#xQ\u001e>ߚdB'-''n\u0006cIP0Fr8qjy1\u00026h\\\u001dZ\u00061򉙿\u000bU\u0016\u0016\n0\u0000\rW\u0013\u001b|al\u0015^\u001b\u001dՅEzU]\\'#\u0011\u0004\u0004\u000bWazW\u001bNF\u001e}KT\u0002þ.\u001aw4\tCF/#\u0003`V\u001c'_p\u001ebdV`]o^\u001b(\"*`1fmXm\u00068V\u000b!ۂr${\u001e\u0003\u001e3/\u0006L>p\u001euBg=Z!g|\u0000$@򅽸ڒ\\H\u001fNؖtU\u0006Pɽ\u0018~\u000bjJ.j)ZhuXj\u001d6'*\u0018P(@+(::.ˡ=\u0001T=ECSlDmZ\u001e衹,^\u0002Q/v.ST@|c*{\u0010fĽ\u0019໨\u0016{*M\u0015o9<\\[\u000b:)߆\u0011a<&\fvK\br-\u0014\u0011\u00180~LQ\u00068Hc@x\u0015gfI:Wʀd\u0000+|\u001aщP/mQݶ#i/ ni[S.|M\u0005:2\u000b\u000ep\u0006\u000bې&_\u0010|A\u000fU\u0014B\u0000ZB>5N|:D\u0002aLͧ(%jB\u001d\u0005C\u00163\u0000!Eڂ\u0005#J݁@`u\u0014RG!q\fa\r\u0006˞j.\u0010[\u0012r \u0014K$\\ӫ_0(\u0018\u001aH\u0006`\\(޶h霘èT\nEJ]Bu/\u0003\u0013 |bD\u0016 \u0014\u0000)\u000b%\u0015\u0002\u001eU\u0007\u0016-戭Eu72`'hl(Kѱ@\\^O\bZ;\u0016܌\u001fF\u0017xCj>d9D3dł?|`\u001e{Y\u001cq^[~p\f9)EqdJ\u00051:Bdщ4]d0\u001a\u0012\tK@78$^m\t\u001fI\u0006&%aˠ\u0002X&QDS\u001fE\u0016HDh~~\u00063%\u001cן\u000bc@\u0001m˃K\u0018ÕJX\u0014(\u0011t?V\b\u0011Dfn+8o\u001d\f~Bs\u000fʞD*6!T@\u00171\u0001\f0g\u0005dDH\u001f1PH}k_tȀ&}p!2i7i\u00193\u0013\u0002a\tJt\u0010\",\u0012\u001f\r\u001dDJ\u001e&*虴/M.PXR\u000e\bϝ`ӑr\tEЬ\u0018A_JTX_?\u0000%\u001c\tr0s\u0006ek2gPkLE\u001fY^pZ$[\u001a\u0010J#82\u0000J`\u000f9\u0012T4ڧ_\"f2w\u0016\u0010#\u001a\u000e$sr\u001bZ\"\u0011\u0001c\"0\u0005?$\u0004e\u0000\u000f+\u0010]ϥ5p\u0017\u001b\bI݃ʦ\u00168lC?;̅I5܍j\u000fҪumX>\bl.R?.=]\u0000b\nO'\u001ag\u0005~ȁ/]t\u0013I\tmS2b\fIJ+\u001d\u000f\u0014H\u0006`#\u001crT\"‚t$)q$\nqy\u001d7U}6k\u001a\u00016)\n\tJ\n\u00112ŏwJ\u0006E\u0010\u0001}\u0012\r\u0001hCC\u0011Dӆtr\u0001ѩF\"\u001fq-g\u0002\u0005H\u001fj\"xS2@\u000b\u0016JaL,6!u\",Pc.H}8+-\u001aAE\u0002~\u0014h\"ܤf1J\n{3*)\n{0\u0011A8\u0013ykZ@{@#-BHxdhTAqSi$J\tF\t\u0017]e\u0012~5I\u0016Ge;}\u00047\u00047#Ax?\u00045k4ӗqd\u0011k/9.[\b'Ȁc\n'ZBW\u0004D5\n-\n(t&\fkp&q\u001d~6Ѓ[G\u0005rwt/\u0003q㑃\u0003C\u0018b\u0002\u001b:o]\u000f4V\u0010G5\"\u0002'\u001f\u0006\b\u001bmnJ\u0010\n `L$ȇ@@m0dȜ}\u001b(Q*H]9sϬ+g$\u0019?[PyaD>Sj83<3KU1\u0012Mo\u001a$4\u0013u\u0017]}\t.\b\u0017\u0013kQ\u001b\u0013Ve\t] ~7\u000f\u0010\u0018DvI\u0007kF?\n3E߭\u0017\u0016r6bO.mqCf.dX{W;B\u0000g\u0000.GM\f|Ɣ\u001f-\u0013yX|}8g@J#\u001bj7+1\u00145B;<\fK& J\t\u000bRF(!F\"3(d\u0000F#\u0019\u0014\u000e\u0003\u0015\u0003\u001d2ǕA!!\u00172◼\u0000<8!*\u00074c*b`U+|q|{nā\u000e7\r\"\u0003̕Z`\u0017L0?m*\tR!\u0010\u001f#P\\\u001c\"8V$'\u0006\b7-\u0004s&\u001b\u001baN\u0011y\u0018^|\u0018ґ\u001b^ax3\"Y\u0005\u0017`-E\f\u001dA׆SԐCJq\u0016p\u001aė\u0001\"_lZ^\u001bRH\u0012섺U^(@{\fP\u001c\u0018>\u0014d\u0000d)1X\u0010)YԡI\u001akh8H\u000f\n͇Ré\u0012|F2\u001a\u0011\tN1U\u001cVm\u0006\u0019Tw\u001e݉5\u001b:`\u0010duQb;\u0006*q\u0016\u0013?\u0018xqf\u001a\u0005\tDAH؀yġROFQ<\u0015q\u001a]*3@ÑwD{B6gLysGtHM\nS\f\u0015dgY*ɫ\u0001\bSJf\u0006$\f\b<[L\u001b>\u0005DxelAkA(F,\u00029g\bq\u0001b1\u0007\u001a\u001aκ\u001c2\u001e8Z\u001cfnr\u0011<\u001e\u0019c$L\b%H뢊ԧJ2G:\u0019e`5R\u0015#'q3\u00009\u000e!+݊W1oh\f#\u0003X<\u0013q9p#\u0006\r\u0004_q\u0002?Ñ+\u0012Ϣd\u0000\u0000T2`+ʴ\u0019x\tYt\u0011G9\u000f\u001f[\b&\f2:d$#4AskƠXb8:9.>Cē2{m\tJ'ջr #\u0007+v \u0012\u001e\u00119.\u001f\u0015#:\u001bd\u0014ՠIAеJ\bʦM\u0006H)\bg\u0010\u000e>:\u0019Uzv6BDRTq&\u0002NE]\ba8m\"a\u0003\"\t-\u0018a\bJ`\u0004~\n\t|\tM\u000b\u0011\u0018\u0019\u0019 \t\u0004>\bg횐^\u0010\u001fq7\u00147\u000e\u001aC9\f\u0012n\u001bD]\u0017H\u001aM,:\u0010^4Mx\u001bH.i\t)\u0003Ds-5R@C&a5N/\u0012RUfO__\u000b\u0002\u001f\n\u0002\n\u0004%\\\u001f\\?R5\u0014#\u000f龄\u0012$2IDA ԧ\t\u0017EtDŽ\u0015t$rtPK\u0004\u0003)e8*aRJ\u0016й\u0012:F郚\b\u0018uAfݗڊ՗\u001dJ\u0000\u0003[x}@>g^\u00020ot\u00130p(uh+#UdŒBĊħ4 I0@z\u00121T\u0006\u000f\"}\u001e'u\t\u0010\u0003U\u001f2**VŰ\u0010>*\u0004\"zF\u000fa\"a\u001akGkIVVa>\u0003H\u001d4Ni/Jc$it\u0015'jAI0&U\u001f*\u0018k\u0015\u001aXVc)us\u0005X=hE}\u0006\\HĤ/4}X=^1`15.oIؓVς\u0004ꯂ\u0004˯\u0007iG\u0000&wܤ>,|\u0007\u0002:¿\u001fWlzf{S=fD^a/3ߧ\"S\u0019Tf^C\"zzص\u000e.^\u000b\u000bW:eT{)ԽT\u0012^[rWoREغ\u001d\u001clH\u0005\u0000\u0016R\u0007M\u0007yd\u0007'\u0003\u0001N,`Pq\u0006v)|tXRz'1:\u0011\u0005\r%<-\u0019D)J\u001e6!O\u001dBu\u001dQ\u0012\r\u0001R\u0003s\u0017W\u0018V\f(4U\u0011\u000bw5H~oE@12\u001e$\u000b%SB:cl``_|\u00135\t\u00198\u0004U>̠wa2`i\n\u001f}EUFh\u00054\u001a]\u0003+%1\"\u0007\"Y^h.\u000b\u0002\u001564T(E/\u001c~A\u001d4Nd\u0000[0\u0017FfU=:\nA)D\u0002\u00053l\t-o\u0012q\u0015|⸶qV(DFdtD\u0001x>\u00112'.q:rMkOo\u0007rSAcꥀ@\u0019w`svK8U9?@$\"d\u0000\u000bT\t\n\u0004\t2\u001e2.+Ȉ\t\u0000\u001cKtQ%\ftLi\u0010\u000e\u001d\tL\rD>\b@\u001a\u0011-1&k=\u0012laR9[\u0012\u001eMm\u0006Jl^~ȦB \nyN盄3pJx)\"[ʤEA\u0012N\u0015%#\u0015*(^bQ\u001b\u0012\u000f$af\u0000N\u0001\u001a=\u0006%ez\"uv\rjݴ,F-xW¬\u0010ښ\u00070I3\u0006PM\u000e\u0005PvR J\u000ecz\u0006$…\u0005KC@GO\u0017\u0016ώ@9#AF\u0013x.\u0012Ln%kQV:ʖ\u0014+D7\u0003xf4bnS@͛_\u0018!Q\u0018v ~lJ&\u001cƼ9l\u001b1b~Qʃ\tHc\u000f\u0015TiKUH31x\u001c\u0014o\u001a7\u0005qJJ鸭J\u000bd=ݍJl\u000e]֬\n(Gν\u0005y9`)MZ\u0006\u001d\u0005E:\u000f\u0000e-\u00003\u0000ʹzJ\u0005Qp(Y6…regy\u0014\\V\u0010U7\u001aW\u0004+5\u0004VjH+\u000ePqi\u0019 \u0011c2p\u0015\u0006bj4 \u0005&]Ҋ#r%1&Q2%\u001d\u0003ap\u0010٦\t\u0002BdJ0`ȠHXQXC[1JK\u0006!uO\u0006\u000fb9b\u001bAp$v.$v0\u0012I,I2mc w>7\u0005f1o\u0016\u0018gπl|b1\u001er\u0006\byzI+ْ>t\"9\u000bug\u0012W恓$bAa\u0010noD\u0001hu9\u001f\u0011E2\u0006F=Lw\n\u0015w\f0[gv\u0002f\u0001]x@ڋkm\u0011\u001du\r]d@\u0016;ɩL$\u001dH@{\u0010\u000eSZrMQYD.ʑ&TNx#(\u0016\u0019 ]Wta`qH\u0014\u0005>O,0Qhpn#˛\u0011\u0011[M\u0012TR{U\u0017En^\u0000ֹN\u0005N֐\u0001\u0011\u001bTTjb\u001c\u0002܆+iSBA\"9_kNٕō~t]*\u0014:!s\thy\u001aOA)\u00051x=HRt3)OC1T\f\u0001\u0019\u0012#\u001a4΂-΂qZEGZU΂;\u0010Rb̫4\u0007*?!a8Z ;rhAq\u0018\u0014A\u0005v\u0006\u00182mC\u001bC&|\"[Hy\u0004y\u0005\u001fg!#Q\u0010w\u0005oq\u000fG-^\u0003I]\u0013ӆ)=b\u001e<\f\b!Ҹ,i25\u00182^JrcQ\u001c8\u0006gwFxt\u0019\u001c83\b.\u0019\u0007+,I\u000f\u0016+{ai\\\u0003\u0012\u0003#K\u000e=\u0003Gb8PJ-re0\\\u0007s'iaA3ƃ\u0010!)\u0012\u000f8Fpa9\u0017:6D\u00063:\u0006*z\u0014\u001d\nvل1b!&)\n\r\u001avrqL\u0016pP\u0003\u0004#%p\u0011rv\u000b\r4M%LJ\u0003^e\u0000N,=+=\u001c:z04m\b6P\u0011\u0012\n\u0013y(v\u000biz[4J;@H8\u0016ل\u001412@\u001c\u001a8:\u000fp\u0014\u001a\u0017BLb\u0016\u0011M،\u0002PF\u001f*\u000fnϧ\u0011ʇGx\u0016\u0017\u001e1\u0011\\xD\u0006ݓ\u001a$\\DQ]pka\u0011\u00126\u0006\n\u0016UT\u0002a\u00016Ϣ\r\u0003+[Lϖ+?]B\u0011\nN̸+\"\u0013\u00051Q nC\u0011K\u00067IOhFL>X8HA\fe&iTJ؉\u001d\n\u0013\u001b\u0014P{N]ԄX\u0016Rfr#\\5\u0018\u0017%(%T,\b+H\u0001j,\ffkHkI\bU\u0005P`K\u00078\u0014P@\u0019aWMhI|B=Eb6Lz*$#\u0002\u001f\u0012e'gP3ݢ%q(Y\fIHVd4@zi\t8T0 CXׁ0q-!%lP\u001f'G9!\n\"un.\f dE\u0012i&\u0001W8cH\\\u001b{i\u0016ڇq\u001a7f\bd)[\u0017\u0012*>\bczA*m\b΢s\u000f\fA02@[\u0018\u001aJ\u0007\u001c,T\u0018e\f,ǦI\u001dI\u001f\u0010ȍz, \u0003pF=H|\"(*đ)3F\u0004\u0010vWE4B\u0019<\u001b:\u001c\u0005Ny2$G JG/Ll}Q\tƾi(8Jy]pv\u000eq\fX\u000e\u0015T\u000f\u0011A\tV \u0012dEF}B\b'\u0000i#a \u0016I\"f\u00149q](V\u001eS\u0015bNr\u001bZܳ\u0006+\u001c\u000b\nv|6](#m`S4W\u0007\u0004zO*\u0011\u0001PoـԮ\u0001I4\t5n5Q\u0003\b\u00034%\u0018n$G\u0004\"\u001df50EDWC{eE\u0015#\u0003Nu,3\u001d!]^V.`2\b*\u0007\u0013\\6\u0013vP\t!u\b+S`\u0016!V\u0002_b/}Bbm4`M OV\u0005\fV2)J\u0006U[\u0000t!\u0004t\u0016B9\u0019\u0010\r6f.\u0003y5\"eM]7a;S~B\u0004\u0013(\u0015tĔPj \u0001\u0004\u0013Wf\u0002LHI\nTijgaBM\u0016x\\u0m`2\btF\u00118H\u00178[\f\u0010:8Z\u000e\u0007A\u0005L\u0010q $\u0007Ǹ \u0010Mp\"\u0018\u001b呺nK4Pj\\\u0019]\u0012ؿ\u0014)JG\u0016\u0003\u000fl\u001a\u0001Yc\u0002$\u0007\u0007#A\u0006\u0013\u0017LO&.\u001aFW6cA%\u0019!Iy,G۸OݠsB'M\u0013\u0012uYltp\u0002~\u0018-)e\u001a$B\u000e\u001ce\u0017ZZ'9\u0019n2$fVJ\u000b\u0018.&\b\u0007*&\u001fVPfD(\u00034*A4-l~atj\u0014\b\u0005Rg|RҥYDJ\u000bJ\u0015qЍ\u0013\bGa)GEGp Yy\u001cS\u000bN\u0013\n\f0z+?j\u001dO:.v\u0017>\u001d:ԡM4Hbl\n\u0017\ttRD@M\tpL.Om8\u00004f(8|\u0010*\u0003l\n,Rpv\u0012[Ҩ>iD^e\u001d%|*rC%t}5\u0002_$@o3G\u0017$\u000bR(LH\u0019C\u0014&AIͪ6*xm2lLtjN\n\u0011Qp*\u0018\u0011UV'ۉWϛ\u0005=7{/\u0012^[}\ban\u0010Qg\u001bRjvpS^\u0017087\tN;\u0016o3NnqX=\\LvV4^e\u0000.\u001e\u0017\u0019~F\u0011!bAQ5Vճ0!VJX\u0007\f\u0003b;kIo\f`j?\u0015\")'5p=\u0007U\u0018V(R3 ?`ۗMYEMeײz\u000eŲ\feXV'XV_2YVAXY}CYY=;zEz\fZ}J\u0013HO)&voܻJԉU5{]^a\u0003uօq\u0017\u000f\u0005/LUӽ`t/\u0014@\u001b`9&Z4\u0003Xi}Zv8\u001a\u000brb6AhX\f0\u0010}B\u0002\u0018c\\\u000bӃzH\fNZL\r\u001a؍0E\u0017X\"+{\u0005սB\u000bս\"Խ\u000eh^$\u0005u/\fDKk \u0003>\u0001\u0015lH\u001d`Ǵ\fL¬\u0000,Q02pZ2j\r\u001d@e\\.@NO\u0004@\u0004/\u0007ư3M3$j0\u001d\u0001O9\u0017D\u0006X`ӂ{J\u0002\u0007Vj$9\u000e\u000bl\u0014ɜ\u00023\u001a\u0019\u0016>\u0019xG\bmj\u001cC\u001ctl\u000fJ\r\u0016\u0011eP+\u0002\u0001b\u0004s\tRT\u001d\u00163/48С` fJ!.\nu\u0007<\u001b\u0018nc\t̹aoGX4;Dl\u0019d]lp]$3\u0010Ǎ]'ܹzǵcd+zةӫ_\u001fal\u000b\u0003i8\b0$t \u0013\u000e\f\u001cKz*ZZ\u0001\u0011|4X\u0017(r$LN>De\u00102$\u0018Lg\u0006P&MATQ@\u0014#<\u0010Jܺ\u001f\\Ę\u0014\"X\u0012\u000e\n\u0015'SGA\u0011G\bEL\b,qq,1\u0003\u0003\u0007;\u0004)2z\u0002j\\>\u000f2Q#\u0012nR$ĩq\u0007\u000fey E\rZ4\u0014\u0018\f\n\r\u0012Z\u0015L_CڦԊ*•\rk*Dd,\u00057S\u0016`SA#\u0019hc9y&#&\u001a\u0012R\u0010R\u001dMF-:U\u0007[\u0001H\u0012ç_L=\u0019\\\r% \nb!bX\t=\u0000u^\u0018'%Wk\t&cێ\u0000Dh\b\u0004?¥$1_)2(03\u0000\u0004w\u0012fA~LO~L}j\u0006\u0007\u0012\u00079z\\\u0005eiMr\u0002{XjښVk. ,7?\u001cf,\u0003r\u0017HFv6\f\u0001.Q\u0010?\u0012Yݨ7Bn-Xf\btY\u001e\t\u0014>SXN\u001a\u0007x4%x\u0014e\u0018tbA1([91h\u0006\u0004\u000e,EU>f^R՛O,fH-\u001a\u00147Ӊټ\u0006\u0003H AXz\u001e\u0007\u001bEY\u0000\u0011#j\u0016X\u00122)\u0017xny\u0006x\u0010d]\b\u0012\u001fŲ\u0014,\u0018p\u00173\u000bo=(#QSIkR\u001eV-HJʵĉԕ\u0013שUB9 QF;-gj\u00172\u0019\u001b.b\u00198 @&'*\u0004?!!5Dal{3\ny\b\u0005r!:^ZH*$#S\\H\u000bư6!\be\u001bHԘ\"2Y\u00122YO#8X\u0015.y\\\u0017݆J\u0005D/<1.@V\u0010m}pU\u0006&2\u0018Fs*|\b\b3#\tJW\n\f\fYj\"t}Wy\u0014\u0006,RD:#j-\u0010#K)CpK0\u0013?{%-\u0001'qC\u000e\u0014Qĭ,\u000b\u0018E2\u0012s\u0015\u0015%>]*\u0002iLQֈ\u000fBeT\u0012yVq^⒋\u0004a\u0019>\u0003Y\u000balB:J\u0006ԅ\u00122\u001azF\u0005+V\u001dq{M8IS\\$M\u0001\u0018{r\u001deH\f\\ˠC.A!\"|\u001e\u0011\u001b\fNL\u0012\u000f\u0019,\u001bf\t3\"Q\u0012wO\u0010PRhP1،C\u0014\u001etZ{(z/쓛\u0016Pm:\u0001*9Ĕ\u0001z-oa\u0014MzazaRR d`\u0013+\u00186R'%5\u0019@yK8@\u001e!LaÈ\u0006;II\bP\u0015I0\u0018\tF\u0006𘎃c7؅㐦z݈\u0015\u001e*:w\u000b\u0002\u001aa.GL`Pb\u0017TğXja\fz\u0003\u0003\u0006\t\fb)\u000e3apvd\u0003l{\u000e\u001d\u0006\u001aRF\u001fnOD\u00165P8\t\u0002\u00035#\\\u000f\fF@04)\u001a\u001ds=\"P|\f?\u0018\u000eh\"F\u0002Px$$RyI~tvIVǺ$smq# p\u0006\u001d#\u0014\u001c\u001ab@g\u0004h~\u0018^m\"\u0003[OC\u001a\u001e)8^10i\u000e5<\n\\22dJ>ʾ%R\fe\rs8]\u0013SJ%H\u0012Y\u001e\n\u001cF2TB`G\u0002QI\u0006P>hW\fS~F/cH\u00111iX\u0016)aR52_\nIˈFk_dոُU\u0001\tzXs@:e\u0015h)/JDJ\n|\u0013B\"P0\u0006\u001eW3\u0013\u0013#\u0010S@&Pxb\u001d\u001d³8._{eTC\u0011\u0007\u0019L\u0001\u0002W#ڴ$\u0016\u0002Hѵ\u0015D_\u00177\u0005^x\u0011HD{$\u001aHH\nfh\u000brP*d^\fȞhja-Z'\u000b4.a9N[$\u0007#\u00148\nhj\u0015\b\u0010$\u0017Hl{DuTJµ/*Ė}\u0016k~\u0006 L0\u0005d\u0016J8`\\\r)\u0015nڠ\u0016>\u0001)/\f$]f\bJ\u0018\n\u0010 .3ufx1Rc`|(\u0002'\u0003d6$ۑxOh\u001eѫnXBI@\u0015(\u001fJ쇅MR\u0004!A,g'4\r\n\u001a4ۼ\u001b[\u001b/|{\u000ek\u00109=\u000bgԇ\u0010P1\u0010\bqvP\u000603'jL#:56\u001a\u001fu, a=~L^5y\u0002\u0002{\u0007\u0006Jb \tz\u0004~\u001c`?M?8\t_j\u001fdQAu\n\u001ca\u0007Ⳳ\r\u001a\u000f\u0010N(c\u001b\u0019Q\u0002\u0005H\u0018JB\u001c(,\u0012]%\u001aW8JM\u0003eRY<+t8\u0011q*\"T\u0006`0ic*jYa6C<\u0013O4F\u001aMTvi\u000bgFge8AaDF0d\u0019@\u0000F`mNM8ud\u0013鴗\u000b\u0005\nBʼn\u0000jH\u001dA:}\u001bB]6S4sʤF\t1~c}\u0006X\u001fe+-\u0019O0/`\u0019G]w(W\u000e3<0g\u0011\u001c#\u000f|\u0003\u001f\u001b9\u00028\u0002g݂\u0000/\b\u0014Qp*\u0003G\u001c\nr?BSF_З\u001cV!SbB|j8jsj0jkǩsշ\u0019dizd^\u001f(\u001f/0GO 1\u000b~\u0006~k!\b_?pW}7ZUum\u000eA\u0001Y\u0016ET#3bohn(HՇD߼D\u001eՋ\u0010vxyEVoߥV_\b\u0007'M\u0007|\fM@\u000f_8\u0017[kURS5SԽ\u0010^\\\u0001utWHqF1K\n&IG2#,\u0003\u0014\u0003-\u001e\u0016PvG\\[)=!B(m0\u001a+ly߅#Ć\u0006QW™/N9@1\u0011F꿲I\u0010\b3|@׀z8@oR\u0001O\t\u0005z\f2\tWb\u0019a-VŽX6J1\u0007\u0017\bs\u0016$\\z\u000fN\u0018\u001feu\u0013)\b#\u0006ӅdP\rBI\u0005\u0006\"\u001f\u000eш\u001c^}AGa\u0003ua\u001aGe\u001anZSCaG\u001b\u0014nn3y,va/͖\u0001\u0016\u001fR\u001bw2P[˅߉\rZ\u000b2Sq\u001e($9gA>+\b\u0017\u0002…qBb\u0011\u000bj5\u001cڲ\"<\u0018|׋\u0012\u0001$)\b-`hR!\b\u001f[y$$vutZDz|x\u0017\f\u0018\u0017\t\f\u0011HI\u0000z\u0001\u0005܅\u0019`\u00054hen↳I\u0005c&Oly\n\\5\u0007u+ΔШp\u0001>n\u00072&ilڣsgȠUoB\u0006\u0010MP\rP\u001f&C\u001f(b\u001a\u001e*\u000e\b\"s\u0006ؠ`.U\u0005F\u0016+c\u0019Z\u001c$$\u0012u@!g.b5LF=ç\u0018O%\u0011i\u0006x3\f\u0011QF8^pI?J-A\u0010|s+=]k]:Ld\u0018\brh\u0016Axk\u000e;\u0019 Q䣑e@w03\b\u0004\u001b\u001d4\u0010iTnj\u0014bqWjԳr(\u001cT,G\u001fjv\\܍\u001dI\u001ctŅ\u000e\rz\u0006pd\u0014QnBF\u000f4J@ާ䨽\u0005k\"\u0007\u001ew)\u000fTv\u001a¤ \\+\u000f\u000b\u0017\u0016I&M\u000b:\u001e\u001a5\u0003p\u0005e\u0003OmQtA0(]\u000b|\u0019\u0007ϛtV~\u0004\\w\u0002x$!ТQ\u001a\u0000{f?\u0003\u0014f˶pCE\bg@='`Q\u000b\u001c|`mNUN!u\u000f\u0014\u0015{&S\u000b6\u001c$wQ\u0011ֈD&\u0010x0t@%//\u0018\r!\u0003ԣA\b@Z\u001e\u0017ndL8?\"NWB\rB\u0019#@8W^8g}8/9i9$3\nVT\u00198%W\u0000AR#\u0003_\u0019cb\u0011f\t>,\u0011\u0016\f\u0007'N6dݽǽ\u00071͘W\u0015\"tk<\tp,$=#o\u001c]h\u0002*%䑌\f@_m\bK\u0018\u0014O,i\"\n\u000b.cAZ9\u000eV)r\u0013)\t\u0000.D\"A=\nq\u0006\u0018X\"{v\u0002#U(ALK(FY\u0005\"W\u0012\r\n-\u0016 \u0018rŐx\u0002)m \b*/L&Ֆwmr\f\u0010}`,*v}%\u0017-fĢ2\u000b$k\u0002\u0002d600bٳŴ\u001b\f\u001fZ2GD)A\u0007(\b`#\u00031sOX\u001486!|\u0000ɦ'\u0015\u0002eb#xOĚ偻=.NaEƱz֣X(]t$s%#j,،JQU\u00023\u000f\u0001r9=LtN١\u001a2|8\u0018\u0007\t>zt8f뵺\"\u00060\u001bnW1qw\u001e8\u001d\u0005|)$\u0018\u0019@\u0005탃X\nn\u0003E\u0013\u0016\u0012\u0013t2w\u0014)HBy@QE1m\tp\r1\\y\u0000R$\u0018\u000e\u0019!\u001cS{&\u000bG\u000fXCRKh;n`/6IH&~禈\tW@, 6C^ɛ5\f\u0011ȷV\u001a>TР\u0012|\u0012ӣۈ\\}2\u0014\rLsTm\u0007ɹWsT]\u0012}2@[@GV\u0014R\u000b(qN\bIB!w\u0006ؘ\u001c\u000e|oE\u0016\n܋B0nFs |\r\nIz0\u0019\bC8BBJLh5#BCIj=\n\u0007\u0006]\u00194Eإ&,TRz׾m㈂͖\u001b\u001eo.ZȖBi{WԹ\u0001\u0014bGcTU#Bfb3@\u000b׸\u001c4S=\u001epP\u001e\u0015\"C\u00128&\u001cꤾ\u0004\u0019R\u0012c\\A־yHB\\͑DΨ\u0012\u0019\n3BC\u001f)GH!E&\u0016*\u0001 q\u0018\u0007\u0005182\u001eW\u0010x4Z\b:zop4\u001c\t\u0010\u0017\u001aaz٨&V'5\u001a\f5\u001fW\bRa>?\u001b\u0006R\n$D$|\u001ajp#c ,,VrB3/\u001a\u001c\u001c\u0017)Z\u001c*\u00198D\u001e\u001d\u0005!dBN>]?\u0012f)t\t[̬Cb>\u0004\\\u0016qΕ\u0003ԺPUЊ)uM\u0017=s~\u0011:F\u0006Hյ#ttiƇh\u0018)q\u001b\u0014\u00047\u0012\u000fvMˑ@}\u001e\u001cc+($\u00100zHzTC[H0\f|3XX%\u001ev+K\u0006\u0003\u0012\"O3P\u0017ΆP/~gҙS\u0014<̷\u001fRxs&\u000eh9\\E\u00176Q\u001f\u00198M=2:9 gA\u0005L:O鎀'(qGrm\u0010jʔR+pX(\u001c\u0018\u001c\u0014!Ah?2pR:\u001f#B\u0007`\u0007pgCO@\u001f\u0017^\u0001qU\u0001)ĩ\u0012ORGߒH\u001f\u001d\u0011o-\u0014dYɬ2W.\u00144?*n\u0019\u0000Ӭ Ur^J\u0011\u0006\u0002\u0011)(\u00043oH:d~NUm(šA\u0017d\u001bID]3\u0000\u00198\u0012\u0003h\u0019L\f0iAFF\tY@epY\u0015MGvcXXfļ\u0014\u001cqB\u0005OJH Ɠ\u001fƩp2a֜Ny\u0001\u0011a|C\u0011\fP\u0006\u001d}Gtd$T\u0010V\u0004~\u0001Ŷ_ZdwF\u0007&Ȥ\u0002\u001f>%\u001bKDŽÒbyҝB!~\tL\u0006V`XDf\u0006\u001a\u0004eh\fٰa)YcZ<\u0014\u000eham\u0013:1?*5\u0017HD-T\u0014HR+\u0006H}\u001d~{)/\u001eH\u0000Raކx#!`V!μ5$wZ6,FT~\u0002A\u0013IQP\u000fc<\t[,\u001c\u00040P\u0006`?O'2?F\u0004\u0017(k7\u0016?(%2m<\u0003uA\u00112\u001aY}\u0016C~\b\u0016e,\u001f\u0019mo29]΍rL88خ9}5\u001d>\u0011aV\u001b\u0013\u001e\u0017(c\bl\nKG\u0010\u000bHI@p\u0001gR*xՄ\u000eP\tI3\u0013$ԗ{@ V\u00199_\u001dg˧FD!ȂNbJ\u0004?R>\u000b\f#\u00045T!\b PN;8-+\u0011,\u0002RYfڒ\u0003\fpw\u0004۔ISJӾ\u001c Qbk\u0012S\n'ϧBU#n\u0005.U\rҬ0tKP\u0010\u0015\u001f8\t^OȤng\n~>\t\u0005H\u0010\u0010r\r%A\u0004'\u0016\tm\tUIּ4\u001202S\u0004kҘ \u001cA\rVݜW\u000eg}\u0006Hk\u001fr'u\n~`\u0010M\u0011H\u0012|]a?AQ*IJ\t\u0010s,f\nVE 3)w1@\u0012ˬ0nU\u001c'Il_B6%\u001a\u000e\u001cv.\u0007\u0001\u0003\u001f\u0001e\u001d6\u0003$,\u0012sKo\u0006#\u0007\u0019J\u001baX&BV\u00059PA !X!\bRp0qbf\u0003c>/iPCf%\u0014\u000fUXlk \u0018l\ta;2@\u000bʃ\u0015ʃJʃD\u001f\u0007-C%་\u0000s8Oj;\t\u0006ӽr|#B\u0012X\u0004aD8\u0011\u001b\f\u000b\u0017z\u00135Dur\u00193@ʅTH\u0011\u001cT8\fIo\u000fm\u001bhP\u0006ZqO\u001c\u001d應6ao\u0011/\u0003H`j \b%\t\u0002^\u0010=\u0010x+l,\u001e1=\u0014R\filY 2@AL.N\u0010ь[ӅbQӸj\u001b#5\u001e2@\u00054Ú?\u001d\nF_\bɣCCq5!VhB\fkb$ib;yу/k}\fwO긧\u0019\u000079tDҍKʬnQ[)e}s:\rCZ=LX\u001e\u0011)YM\u001e\u0018\u001f?F!Ay\u000e=\u0003\u0014\u00020eUM\rV\t٧^+M'ł\bcbDX$}\u000f\u001aVz@k%1\u00169A\t\u0000\u0002%J\u0018rs0 G_\bu9$'JiU(C\u000fF\u0010IQT\u0017T\u0011**KcV\nRˆ]3@;VPTBl\u0005)O\u0011\n\u001c5-n\u0019\"9Ǝ\u00199gюv}\u0004g{w\u001eH\rNK\u001e\n\b\f \u000fEYK\u0006:N\u0016\u000fhһsr\u0016֔rrY9{m\u0007kh\u000f61'euV\u0014i\nw\u0013y'\u0018\u0018#_8\u0003T;=@43V\u0002a,\u0003\u0002wJ\tpp\u000bI&#\u00153\u0012]B\u0013T(YT&ů4ba\t\u001b\u0001^Mvv5\u0012\u0002\f\u001f\u0017%t\u0000rl\u000b½\u001cj\r)Q2CE7\ft\u001a\"Mia\u000fQ\u000e6nTxaGo\u0010\f\u001cZ\u0011]TJ\u0012TPerQٟEoYG q\u0011ʐ\f>l=TQ\u0006 ίa\u0000\fp\u0006J\u0001\u0017P\fUMg\u0000sSv\u0004kS`[%\tKFnPr7p\\\\\u000e,\u000fcr2\u001d\u001c\u000f{\u001fxUuqZHAk\u001e\u0013#PQn@f \u0007\u000fFd\u0006?\u0003j`Īi\u0018RQ|Ik|\u001dZ~fakhu\u0002;$TZVbD+6n\u0014$-\u0015#\u0006_x\u0000\u001a\f\tuR\u0004h\u0017\b}\u0014U{i\u0001\u000bQL&F8\u001b\u0006<`S¤erjZ\u0001b\u0016A͛ի@\u0016R3\u001fg\\вYJ9!u{\u0013҄\u000b4HW4hq2S\\C8\u000e\u000eɴ$)²(\u0013\f \u000f\u0015\u001b!T¦9Ը!3@mLԍxE LL\u001a8(ГpJPs\t.\u000e19ai\u0010*šqJ\u001e\u0018xVڣ Idg$\u0019T\u0006:;\"b\u001f\u0012\u001di(t*DLt\u001efn4>ѵ_(&H\u0018H*\"\u0003L,@CY,\u001b\u0017\u000f^L\u000e\f\fx@(jf9\tT\u000fCAZ\u0003\r(I\tTޤ\u0010e(\u001d\u0011-y\u0004D.(ok03tK\u0004\u0000%\u0012}Ȕ\u00171\u000fb>I\u0017[\u0006\u0006\u000e\u0012\r(4\u000e\u0001siw||K4'\u001e{}0<\u000b\u0014ؤ'H\u00060\\4E &\u0007J!1TR\nzl\u0012S/&o2'!a\u001f\u0000\u0013FHMW\u000f>\u0011?&6+\u0019@3u}4\u0016HĠԣm\u0015r&R'M<\u0012'QzG+\t\u001fd\nˣX\u0004\u000e\no$Ee\u001cg\u0000'0\"X5\u0019\u001cs(\u0010C\rPPe\u0003P:'}N\u0006?M?O 틅M\u001b<\u001d\u0003I\u0018\u001daO\u0001d\u0014בL3\u0001KLHZ\u0017\n\u000fYU*\u0011\u001b\u000emG[d\b꼴O\u00074AK\fD\u001aajmN!I?\u001aC\n\u0014UN{$\u000bifD\f\u0010h\u0006m{E6h\u001a\u0005Bc/\u0017޽o%\u0012۽|E\u001bpP\u0016Gv\\<\u0011\u0001\u000f4\u000e7&\u00038\u001a/s?L\u001c̚7_}n1\u0007k$*{D\u0013\u0006C*˄i\u001a)L\\\u000e~bo o>6폣\f \u0010 FY$ݼT7R\u0019{\u0011t^Fs\u0002ƳkM\u00148\u0015O~kB\u0010Qc\u001cCk/\u000f싁\u000f)e*\u000e\u0004\"W6\r4\u00006nd8\u0006\u0014z\b\tg5\nPi\fxB\u0018\u0010Uu0H1r\fٌ\u0004Jn*T=\u0011<#\u0007JUB6qȑmo&l\u0019#W)엩}\u0011~\"vG\u0016hH\u001eԳ\u0010' >\u0010x\b%\\x#RU,fD`\u0012v XH_\u0013JRJ\u0019\u0000-~iCH#&fQ~\u0014XhhBaL\u0015P\u001cT^y<\u0005}:kRhߡ\u001fXO\u0013#\na&~\u0006Nc:ТO\u000b\u0011}H<Ҩ\u001dFUbTT2 ɓ\u0012\r\u0006H#ԩ)Q\u000b\u0005JqR\u0005ʒ/#-\u0015ȝ<Ȉ\nz0\f \u0011-Dƨ*[\u000eвؑuyr(\\*A)ĪX)F/q\u0006w'WY!6\":\u0015\u001b3I`#^!dF\u001c\u0003j*pyz\u0016y\u00178*Y$QwJǽ\u000b\u0013fS\b>iAG%f\u000e\u0015\u000e\u0010\fL\u0001:\u000bJw0c4DADŽ\u0014\\}\u0011\u0000eB8HC1%4Y\u001aR\u0019RZ2\u0018TxQY\u00143\u0003l:vBZ2P;G^$\u0000W ,v!\u001c\u0005vu\u0010j\f\u0010\u0014\u0016,|P:T\u001d;w4\u000f@i%!+\u0004\u001ał\u0000y!eedf''\u0015OT\u0015O\u000bE#\u0006\u0006N;\u0014:k5luvsǨW(\u0002\u0019\u001eHhC̖\u001e>çQ\u0015\u0006D\u001d4*[E).\u001a(\u0002$iÎ]\u0003틸>d{(bB\u0019 }g\u000e\"\u00075z\u001c\n \fj\u001c5Vis'-XԅHt\u000eLaqWKNX\u0002\u0019\u0011\u0014W\u001c{.w\u001f\u0016Zũ(\u001a\u0019\u00000A:%-B[W0\u00196]Ա\u0014452YuXu|Zgϟ%c=\u0019`$Ւ\u0010^\u0019@[\u0018:\u0019%D0i\rqE\u00125\rK\u000eVS\u0017Q\u000blTQ4T\u0015\b=L\u001f\u0006.Xbd!0\u001d)\u0003-׮خ뎑K&|Cb=QYd\u0004s\u0017<\u000fy\f$>'\b3Ռ苇ԩ3^\u0004q?\u001e,\u0006#u\u001eG0޺\"hX2\u0000\u001f-; \u0016'*ǹ*ۼ1eqf\u0000V~7\u001a-\"nB!1z\u0019\u000f0a1\u0018U\u0005u%V\u000bD\u0010\u001fNQ.\n9\u0007\"\u00198ܕG\u0000\u0011\u00075y\u0018c\"H\u0001\u0006\u001b\u00105!|\u0006bϮ]ۋPPpuP\bPFB)\u0004u(i^A\f)b1dY\fu\u000e\tDj\f\u00076-\u000e༆QZDZQCFj\u0004`\u0016\u0013B\bv\u000e*\u0017fo8\u001d|\b6g;\u000e5\u0018'C\r~5\u0006\u000b,\u000b\u0012\u0018`J\u0017XaQU\f2%Y!%\u0018?-t\u0010BCO/റ\b@F\u0006+pp\u001fVG`\u001c%Iue,\u001b\u000bȨ<0\b\riBR;,s\u0004Z\u00154/\u00146~T\u0010,âF\f\u00184\u0015W1d:\f\u0014\u0015&\u001b'\u000e\"'q(l\u0014|\u0012\u000f\u001d#Ww=1.n%ZUS\u0017W.HKhxH_D-\u0005\u0002AN\u001b$(1bGJԌ\u001fMs2x#Ϙ-\u0012\u0004}W'\u0007\u001f\u0012\u0007}\u0005:\u0007t\u000f$?~Ȥryn\u001cM\u001bg[D$hê#\u0010ԣN\u0019 {{\u0011\u0010<9E Ʃj\u001c9?4Y)\u001bb€O~4(\u0017\u001b\u00194ft\u001c\b<&Jp✵~!om?\u0003dh=\u0013>?\u0002&|F8Jvh\u0010\u0019\"i\u0003\u0012،Ne#LO\u001a\t)\u0015bS,>l\bPzKQ\u00029\u0016H!&\u001812sE\u000e\u00065PT2@\u001e8 o|\u0011\fC`K,\f\fV2}uT\u0015;TmB}A\u001aRwMa\u0014-u\f\u0010\u000e$K\\\u001e\u000b\t\u0019Y\u0017pB\b\nq\u0016JX:1OF^J9l<0})񡕣>i\u0006Eg\te\u0013\tްg7FҐ{N\u001c#pIe$R,.ς|\u000eÐٚ5%lt#$AtH']3-B_@ (\u001fhu\u0000:<2ID\u0014g7jR$cIS\u0015DυEf\u001dGJ\bG\u0019\u001a\u0015EPt\u001fS@\u0019HE\u0006茺ǨxA\u0003b2\u0007^\u0004rZb尥\u001f쥟\u000e\u0018\u0011pA\u0007)+8e/$Nl>-o3A\u0002O\b˙>4T\u0014>C\u0012s?\u0003 rM}}\u0016~\u0018\u0004V\u001b킃\u000f\u001c#\u0012ЄvJ>#W=RȍQL}.Ac\u0004[\u0001N^OJMP@\u0006[->x2-ñ*Ϯ?}\u000b'\u0001\u000f(Z~<1m0ڷ(̑\u0001482͕[3\u0004+%_N\u0007J\u001dd\"H\u001c<#S̈́\f0C\u0002;[!rЁ\\hG|QG\"\u0000\u001eE!h\u0011eT\u000e$9ηdcJ#zUg!\u001asQ:\n#b#h$H\u0002#\u00009'(ڀU(wg<**eW\u0010\u0011\u000b\"<.,+\u0002fJ\u0002x\u0013L{a$)dJ4)\b'\u0010a:\u0014'%xH\u000f\u0000GԾ\u0006\u0001Φ#H\u001ae@\u0014\u0015\u0012p \u0016C/Ct\u001b\u0011\u000ftp³3\u0019\u0010\u001bML\u000b2G\n\u001d3\u000fF!\fcHٱP(\u000eM\u001esRh\u0013}koj!eSb漕\f\u0010\u000f\b\u001b>W-q9\u0005on\u0011527e'L\n9\b\u000f5\u001e7d#L@\u0016\u000f~'q>ABPO!}%^1m#,\u0000-6\u000eW'}M4\u001d|no)6\u001a\u0007veJ\u0017\u001d/%\u0010bDe0\u001c\u0001q8xj\u0000\u0004\u0015N\u0006A\u0011U\u0010Ҟ\u001fʲ\u0000q<\u001d\u0002[\u0014Ah\u0011eL,ɜN(d+B\u0019|\u0018\f\u001dG>mcUW\f@*m\ff4DǰQY\u0000D28\u001e\u0012\\~\u001f\b\u0004\u001fRi:<\u00118\u001c\u0000T\u001dF\u0001\u00196.&:Q!X*\f#)\"\u0007\"_sԡS\u001acJgZ\u001c\u0018|\u0012}lP*_l\u001fH B\u001b\u000f'\u0003L\u0002\u0016lDp\u0019=FWBdv*k\u0012\t\u0010\t6ԩo\u0013e\u0012%-R|\b*ȹWi7h战NZ)\u001f4)Lm2V?\u0015pwT\u000eY0#EcEيG#y\u0012|Lp\u0012է%#\bb_\u000f\u0017ط\u0010\u001dg_qv9\u001dG3\u000eOǍ\u000fQ~Y\b~6`|\r;*-\u0001VӬ\u0004S,\u001fL\u0016H\"\u0016|;\u0005\u001f\u0018\u0004?\u0003A6!\u0010)\u0017|e\u0017\u0011|4\t5>sG*RgpA\u001f }Y\u0001;\u0001\u00012aj!]I\u0014V\t\t\u0004s\u0004_?h_2/T@GgP\u0010\u0014\nA\u0005\u001f\u0005\u0005\u001f\u0014ۂor\u0000\u0011Gg%)b)W\u001d\u0013\u0004\u0005ؠbee\u0004\u001f̂4m\u0001\u001a&\u0003F\f(\f2\u0001nI\u000e6(,\u001e K3!ۍO߁\u0015y\u001f9\u0006\"AI\u0006-\u000effj\u0001\u0004C#&\u001f\u0001ك6D^L)\u0003%IFŒ5/dOe56\u0010#>!M3G`\u0011~p\"P\ttEac\u0016G\u0015nں\u001cA\b\u0019(-#]8\u0001\u0010eD\u0018nhq9-`\u0004I\bjV\u000bGc\u0005(bnT\u00005X\u0006_\"H\u001a\u0003޷Py\u001a\u0018\u0001\u0000\u0001Z\u000f@:\u0000-*[I_A89\bz)\n\b4\u001d2'-*%mH\u0014\u0010`rpn\u0019d.Tz\u0012\u0013O\u000ff\u0000,SQ\b#G(uRFկ\\̃\u0015Ic\u0002B\u001c|9adAO\t\tBd\u0019Gd'ϥLxkɃ:c(oD.a9-:֦A9\u001f0p`8?)\rXk\u0018\u001ad8'J\u0011iy7\r?S\u0018!*N3HHF=BkF\u0002m&(&3Df|x\u000eq+(\u001c\u00053ș:HC\u0001Qp\u0000%\u0003`G.'@\u0010\u0013\u0012\f7,g%\u0007}5ZKs˛,қ\u001erf -\u00022{PkOGL\u0018]>]\u0017\f +Dӑ>\u000fwKS*[|[2614\u00027<\u0001f)\u0015!7I\u0003\"x\u001c}`\n[\u0013zء\u0000/K\u001f@\u0000]Z\bQb v/SkE\u0005rm2m\\l0\u0019\u0013\u001b\b\u0016%}\u0007'\njwjAyj\f\u000b]\u0003F[`1\u0010\u001c)x[\u0003m}R\u0001DN@8\u0001\u0010\u001c\u000f\u001aX\"3\t#\u000fH\b\u0004Bn\u0011%g@(li4YB\u0013e\u0019R\u0006Q\u0006hɠiX6\u0005u\u001d\u0014\u0012NQgQv-T\u001a̾ؠBr\u0013b3X\u001bs\u0004j\u00058\bGw(\u0006 X6џ:\u001f\u0004u;\f@:e\u000e:Y&\u0011\u000bI%zȜL\u0016$}I܄?K5\tkaZA\"$?#S\u001cQǫvJ`m\u0006aH\u0018-NJڑdOIaN&,/=X\u000biZ\u0017Ô\u0018'i\u001e) \u001fj*;5ST\u0019Cyjcmb\t&=jj\u0005Uka/^\u0017}g/;\u000b5\u001d: K#qkѷ\u0001ڕdY#Kk3k/Y\u0016(\u0014Z&1:\u0018ʺ@`-\u00022h6F!2.ҷ\u0012ٴ\u0013Im)gɰv\u0017gKBA\u0017bPu+uz@̔^XE^\u0000^K\bgB\u0006^@\f05zۉ^C/W\u0015@:/9/T\u0011Wjb(ECNR\u0016<=\u0006*H\rȘO$sr֕7v#$qq%+\u0003,\u0016rS\u001a\u0012`\bm>\u0007s^3r^\u0015|^\rW6S@DX%(83/\u000eb\r\u0019\u0000\u0011?\u0003d1ԜW1*Ă9B\u0019\u000bV'\u0016\u0006LeE\f\u0018fN\u0006̞\u0004.XJ@\u00042-)d&V2\u001b\u0003+\u0011\u0016VSD3pL\u0011Mu+\u0017杢ǖ\u00010Az\u0011l\u000eP1 2\u0003\r(G8\\\u0019rq کVUp5\u001f\t[\u001dh}ğ|3\u0014\u0010\n\tK@SN\u0010\u000e\u0006-\u0002[\u0012pE9d\u0019\"\bc\u0011A㔧_hPUrCbh*|\u0007\u0000\u0014FX6\u001f\ny*1oFCpг\u000f@\u0019>H|\b\u0010ȑ@\u0010``\u0012$X\raAI@*IDz\nE&7Ei\u0019`JfV1\u00049&R\u0006\fIï0րu.l^R~9ZC\u0000,A*P\u0017b̤_8dJk>\u0012\u0005g>r`6ypl9\u0015$lVMYb8yrւqS2\u0016]G3jꉃTm\u0018Ŋ2\u001f֤\u0006*\u0013_\n׬X\b\n<;\u0017#dJ8mfl<\u0004\tЬdp+\u0002͌d>\\̟f\u001aTS\u0000\u0018LEbB s1C\b&8w@u~>l\u0004\u0015\b\tjj\u000blH\u001a*\u000e#%\u0015\tu`s7\u001b3^ק{ZhŠ`\fpAF\fHY\u001d\n#пKsp\bj\u0012X9',r2 Y\u0010\fޓkY\bLt\u001ae)7,9U\u000eY\fKrKB\u0003̄4\"\u0007ϊĭ@\u0015h3Q\u0018#d14\u0003p TF\nR\u0016rN\u000eg\fpi?CC66\u001ekR^8HsH\u001f0\thc`Ig\u0004M\t+\u0016\u0014k+\u001f\u0002Hf\u0016\u001fn8\">\u001bP\u0006(3K\u001ao\u0002iߓtZ5A\u0012 \u000fG\u00072p2g>\u001adrd\u0005]\u0012j'\fI:ܒJ\u0017N\u0017\u00019+k!Fvqpw\u000bvfPŘS3Dd,s!O۴\f(6Qov\u0004\u0006%\u0019[\u0012^$6N&R)#E\u001ec^\u0010P\u0002cТ\u0011g\"fe\u0019:\u0017v|r5<~1 5Z\u0019x\u0013'\u001aVS\u001bS<8\u0019\u0000D3\u001f\u001c(>t*L\u001bzang=O1ڵ\u0015>U\u000f`\u001ad\u001d}yUO`ǘ\f0H邌t/*\u001aTfhH\u0001U\bS霜e6q,љp.\u0003\u0011'\u001fKqH\u0012v\u00110#`9K_\u0007F},X\u0011l74}ٓ_8e=\u0003z+2Z\r_6z\u0014\u001a99\ba\u001b\u001bs*3*^`՟.A\u001b%B\u0002\nɇ2@k\u0017՞hN{7\u00194N\nJPy\u001fS\u0013`PR'}\u00001&d8\u0012\u0012\u0001] 8\u0014q^Q[(~\u0007:\u001eR'\tJ㷓&׎L\u001cNXxQ-s4R'Vm_e)r>d}?n\u001f\u0019mH<$0)ҩ[HSL\u0019''\u0007\u0005\u0014\u000fT\u0015f\u0007E7Hsʀ\u00105)\u0017\u0001U*\u0016`_\bl\"}\u000fJ}go/ &wt핚\b\\{\u00190,XL&*\u000b\r{#\t{\u0006\rzz,\u001cd\u0001]\u0000\n-3%D\u0003\u00127*\u0018\u0019\u000f&]m\u0007;\u000elTz\u001ci8+ViXUY!+|zYzqg^\u0019@4+\taèW\u000b\u0013U\u001aG饹,ҋ饇dz-F,\u0012z\u001dh\u000eLx\rq\u0019\u000e-0슞r\u0019\u0011x>\tq˩\u0019@蒊[jS\u0010f\u0010h\u001cƜ:1+\u0014a\u0017ś퐠9RWS\u0006ka\u001d\u0006Q(z}b\f,ye\u0000\u000e:/̟W-%\\L|^'B=T\u0004\u0016\u0001\u0015Sm^X4X@A2 |wb5T\"#\u0001J(h;\b\\\u0001PļH\u0003yIyɻn^!ƛ\n%b1/\u001bW5T\u000bE:̫\u0003j\u0017EF\u0017*\u0017R!Q\u0017kv\u000e:\u001aQyqVye\u0000\u0005b\u00033iil99|^\u001f/]zxKy\u000bCE\u0017D!\u0001\u0003wJ\u00042\u0001|x\u0002eB\b\u000f\u0011\u0000.`\u0006*'Kv]BvرqV#(\u00018\u0004.\u0012wٚ\u0005iEdP9U@'wSp\u0019]4\f\\4\u0002\t}ӂ\u0005\u0005\u001f+\u0005t\u0005\nK#[\u001a\u0001\u0006\u0017V&\n}\u0018,zi\u0010Lw\u001b\u0003q59h-}\fx_#u\u001b|Ԇ\n\f.\u0003\u0004Re\u0016х?\u0015A(\"K\u0004s KW\u000b\f;\u0000fJ\\23\u0013s \u00052\u0016Yi\u000f,&Y9\u0018DS-qEe@D[@^\u00000\u0003@\u001eKm\u000b\u0003R_q\f6<4#5DłI_ر\u0006\b\u0006Bh\u0005\f\u0010\\PCS\"\b\u001b3U7=M\u001b*S\u0000s2,X=8WPO\u0016r\u0002GC\u001c]Up\u0006W.\u0013Wp'\u0007v13c@xڲ@5=|\u0004e\b5\f\u001a\b\u00061a!\u0000\u0002~\u0018\u00077LB\u0015:\u001ai\\\u0016g\u000eF\u0017\u000fD5\u000b-mER\u0001UC^\u0002\u000e3Ub\u001bƠJ:fq_\u0006@:|+  ,\u0003t\t\u0013:uuA\n2\u0001K\u0017T\u000frjs\r-jC\u000fu\n\u0015#\r\u0015\u0011|I\u001cUd\u0018ݶd\u0006S\u0006LUݛ%\u000bCEan=\u00030\u001ajKM͕\u00131є>+pH@D\"\u0001\u0007#\u0001E+׃\u0014A\rm\u0016\u0003\t3*\u0012B\u0010\u0003*$b\fR1s9Cp#.}\u001b|ܒ\u0005\u000699g`ss`G\u0002hֲ4V\u0013x0X^VO\\O::\u0003801^.Xz\u0016x8j\u0006X\u0011m%1ъ%[ՒXb%q\u001e7L\u001d\u0017 )B\tR^2t\u0010%)\u0007fg9\u0017\u001413\u0003g'c\u001b5YX]\u0014PX\bB3*褍5\u000b7v6(?L_><\"X\u0012\t2w\u0014\u001cܰ\u0000\u0017w%H\u00107\u0013$\n:E\bD!)K;\u0003ь1[p\u0012\u0006\t:\\\u00054c\u00142|Q\u0012Pă=:b!yl\u0006Nj\u00158bG\bԦU?D\b\u0012ON\u000bO\u0010\u000bMްG!H͕fMfb\u0019g\u0006@\u000fzg\u0006VGU!(* TT\u001cP&5b\u00184\u0018D֐qvvK:HK\b&\u0019\u001b/0\\\u0018\u001a0jB)\"\u0003t2DP3ZMx:Sb\u001e֙{ir{Jt~>u\"\u0014SOA\u0004TQMjI1֎0Z\u0006%d3\u0000E؇AZ:qf\u00108h\u0013u\nޑ5\u0001k\u0018>DH#6o8t\u001cwdg'OH\u0000=\u0005\u0015oEgRik 醤\u0019\u0000r\u0018At\u0016A\u0016$\u0004I=\u001a!FTkPJbD_\u001a\fY\u0016VKQ\u001a\u0012V(\u0002#hqN\u0002ol+\u0012L\r\u0010C\u0006 \u0018FL\u0014>\u00123\u0004|#$\u001dɈI_4@zc\f=eR)\u0005?.%XJ \u001aP.VI!Z\u0013v\bd\u000b\u001df3@x2\u00033pU26!\u0002q7W\u0015\u0014(?Tx\u001f'*B\u00041P<8\u0014\t|\u000e\u00159瞡ԆJ!\u0012#\u0019H\u0006&UH\u0006\u0018?\u001f`=p)JH\u0004F\t6#\u000f+r\u001frz\u0010ڴ\u0006\u001d(¸ߕfd\u0014>O\u0006\u0012>\u0017^^m\u0019^+XN\u001e\u0006-| \u0004ތ\u0012\u0003-N[WQ/́Qy\r\\+\rh\u0006g\r܊\r\f \u001b\u0004\u0003w(\u001c\\\u0013kq{\u0015\u001a\\h(&yWxGZA@`UB\r\u0014d\b2 {\n92\u0010\u000e\f9a[!ؼ\u0019S+>\u0012pM\b,3\nf\u0015,X\\^\bH&C>|sZ#=\u0007Z!^\b2mt\u0004\f\u0010;bszTq3R]_p\u001bwﯣpQ\b#7\u0011N\u000fX%\u0006`iF\u0006*(޴(nh.\u0001J/\u0004ɢ;\\\u0014Y`-\\\u0007.\f$1^V\u0017zt$^Z\bm:0k}\u001b.\u0010T(PK\t\r/q\u0007K\u0015v1\u000162\u0000|W\u000ed9\u001e\u00015\r\u0018HTW7XgDO0\u00105U9Ƌi\t 6\"$!\b\u000bF4Vu\u0006\r\"VY ϑ\u0000Axs`q\u000bV:Q\u0012B!\"\u000eMc`L(BD\u001cE5\u001fq\u0013\u0017\u001d62}W\u000b.eJN)c(\f`:(S⪠\u001e.\u000b1JLؚ\u0012E3\u000fEf\"Q4\u0012\u00180\n+n\"&I)SQ\u001bӶ\u00107\u000b³d\u0006F\\\f]J#Cd\\Co=C\u0010\u0006#5a$\u0000uQ$\u0001xUͯ8ne\u001d&P9!O&\u0015V\u0012+\u0002GQ@qc\u001ekF<\u000f\u0001\u0016)\u0004\t@Am9oya<4;c\u0001Ү\u0006bL\u001a\u0006\u0006oHiRQx\u0013\\A\u0011X# ;z5\u0011!\u00024ʹgfX*+յi<\u0014TNujh\u0017}\u0017u2\u001aNPY,IëDT\u0007+\rA\u001c}\u0012\u0015|\u0010\u0001\u00161!o\u00039ܧg_ENΒ-2p-\bZ]KQTH%TBv\\$4I@c)YV\u0019k\u0011:&OY\u001f\u0002\u0000sr\\v旼:\u00004>&xA0\u0004d<ܞ\r>\bA1NC$|\u0002eHR/0y\u001bDm\u0011! XQ@QYWg\u0012\u0016\u0002j\u0000^6\u0016iN%E\u001cegÓ'F\u001cB&.Z2-5Г걔\u0002\tD\u001b]A\u0004\fȉc$\u0019$\u001d&\u0019 wY?\t4X:eeGʨ\f\u000e.w\fa\u0014\u0015+Zt\ndqPEA2u.uhA\u00070\u0005υeROʌ$s\fj^\u0011UD\u00180\u0019Q\u0006\u001dX\rt\u0012c9K\t\u0011\u0010%Zޏ$<\u0014tB3\u000f5^\u000e꫌vĪyW)`\u0010oSXW8\n}o\n}vȉ->\u0003XHJNu\u0010pRoyp񤩥\u0007\u0018M\tOߧ\r\u000b!U&A[iN9QOU\u001f:j\fպ}i\fp߷.Gy{ǥZՄvܾo5J߷8\"ŌMs{^hm\"WW\u0015\u0019\u0000$6\u0018kDڬקX/)x\u000bH)Ez%z\f0$w\u0000&!e@'\u0007P}JVzfL\f-h\u0016X/D^\u0016Q^\u0003_StW+׋\u0013\u001be\b5*R%@A\u000b3\bՋҋrgA.+\u0003Cz\u001d6j~L/:gW:k\t>5:!w\u0011\u0000j4ET\u001dsb~'\u0005\u0003\u00071<0t0L\f /\nGJq_z\u001e/V0^JyKT+5iO\u000fjC/&@:VU0]~XYd2E\fg-R\u0007\u0006R:f\u001c\u00179*j\t\u0016W-\u00166GDlݲ5b\r*yu{^&p^\u0013{^t=/nkb+\u00034E(0\u0011u\u000bʼ1Bf!ڟ\fݭLM^CZU\u000b$ޢWKؔvД\b)@T^:T^\tT^\f*/T)N)J)FR^6j\\q%]ma\"\u00062\u0000@\u00025$oYy\u001a\u001d\u000e\u000f3a\u0006G\bcг\u0003\u001a\u0005b^vC`z7-\u0018X\t\u0013\f\u0003\f\u0003T!\f\u0014\u001b\u00062uD܁h\u0004S\u000bv/K4#l\u0007.كd:\nCx5Z\u0011t\f\u0015uiq M\t\r\u001eAf\u0000ĩ9q<\u001ed.\u0006\u001bҍcjAir\bUUP`W<\u001cӥ5Z\u0015KF^\u001cKii6qAk\u0017f\u0010FΓȶqj\u0000'M\u0007#1ؼӠu&H\r\u000edH\u0001_릊.E=\u0004o`$LitMmƛC%\u0019a]퍤^$&Aj7'\u0001PCP,R\u000b}\u0006\u001foipʻipy\u0006%\u00071#.\u0012\u0012\u001d]xnXGzS)\u0013\u00138\u001f[6\f#W MDP$\t}H\f:\u0005_\u0019!\u00128&ȳɪ\u0002Iz(/=\no$\u0005f6\u0005D\\\u001bױ\"\u00125$B`\"v5\u0015Y^\u001b\n\u001cB$9\u0003Lܑ*сE/ڑ\u0007*m\u0014\u0013u\u0017e'jEaL1~0C1\u0005\u001d-b8Irt\u0016J_gӏt\fyJ\u000fQ+J\u000f5Qn,G(؋;-\u0004$Z@\u0007\u000f7(\u00146+==4\u0005^\u0011\u001b\u0007aV0>%AF+\u0017:e#>\u0003\"\u0005UE;wQ\u0006\u0015P\nh\u0003SPPtbb)>R\u0003>t5kHh\u001b+DV=Blo2\u0011Zhi?s1\fƝס\u0001\u0018%\u0003{k`CW*DCj44#bf+@\u001ejw\\\u001e\u000f\u001e!eV=E\u0015/P SSS\u0002\u0001\u0019@jN´3VyoEV%8;\u0006B빗DsY_qOt+\u0013_\u0018\u0005Co\u001bf\u0006\u0014\u0017\u0018:\u001c-;Po\b\u0001,D炍ԑq[\u0003ahQߏUU|rUK*cHJ\u0012gsr\t[W\\sBkh\f1_h\u0017:\u000bK\"\u000b{>1ک\u001b&1\u001d!#}[6G\u00178|v`\b\u0018ER'\u0004[A\u001a\u0005G\u000b\u001a.4|m\u0006kYjkG\u001d\u0002t\u0004\u0010\u000e>\u0010;X mVÉ9\u00172_f&\u000bZ\u0001T\u001bvPW$wR\u0006qě@ʖ\u0018\u000e\u000f\u0019@oIYsAڴ\u0007;\u001c-|\u000bμ҉еV@ȽQLYL2ٝݒnEngp`g\u0019WeHe\f\u00198.\u0005I\u0014x\u0005^yk5%0\rT\u0010\u0012q U)ū\u0012M\"\u0015x\bZޜ,83Ў&P\u0019\u0014k\"޼k\u0004T!\u0018ЧÝ!>wA\u0011\\\f`u\n7\u001c0#Ȕ&ip$\u001a\bX@dU$}.\u0001K\u0005\u0007\n\u0000&\u00022\b\n>\u0010z\u0015,6\u0012\u000fhÙ1!\u000f3\u001b\u0012倛8\"瀖\fY\u0014]\u0003\u0013M0Q\r(\u0010{uiGlN~$2!ݏXl\u0012\u0005ɖFD1SzohV\u0012f*lN\nF܃6)8jR\\\u001bQ.C\r(\u0017e\u001f2\u00002=gD\fʽu#ӆ\u0003\u0002C͂@\r[\u0004 bo\u0005\fRP-\u001ei\b\u0010nA!\\d\u0003\u0015/.$.\u001b\u0010\u000ebIT#U\u0000[\u0018\u0018(B̪s*i7\u0002`7Mj\u0003\u0002+ӫ!\u0011\u0018B[kmDK:\f.OM 8>8\u0019lE\u000bH\u0019!ރ\u001b]8&Ah:^:\u0004S~*/kn2#{mK_D\u0006\"J\u001f\u0019J\u0016K{}H}H,c襀[$`\u0006\u0012}ߘ\u001d_\u001ab6J\te\u000f60@Ry\u0017\u0010\u0004✊\u001f\u0010Ԋ\f0\u00148\n\u001f\u0016\u001618e`4^GqBc&\u0015$H\u001ciJs4\\3\u001e\u0003\u0015A.\u000eEL,AY\u0001\no[@eo%\u001au8=\u0019\u0000eD\u0002%R\\zΝ \u0014,M\u001d,8\f\u000fff\u0003e%\u0016F8H\u000bS\u001a\u0007:HI4M)\f.g\u0013CZ\f`\u001e!\u0001U&hERg\u001c\n6\u0019pR.e\u0019D*$KaN\u001d[M+\u0015@:\u0004K<\u0010a:\u001b6JВ#\u0003d#AA\u001dh)K8=4p\b\u0010\tjmD\u0010t\u0011ґd'$\u0012J\t&\u000e\tO\b5\u001b\t\u0005~zEm.*\u0012#˦k>\u0003|\u0006%Ό&f\u001c\u0013?XFo\"\u0010KbU`n`<\u001e\t!\"$!骑E(*\u0013[y,q'wYk\u0001\u0004XR޴@Z\tuDF[JľH˃,\u000bY/\b׫y͘Uv\u00044a7\u0003\\>\r(Ce\"\u000b\u0005JHEwvVjl\u0019-\rZ8/\u0012r\u0003\u0013L\u0015&a`M\u0002,yE\u001cNTAJ;\n\u000bBH\\\u0011s@8WU@\u001b\u0004y\u000f\u0018]`87kd\u0000V]IS4;G6kxpyB\u000e磖J(R*\u001e!SzRag]zavuF\u000b%!K\u0006\"\u0006s;Qhix\u00040Hcҋ\rgF\twi>Hfk\u0004E|åڤ\fS2e~FMa\u0003\\\f|Cyr\u0011w\u001d\u0019\f\u0018u4G!\u0003=\\\u0011z\u00164\u0016zf\u0006Y ͐g61jH9T\b$uPݩMrNِ\":\u0019 \bpOI|v>\u0006Հ8)\u000ee@ҀH{ڑQI,e4\u0014ҴNI'\u0013*\u0014\u001bo}߻71c\u0019`$L\u001c!;\bV%zA\u001dгq\u001a!U.Y3\u0012C\u0010dn\bDXEw\fjGMFQI\u0005rV\u0012sL\u000eK\"\fiȤ\tV\u00158ըT`4H]u\foOVB\\\u0014S{~\u0016\tX=\u0004Nn?\u0004H~zE9}zE5E\u0019%&JQI͜\"m,Y^4\fҤq1L;25\u0012}\u000f*`!\u001fP0;lpu\u00145\u0003*\u0010伫\u0001i{^x}\u0001\u001aB\u001fB߯&Q\u0010[}]\u0002>#\u0019%\fd`*%4a:wd\b\u001a\u0013Q#KuҜ\u0000\u0019ƨIYlXX\tv]r\u00163m\u000fw\u001eT}/7Y޾פoC>G/\b\n}Ϧܾ5\u0007}\u0006\u0010Fʌj+gˠgF\u000b\"\u000b'r\u0015{ǁ>:\u0017\n\u001bW\bCZ^|33\u0003蒇z9^P\u001eB\u0010\u0019+鸃\fBU\u001c\"\u0015G.J0-\u001anI\u0006v3!ke1\u0018{Ɉz\u0011.B<\u0001.e\u0014^^q\u00176\u0010WQ/^V/dP/\t$U\u0017\\\u0017ފW\"\u0015:]1\u0007!k:ž\f\u001cy\u001b’2\fr't`6\u0000\u0019\u0011zu~@\u001c)*^))H_'(8'\u0013%\u0003%>\u0011^,L/\u0012K/\u000e^\u0019`WM\u0015L0q9%\u0015;(\u0011\u000b\u001a r\t.\u001a!\\\u0013\"uT\u0000d`\u001c֫\u001e؆~*:6^\u0019 \u0010\b\u0017'Ћ\u0001Ћ5\rk+\u0007%74:uu^\u0013:/Q99I?W\u0002˦\u001dd\u000fGLFw\u0000\tN5\u0014\u0017A\u0005'\u0013a}\u000e\u001dyVUşwA\u0019Qbc蔠ܘc6_KR\u0017CSWQ \u0015\u000f(ҕ\u0001\u0010\u0001\u0018P!\"E\u0000\u0013@y\u0012\u0002T\u0011|0\u0004M\u0006kAvCFkLA\t&\u0003\u0019S @\u0002\u0003aRd ]@S1\u0003\u001bIT\u0006.\bk`^?dPC Vh3@ga=V \u0006\u0013ҙ\f0\u000bj\u0016\u000b\u000bF\u0012\u000b\u000br_\u0001W\u0017\r7`\u0012)*&5%\u001a\u0018)Ǩi\u0014҂qD\nNxXf\u001eҤL\u000e\\J☎\u0013>Qa57X\\\u001bx\u0005Hve3(\u00141O;h+Qe)ʶ\u001f xچ\u00103^\u001a&\\SZ[\u000e`ON\fP\u0003}ZNP.ڸB3_\u000e\u0014+5\u0005o2s3\u0019%f5&en\u00128B0\u0004v O3IYjy\u0013rC6U?ƜrN\u0010c\\B\\hNUm\u0019\u0000\fgz'}U\u000e52;*+\u001e-|m\u000fs6+AHS\u0006kAqA\u001d-\u000f(\u0012s4pj\f)X\u001e\u0011P{ɉ\r\r\u0004\u00068\u0016#n|FJLp\u001a2^nZن~3P(VT+P`\u0016++\n\u00003l\u0006Ā\u0018vƪvğ#eJ#!>(6o=\u001b\u001con1\u0002\rz8\u0017D\nUjw$3\u0004dq&S/; [\\Lz\"#\u0003|\n\t˖tGQ`ijU \u001cm4HG\u001cHGJ9G\u000f𣜢)\u0006x\u0013R qo'g\u0003\u0001R!ppA JS6\u000bVN\u0012(iq1X\u0015}\\s\u0016\"556/Wq\\*.\u0011pD:+j\u0014e\u00162cy\u0019D:g%q\u0000dY$\u000e\bI\u001csx7ꌘ\u000ef346\u0005厡QրTW}ZiYۡYl<\u0012u5XӓnsQ)Pd#\u0016^0\u0002#\u0012l\u000e*Nѕr$TsRcqWT\u0018\u0019C\u000f\n<\u0018QP0!*-\f`Gn]\n4J=\u0000YVK\\M<ѩ/}i\u0003[RD\u0010Tӣ;\u0003 M)\rʼn\n/\u0014U+,nQ̼x\u001bfa\u001a,13]AC\u0010)m5H᱔#c\u0019Ar\u000b\u0006r>\"\u0016pPH\u000b¢:mq|\fR\u0014\u0004t\t(\u0004-U-`g\u0010@r\t\u000eU51J/ח5\u001b37\u0014hh,\u0000+G\u0006TbG|t!\u0010l\u0004\u000b*E\u0010\u0013Csl>P6#y+dA_/vGl=nx䃇\t0$\u0016% E8څd\u0014~!dWH}R-jN݀\u0017<\r>\b)\u001aS$x//\"k.\"D$0\u0012O`A[&XsQ2*)\u0014yYT2GO9H\u0005\b]hm0\u0006b2O6\\3<]fф@J\u0011nBz%\u0010*Az\\\u001fAI_x\u001e=\u0003\u0016\u001e\u0010\u001dyI&!\u001f,^\u0012`\t\u0017e]\ndd;\u0010+':˛c\fZ\"Pa\u001dtAy͋\u0002\"\u000eY\u001a\fϚhi2@#@R94u^sA\n\u0006V?$^~.Wxd!xr$d0cϲdT-^vC+M)\u0007U'μ\u0012\u000evH\u001d\u001e\ty2\u0019\u0012\u001ft\u0011nU\u000f5\r+\u0016FFQ@Y^(YV\u0013}\u0017F\u0013G-V#V(-(7K5\u0019\u0000\u001fFa^T\u0018=8bRv~\t$u>\u0005\\Zj\u0007U\u00068\u001br>EL4]d\bkr(ؕDj\u0014LMS63l\u0014+Ѥ2@b\t\"FJ`vzYtz g30\u0002gAI}\u001f?M\u0003\u0011V\u0003Z\r8\u001c\u0002Q1\"!Ԏ2@&Q$}0H@,(,/٫4\u001dD\t\u0016I\u0013IA'TvPd\u0000T\u0004\u0011<\u00148}/\u00193\u0002?R\u0000\u0000f\fC)Q;ɨ(\u001f}T\u0012{:6gIhyi%_HS-L\u001f\u00122ؿOMPQA9T9\u0001I!PIwU8a>\r}OH}\u001f\u0018}_}1߾p\n}pPPEq\u001d\u0006oD\u0018Ya\fS\u0006dRShݧׂN䮪Q\u001bvP0R)ԤH-\u0002Bj\u0003\"*^c\u000bV{W}n=8\u0007\n1\u0002f}\u0001R9%B'B'm{E\u0016}\u0016%D:]B„{t^\u0006s/,SW\u0000j/\u0005^5\u0017׊g\u0001@L^\u0019%^-Z^)\u0002^ЦI+sجeD\u0017\u0005u\u0017%@9\u0003<0*4mhD-\u001cR#\u0002\u0016Cbd\u0012\u0018w-珢\u001e\u0016\u0001\f#Q\u0006|Rd4^fP\u0006)TW-+֫%t+8+KZ*E\u0002\u001d\u0002\u0001QU)y+\u0003D.\u0016z\u0006KB 1\u001dB!\u00186TU\u001că>_\u0015Y\u001b^PI.T'p|G̼^Q\r^\f\u0004E2@˙צMk\u0014KԋQWTWKY+\u001cE\u0012\\J\u0015F\u0005be+sW^.ҫZ\u001a$L`\ni\u0001\u0006\u0014\u0015w\tţ\"fS3\u0001\nĠv;pG\t\u001bGia\u0006&K \u0016$*O$\u0010$ 4_2蕶0!\u0002Mx`\u0002Г\bV~\u000b\fr\u000b\u0011EmL(=d{諓\b'Ci\u00016־Gh%~:)(Y\"(De\u0000\u0015\u001a4\u000e\"\u0007Qi6\u0013\"\u0002\u0011MQ\u0002\u0014Hp_N$jnCtL\tC\u0019ϠFf\\\u001c,d\\qvYT\u0014;z\u00164j77#>\u0012u'\u0017u\u001d\u001a:#\u000f=wк=\u000f> T\u001dN\u0011$3g&,΃\u0006->\u00063\u0011੿ W0#*Vh\u001a$\"!}QC%R\"9\u0002ItEpEU\u001e9jq\u0003P\u001c4XA\u0012Bb\u0001T\u001e!|\u0003Cd\n\u00020\u0004*@Ca\u0000\u0002\u0010B\b\n(cC­Ҳ$3ш\u001ex\u0004:f\\铽?Ӭ\u00112\n\u001bj\f\nJE\u0015U3W'1d%^\u0014q\f{\u0018\u0001U\u000fu\u0006Jn\u0001ј\u0015\u0001Ϥ&$\u0015Ri ɸ [\u001a ) \u000fxA+,5\b}'VL\u000e\u0018}ɜU\u001cR@f\u0019HnU#U2S^=U8XH \u000e\"jU+DVd$<3Y\u0011\u0013q%L&)H\b\u0015I\u001c\"? )tcfՄ!Lr' \u0000\u0001E;E0o@\u001eN!\u001ebA- OI\u001f˪lR\u0011\u0001c5^m\u0003\\=LԆ=n+\u0011Ѧ\u0001F\t\u000b͘\u0001oD֓ќ4\bT Ya\u0014Vo;0;\nJ\u0018=G-fk\u000b|9CQuh\u00068\u00057\u0002YkCj\u001fcp\"[9ڡ\u0005\u0011JR4xE9n\u0019\f΍Һcce\\\n7T#\u001bz\u0015J`{D>-֮%\u0005Hc\reK\u001a\\J7ō$s\u001bC9\u0003rC|4]k\u0013PW\u001bsnp]Bл'){\fK\u0016 zek=~#\u0015lC\u0001lsԒhMӒs36fŲ\u0011\u000030\u0013֐+a\u0013isȪJ8\u0018w\u001f4[\u0007Dj\u0004^QK&6=<\"wQ@\u0000!\u0014^\u0011g+\u0019V\u0000zNqV8\\ڡpF\f\u0002\fo_j.8\u00148syaҨ\f\u000eg\u0019\u0000BV4ys\u0005\u0007\b\u0011.݊7MnЍ\t)BYxhV}xM\u00149%\tCU8N\u0017Y\re^x\fP@EW#+!p\u000bVU\f\u0017,ᇯ\u0006J7\u0006\u001asP\u0014[\u0014C\u000e(vQ|[4\r\u00012.Cm14\u0014U\u0002ӤJ<\u0003$\u0003jь\u0001q-|~@\bϛ\u001ftiP\u0006\u0003{aCzac\rV˺-\u0001<\u0000\u0018i+eΏO\u0007L> \u0013\u00063Mӊ,#j\u001eèlXׄ9{\fU\f\u000bɐ\u0005Zh\u0006\f1\u0007)@\"F@\u0001w\"jq1!\u0010&\u0003\u0018↖@@FMrra2d\u000e݇mͿdg&\tD3\u0011<4'yzkGѪ3v\u001csL\u000b!s\u0011\u0016Ģa`S(}nRH=\u0019\u0004\fW{dAK9\r-\b*`=9/he^ܟF\u0001\u0013Zf\u0017Qj\u0001jì=MyTm*\u001e\t8@0o\u0014U\"\u0004Bg\u0017\u0002\u0014GaR\u0002Xm\u0016\u001c\t-\u0013C#\u0003P0q\u0014X\u0005I^1!-\u0013x\u0012\u000f+d\u0014\rvfꘗ0\u0013\b1im\fB\u0001zIRy˜ظ3@9Iwjt)p~uCm\u0005yt\u000bRn\u0016b$3Ba`\u0007n|q9PHqԚ{܊*Wp\u0003B_\u0016OhI7,\u0014r#{\u0006L6©q\u0002#ffns \u0017\u0010\u0012\u0005:\n;\u0019\u0005\u0017kM\u0018NgxN\u0016nD:u4w\u0019\u0014Cm\\\ti\u0014\fH'zIp\u0002~aG4\u001c!Egj(WdF-Ꙋx4MMȬ\u001d7O ZBä8Td\u0013\u0019>0Z\r\\1j\u001d6q\u0014Ƌ\u001f(q$Hcэ Jz\u001cj .uL]\b4%TM\u0004K<9\u0005\u0001vJ\u0006\u0010\u0004\n\u00075wK\t-\u0010T;ܫS1\u0004R\u0017M:j\u0007ݜD\u001fVNաWKQ\u001dM'I+\u0001\tY\u0010\u000e\u000b\b\u0003ň U\u0005-\u0019(8~fI\u0007S&\u00030i\u0000\b\u0015JY\u00145J*H\u001f\u0002d8\u001dӒI8媈Ƌ\u0001yEa8 s\u0017\ra9Pnz䕴\te\u0000{>EJ\u000bQ:=~SIM4\"!\u0017\r\u0010M\u001ca^b\u0013\n!JF@<Ү9\u001b;nX&\u0004\bLH\u0004>\u0003̤0áOQ-\u001e\u0002cZ6[&ȘLG\f,¹6_M\tU\u0004lx0#\u0003p\nlKHi\u0012\u0019)L\u000bK\u0010\f|~Ľ\\?\u0003w*\u001f?.p\u0018\u0016\u0007_dn*`~\u00052y3\u001a5\u0014b@Z\u0004w\u0018ٓ\rV΁uNaκ[LRw\u0019\u001eB\u001e\f\u000e\b\u001b4Q_\u001a#SId*v\n,}f\u0002_\u001fY!12Ζ\u001aL2g ˫\u000fv\u0001ؑp4yvR,\u0001\rG\u0013\u0010\u001f\u000bL\b\u0007\u00049X92\u0004jE4*\u0014\u0018\"2Z9\\K2?Z\u0002EiX$\u0018>/2*Ոn]3з$jjokP:\u0005S)Cfb΄n)\u0003hAR0,\u001aD|+[DzxRF5hUV8L(\u0005.\u0016ôJd:CQϲQ>ҥ6&\u0015tM1*f\u001aԲg8g>-%\u0017DDG\u0019\bb\u001d\u000eVOm\u0006*\u0012J8\u0011-\u00126/=\u0010i\u0005\u0004)\u0003\fNx\u0003\u0014 `6j\\\n͚\u0014d\u0015\bVWoy{\u0011&]-\tD~OI~\u0001\u001c)!K6&VZ\u0003ZOzNQLAK=Iu Q4\tuiS&\f r}yø%)C7vCײ&\u0006{\u0000}z^D=ab~\u000f9\u0010XĒ=M]+\u0003(ս@\\Ͻ8rǥf^*#m/k\u000bj`kF؋)>!6^\u0018\u0003I8'H\u0001>e#\u0003HBe<\u0000꣌E\u0002MS|^`f^u[앸Le\u001c\n@6AM+\u0003H^\u0006{ٝZcZ^-^)\u0015eHzu\u0010x\u0011)\f@\u0006KgC\u0001^OFN\u0011Dh)\u0002\u0019W@ĭ8]O֋,\u000b\u0016륁\u0015륈뵮BuDt(=an\u001a[ԋTku\u00024@\u0006\u0010=6\u0000\"\u0002M\f1K,\u001bBa~8\u0016\u0012\rb~}zu@TX\u000b\b^1\b\t+\u0003t\\\u001fc\u0006\u001c\b(\u0014Z(H}:@ \u00061 V\u0004V(W\u001e<\u0011k\u0010*؈\fو,Dl2=h`.2\u0013\u0011:d\u0019*_ϙFa\u00055UQ8Y\u000e8vU\u001aA%|Ң\u0011\u00011\b\u001abd\n\u0016\u0010MY\u0012\u0016\fJe\u0013Jc2\u0000\u000fٴ:N\u00060\u000f\u0007)R9tN\u0010)k&gG{G!a>_\u001f2IISC8YZ\u00079Ir\u001b\r_\u0018uRd\u00006\u000eUݖN\u001c\u0002\"@q6D1HcvRst/1zyRx-\u0002D\nQGE2\u000f6\u000e@\u001c@\u0013a\f\bY(aCzwK8RۂQ-у2C4*\u000b\rtis\u001cԓǩa\u001ckP4,C.$6\u0007\u0011\u0012\u0010G\u001d*\u0001DҦ\tA\u0013t\u0006IC8\\\u0006\u000f\u000fj(f\u000f?\u0015/\u0017Ca\u001d\u0017\u001a遈p\u0000d\"ӏW(32*W\u00157IwvP\u0005f\u001f/6\nY'C4z\u001d[~)8Z>g|#(-*,!+fX\rB\t\u0003\nkB-\u0011Sf%r\u0006\u00192$3HE)\u001a(+\u001eAhB0YGT\u00033(jv\u0014\u001c̗T\u0004T\u0003ƼZCpS=f0\u0004zD9{^Qt*dGjv؆\n\u0001\u001aµܙ4Β44H4\fNI&Al7 \u0004\u0013uA4al\r\u0019JT!RqLQgRƮ\u0019XT+\u0002+:.Je\u0014R\u0006(\u0019\u001eױ}54L.\"/k\\\u0000F󅺢aď1\u000038ј>!u\u0013\u0012uNN\u0007!;\u0019a\u0000|V\u0000y?©\u0001M\u0012#\u001fD\b&#ʐ\"52ufZ^\u0013Px\u0016BZ}\u0015\u000f\n/\f\t/\t倳\u001al'X|$k\u001dV`.~\u0014Z_\rs x\b\u0017x]h\u000eh\b^`i\u0005R&WDK$$<\u000b\u0019k?\u0005Rk\u0010\t+/)זw]e\\\"l\bH~ge\u001f(7:XQ`\u0006i#\u0017m:JwM0\u001bw\u000ei.|jCO]\u0016rn]smwkǻ2\u0015^w\u0011Hk@\u0001oK]+;=#0br\u0013[b͕u\u00033\u0012S\u001f=!Y┞.w]*YzWn+\u0003dtֻ]'({\u0017戽j».9Gu\tޕn2U\n1|wy\rT.\u0001vWKsW =Qeӌ[(x\u001cOaxV\u00190B0>\u0015~\f=w=.+*'XwF_wYf.\u0011RvW+s+h\u0000\b\u00026v\u0017ٺkl|\"\u0018Hō\u001b\u0002\u0014jy\u0018ܵc+h\u0004\u001a(*\u000blqö3\ry-\u000bD\u000e\u0003<\u0000w橎;,\u001a\\\f.0ஓ,r$\u0012rW\\J\u0010K`|0wI\u0014]],]doqVKp9\r.32@\u001fd\u0001U(P\u0011\n[S6Ic\u0019{ \u0010\u0011r|Z\u0014\u0001t\u001cRCБ\u001aPbwҢ\u0014\u0006H\u000e.=\u0007W\u0006xypy#JIz\u0013:xp(*\u0015՛b=hC\u0014A*PazP\u001bFRk\u001bAõe\u0000,U@*\u0004\u0007\u0016KHd\tPŇX\n*&}\u000e]\u0001]erԾ]]\u001c]&f0frf\u0010\rvd2\u0000ll\u0017J\u001fX(-\u001f(\u0002\u0015Sa&\fɔL\n 5\u0014拴l!3\u0018as3ў:LP\t)\fG\u0004K^4\u0015Xta'\r*X:nB5Rd\u0012\f\u0012\r \u0019\u0004ׯ\u0004#U1CmBa*1ʃ#?_ZJj2@iH\u001a<\u0017\u0016Eڅڀ[\u001f-\u0015ҽA)tr\u0006 É+\u001dK \u000foK$P\u0000BAq6#0\u00139]\u001cUz\u0006mKK\u001c2\u001aYy3+aQ\u0010\u0001GFs.GVn)\u000bQ\u001b+fC\n!\u0013D\u001a\u0010$6la\u0006\u001c@\f\u0004`h3\u0018a\u001dáe\u0000%/Q\u0002*\u001f\b#3\u0002K \u0004\u001eԈ-*;=b!\n2C\u0016V(\u0006\u0011mغT\u0002DL\tue\focA\u000f;\u0014\u0011֕\fw\\* \u000et=ʉx\u0010|~0CտtSH\u0004_9a\u0013\u0012\f\u0005JA°MP\u0001P_&-;׌l\u0014\u0013\tE@H5\u0013O:|usj緞QZoIZ]\u0006^ƒN<7{/\u0003@B\u0001ITR\u000eLIP6Q\u0016\"0a(\u001d~[\"\u0006\u000f1\t\u001aM\u0017r%\u0005e\u0011PtFi\u0006HMg5M\t}}y%\u0003\u001c<\u001crU\u0018n)\u0010΅e4\u0004$9:\u0010|\u001enF{hCD\\І\u0014D\u0007\u001dN/\u0005f`r$\u0005E\u0012j'\u0019\u0000ɄN*%\u0018)yEnSy6e\u000beE\u0010\nK+e\u0018\u0014EjD\u00144fW&doeO\bD#JA]Xkj'\u0002W)-\u0016`G\u00023ȼ\u0002n\"r\u000fx~9\u0002bd\u0005#[8\u0002\u001a^w\u0018(U\u001e7X\u001b\f\u0015'\u0003\fR7\u0019 9'1dn\u000f\u001bf*v\u000fr.#<\b8\u0019\u001cD \u0006Y-\u00181\u0019Y\u0019;}2,hH\u0011o\b*\u001aR\u0000yH_FS\u0003\u0002]$\u001f`W\u0011=(jTōS$\n]0\"\u001e\u001c|F)RM`\u0001B\u0006z{[k\u00019kU\u000bM)%h+\u0014ФWe]ՊVw\u0007$\u0012P4Q'iQތ\u0013S\u0010^(Q;\u0019K$ke\u0007΋\u0012!:yY:y-5M\u0019\u0005\fI(\u0014^:\u0005&h\u001c&8\t*xBذq\u0014\u001f\\1\u0016\u0006\u001e\n\u001dLXp+|򺮭:V^\u0019 du\u0018B/*\byaF^y4*{\u0007D`h,\u0003,6\u0010񛃀GqJ\u0011SSnz,Uk\u0015ץ݈\u0017\"\u001f\u0017\u0001\u0012/J%^\u0015\u0016\u001b/\"\u00185\u0014\u0017A\u0013\u0018Q\u0006~(\"#6R\u0016\u0010\u0015\u0005E\u0013Qo\u000b\fJ\u001f4]\u0005\u0018|+\u0005#-\u0005{zTI%\rxeR\u0001/]\u0016W!\u0002/M$\b/O@\u0010^y셗Ӆ׈vyB\\xy~\txJ\u0005(\u001a\u001eYKP\u0004\u0010X\t׫#w\\!\u0016\u0014j\u0010\u0015$\u0006@NIJW\u0013B*\u0000p28)g\u0016+f+\u0013\b\u0017\b1\t\u0017+P \\I\u0013\u0004\u0012\u001f\bW\u0006\u0010\u0007p\u001a2Ẁ+ኔBpߕxGE2\u0016wx]&}\u0017Yk,IeN<\u0016i,%ϓ:0A\u00122\u0000]\nrV\u0012\u001d*ݸ\u0004{=8Qm^+FޅzWEѱO*YwawwiJwI\u0016w1ȓwթw]\u0019¶w\u0004ػD]\u001dE]g1\u0010Ol@L\u001a)\u0003Աg:v\u0000a}o\u00047oh0\u001d\u0001R\u0014\u0013C:AKtW\u0006_KwuyF\u001dNw[\u0002̨Z樻B\u0019Qw]^Qw=ZJaLw]үwW+\u001d0,\f\u0013#\\z\u0001.r\n\\ԉ]+25q\u0017T.\u0006]tY+ŐkLlR3˳p^\u0013`džd(i\u0006\u0007\u001e\r\\߸\"\u0004Hak)ue\u0006l|R\u0010tA\u0006Wn\r.\u001a\\\u0001]k.Fq\u0017\u000b\u0001k\u0011+U\u0013k\u0015\u0005܅\u0013\u0004%\u00026\u0002U\u0001\u0002|eƁ\u000e\u0002JA\u0000EҰK\u0003\u0007!8a\u0010\tX@\u0011k0\u001c\u0010&\u0019\u001dzx4ջbc\u0012Ϧ\u000eަHHfg$#4qYj\u0016Yj\n͂xfef[&n-\u0003x\u001c\rB=N\u0019͵Lkq\u0005`@\tzq\u0017'GJXf{gp쟕$J\u0006Ҙ]aCjlCj6e\u001eJY\u00060!R|\u0010!\u000e\u001fC39\u001eCH3&Y6!C\u0013ߠx\u0001̸:Uv9\\'3\u0007\u0012\f]\rDO\u00056Jc}\u000b5Bc\u0001!*0\u0002\u00130[du&ҨޙB08\u00114@ٔX\u0003.~oB\rNV7J\r\r@zx\tp\\\u0006g#ٽ&d\u0016w\u001e_ӆ\u0004<\u0011F\u0015\u000fn<%_\u0006)\u0015WLb%P<\t5(\u000e8,-5\b*HQ`O\u0000\u001ar\u000e'ڠ\u0010ʀ[\u0010Aء9S?s\u0006\u001693n\u00126sjf8Ⱥ\u001eQ2tlp\u001c ^\u0014m\u0014T\r%W}\u0019\u0000\u0007S'\u0002ǗH` ?(@\u0007N\u001a9ٌ\u001d!P0Q\u000f:]H\u000f\u001fYF\taN}\bm`xTE\fݨn\u0015,]\u0006'K躀>y\u0019Dz727\u0011qT\u001fB\t;>\b18\u0011\u0016_I\u0000GSE\f\t&6\u0014z\u0016Tލ\u0002\u0001c#JC\f0\u001a\b쉒\u0016\u000f\u0011\nun;\u001bV16((!\u00198\u0010\u0016L1t\\7qC{f^|/׏!==T\u001fh\u0004G\b&\u0004;\u0015\u0003\u0000\b@H !8gCD\u0005\n$컰\u0014uDL#6S5<\u001cT6\u0013\u000bDsLtP4nRZ:3]\u0018;-\u0004\fۄN1\u0012ꉠcV9!r:O[\u0003a@ңafP}@!hs\u0011DLõE\t\u000e3;5㌲h$d<\u0001L-G*Ì91\u0007\u0012z\u000e>z$y\f#ME/\u0016: !e4\u0004\u000f25KC\u000b\u0012\u0002\nA;\u0005\u0014J\u0002\u001e\u0001Ï$\u0002\n3>q?[<\t\u0015n<\u001e?-jQ'kd\u0007\u0013c\n\b\r\u0005R&\n[\u000bĄGAoW=ό:Aā\u001eLgZ`\"\u0013\u0002R3*o\u001d\u000bk&E|_hlX#Ce\u0014gV\u000f\u0012iFQK\u0019+2?/2ZҌ\"V+3R\u0016\u0005\u000b20AI\u0010\u0014J2\u0019\u000f\u00123\u0003l`L=-%\f9#X:\u001b'E\tExBc\u001a[\bԥt@\u0015m\u001fդd\n*z\u0015C%ǚaY[C:>\u0012VZtHP\u001d\u0019tgXe)^TJ~t\u0007\\);g&ąUYAb.\u0016\ts4G\t\u0016\u0013me\tEq1\rD\u0003\u0002E酷$ԉ~}\u0007zB V{7k\u00068\u0003fֲ%Ң\u001apN\u000f]Wܶ\u0014bGz\u001c\u0019\u001c.s\bRgsP\u0018&j0L42L\u0014a/LPhJ7\fBPB3@>(҃\u0014JSU\u0004U\u0019(୽D\u0005icEx`9aڊ&0\u0010ii\u001b&&4\"ŝyZxWUm{\f\t\u0017b\u0004g\n\u0005\u0010â1v0d1 3\u001bjj\u0002k <*zT/u%蕣\"lV\b\u0002X:,\u0019v\u0015p; 1{\u001b`]\u001c\u00137\u0003>\u0005U\u0006ka8\u0005Ƥ\n\u001b_=MoCm}JF0M\u00108N\fW>\u001c6\u001b\u0019Pa\u000eR\u0012-b\u001dP\\3'¤2\fZ'!)ZsBjMt]~O]ӭC*\u0005\r}Kbz\t@\t\u000fX.\u0003\u0016&#ERq\u0003\u0001\u0019L\u0018\u0017\"\u001d{($N(DZ\u0000\u0014\u0003!O>0X`>#X̥Ǽ\"֏N-\u00140m ,Z'\u001f\u0004Ν6o%Qi%|(e%,\u0006\u0006|\u0011,[!\u0003\\8\tȐwT_l3P;m\u0013'+I*\u000e\b\u0007K\u000e\bmYpiZ7e.2YzzV\u0010\u0002>FO\u001d2\u0016\b\u0015&L'>63h\npI8\u0004h8\u0015xw\u00156\u0001\u0017\u00162\\Jmdz\u0003\u0000C+\"\"s\u0016\u001fV܁\u0010+\u001cRV3?g\f&\u0019i\u0014\u001a|o\rNQx\u001e x\u0005,E\u00068%\u0003.#S)=}\u001aF):\u001dHdA_ΪAHA\u0015\u0015]ПV\u001cy/\u00120ɸ\u00151\u0001,\u0019@\u001bL\u0015F\u001dKȫ$:\u001d\u0000;@nr^\u0014gL%#'7!\ra7D\u0007rb\u001bX\u001cB\u0005>\u00010%Wh%j'*LN\u0011ўb\"\bؗ<5\u00040\tUؙax\u001c\u001c\u0014\tErT;#\u0019@5\u001fGp#\u000b\u0017HB\u0000\u0004V\u0000'\u0015)\u000ftV\u0014\u0019n\u0013Z\f\r\u0014\u0002f\u0003\u0011|cg8k2\u0000؜\u001cV.`tN\f\u00119\u0007\bn(T\u0011$\bOu\u0018\fBepF,lK/ Q\u0019`\u0018SRuAC{F\u0013Z%T\u001aJH7:g6\u001cF!;\u0012z\u0012\u0019S\u0003YW$s?\u001b\u001e),\u0013w\u0010;‰UYwM\f0nMZG\u0013MhBR7\u000f\fOmhs\n1\u0013|\t\u00155\"\u001cHZ(\u0010!EH5ID\u0019w\u0011ר$r>=4m\u0004sL\u000bV8nf20ٔ\u001ei=6ˬi%ze]ê׬\u0012+\u00047Z!ڈD\u001595q\u0003\rvڧ\f{Pk_.mλϫTk9\u000bR΋zɜ\u0017œWŜ\u0017\u0005ğWB˰+\u0003\u0005yňpR(\rㄇVH\u0016#\u0017\u001aHT\u0001T:.\u0003\f\u0013\u001eBy\u0016X[^t./D(/P+eˋGb`\u0012\u0015:3\"*8\fy8یW\u00060Nţ\b&t_ra\u0015\u00061\u000f\u0004=\b i)יr\u001bx}\u001fvHu$/>^\u0005:\u001e\fQ\u0012\u0015R%18k}\u001dE\u0018\u0015K@{PU\u0002Y\u000b?K\u001aҥ'UxI6#\u000fcx-<\u000ex\u0019s5\"\u0001\u0000SbrD\u000et~yf\u0011`\u001c9lT*eq\\m/rxe\u001d^\u001c\u000e/\u0005\bT+Uk1S\u000b55ښʮIxExePنF5\b'\t\u000ex=\nx-2\u0007x(\u0004x\u001c\u0013\u0010\u0000x\u001d\u000b+$M\u0000\u0011wN\u0017\\@\t8c'\u0014\bzbeJӢNif!\\\u0002C,p͊\u0012\n?p\u0002\u001bxQΞp{\u0006^*\u0018x<)¥I\bWe\t\u0017d\u0005!\\\rMJ6$\\q\u0018\u0012\fV՚2z[J,\u001d \u0016fpRMq@?4DgcS3\f8S\r]qԸuw}^]\u0011\n]o\t]\u0003\u000e]]\u0019\u00002ٿ+\"\u0013X:5(\u0019)eAM\u000b\u0002a|:5wx˻\\4\b\"XC}h%\"\u000e`:\u0011\fTɘIPJ-\n\u0006\u0012w׻\u001e#»֖.L_xgF𮷡{\u0017k\u0014+SIxWMxW\u0006`h\tBh`sػ\\\u0018\u0015EKCx.h\u0014r-}\u0007`\u001d0\u0010!\b33\u000eG]8%!M1X*Z\u001dɐ\u0001R>\u001aDw Z_]\u001a]\nK\u0001<Ǥ\u0000@EwYEw=LuEwɮN]m.\u0015n1:yX9aY\u0006\u0010w5V#\u001cmå\u00172X\u0012^\n\b\u000fh3&R#dܕFS[aEgﾬF\u000bG\twi\u0006\u0013b\u0012\"q\fwx0\u0018]]\u0019@xk\u0010zk+\u0004h\u0001.H\"ez\u0005u\u0005d\u0012T\u001b`陈k\u001c\u001aA0\u001cڙw^DO\u0010\u000fC\u001b2\u0003#b2 \n\u0014\u0018Y\u000f;=\u0015|\u0012\\|\u0002M\n\u0004\u00120u4\u000eLo\u001cجK\u0011Z_\u0015AA\u0004l1Ӡ!:\n!jf\u0019nH6\u001eTvS[wסz,>~BycL\u0016>P\u0011t%\u0019eK\u001afp\u0018.>2#\n\u001bKEe\tO3J6#Xf+Ld,Riv\u001eY9(=탛Z'\u00035\u000b'PtGa\u0014ja\u0010\u001fE\u0019Z}hkSwb>A\t* 0c\f@\u0013N(?\tLY\u0010HtI\u0011\riN0&jv\u00020H\u001eg_\\Ĝ񏳡\u0019\u0016\u0001S:nC#inC\u0012P-\u0003\u0007b\u001b>ŶjԡMr\b\u0003\fۃII-7kL38\u0012{񰄁B[׊\t|\u0007b\u000fl©3P)dyZ#=\u0018`\frJ\u0002/\u0003(8#\u0015\u0019jLskxgH\u0011`\u0002C;\nR\b\u0012Q\u0004+C۩b9P\u001da+Rp\u0001!04'>D\u001f]rtr\u00016GhpYk8du<ɝ\" \u0002/^\u000f+s\u0003m2'VO¦K:\u0010,R2*YX%q\u0019 HzL\u0014UtE;3!\\\u001d%V\\v\u000f*[At2S8Za}ų\u0011\u0013+Z*f>[\u001e\u0003h?\u0018H\f@~\u0012V+\u0004B\u0010]\u001f\u0014a\u0013Np\u001d`κ\u000e\u0010\u0018%\u00101\b\u0017aJBwݢxR9c23diP\u0004aOw\r!l\"j\u0002b\u001c\u0019`[\by:i!E}!~*\u0001T\"Y}ɩ\u0004N\u0010/\"{\u0004s\tQ\u0002Y9e\fKWM\u0014\r#\u0006\f0@\u0012b`zl F\u0014\u0007dk0ֆL\u000f\u0005T왪$\u000fR:zs$\u0011\u0011+\u0005K9\fJ=Ni`\\b\f[\u000b\u00044\u0004f\u0000\u00077\u001bHKge^w\u0014!\u001a”GP$\t\u0011Q\u001bA\u00183c3VF>Bہ\\`d\fi[\u0004rT.\u0013\u0014ӵ\u00133\u0003\t]Q\u001d\u0011\\g5G8ap\u001f\u0018P\u0016E\u001cZ)\f_9\u0004F`{\u0000NN\u0010\u0003ŴH\u0001\u0010C#N8nO\u00101\u001dx3f0od\u0018\u0017,gYJ\f\u000e_d]\u0013d1~*\u0018E_U˄FJ낫MW8%@,\u0014 '\u0003脜\u0001B\u0019X@\u0010\u0001\u0017\u001c\u0005H&\u0005H&KFNF\\=Fj#H&I\u0014\u000fC^\u0001+o\b\u0003.\u000bh/\u001do\u0017}YH@g(d\f@\u001f&Ȕ3Fi-BU/j\u0011uEmyšo\u0011UPbջ\u0005k JH}y:H\u0018\u000f,6]SZeu]NZe\u0006p\tV9PiR\u0013OX3 R'nNk\u000eTKAW>Fh?*OJzh'.REt6=\u0004\u0002Щ_7\u0003CˍgäP&ˈԥAB{l9\u0013W`˄0F|zVO4'*'@N\u0014f$N;u\u001chmP\r%ܠX\b\u0010l\fPJXڽcfmh@̦2;ÎJKD\u0002n\u0005*#g\u00148cܝ|8`\u00140\f\f\u0002\u0014K6k$\u001eaR><\u0003dvoI4x[귌[?[[^AY)d*0`\u0013\u0016Cץ-IX+}@{]\u0012ltAo\u0006\u0010%4SPń4`\th\u0006ǀ\u00142(@'דg7E588RO%-I>AB\u001anֶD7k=!\nC\u0001\u0014oi\u0005 \n'\u0016jW\u0015^O }UK\rR\t{\u0001\u000f\fh\u0010\u0002ΐ\u001bxEOȝc\u0004\u001byb)\u0007C\u0001Ϲ\u0019M(B\fY4G\u0010ll\u000f\u0002U|*ito]\u001e-AߋBA@_;_ofBKt\f8#`s\r\u001d\u0001\u0019\u000e0j\u0019\u0015N\u0012HZ&F\u0006H;p$|<6<\u001c\u0010\tlH\b\u0012к׳|\u000b\u001f-Vʈi;{ͣ\u0014š\u00102CJ\u0007/r\u0007/V\b`A!\u0014I5f\f;Dnr\u0006\u0013(F\u0010`\u0004qy\r1\u0003A\fX\u0001:*du9\u0016\u001dH\u000688ι\u001c4ze\u0011\nDz%'iIޖ)J!GN\tMԀ(\u000f@\u0001t\u001290s?Rd\u0013\u0004\u0013tRUb\u00075ZS\u0011l_qS\u0004C\u00059i!;1:\u001e\u0013z2@>ADv>2#Հ\\FɇR\u001cɈi,VV5k1Z\u001f\u0003YpM\u0013,\u001fm_A2ɫ\u0015\u0004n\\\u001c#\u0017mũzzzH\u0010^)qC9\u0012A\u0001T)\u0010p]0jA&\u00044mt<\u0006>0_p\fW2^Jf\u001929Wt+zl^#\u0004D_Ћbey$Vv^#8*y\r\u0016&-3\u00002-^O\n\u0018,Y*\u001d?OCS\"٥v\u001cE߱*@^x3.җg{y\u0015Z̼\u0006Jyn2\"t)/Խ\u0012\bT? ZUtRAS,W%\u0012P8 \u0013xH֛}\u00169d\u0013eDg\u0016B\u0006P'8wxx\t2\u0018yuX\u0002Z\u0002BiZ:WG^\u0010\u0004G^j@^\u001a/P\u0019l\u0018֌\u0018/UhW+\u0003|+#[\u000b>\"\u001a\"HxUPMF`Jv1-\u0013K\b?bL$+W\u0010\u0005Z\u0012\u0002-0xOT\u001fO23\u000b!\u0015>ZByX񺀬x) x*^䮊׆G2\u0002\u0010$X(r\u0014\u0006\u0018K`\u0015^AiaX\u0006O %|5?4$PLq\\\u0015|bz,1\u0002DA\u0003H\u001a\u0003 \u0004\b\u0006\u0006\u001f\u001eD\u0019\u000f^\u0002^\u0005T\u0002^\u0019Su5v:9x}H5xa\u001e/xU\f'xE\u000f\u001c\u0000x)D\u0001\u001d(eM0\u001d\u0011>SlNQ\u001f+OrN\"و w[\f:3mT\u001e0\u0019\\p}h\u0002ZDN¥\nK\u0010\u0016\bWgv\tC\u0012.\u0012rs \\Z\u0012.\u0015i%\\J4J(p\u0017p-\u001c\u001a\u0000.ī, :[؜Fc-\u0004\u0013\u001c\u0018۟\u00101\u000f-00ږ\tЗ뢰\r+ߕ\u00017.V%.M~bE9+4\u0012|:\u001ddwY8wA\u0014d]\u0007\u0001Ģq\u0011ȕ\u0014\u0012G\u0019V!&]-\u0017\u000022!,4\u000bS8\u0017tjjjٽbV\u0002\u0013,AKEC񼋮\u0015HRw\fֻn],zQ!+\u0003Rs\u0010dC\"\u001aa\u0002\u0012m\u00108$\u001f྽\u0000\u0011\u0005l7\u0016\u0006߂Tk!,i{Y\u0007U\u000eFK4\u0005\u001a0\u001c\u001d)%قu^0\u0013S\u0000\u0001m\"!2ʈ\tV+\u000fxB\u000fԙ\u001c\u0018[\u00199\f\u0013؀`L@wX\u0000oXLD\\l\u0000&'\u001f#E\u001cka\u001dk{%=DUVCpT\u0000r\u001ap0UB97<|1FTA4\r:!H\fAB/!u\\={hӞ*f\u0006\u001eCE\bnb5C\u0013\u0012\u000f. \u0013-bFX\u00044\u001a\t8=q\u001ct\nǩ3;ObgA\u0014\u001ewZ\u001egyy\u0004\u0002\u001c@\u0017\u0006\u001dQ\u000e cWZo>\u0016?]oq\u000b_\u001ePEDe\t\u0019\u0000q#xpcmnSi1jJ[\u0000\r\u000evJ#\u001eBvAd*\u0003W\u0007[x&@ c L .~<0\u001dae¼\fbM\f\f\u001e\bH?\u001b_wF5䋥|\tn\u001e4\u0017\u0015M\u0007S`uh.aj_\u0011dci\u0004M\u0002ص\u001a\u0019\u0010\u001brP\"\f\bt\u0007J\u0011Ƅ-\u0015\u001e\u0004FP+2\u0011\\b\u0014N(\u000e\u0018[d[4#H\u0004\u0014ߘ1X\u0018tЭVf{e\r'^S40b\u0015=\u001a4qᚧ1NN%*҅3\u001e7]\u000ffcpF\u001a:\fϐq擕h\u001cK\u0002g^J-\b\u0019W4\u0005*hY憄%4WDkh\nQi7Q\u0000X\u0011ukޢ,>\u001ePpE\\\u0002\u00172\u0010;4\u000e\u000bfJVf\u0000qPJNDҠ!\u0017\u00027C$+7OPV¥=ol\u0018*\u0005\"QL6#̱ٓ#\u0019\u0010TgjP\u0002|@!큾|B?:>}H;xGJ%\u001d-7F#%+\u0012tVBl\u0006P\u0012\r\u001b{\u001e|kzx\u0004.\biB<)#J}?\u0005\u00060D4\u0014[FЩ\f\f4\u0013?쬣7\n33cq)\u0003RP\u0002W3\u0000hI\u0012J1; V@j\bzxg\u0015>\u001c3\u00024@\u001bZHqn4U-%\u001b\u0005\u001b00$\u0005A*_ \u0012Ч8i%\r\u0019`D\u001b';0CG\u0013́'O\u0004\u001ek\"{Q;#\u0005\u0003!H\u0013De%EYk\u0003Xk-TkgQ\u001eڹ\u0018h pMufb\u0011P-)(rΪ0,}\b]K\u0001]^C[\u0018:AdB\u00180nuOwO\u000e$G`p%;#\b>pH\u00063u\u0014\u0002dB\u001e\u0006H\u0006aD\u0007\u001b+EJQ GB\"x\u001dl\u0018KMN.'RN謈8\u000foZh2\u0000]EaR5}{dN\"5\fpj 4b\bi|\u0004+]$E$:d\f(2\u0001M\u000fHBv\u0003j\u0013Z\nv.c5 K\u0015c`^8oJؖs<;l\u0003yM;\"\t%rbv1s\r:++\u0011 ;~ޣt\u0005iE[5\u000bǟ\u000f\u0018iA\u0004\u0019\tfvSĉ\u00062{sr\u0012-\f١5KϾ\u000eR\u001cb3uK\u0001H`2$pqV\u000bS`@Q\r]Eàk@\u000b<&)oBZ\u001cSN4skZ07'\u001c0ې\f\u0005Q\u0007c\u0005pOSOOC5 \u0013\u0014FB .d5Ӂ$ב1q|(;Wp)\u0003nkyW\u0004\u0016׋\u0006\u0018\tv=p@\u0006y@G>\u0013\u000e; Z\b|h񊻨VA(&~r\u001cr\u0014lgI\u0014AώL\u0019\u0000U?jEvP&\u0016I<`\u0019\u0004޾gH\n}/OA\u001d<^\u0015\u0011^7_\u0004YA֋?\u0013\u0001\u00128^'\u001b\u0019 \u0011꥿M׊\u0013@\u0006\b\u0011▉\u001bNDԭ\u0000\u0016J)4\u0003l^\nv^D^#P\n\u001e^oA/aA\u0014*G/k\u0017\r\u0001}^'B%޼Fpd^a`B(\u0001\u000e-넁,i\u0016Y\u001a8By˄tqf{\u0018Y5Fc\u00016b^\bn^ʛWq1/Nb^xb^\u0017;KR\\\u0013yީLT@I^^./A\bVbR}'BF\"\u0018,]\u0014\u0004JJN$&,B\u0019ƣ\u001dEY\u0002#CK \u0005\u000fRQv\rendstream\rendobj\r30 0 obj\r<>stream\r\n8E\u001c\u0012\rye^!\rAC^\u0010JhOB^l@^c˒W'\u0018ɖ4^w3^$2^1^ \u0013=^\u001eM9^\u001a#^\u001dS\t>gInlX\u0019ə\u0012\u001b\u0000N\u0016H\u0015I\u000eŧPjYh9nY\u0003#\u0011/\u0011/Q\u0012/\u0011$^:\u000b{\u001e+2}l,\u0006lߔxxux\u0005JxeU\u0010/ ^<\u0015\u000e\f\u0017F\u0004ū1|\u0018tY>#L7JӼyP\u000b\u001dN\u0017,]\u000fr\\u\n\"ؖu\u0011,12@+\u0011+3ip\rRPux:\"\u0012Dx\u001f\"؝\u000ep+;mxV2<\u0018\u0017^\u0010\u000b.\u0018\u0016xI\u0012%D:\u0000!\u0019\u0001\"\"I\rUF]Z4%E \u000e\u000eTg-,GX\u0015\u0017\u0005vwxh\u000f2\u0013\u0013\u00161\u00032\u0003\u0003b\u001bxm \u001axe\u0000G+\u00032(\u0018xV\fL_\u0000^\u001eJpa\u0010)E1SKĥ\u001f\u000e@N,\"d\rՅn\u000fX\u000fHg>f\u0012fz:\u0004-\u000608W\u001cZ/2G2Bz9Љ\u001c\u0000,\u0010a\u000eTJc8\u00050U,_\f<-*XF\u0011\u0006lԁm$lU&Rh!\"!27;B}\t\u0006^\u0006X\u0007\u0000t\u0010rB\u0018\"\u0004J\u0003Oϊ*GqaC\u0010C)\u001eYȐ\u0004*#\u0019\tlC6\u0003MV\u001f)\u0003Ͱe\u0012$We\u001962 \u000fm$@\u001e\u00164ޙI\u001b\u001b\bՐ6M)U\f Gh\tNAR7]c\u001fN+HH6>rr&O9Ў+ W\u0012\u0019go\u001dxR|2L\u0006\f\u0014\u0019:\u0018[)I;ij:\u0013bl$/*)T\u000e>G\u001f48}nsXpu%\u001eAw\u0019h\fmD\\e\u000f\"\u0004_P_BAEqe\t\u0017\u000bJ9\u0003dIdqY)9%qHG \u001f\t\"\\ބ\u000eGT5\u0001T5q9|8r\\\u001d\u000ep\u001df;G\u0005tsksbO\u00077\u000fr1TO:[\u001fh\tIIB0\u000e*\bɱ\u0014M01\u0003(Z.t Xyh%+\u0010mi\u0002o+ql5D<\u0012\u0019\u001ajI\u0014D}\u0011\u001b{\u0011\u001c{\u0006\u0002@N9\u0007a-*_\u0006%\"WxP\n\f\u0012\u0007W\u0004lJ~&!I]@'2\r(>Q+\u0012s\u0013\u0019\u0013C*>13\u001b[8!,,M/*\u0014섃k\u0004X0r\u0006H<`ct+;V\\\u0011%!@\u000bK\u001d \u001c06\t+g\u0003IAI\u0001\u0000\u0002\r\u0015\fY\bCR+[\u0005z(DU\u0014\u00123҉?5|\r\\pT'lT\u000e*\u0014\u0018*O(ѭY\n\u00065\u0010ݭKV,\u0018,`\u000fr#4A\f1Hh\u0019`E'\u0010̰\u0014F\u0018xԍPqHa%Eq\nQF!q|\b#y{;\u000bQQ:G4Y\u001b\u0012Tȥfa}f$^3.\u001c\u00074\u0000\u000eTPuF`yT!\u001fm4yO(\u0003\u0007=D\u001d}\u0004i)\u000eˆ\"ސ\n!\u0011#rCb-pC\"K\bv\u0004{\u0019PV>\u0014g/(F\f)\u000fa\u0011\u001e\u0006\u0003j@,)t\u0016^\u0016\u0019`\u0018^\u0000\n\tE`5U-p79yeF\b=&)?d\u000b`\u0006~+\u0015\nP#8RjD*XK\u001f\u0012\u0005*s!\u0011R\u0001(\u0004[f@i\b9Q:dY}M)\u0012e##Q\u0016\t(ڳ\u0002IB\to\u000b*\u00011 h%\u000fϴƎ4\u0003ЪG)}7QM\u001bB\u001d\u000fH\fڽniY/ⱪ$zHwb\u0016#\u0012\u001cYf>l\rh׆d\u000063\u0005\u0001O\n\u0016\u0017\u0012m}Yê\nz[\u0011/Gf\u0004o\u0006aԑBb\u001býuwڦ2\u0007Sus\u0006 pˬKVo8F\u0016\bA&;tP\u0019\t\u0014V\u0002\u0001U-~\r G+\u001a|pm\u000e\u00044\fZ!c\u0017k\u0012\u00192{:|bDkYurpe0\u001f4\u000fL6W\u000eX<<@7LS\u0005Fx\"\u0016!{\u0015eu\u001a-:\u001a69)\u0012WES\u0014\u0006/mH\u0007g\u0014\u0019@.\u000bLF^\u001e\u0005\u0015G0adFhSfYz\u0000\u001d\u000e\u001fG sxn6ӓ2e\u0018\tC\u0005\u001bEpM\u0004!մ攐G\u0001x4mh&*V$pU\u0000iO!q\u001b6\bƋQx\nֲX`\u0019Ա<\u001eQ\\3q@\bL\u0002'Tq\u0003\u0011D\u0019 \u0012}B\u0016\u0001[\f\u0011\u0004!F\u0010BD\u001cCT#\u0010&'\u0018\u0015<\nY}J-2}\u001d4YB2Q\t\u00169\u0003\u0017\nZ9GS&#¥(%MkXB4\u0005f.{\u0006od]E09f\u000b(O- \u001f\tЃlH\u0006\u0012t\u0007)4Z\u000f b\u001cI\u0005>Br+zKq\u001dR:!\u0012q@0,1j#L46H\t=\u001d\u0010\u000f\u0001<(!C\u0006\u0017w\u0013lH\u001dH3L\u0005E&\u000bujKsN\f_:\u0014“JQR謐m\u0010\u0004\u001fr\u0004ўq2Ȓ\u0001Z۹\u0002\u000fR1&*}5BlP\b9\u0007\u0002$jjT+Ւ%vb(#d\f:%K8R\fлc^)!rthl\u001cn\u000e KDٗ\\sԚ$0*1\u0007*F+^xA:\u0019\t\u0018u{U(\u000e$v\u001a[S)\u0003T7bP A\u0016U]&CB/xgWÏ\u001c+t-]R\u001fE!}\b\u0006S\fp9Gɐ0TD\u0017\u0003N\r*\u0004\"?dpTRrH\u000b\f\u0010Tr!I]#X'\u0012PT2ǭX\tW\u0014۾Œ\u001fGZ({m&({A:\u0002{\u0019\u0010\u001f{q\u0000{8\u0005ݝ\u0012!P 5H\u0006@L\u00063^Z\fE5R\u001f\fGH4 \u0012\u0001<&\u0013pkb+zW>+\u0003\u0004\u0018yze&uz*Dzf!6H^%T\u000b0^\u0010S^R*\u0005r^\"6\ry\u0003y\u0011J3\":L|Fb\" \u001fϽB\u0018\bD`\u000bA0]J#c¼\u001b\u0016z^\u0018=xt\u0017(b\u0014Ϋq\"kTjU\u0002q߼2ۘ0\u000265uͫ\f]Z5XS^YP\u001f\u0012)i+\u0006#\u001d|'\u0013\u0013\u0019\b\u0018<4\u0001q>\r$8]3@ݡt\u0005Gɰƙ,S(*ƺ5\u0005)\u001d\u000eryLqyiV j\u0003X^NI\u0018C^]\u0018!/W+#W\u0006P9dB+yڍLu*\u0011H\u0014\u0007le^\u0005?ntp\r\u0014q\b\n24E\u0001JRZa;@/XB3Ƌ1+M\u0017\u0015pDƋ+\u00030>~V2^\u001a2^2^>^\fo\u001f/\u0018/uB`/W6ǫ'JqxFxm\u0018'w'\b\u0003,\u0013A0W#\u0016\u0000|\fv\u0003t5Z\u001cʹt.ȦR\u001a/\u0002=3\u001aBR?\u0002Z}\u0002u6\u0015,\u0004t\u001d\u0000\b\u0002ŋ\u001avc\nTf>\u0012?,\u0013\u001f5GVPxx$f\u0013OuԫG}\u0002VQfDyx\u000b31!\u0019\u0000AtPV*x*@*J@zrRं%?\u0011\u0003s\u0017\u0002\u000fk\n\u0013\n)ƆBdq$\u0001E8~\u001f\u001eG&Q\u0012\u0014\u0000\u0011L>%߳f-o\u0018tS\n\u0016\u001cժz5V[\rs\u000b5X\u0010>\u0019BzM\u000b\u0011rH$)R)I\u0014RV})D*)B\u0000\u0011&\u0013\u0017\u001a|\u00124\u0019\u0015*G\u0018&\u000bCΠ\u0014Gn.)\u0005(74YLӘY摮P\u000baW\u001byൣsb) \u001a26;\u0016\u0004In\u0006\u001cÈz#<4~Ƶ3|k¾і\u0014>Q<{\u0004\nC\u000e$\u0006%\u0005\u001cJxer3\u0010\u0018\f>D\u0016Dc\u0013S\u001b/ɺ\\\u0016EV*4I?G5hE1 FF\u0005\u0015\u001bhJˤ<}픦*픒\u000bCywX'~eR(sd7\"FrɢX`Li\u0006C)\u0005mޔ~)R\u000b.C-EբpE\u00052|d`к/a\u0015̵u\u000b3\bӴ.hS7]\\1_\u000e\u0007[\u0005H^\u0015p\u00060iE,ʤ>2 Hz\u0011(I\n:\u0004\u001d\u0012IF|㗎cCmױS\u0011H\u0004\u0010l\u0003#X\u0014,)6\u0003\b܆\u0006L)eK<.n8\u0005\nxܽ\u0005+ڷb{\n\u0002*,&(x\u0000\n\u001d\u0013r#\u000fUS\u0000!@\b@{\u0016\u0018h\u0016\u0019\u00009D/\u0013rE-Iҹ-y؎L[6RK\u0018@\u0012\nR«\u0014<\r^\u001fy'\u0003=\u0015\u0001\u001c\u000f\u0005g\u0000Df0Ēdh\u001d\">\u00175R8\u001d3R.\u0019<\u0014Dɫ:(JP}\n\u0004\r\u001b\u000e \u0015\u0010m+75\u0002P\u0007B!\u0003RPURVa\u001f\u0011X\u0005\\Zw)\u00070 \r\u0003\u0007\u0012cbTĒ\"\u0014\u0006BB^\u0018:N9A\u000ewˆ$\f0(\b\u0004\u0002\u0001A0\u0018\b\u0006@o\u0003\u0016hv\f\u0001 \u0004\b\u0013\u0000\u0005(\nB\b\u0010\u0001\u0004Մ'Y\u000e&j\u0019&\u001d\u0010\u0000Pb\u0012\r\u0005%\u001cԼ>8 Gm\b,\u0003\tLlʐo\u0001md\\콭\\-Y7\\\"\u0016\u0002>\u001aS9j8\u001aTJU\\9@.^>Ɍ<7|\u0016D$\\\f/7\u000bkɶ)<ۨ[ \u0012j\b\u000b\f`\tO&\u000f\u0016qepŝoc5\u001cQ&\u00068\u0007\u0013ۗ5f]\u00052\"1S-\u0000BASF0\u0000?e-A\u0006\tjB۽E\u0001Ůͣo\\2D_rXD1V#*$ɺ$\u000e\u0013C\u0014\u0003HPY+!\nHa3\b'P^a.^zp/\u0019X$0\u000edyt\"OS\u0007\u0017N\u0005\u0015堏1`BVB%0\u0001ׂ\u0002rݬ^`\n!\u0018\u001fdo/:XKȕ\u0015P\u0015Be|[')빉\u000bqMob=DE\rmozC\u0017#S\u0006/\u0001.\u000f\u0006\u001e`_\u0015X#z1{Ub\u001e\u0010SJX0 pVZu\u0001ԎJzQ\u0013GGF=ꦸr\u0007\u0005 vk\u0000Y`\fQRKY@\u0003p\u0002K'2p2أr\u0007(\u000e,C\u0010f2t0=p\u001a3BWv\u0003\u0013\fj-_}K>-V\u00032{sn*Ѭ\u0001p\u0006nd?ۓO|\u00075`VT\u001a`lvC!P(F\u0003 \u001eW1\u000137;+mZQ~ʷ/nL\u0000x>\u0015\u0017\b\u0005;\u0001:\u000b\u0018u,i\u001c\u00106O\u0012\u0019\u0012ċ\u0002A\u0005\f\u0013YuƛbF\t\u001d\u000eB9\u0015,m\f5hW=5K\u0003r53a'\u0000M\u0012d\u0016Q!v\r3\u0011Oy0YE+H\u0012%S\u0013X\"AB$AN\u0007;0A\u0001JT\u000bq\\_.VFAHU\u0018k\u0012S\u001brXYhP|ܤ\n6\u000e/\u000fsx:m>~8\t\r\u0003zXigH^Kr\rN\b\u001as'ѩh'7^rޔ\bt`k\r>enxD\u0001=qAo\u0013>\u0007\u0003YH\u0003\"-\u000b@~\u001aR:A}\u000eJ[Kj\u0019a\u00155\n_*!SQ(Ȉ\u0017@\u0000 P\u0006\u0003\b!\u0006$\u0005-\u001a1kGm\u0016\u0013ȟhd)^Z񜖯j:5[`\u0019$0~R\u000b\u000e\u0002syZA\b\u001e\u0004}2\"doS,Sc(Ե\u000e-NPShnSЙDGOA_\u0016ݤ\u00064\tj \u0010J\t Kc\u000bÊ\u0017ʹ\u001b\u0010\u0015LB\u0011$j\u0017Fl\nH5\u0001E*\u0005%*e4\u001a\u0000\u000bl!+?!\u001em$J\u0018{Qd>6e#'WQAe\u0019B;\nyԏ8G\u0013\u0005u\t\u0000\u001fVH\rl%6~4\u000e0~C%ɶ8 dG0\u0010;U\u0004B\u000e|Է\fVI:YŃe\u0011\u0002d.,$c?>@D\u0014E\u0016Q3$\u001d!\u0003j#d\u001d%¬\u001ao$cѡ\u00073\bG\u0005V巔'd\f!,\u0018\u001e;-<\u0000k4\u0002Ꟛ IN\u0007E-E4\u001d4@$\u000f`ӷH\u0007:9Gi\u000b$G,\u001a#\u0012A\u0012\u001e4|2\u00055㙠#ఏkΩ\u0011\u0015@-\u0013rv¨=*n\f0S+H\u0015%)<%\u0019\nA≅yd\u00022~|D1@\rܗk\u001f\b$1\u0018\u0010xV30AkZհ\u000e@\u0010w&Ca0^\u0016BXh*('\u0012|7U-?~\u0003$]\u0014$\u001dkxp#\u0006w2\u000e\u0014\u000e\u0002\u0001 \n0lUq\nJ7\u0013pMIQ*\b\nr\u001f\u0004\u0006\u0007k\u0000dȲ\"\r(#Lc•-f8̱\u000f1\u0018\u0011V;H7\n\u0004ѷb\u0003(QMS1Psx\u001d)<#\u0011&v\u001dlХ\u001227!gYJ3c8aZ\u0015ّV@\f\u0000\u00160\u000ebwN\u0019$pI#9\u0002oJ|\u0005}\b\u0018c5j>0U\u000e\u0006d\u0015LOC\nO\n)\r\u0014{O\u001bi*K]/qP\u0007!8T@c\\#0kB `\u0010fFA@\u0011'Dk\u00185\u0001ZOg!\u0007)\nEv\u00105\u000es\u0002\u001a'Jq\u0002LbR\u00007'{t7f؍|\"\u0001+pD-\u001f\tR9U|설MƓRq+\u0014\u0004YL\\QL\u0002g#AU\u0014\u0013!N\b`1XHC׈3g\u0002'K\u0005\u0000H/Ưܓ\"\\C|>R6ITT\u0005P!\u000b\u001fOCPŞ4\n7i\u0015\u0011Q\u001cS\u0000A&V\u0015\tt\u000ePk\u00163\u0001 J\u001f\u0014#5\r-3i\tb'|\u0000@_*q\t돊%\tK꭭\u0011\u0000\u0001\u0003bՑd\u0015*v\u0002l_\u0012\u0018\u0010\t\u0004\u001dLC@A0\u0010eD\u00076Ȉ\u0000R\u001b\u001d\b\u000f\u0006CGi:\rd\u001b=UaQŮ\u001a/㑢pȪWX`K\u001eyZ\u001fUJ\u0004BP upH1R8X\u0004!\u001b\u0002\u0006pNZJ\u0016O}~f>㱰\u0006/\u001f\"\u0002\u0016hQ\u001d1Y\u0002K?\n\b\u001c.\u0011_\u001a\r\u000f\u0004Пf#\b$Zx\u0005\u0016}XGXa\u0016\u001eE9\u000b\u0001\u0010\nNIWKK\u001f׉\u001f(D5.@\b:>+\u0015CK\u001aK\bKdBsCA$l(g\"釸H0(3,\"\u0000\u0015a\u000e\u0018\r\u0006bcf|_* \tMj*Ez\u0014\u000bLeLB\u000f5U R\u0004\u0011\u0014\u0019b\"\u001b&'\u0019[\u0012=7\u0019$GEPb&\u0018V\n3\u0016\u0017BI\rQ\u0005բ,d\u000eOh\u0004\u001aC^4#l\u0014NIT?S6),\"+\u0000aSg\nK%y-,GŠ\u0004\u0019B\u0019+詢$X`\u0000\u0003<_\t2T!s).\u0019%ѪR^\u000e*Ɉ)d$\u0014cPh\u0006'\u0004\u0004ydDRΡ#acE\u0005T?\b\r@:+$AΗT6h\u001f\u0017FJ#U2:U.\u0002JcN`\u0014\b)\u001aŜ,ŰGz毟f4|dp`+N64q\rQme6vFW2\u001cNi\u0013:E˭.kE\u0001|\u0015\u0000cYkk\u0007@kْS\u0016wT\r\u001e\u001d@׼? w`ܯ\u001cԐ$搁\u0002Wuh\b\u0013\u0000kSc\u001b$ӂ\u0002\u001bGNٗQyn0EpB\f\u0000:e=6\u0016\u0004s\u000b\b\u001e2Ugꅋ\u0001<+r2\u00163,0Qm=8@*nGTf1\\ss|F\u0002@ɮP:e2}sA\u0011aQ;\u000e ʥD\u001e\\d.RF;fF\u0010}//U颱4|aze9\u0006v\u0000.G脙dZkL \u0000`a'N̄xt/\bX\f'{2p\u0004o\u0006Bݚ1&h\u001dhlN\u0002wSڐҔα<ٱ\u0005\u000f\u0004\u0007\u0016^\u0015'yOD.X\buOb\bH \u001c;hLA8R/.c ?7jhc㖜2ȺIgPedc\u0014\u0014\u0004RxAw.\u0007iT\u0015@\u0010\u0002\u0001\"\t\bc&\u0005\u0014\u001dNz\u0002GigW:^\u0005cg\u0003\rqqī-Mx?$ӥ-\f\u0002\u0011H AfxMT\u0006b&|Rc$BUQ\u0013JE:XK{.AՆ7?бk\u0014*ЯJEyM\u0003\u0005\rDouE\u0018\u0010\u0010\u0012~\b\u001f/\n\u000bzP+v\u000bl\u0016\u001cUc\u0004)^{c\\Nyx^;\u0012ў\u0015\u001do\u0004\bD\u001e\u000b\u0011>)K2\u0015%6a\u000b1\u0004\u001a\u0015-\n^l8w\nAM=f/nͭ\u0015xN\u0011T\u0010i\u0011@b-c lI,VΨZ\u0000\u0003o+\u001b\u000b\u000e\u001b/84\u0014p̭ #\u0000Pt8b4~ctqOzF-d5Rl \u0003p\u0016|K\u0001\u0013\u0018=pߔZ;]}h JX^@\u0011I\u0005YDb}Q~-ʠ(Ӛ&K7D\u000f˧\u001a^\b\u000fHj3&\u000ec%\u0014K\fK)sS\u000e\u0016b4VNQb\u0014UJE,Q;=?\u0000U\r\u0004:zBСd#\u0000&\u0005\b7X?U=kE\\b؈\u0003rv\n*¨tR\u001b\u0004GM\u0016ӬWz%0\u000ft{{*\u0014p\u0003G\u0000{83 %|B$\bx\f\u0005TjW\u001d\u0016e;z\u0014hШ(I׺\u001e\u0016fEڭoٺy?!7g\u0004@S\u000e\u001fT?z\u001dT^\u0017񓞀M%\u000b{,\u0010~iըT$[\b^4B\u00198Bf>P\u0014:NQ:G\u0010\u000fiF*QF\tGd\u0006E\u0010y\u0015\b\u0001!\u0010\u0010\te!R\u0012P\u00168\nf}\u0002:U#\u00025\u0004zԦOv\u0012\u0005P\u0017ǃbݻ'\u0005\u0019Ŷ~\u0014\u001f\u0015@Q{l\u0014J8;7\f!*P\u0001\u001d\u000b\u0010IT\u0012~R\u0012\u0000)\u001dW-iJGڹF@s}\u001a\u0000),5<%xJ{L,\u0013>1F,;u܏:\"Dݴ\u000b W\u000f%\u0004!sCz\u0011j\u00027jRIg@\u001e<1yc\u001ekίWYש:Jc\"6\u001eaxJ'l\u0007.\\}r\u0012\u0013gv?9#Dt*s\u0010\u0004E\u0016cd\u000eo5@\u0019ʁ_ \u0012\u0001('@\u0016!$\u001ek.E*D3\u0001ʉUv(S\u0001a:r\r\u00189!gYPFTa\u0000Ǻ 6$`T{l|;El;%\u0018\u0015e\u0011W\u0006oͪLa>\u0016Nb\u001d \u0004ƪLL\u000b!\u0002F\b˓V6վ2^i\u0011[\u001do:}D?$\u0016rN ID n1QF\u0012\u0013\u0012jC\u0001@<,\u001b&A\u001f,\u0003$m|;@J]\r!\tPkd\f`\u001d\u001ao?\u0000^g)3_\u0004FWֲ)?Tiƽk\u001cX8.i'Uۈ\u0007Tcj\u0001ԐK\u000e6+<(5}g$HQq,E,A-S\fڦ.jhCKbuwQ\u000e\u0004p\b\u0016\u001b{/\u0015\u0002r'\u001e<\bL:h\u0018\u000b\u0006>Ȧ&m\u0013\u0001\n\u0011\u0017iKy{1Fh(Ӗtc,9\n^H洝C\\cG8D6\u0018V\u000f5|px\u000b\u000eK\u00054grPS*$׿G(\u0001\u0013m\u0007H\u001f渚`;y%Vn\u0000Squp744\f'9[\u001er\b/aox]\n^+\u001d֡RBAc%e\u0018\u0003ALF53ȑ*;TucGN]H3IK\u0019jGeB-A\u0018kN\u0003y^\u0006#[\u000e,nצxGk0\u0001J\u000e<\u0016?P\b\nGF\u001d\u0014~A'\f5ĺ)+\u0006vEh['\b\u00067$U9bd%8' \u0012v^yLWA\bO\u0010v\bKB\u001aGUD\u000b\u0017\u001d\u0006\u001a\u0015\u0004\u000eI\b~t9,nL\u0006%\u001a\u001b\u0005\u001cBhA\u0000T\u000b5\u0016̣^<\u0006*]8ypRz\u0017jGqQ\u000fȊ;\u0001\u0002QsVHp^{\u000b5=Ҧ?XɁ^\u00186.\u0017ي\u0017Ğd\u000b^WjY\u001e#JEiAR}-(/C\u0011D'\u0007\u0000f S\\\"zK\\\u0004\u0001Hʸ$Bu5Y\u000e+\u001eV.h&-93\u0019\u0011hHĿׁY\u000fb߂S\u001cMT\u001a\u001bZzy̋<\\[eV\\eVIɖж\neAxL_a\rb=&Q{:\u0014W$\u0002\u0000r$w(\u0011h]k\u000eˣЌ-p$nU=&,$%A#\nFZK\u0014^\u001eUd|nѐԧO<.&[\u0006\b2P\u001e;ūE.\\GN\u0007^#\u000ejӍ\u0018\u0005k2)]:\u001e*\u0017~S\u0002.\"(K-Ҩ⒭˥+\u001e3~\u00063r\u000e\u0019\u0015сqN\u0004y\u000b%9:9SKN@=*D^GpJ-)<\u0016`-\u0012\t-K\u0013]\u0003Q)!o\u0005үˑ87\u001c\u0003$\u0019f'\u0000\u0016\u0002;lu+cq#8E)\u0012\u0014AXNFl](w\u0002Ym}B\u001e3\u0016\u0007\u001at;Z1\rgxGU(I+2#\u0000;\u0003u\\F\u0011=\u0012\u0016\u001f'\u001cS\u0004i0*'ٲ'\u00148{c*\u0014p\n\u001c \u001aiu.1yc\u001e<1(gIfmF5jW5/Tm:I\u0011jALGb{eJ,>?{3\n8E͖5&\u0013zƭˢ%|\u0000\u0013\u000b\tc꫱(^Uʂx3݂K\u0000׋ĝ.b\b\u0007\u001cOJ\u000b+3\r!\b\u0001cXMHo\r\u0018Q\u0000\u0005'\u0018x= \f\u001a64s\"hhR3\r\u001f)s\u001d\r5c,\f\"\ta\u0013ka5Fgֶ\u0013e\"ܬ\u000e&5`^4\u0007Ƕ\u0014`!KYŦL[ljK\u001bZ껻c\u0000>\u001bm3Ew\u0011i2\u00146`\u00068\"\u001634\f\u001e\u0002\u0014jôH!L(ӵȩ4IUþXks#\u00076f<\b\u001cOM@0M\u0016\u0011\u0012W+=6l|\u0006/\u0019L.pPyʒp9sq\u000e?;n(ْ@*\n2!IR;ċrXYΐ\u0014`\tX,YIȘX(SVU\u00164\u0011Gu%IF*\u0000j\u0016)NV4LAQ^OpinȞpDS*\u000e\bU0h8ct&\u001dLK4#o\u00030+/]/\u0004\u001a\u001am\u0019L\u0007G:P_ԃf|jIsc\u0004\u0013>EЈ\u001c]\nvX\u001es=V\b묤\u0015վG\u0004hR,0\u00071W@t\u0000j<\u0005yS\u000b왖\nVZc4^d|Iscw=\bEpL\u0000rwX\u0007\"YaE}??\u000eae0@j\u0003l<\\\u0011\u001aq@\u001b\u001d\u000e\u0015=:0z/R\u0005\u0005)ܚ\u001b\u000f'|\fՃ\u0010\\t\f|\u0003\u0007bW\u0000\u000127op\u0006 \u000e\"Rm:d\u0000\u0010'\fu6Byӛz\u0000\u0000\u0012C#r47&\u0000p~\u0007!\u0002gh\u0001d\\\u0000,~^=ʢ8\u001bgTe\u0005Lp\u000e,;I\t\u000e2pZ.;Z\u001e\u0003HL\u001cq\u0018{A̬\b#WT \u0015hVЮZ\u001d\u001e\u0000\u0000PNy\u0016T47\u001aPpBJ\t\b\"VƉpZq$iy,3\u0004/YE+\u001dՌ;:\u0011+c\u0003#뼮\u0016XpZ\u001e<1yc\u001eX\u00001`C3}\u001d\u0005tR\u0000J V\u001d>6if8Ug8.h->(@n\t,\u000f\bEWW@uǂR\nJzl-?eN9e]TYR߁D\u0005)RtH\\!VPF\rz\b)c\n\u001d\\\"e\u0016FYR,#\u001aIkn~+<\u0018|n\u0018@^\u0001rOW{\u001b\u001e\u0002|@N^\\H5(\u0001|\u0014\u0002\u0018+\u0002O%1sʫƬ\f\u0012\u0014S\t\u0006ӛW\nőǂdȀ.qh^c\tׂ\u0019H5tOd\u001e{'\u0006w\"\u001c\"mkMk>\u0002\u00152c\u0018\u0015l(X\u0011B\t[1\u0010 /\tmP(Ж6|3poN\u001br<6OJ| {(uc[ЧPfJ?su\nլYَm1\u000fn\u0010S^:ufCuu4\u0007y7*E~oM!\u001cH\u000fз1RY\u000f䱕vfؕl\u0010̳km\tjBʷYwB&Q\u0014\u0001eA)4,Q\f 8\u0001\u0013Z}#ξތ\nu@\u0016կƆZ\u0013YkVCC\u001eoЋd\bP(\u0015 oK<\u0016C\u001f>q*\u0007\u0004g(\u000e\rL2G\u0001̜%x᣿}$_3dZ\u0003!eB#SW.Z\u0006\u000f2kԋ1nߴ⯒!8]p)X\u0002F;1;\u0002ga+4\u001aՑ֧-P3R`N\u001aEJuNS\u001a\"yc\u001e<1yc\u001e<\u0016JD\u0007#8\u0015d/*ɜ\u0000\"ܥ0=ֵP;X\u001eI\u001e}\"O+B&΄J\u0000^:._0\bec\u001eN9;j\\ U\u0007q\u0019պ\u00055x+qY!܉H\u0005f\u000bՄW;|b%nJ\u0000%A\u0013(/ß\u001a\u001fPTk\u001eaΒ\u0013\b5\u0017\u0017\u0005\u000f\f\u001d\u0011c߲\u0005$uఛ\u0003s?**쑃2p!-X9$C\u0010Ab)I.\u0010`iAKi\\eIl\u000e\r_\u0014ʇ\u0006%xLuN.\u001fA\f 4h\u00024\u0010Q\u0001q%xلTЈ-$Ur\u0017QJ3W\u0000x@rA0Z=f4j!J)Ѓ@($2S*<\u0011RzuP\nu6\u0012B\u0013©\u0007\b\u0003w|J\u001cHsScZ-\u000bXH1HIpk\u0019\u001c2z۹*V*o펐+\"cX\u001f*\rYȄJv\u0000.2\u0019(NlJbJMJ\u0000ȷ\u0011\\lᱮPZJ\u00198UrW\rtug`j@XE\u0004'?T4@\u000bt\u000e16V٠a0Υ*,!\u00058\u0018\tݗiDj\r<\u0006R`b\u00132!(yU6YCxe\u0016\u0010\u0010\u0010\u0011(,gmEƢV@,2.2\u0000_d32Yd4Ř1 3uy@x]\u0003]\u001b\u0014h=d\u001c>d\u0010Ȇ<9P\u0006)\b(\u0004,O1\"c8+\u0004%B|\u0016|\u00061`>!;\u0015yu\u0014z\u0017\u00152\u0006\u0019a43d(e\u000b\t\u0004\"q$Ѵ\\\u0011Pa\u00152\u0011C\u00123*0fkB0f\r\u001c30dEsƬdcf\u001ac\u0001ư\u0010Gnu׻<<ј}\u0010iT\u001bAvũ\u0007|\u0007Y{\r2Q-ٮ\"B'a\tI\f\u0007\u0019D0\u001e^\u0016!&_Y뵜H+\u001aYC קTv\u0000)\u001aYH`v\"Lyc\u0002Ay\rC\u0000\"F3^AV]AVZNABA&~H`=X*J\u0014Ry\f_O\u0016Jqѥ;q%&7 9c(u\u0018\u001a_&\"_6/3Qee\"eeac\\קV&\u000b.%u\u0019=h\u0001[\u00008\u001c\nA\u0001\bZ\r=\u0016\b\\4/^.BeQ2O\u001c{^\u0016\u0007\u0000\"/B\"/\u0003d%.\fڼL)u\u0019^tt.8eq|2\u000e\u0004fC:\u001b;k#K\u0017.\"\u0001=\u001f\u0003l\u0013..8.\u0003OLy\f]&wme62t\u0019't8]rmDB#\u0000;8ve02w\"2dK\u0004S¥m\u0006\u000e8|󘌊®\u0013:YO\u0003T^V\fr 0J\u0004ueM\b+岮D\\\u00165U\u00045-:4\t\u00124ezVp#uRg\u001c\u0013\u000b2|l\u0005Ygن-[A-[[,-\u0007R%IP3z5R%}\u0006;?\u000fXpcsjvP\nB(7\u001e01\u0017\u0019!f!”-+-[mt\u0016ݲWn\u0019~l\rualh[\u00168[-\u0013y\u0014yl+[*[Ύ-SA>\u000b\u001b'\u001b`^=5#\u001ekO%L\u0019*\u001e\\9ϣ!\u000bBW\"<шt9q\bq\u0000\u0012aHucJBe\u0019\u000beoo[)[-s-\u000bOlPne Eee`f\u001aJg+ȗbh6'\u0014$[zWﱴLjѠ\u001cK7\u0006ݚB]e\u0007ٙ\u0012cAD>G&ȡ\u001b4B44Vejم kY2e\u001e\u0000[2\u000e[<=Z6 =ZU,\u0015\u001f,TZ^Y\u001d8\u0001\rj\u0007گ5$t-\rգm\tA9\f85`:5\u000f?\u001d\u001c\u000f^\u0019\u001a8\u0014G1U\u00069a<(+u\u0000:\u0000\u0012LJ\u0005ZF\u0007-\fZ6.\u001cZR\u001bZYŐ\f:YBm\u001d\u0001-\u0004q\u0002]H4\fkwZib\u0018tv5>*8\u0003\u000fO\u0003Aʝv2ѧ\u0013@FN\u0000YA]8\u0002_r\u0002xCw\u0005PE\u001c*\u001dt{y>\u0003P66y\\TsLTk\bӿ>\u0005cK\u000f\u001aʩ&fĥ\u001a.Êj\u0007ɧ\u0010pcj9\u0002Z\r> A\u001c\u0017\fAO\u001e\u0003\u0002'>I@&T\u0001\"-40D\u0000k\t\u0015\u0002\bv6&\u0006{ft1F.)x\u0005PP0y}\"eٵ3\u001c|j#-\u0011\u0010AZBne\u000bNuUSq+\u001c\u0000]\u0003\u0000nV1)&3n\u001c=FWXkIHBƂz!Q(\f>)xE7)xTOBTy&YUDp28p\u0000]\u0012q,L(L;է\u000e\u0003t\u001el7(ދo>Kײre\u0000d\u0007\u0003`F\r\u0001|.,\u0010g6\"0\u0012\u0010J$\u001bV\u001aW\u0003\u0011hb0[D#\u0014\"c(\u000b\"\u0014\nVđ6\u0014ma<\u00145:u牉5\\\u001eC*&\r&\u0007b\\&\u00037\u0003p\u00060A \f\u0019\u001bW\"i\bH)t}v\u0007\rp\b9}<(\bʆ.:-\u000b\u0012D’eDɇXGk|.\u0019Hx2NX)v\"0&R\b\u0005\u0006\u0005P\u000b\u001fJ3xF\u001dLChÇd\u001c\tx\u0013,Q]\u001f\u0012J\"|P>b4s\u001cėsss<>A6PJA,z\u00047\u0001\u0015\u0004ȐDAH\"V鄉\u0011$R\u0000ٞ\"\u0011?zb4fXEI\u000bW$\u0000J\r\\@\u0004\u0013\n4\rOi\u001a\".iP\r\u0010ˤil1m\u00183\u0001\u001fʃiʇ\u001f8DL8C\"\u0016\u0001\u0015\u0007\u0013\u000e;(\u0018\u001a\t\u0018\u0002\u0014J\u0018@\u001e\u001b\u001f\u000b@&B29C\u0013\u0016\u0015)L\u001aY\u0000,\u000f5HŸH\u0015\u0005E\"\u0004@݄F0DzĿbTTXE\u00009)TFXJ3]|\u0014\u0001c\u0006\u001d'\u000389m>2E),$F$s\rs6L\u001aem\u001ch:\f\u0014t\u000bt\u0002tx\u0019\u0011`Yj\b|/z\u001cXo\u0002LْJyr\u0006\u0019\\@a!5\rNF8,hƧ4GF\"\u000e8)@\u001c\u0018%8<1'(\u00147a\u0010vu\b::X7X\u00137X\u00117XsnNf\u001a#\bmL\u0018MP\u001cc*\u000e\u0001Kmq\\5%E˗a@>r\u0012?bE\\J\u0012\u0017Rn\u0002\u0007\u0013Ai1҉d\u001a\t\u0014\u0001\u0012irB}\u0013\u0013`x\ni\u0015\u001aE+BWV\nd\u0016\u0014R\u0011?\u00025fܯ\u000518|N&A~\r$qJmK<\u0010_\u0011IJ(v\b)/fUPDžP\u0006W\u0005Md\u000b\u0002kf]D'0\u0002Vc\u0013pntR4J\u0006n:st\u00049zK\u001cYM\r\u000f@\u0004l\\*E|Xw\u0014Gp1\"\r\u000bO'*E\u001a\"Qm@җ \u0006O-ĩhGKVfҫ;\u001c2KU\u001c\u000e0AOn\u0018\u0005E:\u0003؅n4CyL\u0019pgM8r:mSkluv0\"\u00125LuLi|M(\u0000\u0006]*9|\u0012{ڹ-!\u001cw^9dD\fjv&5F\u001b3և\u001ex\u0014\u0013q|1HŘZ-{o-]*\u000bOX,,p\u001b@k\u001c9%\u0015'w\u000b$C<'S\u00032zcl%!\u0000\u0001\u0004\u0000\u0015{P\u001fU-8\u0006\u0005cGEҀ82HP\nR\u0011f\u000fF~\u0013:Z{@le\u0014g3xA&\u0011haA\u0010a6B0cJ95@u\u0013fV\u001cf\u001e[;f\u000e),\u0007\u0019I,a1\u0014SI\u0001B\u0002?4\\\u001by2(tb\n\u0004\u0003\u000e+,vPCs\u0011\b2\u0007\u0014d\">*.([\u0019D[ڑ # *A2AfuA\u0006qiAP\u0004`C\u00023qF\n:}kflu9\u0002-T\u0012I*\t\r\u0016\u001dh\u0014t<40d\u00030\b0\u0013T\u000e`\u001a9f8=Qb\u0019\u00025\u0001Q\f\\l\u0003\fcV[~*\u0002~Y\n'C/X~$rf<\u0014~\u0003R%H4:\u0001\b2f\u0015z_d\u001dś),V\u0000^PLElٽ_Ɲ/;%/d<&A!l\"lD \u0003\u0000lU^\u0006xYG4\n,\u0004\f|NP^O3\u0000\u001a\u000bF\t#.\u0006Nt]\u0014T\t\bZ:5X\u0002b\"A4((o$ړee&\\\u0000e\u0011y\u0019GA\u00134z#2z\u0001@2#z\u0011l\u0017]]Z}\f\u0015tF+@Fy>:/$\u0019\n:A\r\t-\u0012ve\u0006؅.Z#\b23\u0000\u0001$Y/\u0012/\u001b\u0011F\u000f$ȭ\u0014\u0018\u0012e!e\u0011wVe|e/-e!\u0013eeơ\u0018)C˼eee%\f\u0000\u001c).ÿ\u000eyX-ufn{\u0005:Ѩ\t[3;%\u0019\f%y'>Yj}&by|v\u001e.3~\u0004\u0002\u001e\b\u0000\u0001yO,6!<̭(\u001f\u001bm$8W{\u0017\u0000\u001a\u0014/0\"dq\u001d`\\2a^\u000f)9\u0010\u0001ﳿ\b}6;\u0006>\byLD\u001d|\u0002\u000f>3\u000eJHg\u0004\u0016g%e t|\u00069ٱ\u0018\btl\u000f/mZ~b=)\u000e\u0016a\u0017K@ЛGZ\u00001[\\uS:B+\f\u0011҂p\u0006$ܛ-c-pEJϖhT|EeNhJChDz޲mc3F*\u0003\"]0\u0007\u00035cC\u0015|\u001aaˢj\r:\u0018\u001cB\u001654ɨ :kpraVd\u0019ԓ\u0010 \bX\t\u001dZ\u0001\t\u0019MR2Cز2\b2A&ez63\u0002\u0010Z\u0006\u000e\u0007@\u001dCj/M'V\u0012\u0000F\u001a\u0014\u0014\u001bHS\"\u001b\u001a\u001c<\u0004a\u0013iH\u0014\u0012y)\u001dU\u0015/^w'V\u0010F\u00008\u0004f#\u0007\"'9@\u0018[\u0012\u0010\u0018A\u0002\u0001_#Q\u0010f+\u0003`蕙\f\"V\u000exE8{\u0016IMY\u001aJlnvR\u0018<>Vo\u0012'aiFnC\n\u001cS\u0006\u0015M\u0017\u0012\r\u0001./nPvd\rFȊ(\u0012h@p9g\u001c\b\u00191X|\"AN8#kL1e`i;\u0005k\u0004\u0000Qd\u0019B;܀*k\u0018iνğ<-Fc\\\n=Qn\u0004Gm\u0006]Gs`:k\u00136ߢ\u0003D)`\f\u0005>\u0011ԑ\u0012\u001cq3h'\u0010a\u0003\u0002':\u0000\u0000A\u0018E\b\u0013*|cM/A\u0005(A\\%$3H&$3\u00071k\bl۱\u0011hȵ%bwp`A\u001fB0\u0003(–B\u0010'\u0015MV\u0012G\u0019A4z,Gq@B\u0017\u0002hC/\u0004<\f\b\tR 夈\u00015C+\u0010Y%M)ǐ\u0006ŠS\u0012\\\u0019>[ J\u001fJ\u001f:]\u001f>phP\u0000CZa6حN+\u00044-\u0018\tqhp,\"8|\f$hB\u00008U\\AW0&\u0005\u0013\u0001\u000b%E`3ʋi\u0018]m\u0018Ѥ0\"A\u001e\u0007\u0001\u001ctTt!<{Vݡ\f\u0003dw\u0003\u0016\\\u000f3$\u0010L2 \u001co\u0010_\u0013c\u0007\u0004B`cGI\u0003\t\u001e\u0014b!\u000eN@_+LrrR(.(Rf0\ra\rY(\u000f]\u0007MQ\u000f+\u0007k@\"\u001d\u0013#P{0\nDitFuPV8J\u0001@\u0019\fN z\r{r(sRl\u0015MNJ39\f\u001eK\u000b]8@h@\u001at;Y5`\u0006K\u001bL\u0019)\u001cƵ\u00076d\u000f;\u0013#*\u001c\u0011\u000ba\"XB뉃;(ƄU\bF\u0005X\u0019aZbOɤ*8\u0019ʓ3\\\fOeI0)*H\u00033L*\u001bN|\u0014\u000bA\u0018aٴ1\" acĽ1BeX\b$T$\u0006-\r\t}Ba\u0015y9)<_#,8%Hp?\u001dB\u0000\f\u0018g8\u0019&gLZd\\lPt(\\ 0L>j78tJ'\b\b,r/1i Lٯgb&\rNZ̬JH>\u0005Kd\u0016\u00162d89g#9\u0019]\u001a)\u0003b\u0018q\u0000q\u0004QY\u001f\u001c,\"\rK\u0014\u000fl\u001ef=\u001c(\b\u0002r\b!.d\f\u0001\f怰9X\u001fH\u0012\u0003\u0014wI';Q\u000e锖h%,18 Leig;\u001c+ed!K\u0005G>Dzt\u001d\u00048\u000e`.%k\"$51\u0012B0GI8%3\u0002M\u0000x,\rɥ3Z&\u0014\u000eO 눣\u001aVy\u0000hq%0陒2`\u001dӡ;\u0013?/š>H#5x,*NĢ`$\u000e&B\u0000\teels>We?2=\t\f\u0017S\f\u0017)\u0019.5WS%ө\u0001Zwd\u000410֦_kS>IL~hV\bd>rgAЬFtT2='.t\u000041j%e\u0016&\u0000E29J\u0018t0鷒\n\tk;XQ&M%4h|Y\f\u0000f\u0013hެK\u0005\u0014q1\u001e\u001c\u0014S2p]yMW\u0010׋/h5r({ғ;\u0019`H|qą\u001dǠ\rc88\u001efQwi\u0007+T#Yofdǎ\t\u0006ruM9\u001bXcWL0#\u001a\u001dŒÁ\u0006şq\fL6*d/he|bvZJt:қB\nivI\u00009N H.`\"$\u001ca\u001a鉾\u0018\u0004iȹY<;fs2\u001d\u0012m\u000f\n211hc\u0013!\u0018r\u001br$rٵ$\u000e#\u001f+e\u0004%\t\u0013%\u0013a\"}=R\"+UXhg,r\u000f(2o~\u0014Ye)2\u0015%Xd\n\u0001b\u00050\"#*)EuG\t,_[}5\u0014\u0005\u0011@\t\"<2\f;\u0010̢\u0010Y&C!*#2\u0003am=4ƙE`EL\u00157iB\u0006*nZ\t\u0019\\*d \u0013f\fqi\u0001\u001f/X^^\u001e/\u001e/K,<^\u0016\u0002^ݯ\u0005֌틅\u0004\\VV:@*0V\u0004Z\u0006\u0004.սBHu\u0002\u0010x,vVa-\u0010(9\u0002S9GdK\u0001]w.\u0017uYּD;e/ex7Cu=up겂e l\u00002\u0002.S.Cy(]Vl&\u0019ɔӁ|uZ.\u0018%\u001aQ\u001c\u0012\bN[T!p\u0012׀{qa\nL遀\u0001Tk\u0007H;O\u0006f@@e<\u0002u\u0002m\u0000\u0010lCkL\u001b\u0011]\u0007,lՖZ9\u0010d>M({\"*WwTaGpx1\\j0/m\u0014fAJ D\u0018\u0006\u000b]\u0005\u000e\"$\u0018ʐ$\u001c[\u001a6\u0000q\rM\u0014\u001f0!L?\u0000k†\u0016\u0007\rM,1\u001bͅZ\u001aH-\u0018%y7eZj{G\u000e\u001fp\u000e \u0016\u000b8SyʑF\u000b݋\u0012DgW\u0016УW\u00140&xRNr@:X\u0014a\u001eˡ\n\u001d\u001a\u000f\u001e\u001b\u001fBAN@'9\u001aD\u0002&T\rf&^fa8T\u001cK\u001cO\u0017ֻJ,=V\u000bN'\"KB\u0002gʙ\u0010\u0000nmg7yӼ#\u001f#x}\u0007eZN\u0005#!&\u001a(jh4\u0018t\u001cO\u000blu\u0007(O\u001e;V\u000fK'|\u0012\u000f\b\u000ba\u001e\u0011I&\b}Z4d\u0016稄X\u0016=8n\u0006BE3H\\]\u0013\u0007BΧ;!\u0004g1II\u000bǮ\u0019\u0002i7\u00018ٳMCz$\u0002gbD\u0004\u0015\u0010e\u0005T$\u0018\u0015\\O AA`HX9)/@Xh#]d\u001f0\u0002\u0010d2\u0018\u0011c\u0013>`\u0002!\u0001P5+GѸ틹\u0011mVQX\u0007D|*\u0006\u0012\u0005\u0012Qj\bK$\u0016\"b܄\b\t\u001d\u00146j*<&4!b};EF\u0005\u00180,ɐD69h}$\bc@\u001a\u0002WaVtlCVz,\u000ey \ra+,`a97D=\u0016\u0002\u0001Z\u0012\u0004$,pNtR\b\u0017Bo;¢\bD.\u001a\u0018dl3\\#S\u001c#kaҨmnpxt)J;TP\u001eX.rI1A;c\u0007Ka\u00140\u0010A`4\"Z&e\u0016TѲfҘ4X\r\u0000>׈;kŤyڍkGJ\u001d\u0007r\b0\\n|/#\u001f@%~W@H.Ӆ+ZܦC\u000e֔C1\u0002{\u0016i_R\u0004\u0003yIIB5)q\u0018Nc\u000bƈ4:Y1\u000bnl\b\u001d~\u0002\u0017{G?~d\u0007cpƏ-\r\u001eS@j!B;s2\u001d?F\u0012\u0014\u0019_@108%&ڥ`\u0000*>i%\u001f\tȵ(\n\u001eޯJGyU`VZٔ-Ÿ\\f\u000er\\Daw}\u0013ÉK\\)iQq.Yxo\bD%h\t4N(2gUX\u000eЫ2\u0019\u0002\u0019Br\u001ayI\u001e\u0001$0t1\u0003e8=\u001eԘyTR5*\rP\u0013'x&x\u0019Uz!]\u0014FЏE{\u0013-5jF\u0010F\u0011\u0017&\u0006^r؜( fT\u0000@8`ؠ9\u001d吷˯Θae,vT\u0010=vpi=B\u0003\u0007䉹OI؟\r@Zr૩\u0002y\u0014qd6VU/,e9Ƶ~4^LBha\u001d`1fe!\u0010t^~X*TP\"fP^\u0015qpFfa\u0016\nr'\u00037F\f\u0010wnHTУH$\u001dp\u0017ߧ!wc\u0007;6x=\u0016L~P?wSr\u0013\u0007E8LԂ \u00000.Л= :>e\u00165G\u0004?+΀6_cP&G(z3FaϜ\\`K\u0018\u0014mF\u001b\t=63dWF]\fv2\n(UϦf>%sz\u001fн=*WכL=6ZoO9}ߖl3\f\u0019\u001150\u0004Iݪ\u0015~\u0000oԟ{W\n\u000b\u001e\u0002,T%\u0011\u0000}MfIhzQ~Q3{\u0004*[R\u0013w10CgPǘf< Fb!7\\ޞLuBd'\u0007h%0\u000e;\u0014G\u0011Q!\u0002Kr&x\u001f\b/ݗq\n|>>!,Q\u001a\u0006\u000b!\r@CKu^\u0016Vy\b):u=N9KP\u001b\u0013\u0001[J\u001aO\u0004q\u0015}C}\u0015\u000b/g\u001dRG\u0014p!}3$7z\u001bnv\u001ec\u00161}U\u0013J,LRʥ`eg+Y\u0004X{Ѹo_\u0006܇\u0017\u0010g<\r\u001f.\u0014\t!B_mP!\u000b0>3>/\u000fz5ϑ\u000b\u0017W}\u001a}Ҍ:\u001eT\u001cpthԬ0j2MIpϘ)\u000f\u0016^/\f\t\u001c\u0014?}\u0004kLhK\u0014\u0000\u001e}M\u0000ImD'j>h֜@.Q6L'D9\u001f\r\u001a\u0001K}}:sߵ@q\u001f\u0007຿v\ta\u0001W\r=va#63y\u0019^ 9t\u0014l{\u0007a~\u00066V\u001d\u0002T\r\u0004\u0017\u000e(v\b!-}\n˚C\u0012=F|TXp\bIa,0i\u0016ߓ“9Cy\u0011V\tH\u0001\u0012\u0001հt' U8\n\u0013$$@\u0010V\u00069i\u0007Uܴ\u000bR\u0012\u001deXb11Z}\u0004ℎڅM\"\u0019\\'\u0011*t\u0013j\\L\u0004jΈln>1\t(ʺ\f\u0012\u0000cj\u0000dH†!†s\nS\u0001\u0018(d\u001ek\ftp\u0018M!\u001cdhCg\u0007a!\u00006ߠh4N\u0010-dLGhGb`MɒKLp,#y\u0001\u0010j(\u0016,o\u0001\u0011rbǘ\u001eea'\u001f?\u0011\u0011\u001e\u000f0\u00028A머څ<\u0006\u001a!(\u000f/#\u0011BS$*\r\u0000\"E\u0012-\u0016\u0004@ĝ\u0014_\u000e\u0001a)DZ|\u0012˺*\u0014RfZت\u0003ձEv\u001c\u0013BS|j\t\u0005B\u0002U`eXSi\u0006/5<.\u0006SiCE4(\u000f\fF>\b\u0010\u001eMP/tX\u000bds\u0006\u001d\u000b&n\u001c\u001a\u0006PG1P\t%dȖi\bLfI}\u001eKB\u001aM}!\u0015RO\u001e1g\u0000\\\u0018\u0004%\u0005\"H%Nt\u0004#\u001e\u0000x\u0019@\u00127\u000b\u0001^t\u0018\u001a0>0\u0010\u001c-\r)׫CH\u0017@w\u0011!!\u000bݩ2KTaa+3xMqjjdLިESE=\u0006!>\f\nm0\u0018\u0003URTFT*AAU!,@\t(a\u0012o$\u0014c`\u0018\u000f\n&@J@c*z$\u0000\u0003s`m\u000fBc\u0000\u000eYL!\n\u001d4\tJ{#j\bShKŪr4\u0010+8\u0015GCe]\u0006Z\u0006gv\u0019,N\u0007 *\\\u0014\"1!nJ\u001ef\u0006߳\u0001\u0000\b0\u0018-(M}O[J(\"q\"r!Bp\u0014ƫ)Nl\u0007\u001f\t\"+'`D\f\u0005@k\u0015t6ՠ#<\u0019\u0019\r2\"bD\u0012\u0003 \u001f\u0005D\u0005VC\u0017%1H\"\b͇\u001eSt\u000ei\n!\u0011#R32iX\u0012hH&\u0010\u0000Oex\u0006 8\u0001K\u001acqjt\u0015mf䘗\u0003գ@\\4G*\u001cD?Gy߉h?jT\nJa}7\u0013\u0003\u0000 PS@\u0018p\u0001'D;\u0001\u0010d19ux,f\u0002\u000f6ԐM\u001e\tLB&\u0015N\bS(N\u001e\u0003P dTt6i\u0007m4<0=\u0012,\u0004\u0018g+\u000e~\u001cVpAIuc@&͎\u001czG2;^\u0006\u0003%\u001a,Œ\u0004\u0005[\u0016\u0002\n\u00158DE;b6fA'F\u0019~vO\u0012݇Z)񗘂\u0001H/\u0003˅\u0004\t\u0018\\r0\u0005\u0003\u0016\u001d4;[Qhؗkb\u0015\u0005\u000elS3\u001d4c{z1>welBh\u0000\r0ܙ\u0003x\ti\"y1u76FէmP=&\u001f,C9\u000f\u0002Ur\"<\nw\"\u0002\u0005\u001cp>b\b/'|^У;aFߎX=r@\r\b\b\\N^4d6c\u0005PAc|\"X\u0005\u0016H7e\u0014\u0015*\u0011\u001d\u001c&.*}Y\u001cc\u0017\u001e\u001e4@&\u0011\u00012,\u0016'$\u0010\u0015Z`\"IN\u0017\u0003ɐ\u001e~JaYu%\\eݨ=@y*)\u001f+XU`WCZ\"\u001a9\u001b - }\u001f141Tq)cpJ\"z|E8e\\\\40\u0011*1\u001djmM\u0004y\u0014\u0015íHIv\r\u000e_\u0004a$dq2GnB\n\u001fʢ{BxKIr ~\u001e\r\u0002nM}\u0004JR\u0015-.ZJf-V]K e7ɰhJPx\u0015۔\u001c=69\u001c\u0015i\f;?Q(V)bHŘ*ӂ[\u001er1`gm4?b1\u0005\b\nEeX0\u0011\r\u0006\u0002\u0001\\h$yv2\u0000h+\u000eڔĒH\u0016u\u0001\t}kS\u000bbM\u0016\u0014M\u0006i\r\u0015\u0018V\u001eCKOQ\u001cp4_L\u0018\u0003K\u0001\u0018}\u001dZ2t\u001a\u0007\r`k\u001e隬0{%い=v=zt)Gr1'V)TX$t@JrDSV(K/\u0006V\u0015M\u0001n9\u000b4\u0004ta\u0003i\u0015,}\u000f\u0000q\nD\u0010!#)\u0011OF\u0001vs\u0011\u000b$N1p\u001drjpD]ŞAiy\u0017RwV{үS[QR\u0006qK̚%!ֵC:t=6O\u0012w_#P\u0006W\u0000wMlF\"\b˥\u00153\"ӦX\b\u0014sM뾣&R(9D{Ɣ \u000f\u0015Һ$q\u001eZwmX\nXXerٜ೚-\u0010\"A\u0018~\u0014L\u001a|M\r>⣃? |\bLOr(\u0014\u0015#_>=gSfe³\u0018L\u001f\u0014\nMRNS\u0014\u001d\u0003:H\u0004 Ұ<\u0016\u0010Sk%>\r\u0000~xM\u000er[W\u0016z$\u0000ypH}\u001bVf]2)a\u0000z;\u0003\u0015\u001f\u000f%F\u001dLOŬK>\u001bѥ2H\u0004JpR,;N\u000ef״\u001cߟLG\u0016\u000f\u0011\u0005=|?耼wѓ[ӁO\u0012}\f\u00142ˆUWH,KJ²5p!\u0002%\u0002ع\u000b]\u0013\u001domkGOiucz\u001f tﷶ\u0006\u0000\u000fug\u001a}eIKl\u0016$\u0005jX.\u0006V\u0016;c\u0006K&q=\n)K!h.\u0015Ϸ\u000b|hٻ‹뾪~.R?ץ}л_Bd:ޏ\u001048Z\u0007}\u0015'R\u0019iV\u0018[s\u0018T\u0010@UP|{bQ셅\u0002\u0005\bsg/P^AFͦ\u001ePJ'*T܀xHJ2$~˰x_r@\u0010\u0004#\b*\u0006\u001e:\\\u001f\u0004T\u0010z}\nUz\\&9qi\u0011j\t20)\\h\u001a4W\u001eR'\u0011\u0017L&\"0|R4FXT\u00023\u001e\u000e4F$YT@\u0019\u001d1QlQ-Abo\u0004\b\"~CRqtH6dlqPX\bA\nq\u000b\u0006ǾE>l\u0010IЇp$A\u001aҢ\u0016\u0012D⚃܌\u0006toͫ‘Ac&?b&S-b[q\u0006:\u001e3/0N(\u001f0N(\u0015WRIa#\u001d#6\u000bF .%\u001a\u0017fm8\u0019\u000eU\u0006'\u0013\u001dHs%D.!\u001e\u0012)ɼ\u0017룋9f\u0015d}\u0010\u0014\u0006MT1Ď6\u001f\u0012^z\u0019Bqe(f|Bc둈BB|\u0011MdA2]\u0002Uh;EqAckea\u0012s\u001a#\u0005\u0005L2lBc )t3\u0011d\u0004*\u00056\u0013:vkNoa\u0015Gqf\u000eDs@J3񗘆w[\u001c\u0011\u0007c9&e@85Dbr\u0016\be/fFP[\"%:=4\fN\u0019[Ф\u0011{\u0003\u0004\u000f߂{.zp8\u0018ԃҏw>\u0005VSV!\u001a#=isϊf4\u0016wb\b&wxж2\u0004\u0007g)f\u0007wM$%Tv\u0004\rH\u0004f\u0001##\u0005(b/S\u000b\u001e:[^Rd\u001b86\u000ePx\nJ\u0014p^ Ɣl>N\u0004Q\u0019âI\t\u0011~y\u000b~\u000eނ\u0000D\u0017\tt^\u001eKb\u0004\u0005K\u0003#*\u0013Ƞ\\n\u000b-I\u0016S1T\u00138PUH\u0003!ΝAROΐ\b;ۺ\u0014xjp]D%2@C\u0005΄?\u0002x\u0019hU*y\u0011|\t\t\u0001q\t\u0010[0\u0015)LL2\u0012h*\fhE^j\u0018\f ђ\u001fG|\u0004hm@\u001f\r\u001d\u001fŦ$K\u0014R\b8*\u000bW! F\u001c\u001cp\"+\u001fV<\u001c̆D\u0010/HFRе;'g%в`J\r\b |}*\u000f%k5C\u001aTw\u00133\t4#|\u0004$d\u000fN\u001f\u000et\"`)f\u0001j\u0002=j]\u00000\u000f\u000e\u0007(\u001f_8\u0011FJy3Yhe\u0012q9Pҙ1Ǹ㰾\u001bԸ\f؀AV\u0001Dp\u001a⏩\u0012](+\t4\u0014U\u0001nZ7@^@2ԅ#~\u000e\u0013~\u0005$ 8!\u001eؔ:\u0011)RSj\u0005$ԋ\bO\u0018)SJMP\u0004#+\u0010u*\u001a_oq\u000f\u0017\u0002uJ:l.\u0007F\u001eC{{ܝ@}%cIw\u0014xʏ_\u0015B¿\u0000eGu.\u0015\nHʰ\u001et\fk\u0001\u0007#\u0016C\bZBmjP4^\u0014!`|]z6oHݙ۩/\u0013UJc\t\u0015\u0013U -3~Ȃ1$~Ղ#\u0019_Y\u0004?\u0005~\n_b.-\\Z\u0019\u0002iNѠ\"⪧j\u0012h\u000b$vӀ\u001c\u00008θ)\u001c0\r`\u0003^BA 6\u0014\u001bQ%\u0015 O\u001ed\u0013\u0004\u0012\u0017R9yL\u0012*\u0007')zTjXqh\u0001\u0018qGq\u0017X/A\u0005r\u0006\u001e\u001c\u0002/-\u001fV\u001e:X?\fM葯pX-n1\u00174TpR-6*(Vp&kz\u0002(UbJ۬#Zɑ\u0012|͉_r7\u0017+_\u001fm\u0012)\u0018x'\u0016ž\u001d\u0015N\u001dBx\u0004+$'ӆ%Nl\nPg(ǧ $ړ\"\u001f$\bY\u0015Xնp-|\n\u0006\u0011|\u000b\t~\u00122\u000b\t\u0007\u0005\u001f-\u000f\u001b\n\u0001=VG $^Gp\u0013xfL\u0010WP42J\u0007u7T\u0004\u000f=r \u0016#á*`ZJp\u0012\ra:V.~i\u00058G\b}\b\u0010R,\u0002@_Xߧ\u001b\t{l6\u0017BG%!\u00124Vh:\u000fN[jT\u0017\"SS\u0018#Z\u001b\u001c\u000b'\f\u0012j\n\u001c\rtV`\u001a]TwܕeG9\t\u0011c\u0005E\u0014i\u0000\u0014\u000fy.H\b\u0004\u001bigS\u0001:8_\u001d:h?4\u0010@'}:8Fը\bgJ\u0018ZhB]w{-%\u0010`w\fC\u0004\u000f>K\u001f\u0006~(͜ߝ!\u0012N\t\u0003`9B;R+wk\u001cg\u0006Y\fꯛ\u001fPZ0$\u0001X<6t\u001aV7JWh\u001aR\u0016i}1g\u0011~~\u0003\u001fZxceB%\u0018\td2\u0014)z}_JMgJ}ynY\u0001\u0006\u0006c\u0006\bB0\u0019:W Gä04\u0003a z\u0019E>x\u0007G\"23O\n\u0013(5`\fN$g:8gt4昫#\u0011\u0016G\" J`l>,ac\tA\u0013\\*k\\x5Y\u000bE5`Gb\u0014'Anػrx1\u000eYM()r^\te\u0002\u0018\u0006\u001e\u001a3\"CDbs uU\\\\J\u0006\u00151\u00121(BhUᤈMv\\.Pc>a80\u0007F!L \u001cb<\u0002\u000b\u00111\u001c&03+\u0013*\u001d\u0015R&51lV\f?\u000630,[-\u0019\n\u0013\u0002\u0005L^\u0018\u001eS'\u0010t2<.a\nQ\u0004n2&A\u0006[\u0001GLt\u001cs\u0012:d< ,G\u0002`VS\u0001HbqshwX\u0006ipLDM\u0011\u0016dd\u0017t=vS*\t\u001cי\u0014I\u0010fDv(\u00122\u0005DЁ\u001d\u001eR۔2xx=K\u0007J\bf%\u0011L\u000bI*\u0001B\u0001\\\u0016ZOA;A\u0000\u0016\u0011J\u0002\u0010d\u0012㓌\u0018|=\u0011:P'\u0013p\u001c\u001e\u000fF\u0015@p\n\u0018 rI2eGסAMi#⢂!H)5T$!3\u00192>,\u000bgIϗջ\u0000+ZbWMɦp\u0013\u0012\u001d\u0016!\u001auA\t˧&e(\u0011Wch\u001e?\u0010\u000e\u0001?\u0015x.満G\u0010x\u001e\u0010\u0006A=2N4\u0016d\tB\u0010h\u0019\u000b\b@\u0018R$'\u001e;r2B\u0001\u0010\u0002G:<^iU%wMȦrNb~)53y\u0012,܊V\u0019\u00005^1H%(\u0000nJVBę9dΨ?0Z\u0003#\u000e\u0004\u0012!x\u0013Os\u0012h#ʒM,w_qEr\u0012Ĝ\u0007\u0014؈RV\u001e\u0010)R\u0005V.P-\u001a\u0011/PW\u001a\"\u0018 Qɬ\u0004,O\u0006%ǮD2\u001bϖ4\u0004\u0014mB@\u000e7\nv\u0016JߐPP଺\t`\b&׬FnEO{JEt8֢x\u0002`}EK72~9e8gcVi\u0006T\u0002\u0010V\n\u0000T4\u001e&\u0005R6l4\u001e\t+@&E\u0019?Ѧ%6wY\u001b\u0006x}J\f\u0003\u001bG#G\u001b\u0002@Ԓan}\u0013\u0004\bDq_t_\u001f_{lah59U\u0006aV)xq^\u0017?Q\u0003yX\n\u001dGA~\u0003Ǎj\u0004+\u0016R\u0007\u001c\u000f\u001a|\u000eR=T', EnZ\\\bG\u0015\u0013\u0002\b\u001a|ʢDчP3lefXrzL#\u0017L\\N4e\u0015G5\u001c6\u0017\u00135\fZ\u0014k\u0000\u0011؀R2M<9\u0006'\b\u000b\u0004jT2}joZ\u0010ˌ?bGE\u001b\f$X\u0010~h՚ei{Svi\u001eȴ͈dTCd(L>z\u0010\u0014\u0000Jvf]\u0010Ulc\nS{\u0019'q#8\r\u001dL\u0014T\n@ KrQ\u0017,<\u0017.\u001a\u0006o*l :^\u000fV\u0015jXY\u0014jXY\u0011CW\u000f-htUM'w#i\u0007_p@\u0007d\u0011\u0007\u0003v#b\u0002\u000e\\#\u001c\"C2Y{Jԧ\u000fk\u0014<689yֳH\u0013Ʈz\u0012\u0005¥'*S+f+\u0017\u001e:\f\u0019~\u0016f2+\u000b\u001d|0\f\u0014\u0007c7Cy\u0016\\_ܪҤE&iQ\u0005qF\u0015\u0004@!\u000eիsDG&z4\u0004KJMdqcѯ\bVq hVA3+la¿\u0010\u0006_=I\u0006\u001f\u0004\u0019o/\u001c|Ť㱻\u0003萅^\u001fÇB?\nQ@\u000f;^7\u0011E7یV2Z0QFvt*G;EX|~C\u001f\u001e0\t3\u001e\u00199cm\u001cR\u0012|Z\u001d\u001cuưW2\t(\b~\bAH\u000e\b\u0013b%R\u0011p\u0004)G\bG$jH\u001dЛ\"(ErUZS)\u0013jR\u0006'\t\u001dLJOR\nQbݬ4UԶ\\\fh\r)ϰP?\u0017'Xǜs[E*\u001e\u001byB\u0005T@TP.Ih\u0006tUK`&5\u0014k\u0005N.\u0010|J*\u0010|p[_o)Yފ!\u000b\re`}\u0004A\u0007JuG\"BI6\u000bAo nv;7X\u0005[\u0005\nrI\u000b\u000bp2$\u0019b7\u0014\u0013,Eyztdfkg쫐K(h'{cE$i\u001f\u0016BQnzB\f.`\u0015\u001a\u0017\u0000\"],/iJ\u000f'\u0003>Ď\u0016c-4Sg:V\u001c#~\u0003k)lhR)[օWEc%,5\u001b@Ǧ!\u0013d2(d^z>|D\u001at\t\u001b\u0010pxU\u000fG;I\u00008\u0014`SfX!\f\u001aHd YMHE#K\u001cU\u0018!q!!{jz$GM\u0004rP\u0015]c\u0013xb'\u000e~Rd\u001f\u0010ɽ+mñ\u001f\u0010E~F:q^bǧLڲa!3k\u0012XJKr\u0011]$\u001eC+gz)IVK\u001c\u0019\u0001R­y\u0000$np6\nMt^ ?^ءX\"bF<:\u000fOR\u000f\u0000pBZhfd&&&2JO\u0012EnKB\u001b\u0017E,ͼL\u0006WJJYI\u0000c\u001b\\pr\u001b(,M\u0018\"Op䦧\u0013`Y\n\u0017:-3Y@.qh*\u0010$\b\u0012\"\u0003h\rPc\u0001qH~E&ԕQt:\u0003\u0006b\u00144\u0007\b\fs}H\u0016-Tb&q4\u001d\u0015h|\t\u000bTB\u0018Af#\u0018:\"k)I**DR\"\u0000$EaM\f\b\bTtAaپp\tL\u0000RO`F)D R@-5p>\ra]$M'\u0011\u0001'eмz\u000e(/\u0011;CFK\u001e/G2o0\u001et&pP&Cy4t\u0017\u00111*M[\b&\u0000\u0014uCAɈN\u0001^rVOe\u0017bt=j`+3?\b†V70y\u0005Z;]\b\u0014q?\u000b\u0006\u001fs\u001a[P\n\u001bgV\u001b]TZЊH2cZ\u00161e\t\rY!AI\bP\u000b\u001e2^9q=\u0013qK~\u000flLZw\b)\u0000d\u0015vD7EL?]-T\u001eD\u0001sK9Y=+JGAY`T]2$B\u0016;`*P:SP\u0011\u0010\u0017ZJX\u0013\u0014\u0018'ΙR`jAТE\u0002X\\UI\u0006=GV\u0002OS\u000b\u0011߫ mن\b\u000b\u001d\u0011B>o!ս\naO\u000fDxzp>y\fNWNu0 tkUa7cX?Sq]?b+,\u001aN$>>a\u001ds\u0003C)\u0005P\n\u001e\u001d<\b_\"@/r87-V.'ck!-?i\u000f3:o\u000e\u000fӪ\u0019\u00129}X%\u0015*\u0017r\u00188nhN\f)\u001fXA9\u001bX9&9F4!\u0015j*YgdV\u0004\u0017M3݉\u00051\\\u00159xYfsSɴO\u001f\u0005N\u000f\u0014GI4Tv\rډѰ\u0019\u0007h;J7\u001b6PV\u00154\u0018K/!\bCo\u0001p9-*?C7E\u0015V\u00055.\f릴2r)pX;z>+W-\u0014Zc\u0013\\&S2G#yt\u0006˔aW\u0005T)\u0002\u0003Zz4\u0018?uo*8ďP<\u0011\u000bw\u0011\u001bw\u0000#v\u0001XyHlg\fZOW´#kDF+&aS^%W6z\u000bOPLDe”Fr2QyVj\u000573\u001fB84ĿŨ\u001fP\u0012P\u001b+Jc\u001b2h5I܏z$cW6;+!u\u001d\u0002\u0005,Z\r\u0019U<\u0017VGԈ:Ʀ8,Wd?3#\u0013\u001e~h\u0010.\u0006lQܚMzW\r\u001ew+cs\u0012mDlR\u0000˜ʼN}\b\u001btpֳ\u0011U\f\u001cDd*:g&\u001c,xX[ ?\u001d\u0019ď?\u0015\f\u001a\u000b\n6#9'\u0011\u0006\f7+6jS\u0002('t~}2CI\u0012*eo`hX\u001b\u0012΅\u0013q{Ǻ0\u0006X@]AE\n?\u0002$o\u0014/\"\r3\u0006\\phLڍNB\r:hiYRئOE3\u0002\fi>. \u0015D^T\u001eRP ?+'~\u00059\u001dkL|:,\u0002\u0007\n\b/3\nt2=(l]紟aTIt{L)R\u000bb6񍭉`J\\R\u001fJW.\\\"W\u000e\u001d~D\u000e{R\u0001\b6i1\u000f'Fm{rE\u0005h6pfYRg'EOi7>$G`G\u001cν{(\u0017Q'Mt\u0000\bX!IJ9{<\u0006\u00007Zh\r\u0010\neP\u0003΢KJI릆xk5Y\f\u00125(1cb2\"5%F%\u0005uz\u0000rf\u0011\u00127'O\u000f\u0004\nq\t@\u000fe\u0016IN_{]cIu%ܧSo@޹!\u000e9?\r\u0012x\u001e##\b$D\u0011ģt\u0002K9\b\u00077Z$\u0001h2aDMa\u000b\u0014c3D3ou;`\u0001\u000e\u001cޚސDL#\u0005[udAW\u0012d0\u0019c\u0012V\u0010DZ\u0012Y)LO9E:W?1\u000bdg\u0010#8*!\u0003[nS_<1=\u000f*ϤN\u0006q%\u001bꂦޠ\u001anpR\u000b\\xz'K,\u00060\u0018\u0004-!\u0014Bs\u0012\"\\z\u0002.^\u0017Ȕ\u0015_:\u0016e}\u00008B\u0004\u001e23gQqf\t,\u0006\rUW\u0002*$\u001b\u0004YiSr<\tT e\t,X\bcɡD\u001eTJq*X\u0016\u001bpINˡ\u0005á9\rn)/\t:B`:TWU\u001cz7~TmPF\u0018\n&(RZ\u0003ᷙ\u00033biH]\u0019\u0006V1˭B/\u0002\u0014\u0001S\u0000Mdn\u001d?i:1\u0015E2Z3 rJ쨠|\u001f2i\u0015\u0004\u000bEe\u0016{U?(Z*\u00032\u0005SU\u0002Pv5BnPe\u0004<~%~b\"3F\u001c2@o\u0010\u001b@\u0016ɌI3$>`\bf\n1\u0006}i\u0018t \u001b-\u001ddu\\:t|LDk2Z(\u0001% 5JR\b\u0005))_bp#3\u001c\fbR3nR\u001b46R\\4\u0002\u0006@=6H\u001dT~\u001d#+#㍉:\u0002M;vk\u0000I!Ɉ\u0010\u0007\u0004C&\u001d0J\u0015(u-r㧘^HW;ҠڥZW5)\u0000^UB-TVv@\r[hm\u0012\u0018b-L(b;>۔@IQVTq݂+[8~x\u0011\u0019?\u0019Rc?\u000e=\u0016]\u0014]ɟؖh\u0015H\bNg\u0015+GE\u0018C3 \nH\u0005I)56\u0011gX0\u0018eSF2\u00183H\u0019ti?ah<\u0019%\u0003GS7J\u001b1n\u0004\u001cA\u00175\u0012鴽\u0016i!\\8@E\u0015\u0013G׏-,LnS\u0015\rmҷ.u~,L\u0014\u0001\u001e8ff\u0011\t\u001a2\u000f8*>cM\u001e\u0011\u0011\u0013~0B!RqvF$]O\u0016j\u0000\u001c⧄<6K\u000eMז3\u000e'I'Ւd5쐞*{%+Tv*>U~\u001d>|m?#~%p>I\u001e9\u0002-´\u0014\"G|)H}|Xj\u0010\u001e\u0006Fz\u001a=]Sm\u0007\nO8g7-~\u001d\u0018=1yc\u001esJ\r0fOK\u0003Q\u001fn@}P,\u0007sz݄ۤ\u0018+\u0016U.[F\u001c\u0014P\f@vЦCD(Ka\u001e\t\t4zZSyL#z+\u001ft^\u000f`*x\r\u0006744\u0018JN<$\u0005\u001c\u0017K\u0002X4\u001dm8JHᔥ\u000fƋ($\u0002$pRRd \u001cwPųR!e̩\u0013h\rzf\u0015bK\nm{\f CdYڦ옘V)!cc)\u000f8ݨ\u001e! k\u001057\u0014\fU2=v1\bF\t\fI&CN\u001c\u0004/\u0019\u0002Bd̩ ^e\u0012e!xFC\u001e\t\u0010\u0003\u0014vV\b \"R\u001dPYBM| wJ\u000f\"\u001fGAA|H\\kx5D&+\u0007(zyPR\u0001rM4\u0016\u0012\\D\u0000\ts?$Lܢ>4\u001c\u001a\r\u0010&\"@.\u0016ObPC9!$!\u0016/\u000e\u00100*+c&ª(a\u0011?\u0016=O\u0017\u0001b\u0017\u001f\u00003\u001egP\u0005\u0018\u0010Hj_\u0006\u001duU0KyH\u0003\u0015zpD:e\n>\u0004j#\u0016WcV/M)b$\u001f<$Ty.\rByHQ2D($VxȫI!\f:43\u0012*\u001f^5`K™'^$\"Ʋ#:D.c\u0015BiZnwD34\u0011t(˰_ɬ`XKڒ*-\u001dQ-uC\u0013ECR\u000b$LmCA5\u001f:MԱJQ4a\u0012\u000f\u0012\b\u0016.N\"\u00139\u0011bl95\u0013~5:ɬ\"\u0016eZNRuUƉ\u0015+{\u0017t]]\\LJ\u0005\u001e+]\u0016\bH,, \u001b%OZ=\u0006>Z\u00043\"ML\u001e xƯ\u001au2\u000bۙF\"iP\u001cƃvLHi\\2\u001bR\u001aP9\u001eE\u0015'umh\u000eDCu\u001aD=\u000b\u001f͆q;g\u0015q\u00062.hހ\t\u0015I̤\u000e\u001b*Y\\v9vUͦ\u0002\b\u00024,B\u0010RY\u0004\u0016F\u0007\u0003\b|,o.Je2!eh2\u001b\ngg4H$\u0004$F-[+cN\"Qc\nӫ\u0001\u000eM\\gW\u0013).W_\u0010\u0010\u0010.\tD\u001c\b\u001f\u001fH\u001bACs\u0015CCkuMC\u0002Aau$N.BO\u0007ýWUrH\r%wF\u0006ևmNQh$M\u001fіH?q=+\u0017\u0000x\u0003\u0005o\u0014Ii&:##\u0000TnAT-\u0018r\nm8${xf\u000f\u0014N)\u0010;X\u0017AUUҪ\n\u000f\\{6 G\u0010 {F\u0005^\u0015\u001f:\u0002;2\u000bj\"4`\u0003T\u000fbbAcz\u00154i;+yH9-\u0006\n\\\u0018)c$\u0002\u001bKY`+G\u0003nd!j\u0006$|S\bVz\u0010z,'PPkVUV\u0017\r.t]%p|\u0017\u0019t\u0011c{mR-*YU\u0019ta\u0019A\u0013\n\r\b>\u0014Q[@2cBFw! CbG\u0019) jCs[~_\u0011pj\u0001=汧\f\u001dG6.]\u001c\u000f\u001d\u0018p&\u001c\"0!Ѽ]ͤR\u0007\\\u0018\u0012~37\u0005{\u0006?&y\u000b\"O3:\u001d\u0006e\u0013w7׻VmZNzc! pRC_}W\u0000ӄK\u0004Kcru\u0011J$\u001ecT=~c8\u0017\u001ec\"9\u0002yO,\u0003\u001aMb9,$y\u0017!kҚnAdz\u00176.ۄpW\u001f5\u0000\t\u00008\u0004\u0002pQ!jU(\u0016U'x[7\u0000OD8fwtEɦ[#\u0000|M؞!ukL\u001b\u0015>AP\u001a\\$ӹXƪq\u0003;~U?1\u0016;/N\u00125%/bntNyQdw'%%t\fMFа]Op\u0017~SW\u0000^`\bAZ$u\u001c%Œ4V-\u001b=~p\u000f$ڠ8\u0000%X̭\fөv\u0015OU-{tɈ[|KaSC-\u001c\f)JE87z\u0005{\fVq.a6'z r\u0001jI^mF5\\\u0002iS;)%YŶT\u0010q\u0001\u001auǦc|v\t)\u0014tq \u0014\u000bRX`ύc:(pH\u001ePFef]vVY\u001esm:l\u000e)9\u0013İS@MI\u001b\u0003.ތ\u0000RT\u0010t[O3\u001b~P^p.\bR ( \u0016I\t\u000fGۙz\u0012\u001eJ̩KPv\u0011\u0000Hy\r\u000fxJS.Oɮv%l!\u0012\u0014JL!\u0003\u001a(\t<\u0010P \\/I)2\u001dĿ\u0018e7\u001a6\u0015<:iyLRc\u000b^sV6Ic$>%HBFy%νwL\u0014O\u001f.wLNEI\u0010t:@<\u0006\u0007N\u000fCߙw\u0013\u001d)hyZGafIa=VJ&ɆMM\u000fC5\u001f\u0012DJ\u001d6\u0005J;\u000f(\b8=¤[\u0002oLPu\u0000[\u0012Ȍc\u001e<\u0016!=_n6^;uJ6./]Wc#ҍ8Cr\u0004O\u00032&\u0000t\u0000\u0003\u0002qHv\u000eu4H&kU[׻_\f}f\u001e#\u001dlV)\"\u0007\u0007ĸ[q\u001f6\u001f8\u00049\u0000^,Õp\u0010b1@\u0017KJ\u001d2m\u0007H\u001c\u001d\u0006\u0016Ffr?!?XB\u00073̻h>Y#6t:2q\t$6\nt~8d\u0015J\u0010hdŹj\u0015V'DĎ$z*%YB4h\n5;mhCD#Ujt6}1\u0011\r(#\\R\u0019ESu~\u0010i\u0015\"/\u0015[4\u000bdhe\b졳a咆0ZA/Rܔ\u0012\u0013>ܘ5ńF\u0005LM\u0002\u00109U\u0006(\u000f2>\nTd\u001f\u0016M?Wa?`3\u000f\u00107?\u000e|\u0002_;u\u0002?`C\u0002?KIةXZi\u0019WH33XwxvgG$)Q\u0005)\u0019\u001d\u001b2kI\u0011{kooN\u0014OjE>\u000f\u0002;A\u0002_\u0013\u001f9&ٿ\n\u0012\u0002\u0000+{\u0007\u0000`B\u0002\u0000\u0007w\u0003 }\u00079\t`_\u0013nQ\u0000vl\u0002\u0013\u0011\u0013.\nL\u00006*\u0001K\t`\u000f\u0005J\u0000^*IvSüv=&d\u001fs6+\u001edV5Aft\u0000\u0001\u001f%i8*\u0018a\u0000ξ\u0000-\u0005`i\u000b\u001eJ=r\u0000\u0001{Aq\u0000\u0006\u0003`\u0017\u001a\u0000{i\u0000z\u0001F$L\u0000\u0001\u001e\u0001S\u0007){)!Mq+A~Ue\u0006\u0000(\u0010Qf(3R(3(\u0015(QfGf\u0000D\u001dDa$220\bd\f\u0014\u0003\u000e[2S\bd!\u0000bfY\u0000Ȯwح͜dGJGM\n2\u0003!d`FŤEETEyLqOW\u0003e\u0016vlsT5ٜsmFZ5LL,_\u0012ŭĂ\n\u001eq\u0007_*e\tf@`\u0016m\u0012UjD^E\f\u0017yD^ c\u000f\u0005I\u0001TZWXN-p{iӬ\u001eO\u000f+tɅ6yww\u0000k{`~(X,A: )\bݜb`\u0002cq\u0006ce`{z\u0015LkHXfKU{;pF^/&HhE\u000e\u0003\u0017:w3ܦJ1D[~.ġ\u0012\u0003pmle!i\u001fzП~\u0007xi;X\u0010 \u00014\u0003\u0011\t2Y1\u0018Y#6M_й\u0010\u0003+\u0018\u0015\u001e\u0014:\u000fn/\u0013Ih,Rf|\f5ۂH\nO^BU\u0002\u0005\u0012|\u0000-b@2b\u00109AHF\na\u000bcxi\u0010Ÿ3Č\u0006\u0012BX0f=\u000fF\n\r*U\by\t\u000f\u0016d\u0011ԣ=\u0004֬\u001a\u001c!}26\u0001T!m#yK\u001a\r` :F\u0017XzX\"(ߘX5b@\u001cs\u0013GZ:\u0005\u001da\u001cR:H\b\u0004\u001dHk\"\u0014=FǶ\u000f9X\u0014)f)B6\u00184\u0014\u00104k\u0017h,\"d<]A'T\u001diLM꒸tXS\u0018/&hBYc.\u000b\u0017<1t a=-\u0003\u0001|\u0017\u001f\u0010&wEHf[Je*R$\u00060Iʇ01PĪ΄sxh:hN6q+\u000ec\u001ceꖢ#׈*\u000eNZyղe!$A\u001c\u00178A+\u0003)B\u0013\t$E0\u0016(\u000eAfmu\n3l\u00151ݬ\\yjKѺ1r'\u0013\fH1sKr\\6\u0012\u00046$,kHiIP\u0010$@h\u0019\u0013\u001b゜>pP\u0012P\riCjrz2w,\u0007sM\"Y\u0011Gei\u0005 \u0016+U2-\nHG#T(P4\u0014\u0005ӱYJiY^\u0003\u000fK\u0019n;\"Ȳ&\u001dHws1\u0015@POiͿ\u0019j\tCZ\u0003gօy\u0000\u00063\u0010N(ʞ\u0001|\\,\u0002[9\u0013\u000e(HDK?A&~D*\n@#\\|%\u0001i15i8]\\\u0003XʉqLB\u0010+HTsc&@{#\u000eY\u0015H\u0005%~\u0001\f\u001dYM\u0016T,Rw\u0007:^5ʚgW\"]\b;\u0015\b&AóZ\t@\u000f($%bDd\"F$\n\"#`\u001a\u0004RT\u001e\fSy0A\u0018\u0014\u0019̐=\u0013D`\u0006u\u001c\u0004ի9u\u00008Mk{M47Ǫ^]%K*\u0006\u0017\bl\u0000\u0003\u0000^H\u000e YF\ns:(>$?xtܟP22iyF&$̥]\u0019B'x4`zM2D\u0005\"\u0019ѵD\u001f\u0018v0Jy4G^.dg\u001c#\u0003r>2\u0011MM)\u0015(\u000eˆ\u0017XC&r\u0014S\tt}/c\t}u_@O\u0004+Һ \u0016jUA)g(\f.\u0002qx}W#\u0010{PV\u0001\u0014+\u0000n^\t^.\u0011oyݸƐ92ĉIϟVQ\u000f(\u0013\u0013\u0017A\u001e0\u001fJ$BSK\"M\u0005Rzō}8_!lJ,MI='̊hmI+]k\u001dkf\u0011ԈTjʛpvٍa^>\u0017,mh@F\u001cT@.J:+\u000fԡI/\u0000%ym\u0002\bes\u0007r(5\u001a7LB\t$wQ\u0017\u0004x?\u0011\u001fߔ+]9OZVPVJ^օ=CaW8>Qj\"N\rY\u0007ݚ̉ev\u000f\u000eҹjP%ޡX1htI\u0018ʙ*3ڋ.\u0003\u0010>\u000fﱐB\u0002ǜVv56\u0004qaX\r4nN\u0017=\u001c*'\u0010I\u001c=\u0018\u0013JWG]#V\r\t}1jG\u0013>\u0002^\u001d\u000f)a\u0002䷋M6\u0006n\f\u0010\r޷\f/'n\u000b\u001fa\u0003?8\u0012m?\u0013\u0018b4\u0005\u001e[\u0005&tfiy\u000e\u0007Z\u0000\u0000:;/WTہ裶4Ԧ\n^T\u0012P\"!\u0004s/h/\\J%S\rСn=։Պcp\\\u0004MwA\bOhI\u000b'4SVdoY\u001a\u0005:St^g3ې(\u0002ŃtD#[\u0010G]9{\"vF\u0011a,-0\u001ep\u0003T<\u0012}9@~huvWR\u0013\"(\u0007\u0000\u001e\u0003aq+pdӗȐSH\nn\u000b\u0014\u0011P0\u001b뵿~m=j\n׮\u0006>騯P_v\u0016#}#\u0016\u0018}\u0004~j\bv\n}dv\u0017}%J;\u0000׮rSP5\u000eI+\u001e[H70\u0017?3\u0005'V;\u001d\u0012\u000eYf\u0001,\u0012(iQf\u0013¢\n4OQf(P#Qfu!gr$Th\u001e3adnjO\u0012ҝ\u001f1NJ)\u0013f\t0܃\rU5\u0018'\u0003H!\tI3K a\u0014t\u001e#M\u001cei4lD2W՞:\u001b\u0007sTh\bRp\u0004&898o\u0017J^\u001f\u0001I#q\u0007`Cu\u0000b\u0011\u0000?IA\rd\u0000\f\u0019\u0001J?a\u0019 m֓OQL|\u001b*i,.B <\n\u0013\"B0KNc\u0000'r5\u00037PZ3x\u0018\u0004\u000f#\u0001)\u0010C \u001b\u000bF1\u0006W\u001c,\u00159N\n(˅6b{?xLM\"6F$\u0006!\r#WHm3\b@JB&\u0005al(\u001f* ɝC\tN^\f\u001a\\\u0014d]&\u0016O1\u0010n، >\u0018=v(9[P$C/Cn1\u0010'\u0012Y~\u001fH\u000bۦA8\u001c\u0016M:f\n\u001a1!R줥A'ԤV^[\u001fhXq\n!\nPUkh!LxO0\u0019\u001e\u0001\u0019\u001c\u0011\\kz\u0013F\u0010a4:\u0006+5\u000e/\u0010\u0015H@FPh!\b\u001f7<\u0005c3R6\fF\u00070SMbB\n#%\u0004j\u001d4jcmqE.>\u001b\u00112!h&Vd#t1\u001a\u000b\u0018tS\u001a\u0018{u9\u001f\u0017QlrREɜ\u000bb0&&I\u0014j,=>VvB^(r5!䥇%M+=\u0010\fk\"@WH}~\u0001\u001bCZ\f'ʲ:0|\u0002(4\b\t\u0017\u0012#*L\u000b\u0016,\rc8\bψilVˑ\u0002\u0010\u000f\bB\u0010\u0016DIR\u0011qS\u0011R\u0012F4\u0011!i5B)On%M\u0003*ɮcZ0!^\"6m@p\"\u0013XDa変\u0012DJ;TTb\u000f\\(,[\u0010X\u001c&,ʆʱCt#\u000e\u000f*N!\u0000F0\u000f-y#BSev؋R\u0016'bS\u001c{W@U!A'\u001aF9\bCuū1ƣ({Q/(6bQ\u0016\u001eYg\u001a \u001b\t@\u0004)@MWP\u0003!`<{\u0002ժr\u0001[Ktr\u0000cDUe-V^s\u0001֥N<\u0006\u001ehm\"] c̫Ða]c\u0015@-\u0007\u00199!D[v0r \f! Nv]\u0015J\u0012\n\r%%(\u0019L>\u0019>\u0002`3\u001ev_xӚjl\u000b+D55H-#C(=B\u0016#TYZ4Zg4\u0012\u0016\u0005\u0018Ac-aR*\u001eoD\\\u001b\u001aVr<:qc\td\u0019\u001b\u0002ٯJ\u001b[(\fD\u0014i\u0000DQ6Rd\u001f\"(&N$;\u0004Tw2JҙԊڔ\u001cY,q@Xd@$\u000ep\u0013XQ9J[)\u0011'chrB9I\u0001OMŇ@*\u0011pQs%j\u0001\u0007R05\"ucqsZ8̏5ԑJB#\fj)\u0015*'R c\u000f\u0006\u0016$oв3#T?MF0\u0012c\\!,Hߐ\b9wryՄ\u001f\u000e\u0017\u0001O8,`\u0000\u0001Fb9Q\u001cM+0Fa:o_qapKn\u000b\u0018\"CMDu\u000e+H\u0004\u0015>9ѻ\u00108Э>팤O\u001c_@_'!rd\\ʞ\u0011i\",\f\u0011\"]S<>`.\bZ\u0003&*\u0006\u001d\u0012\u0013'\u0003о\n:T\u0001H|╉c\u0016&2)aLr\u0003\fȠ+\u0002\u001e\u0010\u000brvD45g%Fg7DE\u000b8%#\u0010q&\u000b\u001b9F\"\u0010-p@\u001f\u0000V-\u0013½\u0005j\u0005\u0001hjK\u001f}tAyW\u0011;7\u00143~\u001f\u0012Z?Pf=F\u001bOkW\u0010\u0011\rAenkB\n8T\u000f\u00126PpnP\"Vd\u0006qH\u0013b<7\u0010j\\y*);F\u0005\u001c1\u0001d偂\"tVt\u001aA\u001a\u001er-T,:\u0000BIt\u0017O&G\u0019Q\u001b*x\u0004ڸ\u001dQP;:PcGamԪ@\u000f\n,ynMҘ\u0002\u0017z;\rG]3G\u0018%\t\u0001$T/<`\u00121xPY`!//SH*XY@ﱄɤ}BǤUBD\rKB\u0011> Ε:\u00076?U\u001f!\u001e-b\u000f|\n|\u0015k;m\u0013j$Qhߣ)1ڟ\u001d'\u000e\u0000ZCUnoF퓞>S>sk\u0015Q\r+@R\u000bmK%O%?%[\u0012\u0010M%\rc%?\u001a/\u001a:D\r\u0004~d\u0007ʒ\u0002?rдO@!\u0017{t/p}\u000b>DܵHq@_?j8_\u001ckr\t| \b\u000e\u0006\u0002?TX\ngļO^l$\u0000?^ߧ.71!3\nB-I/\u001ca\u0014*=h_گ dC}\u0001\u0007uվޡ~W)\u0010\u0002\u0003OR\u001fJo͛}>rp\u000fuM5V}\u0016}kξ<}\u0002>\u0003e\u0001ڳ/$\u000f\u001fSD\"@SRC\f+\u000f.Ε\\\\\u001c\u0003ialƺ\u00072\u0002\u0017E8H8۹<\u000f\bJ:,\u0017?|饹\b\u00060$\u000eoH&@@x\u0001b?#\u0006׀nt`xJ\t9QHL\tr%\bG0>\u0016PPa/Hz, XCm\u001d38!_\u0005\u0013H(F6P6%),!RLJ\t\u001a\u0014(^\u000e.rN\u0006T,\u001fFF\u001a\u001e`\u0003Br0\n@@\u0016tO\r®\u000fx4\u0014Tq(Xc\u001e`c/k%u[\u0004LQ>mr\u0000׋!\nhF\tq\u0018ˉPܷ3\u000f\u0018Kp$\fBș;q\u001a`9$hT\n$HW\"`\u0005\u0004^t\u0011q\u0002`cBNi\u0006l%j\u000b{\u0005\u000f\u0013\faZ|ď\u0005C\u0007g0M$F\"c\u0012\u001a%H\u0015`\\QX\u0002\u001f6<,?YV=dq\u0004\u0002(}\"5O\b+\u001fb\u0004αYy-4T\u001a\u0016 \u0003ע%86cc\fq\u001e#|\u0012NX/(\u001eS\\!2(%)Ц\u001c)\u000fj԰ SS\u0011lÔ~liǢ\u0001\u0004GQc\u0014kWy,}\u0001K\u0005u\u0007\u001cB\u0006!ݹٚdv\u0001EoIg=&jh\u0011eL\n(\u0016*H%Eɽ\u0017Ra}\u0004E$\u0014\u0005՚*o\u001b\\@\u0010ӍtdH\u0006\u0016St_\u0015C>V&n9:}\u0018)o2\u0012t~<\u001e\u001b!JXHDgVϣIˤG^\u0001\u0006\u000fR}\u0012\u0004]Fr!˅4i\u0016,̛\u00127cX!\u0004\u0017m\u0012z\u0018Ue#O\t}\u0002N9ͰjZA1^\u001c\u00126=,Pz8$\u001au٧CȄײD\tuXzu0ɫ(q\t1ʾz\f['e\u001cq;K\u0019m-NT\u0001t;\u0015<;]f\\&p\u0015ɲ\u0018z\u0004\u001d_\u001d/\u000fK%FxDb̩ș$g\tY\r\u0012_\u000268\u001e\u0016:4\f\bݜ,IU4!\u0010q;x\u0001É*^Ss׉\u0017^HVg` \u0000G\u0016\u001d\u001f\u001ek!ͻ_\f\u000b\u0018Up Ub2\u001c(5.i\u0013:\u0015ʧr\u001b\u0002e\u0017\u0011F u\u0000\u001d\u0005q#\u0005=\u0006ZC\u0010tPHnej^%~r~\u0002}Xs%ϻ\u001f\t7w ]Lh\u000fR\u0018Wc\u0019Lt\nπ\u0003\u0018?\u0000\u0000!\u0014\u001cgp\u0002\nf\u0016e\u0018-(d\u0011ǙH1\u00130t\u0012\u0004T\u0010t7aˀ2E!\u0007\r\u001eS@}\r\u001aoa2ZkCw\tH\"`mDJH\u000e}!R> cc#Ώ\"7EWD\tPʶ\u001a3H\u0014zS\\\\>BSz|!&lqDo\u001e\u000eN\u0007C\\{[{@F!\u0000\u0012\u0010\tQyR\tL\u0005Q9y\u0012*\u0012N~\t\u001c\\z\u0014*\t\tX*ս\u001cic\u001f]KN\u0014\u0001~;:Q}+_9P\u000f/7ڋ\u0001cl\u00037..Nc[I&Ǝ\"\u0000H\u000b\u0015ە*X!\u0011ϴ\u001fZ܇+\u0012*\"_\n\u001f\u0017\n(\u0000cO\u0013}\u0006<~Xuy1[t_u?ܷt\u0000?Ԁ\f\nmT:\u0013\u0012l:XQɱ\u000e\u0002)IlW\u0013\u0014\\bE\"v\u0003P{)qۇܜ@wy#\u0014}c~s?\u0013&o\rUψ\b'\"!\n,\u000bX1s\u0000U\u0000*l\u0006!(\u001al\u001f@1~h#>g\u001axl)Ob,\u001f\u0019׽}U[\u0013_p\u0019\t\u0000h8}8\u0005?\r;S\u0007}# ?PN`R\f\u001co/\u001a\u0007ʱp\u001c\u001dX\u001bk\u0007c\u0019Xs$>\u0004\u0015i?PieOke\u001eƽUCrto}4LbXF%z\u0016\u000f0\u001dR\u0017=Be(\u001c\b\u0005aq-\b\u001b#T\u0004\u001fJǺӾtoe\u0004(ە}Y8\u000b; \u0011\u001b\u000f'9tw8Q}Gپ@\u0007{&/\u0011?0_\u0017=6XjDXRVa3\\\bP~AEоX\u0002_܀\u0002_\u0002?C\u0002\u001f%:\u0005>\u0003_\u001d\u0002_z3\u0012=Ծ\u0015oaL\f9zH\u001e;eodmׇxn\u000bl_E\u0007Ӡ%Ehu.\b\u001fԨؗi\u0003́\u001fm\btHL\u0018\u0002\u001f$\u0002?\u0010oWAB87$/iH\f\u000eE~*%Ow5\"vܾ&\u0005\\۾B\u0000o3rrCV{a\u001d\u0000\n͌\u0005-1\u00016;h!\u0017 tr\rKb(&V\u00154b\tFXp> -\u0000FQQc.2q\u0005\u0011\tz\u0019Br\u0018%TB\u0007\u0010XHЊ\"\u0014XYtQVaj=gB\u0010768Ƀ\"\u0017r:rrG\u0006v\u001b/\nڞҟ\u001aK\u0012\u0014\u0003\u001dB5bfq\t\u001dj\u0019|H\u000f\u0001+XFRA?o5\u001b\u0007sHVfeY\t\n5\u0016@\u001d11۞k\u001f*0{\"/A2nĂ֩\u000eH?\u0011ę\u0007#>\u0002KBqN\f+\u000f\u0013F$F@ݠpZB\u0011\b-!M\u0001ň\u001fR=ĞL\\x\u0006\tS\rC뱗9D\u0001\u001e&̸\u0003\u0003;}\nW\u0018\u0011I\u001c\u0011\t \u0018\r6U\u0000C!\u0011\u001e\u001bQ\u001enn㓂\u0016\u0015N\u0006:q%%#~*&\u0005b%\u000f\u0005Ry}~\u0001\\>\u000b\u0001\u000e\u001a#?\u0003x<\u0006T\b\u0001\u001crGI?\u0002\u0018q\u0002\u001f&\u0005|>i\u000683z\u00192DD.\"\u0000\u0018\u0014V.\u00045gl(\u0011\u0006HI\n#XRa$b`S<.@!s'ts\f\u001f\u001e(A\u001e(:>H\fH#?sKZ\u000fC\u001dC)w\f8-u\u0018\u0000\u0001\u0003#H-REUт(c\u0018\u00127\u0012\u001f8ăxt`\u0002V$#\u0014&t6Kt\u001aBC\u0015jh\u0013\u000f\u000bB5>\u001eK?\u0001Ϡ\ny?ћ:+x\u0011\u00029+\u00127fU|]\u0002A^\u00051F\u000fCb 븈ZTGr`JH `-u1rj1Qh\u0002.a^pB.vc\u0019ǒ\u00150#\"(޺B\u0019&1rY\u0011aV%Q-h}Kw.JK\u0015\rV\u0014\"\u0004\u0005R'+$KP\u0012bM\u0006fPܯda\u000e ̩\reP.TkXkQq9\u000b^mVXF\n&?\u0006L\\ P^B4XFtVoPv=Ŧ/\u0016\u0015\\ved_h\u0001بL#circ\u0010\u001csX/wz\fa2+BR\u0013\u0011\u0003uy9hFEY󘡩}?CH\u0000\u001fQ/Ye\u001c\u0013n=\u000fƕ\u001fB)0\u00001t\u0001\u0000qK\f/B\b`\u0012\u00038\u0019H&\u001ct\u001b\t\u001fؑU:\u0004+RIǢ*rq\u001e[#\u001eM9\u0013`\f:\u0011(2\u0014&w8XY\bi\u0012\f~*3\"Uf\u0000H2:2D*\u0004\u0010\u0000Y# <2\u0016x3H\t!\u0000yQ650!\u0002TN\u0010[:t|x\u001a1\tkh\u0011\u0001$*Q,\u001c\u001d8~\u0014\u0000qB\u0001ذf\u00066\"jM?JSĆR\u001f+҆hs=u}q<\u001c\u0016|&i\u0010\u0003\u0014\"H\u001dt\u0012aI Ĥ\u0018i^\u001dXze\u00069\u0004>5ﱟ\fj֪jAIvՀ%ՠ|J[CF/pİ \u001c6K\u0017\u000b,\u0014O\r\u0016Q\u0004\u0004>.ImH,1*a룛xh!N\u0003P)0}OI\u0015\r\u00185p\u0007F0_۱\u001dz\f<%4ׅ^lۜ7sv`8\u0012z8#sypw&\u001d=jY&z@\u0017O`6\u0014^\tF!.)|\n\u000bg]\b3?\b~^kf|\u001fO,a\u0003i[i7i8 \u0007p\u0018\u0011Ŕ\\\u001c\"\u0010#}\u000eo:A=:\u0010E\"\td]Eb(\u0011:Թ\u00008ꋖZ_}k5á\u0004e?|2ei}&\\\u0019v@U:D&D%|(\":\u0001!\u0002]K%4\u0006iVdȘףOT?!KXXyTm\u000e\u0004gA\u0015\u001e\"}*\u0016Je%6w\u0004\u0003?/n2FZ[:yd]bX+\u0013[V\"0@A8_\u0016M\b~d\u0004\t~c\u0003~!OkJ\u000fs(p_rp0f\u001a4tX\u001b2>Ъc]\u0015.&\u001f03Ԛ[\fgX8@\u0000jj=R4\nhu_\u0015߳\rj~\b0ɛ?;D-c\b\u001e=&!l\u00181MrZ!\u001cH\u00019rU%76(4JA2g\r\u0012\u001b\u0000}\u0013?P$E:4\u000b\f+^\u000b\u0017(jy\u001fo13)Ax~)}L\bp\u0001`q=\u0000\u001dt%Xtr\u0005 XH:r\u001a\u0002~\u0011'IA\u000e\"_\r\u0004GxZw}Av#_\u0003=V&\u0002\u001fˬ\u0012ىK\u001a'? NnZ>\u0003bhCstRnԮ\u0003rv}R\u0015ھHmߥ'\u0007#ϬP!\u001e\u00054}~J\u0000>⺏z$'1>np=t\u0013ﱇ-%O\u0000قX\u0013\u0000\u0005\u0004<5\u000fxy8\u0005}YDmuۿF=%\u0010`iuabNW\fvk!M2[\u001dMģ*{|Kj%;Kr[\u0014\u001f}Qlպliiۏyi\n>s>r\t\u0000i_^Ac\u001c\u0016'\u001e\u000b\u0015'\u00007\u0013j\n?\u00047M\u001e@r\u0001\u00113c--Mv5Vl?3ٶ\u001f\t'@=\u0010\u000fe\u001e .׸,?CM}}W\u000bID˸o?\u00038^d\"*x,ȼ*gTY\u0018\u0012Bcs~EҾ㳴_{S-MAl#@l]ۿܖCVv\b}i/,\u001d\u0015M!\u0007v\u001f\u0006YOA+\u0012Ѓ\u0004ߙ>oQ>ȫ6m!j̓T^_'pXLDB}\u0004K!\u0004AP\" \u0005)\u0006\u001bG;\u001b$f\u0005G\u0000\u0006\ff!\\p\u0003\u000bj\u001cǸCsQ\u0000r\u0000pR\r`,!!n#C,IX:Giƻ9\u0015ƶw-T\u0006;*L,pEb1\u0015\u001d\u0007㄰\b0)160~Hp0@Vb>rDxQ@G=IA,z(R^1\u0013T0p¦Ja>(AnD\tfep6\u0000%eb#)aCoH\u0017\u0002ѹ#\u0006\u0003\u0007I\u0012#Mx\"\fNt\t81\u001a\u0003\u0004\u001bX\u000e\\r\tG\u0005T6S\u0002SE\u0000:\u0004\u00008I3hKMyΎ\u0002I\t.(\u0018.`8uQ\u0000|΄\u0010\"+.d\u0000i@.\u0006Mb\u0004\u0013\u001ek[q\u000e'cr@qv\u00030\u001e\u0006`\u000en)C|1\r038t\u00119k\u0012nAe:6\u0004((\f.\u001b\r/B\u001c\u0012x:$ \u0015|\u0007p\u0018O/\u0015C*\b\u000eDu\u0014*\u001d0r\u0017\u001e;`7S(WC%\u0001\u0018\bBq8,\u001eCL\bSt/ui\u001a\u0004/9¾\u001d\u0006Rڐ\u0005\u0006\u0013LdP\u0015.DX\u0011,\u001a')\"'UH\u001c(\"4zbH%23)\u001ah\u0011&\u0010#ˀbّ˨VY!\u0014$vԢHBD(hmX\\&f'f\u001akS\u0005\u0015tú>Zx\u00050bc\u001a\u0003Tj$\r\b\u00108\u0017ii\t\u0017 hh$b\fF\rendstream\rendobj\r31 0 obj\r<>stream\r\n\u0018<\u0017\u000b\\\u0017؃W囐Hnp\u000bvw'}x\f\u000fR\u0013׼EHhJ0=̅Ն\u0006v[?ϷEffn]z/c\tp\u001eV{D5UH\n\u001e4,\u0001zX\nbm\u001a\u0007\"4I\u0012\u0004=gk\u0017[!1~pKP\u000fDf\f}$mT\u0014(y\u001cx<.\u001bw\u000e\u000fTC>\u0013\u001a3n7\u0005\u0002o-/,Tk\u0002\u0001\u0002URë`r\u0000CT\u000e)j0(ԣ 7\\pL\u0018D`(N˜aKXNA}({\u00114G\t5V\u0014HRGjNᲞ]͘I'zry\b{\u000f}dsl1\u0010s4\u0006\u0001\u0011\u001eNG@HDym)!J\u001bhՆ\u0002`\u000b\u0017\u0012(/\u0012W*\n5vTH9I:\u0001ܪ-pBMC\f!'\\\u0017`T_\u0000oa=9\f_U*_\u0019y&\u001cn$\u0002BŠ9l\u0006\u0014\u001c\u001e/IpB(\u00047\u0017y#\u001bSPhr~(r˦RE5(\u0006֙Kq\u0011\t GOQ\u001a\u0019N'72`QPWpBA0xI*D y\u0011\u001d8,\u0013\u001a\u0000I)\u0007d\u0011\u0012\u0007\u001ab\u0002\u0001E\u0018 d\\D\u0004RP{4nTmŸ\u00076%$\u001c>,>,\\\u001d-^rxHEk\u001aɬ\t*\u001d*\u0010-Y\u0016;\t\"灆\u001d\u000bz,}z,\"/bmT\"',CkF\b\\O\u0014q\u001b\fSvdR%$Y\fF\u0001Rv_%'s\u0000\nc]`PtV\u0005\u001cI\u0006\u0017,!*Zp^&\u0012t0%x-*@zb;HH-rWYWp\u0001H1s[*\u001f:QYF!6ğ\u000f<\u0018W\u001dB!\u0016@\u0013=y\tz\u0000S\u0000\u0018ot`@ݟ\u001es5@\u0006cv4Xj\u001a\bٝ\u0004Sք:a\rX\u0016\u0017=Nԑ!\u000bϔ*AЫUv\n\u0015{c%l_F@?\n.f\u0003\u001d\\\u0006*f\u0006*R\u0006:z6\\\bW\u001aqs\u0012\u000f\"qIna+q\u0010Z\u0016챁k\u000e\u0011Z}~3\b>bF\n\n\u0013`q=t;-p\u0018h\u000f\f*>\u0015U1\u0001hU\u0003順 A\u0015Eb\u0012P\u00192u?>ú(Ӡ$@VN\u000e\u0017@A\r\u00191a愩m5ARnl\rMx 8\ti\fRdV\u001eи<\u0002\u0014x!\u000f ߂S\u0006ߠS\u0003}G\bG\b\u001b\u0018\nJ+A1aB-\"%->ۚP\u001aӮdr\fr(\u000fC;N\u001f\u0018NZAb\u0002/tj}^W\rVLkJqZ\r~V\u0004n\u000f;\u000eW\u0013=V9; \u0015O\u0012\u0018o\r`A\u0000 .#.w`d\u001f0&\u0018\u001d|\u0017\tG\u0011&PfI4\u0004Fs=fx\u0015h7a,\u0004X6\u00078$Is׫[`qS\fQ\u0013Y\u0006ZJ(2\u000117\u0014F5e䂳1\u0010\u0005\u00185A3\n\u0002F\u0017y}N8(\u0017Y\u001b\u0017ih9t=O:B>0v0?\u0005Bs\b\f\u0005@FL1e^:\t\u001b\u001c\b8^{\u0004y\u001e3x䀈=%\u0001\u0013m\b@\u0010\u001b.F4M4Up\n30UX/1ǾCyK\u0007wF\";\u0003By'\u0000\u0002\u001eC)\u0013(UHhh\u0015u>R\u0002P!\u001dĖ[f\"!\n\u001c'\u0019\u0000^\u0017':Gh\u000eVpF\u0015\u0002^T¬<歧\n+$-\u0005\u0004qZȾ0${Y.5\u001d\u0013P\u0000\u001e F}P\"eW0,Ԇ)aN\u0013=ePh[b\u001fUxD5\u001fR\u0015V|PV\u000b$-;5W\u0015 (\u0010m>F\u0002/ \u0012\"jFB5W\u0015@,LZ\nh=\u0013HvRu8yG#~1\nL:r!\u0006о_c\u001f?_.Sؿ{U}\u0018`pH@#{y\u0005wxi\u001bd\u001eF#`M\\Vi>J=IXسP\f\u0001>/x\foQJ\u0014\u0019NXˉ,D~evY\u000082\u001dqrd\n#sն#`G\u001a$zG6h}\u001aY@U\u001bhd'T:H\f\u000f9sMj\u00077C\u000b\u0012i\rJy\u0019,J>SRDv\u001f\u000f\u0006)̗0A0;ԧڻ52\u001a{͇\u0011\u001a\u0002j.)\u0003#\n,YMN G\f\u0006\u0015#f6\u0001F5]\u0011I\"W\u0016+I \u0011\u0002jJ#\u0015E|]p\u0006ՊQ–\u0002\bAV\u0012a5@I\u0014\u0001*)`\u0010t\u0001x!F\u000eT²|ܡ!kN\u00111kG\u001f$c\u001fcgVͣr\u0000\u0018ыdQ8Kq鰦\u0019$\u0016I*#\u0004zHjM\u0015\rv=2k\u0003x-\u0014|F\u001dj\u0010c\u001e\u000b\t+;LM<\u0017MR0HȮ䰱@3\u000b0\u001b&FM/\u0018\u000f\\#!\u001b\u0006\u0014RkB\n4w\u0010\u0012\n\u001eZ'\t\u000be|D\u0001rL%\u0015K:jg_dn1K83Z\u0014.ee\u001c\u001cFG\r)\u0005_P>ֆ_K\txwE\u0003\u000etpKt\u000f\tzyűfJ-h;\u0018JxA+(HIP\u001e(eo\u00111\t*\u0017C&T!Y_\u0012&܌粪\u0010LIr\u0002TZ8\u0003K\b\t]\u0013\u0014I\b4R\u0019\u001e\u0013%k\u0003#\bѠV\"ǽW{\u000bj\u0000qI-b\u000b)idc't݉\u0015#1pC,Pmɼ\bT}X3\u00060ee4c\nqzc`\u0001P-*Zv%LJeUXkc\th\u000e&v2BLtDSWS䗡\u0003\u00061\u0012\u001dBt,Ū\fVt\u0018Gi\u0018\b{L\u001bgWr['\u000boD\u0010b\u0015\"RJNQ[m\u000eL\u0005z,ψ\u0014־Cԭ\u0006U/\u001b/#A!\u0013n\u0000Z!\u000bGD􌲠TW\u00162Ot\n0,=A_2z,\ne\u00165B\u001f\u001aIH\u0007p\u0011|\u001dm׮\u0011q^\b\u0014\"1xC:'D\f@IUP\bS\u000b\tO=&Nk&\u0013Ӧ\u0015\u001e'\f\u0006#&\u0015D=$\u001f\u0016J1\u0012A7!DLU]Œ\u0002p`r\u0013ڥ\u0000c{[h}(\u0001[<\u001a`O/ko7Ρ\u000fI\u0013\u001c'aOZ@e\r\u000b\u000bw\"1\u0011*>;uyyGUm PuYU\"|\u0015\u0010pV2[r}WG/ww7\u0001vA\u0003\u001e{7:~\u0003У_2pT\u0005YyRWXJ{I\nf9ryu\"~}\u001a\"\ndeœ\u001d\u001b6,<\u00025\\+\u0005$-\\D[0%\\v!%`\u001cu]}Wݒ}/}\u00079$Ns}I\fa{ r0)\u0016\u00010%\u0004xퟜQe\u0005\u0007{+%TG#d?w_0]G:\nƑ=v^\u001aeV\u001f&E\fFL\u000feƅYhڡ(\u001c\u0019jd\u001e+\u0018SE`p\r|I%\u000eio@bw\u0015\u0002\r1\u0018UĚێ23G-L\u001e2\u001aaT8#p#[#\u001bdFm>l/F(,\t\u001d\u0000<\u0017֪ݪOȃHK#:@\u0012A2\u00140 \u0013\u0011eo\u0010O#?q#K\u0003v#云6, M#\u001b.L%42R6\f5FY鐙\u0002\"V\u00072\u00022\u0003!\u0002d6Tl\u0019j\u00022\"1\fy6{ \u00048\u0019]&qJb\u001d+¥Q\";X.\u0003PCUQYqF*FƮ*F6NrF)FY\u0018(\u0019\n\u0019\u0019}\u0013F6\b,pѽ:(gm*7pN%M\u0005.cqccv3f}vсH5Hh\u000e\tNY:\fI\u0017i\u0007\"[>sv\u0002fIHQΔ\"+P,\u0014<|w:\r\u001d\u0002流GK\u0002BLhj,(H}\\p8V\u001c\u0006W\u0007\u001c\r8\u001fP\u0007\u0014`\u000e@Y:\u0006\u0018Bt\u0010\n\u0003~UK\t99<7{3БpJ8:/u\u000e\u0002F \u0001v:}\u0019\u001dP(\nǻ/\r7/6.\u000f8R b/aG\u001e\u0004\u001cك\u0012v\u000bV\u001b\fP\fg\u0000\u0002LD_-({eE4M\u0012\u00137pa!kgi_\u0007\u0010@\u0000J \u0018\u0005Β`2\u0003\t\u0014\r\u0018t\fe\t=8\u0000ӥ\u0013I<\u0011mŷō\u0002R\u0012<6pߠb\u001cRu\u0001\u0003\u0012\"X\u0012ά*T0Aӄ\u0006\u0013\u0006\u0017R*/,v%\u0004٣J@<\"bmQ֐\u0011o\u001cjZ\u0004˭\u000b\n*\u0018FKnk\\)É0\u001cpNd:\u001f\u001aJ&\u0010}B\u000b\u001f\u0013q)i1\nP=\u0000\"yuW\fy\u0018y0\u0014hY?\u001e\u001fI\u000e`\\IP\u0001\u0017aPG1\u0010\u001cH\u0019\u000e% GB\u0005\u0002%\u001e)\u0010&\u00005_\u0000\u0014\u0012Ʌ\u0018=\u0019@E\bF\u0010]M\u001dy}:\u0014ǽ\u001a\b\u0001ݐ\u0015HJL*\u0000꒘\u0002\u0010q̗\u0005DdQ\u001bUf\u00149'>a\u00185+$[\\:hp\u0018HjÁ֊xkEgg\u000bLX02\u0018D\u0016\u0003\u0000\\_2\u0015m#\u0004\u0006\u0019b\u0019\u001f\u001eX \u0018R!\u0011\u00126\u0017\u001c\u00110\rn,&)6DPB,T)\tgTn\u0014e\u0018\u0000b8\"\\):邦dPV?A^F33\u0005b1%f@*mʒd\u0016N|,?/\u001cUשEԱ\"$\u001e\u0003?A\u0013*LmNǏW\u0012\bʝ53\u0014/cw\baIZ'}DTYrn\u00110~9AH&R\u0000 g\u0005!xIz,zlMmߧ#Tb\nKY|2#悒J\tJ\u000b%(C\u0011S\u00164TJ@A\b\u0012\bZ\u0005W\u00020U'+B:u`\th&V\u0014#V\bc@:`h6hN53P!†D\u0013\u0001\u0016\u0018\u0019Mri\u001eD !\u001eSՅT\u0004Cd>\u000fQ\"!p!3}\fE\u0002\u0014\u000f\rWdZ5x\u0013\u001e\u0001\u0001[\u0010\t\u00074j%ZUȽYa\u0016\\`46d'%j5iT]I4\u0004\u0018)\f\u001f)+\nJ#ѠjؼBt &\u0017q0\u0000\u0014:j|)B(\u001e\u001cR\u0015*<5\b@34VS^z>\u001eŸsF(\u0000\u0018Q\nۢNf\bJNw\u0012+E][,+{~\u0016\u0007SOr\u0017<\u0012K.Oh\b\u0000,$yLu4\u001e%\u000b:)\u001b\u0003\u0019d\u00035\u0005E\u001dܦPbT<]\t\fI\u0011,A\nYMO^Jk\u0013Ψ\u0010!X/\u0007\u000f\u0015La\u0013oE\u0014\u0019t(y:\r,^\u0013\\8;Hh\u000eñh\u001a?3N\u00136o\r؂qt\u0019}\u0018O\u0002\u001d,R.#:/RmQ5\u0001CFu\u0005H}\u0005H\u0011&pŤLj8>l2[AQWԤ$k&tq=u{pW\u001b\u0016\u0010\u0003r)VhCg\u0010Y\u0014\u001eTcnh\bƷ\u0003ʉ>b[n-\u0012\u0017hZ)\u001aR9=8 . .pG֨\u001f\u00046\u001e\u0004ś#-\u0015.,\\\u0013z$i\u0003FƁN,9\u0004d\"s\u00109\u0003,ZF\rߢFy\u0011ɶ\b&@|\u001c!DƤ\u0011-Za\u00049\u0001%KGQ/AؠK\u0000\u001bKie\u001cc7H$ft~sp U|B^3rs:;diL\u0003\u0001ל\u00188y\u0000\u0019U +7دA0\"UH@Gc\u00151hq\u001fo\u0006,?\u0002?P/o>\u001c*\"ϕ60s\u0014`$ \u000e!\u0011\u001fIm]/\u0005-T\u000fv{j#c'\t\u0011|&\u0007\u0000\u0011n(wSx\\ܾ\u0000k}f\u0010jt\u00108BaP>&\u001b)\u0005>'z\u001b2\u0006D\u0004><\u0011\u0004>\u001d\u0007\u0002c\n\u001djqLC-7C_V\u000b2qD\u001b\r_\\4N\n%ȃd\u0010b!C\u001a\b\n\u000eSC>I\u0018H#\u0003K\u0002bbؖX\u000b!QHK_sJ6n ܓ}ʾ|vp7'\u001d\u000bNͰoZ\u0004kx%hS\u0016d\u0010\u001cnqc\u0015TAG9>\u001a~)D\"J\t_T\u001ci\u0002vN4N.ԣ1Z\u0014\u000bPJ\u0017\u000bIE(\u0018V8׮\u0007.\u001e{3.6fs`dS2Ut\u0015>\b-FPB\u0010\"#M~y\u0018ABeMH\u0004nVAAOQU\u0013W#Zya]\u000ee\u0012\\\u0011@\u0000v$\u00024\u0002\u00145~k[ok\u000f\u0012\u0000\u0000\"\u0005\f\u001b\bBJ\u0010\u0019y\n0\\TW\u0000bIĮ\u0016\tb1] \u0007\u001eG7_jrf'C\u001e\u001bKoj+\u0002C\u0000\u0003q}\u001e\u0002I*eէWX\u001e3+\u0007u\u0018$-\u00017r\u00018ygB\u0010ɾ_F}rdb;;wP]nP\"J/&H\u0007;\u001dYen,2\u001dJ\u0010\u00075]\u001ar쐀'\u0007d\u0005ɾoddud=FB%~'$>\"#~1#^f}'o\u0000w~;,R\u001eS69\u0001\u0006=*\u001a`\u0018T|RwN\u0005e\u0017ɾd;d3n-dOdsd=\u0003ɾǧȾid#ad\u0013 s=5}ob\u000fr\u0011\u00006\u0004Yf#\f(3$\nPfŞF&\u00024YQZ\nD\u0018K\u0000SQ\u0004\b\u0004$\u0004Q8=&9݀q|-K\u001dd\u0011= \u0010F:\u0000\u0011)ɹSB\fB*=\u001dY;\u001d #5\u0007G6ǟ#\u0000KF\u0012QlFFvF \u001dL\u0014yl\u0000K\"3R\"\u000fke TjBϽd=]io\u0017`J˧\t\u0012a\u0011\"ٌE'`x@滖0ㅾ\u001bè/(2kM8ulrCfKLf\u0006%3U(Bf1Bf\u001eS]\u0005\u0019g\u0007Pm\r\u000e\u0014=>\u0006JU\u0018OKqsA<\u0007\u001d\u0004&\u0001\u0014Y,d\u0005\u0000\u0015\u001d\u000f \u000bH\u001c,\u0004m\u001b\n\u0013뱸{&Zbq\n\u0003t`\u0004Jt\u0015VR>\u0002ul?\u0005X\u0017OW5AGb0\u0011\u0016sp)yL-\"\u001d~\u000f\u0013\bÁ)\u000b{%&|\u0011 ŗ\tU&VOw:%tEH/^\u000eq7n^){\u001e\u0000hd/d>q߻\f;o\u0005\u0002*W|\n\u0016T\\7:X\f\u0017\u0002B\u000e9\t3\u000eXf\u001cv\u0002i/?nUPm6\u001deǾcu2Ĭf8\u000b\u001f8|\n8%[Kwa*\tB\u001c\rQf%^\u0001\u0018\rV9\u0016!\u0011\n\u0007\"\u0014E\u0016=Vh\u001e\u0001B<\u000f\u0002@\u0004G\u0000 (nI0x6_\n\u0015\u001aH\u001eSB2dd;\rS\u001a\u001b$\f8W\u0001HVt(L\u0019e9!y\u001e\u0013A[\u0011\u0007[dpm\\#\fs,\u0019s,arz|I^FL>2dC5\u0014\re\u000f\u001f@@p\u0014&\u0012\r3gR\u0004>DĊ+\u0002\u0012`h+\u000190\u0010o$5&\u0005D)^Ԁ$&&\u000e\u0007u{y\u000b-̙\u0000\\D.\u0018\u001d|UPi|0L\u0001\n\u00071\u001d\u0006;Br\u0003&\"-*\n\u000b\u001b?\u0005\u0018\u001b\u00190VV +\u0013l\u0010&pCD\u00108I,>\u0000 :A\nm\u0006>Jܥ\u0011\u0006פa]\u000be$/q9\b\u0010 7P\u001c\u0003 \u000e%\u0013\"X:Dxt\b.K\u0002;EEy2vV93P/Ɇ5pֱBjA[ A (3]\"\u000eK\u0001h\u001fH3u\nTP:\u001e#\tb@$q\u000ee)6\u000f\b09-IuV\b\u0000ѝ!\u0000[\u0016uhؐJ\u001ftCk(F#\u001eHF]wb\u001fG\u000bwB##\u0013qLu\u0010\u0001Lm+\u0007LK\"\u0002\u0018W\u0013)T6RƢF\f)72\u00042(@9qҪ\u0006ˁ1C\"P΄\n^O\u0007cq(*\u0017ϒF\u0006\u001aCr&9Mr\u001c{$H\rQ\u001f\f\\p)R*wH\u0014T*8\u0003^:GhL}z2?ø\u0014iE:'=\u000b1^,sz}q\"N\u0013.\u0012Hh%:Dp\u0010϶\u001f\u0016\u001fB]y|\u0018\nmp\u0010OBꘕ}#%\u0006mt'\u0001l\t2\u000fiIe(m\u0012̦C(\rT\u0003E\u0012V\u0006r_5%!\u00007Svc\u0019kY\u0007,\u0010>o\u001e\u0012ΒW*K\f`%1?I(:\u001c\fH\\h\u0000F\u001d\b,3\u0001&&3P\u0010\u0006X\t\u001dc\\%]^mì@44L\fвd\u0019Ե,̿6љ$/c\u001d/\u00186\u000f~3\u0005DI,$:47\u001aZtxcӡW]BҪ.\u000b\t!dYH\\\u0005n%\tvX\n\u0014FŊ\u0004n\u0005F'.1_l+\u001aܻ+\"\u00114?Uct%6y4\u000e&D#Σt(>R5pP#NC؟\"Pp\u00065q\u000f\u001b\u0004Q`\u0011((\u001e#-\b\f0\u0002-\u000b],\u0000\rS:5&\u0011S\u00146\u000eqz,jSK\u0012\u0011\u001f}\u001c\u000e\u000f(Ƀ\rz*r\u00142?\u001e\u000eMV!1.4\u0017KT\u0015H$?7\u0002Z\b*\u001b\u0002Zb\t\u0000pi\\vcb܇\";χ㟑d\u0018\u0011E\u000bM=& Tuugu@l3}Z\u0011}teyW\u0004\u0011G\fFлY\u0011\u0002#j\n!~2\u0003\u001fa_NZܜ\u0018\u001e9+\r3\u001b\u0004&4-4g8/N'q\nT-e\"Oi\u001aE1XX\u000f'mVZB\u000f[\u0014gD;J\u001cYHMHR%e)\u0017\u0005\u0012Zx(\b[6(tn\u001f\u001ff\ng3\u0015zl\u0004\u000f[:\u0015\u001dXu֗\fL\u001anz6.XW±QWSg1hcB\u0017\u000e#z2\u0019\u0014N&\u0006\u001cʴWhXyanf\u0019\b]v!J2j\u001e\u0014\b\u0002]F\"qIrKrO{&Ntgͯ(aF?7\u0019b\u00059\u001e7\u0011Qn' GA.s^7\\r\u001fƆ^ԁEM@MZ¨\u0013\u0005>?]\u0010lQ\\l\u0016\u00004\u0014R\u0012+Qlc9}RI…\u001b\u0013*97'ؓoR\u0000W3tb[F\u0013׌`)콳s>~Y^׸vtYeJj_hx,Bཐ}\u0013r\tH\u001e9]+B>,HCLBs:\u0016*~)\u0014n|'\u001a\u00171\u0000\u0002$\u00198\u001dT$t<|{g%,:33vܢ-V,ϖྻ\u0015T*IvJ\u0002\u0001qF\u0017̜\u0005&\u0019y\u0003I{\u000e\u0014*=0?]屽B[.F*GU\u001f2\u0000\u0004~i\u0002\u001f-@\u0019[\u000fQ\u0019[ I|X4ƻO6K?@δ\t%\u0015\u0002\u001f{LC8\u0010\"WBRݫH !((ѝ3\u001f֍T,\u001f4\u001eJ-\bw\"LX5 }C\u0000B\u0001\u0002?7\u0002\u001f:\u001f4\u00101\u0015 (\"C-\u0015rܛ\u0015+\u0002ݤA\u001bZ)AҘ'A\u001aOB)Q\u0000Z\u0019L2u\u001a_Tq\\R\u001cT\u001eIL\u0015f?\u0016O\\\u0004%>kߪ\f\u00024&n A E(\u001fѪ\u0000<\u0014xuq9ӫ%&vj՞>Î\u001fhBJ\u0001˫a+\u0001\u0003FW~\u0014\fX\u0000\u000b\u0002$Bwsy\u001f7\u001d\u0012Kk_.}^fvJpA6}\u0011.~]V@\u0001\u0003N\u0007\u001edJw)H\u00142+OX]\u001aq1\na`=\f|\u0000;\u0017\u0000v\u0000\u0003U\u000b\u000f`\u001f\u0001t\u0000\u0001쯣\u00031,\u000e`\f@J\u0000vo\u0000{[vɾv_;\u001d\u001fcԸ6\nb}5i鹡v]Ҟ'\u0011\u000b.A\u000f\u001bI\u0001\\./+{.Ж;J\rMg\".\"\u0000;\u000e\u0000Є}\u0013\"I,۵Mre?^:r\u0001ܗcɭ{\rV=^zu\rtJ!݅j\u0004{I\u0003;]~Sw\u0019-zÍZwU=G1e\u0002 BCeE\u0016k\u001fM\u000e;(Ceٙ呂dCt\u001e\u0012}\u0007\u0000*$wF d;Ⱦrd-ddI_\u0005H;\b\u0001\u0005CQmT2KF\u0011`Z&Fͯ(Ԝ(3'&\u0006D:wȶCyl%WV\u0001ׇ\u0010\u000efo\u001aCBɠ\u0015\u0016$0W{ٰ⩋.wG}\u000e2#W\u001dQf\u0012¢<&!D\u0015DE\u00062c\u000eevOV>z\ntxkR7~\u0010yWey/\u0000E\fr\u0000)\u0014`8'jec\u0004\u0006e\u0019g>\u0015?\u001c\u001d\u001cY\u001d;Mrd\f\\\u001cjf92\\d9MhR\u0014!g\u0010\u0007<\u0016A5Ws`:M!)6\u0003@<\u0011p*\u0016r|\u001f@O\t\u00020\"$v\r\u0017\u0003X8T/Ҍ|P|\u0000L\\1Pgs=V\u0002E\u0014*\\p2HW\u0001*h-^\u00166r۪*myfE^MuD)\\8\u0007F\u0005qut1ռ\u0015\u0000[)i1L\u00192\fɩ@\fDF)RPd\u001b͓[e҇GH's&\u0004纲/\u0014΃bc|ּC<_RH^Y:\u0017q\u0007Ls>\u0003Se\u0007!\u00018pLB@Pq\u000fj\u0015h\u000ecb;EH^CBx\u001fF \u0005E)B\u0005܇\n\u0004ɨ`\u0005'\u001beZ\bF\t^ԡ\u000eL]-\r\nl\t\u0014\u0003\u0000\u001dڍ\u001e[EndɨX(\b!6\u0006hB\u0007 \u000e9\r!B\u001c\u0019N6d\u001ay+\u0001\u0011)\u0007\u000e\u001eH葂\f\u001e\u001bPXrY8!\u0015Qs\u0000\u0010E٣򌧃\u0010\u001a/E\u0010q\u0011\u0016aW\u0006\u0001\u001cl\u000ea@eEdXnL \u0003M\u0010@(;P\u001a\r#\\z(<@:X^$@\u0015-(\u001c'Z\u00075Y\u0004LI0)4%d\u0001\t'YM5\n\u0006Qh\u0015.\u0015\u0006\u0012 \u0019g!3T@Gd\u0012\u001c\u0005*X!R u0ŇC\u0019\u001bt{h䃔\"\u001b\u0006Wm5SgKs+٨\u0018g\u0017\t_iMLeyգ,\u001c!~\u00027)\u0003I\u0019PRʠ0gzPz\u0000!PDh\u0007\t \u0014\u0016\u0005M\u0018\u0018+AXꎻJBz)80g\u0016\u0018\u0017.2\u0000\t\n`0HQZb5M74C;u|{.$Ra\u000e&<\u001ft0:+\u0004]R/\t\u0013_\u0012\u0001\n(-EсđE:j\u001e\f` \u0017h#\u0007\u0018u|Qc\u00060\u0010҆M{x\"f\u0003 ,BΤ}0e\u00048\u000b\u00165\u0014:3I\u0004\u0015-\u0018:74A\u0017:\u0017*7\u0017R4\u0017i.\u001e\u001d4/c80 $1hXx8LipǠr@\u000ec\u0002::_\u0012\\\nJ}Q\u0015vK\"\u001c$'yV8vަfgp^3 ]#<\u000e\u0018东t\u000bhJˊT%L\u0012&[\u0016\u000bL\"\u00034;\r\u0006i\u00155\u0006.i\u0018\u001c0\u001c\f2xH*\nDO\u0012A\u0011%Y\u0013\nRdc\u0001ж}bL\r)ɍL\u0019mX+&\u0000U\u001f\u001cLY={H\u0001r]\u001c\u0014U\u001d\u001es\u0000\u0016\u0005dd\u0016\u001c\u0002V\u001d{)\u0014\t-\u0006'ʼ(*mC[0\n~\u0019\u001bCN\u0013AHt@~+auJ\u0011[\u0012h\u0014M-d\nm`\t\\\u000b8{L4U\t{`\u001d]\"\u0011+b\\\u0015**PX@qiT\u0005\u000b&\u001f&MM⃛0\u0016\u00023&ʪ\u001d\u0015ZXhUQx9\u001eL*\u0012uN<6\u0016.Jl>,@a2Ѥ(^ׂn.\u0011)_PQY^#jlF\u001bB(hUc{\u0017U\\#nT#nTyQeU39v*Y!\b\u001dd\u0001\u0000]K\tF0\u001f\u0015qrQ#\u0012\b0z\tM\u001a4Va5Z|`%\u001ai(>\u0018Q\"|䁌fI\u0007\u0003ҎZ3\tuأ\u0013\u0004[:[\u001ess\u0001\u00105K6j>\u0017Wx]>\u00173M\b3˔[$Lnhm\n\u001aUUMf\u000bMvxx4\u0004xx\n\u001fM\u00184auC3,x ynD СX\u0014Qzls\u0013@naZ\t\u0010Q\u0013\u0019\u000bke\f\u0002:!m:Tj\u0007%~\u0015Ddn\u0001b[.\u0018L0:8E\u0000\u0018\u0014MF\bd=}7\u0000ˮ\b{%YĻMh!\u001c\u001em\u0016]P$Tk\u0012UE\u0015\u0017\u0005P:\u001a\u0002!\r\u0016lJ4Ru\u0006\u0000?5+8kI;\u001cL\u0007_\u0013.k\"^+M@ŋ(\u0010f\u0018${SM\"\u001dWiԣD\u0015.c@\u00010\u000emD%tTĉ(W\u0001\u0014\b2\u001aȠ0]r]aQ\u001df=RP\u00162\u001a5M\u0001\u00164\u0004qFxQ\u0004\r=\u001a:\\?66)_QUX\"?P\u001e{Ft\u001eܬS7Bt۷\f́:\u0016\u000b\u001d*Bhr\u000eG\u0015@U>\fZA4\u001et4\u0006xw.Mxɺz+P\u0003+.y!\u001e,*X+膵\u0004Sxd |\u001d!\u0004IM-v\u0015cӍ\u0003\u000bzth\u0011\u0012'<,UN9J4Z*@U@~6\u0011\u0002)zĥ`%) *\u000b%ڌ`\u0012\u001e\u0014qm>v=\u0004ȣ\u0013\b=\u000elh\u0013w.j\\3jzHy^CiQd(\u000fgt4\u001eƕɹe%nr\u001d(G:~kѾ~9\u0005Ns\"\u000f?қ\u000e\fBDZQC)\u000e4B.)v\u0004@\u001dJO\u001e\b(UljKM,\u0015%%b(-PCy}\\L$SD\u001d\u0011\u001e۠ġLsh?\u0002\u0004\u0001\b|h(UD_<\t\u0006Sb~d(璡\u0014%PR|\u0014m\u00023Z\u0003J*gҊCYkiEj\u001do5u:dLc%c\u001e!=\u0003o{\u001a쿁J1&\u000f}CB\u0011\u000b\u0013\t|U\u0005\u0013\u0004\u0013#PVtT\u000bKR9\u0012'g\\%\\\u0017J\u000bj\u0010\u001frV p.x\u001aO\u0005G3f\u0017(kDg\u0016>\u0012}`^$y\u001e#5\u001eڄoi!>ʾ\u0005@J,w\u000bq`ޅHK\u0012=`\u0000{\u0000\u001e\u0016=\u0005-\u0000DT\u0001\u001dm\u0005`G4*\u0000W\u0000vnD\u0001ؿJ\u0001S\b\n~&\u0000{\u0000/\u0005!\u0007`G\u001d\u0010koi][c}\u0018gM1֋~0\u0000\u0011\u0006PX\u0007I$1\u001ey3\u001a\u000b^\u00061W#S ;@\u001dC:L9}F}+e\u0000V\u0001\u0013YY\u001a!$\u00130Aݧ\u0006.l0\u0011\u001f\f{\u0000\u0002{˃\u0014zݮ\\NaQqCx, \u0003\tRm\u000bA(\u0006݈\u0018+o[\u001f[1)\"\\C\u0002a0J =\u0003\"`#hc\u000bkp̍$do&Ɍ|2d\u00010m\u0018\t\u0019!\u0003ma)R(6U۩ޥIB\u0016\\u\u0001\t#<$H܆\u0005n\u0014\"܆\u000561 \u0013\u00139Wd:L(m͓2\u0003\u0006P\u001dT\f,Q׈W/RnXb\u0001\fL!6A.\u001e-uf\u0007[wPC(YQ\u001a^e\u0001F\u000f\f)Z\u0019\u00191ZX\u0001b\u0015Cb2V\u000eX\u00010\n|\nd\u0018X\u0014+d\u0001\fRƨ$\u0000TNdX5u,-nn/؟B]c t3<\u001e\u0004s_<\b\u0012\u0011X\u001cQ*N^;~\u000f1\u001d2!bS\u0000\u000bb\ry\u0017\u0004.4S.\u0016\u000216\u0007N\rpn\u001fʴ^\u0015z\u001aRi\b\u0012\u0019W\u000fa7\u0007޲^ZB>\u000fe2BYqϽ08\bTڡKtL\u0017Ga$\u0018RX\u0000sv\u0013'̃,ЂP\fS\u000b]uũ\u0005,ƽ\u0016\u000f$$@\u001e{_fJu\"Cp\u001ep~!RcZNPq⡹B,uL'Z4r/L\u0015J\u0004DP3\u0001X(\u0002h\u0001\u0001 \u0018\n` \u0018\fc'\u00003\u0014@\b\u0018nj\u0003\u001e\u0014\rwNF0\u000eh\u000e\u0002`d\u0018\b\u0000\u001d\u0000\u0000\u0010\"\fA\u0000\u0000\u0001\u0019P\"\u001dd)Y\u001f\f\u001bU5\u0011ǬA\u0007`uZDYz`>JkL`\u000f\u001dz\fŖj\tk\u0002\tv[$\u0018\r+j1C\r\u0015{ZqE'\tj\u0017LBd\r,\"Aofnߊ[e\u001bSe P*,;_@*3|!k=5k\u0011\u0016<\n\u0013\ff\u0012:$\u001f8\u000f>\u0006}\"\"*\u0016\u0018U\u001c\tO\f|?\u0012LSa9R:T;ҥ\u001crI~\tZ\"\u0015$\u001aW|㽵+իّ,2ߏ$YU%v\f‚1` Ko,1\u0006c4WŪ̵d詊Qz`Xe\u0001\b>bl][%Pk\u0011BS>W\u0011$\u0012bV*j[R\u0002cܚaJ\u0015.l\u0000o$c[|ՑE-gQ{BD\u0007\u001a\u0014e\u0000\u0011Ԑ-D:\u0017P\u0005\u00062gj\u0004(-hj\u000e\n]A}R:\r\reB\b^e֥q-i&\\\\1Ԇ\n)jf\u0011EH\r\n2,PW\\tƠ}ݍxݺ\u0010\u0013L%H\u00001mr\u0000;,j\rO&\\nhL3r\u000f\u000b\u000b0x\u0011LRQgk\u0007eKt'\bu'eL]FlK{ܚVm\u001cr&\u0010pCt$ W}/1}3cߺ5/H;T<\u001d\u0002g ݞ(]+\u00104;%PHW T\u0002i=Q|'Y\tԥ:M%DW\t\u0016s_\u0001C|v`\\Y<掆#\"P?\t:|\u001by\b\r}3@Y\u0003Bڱ)ug/:~5*\u001d\u0001eU@|\u000f\u0003MJ'\u0004ȹ#\u000efA\u0014\u000fy \u0017\u000eߡ\u001fT9(\u000e5ց\\`\u0002O~849\u0011܇~⤭'ae\f*\\a\u0002\t[\tOďƛo+&F\u0011B|Z`X:\u0012O\u0000^\u0006U%\r\n@J1L\u0005;(-ޝf [PK0i*UYp\u0005\u0001;RKR4aWjW\u0018'\b\u001dN~Pi\u0004!'\t\u00014@ScKT\u001c\u001em\u0016\u0014[\r0}Q\u0001J`E*C&eb\u001c{|.\u0007 1K*\t'\u0016'\u001bO\u001dcV\bO~\u001a10'NPUM\u0015ը8Nn*\u001f_?ss<\u0012$\u0005y`PuN`\u0002\u0000бwI\u0002)\u0004W\t|\u0005N\u001c6K9|N`2@o@Ai6v_'ݺ\u000e(XS%Xn%:O[6\u001ciA84\u001f\u0013:a\u001aDc\t\u0016HTAZ\\@g\u0014O;\u000eñiJ˺\u0002G}x\u0000b6\u001fd!\"QisqNK\"Ě\u0010_\u0004x)\u001b\r\u0019\u0003uJ\u000e\u00056\u001e4zy;ĆA\u0003Ay\u0003!\b*c\u0014\u0001Y\u0010\u0014֝؁$T8\u001ei\u001ep\u0014N)\u000f\u000bׅtc'\u0007ptW56c3C\t\u000e\u0016$1l\u001a\u0016\u001eYY\u0012i\u0007l\u001d`&\u0000\u0001g2bs\t[\u0010\u001d3\u001dwB| E\n-\u0016Ć\n\nMN?ڛp&m}N\u0010\u00005ֳӛ Bm5\u0010E\rTRhP)\u0012y\u0016/7⦯\u0010\u001aF\u0013-\u0012\u0016gp7= H#\u0000\n/q#\"DlY\b\u0015\u000b9Áڈl\u001eТEA#doJԝbmXTI\u0001u\"3P\u001c\u0014%WE*4\u0018T(I)>EEX\u0005\u0003\u001aV\fy?8my1\u000f\u001aH\r>\\\rT\u0004Th\u001a*\u0007\u000f1\u001fP5-⠄b\u0004s\u0010 B\u00018ˡ!1\u0016\u0000nx\u000b\u0010a:AJo\u0018\rVw\u0011Z4t;㿬*Ǒqv>\u0014\u0012[\u0011NU0@@[\u0019aԉ\u001e0\rT\u0007U\u0002[O/=vS\u0001Ų!p \u0002G.*1\u0013\u0001%M\u00006?\u0001\u001d X.{\u0003\t\u0002#Xd\u0010\u00062\u000f5y \u00184Ew\u00036\u0004H^Ola:AA\u0019d!%)\u0002RXWD!Et]*\u000e8\u001c0Kkd#\u0001\u0001\u001aL3Eµ\u0006\u0004\u0011I@\u0000+C)\u0000+ax\u0015+TX\u0010jU™U6\u0015CGj\t\u0010ݶWWr8ǝ?_\u0004:Y\u001b/;{\u0019*Cx~\u0000PɮY#\u0001~\u0007p*\u0000$d\u00169@d\u0010;\u0000i؉հ'r\u001c\u001a\u000buC2\u000b\u000b\n=h+\nd\u001d>\u0019\u0011ȅ%\u000b1'8\u0005~V\u0010)\u0012\u0014\u0019l\u0000ϥ\u0002:YI,J*\u0005i\u0018\u0001nV;U\u0003_\u000bo\bta}R+P]nyX\u0017u8\u0002(\u001cs\u0017\u0016q)i\u001e\u001cB2-\u0002s[HCdL(sBttU\\\u0013k\u0006!7t@YPdUEQ(,ׇMY\u000f*EEbuȰ\tJp\u0018nҪ\u0002\u000b÷LcM\u0015\u0015\u0007#zE\u00189@VL\u0013\u001erޟdJ\u001a\u001d1ޕSê:/~\f2%\u001b\u001cl)\u00156X&\u0002,s)\u0011V\twfؠY``\u0011\u0006\u0003|#/Ԁu{kSkp\u0017B4=.mB+\u0018\u0000LZh~-!ron\r&9yK\u0005I(P5siiI\r\\y:I[ғ4 FG\u0015a\f\u00030zhZK[2\u001a'a\f:ȴ\n\rC\u0013<\u001f\u001eeF@p\\\tfU1}g)\u0006ˀ\bE\u0014\u0014\u0004K`\u0016,E39\u0003\"N\"o[)2ُ\nKP\u0005c\u0004/@Y\"\\B\u0000\"\u0018O!0\t\u0015'wO\u0018/r\u0015\u0012{4=4\u000b\u001dC-uw\bVc2\u0002Εz8\f$/̅\u0011 Q`ai3?%4*_#?*/Y\u0019C=\u0000\u000b:OMxz@L[\u0004\u0014Y)c\b\b\u0006-\brwTJ\u0012!X[6j\u0010\u0011\u000b1K4jQneY&\u0004\u0017JxjoT٦}_C\u0005d\u0002LO¢j'\u0000Mg\u0002X\u000e\u0013S\u0002\u0019@pfc\u000fTT&Ykj\u001f\u001eJSC3FeL\tRO\u0005Ÿd\u0003\u0017\tY\u000e_TZd_\\\u0005\u0013iRWx\tYlUT\u0007?Ѝ(wa\u001a\u0018BbQlzp)5TjIʶ\u000b\u0002on!\u0002{ttP\u0012U\u0016@D(\bp9(jV\u0003C\u0019hQ\u0015\u0012(}\u0006~2\u0010m*G@w\u0002\u0001\u001f:Tރ_OC-9Y5f,s\u0002\u0016\u001e\u001c\u001c?Xf@ \u0002\u0002[LDjX7>/]PR\u0018T(z7\u001eWoRQ*a\bRz\u0002GE\u0012\u001e\\}*U\u0005߸ӐhM|\u001f\u0014P[)E\n$\u000bGU\u0003O1?^*9C7FXYY\u0013m6ojL!!\u001e\u0006h0ƋIdj,ͧ\u0005^=7iՀ\\8KwŖ.\u000e[![A?|!\u000eWL~\u0005?\u001a{jbh}Sq\u001b⺄j\u00155\u000e\u0010\u001e2O\u0012̔\u000fQ\u0013CE|;\u001e\u0015d\u0005W\\mH\u0004)A58SĊz>\n(YPy!\u0015\u0019\u0006U[C|\u0007◢T\u001b*\u0015 \u001fJ\u0002\u001c<\u001eA\u0000\rj\u001c{ƯGuK_lTDG/\n,BVXTWUFՉ~zd5\u0018˓^HwXH'\u0012NK8IxI17\\Ii@&\u001bGDi1MUe58D\"4N3$\u001e2bދ\u001d\u0019HrYo\u0012(\f\u0013\u001c\u0012PÀ5z\"Eܪ^`ֻ\u000bLvw9\u000e%\u001d0KnQlY\fw\u000f떀](\to\u0001\u0016n2\nTas+\u000e'\u0014Q\u000bzUL_1'\b)הufU\u000eU7xŸ́V·ZZnUs5\u0010\f6n\\\fx6\b\u0002\\0BA2)\u0006\ttSV=cS9'UoP\\\f\u0005\\?eX0\u001csv3U\u00079\\LOl\u0013\b\f\u001aОw.\b\u0005\u000fmH8D9P̊\u0010I\u0016RomKS\u00057\u001b5TT\u0010\nPȟ\u0004\u000b\b/:›Q\u0003\u0012\u0005\u001e[\u0005w-ס)#]\u0017\bQ\n;B\"=̇UU6rKV7\n$NV+pQM!M٫x\u0005Q\u0005T\u000e9cV\u001d\u0011\u0011B\u0014!Q\u0014vV\u0016\t\u0001*sL\u001a\"F4!ka\u001dP(АƶVn&P\u0012UZI\t̐2'z2\u0011O\u001bH\u000eiaG耄)\u0012`nij*aˊEd\u0006/ ;Dw\t\u0018_`\u0015j)R\u0003Z-D3\u001b^q 'V\u00160\u0001;⌅u*n+'$\u0019\u0003L杲=\u001d\nN+\u0004\u0015.u`!D obghy\u0010-\\~\u000b\u0000N#\fˈPh\u001f=\u001ak_4/'\u001by-ۉ*)@4'\bGj \u001b:&_'vr_5\r:FʦvHBD\u0003:!C\u0003Hv#\u0000\u001d\f|dٱG]5vq8g&[ O>1fsWkx4T9M\u001e\u0001\u0018T'PW1\u0010h*\r=`speQP\u0019b_}v&b\u001f\u0019/. ,\u0012;p\u0012d\u0012;\u00016Dľ%Jbq%4;\u0006\\U[\u0000\u0010LtgEk\u000051ǁh\u0004^I,`\u0012Lb\u000fz}fuނ\u001bPGH/tK\u0006-+\u0001\u0018Jb\u0012\u0016\"]@`W\t>[\tfÐx\u001afm׻\f\u000b1\u0012\u0013pm \u0010\u0006\u0001v\u0002\u001e\u0003s}ɻ\u0016oy/\b[6\b!CQ){\u0019X\u001e9ŕ$\u001bg\u0006<:\f:0u\u0012 \u0002\u0003!R\u0017'k)\u0000\u0002\u001fLbj$,]o'5|\u0010\u000ejUfm]Zel\u000e&LU\u0000B966\u0001$6\u0011 &\u001b\\)\b\u0010\u000eUȠ8\rutH\u0019bk7+I.\u000e\u001c\u000el\u0001\u0003h\b\u001cs\u0004\f\"\u0015\u0003\u001a'TV(\u001c}\fӅԳBk)2{pS8\\ȏqy\u000ew\u0014>\u0017$\ty)\u0013\u0011M{>\u0005OE\u0010@0A~\u0018KU\u0001k\u0010\u00001\u0001\u0018XZe#rZ\t\b\u0017rpiȘXCق\nB.H4E\u0019T<\u000fY\u0011;g^PFb@aӧ#x(\u0000\b\u0003U\\Ԓt\u0005B%d\u0014\u0010(\u0016án\u0012yc\u0016\u0014\u0002^\u0016\u0019J(bSvHN.gx-L7\u0017fJfihF\u0011وL7kԟ8\u0014/8\u0015R\u0000I\u0015\u0001OW\u000bWɪ\u0015\"\b\bg&+JETh-\u0010\u0006bV\u0017i\u0010\b\u0012h\t-0\u0003#s0E\u0017A\t;!\u0012M̍ʡN#~NE>G\u0019U\r!AWI\u0005V7'\u0006\u00150f%0\t:>U-媕԰(AF'\u0017e\u0017R[ZF{.\u001b\u0011KyJ\u001aB/|-a\"B\u001e4\u001dae\u0015k8\u0001gD&-\u0010PBv~%J@W,%X\"J\\mf[`zŒrV՞f\u0013Ɖ%$m˰Ѣ\u001c&tW޼&\u001d\u0013\u001cop5\u0001&\f4s\u0015{T\u0005`'ٕxmz\u0015C6fX0z\u0010g\n\nf|\nVx\nX\u0002\r+\fb\u0014\u0010VMl\nӝXOl \u0019 X\u001cS\n\u001ap{\u0007\u0012UaN-[\fw\u0001\u0006Yw`s`\u0003D`qG!l1R\u0010|J)\u0014 8QB\u001bp\u0018>#NڥG>LVtIZ\fw0|;ي`}vH;٦n\tt[~\u0001rEPf\u0018o祼\u0016\u000f;W\u0001Vx\u0013p\n\r\u0006-a\u0006mq\u0010\u0001b%\"Z&T!J2ު\u00173H\u0013x\u0007\u0002d2\b;)\u0018`Z3\u0002Е5h\u0002mŠM8]A\u0016,_\u0003\u0006.`&e\"\u0012/b+>\u0010\u0015aRH\f!P\u0005\u000f\u001crA\u0011畜\f\u000e\u001c5\u001cD \u0006\u001a~kQc0\u0002!\u0001+\u001a\u000bir\u0017gs\b%\u0000\u0000s\u0012\u0006 \u0014}pq Zv\fӤ\u0018@I\buF\u000b\u000e\u000b\u0014\u0016\u0000Ux \rYAd92{Csʪ\bx|l\u000f.PAFn\u0000uD[!\u0002Zԅ.`\r\u00003@\u0002N+\t\u00027DL5F\rl\u0007\u0010Ž厧\u0015K%xrZEp\u001bN\u0005rQ!@* ɭR#M\u00179\u0013p\u0017\\\u001dd \u000f\u000eS9$C(8\u0018k\u0012\u0013\u0013z%BL\u0000(\u0016)¦i \u0018$G\u001a6V_st\u0005,8vM|hq~\u001b\u0003ňQ\r f$V1\u0014\f,i}\u0007<\u001dÇ\u0000\u0010z5@`\u0004\f!B7Kɯ0\u0001\u0000E1),ЊʖeƱp\rH\r%\b]s\u0000T\u000b\bZ%`u~\u0010\u0000\u0001Ŋ\f\u0013\u0002Rt͈U8|FsTât\u0002\u0010\b\t@](\u0001\\\u001fa+\u0014DVEi'\u0011B@@Ѯ֧\\Nsi\u0001mU\u0011\u0015_2w\u0003u9G+\tveµLQt\u0017\u001a隱tC\u0014\n\u0011eL\u001f\u0004Mhԩ\u001e\u0014 :$^\u001aOM3KM\u001f>ԉ>\u001d[0%R\u0011b,GD\u0003\u0016Ƨf\u0007 s\u001d/'̃D\u001e\u0000k\u0011 *\u0016\u0004N\b$4\"x֒\u000e8I4ؘhҤhJ\n\u0012?>W6\u001bY.\u001eGc\u0014b?\u0012\u0014Ԣ\u0019UNꃞ`+*\u0006!c`\u001d\u0016+--R*g+є`Hҙ\u0014\u0003\"5\u00145\u0001zd<\u001c1\u001dY9fuO\u001d\"F)W\u001f\u0015}\u000e\u0001V0(\u000fW\u0007J\u001e&\u0014HQ(Êr\u0006\u000f`֐P!+\u001e}\u0006\u0006\u0010x\u00028.9%;\u001e)u\u0000y{^\u0012Q$>\n\u001b\u000b+F\u0015S$\u0003f'}Z|4jJܧPȕYA)X!\n$>T\nZ̙#&\u00153!:CɫCClR&\u001c574B\u0014(^j%ؔ`âB\u0001f\\M}\u0005T\u000eIb\bH\u0011:\u0018ee^\u0011 [\u0015#*C\u001fR\u001aH,*Q6*xԔU>KIU*2aI+F\u0012\u00104Ē\rC\u000bvKOuI\u000b]\u0015kL\u0001\u001dh\u0010\"B\u0004\u0005;8ӢG2\ndFb2ysNݓP!\u001d\u0004焯,\"\u001b}N]\u0016'P\u0000O\b\u000b\u000b\u0000wCz9O\u001e\u0010o_\u001c\u0015\bn\rPם,\u001f*!e:\u0017!Hq\u000bS\u000e!ch`n'OK$\u000eTvr\u0004p;ʴj;%\u0016j;Ai{\b\u0011}I-NaXH\t\u0006=l]\u0006\r\u000b\u0010\u001d\u0018\tth\u00181r4c/,HS\u0003iaİv5\u0003a.?ֵo6a\u001e[];]5\u0004R\tz\b:$\nb\u0004}ZjK>S\u0013l\b+\u0000%1{4ȹ8\"nƃa\u00009\u0019m\u0007\u0017P\u000e@(\u001bIM\u0012<݃^iP\\ig\u0011\u0006+>\\Q,JJ;HJ;.!NXioS4)K{QS+\u0001\u001dGsf\u000f\u0001\u001cQT\u0013\u0006KO=gᴓr\u0006k=\u0007βΎinB:U)\u001d\u00071\u000e^ˡ]uoh\u0004אtvKrvtݫڳ0Wryv˝\u0014~Gg.\u0016\u001a'rm|bE\u00101SJS-Z\u00108p\u0001\u000e$>H?nv]\u0012\u001eLF!lvV ]s\u0014NB\u0011~\u000f\bf_b\u000fd쨦ˀf\u0007\u0010\u0000fyUI\u0019QA\u0013\r\u0019\u0005\u0001\u0013%\u0000o'V\u0001{}\u0017c\u0012\b\u0011\u0011\rC HAƂ\u001670l)^Z\fAvAvR!;V8;ވ\u000bŠ>C'*R\u001f3E\t\u0006Evĉ\"{\u001b:}Od\u000ft\u000f_xB\u0011bQ4\u000f\t|'\r$gndZ,Sa+%s;'OmȪjy\n\u0001Sh\u0004Dmb*\u001cL\u0007JxH2D1\u0015\u0010=L\u0017\u001eNܵ{/\u000e4x\u001fôtg\u0003\u00117|r-P\u0003SU,೅\u001b\u0005h3\t(F\t!`q ;Gk\u0010<@\u0000,t_d`\u0001cgEXeoeoܭ6\u0010p*\u0012$HZ>]w\u0011|?>!?>\u0002);8C\"Ӝ-P@*6:y0q3ad\u0015; \u001a\u000f\u000f-\u0002#MsLH\u0007@g/E\b\u0017\u001c&\u0010ƜO S 7c!|a\u001aǝT\\g\ftͥǧk#\u00142\f<ʆ8K\u0003r]s\u001cVԅ43/gnICgx(',=\u001a\u001f)m\u000f4g2\u0012cԳ1\u00131^\u0001\u0002\u0005-\u0004\bs\r\u0011GK\r#\f0,,\u0004o\u001e3Q\u0016Ԣ\u0005fh\u0019:8Zt>Pg'\"3,y\u0018\u0014\u0003&>d\fiij\u0002G\u0004f\u0014Lx+hf\u0000A5c*#u,S)uC'Ѫls\u0012o)\u0016(\u001cıDU\n!O0RH#\u0004DFJ\u0002c%J>֧sGuPENvPRd;4P\u0015\u0002\u0001POQ}+`\u0001<@\u0004&⚬\u0016$e!\n.3-ٺ\u001e=%\bE\u000f|]ދGP``Rs8NY\u0006or\u001c\u0015s\u000eMB+!$\u001bp2ќG\u001c_7\u001c\u000eԅ\u001a\u000fTs\u001e\fT\u0012|_Thu\u0005:\bRֹŴZ]똲&Pb;)l1NP^8\u000bg\bv\"rK\fz\u0011\u0018q\fPl~Ǧ\u0003EXZ#\u0013m8@B=\u0004\u000b\u0013\u000fJLLNm\u000ecm\u0014`#K\u0000\u0018\\\u00025\u0018\u0006 \u001b.\u001e\t\nX\u0007eTF;?Km*nhe|\u001b!\n\u0010\u0010iK3\r\fw\u0019\u001aǞ\u001eb\u0004\u0016f )\f\u0005jd\u0019\n\r\u0000\u000f\u0010K\u0001+\u0004ۧf\u001c\u001cS燢\u001a,;\u0017\u00031eNl!@Ft>@]7ՉMep.PtEvE^\u0001`\u001bϻ\u0000840g\u0006\u0018\u0019L@Rl`\u00018b\t\u0002FE\u0010YMR\b{\u000ecNy\u0015rx\u0001`D(\u001elzeqR\u0003c\u0010C+>SJtō\u0017\u0004\u0001x\"IJ\\B\\ẇ5bf2h\u001d\u001b<@d(\u001ftiղ ǛKB$\u0016\u0001\u001aԂ\u0016+Ua)#I67)D!V\u0019\u000eAD\bLB[,-Γ>RG⃶bl7+IB\u0010\u0017\u0014R\u0019\u0018\u00062\u0001\u0003|[`\u0006\u000fI\b6 \b\u000e\u0018\u0001]\b\u0014B\u0011K\u000b+*D)w18S8<@C\"aJ\u0018\u001d\u0004#\u0011!A\u0004Lp}N.~\u0019b2L\u000e:\u0014!pAt%̥u0u:\u001b` E*DCēO\u0012nd%τal,@\n\u0010l+vG\u0002_$]\u000e\u001aN\r8a\u00109w\u0005pAG\u0001D\u0002{!/\u0002(N\u0007JBs]/ Ebj\u0017D8 cBUx\u0006baeX\u000f.\b$1\tXJuJFC6\\\u0004%y\u0003yM\\\b>\u0006u\u000f]\u0006\u0010\u001cA@H'V\u00010?O|5,\u0010\u0002}iUiUa\\\u0011\"*b\u0005\u000bED\u0019\u0019hHt\u0003\u0001O\u0003gq\u0004X?`G`u\u001cFu\u0016R\u0017y\\\u001b4O\"\u0010J\u000b(\u0018r2K4%}ObF4\u0004\u0000Bd$fpFj\u0010бslF&\u001aX9:6;Z\u0019C\u0011+R{0\u0010\u0001X!\u0017\b\"H!h\u000e\u0013 .rbZФI(\u0014ᅎg\u0005V\fnBEvQ5(T\u0018C iZX\u0004CPTN^28\u0010j\u000fkL<7BpClC$\u001eӂW#>n*b\nYӪO\u0012\u001b'\u001b\u0013d\u0014R\u0010t\"D\u0019\b>͢>9|\\W,\u0001WZv)R9ZЉVa6)c4b=43\u001dѝ\nrLZ\u0004Xv n\u0016G\u0000g\"GEG>\u0018T9UmCUۿ+3V$\u001d:\u001abaʈײEӂ\u0004\u001c\"ɮK\n\"PEKڢz01>\n0i\"d32_\"_Q\u00169E;/\u0003T\u000ff.V.ϪAIVo\u0007ۻF|{,ctZ\u00135&Ƣ~\u001d\u001538h$ƀDySn\u000fp}\u0006Sh~AH>XD\u000e`4Tt;\u0000J\u0000ێ\u0003F\u00103Zݭ}&`|\u0006\u0000.t\u0018H\u0000CWN\u0004:<\u0002U9PX\u0005p\u00130\u0011wdC]>\u0005lo*%\u0005cRn|n,N\u001akϼ1A Awd\"~\u0004%R\u0004\u0005^\nx4/cnLL\"EYs7lZ4PhN\u00190Fv\tV;\fz\u000b\u001fjoE\u001cj+uv\u0006n\u0010>xҾw}V\u0002괏\u0007(9o0M%\"`:adR:Їɬ\u0015{z;A\\P \u0003\u0001R\u000b\u0003\u0005 g\u0007\u0005[F\bbAA\u001a\t8S\rqxHiDbv\u0017Ю\u0004h'\u001f\"ڿ7vm\u000bHg!<\b=ٰ\rp JLi\u0001eςC\u0004t}J7+|5\u0018\r{.uO!\u001e\u001d\u00138;g}gGa]$~g\u0019❽\u0001.`f_I/ev.1;=gpb\u0019kh_Z\u000e\u0000\u00006Qy!(\u0018FIǠ\u000eG=4X4\\c:wAy\"gG\f/4bw`QvCAR\u001c\u0010){演^~:e_!\b\u0015);MQ\u0015LZFрXi> \u001cX\u0002}S\u0001`sAғ{\u000b65V ѽɝ\u0012OD\u0012Mr'\u001f˓\u000f\u000fq\u000e|C\u0018\ba[O3&(\u0007[ P\u0000J7\u0001j^b^\u00010~\u0000Ra\u0000x71~:8ePgdBW\u001c\fbU\u0006\u0004\u0011\u001a٧\u0019A\tBEZLRX\n\u000fX>\u001e2/S xE\u0010 B\n|\n5,TH\u0007\t<%O\u0004mm6G\u0000 J|0c\u000bH<#N\u0000\\n#Ydiu\u00002Y\tD&_\u0003Ёl$\u0016\u001d;=.{\u001a\u0002תފ}\u001dXm\u001e*\rNx0`Ҍ\"\u0012Oh\u0012!0&^:Љ\u0019١3C'&E\n\u0007\u0015:k\u0015:}A\u000fL\u001etN,4ڙ:\u0019\u00156]Jhnh_1o{\u0001ykF\u0001KS\u0016\u0012Vf|hp݊-\u0013r*Mڃc\u001e\u0007\u001a}\tf}ޒ\u0003*sZ\"\u0018\u0010L4802r0\u0000U\u0017ۤ\u0019\u001fL\u0001&mT$h*%Ճk\u0005 8bW\u000bZ]MTU,h\u0002[apjB\u000e؉\"R}#\u001b{Ʃ\u0007{\u0003|\u000b\u0010{\t\u000e*%О\u001e\u0004\u0013UƄn\u000fh@JQ\u0002\u0012%\u0003R\u00122\u0005\n4\u000bҖ@L\u0015H\u00172pQ(k[IUL\u0014J\u000faU\u0019\u001cͬxo\u0007\u000ez%\u0000c\u0003\u0017\u0000<:\u0001\u0018Q1Wt\u0016\u0002B她\f8:1`=\u001a'@F\u0010X\tdD\u0006\u001cƁ\u0004fm \u001femN\u001c\u0014Rg\u0018\\b\u0019\u0002®Ԟ\u001cv\u0010\ff\u0017J\u000777\u0003c\u0000ďJ\u0000\u0013\u001b\\\u0001,vP`*g!fn\u0000&\u000ef$^6.|0t\u0016J\"R)a\fd\u0003\u000eȎv!q\u0011kT6[8!Vj5c>l\u0011|\u000b$񪁳AT\u0003\u0007>taKB8\u0012.ܤB@:\u0002\u0001Bt\u0015ilBlX\u0002f\u0010<,NL\u0001\u0011\u000e,%<\u0004_;\u0019\u0007\"\u0013PfdK,P⪆!\u0003\u001b\u0017aΓ\u001e(z^8\u001a+J$(oR\be'\nӜ:'M3OK*|4/!C.p\u001b9\u0007\u0002c.A$9\n\u0003\u0004V\u000e\u000e9Ga\u0000\u000e \u0015Te:-\nS\u001fʢ3\u0015d!a\u0011&Ccg\u001cN8\u0016\u0018\u0016`\b0|\u0019$\u000fRldo\u0006إ!NaN\u000fk'\f 1hN;$l\u0014q\u0018\u0005h\u0010\u001d\u0011kE4O\"\u001239>\n\b\u0002E)*\u001aR-GBH1\b͘zq̒QH$ơ\u0012\r8\t5\u00159Fqt0\u0019 \u0015㏼\u0004k\u0015\u0011E\r$T\bD$QdĞT\bT؅Y\f\bS`I\u0003\u001fN$OB%\u0001L\n\nheO\u000b\n\u0014\u0001*$\u0006dt+\u001aj\u001c1Yq4X~l2̓Xъ`}/]Y^Z#$gŠt\u000eQ*\u0016$'䎉ZPDe\u00027mL\u0002 go{\\A2\bdP܎r\riT*m\"H*˰9h\ndq\"eδ\u000bn}\u0000\u0011&ls\u0006q\u0015u9\u0015_\b\u0016G[\u0016\u0002K\u0006L^4;?\u0012:\f\u0004\u001ci4;AJg\u001e0R\u0007p\u0004J$95&\u0000+RnAS6ʳYc^\u0010J\u0012-5\u0012gv\u0003r^ذn]|\u0004Cz64yp\u0014q@\u0000Uј\"sC\u0000uBxl%\\m'Tb`\r\u0010|s(\u0013fb\u0016޷b/%Һ)ҙ!}b\u0004BF\u000f$\u0007MD\bm\u001c\u0001W,\u001bg8'.N\"o\u000fJ> jV\u0002+\f)\u0019E=$V$\u00113|,r\u0015k,sq 64aZ\"5\u0014:z̡@=xzdNU϶X\u0002u\u0007$ |9C\u0014ULw8t0\u001dI1\u0013a6-ܧLU \u001dZ\u0004|*%@m?_\\#\u0012x=$hJ\u0013K.\fxIFb\u0013>b&֥D\u0010\u0014\u000e-=v\u0014\u0004,R\u000bXT!`I%^kZIմRQD\u0010iu#\u0010w\u0001F\\hwNZy\u00018\")>6*Ul\u0002\u0002u\u0017N(X)ؗ*m\u0010\u000e-|\u0006\nd\u0017\u0011q]k\bů\u001aq6'8y{:\u0006U\nՖWF\u0014f^\u0011ꆻs\u001ay.2Їȅ;D]\u0005p\u0001ZL\u0010=Woa a\u0002>۴\u0000\u0014\u001c\u001d^\u001bURA66t\u001dYo·7\u0006}}ooI\u0010v+Iս\u001a\rE\\{\u0000s8C\u0006k#~0ǖdN0kVXY 0\t\b\u0004ʠ\rfS*i|&a\u001f*EDy\bc1=:\u001d\u000bY\u001e9R݉S<Fi)P\u000eg+˪\u0013b\u000b\u0011ムX(h1\u0001e^\u0005}\u0001j&P\u0003\u0004S\u0005\u0000\u0000N\u0013h(\u0004\u0000\u0015cH\u0015U(F550\u0001`ѪV}'45aA\u0001j\\$H;hvaM0J5/^\u0010d\"(n\u000b\u0018-\u001e Qr\b:3$v(gb{\u0006\u0005S\u001bJZ\u0015\u0002j\u0017\u0001\u0014\u0004ԍIG(z+РQ/\u001em ` 0_\u0010neUK.̊%\u00172\u0015T\u0005\u000eTg[7w\u00105ʅ\u000f\u0015\u001b\u0018>0ݱ\u0013J\u0007\u0016F%\u0013B\u0018` !i2BEȮXMZ\u0010t<\u000bN\u0002T.0[B/g\u0016\u0014@[\u0002_pz\ta9\u0012VF\u0010v\u0015N-)Z\u001a\u0015\u0017\u00107Y\u00100b\u001ehh\u0011>\b`BX\u001c\u00167Av\u0014mgiّ\f\u0005)\u0018\u0006\u001c\u0018\\\r-\u001e\u000b*gb,!5\u001e\u0019\u0001S\u001cPXAE!wZQ*0\u001c-\u0006*mÛ\u00111鈳r\u0010tj\t@J*xWxGx}()@/itpr\u000782\f\u001a\u001f36-\u00043\b\u0014ʱQ$%:c6aJ\u0013\u0007\u0018ʩJ\u001c\u0018-CUBbt.6Lׅ\f^b6\u001e\u0001a_䴪*\u001e\u000f\u001aqu\u0016\u0014(\fPۧ\nQ?(iwa\u0010)-94\u0003XE1G#\u0012c^\rPw\u0017\u0000M\n>\u000fTV@J&ٌcw4heax\u0001Vz>\u0007P`@d0B~E]q8Ipx\u0019x0\u0016n\u001b\u0005&)teI\u0005و\u0016fLg\u0003,(\u0019\u0012lIw\tEKP@q$\u0002'qBi*g\u0005Kt̅QH4Ȁb| Z4\u001c\u001cDp\u0007\u0012\u0001I\u0017\u0005\u0007pii\u0010,h\u0000eȔF\u0001|\u001aRc~DL[Eo\u0000uJhz\u001f\u0004k\u001a\fJ|UQ9Q3W\u001c\u001b#E\u0007%\n\u0019*\u0015\u0004p\u001c2f\u0004\u0003ud\u0012'8Ê\u0010\u00155hAՇZ\u001cq͸]Q\u0003߭\u001et\u0018Xm\"jwϲJƓ#D\\,T\"\u0015@\u0012\u001aX]&4\\fLa`oȠTCQ=\u0007l\u0017^ь\tM\u0019\u0012\u000e(O+|64~+\u0011u.R\u0005p \u0018Ap}o0{pJ1_S.>0*W$N0Xh\u0014IxB@\u0000j\u0013`?\u0007H\u0012|\u0000,\u0017D\u0004H\u0005\u0011*+@\"\u0017՘D<\u00123[(HOlcKQ+]|NΜ\u000fƃp01\u0014g4dT\u0003:\\+\u001cj\u001ej7T \u0012H\u001bC3R*rhP$\"b^\n\u0005,lKa.]\u0007\u0014`^\n\u0019\f\u001d\u0012O\u0010rha\u0000\u0002o\u0003\u000f\u0019mYeQGR\u0002uH`\b~S\u000fI=b0'oyU\u000f.2&\u000ez䟓\u001a!>K9ك%i\u0018d>0LbDoO'-ZI@^s\u0002&\u0014\u0000\rKt\tG*N\u0001\\\u001a}D)n6g\u0014@bI%ZI\u001e\f\u0006y\u0007\u0014\r\u001b0\u00113FBy7D #a@,\b!)\u0019\u0002(5PJ\u0013T\u0005HIG\u0002j5:C,i8 -rP\u00198E\u001as5\"װy~钓!aW\u0004m\u0006)氤\u0015B\tYI\u001ab\fx-y!((Wv\u0006(.~\u0014^+\u0017Ec81t\u0001\u0012@H@vh\u000f\u0012R\u0011GN\u0017\u001b+\u0005wgAAh\u00076S'V}ST\t\u0006\u0011J\u0000DI\u0016AeCk\b%-%ػ>\u0001\u000b\u0002\u0006_ȅK\u0010\u0013Td\u0005\u001e-2L=t\u0017ge\u000f|0\u0001y\u000fH\tp\u00108E-{Ȁ\"xxM\u000ft0\u001bH`K\u0005\"\u0014޵v>C\tHi'\nB\u0016\rz&P\nڐ|7Ky$1\u001b~SSi0\u001f1\u00034̦|\bC*\u0014A\u0017l\u0004]\u0007\u0004\u001d\u0005ݬ\\ϼ1Pwi]81\u0014\u0010\u0005cAX\u0001\u0018vc-\u0011\u0014\u0005$D|!pO\bF\u001a02,*s\u0000\u0014aUr%\u0016!\u0019fq\"KLS\bQ\u000fB0IV6x\u0017\u0004\u0002\u0000a+[\u0001v_R(Q\u001c\u0002\u0017\u001bH\b\u001cC\u001e/l\u001b\"%\u0005OX}\u0016\u000b(6W<\u0019}tΛ,U\u000e91tزҽ($h\u0006D5\u0007y\u001eo\u001an\u0004LZ\u0006\u0005.`Jjy\u0010\u0006c\u0019\u000eVk0\u0019?\u0003咠\u0014{6*_kc\u00068eD]_\u001c\u0015\u0003L+M\"m\u0000P곹\u0018%\u0017\u0004b\t.߄c\bkΘ\u0010\".\u000bKz\u001d\u0013\r-&6\tkW2F諲'UBU9q\u001f2e9鳘E\u0017Twk.[[\u0004\u0004KdU\u0004\u00041U `FPKj\u0007\b]|R6;k8֭Nn,nAb˼\u0005HM\u0006LY\u0015>\u0013)\u0016\u0003A\u001dj\n\u00140/C1\tEF\n#D5\r%D]MZ \u0010]\u000f\u0010\r\f!\b ҍ\u001aTHnՃ'@\u0010v&&H%{-!4-\u0016vAjU\u001b\"N7c\u0017NndWQ!\fwa0\u0010\\6a{)2d\u0014\b\fb\u0011%p\u0004\f鑥D:]*>\u0003~AJ\u001f6ʫ\u0019Qշj\u0017N6sƂ\u0005\u0013LȉeUN%^,v%M\"mAO˜Lnf0\u0003\fa\u0003=\u0006\u0015\u00123\u0019\u0006(1X\n\u0006r5\r\u0011\u0015\u00192H\u0013{M.\u0002@C{-\u0000]@\u0000&\b\u0004\u00020AL\u0015\u0004O\t\u0006,\u0014&SeY5\u000fE4a-\u0013e\fӝ!j[\u0003G-\u0004\\1\fj1\u000bmb\u00053 hb\u0013FhJAъLB*\r\u0007!$\u001f…֐ idp >\u0003p|jj'!\u0000\u0010@\u0013+6\u0000\u001fVl\u0000&l\t\u000b\"\u0013V^\u0015+ZXhW\b\u001dH{ķ@D/P&`\u0002C5\fXE*\u0010̔\u001d8\u0001OC\u0002Ut$+Vx\u001a\u0006Y?Db\u0004\u0006\u0014Zl48\u0015\u0012]R\u00138#pM\u0012`,-\"ƢK&\rwL\u001an`.nHB(݃\u0003p'aӯT?x\u0003y`Ȟ\u00074(Bg\u0010u\u0015:K\"\u0003\u001e\u0013t^\u001fj\u001e[ɀaMj\f@\u001c,#M7=\u0011庱!\t\u001a5ۉ\u0017M\u001eV\u000e8μR{n\u000fpD6\"HЛp<\u0004\u0003\b8`\u0002m\u0003\u001c\u0006|Y\u0003\u0006C\u0001vr\u0001P\u0000S4M2\u001fJ`r\b\u0004~91H}\u000bM\u000f2\u0011\u00060 9p!)Q,pu<_|6*nu#d \u001f6\u0003nkm\u0006\\N\u0007\"\u000fN*k3Xp@\u0000y6\nY\b!̓-\\\u001cc\u0000)\"2=Yv#g\n\t\u000fdZ\u000e^\u001az\u0010\u001d\u0004ɉշc\u0005xie\u0017\u000f\u0003!`hFö\u001b\u0012UO613\u0018\u0012Cy\u0002c\u0000:<\u0000jTKv/cp/Q\u0016B;[\u001c0BT\u001eIJ֠jL\u0011\fC\u0002\u000f\b\u0005t h\u0003|\u0002D6a\n\u0010_EQZdV\u00193p4~mP\u0004\u0010\u0010\n]Cˆs,q\u000328l\u001fB\b\u0010{\u0007!9\n\u001dNeB2r\u000b\u0010ȑ\u0018_x6g\u0003Ls,sY\u0018|[Ё5Rb\f\b\u000bl\u0012\u0006.3P)f_M\u00162bHIс7Q\u0011$8CЂ#п$\u001eN\u0012|g.E\u0012\u0000⺔I4|h\b=0\u0016\u000b\b}B94Ch%`0BB\u0014t\u0006'\\\u0014\u001dkGmqъ:YuO\u0019>{\u001bPg\u0018tZ.pm\u0016~\u0006h?\u0012\tT[qv\bbHX\\$\u0005i\u0003'A38\b\u00133\u001f,|`\u0001#|&.@w\rBb]aP\"\\ё&61`qbEGeQ\u0006d\u0018\u0013\u000fh4Rt$b'\u0010\u000fWq5\u0002\u0010\u0004Ab\u0011N\u001eI)Ts\u001e\u0014Y^r\u0019%<\u0016\u0011*ge^@c:+4&10D\u0001E V\\u69\u001cu!\b\"M=\u0018l<1D\u0006\u00003Vׅ\u001c$\u0018~xtRV\u001b\\K,\u0006iP\\\u0018H\"\"y#\u0004ƙGZؒ&2Γ₭v,ep\u0005CA&g442\u001f$R,\u0014\u0012\u0003\u0015\nVH@\u0019\rG@*\u001cwx@1UQw\u0002x\u001d\\&7Ҍh\"Z%\u001c\u0007%;LV65i,\u0007g\b\u00102ڃ6U\u0013S\tA;%\u001c\\P\t\u000bY\u001c\r.#^ O{9\"\"A]\u0001\u0006\u0011H5 `\u001db\u0000p+}k\u0003rE,-{%9-tҊ\u0011dDq\u000e%oh\u000b;\";$\u0010\u0015fd\b܍\u000f,s\u001f4.\b-\u0006M<$n49ʆpRYj\u001e2cbQ\u0017\bV\na\u000bXnHb9){d\u001c\u0019yԓ\u0013c:MPXȒD\u00010\u0016JC%>%M\u001dҋ@\u0014} ７\b\tW\u0015NVX3ġ\u0011Rh\u0019өB秌{h\"TM|V\u0000\u000bHC\u0005@ս>+c\ty\u0012yI\u001d\u0011R=4mG\u0018\u001amM;U\u0013v\bvn\u001fU>\u0013FgqqQЮcPd0r3AA\u000e\u001c\"\t:p=y\u0015F\u0012 W\u0013\u0018w9l3 \u0016+v}A;8\u001dO\u0017\u0018swv*v\u001d!ޮp\u001aPi\u0011)\u001e h4;P6$\u001c3\u0007\u0016)/4)V}橻igvWj0$[옉N<{|̮\u0006\u0010\u0019Рt\u0007ƨ \u001b\u0006\u0002n\u0000\bTawP\u0003S\u0006\u00003؂\u001a;iǞ#;JP\u0017>@3t=l=d\u000eM\u0004\u000b;.7\u00046vȈ!\u0004aI$3\n6W\u0006c\bG\u0019\u0015\u0002xJ0z)&K2\u001d_a\u0001\u000f*\u001f=\u0013\"~ \u001c~~\u001cb\u0007\u001549\u0005\\\u0014\u0016C\b)vy\nb%}0\u001cC\"\r)&\f\u0003O\u0005\bWBGQ\u000eZ30_\r0\u0005?\u0018\u001eM\u0002\u0002\u0006;퀝B(\u001dX`g\rX`V`0z\u001ba\u000fgR\u0000\u0012\u001d%p\u0001\u0016\u000eK \n\u000f%Γo;mj\bus|={{Ub\r\\4_XP\u000f΀>K\u0006|E\u000eiO\u0011K\tySkzn3<\u0001뢯:#~\u0005@G'\u001bWx!PxJx}$N\u0003{>nYu5t=\u0005Nr\u0002@Ua}\u0002\u0015tk\u0006\u0015u\u0011\u0015\u001baO\u0018#tl$d{x\u0011tg\\V\u0019tݣAt=\u0001:t\u001e]=\u0003\u001108HM\u0011ރ9τU\u00194Y!\u0018\u000f\u001b(V\u0004\u0004h\u000fj\u0001Z\u000e\u0005`\u0001Ѯf`ϗVf\u001ck\u0000vȣH\u0000Z4\u0001;6\u0017*m@\u001dЌ,ͧD\u001cāZ9ѭDZ8\u0011\u0007tOrE+\ngĖ@_\u0011fAGl\u0011Q\u0003O?\u001bWx@U@\u000f&\u0001e{\u0015H0^GU\u0002\u0007 TVj\rp6H+.8DEܠ\u0004Ctjtcy_B\u000e|\u000b\u0011V|nKAQ\u0017١i>I\u0014>GND,g\u0006|~\u000fw%x%MV`\u001cT\u001a4:aP~[?\u0007r\u0018McK^\u0002wNu\u0004I|MW\u0010vM;K\u0017j^\u0018\u001c\u001b\u0011L9\u000b;\\\t4Є\u0012q$ToRmT\u001e\u0013|5Z\u0015\u0015y\n{Z\u001eWg\"\f>\u0017uN\bquKC\u0014r]A8\u000b\u0016:ĭ16hT\f\u0004uJ\u0019eoQ%a\b\u0001 '%,U!T\u000eDŽ\u001e\u000f)^\u0014\bЕ§\bVl\u0012?\f\u0011\u0003rֲW{)HN'`i7g\u000e\r$<}\u000e\u0005?2 \u0007oB\t\u0018\u0010%\"(%cD\t\u001f(\u001cIrA\u0002z\u000b,aZ\u0004TrTgH<\"\u0005\u001c4g1\u0000#nV1t\u0011U=\u0015,$0 UPC\u0012\u0001`D}t|B_\u0006A \u0005\u001cx\u001a\f\u0012T*F\u0000\u001aj \u0011$\u0007,\u0007VdI*4mEgv19O\u000elNL\u0000/94@Ull\u000e\u0007\f\u0002o\u001a\u001b\u0007uH\u0011AX0X7f\u0017lX|k\u001dYsAD\u001bfѲ&Y\u0016AĈKE1iA2\u000bҴ`ɁU\u0012$G6\nY>\u0014NXhNꨙ\u000b\u0006>3.乩\u0016R@k1Qa,DmV\u00135\u0007$X*a\u0004\u001c\f6{Pc@D\b\r\u00111d\u0014\u0019sj*\u0010!\"+ \u001b0<7WDrWN\bD鳂\bzsfg\u001c\u0004\u0011\u0011i_Eg2iӘS\\iz$*I*XT5Iyr\rsi\r#\u0006L݈gt.\"7/{*\u00020\u001a0\b{ZDK6\u0011|_l*QHՇ\u0015ʧ\u000f$$.(oh\u001ays\tgš\rU\u001b\u001akG8.'v0\u001baT\u0005-BN4D\u0005\u001a/!9\u0011|j'x\u001b\nPd\u0012-ʛ\u001d3\u001fHl\u0018\u000b\u001f6\u0010CYo0\u0002D7\u0001mB#\f\u0004,hTȉ\u001e)r\"\u0013k\u0016G\u0018\u0012i\\LwљԈ؋{l%\u0001\r-\u0005Fp2\u001a\u0003H\u001d\u000e\t\u0011i#|\u0013\u0005;V\u0002$z%udr!\u0010`$j\" iƜ\u0018y\u001d\u0003\u001e\"/ \u0002w\u0014\tTkh$PbS\nبQS\u001a#\u0016I*I!g\u0006'~Hu0\u0015)\u0013\u0000p?;z=\nlj\u0005P\u00022S\u000ey\u0010i\u001b\u001a\bB<4|\u0011to6*\u0001HR=e·ײ\"\u00159l\u00171B8}Vhƴ\u0016\u0015@P\u001eNALvRZ\u0007!:]P\u001a.RΛoJ\u0013t-Kn_i%\u0001f\nvT\u001dҊ}bm\u000f$:\\ml4\u0006\u0004(#Oh$F|v\u0002YoUJ#D!g#!G\"%\u0019X[Hu൫:\u0004\u0005Y8zꅱ3\u0001k\u0018y@&*T|\nj@V] i_ql}\u0011Ҏ2&\u001d'I{r]\u0000i\u0007-*W3\n@:R\u0007\u0010>gg\u001c\u001d0cL\u000f$@S8^I6;*cjݠ\u0002έD\u0014{e8{0k\u001e\u001f\u0004\u0007J\nĠx\u0000upAL;V\u001e\u00173R(W0C+62Gio- #}v2bh\t\u001f(\n=\u0006c7±s\u0016m\u0000.\u0010;`nPIí\u0017{?Bu\u0013hh(R-D9\"\by(j$NɄ\u001bΝ\u0003|R\u0005v\u0017݅\u001d\u0001#ְB\u001b\u0002Bي\"\u001c@\u0011\"\u0011v\u000f \u0011v\u000b\u0006\u0011v=^8숼\u0011\u0002J^v\u001aH(8\u0000ȭp lQۋ|r*HPQ\u0012\u0006\u001eNA%\u0010\fɨL`Љ&u]\u00051Q\u0002>D\u001el ,,\u001aʕ[4a\u0006\u000e,\u00150[xcrn\u001crly\u0018\u0003̈́\u000e{KO@!ƒDy\u0007pxa\u000bnB!rl\u0004<^c|JF\u0005'\u0000%n9Pbɝ\u0017\u0000:\u001eF\u0001)|\u0013\u0018ac\u0000\u001a\u0005\u0019\u0001@=pÒT¯EB\u000enLĎj\"1\u001f\u001c%͹\u0013\u0005\u001c~~J@ ͋vh#E@F@G\u0012i^de]Ae\u0011q9M\u0017$\"y,:JX\\+$o\u001b\u0010A\nՆ\u000e9\n\u0011gJ 1n\"y%'\r2\u001a=I$,̡K0\u0019i5wr\u0007J\u0000\u0005M(85\u0013\u0012Z\tw\u0001C/\u0003|5u'b!{T]\f\u00004gP\u0001\u001c\u000fp\u0003[\b$蠻J`3\u001fه\u0002C\u0012f\u0019\u0011#pFB a5D\"\u0013K3f˰L/xQm'P\thg&\\\tXAZb\u000b^h~}\u0018\u001d[.{\b5g\u0012hC|Ap\u0007\u0005\u0007\u0000XAD5\u0007REќ:\u0011\u0005yFal\u0018@\"'N\u001b*\u0011g0\u001d'\u001ayu\u0003$O;lHK\u0004g,ٖ.?Qh\bw&\u000et.\u0000(tPs|<_B\u0011gB\u0015}\u0013\u0011AM%Fc,|$I>\"\u0003+EQP\"P) \u000ef\u0016,\u00109\u0017\u0005@\u000f\u0000\b\u0006%N0lob6T\u0014\\XvT\u0002\u0014;\"XJ \u0016\u000e\u0015\u001fݶ\u0012:&)RX1\u0004\u0001I\u0011x\u0011Xz>ʈtA:\u0006+4Ab\u0010Xڧ\u0019T\u001a`3Sנcv_8}6\u0000E\tT\f\n\nD`fYg~5^UК\u0007C$\u0015k\n\"X}\u0012\u0000c%=ad?\u0018hnzeĎ\u0017\u0011Eq]\u0012\f(\u0005B0a'Lb\u001d\u0012\u00194f:8?SJ9\u0004\nU邮\b~L%UUI*\u0013u\u0010S\u0001G@C\u0004/\u0012P\u0002c}*g%sE\\q%5&dqE\u0013ؿeo7o:\u0018PaHR\n>15H{RQˬ\u001eOWI\u001f\u0001\fL1\u0004!\u0010\nֻS\u000b¹P4\u0014YRA\u0014b3\u0002\u001aO\u000b\u0011W\b\bWv\u0015-20ʑL\u00015@\u001b\u001a9\u0012\bi*(\u0016%AR\u0003,\u000e\u00016ZΊ]^L\u0011\u000fi-)\u0010\u0012V!/&BL\u0012b\u000b\u0016ѢiV:>\u0019\b\u0018(E)\u001aw\u0014bG\raX\u0013*n\u000ev0\f\u0002xъ%!Q\u001e\u0017Y\u0010x$Bz`!ytp\fo\bI;\u0016\"N8}\u0006c`>s\u0004^\u0005ޏciF\t+\u0015\u00032i\r\u0017ĀHA\u0012HG\t\u0004\\\u0013ND \u0015FgB*kJ7\b\tɓD̎\u00173/p6 `\u001fP\u0000pb\u001bc\u0013\u0007*QgDoXTa\u001b!\u0006\u000e\u0011MCit7;\u0006G{D\u001aÁ\u001e4k!ՆJ)\u00114\u0018'\t\tI&H@;(8#XP\u001b,^\u0002ls~B}\u0018^\u0012\u0011i\u0013\u001e>k\u001dxw]pa,D\u0016Dd6J\u0018q8bcФєѥ Mcs4}d>ylXM\u001cK\u0003ER1B\u0019\\:3g*\u001e|\u0010\u000boZH\u0002S7)~)7&ck(2ab,޷\u0010H\t\fGgFT?cgFS\u001e?]\u0013씈\u0002\tsy^/:gY]={;RG$g\r\u000f\u0013BE\b@P\u0013{\rҳhM1\rRTpm\u0004|q\u0005n\u0002e\u0001\u00184\\vq(;(W~8eCPʞ煲j_DBJ@B\u000fpH\u0000b|P6\u0005\u00045u\u000f\u0018\u0016\b'- }a\u0013`\u0015vHo\u0007N`+:Om0v\\r\u0018{a\u0018c(cwh\rCWf0:3S@2N%\u001eeicFb\"R8e77\r\u001bl\u0005(u\ne\u0006\u0017m\u001d#!a0&pʢb\u001b\u0003C-f3{ED\n;\u000bbVabaO\u001aX=\b\u000b;É=4ĎyaDî΂|s\u0006ݽ3\u0007e\u0011o[\u0004>ؓV\u00001״\u0010R\fvq\u0000{\f\u0000{d\foN\u000b-\b\u000ee\r\u000ev`96`oc4`\u001a3r\t\r\u0019\u001a\u0003\u0004\u0001@\u00004 }\u0014:Czn:;n`aAԂԲ\u0006P+ຮ>; S$\u0010Y3篳P7,\u0012Ox\u0013\u0003u0r=G\u00141\u0010R늺t|}]_OE}FNگ\u000bh W\u0003 >Dlm\f\u0018\n:\u0000\tUJ4\u0011n@\u001dzQmpZ9%{Q\nʏ5*2*Kuu\"\u0016:ı\u000bx;E^oaB^\u0019[<\u0018;f\r\u001c\u0014ry7@\u0002\u001aɽ,\u0001/byOG\u0016ݘۆϔA賶`%!бS\u0014vf\f6\u001fI\u000f>8\u00041NR]\u000fpP]\u0007;Ƽ:!z\u0000ar\u0006 !i6#B0\r&\u001c,\u0001\u0001y\u0005Nѳ~&,qq\u0002ʢ}FЀe֡89c]DSK2\u0003^-r40yJ \u0000N\u000fc\u0007\u0004.(N\u000fF\u0001 \u0000-~\u0003m|0J\u0000e^\u0001O\u0004L|m,P\u0015ҍpO \u001b;O \u001bڮPJvp]t$c!\u0019Q\u0018(Y\u0007;cQ\u0010%W{=G\u001eFй\f4\b\t2p\u0005F\u0005\u0012x(Dm\u0000lUmgڬ\u0004,+pH\u0013\u0012+\u001fP|mq\r\u0004Q[\u0002ppà1H\u0019b'\u001bHQC3Gސ$3\u0001N;\u0004CKK\u001c\u001f&ю0}V\f\u001b:\u0010{&=Җaɶ'_\u0005o\bɆ֛¡IS\u001b\u0005TK\u000b%ya*ag\u0012$i18\u001bF!\u0012Jbp\u001a\u0012v/\bu-Du<#\tA\u0003?L\fb\u0018\u0006\u001co0,ab#!A`6PD\tW\u001dהbQ \u0006DNFR\u0006\b\"8luLk\u001bX1VE1R_G3`W11\u000e>\u0007gxo_\u0003\u0015\u0000ธ`@\nu#gEQu\u0012!*\u001d\u001732\u001aR\u001d\u001ct\\)\u0005\u0013FV2TԠ\tR\u001cY\u0003\u0006 فt-Z\u0007ỌM\b!\u000629\b\u000b5\u0003\u0016\u0000 \"n>\u001cn<\u0000\u001dÀdㆃ\u0000\u0012{\u0015eFyD\bT<\u000e`Q,JE\u0012\u0005\u0000\b/1QΝd9APB㒢\u0010IEe\u0003J\u0010\u0017\u00073\taЁ\u0014D\u0018\u0010aX(_\u0012\u0019q(醬t\u000fjT\u000f\u001bbYyߠF3pb\u00122$>si)%>&rN\bD@}ƎqOQ\u0010v!Ҫ@\"\u0010J\u0014\u001a{EX8om(B\u0017\u001c(鉘\u001dX4N\u0001N)jLyX7\u0011l\u0011\u001at\u0004z\u0014a*%3Jj\u0010K\u0015Dq\u0010f/i\u001fseG擄Hᧇ \u0019A)=\u0007*SZSbA\bB\\š^Ud[\u0002Dl\tq}\u001av\u0004\u0004L\u0006\u0016ͤN*z)qB\\L~Xz$X\u0012\nyX\u0006\u0018+]^*Ϭ\u001cN)α\u0018վ7b75,\t*^{jߖ\u001a)-Q*E+aVda(g\r[R)\b{\\\u0005`E\n\u0003\b\u0007T\u00172*;[B\u00038P\u000bb'\u0014on':mNSJje$ \u0003MaoS2*WXjPG\u0004Г\u0012b\\?ƴjHd+7`!z.M\u001aM\f.ӎ\n~5\u0003\u0004uC\u0018.=PV\u0012*2\u0005l0\u0002s\"H|:Wʲ)XR\\Y`IA䕮D%E\u0006KY\u0002#b*ۚPG6p\u0002GlIZbO\u001bL⸖0Rx#1]\u0001l\bi0p\u0006|\rV5x\u0002%-w@\u000f0\fg\u0012\u0001\u001dpHsr+\u000562B\u000b*Bz#\u0018\u0016ld\u0010\u0000[\u0003,iWKsIn''vy[H}2`X1/pi\u0007G2\u000f\u0012A8C8(a&\u000beARa {J\u0005f\r>\u0002\f\u000ec܀7\u0019=Lb/^A6͟\u00188g\\79qγ+~\u0014m5V(@\u001e0zQ\u000e#\u001d|Nk\u0010xA\r\u0005Ir5\u00185ad'¦\nOiY\u0002;\u0018Y\u0002g\u000e\n7@@\u0010WV\t\"(\u0015!E~\u0003\u0005\u001d\u001f\u000e6=pO\u001epN\u0010H$q\\\u0015LkBÜ\bo\u001bUd\nG\u0012\tɜ#\u00013\u0010Bи!\u0005\u0003=d\u000e\u001e\bLp#l\u000e\u0013/W\u0015\u000fAZ\fBXHb\u0010c\u0003H\u0004\u001e>3\t$B\rMÅԡ2YgHQ\u0012\u000be\u0016\t\u0016\u000fNK\u0002\u0016K\u001b+\"\u000f\u0019,\nr6H;j\"sO0\u001b\u001cT\u0005h\u0013JVBJ\"':ߤȅ -F\u000ffx\u0018!S:\u000333\u000f\u001c\u0006`P#ֹ\u0006fԣGQPFJ6Ͼ;:\u001e-J!@E:\\\u001ew^\u00149\u000b\u0015\u0016$H%\u0011\u000b\u0003uJ&IRG\u0014\tb\bQ\f\u0000†c\u0016/^)5c\u0019#u~*\u0004XO*\u000b#<.)O\flHg-)J\"{uJjB}\u001cD1y(\u001cg{\u001ac{\r`$\u0003q\nw\t7\u000b#J0X\\T\u0005&\u000f\"\u0006:-1lssŁeL\u0001\u0004\u000bt,&\b{ߝDj_,+J@Ɔ\n輁}޴]৹P:!d~:\r'\u0001i(\f)\u000bwI\"UL(6(8\n\\\u000fU\u00102\u0017q\u0011\n7RGoj\u0013p\u001c{ptq\u000e`aJ4[\u0010ȓ:&_4&\r)pdld)$Y\u0019\u0003lrU\u0010S\n\u001b^k\u00142h/Ch>:A!N$\u001b!9\u00161*>\u000f\"Cs\u000by4Ij`N\u0015;.eR)X:u \u001ase\u0006 5\bͪ\u0014\u0002Ԫ\u0010l,Jk\u0011ס{Ww\u001c<\u0017\by^N\u001f%|V[\u0013cT\u001ezK$v=I&On_[\u0003\u0013S3ɡKuDKI-,юpd-\u000b\u0012\u0019bbVĶ`{XlW\t)\u001aec݀.v{Z;gY;מ\u0005R>Cݭ\u0005J%W\u0007׀-MFj1Qۅ\u0000uOT{ݎ\u0010Ԏq\u0018\u0010jqP;Pt\"i=K\u000f&\u001dPi\u001ejQ\u0010D%!ҥ\u0012e\u0017E,e\u0003\u0004 U%7\u001ercgG\u001dED*C=\u0013 ѾHh_\u0001ٽrv\u0001H]\u001c|04\u00003!{u\u0018\u0007\u001eS\"q\u001bg TU9\u001d@\u0019);C\u0013*;M\u001d\u000fڼ쁄7#}҉f\u001fS-4;`{B${\u0004c3ݗ.|\u0006\u0000-z\b\u0005\u0002\u0012*\u001e\u00180F쌮i>\u0006'u1\t1\u000fl:\u0018Sc/tYFv\b<]\u0010\u0005Q3\r(%;\u001cݽa\"LX${\u000eZƎk@c\rOL\u001b\u0010 \u0000\tXH\b\u0003\u000b\u000eMsp'\b\u0006,\rZuX@\u001c΃ri\u0015b\u0015;Ů\nb?ehӐE-v0[Ď*b\f\u001c>.\u0016&mg6K\u0016{m!Plb?y\u0014v7\t;\u001c[B&\u0007˄CBb\u000e)L|\nb`\u0019\n{a\u000f3\fbmrIg!\u0011\u0004!(\u000eaAQA;/87\u0006\u000e{3)\u0006v\u0002\u001e\u0003y^b\r@\u001c\u0005$tKh\u000eJj\u001c`%\u00078\t\u00053\u000e^E\u0003{`\u0011=I\u000e(5\u0004;\bw-}-A\u0010\u000b`/Vo\u0018+)\nJ\u0000vD\u0004 }p\u001f\f\u0000\u0001B\u0017\u0016΢\u001d\u0013(\u001d\u001aC)#EY\u0006V\fZǶ\u0019\u0004L^JN\u0013z_+~\t_m{\b7*/׽\u0003/\u0007K\u0002\u0007`:\u0007`9\u0001\r\u0004gg4F\u0003|u\u0007ޘjQm)\tctk}mʲ\u0001\u0007EWjL4Vts!\u001c\u0015ArB!0\u001f]\u0018\u0004`\u0001TMq\u001a\u000eYK\u0000\u001b\u0001ړcd\u0003\u001a&\u000e|R\u0015*f7\u0010\u0000w5!^\u0004פ\u00007<.ꖈdV\rHV/&;uu\u0000n@~pc\u000f\u0013\u0019قU$X1\u001aԂn\u0001\u0007\u0012\u0019s@V\u001f+\u0000H3[\u0002\u0005\u0005\u0006:\u00158y\u001f-\u0003\u001f\\\u001c\b[\u0011\"GL\u000eUq\u001fܧP1q\u00184vW\u001a ŨCX@'[\f o@q\u0019>A$\u0001Վ,Tτ8\u0011[Q\u0016#\u0002\\Ng\u0015\u0006=bgr1[`\r\td+uB%Rtr\u000fdK[j\u0005S\bkWE\u0017:^\u000eN\u0012\u001e+x}\u001dM]\u001cރ>\u0014\n\u0005\u0001N4\u0001a\u0001/˻Z\tF\u0017\u0012&A,(\"j`\nVV-BJ4\u00124XEw>;\u001dSxC\u000bOر0\tQ!ǰ\u0007\u000b\u0000t\u0001WN\u00040\u0019=D\tFp\bKA?hV\\XH0\u0004\u001dI8\u001d:e\u000e4Y;Iy'A\t)Bb\u0005Gd%'t3_E\u001bȑZxA^C\"H x\u0006|H<\u001e\u00191\u0005(_ u\u0001\t\u0016\u000e}­<ڊ\u001dj\u0014y\u001e\u0001\u001a3e\\\u000f9\u0012,\u0013Q\u0015<4߅\u001a2WG9ۏk\u0016ܢ\"b\u0010u^MK\rF!Lld0ٰ$\u0010@\u0010\u00007bJEf@k̀'K\u0012\u0003T\u001f#\u000f%h\u0018H\u001d׻\\9ɀz&!)(CvG*q\u0010>a”\u0002d\u0004$\u0002u΂Aُ N\u000faQ\u000b%@x6:^R \t\u0019&E\u001a\u0013,1!.&\u0005PXfX\"\u0011-2fE\u0015Q𦈱ɪ!$2R(I\"Ttc4,Ш\u001a„\u0016\n_Y\u0005;\u0006d\"9l\u0007l\u0001rĤs)rUT@IW\u0015<\u0017M\"m:ݫiXX\u0004\u0012&T\u0018>x)\u0016y\u001c\u000e\u001cd\u001e)]7R 12I0(+uT*\u0018\tuwM#-<\nh\n\u0001\u0003T|\u000fRQx\bKoU%x\u001a^\u0005\u0007i%\u0011#ZP5\u0016mB\u0011\u000e)\u000fxHcʥT9\bt2\u0000\u0010\u001c,\rN\u0004\u000f4?H%*5lE%h1O\u001a;1s6Rl\u0001\u0019\u0014\r \u0015=%Ua (\u001bJY\u0002\u0001H\u0004>Ӝ(tx3j}(%K\u0012+(\u001dH\bI7A1\u0005`8\u0018\f쏙\u00106$tM\u0007$`\nB%W2\u0002gYCsrؕs\f\u0016%\u0001t3\bh=LKZVSVYKC eD\nt\u0005zuiM\u0006;ڐH,\u0011\t\u0012\u0015湍\tA`d`)L2x\u0018\u001a\u001e\u0002'l|\f'\n@)9P̻,4HOn\u0014T\u0002dȝ~0W8-8W\u0011 >Yu?ְM+` \u000b[{uP\\aq\u0005ʿeWo^/\u0001\u0001S\u0001\u0003\u0006\u0006&\u001d\u0016k೏{Z(b\u0007D\b\u000f\u0000Q\u0001(\u001f\u0000\u001a)/\u0012\f|{d\u0004ZŪV_r\b7Km*)poP\u0000Z\u0000\t\u0001&bEp\u001d7v-\u00007S_\u0006p]\u000b;x5@$֘\\|&SB`!\u0004B\u0011Z_Q0>.̥͔\t3@.q\u0011!\n\u0015\u000e>[lW\u0002\u0005\u000bȏ\u0015BxB\u0014\u0002~\u0001q(\u0017Z\\DG<+\u0003@\u001a^q\u0012kN*ذhM\u0014P\u001a\u0005],\u0015\u0015E\u0011,$s\u0015J3\u0000gP\u0012@\u0012C\u000eO#&\u001d\u0013\u0013\"Q@\u001aPr\u0018\u0019JqN5\u0002*&]%n\u001c\fB>\u000bQΉ}\u0013!O\u0004\u0001P\u0016M*po\u001eʬJ ʛ-*k\u0019\u0014\u0005nO\"\u001f7\u00181ڛ\u001c5\u0000m7.`V`ŭ6\u0013\rb\u001d\u00054#s8x\u001a\u0004wt\u0006sQ\u0004F\u0011QL\u0017 \u000eb9\u001a*Sո\u0001?C\u001b\t\u0007\t*t\u001ex\f7\t\t@\u0013 *$:iz_gcL!CZ\u0018&C4@gsx;`A決FT\u001bRLg%\u00044a\u0012xs~3\\\u0014)\u0012\u0013r\u001a\n\u0012\u0005`\u0013;iƭi6\u0016#\u001d!-\u0002\u0002>BD#D\u0002m\u000eqnvdp\u0001crgb~qX\bž VE\\\tYKPzDN@8Ap4ف\u001b&W\u0007L\u001a`=]>온\u00019Jh;\u0003s\u0001ేa0\u0016b\u0016۴Ԉf\"ߑ:%-$I9\u0004\t\u0014\u0011\u0010x \u001eak\u001c3\u000b,\t%fa,\u0007(\u0002\u001bB\tpHo\u000fU׳X?C!q \u001e+\\S$NNFEN֍٘^\rgHHS4/ȳ%c/rm']Y\u001beBlN\u0004\nw\u0004G7΢8\u0007Yqg\u000e@b\u001d=/h}ؙsR%\u0010%V\"r-U\"CW\u0013\u0000 8eRNh\u001a\u0018d4\u0016CX}\u0004\u000f\u0011\u0005\u0002.\raQ\u0017\u0002@hOZ\u0012\tY]:\b4\u0004*\u00117\u00071AE0\f3\u0000\u001dH#J4|\u001a1\u0013\u0005\u0014ާ\u0005Ģ\u0010\u0016\u0015\u0001I=dNU*'U)\u0018PNFC|:bj\u0015\u0012+\\dAp?\b'U͐vI.\nB,T(@iiд ̋&Z4\b\u0012G)\u0003\u0017~,d~;fþ}>o'Evp{IĹ3X@\u00172\u0007\u0012 E\u001c\"&n:q\u0006\\|1\u001apu0zߖݵ\u001dRn>r\u001e\u0007g\u0006َ\u001alY&Y$kA\u00168\u000eغP]DX`=4\u0004]\u000e=Ab'\u001c\u0013􃙫T”Jjж\u0011U಩]uO>0^U\u0007|\u0004\u0000n/\u001b_\u000203\u0013\u0004DR\\#\u0010b\u001dv\u001cA{\u001bg~\u0002\u001d&9\u0006\u0016nvzA;-~ZDr\u0000~+=$H#o&X4\u0017sJRzICyDa˫\u001b \u0003E\u0016`N\bsm\u00120\tP1{fOэYcv(dH\u001a2{10bvϓ0{SH)ժ[)\u000bwL5Ӽr\u001csx\u0007\u000fM\u0017C\\\u0011\u00104L=ٺB\f\bց̎Bc\u0010.\u0016TdOARdPd_ȟmDvp\";!;Kb!{}_oD&->fj\u000e\u001bu\b$$'@Ue؉\u001crL(j@4*aBۯ\u0013\u0006\u0006\tr\u0011\u000f\u0007K\b\n`2\u0003\u001cc\u0010ޱpa汓R'<.=\nc.-a즕:v$\u001c;N-CR#/0#'@(\u0004\u0006\tbYE\u0019$S\u00195)Ti89=Il{.\u0006(!%ZO'+n\n\u0016x}i5\u0001\u000e@O=\u000exb/!ص\u0013V\u001aN!]\u0003alNa0Na_ħ/:M;\u001c(\u0003B2\u0017wS\u0019/@\u001f\u0015<7\u0007o\u0018C,N?\fisyi2\u0001{.\u0010s:\u0005D=}s\u00179@\u001bb .D\u000b{走*\u0006\u0003E\u0007u\u0017P\u0003\u001eQ:\u001aZc\u0003h\u0014\u000e\u000bl\u001eaM\u0006P!Q<\u0005\n䀌s5ɢ\")\nČ~\u0002B&:6X\u0012JA\u0003\u001e\"a\u0011F\u000f\u001c\u0000\f\u0000\u0010\u0000-\u0014\u000f>\n\u0001<\f\u0007\u0000߂F\u0015j\u0004@W\\\u0002S\u0000d\u001eTqT|fx{\u0015\u0001\u0010׍f)&\u0001@q\u0013y\u0006\u0007\u0013ŜQGk0)O}\u0019\u0016k\u0012\u0003\u0014k\u0010wǜW\u0003'!\bۋ\u0004\"\u0000\n݁\u0003\u0003.\bu\u0007z\u0013ed{\u0006|F\b6H6QW(ZJ}u:0GLF{$\u00160\u000b\fΚ+\"@k\\H:%@d\u0019jzԚ4\u0001λTйi*t#\u0003\u0010\rBTm#\u0007m\u0003c`N\u000ee\u000f\u000e#dP\u0018٢\u0014'6/F\u001c>\r|$`\u0003=E\u00061߀\u0015j\t}F\u00068pֈ\u0010x\u0017\bKNF+,\u0010\u0010bDniC\u000b<\n_\u0005!Z\u00152j:#\"'<\u0013\u0018^'\r3:ya\u0019uaJ|Z% \u000f\u001f\u000f(ypD\u0019dO @8J8\tW+M`\u0011IKܠu\u001de\u0006\u0010 $B\f9J\u0012L\u0006wu\u0012'e9Zu`X\u0012D\u0012x#a\u00019\u0018J4\u0011\nฉ\u001e\u0004c\u0007KZ!\\\u0007.\u00029\u0019\t\u000b\u0013\u000fSE|I\u0012Xf2~jf)\u001f\u0010\u0012uPdH\u001b\u0012oeJ\u0013\u0013\u0010\r{LjF\u0013\u001e\u000f!mV0񢚽h6Ap$l‡!\fn e@<$Z/mr\u0015|/aJat\u0000\\\u0017(bRV#B@\u0002ys#)J.\u0011MXgE,\n*2O\u0013̄2Rb+\u001c\u0019$V\u0013IUS[\u0001Cv%+eZϭ\rN\u0000(+5%fC\u0012diYƒC#\u0019U\u0018Z02jdT]3Jj\u0005&}fr\r4J؊\u0001\n-\u0006NS@qhg4QpTebi\b\u0012R\u0013KUj\"T\u00044ֆ&ۉˆ\\Lwq\u0018\u0005j\u00078b5'1sr3J35J35rt\"KW\"\u0015JIfJ\b\u001a8!s\"R°\u0016GT+NEKI}1\u0014ǠWeu0z\u0015V\u0019(F6\u0005Z\u001d\u0007ǃ]b\twyt\u0003\u001c\u0015`ʅ\u0007\u0019XAazʩ\u000eB0\raX]R\u0013̪Z3nu7(Z0lP`ؠ˼A%\u0007y\u001e\u0000ƤU}WZV:\u0004sGt1Y\u0011\\9X\u000ev0-\u001f\nbLty\u0000fV}P\u0017\u001f+\u0015gNZ\u0000\u001ccV^FLIb|}*)\r:TTt(vU\u0014Bjg)\\2TԁƽTL\u0004\u001ck(SC{&M1\u001c,c;vk:؄e|\\\u0007\u0006W\u0003HCjc\u0003\u000f,\u000bH\u001bC\f+T\t^HAJrv\u0015\u0004%J41C\u0002I T\nB,pT\u0014!+頫Ғ\t]}a\u0017Z\u000b\u0007Lɒ`c\f[lK^(j3xs%5qv^Yl\u0000P\u0019xp}Mfx\u0000XU$Z\u0012Bf\u0015\u0005QD R8$B&~\f,㐂\fl\"1a\u00071\"`+*h'Q\taT\re8\u000b0e*n\tC&^8s\bpE ik`ɰ\u0001S1\u0004i\\\u0016\u0007j08ĆPl\u0005G\rJ\u0014PO\u0011\u001f\u0015i\u000e2⏍Y\u0003%\u0006Q^)\"OR\b2\u000b6\u0015Sg\u0007Hfq\r8Q\u001cugfcA\u0000H+a\u0016\u0006(ͥ(8L.9X\fƫ\u001enEZGS))(hU\tXB$%<](fuqG!|\rF\u00196AdSZ3\u0007@̕\u000e3@0\u0017fphh\u000e\u0003\u0011\u0019_\u00100/+ME\u0012(`xHE:\u0014\u001db\"g kpXD\u00034HtS\u0017l\u001e\rd#\u0019Q`H{Ay*6F\u00009\u0010(\u0016̍1\u001b^M\t7+p0ib\by\f\u001cq6!V\n\u0005R#I#ɉf1*rb\u001eH\u0019iF\u0010ylVb=NKQXȨ?\u0004\u0011V\bH4OJD)=\u000bb3\u000bǁV\u0015*EHC9\"5r\u0004,5\t\u0012\t@`J!mM\u0003J\u0013ͺƢTBP\f\rAMr4@I\u001a\u00133|/,\u0016ٰ\rQm\u001a\u0013UdBX\u0012ZOB'\u001b\u0013\u0005irr>\"jG\n\u0016CMLk3(G3ď֛o-+>s\u0014\n0\u001eΨ\u0018V0#\u0002a+\rz28F̩keҙ\u000f(T`)B*Xʹ6Z,\u0015Oœ_q8&V.vcUN/0E\u0018WZG(zVdD\"ga\u001a\")(>{(G}<\u001e\u0012\b\u001cZ@\f|\u00189\u0018)!ˬ_v0?Ŕ_+l)X8c\u000f\u0004Bj\u0005H4\u0004dsڤb\bi6\u0004T:-\u0005+^\u001c!\\\\<<\u000fD5-Z\u0012BNX\u0016,(M4?T\u001fRq\u001f*\u0013ۊ!\u0002\u0011K\b#\u0014$>>[F\u0012z\u001b\t,L;\u0016\u0005&;6<%*\u0001\u0018V\u0004`83!X\u0007\u0001\u0000S&?\u001eBq\u0013~նO${PNK`BŭqQ\u0001̥!y7x X\u0012\u0016cc/ʈ`\u0011\u0014\u0002\u000b,A\b*d@Ww%;4\u0004Y.(Ķw]\u0001\u001cߥT\"\u000b\u0019P\u0007\u000e-xmMppJl>ʅ42.da\u0015\u0002\u0016WzE#Ǿ'{[l\u0007>J'ܰ\\䐾AJ˸p\u0000OT(2\u001c\u001dLU\u001dHr\u0004p,ʈ yHujJ4wjY-{\u001f2?JߠڄlY&\u0014pt\u0005-#\u0012mM+QંD\u001a\u000f`*n**٫\b\u0005QS\u0000a@Q_\u0007'Z\u0016Bd\u001c1&\u0010#%J_\u000b0'F\u001cY0\u0019u8\f\u0006\u0011vRx>l\u0018\u001c\u0007x\u0015!dш.\n\u000eb$\u0014\u0014A\u0010E\f2`ɣ\u001cy&?%`5+c:\u0011\u0017n6\f\u0000\u0010~\r\u000e࣌\"'dȠBQ\u0015\u000b]*/9&\rQu_̪D~cy8@$䏈Hn>~\u001cMO\u0016~Y0qB*\u001d\u0015L4\bB\"'\u001dvt\u0011iZ\nڢ)MW$:9ZtQ[bM#`$=~ՕU\u001eUrO@O~9\u00015A\u0015D\u000fk3Ȉ:YGBII:\\?\u0019R\u0002LB5Pq\u0012`?0\u0012?tA\u0018+P\"~[?\u0010/g>|\u0011\u0001\u00022J\u0011\b)\u0004g\to!0Ll[%\"'>\u0004jXNN\u0001XTҍ\u0017?\u0011?SU\u0016}\u001f\b\t\u0000\u0018k֓JD\u000b\b5<6\tgwe\tg7eQn\u0002P#y/\u000f\r,Ed\b@T $8\u0001FYl\u000eFb\u00064&+\u0000gآ\u001b\u0011C_\u001b<\f\r&M\u000e\u000e\u0011l\u000fD\u001at\\\u0003\u001d*&J\rRS\u0002yBӌ\b'\u0011\u00151Ybc-$fcf@\b|(\u001f\fu4v\fEؾ8RU\u001eI`h\"'\u0002\"\u000bA*\fDtHng3\u001fp\b-6\u00015r7^ㄞw]cD\u0004a,u\tȄ](a\u0019\u0002b\u0016Z\u001aH$Vq~*>\u0007a$N\u000b(xI*pB\b4ތ=\"h\u0007\u0011RLxB:D6\u0004$aB\u0006\u001b>I̓\u0006\u0012\u0018|Vʐg]@ş*\t.\u0005֊\n*\"! f74.\u001c\u001e\u000f6ƥOb\u000fHsJ\u0010\u001b\u0010\n}\"iōK\tH!!^j>\rendobj\rxref\r\n0 101\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000208 00000 n\r\n0000052484 00000 n\r\n0000000000 00000 f\r\n0000052535 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000464901 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000464974 00000 n\r\n0000465372 00000 n\r\n0000466955 00000 n\r\n0000532543 00000 n\r\n0000598131 00000 n\r\n0000663719 00000 n\r\n0000725636 00000 n\r\n0000791224 00000 n\r\n0000856812 00000 n\r\n0000922400 00000 n\r\n0000987988 00000 n\r\n0001053576 00000 n\r\n0001119164 00000 n\r\n0001184752 00000 n\r\n0000000000 00000 f\r\n0000463870 00000 n\r\n0000463730 00000 n\r\n0000463801 00000 n\r\n0000463939 00000 n\r\n0000464011 00000 n\r\n0001250375 00000 n\r\n0000053180 00000 n\r\n0000062690 00000 n\r\n0000070195 00000 n\r\n0000462748 00000 n\r\n0000461888 00000 n\r\n0000070082 00000 n\r\n0000464663 00000 n\r\n0000464778 00000 n\r\n0000461459 00000 n\r\n0000461602 00000 n\r\n0000461745 00000 n\r\n0000063907 00000 n\r\n0000064831 00000 n\r\n0000065427 00000 n\r\n0000066351 00000 n\r\n0000066947 00000 n\r\n0000067886 00000 n\r\n0000068483 00000 n\r\n0000069422 00000 n\r\n0000062752 00000 n\r\n0001250340 00000 n\r\n0000063346 00000 n\r\n0000063394 00000 n\r\n0000461396 00000 n\r\n0000460269 00000 n\r\n0000460126 00000 n\r\n0000461333 00000 n\r\n0000461270 00000 n\r\n0000461207 00000 n\r\n0000461144 00000 n\r\n0000461081 00000 n\r\n0000460063 00000 n\r\n0000070019 00000 n\r\n0000070230 00000 n\r\n0000460333 00000 n\r\n0000460530 00000 n\r\n0000460950 00000 n\r\n0000460428 00000 n\r\n0000461003 00000 n\r\n0000463500 00000 n\r\n0000462803 00000 n\r\n0000461957 00000 n\r\n0000462164 00000 n\r\n0000462617 00000 n\r\n0000462052 00000 n\r\n0000462670 00000 n\r\n0000462982 00000 n\r\n0000463369 00000 n\r\n0000462898 00000 n\r\n0000463422 00000 n\r\n0000463595 00000 n\r\n0000464547 00000 n\r\n0000464578 00000 n\r\n0000464431 00000 n\r\n0000464462 00000 n\r\n0000464315 00000 n\r\n0000464346 00000 n\r\n0000464199 00000 n\r\n0000464230 00000 n\r\n0000464083 00000 n\r\n0000464114 00000 n\r\n0001250428 00000 n\r\ntrailer\r<<9E52CF4F98D144EBB40E6542F1316007>]>>\rstartxref\r1250629\r%%EOF\r" }, { "path": "Production Modules/VCAs/jlcpcb/VCAS_2022_REV1_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,38.892,39.528,Bottom,0.0\r\nC2,39.21,15.715,Bottom,180.0\r\nC3,44.925,104.615,Bottom,180.0\r\nC4,37.305,51.751,Bottom,180.0\r\nC5,32.543,104.615,Bottom,180.0\r\nC6,41.115,44.607,Bottom,180.0\r\nC10_1,20.477,36.352,Bottom,0.0\r\nC10_2,51.91,37.305,Bottom,270.0\r\nC11_1,21.271,23.494,Bottom,270.0\r\nC11_2,51.91,23.018,Bottom,270.0\r\nC12_1,14.445,24.922,Bottom,0.0\r\nC12_2,44.925,25.24,Bottom,0.0\r\nC13_1,22.065,95.09,Bottom,0.0\r\nC13_2,52.545,95.09,Bottom,0.0\r\nC14_1,14.445,33.495,Bottom,0.0\r\nC14_2,45.242,33.813,Bottom,0.0\r\nC15_1,37.623,88.422,Bottom,90.0\r\nC15_2,67.15,91.915,Bottom,270.0\r\nC16_1,25.24,88.105,Bottom,270.0\r\nC16_2,56.355,88.105,Bottom,270.0\r\nC17_1,30.162,29.685,Bottom,180.0\r\nC17_2,60.8,29.685,Bottom,180.0\r\nC18_1,33.337,25.081,Bottom,180.0\r\nC18_2,64.293,24.922,Bottom,180.0\r\nC19_1,25.875,95.09,Bottom,180.0\r\nC19_2,56.355,95.09,Bottom,180.0\r\nC20_1,33.337,33.654,Bottom,180.0\r\nC20_2,64.293,33.495,Bottom,180.0\r\nC7_1,22.7,88.105,Bottom,90.0\r\nC7_2,52.863,88.105,Bottom,90.0\r\nC8_1,11.587,90.327,Bottom,90.0\r\nC8_2,39.527,88.423,Bottom,270.0\r\nC9_1,17.778,29.685,Bottom,0.0\r\nC9_2,48.417,30.002,Bottom,0.0\r\nD1,38.893,37.305,Bottom,180.0\r\nD2,50.958,46.671,Bottom,0.0\r\nD3,44.29,21.748,Bottom,180.0\r\nD4,39.21,19.049,Bottom,0.0\r\nD10_1,31.59,96.36,Top,0.0\r\nD10_2,62.07,96.36,Top,0.0\r\nD11_1,26.51,83.343,Bottom,0.0\r\nD11_2,57.307,82.707,Bottom,0.0\r\nD12_1,26.51,80.802,Bottom,0.0\r\nD12_2,57.307,80.802,Bottom,0.0\r\nD5_1,13.492,94.772,Bottom,270.0\r\nD5_2,43.972,95.407,Bottom,270.0\r\nD6_1,16.35,96.36,Top,180.0\r\nD6_2,46.83,96.36,Top,180.0\r\nD7_1,21.113,82.707,Bottom,180.0\r\nD7_2,51.91,82.707,Bottom,180.0\r\nD8_1,21.113,80.802,Bottom,180.0\r\nD8_2,51.91,80.802,Bottom,180.0\r\nD9_1,34.447,95.09,Bottom,270.0\r\nD9_2,64.927,95.09,Bottom,270.0\r\nJ1_1,16.35,88.181,Top,180.0\r\nJ1_2,46.83,88.181,Top,180.0\r\nJ2_1,16.35,72.941,Top,180.0\r\nJ2_2,46.83,72.941,Top,180.0\r\nJ3_1,16.35,103.421,Top,180.0\r\nJ3_2,46.83,103.421,Top,180.0\r\nJ4_1,31.59,88.181,Top,180.0\r\nJ4_2,62.07,88.181,Top,180.0\r\nJ5_1,31.59,72.941,Top,180.0\r\nJ5_2,62.07,72.941,Top,180.0\r\nJ6_1,31.59,103.421,Top,180.0\r\nJ6_2,62.07,103.421,Top,180.0\r\nR1,48.735,49.211,Bottom,0.0\r\nR2,41.115,51.751,Bottom,180.0\r\nR3,33.177,48.576,Bottom,0.0\r\nR4,47.782,46.671,Bottom,90.0\r\nR5,47.465,43.972,Bottom,180.0\r\nR6,21.43,101.757,Bottom,0.0\r\nR7,35.082,107.79,Bottom,0.0\r\nR8,32.542,102.71,Bottom,0.0\r\nR9,24.922,101.122,Bottom,90.0\r\nR10,35.082,100.805,Bottom,0.0\r\nR11,53.498,99.852,Bottom,90.0\r\nR12,44.925,103.027,Bottom,180.0\r\nR13,43.02,100.805,Bottom,180.0\r\nR14,55.402,102.392,Bottom,90.0\r\nR15_1,19.525,94.138,Bottom,270.0\r\nR15_2,50.005,94.138,Bottom,270.0\r\nR16_1,17.938,17.302,Bottom,90.0\r\nR16_2,49.37,20.477,Bottom,0.0\r\nR17_1,17.779,26.669,Bottom,180.0\r\nR17_2,48.418,26.828,Bottom,180.0\r\nR18_1,17.779,24.922,Bottom,180.0\r\nR18_2,48.418,25.24,Bottom,180.0\r\nR19_1,18.573,98.9,Bottom,270.0\r\nR19_2,49.529,98.583,Bottom,270.0\r\nR20_1,17.778,28.097,Bottom,0.0\r\nR20_2,48.417,28.415,Bottom,0.0\r\nR21_1,17.778,32.066,Bottom,0.0\r\nR21_2,48.417,32.225,Bottom,0.0\r\nR22_1,13.175,78.263,Bottom,180.0\r\nR22_2,43.655,78.263,Bottom,180.0\r\nR23_1,12.54,84.295,Bottom,0.0\r\nR23_2,42.702,84.93,Bottom,0.0\r\nR24_1,13.492,82.073,Bottom,270.0\r\nR24_2,43.655,82.39,Bottom,270.0\r\nR25_1,22.065,92.233,Bottom,180.0\r\nR25_2,52.545,92.233,Bottom,180.0\r\nR26_1,21.113,106.52,Bottom,90.0\r\nR26_2,51.593,105.567,Bottom,90.0\r\nR27_1,18.255,53.498,Bottom,0.0\r\nR27_2,49.052,53.498,Bottom,0.0\r\nR28_1,17.779,33.495,Bottom,180.0\r\nR28_2,48.418,33.813,Bottom,180.0\r\nR29_1,16.35,56.785,Top,0.0\r\nR29_2,46.83,56.785,Top,0.0\r\nR30_1,14.445,53.498,Bottom,0.0\r\nR30_2,44.607,53.498,Bottom,0.0\r\nR31_1,28.732,94.138,Bottom,270.0\r\nR31_2,59.212,93.82,Bottom,270.0\r\nR32_1,32.384,16.826,Bottom,180.0\r\nR32_2,61.118,21.113,Bottom,180.0\r\nR33_1,30.161,26.51,Bottom,0.0\r\nR33_2,60.8,26.51,Bottom,0.0\r\nR34_1,30.161,25.081,Bottom,0.0\r\nR34_2,60.8,24.922,Bottom,0.0\r\nR35_1,28.097,98.9,Bottom,270.0\r\nR35_2,58.577,98.583,Bottom,270.0\r\nR36_1,30.162,28.097,Bottom,180.0\r\nR36_2,60.8,28.097,Bottom,180.0\r\nR37_1,30.162,32.066,Bottom,180.0\r\nR37_2,60.8,31.907,Bottom,180.0\r\nR38_1,34.765,78.263,Bottom,0.0\r\nR38_2,65.245,78.263,Bottom,0.0\r\nR39_1,35.4,84.612,Bottom,180.0\r\nR39_2,65.88,84.612,Bottom,180.0\r\nR40_1,34.447,82.073,Bottom,270.0\r\nR40_2,64.927,82.39,Bottom,270.0\r\nR41_1,25.875,92.233,Bottom,0.0\r\nR41_2,56.355,92.233,Bottom,0.0\r\nR42_1,26.192,106.52,Bottom,90.0\r\nR42_2,56.99,105.567,Bottom,90.0\r\nR43_1,33.495,53.656,Bottom,0.0\r\nR43_2,64.292,53.498,Bottom,0.0\r\nR44_1,30.161,33.654,Bottom,0.0\r\nR44_2,60.8,33.495,Bottom,0.0\r\nR45_1,31.59,56.785,Top,0.0\r\nR45_2,62.07,56.785,Top,0.0\r\nR46_1,29.685,53.656,Bottom,0.0\r\nR46_2,59.847,53.498,Bottom,0.0\r\nU1,39.21,48.1,Bottom,180.0\r\nU2,39.21,29.355,Bottom,180.0\r\nU3,38.892,104.615,Bottom,180.0\r\nU4_1,16.35,30.32,Top,90.0\r\nU4_2,46.83,30.32,Top,90.0\r\nU5_1,23.97,30.32,Bottom,180.0\r\nU5_2,54.45,30.32,Bottom,180.0\r\nU6_1,16.35,89.375,Bottom,180.0\r\nU6_2,46.83,89.375,Bottom,180.0\r\nU7_1,31.59,30.32,Top,90.0\r\nU7_2,62.07,30.32,Top,90.0\r\nU8_1,31.59,89.375,Bottom,180.0\r\nU8_2,62.07,89.375,Bottom,180.0" }, { "path": "Production Modules/VCAs/jlcpcb/VCAS_2022_REV2_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF 1206,\"C1, C2\",CAP_1206,\r\n100nF 0603,\"C3, C4, C5, C6, C7_1, C7_2, C8_1, C8_2, C10_1, C10_2, C11_1, C11_2, C15_1, C15_2, C16_1, C16_2\",0603 CAP,\r\n100p 0603,\"C9_1, C9_2, C13_1, C13_2, C17_1, C17_2, C19_1, C19_2\",0603 CAP,\r\n560p 0603,\"C12_1, C12_2, C14_1, C14_2, C18_1, C18_2, C20_1, C20_2\",0603 CAP,\r\n1N4148WS,\"D1, D4, D7_1, D7_2, D8_1, D8_2, D11_1, D11_2, D12_1, D12_2\",SOD-323,\r\nDNP,\"D5_1, D5_2, D9_1, D9_2\",SOD-323,\r\nCJ431,D2,SOT23,\r\n1N5819WS,D3,SOD-323,\r\nVAOL-3LAE2,\"D6_1, D6_2, D10_1, D10_2\",LEDT1,\r\nWQP-WQP518MA,\"J1_1, J1_2, J4_1, J4_2\",Thonkiconn Jack,\r\nWQP-WQP518MA,\"J2_1, J2_2, J5_1, J5_2\",Thonkiconn Jack,\r\nWQP-WQP518MA,\"J3_1, J3_2, J6_1, J6_2\",Thonkiconn Jack,\r\n100kΩ 1% 0603,\"R2, R3, R6, R7, R8, R10, R12, R13, R15_1, R15_2, R16_1, R16_2, R17_1, R17_2, R22_1, R22_2, R23_1, R23_2, R27_1, R27_2, R30_1, R30_2, R31_1, R31_2, R32_1, R32_2, R33_1, R33_2, R38_1, R38_2, R39_1, R39_2, R43_1, R43_2, R46_1, R46_2\",0603 RES,\r\n10kΩ 1% 0603,\"R4, R5\",0603 RES,\r\n30kΩ 1% 0603,\"R9, R11, R14, R24_1, R24_2, R25_1, R25_2, R40_1, R40_2, R41_1, R41_2\",0603 RES,\r\n510Ω 1% 0603,\"R18_1, R18_2, R28_1, R28_2, R34_1, R34_2, R44_1, R44_2\",0603 RES,\r\n1kΩ 1% 0603,\"R1, R19_1, R19_2, R26_1, R26_2, R35_1, R35_2, R42_1, R42_2\",0603 RES,\r\n10MΩ 1% 0603,\"R20_1, R20_2, R36_1, R36_2\",0603 RES,\r\n5.1kΩ 1% 0603,\"R21_1, R21_2, R37_1, R37_2\",0603 RES,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,\"R29_1, R29_2, R45_1, R45_2\",9MM_POT,\r\nTL072D,U1,SOIC-8/150mil,\r\nEUROPWR-10p,U2,10P_euro_power,\r\nTL074PW,\"U3, U6_1, U6_2, U8_1, U8_2\",TSSOP-14,\r\nPTA2043-2015DPB103,\"U4_1, U4_2, U7_1, U7_2\",PTA2043,\r\nV2164,\"U5_1, U5_2\",SOIC-16/150mil," }, { "path": "README.md", "content": "# Production Modules\nEurorack modules Super Synthesis regularly builds and sells. \n\n# Unreleased\nModules or other synth projects that haven't yet made it far from home. \n\n# License\n[CC0](https://creativecommons.org/public-domain/cc0/) - Information in this repo is public domain. Please view, learn, share, use without restriction. You are welcome to attribute Super Synthesis or Chris McDowell if you want to. \n\nIf you love this, use this, dig this, want more and/or want to support me directly, please consider joining the Super Patreon :) https://www.patreon.com/SuperSynthesis\n" }, { "path": "Unreleased/OTAVCAs/OTAVCA_x2_V1.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[33 0 R 34 0 R 32 0 R 35 0 R 36 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n OTAVCA_x2_V1\n \n \n 2022-04-28T21:45:34-05:00\n 2022-04-28T21:45:34-05:00\n 2022-04-28T21:45:33-05:00\n Adobe Illustrator 24.2 (Macintosh)\n \n \n \n 124\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAB8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+4q+lfy1/5xi8m+YfJO l67q2q3zXepRC4K2MkCQxq/SP95FMxdejGvXam2KsL/Pr8ldB/L230q90bULi4gv3khe2vTG0waM BuaNGkQK70I47Gm++yrzLRdFF6Jbu7l+qaRaU+uXlORq1eMUS1HOV6fCv0migkQnOthzZRjfuV5N Z8viRhD5fh9EE+n6txdNJx7cykiKW8aKB7YOGXevEO5b+mdE/wCpftv+R93/ANVseE9/3LxDud+m dE/6l+2/5H3f/VbHhPf9y8Q7nfpnRP8AqX7b/kfd/wDVbHhPf9y8Q7nfpnRP+pftv+R93/1Wx4T3 /cvEO536Z0T/AKl+2/5H3f8A1Wx4T3/cvEO5sa1odRXy/bEdwJ7sf8zceE9/3LxDuW6zo1vHbpqu lO0+jztwBehltpSK+hPSg5UB4PSjjcUIZVYy6Hmso9RyZn+Rf5WaV+YXmC+s9UvpbS0sLcTtHbFB PIWbgOJdXUKv7R4nsO+WMXr3mT/nE3yLaaDqF3YaxqMF3bQSTRS3klvJADGpb94EhibjtuQ22Kvl bFX3b/5QX/wVf+7dir4qbTdJt9NsLq7mn9S+jklCRIhVQkrxUqzCteFemQ4iSWVCky0nzjfaPa/V NI8xa5p1ryL/AFe0naCPkep4RzKKnDujZDatrkOtXCXGtatq2pzRrwWW7cTuErXirSSOQMG6dkDr WtG/MVvbxfVNLtKrZWSnkEDU5O7UHOV6Au5G/QUUABhCvespX7ksybF2KuxV2KuxV2KuxVMNG1m4 0u4d0RZ7adfSvLOWpiniJqUcCh6iqsN1NCCCMhKNpjKkdZappmm6j9f0a91PTJ1LehLbuqzRq23H 1o3iY7bE0FfDEcSdkxv/AD1q+o2klnqHmfX7yzmFJba4uXljcdaMjzFT9OHddkpttN0a8iu/q09y Jra3e4USRoFbhT4SVckdcBJCgAvtT/ygv/gq/wDduybF8V6z/wAcTy//AMw0/wD1FzZXHmfx0ZS5 BJssYuxV2KuxV2KuxV2KuxV2KuxV2KuxV2Kpx5c/6Wn/AGz5/wDjXIT6e9lDr7n2r/5QX/wVf+7d k2L4r1n/AI4nl/8A5hp/+oubK48z+OjKXIJNljF2KuxVVtbaa6uYraBec0zBI1HcsaDIyIAssoQM 5CI5l6Rb/kJ5quIVmjljKOKqSpWo9gxByiOeRFiJ+x2GTQY4S4ZZY3/nH7gwvzT5W1Hy5qIsr3cs vJJACAfEUPcZZiyiY7nH1WlOEjcSBFgjkUmy1xXYq7FXYq7FWReUPJGq+aJ5YrKiiKg5FS1WPYU9 tzlOXNwkCrJczS6M5QZEiMY9T9zJtR/IvzVY2klxJJGwQEgAE1IFQCQTSvvkJagx5xIDdj7Pjk2h kjKXduL91hiHl5WVtVVgVZbC4DKdiCOOxy2fT3uBEVb7U/8AKC/+Cr/3bssYPivWf+OJ5f8A+Yaf /qLmyuPM/joylyCTZYxdirsVehfknY6Vc+b4GvWBkRlEUbdKNWp996L9OY2fnEdCXZaAAQyTH1xj t8difgEu/NHz758tvP17Ct7PZLbSKLW3TZClAQePR6nx+WZLrHoH5oxwaj5I0HUNcP1XVJLcPPIF 5OJKqCvGoJ+0R+PbMadjIK683aYIiWmnxn6SDH3nmHjQt9M9SYG8cIgHov6O7kjeo5/DQ7d8vsut oLfQ0/0oW+tN6rsBMnpbIp6sG5fFTwpjuuzO/NPlL8vLPyro2oW+stBrN1bRST2CoZjJyArIUDVh J6/E1D2GY2PLkMyCPS3ThARBvdgYhsfqyublhcE0aH09gK0rz5b7b9Myt2jZU+r6V9Y4fXX9DhX1 vR351+zx5+HeuCymg9j0eeTQ/wAm9Tv/AC0fUvxQGdVq/FkDO/HelKn7qHKMO8pE87+x2OuAjjxx h9HDfvkef6mL/kN5x836j50/R93dzX+nTxN9bWasioKgVqenU7dMySHWxJBsKPmiz02182a+tiwK vZXLSIOgbkBWv+UKNmJhJ4R3A7O07RhEZLH1SgDIdxPP9b6r/wDKC/8Agq/927Mt1b4r1n/jieX/ APmGn/6i5srjzP46Mpcgk2WMXYq7FUZpOp3OmajBfW7FZYWDAqaGnffITjxCm7T5jjmJD+0dQ9XX 869Bm9ObUtGivdQiA9K8ZeDAj9oqCQTXrSmVjxAOjmZBpDK4mYHdQ/WwXz753vPNN/HNI1IIlAjj A4qvsq1NAo6YccCLMubVq88JAQxAiEe/mT3li2XOE7FXYq7FXYqzT8v/AMxLryv60Lj1rOb7Vuw5 o3iCKj5gjocpnCV8UXP0+fEYHHlvh5xI5g9fgWV3H50aNBaTR6HpCaXNMpEksYq7EjsxI418cjIZ DtsGzDLSwPEeKZHIUAPju880W4mubjWLiZuUstjcM59zxywgAABwTkM5GR5l9o/+UF/8FX/u3ZY1 PivWf+OJ5f8A+Yaf/qLmyuPM/joylyCTZYxdirsVdirM/KR8nrpUr6vFHNJxkEis/CQEghCh67e2 YGc5OPa6eg0EdMcHr4eLrfP4fDuYa1OR49K7V8Mznny1hV2KuxV2KuxVWshbm8gFz/vPzX1f9Wu/ 4ZCd0a5tmDh448X02L9zKPOJ8qjTbJNLijS/DsZ5YXBV4iPhqo2BBzF0pnZ4r+LuO1o6cRHh8N/0 e7zpKfLn/S0/7Z8//GuZU+nvdLDr7n2r/wCUF/8ABV/7t2TYvi3Vo3k0jy7HGpZ3t5lRRuSTeTAA DK48z+OjKXIPTrH8k/KlvpFrc+YNUns7qRFM1JYUj9Rv2UBjdqDpWu+WMUj/ADG/Kix8v6LDq+iz z3VqGpcmZkkorbK6mNI9gdmr4/PFXmWKphoOi3etava6Zaj97cuF5UqFXqzGnZRvir2SX8kfINvN Hb3er3UF1L/dwPNAGY+37nFXn/5mfl+vlO/g+qPLNpt0n7qWUqzCRftKWQKCCKMpp+rFWF4qyn8v PJb+a9cFo5eOxhXndSx05AHZVUkMOTHxHSuKvS4/yS/L+S5NnHrF1Jer9q2WeAsP+SNMVeTecfLM /lvzBc6ZJVo0PO2lbq8LfZbbv2PuMVSTFXoP5ZfllB5pgur7U5ZrfT4fgheFkQs43YlnVxxXp03P yxVl/wDypHyReW1x+idXubm4jVlWksLKsgG3NRErEA9aHFXluk2dxZXetWlyhjuILK5jlQ9mUgHI T6e9lDr7n2f/AOUF/wDBV/7t2TYvkjQryws7vylPeryiWCcIx6JIbuYI5+R+7rkIcz+OjKXIJ9/z kD5d8z6vqem6hplvNf6T9XVY47dWk4ybcm4LU/EKdu2+TYsg8rQ3Xlv8nmh81qQJOfo2kpq4hao9 P/ZAgDw6Yq8MYqWJUUWuwO9B88Vei/khqWk2fmgpeKBPOFWGVunEGrJ9Ox+jFUn/ADR8kee7nz/e TCyuL1bmRTaXMYLIEoOI5DZKHxp498UPRfzQuYrD8vNM0vWmFxq/1eNG3+L6wpBMlTv0rX7u+KXh mKvafyNvbCTSr/TrakOqMsnNjuXLD4COm3EUp/XFXnHlvyH+Ycfn+0D2VzHdRXiyXF8QfTKh6yN6 h+FuS1+Hv3xQzf8APrUtMm1G2s1Ak1GHeSZSNkK0YHx5MNvCmKXk2Kvc9NMmt/k3e6f5ZrHfJEF9 BWo/wr+9Xltu5r99cVYh+RHlTzdp/nFr67s57DTYI2F4Zw0SuKigo1OXffp9+KF/nLUNMvvN+uSW K7pp08dxIOjyKR2/yVop+WQn097OHX3Pqb/ygv8A4Kv/AHbsmxfFes/8cTy//wAw0/8A1FzZXHmf x0ZS5Bl3kz8z/M8TR6XHNSJYJnLn4iTBA8o2YEblN8lKVBERZY75r8/a55mREv3+FW5MAT8RpQbd BT2ySGNYqq21zNbXEdxC3CWJg6MOxG+KvTdJ/N/zYdK1CRZAo06GOSJNmqXmSIglgT0fImVEeaQN iwPzJ5l1HX70XV61WVeKrUkDxO/c5JCU4qmGh61eaNqCXto1JFBBFSKg+432O+KvRbn83/Nq+WrO /MoLXd1dWbx7CiWsVs6kMByqfrJ79sgJ+ojyH6f1Mq2t5pqeo3Oo3017ctylmbkfADsBXsBk2KFx VPvK3nLV/Lc0ktg1PUoaEkAMO+344qy/zH+bPmo2tvbvIGW7tUuG6CjyAj9kCoHvkYytJFML8vMz NqrMSzNYXBYncknjgn096Ydfc+1P/KC/+Cr/AN27JsXxXrP/ABxPL/8AzDT/APUXNlceZ/HRlLkH eUf+O2P+Ya8/6hJccnL5fesOaTZYxdirsVTnRv8AjieYP+YaD/qLhyuXMfjoyjyKTZYxdirsVT68 /wCUF0j/ALamp/8AUPYZUPrPuH++Zn6R7z+hIctYOxV2Kpx5j/6Vf/bPg/42yEOvvZT6e53lz/pa f9s+f/jXGfT3rDr7n2r/AOUF/wDBV/7t2TYvivWf+OJ5f/5hp/8AqLmyuPM/joylyDvKP/HbH/MN ef8AUJLjk5fL71hzSbLGLsVRNlaRXJn9W6itRDDJMpm5UkZBURJxVvjfotdvE5EmkgWndlquk3Pl 7zbcRyW+kO0FgtnpIHqG5IuYxKI5JS0q8ePqtxPt0wCHK96Txc6Su8bT761fU7UW9j+8jtxpUbTP JtF8UwMnMcSy7/H1OwpiLG3PzU0d0vybF2Kp9ef8oLpH/bU1P/qHsMqH1n3D/fMz9I95/QkOWsHY qjzJYadYLcSi31CXUIJY0t+UqyWkiyALI1OCliFqoqwod98huT3V9rLYBNvM+qaPbz6YsclvrSz6 DZxM6j0hZ3TxgshEJXnLAaqS/XuMeCuR6rxd/cp6daRWd9rNtFdRXscdhOFuoOXpvspqvNUb7xkS bA96QKJfZn/lBf8AwVf+7dlrB8V6z/xxPL//ADDT/wDUXNlceZ/HRlLkHeUf+O2P+Ya8/wCoSXHJ y+X3rDmk2WMXYqmOlky2epWJmtbeOe3aRpblAzkwfvFjgfi7JJIRx2pXoTkJdCyj1Y9LBNFIY5UZ HFKqwIO+4ybFPtMWS08v3zmW153Ukdu9pLHyugn96JYiyngtV4sQ1TWmQO5DIckDk2LsVT68/wCU F0j/ALamp/8AUPYZUPrPuH++Zn6R7z+hIctYOxVG6/FNd2enXiyW0rrbGKS2tI+EkKW7emrXAVFU u/2uVST33yEdiQyPRIooZJGoqk03Jp0Hjk2LO0kP13Ubb1bS4Sy0p7aO5sYxHFKqBSHJ4xs7/FRm YVOU9B72zqfc+wv/ACgv/gq/927Lmt8V6z/xxPL/APzDT/8AUXNlceZ/HRlLkEFpGpPpuoxXiRrN 6fJXhkrxdJFKOhKkMOSMRUGuSlGxSImijNZ0a3jt01XSnafR524AvQy20pFfQnpQcqA8HpRxuKEM qxjLoeaZR6jkk+WMXYqnuo6X5s1LUbmW9tppr6OSSG6JUBle3jMkisBQDhGpY5XGUQNuTMxkTul2 r3WqXOozPqkkkt9GRDMZTVx6IEYU/wCqFpkogAbcmMiSd0HkkOxVPdJu7C900aDqMgtkE0lxp1+a 8Yp5kjR1mA6xSCFAW6oRXpUZVIEHiDOJBFFKr+wvNPvJbO8iMNxCaOh+8EEbEEbgjYjcZYCCLDAi tih8Ko/TJdXigv5bDkIRBwv2UAgQSusXxV6BmcLX3yMq2tIvekWNN816LbXlwIZ7K3kElheyD4Qy sQJIW9iQK5G4yr5pqQW+XP8Apaf9s+f/AI1wz6e9Ydfc+1f/ACgv/gq/927JsXxXrP8AxxPL/wDz DT/9Rc2Vx5n8dGUuQSbLGKYaNrNxpdw7oiz206+leWctTFPETUo4FD1FVYbqaEEEZCUbTGVIjWdG t47dNV0p2n0eduAL0MttKRX0J6UHKgPB6UcbihDKojLoeaZR6jkk+WMWXXn5j6hO2stDY21s2uOs t6U9V6SrIXLx+o7cCyuyNT9knKBgArf6W05Tv5pBrmqR6pqUt8tpHZvOzSTRxNIytI7Fmb94zkV5 dAaZZCNCmuRs2gMmh2KuxVP7C/s9Us4tI1eUQyQjhpeqP/unuIZiNzAT0PWM7jaoyogg2GYN7FKL +wvNPvJbO8iMNxCaOh+8EEbEEbgjYjcZYCCLDAitijNE139GRX8D2kV5bajCtvcRSmRRxSZJ1IaN kYHnEvfIzhdeTKMqvzTa8/MG9v7Q2moWVvc231a3tlQmVKfVi7LLVHUmRjISxPXIDCAbBZHKTzS3 y5/0tP8Atnz/APGuTn097GHX3PtX/wAoL/4Kv/duybF8V6z/AMcTy/8A8w0//UXNlceZ/HRlLkEm yxi7FU68tyyCLV4gxEUuny+olfhbgystR3owqMrmOXvZQ6+5JcsYuxV2KuxV2KuxV2Kp3rskkmje X2kYuwtJUDManil3MFWvgo2GVw5n3/oZy5BJMsYOxVOPLn/S0/7Z8/8AxrkJ9Peyh19z7V/8oL/4 Kv8A3bsmxfFes/8AHE8v/wDMNP8A9Rc2Vx5n8dGUuQSbLGLsVTjy5/0tP+2fP/xrkJ9Peyh19yT5 Ni7FXYq7FXYq7FXYqnOs/wDHE8v/APMNP/1FzZXHmfx0ZS5BJssYuxVOPLn/AEtP+2fP/wAa5CfT 3sodfc+1f/KC/wDgq/8AduybF8V6z/xxPL//ADDT/wDUXNlceZ/HRlLkEmyxi2DQg+Hjiqe+XVlu ZdYkVFB/R9xIyrxRQPh+yNvuGVz2r3s4b37kuu9SNzY2dobeGIWisomjTjJJyblWRq707ZIRo2xJ 2QWSQ7FXYq7FXYqvSUpHInFSJAAWIBYUNfhPbArJLm4m0yy8q6gbeOcRRSyJDOOcblbuRuLqD4MD lQFmQ/HJsJoAsbmk9WZ5eKpzYtwQUVamtFHYDtloa1mFU48uf9LT/tnz/wDGuQn097KHX3PtX/yg v/gq/wDduybF8V6z/wAcTy//AMw0/wD1FzZXHmfx0ZS5BJgKmmWMU907TNcsNYuLSOkFykZiuHID BElXsfEqe36q5HaQTvEp9oXkjTZY7sXjvLJFbySoyHgKrSm2+SQl0mj6jp1tfjTpVeG7i9KaB40d zFyD0VmDUYFeq0ORMQUg0kE+mXkGn2uoSKotbxpFt2DoWJhID1QHmtOQ6jftiJC6Uja0JkkOxV2K om10+5uoriWFQyWsfqzGoFFqBX8f89sBNKBad2ekajqGmWcN1MIrO3LtbxBRy4ykMxJ269q4iO9p vak+1zyJpEOj6RNatJHcXttJLIztzUMl1LEAF224xj6cKGO6rp2t3N3pmnSNHMAqWWnuFjhUBnJC u9F/acnk56d6ZChGync0EkubeW2uZbaYATQO0cgVlcBkPE0ZSVO46g0yQNoIpM/Ln/S0/wC2fP8A 8a5GfT3sodfc+1f/ACgv/gq/927JsXxXrP8AxxPL/wDzDT/9Rc2Vx5n8dGUuQS/TrCS+u1to5Iom YMfUmcRoOKlt2bYdMkTQQBbKPKtokWnfWASXuD8XgAjFQMkxZVpE0UX131HCc7SVEqaVY0oBilL8 UMKvNCZJNSeCWJYdPEbtHLIqSsspAAjQnlJx5b06DImVGmQGyU5JDsVdiqPtdLaVbSVpEEVzMYeK sDIKUqSvbr/nUVF70tbM6jRY41jXZUAVR7AUwoTnWLm3l0jQYo5FeS3tZUnUGpRjeTuA3+xYHFLF fMVolxpkjMSGgBlSniB0P0YqxPUtLn09rdZZIZDcwR3KehKkoVZRUK/Ani47qdxkYytJFIzy5/0t P+2fP/xrgn096Ydfc+1f/KC/+Cr/AN27JsXxXrP/ABxPL/8AzDT/APUXNlceZ/HRlLkEmAqaZYxZ doTrZXtzpT3cVwIypt3hblG1RV+Dd+o/HBE2EkUnuFip3FxDbwtNMwSNBUk4qwa+t5WtbfUpbuCe S9aQPbo9Z4vTIFZUoOIevwUPbIiW9MiNrQOSQ7FXYqi7G2aRZ7hLiOB7RBKgdgrOQRRYx3bASkBm +nXkd3ZxTKwYlR6lOzU+IEYWKJxVJ9elE8lrpcd1FbSXkqRySTNwjRGNOUr0PFKmpPhgkaFpAssQ uYfQuJYfUSX0nZPVjPJG4mnJTtVT2xBUpp5c/wClp/2z5/8AjXIz6e9lDr7n2r/5QX/wVf8Au3ZN i+K9Z/44nl//AJhp/wDqLmyuPM/joylyCTZYxRWny2Ucztdxu6em4j4GhWSnwN1Xoff3oehBvokV 1T/SdM87vp8VxZQGS0nDvCztFUqnLkwDsGCkxsqkijMCq1bbIHLEGrSMZItLrtXtZbuHXYpZL2WC OW0CSrxjeYJKjyKvMU9JvsbEV3p0w3fJarmk+TYuxV2KuxV2KpnaA3IsLPSopv0tJIyyFW2lZmHp BRWgoMiTVk8k1ew5pzqOl+eltHNzDwtwsrNMjw8SsCJK7B0ahXhKhUg0evw1yIyxLI45Bj1/Np8q WptYpY5lhAvXlcOHm5GrJsOK8abGuSF9WJrohMkhOPLn/S0/7Z8//GuQn097KHX3PtX/AMoL/wCC r/3bsmxfFes/8cTy/wD8w0//AFFzZXHmfx0ZS5BJssYuxVkFr511O2t9NSO3tTc6U8ZtL9oy1wEi madIixanDm5rRQSNiabZUcQN+bMZDt5JTqupXGp6ldahcBRNdytK6xjiilzXii70UdAPDJxjQpjI 2bQuSQ7FXYq7FXYqi9K1K50zUIL+24+tA3JQ4qpBFCrDuGBocjKNikxNG00m856i+n6np1vbWtlY 6p6Alt7aMoEW3IIWMlmb4yqlyxYtQVOQGIWD1DLxDRHekGWsHYqnHlz/AKWn/bPn/wCNchPp72UO vufav/lBf/BV/wC7dk2L4r1n/jieX/8AmGn/AOoubK48z+OjKXIJNljF2KuxV2KuxV2KuxV2KuxV 2KuxV2KuxVOPLn/S0/7Z8/8AxrkJ9Peyh19z7V/8oL/4Kv8A3bsmxfFes/8AHE8v/wDMNP8A9Rc2 Vx5n8dGUuQSbLGLsVdirsVdirsVdirsVdirsVdirsVdiqceXP+lp/wBs+f8A41yE+nvZQ6+59q/+ UF/8FX/u3ZNi+K9Z/wCOJ5f/AOYaf/qLmyuPM/joylyCTZYxRmmad9fmlj+tW9p6UMk/O6f01b0l 5emhoau3RV7nIylSQLVNJtIJxdG4trqcLA/1c2oBCzCnAy1Dfu/5qb4m+iiuq2y0v61b30rXUFs1 jEJfRnfhJMeaoY4VI+Jxy5U8BiZVSgWgckh2KuxV2KuxVG3Wm+hp9jeC6t5je+p/osTlp4fSfh+/ Sg4c+qbmoyIlZISRtatqVlbQ2FhJDa3kMzRN9dkuVAheT1GCmAgA8eFAa964i7Nqa6KWqaWLBbJh eW939ctkuSLaTmYS5I9GXYcZFp8S++CMrvZZRpA5NCceXP8Apaf9s+f/AI1yE+nvZQ6+59q/+UF/ 8FX/ALt2TYvivWf+OJ5f/wCYaf8A6i5srjzP46Mpcgk60DAsKrXcDbbLGLJtO0/Rb7Vru5sreWPS 42UWkFywkbcb82AVWoR4d8jG635plV7M08vxRRJfpEixoLOaiqAB27DJISK/0ixvI3Dxqsr9JlAD gjpv3xQxC8k0n9GWcEFrNFqsTTfpGeRwY3BYekEjoCnEVDVP9kQDZvkyNV5oDJIdirsVRllJpa2t 4t3DLLdPGosHjcKiScxyMikEsCtaUPXIm7FJFMs0nRrO2tomaFWuCA7SOoLBqV2r0pkmLLfMMccm g+XUkUOjWUwZWFQf9OuOoOKWC6tpuj2l5Z3txbu1h6yre28BEZaPqeJpRSQKYJXW3NIq92M3TW7X UzWyNHbM7GCN25MqEnirNQVIHemIQUz8uf8AS0/7Z8//ABrkZ9Peyh19z7V/8oL/AOCr/wB27JsX xXrP/HE8v/8AMNP/ANRc2Vx5n8dGUuQQOl3Gn294st/aG9tgrhrYSNDVihCHmoJ+FiG9+mSkCRsi JF7sp8rzQvpSRoR6kRYSr3BZiQfuyTFP7O8e19fiob14mhNewem/4YpQ+KGG6lfaS9xqga1+sSzi MWV0shQQuhX1G4AUkDgEb/PIkG2QIpJskh2KuxVM7O90tI9PQ2np3cFw0lzfeozCSI8OCelSi+mQ xqOtfbIgG/JNimbghgGBqDuCPDJMUbealJdWdhbMgVbCJ4UYVqweZ5qn6ZSMUpHr00MWlTiUgeop RAe7HpTFDD9RuNPneE2NobREhjjmUyGUySqKSS1IHHmd+I2GRiD1ZEjojfLn/S0/7Z8//GuCfT3p h19z7V/8oL/4Kv8A3bsmxfFes/8AHE8v/wDMNP8A9Rc2Vx5n8dGUuQSYdd8sYskttcjk1u7udP0r 6rYzqHewtecohSJKM4LVanVmr45CPpG5tJ3OwTi21zS7iPmJ0j3oVlYI33E5NihbvzCphuPqEUlw 8Aq8qqTGgrTmxHapwWmmN3V9ZzaZY2kVjHBdWpl+sXqs5e49Rgyc1J4r6Y2HHAAbJtJIpA5JDsVd iqMsb20t7a9ins0upLmIR28zsymBw4b1FC9TQcd/HIkE1ukFkGna+IbG2+vQyRI44QXHA+nIqHiS D349GphtFJjPrWlwxGQ3CPT9mNlZj8gDhQk2pa4v6QsJbnTzNp8TpcfVrjlGLhK+I34MNqjIncUC yGx3Y/cSRyTySRxiKN2ZkiBJCgmoUE+GEIKaeXP+lp/2z5/+NcjPp72UOvufav8A5QX/AMFX/u3Z Ni+K9Z/44nl//mGn/wCoubK48z+OjKXIJNljFN/Klrd3uu21hbXUlm16TDJNECz8COTKqArzY8fh Woq1MryGhbKAs0ys/lNcPBqFzHcyRRwW0F1Ywzxos04kjaaVeKSOB6ccTHrU/DsK7U/mRYDb4HNZ 5j8j3XlnSNTuLHV3ltxI1jf26j0y3C8kijEihjVXFvzX3BHbdx5hMix5/Z+1Z4+EGiwDMpodirsV dirsVZj5f8q33mLy6ZXvJ3WyNzHYWiIskcZihFzIZGeSP01krtxBJoxp8NMonkEZNsYGQTtPybEd xbpe6mbeF7VJbqYQ8vRuFNLiAqGqTCGU+Jr0yv8ANbbBn+X7yxLzrYarpuqwaZqN417JZWlvHC5b miRNGJFjiarD019T4adsuxEEWBzLVkBBopBlrBOPLn/S0/7Z8/8AxrkJ9Peyh19z7V/8oL/4Kv8A 3bsmxfF6apoE+mWFrqFrdtNYpJGJLeaNFZXleX7LxSGo5065XwyskM7FbprpPlIaxa/W9I8r+YdR teRT6xaL68fIdRzjtWFRjUu8fj4o9PmhdV0nS9EuUg1bRNb0y5Yc44rt0t5CK7MFktlNPfGpeX4+ K+nzUH1by67KzrqzMhJVmvIiQSKGhMHcYOGXl8k8Q81kmoeV5OXqQ6o/P7fK7hNdyd6weJJw1Ly+ X7VuPm3bReWLqX0rXTtUnloT6cU8TtQdTRbcnAeIdR+Pioo9Cv8Aqnl7gsn6K1b03IVX9aKhJNAA fq/c7Y3LvH4+K0O4rDF5YHXTtUGxb+/i6K3En/efs23zw+rvH4+K7dxc8HlqOVon03VUlRebxtNE GC0ryINvUCm9cHq7x+PitDuKj63k7/lk1H/pJg/6oYal3j8fFHp81WHUPK8AYQRapEH2cJdxLX50 gxqXl8v2puPmuGqeWwGATVQHYu9LyLdm+0T+43J74OGXl8v2rY81XT7PRdYvEs9O0rWdRvWWkdvb yxzylUH7KJbs1FAw1Ly/HxW4+aZX/ki4060kvNQ8o+ZLOzhFZbm4jMUaDpVne1Cj6cal3j8fFHp8 0mi1Ty3aW94LK0vBcXNu9urTTxMi86VJVYUJ6eOPDI8yE2ByfZ//AJQX/wAFX/u3ZYwfCWKvpP8A LP8A5yc8neXfJWmaFq2k3yXWmxCDnYpDJFIq/wC7D6ksLKzVqwod964qw78+vzr0L8wrbS7LRtOn t4LB5JpLm9WNZizqF4IsbygJtU/FuabbYq8dxV2Ksg8p+YbXSRfw3P1iOK+jjT6zZOI7hDFMsoAZ tuLcKMPke1MqyQ4q8mcJ1bIbf8zbT68Ly5tZ29LU9R1WC0jk4xh7qKNbZOXb0ZIy9QvXplR05qr6 AfJsGbe/MlFXH5sacJjc2umMJ5L+K8kEjLx9Bniurq2BX9l7uDmp49GNRkRpjyJ6fsB+STnHd1/H 2qek/mVoemX09y9tqGq/WIls5DfXCl/qskzzXKKQDQNVAFrv8RJFaYZ4CR0H42WOYA9SkHmvzFoG p6Ro9lpun/VJtOjMU8/CJDKOKKGcpVnYlCxJNN+lak244SBJJ5tc5ggABi+XNbsVel/kX+aelfl7 5gvrzVLGW7tL+3EDSWwQzxlW5jiHZFKt+0OQ7Htir17zJ/zll5Fu9B1C00/SNRmu7mCSGKO8jt0g JkUr+8KzSnjvuOO/TFXytir7t/8AKC/+Cr/3bsVf/9k=\n \n \n \n uuid:543a174a-c8b8-df42-af83-377bac2a952c\n xmp.did:c69401f3-726f-45eb-8714-b4ec643e3d70\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n uuid:fa3fc9cd-7f51-ea49-8ae6-0300a24df063\n xmp.did:6b10a38b-bfc3-4e21-bdd2-78acbff891eb\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n \n \n \n saved\n xmp.iid:8197d446-4f01-4735-ab8a-9f9e2049791c\n 2021-06-27T10:42:21-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n saved\n xmp.iid:c69401f3-726f-45eb-8714-b4ec643e3d70\n 2021-08-24T14:39:59-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n \n Print\n AIRobin\n Document\n Adobe PDF library 15.00\n 1\n False\n False\n \n 60.599919\n 128.499995\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 44 0 R/TrimBox[0.0 0.0 171.779 364.252]/Type/Page>>\rendobj\r38 0 obj\r<>stream\r\nHWͲ\u001eG\rߧ\u0017qK-b\u0015\u0017<\u000b\"*d#H=v%\u0004\u0016\te׽Lwwһ??}\u001c\u000f_wD[9׋\u001b\u001f4\u001ac\u001dg~_r\u000fQAKn?\u000f8~[[\u0007\u001dEA^'\u001dbu|͖{;ǵDe\u001c߾TZI|\u0007_E6Wv||KS`~s6{\u0013wK`Ԍ~xAD)V*֬k\u00059\u000fF_G=:>S?Ԝߢ\nnWk-\u00179JO~WgW\\}\u000fi\u0013ۊ\u0012\u0007\\\u0003n\u001c)\u0014o>>4Kb/\r_4d\u001a\"ȏ\f0d~\u00107`!̢UX_/-\tdI\u001e\u0011-\u0018ǹ]RhyU\u001dg\u0003\\9;y\u001aM+\u0001K\u0005CZ]\u0003,\u0004}j>mXP5~\u0015~o\bV,\u001fG35=\u000b\u0005L%\u0004v|A+Wk`\\(3uU\u0012\\'!}WO?/(m\u0001/T>|4h]TZ^-Uվ\u000f\u00023\u00179[\u001a\u0002,KTjw[g,T-U\u001a\u001cbJA/\u0012d!7́omS@׎P#:q1\u001c\u0003b\u0006\u0019S\u001f%\r;5-\u0018ps@\u0005-U\b\u0001Uʼn\u0011<\u001aϭN\tո{d0\u0016[еCl[\u001eLk-\u000b=hC\\r\u000f\u000f{jNJ\u0005\u0018\u0006['ҟV@dϖlS*\u001522GXb\u0018$l\u0000Vm\u0012\njGe:Wk\u001a\u0013\u001c\u0016\u0019^H\u0002B@Ӳ\bh`֝7n0$-дN\u0004rjy\u0002{\"@p\r\fVq\u001a7=\u000bD(AQYPGbkUz1bT\u0019VS&h\u00160B\u001a_\u0011EG\u0000@$rv>՝s\u0014Ѵ Ra^\u0017j\u0019: U:+#uj\u00177@U7@\u0015\u0003\u0002<:n\u001eO\bcա_ԧBSO#a\u0014\u0015+8ErsF`XA*/QV}|\u0016lZK\u0012l-\u0000Rm\u001e\u0015܋x,8rն<*w\u001e5bHTX\u0011\u00033&H\u0007C<\u001b\u0017ŪʞQk\u00150ǁ\u001c݊>d:\u001d\u0013Nh>=dz<\"8\u0011Kxq\u0017Cyr4\u0017-p\u000e0NŌz\u001en$\u001c=\u000f#I¹q\u0019\u000f|CM2\u001f8y}jG~n,t\u001bW?\u001f{\u001aXK쭸۵CClUO٪%VDjorduѬޭfjAz[ÛX\u0006\u000fM\t4':lH7sF@;hZc\u0019}\"gFh>#fwjcv\u0006\u001fyyh\u0019%\u0002-c\u0019LRn>غ]#N\tʈ݌y2f^֗0Ɖ1\u0013XS\r\f4v_=\u001cs\u0004shMXO^pb~\u0019xO;\u0013CΜJ\u0019\u000ebD&\u0011\u0015^H\u0016Mn3c\u0004MB \u001bq\u0017:[3{\u0013ݴ9|:.ZG~(痻,.X\u001ccj1Yk}foڹ\u0014[\u001b˫*:h\"\u0014~e9W~ݰS-%_\u001c56\u0002|L\bO\r\u0007#9ߝS5`sjfL|=Cm*q\u001cwI]aK/09~\u001eY%5$XXP\u0007kSK{9Vx\rO%Z&ͻ{i&F#\"^G\t\u0007<9h/Y\u00150Rh<1=@-\u001eox;VO{\u001aT癅rA5/!#\u001fr%DN\\pypn\u0005Yϫ\u0001^_ƣ\u000b=\u0017\u0000XۘpbL\u001b\u000fs{\n\u0019nhr^\u0007/Hs\"ng`dG+֫\r\u0005Lm\"0Y`LqVɰƂq\u000f\u0010)Վ\u001877\u0018\u001co\f\bL9{˱\u0007\f#\u0003\u0011{Ocٷ%\u0011v8r\u0015M\u0002EU\u001f_12p?,\u001ag\nGG\u000ec$Ejm\u0016\u0007EpC\u000b\u000b\u0010*P9RfAcb3\r<-K\u001c<\u000b!5\u001f\"/8\u0001'|~7U\u001cKo\u0003\u0014{\u0001H$>U\u000e\u001c̬$;v\"-H\u000e\t@DP3\u000bsfw;dE]\u001bd3Uf\"S\\ּ\u0011rݼ\u0005/+C;.x`͢`N}+\u0011%AEFYQ\u0014zGzP$3I\u001eD\u00020XS%iM\t\u001d\u0003)j:Yp\u0019!en\u0013\u000b2Pkgxxk$(Pc7D\bƖ-jߤ9rv\u0013,\b.\u000e\u0001NLjx\u0013\u0015\u001d\\__A\u0000U2EwF˴\u000bC#z|Šлuh-=9Xc\u0002\u001f\u0000rRsEZ^ٯ\u000bYo\t\u0004rW\"U\t{g^\u0013,{VIr\tȮ&OKQfYB9CPbjʯ,A6\u0000DB@\u001cS\u00012N\\b@\n'lN4\u0006xi\u0001\u001c.}ZAجcj'\u001eQӯ$BP\u0013}=t\\|\u0012x\u0016\u001a\u001fz9y\u001a̕Cr9KgYni\nvQ.\u0012BykRw;ސ<\u0000S /\u0015\u001esKd$c(\u0015\u0013\n\u001d\n\u0014:x\u0001\"%B7֝}A\u0005T^%=&p=X^pU%V\u0011vK\u001b\r8woc/D\u001fWg۱+b'S\u0019%دi?Q\u000f!\u0018L#d\u0012\u0017^,>+/hb^Mw8_gg\u0000BE\u0018bn:\u0004\u001cߊm9\u0003VK؋,Ql4ι:ڰziAX]\r\u0012Ⱦ\u000f1_`f\u0000Ϻ,\u00063\"\u0013\u001bbHV3_8^pE[)HLD@PQ\u0019\u0018ꡝpM\u0010zT\u0007\u001a\u0013y^z@z\u0000\u000brAA\u0013¬5Ip>o\u0001\u0012\tX@3@h(Js՗j@D[&*\u0004+\"\u000e'ķ2UTj/3\nԐ-$*q\u0010A)Q\u0004ؿ#WQ\u0002\u001dxI\u0004L\u00192@QbjDQlx׌\u0006\u0012\u000fa \"o\u001f\"/_f\u000bܯM}NXn}.oG_@D#1zٺ%[t*-9't>\u0018)T=Ь\u0016f\u001d\u0002X\f\u000fB\u000fXZ\u0000_Y\u0015\u0001x\"\\ؒ\r&ȃ&P\u001c;Jw@2eQMIki{&;j)Dtt_qX\u001d\fi\"&sRe!k\u001c\u0019y[\u001a\u0015\u0014V#ɃZ\u0017J\u001aCVP)~kW\u0018\u0016\u0012J\u001bM4:\u0010{M\u0010\u0010*R%\u0005,:&\u001b+\u001dՋZ1:qTݩdئh\u0006AWW[&R=I>\u001b\u0006r\u0004Eh@\u0005&\u0013V\u000b\u0006yI*J\u001d-lTG\u001bo\u0013TDMݣ=\b$!e\u00033I\u000bfP+\u001dtDT\u0007͆NQu\u0013+g?rw9&\tkI\u0012?GDŽTx`\u0002\u0013\u001aMe{]396M_쐑~xpkV&݅61?;gCͯ\n>Z\u0007\u00181\u0007#r/t\u001f\u0006SxmcX\u001cC\nL\r7/\u000bY~{\u001cGQv|믴/:^L$S{gW6D\u0015_\u001b2=i)u\u00198L]F\u001f钱_\u000b\u0015rE{Z8\u0005qp\u0006eHQݮ^\u001fۂ\u001b! ܙ\u0000kYxFslסkr%Gcr\fW979gϑ!gz8z8pnNh;{bH\u001fz'<򻉗TSS?\u0018qDG\u0014۞\u0010nρWrvP'cgI3YO3\n\u001e\u0004/g\f<\u000f#\u0002\u000fws8|Ƒ?̑\u00031\t\u000fq\u000f\u001c(v\u0017ӣLe\u0012\u0007Sy\nd\u001e\u0003\u0011qH~\u0018|\u001biqN尽\u001fQxȐphmd;\u0019\u000eO>\u0014\u0003ui%{*bgE,Z?p=*ۢ͸O\u000f'jWoH\u0003:\u0018=9ofl\u0014'}4\u0010 טXX\b\u0012\u001c\n\u001a\u001e[LC{\u001a\"dgA\u001b\u0016*դa\u0015}8\r;s_\u0014\u0011Җ7,\\\u000b\u001cO\u001f7ǒc\u001e\u0007cĽ&9Gm\u00075\u0011\u000e9Ϥ\u0011\u0018%\u001dš\u0000ldEyJ&\fQ!f\u000b>͵}KI4qsȊֱWNVRɠY\u0010ȣ^o~l;\b\u000e\u0005\u001eԣ\u0014I\\-~Wf~{4C_z\u001f\u001e>cp\u00198?s\u0013\u0011'AD}\u000eub\u0011˨\u0002k͊\u0001sG1s4\u0006\u001eԢ<}s,\u0012t^#R;UD+.g[BPZ;`\u000e\u000eO~\nC\u0006cAZGE3=Q8t\u0000^7s0\"ȗYeh'Kz\u0012E2+3b\u001fY\u001a&R|\u0002ݯaϰGnm3l\f_\u0007\u0004F8bjO~UZ\b!Xe%\u0012$Eq\u0001|NyP,ts\u0007\u0001TI\u0000j\u0003D(oߋNs\u000eo\"wfM\u001bFI7dHcpM<|JI50axEK6\u001c\t\u0004uȭMS\u0015ǫ\u00186UýoJ\\\u000f\u0013W%/\r\u000f{;b\u0006\u0010P!9C\u0002y\u0006ږc2\u001f&Yf\u0010ASp$e9Nirԡ\r\u0005Ecj\fI!i\u0014t1\u0011\u0010׳f9ge#+W.c!W{iȯ!$k^X GZT \u0017wx@2\b\u0013\u0013\u0011Mc6 C05йr'>{B\u001b&Lj\b\fdZ;b]\n\u0007;\u0004NgH\u0017^&U&ۄ\u0002Ґ8ƞE9>\u0015=Vj3,)jbL`\u001c_\u001a<\u0001HvXFn\u0011\"\u0000+҆9@\u0011~F^\u0011\u0003(xH\u0007ҊFՆ?\u0004FcnHP,\u001e'\u0000e%HS\n&\u0006Y\u0001WC!\u0019@vE|+\u001bF+e[Z%\u0019&r&\nuhjsP\u001aΑ\u0000S\u001eAI!\u001a@0\fHa&@\u0016\u0007{lH1:\u001356p\u0003\u000bL\r'8g#\u0010P\u0000\u0001YѱtG\u0014\"\nШ\u0014A̵8!\u001c=Q\u000fJ\r\u001dw\u00168Q^}C\u0002/\rƺm\u001dL\u0012f\u000b\u001bc+-S\u0002fU$K\u0018\u0012 oU\u000f!&5'\tuÏxG~5bι޻\u0007c-*g0/\t8BL\u0005ϯ76|\u0011\u001f[hHƱ+GҸ̲V6F\u0016\u001de\u0002nG\u00121y(,!\u0003\u0002`_>\u001be,[Pe\u0000[}+R\f$\u0001_\u001a3fݢ9CW%㱨5ͭgIlp[\u0012\u0011\\I\t\n31\u0001$Bjm\u0005^m}x\u001f¸Qqf\u001f?d\u0016\r\u0010jk'8Z꫆:m\r&9l<[zX\u00140T9S괖t&T5hmmJih:KG?4_\u001d%WW-\u000f֗BsydI-MDe%Z9u\u0000O{0%&Ϡd~u'G\u000e%1izu2\u0015\u001fY͎\u00060y%#1օRTͶwz\u001e'R^kw[Y\nO\u001eəˮ(\b\u0007!>h\u001ct\u0011D<~U\u001c\u001fb0+Ż\\~4\r!Iҍ}b1,׭L|k?\u0013\u0006ٍf\u0016Ŀ`R\f\u001dVky.o!:Hq]ѷ[\u0015\u0019xg\u0011\"tU`>DΗCoO4K^\u0004\u0011\u001ckGrޓ%ܴY˛\u0018\u0000\b\u0001M<\u0018qYY3Wd\u0015ۑ^/Y%TMpjiAXA6\u001b=)\u0003WZgp\u0002ɝ\u0003P\"yd\u001cT\u000fwU\u000e9\r@֔yI֔ɁQ\f*b/\u000bv*\fvX\u001arӥ^\u001265Y$\u00106k^\u0012/]0M\\zΖ^\u0006\u0006I\t\u0012 MQ\u00129Rr0œ\u0013`ns$2^JmxsAҼt\tmP!\u0004L\u0002C\u0010H\u0015'V$\u000fYw}_P`_کu+\u00121ʄ-1z٦nsetRzHDHAh\u0016>zFq\u001a'S{wͅ33gDӴʫ\u000bkY\u00149,\u001etnU8\u0018(\u001eU2.>\u0018QwIv!.,dVR'yf%u;i[z{o\u00123\u001dd\u0018\u001dA\u0019齧zQ\u0001h9\u001dl+;g3y\u001dxe\\=9S$Bg'p2\u0014cS`¼\u0013T3ElVNW(\u001an;;{hʡ\u0018U5\u001fxME7\u001ejp\u001f\u000b\u0014+V}ivUD}9q);t\nѬK$\u000bt|\u0004Oo~\u0014-l\u000ef\u0015\u0003Y=pϢ{Ѿ\n]\u0002@F4\u0017>2BK\u00041aD`׫i\b}.p\u0004vl\u001f\u0017rT`zVx\u001bH]E\u001cdֲ(hCK\u0000\u001d]K~EY搜`Hk\u001c\nC'oNY%Ȧ\u001dz\u0015\u0017|V\tt=Ih&$WC|$NCVp7YU\fmwTҳfw?rZ*f\u0011qKi\u0017Gˮg͊E>`ط,\u0004hU]\u001c%n}|b9!Q\u000e[Ut\u000ebcJ8b0\u0017\u001e\u0001\u0004\u0001J\u0013j/\u0015\u001cN\u001e8nk\u0000\t\u0000[գ\\EaQX\u001ay\fj:Jr\u0016{\u001au=\u001dC[H\u001a*\u0003J#?\u001f{\u0018|\u001f8W^^ԈAIu-3;)ϭ;fA?Ւ\u001dˊ\u0003罊ڀ\u0001zoH6ʄ\u001b\f\u001aal3k\u001bo\u0011#\u0010ܹ.4\u0019avAvkV03\u001c\u001cRq3#\"p\u0002BW=A R~\r\u0000ɇxq\tV*d(+\u0012\u0017qrm6*X2\u0014#dL1TER6v`N\u0017%KoC\bge/nIp\u0001\u000eW:'BibѺgJ_E\u001ax;gJa1$\u001d%\"ҙ#IF㔳}>\bP\u0003H\u0010j^8M\n\u0005<++\"ق!h\u001e\b\u001f4J8٦˔2ZiV\u0014C[įGbtje\u001bFM1dE]Ok\u000b\u000bIҵI*G\u0004C\f9\u000e]\u00014H\u0000\u000b#eޟ^O\u0005N\u0019Ay\u0015!ZE\u0014mT9E\u0000vNB]Q\u0000\u0018\u0015~f5/FX׽sJIϔRӔꈣ\u001dKIZ;;A_Em\u0013j^nL5ZR\u001c)\u0015kK\\\u001eȀ=mu/\u000e\"Ԉ5ۜ$LgڝbItc\u0010BNy_;mS\u001dwB}\"%\tGSL:4#\u0018\f->՛\u001c/%\u000f4\teYNma6\u0019\u0019ȋ\u0002jl0M+\u0015%]juQ\u001cCZAT,gIH/s\t[\nդ\u001bSf\n}vbB욜Y1Og\"ݹV(ū3/{\b#KH_Ihִ\t6j\u0018\u001e0/\"D\nƢ'Ȥ\u0014\u000f%;\u0017!SƚNs\u000f\u001fwz̯L\u0019(\u0007QbK'M\u0013n\u001ez1yw>`YOu\\?\u001fKp^?/~D5W1h^NdJ|]$DR\u0013nNuP\u001eh\ta70:\u0013A3Y\u001d[Hq|/!\t\t0\rFWKy.}Rr׵9Z$ؘD\n\u001d\u0017\u000eaV_\u0001[l\u0010a]>sՑB[&B^mJMe\u0005\u0005cVV\u001dE<ˉ=d` lR\u0000gp\u0006a\f\tH\u001f^\u0005Z{\u0018PSS\u0007kd`O\r sN×sA艻᝺\u001f*\u0007@.(sȶ]\tMj;ǝ'\u0001qpFը\b =\u0014ףFhj\tG\r\"\u0017Ck;~\u001a\u000b+\u0003t\u001e\u0007,I\u001a'\u0007\u0006D\\=c)(A3w\u000fD\u0015)6\u0001W\"4V\u0002~%WP;]<%.\\\u0002{Y\u0005\u001b:vӃUgu*.\b9Y<\u000e,C}Ux\u0005b\u0013\u001cߴQ.Qϕ\u000bCC'JlBlcyG{yߎS֖\u0000\u000b_UO#\t|g)\n\u0010#t뷄\u0002NCdh\u00169WguE[i/-gz{Cszgg,X\u0004\u0016<3\"ĊXX|\u0018?\u0016=}l~DW\u001d\u001c;dF;G\u000bJ\u0006\u0016o7;*ڱW2KhPM԰\u000f\u0010!םےyd\u0004;sku\u0003\u001fcxJN%\u0003M&WBp.\f;\u0017.<\b\u0015d(dK?%;[gclpr\u001c3c+zt}`eHvg%hWK\u0017]^>Լµ\"G\nrؕ#)ÙAD1>d\u0014\nQlWepk\u0013\u0013P%c\u001f89]\t4S2jtx'\t\n*zc\u001a\u0019M\u001dɖ>%4!t5\u0001V\u0012QW\u0017y#j\"vLg]mk\f43E\u000buGG\u000b}\u001d@Z5#o2ɉqB\u001c-iQBDx75\u0019zlG\f\u0016T\u0000DdaqY+U(,MJ܂O{\u0017[NI6J(\"zuwvO!QYpg&`}p\u000e\u001d[8(0nM\u0002^\u0006@*2\u0011Шjp=4\u001actk\u000fzk͒߁\u001d\u0007\u0003\u001d6RƁK+͎6\u00171\u001c|!x\r%\u000f\u001d\u000f\u000e\u0002o{m]\u001dE8#\"S\t\u0007ʽ\u0007\bvbѴ7)\\]x%;'\u00143{5p7~bk\u0010N--T/\b;i\u0016E Z;*\u0001\u0007Т\u00110ٹyRsg&\u0003^\"B6RlH\u000e(_WDv\u00031n\u0019^9\u001cq!\u001cx!x\u001b;\u0019\u0011yϺ+\u001b\u000fl\u0006>>\r6\fFe\u0002\ru\u001b\b+\f)wP_,|ل'^_YtO\n7\u0014߻nYkM\u0017\u0007\u0012\u001fy\u001e4)ȶy\u0018ZiHi\u0016{F\u001b#5L\u0014?Mg6J8|b\u0014K\"\bӀ\u0014ܱ̉XZ#lUHlt\u0011-\u001e̹-s]T-ǾތBi`F&J\u0007s-=\b=\u001e偼Qz\u001e|\u00122^ѽ\u0017֥=v3z\\VzCa:\u0000LQ\n\u000ffJ\u00047g\u0014jǺ\r\u001evcdz\u001e\"\u001d2=>JO\u0017\u000e%\r\u0007@w-=x\u0017ZV\u0001si\u001e ZEt5Fm % '\u001c֕\u000fw1p+Ɨ)ri\\~\u0005N~o\u0006Bg\u0007Sc=\u001c\u000e!\u001a/a\f_Ic\"\u000fcd\u001ap_5e:_bf[ew;\blY-ô\u001ec=\u0001!g\u0003zK+W0rs*헰Ն\ng[˛fkZ>l-\u0007[Kʰ_¯0t(m5O9ףSY˒fmp\bDm(N,U\u0012Ps/Kp\u001cM\u001f\u0016\u001e\u0015 l\"i_TˆJ%\u0017\u0016Kxǃaۂ\\\u000fim%\rC%۲`8Mb|$1%\u001f#젦\u0002aH-uTs|{|B&+LX\u000f]ߪr 64,_aUD\u0019th;%8u.LgnZ?eƯw.:\u0019-!n6\u0012_J\u0011hjQz/puuR\u00027[\u0000lR@\u0015*85k\nxU|Q5Bz|\u001fGo?\u0014\u001d]۾)B\u0001\u0017-tO_)-uD'\u0007gς0e1\u0012+,.9\u0003\u001enG6T\u0016x\\`>h\u000bdq\u0012\u0004J&+)J6\u0007:w4^Q*tQ\u0018kXL8R\u001fF3ʁal\u0016QcYT\u001dӺ\u0005e\ncF\u0002\u00133\u000190y p=\u0004Xad\f'{vuD&\u0002\u00122Ϟ;\t\u000fYB\u0014\n\u0018\r)QMoU``bMʮ2+wpf\u0013{ipl{̔\u001b..`c~\u001c+m\u0012 KxJy\u000f@?\r*|Ma\u0017gܟawe\u0018\u0007H[\u0006)f٭~}:{\f+Ӟm\\56JB_Y)l5ёVDK&zض\t\u0003dwegV\tXKO1J梪K)?޷AyZ\u001ej\u0006(j.kN\u0005bOĬfD \u0011\u001aۦhI!ޯF6)h\u0013QvZoB.K:KjC\u0002^\u0001\u0007c\u0004DuKJШalz5*_Jr\u001d9x?Pú\u000fW21Vbci2V~H{zzȡH\u000e\u000f):\u0001$\u0012\u0015\u0002FV&\u001eyf p\u0012 \u0000I|0=,A\u0005xTKe3CEӂކ0\u000b?ig?Py\u001c^csn-;C\u000bO,\u001bAT΋ *)Y*#4MDX鲢\u000f[hӬ9aZ*W(\b?`Q^L\u0001@\u000e\u001e'NT\t&f\r\u0019t\u0002G&U-nԜ\u0002\u0003@O\u0014hľ盩WVci{(\u0016\\\u0004[Я\u0018%hf\u000f(\u0014\u0013TSZ\u000bn15{\u001c\u0014^O/\u00189\u0002)*`;t:\u0003Ġ14\t\u0010T1\u0002Ꞥ\rH,.8ֻG\"'[ה\u000f\u0013\u000bKfI|^W\u0002\u0014g#Uڸh`\u001c8\u0005\u000bى!SwEkq,y\u001b1A0@2$l. IF(}\u0012Z%O(!6\u0012'\"ꠡ#n\u0006i\u001dU\u0011\u0015V\u00126d7\u0014!#ıJj\u0018-Tl}\n1v\bB{e\u001bYuC׀6\u001eWN`֋y&7%\u0002L)\u001f\u001d6dj{ -FN5\u001e\u0006\f\u0013dVmt\u0003cE'\u0007G5\u0011DNZưFM\u000fmv\u001f!MdXP\u000e9?X#Qr!\u0013ǞW}PVMNfP\u0011_`J\f\u001bdr[Y|N^xi$k.-\u001fM\u00054w8\u000e9_k\u00194DZ\u001a\"_C|\u0017aCj`Sf\u000bπ>%fUh$.\u001e;V\u0010w\t\u000e~\u0005޶m۳Zǫh\r\u0000\u0005\u0014\u0018R\u0013qn|\u001eƕss87\"w](RwUSImBi\u0002fSZTlc6U\tDI\u00115\ti6\u0016o$\u0016F1\u001a\u0018qT#\u0014#U6B\bE\u001c\b6Z}&\u0003>\u0016A\u0001QV,>\fr,vZNlӼ7^&QE/,\u00156(QZҨ\tJas2eW\u0016C\u0012I(IHpDV5\u001dL5B12g֐&V\t磋\u000es<\fT\u0011Kgt{\u0013\n2؆*\u001eee,\bZ0Vhr\u0012H\u0006JP \u0014 A\u001f\u0002\u0019/Δy*\u00187j\n76\nGaEIIܮb*l\u0013f\u001antHF'=\u0007SnJpG6EV.Qݔ\"T\"RdX9\rJ\u0014C\u0016\u001d\r\u000fS\u0000@v\t\u0016e\tU\tD‡\u0004;KȪ;W*դ;Ee#\u0011,NqS٧lܔ6'\u001a4\u0013\u001e\t\u0002;\u0005텅؆`\u0016xYYg]Gg\u0018Z:a\u0004mq2d\u0007G&HGxm}/쀭cѧ\u001cp\u0007(\u0014T\nP\u0010n\u0015\u0017n'Dr\u0012|uř\u00013\u0016?.yz}\u001f!#G\u001eнA+5*2.~#W\u0001B)6jJ\u0016Er׀\u0013<($l.,\u0002(\u0011\u001cz_/n\bF\u00103(E悸C\u001c\rđYܠ4Ppyu)-#!%]\u0007\u000e`J.vSBJ#~\u0001i\u00170*NƢ\f\u0017zM'Uyl!F9\u0015N\u001b΃,\u0012} \u0011:\"C/{\u0003\u0013&z\u000fψ9\u001c~X\u001e\u0002N\u0001\f2:\u0001|gʟ_-j\u000f\n_yf^?\u0001wGm\u0003\u001ax\u001ehcm\rg\u0012\u001bcIUv.O\u0012\u0013\u001c\b\u0017x/DqsYT;7sږ.Ǔ$wm\u0005 \u0007ɔ&t%2eAKъ5)\u0006yҔq;y;\u000f\u0002Q+\u001aRl\tU(nq]cA\u0015\u001fń[\u001cCDFl\u001bf_fJ\u0002>h\u000f\u0015-dEt\u0017\"GrdYQF?\u0014}/\u0017\u001b\u0002H\u0002\u0010\u0015O_.!y\u001cGz\u0011\u0013#Xվ \u0010硞0\f%(W\u0011=:u1w0̢\r&3Vm6ڐ7wA\",pRt+|L[lwr}7\tpOhD_6\u001d\u0013\\v$\u0002:@\u0004fh'\u0011\u001eE:sMG\u0016̓4b\n׆X\u0015\f\u000f\u001cz۱iMM?k\u001aXCmۤ\u0012@`\\\u0015@&@O#yF\u001baR\rV\u001b4~\u0019n;\u001f\u000b9젹ءt\u000fUb\\,\u0007-v^ovm\u001bmIu|sJrrSʩ\bm\u001d$\u0017>\u001f\"GeI.\u0019QQpʖAq#8\u001ciJ\u000e9m_/M+\te;E8z8Bp/Eqx|\u001fݖ<}\u0001\u0019\u0017;?13ՅQ\\'?%{u\u0007JNf\tO\u0017͠?\u0016C@3\bZ,\u00134Yڂ\u0011?.\u000b\f[-]HIH\u0007\\\u001ev\u001dYtC@\u000eicibr\u0010iO?\b#\n;6SG8@Ww,\bY\\E5:$rjI\u0002ST\u001dD38>5\u0015W\u000f:J<\u001b\\.k\bo~AF\u0016\u0012\u001bP\u0014nuBw$5[E)W*ltl\u0015\u001f'L\u0017{!]\u0013\"\tØ\u0017QNr}\u000b\r[`6l<\u0010\u0016[T\bC\u0017:/\u001c|\u0007s]\\\u001b7}\u0001\u001bjA\\W\\W\u0016+/u!Mo0ݐ\u0010,~7(w\u001e,ԯ\u0011O\u001b\u0015AF\"N?\u0004ĸZoFfDx\u001es0E\u000bnka1aVJȲouq;rgcr\t\u0001Q(\u0017x&lKE\u001foFY\u001f3J,o<9\u0005ð0ӘpIzGY\u001cΤ(=̧\\\fgʫ諕GgW\u0014k\u000bNG“Ixm\u0012^ۄ“\u0003с*\u000b\t;\u0012^Ywݴ]ڄ|+.^|\u001b \u0001YrQ>46\u0004JCVY\u0005&7\u001b)T\u0016,\u0018@mV'Oۖa;%E\r\u001f\u001f\u0002\u0011y\u0012\u0006aA#\u000e^`\u0011\u001cF8K\u0007*朣$ !`W(76uX|5?܋\u001ai\u001c޶G/3zI\u0003K\u0013z\u0000~\u0016\u0003\u0002_ծ_;\t|\u0001\u0010\t1|om\u0013}y\f_[\u0017b?{\t}e/\u0005t:5\u000e\u0001'\u0000n\u0000,\u000be\u0000o}\u000fm\u0001p\n`>\neFpz\u0004\u0005\u000bu%~:\u0013\u000434J`9 ky`#\fN}0\u001dA\u0010\u0019{\u0006<3v\f.}\u000fa \u001ez\u0001™\b>Eas\u0007\u0017=z\u000f_Aa1,?\u0018o\u0016\f\tK0\\\u0015\u0018V3k9\\n[º0)L3I\nӻ\u0014\u0003\n\t\n\u0013uf\u001e0\u0016\u0006`\u0018\u000beb0]`o1~r`\u0010'\u0004˂<3\fօ4#XN\u0010\\g\u0004B`>#\u0004\u0000W\u0013W\u000b2)~[\u00176~\"}L-ﾌ7/m+~f_[O[۞/\u0007<\u000b<+{\u0019oWf\u000eg|}vG?VW\u0001\u0000g[\rendstream\rendobj\r44 0 obj\r<>stream\r\n8;WR0]m0]7#h;,o4CjOITIb*5\\P%\"Bo*4WcHKhe3plk,^V[9g,&0Q3[Ca'U!KMl>a\nBgXN#n,brF,5B'DR2aNu4c`LMaDC_Gl@Q%um`q*?c/.]q(&H.Cld$uhiY^L\\n(Hh_\nZpqAO6PHGqFUM4JPX`&Wq(c6VAlS)6OjmC`gt_1MBi\\67:5!\\o<7o=iA\"QN4*gu5?\n372Sdb=o:1/0SmU-I1&\"ad,rXMUiMkU,.1(o$$afI\\@k0pd45D<-=r\nbcZci-dEJeh^/uj4&]KGG[3/?(etO$Ok`@oR2e52K^=_U2Dtm34hmLCjmpIi*<9S-?%i~>\rendstream\rendobj\r45 0 obj\r[/Indexed/DeviceRGB 255 46 0 R]\rendobj\r46 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r42 0 obj\r<>\rendobj\r43 0 obj\r<>\rendobj\r40 0 obj\r[/DeviceN[/Black]39 0 R 49 0 R 50 0 R]\rendobj\r48 0 obj\r<>\rendobj\r51 0 obj\r<>\rendobj\r39 0 obj\r[/ICCBased 52 0 R]\rendobj\r49 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r50 0 obj\r<>\rendobj\r53 0 obj\r<>\rendobj\r52 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r47 0 obj\r<>\rendobj\r54 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r36 0 obj\r<>\rendobj\r63 0 obj\r[/View/Design]\rendobj\r64 0 obj\r<>>>\rendobj\r61 0 obj\r[/View/Design]\rendobj\r62 0 obj\r<>>>\rendobj\r59 0 obj\r[/View/Design]\rendobj\r60 0 obj\r<>>>\rendobj\r57 0 obj\r[/View/Design]\rendobj\r58 0 obj\r<>>>\rendobj\r55 0 obj\r[/View/Design]\rendobj\r56 0 obj\r<>>>\rendobj\r41 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 24.2.0\r%%For: (Super Synthesis) ()\r%%Title: (OTAVCA_x2_V1.ai)\r%%CreationDate: 4/28/22 9:45 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -288 172 77\r%%HiResBoundingBox: 0 -288 171.779296875 76.251953125\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 490\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 -288 171.779296875 76.251953125\r%AI3_TemplateBox: 144.5 -144.5 144.5 -144.5\r%AI3_TileBox: -202.1103515625 -461.8740234375 373.8896484375 272.1259765625\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 5\r%AI9_OpenToView: -284.197673338341 93.5706311066142 1.80371486599394 1428 851 18 1 0 6 43 0 0 0 1 1 0 1 1 0 1\r%AI5_OpenViewLayers: 77637\r%%PageOrigin:-162 -540\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X\u0003.\u0013\n+\u0010\"\u0006\u0006\u000b#\u000fM4\u0019^$Ht^wh,Pqut\n\u0011]e;.hi;A2Qyr1n\u00123::Hw=_oQ=/(T/{\"RjT::1#4Tbt\u0015}#ItP\u001dVo>i\u0012*:z47^QuߑpM=ٞ!808\u0000c\u0014s\u000f\u000e}&Uoq7ʚ֝ls\u000fy(\u0013Sι;]/Г52vݭbu\u0010\u001c\u0018\bŰ\u0007\\ΗoU}\u0017\u001e\u0019|#XwK)\u001eT{\u0018+)ц/9:\b\u000e\u000f\u001c\u000f \u0000\u0004\u0007\u0000\"\u0000\u0001\u0003\n\u0012>`A\u0004\u0004\u0004\b\t8LpLP\u00011\u0010\u001c\u0018\u0015\u001c$\u0010B\u0005\t\u0017,`0\u0000\b\u000e\f\n\u0010\u001c\u0018\f`\u0000\u0003\u000e\b\u000e\f\u000e\b\u000e\b\\c4\u0001\u0010\u0003\u001c\n \u0005948\u001c\u0006\u0001\u0004\u0007FA\u0004\u00178\u001c\u0003QX7[qY\u0007YLJL\f󄿼\u0013\u001e\u0006\u0005\r\u0018D0\u0002\u0004G\u00051\f0\u0014\u0006\u0005\u0002h \u0003\u0016>J<\f\u001dH7ҼX\u001dm+\u0003CGzצu2Ǎn0\u0014F\u0002a\u0001a\u001c\u0010˜< ^\u000f\nK\u0018ihPZ$qh\u0019ȅh\u000bQ\u001bLVַmH\u001cze0l0F)J\f@S\u001c aH l\fƳ8ܨT\u001a9\u001cl^[xv>.\rcH hd02\u0016\bc@\u0018N<3X$H\\a\"aH \u000ew\u001a\t\u001bĐǐ0aH \u000eO<+*ÂzZ\nQ\u001aNM]ZP+>a\u001cV-n^Q\u0002\u0018\u00050\f`\u0014td7D\u0014gj$#oMg\u0018Ih\u0014`\bQ\u0000Q\u0000cH&PxwؔRTg*F\u0001\u0016\"qH9xӅ0Dk76w>\u0019#\u0003v\u0003\u001e{č\u0002\u0018\u000bE@\u001cn#S\n+:\u0014\u0012E1X\f-v;\u0018\u00121\\Ψ\u000e)nq\f7X$,4\u000fi 2\\$Ckr|F`\u0013Vxa\u0006A\u0019>\u001eP\u0006@$O`\u001dH\u001c\u000e\u0007p`8L0\u0003\u0002@ \fD\u0002Ra&7SG\rZZ\u0007\u001egC)3#xL\u001d=\f\n\u001a.\\h\n\u001c\u00178P0\u0000qp^gA4CdaV)s;e9hd\f0,\u0014F\u0002q\u0013Ϫ`\fbX$\u0016\u0005b8x\\b\u0016\f\n'UUQUU\fİ \u0005)(A\tB\u0010\u000etdJJBB::2**\"\"*\u0019CC\f]tQE\u0013M\u0014CͫJSYb\u0012xrpnljh:3\f\fFS#\u0014\tbP[\u001c.8,\u0010\u000b\"X0,\u0018\u00160\fe(\u00031\u0010C1\u00141\u00181\u001c\u00032$C2\fg8Á`@0$\u0018\u0012\f\n\u0006\u0005Âa`F\u0019Ym\u0016D!P/\u0017\u0019\n\u00048ˆD \u0010(\u0004!\u0018\u0004aqP\u001c\u0001q8\u001c~!\u000fx\u0019f\u0014`\f\u0003\u0018‹\\\u00160jA.fX(\u0014\u00028(\"\u00158)JA*FX$\u0014Dx‰L`\u0012\u0004%\u0004\u0003bP \u0012\b\u0004;0(\u0010@\u0003\u0006\u0014\"Xx\u0004G\u0005\u0019c\u000e9l\u0014\u0018d\f\u0018\u0014\u0003\u001280 \b\fC\u0006\b\u001c`a\\o}0eK7۩a\u0000chhjjl\f\u001ba\u0010$F\u0018ivŬ\u0017\b\u0006$h¸\u0004\u001e\u0012\u0004\u0012%0\t'0\u000e\tD\"H$\u0014E!1*HQ\nS\u0002\u0015⊃@(\u0012\nb`P̢\u000bZ\u0016E.\u0002H,\u0014(a\u0000\u0006'9(f1\f3mU\u0015uC\u0011MTE\u0019:DTdtd:\u001d\bA\tRЂ\u0018hEUUu\u0001\u0002ah\u000fe!\u0018\u001a 80$0=\u000edQVPȀa\u0001\u00011\u0001\f;ԁ\u000e=́+8~\u001e7uz?g\n'Fer=fE*2<әyYIٜd\u0005*0\u0006\u0002\u000fx4&\"\u001e\u001a\u0016\u0012\u0016\u0007\u0019nqK\u001c\u000e\u0018la\nK\u0018\u000ev\u0019\u000502`\\8à ภ!\b\u0014(P`\u000b\u0014\u001a$\\\u0010\u0001( \u000e2\u001e<\u0002Iࠠ\u0001\u0004\u0011: \u0002\n\u001bT\u0000A\u0006\u0015\u0012\r\u0017$l B\u0005\u0014$p\u0003\u0017\"@!\u0004\u0012\u0018\u0005\u0014\u001a&h\u0001\t\f\u0005\u0017\"@\u0002\u0016*\\p@B\u0007@\u0010\u0002\u0006\u0012&L`p¡\u0003\u0017\"@\u0003(@`B\n\u0013P\u0004\u000eh\u0005a…\b\u0016dpA\u0003\u0012Ha\u0005\u0012.X\u0000\f40\u00062 \u0004.X\u0000\u0002\r,4\\B\u0003\b\u0013 p\b\u00108\u001aB \u0001\b\u0014\"L\u0000\b*Lh\b\u0001E\u0006\u0016*pA1A`!\u0004\u0006\n@ !LpP\u0001\u0005\t\u0016D0c\u000b\u00164x`\u0003\u000f8.h(\u0004\u000b\u0015.XP\t\n\u001c\u0000\u0010lP\u0001(H`\t\u0010`\u0007\u0018\u0018Pp\u0004\u000b\u0010P\u0001\u0010@\u0006\t`PaB\u0005\u000b\u0010 \u0001\u0006\u0003\u0007\u0006\u0017(4dA\u0005\u0014\u0016\u000e\u001c\u0018\u0012h4 \u0001J…\b\u0013\u0018+O\u001fz;\u0016\u001f\u0017Hp\u0000\bi \n(H@\u00074`\u0010\u0001\u0002\u000e\u001c\u0018Y)\u0006\t\u0015\u0000\u0007@0Y\u000f{f\u0007Y\u0011-<\u001frU%+fzP\n\u0013\u0000\u0007@Q\u0006\u0016\u001aH\u0010\u0001\u0019l\u0000_`B\u0005\r\u001a\"p\u0001\u0003\u000b\u0011&c9\"L`\t\r\u0017Th\u001b&D@\u0002\r\u0018X\u0000\bF\t880zT\u0005\t\u0014(`a\u0006\u00111\u0005\u000b\u0006\n\u0015\u001cpT \u0006\t!h <\u001fU(Ɇ˲\u0014q׫i\u001eL0\u0007ljY\u001b.D\u0000\f\u001a&\u0000\u0012p\u0003\u0016\"d\u0000\n\u0016(\u0000\n\u0012$`\u0010\fLУ\u0005`\u0001\t\u0007\u000e9*\u0000\u0003\n\u0012.\\h@\u0003\u0006\u00112H\u0000LqTЀA\u0004\r(\u0000nG\u0005\u0016\u001a6\u0006\u000e`\r\u0010\u0010\t8\u0010!\u0003\u000b\u0015\u0018\u001a&H`p\t880>`A\tC\u0004\u0015&Lh\u0011\u0002\u0006\f\"4\u0010\u0004\u0002\r,TP!\u0006\r\u0016T\u0000\u000b\u0014\u001a2\n\n\u0007\u000eֽGy\\\u001aOϔj\u0010\u0001\t\bp<({\u0011T@`@A\u0005\u00146p(\u0017\u0004\u00124 B\b(DH8p`4\u0000\u0002Y\u0005?\u0006`\u001a\u001d\u00154\\PA\u0002\u0005\u0012\"H+\u0000F\u0000ᐨa\u0002\u000fਠa\u0005\t\u0013p`\u0002\r$hЁ\u000b\u0014H B\u0003\b6\u0004G\u0005\u0016*0\u0018\u001d\u0015P A\u0003\u000b\r\u0015\u0004\u001c\u001c80F\u000e\n\"0\n\u0017\"X\u0006\u0013&$8*PB\u0006\u000b\t\u0007\u000ec\u001e4l\u0005\u0007\u0012\u0000\u0000\u001c\u0004Cxs\u0011F楱,w.tHSw2~\u001dM&v?n\u0004]B\u0017\u000eʳ׼eў\u0007\u001cFͫc&,+Ub\u001aD'Utc\u001e\u0014|p*4#\u0016Y)ץ<\u001b\u000e}GxU8;$\u0015;<̦\u001f<\\G#\u001b\u001ctk0vH\b\u000f_\u000e.\u000fxwyg{]\u0010n\u0017i\n9n%gB\u001c9y'\nYEԒveЄ;\u000bٕ\u000f5\u001d\u0004\u0007F\b>U\u000f\u001a'/sw/\u0010|f8g$\"\nojJ+G\u000eD<}vU\\Z\u0010vܜdX\u0015QhS\u000e\tc\u001d/\\K\t\u000f$\u00144^&aϴWQzGYɓ\u001a\u001eV\u001d2;\u0013£z,!jBw\u0014>eO\\x\u001dxa\u0019Y\u0011Z\u00146f\u001eSY};0\\F1\u000fݑc1£yY9SlUyd1.ز:f¬\u001e֐EfW/\u0005jx\u0014|\u0014Ugi%A3xYB?Nx$a\np\u0011\b%\u0003/\u000f_Nk\u0015\u001eE9b\u001fjƳ\u001fyN޼\u00032G\u000f2\u0019,Exa\u0012!m*\u0005f1\u001e4fQ'\u001cޏ\u001f#!IM]|X٨\u0016\\\u001e=\\s(7U><^ʎ8C˴$^\u000f+;mG\u001d\u0012\rE\u001ew.lͮ$oLLJb\u0012m8{\u0014UzoY/YRaTFvwRgsiOuEr؃\u0006.M\u0013\u0019~`FoGHyGgFdKncĦ=ȅPZhN$xi\u001cK+Mon;ɸa\u001eRcKLIQ+F٦lΞE\u0017,\u001d8գ}65v,Li0YVgϡ\u0003xsw\u0007]VoC\u0007]!\u0015M\u0013{\u000f<5$;hc;Ёw<\u0017\u0015\t\u001d\u0019i\u0012ފvveWŧkxg9\u0006bX+yYn4H\u0013UVK|\u0017\u0014b\u0019n*֝\t\u0016UmƇWքc𵾥2\u0010{k\u001aUjW*K`^]/a\u000f\u000fW쑰/v)U\u0006kNSzG)FJ\b\u000e\f~%7YIN*IJ5Z֋|Akw$-d$S*\u0011U}ngWu:\u001d{\u0004\u0011\u0002\u001fil9ǒ\u001bkhK\\\u0011c43JR\b\u0012\u001f\u001f\u0004\u0007\u0006\u00060`\u0006\u0011V*(XI>Ore'\u001aik#69<ϝX%s5$$i&(mY\f.Eɒ93U\u0012ݤꪬiדnG#⛓<-N%\u0019\rn=\\h4*>%W\"<'o'כ*{%2;$QPCi~r'Bl\u0015ٱI,W|\b\u000e\u0010\u0018VM^\u0016Mf[\u001aaL\u000e\u0013'RE\u001ai\u0010Z\u000e\u0011vs;-ygu$ǒts\u0012\"\u001aݜ\u0012OHƟrJ\fڢYX\u001c+4\u0011ϰЎ{քkZjù>#ClP\nk4z8ϊkuܗMG\u001d)N|W;޴9)\"\u0015Y)LK\u0015qND%'aً(dw\u0004Zc#{橬MQ\u001d$QkXf\u001fO>w\u001d˺KŬ\u001cK)9{>{ YMH\u001c\u001bF,l\n[>٣;d\u000baAֻgv˱Jvudbfl{e.uvk?RCu\u001cSkڞ\u001aCPZ>5Y'\u001a\u0013\u001bRȈ^~DDg%\"Ks^U\u001a9Q?gW\u001a=iv#t>8eg9@\u001bWK\"Yϓ\u0014\u0019O`\u001d\\WR>Heޫ\u0011\u001f\u001d#^>(TvdCJB{NhAxɺ\u001d:Ol3r=JfQ^ͺ~̾ƨ\u0015Qد{KEq\u0011\u0013mp\u000b\u0007\b\u00174\\\u0000\b@ \u0001ys[HN=\u001a\u000byjYy\u000fP\u000fk\u0015+Yed3']9J\fg\\}E'Z/OUU=\u000fΩ͹8h\u001b9g}l>k2UwL&R7;턪f6Xǹ\u0014\u0012ky\u00146_Ⱥ|*}~ޜ\u001e?S4Be.9&-Bp`|\u0000KgMgUj:[r\u0006˰N\u0016냣3s#Z\b)D{p\\V\u001dפ<<^\u001dŜ0֟eA\u00173=(qTִ8Y\u0019̥ȚW4:b'Uf=\u0013MШ7}={#\u001d<\u001bv򾤤\tL;hlzY.\\',2:^#hBFGk?gy3_V͸V1\u000fդ\u000e+;yj7|59\u0011/ׯsseP1\u00065+{-Ett0vF)\u0003{i\u0019X\u0006g\u0018L\u0000pS3uST1=\rRg\b\rˤ@,KWIY̔eH?}4Bs\u001c6=7E&mU\u0011z\u001c|N>w>l\n\u0016)ճVN~/jSw74Yyuvj|K1\r\u0007-|+\tzӑ]/ݹ-+\u001a}Bh4ǻ,m15w\\eh\u0004G\t+\u001czj3Li]Qrգ\bҜeSx$$\u001b&0]-;*&~hȨd4֓O2\u001ep\n\u001e 1\b]F\u0010_\"CȞ!(\u0013~W^93}h7B|scSfv|S)+oNy6+=Vcb\u001fVD\u0006A\u0016g\u000e쪤$\u0014\u001fMh.=wKR\u0016'V\\#›q^,s޼>g={yG*3\u000bG.ܘo\u001a%QWglSثZ:4Gɹ:OWe.Pʪ+\n_Y\u001aL?r,(t'SX\u001b.\u0016g$CYb6ǪUdybƮ~Z\u001d6fU\b͊=*Yw&v;r\u0019ܬ\bbg9wvh\u0019ѥ}f\u0014U6c\u0019YeݲѕYMc4\u001fgj\u0015F&Lh+4ظڜ5\u0003)&}x\u0013\u001a;-ux#x]v3us}kƎ#ú\fYywvY켡ɝ:hgg\u001dC\u0016#3z\fUv$\u001e˺vT\u0019/m33\u0010U3dkLpnBl)\u0019Zq/l}47Ә+\u0013)}1ߓF4\u001dJtԙ\u000bux4/:ʹ:ݡIW;m0x\u001cc]\u0012MSC2,eeΫs)1N\u001fvmĮ\u0006i\"\u0019,3:\u001f&dCgfj\u0019݌W7X>\u0019o\u0014l%ttU\u0017ewES{9+1]#\u001b[\u0019D'EGIO8Gٳ(ɥHBK0~~+qlSGNF'BK4$Ohti/w\u0017&I:udFt[pȈr(\\2\u0006JeZtgItk-7U8=TY[U~?lQJSowV=ُyϩKYyk\u0015 LQŢ$\u000fTﭪOy%զ ]gx$iu\u0018\u001f:\u001eXKuRW{5\u0015ǩ\u000bYM}]k3!::\\|ZuM*>\u0019Ԣ\u0014DoN/enT[ݹzӌԪZ뷤\u0015]-*\tQU'+mh+4UDղ:UUOr+\u001cĺi\u0015NOXtYGI'˟#}Jo\u0006>\tM!'ze-4ڐ\\|*9\u001fv/)\u0016ew\f\u0012\n\u0011NV\u0014_ݮɡTM(:US\u000f~d\u0014\u0013GBy-Rښ\u0012yZ8\ru-*Ku8C*gS\u000f(Tp!…\n\u0011`\u0003\u000b,8 \u0010\u0013\u001c\u0018P`\u0004\u0006pPP`\u0002\"<J\"|3)|.kU\fg\\pӿ\b\u001aOl166qb5\u001a\u0010\u0001h'W\u000fE(#|q|\"\u0016\u0000D!\u0016\"B\u001bϊOT\u000b\u000b.`~4paJJ;뮅h2L_4\u0017\u001e)\n\u001d*\r\b\u0015\u0007+lwZ\u0018zX\u0010ۼ%\u00149\u0010Z\u0018xO^+.\u000b\u001c\u0012fM,_8qqï\u0001\u000f{?}Xm{ؤB\u001b/U*ܙ\u0016/}L/\u001c\u0012\f&\u000fKt\u0006yՙwNM>A9\u0018/\u001d򫗷\u0007W-)\u00194\r\r#\u0014-C\u000bw\u0018\u0010\u0013\u0019\u0001Gض\u00020\u0006ճg f\u0011n]o7x\"xx7!&VQ&-\u0013\u0017KrT(\rV\u0015\u0015li\u0004XwZ#\u0016L0\ta}f$5\u0015\u001b!)Lc\u001bNPN(\u001aof?\u001f'Sڷa$`9|kgqˁV3 \u0003\r\u000beK%\u001aE\u0004\\ٯ)qqR\u0001\b\u0011ͣYcD|\\{57 PJ܏p\u000fj\b-`1,\t\u001azbh\u0004Jq(A^>IkDs\u0018TbW†D&z\u000b\u0019\u0003r\u0005ܬ\b^\b\u000b9JBT$\u001c\u0015\u0007-\u001b~z\u001d\u0012\tEڃU֔y4\u0011\"W\f\u000es\bD\u0004_J\"3\u0016\u0019+R2K`e\f\u001b8ȡP^y*\u000b\u0015QP\bX'V\n0w+O\u0006f\u0010Q؞\u000b\u0001\\\u000f7Lэm\b:\f[\u0006}L+\t\f[\u0013\bج\u0002c\u000e\u001f\u0000 \f(nm]Я\u00101Z=h=a{U9=50B6>\u0015X\"\\سQx\u0000;\u0005P(CIw(>)W\u001cz\u0015*WLU=sVMy\u001c(\u001b\u0013LtJmqC\u000e\u001b:!yj\u0000_\r%=.C\u000b}oƭomrH\u0012hR4{NS-K\u0014\u0001{b\u001dt^ls@EL\u001coU|\u0005r\ffHs|jR]\u000b\u0018V\u0018s_$t\u001a\n@\u000e\u0006M[mZ\n_v\u0004׮4lo:P\u0013\u0011\u001d7ۣm&HzX*\u00042x\u0016`\u0014HS\u0006(J\u0019>SQ0\u0016<#F`RI\ny_x\\D\u0005\u0014\f_^\u0015;\u00100\t\u000f]\u0014)\u001e\u0011˹$\u0003fǰxNnI\\Bί\u0003)\u0001\u0012Z'b<ꛋD\n+P\u001323'Of֍\u0002ԠiE\b^\r8`YB\t\u0013<)K,\u0017,\fX>[cGPaʌ5\u0017~,'?]Rd\u0000Ta6\\\u001cvM0w[9_Zq\u001an>\\dS؏JKq\u0000<;؝h\u001fAGS߄'JH7'!7H_ 鋜^\u001b3\u0014$=c4v\u0010P\t4vyV\u001f@W:Ҋt\\RFUiUx\b#\u0007ҋߵ\"T\bm֊\u0014Jz\u001c4d+PYoEhh\u0012!/\u0014$LHq4oJ\u0015ѿ\u001d\u0016yRg!IE(f<\u0012kRFy\u0018\u001d\u0004Q\u0018FO,r\u0012/Ef6M\"\fj5\\\"KEk5REhwQca\\\u0013x)sE\u001e\"\u0017y\u0019@\u001cI.ވtFH\u0011v\u0004S}\u0004\t\u0004O%\u0013K\u0007*y\u0004d͢c\u0005ᮂ\\swh:\u0013R+QgQh{#\u0011Rg\f\u00015^԰Oɮ1r:% \u0002ه9d\u0018\u001cU\u0018 2O\u001a\u0007S\u0015q\u0016<\"\u0000\u0002\u0003C\u001az\u0004\u00001y̠\u001a]2M\u0019\u0018s=71-GZNry}9\u001b\r\u0018gƽA\u001fﳬMMs_^.\u0012l,\u0007\u0018ֈ\u0017?\u001dg\u000ek!`p Tb{\u00032\u0004\u0016iNe\u001cz\u0013gwUqV6Z2΁[=w*s:9dJ\u0014'2\u001bqD{\u0014\u0011\u00125rEb~(\\h)(\\I%\u0011\u0006\"7> μ]\u0014c|\u001d^Pz\u0005R\u0011I'\u00111\fg\u0017;h짥\u0007w27m\u0011\f\f(m\u0015][5Eƨue2G\u00033\u0015\u00063\u0018\u0007tǾXnQ\u0010rzT\u000e%~\u0007\u0017j\r!Ob0nO$\u0012\u001d\ba)#B\u0005\" \u0005`1p&Tnf\"]vD\u00018Oߌ\u001as)\u0012OG\u0010>s0fj\u001eW*p\"\u0013&Ǩ!\u001dS\t@U`\u001c81\u001c\\\u001b\u0007o\u0016MJ\u00166\u000bo\"\u0004\u0014I\u0003uqR\u0001U\u0003\u0012e\u001a`Y\r`\u00148ۏs\u0016vd*./>\"hG:X20I^?VڎGm\u0010\u0012w\u000fx\u001fiKyqL*q%0+3P\u0017KQ*\u0005s3+Aw8>\u0018.PW\u0012Ml靅\u001a\u000f8Ux&c\fߕI'I$uGv\u0013K^=q]\u0003xm;XH&DWP;Xvs.\u0005R\u0003>,$!v\u0010\u0014d~PaI>jFzT$mU\u0012҈Č\u000f$\u0007:\u0016GBe#?݊H}\b‘^+Z@S2lEnɠhr\u0018\u0003GP\u001f2d{\u0018& sk%GW\u00121\f+cK͒\u001f\u0001L\u0006F8-wY.Q\u001e7\u0011*п\u0005uZU[\u000b91Hy\u0002#\u0012#H[õ_i\u0015\u001bD\u0005Jlq\u001f\u0018;贮+ؠ\u0013kUP_&砓[Mj\u0019AmЦN\u000b\"tPw3褓0{jit\u0013:\u001euj)>ZP)bKgu0h?ID/\u0001ʆ\u0007HOgܧ󃧳te<\u0012d7PcI\\\u0013S_\u00000U:=\u0012ԻIJ\u001e$d{y\u001bڕ\u0010\u0005\u0002K\u0016љ!htZB\u0007La\u001dtԄ\u0016\n\u0001q\nVA\b~\u0017Ձu\u0014\u001b!\u0005,ٕ2O՗ev38=\fr$eD6~\u0005\u0007uk㲫_Wg\u001c(¤2\u001bQͮJ\u0016n+\u0016|{~0\u001f\"YfWi]\u0011cDםDޓ\u001eF\u0004\u0005u\u001f?4e\u0015o]__v\u0018\u0000\f~ɡ\"ݺbԭ{hNQuu[ w,\u0014o]\u000f\u0003A@~\u0000C\u0002Wju\r\u001d<\u0015R\u001e)Jۂ\" \u0002V((l--W!\u0017\u0017?Y\f\u0015\u0015^\u0012:̚꽒\u001cOPV!0\u001b.l%<\f.B\u001dDI5Qpc*-P#\u0007\u000bbڠ?7\u0010O3E\f\u001e\u001bV띺*]Hj4N/Ql_\u0015lA}#ʄ霱\u0002ȅmCu.'ҥe`\u0014tC`?\u0018U\u00193iś\u0004\u0004W\u0011\u0016qv\u0015iћV\r\u001aTѤjSPp)67qE)ATC>\nN#\u0019v\"6I$C\u0019\u0017~\t0˂\tM\nӅJ6NC\u001cv\f\u001c\u001cI#d$7zh$Y&mKOv\t\u0005R_\u0011X\n\u000f\u0014v\tJ@%g\u0006G\\\u001f6|\u000bd,,c\u0018~\rB`3xCx_\u0000ẽ7Qh{J\u0011W>bx.\u001f/\u0002\u001cآ\u0013-\f\f&\u0007)4OV(!\u0019 ,T\u001e\u001f\u00013=g-FQj\u0003\u0010OO\\kz`ՌyFEj5`\u0002\nD\u0000w'v\u000eq긙&jL1.+-5u2p1Rx2KWxs+8+'_m\u0016\r;*\u0003QJ\u001d\u0013;\u0010DH3gŕZ<\u0012\u000e帞۞)\u0016\u0011R\r\u0011AOA\f[=IqHJ4p\u0018y\u0010Mhq&AeTADCd΂B4DR\u00028ӞcL:R!Vo)\r@\u0010J*)\u0001\u0003y's\u0006\u0005\u0014\u0018\u001cI,/\u0010XjhV&Ay\u001d7LBn\u0014jJhɏ`4eB\fQ\u0003V:l\u001eA0WIar \u0019\u0019|N\u0001:\u0011J\u0002\u001c$a\u0002U\u0010ɵa_@\u000f6\u0000\u001d;JL߲`7v/TI\u0010=Co\u001fe7\u0010}\u0013*<\u0004 qU@E7\u0010i1ӊD.L<:G\u00011&\u0011$!7fi\u001dk8+-İ]Ӝ7h\u001fX\u001cًI+rV\u0007J)'M\u0006\u0000\rR\u0007\"z6\f\u0011$h}-\u0019a&ye:atS@'B{H*\\BY/0ƥYUp\u001aRA)\u0018\u001f#:\u0015\u0007[鎙|3O!'+JCK#tnאTz:%\u0016E\u0000͐Ӓ%[ߡd1\u001d\u0002\u001aŁN6ύ5_۶%D\u0011rw_\u0018\"=zKV8IT3Paynm\nGx\\9NA\u0012:3;T^'Ō3\u001f$3K_\tTMt@\u0015\u0014BMjl+x\ff0\fs,y\u0000[fT\u0019Φ2\u000e<êf\n@y\u000f|\u00052\u0019皳E\f\u00037Q0VXؽ9uѦ tf\tJ6:ٿUb:E)/JNdaa\\A\u001a\\:\u0010˼*f,\u0019mQ!6 gV\t\bWv\u0003\u0018׻lQ\f ɠbX\u0003KTHSO\u0012U.\u0011[*h|\u001e|\\!d\t>Zb>kƺV/=W%N]Y\u0019\u000fЫj%C\u001dC*{D\th.s\u0005$4jl\u001f҇cSey$F\u0006;|Sv2\u0015`߻𽢬[g}j[\u001b\u0005v22٣\u0012'<\u0019\bNP\u0016o1\u0007F`\u00104@&q,\u0019!P\u0016By%>T2w͘>65Xh؁>\nxV\u0018}%\u001c/ \u000bmb>\u0013\u0016*z%`\u000e\u001eqPq\nQ\u001f)'D>\u0015TG\u001btYď@*w\u001cPK\u001e\u0014\u0014~\u0007\tON7?v\\&[ƒn\u0018=zܶ+\u001e\u0015Kj0\u0016\u001d\u001fW\tz6SI$}NMNa\u0004q&\u0005\u0011}Z?Aȟ\r\u000f*3\u000e\u0011M?\u001b\\qz}Б6.L\bc]P_v\t+BTZ?jPv+\u000f<+\n*GcXE\u0002#yTV*\u0004\u0016\u0010$\u0014WjWj;f,6B$Ysy=\u001c\u0003ļ|j}\u000fՂX3jM*=\u0002}S[ʷ\u000f\u0016\"X>0TΨ\u000f\u00029\u001bS\u0000EA\b..L;W\u0005\u0016\r\u0017&r\u001bC n\u001fڷVyO3V&cb?>[x\u00109PQ\\P\u0004-}m8\u000bW~0Y\u0011¥lq_ᩋ…c(\u0016(w\u001b}^\u000f-{^\u0001- \u0014Xd}cp!#N/$(\u0005/hґ[Bk\u0017&=\u000e4\\\u0017\u0010QXƒ\u0017n\u0007\u001bM^R_8ѮHw^Hy\u0011{V0Dg_\u0018Nka2\u0007hrgg-\u0011\u0007)0an-z`3v\u0003Ｇ\f \u00169\u000e>Zk>eP\u001d\u0014\u0012b\"f5!yG$\u0006jR\u0002\\P0x}!\u0014\f18p\u001c#\u0006D=u\f%;\u0000F\f5\"ǫA\n7vs@\u0010]\\=\u0001 \u0002\b>IR)TBQ\\.z\u0001*J\"`(j4oQ\u0010(ؘ`,L3\u000e߁b\u001b\n[p*\r#Y3P:\u0002੽Uj\f\u0001\u0012\u0002\u0018BX:\u0001\u0004Yˆ\u001fBPZ^\"gxeP\u001bPT=hNG=s\u0017fv{̝UEB\"+?!HYjh\rR6\u0010oc\u0005hN\u0013O?AE{pRլ`̈\u001b-_\u0014d<]p%\u0004Ûҷe{\u0004.tOHl1Q\u0007)=e !\u0016\u001aoH 1\t\tu+\u000b~\u0006\u001b\u0015ʘD$^Ydn\b\u001fcA*BDgGX\u0007\u00111Fg\u001ab>>\u0013˥]\u0000'(sx_^e.T\u0015@\n~\u000e]yF\u001d\u0010\u000fO>\rۤhNW\u0017\u0015x}]ohٲӨ\u0003W7֟fQBX]'|2\u00182\u0007 )fNJ(X\u001eV\t^\u0006\u000fNN +N\u001d]8Fյ1?m\u0017~+\u001a\u0018O\tT&OmVi\u0001،$|\u0002>D\u0017GQL\u0013Pa5U2oH\u0004qԳU@[/\u0004p\u0004Dj15~\n\u00167,Wm\u0019\u00035 ɞ\t%\u000b9\u001f݅Nq39n@\u001b!z cDɶWa`0\u0019\f\"׵\u0018\u0005>-Oof\u0019#>\u0001oXj_S?\u0001\u0007\u0015\u001eB#GA/\u001bCf6\fLK*\u000b\\\u0002 ]Qnvma@|4^)tTs\u001a?\tܠU\u00071X\u0003Z\u0012/\u0017NIis\u0006\u0004t{\u0007\u000e=R\u0011W?R\u0005-\u0007xs\u0015/9/؆7JL,n\bM{3_f\u0013A\u0013>|,l\u0011\u0006.\u001b\"<\u001frjxv\u0007h.=r\bքQ2?\u000bA\u001a\u0019pջ!\u001fQ\u0005\\k6C3\f\u0007ǧ\nx\u0014\u0003Z\u000e\u0005Z^781+\u0004'\f?^\fsBA\b\u001aG\rT)\u0010*b6?=O|Q\u001a˕k3i\u00020wC\u001f(H,{פ--\u0014r\u0005\u000f\u0004LD\u000b[+hc`$/\u0003YM+ߚY%(\tľ\u0007\\u\"+5h>KӊU:̄j#|9_E*/CA4~a\r@\u0017\f+IQ5߈\u001bdWK\tU^&v9?XVGp.\u001dB\u0005jg\u000e \u000f=\"dV\b\u0011A~!4`\u0001T=Q1\fwv*\u0017INM`v\u001cv8F\t۸V.kĭT\u0002+i\u0003ZQǀ\u000108F\u001e\u001a\nA\u0000Ғ\u0010 HF\u0007v\u001er45%tg#ul5+yrbc7\u001b@jYZqkz'fz\u0017D݀c,İ\u000bq)\u0017g97\u0016%ʑ\\\u0019\u000b0nG$r\u00026Ki!PN\u0007(`$^2OX3bf,\u001b6$9\u0014n;a^Ll0\n\n#0&\u0002\u001b۟6d\u001f%e^\u001eҕ<\u000eM]nFKjD\u001bm\u0002NU弉!RxzF\u001bZ0ȌZ'4(Z8Բf.T4\u0000e#p2z([9\u000bG\r*%aFg+,](Pv#d\u0002<\t\fT\u0014\u0018\u001a|A@u>@N1\u0003\u001a >ݢ\b\u0002E\u0017\u0003Ҿ?\u0002\t\u0005T\u0001{Z\u0000!OH6ʜ\u001e^u.e]\u001d>c[w+hs\u000fxQr\u0004\fࣙ[jd\u0015oUO.\ti-Mgi@\u0004\u0002'+&XFV\u0001x\u00181IZ\u0015\u000b}\\IAX\u0010\u0010\u0004Ɏv2\u000fht\u0002MDFe?ܵ%B\u0002^KI]{}\u0014K\u0003řS0\u0010{\u001e鞴@B\u0001̟\u0019\u001fgHoՈz'AIxns\u0019\u0014g\u0004\nB\u00122\u001c\u0007RӠWS\be4]\u0017ɨ5\u0006[*WO\u0002%,\u0007M\u0011*\u001b\u001c>\u0019Ƥ:;sHL5L\u000e\b\t]i\u0007!X*\u0005N'\u001fgSro\b:bM\t\u00157|\\\u0012NT3X;ݎ\u0010\u0014\n5\u0005@D?&\u0012p%s=e\u0005\u0003*P2~\fx[\u0010?m\u0012&\t\f\u0013Nå\fӴCZF\u0003QDE(q9\b,k\\i\u001bvb~\u0012\":\u001aa#\u0017\u001e\u0004FN{`|Hq-2\u0013\u0012\u0001#o\u0017T5~sΘ\u000bf܂\u0011.gN@gL`{b@\u0019u\"pg\nϞ\u001f͋\u0017+u}`\u0016B\u0000u}B\u001a\u001e\u0003\u0019jHw^ž1P\tFcoT&X\\\u00073\u0004\u0011\u00059]\u0001\u0014&6[\u0014\u0017\u0002^a\u0015\u0001kh8\n\u001f뤬K\u0006a&\u0005=C0\u0018o{\u0014A40\u0018_ҞcB -Dga)\u001fk<Ρ\u0011\r)\u001bV\u0006\n1J[_F*?(m\u001e\u001f\u0004e/]X\u0007ƒ8&-ݭu,\t\u000bb\u0002\r\u0003\u0013Tв\u0007yG\u0015j\u0011leR#>C\u0016]}k\r}\u000ee\u0000\f\u0011i?\r@2\b\u00012T`\u0001S~2WW6\u000bdHRr\u000eHy3)dF&R\u0002D\u0017vA\u0006\u0012;3\u0018\u0013ӄqJ\u0016|F\u0019<\u001dt\u000bqUQ\u0001uZm?\u0006!ȇwt\u001dbp\u0019\f;9}Q.\u001d\u0015x1\"fMc\u0001x\u0000\u0013A鞓/\u0017ʆ>Yjp\nS/Uyc\u001dw]>ӓJKi\tv+GC6ND,\u0015\u0017\u0011\u0004>6|d\n\u0002\u0018a%v\u0006#\u0016:𒑡)0xVG\u0007l'Nը:D~ `\u000f4\"\bQ^셆I;L\u0003a\"\u0003>;b5?hb&!\u000e;`\u000e)Xn\u0010\t*&Wz:\u000fW)\u0014C\u0006^>X::ljlQ5\"\u0018kE1ic\n^\fu\u0019\u0001\u0006\"$\u001860ntrd%96>Y}e\\\u001bQf\u001a:=L\u0007?%bwFoߎn/ YL\u0003\u0011[\u001d\u0010V7mdTq;V\u0001+/zz\fBB;8Tb\u0013\u001d\u0005gB\u000fA*FJLR\u000e:U\u0007_ \u00163Z\b\u0018LybIxRG\u0016q\u0002e^\u001et\u0017F*VX;\nZz_\u0007cPF\u001cbO?O3Ѩ\u000f#G\rT\u0017N\\ߑ|i\u0004ƿXM\u0005\u000fm6\r3{\u0016AT\u0012:\u0015\u001cN\r\u0014U70JpۗMgE!Pޯ\n]$\n]O`77aE\u001d\\ib'\u0002}1M\u0000eS\u001f'e:\u000537A!`h/\u0011g=mL\u0010Xca\u0012xbAIqֈ.0oڟ}q\u00115~M@\u0011+eH\u001cp\u0012bɋ\u001b%R\u0017=s\nCYlw\u000e\u0002\"\rG\f\u0003\u0007\u000fP\u0004ڠO!=\u0007/>\u000bz\u0017f?\u0015˨\nl8O#3IU/\teoO|\nwl+\u0004'meM?'Gs\u0005i`ޟw.\u0000\u0007js3qO\u00107?:\u0005Jk\u000fңGqͲ cw\u001bR\r؟MWi\u001dJZ95Co[E+=\u0015plJYσ-\u0006*7q=Ŭ\u0018)q=K\u0006\u000fk!m&I2v\u001a>;P4XX‹=?\r>@iQE\u000b}(\u00132B;\n>/v7v0fħ\u0015d\u001b\u0003Lwh )ŒC\u0013\u0004\u001a74\u0003\u000eM\u001c&>P@\u0017\u0015\u0001\nۨ+1\u0011q\u0000\nV4C}\u0000\u0010\u0018W<\u001f>0\u0003XD;VY]\u0012\u0017\\N%<\u001a\u000f~BPS2\rR>w%\u0014ߛZU[b.ﮗ\bCw(312\u0004\u001f{&\u001793-BRv)aq\u001cWSIT\u0019hOVY\u001c\u001d+e\nez+O1W\u0016zeՒagÒѡ\u000fkF\u001fENN\u001b2\u0016\u0017a0&\u001f3*'\u0015[A&a\u0015(ƨV@\u001a\u001e)[\u0003\u001d\u001f|v\"r1\u0006M*.8$^:z\u0003y%Z'pi\u0001U\r:kV|]eۀk\u0007SV\r\t]k_b+\u0013aJ;缑\u001c~\")\u0011>F~8R?--2 d9756\u0015\u00057,\u0006\u0013\u000fk8|кqI\u0004pMxMT;w\u0003\u0014\u0010\"eao\u00073!WE:Y\u0012\u0015=\u0002Ѐd\u0000\u0005-9_v\u001c;\u0011@2P\u0005\u0011仴uSZ\u001d(5\u001aˠ\u001a'DrlKbd\u001a\u0004\u0012SW\u001fL\u001aヱs[\u0011$ʂIgɩѧTBL/zoW\u0005a\u0019c듼|:CK+*\u0003`\u001e\\\u0010\u0013\"\u0011\\z $\u001b\u0010u\u0017\u0015N1\u001f!Y\u0011Y\u0018MycH\u0000/s/.Q\u0013}\u0006L\u0018flCs\u001d\u00165䍈eX\u0002B<. ~$j7[b`@% \u0018\u00131n*\u0005SC.J6=՞vW)fG\fdNX|^n\u0004d\u0013\u001c~\u00101\\L.1\u0007\u0007JÜGhyd9\u000b\u0019y<\u0015\u0014\u000f`&\u000f5̒=\u001e-\u000fa)象\u001eh=t1\rZ\u0019,[W)7cHp~\u001a> \u0017GY1p1\f\u001cR\u000b\u0000S=t㿀}T\u0005\u0003ʟݟ\u0004\b\bb\u0001rC\u0019\u001e\b?coy~\u000fcMƧIwd͊fAe|\u0014\u001aW\u00167nhI\u0015q\u0003\u001c(bG84K\u001dxZNH\u001az*q5\\\u0018\u0000:VEWܹ\u0015_\nY1fƩ\u0004dR>9R3SQ)V*PsE\u0005]Y\u0000!*Q\f\u0016\u0015HT\u000f%d6VȤ.\u000e\u0010̲\u0014\u001f1I4deZtZSjn\u0004ݱw9\u0007byf\u001c\fֱ|c p*bƾ}\tp\u0019\u0011AZَ9@\u0006n\b/\u0004'\u0004b`\u0013ߙ\u0005\u0001\u0003A@\u0007h}\u0006\u0007\u001e};iP:!\u001dC\u0002\u001fTڙ\u0003\u0001\u0010yD!\u0005\u001a6Ej\u000e\f^=[\u001b1\u0006)?\u0015\b~\u001bp>HP\u0007YD\u000bqŇ!Y\u0016!\u00143L_\u0001*$\u000b_\u0012c'ڗ\u001aEɐ[/OAYȗɾ\u0004\u001b\u0005Sj\u001672O9;:\u000f'Ip1\u001e䔚'|Aa1y#ϭ\u001a\u000fOB~\u0004_Q\u000fN[z\u001d?wN\u001cJ:VBU k\n\u0015*]6d\u00128\u0001\nc\fU\u0002\u000fC\u0006C\u0005#X\u001e}x.Ʋuf-HI\u001e\n3\\tnqS@L\b[+\u001eL|NT\u0005](\u001e\u001eB΀sHŦM|6|Jg\u0002n)g҇miX`6\u001agJQRU\\SHD_al\u0002\n%*FD,0ǮBP)\u0001F-J=Ya\u0012\u0003 ?\u0003^Сj=:7`\u001b%Zw?Dm\u0018$NyL\u0014*\u0000d\u0019-\u0000EG\u000fu!&ZQ\u0005'8L\u0014>I\u0011w\u0006O:֒$mK\u0002l/u\r\f\u0018)#y7o򬼡m^h\u000eX\u001e/`5yV\u00124z&bu|:>\u0013M\b\\\t@aX%pqa(\u000f@\u0011-\u001cZ\bcJ~M\t\u001bNgďʫLƏUNc\u001eh\\\u0012@\u0005F=Q\u001dm,\u0017%\u0012J$*eY9\u001f@=\u001d\u001e'bgDlXj\u0004nit\u001ev62\u0003\u0004?,R_ =Zh[kԧG\u00010)\u0007N\u001fZRTl#g=i\u000eT\u0006fF,\u0015KBȪs\u00015\u0005dǥT\u0011a(i1\rj&W뱜/En\u001e'\u0002\u0000Q6(\u0007JF6uMASIfy\u0018\u001c\\N\u0005k\u0005\\hv-s\u000bG\u0010)\u0014H]}ӭ՟m/\r\u001ak\u0006ITA^\u0001@|;1n\u000b:J?eUא\u0018gEl\b\u001etWe\u00147\nK\u0019\u0013jw\u0014sĐ\t\u0006x\u00187M:Pc@Qnrl\u000bo\\!q\u001agjp\u0005`EFb\u0002دU(\u0010`\u001101@+\u0004K\u0015\baջmf6~0e5\u001dQ>}\u0017}\u000fo\u001d]7U*k>m\u0012\fl*<,{a;Ŋ/q\u001b \u0002BRUpM\u001f\u0015ICG\u0016S\u0017H\u0003r[\u0001d#']\u0001F?\nE0-F\u001f)\ba#\u001e=GqE\u000f\u0011<=w\u001dvTWy5\u001f\u0000,\u0002\u001f7\u0007֖ m\u0012\\\r߂\b/\u0018?13x_õWf1C`%hߔЅ$!5ϓ\n7f5m9yk&Sփhjc )*\u0004WtW8K\u001b+b;=fA;J\u0014Bt՜\u0012\u001e\u0010\u001aT\tQ3\n$hL\u0001|\u0003#{\u0007\u0014\u0002FnE+-\u0002EJ!F\u001a\u0013I\u0010\u0005gI.jش\u0019ubda]VE\u0013\u001fV5,Z3Ьd2'21Vb1hs\u0011 W!=\"\fX\\\u0007Úpo\u00196{\u0017`E];hvu\nlh~RE\u000b5<%lr\u001e*\u0007\u000f\u0010\u0013\u0005@AcV5\u000bf*(yަ=i7\u0014.7QߌJ>y$tp\\Qq^\u0019d}\u0004ٷHW3\u000f,\u0006F\u0001˿N_]~k\u001b\t\u000e'ؿ=6l9`Ѵ?).W6X^==}w^\u0011\u000eYHCCsά9EtΔ\u000e%Î.7W\u0006hɻ\u0016\u0000\u0004P0\u0014\u001a@W(\u000f]5g\u000f\u001b>l֟8h\u0005.\u0005F\u0002Gg\u0007_K\u0003Ԑ2E&\u000eux\nT\u0003i\u0014vİkqEږ*6'Ύ3م\u0013-Q$&\n).!E:Gh\u001fPD'\"2\n\u0015ߊL\u00070u%\u001ao\u0005gg8\rɘ$P3{\u0019j4a?h\u0007N\\o7f5wQ_,\f\u001a,bI\u0003Gcڌ\u0003?/V\u0019z67(T\u001dY\b1\u0000C\u0016\u0003lF(\u00016K\u00053cG\u0012B\f08H(208\u0015`k5\u0007\u0017p\u001dd\u0013E^\u0001w\u001f~6Y\u0012\fTr!N\nr\u0015L6v@<$p_=J\u000f=\u001fmZFލD/\u001d\u0007\u0002\nB\u0007U\u0000!\u0018׏ҧB\u0019\u0014Zrj:\u0001ȕ|\u001b%\n%\"\nN\b7p7oڳsEO.וh;dKaiǁ\u0013\u001bum>(p+\u001b_ϊL\u00064^gG\u0010lncqe!\u00026<6!\u001bO\u001506\b4)@)84%4?~l\u001dS[_e5kM\u0003~v;\u0013\u0013@Ә\f2A\fxv qH=2`21\u0004~r2IA*#6\u000fJG\u001czI\u001d\r\f\u001d.pgA\u001d#}\u001b\tCRZ:R\u0004C`ߋ|/\u0018:=y\u0011!@߂\u0007\u0003QKj\b=nN}\u001b2r5)rL!ȾKkɩjҚB\r\u0013g=\u0005i)\u0016&\u00188\u001e\u001f\u0001}$4{?㠸U쀢O\\,:|0ЯX\n,v\u001d\u001aOws\u0016/~t1Jt1.{\u0019]\u0014Q\u0006gkU5L9\u001a\u0011\u0013Mpض\u0013^\u0004aж\u000eR`&bU\fVZI\u0000\u000eG\u0012\u0017Ege%\u0017x4\u000f`dG\t\u0006c ;2e<1\u0010h)^]C\u0011<\u0007\u001c\u000bç\r\u000eC1?\u0011%`@:\u001aҮt.<͢\u00199Ś69C\u0017$6r\u0015\f\u0010\u0013\u001dp^\rw{\u000bEK:\u0013ʃ[\r>fO\u0003L\u0004΄\b \u0000yA\u001a\u0005:\u0006(Y5c\u0016ܤ$L))O`\u000f!\b8\t\bT\\`f]jCW^\u0012\u001cC%T\u000e(j\\9pȜJXp\n/fQ񄪫\u0010:X7 m̲\\E/s\u0004uI\u00143J(\u000f@D\u0002\tUScArDc)\u000bV%_:Ga,5ZGhڼD~Ro\u000b2\u0002j4~'8\u000b\u000ef*\u0010\u001f4R?\u000bv+\u0015\u000eU\u0019+Hd\u0017\u001f3}~uA {\t\u0019;c?f\u000fM\u0019S>BC'ѪC\u000eQ8\"}SUZ\u0012&ʔ2~CF\u0015\u001aE>~\u0010\u000b\rgAQr*:&Δ\u00131,\u0019vZ=0hRIf\u0007ex}xi5\u0004])O=r0E\u001c\u0000}GѺא\u0014y\u001aA\u001e\u00174\rN%\u0012$@%< C܈d\rnjK\u0011\u0000\u0000 \u00053J^딦J\tR65r|4͒ݞx\u00135{$+Ͼ\u0006~BާՓ\u00179\u0014\u000bھI\u0005\nӌ1$HF>d\u0015%8uŽWM\u0005KP#9F\u0014/KT\u001eEnOX\u0012\u0005\u001e8Zw)V8h>ϐ\u0014%㢐9E&j\u001e%\u0007\u001aiH\b`m>A\u0011X_m^xЗns\u0014\u0014U\u000f+CR25&>q)KdW\u0010塪|$lNԜJqʞڎjlŧ,D%S8\u001c%n\u0010cH壗\u0003ѼL[bꚪshMFԘǸ#\u001c\u0014ywa \u0012kDs\"}7TQPI4ES#~;{'\u0017\"݌y|<(#6Ԉ`,\u0014|\u001b=\t\u001dLkMD\ttN;Zt6\u0011\r6b爫2.uƜ\u0014Wb\\hhi\u001ep+-ѹP%XAwۃ!u*NԁŞ\u0006c\f\\[A\u0011\n\n\u0012ن)y5\u001eTH\u0013&V\u0007M'q\t\u0003\u001c!I\u0015a\u0016\u0010f\u001aHM&iPLȸ-u1N\u0012\u0013iZjOIhsR}Pna\u000f4Bv\r}v\u00079&a!EMd^#Z1o.bO\u0003p\u00111z\b=\u0013f\u0012?\nI\u0013:G\u0014#PCa)\n\\,\u0014-zK\u001e%VY4\u0014'\u0016Db;w\tLY\to)\r̸yY%G:Uժ BTN\u0004\u0016\u001cܧjaRBѰTy\u001e%&|XS|\u0006YԶ\u0018(18\u0019z8q:b9(bc/`bJ;8+7X{B,!wME&\u000fieZ[KӪ/J9vOg\u0007j]wD\u0012\u0007+_qlXBE\"\u000fVF5N(dnbA3[vH%\u001a#;#SUUG׍L2\f]R\u0004I8գ\u0012\u001c\u001f+${qxj\u00050WY \u0015TI)&5%[\u0015c\u0007\faD\u000bXv?2Z\u0018$\b\u000bl\u0011~\f=Ts\u001e-a5\u001frtuVpfI\u0011mB\\\u0017?Kdy;\u0004&\u001715\u0013Pjᴮ^jދ_\nE/(q\u0016\u001e!|P0L=\u00185\u0006\fKU\u000fHD\u0015\t\u0003!sD\u000eẐ\u000b\r-r<(?7;X}vvVۉN(\n%AC\u00149ȵ`%\"%\u0007gj@\u0011Cs`74\u0012G\u0012F쮍yoFB&tSXHLtP7&h„\\hz\u001e\f\u0016f^az03ө\u0003b|G\u0007{G!,^hBQDܔ\u0017:\b1}!rouS,\bǷ̵9(k\u0014q!by\u0010~`N\u00169\u000f\u001e\u001d?\u0007S7bbuK1=\u001c2wIm\b\u0010i_{COj\\v\u001c˭\r]xWL9g\b#V)q:#&6D'\u0005\u0016\u001b\n\u0012aY¬YYQQE#%®^\u0014\u00125K-VxQFtu\fEZ\\)RT)(\u0011*EO;ih#2X]\u0005\t\u0011}t2\"b\u0004Hʎx>)#!STu\u0013xW:B(b$8\u0010\tdBRDE\u001a\u0011b9#S=v$Ԛ\u001a\u0019Sfh!,SX65\u0019Q+\tӠ(\tw~.\u0007\"\u0015oBd; ,#Z r\u0003!)g\u001c%PtqM\nM11e:\u001dxF:1ln˛xb\u0019@\u0013\u0007RQ\fNkZC5j:E)$Tj\u0002Tt6\u001b\u0012\u001e\\ĵq\u0011\f\u0003\u001aM\u001d\u001e &&\u0004'\u001aEPTj\u001c\u0003N#>ڬiEK\rfh,Ym\u000e\u000eHF$oSܨ,\u0015e\u00034f\u0018:fQ'\u0011\u0012YQ\u0002\u0001(h;pxΏGR\u000f\u0005zR\u0015Cnn\u000eb\u0010\u0000\u0000` \u0004\u0019f\u0015堚~B逛C4o`AD^ A\u001a\u001fEUs@N8\u0014C\u0011}ϐ1Bd_dP,\u0018;ጔ\u000bIqV8&%RkZ\"S\u001c,D*32t\u0017G#%\u0017́Pb\"ןȊ\u0012\u001a\u001b\u0012\u00154[H}Z\u001a*<\u0010'6HO#svh\u001c\u0019\"XCȞ64‡Td5I\"TGHڏ#C\u001e)!,aCQU*\rӰD\u0013^2Pu.gRؒ\u0018?4\u0013샢ڂ83\u001f\u000f\u001a>xr\" U3D%\u0011*#\u000e\u0006\"fd\"\u0019\u0007#c1=ԺDdAx\u0017\u0011r;GMzMU%J\"JQĮIM%_SW\u000bꪙ\n,uM\nOd\u0012eiL\u00152QDTsEǽ-EU&r'Kq'r+\u001cWڊ(7S:gJ4J!<\u0010\t)\u000buXRq\u0018k,\u0017\u0017\u000e²\bk\u0011\u0012,u\u0011\u0007kD]L\u0013N29\u001bQo?u\n\u0019Q\u0015id\u0016Ce\u000e8\u0014X9\\%/IP2[Iyai4&)O(:2~\u001eDDSbڹWL3r3\")P4*\u001aF\fiMd&\u001c%h\u000bqF[XmTi>y\u001cZ\u0011d\u0019ch\u000fH\u001c\u001c8D[Rup\u0015UjBh\u0003\u0017\u0014wlEPEI*.ِ7\u000b)\u001ePHA\u0013\u0007U\u0006(܃c\u0015r?+>b#0=\bb(l79\u001eIj㫒pTz\u0004|%5\u001c*\f-#Eqk\u000er,Bс9x́pYz\u001eP\u001c-&\u000ex\"\u0016E~P)4RG&T&\u0010\u001dL'\t^Ƚ\u0007Җ9U\u001frQE u\u001e(AW\"PRa\f/[逊\u000el7\u0007@\u001f\u0007\u001eSCop\u0004\u0004Q&H.\u0011\u0006EX0DC2nR.qb\r#k&47hu.Cxa_\u0012)\u001fŏ\u0012ﳢ\u001eUF?)\u0014\u001d\u0014\n7ʤQie>\u0013ʌY|AZėA:,ʔ9th\u00019\u000f4>Ґ )\u0014\u0010\u0007%No2[\u0015܃l+:\u0005\u0002\u0018'ґ\u0012|D܎ßϊetb\u00037e\u001eD\u0012ͩ@n'$\u0005Z\u00151\"\"\u001c8H|R)DT\u001aL'&C&I^GP9(ٜ%#ڐV\rV\u001c5\u001c\b?\u0013\u00153;Q\u0014SrǞ MK\u001e\u00143%#w\u0010dd:\u0012(\b^+\u0001]xM.16L\u0015X^n.jiRd{[%vVO\u0011ME\u001e|p\u001a2^N,܉BNl\u0011n1כ\u0019Ӝ*T4$3I;WZh~JBʦ$֞?W4ʛFT\u001cw˝\u0011iALfŏƿY\"TT\u0013\u0014O\bՆkd4$cjص<\u0013\"kZi۶Ϊ\u0010jյj\u0011}\u0018M\n\t}\bOT#+!\t\u0011\u0006?tώ>\r?BxGYV\b\u001a)*\u001e\u0018{7W#|&E\"j\"j\tڨƛ\u0016\u001bѤ'/\u0004-:5|gA2Qx\b2'\u001abfV'npMlx\u0015[\u000bZ9G!>!(\n݋\"Op\u00171\u0005\u0018j#\u000bN'Ʃ'щ\u0013أ<\u0010151Pp\u0017ɸL*Bq\u0012{b4^̦+:\u0015\f%]Df+N>ae\b7\u001e!7Y|b*Qǐx!\u0007Tr7ː!r\nJ|CSyȅD\be\"(\"D\u0006-+dJ\u001aY1 r)*/m\\,kx\r<0'µG\u001caz2k\u000642>褟\u0013\u0007\u0012{8vH\\*\u0010\u001c9Bw=\u000f\u001d|tH!ev(\u001bfL.L\u001f|j6\u0015>ȩ*%\u001b\u0005t-#^h\u0013-n/m2\u000fWmEOiӝˉWW!}p,>&\f\u0011'\u0017!~{u\u0004i\u0014S\u0011E4\u0012)q#)\u001f\u0019Q\u0012$\u001fI\u001ay@$)J%d/dZ\u000e-H\u000bj2}QYR\rYB\u001d\tt%\u001a)rNy-KL]Ju2\f/<&32e\u00153]l\tg,2)(\u001aDǶ:\u000e]I66:^G5&櫫\u001a>j|i\u0006U/\u001b\u001fΑ\u0000\u0005\u001b`\u0001\u001d`\u0004\u001ad\u0000\u0002\u0018\u0001\u001c\u0004Utt\n2nrhM\u0014D!âR\u0007#V\u001d=\u000e\u001e\u001df-D.\u0001Q0t\u000el'rO5J\u001c\u0007z$\u0007\f؃2IC\u00164'F٤4\r\u000eC\u0006s!-mFڢ2:,g.\u0017*%\u0013\u0013ESԍ'H\u001e\u0016*\u0005\ŕ%Ny\tՄ\u001bqռ\u0003(\u0012OkJJ\\S/\u0007\u00199\u0015R*J; mc|5O\u0017#bUa;ST$\u0002pTu \u001dS%TU?Xp\u0004]!b{J\u0003\u0017;4HZtz5\u0014W\u000f\u001cT\u0012Ƽ.TV\\!.M\u0011:\u0006(-{Puy\u001b(Gh4UE\u0016&ԙy\u00151W2S\u000b\u001e\u001d\tY]\u0007\u001dpAC\u001a\n=\tɯI+\u0015\u0013\u0007صԉ!FLWAf2Q\u0019>U\u0017HE{\u0015}xVQɐ{V\u0010\u0019S5nVS$!CU@Jܘ\u0011UTA\u0014\u001c\u0015TE\u000e\u001eTUSDPdHJ\u0018_1J#H>%\u0011+)nԡv\t%d\u000e\u0012^fGLkHμ>W+Cv^[v\nu\u001e\u0012)\tH$Ģ̹\u0014ʑZMM=%sR_'e\\\u0012ꯓ'G\u0011f\u0011\u001f?NDbG:a\u0019\u0016\u0005GHS\u0015|\u0012\u0019HgUj;\u0012\u001d낤e֌bŎt6ړζ/Ig;+Ԗ\u001be7\u0011\\\b:DѭL\u0010\u0019\u0014PV$׎h\u0002\u0000\u0012\u0011\bPP\u0018\nCApJ\u0007\u0014\u0000\u0007Ӓ8\u001e\u0006@(\f\u000eTN*\u0000\u0000\u0000\u0000\u0000\u0000 \u0001\u0000\u0000\u0000)\u0015\u001d\u0003ż#\u001dxx\u001e\"&\r9N\u000ey\u0000\u001cO]\u0011.I{x(\u0001(a7ڗ{\u001a|\u0015Q\u0013{*N\u0006JNjS*h%F7q1=sOqrOQ&\u001ep+\b\u0013<0\u001aPk`OGk\u0007>\u000e4n\u001d4$N<\"]tSHP\u0018SS}\u0001Z\u0014hl\u0012S{\u0000>?l Ҟz\u0014෧$2\u00022ߣ/%AsR`pV\u0007%IBV=M\u0005|~fv5\u001bۗ=\u0015;{\u001e_96cO}_>\u001aS\u0013\u0004t\u001f{{ĉ U!~\u0005'H{jv*k*6\u0001SVm HDA=QlB:(\\{jb1\u0006\u0004-ПW\u0002S*\u001euO[+\f*\u0015NV~\u001f\t\u0004ҌPe)8HŕO\u0005N5x\u001c§\u001c5,SU͇\u0019n؄=Ha_ZdF)1?mJ\t>4NSt\u0001\rS.j8z\u0005z=k).BIjOV\b\u0019~ѥW\riTrs^+\u0007NE=2Qh-|S\u0005\u0013yhUNV<)\tK\"vI?$u_\bE(8ޒ\u000fS\u001a>e+\u0003@\n\u001d\u0013Ù\u0000qO7xz\u0011ܢlT55:^O>(|'6\u001e\u0014ڟ\u0019\u000fY.-4uOq;Sl8l A\u0016>3\u001b[У\u0000\"6˝U\t|!2ݛw~\u0014ZTF\u0004VmR\u00001\u00015\u0019DkSmsER\u0012ħ\u0004M\u001a\u0018\u0014\u00071j譫\u0005,S?1XO!ijywQM5Y\nX>;$>ħS\"ħ\n^Ž\u001dSK[[Xʵe7|LD%0h&di >PGm{L˧0s\u001ḑL*FT \u0002\u00160TA\u000f@>%)\u001a\bhI>\u0005$FSliH\u0012֏ȧ~0\u000f\u0019^>\u00156N\u0006lt\u0015\u0007\u001e\u0017v)\t\u0002?\u0002˧z\u0001\ta\u001aO\u0013Ozź^I\u0019lؚl$BJT\u0006\u0014@Ǐ\u0015\u001bPU~wcs\u000b7)HfD§d\u0019t\u000fçjt_pLT\r{YY\bn)lIY\u001f\u0006->\u0005:v*-\bħ<(Y3)b$\u0018\u001cqP\u0012mO\u001d\bԳ\u0019\u0010\u0006\r\u0010\u000e\u0013p\u0005Ee|ji]Seǚ\u001dAS\u001eNU;\u0012if=Z\bs\u0007B\u0013X(St\":~mB\"(\u0013V9\u0013ۧXM\u0000N_\u0011S{\u000e>@\b\u00119\u0018SZp65\"\u0013>%\u0003(\u0003Z8>D\u0005\u0010([\u001fKq`OI\u0015)@\bS^1\"Q$%l!e\u000e\u001dF\u0019\u0014\r=L\u000b,\tk\u0004zva\u0003QObhH)S02[槦{5\brOMa\u0002?\u0005m\u0004kH\u0019>bV{޻O.yh+\u0014Rz,\u001eqeF?1d}>UX}\u000b.\bJ\u001dc[ˏnm\u0002P(q\n@R\u001a@޻B\u0019@\u0002z!]\u0016)Q\u00005\u001bnf\u000ejHפ\bUM++\u0015\fo\b_%\u0000TDV\u0012Im?*ݣpæ3\u0017*孒j\u0006GQp\u0006ʨ\\\u0017\u0011MN|DBf\r:]g>3b>\u0000\u0015^[ A\u0001}/[;zE*\u0007y2\u0001*7K%!堠:g[a\t*\u0012:\t\u00037\u00019ȘԡSbKj}tT&%!9%{\u0000Het%.T1+S?/\u0007\t*\u000f\u0019AŇh\u0011+*ܺSbW0/Jf$A\u0015K\tj1_hrQQ+ur\t\\S\u0012@&V$#\"逰4LPvpb\nQ>.+Aթbf\u00154\u0004SP!-IRέ҂3#\u0014Tµd\u001d鬡*\u000ez1χp0ق]/\u0001:\tQ\u0017C^\u001e(޵~W\n\u001e\u000bs?JcX (O\u0011\u0017\u0006QrW\u0011]e>Aj\u00166\u0004o=\u0012T-ZLJ-\u0012霭AY\"(q\u00186T\u0017\u001a4醟\u0003A*Rn\u00015\u001e,NsP9\r\u0014)\u001dT\u0010\u001e%\u001e\u001dT6nƔ\rjS\u001c^D\nEe\u00134Ֆ=pנKlÎ3sPaQ\u001d\u001e\\=rP{vt\u0007S#\u0007Ur\u001fNm\u000bʒKcS+H\u001ahR:\u0003\u001fT\u0017#\u001a T\u0014\u001ez\u0015ZD\u001dC2CN^\u0013R=?\u0010ݢt;-\\6m^kx\t:%\u0007>m\"/\u001ad\u0007:bxA\\x߿P\u001c\u0001T?AeǕ\u001cVt܅H\"=\u0019y\u0015{\u0007KVKiO;oeϳ\"G\u0005\u0015J,\u00004W\u000b\u001dTn \u000f\u0016\nmA廐e+|qˎ\u0007\u001b#\u000fEwd7VlZl>@{pIr\n\f/%T\u0010\u0010+\u0013-l4i@?Sl\u0014*w\u0017l!\u0006\u0014=F/Q\u0013\nV+\u0000\u0006\nՉ=V\u000460A*%P\u0004DŽ!(\u0014yӼSgPJmUBe\u0011\u0007\u0005\u0013;S|!&T\u001e5\u0001}+%URS\u0011߄\n\r,\u00123\f7Z}K\u0004\tiڽ\f叄D\b\\tY\u0001O>\".U\u0005\u0018\u0010e\"P\u0015y=!2Pkg\f9|-V(TKd\"A\u0018\u0010K\u0013\u001d\u00052\u0018rP&n\u001bDU\u0014wrPKpR\u0016/a\u0006\u00188\bv\nH\u000bXE(%6\u0015*tғ\u001b^\u0011%\u000f\u0003\u000b\u0015\"$0\u0014\u0013Pe`$;\rrB\u0002Ȕ4<\u0015*]9\u001e@e:?ИwɜB%\u001cKS.jSв\u0019(\n,>[|\n\u0015)j\u0014l&uB\u0004\u0011(>.\u001a!UEP9\raP)nuZi\u0014\"\rbGS\u001dŪ8L1=+\u0014e\u000b\u0014\u0010\naJ\u0012\u0014*%72OIS\u0016*3\u0002iq6\u000e\u001b;;y`E\rF.'|z\nBw\u000b\r7\u0018\u000b\nUٟײDŽ\n\u0013b\u0001\u0006$,i!ɻ=\u0013*\u0018ƅT\u0013'\u0001(T7R@1F\u0011>`\u001d)\n+HW\u0000\\(4lU\u0005B&mx0nN,\nB\u000bvUgBM.yS\r !kdC\u0002Pl\u0002$\u0013f\u000ejT\u00134+N\u001fd\u0003!^cǎRM\fU{R)q*\u0017XCql,bF\u0015 \u0015\u001b4T\u0000s7jFC$\t\u0019*$cJ\u0003\u0010\u0017\u0019*{!\u000b\u0005\bWX<3TWwBjwbx\\mgW$\"V?كq/0TмtD\u0013.\u0018˭b\u0004xWk\b\u000fEhPo.\u001a{\u000bH4\u0000N,B\u0007M\u0019TѬq\\D\u0010 \nUK\u0004\u000b\u000f`n\u000fCW\u0001CpX\u0012n\"]q\u0013VB8\u0017R\u000bŦ\nuc\u0003E\u0003UP&e0T];BFJ\u001d2uFƐ85\u0019:BXLOgb_2iH+x/3`\u0003}{d4Dǟ\u0006闡ȫ\u0006F\u0011g\n\u0005A٘>^\u0019*h\n3U\u0001\u0018N^3TX\u000e\u0013\u001cW5\u001f,6T\u0002P.\u0017[(KRؗ,\"\bR/ľTa\u0014\u001e{kT\u0002l\u000bq?\u0001\u0006U/&&#\b-\u0005$c\u0005\u0001~BF\u0004?TFn>\u000e(MCDs\u0011r\u0002\u0012RJIPXP\t1\u001fB]B`j%|;ba΢ Tx\u0000E+9*\u0004F\u001d\"ߢ+Z\u0004,\u0001X\u0001f]\u0019\u00078J*#\u001c¿7m\u0012ZGS84*O\nU\"z5q;]'c\u0001o3l \u000e\u0013Ί$aQ\u00144\fp*;J\u001eR2,eZ\u001adTz\nI\\g\u0001\u0001MY\u0017GP4±`Cee\u0013;WA\u001a(\u0007iƠo㦒X!\u001fX\u0015#UOŶvfX\u001a\u000es!\bs\u001b2X]d\u0010TYOZ \u0002h) \u0011v\u0005ԏ\u0000JWDv\u0015n঄.O\u000eHG\u001dp\u0015Kt\u0010B\t!\u0010]+\u000fA\u0010ݠc?7z[\u000beE\nf\fsobMTLAy>G؞Hl)sʡ\u0001\u0013\u0012:\u0014@|K*ss8\u001fIxAN&\u00169A+\\\\\u0016cѳ\u0019:\u0004\f\f'u'Aʌ}E\u0005\u0013\u000el\u000b!T썦Q\t!\u0005\u0004\u0000W\u0006RvDfNFz\r,W2GuG$JWsIc\fd\u0000c?JQWPgl\u001el}jm$\u0010\u0014-\u00055OISݷS!\u000f$h5r#\u0012\"\u0001dV+E@.M*]nI*\bK٘}\u001d\u001b(k\"`AV/\u0010W\u000e=o0S\u0011e\u0013\u0005c&\u0001*P5\u0017}CH>Yff\u0015HŬ#\u001cbiBh,5)+\u000e#5\u0018\fF`w(xQC+D&Sq S\r^\"SY+\u0001ÂUێFe\u001b\u001f\u0019AWXBĮyߴR6Ѯ0~IU͟<*GX:fX\u0011\ns$I4\u0000?$\u0011\u001bH\u0015H/ \u000e[F~\u001d\u0007zl\u001aâ&a#\fo&+oK\n|iY\u0005\u0018LX;\ft(85hy\u001c\u0007ȸ\r\u001b\u0019ڊFΓFG+Q\t\u0016bS0l{(\u001a8C(ˠ\u0018\f#]\n\u001buy7m\u000f6.*r>i[֗Ǻ\u00190ۉ8`2Lo]$$`tX2<\f\u0013\u0016E\u0000D,ޓzԮ%`g,E\b/?U]iB\u0002\u0005e\u0010Gx\u0002O\u000eڥ\u0003\u0003m%ya5\foihݺ;{_\u0002w\u0016Մ\u001d\u0001LSX\u0004#QP\u0001ڪ\u0004H\f%}f-\u001f#\rhcEY\u001fiRVGzŭ!\u000bg\u0018Y\u0007,\njP\b1\bCV\u0006\u0017n5:h=ڻJ=i ؋*\u0006sՒ\u0017@\u001d\u001dv>&d\tB\u001f(\u0019v@?Bc\u0000\b^Z\u0006\u0011\t!e9\u000fr\u0013fUo#\u000e\u0000![3Ywy\u0003\u0004܅\u0018Yu}bK54d\u001fS\u0019ofQ_cӵf\u0002 sBJߓ!<^O\nZ\u0014-,IG2-sC\u0002`\\@y2$x-<&c\u001eѳ?LCkg/XK8d\u000bqg\n}\u0002R2|_T\u0003-,\u0018fop/͢\u0019\u001f,%1CY\u0017\n\u0004Y\u0005\u0003\u000b\u0001\tpIa=x\u0018\r=;wLK\u0003Ύ>]g\f\\(l\u0016r\tlb@zO#\u0014WVh\u0016<,\"@?*\u001fX\u0001/\u0003.\u00192;ecFIP#\u0016pUeb\n\\\u0010G\\5$2]\u001a4-\nZ۬\u0012Y(T\\@\u0012쏲$ga\rW5%\u0017&@[{,ҹ\u001fMx\u0012\u0003k\bC]BUVe\fOs\u0004vA?)\u0004\u0007&(rd\u0017|e+\u0013,09IUk'+{]E\u001c(3R˜5BW\u0016ـ5Ɣ# ?V\u0005~w{g&juk5\u0005\u0010Bp\u0013 a;\u0016+31~bI\u0016\u0018K/\bwP<ف[\u0005~Gs^\u001fG\u0018K\u0003 ]\u000f:WAO\u0013Wn\biE1|Wa2\b,-O\u001c\u0010\u00132Tu#L\u00121Z\u001alIyZ\u000fWw\u0006[v\u0001܀v\b\tM8`\u001a\u000b~U'\u0007\u0013l\fi򞁅ܮl\u000e\u0002kA2l\u0014J\u001e8Q16'cٙä\u0004P\u0017hh\u001e\u00030t\u001bѭ\u0007{BM\r\u001f/B-\u000byZy\r3\u000b\u0004W\u0011W4:vuڣ`+pɖNW*89x7\u0007\u0012\u0010;\u0004S4\u0018a*\u001e+۴03⚑TK\u001be7ذ\u0013G˯2H\t\u000fIozCJɱ\rEP@4\r\u0014\u001a:kh_՚=\nT2\u0011\\~Z\u0004\u0019`>g%!gEҘGmVPڅ\u001f\u001e?p)u'l򍑔E\u0019|/Q\n,Q|2\fKՆ\u0001^\u0005\u0012,)\u0003}*o\u001d\u001e5CV P\u0017\u001e3ʌvA(\u0004y\u0012\u0016\u001c^~N}R\u001eg}2\rV\u001fxYD)Z]\f6\nU\u001bì@(97FwU.2`9As7ɶ0$:G\\Eb\u000e\u001f(I}\u001f7$y0&\u0004ӳfg\u000e :XVS7\fpv+zڪ\\\u0011C\u0017.\u001bAhsKŚJ1\u001fe{\f\u001e*\u000bx]jcc$\u0004I\u001b~#@E\u0017\u0018yL\u000e\u0004aDǎםƥv\tzW\u0001>$\u0013ChW\u000eIѨL\u0013\f$\u0006%#DJ\u0007N@\u0016Kkn\u0013\u001f\u0004u{DjQ=`ekSEa.\u0015@X\\T=8\bޠ 槲˚K'4\u000fDO]:\u001eh:I\u001cz\u0018\u0006BE\u0001gP\u0003W\u0007{`+~޿\b%\u0004|\u0000{}ǑG3_fU+\u000f\u0011l\u0018v4r\u0011\u001e+x\u0016\u001f\b?r5EX\u001cJF\u0012]%\u0000kz{v\b\u001fz2\u0015^Wۇ 4`D6\u0002\u0007eOrʶ#[-Tc\u000e(%#\u0007Xbܻ\u000f_5]W\u0007\u000eIK\u001c\u0017\u00193/~h=p\u000b6Y̖\u0010e/\u000e&a>iS!}\u0004\u001a_Mx\u0010D\u0004se\u0019\u001d\"rU4%**3z\u0011rSZ>s`\u0000&\u0001\u0007R1%}6L]_\u001b8\u000f\u000fE\u001eշX9g0!Sb\u0010*y%\u0005,\"P8\u0016z#1*\u0003+h(a\u0007\u0011=4\u000f$KfEfҌ\u0002^\u0011&,7\u001e0`BfA:\u0011ţpLX\u001b\u0002risS\u001f#hΩXoX_6f.YOa\"m_ ݘ\n}Vd}}o3-..S4\u0016mܺS8\bثP\u0006(K034bdT1=lR\u0010xI~rk$/,/:{Z\u0010gDxv7\u001fb]#lr\u001c#\u000fk\u001bB\u0015t]PiVg)WWfʹ\u0006\u0012\"T7}\u0003F\u001djhv\u0000lղU?UFg$\u0011컁P6N)ň%N>M5(\u0018\u0018udz(YopNʐ,ů*m}>\u001c;zwt\\ڪHG+.t/ufjj7fĜ\u0007ք\u0010@\u001aLB!N\u0019E0\u0007:\u0013NČ.^<|F:'k\u0001?l:\u0004P\u001dzd8Xʽ\u001dII.Aט]\u001cQXuC@M\u0010^UP\u0002\u0016\u0018\"]\u000eZU`\u0000\u0007\u0006V\u0010E|4\u0017A\u0004DeFp\u000b1͚\u0006K\tdF!H1\u0013΋\u0012po=\u001351\u0010\u0015iǷOlu\u0011\u0004ݴ\u0011,U%u\u00016\f\f\u001csh&>$i]\u0011A\u000b\u0010k;7>Ji*;Jí5\u0012lBv\u000eq\u0019/J\u0005\u0010Ts4\u000f!rd\u0015g\u0017\"5b'>͛ͱ~5\u0006wi7\u0018s/\u0001o8ȟ\"#D\u0003=\u0012\t],sFQ;ӷ!U L@—S(:\u0014\u0001x\u000f\u001c֐\r-OU|,\u0014\u00137J\u0019a$oz.V\u0014Z:~18A\u0019ePp:|i\u0012Σ2v6?+1\u0012%mGeA\u001cϒBLWo\u0013Wd9iSW\u000eIv\u000f\u0012t*GF=ݪ\u0014I\"qԘ$8T%; @\u00114R\u0005\t;XU\np\b~ƀ\u0016TUL!\u0015By!q\u0017EI_`F\u000bRr^ђ+r\b\u001f@gf'd%\u0019t1ۥw̟D#y|)r\f\u001e*=\u001ew-?\u0017\u000bJL9{\t\u00002\u000bE\n\rQ\u0006zyky2\"yШ\u0004\u0017>B磱\u0004\f\u00022BWyʾ\u0010A{IFn>7\u0005\\PܔĄZ\u0000ݐ\u001b\u0010F8%r\tG=\u0003c\tnP\u000b\u0007(K\u0012V\u001c\r\u000f$MlwEBJ\u0006VR$M\u001d(\u0011:G[r~Zb+\u0015\u0017iחvEX$MIB\u0003>\f\u0005?\u0001gs拏4-Ww\u000byy#g/ϓmL:cŖ\u00148x2\u000eJC\u0014i\u001a=b\u0012Ѱ%@3EENMLBBF]\u0010$\tIK\u000f3۩\u00110Ceŧ\t\f\u001cG4\u0011li&-ޜ\u001a%SL)p T$\u001f,\u000b\u001e\u0014\u000f\u0016'\b\u001cV)Ў\u0003gk\\w|\u0011\u0005n\u001c6XI\u001fl\u0014\u00187(#\n\u0014\n?5\u0005=\"(լ9f$#\u001bq\u001b\u0004h\u0014\u001b#T\u0012\u0018Qʙ\u0006\u0014EVwH\u00061Aظ\u0011r\b1A []\u001b!8\boYv<\u0010\u0004\u0017\u001eS\u000e7aA\u001b\u001fm\ntp\u000eS.\u0015^CaqDG\u0000?LQPs/[H472:qoV݁C]dJ]P-B\n?JQ\u000f*t\u001eu(4\u001cN`LHxȴ$K\rG(\u0013W,>S-\fdp&Z0)%`^,^Q\f\u0011ۮ\u0004V}@&EcA$S=&B\u0000r*Ji)N\u0014\u0011&`q\\1Flqd^%#蠰cr!U=\tU\fDŽ:\u000e\u001cO聵]\u0003\"IRCHMw%a($ty\u0014<&e\u000e\u000fAs\u0019gX\u00057=[o`/\r\u001dzXjjM9iZꌸtP>s\u0010ЍФ,\u0013IJ\u0019$\u0015\u0019\u0003X;M\u0016a\u000e'iߝ>\u0006$ u\u000fʣ\u001cNO.\u0000X&QIKDoep\nғO\u001c:Gs\u001aa[`\u0002j#>4=\u001aН#|I\r9Uϟ\bv\u0017sQG׈\u0001\u0011$#\u000eӹ\u0012[~?|)\u001a3\u0001`@^\"x\u0013\u001f\u0001\u0010\n\u0001+S͹˕C-V\u00121\u000f\u0014\\h\u001eTb$ D\u000b1\u0003O3\"y4hAUQ{(DU\u0000=\u001fwCv>y\u0000d!4\u000fm:?\u001fl\u00018\u0000WPp*L6\u00171k2c\u0012%\\/NB\u000b\u0000lbgس\u0005S-\u0007#\u0004]\r`5\u000ebw!8E\u0006I\u00171O\u0004/\u0017p\u0019V\r$R\u0002K۔\tüEq\u0019\u0001K6=Θ\fut\u0019a}/\u001eFۺ\t$Nb\u0003{\u0018\u001e\tY\n\u0012^:\u0011n\u0001>#\f!jA\u0006[G\u0017\u0013–|\u0011\u001bó]:pGZ\"c^f/-Q\nT4\fټ7\u0005~fG3/ڿL'I&+ \u0018gI\u000fi_\u001c\u000b#ŪθA8\u0000i\u0002d4\u00180Fosm\nCWR\u0018\"̓'9v\u001e\\Q!\u0017]%<ڠ)E.8\u0018\nB\u0016[b\\rf)K\u0000u2u-\u000f\u001a\u0004\u001f.\u0006]\u001ej\u0019\u0017\u0014n\u00105\u000bM\b@\u0000\u000e0\u001e\r\u001c:3 \u0015\u0019N=B/{bWL~k\u0019(-\f(NJY1\f\ttdKh$Pk䲃~eID \u0007.3~'Rt\u0006 Fe28w\u0018h$\u0003\u0018e\rF3l\u0003\u0002aKnq\u0003s/Y$r8B\u0011\u0011hqzz\u000eG\nP4\u000bž?ma?T\u0002\u0006OsvZ1\f/ͱ //i(o\u0015\u0015PTo]\u00047R\u001bH\u000f\u0006D\u0018I\u0016~3d\u0001PCL\u0001nnZ\u0010\u0012\u0017\u0011^x)ғZCeD\u0003i\u000eNH! o@y#\u000b1+\u0007x\u0017ܩUU\tK8y{2\u001eQ}\u001aPoH\r™x\u0011N?\u001aIL\u00001ۋHwҦUFA'H\u0007\u0012Eͤ4\u0013&xbt.z\u001ekr%:H\u0014y7\u0018\u000ee)\u0018%Y\u0005@ШZuω\u0011X̍\u001epM\u0015\u001dmY\\2T%\"#|\u0015`#3]hKW\u0004tډ\u0000T1@4ҐA\u0012ً)ƨ^=@\r3;5BEBSTy\u0015-ت*8L\u0001La\u0010|\u0010P\rP?NdeAUٛќkӴS8Α,|R!\u0002\">6s\tr\u001a NęYzy&:\nX\u0007:\u0010Q~|퀔\f?B\u0000\t0!7jjV\u0013\u001bCE;|ru|}\u0005\u0002LT^}B_e\u0003z)-Y`Fp83,п\u0019&*\u00022\u001d.¤'nѦ\bi\t-\u0011\"j]Ey!Y\u0011)f>\u001eO350\u000e\u001b?qө(aC\u0007^\"\u0019\u001a%4LY2f\u001a\u001cRZ3_~!@%wmј4i\u001an\u001a]\u0014,\".\u0005;,\u0015\u001eza\u0001N&\u0019\u000f\t-;Z#U°\"\u0002(af\u0007L.ļB\"_\u001bْU׼~C\u0017u;\u0006z\u00074\u001cÞU5ț\u0001\u0002y\f!\fL\f}\r+\f3H>\u0010@K⫳65\fػ6Y^pjEba}mt)&?:'*S\u0004FqV\"$fy,(8K \u001e|x\u001e$\bM\nT]R޾\u0019\u00142q+-g\u000bWbj汸\u0003\u000btf$}J^ˢ\u00119S\u0004=\u001b\u001b(.EEO[n\n8N)&~r%#m'7`U~#\u001e\u00009\f[d\u001a'O\u001c\t\\#Wv\u0017IiE\u0019\b8кX>)MPڎrzJ5B:N\u0018qwc=3mqlL܃:-:S\u0018K\u001cwpɭ/7'?\u0013U<\u0013\f˟lql\"\u001aNHu\u0005o={!a\u001cQ2K\u0010){J<`)\f&.\u001fz£x1|Q4P/n.\u0005?ٗ\u0001\r\u0011\u0015hù\\d\u000fسAS?J\beʿ8354\nx+\u001bmx\u001a|}nJ\f\u0013h(Ą\u000bnwR'L~6FW\u00198t?*(\u001a?\u0006\u0016O\u0013CXh{\u0019f-/-\u001bR\tE\u0001\u0010Nq\"\u001d9\\Ul^tq7x\u0014m\u0000k\u0004\u0000\u0015\u001d5E\u0001\u0019\u0013xơTv-\u0007rLàg{Be#@L?\u001d(n]_bbrn蕿h\u0002\u0004WZV\u0012!\u001ct)\u000e\u0004$\f\u001c\tA\u000fHY.f\u001f؛xv\u0001\u0006|l4\u000ff\bЪ.gE\u0011\u0001\f\u001d<\b6[6Q\u0000Y\u00120>W<\u0012\u0002\u0010\b/ϵ`\u001fǙ\u0014t|\u0007\u0000\u0017G~e\u0003&G{ٟ\bd{\u001c\u001a<+\u00006\u000fX\nX\u0007!\u001fPOh&\u0003vZ\bQ+Eu\u0005WrQ~V@\u0006N\n^\u0000\u0016\u00114nɔ\u001dڇ\u0006S\u0002T)N\u0006\u0001THR.&W̊I(`%\"\b%\u0012\u001chtt1}\u0018\u0002_\u0006\u0012-nX0rFK1N%˜e\u001dk\fDn\u0000RG \b.\u0013i7w\u0005;5^ P;\u0006`&`\u0011=\u0013\u00183\u0019 kh\fP7TCsW/nW-\b\u0002H\u000fNUn8Sh^\fJ\u001c\u0017!+4\u0005ف\u0017N\\[.9\u001es3h݃WriS\u0019\u0019vb;}.\u000epic/2T~dmZUF>󆡁HLRT$Fϛ^P\u000b\u001e4`R\u0004\u001c\u0014aM~Y'*h\u0001tJ#{ovIbesג1_\u0007:)PmF|1\u0016n=w\u0010(6r\u0001\u0005\u0001\t\u0000;\u001e}V)\u0007x:\u0017rħ\u0002ǰhd\u0013ĉ:\u0006\u001f[\u001cx\u0012ٍLR9\u0017-|vdW~3K=\u0007\u000e\u0016b\u000e\u000e\u000e`\u001776g(#\u0006\"\u000f&pq6`f-\u0004p\u001e\u0003\u0013\u0019\u0007j\u0004Rb\u0004\be=\"}5]Ҭ_42tM\u0011B\u0011϶q\u0003>{\u001bY;u#7\"\u0011O}I:^9LV۶!NLK\u0002a)\u000eZ)^4ګQ\u000e/';m\u000f{m \u001e!K\u0002'ܨio#C;\u0019Mry#^$\u0018,xgT<>q\r$\u0001\u0002΁\"׻b\"\u00154:2h\u0005\f~I{Hz\u00188\u000b>(\u0001&TI{\u001d7\u0016V\u0017M_R36{\u001c\"Rb螴a\u0004\\;.\u001c\nJA۠0,[Wk\u001a\u0019\u001bs'h\ffo\u001e\u0001C\u0015\u001ctM\u0000M,y_Շ[\u0018M#\u0011m!eu\u0016J`\u000f7ao\u0003H7\u0005g7\r ,D\u00067̊۴CLN&GKbi\\RͲ7\u0012d5\u0007K8YF\r\u0012A#a96\u001e\u0007ca1AY\u0004d4o\u001f\u0004P\u0013\u0010R\u001f*\u0002u$\r8T(\f!. X\u001f\u0004{0D\u0014\u0014Δ\u001dl:Z#\u0019c\u0018S\bf{\u0006!\"G\u0011nX2T[Z\nD\u001eE\b\u00027\u001d󷏼\u0018\r\"ބ\fD\u0000\u0003\u0007(\u0013d\u0010o^=(3\u0000\u001b,0MP\tVDPt\tDވz`Ck9@@\u0001\u00107\u0000\n@\u0002:P\u00044uᝰ\u0015\u001e@x3\u001a$y%.\u0000\u000ef\u0002\u001eK@\u0000ڸ\u0019\u001b\u0012@b*\u0004p\u0001|\b\tb\u0014`>v\u0014j\u0004׿Q'{\u0013K|Q\u001f)\u0014$\u0012c@*{|\u000e\u0014\\LY>M@Cqz╒[2\u001dx*w7Z_\u001b{-\u000f\u0010\u0014\u0014\u0002VkA:]\nMQa?z^\u001e\u001d*Pb\bIJ~P\u0000@H\u0014L\u0007\u0017\u000f\u001ev\u0016)Y_\tLL]\t.G%\u0002м譅y-\u0002ܑ,VDʽHqa^\b\u001eG\u0011k\u001c-M[(3\u0015ΰVx-\rg./iZaq߀jat/y-̀=]M-PO&eW\u000e.\ti\u0013,Ԉ8ݍ 3I\u0010l\u0010QӦ=;y햎˖l\u00191\"dކ6/6/\bn\u0019\t\f\u001er6H0ݲi\u0001W?J\u0018\\nNJ22L\u00021z\r#\u001c\u001d%\u0001_n?O\tu\u00033*Y}Abp\u0010b9Vh\u001d[sE5Q{bf4ϒ/؛\u001b~ڐ]6\fD\"T;\u000bi\u00135Fq5)GP$\u001d\u001aA\u001b\u0011MB.\u0018\u0013$~w.p8\u001f#Q\u0014a+\u0018\u0017\u0019l-RRx_\u0012M0][&:a\u0018;\u000e(~E\u0019&n#9 YZD\u0003\u001b]dW\u0006s0D\u00151:\u0017;g| .8YOlԏMGF\u001dДZօGYw-QJn\u0017;\u00176\u0019/i})\b)9W8\u0013\\*5\bb%\u0015l۴\fE\r[\rdx+Y&4n\u001d֧;\u00130\u0000m*\u000eĩ\faQ1\u0019C\u001a\u0005h3wY;A/\u000b+\"\u00028S\t\u0002\u00127\u0019[\f\"\u000e1}rSYP緆4Cr}-X[\u001d*qٜJ>\u0004ufGj%gj9(El\u00033\u0015K^3\u0014T(2 |\u0018Lmk\"0hdk5C\u00055/\u00168b\"\u000bFGk\u0006AZK\u0017IheMQ\u001aɚ/aLb'BXӁ\u001eA_-d&}\u0006)\u0016Hy\u0012mhsw2\u000f\u0000T\u0017r %\t60\u0003V\u0004\r\u0000&7wjZ\u00046Lh\u001b,3e\neR6\u00121\t\t\u0013$XL~\u0004 l\b,)SS4>\u0013DP\u001d:\u0013\u001bXHRk\u00182\u0005\u00147j,\u0012$jrX\u001b|\u001bj\u0000\u000b\t5h.(AMV/\u000e*Am\u000e\b\u0015Qw\u0003\u0014ą_w?<~6\u0018-\u001awW\u001f\u0011n,\u0007!θ!\u0005\u0004\u0000ɀsɃ\u0004DM':m(ߑ\u00042;\u0011M`\u001b\\}j\u0007HVޑ\u0011%\n\r]Xr\u0012216\"=ó\u001f%|+\u0014\u0013\u0004BcƂ\u0002|\u0012%+W3SazJ<\u001d~\u0001^{p\u0007LKqӫT\u001d'\u0004›\u001b\u0012bLB^ƒ\t>bTy\"9ICAyxUCIv+0\")d1\u0018 ǔnO̮\u0016C3B9ch̟-GeEt1n\u001c\u001bI\u0013S>%\u0007SJ0\u001ehF\u0011Lw˫\u0015\u0014їc\u0005,\u000eT(s\u0016\u0002\u0019pANnEE/\u0002~2k\u000598[r;ߏwJ\u001e%!'\u0007*0ϾW!/׊I\u0012\u00199b4Ȿ\tCRiKfzg\rL\u001a&\u0017$E//y_\u0002u~Y\u0006\r~\u000b\tҜ\t3g`OLu\u001c%yg]}\u000f=o\u0019~7pu\u0014r\u001apNv\u0006䁾8\b?\r\u001dμQ]\u0010.7ڗR}`n>򻺙\u0010-zM#}\u0017t\u0003~}\u000eJ{Ct\u0004{87Hx_\u0000v:a#/޺\u001b\u0005r#hk\u001f&4\u0000^7=mλ(\u001e\u0005h]>@#]8ڈ|y&\u001eZ\u0017~yVI`<ǿ1\u0001ǤA`4Q/`l;)V8\u000f`\"v!\u0017<勭(I\u0017 e\n\\\r[`,JD\u0013\f\rg\u00026kӌ C&J\"6}\u0011\u0013T\u0010\u0001n7\rO8CtIwǘ\u0017쩐\u0006\u0005~mc)lqO~\u00159\"lU0.,4W\u0002f\u0004x\"(D\u000fݤ\\\u0010*(Wh#\u0016Uc݆g/}\rG\u0004&\b%{dp`y\u001fX!3Z\t({\u0001ڻ\u0015FqHX\"\u001c;-\u0013BLQԿ\u0006HWyz\u001cPQIÞ_#\u0003~였\u0011\u0015\u0007M.+9[R(#>DP58(%\u0004━\r{XUzfEY8H\u0014LKӝ\u0017\u001c\u0018Épx\tṬ8*\u0000)|\\ʬbn\u0016-ؖ\u0017B\u0003^\u001bF\u0004eY؀Y5%\u0006\u0004\u0010:̓bƂ\u001ct\u0010W\u0011\u0012hi\u00153B\u001302˻%\u0016S;M^U\u0003A12\u001d\tJ\u0010NU~*\rV\\BM\u0017\u0003 Ʈ\f)&,\u001bSfwq\\Kr1\u0005CƳV\bpTQ3qc;[\u0012\u0005\"(n\f3BiFp~U6M'\u000372H8\r\n3p]\u0018\u0006*jU\u0001\u001e\u0012ɖ[2\u000e\u0013W\u0011wbRK!#O\u001f.`\u001a\rendstream\rendobj\r19 0 obj\r<>stream\r\n%%FF\n}1k!_`1\f\u001bs\f#NX3\u0003\u0011\u001au\u0001#\u0006lN^TT_l\"!ՎJ\u0005Xˣ\u00108d KCV\u0013\u0007𜈞E+\u0015X\tЂ\u001ai/\u0003Z\n9-L&\u001a4[9H\"b#p\u0005Ce\u0010԰PЙ(\u00104yݱQ\u001d(\u0005`rX\u0013\u0010ւ`A\tO\b\u00071q\u0001b\b/\u00147\u0019m˄\"wX\u0007\u0013\u00160nM.\u000f\u0018g.X`Bͱ(,ǂ^\u0011$&;\rE\u0004\u001bX>;#\u0012Tɀ\u0000J~Mw\u001fi7\u000bq.(Um[򛮀`R*\f\u0004Mg\u001e6\u0016K88,%y6\u001fB\u001aF\u0019\u0003r4`*\u0001o\u000b\\шɿ(>+5\u0012I|+v,;,8oP2.3S*\u0015)Gdz0<>xU\u0007Ҡ\\AtA0\\$\u000b2&.(^%\u0004\u001b:5%P\u000fCƟaPmolS:w\nl:\u00116릕(ptpAh$\u0007c0\u0019BwvG\u0015H_UI)\u0000\u000bAgE92~\t$~9\b\u0002ߊ\u0011d\u0018+Lg\u001dNAe\u0006d\u00169>\u0006ǁ0^U\bY4X8$(W\"ňE\bx%\"%\u0004l\u0007y\u00051~LG\"~ý\u001c\u0019\u001b¯\\y\u0017\u0012|\u0011\u001b\u001dd,\u00181ZH3bKE6*\u0015\u00141!\fY/\u0005w\r3\u000f\tĒ\u0012\u0011I~b)\u000b\u0016¯8>\u001e&N[)<\t\bX\bPYD.\"MkTAY$1)D\u0007\u0018\"R.WqZi|'3r\u001a\no*[\u0010\u000b\u0013/\u0007?_4=q\"a|&\u0012\u001b\u0012Rg@8K\u0017\u0003)Uf4՞TxCC=:!04DI[X\u0004\u0015W\u0006#UH\u000b:~\u0007]\u0014\u000f?a@\u0014sg>F0\u0006\u000fP(U%\u000b%@J>2idD\u00041Z9Ya\u0002V\bbR\u0012l\u0001\u001dCo\u0016\u001d:ǯ\u000e?\u0001MN\u0007g]LT&X@aN(+K()\u0002oK\u0014$]\u0017{\u0014gEl%0$j\r'\u0000\u000el\u0017eC\u0018@\u001231\u0011U&^\u00048\u0013\u0016\u0018x!2\\8߷5\u0019W5iW0,\u001c6A\u0004-BS8С\u0011\u0005UA2|J Oް[t1!\\Z\u00028&>SlLl\f\u0013\u000f僡\u0006\u00126\u0017Mh~\n\u0017%\u0015[\u0005\fRiFr*$*)\u0010_\u001e$\u0003A4b{\u0001\n\bZ\u0015Hϫv9Nyӥ\u0018&MDFB0L؅b\u001c! ؎1yH`\u0015S\t\u0014F\"T\b@\r$\u0003{-@ɘٳ\u001d(FCDTh\u0010g\u00136Ա\u001f%j# \t\u0013R6ȽWIj F茟\u0010\u000bW>*\u0006\nUYp_4T\\dP\u001d\u0016\u00141;qq+9\u0006\f\t\u0014\u0007\u0001\u001c9.}\u0012D2NnR0-\u0010\u0013\rM\u000bv\\:m@\n,D)߻\u0013qF!FNBC\u001e^l6\u0005RZ\u0002Wzx\u001f\njE*\u0013>\u0014\u001c\u0003\u0006Až\u0006Dq\u0005\u00173Ҭ*ǥ2EWxf\u0018@`\u0019\u00000H}b?\tb\u000ey r*^s\u001ah@\u001bSY\u0003<&Cg)Hb3!+\u000e\u000b18B.M\u0004V:\u0015V1\u000bQG\\?Cs>#W\u0004+9\u00176 a0\u001cw\u0018(#\u000fݵM\u0012},4\u0005\u001e$pMJH\u000bj\u001cp\u0016ez,#\n`=\u0010Eb/M\u0000,bae_UyI\n 1l9\u0003\u0016Q\u0019Wo8HQgE\u000b\u0010.hf\u0005oszf\u0007F\u0000K\u0007\u0004R\b\"]\t8_8\u0013nJe\u0012\u00160cv\u000f\u00063\nġ\u0012dO\u001c!HxXb`k\nQ\u0003\u0002.\u0000.\n\"t42\u0012㰈\u0011)o2O\u0002fY^K+\u0011?\u001fp\\\u0007\u0010ŗ\u001eZ\u000f\u001f \u0006\u0003*Nbpp\u0018i\u001f/\fd6S\n0\u001a+1V\"KV\u001a\u0014Aր6Syk\u0016VM'\u0012l$]ďiSP\u0012\u0016[* *.\u00183/\u0002\bu\\\u0019*E|8\\\rBI(\u0003\u0001\u000ed\u0001E\ńPN(E%(tg,ۣeE\u0016\u0017],\u001e\u001d@Jҷ%t\fNM\rg\u0002G4$6S\u0000ı|:Uk$\u0017\fRW\u001bS\u0000\u001a,~\u0013\u0011?E0\u001a\u0018j00|)\u00062j\u001d^a=hciW\bA\u0013Hne\bm\u000b,\u0012*mb2CrC,G?LU\u0006\tJdTlL̢r\nK\u0010x2VGt@\u00137\u0012Sv.\u0002\u0012W?\r䗌1(3J\u001f\u0015Z?8\u001fuX\u001b\\b9Y3O\u00002cL͟\u0015 w(>L(AQMJn.\u0010+O\u0011\u0011Hھ\u0010H\u001aJ:Q3;3PR}hĂ\u0019 F`\u00016?֝@\u001ej\u0010\fj2oXK\u0011XǓ?b\u0001\u0019嗋\u0000E6\u0003T\u0001MYpPAA~|\u0006bphDNê[-\u00022\u0013!A\u000eS'/,8\u0012]\u00153\nZf\fuf\u0000!LDL#\u0005(\u0004F2#ωF2RK2\u0013HH`q2\"b\u001a?!\u0011o%L,O6wWm0}:\u0003m2%$\u000e]p=ֈNԣS\f%?TXQ-\u0002#\u001c߆X>\r=T\\\fN\u001c\u00129:\u0017=}4\u0018\u0003aT!t\t|`J~h( q\u001dA3\u0006f\b\u0017s\u001a\u0012A/Ն\u001e4\u0010\u0018\u0013#G\u000fiP>\u0003\u0012\tnʈd\u0007\u0005G\u0010x>\u001eL)6&-\u0010¨.9/ք4I\u0019\u0010DΨG\u000e\u0010\bb\u0019k\u0007A\u0004'&Dz?\u0004\bg\u0018\u0005\u0001|3g>و4:\u0014L\u0001X\u000e-\nPF=_`G&\u0014\u0014A|\u0013}H!R)\u0011K%D\u000fP}%\u000f\u001c\b1OJ\"~*\u000e?لYW-\u0001\u0005qQI'\u0012pDB\u001eڄ޸[cᓂu\u0016>ah@lo\u0006Az0G;\u0002]\b|]\n;ݦyR&\fM(\b6\u0001)`5`*\u0018hX\u0005Ar*lU\u000eC:\u0011 ХE4x\u0001^\u000e\u000b\"3p\u0019|6Ngt\u0011\u0015<\tw)?$g\u00014h\u0010\u000e׶X.\b\u001f^E`\u0018J¥\u0018U\n'|3Ȏ?X:f\u000bI/\u0018K+0-E\fjHx#KRD7TDw17)\u00010g/c4\u001fb|-\u0016\u0011E&Y\t:M-\u000e\u0012\"p\u0010*Tpt\u0017sH O8\u0000T&Ih-ҍ*cg!\fT\u0019\u0010\u0006\u00186dmd\u0015\u0011ځV%Y\fu`5͆wU6\f^}VCH&fFnRrϼi~P\u001f1ǿ\tmy哾\u0003y\u0002'\bC1<8\"H[+\u0015\u001e۰Cժ_7ȩwÈ2~D3M2x\u0003)ȇvHNjtuP>Fj\u0011]Ę*\u0003F\"UYF+Fmސc!pHwҎ\u000b/\u0000†1\u0000@į\u0010hȆ!%y\u0016}f9G\u0010U\u0001H(\u0013qBi^\u0018g!)\u0004\u0002;\u0010-\u0004ɕ1?\u001ekOþ\u0018X7L\"\u0000k!LDEILg\"g\tML\u000f(uBς-y(\u0012F^\u00010--0ԙi\u001faď1O}E.\n\u001dQP\fL\u0000\u001aiBe?x**T^HZ%<\u000e\u0019ZCk~\u0005\u001aO.\nPM)|cQ\u0015q<\u001ašl$gsa| \u0002F\"5ibSёo\tU\u0001\u0018\u001bS~\"z\u0006X%\u0017h c1\u000b\\T՘Vހ8\u0000Ԗ\b\u0007@HGcÏ4΅4!2D$)}\tC\u0011\u001fkIq,j6q:`$υBɌ\f'W\u001a|F(\u001bUMv\u0001\u0010Gf4dR\u0003\bP7u#{eԥI\u0004&\"-@Rd5@W\u0016UJV\u00041~@\u0017\u0017\fa\u0012lApi\u0011\nOapk*X5[gAJN\u0005`:\f \u0014ƞ%dl0U\u0001H\u0006\u000f\u001c5\u00075\u000b\u0018\u0014\u00168C\u0002m\\)]ȠRpRv\u000eCz\ft\u001f\u0002BvUCd2\u0018\u0002CafH\u000b{\u001cyӭ\u0001\u0006+hל\u0019\u00161p\u001c-\u0004G(RʱgWY`SfJS:´\\\u0010\u0001˕ \u000ex1\u0018#=B\t\u001af\u0011[Pj\u001f,\rѠ¬Qm\u001e4.\u0005\u001d/AD~NF,\u001a\u0002\u0002\u0003s\u0004aJ\u0015,K/Xdf$t᪸\\t~@ʫ\u00147tR\u0006 V\u0004Kw\u00154>C\f\u0005N\u001cK 42,$\u001f~\u0017\u0002FY\b\u0014>c\u0011@Fg\u001cbfV3cq\u0002暋Ep\u001c6\u000b\\o$\u0010U/\r$Ҋ\u0007g\u001a¡\u0000$&γ\"\u0011E\u0006\u0004\u001c_%TkϊC LqUY\u0000nD@xU(\u001a\u0007nTB%\ng]NbdL-m\u0013H\u0013HC\u0014貘Z\u00157F~%\u0015\u0015Y\u000eRxp\\\u0001J\u0010I vB9-\u0006J0cX/V(4?Nﳒ\u0014W\u000e BT~\u001b-DNa\tY!IhCy\u0013ub-\r\u000f\u00075iy:H\u001bQ>?\u0002_ǣ}65B\u0010\ttQo8FJ\t\u000e\u0015f6$\u001a\u0003ۏ\btS\u0003\u0000\u0007\u0003oM)SRSYb}og\u0013![opﳂ\n\u0013f:\u0014M|a\bG\u0004A\u001c&\u000fM]-\u0015\u001a|BxBm\u0000'UlLu\u0007Z@w\u001bB\u001f \u0004\u0019\u00145\u0010ZĠ\u0011g\f;w \tM\rWCV\n\\8!@\u0001\u001f\u0012H\u0015S\u000e\u001b*\u0004Z-Ǿ$[eTR1̒tf\u001asƌFGp!-rĂ\u000bLPfrΪF)\u000e A6\u001abw,4Y0R\u0019K}aql\u0010X\u001c7\n@,\u00194ܒ\u000eh8\rҥr\u00018\u000bp|~P\u0001#e@kr׫3rԚ\u0014\tOxK^\u0007^N\u0004ºc\u000f\u0011@R)%ڪB\u0003Eu\u001c+P;>M\"\u000b%O*\n^X\u0015ra\u001e\"\u0007,?ib*X\u001e\b 50qxZ*\b\n\u0003#\u0014J\u0016>`R!3ˁр\u001cn\u0019c\u000e@ \u000fh\u0019>]\u0000a\u0018T&/v<3E?B!\u001d|3g>|3L3aUF]Cצ\u0019S\u000e'\u000e̟\u001eBTBʰ\u00129{^f!V\tT~-Ĵ`%?<\u000ft'4,IC#9\u0015\u001c\"aE\u000f\u0001)C1\u0013\u001eE7\u001a”;\u000f\"&憫T4\u000b\u001c\u0013g\u001a\u0016\u0010\u0011<\u0019#¸\u00130-d͋z#\u000f\u0010>UMHκhXD$#\u001e1C7}f4d|5b\u001b\f)t\b\u0003bg&EɥJ#D0n\u0002\u00020D(R\u0015 Y|F\u0011sI\u000fL=J%3\u0013R\u0016`2Mj|eK\u0007ӨCфQ\t>k>a\u0005xd\u000e\u0011KN\u0002Jr\"M_C\u0005k\u0018\u001e*fEV\u001dg*$7Yx\u000fB;UGh\u0004P\rR^\u0011\u0011Z~}\u000f9҂)\f+\u000bL)\u0017^\u0003扴z\u0018D\u0002Q85%iF\u0012\u0000\u0019P8ZӷQ\u0015r|\u000f,VP:\u0005J\u0001P\r\u0018s\u0000Bv\r\u001e\u0000\u000fn\u0010Shrj3\u0001y-!C\u0011\u001a\u001b(\u0010dKi4|K\t\u0011C\"\"k\u0012\u00053pJAZpu!\u0010Clg\u0017tJ\u0012ՌllWC8\u0001\u001duyZ=&e\\í4\u0011M8L3J@Ӹ4\u0017\u001cҧ ]E\u00100:\b{p\u0014Ce>[\u000e\u0011{P\u001c5m,5@kx}iO7\u0017\u0003\u001b\u0004\u0006}&6\n\u000f\b6\u00143ɑ}_#m8$Y-2\u0007x0~#\u0004{O\u001aU\u0019\\hŧG*\u0007p\u0014٦\u001a\b\u000bc\f\r\\c&\u0010\tƐȜ\u001cS\u0018e\u0006#X\u001ebl)nn;F\u001b.a\u0003,&2axVd\u001a/\u001e\u0006}D\u0010M\u001c4Ԧh\u0010\u0001Fg\"-\u0019LAӳi\u0002H@%AkȓPԫ\u0013=KRQ9u{\u0012\u0005734 @bAa\"4ؐ\u0002?\u001cX^&t:W*'Ȱ\u00115\fy8\u001a.S\u00055GH3\nM\r,\u001b\u000b\u0001\u0015V\u0018Oq\"\u000eKTLP)|3Lc\u000112>c\u0014F\u0005r\u0019\u000e\nD kA :\u000b\b\nZkRy̟ig]J\u0018i\u000bk>|3g>|3g>|3\f\u000f\u001e\u000bdk\u001d\t\u0005\t4g\u000fpi\u001e>+\u000fU5M'\u001b\u0001\u0016>\u0007I{Ȃ\u001ezA#A7S]yP{eR\u0006q:=f%.̘H`N\u001d\b\f(d\u0003;{)=\u001c\u0019 &}Y\"*\u0010TX}7XM\u0018\u000b\r`zW#d\u001dȎ\u0018|e\b\u0018CR55BU읾\u001d4܏_T%\u00135jD\u0001}\u0015QL*\u0005\u0019/vX\u0010\n\u0005;\u0012c\u000b?\u0013iR\u001c陋&u8/EutۥZ\u0005\u0015u\u0001z}4\u0005^^cUYIMB}\u0016\u0004:q\u001bҶ\u0015[ep\u0014\\\u0000*ZFhJ\u001b9>]Syy`\fjF9>\u001a\u0014\u0013N!\\6\\f\u000fZ\u00124\f‡\u000fщ\u0004ud:\u0007yq\u001d&xq\u00050qԩp\u001d\u0014\\Î\u0017\u0015j때\u0005l.GCJp}\u0016K\u0018@\t$7#\u0012\u001cMI|\u00068ާr.O\u001aIM\u0007\u0003Fa\u0002:lRl}vB[\u0019[,\u0010N9b\rn}R`N\u001b\u001b+gZu\u0003\u0006qh\u0000\u0001>BjmB2fBx:M\u0017\u0006ϥ>3\u00158\fo51j\u0010)~|O'+\n\u0014n|?-A-\u0010w\fƾ+\u0017\u0017o芏\u0005\u00011P\u000e4\n!\u001f6 \u0007iIU$}8\u000fbW\u001aW`j|\u0006K\u0017NRa\u0005(꾟Vݰ|?c#;>o_w\u0003=\u0004z\u0002\t\u0005Gs\u0003f\u0017mk3ց$\u001eIhR^[dhC\u00139F17_ӅX\u0002\u000bte\u0006+\u0006b\u0003\u001dd\u0018\u00024\u0003]2Z\u0004z!\u0004:\u0019(\b\btۅ\b\b\ftFĒ錏&\u00070\\tK.\t̜\fT;yG\u0002L\u001br\u0010R eƔ\u000b~PT<\n\u0012\u0017OnԒ\fP\u0015#:\nh=\u0005h\u001dQ/\b.Ӓ\t1@2K0J'JrJ\u0012:$\u0015҉uLJ\u0003|(-H\u0002\u0000{FI2y\u0007\u001bc\u00066\u0007m܃4:n\u0019A\u0010jQ\u0017\u0006`\u0018&R\u0015ġE2$h݀r\rv:;h\u001d\u0012;z\u001aZ\u0007ˆ?кeh#L|7)%0VQ-%\u0001Nd\u001a9^5\u00120c8\u000e\u000bgӌ\"d\"* 0eZ\u000e%\u0004}iD6/E:a-L[ީX!\u0000p\u0001z\u0000\u0004\u0003ϋӺқCtSuU\u0000|\u0016J/mP48bi\u000eם\n4~nF/!QJF\u001b#a.8GK=\u0003)b\u00015A\n\u000b\t\u0003\u0015g\u0001bWU\u0002\rM\u0001tc\u0002\"\u0003\u001a\u0006\u0004\u001f\u0016\u0007w:a\u001d\t\u0016@I_^\u0000ϲ\u0014\u0015%\b|2T \u0002Ƈ[\u001a[]F[ps\u0000\u001aAƓ15<2)\u00114`e\f\u0001X[J\u0006a\u0005ֺn\u00030b^,-`\u0003x\u000bg\u0002L@&-KKV$i*\u0000s%Om\u000f8Y\u0012M\n8.@Q\u0000)8l8:=t\rgN|6\b,\u0002C\u0001\u0012\r\\㾈d c\u000e\u001a\u0012\u001a\u0000-4P\b\u0000\u0004\u0001ϐ\u0004L\u000e*PF#$\u000fPnb\u0003cS\u001c3Q6\u000eI\u00039\f\u000e+ʍp\u0013\u001bu=t\u0010G{ w=n\u0017s\u00055H1TG\fԑKF\u000bH\u0018\t\u0004w~ \u000fb?\u001egu\f\u001f˝k\u001dcnAb\b_ǝܟ&]M,h\rNS\u000bxy\u000b O c$\u001bU8I(ѢJ6(Ȝ?O\"MCEo1R\u0005 @\u0015\t:&y&me,(+\u0012Vcʂe*b\u0005\u0002cr\u0010:\u0010eT\u000bQ\u0003X\"\u00079\u0017W\u0017\u0013W\u000eW\u0018#\u00184JRHR@LޏWĿK\f\u0005\nv1\u001c,q!£\u000eB\u0000\u0002!>\u001dh(\u00189\u000eɤ\n%\u0011\u0015\u0011A-'t\u0012χW \u0001\u0018!1΋\u0017frW\\n\u001c,\u0012xJy>T^ya6>YyLpR3'G>2\n\u0004\u0002`&\u0014\u0007D\u001aӈ4⥈4\u001e\bHN$}23x5+\u0017\u001eB\u001d\u0017O&Xsg\u00158Kb\u0017^,g1r0$H\u0007R0_ЂXH\fxo\"w\u001dh\u0012`\u0015\u0018BM^49'4\u001b\u0000\u0002NaP#`qv1v2F8\u0003\u0004@%Y\u001a9qZk$4IGc\u0012U\u000eH؂mMȃ\u0015XIQ#׭\u0000b\u0018\nuXӉ$NIwDNlЂ4\u0002I\u0005\u0012vÿxe!,\bFi_^/\u0002iQ6`Y@>|O\u0006*h$\u0000+rB=H!\u0007sؔWͨj*H\"\u001aDgg[,\u0006¡l=V\u0014Tza\r\u0011\"B,\nA*)\u0015i<)CΔS8e\u000e!3qhQ-\u0013ZSg֏[D@k8\u001c$jtX\bR{h&OBrIB^V\u0004b(v\u000ewŸ22Iu\u0004վ\u0018`C͏ m:\u0011DCHg\u0007Dg\\DABa\u0012Wcչ\u0005+^+֒֫\u001d.\u0003P\u00079☇T:+Xl.Wh4l\u001f1\u001b@v\u0015E_*mg\r8m\u0007UjP$jS\u001a`Jc\u00010;F@\u0012\b1LW\u001cVY;\u0006=@^zAhj\u000b\u0018uY&\u0004Xx`|@2ޡ?‡vz=N\u000fh\u001c$B\u0000AQ'>\u0007ZM\u0001\u0011\u001d5\u001aY醞3\u0016ЀqW#P\u0018 -(`)U*fGl\u0016fGCɏ#f\u001f\u0000#\u0005k*\u0011\u000bIJkl\u0002(A\u0006؂s\u0019(\n\u0011o4n%\u001e;\u0017,\u0007=GྣBj;fnn\u0016s\u0001PnGE$\u0004}?m\u0012\"WY_w\u0019ŲgxAR•J\u001a\u0015\u0014B\"\u001e@\u0019ܚ\u0002/\\N4W\u0011{|<<\u001f|'OqH\u001dG\u001e\u00186\u000fmhe&\\\u0000\u0016l\u0012\nLH KHf,␶:<\u0017W\u000e\u0006w-F'w\n:@d$'\u0014F7WV\u001b0\bH\u0011)\u0011蟛\u0004F\u0003a\u0004\\O\u0012\u001d\tt\u0000\u001a\tՉ\u000etRT:M\r\u0000.\u000e\u0007w,!m\u0015$x`&9=H$\u000f$\t\t}\u001eȆwCGX&\r``\u001fѺOIJ.׺cε^|D@tb3\u0016a-0G\u0001}\u0001/Ҿ\u0001-e5Q+bk\u001c\u00127\b,@%\u0004ӾA&\t\u001a$l\t{w\n|\u001aռAϧn$q\u001aW!3\u00072\u001e\u0007z\u001aTBbкR\u0017%u\u0000Ѻセ\u000f2aI\u0000iހ3'\u0017Z~wu`\u0005@鬜 ^sjAEU{:\u0016\tU\u0016$\u001fx[u:IR:l\u000b\u0005.\u0000\u000bj\b5\\HY\rru\u001e\u0013T\u0011\u000bE\u0011\u0010\f{\u001a\fSb0\\\u000f|9s@\u0004[a\u0004|±T@\u0007B\u000f1\"\u0016sc\u000bscõhh* N\u001a :ɶ|cFgo\u0000u9y\u0014R=t_\u0016%+\u0006\u001fJ\u001a*Ɛ]=KP\u0010Z\\&B\u0002\u0002i\t\u0014-u,\rpX%\u0001h\n\u000b\t/4n&<66nc[p,\u0010\u0002ĕ$ ^g8b=+2x7n<ۥ\u0001d\u0001\u001f\u0011c\t\u0005\u0005b\u0012+LB)\u0011T6\u001ad\t<%`P\r\fʪk\\\f\u0011JdAL\u001a!\u0019;LϾ\u001aɗȸY*h\u0006\u0011^\u001f;-\u00109\u0003\\bP\u001bP$\b\u001f`_\u0006\u0013 3\u0016\f\u0002V:\u0017hPj3ŒN\u0007b\u001aC\u0005\u0003\tr\u000fLj\u000b\\\u00117\"af2p\u0019db\u0012k(?`N)\u0000U-^\u0015\u0001uj\u001a֐R(dİ\u0002ebb\"m>S`(6X\u0016rA@p\u0018Qq1hP\nD+Gp!ы\u00175!L7Q\\\u0016O\u0019\u0012Y31y\u0018&фhC\u001cb.gO\f\u0011\u001d\t'~9()ڔF}\u0018Ab`RؠPg\u0016K/@:T\n\bNEƁu<\u00019Ŷe\u0001EWU\u000bWM9ͤKTذrnL\u001ayKq.N~ P20\u0002 mt\u0007v\f$H+Ʃe\u0018U\t*͔\u0018KބXx\f\u0006[tZ\nj\u001f\u0019A\u0012\u001e,\u000ecJFI׬H\u001e3i2zx3\u0005\u0014x6'b\u001b͋W05cG{\u0012x.\u0011֣38e\n)\n$͠\u0014[l2H\u0004zحt7BDK>\u001b/WNm/X6>w:Z/\u000b\fݺĘ\nR@:b8\u0006Ō\\1gc֑'6P>0\u001cCbS\\JiV\nLq\t\u0014*b&mN|E\u001c\u001c\u0018\u0003^w\n\u0019\u0007\u0014n\u0018\u0018\u0007+,x\u000b^ID#\u001acC\"\u0015*\u0012l|TC\u000bEs\u0004Uj1!!\u0013]\u0004ϼR[_~Xl\u0015\\\u001d,\u001ay\u0002\u001cZm\u001eiV\\\u0002~V\u0014\u0003IS\u0006LD-5R\u0010˓\u0010-/il.\u0000F\u0005U\t\u0019N\r\u0017Szc1/\u0005loDlvOӶ58g\u001aUhE\"r\u0018~J#J{b\u0006{\u000f\u001f\u0018A\u0017GWݫv\u0005I>4\u000380\u00168tS\u0018P\u0014hg]/}*!\u001e1qЎZhwo\u001c\u0004A\u0017&\u000b<*[|8Na\u0001\fW\u0007h!&+\f*BJFRT\u0001FQ\u0013\u0006\u0007z36Q\u001e\u0012f\u0019\u0013$ y\u000f쬐`vP*;D\u0006KU\u0003\u0007L|.\n%(^\"0H\u0003&eR]m+cg[\u001aǤ\u0000%{dG\u0015\u0010dL\f!z\u0000\u000e5\u0003x\u0010(\u0001,AFH\u0016gع߆>8+\n#\n\u0003\u000b\u001f;.9f)v;~\u00197삗\\s\u0017\u000b+\u0010\u0016\u001a2`)#\u001b0`\u001d&_otV_\u001cwj\u0013\u000b\u000b1=oc@\fW\\\u0006}P`\u0019,*][_\u0017/׷VVE\u001a\u0004\u0002Eo9\r;.\u0004ZE\u0012CT\u0005;\u000b^\u0010g*U[U\f½Y\u000eV^ΕS7[t\r\u0001ޮuPp\u0006Kx^\u001eN3b\u0002h\u001fT\\&\\ab!\u0019E\t(S\u0002\u0006q,EഎLFsg|,\nOE\u0001uV u\u000e_X]\u0017\u0000VFjz\n&$%s\u0007?\u001bU\u0006\u0000brMdR?: JֈCq.c\u001d\u0006aiH\u0011d:F\u0010P!\u001f\\\u000b6U(\rWz,Mq\u001dTN\tގ'\u001c5L\\\tL)Ѓ$Hu\u0010lrVΑ\\鬁ɐ\u000fllp#N|,T\t\u0000 C\n2Ӊ\u00118`\u0013k\t}N|N[71^[@\\[\u0017d4'\u0000=\u0003\u0012u>Ķ\u001eƱ\u0007_#QI0h \u0012\u0000>,jW)\u0016J\u0000\u0018$ [C1Drr\u0001W\u0015$,\u0018\u0003X\u001d\u0016L5J\niQ )[\u0007\ft!nq[[wa\u0010aTaEaWzlnH^:ӭbC\u0001\u0006\u0016\u0003WH\\J`C\u0012و\u001e&E38ܳsXpXJwNp|?I\u001d\tg1\u0016\u0015nM\u0011\u0000#\u0001\u0003bѢ} I#Dã\f*@e?!\u0016X.W\u001c܀4\u000e\"v\u0000&\r;`n@9X۠K\u0004\u0014V\u0010Mh/0\u0006Rh\u0000Drs\u00139g҄P'E{:{>\f\u0000|\u001bB{J\rK\u001eWZ'\u001f\u0013F𴈑'-P|\u0001ƒni\t8GK[4 HHT^B~Ė]#rkD@V\u0010(H[\n\u0017\bZCP.\u0010x:Vؼ\u0011ާ\u000f\u00070.\u000bf\u0004m\u000e⏀\u001dv8T\f}s4٠\\\u001c\u001d\u0004~ndDn\u00028\rv\u0005K(\n%\nď`|zЫp\u0006xnM3R5.d=D\f\u0007c\t\u00008\u0007|ڈbc$tA\u0013ca\u0001E\u0007\u000b\u00185\u00108p\u0018\"^HD\nq\"A&(W1}\u0006c\u0019\u0003逼0B=Wa.\u001a%IF\u001c6 hl$\u0001\u001e1d'qyt\u0006q'O42{\u0012+\u0018{/-K#\u0016\u001c\r\u0003\u000b3N\u0010RC\u0000Q¼#XaJT\u0011 %D9DxS\u00177ȑC(O*\u0007d!<\r\u0001F\u0016\u0001O,^j\u0017af<@%\rHD\"|&CWVC7\u0000:\u001dmJx==\u0006\rOvQYZpB*2԰\u0010\u0010MՅ\u0010\u0013\u0011O^c<׋L0H`\u0003Ҡ(}&B7S\u0014e(qL\u0012.wL7o\u0016\u0004Cc\u000fMWBS{DF⎍\u0005\u0004n\u001f\u001a],\b-\u0016t)\u0017\u0017AZg\u001c\u0010\u001a\u0011\u001b\u001c\r\u0018/.h\u0000 G+\"\u000f(?M~J\u001cs\u0001rL\u0014\u001d\t3[6#OKs\f\u0001U!:()\u0000B2U}\u0006\u0003E\u0014\u0016,N\u0004\u0003LFhiZl\u0010ZLJ'\ns\u0017\u0005F\u000fBI{C\u0004C)_A\u0012qgN.\u0016\u0000|Qq*\u0012)GS\u00154-8\u0016\u0000\u0015jtV\u0005\u000e<\t\u001c\"\nYRG&\u000ft\r\"\u0012\u0004}\u001a+\u0013\u001d;NSj@ǕMj\u000e@-N9!\u0010UT\u001aNȍ)GUa\u000bPM\u0012-oyGzOGG\u0007b\u0007>sQ4:T''5J`v\u0015p/m\t>\fCAl\u0010uJ\u0017k!\u0002pM(dЃ6\n-\u0003\u0011\f\u0001TЃs\u001a\u0018bTKA\u0017WWΫc\t`7މN^Tn}F'm\fȂ(\u001b\u0019W.%pUQEE-?\u001bK\u00009\u0016C]T\n!>eb$!\u0019L;hdУ&P{\u000e\u001dˁ\u001fV\u0007t\f’\u0004d牅\u0005\u0015q\u0003R\u0010\u001amXj\"\u00063\u0013\"\u0019\u0002Bb\u0012FIClEiǨhOG@4\u001d{\u001eYK6\u0013\fH1\u0004\fwp:V/i>\u0003\u0007CIM~\u001a/RL8L1\u0000\u000ecs\n\u0014 S&\u0006OMKB~T; RID$q\t4a=g--a\f\u001e{1[\u0005\u0010ry\"\u0006IFlc[ZTkVc\"'>+\u001f\f;|3%`x6e\u001f\u001cvb%=\u001f\u000b40\tqd@+ܐ\u00116m\\\u0002EgBYsN7g?\u001c.9\u0004}-r\u0000hQ@\u0003E\u0019\u0015\u0017}2ʳ2hPFK0 \u0012tK@΅1bט\fܚ,hm\u000f9]\u0010=;@\u0001A -)\fߌf`e\u0016XGz\u001a\u0002'D7#3\u001d\r\u001aG\u0016\u0014\u0016}\u001d.nBd\u0006K&\u001a\u001a\f'LJ#kp)\\Q:L\u001c\f\u0003=),7Z\u00174\u0003D4q\nu!MΗ#s{%\u0004W\u0006 {~ݟiKƀy\u001b\f\u001bK]I\u0015M܀6m`=8\r#vB-Y䋏Y8*Ҁ\u0018\u0012:\"/\u0011lPHl@2$Ϡ;ejWQ\u0006\u0001Z&ETO}oXkOR$`Zm\u0017\u0007J,&sP7ge%\n\rxC>c\t\u001f\"\tJӦQf)Kvdh8-j2h\u001a Vj\u0004.\u00161P\t#τP/\n\u001f\u0007+};ݗ3g\u001a|)sC\u0010\\e\u001aI5\u000b\"$\u00184B%N/UN\u0011\nyLj^U%V}\u0015m\u0019_+%R4\nU28ˣ:a|\"3\b0/\u0014\u0001\\'\tJp!=!%6O=X\"\r\u0016\u0012\tQ\f\u000bN\u0011F\u001a\u001b]ir\u0019eR\u0015C`ѭ\f\u0003U&\u0011bT0\u0001\u0015X(*}M>i6y\u00120y_֔3Sx?Ƒ?\u0002|Wܗre2\u0013M<\u001as0\u00108™R٫G\u000fk֡\u001fN\u0012:\\>\u001e\u0005+kB/['r\u000e}rF}\u0002J~\u000fC\u0007}%\u0006E}\u0012`z+P\u0017_H\u0006ia}Ʉ\u0013G!\u0014\u0010-0b)\u0013rU=p6O-ȩ\u000e_\t\u0012U{o>L~*\u0013~m?zܯՁ>c/\u0015\f\u0017stNi}\b\u0003}\bعt5\u0012/¬FC\n\u0017aGdQ\u001dP_b\\k3HbApt\nz \u001fx)n6`lߥ_s\u0012߃!\u0001\u000fNp>+-7̰mJ}\u0010\"Z\u0015A\u000b\b_ۏ2e\u001d\u0006\u000e\tk!-\u0007m\u001e\u0006z4+m\u0005>Pu>[\u0006\u0017مky\u0014q>c%پ\u0003>zHm\u0003;D,5\n\u0007\u0017/\nẄ:>k4\u001d\u001f%gq\"dZbj)BA2@/G\">\u001f'[-̼>\u0014\u0016aK\u0017(xbf+پ\u0002\u0000Sbrυ\r0*=iL\rx;rŤ\nJ.\u0017>S n@zW\u001f\u0016v7Js\u0015?Gppn\u001fRlĈl\u0006?GXNG|幯&JW:a\u001dl\r\"T\tmmb.n0\"d\f\u000bEC,8t\u001a\u0001yRg\u0002r\rjr\u0004(D\n2TxJi4lJ\u000e4n.Tp\u001aQ\\FO\u0000\nBئ%:*\u0005\u001e|qPY/$\u001c\u0015yZ@N\u0005\f%d&n\u001a\u00144dBL$ɈX\u0016e\r\u00074#\u001c_7jʡ\u001c>\u0015\u0012B:ܱsp'\\z@/R\u000bpҡ-4E\u001d\u0007;!\u0012 P\u0001&\u0001\u0015:\u0007\t\u0012\u0016\u001e#74\u0002\u0006\u001d8X7@\rG68&f0}0$\u0011]6\u0005\tEY~8BJ\u0002iBP/j\"\u0004\u0003M\\M̱GN\u0006RAPU-\u0011Ljngܾ\u0001Q{Œ \nPpk\u0018h%R\u0010dJ,ddP\u0004\u0000:\u000e$Ph:,N\u0004Ȕ'%gk\u0015 \u0004\b/9q\u0012\u0001\u0012\u0012p\\کl0[.{>\rNؼs`\u000e#š\u0012DL<)R\u001e\u0012Èe\rj\u001ey\u0006\u0013j$me2R[208\"~\u0001xc3y\u001bCh:c\u0003\u0005#\n\u001cR)@7 2!\u001c<,2R\u000ec\f8%8\u0010i\f\u0003\")w|['jT@G5\u0005\u0018,cPXHH%m\u0019Sf[Y\u0019?\u0004Yௌb̃\u0014\f\u0018\u0015Y;-ؓ>.q$ө4G\u0010*\u0012\u0016 0J\b\u0014`)HOg\u001f\u001d\u0014(2\u000e\u0006\u0006c\u001f\u0000=<\t\u0011\u0011Azj\u0011b-%j\\\u0013ژO&|ƙ\u0013\u0017\u001au\u0012(\u0013(bVe°ݳu\t܌vR\rT\r\u0015WD =\u0018Ez\u000b\u0014Z(Q\u0015HJX`BX=!\u0006g\u0004\u001dc\u001f)aEXz\bVlc:=\u0007gh\u0012MLR\u0006{\b\u001dC\\!Qߟ l+\u001d6'zlf̢g\r-\u0001\u00194\u0002I3-V\u001a\u0000rT\u0010\u0016\u0003B14UA +ɭ\u0016z!?\u001a$ߟĉsߤmxܪYc(U\u001aJ\bcpLPA1z\u0007!\u0017(t|01\u001bmJuZ \u0017*.i6\u0017,0aR/1L\nꅀc<&x|M\u00108 8c\u0011D&\u0013\u0011gr\u001dj)9b\u0003Sx\u0015\u0019\u001d\u0006*Bw\u0001\\rT&'T\u0014m=\u0000)oO=\u0012~x_ޯݷ>B\u0012\u0004DDz̠fڴK\u0011Ky6Dd\t8\tc\u00035\u0005\u0013E=Pd\u0014T\bdi\u0005\u0010e7\u00194\u0017Y|\u0011P\u001dy\\\u0001i\u00121$\u0013b2no\r?*\u0010\u0006\u0016{^i\u0013!S^AL\u0010ƴB݊ٱ\u001a\u00049ؔ4#P\u0005Sqo2l\u0006'c\u000eFı\"\u001d\u0016)њ\u0013XCztR_U\u0000[O.5,\u0013-n.;/wrR{2V\nKS\u001bp*\u0004@*aXX{\u0002\u0012\u0017тa\\4\u0006Q⮍A%8/\b\u0010~TΉ\u0004a=(#7b\u001bïJQyX_7\u000eK3LEAՏN\u0005Yi\u000f)i!\u0018`\rv\u001c;g,:\u0017\u00131\u001eE\u0001d4&Fu{#5h\u0005J\u0005T|bc\b\u0011^JZ!3R\u0011~R\u0000#N\u0012ʵ1-Ϩ\u0007.\b&3\u001dOkw_\u001b*\u0005B9\u00102jgU4[V7/yemN\tB\n\u0007\u000e\u0013Bυ4x\u001f\n&A\u0010\u001a\"eEBhxz_4\"er\u000eIWK)\\#iO\u001c\u0000\u0007~\u0014$c$K\u0015z1m0\n9i%+֘1CϳٙS:ҀH\r\u0013\u0019HżD\u001bM-!\u0005Tk\u000f\u0018\u0002*\u0003#Ŭ\u0006j\u0000ZucV9\n\u0016~E\u0006:\\qg/4\u0006\tlID\u0000\u000eDp\u001fC!\nbE\fF\u001f q|^\u0004Ô7\u0013)|tP\u001e(\u0018lupV-U\u001f/y\u000fSNG4O\u0007\u0007\u0017/M\u0003\u001dy\u001a\u001f\u0013\u001e=DOg\u0019\u0014M\u0011M8\u0015B\u0012@\n[M*p\u001a\u0010TUJxF\u0011\u0014\u0011V\u001d\\\n9!6\u0013_\u0014/e\u0003\u0018\u000fzyp~M\r\b\\BtP4E\u00134=i+E\u001b\u0019\\Ύ<\u0000\u001ciick|BET\u001a/N‡}'p\u0016\u0007E!\u0005W} ~\u0015\u001f2%o*#y}=\u0018%M6\u0017G\u0002\u0010\u0013`Q(VkuϮS\u000b@Bi_\u0003 zܧȹa'\u001d\\ޗ~ﳏC>͍'\\\u0002\u0007}->hurmVܗV2\u0012񅔅*JYsjB/*ཱྀr@'/\u0016n\u0007D\u000f]\u0017KZ>-Oo(W/]\r~5y\u001fx5<ߍJ\u0004$\"WN,Ryh\u0012K(%(Ԛ]'o\u0000\u0013N(~&\u001fhT\u0016,1qB7бogt_=\u001f4aP_\u0001\u0004\f[Tӧ\u0002}\u0016\\5)?e5)$6O-I\u000e_3G\u000fw\u0004~{'E^N\bwn\b+\u000e\u0017l)oR~t?Jug\"}\u0015Pt_#+$\u0006a%\u0015[EE\u001eD\u001b_m? \u001fҫ\u0003\u0006<>nܯ_\u0004*\u001btrYt?a.\b.\u0014H\u000eھ\u0019-:2kO!u\f8llQ4\u0007iahj!<$r[\u001ea\u0011]}\u0001\u0006~dq\u001fapu \u001e>[\u0005\u0001\u0006\u001b<\"\u0019hD\u0018\"ݤsZgrby%&xJ^\u0013\u000b\u0004Fca\u0005N~\u000e\u0014\u0000\tIU1\u0016>\u000b\u0014Y8\f5-(7\u000e\u0012qٟC4`,$iV;\u0005 Q\u0012f\r\bnL\\[bHh\u0002\u0017c\u0012&\u0017UjاA\b\n׎Vp/*&0T\u0000dL\u0011yp\u000epIT`D)P,gi\u0016nȜ\f)vEC/(G3_\n(\u0001NKp&D\u0018UZHUPRk2yE[3/r\u0005ӰJŠ\u0000i\u0010)]\u0010L`\b \u001b\u000bvJ\u001e\u0017\u00168\u0006\u001eq\\Q멣\u0003~\u001c*א\u0017\tLhki\r\u0013s\r^&[XC:\fy&::g\u001eGiiN\u0005\u000fX\u0004r!@\u0010\rB͠\"F!FIPAcޯt^\u001f\u0018Ih=@\u0004ƥ5W\nn:15jd-ǤE\u0006I\u0005ɍ\u0010Z`+`2`/\u0012:xGHR!TNb,4pi,3X\u0010\u000eb\u0002\u0013h\r \u0002\u001e\b\u0016Ǥ|Ki<6-\u0003\u0016aWM_*$',B\u0017lFb&e8h\u000263V\u0016\u0011\u00055f@ȫYHgs\u0003fEt\tCOF\r\u0011O\u0004\u0011\u0006\f\u0010Lf}&\b\u000f\u001c\u0016\u0003-)6*u%\u0019:upƒPQ\u0018[^dҏ,\u0018pG\\@A\u0005\u0019T㆑\u0015ZK5\u0019*fq݁m\u00155\u001c}vۧsP\u0018u*\u0012=\t\b-\u0001f\u0006\u0018+@kZypt`yH. \u0017\u0001\u0004jt/sc\u000e\u001enS\u0005磙EpGhѝ8O.$T@T\u0005~\u001b\u0018vF\u0014XN15*\u0013l\u0012?g\u0013\u000bm+\u001dk(ym#oc\u0002|m9x!\u001b\u0011% F\u0010\u0007L\u0000!mIx\\~J\u0001,D\u0017\u0006\u0018\u0006\f\u001fL\u0016\u0001`*\u001bI\u0007\tg\u0003\u0010yg\u0013t\u0013U\b9^\u0015J^\u0000Q(\u0018`q[\u0013\u0016F0b:\u0018\u0007 r@9T\t\u001c\bљv\u000b\u0012`QWT$\u001cuegSsmG#d&J6pjǯ>rv+\u0011~\u0000d\u0010\u0001\nI5f!¡\u0015\u0016-1;Qx1ܠ5\\ĮC\u000b>P\t%\u000f04JF\n(nֆ\u0012H;?OCR`>R\u000b\u0010C1jd.T _\bZ\u001a1iz\u0001bq÷A6\u0006\u0017đdgN\u00112B*6n'\u0014\u001a*\u001f)f{DK0\u0019Ou 鎉,U\u001aG\u0013\u0010]\u001cX)\b~Z-o\u000eM%\u0004\u001a\u0010\b\u0010L\u000e%\u000bU\u000f\u0003c}FrC\u00159\u0013v&I\u0010ƈPn\u0015&@\u0003\u0016j\u0013\u0004:uY^\f\u000b[T8:F_֗ B\u0010]H2%\u0019KՈȿ.\u000e,+p?m\u0002#QzL\u001d^&\u0002ڍ\"N\u0011㯔cR;_\u0019Gh$>\u000b\u0012Y!Aw|\u0014\u0016e3cNQަI<1\u0011R{BE!ԬA0_]k\u001f%U\u0019>\u000b\u0015 Ģ4\u0010\u000b -\u0018\u0015&,`Cnv#4)+\u0011ю e\fg,\u0007A}L\tgeQx\f?\bA#X\u001a\f4\u0019\u00003P1\u0011]1|6`0,\u000e$y(\u000fIC\u00120O2$\u0001By,P\u001cYٕsvOck\u0002D)\u0000ae*3_*Os{ɇtb\\ īq\u0010F2\u0000y5b\u001f@M2G'1!\u0018\u0011ڠ)I$6yĔ2wUg\u0000ȸ\u001c6k\fmrzs|\u00060\u0012\u001d\tُ>FN\u001d/8\t\u001fM\u0017Egd\u0012y\u0003\u00161(\u0005&.\u000fH@x@.7g\u00113.\u0003\u0016\u0018r\u0017r\u001f\u0002Tf\u0012$|3!`4\u0017n\u0002\u000f@\u0002}\fk\u0018tEZ_ĭOC)8ɋ8\u0012PS QiV>\u0005YZ\t3;~\u0004\u0010h?/RNX&\u0012Ԧ\u00180dm\b\u0000]\u000bi\u001a\u001e,\u000f.CAƈ>L~vi\u0002\u000efs\u001a=\u0000!;\u001b\t1pA)ua\u0016\\\tb>R?\fJC\u0002}_R\u001cg`¤堚}P:\u0017GĘ\u000f6\u0019\u0001\u0000qur5^ܲ\u0013\"O2\u0007&\u0011$yp\"a0XRE J\u0011bc\t..<\u0017IòF\u0016\r\u000b9,4w.~\u00032#A\u0003\u0014}\u0016\tQ'_ \u000f\u000bto TɄJ\u001cZ\u0019B3\u001c\u001cP^\u0019?M1+\u0017hQ\u001f\u0005@BǤF\u0015\u0004-\u0017K'>xD(2\u0000AX{\u001dG\u0003>ps>pc\u0000\u0010 E\\QO%\u0017\nN~=>\u001f\u001b\u0013cb.*\u000b/4.\u001e~\u0015- \u0004K}ٜoh*\u001aE\nb~p\"\u0005\u0000p^\u001dAJnt\u0018\u001e%(a\u0012-ʼn+\u001dT\u0017\u0014Z+_XWm]BAd•o[)$\u001dƆ\u001f=\"*;})LNG p>\u000f\rmq5*8\u001c\b\u0005R\u000eEBPV\u0017ջ94zD؇Zn嶅vHYs0\u0006)\u0001\\.\u0007ok\u0018;\u00187C\u00038|$C>\u000bKoG)d:p4\u001fNeMJ5s@S1]6LI\u0000IzRE(7/}E\u000b\u00004\u0000?hC\u0017K}q}\u0015>E\f+44\tp&OgQ\u001c\u00054ˀeAkT3\u0018/\u0005s%2'EN7GkV?Dyn?4?\u0015\u0013xWW5\u000b~t#ݷ@BR\u0006\u0010pKKi\u001e\u0004\u0016\u0003\u0016&1@&vG|I'e\u000fy}\u0016ot72TO,I}k\u001b}Sk\u0018O\u0015\u0007FO\u0000EƊF\u0017AlCa\u000ec!$n0_:`rnYH\b%\u0012p?}-Pnt_7WwZ%x}u2|?SP(\u0005/h9,}vJ}@Vܯ k4=kZ\u0013_\u0013oG>\"Fs{Ϟrw0G$'~{yyLGT*?Ƨ&ЊB3\u0012\u0016I)0\u0016\u0005\u001f8\\>,W\r_l\u0002\u001b\u0004A}ι\u0013[u~I\tME]~a\u001dx8x߄qq>\u001aWb\b\u0004\u0018c\u0017vm!idUB$jy'\u0012pJmf\u000e2e5*ig4gNRދX\u001c\u00006-\u0001. H\u001djES\t\bWÃ\n\u0010f;LVx!\u0010.䜄\u001a-\u0013\u0014T@6M] I;1\u001cpN&x/0(n46pUe[0PAz\u0018U:-=\u000e\u0003\u00191H\u001eMm$\n\b\u0004\u0018$OM֋8\u001e҇JT\u000eja5'\u0010`\u0011LtZ5i,ԨR9(,\"\f>!z\u0015tM֙&\u0013lr\\\u001d5W\n\u0010a`G\u000e\\;͋<~\\\u001dQŤǬ\u0010\u0007\u0016\u0019e\t\t`\u0003`:\u0019$Ai!N]S\u001ekzf\u0002\u0005޺F E\u000e\u00197\t6J^)ѧ‚\br)!`G`I\u0004v-\u0018\u0010*\t{\u0016\u0014\u0005sY\u0016\"3+.\u0015cFe$c_3\"崣VL>`^E:1ڄ\u00110gb\u000e+\u001d\u00157b\u0007M>T\u000b\nL9hQʥ}Sz\u0003Z]AşFb-\u001c\nJep֪\u001dHܜ1]\\u\u0004[Zq\u0019\u000e\t5ފ\u0011c14\u000f\b\r:b(A\u0013W+xL09\f\u001eJ\u000bKOe&1\u001bĴ\u0014̴,*Z\u0010\u0005OGהp8i\u0014\"\f\r\u0007\t#`Ps.\u000f!@N\u0001RBTUN\u001eJީTA92r>3\u0014\u0004O@|_\n\"\u0006\u001d\u001f4M|4-\u0016\u0015.WU\u0013.wX\u0006/렮^Q\b>\b\u0012Ly\u0012H\u0012\u0015\u001f\u000e9!7\u001ep5\u000ecU%R3 (\\Yo\r eVx\u0013:oDP<@#W\u0007~\u0011U`P?\u0013a!\u0004r\u0004mC@\bQA#wQм4\u001d\u0003Ŕa\u0019\u0003COBņ惉q\u0018P0\u00153JL\u0003Z֋\b\bǩx\b\u0002۠(Ŵ\u0014\u0013(\u0018?,\t2m\u0006\u0010MQ8S\bN\u0001E!\u00059\u0003a\tĚ{m\"\"\u000fT8Db\u0005yX\u0010D@\r\u0018n36s/\u0003و\u001a^F!\u0005e|J*h'77_\u0018\u0007}\u0000bebTqvZj bq\ba͆\u0011>Aӡh\u001092\ri\u001a@\u001cp0\n\u001e\u0003E\t,o\u0010\u0010,\u001cI\fuHkZ`G*uu\u001f\u0000)\"8,\u0000zVx\u000120闼:%1\u000e#m&<,HQ\u0007v0\r[I\u0003uD$|VR]\u0010ۄ.$\u000b\u001d\u001ff\\dӅipJ}\u001dzk=ɥ!O`w}\u000b\n\u0005\u001fH3O담w\u00131 N\u0012'\u000f{'\u001azK\u0016,uiy\b64\u0004?%\u0016%A٨l\u0006&r\u0018$\u000eeА\u0011R\\<\u0019\u0004ѫ\u0001R\u0015Y̢1;C\u001a~X3T)ՠ4*#j\n\u0003q[S.\u001f?I\u0018\u0004\u0011لW\\\"?\u0007>Ydm\u001b^\r0\u0016CP#.A\u0014\u0014o,*\\c^.4Rǧ\u0001&\u0014#S\u0014R@qL\u0018a\u0014E\u000e\u00146\u0004\u0019H\u001fig8İoPF\u0016ц2#.\u000b?E3\u000b\t\u0019\u0003cp̍N{[\u0016\u001eAz>eB!,p\u0011}_ (m=:J!$W+ҍks!@F\u0010W\u0013Z\u001f8R8\b-\u001f\u0002+I|\rR`\u0019Q6\u0016NOe2\u001a\b t\u0010\fp\u0011\u0001ѥnœΓ\u0017ʠ*gl\"\u0015v(\u0012?ˊ_[1x\u0007\u0013\u0001'J\u0014\u0019E3{\b/\rD+EpJ\fat2\u0011q\u001e\u0015(\u0011\fb&x8=4\b\u0002WqЉ\u000bm/X\u0000ZApȫzr\bk ~2g1 \u000e\u0015~G\u001e?h\u0003Mm\u0003109F#UO\u0000ѤXQ*ňL>;\\M\u0002P`T\u0012PvW\u000e\u0006he%Dr4B\rʵќ\u001a3,𧈀\u0015~\u001cvs%\u000fU'\u0002\u0000D\u0011T\u001et%\"\u001a4J\u0002)P;8\u0015\\R\n+\"2Vc.ED\n\u001e,U|#@@Wf\u0011W\u0011YA?5JMj}h{g.^Bĸ\u001a}H|6X\u0003\u000e\u0017\u0015ê,cWcr-\u0012tu\b\u00169!Gyl\u000fx\u001a[`\u0018\u0007\u0012\u00042j`r\u000f\u0013\u0017c>\"{$\u0001\u001d޷d\b(Rg~'Pg\b>\u000f҈uHg0&8:z=p\u000f/T\u001bP^P\t? E?c\u0016#}\n~\u001c#\\?\u0017o} ~?8}Y\u0012~'|\u00048(+Wi\\\u0001\u001ę\u0016e\\v\u000b\u0005󚔻ǭQ\u0013g}Ύxg\u0006$>\u0019}\u001ftO\u0004W\u001c\u001bPIA/§g>\u0006(\\U\u000bMs4}1`a\u0006\u0015Ec\u000eW3D/\u000f!'4G\t'J\u0007QI\u001c~&x\u0015_3\u001f\u00132wߖ57\u0006\u0017/5\u0012>\u000e`_\u0013P\u0019Dqs\u0001SdaٲD35}/j\u00127:6Vb[\u0000\u0014`_bA+PT\u0007\t%G\u0002oC'vZ\u0005oR\u001co4m\u0006Az\u0019\u001f\u0004Fڂʡ!U\n^-He8-\u000e\fR\\L!JA\u001cDD\u001eQH5\u000e5VrthUˆ5Q\u0005ފ\u000e}+D\u001a`\u001f#$O\f\u0016\fQ@\u0010C;\u0002)Qq\u0007b,^N8jC=cp\rOy<\nSdK%8ܿ\n䉹$Q|&/\u0013M<~\n3\u0014T L\u001e$2\u000e[\u0012C\\IKJy\u000ehG\u001e\b-(uGf,0P5\u001coSy>T'\u001c\u001f\f\u0004p\u0017\u0003㎛\u0015(U֕\u0010R\u0018T\b\u0015\n\u001a\u000ea?E\fY:l剕Ԟ3@\roaG#6g.\u001b]\u0018S\u0006\u000eK5QGIE\u0018\u001c\u0011\u0012z]{^Aľ>\u001b[H焠iq\u0004Aţ\u00128\u0018\u0001G\u001f储D%9޾Ѧ6'\u0006\u0006i$n9T\fm{z-'\u0000\u0002$F>#]I-\u001eu)5\fM{\u0001}1\b\u0007Њ\u0013!\u0002e\u0010\u000b\u001d|!tZ('\u000epF\f\u0010ġ]y\u0011\b\u0010E\"+o&\u001f'\u0010ҭIa@`Z?̹1>N\"ʫ\u0017L^Wݬ\u0011F\bQ^®Q(\u001c\u001f\u0003\b=\r2+\bL\fC),\u0006bP\n\u0019أL\u0007*\n\u0012/o\u001b6>\u00138Pw\u0005z@K\u0004(\n\u000b*_\u0003w4A+\u000b\u000b:\u001d\u00017\b\u0014\u0012f;\u00063$\u0018B@SEȠm\u0004&ifuy\fA>nEGyP^S\u001f\u00061 \u001d@\teC\u0012}\u0016ejݰVzZ*J_,ܠ,0D\n\u0000j4Ǡi\u0014M\u0002O\u0007\u0004!Z\u001e\u000f-\u0000͞\u0006\u0002\u0019%4I[啻.09\u00138\u0002\u0002z=!uj@b%#<2ѐ\u0007z\u001ck\u0001\n\u0000.Wng)\u0016'\u00161-k>\u001aH\u0001`sKd6O<\u0011ЍJir\u0018T;o]\"R~ڠ_\rAP>)\u0016\u00020\u00131 M!\u0012)@h\r0P\tg|$`\u0002\u0018`MB95 \u001a,\u0000\u0011q|cq%k\u000f}\u0007Qj\u0005aP98\u0013B\u001b4<\u0017O~\u0006\u0006\u0016cUG}'}f푖\u0007H'8\u0012VF\f:&(Ž\fZQiҁT\u001d\\\u0012m\u001bi\u0000}\u0017%\u001a\u00039d\u000e+k]\u0007r0N\u0001\u000f'\u001c( Y\u0007dA\u0004vD_Y\u0011\\J\r\"\rL-\u000b(<\u0003\u000bRJ\\\u0019s\u001f<\f\u0011\u001a4uB\u0014z'\f\u0013KX0\u000bI(\b!:&\u0001}\u00046٦\u0019N/\u0013ʣ( o+ՋHoLw\u0015\u0016ae\u0006Yf\b4bJm?`\u0002]\u0005=\u0012\u0017\u0004`\"c`udZkcix1uN\u0000\u0003b+#\"A\u000b$\u0016\u0017ˡ<ꊸV:W'\ri\u000bOrS}_\u0002̺*\u0010\u0000'%ٻ`8\"8c[p\u0011M{Ըℇq;\u0003\u0018ѺiT%\u0010@W/?p[\t#}E\\\r\u000f4o`)#Vo\u0001\\p-nb.\b$P.\u0013LFÒXf ;#u\"!0`\u0006JR\u0010B\u0010\n1\u0015<\u001cB@;ra,\u0017&.\u0010\u0007\u0010F~\u0019q\u001f\u0003_>Q/\\%\u0014\u0015\"\\\fg|Fa?/\u0011J:(S\u0001}\n&13\u0016e$ۆKSdN\u000e:\u000eb\u000b\u0005+7tP\u001d@!\"=\u0003V\u000eE38X88QxD\u0006zO\u0002R\bݤH\u0017e*Ud{y$\u0018\f\u0013B\fQB~r\u0011N\u001f1G=\u0011~ˀ_\u0001=\u001fKJHWO\u0016;\u0016CߍY|g\u001aU@4T8\u0007Ф<\u0006\u0000L8T\u0016\u0004XRJТ?'j\u001a\u000bQɗ!\n6~F!E\u0018\t'\u0010چ\u001d'e#\u001bK\u000e񾫤}t|泎Ɗ\u0011@~UHq\fTP6,hݥjը\u001e5t4\u0010x\u001f\u001c7 )%1\u0006o\b\u0003?G*/:Q\t\u001c}}\u0006<\u0015d\u0015Tl\u000b$+%A(u\u0010aT\u0003;\u0007\u0005Q4p?.RU?5I\u0019*:UD\t[}rx̅A*-\u000bf\"\r\u000b\u001dV5j+X`EP.]C(e-\u0012C0\u0013i9rRP_.VVNHhl(\u0004{k@}ĸ\u0002\u000bMh!(]\u0018\u0014`Ĉ҅T9CiUwL$\u0005\u001a\u0012q\u0015\u000e$e&\u0019𰱥.D[u18#\u0002q;\u0013sԿ\u0017hw%xm\u0002iS\u0018\u001fYgBp\f\u001d\u001el&\u00169\u00118D;\u0002B>cp2#C\u000e.]>!\u0007\nȸ\u0013s/~'MB\b\u00000\u0013.-A)\f\n^\tS$\u000eC\u0002vho\u0006q\"%-\u00059\u0018\b?2(\\,.\u0000\u0010#Q\u0003\n4>`\b\u0005ϼ)\u001fY\tE@P)<\n.h~4X8S\u0018ץȓ\u001b\u0003vHЄ\f[\u0002Fz\u001aq\u00110\u0007\u0019\u0014*IS=v)\u00175Pf{ge\u0010и\u001a\u0017rojd޻'\u0004\u0018\u0018\u000b0\u000bCi*h1\f$NEܤ#wXD\u0004UI\u0016\u0011Pt hΜNeT\u000bM\\\u0014fb_Mް\u001e\u0005\u0000\b\u000bXX\u001c\u0011Bj}ѷzA&\u0004\twٗoAECk~j\u00042RwIlT\u0012$\u000f\u001eY|\\?bdX\u001bgj\u0012a$$NM5\u0004mt*\u001eY\u000e\u001f\u001cT\u00014~\u0000\u0014\u0014%\u0013\u0001=\u0015?B\u0000\r\to\u0011X\u0012h1\u0017\u0011\u0016vpu\u001cLT\n-\u0019\u0015\r\\|6b:\u001bJ?H\u0014\u0006m\nV\n1RJu\u0016f(U\u001aH\u0003U?FN\u0013VYC>6lXXP\u0010dQB\u001c:CTz\\r\u000e^0GZtx&9tYZniTj@PT)\u001d\\[Q(PW\u00123\u0015}v\u001c\u000f!3E9<`H\u0001lh\u0010 f\u0007q!\u0013ި .8HfL\u0006\u0017\u0007`Dh`\u0004\u0000t+cH\f\f\u0013)\u0007Q\u001dp@\"(9\u0010'Vd@^O/\u001a\u0006eH7~P\\}LSB\tSq\u001dQA:&lWCH\u000eNi\u0003󄢐Z\u001cS=iӬJ\f.p\u000b}%u+?F\u0017\\\u0016\u001fRß\u0010\u0014>\u001b(\u0016>kH\"a,M0a\u0012@#,\u0012\bi(v<\"ƻ\u0000\u0013(-r(K\u001a4\u0012ȝ]3X~5\u001c3\u001fAp\u000b\u0000Q`̩\u0014>/Q(X͆ˑ^\bDM\b\u0019kl\u0000\fr\u0010\u0001\t]\n\u00070F /K5;R\u001e\u0019Y\rFy%\u00163~\u0006s|VB\u001b\f7\u001c\u000fO!+6{)Kz\rBF9\t>TO\u0011K)\u0017\u0016f6zH9B՚b\u00014'q\u001a\u000eX+B~\u001byƇ_:\u001e\u000b)`(<$}A\u000b\u001cF\nI\\ـkN)jg\u0013xI=\u0010Iz\b\u0016\u001e4\u0000IB\b\\3\u0005;(AU=&\rp\u0000P\u001dlQj\r#\u0001G!1e|nfUtR5\u0012!Up\u0014H~$ʗ\u0000\u0000ʟB䟤Q9\u0005/\u0005~-f4A\u0010+\u001c#\b1ȴȬ.D@\u000f\u0006c1\rAN8gA\u001b>nP\u0002+\u0005g\u000eYR~2\"?\u001a=7J\u0016\u000bVO\u001c;oğTٍLdӍwU+.33\n\u0005 Qʑ\u0001!Gf\u001d\fkPJo&E#\u0015H>iE\u0006Jg\u0006$~ṉn\u0015\nl\f\u0014J,;,\u001cX\f(\u0007S_6]\u0003*\u0003\b8\u000e̓\u0007^F\t9\u0019N,\u0019\u0016\u0003\\ :-i\u0017\r1M\u000f#\u0012y\rU3&BW\"\u0018P6|)s!\\ya\rf\u0016WxE\u001f\u001d\n\u0004?\u0012Ň9G׊29D\"U]6+s-P<\u0016\u0013\r}\u0006\u001bK\u0006w\u0012Bk\f#8\u0013SX\u0006QtrA8>;Y\u00078d\u0010FjBWF6UQ\u001aVӶN傡ߔsD\u0007\u0013\u0006?\u001a?IOǩ7\u0007?Ag1\u0015\brpE\nO!S(bP\u0007$kM{KWF\u0014G*(Ոx\u00190Dgc\u0002b\u000f5~j#aBKA?\u0002UWM*Y_\u001a\f8s0qDg\b\u000fLhD(\"\u000eE52Z[\tb(P#V%͂%1ev[3\u001fcg\u001d\u001dD\u001d\u001b\u001eGw\u0016cb)\t_Ns>\"B}\u0004e\u0014(\u00124,YB\u0014E\tR\u0001m\u0016\"BW8_\u001f\u000bfb^\u0012\u0013?h\u00047ŸNo\u0013-\u0019\u0002~i0\u001d\u0000\u001c\u0006J\\MF+\u000f\b)phma0\u0019hUqT^8PA\u001au\u0010>\f)\fH\u0003P#\u0014VI`[L\u0005\u0011h\u0011imV•[\u0002\u0019q9;\u0001?\f<3Q\t$\u0015\u0010?K\u0019?\u0006\b\u0003;¯p?#=#}\u0016낟ݧPZN\\u\u001fP;\tIՄVzjth3'}d]أ3\u001f}=x\u001d`+H>\u0013BB1F\u0002\u0015`օ\u0014N\u0013T\u0018i\u0001$évYnh;\tJ\u0003Z8R\u0011\u0013ZLk5$К3W\u001c\u001cNp(s\f9L+ԄFp\u0019eRg\u0003k\u0014q\u001de`8\u0002\u000bb䈨P\u00182\u0010\u0003jtV\f`I$0 :.c\u0019A\u0014A2+\u001c\rR}bÔ \u001fb鋿\u0012BNx\u0013udg\u0000TiTm+!7O(\u0003˻\\Ībj%V,ZNh\u0005\u0001\u0004\u000e\r]\u0013S&D\f\u001cN\u0005S}4'ݚ@be\u0011VV\u0010JP\u0002E@q\t\u000e\u0014\u00186\u00022,\u0017]\u000e\u001foZ <\u0002\u001aBJ%*w3\u0018\u001aL\u001c\\o,ygtZIʔAyO/?\u000b}vhHx@NHx^\u0012yk\u0011-\u0006l‚\fP?h\u0001\u001bU\u0000H\"c溔#\u0016\u001dЄ+\u0011%H2v8\u001b\b\nJNCirիe\"q0\u0018\u001fh\u0018w\u000e3\u0017cP4\u0012š#@\u0011\u0006b\u0013s+\t&{\u0010\"I᪭1\neF]\u000f24\u0004\u001e\u0004\r\n)d\nA\u0015Rm\u001dHH\u001fk)I ~.!\u0010l5\u0018 ;F\n\u00189\u0003!%Q\u0011\u0012*'\u001e-з\u001b'<=EЌ\u0004\f5}nS>,@!FYD9I>j9.\u0006`\u001d\u00057+\fg\u0012\u000f \u001b (cF̬\u0005P\u001d^\u0018,X32\u000e5\u0016+\u0003ƃQWI\u0007\u0018\"5 *̭g\b+o\u0018G\u0003J\u0014l@g\"H\u0010\f\t\u0000\u0001@8\u0018\nHHz\u0001S\u0012H`\u0000`\u0014\u0001\u0012\u001f\u0014\u0002bLF\u0012,\u0006AP)\u0010\u0003\u0000\u0006 \u0001\u0004 \u0001\u0000\u0002\tcj\u0007\u0010\u0010\u001cQ^Qgj\u0015BIJ\fI;)*ZBXF@Hȷ\u001d\u0010\toC$\u001fm\u0000.ki]\u0016C\u001bQX%cTɾ/\u0012\bJl\u0002\u0014\u0013X\"|\u0012{d\u0002\u0002Oy\u0001-\u0003\u0010֨>X\bO,JC\u0019sU\\Bkl7^;\u001c3=\u0000\u001e\u0004顪AgjU}\u000f3(O\u0018]\u0001CiO VYL\u0012\u0017\u001f)+mQ\u001a\u0006k\u0012#B\u0006`` y\\[b2xL)\fR4܀\u0000\r+KL\\<[\u0015mSw\"!=\u0003&\"\u0000ʥm8y\r\f\u0013J%\u0010!,ajħ@\u0003+0iY73mF\u00078–\u000ffnL,b\u0006(jz\u001b/HZٖ'\f\nFfeu\u0010s\u0002\f'@\rRE\u0000fU\u0012`dz#86 \u0006\u001f0\u001bʌB\u001a\"HO\u00025a\u0006 \u0000{\b4+\u0001$2:O\u0000K\"V'\u0000\u0001<\u0006@\b2\u0002C\u000b׀~Zgj9:4}j;\b\u000e\u0000:S:3=1e0a35U>ԙ+'Ԅ\u0005<:S`A\tT:\u001f\u001a,@X4\u0010\u0002ö\u0006`!Ћ(t\u0014\bq:\u000fM1m8L\u0003˨Toͪd=CB\u0003\u0007~\u001f8k\u0017\b44\u0013\u001f\u0003W˿\u001cw,DOD\u0012\u0002!\u000fa\u0017%\u0002\u0004TN6S+gi#\"\u0002Ծ\u00032ae/G]\u0014\u0016*{#B>n֟\nT_fK\t\u0001!Y:SM0:,L#d.u`x\u0019\u0018o\r4\u000e\u0000E߈b)9*6mŅ4NDat\\1-\bu\u0012\u0006hߥB_m\u0001B\u0005 ٫BN<\u0016\u0019Y:*\u0014Ѕں]\u0012\u0017DH\u001e\n\u0007\u001dE\u0017\u0016uK`iGˑfÂ\u001f\u0016\u0019zՙڝD1AvùgAcQމ\u000bj-8\u0016H\u001734DCo}/WԐU+(ya/\u0019]Pۍ@y^\u0005|콛S\r\rփUHi(JƬ\u001cY#=K5dګQD\u0015pD\u001fS\u000faX_~ҁ*!'p=&uc\u001e}CB\u001d\u0005ܖ(ՙZOc00tP~$TfVgji35Er@2qݙZ%K\u0002T\u0018\u0012FgjqHpr ˨`$\u0016b\u0019A9}kj#iUS>D\u0000\r9\u000eP\u0007\u0002T\u000fW\rE\u000f\u0015`ayzBD\u0016kUCu%YᣲXPDEEaQwAJH݁\u0005Ln9-x#?v\u0001\fX`\u00134º9\u0012FSp|`)!BMN>cb*\fT|~\u001e\u001c,UM\u0006p)g\u001bR\b\u000f\u0017\u000eZTC\u0001\u0017\u000eX@\u0002(\u0012\u001e\u0002K;Rh\u000bR\u0006ݑD\u0015\r\t\u0003m8`\u0012N\u00112\u0000V5mɪ\u001a@\u000b\u000bA\t\nx\u001eQ \u0005@PЙ\u001a9\u0015\u0003bOBWֳKEZ.\u0010\u0000X4נ*9\u0000M\u0017m>\u00061Y?\u0002mP3F\u001aKv\tD7\bg S$REy27~H>\u0003=C\nګrpA\u0001cW[\u000e]\\\u001bqvA\u0000\u0010U]\u001auw=e\u0019N\u0013\u000e\u0017\u0016\u001a-1\u0010M\u001d3\u0015\"j\u000fQm,Q.,\u0007*ѓ9TOϲk*C֠\b&\u001c)9\u0015\u0006!\u0010*\u0002S,0?.*g!A/\n 67Pmֆ\n؎n\u00075Φx)N\rKB'ղߠEnVz\t4\u0014hj l\u0016iz\rqo\u001aVk3dy\u00184$'tK@S;L-\u0016hj>ڴ}>Ԍ\u0016\",5Zw\u0007N\u0004\rl!r*@p/\u001b,D/CQ\bM)P\u0010]e\u0005\u0004!ķ5o_v!X|\u001aJ\r\u0005\u0014t!\u001fe[biM\u0016\u0010bo|qp\u0002+{}\u0012f\u00025u\u001cpf\u001ehYEi}QqN>e\u0013Z3?P\u0001ϼ%ɧ\u0002\r0\u0002 \u0015!uHP\u0017U==CxӉ\u001an\f\fS\u00031phsy/`\u000fapj\u001aB*\u0010Ğ/e*\u000e@\u000fcn\u0003\u000b2T\b1\u0012T\u0006ӱ\u001aPdo\u0006jJ0A[\r\u001b\u000eOZq7%_\u0013q\u0000\u001f:\u0007\u0017_g{^\u0007r1%\n@\u00050xHb\u000b!p~xqI)\u001d[\u001bb_Юe;_%/\n\u0001\u0006-*\u001c7ɫ#M^WZ,V'W͏\u0003L\u0005\u0001:I\u00127E\"ues(Zi\u0015>Vru]9\u0015T(\u001cU\u0011\u001aX7:#(d?\\\rA\u0019V\u001aD\u0011f\u0007-k\u0003<)3I\u0013#(\u0018\u0013\u0019Oɨംj\u0010&蔒u\u0003.rR0\u0011XLGA<\\jMe\u0017\u0017J8Kkm`\u0012ԇEa|qJ\u0002\u0006&EEe*<_\\hjrW3\u0017=_4#\u001b.\u0004-/\u001bb[\u00020)\u001fD5cj1eyD)}J2\b@%A%֡R09تp!J\u0010zZUZ&KB\u001d/\r`*eV{U`uZRi j\n\u0014(\u0003rS\u0006Ud|\u0016D\u000e\u0005OPn=\u001fh%E\u0016DμVj[>3\u0012쪒\u0001UcV)Cy:g\u0017=4\u0001ˎ7\u001c]%m;k\u0019\u0018TD*s+%H\u001foq\u0018,dt!Р×D1_%\t\u0003W\u0012X\u0014\u000e\u000eZ\u0011ԡ\u001aRF\u0017,|\u0000J_\u00120Op\tPmP튮p}\u0012\u001b\u001e|Qoԩ.\u000f\u00022/T\u0006SxqO\u0013O4\u000f\ta\u0013ؔd.*B|WշO\u001f\\T\u00158̷\u0004;\u001e!W-߲B\u0011\u001a7&\u0018\u001f\u0001'̣j[&/F%t8x2 L\u0010yܐ\u0017'\u000fɯH{S`\u0005:\u0000\u001aLX@J\u0006*~ۘcN:T\u001815brPŵz\u001aHn\u0004[$Ϯ\u001a*P)G\u0001v\u0001\u0002_\tQ֊qSB\u0017\u000b\u001br\u0000}\u0000\u001aɁ\u0006m$.\u0007dW_\u0011]peKn\u0012W\u0017\u00015\t1,b[3CV.\u001c.*m8@$hѲʚ-\u0005\u0016NiIp\u0017z_&& &s\u0001\u000eXJXvrP\u001fd\u0002ddq\u001cX(\u0017\u001c6S`\u001c,Põmʸ\u0000P/\u001f\tKiafEuZ|\"\u000b1eu\u001bG\u000b>7I|C0rW|\u0015!\u000bZl8ka,7獺[B\u0002\u0012W޸))\u001dN\u0006b\u0014j1@(O:xL\u000f\u0000@n<ƄeA8f\u0003l{`XkyW\u0015d\u0006ң\u001aбiBv&UÊ}P_/T\u001ah\n=YL}\u0018NyZTER+!Q^5\u0000\ti@^\u0019Ov-\u0001w9JM@!Q쉥/ZK'lKEWb#Hj\u0006t*)J6\u0001et\u0016y\u00033KorwYS\u0017ؼ'S\u000bꁋ¥6\r\u00028ȷ[3B97x|(0lQg7nM*69\n{-Oeϗjky\nў/B.^rS[{P\tJqhje\u0002]\u0016|<_I7c'\u001fz{ߜ淲4Waj6dN\u001c);c[zQtS&\u0001L\u0007\u0011b\u0002X\u0014\u001eeZd\n2O\u001d\u001e7\n3ɠp\u0000M\u00156hj}LCI\\\u0002\u0014^U\\X2`%\u0006\bn\u0005T©\u0015\u0018*\u0002w\u0015P0]J'J0mVh/j\"\u0002\u0011\u0004щu/\u0003 \"!T+V<\u001eA\u0005^\u0014\u000e\u00178\u0005\u0016%\u0017_o}\u0004@5dE^!\u0003`\u00038U5؜\u000e(\u0000w9yiq?\u0006\u0007!\u001e&ep\u0016\u0005\n~&r\u0005LWT\u0010\u0002\u0016\u0019S'\u000e|\nQJTˠmJ` \\> \u0013\u0005d\u0005<\u000eﷃ\u001cI7IDJL0[\u000f\u0004#aϗr@@Nn+DLj\u0001\u001c\u0002\u0018\u001a\u0000\u0003[a\u0019=5\b>4\u0001|iP\tpiXįE0~\u0017\u0010xUo ?d:]NR\u0011\u0001pw4:- *\u0012 \rVY\u001a$r\u000fZ\u001bb$#A)\u000b@\\,\u0003M\u0003bvi_^Z!b45w\u0015\u0002\u001cjsQI\th9\u0017?\u000eJtJ6\u0014YՉe\u0018*(\u0004odw]`\r*UFZ2Y\fR,\u0006\u0017\u0017/`b[rbjB2w\u001fO\u0000ΰ;x\u0018j\u0001\u0000\u000762$\rpa=_2\u0018Z\u0004Fٞ/ꗠ\u0002\u0015~\u0013\u001bK\u0013}\u001fʱ'CZ{ZӨ\u0002X\u000bI\u001d@*he?\u001f)9\u001e\u0013\u0007xN\u0016k$=JvB\u00151I\rF(\u0012ߎTf%J-m%\u0018@m*VO\u0004,>\u00003B6t\f\u001d0'V>hॏؕ((S\u00039h*sa@\u0018\u0019XEƶT6\u0014\u000e(+e\fȪjɆʆjς\u0004\u0011}\u001d\u001cȏȬ\u000e\u0012Z\u000e\nv`[剣T|=(a'Kk9Q8'*\u001bXp7\f\u0000@Lml顝g;dk\u000eE\u001fװ\u0011\u001fҀך=\u0002|>\u0015H*PH\fo\u0015\u001bU\t\"\f*\u001c\u001eY 9\u0000z\u000e'm~2*n#|\nZ\u0019\u0006f\u0007UG `C/!&\u0016\u001a*\u0015JT՘NWZY/PǬr\u0000t=Sƪ\u0004jfܾ\u0000%ҎQ\u0003)KV%\u0019\u0015,1AX\u0007L1uh\u000e4q\u0007*Rc\u0006L\u000f^C\u0013O0o}w\u0000rʬz XVD\u0003\u0019\u0019q|U>O\u0013G\na\u001dвj\u0015\u000f\u001bl5\u001e$vU.\u0013\u001d+)Gr\u0015s\r\u0018CD\u0007D4IpEf:R)|\b\u0015ao\u000e\u0002a['m˼a%7#\u001d\u0001n݇Y\nqhjb \u0011''ln\u0019\u0007T&KPz)\\\u0000\u0016_|vr\nDE竰l+o|j.\u0001@ٌ7\u0005\u0004\u0004:/b:TR\bƻuJI0?E\u0015\u0005Q\u0018{\u0011N\u0016AS-gt\r45Ou>E\u0003:IK\u0003B\u0006ZZ}*A\u0018_w@䷻G\u0003\u001f\u000b{\u0019cR\u001f9r=,\u0002@D\u0014j/$\u0002\u0000\u0000\u0000\u0010)\u0019RRMRV~LSM\u0003ˋ(^:\u0007Tt\t(\u0017w\u001fK'KwC~:\u0010/[\u0011/]_zJrϊ\u0017\u0016Kj{\u001a\u001fG,wF*xwulg6ϴy%ɥɥc#K?\u001e~t\\tq4\u0000ǥ+qq霋_\u0018K?\rH.\u001ac\u0011oᥛ\u001aKgﾱ+\tݰ4]:.\u001dbz.\u001d\u0000D]qt\u0007y\u0003eOuut\u0012tMu?\u0000i~xE\\{\u0011^:^Y߹`a?Y7\u0002\u000e@x_\u0014r}5(\u0005\u0015?(lL\u0019[)z/q\u001d\u0003R\u0012sm$WA ~1\u001as\u0002x໰\f-W\"\u0016\u0019=^aTs\n{\u0016)}S'T;3ʆc \u0018@\u0003CM\u0014l5\u0000Js\u0005_W\u0013]\"DZC(:Ei7&\u000574mD8rH\t\t\r\u000e׌\u000f\u0000t\u000e\u001c\r\u001cs\u0011%\u00143\u0003pFf)qS\u0019\u0013v[@+vmŲ4\u0004\u001aurZW \u0007y\u0019V_\u0003cQ|p\\H@\u000fv)[ƖІ=`\n)x\u00190K@5A\u000e>Wk\u0012!@\u0003\u0018P\u000eT\rYEA\u0002A?\u001e\u0016\u0012`\u001f-+1\tJL\u0013 8Mm)UnV\u0003\u0000\u0003l\u001f\u0016RS|\u0007\\NAw5\u0000JOզSQOk^=ىQj[\u0002\u0007\t\u000e[1 %;B췄(e*\b\u0007\u001d\u0010W\u0013\u0011\u0003#kI\u0001\u0014&n\u001c\u000e-u2\u0019d\u0018Y8T\bB2\u0010\u000f\b\u0010\r\rlcƅPFD\u0003`l\"vpXr\u0012\\@\\r\u0001CvS0\fh\u0010F4#\u0000\u0002SW/P+\u0000>\\Qi\u001dSvYw\u0002R\t?0aa;a\u0014U6$]SX\u0000Q\u000f\u001b[A+0A\u00113\u0018(^Fd\u0002\u000e\u000b\u00007rT\u0018\t\nf\u000f\u001ci3\u0003)sQ!8\u0007dd*|\u0000tн((zեR:R@p\u001b\t@?`M$#TB\u000b\u000f\u0011-|\t(p\u0016`<\"\t\taZat\u0019(\u0005\u0018$o*?\u0018i\u000fx']]\u0007X\u0006pdmv4Pdq4\u00146w\u0016:\bbwp)av){x\u000f)\u0013+хrp\u000e\u0015g\u0014`:vՄ\u0016]\u0011RTpH\u0015wD%\u0013,̵C\u0011\r~f\r\u0010f\\up̈\u001d~&%A\u001dbIX\u001c&\u0012H\u0011I\u0018PǞP\u001eIO!\t;x\"xI%\u0010\u0001\u0007؈0C\n\u00014\u001f0Q\\zd8\u0000L\u000b\u0011\u0014-\u001e\u0016V=h7]X\u000be\u001fHՑ\u001c\nԈZ,FO0~c{vba\r\\U<\u001aeo\u0007nJ\\\f)kB[x`V\u000bɹ)~cS5/\u0010J0HOp$\u001f\bS*\u0011>Ub\bT\u0012\u0012$_\u0013\u0000_+HZ\u00114r\u0006\u001f\u0000P\u0013$D;<\u0015*\u0002cyĵE\u0015TC\u0018\tNp<_j߭`gV!V\u000b\u0016\t\u000eE\u0004{'\u00129vĠ`i`gO{\u0019خ&g(`\u0001\bc!~x`%P2L\u001f|\u0010\u0016ﮏdy\u0013?n\u001e~\u001c~W\u000e\u001bd\u0007?p\u001a~\u0016\u0014aP\u0019\u00178J\u0010\u0007E\u0019`'`^\u0013۹\u0004;I\u0005{AA2\u0007 \b;]~zꥋK`.\u0001^zzvzzl(KzH.Z~\u00063J\u0012\u0011\r\u0005;\u001d\u001cA@l]0^\u0018/}Ztx鞹x\b? \u0002_:ޘ__!_ Dx\u0004\u0001g K\u0007>Q^z\"=N]\nvP\u0005;ۂ]\u001b=G~\u0001ka\u0016%\u0006\u000b{^XaߦT{\u0004\u0015;+}ɑ~S|'%i%]\u0010\nk\u00148Lq (vpP@Zt\u001f0\u001c\u001anH\u0000wg\u0010pPMmH\u0000$KC;SE%HR\u0013u/#as]Х\u000b\u000f\u0016.ANJ? VpVVNx\u001e\u001aٶmW\u0006V\u001a\u0016\u001a坭3JiN*\u000e\u0003\"(^%O\u00128\b\u0007Gb\u0001?\u0000uM:5҄Di\u00002\u0012xNE\u0001B\u001d\u0007FFA~\u001ao\r+[#U0 Rzo[&m4NN;\u001fW\u0003bD{\u001cX݁!k*\u0013\u0005\"\f#=VZ$ؔA=\u000bRBE@F\u0002qe\u000b|\u0002a/\u0006OG5r\u0012+\u0003 c–nVv 1\r(뉪{KBr&\u001e\fRi\u0005ɦ\u0014\u000e\u001crBT\u0017=\u0012Gz\u0005/\u0002E`borg!(e3\u0005\u001b\u0002ZF\r/\\ 8h\u0000J“ϤC\u0014q\u0004૔\u0014vQ$W \u0000\u00146fQ(\u0000<\u0010\"Xwjc\u0002Ȋm\u0006ّ6{3n)S~nTKhnB^\u001b]\u0000$/Iq$\\hJ\u000b8d6\u0016B\u0007:\u0010\u0006bry\n`\r|W5Cܝ!5KPf8\u001bV\u001e^l\\Uj!)Pe~.\u0019IQ\f\u001ehn\u0019\u000fJT\u0007[QYP氯К(\u0012{9C\u000b^\u0017o4B\u0019\n\u0017zrB0\u000eʃԔ\u0011\u0002%\u001aĤ¨$)ciњ\u0001v+LsZ熥\u0013gsT4\u001ahP#\u001a\rULzk.\u001b-Йw߻\u0013'pρ+\u0011Q$q?pG 1\u000b-|pq-yEB]+[PDPf.-#?b`Q\n\u0016RU\u0015\t\\\rZr]e>\u0005R\u001a&M\u001d5\u00108%u|\u000b!\u001d1P&\u000fX,\u0019ê#&g7AeY\nٶئnV9*B綾\u0006bBf\u0005\u0003ܪuEC}5$\u0001OZb\u0003\u000e\u001a\u0011\u001dF\u00183q\u0016\b'eJ\u001dA\u0011|\u0007\u0016\u0010Ц]p\u001a#qIr.,kZ ^3Yjӗ\u0005/.vE\u0016v\u000bxh.\u0016\r\u000b\u001bۖ.ujL\u0016\u000b5a&I\f:\u001en\u0018wRcs\u0003%zi\\\n\tT-A4\u0011 Ê\u001f0BvL\rC^h'7^\u001d/w\u001d\u0010\\2\b,ĕ|,Q\u0000^\u0013!:ibv\u0017\u0010 \u00104t2S(lhð0A\u0000\u0012&\u0015]0\u001b6rP\u0000\u001c5 =bz\u001d\u0003\b\u001c\u00008@K\tР\u00139:+\b\u0000$\u0015\u001e\t/dV\u0015I\u001a\"\u000eGi\u0011\t\u001aR\u0014F)\u001bb\u001f\u001e\"@\u0000\u0012 7'rB\u001e-bpZ\u000e\u000bM&\t:E\u0000N̳\u001dN/.\u000emqعrN\u001c\u0019\u0019l\u0016\u0002u\"\u0015m\u001b!\u0011(j\u000e\u0000\u001d,I\u0011\u0006!e)\u000e$\u00191U\u001c\u0004Ȧa$\u000f\\\bĴə\u001ai;F@l+ގA\u0001\u0014v\nنd\u0010\u001a^t\u0010\u0017Α\u001fɈlBбPg\r7Voč\u0011da\u0005;eߔ^?>v@O(J$eB`Ѻ\u00185I\u001f\u0005 \u0004Wj%\nh\u0014\u00104\u001e1S\u001d\u0010^o\u0016\u0011ؔ$F\u0016LJq%CD\r\t\u0000p(\u000e\u0016\"yl+t,Z9ya~`uAǎ*|Պ\u0006қ#)l\u0019\u001c\bn;\u0002v\u000e&^0{\u000ef\u001c\t\u000b\u000f\u000b\t \u0011Mۊ(R9U\t\u000eT\fAR\u0011cG->\u001e0 r\u0007i>\u0007\u001fu\u000f|{e)Jݬ\u000b3\u0013ٜ`\u001f.ku\"#9\n㳛\u001e\u0003D&8&^DQ˿\u0018$3f4$\u0017\u0002(EWQT\u001e+rCm;\u0019i{,\"\t\u0002\u0019\tگZ\u001fp\u000b\u0004\f-z\u0013d\u0004{UP%}R:\u0018OC08p\u0014\u000bBFG:XXFHƂ\u0005 U0A7gm<\u0015~Ӵ\u0010\rҖ(k\u0000evQk;Hf,dX̔(ܛr\u0011ȓB\u0014T\u001c\n\u0013g\u0002PX,ł8E!~\r1\u001c?F\u0010?\u000f\u0001Ω$.s\u0016Ei\u000ep0$\"\u0002R6\u0013L2ASaPpobE\u001fT\u001a=nWm\u0001(}t=\u0007UlO(\u00181Q\u001bKl h\u0013\u0000\u001c8\t;/tbA|\u001dJ)H@w4i\n\u0000E9DZ\u001a-\"Ts\u0012ҠT\u001fb'(LbJU,#Y\u0000Isl¶KFĶ#4\u000fMwP\u0004\u001fh\u001cP\u0018\u0003\t>\u0011\flZ\n@x\n\u0015\u00119b\u000ftء]ͤ\"m\u0005\u0013ɣ\u0000:\u001e\u001b\u0003\tS\u001eb\"Aթ\u0012$5Cunt#|Ҝ\u0012F(\u001e:JJ5@\u0016 V^\u0016J\u001f\u0018qBZDnnI\u0001`ralgv]\u0014\u001d@\u0015b;\u0012b;\u0010b{n؞@Ncl?U\u001b7V\u0005`\u0003`;H&ٮ\bE21fIv1v|\tv\n\u0004U0Ͳ\f\u001f\u0016&Z\u001ao. Cv`â!\u0016Cw\t`w}\f~*-\u0004{(\u0010\u001c[\"+D;V`?`a`'w`*\u0002lG(w\u0001sO\u0007\t\u00070`]\u0004dGT\bA*n!?.`_`\u0002Sjف\u0002ϕ\f5|6*V\u0010 U\u0011Jtd:d\u0003gJ{<5\u0015XT]ᏔL%{D\\\u0012\bD\u0013\u0017\u00114\\c/xH\u001a\u0016)wQJ]\u0015E\u001f@aLaa\u001c%3\u001cgR4N+’hJ\u0014AR0U6HU\"k@\fQLz)fGdcBbWr=P#1Ӗ\u0005\u001f\u001c\bZ+\u0011:\"=X\u0006/w0id@Kl\u0018j$d\u0014f\u0010bf\u0019>\u0011x)\u001c\u0012a9Z!\u0004\fL\u0005\u0004q\nD\u0013\u0010̉\u0012\u0006\u0003\u0018\u00030J\u0007\nHdZ\u0000٤Tmp\bգ\u0003^~,mɭ\u0007n7\u0010x\u0001\u0006V/\u001f\t\u000ePW\nMe }K\u0001>\u0016\",\u0004co\fy\u0010a\u0006-ԧ\"\fԃ*ӁrA\u0015\"A5>jچ\n3;zw-\u0010\u0000l\u0001\u0012i(@9:\u0004\u0005\u001a\u001f\u001d\"ְF\u000b\u0015F6K!n\u0005bQ\u0000q@q.4U8$~,\u0019\u0000j\u0004zɼO)\f\u0013mj@\u0014q\u0019*\u00042>m7o3ۜ-bӮ\\\u0018^\u0013s\u0001\u001fX[AC8%@\u001eX\u0002g4sۏ \u000e ʮxA\bWp\t\u0010r.?ͧӱjdz\\\u0003o+\rg\u000132_7j\u0000\u00156RBE,4\u000b8vpA\n\t?qa|J\rf\u000fkZ\u0006\u0000\u0017T\u0016\u0002\u0006A!\u0007\u0016\u001dv6\t\bHK^\u0016>*=w\u0001\u0018\u0014KF\\\u0019\r.\u001d˜A\u0014\u0018Ɏ\u0012č4V\u0003\u000e5`Y\u0006\n\t\u000eFf+\u001d0\u0010y\u0000\u0016\u0000\tŃJ=\te\u0010\u001fҜ(0Ή\u0001\u0017\u001ajX\tJL`X~2l#\rA\u001eNC'jc팃Eh\u0010<0B!\u0015NlReMx,HbB\u0001oHi@\u0015\u0013#\u001f\rQv\u000f@RBD\u0013\u001c\r\n9$C\u0014`\u0018Τ׶l\u0000\rAku)6\u000e7̠Hm~\u0007\u001a\u001e3-8\u001cx~|`l<\u0001\u0001@6-\u0004Nrg\u0007\t҆P\t-\faPI\u001e벳ex!\\6W6dp8t^\u0017_TJ\u0007\u001a\u000b\u001a\u0018BgQ/\u0001e\u0001\u0002\u0000\u00074ש\\\"Lqv~m{\f\u000fRkaT\u0018hl+ \u000fhT\u000f-@<4'ք6?\u001cXRD\u0014Oj2tU\u001c5P\b٬\u0017D#FTI\u000e Q\u0010RZWC$\u0000\u001cR\u001e\u0011\u001c5P~$@w\u001e\r\u000e\u0007\b\t\u0012\u0011\u001f'Օ40\u0000'Zr7,\u000f4;, 6 \u0019%k.Tje!\u0010e:\u0017N7K$o\u000bR!${@ X\u0002;\u0002\t\u000b=jD\u001fͩH9r\u000ee[H,\u00141A.CrH)\u0004\u000b\u0016\r.?~\tDT\u0013(#\u0007]%j\u0018Pg4\u001f\u00008\u0010ZR˂bވ-n{Z!B\u001e\u00167XH~\u0000\u000bf\u0016#I\u0012\u001cH\u001cDC5e5J)RT:\u000flX(%/Z\fCR3v\u0019YlޝuL|\u0005rԈuIL\"~@t+\u0004\u000bw;ֹpym{\u001d]\u0000\n\u0006m*KS逸̢O%\u0017<\u0018Qu/\u00191?Ҍr25Ƥɐ@ \u0013x:\bxN9\u0000\nA\u0002!I\u0018W*\u0014a0j\nnn_57l*v\u000fd6\u0016\nhj\u0006d\u0019\f214FUG\u0013\u000f'\u0003h\u0018:<)}}Fvp\u0002o\u001e$B(\u000f,N\u0019\u0005ɰJ<\u0013l\u0000L\u000fJb-vn\u000f}\u0000N4\u001dBm{܆ΆZm?W\u001b\u0004x !\u0003]\u0007F\u00151m^)\u00182\u001eZ>6ǜZCi\r/D\u0015I$#H'\u0004mB\u0010`҄63O\u000b2AA\u0015ꍕj;j\u0004ODK3\b]%~D'lj틼p&U\u0002STe^PHqDJ\u000bd\u0010jAE%g1hX!ar+mLm&\u0000\u0000Aa\u0000dp<\u0004Ix\u0013\tdZSQFʬ\u0000N\bVfX٫2յ=mG\u0010α\u0011\u000emi\u000fRO\u0017\"4!|%\u0013\u0007s(JSZ\u001a\u0005SK٘T\u001c\u0003 *\u001d*'GB%\fTJ\u001e9TCE`@b%\u0018\"ő X<\ngG2]4u.0\u001dh\u0006,i\"vz+}}u\u0005?Ob\u000eqtrX\u0013\nrjQ+L)A@QS+J۽ve;effbf;$~~\u0015HIza\u000fSj\t\u001fޠ\tlW\u0005l\u0011\u0003\tAS#ӵR\u0014AZ*$>(=\u0003+J`{&\u001dm!\u001d@\u0010lK\bZ88\u0017l\u0018.\u0000A\u00034eپ\u0002)sk=Fَ ]\u0013ٮZ^&Ll']\u001cn\u0002\u0001dt\u0000ӞO(\u00124\"ݣ Bؾh\u000e\u001a\u001cCvϊؾ\u0012NI>IUlWRl\u001b1\u0003?\u0007Q\u001d7$Ԝw%?0\u001f\u0012~cIH4\u0000\bv\u0011\u0005@gZ``OH:\u001d>Zb`\u0001s\u0004I\u0011\tIgb`5`OV=1l/3\u00101\u0000\u0001`\u0007g\u000e\u001b\u001doǘ`؞f\f^\u001d@\u0014T&BYJ\u0002\u000bfD+\u0018\u0017:/`9t|(pjz@GX\u001dEH)f\u001b\"&EjQL8\ba\u001c\u0002(n %\u0018\u001bpW\u0003S4\u0018J\b9\u001d9x\b\nn\u0019`\u0014t\u0000dv\u0019l\u0012X1|ٸϠsW,X\u0010\u0015C&DGYn [][\u001a\u0014o%--y\b\u000fQ.T\u001cL\u001dL?YxVn\u0005̓\u0016\u0017rwfꛫo\u0003F\u0004`;ſ,qAPڤ\u0003\u000b\u0010y0PpbH6q`?¦\u0016\u0007렌8ʔ\u001aqF\u0003:Qh_Qs6h\t=D\u0003\u0010d%\u000e*\u0001\u0017@\u0000\u0016\u0017\u0005J\u0013ā+}\u000f, \u0017H0/H!f\r\"\u001dH\u001aBB5!u?0'0\u0014\fD;\u0000>x\u0017S\u0003^2hB9fl>HLA\u001a?!m2\u0002'\u001fi)\u0010\u001b:\u001f1Hrh/^99<0\u0019qjP;$4\u0017:}\u000e6|\u0007A\u0012?Apʑ\u0003\u0019iH<{\u0000zԗ\u0015/\u0019\r\u001b <)gR(\u00194\u0013\u0012ov>w2 \f?)%\u0017\u00012\u001b4`\u0004y\u0011*gG\u001f\u0016\u0010x0\u0018Bxc\u001f\u0001\u0001=Aj)r!\u0018E\u00037\u0017i^Ԥ\u0012+@dO(@D)uޖ\u0003\u001fI\u0017\u0003p[>o'\u0018ܾ!GTB(\u001f\u0005\f\u0001\u0014\u0013i>E22uJ5nԪS!c\u0003\n>\u001cFv\tMF'\u0000=\"\u0006Fxyx\u001e\u001b1gA%1D%c\u0018ǧG65Ak\f\u0012\u0013z\u001d\u0006\u0014IQ\u0010u1\u00078CTwn\u000eh`D\u0011q9\n\u0002QpSJ\u0014ձ\u0018\u0016m+\u001a\u000fr%!?YXI.8%%:KEre$\u000e$\u0000\\\u0003,\b!ڃG\u0005y\u0000DܓۆD˔׶s8\u001aM\u0016i4\u0005\u0013\u0002x\u000e?sP@DvFusL4=XEA\u0011G|\u001b\u0011\r\u0006#\u001aR<\r\u0015\"\u0010%Z2\u0001\u001b\u0016JyZ\u000f}f\u000e\u0010\u001e\u001c F9@\u001a1\u000fn\tmo0W6r\u0016\u0005y$H)~I\u0006b\u0011\r\u0003f\u001erHfp½\u0011yHr1t>A_^Ǟ\u0001ذeG^\n .,\u0019T} \u0007]I-=^:\u000f{\u0012X\u0001*H\u0006\bHy\u0003È\u000f\b扒\b\u0015Vƴp\u0011#2=\u0007CR\u001f?`p\"v#v\u0012)M΁Y~\u0000<\u0007\u0017\fqM!\u000bfh+\"`P\u0005$\u0003\"C9\u0000:\u00100&\u0005d\u0018VX΄s\u0015\u0017N`\u0004vUȕ-\u0017\f\u0011&+툮\rm~z@0\u001f8\u001e\u0010\u0006}\u0007\u0017+\u0013_65# H\u001d T<0\u001a\u001ap\u0001Ql\u0002\u000e9KLSH\u0013\u001b\u0006\u0007n$1Žm*tH\u0003mTyJ\u000f!{Co\u000f\u001d4>n^>ٶ\u001e\u0006q*:XN͎854\u0001hDIno1ڐ\"#\u0003\u0012d&\u0019tR'\b`P7\u0002 Z1BAR\u0012I\"y&\fl\u0000}J/9\r.[M0n\u0007d\u0006\u001a|\u0010J8ÝNUk#Xړ-\u0012\u001a\u000f\u0007Q\u001f\fUY>2\u0001H*U(?\u0000D\bwT\u001aу\u0012rg\u0012\u0017\f\r\u00076\bA\u0003\u0002Q.'@邕\u001dr\u0012ar'nD;\b\u0000)5\u001d7=\u001f\u001a\u00132W\u0005wA}B?ey\u0015h<\u0015m\u000e%\u0002A`DQJ9\u00016ZEptS2\u0013qLPeS(E\u0013IGL\u001bspӪX\u001bq5Y%\u001f@9\u001f\u0003r&ݱ@o]\u0006\u0000{늲}{\u0006S\u00179&\u0003\u0000'\u0000=$.%yAR?\u0010\"'UÔ+FX%\"p\u0004ig:]`Qqt\u001b펖IㇶlJ\tаp@[&\u001b\u0013\u0014\ts\u0016\n,@T)Aq8Gdz\u000e\u0004*\u000e(\u0010\u0012FWlڿχJ@W\u0005~qym_XNmZD$CK+3ߜ\u001ci,W?\u0001̋\u0015gH+ѯBxV6]p\u001d\u0000v\u000bvG\n k\b@\u000f\\lW=ÒD;0]ı\u0010O\u0018 o߻?'^m\u000fuS.3`\r\u0000\bQ\u001c\u001biZ][\u001fzZaDOٮww4vij=9d;ptd{jddOP=vݣ*eԿs\u0015x\u0007uD\u0006x\u0001M\\r07E^\r=\u000el70mɗ\u0003TeX:]{\"\u0003\u0000\u001fǐ퐙톗$S\n)۷6;j\u0015>\u0001xec&Y؎\u0019Fv\u0013h{y6z!vxUaJa;Ia;fHa{\u000b^R]3\u001dglMnEp\u0000Q\u0015,\u000bHǥg\u0011ʽ\u001be7\u000b#.(f&\u0017joXK~` \u001a\u0003\u001b\u001bGޯ0æ/\u0007v\u0010u\u000f\u0001Ӥ)bLXؖ,͞\u0004pF\u0000di\u0000\u0004pHi%\"!\u001e?p+,M&--M\u001aIZ\\Õ|*w\u001c\u0016\t{Hpg-B\u0005\u001ciưД\u0016}1r>2\u001c](\u0016.@lh%y\u0018f\u0014UJ \u0011V\u0001V>\u001dX&)vՂx92>PX=ڗ=)\nhtzG<[\u0016\tC6\n']Ң\t3Y\u0017b'\u000f>;i-*(eVh\u000bJQܤ<>Z;ak1tq%\u0014\u0001\f?U\u001a+H'ZMÌ`b\u0000\n\u000f\u0018\u000e$Adݠxe~@a,\u0004\u0019e1\u0007ez)=Yfr”E+,\u0000\u0015(\u001e)L]ĵ,HDw?`+q\u0001.\u000b\u0013\u001a@fK\u0001GK40h\u00169LP\n\"ņD6O\u0017zfL\t\u0016dP]PRB%M\n\u0001׳s\u0000)'ԒT&\r\fǩfk\u0007n\u0007\u000e\u000e\u000e~T\u000eg!65`\u0000\u0014r\u0005ճ1\u0005˗jp]ԉ2,Ot@S/Kb2B5CzM)͐P;\"֕<.Hܝc7w\u0012\tr`.;\u0016v\u000bh\u000f!A\u0019Ut\u0003HM\u001by}\u0010ԉ-\bȄ\"vŃ\\XH\u0001A&z\u001a1\u001f>(qi֥6v(7\u0003wւHb7n\u0013ҰIn\u0018\u00193<`) *q,z!yEd\u0002WڥJC-$~`\u0013\u000e\\C8\u001c3\u0019K\\)II\u000fB\u0016teye։I\u0005,;\u0005WJ7\u0017V]K\u0011+Q\u0004\u000fҾؔ@r@\u0015\nOL1h\u000fQ|gT\u0003a\u0016\u0002\u001a>x&\u0005wz\u001bཱ&~\u0018 t\u0016A`ĦDJiQ{‚KƝx(\u000fC\u0001z\b\u0012T\u001e\u0017%Qoc]YS]\u0013Y\u000bե^\u0000\b\u0000wLu\u0018S^Z~冠`\u0007\u000e_\u001a\b\u0011@zw\f!!FP+\u000f<%Ǫ\u0013g\"Hì\u0014\"}#\u0006LF.y#y\u000f.:Jd\u0004\u000338U$\u0006L\u0001\u0013p\b\u0003\u0016}\u0004.t\t}bđ1J˙a\u0019\u0001\u001c\u0015\u0001}B>22өV\u0000\u001a\fkB;Dnq{eJ9\u000eJ96l\u000e0V\u001c‹I@\u0000n\u0010B\u001cÎ(o.0|-\u0002::Rjj\"\u000e\u0013]᾽1ItvU: ~eN*\u001dT\u0010\u0011\u0012N%|bR3\bs;\b\u0016$vjKa$L[:Px\u0012쏠[\u001fp\b@Jp/\u001f13\u0018l\u0017(mWElF#\u0006\r\u00162\u0019\u0017\u000bj\u001fPI&\u0011O\u000e\u001dx\u001fv%Sia\\\u0006yb,\u00015v\u0005vVE(kNjP֎\u001f\u0010tU\f8\u0010b~\u000e\u000f?\u0012\u0005f]\u0018\u0018\u001b7\u0018u\u000e^I\u0003mIt\n\u0012!\u0011cU?Qw>|\u0014n퉱6\u0018\u0005>p\u0004|\\d\u0004B\u000e\u0005*R#\u0019\u0012\u0012M\\%\u000fDY\u001a\u0002P\\.\"f6\\,%D'p>\nh\u000b0F\u0000|%34o\u0017\u0001|]t\u0005?U\b@ӼxNKk(%d!i̫8G/P\u0001\rmƢElŷ2\u001dj)\u00046rw~#:6\u001fqE(٭4@Я\u0011̖x߾+o\u0017mlo9lG\u0012mD\u000b/\u001f\u0005\u000f\u0007HShBMr1\u0005\r.엷D0Jeƒwp\u0011d'P\u001c\u000f\u000bd\bc\"ψ]&\u0003@\u0005q\u0010V\\te\u001f 0oDtnG.N\u0005m@){5\u00061]L:X`aP3K\tr8?Ҧ@\u0002ܜ\u001f\u0018ء\\S^dK\u0015Џ\u001dIR\r$zt91| וH7ݓeoys\u0011\u001aygi\u000fl\u000fK*\u0003$\u0000\u001aC6\u0011\u001c\u0002q>Yw\u0012x>s1\u0003\u000b\f\u0007n']\u001c[\u0019ZWG#݃-ǩfgx\u0017Sh.Z8nΚH#]zen_2\u001f@\u0000,\u001c\nD\u000e\u000b\u0010̢K\u001b{=?CK:\u000bh\t{͠x#Yҽl5T\u0007J\u0017\u000e\nh0Ps\u0015b境\u0004\u0007!\u0017(L`<\u001c,\u0018\u0011-f\u0012i>Pq:%1q8#\u0002K6\u0003[$\u001a1sLaI\" +ĜD\u0005C\u0002\u001aYp6%|*=\u0019\u0006o \nK\b=&Gy[\u0010\u0018\u0001&3|\u00132N\u001e\u001fk\u00035+>;NAcoW\rn\\a\u001f\\>B\u000b\u001e2\u0006\u000f\u0016dhXˠVM]gU9vB>!=VƤI0?e59\u0005\bh\f\u0000PTH+$\u001f\u0005\bsD_\u0013\u0016`, \u001c\u0011$Tkk&\u0004\u0005p\u0013#(2Uh2P<\u0017m\u0013\t9X,bÒ[\u00199t\rz!f,D!j\\D%.Q+0BBdBTB\u0000A\u0011\u0003=I3?!\u0011\u0003;'%9tW@)h\bsK+уĚ\u0010!V\u0018PU%]:\u0002A)S\u0015:jBI)Rh7%h\\`$FJAp[\u000b$Y\u0011\u0005 7iQ$d:\u0015c1!>\u001fp|:\u0000)vŢ-Q\u000e\u0012\u0013:y\te\u0019\u0001dB}i\\\u0015%h[R\u0003k\t{\u000eC\u0007\u0012\u0007n=\bB,_\u001e0\u001d\u0003\"pOͨ\"$vT/G\u0006qTuex\u0015\u001e0.I\u0011ɫ\u0000ZP]e\\\nu]K\u001dv[t@R\u0017n˄\n_\u0000xC\u0007op\u0007U6X,.x\u0016\u0013$@K\u0018\\J\u00078E>stream\r\n\u00058^4H\u0002`\u000fI\"v̂T\u0006\u000egˇrm\u000b2ۍgAmfRAL\u000fpB=ΆW\u0006Z=k\u0006/6ŬtpMʠ.\u000b\t\tlІ;*\f0S'\\~k:I8!\u000e~!\u001f64\u0011S\u0002|ISb3\u0007-Pk\u0014G>#w\u001főI\tp\u0000Gn8Fn磁^I\"c\u0011@\u001b/{\u001d\u001c8\u000e\u0006\u0012\u000eZ $\u0000\u0001\u0011\u000b\u0006m\u000b\u0006]Ӟ'R\u0013\u0005\b\u00196\u0012WK,\u0001C\u001fv\t`E(6\\d^S09\u00149d\u0011\n5pn s:3!HnI\bb׋\u0013\u0011Ĥ1!\u0015!B\u0010\u0004 \u001fW%.\u001d$\u0003RmɎc%\u001c20x\u001cs:4\u0016736 \u000e\u001d\f-BP\u0003?Ё|e?\u0004XrP\u000f\u00033\\$EEv\r\fb01\u001a\n>\\\u0002\u0017K]D%\";K\\tnĕPJuܑp\u0000fI\u0015\"D\u0002\u0018Qx[-Ϡ \u001eIm\u000f%ʦT\u0011Ё\u0002 \u001b\u0004Nu&&pp`Z5cA*0Y!%\u000f7JZ\u000e/%\b\u00125\f\u0005~\u0001\u001f\u00107\u0017\u0016DwDXhѢ \n\u000f<\u0006Ge!3\"\u001fC\u0015Ul`i\u0011j$VpI >А\\\u001c\u0006/\u0016I\u0000g2\u0006\u0016mrd\u0013uRE\f\u0002#z섨\r\u00056lNaK\u0016酦\u0016x|\u0000ؗ\u000fxp\u000e)F\u001bd޷wY݅\u0011e&X\u000f1%T(l\u0017\u001b+1^P\u0004#4\")\u000fB\"/P\"\u000e\u000e+cz\u0019E~\u0000R]*+Kk*nۖQ[\u001b\"Z\fBRLl: \t\u0003u\u000bDa/\fc\u0017\u0011\u000307R\r\u001d;F\nrp_0\u001eRc2Q\u0011(\u0018~-$XXh\u0010\u0004\u001e\u001ah\u0018m\u0010_)\u001fgqBl\u00002\u0003\u001a@Hjx@\\U)\u0018\u0001?l\u0014\u0018+0F-\r)\u0002\u0007eb\u00198pFr,\u0012$`+>\u001b:\u0015\u000e\u001c\u0007D16\u00109\u0017<\u001d3\t\u001fท\u0013!H\u0019emt\u000bAlXjڕbìBՅ:X\u0018^\u0016\u0018_#a\u0014Uh\u0007Lコ\u0015\u0001\u0000;T'y|hG\u0005\u000f`EœQ\u0004p\u0010\r2r9HN\u0010ݹcBy\u0002\u0012CӓK3*|EtE\u0013pPV\u0018eHCϫS\u001a!gF\u0010wh|\u0014\u000f]\u0000~~\u0010\u000eb#\u0004U\u0015\u000f\u001bE\u0016±ۀ&(\u0018}| \fY\u0006IG\u0002;\u0012\u0013V^(%Y\u0012S>dBLN\u0013\u0000c<.u41\u0004HdZ_hH\u000f\u001c͓\\O\u000b\u0014O Q V\u0012q:f\u0002Y\u000eVR5\u001c1;(\rR\u000fxDf*\u0016$M*vY-G,&^xdh\r_\tb+\f)m?\u0007\u001cy4.l(\u001a9.\u0013t\u0014\u0018j\u00184q\u001d\u0005\u0000\u001aèl\u0015\u000f\u0003vVej\u0010\u001a+\u0016*_,2^:\n)\u0014XP\u0004bI7ee˸y\u0018\u0017\\\n3\u0003(\\!d\\\u001d\rЛV3\u000f\u0006ԅ\f8\u000e#\u0013Yѧ\u0017i2A\u0011\u001a\bRXhH\u0003U2H0+\u0000C]*Z\u0005h\fGSvi|?\u0018ЛlXE\u0005t{|ov@2JH62(\u0000D9>\u0000\u0012\u0018:!(Db\\\b\u0011AͤTK.j\u0004\u001a\rP)\u001fSdXA\u001eu\u0007]mDa)\u0001v\u0006\u000e3\nܦ\b\u0000[ʀm\u001eD(.H\u0012!]D䥔sFɑuS\u0000\u0002\u001f\u0019~Z\r/\u0006ʜ'c*4@@\u0016 \u001d;+Jy\u001c:jm\u001a4N\nMї\u0003\u0010nOzB\u001a~r)2&\n%\u000fL('R3\u0007U?V=\u0015ğ\f+FnѼb6NBTWmŮӜծ\u0002ե\u0000R\u001d\u0002\u000bRAZn\u0015)ê|14\u00167\u00125W\u0004X\u000f2;I5M\u0016^4z\tz\u0004qt*k\u001f\u0018t!CzuU>L|bt㰀*\u0018I~=\u0006 Y/e\u001b2G\"\u0000\u001c탋X\u001d\f72$VU\u0010\u0016\bqu`\u0007\u0006?z\f~7\u0016zS^_JOIK\\\u0001ZOTZq\u000f?H )\u000beYT51\u0007壂\u0017|}O\u00105Zo'\u001a/5֟4KXtenƲ/=\u0014n֫^IάDc2Y}bX)W`a\u0012Ȩ:\u001f^\u001b%<6%\u0016:[Kb?0ƕZV\u0007UaV\u0016\u0006[},s7wr\u0000q\u000e\u0014WA\u0017px\u0006P\u0010\u0014\u000f\u000b\u0000$j\"6̨\u000f\u000f4X\u0011e\u0011HF>BQU\u0015(8Vb\u0013DV\u001e2ৄ0@;E2\u001aL\u001b+A\u001bi\u0004(5\u0012\u000bP\u0000:\u0003\u0012\u0001P643@2MMxbR9t6tW(\u0016ƦKį^c؝jYVzJX\u0013hR[CZI9\u0005}\u00025`\t?!AA%1Zb$1ۃ5]y嘊I<\u0000\u0010\\\n$aCҡ[fГ|\u0000CHCG(QG\u0004\u0007S!)yx%8ڮ\b9{ڂ#\nLsuE\"&7@\u0015o\u0005\u0000FIP\u000f\u0012V\u001332k>[X'N\nm\"\u00131\u0012CTk\u0019O;\u0017[NC\u0017+\t\u0007\fwpp\u0018\u001bw\u0004ײ\u0004\n3)dRW1{\u001b\u0016UjN\u00042Y#ɲѤb\u000b£\u001d96\u0012^al\u0005%R\u0018\u0006\t\u001b%\u0013\"7^Px`N\u0004`8\\!\u0006\\\b\u00029\rCҞ0\u0012W>\">l\u001d-K@N%+1\"+*Q\u0015\u000b:\u001c-e(]F+\u0006\u0003@.~a&v\u0012\u0018\\Ò\u0010,\u0016\u0014dd\u0013(i\"C\u000ee\u001f@\n\u00033i\t:\u00058$!75jhhh\u000eGۊƎ\u00168\u0000ڝ@.\\\u001fE\b\u000f\u000ey\u0010y\u0005&\u0016\u0013wE\u0012K\u0010\u0018J,\u0002\u0010J$vК.\n\b\u0019\u001a9\"\u0000>\u0010\u001cd\u000b#7CY[\u0012cj*nU[\u000b}\u001e\u001dɝ\u001d%\u0005؃I3\u0006i\u0019\"\u001c\u001c2\b?j?\u0002\n\r-\bls`X{BGN\u0005(8<\u0002%xg!)ɦŠ\u001a5\u0013g^IX~}cށAa\u0001a\u000fh\u001f\u0001\u000el(m\u0016\tBb\u000eystEG\u00168\u0016\u001a\u0004\u001fjVm\u0011\n5\u0012)ޫ\t^\u0019-L\u0003\u0014\u0000tw󊱬ezjbRx\u0014')}O\u001cS\u001c\u00033\"6ىcѲ\u001a\nyn\u00073a\tź\"8\n\u0003\u0000\u000e\u001b\u001c^\ne`~ZLԉqA\u0019\f\r\u0013b\u0017e\u0005Ȼ\u001cPHCrYӸi\u0013r2]P\u001c9.o1%\"Qu9:*B\u001fh\u0013tf\biN\u0014\u0016\u001e\u0001h8l*\u001f\r\u00030$m,v\u0002M\u001fмBFSdJ$\u0016\u001c5*\u0019?JQ\u001asHQ,J90acsf\r\u0019\t1\u0006`\u0014\nD\u00046\u0015\u0003ث`_\u0013\u0007\u0007k`#fn|tkǍ\u0010yuV,\nO\u000e\u0000D\u00042?)a(\u000bbP\\j¸륦8\u001c\u001f)):U#qSh\u001fH2٢BS\u0013P [.\u0001\u0000qK\u0011\u0019yo\u0011\u000b\u0007R-lZ2:\u0000Гm&?dd\n0\u0015֬\u0015\u0012#rK6X/\f}bJ\u0016\f\u0000a<\u0014cqkr[7I\u000b\u000fy#\u001f\u000e:[\u001chtD/\u0000zlI}3\u0000\u001fH\u0010\u0018\u000e!\u0000}`d\n(R*喖bE]6)΄\tDf^\t\u0015@l2*q6[k\u001f\u0010X0\u0019\u000ekqƝc|=l\u0010;\n@R\bB9\"T\rLv#P1\u0010X_lJ/ƈ\u0002`|\u0019\u0019\u001fA\u0012\u0012\u0019\u0003h4JmB^G\u000e.Ǯ'X殟8c>,v\u0014WD\r)ąd(cMq+,d\u0014\u001d\\['I\u001d®%ͮϙծׂۥ'\u0006(pt/\u0007&KcVKA\nU%ͣ[aQEAY\u0012:԰\u001e2(n)`ë\u0002\b\u0015\n\u0006\u0000]7d]]K_K,@.\u001dt+\u0000\u0014.j\r%v\t\u0003˻^be:~h\u0014\fWG]GF@U\u0003v飺̠`|к?s\u000e\t+Z9\u00103\b\u0016\u0004\u000b{\u0007\\\n{\rU)\u0001==\u0012z\f~V_C\b[\u00175(\u0007\u0000\u0005j\u001bB\t?I\nG#s\u0007\t\u000e~Q\u001e}x^Q\u00152'BzFz~cf_Oд\\\u001c@Y%_mK2XFi\u001c\u001ep\"t|\u0016\u001eSc=\u0001.*\tQi\u001d'~`\"zn\u001eZ\u0000X~ֿJQAP!Ki\u0018o=[ϭ`])A\u0001\u0010\"և\f7.\b'\u0016\u000f\u0011$|'FxJu.\u001b\t&fla>\u0012u|1P8=h\u0002\f@A\u0019\f%P貱\u0000[;Ջ\u001bkjZ\u000foj.\u0006j\u001ei\u000fzBųz^4VBՏJ5\ts\u0014\\=dd@|n0G8dXu{\u001b% Q\u0004tj}@׸n\u0004v\u0011J\u001f\u0003(06\u001c?շ\u0000§zT=w?/]\u0002z8;\u0005\u0006$P?I4\u0012ׁU`22@\u0014a8M,\u0014PȨfm!\"_\u001b~0 \faf9!E\u00107`nVNVZz>*)Vld y3\u001b!c\b-SQvI_zSQ\u0011mvL6[bL,h^\u0002\r:h5DxdpNz*F+Q5\\AdMGіG\u0019=R!PegM&k@Io\u0006QK˃P\\s)3\u0005\u0000[anYUKbb5a{YZN]M\u0004Cyd7\u001b\u0001F@\t!L2\u0018\u001f\u000bvD\u001e?@$\u001a M-/\nP]ڨ#I\\Qɢ6\u0013IDD\u0002\n8ABV\u0007Ap`\bVu!8IXCK? RU۪N\u000e,-\u0017,W\u0010\u0001!`U\r>\\3|1\u0018d6\u0002QR\u0004`pB\u000buJ\nϫdcV\u001f`5/S[,I\u001cIO\u001d&mlvM:XsY\rEB84P\u0006MYlΝQ\u001aK/5\u0004?\fH\u0017dad\u0012\u0003\u0013~P3j\u0014B(sTsѦ6\u0012^rR\u001a-\u000f\r#.1deg}mGOYU(һBX eX_I\u0001?q4i{BĨs( S\u0000\u0004\t\u0002\u001b\u0005Dg\u0010\u0013<:n\u0011,\u0005K\n\u001e p5\u0019S\u0000e3`\u0015Q0W\u0003׿)?0Kr˥1Prjyhyh˕O[}6\u001dSk~*KUy$7Tmxq\u0003a\u0019,\u001cL|X\u0003\u0004_@'m5\u0012̓\u000e\u000b%\tè\u0005}j΍\u00029T6kH`AP=v\u000bsiĶ\u0016\r\u0001AK\tk\b]\u0010/Jxލ\u001c\u0014\u0006#cgb\t\u00063\u001b%ߞE0<\u0000\u001e4Bs\tE~^éf\u001f\u0010\u0004\u0001\u000b']̏\u0016E\"'&xX攋jlPD\n\u0015ԪNU+zx\u0006=\u0018M\u0003\u001f6P!0\n,\u0001ri;leY=TpCTȐ+w\bۿM\fn Ji*B\u0016P\t\u0005\u0007#˽r}^\u001fW\u0015?&?GFfF1BV]b;`\u0019(\u0000\t(\u0007\n\u0017\u000eg'^gW\u0013/KP,!Rh_t-\b%I\u0012AB\u000e\"%!\tgpz_\u0004\u0012\u0006\b%nJṞ7E\u001f]^\\05+Bv^i4&z\u0010]X5{;\t\u000b\u0001\u0014\u001f\f\u0016wn\u001f \u0007\u00183\u0007;GA#\u0010=ة̬u'a\u001e\"^pQ@$P[\u0019||\u000eqTp;F\u0015Dko\u0003\u0004\u0019\u0000\u0006a\u0010Ḿ鱍w^\u0015Y\n1.S\u0001?d\u0002p@\f/r\u000e\"z<4I$\u0001Q'r:8\u0000\r}\u001aOÅ\u0011~@⭐ &l.QAf\u0001\n#\u0011\u0015JeGTX\b61\u001fC:AC2U\u0002mAw\u001e;33J\u00041yi\u0002M\u000f0>qq( c\u0016\f\rVi\u001c׼x\"W\u00104\u0012﷚钋\u0005=jŰ@NAxA&\t\u001aIJ̩\t̩iY?p\u001eJ\u0001\u0010\u000e\u0015q\u001c\u0012m.ӊ{w#ݺ]\u0002,P\t>h7%\u0005w\u0005\u0014mFdp\u001a\u001a\u000b8;\u000e\u000b\u0011;F-<\u0014\u001e\u000e\u0012%\u00027P~@\u0000[,\u001609\u0006I3j@`DV^!ܻ`\"JC$7AM\u0000A4\n\u0014\u0016eG]\u0018U\u001b\u0007X\u0018;6QD\u0007d'[\"SU,-D\u0012Sm(۹-X\u001e024`\f΄s?p\u0012`\u000f\u0018\u0014\u0000\t:\u0001\u0012\u0006[C*j[C*nP|#\\:Zh@x!(tCŰCtdd?\fEǪִYxHQHA6w\u0005\u0016yD\bI\u0014F;(v0\u0005\u0004e\u0000\u0019Lx\u001cQE\u0017:g2\u0014\u001a\u0015%Z\f\u0000g\rU}kJ7hA\ns0\\\u001cO\u0006?0Jy]̥K*\u0017^\u0001xt^FG\u0014t=\nrh]\u0007mZ׿\u0019\u0019奁]#.i G.]tq夅7[[0\u0016\u0005dPػ\u0013\u0018\u0007T׏N\u0003.g@\u0002\u0004SУ\u000eCvPc\\T\u0015\u001aqn{ra/s%\u00004OY4SP\u001fo%>м\u001es~ί\u001fPOz.q!q=,H8\u0011J\u00008\u0017ݧ\t']ʂ\"..\\\u0005@O=[)\r\b\u0000\u0001}\u0000F\u0007H5Ql0\u001aC\u001bq>C\\iܮC,\u0011u}'r\u0007\u001e3j=\n`ix٭Oy\u0006'-{\\\u0018tO\u0005\u001a=f\u001b9l!\u0001l\u001d\n/\u0002„k\u0006e\f\u0005\u00033\u0000`$\u001e\u0005\\t\u0014\u000foPx'#\u0006\u0000?\u0019\u001d\u001f\u000e?#xC_~h\"^<ĩ \u001e\u000fA+\u0005p\u0012$@H)a\u001b\u0016faXf\u0013NDq|vGКo\u001cKn\u0007\u0012h@\u00000\u0019D\u0011SN\u001b$\u0007Tʄj\t\t{HVa\u0006PD͎P\u0012o\u0017n\u0019CeӰ\u0003VF\u0000Fx6Im\u000fσ8\"SOF\"?>A\u000b&\u0000Yi\bo2\u0014LH\u0000\u001cG\u0017p\tZ;lw\u0010\u000f\u0000\u0006kseȐ7\tgrGH&\u0000F\u0014xx5x:y04?\u0013\u0019'kJ)}'`\u0004CC\u0004n4)G!Iir]aRG\fѠ\u0006\u001c\u0000\u001aA%@RCL3b}\u0000Ŕ(DL~nI\tqmF\u0010Dx\u001f\u0002d!u\bJ\u0010<\u0004O\u0018Zhq)<ޥ\u00153\u0011'7\u0004X\u000f\u0015-W/)I\u0006jv\"\u0011\u0005ZZUi0\u0006YplaD>[\u0006>n\u0007\u0003\u0002@ mړp\u0016:GEB\u0004\u0011[2\"bBݨ,#Hp+luҔREJƑ\u0015\t2\u001f\u0011L\u001c\u0011O\u0002m\u0002NbIYàż6\"L/+5S\r%>1\u001f\u0000L\u001aoU\u001edv%\u00073m01H;`g\"\u0004EQ\u0001)e\u0012$b\u0004`\nJ{qRD /\u0000|<\u0004`QP\u001b\u0006Yab\u0001Ff\u001c\r\u0003<^\t:u0\u000e\"ަ\r4q7 \u001f\t\bȻ56?`R`sNSDSdr\u0015'~JF'\r(8u.:)SiZt\u0016Qv{w\u0001uW\u000fs\u0007zbTXJ\u0002\u000fd$\u000bblЙO\u0006G@Lq\u0016\u000e\u0015Gc\"ǧcߧ\"Jz!\u001fz!\u001dA\u001c.(4P\u0005\u00127c#XU.0aMg\u000f.4\\**\u000f\u001a@\u0004#`=(\u000fC\fӋY.\u0010#|EhX42<\n.N5\"\u0006K\u0017?&AHn\u0004Q&\u000bX.\u000eDiS(\u0000Ǿ-&\u0004qe5X\u0004\\ZBu5W\rNe.J.,+\u0018 \u000b&8\\\u000fZM9\r*5g\u0000Q6\"?ad[ê\u0010d\rJ2\u0012J)\u000b)Eê\u0014\u0013q/\r\u0017\\axT*\n1\u000eMp&I\u0015JBۄۺD\u0001XӪb'4\u0002o\u000f,\u0010u7+B\u0010Wp8CXEހD:b\u0018\n\u0002\u0013\u001aM;#\u000eBw\u0014~սP]Pϡ\u0019wk]Y\tu\u0011\u0013;EӖ<\u0017>\"\u0004PE=9b)3?`M}S\u0018\u001b&=u76\t-n&\u0006\u00179Y\u0004\rΕ\u0015+#?\u000bQ#\rQ\u0010\u0003\u000f(kz4\tA1-F!M\u001fM9V%cN\u0007%|0[X\u0010\u00150HHZ@(qe|Q0&m\u0018\u0003J|E\u0019\u0006q\u0015c\u001d,D\u0004\td\u001fhF,\u0000նa\u001c\b\u000f\u001b\tEw\u0014cJ}x\u0014\u001b$\u0004WPW\u000e\u001bhQ(\u001aڀ~ \u0005rb\u00118\u0001\u0010bXϤ?`\u000fBܸ\u0002@*r>\\G.Y੪9:9\u0012Z\u0014>#F4dWSl\u0011w\u001f\u0000V|U\t\u0007`*\u0016\u0004$\u0010\u001b*Nфp\u0000Xjd\u0012@\\\u0006Ui/*TH\bt\t\u000b\u0000.\\]_\u0002CEؙK\u0001\u0015K\b\u0006KY$5m!\u0010(f\\Z\u0000\t \u0017\"^R~~W\u0011\u0003rh\u0014\u001aXH\n\u00029lfF\u001bfFAfB?Lyi7 \u000b#\u0015Q6l\u0017W{Pc;2\u0003\u001aA\",\u0001\u0010\u0010\u000eB2z84`R\u001f%)s\u001f|\\\t+|\u000b\u0001\u00130:E,X\u000elZPic29T\u000b\rkT\u00015*4rh,\u0014\u0002V\u0014>׬(Ȩ@A\f9ҩU\u0013\u000f \bB0NF\u0002!\u0017\u0015~3}i$Ȍ\u00019,›\u0014V%\u000f\u0019m\u001a\u0019զ\u001dty8(\u0016R_TĽFPFv\u0017S0=[l\u000e\b\u0001G\u0012U.>>aAo\u0018T\u0016aPYG,ؐXd\u0011(^ɔn{{R֝K\b\"q\u0004aP:%V\u0014P9.$Z`\u0001\u0018\u001aZ3;J'~|@!\u0005Ǭ\u0018+H\u0004S\u001c\u0013XPR\u0019=ʹIC\b=sk\u001c\f\u0003d\u0016ꁫVh\u0007 \u0015Fha\u0001\u001fIH\b2G\u0018cIaQ\u0013⢑}a7\u001d\u0018\u0003\u0004PI(AȌK\u0006eq=\\\u001a̐\nBbMFG\tƲLpbWT?2\u0011mu( ;\u0015\u0007\\:\u0000*#vH\u0015ZcL\u0016Lj\u0010\u0010\u0007s0<,4T\tRt!\u0003?\u001aEQwB\u00175(\u0016R\u0018\u0010HyYшGI\u0001D~G'寓@$QϤݿAK\u0003KY1\u0007ˁ3\u00000\u0005\u001fq}\fF\u0015j.\u0000\u0003^\u001fL\u001fp\u0004?&\u001bVy(<\u0016G\u0005$\u000b!D8})iD$\u0019\u0016\u0001)?L<$Nl!\t\u0018Փ)?\u0000>\u0016Y0v\u000b\u000b bJ;pS]hsXa;BR\u0013\u001c?i^\u0002\u0004kJ}rH\u0005$7\"?pA]L5\u000f\nc\u0013N\u0002H9^\thP5S2!\u001c\u0018Rq`Z^\u0014ˌH\u0017xAY]\u0003cHǠ\u001cBm,\r:U\u0015\u0007&&MV\u000bsC\u001a\u001cj6na\u0005s\u0012+3؟FX<\u0019aDc \f(\"\u0017\u0006SL0?\u00002eF\u0003K\u0019\n(Nh \u001d׷I஽14X\u001cGQL!\u0016G1>!\u0017w\u0011R\u0004JTj\u00185\u00065c\u00013\u0018?\u0001O=f@1CɁT\u0010e&\u0003\f`M\u001d\np;\u0013:*Q ~݃9E$I\t]A\u000f@\n(\u001c\u001f0p(.mBq`LK'Q@SX#Vͺ)a{=\b8bt\u0011\u0003!t@\u0014\t\nĦ^\u0010\ba(D\u0002qH(!.}ZAfʄ\u00034\tV:@?!2Z\u0019sL\u0001u&p'r{\u0000Kܝ~9M/]s~=9w.RPAJ@Ԅ*gVEpRi\u000e\u0012Ä{:(w]ػ\"ػ\u0012]\u0007p9v\u001dqusAWzv{K_իK\u0001\u0011\tq\u001ar\u001bF4V.i\u0016Kh\n.5,~\u00150@\u001br\u0007Ha\u000e\u001e'/MS=Er9\u001et\u0001E\u0000p}Gdr}$6K\u0006ۋ\b||` ETf\u0002-epҥm?p\u0002SMӷ\"KTkd\u001b*aw.\u0012D]udCVZ!xZ_\u0011=\u0019zzeO\u0007\u000b\u0018\u0012@{XXU\u0000l\u0005y(2g#e\tC\u001byￚD/6DɃZsihF+a;1.$U~ѻN+ciZu\u0005e\"wL\u0001đ\u000eOU\u001eQAIJX\u0014\u000bDR.MA{\u0010X\u0005MV\u0006e\u0019\u0018\u000bj7\"l\u0015f6\u0013\u0016p\u00192ٌ\u0000\f.\u001cn54ΕX*<\u0014\u0003tʤg\u0006ijH^7\u001cxP\u0003HC\"[\u0012T&\u0003$*\u001bNE6+k\b8\u0014-@te\u0004@\u0001\u001d\fM'y\u001cV\u0002\u0014N0N\\\u0010\u0004X\u0006\u001d\u00155qd13G\u0012dbRU\u0000\u0007\\U\\*\u000e]*`‰\u0011IA68dTCH0\u000bɼ#zIIE\u0006@!ؠ!\u001eeVJsP\u0017\u0012\u001a<\u0012]aZV\u0018P1\u0003\u0015%Y\u0006*1\fb}[#]/:rْD\n-K`4֑(\u0012\u0010SL94禂\u0001L\n0R8L\u0003a\u001eDdr]dbLyJFy\u001c\u0011i̗!I5r樺&\u0013lӸ\rhitr\u001dxme%\u000e\u0016\r6LDa$(\u0003\u0000e8W9euەʬ1\u0017Aww,\u001bK/\u001bK'\u0015\b]\u0010ڭ\u0010jJk/'U40\u00031\\gyΞp\u0014t C3\u0006T8\r%/nD΂lH\u0004\u0002k\u001c(G@\u0012\u0012\u0006ua\u0002z#UH_~ s\u0018qB*īea+\u0005a\u0002Ȩ\u001eJϨ\u0000&Qʲ2\u001a%Φ'jAE\u001fM>#4g`\u0007:\u0016+BK\tʜh\u0001h\n<\r&b2t\u001bt\bW^Ѩ[.\u0006a\u0000\u0004\u000e\\c+\u001eq6\u0000*ȇ 咺\u0007*\"\\#\t\u001b*\tb\u0016A m\u0003O.M';ʩ\bj3x\u00192Cztlʈ1\u0001t'sƕ\u0013t*4Vu\r+>_c\u001f\u001b#~ t(\"\u0017۹ǡDL\",.MpecӁ\u0016\u0006V\u0011%K+KF!\u000b\u000b*W\u001d;WU-AE\u0017\fHohC\u000f3(o\u0010wwF\u001b\u0010Z\u0019ѝOsE.\u0016-tPpA\u001aw\u00188\u001b2\u00002\u0010(\u0004\u0000\u0010\u0001\u0012c0\u000b*\u000fcll*\"D\u0000\u0001ư\u0001h=n\" 1hɲ@Ho3A\u0004\flMJ\u0003Gy\u0004\rY}\u000f|\n\u0012h{\nyDSH\u0012\u0014++]0\u0010q\f\u001e\u000bI䰘\u0017ʢ-\u000ffr\u00066\\\u0010&I(C.KNc2&194\u0006\u000f<*\u0016\u0017gsJ-\u0006ŤL<\u0001XFʗ,Qq\"AThl\u000e\b\u000b\t'\u001e\\\u001cxeN(o\u0005\u0001x\u001a(/\u000f\u0013Ѱ*\u0000#Q\u0017=!`@/A\\2-\"XdA\\(r\ty\"0RjAA@\t~\u0014E|/Od)\u0011Cat\u001crǓU\u001fɠԛ](ꗂyt\u001eFr\"\u0011>P\u0012D/~4\u0006tf\u0005#cΙ\u0003K3\u001c\u001f\u000f\u00035\u0017\u001d\u00107bT^ abе:}\u0017d `A\u0014G]\u0012w)y3B\u0015PFuĻ)RA\u0013HM\nY\u00148#bQYYB%\u0007\u0012(\u0006\u000eRI!R\u0012y5\u0004\u001d\b|s`K\u0016M~d\u0017&^j\u0004U\u0014b\u0001\u0000E\f&\u001a\u001cW\u0017coA˖\u000f2(.\u0006\u001fvX\u000e\u0000\nADCh\u0013\u000eu׵\u0005kxu!\u0003nz<\u0007a\u000fl*Pv\u0007`K\\&2\\&k0FAa\u0001ޱ|\u0013HE\u0005>E+KL\nȩ\u0007R\fUF1\u001ceA\\6\u0003\u0007x~@rN!۞A1\u0006Af/.)&=l&e\bʝ!u-\u0002)\u0010M\b1Ű\"%\rBƸ^́'\u0000\u0001TIÑg\\\u0006b\u0013BppT.s\u001chbF\u000eD$W@]q>X%\u0014\u001c)9Ss\u0004h\b\u000fs#r\u000f4Bd,#$LG\u0014\u0015\u0019 p9ȸ\u0018Ęapvw'?\n\u001d\bn!W\u0006\u0012 7-^\nV.T\u001cZHAtC\u0007\u001a\u0006\u0017E\u0013.\u0019tZ>;b\\xRq\u0001J\u0011ƅ(E\u0018\u0017:.&\u001c!\u0018\u00176C%\u001f\bT\r\u000e\t\u0012<\u001c\u0018\u001b_\u001do\u0005Q\u0016\u0015\u0019\r)\u0018\u0004;50\u000bP.(P\"x9\u000fz^PCޥ\r.N\u0001?\u0000\u0015F9\rB\u001d$:\u000eLJDp@0'z偙r$HEY!\u0019\u0011H>G͡K9}ETړԥ\u001a(T\"\u0018bhB\bXeUl/l\u000f6\u0012\\4*u\u0003\n@)\b\u0004~\u001d\u001fp+,2JuS(A\u0016!(\u001e&\rjP6\r!\u0010*\t\u0017X\f!eS_R!Kjh̜\u000eꔻ>p\u0012y\u0003@EP\u0016\u0007L\u001f.:E%'}dJ\u00113)\r.\u001eǩ|\u00108\u0007\u001c\u0007\u0015\u001a,\u0003gLӧ0/\u0010,Ov,\u0012v݅d;)v\u0013\u0000\u0002dRfuu\u00194ɶ7%kd\u0014x\u0003\u0007Vq+!\u000bӹ\u0015$@'*NPh\u0014RJOH\u001azJ\u0013zM\r%\u0000\u0015{51Ҥj\u0019uJM~\u000bb1W.\u0016@)ң%KUc۩ei\u001f\u0001jl}V\u001f\n$\u0012\u000bQ>R=n\u0010\u0004;\u001a鰽{_l\t\f~^9l''^b\u001f$\u0017\u0007\u0004\t=\"ahE}\n]ztJ5`#\u0016@E.\u001dzEJ9*Sj{\u0000T&Õ0\u0002T]Jky\bvi\u000bvR\u0010\u0016\u0011\u0014\u001f\u0015P\u00004\u0000l\u000e-\f~\u0000ߎ 8Yjׁʴԃˈu\u0015_K=K7\u001d——>\u0011/}_lZ^_zi25~7u+:\u0013\tvnGTq,\u0017BeHՅoyg\"0\u0003}Ҁ]\"]:\u001dz]x]:.]^Ν\\\u0003~UI_k>K̴Kܥ#K7\u0015ΩquUy\n`3\u000f]\u0000~\u0000v5\u0003cȺ\f\u0000Wyʥ(KG4\u0015I;\n_z\u000bdw}Yw}B\u00037Fxʩ^],gv;\u001a:5Pfx\u000f\u001d:wm)\u001e8.|W~R~PN#ydm]$'\u0014\u0004\n{Da'\t2\u0013?&oOżvf\u0018˦\u000f\u0000咹QxXT\u0016M75Ejބ<\u0004GBkI\u0012ЛO\\a/.Tػ\u0014#D\n{\f\u001eЬY\u000bcܒ)2\f5\u0003+lR\u0001>d+1?Pzjݷ%&yo\u0011\u0018\u001a1D\\Z\u0001Q!(F\u000bz=z|F]&\u0006{@t^ \u001b@}\u001c\u0001\u0011bfi$\u0010N7\no\u0017bkhqln9\u001c|r=1l&\u001d\u00039S^cW&k\t\u0015:RF?ZySF-~ZRBN\u0014~Ʌ8htq~H6\u0016\u001elSq'py;\u0004wBb`T ~@\u0006,OOԗeP[ԾPP~ЉSgu3l\u001bGU(rF>\"\u0001P\u0019\u000b\u0017'B/nR\u001f^\u000f\u0004\u0012}\u0010=\u001e'k35ǧ!cb\u0013\u0014Q\u001e\f\u0010>\u0018)6!b\u0013w\u001apc^x\u0000tl|4V5\"?\u000fԲGRXkȆ\u0016]AИ@WH)(B\u0001P\u0002$\u0018\th\u001ea\bo V\f$W\u000e\u0004\u0005ye\u0017ʌJ2\u0017p0\u0018DBEh,\u0014\u0007?zXWsI_\u0010ޏf.̬u#6\u000b\u0016\u0001f*r$BWUh\u000e`:\u0006j\n\u000f\"\u001b@~\"kΐȉ+x*\u0010T\tP\u0018[J\fN'JXHLJ)\u0015XQ\u0000Y\u001e\u0010\u0013挄%5n{Tm~%\u0019{!OvMI.\\ʀu<\u0015\u0015#\u0014&`\u0000T\u001ai,\u0015hX\u001eg\u001e:\u0016]Н\u001f00%\u0002^T[*\u0007B\u001d\u000fy\u0001\bC\u0001\u0011\u0016O\u0006B\\kC\u0002\u000e*C(u-A\t{)\u0018\r:\u0011k\u000eih\u001d\u0010E\u0012\u0011BC\u0004E\u001d`c\u0005;'\u00109\u0002#\u0013v‡\u0018ݛ\u0019jخ\\lE\u001c\u0013`\u0001UY(\u0016(\u001749SH\u001a.\u0002`\u0007[\u0016ef\u0012uE ~Ck(9-\u000f\u0007H\u00181\u0003\u001f\\'\u0013C\u0016e|\u0011e\u0011G>'[,]O]\u001d!Fu\u0015\u0002W,ݫ\u0016Ak\u00055vLx\u0015\u001aQ\u0014\u0012\u0001\"`AHp \u0014\u0019/\u001e\b\u0006N\u0007-?nP\u0005T`I P\u0018@*\u0011\t\u0014@/o\t`AA\u0013\u001e8g\\ŕew\fB:\u001aT.\u0018$fЏS6\f4IXY\u0018Pp\u00067'мIJ\u001686\u001dZU\u0003\u001a\u0019Fb\u0004J@#(ۂI\u0014LpPX`\u0001\u0010\r\u0006\u0013Ŭj\u0016#4=R4dQH7×1?pF`\u0005!\u0003)#B޳hJЏt\u000b\bP\u0019\n/O6zepR^A~\u0010Q{jw\u001cegqJ\u0002*w2t\u0014R 3D\u0015\u0001\u0013\r9qHHh99TTj\r\u001b3xt<)ʑTV\u0015Q\u0015\u0004.Tr`D٠b@/\u0003vp{=\u0000.'vf2\u001f8ƍ;R#h\u0010\b\tLԈ\u0004(1#Z1@x\u0005{5\u0013\u0011_\u0018!¥48\br\b*%\u0013\u0011d-%_P\u0010*\u0019;c8g!~P\u0012px#1݈XU `1B\u0005(QZ\u0015 m2\u00184e(%\\\u0018Í\r+\u0019#+\u0007u\u001e?H\u0006~\u0002B\u001f02x:_W#)mkB\u0012Jf\n\f\u001d\r\u001a[F,Z\u001c1X…\u0003\u001c2\u001bEo\u00157w\u0010 *`\u000f(\u0013/\u0007\f\u0013\u000e\u0002\u0011\u0004+;\";]:Gy\u0019MR\u0006\u001aIl/z)\u0017+3-\u000bk\\\u000e*a)lG\u0003K\u00188\u0004'b9@a9\u0012W\u0000ekC1\u0015D\u0002#\u0018{\"\u0016W\u001eQFK*\u000b6y$$ah\u0014C\f)?\u0010)⚍UeMGb\te\u001c\u0005d7\u0005fK5`FZ:^`\u001b\u0014\u0001\u0015sF\u0007 \"\u00114@\u0016OE_gz}u\u00035\u001aL\\-!\nyA#\u000520&ʿ3 \u001ci4\n\byP\u0000\u001dBwj\u0005{f??0d\r\u0010yG\u0014th\u001cť\r&+֡@\u0000FJ\u001eh6o/\u001cNz;?4\u000ea0\u001ev\u000fyLi\u0013(s\t\u0014!\u0017\u0002Z\u001bB\\#\u00014\nKq\u0013\"^YK;\u0000$\u0000uz(V\u0014QT\u0004dX*hf4\u0001F\u0001X3\\qB\u0012#IM\r\u0011\u0003ؙMz-2\u00043.&\u0007k\u0012uX\b\tRP\u00015-y\u0017#C\u0003+R\u000fK\u0006*\f+('͐\u001a\u0014\u0016mwi٤*[)1)\\{\u0005\u001a\u001f{=b^/~\u0001\u001d'B\u000b\u0000\\\u001frTZ\u0006\u0006F:d\u0015)R\b@\"iK\u0001JO(݄\u001cg~y\u0012rv5X\u0006{0\u0003\u0011z\u0010RqVOy3L.u1֓*\u0003\ns\u00040yIg0\u001598Vu\u001cblR\u000bݟSr R0\u0001aI\nw>4R?\u00101RuԟB/ :L=\u001dQ\":?E\nÓt\u001c\u0007&7|;و$\u0003JKSbKd\u001e\u001a35\u0006\u000e:JE\u00066#\u001f!3&\u0011z-e'\u0013,,ZG2KiYrc%\n\u0013V\r\u001e`L#)Iw,<\u0012\u0003\u0000\u0010_vTMxp_앾t\rk\u0018m\u000b[z1E(*$^Kwe]z\u0013Ku\u0006\u0017h\u0014-JJ_2yP,=҇P\u001aB\u001f|$w#ҏr@zWgazA'&fU9b`L;zUb\u001e\u000f\u0000߸K\u0004'3\u0019}\bwFѯKds2z7\u0019=&%x6\u000e*'Y@%$\u001fRXDSi\u0012\u001c.LkYM_\u0016ݣR\u001c[`H9\u00139΄DB_\u0002B Br_&zd\u0014\u0003\u001bEOEћ{(\u001f$[*z\u0013+\u0015\u001esHEOqSGT\rA,z\u0007B0I8\u000f>\u0006Ԯ[#\n&I8\u0000 -#]\u001c\u0006\u0017IE20wX\\0\u0007\\3\u0007\f{!c3_YBǼPO(л\u0013C\t\u0005\u0000\u0003\u0000\u0012\u0000\t\u0011\u000eC\u0007=bA\u0003\nծa\t\tG*(Xy>0\r\u001a3qfFDY嬣\u0018n-:#ã\u0011ϋ\u0018yy„\u001fF\u0003\u001cCHt|~d>\u001ad>/ja>`>/a\u001f߈)\u0000j\u0006m\u0010̘]\u0011-i8DDhb5+@Y\u001f-A\u001et\u0006\u000eU*?xM\u001fCd>\r}#U͑z\u000e^4\u00102\u001f!\u001ay\u0012;xI\u0004\rV\u0010\u0005Ky%c/R\u001f89VpqJv\u001e{\u0000ڿl_ۛ\tͥ\u00020sr8Ҧ{|qW\u0005&^\u0002[䆋(PX\u000báL\u0010]Y\u0013('p6X/\\0\u0010S0UA0%d.Ix{Z*T\u001aPZf]4\tG27G\u000bll\bm\f\u0000\u0000\u0011a ZR\u001b#O$$Ŋ\u0007EH|(!'\bf$B\u0016PQZ?\u0003\"'udj[\u0004z|@\u000f>\u0019\u0005(m\u0006o\r6bJ\u0017đcm\u0004Wby\u0002|\by\fT4x6xϛ{C5gd8CaEW\bDz\"f\u0003Bfۢ{5$\u000en\fhPx\u00181B\u001d\u0014\u0017FIBp\u001d\u0011P\u0016\u0019߅:v+\u001a\u0011\u0014ߧ;\u0003q\u001eJs)\u0003):BD\bmvO\u0000VH\u0000%\n8;X\u000fX74@\u001c\u0010P\u0010e$\u0013gOئj\u0016qű\u001a'm`hṴ\n@.8v=\u00021H\u0007QZa\u0017mIKm`\u0017Md3;\n?@0d\u0006b\\؉\u00115eN\u0012Ƣ*ii\u0015okeѴmn\"y\tD\u0010Qb5AD\u001caMle6[}\u0019WJ?z#r4Z%'إ@e^_\ff}qL:ONY%Bܿ\u000f 4\"d~F/\u001c1_S0\u000fxЊ屮\u0015)\u001f!(vXJإ\u0019r\u0014`\u0019t\u0011aDL`\tnl\\yO\u0003\u001bΙO\u001âHO\u0016̧\bS[5\u0004+\u0019)fAKمz̈fFR@\u0000k\ntUӚI\u0016\u0018̰\u0007syU\n(\u0003}+\u0007\u001a\u0006\u001elP3\u0019\u0014Cr\u00018\u0003):\u001cӠy9/$c\u0001\n9<\u0006;UP7P3AXi6\u0003z\u0000QQ\"OJ\u001dY6tL4\u0000+.X}\n[Ǽ\b\bh{\u001d\u0005`\u0003\"<\b\u0004\u00158uP1Ǚ(`i!aOfPuSA\u001c*((*iTP[T\u0012N\u000bd\b\t\nQcNsb\u0005Xd\u0005\u0006\u000bxآJݒDz\u0004ڽOf\u0006%\u00032R\fȗ\u0018>$myEЍ\u0005\u001b^*MhJG\u0007QC\u0007QS\u0015\u000e*\u0012mJUGsNQc-Q<\u0003\u0018`\u0019\u0000\u0011[a\u00160\u0016E\u001c\\H;)(a\u0012=\u000b2\fDl\u001cq+\u001c!\u0019\u001a=\u0005SI\u0018\u001c0\tEP\u0001DȜ&ëe\u0011Qbc\u0002`F,\u0019Œؖ\u0002[\u0004,mtnj\\\u0019븑3gyİ\u001bRY`\u0014sx\u00073\u0019\u0018\u001bX'W8\u0015>\u001es&qN\u001f-DC.5iWX\u0018㦳1L8Z\u000ehTt6\u001f8OL\u000f)\u0001\u001cs\u0018\u000eM\u0005?;\u0010d`Pk蔑PyÇʗoP\u0013q\u0006\u0016b6GЫѤP0 \u0004GS\u000f\u001fИ2Ɛ=\u0011B0J4/\u0011b\t\u0007P<\u0012\u0005dqipr\u0018\u0016v`\bZGG\u001c(\u001fQ%yÄ/Q\u00011\"0\u0012\u0007P\r:GC&\u0019X#\u0001CW<22\u0001,c\u0014\u0017\u0014VXUN \u0002e\u0011\u0001\u00112V:\rn\r#Az;\u0012'00)HT1u^GbJ\t\u0001Ns$$&\u0013|$K\t!\":%3@d\u0005H-R(Dqψ)\u0011F6`dP-ߎ\u0014[F,S1sGJ\u0007#\u001cV\u0016L>?\u0000 [Ɛ2BUd\\ӫz\f[JdR\u001aF\"q\u0018a`m3$(iNEl~X\u001c\u0000\f%1Xp<\u0016C$\u0006\t\r\u0004\u0013G!Ge\u0018.\u0005V?5\r\u000bP.S\u0018L\u0004UgfV\tFLJf;_\u001c\u0012T枔FJ?F}\u0014`{٢uk\u0019FgIJ7^Jَx(&a\u0001~ +\u0000\u0013\u0016N58\u001d!4\u0016\u0002\u0016aEx\u0011`\u001fp(\u001a\u0014\u0013X\u0000\u0013ɰ\u0002T>~,0&\nrM(J\u0019S\u0007\u001d/\u0002\u0006\u001f\nR\u0002GB\u0005dg5D3k\u001dWm+Q:\u000f/ZX\r\u001f\u0004p7Eȡ*\u0017V\u0011CcJ\b%Bq\u0007:d)C3~\t֭\u000e\u001e>\u0019o+׿67'\u001em[$\u0012׫ElsX%'\\L÷\u0019ۄ7\u0017j:\b$\rH\u001d\u001f/>Aּsjz\u0011͵ZN֫2\u0011?0g$և-Ig=ef\u001axP+$&J\u0001Ʌ\u001fR-\u0003R\fmΧҩ\u0000;&` o'U \u001d\u0005S=;UO\u0000Moj\u000fL>\u0018U~DcW=T_1Rh\u0015/\u000f0c@-\u00104!f\u0006\u001bNZ̄\nV|<$bUsz9\u0001~'c\u00066fuz:}G:=No8`NrӣcD>}\u0017@ca@\u0010sllku2_\u0014\"\\6X|(:\u0011n;Ѐ-YEIc>\"JO~ҟPV#p.0=L\u00033\u0005ә~Qv3ҧ\u000b\u001a\b\u001e^7xJ2MLYN\u001el\u001fx?\u001b\u0003e\u001f&D!X\u0005f@Fp\tgKEjc\u0016\u0013\u0012kBFz/\u0006I\u000fQ/*%^҇\u0010\u0005*\u0007\u0003MVI?3v&\u000bI\u0003JzS>T\u0004kȃ^-3YBX[\rX\n7\u001b\u001dᖧ8\u0014\u0011x9\u000f#}\u0000\u0010ŷ)\u0011\r \u001f\u001f\u000ew#1DFG\u0012=0\u0012&#\u0012}TI\u001emS\u0000Pw5PG(N$zL$F\"\u0015U\rjw5\rB\u001f@\u0015*'p\u0006:_\u000e%Tr!\u0019'\u001e\u0003l\f:ZCKXqc\u000e}g8\u001e\b}k\u0007\u0006#n\b}\bY^P.B\")B?\fS<\u0012T\u000b$;\"~?\u0005oS\u001bP=\u0000\u0007\t_:E\u0018\u0004WڝC\bKa\u0003(KB\bW\bnh\u001b\u0005Gi\u0013^]\u0016d\u0006}\"^4\u0012@/\u0001u o\u001c~G@.3\u0011\f:M,3yF}H$K\u0003J$\u0002h\u001b\u001bDAjlel\u0001I\u000e.\u001fwP\u0006<=\fAn\u0003y\u0016J\t`\u0015j—*o\u000b:,\u001dՃԜ\u0007|3$`\n2/\u000fTK`0)L\rǷIMol}XW\u001eh(ثPU\u0006E7fpH\u000b`slR$>\n_%bȑ1\u001f`*?^eՅ\u000f\u001djB\u0017A\u001a{V\tUA\u0003\u001b/\b\u0017^:smk)Q.Ϩ\u001a\u0016%\u0000x \u001ak-MFsn\fp~A\u00016v\u001cxn$.tص@\u0003\u0005\u000eT\u000fS65v\u000e\u0017Liȁ1\u0015@.>g`\u0018\u0019/vk\u001d\u0017'\u000fܙsR\u001dW\r\u001bKˆKRy}@ i3xZ#W\u0011KP`A&ΫӬUJi:E|@\u0015\u0012\n?/\u0010[0O\u0010`EDȘ\u0019K\rS\u0007c\u0019\bpe\u0017\t&\tc`\u00162=RX]9N\b1\u0000bn\u0015㡒Q\u0004?1\u0002&M>\u001c\b\u0002\u000eؒ\u000bD1\r=\t3\n\u001b\u0011QD%\u0012:r1V@it:\u0006\tDiA'ty\u000fxaPR\u0014\u0016K)4\u000bItf9\u0010}q\u00029+p(-'rCօpe)\u000ek\u0000.(\u0005\\w\u000b\u0006\u001e74Vh)dVQJA\u001f-J\\\u001a\u001dG\u00189l.I?,H%E\"MS,?l(1]'TN`F|-\u001a\u001fѴaX\u0002(K\u001bˊ?2u\u0000\u0004Q5?=z7*`\u0015kn\u001b\u0011V\u0019tUD̨\u0018\u0000fE&D%|ۼ\u000eϜ?0\u0010#2,fR\u0017P\u0006\u001b\u0012\u0003$\u0019ch\u0015`􋃒\u0017A`Qq>Ab\u0006)\u001d\u0019D\u0012h7A4Z京l\u0016\u000fg9\u000f-q\\'\bnj H\u0010iT\u0019\u00133\bʀ~Aa\u0001+58BryLo4l\u001c&A0\b\u001eg+%*\u0014qtCv\u0005D)\fL3\tKƀe\\/Uou9Fq\u0012a*$D\tVk\u001dk\r!\t?b4C\u001c&(r$\u000fХ\u0004\u0012\bE0\u0018L\u0017\u0014C46%hЁ*\u0014^)|`\u0010nA\u00065\u0005\b%90\u0010վ\t!m \u001d^\u0002\u0003@$O\u001f\u0014^,v4Z V\tI9\u000b!4l\u0005bxFۏĉM6D\u001bs!\u0018\u0002\nc&DAF{\u0003\u001eN:t^\u000b_(y(\u001e\u001e\u0012ѹ[\u0012\"s\u0004ENC\tH\u0015-nY!pw\u0017n;\u0014\u0003X\u0011QR/^F\u0012R\u000b\u0007憷02(sK\u0010DH\u0001NhVIybqֈ'\u0002Q(0v\fP\\뀴\u001e\u0017\u0007J\u000f\u0000\u0014܁Ucbp\u001e„+fP\u00019$\nHl;9hQ\u0014\u0000ǣapARe\u001a\\\u0000;~\u0000E$\u0016\u0005\u0003\u0014\u0005ߚūɌPy1({Li0<.a\u0003.Äh\"b\u0004\u0011\u001dN¹B\u0001-!{<񜫗\u0003\u0017SrZ\u0018g׸\u001c`\f)P\"چNa\u000fβo\u0001&TH\u000bU.jyH\u0012ԣqG'$A= \u0007\t^\u0002w\u0007>O[B'ӌ(\u000b6\u0002k\u0010(\u0018\n\u0012q\u000b}ˆyF@Ӏ\u0019]t\u001945o@\u001f\u0015s4%BL\\\rL\u0000rPĉ\u001edvj\u0018\u001blO2yb˄r')!&+\u0018ZV\u0002e)a!;\u0005F\u0013r\f;\u0013N\u0003\u000e\u000fw4\n\u001bG0s8\u0004R7&_\u0010\u0007laI-\u0005(|t\t\u0007\u0002\u0003\u001eaBGwgi,\u0004OyF$\u0018\u0007}/\u000eh0)\u001d-.׊XyZPh\u0004\u0004\u0012\u0002ECm\u0011ǑvF\u0018I!UB\u0004\t\u0019t\u000f,\u00000\u0010\u0017\u0013\u0019S'\u0006V}\u001e[cq_Z>S\u0014!\u0013\f&P%B\u0014\r\u0006~Zi).\rLW\u001d}\u0014\u0013:\u0000^\u0001#\f?q#@\u0019\u001cT2nf\u0016F]Zx$\n\u0004E\u0013l\u0002\u001c\n \u0004~gLT\u001cP2,)v\u0001TAA\u0006:l\u0014\u001a\u0007fhf\u000bPZ\u0011e\u001e\n\u0016H(/Eȫdy\u0014\u000f0,H84VeYZ*\u0014vwi\"Ww\u0011~\u0000@b`\t\u001c\u0007_o:zܼ4_\u001fD^/\u0010\u000f=ޱq\u000f\u0000-q@/Lj\u001aˑ\u0002+81\u00193\u0005m\u001fڀn\u00033ij%i}œHA6z\u001c\u0019z1rjܥ\u0000-[v'\u0013\u0010#tM\t5#\u001af\u0017ovÓC\fI\u001b\u0019\u001fS\u001fhi$WȑiBF$\u0007CT\u001fJܪ@3\u0014\u001fHM\tHJ\"5\u001d\u0000^n YJ\u000ecPMϑ\f\u001e\fԓZ\u000b\u001d\u0005A\u0004MY\u0004x\tAkQ߁\u001eO\u000fo(\u000e?\u00019Q\u001f\u0013<ԳGB\u001el6|1\u0004h\u0013-\u0000\u001cb8C.\nxb\u000fʨ?tJЦ?ʹ9\t)\u0016nx1\"^xL\u001dӗ-\u0000\u001c/\n\u001c.d0\u0015L=6=A\u0007Tvkz\u0016'N\b\u0004@ĔzW\u0010\u0016y-\u001d\n!pbIΖf\u0019t\u0018+\nVq\u0012CH/ ߉x'uғ\u0000:KdpY\u000f\u0013oD\tJQ\u0004*LPȗ4<,UbɿֻqF\u0007nz\u0007dcPN\u001a$Ԡ\u0017\u000e1EpEhY*zSA,\b\u0010=\u001er\u001c=hG2̣sc=GB(\u001d9(dFEV6\bԍ\u0010[&M\u000e3N@^S\\•\u001aB>\u0000j4\u0012\rɘHk\u000bMP\n!-M\u0005-\u0013\nFd%=1F\u0001\u0019\u0006`Ծ(M)@5\u0006hex'\u0019\u0000x\fa0\u0017VIAAsYH)&FpH*xOa`O[8\u0014\fU\u000fb)WHR?(\u000f>'˓\u0006Xy[VhK\u0001ju\u0006qe\u001a &;\u0007Hl\bd\u0011<:.\u001d\u0000D:LTϽxq\u00100\u0014Ua(`EKϠ֋ϠV2YV0\\3,+Z\u0011G\u001d\u0007v\u0003\f\u0007\u000e>ic\u0011\u000f8\u0006\u00021+UF͏eö\u001b\u0004“0$zlT)2\u0002\u000bA0n\u0000!F%ZMQZ\rڄ\u0005ݗ^\u00176&y;u-\u001fF\u0010w\\\u0003:'\u000bFZq\u0011YM(aCeU4:\u0014~`d7\u001bF\n\u001cՆk\\P2'H %_K4\u001aBf5\u001eÍEeOKh0\\e\u0003*5\u0018!vI)V<\u0011(V\u0019\"\u0000Ut@\t\u000e@9b~#+Ҍ2>!:4\u0014\u000e\u0005\u001a0Z6j\f\u0003\u001f}F2RO~@5^\r# i\u0010\u0000*\u0003$]\u00030%qbŅ[4T\u001du\u0012Pu\u0010\u0000R\u000f\u0000\u0002-\f@+\fA\u00045D3\b\u0003\u0019U\u0018\u000f#(G\u000f\u000bY/2&\u0013J,\bk0\u0000|+]\rE\np*p8_#r\u0012\u0014\u0015W\u0003\u0004 T\tr\u0019|ΐ~M\u0015~P\u0017t\f&\r!؄\u001brky6\u001c\u001c\bVbe\u0017\u0000>~=;\u0003qVF\u0007q}\u0014\u0019\u0019?(@3&\u0004wZ\u001dc3rHd&\fu`h\u0016b3\u001b4%Lch\u0018\u001eq=c'Kv\u000060\u00033e\u0016xR٨nE(b\u0006\"crI\"JV(( na'\bAÔ)\u0003l\u001cPC%w>/̈́z\u0005!\u0010Ų~\f\u0010\u0001nC\u001e\"䐏*\u0003ݒ\u0011\u00132--\u0011ӝP\u0016\byB\u0010\u0013EЄ?\u001e˅(,Vfq*\u0004\u0006\t\u001a\u001fQL\u0006u\u001d\u0014\u000e>\u001c\u000fMq?N$\u0010\u00116lTp+2RY\u0016Ϙ\t@+*)&,\u000f\u0006\"1IpB\u0003\u001e\u0014?y٣0mq\u00016GE#3jB\u001b\u0003Di:’&wlT}`\u0013,\u001aJ\u0010\u0000e\u0004\u00119;Y:\u00140\u0004bR(bU\u0019l\n\u000f\f\u0006(3\u0000\n:Sl\u000e\u0014ѩIqhJiF\"h\u001d\t\u001d:\u000f\u000eA=0Cp\bIԉ\u0011\u0000w\u0007NOI-H>\u0015OM\b6BA3@\u0011@q\bc1+\u0006gS͆\b) c\u001e\u0000-$tB R\u001f ݍ\u0011\u0006N\"MKcOKR\u0004\f6\u0011eB\u0011Dt\n:BeJ-*\u0018T_BPyF\fGݙ\u001f8[.fVͦ\u000b\u0007\u0013\u0013zg\u001dVR5@Z\u0005>w)m\u0012$BSTj5`\u001d* N*\u0000Bg,mCl\\͠\n\u0013ԚN6 >o6\bƹ\u000b\")jz\u001c+{Q\n\rbP!fA\u00010T\u0006x)n\"\u0007^\u001bȘҽa\u0002z`͆t1'W\u001fP\u001fM\u001f8L\u00118\u000b(.0[\\#d\u0006V\u0002KiT{\u0014r\f>@&|L[̖\u0013>\u0019\u0000(kХ\u0006\u0014J7jF\u0002\u001cX\tb\u0019EM\u0001h&=\r\f5w2>v\u001d\u0004~&Êf։]\u0006`S5\u0006{ap1nL\u000f7KӎR%|e>G'Ê\u0002/4\u0016$,\u0017jXVa.fEn`\r9b\u0001P>R\u0005!(;\u0011-=Z\u001f(\u0012\u0016L\\Ⱥ\u0001K\u0012>݄S 5\u001c\u0006\u0015^m ^zzN)~0[X\u0006\u001a-p\u001ei(ѝ10(\u0006#}\b\u00116e]\u0015C\u0014%pJjM\u0000\u0007ԧ\u0018\u0004\u0011\u001eTfX\u0010X\u000f1\u0010pjS$\u0018QF\u0004eX\u0003ԛ~Mp\u0007L% 1\u000b\u0016=нz^=ū\u000fՃs-[=\u0001R=EUĪO(R\u0017N,dJ{܏;`;dl\u0000A6bfϓt5Po3u0\u0012R1;DL\u000fL\"j+4oTJ?ڒo\t88\u0005ZR6\u0010BR'\u0013/*\u0017I'*o=\u0018\u0013hZY`C\u00192J\fc<(\u0000\u001ed\u0005I\u001f2w\\Nҿ\u001e&澤?a\u001e\u001f&=bIO^\"\nh(\u0010Ў[\u001bZ\u000f-\u000f:K2VjUx\u001d!+\u0007\b\u0004\u001a*p~zE%Cf1Ch\u0005I\u0012\u000e\u0014%@\nax\u00050\\\"\u0004/\u0005\u000bڂ\u000f\u0004\r\u0011a\u001f\u0004VYg\r#P\u0012|\u0017OgG|\u000e^^5)LDl\u0000Ht/sms\u0012\u0010|r'eP}A\u000b+`c\u001fJt\u0007\u0003c\u000bgi\u0005i5gZ\"_\u0011+kNqesco5J4WrBƠ\u000e\u0006*\u0002\u0000f0d'2bKUSy@^Ӑ8-,Xmx+pgEDԪ#8b\u001c)J\u0012GHٚ8ƶ58`2\u001fH-I4|\u001cjfP\r\u0019P8PTK\u0003\u0015\u0019wӜ\u0012\t:,2\u0005Y5~\u0005%1AEYXhF\u0000t\b\u000e^_0J\u00188\u001aM\u001cII\u0002P#\\8\u000eJ\u000f|&.{\b1\u0010ܕ\u00102+^*kTBaúbkF$7:ב֐qi(\u0019\u0011\u001cdc\u0000ȅ\"˚<\u0017e\u001br%B\u0010B\u000fp\bwz\u00029YFUR@-c\u0000ڵbr%XB\u0007C\u00001[\u0010\u000f\u0005P\u0010MK\u0011pLF\u000b\u001f\u0002\u000b\u001f\u0003IS#C8I\u0001F# & 4;\u000e2)\u000fP>\u0011sβ`Cs@hVѠ!Ӭ;\nY/\u0019*b~\u001fh!R\u00141V\u001e\u0000՘\"U\u0014\u000bE00*scT֣SQjWQz\u0000\u0016@S> 4|cnn\u001f;%\u001eg\u0000_jCi\u001848\u0004g]\"e4V\u0017\u000fe1V ,\fXR2VRJ࡛\u0001}n\u0007\u00160\u0017rcV^cyYG\u0003B[6H&\u0014\u0003\bkmIU\u0000BA\u0018\u0015aX\u0019Ef\u001c?ɜ&2\b:B>\u0019ԯ\u0005y*JuZ\u001a\u0019E\u001av\\n\rL˝xP\u0001%\u001cCHCIu\u001b;\u0004\u001e\u0006\u001fvR*GY\u000e\u0000C\u001b\u0010m=B?p\t\u0000s\u0001e\u000b/\u0003\u0010\u0006X\\yc4q\u0003\b\u0013گdуSN\u0004\"3*\u000fhM=\u0005\n\f\u0018\u0014$9\u0011\u001c~e\u00016Ѭwq٭>ɎGGB2*Q(\u0019/(!C\u001aHܓL/7G%\u0000YJT\u0013ْ\u0018\u000f,^4/\u0015F/\u0014\u0000\u0002n>j\n\u0014\u0018\u0010jЫ\u0015\u001c4Q@\u0019ٮwR7A\u0001\u0002@u+Tyó81K\"\u0011܁\u00029FL~@Eթ\n\r\u0016+OY\b&\r)\b!q_a\\`<\u0005\u0015\u00194Y0*k$˘2tDJ%G*\"7(n9në9\u00035Lx\u000b\u0011M\u0014\u0015E\u000e:\u0000[`-\u0007\n_B\u0015=\u0015Pq\rt\u001daV\u000f\u0015\u001a:kח2\u001a@z&\u0007LSH2\u0018G&Ⱥl\u0018k|\u0007\"&[\u0000$1X\u001fP\"7p\"\u000fW\u0010׫L\b\u0001pq~t]\u000f\u0001a\u0013nz/>Z\u000f\r\u0004\bD\u0004\u0001\u0000T($NK\u000001\u0004$kY[\u0019\rF٤ބU֛Ԕx\u0001e\u001b9Y/蘬\u0001^qr!\u001b=izP\\}>TXT\u001f\"\u00114\u0006?\u0018<. H\u001f1\u000f>\u0019\u0012M\u000b82n-\u001e\\Y$J&(D\u0014~4\b~Q/\u0015Գ4\u0000LKSH)kz\u0000$\u001b]\u001cS\u0003M}'xԻ\u000e-5Q\u001d%ʞ\n8dl\u00124U8[U\b\u0007+s\u00191#t\u00074\u0003\u0007:r:}\u00068'O\u000f\u0000:D'\u00182ԏ#\f/\u0016C/\u000fV6$tz\r~u]N.\u000f'{%\u0003&qF*\b\u0006o2FpqnDZӫ'hK&\u0003\u0015/7(\u0004jM/*o?l?\u0000w\u000eH[Aa\r`YU0};)\u000b\rÃqz\u001d:ri\"v&r2\u0018\u0013)<%W\u000eI&??fpzy\u0005\u0000r!K\u0014\u0002EzNb'=C\u0017\u0005\u0000l$g<\u0018&\u0013p\u0019\u000bٽl\u001f zWW+h%|\u0002Z}K\u0004\u0017qP\u0012Se|75yqP@\u0003E/\u0002uf#\n\u0014MΉWpZ\u000e\b,(Q\rT$rPp\u001aN\t%; \u001dDkQy`!LC\u001dNgphD*LA\u0019\u0003{!\nT\u0015\u0018b't\u001eʰE!~fb;)m\tE\u001e٧H%Fc\u0007:UCC9Eሤ\u000e\nMJIC*\tڈTt/\u001f\u0019F\u000f$d҈pbjCY@_R\u001c\bL:\"@ފ\u0003\u0010U]\u0015U6\u0007aˎr \u0018!.\u001du7,\n\u0014\u000f\"E\fI|\u0006`\u0001r!\\XH@,I\u001c\r\u0014^\u0007,߫s\u0016fsb07!wn\u001d:U`Aؒr\u0019ʘ4!tjiR\u0013\u001f\u0006\u001eb \u001e\u00143伦\u0000hX)J\u0007\u0006\u001a쪑hʍ\u0016j\u001aIr\u0001Wk\u0002il\u0000&\u0015\u0004[\u0005@\u0004\u0000bPX\n\u001f,KEDFV\u0017֋\u00027V\u0001\u001a\u001d:*l;\u001e\u001d?\u0010a@m8\u001er\u0013RV\f\bJy\u00111/9@\u000f\u001bő\f\u001fƤ1\b\u000b^!2\u0010\u0017룱#2I%\u0018@\u001dbޔNͤj\u001fҔ,\r}$\u001a\n:\u001dF#C\u0007\u0003\u00079d@t\u0007G֟xD̗[\\'\u0018\u00119\u0013\"L\nZ@\u0019D\n}D\u0019q\u0016Ax,0-\u0004)1A&\rB;u2|\u0002ȐI\\WSX\u0014e굁\u001b`\t\"bDp \"L\u000fJ\\)0\b\u001aOaibNm\u0005+X\u0015FZ~`S\u0016\\rj\\\u0016\u0005\u001d!\t3\u001f.w\u0006FLjz@\u001brѹp8\u0007z^\bQXĊ\u0012˒\u0003\b%\u0016N\u0014X盺5bq?\u0014%t\nec;E\u0010m\u0005\u0015ZUr3Z\b\u0014\u0006rbⅡ\u0011e\bΠP>o4\bƱ\u000b'\u0000\u001dFw\u0014 {W\u001b\u0013\u0003\b0Jc\u0005V\n\u0013\u0005ݔ1^*5Ҥzj'+ݝ)IN\u0011֘XrG\u0017^\u0007l\u0015sb\u0015\"!3%Y\u0010+6`1\u0001*-*\u0001Q3\u0012'CJ\u0002DH\u0001~Jl;\u00035g(Ҡ~@tkhNb]w\u0019K'f\"\u0001_ \u0013t\r&)B9e\u001c3BR3`j`%4\u0012\u001fPG\u0007d\u001c@\u001ciS\u0007QlP\tRDbgx\u001aVASte@\u0012q^J\u0007\u0010B7\tV/\u0007@NzT`\u0013*\"\u0013pt+\u0002\u0001\t\nE\u0007ߔe\u000fͮ>Qj\u0011i٪w\u001frakZUD\r+\u0016G.-yStC\n\"܆\u0003\u001a\u000fŮ \u001eډ\u000e/_-\u0005诋\u0001ejui]պ>\u001b]gO-\u00072 \u000b{CB\u0015ug7y$׋HA\u0018҅d(%&)-\u0001*\u001cH\u001f\b𖂂\u0007\u001f2\u0001\u0010ף_Y\\^7˓[\u00047\u0017\u0018\u0007@/\u0014b\u0007=P/fJ9J\u0007Z@^hr'ҿ\u001bP\u0003)\u0002|~[aH\u001e6XS\u001fo\u0013o\u0017e\u000bjzDa=[Y\tZֳ\nE-3\u000f'\u0007f\u001eV\u00035R\u0014\u000bY\u001a\u001d&[\u000b;\"O\u0002\"}]\u000e{QZ`LXqXg\u001e\r\u001dT\u0007W~\u001fG{\u0012EP=&Tor\u0010LOP\u001d3S=ŴJ#_>!Ro4\u001f\u0000[9br\u0019>e\u0006\u001b\u0014\u0003s\u001e\u001fh\u0016;\u0019j\u001dTpCTb#|\u0016:{{ CGb\u00131P\u000f\u0018\u0018$w\u001c$z\u0011\u000bGA}^|YPJXP\u0003%̂zM@}Du^7POKjÅ\u001aA;y5D~ٺݛbe_Mû?B\u001dBΏNfy ]\u0012]jA\t\u000fГX\bvz.8\u001aNڻ{\\HyzwEޓzI\u0014kB@Bo\fvd@t\u001fHI\u0019Cڎ\u0011\u001e\u000bCx#\u0012\u00132r1\u0013\u001a$V]¬\u0017+#s\u001aFHs7\u0003\u0018AHn%hm\u00169\u0019KP*dXer\u001f\u0010\u0002CV\u00029dO_Bo@k=^\u0003ľ\u0016Mr-Z$_4\u0005Mr\u0002\u0019N6߭M\u0005\\\u0016:B0μ\u000eы3\bkF`H?@RMn8fm),W1m\u0001`\u001a*)\u0006\u0018\rZ[JYSQ9J8W8 jty \u001fP:\noHƞofJ\u001atz\u0000o \u0018\u0004~\b\r&=:\u0003k\u0016z'Qs.\u0005AN%c\u0005u\nAdÊ\u0002\u001d\u0000jpH\u0015\u001c\"OTzD<\u0011n<\u0016\b|\r\u0000\u0004\u0012\u0007D{\u000e;'\u0013\u001c\u001c&V7\u0016C_b\u00113KXw\\d4\u001cK\u0000\u0015\"ɏr͜6J\u0003l\\b*Ka$\u0010T])\u001d\u0018R\u0004\u0003;\u001b\u0012\u0013h\u0016HA90B8*\u0010\f\b!S0\u000f\u0017=\rHE|d]1\fɸ\u001eĕ\u0004E\u0004\u0004\u001eZB\u0006G\t \u0000\u0005aaf\u0006\u0018\u0019TLIG\u00185\u0003ZtY\u001d`THX\u0001x\u0003\ns\n\u0013@/\u0019\u0015V\u0000LяU#\u001bMP\u001ejL6T!ƈk\u001aKj5 \u001f\tEFD4B\n\\h\u00112\u0007\\CU[Rv6,Z\u001c\u0011M\u0013>YEO*\u0015˶\u0010Ԙ\u000f\u0000P\b6\u0014Y\t`\u001b#բ\rB2?hs4K\u0000hNw4S\u001dל'LI%2%\n}$١/KAMaN\rC\u0011\rSktV޲ēG؅\u0003L\u001f0\u0014>-]\u001eއ\n ܫ5e.q-CJ\u0016\fB\\rR#\u00059s(\n\u0002¡ls \u0014\u001f\u0018i\u001c\u0007h4\u0014A\u0002UV9n\u001bw\r\u0001\u0002? ~\u0003\u0003?\u00106t\u001f\u001f\u001fc}\u000f(hpȡ\r\u0003? '\u0003? 6I\u0007~\u0007~\u0007~\u0007$(z]W 'շ뭞x:/\u0014M(몏H}ڢ\n\u001d\u0011N\u0006\\!$@V[ԇ$\u0016!\nbԗPrCЀ6_OOSzV\u0011\u001f蜛\u0005\u0007Cyp\u0011]Q*q\f\u001cxBIk&ѫlv\u000e0zp\u0007c1e2z:\u0019=\u0006`\u0003G\u0005\u0001a@$_%Ì\u0017\u000f\"lA|.\b@iG\f=0AF\u0015\u0014FU$*\tɣ\t=fՄ\u001eWeB\u0003\u0006`\u0018\u0012\u001f&\u0002~ \\A\u0010ߌ\u0017\u0000\u000e%YehGyN4:{\r\u0000y1ж\u0017?/J9>\u000f'(18PH/V\u001f\u0000\u0007}n{#:\u000f\u0003ҁm+n\u0000\u000f\u0014\u001f*\u0016QI\u0000dN\u001aT\b4ٖ\u0002o\u000f&%\u001dEo\u0000z9\u0014z^5=\u000eN<\u0000I<_7oє%iy2|\u00076P\u0010 |\u001a8\u001e^\u0016\u0007<\\ʎF>qvña|J`r\u0010%6#utw\u0010ίQzw;8\u000fBΟC\u0000D\u001dyAy\u0017\u0013p\u0005\u001cyy\u0000\u0014\u0003!At\u00127Pw\u0012\u0001=\u0012\brhh!y\u0003f<Μ\u000fO\u0004k\u0016\u0004}\u0002y\u0001\u0016\u0001y\u001b\tMq>E:\u0003+GEfaI5A\u0002一\u0011s>IPDBXR4^I\b\u0005hDi>\rߐ'*]m\u001egu\u0005V<7\u0003a\u0018E޼\\֛??w\u0006_a+b(b\u0000\u001fIE\u0019A󩊨E\u0016B$r睿:#EĜfhCa\u0007^\u001dі\u001c(!ģ\rY'vH\u0012LL\u0005^Suɫy\u00192/R\u001cTGQ:<&3\u0003y<\u000e0}D\u0015T\u0004\u0014\u0014\b*/5@sT?y\u000b,\f]\u0018NJAtV4\u000b0Kup3-Tw5ڒ\u000b?.{-\u0007X\ba:HPo]\r7ɨ\u000f\u001f!\tGG\u000f>/m~vG3\u0003ڌ\u001e2t\u0002\u0014!Uv\u0002خ(\u0004\u0006\u0017O7y9\u0014 Z|\u000f&\u0012\u001653Ah?\u001aZ!o\u0013@M\u0015ym\\~\u000b'el\fXʺJGt\u0012\u000fl=鰂\u0019\u0004^!W\t\u0013;L(X\u0004m/.Q\u0014*\u001a\f?\n\u001c-\u000e\u0004w\t/j\u0016+\u0012\u0014#y\tC'dd2yœa\u0018ؕB\u0019)\u0003XUPp-(2/y0]4ccP5p;VAlR\u000eƋSXO1A̕\bm\u0014fgW\u0013)&0:\u0000F0]֋pm\u0007]\u0000`\u0015m1M\u0006^8\u0011ہ\u0014z1\u0002sI?7ԫ\u0001W1\u00032ۢ\\\u000bx)\r\u000b@\n`\"c*\u0013\u0001l\u00155֮_Ѱi\u001e&\u001f6c{\u0001\u001aQȧf\u0012b`%\u0001IQ5Fn:\u001cdʤ'\u0011j:yP;\u0003y\u0012)\u0000UdX9FOB5\u001dj˳_\u00078۞c?_\u0018'P$\u000f@Dn \u000fJkS+\f\u0012U`o݂G\b)ԯ3\n.\t\u000e\u0000\u0013ރPe>\u0007\f\u0013.Moy%$b\u0003i\u001eVmg3wIΚ~\\\t\u001f\u0013fl<\u0004צ!\u0006\u0013N\u0005\u0004\b F5)\t\u0003'*\u0001y\fPm-\"\u001d\u0013\u00045p5z\f& yǸ$A~\u001dZ)H-^}bI0\u00121`4:{*\u00038\u000b{ 5]2\u0003\u0010gt*?\u0017K$EOaG*1\u0005\u0017R_\n2\u0015}u\u001f@\u0006@\u0002fi\u001c\\-i:=4\u0005G,LcզHo\u0001\u0001Di5gwy>Rp9\u0012 Ȃ\u0012@oл\u0018\u001b\u0000}j\u0000\u000fp~\u0005\t\u0005\u0002\u001a:M\u0004\u001a8-5ϚB\u001f?/\u0000\u001a\f҉\u001aH,R}\f(9XY\u0015\u0015\u000fXsL\tb;#I`\u0007i:E9QEÇ}u>\u0007:oî\u000fhe\u0005y@z~s[g(y{>&\u0019\u0006`\u0001\u0006r_e6IDR\u0014]ɉ`\b1\f$!*ɜ\u0018nΧyIxR7\u001f\u000f͟Ik󂸵\u001do\"W\u00118r/Ói\u0017+\u001b,\u0006*\u000e\u001f-UwmW\t\tyc\\`S\u000fRBDOH\u0000\u0006=hK?HdK6GBk|{6/&ۼ~6p\u0007/E͏&\u001bڗP\u000bXCF\u0015&.,\"XZAF\u0015\u0001˪\u000e'V,@Լ259?hI<\u000b5a\u00114 \u00104?dͧ\tY?ajʐj~4\u0007u;A\u000f%\u0018Uv\u0002И4ԝ8`\u0010^(\u001cc}K0QG%\u0003w\"(p*\u0003\u000b:%b\u0007{lr°|Ok*߇}J|\t&^߷^&L񽧓^s\u0011\u0011>\u001bu\fK\u0015\u0000l0\u0010<\b\u0001\b\u0012\"\u001cر\"h\u0013\u0017v#;\b+#Jd\u001ed\u001e\u000e#\b̏$x%\u001cJ6g\u0005\u0005d'y\u000fO悚@\tm0\u0016*üW0_\"{\u0003aJB-\u0003!\u0014$Ѝ\u0017\u000bZdnwR\u0004n \n\u00159' \b\u0007\b\u0005gs`s(!{8\u0014]|'a)5\b*\u0012?\u0006NJų%Ae{d~\u0000C1k|+5}1jW9.\u000f~0\n\u0001Pk~H\u000fK\u00190(^ʙ[a$\u0007i0KQ,w\u000f] +\u001c\u0000\u0012+\u0007R\u00000\u001b\u0018)ʆRM7}[GU\u0013\u001a'4Q\f\u0012i\u001c\u0003ӺLy?Aw\u0011ؘ\u0007%I\u000b/>ЄM\u0003'\u0011ݘ1N1\u0019b\u0018)\u00016Z\u0011EÚ\u001fvh,p\u001e\u0019e<2\u001a_\f\u001f\u001dIi8\tm\u0019ZRͧ\t\u0000K8\u0013\u001bЄ66wę0\u0016}eD\nz\tC҄|\u000e\u0017\u0000\u0012p\u0017CZ{O]S(\\\u0011+Ә1\u0014\u0003&F%jW\u0012Cg&^}4\u000e\u001bqp\u0000P\\QR%\"tD\u0004k\u0015wBIGBG󁭯S~ g@\u001f\byZb,rN\u0017\rW\u0010J}\u001bޟ\u0000S\u0017D\u0016%\u0004„2FVwb\u0005\tc\u0007a(#vqlK~6N9sm\u00148tp\u0002xB~@aa\t|\u000f<ֹ\u0010bg,}Ę=;\u001cx\u001bx\u001f\f]\u0014>LI\u00051&B\nt(0gX'@\b\u0006)\u001eB\u001c7p\u0001n\u0001lqzKkrv:$\u0012\u001e橣O\u0015kJP]Pq\u001b7ړ~tmAEH\u001aцr\u0015+'1A\n\u0002ʧLQhahgd\n;V)g$v\f=J:\rh\\\u00065iT:dLiU\u0012U9ҏ%|nrbpآ\u0018B\u0004\u0007BJ-\u0005\u0006!+$\u0005`jn9x4 0L\u001c\u000fh$؜G#/\\\u0010C_h\u001fH-Vi\u0011\tQs\u0011[V\u001c4tPiNU}dLji\u000b5+ <:m'(a/7)غ\u0018Gq!!0A9&\u001f\b\tR\\4FG\u000b\u0015ˮLD(gO\u0005\u0012\fl3#/\u0001ՔEPiI-4TOe\u0015dw,\u000e\u000f0\u0000X]{{ԺC(%`Lڅ1%uI׻::\u001aېёy϶׹;nO:(Rki|\rfBHUO\r^@x?Y ]\u001e\u001aZ7r2\nBV}Q@a\u0016UJ84)\u0006ѫ\u0017aiSKʵX\u00071SmvU\u0010~0\\$:4d\\x\u001d:L7:E\u0014%zd!'ԭQNr]\u0011\u0011=)\rJB{#\u0010\u0014\u0007\u0006\u000eR\u001a.\u0002\u001es*ʘ\bnȮ>v*\r'\u001b$\f!\u001e\u000f\u0010Yexg\u0004&\"\u0017R~dt@`xP\u0015\u0018\u00185z;\u001aD\u001aD\u001aU?el$7d5\u00122c\u000b\u0015\u000e\u0011 KI+9BSX\u0015!\u0007Sӈ(%\u0016#\u0002\u0014ӧ\u0017bl\u0010T#Ȋu\u0012\u0001)`\u00191\u001f\u0013']h%z[A/Þq\u0014\u0003GJb!q3\n\u0011(\u0010\u0012\\j[h@k\u0016g\u0001\u0019\"bx\u000b\u0016p\u0011DONg$M\u0006PL\t\u001a\u0011\t\u0005&\f6\u0003XAV(\u0001\f\u0018-\u000b8E<\u0018=(zcc\u001c\u0018\u0006Gl;\bY<>`f\u0014@\u0011zr$\u0003\u0004\u0016kLlD?\u0007:\u0019wҚ)\rx\u0014\u000e\u0016HY96\u0015@곁ۤi\fv\bjPdt̝\\\bh`S&N{\u0000뒿&)MJ4'2\u001aR\u00042/\u0019\u0014gP^@a\u000fH\u000eBE@}Dh*\"ݍ\u0011\u00076 Z#y1\u0002yq$a)\u0003+\u0016\u0002@jQ6]\u000e%\u0006\fθߥӬ\"YB0\u000e6^\u001cn;\u0019“~^\u0004\u0016\u0006FtԐL5Jxsx\u0016NSs,F]X1\u0007LJ\u0007V*\u001216\u001c\t|\b&\u0010\u0015\\D\u0001E\u00100z@k\u0007a\u0005@PL\u001bBG)\u0014@ѭDgfyۿ0Lh\u0010oQehJN*G1IO\u0012NbvdLʢR\fV,nScg~\u001e\u0019w>\"XXkH7a}֊^$άXVև'',\u0000\u0000@ɈՃ\u0000!\u0011z\u001ed\u001b~#H=H$SԿ1<\u0019^h8\u0014ljGt\u0000\u000bh\u0004R6\u0014M\u0003\"9/@:eɉ;NvΩ~h=L?,g/nQ*d\u00037\u0006TN\u001e\u0000:|j\u0016Z'6޴\u0010IݤWU\u000fғ,\u00153@\u001dҗ!\u000eQ\u0000\u001b\u0000E$`HoDd\u0011W\u0010K\u001a\f;FExP\u0002:\u0003(\u0007\u0004hv#G{l\u0014VR?O\u001bF@\u0016&gHDω4\u000fDo\"xJߎ\u0012}lN8N\bD\u0011=\t\u0019\u0007[;\u0010y\u0007\u0012˱8cZ\u0015\n\u0002,\u0006LzBu\u0013c\u001fв\t'\u0011[\n\u000f}Bo]Q\f\u0017L,C\u000f !C)GDc\u001b1\u0007\u001b̆~6Y9&B\u0018\\,\u0012\n$\u001ag^tb\u000b\u0018u\u000e;똘\u0018ys\u0014\b]M?ϓ/S#\u0012YyBE\u001f\u0010\u0005C*+\u0019`\t|LA}U>үϣr֦lXv\u0013J\u0011\rB\u0012\u001d'T\u00182K-h\u0017o\u000b9\u0016C\u0003NkVwt\u001a\u001dz-+w\u001e\u0000y\u001eah$Y?i+#\u0004u\u0005>^$5.sv\u0007,JE\u0001\u0002jo\u000eߒM%*f@LaOy\u0015\u0000b\u0014\u000ey\u0002o-W*ȕo_d?rI6jm6r=:H2WZG\u0010\u001c@\u0011CGD\u0007\u0006\"^R\u0015hh\u001b#\u0006\u0004\u0017/\u0001\u0018pm(\\ah,j4\u000f(i\u001eb!i~4+\u00034T)/\u0010)\u0013~Jh\u0004\u0005i^4|4p\u0007d\u0000vt,q^\u0014&;6v\u0007\b\u0000qI:ޖsn<'\u0002\n+0W@,9]]X\u0004\u0003`\u001d\u0017\u0010|EpAUB\u000e.Fs~\fj|GAj?0\u0013\u000e~\u001e&\u0019c\b{K}{#0-k.tG\u0002ʔIZE\b\\kz&֒tR\u001cie1\u0017!\u000b?0\u0004J!\u0017(\t|h2}\u000eI-\u0015Z\u00064\u0007k\u00077CE\u0001\\¨ȏ\\w\u001at8?qh\u001d:S陻\u001f\u00184\\0\u000b\u0003#\r2TU0{j\u0011D;xf8]\u000ef7\u0012\byaF\u0018#\u0012-4fB[\u0001\n\u0007\u0016a\u0011^\f@Fq($\u0003\u0007iew\r*L\u0016J\u0003Q(LC\u0000\\\u0018[\tSz^C\u001fs!\u000e`\u0011)avwACl pDx\u00163>nT0^(\u000e/\u0006.ô(\u0015&&\u000e7b6&Ӆ:8&\u0014[\u0011&_\u000bpi}&浂P~ >։8c#\u0000g*C\u0001h@\u0011D@fg\u0006 \u0018\u0007zش,\u001fsc&1\u0004`ػEK\u001fa\u0018\u0015h\b0QuG(׉RdUB4$\u00071v~\u0013\u0018\u001fpT\u001eer\u0014ʕ~sϔ\\T`\u000f@6~}4%%%,f\u0018;j`\n5΍P\fH\"V\u0005B>;\u0004\n\u0004\u00019\u0002@!\u0015S1RT,ɀHa|B#ty\rJ<$A_me\u0001\u000bed&I\b&K)X)\u0014\u0006\u000b\u0015BT\"\u001bV<\u0017\u0003G\u000eݴ6\u001e\u0016,\u00198\n\u0000b\u0019\u0019E±‘=hE<\u0012vj\u0013\u001e\u0005h@L\u000bd\u0007\u0016\u0013\u0003|ڑymQxNPԴj<\u0015AT=0cR2Z7\bzaH\u0013,*5\u0007sD;\u0005eC9|\f(gUp\u000b0b+L3LIz]AYPS47\u000e\u000bd\n\u0015\u0001|jxPi\u0005C7TCcR\u001bX\"\u000ej\u0018@Z?\u0012P\u0012\u0018\u001aD .opx݂`@]YKڷ[KC|A(](:\u0012RTSN~ZT\u0002TSH\u0014B?uC%8&\tuS17ztZ\u000f(\u001aPCV.&h\u0012^\"?P;ځ!׬\u0006Ƃc\u0014k$yσG\u0017\b\f?=)[#*!\u0012\u001d\u0019^uD\u001e\\\u0012EVBQ*Dęov\u0002f@칿uu˩H:cUi:a\u001a)wIo\n,`v\u0003:Y\rRWc\u0000\u0011Eߟ򇣘d5\u0012,.Ȉ \u000eЌ\u001b),\u000ea\u0011z\u0003C\u001bw\u0003d\u0012ә1L*x\u0019V$\bhi\u0010&+^\f/)'\f &\f߉\u0005\u0005\u000e\u000e@;\u001f|:\u001aKj\r*NqCk$|D@=+p\u001e7\u000fmʚ*\u000eUB0\u0003\u000bd\u0003\n\f?@j\u0010(u\u0002\u0007΅a1cx'.R\u0003F\t\t|jaDE\bԧSe\u0005at[F\u0002g\u0013\u0001?gM\u001f@+lD\tMa9\\\f\u0006׷MS\u0001k\u000f:,A6Ҁ\u001a\u00111Bpx'2۫\u0015.F/V\u000b@aZJQ\u0004F\u000f\u0019RlRgR^\u001f9?\u0000?\u00131(\u001cU B5\u0000\nP\"\u0007&G[@fh7\u0018C\u0001\u0017\rF\u0001\r\u0019^s+#\u0006N֟\u0002\u00024(u,IDc\u0000%lMY+8>z\u0017<\u0018\u0017\u001aP\u001a$gg\u001d$_9\u0004\u0014싓\be\u0003\u0007(F\bp !DwG8\u0004\u0003(!: <-\u0001HM\u001a\u000eK\u001d\u0000lvRˠ5ZѺthRm\u001dx\u001a!\b\u0000gA\u001cӣFW\u000f\bY\u0017~\u001f\u0018#\u0018\u001cMI\u0003XxD\u0010ҕ3\u0015\u0011\u000fH\u0010R\u001a6\u0007(\u0013\u0005eFV\tӀ\u001f0f]\u0003\u0017.}|ϥ ҃Bw\u001f]8a|\u001dJ)\u0006oh\u0001V?1#yc!ցUdA5\u0005H\u001aicŮZ\fĉI.-_،%zxo Eȣg9cJak\u0018=5F\u0019'{23\u0000S0\u0011Ga\u0010;|\u0013\rh\u0010\u001f\u0018MPMOi>\u0002F\u0007i8u\u0018p2Js\u0018`c|\r=C_\u0017Ѓ\u000fGM\u001cJ#/N\t0'f\u0013zBo\nB\u0003(\u0014q\u0014zK\u0014zI\u0014DF\u0014CD\u0015&{\u0010D8\u000e\rF.}zuGpT@mE Jn<\u0003\u0019d<*>\u0001T\u001a\u001eϻzn)s\n\u0002w,|\"b\u001f\u0013M\tBb 8hV,\u0013`1\u0011y=ت\u0018e҂%it\u001e@|nt7OS\u0000T9UDŽ~zu^4:o]g4\\\u0001ճyl\u001f\u001dAD\u000en\u0002YI\\b7\u001fe\u001e1A},jKnLN4^Hr\u0006F?\u001fw98\u0018Av\u0000Γ6\u0000\u0003pN:wPZ\u0010t~\u0014\u0005yu^\u0000\u001cA\u0017\u0003ݖ|S\u001f;\u001d.(1 K\u0010oP5!u\u0000G\u0012\u0010Z\u0014$\"0&\u000fаN381dGt0o \u000f(9\u000f$\u001dA2r]GΛ.^F|\u00109/x_ P\u0003\f+\u0014֟\u0001'm\\mv\n\u0018c\u001f$<ꉕt ,^7\u0005@А\u001e\r_\u001622YؼD7o\u000by\u0001bȽytdoއGaŦCk|Fd\u000f_u\u0011|cZD^\u0015mM&\\|\u0013r\u001fH\u0016F\u0012[\"sN:\u001fo[c\u0015gYK\fvr\u001b\u0017ODj\u000fPP\u001bq\n\t\u0019_3\u000f)Ix\u0002R\b.\u001c[J\u000e)\u00006![\u0004z_Q=~\u000b>+՚\"\u000fp\u001ãi\u000bN\u0010Ωr\u0002hf\u0015Ië6<ﭐ\u0018L\u0005NƤ+Ip\u000b\u000b`\u0012~1C\u0004\u0004\u001c\u0012,J\tƎ_~2Ɨ*h?2u~|9{4\u0002\u0010VhKl,v\na~\u001eG1`(? VD\u0002кo\u0004pw_!\u0016\u000b~I8I\u001bB*s|*[{|\u0014;) wX-,i\u0003O,nÂ~@$B\u001bW\u001f$\u000fg!׵<Цs\u001b9wUs\"GN\u000e&Eɳ\u0002\\K\n8Y\u0011\u0002\u0007`9\u0011 g\u0007,\u0011BkR\u000bI\u001a\u001fRB#&ֽDqS%\u0010󺄶DݲBGBX\u001fYK\u0011jAWj;\u001flӡd=j\u001aPJſƨa6XH\ba[3)0\u0007ذ\u0010Ac(\u0011_ SR2y\bm\rDl\n\u0012Y\"6@X8\u001dx\u001f`q\u001a[\u0007MtGch gS\u0017%=\u0019/\u0018L@\u000bX\u001bf`28qv\u0014!\"\u0007U\u0018\u001e\u0006`.\f=\u001e֩p\u0000uAwe\u0018e%b\u001beP\u0007,(\u001c4}I\u001an8G\u001b@T\u0018mS,*\fq\u0000Kh#\b HrC\nT\u0017W\n\u0014fb\u001a:\u0000\u0014o\\uIvм\u001e\nH!\u0018a\u0007IqF!e8\u001eEK\rM<\u0015Mn\u0003K\u001c?ߛ\u0018-'h|XBD$\u000fYA\\90;Cb/<\u0016\u0014WjP\u0018S{HqҪ[\u0016\b<>)_9\u0003*\u001f85\u0018Q{.#\u0000U\u0018\ndzqje\u0012IR\u0012f$\u001cK\f \u001a_\u0000@~\u0004C^T(K\u0018Sv\u001c\u001dY\u0019h\u0019SU:]\u000f\u0010D\r\u0017}9Z\u000bU'\u0011*\r#\u0015q\u001a\u000eJ\u0016W\u0002xy\u0000py3j6C\nR'mD\u001c5Z¶AnP|SzdOĄB\u0003R()A\u0010\f1g\u0005'8LR9j?W-AGᇅr\u000bI+<ԡ2$6z/>Z85\u001eHB\u001d!\u0016EAu[\u000e8{`\u0003*ε\u0006T\u0012\u0018\fDcT\u0001\u0016:~\u000b<*B!\u0015LF\u0014RPAD%rjћi-ȵ\u000eARiژ4Ԏl\u001fpnzFk,GZ֭DNiC=iwA64M[\bEW\u000e\u000f\u0014=|\u0016Td \u0006\u0007Z2JW\u0010\u0019\u0013.Kc/EU\u0014\"s;P\u0012ǘ\u0019\u001eZZ\u0017b%!Ѻ\u0002Bv3oڻ6MW\u000bj\u000fuR~8 \f\"6\u0005\u0016Mva\u0014\u000fd\u0018\u001aW\u0018\u0017T\u001c1Lّh\u0004#\u0005u\u000b5\"veF\u0010\u0005@aҴ\\e\u0014:\u0012YD,\tKfش\u0016\u0012i\u001a\u0007\n{qyS\u0014Մ#\f?H!\u001d!u>\u000b\u001an\u0006\u0015!w\\$U\u0010^{dD}z*hSiQj\u0015:\u0000a\u0015.\u0006k\u000f\nqGt\u001b\r\u0004\u0002\u0006kp?9z\u0015B'0Єija>5v\u0007Sj0\u0017M1\u000fbOmce+t\"\u0011\u0001uYmpq<.\u001cG(E\u0018\u001a[g\u0017л!\u0015 4CS\u0018lHA\u001c\u0017\u0017tp}l\u001a\u000e\u0019ȋے\u0004e?\bk^\u0010R#&4F\bk\u0002\u0013\u00047\u0001J`Պv\u0016Kk\u0016 0Kih\u00075wx\u0007\u0003p<\u0005D\u001f:\u001e2..`ƽ\u0017|0\u0007\u0002\u0006e\u00006\u001a\u00115\u001055wr0ƈ%\\\u0018\u001fÍ\tS\u001a\u0017Sg\u001d4r,?\u001e,+R\t?\b2\u0005P}N\u0013l\u0003#R͈QUռM\u0010Q rP\u00195,\t@dX9VN!y0\u0006$R_\u0018bF2_\u0003&+!xc6p\u0015R\u001a!?0\"\u0010#w\u001fԠ\u001fhu\u0019Mj\u0005V\tm/\u0010R(+;-5.\u0006aAP(B5\u001b{\u001eD6[c\u0015u9+zuY>-A\r0\tz\r\u0011\u0011v\u00191'cS`ȇ\u0006@htv4YFl^$ƋJXi\u000f(M \u000eD\u001e컔4s\u0002\u0018\rQJe~4\u0001l\\~`J.3)0F3\u001c.5mPiوUh\u0017\u0007\u000eE#v\u001d\u0010<`\u0001Lf-hd\u001a\u0007>K<+vM*S\u0005\u00000+I@@mV`([bg\u0018ku03\u0001\u0012\u0000)\u0001Zd'=H\u0004\"\r\u0014)E\u001dV%\nR%ardgU\u0012\u001a+t}\u001aVĭ\u001fJM \r_]O2wOzT˻>Z\u000fV\u001e\u0015r^\tZ\u0004ą\u0007TiFBdԙΗ-,@#\u0006\u0001@\u0018פy.,s\u0014kJb&zzѱU_ 1˜^S!PRS9h<\rT\u0004)`As\u0001^8/WԻ\u0011>AQ\u000fP\u000b\u0003:\u0016\u001e\u000bYHe\u001a\u0002\rHЮ\\p8L|\u0001^\u0012]\u0004\bl*}[\u0017\tXWS`z^\u0013L\u0003\n3\u001bL\u001fj\u000e@]\tOUGR1\u001f\u001b\f\u001dŸ*^Z\u0007l2\u001aY \r[ٌ\u00167ϰ1\u000b'}F_ZpE\u001b\r,IzT3~SGҳ@\u0000'-\u001a-{F!FQ\u0006,\u0016^?(.[t\u001d|=2vsCT-埆\u0018D*%\u001a\u0015l -\n;B\u0003/֋\u001eu\u0002\u0015}gŠ\"\u001e\t\u000f\u0001dѿ[\u0000-z\u0016=faBE\u001d-p9DW.\u0005\u0007,\n=1 4\u0007jYe%\u0018s@\rI2Lk\bU/\u0000\u0015\u0000}A_\u0019г2![P \u001fT\u0014U\t?}'Я6;A\u000eKg0t+\u0012ZX\u000b==j6\u00164Ɛp(_r'׉@/rwvx\f\u0012<Մ(\u0005#Rb05Hy\u0012\u0000\u0004\u00072|ބ1>Ò\u0013$GAyψ|\u001e|~|>1_hף\u000e?\u0010Ͽ\rS\u0018y\u0017Cg`\u0001#\u0010-?l#\u001a_!K1&\"nxdS\u001aS=\u0003?\u0010\u0004gym{9x\u001c\u0012\rϷ\\\fχ\u0018\fWýJ>:?η\u0018G̓\"\u0001M\u0011JF\\O5.(#A\u000e*\u00173_\u0012&yI1\u0013AȬ8\bCij!?p5yY!\u0003T\u0012Gc8\u001fR]8?1\\8\u0016γd\u000f/\u000e\u00127'a\u001bcr\rq:;|\u0019A\u001bR\b2\u001a`\u0002`?\u0000bI\u0001,cC\b\u000b\u0005.4\u0013pw,mb#|\u0005˃zHH4D\"\u0003^\u000373\u000b\u001e\u0002\u0005\u0002\u0000j\fEL`+AP\u001e\u0003\u0001\u0019K;27S4dIV/\f\u000e_OY%䋘\u0012\r:\u0012\u000eup&ĕ/\b\r\u0010;DT uX\u0003\u0006.Q\u0003%\u0001[h@aIayf\u0012j5f\"ݱIW01]\rkc\bfŔg[P*P\u0007&\u0017/.\u0019nFC\u001b%\",Y}hB/oBE\u0001_D\u000e0\"F'wRĒѲ\"\r\u0003}.Iqs\u0004N\u0012\u001f薌\u0003\u00139Uѡ\u0000\u0018W/`q.\u0019\u001cݖԸkh+Um>\tʸUL=9u\u001d.\b\u0015!c[\u000f\u0010:19\u000fx\u001by܉b\u001fy\u0011y424\"T\u0013{rMG\b\u00061v4>!A\u0006ˤ\u0003\u0010\u0011-q㬤Ic\u0013C˼\u0012C\u000f\u0006&\u001e7t6/B\\KT\\pᩃ%4#m˜FFj}*j:߫\u0010Onds]_P\u0007\u0000@\t\tsA2+m\u0003<&,\u0001\u0012laDFa\u0004p⺑:\u0010\u0011irBisx\u0019:r:DJ\u001f6%Z@\u0010\u001c\u0012zU*Fn9\f0,Pkyej2]xPB\u0003b\u001fX\"0\u001es\bSBqq:\u000e!xx\u0004L'JS\u0004\"\u000e\u000bv8G4Y\u0007BK\u001a\u0010\"C*;[_R%X\u0004 :\u0001'iԪ\t!gׇ@:\u0001\"\u0010J'sA\u0012\u0019ڿ\u0011ڿ\u0000| fW>\u0000ֳ?0\u00164x\u0011\u0016x:Bj?\u000f\u0012BS\u00149Z\r\u0011\u0000bD Dž\u0018\u000fhm3$ݘq+z%i\"Rk\u0014?GS$\u001aPB\u0016\f\u0019\"\u000fˈ0,\\f@ݍȄS)\u0006\nI\u0010D\rI\b\n/}6]iΒ#H(F=\u0014FRȇ$G\u0000?@)Qj\u0006vr\u0019ы.2OM˴q5A8\t.vAsh^stP3\u000e\u0000\tʣ1Cƕ\u001f\u0018UF#\u0000\u0018'@1W1\\ѨI `7ʖ\u0004\u0001\u0000\fКj5\t򫌙!)8\u0001^g@h=LP\u0019Mٴ\u001e\u0007_ތ\u0015M6^\u0018pII`\u0016sI*\u0018hbiJ\"֨S\u001cgLP4eBk\f%8pjfc\u001fp),erj[-PaM\u000bj$ʹ*(T3.M\u001eH\u0019cC\u0017=]1Cnd\u0018`'!z`\u001fx\u0016/hEj(\u0000\u001c\u001eI]T\u0004ur^\u001b\u0019rיT.J:8ZYS\u0003CUj9Ojh+,V\u0000p\u0016\u001f\b0\b2j\u001cbK&pF\u000549\u0007d )|@-Y!Ժ[[WOd\u0013\u0005*BI\u001e3V$V\u0010\f%\u0017K.'\u0007Z\u001fz\u0018I\u0016!r=y\u0010i\u001c\\!h\bv\u0010\u0019y9۞,ڍ(\u0017\u00011/ib{pQ`pe&H|1#}\u001f8t\\xS#BIx4r\u0013\f\u000b:9xZ\u0006\u0013\n\u0017 \u0005ޑ8'DNj\tB䖈(=-yZi\\o'nh\\\r˔\u001fp,\u0018~\u001cje\bxr`Pq\u00017dԁbM\bVA\b\u001dT\u0019)5-\u0019\u0002dC\"SFv\u0005.\u0010\u001dQQ.n,a<\u000b\u0006G\fLđtդ\u0019al\u0007]l\u0007Ol\u0007kw\u0003©\t,fr\u0004\u0004*\b\u0002gA:\u0018\u001d\u0007B\u0016I+t[SN6F5pB@\u001aQVKeޜT 2\rJd>\u0018!\u0006\nǤ\u001e\u0019胈13\u0010z\u0019F\u0000@b-+\b?ɗ\u0011\u0001\u0002焤[u4qth\u000b\u0015D_)dZ!x^\u0006Ƅw\u0004k\u000feu 0\\\r3$(};}F\u0004`\u0010_B\u0013ë\u0015? h\u0005\u0011\f\u0015)\u001b(\u001f\u0000z\u0004Iiq':)eĚQ|\t\u0007\\J\fµk\u0005h\u000foY\u001dF?\u001f\u0000ln]T#p\u0010\u0013\u001aX\u0001JTZVHx\u001c`\u001bP\u000bV_oc[U!+6P\u0012N\u0011\u0012w\r[/o@\u001aF\rr\u000f14\u0012HP\tU,\u00150 \u000ePS\u0019k\u0005\u0004\u0015iC,ތ&3D\u0001;|X)8'\u0013\u0001X6pH\u001a!\u001eA2ewG(\"!%F0P\n6k2\u0000llF̺\u0006\u0005R:o\u001a(ȸX\u0001M!\u001d\u001aeE{t^o^\u0011D`Dq9\"Vp$+\u001dk$fk&b^&^z)کR(\u0013Vv^\u0004rke4#\u000ftJ\u0018rm\u0013Ib#s띆1A0\n\u0010\u0013N>23y-IPe\"\u0002eфƅS`\u0016\r\u001d2(cp\f\u001926\u0003ȪٴTI+Ɠ~6Vl\u0002t\t(j\rtKrѷ~@<ܣPb\u0000eTٯ5md٤\f\u0001cL91\u0004Cr\u0019P\u001f7@\u001c\u0017f\f@F0\u0018,_\u000b\u0012Mд3\fJ\rɁ_ jO\u0004ȘZ1(5b\u0014ݪ|fa\u001f\tQH?a@Q\u001bFI΁h}`5n*A[\u000e\u00104鉻`)XLP-\u000b+JYpPE \u0015XR'n\u0000$@%1Q\u0006\u0014@q\u00143g\nRѭ\u001a,c\b\u001a\u000b-\u0015RxJC!DL\u0015qEqq\f\u001e{8\\Ԯ;ͽt\\_@\u000e\u0007\u0002k\u0017Ֆ\u0007A\u0018&1,;BE\u000bƤ]u>XՏhOsĬ\u001e5^V\u0003zwpX/Wn\u0007<\u0015L\u0010N{L7z\u0014܍\u0007B%z\u000e%%z%ȁ\u001b=^(G\u0018p\u0011\u0012uD3\tXF\"A?\f)XZ-֪͐\u0017i#\u001c;!\u000bB\u0012$gni\u0001XgG?*b\u001czn>\u0014C0#gh\u0011zm\b=kC/׸\u0010U$\u000eQ$L&u\"\u0013\u0003\t~@Y~~\u0012M\u0003Ȯn\u0005\u0004Q$\u000fmWW\u001a\u0014\u0001\\\u0001H{#\u0006>/nϻ\u001aC\bW[\u0003#ޣ\u0001F\u001eƤ\u0017\u0014/\f\nzӊ:\u001f\u0006\u0018\t\u0013\u0006}u\u0003\u0007y:\u001f.c\n\u000f])SVpֲL,ڳ1`\u0004CE˃\u001a\u001c\u001bb_\u0018y><(<_^gu/gj6f*,YyGe\u0016?k\u0000\u0001\n?O7py\u001879\u0000\u0004\u001b$ \u0015\u0005,[#\u0007\u0007Hm=\u000f|NHґ!Ccf\u001bdl\u0012\fb@xR$$=\u001fޡQ\u0017\u0014\u0002y޴Iyyq:16Mi0_\u0019c\u000bcAp\u000eKirw?>2(aGq\\BD\u000fT\u0006Xn6ķMxЖǷt9\u0014(\r\u001c08~\u0005\u0018\u0018||;en\u0001jOB7Y\u00030͎^T\u0019љdX3\u00058߰D\u0002|\u0016O~7\u001eZY\u00122h![a\u0015%ga\u0014*e\bq-\u000b?(SⓙЎр!zMVq\u0012piܴ`*…ep!Bv+c\u0016-B$.G5G\"\u0006C[ICw(7YlmG'm*(RVQi\u0000\u0016v,\u001d\u001f67\u0012+MioXM\u0007&`\u0004RA!Z2;\u000f;jjCFG\u001f\u000e\u0003*A\u000ej\u0017\r>ҡ\u001b\u001c\u0000h^kEn;$]l%&m\u001c'*':=&!U\u0015\rډ֔$li2^?\u00187Ιxv5}}<(1:\u000fPm@|qoB%(\u001d\u001a0b\\o\u0018BNWm\u0005\u0014\u001b\u0006b!76+aRl\u001eH\u0018'!`\u000b8xΫ\u0016uڄ\u0007*ȴ)/\u001a/:aSʟmY\\Az}^t\u0015!p\u0011|2\u0018RUDqE\u0012\t\u0010ׄ2\u0007\u0017I\u0001b(&\u0015y`Z} $;\bv\u0010\u001dBmX׽\u0019\u0004&B\u0014\u0011Y\u0018\fek*VyD\u0015\u001c8/()[\u0013W\u001dtԭ8cHE7Q\"[ѕ\f4i^z\u0007ëʈ*W`\u0019t\u000bCA\"$\\\u0003ΎK\"\u0005t\u0006av> w&[\u000eG\")\u0013B\u000fK\n§\"d\u0000?D8\u0007nd\u00164-/AW?g\u001fx^c9\rFM\u0004̭XH\u001b(a\u0011\b%\u0016<,\u0011\u0010$4lbW-\u0010G& ]L@\u0001j\u0013džԍ&W+\f>\u001fI|rDb\u0004mdi̤\u0012\"CfK3_t1]bwD2N/b\r6\u0000\u001cT\u0012I\u001dGh4qW \u0007\u000f\u0014KQatȜPݓ]\u000e78ByPP'j9DTD.[{Fdx.\u0010$\u001aHU}%\u000f%|xJKvL\bi+? i`Pxt(+(Q%@^K\u0018\u0006$ہ\"\b\\@fņ\u00199@\u0000\tm\r\u0007~jqʃ\r%\u0005\bF7P$Mi(?@\u0004@$W\u000eJ̨J^0\u0012FɞҼhs͍k<6\u0019dSS\u001e(\n\u001ai\u001d]l6JiU٣4V\u0002p7\u0007&݊E69.\u0012Fv\u0003$)j\t9\u001ayAH\u0012\tDx\u000b֙hSbl&Q6\u0013\u0015alfLrM=%ؘ\u001d\u0017Nǧ!y4f\u0018\u0001\u0002SJAz+U5\u0015W-Br2ڊyδnF{\u000f\u0014eg\u001dJ\u0000\u0019x\u0000\u001fG^\u0014\u001cc\u000fH&\u0003PL60j^gd\u0005zhQ\u0017RАgŦ\u0012SCfJ[{#Hm0WoL*2\u0018YS`Cv\u000b\u001bVa?`I΍t]J\u0000\u001b:\u000b6|(\fZc\u001bc]H`$TÉØ\u001dPPD\u001ex\u0004'EC$2\u000f\u0007X9uRi$X-ld\u0013`e\u0001kSNicù!3/T-Ex\u0001\u0004f\u0015\u0016\u0002s\n-0\u0004r\u00075hLZ\u00181\t9d%fǖ\u0014~`c(C*9\u0011}CB\u0012#d4\u0012K\u001b,}q֫6_AI\u0004AE⁢`@\u0001`\u0018\u0010\u000e\u000404\u001e]_\u0013\u0013HE\u0000\u0000\n\u0002\u0000\u0000t\u0012\u0014\u0007zRZ\u0014C\u000eF2xG14\u0010J`\u0002\u0000\u0004\u0004 `\u00005MM\u0004۟\u001ca\\5\u0010$߸j>ƞ~ә\u0003\u001dә\u001a\u00053WMgj\tԠ/Ԓfjygjғ^vә7\u001dM9Sc5\u0005V\u0006l`\u0004D\\\u0013\u0002k0M\u0006\u0017kiR7EOy:S\r]LMzÜfl\u0013iTޭ\u0017.}\u001b\u0016\u0019М\u000bZڗ_ڝꞪ\u00018anA\u001e\\\u0011\r\u0018>`j2[&>\u0018\u000482l\u0006oUXhpڂ{[A\b<_?\u0017\u001by\u0000BR\u0002N\u0002ˑ9\u0018punz[_YݩВaplrՈj\r\r\u0000(B\nh?um\u0003\u000fZ:wX\u0019*IT\b\u0011*d`]\u0007\u0002ؓrwUJ\u0003\u0019`\"\nYȔ\u0015'jD@6۬o\r@zU݀4O\u0003d~Iu>$$k\u001d\t\u0003\b\u001ft\u0000Ji;,U\u0012x7\u000f0o\u0002\u0018V\u001bĽ\rz\u0017|[q\u0000Ld\u00043'MGew yp@\u001fE`\u0017^]0u-˘]\rY\u0014`\u001a \u0003\\Q(\u0003X`\u000e\n683\\2\u0019ւjMDTh\u000bL^Y\f\b`6A\u001a\bO\u0004¾l.k\u0003\u00040v@u\u0005\u0002#\\0<\u000e]l\u0006;>q-xۍt1sY3zK\u001c45\u0003\u0019v]Ė\u0006\u0007l\u0019%d6\u0016Fyl\u001bfS\u0019'\u00072\u001e)\u0001c%Z܏(*&C\u00030N?\u0011\u00199b)Ns*zCo\u0015t0\rU\u001b_ZFh\u0007S1B/\u0010|\u000b\u0018\"W\u0019\u0001.\n.\u000e%(فU^TD\u00126\u001eM\u0014{7t\u0003'i@k(\u0011Ы|tZ\u0012ă*WJ\u000e6t-\u000f\u001beNWu7\nB\u0011e\u0000n\u0003Sŕ\u001c\u0002Zg\u0011\u0006.\fXH^\b\u0004P\u00134Wme\u0003*5`\u0000K3`\u0005^\u0017\u0003\u001d\u001cDŽe:B,V\u0007?\u001a\u001c\f\u0012'syEҜ-BDȔl`:4j,_c\u00023W\u0010j\bݞ}h`&I:\u0005GSk<:q.]OV @u\u000b\u001c\u0006\u001d\u000by<\u0002\u0007\u0003V+1v0HCd\u001d%\u0005\u001a\b3\u000e\u0006ٱt``\t;ScC.,i}`JH\u0000\u001fP\u0007 Yk=uڀ!\u001d\u0018oI\u0018ZU$Jt}/vNwDIWDހAE\f@\u0012:7穈Z\u00016\"{Cu\u0003\u0001aU]~ %*\u0004s,+Ы4*w#\u0004\fq\u0000\u001fTt(b\u00070[j\"\u000eSbBU)k\u0011袪;,\u000fEע\u0000\u001d\u0000\u001aOŭ^\u001d\">ΰ/{\u0007$q5\t/m2U\u000bj\fY%-w:\r,r\t~wՆxi\u001f}bb\u0005\\\u0018\u001c\u001d\bXzD\u0019\u0018\u0007\u0012Ie_Q=]d\u001c\u0007XYo,>\r雵_\tl0s)_0\u0018<\u0001㔓\u00000aJ+\u0007N`R\u0015l`3TT[A@\\`\u000f-\u0013(\u0019[`2\u0019iZD\b8\u0002\u001e\u001av6(\f\u0003c0o352$.*P/`\u0014t\u001aU\u0004`dU\u0003ܲ6F\"U)սŋ]U\u0015\u0003AU@=U̲r/n\u0014d-J-QF`]\\k\u0001ȱ;KQ$\n\u0015\u001b Z&\u0004\u0017\u001e \u0015J\u0004gE\u0015ޠ:T]N\u0016-\f=\u0017\u001f\u0001H\u0007\u0001\u0019Jr\n\u0004,\u0005\u0005&0~\u0001(g\u00163`O`\r0\nT;\u0001DG>$\u001b&f.7`1\u0004}wVa\u0000(ѵ.q:O\u000f\"\u001bZ`0Rce\u0001Z2;REZ*\u0012*Qfڗ\u0010\u0018H\u0006\u00101+FyR\u0004\u0012_7T\u0012TWl\"3\u000e(hvǓ׊'\u0004,^\t\fK,.mX\u001b\u0007\u0006e\u00071\rOń+\u0001m\u000b\u000bY9B#\u001c%2H\u00003\rt{\u0015C\u001f3\u0005%\u00143t΃AM\u0000)Ē\u0003\u0004\u0007y\u000f&dy\r\u001d0-Bi\u001cP%jˁ;ՠ:d;\f(f ܽ\nR\n\t榀),#D8\u0005\u0007h0\u0011\u0016LP\u0001\"\u0002x\rendstream\rendobj\r21 0 obj\r<>stream\r\n\t6֥\u000b\u00168Vz\u000eUX\f\u001a[\u0017ۙZ\r*\u0018\u0018\u0003n#-hts\u0012˞{T%>jjW \u0007EBU7XB\u001f\u000f+ĦaN!\n\u000fT'@`7e\rϫ\tU\\z5\u0013\u0012\u0006\u0001W9eCQ]KEbџbm$Kp\u0001%@(^KRL\u000b*C$\u0016ٖsꩌ\t\"ov@\u001fpŦ,\u001b3b\u0019_qJ\u0012u\u0002긍\u00055I6\u0019j+%\u001a{\u001cFED\"+\u0000\u0012e@'8 ]\u0005\u0006\"d+iW\u0001\u0018Oy%lK\u001cXۀ\t<\u0003@udjV^\u0002!\b̾< M@m>\t[\u0002߾C\b\u0001h0c}k\u00125\t$LԒ\u0010Z\u0005\u0000әZ\u0013>฽p\u0007LLp^\tc\u0019i\u0015\u0019q'8N\rGA5P\u001a\u0005acaS\u0006m\u0005$2d\u001f\u0004:O\u000b\u0012l9,ju`U\u0010N[\\Z2Ud\u0007̨Au!\u0000v@hb젺dܺKFrU\u0002MX:\u0002$\"VO,D\rJML]+5\u0018\u0018h;͐X\u0001i(~\u0004d\u0014RyߦsCɏo)\u0000&8`G\u0003~ɶ.Ʊ\u0017\u001e\u0019G\u0003²E\u00038,!\u0014\u0014 fP-!V\u0012bTB[\u0004C\u0012\u0005ʩ\b$R\u0007&4V \u0016:_W\b9B\\`(Y1\u0005Qh;\u00043\"\u0004\u0002\u0013\u0003!Te\u0001\n\u0005LM׿m\u001fk\u001cwM\u0002n\f.\u001aeԚ3(\r53\u00023LMˁ\u0006i\u0019aP\u0016P'`c2\"@\u0001!@\u0016X\u0010\u0001\u0005P&2\u0006\u0001$\b\u0000LX1Q\u0007\u000bT׈S*Qt!<\u0015)\u00195TA\u00074*\n\u000b\u0011jfSv@sAUVPW=ZC',JgեWw4\\A\u0005u$\u000b\u0015V\u0005ú\"\u0016WIg\u0010z]$NJ\u0017~\u0003>\u0015/91\u000en\u000eٝ\u0018\u000fd+\f^V\u001bO\u0004V/d8\u0006\u0005mdR\u0007?Q\u0018F%sĨ\u000fg\u000eoFDd\u0000òsNX\u0019,\u001f7'gm!Z^B]yҷ:tp\u0012U/\\G>D\u0015$>R\u0006C\u0011`VvX\f:S\r0e3\u0018@\rfgj\u0006f\tZv2k?uvw{ZX\u0006lo\"\u0010\nQ\u00013Ԫc\u001cn#~\u000fTеhՒ \n\u0006\u0007*֖'wM \u0010;\u0014\u0016\u001a-h\u001a]f\u0003@!Ty\u000eA*\u001a\u0017Z\u0002髊>ة\u001f\tU0ƔVX2U\u001e؁ꊣAu\bSku=Co\u0018xi\u0004\u0003\u0006Á\u00154-SclK\u0017#\rl\u0007\t.\u000eߩ{д\u0017/\u001f\"\u0014/ﵷ\u0018\u0005)\u0002Bfu+à:\u000f\u000245Q\\I\u001c__g\u0014\u001b\u0019US\u0014\u0015)s\u001b@ܧ\u0001Xm0R? x^g!@R3Xv\u0010\u0000]//\f|Bq\fTFҢ\u0018!dʼПQLM}) \n45;\u000e\nH451\u001b(bX?0vcMgjrv\"\u0000v:QYc\u001f\u0006kt};\u0019\u0010Y\u0011,\u001cCmj\u001abkZO׼dT靬$r\u0014lc1\u001c\u001fh\u0000 \u0007\u001f=[<\rPE^|p.%\u0001\u0001֭e\u000ePŢ,g\nj\u000eMYb{ku@!VuPvb6n)MU\f\u000bGf35\u0002\t~М\u0016ls#\u0000v\tTc\u0004K,['\u0015S\u0006C`BT%Q=\u001a4改\nPY R\u0014ӱPke԰\u0001\u0017&\u001dtH\n+\u0011AFإ `~\u000euJ\u0013፩L-dTF\u0012,B?;\u0017d=r4CS|W\rN@:*P*\u000bs\u0017\u0013a[\u0019\rP@uY*.\u0012\bB5\u0002J%ڔ>e@u\u0015@Ȩ2\u0013\\*\u001f%?\tħ̗;\u0019~k\re6l\u0010}\u0012~a5X:\u0001t%,C22ZK4P\u0006QMaJL-ӄ\u0006(L\r!\u0015k)i2\u0011%>IP1mr-i\u000b\u0004enڨ+Nr\u0011[ŶI[4\u000fC*G \u0007\u0018u\"@ud\"W@ 7Q@+0?pL\u0019\u0011\b\u0015Lnpz])E;iV\u0005SJe\u0000\fQݠT\rr25\u0001\u0011=\u0005#\u0000x@k\u0018T\u00173t\u0012.w\u00010\u0007h\u0000\u0001(r\u0000fj}cC\u001863\u0016w\t4C:S[\u0019\u001e\u000b\u00105ҙ(#q\u0000zi\u0019K,\u0018QW\u00000\u0015;z졸(C\nfI\u001aywiք]48g+E\rO(\u0017M\u001c\u001aMhb*sk\u0002U+ױ&gh\u0004h;\u0000kv-V\u0011dž5f`b̽$\b;\n\n,u5D\n7SsL-&}fЙZ:lL[6\t\u00075JF*\fD?\u0001E\tBTݙԆt\u0002\u0003zi3>4\bB/]KP\u0000\n\u000fwQ(^yԈUtN\u0006&\u001dN3AY2\u0007R\\XŬx\u0015OE\u0013h?e^uTOa:\n\u001aο{\u000e%N\u000fO<49EV\u0014T@O\u0014Fbꄞ&(X\u0013Rgjh3\u001aK232%̉\b+B\u000e^\u0003ĝaI9Yw`4g9\u001f9HVD:SkX\u0000\"s\u00063WPs\u0003챕(D +9\u0000'QjhGr\u0015o QԸ^\u000f\u001b\u0018\n\u0016\u0019a$\u0015AO'\u0010@\u0011r+\u0010\u001cf\u001b\u0007{#R\u0003fzs\u0000'S\u0005x\u0015/\u0001@CN\u0006ޏdV\u0000֙Zlߢ\u0014u%2l;Sۧ!Fxv\bYt\u001cn~\u0004\u0002\u001aX\u000f% \u0000x7\u0000qqu\\,4\f\u0007$a@KV&\u0011\u0000\u0000D\u0000\u0000\u0010\n\n\n\"\fB9VԌP\b[)g23t\u0012[%=\u001fϋҡ(uzމw9`B]5ՂKӤ\u0001=vNp%:\u0019\u001b\u000fʣw]!}\u001b,I%XgrFNC\u0013\t\u0013O\u0016\bV!EsVhjv)Ip\u0018=jk\u0003ksX0mR!@h@A]׉\u0002\"uKZ2B\u000f$-\"\u001f\u0015Vu=1m \u0014BH\u00195In_AN37\fu]׃\u0015îގD\u001b\r6L\b\u001a\u0018j\u0013{g*(YO\u001b-\t6\u0004CDC*\r0\fH\u0002*\u001cͩ2\b٥G쐋-2{u\u001a\u0016*l:0`W@ v]׭ko\u0015Npr\u001d}㰴ƹ8in, \u0016|\u001d\u0016~$\u00122\u00127Kf\u0002iX\u001av\u0001\u0003&\tU]2\\M;hà\u0011\u0012\u0013\u0006d!C\nvrFk{|v\n8_cg%\u0015(!\u0001\u0005b0vR\u0003o\u000eK\u0004VIV$#sfyK\r\\\nD\u001c\\;\u0014đڧq/ *%\u0016Z[꺮%\u0017Wf# \u0001\u0012\u0004\u0004RmͿ2,9`G\u0000\u0011PGSsb\u001eR\u0002\u001eIi\t\u0018i\u0019\n\u0004\u0016\u000eAH96Re\\]i TFLLƙc@}g?F\u0017\u0001K5I\u001cu\u001dsiTvlDB/n3\u001bWmu]\u001dM1űMĠML@_yn\n\u001eӌNi'9DX\u00197n\u0010\u0017J(\u001aⰴgOB\u0004-\u000e\u0010\u0010NO->\u0012\rq6|\u001dh\u00174cV72\u0006X1\u0012e\u001cbH\u0019{S+X\u00117Gz\u0006s%荰\u0007\u0001v2\u001aj\u0010pu-XI\u0003zRu]\t/\u0014!\u0007h\u0006 )\"K&L*\u0004Ru\u001dZ:#yƌu]$\u0004c\u000e\rޏ\u0006;w\u0013|z3㰶N\\9\u0006%ȥf{\u0006!)n{פq\u001d`F%%!\u0005D\u0013сVQ.ߓsUz)\u000ed6!>.=0\u0002\u001c\t\u001b6cyϯo\u0006L,4H\u000f\u001bv.\u00030GtH[\u0010\fYO8Ϸ\u0007Yu\t\u0011\u001fSGޛsYnP\"GY\u0010E6\u0012^MdHu]{\u001b\u0013(@ÓOWb-;\u0005C\t2{\r\u0013K\u0005u@$.i\u001aF:e.1(q9#IE =\u001ex2\\\u0018\u0001Tɺψ,\u0001QߴA\u0019}\u0014J؋I^fu]\n+ \u000bK]\u00064\u001cEzAb\u001cTg;$&\t5؅PQu}J0\u0005WwDzX̨\u0018\r̔C_Ֆz/\n=-\u0003DH\u0003AtiȲ[J\u000br\u0004Au]Rԟ` \rG\u0006H\u001au)\u0005lL&Z)\u0002r\"\u0007\u0004X\u001f\f!=,XK]\u001d\f$.\u001eR\u0006M\u000e9k˒2!\u0016૜@$Ɛs\u000b\u0001*61*d75\u0017Q`W\u0019sȐ0w\u001c)\u00045\r\nޅ\u0007hV⻮kN]׵kgtN\u000f\u0004^ʌb\u0004䌧\u0018\u0001\u0011ZX_T8}\u0010\u0016\u000et.ů\u0011\"\u00177e\t\u0019]*q\f'S\n\u0001vlC'fD[Ü\u0001)(@L\u0014n\u001d+Ƀ{,aUtxDk Ҫm\u0010u- %/\u001dTqojtϷ\tF\"YxYg\u0013|`\u0017P\u0010\u0018$]Qݱuhs$B\u0014Z\u001a\u0018\u001f&kde\u0016sZ85\u0019`\u0013]\b!=S\n\u000f\u0011r|\"\"\rzap\u001cMY\u0013i̟\f\u0019\u0002\"\u001995V|\rm쥷\u0006Fߴ\b\u0005AU$n\u001e6%v $'WF\u000fK\u0006]׵4\u000bt\u0015\u0019\u000b] Ń\u001e8\u000fv]{iNPצ\u0015\u0007w\u000e%Ò\u000f5Qȏ֬mDdm+>`sd+\f\u001dp\"C]IEa,\b\u0000u}xiiEz\u001ba`W2\u0018Ԩ\u0014(&\u001e\u001e0\u0016|\u001d%\t'\u0017Rđ7ڼu]CFZ_b\u0015ܻ\u0003F[UONl\u0019$\u0005x\u0001Q\nhv)\u001fWr#UY$Bzqi)\u0010RH@3\u0004@p\u0017Y[MC\u0004++MF 04UAl\u0005R\u0014\"{z\u0003:n\"-\u00114\u000fސÃ\u0010ZUtt\n$=\u0005umztԸZu\u0014B3Q״㒒{\u0003e޵'x\u0002g%5ءFILC\u0019\u0012_\\\u001e`*x{o\u0003\u0001A\u0014dd\u000e5h\f9ٌN0&pFGG\u000eu\u0011Ey\u0011Hb8n.B\u001br;,\rvEu\u0013O1\u001e\u001e\u0016?\u001b\u001euK+EN.`a& d`Ns[`6i!K\u0011w}\tSCޮ\u0005o)\u0016X\u0010ahb{o\\!\u0007[7\u0005N| \u0006ZC' ]bQ\u0007gJΈ`x_\u001d}@\u001c\"7\u001aT\tZ]FP@xS\u0011{oYg\u0015\ta`Lj\r\u0013b\u000e{_>GHEe_WGBd3Kl٢p4#EFcP\n3\u001a3\fB\u001co\u0012O\u001dS\u000e)S\u0002\u0014G#Je (֗\fpH\u001d2!Jc0\bđBur\u0013Cea\u000eA\u000f8I2\u000eѨ&u&h$\nwb\u000e\u001b%B\r5|m\u0010\u0012\r-\u000evm\u0014\u0007Q\u001aDŽb\u0002}f J\u001a9pEIJ\"a\u0004icTu\u001d\b\u0011>#\u0006Sșd\u000e\u000eN2p֍K;:,:\u001bޖ`\u0014z#\u00125\n\t®;b(Q;Dq`Y64|s\u0019[(q=\u00113\u0013O\u0011\u001b\u0019\u0012u\u000f\\}*m+VвX\u0019slJbˡg\u000b'FV\u0015~*uNd\u000f&PY\\\u0000>\u0007Sn\u0006\u0011PŢϰ\\\u001f\r\u0006+M\u0002\rR\"}\u001e\u001e\u001e\rv!\u0010*8ߧb\u0002\u0010\u001a:X$P\tvJēf\u0010}SB_p\u001f\u0017\u0015\u0005\u001b}\u0014$\\G\u001d'`h.:<\u0007\u0007\n!\nã\u0014@(\u0005U\b\n\u0014\u000e#ED\r\u0013\u000bѢ\b)'%pKO\tDK4M\u001d4:ر;7\u00174L\u0007+.1,\nTԠ'ܡ\u000fLO\u0001\u001a,Nݱ$\n\u001f0ܺ\u000e\r#$medC=\u0016Ǚ9\u0017\u0003繃\u001fi*L\u0005$I\u00176ևYD\u0002JPʈOtv\u0004;\u0016y5Fo P\u00148d>XFT,$WN\rkT8@C*3\u0011r,utA\u0014h\f\u0013WΊjfwٌ\u00186QE\"\u0015|\u001a\u0005;\f)me\u0014:j<`\fBz5\u0019a]qp)\u001c!GK\f\u0000\\dX\r\u000f7VNӌ9RwTDN2ߜ4\u001380\u0003\u001d\b4'a\u0018?\u0007;+-\"\u0018-0㷑]+UZ\u0005\u0003|r,n[\u0006n\u00077`\u0010'8b<)TG1\u001d\fV5\u0015ˑ\u0010ȫa\u0001Cw\bp\u0001`mh\u0000V;\u0001v(\u001cʱ\u0016\u0000Êk*V\u0006WC\u0000\bd(%{<6\u0014M#\u0006dZ\ftVh3}MS\u0013ؑ\u0001\u0002\nr\u0004XW6_\u00028\u001akS\u001c\u0001!\f1p0;Pvl\u0016\\t5z\fm* iH=2 V.46LJh-0\r*\u0017\u0016$\u0016S+\u001e\u00156!\u001c9@^W\u0006[,2m\u001c\f\u001dP\u0018\bB\u0017x(\u001aAeȹRTǩ\u0005\u0015A\u0007v'RCPZnQR޵j\u000ex\u0014)\b\u001bA$F\u0017m+&\u001f)\u00043KPV\r\u001c5*0\n\u001c5Q52\u0017\u000fvK\u001cO!brF\u000b6\u0011Yk;2&ޤO?&bػ\u001c`Qe\u0001p@\nvX/`b!\b6Q5\u0019RK^p(0I]r.\u000b!rjދg\nyL:13]㪙607\bN\u0014LRu\r32+*f<\u000fřdH=$Ws& 4\u000b\t8+n\u0017MT4\u001d_ِ\"{A\"\nB\u0014\u0014\nرj{pNK\u001e%\u000b\u0013$U\tp)\u001ebN\u0017\u0018+\u0006\u0013P\ta=\u0002+?JG\u0006\u001cF\u000f[`=i\b\u0011M\u001bEPO6\u0019nwyfc<\u0014\u001c0j$Z2S[Mh\u0010\u0005-QĒ%4\u000b\bŰy\\\u000f}n 5\u000e7k\u000e!J9\"R\r:l\n{Ȇ|\u0006N\u001ev~20aYmRuGO[8J\u001d+\u001ep\u000bڥg\u0010\u001e\u00119s2-\u0018|/\u0004׉wHB$\u0019\u000e\u001c\u001a\t!\u001du'mrU]|\u001c68%lJ\u0014>\u0001`Lq4\u0006/\u000bQA̳a;qH\u0002\u0000;Ւy\tTZjvK\f:W_b8\u0001cn\u0019:o\u0014\nKtxd)1WRjH4\u0000fo$4ӭ6J\u0006\u001a\u00116u]f%P>4\u001c\u000fdA'\u0002d,j*,Ez\u0016쪸g\u001eV\u0019\fpa\u0010AWE*\b]a4qdZNQR4A\u0018?d\u0007ov\tWx\u0011pdm\u0019\u000e\t\r*W!Hm\u0010f[&_!`L~$ڀ\u0017V\nr\u0002YGs$Q*`\u001aaK\u0015\b\u00143\u000e\u0005~<\bxA\u0003RwD\u0003(;)uG\u0003rGNJݑ[\boRWEВ0y\n\bj(\u00041\u000fJCw\u001d?\u0007¤B\u0014>\u001b\\Ĥ\u00137(kX\u0005NbRw4ǀ\u0014&(+;G)w\u0010\\\u0001d%%rB%u­\u0011]md7]2\u001fD\u0011zrғڌQ0`g\u0010\u0015'y<\u0012(Iqޓ\"`Qjq`z\u0010\b'Y4\\'e\u0012\u001f\rk\u0011\thz3=I楋&y:\u001bJ629y{`\u001ar~^/P;\u0004\"\u001cH:F;\\.<\u001a~EH*#h\u001fDڎ*3*\u001bNk\u00114\r9$sysQ\\\u001c\\\\\"\u0011l\u001f`\u001a\tXF\u001d\u0017^(0\f.\u000elpE)7c}U–Cvo6\u0003#7~E\u0002cTs@< \u0010j+x\u0016\u0005WZ\u000ecfaI\u001b!\u001f4q\u0012S-j\u001b\u0011XF\u0012]iM\u000b+nDp`$*cS؛ܚRܞ )lPaL0'Ɵ4vGV\u0010ϐS\u000b:\u0004\u0019' s\u000epPg8h|+M\u000f\u001bH5\u00167o-\u000e\u0002G\u0014?mR\u001e\\I\u0010H[s8|mpqL\u0006u~Bp➿?7?\u0013\\\n\u0003ü#\u0019PĪ L'G\u0005\u0005?D=<\u0012\u0001\u0014\"҄\b0S\u0013o{x\b3ؑ\bUp\u001f\u0002H\u001a\\(*,\rvw1\\QPS-ь\n&\u001cx{̱I\u0012\u00194pBy\u001c`DUNkh\u0010B+5O\u0016 \u00015i9\u0006\u001f\u0016)\f\u000b6&&\u0003\u0002qا_Hb.}\u001a\u0004}\u001a>\u001fu6la6}FQt:u-䷰e\u0003\u0011\\p\u000fB9Q>Fb41։\rB\t)\u0013l>\u000f$dN\u0016DI\u0012\u0004\u0018vFf[tEd&\u0006YD4\b~dVE\u0002\u0000;8Q 0\u0000\u0016\u0015\u0010\u0018\u0019B 0\\\u0000MCTOÃaX\u001c䀁\u0002\u0007*p\u0003\u0003{'蔝D6f%B_(%Bcc>^%\u0011z\u00023yCO%\bF\u001b\u000e`d#A5\u0013l\u000e\u0018ombmpqiB{_\bd\u001e\f4|\u0018\u00042\u001b*\u0007SaY+\u0017k2ͦ~&\u0002z2\u0003b4)7`w>(=\u001a-c>(/\u000bãaS\bJ)\u0016bY\u0019hӤ8Jsa\"c\u0003z\u001cUy!\\\u0017w(-\u0004\u0003έ>\tՑŃX3פʐ\u00022'؝4P].'C\bm!j\u0016.Fp\u0016\t\u001a\\+iԭQL iۚH\u000eOb:\u0015ө|.4i|[DMКH\u0019gS,\u001aZ)vGl|VVmx<\u001f:[z5z3lٝ\u0011q\u0011[\u0006m\u001dOnc\u001ect\u0013\u001c·Y0\n\u001dc4!F\u0017X0\u00167`wobH\u000eV<\u0004N\u000e\u0005O0Xv]G|̓_#P,\u0015\u000fM(\u0016ƯAS\u001bc\u0006\u0012\u0002 k\u0011\fW\u0018B1\u0006En\\⑙s\u0018)\u0018GfbD\u0015\u0019k\u0005\u001f\u0002[]4&\u001dp\u000eQ,\u000e]\bH`\u0005;ȆE\u0005cwеI\u0015o\u0001q뎝];L\u0003M$]1,}\u001a\u0002]Zvqz&PL84A\u001bW\u0019KDsǘ5FQx%?1N\b=|\u001aO\u000e\u0017t*vc`(\u000f\b-lZ'vGx`^X\u001b\u001dB\u0003ILt\u0014\u001f@#\u00040$Rܺ:\u00073d\u0004\u0001ԫ\u001cU;~Y[v,ooϦާkgtUٴ-?e?*ۮ\u001de}GѵE\u0014EoOOͿ)Qգ~];\\e;ڢ߯(ʦiws4i[]Qsnj7<_\u0000۶-ۦ+~\u0014hkLӖɪeQ\u001cMy\u0018\u0001:\u0016^.\u001bj}EWQ*ogYnLΚ(ڲ)ljsEQS\rGS&fjgY[\n]5UYmU5U5v]u]U\u00157y9\u000b|w\u0007ZmSUU=߽=?r4MW,_Yw*}7ީSnsN6UUojzo\u0015MQSu*Ue|+j>CM_UWWueϪ穹v;m_YeS+te(j]V2]ׯ-m{gN\u0015{s3M\u0003_lN-MT\r|]٪36MͿf̒h(f``P.\r\u000b\u0000ᳶ\u0005,\u001c-\u0006P\nP/܋\u0006 g\u00007p\u001as\u0005X2¡p\fwV/\u000f9\u0003h~jS,\n\u0010Sdm/\f6\u0018^(SuSv\u00155\u001a)U65״S}}<늚\u001dݳ|U;W\u0014흪UM^UYk\u0019`Uji\u000fwνo[t\u001c]Uӫe`mU*=o6mWv]Y5YQ\u0013}mMwۯ(f;OWS}i[٦]}kQVfvS}f\u0003l}hwTkOMS3E}\u0019H?d\u0000znvt\u0016|eUL/\u0003?e[YΦO'UD\u0001J\u0000\r\u0004\b\u0000oMrn.cc\u0004z\u0017;F,YMn@\u0000B^u7۴5U9\\MѾrDMX[T|g*Y\u0013M7\u001a`?}*SoeS]\\ULU~u5[Ws\r(\\mMtmMS-jsӳ\f|5ܷi]Mw\u0013߶ڹLYw4#vn2IWVm}f_{7\t/\u0003\u0005Rԛ\u0002Q\u0016jڹP\u0010A%\u0003-\t\u001e\f\u001b\u0010YXd\u0002PJ^\u0002U'm\u001c\u0003R\u001d\n`)\u0011\u001c\u0013tgQ*?J\u0019\u0016\u0002`{Q\u0001Y(r\u000ev$g\"Z\"{1NNq\u0015EMtB5\u001es,*4أ;DPv\u001es]&\u0015\u0004j\u0004_\u0017p-O\u0003\u0007H\u0002;<$K\by ѽs~q\u0019(\u0002-fPi#\u0010&l$Ǩ#\u00111Y\u001fXS,s>fY\u0018GpG9hff\u0007H2,s\u0006:|0}3s\u001e\u001e\u001d<,*1\u000eA\u0003\u001fԊR\"栁+>cȨ\u0019\u0017y'\u00173-ⶄU\rh?\fv\fz\u0004Ɠ\u000bI\b8\b>;ɜ[\u001a\"8\u0017\u0002WRw4р%\u0000@Y\u0013\u000eV|x\u001a\u0010\fqQ\u0015#vz\\ZKd:\u001d| \"<.6'9\u0010Dپ\u0003\u001ec)\u0000N(\u000eԦj,Et=p\u0003~76=\u00165\u001dx1[\u0010\u0016\u0003\"\b\u0001sBGmss\u0017@_\u001c04\u0002\u0019-6:C0B5@\f\u0004@!B?0\u000e?cy\u001b\u0003\r\u0005\u0001E3s\u000f\u0007'H}2ztCw҆fk~\u001cJ{92\u00005\u001fp\u0018œޮb-i`׫+\u000ed!k ?V[Rt;,vC?E\u0007)Q\bV\\B61\u0011J \rÍeD}\u0000aFnFĺR+k\f)\u0014&߷CG`trt\u001cvcL@aaz\u0000tOjK4\u0004FB\u0007\u0006=)Gr&)pvI\t\u001f߫Fa\u000b\u0012q+iNrv\u00048Aд\u0019AJۍ%wŴ\u001e,m\u0012hLj\"%td\u001eyY/6w\u0017\u0006U,{T߇B\u001cxߌ\u0016\u0019jl49Fy6~,1H[\\\u001b\u0000\u0018\u0017\u001a\u0011_\fP‘frwX\u000e!d۵Mi>-}\u0006\r\u0019\u0006%&L\rݜoF\u001aG^\u0005\"TzTY!a\u0017u1oهf=7D#\u0001\u0013A\u0003\u000eu.+9f%vnYM\u0013\u0019ѽf\u0003spz\u00141e[\u000b\u0005M<{1\r4K\u0018ae<\u0017\u0005Pf5&u\u0000{\u0007\u0010\u001b\u001c\u00192!\u0001#Mқ[S\bƜ4^\u0002\u0010K&\u0015<戳#S2\tE\u0016{Z \u0004iX\u0018Ji\u001d(\u0002_\u00174%:\u0001,ʹi\u0012Fh\u001bO\u0016g\u0010r9d\"c\u0005<]CFZ|\"*&D\n4\u0014=\u0015g_Rd6(\u0015VfOF\u001a\u001a562е3<82\u001bI\u000b2.(f\u000ej m'>ð3\u0012\u001d./H6],6'P59o\u001bHiڗADw\u0019%Ǭn\u000f]o\u0005:O_\u0011&8\u000f>[\u0017up\u0016Ny3?\u0004\u0002H%-\u0007(,\u0011\u0005nik.\u001b8\\-geqZ\tx,A6ޜyϙ5\u000156WW}ͨ4H\u0000z8\u0001).Uis\r\u0003WܡuH\u001d\u001a\u0014Yr\tPzZs~`ґ+5&XT\u001aS^lDG+A%rcƾrJ&\u001a8:ȡьrDJod\u0011vڢH?6'U'\u001c\u0006}`Jil\u00183ĄaIŤ1U6\u001bv[\fj\u0005Ti@-:1x߭ؠ\u000f\u0000v\u0019Z[y\nP\"6\u0016(`Km\u000eDxеVP7S\u0007\u001etGN`.dMJaz0Y\u0018t;\u0013Qܒ\u0007\n9\u001cj\u0005)s\u0006\\\u0002\u0007)\rbAG\fn=ȸ\u0017'ʹ1\u000edk|c\u001e\u0019:\u000bZD\u0011}AQa[иQix|\u0012CJêY2L\u001bB_,zBz\"m\u001d9\u0002\u000eV\fҒ;϶0TBp>a\u001cK}\b?z0^=CG\u001eeL\u001c7xUoi'_\u0014X9cުK+[LW\u0002\u0004W9db9}Q\u0002\u0018QYtz\u0017\u000fE_aܚ;ka/1B\u001arƄ$.t\u000e*\u001fqO\u0003*4`\u0010\t&!&Qm)t\u001b=\u00064\u00039l \u0006&9\u000bs\u0016%`\u000b\"i;Q\u0000V≵\b\u0011݉xh#\u001c\\\u0018\u001euS\u001b`3Jv12pU\u000b`ˠBp̃tI9ra$魕:D\u0003y\"J`\u0017cһu,lU0\\I#8\u0006M ҟ<}J?\u0003\u001fup\\)&\u0013`\u001c\u0003\u001a4n7\u0010J\u001c|1\u001b\u0013v V\u0019_玛v6\u001dwyck<\"UXϡ?h[`\u0001+M\u0019=\u0000j\u0001ӬV\u001d\u00126$eSɂ\u0012C龿\rn\u0002fXM¶@g J\u001f)W0,~\b\u0019\u0002\u001481S=ZJ)Q(\rA\u001cRp5\b>eӴ2{\u000bs-p,y\u0018s{ܥ\u0015\u001e\u00155=?'-3|]qUY\u0005\u001cP\u001bm\u0013Ͱ\n\nPΡM<\t\u0019c}LEt{!+,\u001dM䑈\u0015\u001da]f~\\?{I'\u0010'S\u0017#\u00183\u0012\u0000ͣ\u001b]\u001cgkbm}\u000f\u0012K\f`B5QE\u001dxq#\u0014^p(X3\u0000=&}\u0014^FՊY\r\u0011\u0013\u0011Dܷ\bH\t`q+[\u0013M\u000bAh/\u000f\u0012`/\u0004p\u0019KqUPI\u000ff5ɿףz`?\u0018݃c>o:r\u000b-\u0014O\\`k6iGU\u0004X,3rrֹv\u0005ŋB|m룬\u0011h:!L9SɘX\u0016N)9n1U}Ȍ8Xx<\u00195#iyq%or%W(\u001cK\\g?,Xsxam薷zLv^\nxҞ\tx*~\u0010Y\u0011\u0013'\u001cD\"\u0001aO#D\u001eTR\u0018d\b\u000f\u0014(\u0013&I+BSX\u001a*W\nCk\u000f\u0001\u000fv\u001b\f!?n\u0010$N1u|$\u000f`GB~\"\u000fUq$-io1F\t\"ↄ\u001c\u001a?\u0004\\g02ta*e\u0016pØ@s.\u0018k1f^F\u0012\u0005y\u001eaQt0_\\-2\u001a\u0018\"\u0010/`\u001f{Ek7\u000f͕hFqIr\u0004JE\bPymc(&\u0004*\u0013\u0011a\u0007JA\r-]~*\u0017qԯVT1\tlM@:7\u0005m\u0016r\u0006\tDP\u0016\u000bJП3l[Gm\"7\fTM\rn,yTb\u000bǀe\u0000MӞf&D\u0016䅘*A<\u000fr\u001aH\fSeog\"}+\u0007&y 1KwE-\"Sly=)i\u001bK6lS\u000e젧ؚ5K\b\u0005\u0019M\u0014Z9&US\f\u0014b60ƅ\u001c4xzP\tP\bj8m\u0003lĞcI\u0003n!gr}[ߩ\u0015lr5dT\u001b h!Zi&ȞS\u001e\u0010\u0019\u0001m;mйڪ0Gbp aom\u0012\thO_g=#9/\u0016dp\u00148\u001e\u0005 ~1\u001c*\u0011ʌ(\u0005\u0014\u001fAesX_צ\nTÈܗ䥜I-%\u0002h(6vu\u0005!l0\u0012\u001cC{X&E4%\bf\u001a\u00188\u0014\u0015(?ec!Sp\u0005,҉@6Ȩ\f7\u001fܴ\u0017d\u0017\u0007&7u؈Û\u0017\f\u0004H?-\u001a!V\u0016\f\u001a64I\u0003&1\bbm\u001d+\u0017}2Tn\fMv.+M%ː0T\u0011iW\u0007`\u0018:\u0011\f\u001ei@esU9}\u0019ˊ*k'Lf[|ꖆ ݶ%W\u0010\u0005_S>L\u0010\u00045)e\u00148U;_6Vv7T\u001dT\u0015JZ&\u0019Iʾ\u000b\u0016,\r[NG/.\u000ff(l\u001d\u0013-\\kT'CP\u001b6Y6LR\u0005\" .{\\!g&`JFn\f8;TpJ\u0005\u0013Ȏ\u0010\u0013\u0010A\fÄ\u001d6hK;+h[\u0003,\\1Ԩ\u0019\u000fD*\rT\u0011\u001eGU\u00155\bGF=!&6M1MϴPN\u0016 d+x\u0005*T\t2\u0019\\Id\u001c8\u000eJ7\u0014B\u0015ޮukHuB\nd\u0013\u00028J׈mPx\\ \t.l\b|Cգ\u0010ƜYX!j\u001cuik$\u001c\nm|jά\u0010OR=\u000b|7LkL\u00125L\u0014ǫbYɌK*\"bXE-\u001c\u0003BE21Rsg˷\n\t\u000e xĥ\u001e×ۀx0\u0007WL\u0014$'aU\u0012Q/\u0003ȼ!j\u0004\u0010]\u000fI\"SRo^vQ\tR0\u001cT[:iV73\u0018--&*f;G\u000fP/@N g؄\u0004ZNucb^EJVC$D0n\u0015p[\u0013\u0018^֛\u001f\u000e>\u0011ѩ(\u0016]P\u0006נ~Ia\b<>i\"ʝ.–),\u0003̭k\u0019t9>\u0010fthTX\u0006!\u0000틾'DCR1Y'\rD6,cV-\u0011\u001db\u000bJ֝C?}\u0011rt F\u0014\u0010M\u0013a(ޑ\u0001؍xs+>Uc\b$>\u0001@YXGPG\u0019j(\u000eWg,2Ϙ\u0011\u0013\u000ek\u0014J,gs(֟\u00017\u001aqęb9*\u0002)zISA\u0005_\"j˭N=Ls$:6\u0012\u001e'\u0003\"9A\"+Zh}齙D\u0012AD؜Q\u0006\u0014\u0003BsrҼ\u0000\u0018bP\u001aP1zG/?V\f\u0015\u001f\u0007|0v\u0015, F\u0014^ۑ\u0019N8/D\u0015CQшB\u0014\u0016i\u000f\r/*mqP\u0013\"8Bw\u0007/yrq>\u001efaL\u0016!&6)AHG\u0018˯ۓ\u0006\u0011;T6Z\u0005{~3d\u0001RO\u0011a\u0001t%\u0007OO%nV\u0013KL\u0014;ۤGb32\u0006P~'jl83S\"+c$n\\`/_v\u0006\u001e<%\u0014\u0014ƶ\u0018G$X^ z6\u0004?d(c:\u001b\u001f\u0016\f\u001be2n\\Ldw!-0\u001bB\u000e8Y\u0019\u0000\u0002.챏3i>ÌG\u0010_\u0007,1h\tp\\:D-G8ܡʻ:Vz*\u001e\u0016HS\r\"t\u0016\u0012\u000e/\u0000!\u001c\u0019/!D\nYVʰX?w\u0017\u001a\\2\u001bR\u000f\u00198-\f@mQł?\u000eI.9\u0002\u0003\"qԱGxI2bʟ\b0\u000b6xV]\u0001bme\u000fѓw\u0002\u0003U&xW6I\u0017<\"ޥtW͜]ǪMѱ\u000e#C\u0001c8\u0005*iyi%y왂w/c^20\u0015\r`\u0016O\u001e\u000e\u0014#\u0004\u0011\f\u0007ྭ.Qh\u0014'-V[o-or-h͟+\f\u001ckqI\u0002\u0017k\u0012\u0019\u001bQ\"h+gy\u0016c!ʰR&'d\u000bF`YC$_8\u000eb2]p\\\u0017\u0013`;ʰgQ9\u001f\u0016Q\u0018\u0018(,Ci!@L.Z3uE~S>K\u001am#mg\nn<\u0010X#uoYA';\u001a\u0001cv\u00062\u0018s9YxR\\*Qr\u0014d#\u001eY66'^g|Πy\u0014.$FF7Ilvrʽ,|\u0005o#n\u0007j5j6}8lGfh\u0005*MlNFÖHe\u0012\fNAP\"Gm~(O~V\u0002ѹ\u0018~zTPA+\u0014A\nf\"`lh|_\u0012Rq%iO}\u00065\u0004\u001e6\u0002?\nlX߂\u0010P\u0019ns\u0011dLt\u0005\u0013wa$X\u0016\u001a}r+GvBS\u0016mp荲5Q\u0005\u000e\"c1#X衒+V\r\u0005&:[\u001e\u001fz\u001e.u\u001aj\u0012Fk{ye]6@OF\u0002\u0000SIrz\"{j*Vq`\".TV|:v5rQ%EޣxLOt;տJK 莘hd\u0015/\u001c<3]<.4! [*\u001dMn?\u000eP,?\u0003\u0003\u0014&Fg\u0002^WQte<\u0019&\u001b/\u00031Ez\u001eKZKp\u001bx\b_K`F/\u0016m5vq%<\u00069QnRΥ@fx\fۣ'Ck\u0010{2~g$NGH.o^\u0016-o$\u0005\rX\u0012-ߘ$w#\u0010@PҘĩ\u0011r\u001bPv6:|B \u0004GdD(\u001d\u001a̤\u0014*siF w9\u0017gFZNO?\u001d`\u0005\u001d\u0000s,SUŸڅ) DWiK\n\u000fh>?)j^tT-7}y/\u001dT9;낞zJɌ~@~m\fCq\u0018V\"[\"3\u0017{\u000e~\u0015#r\u000b\u001c\u0013jì\n\u0011_VD޺\u001fLPC3P/\u000e\u0004\u001aJ\u00194\u0006\u0017pb}l\u001d\nLKA:\f+N\u0002b#\u001a\u001a\u0010e{\f^;u\u0005҃w3?\r?\u0006\u0005Ȉ\u0015r\u0003E\u0013\u0018DK\u0002\u000e*.g{=t\u000f\u001bMa殩/`yS7uȬ\u0007r\u0012ON+߄sM5O>7\u0013hƍЇk6\"\u001cՄMR\u001cowE:T|\u0003˘#\u001fup\u0013̴+\u0002-Wa\u0000\u0003\u0015\u0013\u0012-1rRZH<\u0002\\\u001601E9BŖ\u001bTtl]9=f\u0006r!0:-Vf |e\bSb\nV\u0002yw\u001d\f19K]g^\u001a]Mv{%W\u0002cj=u?\u001d>\u0001v\ndU\\\u00132-\u0010t5o۾\u001d\fY݉xn\u001d\u0015\r2*Yd˪V4\u0000U[T\u001c\f\bD\u0007\u0003\u0014R]f1Y:&\u000e\u0015%\t׭\bke\u0013\u0017$׭}6\u0018\u0010(&_$*LX&O\u001a\u0011\u001b*z1/@ċ\u000bRI\u001b>[;x\f޺\u001d\u0004J5t\u0017uw:\"S\u0005\tb\u001e}\u0016v_ qaTx#&߅ɇ/%\u0011DA²ٛ\u000e\\\u0000\n\u0005\u001ejlhI H.T\u000f>,oΚřSb\u001eGz\t2K\u0005I@\u001c+\b\u001e\u0019ɘ-\u001f\u0012\u0010ī!\u0010\u0007@@sɡd\u0019\u000eT^N)\b]\u0015\f&2S-jUq\u0010-/<~ҢFUx͠7)qY%Eڮ\u0012rH@KT\ber\u000bN\n:J\u001e\"`2\"-zu\u0011\u0011\u001b`\n\u0019d$@N5\\e8Q\b2`9I!^ƾ1cChwH\u001dM\u0012Y\u0006S\\}\u0018KWX\u0005Ca[J$!A\u001c](3/]fĊ`3PI$x\u0019M4G$!!\t\t>\u000ebC%s&Yg2\n=\u0018A2b$/\u0017\u001cSAx([\u0019\"86y\u000f\u0004ʽ[\u00005Ff\u0015\\=iIo\u0004R\b\fa\u000bqTO HgXޯ42@.\u0004\u0006FyQ\u001dXǹIN\u000emNB'\"uJ7\u00124C\u001d9OB@\bkdyɮb1NV~43bb\tjtT51^\u0010:\raG,;(\u0007Tw\u0004xd7\u001afuP(~C9}\u0007dר9\u0012?V\\\u0016ǔ\u000f\u0017\u000eqs\u000eK\u0012\u0002FB;G\u001aⓉ\u001c\u0016\u0003U\u0000pՠ [M\u0016͠\u001db\u0006ǥw\t\rA\u0019>>\u000ee^r\t?FFvW\";y`s=lJÜg\u0012`@aВGz\u0007ߤ\t\u0007_nx(\u00181<}`2).=M\u0017[_џ\u0019)\u0010d, ЫUKm̓%uC\nV4\u00054\u0011jdQ6ӆ\u0000a90D*\u00196\u0007Ձ\u0005_B5|\fOƊc+o\u0011~h\u0000<(\u001d_9\foe1\u0002뗦Յq\tjԇ6)\u0015\bo$,K%2Hm%\u0005,\u0006s\u0014H\u001a\u0001+ʡPA%se@@s'_\u0018$\u001e>_Ak8.TXd\u000ba7%\u0001J\u0014N~uk!\u0019|P\u0015\u0013N\u0003!6\u0017t\u001c*|\u001eL\n1v=⭁6U5\u000eBGdv\"\fSLw\n\u000f\u0005;Н^\u0006Z6-\u0013ed\u0004\u000fvI\u0002\u0001\n⮒޹\rA\u001f)\u001f\u0002s\u0016VJC\u0003j\u0014:\u0018q\u000b\u0013\u0003\u0012Y\u0007u\u000ba>7\t\u0015\u001e4GP4C1l?-֕g\u0002=Gƕ,PEGSb\b\u0018ۮ5\t`40\u000f\fSzKIJL\u001fͅ\u000b\u001d͞Mg\u000f\u0013N}2)h͆Q~Re40𴐕\u0004e\u000emJt}dşo*]3]Ίs\u001b\u0004{H@\u0002\n\u0001L\u0015LZF\u0018\u0018>\nHC/ɴ\u000e\fB\\F\u001bw/#\u0011Nu!ߍ5th\u00129hH\"w 6@GvBNCV7\"\u0001g?&\u0017;[1Z<+`1;\u0010\"\u001f\u0014S\u0016N\u00100,+FGȚzNVE}\u0007&\u0006gȆ\u0003x4QN\u001fa2\f5OZ0˛̒ @`ށ\u0019w5\\jq\u000fe\\\\J\u00031\u0007[G\u001ct^#D\t,s}P\u000ePu\bƲ{]kR|?@ws!)sfd\u0001,i$[hhdC2SDH\u001bܝhqOGaTPD5U)Y\u0004oP\b\\%5X\"P\u0016@Eqa[\u0004\u0003\u001fƁE)2ׯ#Rː72g`>ҋ'UEF~wV!\u000e\u000fD$D_e,9\u0004l\u0002\u001bcrm/h@D\u000f\u0016Vl\u0017\\d\u0016'V*\u0014L\u00141\u0013\tq`wD\u0019\u0018\u001ay} 8t\u0017u\nH\u0007\u0005lZ=TF{u2Ӻ,GlgXog=\u001e\u001eOgp\u0000\\\u0016\\]k\u000f=mХ٦N@vkpU\u0014\u0014{\u001aT5TZ˜\u000fc1T)%=\u0004nM!IH(U^\u0005\u0012أ<ĉ30\bC*_Q'$t\u0015}\u0011Ŀ%\u0006\u001351?joX{\u0001P\b\u001cmCQr<=.gmFo_YK\u0017N,\u000e\u0004\\3D.P\\\u0016hE@CTH-V\u0016lY\t\u0005\u0000\u001d\u001e\f{P l{\u0015\u0006c젢S[\b\u000fzq\u001c뇝Dn\u001d!\u001cBײUXL\u001f\u001c\u000eo\rÚ\u001dE\u001fYbN[\u0003Q\u0010\u0004*vJ\u0014\\v\u0006]\u0011qZո\u000fG'Cf\u0012fq_ dGĴuh-H13\u001dI\u001b^0GM?c]|R6U_.Ԏ\u001acJ\u000f\n\u001btҴ\f@h\t:+[\u001fR4V\"1\u000e.@@\u001b9)\"\u0018\n<{Rm\u0005\u0001B@6>\u000fAnXNq'p`l\u000eu8B܁/Q\tX6?>Pez\"\u001b17\t=P\rqžuKjVp \u000b\u0005.H-@\u001e\u0016ýOfb sʚHdQXz4udmbXB[w\u0010X`j6}n|Nt\u0015ΛR\u0017ۅW\u001f-PY\u000bَ\u0014m\u001e\u001eߵ^SL+\u0018U\u0007_\u001f{e\u00042\u001e`qO\b\nc2\u00077!\u0002W-\u0012ҭu\u001dP\u0014rS\u000eYm`\t\u0014?\u0002\u001d]1ait2\u0004t͟i}_\u0017\u0012^\u0004Ҡ\n\f넱?6T\u00128Lf\nh\u001d`%-4zW;H:\u0007\bQeu>\u0006\t@X\u0012Zm}q։/\u0018u\u0012B=M`.\r\u000bm]נ=M\u0002r\u0006\u001ez=1MT\u0017>!Y6O/ 8#\u0015\u00112:\u000b(˵Uwytx\u000e,.b~\u0015gk1\\!\u0003\u0002*q|ٿ\u0002\u0011\u0002xJI峑Y2pRX ٚMp\fQDƃ^(AՍB.\u0014\u001b\u0001q=f\tTPkBT+~\u0010w\bȣ%\\G\u0011\u0007\"9QFP\u0010D)VOꎈjUϼ3ׇ'*͑yR\u0003\\N>#?^r\u0000׹H#^d6Ƨ:\u001fd\u0017|\u0018]\\_c\u0018}\u0004#f^O\u0012ehARo\u0018a\rE:2)tQ\u0006UF/\u0017%\u000e_e\u0018T\u0001\u0018\u0005bPz2|5ށW@K\u0018g#HbW\rMx\u0010{E:\b\u0007BxF|R>8\nSRw'aV\fsGn @)ri`t\u001eR\u0013Iz$\u00016<\u0002\u0016qsQ\u0019ѡ\u001cD\u00139QJU ~n9\f4WRkUr\u001c\u0014FX\u001e苼)4-:狻\u0015E\u0013[L\"T@d*\u001b Չĺ;8F\u0014\u0000[!v\n\u001dd\u0019Qoc}A;l1\u000b΅h/\bUNJαąXo?\u001fY\u0017֧.`+ҩ#7\"\u0013!=ʤ^o%CJNi&jz$a~t\u001fDʹMqj~gƿ`.u\u0007Yq.vs }\u0016GoNI']z>aC\u0017H!H~id3ME##C#? G\u0005~'NlRQc(E\\nEAㇴ4VV:A<*8Qy\u0014O'\"G\u0005S2f\u001eB\u0014VyT 5\u0014\u0013<*!F\"Gu)\\i\u000fLB4*0J_hD{ЎE&\u001b\n\u001e\u0014eW4\u001a?M:T0\u0017\u0004Q^s\u00046b\u0016)j\u0016pN(\u0015t-ǃ\u0001d\u001c,*(\u000bQFU;cgER2(Chdg𷪺\u001fG>\u0015m'76'/]>z\u0014N\u0012\"N\r\u0006\u0011q8Tl\u0016:_%k0,uT\u001fbӺ\u000f%\u0011\"`pBA!].GF\u0003\u0005 \bNs.Mߙ\u0002\u000eY,\f2#\u001cc.FǠ[yf4\u0018'{\"Wos=8$\u0017\\h\u001a\f̥\u0010}F5Iɦi(\u0003\u0005 C\u0004\rI/QQ\u001cGSA\\/U\u000f؇͌M\u0005\u0012{#k\nteee^{\u00156\u000b_}A.A6W/8\u0019\u001cKQ>\u000b]H)\u001f+Ie[BaELy%LPٚ\u0013R\u0015\u0015rɕQnQ\u001eE\b}.زa#\u00111\u0018UCf!1GuQ?Nw\u0013Qgow\u000b[R1qr\u000b\u001d|vPQe\u0012&VF?\u0018QMTTu#3\u001eMPd.\u0018_@\u0015&ѫrVx䰠yTHѧ0/\r}\u0014\u0016\u0005\u0004\u000b\u0011Gl2Jɵv,8R\u0005=٘V棝%*8r\u001dZR^\u0006r\u000fWܾU\u0014\u0011գNMCd\nLe.Nh:+%NZ\t\r!#vԭVA\u001f\u0015\n\u001cW\u001aW*J\u0011l]\u001d^\u0006!.\u0016KD:\u001ffVE3\u0010DL㩟QOP{N\u001b廇ƌ\tʔeKDH]th}Q\u0001n蚘:\u0012;_\"FWUɢv\u00123\b\u001e\u000ex\u000eVTeIU!U\u000b\f\u0004Pt%V-(cdx*ʹj\u0001\u0001K̢+I\u001cE\u000eUi\u001e\u000e9\u0018…\u0016\b;4\u0012tu\f(3$x\u0019c\u001aӃ0<\u0014\u0005!b3\u001fd&ԡF2kt\u0012\f:x\u0017Ҍ\bJD\u0011oqfg3O\u00118Q\rNh\bhq\u0014\rJC\u001fWQxv/\u0017_\u001cç&n*/NR\u0012CC\u00145R3e־#k\ru\r*eRe\u0017Cr\u0004ݖ@f8 LGr0EC!jdF\n2\t*S;vSV (cOV'K\u00151\u001fQ$|6\r/e|`~\u0013\u001a==珃!0RWZ&h\u0015sQ^b9N\t6$t\"P\tB\u0018[5\bab8r\u0016\f\u0007T|E\u0017\u00021I\u0014!L_b>:1*HM@\u0018\fG\u000e\u0017;E46\u0012\u0016>0!j\u0010aZB!JVE(N9\"\u0017Qޗbri-&{rӶ\u0002np6\u0015,u%Hb\u0019\u0011^\\\u0017bLƄE~\t~\"$YA:\u001c\u0010Qę-)QZ\nLAㅶ,\u0019Ґ`@)‹#\u001d\fhR\u0012\u0011^Kǡ٠@x1M@fE,KHTq.!\u0015KnM\u0016\u001d\f(BJJ\u0012CFʤ8D\u0010AJ\u0019\u001cyK\u001c\u0011M5,(4\u0014x+ XlN\r\u0011Y\u0015AX$+ 8nZ,݌̺Ygj|zP^{~\u0016FM\u000f %c\u0012\rAh.λEfx}v~N\u0007~C\t\u000bbRگALYYa\u0006\u0003\u0002\u0006\u0003F\r\u0006\r\u0005I C\"\u0003`~ٛ-e0ީEeiܠP}&Ԣгpp'-I&5`E\u001ald\u0018\no\tƎ\r\u00066Cah#kc\u00039LΪ'[fUƱ\u0019\u001f\u0005!S_\u0015BkC(E#U*!G\u00062'\u0002B\u0015Cz߽;\u0014L\fnukF\u001axF#<:+,\u0019SƵN9RVZ靕^1GfH\u0016}\u0005C:\ft8YQN)ҡH+EF\u0018\u0014\u0015\u001eQZ\r\u000bkw(ęJRel\u001cRE1\u001dx8ґZ*Rқ#mbĒ&00\u0004%,\u0005K:s'Q$$PRތMet\u001bsN\u0017+õp)hLijC\u0018@pi'\u001d\nevhUls[k.̶BGh=ZnhQ\n\r/zQ{\u00061ڡMe,7Mef\u0007vQ֔r HS\u0011T5\u001d\nn&\u0002,\u000en-\t\u0015WfR\u0011VKm\u001c*xyj*RK-\u0006Ym\u0002kʹ֎6^kݠ\u0007uӊY=-~c 4g;\u001aϝiC\u0013̌9#)gLg詢s9g™9SK3?Vg&\",N5=~q\u0013R\tKaX*MR\u0018KUŒL\u001d5]Ҕ\u0018T2\u0006](L\f\u0019A3h\u0018 \u0013\u0006\fj0{\u001dqcx\u0019s\u00189\u0011Ɣ1$vSOCz:rřr\"!4t靟Vhƿ~ܙM\u001b\u0014\u001a\u001b]͈Rߔ\u00121fӡʜ&L=2uܹ21-cjƴaBgLcZ4\u001atZv:\u0016aݝFMرڣԉB\u0010\nXjك+\u0002K=s#3\u0013^\u0004i,z(6Svs_\u0010\r\\7faUf\u0014f\u00137>q%~f5KS\u0017A鼤:Az4#\u0011[ʌ-Xh\u000bB\n`pC{>\u000e,2|-R`x3\u0014:D0Cw\u0000bg(D\u0018c\tƜ&3F(T'I@q\u001fIDBv\u001eƓeHv'K2\u001c\u0012_\u0010]%)c \tcx\u0014$;5e\fX\u001e\u0012H$Ab4d\u0006\u0011r\u001cd\tC\u001dƅ1!\tm)WI\t \u000eq1\toS8;!!0~\u0001prD{@\u0001\b!44(`P3\u0014l\u0006\u0016E23J4\u0007/\u0005 \u0015Z+\u0005OIrtRI\u0011}\u000e\t&ɐuqno(\u0011O.C\"b+\u000e*\u0001lЏĊv\u00163F?\u0011SFvU%\"tS,ttC7\u0002PkӢP𗤄($F(\u000e\f\u0017s#\u001eأJb35E%1ͧ'}+IAa\u0016>R)Zw,V\u000bZT\\\b#F9Z\u000b\b6\u0003ݝ(\u0015\u0010lȽSÊD\fzg/!WRwP\u0015Šc+ \u001c5s׳\u00116:Nz\\R\u0006\u000b\u0018&\u0000\u0013>\n`\u0002\u0012\u0005\b\u0014@A\u0002\u001b؀\u0003\u0002@0\u0001\u0003\u0015TB'ֻF*gqQ \u0001(!\u0004z`8C\u0011rRnP疛\u0012^\\m\u0018IK\u0005E\u0010q4YCر:,'\\N:XMiJP\"\t\u0004戱0(d`_AƍD\b/\u001f\u0010/Q\u0005\u0007tQA\u0011ò9\u001b\u0004\u0005\u0004sc&EAȦ\u0013p\u0017G+hq\u001a>\n\u0014*\u0001\u0004\\pJy\u001fG<\u0014BX\u001e\n\"S1l1\\\u000f\u0019b\tY_v\u001cŬ`U}\"\u0017EnĆ#Fe\u001dG\b\u00168B\u001cZLb\u0016נE\u0014q\f\u0007x)P Xk\u0013\u00065\n!!B1\u001c\f`e2d\"3Yv;e|a\u0018]&يf\"<\bP,SF\"TDã\u0011\u001e\u0011\ry\"B'\u0013\u0019&mv\u00185\u00186]FvG3!W@\u0004\u0017Kf&\u0012#͘8XRfjJSG3yy\u00040;YZD- ؑN:UiJ.;ho\u0001a#jxRo67\t래\u0016ؕxf\u0010M3\u0005OK޻\u0012\u0007\u0011<#^̘\u0007\u0011-\\\f\u0003\u0010T\u001b2vl\u0002ݼZLَN\u000b\u0013U^fh1ޅw1Ż\ri\u001a\u0005\u0004simT\u0011g7M\nAo'R\u0014N@3N- \u001c#j4ք(ĢLųv?F7쏹;cm\r(\u00076W\rLNް(@V??A\u0006y6\u001cYUx1,.\u0000[\rbشS:^nO\\i\bm\u001e\frh6r\u0002\u000blUۃ\u0003e>$>ךx|qeyܹڊ]™{#.%y\u0006dwk\nƖS\u001d\u0010\u0012\t\"0:i8\u0019qo,m{Ie\u0018Rw$oV54aW\t:@ȵD6DJȄ\u0013}\rl]\u001cC\u0012'Whm\u0003Tq\u0007nm2i\u0013On\u0006#\u001a\u001c\ri;˛oδV\u00048/r&'\u001e\"\u000el<7OLunO\u001e(l8+_7{ZnV5=R\rUj\u0004rPjk,\u0010\u001b\tIXE\u00170\u0004JMk\u0001\"\u001bWvFɲ+7\u00162\u001f\u001bor2LwF=h S?F+\r;\u001e\u0000gL\u0004OEH}€cM¼\u001dj\u0002ݗm䟈d]?\u0002w$`O̻\nr\u0013b\\Vpy\u0014s\u000e\u0018\u000b\r+\u0006j\u001dL:\u000fçVڎ9az\u0012-J\u0004W0+\u0007\u0011\u00198\f*k7wNWTdm[n~c\u0015\u0007,$C>&cDq%\u001a8\byr\tI@zw\u0003 \u0003\u0001\n)1K\u0010/\u0010lX\fߦ\u000b0=&~KBb\"π(s@tJ{QU[Q\u001bح3jA\u001d03G_El\u000f\u000biIEd\u000b=d'mx^Pi\u001d\u0001կ7\u0014\u0012+\u000bh\u001cqxz*{-\u00008♓\u0019\u0001_\u0010f|\fk\r\u001d})x\u00112XL٫/\u001c盰x\tR`ZE㇝C\u0018UrZ1oq\u0010\u0011-5<%m~FQ5o\u0014\u000f\u0001Ǹr\u0015\u001d>ɛxEXB?\u001cآ7\u0016\u0014\t\f\u0012\u000eUא &}YS?\u0002W=\u001eWj٪$\u0016Y!z!\tE\u000b\u0013C\u0011!9a\u001c8KTpe~u*L2m5\u0016M\u0005Ae/`)Ŀ(x󜜳`7\u0006\u0016D*\u001aet^\r\u0017\u0017n\u000fҒBW:\u0000;\u0004&\u0001j?\u0013P\u0012л$uWV89\u0005\u000bZ~\u000b dM#)՚43\u0019\u001f}ȢŖj,'񍯐F>Ȟ|\u001fBB\b@\u00182\u0017\nuq\u000e<\u000bN]\u001d\b\u0011&țT[U2eem.KP$~&ϸM;ZE\u0015jOz( \u0019Z\u0018\u000f\u0004O.^iwx\u0002%'w\n\u0012O)#X^2ƥ6h\\gћ6\u0005\u0012\n5\u0012@2\u00011\u0014Et6\b1[^o1\u0013㷵\u00179:\n\u0003\u0013\u0016m\u001c٦-R(B]\\\u0003\u0006LP\u001aQ\u001a\u001eJ\f#ϋ\u0004*w\u0017-\u0015RD\u0002_\u0011\u0001cV/V\u0013:\u0011Onȴ\u0010q\u0017rYA|t \u0007ںA\u000e\"D\u0011۝NğEcf\nhN\"\u0011\u0001J̾\u0012E<*8_cn?\u001b)\u0019B.\u000b+O.#z\u0011L\u0018uN\u0004Z$\u0014as`8\u0013떦]:Rzo{\u0011E'8\u0014B J\u0010\u00143mWN}\n\\߆{:7}x\u0001|X\bݓ\u0012\u0016\"XͶ\u0014\u0005oPX\u0010z^!zτ?)C\r\u001bg,8׻\fj1\u0007A\u0000\u0010]{L\bdũ\u0007,I6Nfx&.jHRkD'\u0004\r}7ByWA&µ\u001b\u0001;:Ţ,ѼP4\u0015=\u001bQ勘ٍd\\T3V}\u0018!_K\u0001)p6h\\\u001d3at\\pY$$Ǫ'~>GDֈ=W.5Ş\u0003\t\rM\u0005=~Gw\u0015Hq\\\u001f,ｗ-X\u0017\u0018\n⳹\u0006M.WlC@\u0019r)\u0018}\t>&\u0018\u00133ZƘV\u001fj̧8\rvxÍ?v\u0011`z6\u0004F\u0004J+\u000e\u001a+\u0003©á0`\u000eϝ\n\nGtlU\\ ]\u0004\u000eta.\u0001{\u0014X\u0001-ϻ$m\u0014lJpb,|\u000be\"\u0019\ntT\\ \b\u0011/R;B}\u0011cZo̭~^O\u0010?z+vi_HjËsV]\b\f5E%\u0005=bՒ\u00053\u001f\u0017I\r\u000b\u0012$D&M*\u0019D[l\\\u001fD\u001cqS- ]4YjHw\u0005֬\tF!1-{\r2`<\u001c֠@Km\u0015o\u0014\u000e<\u001fQV\u0013QJp*aF6.\f\u0007f\u0002!\u0003\fF*\rrEhů(Pz-\u0004\u001e)u=<\f\u00199r C\u0002\u0005K\u000b2G{0& \bť\"|z_>FR߃\u0003Rtmi>.\u0006zs~9j\u0016`q#\r\u0014rճ\u0019z&\n\r̮N\n,\u001bQG\n36fHq0\tC\u001d-j#׳ҝC\u0015J!BOϬ##A7\u0006'B%\f~HN5;\u0001\u001bl0_ޔ1RELqM%zWa\"5,xͨ\u000f2\u001e)\n@\u0003֯\f]r{T5\u000f?>7\u0010N\u0011Ɛva\\*\npX\u0000bu4ܹM΅驼*\u0001BJZM\u0000`:mM\u00033i-*c'&2fKDapO\u0014c\u0014-\u000b0ހG7tn}W\u0005\u000e:(\u000e@y\u0014G\\V£Q\u001c3e\u001b˂XG3\u001d`ߗn\u0013_bd0)\u000fi%y`~d= (\f*q\"!v\u0016|6t\u0003\t\u001853+lI*Cvjt u]]\u001fNF6ڑMMP6\t~*)~r\u0018\u0016T\u0004R\r<9UQwRAJ0 \u0002-^aW0X(&ZP)\tq~\u0014T\u0010D$nP9uT6\u0011Y\u0013ϓ+RRr^O\nQK/=?\nO@ao\u0010\u0016\u0013@?T,*_\u000e$s/LnKH!\u0019PH;\b\u001b**\u0011\u0005f#uo\u0007n*7JIy \u001e\u0017vzX4t$JD\u0018\u0011<~OtL\u001a\u0003w\u001bv<Ā\u0018Y\u0012i\u000b~W_\u0017\u0000dѽ~\\=Um\u0010wg\u0010\u0018I=\u0012\u000179_7K5\b%\bJfOR\b\u0002\u0019;K2ڐIi\u0013H\"\u001c''s\u0011J- ΂[\"K\u0000U\\73T2N\u000e\u0005\u00151LA\u001bQu\u0019S0?P\u0014o\u0004ttiT#z*+d\u0007c'b)W]6ѕW\u001f\b\f\u000e\u0017\u001f\u001b^\u0018]|U차az`\n8#Ny.\r3\u0016B\u0016XD@&\u0010~LQkF~t\u0000\f!g\\\u0001Ҷ`PÔdQAmY\u001aB\u0002PnB$jM\u000e\u00037D7-&lqɅ$\u0005SE\t*\u0007^\f\u0015(\u0006F\t$7kY\u0004\u0014pH\b-G['\u001cA\\iA+\u0014A^m[\u00032\tL\u000f\u000bfB\u00174B\u00154xg\\G?\b\u001d?4\u0016#US\u001a冢CK_\u000e<]jq\tq\u0016ψ4:#M3-\u0019fcWĿ\u0010\u0003G3r\t0=\".&<\u0002K0i\u0010\u0010K\\>\u0007%\u0002\u000f~\u0017\"tcwK\u0014\"\n\u0004BF\u0004PD\u001f\u001e1gHA T+H\u0003\\\t-qL\\b\u0001$Q\u0003\u00138ht]1\n?lZny5yY\u0010\u0006by\u0003vѰɹJ}(t\ti\u0011ŠoC\u00001\b̭..\u001aGC\u000057B;\u0011tM\u0004Pf8\u0014j<Ҧ\u001e\u001aI\"Q^W)\u0003`>O%I!\u001d$œ\u0007fнnoA|`֡\u0015\u0001`\u000eKp\u001d\\\u0017ObC\u001c[Wv\tA,\u0019;K+$&\u000f33x=L~ض\u001f3\u001f]2\u0015\r#ՙ\u0003cbqBZsθyt\u0004NR']ӽ{r\ro*~\u0002=3瘨mJ\u0012/ܝ\t\u001e\u000fdp`[ᄎ!\u001f\ns\u0000\u001b\r\"p=.\u0017|\u000b2(ǃB|q)%Y!s\fwgUD$$Lާ\u0019)(\u0017\"`D>]G'T\u000e\u0007\u0015\u0012T\u0005qK\u001a^\u001180($\u000e\\\u0000I!%k)ʭ1\n):&ƣ\u0004\u0002\u0015R\t\u001dbrUB@^k!l\u0003N~\u0019b-Ew JV\u0007!BL+Lx\u0012T\u0013r=\u000f\u000b\b#\u0014\u0011B\u0012\u0010\u000e!2E>}\u0019 PD>\u0011\u000fPۆD!\u001f\u00121=)8\tf\u000ez\u0000,Я7\u0014%xݞ\u000e#ui{6\u0004@\u0018PAVIPti\u001a\u0019,\u0003\u000bÂyMlR\\HR\u0002>}rXh@\u0003גAAyj\u001agd\u0007Њs\nC+0u\"%=\"\u001e\u000f?Z ̯47|N5T;^MY@ewt\rkY\u0006\u001bz\u0001\u0006t9\u0000?\u000b.4~D\\J2\u0006Kg\u0003;c\u0002\"\u001buDG|\u0005s\b~3\u0013ú\u0002\u001dn4N7TU\nx)(|ݳ+L\nW\u001a%;1(#j[h\fyG88I+At,\u0007؅ȑ~hR\u0003^\u001bܗq\u0003OdOf^U\n\u0017-c\u0010A7gdd_Pҍ\"\rezwQ%Cn26y\u0006d՗HY\u0018B6NzW9Hv\n}a\u0019\rM4\u0017UamwH\u0014\" \u0016dv`\"[)%k:\u0012؎A\u00175q|)D8\u0017~9c\u0001DC\u0016\u0011?0%e\u0011:>+=7Z+\u00112\u0015\u0017}\u0014\u0006ڸ)f.0?1#Eu:2g\\\u001cȽP3\u0016~\u0015Q\u0017B\u001eprr]ܓh\u00178^2/\"\u000e\u00045%J.\u001aV\u0004BmA^&M\u0002\u0011A5۬J\tB\u001bYvӮ\u0017\u0019Iz\u000bs녷Z倂8OI\u001bخ^$\u001bC?s,a8\bݠN0F,\u0000Ǖ3\u0011F<5qLT_t\u0000(\u0003\u0016\u0005^\"щ?\u001cV\u0018\u001dE܀u\tm\u000eT[($n7&?L?o˵/Hu! ̈=\\\u0010\u000bw*I!\u0003ċ\u0012圊\nx!~~&8\\\n!^\u0017\u0002\u0014v\u000be\u0013҉!^r0)Du_\u0003\"bA8Ҭxgċ8[5Ai\u00064\u001e\u0017-j_yH+Awql\u0019\"XMx\u0017\u000e#b\u0005iQ\bx$RPYQ ^r\u0011:OgeU,ݟde\u001e:\u0019y\u0000\u00046\u001b\u000b}(T\u0013\u0003/\u001a\u0012/k\bJ\u0006&6$0(808\u0012\u00184H\u0001B\u0004(\u000e\f\u001b4<<\"^ЊZ0~ˉ\u0019D3m⭀.wPtB!^\u0017\u0003yxs\u0001\u0014w\u0010/NKB\u0011/[\b@m0ۖ ^\u0012Я\n9]\u0003rH-VxһC#*!O-\u0010\u001a?\u001b_%wځ|DOTh\n\u0011/eb\u0010\u0016x!ۡ(x9\u0002S\u001d|0\tUn۳\u000b\u000b\u000f\"9wCx\u0011/\u001bWJIfċ۲D>d\u000e\u0019tx-\u001cux\u0018\u000e \u001b\u0000d\u0010\u00073e闋.2\u0015\u001aȂ\b\f<\u0016\u0019\u0007x%$A\u0015ea'q8 \u001bC\u0002:Dڿ0).\b2\u0000haxd\u0002c\u001dk\u0010r\f!?\u0011xtċw\u0018@@SSymlA4e$ A'!^\u0012\u0017L&GY.V\u0016hFrp\u000e\u0017;RG!RxG\u0018\u0002T\u0018݇=K\u001c)<\u0011/DClp|\u000b\u0006$\t%#\u0000\u0014]iB, ^\u0018,\u0018\u0005\u0001\u0017|WQ\b(Ha\u001ap׈\u0017l\u001eC{\u000bnO\u0004\u0016)\u000fv2\b\f\u001bc?)O4v箘Cb\u0015\u0002~ǂ\u0013pW@\u0015䟕\rYC~\u001af\u0006\u0003O֫~\u001c]\u0003\u0006RM5\u00123zoiW\u000b+Q,\bod\u00158w4s$z\b\bp\u0017ĜȢj\u00111H&j~Ëԁ&\u0010♉h߇m}:y\u001fi\u0016\u001c'\u0010!\u000er\u001c\u000eH2a3[Pe˕\u001cA\t-E\u0006gpvN|D%%,V\n\u001f\u0013F\u0015۷{A\u000b=o\u0003@\u001b\u0015$#Gp\u0005RA\u0011b?\u00075\\4&>S1cA\u001aDƸј\"\u000f<'\u001b.OnKڰ{2J[cF*[\u0013f\u0014G/M\u0012\tPP83Juɭ\u0000\\\f\"s\n*E\u001ey]zQ7CtZ%M`LZoC\u0002F &Ð\u0004Ǫ\u001b\u0014KţD+Ү-\u001fJ\nc*\u0007\u0019\u001eyc\u0006\t\u001d0&=,\u001a9:#r&\u000e[ftW\u001f\u0000\u001fHS9.j;L5+87]Ut5\u0001$\u0007l\u001evي1_IGQ?\u0015.7:I.>_t\u000b\u001a%\u0005#:DS\f\u0000\u000b\b/U\u0004:'\u0001+/-\u0016\u001f\u0012&ekYj(Swj%٫^e(\u000f$]\u0000/&6KQ\u0014Q\u0017S\u0019=bbay$ghw\u001d^(j!\u0012\u0005+;ҩIVRWcV\u0018\u0010Τx\u0001p@\u0007ӄ\u0007a9Vq\u00176p+Q[-X\r\u0012]䮡-'\f\u001e\u001d\u0013{L7\u000f\r\u001b^}d?9\u001e\u001d\t,߭{tnk\u0014H6\u00189(#$\u001b\u0001ȖC\u00149:3\u000b_m\u0010K\b\u0007\\\u0011\u0018\u0010\u0000=:bVAYo|kt\u0015\u0005_[\u0017 cG\u001bDpF#r\u000e޻5+.C;|t‚}Y\u001d_sP\u001d\u000e5ʂkT)&\u001a}l{و5ZA3%\r6OŒTY,:\u001ai\u0018+[\u001ctlCx#l[S~\u0003d$,i\u0007\u0018\u001d-;q\u001c\u000f%MkQ\u000f!MՉS,k\u0018\u0017!nh\u0001_,Ks0iй/aFw\u0014tkIOsMDDze\u0011\u0006v\f\u001b4\tp^j\r'.\u000bR,VgKj@A\b\u0011ҨuM\u000b>_F?3\u0007mArmeͦ 7Yk\u0013d\u0018:FW8O#u(:Өn\rFE(84*!g<հ^.]t.щ\u0002\u0013j֘\u0000\"'|\bC4Xw:$(K3\u0004\u0002\b;yh\"EhI-s$NLQ3W{\u0018iOPY/ĞY\t5\u0003; sa*#[\b1`\ni$\u001c\u0019_\u000b&޽'\u000b2. 3EaЭ>C\u0007\nw$>\u0018~-_'C*K\u0000\u000f'\"i\u0000\u0014\nTғu[>R']'$\u000e\u0000r_~Ur<\t\u001awze;-G\u0002&>:zuvGd<}bꛘ4DLb\u001fK,#{!鸀\n\u0016$jJkJ}WE\u0015\u001eo&ܱ\u0006N1Ārku$\"\u001ah+m&HO?D.\u001fvBSp\u0004$AS\u0003\u001d`\u0001\u0004M\u0005([A:ZD:\u0003\u00154LF`y]׺%«$ѹTC\u0004%B>Ӕͤ`h\u0011g\u0003|\u001b0_}9Ii\n# ~T\u0011\u00005&N\t4!^\u0003\u001014\u0000uB=ZX)D\u001czk\u0012\u000035B\nLʮ0\u0010.)z&^L\r\u0011=\u0001DE\u0016&f\u0019V\u000b*cl\u001axjY*Y[\u000f,6\u001aZ44\u0001W}'\u000bjCK}?sVk~fԛ%mOmcbP܂\"${M\b2\r\"s?s\u00013O?80~Z@\u000f.B\u0001qg\u0004?c\u0015i\blڑ ݃Gn~\u0016\u000fd9\u000fGa\u001b\u000b@ߐ$J\"CM[\fY\u000fr\u0011[\u00076y\bKlhZ lo\u0001\fYqL\\)rϺ\u0004I\u001cZs)*\u001d\u0019(c8mgFlgdK\u0013f;\u001dQَ4\u0011;d-Pl'\u0006\r\bj;Q['\u0006h0o\u0014&v\u0018fGq^i\u001f\u001fHH2\u0001AC!u>\u001dҘr\u0007\u0015VFt\u0015\u0002{E\u0007r\u001e\n JT\u000eR1S\rp\u001ej)5gɕqt0LrQ\"\u0002I}\u0015Cƅ8\u001e1zTSTQjhĈx:lE2\u0015&&rBHJ6\u0003=\u000f'&m\u0018MC\u0005D0\n0\u001b\u0003$UtA)[8\u0018\u0010&/\u00196\u001dɦV\n)\u000fT\u00058x\fƨq2/Nޒ\u0018;h|]=A%\n\"j74gYX@\u001aa0&'H8\u00139\u0004\u0017\u001c0^\u00050ڤm\t:\f\u0004\u0003A\bQ\u0019\u0010\u001a\bE\u0015,\u0010a4\u001dY\u0018}Q\u0005Y^\u0018EIN}%\u001cU)NI\u0005%b3R\u0004𴗬^0\u001f\u0013fA\u0011[Lڏ\u0013\u0005ZaJ0؀F\u0004V\t\u00127VsS6)\u000b/\u0001\u000b\u0005mME>|\u0007m4FBߧ>\u0018+|3Zũ\tB\u0006:\u0012}\u0012Y[Јkk_4˵S\u001b~\u001c%̿< L\u000bױ/<\u0019g\u00175\u0000T\u0016\u0002I\b$\n\u001eBK\u0000\u0003yz\fI\u0016QwΓ|bq\u0005\b_Ӏy_Q:T*k?\u0002v\u0006~M\u001b\u000fg9i\u0014[H_\u0016<\u001cK\fE\u0004C\b\f5_)Ӝ]\n\"j\u001d!(34xҴ(z\u000b}\tDD\u0000lA)V\u0018\u0012W]^Ro\u0005B}\r'.s@\u0018@AKP(\u000e]r7L\u0019OpxEq3/\u000fTѽZ'1\":ϼ\b)\\\u000bY\u0012k\u001dO\u0002P\u000fƺR\fU\u0006sUջ\bU\u0019Qa?-h\u0004hv5Y\u0017Yj.*'SyE~\u0019n8{<2\u000esz[n7ndÕ?Vqu\u0006\u0000)\u0018\n\u001eD\u001aj=DEg\u0000\u0007LC\u00189<.gLv7\"z퉣ל_}y{sR\\OVgǟ+9\u000b\u0018B*5\u000e_ۺ#sjq3\rH\u0015\u000e$C\u0005gx>w\u001cv\u0011\u000e\b:Yw~Mk/\f:%`1\u000e\u0011\u000f\r\u0019;8|\u00153-2Ѷ\u001cHq,\u0016>\u0011ZMt\u0012à{F903?~P\\[N\u0005ԙ4&P\u0005JTE^\u001b,fhWsz#Z!Ry\u0010\u0013\"m\u0015\u0005@ \u0014\u0019$ $\u0003\u000f\u000e\u0012l\u0013\u0006VhE.\u000e!cM:\u001b\u000e8i9\u0001f,O,R_\bTX\u0002q#rN\u0006l!TS\u001a\u0006Z(;_@2\t\u0016\u001c8#61\u0004\u0012r_قT\u001d\u0004?ʨ):!.9-\u0014`lNm\u000f\u0017\u0014$\u001ePi{\u000b:s*HS!gNM\u0013{|̜ƺ\u001aq9LVծGWs q\\DfN\b\bNgN1\u0019\u0005Slqu=W3sW\u0014\u001b.D2s C!~Qg\u0002͗?\u00192rJ?\u0015rJ\u001a*\u000b\u0013lH@#\u001aJ\u0006\u00076\u0015WN皖\u001cusT\r;&+\u00113\u001e\u0005F\u0015VN\u0005F)\tWNѓ\u001282*TN\u0015{P\u0006RR^\u0005\u0010Zx\u0006j\u001d:ȄK\u000fV9\u000b'y\\\\9ӲQ؜m\u0013+\u0013,Ӱ\u0005jʩ[Gcw\u001a\rS\u0013\"Jvs9\tk9=@YœN\u0017mTZR)X@1'Shw~6'Z^C5ڭ\u000eSk$\u0011-\b\u0012StiN@P|5ͩ\u0019؉Hx/V=DwA~\u0007\f\u0004\u00045xt\u0016F\u0016\u0010/\u0013Ƞξ~ɰ%\u0011\b\u000fYhVP\u001aI۲ɍ\b+!\u001duW7$\u0015\u0017\u0016KȳQ@J\u0004&8䝛\u0003\u0018Tk”2Lĩ\u0013S6ac\u0014\u0013f`=̃ U\u001e\u0006`\u0002\u000e9\t@\tBs7j&)\u0001A\u0001\u000ekn\u0000\u000f\u001a72\u0001~HL*/s\u00128$Ȟ\u0000%GUgsɟik>cR\u0017_iv\u001d\u0001HJ~\u0006f^9\\ٌPlsƒ\u0007ʑYa\u0012W‚N\u001eRCT/\u000f\u000es\u0016{mȵn\u0005\"YT_\u0000|\u0005\u000b.%\u000eN\u000e\nQ\nс\u0001ojE\ty\u000eYe5#FLO^o\bFpZ\u0016-\u0000G\u0017Њ\f4[%\u000b\u0016Jp|jl>\u001cx\u0000\u001f\u0001\u0001e\u00071j[㜸\u0016豩g)3ZP\u000b:#yH\u001a\n^~W4ҍ\u00120m\u001e%fi\u00170ٓBE\u001b@+$\u0005JhSwH$\u0019-AŴAՠ8ivdR$OEy\u0015\u000fT\u0016RFd\u0011ɰ9f[O'q/\u0015\u0018`d\u0003^_lֵB$\u0006\u001aUr\u0007\u0001\u001e?;)Ϡ\td{J\na\u000fQMI+\u000e+A+\u00172*F\nf(K7a\u0000_Jbc@?wt\u0000/\nP\u000f%P\u000bg6闂q梬\u0017N\u000b}Qc\"/Ԝ\u0004\nT6\u0017ܤJ;\u0017\u0014\u0002Ȗ \u001f\u0005=L\\O#\u0004\u001bR\n\rڨx\u0014m\u0018!o\u00115֌\f\rRrl\"Y\u0001?R~A\u0015F%u-.dO*3We\u0005\u000e\u0016gP\u0005bCׄMNNx3k1p3#*V\r6sIF\u0007j!\u00129\u001daD+\"9:0\u001d\u001d~AF`m\u0016\b\u000eSt`;NY?5f9\u0013\u0003u&ȰJ?=\u0015X\\\"k҉oT-z3l\\M8\u0013V#mh.tY8\u0018Ц-\u000f-|ZzJN\b4ty\u0013\u001ap\u001d9ؔD\u0007TQ/a`SL\u0004!Z\u0005/\u0015$?\u0011\u001e\u001cs @b{\u001aOjg(\u0000\"(\u001fX,\u001f7B}_ \u0015k+:XSuוAP \u0013\u0003V=Kx\u001f\u0018D\u0017\u0000@چD8\u001b\n\u0004G\u0018Z(\u0014aPڋf|BH\u0016\u0010OTȻ`>3\u0003aH_tg\"Dݢv\u0007i\u001a'HY\u0000L4FMєV\u001d78ét{\u0006}9\u0018\t2'\u0001%x\u0006}&?\u0002-E\u001bphЭoTZSŋA\n%%t\u0001W`5cc̫4f\u0017[hSͳ.,7D1\u0000\rfx֒<}}(̚ѧKۗ4O>ŃO)\u00074{6C\u0000\u0001V\u0017=xZ]\u0003&zWhV#:6ی\u0000w\r\r=\u0017\n.Td̻wJrz\u001c\u0016$O^\u0001in:\u0012\f\u001f4>gB2U\u001b]@XiO\"CHCtEH\n}%Zw5}fE\u001cu\u0007z\u001fs\u001a覵<㤦]\fCK\u001aiN9ѹt\u0007\u001ayޟh¼w\u0014BT6\\b\u0005/Lf \nb\u0011A#x%g\u0006\tzNʠi-\tDa֠\u0005\u0013N݂\u0005y\b\u0000]+*C͛+#>Z~\u0012_e\u000b}|!(N[\u0002MT\u00078fQ\u0004//@3\\N\u0011Z<\u0006޼w)6\u00154d_Z\u0010+G38a\u0017ˑ{CV\u0003'fU\u0001\u0007\u0003PL\u0004Q4HhѸ\u0016 c\u0018(/;J\u0018-D8\"\u001c!\roYY;CJUJ]\u0004\n\u000eM ?dUG3\u0014\u0017tt\u0014(j\u000fɳIh('@\u001f=KHh̔\u000e1~\u001b4UCˍ\\2\u0007p~\u0002M\u0001qBTcrcfv\u0018XӴg\u0016\u001ebfݚ'矌.f\b_\u001dQGqSॏd\b,53\u0013Y\u001dU/c[:\u0006ґQ.čHY\u000ejoL\"g!c5k+|ڵ,ߒL)74\r\u001d\u000b$P͊\\vL\u0012$%\rg\u000eaQۊ쀠v\u0002[m޲U:\u0014\u001b))\u0018\u001c\u0000(\u0001›1\u00038@[\u0016\u0018ܝ|m&:./In\u0006`:;}\u0010֊7gGICA(>\u001a\u000b!\u001aa\u001d#\u001a<۩tn!N\u001en\u001f#*m+4k4'g>]۲FG\t\u000748̧'k-\u000eY\u0001\u000e3SD\u0010A\u0016̒1bG\">B\u0013\u001ad5E\u001b\u001eQ\u00002Iy2E\u0005X$,\u0011+]n\t\u0010\u001a45!<]\u001dqz߯GBtMam\u0002PLG{}\rF\rLdVjd}%',\u001cE&2*\u0012,rf&Du\u001d%p4;8*_\u0015\u0012gqY+\u0015\u0010\u001fX\u0002x\u00129\"P[ IWK\u001aBȵwǤ\\ԋ\u0006\\u/Ǫ\u000fʠnxLf\t-:J\u001c\f-J\u0005Of!o\u001d&R;Ev!I&kD֑XS\u0001\u0018W^44\u000fB\u001f\u001e\u001c\bl\b,[\u0010ҋ\u001c\t\u000bNK\u0003H/9|HKܵ\u0005̨,#I\u0002FQ\u001d\u0011i5@<\u0003G5?F=IuQ\u001c$@I=ЏhCWzI\u0013/!=ȘZ\u0017&?{u\u0002\u0000\u0000q\u00110i\u0011)re䣣\u0018\u0019L\u0000l,)S66?8d\u0005\bb͑\u0015}\b$ϧ\u000ey!}\u001589+_ɔɰW\u001f|TJ\u0007?h\"\u0000km\fotU%ȔDm1gD5\u000666pi\u0004\u0007`\r?z\u0019rFQd}ѹ̡뫒Q\u000ew焔\u0003}w\b8\u000b\u0013@N2p\u0011l\u001d!rK\u0012l$\u001dqB\u0003Z\u0012\tF\u0007\u0006QMJ\u0002Y\u001e-\u000b,d@\b؞ϷN\u0010?*iƎH1!\u000e\u0015=\u0002;%դ_96K`L\u001fIe\u000f}G\\\u0010S>4٭uL\u0004\u0013\u0019J\u0010BƷ\u0018\u001a\u001c\u001cd\u00179ro!N~o3bZ8 ZoTj\u0014,v?~\u0007c|`\u0016\u0007\u0015+r\fSЍF*\u0018JS4N\u0003pMn\u0000\u0013Og\u000b眴;g\u0000:ڋpH\u0012Qd\b\u001cG[،F@q;^\u0011\f؏\"<;7C\u0011t~@\b\u0012\u001e~\u000f\u0016a\u001a(>\u0007>b\u001f'\u0016h\u0014܅5<\u001eG\u000b#\u000f\f\u001b$u%\u0001#U\u001a\nb\t-`\u0006LS9j0~,i&\u001aR6\u0014@^d!$6\u0012\b _c\u001a>1r;\u0010l[hV\u001e\u0019,T\n\u001d1\u001a_/2G\u0012ߎ\u0015ʞG\u001fHn\u000e$\u0001,\u0007+3U\u0013fb_KWMJD\u0015(~\u001a7UATI<\u001f\u0016\u0005\u0013ܓjk%5VBRx\u0016+?+mnd+\u0010\u000b\\'\u001b+\u0018q]\u001fт\u00020ݑV\b@Q/;V)؋e\u0018%fO\u0005\"a\u0011Nn\u0001Q<\u0014Rq)ptZS\u0019*/,tD]\u0014\u000fC<}\tq\u0005\r\u0015x\u0002$\u001e7uЪM[iMքۣ.;\u0013jN:\u001c)M\".\u0010\bD֍{\t\u0007y\u000bX|cvH\bxjXXà )xh߄!Dz?\u0017Gv.\u0016\u000b H\u0003\u0010\b1GX\u0015\u0014B\u000f(Q Ro$[|ڔ\u001d5\u0001G9\u000ev\u0003¸XۈY\u0010W'@n\u00107\\ +\u001bc,A\u0012\u0011|s^祼,\u000f{\u0006r:r$BʆD] hE?\u00049CԒ\u0006\u000e\u001e6\u0001bлHH\u0018\u0000~S\u0001&f\u001a\u0016g6SLv\u0011\u0007=\u0002\u000eXa\u0005P|\u001dz}\b;BU\r\u001bp\u000b\u0003N>eT\u000f\u000bɨ\u0015b!\u0019S5\b\u0011\u001e[\u0003*\rb',,E,t^\u001b.Ք\f\\Yzӆ`Eb\u0012T\u0000\u000b(靛\u000f>*p\n\u0012xtXVao(Y\n}\r\u0005;.\u001dZ!rZ46M\u001dsB^{P`vG\u000bA\u000f\b\fN3)cZH\u001aa4\u0016\bjb8𛳺\u0002\b,cv\u0011\u0006trO֘\u00107Lުm\u0003J\u0005|\u0005\u001b{'x?t\u00041co\"bK\u0001\"l\u0011\b:;Z&\u0015't{!+\"|R\u0004(哊݅+*Y x*f\u0010\bުjc\u0001Q~`f\u001fXBh\u0014'IŸ\nBnۏ$@,y\u0016$l\r\u0017_p'\u00023˒\u000e\\\nT\u0001K-8󶒤\u0005aEh8F۪\u0005HM|C87-hxi\u000f0j\u0015A\u0014TF:u\u0000\u0007ʜߞ\u0005TloGI$yS\u000b%N\u001buAG,\u0012\u0018I7\u001fAb5\u0019y_[İ\t۾fik[u}E`zrpE\u0018E>ޖ|\u0012_I`_\b\u001c[O\u001f]W\r\blXf5\u0018N\u0016\u0000SBY\u000bY8TQyGaA[1L%\\hJ\u0006En\u0016&u\u000b-FOVAhNLd\u0013\b*\r0sJin3k^$X\u0007sPQ;3f.ZsϞ@^f\u0001\f+\\I\u000b,$\u0007|eɥA\u0000UM\u0007}W&5?\b\u000b}\u001e\u0003R\u001b*/\u0018\u0014Q\"GC\f4'w\u0007ԩ\u0014TֶQ9,%\u0012cPv(?\u001f\b\u0018xF^VӒ&\u0018\u001a7\u0000\u0014\u0007\fyFz\u001d+4`f:xR\fQ\u001eç$\u0003~ސG=\u0018X.Y5E*ś\u0007)C]?r'q|S\u0005qm\niac\u0002hkbNawI\u000ez_n(ILZ׸h\u0011]_pLR&\u001fenA EQ]\\,%\u0015U-9Dn\"sTo:lԪw\npP܎9Ao\u0002\u0016\u0006v\u0014\n\u0012\u0015@\u001ex+n۸\"VO\u0012\u0017\u0015k.v|b\u001a\u000f~\u0007~t2wK,\u00052G;PwPt[疻0\u00059FD\u0004̏_R\bW׵='[Pa\u0000>X0LCZv\fr%j>E۶=[K\\fQv\u0000&k\u001b,Qy:aFΆ\u001b\u0003Bz\u0004//\u001fFWb*+l]]@l0iz\u0001tm\u001e+ӡ1Ϩ|o\u001asqM$Fi5csW2\u0015\b\u00077d\u0012\u0006'1\u0016bbE\n_\u001bb\u000e\u0005G/za -Ȟ\\\b9RqtnhNu,[!f4PN3\u0010{/\tޙ`b_\u000fx,/=\u0015J׵QbN\u0016\u000fg@Vk\u001a\u0006\u0001 #\u0004H{V}{ldLQP[\u001e[}\u0001G\u0019<ϩYHe/2H7H>(\u0007\u001d\u000ei/RgE'{\u0005 gK$љ\u0017&>K%:cj/]wJ\u0003]!i\u0007d_D\b_X\u001f\t\u001bMfk\"y˩\u0003t\u0013Q\u001b^\u0018tԼP\u0012崽\u001e\rJm\u001c\u0007]ᱛ7\u0016'sQF\u0015Ql!\u0017\f0 #?T\u0004\t{8\u0010씃\u0000\u0006\u0003tYd0\b6#2\u000f\n\u0016b\u000b(|f&\u0012\u001a?\u00112Q%\u0007\u0005M}\u0013\u001fo^\u001e+j\u0013Ji\n\u00188ߢ\u0017>ִ)@9/\u0004L\u000e]TK\u001aLWU-x+fa\u0003\u0014#\\\u00165\u000fX*{[\u0010*tWx{CCB\bjކb\u0011\u000ff\u001cN= P\u0004̆\u000e9CZ*\u000f\u0005\u0000=\\&nmF~\u0013C]ª߉=k\u001a\u0006G He8k\u000fRVcyi\u0005Il.L<D\"\u0010%|\u0015\u0019#ɯm\u0007i\u0005%:$MbS\u0018&\u000e\u0000D\u001b0P\u00131h\u0016\u00008m\u0005}zȴW\u001cʶ\u0016FuM)c\u0016\u000710O^\tc\u0007?nKp\u001bo#N\\䂣_4?A{\u0014c\\'tO*\u0018%\u0002G\u0010lY\u0017f\rn\"Oj,dF\b\u0007/aIJ>q]MSdpD{T0ՠق\u001evAAvPf$k`\rA=oJ\u0018w\u001bA0[ _{@B&RUlIa.4\n\r$\r0T^B'\u0010p)`ᝠ\u00196.6l\u00006\u001a\rIX0\u001b\u001f|_\u0012j,S\u0003sؽz\u0010MG58!\u0014!k|1\u0016gA\f\u0005lN\b\u000e2yF>\u0002Y\u0001\u000bT\u00110lFΗ1y\u0019\u000f\u000fF&9T\tpQ\u0017\u0002G:]E!U\u0011{\u000bN䦚\u0006S\u000bԭ4}~\u000299zUE3,ai#y\u0016-\u0004\u0000fd\u0011\u0012^\u001e3\".׫&\u001dw5\"p-rUȸ\u0015U\u001dc\u0003K뼈@gI\u0010=\u0000C$eJR'\u001d\u0010wz۶\u0011d.5\u001e^R32fo%\u0013\u0000iqG\u0010W!plpn;/G\u0015\u000eqg$y{+\u0001x',A:طs˰U\u001fyKaTW#\u0006\u000fp\u0019\u0019mS\u001e\u0001L4m_5IP\u00138Jw\u0018.Q\u0003P3\u0005}b5Ib!\u001c\\R\u0003ctSئqp:\t z@$l¸L2\u000e7\u0015'Mʦ|آ>4[Y#dgUp\u0016ZA3\fɆ5\r{5/5ͥRSr62Ӛ5R\u0015s\u0019*\\V$6Ү8B̾c&9צZ?\u0007\u0006()܈/=\u0015M8gU6]uQu5\u001f\u00104ϫ\u0011#SKܢoaNFD\u0002\u0003d\u0011\\o\u0007S\u0014\u0013Pe \u001a{{\u001f9e׸B=A\u001484@E\u00190\u0001R\u000f\u0006YΘi8jU\\n\u001eK\u0012PڍQ1k\u001568\u0004B'7f.\u0013l\u000b\u0004\u000e8\b&\u0015?lwҚ\u0014\u0019\u0005>+9\u000f#]#gN2s\"FD׀\tjw,d\u0003\u0003]\u000b?\u0016Ú\u001a1\u00006œ!̊]J{\u000eK^\fvy\fB5\nn3f\u0016EwNܛ)\u0012C%\u000f(T|Z\u0001\u001c\u0006]:^OVT-\u0017\u0002M~NoK,\u0000\nГ\\\nO\"mf8\u0017\u0014ƣsPA\u0018f\u0004@UJ\u0001\n\u00171h\f\u0002\u0010p \u001f\u001a])\b!\u0005-r#\u001d݁\u0003֫q77YE\u0016XMϲ9hV-\b-MY;vV\u00179\u000ebK`&?a\r;\u0015bw\u0013~z#vt/V\u001e\u00145cY\f\u000e]\u0019\u001cȴQ)i#@EX+\u0012JZgf\u0000yL\u0005F\u000e_Ս%\u0016U7G7\u0011.6｀\fѾ'`:Lc4:0yx\u0006\bLf\u000790\"Nrtv`\u0013:#@Ԅ\u001cbX=\u0019\b\u0006 \u001en㤑+yRhq\tC1\u001cY\u0002edf;|~\u0005o\u001cv4x/\u0018q\u0000,ћIlKi\u001a\u0010o?Ƨfm\u001a\u0001_Mdt?b$xcKS.k\u0014K7Rh\u0013Pl\u0006\u000b2ݣ\u001dEK.]JEY0U{\u000b\u0019@a;^H\u00166uEWŘi\u001d'.cy:\u0004Gr6,B\u001e\u0019\fT}I:q!ScS\u0007k\u0019W^Lp\u0016#^շ:VbAtiΞ\t2֢}L\u0017\u0015P+\"Oe\u0012\u0001Y5X!njxq\bj\u0012:w\u0012X\u0010i\u001c\u001d\u0007\u0016j$6C%‰\"\u0010.\n\u0017;uÿ&$ckP[tVݹA|kH-Ӈ%f\u001e9>7\u0000G4u`K$\u001aڊ+\u001e=_@h\u0000uؖ\u001aY/\u0002~bx=M\u0000܄\u001b 0qP\u001b\f1,'*C$Ǧ͕;\u0001`\u000e¬\u0001\u0001\u0001_ӪQL\u000e+\u000fQj뼇`HJhꑐxzYܾ!NN%S.0\u001cxSN1\u0019\u0015nJ(:\u001c^v\u0014OL)DUJ+E#w Y'iEMK6):1Y8C]g3\u0012ַO\u0015r([/#끼3!:\b-sҰG\u0017f\nal\nΌnqOϣћs\u001e*\"4e61i'hA.pW'\u001adE+\u0019W7eRW\u001ciDNnFLSt\nΡtL4]\u000b\u0005 @\u0003\u0007\u000e\u001c,4LP\u0006\u0014<`\u0002\u0005\u0017XPa¡a\n\u001a.p\u0001\u0005\u0014(H84d \t\u000b\u0015\u001a$@B\u0005\u001a&HH\u00126\u00015raޙ{ϜH\u000e\u0011K\u0010kwL͵>c\f^Svd\"6qx\u0012%_d!\u0007^\u001dI\u0017Daa$K6or8Se-\rɝ\u000e\u000fe\tE\r\u000f#񙹻ϱ#5\u000b#\u001e\u0019]\u001b^lFwSՍi2)EQf54sݡ94!*kLHhD\"ٝ͹h\u0012y\u000b!{GFt\u001fCGs,ӌQCx\rm\u0001`GFu\"E\nR+\u0012aҩ;?ba^>\u0013(@\u0000\u0005\f(P`,\u0000\u0006$(@\u0000\u00024T\u0002\u0015\u001a(T B\u0003\u0010H !\u0003\n\u0006\u0000 \u0000\r\u0012L \u0002\u0006\u0005\u00028\u000e#\u0013\u0003f^'HXD)\u0010Ո\u0019MB\u000evU5#raL\u0001\u0003\u0000\u0010 ܹ7!\u00008@7Wu\u0014\u000bS'GRU%6p\u001dj1)Nzt7*\u001aV\u0019Z2hƆZۈ*rEU\u0016ר5a\u0014c\r\u0004\u0002\u0003\u0014\u00100I<\u001a\n\u0006ų)f=\u0000\u0014\u0003fR TR@\u0012\u0003aD\u0004\u0000\u0000 \u0001\u0010\u0000F\u0000$-1Dl7\u001aHn^a+pi[*G\u0005NW+^V\u0000\u0005\"A\bɅ_y}VH1V6xO\nҸy\u000b4Š\u0015ۃegj4O\u0002?,CVloW\u000b^\u001f9L\n\u0017*b7$w՚!F\u0012\b{i:\u0018Ϩj>\u001dI\fU\u00198%~\u001aG\u000e\u0019O׏DGNLl/\tG\u000e/b\u001cr}&F\u001c\u0012%!c𷡢\u00031rI\u001drP#YH!\u00078rX\u0003^\u001c~UC\u0004h\u0005\u001f\\h&\tn@p\bX\u0002\u0017Ep޸R¦23Hq$Ǚkz\u000b.GćXJ/6׵r0E\u0014\u0002\u0007ùj\u0013>\fiV^\u0019(3JC7aǪ\"HВ9\u0001¡\u000e0;e,\u0018HIL#c\tA\f\u001d-2eTgso5\u0010b Mf1.hF>YR\\mY)dUʬ\"8kfF\u0017EIH\u0001vv΄\u0018&.\u001a7\u001brr2L`\\Z4b,f\u0010ܕո\u0013}-VB_9<\u001a\u001fMfkgƵSO_\u0019[n'ܝ\u000e\u0012[J\u001cmR\\s#\u000f(\u0017o~J\u000b\u0006Hٔ\u0001\u0002̣u;d\u001b\u0012L\u0010G\u0011!\\}\u0004Q\u0003d\u001cP?>\u0014ԭ\u0003\u0017\r+\u0010ψ\u0011\u001c1U3UpI08!\u0014\u001a4\u000f+DD\u00134V*wZ\r\u0007a(y5ĺmY/\u001a\u0000jJp\\M'!dJ%\u001d\u0005#RR\u001a6\u0017/f9W:c\u0003j\u0000ms٤>XmB %ʡo:+ՙzqP\t\u0017>{egY浟\r˯\u001a=3\u0012\u0015*ՏpOp\u0016z,IUT8uUbYK5s\ru[Y$ׁg*BdI?a~\bwZ۟I\u0003UָŭM\\fq+\t+I:i'\u0019\u0016(\u000e;wb-P\u0012m;\u0010fן5\u0007sF(\u0007dzOa\u001a\u0001]>ڵD4\u001c\u0019\u0004\u0017\u001e<ȋ%hC)IIKя+pT[a\u00109|?(ifm>?4D^@ExW`\u0014ML\r(~jRwY\"Ub>\f3S\u00162%\b\u001f3h@\u001c\u001e\u0019(igP&6P2 Cj\"\u0015\u00046?\u001cӕ@\u001b\u001b?K}uG#u=i}Tf<8m8%4+\u0015^\u001cRa\u000b\u0013+\f&Mr\u0004k/z \u0006ZY\u0003=ol\u000bί[\u001dX0|ѿ \tvDVE揸\u000eE?4x[%!\u0004#p\u0003V>1Ƙ\u00041gķrlC\u0003\u0011\u0003\u001a\u0004\u0010oE]FEF\u0011\u0011'9(\u0006͋`7tM8\u0003+5{fYB\nw!yR\"鈳\u0007g\u0012IYԏxD%rU\u00031+WqP<\u000es iv\t\tNJǖW1\u001d/\u0000#zxIcyO\u000e(R\u0018⁚}J7va٬d+3g<\u0012uN\u00040\u0001z\u0012\u0013uc]x73saֲK0A*rG\u0019gw\u001a\u0003w&\nsI\u0013\u0002\u001a[Z\u0002?m\taO`akv@\u0017]\u0014\u0002\u000e-͎\u0006\"/\te\rendstream\rendobj\r22 0 obj\r<>stream\r\n\u0002.X1ơ\b\u0003ꍏ\u0000z>\u0017\"\u000ey8*u$^Kk\u000exJ\u0016t=cI0UUąʪD:\u001b!\u000bںK&SD\u0011`\"7\u00137We\u0017MZV[y#:%g@rH%g=\b*K4\u001b\u0007`Q\u0014k{\u0001\u000eym;\u0018F4E~;khK3bȻF6\"ڸW=`\u000ea\u0013Ls\u000eS\u001d= ]iOQg\u0015\u001ak+O@h؎RwA\u0012-y\u0006am\u0011m4bm2\u0014\u001e;[\u0019`\bIr(#yf<2lgj?{p\r#%38n^p{@t\u001d[O\u0014mlcr{3>8$\u000f̈́a}L+GI8Qҷ\u000beMX{j\u0016}zSvH\u001aw\u0010W\t\u0012I[\u0010\u001cCsZI\u001dA2‰]e%p\u0016lRS׭\u001a\u0015>m|lJ*==*ܴu\u0005l\u0006\b7~\u001eγ&:LW.\u001f8\u00152nc,N6CgX22l)o\u0006Q(9Fzn:\u001fl̩h[\u0012yG44+F<\u0018.]^fTn\u0011y\"%{~+F\u001bƈ>ո\u0018\u0019{ꚤ:\u0015\"\u00197ՃL_\u0016T[W\t)+c\u001f\u0012%\u001aXm\u000fB\u001fH\\(D\u000f@f`l3!\u0018E\u0017\u001bhBPxQ\u0005q\u0011\u00144\u0019~#\u001c2g4\u001f\\kc4\u0011k'a^\t'#\u000e}\u0014z>\u001f`\u0018:E\u0019\u0003p\b\f,Gp8O\u001b{FNq['\u001a\rL4\\=\u0002e45#)VA\u001fƯsC\u0003\u0006ǡ7­{?\u001e\u000b\\\u001a?L8\u001f\u0003eKguH:wMM\t:DDe 4Sy\u0017?oozd\u000bq:&F\u0019)A\u0014}1\u001e\u000b\u001a>0ͰZ<)g\u0011WOVg11!,',\u001b\u0003'ݴƯ\nDG~ƹxy\bN\u00037W\u0005bnGלɚ7sM=nǖ\u0000\tm[T\t-n8Ʉ_UXÑ?B6gNPO\u0011.\u001f6\u001400Gs<]\u001cϿz\u0012!]\u001b(Mi|x}\u00186xv8oTȰ\u000e]R0Mؖ{iՄ{\u000biѾʼn/\u000e\nѐ\u0006ɟ%\r;.MI`Őq_\u000b*.\u000b\u0014\u00120T\f6Zb`K̞L8\u0012@PP}H$R\u0015\\]z`W\tT\u000f.82:H|e\u0011t\ra(j\u0016PlhmM\u0001Daʼnp\u0016\u0006!\u000f!͂\rr\u0004݄TϒN[0P\f^l<\u0007V$so*\r6\u001aѹqE*(^vתȌ\u0012\"Ss6e\r6ĩdQ,_@Y7}\u001b(5A3W]Ն܃TTNںL\u001a82~6u\b\u00118]\u0016Z7]7%p\u0005ukmz\u0013x,w\u0011)\u0018CƷYۍZ7mm\u0000\\gNs 8-\u001e#_\"vGP#4\u0012\u0006|#88\u00104@u޹rF}Ѹ`2\u0003x\u001eذ$\u0017r\u0016\u001e7-\rnX.\u0019it\u0001\u0004\rendstream\rendobj\r23 0 obj\r<>stream\r\nD ȯNS\u0004\u001b=2?:]{H!R٫H&d\u0015DD\u0000\nQ\u0006\u001e\u0015,p.EK_>\u0003\fC\u0010(\t*7\u0011.4\u0010ޛgR0^yM\u000e欞!Ud\u0017\\A܊\u0011!YOd/&ԈdHN9(~Y\u0004MoI\u001ci2\u000f_\u0013+cm\"=]˭976\u0014 .\u001b\ni-3\nsݥ,J*cRR͗\u0019LVU\u001elsv_O\u0013\tuSPA\u000fu\u0016,\r}+g%duل73ҫ>?Mŵ\u0019ʧ.\u001e@_fa\u0004\u0017|1[Ƣ@W\u0007\u0007Mj\u000e3e\u001e@-\rNx\u001b\u0005T\u0001\u001cο2fse\u001fQJ\u001dn|_CYǺ꤄m3MU\nXT\u0016,\u0005K\u0006J>PM-\u0003GSL\b\u0013Y7^Heܙ](S}@N@Dv^gdTX\u001cK86*bI3\u0001:Lƾ%\u0010\r\u0007\\\u0002\u0002D/؇Jd=!@p,G\"H>\u001bbG5\u0005^hG T6\"dqEn\\l5< \u0012\u0000)CX\u001c1\u001dM\u0006!\u0001*(-9\ba6pm\u0002\u0006\u0007\\#X5`rldܛ\u0006\t\u0006l_65B:IS\fc`ˋt\u0002\u0013VN5oz6Sv\u000f$\tL%\u0000~S8A\u001d3Q\u0005g}\u0012%M(wʋg4rm\u0015T9N\u0003xwCn^\u0011@\\Z(\u0005\n-I\u0007a\n6Z\u0005h\u001fYmZex!Np[$\nc\u001c\u001a\u0015OK\u0011\u001c\u0006*7tqW\u0004/^FtV&DlA\u0006,\u0015#\u0011}п\u001dAm\u0002h\u000b}\u001a\u001cq}\u00029\u000eE|q\u0011yt'%a/\bw#tvT\u0000[H9y]\u0004:Ȩ`\"+޵\u001dQW\\_{l0Cb\u0019r \u0011i\u0004\u00043Ҁ>\u001f-'aVC8)bl\u0000S\u0014&w\t\u0001ŝ\u0001%銘Q\u001e\u0014\b\u0015х=W(\u001fy\u001eTWg\u001eWh3V6 \u0007T'\u0001\b\u001d9u\u001fa@=Mm[Z7\u0006x\u0010D\\\u00158q+\u0015D\u0016X]t^Z0'0մIZ\u0012>J!K8G=NCF(D\th5ic\u0017P\u0018WQ\b2\u001b9\u0018\u0000n\u001f\u0000a)D]h\nFQM_Dp݀\u000ewd¦7\u0004b>\u0003`x9\u0014 Q\u0003\tkrU}Dr_\u0002\u0005G}\u000e\u0011z^07\u0001#Z݂:\u0001&\u0019*\u0000!'t\u0010\u001aE#\u0002\n\u001cP/rd3f\u0001w'\\\u0013 I!~\u0006'\u0014SqaFGc=#BV\u0017R\u001e>n\u0001\u0006X^&2q$b-GI\u0005MxDҋ\\+\u0019.K蝴o[Pqo\u001c\naN\u0016\"\u0001\u0012\u001aQZ2W-3N\u000f\"P\u001fgD==W$'\u0005v+\u0016wvξCU\u00151\u001c\u001cR0}. >NrQl8'F;\u0003\u0007E@Ο\fc\u00128\t1h)a\u0002XH@Ċ\u0002~\u0019\u0019MSšjg8o[D\u00199\b\u001a_\u001d[:R\"\u000115ٯY\u0018񫚁%pa ?fi,kn[gF`~\u0011>Ғ&\u0017vӏ\fYS4\u0012ve9\u001bK%\u001b\u0019N\u000e\u0007\u0003u,W5]\u00138ih\u00001\u000eY\u001aR\u001d\"\nIy\u0003ym$W4x\u000fSJ\u001b(YY\u0005Aajіv\u0017\fnoP$8b\b-)Vw,kjj$ \u0014{K\u001e4Q\u0015H5\"B=\fP-f]'\n*`Tw\u0018)#ϒ)\u0013<\u0018\u0001-0j#\u0015)<\t)IEU@6&0\u001fG'aye.\f|sA\u0012u\u0000S/\u001fއ`Mdex\u000f㥭68\u001f\u0011QU#\u0001AB\u000fNq%i\b5SGL'8+\u0011(IDo\u0018ds\n\u0004\b\u0003DBϚOPrZc&׿\u00076pw2oZW1\u00052\u0018 C\u0019o* 6z\rfY,>\u0016L\u0013?wjhoX{bYyO\u0018A\u0006\":_\\\u0014/\u001f\bdC\u0019\u0002%u\fS!\u001dѦ\u0005\u0012K.JME^f\u0013n{*qn\u000b-;\u0018Ʉ<0r\r8\t#xaiZhl\u0001J\u001c\f}KP7T\u001d*Ǚ\u0017\u0016_\u0010OKc\\;#g\u001c\u0014\u00126Ev8\u0012|)|<\u0010.\u0019\u001d-ƭ8\u001dO\u0014>x53\u0015dzhrSG<2R\u0017dW\u001f\u001dؕ\u0016\u0014\n0xZ\u0001ЏyW}ʹ:n\u0001y\u0007r\u001eDSz[t4_\u001c#|n{-fqZ=4_}!.Wq\u000fZ\u0014Z/n僰@/?R\u0002\u0018qo`\u0006E\u0005SM\\rIkbCpi\u0013Pгe- X+\u0002qђ<]\u000bUlZQw@\u0004\u001ezxYb\u0004ɪ;mHby^5^-Q\u0016\t\u001b\"\b\u0011\u0000]\u000b4OU/\u0001+\u0006^Bs2{\u0000kb\u0010̍.Dհ7!\\\bT)\u0013֕{t\u00165\u001d\u0006?߽e\u0007d\rh;܊:\u0012߃h|\u000f`ITQn'WqξV\u0016oU2}nm\u0015Rʩt\u0014KCv;4R[݃䩆W5\u0000΢nSL#C\"iOѢ&N2\u001aC5&)\u0016ҜX3ʡQʻDdH\u0017x,z\u0012\u0016\u0017B\u0017M}x3r2Pf\tI$Saa&i}\u0010'\"\u0007\u0012Ǟ2[\\1CSHS/f\u0017gBL#MS\rMt1\u0019ɮB?X\u001cKzb\u001a\u0007J46RgxFIV:;VHfHGqKxct\u001c2\u0011Mg:B\u0013BRy5p>H9T.3Ohz\u001dy:s]臸~5C֖\u0011dK&\u0017\\_MdR\u0012R\u0019I(Zj\nQ+\u001efo8)[<'SuRn\u001a3kN֚[8JiC(\u001dy\u001eF-g+$jF\u001e\u0013#1=\"f\u001d?_\u000e)\f.VX\u0015f$\bySBJ\u0011|5\u0015K\u00031(l!\nOΗ\"4lfS\rD\nE #ST\u000e2\u0013dȥXahFA*Qۃ\u0012$m#24KѢu柗urj\u0011(\u0014銤\u001b\u0019_3!\\\u000b\u000e\u000ei\u0015\u001dЦ52cu\\8\u000b]\u0015>\u0000N\u0003\u0002\u0001\u0001h&t\u0013\u0014fs'?\u000brw9\u001d(CJ\u0013\u001b\u0010\b\b 8$D\r)-\u00130ɼ:z8K>/Hi\u0016*6%LCQƕ(\u0010\u0016]\u0013\u0012biH'(2\"xU\u0013bt94hwh.ɯK\rV\u0005+\u000f\tN,I282nTJZ[[J\u000e)U#!\u0016=\u0013\"զJ-\u0014LIq:\u000bN+<ׂc/\u0006\u00045fdY85tTIy0Ik\"%sI?pQ:AH\u0014bZ\u0014oߚdYЩ4:,\u0017w\u001ar&Q\u0015!6zk\u0013r&Q8#\u001aIqȢc.U\u0013DBc|34Q\u0010\u001d>\u0010~Ik\u001aM\fqbLQ\u0012\u001e\u0001*FT3\u0006m^tjd\u0012\b\u0004^n1V}׭W_o֗0Wnzq7.cZj\u0015kD\u0006e'F\u000brN\u001a)d]6J+\u001d}\u0014'3;iۙV\u0012I$r|~\u001fe׈k/h\u0010M\u0012&,=cv)YRtbsTM\u0016]e袗YeDߪ\u000b\u0003GrfbD=\u0001}MK>PQ\u0004:Yh3KM\u0004u˹\u0017ϐz|A2.j\u0002;?HCF=\u0011nrw&C#+Z՘:t9Am\u0016c4{b\u001e\fUv\u000f\u0005!\"eΩPO\":d\u0010uBLyOCHFrb\u0016\u00196?\"k6aU:SE;BcɳԈz\u0013>UWb\u0017ٝ!UlVA\u000fMFנ\u000foLJyŤ\u000f8K\"0(\u0012R)\u001c-\fSJ\\8B&>Jڃ9\u001ab^,\u0010/\u0013YTk2\u0015A\u0006qL\fkI :u\u0006,\\;hƸ\f\u001c!\u0011\u000eK{N؄\u001am8.yplٝK,M3(飥\u0018iY\u0010Uj&{:\u0014_#Ih7RޚRm`޸\t\"\u0016fD\"Jqi^\n+8h&Z2ԩWmumd~R8)VZꭱ&\u0011UIhQQ^\u0017\u0011vdJ\f;CDr\u0010\u000eg2ȔѠw\u000f3\"L󃴐>\u0019p\fch\u0013\u0011\r\u001d\"\u0015XEp1B>ۺ\u001c\u0011Rqn\n_RFq9tOfD$O\t|.[\u001dx\u001b\rc\"\u0004W.݉ph溛\u001c]ՃVug;z3R\u001ec\u00128\u0013^JzlKɂSuU\u0004~͚2c3\u0018h4亐B_PV\u00054u\u0011Q~e\"\u0019\u0006?ۏj L֖&֛sK\u0012x\"^h5\\-\"I\t47k&5qq(kSdacPU-j݂(<:\u001bGp\u0016;\u0006M\u00154iE+ӾY7\u0019ڕLGm/tX*WTUY!\u00192.m2U*)J\u0014FXѠ\u000fY|A\\G)ZZĽe9(mL\u001aA\"`I\u0014dYrv{d\".C\nmdѩCr\u00053\u0014TrpOw\u001fz5>ڬP$h>a\u000e%+pEZ\u000f!S\n\u0006\b]'#x~c=kdTWF|V3Tgkd$Gȉ\b{+z~(i\r\u001aDZښ5A3D RΎP:TZъNC*ZbEK~A~ŸQԎ*e\twf\u001d'''-\u0012IG\u001f\u001a(\nmq(\u001e\u0015o#Pq\"ܸ,^eL2:m:\u0015NEMbo*\u0011\u001c%REDEjOŊsH#qV4f.R\u0018J'ҒR>F꣤؃bSOGAәB$\u000f6ܾs\u001a\u0003t\u0017=e6\u0000\u0000\u0000\u0013\u0018\f\u0004\u0003l\u0014\u0000\u000f`\"8\u0010\u0018826\t%U\u0002\u0000\u0011\u0010\u0000\u0000\u0000\u0000E\f\u00021|A$@B\u0018\u0004Ea0\u0000\u001e\u0018H\u00010`\u0002@\u0005\nǾ2\nF\u0012͎/(9UjqMJR/\u001f_ʪtV[Kb\u0007>Sg̝I,0X#rjGYX`‰\u0005\u0012V,}[l\u0015/}'\u0005?ϙLI\u000f\u000b/\u001cC,\u0018\u001c2}#Qӗl\\#)bA0;u̞L,Heԥ_mi\u0005*2\u001f`!\u001e\t%\u0016\u0000\u000e\u0006z\u001dӇ8LB\u000ec>\u0015`LS,\u0000ԇtLX\u0010'\u0016dQX\u0010\u0005f\u000b\u0000-KH\u0017\u0006,0\u0004W\u000eW\u0010M+\u0018U\u0018S\u0005\u001f\\A~\u0017\u001c ץ\n\u001eĩ\u000fJ;\n.V\u0011!\u001bk+\t \\4a\u001d\\džXM\u001b$9oL`pv,W:o\u000fՈc>W`\u0007#\n|\b9\f1iu\u0005\u001d<]\u0001(bt\u0005\u0010^}!`}=wMd}\u0018\u0018ꐛ\u0002\u0017,̹\u0002\u0014]\u0001l\u0002!?Ԁ\u0006̭\\]\u0001ez.fqE\u0015^}\u0003W=a\nL&\u0017XW ALPY+\u00173\u0000p?\\t_\"7%|\n\u0012>Q\u0004Z\u001f>ik}Г\n\f\t^ľ\nb\u0002\u001a6H*b\u001aT˺Xk}\r\u000fZ\u0015T6*\u0000?ّ=)U*w)I\nJˢߩ@OASF2\u00016(*CЯևߤ8\nT H\u001c\u0010)fN7*N;r\\aV[@\u0005)\r\u0000&O\u0001*\u0017SE\u00148\u0001e\nb>\\ ly\f\u0004hI/)\u000b)\u0006r\u0014\u0002e\u0014Dݧ(P \nr1\u0014\u0018\u001e\u0014\b`\u0003\u0005Q[џ`W?A4~\u0005OCϜ*+t\u00169n_\u0013\u0004I+\u0013\b\u0013ed\u0017'@ex\u0013\u0018\u0002&Hj}\u0004C\u0004a\u0013@I\t\tm}g\u0003Э8|1\f&(TbԴ>L\u00022X I*wJ\u0010\u001a(<'A\nw&\u0001$&mTM\u001e&\u0001\u00068\u0012J)_A$\u0012$'$\u0010\u0000\t{\u0004/q#Hݎ@\u0007H@>68M@}G<Ҧ\u0016D@־\"`\b\"Ha;\u0011>.%\u0002p\u0002w\u0015?\" \u0002\u0001\u001e_\u0019`\u0005\u0010*w@d/\u0004oO#B\u0010%\tB\f!\u0010B!ea\u0006?SUҜ H@ +\u0010OU^>\u000f\u001e\u0001\t ^\u0003 'ᗆ\u0017c>\u0000+m~:4\u001e\tz@,z d\u001e0a\u0007b\u000e\u000f@>B~\u0007\u001c\u0000b4\u0001\u0005>v h\u001d\u0000Ċ: \nASK%ɩo`Rd\u001b\u0012{\u001c@ϴ8` \\4)3$o \r\u0004\rBan@0\u0017?j\u0000\u000f>\u001bH\fl\u0000c\u0016\u001bx\rĠ\u001a\u001ah\u0006|w}jM\u0003Gt\u0001\u0019h \f\u0000lg\fį;\u0019\u0018@[\u0006R\u0013m3\u0000\u00032@\u0018\u0018@x\u0013\u0003v\u0000\u0018x\u0002~X\u00140 \u0000\u0017\u001e\u001c_@!\u000b\u0004l}\u0005F­\u000bdo}5\u0005.A\u0002F\u0002\u0002!l\u0001,S'&@:w,p\u0002\u001f\u000b5\u001b\u00168}\u0005Be\u0002k\u0005ҹX\u0000u&nK\u000fSkڦ@R@\u0006DI\u0014@\t\u0005\f\u0000\u0005\u0002=\u00010ӝTN\u0000#M@\u001fJM`\u0015L ,LǤC޹>\u000f!,W\u0002yER\u0002.\f/\u0014'Gܓ\b^/Mv@\u0011@(ᎀI\u0012\u0011\u0000\u0015,#\"Q\b\u0018/\u0011\f\u00118;\u0004\u0010)\u0004\f \b\u000b\u00026\u0003[@\u000043\u0007@\u0001\u0007\u0000\u0003[\u0001'~4Ix\u0000n\u0005\r\u0007>\u001e`1< Gy}#C]I]_\n\"&W< \n+FveGy\u0001V\u0007\u0014y\u0015hJÈD\u0001\u0001u\u00008]\u001fs\u0007\u0003KZ\u000erX1N:@-fG\u0007>4\u001a\u0017\u0017\u001d !\u0001ө>\u000b5D\u000f\u001d*':̩\u001cilt@I,\u0000T\u001fu[Fl: jJW+t@EĐK}*\u0018\u001d5ɝrjEH*\u001di\u000e\u0001,t\tS\u0013\u001d\u0000\u0005\u000e\u0010\u0003\u0012ß\u0003 2\tmA\u0014\u0002\u0019\u0019rvT|]AX\u0006\u0003\nDd\u0000\u0003\u001a\u0012s\u00008@&ѧA>/;Uб\u0019Hh$\u0003^fB\u001e\u0004\u001a\u000eHNg3-\\\\hud\u0002\u0001\u0007.\u0002\u0001O}\r\u0010&\f\u0000ꬠٚJ\rh\u001b6k\u0000D#(\u0006`\u000bc\u0013=\u0007x\u000e\u0006t\u001e\u0003]l>\u0003;\u00172)7\u0003-=\u0015y+\f0\u0013ftdM\u0006LP\u001dj\u00182\nJ\u0007\u000e\fP#<-\f\bAbbxu\u0005\u0006?J'\u00013&}\u0017V\u0005\u0005D)'' \u0017FF\u0015\u0012wҲ\u000f\b.xc\u001fض,-g\u001ap$\u000b&]|8!!y~\u0002H\u001dn\u0005\u0018`U@\u00194\u0000B-\u0002֟t$rWALv56qa?Z`5u\u001a'\u001e\fzA\u0011( W9 O۲\u001b1yAAq\u0002~?%\r\u0000'VeLs%`P\fuLTy+\u0001pIGn\u0012\u00030S/\u001d⸍B\u0013\t[j|\u0011@\u001dD\u0004Y\u001ce\u0004S\u00170c=*F߆~u\u0007\u0005B)\"v\u0010/\u0005\u0018*xUMY `b\t\u0004>3\\~ЃX'f)\u001f6\t\"<\u001e :{$(\u001b\u0000D\u0001`*5n>\u001fsr\u001dH\u000f2y\u0003<\u0006-\r\u001b2`s&W\u0003{k\u0016\u0000\u001fN?65\u0000>mv\\\u0001\"\u00161ˀﳜ\u0000VW#8\u000686\u000b\u0003\r\u0004\u0000>1\u0000H\u0002\u0004\u0010ٛByj\u0001Bx2\\3nAz \b\u0010h(\u0004\u0001o6\u001f\u000f_\u00018\r\fv$=\r\u0013*!S\u0001,\u0006\u0007P}e\u0001$xr:NMm%`\r@9!'6\u0019@\r\u001f8Ú\u0018\u0000t\u001d_\u000ew\u0001(˪uMQ\u000fWoU5n1*-r$Y\u0000u\u0000al\u0000R\u001c*\u0000\u001465@IFw\u0013@\u0013\u0000#\u0001Cw*\u00010(=\u0003x\t\u0005|Phu\tUm^\u0011\u0011\u0000E\u0006\u0001u{zw1%=E\u000f\u0000+ȣ`iVAw\u0003P\"]܍C;a\u0004jo\u0019\u0000c\u0006 ORCLS\\\t\u00185p\u0001Xmz\u0010\bt\u0014̨̉_d%\u0000a\u001d\u0000V9qgr*\u001c\u0000f \u0002+݂5\u0001@Yד\u0016I\u0005E\u0007\u0000n\f$dlSqd$k)\u001dZXawY{\n\u001bώ\u0000\u0000j]j찣\r\u00020@^|`XK\u0016\u0001\u0000\u0014B7]3+Υ\"a\u0019Dk\u0013\u0004Z[uQ\u001aځFH\u0016'\u0004\u0017~\u0007Ru\u001e\u0010c)\u000fJON\u0016D%G \u0016\\\u000fKg޽ב\u0017־eлO?yvP5\u0005Fh_$\u0007\u0005*;[\\mD岔(:pя}\u000fR\u0001?7@4dA_L.t\u001c7mD\u0003|\u0011\u000b-ZJ's\u0000\u0005v\\YF#g?1_\u000f\rR\u0018pQ\u0004~\u0016F\u001a\\R\u000bG\u0003.Qis\t̢\u0001U9_fZT84\u0013A\u0002Ks‚9N.\fyO\u001c\u001e\fp;jz#\u0014j3\u0010Rك-G\u00189\u0003b Cn09i@M݊װ\u0002\n\"w5C]D濩?RrzfC)\u0005\u001dAMrUiO؆{ȖAE$s9\u0011$\u00183-?\u0013Ld,v.*;M&v/Q\u0000ZGG\u0002XD..23/'ĆYY'r\u001e\u0012nxGC3M3/o_\u001b7\u00189V\u001b}.f_3%\u0002QS-#|\fD\u001c2\u000fpJ\u000b\r\u0014q$*>{h2'#twI1\u00049\b\f_*gم\r-7Т\u0007c\u0017g=󪘄qGfMm\fh\u0014h9)c7)yCH$>V?.o\u0011I*o1mJx6`1\u0002/L4\u000ed7j3_:ޒί\fD\u0004\u001a-;]\tтsa˧>r~_\u0014\u0015M\u0014\u0004\u001a:^O\rʇV $\u001b\u001b~@|[4/cCX\u0006\u0002H|\b\u001cbaA*;̕]ZC$%FJKJ\u0012\u0014\\h\u0005DWoAgTB.\b\nL7jk/oԤ\u0015t\u000e5Hie\n\u0002RT3W\f}Q\r\u000f\t-@bMN\u00139lPl@KT8) KvЄe8b\u000f\\=;F5\u0004\u001f\u0007wv\u0012$ZO|h@#bZA3i]ȿ\u001aM>}\rf\u0013a\u0006?VH@+\u0004+\u001e??a38\u001b\r\r2U)3G:c\u0004\u0013y\u0004؄6af\u001f4\u000e\\\u001b\u0011R-`\u001a{\u0016& O1Ō\"b UHbn\u001cw3&\u000e\u0006@̖b!{?\u000ejס:G@c\u001d^$ÿ\u001cĪE$>4\u0001-\f\u0019X$kژs\u00169']f,\u001e0G\u00103t2Qe0I\u0012^?l+cXgH\u0018\u0017IO?D\u0018WW>!\u0006l)7b=Qh{\u0018e|s5\u0010!3-lSczЮ\u0013?\u0007̀\u0002>\fS>\u001d1e?I\u000bSB\u0004z'l\u0018\u0017\r\n\u0001Mo\u0013V#\b\"%oz]\u001e\u001bJ&9\u000f\u00144s\u0012u\u0001\u001by97h@.M<\u001f\u0002骒oA-v\u0001$\u0011\u000e̺):QE#ǻ\u0018C(d2\n\u0002փZ[\u0003YG%\u0015*\u0002S`z\u0019Vn\u0005N_p-\rO\u001bM:\u000be3M^ѵ\\6u`^4Dw|Ub-!%!w\u0002u[6|\u000e\rIe(EAZQΐ^q|\u0017R%!\u0006'%\u0018vqeeT2X/\u0005J:c]h;\u0010\u0010\u0019b׶\n\u000b\u0012\u0012V j\u000fæܑ@Kf\bqB!k4c>L/2\u000bLV Az*\u0001AsNiI\u0017_)}-8\u0011!uJ\u0013\u0019F{\u0007N8Qm;?\u0000yl1hR'e~B%\u000b\r&sy\u0015B_\u0004\u0002zp\u0000{\fϿe\"~?\u00147\u0012`g\u000eؿT:H\u0000\u0019\nO{m\u0017iavT-{>D\b\u0003+,B4O\u0019HO(Ҙh<\u0006Q4\f\u000f~\u001e\"gk\n4k =~\u0017>S 5M[\u0007_/\u0010\u0018/\r\r?\u0001JpoMg:^BxJ3\u0007PU\r\u0012S/\b\u001cQ\u001e\rE\u0000րiL50TwͿѩ*+u2);\u0014\u001a`\u001a\rL\u000eEŖy\u0017}K'~¹(ʜ[\f\u0018\u0014qF>+\u001e\u00146@(l\u0019v\u00139pmc@w@\u001b%_p\u0000]F\f9\u001f\bKsTU썝e$\\\u001fy?2\u000bW|.QTҸ++`\u0013j-~\f`\u0000\u0017]\u000fvp)X\u001cu\u001dA\u0015.\u0014+/\u0017?\u0004$\u00068u\n\u001b @i\\uhDM\u0016\u001a~|HO\u0012\u001d밺Z$\f(R0\u0002\u0002YS6/\u0011\u0018^Wv׉\u000f.,\u001c~nZп~\u0005;\u001b\u001f\u0013vגd\u0012mhGI6\u000fl\u001c6Uطeq\u0017B>@\u0017|r\u00071~O\u001b\u000f\u0004~a\"\u001cGA^zԧLOy m\u0003 ?*Ee6Ѐ~\rma>~x{F\u000b>\u001e\u0005\u000ec\u000fJ$y\u001bMZWܱs8*B\u001d\u0002\b]\\f\u0014 _\u000b͢4\u0012vO\u0015\tpqB\u0014g~\u0018T\u0006&G\u001bkOrе\u0007AlZ@6Z~+$*w_\u0007?;*'\f\u000b\u001cMMB#&?L~F]<\u0016!\u0014e'C~\r\u001dfl{(\tWhF\u001dP\u0003FǙll\u0013Oc\t8ƿvΐq\u001a\u001e\u0016\" \u000e\u000f\f8Fs҅\u000bW7:\u000f!97KRQH`cr$\rI$8am&\u0003IZz \u001f֋l\"\u001bV>]\u0001TSW\n!ᷩ\u0017$\u0013t\u001b\u0015w@\u0004V+\u001c۩\u000fams^eRaelpB\u0003\u0001%?T\t\u0016\u0007^X\u0018\u001dq\u0012[\u001dy-\ry$ı\u000b%'?[\u0004r$\u001f+=w\tb}\u000b H\u0001&N1;жإW%༆\u0005*BÛ[T\u001b\u0002 \u000b`p_L\u001czd7\u0000Z\t#܁곦\u000f@\u0000]\u0013\u0005\n\u0016Cr@:\u0000Do\u001f\u001b\u0013f%_q&(6ۧ_\u0016\bO\u0019,g%z<'x#IY\u0019\u001aqL43G\u0015H|$(\u0005v\b\u001a\u001dL6\\J9n%!'\u0018luhP2\u0017k !|:½}ߞ1`Ne]pgo\u001fbqEPۯs8\u0014&<\u0002mݞHo\u001di\u001aF.QrDoOٳ=\">K\u0013p\u0000G(qGr%\u0019GæZOpJo:s0z\u0002`\u00002\u001cDAkz\u001dfYBw\u0013[K*At.8I}Ɍ\u0015N>ʱ9$\u0018\u0002m\u001c2?˹\u0010\u001f\u0013%_\u0012\u0012\u0012\u0003\u000f\u001c53lUrϼ^\\6Pݢ\u0011\u001bQ(u\u0005\u001fi$\u001b\u0001w\nRpWU\u0016J A[8n\u0015SHipXy\u001c-\u0014;Cc\u0007hKC^8l\"~\u0012׻\u0011}߿}IPgOߣג\r2Z\u001e\u0010уC!ُ\u0013#fW_=]\u001cv\u00151\u001en!jH1\bM6l+Arze?\u0010\u0007@\u001e8#\u001ef\u001fAX\u00186\t\u000e\u001f;\u00106cʫjLj\u0019\u0016\u0010\u0013\u0004\u001a<\u001b\u0007y#N`ph\u0016\u0006$\u00072Sb=]?ʟE\u0014\u0007q\u0004ޅ///\u001ef|=\u0011\u0002au΋(Q>6E\u0000b)Tq}\u001cd\u0013KЀ\u0003\u001bT\u000bj:R=&\u0005t\\u F\u0005{qN@\u001dh\bAT:_?(\u0012\u0019 TUI\\_Lve/vDx\u0002P\\MALMa3/FyX3jWrHSY\u0018b\u0004d*\u0005Zn\u0003q8v#^܃\u0002I-aܭVka68/\u000fL#j}I\u0012!\u0013VZ߆6\u0003%KZ6\u0010^9DRS9eE?\f^H\f~~RX|f^\u000fv\fpQ\u001f7.ʦG'8!e4F\u0016ZvLD#fs7\u0014\u0007k\u0014X.W\")DXu\u0018kR\u001f[c֐΍\u0006\u0006\u0001Mm38BTI]X\u0002>0=Tλ#\u0001l}Xo&'fZ\u0014fqޅq>ēLg3\fΙK\u0004\"\r<_bbC\u0011=%xCۗ\u0002\u000bHo\u0007\u001eQϥڄvz\u000eKO\u0011߻6\u001ccJX\u000e!մ\u0018Y\u0018Xk\u0018X]-k(\t\fW3?Fm$\u0016le;\u0016M\rX\u000f>q؅k$O/@8NI<\u0003/ࠩ6m}/@J\u0012gcς\u0018\u0005'\u0011Z_\u0010GpMDޒW4b'xQEϢJ7\u0016cj1)Z}]v\b˪iX#/Z\u000e٘\u00107ZM}7}+w\u001f/<{ `G~7Q\u0003^\t h|E`Fӷq>ߦO^\u0005'A \u001c\b|%#[`aRT\rCP\u0012T\nVOTb!\u0013~\u000fNfcl><3\u000f,ř\bΉ>Y$=y\u0019Xz{\u000bG<\u0015*̡Qxu\u00181|9hy\u0006nے*ǃg^g\u001d OO@\u0000P´#oL:8;?qP\u000bMCYVu>\u0015h\u0007Q|ZMM+,t\u001e\u0017抆at\u0015ȴb_9BR(^\u0016̟\\$'ZNXF\u0005\u0019؎YL\"uL\u0004j\u0006`~r\u0011\\\u001d8#>/(G>\u0000˗^V3:C\nP\u000f3\u0011;Vo\u000e\u0001!GD)9-6ÆD\b[^,ʐv?LrTH\u0001c:_?\u0019o\u00023c h\"\u0014qEO>҂]GLrD\u000b]\u0002%א'8\u0010\nBΒK4leVls0\u0004N?\u001e'AOI(pRBR\u0013\u001d6-MKHҹ\u0019?\nN\u0014x\u0013)Ca0AxK\u001b\"]\u0006{x\t7\u001c܊ImQ#t\b$P$>hZĿ/[-\n$!~\u0004\u0013\u0017oYuD:\u001f\b{\u000b\t\u001b~\bHXßc׀\u000b\u0014÷\u0011$)w_f῎<\u0003\u0016\u0019G\u0003/$\u001e'|ԲФ̌\u0011\rN\u000f>\u000b*=4H9\u0015Ov\u000b\u0012(9_GȾs\"sVB/d㱈Wt\u0000,,P:Dz{$}R1\u0019C\u0015uZYQ\u0005ҽX\u0001YPA=\u001a\\cнٺAz&lA\u0014ϹGj;Wi6C\u0006gv<\u0019A\u0001\u0001u5)5\b\u0006a]pɇ;]5!0g\u0018l=OJ͉nGlC!\u0017\u000e9eCZ \u001ceu>ҷFн{3mhCdzQJ\u001fYHliNhJxmKHl\u001cY\u0006m0\u001b\u001f\u001dnB\u00115fi\u0013\u000b|:(a,$\u001e\t+Eu\"\n\u0006+C\u001ct$9P~8\u001cʍtE8ٹ\u001e\u001a\" ʩpjtqq\u0019s2\u000f`ç\nwnNM}DTROI\u001fK9x\u0016C#B7\u0019G5ֱ߿\u0000XB֧^A\u0016b\u0014TB)Gj\u0002D\u0010q')\u001coOo[##Z\u000fidezL6f{\u001b\u0001\u000f\"3L'\u001e\fmҒG_\u0004j~ڻݞ5tb\u0012jO2I\u0012`f7\u001f}ç*`\u001b\u0017|AQC>&43?\u0011H+\u0003|\u0013式\u000ftH\u0018h+vooXjCq}\u001a\u001b>sݲ4q8{dy.2?M\u0006/p.ױ8yC\u0003T{CB\u0012$F>\u0002^<\r=12=s<8\u0013I\tb(\u0013\u00019gfEyLxgț^E\u000bgG]P\u0014ZaHд͞(~L\u0018h}>!6f3\u0017b\u000e\u0001y2H\u0011`\u001e1p9\u001aB>~ad\u0002͞A\u001aM\r\u0017>\u000e_\u001e\u001d\u0011H')L[:ppYB>C\u0001]T/ |JPy?'\u001e=ĥ\n<\u0007/xµ\u001c8vehWr6i9{6t\u0006\u00191\u0006=Nt@Y}dd$F !\u001b?B^e\u0014,r\u0011\u0019ѵ\u0002=\u0007ӨPя\u000eoH/:pI\u0015\u0013\u0004ܫ#Ss.#\u001d4\u0010;SGH#{\njyX7>2\u0011e@6\u0007]zdV*&#mU${{${*gP]\u001b\r\bbCeѧ\"T=\u001ard&\u00066T%L?=^dH?p}N+?I-W%ӧdOL\".\u0007a-?+.}L\t\u0013\f0J)~D|)J*U%\u00023ߕ/8kb\u0003\u001aiOFS\t'QV\u0000d=\u0004^>nf1K8Uq\\f*񒺱tN.AEk}\u0005\u0018S4n\"o\u0012ZckcrKO(\u0003p\u0014C]<\u0017l\\\u000bE+\u0000\n!DO\u000e^L0\u001fʡjz<\u0014oX;BLS;\u0006\\\u001cէ\u0019?-8\u001a*I\u000e\tkk.o)T\u001cy9\u0017%YoJf,iJ25kCr\u0019NHy\u0001\u0001{dtYÃU_eS\u001fZ_Q\u001b^\fLZ\u0012Y\u000f\u0015\u0015\f\u000eBTX\u0010\",Jz8$c\u000f\u001a\u0016o}6+nm.=}WV\u000f$\rHy. #\\S\u0018g\u0002@2C6I\u001c\u0017xT2\u0015M3\u0015 շ\u0015DPKO=Iڦ1{E\u00016+QbP`\f\u001b\u001adAh\u001c;D>\u0002\u0010\t@\u0011z\u000b\u00188BXA.^\u0002ɍw\u0007\f0rq\bf\u00035ȵD:=\u0013y~\u0001Pi\u001bN^\u0001\u001fd\u000fQGxJ{\u0019\u00188.jIz4^Qt\u0001xҶZ\t.e\\PI~mܳ~6D\u0018D\u0016\u0000I@\u001fJznY)Wҋ9p=)\u0016@MP\fA؃)m)D%d^nя~\u00046B*KCm_r6ULqY7c2\u000bR>~hy]L\u0012\u0018QLk1\fk$}r:nW_O\u001e0QO Ӡ\u0005\u000eGҵ\u0003*gQ\u00055'O#\u001dF\u0002v\u001dsN`$ɃPډ\u0002&!\u0000/\u0012\u0013.#k%ÒF\u000e\u001c\u0002-Q0|ZsfQI\b\u000eS?J^G5nb7\u0012.-\u0019%\n6gb$ݹ+9\u0010'#k*O9!\u001bOf\u000fF\tUpY=\u001d\u0019\u000e\u0010PQ\u0000Nqm-\u0004p\u0015\f\u000b/;7bdh\u0014\u001fG#8\u0012\u001e\rfKBo78.ȇ\u001dk?\u0011HO7\u000b\u0012Z6Z0o0aV8d_Xy\u0014D\u001dpҼ:\u00037\u0015\u0003s|\u001e&Rϑp<\u0006tY\\f\u0011\u001b\u000fJ.p\u0000x\u001f\n_j-Ǩ\u0005bѭ(t,x\u0010\"u6[\u0003Jwղc\ryE`\u0003N0C\u0005Y.ҩ<,T!R]ι5\u0012\u0016(E\u0004\u0005.{+<+~̌\u0010bЄ7cL~v\u00149\u0014\u0001c?+rU\u0013_Tٝ^\u001f}\u001d\u0002B \u0003\u001aA\u0018\u0003\u0002x.\r\u0001{\u0010\u0004¤[ vN,@u]\u001e!\tW,-\u001d>\u001dc\u0012J(r\u001bL\u000e@߀fN,{p~<\bØwHַX\u000b8W̯ZXPq\u0010\u0013> E%|Т\u0013\bl\u001d9\bOAS\rV]y oO$8Ro\u0006݁\nH\tBj7vs\u0017%\u0010\b=K-@(7|\t\u0000U\u001d}\u0011dbp\u0018/Pi\t9ݪ\"C\u0005\u000e$~*v΂6PE+8UR}.\u0013HCF_O(^1;:\u001d\u001e#(e\u0013\u0000,.⻅\u000e\u0013X\u001ewZH\u0010\ni\u0014S8i(o}\nٻ/l\u0015ENWg\u0015\u001dsTDA=6^ɲ%5f/\u0012j\u001a\u001f\u0005U+pޛo\\\u001eҗcUP 0f{[4y\u001fx45R}~orl\\\fr떼\u000f@5k&ـ{¸NwY1ec=\f\u0018<ۍ8ygN'[’\u0006\u001d\u0014]\u0012gp\u0001t~%'\u0019Q\u0013\u0011GL6\rR(\u0000Iz򂚊;i\u0000\u001bw\nJL\u0016(\u0016E~;u$@\u0001/$-\"EX\u0019AN\u00107S9yׯ\u0012`\u0007أ\u0017w\u0018x/D\u0004' Z{\u0004w}bQ\u001f4]@RF\u0013w}S_-^\u0005K;\u0015xԀI\u0013x^%J@p'\u0000&ZNl\u000f\ttTF>uݍ-s\u001eC\u001b\u0006\u001a\"\u0005G`/\bްXFI7(Nuї\rxt\n'9U\\\u0019l\u0003RAjH;1VY~\u0003#h)EQ\tQƳuQW;h(\u00145F|Cww˸z}h\bE9p\u00116Ńw\u0013Y>\u001f\u0003\u0003x+\n\u0007)ͱvD\u0001`G_\u0000Q(9\u0007:<佻ɹ'V#\u0007\u0007a\u0013e;F~~8\u0011[K{Mcŷ\rO4\rox.f70h\u0007n\r(\u0004@\u0001m\u001fÑ6P\u001b9LP1_)2{)|MQ:QF\u001b\u000bfwT$r\u0013wT;\u0018,7x9|\"ǯ\u0016`s]ϋ4TdH&RWЬwp\u001e\"\u00066T \f\t+RՊ\b>\u0007%c2WT\u0012,b(\u001dq3\u00014\u0000\u0011\fwF\u0005\"1v=.9dUjԦܝU\u000b4ED;68\u001bF&:xu\u0013\u0001\")@Ԁ)Tv?\u0003%7}k&\nW\u001d`OU:%7lݠ\u0006ݠ\u000f\u0019e\\6bZ7H\u001e\u0001nZ7\u001dH\u0000\u0002(\u0014/\u0000\u000eىv\u0007N׉B\\P\u001e\u000eAeNf79ji7|ފ+g/ԟҥWR]JV7G\nnĹ=+$ClE\bl<3x+<\u001drC쏻::8\u0010r\u0013\tۂ2&G*HK\u00000֭~`O\u001fȿ\r#%HG&:Ŷ\u001bw7\u0001\b\u001bƫ\tvȝ|yOXd\bM_\u0015\b\u0004Uw F`\u0002\u0019\u0001Y\u0014C]\u0015Hr\u0006E\\7\u001fYl\u0010ȫu\u0013\r70eAeM7\u000be9\u0013Uyr7\u0003nc얲\u0005Y7L\u0019!\u001en\u000e\fqT0\u001b4a7.SXCZq\u0003-\u0015PʰH\u001d)E\u001b\u0014IZAR&8hbC\u0011#\u0013a\u0011:l\u0015\u0010-\u000b'aQnjĶ\tUH\u0003âFWKy~\u0006o,;\tc1wҢ)H7̕\u0013n\u0015\u0018g\u00172-X\u0017lV\rE\u0015]Ӓ;,\u0003+aQLC\u000bopc1\r_\"L\u001e\u001d\u0011N\"8\u001f.o@ppL'&\u0007~\u0010=M!P5꯰>*u>o7)B\u001en\u0019\u0015\r\u0015\u0012geܸ.qz){悒\u0011\u0006ѵ\u000f\\EH%\u0018r!W\u0011\u0018ЄbO3)˩>7)\b\byɊ\u0001+oHVT\u0004\u001c\u0010ɺ@\u0015\u001f[QG\u0001P+mݬm(L50\u000e\rSZCPWjEl\"KZ\u0010Պ$\u0007+5tY@Fn2q\u0002j\r\fnUH&qQz\f)Vk\u001a'T\tr\u001b@\b5ި\u0000aoN-\u0015\u0000\u0000\u0004TxqI\u00154[\u0006s\"s\u001bGoR@\bpY\u0014#s\u001cЮ.jX1f\"\u0019hM8\u0018\u000b\u00115\u00171e\u00162u\t\u0003y\u0002kJlq8c\tB<10nj[L\"E݋\u001a\u000fT\u00009p{vM\u001cO&A8\u0018Iq*\b-Gs\u0015pＤfD\u0011\u0005=\u0006([b\t\u0007&TJc;T`fµ9?D3\u001f/9\u0003N4\u0007|ܱ%Nx[!Mvmyr39}\u000e\u0011ZL\u0013\u001f!\"\u000eZnTF$Ù#\u000f\u0001w՗\u0019$w;5CPy'\u001f_o\u000b\u001dRh\u0003\u0017ңHw؋gKx\r\u0012\u0014;5cۨS?\u0012\u001f#0\u0013\u0015ZS4 \u00194P$k@d-\u0004=5 ,Y uB&d\u0005Ǡ \t\u000eRAZDK\u0012\u0012#J\u0007\u0010sBz&\tUHs\u000f]F!3xhS5\u001bo膇\u001b\u000eF\u000bDrjb{\u001a?So\"M\u001epfu϶,l؊ſL\u001b|?O2n\u0001g#9\u0006F:[\u0011:]q\u000b-R\u001dºT̮H\u0019\t\u0000\u0003u#U=c?JR\u0002nt\u0013H\u0013\u0014a\u001diI$(ʸ6\b>u\u0016@&08D`dž2'$;\n1XIN~!8\u000e\t9n!U5\u001bVޣP\u0012ߜ\u0015B'=\u0011r\u0001-\u001fUKLMu%\u001dCR\u0007[͟jR\u001e)\u0014HReF\u001c\u0000H\"\u00051ةȱf=\u001ct\u0004\u0002uEsL·ѱ\u000b\u0003!\u0015\u0014;\u001c~:br9DHw֤RǞL\u001b%\"2\u0011{8^u/I\u00067\u0010!Z\u0013I3\n\\yu\u0005\u001e?\f=ޭH~\u000f\n\u001bnm\u001e,NE§oCG\n\\$AwI]\u0012\u0002\u0017i'xV\"\u001e0ږ*[)\u0011kvciH\u001e5G\u0017׷HfD\f6ʿZH^emmk\u0005!mH\\y\u001fnxڸ=Ѵ\u0012\u000e\u000e{&\u001calHh#y\f[A+\u001eDґ\r#m))W$,\u0003&\u0013S5;\u0015\u001cN\fS&RRg{$j#\u0013\u0007mou(\u0000\u0014g\u0015\u0007Z%{\u0012\u0016\u0001\u000e\u0013\u000f\u0018FKj8g7| +\u001b>\u0014N7|\u001a1\u0017V!\u00059F31FCP3|\u0000\u000f\u001b\\\u0012\u0012>Ϣ\u001fn\u0014\u0001RW\u0012\u00064\u0005fL5y(o,s\u0002\u0005(\u0018\u00133:\u001a\u001f\\\u000fQ\u001da\f\u001c:Kg)ƍ~pj\u0013<\u0019)^ތ_ٟer_ȞƑݣnۭO?l\u001b7tmq\u0007\u0002\u001d0K\b\r|\u0002^4`$\r)4$`$\u001bWmt\u001a*Z\u0015K9e\u000eZ#0Җ:\u0004{\u001bxIx\\>ގHFŞ\u0011w\u001e2;L*D4\u0000\u0019>ذ\u0011g?\u0003\u001fլ|C$>Z{Ip#IPpxIfs#g\u0014s\u0001\\#\u0012A\"\f'nrz1\u0007Ica])1,(r#\rZ\u0015\u0005,\u001e\u0010sU!>Mk\u0004aVuUdǁ틋\u0018~St(ixG>/C?\u0000,f\u00134A#[\u0007\"\u0004\u0014ζ\u0001)%A\n\u0010l|ڜHsk9>s\u0019y\u0013k\u001de8>)}ut䌢TO\u0015:$\b*UHϦ\u0004xk_.\nb0nb563L|LY\u0014\r`r|\u0018cr\u001eyv\u001fs\rn·1~>dN:\u001a\u0006\u000b7U,>H:E|L\u0005bz$5|Q2(\u000fW\u001d:V4MQhʌFRٕ\"\u000bR45\u0007\f$\u0012\u0001cNEOq;\f]$)c_n\"+\u0004s5N \u0011\u0016+\bUH\u001eB\u0000WGF/sH2[N\u000fUt\u0011P*,E7x=\u001a6%4r\rBoI.kcy$}h؝\",Z\ff?<{x,\u0013\u0013V>$\u000bO\tpQ\u001b\u0011F\\\u000b.d\u0003rU\u0001PM\u0006IV&0Ң}?J>h_#m_\"GjV?#;\f[+pԪ\r4t\u0010\u0013m\u001cF\"\u000b\u001300\u0012[mz3H\u001f#\u00170XN5\u001co ǧ\u0007C2=ҨAH\u001bW\u0018JG~\u0019\u001cd\u001d3Cb G2J>a\u000f\rBϗ\r\u000b`\u001c\u0011Oi4U]]e2ѫj(Cd\u001d\r\u001e܅\u00002o\u000f\u0007\u0003\u001ciZt\u001c\u001fv\u0018q|\u001efX,\u0019\\͆\u000br\u0013\b\u0017`qS_\u000b.g2u}\u0005qi\u0007\u0000يC=R\u0000`ZE\u0001%\u0015_f$rX'juD$հ!rƧ?j΍\u000fK\u0015\u00040Zz\u001bLk؍aƿngPT\u000f/\r\u000b\n̄u\u000f،QQ4P[.eP$vLI,vzD&\u0016\u0000\u001b#ztFdx-)\u001ewJba\u001d0hu\u0016T݉GaH\u001aDw{ǑdZ6\u0012\u0002c3ފFW\u0012hFH@qG|\u00102i\u001d,F|\u0012IF\\\u0001\u0011/6\u0012F\u000f-\u0002\u0013\u001fK.H&>ɚ\\d\t)w\u0014_\\'>\u0001\u0007,0ħ|\u0005s\u001b50\u0018sېXw$V9S*>̧\u000eF}|G*s\u0006>9[#ɶ\u000esߑi#tF\u001a\u000f$}\u0015\u001fbĶP#5ېYB<:>wrtZG\u0012T\u0013ϗ\u001e)Mh\u001eɜ%sLsS鄱AF\u0001\u0017)>\u000ey\u001f#P|,=@GJ,\"C\u000eC]3_&Un4\trE\u0014\u001ff\u00007Î$crEt\u000fduDsed˗\u0013qՠ[Gj\rÆ#\rh$OÝh*XfqR;>\u001fqL>Xup\rJ<3m\u000f#\u00016_q|\bpK82g#z`-\u0013i$V\u0001ly\b:\u0004\u0004Է|G\"ؙ@9?'\u0016S;\u0012n!\u0002P\"#A\r\u000f\u0005v$\u001cIA'P\u001d>]\t{HcH!㪹\u000e\u001fH\u00016בz\u0017\u001eDdeXG,n\u0011#{\u001d\rsjҔإ\n\u0005~1|XX\u0005Q?N\u0007Ԥ \u000f\u0018>+/a(rk\u00180|`LT^#5\tv:wվ1\t1\u001cyV\u0017V\u0002#\t>\u001e[r㐙xd|\u0004zZ=PkRAo\\|\u0017\u0004GB\u001d\u0017c<86\u0013=!\u0004\u001d\u0013\u000b#f\bC\u0013\u001fJPO\u001dؑYWo\u0005IrV1ᇵ>\u00186h\u001f)irv\u0000HRo[$*EW%$\u0001iF\u0014\u0007\u0006id*\u0010 q\\\u001bEMm \u001f\u0016\u0014jk=\u0014\u0001J$\u0002lg\u0013#F\u0002(R'\u0013|H}ӱ+vyS۾W\u001fD\\O\b\u0018\u0005p>\">EeIB}>Vwt(|\u000fOdDF]y?lD/y6d\u0014\u001aln4,7mӍS$\u001a\n\u000fo`Y\u001e^2\u0001dDA&ܕ\u0014$!\u0017Eo\u0001:\u0004E\"@\f%\u0016\n~b\u000e\u0005\u0019t\ttFi?\u0001+\u0015$\u0015eR\u0014-~(@f\u0012W@WJ\u001a;ͿL\u000eG\u0012z.Y$)\u0017:1%\u00034t,\u0018\u0017p_ɤ\u001bhOLYkJ\\ZCttJ\u000e뻖$'>TA*ʘ*Sc\u0016$7U2f~\f{_\u0017\u0017hQtƱM\r ϯ\u0005^;\u0010B\u0006\nzP\u001fM~\u0010W|\rB\u0018SއЛR&\u001f#^׹cX\b\u0012N\u0017R3[PO\u0014P\u0014\"\u0001gN!:v\u001523Bvw`3[J\u0004Rܑ<\u0005Ԓz\u001b8֒\b\fԹw\u001c+-[8KNB)Lp\u0010d^h`DHZ7<&U\b9n:\u0002\u0002u+x\u0019\u0012@tAi\u0000v\nP#Sn\u001c2tF\fz5R\\|oI.\u0016.\u0017\u0003[KJFsP>y`(1\u001eb\u0010Cĥ/x(i/aВj#ɦ\u0016\u000epȣVg/Е\u000en\u0016K\\(\u0019\u000eh\u000f? F⚮\u0014A\u0005\tѹE!z\u0004ǰ^VP>p\u001c_l#'$|)3!\tD\u0012Y!OD@ߝmĄI pqbo\u001aMԗ:Ѧ\u0013\r\u001a5~\";\"X\u0006Ղ\u0014y\u0010)\r);(va2=/9&G%XmT*d\u0000-\u0016!xq^&hRzBD\u0010Af&a\u0006Lǖ!\">\r*\u0006Ɇx>\u0002*\u001aCV3ـJpZ!x>ul58S{ޜ`qi.Tbq=q2uW\u0006^\u0011.\"|oWFlA]rj1\t?؏afB$vݖ\u0019̔\n[c\u0004\r\u000fX:m~;ˇ*\u0011.\bTmwui\u000bxYD/b\u0014h\u00165i \u000b\u0010q0,3H\n\u0011]&g \u0011-LF\"62^*~2t4eΑ(,b\u0016(\"ɢjH\u0002n)\u001f\u001c^f\u0014\r\"CȦ4s,L-uGʙ\u001ccU\u0001FT\u0012AA\u000fl@},W\u0018~)492K ƆZF~K%MU\u000eQ~hD{4% .I@j3\u0007\u0015\u001beفNDɛ\u0003P\u000f\u0011[`}\"{NsBL4A[_ɝ\u0001)_}y\u001c\u000f]\bk\"Xw);\u0013&՘\u001dr͈8nbO\u001231oia\fLzz|\u001cq\\5;:i&#,09\u0011Gk5M-#w[D\u001cD\u0007\"\u001eiPb⠣\u001c\ttH\u001c\u001e fNdL7 G󄡞ۍ\u0000N:\u0015Ϝ_Ӏ\u0017F\u0019<\u000eG\r>\u0014<\u001cNG\u001e\u0007P\u001e0\u0018&'&&> }8_9\\BB\u000eh@樈\u001c>\u0012I`\u0013bd?$8`\u001c9bfqӴ_\\\n\u000eR%l\u001fSe\u001cH\u0003\u0019̩m?.aSg \u0019/;\r\u001f\u000eB\u0019p\u0017~Б@`\u0013\u0001gF t\u000e6`v\r)X\u0011\t\bRD:\bE\u0013}\u001c\u0019gM%gllZl=\u001eh060\u001d%BM\u0017ArK̑fQ\u0011[s\u0000QErʦ\u0005Lo\u0011.K\u001f)]n:3~Đ9J\u001am2q8M&adS~YD\u001d\u0011\u0003 ӵ)[Y\u0005k\u00137\\\u0012>tG\u000e\b0\u000e\u0017;j&ڔMCMzs%=fŌ$zܦBG&pJ͆B,/5\u0006\u001fiX\u000eW\n?ZT!91QJ\t Q\u0007\u001fwe\tkeG\u0005\f&8|\u0017xmr2p\bp[Ȏx熈`Ob\u001dhJ\u0003\u001feGqM6ˎno\"%YGi\u000e0˛Sf8\u001d\t8\u0000v\u0014\u0000.dw5g# \u0016Qzڧ׵]uy\u001cڧĆ\u001d9\u0012]={\u0001vD̨$\u0011\u000fAT9\u001d\u0016t4c{\ba]:52C\u0000\u000eM< PXe\u0017uTm\u001cu'Er:GIe\u001f3\u000fPG\"h\f\u001d-GC\u0019yR\u0006BXK3ԑ>P\u0018j%Q<5’!mˍ@\fyU/6F$B.U/FZ\u001fC\fM܏LS\u001dtѦ2ˀ49\u000f\u001ez\u0002\u0011Ѻv:u\u0014=z9ƒ#ϺQ^I&#>\u001db)'\"dtʡ\n榍\u00145b)\u001d\nrL\u0016\bbንn'Y=\u0006\u00173#\u0018:>zrqQ\\\u0002R|\u001d\u0007RuS0H#N\u0004ih8upH\u0003\r\"\u0010'Ĕ\u0012\te:.Eb\u000b\"w7'𷍤#\u000b\u0006$o\"~5\u0018#)\u000f:N\u0017U1\u001bR\u0012@m]}\bש3=\u00113ہd\u0015i\u0013Ivꜝ-IJAhR)]m\fN_R~{'Xql&Wu\u0016kA읔Jnv\u0016[6h衽B;xI:=\u001dtR,\u001b*$3*iNڞT\u00012\u00059'x]na%a:ڳ\u0006R\u0004 L\u0016JM8&3I\u000b\u0013QU\u0002FF[\u0003(Pel)\u0014j.cWJ!ԀB\u001e\u0012P\u001fڋҜ#H\u001dybl;QNŽ~Q\u0002젱\u001co(\u0019\u001f8.\u0016%a2\u001f\u0017\u0003E\u000e\r(uJ[\u0006M?z.f~iw\u0007\u000b»'^l<\u0018Qߖ\u000e=\u0015\u0019\\W\u0010]@tYNG\u001aԘMlQI\u0011;7;ԝ,'p!d)Pb,gr69`5=\u0004\u000bM\u0014.Gjݸ,\u000b\\eR\u0010*b;f>k:擐Y^*Ǯ\t)j܏>\u000b\"^\u0018k˳VN*\u0007y\u000ftP\u0012/ԜI=WE\u0001?^ޛ\u000b<.ɍNd)\u001d\u000fI}R_j˛G\u000b\u0001I\u000b\u00018.1\u0004nA;\u0006k+Ry'#\u0005Ϝ\fq\u0012w!\\\u0013^2\u0004\n\rq6I*/\bg#Ui\"٤*\u0011\u001b\u0011&Y;d\u0004\u000f\u0000{q݂!$ywAi^8)?-,\u0001ӻ\u0015d;\t\t+w\f\\\u001awߤ(\u0012\u000b7/D\u0001{\u0015L=aE*Edd/Qc#\u000e\u001e\u0004Ri÷6\u0013:L-ڱԹ?\u0012]b\u001d\u001d\u0014%ڵ%p[\u0004\u00020t)\u0000\u000e]\u001a\"0K]\u0010'?\rɓ3\u00143\"\u001c\u001b]\u0014'bLb{?}݌ru\u00119\u0011GQbpGZ\"Tw\u0007$JT\u0003/HK\ts\u000ea0FI@sA ?PKKP.hML)8IހA:|@,k޶4iWk\u001d/tO'\u0010ɂ7|\u0001s@5\u0000I-Kj%瓥j\u0010\u000ems?\\zGy֏\u0003BR9bC?u\u0002lx='mF\u001a3Q?6^_Wsĉ'\f'`Uo-]JӅh^DX]\u0013`2;!Kr;EP6\u0010>]\u001aI\u000bЛأB\u000b\"kՐݗSfɯ/y\u0006\u0001+\u0011YX&i\u0015޷RYg]cua;\u0019\u0007h_8*\rkS9=\u0018k_]x\u001eqK-3\bҪ\"a%e\u0003rҿ\n\u000eY\u0017\u000f?\\îit֞Y~^\u0004k?tx\u0010p 'O}.wxdEE\u001f%>ҨP๤cO$\u000eغu?\"y\u0019\u001ebHßޗWaKm?BU\u0003篌\u0012,\u0002\u0004O\u0018)\u0011\r_e^:(?o]w֟d\u0012\u0005b\u0010()ͼ\u001c\u0011a\u0013Y\u0002\\s\t\u00018j.)^aZaOsdSn|Rci\u0017%񚞾$t&J\u001b\u000eOKӪ\u0004؂0YVdT\"xkXT/\u0019\f/Q\u0012\u0002SBNFA=t_z|4L\u000e+\u0014\u0013Q4@&tȄ\u000f\u0006bP\bW\nkP{h\u0017H/\u0011@3QYř\\\u0019$&F()Jv'\u0014%\f܈4Q\f[1WR\u0019ab\f+Z\u0014O\u0000\u0004\u00053\u0004$8\u0017\u0012bצ\u000b[#\u0006\u0004tS&Kԧ}Z\r\tNR\u0002eŒe!vؕ}ҎSX&\u001fbrZX\u001a\u0004y\u0011Y/\"G9q. h\"JƊ9\\º\u0016lm7'FE\u0019nzrSTޔ8HMQ8SDMs!b(zs^DQ\u001c\r}:ۈ\bf#\u0011/OQ\t>ľI{x\u0013dn7sm\\ϲrNMb\u0013j\u001e6眠 }IHE}vA=CJQTjR\u00039\u0005e:\u0006dG\fEE\u0015-KWQ\u00071Dv\u0011\\\u000bd,7[':\b\u0016S/:*9\u0003\u0015J\t;C؀Ot].\u0011\u00004-`uM\u0001ķ\u001f\rE;щ\u0018*J\u0016VT\u0019ZM'\u0018n^\u0010TӉ9!n\u0002\u0015t24FK]Ь[2\u0013y+j)U;\"\u000bs\u001crܯr1FAbC0j\u0000\u001f5sdX'3?v)QɞV\tߛ9\u001d\u0011'(\u00055WI!>w2JzK5s?}ԛ\bOy?K\u0000\"\u0018/*Ti찍zƷc\u0007\u0015\u001eB^R1TR\u0002R*\r\u000b52P&\u001d\u00044_\u001b(uFfe\u0010eԝ\u00183\u001a,A\u001b;\u0002EG3b\u0000\u000fEib\u001f\u0012R\u0002\u000b(M1\u0005Xږ\u0005\u0010\bbQC@VNG]`Dy\u0006&(s>\u001aGL~4fse\u00192\u0000\\U:I;;F)tFS\nS6(W=ynS.m\f;Ek:Q-\rR[Υ|_(\u0019Ia1\u0014mLٴ:eF0e,S䘀gʵ\u00150\u0004i^2Ƈ_U5p\u000e\\ȺG%Mye\u0014:t\u001c; `fu?<͛\n>g\u0005,\u001c3\u001d.7.|\u0003s꼩RBCн\u001e\u000e%zSmΕZ^T$U\u0013\u001dR\"\u0003M5\u00162f7\"}FA\r9\n \u0003\u001cj\u0017m,xH)汢~\r#Wp:*q7/̳@ަ}:oNJe^9\f\u0011)ay_y\u0012Z\u0014y^5L*\u0015\u001d2˛#MDT\u0014~\u0010\u0002+*id\u0014\"\u0011\r\u0019\u0010\u000bjG\"<\u0015\u0003v)o&!=wb\u0014diBO\f@t\u001b}M\u001c\u0003F\\\u000eN%mJR\u0012_\u0010u$piȬ(I<1E\n\u001a\u000f\u001d\u0018!!TQ\\ax9t?(׬@\u00128]&Nk,%*,%S=p\u001a\u0010\u0002g\u001e:\u0010F3\u0017ɩOl\u0012\u000fZHN\ri\u001a\u0006l\u0004\u0015ɓS6\u0001!25\u0010JN稨\u000f9բ\u001ebtrf,v?@\u0003\u000e\u0000\u000f\u0001;T&\u0005h_n\u0017㙌S\u0001#c\u0003j*\u0016ՁO{~;Z\u0013|e0\f\u001b}rjpj\u0006\u0001:k\u001e\u0007\"\bU4FeL|'.g2Dя1956\u0013XT>BM8\u000bɩ73Ax\u0007R\u0007\u0006$INBϧrZS\u000b\u0007\u00005}\\r*[\u000fTE!)`PwQs(\u0019\u0016]B\u000biO\u0010{\u0019(\u0005!\u0005\n\u0012S^/S5宭r//\u001bJNZIStlr \u0001ȁ\u000e̹䔻tiY/\fK995G\u0016>Ｔ\t1\u0011\u0014S&n!\u001c%5hg\u0014\u0002\nJ\u000eiSAׅX\u0003yb\u0000A\t\u000fv&1h:H4~S%V\f$\u0015!4|d%p?g)w\u0013\u0014h HRI#9\u0015`[Ȫ\u0007I\u001a\u000eNؚ24:?HGeʦ\u0006󙀜\u0000/\u001cSƖ;\b\u0014j\u00195FS\u000eq\n\u0000cB=NE\u000f]\u0013\u000f\u0019RK\t0-0d8qI@ʖz\u001c|\u0005`T\"3\n\u0004q'_/N\rUde[n\u0000+NM\u0002;v85]^\u0014J8\u0015j<\u000b,' 7\u0002~)nGvm8ǎ\u001a\u000fsڔЋuԺUb\u000fq\u0014i\u0014.^a*Y\u0006̪\u0014S8E2x+/St:S\u001dN8ֶ,Gz)&?\u0012q*H4UZjd\bZ)\u00118\u0005^rm\u0018\\\u0013􈪂\u0018\u001a8?13aIl\u0015 NE\u0012\u000eTZT+\u000evkW_cK-*\u0000\t%b\tU8%T\u001cJw,4ua'j6]ډSdɮD\u0011%47W2\u001bvC\u0004֋8]_#UO=]|`Eĩ/t)\u000bY'X\r`c.})׃\t\u0017p.\u000e\u001eg\u0010Ny\u000fp\u001d\u001b&r#sI\u0016N;\u0012\u0005z\nW850w\u0018ܒKY$\u0007$pv\u00112k\u0006 p\u001e!x\u0012\"Go*Ԗ\u0000؞ib)\t@\u001f\u0006\u0002\u001e\u0007Nx)~T\u0012g\u0014%V،>\u000b\f̈́5p*:(m\u0013p\nj\u0012C)+\u0007Ӗ0x98%\u0005+\u0014\u0012&L\u0014U/r#\u00064\u0002S$9S}Eo)fP\u001f\t?\u0004\n\u0017\u001a\u0003[.Tjnv)-mB'Z+ھWYf\u0003Z.}Sz\u0004:^Īt\u0006)N\u0016noe-\u0006Nxk_e\u0003Qb$~\"N81\u0013<74ǰ\u00049iJl}S8Kθ\u0014]^zQ=\u0019\u0007BQF$n75*z~S\u0011\u0014p4,9\tN\rVR\u0000N\u0015CS\u0006`Yo\u0019\u001dhR\t%\u0011\f\r:kpV\r'_NSVIQ4c\rեRҔ\u0005P\u000e\u0017\u0010'z}_\u0006S(M{˿)+%\u001b)/Ւv\u0012ƅhdU'\u000e\u0014\u000eoF\u0016)}Si)> \"\u000b\t~Im<~9vM(ljr\u001c}S\u0004\\\"'JoJ[cك̄o*2sH0@ԑR(d=JfI\u0017DVQ&!M][A\u000bVOM{?\tM{S8yB'\u0018R\u0014\u0015To)0.ܛI\u001cU\u001d\b, -2&,.{S;C\"\u001dU\u0006}\u000b\u0005\u0003\u0019R\u0007\r4\u001awқ}a''/R9\"M@\u001b}\u0000\rԚ'>/\b{Sy?%uʫ>\u0017}\u0015Gޔi9M\"<]V\u0010\b875D4\r,!\u0006\b6B\u0006\u001av{Ic\nA]1\u0000u\u0011\u000fxS'L{儻Q\u000e\n\u0015n7\tw84\u000b\u001818bM酺&,蔚TJTw\u001bQb)_\u001aiu79m\"\u0014@J㩨7:2\u0016wwu\u000e?|\u000bN%98l\u0017\u0006\u0011]Z\u0005.un\u001bOx+uEs)(u!I򽘗#oj#g[Λ\u0006Pn\u000eo\u0014R`\u001a\\\u0004o*+_)\u001d\u000e\u001f\u001bŻ\u0003ޑP\u0014媬\u0002TަT\b\u0018\u0001rR%q<\u0011豲5v`E9ݙR\u0018Ol[\u0007Хp=\u0013m'v]+^ygxS\u0016@;v\nۆ(P\u0000F\u00112xS$YR\u0016hx\u0005yS\u001e&7Qiٛ*Lt8e\u000b\f{SqZ?MUu>pMXYEMm\u0005kon~iFhrao\n\u0016s&\bԔڐw\u0015\"OI_Nh4-r\u0011kSs8e\u0013\u0001NXY+IEcTi2^\u0015fv\u0015#p*\u0010\t\u0016\u0005($\u0012\u0012:\u001e\u0011)0KEqy\nɱg\u001cTQ#\u0019:9Z1?Bpɷ+\u001c8\fNe\u000640 8pe\n!3jg{\u0005&>8?ULp5cp*\u000f\u0014F\u0014C\u0000<$\u0002N%ʓ\u001a\u001e\u00000\u001c\u0004NM\u0012$\u000f\u001ae\u0014S(\u0005E\u000bNQC7\n< kV\u0013M\u0000n\u0005Iyt7\f\u0015ٰp\u0016\"T\u0015Nɋ讲\u0004|&EeTr-hLp*y$\u0015\u000b\u0012!Į\u0006fvfq\u0006Fn̵{d\u0002GTXF)ݩ,n8\u0005g\u0014-\u000fɥ\u000fqJk\u000e7\u0014i\"H'\u0011h>\" ĩaDJۛ.=Á([6KMQ\u0011k\u0012IM-QHx\u001ey&m\"sH/Ne]ewkM$\"\u001f;\u00049!ŐIsoNqax\u0004\u00118*$>=-\u0014:r\u0015\u0000\u0016Z\f@to°;\u001cYy{n\u0001\u001di#\u0019\\B\f\u000e|.T[\u0017E\u0016CԓW\"\u001f͹ƍ9ª;jK\\'\u0007\"[sVS\u0016\u001e\u0006\u0014ǟC\u0014\u001b\u001c\u0007[4Щ\u0015$\u0015xS-\u001dÜ~S\u0006k斄&~XM\"1L:-\u0015U\u0001&\u0017w\u0014K\u0010$3\u001an:\u0015'pU4jg\u0017\u0003[IG\u0007bN*.M\u0011\u0017Q;)\u000f6\u0010\nP\t\"N58mԹO͖gj\u0014\u0013~oSsFS_-\nQ:uUD݃L3O\u0012ө\u0014F+9\u0012f\u001a̕vY;%U\u0016b\u00103u:KEnJYsZ~)vmT-\u0011\n\u0018NN!\tJ?gU)k]\u0000\u000e7`)_*َ`KG;Akv\nlT vj3KvZS!\u0002˥\u0014)g\u0000yQeN\u001fi \u001bQUu)2𤨩ө\u0018\u000bLk\u0016Y`S!\u001a)z!\u0001HnjCxT`\u00118o\" \u000eV\u0017Vq>4ywv\u0004f\u0019g:rZT3W~;\u0015.\u001f{S*#Il\r\u0001N\u0016VaFd\u0002T]S;5\u0000㔐\u001aw٘w\u0013\u000bܩ5\t\u00185;U{e\u001a\u0014wHloxʺSN֫*FڝRT>xJ\u0019wJu\u000fiL1;e#wla;\n\u001fAs}ǝ\rcyBVoPٝRM+1\u0004۝J3*IΠS\u0011!=슄s)p\\;O\u0001WDܝJ9\f\u0003]S\fX&ͣ<\u0005\u001e;)p~;e\\=\u0012Z\r0To\u0001\u0006SO\u0001{1B\u0018c<\u000eN^\u0001z\u0006\u001a\"\u0014\u001c͍Z⊭yC(閨wׂ||ީ\u0019g\u001cܝbBZ0;U *eҝ\u0002$ຬ\u001eӝ:wpITYo\u0005ݩʣ\u001d3Mw\t\u001b\u001ajۥ3\u0000x8<ȺS2\u0019\"T1L.w5\u001bm\u0014\"HL7\u0013uT2yj\u0014\u000bvz$=x`{i\u0010^@N\u001ccѝ\u0002\u001bʠ/.CNA|\u0005 N%8&\u0014i\u0004e'^ީɈmF;5۩u=yeN{OOf \tM#\u0011۳PhakҔ\u0010JJ~\u00133\u0010D5e6DF+d/\u001a%bL\u0010\u0011YL\u0013\t\u0014YHC|\u0014XJ\u0013'p\u00076\u0004GObf%'у\u0013T\u0004-AW15\tń.S)M\u0018Yr0,\f63p$\\vC\u0010Cfta\u0005o~\u001d\u001b\u0017\u000f\u0017#\u0012F\u0010/S\u0006Q)#\u0012\u001e`P/A*Ö&\u0014\faf\u000ep=\u001a&}9Cp\u0012(!T.~YdJģ°\u000e\u0013\u001fB0t~%5^H\b\bC\u0002)\u0011\u0002/-H?\r\u0011\u00103Ylgخ\u0011\b\"!\u0011[\t1I\n\f\u0010\u0010,Vþ\u0011õ\u0010\u0018xT\u0014UPj4\u001a^hAh̍zJ\u0004\u0012_8>OY'o8|v?\\)!Q7=p\u0004\u00061a\u00162͈(%ĥS}E\u001f \tQ\u0011)[Q0AF\u001aџ\nE\n)\u001b*qT<\bjJfR>\u0017f\u0015\u0014T3$s\u0004Qx\u00183\u000b~UK*\u0017A\u00069Yeyvr,\u0015$_;\fWJl㸜Z> +\u000f\u000f\u001fQs>h\r.F 2q>0(\n\u001f!\u001a!\u0004jՆ`y\f\u0014olK~Иf\u001f_SDF؍J9\u001c.zS X\u0007m\bv\u0016e\u00041g\b]PD\u0012;Ηx\f8t\u001bC]\u0016\u001eù\u001aa\u001bZǿ93ob+OI\u0011\u001f~G5\u001frHq4\u0003NA,?\u0016\u0006\u000f5\u000f3A\u00139?\u0006\u001fj䏒|cS4\t\u0011FB\u0007q\u000f)/z>\u0006ü{{#GQ(/\u000fb!'\u000b\b&S$6M2ٛ\u0017U=01(̽\tU%'zBӾs\u0006\f,b̛eiZXC՚\u0010ԇP\u0004\t\u0017័ɵ2Du:sY9Ma;\fA|MS\u0002<*O29Ǚ k~^04FQ\u0018\u0018H'UϿ73\rt\u0018\u001d\\N\\\u0010E*yG>\u0004ep\u0002OW\u0012(7\fAG\u0019d-`':\u001cBlf4q4)\\\u0015~\u0011WU\u000bI`d\u0012~--+PP.)/ɳ\u0007\u0019$X\n\u0019|T'TzV\u0011Tcp\u0019\u0014%\u000eV0\u0004%wQ<=\u0004θ?\u0010;2܍3]E\u0011z$iVoV\u0004{Q\u0013S4D\u0014!bgvqL\u0006#t!͚Yı\u0012a!\t̜3FeF\u0013Ċ'H\"C5*\u0013M\u000b}\u001e­{W EmQ\u0002?f`Pay\u0004?\u000e\u0006Mt/bdͫF4o\nQ#.$*9Dꅩ\u0010P\u0017S4t\u001awwB3\u000ek7lM:dMЋܳp2j\u001c&F\tFxeJ0\u0016\u001e\u0016b\u0006V\f\u0019W=X)I\u000eg/\\\u001bS\u0013R*ʖ>.|d7.b塢g}GUb+ˋ\f\u000ber:\u0010\u001a(!oT~D'S\b>\buK\u0010\t\f\n3\u000bP'\\\u001eqV[\u0014\fePb`!?\u0005?iY53\u000eOasL\u000f\u001d+aȔt?<̌؞_ƠB\tor|1(pQ.\u001a3n1nyP\u0003\u001ffA\u0012\u001d[h;\u000ea6\u00143(BsD\u0010*Kh,~\u0018E!XΏ<\u0019\u001e_!\u0019ULJg| \u0010j>\u0010r;\u000fǧϰ!z\u0006˷iOuԏC\t*!\tii6;\"DD\fPŇ\"9'^t:\u0014z$yV\u001b\u0000\u0013\u0016p\u0018\b\u0000\u0002\u0001p@l\u0016\u0007\u0014\u0000\ty,\u0016`\u000e\u0006\u0006\u0010\n\u0006\u001a@Z#Y\t\u0000 B\u0002\u0010\u0010\u0001\u0000\u0000NY\u0018Lq}\u001eo}?ekҔ%n\u001b>DbT\f\tS^䍲\u0019 Gya\u001f,H[\u001f{l}u\u001ce\u0014|WZ\u001fl\u0000FQ\u0016OH\u0002Z%Ĵx\"\u0007\u0011ԚEK`_f\fer\"\u0003L`\\v}-\r*\u0011A&2dt}dk&\u000b\u0014\t{4Ypz{g{\u00184xd\u0011!Gh\tdANKɂ&*r}\u001b69,ؚ\u0017ۭ&^r[r\u00106ø&\u000b;\u0015\u0018$-,ɂ},0#\u000ec\u0015d:\u0014\tʂ,\u0002ԍ\u0014Bb\u001ceA\nIY$]\u001a\u001deN]4ʢq\u0015P\u0017=7&\u0002DYj@\u0018i'\u000ber\u0004qԤܣ,\u0000>Iơ,8D\u0019,2~w}J\u0010lt}R(\u000br9RaR\u001dSR'bo@rnQ^\u0013YsR\u0016bw>T*%c\r,äY߽Xx`\u000f)\u000b\u001a\u0018.0\"(\u000b\u0003,,4\u001fWR}P\u0016`*\u0002\u0001\u0006AQ9Y##3J\u0002mgQ\u0016(9qצkz\u0005gU(\u000bsoU\u0005{,[`\u0002\u0012\u0018{ʪҷ\u0012\f?|3.<\u000eY\u001e\u0004\u0006\u0011\u0006Z\u0004\u0006\u001bj3J*x\u00186\u0002\u0015\u0017\u0016O#)_*ʂpM\u0015\u0014X\u0014SE|UQ\u0011\u0010,++,lP'%s.`Q\u0016p7P\rŹIU\be\u0002ZڎDEAY\u000b\u0011ݘz(\u000bN\u0017IX(܋<'=+ʇQ׎R\u0001YDmBH`쎪\u0000(޲ow1V\u0010}\r\u001a$oB\u001c4S$\u001d%\u000ff̑[|Z%bZ%\u0006?yR)\u00027-95#b\u001eZ,ny0=\u0014\u000f\"\u0002=+5p=Ԡ)b \u00197O\u0007KŽ\u000bON'L\u0014ea$E\u000b\r#%.016f\u001c\rK\u0010\u000e\u0017Zl6[\u0012de|׌\u0006}ѹƾ/FYD\u0004D.\u0006\u0016f\u001bGY\u0014\u00197pSz$\u0006\b !]:IUB>rlxR\u0016(Hm\u0013\u001e\u0005\u0000'|>r\t\u0015/e1?=\u001b0\u0000ō-Ce)\u000b]\u0003wLb/\u0010R\u0016 C!E\u0006u< Q\u0004JYt\u000fR\u0016,\u0017Y\u00145s1\\)~4\u001fhՂ.P\u0012:7Sl\f,hFՂ7F\u0019z\u0016k/ehi,-K\u001a\u0001KY%\u0006Y\"|\u001de0\u001aj˸z,C~\b)\u0017B\u0017\u000e\u00137\u000f6JH\u000biDbM\u0004MY|jL28\u0007eBLu\b)y*\u000e\u00063e1Sz)\u0010)ntb2S\u0016\u00180SMs9Dq\"$\u0007?F\u000fmrࣲu\u001ef(T\u0016`\u0015\u000e,p\u0006|l[? y(y@Y\u0010\u001dyVO7U6\u0001,ګ% \u000bXX)\u000b\u0012(è\u0007@oU\u0016\u0006Q1^p\u0010CQ\u001e@8Ve\u0015²\u0000]Ǔ6?,\\pL*\u0017m\\eV\u0005e\n:!\u0015\"\u001f\"h\u000e\u0014h^]Y-NS\u0003\nZ~ʢ\u000b\u0015\u000bbD\"(SB&`JB\u0003\u00171,W^7'\u000e\u0016J(z\u0002n3\u0015GIce\u0001f\b%jjB\n\u0007:'ݟFd,Έ:otO\u0001+\u000bx\u000f&\u0002\u000eW].\u0001RvMƳ@p^ĹʢO6{\u0005]\\@'\u001e\u001fn0xVbmL\bM=\u00154%\\;;\u0016Ґ(VtG-srk@I\u001f\u0001WpE\"sSIB,,-֥\u00128&V\u0016g|_\u001d~\n͌ڞM;z\n\",BM&\u0001\u0013f|X=B]\u000bSʖ\u0003\u0012a\"B\"W\u0016f͖zz\u0007\u0010f\u001e\u000fZ'ʂr}\u0014˽\u0019W\u0016})uteam\u0015b\"\u0015\u000bp&^Y\u001dqON\u001b\f\u0001\nA?ÕŦd\fɉʝq\u0007yj+\u000b\"}\u0014}EC.(\u0014\b\u0015@BTMLH\u0003\tRJr\u0005q\u0016JSe]W\bFrUo\tgc\u0019Ŧ\u0015-\u001cn\u001e\u0012\u0004\u0002޶\b\u000eRȲPD\t(\b2Y+4u|@eT7es\u00166v]AY3ӇZ\r>\n`oӏea?.g4eEV2,z\nP\u0007\u0019\u0015.;n:E&¬Ќ,\u0018\u00111?$9\u001dNb]\u000f\u0017}ˋ,\u000b\u0004N0%Lb/\u001b[w\u0010B7/\u000e\rs̜\"e\u0004=\u0011*\u0014Y\u0016\u0002i{\\k2\u0015$Q\u0019\u000f0?f8]}WW7\u0006NcY\u001b˅\u001a\u0017Mr0A1~X\u0017Bɸ(;,X\u0018Q8 \u001c\u00005][\u0007JJ`\beYrN]\u00044\u001avW(\u00100\u0000k\u0014Q+(\u0000h#l”\u000b\u0007\u0014N7{w\u0005žBCd-B/Pk,\nLPKZaV\u0016SvX\u0015\nm\u0000Dy+HE\u0013Š\u0014,pWkӟ}\u001c\u0010?7KPvE\u0005a\u0000i3\u001b\u0006\u0013hT8\u0015z$j$\u00194&YY;_f^\u0018~S\u001f\u0015,PgnK<\u0002tGK@b\u000b?k\t?,\f́,|d\u0016zC[#E\u0014Td=\u0016XK2\bI\u0001\u0004?QJ\f޿\u001fE\u0002t|XT{\u000e\u001c8N\u0006^<k4rʸ|\u0012(7eW\u0016\u0007\u0018X\u0016.9ƨ\u001eeQzy'G\u000bEj956\ng\nF\u0013A$\u0019\u0007ŲHE\u001b4݅)>\u0004OQb\u0006G,y \u0016=C\r-b#Hʲ9\u00036(w\u0018 x[aYD\n-7\u001e:07P\u001emu² n\t\\h\u0014b-\u001fXto;*\u0017 ԈW\u0016j.\\\u0015XҌt;O,\u0002^82,\u001c\u001d'\u0002)1M\u0001\u0005\u0001L6`Y(#Mi\u0014AA!j%'\u0012Py\u0006\u0016A\b,_36MZ\rJJ\u0013⸙>CS\u0010\u0005\u0005c5\u0000\u0018\\L,x\u0011\u001e PP\u0014dpW\u0018МM,\u000bv\u001ce3?\u0012\u0002HGT;Zteı*R\u0019W\n\n\u0002'áY \rVX\u0016(SC-g\u001d²\u0007\u0000T8!\\qi\u001cQ}\u0016}UG'Bk5\u0010.$\u0011P?Y|HA\u001d>\u0011FQ)(\r\u0019W\u000f|9\u001e\u0002BPM\fSe1+kp2l+\u0006\t;I,W\u001dɫo\u00130.=L6GAea1J\t֭:\u0005WF\b\u0016)\u0013\u0014 4U\u00018B\u001cڼea<\u0007Oۜc:\b[ .\u0005Z]%\u0019,'+y\rRdA4\u00125NPXu6\u0006saY\u0010%-O\r˂k5l\nf0\u000fq\u0002W\u0002\u000e\u000f\"\f-@bR8\r(ECWzV\u0004z_\u0003ހ\u001d\u0007YDz8<,\u001eu\u001cW\u0001Ћu\u0001,\u0012]\u0003\na\u001dC|\u0011G1½0X\u0003\n:aY\b\u0010Z+&վ\u0011\u0000\n$\b\u0019aȢq$\u0015\u0018$^Y\u00104|4\u0007Uѯw\u0007>;C7\u0016g12 NJu:,\u0012X\\\u001feAg!f{]W\u0016\u000bM@\u001cy=U4X|׻ګ'P\u001benBE\u00003\u0013țg\t<\u0001F/\n]\u0005ò=\u000bU\u001d\u001eɏ'8,8\"\u0015B6ug\u001eOx\u001b0\u000e<U\u0016#S-׽ʂ5bPd\u0004nq\u0005\u001c -*M`=#3vS~\u0005:зׅ\u001b\u001c[Ӱ\u001fH~s\n}$\u0001oN\b7'5k\u0011s,\u0007[0q>\u000eՎ*Z+r@#ёh߽^\u0017\b8Nx7qN#H\teȻK`v\"3\u0017d|\"mռ'wB^!\u0014MbciQ\u0004ޙFaPPQYD\u0010BC\u0013uAic`\t;!!jwBP4bD\u0013\u0001+\u0015\u0004}!PY|11 w\u0002;HYf26\bŶR\u000btBq\u0015\u001e\u0015)Ncl@2T\u0016\ts(m%%\n\u0013,^(UYe>\u0002\u0013C孶\u0012O\tY\u000ff\u0000J#*l;V,\u001eB̄Js\bO\u00052nWYPaC}_e(\f!ҥWYhfC\u000fVYTwm\u0015$>#bBI\u0004hJ\u0010ay&V`\\`ht*d=au}*:\u0004#*\u0000\u0014:H*\u000b$_,\u0018\u0017@;d\u0015`e\u0012\u0017URyʂ\u0002?>\u0015A,^尤O\u000e+\u0004s\u0000\u001f^\u001awž\u000b@\u000b\bf8!q$W\u0016i\u00177z\u0005”%\t8~0լ,s\u001f\u0000\u0012,\"H[EH(\\O\f\nU\u0016>\u0002\b1@\u0002Bw^e!/\u0017\tp4(:\u001ceW\u0018<葞\u0006K=Un0,TޙVhU;)!aC呴\u0018\\u\u0005,\u0014\u0000\u0010\u0014\u0005\u0006\u0011cD\u0016\u0007\u00029۟;mГ\u0001\t\u0013%-\u001b%\u0012a6,j(\u001cv쁃X\\\u001d\u0005j%P-\u0018,G@c+K\u0011\u0014\b:\u0013\u0011e=xmXUGf\u001a3\u0015V\u0016`+sh]\t4H\u0010,R`Qx\b\u0007\b>&\u0007ʌv9vG\u001fH'2]er\u001c-+*\bD\u0016W,6,t4i\u0011T5t>01\u001bHw\u0006A3D`TYČD=\u0002\u0012\u000f|\u0019l}\u0004X@Ccl'\u0001\u0002}?\u0000Ŕ8>B…q 1M$ˮ \u001b[^аf݌'QU\u0016%\u001a\u0007.}\u000fSYl]`#\u0014\u0017\u001cFЈ9QU\u0016]$|\u001ac̪,G}S$YŠQY*\b\u0001CNU,\u0004|x|\u0005+4}^G@4v\u000b\u0014IGL\t\th\b 1c\"GZɗ]d\u000eu=YP0生!\u0018ry\u001c/B]%BK$\u0013G\u0011[\u0007\u0001`\u0011*qEPd7.8x\u0018,\u0004RDTJ5\u0007\u0006aEY\u0010\u0005' \u0014Ez\u001f\u0010)>\u0002=oXQ\u0016;۩sz\u0011;d8\u0015Q@G(\u000b'\u0018\b!a\u0010^SRx/Yt# ?;\u0017W\u001cßv\t,P?{\u001a\b\u001d8\b\u001fB\u0014\u0019*.;\u0002\u00068|(e3J\f\fV\u001f@+d\u001f?MY\u00049\u0018\t\nW\u001c)\u000bwzG/V\"8\u0010]V{X\u0004\u00024ǔEΎ\u0019^w5,lE\ta: \u0005\u0014ܔs\b_.w)\n\u0007\u001b\u0010,%%*-\u001a\u0001\u000e6hj~Pi>e`s'\u00056NY\u0004\u0010\u0004*!\t[\r=\u00154\f_\u0002$T\u0016\"JQ\r+q*Er/$<\u0011K,ڧ7R\u0000ƚ\u0006,cѠi\u0007\b&ևrxK\u0002q\u0007r\u0017#Ї7mX\u0019}8\u0018\u0015)f2bԆw\"#<(R\b\r\u001c\bW\u0012[r+F0,\u00077Oea!b\u0004.$r*F@X\u000e\u001bUE_c=E_eJvZ-YeqSwS\u0004U\u0016O\bݵB\b\u00174kymV\u0016Q,v\u001dv1łe_@\u0019j\u0005\u0001\u0004E\u0010\u0001]P\tm@\u0000Ne?q݋\u0011,v\u0016[\u001b'UY7Dl/Fueg=\u0017\u0012gOs1A\u0007/FdW\u0015\u0001T\u0016@Yb\u0003ԏ$X!\u0006#_\u000bL\u0014v{F26*Fe\\;+e)\u001eO/\u0017߇C,6$s1P'Eo\u0019\u0015.F܆\u0015\u0000OYИ%nl1\u0018\u0004\u000e\u0005S~\"x\n!wN}%!+h\b\u0005\r0*j#)\\b\u00043CUBqmd^lʢǫ\n7\u000e,rt\u001e]g*QV,⨞J8`,F8\\\rW2\u001bj\bS\u0016C1\u0016\u000f\u0018)\u0014rj1\u0001\u001e\u0010ŔIJ;\u0014S\u0016\u00021['/#g48Fe\rt!\u0003\u0018af\fMДEr\u001dAitd)E)\u000bHfDC@EbF5\u0001T\u0019y!>eQ\u000etW^4Vq\u0005mV[Elq\u0005\u000b9\t^,B۔ݞ\u0013M2T\u0016.\u0017gT\u001ct\u00117 \u0011\bX\u001do'\u0011\u0000ӂEAv~[i\u000b$]\"uDe\u0006Mb,OyCϮ01xa+I)Od[~-N9dPl$f*%-&UY\u00167I%VΉ\bʆ_qoF[tu\u0011Jl[V\"85mx~G.EjV2TY\u0018\u0019ԟ\u0003bUY \u0002#*\u000b\u001fêK\u000fYJB\u0014\f\u0002\b:\u001a\u0012\u0010@|\b5\u0004#lʂ \fBԚ\u0010X4U\u0018P)$8a,R~\u0002+0e1ӜKď)e)\u0017يOX\u0000(\u000e\u0001h9r% KY\f,i\u00183HE]BȺ\b\u0005;@}&qa\bZ:\u000f0LJ6\u0002I6d\u0013\u0000P~`1,\u0018\u001d]\u0010\u0010g6\u0005J,\u001b_hRu\u0013Q$v\\\u0017%\u0007y#ZJϠhu\u001baX\u0017AQ[)\u0000\n%U.B\u000b|0\u0013&RBB\u000bTMђp)\u0018}\\M04v3>\u0013JYx>\u001a\u0012ܯcvpC\"y'\u0014)d].\u0012QiC.B\u0013 8nX\u0017#\nV}\u001c.\u0002,q;\u0002jv\"H\u0002\u0014\u0012(\u0012u\u0011\u0004y].6ɬ\u0017E+v'\u0018^ȂdGʂ\f]d\b\u000b-\u0003+\"L\u001f<\u001d\u0014)\u000bhξ# d$\"\u0017\u0012(\u000b\u000fP,S\b':=\u001e\u0007aqV\u0004\"4\u0004\u001aVEs\u0003JҎdMJ\f0ʂ\u00068\u001e;VEqSv\b~\u0007y\u000bOWE(6\u0002p\u0011\"TK7覬p.{X0\u0006\u000e,V\u00054A\u001d>t$Xl\u0011:Y PIr\u0012\u001a\u0016!K2ׇ\b~*/U8q\u001fE}|1iegg86Eܭ$\u000b\r\n/\u0011(\u000b\u0014}\b˝GE\u0011PAg\u0016p\u00044\u001627Zt\u0015(\u0002_Ww%)|#\u001d\r}rIE[ZS\u0016p\u000b\u001a/\u000fkdQz\u001eS\u0016{HG\u0007\u0018A\b?L\u001b0)[=\u0006\u0007\u0002&g2Kʂ\\<@`\u0000@\u001b;qjLSוS\u0017Yܛ0E\u0012gzҕ\u0006\u0016R\u0016z4}C{\\7\u0011V\nBʂd\t\u0014G\u0000\u0001C]\u000bX!Kۺ\u001aS\u001e2\u000bnR\u0016͋\u0006\u0014\u000f\u0017\u0002劲@\u0014\u0006IҀ!\u001abfFe\u00008`\b\u001aO7,N\u0016;P_]EbB\u0002\fZUBtŬ\t\u0000.x\u0010\u0015\u0013,􊑠Uf}\"\u0001we3\rkz\"u\u0003grS$b!A^HWyl0$_!vҜor\u0000\u001c \u0004|!3t&\u000b7\u0019KKd6l⯆݉\u0019u,ҧ3UEA2Y`\u0004,\u001dU\ngȵ\t\u001f\u0013k9S7~m\u000f\tP\u0011\fHI/a\u0005\u0007fG{\u000b/A)es-^\u0017Xd\u0001c\u0015tɢ\u00175*aGI=YdW\\E,h\rPA\u0018쁁8P\u001e]g/Y83\u0000\u0007MBq\"IC\u0005Ò模\u0012HA\u0000P\u0011h@JB\u0015^8I\u0010,\b\nL\u0016>\u0006&\u0001ʔR^daȷ1YOlGS8\u00151\u000e\u0015Ep\u001bӦ\u001d\u0003&\u000b\r\u0002M@Kpo!F L\u0016خ\u0002S`@<(\u0007\u001dr'9!%Wp18\n-ƒCt\nf\u0011\f&g)ⅵ撖\u0010\r\t#Öph،\u000eЏg+\twPဏDG\u000e1Y\u001a\u001anEӼ0Y\u001d\u0006\u0013\u0004&\u000bVYVfO.R\u0004y3YX:E(\u001b\u00027\u0003]9O\u001al\u001al\u00072#ɪ=\u001dSFV^\u0012p[L\u0016\u0015N=\fk\u0013v5j'%jz0\u0007Q\"-`,.3\u0005ؠhZ\u00077uG4\u001a\u0011՟\t\u0003_ИBOf 0\u000bZ%2!\u0013v&\u000bv.ؑOY],\u0005\tI_\u0013#ʺd1\u0017L[\u0005UdB\u0005Y٩g,\u0006p\u0019\u0001\u0004j\u0016 \t\u000er¤mtLK\tʁ,\u001cQB+lWv`fCc)JfZ$\rQ\u0003\u0011e\u0007oK\u0000\u0018e1S`ϯ+>mq\u0010>\u0001k\u0016m\u0011t$\u0001b\u00078Ur\u001eΡgW@E\f<\u0007]\u0007h[!Ԅ'zMT\u000680\u0004GCYPApm\u0001#&T\bK{2;(\u0018{;\u0005/aDa_or\u001e \u0004\u001e¢l\u0011d\u0015np\u0005\rh?A\u0010\u001d\f\u0012#WObR\"ѡ\u001bt\u0013\u001f\u0002\u0017\u0019eQ쳗<\u000f \u001a'GĢ,\u001e\u0003zO\u001dU\u0005Y\u0006\u001d]\u0005,B{SV@_KC70\u00182B!D\u0007\\0y@\u0002n0\tm\u001b$V(\u0000\u0003\u000bh6P\u0016C\u001f^'F\u0000P(\u000be \u00064@}\u0006wg*\u0016{T8\u0015e\f`Jŋ\u000f\f;aC쪤eQ~\u0018t\\l)}}IYO\u0011\fQ7\u0000Q\u0016\u0003bc)ݘ=7\u00141q\u0019U¼36\u0002\r&\u000b;YyQ\u0016KIm:φ\u00016}JE8\u0006[(!\"Z7\"幁-`\u0011P]C,46|\u0006\u0006A\u000b8<|\u0006m^YV,y\u0005\u000bgXZnvwnK֟\u0015eo`,)@Yln\u00111\t\u001c\n\u001a}8\u0001\u001bh_}Y, \u0003`Q\u000b\\H g7\u0013\u0015$>\u0016ͱ\bVWc/6\u0005Xn\u0015\u0005V\u0003Xb\u0007XTnXZ\u0010X>\u001c,\u0001\u001dl1X`\u0001#\u000f\f\nkg`C\nW6\u0002&z_\u0015+ȐL(0v[\u0011O`\rexM`oq\u0002#+\u0002V 蟭X7\u0005^+xU+`}DuR\u0016\u0018\u0010\u0018ǬR\u0015\u0017~`b\u0015:\u0015\u00158H`Z}\u0015\u0003FU&C0X2\u0003[9[cYU\f1z]\u0015X\u0015*T_`\n\u0003F\u0015/0#TL`pO\u0005JT+R\u0012!MEZ0\u0015\u0002\u0012b\t1T8J\u0011S;*ޯ|\t\u000bl-c\rl?\u001e\u000f\u0015U`P񝺕\u001aP\u0001́)Ou`\fy\n,\u0007fN!Nэ҂9O\u0007\u0014\u0014\u0013N\u0011\u0011չ)T\u00027\t}:t`\u0013Di\n\u0003+;SځQS\u0000%\u0006Y\u001cl/\b\u0006\u0004Sd%\u0006\u0005\u001d0Fw)ttu`6>\u001d\u0018\u0000^}=0\u000f:\u0014I)U\u0014M\nTܩ\t|5:$\u0005\u0015,)\u0006,#\u0005\u0000Q+& \u0016\u001f\u0005\u0001s(,4GqF\u001a`(@a\u0014qrQ́Eq~\u0002'\n\u001c\u00170h\u0001(R(\u001aAaIf%\u0002Nٔۏh2|_\u0018\"B\u00075P`[\u0012'0\u0014\u0018TN-\u0003\u000b\u0013\n-\t\u0005\u0014XH`?\u0003ӟP\u0010Yx`[e6'\u0014 \r\fdSi\u0007ևn}`p\u0003S(Iq|HPG9|\u0014L싿W#\u0018u`\u0002.\u0007C\u000fTv5tb\t\u001bO0zA,.,6 }\u0018\u00140D\u001a@\u001e\u0004Ü\b\u000fИPxa\u0012,\u0010B\f}RĈvJ_Mb\u0012\u0012#FǛ\u0017!M\u0005\u0015)obB xo\u001d+\f\u0016M\u0000\u0012G11\tE\bX2P;\u001bCύs,3]t\u0003\u0004+?P,\u0007Y\u000b\u0002x/jBIc2\b\u0006#\u001892\tc\nޒRdd*\u0019\f\u0010\u0014\u001b↚RO\u001bCfwP,\u0001H܀TAG\n\n\u0006݁\u0012\u0016Sf\t\n\u0004W0A+nY(˰?L4ݲr4I.K,|\u00013;H\u0019\u0014\u0014\u0012ibޘ)\n,il~fFY\u001a5+\bZ3ݎ4fJP\\S,H\u001aA\u001bov\u0013\u0014`h-\t\nG@A15#\u0005HH%,\tpZ\fғf#\u0000\u0016F/8ь\u000f\u0005Fj\u0007m~f=ҌfA@:+NPl5^,٬Hm\u00179\u0005\u0005݌\\\n\u001czE\u0012ovP\u001e4\u000bn\u0016ABw\u0005#|e\u0011b\f\u0014'C0mCy\u001an\fPfw}\u0013\u0013و>>DO퉙/\u0013qE'\u0006'H\\'\"'2\n=\u001f0;\u0001Qwd;\u0019{Z'f7O(I\u0013?',9\u0011-'6,\u0016Cx7\u0018\t7\u0019'!N:8\u0013ob7MgDՄ{@\u0004mc\u0013&fHTʓ3\u0012Z\u0013i\u0000\u0014̪=\rhq9kH\u0013\u001d31יo˙L\u0019\u0007j&̅؂\u0005:|r渏h~n\u001b\u000e6L3I*:\u0018\u0010rh3\byd#؍Od%\r\u001ap4\u0011ȏ\u0002A)\u0011\f~l\u0006#\u001fq,r&k.\u0011\u0011ه<>,\u0011-{\u0003#7̐{J\u001a(H?By~\u0018\u0011bld3Y2g6\u0014I#\r{@;3}\u001e!/|\u0017ֽŽgw2\u001dg\r~ח\u001aώ87Iٝ9°!Gh\u00064pD\u0016<\u0004.\f\u001aި\u001cC\u0011\ryo^C#q \u001f;5\"D+\u0000;ZX2qQ\u001ah\u0005g\u0004\u0013-/#Rh\bDG+;F>ڦ\u0018ސ\u0006-@\u001ei\u0019#\u0001#N5|\u0011Y\"s]DM-\"eioKE\u0010bY\u0016ѕ\"v3+i7y\bz\"9m\u0014N)E\u0016Es}\u0017\u0014\u0001W\u0012'\u0006N\u0004@g\"p4%O\u0013D@\r$\u0002B\r|I\u0004UQSD\bs9G֓\u001a\u0011\u0011aj\u0013\u0011uS{=D\u0005\n\u0011\u001aB\u0004=U;\u0016Dj\u001c\u0001\u0011=\u0011ZV{C\u001cjyٮ&CHX@\u000eڱ\u001a\u001cK=\u001alB7(\u001d! k \r\u0010Y5(4\u0004Z66ߢ;!Jٵa`\u000bCp\u0017s!˅N\u000b&XxmBظ\nA]{\u0010\u000bE!\t\fFyB\u00183!\u001fd%\u0004DB\u0014ژ\u0011B=\u0010!\u0012ص|\u0010\b\u001d\u0010A굽=|\r`\u001cDJ`#\u0006\u0001` X\u0015\u0013\r\"oلAhOl_\u0010\b\u0005AZ\u0010\n!\u001bf\u0005\u0001,(\bf\u0004tH\u0010\r#짫]l\u001dsm\rx@)m>\u0001S\u000b\u0004ڦ M76ql\u00031ӶȖIڶ-\u0002\u0016@t\u0006۽\u0001\u0003ܬKQ*q+w7n\"e] \"jnm\u0016@\u001d\u0015&#B\"v\u0013\n] r݌Ҽ@su\u0010u\u0013m%H\u0017\b\\\u001aӇ-E78\u0014/\u0010>.C\u0016\u0002\u0011:\u0002^ \u001cmk(ś)HM\u0002qLo\u000b\u0017^oZ~{+\u0013&oHߔ}\u0013`7\u0005nj\u0002aW淼8;\u0006EEh%\u0010\u0003@\u0011p_\u001c\u0010\u000b\b*\u0001M@\\\u0001p|\u0007\bZ\n\u0010(\u0000\u0007g\u0001\u0004v\u0014\u0000v?h{\u0007?}\u0007u?@\u0000\u001c\u0000E\u000fM\u0007\u001e\u000f$\u0007凷+?c\u0010c\u001bG\u0019HF@\t8(,~ \u000e\t\u0004\\&\u000f\"0~\n8\u0003\u0013pr\u0002ΎU#~hDpMs^z%v\u0018Y\u0007!8hXHT\u000f3Ai\u0006'N2i <48$\u0019\t\u000fz\n=KV\u0015\u0010\u001c\u0004\b.Xl\u0002\u0015\\FRr\u001fr\nMT\u0017?\u000e\u000fV4~@B\u000e;\u000b\u0017z\u001f\u0006!B\u000f\\R\u0006g\u0014X\u0004L0D8Q\u000f\u0010\u0012p\u001a\u0016ţ[9\u0010qC/\u0012/MGq]bqJuq0Nw}p-Ok9\u001fɻƯ#|\u0011\u0019\b-@nKG\n\u0001M./\u0003k\u001c\u0010\\kwIN}&Qr蒔>\b \\F>P'!B\n˕LM\b\u0014\"s>wX6\u001d\u000fʑ}~\"<+\u00141狉{$J|CkSb{^7>\"s::P s\u0004Cc\\B\u0004Q3_$s\u001b\u00141w~z?>y<0y^~a\u0015>pGU\u000fKo>\\>z-\u0006\tsN\f\u0007\u0003\u0010\u0003-\tUg0@J\"|`2.Of\u0004s,x\u000f\u001b)\u0017a;aѝ-}2ؤ\u0001̸S\u001e;TNQ9Y:hD\u0003T|\u000f+\u001ca9\u0005\u0019Ms9MKr`C(u1w=0s\u000f=PoC:cŖ7ǎ\u0014hQ\u000f9dz H\u000f`x\u0011R~\bv\u001a\u0004s\u001c\u0003t\u001e\u0002:h\u0003rA<\u0014!1P\u001e&\u0003>\u001er\u001c\u001dB.t!\u0017\u0010U<\u0002FkQc2$)_y\u0019\u0002gS\fc2ЄW\\]Teզ\f|M!\f\u0002\rŽT {\u001a28@ٓ\f{du\"Cf5fg\u0019h!@z!\t\u0003tGZ@\u0018v\u000b\u000eB\u0007@\u000e\u0015Ŏ\u0001 \fdw \f\u00184; iwqjKݭ\u001c]\ta`՞.i\tۻ\rl.\bo\u000f:Hr';\u0005\u0003jJ\u0013\f<\u0019^\t\u0016pǷW#\t\b^\u0003C^\u0006/3OR|p`x\u0018iB(#\u0002xjl8\u0003J\u000by{j\u000fޛ*st(/\u0014_Z7kp`(|&t`P\u0014̓\u001e\u0018ڼ4\u001f\u0018zy\u001aJpy=\u000750E\u001f貾\u001e3%豧\u001d1{N\u000fjOL퍼\u001a\nB=\u0013#B>xF\u000f2_\u0003 Z43@W\u0006k\u0003Z\u001e|\u0006\u000b.t\u0000\u0002\u0002\u0006/\"䭶\r&~>6-\u001fy'\u0018\u0000*{/d+0\u0000ˀo\u0000v\u0017h^3\u0017r*`/\nB\u0005\u001d_`3L\u0003\u000b.MYV1JP{%t-腻\u001707|F\"e.|\u0017C\u000b\u0010]>◇i\u0003\u0000.50\b%[-/e\u0007\"\u0017-b9\u000b\u0012.\u000bp\bѽ\u0005\u0005-T-\fs\ryȋT\u000bxp-|\u0002lXS\u000b\u0018Zi\u00015i\u0001|\u0003-|6dzK,t-2f\u0016\f,We.f,Q@UDW\u00189\u0005\u0017\u000bBX`uXFa\r\u0017,i>\bX\u0000;£<|\u0005\u0013+2E\u00178c|Yq*\\!T\u000bW؋~nR?$\u0017x\u001aWDi\u0005\u000e8+'+dXL`\u0005\b5\u001f\u0000+4\u001f\u0002\u0015\n\u0002aY\\\u0015{˦*%UAM0^\n\u001e+45\u0003*NRHRFO\nT\u0012* PU;*|?\u0011uK\u000f*\\\u0000`az\n~\u0000Ma\u0015$q˗\u0002X8b+|\u0007+\u0005AL.4([1&ppK-D\n-\u0014:v\u0014hoDd)(U3ߺE$)\ng(\b3\u001f\u0000Q0\u0002Ӆ—\u0012\n|g\u0007WPpc|(~\u0002'\u001c3\t拘K23A*U|⫺'|\u0013>&!dIensa=!@\tS,2\u0005\u000b$e,Q\u0007d%.B+ȝn̗\u0019a\u001fV2\u001f\u0003@12\u001f2iA=\u0000\"c>Sc{|&|ozB\u0004'TEO(a>\u0018>\b\u0019Uhh\u0013mH\u0011\u0017]i\t(AݤQ5DOpvU\u0006S'\f\u0007Qa|=r\u0015\n\u0013\tE\u0004d\u001b\u0011Fb\t(×s)w\u0011\u001dv\u0002HN 0\\'E넃\u000b[\b\u001d\u00132v0ߥ,_'H:\u0001\u00059\u0019\u0011kn\u0010\u00134\u0011GUu\u0013m\u00130Q\u000fuB\u001f^'\u0015j6|u\u0002d\r\u0012\u0019Vz|ir\u0000\u0011׊ʜF1]'L %\f\u0007jNH{H@v:\u001a;$\u0014)г\u0004ȓ\u0013.\u0013\u0007iN\u0018\u0004:z9A3$rjm0\t\u0004\t\u000b\tTM\u0007|W\u00139M-03\u0001$73\u000472D@{S&\tU\t\u0018tFv}.&\u000e\u0013\u0018\u0005\u0013\u0012K(\u0017Q\u00177b>\u000eu\t^1*\\,!X¬W_J b\\\u0013\u0000C%\u00000{)\u0001\u001e($\u0004|hC\t\\(a\u0005\u00040r\u0012\u00181_@+;\t\u0004\u0004\u001dUb\u0006\u00122\u0012n?(\u0007\"\u0014.$ 8H(-0\u001f1_\u001f\u000e\u0011G\u0010\u000e\b#C4y\u0018\r\u001a\b\nGF\u0000\b\u0017\u00117S\u0019!L`p\rF7\u0011|8/\u0002+\\\bt\"\\\"`2Ex\u001b7\u0013EpD@N\u0004\u001db\"Q\"}Dx\"\u0002!\u0002A\u0004}\bp!nqt\bS%؂/<\u0010&9C.XB\u0017Df!p\n\u00016C\u0010.&\u0004\u0005\ta\u0010\u0002\u001f\u0004ipN\u001b2\b-\b <3\n\u0017\tB`\u001b\bif=QA\u0001\u0000}>l@@\u0000\u0018\\4V\u000e\b\u0015©B\u0001a\u0001!3Yn\u0006WXFq@L\u0015\u000bAl@B4 \u0018J\"x\u0015m@\u00105\u0012\u0010HoS\u0002Il\u0002\r\u0000A\t(~>\u0011\u0000!oA\u0017GfM\u0012\u0007w?\u000797-\u000f\u001f|wZ~'9P!}\u0000~\u0007w\u0003\u000f\u0006Er*jA?\b\u001f8\u001b|E\u0007G!\u000bo\u00190|P^s\u0002\u000e\u001fh\b\u0001oL/a|\u001de\u0007\u0003\u0019\u0015=P._|\f\u001e\f(o$2{P~>QQނ\u0012JR\ni/8bH\u0007\u000bu&\r\u0007}+;lA@)oiЧU\u0012=t{i@\u0007>\u0007=`8w \u0003\n\u0007M\u000f\u0010=x\u0001Jf\u001e `\u0015 \u000fXgg?Ń\u0003\u0007Dž;0=\u000eT\u0007I\\Bn݁>\u0002+\u001aw@\u0000\u0013xd\u0007_\u0007|\u000emu\"u逩\u0003tP8\n$\u001ch\u000f\u001c\u0011's@5-}f)\u0007twy@ \u0007\fB\u001f\u0000cm\u001c kI\u001c\u0010pp'\u00003m\u00028`oto\u0000_y\u0003F\u001c}2n0\u001f}'\rr8_J78\u0000n@m\u0003\u0007@*m\r\u00067\u001bH6XFb\u0003\u001e\u0006Gk\u0000íAfY\u0003]\rH\u0005\u00060C\rH`>@\u00011\rn@i@\u001d}g\u001f\r\u0004E}\u001d}\u0010*IR\u000618GvA\u0018\u0000A,\u0006\u0018?1XGp\u001b1~d\u0004%!\u0006<\u0003zQ \f9\u00077٭o\u0015\u001f`2*pAv!}(ɗ]PC\u000fsoF\u0012БMvEDh^fy9\t\u0000\u0017\u0000\u0010@\fS\u000e3\u000e=g;R+6܈L-)\b_\u0014\"\u0014\"x4{BԚLx\u001aR\n*bz*ilK\u0006{-X29\u00120cu8-1nsc2Q$ZF]\u0004wX\u0015]?V\u001b[Wݘ{_g\"~ɋ蔺\u00198xQ\u00055$d+\ẗa%$UԄ)h\u0010Au\u0003kwo=9Xx\u0012[…a\u0016\u001b?$@\u0003\u0005ShF\u0011!'ZQuET=\u001168d-\u0016nĐy-y\u0015\n\u000b͇%\u0007\t5р'a~J?\u001b\u001aQD6D}\u00121\u0005\u001a'\u000e#~\b?\"Pycᣵ;\u001dO\u00113\f\r'\n\u0010\u0006XL\b\u0002ۘ\u0000%\u000f\u0018\fU/\u0007u\u0006'xŝD3 e鍙cC\u000bH於x>306\u0015\u0007@g\u0014lHmd\u0000\t\")b>-r?\u0019\u001aRB֔\u0017\u0017\u0012R2\u0007=#$\u0003\u001b&\u0018Z2#ī$t\u00111녛]͍%\u00101\u001cL0xP\u0013Ox|\u0000őℱ!\nh XD*Ⱥa!5#\b\u0014\t:Hl\u0000i\u0001\u0005q\u0016[jfdQw|M('p\u0002\nj \tB#Ng;\u000eSKZKV\u000f)!*\b\u001cr-EFĔBѤr\u0013zbQ7a3\u000e\u0000\u0004\u000b\u001ag[\u0002͍f,\"خb\u0011qEh\u0015y]X\u0004F[W\u0004\u0005\u0012\u0016\u0011\u0011-#4ذr8\u001b(E\u0015@\u0007(pn6\u001a\u0013\u000bu\u0011ڮZDzA\u001b\u0017M|v\f\u0018n]cڵgٕkYng+w]A\u0004k\n.[CkǮpL`ٵ\u0016\u00118\u0016]EvWLum/-ñ=+ϲkW]\u001bvmv_\u0017\u0017=Ǯk\"sR\u0010!rsP\u0018iص][d\u0002\u0011\"\b\u0012yEB\u0014D\"3\\\u0014Lb\u0014FFD`xľ\u0017Wvm\u0011~En4%\"71\u000e26\b\f\u0011PHA㚖o㸎븵e\u001bm[[Yeuiڅm1,u²||+|Kۺkӭ[mۮΰ\u001d0u֥]}kxvھ皎ۦ盶k۽a~u︥i7niۭg~]ږ۾iז\u0017v߸8z~֕m7E\u0002\n)\n\u001a\\g:纅cg\u0018~gە8~ھz\u001b~ 5\u001d\u001c11L5M#o\\tk\u001d\u001b\u001dײ/m\u000b2l3,,Kp\u001bװ\u001cq\u001ds\u001bv\u001bm,Ƿ,u\u001b˱\u001c˲w<˳\\ϵlsK1-k8ZZ~֖aۖo؍Y\u001eeXv[c\u001a~]׾]\rLL/>stream\r\nkۅ﷥ayv\u0019[ڎg8ṥa;nni\u0017[g\n)\n\u001a\\ۆ~ۻ㹭뻖ۦ陶]a}\u001b}[~}iVgW\u001av]η\\\r4-=\u001c4|u[p[۶]ۮ\\7nk\u001bcy;[9m\u0018[:v[ٞcvg[na\u001bkwovk}]\u0017\u001a]}6vcَ~[io]B}m춱\u001du\u001dϰ,]q;6­Lw+0ʶLl,q=nl\u001dk=-}-\u001f'v;^'\u000fŽGoBC^Y8s@\u0011ד8\u000ft,\u00149yW\u0007{:nhOCD|\"y\u0019>Zh*ԅebgq%v̒\u00105D艥[Z_sK67?C{0NcK&0\u0006U)(g0\u001cb\u0005Bj1AFS\u0006NF\u0001\u001aA6%`ɬj\u001b\u001dT6H\u0012\u00023\u0003*hʁ%4հ\nb\"r*\u001d\u001a\u001a\u0014ʆ\u001cB\u000f(\u0013\bA 7G\rS\u0007\u0002\u001cM\u0015,p\u0015M]x/q\u0015\u001dp#,b~4q`\u0005M;\u0016L-񙊀*)>܎;ܒ\u0014<ǜ\u0002%\"0K`\u000f)\u0004:\t:åO+>|K\t'\u0007\u001dC~>$(v='{G>M\u0017a9OSs%`)\u0017\"KZu%\"q=9L{1\u0015ٲא22BOl⨻t:y\u000e!Pʀ3\u00026\rO\u001ar46%“{p\u0002ٛ!\u0016rDZ9MԠY\u001c\u001b4+cC*4\"qAV8\n\f:OV4ʌ \u001a8%\u000elw;bx@\u001f\u00133$\f\u0001#\u0004ˆ\u0010ےXϙ\u0001>+kl=Ǔ\u0007\u0002F⁎\tba\"ҠG@V\u0000\u001fٱbB\u0014\u0004h:A\u000b\u0010\tV~.@Bhh̼'x\u0018F\u001aOy\u0005\u0006V\u001a\\1\u0000gHg!\u0016[7_\bM\r/A%/ܳo13$uu\u0016rM@5ȑb[hI\rrR1ǀCdC4*>pͽ\u0004\u0014\u0007(X\u001cQ*ZU`\u001fM^\u001d%fܒ\n_8\u001e`ALz#)\u0001瘗}LMzO\u001c$I{\u0016¤EP13Z\u0013413g=\u001c\u000ft\\Gw]\u000f~I3'Z/\f=ae5}\\rg\u001fĪ(7q\u001dwZس؆'\"c,2RC'3d6TM\u001588\u0013(_c-2N'(\u0001mpɫ\nWޒ%\r*!E/@RB\u000f\u0007x\u0001j>-H@\u001d\u0003d1E`\u0011\u0019RB\u0004*$\u0000\u0000\u0007:>b\u0010\r-&Yphz@\tP\b\u0003%\u001d4#(aB\u000f\u000bn~RhF\fθ؂\\lDwo\u001des=\u001fS[/\u001feЌ9ke$O!X/xJC3d\u000fbe7P†\u0004@aA&ȩ&wm\"\u0007^\\0\u000b\u0001HDhkh@c:P\b=,PP]Py\u0011LbEN%uMqc+)29RhENaR\u0017\u000e\u001b\u0017\\QӆДJsC4\u001fO\u0012\u001cO\u0018l-\u001bX??,Ha\"#>vП{B{\b\u0015z\u0002[7AOwx`\u0000'\u0006\u0010\u000e8BN1!N7pK\u0018\"Y\u0001)qX\u0011ME֓R'J^mj};xѿs+t;\u000b?&2lm;OSc.eZ)\u001bg喼sL_B\u0002&f[hCӑ\r\u001f+4Ɩ^ARU\\}KxB(R!Bx>\u0003\u000bFݐ8\rQMhCSUNxHkpy`]<#)K%.!\u000bh~|ĊU\u0012\u0018q\u001ac+Ra>.;0G(@\t!\u0010\bW\u001e\u001fR6*AX\u0001\u0014\u0012\u001cO28\u0015F_R\u000ft\"\u0004\t+\u001b\u001cB2ɡ\u0014S[/A\u001fǐY\u0012\u001bʋgl=St\"#RglI}us'3\u0003M\u000b\u00020yf\u0006u\u0019\u0006JDQ4h\u0011YK/\u001dOE|MS\u0002\u0012\u0018\u0013H2\u0016ďW9}\u001a~P(U\f\u0005|ݘeFPrp(72ẑ\\lFH)BRO_\u001b\r\u000f79~\"@\u0019\u0001i\u0004\n!y\u001d\u0019:\rr^d4\"`Qq\u0019\t֓\u0019S\rnx++o/\tg\b͆\u0005P$w.x|涴ԖW2@̋&89M_8%*\u001e1Hm\u0018#\u0016D @\u001a\u00142YaTxt>M\u0007Y/\nBy\u0002ʯnDV\n\u0013X|A}\u001e/)C‚#MI7AwϞCVO -xzJ,iu|/)t@\u0000\u001c!\u00196{^PAM4q_~M\u0007gpI+έɫlQ?f\u0006݃?(O)06c\u0007=M{[ҿI\u0012KMp{7!A\u0004\n'\nWSOs\u0017\n:Ƀ\u0003\n0\u0001Gk@#oB^9 W\u0011L\u001a\u0003bs={\u0014Bi\u00161{_PJ=eV|Jq9u\\\t:\u0010\u001a.)A\u0016W`Ad\u00056c5y\u000fʯy/z<\b)\n7NwrT\u0017<^jh}ѱ\"C^gn]c;C\u001b\u00167:ѣ&gJ@\u0003\u000b\u0005H:`\u0015X\u000f~l\u000fȄBCB\bB\u0007PNI-11\u001ds\f\u0010\u0010\u0015tP,;\u0002t#\bm=b\u0019\u001c?PfEk}萛.\u001a5\u001d\f+\u001aO\u0015bFq\"\u0013zD\b=^\u0019?J^\\Kfal\rPe!\u0004\u0003)\"H\u0015MafFz\u0006P@С\u0001\u0014\u0018;`jƄj)\u000f*\tx%!6\u001f\u0000\u0011侱\u0011&W-\u001exM?Kn\u0001\u0004\u001e&fk\u001a&\r#Ɔo>\u00032Oٻt=&:R\u0001'4VMf9\u001dZBM-r\u0007\u0006>[8s>[&Z)G\u0007Ԝxνk=`'QģT8N:3B9\u0005TC\u0003\u0004O\n\u0003\n\"ËS!Љ%\u00051YO\b\f\u0014\u0007[9wɋ\"\u0007mq^\u0014\u0003Dn0Lʦp̜ƦMbFT\u00154\u0018d\u001fh\u001dar4SݯP,w\u00145ãXɻАO.]r:\u00032u\u0018Z*\u001d;=\u001e';\bƦA~9|i:`*%;B'\u0013|\u0001̨2C)\\~\u001dvp#t(HQ?QVc1\u001c\u000bGQ),\u0010g=- \u0010\u0010&Efvm=y\u0018\u0019RlNŁ=C:g\u0003mrHk\r.99\naom`\u001f`/ИUVٛ\u001dY#D\u0004FЌfkwbԡ\u0005D-&hE=Efs&\u000f\u0010\u0004\u0004Ki\u000eT\u0010\f-y\u0015\u0002X\n3k[}N0|\u0002\u0019@`\u001a=^)\u0012/#=v\u0011z %\u0003*@\u000b6Cگ\u0016Z1o>\nmHgjL! \u000e\f\bAUdMyKe\u0018@h\u001a\u001a?h\"\u001dg:K\tqFb3crE:gD\u001a誓\u001f\u0017\u0014\u00002uenG^cB؊}\u0006Uw1Xzab\b\u0001Y*\u0001\u0005\u00051Aӝ\u001e#}\u0006dՠ\u0002jM;\u001e^?J\u0018TCB6VfȜK\u001c\u000b\"\u0015x\u0015\u0002\u0007a;^;ZKH*?8Na@^m\u0013|>+}N\u0018dCCGȋie#k8j2\u0003\u000f\r\u001ae\u000bW1r?C$l\u000ePm1bsKS@\u0011K̤\r\u001ft@\u0015Gy޳?\u001dޓ_1.]_ᚾ\trW{P]0}\u0018/\u00105a)b\u0001|x-\u00113Z[hcA gV\u0002Ft\"+No\u001dek;)a\u0010pg\u0012;44i}ݎ$f_<\u001a<\u001a\f+H^OMy9\u0010*B\n\u0014%=y\u0010x\u0017]8\u001d:\u000eC)!jS;؉j!e\u0007\u0014ß>w4C\u0002\u0001+SxQ\u0019wzG\u0017\tZf@\u0006Hz\u00123%dD^FЈ'j\b\u000f\u0013ejD\u0004\npЬLY$r#x\t=ؐ̎h\u001d\f7H\u0003a\n-90\bMW:$R34%\f,%\u000f\u0002PU\u0001070H4\u0016B;\f\u001f\r\bB\u0019\u0000R+KbD\u0016'\u0011\u001f\r\u001bJ%fC\u0018\\\u001b\u0016{\u000f\u001aJv\u000f\u0011ljR\u0010Ș˨g\u0019vEƎ\u0017Z2wajp&/\u0001\u0004n\u0002\u000f\u0017\u000f\u000eJ\u0002\u0016dp\u0003Ĕ-y\fR&\u0007\u0011X\u0011\u001aKmā5\u0004E\u0012+>rOV\u0016Ѿ\u0015HWD}\u0011:B&6\bT\"\\DM'/#U7y\r;~\u0010x>\u0007;sfEL5eU[&2#\f͹rRד<9\u000b?E\u0010\tJ\u0001c\u001d\u00126Kž\b\"\u001bD\u0016C$\u0003\nyh?\u0004J}\u001c\u001cs-\fpVf*lenWA%DUxJ\u001eEfp\u001588fo9\u0018*3c7]QCk9\u001dY\u001aS\u000b*ӿ5\u001a\ba8Ay\u0018SW-u\rtR,&v)N'0qc\u0006ђ,Y-\u00013RWhG묧W<\u001399]Ґ\u0016W!5,,]d7A4\u0007t\u000bg.$ZI>NihK}{궝\u0019:w\u00179R\u001eg\u000f2Vk'\u0013r~Ԋ\r\r\u001e,#\u000f\tJsbU\u000fbunIlwmrŽfq\u0013FS\u0000Á\u0010\u0000\u0011.nL\r .5c>)W\u0013jM`B\n\u0002\u001c\u0010)IhB#VYh]J鯼'*#\b\u000e\u001d`\u0003\u0011DVؘ\nkpF\u000b\t1\bM5b\bRb\u0000\u0012XQo\u001d\u0012*\u0001\u0004\u0003$\\,K|@H`N\u0001%'\u000f(i\u00120L^ȫkwq\"tT\u0019`n\u0002#.>M\u000bT\u0002 \tX\u001a=\\8\u000f\u0011\u0003R\u0002\nE4h(I\u0010\u0013BԂj\u0006\u000e\u001bJ$1)\t\u0018\u0011\u0005Gv2\u0003,-VrB>VjD\nh~ \u0010\u0002\u0004$\u000b゙b\u0004V!u\u0018rg\u001d'r;\fWDm`Z\u0011/4#|Bv-Y\r\u00069׃66\u0015%VD=\u0019s\u0015\u00192M\u000e[`ciHE).u{\u001e\tJ=A)\u0007x\u0011>\u0010x>'{$?;u;eCmxRK}>I}\u000e\u001d-4['U%K`+J\fimLeWfI]kbe:f!erH\u001d1?\bƦ\nn~\\dȦܱ鶃\u0013xz:hxUB\nT\u0013兤Ԗ*p)Y!EH5mG\bngV\u0001ľ$2+vX\r-ܖ\nw=h\u0016\u0015\u0007ScZ]h9\u000fP73\u001b\f2\u0018*/rJЇ\u0014u!E̚Xso%ԍɳv\\S.|0@L\u0016dVbܦ{fe?\u0003\t)u\u0011T y\u001c^SI!)P\u001e3\u0013Ą5;\f\u001e4U{ɫX\u0005A{\u0018(uFȎ̎bhNv\u0010J\u0014\u000ey\r*̌66=q0㳴\u0012+^I^2܈:\u0013Xc|RbH݅/V\u001ehD\r&xP\",›K)1~<`䅴Yb鐹ΎQ\u0010W\u0006\u0012K\u0014I'y\u0019\u0018\f9y`\r-ЈN \u0005>gc[+\u001c\u0018\u001cM\u001a\u0000!\u0007R.9&d_G،Z2\u000e\f$\u0015\u0019q)\u0007\u0018khȼ\u0002 !#+eUe9\u0013b(|~er:\u001eOGv\u0007\u0004={\u0011+%_9h\u0003=BEɻpN_FOR\bD%\baԙx%\u00115i\t\u0012\"CS4\u0013*3y/y\r~\u0000z\u001f\u000fɏ夾KVKL㻤,\u000f\b\u00139A)\u0003~m]\f|\u0013>^$eEA~\u001fRF'խg_åO\u0007T\u001ci?C\u0005Sǃĥb\u0007Ĕ\u0010F\u000fvzSOzlGZAO\u001bH\u0011ÍQE\u0011\u0014,'\u0002N\u0007i\t9g\u0019w\u000f\f5}Y5hVeB-uSk\bB\nU\u0014\\\u0006W|\u0001F8\u00195\u0006G.\u000b\u000e\u001f!\\CM&X︷x\u000e2U1\u0010.\u0006Uz\r\u0011my\u00192\u0018-\u00124(vIN_Hm%\u0002\u0012v17U\u0011T(\u001a.\b+oe:'eBfIQ0\\\u0012T\u0007q?3=q_\u001b@\\\u0016 \u00153{L1'B&1\"+\u0013.\u0012{1\u0016k\"\u001b\u0019M\u0018PG\u0004-/*!\u0004fu>ggUjCU\u0011adF4=\t5܈\u001cd\u000b.}Zo|M_c9\u001d\t\u0004\u0013\u001a\u0014k\u000e[Q\u0004MiV܆\r\t>*CfGȂHdBO\u001c^>K%'Ψ쌬 \u0003\u001azʆ\u0013\u000504J`EJݑ\u0019MuQ\u0007xIٜގ(Nؘ9My!=߳\u0011J/vP9_w1\u001fOǐ ɳlj7Љ @\u0013BhE\u001cDw\u001dܘh%`Jc\u0005z;\f\u0001y\u0019-PeLa&\u0013DE9_<\u000f|ПD\u0006\u000f\u001c\u001d.\u001eZE>\u001f\tFy`/ʣY^O\fPM>K\r$\u00121\"\u0019\u001a5`:\u0003Q/\u0002Oǁk\u0006\u001aG8S\r\u001e#/! *\n(Dc^@ρN\u0014c-d>\u0014.*8\u000b\u001f\u001f\u001cVFJ3\u0003;q @}\u001a\u000eȞ}kkpĬ\nSS6\bj\u0007x\u0004#\u001fr\teƊf.\u00034ہ\u0014F\u0005dȕAe\u0002ҍe9OSc679{[2o\u0003r\u00064.:H\bFt\t\u0010\u0000*88\u0002\u0013ЌȳЈ:\\\u0003#\tƖɗc\u001dQ1m钹lG~\u0015X@HP#ʈ)%9\u0007ł\u0011G\u00010Jk@@xLxm\u0019U]h\\VĆfrD'ݰG\u0007\u001c\u0007\r\u001f*Q\u0015Yg=$\u0015\u0019)GY\u0013&\rhi|xԒT؎zF\r&r:\u000e\u0015¤(\u0012 \u0017\u001cщC^u>'B(?E/3e\u001e5De%w\u000f\u001cJ/3Ǔb_\u001ca}cSL(CC\u0001#rJ*!Ɏ!\u0001eW4\u001dCV\f\b=Q\u0003\u001dBtK\u000ex՝Pށ\f\u001a'&^O_\u0012G(O\b\u0006C$l٧pX\b}Kn]K}\u0013(=\u0017=O\u001e?\u0013z`\u0003\nG?\u0011T\u000eP\u0005<[$fd36xi\u0016\u0019ڱ\t=KʶrIk\u000bW46&?=\u001dAl\u000fni:\u000b\u001d(-S%e79ʮ8qc|+$-d:3{?QEN\u001f\u0007@\u0011\u0003s\u0014\u001af\u001b\u0001\u0000\u0004=\u0001\u0016\b`0\u001c\u000e\u0006D4Q\u0019\u0003\u0014\u0000\u0004XF.,\u000e\f\u0010\u0004AaK\u0010\n\u0000\u0000\u0010\u0000\u0000\u0000\u0019\u0004\u0000\u0000,w_6Y\u0004Dή8_[IV\"\u0007\u000e\u0019\u00189it\t$\u0010|ţPxc\u001a-]^!GL\u00139\u001b!T\u0003pj4{UW_̢b\tAi\u0001\u0016g\n'lY>\u00007fY\u0013\u0011\u0000;wL\rES7 \u001c\u0012\u0005Nu\u0016\u0003\u0004볨,ŐS\u0004n[$.K\u0017.k\u0004ZI\f!$mXf\u00044lkP;&F`\u001a̾\u0013\u001cg\u00005u@h,#-D4F\u0007)X`|**VTa3D\u0001\u0007/\u0006w\f\u00008>\u0012QAYd<`*^D\u0005\u001b(\u0013͕p>Gm\u0018kZ\u0017\u0013\u0015\u0019Ji\u0007d\u001f\u0016FX\u0001ޢޛ\u0011X\u0013-Rf&lf\u001a|(6V\u00001vk1J83{?\u000b\u0004dV'ҿ\u0000͵.\u0002@\u0019\b\u00035mϜQ@X+8~5߈\u0017\u0011$\" Q|\tf\u0018\u0017w\u0007lFkeM\u0006j̑ZO.\u000eᑹZ5\u0016@\u0005޾\u0012\\\u0005jo\u001a;@#)\u001fh+{FH\tAm\u0005\u00053j\nxx\u0017n–4\u0011X1!\u0018-oO0<\u0004iDZn7\t2d\">\u001d\u0002(\u0001NL4\u0013\\=h`!oW\u001e\u0004.@{1\u000302Z䮛Q\u0003ov`W\bE%CK;-Hd\u001b \u0002,X\b\u0015L_:xQlsܓ,A2\u000b\u001c\u0006}A+x%L*\fkY\u000e\u001a%83y$\u0014.4w]\u0013E\u0017(\u0011XQ\u001d\u0007s,L\u0010\u000e0\u0014kg@\u0002v\u0015\u0010\u0019臧\u0007c\u0006\u001a\u001fdj`\u001aˆ\u0012\t!(7wZ\u0004|Ǖ_\u0002{P\rR\u0019R \u000fte,\u0015ق\u0005\u0018\u0019Õ誉ӽi(.\u0006@T1W0pg…^ईbx\u0013W\u001d\u0014\u0015,l\u0001\u0004RL\u0006^^\t:uW\u000bw[ə'8.NYYu;\u0013\u0003\u0010;.\u000f-,?\u0002B\u000f_7\tq1#\n\u000e9П&ǽ0\u0006G\u0000.7ĂSgj\u0014XQ:\u0017b\u0000d/ˎ-\u0005\u0016\u0015#\t\u0013t+\t#ǭq\u0017wwl9\u0005X8K\u001a+g|>\u0015aIYh`3'V K2Bq\u0005a6=\tZbt\u0007\u0003%!x=p$DDYqUf\u0013T:\u001f\u0018\u0014@\u0002\n*wQ|\u0001\u0002NC:-`륐:\bJUvIck\u001c<\u0005\nd95Z!c\u0004iTAқ[\u0015!*he|P^\u0017@\u0000Sw\u000b6fƾ\u0006o2hhD(e)#h&ۄ%|ݳ\"yO|cT\u0015CބZp\u0005ۜ\u0014\u000f\u0003\u000b\u0018ɪ\u0013\u0011l}\n\u00119l\u000f{,j\u0019_] \u00067\u0002X%\u0017\u001fƀ!퉞*&X\u000f2\u0013i37\u0005j\u0006y!`b6T\t\u001d6\u0004X!\u0000f\u001a=n\u0005±%oP5/\f\f~vk\u0011RO\u0017q7P;\"8Ii\u0006R4\u0014$\u001d`/<\"\u001eS`!MIKzXO\u0013\u0002\u0013\u0010\u0006AJ[;[nr\b\fI\u000fE].vX\u0012Z}30X\b\u000e|\u001f\b?$cgMo&%>\u0015/n\u0017+\u00045TIW5\u0004\u0006}QD\u0017\u0018e5mm\u000eL0wX;p\u0010.7\u001e>B?.\u000fp\u0015f\u0017eG&p\u0015\u000bܥ_jBo鶽V>\u001f\f#es\u0005E\u0017\u0004_s\u0017\u00104Jep(4\fsRL\u0004'\u0015\u0006DJr4b;\u001bJL)\u001e&%_qW\u001cX\u0010'>2\u0013\u001c\u0004X%Np0Mk2{q}\u0013䈺[\u001flT8\u0017U71j\u000bwt\\;\u000fX\u0010H\u0006xLjJyc@\u0001sC\t\u0017Px 3ꩦ4gƣ\u0000\u0014Pa2FЗ&h*XM*xKűץ\u001a\u0012\u000fe\u0019Jw-D}F\u0010|gr\u00157K\fKۏg(jGL\\à\u001e\\+^vW\u0010/x3%w\u0013=A\u0016\u0012U8\u0016za\u0011a*Iҩno܈ĉL\u0004\u00196wf/Y₽+be\u001e0_\\\u0007\u0012V7B\\ \u0000\u000bەB\u0011WM\u001f[D~\u0015eZ\u0018Na=P!\u0004O3\\A\u000bIm@[=he0cʗ:2\u0002Ļ c!\u0007B\u0005kԄ\fy@@\u001c C_*'#\u001fUdSL\u000b`)9;t\"[~!rTav#?\b\b\\5\u0006\u0019_OG2<'H|Z\u00151UjiG\u000e4:◂ 92R?l);jC\u0011\u00142ĽYF]{2$yf=_H5\bj>\u001aa\u000e\r\u001e\u0005F@N\u0004g鲓\u001e5}B\u0007|Gt\u0016zN>5VgE\u000b3\u0011\f7HHE&A&\u0007C\t#-8FP)Oi%hżP\u0001\u0010I2Q!w5\u0017OA%鍉\u001fѝ\u0004\r}|\u0004K\rjlOr)+D\u0011\u0005}X)EFutA94O\u0003>y)[%Xh\b_q;jHt{\u001bm˰іJ\u001e=\u0016SXZAQXfz;45c2\u000f-tq';OOo0?B\u0005\u0016jJ\u0013Z\u0010\u0012\u0010_VV\u000e.^[K\u0001|쁷ۀ*\u001a\u001c\r2k\b\u001ds墲\u000b\nzNTM=P6 \u0000BZ~Um\u0003 %\rR\u0001;Nh\u0001fPi6\u001d)*A\u0010~~c!~anci\\rCzĖю\u0014-ЂzGR`\u0006\u0018\u0011Mn\u000e+$~6=\u001c\u0005~q\u0010-xI$=@G\u0005:gΎ .ءgsdP\r2\u000f\\\u00045kgӉ\u001d\u0007pLZYC\u0000׆`\u0001yT{dCُI&L7߁\u0017X\u0019\f\b\u0016\fh0ݢN\u001c\tAweJC_PKk\u001a@!p\u0013\t*\u001a$\u001c@ȍ\u0015w5|:Mbފbkϲ\u001f\u0002^e\u001a'6m\u000e\f؇\blN=(>o{]F\u000b\u0017\u0011\t7\u0011T]\\\u0006's\u0019\u001c*\u0004//\u001ae\b\u0017\u0001Q:\u000e>v8}\u0019յFYc\u0012\u0010\u0003cfo5\u0012⌨֟\u001bp:7As&\u0017՜\u0004\u0003\u0004h H\u000eveOjTGbRL8iA)\u0006\u00100K\u0015\u0004pt|wk\r1\u0004E\u00185\u001f։\u0004[m<6S\n\u0006I&JM\\DcR9M)\u0010*\u000e6hF9Ge#g2\u0018h\u0006C\u0005(4b\"_*:13-hSL\u0007\u001b=Fz\u0006u\u0001\u0013<\u0000̲>\u001dVV\u0014?B\u0003n8p֟f\u0002ب@,\u0005\u0014\u0013Q~\\8o Dn!End1票\f8\u0002KWaǥ9ȑht\u0019#\u001fBߌK6}B\u001f(kH\u0000\u000e\u001ay3`xlU\fEF[TS3>*\u000b\u0002\u0004k,\u001d~\u0013}W\\\u001e_?G\u000e\u0015V,]{\u0018-\rytE&S\t\"+:s|E\u0001]@[$.&nvZ^|\u001361\u001b\u001e#On9{Ƣ\"\u0014\u001e9f@qR\feYBrW^cmeim\u0019\t\f5S;Ȑ%Hgp˻r[qQ9\u001cKZ#\nV]SQ\u000b\u000f2lTMbp27{CuBW\b셪\u0000L\u0011\\\r\u0003Qֈ?\u0017q\u0019\u0003\u001d}G\u0004\u0004O&뤑HK\u0011p\u0017 7#\u0012\u001dZs\u0015p(%%U#&\u0014ţ\u0018(*@A\u0004c\u001df\u0016\t_qT!\bd\u0015$\u0005-\u000b#pv\b.ys\u001akQe\u0010\u0000O\u001b\u0010=HH5\u0001yyi\tUN\u001f夁_X\u0003(a\u001f4\u0006x=\\\u0016Z\u001f\u0005x]mϿ6\u0012,&\u0005nYb->}H`\nY!Pz\f5k\"g3\u0012cs'݄-rS!\u0011_&\u001a\u001cY%4bMMmu\u0019tjBj,,\u0014i5\u0003Ŧg깚\bF`*_܍9=i>\rc\u0012؏\"<&eNcDk<ʈ\u0012\u0004+$Lݓ漐F._g=&(\u001f\u0005\u001b\u0018\u0010Es\u0015\u0012$6J\u001aruз-ب\u00152`C@\u0004GAlXƮGњ?-3p\u0016PЩ;\u0012ś\\\u001bzDǬ\u0002/QWob\u0013\u0016\u00037iw\u00112\u0017N\u0016^J\u001b|(\u001d9K0\u0003]\u0000[(\f„1K+J$\u0010gs7$cCG/\u0014p$\"SCSʽRO)i\rZun/Z\r(P^Д\u0001k\ri_cC\u0002!\u001bIN[C%9U\u00034#'&b\u000b$\u001fPg\u000e6\u001eQ \u0017Q6fB\"Q\u0013Ý5[bkscBV.{3Y\\,\by\u0015bN\u0004E?20x[R_\u0011b ʀ/.@1\u0001r՜J\u0010?_׽\u0004rduiƼ&o\u000e\u0015\u0014\u0006wνv1\u0015\rѰ-,]\u001b\u0015\u001d̂i{5yU.fu>RACV}\u0013}\b9t\tނ\fHŹ5\u0011=\u0018Ҟ5c8\u0001.`\u0018D\u0006+iI\u001c7Zs2Ny\u000b[\u0000S5]+ZZ@\u0007=;4U\u001b.掔6^\u0007ߛGu\u0005\u0006RR\u000b ]5\u0012\u0015[wf\u0007Fn\u001f~`y\u0001\u0019`.\u0003H\u001bu\u0003\u0002\"Qm\"\u0007\tc&Skx66\u001e\u001d5v\u0005saotX6@4\u000b)p!aɮ\u0007I+\b\u0004뙅\u0016M\u001dl`$.b\u000f\u001aUHgn'wO~\u0007?VsSt\f`\\G+\u001e\u0005NDh>\u0015\\5\\ո\u001e\"OHdHy]\u0001|wcaCS\u0017v94M#GJ\u001cK\u0019###Tޚ܂\u0002N}6\fs8Ca\u00148{y\u0002mTμ\u000eϽו\u0012\\=\u00151gbࠍ_s\u0000&Xo\\\u0018@ľ\\\u001e\u0004xe\u0013T\bj\"T{J8CYồk(CʨvD:0\u000b$\u001b2\u0019lЫ\f\u001epOrh'KP#e~\u001a\n\u001a\u001fn\u000e\u0005F&:lF\u000bohi\u001a\riV\u0018\u0011\u0000?!o\\ 8dGBox\u0018~)B\u001c@}Vy\u0006\u0014>\u0004 &1dF\u0017C\u0003\u0007J\u0002Ȟ_#׉`\f=Ej[wFԉQGW>3Nb7\u0010\u0006g\u0010]\"ʹlC\u0017s|ߠz\u0013\u0004cm\u001d=qmEӉ^S\f\u0000e\u001f\"\u0019\u001c\u00117n\b^}I\b1ff\u000f\u0012m\u0002Q\u000e,\u0000,)\rxI\u001a'% f6o>aS\u0019\u0011Ǹ\u0011N5`\u000fIwy1\f^\u0001\u0007\u0013(_S}]_`\u0014y\u0005?\u0002|\u001dotGuZ幫͒6!A7\u0016\u0015ƌ-\u0015fip \u0019;\u000f5\r%>m,4>IVai2AQ&ܤ[-Zq\u001e$8<\u0017/\r\u0012k@e\u000fWڎermX]8\u001fSU(A\u001c`\u00172gCKH\u0007Jj\u001b{C\u0016PE\u0017\u00159\u001dbb*\b$tpVRb`P\u0015\u0003$`\u0005!>\u0005PetÔ.p\u0003 RVGO&SV;Я\u0010+Cd~\u001b\u001eT̨\u0003\u000e7Fua_[iڔpG叔g\nڧ\u001c;/&yzݧWQ^6S2ɣӰ\u0011Y\u0003 `\u00181*VH@9Hӳ-\fЌ1i'~F\u001eS>=_zrva\u0010H4՗\u0012\u001f٘:\u0010\u0014r\u001aiÎB#Z`T!\u0012[\u0019Τ\u0011Q\fa͒4ۯ&\u000b.O\u0011Vo=m°s?KTͣB\u0017*êd\u0005kE\u001a<|]Ftq\u001d\u0002tu\"%\b${D\u001d{U}\u00129$OPi[p\u0013\u0006%%\u001deR9wJW\u00032@q\b\u0017C=\u001d^\u001f\\\u0004>;ubi\u0000r`\u0000$暥`\u0003\u001a.\u0006GH6\u0006ˑD\u001e\u0018N,I\u0006/g\ft\fv]\u0010C\\Bc0* ݤ\rd0m0N,tM`7ՌfA$$\u001e\u0004K\u0006&\u000el\u00040 \u0003Y\u0005\u0004\u00165\u000b[\u0017,`Ŋ~\u0006#`C5\bvCY\u00189\u0004`(`\u001cK=\u0018-&3K\b;\u0000IXM餰`k-\u0005\u000b[\u00122hX#ael\u001cMoR\na\u0000\u001f\u000e۞\u0011\u0003f\u0018M$hк\u0012+&6&=\u000bX=`-TWbrŦج~\u0005M\fm\u0016l1d8c\u0017/ДbB7\u0016\u001ckTӱ\u0002ܱ\u0017~g}\u0000\tgKfn\u0016%!NWY\"+j\u0000t\u0019Gf\u001f66͂`f%+E[IZ2d X%N\u0012:\u0018l@\u0018o&w\"\u0014qJv6e\")+\b,f1N#~e\u0018f,y\u0019e\u0004i0\u001ba\u0016uq\u001e2+)3ocg\u0006\u0016\fٱZjy\u0005mq\u001cMrNqӬ{]H\u00060솂qn\u0016rfэT\u0005\r3+f\u0001wo&Sn\u0006\u001b,x{3\u000b$rN\u000eGL~Ki\u0013ڌ6qQԛ\u001d\u0005\u001d\u00176\u000bM™Cr6f\u0001|\u0010oAx,ZLXpSY\u000e:%\u001c5{pO?g\u0003:+Lk\u0016+ٱ\f|B:ۭqϗ4\r\u00176\u000bX:3h:h縓\n\n\u001eG͢\u001ektf\u00036RH\bpd\b\u001f۾g\u001e\u001f5^aζ\u001b\f\u0019\u0019|gH\rΊ?\t\\77sOcx6\u0007wg/]۝l_vYhvVLv\u0015yg/\u0013K]v6lgZ6\u000b&є9RԨ\u0010\u001a[\u0005IkEu\u0012=\u000b۳Q6\u000bg\u00187\u000bL~6_,\u001e,WOK}\u0016*Cx\t,8lfQ~ql\bѳ#m\u0016\u0001%βG2ѳ6]̬\r=c$z~N$ܩm,\u001fw١3q]gEa6MfqwVb|g3͢΄dX;,j7\\'[*\u0004^靅O;l\u0016\u0019ګʅz,\u0003w\u0001\ff\u0001\u0003dvh\u0019lm\u0016|\u001cpkgMvF\"lBPDIsK3g5\u000b\u000b\u0019⑫dt;hZ\u0018dcčG\u0006OmgR,šogXYȳ\u0012Wg#}GyF˳\u0013e\u001d#\u0017f\u000165\u0014$K>!>\u0006;Sl`YLfg*\u00053ogR:\u001cwi\u0016RwXؗ;K(\u0019¹\u000e\f\f(di\u00161V\u0016\u001fzE\u001di\u001cMK\u0016zU{\u001a\u0002\u0006K\u001aPHְF-\u0012Q\u000b0ڐڰ\u00051f٧Vf!*T\u0002HV\u0016j咫WKȅ:ǚ,k~,6\u0003\u0005,35\u0001sMt?[bMf\u0011\u000e5ȰY@\u0016l\f\n\u0005LfQk=׬,\u0013!7!dMr\u0005oBNR\u0016LC\u0005gc+c̩P\u0003gNlc>ݽE@$\u001eЖh:-Cmk\u0016U66byLU|;vfm+p[1m\u0003پ[\u0004Ųff\u0011\u0004r)2+;DtkhmPu[vg\u0006\u0000v\u0014֊6ny\u0004oM\u0005Tbv0b\u0003Y0K\u0013nm4n:L͢ms\ron8i\u0016ۘ74\u000b ofi\u0016홷M\u0017qf!K{+Y@yr4Y {MY4o=\u0004!L=m5\u00015Ff\u0016m,p5}\u0004ifQ6\u0012\u000591\r,3I\u0019SSpBU9\tWpL*8\u0017\u0005N\n.)\b{f!Z\nS+\u001b͂U:dpd&\u0002&'>)ْY84Bf;8epnn=f0Y4jR֞f38WT}\u0005?\"\u000b};wǂpW6[$-½\u0005Vi\n7{\\8o1-?\tC܊w2=֏Qo\n7M\u0016\u0013\"\u0000ݎ:l;\u0014.\u0017\u0018[AJ,\u00004\u000bs\u0010\u0002ތ.4_\u001ayh\u0016\u000b\u0012nf!$\u0017Sʔ\u000b\u0010Y\f\u000fRA\u0018Y@4?Ypw\u000f\u0005yhY{$\\,I-bzAj\u0016\u0014[8\u000epe^\u0015G)\"〃½l,W\u000eD1\u0002,\u001a7R\u001b78nq3j\u0016Ec?\u000eQ4\r|Ef1 \u0019pZ,\u0003,|\u0003B,az+\f\u000bƴrTИ\tc{1tbn{h\u0011b.\u0018s\bK\u0017T\u0002/\u00195WLl.\u0012\u001a{ya͉\u0011\u001e͉i5\\1ӱR:ذ9|\\s|Gʳ5w9em\"I\u000e\\,#k`d9SEdmT,\u000bOC$+g8Ȣ*ԙ\u0005\t̂Gˬ07?:x-\\Lůtf4f/WM/\u0007\u001a\u001et0I\u0017Y,x\u000b\u0015\u000bC\u0018y\u0013`3W\u000bTdFK\\s'O^}Ya,\u0007\u0010tM\"tX#+\u0006ѕэ6}2I$-LzWӝU\u0002`\u000fN\u000f\u000f6fe\n\rL&^#W\u0004h\u0017{e썒\u0013o:{&\f1:{\u001e2=Y^a\n];p7){OFI\u0010k@\u0001\u0005$eWç̂rT.\u0017_\u0007'\u0019䛰ze\u00163H-Oϸs.ic-ʢu8-\u001d&9Z(y\u0017eA\u0019~q,!\"ȓDIdY\u0005*~w[!\u0014MP\u001b|R i|],z/A!D/\u0010Ɍ71/\u00056\u0016e\u0001\u0010|˔\u000fcC#{4>\u0003kj\u0002\"|o\u001deAZE\u0019[\u001c50ʢ{\u0013\u0004F\u0017d\u0015\",ȔGxͷ\u0014(-#>wbaj\u001cPPq8p:ۖG\nnS\u0016?A@〥`HOYL#\u0000G\u0012(\t=\u001dT\u0016U˪U\u0016\u001c;Jl+\u0003\u00032_YPб2`'Z0U3_ʎ\u0010|{/a#O@=2n\u0002\u0002\u001a\u0004%Wc(@ؔCW6J(d\u000f|J\u001e t3ٻ̺\u0017\u0003.(?X\u0016\u0013W&羄1_K^\u0000\t\bܠ\t\u000f\u0015\u0002Y\u0016/\u0014\u0019>Y@\u001e\u001c1ߧ0_ԇeQV塀\u001fPfYƲX(,\u000b\u001dDzX\u0019eqY\u0016S|^\u00070_>HwSw/-\u0012a%$+grEOW$\u000bKiY\"h8Y\u00167̗/\u0007\u0019eY\u0001\t\u000fxpY\u00160'\u0017\u0010V)p}iYD|;],\u000b;b,(˂s\u0003\u0018\u001dgYųc.\u0018>[w\u00184_Z\u0006w\u0003zB,\b)%\u001d/,N|)+\u0015)le\u0001\u000e++|ibzV\u0016/_{,\u0002h|\u001f3+]b\u0018\u0017\u0019v5\u0019\u001b>\u00149,.1k9HB\u0013\u0017\b|\u0003\u0017o9Āc-y2ߕ|\tȤU>A'/FŃg73=\u0018W\n%.8_]x4e<\u001e|9\u0013X\u0016X\u0016_)+\u0006|Ɗ(,\n\u0012[Ls\u0004}\u00160\u000bOe΋\u000fŻg&\u001bE\u001b8AxX ('\u0019W>ʂm\u0010\u001e*9OtL<,*m}%SeQo,\u000eף揵\"H\u0018Ci\u0002P<\u0011,JWY\\\u000f\u0003c@U\u00160*]\u000eZl>\u001b7\u0005AgK\n}Y\r}B\u001f\u001c}\u0005n\u000e\u001d\u0014=N(V\u0016/§Ü7\u0015!ջ^Y4A\\\u001e%}\u0012g\u0018gX\u0016^YlF>te\u0001Xb2V\u0016C\f֕E\u0015G|\u0005%\u0014,\u0012j\u0005v&\u0007Pu[Y43/2B>G\"lcben{X,ۮ\u001e\u0005+ٰW\u0016Qnq:\\^\u0017qkL8j\u0002J\b9ҧ\u001c,\u001ca\u0002*\u000b\b\bC8\u001a\u001aswڰMҗ\u0003璾\u0011\u0018q@Mq,=,r\fVY@\u0019V\u0016\u0018\u0002R\u0016\u0016)}?hoVj(\u001d\u0011\f\u0019řInʂ<#k.i։O)LYpQYĚ/T\u0016ď?\u001b\u001ap,6\u0005u\u00191,'Ŷ/ﰗwr9noå\u0003\u0005:\tje\t3}XYH?\u0001;i,*w\u0017X\u001d,Lꑔ-ϬS-.Ge1\u0000̷WS\u0016gB}l-3Mw\u0011!`E,Bx(;e1\u0004\u0001#TpW}/*\u000bB\u001dLշyR9A)%~S\u0016W(,m[X>\u001bA|`\r\n\u001e\u0011էRH .?NK\u0003\u0018Uܝ\u0013D\u001erZ7Oqb5?ߔ=eѡ:r\u001b\u001ef\t\u001dT\u0016O\bS\u0016V\u0001?MY̛\u0002\u0016R‹\u001d\u0017\u001e點6'{uzd}ݙY\u001fՇc6Y\"Z_II0]#e\u001a~9)em}, ַĉ6Yn\b9\u001f﹠(\u0017BQ4KA%\\[볲B[\u000fenR\u0016Cģ/~;B8>MY\u0000S\u0016FB\u0005$\b\u000eDM@0\u0001}\u0007w}\u00078WJ)Tm\nS\u000fРBM\u001f꯿믿6̜W>E|DCE}\u0004\u0013y\u000fٖ]5(\u0002jF$xF\u001a\u0016èFG֡\u0006ܚᘒ{)%u\u001f\u001dGbSv͍3\\J\u0013beWrcy߮BU\u000f543q\u0015\u000bad*Mpۊsܶ#M۵\u0017]+7W\u001c\u0014\u0017Z~\u00168\u0003Ey}J3|Ov\u0000.Y31\u0004pirk?W9XQsvw⧕\"$iiGf7n\u0016͖e4r\u0012\u0004\u0012sIr߬\u000f(\u000b#x\u0007\u000bvH+GcZwϬܮuvב\u001cv͂o\u0005Y/N})/[fK\u0012v\\\u0012\u001ckTF:Q5ӜgUGq&7_-ߝt^nג,Ch \f7\u0013\u0015sKVX\u0015\u0019n'H\u000e\u000b;\u0013-F*VB+q~\u0001\u001f#׈|'\"R36Hݷ\u0002<.\u0016l]ozĢUH9qӻ\b(N\u0014]a\u0017\fB:}ҘE`k!/3R\u001aw)lDU&R;jeapؠ\u001e;$vKvҒ][{oKHijƻ4m?i\u0003ee\u0010\u001dJ@:\u001ffZ\r3dq*ېZ[<\u000e=\u0017\u0003;Gy?ԞDBp1Lo82\u001c\u0012d\t<ڤ4_\u0015#\u001d\u0019S`l21^\ndv\u0003\"R祎\u001fVqjca'b7ww8%P.:\u000bkT\u0002[kãlI\f),\u0003TE&\u0002D.\u0019M]s7b͇3yr\u0015-\u0006(AgV{~\u000bJ\"Uz(?O^Ӕ\u0018S\u0017\u0017&k\u0015w`$Uf\fC;jhNmaPyM*$vv8F^jǩ:.+~{%\u0018\u0019M7K\u0002\u0014>BIA(S\u001e@W\u001d֥\u000b6\u001d\"B\u0003CS_s!4NVQ]c9U3[\u0011ˆv 8_hT\u001b\tVGs*}2}yd&I\"ܦ\u0018?DY/&$)\tB!ց5)+d4\u001e1d\u001a4^bn>j_렊~+\u001b\u0014R\u001bNȝ\u000f\u0002U5\u001cLsn X&\tov\u0004*\nQi\u0012zdeE\u0002\u0005#\u0005R4e\".:Ӑq~S\u0014dal,!Y\u0010\tKl$H\nŶ[r\u00041Z:g`N^l%FF\u00130'T\u0019\b\u0013U/\u0006hHQr\u0018kVY\u0016(~gn}/T\u000f%Τ \u000b#\u0013^(D*\u0005rŢt\u0015*{>JTߑUʌ\u0005KE\f\u0012]k8l\u001a뇎za\u0016ߩ߮@k}PQ:%ǡPքGWdƤ,:W,Ȫ'\nlle\u001b\u001eBHZP^ˊ\\Y{v\u000bjlmڞ4\u00043;[t޷\u0005)c;V\fG%\u0012KԴQYiŦ'\fKE]R7ʨGᴬ\u0011ymiպɬی?X6+p9\u000b\u000e\u0000\u00152Z8\"h0q\u0000\u0017&\u0001X)(aH\u0001*N$`s$:C EHy.w3\u0011WP\u00158\"U4S\u001cF\u0004\u0001+)4\u00118Q\t@\r)8.h0@H\f\u0004+3\u0004@Dj\u0014PBe$\u0004\u001f4\u0012RT\u0012G&K\u001d۟@b\b/r@Gb\u0013~\u000211\u0002^\u00109DƊ\u0001\u001e0P8Z \u0010E\u00020V`\u0000\u0012`f&)M\rԁO\\\u0010N\\$O,1{VS\nqZo3\u001d߇:EBA$\u0001\u0002\u0002A\u0007\u000e\b\u0016`\u0007\u001c\u0016 lxaB\u0001%2^\u000eh)q\u0000YZ@RPHTPV\\6݉\\1{o\u000bۂ\u0019!\"1\u0019.\u0018\u000bk\n28 1\u001e℃A\u0003\u0012p\u0010cF\n\u0011\u000e\u0014!B\u0000B\u0007\u000344=\u0015ίJQ֯hK%B}W\u001dwԒ=m>\u0005:?O\u0012F\u0016P\u000eK\u0000\u0018\u0003:V\u0018\u0007\u0007\f+8\u001c0A\u0001\u0005\u00188DpX\u0011\u0000\u0015\u0019-\u0015$}\u0019С\u0010X\n7Lr\u001b@J͒#n\u001fG\u001bfB|*G'\t;0\u0003d`0A\u0005\u0007\u0014pA\u0007\u000e\u0012!Z\u001c@\u0013[fe \u00105jGR(\u0014\u0018\u0018FYhRI\u0004fV\u0015*Yv U3LjFqDFMxyFŒF\u0000IO\u001foB\u0013\nbL$\u0012M0\u0016LXS%CY\u001d'0-VY\tD.\u000b*J߅ w\t$f&I*\"1\u0015K\u0002!T\u0002\u000b\u0001\u0011\u001f\b/\u000bբP3JBT\u0004\"\u000b\n\u0012y\ny\u0012ud\u0013j2Q\u000e3E!\u000625\u0002\\hPA\u0006\u000e\t\u0014p0x\u0001\u0003\r4ਠ\u0001\u0006\u000e\t\u0010Hp(@\u0003\u000e\u0006\u0014h\u0001\u0001\b\u0011$Z8V\tnj\u001e\u0005?ЉxCЈ\u0004K\u0013^vk\u0017\u0007Vz\u00126ٮ\bV|\u0014\u0001\bG\u0004\u0010P\t8@dH\u000f\u001c\f0\u0010\u0000\u0000!\u0004\t\u0007\n0p@p0\u0006\u00158& \u0002\u0004\n8pp\u0010\u0002\b&8$ \u0003G\u0004\b\u001b8J\u00109`f\u0018@0h\u0001 \u0004cu\u0005u\u000bk\u0005o^L@Fn\u000f8B\u0006Vf\f9:\\\t\u001c\u000b \u0000\u0004\u0013LpP\u0007\u000e\u0006\u000e@p \u0003\u000e\u0007\r0ptЂC\u0004\u000e\u000e\u0012&d,\u001cz`l&U\u0010^:Ih\u0016\"t\t&9FSʭ\u0012\u001a\u0005𒄚\t\u0000\u0010$H\n\u0018q℃\u0007\"8\u0012``\u0002\u000e\f\u001cXp|\b1C\u0013\u001c\u0012,!C\u0000\u0013a\u0001&+F\u0003Rh\u0013\u0000C0E[7ES_P\u00053Cn)Z\bUp1\u0010H\fj`\u0001p1Â\u000e\u001c\u00144\u0000\u0003\r8$\u0002J\u0001^\u0000rd\u0007t\f\u0018\rS\rJ ,a7\\\u001f\t3R\u0007f0\u0003\u0000\"\u0012\bQ\u0003\u0001\u0005&\u0000\u0000\u0000\u0014\u0007\u000e\f\u001a>8\u001c\u0002\u0007\u001f\n(b\u0005\u0000$'I\tn|E\"լ\u000eCmW\u0007\"\u0011\u0019I\u0005z\\fB19m$\u001d\u0017Cx!h\u0007\f\u0012\"\u0007\u0005\u000eBp$p\u0003\u001c\u00154!\u0001\u0003\u000b\u001c\u0007\u001c\u0000\u0001G\u0003\rHA\u0006\u0004\n+8\u001c<\u0010\u0001\"\u0004I\u0001 $\u00004\u0019\u0010&X\u001eH\u0018YK~!:煜z-4\u0016L#\u0004%4U\u000e\u0012'\\8\u0018H@\u0003\u0000\u0006\u0004\u0006\u001cp<\u0000\u0004\u0007\b,pH\u0000\u0003\u0007\u0007\u000e\"\u001c\u0016,tpL\u0003\u0007\u0005\u0014P\u0000\u0011%\u0002#&H\nzG\u0013LH\u0013,\u0006*~\u001bbi\u001d\u0007@?9kW\u001dB[\u0006@\u0013&\u001c\u0010L(\u0003\u00138\f\b\u0002\u001c\r00\u0001\u0007\u0003\t4pH\u0000\u0004\u0004\u0013th\u0000\u0004G\u0011(\u001c%Zp\b\u0001\u0006 E\u0005A0:\u0003b\u0019U?A\"+Yy\u001cn\u001fz\u000eDF\u0007L\u0000\u0000\u0003\n\u001c\u000e4\u0011\u0004\u0018p0\u0004\u001c\u0015@\u0018@B\t\u000e\u000b F8b\u00189`\u0010\u000b !\u0006`E\u0006\n\u000f\u0014)bj/\u001e9_F}'kl娾\u001cj&Fh\u0004Lr\u001c(:p8\u001e\u0000\u0003\u0007\u0000\u0000\u0000G\u0004\u0011PAA\u0005\u001a8 D !b\n\u0007\n\u00159\u001c)Pp0R\u000b\u0019:\u0001xF <&A8.$\u0018L&A`)'4RLeB\tUг\u0001\"\u0001a\n\u000e\u0007 q@\u0002\u0012ppp\u0000#\u0001\u0007&p0!\u0005G\u0005\f38\u001ek\u0005h\u0014\nFֈ\\}{@\u0002#d\u001cG\u0013Gw\u0003%:B\u0005|!\b\u0001\n8A\n\u000e\r#L8 p\u0000\u0002\u000e\u000e\u0015-p8Bp\u0001\u0003C\u0019\u0005|\u0002\u0000scU@Ƨ\u0000N\u0012I\u0004\u0014hDfj;[p\u001fխ׉*\u0019\b\n@сÑ\u0001\u0004\b\u0003\u0010P@@\u0001\u00068$\u0000\u0003\u0007\u0005\u0015xA\u0005\u000e\t p\ba\"c'\u00007Tu_I~[z=f;\u000f/D0Q\\(/Fwn\u0005CD\u001c\b\u001adP\u0001\u0007\u001c\t4#\u0006 \u0000\u0003\u0012\u0006P`\nx\u0019~D,P\u000e\u00142\u0004X(!*:\n؅b'jq:~Qg\u0017gb)3\u0004\u0001\bQ\u0011(b\n\u0001$\u0000/B\nH\u0017Xi\u001ebx@ɳ\u00160|\u0005h@K\u000e\u000bf\u0010[ErM{&H\u001d̢*/6\u0019W['齰\u0018:n_\u001bZP\u000efL\rჃ\u000e\u001c\u001320 \f\u0003R\u001a|+0@\f`*^\u0016RuG)ˆ8`\u0014D5'ij \b\u0010i*\u0000\u0001\u001dD\u001cQ\f\f\u0018+\u0004*%\u0013Eѻ\u0016a/\u0010\bl،u\u001b_k\u001fr(Pl7N%ufz\u000f\u001a\u0003\u000fu\u0001\u0001\u00166pD \u0005\n$0E\u000f\u0003\u001a\u0007=G+\u000b$V峫\u0002\u0012K^B\u0005\u001dJ\f9]@\u001eO*x\u001bV\u000e߈߯{\u0015\u0002\u001a\"T\u0001!`pH\u0000\u0001\u0001C\u0007\u0007\u000e\"\u0005HQ\u0013\u0000\u0017&N\u0005B`\u0001\u00109\u0016E\u0001!\"\u0000X\u0017\rQ0T:a0BH@,[)6kͣ)e62]-+5\u0012o9BK\u0011BPɀ\r N82\u0018\u0001\u0018'\u0000dH\u00158\"\u0010CCT\u0019(Q\u0000| \u0019L\u0000TBUP^.\u0014\u000fJ\"\u0013O%q\ne\u0014FzWcwU-Ɖ\u0012mNV\u0015g\u0001\r*@\t\u001c\u0001P \u0002\u0007(A\u0003\f\u000e\u0014%d\nx\u0001\u00042\u0016\u0003:K\u0006(\u0015\u0010%[E\u0006:k^r(3\fU]I$\u0018[*rQ%戀4XWk\u0018\u001e)h>P7\r7Op\r6Gh\u0012WZZ\u001a\u001a\u0003/\u001f5ch5aݲHgwA[\u001c(\u0007&9\n\u0012TZiՆG,\u0003\u0011]\u0004\b>#ǫ5\u0017,5к&H\u000e\u0015ZL\u0014%ۙv~XmW{r|WiԚ4ѫ4\u0017?&\tuj*ta#\u0014!(S\\t[\u0010B-Oܒ;0\u0015\u001dj=Q֣\u0014JZ\u001d/|r\u0018\u00105\u0018z,\"¥X\u0005)R\u0006%˫\n\\b\u0015t\u0017\u0015\u0016I|wJiY4q@*\u000e\t~\u001b!nbC\u0005\u0017B$6rJ\bLzG\u001eٮ\u0010ۊQb{0S\u0015\u0012 c\u00148^%c~\t1\f4Nc(xJ`pΈ\u0005ӟ(J\u0018z)Ь1On”B\u0013rHz]V^\u0005z\u0006G@Ji\u0006Vܲ,`N?j~5߱XŐ\f\u0005j̮[\u0005ʅ/qN`:`2tO}5-e\u0004\u001a+bL>X1-_(=\u0017<]\u0000C\\PE\tn\u0005\u0006+N\u0014ىr;v[\u001abc\u00148\u001c\by~mrTw!\"8vf5\u0012\\.:K\"gb&+IJVb\u0017\u0018eYΏ(F\u0010'Ph0K[\u001bQV0\\!r%Rj,O0\u001cqK[z9\rb!g\u000b3En\u0007fT\u0010H x,xJc?\u000b\u0012\u00071jLx79&xJXؑ23Q~ًڲ5c\f)\rMG\u0004'\\1\f/B\u0011;Sg$H\u000bsQ~YYm)Li׽\u0013PN\\j\u001fr\u0015d.Vk6S7\u001fTw\u0015[\u0011:DX_iNfhm&\t~\"X&[K\u0013[O\u0004S\u000b^\u001d'̚'/\nˎ\"\u0014R^}ذdeAjk1R;Q)1\u001d\u001d(6\u0018B(4\u0013\u0019իmcK>JW\u000bcC,zg5ǵ8RWm\u0012R`\nJO(Oo\u0007 ֯\u0003T\u001c*0-X\u000e@(\u0000a\\kؠ4_\u0015ӳ4 \u0015nׂLa\"\u0003CU\u0014\u0019W\u0011W0ɤ\f0\u001e-;3\fM\t\u0005똈u)xzO?K(\u0002,NE\u001778xzg5)d=Z#Ac\u0014P\u0002Zj\u001d:lPObo\u001fWLIJW`1\"3k?\u0005\u001fP\u0007#Z1\u001b2\u000fc\u0007-\t8\u0012`\\\u0002\u0010%\u001cfU\u001bۅC`|\u0004#P\t,[1\u0014@3\u0013?i\u0015R@<+ͮ1\fn\u0005PK\u0005KTY\u000f츁\u0017̫\u0016@)zISP~=I`z\u001a\u0006HT˃\u000eg\u0014%\u0010~KYg2p0\u0017c&AjX\u0004!\u0003#:\u0007\u001e'4L\u0007\u00197\u0000\u0002\u001cAYn\u0013YlX!4\u0007\u001a&z\u0002!S\u000b0D\u0015aR0f(1Nqc\u000fIr}c=s\u0017ѣ6J+XKU\rwҳDX\u0004$Gs܈\u001d,5\n4I\u0015Z\u000bΣ\u0010>qaR`˦\u0000fMEÞ;:JXw\u001cV+{rq6ح6TY\u0006u\u0005/r\u0014oz\u0004<`D`%+js\\\u0011%3\u0015F5\u0015&3\u0017ŧhX\u001b7\u0002!n:8\u001f:T_Z\u0018jEX\u0011P\u0011:\u0000\u0005RIv\u001dCSe;0\fcۃ.\u0002M7mA~]Yx\b3Gu\u000e7Sj*vVd\u0018F]o%M-<\u001f\u0011݁%\u0016\"\u0013h\nT\u0007y[\u001b#:\u0007\u001dcS\u0019\ffR=d\nU?o{.q\u000e\u00038{(z\\\u00180H5D?\fg\u0014\u001d\t֖3=\u001d\f\"]B\u0010<\rR]E0-ee'n\f#\u0017Qk[rq=X/\u0015g\u001dL֚\u000ej\u0011,I\u0005bdac\b\u001cw\u0012\u0016\u00022[\u0014x!z$\u0010A]ws\u0001\u0018:\u00179Dg\u0011\u001f\u000b&Z\nbh\u00071\u0004.?\u0015,7dXWEˁ\u0004\u001c\bz\u0000e9\u0013-\"\u0014A[x\u0017>Sm\u0014d~\u001aV_4I\u0010''8\u001e':\u0007$\u001dDoJMJ-5o|δI^Ɇ\t*8rT\u0017\u0017^Dց2\u001b3@\u0017%\u0000S\u0004\u0017SVF\nMDNR\\F\u000b\u001f$[\u0010)@)\u001a`N@UR$\u000f3FB\u0006m\b@}(ԒLP\u001axZWd\u0019r\u0015\\\r`4\"`*f=_A84\u0018s_wvmס\u0006ꌁ\u0018?q\r/Rk0|\u0012ߑ\u001d͑\u0010/\u000e6@g\u0018ƨ6\u0007/\\\u0003!]\u0005\u0019,\bBj\u0005:[\u001ctO\u0018ηQ\\H\u0017g9DI$*Kq_D\tyH@u\u001b\u001fCo\u000f&<岓 .H\rdb\u0015d\u0011l |Ld8T7\u001b)^𪭘M\ta\u000b\u0019 5\u0005\u001d \u00033]\u0001hQ\"N@0\b]]n*|Jf\u0001\u0010R5\"\rf Tϐ4&CYuv_o\u001fvݔ\f[\u0001/0r0\r8\"kYk^1\u0000RKb\u0014>_y\u0011;Y\u0011=Tl.Ϯ\u001bjX\u0002(E0b}\u0005x$+\u0010X^&YI\u0016E\r;Qk\u001eE-ɯ\nmwŦ\u0001EPl'zq2c`냌\u0013Y\u0007*\u0011K\u0018)4\u001a+ݷO`;H$w+IIHvCYm1ϯ7$[\n!Y\u001b%\u0001-W\t8^)W\u0010X\u0014F\u0004X\u0014T[\u000e.˨\u0007*&\b&ڳ\u0001$|Q\u0001pqԂ E{p4F\r\u0005Њ\rdfO@Zube:+\u00030*\u0000&t\u00160\u0003`\u0003Զ@s\u00169j}Ѧ\u0001A\u000e\u0004\u001aփ\u0019.\u0010\u0015\u0004.T\"\u001eU\u000b!\u0018}8y\u0007x(:\u0010÷EC\u0016g\u0003#R\bZn\u0006L\u0003Da\f`b(Xހ\n-\u000bHѰ3DC2k\t^@\u0004;F V\f1j\f\u0015UP\n⦂NwK\u0005\u0003PLh\u000eB\bh\u001eK\u0004Nn?\u0005-Aq\u0007,@n\n6Cq\r:Md$|Xk\u001fʭ\u0016c\u0015O9L'FHA'ډ\u001e-MMggI\u000e+Fc\u001a\u0011̺y\"\u0013Z3rcz3IN-Ec\u0013:Bg\u0013(3\f;Ke\u0010d$0A =3a-sbf6u&F0\u00119\\l\u001d=Xl\u000f`~1H\u001d,\"46|%ϩ2']Dϑ\u0017(\u000e.F\u0018${\u000eF\u0010\u0007k\u001ap3$gM/0\n\u001eIn9\u001f0B\u0005AǛ>Qt*S$w`5(\"_(2\bWXl\"|\u001bp\u0015(5X.į\t킎{N|\u0006-C/\u000e·Do1bVAJ#+\u000e>Js\n;Bm\u0011A&\bS-ETZǰ\u000eeP#6\u0001d\u001aS!BK\u001aSaZ\u0003!T@Z}\u000f\f&\u0000\u0001bS8j\u00031su\u000f\u0003uf\u0007\u000eB̈́\r\\\u0005+\t\u001a-\u0003\u0010\u0016\u0004%\u00051\t6Fq\u00071B\f=\u000b/Ď\u0010F\\\u0010N_._\u000b1Iu\t1D\b0_4\u0003\u0017\u0003oŽѼe\u00171f1@qj)PR-[!rs-e!M\b>Ym0Oc\u001dO'\u0007/@l\b+C\r6Of#|L\u0000\\\u00143]w\u0013֝\u0004L%zev1(!ЎWR\bV\u001cT\\y\u0015Ū\u0017ǫ\r \u0006_ud\u0006`\u0013\u0004гa)m\u001e繊'P(5\u0019H d\u0019\u0003\u0000\u0018H\u0006*3\t\u001f;\u0004\u0019\":\u0003)L\t9X\u0014(\u001d\u0019>Q\u0015ZT\u0014jf\u0005L\bX\u00060_\u0003\u00186\u0005\"\nS]f\u001a7\u0011U\u001bPA(J7ˁ\u0012'x-\u0001\u0017)h\u0003*q\u0007\u001e)2\"]\u00148E\u0011\u0018\"Q\u0001bKMSb\u0004r\u0014\u0017S\u0006\u00047q\u0013\u0013=FjA˒\u0019\u0007-|\u001b.\nP\u0019ª2m'\u0006i\f\u0000\u00149SqLLUAci2+1t2{|*kf~v-\u0007\u0003\u001d6^rm\u0007B\u001cWlg\b\u0012bZ\f\u0013\u0002 s/|H\u000e\u0015\u001a\u0005\u0010%\u0004\u001f&\u0007N`\b4\u0018n2ѯ{P:\u0005桔K{O\n{]2`4`\u000b&W\f˩ *\f3U\u0004FP\u0011n~\u0012d\f`g\t7H\u0012@+6'xCbs4q\tV\u0002<ϚA\t\"F\u0014G}\nSУD\u000fYjHJQ\u0000Cbx\tRg\u0002NP<\u0004\u0005,QD909FiA7X%\b!x\u0012p%z\\l(u\u001cZ;^{+m5G^\n^\u0015­{\u001c'3\u0014+;\f[~\ta‡9 Z(jO\u00048,U |8iVNHg:2\u0000\u0014\u0007\u0013eFw\"o1w\u0010\u001eƯ7\u0002؄ 5\u00049\u001eوS\rgu?\"N,\u0017\u0005\u001aR\u0014@4V\u0002X悸<\u001eUԚLf#Q5\u000fQ\u001c‹Vag*P\u0001LP}\u0016 z\u0017\"z\b\u001f\u00154m+#n|\f:Ic-Xo*~To\u0019j6L/ 8Ju,`a_C\ffV\t`\u0014\u001a\u001av\u0004\na\u000bZ\f\u0015\fS\rg`\n\u001f\u0013\u001a\u0004 K\tPc\u000e>H\u0013Ũ\f=Gc\u001a|\u001eI,\u0016'4\u0007-ʫ\tTZ\u0007 6!\u0000@maf*MDO=YCs<\u001aOB)\u0002w4 \u0006Bg.#,tBn(۹\u0018{\u00180/\u0018ħ1\u0016C;\u001a#\u0003/\u0003\t`U\bYIͧ\u0017?^c@\u0005ᆪ\u0017D\u0017\t\u001d\u001e\u0007Yf\u0016\u001b$U#x\u001c3\u0004Ja\u0006+Z\u001d&\u0015ۊZ*\u0013\u0011~RpGe#mߝ$~\u000b8Hd\u0016t@D0vsh9um7CT\u000f\u0003^1RsD@#\u0016c\u0006R\u0014=`p ǯ\u001d({ǩ$[a\u0018H\u0018ǭ7\u0011%GY2O\u000ePM\u001c\u001dPFu\u001c6\u001c5Ѳ)Ѳ/ O@LPje1+\u00102\u0005O9:[\u0001RC\u0018~&zY~\u0016~\u0007Ժ_1{Iay*{Qzqz[yge9%\u0005\u001a_Qbs2dցG\u0002\u000e\u0013Y\u001dMwĮpγ-gTp+R4b칓d8uGk6$Ǖ$#~Tk\u0019zKd'Pg\u001fͩ\u0011'\u001ap;_rFY\u000b\u0014Sb\u0012x/\u0018{\f\u0012-;\b\u001dؾ[ \u0003xeg%\bV\u0010[|\u0015>/=\u001e-|\n3_iI\\n1[n\u0017hDbr3\u0012=Wv\u0014A-7ۍ\u000fbq5T0{\u0010Kr{p4aA'\n\r\u00062MFR\tއ$\u000e![\t\u001f1\t^c\tR\u000e8Te'Xm3^p,0}LT3=˥4%L/\f֛!\u0014nb(\u0018\"\tRb+Zm\u0011oY\u001a3\u0011rc1(~g$deM\u0014\u001dכBb|d\u001b\u000b\"\u0015!EiZk\u0010\"t5l\u0013\u001aa\u001a\bSY\nUJ3y,M1F:\u000b?4[[Zx$H=WC\u000e\u0019\u0005\u001b'\u000b\"X[\t_9~͵\u0002$s+˰}RpTƀJ\u0013\f\u0002MWma稾D\u0006T}=wm\u0004qfz\u0017uH9\u0015n\u0016n1ax\u001a'Ge\u0005j:)/<;]w\u0016B{Q̟a\u001c;bz.\u0007ꦫf4]z(1б\u0006zyl9mH$GqdX=qQ\n-L\u0006\u000bj-Oڈ_\u0015\u0007k\u001f§\u0010\u0005PD)\u000fZt!G}\u000b!X>(gi)\u0014KV\u0000gXűʭJColp\u000b\u000f\u0005g\fKb{\u0018E<1Xl)L/<3\u000f1Qx\u001c|\u001a3m=;lo\nj61\u001bNT\u001dW|8^K'9FO\u0001c\u00183e\u0016Gg.\u0017Uf3\u001d\u001d>{kۮz,_p&z_\u000f9\\\u0010;\\9H}@sVQ;%\u0019\u0002\u0005a'M\u0004O=\u000e\u0017 /r\u0014]c?KS\u0007)UwNƱ1˭EQDI:\u0017jy\u0015dK}\u0004s |H\bH\u0004R\bHd\u000e\u0014/\u0010IDQb\u0011旾\ta·\u0010nKbrǑD_p\u0012n)Ϯ5G-COileSZe\u0017\t\u0015ۊ\u0016~F\u0012(\u0016\u0004]O]g4~5xS\f\u000eDh+|bz\u0018B^%sy\\ސڳ?Efݟr#9\u001ciyf\bpi,aw,y\u001cB^f-N%ٮ\u001b!Pj9\u001fncI\u0002e\u000br@d,V\u001c>]m.L\u0013F2\u001a:M\u001dJf\u0001R7m\u0000Dh;c(v[A9xoڦc^7\rL\u0000:O\u001dMM\u0007d0r,He4|f\u0016NWl\u000fx\u001dUK᣶h9^\u0003\u0005Q\f#Y=T\\ʮ=+/4DZ4q/]xc~ey{ax95Nyrn@s2`\u0016B0ۮH_P\u0007#]4\u0018g$=`\u0017/?Hޣ$i.HmD{=\u0007w\u001dΓ\u001dײD]hez\u000eKRl\fu\u001bAN艮v]T+\u0011-ihq^#YX?I\u0011_\u0003{3uQ\u0004{;a渝j9nxeh:L7\f˻,r)\\,dߕ\u0018r\u001dp%z\\\u001e,bhF\u00148u.Jp\u001c'w+ǁ\ft0KݯSa\u001ezPc&Mxdϩ q+KEE0|QV9\u0017D.< \u0015Z\u0019}H0t%K1~\nU[\u0012V\u0013=e$-0_D\u0019F\u0004o8\u0018&[CI/YjK-3]ˑ \u000f;Vv\t4Ke zB_x\u001a)?r\u0014[\u0010(K1\u0003i,\u0004)\u001cq4LP:fV{vuK'\u001dIo!bc\u0011jc\u00034][2\u001bVAh7~~j\bl^]\u0003FS9Ne?\u001a!͎rlH_UW^v)JEs;e:v\u00035烾9#JS͇;Z\u001d?\r@9=HA\tUt!/\u001dP\fGilt\u001e6fUY%1~n=M=u8M5{V\u0003\u0006O\u0019\r\u001f\u001a-\u0006V[vC95qR|C}̲mg\t9v\u0003)-az?RP\u001doʅ\u0015q\u001ah\u0000jo\u001a4ϵ\n{^ndi6[\u001aO.z%\u0011Ё|\u001aF\u00051KxLr~l@oKlxn<\u0017Z\u00030v*.ad5Uꖻnx'I2%qQ\u001bO\u001a\u0001hf1,O\u00046wҏ\u0005L\u0000X:?\r]՚\r`j=`׸rxm\u001bo\u0006:'y~ҹ\u000555]K\u0007RtT\r5M\u0000K\u00055\u001dH(Md\u000e}l1t\u001b.\u0000Zx\u001fLkp?RTw\u0015NWm%ldM\u0004(ȑah8\u0014rTu\u0014x\u0014&>#-g\u0018z\u0011$4_\u0017fZ$9@qznʍEb6S8\u001c\u000esY8^Oyi$48XiU\u0004!1?H(q/Ns܋U[H\u001eG\u0011r\u000b1<α\u001aI*\r~wՒ1`\u0002%k}γivf|.)\u0003BnTg\u00168}n\rm, \u0019ᴒYP F,\u0010J4N9\u0010:sZv׮{n\t\u0012ٍ\u0017^\u00075TjXu\u0007\n\u0003Ѩ\nJ\u0014TvW߸qS\\ӹ\u0014t=]q:v\u0007垂Lcst(\\SX\\O\u0003s!FU;UŪ8F~쀀\u0019\u001aN(Ic5P2<+6wVGTڍ \u001bS@k\u0016xk\u0017@ixiٍr^&\u001e\u0005\u0019$o\u001a\r!2L}к5nꌀKduZF\u001f\\\f\u001dj1:lW.眆s`Jr:\r9s%{ì!fxH^4Q\u001a\r!\u001bEݳ\u001a^Yo\u0019\r)^笚Ѩ^,j\u0004МxR.HRd7ZV6iN\u001dͦx\n:QEDvg5dVcGGtn;V&,2>eIEwO\r蕎Wipd\u0016\u0010},q=i\u001c7sn*3^V>g~Q:\u001d\u001a+\u0004@cn\u0001r:vkV#\u000b).\u0014TAw:MfM-瓾9!+(!2\u001bYxSc5\u0017=;\u0006+4\u000fay?2\\05\r+w'̢]v~)78Nn,i\u0002PVn\u0018sg'}96'3QSqETf\t;ZsD]\u001bҫٍf\foYex@[5\u001bO@h5vSm\u001d/(!d5X\u000b\\\u001bD_\u001bB'߼눾f\u0017`d7Vh}11\u001bH]fx]n]J^쒀ⰆhP\u0005`\u0002\u001ajٱ;\rh.F\u0006t\u0005;u\u0000j\u0000T\u001bAhjfAI1\"l\u0015cxX-;rsZZ.VP\u0005P@i6h6nj`ev2H3\u000f$ҳ: \u001bQ.\u0005,h7~~t@Z:L.\tlˈ.\u0006znۚx?;FC+-W\u000b\u0005~~w\u000fa6\u0011;a43\u0002*u\u0000h\r&u^7pq,VP\u001cJbl$j\u0016(VqҽjwѬ\u0006v;fkfASWVq_/nys_~\u0011f\u00168]44qC%ye8gVn\u0001,E_\u0000p0Jv\\\u0011\u0015\u0006Џ\u001bo'ct\u001as\u0012֙G\u000bg'?\u000bTZ\u0019#8%9\t\u0014+m4\u00045f\u0003DHv@J\u0004\u001e\b)َ3\"Gj<\u0012C|\u0007\u000bӂTж?=\u000bzwNC;.\u001b_\u0017QZ\r\u0015BR\u000bjkD꘍i\r]\u00055}Է^˝xt50\u001eMc\u0018D\u0019\u001fDO`k8S\u0014dEnr-̰C\u000f\u0014J3+\fM.\r}\u001fI}A8疽+Tf.Lp\u000fJK !Uoc8\u001fVzy &(qbMpz@>QSdơ,j\u0017[6-끂s?j\u0016B~DnalC\u0019gο8x6.'-cZf\u00195XРZ[\u001bj\u0016f\"\u001c|OP1bi\u0007Fv(5\u001f\u0003\u0012󹊵1g8%-ǤzMD9_;T=g䘴@\u000b\u0011̵'\u0014\u00109Hr\nX]\u0007E=8fI!6M`P\u0016srcr`m=kSE]Uјݗާ\u0000:A\u0018A\u0004i_mV?3\u0003,.Wv('y\bR;\u00021*\u0013.\u0005TP9k\u000e4\u000fbv\u0017G*4+\u0007lم\u001atKUfxU@k7Jav\u0017Ȫ:N5͹uy\"V\u0019\u0012\nCM#]l\u000fZN C\u0019)4\u0017>\f,]\u0003\u001d,\u0015w%dfWV\u001a2=\u000b \u0018[rF\u0002\u0004?\u0018\u0001\u0000dT\u0007\"u\u001c':P+gEg0\u0013\u0018ltEʅFgC/l\u0006RM3EVvەq\u0001Jsz-e\u0011\u0010NH0Ce&Bg8\u0019yj\u00048x\u0001fz_CL\u0012\u0001\"p\u0000\u0010\u001b+CL;(Uh=\u0006f\u0003\u00182\u001aiZ\u0006\u0015/\u0001\u0017mŶ,UwܷKF\u0015\u00157Na\u0006\u0014Ԗ{nr/\\'H~\u0015@\tN:հ\u001bM@\t\u001f'T\u0007a\u0013vp-0DTh\u001eF,5\u001b\u0018o%df'J3t6{\u000e\u001d7x\u001c\u000biG}wDb^k4P1\u0012\fNdnWMt\u0007+*\u001d\u0015Y{&TLj@\u000b\u001f\u0013\u0002'r\"\u0010aj}AhL\u0010\u0011pa*Ϭ\u0010d؛\u0004!\u0003)T0\u0006*]rS]Ŷ\u001d2\u0019a{\f\u0015\ft\fGX7#9R,yh\u0013e^&\n[q+L;z%bHlKP\u0000R, G-a6ˆ\u001a`\r\\X*|x\u001d`\u0015`i\u00072ֱ\u0007 7͂\b\u000e\u0000\u0003&$\u0011$9\bXHSeY}׬aw\u001c$T:\u0005ys1HDM\u0015[\u0006\u001f4\u001e3\u0019F5\nR[\u0000He\u001a\u0003EfƨU͠\t\u0016!\u001f\u001c\u0014`1 e@\n\u001c\u0002!ʩ\n7A(.\b\u0014\\@\u001c$\u0004\\\"l50\u000f*v7\tZ̓гi ;x\u001c:r䚀Kdw?[4DϪ,k]Uq=KrҺ\fn(vbc8\f3O\u0006h\u0000\t: '\u0004BHl<ۉ*m\u0004P{‹֌@\u000b\u0007-ӯ\u0014U\u0007\u001f9i5\u0016܆\\Vl1N/\u000b4|'QjI\tZ β^w\u001cBcb;9-ݎkFc`\u0001J=tĚq\u001eFOR\u001b\u0017]\t+EyDx\u00168jY\u001f9b&54+p\"h\u001eC.\u0013rvZ.NkvC\u0005\n7,\u0002\u001c\u0011k'b8\u0016=2\nb\u0010'0\u0011\u0000FV,̒W\u001d(\u0012>t(t~X}\u0003-Z\u0006\\0q*0bF\u0000\u0005+4)\t#u\u0012.Ω\u0006bTO;P\u001c\u000b=r,tL]\u0013+[\u0013$n8tܞۀqG,{NF\rFp\nmE\bށ'h->;\u0000\u001c+_㄂tY{.}1\t9\u000e\u0013.g†'\u0001ÅB\u0000\u0013\u001e1UZv\u0007>J\n\u0018虂\u0000REp\u000130\t^`F\u0001V\u0004,S1\u001c 6\bS\nMC\f6į}\u0002J[r~\u00158Ph1x@~Vm0Ul%̮H,\u000eZFo\r&٦cR~GiuZFS;Η$Ўm\u0002\u0000F\u000f\u0017aV]9f\u001bJZ(\u00055!\u0004Ѡ\u0003ȉ\u001f1\u00104^s\u0003\u0010\u0012\u00031X\u0010X\rL\u0007x\u0004\u001aHQfE`QB-ŋeQ\b\"\u0003-U\u0013Z G/\u000e/1nA\u0010[*4Ԗٷ\\Ɜy\u001fC{Hq\u000f)ߞV]\u001a\u0015\u0002\u0011>H )C\f(0\u001c(:5X-\u0004g ֒VwO\u0001\u00142\u0007_j;UxBz_Dí z3vBTi\u0013tio1ͱ)',\u0007\u001f\"\u001a\u001c\u0013\b)Cl#Cg/Ėv]q굦(\u00041d$|&s\u001f9CJ,f\bͶ\u0015\u0000߱0@Ji#5W\u001c4+ ar3\u0000C%\b,Mr\u0002\u001af0\u0003ō\u0007I\u00024\u0012r\u0000\u0013Z\u0014\u0000\u0016D'\u0005>[\u0018rm\u0018oW\u0000'bi$\u000eN\u0010&g,pfڦ\nPF\u001aZ\t&\n~avl\u001c)?rZQ2ә]G\u001d$w\u00185\u0010<].Y̓mf\u001aDo%ʰ6eMM=g\u0018 4nMPzW\r󋄰(ӵItԚ\u0015\u001e\u0013Y\u0012\u0004\u001a\u0019Fr\u001b~ކ^1ϙ/vA\u000es's\u0002v$3\u001a`Bx\u00020\u0003\"\u0011ܶxT+gx(w\r$4\u0016GF:\u0013!jI8tu;?8ulnHo5[2\fg\"U \u001d{\u00012(ҊÇiL\u0002\u00020p\u000e\u0000I\f\n\u0006q]\u0001H=\"*晞C^w?ܲ\u001aN]]w\u0015Szw\u001a\u001e\u0003-oh}\u001dt\u0001p\u001dw!f\u000b\u0004LJi,\u0018H+\r0F\u0018=Zl0H\\\u0007W\u0016|R`\u0007#T\u001ddV)[g3\t\u0006U\u000bKp~3\u000brP`;oDUYO\u0004\u0010R\u00102\u0018&=Pd,@\u0003<\u0000e,we~\u0005 !7%\u0012>Th;vbB)d=w[fzE)a0v?/\f)fw\u001a5|#%\bӑbd~O7A\u0016h!r'I-\u0001(l\u001c\u0019m}&(\u000eS}Er~\u0012J#n\u0014<\",>\u0004#Ms\u0019,6^yHrݟԐFJ\u000eQAHEO`URtF3EqZs?H\u000f\u001bPB\u0005sCGO\n\u0004\u0016\u0017EDZUAuK\u000e\u0015\u0019\t\f3E~0i\u0019JTLDu`C\u0006!T8Jm18\u001fY\u001e#\u0010\u0010TFԮ~xL`#\nJ]_k*0ޥIޣ0*N\u001eh\u00065uֳrMPB\u0000@Љ\u000b0~\u0012Zm5X07 7l_Q:\u0018Z\u0000^h:F״L5\u001bC1eԪ!lZ;Y\u000165g\tM\u0005}o\")8\u0015&Zۉ22\u001cp7jb|qۂSu>0\u001e\u0000\t&U8\u000b\u0002 )&\u0017\u000b#$jUf2l\u0019_C\u0015k;^zLUuekj\u001e5,-e\u001bϴ|\u0018F\\mQ0p9U1\u0018M\u0006\u001fq\u000f\u0015+Th\u001a^\u0015L^شZ: 3?iEq\"\u0013ښas\u001fU}wb_TR9ݓ*bt#̯4\u000fU4\fwܖ'+5\r1R\u00110T-W\b\u001a\u0007Ռ>Xu\u0006![`D!<\u0007垈t@@.W~\u0017B\u0014UqZ3RvA|\u000e\t)9\u0012\u0006X5c\u0015SR#vN\u0004B]m$.{tq2㘀\u000bhn\u0004\u0015\u000b \u0006\u001fJ\u0006'V\u0007/@\u0010&2\u0010Y+\u0010\u0011K+eJˉٷRP\u0005+F\fs̿y.an)T[Zv@*[Z\u000b9\u0019+6\u0017=Ms\u0001\"e\u0018\u0017%dFcD;dac4\r~LlmM۷]x~Ko\np1Pq\u0007/XpъXu?\r\u0006O#(\u0016\u0014k~qV\\Ć\u000b\u0000\u0010B<@q>$~؞NTZ\u00031z\u0018\u001cYر~\\ʸ@i|$S)\u000e\nr냾uRTxٮԮEB}\u0010\u001aō+(\u0003%]ax\u000feՙ\u0014fBPRy81.\u0019cY\u0014\u0005\u0019-2\f\"IJ\u0014vἵ[\u001fb|\u001a*\u0013\u001aQS\u0004q݀z\\J\u000b>sIi|NyP^cVf=,\u0016ی떉!\f+լ\u0007!Ϊ\u000e!Z\r\u0014\u001dgTZWl.Se&M/7\u001d\u001f'Dz\u001e\b\u0003BwOBu< o\\\u000e\u0005Iv\u001bN{iN\u0003]?am.fb܀zj\u0013\u0005Jy\u0007R\u0014_NU\f\u0004EUe#\t&\u00072n\u001fp\n0Y\u0001\u001fb~\"@\u0001@ʔ2_\t\u000fF*\r̃\u000f).㨥vS\u0013\u0000\u0007\u001enToY\u0002B\u000eS\u0019\b)4\u0017G,7\u001d-qSo.C\u0006\u001b\u00128ȌY6H(.\u0007^M?I73n]hFU~\u001d\t8P5\u0010U\u001d=i`7(\u0018\fP{\u000fX\u0003%!Rt~mc\u0014Xa\fX\u001dj~6R4\u000f\u001c\u000fݿH\"t5д@(wGZ|\u00109Ce\f7]/\u001fk.ChuFfIn\u0001ij۱5_xEas\u00158*p\\\u0010xh\u0010P$$g\u0019礂ڱ\u0016'Z&\u001c\u0010Qw͆2ZvbQD\u0016\u0006[ ň5\"\u001b8:=XDQ5m7ZTjsYo܎M\u0019uTwy֫$v\u001b&\\n(=p;\u000fY\u00020S\u0017\\~#K\u0015D+;\b\u001c\u000b/v\u0011DШW>!\u001a\u0018rWb=MSjq;p~MqEA\u0017g2bA~\n\u0014KE\b)h\u0017@u\u000bt]˖r}ivsʫ\u0019OB2saSe!Õ&lbl|u<\u001d\u0007#H0[/~C]B'M\u0001\u00106_\u0004Jp3\u0018ETFGS\u0001\u000b+K$\u0016>Np\u0006*Q\u000fX\u0016t:Zm:ne?nCP,Ԏf`jK\u0019\u0019OߎW~9 I>r\u0005缈8\u0004/O\f^\u0006,'\f\\\u0003M\u000bDYEߑ(0c\u0018\u0013eI:!3<\u0007sDAjCo\u0014\u0018§\u000b\u0014=\u0004\f\u0018N8JVh\u0011r\t\u0012w$O\u001fV{+ul/R}d_\u0007\b.^m&M'8\u0013:kpTB\u001b\nT\u0016j\u0015<\"!I BtrD(\u0015\u0001\bfI\u0001\u001dPԄ\\f\n\u000b\u001d𝦉C8\"Q\\\u001bWPPۭ\bJh t0L4\u0006*\u0002\"S^ͿDQ+桤f-\u0003e]-A[i\u0010HT\u0019hL+ҫ\u0014>GM\u0011)\u0019\u0000%n\f@T\"jr%Df(7Q\u001d޷(U.x^H;#!\u0010P\\.\u001dk].\u0018\u0001r\u001cQJ\u0012D.1Nя_>Eq*BL|\u0010B\u0004\tT\u0019\u0014^r3a~\u00018\u0014rUOYb\u0010Fc\u001cv|\u0019\u001dQ[\u000f\u0012\f\u0012\u0014J3\u001b1v&|\u0017j1\\U-W\u0004$:\u001a\u0013\u0001\u0003}RAj\u0000O\u001a\u001d>\u000e3Ks\u000f3Yi\u001cl:Xi][.j}Yy\"S\u0011\u00135⃅f>yNE)')b]ђAdtZg/Ȭ4\r-ذ\u0012\fכ\u0015\u001b\n3\u0015$\u0019·e\u0017ϡuy]vKVwX7e)v\u0010Cvab1潄(\u001fJS\u001eĆZq\u0010?l\u0014dzGbn>\u0018\u000e\u0005\nd&㦌wSFq<='b\f\fn?۲n\rP:ůr\u001c߃ވM_mϝi2c0t*afy\u0014&XQpe\u0002uԢbO9sP\u001b\u00063=\u0010p\u001fr-J'uYu;sjr{.\u0016Jq/H9\b\u001b-\u000b/Hr\u00117Nc0|Yw\u000b0E\u0014?\r΢\u001dC\u0012`#tE\u001a Z.\u0004d#Uy\u001bV\u001bf:Vf\u001cz#G8QcxԪ-zGAs:\u0018f\u001bJl߉E{Neiί8mF-Z\r:}7\u001dk8\re{Rw\u001c\t,\u0018Ĭ3gךJ+R\u0003\u0006Y\u0001dD'R#[\u000b\u001e2\b2?\u000e\u0012=*\r鵦\u0005R};\r4&Y}u\u001dG^WDc\t\u001d07\u000f \u0018sZ4\u000b`@1\u0000B\u0004rz?8d]H\u0002CM[\u0002\u0012#\u0005\u0017%pS)vE\fc>q~@fmF\nm*\u00051k]v\u000b\f۱9nwLS\u0000L^fϘ\r' \u000b\\k?\u0004\u001eU.\t3b\u001e`\u001dB0\f\u001c\u0015YTi\u00110\u0019:hჂ\u0018l\u0016V\u0002@X\u0001у\u0004\u0000\u0018=K\f,>\u0000Gxg\u0005Sˀ#6A\u001b&qz}\u001cHN2S\u0005L)ֆh\u00021a\u0006\"Fm\nLD܄w6$יкL\r6#DaZ\u0005A\u0015%&\u0012c\u0011`>=Sg1Vl$˯\u001b?턂tSEs'51\"j2\u001aUCd5uOϴQOm<\u000evߧ@}\u0015exbV\fKSj\u0014%݂L\u0012ى^}MU\u001b&3\u0013}\u001bĞI(L\u001ci͐{\u0007:\u001f9\u001bh\u001f<8]:k^t`39mY݊\u0011q6\u0002<\u000f \u0017NU\u0011_bq릺$3d|$j#}jdd6ӶT;nt D+5\u0012t\\\r?Y~ٗVx\u0011.Bs\u0000xx)CS_\u0006\u001d\u0016A0\u001cڦ\u0003\u0012jҋ-Eui?KӬljS\u001c/[fAS\u0013Z\u0015\u0018£[@\u0012T\u0007BwDEH3%A9\u0013\u0014\u0019\u0002 >\u0011VC%+2\u0010moD/M\u0018v'}t\u00121Ij\u0017+93ۖKbx3݋\u0007\u0017hW\u0006\u0018A\u000f0j\fXe`eE\u0001J*N\u0017]̵@\u0006K%P^_m'Te'M;ʓ\u0010\n\u0003\u001cG|\u0013oY~_\u0010pdҐ\u001coDV\u0005b\u0007.2,ke;3f\u0016\u0017[\u000bb\u0016\u0017~Z`\u001a~\u0004\u000b@E@G\u0001\u0019M-\u0011FrMe\u0017^r(Vw\u000f;Um\"˯/+Cl:'M2X}P\u0015.\u0000\u0010q\u0015,4\u001c\u000f`\r0sfvA:\u0014MW,\u0011i\u0002\"é\u0002Z|\u0017(!F\\ⶼ٩^\u001eӝb+F*D=]ρ!ՐIf$̼]y\u0016f\u0001\fRQiR@1\u000b>0\u0002`…%\n\u0016'\bN7&VrcIfM_o:ѳ\bnAE\u0005gLĞѭ{.9u\u0000>\u0014%(}1\u001d?p\u0004^$\u0001B$V]{'\u001eT\u001f)\b2v~N\\:Qf\u0018t$v:Tk2L1wn}/疂h(8\u0013>,XIJxj\u001e\u001fUn\u00102Jm\u0018-<&p\fPqXH\u0002DPi\u0002L\u0012WMy\b\u0015H\u0001\u0003\u001dvH\u0015 \u0018xqe`w%0Vy ڀXr_9GVyrHp zPg\u0016h.4M!8%=7\u0002 b\u000fT\\\u001cp\u001dr3]\u0014g\u0018n=r\u001f7Mm=ͳ/A,L1$\u0019+,\u0017w\u0002#yDn\u0016A؝eY\u0007k9$-Ķ\\\\nF*D\u0019G.\u0018nƙ<\u001907\u0016y?(YOBcwΪB\u000b\u001cB:\u0005V\bR\u000f1!pL\\=U\r\u000bK:Z\t v'NGG-:Yڍ=l}\u0011_Ē\u001f'2\u000f6C\u0017*5\u0016\n3\fÍ(BUf-\u0018nEY@\u0003&AȬ\u0005p\u000bY~RO-\u0017E@Mw7]\n;A0O1\u0012;D&N+\u0017ѺW\b)r#\u0010b\u0007\u0015,\u0013r@҄k&#NT,oGm@\u001e\u0007L^!zδ?&\"\u001e]CUf,M5'\u0018\u0001GlHSC\u000b|\u001d'\u0003u\u0010\u0001\u0010-N\u0010/\\,em¿\u0000z\b%8\u0017\u0018+]06\u0016?x\b\u001d+E(bF첷@RHZDV]x\u0017\f$\u0016D֛d湔\"\u0018\u0007\u001c%2\bT\u0007Li\u000f7XfB:\u001ej\u000bsTG\u0001*áx\u0003%C_n t1WcN{\u000f4\f\u0001\u0019E'\bZ_\u0015\u0000/(K\bb NXm+N,*5rs$ǐ4/\u0001t\"sv5gOnhX\b\\\u0004B]këzOԖ޳\u001e(^aE\b\u0019\u0018\u0019\u000f-\u0012Y\na\u0014\nT[G~D\u00028uFAZDΔIRL-;Nj'Qz\u001fR[Op\u0017)Ԝ\u000f9b Jam-:W\rѭWu$e8P~E)֒DY7$ +\u001fbdQ=?`i3\u001e)%\u0013>v:̷S݇I;xܳ\u001a{a-Xf(0OJCqv\u0000\"c\u0004;Wp\u001aRQ[\u001f\u0014.\u00118Rk\"zPg$-5g7\u0010j\u0000\f4\u0004ΐDJ\r\tb\u0003QvHWMܮrg\u0018q+v\u001fp \u0010ZG82\u000bA֢\u0017γ 햌O\"\u00112\u0003\u0011&43P\b\u0018Ԉձ\u001d#x\u001a\u0000D\u001c\u0015\rˍd\u0019`cD`\u0013\u0000&{ feH\\Rn\u0015ђ\u0000*W!d%H/4\u0019z,jX˱\n\u0003̐\tn\u0003\u0012jpvqm\u0018\u001f̂zӯ6\u0014&\u0014¦v\fK̈́P\u0001\u0013\u0001OY\u000e\u0014\u0019\n\bSZU,\u0007\u0003ʓ,JY\u001aOy}g\u000e,'「}&1\u001cͶ=\u0003ժ@Jf\u0014|8'N%+65>g~\u00147ჅvRTxSٝ\u0010Y\u0017/\u0002[`7\u0016)y\u0014&Ŗi^2z\u0016zslYї̎YQ*\u001c&x\\\u0014<\fS([`7\u001ejX\fk\u0019VݶKBq\u001eU\u001e\u0013\u0015]f8U_\nυ\u001d0\u0010yH-/BbKI~Dyb(M>\t8e\u0010+^l1\bQ\u0007NqY.)h\u0006\u0005EAp\u001e6\u0014(x$V-ܞY/|.x\u001d\t\u000f\u0001`^}\u0006*YubUZ\u0013lwCA\u0011\rj\\J4+0X\u001eH5k㷞)z/4܎Tmi\u001dۛ0{\u000b\t\u000e\u0003\u0015KiTLa{fw/n\u0011l9 UM\u0014aŸ\bbH~y\u000b\u0014JiͲB˰\u000eYz0'z?4}3M<3*j\u0016>\u0016;Zh#3\u001f帖CA-L7UxqZG\u00070l\u0018~Q~c\u0016gno?+\u0018΃Ѫ\u0010\":!E'44\fn/>KPLЛ\u0010\u0002N\u00030\u0012KA^'~(\u0018^\ff`Vh4{\u001fvtXDf4XYf\u0015TX;Nq\u001b@EUۇy,\u0010_l2`|\u0007gQ|Sv\u001dP\u001f$Wn\u000b\u0005fbeZ3&\u0013\u0015\\\\Q.KMTáG,\u000fԊy`o#N\u0011eYL4w\r+sb\u0003~H\\l7rƩ4z\u001cߍU[w̬Okp\u0019ý &]Mt9.\u0004-j\u001cl~J^n%|$\u0018'0yz1\f[\u001d\u000f\u001aˆ\nx%ۏg\u0002`\tj595`Z5C-2\u0015R|n\u001fy젂qPۏ/[\u000e\tvt=\u0012̹]~qSCdtI?eqSCcq_Jo>\u0011#]x\\\u000e\u0017) @Vs\u0019F,\u000fb[L2\u001eפzQr\u0005ʵ\u0006){NC\u000fZ\u0001\u0013P\n1Re4L\\p\u001anuU?VG~\u0012\\\u000e8}DZ0p/3^y\u0018w\u0018'Æ%p`\b-U-'/d(~UvsLnZ.m%\u0012\\nF\nֳ~etOi}\u0007\n\u0000S쀱\ti8?'(v\u0013[ǣrs3P='*xbU~̾R^\u0010=J\u0015>Yi.J˞c\"z\u00018\u001b\u001f4);[Y~\u001fۍ!\tZ+~\n>0R:%c\t Ypyv\u000e\t>f`v\u0010&)oAQJ\u0004zf> 8\u0000P\u0014&KԀK̄K|{5ވ/\u0000\f0p \bd\f\r\u0011{\u0013KTZ\u0018?q\u001al\u0018\u0001\u001e 'PD\u0013<\u0004SY\u001c3\n^\u0013bRd\u0012P܆\n\u001b8\u0019?\"\u0016B(3uAL9\u0000GhY*@(\u0004\f)0q^A`N$d\u0010B\u0004=(50-\u0007@^\u0010\n\u001e\u0018\u001a;47>stream\r\n'\b \u001aZe\u0006ԺA1\b~3Ei\u0018J85\u001ejSr\u0018b n;Rg80\\\u000b\u0013\fOA\u000bV\u001a\u0010$(\u000fhr\b\u0014\u0001'\u00041[3KԋHU\u0006\u0005H̲\f[3bu+/}\u001f\u0015[\u0005\"?\nR~,Sjְ}\u0015Q_l\u0010X^3~[gD(\u0005(l\u0018Z\u0019X\t,?\u0004:a\bAQR\rd\u0007K\r9%`'\u0002\u000b.\u0005YM[\u0004L\\JKbp!7^\bd\\\u0000*|*|\u001ff\"@f5H~\bb\t2K\u000ft\u0004J\u0000S)Vl-Nf.zE\b')\tTZ,N/7Ug{kag0A\u0014GbS-'\"ZEH\u0018;\u0011\u0017\t\u001e+5\u0007(C\u0006`p\fL\rT\u0016h3Xh!\u0007naF\u0014Q9\u000f4Ju\n/t\"\u0005\u001b \u001e#wNme\t@4\fϩ\t8u.x1z[x\u0019?p\t\u0013˂\nH̐\u0002L\u0012{u1z\u0011\u0004\f},Ŷ \u0005\u0015FI5\u0006×e@ě0H~\t-ENמ\u0003\r}\u0003QYr^Ȓ\u0001\u0018Ť\u00109Su\t`(\u0002䠄 &J\f\u0012\u0006\u001a\tb\u001fB\u001b\u0018\u001bl\"(-\u001cY\u0004>]p8Q\u000f4,\u0000/(\u0011`7$\u0000]'\u0000JC\u0015\u0000\u0016\u0003`F\u0018MZk\u0013\\\\\u0011ZV ɭ3\u0015=%:\u0004\u000fc\u0015\u0003\u001e!\t..\f6G\u00061@j*~Ehl\u0005\u0018\u0017\\_\u001b\u0005\u00071F\u0011)4\u0018)\u000f7DjbV\u001c$z\u00052F\u0006,D\tbt\u0017R-Rj8W0rkb\u001d[z@P\u0004\u001ct\tPV-ἂ q:V~\u0010nS)/5\u0015:Jt\u000f.Ak\u00116Oe3^\u0015_$o8\u0010;Ri3q?hMǩIj7\u0002pX2\u001cA~a\u0007\u0003MֶO,rlme\u0016\u0000\u0005댆u!A0\u001b':RR\u0006\u0000ilKQRdG\b\u0011;Ne=ӳ$\u0019'f\u0016|t\u0017p-? @\u0006\u0015\u0000\u0017\u0005+YK\u0014̾\u0013-}\u0018a:1PcA\rP\u0006-\u0004&r\u0004\u0011X\n&sEu\u0000 S\u00002\fyz=\u001fx\u000f8\u0010xd@n'J3\fj$\"I^R\f{!Z by*C\u0013\u0000:P5+\u0014=2\t/Cn\u00153Rh\u001ab\u0014`@,i2\u0013qD!\f\t@y\u000f3G\u000b1E\u000f5Dn\r:Bq\u00060\t`\u0012\u001dI*s\u0016j\u000b/\u0002GiɌ\fU[\u0007\u001b}a\u0015>9֢\u0014zx-0\u000b\u001a\u0018#\u0017\n\u001e/\u0019®D\u000eQ\u0003,z\u001e\bjU9I\\+|\u000b|$Z\u0000 H+{\u0003\u0016.\u0001\u0011+v%\u000b!}\t֗0\u001e\u0010AHm]\u001fD1\f}Me\u0019Cx=\fC[l\u0019v\u0013h\u000f`\u000b4_\b\u001fԘ\u000bو\u0013km\u00035쁕\u0011j́\u0015)\u0003<\f\u001a!\u0010CF$cj9&\u0007Ltjz#g\t\u0000\t\u001cQ\u001asv\u0000\u0004O\u0012\u0004\u001fY\u0005\u0019+\u0018XOϡh\u0004\u0010ȩ$3\u0001\u0000\u0011\u001f0EN\u0015\u001b\u000b+\u0005\u0017,^Xِ͒^t\u0012\\*p*ٜ:Uc)o1M4m\u0000'\\\u0014x2`\nWiU`pVo\u000e\nG\u001dX\u0004 3\u0005*F\u0017/=NUlÍ4\\ \u001ajU\n$T]Z\u00032\u0006-\\`\u0015Z\u000bNf\u001aw\u0011t2k`\u0006\u0002\u0017\u0007\n\rDSڈޕ\u001b\faX^\u000fď*̈́OTYT0\u001dK%ȱZ!nNf (ϯ\tT4OԚBa\tN\u0013\u00189Pu\u0018:[v\u0011>Nd\u000ebj\u000f%՚e\u0014Z\u0007$9\u0004/z\u0002N\u000e\u0011<\u0005iҬjc\u0000\tn02&e_#Q-Ͳey[q*KY02GkfvK+[\u000eRDTZr]Ӕ$~\u001d@rI\u0013\u0000\u0005&D\u000e.Sl2rFh\u0006:6\u0000nMg'e=Ik\bmα\r1Tg\u0011P2~|\f<\u0014ٳ\u001bK)\u001dEX\u001cOڮ#\u0013\b6d\u0018\u0005\"4{\u000fMi\u001d\u0013\u0002\u0010N4h!\f#@aH\u001e#u\u001f1j݂l\u0002`b\"'I=slבSXqB\u0000cbDiﺕz.iאabAv2c\u001d<{x\n\u0015\u001aN\u0014/Zr00;\u0015+\u0017\u000b_U}'ʖqLd?HJS\u0001̲ td\u0004*Bj\u00147Sh!X\u0012|H\u0011x t\u0018h,4 Єۮ{\u0005\u0011.Vj\u001fhDg=*f\u0002\u0010\u0011B(l⼊\u0012ݗTƠEw-\u0017\u0004.]0ʰ<\u0011wIf\u0018\\`ex_B'J\u0017)\bPd\bRa\r4@@сQx\u0006!6\u0003\"Ю\u0011=Nc&H\u001c\u001e[\u0004n;,:\u0011w\b2UI0r0\u0003\u0004\u0016A'G1~\b\u001c\f1E\t1W\u0003$*\u0004bX\u0010TY\u0013;I\f9Kc+Xn2[n\",\u000eb\u001a2\u0003Pi>\u00028R9x\u0019WrT\u00176C,x8Nw\u001cxni\n34q\u001c\u0000\u000f@Ԓ`CF$Pt#|Qd\u001eȮ5\u0012\"NO\u001ax[Av0~Qj;js/Qg\u000fp~ |M\u0017E-\u0011>Xn,[w\u001bMkO\u0002t6ԲPT\f*\u001c!(U}`844c\u0004S-]\u00187s֢&slh\buDv'V~z:$~Yv\u0007waw\u0004ֈ4\u001fIew\u000e\u000f\u001aSq)ɱ>E\nE/.\u0012La츢Ujs\u001cn\\`$t.z'p>x'fP\f\u0015\u001bLRl4ǵؑJ뉞5\u000bDo\u000bweqz@߸]K\u0011p3UTEd\u0002k8t4ʹ\u000b\u001e{\u001c/7\u00186%n\u0001~Ʃ&\u000e֚Q}\u0011#\u001b!V\u0007\u0012klM\u0005d\u0019H/<,G\u000f1\fWb)}\u0007Z\u0000\"tTi\u001b\u0013f\u0001\u0006I~mE\u000f>\u0005Yۡ{Yv\u0010=Od$zhj%Y_\u00035}SvH9\u001aJ\u0018.5Y;MSܿiXj\u0015\u001fGS\u001dB\b\u001bLXOz\u0003\u0002r@M9\u0014A%1jS!³\bbMb!\u0018\u0003bZ1\u001c\u0019\u0000)\u00185\u0018ET}\u00102ѰU\u001cG\u0001IQJFo\u0001:@G-\u0005Gӫ\u0001\u0019I-\u0007>\nX ȭM\u0002b\u0013S\u0003\u000fԘ\u0005$8\u00165\u0006\u001ax \u0015\u0007NĢ\\mªZGM˝\u0000Ryy*\u0000b$r\u001fB1\u001b6\u00119Wm\u001dů\u0010+ޯ$$\u0004\u001f\u0010\u001b\u0004e=R;v(L\u0012$x\nTE\u0011Mڇ\u001e\u00112\u0019Xe\nт&h`\u0007`\bJ\u001fF7\u0017/톉q?u7cFWguS\u0015%\u0005~tlGV{\u001fi\u001fn=\u0013_q=wL\u000ek\bF\u0012P}N=AX\u0015=\u0019>`p'Nf\fōTe\u0019k\u001e;\u000efyֻ\u0010\"(AٿbB;Aj΋U\fU\u0007\u00193\u00145Tm\u001e\\Rd9)N8PQ8\u0006\u001a~8n\bZ\u0014$E=I+̦Ub{AB\u0013\u0005}x-^\u0018ο,q)?285^◕\u0006R\f p,K\b a=Y\u001fА/!Pvn\u0010*Ab\u001cE_o2NqH\u0001KgMWbo'J/;\u0010j8q1b|\u0019?^\u0003\u0011\\͑qn\u0000Jui*0dVQ}0N›\bJ]j\u0017r,R\u00198\u001f㈵&\"TW\u0001J3)ve~4\u001d7L]j2[i1\\n$nTx[h?N̏q#G/\u001e*\u001e@o\u0014IxE`R@ui]\r\u00141Y\u0001&t\"\b[h0q5γK\u0013lDr[nz7/\u0005\u001bf!\u001aHb8Za\u0012\u0016>\"@Wv\u0019;yyIj,|f8WNGe$+f~g<_^4|7v?\u0019%\u00172ԣMtc߮a\u001eJ1gftUFr'9]gI\u001a\\bx\tfѸ|gn|D,(l.\u0012@BS\u0004!K-g\u0015]\u0005jUv\u0005d2@z\u001agY#eT_5i(+3k\u0018\f%\u0015\ncU\feYKm\u0006\u0012>\u0003%we8fיlfU\u0006\u000eyb_(\u001f+'\u0019.);\u0016^7܎+P04硦:uDI~\u00031jht+s)DFi7v|CM߅S\u001fIֻ8\u0014_k\u00006TX]f+O\u0010dD/KMDJ\u0003juSHn#pzeb#t]k\u001ex\u001aj1Wf:W/ЖHMaF\u001bFe\u0006b2~B\u0003C@tTl#%VZeuI᭩o\u0017WO\t뫘E>Ӥ0<&[UV2\u0012\u0010^2k+i|߉WCfsCBr`wlVǤH6OYF\u001a7Y/HWBh<硖<`h3Yr\u001ȩnv#eu7\u00012\u0010r4m=VL\u0015|FզҮێ%BAAɔC28JV\u0003bwW\nCEk8!4\u001e\u0013\u0012c/Q2\u001dZoP9\u001d-ݚA\u0005\u001dW=\u001b$G\tGTb/K_\u001fS(pU\u000b-\u0011;%Ӫ[0\u0003\u0011=J(=k#eܲzS~GzhҮQ]qjG%u\u0002hȂ9㋠\u0003Vl\"\":(G̔\u001cCY5+N\r:K\u00108P\"\u0019ˍi!늈r:T5P.V+\n[JV~d0u\u0019R\u0010Wp*\u001ae\u001d:\"j²!\u0012h3-r(l\u0015N\u000bR2d\u0017\f#\u0018[Ga@\u0018\u0019΋\u0004F\u001bnc^m\u0016\u0019hJ̃h\u0002QJ\u0003H\u000bK}E\u0012GֺY\u0004xNYc-R\r9Kr\u000e6Pt\u001a&y}jP>\u001d:Yk@Q1$\u0016u\u0011\u001a\b%e81E\r!T/\u0013\u0012\u0007+m\u0005+i\u0017fHʆYt\u000f:2F[måzST\u001a\u0004\u001ez5a|\u0019=|\u001dMT\u0019U\u0018*Q*\u0007;IVg\u001f-63\u000b~\u0004L4Q\f1\u00154Hq\u0014([$VnBe)u\u0000](=.\u001d2\"\u0012v`JE\u0010E-dzS[YJTaVS{4ַ\"O4Hv#ZoNM30,U3K\u000b\u0012&\u001fO\bR&&\rr\u001aE1YRI\u001eBL\u0014|'\u0013W\u000b52ynZg\u0015[STB'5g\u00109m\u00194>~U0zO]Z0X|Dۚz\u001azYA|MA8=E 5U(-a8Mma¾¾R^ck\u0017\\kFg]͞E3I,/>}ufrL\u0012P֦\u0006 dŕtȒN¢l-\tT\u001d\u0011pA\u001dfĘz%_ה\u0014\u000b,N94NzPl-Vj\u0016=GI\fF\u0003\u0011I\u0001(\u0001fI\u0002\u001d*8b2L(\u0005C\u0005\f+/@B\u0012gl҅A[BVE'KKK(BQWS$}{1\u001bΓvĦ@X\"/3t\u0002-\u001dN`\u0015l\bG$\u0001\"\u0019\u0006\u0000ń\u0004Y\u0002\u0001f\b\u000b\u0006dL\u000epDca\bW$ޏ\"%TזV\u0014W\u0018)J\u001c?ff0Ks\u001bTSp(0ڴܳtE\"$(I(\u0005ɹpD>]t}5a%\u001b&(*%֖6&J\tV~@\\7\u001d(9W1ZTk\n&\u000b\u0015uZZ\u001e3\\E\u0011I\u0007*(\u00168+Vc\f}`{fJ,RKLN+\u001f/\n![\u0003X\u00051ᤠjUa\\o+i¥x\u001a\\\u0000QI\"\u0003\u0002LɅO,'\u0012\u0011\u0006ҪlKH<_PQϮ,#.\u0012\u0019J$=FU\u0019PDG+C\n\u0013\u0017\u0006Vqa2A\u0003\u0005\u0004KlPj\u0002R\u0007Cl\u0004i\u000fU}PAW5֒\u0011XW\u00176),\tbw\u00161iW݊%ζb[,̇\u0015I3A\u0014N\u0004I4!\b+*})\u00126\u0016ȡ\u0001R\b\u0002@0$\u0005 ?V(pt\u0001BɅ\u0010\u0014G\u0002LGY\u0018cOΔ!mYpyCp\u0014U1\ns\u001dhl-?\r\u001c\u001c0ԂR\u0012\n\u0016\n\u0015ptQ4&C\u0004\u0019\f\u0014(`D\u0012W0ǁC\fy{jIquOB/,,n\u001aE\n\u001dԂ\u0017)ӈXa.enCXX&Ch\u0004G/D\u0005\u001c\u0011\u00118#)\nxz0\u0013\u001b8+D\u0014|1\"\u0001\u0007^fTR\u0002GC[\u0019H\u0018Ƥ\u00034:\u0018)F1uvbz1b\faΡ\u0004d\u0004&\u0004ݙ\u0003,\"\u0007HId\u0004 B\u0004\u0003U\u0014\u000e|\\>\u0012b3\u00189\u0003W\u000eTJ*HPT&]7\u0004\u0012Cal)S2\u0015\u0017\tK\u0004\u0014t3C\u0001G\t\u0004Z<\u0018YI H\u0004\u0007\u0003-<,\u0000\u0002#y}w\u0014\u0012J녛u^bUYlJu\u0016%Qh:F!i1 kW\"\u0003\u0007\b\u0014(ृ\u0000DIV @=`E\u0004\u0016r\u0004\\41\u001bЕ\u0014\u0012\u0012\njK:46{>y18ap\u001chHg%\u0000\u0019\u0013@QR\u0001\u00022P\u0018\u0010uA\u0003\u0003\u0000ZN\u00187\u0013^\u00063xmԏ8m\"+!\u001e$+45\f\tN~g0VBL\u001e~4\u0014?\u0005`D\fx\u0000a\n\f!Tr\t\u0004G\u000f\b\r\u001c\u0010\u001c8.P\u0014\r0:\u0003\u0006\u0002\u0013\u0010\bt^Li-iG֕7Q\u0017U\u0016DVJDZif,\u0007@8`+R
\u0012\u001c\u0012\u001b8'6pF\\(\u0000g\u0003-L8\u0013k۠\u001eWy3nHW*\u0014ҕ8n\u001ac1גNZfR\u000b96\tǂ\u0018OI\u0001\u000f\u0011\u001c9\u001d$pX?V\u0018 2\u000b\u0013\u0005h\u0000\u0000\u000e\u0015\u0000\u0010R!1@(%&\u0010\tD;BPPcbmK\u0004Y\u0013rƼ~f\\ڱ\n%Qك\nA5E\u0001(\u0013(!w\"\u0004G\u0004\n\nhXq@\u0012\t\u0002\u0011\u0019\b0L\u0010\u000eXh/\u0015M߉-񷇺ژ(!q*+k\u0014#1eJl)\u0019^Og\u0004\u0018,\nЀ\u0003\u0006\n\u001c,\u001eXcB\u0004\u0005\b|\u0004@k2\u0000a\n\u0012\u001c;\"<\u001cr@RK\u0001ڐ\u0015\nLݬphG2,\u000b.\u0004R6\u0004NoeEJe2\u0014&!(\r^G\u0003\u0010\u0016\bda0`dE\u0001A&.8'2p\u0010EP\u0018QVC\u0006\u000b\u0013pX=D\u001c\u0014\u0013\u0018\b\u0013H3a\u000eQy/Ukr%(w)l*˄!=9\u0010\t\u0005\u0002+@p(UE\u0004\u001c=',p\\G`\u0000 \u0005\u0000*\t\bQ\u0006\u000b\u0000\u0014ŐP^t[)ضɔ!ꎻ)h:^a[~DtV\u0015\t\u0016e\tG\u0006\b\u001cE\u0015\u001d8!/8`:xP`\u0001\u000e\u0012\u00168 ,\u0000`U\u00191\u0012OK8\u0015a\u0003}\u0019;U\\`J\f:$f\u0012Ui\u0019Qi#1`\u0000O\u000e\tMވ2t\u0002]vj29E*ϝj+rbkmAM_]蠐\u001c]㣈6\u001b\u0014\u0012\u0015h\n\u0003?\bSD'TQj\u00042M޾U\u0019\u00106\u0006HdS\u001d1`f++1s+Ե6\\QǢ\u0001.\u0019$p [xX\u0006Ɓ\u000b\u0003E\u0004)0\u0013<\u0001\u0011J\bVD`\nuK;\nQ)uWUJ_^c\"tZ?fDyV*B4\u0015\u00161\u001a2Y\u001azrMmd$ynYV]KWeR&nÁ?1\u0019\u001d\u0011Мoa۱-4uh+\b\u0005Wh\u00020\n\u0005gB1\u0005\u0006\u0004Eg\b(#Z$E1ܐ.\u000eX\u0005\u000b\u0006+**%T\u0005V`c:04-kD62¥1H։xe\u0010A@\u0006\u000e\u001c\u001f\u001c6\u0004 \u0012-ˋ\u0003F;8\u0013\u0010(\u0003l\rz\u0006tarAIа+\u0017\u001a9\u0004\u0016_qzPj]\u001a\u0012\u000eT\u0015nqR\u0002{\u0011\u0014\nQdq`$IT yA\u0015|\t\u001d0Qd[YfzW\bI_ҮXyQ_~+b\u0012}DL+\u0006>H\u001f!\u0012FӪ\u0018H_+\u0014xI+\fT\u0005.;.U[|^Hq\\d]BO-QH[mX|\u00070\u0019ixd9\\D\t\u000f`1‰\u0002dDH`I2LAU'EVԺ2\u000e\u0011CK(d-\n.\tXwȩ~r_O['q*5\nM)YQ\t\u0012.NO12egS&'\u0018Ջ2J\u0015q\u001d4MG矖\u0017\u001e\npaRha%＊\n\tVee\n\u001b\u0012ógi)Y&\u00134n1J\u0012kq.`UT\\/Xs\u001aR.\u0013\f\u0016k\u0004k:%\u0002y\u0004\u000bk\u0004.)GU6\u0014XUXXڻd3cGEm;tdn~Ez\u0006v_\u001b,}㳊a2\u0013\r&\rWp]\u00165IτeI!0\u00153C٩W)lցd\" DAol\u0017IL~[1[vߜz(\"?\u0005)\u0007h3Bv\u001bh\u0003\u000fQ\u0003\t%?z܎%rZ\u0011Ikb\u0014fM\u001aOЊ\u0016f\u00135)o}\u001b[%CCI\nBݢ\u0007d\u0016zf|a2\u0018QUtڰ\u000b6{nɅ1j~0krTЌ?\u001dL/0xj-LR\u0018M(ʫm\u0004\u0006URc!B:;U]_\u001f/3`6,D\t&~e])\fJ\u0014^srɏH\\o'\b.\u0005\"ak9Z\u0012\fm\u000f)mbu:\u0010U{CXu_7,\rcw:rZ5\u000e)\"\u00063/\u0010ˤvVi^tkЙ\r齗C+x@\u0015;\u000fLZ\u001c\u0019))iH\u000b4l\u0007f'7\u0006,Τ\u00037B! 2Phr\u0013a.$\u00133㦐q1a8mmVZTlܢӠ'\u0002\u001f\u001btk̸\"+3KnMߵ۱p\u001d\u0012\u0010\u000fzb6U}?\u0001Ěw\u0010MAvs5=k7gvs\u0015Cro@@q\u0015\fǤz\u0004&\u0006m_[\u001cLUہtՐ,U4\u0006G\u0014\u0004\u000bJe~\u000fMUAnVy<Д\\t\u001bK\u000eD\u0002ӅG!2dїY\u0004?gZ5^-l̐?bjSGq7(}wzkJoyM\nFvl۠}&M@2\u0014PCuZ\"Zy%DA}MdZEۆٲsvZjBk놃v|u\f\u0007#ؕ\u0001&LƏ\f'rsAB-:/Ď(N\u0019-3\u001d9oվ/*DNk\n91Өnݣq2H\f=\u0005}qkn8}\ral<,\u001d\u0017\u001a\u0016HYz\u0015A\u000e=$4\nT\u0003ɥ8E&C\u0005@\u001cXdUk(\u0007j\fE\u0010\u0005+md\u00184q,\u000eO*b\u0011Po%ܮIyU)~K-E\u001b.\nq]\u0014\u0013E\"\u0015;H]ۻy\u001f=)f;v-BہxWmUov={~\u000bbo5T2T܅I\u0014\n\\-J\u000fơ.\u001alט4Bh>AZ\u0014n\u0014X&ɯmXLi{\u0014\u001aNHm&;\u00182ްڎ|O9?(7\u0002zrWEdu2;2<_Tm_~GU\u0019)\u000f\u0015vJA>[\u001fԖӌ$8>\r7̆r\u001euv\u0013EPk \u001b\f\n>!G\u000bݰ[sV\u001bjdMm^C~\u0004Ds\u0019AЏD4~\"TW,h\nL\u001ee\u0015F\u0007\u001a߯!YHlv솙Xp_i/X2-\u0018P\u0019ndyNa\u001c*Onk\u0013\u0015\ri\u0012v\u001bVn\u001d_\b6#+V۸%}bp,Ϫ5d2\u001b&]TYRUڪ\u0004Sg\u0018M\r\u0007Ԃ|Z\u001dFڅF#%1mPU&jh4U\u0017J(\\uƳR+~܌_qR\b|\u0004\nKцӄY3\u001bS?0qv9\u0010`;&ce\u00149}dFe\u0019r*>,*ga8\u0013ewOBc\u0013\fѬJ\u0003P-8\u0011Q\u0014d6G5DFقT|\u001f$\u000bb4\u0014%\nV#\u0015Pp1O\u0019&r2E\u001fa\u0016ɆxL/}{2W5TF:Kn7\u0015h\u0019\u0013\u0007\u000b\u000b`6.S\u0018\u0015\t\f\u00053\t=colּJFnTLTe:Z0&}EqmbX1Nr~$\u0002\u0015k۹Ͱ@;{y$6^\rew^WCح\u0005C\u0003nk.X-\"\u0006߂ٱ]\u001aƶMoC\r8VU\u0000X\u0012fW\u001b\ft/[\u000f/RuJsZ'1հ?{GP\u00179Ѩil\u0019ιmZD\u000fHη-9\u001d\u0004S\\i[\u0011JX>͑C^m-֪\u0016'\u001b^rLdb7\u001f˭\t}~\\ŏv͵Al\u000b\u001fk}*Â|XAJDN\u0010W\u0013ll\tF\u0016\t\u0012l_\u0011\u001aSahh\u000e|zo؟]ƺEqfm:24?@5g,R\b\fLH\u001btS;[/3$\u0018\u001eVۈޔ\u001a\u0018vL+Uv%\u001f2Uu(t[\u0011ٍ:$V~8\u001fG\u001fUGf\u0012\u001f\b5Ҩ\u0016f\u0006B;Ps\u0005`=(:ganB\u0019ӊ\\49Y,P\u001b̺\rx8\u0011R!0hU.'vGDe=\u0018\u0001҃@\u00162/O5$8$yH1ۀNl$y,N\b 02FS\u0005LjZe:X]Ei\"ĎaCPaVApBt\n\u0016\u0002}\"cnh֊<^,\u0013I&T5\u001dm\fTv\"@bIj;f֗,zh|1\u0003h3\u001b\u0003Nw\fw(Qo(Z\u000fSjVQٌ>1r(:S=AWdNE; \u0019L\r\u0018\u0016{r s5\u0010&CWcΟ9ޯ(y\u001e:\tH\u0010z/Df\u0013\u000eq͋j qKUk~\r;{jV^ľ׵Z9E$Zp[X\u0003'*\t1Y\u0006x\n\u0014\u001a4\f?_1~FTJۆو])\u0013}pa4ϲDQJ;9jf@I6\u0005\u000e3Yi:7S݂q\u0012\u0019X^'\u001cL\fGؑdW\u000b\\o4Kt\u001ei]w\u0010Puہ\u0010\u00198a6p\u0002\u0013e7x\th\tJ`\u0004\u0003T\b\u000e8Ul2},\u0000\u0013J\u0012-SC+v`P\r.X\u0005R,\u0015|\u0019`%Ȯ7\b3zF\u001c\u0012LP\u0001\u000b\u0015?[CPR\u0000$DZ\u0002\u0018\u0006\u001c3\u0018\\\u000f\u0014\u0006F(3:sxbp1Zj&Vc\u001ezU\u0014?t?\u001dKrLx>Ga3O\r\nFⴢ\b&%8Ij)ez'h@Ł\u001d\u0018\u000e_0FK\u0016Ǡs+\u0003Q\b\u0014rr`V, ֨17ۂ|X=\u001btO;5L\rHv}\u001c*\u0019\u000efb4*cvlKan8N\tf|δ?s6!fi~Ia\fX#投\u0006\u0001&H\r\u0018Uf\u0002RSatBUH:YXf5.;\u001f1\u0017xE~SIM[.+2},P\u001aI\u0016af7'^zۃ\u0003\u00035\u000bT3|\"kTZX>Uk\u0013j\u0012j\u001czNt\u0016Oˮ\u00152wZj.Wwp\n{ARcaB;1t2\u000bk*c!:MrE_\u001b@:NwAcfes\u001f؝FЖZ\r\fg\u0014?\u0000s?\u0007*\u00067rZ3\u0011L(:m`pkR\u000b\u0001r(jD|X/BgJ\rH\f\u0003\u0006CtQBQ\\k\u001ah~+̾.O,~Qc.)U\u0001\u0019H\u0012F[ B\u000b\u0014\f\u000f̂xZk*Q4)VZ=ZSk\u001ed吢وR9$FX2\\\u001c,HLf\u0010$<*xPa8\u0019&oZ2iu=b%\u0005A\u0007Mg\r)\\\t\u001d]zʃ\u0014.Wm.M|\b\u0016iW\u0004\u001d@x$\\]Yf\r|8\u0002P@\u000bԅD/3%ն\\oi\t\u0012\f5NüB$K%ނŶ\u0002rztE^9^\u0010S\u0000>(AP\u001bۇ\u001ft\u0004\u0015\u0003\u001fK\u0004>_\u0010|<\u001e(QBr#rBo)5\u0001\t\rP\u00030F\t\u0018q\u0016Y\f\u0015\u00013h\u000fnZ$Q(\u0006\u001d\u0002\"/\u0010oǴU\u0001\u00054F\u0002T+b3d~\u0011mbHt\u0006FKQc7X/<\u0015\fw캟44\u0010\f\u0015ͅ1jq*q:˱T\\l+E\u0017D\nК\u0002\u0016'֌%R;&\u001be-#`\u0012LR\u00044+.qrDz2$\tfEoSE9\\TQ?H\u0019N-ۣ6\u001c\u000bAIdMc2쮂h\u0017bhuj\u001b:m8ߪ2\u0010A%7\n`UY\t_\u001a\t \u0019dju\u0002y\u00162mf SuOzkoڦn4~w^o<}ob6'nr\\ۅP=Iu{T3\\|bqL?ix@꺿\u0004K`HͣH5F\fcjW_2ˌf\u001aPb`e)M\u001do\t\u0011ϔs\r\r}ֲ\u001fDiey\u00071\rXm]8_X=Å\u0014ֈ\u00184Y0\b$&gǬ?n`N@HZk/T,4Vt\bl'~:]吗Yxb\ba\u001a#ʥ\u0017d\nR+͂ME\u00196|Q8ݑ:Ari)vyB]ޣG\u0006\u0006\fXޣ\fr\u001e\\$訂'h>Yv\u0013aʼnfR\u0005/)JW\u001c\u0002R0Pi.z\u001f>*\u0018U]͓\n\nf?4\u001a3\u0016\u0003\u0015k`\u0015?N\u00179Fo\f*S\u0016f\b\u000b\u0001\u001dt\u001crUx9zJ\u0003DЃT7@H\u0000\r/X\u0010\u0000\u0018`\u0001\u000e\u000e+\u001c\u0013N Т\u001aaE&\u001a#Nql\u001a\u0000\tԀ\n$B,l4\u0014\u000fP\u0011:\u0000MS݄\u000f\r\u0004Oٯ\u0019w u\u0001\u00171\u0016ţrȳ\f(\u001e\u0002nR\rG0 \n&4[K0C\u000b7$\u0002\u0019%'a6=|\u000b\u0014\fXct@\u0000\u0018@\u000b50\u0006\u0018$\u0002&5\tvP\u000e`Z\u0013l#z%*k=*fOFO\u001f4R}]?m>\u0010<\b()VQ\u0002\u000b\u00130bux@Ɗ\u0015\u000b\u0014\u0015D`\t\u0016!D\f!E\t\u0018b\u0012@\u0018BpE\u0011E\rp\n,\u0002gRh\u00042U0P\"B\u001c:Ȧ\t\f!^\u0014[\u0014,b \b(\"E\n\u0018%\u0016,J\b(%X@p(\u0004a\td\u0004a$%\u0001\u0014X2lt\u0000\u0017~~~~~~~_/~y_/~y_/~y_/~y_/~y_/~y_^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^\u001ev\u0000\u00146[w\t#Eo\u0004RH6H%t\u001b5N\u0004Pʬ)D5S2\u000b\u0001\fql 0sz=qslE\u00014/\t^\u001a\\\u0019\u0001ڹ\r\u0013}PKȵzP\n`ؽNE>Z5\u0013w\u0000Y휆M4m\u0015+،V\u0019\u0014P\rVN\u0017G0\"Ef\u000b\u0002,WBti\u0015\u0002Y(&L\u001dRla~\u0012<[\bHm\u001et\u001fhvcۍ r)PPm\b:c|O-GEv'/׺ݗ{VU`(\bsV!J\rE/,\u0014w\tS\fT8]Q<\u0014Q/\u0013;`o8Mݏ궳n5ٶ\u0001Dh7`n?\u0017F nA\u001e=\u0003\"\u0003-\u000e2Sj3PJ\u0011M`X\r\"\u0005\u001bo\u0006Q0\u0006\u0002\u0007\u001e㎀j \tk,\u001azOk4\u001b1Ns]-;\u0006\u0018*\u0012#߼idg\u0017!#Aet\u001aFZ\u0002Q\u0000D[n1]i(L=H}X2\u001a;\b-7\bB& B+9U6\u001d+ǃq\u001dC>\u0018AkH\u0016Hr/γ\\sm\u0017A\u0004\u000b ^A\u001a%H.=&y>xvg]\u0000͎\u00125.{ы)\bB\u0014#\u0006M'\u001aѓmm\u001b3b\u000f4`\u00044\f4Tܼ\\r\u001aǩ\u0005X\u0018g\u0018\u000e\u0011K'uϽ4}\u000f\"H\fAؖ\u0007>[P8`\fz.͂Um\u0000$q\\\u0004\u0019v\u0002\u001cU'2_j-@Yא!\u0014{Au\u0000Y5\u0001\b:\u00135Pd\u0010xnA8W\u0004ֶ֖?YmS\u0000,HvE\u0001γ\u0003(\u0017\bk;X_gU\u0016r\fk{\u0011\u0004Ii\u0011jf\u0001\u0016{f\u0000fF2z6o\u0000Fj|nDlH!n:\u0012؛\u0018\u000e9%yn\u0004qn4:e4ٷ\\\u0013\r\u0015N\u0007<=bz\u0007$Of\u0014T(v\u001e)\u001bX߭,iVNgf\u0005yx\u001d\b-6\u0011;\\k+|rn=jL(vS^u[n\u0006SBs2\u0005=8ban<\u0017-$WhJfAV\u0000~1,\u0014ӿ0nDԎ\\3?%b\u001b\u0016\"Բܺ\u0000Z:\u000f6Ym)Ǵ\u001c\n˙7OvQjf8%qg\u0003XIR-r/3U\u001etn\u0003EcxF޳\u001bPAg\u0016P|\u0011\u000f\f8u\u0000Ut\u000bSyY*t\u000fb\u0017,;2\u000e,Zl)\\:\u0011k0v>'U[A@`~\u001c)5\u0007D~#tbh\r\f7Ī.2?\u0017QcI04n8U\u0017Vu@i%`\u0019\u0011&\u0016}\u0001>2$Ub|,G\u001cǙ]qt`\u0002\u0000\u0005-39@b5N7b\u0007l\u0011|ӑ\u0014v97\r4nA1-VƘUz/0\u0011KdxK?f6U܎Hv,%ٍ\u001f֪f:=\u0011L{8i\rttNg|߭\tU{arDEc\u001a{\u000ĕw;\u0017L=a\u00175`\u0014xl<4d㽊2\fߛK޵\u000bj\u00020\u0011\u0016V0伇n=ӌ@u4̷\u001c\u0011al\u0019\r\u001d&?L[!x\u0010a!\\7Zq H-4(\u0019\u000e+Ǔf.o\u0014r\u001d?Ũ=uQX]U\u001b{1:\u0000\u0014\u000f\tб\u001b>z\rf\u001c/x 4\u000f1>:S\u0015Hbe(ъ-Pb\u0000ԂU4њˁK`oUn;\u0001{\u0003\u0011@\u0010[d8D\u001ajL\u0005VԞ˭:eύ\u0014\u0012;\\w\u0018A0\u0013=\u0017T\u001d\tr@~9jv\u0001Q:!Dn\u000faU\u0004\u0019c\u0005ӧe@(~шVjXd5ڸ\u000b4MӦzt8U1\u001e-_$s7Pp\u001f:6B(侐Vbw*\u00049ޓBsa.Eq;\u001bh\u001cC<08\u0018H4zߙy\u001e4nȶ#a\u0013?@\u001aC\u0013#}yc6U:\n\u0012\u001dAE\t-\u0002\u0014^6)58\u000ex5Dt-˳\\,\u0007\u0013kd7`d4i\u001c7׀^.\u0000B6Jd9gx}\u0001ql<~\u0006\u001e\"tĢ4\u0019b\u0019\u000eEj\u0003ѼCTZ\fbX^y\u0007\u001a\u0007?=\u0017c\\)u\u001a[b\u0014N#}eex۬\u000f\u0019b|u1|atnǜ)E1\u001eE\u0017JcYTc\u001b>\r\u0015\u001bPmǙn\f@rmr4b{\u0001B\u00039z\rjϏΈU8s-[\u0010;Wh-z}\nQ-#\u001d?bw$\u0003xAD<9\u0010!(7*Vk1T0j\u0018/#% 'u\u001d2Mr+)!E橞;Vv$3OG\u0003~iV5\u000b4w\u001d)9t/\u0002!\u0005>|b\u00128_n'x9Osfq7S2~f\n\u0005z\tynLd\u0017s`\u0012l\u0015YCR\u0004\u0005nbp.ΰ}\t8q3~a8\u0018\\\u000e\u001d磺7ݍ\u0014/Q v@dKZкrwZ.\u0006\u000eS\"t)Gu\\N\u0013~TJ )JսÍTڈ/8f]\r\u0005mDt)\ra\u000626\u0000\u000f߸\u001fi~\u0017\u0015_!@}WNé}R1os\u001aO\fNF\nM\u0002\rQ\u0004Ŧ#UG7\u00102Uf\u0012|l\u0010F2z~'F:Pnj|U\u0018Bl$~\u0019dF\u0012란l@;\u0016>b\u0017>\u0011v\u0003'IV{p+z\u0017>bc/5\t8\u001dq\u0001ӷ\r\u001e:Xu.уUVBW t\bF\u0005i.\"EvN80#4<3\u001b)d\u0014p.J\u0006j\u00078n\u0003=oY\rh\u0006Q7!\u001f>bp,~a8\u0019E.{2kG%ߟY܏w\f\u001d᛺׸\u001dM7\u0007C\u0013޿@B`10|\ni{Hzs\u0005Ul\u0002\u0012#\u0018\u000bVqACq{D~\u00188b$_r\u001a%>\\\u0016z\t,3Oi\u000eP\u0017Pj\u000f1Ju\"\u0017\\#IEju_#TT\u0007\u001167O,=b/\u0000,C2_H|gn|\u001cwXuZsj.a3f\u0004Q8\u0019(4\u0018(\u0018;V\u00071ʌ\u000e\f\\T\fh=\r\u0013\u001dגLϥ$g̶[;!9^\u0015GQ(t{hӸf.^.yDc\u001c.\nqeˁzQv\u001dP:j,j.@R,dǏZ\u0014#6\u0007:Ntz5\\\rc5^\u0003&ɦ+!T\u001aA\b\u0013_X\u0017m<\u0016A07`\u0013N|t;\u0014dď(Ug,9Q\u0001٨b75\u000f[\u000eI\b~XÇ\u0003L\u0015Z\u001b\u001afOE`P,\u001fG-\u0006ak(e\u0016\u0004u\u001a1˳\u000590N͢Y\u0013Umjp\u001a3\r`-^\u001c79\"m܎K!<(O~bx(\u0002Y*3\u001a>t_'\u0007i~8],\u0019^Ԫf觌\u0006R\u0010-1~t\u001a6M5\u001d\u0017\u0017%9H\u0011MG\u0016oyߎXz%16(i;Wg:ەϵ8beYNDGQtq\u001a3e>-ޟ\u0013.(۩\u0019^Dh,\u001f]gi S^w'LwĢF_\u0006Fa\u000fP~#F0{_vy\u0010$ך\u001d+3\u0013 \u0003J5\\k;\r.Ne\u001fr=TۀqV\fHd}Q=Ìy\u00100Vg\u001bb3Lsmf9\u00107^w\u00102d\n\u001b4\u0018q7NHA;&\u0015gDAt.\\\u0003o\\\u0001\u0014S\u0005xsWbw\u00066shu\u0001\u000fY?C-\u0013UIi\u000eMi0t\u001anGڦEuNƩ 0bX\u001fDx\u000f;̂̂t\u0006\u0010]G+j\u000eV1l?ZxUm݂~ci8A(ǶM3N\t5▙\f\u001f\u00129^v\u0015O͒qR\u0003\t\u0006GTTo\u000f*CNti\u001dHY2\u001aj\u0019^P׌Ɨ[i&E3cXޣ }/嚀,X\u0002\"ܺ~u9G*P'-7\u0014@6\u000f7]\n3Vh./0;8X`xZ%I,})\u000f\u0004\u0014[o~\u0011\u0010]jꎓq2˵\u001c\u001e{ju֮[X=skKc\u00128\t&K\b'Lu\u0018>7\u001d階mX9װ>ULs3M5]Q 4V\u0001\bbu?a~ჄqJmzN(3`>\u000b\u0013ǁkyc-߃5\\\u0013YKi\u0018JL`\u0010-_X=}^Z~S\"z%\tm\b:\u0019B2\u000bq=vϼ[uܳ\u001bh=Hq\u0019h\u0018`(Ǵ\\\u000eYq+0M4Es-J\u001c\bܟ!\\Cn9[.y}AlgyOi,|\r7K\u0018D3\u001dj#e܌twi:Ѷ\rT'Nw>h\u000e癖Iv6Qs\u0011Qv1Qrei4vh\u0005L\u0000V:\u001f\u0004?a\f\"XO뉲D˒\u001d\u0007\\y8}\u0001o\u00152Y\u0005V A(٪Klsp\u001aJjY\r\u0010\u001d,3\t&]O\u001aq`\b\u000fW'\u000b\u001f-5\u0016\u0018\u001eY5}ll~Cy\u0004`6lP0\tbSPm+!\u0015@d\u0016,c4dsJ*\u001a\u0003Ke9d\u001ds*Bi\u001di tZhP+ZtjZ\u000ez۸bn\bun y\u0015\rof/T\u00058\u0015>Վqex!0\n3lzrS\u001fLaq?);|[v:صEl\u0004ssTw *Aljld8\u0010t(ű^\u001d]\\m%Mr\u0016OVs 5Sd#`&G1ʍ\"!?Ubn+O\u0015v:\u001f\fW^\u0006*$\f/Sf!W\u0011|#3\t#ĴI\u0011\u001dgBJ\rD\u000eH\u000bԪt\u000bVۊ \u0016[\u000fH8s/ϰ>E_a\u0011Kr<\u001dO\u0007˭M!\u001dGW?Dk6ݚ%Sft.K1}\u0018x\u00070\"K\u001d2ec7MmRw\u001c\n\u001f,4\u0010;Qd E0\\Ozө~d|2NGI\u0018~\u00125[v\b'sDZmE/npzs5䷠\u001d\u001cQ|Ӆ\bJ8@_]3Uӥ$\u0017\u0018.G\b&H~M\u0019a\tq\u0004Ny?\"d\tc\u0016,{\u0015$\u0018,Oී887`\b8M48]\u000e-\u0011$;t\u0014r7M]G\u000e2BɁ\"A~\u0000T\u000b|Ϲ\u001dIך\u00151\u0015kV\u0003\u0005\u0019~P$0$!*]W{V\u0003j%\u0013ҦXZrLk]h{\u001fy\u0002\u0015t\u0018PbB#!\u0003eR\fv]TY\rt.kf\u0004TIdp-G8\t-[!ٱ_QF?cw[\tΧj\u000b\tV:ԍWSc\u00028 \u001f]t\u001bhTǝ\u0014◝hm9\nY~b,^,0R4Wo\u0000~'Dge~I/\n\u00074\u0002\u00028U\u0016Z9MT,o̞&/\u0011>VeHٿ4/\u00041\bk}P\f\u0019Qvǥ֤a#5\u000bVw\r\u000f&Z8v1v\u0019Cs_8!:?~P݇0\u001dG7CaF,F\u0010\rX]h\u0018F&']ˑ \u0013X߂\u0006,_bv\u001dWbeN]7d׵,r'K\u0019.)\u0016uV#\u001dۻ^\\1@aW3\u001fby +m2ɊHxe{k%/\u001a&4y:s61tzPn3R[j@}\u000e6Qf\u001c`.Vl(.\u000f[;jW|'J*@4.\u0003uω\u0004JDH\u001eznhuHt5R\u001eZ֛$xfS=wZ]Pc$n(5`p;\u00108Yk\u0015b\u001dA\u0005*籚{\u0005;\u0003f\u001f\u00195Ou뮂,ַ\\\u0013\u001b\u001bN5N9\u0011zN\b=)nGF.Z\u0003 Bs+Lی\u0017QtUfxXBk\u0017\u0010iIM}\u0006 Fq*\u001dO|Y2;e̎- T*3*sHZLp*L񝦩p+D\rt%6^$õ(n4e\u0019nI<Դ\u001fi\u0017u[U\u0017,3\u0014:\nKFz~Y\u001e\u0015'IU;tws\u001fʬ\u0010KM$e)2OD*)ο8\u000eD\nm(~[i||V\bWnz\u001d){/ݺu}\fá0yfo\u001cme>Pk#b엁5_H\u0001yn0\u0001Yi8|\u0014Yb45dQ2K12ъٷAk6(~޵\u000fQz\u0000Z\u0018oNmz\u0002U4pl;}\u0013u۝\u0014~\u0017<3&!2\u001f1\u0003Qj\u00170Jl_ⷘՎus;:\u0010(\u0010ogM!uzMa|R\u001cԗM\u0000U@n\u0004Y#ͮ)״\u000b4\u001b_,\u0000vjsRWF\u0011*\u001b1*\u0018s뙍\u001f#Ur:\u001f\u000bka.ai+|ai*E6\u0007U灺cuBiR$ۇl\u0016H\u0001YՎ\u0015}\t\b*~[n.?dhsb7vm<\u0015/cTˡ\b\t!N\n`|;\t)\f3Pd*ijz%1l?\u000b߁h8^\u0010(vZkRzvCZE\u001b\u0000ɞ{A+D)bx-ӊ9<\u0011м.u0\u0003=IH`n@?q7i~_\u001c>`\u000f\u001fY.qX`x\n:\\ 'tJl\fr-x\u000f_fɦˁ`\ff൝.DםDo\rX jv\u0017]yә4Ԕ׷~\tneӅ\u0010,|Xu_Gz\u001fh>\u000f\u000bJ\bh\t\u0000fi\u0000\t\u0018iIO\t]Pץ\u0010\u001c[*e#vCe\u0005\u001d$q|f,\bRtOP,]nY\u0015dw*\u0019\r`4n'b$UrۗY\u001d\u0014\u0010\u001a^\u0010\na0˵4y#]\u000b`V\u0007f\u0016\u000f;\"fl s\u001a倾:\"v߅O\b(nvɧw>=U8r\u0007Ni)~Tn%\rZ%[R6P`l,y\u0019~t\u000bTe?\t\u001b,4\u0017:`v\u0013cϢ4DslϡR[KvThr\u0013\u00192}-ݒp^rIݖqV(\u0018\u0001*:\u001b!7v]\u001b\u0002HVd2QYj棸7\u0000ц*\u00003uv#U[\tS\f#5X\\˾Y^'xV1YhĬٍxMYb<ۮC\u0012_@3V\u0000M\u0003Ox\u0001$WzNF\bb0:vc\u00185\b\u000b\u0019Jk܎\tv\u00044S\rѵ0y\u0016>`vdY%avo?r\u0014˛$\u0014N\u0002\u0005'\"G\u000b\u001fj-\u0017(v*Ir[jK!Bb#!*3R\u0003\u0011/ImSE{?TWzىYt܇)5\u0005@\bNf\u0012>Vk\u001eE[Ls݇YT\u0004!ʯ{\nns\u0005g_x\u0018Ư,+w^\u0007^J\u0015K&èV\u0002HUB\u0006\u0004cZm\u001b\u000f|(Ue'N0j\u000eĞ훮GIK\u0011ùZ\u000bၒc︑^\u0016ql^jb}\t.U\u001cTc\u0011;Wk,\\l_u\u001cM4\u0017AOe=\nۉPJ\u001fI6O6&ٞsQ\rqQܰ[)X쀽\u0018x%zu)?2I\u0001K\u0013\\޿(sg\u001c'mTt\u001dC&x!zև\f\u0015\b-,Kc\u0011\u001e[\u0007\u000b:ñՆ ܎X]L\u0016ؿbg\u000b\brDz\f8E镥؝=p;\u000fue2\u0000\u000eJ\u001a'oEx:4NB\u0014M]v\f,?\u0019)\u0010Z\u0013ESe\u000f_\u0016\u001a_^vLn=G\u001c%P^u\u001cDzAiA\b\u0014\u000b!\u0013\u0010'\u0016\u000b\u001f1=PڶKs.уD$G/\u001f\u0004'޵\u0003\u001fO/\u0007(Zt_ݘEϝ\u0004F\fWYf?+b'N\u0001h\u000ea\"\u0018\u000f)Tu\u001cL4Ch2ba^DJ[Q:N9\u0007Q\r-}\u001cjWHˌuw:\u0016:_\u000e.Oe%t%x<\\H g5\t2F\u000b\u0015\u0019M*\u0013=Ir\u0011d\u00180k\\\\\u001cP\u0000'~So%|D K,?Yl\u001fK6[r\bLHԅv\u0018/zJ\\G:Vj0-7\u001b,[\u001b\u001c\u00123#2J?Zw\tԫkvI-!|N7\u0017(\u0018\u001b+q'}XUUYe5m\u001f5\u0011_\u0011*Wf5:](\bd0\u0010@3 ŋ\u000ek@I@dv(L/:V\u0003x}ȑ* 4!RC^\u001co\u0002\rUY\u001dAo<'E)\u0017)8\u001eh-L.\u0005\u001c#5\fҌOҪbx%p>MZ\u000f\u000bbYVmF\u001e;\u0016*\u000e4Tg-ư07)ʫ2g`\u0006\b\u0006Q\ts\u001dá0*[n(z\\n\u001eA|֛73u\u0000\u0006\bUGns)2$\u0006&]u\u0005/^v\u0003\u001f\b3-'̞鹯h8\u00108O\u0015@.7\u00108Vl\u0011t\u0010d%\u0018\\Q,OR\u0014Ys< tY]('0ي5Pygw|W~D\u001dٿ.;\u0016\u0015%\u0014=Sg,7p[\b%*4\u0019ƫ6\u0013\u0018?/7\r/Sd)1˦!\tATl&IvI\u0014+\u00189NM`ĚC4giv)l:\u0019\u0004(]\u0003\u001d\u0011?)4\u0018/\u0014J#iNax-QO&|&H}Ѳ\u0010e:_l\n\u000b\u001fĚ&ȱO\u001c'\u0002'\u001fB\u000bb\u0003es\u0013gI3O\u001e';izAWj#M.6NdSbw\u0010$Wul\u001e\u0016*3$e@k%ÛNr۫NC\u000e9\u0012{\u0015qZi=H\u0010l'q\u00035\u0006\u0003k꺒\u0016[\"~s媡vEh=zƛ DDO}\u0017\u000fܗ\u001dys$\u0015>R\u001cI\\m!GpI5L8]G%|6\u001f[T4{fX\u001cm|\u0010\\mS\u0004%07u~gp鸠U\u000fV\u00162@\f0^7Q3\n-{Q_uT˞a\u001ap#Ta?Z\u001b\u0018l\u0012P\u001bT/tP94nՖXa_\u0014Y.Nju\u0018}\u00118Yl\u001cfN\u000f}\u0017Ԋ̯X\u001ehhԺWݍpdmNů\u000bOPWd0T܆dc9\u0014XECZw\u001f\u0012o baYbL6mW\u0013-ө\u0018b[\u0010:`o'q0x\u00154\u00159\\k3ap<\\\u000b_i8B?\u00003ӯ4x@\bW%I.\u0007kc\b\u0006'e~1 \u001aѳ:;12K]*q\u0015nD@\tޔ\u0004!Q\bJ\fE\u0000c\u0004\\;p\u001f\u001aW ֐CtVf(%Sg-_v\u00129Wj\u0013|\rZ2YlxoS\u0015Zx\u000eT}7\u001cˁ\u0014\u001af,PQy\"D_rc}0AL9\"xaD,/7p\u001b[n3PM`jDi>'k\rF,,I]cuP@h5Z\\}q4*\f\u000fHm[\u0000 \u0000=4\u0014ޢ2\u001aBZ\u0000Pe7#\u001aj,0Jx\u001f`\b.\u001e\tcS|%jeS*Sa°\u0012uJZc4>$ah?вMGU`5h\"\u0006\u0003\u0018\u001c3~\u0003ƯK—eWA\u0016l#|Cy\u0013U˙]\"s\u0011jSI=Ur_\u0005XL\u0010'N4\u0018@5\u000f9Qc/^h(MYv\u0014\u0003)ǩFժf\u0000\u00122Zv\t,a\u0010b`^jK9\u0014\u0019 b`kn%(OF\",P]\u0013/^o.Z\u000eFOX\u0005\u001a%vN2Nǣ,\"L؉B\u0006!:Y-J\u001d\u0007r\u0004]\bf\u0010%H0q\u000bNɅ]|\n0,\u00117Z5l,f\u0019f\u0003eIٳ\u001b/g\n0Qu\u0018D*z5\fT}%\"XBeyP[nFr+d#Uq\u0019jym\u0010v%\u001c%|-L/6\u001f9U|\u0002h6\f4~\u00176\u0018D-\u0015f\u001fdӉ\u001c\u001a8\u000e\u0005\u000eCNP9*Ht,ʳ`Xgˮ\u0007\u0006A\u0014{#Vt#|Rj ,\u0019h\"\bf'\b\u0007\fEL\u0004RY\u00052@꒤YN\b4?Y}T\u001cX/P1_D\u0019vzv\"@*\nRf\bL\tJ%t\\\b'Ui;>\t\u0013k>;SFAQ\\\u001f5\nߕZ\n7\t/Js\u0016,5\u0012B1Xr,g\fz\u000f\"8C\r)n8??Š\u0013ً\u001dguN\u0019f{alR{ >Vh7I=r\u0013>~^\u0007\\ý(oi|' |\n<\\\u0011F_+|jqLLd2Dz\u00166Ko\t*2\b_XfJVb,g\u000b2ذ\u000f\u0014I(w\u001aX\u0015xD*\f9Hu\u001cze~\n\u0019\u0012בd\u00118Lc\u0014T\u000b2D\u0016ī4j\u00025GD\u000f\u0014m}3\u001fX5SϔZ&\u0019z\u000e\u0007٦p\u00140\u0003\\b(Mb\u0004D8\u0003%O^\u000b,ذO^t\u001dnB\\\u0004sw]:i\bN͛T\u001b3I9\u00112W\u0005V4$(A@8z\u0017NR\u0000J`<\u0010k\r\u001dH\u001eHB\bGRcj֘\u000f\u0015vgur\u0014\u001bm;\u0002uƉOқEL5k\u0006p]r{jTPbP\u001eGn\b.\u00038Uf\fc\u0018^bo7Qs\u001c\u0003\"˭\r7Jf[z\u0013ѻ\u0010jU`x\u0011%\u0015\u0004(ɧ\u0015h[I+_G!jM\u0006z7^\u000fZu#+S$\"F\u001eX\f\u0018\u0013]7\u001d\u0013\u00193\u0006\nKXɚ\u0015h!rJ\u0000\u0005ȍ\u0006iM5/QbQ9@fb}͓_Yz!(b\u0018$Iq^þ1902\rwQ{\f(d)8zc\u0018J\u0004X`v\u001b)AljL\u0003L\u0014\u0005&\u0017\\HQ,‡\u000b\u0004\tkqBUz\u001c*›MDj/zZe d\u001af\u001f??f!%\u0001cEΕ\u0010#>\u0017>T\"[.׽\nқ\u001f3OYEͲ]\u0010\u0013\fk{0R\u0012\u0001ju:\u0013^B\fm\u0018ZU\u0011*3E&v\u0004D\u0018@:\u0004M]m|߹\fr'D\\\u000b.ԫfI\u001fBN\u0017E\rՙ\u001b\tR,NF\u001a \u001eH+r0c\u0014ØU\"Hev&i`\b,}HUap\rXr8(Ѣ\u0001&[E,=4!'\f#\b3(\u0014u\u001dFZ\u000el\b\u0003$6\u001bJg\u00012K8AЂEŨ=r\u0014ij\u001f_A\r3 R<\u0011\"x_\"G*\u0014چ#\b0o\f,Pi1K\\2YEA+\f!o\u000e#\nC\fڇ6\u001cgz7dnE'(l\u0002HtvQt\"e|n\u0010:n\u0006e?\u0001:zw\u001f]N'ћ*\nC9e\u0002gIN?\u001bg:NE$9(&p\u0014p\t4_\f[S\u001d3Mˡ4\u000eh\u0012g\u00155)e9\u0006\"ֱ\u0004\u001eQ\b03\u0011D\u001eA,7\u0015>[n;R\u001c2,?\u000f#&\u0001}W\u0006#y\u00162}R 2S6]\u00024&(M n8jS\u0001a\u000e\u0017\u0000.JA_QE°\u0003N?RՄP*@E/\u001c\u0003j#Wۋ\u000bޓ>ŢmI\\s\u001cxF¢ZK\\psPZA?|\"X\u0013ٲgI0[zg\u0007KHSeJ\u0016v%֒L3 |Z\u0018K\u001bdޕoCzalCBn~V\fhȣ[cK!\ryvJ?l22\"N7)\rF~Z$ڕXKz3eo\u0014X`|\u0018@,\u00062\u000e\u0014\u000b\u000f\u0001\"b\u0001`q\u0001q\u0018xhL0\u0006\u0018\u000b\u0007\u0017\u0003\u0007\u0001AbB#±@|\u0018@\u001cT, \u000e\u001a\u0007\u0010\u0011\bR\u0001\u001c\u0007\u0000\u0006fe229a43-9dbc-4e4c-8947-c2933c3bdd9aa11c6b67-f8fe-4587-98cd-d740f1fb2574-799894 8017768548l60237l\rh\rW\rn\rQ48! IJ\t_k\u0003tFº\u0013FO_v%F>\u0007P]\u0011D`t\u0001PV\nx\u0000\r\u001b@vB\t0\f\u0006\u0010؀\u0003Eqi\rC)@\u0003#֜\f\u0019*\u0012\u0010>\u0011/\u0014\u0007Gp>D]\u0001t\u0006\u0000\u0005263b-25b2-487c-b761-35613b4858c814fa3661-fa53-4bf9-91cf-d6c3571829d946.4355773925635.5547 фI#0sU\u000f;Gˣȁ\u0001\u0014{\u0012<\u001dL\u0001[A\u000e0##\u000fηX\ntr.j\u0004\tL\u0000\u001d\fp\tH\u0017uaB\u0014\rD7\u0003*\u0001\u0011vO,D\u0004\u0000\u001bEI\u0000ۚ\u001e\\\u0001\u000f\u0000\u0010\u0014203a123a-1a4e-4064-97db-2e0e1f06ea12d1-d372-467e-98bd-d4854e6071384086.689731353050235496977784f33ff174-e2c3-4217-9579-e1fb956dadf94617adb4-aa80-437a-af98-2e8248ff2afa324188m10SVGFilter\r/ :\r/XMLNode; (xmlnode-attributes) ,\r/Arrachildre2nodet(objectvalufnam; ,100%E!\"S3\u0018\u0000XJ\t_\u0003\u0012a(!`(\n\u0005\u0018\u0011D\u0013LXa\u0014\u001bh\u001dzA\u0003\u0015\u001c\u000e(U$C\f\u0017 CduY}&-\u0003]\u0011\u0018qؽFEE!Pa^\u0016s\u0007h¢\u001b\u0018}e:M9F\u0014чf\u0014{FۗG3rrC\"\u0011ͣ[2\u0016\u00138棂\u0016kt3n,\f%IW\u001b2\\\\\u0013iStLgG3fqɮ_Fc\u001c,\u0001 \u001a,\u0000h\u0000BC\u00055E\u001bjm\b\u0014p?\tjdH޴S7Q\u0015\u0001\u0001c\u0001\t\u0018H\u0002,\u001e&ay4\u000e\tϲD\u000f\t\u0000je`06a\u001fnFa,\u0012K0e0|gZkmB?&<\b,\u0001'f0\u00054$Pp\rg\rE\u0002\u0006h\b`!Ÿgc1ƿ\u0018c1<\u001d(b@\u0018\u0007X(K 6JTi \u0007X\"XƄQa0\u001e#\u0007z\bh\u0007\u0005g\\ȡ8\b+(pX@\u0003AIC\u0002\u0005e. \u0002hQŁp0p0\"\"\u00100\fp<\fT#>xZE$\"\u0003Gq4\u001e(\u0011\u0017/QaDcA\\$\u001ä́\u0001@\bj\u000f\u000fx`\u0005`@b\u0005\u001ei4\u001e\n3ш\u001e\u0003F\"\u000e\u0002Y KU\u0006\u0003\u0011(D\f\u0012\u0018\b\u000e\u0001I8PH@P\"\u0004K\u001e\u0010\u0006\u000bY\u001e\t,с8Ra\u001a4q0X%>Kp\u001e\u0002Q\u001cqx\"\u0005`А@ab\u0002\u0002±`\u001c \u0004K\u0015SBk֔0mׄ{)C[jiJVoJP=)VJi2Kκ)\u0018gB7ׄ*:_j+XA]H^{rcul}ZHJsU$\\%XkҹwpKv.YR4T+\u001d[e3-Z\t_K\u0014VKd\u0006ӭtj埒d\u001fTK=-$l5uM\u000f2bMeM4i^S\\+C6.\u000756\"rR\u0005&[%Z\u001c\u0005\u0001BbW]<\u00034'P\u0000 @2\u001a\u00125p<\u0002G)\u0017\u0016a#@0\u0010pDAh\nH8P \u0012O(\u0011|}<\u000bA\u0001\u0001&\u001cLT$LJ㰀\u00011v\u0012=, 耆\u0004\nqZq0hH^$}~D?c/\u0001!KV\f:^ܠb^4%)oZqqeVnr㻅\fW=ͶV I)&d}\u0014[S[ab{\t\u0006,ܪX5%)CSݭ^_\u0005^l_{5v1V)kՄ\u0004ITyYsK\u0011um\u001cHMit\u0014I7%\f\n)\u00045WP\u0005t{\u001bZ\tk\u0019|)IoRF\u0002uwjII\u00141gf\rD\\f\u0010h\u001aI!\u0005jP\u000ft>LĽǹ\u001a#3@S;)\u0002Aр>\u0000İ?\u0011 \u0018gAЭ\u0005VGk+O\u001a]meBf~n?\u0006ؼ\u0004-%\u0005_dI\u0005\u0012\u0001ɂZUyCc\u0005\u0006J5J\u001er\"\u0015nM\u001d^1V/_p+\u00193OJe\f/\u0000\\5(;Ք2_\f^fZ\u000e\u001e)F/w\u001eyP-ǀ8\b&lى\u0004G\u0001\b-\u0004\u00183{aϚ\u0002%a2d\u0016,}7vJn\u00026Hb!\u0003g\u001f\f*v\"fk\u0016\u001a_&ny)\"GJ4\u001dˮ\u0001ʷq\u0016s2S,GR2El\u0006E7s\b\u0011\u0007|c\u0013UJ%Ӓ7Bj\f7s\u000fpٵK&0 l޻[QkPJ\"Ȉ\u0012eb|e\u001d!$!F`\u001aXO!a>8*\\Z\u000btv\u0004C\u0011ܞ[\u001d3W3AC-I=`<3\u0000\u0011#\u0001\t`CiP\"\nWNZxdG}m9B'?\u0003/SwkFvaOdko\"M\u001à\u0010\u0001B9\beJ\u000bҰY:t)TX4:\u001cz\u0015\u0018z˨\u0010bXz^\u001d-_O%MlT_\t\u001d\u0007RJ^ph\u0013\u0007)\u0015F{GUYdj\u0013Vw}\u0014(L6\u001ba]\u0013JhTv\u0010LI}ƚ\u001afurӃ-Q.\u000ffPC\u0002_GMyV\u001c?\u000e\u0018I\u0015ԍ/Zx5A\u0003\u001f\r:cU\u0003\u0016>n`aB)M\u001b\u0007\\?\u0007[\nǫNR\u0005~pZ٪\u0012ڔ\u0006*6\u0014ߋA\tRV^5I&H\u00139uMjpNk첕&eu`Kݹ*Wc^PDcPaa#4\t9%u \u0000a\u001dvJdR+,l\u000b4~K\u001a3|#E1)1.8Ċ\u0003(Wl\u0007ײ\u001f\":mO\rH.WA3\u0013q\u001c$\u0003m\u0012Yml+V\n̨\u0012MBYpn(l\u0015>\u0013Ұ\u0012=\u000b\u0007ȉ\u000fO[ArFHJ8\u0013эesĺDG\tfK\u0006:gfrZېK\u001b\u0010\\xV,33k\u0006z\u000eʼn,5p\u0013 C^C\u001bRG#jY|8p.:aa\u0005)]\u0015RUW\u000e}\u001er\u001aCyAJM\r\nm|rh*֎H\u00102!>#w:]l̍\u0014AIAi\u001diTDY!VD]Eё3h\u0014x)Ƞ\u0003u-\u0016\fOJMESqws@8Ǻ\u0010PF\u0015AU\u0017k\u0003J\u0015jt\u000b@\\iɯC#k\u00120Ws\u001cqt|]>Sԙh\"PP\u0003nPp# 7\t&uç\u0010x\u000bÈ/>\r\u00121J#EHEa/\u0015\r[m\u000b?I5j\u001a;j\"n:\u0012\u0011-3#ӵ󘻽s\u0019ں+MXqdt\u000e:Fs?a\u000f\u001d'\u0014f\u00135A\u0006qͩ[\u001dd,4\"ϩ\u000f0:#KL)*&x\u001c\u0001e|騘 [S&\u0016\u001f뀓)NvW~o\t4P\u0018\nx筀nr_(\tˋKal!ݨhhVt3HWV\u001eF\tЛaK 3\n\t~\u0004\u0003CS\u0018\u0010ο&'&\u001aϤyHb9pD\u000b(\f:DY=\r$M=\u000b\u0010YIӨ'U\u0014k\b6]ܪ4\u0017\u001cݚ\u001bOT\u0002X|YrV\\D\tE;\u001f\u0016\u001aK\u0014o:\u001eQ\u0005&\u0001\u001c\u000bvRl\\nYu] qVJ7!\u001cG\u00044jK\u0013#a\u000190S\u0000Y\u00120Q!e\"?>\u0017\u0005\u001dsxj,UO77F\bT}\u001e\u0004ک\u0015eM\u001b&\u001ct@WTo\u0011\u001f\u0000\u0013 \u0015Eښ׊`h\u001b\b\u0005\u00101I.9'W2$\u001bLqvz\u0019Ө$\u0000Nc_ee'ا\u001a\u0013Rf\\.&zk_+W,SB:>\u0005GGC\u0012Ql4@!\u0002!*f\u001a0Hb=N\u001a8Rx\u001c\u0013IG+z*D?\"\u001d\u0016\u0012T\u001d̯\u000b4\u001c&NOAQI\u001apzRp\u0010vMvqʹ`D\u0001\u001a%i*\u0018lE勇 \u0010F\u001e/b.d\u001dpD6F\u0014fD)\u001eɳLf\u0006OA\u0006ib[AIJ_6\fjB3.RQq{_.ZI+~nR8\u000bj-x{\u0012\u0001NLZD\\D2\u0012$OF䧤9m9\u0015e-5a8bk\u001fOKDs\u000baX_\u0013EACJ\u0006Hx8\u000b\u0018\u001b\u000eמC>HgC)\u0011M|y48\u000e}^Coϋ4\u001bnGO\u001d\"1C0i\u00133%(Bbu2P\u0013*ή8'Xl\u0012#-Q9-H_4Ŏ \u0004\u0005\u0013\u0001Si-;)&'Sz1\u0000\rF\u001a*ڽ\u0000\u0015~ &JD[K\r\u001bNQBlzu\u0013.\u001d\u001c\u000f\u0012 ~j}h{\t|wpEL\u0012C\u001bbZBĶD\u0013P]\f׭,:\u0001dX!\b`\u001aLhġN=|4xQ[o27o\\ϥ\u001avwpkHjG\"E\u0012,\u0002Vc\u001bKO\f\u0000G$\u0011.\n\u0004M\u000b\u001e*䏇(*uGȾ\u001bc\u0000B8FGiq^C$\u0016EII^D‰v\u000ej7[~RZ\u000eZǮl\"\u0007`\u0005!7fCX\f.KJfrK\b\u000eY$@kBJ-uI,6(\u001b8.\u0016uEAP4s\u001a5Ƚ1״d))k\u0007r\u001d)a@\u001b\u001cO1V<\u0014*]EFiƈ\u0010$\u0016lM\u001e3\u0002:Y:,L2tM`W`ǶfA\u0004\\W64_\u0000e\u0016>Hx:0mNj9)հQR\u001ce2@\u0011,\u0006^KӖhA\u0015D\u0001{iCCO\u001f\u0004'z\u0004%\\\u0014v]e\tPD\u0011ֹ}\u0019Qf\u0005A-g.6P`\u0005\u000bM;\u001d&\u001fXEF+;\u0017}%aͻ)Lkh'=uXHL]\t\u0007=\f\"\r`\u001c\u000e\u001d'`]\u0007a\u0016\u0002\u001c`'LZ\u0013?kdZ@UE?dtӥ\u0014/?dL\u0007z\u0003Gt009#F\u001bۮr@YQI\u0010Y\u0017Dߋ\u001c)S[,‹\u0004,ö'm\u0014-0wǐ`\u000ei;=\u0005V:LW%$\u0015}7x%&pa>AE\f$ڳNQN \u0016y82?[ hw7=d&\u0004\u0012\u0006c\"Z{P\u000e(︠U2M[d2m#Ł.?\u0005\nx.B({.~R\u0016\u000b/-z,\fy\u0017+^\u0002iGwQB\u0016\u00007\u0012!Z%\u0001VY`d0j-KP,f\u000b0Ղ=3bT\u00199=nSA>\u0013Ǽ\u0014zc+z*~g\"A\u001c@X+[\u001bT]80<_!\u0017A0\u000b\"\u001fD;hon^\u0017Ў\n\bpj%)*)ED+78\u001c2\u000b\rc\u001b7\u001e\u001d͡˶13,+疞ln&c\u0006\tTWCt\u001722K[,\u0011\b.un\u0001sY.Z\u0000u`\u001f,\u0016\u0013$9\b:\u000eMo.k#5\u0016/0.a\u0003\u001682!\u0011\u0016c}K,Z,Fa\u001b\u001b8=?˅Z6@ҌGQ0t\u0015\u0015\u0014_o@=>T # \u0007\f{fO/\u0016\u0015\"\rxUL\\\u00059\u0016t6Q!^xQIG\u001cGr\u0010\fːjӺ\u0017g\u0017W5\u0001\u000f\u001d\u0002V\rʙPSqȗ)/\u0002u, &g\u0017[9\tN\\=s\u0016\u0016\u0018\\9XLEsl[<*\n\u001bӅ\u0010R3~A\u001esHWיb\u0007Y3?`9v!ld\"Ja_wЃZ\u000f8D'bs`\\<\u0013\u0014CyRE\fVS.tö!\u001c2w\t%(\"0Kc\u0001M矷\u001f#\u000ewq|c\u0011X0Ï{ooG\u000f7\u000fÜŜG/\u0011{˞k\u000eƣGyo7᧻==\u000fCxGï-㨿G|{\u0014>\u001em\u0014s\u001e\u0005_/oۏ\\|{qx?y1|(_?C{w=\u0014sܹs,ޮG8o#(b1?o\u000f>v\u0016q\u000fͻ\f5\u001e\u0018?x+)\u001d^ۣ\u001f\u000f\u0016y\u000f\u0018~Xc\u000fQ:\u0018c/87˜k^+\u000e\u0013,F?|?\\R\u0015S9z|{\u001cw{!>_{W߫\\GwXk/\u001b_9ͻۻ\u0017;;\u0004(X1{{q\bfЋ~}(j\roxZk71,\u001c~_b?{ū\r\rxY7\u000e1l\u00169ݵXg9{s9\u00169kE9\u0016y}o߭7xc|5Ƹwܵ\u001d7|\u0014޽;9\u00179r9[䜋E9O5\"\\]]}뮻\u000eX\u0016w\u000fō[^صX{1ｷZoSQﯿkbl;}wzx缿{x~nc{q=7Y;!Ɵoc\u0019?r{ƞw3\u0007\u000fg\u0003w\u000fa̜G{;Zcuq\u0018zw?\\L4q\u00147HʂV\u0000 R_nCϏB\u00000Vu0ӗs܋9\u001fbgÜ;\u001aߐs_#m?G\u000eܳ^{=\u001a/o\u000fy\u001f{Yxڋ\u001dkŽ5Yqw7XokŎ1\u0017/!ơ\"h\u0017sy#\u001e9{Î\u000fz\u0015=ŎϣxsƸ{y~9أ}^\u0015yȽ\u001ey\u001b9_u\u0016\u001d=_x/v^W8\u0014g\u0017;bc\u000eGEC-z\u001d\u001b(b7f,K??qpy\u001cܽX{?|G>C.b\u001dS\u001fGqkQ-^q\u001c狹?E/Ǝ;\u0016]gş+r\u001c5\u001e:~K?,r>bc\u0011PgwϏ}o/^u=9\u001egч\"Zw>\u001ac\u0011]kq|E\u0015sܻ~1Ξe:3AZ:iCT)Athdž@\u001a\u001e/\u0017/\"\u001fsEsoZw\u001bn|s\u000f\u001e=\u001e^i?޿si?^:;?\u0016u\u000ex1.\u001e,\u0005zlʇ/܋wI?\u000e;|k[؋M>.\u0011&$9\u001e^\u001e-{zs~\u0017u\u001bGuXj.U?\u000e\u0002\u0002_\u000e.fښ\u0004\u0005@\u001f\u0000ewoLkw(\u001el79\u001e_ܣa\u00157:z\u0014vqx89\u001d?\u001dz-GS:\u0017}y-.Rqa\"\u000fGco\u0002?\u0018yE~)΢C\u001e#C\u000bd2`zyJ\u0005W:\u0002$\u00142ǐ\u0016\u0005SQ)˹*\u001a\u0017P;XF+<`p#D!\u000b:zLe\u0017A\u0002\u0016nH\bPX@\u0000\u001b\u0000FI!\u0002\u000b\u0001\u0001*\u0002\na}0r\u001fq\u0018TvD\u0012X\u0013`\b\u0010~iIj1A{+j\u0017\u001dCR\r7:\u0005\rߞ$2wAUI\u000b${.腊\u0004Q:\t\u0003\rq\u0016[\u0010\u0017\u001a\u0002M\br\u0019X\u0001L=Csi1K`\nEH7Q,.\u0003MH\u0002DpU$cb\u0015\u001c\u0006&B?h€U5\u00076$8\u0001Pmt͸\u0002yڀ[(H\u00078\f\u0006Ϛp\u0002\u0000\nN1n\u0005A\u0016)iVk{\u0011[-%\u0017\\F3SHS\u0003$[xԙ53\u0011)\u0018!ֵ6ڱS\u0006z3I\u0016ˢވqJY\tY60u@Buu[)8Z/\u0015}8!;V\b2&\\f$VUf*l,\u0014\rU\u0003y\u0002=\u001dˏNB3\t\u0016\u0011S(hlZ\\F}ѐV\u0000v]\u001f&\th\"\u0003bcBj+\bDV:J1B`$4\u0003\u0019ϋ\\\u0014twiW\u0010^:\u0003z/!$H\u0019H<\u0006bd462\u0005B\u0012h\"E\u00032\bL2T\u0014d\u0015\u001164dYj0׷\u0014\u0002XReqA\u00054B\u0002'\u0004\u0004\u00042dBH\u0002D\u0017ȍ2\tVs\u0001~u &P tU\t=\u00066@~F\u0007эF\u000b|\u0016|%ح8Q@\u0005\u0004\u001fxL.\u001fT\u001d)pDO/3Md\u001f!q\u0005\u0016\tN\u0002k$*z)\u0011)\r\"\u0006Ce\u0010\\\r(rr\u0016׭n_^v\u0010^<\u0004\u000e$\r_\u001cdk4Z\n\u000e\u0006\u0004\u001a,\b\u000b:\u0001M.( Q<\u0006e\u0018\f\u0006\u0006pm/v1˹T\u0011\u0011\u0006\u0003\u0006ZT\u000f-eXV5\u001c\u0014)+U\u0006ò)F:vΓ:\u0015@\u0014U\t2 \u0016\rg2\f6\u0000\u0015\nehiT\bB̀e *G`\u000bdH^#J앂ވ9%%\n.?.\u0003$\u0012\u00050j1Ze k0úĊUVƔR\u0011!5 HT5|@\u0002xdih\u0007\u0013ɕ(K\u0007K\u0002.\u0011$C\t\u001at\b!\u001a\t\"B\u0017\u0011\u0014h @aD~V\u0012Xgݺg J\u001dI;\b \nG\"\"\u001b5\rx=vi=\u001coL\u001a;I6\u0005\rK\"0)]\u0001J\u001a\u001f\u0005Y82\u0019\u0002Jb\n\u0013bL;Ky%\u001cĖh2˙1JW!ܷ̤\u0014JS\tf&$9+\u0011Ef\")M\u0000\u001a\u0018\u0000\u0010K\u0004Iu\u0013Љ\u000bP1#ՓՁcc\u0017h\u0003UB\u0002\u001e//\u001a\u001fpKU\u000bS]Sm\f\u0014P\rd`7¬oo~\u0005=RN\u0003\u00125P\u0010k{\baa`\u0004659,lC9O5\u0014 \u0014\u0001\u0003[wr\u000eO2$\u0002\u000bd\u0006\u0005\u0019q? G^$\u0005\u0002*\"@\u001c\u0006AB@`\u0000z\u0018\u0007\u001a\t\u0003\\XX\u0019a0\u000e\u0001\u001c\u0006\u0001N\u0018h\u0002QY\u0004ܐ\u0005`\u000b1<\"fs}\u001f]KX\u0004.\u001brYd~\u0003@T0e\u0001\u0006\u0000\u0001\u0006\u00009n\u000674A%\\ة@,ZdaРDAY\u0018\u0006r'\u001b\f\u0006&'\u0006\u0015\f\u0006*5\u0001\u0018\fR2a0P\\\b\u001cױ\f\u00010\u0018\fR.\u0004`0X`\u0000z\u001852`\u0000\u0001\u0007\u0001&=H0\u0018\fr`T^\u0018\f\u0006\u0003#pP\f\u0006Vb0\u0018`\u0001\u0006\u00183q.qD\u0014\b8\\\bc1\u000bɈ3TQ\u0018l\f\u001e\u00180\rD㭢6\u0018\u001eS_mV'I\nH\u001cߤ\u0011Ss5\u0003V\u0006P\u001b+V[\u0003hO]e$\u001bZ\u0003LT:\u0011\u00028\f^њT\u001dSk*\u0006Ԝ(ѭUWS_d\u0017\u0000a^c\u001aٺ$j\fm=]u9\u0012@-f\u0016\u0000:.W\u0000\u0001P\u001c\u0006pSU\u0001PSZ\\**:5\u0000\u0015di[kϕm;0]+jC)\u0004\\*IC/\u001aC;13\u0010ƶ\u0015ԊX\u0003@[v_n},Z/~tҕOk\u0005@\u000f]?5EY꾗־]+\u0000\u0018W[X֗گo\nrOT:5ˡʮ~\u001a\u0000j\f\u0000_.V[u:5}L8Ss,l(.C_5T\u0007b]*IɺT:\u0018\u0012֥٘|(ĭrj\u001f˱}\u001c˲V\u001d;\u0000PZ[W\rW[}.j\u000bdv&\u0000-UuU\u0019g\u0013ii\u0000_\"@TK\\*\u0013A\bAKk54`9\u000bg\u000b@.^9[+\u0002ZtЕME[\u0000b-\u00008h\u000b˩5\u001dtj\u0017*ˉ\u0014bVku6\u0015s7EcjM̭.1gcŜMv9QW0}\u001af8\u00068ԅkaU6\\.0[u@b8l6ũ\u0001쪫iN|R֖\u0002\u0010cV&\u0017.,L|ҫ+\u0015_[[NS\u0003cS\u0011Ǧt+j5DW[ \u0003@\u001a|\u0002Z[aj\u0005=n\u000e\u001aCi+\u001e=\u000b\u0014q6\u001b8\rglji/\u001bNeur*˶j-?5j(벭\u001c˶ipj\u0000*eQ\u00164\u001a!\u0010\u0007cR;i:\u000f\u0000me)\u001f)r\u000e]Yɷj|=p\u0001:U?k\u00179.\u0000׊|nk;\u001aCw\u001ajv6ݎ󍲜z~#)t8l;\nT\u001fm\u0013ZN\u0017jZ\\m{5\u000blmʢmsmӆXGa'New\u001f\u0002o`\u001e\u0003Kr$$\u0016G&\u001f\u0016u,H'\u0013\u0001t+~\u0000O\r\u0000T\\Ørh\u00005sk>\u0001ҚCmߨOաl[]쎶>jCme\u001ephoԜا۵;\u000f\n#C_N\u0001\u0000:jZu\u0005 \u0000\u0002\b0\u0000`9\nҩ TVTFCs\u000eZ\u001cÅ84\u0000ҖeЍN\u0005\u0000ʱG\u000e\u0006\f\b\u001d\u000bdkqgR\u0002\u0004\bVs}\u001cŋEu؊ >/\u00195{?8q8c\u000f=~{C4\u001f\u0010w;8\u0010w7{CL\u001fϐy7gε֞gg\u0017_!{\b\u0005^x3$\"b>Q߇h>!\u0010\nb\u0014/h;BL߽\u0018r~\u001cC(c'\u0018\u0015rkxi3\u000fb\u0004\u0010ir:NhUFR\u0002bF[A*\u001dCaj\u0005uOپpj\rR>~\u0018c-}\u001f~54axQ\u0017a1te˽Zg\u0018s=|,^Z\txsNWC\u0017i\u0014ڮQ\u0003hi6xTҥ*\u000bSU\u0015\u0017S+,UZmu)zae\u0006Xit\u001dH\r]\u001a\u001d{Ur8u}\u001aj\u000b8҉\t꨹\u0000VƦ9é\u0001\u00145֥=Ɨ׊>[\\r{/a\nd:#ӡcCY\u000e=?\u0001\u0006\u0018`w>\u0013_\u001d\u0005}\u001a:7o,Leg\u0006\u0000\u0017_3cdh4qل_nǩn\u00014˞kaxqjj\u0000\u00165'b8!ƗХ*\ff\u0000VCzi|\tۊ\u0010y`8lVg-N\u0007N\u001euC'\u0014ՁXך[G\u000f{Vwyv\r5U4t\u001c_\r\u0000mMr՟ΙsFx\t??|}k4wF\u001a_Fx\t\u0017֫k?,~?\u000e\u0004TY]nMX\u001f\u0017.K\u0013%v.\u001fw:ӟ֗\u000f#\u0004Km\u001b/Ѡ*裭5bkϯZ\u0003X+8UC\u0017~,ڦ8TF\u001at׆\u000ee/E\u0003|i/xv\u0013u/S_8·Sch\r=?Yn8~E?6T^w1)A|\u001a{\u000e?:\u000e5\u001aBhH%V2r%\bK3Բ\u000eI*\u001dGT4\u0004-s(a0\u001b\rv\"\u0010Wm')\u0007\u0004ؑ\tp\u0011P\u0006\u0019\u001c\u0002z\"\u001a4\\VBŘqP\u0007\u0012CzprP<<|\u0000m:\u0011\u000fbZA\u000371A\u0002\u0006)\u001aH<\u0001\u0017덈\nH\u000b\u0001\\\"b)\u0010p+\f@4+@rYe&:Wga\u000fܔ~e\fl\u0018\fz}tΌm=hM?\u001c\"\\\u0000:%ւ\u0001$S$\u001e\u0001m:&ԑ:\u0001\u0003z\u00141\u0012\u0016.?\u0014\u0011j7\u001480&QVa0 \u0004\u001fZJ@\u0000\u0015\u0018j\u0015<\u0005\t\u001a\u001c*h s\u0002EGs+uڦ\bbv\u0004Y\u0012\u0015=\u0018<\u0003\u0004\u001dPXjƭ\n&F\u0012a\u0018D\u0019c\tf%i\u000bA\b$\rz\t[4˙(V$@c&$4=+\u001cL\b\u0002-\u00015LP\u00042=P\u001c2\u0001\u0014\u0014\u0004R\f`&T9\n\u0002\u0001h\u0001=T[KJI\u0015\u000eD&.\u001bjT (B\b\u0013V4pC\tV\u0001\u001dDX@\u0002g`E9:M:pp\u001a4mE\u0004z\u0001\u0011Tf\u0003\u0003B\u00068\r0qr\b\u0001ZI5ԭPibk\u0015[\u0007\u0013goȐvK%\u0004l-\u0018J\u001b\u0001\f\u0005̎LlRr\u0012\u0002\u0001Vj=\nkSb\f.Zy\u0003\u0017HhK\u0012!\nNc'RC(\u0002NG\u0005\u0019\n#e ɽ)\u0013ۖ\u0006<\u000fgI@ wKZF=t^0N8I\u0013B+e\tt9QZx\fuVm,\u0004&G\u001eI\fB\u0007NJ\u0004v\nm\u001a@.\tmh)I5\tqD07N)c@/S@\u000b2LgA)؜ydǻ(\u00199/2\rP\u0011Nj\u0002\u0011N\b@%\u001de\u0011,\u0001Pi8eK\u001b\u0018=yEw^\u0001\u0010*Mmc&g !j\u0005\bOO/ݮyv`6* \u0016\\\u001d\u0018E\u0000\u0005|T|6#mPvx2-壣\u000ej餌\u001eT#ӸJ\u0002Q6\"櫳O\r\u0011J\u0013@6\n̚\u0012!2i\r(\u001c… o\u000e\u0011\u0012휎\nߠF\r\u000102Rh\u0002J\u00041`rX6\u0003L+*kTAoR\b\u0015\u001c\u0013eJ&€p Q\u0012\u0014ND\u0019i\u001eVhi8\u0005}\u0001Ng󀐄h_\u000b\u000bm@cL6s\u0014r\u0000dDB@)y.̓\u0001\r\"­c\u0001I0\u001b\u0002\u0006na4)v:]F\u0017h5\u0005(z\nsL8w\u0014yS\b\t\u0012\bUô\u0006l`|TB@5dž[\u0018#A<\u0002.ۉ6\u0013^\u00191\u0011j+\u0015Gr\u0005\u00160bJ`7\u0011\bX,:^\u001dQ\u0016݈2j.\u0011\t@rQ˜\n\u0002jk%-.q\u0005fCCV\bPX\t\u0011L\u0018$\u0011|YP\u001d_\u0018m%P8\u0015\u0004 ;&L\u001a\u001d3\u001d!*ct#`ҔL#x^\u0005yR-Rp\u001bۭKFjn\u001c`|BɤU<\u0003\bgJɊF:l&\u001ew\u0007'Y\u000bPxZ&Jv\u000bg\u001a|\u0010\u0012gn#&R*d\u0018h*\u001184mיQ\u001d\u001d5'xO\tC0Fp̝6#+8\u0004.\u001cl\u00130rN\u001aCE+σfS;\u0001l\u0010TN\t0OHQq&\u001fCmGnP'OMVXV$L\u001c\u0013m\u0006Ov8#+Ɏ\fyJ\u0002\u001e$\rXNE\u001cJEV:\u0012ƅe7\u0001\u001c\u0007dK,]tR:r\rB\u0003z#(k=\u0002֖\u0018 \rdeCDirVi\u000e<͠u@M8NE,@088\u0001%K\u0014I\"MP[\u001cK\u000e/NQcZ4$Alh\u0006'Gi\u0001#HG-hf8o\u000e]L(\u0002\nsԊ~SF\u0001vIMDfp\"aٔO\u0005%\\\bd\u0003$d9ˌSӀ4\u0002N\u0016\u001fQ M̼MPeSc\u0010\u0017x&@\fن\n\u000e\u000f\u00037\nNL>iJ vm\u0018?s`YL\fH!dTQ&RV e@oDj`mFJ9OI3\n.\u0005\u0012)i\u0001[C&\r˱Ș5uˌ\u000b3.D*rBXĂ8Z\u0019p\u000bQ\fB\fP\\\u001cQF_pbp@o@\u0004XN15`CX)Q\u0001TI:EYقZ\u0005z\u001c\u0006\u001f\u0006\u001cS2\b2h`N\u0019e\u000ē0EiK\tg(UgaV;\u0006\u0001\"O~4\u0003i\u0003{2K項;\u000ecaEF\béuZ9LHd8\u001c8^\rE4,\u0017/[\"\u0001`,G\u0013`va\u0006\u0012^\u00103a\u0006\u0002\n2\u0010A\bU1ed2P\u0015p \u000eJ00)S \u001b\u0001\tELF'G\u001br\u001e\n]LJ@\tǕitnG\u0010ɖ2[@]\u0003*Ȣ\u0014}t%M0\u0006Qa\"\u000bÔ\u00149Sw@gDE(iD$25J0\u0017B,:Q׉\u0013BCy\u0001\u0010\tz$сQ\u0006\u0006I\u001aZ'\u0014#&P\njDp8\r3A-\u0019p\u00047wLl&\u0002l\u0000ƺPڇX&\u0005\u001bB\u0010(ARnld0\u0019\r\u0003\u0006woq\u000frT\u0013\u0013*8KE^\u001d6\b7\u000bE\"_\u0013}\u0012̢ \u0016\u0016YV,8\u0016〢\u0012.<\u000e\u001b\bVA\u0005u\u0002=\u0016L3N)ИZ~)(-Z]\u0010)\bF~%#٨t4\u001c!ڧ\u0013\n dr \bK@$|}jJ*/ \u0004x\f݌sh\u000e*lW\u001bг\u0002č\u001bN\u0006hrẐ\u0001j\u0012<\nT\u0019AC^\u000ey2p\u00194풌za@c.\u0018'30\u0000SP\u000eN\u0014J@P@O\u0012BɭlX\u001a%,\u0018\"۲$`Q\u001dDJ\u000e'z\u0018 ԅ\u0011\u0018T\bC\u000b\u000f@N\u0000ҁ#PMFLb4>\tBvin\u001dV\r;n\u0015g=\u00057\u0007Hs7p@M\n!>\tT\u0007ȄOCYfQxRX@B@Aۅ\u0006c\u0010ς\u0000\u0012\u0014cab=jb\u0011\tGtNc\u0006IsCzNx\u0006!U\t(xu\u0002I6+\u0014\n21\f\u0006\u0003HL6\u0014\u0001\u0016\u0013B\u0010\\>\u0004nr\u0003=S6N\u0002p\u0012\u0005i\"`hgŪ\u001a}f&\u0014\u0014\u0013.`\u0005\u0016\u0015R)2PA\u000eN7c\u000e\bif\u0002SD}\u0002=_Rң) Ѹ6\nt\u001e\u0015Еh\r6\b\u000fAL\u001d+VJcvRL9R~<\t\rDM\f\ré\u0010\f\r\u0001\u0010D1\u001b\u0004\u0003\u0003\u0010)in&\u0015b_\u0014\";&bb?\u0005@I\u0015\u001eϊ\u0006\u001c\u0014CHM%\nEP\u0001)+hH\u001dj\nOXj0\u0007EkU \u0010y0\u0013j\u0002,\\\t!:\u0011\u0012Ζ@LQ2\nlpM\u0001#楩\u001fΆ\u0004p\u001ec\u00027\u000e6*Ś7\nx&c#\r\u001e\u001dT1357\fA\u001c;}\u0006\b\u0013:A\u0006l\u00159)\r\u001bjN\u001aZbSd4\u000f3t%3F\u0016j\u0002\nZ\u0019>攘$\u0005iӲI\u001e\u0016&M\u0004T~\\8q\u0001Lԙ(³BhI\u0005*)\tE\u001cq\u001f6id#Ҥ\u0006\nCyDd3zbVc˵\u0016P\n&\u001e\u0002<\u0007Ig\u0010\u0016J)Bb\"\u0004\u0012\u0019]Dx)U$Z\u000e,k|\u0006\u0002KX\u0004\u001c\u0013˸.\u0004\u0013\u0001k#gY\u0018m1ZH%늅&MBIG\u0003+'OBDpfd|\u000b2\u000f\u0002RIFsW4\u0003VRzR2\f_DJ\u00027#AZ {y\u0018؇ƳB\u0006fB#iL*Zy-:RWP*i 6Fʩ%u.\u000f\u001c\\\u0016,AgښQ\u001a^7l8¥LfuP\u0004qcXh\u0004<\u0002R\u0005h\u0012mx\u0010\u0005\u0015IskMK}rF\u001bI3Q7\u0017Al\u0017ހ9L[EVە$\u001a\u0004fpیjHQ3<\u0005\u0003\nU\\v\u0011@`<+-nƢa⋁\u0000\u0004f\b=h\f8L\u00154\u0010\u0010\u0000\u0013KN\u001e\bړf\u0017\u00198l\u0014}\u0016&A;Jnu\u0018e^Z5'C\u00074V\u0019)L\u0019&05\u0002\"y!VF[\tIk\u0016@%Ŭ\u000f\u0013`$Lгd(\u0014(P1\u0013^2LX@I\nb#=\u001f!\u001a\u000f\u0005,XK\u0018560@s\u000ec繍L;\t<\u0005\u0018r_mڒÉa@\u000f\u0018\u0018\b\u001ceR@S$ldC3=h\"\u0012JG\u0003CxNM1苔Sf\u001cITلj\u0001\u0006Hмڥ䘘B(4\\\u00024\\2\\\u001c#$eŊv$\u0016\u0018 -(Pxf\u0014\u001d\u0003:>=B\u0014H\u00038#\u0007D\u0001у؄\u0006\u0011R0\u001eIm\f>J\u0010\u0002j$XE=BPK!c\u001b\u0017JC\u0010\u0004ATNѧ\u0013VJ\\ñt06S&QPS4.oY\u000e(]N^^9\bH2hY \f;\u001eWĶJ\u0006U {Y\u001c@b\u00123\fB\bP\u0016Z9) 20JcvV5@\u0003*:(ƀ\u0003(I?4\t`*Bh-+\nD&zB<9\f\u0001\u0018\u001f\u0015\u0006\u00173tQ\u0001\"\u0010\u0013D\nM+\fx\t7쬘N&\u0019=DjH&]0\u0010OR Ι2\u0012WTZ\nQ\u001cm.\u0013Ԯ\u0006\u0004\u0018УaA0\u0000ҟD\u0014@JQU-G\u0003\u00198h\u0012NBhH%\u0013.)\u0019\u0001x1Dy\u0001ΆՄ6\u0007/:sHt\u001e(\\\fbLR\u0010o\tz\nfGH\u0003-( $2i\u0003n\u001d\u0000@Fli6؉Vg΀~\u0018b\u0015Q[\u0018\fA%3\u0013)00\u0007\u0010\"ѩP!]TL[4\u001e SEl.\u0005\u0016>*P%\u0000tU6枨aC\u000f\u0004*V+qC\f-\\\t\u001c \u0005N;[2\u0005\u001fX<ҍ\fIli\u000e2q\u0018g`jS\"0̱R~y\u0013DAM0ݒ\u0003\u0016\u0002͠\b\u001bU\t\f\u0002idbWh8RJt&\u0004B4\u0005O5\u000bC\u0010Er\u0019ѡ3*$\ru2#1OI/\u0003gr>\"meFȠ6\u0012\u0013pD\u00192]\u0003\u0007P$s\u0010yD\u0017\ndxxEUO\u0002=\u0012&?\u0007#X\u0016է\u0004\t2-_\u0015Td\fhHze\u00026MtR\u0004\u0010xB\u0014h#Q*%`N9\u0011Hf\u0005NkXa3C*9Lp\u001e\u0018\u0006\u000e\u0006Djr\u0018Ȃj)L\t\u0006AQ\u0013D\r\u0019r,\u0007Gk4\u0002*\u001aS,ϑ\u0004AUzG-%0=Rd\u0004jLp*@I-<+c.tQQh`O7\u0012)\u0014\u001d^-\"~2\u0015>\u0001\u0007h74\\Eai\u0005*\u0005xVW9H\t'sn!q,Fg\b}q\\\u0017`,\"p\u0017Ȗ,t0%^.Ck(!\u0004`Й\u0002@\u0003\u0014\f^uWSj bdY @XjpГ9 w&|T\u0012:(\u0006\\\u0012٘P0\nbR<@ߚH\u0011X;\f\u0003\"L \u0003I\u0004j\u0004z\t>M!JauZ^\u000b*\u001fXF*\u0018\u0006\u0003\u00015\u0000)\u000b:)J,!z@3\u0012:^\u0001醉D\u000bS2/ӕ3\u0012X\u0015V\u0003h\u0011tc\n48/W\u0000=+::\u0010\u0004?2r0Q`,?\u001bn1Q)!s;\u0013\nPR\u0007\u001a\u0006\u0003( l@8\u000bNsqE,'x\u0012\u001eb9\bHu@e+L.q!u\u0015\u0019}\u0004\u0012\u001d\n=\u00044\u0014C4\u0002\u0000\u0000\u0000\u0000\u0005\u0011\u0000\u0000`,\u0014#\"X,\f0?\u0014\u0005>lD\u0017$\br\n!C\f!\"\u0000\"\u0000 \"2\u0002$\r\u00008\u0015(Yz\u0004w|\\i\u0002zLo!+\f\b~\u0012\u0015{ʬw\u000bÏ\u000eWAn$IYZ\u0019s2ͷWAَ\u001fbS\u001dѪ \f\u000e\u0004\u0004`L\u0012i\u000bn5\u0001\tN\\dr؎ګeGg[k\u0004\u001b@\t9هSJG-*\u001eӠ\b}Qnz8W̧'lZ\u00000\u001c\u0001sQۧ<|,~^(ŵR$\r$n;_NK\"ڦ\u00001wpfj\u0013gMO^\u0013)0\u001aX%\u0004\u000eSd\u0000Qk65p\u0019:E\u001f \"\u0005rPOO\u000b.0\u001d2?\u0017\"$!,\u0016G\u001a%ϴ\u0014i惠:l\u0018r #[t\u001bI\u0015sVd\u0014$\u001fJf.\u000e/npL\u0019Q)|f']T2΁\u0011v\u000eƢ\"Ҙuy\u001d7{T\u001e̡\u000f0z\u0000Y\bޒ\u001dm:M\u0003-5\u0018\u0006\u0003BhyK\u0005@T|VXp1\u0019>\u001azb>\r\\UTl\u0017\u0006\u001bnMh}\u001dC5#/b\u0015'\u0017ׂ\u00193ʕsWU\"%as,D\u0003Ǣ\u001fT\u0018\u000f1\u0002E\u0018$/gH_߲\bA>KzEJIX[o \u001b6^e\u001dSLf@G1E\u0004KۮCɖ4).\u000f\u0012F\u0000\u0015ƾ!o\"6\u0000*)x\\\t$\u0002`P!a\u0007M\u0007H\u000f\u001dڐ\u0012\u001fg\u0014W\u001anagwrO)2\u001fx=~ xjUe\u0000?)\fGi1=[\u000bP\u0002p\u0016Y=J\u0011N;\u000e^r.^kw\u001aX\u0017.̐3\u0007tGn^\u001aV,$BdQPwʢOu=c\u000b4\u0001UæKb\u0015˄snkGF?nSIJS\u001fQS(mʇ\\\u0016\u0018Bt1$-\u001f$!\u0011\u0014\u0018%T,ފS9;Bb\u0019^aT\u001d_`J\u0017H^ҋd,=30F\u0006G;\u001f&3#7&&M1\fyaZ\u0016u\u0003jiFN\t\u0006\u001c&\"ꩠn8b\u001ajoO\u001fΤR=ia?zb7ܣZX_\u0003E9TzA\u0012\u0010&[fiZ\u0007Ba~pY\u000bp#:˵;\"d3M/\\.wyَХef{(҄\u0010(\u0016F\u0013\u0017OK\u001c\u0017!]^ͩ\u000e\u0005iol~zoJ\u000fZFC\b\u0000+˰,O4FuuBƧʅ\u00043m=B.0K@\u0003\\A\u000bKA񺞳OuF\\̯7ơ\u0014B\"\u0017\\[lC3J[ g^\b\u001eٷ\u0017D)\u0017\u0003afs&fX6c\u0018[\u001ag1:S@siB\u0013vyȚA\u0011i]Moq\u001d1M]\u0015EGjByu)\u0014+ۑY1\u001b\u0017Y\u0010AO\u0015\nv{\\N\u0016[l\u0007Mu=\\{R\u0003ML\u0014Жw\u0002Xq\\\u001a~\u0019sI}k@\b4@~#dW^g˯\u000ec!_YN\t;y^ܥ\u0012h@cn\u0003\u0011L̝{-\u00120@փQ\n@a\u0016&\u0013I\u0010\tI\fFKs)lq\u0006\u0006߀Fn%U?jX\u0010\u000e1~\u0000`?*)`\u0019!E(\fd\u001cG3Q?\u0019̎y^3W\u000exX>,||E}ϵA+\b\u001d\u001bxh\u001c\u0010(\u0012DX}\u0000A?` sA\u001c|+w[\u0016\u000fTqۻ1\u0015^\u0017\u000b͇SC#}\fX\u000eeխ\u0017P\u0004pBYgI\u001b|ny@e\u001czo\\\u001avE\u0019:b\u0004bϔ\u0017/JY^l{\u001e\u0019p0ݛ\u0007l>*Ǡ<\u001fρG1eJU\u0002?c_c\u001e\u0013V\f(d-E3Jn\u0006\u0016cп,^j\u0005s\\'7g7<?\u0005<3}gk\u00128\u0012@bS'W}7\u0016\u0018F7H\\\u0000\"mSA5c1\u0012@5Uȃ@\u0011\t6X\r\u000e\u00017JB\u001a\u000e]amЖnGW\u0007o\u001dqMŽHl\u0018\u0014;8c{@\u0015^|1)|7hŷ\u001cM\fԐaLz\u0002nP\u0006p\u0014\u0000b\u0012XՍsS\u0005\u0015\u0012w27떋(sXg֤R(M\u0003\u000fK9Rs+t)\t\u0014[\u0018ߌ\u001b\r\u001fk\u001d\u0014*:d~x\u0016\u0015},\u0017f\u00057C\u0019JPk\u001d:މWޘ.\u0017&ӈf\u0010XH#S\u0011\u001c\n\u0004{\u0015\u001a71ykV10\u0014>ݴP&<\u0001T\u001a1\u0010\u0006q`^\u001f`v\u0018\u001b^?o撵%\u001d\u0003Id ęG\u0003u2+G\u000eja龣k\bOMH{z=\t|A8gSZ0g3D\u0006Y&C\u0007\u0016n\u00054Y\u00068+iiUO\rrVL=\u0003{\u0004\u0010&xDcB2SkL;\u00020k\u0012ڻ$\u0016c%!xylg\u0014]iHW^2\u000bdOs\u0005Po7(T\nMBƟ&ga\u0005Ӊ \u0017m%\u0011gtVyˤsCc\u0019\u0016\u0013L\"@.V`\t/\u000b>T;\u001fcƲ>>G]Ua&7p]%D?Kw\u000erfŬ6Ι\u0012\u0006\u001f͟\u001f\u0006eV̊Z\u0003c\u0003{$.\u000fa7/J2o)(\no67\u0018C\u000e\u000e[\u001e#\u001c\u0002(b\\\u0011*s\u0001l|\"S{c2K~n5enZO*ZרA\u00050G?N\txqƜNT=\u0002st\u0015\u0015& 2\u000f*k45\u001bz{Dflϫ7\u001e)-&J6_2\u001e5YDVSCk\u0001(Uźz\u0003-.\u0010t\u0016\u000fx\u0012~\u0015e?\u001c\u0011\u00178#ۋpf:+ջ#\u0013{\fn\u0018|aGO\t]\u0013\u001f\"k\u0006}5}YlW\u000fy\u0002\rendstream\rendobj\r26 0 obj\r<>stream\r\n[\u0001q\u0014C\u0003I5m\u0018\u000f?*\u0012A\u001d8\u0014Hp:P\u0000fSH%^̈k53׶Aܵe+rWTZ\t\b\nLzo^cV\u001bҷ.!mO\u0006$\u0019P(aܟ3?ʅ̠^ϼs\u0012AQ$.D\u001dz8z]QEZ\u0018\u0019y\"S\u001fۧ(AOWok6\u001an#SNf8=ր\u000e 5\u0010w\u001eǔ\u001c\t\"&'JGA0\u0018&x2VgiXyMgc9i/k\u0006g\u000f%\"\r[F\u0013\u0018\rr:\u0017\\J$M\u0005[j2|CŦ\bNa=\u0007\u0012*\u0013h\u0010 ꭀiY\u0019/\u0010etCM!\u000f\u0003׵b./vľ\n]l\u001fjb\u0018|Y\thUP\bJ-b>b}6|&~6ͣ8.^bcQqf(he$qU6Qp$_[.2V\u0012}\u0017pyIX\u0018*<\u001efO$MV\u0018c{״|z!\n\f\u000b^ň\u0014\u000e \u001fc/\u0016[SN\n\u0004F\u0010\u0016ǀCZiؽD\nG=^(u\u0007\u001a`!\u0017\n\u00165\u001ebWt\u0000\u00028\u0015C\"c\u0004\"\u001fQ%`\u001f{Xဌ9*\u0007eK@\b`\u000bz;*\u0000bry\u0006G\u0003Wbp=e \by\u0002w\u00028hloep/~Y\n*Љ,VK\tm\u0013A\u0002\u001f_?FV(&W\u001e*:\u0013ɘfHvMYD\u001a\u001e\u001c2\u0012\u0015\u0014\u0015\u001dFطD\u0019yjZchp^I\"\n\u0015G\u000f\b<\u0003\u001a]^o\u0006!]?<7V&ͷ,`\u0003zi¨0>f\u0002?\u0014\u000f\u000f\u0015\bC1$\u001d\u0019\u001eHpi$7/(%-\"\u001a)ܙ_\r\u001fdW\u0007\u001ctN2Zj\u001bIo}B\u0012?\u0011<˲zZ{g\\V\tKcXR\u00175aIB:r;\u001e9FXu%zxB[@,\u000e\u0012bm0P\u0006],\u0014dnU\u0015\u0007jT5K\u000e^ݜ\u0012Rzw#A\\;\u0001qXBH\u0003\u0006%\u0001J\t\u0012|\u000fNla\u000f\r0F=\r#TV&\u000eu\"4x0A|a\u0006\u001e\u0000ݥ/\fc\u000bj*wjp4y=2(3\b)\u0003-^@u\u0013\t.mIy\u0018;\u001f{\u0001\u001c\u0002̷N\u0010g\nd:0UFrT\u0010\u0010Evnp_S*BA:K\rEDun\u00047ڸG\r\t\u001cĥ%\u000f(+nU2\u001fb\u0019ͩ?2#\u001d1Coy\u001e\u0006A#e4g\u001aVPqȳ eX+!:\u0011R\u0007-uos^o)6;\u00178\u0004xlDnʂKSrÞNޥޓ)\u0005z}2XĢw~\u0015O!\u0013pP\u000bl\\^Y,`\u001a8a%x\u001e\u001c \u001a?\u0003Ei⪄R\u0013(ޞ8W׹+@\u0000S)e\"q,0k\u0016%6\u0007*\u000fթъמ}ԽiF`>V\u0003\n\u0014{\u0013Se-:?\u0006\u001bcp\u0000-,#\r{F-\u000f\u0004(KbW<]+{ \u001a\u001d~LQ%#S\u0002=X\u001cP2b2㛙d'\nR\u0000u\u001alad\n\u000eCvht*|͢[<ǰELhubˍ9ЎP~\\jX=>'J!yvw;Hj\u001ee\t2Tp2\foH\u0012\u001d}n⫑d\u0000sB{'%6u.\bGboSơ\u001f=!5FKj\u0012)i\u000fYU/D\u001eÎZM%Xv\u0004^`7>apbx[g|\u001a\u0016L\u0018\u0005\u0012‪\u0004\u0006u*4'TmC` 1\r\u0010\u0019E\u001a\u001bv9;~y\u0000;?/@\\%\u0010K8\u0001',Idʼn^ҍkK\u000e1\u0017\u0016\u0000y7yJ\u0012 8\u000bka\"W\u001fH/_\u0001P_v|?,`q\u0015PB[\u0001vjO3L\"\u0014h@0~1:gjTR6Ah\u0017K\u000eVַŷ^՟\u0010\u0001)%'\u0002 ׆\u0000\u0013\"=\u0005,4>\u00071\u0004جh\u001bY\u001ft|\b\u0018$£\u001eNpFa߀\u0014$u,\u0007UE\u0003\\;lǝP{Dl!&tN\u0017W.\u0000w\u0007>L\u000f\u0004ʅP;LGr.PN\b\u0000\rj\u0007$\u000b$ZPh9:G\u001b\u000b\b.N~ܕz-m-\u001bpr(\u00042\u0018\u000b7ܦ0\u0016RQI\u001b\\Cz(Gq\u0019@]\u001c\u0015Z;,@6@w\u0001\u0012'\u001eT\b\u0018u'pR\u0018IS ܶ\u0010\u001bੂ?Gp\u001fȯ\u0011(\u001d~I`b95H`$\u0004H\r\u0013\u0011\u00126\u00181Vx\u0000H\u000e{\u0017\u001e\u000b\\Z3*G$V\reO\\\u001f\u0002\u00035Zns[D·\u0015sJ6\u0006\u0016\u000eVJBZ/M5דܽ\u001fYex$\r\u0010޶5E\u001cCܰ\u0005!(Hb!BڨuR\u001f8\u0018؅ \\mVQ\u000e[\\dl\tez\u0018Ji d\\C\u0012m~8\u0013\u0018U\u0017`\u0003r:Bj\u0003\rq\f~YiAԹ\u0006&\r8_]βp}\u000e\r2\u001a3'!Kr\"Q\u0000+cpѷ97\u001fFr\u0018\u0007n/(Z\u0018\u001bDtф'8+\\\u001d\r\u00045Lз\u0016\u00119k}Xf1V\u0012\u0006hGFd\u0017\u0018\r/afHH\"\u001eջoG vz\u0005z\u001bC\rsB\u0003iw\b@2\u0017]m;D.\fLتy\u0015Va#\u001a%\u001bX*p\u0011\u0005;s?´v7\f#\u0017\bQzӒ*q%q\t9PG\u0014a\u001dZ%9RҎ8\u0002CQAYApac(l9t\ff-\u00048Z\u001cK\u000e0>e\u0004[*:\f \",8lWN<4\tYOJ~y\u00147J|\u0015%N\rR;I!\u001e]hҺ\u0011i9P\u0019۰AJK3У^\u0017\u0012\u0002\n4?J\u001c]\u0006~\u0007\f\rf9!\u001bť?\u000f蓋\u0014LZ9JJ輔d3:p\"\u0011\u0012_\u0006}\u0014hN4*\u0011Te\u0017_i\u0013*.LPR\u001a(;֒\u0013}V\u0000*96Ljr/5wB\u0000\u0010TĦsR\u0004aG|/e\u0003\u001c>5J+=Ω[co\t,dw=3U\n-4Ǭ_a\u0016J\u001aqYfkFx\\r`$\u001d^\t\u001c&\u0019å\u0004msuoA\u000e&D_1\u0002Zb\u0001AwI\u001bTen^{'[\\@-}\u0005X)J.\fr\"\u001d&NԞcټ(\u0006!hLAV-i!\u0004mfB]bM\u00139=(\u001f\fbc\u001f?LPb˝q|R:-[UַE\u0017sK\u0011\u0001i\u000b5D\f~\u0002~\u000fd\u0001y>\nߺE&)A\u0013oY|:Bk-=-\u000e|si\u0006t\u0019\u0003^x頞~})$lCY\\g1򡣘^>ߦIz軳a&Ú&ip5\u0013ي\u0000n2D\u001aX{\u0012\u0003\u001a~AD\u000eB\u001fR\t\u000e\u000fR3D\u0017vr\u001bN>\u0018R$\u0016G\bGpF(%\u0004\u0010\u0018R~`nͩC˪\u0007\u0016F\u000fV\u0018\b~85\u0006XhVA(dp\u0000}@2-\u0005g`'v>&]2[zPH49sPI,\u0019\"ie\\X\u001a,//l\u0018\u0013\u000bXV3df*y3\u001ah1\u0001\u0019-bUp5erZ&.P@DD^b?ztt{Ld\\SP[Ѱc3L狈\u0010\r\rGZ\"V\u0004r\u00152*4\u0019Ͷ\u001c]\"!qH5Z\u0006\u0004~/\u0006fq^\u0015k5zK\"=!0\rhaN\u0005\"X.\u0006Þc\u001auے3T>Mi\u001c\u001b,cS5Ď\u001fQ3e\u0010jn$Җ\u001c,\u001aw\u000e}QlZ&qr\u0001<,gǮ\u001a-+)|<\u0003W \u0013\u001e9Dz;~yŘ\u001c\u001bY\u001eK0Z\u001fl\n\fx#\u0010Zu.9\u000fBr3\u0007l\u0011,Ȫ\u0006\u0015m[\u000b\u0012X$(\t0ЁՂ\u0004\u000fqEάBD*\b\\eTZ\u0007/\u0007P\u0005$91XȬ\u000f&53֙t\u0005\u001cUܺ⭵\"$hrɂ$̰zqw_\u0010\u0000}\u0015\u0011[a\u001ekW?)DQvkQ\r2{o\u0012uv\u0018\u0007eX{-OXC\u0010gIA\u0018p|+$ISn9\u001eE>jx!͊{\u0007qOP\nb&CD\u0013>6ݴPN˵*Bi7T\u0010rb3\u0010k8v\rJ@\u0003Ny\u001826\u0015A\u0003jgƿ\tb\u000fw,$v\u001bc\t\u0003\nDMa-\u0006\u001b[櫻~\u0016Pd\u0013 5bDo\u0014\u0000z^X٢J\u0004!~(&Z[2\u001a;\u0013V\u0017g\u0007FrAW\u0004&\u001cb\b-T\"PGP&\u001b$Ц\u0015︀:iq;*\u0007\u00007̾T\u0010@\u0000KZ\u0010vn$\u0001KF\u0001MXsKlր@f\u000fk<\u0001AZq)ӌ\u0002\r\u0003);9\b#3G\u0012\\SH>$G\u001a\u0007\u000e\u000fV\nU;\u0004i=ĵu\u000b\\ZMr--K\u00163\u0010ڦ짿^\u0012\n\rr/:\u001fp#(\u000bd3\u0019#+\nLv<^w*N%Yml\u001c\u001aC\u0004Z\u001bCV\u0000k h\u0002oi1V\u0010\nt\u001dȓ\u001cg\u000bf\f{\n-w[?yd\u0004#\"¥\u001eqQ6@/Vt҃t.١2p\u001d\u0014\u0001ǐԹ2Gq\u0000\b(Ak\u0000\u001b8>1)UG乍w=e0׌Y\bߝS5\u0015:6&\\?\u0016#ƽ`A\u0016\b.\u0003\u0005\u0019.^Z-DyB<.˕1\u0003\u0018.pj\u0005\f#wӍ-hcʌ\\ٙ\r\u0007\u001bҎE,$Lv\u001dw\u0018wI˅%{\u000ez9fQp˦L\u001f\u0011`VmZxO$_B^ӷ'28`J\u0017v\u001cqcʊ\u000b\u0010\u001chyt\u0017]\u0006\\p|\u0016\u0016bY\u000b5UQnt\u0003:l7rZ*\u0001\u0017\u000e;hgbh+\u0014|d|G\u0004\u001dи!3'\u0001\u000ep\u001c!`Pt*\u000e%ß-\u000b\u00118X\u001f:*~\u001cK \rt\u0006@@*5K\r~\r+џ\u0019#.^Ԓ\f\u0017'z$RgYY*T$X\u0010\tTr%]\u0000\u0004\")Flf\u0002Yw\u001bC\u001bQ\n\u0015u\n\u001fGk\u0007\rsﳁ\u0005o\u0006'ï4P\r\rv#;Z}Z\u0005ߵr݈\u001a0 i$PPh/\u0013\u0000Wh\u0002f\u0007oc_2\u0014Z\u001am,V@BB~\fрK1\b\u0006a\fo`\u0007\u0007\u0004\u0019\u0010P\u0002\"\u0019W\u000011EV>d;FS\bq\b\u0005;9\u0006\b\tu\u0017Q@N沽T52we\u0002)I`=WT\u001b,;}؄u\tp(5nnh\u000eÌ\u00106_\u001a\b\u001di.\\/?J\u0014I\b\u001cq\u0014Ň&R\tt%P\u001dc]FϗUT&pb9_c\u000e.\\S\u001b#ʝ\u001bzH\u0019Z_y~G/ѷ\u0012Še\u001b1\u0003s&וުO\r'}ۖ\r֚1f(E**e\u000f.ׇJ\u001c\u0010\u0014x{NJvOKs5!\u0019@اDK[pa2%-G(={\u0015&2'yH\"k7X6zQ/Q5.7XY5.z−qi\bP9\r\u0000寮P\u001a.\u0001қ\u0017O>d}g\u0017q/NѦ>iB%`MqW`zߘQXۉ&\u0016l_}A\u001fi\u0006uF\rgES\u0001)aۦGxWţ>v\nl.F'Y]\u000fvr[i\u000f,\u0002%SFy1G\u0011N4a\u00152sQ6!aH\u0016o^HlU\u00017\u0013\u000f\r\n~ެ7\u001fl\u0015TLٝ=C\u0014p\u0019-לM[T+\tBn׍r\u00143\nC\t\u00112|ʄx-2\u0013nP%]GC\u001fό7T4%[i\u001aSԜ%$L\u001e\u0018#vMm坵\u0014eRޡ]c\u0012}\u0003b`S\u0005\u000e945lEDx@7)\u001d\u001fUoTl\u0011ƶ//Ip\u00034\u000fo\u0017\u0015Qe\u0001tE_z4t\boh*G\fzo\r\u0003w,Vw\u00176%cqA$\f\u001f\u001b,8jbxq\fa\u0004\u0015.x\u001cIZ\u0019;B\u000295BA@\u001b0ݼ\nUB\u000e{7\u0005\u0001X\u0015@*t\u001d{?{\u0010\u001c\u0000npLwBuz[u\u001b]2\n-Quog_>r\nX+0\"׵K\u0015\u0010v\u000e\u001dO\u0003\u0014d\t\u001feP>@\u0018à\u000fMGH3\u0005CGϵeR1C~8Զ\t%4\f*M)\u0003X\u0018\u0010\u0000\u0011\u000f\u00139K\u0013tᠢPVeL8y)xL|Z\u0001Db)jJ [#)P8ڨd\n&\u0006Ԝ1\u0006\b>vyQJG&\u001aS\t9ƊOhJ֚\u00158:E\u0016hϐgK\u00001Ƅń'\u001a\u0006@Xd\u0012t6L]Ɨr4/\u0017ݥNݏ=O\u0014\u0019)v\u000097Bk\f.Hԩ8R\u000f\u000bW+Y_\rxDut\u0016AU\u0005K\u0012U*OLi-\"Ϩ\u00017\u0000\u00165\tivYZ\u0010G\u0019Ae^llҾ\u0014\u0005+v\u0016*)\u0013[봠\u001aiJ\u001cf\u0018\ttIJR=\n\u0000z
\u000e'N\u001f\u0010\\_YBKG(yU_\u001f9>؆\u000ffbύ4*jAi6U+\u0018T)<\b GV=\u0005 Pb7\u00120\u0006T\u0011\u0017dF՞\\iZٸ\u0019_z\u0017\u0002N\f\nvÿtS\\\u0005#ы5\u0005.Jq9eq\ts\u0018c1\u001dާ^S\t\u0016\u0017\u001ca\"X\u0016\u0013=)N-%妢C=tgQb\u0014ӳG\bh8 c\u0007{cN0Y\u0018\u001bcˢEc\u001b{\u0004;rP\u0007\u00055|TjZ\u0011v\nvd\u00053?\u001fd!\u0002u\f`Q{\u0015n\u0016#b\nK(\u001e7&\rCK:\u001eP\u000fc侄6X6ڳl\u000eԮџ~\u001cgG],|++֡\u000bX\bpMP\u000f#n:\f𖘯ؠ\u000ek2ƄRoVl!y9jV4\u00191:F\\=ws\u001f-AzSU<駦T3\u001c8U\u00151pUD,l\u000fH\n\u0010\u001eAd7D\u0012MW=\fQZۿ\t\u0006V\u0007V,iq*qbPc:~3\u001bT(Sս8l ›}\u0010.T2^\u0000=N҂޾ގ;4\u0005\u0016u\u0014n\u0006)\fP\u0004n \u001c=KDtNB9I\u0011\u0015@YÕŊ\u001cb%[)6+ L1\u0011eFS͕9~qg=Q\u001fW\"_fZ\n9Y\u00005wqs;ۚ]Ib;H*Q04s>c\\9RL,6Ww;\u0012#A9\u0012P}sZOH9Vp\r_[Ҿ6si.lOow·\u0007Z<4\u0001Yo {7Us(5-^\u0006\u0011\u0001\u001d\u0019W}4kr2\u0017Sɵ[W\nZ7[\b\r\u0001^\u001c\u000bSwows*,UR\fNߪcA6\u0016'sЗ\u0013T\u0014:E6oOi.mdf\n}k\u0006\f'\u0005ɪr'廂\u0018D\bz iTt.np \u0006`p0)\u0019c\u0010rB\u00007-\r\by*lM7e*{i\u001a*S*\u0017c7(y@\u0018ˠh`诜\u000ff7\f1=U\u00139=oY}:\u001244\u001doJ \u0001pD\u0007>]\u0015\u0000\u0004\u0011j~\b ŮHoH\fb9\u0005v1,UKot뼦׫&\u0018gœ\u000btƏE\u0000\u0002n_\rqE\u0019m5`H,BT&K*\u0000]*|*a(64t1] \u001a`\u0001$itTG\u000f\u001e\u0012~\u0017\u0011a|RJ'J;3c\n\r\u0006\bL\u001c\u000fx\u0016{\u0011R:\u0015\u00002\u001aQ\u0011\u0003W\u0010ÛrLmpwKK,r^B؊(<\u001aszSm6ϢP$\u001aY]\\\b\u0000g\rI'x]&:\u001dKm6m3qix'si\u0006GX#3\u001d\r\n5Mn\rA9&wU\u0016]~XiA9I1ҖŽSf:cحE0p*Z~c\u0001|j^I8߀\u0018\niTXNU8G&H3\u0015f6\u001eh0H\u00149W\u0007Gļ\u0003jlU\u001f|FK\u0015Rه(vQ\u0005V''ϥB?\t\u0012V:sm7\u0016V>T\u001do.\u000bX\u0014,ݜ\u00169%2^\u0010\u001a\u000fҕ1T\u0011bf1M0UN\u0015\"&nǩtI)sA6JJX\u0011+뱯U\",\\\u0006\u0000\u0000jju\u001c{\u0013*\f%\u0013C<$Nd\"K\tr*%>L\fhI\bi\u0015\u001e>x\u0003\nu\b>MAݺI2\u0000X\u0007\u0018?a\u000b\u0018\rrb\u000b;.~S:91V#_USD4W!ɧ\f\u001eT\u0018xу BHgpy XD\u0006\u001fŒ\u00034|ѐ\u000b\u001a\u0006qfZ!G\u0006+\u00169?66v\"va#cA-ݰf'8g\u0011,{\u0006*5Ǩ[gg\u001a\u000eV纴\u001dO\u000f¸c\b,r\u0002\u001c`gH9L\u000ed{$&1\u0018saq\u0002M\u001eM\u001f\t\u001b\u0017s#\u001a\u0011\u00173\u000e\u0013*@hk8RS\u0010;bu쵌zsY<\u000b~5\bR*Ca6:N\u000f+̳`\"5\u001ctyܕ\u0012PoqU1-i$Eu\u001cƻ~h\u001a\u00150Zj\r*:+\u0007Kl\u0007t>\">+D:-tCWi\u001f\u000bg&\\r\b^'ܮPt\u0003\u0012Ȟ\u0004A(_i\u0014EB<냈t{w\"İ\u000eH'Ci\u0016ϒͽ\u001d\u000e\u0005lʅE,?{Фd1\u0006n\u000f\u0002\u0011Ty\u0002\u0018é\u001bi# \u0001\ru~$~\u0005\nR\u001a\u0016\u001a\r\u000fgJ\u001ae6%_pE ^>֤)\u0012Y\n\u0016\u001dQ*Q$̤'\u0011􀆀`w-\u0019°x_~\u0005,RK\u001aѩm#3۶\u0016\u000ek'1801 \b\u0001A]NIW\u001e\\Y^Օ\u0005wQa7p\u0006\u0013\u0002\u001c¶z\u0000\u001c69N\f@\u0006zH5\u000f\u001b\u0000Ւ`J\n*@:paXDM\u0005a0-vO@\u001fN\u001bk+t\u001e\"830*U)HQXZpEo$2I\u0014d\u0011\u0011%:PV6\u0010\u0006@e*]P]8zy.\u0014x\u0012k5dw5$!\u0005Ozn΋TA\u001a@\u000eLQ-\u0012f\u001e÷W2Uz\u0012\u0003]\u0003\u0016\nwVl\u001d\u0004\u0018\u0006D\u0005\u0004\u0000;,Re\u001c\u001aegFcnj}ifuA\u0016Yn7j\u0003\u000eP)M9}7\u0019\u0018eGL\"\n\u000b]\b7'\u00187Q\u001e\u0003:'+q+w/'Ex\u0002r\u000b>\u001fJȿ8:%ㆱzכ\u000er5\fr:ѯDH\u001eٔ\n\u0010nDR\u0011rG e\u000f\u0003˜\nU=ݱ-\u0018\u0005,\u0016BZ3=V,`b?ݨ.ݪ\u000fVk\u001e6i\u001b\"Z&_\u0001-31:,TXVX+Z!`k2\u0017達Ӌ{i\u001a\u001f'\u0016ggڋQ\u001eBھ\u000f\rNBߠY6H76\f\u0015-\t\u000fw<&\u0010*w\u0006[\u0010\u001aPߡ\u0003Xs\u001ekС\u0019v,5\u00145\u0013=yX\u0017҃L~ڭ2<\u0000(\u0012G\u0002u5X,?52YÊ_\u0019\u0013Κ@bi\u0012+OXدSd>q[q_¡\\&S\u001dz(\u0006P\u00175\u0019\u0007\u0012k2P7#Ik.~Ytw\u001eV?!I\u0005؞\b#7du!io,Sګ?\u0016=\u001dC4a}Yl\u0003\u0002-b\u0012\u0012t#Լf-u5Q'i\u001aApRS\u000b~\b\u0015-\u001b\u0019v>\u0000bP=\t3#,F<\u0017ZW3\u0005\u001a\n\n1\u0013\u000e\u0005FlvVd1\n䛐8\u0002R\\h*0V^ݹٽ1lM7ϊZ\u0000X䍆\u0019Gv\u0012\u0017\u0000%\u000fziȦ\u000b*1̐i$.9ApZq?(\u001ahoeQ\u001eS5U\u0011\u001auMn\u000bz$E/~\u0007\u0004\u0018\rEȓ\fFAZ(\u00113m\nL\u0016t$|\u0011\"B…yWlG窓baIt\u0016LnjB:g70*Mr\u0000\u001eٜ\u001e:21k^$cV?lw\u0018>o.*\u0002N\u0017^l\u0003̰}!a7S\u0007R#H++\r=+\u0011%攼&fLљPM3[F,P0t/7 \n\u0016\u0016\u0003\u0019h\u0012҉\\jEhm(*vI\u0011\u001bXu%g\u0006KGKr&~j\u001aOzV`B\u001f\rŏ:i\u00123\u001eyF5\b/\u0012\u0012\u0006\u0000cJ\u001fY'\u0014\f\u0017'\u0014T\u001ffM\u000bFA\u0003gq'%!)>:FEam\u0012v/H\u00156%=߽\u0006 F.hs\u0001M\u0006{Յ>\u0015w|\u0004W`W-e|^\u0002\\S\u001d6DBN٤+^7o֟TM@Qza4K!jg\u0017V\u001f`x^\u0007lb\t%y\u000b*]^\"n^:Rv\u0014\u001e\rj\u000e}!:Α@R\u0011\u001bsg\u0012V*m\u0015o\u0004tE~CvS5w\u0005\u001cM80\u0017$\t\u0011UVX\u0019X\u0019N΁]\u0006;@cUP\b\u000eޚÆ{bs+bi+\u0007lu9@\u0005m/{D*>)ܒ`\u0002/D\u0005\u000fĽ?Z\u001eD9(M\u0016Wgh\u000eh6à\"zTC\f\fD\u0017XMj'h&l;\u0002^͖\u0006)0\u0005W=6zyQ`Eqdd$\u001ekb\u00060\u0010\t>^_\bzc&pOd \u0010UX3N?{EMHd\\9kZj\u001eP\"ϐX/VA4'\u001f!隆T\u0002p\u000eE|5l7F$d\r9tK\u0005Y̾Vd^\\\u0007ӴR\u001d\\|,kQsD)s3|\u001a\u000eV\u0006SGg!\n\u001f+}PiP:\u001e\u0004]'\u0007_я\u0012iu*)>\u00042\u0005ę!G\u0002#'y'\u0010PIgw\u0005hɫ^8ȯU>\bd[\u0018X\u0019K#~m\u0003T-=E\u00164`\u0018&F3,F/gs\u00197FC\u0006\u0011\u001c\u001et\u001d7\bc\u0002\n)SI3E\u0017z(3\u0014zw\u0012m缇6o}\u0005Rƨ{_B@\u0001\u0013\u001aɣ\u0014@\\40F1݉c\u0007\u001daN%\u001d\u0012H-)(?Ew\u0004.\u001b\u0003P\u000bv\u001d^*\r,):~\u0019|\u0004)zp6y\\BxJX\u0003?jt1\u0006Cwq\u0013\u000f62erN0\nVR\u0005>mW\u000b۰JZ\u001aCNť\u0016t)i\tԼ\n\u0016``,R֍)qJf8F\u001d{k)UF\u0005\u0015N/z<}:Fy/}2F^+S\u001aE\u000f>Hy\u0018\u000e蝢\u0011\u001fH\u0019\u001b%/X5m.ݞ[GjL\u0018sWpmY\u0012\u0017F\u0006R\u000fW\u0012ƎOh\u0015\fZ@Z՘ptDv\u000fɜFB_Pʭ\u0014q# \u001fg%hzڱ}'t-pDqZ\">Bѭ[c\tR&[\u0018|\u000f3\u0005n1XS\u0014AE\fݞVK\u0012r|aٱ\tUQ[i(k\u0014N:,b\u0003ɥ\u0011\"ݘPli~F\u001ef!F߮df\u0015\u0011f\n޴3d{Tfk\u0011cD\u000b\u0002F\u0014A\u001a\u0011(eƺXЧj\u0003;rΞ \u001c}<\u000eO2y=*p8~Oj5\u0013\u000bH5\fjz^82\u0010\u000eFф-̓\u00126)a'!l952K7^Ȗ-7z߫j\u0005U6ŊR)ɵ(tTv\f\u001eU\u0017ӜG\u001d.9\u0019CXP\u0011\u000b\u0006\\9|r!c[ƾ\u0018&D,ٿ|$\ri5\t%iQ\u0017\u0005q-(+']v._\u001a%ީzkQ\u001a\u001dJպRb,@Jxj\u0010>ފO:o\"UnmC\u0001T{\u000e\u0010 -F]i%\u000b\u000bZ!vC{Ti?E\u0003Z\u000e4+lb\tƪE(/!\t,rw2\u0016\u000f(v\u0004H\u000bE𞫠3Ԉ!R#A}i*~YdCP\u0006\u0002aߡ\u0014ma&XWn\u0015\"}-P?\u0001%΢8Sh;ryqDOl\u000e\r~ͦ6B8x\u001bs6a6\u0019;ٸ4RLźI\u001aks5V\u00160AĽ-ke(#&5\u0004Bp\u0006s:lYrҭ\u0006i\u0002z\u000fTK}{!giL[\u00151,7f\u001f`H\u001c\u0012\u001e;\u000388Z%6\u0007u^\u0005Z'\u001d\u0014THL3+4\u00152ݔUӢ2lVD\u000eS\u001a1\u0005\t6ְz\u001b;\u0010k45mcSz{\rݡkQ\u0004h~g`\n\u00042]|:HPWYh@*\u0019_A$>d\u000f\u0002ג\u0004eЌޣ\u0017\u001b|;,>\u0005\u0004Փ\u0015tn1\u0014$Y\u0006z\u0015j%,\u0010X\"$_:'\tabjD^tɋ\t\u0014@\u0002TxQm7\fWt²\u00181L߂\u0012=0\u0004ØeN\u0004\u001fT\u000fȊ\u0007fddv릿%Qӫy%\\o,\u0018I\n@\r:@+i\u00063ō^~ئx&&?\u0010tk'G%\u0013#V/u$q\u000fӲ\u001fyKYt3\u0011\u001dU{\u0014Hiz9G MQ7P~G\u0006z2J\u000f\u0000`\u0003r\b3@\u0004TEʴXu\t|trxCQ,|bdD!U)a4?\u0015ÚOs\rl}1\u001e,(y\u0000?\u001b#\u001cE@\u0001\u0002N6\u0016\u0005X\u001aO \u0013`@\"e\u0010eӇMg\\Mw\u001a]ˣzȡ'yAV-r6^\u00041\b\u0002<>ኪ]L2\u0016;VtJ\u0019\\Ea\u000b\f\u0017nHQ5T\u0006,\nd\u0016\u000f\u0001Jj86R7Q\r\\DB0l\u0001<\u001azM\u0012\u000ef\u0016\u001e\u0013f諠\f!_yE\u000b61Fv\u001cjzQMc5n\"\u001e$q{\u0013E]l\u001cs\u000fr\u0002('\u0011}xn53ƀ;-}B3zUp\f\\%\u0013˵\u001d:\u0010q},\n\u001aoj̺|TW\b>\u000bX ~µh\f\u001bz*\u0013\u000e\u0014\u00155IEZ\u0006Аf\\*\u001aE{ؖXؾt3:Ō*cIJ+?dsJ_$\u0005Q>-vGpSzM:\u0003\u0019a\u0019\u0002[NoMO.ҝߵU,uJ\u0002\u000e@7,>*,\u0010\fj\u0003N\u0011]1YJ<\u0018k\u0012\u0000N\u001f7F9xAN=0\b\u0014W\u001cQHҬ\u0017-nb3(#Q2ڃ\t:ޤJ!\u001a&wW\u0011 «QM'ZEAlwʹ\u0017,C\t\u0005xA*B/[\u0002\u0010B c̐t=\u0012\\\u0010o\u0007JW5RD\fܐ\tݢ;2-M\u0000\\4\u0004(\u0016@\fQ)\"\u001faد\u0017g;\u0003ѿ\u0000׻6xXm@ÒAa]*BTAw5\u0007bA{JÔ?\r=\u00164|\u00146D3=\u00154\u0003Roi}#\u001bcƧ\u000f;\u001br/|\u000f\u0017Ji0a\f\u0004qP\u0007{$N7\b4\u0014i$D֋bGN]O^z>/'>$\u001141\u0005V\u000f6y0&@_\nj}$ic~2mb\u0012Wn(q,1?0^9e\u001e=&&\u000e?OI$\u00114p\u0000Y&t$\u001ck*VQ\u0014\b}[+\u0006¥ŐDrQ/ J\bc\nmL(yL-\\.f)8&?E&pVD\u0000u\u0005n}R\fiFAp\u0003q*A\u0010\u0010I\u0007NQj\u0017O.H(tQ_PƙټԔO,-q\\6a38 \u00067\u0011Jegٰ~i*TM\\f`\\ٰ\u001aL\u000e^`\u001f!)\u001a\r;T\u000eT\u001bA)ۆ\u0013\\C\u0010.\r\u0010#@\u0003鲰Y\u0004Rɹ\n\\ 6)\u0001\u000bi@H\u0002C'̱_\u0005T靈E\njjc\u001aORrZqmYǼ\u0013ч0,dDz\u00116\u001d\u000e\u0007g¹(VG7\u0013\tؠPy&3\u001ax\u0004ֹ\u0014(t7\u001d\u0002_<[\u001d1p\t4,%ۀh\u0017\u0016\u000f\tt\u00037\u0013?N\u0012M`'\u001fMLEf3B;HT\fkX\u0011^m3,\u0019\u0013VQ\u0001N\u00041ߌf'0ym\"vkUa:f\u0019\u001fh\u001c\u0012a49C \u001c_\u0012\u0010Xt;.UqYƣ)Ѡj*\u0016LvE\u0006rb\b)v\u00160\u0006\r'\u001e\u0005KA@\u0017\u0002\u001c\u0019\u001crQsv\u0002y 0!\t\u0001\u0018\u0011\t}a(+4\u0014\u0013\u0000Uhr\u000eFئpZ\u0001V\u0002lK60L\fMOziށ\u001b6y$Uqg\u0013*\r\u0005[D\u001c^\";<`\u0003'QW>jK,9E4H\u001dGp\u001dH0\u001cJD6Ym5\u001e!H%\u0006oA%yT\u0013nNJ\u0003%\t\u001d_\u0002F2\u000e7P\u001a\t`*ZM)ۯdT\u001c@\u001aInd\u0004@W\u0011*TH6αD|G\u0005\u001b\t\u0014IM\u001d\u0001\u001e9RY*ڀ\u0005C˸9\u000f_ܐ\u0003B~gshY\u0016&3\u0010Z\u0001\u0007\u0012\"ɪP Hd/WѲ\u0002\u0005xQG3g\u0001=ִ\n7Rv`@hnF^ uEh\u0006-Ym qnM-Ft؍\u0000\bҤ,\fx\u0018O+H\u0004#gA\u001b\u000f\u0001\u0004HDO?6r\u000b\u001bӶ|m\u0011yx\u0016p~?dP\u0017\u0012Ң?\u0011\u0005\"R䆨\u000b\u0016kqT\u0012w2Lo\u0002\u0014L\\ԅ(V+\u0007Y\fd\u0010\b\u001ebs2w\u0001\u00104ö\u000feD,YӤ%\nqij\u0015ͳmLDusIR)\u0012~=O[Ga .40\u0007\u0019r\u000e_\u0002f\u001c4\u0018\u0015BDDVA,M\u0010zp\b\u0011ɤ)V2#|b\u0005Ƌq\u000fc`vǎT*\r{\u0004,S\u0001r\\\u001e\u0013]\u000e\f\u0010qT`\u0001-H\u0003BX3iIC/\u0004\u0014\u0004\u000b^U\u001e9\u0007Du_I֔\u001aՊg\u0018OurG3^\u000f[9\u000erp\u0005\u001ec<_ٕQ\u0003\u001al&uR.ՀAjh7\u0000\u0010P!\u0007q@ޛ!1\u0015\u0000)`V;ۊ7i\u000eX@J{cP\u0019\u0001G\u001acO7Fq',S!P,8Z\u001d\u0019%j\u0005H.~jF\u0002-'0oI`z\u0005p2\u0012I\u001f`\u0007_y#.\bAq2\n]\u001eh\u0011\u001cd& \u0010\u001c\u0005AU\u0017\u00170~p7P+8Qw͑jT\u0013v.:1Y\u0005Cg\u0011լjR%?$pWH]\u0004ljI8b\u0016\u0007\u001c%-@S0\f_Ǽg+\u0011A'\u0002zC\u0004\b\u0001F\n'5ѐ0_ҳ\u0012r*\u001e8S\u001d6p\u0015U\b\fE*K\u001c͒̑]\u000f\u0019CQܙEb2p~Ҭ\u0011!;\u000e\u00196uYXf舄G1a\rtd\u0002C+rv-\u0016z\u0019+mtؚ\b\"ټ0&\u0019\u0014~\u000e\u0014B\u0004H\ng&\tF\u001aNӞ\u0016nvE\u001fb%\u0002aB^T\nM]A!\u0003>0\f\u001a\u0004\u0015;\u0004\u0003g3H2\u0014\t,\u001b\u0015n*.\u0018jMcHhc^e4)r6TE':'\u0001+y蹫DPS#P$4]!#_\u0004:\"^h\u001bMy\u0000pV\u0012S\u0004 %\u0013m\u00036ҧ\t\u0000\u0002uZW\u0014W\u001a9\u0000|TAAS-,N\u0005S˫tp i?\u0006L)\fNBu4\u0002SU3S6l$UeN/dfڬdRh\t!)Eu\u0001jR_L`K,Ƴ\u001b$\b\u0011=8ʘySDuX\u0005,I\r\u001acI\u0014fd.H!tP܆66>SԙTG`R\u001frr;HfgWC\u0012:)ϝf1\u0011ɜb\" 6\\wY\u0015)C8 Ͳ?Jb\u00188Yj@\u0002y;t\f97@rv\u0001\u0010\u000eJ%͸Y,D.\u0001-5@Y\u0006mw\u0011iA8唞\u001byDh\u0016\u0003%\u000e%K4\u0016\\\u0016Xq\u0015QfWU2C\u0013\u0017Qc\u001b.@\u0001ۢV\u0006S]\u0018$*\u00151/$Q^F>\u0016\u0010h\u0001Z\bz\u0005\u00002o}D\u001c\\\rS;\u000e6Jvxd\u001bY0yd$\u00132TRz%]j~LD\u001fy^\u0002cZD\u001c|0š]\u0007[IM%ZI\u001fN\bC!1̽Z\u000eŠV}\u0014\u0000~Ҝ.x\tԍH&\tI*ThV\u000bs\u0007O\u001d\u0007XRŢ29lf!g7j=!\u0015[@5oa\u001ak\u0007%!\u0013ٟdk+9e(o9ETp\u0004٥vHb0J\u0007QѴ\u0011CŜ\u0001By@\fTHnTN(\u0019\u0007[\u0005\r4)ry;Z\fr\u0003~3Eny-9Ǡ*dj0Y\u00141M(ZcF\u0019ݵ\u0000jQ簸UeR1\"\u0001@ P=s\u0014ILѡ\u000fJ\b`SG6\u0005Ůd&<8;\nֲ\u0006TR\rhTѨA|\u0001\u0013ɟ5\u0016\u0003\u0010%DB6hatFzq`ntR\u0001\u001c\u0015\u000ea=\"|z\u0014d䙣:ՠĄZGYiU\u0015%\u001e2RLHƁP3Уh\u0001fWm*\u0014f?\u0014\u001eQ\u000e3:1N\u000eM|^t\n|\u0005\n7b\u001caO:$7\u001fZi[\u0014\t!a5s\u0010FÄ&ePhX2\u0017佚]#j\nj\t\u0013E_(\u0004\u00109\u001b\b\u0000@wc\u00055\"\u0002Dv\u0000g85as:rW^\u00174T\u0012u~\u0010\u0016#5jc\u000eH\u0002\rj\b$JK\f;\u0013c9\u0010T자'`\t\u0000D\u0002\u0007\u0012\bw#\u000b\\P\u0002oQy\rbv\r\u0014!Q\u0010XEϩd4q ꔂ\fAX;w\u0007\u0006+'\u000f\u0016n(,g _\u0013*Z?냰\u0019\t\u0004()\u000fLO W\u0010)A\n\u0014Y\rW\u001e\"Fe`pƎ)jyr6᠞nӆB\u000bjg\u0004@cET\u001e(bɄEOM\u0015A:\u0016I\u0001\u0007']\u0006Fg%)7JND76'E#dRt\u0015P\b>H\u0018$\u0000\u0002\u0005U(e2\"WM\u001dQ&0*bn5A0\u0002\u00145*r.&\u0000w˹\u0000\fJb\u0014DتYjv,6#(K$zPJ(\u0010Xd\u0004Q\u000bb,u\"\u0001l}D3A:F\u0007ؒ7Pf!\u0015\u0014Z$\"3\f-m\u001d\u001d(\n\u001blC\u0016s$xCgV!\u001dz)\b$2\u001aJlmsÆ^L\u0000TP̾\bd[JUwA\r\u0014\u0003Ehs6^\u0000Ȑ\u000e-];%(5/”ګ\f\u0002V15H0ֆ\f\u0001\u000bCX{7uS'\\I\u000e=k\\Ʈ\":\u001c\"G9,)q⻀1+-2p?\u001a\u001cXQ\u0012grt_c\u0012:\t\bLL\rhXjR:ϐc u\\@~]hA\u0003\u001b\\mN;r!|E\tL\"~OhP2:?Ա\u0016I9b'o9\u0012\u0016DIFd†՘rt@i\u001fCH}NkL\u0007N \u0000\u00162X\u0000m\u001bm)\u0011R\u001efWH(\bĿ\u0005.%Z[H\u000e\u0011\u0003\u0003L(\u001a#\"a\u001fm\u0006)\u001eFcɲ\u0017\"S\u0001\u0000\u0011\u001c\u0006|Ph@6p8J^H+!+\u000b#D\u000e ji;B\u001bHG\u001d\u0015\u0015 \u0003\u0001@,\u0002ɪM\u0013\tN\u0018lO\u0006$J\u0012o#g\u00054Viݝ\rj\u001cU07.\u0010sc\u0011L\u0013o\u0002=1a\u00172=p2JY9q\u0003a-@f\u0005YAˬfw4XX2\u0019캿)4^V=.Js]@xh6&\u0016ѱ\u0019b\u0014Pl9\u0007\u00052%iT+қZU/mN\u0003)(M!2\u0003i\u0007,+7p\u0012HQ&1!^lG3/\u0005fmࢶ\"Jco\u0013\u001dx#Od|)TK1\u0003\u0010Hv%<\u000e%m}i\u000fip9(%^Rꑍ\u0000.鉟˭\\(}{\u000e\u000bh\u0017\u000e]N\u0014Y\\\u0016@oMku@^\u0018?}8V2T+\u001e,\u001d\u0004pY4Dk\u0017b#\u0003OH>w6tj:U$`Dv}\tIƁWm\u0014\u000eF\u0016U)L+\tQ\u0018\u001a\u001b\tQ܁\u0003I\u001cD}wh\u0010(U\\RzH>\u0005(^u)\n=E-%6\u001f72\u000f\u0007E\n\u0013Ҿqa`\u0006n;\nUլy.\bBrQ-mj\u00187YHQSa:x\u001b7a/\u0010\n~6\u0000h\u00028c\u0011\u0000l\u0002\n'B'9F:c\u0017..\u0010CXb@S]Y\u0010\u0010\u0006\u000ewVX\u0005\u0012\r)/\b\u0003s9T?\"o\u0014I0?\t6c=\u0013\u001e1\u0019s\u0003#D ؜ߨgA0\"\u0010\t[f&\n>&4u=V[|&{f+r::2X$\u0004G\b܌\u0013\u0011\u0011]h3\b H;,dNzjaVi\r\tBhٕ%)@\\hx\u0002=D\u0001\u0012Fͬ5eAc^\u0011\u0012\u0007)T#`tq+\u0017ak(+\u001c\u000bܞR$sͮ`\u0016\u0001e\u000b\u0010\u0002\n'vۊfx,\u000bK96z\u000e?\u001a:r둈LYs\u0011\u0003̭ ۮ9\u000eS@XAV\\\u0000Piv\u0005MhE\u001br\u0007\\|Qђ\u0005R;\u0019\u0013q\u0001OށG(>U\u0003\u000b\r᫵bIS=\u000f%\u0005!\u0005}|$6ZAo\u0011Ak\u0001\"\u001e<\u00021MH&b ǵKy\u0017}x \bIy\u0000ζ0\u0000OѶ|egvp\fDG\u0010߲)GBTH\"\u0005\u000b?0\u0015\u0005Sm1q(v̈,\u0001 ӒJ 8梟rgW6\u001b9[\u001a=8\u0014\u0004\nzaMlH !\u001eB[\u0005m\t]E$w\u0012\u00031OQE\u0002K\u001f\u0005)\u0016\u0004pl\u00006&&$t3O\u001a\f!ѲK\u001ez\u000bX\u0001hH!yܡ\u0010Ęe\u0000&KBQ,I1\r3ܪGƈTpM l\u000b\t\u0000\u0015(S\u001b$ge9Fʁ\u0006i8\u000fˤeҤ\t\u0004iuwPFL\u0004\u0007{\n {\b\u0010Dž\u0014]\u0006r>p!3s\u00117\u0000@𝖨E}\t`A\u0000ƨ4j37Tr\u0006=7\u0005\ryN`& \u000fDDl'7ܧol\\L=f?6\u0010g0\u0011\\æ5N\u001b\u001dYCum0%\u00175:\u001a\u0010\u001bGB\u0016i$1\u0014OFeud\u0001@N`ZcF:n@™DMI\u0011&.4s'b\u0006\u0010\u0013\u0014\\9'c@s,0\u0002\u001fn7m0)O\r@w\br\nH:Ya\f\u001aĄ 4\u0013CM.`\u0000젾A\u0004Ws3\u0010H:#\u000bC^3T\u0015zR1op'&V+Y\u0019!Kf1\")\u0006_xW=geeh&\u0013\u0005\n:Ht..$zL^)e\u0018\u0012\u0000o\u0014q[IZ']Kq\u001c06\u0007=:{ks- Ecv\u0001\u0012֘M<\u0014#\"\u0001\b\u0002Wҥܢ^P\u0010\u0019\u001a\u0012hQ\u001cCY]\u000bw&-u\u0015\u0010Z\u0017)\u001f\t:!\u001a7\u0001QM\u0015\u0006\u0018\u0012P>vcrx(A\u0000\u0000\u0003VN%,\u0002\rt#J\u0005\u0010\u000b\u0011,Jv-\u00118f+oh7\u0018\u0006l%:3S\u0016tf\u001f{^2\u00141~\u000f2L\u0004w&\u001bi1+\u0006\u0018_DDAT'\u0004Cv\u0015O\u00002K\u0017@4\t0\u001alQZV\u000bvRd`V\u0004\u001f\u0016ٳVZjvƓEmI*! \u001eN(WG\u0000P14]:=l\u0014\u001b(lz\u0004̃pIoEWX\u001fER>8PN\u001cr._j J=]-r\u0004ɃAU`TUv`V5\u0007\fOܯ\u0018BI4TlV$D<,\u0017^Md\u001d|\u00015Nz\u0014Pe%\u0000nx{\u0018UZ\b\u001d\u0007@7p (4H&\u0003l\u001az`P*[jEC\u001f|5kqQNME\u00140G\u0006\u0004@y\u0012j-@\u0007\u0018\u001fL#W\f73Cg}sR9D\f)C\u001eVf\u0017D]\u0006A(;=\u0003k 0\u0014\u0018\u0012I&#B\u0007Q\u0019\tF59!`h\u00119\u0013Dž\u0010\u0004Ç\u0001GK:\u0003\u001bŭU8w\u0016YSm\b\u0019E-W|J\u000et\u0003u\u000b5$k3*]{Sĝ\u000f\u0019l9\u0014\u0011Ac\f\u000e'dB\u001beu\u0012kGͬn\u000b\u001c\u001ck\u0006mnatӑy%E<\u00192\u000b>\u001b\u0005%Ц\r\u001e\u0001\u0016G<\u001bm\u0013HϮ2\u0019ra1s<Ф-\f\u0000iA'DZFc\u0014$z0+{\u001d]Ŗ%\rBeI~&\u0001$??\u0011]Rg\u0003C8'HyhԨ,F\f(7l\u0006\u0007\u001eM3)d\r]\u0000:gh\u0019I5)\u0011\u0004\u0007im$w\bO$ёjM\u00114/PbLF\u00016\u0011)M\u0011'\u0007L]\u0002\u001dU\t\u000e]\r!1Z\u0002'*pЄwdQ\\Il\u0011\u0007;\u0005Yev#Ԁt|n)\u001a:\"&;$\u0018\u0013tIhtT \u0004*<`v'glqd/\"#mKTW\u000eX!I(,&ʹ$L!7`\u001a+J8)ޒUwFhԂ‡MUQ\u0007-.2g\u0017B@~9\n<\u0015\u000b\u0002OnFo\u0002Bm6`BH\t\u0006)|\u001d\u000eeN\"+Jk=d\u00106Y$bgmP\u0000$en|\u0002%sf\u0017\u001a)\n\u0015Κ k<ټqV`@AH2\u0014\n\u001f6,hwB\u0006\u001d\\\\,\u001dr\u0016D\u0016Orl\u001d\fb\u0012CTaC()ʖo&DWF!A8,l\u0005ԪuϷLk\u0004xX{r9*2؋S=Ũ\u0019\u0010aĒ,=%7.\u0003|,oOb\u0019\t25E3h?\u0012Svs\u0018\u0001kEBi\u0006M\u000b14\u0015mˣAyo-`Ŝ]\u001f\u0013)\u0017Ue㾎452\u001dl6)7\u001f\u0001aq\u000b^M\u0006B\u001c\u0007\t\u0017uJ\u0000\u000eҤ4\u001b>\u0004b\u001fQbPUmvmb&$\nfo\t\u0018o\f\u0019>\u0003\u0004yt닛\u0002@\nv\u0018k\fG<(ձ4\u001e2=_󞵀\u0004R\u000bB*𼌜]B|rQ4a\u0017\u0011P쎃Ϛ֧2}ֲlZ\ns,^}\u0003\u0004j~M*0ܐXY7d<\tx-\u0012\u0019fצ\"ZQ\u0014z1iW4DՁ0\u0001,u\u0004J_\u0004rnM`\u001b*8݆*&|\u000f\u0016\r\u0004Joi\u001eX\u001a\u001a5_v]xIGd\u0002@:o\r*/}#*b7!UZu,\u0005Fט\b[+$*/A\u0007Ve\u0004i+-\nuO0\u0015\u001e\u0010o\u0002pjƴ\u000buF@\"0\r\u0011ovJ\u001f*N0*T\u0006N$\u0003X=\t1\u001d?E--ƿ\u0018\u0010&lo\u00106j#o\u0011\u0011I\u0006QLi֜4FȂ~y\u001a@쐼8V\njZ-zi1\u0011.d\u000b\u0000V\"\u001eY\u000er\u001a\u0012\u0015`W@`W_ٕ\"z\u001e\u001a\u001d\u0002\u0000F\u000010h[,6WBىtc\u0007ŞTv,\u001b\nV \u0015\u0016\u0004\u0012nhY er\fyOE0.CW-:y\n͡*јL\u0011e䪥h[jd,Ev\u001e/\u0017k'l\u001bZ\u0012^#؄Xѽ(H\u0000:\u0002 m\u00172x9Z0\u0016\u001e [\u000f5\u0001&\bU2\f\tXKS\u001em;/\tjuc\\D$8?jr`V\u001e)\\w\r{\\[v\u0019\\\f%mp\u001c@]6\u000e'QܴtjV\u000eOmko\u0007\u0000C3\u0002:J}\bL`I\u0001n\nV\u00161Rf:2+_B7\u0004\u0017)\u0011~Ԝ]s(\bд\u0005!kۢ+H!W׿>\u0010jD>oQd!GbP\u0015\u0016\bbr\u0013OF(U\u0001\u001bU\u0002E\u000fАњT[\u0016)\u0017t\b%%\u0010UÃ\u0001V\u0013i`( ΀,\u0014\u000bȑbC\u000bV\u0000pb%\u0011*EX@$z&\u0011f\u0017\u001c@i3ULI\u0017}f)Yz[{m\u0003CPi]h,jH0GɔUFW)ҨfE5z\u0017\u0012B\u000f\u0000<2\u001a\u0010[iv݈\u0002\u00045e\u001e--B}< e\f\u0018fXEQy/*\u0005\u0000\u0005콜\u0001pE\u0012\u001d\u000f\u001d9aT4IAe`f׈\u0003](\u0005Y8!C:3\u0014H\u0001zHO?\u000e/\u0016C;[ձs.~2\u0019\u0019@$W\\$zىnR2d@:\u001bD^=~\u0000@|\b<\u001cơ*[\u001d\\'MJDle\u001c\u0012n\u0006六ˆ9NU4\u0014ec9o39\u00142\u0004\u0002#\",\u0010z\u0006\u001d\u001c\u001fr`wf.@2fc/]6\u001c\u0001QQc\u0015$\u000f-ξc\u0010qܢ*Qגqf\u0011]\u001c]\u001e˷hY\u0013zKRù\u0013\\\u0018L\u0005\u0002pdۥgD\"&h\u00043CݫRRS\u000e\u0016i\u0002('z.\"^K'6\fY\u0014c\u0006h\n\u00022=8]D4\u0004\u0004zzVwF\b#!R[=p>QVL03\u0000\u0006qU\t#\u001ep\u0004Iа,\u0014;]Yh=ev!\u0005\u0012[Z\u0017c^4G9aI1\u001aŊ!\u0003\fk!\t7\r\u0007\u0013\r\u0010~%.ulrG\u000f\u001am|\u0004'\u0010M*\u0014ȦQh{5M`\u0014f\u0006^yr\rN(\tȓG*B\u0010\u000f1|\u001f\t>i.\u0014\u001d`\u0018lNxwL:3V;x^ N\u0006J%\u001aUu+Y*\u0014)\u0007ч\bĞIlN>\u0003͔-\u0012\u0005@Ue\u0015Zf+s$w&v\u0007\u0018ьxWm\u0000\\R-jL\u001bd\u001a\u0006n0C%`\u001cr$ؿ-`s@R\u0017a2}\u0014ˣL!\u001c\tJ\u001c\u001eHx\u0004\u0012qd\u0002\u0011\u000bE\u0015YPxEb\"3WOE\u0003\f\u001bQ:$sfN'}!Z\u0012M*U,W]h5'fJ\u0015l\u0007m\r\u000f\u0013#\u001d\u0007\u0011'*%'U\u00068;\u0011rlTnWTZ2\u0018\u000f/\"雡\u0005\u00044>u:!ŝpo\u0015:C'+wM\u001e])6\u0012\"\ta;X}Y\u00046=\u0007\u001cr\t\u0003ɋA)\u0018;\u0010I<&?$bUSR\u0002)Wl{spvuX\u000bG\u0017'\u0004R\u0016\u001eiU\u0007H\t&5g\u000fˈe`v9ѽa\u0012\fݭ\u0019\u001a\u0015\u0002Bx\u0011n\u001b\"G`\rJ]Xk@*gDcFXޡwԩa\u0000ݻ\u00028p‚K\u0019?[\u00167`̖']رfAY1\u0007D]\n4o\u0013&Ł@K\u0005P8-!\u0007i{Ra\u0004ƚc\u0003Od3*[arGSO&1\u0000?\u00129\t ͮ-?`\u0007Zj3jt\u0007\u0018z.*4P(\u0013{CS\u0002`n8q\u0018g$5Ȉ\u0003q']u]\u0016\u0012\t6\u0002%1gKSN\u0012\u000bY\u00147-8\"\u0001[\n=\u0007\u001b>Ȗu\u0006rd\u001a܌\u0011jܢ\u0018ԏp𼼨\t\u000fas\u0000N̮k7+w\t\u0013nQ5xwH\u0000{FY~(\u00019rt\u0011ѨWb[2\u001d\u0003X\u001aR֦A\u0004p+3\"\t\"\"?Z\u0018CaG*3+ud1&#m\u0012\u000e,S'F!nex\u0004\"$\u0005\u0001R]H\u0015]ҹHkHqB\";$)~]P= p+8}\u0004ДV\tժ\r\u0007QM&ZG_\u00119U&b\n\u001f4|L\u001a'7t\u0003\u0007O\r\u0006eW%\u0011d\u0017i\u00049tˢ`w\u000e2*\u0010\u0015\u0015Ug\u0015Dr#NlΪ:8$6^CЫe!F>S'\n7CU9m7\u001a\u0016,ivJc\u0006\u0007\u000e\r\u001cHڷh\u001a@\n0*\u0002\u0012k1=*eB\u0013G(ְh\u0001j1PX8I\u0005g*7`ka\nɂ70,X€+Q\u001d\bӦC\u0015\b;\u0010LN}<>1\"0D;\u0003a\f)tDe\u0010#>ZkF\rS\u0012]>\u0010x.ru4fL$;#f\"chN&i3\f3W7^Wu7\u001bH\u0003j\u001d\u001d\\C0\u00009A凧D\u0018BOF\u000b\u0010\u0018!F\u001c8/p\u001f]d^\u000e#bB\t\u0015e3Бp\u0019&>\u0016HV\u0001Q[\t'I\fzY\u0012m^\u0007$jF\u001fx/LҘ+Wo\\b})]t:\u0005hͰz\u001c8+\u0013Fa\u0010p\u0018r\u0013_@\u0016ymx2$Rq,o\bJ>K45\u0019eWP3\ruIus\u000edP]vG\b\nK[s>\",\tSR9k҆XZ\u00056}\u0003@\rg¤r\u0000)q^&,߻D.\u0010HDKbG\u0013&5I\u0005c:$\u0001oa\u0003?m69\r\t('\u000eə8:p$᱀q\"\u001f4fzŴ+\u0016t\u0000\u001c8]\\k)+\neFQ\b]_H\u00196K\u001b#\u0002Kb\u0012\bT070\f\u0005//p:kզgs[#,\u0018$ZZ\u0010DǎJ\n&!Ά\u001eB:p i_vMNi\u0010\tC(ʼ\u0018\b\u0007iҼt\u001cHf>L֭Gɀm0ɍ\u0011(i?80ޯK!xuߛ6dr\u0003a)Jd#m7'@\u0011:Pv\u001d8Ǫ>2\u001d^8CbC\u0006\u000e8\u0001@DC @܏,-\u0018u5\b3(i3\f;,\u0012F\u0005\u0002_\u001b\bD&s%\u0006@}\u0006bm;םE\\ޠ>\b4J.B6~3h##\u0015V\u0000y\u000bﻥg9Wr\\!\u0010W∇e\u001f\u0001l)E^l\u0012G\u0012Jf\u001dE\fn/ !\nj<[M\u0010sf\u0017\u0001n}1BVDqӊjU\t;\u0017\"\u001cؤ\u0006:W\\ƿU)P\u0015\u0006Ȇ\tO@eSj\u001f*0!j4qQS'{#\tYȎ}K(i3\fks\u0015)\u000e]g6\\0\u0000hQ֕Q\u001f\u001do/<%Q\u001c䄨RI\"y@Ҿ8\u0019\r\u0012Bvn1$:SKMW4JuH\u000e/*,oУv![\u001bg\u0018\u00063Pg. \u0002.7Dxm [$\u000bN,ņW\u001bZ\u0015\t7\u0015.qsxQv\f@FޞOA:\u0015$\u001f6\u001f)^qX+\u000004\u001b,K\u001f\u0019u@@MY3Q-.V{iᗴd\u0000-\\x(/e\u00177\u00010Pb7/\u0004\\j!\\Nx\u0004q\b\u0005\u001c\u0000lXG\u0002\rZi@\u0002בּ&mam2)6\u0013^;\u0001 \u001dm%Aʖ\n\u0013xEBu\u0013\bB~G\u0004\u000bR@\u001eȔj_\u001bT,\u0000]\u0015P\u000e\u0010 ƋQ\u0007Z0/@Z7;1r1\u0007Oa\r<\tkX}Cp北?-pE\u0010~ӡ\u0017l{y\u000f+yΚRwO'K!h\rJS\u0002(aj\u0003Ky\t}2XT\fX}cƒ,\u001b\f\u0001\nR`\u0001\u0015\u0010YuUHW:\u001dJ#SV\u0001\u001ctXEXǺ@xȪTc@uBȘ:\u0014NamF4Gt̡\tOC8향\u0001:mPĆk!N\u0000f^܁VK\u0004\\zU\u0004Br:\u0016\u001az[Օۆ;K:ҀBJCˤNv]ljXKCfK\u00153\u0010ŵ#a\u0012)@\"u\u00031{\u000e/\"~)ۊ\tOj\u0013\u0013\u0000\tԈV\u0002r\t+؈\u0006`dı\u000efx$Th\u000euR-xva`JMidݓgP8V\u001fdKeΑ93^XK~^%\u0010ЛCOB6PʤM\u001a@ϐ˚]HGOu;:|\\\u001d\u001dTs\u0004Rw{%\u0006oԱ\u001b(N-h\u00108h\feݱNQU8;\u0018}|XhvĀj8\u000b\u0005.\u0010!շ0\u0004ʔ\u001a8md!\"\u0000Jtvm8\u001fp`.ִ`B'~\t);w\"\\|hX\u001fM!M\u001f&]{T\f9>\b:\u0000\u0007&&)I\u0012\u00163Uڭ\u0012xlbd\n\u0015!ī\u0006-7d;-\t:ku\r2\b\u0007\u0003am򔲸ֱ$'lvqoGCH\u001d\u0012\u001e0E@\u0000y<<]\u001d\u000eB!XA\u0018Цo\u000b\u0019v\b,=\"\u00009sl\u0011\u0006T\u0012\u0015#\u0004z\u0011\u0005]yi\u0007\bnIĀ\u0014\u000bm\u0011;\u0013uvt3\t\u001b\u000e2>\fTh񎨺[/8x;GtxD?Wr\u0006\u0005\u001dIg\u0017\u0012,򄴱G펅Bn%G\u0006y\u000ff\n\nHGμ\u0002\u0001\u0013kZϔ\u0006\u0015\u0012+\u0016\u001c\u0014\u0001EcύpNxt@b\u0012\u0014G”YteźqàT\u001eN\nD3D\u0016RXz4a4΀Ź(^d.֨I\u0016\u001ePE\u0002\u0012AEe\u000eD\u0018ͮBZR't\u0015(Xpdb@y\u0006dՠ0#'JR7lM̹!_ɒK,\u0018\u0012ɃO\u001f*02ؔ@u͚\u0015sBCYmZ\u0016#ѱ\nԩTF`1\u0001_\u0003\u0013I`Y\u00184g`5P\u000f2\u001a\u0012\u0006ѭ\u0004*\u0014\n^\u000e\n`HI3\fB\u0012’\u000e\u0015Q\u001b@1 V6M@N\fxrޣl\u001cȤC\u0000Rh$T**0\u001f^{y\u0016$^g\u0003]U4\u0002\u0007/ VSH\u000fXĜ\u001c5ࠜ\\b}%tMf\u0002Ѡ$\u0010%eFӅ\u0018\u0002>\u001bg\u0018ƙwh\u0004&\ba\u0016RS\u001eݜ]\u001b\u0006L\u000341\u0019plY^iL\u0016E.@\u0006lI\u0003\u0007ِ2\u0017e1EAL@Ţ\u0006\u0006+MfQ|5h?0\"Ԯ$rsڛC@`˃\u0019=[\u001a\u0000\u0006Y\u0001rⲝt\u000b04\u0017kPJq\u0001F\u0014aI/\u0003lA¬C\u0003I4S~4bnB /$](a'\u00007?zP\u001e\u001aaBIVܨ$Hoa\u0018;\u0000rTc6ѽ%B\u0003p1\u0013L\u0005j\nfy;\u0011!ڣxvӆ.F\f\n\u0003I\u0000%ZO\u0004J\u0000S՜?y\\Z\u001dsXWQ\u0006@4\u000e\u000b1Z\u000fp)MIcl8ð\b_\u0012\u0017)Hy\u0005XM\u000bd].Mx2k\u0001\u0007\u000b\u0013fԑ1$aQkz\u0018\u0003I\u0000)\n\u001ejr\u0015l\u0010n\u0011y\"?m^\u0002sB\u0005'6\"I$ݲ\u001eR]R\u0001,\u0018\n\u0019l\u0013bP\fL`aQa|8WGŦC\u000e\u0004\u001cI:\"H'Rp\u001aш\u0003I&\u0007:B(0D(\u001d8\u00179d!( \u0016\u0015\u001a vdu\u0001vtnuҒ¢\u0002$qa\u001e\u0016es\u0000HvܱL!Np{5,&17u) 4h{dM;\u001a\u0018J|r\u0006\u000e$/Kw1e!iviTz`HuD\u0003P/;\u000eQvW0a\u0006H+\u0013\u000e\u0000H\f]eb\u000eٕ[X瓾Raތ\u0015\u0005A\u001a\u0012 &\u0004s$yi\u0003\u0007Nlv#\bNWMh\u0006h\n&z\u00105nbA58\u0018\"r\u0002Y]xb*\t\u0006$qaC\\I.\u001d<\u0018icBd\u0011se\u0019¤z0\u0004VPi\u0015L\u0016U\u00036p i_7\u0006\u0001\u0002\u0015\u0015t|\u001aAU3\b\u001b=\u001dO.pO\"L\u0010\u000e.(\u0019\"4\u00037:\u0016@\u001bg\u0018\u00116XbHD\u0006Lc$\u0000AJРޅ.\u0002C3\rE\u0018\u0002\u0000\u001c8O3\u001c\u0002\r\f,e.)\u0005\u0000R\rۍyY42\u0002\\_\u0015Npb6RT8ð\u0013I􈡄\u0015Fl\u0016uHoE 'ji\u0019kOiޜz\u0013wۭ\u0015\u0006\u001c80\u000186\u001c\u0019do\u0001%T\u0014dd\u0000,b\"\u0003\r؆h\u0013Ϯ\u000f\u0000\u0001HÆV\n.aI\u0019)r]Z\u0000ӨX&SӐP\u00017$(\u001byb9\t\u0006\u0002\u0002ZbN\u000eD7'E~`0,bHNuI\u001dtaVTe֨#a\u0013\u0015Dm{\u0000P+*c'J}0-%?\rIǮJޫ\u0011&H\u001eD*tV]5̚J\u001c\u0012-]UILB:fFUz\"\u000e\u000fأu\u000762\u0007O<)z\u001aJ|\u0011sp:s\r#C\r&J\u0000\u001cX\rw5#\u000f\u0000B4ή\u0010.h\u001aSk\u000fB\n,i_d\u0018Vu\nj\u001aFͩ\u0011E:_L@(o4L{\u001c\\@T\t\u0001ލAjmrlԬ28C\u0000aFAmTSN``p\u00053\u000bj&G;\f>caxR\u0011\u0002AZ,oEB]9T[>\u0007jȚb\u0011.\u0016|\u001ee\"\u0015ttx\t}S;\u0018\u000e=\u001e`|ޅK6\u001e\u00136D$\u0000rq\u0017-<1m4fJ(B)Jx'5،y.9čywSXV\n\u0002\n>q,Je`u$J\b%+,\u0015?7QkSh&Eks\u0011@wFe\fvQUk\b\u0005\u000e&XYQ\u0003 \u000bLk1dޱa\u0006ITX\n\n1n\u0005\u001c\u0000x/&\u0003Kͮh_Gsl\bwA)uaAq\u001e\u00120)2ٛd\u001f3P܇ip̓>\\lqĒP\u0018@#(TvB\u0013\u0017C.\u00145h$6X\u0000_\u0003\u0015\u00180\u0018-}\u0005_TrapQ[+/\u0000+,\u0005{6܋\u0015\nDq+e+i[<\u001a?(\u0003,!n\u0003|JiJ\u0004jm\u0016\u0016i7\u0000A\u0000s\u0010,øfT\f9\u0007\u001ee209O\u0013\u000b\u0006򄉳KXɄW\\!hZsT-[ع\u0011@$\n& ɞ,2}v: \u001b$9\u0006Du\fB\u001d\u0001\u0011\u0015\u001f\u000f\u001fdjB}\f\fFAI ڡɅ\u0004\u0014]E\r\u0017NS\"ćj\b:wC)I\u0006-R\n]P#X`s\t\t\"f\u0001?:8cR`0ީU!\u0016X:*Q5.IMPVeK7\u000eq1$n?,=ŲU9\u0007v85Dc)Wh\u00103':-Z8tS\u001eWF\u0002\u001e`|\u0003FhծoQR˾zR\u001b:*l=1$V\u0012#d w\u00049j9\u0011,-E\u0006ɫ\u0019jlx2z\u001a(b?T[3\u0006*v]\u0014*\ft\n=N;ib]lB0\u0012hɬ3{i\u0000\u0015)VZ<8..\u0000w-Jp@T0@tES\u0019:+)\u000fp\u001b+\u0012\f.ضRɚ]٦HPDXM\u001d-n)4'v&uU\u0003\u0012cQX>'6\u001e88+k`\u0006l$B7BFkׂbEYpK+tHZicY\u0003\u000eX\u0001bK_jlɲ\u001ePU!LhbH$=ðףx̣\u000e\"3\u0011\u0019Sή\u0013Z\u0018d)xaR\u0005[q1sfrL\u0001f\\Ei\r\u0004\b(MИ7R.Ytx\u0018qe5F\u001bQ\b\u0014A[Mv-R#\f\u000ed\r\u0003(.Cp\u0016\u0012ytD-i`Z)A:\u0003\u0014\u001ea\u0019cdC\n͞`s1\u001b-=\u0004&η\u001d\u0011\u001e[e\u0017g\u0005;\"s\u0001u^\u001e-\u00073Ρ-Li\u0004Oza\u0013\u0003M=f28NBc\u0012@\u001ay+\u000e\u0002`My,\t7sF\u0019]!\u0000\u0007U7B _\u0014l\u001bxä\"RY\u0015^mQ{p\u0007~7<6\f8V\u001f{|\u0003FW\u0019gx \u001c\u001cB\r:đ\u0005\u0000l\u0018\u0000\nda\b:\u001cq}\\\u001a\fM%\t\rDht$C@gW\t*maԑ\"Mxĩ\u0017\u0002H\u0004R\bñ@nf\u0017d\u0010p\u001a-\fòP\u0010D_\u000eH\u0012+&99(\u0010[YF젂\u001cP 0.\u001ek\u000e\u0000ce\u00139ٵ\u0001X\u0014z`sMg#b\u0006[&ؽ]\rҒOZ2\f눉Խ\u0016(\r\t_c2\u000e^G\u0004f\u0007\u0010ˌidk%M=1^!O\u0000'MkR$sW&31τPJ\u0013>*\u0001#\t<%Dۂ[\\.\"I%0x;\b1ZvG]\u0010\tgO\u0002Qw pB\u0015,\u0002Qþs\u001c]\u0018T\u0017\u0000#z\u0000C\u000b%ҒRH\u0005F\u0004.ễXVh'84\u00038ZSZEorHA\fX\u0016KAP\u001a\u0007<\u0005\"\u0002QwXff>4\t\u0018}\u001d\u000b\u0014-<\u001e\u0003\u0013g\u001d\u0000ͤ:l`Y`kT\u0016\u0017eK`\u0018$i\u001f0lvḕD\u0014m͉>2\u001cܘ\"mC5\u0003\u0000 noR2ȁ\u0001Fo\u0006\u0005d1Q+ \u0018\u00127s1\u000e=\bLB^\u0005s\rLIh\u0005\u0000\u0017E1NC>IaF*vv1$\u0018\u000e˒Ͼ8PԽBZ\b\u0018S<)\u001c1A\u0018vLo&\u000b^Fb\b\u0000\u001ft\u0015S$HRo\u001b\u0000Q\u0018hUC\u0014).pxSXm',\n'ð\u001bA#}r_}6)\u0010\u0019\u0013 \u000f\u0001y\u001cQ<7rN[>j\u0014M\u0010\u001c]Y\fKp\u0012\u0015l\u0013JĒu\u0019{\u00015\u0001\u0015P9@9`\u0007Z¦5Q=$K<\u0019T\u0004ަ0bW@pCT\u001dR,~1\u0010ji\u0015:\u001bb\u0004lOf\u0017Ҽ:T\teD=\u00001qe~!\u0014\nw96̔MS(ð\u0007wv\rMQҙ^v\u001dVA\u0001M9\u0006/,h\u0011O\"b\u001fIk{/\u0001\u001d]5\u001a|\u001d\u0014X)b\u001a\\$ eTlA\rIT!mDW1Hڟx2\fKm> .O\u0014#vC\tC\u001cnRð^R$^@lS\u0014+,/\u0018nٌy1x5\u000b\u0005E\u0004t\u0005f\t\nJ۪\fICuaݎ=\u000e\u0002ۛ`ׁ*R?\u0011\u0019Li,_Ef\u000eͮ@\u0012Csv\u0010c3\u0017\u0007+&|h)_\b\u0015n 0uYdZH_\u0007\u0003\u0018db\u000bm\u0002ƣ;EBe\\\u0018\u001c&T=ږP\u0001ǝI\u0002Y\u0010X\u001f\bMqW\u001d\r\u001b=dE#on\u000esmVH\u0011\u00066!ٞdsX\u0012a? \u0005cU\u0007\u001a\u0004\tꌫ-\\MdY\u00144\u0012Yy\u000e;.\u0000G'<\r…\u0001\u000e\u0014e%e{YodB@7.ҡ䢃\u0007\b\u0005ؙd\u0011\rKd7p\"a\fzD\t\u0016q|uΘ\u0010ōfƶfWz\u0015^\u0015\u0010m`<\t\u0019,\\*\u001d*j8z\f\tFte\u001ei=ʹ\u0014] \u0011\u0000n\u0017\u0004+K\u0012|X\u000b\u00010\u0018\u001b\u0010\r\u000b\u001aYZ۱t\u0019qb+!\u001a\u001a6t\u0018\u001a%\u000b&\\WsXP\u0012\t\u0011Z)~+|Pn\u0012\ffȬ\u0016\u0012\u0016yr`\u001e\u0000w\u0017_K!\u001cXX\u001f/1` l VF\n\u00022r\u000fǷ٢\u0001ٕ\f]\t.:;\u0003)mF \u001cy\u001cN@QM9E]tr)N߻ڀ\t.00nq:\u0014:L\u0012e5ȦRr\u0001\u0018n\u0005d9<\u0010rUsM\u00023L\u0002)7\n\u00184}KOgӈYPPX1\t\u0014s'?\r\u0000R:#I9\"\u0019w\t.#Wcɠ1\u0000펒F\u0014`Ga>[%\u0005W؁\u0017vbsqJmtG>_L0\u0000;\u0001\u0019\u001dE\u0016p$C͐:nW^Ȇssr0#̵\u0003\u001b&8\u0014HMe8%G3p͟Ih,8q'bvbV+_\"\u000f\bf騲#_}\u0018:)J\u0000~\r\u000er\u0011~-{\u0005∱(>K\u0013\u0002}\u001a\u0003\u000ezd,S`+SE>=\tER2U,lj\u001c԰ \u0006C0_4WUF;\u0019م/J\rN]\u0005e%\\&\u0001H:v\u0017\fhhyX5WG\u0012\u0002uO֛9\u001eWN\u000e.:˪\u000fpz\\ux\u00160Lfמ\u000b\fq&kz\u0003'TS%\b?\u0012=Dzg _T\u000b-\u000fe\u0016Bjb7Cb\t\u0003|a\r8e\u001dB\u001ax.5ܤd\u0016g +,X\u0004a]ᖰCƼ&f(|f򁴘I\u001fdጕK\b;*qv\rP.a>\u00103\u001bޓ\u0000_=\u0012\u0006Wb\\\u0003ܡ\u001a\\Zp'\n\u0007B\\ɽ=~H\u0016\u001d9ތ(7.1a:/)\u0015jݔFa\u0018}*C߄!\nT%\rQV\u0005x-?\u00047A9fX5\u000f hb\u0002Nޘ\"\tz\u000f|\u001b=}{i\\Mb56?LJ[\u00045\fh\"XSi zI]\u0012\u0014GId,|@\\\u0016v\u0004RxꓼJ.-.\f\nlQ R%F\u0005S`%PmvA\u001c9[\u0001òVpԺ)Nd<9@\u00035\u0002l'*LC\u0011\u0013\u000e5\u0015\u0006v1+\"_ FR[P/={jCU\be2\nۅ\u0000sB\u0006\u0007#?\u000bٯ+ǚ5R=%CK&i\u000eONXۤ'$\u0013+E\u0010S)2Ӭ\u0006#P7l\u0012ǟo\">\u0016ף%2+x|V֓\u000bnv\u0014\u0000d$\t,\u0012*\u0000XP\u0012U\u0018-\u0007WVbY\u0002\u0010Fz*3A\u001cGR'>4n\u00126Ah-qU\u0000\nxtP5d\fyt*\u0003lkAUט\u000e\u00104'IuJDc\u00194Ba\u001fqĉ0d\u0007\u0006&#V!twdqS\u001fV\u0007\u0012yo\u0002\nd+7P׮\u0002\u00193JDr-My\u0014V+GrdtVk\u0012kHٶ\u0002TpS+ֱ\u0015[m:\u0019\u0016KV\u001f\u0010Q׎e$8Fq7\u00066.\u000eA.HBL\u0004ɚrP\u001d$\u0015O&K\u001cR+@/*aHL\"\u0001`.t0Ρ\u001eD6Q\n1\u0012(\"\u0013d\u0017z 8\u001b\u0002\u0018U63\u0018v1.yBZWN:rnjG \u0004R\u0004\u000by\u001fz0o@\u0000 h~R:g=\u0012\u0013r,\\\u0011(0;Ep],PQOH!\"\u001f8|Lc*y!\u001ei!YQPGDiTv\u0014<>\u0006ݢ0\u001c\u0002(IU!z\u0004C\u0003|Ha\"P\u00109q 1cO껐\u0007\u0012j>H{\u0004cjha uv>=\u0018'^\u000b)\u001bQT\u000f\u0017`ȅt\bF\u0000\nx;;5s\u0007Zj\\\u0006wE3M5A8\u0001\u0013]\f\u00146`\u0001JRLJM\u0004g\u0011Sڕ߸2fתӚ>9O\u0007\nT(m*q\u0005-$\t1W*-Hq&G:\u0015G Q\u0001@0>u\u00059#\u000f)&rL\u0016t\u0018FNTFP3Ը.Ya;\u0015_Ec\u0010۠\u0017H12YF+@~1t.f\u001fP\u001d\u0001sXel$t9:; ])i꫅5\u001dH\"J2\u000bDrm \u000bSyG\u0012\bMۯZH\t᥊\u001f\u0018\u000e\u0000hB9ؽ\u001c.\u0006Ho,7 \\A\u00112c\u0019t¦\u0000x2\u00187bsqiꋝz$%\nX\u0000s\u001e\u000e&x\n\u0017z\u0007\u001b\u00060\u0010\rTF-/8W&\u0001f,bo]@(ݲYco\u001flp|n(\n74zqK孛 ^,A\u0017Q\u0003\u000b\u0003D\f\t\u001f\u001e?\f!It܏3J\u000fY\u0011\tf׷E\u001fpH_;0\u00127Ho\n\tb-\nx2\u0013\u0005D\rL^ŔQ\u000e[a\u001b\f^W\u0002\u0016|Q@x؂B\u001fRlvD]Q\t\u0016*$}1\u0001H0Tl*h?mXg\u0016\u0012&V1G\u0003y(RV-U\u0010R#p!\bpb@\u001e\u0011e-g\u0000liH\n D7\u0004o\u0016N\u0015\u0002ִ\u0002qt\u00008v\u000b\b\u001fxՒD\u0014R\b4\u0019\u0016(\u001c<\u0004\r{M\bj;J\u00106\t\u0000W1gW\u000bqL6*4J|C\u000f\u0003%\u0002p#%2A͠$\u0014zJ*v\teI\u0015{\u0010V|$W̷C,IHC\u0015r\u0014\u0014$\n@\u000f>T\u0003کksޣ@)H\\His[U}0U7W\bu!\bY\u0012\u0002[c\b9q\u001f\u0019\u0004.\\\n\bq\\\u0015Z'-\"\u0004)\u0019yLS2LG\u0004\f\u0012Ѱ\u0001q y[qO>k#*E1<\u001f:\u0019{/\u0018O\u0019\u0002]|~B\u0017\u0002\u0018=zH\u0000\u0000'Rq\u0005|\tF\u001e\u0017\u0016I[\u001f\u0019H\u0002:\u001c\u0006phMc\r\u001d{#ʡ.\u0004zQC0U\n:m\b23lq|V2NWp\u001eVg>7*b\u0000\u001b\r \u0016n찺mRJN\u0018hW\u00142\u001b/\u001888Z\u0003US4QȭL\\o\u000e0$V\u0003\u0011\u0019-\u0002\f\u00005M<\r/|?.shQl*\"ƈ?\u0006\u001fHg@ۗ?jOj@͹>\u0019o\u0004qKs#PB\u00132!z\u000b\u0013X\u00048\u000f|5\"L\u001eԃJ}:\nH_ϐ2Ȑ/Tԅ>\b0:'\u001aװm^]$<@\u001dKDqv\u0005:)5d%#kߴ\u0000g6ZnH_&һ6\u0012\u001a?B\u0003YOGֶ\u0010Az\u0005Kia\u0003+4\u0004\nr#{G\nM+\u001d\u0000\f,\u0006fe\u0010^䌠\u0004K\u001c=5At.kt]0@\rΫBhޟ\u0004\fOYH\u0013;:v7\u0005)e\u0000LRX\u0017\u0018#fvRZ\\T2c~Blě],\rĉoMB\u0019J\u0015\u000bQ.?\u001fS\u001b9Z<>#\u000552~5\u0019SV$T\u0012=Ê\r\u0013!BR/b\u00012ϞS\u0005 `#\u0015j\u00055\u0012ѐdJI42{29د\"Cv7#.\\vI2\u0013v\u0002Fr.waSm@-ʨ^ț\u0007~K:٥\u001aWJ:\u00046Gi*Sm˰0n\u001a\u0005O/K1\u0002mJ\ntË\u0000-\u0011\u0001\u001f\u0013ۢ7!a0\u0000D\u000ejoseׇԍw{sX\\D\"\u0019%u\u0001uU\u00110lܚ\u000b6p{\fl\u001ayFe2u(TrowjG*a\bb\u0006穏m(d;D쩘z]c\u0013j\u0003䴝\u0004M\u0010g\u001e\u0001^nk5\u001eИ\\6\u001a\u0011\u0004HvVnd1 68zt3Dz\u0012Jj)N\u0019yőbs\u000eG^@ը{gKzߕaGo\b2T}\b\r3J{\u000baSKo\u0012!\n@(8SJL~'bbr\f7N\u0018/\u0018Pn{e\u0004\u0007\u0014Oi\u001b\u0000kp'?j\u0006&7\u0001\u000e\u0016W;.eջU\\NiӰ\u0014\u0018\u0016.\u0015\u0001¼\u0012~p2(-\tnL\u0006\t\u0015\u0018O\u000e8%vJK$@?!2\tj\u0006z~u!\u000fZJ)~vH\u0017~s78F\u0001qL4\u000ff5\u001a6.4fI\u0013ɬəpPE\u0017ք\u0004dV*۰WcL-TJQ\u0018VGz?V(o\u001buqb\"R_\u001a/!tK}U[ɮ5TxU.q\u001f\u001bL\u000f\u001a$\u0002d J3\t(HׂE%\tw.\u0004rԫ\bD)\u001a$VbKH\u001f.}\u0000Y.2\u0019'˔ZyKz\u0002K\f\u0002]am@A\u0016x#\b\u0012>>C*1\u0010}J\u0018-!\u00007{y@\bnغ`2}\u0005Qqa\u001eO\u0014=\u0003)e\u001b@\u0014VHj4۳WqmNjIؖ=%6E;\u0001\u001db\u0014/Žd\u0000|,i\fDFDpfjC EH\ri@)6\u001c\u001bN4G$l̓}U7\u000e\u0014,;J\u000b\r/6\u0017ؤH\u0005$\u001b$;16\u0016\u001d\u001de˴|ЀdA\u001chPHa\u0017N\u0001\u001dQoSPӹ7A%\u0011ÕVỈXH%b.\r\u0016\u00127\u001f1\u0018\b#cpaUbʩMߐ:n\u001e̷\u00196lG\u0017%xt\u0018\u0005\"1QhN+l\u0003u#6\u000fіjB\u0004\u00045gWr\bEN>Gng.Q`{_\"PZ\u001c3 őL0\u0019^\u0002\u000376ҕ\u001fmkZȦe,s\u0000n)-@ZcvJ\u0019䂫\u0012<(\u000b{\r}bŞ\u0001%1-[LI#9+=/\r\u0005MDSR\nH\u001b0\u0012mdO3d\u0004\fpI]b\u0013\u0011?\u0016iԥp]ݴr\u000ew)'Z\n3i\u0017@\u0016u\\\n\u0001\u001e 3*\u0002rbV\rAo(*ӽW@$\u0012BXq\u0012ERUɮR\u0015\u000eQQ+/5\u0016\t+֢m\r\t\u00128\u001f&\u001b!*l߅gǏٚGh2C~[\u00187D\u000b1W-0Q#c\u001a\u0012M\u0002Z o\u0012aaBً\btjX[Oܩ\u001eINOb\u0002w{F\u0002H\u001bAxRˁ$B;WEgF^@&\u0005Es\u000b\b}.\u001c\u0017 @\"!\u0012\u0019=\u001e\u0018\u001c7@>9p”\u0002[\u0001\u001a=il\u0013-V\u0012$@XV*UH<7\u0002\nήKh\u0011)VxV\u0014\u0002K67\u0018(\u00197;\\R82d\u001d\u001do(l`X;pQn;ΔnG\u0001I{/o3ל>\u000bssE\u0001\u0002\u0001Yh4a@bWmI?\u0000Wˀ@3\u001cf#C\u000e\u0015U+=׵5Y\n\u0001(%\u0004g9P\u0005`@\b+vn+N9Xm:F\u000f\u001c4\u0019>-\b\u001f:&˘je_OYC\u0014rRk5׉7tr\u0000I\"J~c ()H4֑X\u0007g.`tuMl1C\u00187u\u00076QB\u001c3F&v\u0018c7#\u0011h\u0016\u0017)y>f/VL!E\u0019\u001bڷ\np\b|yR\u0016)\")kٖ\u000e>ީsH]7sՇc\u0010r)\u001bA1\t0e2KT\rR5;^:\u000b#<\u0007\u0003nd(ύh„0K[\u0012c\u0010eސLa\n\u0010#fS\f\r\"\u0007#ܧ\u0018G\f\u0003Ӱk_ :DK\u0014%Nv\u000b\fWi:\bR6\u0003vvVTw\u001dזKI\u000e\"69\u001fޚN\u0016|*PZ˖&Y \f.bU\"m!d\\n_ٰIi^,\u001d!QHJWdRT0'\u001d\tIh8\u001e\u001cy\u0010.\u0001h\u001aX\u0010IU\u0015\u0004q![\u0000\u0016\u0006\u0015\u0014iB\u0019\u0003]7K\u0003ݼG\nbebi/(2_)D\u0000_٨NDw\u0006XWÙ\u0006>T\"$̣#U>B\u000bs̲5\u0004\u001c@\u000bPC\f\u001d\u000f=V%)\u0007@\u001a\u001bk\u001eJ\u001aK5\"]4'aRݤV(\u00178\u001c\u0000{߇0`*:3\u0004}\"\u0019V\u0012ZwM~[Ew]\u0014\u0001\u0011`}Q\u0002D̑8w/=49aF3d\"6Y\u0012\rͦAS§Pk\u001fƄ\"\u0019v]q4!X\u0007cީWӉhήUZ$6L\u000eW'r\bS\u0005rI\u0005iO\n)cc\u0016JϽ:Bau\u001cg|dHhMui}xx\b'ְ\u0018vG\\\\\u001dƒ pu\u0011nЀ|\t\u0018vG\u00143U\u0002#\u001fOz<5S'\u0000g&4؝\u0004\u0012$\u0001\u0017\u0004VTI}^\u0006_DZz\\k:\u000e), /)GׯK%9*\f\rՠxCCݵA\u000eb\u0002vzC\"/ᨏ5>oOk:\u0018#ݙ\u0001X4-KvMve\u000bc\u0006,\u0002I3|IJxB;+3F̸.`I%\n(!țx{\u0007 \u001aI*\u0003\u0010M\u0013\u0002jC\u0010a;\u001b@ή`,dܯn/3c\u0011oT46\u001b\u0007bBX}e\u0007\u001fT\u000e(0ocP 0(\u000b!w%)@V6(Ä\u000ep\u0014mS]Z\u0007`:8HD(\u0010\u0018Rbaʚ\u001d͐EC-@B4ߐFOu\u0014\u0007p\u0003\u0019\tƤāU:m7nb\";:g*\u0003S\f2\u001b\u000f\u001f\r*.\u0007\n>,7!\u0016\u0002MХg-N\nlR$\u0002\u0001\u0001*.\u000b\u000fT7\u0019z3P/\b\u0004tW?\u0003\u001a6\u0000h<-«@+&FAGaR(^OŚ)tJhJ\fkr\u0013`L\u0007Ov\u0001Ls!F{w\u0015kU(\b\u001e9\"\u001a\n(i&\u0006\u0000wh\nn\t\u0014\u0007ڹG\u0017y\u001fM\ng8xM&\u0014\u0013\rz+\"\u000b\u001b\t!t&\u0002JHR\n2r\b;@ \u00005wM:\u0006\"hFl1[ I\bs\u0004۝N\u0006\u0005C\nȶ8+g\u0017\u001a ~Gw\t=8S\"\u0012|\u0012R\u001eHкv7-\"\u001en`Cp!W.'M8dDKk711X\u0006\u001f\u001bNZ\u000b5*\u000bU\u0011[ m\u0015A7\u0012p\f\u000bpY藀K\"bWC\"\u0000ɷ#f{\u00183O|\u0010tLÝQ~T\u00025[\u0004x`!q%wo\u0014z,F\u000742}G\u0014b-9*\u0012\"=%d\u00108xX>+Qp\u0007`h߀*\u0003&P,y\u0001ϙ\u0011#\u001fEC{@IJ'\u001f\b\u000e\u0007X>]N)\fN蔻\u0017U\u0010\u001ex`G?}v~\u001b1\u001cgN\u000f\u0001\b/[.\u0011\"gWi.Z4d\u0004\"\u0011\n<{r\u0011\u0017xj<9Q|\u0019;Cƙ\u001e}\"@U\u0011\u001c\u001d9C$6?E\"\\\n\u0006\u001f\u001a.N\fЩspUۯRkvW1\t\u0000+ɽ\u001cd%Za%pO\"p4^}`U!G,\u0005\u0016^\u001ae%\"xq1\fTFffDfiP%a\\:3\u0018$ߐʧ\u0005i;Y\bdx[[4>Q[u\n(\u0007,y;g\"\u0013\f\u0000 \u0013L-\u0019E\n*26,\na!iԱ$4\u001cP%(u\bjy \u000e:Io[\u0015hѐ\u0004)Bb3\u0014O\u001d\u0012\u0010R\u0010=[\u0001H\u001cG\tVf\u0018Mv}\u000e\u0002\u0005{n\u0006,&x5-ZG T\r)F9\u0018\u001fFQV!\u0018y\b$\f\u0015d'0ZPF\u000b5u&B=\t\"*C]\u001fI!\rl-3aUZK.k\u00143,?!R\"D!#PMe\u0014\u0015y#\u0014 `#=$i\u000b\u0005Kw6U*\twkeMj5&\u0014\u0002)\t^\u0002\u000b`C8>Gh֚'K䙴\u0000@*v\u0000-v+ʘLO,GZH\\}\u0005o\u0014 \u0004j\u0005vy\u000b\u0013ȰikXna3\u0005x?\u0006\u0011iO_A{q>\t^R,v0B\n\u0001/&/G\u0014QiRۉа+\u0007J(\"\u0018\n6\u0000Nٕ\u0012vo\u001a/$_:\ndɴ1N2\u0007.MqC~6m!tV9&-]ٕ]ٕ]ueWveWveWveWveWveWveWveWveWveWvaѿ-X\ns\u0016%K)\u000f\u00007s\u0013y\u0003*/D܊yjTw<`z]6PZW\u0005\u001d\u0012%Jv/Ĺ=\u001a\u000b6\u0003+mQ\\\u001c;>ˮ\u001ayŦ\nm\u0001=x\u001b!K[壑G\u0002E)$\u0005\u0003\u000eB3$\u000f*j)^\u0019pkWB.F!<`F\u0002>-s\"\u0018h\b@lYw2\u000eν\u001e8eTHEۀv})EHN&Y.\u0000T9\u0007țb\u0006\u0018\r\u000bHp\u0013>5!H&#e\u0015~\u0007\bC\u001c(Rqbx\u0014*z\u0011W\u0019\u001d+\u0019SXI+r0Fv-z\u0012n\fV9JV_T\u0011\u0013x\bM\"вE\"Y`\u0015ҍM\u0010+\u001ei_\u0003\n\\ݒa\u0018\u001bZEHv\r0LjpGY\u0010dY<\u0004\u0007mY\u000ea\n\u0003\u000b\u0005\b\u0013\u0005ZXʽy/\nY\u0007h9p^\u0017\u0015\u0014\u0000\u0002V\u0011Y\u000f\u0017\u0010\"\u001a&{zKUU\\$!JtzM8\u0013<#5d\u0006e\u001d\u0000Yo%LV(\u0011Y|'`ёjm\u0014L\"X?U\u0018ZZY!(ɠ\u0011zP\u0007$$\u001f̈́@K#\u0003ïv\u001eiyʳEn\u0000\u0015Ɩ_$\r\b\u001fGrQ4\n\u0004\u0019\u000boMtA?J}|\f\n幔\u0019\u0018G\u0004tEE76@Ia9+$\b\f\u00175\u0014Bf8\u0005\u0012EW.6\u00121\u000b#P\u0018.\u0012<\u00104Y\u0000\u0000WKk=Ml+\u000e\u0012ʏu\r\">Ҿ/R@7>)gXbE}s\u0000`۲V\b\u00108\u00014Jlv\u0002m\"Ys\u0019\tnCJ]W!\u0002\u001d\u000f*P`ܢ{\"\u0010\u001b\u001c?>\u0012V`9AD)ѩ]-\u0005Gg\u0019\"]L\u00032yA*pjV;l\"ki$\u001f_\u0019\u0002w\u001dڗBL]\u0001^_|Ȁ\"r\u0005XEL_<2?\f$\u0019x֨\t:\u0002d\u0013?uJAa\nkb\u0005X\u000eΊ~q\\\u0010-\u0018\u001dԆBiВq\u001f\u0006+\b\u0004X,\u001cr,\u0016`ͶOD8d.)͒\u00154 !\u0000E&OQn+>z\u0000<>ӢhD\u0001\u0012(:滱xj\bMQO\u0004OMp*CA5]d,\u0004'C\u0013%ԆY+Hwz+Qx/\"ͩZ'\u0000vGSY3qz@X\u0013\u0000b\u0010\u0002A\r\tl*\u0014\u001dBfZ.\u0015yJB\u000bh\"B\u0005+P%yt.\u001050iXpx;\u001cidФ\u0006-\u00142̒\nYWcI\u000f`\tnl\u0002`\u001en?C,\u0013IX\u000fYev%R\u0017ID$Dأu\u0011Ġw\u001du0A!H\f\u000bvFIin'\u001a<@IBp9e8I#ThX1fm\u0018`q\nDz\nOq-Ź\u0001͔1?@KL&\u0017t)q[\ruAG\f(>s\u0014\\b\u0015ۡTB7w9F\f\u0007jR&|\u0016\f(P7؋\u00027yZ\u000eF0#\b4Սe\u000fb\u0010\u0010ADN\u0000VQ=[\u0006'eW5kv\u00104\"\u0015RʂGv\u0004(o\u001cHF\u001d6ܞZ\u001e\n\u0010lTb\u0002\t\u001a:P\u0015lQ3#\u001b\u00008{\u0013WEmf0\u0006\u001bM\t\u000bF\rC;|\u001c\u0000㰹1L$?\u0016ix(>\",D\u001094;dVf\ta\b\u0003IB\u000fa\n8vˮ1/\u0003\r!gqO\u0018\u0019$χ¬\u0006\fyo\u000b:o+IaIG7D\"yI$5\u000fO9aPP\u0003ӎ\u0015i,X>袅+%ܢ@\u0016\u0006\u0016VC\"|S\u001aH\u0002(\u0005a.\u0002\f\u001c.tA\bJ*voWtI$<&.Q#E\u0001@V\u0005J4\u0000GX39eI\u0001E~FLPRDNQ˝\u0006^0\u0002p\u001d\"bE\"EPKa\u0001e\u0010\u000f\u0001\b(\u0004\u0017%\u0012?߆BpR;P\u000fsk\u0007*t\n|^&)SH(Rz\u001c6P\u0007h6\u0003Ja\u000ba\rGͤ\u001c/\u0002\u0010$h\b*mUju\u0012+g?\u0017\u0016>is$vp\u000f\u00185I j\u0001s\u0001E\n\u001b;\u0013Ɯf\u0010$\u001cG\u001afWdC\u0019DT\u001b$i\"m\u000epJ<(Of4@igEVLĢ;n\u001a䏜$MNW\u0015FP3q\b\"&d~&^rȮ\u001c&i^`f\u0018\u0010@K\u0018t\u001aPp`aV;,{/C 5\u0019\u0006O\u001ePad#hjB*\u0004L\u0011DdׇT͌?\u00101\u0011q;iD4PU\u0002+\u0014x\b)T\u0011#‰\u0019\u0001_21ı{QYn\u000bhJ\u0011Y\u0015\u0019G[dR\"d^xzK\u000fNA\niEj\u0013\u000bF[dW$D\u0002\u001cn\"X*2\f\u001c/$(8P\u0003u]\u0012R\b\u0000H\u001cFe*:,:\u001a{\u0018k\u000en\u000f\u0013k\u0003V\u001bX鈻{2}sJ=2\u0019=\u0006\u00056\tmR),%B[)Ԍ\u000eт6\u0001Jz \u0011ꅄ!\u001cI\\hQ\u0010\u0018\u00140 2XMV?.\u001cQ\u0015\u0012bΫ\nnfE+\u0012:y\t@~\u0007\u001e\u0001:\u000e'siv\u0012/AѰjt Ѝ \u0001=\u000f\fJ\u0015\u00002Kvْ\n\u000b\u0014-A,\rF8\u0012ǀe6 _.8Q5g\u0014[RS\u0000\"8#/\u0006\\\u0011:\u00044\u00078O]6Q!\f\u000eI\u0017\u0004\u0017VFv#'6T\n\nH\u0000x\b\u001b\u0000u78]KͤavJ@(\u001a=\u001bnF\u0006\u0006uş#h\u0018*S\"\u0015\u000eY?P89 ;̦őԥ:r'P;>,ņ\u0010Vl\r\u0013d\u001aZ(X%!e\f\u001e\u0007\u0005'ma\u0011{p(R!eA\u0004\u0019fv%m\u0000\nœI?3U\u001e\u0012\u001a\u0004\u001a\f0}\u001d\u0010\t\u000bR`!Aq#\u00003c?<\u0005%\u0011n8K\u000bGZH=\u0016\u001agW\bT2\u0013\u0014\r\u0018;\\\u0014h[.F1\u0007'\b|\u0011\r\u0017~-}Y\u0000tض2x.:\u0005\u0006M*U`\u0018\u001c\u0006&^\u0003.MEו`Q}\u001d|\u0013VPА鮤0ڴHk\u0007ssB\r8\u0007`9P[J\f\u00056L7)\"\u00006RDEý6\u001cUOXva\f7K,?\n%-)q\u0001yT4?٬X8%o\u0007o@EZ8RhA\u0016\u001a\u0014M:ƓS\u001al#\"4`4\u0001B\u0002 \u0019\u001f\u00025\t\n\b.\u0014%K/\u0011UW,AYRDu\u0012㼁\u0001&\"T\u001bn\u0005x\u001c+\u0013\u000b/#\u000f'7=2)0:S%\u0018L#\td\u00121\u0000p\u0007\u000e$\u0013Q>t;.<\u0019AIҊ$h܈(T[eʧ[BaXyx\\(ְPBv_A-ϱ|oO6VwI\u000b.٬\u001dg\u0004g%\u001f4\u0012b\u00026wd&YOn\u0018og\u0015~v:r4\u0019aRV/ۭEz\u0016A^d?w\u0002\t5\u001dǹi>D,'V9\u0006G\u0010tHi\b>\u0016Hg\u0017S?rHh@\u001fe,L\u0019Іv\u0005\"\u0000I4Ra\u0001.W%\u001fL\u000b\u000b)>.[L%F7%R\u001bt&R{\u001d\rl$D\r\u0019o,\u0011\u001czfoGroIdU>h\f(\u000b6G\baFڟ!X:\u0006\u0003\f#@㮄fḪv\"\fGb\u001cT\u0014z&'\u0006M\u0001*\"i|cf \ra\u000bt\u0004pd/ݰHH\nI_6t2]x4\nU\u0019vKRoT2k=fW#)\u0015u\u0000!\f27Z2uG\u001dXT\u0000(K/,\u0006BEJ\u000bׂ\u0004g\u0002 \u0012\u001ai%\u0012ã֨+\u0005\n'V9q7pf\u000etv?a!\rHA\u0012CWp¯AV\u0018\u001a/\u0004\"LGv\u0011\u0012\u0013*B\u000bs;\u001d9y\u0019Bɱpdͳ\u0018\u000bԑ7 `\\Ѝy8NJ\u001eIC\flr)pJs\u00133\u0012\t\u0007eм#Agf<\bA\nId\u0018m\u001dY\u0012!HU\u0017pZq\u00190 \u001bM9JK]&i>|\u000bbnE'A\u0010\u001cwE8l\"\u0000.Qy6hZ\nO\u0019\bh\u0010\u0006rJ{\u0013i?\u001bOixY\u0015\\\u000b,\u0013`\f?6d1EDxhDm`דQ\u001dچVy\u001f1\r\u000etj~vq`FÄ́zaOᯓ\u0016i(ңx\u0007^#\u000e\u0014~H\u0002#\u0000`VY\u0005ZQ[s\u0017\u001aÕy~.\u001c\u0000n[!\u001c\u001fFXPM\u000bG1Wzᥳ/KB\\\u0014΅`\nI\tD.Qvͤ2t65\u0000\u0014P\u0013!C\u0013k\\$ע\u0011$#\u0001o)\u0002+82/c$#i+$\u0013FxִamDT\u001dfR9\"%8D\u0006!.԰\u0016-z;\u0016 \u0000()}\u0016=\u0004j-\u001d\u001aj$zPs9mGTuKvfE|s\u0015@z8VE58E\u0011\u0011\u000f\u00144r-R\u0006y֥b\nA\u001bwٵ\u0005pZ\u001f6̴[j\\X\n˶\u0000X9Q\bӨH+UØ!\b\u0017:|(]s\u0006,\u000bQMrsV*PMgHHc\u0014vB\u0018\u001dt\u0018n5\u0010\tZɔHI\u0011Α(Q\u0000VpdG,a\u000fÿ\u0001V\u0010GF\u0011X,\bh|cCv\bgh !@d@/\"mѕ\u0002\u001f6{h\"{AIffU\u001c\u0015\u0003%\u0016,'\u0019ԧ\u000fk\u0010\\$틄:c\u0003x#\u0005?g7U\u0004\u000er\u0005sFU\"E̮3HxS\u001aPw\fEZ\"Y\f0nK.U\u0000ȶԏ\u0017\n3\u0006Ӷ\u001eҤ\u00169Osj\u0019\u0016XCge\u0017\u00044P\u0000*b\"R~8~r\u0014I?\u0010!\t\u0007շo\u0011g_\u0000=LA\tF\u0011\u0006q(\u0014\f'אgf<<40̮|Ȥ`\u001fGBcr9Kٙ0\u0015\u001ah\u0006T\u00129;X|ӄ=ZBՔH\u0004y&\u001eQ\u0014\f#-h$'&Jv`y\"h\u0006\u0001\u0014\u0018XsY/\u0004PO\u0013\b\u0011\u0005t\u0006ie60 *\u001c\u0005\u0016i^}T\nWT=N\u0017<\u0005R\u0019\u0004\u0002X-f׋\u001d0YSn\u0000#\u0001\u0005KC!\u0018GDz\u0000}y*\u0018tB܎n \u001b%1h7Ng{\u0017#h*\u00042{1\u001a\u0003\t\u000f#5T\u000bWТDD݉E\u000bd\u000e\u001cHO;\u0017\n\u000b\r.\u001ci_\u001dQV\u0003S*\u000eQWЊb]#\u0011o7.3\f[dH&\u0012n֠B^@erUѬ(\u0002\tO]ҋ\u000eMv\u0002e\u000eC\b\u0013\u0018H'RNCv⚗iKC;\"&ǹӪN`\u0012UII2\"9v%\u0003r8#R\u0015\u0000P͉YL\r70)\t4D4\u000bL*as,ɛXdv\u00134l=m\u001a8\u000bE\u0000(on\u000eNr\u000ec\u001e\u0001%h\u0018\u0010pQ\u001ebJe44@\u001c\"cς\u0015|o|\u0000ѧ3\u001e!\n<*!\u0002czreˊܰFΈ\u0019\u0007`K0F\u0014U@Gz0'\u001a)ɉvu\u001f]\u0012AZtc-\u0018Ill&1w\u0005!\u0006ە旺$\u000fA\u00009#8hvň\u0014z'D Y*H7@;B\fks/\u0010IR{\bZdEܒTXpL\u000bE>Xg\u0004h\u0006ss\u0017_\u001bN9\u000164x\u0003\u000eXApFm/\u0007\u0005\u0005JD:(aq=K\u0000\n\t\u0010\u00031NvDT]zx w/\u0003W'Mq?V:d׃ch\u0010)Q\u000b:\u0007f\u000b\\\u0004\u000f(\u000e2\u0002754dJM]\t\r;CԃVG\"$oc@\u000bmZ\u0013\u001e0\u0003\u001aGl/'\u0016@\u0013\u0001]٦8!7юR\t\u0012&9`+9Y1pzYi|v\u0018KڳXoi{9*\u0007x9\f3ػ\t|!l1tg\u0014R~[\u000f\u001a80Z\bmj9\u0011D\u0015\u000emyI\u0007WRBpR6p4H/\u0006猻i}\u0004paEE3V\b\u0002A\u0003]\u0017â\t\u0007u%ÂsRQnیR%唣F\u000egq$XH:%\u001a\u0014\u0012B\u000bu@ӳcmU\b#Y\u0001\u0015tL2\u0016j\u0015\u0012\"y\u0001=QB\fn\u0018,\u001a:I!A\u0002\u0000QûhpAxu\b\fم\u0007Z,v\f\bW!X1%\u0013t@`\"w\tAlX\\B\u0002\u0005*\t\u0006b\u000fDZ\u0017Vҍۨ\"+X:.U\u0010aV\u00041\u001f* CT8\tDӻ4UlZ\u0006\u0006LbN\u001fgGU-\u0011\f.\bb$O}B}[\u000fTCHBZ^D#a.qzw\u000fE\u001b\u0014TN&Aay(\u0010\u00139d\u0010QO\u0002'u\u0017\u0011\u0018&-m֒\u0014WB'\n.[\u0003\u001cr\u0017r(Ob͜\u001el\u0012\\\u0002}\u0012Gӽ[!r!A\u001a*Z+U=r\u0004\u0001\b7,\u0011G٦0B;\u0001\u001b\nRb\u001b\u001a\u0013#!19Z\u00162sJ\u0014o\u0005M@D(+!.WE*\u0005\u0018nM Z\u0007]\u0001aÆjQGR.pf\u0019(\u0003C(ځ0\u0017F\u0007N\u0006A}PpJ(hq \u000f\u001aqBt\u001bH\u0018]\u001fBJej2bc49[)%V{IMM2\u001d\u0003::)ledf4-d\u0018\u0005\u0018jd2vd/OlQb'q\u000eM`8\t\u001e}\u0014b+\"\u001c7jgN\u001e\u0013O@\u001eHe7&\r6\u0018\f\u00031(?zZ9}\u0000O\u0001\">fsBdOgQ0Am\u0012X\u0003\u001aejN%˼u1J׆'EnTp?&vL\u0013\u0015xf\u0006JSn=\u000fXi\\\\,+uJΤ&GErK\u0000c\u0013]\u0003CxL#\u0011H\u0012\f\u0003\u0001KnMPf\u000eƪ\u0013qQ!A\u000f\u0001.y1mCE\u0018ofgP.+uR\u0004-ip\u0001Y \u0002@j08\u000e9\u0004S\u000f#(h4;\u000e3\b#\u0011\u001eY\u0007\"^y 7.Afڡӛ]ot:܈+R\u0007\u0004O\u0016S\u001fp\u0014BU׌)'}\bV\u0007TYG+MDb-\u0012\u001b\u001a\u001e9+P< *t<\u0013믢6\u0015ԏ퐀\u001bu]֣!\u0011գb]\u0007\u0016h\\hZrᱴ\u0014\u00139P\u001bhD\u0017\rendstream\rendobj\r27 0 obj\r<>stream\r\n\u0015g\u0015p\u001c'6S\b\u001du;4x\u0019E)U20m\u0013>ŧZ^<\u0012\u000fE\u0015!9z\"a-$PH\bH\u0011\u0013ũ\b삤\u001e=-\u0001Vv\u0012Pื X|tҋn\u001cR\u0005\bF]a5'\u0018Dg\u0000Z3\u0005*3-V\u001d\u0001U$>l\b(Q]ʋ4J~\u001a\u00016,lBRLG\u001dBemx\u0015Ȍ24h:)qaeb#\rA\u0006c\b;=Mx\u001axl5!=i\u0005\u001a0R)R5gZg\u00005WK\tC!TglxEx\u0007\u000e]qᔋk\bŨ#1?\u0002:U@Z\u0010\\,>탋tŶ2\u0011\u0018O}hi\u0015s)[,\u0010~A`sS\u00143Ke7bxٕ\u001fX]Y\"r1$GG\u0018/\n!kJF4\u0000\u0004S!uV}rJKh Ҳ0ZG7b7V%X\u0010Ԁ*@\u001c'\u001bz:$\u001eA\u0001\"܎\u0006:j\u0019Ȋǚƕ5\u0013ﳨ)xX\t\u0018ֱ{'\u001evVBM\u0005D3Y$\nTt)#Iٱ\u001a䀳0D$e\u000f>\n\"\u00037&uH[(\u0017$\u00079mDJ\u0019J\u0015:8LTb2\u001d\u000f+]\u00184wP\u001b*a@\u0014\u000eDŽ\u0018\u001b*\\uj(k@qZ}kfgeA\u0003\u000e\u0014\u000bfb\u0010qh?*\u00052R-ԑxcX\u0012OlNPK$\u0012\u0011vpہov\u0016P-$;j'_y\u0005$]t}1\nEfIed\"o0Q\u0018\u001bPjqt[*,\u001cjU/)\u0018(\r\u0002,I*24I@C\u0019PUфQ,\u001b!V\rg\u000f,a$^\u0002Ƈw\u0005\u000b\u000f\u000bٌl\u001e\u0014\u0018=g\nnH\u0007. O!6:O\u0013\u0004|.lUn%\u0001Н\u0005\u0014yh\u0006<\u0004ǔF\u001d]hs\u0013-֞$H\u0013b/!G\u00072*|()j6Mz1?\u0018,;c_\u001eO\u0019\u001bh'k_oIA\u0005hPS\u0014J\bHZ)a\u00114)\u001b0e:8_YJ\u0011\u0014\bpy¹\u00186)\u0016N]\u0014r*KÁ\t[7>\u0001T:\f8p1+x\u0016]\u0012kYP\u0014XcYs~:t\u0002x\u0000^Na(NY/%0k\u000f\"\"\u0017Z?8B֤r\u000f\nǗt£HA\u0011!\r1EӦs9f4*-Vb\u0006\t\u0002Mx|ȝ\u000e/Rx\u001b'K\u001a/4.Ɗ\u0000 \u000b\u0019\u0010A#7\u0002I\u0000w2 G{2e/ \u0012Jh,4\nkT=CxQ]\twwU\n\u0019v@\rLDjmv\u0011NI\u001aKfL\u0012[P[6+%Ϩts\u0010\u0018F\u0006\u001c*O\n\rd:\u0014CZ`l\u0000nf\u0014(PFe^H=$eh.9X!LH\u0014\u0018\u00143>Qf.\u00179'\u0004r\u0015!t|tAOڠgR<>fF]p^$pr#\nyx|-\u0017Ob0x.\u001c5N\u0004Du*4-\"׋\u001ei9*\u0006y*ܺ\u001aj}Y$a\u00177~\u001c\u0010\u001dr]%n)2;\u001eY\u001c3U\u0010\u0010`B\u0003#ɮ\u0012\u001dԟ{.ƪ u)\u0006\nUGPacz\u0010*\u001a-+%\u0012\t\u0000z%VɘxкU!PG\b\u000eJzdWcE\u0013F՞S\u0011ф\"5L\u0010b\u0010S\nȭ}dGW\u0016i8؜f0@\u0005c$T2\u0017\u001d#F^Zhh\u001efW\\\u0000\"CMC,@-'\u0002͵Yy\u001e\u0018>͘}\u00146OKUvSBk>ZAn9\u0000s\u001aRVs:rN:\u0010fWK\fL\n{<ގ-1(8}w?\fdτ[\"bS\u000eEOz\u000bC\u0014\u0010&\u001a>\u000e\u000b\u0016\f\u0018й<>\u0014DeM)S>Cgzٕjͳx7`>VH\u0005\u0016$\u0018-sƃMi\n\u0019c5MĈ\u0014\u001ct\u0014r\u000b\bǧx\u001bf\u001d2;:8ptj|H\u0006)\u0000(C$es\u0019\u0019Pe$\u000e\u0014ҕ[\u0005F*738+K2\u001aMwK`!RCge\u0015\u001b\r\u0013\u0015\u000e(~\u00180227XY]\u000eNy;#\u0012-o6\u0012ETh0\u0017B\u001c\u001c/\u0005\u001b2\u001a0[3,NO\u000fRJ1B\tB\nɱ\bAC?!²#dg\u0002?2\u0003Lwnp6\u0019\u0002ZC\u0007h6%\u0006\u0005j\u0007\u001c\u0011h*$9\u001c\u001eǟ \u001aZ\u00176ZVxp\u0002C\n\t#\f\u001e\u0006É#/\r\u0013o\u0010 \u000067\u0014\fRr\u0017\u0017EqK\u0001\u0015}|=\u0010\u001aW,&Os\u001f::]8FQq OYp\u0011)ouP\nб,i\u0003\u0017^,e\n\u001d5T\u0003eC\u001bNOaWbܡ\u00148|f B]\u0002|TrPvi/\u001aǵh\u0019Aze}(w_5Z\u000fP-0\u0015\u0011۔ۙ\u0015QR\u0003?\u001cIJ\u0006/c\u001f^\u001a.\u0002ÌnE\u001cwF@#dݺ&\u000b6\u0010贸aޚXU*\u0005͹f%\u0004O3)4{\u0001bZ3̀\bVΩXO2\u0000Oe5g\\h5ar`3`8S 5'6\u0016c\n7\f+KpY(\u0006&\u0018`ϮWq-\"-I?\b[ϥ!\u0006so~KR2#8a`x>$\u001d4J\u0015l\u0011:/\u0011V\u0007Z\u0014Z.\"%DAq5\u0013\u0014\n!bXg6hv\u0015|[`G&x`21T#z\u0013V~<\u0003\u0012qHUbjj\u0017嚒nL*f\n\u001a4\u0017mp#\u0014}f)b\u001a\u001ak\"\u0003V\u001a)\rX\u0014\u0015\rm\f+%\u000f)8\u0017#\u0012tQ[؈\t\n:\u0010O\u0019Ǔ\u0002[\u000fWT2ȴ%]f\t\u001a\u00121\u001f0-7\u0010kW\u001eHX3#\u001c\u00108\u0013kM\u0012ƾ%Tv<&ЧIY;Fk\u0002V\b\u001cu;Ke\u0010,m/\u0004/\"gk)L|k\tpl-r[K\\\nAiR/G(uY\u0001J.\u0002^0\u001d\n)SIA:~~k\u0012$VVuZ\u0004ҵm\fH\u0007ߤ\u0013Ұ\u000eZh\r\ty\u001e,\u0011\u000f\u001b0K)>Ѻ\u0011+ksaM\u0001J\u0010S\u001a@.ۦ4`C\u0019PXO\u001e4\u0016$-s\u0017QM*^\u001a#\u00079!#Qca\u00075ߺ+}$\u0017P:QWV\u0004@\u0013$\tXZٕT\b-tF64nq+R/m\u0016h\u0010RãV9\u0018e|BN\u000ed`\u0003\bKllF7-eם)\u0014\r~H2\u0002̨ٕ\u000f>X?\u0002ݬ顺RgG\u000f\u001eB\"\u00072-v#T\u0010\u0015\u001c|SOXV/W<^G6Uj@n(%,,\u0012]&]\u0003RF]/爕\u0011M%YO\"r_=\u0007,\"l\r\u0004\u0011E#4a*-`4)5\f\u001b\u001aN8\u0000zU'\u0000&\u0016B\u000f\u0017`(yمz=Rԏwp\u0007\u0010Ll\"Vfq\u000b)50-\u0016?JF\u0004?%\nݶ\u00014\u0006am|\u0017hcR\u0003s)\u000e=\u0002S'=$.ϗjLFd\\MC\u001fc\n!m\u000b\u0013~x]Bn5\u0019\b\u0000,*a3-chIu\u0007^9/3~B;,mMak\r1WP \u0018}\u0014N~\"\u0013ӋEL#`I\"UU@&2%!\u0001\u000b\u001c\u0000\u0012\b\rVXAQ\u0019!=\u0003K.nM\u0011Edf׆Q\b\u0000yL`ۂj,\u000fo\u001f>h\u0015e\u0004fvt\u0016ՖZ{\u001c6OkvA$WUP2xL\u0015965FT\u0005\fߢ6-c\u0001$͈D,fiْ.\"bt\u0016.L=Ǝ\u001c(V`\u00058BmdE$\u0007jH`n(l2\f\u000f4@-C/\u0015\u0000)\u0001\u001fI1{\u0002R-oRf\u001a`%|L%ev\u0011Rq6}*'ke~\u000e\u0014B\u0007 =\u0015#|-\u0014\u0018!ʩT\u001e#4\u0005\u0011ӓV\u001a„sLA!d\u0000\u001a\u001dTf\u0001\u000f\u001aO?\u0015)6FI\u0016\u00021V0L\u0017Cw]\u0001?&\u00145B^g\u0000Wr}R\u001b\u000e3!%ƧC\u0018h\u0013\u0006b6ή\u001ea\":.!Z\u0014)Yp< \u0013\u00074%u&2\u001b(4nISɣ/a:Ԧ\u0017Kc\u000fڔ\f\\(\u001b\u001a\u0016ػ\u0003\u00000\u0001V\u00008\u0004҂\u0011|\u000b&1 ]\r8AB$˜uЪQTo„(\u0010-lkv2L\f(\u000e]AfV43\u0019,\u000e&P\u0016\u0019.Mt*ز0\b\u000b9.J44XEH/p2x+܇(YbI]ʙ\u0018$֝c\u00196rD\u001e:&uK-\u0007|Xc6Umhݾ\u0012-Rњã[$=fv!f\f\u0003~\u001b%P,\r\u0019&\u0001H\u0001\u0016JY#\u00039s\u0014\u0002=Gx'!MѾ-\u001a\u0000\u0013;U6V?F\"\u0006\t=\u001aķ\u000b\u0014+o~A|=Rrt$~6\u001eninG\u0019T\b1\u0016Lf)Y6$\rm֨Yv\u0006\u001c\u0003{\u001eJm\u0019\u0002\\_+/\u0004%\u0016D-(R\n$PVgPp@!\t/\\-\n;&\u0015R٧^\u000f\u0004\u0018\u000eEH@\u000fшd\u0000Tr\u0001\u0010*LhxU@-BgcQ>\u00128:/0[gZ!w$mI\u0005A&@rm\u0018\fލZn\u0000\b\u0012\u0004X]/<< v\u0003\u001b9ÅeK\u000b\u0004\u0019-\u0004Uc7 =<\u0011xO\u001alb63XZ\u001f4\fdd$;\u0000\u001dmH0\u0017\u0006\u000bW\u0016\u0013\u0011\u0018| \u000bA\u0010\u0010U%߃\u0003g)Oݠ\u0012X԰N(;4\u0014ZJn\b bv\u0004spN1z6<\u0000\r9>$u47tf\u001e 0Tm\u0018`\u0013r\u00110WۭՔWC\u0005\u0014X&PO%$s\u000fZ0N\u0012%R52a{;Jv0zbDMO\u0007kt@\u000f\u000bgW\t\\nЪp.d]|_dTM^YE/d\u0001\u00040i\u0016x\t\u00025<\u0016r\u000b-N|\u0011娗?\tT\u0016D2\u00079>[O*b\u0004o&\u0019E~\u001e\u0014A36u\u0013b7Gx\ny̞Y\u0005RBL`;L\u0012]9AXSF\u0006u\u0012jM2@{U\u0006\u0000t\u0004$\u0010E\rYZ,'2\u0016\\\u001a\u0003eN$XFa.-A8\u0010R3e^҄*\u001euv͜I.Z+0z\u0005\u001c,O\u001b$\u0016\n\u0019CS>E>F\f{PM\u0017%a\u001c-& \u0016+\u0002ƥ],\u0013l\u001eY\u0012hyMg\u00137̊ZP1xQcEPI\u001cdq{P\n$%'(\u0005\u00145ZԆ\u001b\u001d6{/,˓ONm/_$\u000fW#Qj\u001esNj\"%p^usG4\t:Z@\u001f\u0012O#\u001c^\u00036j m\u0003zvk0R5\u0017a\u0011\u001bw/J&7[ĹBC$%u\"\u000es!=\u0005=\u0001\u001a/V\u0015I\u000eEzZ.RVqJͮ\"2G\u00062C\nfR\u0000z\"P fFH^U\u001fjG\"AK¸\u0006[Y!ubA[\u000bM\u001b$\u0015\u00055y\u0005Ѐs'j\u0015\u001d(ͮ\u0010}uaGP肏+\f߂M\b~2\u0015_W(9:k\u0005A+o|#Mq`I?\u001b%=\u0003GP\u0013\u0010\u0019F.\u000f٥bq\u0018\u0011\u001d*mz\u000b$fт\u0002TlH·֒Zl#%bШ(Ez\u0014\bA[\u0017\u001e-FH٨\u0005K͍\u001ct\u0016E\u00191؄?\"ZhY4g\u0013{L4G\u0002\u0006]js;7:LEFh\u0005\u001aD\u0007vTL\u0001j\u001dFjEjvn(l$\u0014H\u0004[h\u0007t8dMxlLή@\"tH n\u0003lD\u0011urj?-\u001c\u0017\u001asi^_\u0018BЩ\u0011\u001e}I=\u0015\t*419~ >\u001fp/\u0004g\u0017@z?&@P\u000f\u0015\nK/s\\`\u0014Ç\u001c&.췝ۺ\u0011Pi{\u0018z,B7[BDQ&=lö\u0006h?pl!(\u0012l7r\u0014-HkٽX2WǨO@T#W\u0003\u000fz&\t.kʔOX#8=4˩ɐx\u0000\tGQ?Rb};K\u0013\b\f\u0003\u0000WshI\"%\na{78:[\u0017\\#QLZ\u0011W/s\"NuƱ\u0005s\u0006.Paέ\u0014j9\t\u0015S.^RY\u0007${\u001cRU\u0016̭oXֳ-r\u000e\b\u001d>=c\tUk-x'\u0001Kֳ%!xm5Ѥ>.w68\n\u0019li\u00067fOy\"*̬iX\u0013y\n\u0000OZQB%\u0003ZҰ52İI\nc\u00154\u0012֧.:\u001f%^c.:J|<\u0012\u001aa\u0019Ot\u0000-;\u0018\u0006 'ihp\u001bڰ\u000f6aכĹK\u0010L\u0018\u00184D\u0001\"\u0012Sf\u000b\u00115y\u000b]6XH۲.K\u0000\fZٵKMo*Zߴ:?\u001a66N\u0006QmhmT\u001f\u0004P'v**\r\u0000fZǬ\u0014׶ZX}ͮ\u0001$%[@jw2P\u0001\b4\u0002(薭{\n\u001a-`:$00Iua\u0016Wk\roد UqJ1\u0011\\H)穜\u0011g\u0004\u0003osʧ\u001fM#`ʚ<\b\u0007ɬ\u0018,\f\u001d5rVS \u0017+4=-\b\r;\u001c:w\bLu,Wtl6{\u0006^w?ˮ\u000fު+E\u0004U|t砡\u0011d֣KAJ·@k.\r\r>A*+\ryPԊB\r+\u001f\"B&\u0000\u0012\u0004&Rƴ٥xY:)\u0010zk\u00079sY:=Fۛ#`%\u001dHak\u001a\u0002,5U0x(X;}\u001f7[52\u000e95-p\u001caم\u000fdV{5;ϤޑxUcP)q)\u000fаzNɌ*\f~V\u001e\u0006t@A 3Ɨ\u0015ψ\u001a4\u000fhr]\rG[]UU\u000fmfm&ib-XsK,Q[\u0005PaE6(\u00068\u000f\u0012nD\\\u000bXbJhm-\b\u0000*ߴ^\u0011PT7a.\u0004p\u0018%.7j!xl6`\u0017M\u0001=2\t\"\u000f_FY\u0012cQꪔL^=y8fY\u0013\u0014U!o\n\u0005e\u0002\u000f4!'(]\u0014\u0005eYg\nWD\\+t\u0017]\u0011NdS\u001b\u000e3dc\u0004(oC(5{Gʳ\u0005\u0010\u000fmf\fr0(i\u0015{v8mh%1\u0006Q{Q%]4\u0018\u001e\u0019$\u0010b;OC\u0000Qag8\u001b\\E(mGV\u0013q\tsF\fҞ/q\u0002AB)Y$\"gקz\u0013\u0002=\u001am\u0019\u0018<\bX%\u001ek<5'\u0018~`ѝ]H)}P\u001d}\\W\f\u001f\u0015M=A\\owU\b;\u0015\u0003!zp8\u0017̮E\u001f_IA1eZ\u0011\u0001W3\u0001\"\u0010\f#S<#ͮDFH\u0003,\u001c\u0017O\u001f|\u00107ędq]DiqZ\u001d\u0016zNڒ\u0003cv\r<\u0001ݦjD:zHwI*f(Z\u0018ܙ\u0018\u0013\nO\nys`T@g_\u0011zBG\u0016\u0000`E6{D\u0005Eo0Fͮ(}ypiF:*iBX\u0003\u0012)Y\u0013nC\u0001\u0010h\u0010&Q“R\u0016\u0018\u0014^ɒ6N\fU\nyQfWB$溊rfX\rfT\u001a<\u0007 qI@la JuR\u0004rW>\n;X\u0012\u0001i\u000fWx+\u001d[:;\u001d9Y%G\u0002o,fWޟ:/\u001eI,'\u001ewBPRX)ք߽3\t%KGs\u0010μȗOQR|{!\u001bWv`\u001c\u0011\u000biZrt>6\b\u0019<2\u0000d<ƗE7X\u0003'uEt\u0016\u0016\u0003́K\u0012\u0006oA[M\u0006\u001a8T+Ѯ\u0000Xdun,F(0fH=o\t!ͪ->D\u001b沑KR\u001c\u000fj'>\u0005j6N\u0006d|pZk~}\u001c\u0018HV^h\u0013\b05m\u0011h\u001d\u0004\u0019J)\bR!5\u0003ƼUVnlNiv\u0010q,d۹>\t\u001e\n6PMϺ,\u0011\u000e\u00153œHnI\u0000\u0005\u0015( \u0016۪w~rj3Hb]\u0001\u0001Brv=\f\u0007jŒQ,\u000ev6YcE}S\u0006]F\tϝ\u0001hG4\b\u0006\u001e%\u000f\u0018,\u0001\u001a\u0007p\u0013.\u0013BІ8K<2a[^確\u0012\u0012U.U\u0004`\u0018K&\u0010x\u0002\u0015qRTJ؈a\u000f43͠=Orm=_p^@\u000eRk*{$\t@$ \u0016@j63\u0012Y\u0019\u0005nOxE(N2A\u0001]\u0018il\u0003%\u001e\u0005jш`K\u0018d@\u0000\u00178h\u0015|\u0006OUh>:\u0018;\u0007'B5\u00119DPw\"\u001b&\u000e%.jvB)b\f»k\r*S\u0002C{\u0012(\u0017~\u0015DDm\u0001hE\nŤ`0>>Dj4*hqnR6\u0018˩8\u0015\"]\u0016X\u001b#\u001f\u001a1D\u0006/\u0015'fe3_\u0000czN0\u001cT\u0014x\u0012F%o\u0001\u0013thQ\u001dj'\u001dV;]<&7\u0005jK\u000b\u000b\u0002\u001f\u0006\u0000Xr(Ole'\u0004B\u0007n/\u0001̇j?\u0010ޣ~v\u0006ֆymICYh$O\u0017'2-\n;\u001aufJ񦻛\u0016jm\u001e{EI5}<\u0014ŪJD0ge\",d`V\u0011g\u0019\u0011ύ\u0002E:&d8\u0015Jn \u0016>x)[<\u0006QtKF8\u0019T&s*\t3|-gAzKt\u001fX&h;h\u0018[\u001b\u000e\u0001\u0000\bv\u0002\u0013ì?P0c?c\u0003mU\u0015[\u00003:3ctN\u001286\ts\u001bxNo؄G`a\ni\u0003OzYF\u0007ԯ\u00013m\b\u00194\t;Ј*#+(Q&5] `DfG\u0017uME\u0017\u0010RPiԖ)}C\u001dI\u000e)|6\u001644Z\u001d1Is\u000ehV\u0014M[\u0017t:.h\u000bt\n<\u0002wvq\u001e;'!\u0018PS\tFH\u0012$ %I\u001c\u00158a\u0003\u0018gQ\u001be\u001b\u0000+\u0000*ePxl\u0017y=KeLJwaCFٰb7l#ēpS\u0012*H\u0011\u0006bWT\u0007@\u0000tl>d4n:@5I|^g\u0017@11U/.,<֨]K@\u0006̪p\u0012ϛ\"p\u0003he\u00126(x\u0016\u001dFldd2j'\u001fd>\u001a@\u0015\u0000\u0013\nX$2fT\u0018_\u0014![%\u0006Ɇ \u0001J<\nUI&;\u0004\u0012׃4\u0012k'\u0014ݠC8\u0014K̭CD.\u0007r\u001aq\u0005hK\\\u001dRKg+F{D4pcH)\u0010Q6V8\u0012C\u0005\bM\u0006B9\u001eܳÄ/J҉`\n\u0010\u000fuoFodc\r`*AaB!FM}\u0000\\RN\u0006>Д-\"1\u001cz\u0005\u001bӓ'nL$\u00068\u0011(#<\u001d8]CJ\u0014[|ժSO+ͮF&-(7ܯc\u0018\t$)a\u0004A>W-\u0000u3Lo\u0006;6\u0015\u0003\u0015\u001f\u0001Vl~)\\*R3J\u0011\u0013{CōmC\u0017Ws\u0012N\fKZoh(IgΥsπwm~vM}#P\\\u000e[Y!+4d\u0005[\u001d$n\u001b|\u000b#P-04\u001c\\\"q\u001b\u0011\u0015h(\u0017\u0001z\u0017˂OZ\u001an)\u0017\u000e8\fEv\u001dL[7\u0012q\f+ \r\u001e%m;L2]\u0010ȫT#2\u0015^*i9\u001ehm\"\u0003?E\buxX\u0011]\u0012_LɐW]y/\u0012uDA0\u001f٥u\\1aa5t\u0000Ds6\u0002ִw*(\bH~2\u0000j)\u0014:\u0017M)y%iw|\\7L^W\u0015\u001dh~v)˦\u0010\u0000\u0010\u001aˏZ+\u0014.\u001fe%*\u0015\u0005o>\nPp㉘&O(B84\u0005\u0018Y6\u0015VL.j\u0000\\v\u000eB\u00055L2Kr\u0004ĵ'T)$rU;\u001fsn\u0002m\u000e,#j\u001elyB~b%\u001d\u0015\b*\u000bS\bj1\u0013Za\u0013V]\fUFx\u0006\r\u0015T\u0006}J{K\u001c+\u0011ه\\`Vݏ\u0013[\t\u001a\u0004gN+.\u0012w\u0016\u0003\u0015\u0015'#\u0019\u0017\u0003J odӢX(Κ \u001dO}T\u0018\u0005)6V\u0003\f\t>m;LE\u0010\u001dV!61g\u0016\u00052J-\n\u0005)X\f*l&cQq\u0016Ķ2ڱ_\u0011Vq{;,_\u00195\u0010@w@̂\u0018\u0005+8\u0013%:#>Dc\u0013\u0006\u0012~Vu#\u000b:q`4\u0018\u0016\u0013\u001c\u0004$s`9ZЙ,)Ҡ:\t֐dA\u0014E*\u0015Uf\u0000]3\u0015\u0007`:\u0017d7psP(9]$Αy\u0010%\u001dmS+\u0001|_@=\u000eήeU0|PH*⫐оAXdU\u0000\u0000\f:}/\"LsWƤ\bj\rw\u000f.&F5:*\u0019M\u0016|f\u0017xgfW\tU\u0003̱N08A\u0013qb\u0001fjFR\t@g\u0007B\u0007,\u0017\u0011e抖;na\t\u000b+\u001a1\u0011 H\u000b\u0015\u0011(/iIQtS̕\u0007bRN_%ql\u0010u\u0016WZo\\\u0013l \u0003\u001aX`]W^I\tE%i\f\u0000#>Xغ\\>fh/\u0006\u0012L!\u0002c\fzim\u0010\b\bJUKư\n'\u00030̿l\r\u001a{\u0001#8N!г\u0019Ǭw\"#a\u0003Qgu=$\"gͮGFָ\u0017&Pҡ\u0002g\u0001(g\\\u001c)ltN\u0014AՕ \u0006QT4\rVĻd\u001e\u001alZͿ\u0004N=\u0010\u00169Qޘ#@kFV]I\u0011Z\tVEğU`FPM\u0015#!\u0005\\FE\u00142\tj\u0006K=̈f\u0017>˞J32:U^\u0016Ԋ:Qk\u0001-RtT\u00056ߠ:sq\u000f\u0002\u001108mPaY7{S\u001a\u0005QX$\u000b2d\fNJJDEa?s0F\u0011\u0006\u0006%\rC\u0010Vx(v,fUu\u0010%;%(DvA\ff:;U!}Or]\u001brm˱ۧ,E\u0014\u00165Cɏ\t\u0002A0$Eu)\u0017=Ȥ@sіδ$Bb\u0004ov\u0005@\"sŞ> \u0015\u0000J\u0007\fླྀ2\u0000\"\u000b\u000e\r\u000e\",UtF,2+>,',J\u0013>\f\u0004\u0004\n!UϮD@×\"U(uQ\u0004L\u0010'#|\u0011Ҋ!\t\f-\"!\u0016n\u001aMۊZ(.z8T\u0006#\u001e\"=Q\u000eG\u0000\u001b]F3\u0019;\u000e\u00163\u0005ߟ?h^@Lv\u0007vRJE}WʭqJT\u0007)oCUAX6''on\u000f'\u0016fʥVulœ#@&6\bv\u001b(Nʡ\u0015S\"I*\u0003-lD\u00167\u0006f\u001e T\f\u00163\u0003?Yb\r؃g\u0000\u0003\u0001[=CUz2Kz`\u001d|DG.ެPx\u0017\u0004ʠUJǷ\u000e\u0010|{H(\u0019^PVH\u00002b\u00051khTl\u0019&˨O\u0019 \u0007;O#.'e\u0003\u0017\u001e.Eo6NS\"j'Q:-u)jµp\u0019\u000e\u001c\n\u00011Ƒ\u0017!\u0016P\u0004a \u001aC\u0016>+< ƑX\u0007.r)t,dY`L0&\u0016D3N2.P\u0017$X\u000e\nJT?t\f\u0002ӊE\u00027;\u0014\u0003\u0014琚pJI!O5N\u0018q\u0006&\u001d\u0007\u001fsҵ,׮ˆ7U\u0000tS8&\u001cF)Tfļ\u001f\"\u0000.YBP\u0007Gɡвq b|)|M6:\u0004Y\u001f$5\u0004{SIHWpƋR_4f\b\u001dA¾yjW]eVJ\u001eLJ־\u0011\u0003Q5!qr/ 8T\u0001\r.ݎsH\n[Ҫ\u001e\u0016\u0010\u001e(}B,\u000fExFCM\f\u0011H\u0003\u0010̽c\u001aojt\u001cnf\u0013j\bgWG^r@ZPDCAϵU\f`O\u0002TK\u0013&D9\u00199)7\u0019:6]c\"B%\u00176Q.\bV\\^B0\u0014îoL\u0012\u0018d\u0017yd\u001500\u000fzB=q7@&)\u0015Zs\"ݩTR\u0001B:.:$UO{LU=TV\u0006\u0002|h弈MRH7P\u0012\u0011l\u0018\n#\\|hYI^ƕ7\u001d@M\u0014\u0017\u001e\"\u0001#\u0000ӆрȕdm\u001d\u0003K睪cxN-\u00010Ktr\u001d\u000f'1g8@\u0004fMt\u0017@\u0018,@gїP\u0011ܯg\u0000\u0011[D6u8\u0017\u001d\u001dgXuD\u0015\ti\u0000`a\u001cU\u0005\u000e)۩կ6x\u0012\u0005\u001bm\u0019Sd\u0016碯_1Re)}bBABuo45>\u00018$\u0000@\u0000_ӎ\u0019+r!)A\u001f\u0005>¶i\u0018R=\u0012탥\u0019\u0019\u001bKg\"\u0000\u0016׳3mY\u0000\u0011f\u0003DgW:I=\u000fkY8EeĜ3 \u001bB,i|i\f\u001c\u001cr\u001a\u0015\u0001p'\r~\u0016\u0000jk/y\u0018\u001871\tᓸAHfdR@9@\u0012\u0014\"R_YR\u001e8X\u0011e(\u001e\u0017\u0002\u001b0$2%\u0012pSIȚoNE\u00147{]Sf\u0005'\u0007g\u0014\rgTܗ\u0004l&x\u0010{c\by\u001b!r-FvdtƱ=5\u0012#`%dmH=|Y_Ǝ\u0012좴J;Xed\u0005\u001aߑ`>R\u0016|%0\n$ݵXŅ\u0010@\u0019k(B6x\u00127\u0001[\u001a\u000ex͇{U9+Z#?\u0006ˤICv ;D̿08H\u0018ܑ@\u001f\u000bMB\n\u00151qpF+ϻJnһ\fL\na\u001eVx\u000e\u00188nQ62Vfk\u0005o0..ȥj\u001e7yMs\u0014T$C\u0007V%\u0017\u0018%>ӥN\u0004Xb7\u001a\u001c&B;\u0018\u0004ȴ0V@A\u0000*`51g`\u0006.S\u0016)Űe+A\u001ak8uCs\u0003\u0004\u0010.ua@0W\u0012H.ă2\r,0J\u0002~\u0016g=t\fR]\b\u0001(FC\u0015*\u0010F\r\u001e}GP>\u001fB&/0&\u0018\u0018#?BkfđOo]9]wΔ\u001c\u0014)~vqm+­yC\u0005K\f\u0017\u0002К.W\u0000.nt\u0019|En>4\u0012WD\u0014pKڥ[\re\r=P4\u0011 [R+\u0014\\\u0017U\u0016FadRз?]Sg)\"+$8,\b[\u001fj\u001aAX쿧\u001aJ0RlA=-N%\b[]E>xPa\r\u001aV2j`MA\u000f\u00128ċ\t!**'*#)/:[S\u0010\u0011-\u001ar\u0012IMa8\u0007\bHR\rK\u001a\u0005=\u0014$alEyv!Pn\u0006\u0011\u0007E*2 Xr\u001af\u0018\nt\u0011G\u0019Ȥ(@\f*˄!.\r!E0~\u000ePC>/\u0006\u0012V[ݒoen\u0000mv=H\u001aY&'֚\u000fK\u0016Kx\u0014i\u0002\n\u000b`Ia\u0018\\Y_֕L7dq\"K&lg\n*ζe\u0018\u0007@s\u0004\u0002He25-2Ao\u0018\fKh\u001dԸ*8\f\u0011\u0016:.A\u0015\u000b;,x{)\u0015\u0016\u00135\u0005TAQ3+A.2\u0016\u0018g׷t\u001d59RYUH\u0004 \u0006%\u001fH\u001eβ\rB\u0006|\u0000Z\bU1llA|J;\"o\r\\\"'\t$p\u000bji\u0013aQYB\r!g)9ٝ\u001e7gz|\u000e\tU.\u0019\u0003s#z\bήœM+#4Fa!͖p!\u0017\u0013/\u0002~-_\u0006^\nAV48\u001a\u001c\u0018y0rzw\u0002K)\bٵ`\u0002|ll\u0018*`wF:*KVQZ\u001affuR?t\u00102\u000666K;dNR\u0006Gqq|\u0014XY\u0014yyn\f\u000eV#`Pj\bQ\u000erIH\u0005viFF?Э%\fflS0!S />uH+-w\u001cuz.\u0006\nڙ¡'Uopa&2\u0010vF|\u0016\\GA\u0005kv:\u0012H/\u0012f6\u0011?\u0003dKo\"+}@xD3ZPuHdI\u0014JÖc\u0015%WvpBtU\u0013m,iE3g]]S\r+\u0011Ŗ55KVԂNhVT\u000e\u0000[IS\u0006Dd8Vw:\u0016bIW\u0015\u001fSHTen!\u0015Kr\u0002gW\u001cRl\u0002͒G\u0017 \u000e+W\"hD\u000f\b\u0010a-f`;r$e]T(C\nlt3\t\u0016\fW*\u0019%\u001d\u0012(RdW<\u0000h\u0012-sG.\u0006(!\u0007B\u00150BSc\u0019M;+XR\"\u001e\u00154iʢs\u0015!'\u001cVɀ\u0005\u0001}ΚI\f\rx\u0010.Lw!J%F\t\u0005\u0016\f\n@g*\u0002{6,\u0001IYi\u000bfkҖ3\t\u0010\u0004D)\u0012%U\u001b|<\u0011\u001bzV\u001b\u00107N$$C\u000bR\u0005?LKV\u001cX\u001eOIJC\u000f\u0011BwF5;T-fF|\u0007\r$]syK5\n\u0011FnήQ\u0001IrGdŒL\u0011\u001egJlB*`\u0005\u0012[[ʦ\u0014]\u001c->\u0018^[)8ce\u0007X\u0001P0\n\u00135\u0007YA\u000b\"ɮAt*>\u000fB\u001cAwC[)l܉GXߵ(\tЁ\u0011\u0015P;#\u00069[,FJ?Z)i\n\u0004\u0000\u0017FԢsVB&\u0003&k@5\u000e*Gcvcr\nHul6!\u0015\u00010\u0013Ԏƪ\tTXIwO<\u001eݨtY\u0001 L밭Im_/s~'\"\u00027\u0005.jԞ\u0003\u000eok\u001b&\u0007\u0006⩆A-n>\u0018V\u000f\\/kKjƗ[D\u0012ބ%\u0013\u001emdnE\u001dh\u00029\bnB(Zv\t\u0012?ExN}i\u001eԹ9(a:e\t!U2ݙw\u001eIZs\t\u0003]\u0000\u0002xS\u0001\u0013\u0000=Y\u0002ii+\"GId\u0011h\u000f%\ft|Xz0z\u0003\u001cS3в+\u0005\u000bwsv]\u0010fW!\u0006}PيIƹt{\u0018&\u0007m\u0010V\u0018~\u0019pɮ,d:\u0000xV\u0002\u001df\u00022+T\u0010~u=xp=\u0002Vp$z\u0015Ϯ7H\u001a\u0016:^{-k\u001dnÊ@}\u001dA%\n\u001d0\u0017$0\u0004¥㢡nA\u0007S\u0010BO<\u0015\"JJ+8}\u0016\u000eTʂ?u>$ozSeྖ\u0015\u001dnphm\u000ba\u0005PⰟ,ڜd\u0010\u0014+\u000eH,\u0004!I\u0012\u0007p\u0007L\u0002Í\u0002),\bjtHKzpărޔ\u0011l\u001d\bg\f/L7=B}r{e_E*\u000f@,\u0017U0`j\\,p D\u001d\u0014\u0003=(\u0010$eC\u001alap\u001c)SVSp\u0016s}QpVvd>E4u\u0011#uh0\u0000\u0014F\u0017Q\u000bj\u0013aOga\u0019frc|ϗ)K\u0006]E\u000e\u0012!%yu>Q\u001aPjE2+ㄋ[_/Z\u001f\u001aD\u0019Dt̜TQ̌\u0007>\u0019PQr.>\u0003[]#xb^/}>dB\u0005\u00133\u0002UnYRșix)TzG\u0003\r3z/n=iuM9Ϯ7\u0014ʷT4%|&O\u0004%*9<=b{&rw~}\u0017ڏ\u001bFC&+}akbʮ\rSoԀ‰U+\u001bVgiOgM#\u0011p[atV%:k3\u0004*㤰ZŇLɓ٨\u0016\u001dΟ(@p\u0010OtC(aEcK9J\u0004=1m\u0003OgsH\u001c3\u0000l}v\u0014\u0004\u0018o#\u0018_V,҅?\u0003Bܙ\t\u0002\u0013d%:}6*A\u00024b\u0018]/ۅ\t7#\u001aW\b\\\u0003Y;}BV;\u001e\u0001P'Xƭ?wև\f#D)x\u0014g&4'\u001b\u0012:*#}@߃\u0010,\t\u0004C\u001bC \u0019#t!pU2DfwD#\u0019AD\u000b@㘡\t\u0001ªSv\r\bRhǒz<߶>E\u0001~Z\u000fjK$\u001e O((9JbQ\u001d]#6\u0005YE\b\u001fv.D\u0003\u0010ݞЇ04\u0016:\u0002Rk@0J7!&DB:e#bم3h}\u000e\u001ee`~@ j%\u0012D]ٕ]ٕ]Mb!\u001dj\t@\u001f6\u0010\u0002eF\u000bQ>\u000b^߆f\u0006\n!j%*BM\u0016G]$\rBGa`\u001e?\u0014\u0013o7\u001dR\u0004R@9kZ\u0004\\\u000em|+\u0010}v%*UrQ\u0003:Gaw^\u001c\u0000\u0015*\u001f`QCE\u0011\u0019 @J\"\tP\u001bAc\"\u001a\u0005e%\u000eZ:Scf׼=-\"V@\u001e25\u00063\u000e}޿J,C\u0004)Q;\u000fR1@K4\u0014\"1]\r\u0004t5\u0013l\u0005X OJ\u0001$\u0012\u0003\fP*\u0018\u0016ط\u001f<\u0000I\u001ej'Z\u000f^\u0017nY\u00025_ zE\"n*ɮ}\\d DYғ`,X@w\u0004\"m\\'\u0011ND$Q3>°2\u0002\u0015_1:ֽ#\u0019S*ڊ\u0000\u000e[Nע}vR-]ә&E`քH8.b\rd$\\ =Bi}D\b@\u0010q\tm\u0016\u001c!uҍ^Z#Qmq\u0011ȈhI\u0010\u0011FV\u0006}f\u000b5\u001b#z\nY&j\u0014*=$y!\"'o\u001a7Ji\b\u001a!\u001300\rN)o,N܆7w3֝\u0010K+SZ1 d/֕2\u00167r܍n9N\u0001y@4H\u0006T^O\u0012\u0000_=Ô)Ē7â\b\u0002v\u0004\u001c\u0018J\b-);o<뙣eo!ob|WG~CO\n#\u0001\u001c9‚O,\u000f}\u0013Ծc^?^.\u0007(ˡ\u0018BC\u0000\u0010\u0005\u0013Hl\u0011&\u0002(xF\u0013!E\u0001-=br\u0004ə'tKn\u0016/e;&&65QJw\u0006E!<\u0014\u0006\u000f%vJ1cK׽wED\u0006wo#\tڱ\u0010\u001c@vn\u001b4D9\u0013}\u001c)\u0014kl/\u0016|s\u000f\b2tv\u001e,h\u0004ʏ@1g=\fnˇf\u0013pK-t\fhĮxCS\b,<\u0019ׯd\u0006G'=g|\u001d^g\u001cI@62\b\ryLI`q\"\u0019i_:ujBѴпNśM\n.\u0000=8Q\u000bmMn\u001ar\u001c\u0016聈%l;Tő\u000boU\u0017q\u0006oycE7Y)]'T\u0006_9\u0017iv\t\u001c1JٲB\\]B5SSZSF9\u0019!Oa@oK{$\u0014(25z/\u001dzQczU#\u0012\u001aT\u00029~>\u001bKL\u0012\u0010ͮ\u0003b\u0002Bcw\u0005\u0002U\u0003\\ơ\u0005,uchg\u0001Kv9!Fo\u0011qhLv΍_w=s}(n\u0010\u001a5^ͩS_M Ϊ5\u0004%H\u0012L\u0010QyJ*3.\u0003T\b>\n7[\u0011\u000f}0\u000fiM\u0010U#\u0011\u0018(׃2W5;`\f'\u000b\u0017huE=*0,C\u0015\tD]\rĘ.6\u001fĥ>`\u001b?\u00184ۤЖ*\u0016\u0003Dd)M\n&Q-qJݴtj*zªȮ״Z\u001cfvM\u001f\u001fr\u0019)\u0017#`}\u0013=\u001ag FA\b(\u0004eB4\"\u0001iR)ݴ\u0011\nq}\u00015pgm}:ж>\fWƈ\u0018ovŸrWrMRz%\u000fVGf\u001fVx{\u0012\u0000m%ᅦL8\u001d\u0012!I'\u0012%O\u001e~E(׳`P\rek+u\n\u0014T@\u0004˽Ū_\rs$/ce#0Ũ\u0003YeVuAHd\u0011\u0000CP\u000e\u0018CFoExu<\u001e\f\\(K[\u0005[v5\u0012<U#ήi(iu5Y\u001alȚqIBA@y\f,\u0005Bs!\u0018:\u0003\u0001y\u001d\u0011P7]\u0012\nnwO\f\u001e̠\\\u0010;[(O\u0005-34ѶުٕB{=LݶV3\t7O\u001d>\bDd[J\u001a\u0013v#ad\u0017>P\u0002H\u0007\u0000\u0014+dz\\v[\u0010q=hp=\"B.8Rfs۔uc\\IӿVw3X\u0013բ.u\u0006:<\u0010\n\u001d#R}\"&\u0012- \u0016Cikͭ\u0013*\u0014wE\u001e.h^bQp=AogFi=:i}vᆏz7eK闐9a&3n*0\tZKf0Ӱ#\u0014ē\u0018~:(*\u0006(p\u0006^`LgD*#ƀ\u0014'Y\u0003e\u0002!p&HsEɮ\u0004@ԵDb\u0001?\u001a,3u\r\b\u0003Z:o\u00161'\u0005׏yi뵮]\u00162O\fLxȭWHä2\u0014\u0007\u001cN`r,$\u0001@gG\u0018*[w~\u00060U\u001eXϠ5Dbh\u00191N\u0005yD\u0010\u000b*p\u0012O\u0006'g#\u0004\u0000[A/Zo~,Z1\u0000\n\u0015\n/]P\u0001I\u0015&%'@'…!݂\u000e\u0018;z\"\\y95Pyb\u001dAv\u0010ɂ\u001d5\u0016Yo?\u0011);\u000e\\)\u001cGPZ\u0011⌗UIЗ\u0012,dVI)qëLA\u0007B\u001dJ`F횇xs|ܔ$\u0015𡐙ѣJN\u0004SPXY\u000bZy2\u0019֛0\u0006E7\u000fWKA\f\u0018pLS|\n\u0004RΥ:;\u0015qRkt{TW\\,V\u0018\n#\u001d72\u0011<\u0004\u000es9֛kc\r\u001aW5\u000fWIzj\u0013\u0018pRu\t)V\u0001:\u0017\u0004\u001b᳋h\u000e+n3X\u0013\u000f珓\u0011H\u0000Bg٭\b\u001b\u0012*2\u0019\u000eF\n\nD\u001a\u001b[\u0017tg\u0014fveWveW)pB@$o\u0011C6\"&e}Xxyxq{h>?1:\u0002\u0013:x #-\u0001QtWPcq{z3\u001a\u0004h\u0010\u001fRMn&!g\u0000F\u0000\t:\u0002f\u0017\b\"}R\"ލiE6ʨK\u000e\u001d\u000eZ\u000eZ\u0014hS\u001a؈V#ƚ)OKl\u0001\u0006zn(lĤrZ%\u0005%n 0M$Һ.\u0005\u0011)Y<<蘽\u000f@\u0018R3]BA=3A\u0006%\u0016\u0018@\u0007ގNrE\u0011\u0013\u0001\u000f\u0007}$,\u000fD74\\KĖ\u001auHߣ,zg$\u001d\u001dWݒid'gN\u0014\"i\u001a'JĠ~\u0007C.o\u0019sh\u001b@w\"dת@\u001c=\tQ\u000eC\r\u0014z \u001ci\u0014b1#yELucť?nidvLKuZΆ4a\u001450S8\u0015 ,gNg̈\u00117+p>/\u001f:e~AM|j\u0001^qE\u0010Cz\u0011$ C&!=iPrLL\u0016ųRj:s0TK=\"\u0000g?\u001dqjT\u001dCbΟC!~wp]eZ;\u0016\n\u0003]\u0000Jb\u0014Y$-\u0000f*fR(rUCIecƁx S$ŋ8\fWP1d\u0014\u001c\u001dș] R\r2c\te\u001eh\u0005~eLBi\u0019]A0 3\u000b;j{d5\u0016\u0006Ԩ13H\f%\"\nwNm׷N-Df\u0005,\u001d%\u0007\u001aY'ԡVHKOC\u00194\u0002\u000bn8\n\u0011\"I\u0007\u0010\u0013\"%\u0000\u0019\u0011+5!,5}\u0010\u0012ۅ{$\u0003+\u0004gN\rҲzsNTY\u0002If\u0013\nuBm\u000fϺ`)Ns(DL>uN\u0004b_\u001aW3\u000fq*]FBͩד\u0015\u0010\u000b\u001eyHN6FhUM4J\u0016U#Bx\u00197\u0016uMg@TC=?\u0013GJ0\r\f\u0004|\t\u000b\u0014x4\u001aUʓ\u0006@pR E&zHi+\u0002g\u0017NfN6\u0007\u0015z':_mY\nʆa)x!\u00142A$A~\u0010\u0011Gҳ+d*Ѐfd7\u0016!(\u0018\u0012$@\u0010\u0015קܣ\u0019\u0013Bbm}vg;tr\u0019Md/\u0015V\"\u000eW:h\u0004M.$\u0013mH\u0001\u000352o<*LPԧ4x\nt>ri6F\u001ez\u0001î۽\u0018x}.[]i%b3&\u00113@u\u0019J\u001exb$ʙɅk\u0007e@\u0010#\u0002v!OX\u0000RD5[q#WdWإ7=61OܦtVE:@} xuISM3Q\u0013^ܑ&XgN\u001e\u0003̦m\u001a\u0014P\u0015t|t}v\u001fsk\u00059rH\u0015f\"\u00045^:깻\u001fwv\u001c\"Ƕ#Iy\f^bS\rk2\u0004U#6h\u0004\u000e6)1Tƫ\u0012\nug\\\u000fڭS:`w:\u000f\r:rܔ\u0015\tvBuj3\u001dXbO\u001f\u0013\u0010\u001c$x`>U\ne\u0017ʞ:$sGh洤*eW\u001c+wU0׃sip>j'\u0016-qw\u0013ZAyvq*)\u0000ĒnKH\f[\u0002prG)МM4}F~\u0013Gt\u0013< C\u000bn\u001b=T\u0019D0Oo}v\u0005:\u0003I\u0001(tXz\u00056 \u0018\u001a7#b<@\u0019\u000fh5Cl\u000bbp63},gs=`Ad\u001cΆęi\nL~p=)m}[\u0019حy\u000bdҌ\u0014+\u0001aT!E\u001e\u0006$zX\r\fyM&J,p*d&䛃O?[\u0003d\u0013=M%e\u0017W+\u0001+:R+\td\u00073\u000f\u0011׭\u001f+Ăj\u0001.\u001fƄF:\u00185yn0\u0016w֓3YYG\u001cD\u0007\u0018!\u0012 !@^h\"4.)\u0014P\u0001:\u0019֋hc[q뤵1fe4)\u001862l@n6_N7\u0019\\<(39\u0018Nv8\u001f=r\u0007gTE,\nE,(q棩uNa\u0004`ˮʮʮ.Uy2}w4&c؄ɰn8HXL\u0002\u0012BJ\u0001`ұJg\u0017M0sy\u0019 KEd\u0012$<\fBH\u0000ʣl==a^Hi=K{\u0015>`\u0013\u0015Fܔ1|vfEtŠ,\u000bKP\u001d\u0011\u0017\u000eǒ!J\u0004+\u0018\u0011\u0011a\u0001f\u0006'#S\u0005)XDv~v}ι\u0005[)\u0001,U-\u0016\u0002ˆ\u0006\"$\u0013Havk\n8rܐXW\u0013y_85xrfDU\t˙b44`\u0016&\f\njh\u0014&qb)\u0000дRғ]\u0006\t\u0016=\u0012P$vF\u001b7);f3bF^t\u0005KRtC\u001fGZ+`bfE\f\u001d\u001a\u0003/~P/[\u0017oZ\u0007qC&Ǟ0S*\b\u0005Ϙ^\u0004Y@*Y\u001cr2䢙\u0012t2ө-f\u0007%\u0011MgFP:?RJh.[\rj\b$O\u000b=;Vd2D=\u00135BepS\u00138Y\u000e\u0012\u001b\u0014,h\u00003pF*&̱3Vl\u0016)O'HGul\u0016F\u0010l0q\bB\n88^\u0004v<\u001e\r\\\u0002\t\u0005وc\u0010;cL(\u0019\u0010\u0003-]3[05iRn\u0004brr׃\u0015\"PvH:\n\u0004{>wt]zPﾁ=\\K[؍Wiw\u00078e؆@183mO\u000266~Ϟ;0e2\u0017\tEB+$\tf\u0013$Mo\u0005Ϲ\u0015ק/b‡1]\rbae]wlf3+\u0002Px\n\u0001뻦\u0014J]Z]*n0NsY<\u000f\t\u001c\u0018ӦP騀RB\u001c!4\bxқi4:rFÙ4SMo\u0001\"&\u0016\u0014de\u0014bd4s~d\u000e0\bS,J\u0000Gr.@\t*%}t^(>\bg׾\u0001\u001873&4#vf\u001bq~X\u001dC1L_8\rH\t&OQ#)TB14%Mi+hH~\u0018[)f+,\u001c3UgW(x\nV\u0006hR8n,E棛+G#J>hZwQhJ\u001cEZB\f\t\u001b\f\u0015\u001ctsjim[[A(>*\u0017\u0007tjh}\"INE\t\b[K\n҉XBNc>t>\u0015.etnFeq9'\u001bDH\u0000Ն\n('dH'Yl]\u0017A3\no\u00046\"D%aӅVYF\u0012\u0014\u0019Pq5\u001c7\u0014{v\u001b|t\u0000'BĨU\u001c\u0006qS@\u0004:D\\ZJ\u001a29\fA\brI_.\u0014\u000bJYFwV\u0005\u0006\u0004ˊ\f\by͛a7T·\u0002,\u0013\u0014j\u0001\u0002\u0000\u0005S&Ig;\u001fNQ\u000eZ4XeE\u001a\u0012=֗\u0010e|Zٌ|\u0019xNN\u0001\rۦR?N\u0003G\u000e58\n$\u0016.ة#z\u000bKmNzo-m`\n\u001ffR2XI\u001fMa@\u001fX|:;!NYtM&S\r\u0000\u0001\u001e-B\u000e3\ni\u0012#JH>.,\u0003׷6m\u0004{%ujU1AƌV\b]A|\u00187YP_hmcy+\u0001$cP\u0013aM2\u0013\u0000DB\u0010\u0007J[gv뻲\u001f+++Tq.ր1b!\u0011F4XyϠKd<\n˛0X _)\u0006#P\u000e\u000eJ/\u001dxs0 \u0013B;\u0010)>)TE\u00010ֻ6\u001ddB\u001df\u000eo4\u000bĚ\u0005}\"M7dQ鑘]1'\u0007E$-\u0010e\n_N3EB4M}[-5l6\"2\t=\u0016᧞|DW\u0018%\\Nvu o7iꏛ\u00193\u00191,E#/%+7!)jM\u000bBӼ#x\u0013jlR-٥2\u0015IHU,]ⴭb\u0010Ƣ\fY+<\u0000\u000e](X(Mc,I!S\\83E4C\u0014b~>x~\u0006#Q9\u000b\u0014SuR\u0007vXj\u0004\u0016ʢ\u0010(\\\u0001\u0002\r\\Qx}v-9 #\tf$g\u0013d<\u0004;q\n]\u001eu]*POk\"N\r^0wi2'nL[p1`*tk(\u0011\t\u000bMTt}v*\u001bMٍvrnN7HjGj[\u000f\u0012g-Р\u000e;(4m@\u0000\u0010x9\\\u0005OIGhij+\u000f0%>*U٧Q\bP(zImJ\u0011ٔP\u000b!\u0001z\u0001 ƶlcL\u0018e\u001c|A#\t4 y\u000f\u0016\u0013\u00020E\u001d47\\)7\fu4\u0006a&[\u001calI\u0013\u0012\"`zUu}v]=nג X\u000fpX-?RKv+\u0003ήGe\u001e\u0017\u0001FҩLr\u00107\u0015G\u0018h(e4\u0012C˜\nGGℏY9G&\u0011W9gftJ\u001c\u0005wEfjq-\u0016[3ArsDX8XJ0$\u0010\"\u001ed\u0002ȼ7\u001ciq\b\nVFîf\\/D~\\??8Çw\u0014\u0003M\u001cdbt٥Q\u0013{ܣa$$o\u0015\u000bI\u00015&,5\u00122\u0002\t\u001d\"\u000f;ZM\u0001%~!)xpeW&Eb\rv.\u0007U!М\u0015ٜDyo\u000e页PJ)\u0014A\u000ehC3\u0001'\\\u0015\u0002;<\u0012}=-\u0015hNJ|%DZz[r}va\u000e[Gl\f3\u0003Z `\u0003\u000ftQ'$N(ZR\rA%ӁM'hFg\u0010xbg:\u001cJ\u0005A9XYY>Er\u0005׫H1VFg$tI}\n\u00188bo;B#X,zV}\u0012\u001aI٥\u001dzCYuw>*uB'*1VPnI\u0005@\u0007T'U4\u0017rl\n8Y&ɮ0dB_ZI\u0006\u0016OP}8%\u0013\u0005g\u0006\u0015;`Tߢ?yAB+)+\u0015$Iʬ,̦)ESg^M\u0005y6dt\u000fe\u0011\u001c@T#\u0015\u00000T D8\u0011{u\\ϋ\u0011Y7'\u001a\u001a!\u0002\u0012VTDcq.Ѻh`H\bЗmYT\u0011Q\u0004#:$\nX{J\u0010)G\np^\u0017\u00058uW\u0016\"AKȥ,Rƾ\u0005\u0011/YP^\u001b^\u0015\\O:%IvHQ},E4n*KH7ؗO)t|\u001e\u0019\u0013\u0010'z\u001a\u000b\u0000ܻdiL\r8vtyBIujT>t>\u001bʮʮʮʮʮBp&r|Xɏ\u0001l\u001b\u001d\niRN\u001ae\u0007=\u0007֫H볋6>52CV\u0012sG:t\n%c(+VS(\rŴ\u000fC8$N^]Ho\u0015\u0010\u0004w˄\u0014cgW\ta\u0016A`𦱅)Ki$3Kq4kDg\u0016SDi\u0003gc\nOPI29?\u0003B\u0004##p0I\u001d!Ɵ\u0001\u0011M\u0015NhJ'%\u001dו\u0019\u0016z\u001a\nvӍ\u00066\u0014荔U\u001a)c\u001e*\u001b\u0003ZQ\u0004fW\f,n\u001e \u000f:ըXjp,u@\u0005\u0002>\u0014T&x\u0011zNvݭ'~V\u000eX};֡5- |\u00001PqO\u0014\u0011ѧiG\u0001S*҆\u0015|JhE8]o\u0011l؟TVB\u00109\u0004R@\ncP%\u001a#F\"?6\u0001o\u000b\nX'\u0016\u0015?+\u001d\u0004DG\u0013,Pu\u0014Xx=!Tw}v\u0019Ӫ\u001b\t#^=1\\T/\u0017'\u0018\u0010Xbbũ \u000bCg`\u0007( PgN6PCc1כ\b\t\u001c|X;AS}\u0013L(9+'\u00067g\u0007C}'\u000ehY\u0016ftqI\u0016PSV:~\u0018+`\rf8tϽ8Kg4Vz\u0004`buI\u0004pAxOw-*\u00001^\u000f-]Ϟ2\\_p]]GѨF\u0003\u001fU\t\u001f'ST\u001a? Lowr\tP\u001cdɮ@Re0a\u001cۡ\u001aaB8ʮ_C9\u0017,Yg\u0017ڂ/r[~mMْP\u0010\u000b\u001f`잎៤&D9{G\u001e=$xT޲躞%\\OU\\]5\u0010|Z\u000e[\u0005wZQ\\\fF\u0000\u0000mY<h޽\"[ц.A(\u0014>i')\u001a{I-E\u000b.,oַS\u001aE/gNA\u0019I$\u001bFavKT:#3I\u0004KP\u0017£\u001a$`t!W\u0018\u0010\u000bS{X_?\u0011\u00117\u0019\bu\u0014`M\u001a?(|dF:(P)\\Sq.^K\n\u0004p$цi)\u0016$\u0013\"U2\b\rׯ!\tvk\u0000W\u0003\"C\u0006dhwtzJ\u0001`Kj\u001dg5\r|βd5`}\u001e'xɡ$0')\u0014+MAz\u0004gW)m$b&\u0012C3|b>Ԝ\"&m\u0012O\u0000\u000b@*tdXp\u0018\u0019Sk\\J\"*eV\u0012z/YcB\u000eZd@`n^'\u0000u\u0019\u001f\r6zചd\u00152pʉp}p}v؜4Gbn2p(\u0014ə]\bD=ڭB=sJ9b͜\u000f{)WyM\u0018<ɠBo&\u001a\u0000\u000fD6p\fteC\n\u0005ؤT0\u0012ѩR\f?\u0010G*,hY+OoL\u000f\u001arvRK\u0007\bX>Ja*\u0016\u001fAY\u0015ު\n3a\u0013kh\u0013M\bD\u000eVYԻ3xg/ւg\u00008+o[\b>JH!ӎ3$Y~)(RL\\Qovj`N@}a\u0018\ti#99X-4\u0018\u000f\t^Q\bx}v})%\u000b\u001bwe\r(b\u0011\u001c/!\u00163!\u0019\u0001,;T\u000b\tI\u001e\tX\f\u0000\u001ee_46\nTh\u000emU\bW\u0004<]/KC^Hao4\u001cŸ\u0005\u0002񓠝gl\u0000Upa:\r#*F(\u0019M|0\u0001<]*\u001b\nU%KF;ߑ\u0006l\u000f,q\u001bW4~8\u0014\u001b^:EK\u0011\u0015c\u0003,\u000e\u0018\u000bhhi2qIv:/lSECioG\u0014J18\t`O0_Ş1FS}\nwt#ds\u0001j\r\"%BY[NJe(HdӇfM%XBWd\u0004\u0007:\u0013f.5ga\u0005oۛ5nt\t--/:\u000fi\u0010\u00172\u0014D;[qw\">jˆzs=b\u0019\u0016iPwb{<\u0013_\u001a\u0014\rYϮ\u0011\"(g?2g#\u0000T\f\u0006\u0007\u0014A+\b|t\u001dȮ\u001be:d\u000bz\u001b\r\"\u0017ؠfuRF#h@^<\t0X,Ew\u001cA\u0014J\u0016\u00116ԯ\"q*L\u001fxja䑳+cs-$A1\u000f#&\u0002L K\u0011#j qL\u001dJ+$\"!t\u0000\u0012\u0005s控 G\u001b.XO1N\n!6I_4\u000f\u0015ɮy\u0000x\u0012n\na!\u0014s\u0004Ufe>0;KV\u001cu~\u001aZ)\u000fxggqʔYr*]d\rf\u001b\u0018@8۹\n\b\u0005*p\u0019Kb\t\u0004\u0013]_z^QѤ0Ug\u0017NPJт-\u00068!L\u000bHٌ\u001bf\u0006\u0015XFjNIzWw@\nNٵܕ~'\\p(\n\\*\u0019,}L\u000e:s`F5]eOt\u0016\u0003t`\u001a\t>TzW*\u0006\u0000gWveWC>@}˽/\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]D2`dRC1GL!j\u001f )Q99Hwur{r_}˽/>{r_}˽/\u001f\u0002.xqu\"8|\u0019\n-\u0014,WE$\fF&\u0015\u001a9{r_}˽yvyr_}˽/>{\u0001+\u0017W'×\u0000R\u0014,WE$\fF&\u0015\u001a9{r_}˽/></\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]D2`dRC1GL!j\u001f )Q99Hwur{r_}˽/\u001f\u0002.xqu\"8|\u0019\n-LbYWE$\fF&\u0015\u001a9{r_}˽/._}˽/>{\u0001+\u0017W'×\u0000R\u0014,WE$\fF&\u0015\u001a9{r_}˽/>g/\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]D2`dRC1GL!j\u001f )Q99Hwur{r_}˽/\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]K$\fF&\u0015\u001a9{r_}˽/>}˽/>{\u0001+\u0017W'×\u0000R\u0014,WE$\fF&\u0015\u001a9{r_}˽/>{\u001a\u0002.xqu\"8|\u0019\n-LbYzu[]D2`dRC1GL!j\u001f )Q99Hwur{r_}˽/\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]D2d\u0017F&\u0015\u001a9{r_}˽/></>{\u0001+\u0017W'×\u0000R\u0014,WE$\fF&\u0015\u001a9{r_}˽/>{\u0001+%xqu\"8|\u0019\n-LbYzu[]D2`dRC1GL!j\u001f )Q99Hwur{r_}˽/\u001f\u0002.xqu\"8|\u0019\n-LbYzu[]D2`dR.9\u0018S\u0014\u0003R\u0013T0D\u0013\u0006b5\u0007\tI8;D\u001b)@ǖv\u001f\u001dѾ%ad\u0004Z\u0001\u0002f+x\u0006\r(&=*/\u0003*I0¬@\u0002[ұpէF&@K1\u0011D.,)YePW\u0014Pa\u0016ɛ-@%uxR_HA\u0016%\n\u001f\u0010\u000b\u0000h\u001f\u0007S\b\u001e\u001199:'#ڈpQ\u0015\u0014\u000beOte\u0015ㆉ͡*\u0004\u001acEpڄ\u0015\u001d*z?\u0015\u0011\u0001|0(\u0007&\u001aY%a&\f\u0013k\u0014m\u000fZ\u0013p\u001egwp\u00057R-2\u0010C#ڷD9,@7\u0003\u0003\u0002ţ\u0005W\t\f:\u001bPLz\"U^\u0006`U `Y\rA\u0004xca)4&UY\u0006E\u001aF]^cL-S%\"yd\u0006=-C@,\u0010\u0003,KO\b\u001cx\u001a\u0000q\u001d7fh\u000e'\n\u0014KF\u0016y\t-nR;CQ?م:^#\u001a6貲d6^H'ڮAĦ\u0016/0ḱSUD}# Dg!/҆1xRl3\u0014J\u0006I\bٵ?>\fa\tF!C\f\u0013i2..~\b{\u0017%U6NGŵ: \u0002\u0000A\b5\u0004P\u0006z#\u0001\u00168Z\u001eH\u001d0,\u0002\u0003\u0005\u0004\u0004\u0004\b\u0007\f\u000b\b\b\b\u0010\u000e\u0018r\u001e\u000bHK\u0015\u000e\b\b\bw\u000e/\f~H@2\u000f'PձeWL?:D`S|.GkM-\u0010BSo\u001fK\u0001@t\u001e{~i7焃\u0010Q`#׶\u0002IrnmLY0t\u0014&\\\rBM\u0019\u0010@vtې\u0003\u001f\n\u0017'VX-\n\u0003P\u001fD\u001eHkI\u0000߀H?\u0003#6wĸ-\nnv3/Tq(oẦ!\u0014T'ʯdƫV\u0000olCo9\u0005%W\u000bCm\u001an^NAWyb2\u0016P̍]i\u0004ySh49\u0005<\u0010ԽxdP3\u001c;3YY!L\u001d4xǙi\u0001\u0006X\u001cAHO\u0002\u0019ZD\u000f\u0002\u0010\u0015rK\u001fa3tt\u001b`\u0004g\u0014\u0012ݣ\b8!\u000be䩅S\u00151\u0003ݑ{]\u0012PS\u0003-md\f:Xՠ\u0012\u001c\u000e\u0002\u0012R.ʴDqvuf&|+a嶌ޑoŠ&\u00018YH^kP\u0012re\u0004ƄC\u0004B\u001dՓ@$h`:L\rv<+\u0004?\u001c\u000eM*jE`K-\u001a%6JMd?>fAc\u001c\rRoO2#\u0004\u0006ay:hN-/X\u0004Dž\u0000u'\u0006UQ\b\u000f\u000bE]\nE8zJ`'\u001agIu\u0013:-\u0007;\u0000@\r8-ذ\u0000\u0016\u000f\u0001zbQ\u0018\u0013Ңr`ϵq\"Tu_uK5 ?>ئdU:\u001eԮ*vV\u000fvo3\u0001tx.:\u0000{HI\u0000dc`>ali/pRf1ǭAOw?\u00038|.JkY\t\u0015-H@\u0016,\u0007ρk㱫q\\*\u0011qQ۠u\u0014G&1m[qd\u0000(m%At9!f\u0017lN\n%@n$,Z+\u0002w\u0018&9i\u0010XF+B`$!`\u001cU\\FtW}\u0007A\u0017\u00066a\u00143\u0005dAxKMJ]'\u0004GӃ`<\u0018\u0019jM!\fl/4ms\u001cstZ\\Xi!\u0010j,L=J[\u001b*Tʚ\u000es\u000evR\u0000)IKg׭At\\ZZC\u001f\u0003\u001dXڲ$\u0016!c5ѭ%O58>c.)KTx%2k:\u001c\rR\f).ˬ\u000ebѝml\u0001ڙ_d!=t\u001cY\u0005\t+mhN\r%%Hi8i\u0010\u0014$ \u0014\u0006Mr(!\n1g\u0000P,,ӊkv\t]t`?U'J@~]U\u0002\u001dg\u0011\u0000\u001dy\u0013ܹp\u0006\u000f,Gi'5.\u0012Å$C\u0005h)\u001d\r\u001e]:q,t$+\"\tڟ]ٚА,Zrf;/C@j'S^B\u0002\u0000j [)w@FWpGK\u00181x?\tw*a\u000f\f\"\u0002A9!RR\u000b-r>U6\u000e\btd\u0014|\u0018\\\u0012^\u000b$[=Lvw/IoA\"B]g-J\u001b4\b}E8\u0003Wjx]\u0012\u0007\t\u0017\f\njP 2m\u0000ζc\u0004\\ϯ5wpV_N\u0002\u0004-WG0u⾀\u0019rhyR\u0012V6L<@`_md\u0005 \u001b3Pik[#0a?+1b7DTh\u0014\u0015\u0000+\u0012i\u001e\u0001Ӕ\u0012W}[ͪvh:)y\tT/\u0017s*8NYL,|\u0014\u0011=\u000fݷ8@ʻ\u0012SFT9\u0015,lv\u0005nz\u0002Ȑ\rZjdEfHF(\"¬~\u0005=\u0018bl\fBmDTBU\blh!cd\u0012Z.dB\f2\u0011SExN!u)PVhP\u001d5_#5RK))ÌHq\u0012=_u\nG)l!\t\u0015;囏ң^WeT8])$RXP=ɅWrQ|\u0005J*X~\u0014Q^L5&\u0012\u0018\u0000\u0002}Ǫl\u0000GXYޕ\u0002J %H\rL\u0004\u001ej[uRUYB\r*j-9N3c6[{\u0005c\u001dP֦G>@KwF?WJP\u0018Y\u00006UК\u001d\f}(\u0016%Vq.4S(@:`(L\u001a;\u00189+GRI\u0010\u0017àNC$9gfM*\u0001Q[\u001a0Sg'F\u000b4\u0019T\u001c\u001d\u0006:3\f\u0016Ox/A/\u0011;\bt\u0016O\u00170jG:f\u0017+*?`H\f\u000e\u0003v\b}n*fL4*\u0010\n(P!\u0012MpIs\"V!\"\u0002,\"\u0011v蛳\u0006e^$.\f\u0005wXr]a.T{,D9ݕ-\u001d9\u001d8 #\u0005\u0004\b3\u0010C\u001bc;(k>\t 5?\u00108 6iנ1_A\u001cԆ>O`\n\"$\u001eg\u0018q!nb8t\u0012\u0011f]^'(kt\f{\u0013\u0010@Pm\u0005i@B\u000bFO<\u0011Hh-\u0016;\u001c;26ZswpeG\u0006\u001clfd8\u0017.b881Y39$w W\u0015]Rqb\u00124R9c\u000b=\u0012\u001aRe\u0014/\u0012d)B`\u0007{\r4\u0018{ޓ\u001a\u0019\u001b?Ì}b'!M\u0019\u001ehf# (^\b*\u0001\u0010\u0005?*%PP\u001en\u0006!SzJ\u0016\u0002MU\u0004mϛGͦ/\u0007f\u0017<$ԃx\u0014;PՕ=J'͙X1D\\x+GVp\b\t\u0000k\nsjր>\r*\u0012@Di4a\u0012*BEh0d\u0011!2\u0007\u0013\ryή\u001aTWs\u0010SСl5k\u001c\u001eν\u0015\u0016i\u001bX\u0013@f\u0000I\u0014ŤO A\u0012v\r\u0000l\u0000\u0006?0\tHF\u0006Tǩ\u0011U5SlqzS,=4\u0005JtY( \u0016!bX\u0002@667Z='OtnՍT0gj7['07\u0001zquQ\u0012N\u000eBV\u0013c4|)\rt54D*\f\\ACI\u001a\u0014cvm5#\u000b=\u0005rM\u000f\t* \u001c,#K\u0006.m'!8Ç\u001b\\\u0001[Kڏ\r|\u0001\u0007\u000f֡\u0000\u0019X\u0017\u000b1㙟\u000f 3V8vzEG\u001dbޑlz./*\u0011V\u0017Ahcޞg\u0016#P\u0007\u00027\\RJ)\u0011\u001eq6~OC\u000eO\u000e\u0000/H`\u0015\u0010'JCAѹS*2vJ&wC@r$U<\rj1p:\u00000aÊ\u0005O\u0010_&$qkkyYT\u000e\rrIOPAl\u001b⾉ҕC^Xyq\u001c`'1MQ\u0004d@;`cA`/\nqFBU4^Y3q\u0006 xxwcrA:ubz\u0011Eù2zG]\u0018ۏ^sn}(rp}Au )M;\u000eY\t\u001bUa\u00113\u0006\u0000f\f!JX\u000eɡpǎ\"jR\u000bs;\\XoI^kq\rZiW\u000bЦ2fWb\u0007߆&vhW`8D=Y\u000f\u0004/~ 2|\u001f\u0011R')A5JHK&Ew^\u000e\u000e7=R\u00167OllgWk\u0015>:\u001bF{x;Zs\u001ba\u0014\u001f-)\u0015\u0000je?Rm\u0003[iPSBڰdQ\u0000X\u0001h;b#\rB\u0011fU\u001aȮNB\u001e3\u0001ߨ\u0001(@(\u0000\u0000\u0000` \u0000\u0000\u0000@6\u0003\u0000\nc!\u0001\u0012\u0000@AfH\u0000b\b0\u0000\b\u0019\u0000@\u0001 t\u0002 \u00006\u0016\u001c\u000eĊ\tu9h\u0016Y\u0018pxg%\u000b\rQI\u0004|\u000eZ\u000f3\u0016Q`Źj§\u0017Adz3`ߎfRyayg\r'̺@YMUiԧ>L7мN\u0001]Jf\\O!/eʼ\u0002\u0014P_\u0010HAQvad\fYW\u0015a\u001e,7;ܸ:Xy̪tU@u\u0005\u00029ȸYTba%gC\u000bjd;\u000b}ۆ\u001d\u0016N)TY])FJ\f:#\u0016TQ'\u001cJ%zp\u0010\u0002g2\\\u00165\u0014z\u001cR懻\u0001^2Vō]\u0003b[:\u0005o!jG=\u0010[S$ׂ_)\u001d%\\3\u0016]UtLu\rt96bU+\u000e `*Xv<\b\u000e\u000fb\u0015z\u00010\u0012\u000ec?\\\u0003z\u000bbSO\u0000x\f,\u0018~@sz˧\u0014͒}Ϧ졋\u001aTwX*`fR\u0001\u0014;v.'-\u000fT<5O\u0010j7>07LY{ -mmlm\u0007\u0013&ޤaq\u0006\u0014z\u000bV%\u0016&`0DJƲ5J\u0000\u0002I\u0001\u0004L\u0015S6G\u0014*XLp3\nA*D.!9`9v҇,\u0015\u0000a/=\u0012\u0004!\u00159<\u0017 3(z\u0012\u0013w5kY\\5_\u0010\u0015*>\rMԑ4Yx\n5\\aP\\J\u0019b\u0002k\u001a\u000f\u0015c~wa)MCU`V\u00156+\u0001Ls &_ձqpc׀[\u0002+\nq!H5^J\u001bf-I\u000f|\u0016:+]XظIB6]!hYm\u0019\u0006<\u000b\u0003(lbxX0PB\u001fQ\u0018<\u0012\u0010P0]\u001cKģJ\u0019}.\u0007Kt0\u0000\"?Ks\u0002JU\u0002P2/uJ%5;)F*\u0014rJR\u0011DVO0kqj2ByĥZEvϛn\u0016TIo\b\u0007@qȱGY\u001b\u0003$<}\u001cc!\u0016x\f !m,ʐՀ3\u0002t(3s(\u0007\u0018\u0002i\u0001K݆\nJ\r`zCgu&+\f^)mJf>̊âkkj+}>j_\u001be\u001fhTLeᛀ1\u0015-\u000b>L׼=z\b-cG™\u0005vO$81\f\u001am|+T\u0007\u001d\u0012w[T:tF.ؔ2LECõPJج\r0\u000f\u001d\bZՕ)\u000b\u000fNWd)\u000e\u0014?Q\u001e\u0006CEsT\u00021\u0015~󇀼\u0004ƙ1)s\u0011\bo\bG\u000b ɴDE6a\u0000*;e\u0004\u000e˒\u0013hF\u0019%NX\u0006\u0012\u0018\u000fqӝ\u0011AԴt9h\u001bX3\u001c|\r\u0007=n:\u001a\u0006m@\u0001\u0003H\nW\u0014DGARƒ\u000bT\u001017?\\fBhH\u0016\u0006%v\n8\u0014aT4\u0010N*ߨu0TyB<9iL _/47:\u0014e'\u001cmfN\u00182\u0001\u0018Y\u00072%:k[}%8E\u0006D7\u000f\u0016DS#6,MD+c\bT%\u0014)\u0010q\tJS*!*\u0000=\u001e\u001eK2%EE2-@@b\u001eB,OZ̎-\u001b\u000b4\u0003\u0014F\u00155N̺\u0016v쫛Vy\u0001/I8\u001co\u00178\u001dH]4u\u00060w8\u0018\u001d<.Ѧd?}Da2gR%O\u00009LL0̈́hۜ]FG\rȀ\u0001Q:q}/\u0019\u0000F\u0007\u001eń^\f\u001a6<ȜcN/)4RS-)`m:O2\u0012\u0000R\tL.;hC5\u0001\u0004\u0016.sI\u001b\u0010@PTH^pN\u0018Y@ \fV#K(HЍ=Ȅ-wN3\u0000\u001eo\u0004\nV\u001dEE;Eε\u0003e\u00184mh0V\u0014T80|\u0012o\u0007{ha+jN1\u000e\"DH\f\u0012\u000b^u\u0013<\u0019\t\u0000\u0005@\u0018\fK'D\"%I4*l'M\u0012 ĭ*VvJi^*~u\u001eMq\nHΊhmj3@NGn\u0002|oL4N\u001a\u0005,\u0019UL\u0007%N3\u0006ɰXzA\u0018 \u0007\u0019\\ET:\u001c)Mg%\u0015iL\u0001\r=\u0000w>SnG./)Km~VuRY\";ZQZ\u0002K9Mp30{oDV[,ԡ-\u000b\u001aD}:\u0003t\tU\u0010W\u0010<_\n\u0006c\u0018$ȝ\u001a\u0014X\u001b7Jr..<\f+l8k\n렻.Q)p#闃o\u0006TBO\u0001BKɻW#d8`\u0003c)1ިxh̬\nBǬdH\u0010(\\oy.\u0002\u0001j0\u0007\bzŔ`L\u001c3\fi.o\u0003\u0014q1H\u0017Jݯې\u00155p\u0002װ)\u0015x82\u0017xذ<<<|W^nLYU\u0000\u000e\u001a\u001f\u0012:h4\u001fL,\u0001ݦ^3(8qI8l\tłCy]?>gf.>\u001bPt\r\u0002\u0015\n\u0005\u0001#g\u0000S2\u000b\u0004suKbީ\u0011\u000b$gDiiA ‡fːxO(RIQbf\u0001Iql\u0015\u0004@#r\u001a@iY<#\"2;\bM$r\nhē\u0014\u0004#\u0004\u001cqް-ҁÚ\u001a\fJC-5\u000ei\u001cXxC'3 CHFAض_F%1s\n*\u000e\u0004d8\u0003]W1\u0014㓄\u0011\u001dc1$I\u001f\u00068PUؑy|\u0007\u0001\u0016\u0011\u0018>${X;D\u001fөv)\t\u000fy\t¦\tZ!!$q\u0012t`t 6Z+Jd\u0000HM7.<:p()d\u0004y3^U9TZ @@\u000e\u0014\u001e&zI\u0004+^\u0013*4\u0012Wy&*$\u0018\u000b\u0015_(72\u0010\u001f4gi\"\u001eD5\u0018\\烉\\B\t\u0001Qi=j\u001d\\\u0013`}qH\u0004c\u0003A\u0014/y\u000fZ\bg$\u0003\u0001><\u0019ME0\u0001\u0017\u0014338;|.\u0010ԉlz\u0014h\u0015yOTߐ?DP\b>7\u0001t&X;IpڤOJ\u001d9A]F\nJV\u0002- \u0005k,\"\"a_\bK>/\u000b[(Jg%\u0010LU\u001c\nxA\u0004\u0016mT\u00155\"\u00162HԚI?B(\bt7K\u0017̕\u001dY\\Q\"D)7\b(\u0002u+}\u001d\r\u0000#SPFBQp1j\u000e4E6C@%\u0003\u0001\u000bҁ\u0002\u001aJ\u0005ftzĭ&\u001eYݯ)'>2amX3JoaˠqZ&ld\fеc=\u0019\u0002gqYyI\u001e)݃@F9w\u0011h[2y$@b0;\"B~KRN|͠3\u0007#Q+\u00055d\u0015>{?\u0003|BOX\u0010'4weW[\u001c)\u001aUY<}P,Ճr+\u001e\u0018zsH:\u001e\u0014I\u0000%&0d΅U0\u0013m-\u0004(:\u0014At^\u0006=\u001b'\u001d\u001d\u0005O)_J!O`$\rR'Az(Vn}H徝jm_F1\u0000z\f\\\n#Rob\u0015\u0011M\fX>+\"eeQ\"-Ӆ\u001b3\f^`8^\u00102i@m4\\nwZ@XiQ\b!_:#X\u0000crZQe FƔ\u0001\u001d~gL<\u0003\u0011Rw\u0018\u0005M\u0006\t7\u001c\u0003vp\u001aV5\u001a\u0012\u0007\u0004L\frt&Tf{HQԊ\u0010mo\u0014qÙ\u0018ᯩW*\u0010\u0010K\u0015\u001b\tuzu\u001feѹ\tw\fl\f\u0010K\"\u0019)˖\n0xo\u0019Ϛ\u0000D\u0012oJ˩\u0004\u0018mG\u0001@2\u0005\u0012SD{W`\u00009#\u0019uM\u0003Ղ\u001c%T\u0006@SE*L\u0011Bՠo}T@_JIQ#ӷ`\u0005\u0006?嘃DSBÆJ74P\u000fE\u0002\u0001Fy\u0001\u00160Z\u001dorXDf0\u0011S'\u001f\u000b\"\"B'Y\u001c\u0016\tբ\"\u0003%\u0017g:A:Lݗ\u0007ހK`A\u0019D\u000eN\fpG\u0017ge a\u0012SH\u000b\f\u000fIc2\\\r$Utq::\u000b#1\u0015\u0016>\u0004U\u0006RU\u0006@w6\u0005L+(\u001b\u0006\bǾвj[ޝ}ʓ}i!ah?~57Im\u0002\u0013}*~?h_?og\u0000\u0018qYaPT$ZMPJC\u0014zEt,'U}Φ}ʡ}Lj\u001fs\u0018g!\u0013g\u0000r`\u0010WYE\u001cC/\u0010K\u0019}CjL-߂HixlAa\u001f>@\u000e\u001e%*eK\u0012*\u0003\u001eTGv%ͪ\u001e]1싧oJ\u00015\u0000%l\u0000}>\\).E1ߋ2\u000fU!\fՒ}X\u0001BIg@r%7?7 \u000b7D\u000fJ\u000fb7ֳ[7$i\u00110\u000b\u0005?\u00012Gҏ/\u0002(9'!\u0017ӹ~\u0018vZ-W\u0019 G\u0006e_\u0019샺)+Ҕ}^ɾٿOω\u0018/\u001bc?\u0003@q\u0002\u0002N6` 0a\u000e 8\u0006\u0002t\tE{b~r\u0003c\u0007 V\b\u0017\u0013'f ~0\u0019ڇIiZ\t #t0\u001du\u0013\u001dx6K'{¤\n$\n\u0003JÁvJ\u000f\u001e^.\u0019\u0011.\u0003&Q߹|BFړ6οi%\u0005D#LKCK\u000bʼn\u0013OE. \u0017F۰9Y\u001eɬa+&\u0004Cډq\u0010J\u0016a\u000b9(Aբ1\u0011UAQ$ؓ\u0001\u0002\u000fDS#pK!!񃶬KHW9PC\u00011[DzBP\u001bQU;{Y(\u0016{*\u000f\u001c6xv\n\u000bA\f`JkQp-\u00117,E9PwC\u0013ڭ^5͞QK\u0001\u000e\r%F\u00004=vj\u0010i\u0019}5YF\u0006^\u001d\u0017e/1Jm#5w( 8\u0011k\\&\u0002|\u0004@\u0013b7\b[$zE爎\u0005<\u000e\u001dc\n0=\u0003UϿ\u0003i\u00118ob)>׺jx\u00156\n+)hEY;8e}Xؐ\u0016Zf\\I/-!\f`CЌA^\nYU\rHD3j#Y\u001bce\"sv2d\u0002\u001b!)\u001a\u0007T\u001ei\b\u0002>\u001cX\u0000r\u0014 \u0014Cg!qbY{b푷},\u00170\u001dNz\u0006~\u00188\u001d\u001cEF\u0004,'R\"\u0019\u0010vX\u0005g\"D\f\u0015\u0007)ZE.|A\u000blA\u0017\n_#Rc\u0014s\u0007Qji\b\u0015w\u00187\u0005pp+*\u000bW\u000b-\"7\u0003x\u0016Xhi\u001dM.\u000etذHXos\u0018Lsb\b\u0004e\u0018m*E\u0014\r\u001eܱ\u0018)\u001dc`\n,q\r\rp\u0014[d\u0000gś2?#%VaP\u0005;Q\u000bຈ\u0017T65y``\u0013_qG\u0013`ż\u0016z\u001c$b\u001f\u001f\u0000\u000bD\b~o\u001a@\u0014\u0006\u0012\u001e1ڀIfp\u001e$-EۿM05\u0011\u001dp <-@8NCDxoF3 13\u0000\tTq\t\f\f\u0000\u001b,\f\u001b\fx\f\u001b-p\u0002d\u00124\u0017]\u0006!CpzX:\u00121\u0003\u0016n\u0005H\u0015\u0019\u0019\u001d(\n iHED\u0001\u0007D\u0000\u0018g[PZ٤$\u0004ܰO%@B|FEqT Cmd\u0013k|š\u0007*\f] AՓ\u0016(Atra6e[䨢Qޤ\u0005\u0012x0<)[gh\u0007\u0003Q\t\u0001i.2\u0011J\u0013K-\u0010\fu\u0015f#\u000f.5\f٤\u0000\u0017\u0015\u001aZ\u0010\u001ag4E`\u001d4K%\bS-\u001f%Hh\u0002 mI`N\u0018-2@.#Ƃky4š\u00128?\u0014/\u0016aMa\u0002DAaܐ1\u0014\u0014+\f\u0010~hx2~W\u0000%d(ah\u0004´a \u0010B!\u0010\tA|\u0013P\u000b&\u000b(\t\u0011+^ݜd*x.ZT\b\u0011р\u0004\u000fݱ\u0001X\u000bܸ&L#Yc`\u0004\nz糏YWUBFk4l!\u0000s\u001dA鞐e?\u0018\u0000I\u001e0\u0001r\u0013ݖ#:l\u0016UYdQR.\u0013Gշ\u0010P U!U\rZa\\\rp\bgOb7Wn`\u0003g\u0000fq\fp\u0016p+z\fvf\u0001by\u0013\u0002d?\u0003\u0002\u0016ѷn0Ú\u0018\u001bM\u0003PTI\u001e\u0011+R\u001f\u001dd_u\u000fmg\u0014k)\u00059g?\u0011\u000fP?/EC\u0019`e#\u0019D\u001b|\rCm\u0013\u000b}U,.z aM86Q\fM\u0018b\u0000K8q\u0019`?cKGH\u0007Y>1-\u0012s~cfF3엋O\u0007}~'K\u0011\u0019mB3gj\u0013ELvB\u0014\u0018(r䘭o9m;>Lȱz\u001c\u0017\u000eH\u0014{\u001a\u0014_\n\u001bg\bHch/H7$>*3AM\u000fڟ\u001dM5~\u0003nI\u001faӪF3\u0000}8N\tRH([546\u0017:}\u0004\fc`엘\u0017b\u0014B`@`ߒ6\u000f(W4؟/#wUVg\u0000\r\u00032Ѿ\u001c/pJ\u0014ɾB\u0015>}BdT\u0002.T\u0002\u000eܜ0YJ-PL:\u0013MX\f;)\u000fYI\u00118ذU;T(N\u0019\rH8?)N4\b2}n~\u000b\bUQxGEٙgOϤwS{d)r+R@q\u0012\u0019 0\u0016\u0019'<4OTqC_§8sU\u0006\u0010\u0013\u0003Y\r\u0013,M\u001d$Bz0/ʐ\u0006x\u0003\r4a?k\f;\u001ds\u0016_Lc\u0012LŎm`\u0017j\u0000\b$ֆdP=\u0017\u0002dt\u001a*r\u001e\r\u0012I\u000fP'\u0002/ }\r\u0002MhEKV4ZZ3V+)\u0001bŇƂ->m=p,\u001f\u000b'{\u0015\u0003gR:+\u0011%G:Bjvh\u001ea\u0002:A(\\c8{\u000b2\u0003J$%j\r\nNі\f@\u0015-^;\r\rD\u001d\bWCBTG\u00178E7BG[=Z=Z\u0019n\u0006\u0014Vz\fp+A$-\u0006\f\u0003oYM\"`\u001d\u0019i\u000e\tG%C`̲DR\u0002>hΘXױ\u0004TE$_18\u0001X^{[#{\u0003\u001b\u0016PFX\u0005 Ӛp\f\u0007֏7jE+&}Z\u0001\u0003%|[}\u0014\\E\u0006h`H\u001eG7\u0004t޷TUФ\ttN*@˦\u0010~]y_2\u0010t5`0\"\u0015\u00078\u0003X\u0000\b\u0001<ۗ\u0003\u0000|!Do\u001bu0\u0005-bF-ahZW|QBq\u0012`\u001eD\u0015A\u0004RªH\u000b1@2uT\u0004\u000b\u0001Ӂ6}سH?\u0012\u0014}ʭ/*&qWL\t+\u0019\u00147f]Ǣ[A\u000f\u0003И[E\u0000@\u0001Q\"\u000eC\u0002\u0019XwG2\u0017۾\u001b\u0017\u0003B{Hv$Ϙ$Lw$Ql4}\bN\u001aE\b߲|s\u001ax?Q\u0001~@άF[,?\n|#)9\u0001\u000773\bǷ6B`hjVA\u0013($wrRR\u0010S\u0007y!W ;m8%\u0019@9_eѸ\u0001\u001e\u0016x\u001d\u0010\u0011RjHRV\"~d\u0006.\u0007\u0015\u001ay\bY\u0011J\u0019\u0019`1E84<>\t:\u0014@b[\u000b%\u0011T|uYL\u00021F$a\u0012\u0007S\u0011g&*„AiE,Ɠ\n'\nf\u001b(U\u0006 \u0006F}ݡ\u0019֕W&\u0017s[{P{P\u000eϡO:\u000e$Ɩޝ\u0018@.2\u0000\u000b@\f\u000eSM\u000fX&!I6=\u0004Q:)̭6`>\\\rDһ.'CV$$|\u0015#\f>f\f~\u0006(c!\u0011HBB`iDd\u0015\u0016\u0012\b'\n\u000e6+\u0000Q\u0018b0\u001f͎aG\u0010\u00137EB@5fϤ}\u0000\u0014^h\u0018\u000fM*t(\u0015_02TPse\u0000\u000f\u0010~^x\u001fS\u0010t\u001f/x\u001bk;(ޯ;gʡw(\u0015@..LB`lhx\r\bơ]#+H\u001f@8\"(\u000b瞔\u0018\fM%TG\u00069avl\u001e,T\u0010r1ts\u0001Ij^p\b/\u0000)\u0005\u000fQDzj>(.\u0002\u0004\\\u0016Т\u0011im\u0006He\u0007\u001aB\u001dó[\u0001ԉ\u0014\t̠ĄEHJjty-$N'6\u001fdLC2fj\bҽ7ɱ\fFO*:\tV/\u0019Gx~\u0006Vf\f`Dnp9>'vH\\ m/\u0012F7g\u0000KIt\"c^\u0012\u001bϘk}gXќg(sxyG+\u0012\n\u001dWRu\u0001JVO\u0016\"S^N}Cz\u0014IqRa\f#\u0005oLA\tɘ\n>32\u000e(\r\u0002#d-N9]\u0004\u0004g\u0000\u0012S`4;LtOl4\n‰\u0017\u0017V\r` \u0015\u00032B$\u0012F_\u001fJ\u0019D\rZ.fR\tTr\u0015O84C}£\u0001(\u0007?\u00038LUXVA?j.M\u000b\u001d\u0014zg\u00151|D\\Mk09Rzu8ҹˆG28\u001f\u0007\"D\u00021<3(\u0000u\u0017GϤ\u00154uSjP\u001aERچC\u0012\u0007w\u000f2EW\u001b ى\u001ad\u0000vU\u00168d1Ccglqlչzޓ\"\u0018N\f\u0005\u0010\u0019P(\u0005'lf#\u000e\u001eoKnbHf(1Fod\u0019\u00144\u0004~`ۇc1,\u0010f\u001e4\u0004s\u0018t\u001c\u0011gE#&]P\u0000~%\u0001՚Tab\u001ań[\u0013\u0010\bR\u001a%mT\u000b\n)\u0006}\"~\u001ba<\u0016[\t~\u000e>KU\u0000Q63\u001b\u001b$O:\u000b]D 7h\u001eEUR\u0004\f't&ԠT\rGUz\tU\u0014\u0001Ry.,\u0000\u0011`+\u001a\u001b\u0010>\npf\\`Ddr\rWѡuҩ1\u0000%\f7?&Dk.%#D\u0011lQYđ5\u0007a[*PW^01#\t\u0002}l\u001c\u0010\u0006?Gm$5_\fD8\f>~l_\u0002hw\u0011h:!#\u0019E̬Ux\u0013eqُ*⢜\u0002%3}!\u0014~\u0006\u0018\u0011\u000fFL[\u001f&}\u0010>Fj\u001f:\u0000K/dE\u0014}\u001b|2\u0018̀}6\u001a|-\fM\u001fY/t3rBGRDhȩҽ pV\u0012̾bmn\u000e\u000f\u000fo`$_gߴ\u0001eHer\u000fI_gW~a/~\u0007*(_\u0014_\u0014J(/\b\u0003\tW\u0017yDOBrXRѩ\f@@cb+Ue7a\u0007~M F\u0013\nc\u0003EW$=$\u000b}\u0002V\u0012<\u001cA@\u0011!\u0003@b\b*b\u0017m\u0013'JkKc\u0004d&vIjf\u0000z0D?4%.:j\td6d\nT\u0002\u0006'kd)\nh\u0013\u0019@1\u001ezFC\u001c\u0004H\bG:v8\u0006&p8EyhDS⤍\u001eH@^\nNJ\fI(ly\u001f\u0004\u0001\u0010\u001b\u0011ZrPʞDzv̎4j\t\u001aV/p'c\u0004c\r'g\u0013ht֠\u0018\u0018\t(X0U\u0011\u001ebqir;|\u0000\u0018$ \u0011*\u0011&]\u000bes\u0000{\n秨l\u0006])\u000f>bU=m佽w\u0011Q7Ȑ\u0001\\\u0004F;\u001dIP=\u0007oU\u000fJP\u001c\u0001\u000fLwM\u0001Ӥ0K\\H0\u0005NUKfWM܂\u0019&,\u0004in\u0005E0\u001a০[G\u0013Mc;\u001am1=.q)_\u0007UԆ\u0005@ݜ8q\u0004\u0019S!\bxT\u0012f\\^\u0014\u001bg6LQ/\u0016EG,X$%\u0003\u0017.cA$R }HrGt%pGT/\u0014\u0003˄P\u0007N-DBƒ\u0017br(\u001b\f \u0002\u00075^!\u0018$d!#K\u0019!QY\u0013\u0001Փ(Kґ\u00152\u001d$C.\t Q\u0014P(6#`tggM)\u0003\u0018\u0013'-\u0018\u001a\u001aV+ը\u000b)^c,`4YyMZ\\ \u0004tá^ś\u0016\u001c,\u001fD?\bQ;`Ysۜa\u0000\u0006\u0014e(\u001b\"MT^\u0002yQew9E_QH&9ѝȬpJW\u000b\f˂iaYMѰṼe\u0000\n•gOHD\u0012*RH!E;0\u0016\u000e\u00173\u0003\u0018ᐔ*e(P;-^$MT{,|Ӝ\u001a,x\u001d\fg\\C\u0019 0\u000fZW'W5=[†cK–RHĞ[\u00105\u001c{~E\u0001T9Ы\tڄ|*!\u0003:mN^\n\u0019t)}A1\u0006}6\tj=Kwo\u0015-\u001bQ RwD\u0006\u0007\u000b4,\u0010>Gz?\u0003|wi䂎J邗ҩ%}Hv\u0012n{.$\u0017lB\u0005\u0014$`?\u001c\f\u0003\u000bȁ\n*r;UNu\f\u00049;dz\u0005g\u001dG\r\u0010\u001d!%\t&\u0019}U\u000b\u001ffdcc\u001f\u0016lU5\nRk\"sj\u0000{o~\t\u0017L\u0017\u001dThUh\u00107\u0003\u0018tY\u0003z\u001b\u001euS\u0007\u0000Kz>5Ted\u0015H<6B>xt>$\u00111\u0001qt•i;\u0019XE_\u0003v\u0019\u0000c+^еp\u0006F]\f\u0010\u0019XA\u0005o\u0007Ls&(\u0011=\b:uHE\u0000x\u0006`v\u0006c\"ѹ)\u0005\u0016PӘd:GH$=严\u0000\u0006{KAcJу,dA':}\u0004q?\u0003\fn\u0003z.\u000f^ɏW%\u0005%C̏\u001b7\"\u001aq(:B\u0010\u0011S{\u00016\u0015\"@jB\u0002H*D\u0012)\"TG\u0004(7KH\u0018\fj\u0013m \u001ba\bѭB\u0013#q\u0001>\tku\n\u0001D\u0017\u000ebk\u0004lj?\u0006\tAtHk\u0011Cvjo\u0015\u0014p1a,@Bn|\u0005&\u001f\\D\u0016$\u0003`\u000f!\th*ueI+O\u0019\":\u0015F*\u0012\b\u0012!`TĐ\u0011e\u0000|_tt\"\u0007\u001b\fv\u0006<2Nf{F\u001e?nT\nD%wHo\u0014Xiq~B7\u0010I\u0013}%B\u0015: X]\u0016\u0012>a\u001f|ݯT&\u000f\u001b\n_dpB\u0011،\u00000D.nX0ss@\u0015\u0015+}\u00138\u00029p\u0019)8DdȚ&^B\u0005\\\f\u0017\"=@#\u001f\u0016\u0014r&B\u0010-E\u00010 \u0007\b\u0019\u0014)5DZ\u001b$4);:{\u0000&к\u001c;yT4\u0007\u001d\\\u0000O#Ejȷ'r`PއŰ^H؀x\f\u0012\"Mj\u0012!V)\u0005?\u0010>B\u0000GZx\u001f3ȿ4\u0014,Z9z\u001aٖ)\bq9AF23#Ln7D\u0018;|n\u0018.a#\u0017C'G6r\u0001]\u001f13QamJ(Z\u0019kR\u0016\u0011)IeW$7Õq\u000f\u0015BS\u0000\n,˛\f$8g23\u0005d\n\u0004;h-zȣ^\u001a+oo f\u0010ȃAS-Ct$\"ɛđ\u0016>e\u001a\\}\u000f(r\u0007?͌J\u0017\u00117|$o\u00033\u001c:F`'-\u0006.(\\\u0012Kj 9\r.0\u0019wF\":hEV;6|>\fDMb\u000b\u0002ل\u0012,\u0013\bN.\t\u001f:\t2?\u0007\u0000mM\\Ł3y=vVў'\ru\u0005\u0010\u0006d\u001c\u0012\u0019\u0001L4\u001clHux$兓a}XpP?kD\u001eJ\u0018-ņ4&\u0006S\u0006\u001fcjɩ:\u0005#s\f{(_'L\u001cd+\u000bw1T\f夰ϻ$\u0010\u0000Ҫ,\u000fsX\u0011\u0010\u001c pNGЈ@Oգ\bIKyN\tm`\u001d\u0005h~БZߧz\u001bmuq\u0007r/痈NN\f+0@!ۡhJ\u0012(آ,t#Nuo$`\fЇ\nK\u0005\u0013\b\"bOR(fʑjD0#UM\b!7\u0014o}/\u0019Ik%\u001b5\u001b\fP*\u0011p\fD\u001b]%tv+0\u0017V&=\u001c^:kbUo\"\u0005\u0016q\f\u0014i\u0003=T:\u0015Q\u0005R\"\u0015f\u0013t~빟\u0001`\u0014\bz:y2+5e\u001a5<.w*+0\u0019F\u0000H=U\u000e\u001c\u001b#\u0015Qj-jP@۫lv}b}\t[m?\u0007_?\u0006\u001fi_YG\f}\u0010yU`\u00178gL=mA;'3IbT4yjM\u001biB]TZDo%\u001bJ5\u001cC\\\rP\u0000ڠ?nl?C\u0006\u001f\u0007\u0006,\u000fb_DA}׀`\f~5l_rz\u0001rD@\u0011hw\b{I\u0013QSR\u000bV\t\n\r*5\u0015\\O\u0018{3\u001f\u0014ׄB1ב}W\u0005\f\u0010F2oY?+\n~k\u001eǨ'g(w\u001bYV\u0011A)\f@.QeQj\fDd\u00143bjܵ\u001f:WX\u0017g6C\"\nxUCg\t,8}\u000fA|\rcNp\u0019@BZO|hGke>\u001ffۏ|?T~D9\b\"\n\b4\u0017-\u0013\u0014'fЈ\u001fIY\u0000VE\u0000=)WcB!?I\r}HvDfK\u0005@\u0012 C\tCdc\u0010\u0015\u0001f\u0018\u0014d#eew\f:H:\\q\"h|h\u0000\u001f!%Թ%\u0012iH\u0014MUa\u0001J\u0005i!&Y?\u000b\u0018-F˩RҚK\u000fi.\u0019\u0006bD$g73%\t\u0013arwByn &Ȳf§Lg2\t\u001c+mޚ7\u0016\u0001z'|\u000bsn=`!P*L\rD\u0006\u0018}X@j6>?\u0002OE\u000eV\fApKHiOJ\u001c4XMrM2Ib7\u0019 kHFhK訥έYC)\u0004r>Lԭ^J\u0006<9ԝ\u0018]\u001adf`16T#p?HT\u0004kv\u0005;\u0019nIt2)sg'\u0012Kz\u001a:\rOS\fUFW\u000fx6[YU\u001c/円\f j8f#vyRMqd8bW\u0016f/9\u000exK\";H$\u0016\u000f\u0004G#\u000enF4nF4\u0003@Q*BC\u0007Z\u0006\u0017Ÿa`\u000b//nG<\n\u0019M$\u0012c\u0006eiQn6G\u0006x%[Y\u0006cc+r\u0018`\u0010QM2\u0000g!,|Ǟ`,\u0002\bɬ0znm5][e\u0010VѨ)Vʫ\u0012\u0018Mf\u0016sI&/ xA:b\u000f:b\u001e^\u0019|&:cǠG\u0003o8\u0014\u00142S.(\u0016$\u0001}H7'J(&_՟\u0001\u000e?㲶\u001d\u0007Xђ\be)\bb'\u0006Qe;F5\u0004D/J\u0011\u00063ٳiaJ&,>S\u0001E\u00068Uܳy`\u0007#Z|\u0016\\PJ\\K\u0005䎝Ï\u0005\tϾz\u0012TkP6\u0003\u0001pmU\u0005Xo7J\\\u0014&WqG#`wU\u00064M\t\u0011\u000f\u00048.\u0011yt>\u0018\u001e%fE8\"Q1oo\u001af\u0013ڻ.\u0000O\u000e`\"B#q\bS\u000blIEr\t\u000bDg\u001cEA'\u000fh;\bx\nr\u0006P\u0007ĴF\b#j\u001b$[\u0001\rB\u0013/BbCҷ\u0006%T\u000fE\nyx\u0012\u0010t'\u001eV\u0007uC$N3@y2;/\t/9vp\u0005\u000bb{Ȇ\n\u0004[\u0010#\"PO\u0006o.\u0002\u0007ttt\u001cC2IdV_15hdUyԫ+#b\u0005R\u0012s\u0000B\u000f\u001f\u0015%.L \u000eOR3d\u0010\u001b:$&'J%npY/ۯ1˗Fx͝[U\t\u0015'\u001bd\u0004=\u0006:[Sd\u000bcnċ07t\u0002J(\u0000R\f\u0012G\u0011V`V\u0011)r1\rP<\u0005\u0010eāa2\u0001%H\u0007#;\u0015ORE&EeZX\u0013[\u0016\u001fXF>Ĺ\u0001޷!\u0006\u00079 71L\u0019K\u00032\u0010\u0011\u0004j[{j{\u000bP\u001edb0E`s\u0000Ͻ\u001e\n\u0019:C\u00100\u0010\u001a1>g3ٻ[@\u001dbIբH\u0016N9}:`\u0006\u0001\u0012j\u00119x\u0004 p[%T\u00188eeq\u0015r\u0019=(\u001fx\t/6SkN\u0015W\u0019\u001f\u00016\u0010F2ߣI%]F\u001fR6$$\u0010*\u0000\u0013~Կ\u000f\u0005%Q'Un1\r\bD\u0005O\u000bB`\u0001Qx^\u0010sA\u0006痴\t\u00025p;\u0012gu”.r\u00165\u0005!kJ\t؄\b\b\"X^\u0005\u001c\u001bo~\u0006U(y\u0019\\\u000ebƉ)0\b\u0003\u0014}7L\u0018bYvS\u0006\u0010\u001d|#ur+X_x1\u0007?S\u0012Q\u0002\u000b\"r_uʒ\u0001\u001c!Zʓ\u0018Ñ!+Y7#[\u0017\u001cHqJ\u001eLM^0-\u0011{\u001a\u001cB\u000e\fg\u0014+y&\u000fw\fpO]b\u0018!7T{\u001fP\f\u001fd9\u0001H2%K\u0006FXO\u0019\u0000v\u0013NT5\u001fr0S_E.0\u0014GG}\u001dT~\"E~k\u0012M\b> t\tl\u0000\u000f\u0011i&\t\u0010ڈɡP(I\u001e0^OE?I?ͱ:u@\"\u001dF*Cq\u0017\u0000${}\u000eOPݷy}&y\u0011~Pqu \r~f\u000f~@8z2\u0000G\u0014!ҌB\u00035]\u0006T\u0004FQ=Q\u001dP\u0002UFɆ2B\u001c\u0013V^?]_P\r\u001f\u001a\u000fx\u000bPI#HiF\u00176A\u0006\u001d\u0001$P#\u0010kK\u001fí&\u0001\u000fE1D\u001c&\u0014N\f: e\n\u0014H)QB\u0012U\u0007\u0014RaJbŬIn\u000b~^jݧWH5Ayc2\u0018f3\u0000߹\u001a\u000bb8ۍ:\"\f+}Qo \n9J6&јPs&,SpH\u00172+\rQ\u0015^6\u0013\b,`NGg3\u0000Pr߁M?\u0013\u001b}\u0011u?\r\f\u001a\u001bs2@\u0006|b(\f6gpj>Kt9PLd*s3R\u0005\u000ejR3\u0005Q\u0001\u000f\tW5> JxV2\u0017>C5sz}-Nt?'H2\u001bL\u0006?\u0003p6j6+R\u001e%,|@d\u0012;xZd]'AK\u0003*\u0002+lV122E4<=\u00125#ip\u0001\u0002+K-J\u0011z\u001aٴ\u0013ZqG\u0015tV\u0006\u000f&^d7\u0000HsK\u0016\t1)3괭&#\u0007çLOLE\r@%!U>H9(m`\u0010oZ\u001bA\u001b\u0002ׅ4[\r2\u0006?b#\u0018̾3\b]?od'Ϝ]\u0012ج\bA7a\u000f&e\u0018\f=\baEeYc\u0015-\u0003VO[3hrkVO\u0007\u0016j-dK-L$'\u0012u'~Zyp\u0018:;8\u0005HM\u000e[\u000e9MpX\u001a\u000eI\u00014tb\u001e\u0012ᒁd\"V\u0015O\r(S[QQTW\u0011\u0005i<ɇ\r\b6m\u0006<'9ԆH;\u0003`V\u0016\u000e4\u001c\u0005MА95z+8(\u0012.\u0011cj*y~'!BU\u001a\u000fN7p\u0019\u0000ƵX=n]Rf=z̾xm[MuQI-mz{\r\u001ckF\u0018CSˌ6\u001c\tc\u0002DqDP\u0014P\bfr͆e\f@\tGы'\u0015b!\u001arF\u0015`ՠaf>.@\u001at\u0018U`;\u0011\u0000(\u0011Rg0\fe\\1B&p*KFi\u001a\u0015a\u001f)7\u0004}ڱ\u0014\u0001\u001eW^!\\jWϣKaV{Mg^me\u00135Z]\f\u0016\b.\u000f:N9\u001c>\u001f\u0016\u001b-Z\u001dm\u0018!W\u0001.\u0019TQP\fv\u0014\u00063'>N+y`\b?@=u&M0\u0016kbz\u0016aۦϪ\u0000\u000bq/!H4DCkCM2\u0019\u000eEāPGK[*@w48A\u0004+R\u0004k\f0xiӶ@00\u0005R\u0013_g\u0000ptmj\u0000\u0003u\u0003LXCY)Ć\u001f1(,\u000eXK:\u001f:\u0006\u0002^tD\u0006(<ւt\u0006fȸꤻ\u0011â\u0017!\u001dMcd>$\u001fDEZH\f\u0000sZ\u0017B\u0005zBX+D\u0005҅ṕ+%O\u0016C@\"3\u001a:'\u0002QĎ};\u001eo8&ۺ\u000f֜\bʷ\u000ef{\u0000\u0013XS(@ϟ\fzI<@\nKK\nY\r_MEֱ\r.D\u0019\f\u001cI\u0007=DåEG6p\u0016\"8\u0000{zv>fG\u0003V \u0014gc߂%\u0006jA_\u001f\u001b(\b\u0006my\u000bH<4\u00111\u00025_\u0005B3\u0000[\u001bs\u000b\u0019=\u000eId\u0007a\u001fd3%\u0007a1\u0019[BTnH~\u0014\u001b\u000eB~0t\u001aK\u0010Fr8N+Ǽ\u0014\u0011w>S@dSR\u0019b\u0003\u001fE[X\u0003\u0017\u0017Z\"u\u0010b#،\u0019G\u0007\u0002OA8\u001a\u0002bT\u0010u\u0007\fa\u0019]H\u000fd\u00101${!N#4\u0000bm,hcC/h\u0016$9Ra%\bD\u0005;2@\u000bfvf+X-\u0019\u0013 \u0004\rendstream\rendobj\r28 0 obj\r<>stream\r\nU8)0x\u001dbgd\u0002DrP\u0011CA\u0014\bB.\u0019q\u001f;=!:\b\u0006,р\n͑ieqM\t\tL\u000bp\u0016y0k;\u0003,Jf\u0018Kl+AT[0A\u0012B.@\u000ebpF!#\b-\u000b\u001bR\u0015\u0014Py%wC>]4(a1\u0017gZE\u00117e\u001eQga\u0006\u0005R\u0013jZ[ݧ1'\u0018A \u0010=\u00167ؔMˁY2&E/\u0018͓\u0001&n\u0004\u001598\bd/\u0004\u0018*\u001e)>\u0019\n$'ݎ/MG\u0005^P\n,W6\fpK\u0003\u000f\u0018\u0007aø# &\"~tT6XHLhRĬ\u0011\u001c>p|,\f1z\bP\t_;\u0006;ӊ\u001dw\u0005SM}J/YG|\u0010,9m\u00071V\u0001U\u0010pҝAG%E\u0004䘘FgC\u0000һVEr!e\u001c\u0013\u001c\b\u001be\u001eO\nt&Ivj@8]Јz\u001b3M?!ﯤV{B\u0019\u0007-8M\u001e!v\ru\u0012C\u0007Iљ\u000e‰HlRk<)Յ00*6ѠR\u0016\u0015$l\u0014\r>sJ\u0019`\u000f\u0017\u0015)aP*<Հ]-AH\u0006;K8lۻCT;\u000fe\u0014Yo\u0001\u001c\rRC\u0015\u0006׾pb\u0019)\u0012+<}2bsT\u001f$U\u0010Bɳ씉S\u0014V\n\u0006[j\u000f.ZbՄ/i\u0000(R(I6\\8\u001c%\u000fe|E\u0002o$\u0007M$uU\"̚ϟ\u0004Y<'\u0003x%6\u0007(\t\u000b~jy\u0013\tQP\u001eG\u000e\f\u0016\u00077\"|p\u0010~\u0011~Ĥ}_ay3`sŃPx\bcU/s^`2`jf\u000b\u0017,+B#\u0005\t:CQU\u0013hv/&+iQ)NDU#B3\u0000\t!\u0010>,\u0010~愯ʤ\u001f錼R~}~wv\t\u000egdV&\u0003N\u0011փ9q'\u00103@Q\u0004y\u0003=H\u0005TRMcDgx\u001f}\u0000}.\u0017]ã.v!d\u0002aQ:'\u00146oTqa\u000b8Q:=^R\u0000+LNުV0_\nO\u00153\u0015s\bA0G!S\u0001gIh\u001a1v\u0016a0`T\n\u001dd\u0000f\u0001雑\u0006E8|!\u001d4X\\zS))\u0013}*\u0014fH\u001bT\u000fqD\u0001\u001ew\u000b{'u~^7\u0011hQ{ixVl\u001eg#-OxD/2%u\u001eH\u001eH!!$KMq\t崖\u0011\u0013}h\nKW\fUtVyr\u0018>ؑo\nIw\u001e~\u0006͏h\u001a)\u000b\u0007f+OI\u0013\u0003Ɛ2\u001f!IL5蔰\u0012\u000e:\u0018JR2\u0015\u0015\u0013)\u0003wCE}ԙF\tCЊ|\u001c~o/\u0018wt\u0007BO\u0018A3ġt:$\u0019P4G6Rgαl%3\u0016RStH\u0005ۛ(&V@L\u0019KNc݀KKUhӗ'$\u00122A!\u0001zvq\u0015-~\n^C\b\u0015#\u001c\u0002_\u0006z@\u0011U\u00011km3A\u001fZ\u000fI\u0016%9\u0018\u0001}1f\u0013:ӂ\u0006\u000f\u0014=c\u0003#\u0011/\u0004/Ӗ\u0014Bp¶2J$ǘ^0VSz\u0006wIWKYB\u0002V9\u0011WPZGQ\u00054^D!q]]\u000eN\f-.\u001ab3%j#@\u000feJ\u0016zsͤ\u0012\u0004B\\\u001cS\u0001{0%\u0000ESi\b}\u0011ORR^iL6\b4a[&F\u0006l\u0019ƀ\td2A\u001a\u0003\u0012ă83K&W\u0006ܞ'\u0003\\3ՈN\u0005?|mZ\f\u001fIf~\u0004qKۚrAk*h֑^p\u00183d_؆61\rzPD\u0010\u0012\u0007\nV\u00142qZ4\u0004Ӵ%\u0012\u000ecrel>uwdGA,AT\u0013R(\u0018߶\u0010\u0001(\fy.J}\u0016,\u001dYT\u000e\u0006ʽ\u0006>\rc\bk6XTu:䗐\u00030_\"^\u0005⦆A@2\u0000DESMLĄ\u001dFe\u0012U(\u0012V\u0012į{\u0019\u00003\u0014#\u0000!'צ@Nn\u0006POY>.\u0010\u0014\u0015\u0012y6\u0018\tՈt`%\u0015\b\u001f\u0013/-!!(\u0003\u0004M}Xz.\t@DH\u001eFV6a\u001b\u0012)eݩ\u001cd.LnW{VMn[T8+F\u000e\u000fM~?M\u0012N^\r%l\u0011KdO^VZx@*\u00174\u0000\u001b)䐣\u0012\u0011\u0016{&I#THˋ.\u0002^H\u000f`IQHPR)~ԼïU2G-‡\bh\f@+\u001e*>'\u001e*H$6[\rxT\\\fN\u00057E\u0016\bK4l9k\u0015(@P\u0014Qě\u0001R^U\ncb\t\u000e\u0013a:\u001fsA\u0004)G\\\u0011mA_\u0005\u000f*\u0012@\u0013&5\u0003l4%\u0005є\u0014gTR؛QIQP܋@\f\u0002%it(γ\\z\u0004\u0003\u001ai\u0011BńEƒ#ĖG%C*<6\u000f/.!:k%P\u001b\f\u00192g|\u001f\u00062J\u0014J4RW3*If\u0006\u0016T^\u0018T`|1\u000e\f\u000fRUDӛ:I+`DEW_uB\u000b%eƄ\u0015wYi\u0017mk8\u0004\u0006\u001dicRj>\u000f\u0019ev2C(<0\u0006CH\u0004(lҵ040C틚\u001aghK\u00053'ag(\u0003\u0018أ\bPIU{T\u0019T>P+P:X~U\u0017\rn.puN+#\u0017\u0018CgI|a)DN\tҡ\"<\u0004$>L)X9Aq0'HM\u0012\n.a6\u0019\u0016?U\n?M|\n?u[bvII7:II\u001dhU\u0010\u001aQφ\t]=Ūd[ĚVW~8b܀W0\u0004\u00199\u0016C\u0014C\u0006A*f;\u0019J\u0016''AG&\u0002a\b\fv+=濫\u001b;F 2\u001b\u0013&\bUi8$*\u0014uEL+Z\u0015v:h\u0001< C>Vi1Ll\t\u0011\u000f\u0010.ps{7\u0016=\u0012\rkbpTz|Z|WC+fSzhGluv*w\u0013\f\u00004\u0010\b ĂOяvwka\u0005ܰؓsuУ\u000b\u0019%Վ\u0010\u0019;|\u0013\u0003)1%:GD\u001e\u0016_\u001f\u0019 p҈uuZJt\f5ppЎ'6C8+RԶ(\nx\f\n\u0019Hd\u0006qqGq%ePHȅL-%/>\u0000\u000fN\nAbk0>5JX#XJ+_\u001c \u001bqC'M\u0000s\u0016\u0005&OJT\bD\b\u00140\u00177N\u0015A;MK,\u0006FmD\u001e6\u001ftp\u0018\fHw\u0005`,tK\u0011CGP񵡨*5\u0010R\u001c8\u0005/ƣ%e\u0017VdF\u0014!;n\u0015\u0017\n\u001e32\u0007Fi1/\"\u0019-\u0019fJ9%\u0016\u0004}\na\u0016uhҡ:&9\u001a\u001a\u000eõBap0bѪ\f}j*ed\fn\u0015Us\u0006(՝Gwb͆8>\u0018~!Yj]؎AJܩ\u000f\u0006m(<6\u001elg*yv\u0002Q\u0010?\u00126`^*qԓQaT:)OE+F\fp]*\u0013\u001eT\u001e *W)5\u0012\u0014?Z\u0011Cx`M\\0vD퉎ne\u0018\u001b\u0002u\t1P\u0006\u0005לwmLȥ~H4pc\u0014Rd\u001acz\f)iC!\u0007?B\u0012j;\u001e\u001bH\u0006o>\u0018ʚIL\u000f\u0002?\u000fz\u0014\u000f8a\u0014\u000flb\u0013\u000f$\u000f\u0002:dHƵg;t淅h,\b\u001a`ebÚ\u0010\u0015l\u0018}Q$\u0010\u0016\u000fU\u0000P\u0010\u0014ƌr]-\u0007\t$c݄AC-T\f\u0010o\u00106\u0015`΃-|\u001dP\u0007D\u001cw.\u001c\u001ce\u0006%D\rM\u0001A1bB\b\u0003gk\u0015·{szB !w\u0006)&\u0012?yV\"\u0014\u0014,x\u001au\u001c94m=U=\f<Ŗ\u0002\u000e\u0015mRv\u0004\u0019;zDό4ã|\u0000z\u000b\u0005uo-ۆ({6\u0011־P\u0014\u0012;Oj.Pw\\8n\u0014LI\u001cN\"\u001bB`^E\"8ɕ\u00108:{h>\f9$\u00030Hז!AOti)\u0018\u0010\rL\u001f}S\u0007J\u001e\u0004B\u0012\u0011\nI 8\u001c qq4n渓\u0011\u0000N\u0015\n)I\u0013onT\u0004f\u0006d\rn#_\u001aة8~jls\u000fQ螐\u0019e\u0011\u001dRs\u0013\u0014CE$YJja\u0000\u0014RA$I'\u00030\u0002(O$V*ưO\u00019\u0011^\u0019[P1ZP(<\u0011@,B`x\fƭ.G(\u0016[\\3G\u0006\u0018\t\u0013e\tҺ\"=)|\"̑pNF=c0߁ʴH\u0018Tyq=\u001ey=)!w 8ݳ\u0010SuKDƓ$Zo$ZLZ\u0007@Q=$(bPl^2\u0000C|\u0006\u001a@S8dsت)\u0004Wa$)\u001fA%T\bEfr\u001eg\u0007F\b2=3\u0003.\u0010\u0011EN;\u00014\r\u0016' \"\u001aÀʓ{\tm0\u0005\u001eW-\u0019J9~\u0005\u001c5վ\u0012`Iˊ>C<)\u000f\u0019>cv\u0018\u0002\u0007f'I,/YT\b\u0000\u00185\"p\u0014|\f7\"\u0019#$\u00153K\u0016M\u0004G\u0004~`NGHN0\u0006\u0019g5hR\u0010tm\u0012i=6\u0001R\n9\u0019!\u0004iþNe<\u0014U|\u001c\u0000SQ\u0017B\u0018N`\u0018a#HfBdK u2qX'Bm:\u0012*p\u0002_r\u0002B\u0004>\u0006d\u0006~\u0006t\u0002\u000fY&&G܍(\ré8Pz\u000e2\u0003\u0006\u0011~ׅ2F\u0013*N9\u0017r\u0013\u001ey>Ka}B\u0000\u0011\\K\r*%АtXMKԪkhٓ3\u0017G\u0002/o4T!C/\u0004\t\f`\u0012j\u0010\biBu\u001115r\u0005\u001d\t\u001c\u001dԒ7@J\u0019JzwTod2)tDQ*\u0004\f;J\u001dH\u0015Y!\")*92x9\f\u0010ޣ\u0004jo/\u0001HiI]\u0002@\u0007\ns1>%D|J?ȬCX\bXFZj>i\u001ax1gs\u0018}\u0000+R*6Mk0\u0018d\u001anʼnxP\u0012\fIՇ\nFa\u0006\"XJ]=ܧ{\u0001(4~\u000fZ~\u00012\u0017%1\u000b{y\u001f~5V\u000fn!\u0017x\fd?Xzvzh\u001by;ճ/ A}ѥ2\u001d7\u000flc+K9_=(}{/>[Y\u0014 ~Y ~/9\u0011W\f=}!}\u0006(\u0019א\b?^#v~\u0003WսN\u0019ս0^DkB\u0006;%\u000eA\u000f3]\fqx\u0002f_wU,1\u0011qA%#MFJrȁ\bd\u00172˂@\u0005_>\r\u0015J\u000b-_r\u0007\u0013\u0019 Er}u}\u000f\u000eyr00@!(\f4[B˛D\u001cr7߿8mdܺ\u0015J>?\u0011(=\u001dhf\u0000OɤK\\ӡAxkИz) *\u0010m?6ݒ33N\u00158wO&\u0010\t\b'\u00191qB)\u0002A%\n2b456@&\u0007)\u0012S\u001aCG\u0002Sv4O/\u0002ЫFzDKeZ\u0004:[TΖGS\u0001\u0012\u001b\u0017=%>BS&\fܰ\u0012<\u001eiH֡2)(oQbSdEHqEJ.X\u0014冻DC#I\u0019SdeweA74pIY!H]CZ7-b+oK.U0'Ļ\u0001\fv̠4xS9\u00030v\u0001\u0014CXl&\u0001 y3pa2|x\u0010Чgc<Ӆ \u0005#h\bo\u0004ajD?\u0013[I\u001a(qU%\n\u0000\u0019\r\u0014(t\u0017\u0006fHT+\u001d\u001f朗\t31o\u000eFur\u001fk``\u0002RCE'=եe\u001a`\u0015\fpy\f477%\u0006tMAܥR:nxRa\u0002YOw`R&[lC5+\u0002ʑs/hAj^\u000e!0XJAGAx\u0003=@\u0019s:\f@r\u001eRAbT9\u001c\nx\u0016hp!:\u001c|&ygqYY\u001ea*\u0005-t\rh\u0015J&\u001a\n麃4Ժ`\\\u001al\u0006eئ\f!\\{\u0018\u001aͼ)H{Ib\\IxLI\u0007@7}'2\u001c\u0004l8eijo\u0010!8Y\u0012\f\u00182<\u0012{,Vq\u0001tH]k\u0013\u0001CfNF\u0010\u001cK#\u001dD\u0012KRq>xۘ4\b]aMAY\u0005b3 \u001bX\u0001B8lҊb$\u000f\u001dH\u000es]\u0004a\u0015y$ɡX5p\u0018Dh\u001b31Q9;Z]GDQ(]\u0002&s\u001d7\u0003L(\u0019h`o@\u0017\u001e)\"[}asG]çix3\u0019PNr*\u0013I\u0007\u0012 \u001eDC\\ST+r\t\u0013^\bE\u0006H\u0015(z\u0018X\\#R{64E\u0013\"${\u0014:\u001aHfDDV>#~\u0013l\u0004^E\u0011 uS\u00135dw4զb0䭿\u0018\u0000lڔPh\u0010HךSv%vq:]\nN\b-\\B7ZSPJA\f^\u000f*(LoP\f#'\u0003p@H\u0006\r`K`\\V`ёV~\u000e\u0018&*quk\u0018/\u000e\u0016\b>Z~\u001c'F>EP\u0001FL\u0010<к\t,n R\u001eA^hA\u0019bȈ!p\u0014][\u001cQ:lv\u0000qRĴhJ98\u00030B4.Kt\u001aL#\u0006\fWXh\u00149ٝ\u0011\u001e]\"&,\f\u0002K:+J5K\u0012&EJ*6{^XZ6׀!mC\u0000\u0018\u000eR\\oY&\"̣0p.ׁ tZxЌ DHrʦăb*\u000e#\u0011:\\XabE?\r\u0001A\u001eEݡ`6yXhʨ ߽B\u0006\\\u001cE},\u001c)\u0014\u0000\"n\t)qD출B=\rdS:|\tӣ\u0000W\u00199KϼJϬgv=<\fM(\r9Td=`„/{\u001e9݂5q\u001e\u0016\r\u0012\u000e\u0010\u0012E6!\u0005ky\f$.N>,%\u001c\u0005yEf\u0010E\u0004xS,60\u0007ʃ[|x\u0004\u0011ŅGL\u0004\u0017\u001e\u0001d$\u0006\t*QԪ=*{bW6ܚpXDMy䷁`E\u0015\u0015g@Xͳ6t\u0016O}\u0002\u0013$3\u0004aAL\u0014P)zĒ\u0001M\u0013'Ӹ\u000f\u0016\u000e%R\u0010CI*2 vb\u0002\u0006\u0005\u0014;޶S\u00175!T\bWM7E-p\tJ\t\u0015\u000b\nRd\u001a};\u000b\u0003:\u0019\u001a\u001a&m\u00128|rps)T=>X)\u0001\u000eE<\u0014\u00101xFX%?r\u0013Z\u0012iOf\u0011#\n\t@GD\t\u0019 LhhI\u001c3J\u00168C\u0012\u0012h\u0015\u0019(P^xZ\u0002a1U2\f\u00107\u0016)u L\\aH$9?QNHHKa$\u0003\b*-YDhk\u0015X-\u0012\u0017.uaƍtt2\u0002YօJ0\u000fB\u001f^J\u001b\u0003\u0003rP3\fV<Ƨ\u0001\u0007\u000b)8F\u0019\u0003˱t|h\u0007\u0004r\u001e\u000b \u001cQ/)0f*\b\nq$bvLQ)\u0001ĦU#e\u0011P\u0006N&~;\u0007rS\f I\u0011\u0012瑧K(\u0013[f_To8\nR^\u0017\u001cCq:\u0003C49y\u0005UCxhB\u0015\u0004YQQ\u001f58!}P$\";I2@$aH\u0018aH\u0019EN\\\u0017J!U*ǔ\"iXS\\kƤ\u0016\u0001e\nǂ\u001dM\u0017H\u001b\u0014(Ձ2\u001eJ\u0004g\u0000[6 (k@R1MnjMo@\"\u0000h\t+\u001b\t'Hp\rL\u0011U\u001ebY\u0011\"qSv\u001d'LGH\u0017\u0015<\f ʁ\u0004Mİ\u001dT\u0002,}H]0Bq\u0014Ef'X0KX\u001bd5\u0018l~<ȓU\u0001(!բLJ\u0001b5@-\u001d-\u0001\u001d+/>fN=q\u0006gb@^&oYS\rxcX.gNꔟ\u00104J\u0005#a%\u001d1e->\u001ag\u0000(\u0013\u0012| ?,UY\u0018䴴Pd)m%s} \u001eWl\u001dL\u001bX\f)Be2]\u0011k\u0004\u000eE\u001f95&\u0003\u000eA=rPA:\u0013~z\u001c\b\t1.\bD.\bFy[*\u0012= \u001aW\u0006s\u00047~\u0012\u0011 @\u0003dks֘\u0000\b~iE&ӓ\u0006ѕXq\u0010p\tFuHR|\u001e6\u0013h7\\ISDm\u0016qx>\u001b]:\u0000)\u001f*$\u0006oKJ\u0019\u0006P\u0003GYEVINF[$L\"%\t+\u0015\u0012\u0002r$4\tG\u0015p4<,\u0014h\u0019\u0011\u0000\n|\u0010s\u000b\u001b\u001fi\u0018\")Bԙ:u8ti\u0016\u0002Rs2y\u001ct/\u00115q`Q\u0011*\\4ȬfV\u001e-\u0014\u0013-\u0004\u0002?\u0003JZG3݅O\u000eu(n\u0013<,Ҽ\u0018\u001bE\u0002\u0014Q PS\u0002&9S[0N('@:\u0019\n$\u001f\u0000b%\u0002T'2Ė4O\u001aW\u0019v{8_\\P\t]_\u0017I81\u001b\fQ\u0005>\u0002\u0014!\n\u0013R\u0006\u0010\tkPz\u0012aꥍJ=^L#\u001b\u0013*\u001a'BD\u0014\nFf\u0015{vhrfAύ\u000bDWmV\u001fBح2[=DTi\u0019Z\u001d\\\u00144\u0005\f&N'iM\u0002LӠ[(V\u000f)U<#W\u0019@˷EF\u0011/xD>}Xh\u0010o\u0014z\u0015b,L՟\u0012!V\u0001C~XNZ}/qh\u001bi>\u0003ZO}x}tH}pI\r\\A\u0015p5\u0015\u0014\fe\u000fexӲzVѲzmY}赬C>\u0003`\u0019\t՗LsP+8VVPeV?nVN.\u001etQ\u001eüVҸ\u0004ҴSJɤ]d[=\u0012ubսrM^pW@ݫu%jŃ{A>{\u000bӽft/3%5\u001f*XkIV0#,x6VZ֩\u001dƂM\u0010\u001a.\u0003\fD\u0000FX$\u0002l\u001e\u0012k\u0016/>Sd8v#\f{\u0005ֽ^\u0001nuBu)u\u0003\u0017IA\u000b\u0003QRa\u001a\u0000O@\u0005\u001bR$1-\u0003#0k(@cS'jE#9\u0001$\u0016ش䞒$$e\u0002\u001b\u00050\"l2\u0006ywOƩ&\u0011B\u001b\u001aG\u0010.m?0ۃeEDc\u0019\ne\u0018\u001ckzlw\u0014U\f>\r\u000e8(t(#5HRȪB4\u0006z\u0002s.v؛Q*7\u000e|0[\u00060Y\u0017\u001b\\\u0017\t<\fDqc\u0017w\twqX-YJ8v*{G'\f\t]6Ȅ\u0003\u0003ǒ\u0016O\u0012\f^ k\u0006:Ӂ\u0010n\u0002:YıG\u001a|%\n%`%\u000bE\u001f0>\u0004z`\u0006v\u0006d 4\u0016L\u0011\\hѐ\u0006\u0011XXDFX\u0015FRFEH§\u0013d\fxuY\u0003\u0004DV&x$4v]@2oBd\u0012)Us`/ \u0006tЀN\u0001\t\u001e\u0001S\u0016j@\u0004\u001f\u001f\r\u0016ť%ma2\u001cI%7S,Q\u0019\fI6q)9S\u0001\u0014\t:}SuPp4U\u0014Ш6E\b<r pQyh\u000eef\u0000vv5SgwaeO\u0006\u0017mCt1X\u0018V{\u000f@\u0017Fm4I\txض#\u0000Q8\u001a3!\u000fp)>|ע)p\f\n$\f:b\u001fS\u001fS(>?fApNf4WAYZ!\u001a\u000b\b\u000fG+\u0019\u000bw\u0005\u0012Q\r(\u0003gi\u0014\u000f\u000f\u0015הV=cV7ꍐ[\u000b\u0016Y)B#']d1ET0+97A\"\u001eM+\u001e\u0005u\u0019\u0006XP\fVN\f\u00014\u0003KQ\u000fWTt|>\u0013˾\u0019RK\u0006t0|6ok(\u0012b\u0010m$+֠ǁ↥yQ\u0016@ሚE#L~\u0005[\u0001\u001e\u0004Y+G,>\u0005\u000b\u0006\f[\u000fHԔ|#񚨔GU\u000bRr-q$ uujc.Hgڅ\fp.X;f7\bPI\tJ6rjhHt\r|\u0018#m̨B7BcA\\\u0016\nT,\u00171M',B\u0019 \u0006;\u00125&kL\u0016L\b\u000eV\u0005Kg\u001e\u0017mEou\u0001Ѧ\u000bn\f5\u0015D\u001b\u001f\\q\fќ5\u001fB4Bh\f\bp\u0012f{񕹂>\u00038CZ\bi)]U\u001e\u0001b`2Z\u000bH\u0012n\n\u0010\u0012\"|Dp\u001ej\tafxܐ\u0003E\u0014,qk{8`{\u0002x\u0011\f\\&gEbs@\u001aS5Pm\"gU!A}\u0018w8@B\u0018۹Ρ\u0001(u!r\u0004:yJUG^\u0013N\u00142\u0017IS@x ^\\~G\u0019\u001232萋bPHH<_~!\u0003S1C{\u0006\u0006YnHDS<\u00041\u0014\u001aTaL26P8\u0007(\u001e\u0013\u0018\u0014\u0005#f 'g5Vq\u001a{\u0018l,jA\u00028\u0003XC2yؽ7\u001d\u00004\u001eC&A\u0007#'>Eq0\u0014-N@\b50\u0003 \u0010\fMFGie\b8&\u0003\u000fF\u0003\u001a\u000054\u001e~(}(ɡT^\u001f]ձ.ɜh[\u001c\b\bA3\b\u0005\u0018\u0019#ڸ\u001f~-t\u0000jVSd9G\n\u0017}\fh\u001aC\r$OB6\u0017L00q!o+\u0003{y+OHS1+/Ĝ\u0001X\u0017MbfU4ytj\u0012sĖ$f\u001fz'64 4PK0\bY؄\u001dW\u0003X)*\u000brB~\fP\u000bh\u001aZ\u000b\u0016&?PƤg\u0000\u0010\u0001I,tECLZ!@r2i9u,DgRbB\u0001qi\u0001a\u0007Ğ\u000e\bFc\u0010#\u0001`3\u0000j)v؄E\u001bB Ś\"\b\u0015R:p;$rAw!`٧!D\u001c%\t;ESS\u0017,0m,\bvB\u0001R\u0003\to!\u000eĊk2kv5F\nU\u0015oNb.**|xh\u000e\u0005>7\fDkidX\u001cLh]=\u0001\u0007\u001e\rgrj.w˽\u0011a*\nGc1\r\u0017\u000ez|\u0003z\u0019^\u001aJPY\u0002IF@/UJ,\u0019`Tx\rhx\u0013p2\tȘPHI\u0000\u001ft3\u0015\u0001\u0001R\\&[6}p\u0004n\u0001ߞA\u0004\u001a\u0000uP㳺\u001c2dO\u0003$:>F0\u0010$\bMV\u0012Jkڽ\\\u0012\u0004F\u0006\u0002YO1\u000e\u0013\u001f\u000f\u0012C\u000e\u0019\t>\u0016\n\u001b\u0000Gtjwč\u001b\u0019siluPN)\u0003qpHEZ\u000f\u000ey`R\tRD\u0016\u0002g$\u0010ؑ@Tf\u0001\u0014)5Z\u0015\u0003\u0018RD`t\u001a\u0005sJTLe2Q;\u00174o5scw)}dnB\u001e?\u001cNo\u0019u\u0005Zt\u0012\u0002~\"_䄐\b\u0014\b\u0014P\tT49^Xxdja:\u000b\u0017|\u0019hāeh\u0006\u0013d621\u0000a%Rt{\u0005Q>`\u0017`:\u0012\u0011\u001e=\t6\u0012Ҫ/k Z\u001c\n~%\u0003|y$g8ZXɂ%ha\u0018y΢\u0013\u0016IH>\u0005N3\u001al\u000580#'\u0004\t2\u00057\u0012[^*Q\u001d2p\n8a\u001a\u0001\b%\u0013L\u0001Y\u0012\u000e\u0018WedCJ\u001b?뾺6O@\u000b3I\u00195y\u0012x1\u0004H\f$&sY)^\u0018\u00186\u001f\n\u0000\rv$48\u0013Gmf\u001bVPR8P\u0005ʇR1?aaTfux`{+\u001f=by!O8R^ѥ\b\"\u0001’#`.2T+k(H/\u0010ȤNkS -&\u001c\u0014#9%wO\u000f=N\u0002a\u0007$\u0019 uTP\u001d2=*uxAly\u0003\u0013FFT@\u0001\u0012R\"\u0007\n`WI\u0006U)\u000eRS!@T7OJ/Z=NZ\\Z=Z\u001a:qj\u001c{j-~\u0006(YZ^c/\u0019?\u000bSu}/%\b|\u0002?Z\b\u00025\u000f)UzߍV\u0015j][CgqVzQ+z>\u0015$n\f9n\u0018\u001bZ\u001bJz4h!7/n\"1^u\u0011w\u0017IzA._?\u0003d\u0013\u0003y\u0017\u000e~ů/VZTԪ{MԽj9u4\u0017W@ݫ?\u0015RQk c\u0012\b\u00009ŀg\u0005\u0011jJm\u0010J\u001b̧\u0006?0||\n[wȟ\u0007\te0D\u001dPH\u0019;X\rQ%)\u0013nID\u0001\fecbT;\u0017nҏfKP6\u0004tq=.ߜJ\u000fyzWZ\u0017&n\u000e\u0013Y%\u0006,\u001cEs\"$\u001a%c\u0006xT:hh8\u001d3\f3\f).\u0001\u0006}\u0007\r\u0004 t:\u001a\"zy\\Z+\"#\\`-\n\u0007(ч\u001d\u0017wcG\u0012\u0007]aq!C\u0001<\u001c:4\u0019ETЫ\u0003R2)9j/(r& \u001aȁǝeʃ)\u00060)>\u0017CťtI\u0002䢎Fe\u0000\\AlـS[;8]\u0010\f/\n{\u0002_\u0006)u0 5\u0015o\u001f`=)n\u001d\u0000,\u001e$I((a~TzF*3\u0000ޢYO.ٲ-P\u0011?P\t*h®4\u0007\u001fzkS_\u0003EŞ\tԂ\r\u0007\u001dlT5\"\u0011\t\u0004\u001e\f\u001d\u0010m'\u000bFCu\u0000h\u0010B0>֭G\u0005c\u001b#\u0013Ώ'ӕP_Fec\b\u0010\u0017Ιa\u001fyK\u000e}xZ\u000e}=Ɍ\u0015U\u0006=NIU3\u0000fW\u0018XY0q\u000f\u000bm\u0005߉\rYwqntsL3U\b]%&Oqa*\u001c\u000b\tv\u000fr>\u001bG\u0017\nn\ty$c&\u0003|\u001b’n*%E\u0013K\u001a,)\u0002\u000bXjiVΠC\u0015/,h܄)~\ns1\u000bHfPOB\u0001.\u001eh\u0015ʮk\u0010+\u0012;QsV\u0001\u0015DB\u0005\b\\1$@J?\bʋ:\u0013I(]~ܿ5\u00039D_+\u0018ʨ]_Eٹ2h;,\tZ\u0000\u0019ͫ`?\fh(X?v1-=4\u0007\"\u0016a`̑%QJ\"i,&\n\u0002\u0000P\u0002Wx\u0007\u001aܮMx\u0005YÝ\u00055 }\u0004Bh^=n\u0005̒,Z^Z|ܮʛԅw\f\u000171\u001c1A\u0018'muyVeLWDzu\u001bAN\nBT5i\u0001\f\u001aɹ^\u001fb2q\u0011}cT\u001etzx4~~v\b2\u0000a \n_\u0019A\u0014Z\u00152+ \u0002W@%\u0017͚ۛw\u0006FIuaOR΃\"4/\u001aܴa\u001csb;\u0003ߣ\u0000gU7XLQ5|\u001b\u0013H\u0004w\"*\u001b\u0016bD\u0012\u0006!6\u000eF!-R\u0004\u001070\u000118+\u0018\u0001:\u0017&X\n\u0006\u001e\u00052\\7\u001bJ\b^\u0015w\u0014lyHȦ\u0015\u001bW!ntد\tJ-\u0003\u001cb񙝺\u0011Px<\u0010(=\u0006d\u0000Lr9f(?\fԈ`~j\u001b\u0011N77\b\b!dG&\u0006\u0018U<Ȩ\u0019\f5.1G;MTϲ\u0007$\u001cGPD07\t\u0007:/A~`>Wo##\u0010Ws$\u00113DFB\fjJ%n\u0011\u0012yH\u0011`\nb@0H\u001cơAA\f)4>\u001e\u0016\u0002aN%^[b#\u001c%\rG=EcF\u001eh6\tI\u0006'\u0003jG\u0015\u0002T\u0018:ϥF\u0002\t/\u0011&\t߲\u001a\\\u0018\by<\f\u0006G\"0E\u0016=)y\u0006 %\u000eGGAH!S\"p׏D\u0019g\n\u001dv )\u00163되\u000fAw4E;s\u00002\u0014q\u0015bJ]E`v\u0001Ru\b\u001d#`a*\u001aFJ\u001c\u0006\u0005\u001d0jr+P(J,\n\t\u0004\f:^*P\u0016<\u0012\f\u0003L( \u0016VɿGa\u001dʒ\u0001\u0000į\bӌ'ԅ-ߙt&\u0014Ţ**-\u0014^>x\u001f \u0004dS\u0004?#\u0004_WiOPT쿬}\u0012|\u0002D$\\;\u000b\u0002UQ&\f1O\u0019\u0000@5NKtRH\u0002EKO]\f8*2+L\u001bz\u0015eI\u00126;1\u001b\r|I\u0006\u0003$\u0007ˁoG1C\"']\u001f!\u0017}\u0005@\u0005G\u000fD[(g?\u0004.W/5'\u0004\u0015\u001c\tmt\u0006~\u0006x\u0001tzx}[A\u000e-f@6\u0013/냯}iQ_s[K:;r\u00130sٸ~\u0006hU\u0011Ks}eu\u0001\f|\u0010\u001d\u0007v\u0002Zu\u000f@\u0004{V{\u0016{]8ս2\u0000CO >&\u00171\u0000A\u0005ډf`&f(\u0005ytJGLVz)mp\u0001\u0004އZ\u001c]Ԥ<{1}2\"( /{A?v-3\u0000JAX,t'`#\u001c2b\"EO\u000e'fg\u0013Τ\u000fe@Ỳ2\t\u000b\u0004dh[H>A\u0006\u0012\u0006gv;нUA?\u0014e\u0010H\bV\b\u0014/4LـK\u001aPY/C\u0015\u0016\u001an>5\u0006[}cB؎\fB`źR GAP\t8\"9-Sڎrt\u001c_\u0004\u0016A\u0018\u0011ND\u0006B!D\ri#k\\\fr!\u0015R\"$%\u0007!5N:CqaF>\"i9\u001a\u0014\u0001\u0016d\u001ck\u0013GaiX}[j\u0000.(1\u0012>أ Z-\btI\u0002\u0017>D&; \u001e\n\u001b\u000beLO4\u0014C\u001a[r\u0016\fP\u0010'Sˤ\u0013\u0004p4tdT4چ%H\fP\u0001ͰO\u0002cy\u0017B(=P-P\u001caM*\u0010 I؎n^`Za\u001fC%/ݓ:e\u0006iήl2]18Ѳt`R$褨2\u001bwV\n!tY\u001f✺|dÐ\u0016s\u000f\u0013GlJ{$G%\u0011sHP\u0003f\u0000\u0000L\u0019O\u0014edgc\u000eʒ0\u000eh4:n\u001b:0\u0014\u0013P{\u0004ؤ,L0$\u0015X݇\u0001H\\_\u0016.|Tw\rKbU{,\"0\u0019Q2<_D{D\u000fT\u0014l*=˴8pfM%f\u0006\u00004O\"*Tɨ\u001a\r9]PFZ6dEkmgc=s,!\u000b#H_T_kSz\u0002\u001e&DT\u0012_vc6:\u0000h\nz\"&}\u000e/\b,\"HN)RO\u0012\u00199gOhBA;>,\u0011aPI\u0004rʚew\u0019\u0000\u0002ۦ籀=א\n9q\f\u0012* *Nzu]\u0007eP)6\u001av|\u0016\u000bB\u0002IIJ-+Bf~\u0005<\u0019\u0005m\u001a5\u001a\u0005\u001aTy-{N0ON\u0011\nOUSUBiJӯI X\u0018 \u0016(.Ix\u001f\u00157{oE\u000eh&k\u001fjB3\u0000l\u0012Fܜn+2\f\bQ\u0017\"B]\u000eɉRv\u0015\u0003\u0011#\u0004kR\u0014\u0005\u0015uҘ\u0015BbT0b\f\u000e \u0015\u0014\u00106[AJSD\u0002Gl\r`iHNe}FYv#ezd_>Y\u001ei1hxӒ\u0007\u0002B\"%\u0003CQu\u0016\u0001\u00035-쥜-aV^Z6ڃMuY]\u0015ED^I\"-a9\u0006+\u0017+\u0000\u0015N\u000f\u0010m,͌@\"6RB+\u001cBxHḽD\u0017e\u0004\u0015`\u0016ժI+XoXuBF?eW\u0013]r\u0000Ç\u0005s\t]<-\\8\u0002p/d`CJLj\rC;\u001d.HSZ؃xTg\u001b,\u0015^a\u001b#\u0003p;x\u0001\u0019\u001aA97>\u0000^mML.,Fl\\\\.\u0019\bZ(B]^۾X\u0002\u001a\u001d\u00058*8q\u0018u\u0012ä\u000eӌo(a\u0019ܔ\u001d;A\u001a\u0014V\t0n\u001bT\r+\u001c\u0017\u0003ØL\u0007\u0007zU]v\u0016uP*Z\bT[#\u0010#A=j5\u0000%fo\u001aش|(j\u001aT>z*\u001fm\u001a\u001faV\u0019a\u001aZn\u000e\t>ъM\u001b\u0005IK\b\u0017\u001e02\u0006C88vB=t\u00144E)(i\u001fe\u0015^Z}(\u0011Fc\u0001&ؔ!0i\\~1??Z={VgEj&hj!jEԌ\u0007\u0019\u0017lf\u0012eNHބ4\u0002M:R\u0015\rZ\u0014\u00105\u000eC29\u000fV\b%%0#\u0001$\u0006C\u0005~\u0015\u000b\u0013\u0001>md\f:)^\u0010.rBN/Oӈe\u001f\f\u0013$,[\u0010f&H\u0012\u0010޵逺_]3\u0000/D|\u0016\u0003ra\u0004Tz\fx锷rPM3\bP\u0014,Dz*Iʳ,ʄ:!!\bnCxF\bUi\u000e5xke\b\fP'\u0013u#6\u001ev\u0011\b\u0013>\u0006\u000e\n$Ry(\u0014\\Czv\u000ep\u0018e\u001ayqh\u001c\u0007\u0006c(Hi #\u0019 Ia)\u000ej臄yy\u0007bs~\u001a,\nq1\u0013G\u001b\r>+wObt6\t)\u00120\u0006.\u0012\u0000?\u0013\u000bP{\u0016&ˆ`\u0005~k\u0017Ӱ\u0003\u0003#\u001e\u0010\n~N+Ճ`P\u0010\u0000i\u0003JR\u00027)-D\u0019JGD\u000bv\u001e--1\nۚ9\f82\u0000lIlD\u001f2EC\u0018|ORd'ָA\"DrC10n\u001cx\u001d\u001f_9\u0012M^\u001f\f\u0002 6\t\u0001\f$$M\u0011)/!!,brH\f\u0014§^:*T˧[IH\u0018>Q-Rv\u0013b평My\u0006P,{]\u001f\u0005?\u00121(h[\u001cɟI=dcx\u0013DI\u0014ޑ f\u0002\u0007(V)A\u001bIQY.i\u0019@\t\"\bjM$\u001c\n{rC)\u00141T\u0019\u0000)\tw\u0013HbaF6t@\u0012FquG\u0018d\u0000\u0019u$#L~\u0012S>օCVJaiw\u0011\u0016\u0019:/\u0001xq\u00122\u00033ivؤZ[\u0013rHҏƐ\u0002EӞ!IB{\u0019*\u0003D$ra޾i??6F☢˅w[Ivo-j\u0006\u001c\u0005\u001d\u0017OD@#%Í\u0000\u0006\u000f\u0013'3G$x#vhZ)\tJ\u001e82aZF\n8>\u0018/*훏Mhf?\u0003H&\u0004eQ\u0016Ig7/\u0015n2T*~eF\u001eh\u0004ќ@te?\u0005No8]t\u0016|*ة\u0002Ԟ;t:̎(\u0003\u0010> \r${i\u0013\u001a\u0010D\u0018gZ'l\u0003%b}Jy\u0003&cl\u0003\r?M$[6\u0019`e,\u0001E\u001e,:y\u0002dY\u0002T\u001aC0>\u0010\u0006l Dq\u001d 3R\u001c\u0003i6#[Jg#UO\u0004ȁ\u0012`PM\\/rd[p\t~\u0006U\n)ejf_D%Ȭ\u001dE:\u001a\u0007l6c!Ȥ\u000f\u0004\u001e$B\t\u0017ވT\u0015\u0019\u0011(!\u001d\b\u0016RW鄒R\u0006\u0000u_\u0010҈ɲYT&}\u001f'\u0005\u0016(P\u0018S\u0005\u0014\u0007U'>W$Aj\u001fڷ\u0014w\u0007\u001f0V\u0004\"~ɰ\u0001:;\u0013\u000ehD\u001f 4j(mx\u0018da5#\u0015=\fH~dDae5\bujbJBRT6*\u0002+ȱ\u0014\u0006\u0019@`p4=igߓdK_\u001b6쫅@\u0011\u00101jKJ8)8w_\u0002>jL{I62@yG\u0019\u0012TvT\"s+.UWΨY֛ \u0017Uv\u001d\u001d_,5#O}`_\u0002a3\u0011d_~ٿ\u0002\fz7R}n\u0005\u001fJɒP!@\u0010*\u0011\u0014X*\t\"1\u0012^\u0005T&#\u0013|O\u0004_ \u0004`\u0001L\u0015{f'*\u0011\u0001,\u0016|\u0003\"%Z\u0012|o?+3}}ӱ_Gn\u0011m\u0005~\u0006\u0000%O\nxІU!҂y9]q?L\u0002\u001f/L\u0002H\u0002_%?$\u0012E\u0002?U\u0004\u0004~\r\u0005E\u000b\u0005>d\n.\u0010\t>\u00010LCKF$G>}а_zWW\"/%m'Aad\u000e+\u00073+vg=,\u0004>F\u0006~$\u0006~\u0006M7WI\u001b\u0006~ֳ/ln6A!3!+)<\u001d\u000f\u0003\u000fC\u000f4<'\u0005ho<&?\u0013wY\u0012\u00019\u0017<ň\n~A\u000bFY$d\u0012㚁!#\u0019Nkk87A\u0006\u0017o\u0012pes\fv\u0019TV\u0014o\f\u0002`'ƲЈ\u001aG@Z:yR<\u0019S#CP5ocNFH|G\u00000hf(m@o<^\u001bT\u0014\u0010~(0g&\nc{+{ȿJ#\u0002x@fY# [+\u0001(\f\u0000\u0012a \u001a5{ r\fTU͜\u0012 9큉L\u0003IG+\u0012'N<)\u000f;\t4/\u0003xzˈ\\\u001ct/|P\u000054\"Bɣ\f\u0012daTj5\u0015RͲr^@7\u0003\u0017rk\r\u0004ԥ\\\u000bd\u00188؟R\u0010g\u0013D\"\"\u001bR\rBs8 \u0004Ny!՜\u001bmتHyK\u0005r'\u000f,2«q\u001e-3\u0003abD\u000b$1j󖱃-,vd]8\na\u0010g\nj0Vz\u001cU\u0016nN\fb\u0012x:1;\u0017y#.~'\u0011G//\n\\it^\u0005J\u0016\t;e]q„\u0014OZQICE)=,\u0013gN\u001d\f!+Q18\u00054W_a\u0004!%@P.\u000eR\"%-eL\t)M'v\f\u0006U*^ad#\u0000w\u0010)\f⑭\u0017$\u0015\b]|H;>G]\u001dD=C #:& 6\u001f\u000ev\u000e](\u0003qZIvȊ/&u`(j2@^H\u0019f`\u0019ىi\u0013a)s\bz\u000ee5j\r.\u001bzݵ1\u0015\n@o\u0006\u0007\u0012\u0010%&)pk0y&VQK\u0006!=e5IZch\"p(\u001e\u0010h\u0006HߙA^&2\u0007m9=,~=~'\u0007kͶUtKd?\u0016>u~1\u0012\u0003SXl\u001cՒ\u0013@j/l0\u0015\u001e݇Vq9F\u0006@8̣NI\u0015|\u0006M\u0017f(a9u,v>E&>MM,L+bV\u001dV\u001d߼'jI\u0018bOm\u0006<(m$Wu\u0006\u00101Ns \u00119L\u001awn\\DMÒC\u0014|E\u0002\u001bU\u0014\rU;k܏'H\u001d-:+.;\b\u001a2@\u0007fΦk7\b\tq6o3{lY`\u0019fF\u000b[+>PH{F\u0003Ld\fwrAa%a\u001ds\u0002\u0011 ćSgTK0x΁HF-;\u000ew\u0011@ā`d\u001eƘ\b\u0012g\u001d\u0012>z-4oM4C4Շ\u0004-\u0015\u0012gk\u0011C5;\b>.@arvZA1\u0014\u0018\f`\u000eők`KPL\u00106kwT6&\u0010187w#\t\u0003\u000f\u0006\u001aX4T\u001c\u001d\u001aD\u0006HZ=\u00046Sj\b\u0013\u0013FzBJŸ\u0014O060\u001b8\u0002ޒs@N#\u0012z\tFh>L.adbQḃq\r#0(\f\u0007#~[8~\u0004\u0010\u0012\u000bC`)C`k_\u001dU\u000e{mxԝ8i\u0013~!#E\u000b\u001f|]#\u0003\u0003\u0012%׾B\u00029lFV\u0005<\u0002a\\\u0012NL\u00116\u0012x\u000e\u001b.\u000f)L_lx|h(OsoQx\u0019`B\u0004})7ꍑ4\u001e}\u0013H<%\\R\u0019\u0014\u000b고90d`M ?\u001b\bI\u0010\u001dҡIL\u0017\u0010\b\n#/G3Z]2\u000e-2\f5s\u0012\u0011EY荚\u0014XT\u0005Qs!5\u000f~+\u0012OY\u0007\u00123BQFl\u0011,\u0014\u0014)P\u0006Rb\u0001:1*cЀ́\u0017:VX9l\u0007{n\u0003F\u0004wdAhJc\nN\u000b\u001380OL\u0010.)r\u000f(\r\u0015}ϐ\u00002\u001c|vSi\u001fq=ƥ%A0&Նa!*C0Lj84O63U\u0014rc\u0014SK\u0018qd\u0000דR4\u0014\u0010zKkO<>$4Lp,kh\tcC+(辢ָ\u001fOLg/--\nsd\u0000~6\rcs{+\fJW>\u0013z\u0001R$12\b\u0012\u0007Hj3.C1̐VH\u001ct a!1\u00114_ԑ9\b{2aQ4Z}(mD\u0019\u0015Cy?x\u000e$Y Ȱ^cr\\H:H8\u001a\tH2i'n7\n6`\u0015Y*J\u0015\"DĂ\"K| KJs4\u0004\u0013sxX0I\nR=M\n-B\t\u0004~\u0018\"II>\u001e҃3\u0011Ab\b\u0012iґx~M,FY$\u0010<%E{ū\u0004)~:Ⱥ\u0005tKP2]jC\"\u001d\u001cL\u00067F\u0013ӂBnj5CQ\bX8Rkv&\u0014CShT2\u001aD[ZH9o%\u0003C\"\u0002$UKd\"r\\\u000eg\u001bns̍iى/iN#C\u0007\r?\b8\u0013PqI\u000f3Pb<\"ԓfH_WL\bK2@I!r_\u0013 \r~v\u0007\u001f/`\nFA\u001db\u0019҅t\u000bt\t\u0018{\u0019\fGi\u001c1޼Z(!Au\u0001}v\u0004{h/9cG,@\u001ct.\u0016E\u0010#=ZDl42K-z2'\u0013\n<\u0019JP\u0006d6\u0006?q\u0007\u0011zO_\u0015af?\u0003J\u001b/*\u0019\r*1lT99\f,D:\u001fp|(\u0002T\"t\u000eO\u0004,G4\u0000UQ`\u0000gFIN\u0014(y\bJ)\u0003Hb\u0001\u001cuF)ث\u0012پ\u0016\u0007\u0006:m-?\n\u00176\u0007(\u0012s\u0000-S\u0000E\"t:=\u001b\u0011'\u001caF\u0015(!pP*/ʚDB`e6Dz°\ruD\u0004o\tim\u0014\u001f·\nr.\u0015~w5\u001fOm\u0016o?\u0003$-$}\u0004}\u0019\u001bh}\u00147[\t\t<:\fF0IWIU~)U&ˇS\u0018:\u00181\u0001\\\u0001H:\u0012S\u001b)<̄\"VoV&|;4\u0014#i?LڿxAD\u0015B:Dɾ\bd_Bg\u0000AvK[MZJ4\u0001=e\u001ct);\u0003e@\ra\u001e ^݁pOBۊOH}[b#]X3K\u00053Ƒ$β컩< o~\u0011pڗ]%2~B29\"VG(e\nS\u001b\f\u0015O\"\u001d\u0015ChV LH\"7x\u0011Xd\u0011|\u0011|r\bw\u0004\u001f\u0013\u0004i\t\ba?3\u0005>}vDzpW}NǑ\fu\u0013*3q}wT~\u0016\r\u0018jcÎJK@4+\u0001e,\u000b\u0007\u0005?\u0005b3\u0006\u0000hm\u0010M\b>%\u0004?`\u0005_u\u0005?tw\u0004?Mh\r\u001c\u0011{\n \u0019\\G'Ⱦ`_V@\u000ez@f+-{ZyH~p\u0012\u0005ooB74\u000f׫L\u000b\u0015P\u0019\u0014|0\u0004\u0005kuPGA`\u0007Ŷ[\\3c\u0011Yg\t~\n\u001fl\n:\u0005[߆\rD\nӛ\u001aFR(\u0003J\u0001RHO)*)\b\u0002.b-;F\u0014R\u0003V]i\u0010yކaE1*bA\u0011s\u0003!!/\f`\u001c mv\u0007)f>Y&&|\u000be\f\u001f\u0001Z\u001e\u0006j<2\u0007m'\u000f.\nᚣ4\u0013D2X\u0006|qYV\u00044dbahRᐟ\u0018%tSel9\u0003\\UGN\u000f\u0010*=\u0003G4Lb,; .\"\u0011\u001a\b\u0012\u001b\tπ\u0012-;)PKr\u0014 g\u0002x#\r\u0005D\u0005\u0002\f6\u001e\u001e%|\u0003\tCL2\u0003K2;\u0000R\u000eH\u001fY\u001cj-\u0015-oHo^z-Ղ\bT\u0011NC=\u001d1Uctw]`3D,\u0012yΆ7NG\u0012>-9NavlmX\bf\u0004\u0018T$\rsE+lMa\u0002H~t/}\u0002-:\u0003ti\"DYؽL\u0015\u0015\u0014R˵ɴsQ\u0014fLl X\u001dWs$+\u0004\u001eA\u000eީ=\u0007\u00052J1,t5\u000e0\u001am@pHm]\u001e\u000eIy\u0006\u00109;\u0001\u0004\u0007Bp<8:jc|` uDz&$%aGBd|=&F\u0015J\u00155!H$<\u000f\u00067dA~ \u0018E\u0006\u0010/a\b\u0002\u0002U)\fUA6L\u001bi\u0012茊\u0003\u0003\u0012\u001a$< !@\u0012(\nEc\u0001OFd\tKNfJ\u0019D\u0019%Bc\u0014\u0016uPH8%Fa\u001dF1-Pi0bZ\u000bɕO\u0018`m\u0011L\u0016TLs#\u001cIF\r\u0016\\\u001bb٠G|\u0010i@2\u0000:d\"G,$u!s2Y\u0014eԦ{pKagMpFa~Pl`B44*\n\u001a\btX\u0012\u0000Bt#\u0003h \u0014(\"p\u000f\u0002\u0011\u001db:\u001a0\u0011ȑz%V\u0013OF'M6\u0014HQXuTAh\u000f\u001anɨ\u0001BiW\r\u0001f\u001a\"N8\u001e+3-\u0013!MTGޣ͎蹸\"A#]\"6.1EvQ@\t`\u0014JHQ2\u0000\u0014b*1v:Pv9\u001b\u0016x.\u0000\\AkKp\u0015cf6pjZGݠ\b[\t\u0001-\u0010\u0011(='\u0016ho\u0001X솤(߄(\u001e,8RANҞ¡4\u0012 hE\u001b:Ryia8&\u001d =3\u0019ZC#N4\u000eӧo2\u0000>✜:!;3w\u001eC\u000b@KCd\"ƨ$-#!M\u0002T\u0002`uah~\u0006\r=,\u001a\u0006[1&\u0003\u0006 C\u000f=L,zM&U\u0018G\u00000H\u0019\u0004\"9P+\u0004\fh,F%EYja\u0013tű\u0000ډU$mhi\u0018{u^vN\u001a'L\u001c!;!r\u001eu*#\fV5\u00194\u000f-\u0004OJ>NF(\u0003%2wo2\nsD?M'q\u0013,eT&i\u0005'$P\"hNqD\u001d9ھ+IO\u0019 ^]\"\u0019cD\u001e+jG*ݏ>\u0011N'9E\u0014`-i1^\fSbyߧ؃|BQNhN[Se\u0000\u000f񪍵%ͫ\u0015TD\u0002\u000b{]`/tW`/eE߲W\u0006hW\u0006gX/[͈RdY|Rh`(\u0002\bȠy\u0018\u0000J\"KLfRO$a%&ۡ^V/\t\u0005^\u0001BUݪΏU_\u00032SRza\u0015Mz\u0002tzan.\"\t\u001a\nzݺ\u00032\fn'z\u0015\u000f\\U\u0000Z\u0012XPE|^%\u0017\u0002\u0016\u000f;I)[,\u001a 5 c> \rZWPڅ\u001cĥDž^B\fXMkPKd#Y\"\u001cy}yU4y5\\k;/ӛW12/ՠ1/\u0012ԘW\u0018\u0017Zi͋+\u0003|\u0016\tYPP%d\u001d\b\u0006$\"\u0014`޲aO\u001dcR\u0002o`\u0013\u0010\u000bSyf^\u0017ۗ\u0017'ע\u0017Kb\u0002\u0000\u00166\fTyاnbQ^l Q^./Q\u0002W奝hy]\u0002By\u0002\u001c\u0006\u000eJKƱd6X\u0013x\u001aCc\tph\u0006\u0012bSMS\u0015k\u0018iȘB*yݢJ^b\u0001\u0017_z+A2\u0010䅝h\"4y񧙼\u001c\u0010YK^H^; /\u001bW\u0006\u0018xa?^&J\"\u0003UX0\t\u0001,$yk\rCSi$M\bp\u0018Q\rJp\u0013g\u0005\t>3%E.^tb\u0017\fI8U*k\u0012ċ{\u001aI+\nx6xQLx)>)x\\JBG\u0006G.#^=Y\b]Z\u0004\u0001J\u001fN$\u001e\u0000\u000e\u0003\u001b7FoQr\u001eڈĝ#tftK\u0012!l\u0010^H\u000e/P+\u0005\u001f\u0015_\n\u0011'\u0016t}\u001a:\u0001*#\t0J\u000eN@_F\u0015\u001av\u0018\u00039\u0002mZ* S98oVZ(Z蠶\u0002v~TL\u0001Y{\u0012\u0005bmXĂ85d\u0000D\u0018\u000f\rPs^ŨC\u0012\u000b\be,XX\u00180\u00151`Ϛa;\u001b0{\u0012`)\u0001\u0011ȴ\bZ%l\fLGXXN\u00111E4A4r^w\u001e[\u0006\u0004\u0019jE9@qƀ\u000e4l\u001f)pfŕ7jZW|$\fo!wA>P\u0002e /#@ G\u0002A \u0015I`\u00116|\u0005)6'\u0001\u001d$\r\u0013\u0011*\u0014\u0015\u0014F!f\u0000+9#\u000b[Է\u0013lJ\u0011\u001a0&\r7X\u0003ֹ^\u0006y\tJh\r'T\"fx*\u0010\"`DF@\u0004g\u0019`#`d G@\u001arQ&\u0017Hí39/\u000f6A\u0012#R1.p:4\"\\\r\tZ\\CGWz\u0013]\n\u0010f~YØ'\u0018!h\tTj\u0006H \u0006T\\K7\b:\u0018[/<\u0005-Jw\tD\u0019z\u001a6\u0010O\u0010M\u0010'\nCK$\u000b\u001d\u001f;-\u0005\u001aI Cq&3F\u0015t\u0000]4eb\u0012\u0003^Mץّ\u0004gy.\u0017&\u0017t&ĉn6u{\u001dR\u0004%\u0014o#\u0003\u0004@E_\u001d\u00122jRMf)H\u0014\u001dm\u001dTZ5eMY\u000b·yOEjO_[[t\u001e\u0000#Z'\u000eR)a\u001c*K\u0017+|Xz\u001aL|)\\b\u0005\u0013\"(\\E:*p\u0012$@=ycS\b434s1jPO2\u0003`R3\u001596\u000b\f!޽r\u0002--C\"\u00124V(#$-!i\fR:ST&,ցl@xm_\u000ei]\n+V3\u0005\u001b1\u0018\"!fu$*ԳC.\u0001F\"rJPc地ɀ\ngA0xOVfU+`‰EI\u0014)A5b\f $\re\u0006T\u00012T)VCkb\\OX_\u0001dў`N\u001f(\u001dăq/\u0016xQ\u001c{\u0013s2\bP\"!B\u0018z>\u0011fgP\u0001(%\u0004\u000e\u0001&f\"M)f\"M'\u001eB\u001d%\n5\n\r\nL\u001ai:M\u000f\u0014\rfl\\PDRI\u0006b倣к29\u0004iS1cӺmxp3\u0000z~B!,R^;#S\fF\u000b5K:%\u0010\n\u0003bB\u001ct1@g\u000e\u0013m\u0010ndn~h\u001eP3$&Um4B7\b%\u0012\u0011{O\"h1i'櫑*J1V@d.pP)\\/\u000b\\+L\u001dA\u000fe|-v\\nyn\u0014\"\u0000YI1\fz*!\"qrU.ЪDn\u0002[@\b~PCz\u0010A*'/'c6zږ-HiZ\f<7WuxWٰB\u0006+L{\u0014\fgvnXY2\u001eKPJ@z\u000e\u0014\u0001\u000bՓ-y­\u0004E/\u001e:ɾ{@4\u0019Bh]Ѵ\u0012FFzFӒ-Tv<ݗ\u0011\u0014a/p\u0011L{*\u0005a&\u0015֨\u000e)\u0012œ\u0006\u00076\u0019\u001cH;3@\u000eh損534^\u0000\u001e!s&V\u001f/\u000bY7Y\u0002XJ¾w@\b{!BA\n'\u0014*\\If\u0000'T8]=\u0010ѧA8\f=qX!F\u0019\u001bq\u0017W\u000e\u00121\u000f9!FWc%y/lm\u001dN\"Gw!~/\u0000yz\u001b\nF\u0003\u0003yP\u0017̩\u0015/ N/ \u0002\u0013`$\u0006\u0015+8\rOaԤ19q\u0011\u000f(-s2;\u0004ʏ88|0gR9̡\u001e\u001b@ 9t\u0004\u0015ă\u0018W\u0001'l\u0016n\u0012%\f83\u0010\n\u00109,\n6G\u000bP_\fy[IŒ9}\"\u0007u8\u0003`L(δ\u0018iPvIGVw\u0000!ral\u000e03\u00063!ja9X@\u0004\u0003\u0005K0>-H=ZPsKN6]}>Cw\u00069-˚Q\u0018c\\m/:T\u001f.V\u0004ilQYJ\u0014T\f\nM9\u0005bf]P\u0016-/\u0004麸\b>rQ\u0010\u0019 g\u0019km{.p\fV\u001dn(!8Cf\u001fН<\u0002^6\u001d\u001c4iEf\u0016;$`\u0001#T\u0018}m\u001b'j\u0010mrcC!|d㡸BH\u0002\u0011:lhd\u0012!x'g[פ*\u0012x7,ʮ\tq%O\u001d3}8R82\u001a(H!+^ztD\u0005DO\u00186h]5k:֟\u001c?5rTrϣQ<4&z\\K\u0002\u000b^A$\u0003 0iܰTs:d1h.-\t\r0\u0013҈ \u001eú>+\u0012\u0003U;\nDaDМ\u000elÁP\u001a)K\u001d[99P_柅N3\u0014\u000fC\u000fEېڤwzIzA\"iΑ#e~$%\r_\u0013\f6M&XSP%|H\u0006c\u000bȢ\"+қY|u㈐NFl@\u0019,j\tOi\u0007=6J܂jvlUy?WÃ\u001fc2 \u000b2\u0002ӹgjPq!eB\u0006T!\u001bNsr2ı\\2Fg¹p\u000fDן|,!\u0005KE\b܏,~a\u0012\u001f\u001a]`Eݾ}gO~u_\f\b\f˄j5|5Soj\u0018\"\b\u0013mlΩCϨxA\u001eUj\u0006m\\\u000b\t($\u001f\u0000]V{%:d4h:c*J\u001e*C}hN٣NAپJA}\u0007\u0003ĨcГ\u0001{JH\f>\u0006tPAzE\u001bo\u0012[\u001d褂zH$l*N\b_;2qd\n:aFќJX5b}\u00016`GJn}d\u0014NF}#\u0015t@HNKo!M;2ef\u0012tJ\u001c\u0014ȇRJd`\u0012MĭC\u0016\u0001=\u0012m\u0001z-\u0003\u0014\fd\u0003y,].|\u000eH}1`\"$\u0010\u0015\u000bξB\"N&}aF޻3\u001b,#\u0018\n\u00170\u0017B\u0000sB\rMg\"l̰V41\u0006nL!\u0003̭ʰ`\\A=\u0001[$E\nb\u001fv\u000eqw\u0011\u001e&V\u0019\\L\\q\u001e\u0010g\u001e\u0010F+\u0001j\u0003I:\u0012̗\u0001\u001a\n#0h \u0018Ą\u0012\u0002HZ\na$\u001f0\tUh\u0011sY9\u0018^?\u0010,<\u0015I\u0005x\u000eW\ry\u0001\n8\bWo\u0018+%\u0019 \u0003/7iTE\u000e<с\u0017&\u000eN\u0005Y+\u0004,]P=ȩ5\r=9R*T4TDq.\u001a&rTe1bc4vۆ\u0019\u0000N\u0019CS3eVwoF,H\u000e\u0005\u0016#\u000eh-B\u00037=6WuNDS\u0002\"\u0001\u0011-\u0004\u001c\u0004\u0014\\\u000fR<\u00075Y\f$\u0000H\n\tC\f\"1J\fIq!osKK\u0017\u001aM΁\u001d\tYX[N`yY>s=\fƐ*{`Y\u0019\fJbED+DoUKbz#0)Fw\\(\n%HMb{At\u001eA`^PX\u0000\u0012\u000eEn8d9cuQ@/c\"\beD6,\u0010ځ۸c0}K;Ss[cJ\u0018'}SȻsػr\u001e2\u0003\\@C AL(\u0010C+\u0017!\u0010Q‡Ħ,`\u000eD3lY2iJ\u0018,'p\u0015ЌR`GIOB\u0012\u000f\u0016jꈱ-\u0019;)vVD\u001d1j\u001e#PV\u0010!##J?9}\u0012/!\u0001\u0014T9\u0016mK\u001b\u0006f\u0000a\u0004IY\u0004I[\u0010$hT\u001aSŊCeO+\u0011}j3dYfO[Â.EjH N[\b8WT2.\u0005;\n!k:K25@\f\u0019`\u00182R\u001cJ\u0010w$#'}\u00005ꅎ1v\u001cI\u0014TVb)Tk\\CqX)&hM!-t\u0000\u0003ʠn\u0003\u000fU\bh\\yV/RP}l֫\bq\u0012dRC!02R#&9W@{R\u001b.2*,ނ\u0012JX\u0010f#\u0019\u0000RW!m\u001a\u0010c|R\u0004+!\u0012\u001a%،\f?\u0001~XANk\u001av\n~W\u0015R<\u0019xK\\xAvz9%\u0002g\u0000z`\t:y\u0018\u001cjƷh \u0007\u0012x3J`\u000fv:m]i\"F#6\u0007F5rn\u00047\u001d\u001b\t6p+\"6p3l\u0010\fppM\t\u0011Vhp@<׻]\u001di\u0007\u0002U\t5R!d˘3b\u000b)dC80\u0018Pfm\u0005`[g\u0000ROUڮ`J<\n[\u001a5!(iVAg\tHKbB\u001dR\\'¯7ł7\tP^AY:\ntԐ\u0001Lw2|:|#ŭY\u0016eU,\bɦb\u001f@'sؐ\u0011z9tu\u0010>#T\u000b)\u0010Mn%\u000e[`TRt\u0013T0d\u0000:=za~daz`%QCQ\u0006O!d2LP2V\\*`qyU# \fQ\tAk\u001ch4z%\"ȴ\u0011 2@3%s]rRHw}!oܽEb\u0006\"D8=0cF\u001bԂަ\u0019=\u001bDȣxʣr\u0006(=[\u0012$BpQdÃs\u001d43\\ĴzY]ёx\u0011k!nuo@Sp&B/%4+\u001d,V\u0001SƐ\u0007\u0000_9x\u0018q\bX2\fk$@O\u001fR\nD&\u0010mt\u0003\u0007\u00113\u001c\"'\t\u001fgvdIgy$`锕\u001dA+2W:\u00041XSThU*AB\t\u0017\u0005Թԡ\u0005\u001ep\u0014<\u0017I=}+3u39'pg\u0015kr$\u0011'\f)R\u001d#\n/\u000f\u0005ߏC :e|R\u0014\"VNc!\u0015bk!co5B4њ}\u000baQ!EÌd\u0000@\u0017d4sZPzq{q\b:'\u00072d\u0007YBOO!SiG\u000b\"yƇ\"wQH}7I3;\u0017xѓxMi3h\t\u0015cnO\"+tϰ\"S19^\u0003^@}]<''t9hNGT${J\u0011\u0011at\u000e9^Q\u0006\\v$4 \u0014L\u001a[G&+ըwdh{\u0002\u000f&uF}C\u0012\u0010re琝\f\u00001\u0007a['W3eJ|\bG(Ľɨ\u0011H7$\u0005y+TG“aQ[4('V9B߷\u0019ݾ\u0007qIͤV}CŚAP\u0003-0ofЛh!0CЪQzE V\u0012a@dD\u0019tTc5I\u0015,%DX^BOkaz?ԊR\t<>x);2S\u0013]0IA}Oa\u0015^(+=!'n߷\f`!A*~:)C9Kq%œ\u001e`N6%<6.T`g\u0007o9FM\n?V}\u0010\u00053W\u00063}ߺ\u001f=޾\u001dBjW\u0013q(}0ڋ\u00143ڋ7텣s{\t^\u001d^y۳Wg+\u0003^ZcdVZ/\u0013i^Fc0Q/#q\u001413]g\u0003lDg\u0001\u001c(B)ZA\u000121[bD\u0013zYDz\u000f|Nѽ^,^/NlX/\u0007#רH\u0000\u0005Q/T\"V T/\"J/ʝI\u0007H\f\u000eew1蜅^@'\u00024-G̎\"\u0003Sw\u0014Qu\u0011+٢W\"\u0014\b\u000e\u001c`02\u0000+\u001c\u0011+\u0011\"u{Z@z}+A/Q%GLkפ?\u000b?\u000f\f\u0000Z\u0012ZUt6aqg\u00162\u0000H\u001d\u001bH#q\\@`%t[_X\f\u001c\u0011ҳ]w˒׈5ϫmyyM(y\u0001л=A=\f\b\u0006e߼\u001c\u001a\u0017L\u0019W\u0018)\u0002*`-\u001awtZ\u0007#u6\u0010\u0016Dy.4+Ɛj\nنwSj\u001e2\u0000v25y\u000eEjU)/R^zR^-aS^AS^\"L\"\u0003Qy\u001dPy&Pye2P:*姼\u001a!Kyٔq\tt\u0018\u0000\u0003e\u000bԐe婲k\u0003v\u0014:>̄\u0019\u001cb\"eC\u000ehd\u0016Vy\u0005\u000emcSݴb`%L3\fx3\fPR0Pn\u0018\u0000׍.\u0012%s\u0007*\u0013ؗN-Xۙþ\u0014f.\u001d`\u00162`\u001dĺd\u000f\u0006(\u000e\\\u0012jGF\u00012 WWԥƁ6%4x(\u0006\u0001\u0010uWx\u0010Q\u001a4o\u001cJ7\u0005\t7'#,WWAC]ApLhU,\u0019yq,٧傦\u0005a^(A\u001b9O\"-\u00034\u001d\u001c`N\nי#578\\!q\u0007|%v*\u0014\u0010Q70\u00176\u0019o\u000ef%vѪ7zXg\u001e\u0004\u00046\u0004F\u0006@5\u000eA\u0010K\u0019.$\u0019|HN-)\u0019\u001c\bƌHH vtŻ5c}\u001e\u001eV\u001dO5OOAhc\u0011\u001e\tx\f0k\u0017tA\u000e/\tE1\u000bg!Һq\u00155w\u0019\"\n}t\u0016.B'=TCPrJ\u000fՐ\u0007\u001f\u000f>\n2ڔgeoϙ\"f2b{\u0003 9\u0015[EX`ˢbC\u0002B\n5)\u0015)\u0001D|0W0\u0018hidɎ4ϕ,!#\fM=Ϊֈ\u0000&8$Mh(l&\f\u0017\u001c<ł39YJ\u0013\u0010aMQd@\u0001wpp\u001aR@\u0012\u000bFB6QM\u0010O$~l\u00183@6D_4\u0012!C\u0010Jp%Jz`Du\tܘo\"k\u0001\u00032IO0bZYve\u0005\u001cwq\u0014\u0019FpBn2h|xg\u0013\t5(\u0015l\u0012K$$$݄b\u0012Q'G^W\u0019cE|*qr_)F Sy\u0015\u001a\u001aSIp.\u0002b\t\f6\u0007r\u0001ʹ}') N\u001a3K6KިQR\u001c\u001c\t>\u00123C=%҄M>d&t&!\u000e!3@\u0014|fK\bcL &\nh'\\No#(+hmj+\u0014\u0014\u0010smX^NJHF֐\b-=Tdzm(p\n\f0qGD\u0007{\u0016hG\u001e`QLԝ_T\u001515\u0013ƴK\f\u0016\u0017lvv')iӕ\u0002Z(Y\u0016Z~M?ҹJ3@)=ԖFa(=XG=\u001c`/\f\u0010Lh\u0015\u0003\u001e<ܠPج\u0014x]Gl\u001eY\u0007\u001b\\T+f\f\u0014T\u0017`E\u0019V@6+-\u000eLAAщ$J\r4PT!mܶ\u0012Y\u0001\bDhM0\f\u001bwB_B\u0006`\f\r]ë\bv\u0012\u000fqЌ&*\r\u0000yqy\\XAn\u001c]\u000bzہ#\u0012Zc\u0014I\u0010l\u0005i\u0014\u001e9.hlz\u0019e\u001du\b v\u0011@,;@`S[\r'\\|],h\u0005X\u0002:R\u0005oAU^nb^N߁K\u0019D7\u0011o\u0003)[b8\u0011x\rNNey\u000e\u0017tpe`Ǒ\u001a\u0010\u0019\u0016ex%Fh)\u001egB\u0000^\u0000\u000f[\f~\u000e{\u0003c@\u000ew\u0005RGse3yi+ߤr;#S\u001e‘h \u0018b\u0001EYW\u0004,\u0015\u001c\u0006+8\u0003\u0004Z\bl\"p*@UHSC\u000bK<\f\rgƘF\u0014?l\u0013\u0003KH\u0003n$\u0003Z2 fQt\rO4G5 \u0002@Iץ\u001e9\u0000\u0016\nt?\u001e&bIl\u0016x'[\u001a\u0011A&oƔBO齁ZKs:+\u0012\u001aq\u000fڤIqoD>.c\u000f5$\\}\u0000\u001c&\u0011=3(F׉L\u001b\u000e\b\f\u001a6\u000b\u00025nM\u001e_\u0013\f\u00150hJSB{T!\\C\u0005p\u0019\u000fT\u001c\u000b瓸l@8'Q'\u0013LlɌDyO-i\u0011\u0019\u0000(a\u0016\u0002u&5Au\u0000_Alә8\u0013H죙!lt3xˍ\u0005\u000fVz-J{P_NK՟u\u000fէCխ\u001b-䗄,\u0019\u0000\u0018<\u0017)G\u0011,vü\"\u0015I/6\u0019%ܥ f\u0011\u0016}\rj2LrNɠO\u0019u6\rs1\u000fʡGEw$ӏNf2\u0000bѤ\u0012\u001f\fpE[X\r3\u001a\u001c\u0019@\u001a*3ji\bi/*^\u0019i/\u0002o(n/TW\u0015^\u0012\u001e\u0007^(l^!\fi2\u0006zic\fK\u001exAzdF\nAdlʦ\u000e2\u0006\u000b-VqT\u001ce\u0016d*h%'\u001b̈́3;c՗ׇK\"b%#RE\u000bW\u0006Rz\u0015:{ƹ^@^)GDzm[A$T\u001aj^\fr^x+^Tt-\u001c\b{2Ksm4N\u000bKf,3\u0000˝\u001cҁp޶\u0002flBGP\u0001rz%R\"}Ob\u000fDtz2H(.8\u0016ze]5W3A{砗\fWЋ&G\\v/<^kEN'h8sO$VgS\u0003Œ\u0002rXz`\u001b\u0015\u0000ze@ ^B/\u0006C/4@\u001c\bKBk\u001eB/yOD12\u001a&\u001d\u001a~^\tT?/v\u0001?L\u001eI2\u0019}\u0006-\u0003$8\u0007P$\u0012_\u0004\u0015\u0018B,Od9tYIV\u0015\u0005fD=\u001dSjrcټ~a6/\u0011Ka^\fMa^)WFW?K(KW\u0006@\u0004\u0018c@\u0014\u00010N\u0002I\bPG[\u000fô\u0012\u00046V\u001bB\u0007\r\u000f\u00192\r\u0006%('\u000edO\u0018\tB\b9\nyguVԏ\u001c]\u0013\f\u0019uA\u000e\u001cj\u0015)-!\u0017r\u0011\u001f+\u00197rZ\u0019-Ipܖ3Vg\u001bgICߵ\u0013\\\u001bATpl\u001b\nlL\u0010ko\u0019@\t\u0001\u0011\u0003{I\rsDvT\u00137\u0000\u0019\u001br'aF†%KlT\u001divUErN''!0\tC\u001e\u0003PI\u0007\u00198`\u0000hl\u0019 \u0003\u0001mA\rDQpI\\ԝ\r\u0013y&w{V!(Xu\u00120糘\u0000\t\u000eJ\u000fv\u0001eOM\fPoP\u0012\u0019}|jீ *hb\u000fXX5%A\u0006)2h䶇!v;sx,[m Hô&\u001b!\u0003今!0\u0004\u0003]ѴqEㆂF\t{7\t\rD/U@GHcC\\\t$Q\u0019ܻh#9yA\u000eX\u00000Z\u0018LHg2/Y\f/xB\u0013/\u0018I/:*/ȵ~\u0005\\]6ܜI(הh`\u001cꞦQ,K\u000b\u0011)8a\u0001z\u0007*K39p6+\u001dc:N|7Fe\u0012x`qm\u0015 \rϠP>Q\nＣtF\\*ۆ~\u0010!j\u001bC\u0000*Z\u0010-\u0018C|/}\u0004g\u001c؉8B\n\u0012\u001f`)O!i\u0004\tҝ9\fʌ\u0001M\t\u000b\u001a\u001a431Q҈<\\Tpl\u0006\u000bMp*}\\\"\u000e\u0001zIcbЂ\u0007ԓAg-\u000f\u001c|\u0014@Đ<8\u0019\u0010\t\\lBv\t\tBvh3\u00030v&\u0002,t:0\u001a~gU1F\u0017QA\u0012kG>HC-:̋k֐pOZt8V4D͆cP:Nnce̎0И-17۟S5X\u001a3S$!R^A>Zh Uu\u001f)LJ0Hv0Gl\u0006hU>a @ml\u0017s\\Aoy\u0002C\n`֑\u0018\u0019lKфé3\u0000`yD@u&'6\b6\u0012\u0018xB\u0014\u0006[PZ\u0019)}31iXx\t˺ie\u001bxBXQ`BY\n\bR+8\u0003̰\u001a\u0013\u0003b\u001a\u0019\u00116-*H\u0004l8sg\b4D\\\u0010*Tߑ@\u0012,qL\boq1\u0019ފX\f)'/[v\u001fE\u0011UpX\"\u001dqX\"\u001dq+\u001c1>Ïr\u0014r\u001bOHƽY#\u000et\u0006KEE\u0005(M .X\u0012;uKHU\u0002`VqYHؼ\\qG\u0011鬔QZȌe\u0013ԟN\"\u000b!\u0003e8#$q>'ތ3bn;\f؀\u0016;F\tZ\u0003cR]SjIemfqH\u001d׼cMOE JB\u0001F\u0013Xx=\u000b\bT\u0006J49t:=2\u0007FFWʑºRIBƵƧ^]Ribd\f=(\u0018bDA\b 2\u001eu)(\u0000dY/qU6D\r4nJ\u0011CB\u0015$\u0014Z\u0016\u00191\n/ali;\u0006D\f^\u0003bJȇ\u0012'%*\u0019C\u000fK7_\u00122A\u00168\u0006܉j8کm플HÑ'Ռ̸\t\u000bcq\u0005LVHG`z\u00010Ơ\"<\u0003\u00120F\u001c\tdY5/\\f:\u0003\u0012\u001a\u0004DuR\u0013\u0013+v\u0004:s>2FsNpZ\u0004$@S)O\f4!4\u001c\u0017'*\bPT]G2mdiČt\u0005\rA`6V N\u0012Re\u0004-\u0018XLA!- \n\u001eE2KQp\u0012҉'\u0004Jڢ\u0004\u001a\u0013ޛW\\\u0007\r^C\u0000ɵo'\u0014;T(__Vl0PJsX\u0003\u001c\u0019Siފ5*\u001fU\u001bхC\u0011, \u0015AL\fVB\u000fهα:@Bی\u0001\f\u0005}\u0014\u001d\u0017 œ\u000f\u001e&X4\u0014h\u0017\u000e\u0001FRX]!&I9u\u0003G^4T#djN\u0018\u0012⽼:\u0012mH<݃M2\u0006mbE\u00008PHS>g!RɄ\u001fO? Y\u0016\"tø\u001aɔ_?p-tE\u0013\u0002)1FD\u0011\nPB\u0004q}\u0004%~!z\fZ.\u0002{@t%|xI%\\ͣv)S@DȟTJ|/oi\u0007\u00032h1#@\u0007w\u00056/\n8\fgek0\u0003\u00033\f9F\n'|QI4sۜ%-奕|!M%02}DJx`>]6CM>FANf\u0007PT\u0006C&U@J&qUi4\u0004=!\u0001}`\u0000}}|)}AC\u0016=\u0002w\u0018`V\u0011aH\u0013g1L\u0019\u0019FKi\u000fOu\u000e_\u000b:Fm0AœK8R\"\u0014\n\nŪ\rx-X\u001dn_El\fC\u001fPC߳*\b\t}\u0006Hy޾\u0014޾\n}\u000b}/9\u0015YY(\u0013t\t\u000b\u0013uә{\u001b̽L^!\u0003$\u0017H{\\^+W\u0006\u00001\u0011{e\b{h\u0005{\b,{B&AZa^\u0011^\u0014Ե^\u0000\f\u0007èЌU\u0013pK\bX\u000eI`\u001c޵?\u0002{X\\r\u00060\u001fF\t\u001a\tJ\t6{56ZC^\u001a^R^d\u0004ZYX,kE2׫\u0014\u000bt\b\u0006DWQ\f\u0010Xq\u001bK/i\u000bt \n`RUq\u001c\u0013\u000fH+~Udan{QC'h\u001fR\u001d2z\u000eG6\u0004z1\u0010\u0014\u0000-g^6QQ,Q/F^R^-eUp\u0014Kp+U\u0018\u0017IE^z^Hki\u0004\u001a0+Ħ\u0006\u001aPT`av&|\u0016\u0001N\th\u0006(\u0010d\u001d%fV\u001c\u001d\u0002\u001b]g1@\"zRx\"\fy\rt\u000f1\u0011'\u000eYf8?~\u001aZrq\u0001s9fQQ\u00131ZШ\u0001ߔތHԝ^uh8Dv:\u0016*\u00167\u0002mXCK\u000f}\f`9\u000eӸwMtC\t_m̹u\nAﶞ3z.)O[艖DT\r\u0006QK7-OK\u001aZ\u0000ڸ\u001f\n\u001fO\u0017F,\u0002LXC\u0013\fM\u0000\u0012!*Pb=XVo\u001d\u0010\u0011xG-\rp\u000e\u0013Ho@޹CG!\u0003%\u0003RxEf8[\u0001[:\u0011\u001bW5[pi\u00191`\n\u001c3}\u0010\u0016S屆J28T#O)g\u00006\u0007\u0003\u0016\n\u001dZ\u0015\u001c Dj\u000bv+D\u00126uA7&\beZm16Q$\f\u0015W8]d6\f\u0013zj3@\u0001\u0015_qo\nï/5/XU1\\س\u001f\u001a(P\u001bhASlAS\f\u0019\":âdC\u0007E=\u0001n4g\u0007ʸ\f\u0014PT\tL*\f\f\u0014\u0012E3F\u0006ĕ\u0001!>orfFF\u0012Q/1R\u0006C\u001a\f쩇\r驇͏7X\r.\u0006S\u0006z8\u0003`Q;??\u001f00O\u0018Μ6M+&y\u0010\u000faM_\u0013@1T1p.$C\u0016h\u0019(3\u001c?\u0002!\u0018\u0001\u0005܁r4ń@\f`\u001bZ\u001e\u0003-\u0003qǗ\u001a5wAʅ8I:t\u001f5$\u0010tG\u0010\u0011\u001dG\u0000۵ʧ\u0012r1/ *\u0005GX\u0012-F\u0002GOIU\"g\u00120\\핓\u0005/.i4 8\u001a5\u0014˧}\u0000q\u001f4\u0011>dJρf\u001ck\u0016|ڙU\b\u000b\"uo\u001dV/\u0012R#DR\u001cEf\u001c\b\u0005)\u0012Y Yeug\u0000 )I2)`wtt67u܊@2\u001df0\u0007\u0014i$fh\u000f!\u001e\u0001܁J-\u001b\u0000\u001b'lVA\u0012'ƼA,toX\u0002\u0004Lb\u0002E=8E:0jD@\u0013[ˡ&^\u0011&B%H|\"-(dت传×y\u000fsN\u001bQ\u0006Ohi^Da\u0006Ȫ\u000f#6Rٷx$\u0000QTt\u00138\n\u0005]\bSL\u001eIAz\u000bPcYp('\fL\f\f@\u0001cS`9\u0016$yWDŽWOlI\u001dFx\bil\"c2\u001d3h\b|\u001d7%\u0013T\u000fh).I#Id\u00000\u001d//BOr3\u001d\u0011r\fߩ|@8J#aX\u0018\u001f\f~%͋H\u0015lˈh\u0016P\u0004]\u0003i\u0011bdO66[9\u0007~9=C;n1uJex\by2\u0000#: l\u0004D}i\u0000L'\n\u001f飪)F\t;~~d\\?G:[j0\u0003CH\u001a\u001aD.>4M\u0006`G\u001e IR\u00074\u0017\u001eM@\u0010~,,3\"\u001c\u0010$C\u0010cȄ\u00121\u0016ѨP`\u0004hp-dj\t\u0014uc݋`PʨT#ՋvM\u0000\u0013B?GO\u0011B\u0014(N\f\n9:\u00130VQs(Ah\f%\f\u0005F.J\u001aK\u0002+R\u0006ͣD6T\trMS\u0014(n\u0012Eq=+CR1M\fي\u0014\u0014`1KNmg\u0012\"[=巭#\u001aH\u001c\u000e+E|FKؼxC\u0016\u0010\u0018\fp28[\u000fS٨s)7kR/U\"XuBw_e¾/%K7:GؖKOߛNw\rS߷P&l\u0006\u0013=%\u0011}\u0006p\u00184rV/٘Xjz\u000fh\t?酟6\u000b:탾F12i\u0007\u000f.E&ՁD\n$\u0004+֥WO3\u0011=\u000f㾗\f}\r}_ˆ7Cߛ\u0018\u0002{\u0011\u0003##=@`\u0013K7uu\fУT\u0002rٓ>\u0002\u001d\u0005w{.k-ba\u001ba/\u0012d4za\f$8#A\u0006N\u0016GD\u000e ]\n\u0010\u00022z\u0017\ttg7a[Oy\u0011]^kS{ׅoW2ir+\u0000ٰ\u00075a\f y\u0019ewZjQF\u0012k\u0006zDzT\"a\u001aA \u0015֋G@3\u0000a\u001a,5\u000eS\u0006fzʢ\u0003>\u00195\u000b:E\u0010\u001c\nfC^\u0001!\u0012t=Y/RX/X\u0006V\"\"׺\u000b\u000b\u00129ilޟR/R\u0001Rǫ׵\nW8\u0003\u0019@8\u0002 L\n43,\r\u0016\"l\bن)t6'ZH4 J\u001fчZ\u0001Qa-\u0017\"t{\u0001b\"l\"@6'@\f\u000fr}D\u0019p$~#Rk! D\u0002K\u00184XK\u0012X\\yD2A`#2\u0014f#\u00108\u001e\u001betLD됭\u0016f\u0000R&d\u0019>g\u001b\u0015TEd9Ui\fZ\u0006ٗDIF\u0004\" kٓ5+Z@6wgYKX0f*-Nx+e}\u0000\u0013:#5JѽIH\u000b\u0013)D\u001f\u0017<\b\u0010fG;\u0000Wr\u0000MN\u00013g\"d@\ra-Hm\u000bFF\u000f\f&\f,nj7Х\u0001rPO\u001eAs\u0004E\u0002OCѰ\u001e\u000f$\u001c\fGHB\u001c\u0001v8B\u0006\u0010I&B\u0007M\u0019$\rp\u001bhR><\u001e\u0016T=lbWD\u0002_\u000fu\\\u0014~j\u0007\"J\u0001L?^Y\u0002Tʨ\\\rV$>BqJ\u0016\b\u0001~P(dş(\u000fun:k!HۇJӢfa6\n%\f\u0010+\tDL-\u0019dw\u0000\"\u0015DjHx\u0004\tT>g\u001dQ\rPC#ϠRp0_RA&\u0012PS\r4HN\u001e\u0013{\bhNm\u0012z$n\u0017qP)d3@T;#\u0005F 1\u0018,y.)#\bҔJ\u0000HQ8\u001b1T\u001e r48e8,v\u0002/\u0007\u0003ܹ\u0018\u000e/ $\u001aM<&UI\u0019\u001arQ7r\u000e\u0007\u0004\u001a\u0010TfN,e\u0011z\u001dWOT\t\u001b\"R8%\u000f`4_+\u001aFX\u001e\t=Z\u0013\u0013R7!QtP\u0019A\u0019F\fg\u0005g\u001fS)\u001a$1H\u001e\u0018n2r\f)\u0012]S.Si\u0015\\;\ng*t\rG˳\bD\n2@#d=+n\u0014P ^\"\u001e\u001a^]a=\f\u0019\u0018\u0019U'% !=\u000bRA^\u0018H$/UL\u0000;\u0006\u0017b%\u0003\u0019\u0013xc,rH\u0003\b6%t\t\r\u0001$\u001cP ^\u0013^W\u0006HIxY2\u0005x-2x.^\u0004bS`P\u000e8v2\u0005G1hl\u0005VG0G\f\u001fJ}ׅ\u0005V*e2xE\u0018I\u0002J\u0003H\u00018\u001a\t^,E\u0016\u000bpjrmy\u0005^%\u0006GzVrCký\u0015\u0005f\u0000\u0006=rѦS\u000fT(?|\u0004qꐖZ؝b=Lw6\u0014Hea+hV\u001956oy׹v+\u0003]{\u0017n\b\u0006\u001cż3\u0002#&7%\\Y,:0SZ/1\u0013%N\u0012x\u000ezޥw\u0005ֻ2@Fg\u000euwaػL&\u000bmsԻ\\].S\u0005\u0010wл+K\u0012kwT=w\u0005ғ\u000fh\u001bU\u0006:͸u\u0011\u0014捷h%\r#\u000e3^Qsruju;kf\u0012!ew2B,_]\r\f*`cw.]ܸ,@ᮖ]+L>vJ\u001c7l=\r0LN9c\fplꈻb>P9\u0002\t\u0003:\"wM\"!wť\ba]\u0004.\u0007sD?K%\nR\nE\u0016L\u0006\u001ewm\u0004b)<+\u0003I\u0016P\u0002\u0015j\u001b9e=l4֞\u0007\u0002\u0011!w\u0019ηl\u001f3,B2-eey*Vf\u0000\nA`e\u001c2A!:\u001b\nJbC),\u0006\u001eFo\n@\u00006\u0011\u0006\n1\u001ck\r]\u0006\u0010]\u0013\u001e%L\u00121\b\u0003#\u000ef@X0\r.\u0012R\u00104`\u0017%'%z[%:jա*BYv!e\u0000̔Hl0\u001b<&$b\u0017lz\u000ehA1\\@10]\u000b,]f\\O\u0005\u001bg''(CJ0U*[\u0014A\u00022\u0003^䛨jU\u0005^k!Ɠʤ\u001bܟTRYB|7H\u0002@\u00146\u0003kl2\u001bbHo:|\u0003}ڻV./\u0003\u0017z`H2d\t\u001eS\u0012%0?#\u0004BJ\"#\u0016j\u0018 .3daՉb\u0010Q}M߆K/@Ĕ k*ZWV\u001f\u00009\u0016\u001cߙxN\u0018n]pީ\u0002@Lףhiz\u000f\u00073TK;I\u0013?!\u0000_\u0014$\f\u0004\u0019\u0000h\"ܸs*I8M1P\u000bTX3ԫWw؈:k|~\u001aeU-NI2@\u000e/\u0014K% U \tu.{z\u000e܀ٓ0ī\u0006BNx\u0000\u001dT$-^\u0015$ K\"T^+q^[ץWLҫG4+%;CePqlYp\u0001SGpϪ'.\u0011g\u0016>^H0\u0002зMon#n\u00190JF0B{\f\u0005l8dhd7C\u000f5\u001743\u0000\u0005\u0002n\u000f\u001dޒ\u0004@\u001dQ\u0016\u0013QLROK\u0004n\u0002\u0005E\u0005I\u0015dK+bzKC\u0001\u0013L\b\u0006?4`\u000e2\u0017i\u0019tjtbJO\bț'\u001f,O>D\u00125h\u00148\u0019/\u001c6`.=+Z\u001dA\u001eE<\u001bNAp1Ѡmh\b\u0002ѐ\u0001h0 \u001aƅ\u001b\u0002\u0004d eR;G'|%-ߦFA|x\u0004P\u0019\u001e|>5\u0013hͥ98К\u001cX\u0011\u0001#~\u0014y\u001d\u0012覚2\u0019v\u0006\u001a#2\u0012DAf4\u0005E4i-41w\u0000\u001da/\"<\u0015\u0011\u0007\b\u0017\u0013\b4!fӚsi\n \f#ĞBd\u0000k)1\n3eص\u0018ه\u0014&b\u0001J\u0014ws\u000f\u0001\u0006'4Y1X]\u0004\u0016\"X\u001e}Aj!F3\u000e\u0011CAT1G\u0006\u001cb&#;[IF\u0005\n\u0013w\u0012ݢFѹ5\u0006{ॐ\u0015/#Xl\u0004\u0019}Q[-Cj'\fH0zC:\u000e;09\u000eý?\u000e\u0002 ͆x:Zj\u0004\u001e`5ZMTA\u000b/bMZdV\u000bO\u0018R\u001b\u00077\\tfnr\u0010ȥ\fmHaLt R`\f&G\"] Y.Av\u0001`.LXRR_WD6U\bػo\u0013ZP\u0006Y\u0004R̯\u000e(AQDFDMNmvElL6X@4\u001dԅVv\"P{b!)\n~(0+&\"\u001e- Ff_0+u1R1xz3 \\q9 u\u0001bsr^\u001dCvN!j\u0006o\u0017\u001fJ N\u001c-GR\u0007NT2܀W\u0006(\u001ae\u0011x\u0015\"*D\u0004\u0004^x\u0019:]xh\u0017^\u000b/̅Tr᝵\u0004E_\b՛pZ;\u0012}W\u0015bA\u0006YAR:i0\u000b\u000e\rD,{5!\nP\u001a\u000f\u0007(3-SrorkFB8p኏p\u001cp\u0002\u0005ş4J-Zpe\u000eq \\\t\u0017!\u0013\u000b\u0012H)$\\\fG]w]7.Cj]-?\u0017ewɻƒ\\c\u0011~R\b\u0013AbQhHf:\bw\u0011Aa\u0000,02\u0011wp)XRypi2q\u0019\t2f[\u0004n\f\b^\u0015^\u0010\u001e\u0010E@R>ШY{\fV<2\u0001e'i'C\u0018\u0004\u000be02\u0013\f%(<ӳ3P\\\u001ahM{*kJs3\u00167oK\u0004r\u0004Z\u0005\u0007X0\u0005\u000bpB!0cKP\\\ni)мZ\fi\u0004{tl\u0015m\u0015\u0016\u001d4k;#\u000bCR(R((I\u000bDZY])w\u0002wݽ\rĂ\u0010<5Aag2,\t\u0015H\u0000yi/\u0005\u0004\u001e\u0006\u0001Q)lءWLS+\u0016Z+:&l*m*h&.yF\rĞ\u0017w\u0018~z4\u000bdeƼw\tYyMd م\u001c6f6xiSde\u0000\u001e\"5\u0007\u001a1414,4h\u0012nEo\u00132\u0004m>\rꎧ\u001e3Xeu2s p\u0015j@\u0004^`T<ևK]C\b(4\u0019\u0018\u00023y*0\u0001%LVl\"ꝙ9,\u0004\n\u0019A\u0003M<@bv/p4L*]~ou\r[\u0007)\f<\u0000eJm\\~62kN\u0006iq;mH\u0013aT\u0006\\\u0012e0\u0012Zq\u0004/X\u00025͓\u0010[c(\b2RrT\u001c\u0005fZt\f!Wph\r\n\u000e\u001c\f\b\u0019\u001d383g`3\u0003&a3h>\u0011%C\u0007\u0006\u0001\u000fr\u0005OѦ(ެ},M!OP\"\u001f՗\u0001@]\u0010\u0000(i@]\u001cP綳a\u0015cR\u0012\u0003a\n\u001dCu#\u001fg/?tgƜ2~\u0018\u001aC\u0006\u000fJ\u0010x`HJX1\f \t\u0004\u0012bsv@\u001b\u0006(\u001b\t$=\u0018f\u001b\u000fU\u0007\u00146\u0017A4\\[0CzX3(FŸK&ً˓\u0019rܭ2̘\u0013s !ࣧN(i0TBj\u0003Y\u001a\u0002Z\\FC)\u0013;xX^4 (\u0010S@\u0004+!x\u0018 [`\"`6!>x昜\\am.\rA=\bV\u0010\u0007\t3\u0000`#Z]\f۬-Ʀ0\u000bPb{Anέ:\u001a\u001f\u000542\nW\u0017BJmt.F\u0017N\u000f|~B$\u001c\u001f#f\u001d\u0001bE& Y\u0014S\b\b)@\u0003_kTa+nPa”xc; \u000e\u001fCPh\u0003Yw\u0007^a\u00130xA{kaZ-%F\u00068?7@Oj\f0d\"\"2g:j\u001dH\u000fQ\u00129+j5s`ؚNG\u0014'+\u0001W\"\r^dSri-8223XW\u001bj\u0002\u0011\n8L\u000e\u000fD\u001a\u0015(|\u001a8\u001f$_a8]ڵ\biő\"\u0011H\fY\u0011\u00130Ȓ\u0001T!YaԱJ\u001bӡ\b\u0003\u0014&\u0007EyT2r}2\n\u001f}\u001e\u0010vCt 'zx5\nȑ-T#\u0019\u0000#Wr]Gv294\u0014QO+\u001e/\u0006Y(}S\u0013M\u0010\rP\u0015ɜ\u001cMP$GK\u00039\u0001T|\u0004\u0007>@yd,\u0004`I`5iIJl\f~R1MHgEᦊ}}8pK!.l6h\u0018Ky7{3ܽ&\u0003`a\u0002F`\u001e\u0011s\u0016B\u0015NxZ\u0007\u000b \u0014ZF\u000f(n\u0004¶4\u0002\u0017\u0018\u0005\r\u0001V1%U\u0017d>g4a\\BE\u0004}svj\\a\u0019h-'1O15 \u0005zE9#J_\u0002>q\u0007,Xuפ\u0000f\\T|9ф&$uԆx9@\u0018\u001d3PQ>]#H\u0002\u0011\u000f}]TDK\u0001N{7\u0019xJ\u0012.gSHF\u0010\tO<ϴ`j&\u0003M鑆zcC̚V^2W\u00065z*QBpS\u0015OH^M[J\u001f8`}ʰ\u0007\f5EB&*N\u0006@+\u0018yya-y^yQ@y%D\f\u001b2@ZИWZ\r'0Nxh5d1r_I\u0019@C20a-\u0017iqˋuIBԊ\u0002uRx./\u0006&Q^q(3C(/B\"ÐWxe\r$^<`BE)G\u0019Va Xm\u001f\t\u001a\u0003xLЃ\u000eb9)WAaNjZKU\u0000\u001a%1^!=^\u0012C>^c1^Qa\u00047^+\u000e%^%E@C4A,]zRd\t/=\b0\u0017\u0004ΉJfN\u0001(w \u000e\n\n*\f\u0011Ҋ0\u0013:x:\u000epԅS2\u001a\u0014Bk\r\f\u0019 E룈It\tݥ\u001dݥ4\u001dPsL\u000f0\u000b\u0004Yt\\tä[Wt*\u0014ݥnR\u0016\u0013\u0013e\u0000qWsl5ن8\\z!c>,fܕ\u0001Ԍ\u0006V\u001fB\u0016L\u000e肔\u000f,RWPw]\u0010O\u0016-AZL\tꝞơ\u0011h\u000bS[͑yEDT\u000f\u0000\u000b:$k!3@=,&\u0003ªH!S\u0017*A%' ؤK <.\u0001SG\u0000ƁZ\u0004\u001c\u0015^\u0011\u001f\u0014K\u0010\u00163\r\u001a\u0012#\u001a\u001d\u0012Yj\u0001ndsAeo:uw\u001dکOJڨǢ7\b.\b7d39\u000f\u0015AMWRnXQOql\u0006B#3bTY\u0006\u00184\nk>evD<\"ef\u0007J鑕#>\n}2PCp\u0002%Mw\u0014M\u0016\rQ\u0014Շ6u'\u0006\u0019\u0002\u000bS8\u0000\u0004->^ӝ\u0005D\u0014ѐW\u0004cҭo')\u0000qʵIII\u001a8\u001ba\u0011056464\n.!i\bJ2\u0000z (\u0001SlF\u001dD,0=3)\u001d熛zޓ#w7t\u0017=2ڕ\u0010މ\u001c$EQ\u0016~/e=9\f`u\u0012\"&r\u0019D:,\u0007\u0018\u000fK\u0018Ȝ-u08\u0017{k,&:\u0003Bv.h\ni8\u0003:\u0001 ;Ȫ$23^]Q잡ƴ<'\u001aw֋\u0014\u0001\r&0p, \u0011E2*f*C\u000b\u0001j\u001dҩ*\u0005\u000e\u00170\u0019R\nCLsCt%wN'w\u0019`#zl\rCI6Zs)\\\f\"BB{?<&~|b%$l,Ī\u0003!\".Ex/\tU\tL/EXr\u0018\u0001O\\dJQ\u0005LWdHNc=\u0013Ց^2m%o¸\u0015D'3<\u0005\u0013[ު\u0015<\u000fW<\u001b!y=xUi1@\u0000O{*aB \u0004A\u00116\u0004+\u000f\u0001\u0000qQ\u0002\u0011p\u0011Ƭ(tW-7+3+3C\u0006EL=\u001dt\u0010&Ҩ& &\u0011\u0001v\u000e&\u001drX\u0017B\u0012@\u001dO%,B7:JTX\b!\"(L,?\u0007ȝ\u0010%Sư~EDQx9ݠ?bP\u0000\u000b\u0003$!&\f7\u001e\u0006bMq@&\bCim(P0K\u0005̞J@,sJ7G2h\u001f\u0011Rԃ\u0004(\u0006ƥ+ư`KHcK`\u0006p\u0010~\u0003,\u0001^\u0004zV\u0018uG\u0011ҭ(L\u0019,(z\u0004EB\f@\u001e\u0011\u000b\u0011$1#:6c\u0005+m#\u001d\u0005FƐE`(gK2a\nK1]j=H:3Y\u0015E*\u0011uVs\u0004\u001e\u0006\u0001E^nQġ@CJ\u001aKi\u0004FG\fHz\b?PL\u001b\u0018\t1N<ℳ\u0004\u0011ځ7c\u0006\bLf(!{\u0002+I\u001d\f\\z&eN5!+MXO\u001b\u0013駬QULi.${S\u0002\u0004K\u000bL\u000fB\u0001rr<ˈN\u0019 \u0005D+\u000f\u0011p1\\dRdXldՃo6dD0\u00150@\ryѧLz\u0004~vZ\u0019bL\u001c\u0000\u0014aB\u001fL\u00199c(Te\u0006\u001cYWZٖ\u0017l-\u0016qI\\\u0005\u0005+F^[\f&o\u000eԗC+Ȋb5\u0005*UXeUf\u0000`j\u0003&<1\u0004ߛ\u0015J=c\t\"uDV@\u0014LHO\u000bo\u0016[\u0014NWvr\"՘YDgڃI p\u000bu3:x6L\njH]\u001a$ǖ3q\u0005IL\b:\rc(ϧg\u0015D~~\nDaFDSǁV\tՐX2\rE\bf[\u0000;kֆ\u0006,\u000b$l*3TZL$V ;r˸II3K/<&\f\t\u0017\u0003M\u0001(@D\u001fiF\u0012\u0011&\u00153@f7ƙDce~xlU?j(_\u0015dM\u0006\u0002\u0003fX9a1y]\u0012\u0014܏\u0007d%\u0016zK*\u001etf\u0000QBx9\u0005\r^LH\u0003hp\fH!\u0002\u0004yb\u001b|=y*|STC,Tb\u001bc\r\u001d$fmKt\u0013Y\u0018\u001a0\u0019LV@\u000b\u0002nP\\~BnlxU\u0004W4N/ W\u001a\u0006A*P\u0018\f\u0019NAG_Ĝ҈Xб۾:b%+)Κ\f#:\u0003\u00104\u0015isZ>\u0003RE\nP!7&\u0014\u0018\u0005/l0:$\u0016uFZ葑EbZ \u001d8.\nԚU\u000e5s'5{bϥ\u0019;=3VD2aI!zkRٓ6R\u0019Eu\n\u0013P'\u001e\u0018\u0006(؄[]G>\u001c~ 48h\nV!3!\u0017a\u0017\u00032\u0004Jm\by\u0001P04\n+Z\u00127bBKba\rab0xb>@c^t\u0013qx5d\u00051\"\u0017\u0019`\u0014\u001bG\u0016֝0s3vU\u001b\u0012\u0012j@N3w0H\u0012$>\u001fn\n\u0001z͆ \u0001{=Gђl\u0015/sy9CR%^%\f)uT\u0006\b7\u0019eFîa\u0010(ǰ\u0012՛\u0019뼕Zr\u0011\"uӃu9gi'\u0018Mv\t=A\u0001乘k\u001bN\rP\bD\u0019@-\u00033#K6A\u000fO7A'U%vP5\u0015A\u00158E9T\u001es\u001c1'\u0003\u0013\u0018Im#3R\re|(Aۛ8o\u0005yiU\u0016E>\u0005d<\u0015$\u0013ZAй}1zٶ^Wh^W\ryz\u00127+\u0019\u0019N\u0002\u0001W\u000b-\u0005\u0016d\"M@Fcy\u0003\u000fp(쥤gF+\u0003\u0003z~E/K\u0017͆5B@%\f8*^WLRkUh5™`a=\u0003J)\u0004Qj'44%]jQ\u001d\u00027\"}y~f^Wk\u000b̫\n\u0006+\u0003(By\u0019\nBKK(/@E^\u0003\"UE'/\u0015\u0004?\"y?^\"\u0001\u0003R;dgC6QIt&k!d\u0000{2-3x׏\u0017jX W% \u0005) /ȫ5ȫsu\u0005ApE\u0006ެ\u0002\u0005&j͈Rxn22E0C.!bW\u0005d\u0004\u0016ݬd\u00172m>\f\u0003)TH\"hr%\bQPu,!b\n\u0017K+\u0003X8S\u0010+^\u0015/\u0015\u000bȊ\u0002˭Exmh(^\n/S.\n/\t/\u000eA\u0012^\b/\r/\r/Ga\u0010^\u0004^\fV\u0005\u001c\u0016e\u0004R2\bJ7\t_\n?ICN\u0002\u0005\u0014gU'vo\u001b#K\u001441\u000bJ\u000b`kK%/\u0018YK-\u0001>\u000e^Wc\u0007ׇT\u0017WpWd\nB\u0014\u0000/ځ\"\\6\u000b\u0004\ts߱\u001b!3\u001a%\u001e\"$$\u0002\br5\u00003\u0016Kո\u001eQ\rc\u0011.\u0005\tׇ&\u0010E$\\*@\u0004apufp94-2-*7\u0007¥,RV\u0015jKî\n\tW~\b¡\u0011\fB}͒\u001f\u000b\u000e\u0019jt\n:6ۢIp8\u001a\t\u0011C\u0002j\nӯmy\u000e})>˻.\n˻>\u0012]\u0019|bUw-V\nB.Nf~S~\u0017KAvU\u000b~\u0010@,\u001a\u0017\\I+qa\u0015\"mr%8r\f(#\u0013B0\ts1yK\u001e]+f%0R\u001c\u0004ϻTϻ8\u0014ϻJ].UHz\u0017`&Ųw}\u001fջ\u001b2)5\u0007\u0001O8\u0004.\u0011& \u0006C\b\u000b`\u0019Q{ca-H\u0016’\\|PeiDS \u0001\u0011˙R-X\u000531UO>~\f\u0010f,\u0012\b\u0019\"`'@ȁ\u0003?0\r\b\u0004\rt\u0005\u000bD\u0006j}1Rıf\u001bֱfW3JTe\u000fj5\u0004G\f |\u000b\u0007c[%\u0004s\u0003\f̓\u000f\u0017cD\u0015K(ޠ\u0013t,\u0019\u0019d+\u0012Rճ6oi3KϰSGJrG\u001c\u0007GFe\u0000,5R39R&3\u001a}95\u000fZ\u000br94\u0003CnjIFt9<\u001cܨ=?#hp@a\u001d d:6\u0010_X\u0011\fT#<-8fi)\u001b\u000e?#1u\u0002DB\rg<%8W]l\u001bj)i\u0013¡%PI>PI\u001b9$\u0006I~\u0006\u001dDq\u0015qGp(\ntaБ\u001d\rB=xy6xc\u0015&\u001b\t[DT\u0001\u0010;B\u001b\u0007\b7FF>F\u0018\u0005`4rA+*d\u0017D+b; yupg\u0012\u0018\u000e\u0004<\f¼\u0004\u0003\u0011V&\u0000*քy1ȃŋAuI\u0002Pf%-Bجo:\n*T\u000e6N2=$FHcdQ7'at=cG\u0004\\8c7\u0013''fFi\u001f\bk14\n\u0017Bs!7\u000f\u00117{\"e\u001cL>\u0017Ϛ|\u001b\u0013\u000ec?>%\u001f{\u0007\u0013S\u0011\u0001\u0005A<\u0018!\u0019`e\u0002@\u0012'\u0019!\u000fWFdCDugYCXʗZAsQ{0\rV\u000bZ'\u001eb\u0018\u0015A6F=JД(]\u0001\b!\u0007\u0005-\u0002\nzP@w\u0014aLx(R91LL`\u0004\"N\u0019a%F\bѺE\u0016ٺES?D\u0010H\u0019\u001dS\u0015\u001b\u0011{I\u0007je\u0006WI\\p5enO\u0003#VуH\u00137\u001ay\u001as\n\n\u0019^#\u000eY\"\bx\u0019Tr\u0012F(\u0012F(f;\nAwk\u00114k\u0011u\u0014\nR=\u00143@EDwc87\u000292g\u001cj\r3)\u001e\u00192e%\u000f\"rg\u0002&7Tjd:\u0011\u001a\b\n;R:\u0018p/d憀f\u0000ʆ\na\u0018\"m\u001dvZ\u00017>#,]8c(qs8߈k\b߈nv=f\r\u000eg$]\u0001ii3\f\u0019g>YƁ$pR\u0001~ES0O\u000bbenH\b{^BsuNF\u0010.ZFzs\u001c*\u000b0\u0015Q6-2\u000b\u0005\rWX%p/\tC\u00130l6\n8de\u0006\u0010\u0007D,\r\n\u0019r!p3\nKr\fi%\\J\u0006̆R0\u000f,\u0012d3\"\u001ck=9R\u0001AJu\u00035}6'\u0014T̔SIe!\u0018UI]\t\u0019U:M[0W\u0001\u0016\n\u0005'\u0015y+4lȟK)x\u0005\u0014\u0010q \u0010hXb((fJ\u0001B1[b]wL\u0014d\f\u0016\u0013R6\u000f0O)9m\u0011\u0011USjאGzV\rб\u0012a#]n\u0004vOz\u0015lTG),\fk䅨8'x\u001f8\u0003t\u0016`6%:\u0016\u0002# ^(a \u0019\u001b\u0003%#\u0003% \u0007\n\u000f\u0014\u001e'\u0013ڷNwTѢzc$*?Rº\t{-AOg%d.f\r%ѰJkG\u0010\u001dn\u000ek)ē>7/\u0013Y\tn`8\fCdMCe\u000e@<:z03);\u0016R< \f%p5\u0003\u0004.\u0014\u0003R\ro\u0005\u0017wVQñ;#@\r\u0014F[ry]\u0011]Ai\u000b\u0003\u0003IR\u0010b_%\b.A\r}\u0003ޜVҐ\u0001vOJdx89|\u00033tdI>\u001cxO*B\t7\u001b3R0\u0010$>\u0011MTZR6\u0010Hv\u0016q[K\u0006\u0002TG*n\u0006h*\u001b\u0001Ւ\"\nB\u0017޵D\u001d%8ĸS\u001dD,\u0001V\u0007(}Mr\rf\u000e\u0017\u0013|T\u001fҔVEd$\u0004\u0000=#(8;\u0006IE龠;+):+)l\u0004VRp'>黮:.\u0007\u0006\fʀ%(\f\u0010\u0013\rendstream\rendobj\r29 0 obj\r<>stream\r\n\u0019\u0014$\u0011לq@贑3jb\u001c\u000e%\u001c@]f.Xf\u0001\u001d\b+AK*\u001eAxQk\bɾX}Ll\u0006}H`\u001b0\u0019\fN\u0014(\f\u0019`B\u000e\t\u0019S\u00103\u0011^\u0003\r!\fv\fRRB`s~\"_4]8?Ύ\u0015%\u001dq\u0007\u000e?L^w\u001aZX4W\u0003\u0000\fjߞ\fI\u0001DVt\u000e$l,\u00134\u0002\u0011F\u0006\t\"Kf\u0003 \u0007۰\u0019D!\f_LF8\f^aي\u0000\"ҞBl6m^\u000fx\u0006@E\u0006O M\t!x\u0005z\u001b\u0010\fD\u0019`嫍\u0001DO5\u0004wt\u0012\u000eCu(y\u001d\u0019\u0010\n\u001f?6l\\ҹ\u0003\u0019?K\u0003d9SwI!`N&(+)a͓\u000bo\r+ȃ+g?n\u001a8\u000eQF9l}4\n\u001f\u000f\u0006=\u0012d\u0000\u0019Ft ѺZ\u0014\u0005r$\u0014+\u0002ױ^Ɇ\u0004T~K*変Ί5(-\u000fe_\u0014&UgO8.R\u0003\u0000'\tB+MfG\u0005KRIK\u0002JIƀR)\u0013)tڬ\u000f,h76ZKw9Ko2X3\u000fT1\u000b\f\u0013Mym9dz9GݴN)BP\"'Vm\u00173 ]̼r9\u001a\u0001\u0012=N[@\u0006YU/pI+hP1\u0016DPof75ZIJh #W8''\u001dZ\u001e\u000f !6SD\u0019\f&#O\u0002H\u0019g0\u0005\u0006\u001a%`)^4\f\u0006dcR\"\ff>+1D3\u0017\u0018\u0005C}s^\u0001\r\u0000\\@\u001eu0V\u0000>\u0017:T\u00032\u0011Lqh$.\u0004\b\"MF\u0019YI;\u001dK|\u001d\u001c\u0013LJs\u00052ඦZ\u0019wEݾ\u000flqHm\u0010`7\u0003\u0007d\u0007t\u0004\u000f3@\u0003 ɇ\u0016j\u0015ԎbG.QI*wH\u0016D\u0001l*y\ni\u001aȔ\u0001^uZCVd\u0007ebC\bVoJ{2Y\u0014#U\u00111uS:K\u0019d3^\u0019 ub\u0001^\u0018\u0011^It(\\\u001fz\b\u0011.n\u0011.\u001b3\u0000/30\u0000/V\u0006W\u0006p2\fN,\u0003Wk\u0005塤\b\u0017\u0006\"\\\u00143EtK\\\t\u0014΂-\"IP]tFΣK|j\tl>\u00134\u0016̌S\u0000SӢe\u0014\u0011\u000biF\u001dfoKf_eH+\u001e\u0016-\u0012\"s#4ݗ`e||\u000ePK\u0007!'!RJ <~\u001d\u00176T\u000e1⡞\fI\u00029 6;d3dX:\f_6\u000b(L~U\u0001lj.\u0003F\u0002m!Ic靹dP\rit8R\u0000y\u0006\u000eO\u0014$u%:4Ԋ\u0014\u001fo#'+Gl\n\u0002r%q\tN\u0001~Vށ('d@̠IuB\u0004I[s\r>!FB\u0002HB\u0003xA3_\t6u\u000e\u001ay]W\u0011t\u0001M9\u00003B|XG(n1\"!iր\tm\bL\u0006o[H9[\u0010`9}!A֗5 \u0015rxd\u0016Lf\u0017JI\u001d\u0019\u001e\u001d/$\u001e(!Z>[G~g}>m*s0UG\u0019L\u0001\u0012*ѧo,d\u0011\u0010A\u0010\u0002i\u0004\u0011\u001a*Dk;dO;\u00021lrR[\u0013%ܧ\u0014n\"\u001cMM\u0018)*:++$\u0013`3Px;EM\u0013F\u00060+T\u0014\u0019&GGVn>H8i=0\nɑ/_\u0013t:Uh\u001d`&\"V\u0014G\tuPBFSMZP}\n\u001fF\u001c\u0018\u001a<\u0003\u001cp!40k\r^xd//2Z\u0003JPzq\n詆\b:\u001dUؔHdΗQN\u0011}\u0003|\u0010Ё\u0010JGRHK\u000bYmd\u0000\u0000,, cns45h22.\\RҴ\u0016\u0005/dNZpk2LghVoHXt\u000fc&ȼY\u0002\u000f\u0000=\bΆd\u0000.Aw B\u0000\"\u000eȑ\u0014\\#$Ϫ$\u001aO*S\u001e\"!\u001d\u000f\u0004\u0003\u0012㪆?DcC\u0019iQ\bP\u0019Cxx\n\u001f\u0012\u000f?dp\u0001zx7݁>\u0003ZT0ZdH^^ɭ>WI!<\u0014U+uɍ\nݦ\nA!wN\u0018\u0019',\u0019彝\u000b*\u0010+\u0015c2қ\u0007^\u0013)&\u000es*IƨFR-\t[Jj'2OЩS#E\u0000;R\u0019\"wOgᖊ\u0000DT}U;/HO\u0012\rSR\u001esP\fb2\u001a\u0014S!;]\u001eL\\՟\u001f\u0010JiG52@Jus)\u0016ho\t\u0005\u0002nX\u001bdQ8e28t.xV}5ȱbL\u0005\u0019,Q\u001a҇o@\u0019;\u0000\u001d\u000es4\fٹ|\fNEt\u001eɪ?\u0010Ԁ\u001aB \u0013dD7\f)R!JA\u001d\u0006Fy\u0001\fP\u0010\u0013fԔF}sA'AM\u001c\u00187ć<%UF\u0015\u0001\u0011T8ĩ\u0016\u0002QF\u0012)\u0012RdJiTI\u0011W!M/\u00122@&?T\u0014ͩ<*[Ӽ\u000bLz>P7C \n.3MF\fG%%.\u0014`y\u0000M%\u0017ZE;2}\"!\u000fEO5\u0019\\*sܚxUJ+ntf\u0017#\u0001\u0017\u0007\tsZ/]YY\\/\u0011\u0002^\f^\u0013\tފd\u0000d0\u0015xːX4X#pD\u0003\"\u0011\u0019cB?Q)(\fw;;&;\u0012Gz#2@WfR\u0017Bj\u0016kUB\u000b\u00051O,R *b\u00108И\u00174)D\u0007k$&\fR\u001b.q\u0010K\u0004\u0010\nӥ>2&̻aGyy^*F*\u0018\u000e(FTUxpQx}\\Qxu\u0004F\u0019!L\u001d$Zn5\u0006Ӎ\u000e:F8}\u001e\u0010'/T\u0011@`.q\u001fi\u0019`a\u0007ĜiWnW\u0019RtjKBg\t8OkSBE\u0017m:j+Na:}sʌ\u0017\u0006NO2,\u0003`K!.1ԙ&)=HbLMd9f7`\u0014Rl\u0018B\u001b\u0011\u0002ņ_s\b\u0013}R&\n2\u0018X\u0001D\u0016\u0005z\u0000\u0011\n\u000eW5A0Q0ɦ\u0005ƕ}\u0001L}m\u0018.\"8\u0018PR\u0003\u0017eJ\u0010\t9(J\b \f`I\u0017ڿITs\tjNpx\u001f[o\u000f(GɨJ0c\u0017McvhaidfJf\u0003:*+G- %UQV\"e\u0000Qßۀ!ȷk\u0015[{MۨH\u001c\r2\u001dG&{#2k(,\u0005Ɣf\u00009ĘRMGRH*U2R\u0018Z-\nWT WO\u0006\u0006\u001dV\\[0s\u001b0M=u\u0015[pUhU\ng\u0000OXĢL#\ny\u000e\u0017񉒔C!\u0004hIić<~(8{=Ԧ{\u001d;{\u001dD\n6:?EKrk3@`mhɴRS[ORO}[. bk\u0007a\u00188?!>@\u001a̙YE9\u0005\u0010\u0002\tgqf\u0001\u0010|LD2A-YdҜtn/Rgډȴj-EQ\u000f\u0014.\u0011P(%Jcذw2S8_\u001e0Pp\u0006@d6\rC,J+~A9wˆ$\f0(\u0000\u0000\u0002\u0001A0\u0018\u0000\u00060o\u0000\u0016hv\f\u0001\u0000\u0004\u0000\u0013\u0000Ò\u0005(D\u0005\u0001\u0004\\\u0004\u0000DjC0\n\u0007l\u0011_|6\u0010jht\u0000^C\u0015l!Kӱ\u0017|-P~ex-TpS8\u0016\u0011\u0018\u0012XΔFvȸ-yK5\\\u0016WM\u0005?\u00031d\u000b\u0005j8\r\u001bTV\\9`Ё\u0015|I\f7|aVp\f/)Z\u000f$\u000bd ǔ!d27\u001cҁ%`h\u00140*9\u0013\u001ck>\u0018r,\u001bqwe]\u001eߛ\u0004r,Mm9mm\u0004SK_vtcZ\u0001*\u00169q\u0006Eħba\u0014a\r!G{\fŮ\u0012Guͻb\u0017\ndXDqT\u0002@)}+G^*\u0000\u000f\u0018)Q$i`Y]Uw8+\u001bR\u0000ʎ~bzQ\u0013#ouW\\BB\u0007N\u0000\u0003n]`S\u0016(3\u0017L{&0dp,r\u0006\\֜l:(Ka:nx\u0003{}S2\u0003\u0003!h\u000eg\u0006̷̍\u0015xU\růoIf~\u000bS`[foMEhk@\f\u000fEGyh:\u001aj;\u0003\u001d$s!Mʊ-^\u0000d=xT8qWY5/\u000f-i7\u0000\u000fӚ[qɏPp'`\u0002cK\u0000f<$q[Bpkɨ\u000e\u0001\u001b<)3XH,ЁՁ_W:e36ޫ6 :sD\u000e;f\u001b^\toD<\u0001@\r.\u0012x\"L@jZN$&5\u0018d?S*\tZu\u0007\u001b[ڠ#Qb\u0005)\b90Us\u001cV\u0010\u0005\r\u000f\u001a`!?\u001b3\u0003\u0002\u0016\u001fPތU\u001aTB\\{\u0003ɑq\u0002\u0004v\u0018^j\u0002\u0012L\u001e\u0000*\u0014aj\u000f\u0006[3\"&و'\u000b\fvR\u0016\u0007\\C,\u001c\u0015\rT\tuXbK>>s}4\u001d4\u000fҗ3B5Ê^rUj]@b5Ґ\bہ@v\u0000B2P\u0003\u0013\u0003hKF\u001aG\u0006Жk\u000fYdܼP9m-i`\fkFl\u0016\u000eI-RDu@υ\u001a\f\u000exR0e\u0018ޔ9YLP:`<Ȏ~^hyEOqY2>\u0006Ʃ\u0014\tξr \b\u0012ܿCa5\u0016J\u001b \u0015B\u0019%PUiI5\u0001V̅%%0\u001ap\u0000\u0005v!U#?\u001eHAR\u0018(Pd>Noʶ,Ud2:hiHxF\u0001Ccv\u0001A\u0017\u0003S\u0004İ2\u0003P\u0018-\u000eF\b\u0000lyN\u0015\u001a\u0003\u0019|K&L`A`@:2OIӭh؛\u0007\r\u0018bK4-t=W(oj`\u001a\u0018#PA0\u0018d,X\t!\u0013Tp)\u0016((Õy8dO\rDE*ӁFI'\t&\u000er)=\u0011\u0015\u00020AXX\u0003s\u0012^t$oSs\u001c\r(_>}M\u0004\tT\u0017\u0003V\u0014\u000bV\u001djwU\nF\bny\u0006\u0010ᩙ}b-\u0017\r>S@ \u0004q\u001e#\u00010\u0012)\u001fL)fñ\\1$\u001aT1\u0018)\u0006\rrJ\u001a\n3u8\f\u0018\u001a\u0001H\rj*\u0012d&\u0017U?\u001b{0\nZ\u0005!pU\u000bЅ߂H\u0013m\u001fe\u00071z\u001e\\\u0016߶\u001d\u0003ed\u001eC@Y=2\u0000j\u001e9S\u000e3MA]\t\u0013\bt\u0007j\u0002Y)Y5FO\u0015\b0aA\u0006vRxQ^}\u0013*'W\u0000k\u0006\u0002\u0003oUt1=9Pׅ;C ;\u001eW}f\u0011(\u001f~K\u0011W\u001bDcb\b=X\u0018\u0006\u0018UfLVt*+\u0012\u001a(:4*Ap=\u001a@ӏ^ʂQFbR\tQ%&\u001c%\u00120\u001bՅ#n\u000f,\u0001\u0018\u0015\u0002t=oҌa֭5&*1hG\tlqV4\n|5i(\u000e/\b$\u000f3,B@\u0005\u0010\u001cωQ\u0000'N?\u000bp5Wf\u000b<\u001da&)-\u0006xh4zLA5\u0001#L \u0013\u00068ҞITt(8ףv\u001fQ\u0012e\u0012wfP637W\u001ePf$+@I\f\u0012rS\u0017؉\u0006\u0002/)\u0000\u0002\u0013w4J\u0003\u001c\u001c \u001dh\n\u0004\u0013\u0010Sրm`<Ω\"55%D&\u001e-\"\\\u0011\u0000\u000f\u0004\u001cGV\u001eCqb[V\u0013\\AU^B\u0004vCQT\u0002c7T\tv{[\u0004\u00181kyʛWq\u0001ƋyTIP\u0011W!``>Y)Ni'\t*\u0002\u0005TTYa' IRN\"(\f$\r\u0007(^\u0001*:V\u001b(yRtt\u0016Jo\bȞ(@9'd\u0002 Fj\u001dm.Q@\u000bW7Uѡv \u0004\u0000\"+\u0004Ʊ@\u001e!2D\u0006ʉ\u000e\u0004\u0001!\buL\\\u000e)*yQ\u001eR\"xR,Tb\u0001\bNTxȳ\rT\u001d2s@iYq\u00034\u001a\b`*\u001aN\u0010\u0016'<&D-\u0013\u0011B!0-\u0013\u0018\tDK_(\u0005Dޢ\\\u0011МS9A\u001c\u0006\u0002Ԕ$\u001ch`\f*\t\u0004@»%:\rp\u0004H&t\u000e 3j\tg\"Ӣ=\u0004\n+۱\u0010\u0003j8P>B9ΨPC&?xbxQ+l\\\u0012\u0012\u0006\u0013(0\u0012\u0019\u0012@\bN \u001f\u001aEU%D\u001f87Ƨ\"Xh\u001e\u0004\u0006o\u001dQ)n=\bɘ\u0016\u0011ل9\u0000(M/v-R1Y1pw\u001a\u0018\u0002'\u001a( V\u0005e)\u0015.\u0001\b%\u0006\u0004ަa!^H3\u0012,C\f2'BWœA֡S 2ƊU|\u0014bǢ[8(\u001cj-,B\u0010\u0016\u001eQ]\u0007Y}BE!eI\u0010`#Y]bM-\u000f\u000ew#ˏEH^\b)桒t٧#^,B~X\f~?De+:s\u000b8\u0002\u0010\nIWMK\u001f9:\u0002K\u0010e\tS¥\u0010C>Quxex\u001d<\u0003BK\u0013K\u0012K\u0001=1yc\u001ek\u001eV[ͭSЭQyj\u0013R&\\E8dU+:Z1\"\u0007`m)=ƑL4l(\u001abt}}\u001eΕ\u0017RD\u000b&\u0000\u0000^1yoє\\@ p.ZC/\\\fY\u0013ٰgaeyzl\u0003h\u0011Sq{A2_Hnq\u0014-\u0000T\u0012ϩ[y\"\u0005EGwȂ+\u0012{s9K\u0019kM!ANֽVFv>Q|\u0003ҏc8\u00140C\u0002Ԣ\u0013dRhC,\u0001\"'N\u0005Ȅxt?\b\u0018\u0012M'4o䅜\u0006:[0&f\u001dlNnSdДީq\u001cב\r\u000f\u0004\u001e^\u0015/yO\u0007E.X\bu_`\tH g\u001cy='LA8P..Fc Vjh\tdV2ĺAPda\u0014\u0014\u0014Rxw.GiT\u0015\u001d@\u0010\u0002\u0011\"|\t\bc\u0002AO\nO\u0007i\u0003\u000bA*t&T87oh\u001cjC\u0013\u001ecao.!t({)\u0010z\u0004RH\u0019^}\u001bUt\tX rSԄJQ&gޡMka^[xwY_\u000fxj\u001a@tQn3w\b!\u001e\u001f\u0002_\u0014X7\u0013c؛GaUO\u0013\u0013JemaMYŠxz̔(E\\݋\u001dx\u000f|WQ)\u0002>\u000fڪwGSC3ߍ\u0000\bc\"\u0002\b]K´Z=d\u00018`Eˍ\u0011\u0012N\u0001~3i5\u001d\u001cꅽ7>ޔOF\f\u0015F\u0004\u0010\u0018bXHȰ%\u000bcٴvkݗ_͡Rq),\u0001\u0013HP\u001cu\na2@6Bخ\u00171ŐaZ1pIc\u000fze38ͩ\u0016'-{V'+V8ϘZ\u0000\u0003n+\u001b\u000b.86v\u0014n($\u0000pd74~c!T#iOz6-dRl\u0010\u0003P-\u0016|\u0001b\u0013\u0018=nTZ3v;C\u000bIA&U1Ѽ\nE}*\u0004g\"cZ\u00039qQ5iMfn|\u001fO5j\u0010jM\f\u001dF\u000bL1SxK\u001c,\u0004iȭI$RR1\n+bY#~\u0000S\n\u000b\u0012\tnI\u0000 M\n\u0010VϤ+{\fB\u000bĨ\u0011\u001cU\u0007 \u0015q{UQ8\bnNez-IJiaH?gX'U(g'5\u0007\u0014\u0000:og\r\u0011A'JK\u0012\u0018\u0015j#/=,h{tϩQ\u001bEQLZ~X\u0015YVU\u001e\u0005|\u001d\u0012\u0000F;\u0014}P>uPy]xOz\u0002M\u0016Fc!|I;i\u0014\u0010qgd5odNɈ|2\u0002)4yh2FC>d\"ZЊI)v\u001a\u001b)\u001a\u0017aU!;@@'3=r@YUPu\u001d3\u000b\u0014\b)\u001a\u0011QЃ?M\u0016\u0000\u0007ŲO\nBk\u000e)@*\u0004k$\u0011)nD2ȫBs\r/@$|ͥ$|\u0001R<.ZB\u001ec\u0004\u000fZ72Bd5\u0000<45>&3o䬜Q\u0018$VQ-HUh\u001d쑗Aٳ\u000b\u0000\u000f%\f!\f\"^\u0015\u0012%oO3\u0003{c\u001e<1y5z3z\u0007=^eOBs(ON0q>2\u000eFmbX%@܂t\u000ftI\bU\u0012(\u0013B\u0010V)[\"*\n;O\u0003k(\u0007K\u0004\\\"`\nEZГxE\u0014ɪA\u0012\u0015j\u0004('V顐\u0006N%\u00165`bͧQ?rJZ7\"\u001cκ\u0005\r\u000f'ާcC)bC)!Ũ\b.\u000b2piV\u0005d\n\u0007\u0016t-\u0006\u0017\u0000!`5\r3\u001et\u001cԴ\u0010\u0012)* 쳍>heS*ㅲ\u001be0ICR`C,W\u0014d\u0014H\u0018\u0013u\n2\u00161(\u0003\t7\u0000h\u001e\u0016?u\u000f\u00016\u001d\u0000%OĞ\u0010vOńTb4\r`qWW\u001f\u0000\f)\fv\"\\\t\u001e}e\u00155?ͩJ[s9/lbQ\u000fM)e\u000f&g\u0001ҰM5+<(},$H:Rqܣ,5+!-\f?ʢ-nfC+BmwQ\u000e\u0004jt\b&v\u0016`\u000b{/K1\u0015\u0012j'yHq\u000f\u001fG-\u001d6\u0005\u0003FC\u0000Œ|MXJ#3k(Kh(kpZtV֝V}_v$2\"\u0016#;k\"\u0007D\u0007HEۂø\u00113U)nw߃u܀yc>wwtC0ԝ\u0012eX9ZzIfqyV$\u001b\u0018[\u001fs\bna\u001aoxm\no^\u0015\u000fP@X\"ѠF=F@V\u0013ύ\u001cr-\u0015]ԑ*\u0012\f,mhk)C0L(:%=\u001e[<40Gi0\u0002IvqZ\fwH\u001cUr(O1qB7B\u001b.=aIbXe|tto<%qI\u0001%+9͔5\u000ei㾥c~\u001aBxPCV$8\u001a5ZJE1˪a͗sʗ\u0015Ѱ\u001dy+}:\f6\u001e+,%\t\\[GsX\u0018I\b5r\fJ\fDhA\u0000T\u000b%\u0016.̓^<\u00162]:hytЙ\u0017gi]\u0012{\u000fJK\u0001\u0002AwVXt^{\u001fsYϠRe{\fEXNw$w\u0017fM#E\"\u0005@:#*וpVJaJdZZ\u001f:\"\u001bKц\u0004$\u0005\u0002xYz(AKWVo!\u0000I\tFN&\u000baR\u0016]5'Š\u0013|3\u0011MxP-8\u001e7F&G׼\u0018 õ7F%9fF\u0018lI\n,P\u0016\u0015 ;˓S&\u001fJiuI\"\u0000 lGkl\u000bG\"@jZsP^\u001fUdfj#ao\\1g]YQR]\u000bbO\u0011mp㱌\u0014x.ei\u001c\u000eI\u0015g\u000bҸ\u0003\u0004,+w\"}h-Qx}T\f\u0003dݦ@{i13٪4B}cv\tV-\u001bvݛ?\"@wJ<^\r\u001awT(]C7W!\u0014\f\u0010\u0014nI'#22*-ٺ\\\u0002+|\u0016k5g;yHX\u000es\"ě5ř\u0019Yj\ny\u0002Q!B\u0006:~Six2bc20-ٲD>Ỻ7\u001d8\rqS,pv]\u000et=i\u0018 !0{)\u0006I\u0019o\"3n~eq\r([b(\u0000lj$ɐ\u000b\u0013N \u000bOcnqA.\u0015p\u0006w_\u0014\"cFv\u0004y!+Q}wDh\u0004\u0005(I\u0014CZ\u001c'R%C,\u000f\u0014\u001eC\u0019&/C\u0004g)j'1r~,xV,K\b]{]\u0010C\u0016PEp(\u0014)4xM\u001e33ܺDPCBᷦ\u00136B\u0007kH_!U`Zϫ5\u0015K>+v\u0017SĖ\u000b\u00058ksR-^\u0013y\u001e=r8;O\u0014OS<*i{RlQ!Y2@F2LX|c-̩W(Đ\u0006[\u0012y~p\b\u0011\u0007oG\\{\u0017y_\u001c<Ϟ2HJW\u0019\u0005b?Ii)\u0004Ah\u0014:\u0014ˎ?*\tYPV\t@.H\u0014Ȱ6'/\u0014n\u001b!ߛ\u001eK\u0015\u0014\fЧ`ol?QD\u000fD%s1\r\u001f\u001d\u000fk]\u0001\u0004X\u001e,t}#\u001a;H鼖Ǿ\u000107P(lҞЁ\u0001\u0000'%\fGllL\u0000<ݢ\u000eD%{3\u001eW\u0005q\u0001%\u0007`\u001c1M\u0002/9ޠ:u2H\u0000\u0019/c$\u0003\u001c\n\u0017\u000fy3z\u0006>s)\u0000y#P7v&@R\u0017\u0014֋\u0015\u001d\u001e\u00036Ax\u0003yp5z\u0016X\by\\hHf\u0000d\\Q\u0000բ5>;c>ˆL\u0007EGS\u001aWF:\u0016\u001d-\u0001LyGc\u001c\u0006^12+\u0015K<,Uxl\u00056*@WI\u0007\u0000 ԨS^k\u0001\u0005}\u0006TMH0\"\u0013q0\b\u0015?TG~\u001f\u0006\u0007\rnh-cqPUX5rRxfv<#\u0003?%)NitI\u0019\u001f|JX'\rЇLQ\u00013^FvhՑ~<¤TZa,\u00061#TfqM\u0005ؒyi\u001eY\u0018:\tA'_؟\u0014B\n. R\u00031v$@Cږ\u0005\rb%A4k\"Q!:\u0000\u0007\u001ak\u0016ISeDŽ\u0005F\u0011\u000b0\u0002!!\u001ca\"\u0011T^\u0002[c\u001bTDO\u0001m\u000b/RN1\u0007\u0018w\f\u0001h\u001fuJ][t\u0013Ƭ#q\u0012i*M\u0010a-m.c=^\nNF*0C,]\u0010t{\u0014&Z*R2\u0001\u0018M\u0014\fj\u0011yZO![\u0014<\u00183xjG\u001fi~2\u0017>\u0012T\u0019ir>+\u0005֓\u0019Ҽ\u001dc唖\u0016\u0012MBC\u0004\r,Bgc\r\u001b\u0006v.\u0005q'!<6h\tS(\u001f1\u001d1;\b{~p\u000608\u0002MϠ\t@D%}\u0002֨e\u000eSD$\u000eDnV\u0005^FqT\u0002(4ŋD\u0006u3\u000fY֊3cK\u0013\u0006\u001b¤\b\n=J\tT{{.)\u001eSa2׫#R\fj#A4!d\bv\u000e\u0003\t1\u001ehLe\u0013+RI4p=DG.?.8y/CF\\\u000fwVJl\u0011UEh\fC\"Zu}6\u001f\u001aI2.L\u0006@c%pS\u0013;x%miD0:(3\u0017\u0006zx+Rp\u0006Ϲ46l\u0018\b],\u0006OF\u0012ɡПA\u0002\b'\u001f=mD\bg3g!L>Q[U?\u001a\u0006\u001d^5#vXŦhD\u0005XtZ\u0010\u0014rXe>^!*Z19՘\fA\tx=%Gȋ~e8WV\u0001q\u0010 *R-\u0017\b4DfGU3\u000027hN\u001e\u001aPjȌS%=\bώ\tUc\"js\u0007\u000b$0p\u0015\u000bgR0\r4$\u001e\u0017t0ie\\L\u001fR\u001b&O]m\".\u0004c\u001e<1eaY\u00183*\\3e\u0015i] xh层B\u000eU;A]S up\u000bGP\"i\u000eB\"6ر\u0018.eowF\u0015\u0016٘.\u001bKy,Λ\rth\u0017,]1\u00196˓[HuNVif\ni$̌@@(;%&5\u0013Ѱ@@+\u001dcla`KU:Yb\u0004A'\r\u0019\u000b\u000eq0\u0012/ۈj\rd\u0010Ȇȼ8P\u0006h\be\tQ\bX\u0002T*\u000bDpV\u0000\t{Å,\f\u0018c\u0000|BBVB1ASh\u000e^4U\u0018g\u0006!ΐ8v-&GʏBt\u000f\u001amV1S\u00131k嘁:f3f&\u001e\u001a\u00183\u000f\b7\u0010Aqeh1n\u0004Ocژ\f\u0003\u001cd\u000e=>\"ki!v\u0015!F\u00172d?\tH\u0012f\u0018> z\r1Z^VZ,o0d\r%ZR\u0001\u0004\u001elΎ\u000bfጃ٩\u0002M\t21\n\u0004A7\fAv\u0002\b\bs\u0005Yn\u0005Yi\bD\u0017\n2\u0011T\u00023JQ(c\u001a2Q\u0013.݉36\"O\u0001\u001f\u0003<\te^\u0011\u0001~᤿/\u0013%/{ԗ]\u0014/+[\u000ee\u001e\u0002엽@嗵4mu-5\u0001H\u000b\u001b\u0007AB\rTF\u0005\u000f\f@?n@\u0016FD\u0005yY\nv\u000f^v\u001d^\u0016\u0014/S}`\u000e<\u0000\u0018y\u0019'\u001ay\u0019\u0000Ee,qee\n\u0004+tg\\ֹe.\u000buX' \u001bp\bQ#\u0005&Y4`u;\u0014\t\u0001\u00190fe8vG\\t\u0019av\u0019tP7eqv\u0013\u0013NqN}e,\u0017gT)t=\u0002p\u0019S\\\u000f.k'\u0002.ۘ\bIֶ\u0004O=%\\\u001ag@\u00178(<\u000350\u001bL%`\t\u0007\u000b\u001cU\"$\u0003@\u000e.m\nEX(u\u001de%2\"lᙹL,=\\z=\\\\2|p?l\u0005\\Y\u0003\\$3t[љZ\u001f`ammp\u0006ʻ7q\u001c\u0001\u0003$yg\u001dY\u000b2|Ҍ\u00053F+3OC||PgԖ&\u000b KjTlhYҷL>=[KA\u000e{%\"i`\u001d)\u0002\u0011\u0007.i)x%F\u001a{d/eLdܲw\u0015[v_-SE-{\u0018<[6\u0005\u000euFe\u001fźe\u001eʖʖcҐ\u0002 4\r=v*XO3Saı'\u0013\fT\u0015ш\u0005+\u0011f\u0004:ob:\u00048A\b0Ǻ1e\"2۲-\u0003\u0015-C9v\u0019lPme!Eee`f:gjȗ\u0001bh&'6\u0014$\u001bzU1L\\jٜ:7\u0006D\u001de\\\u001a\u0013cAD>I9БX\u001bEV\u001a\u001aղz_Bph\u000b\u0004Ҳ\u000f@e\u001aGe\u001ek\u001f-\u001b\u001f-{*H\u000fs&*-\u000eoG]\u0006\u0003W]\u0012\u001bԆϰ}jBN.͈H\\\nS0]\u000e\u000e\f\r}#X*X\u00030D\u0014k\u0015~j:x\u0000\u001eua\u0000I\u0002-MT\u0006-\u001b\u0017\u000e-c\r-`HvBXd!^ٸ\u0016:\u0001.ah}5\u001b]4YZi\u001es;AbcfSPj;^h\b\u001e=D\u000e57$\u000e\u0000\b:\u0014戺Tmoø?~-;&7NSȡ\u0007R\u0013CЉHy,SQaS@F\bَ`~V\u0003P`\u0010I\u0005C\u0013\u0000 \u000f\u000bĚj<\u0000\\V\u001b\u0006v\b^-ZWZ\u0000\u0011'Gl'n6'\u0003`{~\u0000@/\u00063܄wƍJ\nS\u001c2\tQ\b4XZ.D8\nV\u001b\u0005'\u0005&\u0005]RKQ9\u000f0UEHLGÉ\u0003׈\u000b̦\u0011„.gd.ݽC.\u001d}:8@u7\u0007䵥\u001b=\u0013X\u001cX\f~\u001b\f!xm%E\u0013\"\u0006U\f\u0011H\u0002T{jj \u0002\u001bM]\fdw܈5W\u001cqbydAFB\u0019q̎҆\u0002;N:^:w<1Aw&c\u0000y(U>R%7?ې\u001f=\u0010/4\u0019\u00192~\u0007\u0019|\r\u0007_\u0010\u0012IC1w#p\t\u000e\u0018p\u0002\u001cD(?ڂX\\\u0011^ĵk\u00050\f~\u000e\u0014\u0011\u000bkwm$v-<\u001cl_<_fq1ruϟ\f\u001d.\u0003?\u0004\u0013j\u0007O\u0003)\u0018}VXp1,;K0o;`v\u0010w\u0004A\u001eB\u001d:Մ\r@\u000b\u0015ƍ9\u0015i֌6\u0018\u0010\u0011Hu\u001d1 \u0006Bdp\u001e\u000f2q\u001d.\u0018 \u0018@\u0018\u001ck\u000e^\u001d3\nRn-,)\\X/(\u0006_\u0003S\u0007;;8\u000bf\rO\u0011)X\u0011Dт6\u0002T\u0012k\u0016`\u000bGY`fF8\u0018\u001eY\u0010,\u0015D$b(pAHV\u0010 T\u0002\u0000@\u0017@_\u0000qI%\u0007T\fOXV0id\u0001,?C\"\u0017\u0012*mU\u0014\u0014\u0010l\u0013\u001e#4mb\u0018\t\u000eQQY\u0015\u0001\u0014P\u001ba1*Mt\u0001R\u0006\f\u0019td\u0018o\u0019l(Ja!1&) ka(\\s080PD!.D\u0001\nD1kfGe!\u000fq`\u0004♱%3213\u0002G膅\b87\u0019鰸\u0006\u0002\u001b\u001cY`:<꠳\u0003\u000eʒtbȇcS@܄Bq!XXMX\u0006XE9\u0005Kk 2a`.5EBq\u00178\r\u00075.i/4Kƫ/À|\u0005~N\u0001$-\u0004\u000e&c\u0013I4\u0012p)\u0002%2V%z\u000bMr\u00142\u0018\b%*32W^\u000ee\u0014\\,(s\"^\u001a\u0005jԴ_F?\u000b\u0016cp\u0000LB\u001aH##7\u000e.\u0018C&^EX&)\u0001Ԣ\u0018V9\u001dB\u0019^\u00157-[\n,u\u0011\bXN,Cf7+U@5ipy\u0006?Io\u0006?mI\u0006?=|\u0016hC0+\u0010A&H.\u0015a@;j\n\u0003}\u0018\u0011~O\u0019\u0014@5\"\u001358i\u0005\u001e〥\u000fmA̍KώR\f͜U{^j9\u0004\u001708\u001carPA\u001a]G\u000bpFu\u0007h\u0006S&3ܥ\u000e\u00197s)唩\u0016*Ti2\u001aVW\u0002ٮJl^Fߴ455;7t௝z\u000bae9\u001cwtZyW\u0013\u00015A\u0018Sru&eH\u001fyQ(V\u0012PM\u0006c4u*j\fFt%c//̼gc\t㤆YP4)Y-G8{\\(\u0019`Y<\t\u000fx\u001e\u0005D\u0003\u0004%\u0000ԫ\u0006h1Ku(\u001e9򔆻ԉ9\"UJ\u0001uE\u001fU\u0003iU#u\u000fsg>6Yjy\u0012sjX}(JoMq\u0014\u0001ɬ \u0012.AFʋO\fD֦\u0010wT\u0017v\u001e\u0004|\u0015h*,VX9{x,9lŪ\u0015YL`)2Xda^.b]dYd\u001c*\u0019XCs\u0012Dt6\u000b\r^X!;s\u0005\";p&\"\r\"\u0010\"(Pc\u0014ӎ\u0018c\ta\u001d2\u000e$X#'Fϩ#I\u0006N\u0000IQ\u000b\u0011\u0015\u00142\u0003-dYȸШ̐ϐI!;H\u001a\u001a쟨BfK,%\u001ep\u0004\u0012$\u000b\u0003\u0007&l\u000f0p%\u0002>c'P\u0019+Gt\u00193@\u001e3D{\u0019\u0007ƌUƌDc15}\u0001#\u001e/\u001ff\r&t\u0001\u000f,)C/`g*\u0001@YL\" Œta֕0stj)'X-8e\u0017a\f\u001c]\u0003\u0016\to2\u0003g{YD\u0017MTi\u0004D\u0019u,\u0017Kܗ\bO\u0007\u0012V\n\fⲐs\u0019cf2\u0005>貗22wtJee`}U2]2\u0013\u0006F\u0014ݟ>,Ƹ&󱌺֤Lp\neAN\u001e8:N!x;?ۡpi[\tGK\u0018\r33\f\n\u0000|֚|Vrb3c`w*cjg#g\u0019ݾ>G 1O\u0000\u0010b|\u001f¿\u001cG2t\u001e\u0012\u0017hϪ?\u00020\u0005\u0019+B\u0016!O\u000b\u0016>%C\u0018dx\u0012\u0003\u0011>gc3\nDg+3Z\u0019j\u0014|F`\u0011|W\\\u0006\u0013\u0010?t6ÈGS~`~i-_F9w\b;X\u0002LL>\u0002\t)\u0014\f98*d\r<Ә\u0000意8\u0016\u0004\u00063%l\u0019\u0005o\u0019,R~,G[j[6/-xD[V\u001aD[&mof\u001es$R\u0019\u0018\u00029`\u001f\u000fk\u0012@']\u0016\u0005Wkн\fbYA&\u0005YS\"ːf\b\u0001\u000e@ء\u001a1w<\u0004–\u001f–%ƖA@Ɩ\t4-Mэלy#\u000b@$i\u00198\f\u001f\u0000u\f6\u001eX[I\u0000XZiPPl!-m\u000fo3kp\u0012d\u001e{O\u0000#)QJvTU=ԙ99\u0012\u0004'q\u001bt\u001é:/|\u000eTs\u0013{1\u0006rD\u0017(TG@GLF\u0019dIz\raÄ\u0018\fEf\u001e$jP\u0018\r>SFwBϼ\u0012\u0006lTX%ab\u001b9Brr\u0010\u0017M\u000eJЁ\u0003\u000b\fVQJٞw}\u001bu\"gM\u001c\u0000=\u0016\u0003\u0012\u000f\u0011\t\u001c\u000b\u0012b\u000e>l\tVG\u0015Kc@\u0007]E.wЄ\"L\u0017\u0003r\u0011\u0000J\n .H\u0014.r(pr\fprܖ8В7Se$\u000b\u0014SF\u0013Im\u0002\u000f \b+\u0000O/#\u0011\u0000WgC\u0000\u0002\u0010\u0004,\u00063\u0018x;\u000b&D8_TX\u001c\u0018\u0002%\u0012\u001c\u0012\u0011T\u000ec.H\tB(q\\\u000fˢ \u001c8yqy QyJS<\u0002y\\\u0002y)\u0013>\u0016\"\u0000Rd\u0003$#\"\u0019$x\u0000\u001fVdC\u0007\bv\u00124 @hQ\rD\u0011\n\u001b\u0011\u0010*SEA9x*~X=\u0015?8ڙ4Ⓥ%oX\u0000 \u000e\u0000@d\u0010>'q8\u0011İ\n_bKc\u0001JN\t+\f\t\fz5A}\u001avp\u0004\u001bRm\t,ߤ\u00188\u001d\u001c.j0Ẋ5\u0000\n5\u0010D\u001d\u0004B\\L\"I΄#d\u0018\u001eQ\u001dg\u0010\u000b\u000e\u0003\"h\u0012\u0014Jx)b@\u0012.DVASo1A1N#hv\u0016Ȭ\u0007c\u0007N\u0007+\"\u000f\u001c\u001b>\u00009\u0010w\r=fkS A̘\u0016TwId|8\u0016B8i|\f$hB\u00007U\\AW0&\u0005\"\u0019J42\u001dm ͥ@*A\u001e\u0000\u000e)\u0010\u001e=\u0014l\u0001j2X\u000b)\u0012\b&j\u0019X`w\u00107\bǯ\t\u0003h|x)1\u0000ck sB,\u0004\ts\tNN\ne\f\u0005\u0005\f\u001e3X\u0012!,7\u00014\u000b+)Lsz\rHc`\u0004j\u0017\u0010HFWHmT\u0007\u0005ku\u0014\u0000\u0004\u0010G.\u0017;2'\u0005V%Tӑ1@ׅ\u0003d\u000b.\u0013.]3\ri\u00000!ר^\u0006PP\u001e8.5>|?hl\rtF,\u0003ci\u0013\u000bɭ'\u000e\u000e\u0018\u0013U!\u0018=\u0016`ekU=\u0015\u0016\u0014#W\u001fzx,d`\u0015\u001a.KIQA\u001a\u0018eRt\rX\b\u000b\u0011\u0001\n#lU\u0011)B8&\"1haڄ^HO\u0013ʪCI\u001aa1AE\u000b\u0016)\u0007`Ȱ\f\t\u0010M{\r5\u0010\u0005k\u0010\u0004J\u0006\u0007\u0010)3;\u0002\u0002K\\\u0004~x\f`\u001aJ*.)SY\u0018lK\u000bUA\u0017\u0010`SB\u0006yd\u0018Q\u0019ciH.~orFʀ4H\u001c[7B\u001ct|svxLI/\u0007$(\u0016ĥZ'\u0012׬iY\u000f) \n\u001cBH\u000b\u0019C\u00009 pN&\u0001\u0007'])2\u0007)LtJKs\u0012\u0018\u001c\u0010Cծ㳝^\u000e\u00152\u0018\u0002#\u001fbn\u001e+ \u000eC4;KH|2K}\u0010\f4\u0002\u0012R. 2\u0012\u0019&n\u0000McY\u000eaܰh\u001dmo_\u001d9YZg;Po\u0003+ī73a\u0007̾\u0004WbQ\rk1+n\u0019\rގb@OJnU\u0006&\u001c\u0015i2Wg4I=I1\u001a5%<[g\u000e\u001e)le>\u00198jJ˸k\tji\u00193BF\u001e~\u0003N\u0017}-\u0002\u000b\tYnZ'$ƯNgcV1d}Jx$S\u001d:H'\u000e\rz\u0007RyK\u0002\\:\u0018\u001b۵\f\u0005p\\\u0002'NzD4b\u001cILuZ\u0011D\u0012\u0014~N\r4_\f\u0002F\\Y>_;d\u000et2-\u0012]\u000f\n1pc\u0013\u0017b\u001b$rW,R\u000f\u0003'+3i\u0004&Hy|񉢉P\u0011Ю\u001e{l)J*,q4Yɫ[\\\u0016y\\(\bzq\u00147ALԲ\u0014Y\u0012,2\u0000\u0002rR\u0015NylឺÈQYMúc8N\u0002ЈT\u0004u\u001e\u001aD\u0006Q[D\u001eDvDL^QL\u0010#\u0011\u0001۵\u001e\u001a#EڳEŠ4wi^UB\nY(/\u0015t\f\u0014\u0018\u001d.\r@!K\u001f!+E!#H8̟\b\u0006\u0013R\u0019T>\u0003-Xc[\fJ\nQ`h\u0003\u0012\u001e]\f+\u001cvL\u00131#=Rc\u001d!\f\bЎl#0\b\u0016\tHa\u0007E\u00193\u0017\u0014|\u0004bf8N9\u0013bN\u0015v\u0014O\" \u0005\u0002W\u0018\u0000ac 8\u0013fkh\u0013f\u000b\u00009\u0000P} 0y%2Wq&f.\u00143<\u00107\u001bfF\u0012f\u0014\u0003\u0017f\u000f\f\u0007}0J\u000bd\u0012F&e\u0013$\u000bu\u0002\u00160?X\u0014\b\\3\u0004\u0004&\u0012dq\u0017d*\u001fd0\u001a\u000e2s\u0018d\u001e\u0013\u0011As\u001el$x\fd\u0019d\u001be]^ Ժ sdfA d\u0004 \\\u0016q\u0011\u0018`c}\u0002\u00194ЌBZ>Ag{p8z֑X$£s5%\u0015\u001eS//ɗ!eKY5\t2\u0012}ي\u00021\n}A#٠p2/2M\u0004~\u0019}YH{ɕ2傃\u000fWt\u0010T-е2\u0001\u0016Me\u0006\u0000T\f%\b\u0010a`t\u001cEZ,\u0017/2\u0015\u0001 /\u0018^ƙ^\u001f/\u001f/K,>^\u0016\u0002^ٮ\u0005T틅\u0004\\VV\u0006:P*0f\u0004Z[~\u0003w\nc^\"oHu\u0002\u0010x,zVa-\u0010(9\u0002SɐH\u0004w\u0003l>]F/.x\\_n\u0014en겋{2Ge<2ͻ,c@Tye\u000fL\u001d$+\u001cW\u0002R\u001a#iȱ3 \u0018UO\u001e\u0002.q\r\u000eCT@hL\u000f\u0004d\rl\u0016NsdJ\u0014yl\u0011ڹL%,^m]6\u0019.\u000b3.[݂.\u0003\u0011\u0004]`Q\u0010`1D̋˸e?\u0005e*\u000f\u0000\u0014TJ<9P\u0002\u0019[h\u0015I\u001b@\u001e\u000brZ@\"Z\u001aq\u0017K\u001c7\u0010BR6$䶑0obhR.]R~eHeeie\u0002\u0002ez䲏Je\u001eS#\u001a.2\\\\&\u0018\\ \\z!\\x$R\u00027|\u0005JKS>m&P'\u0014f3}fڡ$K`2l`\u0003\u00019<\u0001\u0015\u0007 \u0012\u001aN\u001eEG3b#\u0016\u0012)_t$\u0003pȻ)\u0018Ї8Թ_jwEz!XB\u00028u\u0006ѣȈ`\u00179\b0\u001b\u00117\rVs$؈\u0004\u0019;D\u0007}20\u0004\u0002*\u0011\u0000\u0013`5\u0007@E\\\u001bZ#sBGti\u001e$زv7V[j@xSa=n(o\")G{Ta7nx;h\u00107m\u0014fA*@D\u00183|\u0006\u000b]\u000e\"$\u0018@ʐ$\u001c[5\bq\rM\u0014\u001f\u0011\u000fEAC\u0013K\fGsݡ\u0016Rt\rFIc\u001a\u001e\u0011\u0003\u0007\u00035\u0005MT\u001er%\u000bDݢQm\u000b+I}\n\u0018\u0013SJ)U\u0019rP:X\u0014a&ˑ\n\u0019\u000f\u001e\u001b\u001fBANB\u0019rRc\r5P\u0004L6\u0003\u001bp7-_fa8Tۡ\u001cK\u001c|e^\u000e\u0013(.\u0004Nr\t\\\u0002 FP8a\u0007\u001093Jr\u001f\u0000\u0011@ips\u001f(\u001c\u0018ᕂ\u000e\u0001u4\u0019\u000f蒴pBR'F\bB8,\f\u0001lPl\u0011|R!E'/w{\u0016N>\u0004.q\n\tFfP.E%C\u0002\f:Ef\u001d(}\u001ek\u0016K=n/עw*$_\t1QCAQ\u0010\"]P\u001bpx{,>YT\u001epS\u0010)h@@\u001e\u0000#\u0016\u0000\u0013\u000eAN\u0004&N1 Ѧ \t\u0013!Sa(Udx\u0001A5\u0000}M\f\u001a#P\"@\u0000M(4%\u001aF+-.n\u0016N`n\u001aL{Wk؊wNGBF\u001d\u0006,\u0007\u0004tQ\u0003jJ!la]Z\f\u001d\u001a\u000e9\"I:8*(%\u0017M-88!\u0010N'+\u0012&g\u000f\u001b&HlX\u0018Z\u0007t\u001a\"&F\u000b\u0000,\u0019C@.\u0004\n!\u0006\u0001=6 \u001ee\u0000P`\rA\bFb kwj`Yw6|T \u0005G(@ȅ,ɷfD@`\u000bA5?\u0002j\u000eQ\nS\nR\r\u001eKR+\u0003@AlIB!XTF\u0006@r!€d.\r̤\"\u0018D^\f\u001e{\u0018l]\u0018\u001dlBD0^*,&\u0005>Y&5$c\u0019E3Jht\u0017H!\nb\u0003*\u0004:f.b\u0007ba\u0003j|\u0007ՙ7\u0010v!2HPp9F]\f4\u0011\f(Y\u0012R)74¦x$mA6&єlL\"&\u0011Wvpf\u001c\u0003bq\u000b^\u0016BMj\bk\u0014RI\b*T\u0006f040Jـ\u000bف0AК8\u000f\u0001$\u0011\u0000jG\u0000\u0010iT=W\u0012\u0005\u0005BJy \u0013m\u0001)bPą#b$⇅sӈL\n9)9)8Ȥf1)\u000bǮ\u0019\u0002i9!8\u0007ٯM\u0001E\u0012ay50\"rX\u0002*\u0012ʭ'\u0010\u0010 0$b`\u0014\u0017 ,4.\u000f\u0018\u0001Ha4\u0011c\u0001\u0013>H[zG\u0000(InĚ\u0015DãlZ؈Ц~H~hU(\u0003@@\"@\u0015\u0003H\u0002(\u0014F\u0012\u000b\u0011p1mBWh\u000e\u001a5Y\u0015\u001eG\u001aa\u0010tB\u0002\f\u0018K#ÐD88h}$\bA{c@\u001a\u0002WaVitlCVz,\u000ey \ra;`ay6<=&\n\u0001\u0012\u0004$,nntR\u0016\b\u0017Bg;“\b\u000bD.\u001a,\u00182\u0018g\u0006G&I,\u0015װäAk'ᮣ`sv,=\\bv֑\u000fė\u000fæ) a!cD#iޖYN\u0005f8*Ƥj\u0000p[F$޹]\\#\u0007\u0017dN[749\u001etv\u001c^!drc{\u0005\u001fX\u0005*#\u0002Rr-\u0004_:_\u0006\u00169V3\u0016YuK\u0011\f-E&\t@b\u001a\u000e\u0019p&\u001e[0H\u001c̊Yw\u000bfC')\u0000}u8z\t?\u0006~0\u0006\u0019\"#;\u0005k\u001d*Y<'1c$\u0001Ke\r$\u001e\u00035KSD\u0014,\u0013\u00003'-QC8\u0014V\u0019YCU@\u001bJ*%\u0005\u0018a]2!{ʨ sFaw}\u0013éK\\FF¢`\\Xߤ{\u0011JޓP>N(qUVd\u001cWe2v\u00052ֻ4x=ˁ\u0003H`\u0017b\u0006ZːĚضF˕4,ip0s$a%ΧͥNf ͆ŖJ\u0010uƆґG^\u0010hH\u001dyYu\t|yX\u0002\n_\u0000\u001b2{ʌH\u0004A;B|\u0017XPTu\f*ĥ\u0016դN%ZS!(Ȭ6P\u0000UkAղXAHOl6n>\u001b֪9\u001e{F\u000fQDTO\u000f]\u0005\u000b\u001b\u001b$.,uJv8S\u001d+%\u001e\u0012?]\u00010`\u0016\u0005JlFX&x\u0019y![\u0014FΏ5{xاl77n\u0007G\u0010F\u0011P-\u0006o9Q@jΨ\u0000t1w:B\u0011ov_\u0003!ʒY\u0006 :{TPt\u00062'\u0012|u]\u0005 AOo\u000ew?dr\u0002e\b\u0006f\trhˀ)pf~\u001cb,'؃R\u0012F\t΅U\u001e\u0013h\u0016j3|\u000eBFr@4z1\u0004\u00185A5\n\u0002F\u00192~z=(Wy~c\u000fc)cv7J\tCuA(‰j\u0012\u0016\u0004\u0001q\u001d\u0014w޴\u0001tFmG)=;\u0007A\"Y\u0006\u001f2?\n@Gy1\rwDZ jg֯}c2䵨ylȍo'# R5\u000f\u0002qr6S4\u0019#\u001eG*2>oaA_jq=)SH/ܶ\u0004b˭I\u001f(\u00053\b\u001eQ|9$e\u0002Vl\u0003\u0017\u0001]B]*\u001f.L{\u000bZP\u001eF\u0000ܧB7\u001aN'V\u000fGePFvgKa3w}YR)ʘ\b%N\f-M|L.{6$\t1\u0012+\u0010!\u0012vM_-\u000b\u0018r\u001f>p\u001f=hR_\u001fGĴ@\u001e\u000b\u00127\u001b\u001a'}\u0010\"H\"v?)g9}\f!\u001am(\u0010\u0002s\u0000\u001aZ㮯CH-h0_HA\u000b\u0010&7eҸ\u0002%\u0010w\u001e\u001b\u0014M_~!v?Oh\u000b\t\"}`s?\u001bZdZ\u0019_+OKu4*>o\u0003EgZ\u0017-1tgTc\u0010\bĠ̖\n#3\u001f\u0003uLʈJ%4p4(J*bs=\u0017'0L\u0002q\f,\u001boW\u0004(\u00100\t\u0014xL5\u0010\u0004\u0017t@\u000e\fBl\u0015\tt@PH܇m\u000bۭ\u000f(\u0012OA/\u0016x\recBx\u00000\u001ag[\u0015ȸ\twG_e6,\u0019\u001d\rs\u001f\u0005r&߬H\u0002\tLVy\u0001YD:jIQvB`Q\u0013jyb=\u0013\u001e\u000f(GA\u001b<\u0005T\n+G\u0003\u000elhRkXF~7\u000f\u0005fmɨi\r@im0xJ\u0011҇E\u0004\u0001\u001eH\fNj\u001c\u0013?p\u00001B%!\u0006u\u000b!\n{K\u001fd\nĖ\u0012rdZD8\u0018!:U##2\u000e@\u0012\u0006AEV\u000eO\u0000\u001a\u000e+\u001bR1WpLA\u0007}4*a3\u000e*zeeR\u001a&\u0006\u0000>\u001a\n?`\u000b>/J*\u0001I\u0001cD\u00106=xg\u001cҰ\u0015C\"F6fShP\u001f%0T)L\"\u000e\u00013o\r\u0002A q\u00026ǤYY*\u001fv{\u0011/\u0007qv.iЇcT8@\b?\u0004\u0013ـܨ\u0014r&s\u0001 Ay@\u0018n\u0019v\u0002@D\f8M~vJ\u0003*y8FHE9?9EM* ˢ\u000f\u001a\u0010\bN\u001eL=.AѨp>\u001fly`1{$X\bV\fP9PdqzMO[\u001d)9tDv\f\nk\u0007V&5X2\u0016\u000bZ\u0013dWH(܆Vp\u0012\u0011xf\u001eDz\r\u0018\u001bT{=Ho\u001fVKh_b\n\u0007(-\u0006\f\u001f\u0017\u0012'\u000fcp]!\u000fE-\u001e;lج.?$\u0015ܩ\rpLJk\u0007u\u0010bI\u0014m\u001c3@y8fk̕\u0007p\u0003ӡ\u001d\u0003ƜxZݧSxbQ>\u000eL\u0015Q%iPK/)\u0006VMm9X]\u0011x\u001f$¿P삿\u001a\r_=\u0006>ߧCC[\u0000ɗae%\u001dT3W\u000b\bݡ\u0005\u001c6QkY{\u0002ltR\r\tetH%㔃X\u0002Mj9aa/O+*\u001cP\u001a|E\u0017\u000bJ.}\u0003>z2A.\u0004r߈zJ\u0013R`\\B\f\u001d5آ-_{kP8v\u001aމ}џ+Vȴ\u0002dhu6\u0010\u001c~\r*sSy\"\u001c|\u0004 \u0014~\u001d \u001fﾁM\u0012IP\u0004sDfxXTv\u001e\u0013D2a[TD\n&h\tPKR\u001bu\u0017EPŊEX\u0006l`\u0014\u001f\fopn\u0011 \u001d\u0007{I=fzC\u0002mY\u0002\u001a\u0016\u001fĐP\u001c+kC֝B(,;\u0006wCu\b\u0018+ay, ڧ*3;i6\u0000\b~\u001dm,4\u0003 \"%nX=v,\u001f|\u0001f\u0015{VD{~t^4K\"f*vT2\u001d\u001d\u0017.T_o0F \u0011+]J48V2\u0017r\t!\u001e\u0012\u0005[I\u000b\tJ_hl\u0003g\u000b9zfMp*gbkro\u000bRt{%~c-fu\fcD. *\u0017\u0004\u000b\u0014\n卮\t{Ȳϴ\u0002'ыs \r~elw_\u001eӰ'e(\n6CAmF#\t\u0006<>yx\u001f墨/o,Tn{\u0005M2c\n\u0012ɶ\u001b\u0013(\u0012H~+frbؚx\tU\u0006<Յ.\n͸6ry[\u001dڼ=QW\u000fWb^b}\u001duߣk<\u00155\u001d}-үIn\u0014jYD \u0004!\u001aH\u001a\u0010F%\u0002Ը\u000bd,&:Pϡ*~\u0019i?@omi\u000e)\u0001{/R˘7˂f5a9\u0000-H*r\u001e]\f,ZUU\f\\\u0017M\nz\u0014R\u0018B]\u001e+xo\u0017вw\u0017_}U}|v_M?5\u001d\roBx\u001f\u0011紳7X}ɕ\u0012(R\r\"mV\u0018[r\u0018\u0010UP|{ba셅\u0005sg/P^CFc\u000e\u001ePL'*\u0014~܀xH1$>˰x_\u0011I9\u0011IB1b\tF\u0010T\f\b!u\u0014\u0012\u0015Mx\\\u0012\u0012#3ڧGu&,¤\u0000si،_y@\u0019D\\0eI \u00112\fƢR7\u0016p̦1\"\u0011Z\u0012\u0018\u0011>\u0019\u000e\u001dE\u0016\u0012F\u000bF\u0010O. 6\u0004\u0015卧$g#3f\u0018\u001c|$\u0014\u0016BiйbT/a\u000f\u001bD\u0002#&\\.*Ц0m\fay/9a5[&,tШ^\u0010\u0014\u00163C#{\u0013{\u0013\n~\u0015aRXi(iHG\"HB\u0011HKѴƅI\u001b2\fJs.9\u0012\u0012\u001f\u0010y #ɼ\u0017c;&~\u0015D}\u0010\u0014M#aR\u000f\u001esq@2`Q!22\u0012\u0007G\"\n\u001a\u0010\u000bE65^\u0006t\u000bT\u0016Ɋ3lI\u000ei\u000eJ@Pi\\\u0016{2\u0018\u0005\u0012\u001a-'ī)TP[\u000bp&tx\"X:E-*Y\b\u001d'\u0012\u0019N$P'&X':A+\u001a0\u0014\u0004G\u0012\u0014%\u0001\"1m\u0002z9\u0001?`\u001a\u0004o5Ş\u0011e>+%:!̎Ə\u0017\u0000G-Ш\u0007M\u0011z ^ӄc+\u0003\u001d-X\bY@nF\u0018\u0010^qqfaBK¶p\u0018\u0006$yZ6ԟFdMy\u001czKwJ@\f\u0018d\nH\u0018\\]2B]>s.\u000bzl\u000eGyːh^RqjD\u001eQ\f~\u001e\r\u000e@\u001a)pa GqGzlH\u0014D\u001a33[j\u0000RpӷD\f+1R,B\r\u001dS\u0018GD,ʀFT`VDwE@s5\u0010\u00061H\bǴ&\u0018\nW\r~հ\u001c\u00167\u0002;RpE:Z\u0006h,XNZcϹ*\u0011\u0014A\u0013\u0006\u000e\u00101\u0019\u0007*$XۏDb1\u0013\u0004P(m\u0001\u0018\u0014!\u0005>\u000b٥\u000b$1Z|n&\u0002\u001a3\u0012~Ӫ\u0019|AVaQYR\u0014\b\u001c:\u001c\fZpx\u000fp\u0011\b\u0014BǢ@MHP `\n\u00013\t[\u0018(,L\u0018L6xUr\u000bKd\u00062\u0018}4Uܘ\u001f?\u001d|e1e'\"\u000f}\u0011Qe\u0004\u0000TDHfQ\u001a\u001e\u001bԩ-\fkQzL\u0011!-J\u0010T!b$2\u0006̀AK.c8\u0003\u0011z^\u001ct|\u000bCW\u0012|o4s0\u0003\nM\u0017\u0016Q4ĿH?\u001e#1)=\u0007\u0004ҡ!\u0012D($15\"wBZz<<\u0014a\u0012\u0004w$\u00041e.K\u001c'{\u0016Z[tq\u0003s~\u0006*\"\u0012͘\u0011\u0016'\u000fV&\u0013\u0018c\u0014\u0005\u0004D\u00059يJV\u001eݥ5xʗBRՑ3 \u0011b\u00064Ύ\u000f\u0014`\u0014\u001bK}>\r-xlqKKq^L=+B+3+\u0015RGzP<\u0005|*\b\u001fu2\\\t\u0011~V\u0016|\u001c\u0005\u0001Ѝ.<.Rܨu\u0019+\u000f\u0005\u0007\u000f\u000b\u0000\t\u0014rT3bJU#\u001e\u0013\u000b'\u0019\b@}cL\u0000؂eL\nI0\u001c\u0015{q\u0006Kb0(`>M\u000eXIs\u0011\tBc5Dv֊\\\"(\u0014\u0005!\u0010tlUH\u0019\u0017@C@&8~9\u0010?\u0003=\u0007_EV\u0004_\u000fy8^\u001a\rì ^\u0010kd*\u0005SnHE\u0000Iu\u00178[QS[Au\u0018>8*@3I]O\u0012(0)Á\u000eYh\u001e,,@^\u0019PK\u001d\u0012@\u00198!\u0016E#\u00126@)R4P||Z\".)Y3\u0018Wx\u001cԗf\u001b(_\u001a0*=P\u0017\f\u000b\b\u0015\u000eӼ\n(յ*\u000fj\u0001\u0002.\u001dw:+\b'O\u0006Q\r\u0004hM\u0015SJ+8^Fw*ŌN4\u0013:\u0004E0fyq秤f^1Թ'\tW2\u0016tWIy\u000fU;'$\u000b0\u0016|T7Pq%JWҬ\u0016p@Z1\u0004=MOĢ\u0016\u000ee8tk@\u001b2\n }\u001eg󆔝\n2\u0001X8P\u000e:Qy\n\"ڀ>,\u0018\u001fUd\u0010~Ef\u0011\u0014\tm*\b~\u0014\u0012sa-(^&ɴ \u00156=}\u000fw8[%ѱ\u0006\u0000СxMo\u0005\u001c\"\fFɳ\u001a*ɆVvcq,c`\u0017Xx\u001f6\u0006?2\b>j{\u000ey18\u0005m*+\u0005[՜=w#y7'B\u0005s\"[[{*\u001aIIIQ3v0\u0013\u0001\":L<1I\b'_R\u001cXyLj\u0011{\u0012?8_\u0002\u0011q%?x\u0011OO?e9e2\u0017㥋\u001d~=VH-\u0003#f<\u0004_@@\b\t\u001e_\u0003j}_ n/ύ\u0004=&2\rJKhtpF(\u0015S\u0001BىyKqvіbB$)q\u0014\u0014\u0006y\u0006\u0002\t\u001a+\u0002I\u0003\u0015(K~\u0012+\t\u001e3'\u00013\u0002~\u000b@R\u0018Be\u0012\u0011@3wFj:U\u001a\u0013ѩaS\u001esFC\u0003\u0001tr9X`}yt\u0012\t\u0007Axߍ4\u0017\u0011)Pj\u0018mIttx\u0003d\u001d2Y9nw-s22|.P.x,u\u0019M\u0003*=gÈBz\u0019l%>̏~D&0¥hz\t*.lk\\LܶdF\\#q̎\u0011\u0005`c\u0013qP}:q|\u0007\n\\hqRl\f\u0010QI9ALdq\u0007C7Y1\u0003F%\u0005Ei&\u001e걊}\fmh\u0007wqZi\u0007ˮ>߄2MH\u0012ML\u0017$oG\u0001o\u0013Uə\fV*#dP.\u000b-\u0016 {\u0011M\u0000\u0012DL\"\u0011FIͨ\u001d\u0015Y\u0004bY:\u000fqWC\u000e\nUmMܔp\n6!a\u0011\"^16蒆\u0012q񒻫*s\t0s\u0003\u0018ҀjDiC+mFT)u\u0002+W\u001eW(+\r\u0011~L.HT4+\u0001>lⱷAz\f+\u0011\rǫ%\r\u0001E\u0010\u0010ɠ²e\n&oH('+z\u000e@js\u00027q[\u0011\u0013ĞRzh8$n(/\u0000X_\u0012~ɍ?N\u0019NlY/0\u0015T\u0000\u0004բ\u00026)pM:GB\nɢrQFPl|ix6[\u0016\u0006yy>y1^ \u0013ð^ȕ$@1\u0010deYv\u0004\u0001).\u001eO\u000b#+V\u0016~-\fYxM280\u0014`XAK^Cċ͟7\u0005\u000bP\u0003^2k\r#r\u0007[[Tg\"9,w.wz#\taF_uR\r>eQggp͚525+Axl#\u0017\f\\N\u00164U\u0015G5\u001c8\u00174\fXj\bőpR1M>9\u0006/\b\u000b\u0004d?G7Z,\b@F@_\u0018Q\u0011?\u0007\u0003\t?\u0001\u0016c:>\u001a^Y(\u001e`t-0ʺ\u0007\u0012e5P4RװC18p]Q\u0017'n\u0015[\"g/3D2l\fiOJ4U\bd\\-Bg\u0002%V ~N%\u0011q\r_:\r:\r:b\nڔ\rmDrb\u0018D-rBPeS\u0014\u001d͒e\u0018PY<$Z\fU\"l\bc/\u001d |\t\u001cBB\u0006\u00173j6\u0018\u000bƕ\u0012~ĸ1\u001esUq\tҚ{c1h)燮l+MIQ-WyG)EV\u0000Uʿ9g\u00148~G\u0015.w\u0019ZGt5\u001d|\u001d<\f\u0012<\f!)\"5Al\r'V\u000b\u001b\u0017N]\u0019m\u0014K\u0005:ےH3&\tyBQ\u0012٩Dkgq\u0001Fw\"S\u0000r\u0017^\u0001954X3\u001ec-&fƅ3u9¸#v\\v=ߪ*ؔě@\u0007 \"jG\u0011>\u001aI`R$?*0)\u000ecbwuoP?\u0003Lh~Z[\u00177\u0004ܷTy\u0007p;y=\nE\u0011;xt\"U\u0006C4\"ЪE7;Iét\"\"9D).\u000e>\u0012PʟRհKgD\u0015'\u001e~\u001a|\u0007@B\u0017\u000fC\u0002\u000bc\u001c\b…\u000e̹v@\u0005(\u000eqTj>s5\u0000N\u0017\n^\u000eg\u0018WF7MTRa(5NJE\u000b\u0001\u001f\u0014\u0000z=gm__\u000b\u000e\u0016q9_91\t&t@&i\u0003ozT{J&kU\t\u0004b\u0002H\u001f\u0014\u0017\u0007t\u0013YZ\u001emBEJOn@8XwjtlřQo\u0017\u001e3!1L\u0006_e\u000f?eX0E\u001dkW<4Yi`\\+R%!($\"k\u0011JxGtd#7hC(%L\u0016}< J@Qg\u0015\u0007Om=g¯f\u0017-+\baӓdA1\u000f|2-/&\u001e]5,,\u0002\u0019@V<\u0007\u0000\u00063\u0017Ή?ڸ\u0019vBN\u0019Wҩ$\u0014a*o\u0017J\u000en'4{LgtqMKgUfurТ\u0019\u0006.\u0015\"q4 )\u0018pZ0;F\u001e,}j40ic\u0012\u001aj\tRҜ2\u0002sSR}?N\u0000>ҎZϞOO\u00198_R1\u0010Z3>I#?P.Y\u0017\u0000\u0002e:#<@k$7*\f\u001bq>%5\u001eL\u001a\u0005[`Pxp\u000bѹxc\u0005q\u0006Py2zy\n\u001d92?\u0006(?gn;KK\u0007[J[t{Ll>\"צZL ݮ%y(ѸV$3ڔQl0\u001b|2a\u000e\u00184\u0004,!\u0014C}Dt`n8Yh}*G\u0017֐X=YOϙr'\u001d\u0017a4M\"Ţ\u0014|DqT\u001bQQ6\u0004\u001a'J/=JZUh]\fؖ!!%\u001a\u0016JG\"%*-\u0016Q\nHP\t(hi\\V{\u0016L&Y0[0*`@87\u001bs\"\u0018\u0005fpX\u001a)7:u<2\u0000`ZyLKG\u0016k\bG\be\b\u0000\f\b>d\u0011$\u0016MV\u0005U<1y$\u001e8*Q&\u0014\u001cM2> +/59\u001bNH`\tN\u0019\u0005\u0004sd\n\u001fJ҂*(Iq4u)*еQ^\u0013X\u0002\u0007\u0017\b>\u0005\u0015\b>?KknE\u0010|uΆ2@Bc&#\u0011\"\u0004Fܚ96q=z•\u001bb[\f%d0$yR7\u0014\u0013,Řzt/dfjg+K`'{aE$i \u0016BAmzB\fNX\u0015Z\u001a\u0017\u0000\u0005hYB\u001e2\fT{:ZH`ҰO_ZYv\f\u000ev\u000e\u0006\u0006\u00193kJɲ.R|\tF/JlPԆ\u0002P{3υ;\u0019K<\u0007\f0,\u0003gH_!!M:P\u000e\u0002\fz9{KO\u001e۷2\u000bZP{\u000eK>\f\u0019\u001893\n2(_\u0002n\rSϐ\te\f\n\u001f\u0010\t*\u001f\\F$\u0004\u001c\u001ek\u0015N\u0012\u0000\u0014\u0005*-q>&'\u0006\u0012\u0019HT\u0013RaψC\u0012Gj\u0015Fb\\\bmf4=#1\u001dTEX\r։s\u0014\u0019(!`prc[dp\u0007D`Q\u000e$\u0001*SpV\u0004\u0013?ٖ\\H.\u0012\u0015\u001849\\hL\u0002\u0006bx?`o^*\u0000y\u001bZk9\u000e:\u0013\u001d?@:4\u000f=vh V\u0011C\u0003\u0000\u001c\u0016!%:!jR\u0006E)q3O9aR\u0012܆\u0016\u001cc+\nkY9\b\u0013\u001c4\u0004Xh\u0005O;~L \u000b\u001c\n\u0004+c\u0012\u0004\u0001`F(ⱀQ$\"\u0016(\u0001PR\u0003xa7ͅ1Sk\u0004ӵ5ʾNz\u0016Tik[Y\u001b\nD@u]*\u0019d!|@3Tc/\r\u0011$$\u0014@\")\u0011\u0000\u0012ɢ&\u00069OWR\u0004HV:l_r\u0004&\u0000(tPZcP)\u0016r: m笮Ɠ\u001eѓHV?\u0007T闈fcb!%~\u0017#9\u0005q<\u0013TV8(HCy4t\u0017\u0011W\u0004'-\u0004\u0013\u0000\u0011u;A\tiF\u0001\\RNOa\u000b14qj5zX\u0019 \u0004HYE+{m\u001e{T\u000fw\u0017/E\\xq\u0001HFV<\u0002\u0006\u0003j\u0017\u00156\",\u00196g-\u0012p\u0018EL\u0019bDF$u\u000f\t\u001eԴ&\u00078]=\u0016Al\u001dD\n-\u00001\u0019lŭ:]oH.%c7x.y5b\n\u0019uP\u0017E.(`.&%S!\u000bhw#|Īʆ\u0013nq<\u0006Ъ'Yl \u0013\u001dDd\u00150eRP\u0011\u0010'Z?ϬLX\u0013\u0014\u0017(NedJ\u0005SGr\u001f2\u0016kZ\"M4gf{i%R/>QҖq\b\u0011!*\u0004\u0004*R٫.h*\u001e\u0016@KGG\u0014u5.\\\u0016^Jv]\"L(.21+g4\u001ecQo\n6*\\]xE$\u0007<#n`l<9\u0013R|X\"\u0003\u0007K\u0004NGBp=\u0016\u0012\u001c 28=ԮkgD#\u0017Ǵ\u000f˝aI\u0005\u0005\u001cl;3\u0006\u0000\u001b\u0003CL%U\"\u0006N1\u0007i&B\u0012-Y\u000534:=\u001b%θ5'A.h\u0016\u0010\u001ek3DlhC$\"*l\u0007k\u00131\\nB\u0010\u0002\u0012asZTğ\u0011\u001f\u0016RW\u0015XUD2\u001cʠƦAVz\u0001TR\u0010*\u001fD\u001bMtpAjB\u00123uV\fVYW\u0005T\u0019\u0002\u0003Z+4~\u0018?epŸ\u0017\u001c|(\u001es\u0014i}\u0014i;\u0000\u0000HkyճQ\u00063aXZ7#R\u0005PW*HnaK\u0015I&Lyl$'\u0013g\u0018{^pϤT#0zO\b/7\u0018\u0015C*b]B*baxCM\\f\r$-u=\u0012׽+\u001bܞC:ǐ\u000eq\u0015SU*\u000b@#jD\u001dn}[S\u001d+rwP$~\r!ĩ?\u0017\rإx-\n{A[Ʊq%zj~N#+2\bN\n@qSO\b\u001e\u0011!k.\u001d\u0019\u0017)|F\u0015\u00030-lT=\u00118Ι\t\u0007%\u001e\u0016GI\u0006#*xO\u00051N\b1yI\u0004p=;y?\u0003օJ\u0000L\tO1}\u0004BW;$-4(R768DrDx؞.\u0001V?@\u0017g\u0011?j\u0005-Wzƀ\u0019\u000bט\tI\u001dAY\u000fʘ\u0014uI6 ݭHAY\u0000EnK5Jc\t+ZE[%\n\u001cįz\u000f9'\u0013@F\u000eqqa\u001a!8 \u000f\tDaM9{<\u00066Xh\r \nP\u0003ʣۜusC~<5z\u0005^\u0006\t\"\rJ\u0015\u0011YvR䥮yT[RK\tJ6k\u001f!iO \u001c{,pY;xsL|zCU\u001aKs+>}\\j\u0006%\u000f\u000eyH\r(\u000f+rxߐ\u0016Xs=\u0004\\e\u0019*j\u0018~\u0004$\u0013<\u0010\u001f \bH \u0010)y3\u001bMm\r\u0000YQeQ;58 18c\u0015ޡ34A\u001f\u0012x:Eш\u0012\u0013\u0012A(ਈNkP|(#yA(\\\u000e\u0010:\u0019lj\u000bjxԹI-n1I\u001eK/!\u0018Db\u0010P\bIh\tx&^\u0013S:6BV<\r*\u001aZqA52މ{>`EƐ3\fB\u0015\u0018V\"\u0017a)\u0000?'2᎟3\"\u001a\u0010hTɈL/IAK}ĜMW.\u0018:\u001e\u00191W~\u0018h:\u000e\u00043\u0017Tq\u000bS\\BX\u0011)+\u00018\u000b\u001b=&\u00169iO\u0012ͬ%B6SR!4;C\tī\u0010j䙰\u0003d\"Z\u0013B\r(\u0001aU\u0000ԪH\u0002\u000f5e{\fFDaD\"!\u0012T=ʫZ\u0018ʪ%\u0002p\"򘌾\":>'\u001fn\u001dg+E2i=)\tB=lSp\u0005\n\u0015\u0011L\u0011_D!F\u0003p\u001eWƪ\u0003\u0018\nI\u0015u\u0015=pi|\u0001X*{!\u0017\u001e9js\u0014\u0005:#\u0011\u001bOdQ{ΥU\u0002\n$\u0012(;\u000eT,d\u0002cK\u001f$\u0016N]\u0010\u0011'~\u0016/:=FF\u001e\u000bv\b\u000e~\u000e\n\u001dU\u000ba\u0010\u000f\u001aei;6u(\u0004-ʖ]^z{,-@\u0015\u001e$\u0016H \u0007\u0000\u000e\"^4\u0017+WlZ\u000b{̮,GBNiS<ȴ>ITsG=\u0014z\u0005\u0017\u0014E/IF\u0001\u0000\t\"SD\u0015{L(N1uH\u0001\u001bQYΌv\u0005\u0007\u0015R8\u001e+ņ6i\u0004(?/:\"\u000f6ɇ(^y{-\u000f$ŮA\u0002\n\u0001\u0004؉$~R0&\u0015E)g:3\u001a\u0000>+IQmQߕU-A<5Ymh\u0012jmõ6/U]*u\u0010 \u0002΋6\b]B\rraۍзȲyb\u0012\u0012Q ,dQ>1?;;X\u0002\u0012)UM<$Y|PǂrL<\u0005\u001aM\\T{Nv\t4ޠ—\t281\u0007NC\b'1׺\u0006m\u000b'|>g\u0018Uů27gCU?\u0010\u0005XK;@^ALz\u0007\u0005*ic&}Mr\u0004T{as$\"Ǜ)J}|\"xj#\u0000\u001e\u0006\u0006z\u001a=]Sm\u00122t^*\u0015s<[\u001e;0R{c\u001e<*\u001a`P\u0006@݀\u0002X\u000e\u0014\tv\u0018\u001eU.=t\u001d\n(\u0006Ӻ!sJt\u001a<\u0011j2x^\u000f`*\r\u0006M764IN>Y\n8.\u0004Al<\u000eIp\u0010\u0018)K]\u001fW'\u0001QH\u0004I蠥@9JG\u000e+\u0018RRK'\u001aBe*\u001cXHA~\u0007ɒ&5N1126E\u0007Rp\u001f/Q=vC@d!)n(\u001adzb\u0010\"\u0013\f)L\u0004\"1:\u0016m2d\nJIq2\"龲ۣz\u001a\u0016KY^\u0014yL'@\f<;AFd:tDQ2mt\u001eD@s\u0005|n@(l!\n i\u001eK\tt_=\"\u0003[3hG<-MY\u0019mb\u001a@S'\u0004\u0005E\u0019$qm1֤\u0012V\u001fAI\u0007\u0000i9\u0015XZXLocs\u0019\u00019~H\u0006\u001aE}'94u!MĹӁ\\,\u0004IwL)CJ\u001eC,^\u001d!aT\n\u0017\u000fWFMU\u0011Q\",z\u0006.\u0003\u0004ŀ\u0013/|\u0002x;=\u0016`\u001bB<\"h}\u0019xRU+*\u000f\u00111))*\u0002\u0012\u0016[\\&UX:L8n\rF\b2sɘ@1\u000f)Ɯ\u0019yU<(qvRF~UB忪\u0014\u001c7hڋd\u0004XvH\b\ryl\"P(MQ;L쎨xd\u000652,4\u00174*(2=8J+mS*Z[$eO\u0011B:-|(\u001cxK\t\u001aN)q>K!Y\u0002\u001c\u0001\tP/v75'\u0018\u001c-\rtgVhԑ`\u000b\u0012]-\u00192mqU‰\u001a\u0016l[]ZL*\r\u001e+]8\u0016\b\b<ܫ\u001c \u000e&_R?\u0006>X\u00042ϣMJL\u001e lҝӬ[kT\u001aajPBAv\u0018\u000f\u0002ɵ\u0006z۹hW\u001b2<0Nן,\u0012nG˅7\u0000{\u0017ŸA+\r\u000b!՗SВ57jsD#F[\"\u0012zJ\rYV|/\u0000\u00077\u000b ۨ@s:\u0003$3fC.4-pW\nym($;\u0001y&y\u000fM1B\u0011o;X\u0017AUU\u0018Ӫ\n\u000f\\8 G\u0010 {F\u00054\u001fnJ\u0002=n2\u000bo\u0013\u001ao\n\nMVPЈ-*r\u001f\u0015qW>ڝ\u0016\u0003uc.\f41rpA\r¦,ZO2\u0010@5\u0003\u0012)fOUhU=\u0013((DP*T:j\u0006e\u0017<ﮒl:\f<ވ~u\u0016\u0015\f7r\u0011\u0006haV Q(-W \u0019`H!#V@W;\u0010\b*\fTk\u0018!൭\u0004L\bp\u001e֓={\u0006\u000f#[\\.\u000e\u0016hD\fw\b8H4mWiSQJV\u0019\u000f]nF@5~ \bք\u0010gCdmH\u0019ǽA\rnU(kV\u00138X\b#8W`l\u0015ot\u0011yP'5D)cI?\u0013ހ,\u001f׆Vzl\u0014G eqIp4\u0014#\u0004qMZ-|\u0002Uv\u0005\b*){\u0003\u0010\u0004!\u0010\u0015Hԑ\nTB\tW\u001a>hڱ\u0006p%ƮI$@ۣ+L\u001e\u0001\u0014W\nT{9=q}\u0002ѡ4J\\sI U\u0007;U?z\u0016=]\u001a5^\u0015/b9zw^.Idɜ*C\u00114j/ \\@T\u0015\u0017(BVc]gsI$UƏ\u0006\u001f\\CpI8\u000e1w/rKs]E擪{n\u001f]B\"o,@o@Q7A[%q\u0003)W0\u001aBn\u0005\u0012\u0016cxb\u0007\"\u0017\u0019D\u0015D(%@[O)\n=ʿ\u0002\u0012Cm\u0007f\r\"R(V@.)\u0016j\u001bӑpuP>\u0000a̺\u001a2Z\u000f=\u001eIe:?lOω3T%ЪsA)qCwE\u001c\u0012\u0000zgUw}kTE\u0000lT\u000bBy} (CJ!\u0011̴J\u0002O`\u0017Hx=fEN]J\"\u0000@~k|P\u0004\u000ec\"8\u001f$[^\"<\u00176\u0016p˹\b5,$j$@B\u0016p\u0000<2~\u001dĻ\u0018]\"8\u0015>:\tj}-Emj_n];1\u0012 \u0013$ЂN`\u001b֣l\u0013A13\u0002\u001cžwC48VP*\u0010!I#8s\\:2i\t\u00046J)πSܐ5dF\u0005LM\u00028U\u0006qU\u0016\u000f\u0003}\u001d\f\u0003\u0014\u0016\u0006҉`LL)\u0001Rז\"9YMC52\u000eGjpp_UlT%Nj\u001bVW\u001b\u0010\u001cYgwXLi9P#Q`m\u0007:%\u0000ME.}6k\u0019O\"qĥ-ak?9\u001f(y\u0002aD[2J=}W\u0016ݮBN 8&\"ˠ%\u0004,&xT\u0004rᆁ?\u001a&w^]u\u0017L\u0017\u0003!\r1;\u0011$G-7e(F}W\u000e=%*85V*8\u0011\u0019V~Pi**J?䈅`qm:WDD~`dtBo%D=gG##\u000bS0-\tBۚN_1~f\u0015\u00065\u0003\u0000i\u0003('\u00035$3}e6\u0013K\u000bMy]\u0012i\u0011+\u0011p^\u0003v\bv\u0016}_x_;%{_#v}?j_{)Ҿv\u001e\r)B1;\u0007As'Hku\"\u0003\u0016/$UWD\u0000\u0000{2ɽn~\u0000\u0000v)$\u0000\u0000;}??\u001ew9\u0001jx\u0002-\u001c`9\u0000(\u0001d\u0002Y\u0017\u0013.\n\u0000TxyZ~L>xjV=Ŭkk\u0017̾\u0000e\u0005\u0003?spT0\u0000\u0000]}\u0001[\u000bn\u0016=\u0000F\u0000'\u0003`\u0000\r\u0002\u0007.H5\u0000l\u0000B\u0003`\u000fHS\u0000\u0019\u000e\u0006˚\u0004\u001b2>@CC\t+md_\tB\u001bB,3\u0000\u0000F 2[E*Ey\rEB2\u0013=\u0012e&\u0003 ʌ \f#AdD\u0019A \u0003ee\u001cwʕzG \u000b9\u0005@\u0007\u0014\u0015.J<@\u001cݰ\u0003,Cc$\u000fcl&U\u000e\u0000jIrKh*vt٤(3\u0010B\u0019e\u0019\\ZY$UT\n\u0007J?j̲nM.7qHK\u0005X\u0012\u0015XP#`M5L\u0012\b̂0T*]3ī\u000b7)`m5\nj\u001dI\u0016\u0014\u0005̺\u001e~6G\u0011T\n\u001d\u001a|˹;j0?+J\u001e\u0014lN1EC(v\\X\u0019\u001e\u0011^\u0005\u0013\u001a\u0012\u0016\u0019RN$\u001d-vf$#y\u000b\u001e\u0019y\f.ݻ\u0013u滣\u00007vsYJw\u001e׺\u0001^\u001a\u000e\"%Hx@\u0004(aCF1K5\u0006#k\u0014~\u0004\u0013g\t\u0014<\u0017\u0011bp\u0005\u0010Q\u001dcB!m>6e\";ţ\u0019\u0013T늏<[\u0015]!X+PJ@T\u000fE\ff;F\f\"\u001dd\u00109\r=v\u0006Q|$jTsh\u001c\u0014‚ͷ¨3C(e?\u0003j#)\u0010vT!bξ&,\u001f,(ɣ\"\u0007{bkɻQ7\u00169R\u0002ij\u0002RE\u001aGH41\u0015\u0001\u001b\u001f@t.\u0018\u0000\"DP1\bEoń8\u0003&|\u0002u\u000bw{;\f8u\u0010\b:D8z\nm r@)Pc\"\u0016ld1P\u001bh8B!kI&YX\u0005J|QNJK\u000bN꒸xXS\u0002\u0018/&fBYc.\u000b\u00171x ( Y?-\u0003\u0001|׽\u001f\u0010y\"$h5%\u0012\u001d)2$&0I\n01PĪJϤsxlH\u001alN6i+c\u001di薢\u0003ߌ*\u000eZ\u001ayU$A\u001c׋8<>xe0|S\u0000R\u0011\",\t\bgc_c*,p\u00130<\u0006Bn&N#ÄET\b\u0011$\u0013Nw dNA\u0018|1BɀWJ8TZ̶Wgrr\u0012Y9-`$ r\f+`:\r+S*|\u000ez\u00131Ypr\u0001і}V&)]\u0003|e\u001bY6\"ENN\u001b\u000eIay8$LqQ99\u0017\rX5\n\u0000c\u00056c.ůmb\u0010\"3y\rDE8Ƌ\u000bpLC1ѭS\u001c]˕V:p)eIcT\nPzVUۉBDty\u0018<\u001eV*#S:*,0a\nK\u0004P\u000eؙJ\u0004@`33nFT\u0019KL7؜\bU`ZME\fz)=NIPEP0Mˑnh\u0002#\b9=\u0012!ğ\u0013\u0003z\u0015oB՛@&;.zX^319c\u001e\b9\u000fRAh7d!j3,d^-bL8)(]@\u001c-\u0002ؓL\\@\u0006P\u0017\u0010,lF=Es`GvR4h=ok\u0002ZQ+!HZ\u0015A\u001a#)G$\u0011\u0018\u0018%1~EG̔i\u0010&\u0010D Br_\"F$\u0018I&bD 4\u0012\fJ0'EP<\u0007#\u0018\u001f̈Ad`]{e4%oDL\u0002UTC:\u000e\u0002UP|<\u0000ܦfO$\u0015\nUP㱊A)`68x\"W\"\u0003H\u0016-kœ\u000e\n\u000f@\u000f\u001e\u001d'\u0014M\f{CAC¾.\rqi\u001b#\u0016`3^\u0015\u001eaaF; RvȆ3)\u0015\u000eˆ'Vc9I\n\u0004i\bҺ/@TLyi]\u0010f\u0013\u0014L(\u000b\r˔.\u0002Q\u0005y`uWКI@3\u0003-)V\u0000Bu\u001e\u0013\\\u0002TqaszE\u000e\u0013sA-\u001eN\u0014(\u0012'.=FA>@\u0003Iü%It)H\"@\u00108c\u0016\u0002ǔf&\nzHeKjhUoc\u001dkf\u0011܌TiƜPnW^@\u0011,,h)@H\u001dT\u0000.J<+/K.\nrk\u0002\u0018eqGr05\u001aLD\t\u0004oO\u0017x?\u0011\u001f]+\u001d9y\u0010\u0001zVPqVJ^\u001fH}=\u0003\fZW'\u0018ΠJ\u001cF*ď5\u0013+\u001ds\u0000\u0007QJE\u000b#\u000eUؖ0\f~|Kh\fnC?B\n\n\u001f1q(\"H\u0002\u0004s\u0010ɸAPQx\u0017w\\\u0018j\u0010+q_TX4D\u0014\u0001\u001eNh\bx;Ey\u0004mך*q.\r̩\u0018\u0010!\u001b\u0016[oa\u0019_N\u0017@5\u00064ھF1g\n@=\nj2i\u0012Y\u000e\u0007g\u0000\u0000<\u0010;/W!tف\bz\u0016\t3ƶy.C*I(MfH\u0002츏\u0017.&SN\u0003t(\u001b#\f$y6$\u0000x!]>Q\u0010}p\u0016@a\u0017 \b)Rq\u0018M\u000b\u0007\u0013l>q\u0000j\u0007Re/\u0007Vh3Yv}e_A+L(\t\u0011\u0003\u0000}luYK}b\bi\u0004I$\u0005Hn\u0018\u001e\u0012CDR\u0002=4.D\\y'ϣ\u0004:\u0014y$\u001738W%*B-\u0016##G\u000b}5\u0006qrHp Uls\u0004j!![ctq[\u000e$\bh\u0015/P\\,C%kHD=8<`}Kc\u0014,\u0015IR!xkU\u0011}.\u0013r섉A=}Im\u001fail\u000bz\u0018i!w\\\u0002\u001f\u0004ydMo|\u0005\n.\u0016\u0015deN\u001e`\"\u000f\u0014O+KV׉M/KӾ4@\u000f3qh?\u0010O7&+d\fCJܾɵ/8}x\u0012ם\u0015Bu\u000b8\"kqx.8\u000e%\u0002?:\u0004~\u001e\u0002\u00128\u0004~Ab\b|\u0017\u0002)\u0004\tR\b+\u0004d[I\u001b\u001a\u0003\ro\u0002\u0005/\u000eO)\u0016{\u0019+[OGY>8\u0003\u001c\r#-n \u0015f\u001f-7EmA}e&)&8>]brR~$wSY\u0019\u00177G\fw\u0011\tL\u000eH\u000fEӾA5h_t\u0002߱01:lG\u0016},/bǸ엛-]~j\u0007ZS q\u001b>[\u0006\u0002{@\u0001CQ#uC~\u000b\u0000ʾ~1\u0003q΁o?&\u001f\u0012gCqv]د-t^MӀ'3\u001ck\u0017b:_;\r\u001d=\rNAd.\u0016\nD_\u0007 ӎ}ʙf!iec\u000b\u0019\u0006F&\f|N\u0004CY#t2ʌsZل((3S.'LH\u0019]HY\u001c\t\u0015`w6\u001a\u001cQpa2\u001f12t.L\fNV%p5L_`\f LJ&\u000b'̀A.QЕz4q\u0019($l_qvCV{+\u001c03BC&8t\u0004uuGYNZH}Dn\fH\n@\u001eI;\u001az\u0003\u0000Ď!N\ni@\u0003`\b8T\u0000mbDHKc\u0001l\u0011\u001b\u0005\tQ\u0018Qg.\f$y\f`\u001cf`\u0006JKI-&^t0?h,\u0003I@\nDQ%H>\u0002Q\fx\u0015\u0007\u000baE\u0002r\r&\u000f\u001fsH\rRI\u0001qH#H\u0015BsFX\u0019\u0001@K(I\u0001h\u0018\u001c\n4\t?\b\u0007?oz}P\u001aV$\u0005Y\u0005S\f>?5#\u000fF],/>J2M(f`̢P\u0018\b\u0013\tb\u000fE]!kv\u001cxP,j3\n(\r\u0018\u0011)zP\u0013nR+\u001f-\u0010${\f:\u0004]i*D5\u0010Fy-^y\b*\u0014FQ$4@0~\u0001\u0005u\u0010\tȨJ\u0015#-\u0011#Ǿ\u0000pȷQƆ\u0001\u0000\u0018dPHz eQc~Y,\u0019vޣ\u001d\r-\u0013f2nHF2\u000bH7\u000b\u001e\u0001<99\u0017Z\u0003j\u0011ͼ&@j\u0007U\u0018MfqV,\u0016$y^\u001cPJ\u000e\u0013Elq&\u0018\u0010Ԥi\u00056%2X\u001a!~MF4\u001d\nz\u001d6/\u001ccQ\u000b!\u000e:<@l*\rB酄\u0001\u0007\n\u001fς\u0005k\u0018*Bz\fDbx\u001a\u0015r\u0000%\u0003\u0002\u0010\u0005\u0011OxTD%%vTF*\u0019MD\bjzPkqIt>hSJ\u0002m1ت\u0016r*\u0006D'9!֋\u0005M\u0014\u000e0aL\u0004c2\n\u000be\u0018\u0002$_E\u0018vlY(\u0015\u0018\b桪%\u000f\u0014S\b2LzX̩=iT\u0015\"\u0000svH\tF!\u001e\u0002_QxZ\u001ddnn(.x^\u0014+\u0013)\n/8Xu\u0019\u00192\r\r0\u0003@|\u0014+g@}\b\u0018\u0013\u000f^\u0000&h\\V~i.Q&>'\u0018x#ZUsY\u0015 `u1/<\u0007:p9H\u00180W\u0018ka2\u0010ukfAFʡ(&V\r7\u001cMCx\b\b\fD˰]%J\u0012\n\u000b\u000e\u0005%e(\u001a\f \re\u001f\u0001E\"Eldߤ\u0017)ڳ\")@$@\u0015捒>\u0010J\u0005!.UC޸\u0016\r\u0019Eh&m̪.PM\u0018L\u0007\u001b>s<>\u0011\u001dL(z(\u0019DŽ2vƯLM\u0003\u000e\u0012u{=y\u0010\u001f\u0006@uy;P\u001e2\u0012\u001bTbN\u0015ȋYGgf\u001eeP\u0011JE(We#-?(VԸ@,\u0019d:\u000fH\u000e$3\u0019\u001eD\u001bKYy\u0019Vi0ҚRׅe!0\u0005\u0003sE\u0006Z\u001f\u001f\u001fz\u000e6\u0015 L\nB< _o\u0000$vVHJLø!oe@\u001c\u0019\u0007iM\u0014\u0016Ƚ\u0019&R\u0011L\u0013KEAYd\u0006J\\\u0004SH?;=\u000bMqa\u001d}RƳ\u0017\r^\u000e䇧xT\u0003\u0018\u0017YL]\nO\u000e]B1wMM\u0016\u00138'$\u001eS]GI\u0000\"\u0001w\t\u0000\u001dODDX8$dLPLLt8\u0006~Ap$#\u0002a\u000b\rp\"(`\u001bS*\u0013qkРƔɛ\u0013xl0,@\u0003CU\u0011}#\"H\"\n3(\n3YJC\u0004eDv܉d?\u0017jNHR<\u0013RZ\u0018$\u0005x\u0018\b+0 \u0012Y\t,tШTN\u0015,Zܔxph4a;d!dJ\u000fM\u0005P2\u0011nQ%jA\u0007R\u001bhxh׺1X:\u0011;c\u001fjh#\u0015SeF\u0018\u0005SH+\\91UNŽ1 ̩-\u001eI朥GF\n1`د%\u0002\"~Y\u0014)\u0011N\u0013)~8\\;ᰀ\"\u0003DR#&\"Dq'Q\u0013\u00129\u001c\u0015}G\u001eݗZV\u0017M\u0017A0*\u0006\u0003|t\f׬X^^\u0001.V<\u001ePw\r-\u0000\u0004\u0019,97Ri`Kl\u000b(\"Em䱄u\u000e+H\u0004\u0015>9ѻ\u00189[㜩3r ʨ!8F\u000eKT5Muҟ!KB*pt\u0007\b\u0005Aky[Cw2\u0000lE\u0015\u0004\b^\u001bжI\tでLf\u0002Ι+#}܏\t\u0010C0NX$7lЄB3EMOT\u0006v\u001a-]ӊfLYJ@\u0014~\u001b+Ap\u0016Sg!c\\\u0012]/Q<4\u0010(\u0005;\t \u0006\rnZщRm'/\"\u0003q?)[\u0015jjߙ<؈N\u0011\u000fP(Z;\u0001NaWoF6~Z\u000bMIx\u0003_‰cj`&&@1xfF2d\u0013LFy(TjϨcY}^\u0007Dc\u001d\u0004Drx\u0001?hP{N\u001fI\u0015jh\r9^\nK\\\"\u001b\u0002r\u001bś\u0011\bX4\u0005f\u001c#v^uUj˖7\u000fA+RW\u0016\t\u0012j4q&N>H\u001d\u001c>\u0019\u000f_gd-\u001f(\u001e\r/+\u0016Oտ\u0011\u0015\u0015\u0003\u0004b/8\\kt\\ns5C\u001d0\u0018\r8t\u001a1W*\u000eE\u0011q\u000eyL\u0000_x`J*}\u001dH\u0006\\\u000b\u0015+\u000e\u000fk\u0012\u001f\u000b\u0014}GT$G\rw<\u001d#M\u000f=GPK Vb9S}B\u0010U(\t+F3(%D9Q\u0002xa\u000e\"H5}\b~z%X\"U`K{~\u0018f7xT(\t7\u0001G~C\u0019bx^\r2u擢SMf\u0013\u0014F\u0018[\u0003_.1TRD::>oU\u0015`DLD6x+\u0000\u0004ct) nLW(\r\u001ei\u001e3EA-˓\u001aA\u0016\u0003H \u0006Hd\u0016/\u001f\u0005DT9?\u0007`.\\\u001cG\u00117X7WcVd2\t\u00108*%\n\"0bo.O\u0017מQPM\\/\"ۿk&\r\u000eOy*;\u0013|\u001ax\"/F\u001e[eX,44&wz'K''2\u0002m>7\u0002\u000bjnWeB\u0015|b,\rZ\u0011Ų\u001f*kvW\u001ekBj}\rܧޭ[jġP+/BX99*\u001d=*U\u000f+\u0006^VyP`ykE&\u0016s4\u0014J\u001e7b﬚q?(Ox\u000fr$9嗉h&$8C.nc\u0010b_ƴn\u0013UD}R*`g\u000e+\u0016FYT\\t0E?\"l?\u0005OO\u001fs\u0017λ}3rn\u0011\t\u001d[HjXy\u0015I]\u0000?\u0006>\u0004n^\u0002]\u0002\u001f$[\u0002\u0015-\u000fT\u00020V\u0002c꤁C?N{Nuk)#\u0007M\u0004\u0014B\u0019{ѾL\u0007Y~ڷPC]TG\u0015㦣Ɂi\u000e\u001f&\tO` S*xH}y(\u0000zK+\u0004}\u0006ȾK\u0002\u0005}\u0002\u0003\u0013\u0002_ \u0004~ْ\u0004~辁\u001fH2s܃˪\n\">g\u000e\u001f0z{lTUw\u0002\u0011(0\u0010%\u0015}Rf,쟩6\rGPd_[7g1+X9\u0002P\u0003_T?b2\u0006dyL\u0019e\u0018eZ\u0016e@)l\u0010Q0ojZm5[^r\u0004G3ģth\u0007c\b\u0018t\u001arr$BȠi\u0018MC\u001bz\nOID\u001aFR*?صTZ[\rV{\\r]\u000b]asQ2vDU)$kh3yjX:qWLB\b\ni\f\u001c\u0015\u0019؍\u001fP;S$.)ƪ\u00046E\b-bk\u0002K0n Ex̤B*D3H2TV\r.\rhƞD\u0012D\u0012P\u0012$q \u001c=!3##t\"\u0001%\u0005Ҷ!\u0006\u001dqo@3@\u0017֐n0\f7q\rTz\u001cNx@\u0014u\nk2LR\nmѬ\u001c(Cm2,(\u0003\u00051R\u000bc\u0016L R\u0013`kA\u0002\u000f\u0017Wı4\u000e:h\u0002+\u0015AQ1)mp\u0000׋1\nf\tq\u0018ˉPܷ5\u000f\u0018Kt$BH;u\u001a`9$\u0003hT\n%HW\"`\u0005\u0004\\Ft\u0019u\u0002c\u0002>\u0006l%b\u000b\u000fs\u0005\u000f\u0003k\fq!Zo\u0005E\u0007g'E\u0011AZV\r\u0013h\noL(oFz^\u000fr1\u001b\u001edٟ4x1\u001eQ%}\\^\u0002H@'\u0004/D/XѬ\u0016\u0000*vAkQ̒WE\u001c1QqHxX\u00118j\u0011>&yp\u000f^)N\u0018AJiy\n)GC\u001aka5H4O8\u0002u跖5<\u001a@y\u001a\u001dI0lvx\u0002\f\u0005Dxc\"Km.\u001cV7\u0013\u0000C|\u001bF^6E^zZ\u0019@O1(EUlH[KMA:VR=V\bXkQ\u0013A\u001a~A=0v#\rsNJoU=\u0000h[\u0011^N*\u000eTL\\uBU=\u0018\u001c*(+OU\\9\u001c'f+\u001dq(Ʉf\u0011\u0002!@\u001e\u001dn ľoK\u000bu8Ot\u000enx\\\u00176\u0013:tћcQg\fjG\u0004'Jdk4@k7\u0011Ka>\u00020\u00008y?ta긯KNѪcvo>lA\u0006E\n.w\u0017\u0002X؀R\u0007\u001bHV{鱁!PfְBCB\u00166\u0018=n:8p\f*t\u0010|ikEG#\u000f;\u0000g\u0012cgrM\u0002\u0005?Z\u0000Dp\u0003\u001b}\n,p>̢\u0012_:w'{q6\u000fDe4@@pSPR\u000e\u0012jMoĉ-(%-¥\u0002\u0007Di\u001ap\"u\u0001a\u0011\u0018\b\u0003c-Dqa\u0002\rh\u0014\u0011#\u0018&2圯*IS\u0001U\u000euC^\u0002]@\u0016\t\u000e\u000b mDt\"\u0000B\u000b%}\b1K\u0017\u000bN\t\\8\u0015\\\"\b\u0007?'/7'_p}\u0007\u001d5\tR G\u001dq4.=\u0004|T|\u0006\u001c\b\u0002\u0000v\rPU0E(h!G!U\u0004Uzu\u0015MO@iT\u0012HR\u001eC[:/\u0003\u001c\u001f<6{L%߷\u00037kpdu\u0000-f\"k-& I\\b\u0011)r#\"YQ`H\u0015z:c&mddʀ\u0014x\u001e_\u00139\u0012')R^kW\"ERg]\u001fb\rZ!\u0017\u0007{\u0016_Q/\u0016M\u0014@s<%\u0007d\u0014J \u0002*\t` ' /ɗPhxRK[\u001d5'UIJĊ<\u0015Ua7O@[\u001e\u0015/h=\rVQ\u0004xG犪*~@>`/\u0007X\u0011\r\u0000H۷x=\")O-:\u0000p\u001a\".TfWHDi+Oj\u0007+\"*B_\n\u001f\u0017\n(\u0000c3}K~Xuq[t?mAܷt\u0000?Ҁ\f\nT:#\u0012pwEɡ\u000e\u0002)dW\u0013kbe\"u\u0003P{l)qۇ؜\u00078wy$\u0014c~rs?\u0013998Y~ExgD\u0004{\u001bX@\u0010M\u0005rR\u00189x*B\u0000]5~\u0010n\u001c\r\u000f\u0018l_\u0011l@l_\r\u0011_\u001f('q0Q\u0017\u0003jDc\u000e\u0002G\u0016}ЅmͫW~4>\u001ci?PieOje\u001f}UCp01J?,V\u001f`<.~RP8\u0010X\u000bZ\u00108G\b?:t}\b\u0007QF+Q\u001et\u0016w@\"7|\u001a{V_rp7e\u000e\u0014}b\u000fL4]P_3\"mBal\u0014/\u0010{lʬ\u0011aAY\u0005\u000es!T\u0005\u0015A\"\n|\u0013\n|A\u001a\n\f\n|\u0014sc\u000f\n|H\u0017PVh1?2\"{,\u0013{'}U]o>o[3\u001c%]l8\rZ\"\\VW\u0001\n|}\u001a69\u001cM\u000e|\u0012'\u000e|\u000e|\u000e|$\u000f\u0015`\u0015\u0001xӾ\n\u0012j_))mAEg(w(S(#\u00191a{lR_\n+\u0004=\u0003\u001cg+\u001bg8dg\u001cց\fLXp\u0012i\u0013\t꽃\u0016r\u0001\u0007ذt-bylU1_j# d\u0005'_\u0002`\u0014G\u001aEfG9W\u0018A\u0014{X\bRB5.t\u0000\f(LEdy\u001a9[^\u0013JK\u001e\u0014kё\f'zd`ݩ\u0000nY\\\u0004\u001b.\u0001)XxO1@!$,^(j\u0016Q@7C4\u000f)!`y%\u0012\u001eJq1J\u001ftd@\u000e\u0016\n,;9]\u0002\u0012<3|vC\u0016\u0007Ub%H5\u0006=m\u001aX:UAi3(`|GXK(K}aˆ\b\u001b\u0014\u000e\u0012[Z(\u0002\u0012\u001f5\u0005\u001dnƫ\u0003RT\"\u001a\u0013\u0011&[sT#ۦs=,>,Q\u0001\b2\"rR{q@@\u000e9Zg^\u000e2B]omH[ptVZh4^x\u0015$(\u0000\n<]Xr0L\u0016k20\u001b~&\u000bu\baN(;Gr\\#_?E\u0012WWc!)\u0004\u001a\\5rB\t\u0012b\u0019Q\u001eWB@z>\\ZUpC\u0016ewU\u0005+PQ5P)h!8ұ\\.1FҬT\nE/a\u0019Fw\u0015X$\u0014cc\u001e=#6sV\u0002\bzL*?Jvc\f\u0006a\\Y\r쭓M\f\u000f\u0003`\u001aE\u0017\u0010Btp*\n&1x\u0003d97Ha\u001dWթlמQZRp@\u0016)+\r{\u001atjJF=\bƠ\u001b\"CJDK2nWLT\u0015R\u0003@\u0002AiA8zD\u0011\u0010n:cw\\OSBeI~-n٢8\t\u000fP?B@>\u0005Ut5`\u001d\u001a¬~lv71Z\u0017{q]w\\M\u00118a\u001e;\u00033pA\u0003E\u001dm\n>\u0019SpQB\\RiU*{u!#8\u0001`Sǻ?\u000flf\u0002nTv\b\u0015\u0006;?i1 `H\f\u0012\u000f#`x\u001e3PT K\u001c@jl\b\u0013Ȋgd:!X2(OWTb4(c!\"6\u0001~W=y_sg?1{l\u0007\u001b\u0000pt\\\u0010#\u000bC\u0004\"GN=(\u0014@6Ӝ\r`ްp\u0016ODu*\u001ad\u001fp\u0012\n!+\r\u0000?\bd!_B\f$>WҰ\u00188܂:\u001bﻕ8>eu؋\bX\u001fR(NA<\u0000\u001f\u0012d\u0000\"rhx\r)ՅN.\u0012\u0011M \u001a-4\u0015С\u0006\u0005Q_\u0013\\+\u0012l\u0017\\\u001f\u000e%\u00198\u00167\b~+3[F\u00065qR\u000fz9\u000bT\u0019]O(>LgHڄ\u0004\u0010E<'!D\u0012ѵF@E9-Ď\fc\u0014:E,O-\u0002D\u000f,Vϥe튖BTgP1L\r\f\u0015}t~1SOH\u0013=\u0016ҢN\u001eU̓0Ayf^\u0007J\neX\\Kfer\u0001O\u0013IK8;qc\u0012\u0002\u0011d5\u001fͅ$\u0003?Yij\u0003\u000eH:S+4$-S0.\u0001@7\u0011\nU$kܧ5\t{lp≸p\u0011\rendstream\rendobj\r30 0 obj\r<>stream\r\n8o\u0016}W)Hy\u001f|eD\u0019ۦDŽ\u0000G:\n\u0019\u0000؃\r̢HgzG\u0019N0Y\u0000\u000fU\u0013޾i?)\u0018}(?A `@H.>r|\r\u001f\u001aм2\u0011>It?fN<_f>\t\nup\u0019J\u0017\u0003+UI\u0013aP\u0005r޾Jh\"}ov\u001e\u0004]_:|>\u0017\u00005ƃ)Astļ#}eO\u001ex(\u0012>e|\u0005 \u0016ʝ\u0000nf2۟#\u0003g)ZM\tm?\u0016Q_]/9^#?0X\u000eܗ=+3\u0013\u0015Zs_UASf\txT%6te\u0012RIϨb\u0016bl_L!w.7q\u001aaO>OOa+o\"U\u0018]\u0002k\tdZm\u000fA}\u0003HU. bXa+]M=\u0015LGp`_$}!E=7.3u&޾Brھ`?G2e7\u001f\u0001\u001c/AX\u001f\u001d}<\u0016Ah\\\u0015\u00054,\f\t`qb̶}gi k\bm'Z}~G*-ۇ\u0011x\u001e\u0003?,\u001d\u0015m\u0001\u00075\u0005YGC+\u0010\u0013Ѓ\u0004\u001f(\u001f{UP?[ȱ\u001b3a*@:w`,&^\"ҾBb\u0010r (\u0011\u0002O\u0014\u001d\rS\u0012#\u0000LI5^\u00067\u0010{Rā|^c!{fQ\u0000R\u0000t2\r`,!\u0013C,]\u0000t\u000e|ws+kUh\fzT\u0018XЎ+xߠp#c)'MG䔞LY&\"t;fv\" \u000eg\u0005yG@d\u0001\u000f%B\u001bt\n[\r\u0013\u0015k0rHpzt \u0001K`z\t\u0014[ĐaUs+]2;N\u0006\b՜\u0003\u0017\\I\u0001 \u0015\u000eTF3x?O1\u0001]\fXS\u0013vG\u0001$\u0004cQ\u0017\u0014\f\u0017W0gBZ\b\u0011z\u0015\u0005[\u001724T`&0c\tָt\fcr8ov\u00030\u001e\u0006`\u000elAF\u001b\u0007\u000f0\fq\"v\u0005\u000eۂtp\b\nRQ\u0018:{]6\u001a~䱅^9$tH@*\u00021Q\u000f0^+,\u000fj9RU\u0011\"\u001d8)T;`]!?un'QJ\u0002y1\"\u0011\u0003pX<\u0010\f\u0019н0BTci\u0010$+9\"z\u0018JYC\u0016\u00182ѓAU,\u0012aEhľ\u001fT!qǾ6$!-W4@\"L\u0010#ӀZ_فǨVI\"\u0014\u0004vУ\bBD('mX\\&f'j\u001akK\u0005@Zx0`c\u001a\u0003T$\u0018\u00108W\u0003j\t\u0017 hh$B\u0006\fF\u0018\u0011<\u0017;\u0017'؃\fWތ囐Hdnpuw\u0019D\u0018\u001eyij\u0014a\u0017{d4\u0017\u0016gN\u001be\u0005>q[dqdƩ<\u0000lg]Sʼnnj\u001dp+\u0016q@l/M$AГzFHx\u0005\u001a<\u001b\u0007;\\^*G=>\u0018\u001a\b$)kbeF\u000b\u000e5y_t 5xLB_@ܬŽqb\u0010\u0019\u0019\u0017 \u0000~H\u001e]%u>\nf-\u0007/D \tWA\u001d\r\u001enjc$\u0004Cqz|\u0015\u0017rF-aM@;\u0005eX4 \u0015'K'lTׄFZSAJѾ&9\u000fu;uzv9cb/\u00051P#}~?ͱ&HE\u0010\u0018@\u0006Gx\u0014<\u001e\u0003\"\u0011u\u00142=\u0012:b\u000e\u0012nDyV\u001c\n\u0005/\\IE\b$/:\u001e\u001fXE~\"z\u0003 i\u0014/\u0000!\u0016A*e:0\u001aLiU\u000090ڴJv\u0006\\\u0018D|w\u00131X\u001chBYFM\nx\u0018v8@\r\u0005YZٽ'ŋvXN\u0015\u001c\u0014hMZ\u00169LkrL\nD[MŦ2\u00048ÎP=Nb=\u0016H\u0011j\u0017@[8*\u0013zJ\u0016\u00117$ĝ7\rFޘ\u001dT\tw\u0016c\u0011]U\u001c@X\u0017\u0018T0ja\u0015It\u0001I\u0005%Kħʧ\"\u0016uH%1~\u0011ġChYF\u00069h\u0005@t\u0002YI*Nsbu\u0011c\t?\u00002b**\u0003UT\u0004!U\u000eF!\rC!\u0015G\"\u0012P\u001aTʲTA^ۜ$@VN\u000e8C)\u000e\u00191r6 )95\u001d;n*\"w uKFmc-@A\u0017\"\u0000-6e\u0000~ιz\u001f5\u0007\n~\u000e:\u0012\u0012\u0014rf5LHE\u0005z#BXzݰ^-<\u000e\u00171|f\tĨ\u0011\u0016[jHU\fRe\u0017w`/<\u0015i5{\"vq~XR\u0001)㫘!-,ao\u0010\u000f&\u001bD\t\u00002\u0012p\u0007EI\u0016:\fca\u0015\u0013\tRtłY\u0011Iۍ\u0006\u0013y\faAd$K=sI\u00052bU߾3s]' \u0011FG[l˜%\u0010J\u001bUۄ\u0002\u0003\u0012`s\u000e\u0000(-\u001eǦU\u0007\u001d@Ӣ\u0015&2}q\u0014Q\u0003\u00117\nQ(T\u00020M\r+,B\u001cLd?j\u000b\u0003\u001a\u0018&Ԍh<\u0016\u001eRgg2A/4>\u0016=fkѶ\u0006TJN\u0002\\f|\u001d9ZSgF#B=(\u0010M d$k(CX\t&H\u0013Q\f\u0002&Rb::A\u001eݎJ\u0016LX+\u001dZbr-B\t,/\tJ\u0003S$d\u0004a©B#Ҥ0[\u0000Bb١1IᢶpO~`u@nf\u001e\u0019\b \u0002@ \r@+*}\u0012_;z;\u0006O~r\u000f\"\u0016Ht\r1\u000e\"A\u0013٤\u000399\u000e\u0002! y\u001e\u0014#.X\u001dg,}6sffN9NC!\u001fAؠ\u0002!]Zi\u0002 #ya~K^'\u0016zÒ\u001e\u0001k :c\u0006O\u001c\u0010𧓸$ q\u0015\u0001\u001dI\u001c\u000fbn\u0001>;[>pv`\u00069m0``>\u0005_Obj\u0007C\u0001:C'%b\u0018\u0018\f2VȒP\u001d\u0007Cb\u001a%0hg\"2\b1D\\\u0016\u0007`gxD\u0000;i\u0000v\u0019\n5@\u0004KJ3\u0014{g\u0014\u001eBv&b\u0010ִ\u0015/\t\u001dߠ'B\u0015BtQ8xzAȐ<\u001a\u0011gr5-H~^4IDJB\u00162C\u001e\u001f\u001b\u0017\u0012\r`/\u001al\u0000@\u0007\u001ddK~%\u001b~p\u0011j})+TVԒ\"\u0003\t)'|m\u0003\u001a\u0004W\b]D\u0000\u000fIН yם<\u0004ɥu0*im\u0001:STA^acH\u001e\u000e\u0019}/\u001d\u0019\t\fH劣\u0000/^\u000b{LJ#4\u0007eH\"\u0014J $n(939N1\u0000f?.\u000fF+P\"!mm\"\r:Ru\u0019UwQR\n򘧞*JX\u0010ĕ}W_D)\u0002]bk\u0000;&\u0000?\u0001\u0002D`X(\u000ekS\u001eÜ&zʠVݷQł:`g\u0012\ndn>|HUX!Z,h.*-\u0011\u0005AQ^.h\r5\u0012w\u000f\u0007\u0015QD3\u0015j~,\u0012\u0006faD+R8ƺ\u0005\u001aͥٵ,/\u001c=k\u001c\tF}U}/iPձ\u000e1b\u001ew\u00028_ʾYe'\u0001fxT.(\u000ed?\u0002ȾǾ_ }{BIa[\nx\nm>b\u0006,3\u001c+n\u001d*c\u001bTG38i\u000f+\u001c\u000e8\u001fJ}eB\u0000\u000b\u001e\u0003;[\u0014u0<\u0005%brZ2\u0013_]\u0016\u0000\fd|GFr\u001cYj\u001dY\u0002rd.vdNđ5V\u0006-P#\u000bi#s\u001d\u001a\u001an\r@\u000f>\u0005y\u0019q\u0019Y{ҫiMfM[W\u001f\u0018dp՘]1\u0017\fPV&B\u0011ɄF\u0016\u0010\u001a\\\b'JT\u0013\u0010\u0015<@\u0011Lf,CfK^\u0000R\u0012#\u001b\u0015^F\u0006riV\u000b5\b\u001ak,cn3wrKl[|b]\u001f.\nl\u001aJb.(\u001a\u0016DS;yYVUG\"C?\"[LZ\u0016\u0006`\n\"c9EA=c\u0019\u0018\rvyr\nEV_\u0014\u0019\u0015\u0019{\u0012)\f,Rd\u00158=\u00040\\s%\u0015^\u001b\u00043ʢƲ0M\b:N\u0003d8\u00002(\u001e3ne0\u0012\r()\u000bD\u000b@\"S?Ũ=Y\u0010{\"KtD\rD\u0012(\u0001Jd\tNdnd\u001e;'\u0003=Q)a6S\u001bI\u0000(Hp€Bx\u0002e\u001d^JN#=\u0012#\\ Z.`_~I\u0019\u001bQXjr\u0002O=\n2`P\u0001?\u0013`\u0014X\u0015\u0011L/pi\u0012\u0004\u0012!~)\u0006,4R+\u001bYDjP(\u001eU\t,lY\u000e\u0016@0\u0007\u0007Y&I\u0014)` tx!&\u000eT²|ء!cN\u00111cǏ\u001f$c\u001fGVr\u0000\u0018ϋdQȘ`AE=H2J,r\u0016U\b^\u0015u=4j\u0003p-\u00146YS\u001e\u000b\t:LM,*xl\rl4\u00008 &\u0016½ڂP\u0015\u000ei5\b,!ʠ\u001d2J\u0007R\fP:d!D\tGd2SegT#f (I0u\u0012\b\u000b+q.b3ϗE\\\u0003K8VSű@T\u0002Q2\u0014\nR\u0004oV[RH\u001e%Ǣ\u0014 X\u001a\u0017\u000e˔\u00121\u001e\rOs?\u0010\u0002K\r\u0019\u00048R\\e\u001c/#, VI\u0015N.!\u0005˩zy\tG{v\u001a\u0012!#\u000e\u0001\u0003A\u0001\tA\"sP|x-^7#/C\u000e͗Aa\u0001\u001076'iƊ\u0003 :p\r/t)|x\u000ebр\t\u001e:\u0011\u0002xL\u0012\u000fR\\\u0015)5\r*]8\fdD\fo.r\u0011\u000f\u0013p|;y\tpL\u0005CN\u001b\f6N\u001b\u001eW;m\\F[XPf\u001c҅Di\u0002=jڎ@`7\u00120Y\u0005\\'2\u0019\t^\u0003\u0014BL\u0012R\u0012Ҙ\u0012H\u001bN\"K{.\u001c\u0016Ȩ\nQJf#\u000e$𡒃d\u0012QR|LB̅ҕ꒿P8YR.%c]JR-%\"协R!xD@W\bF {?\rՊt%G &P<~DatB8;4fd\u0019\\[\u001a\u0019FБ\u0012ZY(Tn2d\u001cT\ra, :2y!\"U椟.\u0005P׸:Z-M\u000b\u0015`ldLj\u001a(H\u0002\u001d\\mʔ\u0002@\u0011\fGbJs<4\u0018[˻i$\u001c)d3ɺ\u0005\u0014CP\nh\u0005\u0018T\u0015WZx-i\\\\,sDpKa\u0012R3\u000fŹ\u0003Jh\u0014\u001f)q\u0018j$^UvVcȅwi\u0013T#H,\u0017ǽ\rGcMH\n)5!Q\u0005\u001drIB\u0019)a+Q\u00008\u001cSIivł2c4/17\u00185rd4\u001ag(\u001c88~\u001a^\u0013\n<\u0003ա|kI?lD\u0013ގ\u0006\u001dPOgO\u001f2!C՘vX1ܕH\u0018tW\"Qʁe\u001e|1\u001f*\u0019y\u000b*:IZ\u0010V86\u001ex\f16za6H\bupͲ\bJ\u0013qs\u0011/\u0011s\u000e'v%\n\u0010~:\u001e\fLazh\u0002@\n\r\nvblc\r$\"0\u00106žh)\u0011VR\u0012U,BE\"\fr4pY\u0005\u001cLe\u0014q\u001eu\u0014;\u0012w8\u0003!{y\u0000'\u0015\u0018t10\u0018\u0004\rC\u001a\u000fj\b:!P;]\u0014IH`a4*\u0011I\u001do,\u000bA?[t%#t\u0004{*\u001cJ\u0016^8\u0003uJOn3\u000b, ҳ>̖͊\u0001P\t;=У'Dߋ\u00003}ZNN=\\\u000b\b\u0017\fv\u00012Y, \u0000HR<4q\u0000xS#\u001c\f\u0012D\f \u0017\u0006\u0014E^d_mE_Y]\u0019%{b6S\u000b<~TsPۨ\u0000=\u000f\u0006UP~\u0004ڭ`/p\u00007\u0018;!\r1`P\u0012:N\n?&\u001fBT'߬]\u0007Ҕ\u0002_k8^{*w^;_av](k\u0018D\u0002ԙ\nETk:[\u0005d\u0011;;}\u0010XhΥ\u0012ZG\u0016Ջ\u0006JH6\u000e&>fc.G\u0007myTTQ\u0006\u00100+O*\u001f\nK\u0015ni7IZ\u001c\u0010\u000bW^.\u001f[d\u000f^cD{|п~\u0003׆%nTku\bu률+\u0012.zy\u0004c߾.޿K*[&U!dgNo2=Ԙy\u001ed\u000e\u001d\u0005\"6\u0000SR\fP }\u000f|}w$H;P\u000b澫@/)\u0002pwe.2+tQfâ\u0006#2¬\\PM\u0014\fEh52>|\"@R\u0006\u0014ǒN4^7H!؊Ca\u0006\u0018*UV\rzkGə\u0016\"̾FXfT+,\u0016\u0019ё\r2W#8Fi#CeF\u0004\u000f\u0000Hf\u000bKl\u0015HC%^\u001dBJ!c\u0019@e\u0018{q`숲79M\u0019 m1zndЦ\rK#S\t.lLs\u0011d\u0016r\r$U\u0017n'x\"8Of\u0013I3JsfKA+2\u001f\tx8NZ\u0013.Ll1\u0015\u001e\u000b\u0017b\u0000KBm5u C,CJ\u001e\u0004Cj6$B\u0002В#\u0016!yՍ$\bh*\u00115|E?\u0002\f\u0003\u0000F1+&gδ`\u000e\u0006\u0005i\u0013$\u0018\u001eˤB,FFt\u0019\n\u000b3$\u0019\u000334_ KK'ujh\u0011\u001au8S̏qgB\u0013Hf>\u0003X'\u001d%\u0017'4̅`\u001e$V'\b>Ĺ}LoES!$\u0014QA񖘰,Λ\u000b-j%Aq5\u0013w\u0005RˣD\n\u0011֐oL\"!+-{,UWV\u001b!;=:\u0002h\u001cG'3\u001cW#+^\ry!NI:\u0007\u0004Dy^\u001b\u0019\"-E^Qf♔g\u000fj/kfc \u0003_uӕ}\u001e7泠\u00034?\u001eYL\\ʶ*ay;(%1H)iM(mt\u0013\"\u0004e!z)k\u0002\"\u0003\u000ey6ѲX2+fUR#\ra:\u0016meƉ%{\u0012ǥZ=6.$\u0010\u0003IB{G7e\u0004Ej\r\u00184&`Ф@\u001d@\u001d0\"\u0007UL\f\u0006\u0003<-\r\u0019\u00144y\rZJf2cXWVUa`_\b0\u0019`8W\u000eul\u000fkOA7&g`<9\b$:]XtV-\"qJِQVg\rq\u0006\u000eq٦?&\u0005!ȶ (%鮩pY_:u#Aa\u001b\b9S9sb\u001c\u001c\u0011$ PL\u0019`e\u001e{\"~-H$QB *#st9D}a2}p1\u001dC\u001d\u0005{\u001e7(o\u0011\u00173\u0003\u000e|PZTs\u0007\u0013A\rfך\u001c;$3wAe8}%w#wNɾ\tɾ˯ȾoȾ_ȾYd\t\b*@\u001fÔ\r`p2\u0000g4\u0003\u001f\f{U;>{Ewʂ|:1{+;.g w\u0014\u0013{${\"dǼ-\u0013\u0001\u0000=f?#\u0013`O\u0006 ˌ\t5\u0012eڔD\u0001>Y9Y`\u0019Gfp#\u001bFv(-ug#r\fL%\u0000uA)(n\u0002\u0004pM\u0012(\u001e\u001e\u0010\u00029\u0011ur(2S+\\ʑQ#[\u001aG6\u0000\u0017k)\u001cY\u0000\u0014:2\u0017\u001a:2\u0014#БOf\u0010\rJ\u001f<.oN7`\u001c_+7G\u0007\u0004H\u0007>\"&10\u0010\u0010;B3Le\u001c #7\u0007G&ß#\u0000KF\u0012QL>F9A:\u001a8\u001aF\u0001 3W\"3U\u000bEf%\u001aEf JBԸ@Qft]\u001e\u001e/&KdEW3\u0016\u0001mZr\f$־Ȍo2,6$,\u0017If*Q>c<\n23\f\u001dB\u001eV\u00066:P*\u0003\u00198ix0C,{8\u001e:\br\u0001\u0014Y,d\u0005\u0000\u0015\u000f y\u000bH\u001c+d\u001b|\u0018=h\u0003{-A:E0qSq\u000ei+) <\u0002ŧ@#0(Cq`C~Fp)E\u000e<6\u0016>\u0017\t\u0001Ŕ텽\u0012\u0013\b+G\u0000\u0014y`2\u0012\r\"T\u0017EongŴ6\u0000rxrxÌ=a\u00006\u0017CG]B\u0006\u001dX\u0017\u0002\u0001\u00153i>\u0005H\u000b*-\u001c\u001dHL\u0006A\u000bW\u0001\u0001\u0004\u001c\u0019\u0007,m3\u000eN;4\u001fK*8\u001cMՒ2[_k1:DZUj:]\u001eP\u0018|*\n:&[M\u0002w\u0004e!\u000eH3\u0012/ h\u0006j\f\u000b\u0010\u0011\"eg\u001e3uudU\u0000\u0001\u0007|d#\u0000\u0010\u0014Q\u0018`>˯Z\u0005ju\r%1!VYl2_\u001d~MC~)\r\"P\u0006\u000b\u0000$F,;:/'qDz+\u0002)\u0013`f\u000190\u0010o,5&\u0005D)^J4\u0001K\u001b\u000e\\)\u000e\u0016:\u000f[5\\V\u00051\u0005\u00180U +l\u0010&oCD\u0010@8\t,>\u0000 #:A\nl\u0006@\u0019KO-$̽A\u0016\n)~_Lw\u0010!nJ\u00079KwA0\u001d'D*t\u0011\"E]\u0004DAwB\u0017od\fRf^\u0012\u000ek\u0010\u001am2^ჲ@\bc΄ \u0002󣘯/7#$&';B\br?֋{\\\n\u001d6x=\u0016G\u0012\u0012|H\u0014C\u0014\u001eʀSp\u001e\u0010NavXNՓDab`\u0011d!!o\u0007#\u0001;C\u0000,2P\u001a7'lj)!G?J熸\u00156OL\u001f5NB$\u0010\u0015@v=a\u0019٥GEnRP\u001d\\C\u0006͇1UdEQۍ:4H\u001fmpj\u0012QaȔ! \u001eW\u0016m\u000f\u0010AK2\u0002\u0018W)T8\u000bƒF\f)62\u00044\u001e)89q¦\u0006ˁ1E\u00020ք\nsVO\u0007\u0003\bdq(*)/f\u0019\u000fO5(gPxNuɑ; ҳ\u000e\"E5D\u0001f389,yTd(\u00001Un\n\bx܏\u001a:1|\rR)\u0017dV\u0004)]H{\u001aiŝ:LH @\u0010A>~[~h\nt\r^cA>\tfcV-4\u000f\u0018\b\u0006%H? \u0019KJC\\F4^cji8\u001d\n>mB\u001f(\u001282p/\u0004.u* xLcq>\u0015e΃`YJe\u0001L$=&h2 E\u00071S\u0019|\u00060щ+$1r\u0006\n \u0018+0x$ˋmpUhdVЄ\u000e,M!U\u0002NJc\u0013].|p\u0011\u001fy)gd4z6\u0007\u0015=\\>,r%,$겐\u0010DUV\u0012QN\u0013NR)V$/+45f\bAM\u0003\u00075A\u0014X\u0004g/&J\u000b\"\u0003@Bu\u0017\u000b\u0000kÔ+\u000fI\u0004l9#\nF\u001cM8g\u0016Y(%t{\u0004+H*l\u0003=:ny `\u001dȏ\u00073S6\u0015QkJ\r\u001ad\u0005:\t2kͰ[4\n简\u0016\u0012ıX\u0002\u0000ےs6KrLLPd3h\u0018\u0011=\u000bE=& t\u0003\u001augyBkA\b>ڹ*d#`蝬\u0010e\\4\u0010IA]\u0000\nhK/Jx\u0016᝕\r\u0002\u0013c\u00195\u0017F'D̝35e\u00072Oh\"E1XV\u000f'lVzz:\u000frk\u0014/DKJ\u001dY>m'7\r\u0012\u001df\u000bbwH4\np\u0018\u001af\u000bI\u0003OQQǘhWJ݌ETY%c\u001dhm\u0010p\u0011Hr\u0002H\u0005\u0002GLS<\u0013Fs!Lƶ+Mz\u00146\u001fHvCpk(h\u001284\u0005jA\f*+\n2{NT>lf\u0004\u001dmfpr\u0011|]rd7\f#i\u0005\fT\u0013\rwl5\u00074\u001ayC6\u001f˨0ͯ۷d\"D\u0018mD \u000f.>\u0012e\u001f:[\u0017e2e3\u000fZ=F\u0002?h5\u001dHώ\u000e,ucC\u0006&;?Ux,\\Ra_8\u0014`5r\u0018\u001a8fJt0R\u0017\u0013\\Adb1zE&\r'\u001fi\u0001ѥf\u0017ˎFi!\\WB\u0014\u0012U8\u001f\u0005N[VkV{C͹\n5\u0004\u001a=\u0010*񘾉\u000ej\u000e\u0019@1\u001crJB\u000418\u000e,h\u0002j~<\u0015&_(\rm\"^ǒeC\u0000 崡tXb\u001e!\rL\u0012.$9\u001f\u0004\u000e\u0003\u0010dڕNQ\u00134Ϊu\u0007=\u001aS2\u0019\"\u0007ڋw7\u0001!E\u0005#C\u00134t(Tzcq\u0002Dm\bHw\u0011\u0003 s1|ɨEIEc)ͷ{V#Ϛq:W\u0018k=\"bł\u0001m\t[\u0001I>2\u0016S\u0012HC\nBG./#\u001eHbD\u001ct'\t\u0014\\$'q*\u0015\u0002r8W TӾ\u0000\u0010\t|Էu\u000bij=Dij@W\u0005Ě1})\u0011t9G`7\b|.1\r@\\\u000b5JunJ*tw4w\u0002/w\rխD,?$\u001eJ-\b6\"LV5(}E\u0000:\u0001\u0002\u001f7\u0002\\\u0000+}ʾktK;XA}3}_}7m}\u001d/ww\n;5{]\u0018Կ(=vL=D^,_byu}\u0007xU\u001d\u0015W\u001dt*S\u0014P=!{xNc\\b\u0000\u0000}_$o$\u001ebH;\u001bGBFD.U}?ɞ}'ҿP\u001b\u001e\\]t^;^\u001c\u0015G(3m\u0019%ˬ3L~}\u000fED>11 ʌԹC\u001dc\n>w$\u0005\u0000&(b2\u001e3\"\nW\u001f2e7%U\n6\u001a{)ͻjL\u001bN\u001a\u001f7OSx\n\u0017΁ICa\u0004u])@]kD5oi0Vʐ\u000f<\u0006aA_8ZA8(\u0010Q\u00132HD!\u0016l_RR\u0006<^\u000e4l\u000bŤ\u0018\u00065/q\u0010\u0014g\u0016/\u000fOGΝxr}\u0019\u000eB\bv()!\u0010\u0010Tڃ\u001aq\u0005d:\u001a;!hXf\u000fzI=WNV\u0010\u001e/\u0011!xIj\u0011P\u0002C1 P\t+H\u001aV0\u0002Q\u0002t\u0003SOM\u001ajB-̌B\u0015\u0001EmD\"FI7N4dTxz\u0014\u0010\u001bA{C3!U\u0007qb\u0000\u0006b\u0010!\u000eM'Hɒaڹy\u0001\u0011\u0011)-Hf\u0014\u001e#\u0013QhjYH!\u0015qs\u0000\u0010EF\u0019\n!4^ ޣNAk-\fʱ\f%û9\u001c€pkЬܘ(Aƙ \\Rs-\"Ew4\u001a\u001e\u001bPx,tjZ\u0006C\b\u001d-(\f'Z0?\u000f5Y\u0004LI\u0015p\u0000ĄS~\u0002'\u001a\u0005K(\n\u0017N\nXGe2\u0019)B#4\u0000\u0002\u0015,Q[<\u0018\u0002ԡ\fι=31QJ\rC\u001a]F_K\u0006#\f6k+fQ`0EF^\u0006&5\u0011=yW\u000f\u001ap\t\f(\u0002(e@)L)A\u0000\u0003Y\b\u000e\u0012\u0001)o-\nZ1}1\u0002\u0003u'W\u0002\r1Sa\u001dv<\u001d8S\\\u0006Y`\\h\u0003&d+L^j\u0003͐PҮrЍΙ\u0019E[rᄗ%\nq01UrI̦ =%\u0011`B\tR\u0014\u001e\b\u001cY\f8\rr8v\u0010A\u0017\u0017eA\u0001B6SѨ`\n&\u0006\u0001Ax,0ɸ(x8g)\u001bM\u0017z/kꤊij)O\u0018x=\u000b\u0003\u001fj鵲\u0012W2T\u00182$4\u0011\u001e٘\b{$:\u0019\u0014$z'D\u0017Rm(p\u000bR/\u0011VScAt\u0010\u001c\u0016JP]r\u0004\u001aeC\u000b8\u0002xW\u00028\u0017\u0002\u001eK'#U^$TYUnME]CV\b, B\u000fY\u0000@\u0017bB\u0011\fHyd:\u0019a\t̐\r\u001a4Q$5Z|`%\u001bi'ծ@\nQA|d\u0007\u0003\u000e:5u$\u0013\u0004p[ʴ<\f\r\u0002 n@l܀.\u0005t؇.f1DgLS\u0019\"hp=i\u0014eѷݤi:s4_ǞSE\u0010ށD~0V9c\u0010τ\u0001a\u000f֘ꣲ\u001c\u0016BbBC(#Ҋ3\u0000&g^&g2L+\u0000D\u0014?\u0013`HԵ4\u0006Dqr\u001d䀶X\u001d\n)_걘[V(&1F6\u0013\f+Nq\u0011\u0000)\u0002\u0006\u0005Q>Xkc\u000eܮ*VK\u0016f\u0013~I[\u0000G\u0017T)T{3DQ=\u0001T~\u0006\u0000w@\u0003Ŋ\"\t`>4]적*3͕{7%u\u000e\r\tv\t-\u0017J^;P1\n;\u0004\r\u001eTU\u001a4i,\u0011u<`Gv\u0018PBKE\u001cqm>\tM\u00188\u001f*>\u0002QJ_&;P\u0003\u001a\u0014FնU++c٫Z\nBH)׆:@\u0019.j`GCǶ/C9i*f:\u0016\u000fԧ\u0011]!\u0007\u000b6c딍\u0018ٵ1ErGnI\u0010\u001e׎C\u0002G6\u001fV>ƃ\u0015Ϧ;\u0000\u001b֥\u0016.=QWn%\u0014n^\u0005/E%xrXH9'/\rv\u0001\u001f\u0012=L \u001e8fzi]?\u001dDA8ܮ9H%,}CS~NĜRQ,\u0004\u0002u=\u0016@u%.z,I\u0001\u00069\t^\u0011B\u001dďCYG<<\u00038\u0010gι̂5Ê\u00075y}2$$Dy7ó<6\u000e5.jio\u000b8;:\u0003WDF\u001el2i_\u001bxΖ\u0000tMk\u0012\u000bD&\u0000\u0006ZVyA g\u0018|çq\u001eP\u001fBb%ԟa\u0003U\u0006d\u0003d\u0016\t {.P萋Ȣ3\b$G\u0010\u0006R\u0006񉣇\u0018E\nŋݪf{Lirm?\u0014s\u0000鼑G@A\u000b.\u001eN!r\bZ\t'\u000e\u000e-8wR\u0013f\u0018\u001as\u000e\u0011\"/ktv\\L1J܁4<'3ɘVt*1Q\u0016S\u0004R5JutJ\u0013\"KEIX$J+\u0002Q^ WG\u0013\t|\u0014A\u0007~ĥ\u00076h qh?\u001cO\u0000o\u0000\u0002c)\n|\u0015$\u0011yB\u0001\u001f\u0019J\u0001d()T\u0014(alV\u0000'Ӫϴ\u0010:\u0019jᬋ\"~\u001a:q\u001d4yxјG}OÐ}7P>dqoH(\u0002{a\u0002w0`\u0002_`\u0002_w$\u0012RjaT\u001eSX*'U\"\u0019Wu\u0012\u001a\u0007\u0015@%=f1^fe#\u0019\u000b\u0014ڳTUlG\u000bkkW7>Ix^H\rേ5!\u001bfebbh2\u0012%B\u001cXw!8\u0012g\u000f,n.\u0000:\u0005`GA\u000b>\u0019U\u0000v\u0007[\u0001\u0011\n>\u0015#Q\u0000R\u0000\u0014\u0002\u0004`1\u0013]\u0000;\u0004\u00005ڽ\u0003}}-~kD\u001a쯸I=zqO\u0018\u0006\u0000;0\u0000\n\u001c`i/YR\u001d&UϠG\\.S=j~\nn{P\u0013cJ(\u0007\bo&\r*uZ_;k_;K#ds_xz\u001eX8Ͽ{Tw@wR\u001dE~Ϳ?\u001e\u0015H{!\u000f@ oyDו]\u000b\\X>{,\u001a5}:~|\u001bF#.\n\u001cE\u0001D(2]2K7\u0015\u0006ס\u0014\fur(3|O\u000f\u0000:m:

\u0002\u000b\u001cNFd+!$\u00058RTb/a#1(3[(3(3m@Y(\u0013]Y\"(3M(3\u0014'QfB!\u0001g\"\"AV\u001b?\u0002t{\f\u0019r}\u001d!_p7\u000fLI\u000e5}\"#\rART(\u0010,/Ž\u0002{\u0002E3ouͺL$Fyl\u001b21ojJr\u0003bKThZ\bm&\u0004S`\u001dw\u0010\ngj\u0007(O\n\u0001\u0018HH\u0012¡D\u0007r\\\u0016\u001e\u00144\u0003YpS}i:u\u001ajUM\u001aL86JU/\u0005\bˀCi:\u0018C2a\u0004\u000et_&=\u0012677\u0000ߧ: r\u0016\u0002բX\t.$\u000e \u0010\n\u0010\u0005\\\u0014A\u0006H@ʬi-eM\u0004(}d:.~G\u0015Il@\f\u00124=-lo0寑mE\b\u001cDKZ \\X}P\t\u0018{\u001d\f>\u000e5\b\\4Q)\u0013`(ʺ##q\u0013\u001eSZH0u\u001a\u0006\u0002\tċ3aU\u001c_D3O\\\u0014v3\u00023p#ә66sGAO I\u0007Z\u0006[!;i\u0014IC\n=pRH@\u0001\bD\u0017;TF\u0001G\u000b\u0015!(l4P\u0010\u0010H@\u0000\n:\u0000c\bu:Ø,\u000e\u001eJt:(VҔPp.$?o//r8Ա\u0018a<折\u0018\u0013\u0005\u0012\u0000/)MI\u0003r|6\u001biKFn\u0015iLpk{&$B[Vxu@S{!Xi\u000f\u0010\u0000Xµ\u0011\u0012\u0002\\Jl\u000e`\u000b˂\u0013G\fT䂐\u0011b&\u001b\u001eI|DLI9\u001cFSC\fΎ04L\u0006\u001b\"\u001d#ylp\n\u001d\u0014s6%\u000fREC;1pvB8eKS%&/\u00133\u0013\u0003=Q:S|E\u0006^N\nÈP0\\j^\u001eS\u0019Cy%\u001a]\\*\rM+)\u00044i<8\u001f4mwn\u0018L\b\u0015k8J\u0003V\u0016j\u0001\u0015\u0015 Y1$&c`\u0015\u0000\tctLPLED\u00160\u000bj*2%\u001c5\u001d \t͚4ڭm\u001a%t\u000b̖wT+${,t\u0019Mw\u0003@\u0007C#\u00023J%8c\u0007V!]FU]\foʻ\u001cޔwA\"BewBx=@ccV\u0003d\u001friZ<\r^)T\u0004s¬fׂIk/l'v!UC|w[,2v\u0001J+^\u0018;\u0014*k\u0011%J:&SQJ0!\u0018R@&\u0000h\u001f\u0019ΑydlHΜyY0a\n}:`-ٷށd#\u0017(ck]N5v\u0018x\b\u0003/\u0004J~\u0004\u0012E\u001c[$ӜHQ~)8\u0000~?\n,\u001cM\u0001q4\u00078=xpqN\u0012\u0000~@YH\u0005N>1M\u0015Q]^CP/N\"\u001b\u0014\u0002hG\u0014Ní}9-7\u0005\\'E\u000b\u0018y}'e\u0000\u0003=V2eh=x\tmlJ\u0014:qnz}FE\u0003\u0012\b\f\u0015I,QY*\u0004rDԽbH-?\u0017s1KZ\u0003&\u0016*zOYE\u0004CgHA\",9I.:J\u0018@.B@u\u0014PpaSJi )E.,\u0007\\ǰmz\u0014uA\u001c@՚uA\u0004Llުr\bTOKn\t\u0014\u0004]d`\u0012z\"ߚx,Nt^s\tR_n\u0002}\u0006p\rXRP\u0012IyunƑ\u0016ڻ\u0006}-\u0015\u001f،XQܴe臽u|#1I\u001e.CO\u000e\u001c\u000b\u0006L\u0006%%Z\u0015\u0004'eCt6{^\u0018C<6\u000b.},vN5\u0007\u0001ةB{\u000b\u0013\"\u00154n\u001a1EH\u000e]~a~W p\u0015l?1l^\u0006D3O@V&Atm)frEd0zx>\ng\u0011;2Z\u001e@\u0015\u001dV(\u0002h\u0001\u0001 \u0018\n` \u0018\fc'\u00003\u0014@\b\u0018nj\u0003\u001e\u0014\rvNF0\u0010h\u000e\u0002`d\u0018\b\u0000\u001d\u0000\u0000\u0010\"\fA\u0000\u0000\u0001\u0019P\"\u001d$;L4FB\"La/\u0011f0p\u0005\u0011ˊ,\u0018\u001d!\u001f'a\u0011_ʁ(\u0001U\u000b\u0014[9E5\u000b'\"hhXi,V\u0019js'Ԋ\u0003-*$ɪ\u0004Uŷc\u0000\u0016v\u001f\u0001]z\u0003\u0006`<\u0018$i.\u000ev\\\u000b%D*Fi\u0006˺\u0005P\u001cc[rܪ%̆];_\u0014X\t\u0018\f\u0016ö2R–\u0012\u001c\f+W\u0005va\u0003\u0003~\u0003\u0019\u001c\u001fے8W\u0015\u0019ZTo;=\u0002g\u000eD|ȥ@\u0001p\u0006 \b\u0001M\ri!\u0018\u001cU`9SC$@yUpǏӧS\u0007>P&E i_&L.k\u0011\r\u0017T@\u001a\u0015\u0000\f8NՃPc\u001fυ$\u0010O\u0013w'6y2\\\u001e`\u001b\u0013FJsOD44'\u0007ƿkh,1\u0017\u0014g#u\u001a'\u000eeXU.%jGV\u0000JWҮY\u0000R\u001b$f\u0006\b\u0006\"N+Ȱ#|\u001e*\\5C\u0013ys%^Y\u001da\u0007ۙF&\bt \u001aD\u000345l=\u0006Di_WmAu({U\u0000\u0017\u0004\u0019\fVĪ2d[v,!gm<\u0000!$R;A\u000f)r:\u0018{\u0004)\t@e\tDڄ4XQ\n†#:w:#A\u0012]\u0007\u0006UT\b&\u000b\u0000\u001d{$2Lpe\u001a0WHaĚ\u0003I\u0004\"\u0003\u0006\u0016nq7e}\u001a\u0017QV:<\u0011\u0014D\u0014`\u0013\u001e(; l;C:_\u0007\u0015Noy>8mNX8\r6T\u000fu1|\r1BCeTiC\u0015ĭ5?\u001a\u000ed~\u0016Huc2\u001c֨\u0014pԇ\u0007,fA\u0016X/\u0012\u0015:\u0017W_]$Otz(J\tEb;\u001cؐ8PTZ`!L\u0007'oH\b\u001d4\u00103:P 1F\u0011\u0005!@n]\u001dxLB\u0001׈N4p]8M\u0017?vr\u0000GU\u0003h3:34`O\u0012vaQuhBv~Hg\u0002\u0010p&19θhԁz<&DT\nXP mH󪝳\u000b߽Lm-4\u0004\u0018Pc\u001d\u000b?}\b\"M\u0003Q@\u0005\u0006\u0015\"QcA\u0005F\u000bx\t5\u0002P\u0002pq[\u0016^\u0013H\u000f\u000f\u00040\u0002p%\u001eLĖP\u0001\b#8\u001c(\u0001-Z\u0004YU=BfDY*ֆu,\u001a^'Kԝ\u0019_;Irk^4rK\u0010;K\u0004Se\u001a\u000bQ\u0019[}}8\u0002ƒi\u0017~P%x@\u0015$\bb\\8}\u0000:\u001d&/\u000bC\u0013B\u0018-V%4-'s\b\u001d\u0006\u0011z\fMN\rю%\u0000̥Cu[\u0002\fՉRz\u0000n‹ۙ˺G9=\u0010ڊp\u0012\u0003?\u0005e33G'v/\u0006o:\u0004V\u0016q1g}鱛\n`,\r'\u0007d\u0016\u001f\u00150>rQ\bPc\u0002\t`&\u001f\u0000't\u001bH\u0010\u001d\u001e\"6y\u00071\u0011\u001d/j\u001b8E&z\u0007e\u000b\t\n\u0007e>\u000b\u0001IO\u0011x2\"\u000f)SY:#-\tH\f\u0000\u0000$dI>$\u0012.5&\u0000xL\u0006R\u0004T)C\u0001\rkūX‚P\u001a\u0016ά\u0018?RKP\f\u001f9\u0014M\"\u001cܼxٔݓP\u001fzCã\u0003Jf\u000e?\u001dq'\u0007\r\f;\u0000R\u0019\b !\u0010m\u0001z%k\u0007\u001fm\u0001N?=\u0003d\u0015^\u0004\u0007\\c\u001d\n`XXFV3F[Q')̈H%G.\u000457\"\\mͿ\u0002nZQA.*\u0017CM\u0010VˤpV\u001cX\u0018De\u001ecx\u0019[KC\tYq\u001d?_$\u000b\u0019T|/\rq\u001aVyg)ydNc\u000b̩0O*G^Z%\b͚afE`\u001b\f󍸿>P\u0003-NE]\b\t\u0002\u001f<Ϸ\t(cD\u00030k&.Ƚ\t5\u0001/\u0017$ ̥?'ç%5,si煪$1nIM҂\u0018\u001daVoi\fࠃ\t2}!\u0012o/m(ְ2 Ӗ/+6\fM,|{\u00191\u0003q%9VW1\u0018\u00045l\u0011QL/K\u0014ˉ \u0013^˰\u001fU,}7yBnM*\u001a\u000eǜ\u000fק\fOx\tKYӃ\u0007HE9K!#'\\<ɡʊ\u0005QAdR'S\f\u0006v (\u0017QS\u0013(.\u0019Y\u0016`\u000f8m\u0010m\t@d?*\u001a/ezC\u0011\u0017W\u0011\u0002EgAs\t+\u0004c𒷟$`W51^ZH\u0018g$1s0\u0003\u0007u۽(.ᯇt!\u000f}AHS\u0005\u001c*\rp\tHiz\"2\u0017p\u0017lAƔPUG&PUf\u0005H\u000f\u000e\u00008<\u0015\u00057?\u0001XnQPdL#\"\u0018tw\u0000aQ)J\u001cbmԳA.,Ʋp\nb\u0013\u0010.\u0004*!ܝeebF\r\u0017)4=\u0001j\u000b\u00006AW\nb9L$O\n\u0018\u0016g\u0000RRdYѪ?z_*MU\u000fͰ\u001a1'6K=\u0015p\u0016\u000e\r\\@&fA:\u0014)z܄~ri\u000f\u0016tNK-_%ttUQ\u0006\u001f@7Bi}`\bE\u0015³åP%E+.\bT\b#[CKT\u0005Z\u0003\u0012%_ EVà\u0012+M#\u000f,B\u000ee\nEUO\u001a@\b_\u001b\u0002J߭\u000b\u0004\\sP!{\u000f~?\r/dXN\u000b\u0017ڒU[XppRc\u001af?c\t~r\u0003J5Q\u001f9=׋\n\u0002DN\t(\u0004T\u0013,EMvJ@®y}2\u0016Iy\b\u0000d\u00164ȕ$Sɩ\n$\u001f\nX\u001a\u0015\u0017W5\nOt9*\u0016h\u0006U\u0002Ze\u0019Pw\u00188\u0000!\f\fg\u0001nwl'8]\u000e\n\u0018Fp#F0\f2\b\t\u0004\u00127t\nհn|\u0012_0&aQBn=tUߤ\u0015գU\\O\u0004\u0011\u0004j1%jU=\"$U8\u000bq!Q9,?(\u001eR*\u0015H\u0016\u0006Rc~TsnX半'\\lT,_CB<^\r\u001c`\u0017\\wXO\u000bznՃ\u0001/pF^\u001dBB\u001c\u0014\n~<@b7u\t[x!j\u001c|!e$)\u001f&ꇊZwv=*\n\u0010d9\tN\u0005Sjp\u0004\t\u0015~}~\u001d\u0015PB*~3\u0000\r\u0000\u000f/ET\u0005+A\u001fρ\u00048xW=\nP\r\u0001^=[\u001bpMM_\rGU\u001a\u000bX\u000b+\u000e_4\u0015Y>ק@\u0013W#Jj0'\u0006\u0004N%n\"p\u0016\u000bb;\u0019oӀM7FcF\u0016Qڡ˔lqDhf\"I\u001b5T쩾ak\u0015jP?j?\u0017\u0010^Z7Qv\u0003\u0012=ZCSvG]\u00134;iEk?\u000fl(M7DNVܓW\u00160Bck_٫h\u0005Q\u0005\u001csƬ;\u001a\u0011B\u0014!QԡvV\t\u0001\"戉4#i(ECTk\u001dl\r{\u0010АǶVL%Œ\u00132ue#07@\u001diuG\tSdgnj*ajGd\u0014\r^\u001cAr\u0012^`\u0003w+LSfZ}D.\u001b^\u0005@6V~`\u0002f|{\u001d\u000bSTWOH2\nZ9e+\u0005\u0015L+\u001e\u0015.}QAD\u001b\u0013#obC\u0018Sj![m\u0016\u0002G*\u0019Q>zj5Aԁh^NWZ*SxhN\u00109A7\u000euMJj\u001bVeMyle\u0015OV®J\u001c\"EY(젚x\u0015A\u0002poR\u0012\u0015Fd\r\u0007\u0003\r?\u0011\"\u0016ڲzl\u0013\u001c\u0004\u0017\u0016\u00155x~n\u0016\u0005Tv^鰽\n\"^f@\bԀِ\u000fz2tp\u001a\u00078\u0017\u00153`\u001b\u000blXn\u0007᧌cYyu@F\u0002\u0005ާl Ĝ\u000e\u001dn]+؎2ȈT\u0002\u0012`ՁX\u0006\u0011Xo\u000e6M{{&7N06\u0018\u0000&\u001fb\u0017Ł:9Ho\u001ek\\[\u001e\u001d@\u001d@.\u0019z`S\u0000trKw\u000eLr\t\u001dʝg!<{g9,\u0018@q\u00168;Dž8;Mp\u001eڳqwP}\u000b\u001ek\\J#f?\u0012f\u001fO3\u0003|&\n%x`\u0014sdH:\u0002\u0000_\"2v\u00142($&튁 ,\\\u0013+D\u0016DS~\t\u0018.s[H+1]v`)IS)RYb첓w~\u0010=oeOcK/\u0007}]_d|8dǔi\u0011oBy\\\u0015\u000bV\td\n0ToE\u0010\u0002OT \u0012e9ԥ8ǔLp\f\u000e4\u0007\u001a;@DclD$;\u0013=\u0004\b>Ad?>\u000f\u0012\u001fG\u001d\u001bꍍ}Uc\u0019\u0003\u001a{f\u0002\u001a%Ҏ\u0013h6\u0012|UGCu\u001dPA\u0002u\u001cҠXD2\u00106V\u0018!إggh\"\u0011;\u0002\u0012;B(s\u0010'CH&\u0017^OTI웢$\u0017W\u0012{IsŎQ5F<\u000f.\nZd>ø\u001f,)\u0001\u0004=f\u0006+&\u0019CnM\u0019X-UPde\u0006\u001c\u0001V\u000f\u00157-z8]Vž\u0018&T\";\u0000HbM\u000e^\\\u0013\u00039\u001c\bLUOb\u0001`\u0012\u000b|3\u0016Tg\"\u001fFA:Gz\u0004\u0003&wL\u0006p(E\u0016\n?\u001f\u0017\u0002B\u0005;]Z0\u001d\u00073&\u0012jMeX@\u0010#1\u0001ז\u0013\u0002\u000f\u0010X\f,1֗|k\u0016򌰥nsy(J^J8'Nqzcv>\u0000HA\tR\u0018^dv`.uq\u0012Cƛ(\f $h^Y.#t;ᄐ@j\u0017ic0a$\u0002F\b\u0010ʭd\fP+&dlo\u000b\u000eVp(C\u0006i`H*\u0000\u000f\u0018\u001e\"$;\u0017Cp8\u0006\u000e+p@I\u0012\b3x\u0010Vp+FBkSYp3L\u0017\u0005UbUK]{!#ȍk|:书LsGX*z\u0016\\ z\u0000*\n\\_<\u0003)\u0007\u0007}6| ,`4P].$[\u000eȔ,Ȏ`\u001e\u000fH$%Oe\u0005\u0014n\b\u0000+YIaԲ$\u0000T!\u000eig=?df\u0003\u000eݎw\\\u00057\u001cbS\fjR\u0011\u0007\u000fB\u000beB,Qn\u0010r\u0011b\u0011\u0001MQRR\u0001U(Q\u0016 %NT4G JX@.s\"!yA\u0005#\u001at8҃%\u0006ݻ4\b0\u0000b\u0012/\u0018k\"\u000bcy\u000f\u001fu|\rHP\\^\"ᠰ>P \u0016QA*D;SKɓ|\u001b.p\u0007s$5\u00060W12\u0017\t<8\u0003\u0018L\f\u0001E\t\u000e\u001a\u0002K\u0006\u0001\u000e(\u0000R;en'X}A1\u0002\u0004HQ)\u0000@C\u001e\u0003AAJ䆱5\n\u0017piHHXCي*B2H4E\u0019ӣTCAS\u0005#0\b:\u0001iO\u0015\b)R_l\u0007\u001eC5D\u0018\u0012\u0015ám\u0012yza\u0016\u0018\u0002>\u0016\u001d,`Sj~'W=]?\u0006v\"\u0013^u\fM\tRY\u001e`)R|H6\"u\u001cli'\u000e\u0005\f\u000ezq|\u0006Ad\b\u0016\u0001OO\r+OɊ\u001d2\b\tg&*JED`-bV\u0017q\u0014\n`\u000b-0\u0003#05\u001b\u0007B\t;#\u0006FQ?'\u0011?Pѣ)ACҦ \u000bBOIM7\u000e\u001a2\u001a\u001cP@%pZMKJ%5+vi\u0006dYĖ8vn=ޢf\u0012Lx 9\u0012P\u001b\\Xx)[bĄ\u0016\fXI\f\u000e[)\u0005j\u000f鹄pӗqK\u0010]޼>.\u0013&p\u000e@\u0007\u0016\u0018Ox\u001e%O\u00181ŧbq?M\u0013(33w.<\te\u0006O$ƤKJUfs۹V4\u000636\r6m3@\u0013L\u0014G2\u000bo\u0002 \u0014N!\u0002=\f\u0001--\u001c&^\u001580`Y\u0005S˄2rQ)[4C\u0006Ÿp\u0010Y\u0014]4y:u'\u0005c\u0016L\"|p\u0000\u0012^`ĺ-\u0018l5\u0011h1ڹ*⸝Ѽ%0&\u0010Bl\u0016DBW`\u0006q\b7\u0014`r* b C\t÷G\u001ckPDy\u0015+\u0003e9\u0004'\r9\b\u0011I\bXtP;3,H`E\u0013yE4-P\u0002L!\u0004^}\u0015^\u001eh^Mb\t\f\u0017w!\f\u0013®e0\u0005\u0018QeԐp@a\u0001P\u0006(\u0017\u0018\u0014)%,\b<$\u000b4q\u0018Ԇ8\u0005\n3\tԨ\u0015h/DUk4P\u0006\u0011\u001d`\u0015WiU+psG̔ctؼ6\u0000%l8xZ҂'U\u001b:\r>d \u0019\u00152\u000e\b\u0006U\u000byB2gA\u001cns\u0010\u00180U\u001bC\tËI81\"tX\u000bYkb\bAz\bBx\u0010\u001aǖl;oc`\u001f\u00177!:81.\u001a\u0001ČbR.dѢ\u0001և89_n@|\t \u0001WDM\u0012\"t(8\\R\f\u0013\u0000P\u0016\u0012Z@>ȼl9l\u001e \u0018\u001bC\t:V\u001e\u00000\u0015…V\r<\u0018ݲ_m\u0004P@$cԠ\u0014|C0c3\"iU(&\u0012()\u001c\u0006(DBs\u0002\u0012f׹$J\u0000O؋EE:ufbL9P.P)\u0019\\bl[lpTԸ\u0001A[J\u0002]/3S\u0014`#EJf}H\u0013b!lc N\u000b\u000e:\r\u001bA\u0001\u0002G`\u0006Qs3C\fBu0,/U`X xL8Ѝq|*O~\u00002\b\u0002$0d $D4k\u0004RZ\u0011{\u0015\u0012D\u001c!DAV\u0011\u0017l\u0001\u0017t~{#BQ\u0003oI3\u0005dt07T*K^0$f\u0014 #2\u0010R\u0013`\u0002E5TZW1%\u0002AI\u001d\u0000r5fҤfJ\n\u0012?.W6\u001cT8D{!\u0018ç3\t7Cs\fg\u001c\f;\u001cu$4\u0015\nt3u֕ȀTl4Y™\u0002)\u001a\u001d\u0002`\rQ\u001e\u0010U3\u0014Z\u001a8IY>BĽ\u0014umb\u0000\u0016BZNƶHb\u001f\bvivJ, 0\"\u0019lbP\u001d\n‘\u001a\u0010zȺ\u0011\u001c^\u001bb_%:0\u00124b$厍\u0005 \r-\u0012|>VI\u0007AKV;'=j=vFIԃjv\u0013H5\u0019\u001eH&\u001dt\r|*\u0010f(\u0001ʈCh\u0000sD܌\u0003!r6\u000e> 0P6\u0016\u0010%x\u0012t\u000fz\t:\u00125\u0012`\t2vy\u0014\u0013qS\t\u000b\u0012t\n%\u0014\"s)!\u0005+\u0000\u0015t\u0001\u0013\u0010B;\by\u0006GsfO\u0001\u001cqR\u0005K/E\"҇\u0013rk=\u0007βΎinF:U)\u001d\t1\u000e\u001eˡ]uoh\u0004ӑtv˸rv|ݫس0Wqyv˝\u0014Gg.\u0018\u001a+ru|bE0!SJ35\u0002\u0017 n%ׁ8_\u0003f!!H}?u7;^\u0007> \u0011k&}\u001df\u001e\u0006P\u0005߄\u0019&85;f2\u0001\u0005_\u001e|UvRFTv4\u0003|FZAxD\ttՁ^X-r[A\"a\u0016\u0006\u0002s\u000eF\"[J 5V2y2yݾT>\u000b*dH\u001doDvFaEv\u0013\u0015)E\"\u0004\"{D\r>'\u0007/Cl!}5(C{\u0004js\u00063ndb0A+׃%s;'OMĩyh\u0010P9^\u0013\bK1`\u0010PJ<썻S\u0006\u0017\u0003NEju+t\t!g8Ïq4q;)I&\fb\u0017vV5\u00190ZY G\u0010P\bg'\n˜rrr\u000bomEN\u0014\"\u001eBksK{\u0012nQήsYA:@\u001e;5\u0002ȓ3+mxCh{l~\u0015L'{!o\u0016\"ol#ms\u0002tF^\u000b#pco\u0014[o\u0003Gl\u00011\u000f\u0010*\u00142@\u00058A5H\u00040D1v@UȽF\u0013OȏDN+2ΐ$\u000bJ\u001eZ \u001ac۴\u00194Tۊ!\u0012G(m\b&n9X&\u0003B3Ɨ*\f\u000e\u0013\ba'\u0010)\u0010ޛ\u0010\"<&Do jh狨P\u001d;t5VPՀ||sB\">\u0015Ir(JR͔&c\u000e\u0013&2Kj\u0010Ҥ>0NN\u0000Zb)IvTf![$\u0005sE \u000f\u0004\u0016?9Y\t\\9V\"w\u0000P\u0014D'|º\u0014;\u000b\u0018tg\u0013, P44j݁\u000e\u001br,;\u0005,9\u0007.\u001d\u000bio_N\t\"\b%7⡜Vc\u0013(\u00166AK}\u0016'.p\u000e>&={\u0019K?Q\u001d\u0000*|JD( KP!$0jO\u0004\u001bD.P8\n#–\u001dZ\u0015-3\u000b6ַ8\u001foq>T+\u0019$\fK^x~>\t\u00019\u0011(\tü bcAj\u0002 \u0004f\u0014,x;pd AV\u0015a:%,u,SuO\u001aUᒱ\b(R,yQ1Ic\u0000\u00196>\u0001\u000bHK5$\u0010 \u0019i*\n\u000b\u0000+\u0000B^>\u0007\\\u0007]d\u0007%ŵ\u0017H\u0014*\u0000\u0000\u0013#bRy8\u000eX\u00002\u0010*&Q\u000bֈ\fLq``z0_f]@彸w\n\u0005\b4ᔅ&\u000fBpBIlkҪ܀i@`҈%!!㔐2R2RDj;Ie `YL+ե\u0004Pk',f)\u0013Kl\u001d\b,ND-\u001c~\nwB|_O3\u0002\u001c\u001a\u0002jo؄\u0000\nM}d\u000f\u001f\u0011P'рqh\u0002Bɉ_<\u001d\u0018u\r\"k3G\u001a\bpk`G\u0003)VjbAWU\u0010V\u001f쟼%666>wӍ\u0012n}\b(%_\u0006\b;\u0010L\raOup\u000f5\u0002\u000bC\r>C\u001ce\u0003\u0003\u0004Z\u001bG((\u0007hEDLJw\nL\u0010PM:,u8\u0005-P̭hr3\u0000lqW\u001a\u0000&\u0017\u0010P\u001a\u0001:2\tH\u0011\u001c,\u000b+R\u001c&PPkap\nՆ@Ĺ4W\u000e \u0000&\nV\"ž\u0015'9\u0012<\u0016@3\u0015D7\u001apA\u0011Gҝ\u0016m=6勶E\u0005מɤ\u0010}l/\u0001Er\be\b\bU\u00028i\u000eo.)JZH{H\r>c!g̎@TF2\u0010\u0017!v@\b&\u0012%0\n(O\nI! \u000ftnV8p\r\"a\"-(1\b>\u0010g\u0004нyH\t\u0010 u\bF(\f\u0010\u0016\u0018]\nB\u0011\u0013\u0018V/$e &3|\u0011\u0012cPQpb\f\u0019R\u0007¤8C\fF'BVG\bD_\\\u000b2d́Ol\u001c|\u0002\u001c\nJK\u000bat6ATZCO\u0002ǭD-ϤilBm\"\u0006D5c@?#Gg/\u0012ɮL\u0007\u000f'ǫ8C\u0003򀸠@B!p]q\u0017{\u0001T\u0016\u0003UϜjӌNH\u001a05;6U\u0005.ݴ$\\e>4,B}iUi}uaZ\u0011\"\tTĘ\f\u0016\u001fN26jÈPt\u0004\u0003g!y\u0004VC`\u00068\u0000\u000b-\tHrEnP>kSN\u001a\u0005ULc{5V\u0001r`ZJ\u0007~}Z8-\u0000ʳ!E6|f\u00139RsXF!W7V\u001d:o\u001abaJײEӊ\u0004\u001e\".k\f\"\u0010zEkTڒz01>\f/i$b峖2_⪈_Q8E;7y\u0001tE3ZZ[GM\u000e\bޒVn\u0007EۻFt{,sY\u001394F o\u0015%:*LgLp\n\r\u0010\u0007H\\ySn\u0013𶻋M}\u0006[h~Im'0$m\u00074\u001c*kySB)NRl\u0001\u001b.\u00170>{]A9\f(f!WN\u0004><\u0003UIH\u0018\u0006p\u00130\u0013\u0011w\\#UN\u0007kok\u0003vu~Sj?|>j7}\u0016Sj'NgؠOrР?2AGm)\u0002\fl\u001eJv\b2\u0012lLpL\"EIr7lZ/&':r\u0005A${r6\u0015L{~\u0010\u0004\u0010\bނ\u0012@\u000b\b\u0013҂HZ\b\r\u0013F*.\u0003ؚZ'S\"\u0006\u000b6\u0012\u001c@`i@\u0018\f}3h\u0017E,ht8hWc8}\u0001G{A;n.)MЮP0z\u0003S\u0000$DD\u0006Юm\u0001\u0011=E\u0007:\u001b\u0017NYPr$k\u0019HL\u0004\u0015S\r\u0007g='xO!\u001e\u001d\u00138;ggG_]$~g\u0019\u0001\u001e`fWI/ev.1;=opb\u001dkhgX\u000e\u0000\u00006Qy!8 FI琾GeE8XKc:Aybg'\b24wQ.{\u000e=s^ʎHe/?SPS}ਊ`FPF̀i> \u001cX\u0002}S\u0001^sE\u0004'\u0017\f[\u0001܌ndNl8|TRG'.O>p'\u001fŻ_\u0002!\u000e0\u0010`6g6\bmP\u0012@r\u0001o\u0002G|}~\u00010\u0000Ra\u0000\u0003q7\u0011:8e)7Lj\"w+p\u0012X&*\u0003\u0003Ɍ̠\u0004$\u001eA&-,\u0006\b,\u001f\u0011\u0007)m@wĢT\n\u0011V)D\\[%T6l\u0010n#ynTL@\u00144Z_q!\u0015t>|J5,TP\bL\u001d\u0015\u000f/yJ\bƏlD_\u0000@paJy\u0016:<\u0013N[n#וdi\rwuB2YD&_\u0003Љl$\u0018\r!\u001b\u0018lV\u0012oBň\u0002*B\u0010\u0013v|C#ɍW\u00126\u0014r-\u0012ripRe%OS\u001a\u0010s,iLV\u0019O r\u000eV\fb\u0010dRTG\r:O0\\IE\u001158Wp{0\u001ao7w{TʚWF--F\u0005\re\u0016bXzQi2}&ڐ\u0018\u0011N{]C(Pvt&q\u0004 04\u001dT\rfR^AeA'9M\u0011\u0011F\u0011XFDi5>%ҼX\"y\bP%B@D*c\u0012*a\u0005Uv\u0002ä\u001fuɄq҇n\u0010'0\b\u0004\u000bUH'\u000f\u001c\b;8e?q٪\u0018TmV\u000b1j2xupB\u0001#,$&1I\\\u0002c\"y\b\u001d:3)+Ub\n\u0000hVs X[p!\u0007h\u0013F躒=az|\u000b\u0000ws\u000b2 \u001bE\u0013df\u0011@JQ\u0002Ò\u0001)\nEg\u0019ջ\u0003\rat\u0007\u0005KgK r4\u000eHe`U](\u0014\bҕTԺ6bJ\u001fiU\u0019\u001cp\u0007\u000erk\u0005xQy\r\u00003&L\u001d\u0000X\u0018/:K\u0001`\u0005%\f\u0003\u0018vJ|U&\u00064Gb-e)\u001c\u0001T L6QBeLq0\u001eIJ¢\u0006L\u001d\u001fCd!dER`SX\u000fF\u000bE5M\u0003g\u0012\r|f\u0003!C\u001a8\u0016.ܤR<0:+C!Fb**\u0017\u001f\u000ba!G\u001a\u0003:1\u0005D;в\u0010tЦK>g'ZN`!j%皒M@\u001a\\{_\u0005*O:<\u0005:Xk\u0014Z*`¿!&q@)eH\t\u000f>[/('\u00029\u000feA\u0001vU@=ZҒ\u000b;F#\u0014Ta#`|\u0014qD\u0003\u001cm\n>t\u0012N\\a\u0014\u0005\u000bd\bN>\u001b^h\u0004V)Y*Cq\u001c\u000e\u0014\u0003\u000e0\u001f.\u0019k\u0007x59\u0001)Xlw@9dU\u0015C\u000e\u0007\fx 2\u0012a6\r\u0010\\\u0019-\u0014\u001eE\u00019f\rw?8$+,$[h\u0017bE @aU\u0006\u0006\u0005\u000b\u0016!$Gxl+\u0012U`BTy\u0011|x\u001e\u001dA|\u0006H8$/`ZyhQ$pG6\n\u0015EBi;1L\u0013ؓ\u000b{\u001d#ʰ7!a\u0012L8|^iIȻ(^IZZ!\u0014᳑B6@\u0006ԈT#\u0016:\u000fƐMƲP\u001c*L7X\u0011ύ++\"T\tə$C$5F\"U1Q\u0015X\fTF\u000fI\u0000lv\u001d/4㖫H&L\u001aJ\u0013\u001cQ^ F\u000f26/d(\rg\u0000]<\f]^H\u0013Z\t>9&*R؎1SʳY c^\u0001\u0014J\u0012-t\u0012˽u\u0004r^֐n]|&\b\u001aCz&4yp\u0014q@\u0000\u0015јsG\u0000tRl%x\u0002!R\b\u0003FR*6R\f/D#T\u0003LE\u0007u)Z\u001f\u0010%@\u0015\u0014\f\u001e\u0012KT>&I抵b\u0016QEH\u0010\u001dPP\"5Ղ\u0018yàȡ\r!=Ŝph\u001dm4ӉR\u0005̭\u000f |9C\u0014ULw8t\u00041\u001fiASA6j5ܧT\bHAB|\t\u0012y33N\u0006Z?^6& \nP\u0018\\G\u000e\\!z?&\u001c\u0001G\u0012|Dr\u0000x|<+\nge9GO}Kn̫A\u001a~h9$zHhJ+.,x)F`\u0013(LK=\u001e\u00151 Z({줩\bhP\u0018̩Jܓ*\u001a+פVi`#k F \u0002Ā\u001c\u0003xH\u0004+\u0004z\u00057TQZ.iUڮ\u0005KC\u0007!VKS!Zi\f\u0014*.<#⮛$\u0011_t\u0002\u0011{l\u00113E\u000e\u0002{v\u001dv\u000f$(\r\u000b@\u0011!_I;†f\u0005`g=xV;1t;n\u001fm\u001dv\u0012\u000bO\u0011\u001eKрZ]Nz\u00103\bֈ9\u0007\u0014XsCL\\\u0013\rR\u0017\u0000t˘H\u0012+X4YOZBY{z~BtN+kvR\u000elk',j@\u0010ji\u0001]\u0010\u0003'K/\u001a\t\u0007hyC\u0003\t\u0014\u001d\u0001YU\u0011g GU\u0003A'p\n kw\t;\u001em\u0007d\u001dt65\u000ez\u0004\u0006Cni\u0013v\u0017#+N{YMҾF\b 8@\u0006G\tzHO\u0016Rq|ŖV\u0002\u001b<\t\u0002\\A\u001as(\u0007A_\u0007\n\u0011/@\u0005A\u0017x\u0005A\u000fа4Xq@'\u001c('>3\u001cf\u0017tKB7z9\u0000#\u0001\t\tJow$A\u0002ǃ\u0019fE:\u000b+x[(We\u0006?;]ڜ}p\u0011ݥ\t=J=qn:PgM5tȣs9k\\T..H\u000f1PR;Ёˁ\u0011LOBNWY\u0010BA[\n\f\u000bA\u001d9LaZ;xa\taB\"@)t0\u0000X^\u0017z3y0;\u0012b\u00031\u0000>Cgn\u0004\b\u0004\u001c\u0000@%t\u0001Kr\b<>9' \u001frN5WOJ7S@'Yu%3aI҃\u0000h2\fd؆f*\bn>8(\u0002nW1E4aSX#DH\r\u0016\u0007g$\u001c\u0005\u0005\u0017=IRw#{\u0013C\u0002˝wٲ9\u001e|$Uj4C\u00190\u0004\u000e\u0019>Zyk:QH␲YYA,7(\u0014(>p\u001cmj\\!^!ED\bc1=:\u001d\u000bY 9R݉[@<\u000bc\u0010Rfq\u001e \u0004_w\u0001\u00104\b䜧.#\"|d\f0xX\u0014\u0004ލ8Lqs/s,\u001e|\u0011ƫ\u0016^\u0006p\u0012O\u000e\u0011`f\u0016n@ĈB\u0019n9\u0014^.\u001c\u0012\\8\\H\u0017. N\\H/.T%\u0006PS\u00010\rZ_\bZ\\Fm\u0001cZ\u0004]$\u0007\u001a7%X*\u0015\u001e\b5a\u0015\u00171\u000552G:,\\H\b@/\u0019Kʪ\u0013\u00132@0Rd\u0002;(8Y\u0002@DHT\u0011XD=3\u0012(\u0002{\u001c=\b=\u001b=4}-)\u001f9,&i7(\u000bDG+s2c\"q&\u001692Bc3\nk\u000eK\b\u0012\u0010#xW˖ۈ`\u001e\f@wCYImj!\u00142\u00125^H\u001114\u000bٚw\u0010j2&Q\u0002Ҍ\u000e\u001c$1JIRTRJ\u000fNH2%R\u000f#\u0010SLf-6\u001a'bZ9Q@\b9\brN\u0011gJ1<\u00002݃M\u0015[`UM\u000ek4Ω8Q@Yu\u0010;hqg\u0010]@\u001b!O\u001bx7\u001cX\r(\u0017\u0018|\u0016:4P&9 \u001b\u0007B[ wIe\u0011wX\nQ24\u001e-\u0006*\u0012탛\u00111\u0011G\"\b\u001a\u0013ɥpQ)U`rqnq\fRZ\\\\\u0010o\u0004!8O\u0015l\b[\nf~y\u0015@\u0015K1SK\u0010FT\u0010ل)\u0007\u000e\u001ch\u001c*Jh\u000e]BV\u0006\\\u0016l(P\u0019>;t@\u0002\u0004\u0010\u0004*\u001e\u000f\u001aqu\u001e6\u00140\u0010Pۧ\nQO(i )-\u000694\u0004XeAG#\u0002c^@wW\u0001\u0001\u0001M\f>{\u0011\u0007ATLx<\u000b\u0002 \"R}\u0010\u000e`\f\u0006\u0005\u0002q6q\u0010XD\u000fu\u0018\"\u001a\nʚ'Ud#ZO1=&\u0010\u000f\u001a\u000fb@[\u0016\u0006\u0017+\u0003GqFi*\u0005K|ȆQH<\u001bb\u0002!Z4\\Dp\u0007\u0014-ªQ$\u0000/\u000b\u000eζ1`\u0014\u0002ڈ)\u000e\u0005u\u001f$18t|j\u0000\u0018\u001f>4\u0018j*C+%qj#egH(A;dG\u000fJ\u0014:T*\u0004\u0002 \u0004m\t\t\u0006\u0014(NP~\u0017!ls/sED\nE4F1O0\u001a,\u000b\u0013SRf\u00120>:Ÿ3'\u0001) L\u0005\u001b\u0018ՀG\u001a;ȸ\u001a;$2]\u0002\">[$,\"\u0001/\t\u0006\u0004\u0013[(\tUf,\u0014\u0007pVƅxmз\u0005\\\u000f^\t\u000b\u00180\u0016\u0013aJh &0\u001c\u000bD\u0007\u0007LEt\u000eםC5vGcܦ\u0015$4}\u000ejC\bʣ;\u001b!\u0017\u001b\u000f>+\u0000\u0011KVM*\u001c:kY^a\u001a\u0003NM\u0004q*\u0002W\u0010n\u0006L\b5`Ji\u00106\u0010!p9%&p*JL8\r6A\u0004\u00028`\u0016*d)4py-C 3>%Or+\u00185\u000e>KH \u0005e\b\tBOX6\u0000}\u0016ly+\u0003r(H\u001a\rxض\u0003Aw6\u0013Vuds\u00193!1\u0014\b>@\b \u0004\u000b6.\u0005yn\u0016s\u000b)\t\u0016 tl)\u0006R\f/4\u0017ģ?I\u001a\u0014m)qppX \"\u0010\u0005\rHW\u0013F\u0011>Lx\u001f;\n11\n@X*c:|V:\u0007\u000eI\u0000)AP5l8ǒ\u00197`+\u0000wj\u0014\u00041G\u0005qG\u0005G\u00051\u0005q\u000b\u0010Ē\u0018W6e\u0003Lr,sa\u001c|Y\u0010y5\u0010Rb\u000ez\u0005\u000bl\u0014\u0007.CX݅-f_M\u0018\n\"h<\u0006ӑy7\u0010R\u0019(8cz%пjl!_lY[`Q#\u0005`.e\u0012\u000f%\u001eB2\u000e/\u0006Ct@B\u001f:|\u0010\u0012ZY$X9\u0010*}\u000bm\u0019B[\\¡N\u00182\u0005\rjpXN\u0001qm-\u0016~&h_\"\tT{qv(rPX\\$\u0005i\u0003'C8\tS3!,|\u0001'|&2ʀwbӂ}qXB#Mc\u0001UN\r\f:5&^phPF!W$ hT\u0005\" \t\u0016$\\Z\t|A(>E2Rx,\"T,sJù\u0000E|xWM`\u0014btZ\u001f\u0007\u0003@s8)C\u0015T\f \u0005i\u0010\u001b\u0003.‡X]\u0017z`8\u0002I\u001b}o01][Z-⠸0\u0011v%ƙKتU#pDqV`EdZ;\u0016B`ق!`\u001b$\u0007$\u0004$E3\u0003y(\u0016І鑣+G! \u00114\u001cy\u0019h\u0000\"^b\"14E2ԚH껽\u0005&\u000e,\u0001FFFvjb}*!w\u000bJpa<\fDE}K\u001e\u0018\u0017tD4+\u0000\u0014A\u0012)SDC\u001aG̰%D|\u0016n\u001fym@.ejB'(AMF\u0014\\\u001c;>\u0013TN֏( +BB\u0015zX\u001b>`4EUNU\n5B^OgO\b.΁ML@rO'a>0EB\u0005Z\u001dS V&^1c}\u0014\u0016\n3\u0013T)K͞T\u0013\\\u0012S\tbh\tu6n37\u0007~T>^buB\u0019\b\u0007\u000e\u001a\u0015B̘N9?eZD\u000b%\u0011hN9\u0014\u001d̴Lp))Ġ\u000bHAO\u0006\u001dH@\u001e\u000bZ#\u000b\tD\\}Mh\f !\u0014Dg%A{㾠cЎ+\u001b\u001a\u0003AnXI*lD\u0013[Y\u0015\u0004gD\ne>\b\b1\u000e-\u0010mq9yE\u000b(MaSyn%8\u000e+2;f23U\u001baS\u001a$\u0019$\u0018;1b\b ¡@'BȘ=\u00159\u001d\u0014\u0014\u0001\u001dN+H\u000e=d\u0011\u0011%d\u000fY\u000fCvSB%\u001d=2b^=,-\u0014|\u0019=p\u0015 \u001c(6g\u0001]ҋA4Q[)\n{\fSXo\u000e)\u0012\b\tߋ\u0005v\u0016\u0005vi\u0005J\u0011xF-\u0007`/Q\u001aK\u0002\u0019\u0004\u0002`y5ӻ\u0002V\u0002EtA@=6'Nփl4GA*Jg\ry|=1W~\u000b>,H^rX\u0004-\u0017W A8\u0003|3\u0004T<ا!K)qSjzn7<\u0001뢏zC\u0010{\r^f7zca:QxT\t^`}Gݲ꺋z\nt\u001d\u0006\u001ak\u0007+Bk\u0007q5u\u0011\u0005\u001bYOX#|lj\nL\f3Hv}\u0010$\u0000!^jG?\u001eG)\u0003G\u0017F\tF\u0005c\u0000D:\u001d\u0002}U/\u0017S\u0006`2l)\u0018x\u0014D7\\c\u0010{\u0017;mK\u0018t\"\u0013ɊDM {\u0000\u0001\u0001\u00166uu`u\"pպpSpg\u0012u:o\u001d\u000b׻pzp}\npD:lt ԞCjp\u0002u+Y?W膁17\u0001#5~0(K\u00188}ƮB0!J\u001bjl5e>[P[?siwʵu:Xи\u0001\\p\u0000ӓuy\\WAj\u000b{'M\u001a\u000522\u0000X\r\u000eڏZŹ\u000e%ɑ4;q\u0016\u0012\"\u0002R\u0010J\u0004cz\u001eL9\f(\u0013\u0018,F\b\u0004E3:!:\njЭpnKڭ$y]@:\u0010o]=Ry5@c\u0000j\u0002\u0000ˢ\u001a6\u001eJ \u0016Z\u0017#N갑Apn\"\u001f9QD[tRL\b\u0000}6l(\u0013\u0011\u0016PF\u001a\u0007YT\u001f\u0004A\u0002pΊVR!`\u000es\b%lz\u0003ĝU|W\tB+w8tp\u0010€V\u0003\u0003|\u0012E\u001aYD\u0004\u0017xVJ(\";4ɧZL#z4K$2f <\u0007\u0006n]X\u0005hu\u0013&(!X,#cCm!\u000e7C{\u0010ی86K[܉Tn\u0013\u0013]M3l=8\u0006>k2YžP``\\fji& ?G\u0013qK\u0012QyL`STQiya28dy!-q\u0010Ru\n\u0007i0c\u0010dTS5\u0012\tsIjs+\u0017Dt\u000e\u0003\u001af7BZ\f|P3MNn(\u0001 '%,U!T\u0010DŽ \u0011W\u0000zq0@W\u001a$[I\u001c1:FI\u001e :u:χ<=k7\u00112:\r\u0017Ā\u001c\u000b%ck**B\u0014\bӣ:\u0014\u0011-|Lr$\u0005\u0006\t-i\u0012PQ\"\b;\u001cl˂P\u0000\u0018YJ;\u0005Щ\u00126HdXTAuZ\u0002pAb\u0003氁ʁ\u0001\fDZ\u000bH.5\u0004\u001b)%|u)8\u001a9R\u0012BF\u00024>s]L\u001c$Zr%Ҵ\u0017)]?99aq\u0001\u0010\u0001U1\u0002B 0\u000bHXӭC\fBCXa\u0006\f[օ*+\"0[ 2 ,+,m\u0015lQDX`t\u001e\nFX$ M\u000b\u001cXEQZL΄H惹hxc|ӎ\u001cl>B^+B\u001d\u0000bLR\u0018K4I[$\u0001\nV\nhة\u0001\u0007^&R-4\u0012C4w\u000eEd\u001cJrJ{2H\u0007 \"ϭ\u0015\u0002@Q z?%ޜY*\u0000AR\tg\u001fңN=9H\u001d\u001c\u001cQ \u0013\tA\u000fB4H\u0019jc\n-u#<2P\u0013l-N<,[m-6OkX\u0005g퇑qӋ(枚\u0017O~&p\u0017\u0000\u001e\u0007\u0007Β\u0001\u001e]Ì2z\u001a@R\u0010\n\u0014+\u0007\r\u001852Ày /6\u0016(=T֬\u001dK\u0016r\u0006\u0006p̨\u0017;\u000b\u000bSTpC.Ұj\u0001=ABq\u001a60>}\"XtAyGțK(\u001f,\u0005~\u000bP\u0002bn91A-܉C.f1r#*\b}\tQΩೕ\u0003?\u0015F0W\u0018$Pl!W!\u001e\u0019A\u001a\u0003f\n\bԑ Jz{\u0013`\"\u0013\f`\u0015Z`+`O\u0017E}BHN(Mg:\u0018ĸ9Ԩ=q11HgJ%ZzZ/\u0007Jk#\u001fX\nJsG\fl82\bP:!\u0014&\u0004NW\u0018lkZ\nȭ\u00174G\"P$BA\rY1\u0007'?\u0007AP\u0006;C%Z#nEVYKLHק{)>@\n\u0015\u0016I{98\u000bFʸ.\u0001LE\t89tY\u001ex\u0006]-\u001e]y5\u000fڿΫvU`>\u000bGn\u0007Q0v&&Q\u0007tk\"RJ-ǐ\u0006b\u0015=\u0010\u0018\u0007\"++n\u0015tA`\u0005AGZ\u0018#\u001dGi#-\u0003\u0010\u0015tТBwkQ\"\u0007!|\u0000svv\u00013̈́Db\t4lԢno=\u000f*;;IDNyg_\u000b\u0016w\u0018cԦ@I\u001c\u0016\u0011\u000fZ>\u0012|\ba\nB2}R'Vdo\b\u000ed\u000f\u0014Wp\rWNO\u001a\u0000s̕}=e^j,)a\"'\u0000!;Ӓ&\u000e\u0001A>[O\".$r\u0006껢#ӁF\u0004l\taC\u0000t\"\u0007$r\u0012N\\\u0013-\u0017{Ac\u001fE^q&T8v\u000eC\u001b\rNw\u001ab\u0017\u000f))ZoHn&\u0018\u001a\r\r@\u000bQn\fB;p(Z\u0002q@'d\r\u0016\u0003tR\u0005v܅=\u0001#԰9sk\u0017^J97`+P|3\bjС2h6\u0019\u00013z\u0001^}\u001dP}\u001dOp`?_\u001b;4`,F\bE&\u0000BA^j\u001c_\u0007\u0019׽b\u0001\u0005FӶ\u0012ྊdr\u0000=2,\u0018@\u0014VD?=8\u00035Sbm.pxcޒJ^I-gu#=7ż.c^U0?\u001c0\u001fJ:\u001ax]l/^7@\u00001\u0014Ѻ\nh`Jm\u0003}\u001e;\u0000C \u0014%W\u0005b\u001aӖ¼\r΃\u000erb:Cx:\u0013\rXR\u0000`\u0017\u0018\u0011@)`oj_1\u0011J\u0016\tZ(\u001cM@]!ԁ\n\u001b\u0013ǥ$\u0007\u001e\u0010\u0012T66mR@D\u001eˑzlOif\u0006 \u0005m0\u0007VB\u001b@,\"Or4_#t\u0010C>>{=\u0000\u00188\tmXΗJ(WȽQM0H\fjGss\u0004;\u0002\u0003j\u0012\\_~jP \fh\u000f$UH|G@G\u0012i^eAe\u0011q9M\u001f(:\u0006#y+:Jh\\*$\u001b\u0010AJņX\n\u0013gj 1n\"*y%\nNZd\u0014\u00145z$}m<̥`L4;9\u0004%&+0\u0015+5BEˀ\u0017]\u001cqh\u0015ApB*-a\u0000\u001a;\u0000\u0007cy-Q\u001atU\u0017L\u0007}#%;4@P-ެ\u0003:F0\u0015z\u001bxX\u000eMC$R\r=4c\f[.cvj;ajd\\@;K5#j\u000e\u0004dg۰e\"@s&\u00016\u0019\u001c\u0010\u000e7Xp/\bx\u001bԚ\u001c\u000e\tW*D%vI\b4\u000eĀ\u0006\u00129\u0001|P@8??SJ9o\u0004\u000bU邪B+\u0002 FjTUW&(!\n\u0006\u001c\u0019\\\u0010j@\t\u000f\u0015T\"\u0015•Ǫ\fâܚ\u0011\u0006\u0015\u001f\"N\u000bN^ݸ\u0002\u0019Ƽ4\bMNͪ w*#\r\u0012ZfEt\u0015\u0001$\u0000\u0005>\u0003SK`\u001a\u0002\u0011\"L\u0003ЃP6j4\u000euu:ŕ̫6L`+F6\u0002*\u0002'͍]cuE;|{~\u000b\n4\u0019\u0016P\u0000\u0003hV$d\u0017\u0017CRKC:$5pH˥k\u0000+mVCMg{د%[L\u0004o[\r\u0016;I1ד\t\u0017{\u001dKh\u0007@k\u0001h5|\baTE\u001a\u0006d\u0010 sBX\tY\u001e\u001fC~r\u000f\u0013\u0012h\u001aA!4פ4A4XB܊W\u0005|,LuZn\u00070@b\u001fhx‰p\n$0RH\u0006\\\u0015\rFB+\u0013\u000b\u000f\tGC\u0018\u0000\u0018V\u0005\u000b\u0018\u0017^ѩ\u0006x}w\"E\r\u0007.\u001a\u0006\u001253\u00029\u0012G\u0005\u0002]S[aQ\f\u0005t0Ǭd\tDf\u0000(y\u0005D#2\b\u0016\u0004\n\u0010Y\u0005q\u0014\u000bKQ-|&ILr~5*|d\r &d\nZ{dW\u000e \u001f^\u0011\u0018\fB71\u0019wg*\u0014\u0018LK\u0011K` \u0016lu\u0003H}Md\b\b5\u0018F`%\u001c8T&?H>\u001ftZ;AYk]\u0001x\f7mhak$VDdd\u001b:y\u0017GtLT49]2t<\u001b1xl˕'-\u0012˽)ܣuqH)\u0006Y0KGg|LQՃ\u0013bٴ\u001a\u001bT`F<\u0014׏3\u0005<:xl\r% W&\u0018laE>\u001b\u001eYcptfCjU&i\u0018\u000emEcZJI>#xR\u0010G\u0004C\u0019\u0017K\u0012i\u0011/\u0004*\u0006&ND\tNg栍HI'H\u00106.\u000fMڏ9 \u0005w6y,\u001f\u001aB\u0005jSH$\u0012\u0012\u0016t094aD'\u0002U\u0006\u0012M\n\u0004\u0005G\u0016\u000b\td^&ɴ?>#Hi㐢7\u0010[RNʒL\u001eGfL^\u0004S\u0017?+*\u000f\u0016ªT*AT&X$g\u0016Ihi\"V./޼D95\u0013*Zթ\u0007U\u001bʊ`A>\u00115\u001cgO\bb+]V8gx\u001a\r7\f`ھ3m\u001f\u0014k\u001a˵vQd%vm\u000f=.$\u0016\u000fY4\u0012\fiFu\u0007 d\u0010a7`Y\u0018jM<Ԟ\u000eGOoV\u001d\u0012}^!}&JYnY]320\tt>:1xgFaP\u0002\u0004YX\u000eh\u0017XT0e\u0011t\"\b-蛆\"蛋H\r\u001b{-.\u0017K;RA\u0002A&\u00040mB}XdF4f:qt\u000b\u0005f\u000bg\u0019QgH\u0016g\u001fԑ}v9;\u001dfqnƏw117*\u001d^9drJ\u0016\u000fk0UtpUh\b\u001b>DG,c\u0016w„\t3^x0^\u0018\u001f8]\u0000%\n\u0004k$\u0004Anrbtcn\u001f>3>\tX]@\u0016#s7\u0006O\u0013(Ǥ\u001cKu=Au\u001dʻ\u0018󮯋W7F\u0001>\r&ưg&'B0- ,\u0001y\u0005Nѯ~&,qq\u0003\n}VЀeMc1ps(\"\u0004a\u0013\u000e]g\b>SZi{aR\u0001\u0001\u001e0L\u000f\b\\P\u001e\u000e\u0003\b\u0000\u001a\t\b!aZ?G\u0000\u0002\u001eIBxzX~2\b=l+_}ё\rF=0Q\u000fw¢F\u0013 B<\u0019\u001bx 9\u001aUC:$2\b\u0015\u0018\u0019J\u0000\u0010\u0001U\u0001h\u0012\u001c\u0000B\u0011N\u000f\u0000>\u001eyG䯫\u0002$w\b8B:M\u001dial\u001c6 \u0000\u0012\u0006\u000eL\u0015%~?9#5\u000e~KN:L\u0017L\u0015\u000eN\u0012( \u0003Rin\u00187E%u\u000eĽ\u0018#0\u0019b\u0013^c{\b&y?\u0005iKv\u00050\fxZn\u0018\u0016yصږj\u001c1Q\u000bĹr\u00020-)\"H\fۊ\t R\u0001[\u000e+|\u0016ֹa*ag\u0012$i58\u001bF!\u0012Jjp\u0012v?\bulD<\u0013IA\u0003?\f\fb\u0018\u0006\u001en0,b#aQXE\u0016PD\rb7\u001dMה`Q\u0006D.FR\u0006&\u00131eZ`:5\u0017\u0006\\C~6bT\t<} \u001du^Ā:T:\u001b#<᡾}\u000e?W\u0002#c\u0001\u0001+\u0014\u00128~\u0015\"V\tK+Ȁ$!J1HTb\u0006M\u0012w\"x\u0014=p\b\u0002!H\u0017}\u0000\u001aؤ\u0010jh\u0003附\bWC\u0000O\u0001\u0000b*\u001b%\n\u00008\fHכ6$\u0004\u0000ܪ\u0019+Kl}\rX_jG0IL )u,!\u0006\n\\\bX\u0000\u0000AӅy>f:ʹP8'\bRhPr|\\\u0004hk _\rX\u0013pFBL\u0001p)t\"\u0006\u0011\u0006A\u0017V6JWH|rx\\!j+atj1\u001c𳆪(!}VA#7\u0010\u001e䧿X\u0006%\f|PaZJ\u0019\\88\u0002(A@*>[G\u000bP\u0010v\u000bB@MIB=\u0018\b>`\u0015)(\u0015\fV!p\\Pe6\n4Nd hU2+[l!O?\u0014\u0018U\u000fҠɼ\"iE/<\u000fdpPTZ;\u000fKO͉ee%\nLXi;̌\u001cQs3+r\u0005&\\\u0005>\u000beBkӞZ^JJK:xjpͧZXy'\u0015Y\u001a+QC,\u0016S=m\u0002\"~B\u0003\r\u0019!J]\u0000,\u0003#*+X9}r3\t:ۉ\bK6I@je$ \fD\u0015ޖ\u000bȌ\u001cb1\u0004-\u0019BOj@S\u001a!urhc8ʐ\u0005{x7]볷\u0014tZv\r\u0019(c7-6n\u001b\u0002\u0001Vo³u$N\u0017\bȊCR+ژcᰄ\f$P!؈z\u0000CP\r+6\u0017-Ȥ40Z2\u0010bOPl\u0018K@)t\u000e\u001b*8#]\f*.\u0003,\\K&BNYnŏ-Js;\u001d-\b$\"}[/_s䱄oi\u0011\u0002\u0012?PìVQK\u0017F}*x4l:\np{\u001cװ\u0013\u0017,P>\u001cX\u001f\rxD$\u0001x)`2BC^;R/\u001d0,!H90lB{6t\u0003XE\u001ej\u0018q\u0015:\u0001\u0005Ň9\u0015:\f&\u0019O:aE\u0012Gʓ\u0003G%JC\ri\b\u0012 <\u0013Nk+/O\u0017\u001bcPc\u0003P\u0004 >3\rD\"\u0010\u001c\u001aG\u001bC\u001d\u000bcΐ\fc\u001d\u000bc\u0016\t\u0016\u0010\u000e;\u0003:[+/H\u001fi;X\u0016|ݑSE\u0006\u0011o\u0018wb7yg\u0002\u0015UKK\u0011zlB;INsI\fAb 4B\u0003t\u0007ff !9\fXcܐ#ֹ<\u0000\u0010߄^\u0016) !\b!\u0014wH\tX\u0005x1\nX\u000f\u0016(V-<9gD\\\u000eFB\u0018\u000b97\u0016F\tG8\\\u0006'?ԈV\u0013K}\t5Ѻ\u0015i\u0010D5ȉ*\u0007$lبY\u001a\u0005wLӂՐY\u0007C|\rz\u0004\t5\f1\u0010/Gw4Hb@P#ȝӟEF\u0005\u00154\u0004@8մdA4,\u0010\u0000\t$\u0017.x\u0001\u0012V3QBgRB\u0000`\u0002 \rt݊bj-ܫ\u000bFc~QHA?L\u00199\u001e4\u001a\\\u0004p\nw\t7\u000b#֘NCj.*\u0003I#y\b|\u0011h\u0004<˘|69@q2\n\u0000\u0005\u000bt,z\u001dXTT\u000e\u0015\u0003IaOS9偎uht\u001a\u0006i(\f)\u000boI\"UL\b6(\n\\\u0010U\u00142@\u0017\u0011\n7R7oh\u0013/\f{plq\u000e`aJ4[\u0010ȫA\u001dC\u001a\u0014a`w8tGT\\\u0019b\u0004(8\\\u0019Ԃ~\u001aE\u000eg\u0007\u0011ڰ\u000e}wϣz[=9GR\"3V\u0005'\u0001鳢ȐB}\u001eNm\u001e̩\u0002x~XL\u0005k2!Z\u000e]#\u001c{&B3\u001ch..(M%B*š\u0000*!K3Rb\u0004f^e\u001d7!\u0007BG\nі\u0018S%\u0012u{\u001e$NɣYR=\u0011\u0004$\u0016wzN\u0016\u0006P11jbc=,+Իv]1~@qk\u0017W;=}jW\u0002\u0003v\u0002\u0014K\t׀1MX,ᗓ\u0001ڞ-IM-)\u001d\u001e9$\u0001\u0004vv\u0011H;v]˴\u0013&'A\u0017w Av7{EIh>\u0013fƗ@\bIR]BU\u0017\tuM\u0019\u0010ЛHgWQZgoٿ=ΞX;svUD{&@\u0018\u0002h7\u001b{a>\u0003䳻\u001ae)\u0017af\u0000gB4\u000f\u0014\t{Lƙo\u001c€K#6t@g\rM\u00007UvN`\u0007\u0014\"hI']f\u0017h9\u0007۔]\u0015bT\u001b\u0019et_T\u0019\u0000#\u0014\bD>EU<0Ї_\u0019[,}\rEkh|K\u00012nw$1 +g\u001a썓@~\u001e/c)#;h\u001a;\u0001>H>1\u0017cw\u0004\u0007I$\u0001PB`&Xm~hR܃#)3 > 6h\u000b \u00018\t2*\u0002\u0019=%\u0019~b#\u0012S[\u0015\u0016A\u001d-Uľ\u001d8bo}\\죉-!v٬X촅\u0014{c\u001dqasSP'o(\u0014\u0017R1>X& 5ɂ5\u000bWC09g=ΰJ3qj\ra'K\u0012\"8\u0000\u000e{\u0007\u0011Ž\"\u0010ya1oi\u0017I1\u0017\u0018\f\u0004}.\u0016\u0000\u001c.`!Bk|TRм\u0006\u0018E\u0001L`5\u0001*\u001a\u0003\u0010!\u0000/]O\u0016ςgm˂\u001d\u0004`\nRJ\u0005B`w\u0006`?\"\t\u0005\u0011\u001bq\u0000U\u000f\fT'\u0014>XP\u0016xOH\"\u001dJ\u0019.2\u0011d\u0010]A\r!`R>\u0001˯w_~ZټVJ|C$\u0002x\u001242p\u000es\u0000\u0016\u001b\"]|6oyF;h7PWwyl\u001b& aN\u0014MY6 @*M\n\n\u000fR6\b&GeP+qP+\fþ[\u0019Ak5`T`\u0003|\u001256\u0006ll\u00004Vo\u0000\u0001O5CE\u00121\u0006\u0002\u000e&Ջ@|\u0014\u0010%\u0014lqʪ6\u0002id\u001b`\r3oZUpa\u00038[oZJ\u0003\u0015K,\u001ep^N\u0013*DI1\n4%`Xn^@PHeiL3׌\u0018\u0011@,t:;}p70\u000f\u0012=*\u0006sԑ\u000bMR\b/D\u000bn0Š8veat%\u0000D\u00027xt8=賉`\u0000\u001bD\u0003\"`\u001e\u001a`K|+`l#h\u0016D&B:\u0010@Wd\u000b-U\u0015\u001eUjߗӤQB\u001fJ\\xĎQ\r)\u001dw\u00008|\u000er*!j0zCP\u0007\\\raEs䲺D1\u0018\u000f\u001ea\u0001\u0001%ձ,KI;\u000b^\u0010$Tuε\u001e=a*\u001aADR+B `5J\u0017;G?U>\"H}/@\t:E\u0001c\fX7mSV(TKd`$r=z\u0006j̔0MR~DBJ(T\\JG)Wt\u0019iT\u001fd?\rjsKERBs5l!F\u0018\u001fH3с\u000edê;k!!ùK̀'@\u001f#\u000fkXC\fգ(WN2 dd:\u001aeH%>\u001fBgY5:FF\b\u0014s\u001a\\\r~\u0006\u0012`Xg-%_ѐ?\u0014#N.\u001ebR\u00004%jv%\u0002\u001c\u0012\"U\u0012V\u0011\u0005o\u0018\u0018\u0002L$#rd\"5667\u0012\u000fJ.Lj\u0001՝|8=sjp/F+5bB^\u000b@(G@.EmW\u0016(\u0002g\u0006\\\u0015`\u001dNj\u001c\u0016V\t\u00179^\u000b\u0005v 20C\u0007y8&KJ&yӎ8PLRc%LdI5ʊI\u001dJa)ݝ>;sH\f\u0002j\u0001}5^ \u0005\u0004(<]\u0004\b\u0013$Fx\rU\u0007i5\u0013#jP9\u0018b\u0011\u000f1\u000fxHcƥTA\n\u0012\u0001ge\u0001\"\t9Y\u0002۫\bh\u001fh~JTjZ)QɊJ\u0002S.gϦ`B,\u001dpPm=#SM\b@3tt \u00131\b1C1hO bsC0NnL\u0003)3B\u001a^\u001b\u0017\u00003VX|6'\u0015Ό1\u000bx\u0000\u0001\u001e\u0019`1\u00021C\u0001\u001bő?\bɷ'\u0011\u001eL]:,tl%\f{Ц\u0002\b\u0006\u0010˩\u0006\u0010{\u0014@\u0002^tL\u000fic\tq3忼n\u0004W3\u0010ҊBIg\u0002\nYP\bv\u0000\u0013[B<\fէd|XF>2\u0001qȅ\u0013@8.G4D!\u0003gw\u0013\rR`u\fZ90b'DQ.g%\u001dryM.UtY!\u00002\u000f\u0017\u0013XsWĆ\u0005\u0005k\n0lbp0s,`UJ\u001e%\u0007\u0003ip\u0016\u0010\u0013C`>MVL^J8\"Eesf\u000516FxD\u0004\\L\n8=4w\u0019H|\u0016S8B*\n\u00034d\u001bT\fk7Z\u001dDI\u0013`\u0015`+nB,]:y_ѾLacb\u001a&K8@g{xP?`\u001fB\u0006|FR;RLgR\"AHV\tz\u0011|7Z\u0014)\u0012\u0013r\u001e\f\u00023fLVN{J\u001dq\u00189Ta\u0011\"8x'?28GT@\u0001231\b}7ݸ_k$aOZ\u0011M$mM5:\t*H\u0013n=;pJ`\u001c\u0011\u0004VOp((?&i{DQ~?^vW_@\"\u0011<\u00069M\u001eFL݊xV*,\u0012?Rgzbb\u000e';z&DgwK\u0012\u0014VcRά}yٺu\tQfե3S&z\u000e\u001bK\u0010Խ'pAq\u0018}9΂;r \u0012\u0014DGqEʜ3$]\b\rQq\u001bIk)brX%2z98\u000b@\rSF\u001eM✌Ƣufu\u0012븯 \u0001;\u0014\u0014$T EA=+R\u0000)\u000ekIȚ\u0012U5( Wи9(:.ZqI\b\fA\u001aYVB\t$g8\u00113Q@}rX@+*a)x\u0011S,\"s\u0004{R\nIb4\n'D+\u0018ŮAR\u000fE\u0007$\u001b\u000epR9\f*疴 B$^\u000bt.ŮH:jC\u0004hk\u0004p,: pbG\u0019\u0019b_g,P\u0003\u0001S\u0019\u0015\r\bߠǡ7^\u0006#r0󴓋W[R9[)N{i'\\g\u001f;\n\u0000\u0017{\",\u0017\u000b\\^\u0011\u0017yJ tȵB!h\u0012\u000b}7+\u0000\u000b_Sln6h'\u001a\u001d\u0003ED{\u0018\u0007M4?Zf\u0019LJy1O\u000f GU:B\"DPbQ50-f/\u0001\u0010\u0000\u0015Ӟmv\u00011{.k\u0011.\u0011n`34(e_$hjU-ڔ;yZ\"IV9N=˃ˡE\n[\u00196 L]%\b\u0005YD䇡B\u0011V\fVd\u0017\r*\")_R(3Ov6t\"X8\u001dꐝU[^b!dt\u001bIvK#$-l촙\u001a\u0003F=\u0012pz5^D$\f\u001d::Ci\u001aEyعKa9[\u0018i3\tǎiS|KH\fH\n\u0010*\u0001B! |V\u00127<|TFM\nU NG\u0016jV?ni0jԱ8\u0005]Ma\u0002O4&\u0001\u001b(=\u0001Oe\u0013ubJÉ=k\u0000?))\f\u0014vFi\u0003pHfn2\u0007\tZ\u0007s\rs\u000fC\u001e|v\\ܙ\fd^~!=\u0004|N6Q`\u00179\u000b\u001cR \u000e1\u00106=Zc\u0015@S\u0004¢\u000bk`+\u0002`(\u001d\u0000ayͱl4F\n\u0005|&0\u0016\u0003^(\u000eE\u0002\u0005r\u0006˹EdQ\u0005jqbSK?RM!l_m#pbH倗P\u0011v\u0004\u0007\u0000\u0003\u0000D8@\u000b|:\u0004pt4|w\u0000O+\u0001Dfנ\u0015~E\u0001!\u0019Ks\u001f@փ*\u0010\u001e\u0015oA\u0000ͬdC\u001e(0~\"0sȐ3)\tiM\u001a&\u0002a\be\u001cD+\"1e\u0003\u0001,8zrb\u0001e\u001f\u0000Bw@\u000bB݁tD\u0019ޢ.\u0013m<&j\u001e\u0006Y\u000b\\N\\Gt\u001d\u0002qt(z\u0010\u0005c\u0018}aAYsq\u0004\u0017hc*!\u0002tN6\u0018BQ&\fMI\u001c޼KU\n]Ka\u001c֘2;\u0002?\u0010ho \\O.I\\}^_o\u0004\u001f799C8Ll\u001dCjt\u0004;\u0012z'Zx\u0018iX7\u0012\r\u0018|\u0003NV\u0016ҫ\u0011&,\"YcbAf#,`2j\u001d\u0014#jK\u001bj \u0002UP\\MQh%_\"\u0013I_ቡ\u000fuudԅ\f˨\u000bS3Z<|d\"ȢAy\u0013cp=\u0000Xwp\u0016\u0013~\u0002\u000bW\"NعAx;X\u0007\b\u0019\"dB\f=ʄ\u0012LP\u0007t\u0012'e=XuV\u0002E\u0012p%a\u00119d\fk\r8z\u0005\u00038n\u0007X|\tARp\u001bQ\u0001ǜ\u0010脅\n\"g,3\u0019Pl5L]\u0001!\u0011\u0012uPdH\u001b\u0012oeJ\u0013\u0013M\r\u0011\u000e{T\bJF\u0015\u001eOAp%`Ezl涓p)\u001eم\u001fqC\u0018\b\u000bBꐀZ/mq\u0015I\u0018t/ajq3\u0000Z\u0017(bRVcFH\u0018@x{#\u0019J.\u0011MXg5,\n*2OS̄1Rb+\u001cY$F\u0017\u0004SF*EXϭ\u0011N\u0000\t8f34\u0005^C\u0012diYƒ\u0011G\u0015f\u001e\r\u001aTKFÌӤL.BY^\u0014\u0017G\u0018Y\u0017i\u0002*\u0015>~x\u001ax\u00121\u0017Ӈyw\u0004S<;-dZ@Ȕw\u0005qv]Еюxj\u0002\n\u0011,\u0018@XuR\u0013֮\u0003\f\u0002\u001b1Ud*B&T\u0017Ⰷi\u0002\rgu*h\u0019\u001bHB\\8yU/\u0018\u0014\n8y\u001e\u0002`h\u0016f\u0001=\u000eKjQUjl\rz\u0006E\r\r\u001a\u000e\u001b\u0014v7h7\u001b\u001b\u0018jS}dՒV:p\u0010\\\b%1W\u0011\\=V\u000ev\u00071-\u001f&\n\u001fbtymV@\u001b'ث\u0005g\u0000Zj}6I\t\u0018'4⫌f24$SIIMܦhSI\t\u001aJE{3\u0019 PC\u0019:2iX\u0013\u001bY\u0002e%Z*Z}mz\u0015\u000eLP27\u0011b\u0016P\u0001)WR\u001dkal\u000bEl\u0006W|mMsvfe΍\u0016_\u0010xS\u0017*\u001c\u0013\u0012\u0000VNp)\u000bDP\u000b|.dV!m\u0019E\u0004\"cC+\u0005,ob\u0012œY\r9dܞB\bHMKH\u0011f!V\u00131y\u0001$&\rmvd\u0017h8 *Iudp\u001cr\u0002\bذ\u000eZi!잪\u000e\u0001L\u0006]7b2\u000eW\u00115K\bKf\u0011%HZ8%6\u0005g*8rPB\b\nZ\b\u0016.w!aoaX\b\u001c0 KPēTABL\u0003cM\u0006\u0019c\u00020W\\\u0003>;m\u0014$3\u001d6\u001c`ƀPm\u0002@bDgEfM\u0016R\u0016\u001cLF2\u001eFl\u0010d$ᩔ\u0016\u0014r\u0006,ga]\u000b\n%O*8Jih[a\b_1MP$(A\u0003 }J\u0007\u001d\"\u000b07~\u0000q@84\bJ/\tD\u0015Ŧ\"\r\u0016\u000eZ$\u001dj\u000e5D3\u0010\b98,\u0001\"(ǩ\u000f6\u0010\u0006\u0012(/z]tP~1'\u0012B\u000ec<<\u0007WS\u000fZ( b+L\u0006qogC)O`U>R8Xt`UT\u000by:gxT\u0015\"\u0019\u0002\f\u0018) \"\u001bRl4IqAJ\u001a\u0019u@\nZDۄ06>pHhUѬR\u0005A(O\bL<\u0001\u0013\u001cl%[\n\u0005P/VZ\"Kπ\u00124nQQaS(杠A\u0019hW@\f\\̥_i׭!*b\u0013?-HFq\u0013Z[aI\f\n\u001b>;?q*<8\u001a/(l\u0012C\u0010{4\bx\u0019H\u0003tzo׈\tڑшJ<\u001bA-lPg}8N5\u0005\u0013:&)&\rVa!\u00163ro3h]FCj\u0004ՃOPS\\\"\u0011PL'\f\u000b|kGT[J8D%\u0014Vg=6t1*b&')dK؁f\u001c\u0000r\\4\u000b˶cS޷6\u000b\u0016kL$!5\fG7\tq\u0010d,<\u0014=i$X5V\u001f/J3M2R{a\u0000b\\\u0018x'M\u0000s\u0014X\\\f,0\"\u0014\u0006\fY\u0001@!A\u0004-PHb(-֗iͿ}\bhFϒQz\u0013eg\u000fm\u001bmH\"k1O\b(\u00179qL:r\u0001\f2\t&\n\u0016c3\u0016\u0013ɿ@`\u001eDA\u001bP1QNQ/ThHHNTZY=+Xp]q\"U~`0_\u0001KΔ{t\u0014~AJ\u0014\bP :2A&\u0016qz\"P\rendstream\rendobj\r37 0 obj\r[36 0 R 35 0 R 32 0 R 34 0 R 33 0 R]\rendobj\r65 0 obj\r<>\rendobj\rxref\r\n0 66\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000208 00000 n\r\n0000052734 00000 n\r\n0000000000 00000 f\r\n0000052785 00000 n\r\n0000000000 00000 f\r\n0000465425 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000465498 00000 n\r\n0000465919 00000 n\r\n0000467147 00000 n\r\n0000532735 00000 n\r\n0000598323 00000 n\r\n0000663911 00000 n\r\n0000729499 00000 n\r\n0000731151 00000 n\r\n0000796739 00000 n\r\n0000862327 00000 n\r\n0000927915 00000 n\r\n0000993503 00000 n\r\n0001059091 00000 n\r\n0001124679 00000 n\r\n0001190267 00000 n\r\n0000000000 00000 f\r\n0000464519 00000 n\r\n0000464379 00000 n\r\n0000464450 00000 n\r\n0000464588 00000 n\r\n0000464660 00000 n\r\n0001255855 00000 n\r\n0000053273 00000 n\r\n0000073763 00000 n\r\n0000073529 00000 n\r\n0000465312 00000 n\r\n0000073243 00000 n\r\n0000073386 00000 n\r\n0000072141 00000 n\r\n0000072682 00000 n\r\n0000072730 00000 n\r\n0000464149 00000 n\r\n0000073584 00000 n\r\n0000073798 00000 n\r\n0000074185 00000 n\r\n0000073679 00000 n\r\n0000074316 00000 n\r\n0000074238 00000 n\r\n0000464244 00000 n\r\n0000465196 00000 n\r\n0000465227 00000 n\r\n0000465080 00000 n\r\n0000465111 00000 n\r\n0000464964 00000 n\r\n0000464995 00000 n\r\n0000464848 00000 n\r\n0000464879 00000 n\r\n0000464732 00000 n\r\n0000464763 00000 n\r\n0001255908 00000 n\r\ntrailer\r<<1289C11F68B04476B200574EBCE6BB9B>]>>\rstartxref\r1256100\r%%EOF\r" }, { "path": "Unreleased/OTAVCAs/OTAVCAs_REV2_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）\r\n10uF,\"C1, C3\",CAP_1206,\r\n100nF,\"C2, C4, C5, C6, C7, C8, C9, C10, C12, C13, C14, C15\",0603 CAP,\r\n560pF,\"C11, C16\",0603 CAP,\r\n1N4148WS,\"D1, D2, D4, D5, D7, D8\",SOD-323,\r\nCJ431,D3,SOT23,\r\nVAOL-3LAE2,\"D6, D9\",LEDT1,\r\nEUROPWR-10p,J1,10P_euro_power,\r\nB2B-ZR,J2,B2B-ZR(LF)(SN),\r\nB2B-ZR,J3,B2B-ZR(LF)(SN),\r\nWQP-WQP518MA,\"J4, J5, J6, J7, J8, J9\",Thonkiconn Jack,\r\nWQP-PJ301M-12,\"J5, J8\",Thonkiconn Jack,\r\nWQP-PJ301M-12,\"J6, J9\",Thonkiconn Jack,\r\nLM13700,OTA1,SOIC-16/150mil,\r\nMMBT3906,\"Q1, Q2\",SOT23,\r\n1k,\"R1, R15, R20, R34, R39\",0603 RES,\r\n10k,\"R2, R3, R8, R29\",0603 RES,\r\nP0915N-EC15BR100K,\"R4, R23, R12, R32\",P09x5N,\r\n100k,\"R5, R6, R7, R9, R10, R11, R13, R24, R25, R26, R27, R28, R30, R33\",0603 RES,\r\n13k,\"R14, R19, R31, R38\",0603 RES,\r\n8.2k,\"R16, R35\",0603 RES,\r\nRV9012NO-PA25B7.0 Tall Trimmer 10k,\"R17, R36\",EVUF,\r\n51k,\"R18, R37\",0603 RES,\r\n1.5k,\"R21, R22, R40, R41\",0603 RES,\r\nLM321,\"U1, U3\",SOT23-5,\r\nTL074PW,\"U2, U4\",TSSOP-14," }, { "path": "Unreleased/OTAVCAs/OTAVCAs_REV2_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,-8.89,-26.035,Bottom,270.0\r\nC2,-11.271,-25.242,Bottom,90.0\r\nC3,-8.89,-33.02,Bottom,270.0\r\nC4,-11.271,-33.814,Bottom,90.0\r\nC5,-23.654,43.713,Bottom,270.0\r\nC6,-21.114,47.205,Bottom,90.0\r\nC7,4.763,34.132,Bottom,270.0\r\nC8,-10.954,30.797,Bottom,90.0\r\nC9,-4.763,34.131,Bottom,90.0\r\nC10,-24.606,31.75,Bottom,180.0\r\nC11,-19.208,37.941,Bottom,180.0\r\nC12,4.127,39.687,Bottom,0.0\r\nC13,0.794,42.386,Bottom,180.0\r\nC14,24.798,31.75,Bottom,180.0\r\nC15,11.78,30.957,Bottom,270.0\r\nC16,14.129,37.782,Bottom,180.0\r\nD1,-5.112,-24.448,Bottom,0.0\r\nD2,-5.08,-34.607,Bottom,180.0\r\nD3,-21.272,-23.019,Bottom,270.0\r\nD4,-13.017,27.94,Bottom,180.0\r\nD5,-11.112,36.83,Bottom,270.0\r\nD6,-7.62,38.1,Top,180.0\r\nD7,14.605,27.94,Bottom,0.0\r\nD8,19.685,36.513,Bottom,270.0\r\nD9,22.86,38.1,Top,180.0\r\nJ1,0,-29.845,Bottom,180.0\r\nJ2,-24.791,48.26,Bottom,90.0\r\nJ3,15.425,48.26,Bottom,270.0\r\nJ4,-22.86,29.921,Top,180.0\r\nJ5,-7.62,29.921,Top,180.0\r\nJ6,-7.62,45.161,Top,180.0\r\nJ7,7.62,29.921,Top,180.0\r\nJ8,22.86,29.921,Top,180.0\r\nJ9,22.86,45.161,Top,180.0\r\nOTA1,0,31.115,Bottom,0.0\r\nQ1,-5.715,21.59,Bottom,0.0\r\nQ2,13.176,20.637,Bottom,90.0\r\nR1,-15.24,-24.448,Bottom,0.0\r\nR2,-18.415,-23.336,Bottom,270.0\r\nR3,-21.273,-19.367,Bottom,0.0\r\nR4,-15.24,-13.515,Top,180.0\r\nR5,-14.922,-4.445,Bottom,270.0\r\nR6,-22.702,28.893,Bottom,0.0\r\nR7,-18.574,27.94,Bottom,0.0\r\nR8,-10.16,24.448,Bottom,0.0\r\nR9,-18.415,46.729,Bottom,270.0\r\nR10,-18.415,43.522,Bottom,270.0\r\nR11,-10.477,26.988,Bottom,270.0\r\nR12,-15.24,-43.995,Top,180.0\r\nR13,-17.621,24.288,Bottom,90.0\r\nR14,-26.511,37.783,Bottom,270.0\r\nR15,-4.763,38.894,Bottom,270.0\r\nR16,-3.333,23.336,Bottom,180.0\r\nR17,-7.62,14.047,Top,0.0\r\nR18,-6.35,31.591,Bottom,180.0\r\nR19,-19.209,35.401,Bottom,0.0\r\nR20,-7.779,46.99,Bottom,270.0\r\nR21,-6.35,30.321,Bottom,0.0\r\nR22,-6.35,29.051,Bottom,0.0\r\nR23,15.24,-13.515,Top,180.0\r\nR24,15.24,-4.445,Bottom,270.0\r\nR25,0.793,44.926,Bottom,0.0\r\nR26,4.127,44.926,Bottom,0.0\r\nR27,23.972,29.051,Bottom,180.0\r\nR28,18.892,27.94,Bottom,180.0\r\nR29,10.637,24.765,Bottom,180.0\r\nR30,13.494,25.083,Bottom,270.0\r\nR31,9.207,44.926,Bottom,0.0\r\nR32,15.24,-43.995,Top,180.0\r\nR33,17.621,24.606,Bottom,90.0\r\nR34,25.718,39.053,Bottom,270.0\r\nR35,8.255,21.749,Bottom,0.0\r\nR36,22.86,14.047,Top,0.0\r\nR37,6.985,31.591,Bottom,0.0\r\nR38,14.128,35.242,Bottom,0.0\r\nR39,22.86,47.308,Bottom,270.0\r\nR40,6.985,30.321,Bottom,180.0\r\nR41,6.985,29.051,Bottom,180.0\r\nU1,-21.114,43.045,Bottom,270.0\r\nU2,-16.669,31.75,Bottom,180.0\r\nU3,4.636,42.386,Bottom,0.0\r\nU4,17.78,31.75,Bottom,180.0" }, { "path": "Unreleased/PNGBL/PNGBL_V2_BOM.csv", "content": "\"#\";\"RefDes\";\"Name\";\"Value\";\"Pattern\";\"Quantity\"\r\n\"1\";\"C1, C2, C7, C8, C10, C11, C16, C17, C18\";\"0603C*\";\"100nF\";\"0603 CAP\";\"9\"\r\n\"2\";\"C3\";\"0603C*\";\"10u\";\"0603 CAP\";\"1\"\r\n\"3\";\"C5, C6\";\"0603C*\";\"220p\";\"0603 CAP\";\"2\"\r\n\"4\";\"C12, C13\";\"0603C*\";\"10p\";\"0603 CAP\";\"2\"\r\n\"5\";\"C14, C15\";\"1206C*\";\"10uF\";\"CAP_1206\";\"2\"\r\n\"6\";\"D1, D8\";\"CJ431\";\"\";\"SOT23\";\"2\"\r\n\"7\";\"D2, D3, D5, D6, D7, D9\";\"1N4148WS\";\"\";\"SOD-323\";\"6\"\r\n\"8\";\"D4\";\"LEDT1\";\"\";\"LEDT1\";\"1\"\r\n\"9\";\"IC1\";\"SMT_LM13700\";\"\";\"SOIC-16/150mil\";\"1\"\r\n\"10\";\"J1\";\"Thonkiconn\";\"PING\";\"Thonkiconn Jack\";\"1\"\r\n\"11\";\"J2\";\"Thonkiconn\";\"CV\";\"Thonkiconn Jack\";\"1\"\r\n\"12\";\"J3\";\"Thonkiconn\";\"HI\";\"Thonkiconn Jack\";\"1\"\r\n\"13\";\"J4\";\"Thonkiconn\";\"BAND\";\"Thonkiconn Jack\";\"1\"\r\n\"14\";\"J5\";\"Thonkiconn\";\"INPUT\";\"Thonkiconn Jack\";\"1\"\r\n\"15\";\"J6\";\"Thonkiconn\";\"LOW\";\"Thonkiconn Jack\";\"1\"\r\n\"16\";\"Q1, Q3\";\"MMBT3904\";\"\";\"SOT23\";\"2\"\r\n\"17\";\"Q2\";\"MMBT3906\";\"\";\"SOT23\";\"1\"\r\n\"18\";\"R1\";\"P09x5N\";\"VCF_KHZ\";\"P09x5N\";\"1\"\r\n\"19\";\"R2, R4\";\"0603R*\";\"75k\";\"0603 RES\";\"2\"\r\n\"20\";\"R3\";\"P09x5N\";\"VCF_CV_AMT\";\"P09x5N\";\"1\"\r\n\"21\";\"R5, R6, R11, R16, R17, R20, R21, R32, R33, R36, R37\";\"0603R*\";\"100k\";\"0603 RES\";\"11\"\r\n\"22\";\"R7, R9\";\"0603R*\";\"2k\";\"0603 RES\";\"2\"\r\n\"23\";\"R8\";\"0603R*\";\"200k\";\"0603 RES\";\"1\"\r\n\"24\";\"R10, R13, R19, R27, R42\";\"0603R*\";\"1k\";\"0603 RES\";\"5\"\r\n\"25\";\"R12\";\"0603R*\";\"1MEG\";\"0603 RES\";\"1\"\r\n\"26\";\"R14\";\"0603R*\";\"0R\";\"0603 RES\";\"1\"\r\n\"27\";\"R15, R18\";\"0603R*\";\"8.2k\";\"0603 RES\";\"2\"\r\n\"28\";\"R22, R23, R24, R25\";\"0603R*\";\"220R\";\"0603 RES\";\"4\"\r\n\"29\";\"R26\";\"P09x5N\";\"VCF_RES\";\"P09x5N\";\"1\"\r\n\"30\";\"R28, R29, R30, R43, R44\";\"0603R*\";\"10k\";\"0603 RES\";\"5\"\r\n\"31\";\"R34, R35\";\"0603R*\";\"47k\";\"0603 RES\";\"2\"\r\n\"32\";\"U1\";\"EUROPWR-10p\";\"10P_TH_2.54\";\"10P_euro_power\";\"1\"\r\n\"33\";\"U2\";\"TL072\";\"\";\"SOIC-8/150mil\";\"1\"\r\n\"34\";\"U5\";\"TL074PW\";\"\";\"TSSOP-14\";\"1\"\r\n\"35\";\"Z1, Z2\";\"MM3Z5V1ST1G\";\"5.1V\";\"SOD-323\";\"2\"\r\n" }, { "path": "Unreleased/PNGBL/PNGBL_V2_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）,\r\n100nF 0603,\"C1, C2, C7, C8, C10, C11, C16, C17, C18\",0603 CAP,,\r\n10uf 0603,C3,0603 CAP,,\r\n220pf 0603,\"C5, C6\",0603 CAP,,\r\n10pf 0603,\"C12, C13\",0603 CAP,,\r\n10uF 1206,\"C14, C15\",CAP_1206,,\r\nCJ431,\"D1, D8\",SOT23,,\r\n1N4148WS,\"D2, D3, D5, D6, D7, D9\",SOD-323,,\r\nLEDT1,D4,LEDT1,,\r\nSMT_LM13700,IC1,SOIC-16/150mil,,\r\nMMBT3904,\"Q1, Q3\",SOT23,,\r\nMMBT3906,Q2,SOT23,,\r\n75kΩ 0603 1%,\"R2, R4\",0603 RES,,\r\n100kΩ 0603 1%,\"R5, R6, R11, R16, R17, R20, R21, R32, R33, R36, R37\",0603 RES,,\r\n2kΩ 0603 1%,\"R7, R9\",0603 RES,,\r\n200kΩ 0603 1%,R8,0603 RES,,\r\n1kΩ 0603 1%,\"R10, R13, R19, R27, R42\",0603 RES,,\r\n1MEG 0603 1%,R12,0603 RES,,\r\n0R 0603,R14,0603 RES,,\r\n8.2kΩ 0603 1%,\"R15, R18\",0603 RES,,\r\n220R 0603 1%,\"R22, R23, R24, R25\",0603 RES,,\r\n10kΩ 0603 1%,\"R28, R29, R30, R43, R44\",0603 RES,,\r\n47kΩ 0603 1%,\"R34, R35\",0603 RES,,\r\nEUROPWR-10p,U1,10P_euro_power,,\r\nTL072,U2,SOIC-8/150mil,,\r\nTL074PW,U5,TSSOP-14,,\r\nMM3Z5V1ST1G,\"Z1, Z2\",SOD-323,," }, { "path": "Unreleased/PNGBL/PNGBL_V2_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC1,29.58,82.209,Bottom,270.0\r\nC2,19.261,82.209,Bottom,270.0\r\nC3,34.343,89.67,Bottom,270.0\r\nC5,20.69,87.447,Bottom,0.0\r\nC6,28.31,87.447,Bottom,180.0\r\nC7,33.39,57.285,Bottom,180.0\r\nC8,18.308,61.095,Bottom,0.0\r\nC10,28.152,96.179,Bottom,180.0\r\nC11,21.801,97.608,Bottom,0.0\r\nC12,14.022,79.51,Bottom,0.0\r\nC13,34.978,79.51,Bottom,180.0\r\nC14,24.659,39.188,Bottom,270.0\r\nC15,24.659,32.203,Bottom,270.0\r\nC16,26.722,39.346,Bottom,90.0\r\nC17,26.722,29.662,Bottom,90.0\r\nC18,15.292,92.527,Bottom,0.0\r\nD1,29.104,30.774,Bottom,270.0\r\nD2,17.832,93.004,Bottom,90.0\r\nD3,19.261,96.655,Bottom,270.0\r\nD4,32.12,85.86,Top,0.0\r\nD5,35.136,84.749,Bottom,270.0\r\nD6,21.325,40.775,Bottom,180.0\r\nD7,21.484,30.615,Bottom,0.0\r\nD8,28.31,41.727,Bottom,270.0\r\nD9,12.594,96.179,Bottom,180.0\r\nIC1,24.341,79.192,Bottom,0.0\r\nJ1,16.88,92.921,Top,180.0\r\nJ2,16.88,77.681,Top,180.0\r\nJ3,16.88,108.161,Top,180.0\r\nJ4,32.12,92.921,Top,180.0\r\nJ5,32.12,77.681,Top,180.0\r\nJ6,32.12,108.161,Top,180.0\r\nQ1,31.961,67.445,Bottom,0.0\r\nQ2,35.771,66.493,Bottom,0.0\r\nQ3,16.245,95.226,Bottom,270.0\r\nR1,24.5,19.005,Top,180.0\r\nR2,23.707,22.043,Bottom,180.0\r\nR3,24.5,64.725,Top,180.0\r\nR4,21.801,65.222,Bottom,0.0\r\nR5,30.373,59.825,Bottom,0.0\r\nR6,33.707,59.825,Bottom,0.0\r\nR7,19.738,58.238,Bottom,270.0\r\nR8,33.548,63.159,Bottom,0.0\r\nR9,30.692,92.369,Bottom,180.0\r\nR10,17.674,110.308,Bottom,180.0\r\nR11,26.563,85.701,Bottom,0.0\r\nR12,22.278,85.701,Bottom,180.0\r\nR13,32.914,96.02,Bottom,180.0\r\nR14,29.738,55.38,Bottom,0.0\r\nR15,19.42,73.795,Bottom,270.0\r\nR16,36.247,82.526,Bottom,0.0\r\nR17,22.437,94.433,Bottom,180.0\r\nR18,29.58,73.637,Bottom,270.0\r\nR19,29.739,111.26,Bottom,90.0\r\nR20,14.022,77.922,Bottom,0.0\r\nR21,34.978,77.922,Bottom,180.0\r\nR22,14.022,81.256,Bottom,0.0\r\nR23,14.022,76.335,Bottom,0.0\r\nR24,34.978,81.097,Bottom,180.0\r\nR25,34.978,76.335,Bottom,180.0\r\nR26,24.5,49.485,Top,180.0\r\nR27,24.5,28.71,Bottom,0.0\r\nR28,21.801,52.681,Bottom,0.0\r\nR29,27.517,33.472,Bottom,180.0\r\nR30,31.485,30.456,Bottom,90.0\r\nR32,19.42,93.162,Bottom,90.0\r\nR33,12.752,93.798,Bottom,270.0\r\nR34,21.802,67.763,Bottom,180.0\r\nR35,25.294,67.763,Bottom,180.0\r\nR36,13.387,98.242,Bottom,0.0\r\nR37,14.499,89.67,Bottom,270.0\r\nR42,24.342,42.839,Bottom,180.0\r\nR43,28.31,44.426,Bottom,0.0\r\nR44,30.85,41.251,Bottom,90.0\r\nU1,16.563,35.377,Bottom,180.0\r\nU2,24.659,59.19,Bottom,0.0\r\nU5,24.5,90.781,Bottom,180.0\r\nZ1,29.421,52.681,Bottom,0.0\r\nZ2,25.294,52.681,Bottom,180.0" }, { "path": "Unreleased/PNGBL/PNGBL_V2_XY.csv", "content": "\"RefDes\";\"Center X (mm)\";\"Center Y (mm)\";\"Side\";\"Rotate\"\r\n\"C1\";\"29.58\";\"82.209\";\"Bottom\";\"270.0\"\r\n\"C2\";\"19.261\";\"82.209\";\"Bottom\";\"270.0\"\r\n\"C3\";\"34.343\";\"89.67\";\"Bottom\";\"270.0\"\r\n\"C5\";\"20.69\";\"87.447\";\"Bottom\";\"0.0\"\r\n\"C6\";\"28.31\";\"87.447\";\"Bottom\";\"180.0\"\r\n\"C7\";\"33.39\";\"57.285\";\"Bottom\";\"180.0\"\r\n\"C8\";\"18.308\";\"61.095\";\"Bottom\";\"0.0\"\r\n\"C10\";\"28.152\";\"96.179\";\"Bottom\";\"180.0\"\r\n\"C11\";\"21.801\";\"97.608\";\"Bottom\";\"0.0\"\r\n\"C12\";\"14.022\";\"79.51\";\"Bottom\";\"0.0\"\r\n\"C13\";\"34.978\";\"79.51\";\"Bottom\";\"180.0\"\r\n\"C14\";\"24.659\";\"39.188\";\"Bottom\";\"270.0\"\r\n\"C15\";\"24.659\";\"32.203\";\"Bottom\";\"270.0\"\r\n\"C16\";\"26.722\";\"39.346\";\"Bottom\";\"90.0\"\r\n\"C17\";\"26.722\";\"29.662\";\"Bottom\";\"90.0\"\r\n\"C18\";\"15.292\";\"92.527\";\"Bottom\";\"0.0\"\r\n\"D1\";\"29.104\";\"30.774\";\"Bottom\";\"270.0\"\r\n\"D2\";\"17.832\";\"93.004\";\"Bottom\";\"90.0\"\r\n\"D3\";\"19.261\";\"96.655\";\"Bottom\";\"270.0\"\r\n\"D4\";\"32.12\";\"85.86\";\"Top\";\"0.0\"\r\n\"D5\";\"35.136\";\"84.749\";\"Bottom\";\"270.0\"\r\n\"D6\";\"21.325\";\"40.775\";\"Bottom\";\"180.0\"\r\n\"D7\";\"21.484\";\"30.615\";\"Bottom\";\"0.0\"\r\n\"D8\";\"28.31\";\"41.727\";\"Bottom\";\"270.0\"\r\n\"D9\";\"12.594\";\"96.179\";\"Bottom\";\"180.0\"\r\n\"IC1\";\"24.341\";\"79.192\";\"Bottom\";\"0.0\"\r\n\"J1\";\"16.88\";\"92.921\";\"Top\";\"180.0\"\r\n\"J2\";\"16.88\";\"77.681\";\"Top\";\"180.0\"\r\n\"J3\";\"16.88\";\"108.161\";\"Top\";\"180.0\"\r\n\"J4\";\"32.12\";\"92.921\";\"Top\";\"180.0\"\r\n\"J5\";\"32.12\";\"77.681\";\"Top\";\"180.0\"\r\n\"J6\";\"32.12\";\"108.161\";\"Top\";\"180.0\"\r\n\"Q1\";\"31.961\";\"67.445\";\"Bottom\";\"0.0\"\r\n\"Q2\";\"35.771\";\"66.493\";\"Bottom\";\"0.0\"\r\n\"Q3\";\"16.245\";\"95.226\";\"Bottom\";\"270.0\"\r\n\"R1\";\"24.5\";\"19.005\";\"Top\";\"180.0\"\r\n\"R2\";\"23.707\";\"22.043\";\"Bottom\";\"180.0\"\r\n\"R3\";\"24.5\";\"64.725\";\"Top\";\"180.0\"\r\n\"R4\";\"21.801\";\"65.222\";\"Bottom\";\"0.0\"\r\n\"R5\";\"30.373\";\"59.825\";\"Bottom\";\"0.0\"\r\n\"R6\";\"33.707\";\"59.825\";\"Bottom\";\"0.0\"\r\n\"R7\";\"19.738\";\"58.238\";\"Bottom\";\"270.0\"\r\n\"R8\";\"33.548\";\"63.159\";\"Bottom\";\"0.0\"\r\n\"R9\";\"30.692\";\"92.369\";\"Bottom\";\"180.0\"\r\n\"R10\";\"17.674\";\"110.308\";\"Bottom\";\"180.0\"\r\n\"R11\";\"26.563\";\"85.701\";\"Bottom\";\"0.0\"\r\n\"R12\";\"22.278\";\"85.701\";\"Bottom\";\"180.0\"\r\n\"R13\";\"32.914\";\"96.02\";\"Bottom\";\"180.0\"\r\n\"R14\";\"29.738\";\"55.38\";\"Bottom\";\"0.0\"\r\n\"R15\";\"19.42\";\"73.795\";\"Bottom\";\"270.0\"\r\n\"R16\";\"36.247\";\"82.526\";\"Bottom\";\"0.0\"\r\n\"R17\";\"22.437\";\"94.433\";\"Bottom\";\"180.0\"\r\n\"R18\";\"29.58\";\"73.637\";\"Bottom\";\"270.0\"\r\n\"R19\";\"29.739\";\"111.26\";\"Bottom\";\"90.0\"\r\n\"R20\";\"14.022\";\"77.922\";\"Bottom\";\"0.0\"\r\n\"R21\";\"34.978\";\"77.922\";\"Bottom\";\"180.0\"\r\n\"R22\";\"14.022\";\"81.256\";\"Bottom\";\"0.0\"\r\n\"R23\";\"14.022\";\"76.335\";\"Bottom\";\"0.0\"\r\n\"R24\";\"34.978\";\"81.097\";\"Bottom\";\"180.0\"\r\n\"R25\";\"34.978\";\"76.335\";\"Bottom\";\"180.0\"\r\n\"R26\";\"24.5\";\"49.485\";\"Top\";\"180.0\"\r\n\"R27\";\"24.5\";\"28.71\";\"Bottom\";\"0.0\"\r\n\"R28\";\"21.801\";\"52.681\";\"Bottom\";\"0.0\"\r\n\"R29\";\"27.517\";\"33.472\";\"Bottom\";\"180.0\"\r\n\"R30\";\"31.485\";\"30.456\";\"Bottom\";\"90.0\"\r\n\"R32\";\"19.42\";\"93.162\";\"Bottom\";\"90.0\"\r\n\"R33\";\"12.752\";\"93.798\";\"Bottom\";\"270.0\"\r\n\"R34\";\"21.802\";\"67.763\";\"Bottom\";\"180.0\"\r\n\"R35\";\"25.294\";\"67.763\";\"Bottom\";\"180.0\"\r\n\"R36\";\"13.387\";\"98.242\";\"Bottom\";\"0.0\"\r\n\"R37\";\"14.499\";\"89.67\";\"Bottom\";\"270.0\"\r\n\"R42\";\"24.342\";\"42.839\";\"Bottom\";\"180.0\"\r\n\"R43\";\"28.31\";\"44.426\";\"Bottom\";\"0.0\"\r\n\"R44\";\"30.85\";\"41.251\";\"Bottom\";\"90.0\"\r\n\"U1\";\"16.563\";\"35.377\";\"Bottom\";\"180.0\"\r\n\"U2\";\"24.659\";\"59.19\";\"Bottom\";\"0.0\"\r\n\"U5\";\"24.5\";\"90.781\";\"Bottom\";\"180.0\"\r\n\"Z1\";\"29.421\";\"52.681\";\"Bottom\";\"0.0\"\r\n\"Z2\";\"25.294\";\"52.681\";\"Bottom\";\"180.0\"\r\n" }, { "path": "Unreleased/README.md", "content": "Unreleased synthesizer designs!\n\n# License\n[CC0](https://creativecommons.org/public-domain/cc0/) - Information in this repo is public domain. Please view, learn, share, use without restriction. You are welcome to attribute Super Synthesis or Chris McDowell if you want to. \n\nIf you love this, use this, dig this, want more and/or want to support me directly, please consider joining the Super Patreon :) https://www.patreon.com/SuperSynthesis\n" }, { "path": "Unreleased/S&H/SNH_REV1_PCB_PANEL.ai", "content": "%PDF-1.6\r%\r\n1 0 obj\r<>/OCGs[31 0 R 32 0 R 33 0 R 34 0 R 35 0 R]>>/Pages 3 0 R/Type/Catalog>>\rendobj\r2 0 obj\r<>stream\r\n\n\n \n \n application/pdf\n \n \n SNH_REV1_PCB_PANEL\n \n \n 2022-04-17T20:39:48-05:00\n 2022-04-17T20:39:48-05:00\n 2022-04-17T20:39:48-05:00\n Adobe Illustrator 24.2 (Macintosh)\n \n \n \n 60\n 256\n JPEG\n /9j/4AAQSkZJRgABAgEASABIAAD/7QAsUGhvdG9zaG9wIDMuMAA4QklNA+0AAAAAABAASAAAAAEA AQBIAAAAAQAB/+4ADkFkb2JlAGTAAAAAAf/bAIQABgQEBAUEBgUFBgkGBQYJCwgGBggLDAoKCwoK DBAMDAwMDAwQDA4PEA8ODBMTFBQTExwbGxscHx8fHx8fHx8fHwEHBwcNDA0YEBAYGhURFRofHx8f Hx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8fHx8f/8AAEQgBAAA8AwER AAIRAQMRAf/EAaIAAAAHAQEBAQEAAAAAAAAAAAQFAwIGAQAHCAkKCwEAAgIDAQEBAQEAAAAAAAAA AQACAwQFBgcICQoLEAACAQMDAgQCBgcDBAIGAnMBAgMRBAAFIRIxQVEGE2EicYEUMpGhBxWxQiPB UtHhMxZi8CRygvElQzRTkqKyY3PCNUQnk6OzNhdUZHTD0uIIJoMJChgZhJRFRqS0VtNVKBry4/PE 1OT0ZXWFlaW1xdXl9WZ2hpamtsbW5vY3R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo+Ck5SVlpeYmZ qbnJ2en5KjpKWmp6ipqqusra6voRAAICAQIDBQUEBQYECAMDbQEAAhEDBCESMUEFURNhIgZxgZEy obHwFMHR4SNCFVJicvEzJDRDghaSUyWiY7LCB3PSNeJEgxdUkwgJChgZJjZFGidkdFU38qOzwygp 0+PzhJSktMTU5PRldYWVpbXF1eX1RlZmdoaWprbG1ub2R1dnd4eXp7fH1+f3OEhYaHiImKi4yNjo +DlJWWl5iZmpucnZ6fkqOkpaanqKmqq6ytrq+v/aAAwDAQACEQMRAD8A8+4q+lfy1/5xi8m+YfJO l67q2q3zXepRC4K2MkCQxq/SP95FMxdejGvXam2KsL/Pr8ldB/L230q90bULi4gv3khe2vTG0waM BuaNGkQK70I47Gm++yrzPRtGS6SS+vpDa6PakC5uQKu7ndYYVP25X+4Dc7ZCUq2HNlGN7nkrPrOg 829Py/AI6ngHuLpmp25ESKCfGgHywcJ7/uXiHct/TOif9WC2/wCR93/1Wx4T3/cvEO536Z0T/qwW 3/I+7/6rY8J7/uXiHcq/UtP/AMT+j9WH1Lh631Xm/Gnoerw5V50r71xs8KaHEhjYaTBZWU13Ncer eRNNxiRCqgTSQ0qzA/7qrhsklFCk10nzjfaPa/VNI8xa5p1ryL/V7SdoI+R6nhHMoqcO6NkNquuw azdR3Gt6rq2qSxgIJLpxNIErXiryyOQMHqTsgNZ1l9ReOOOMWunWoKWNihqkSHqSf23fq7ncn2oA xjXvWUrS3JsXYq7FWR/9NT/0b/8AYnlX8P472f8AEgNX/wCOfon/ADBP/wBRtzko8z7/ANARLkEr ybF2KuxV2KuxV2Ksj/6an/o3/wCxPKv4fx3s/wCJAav/AMc/RP8AmCf/AKjbnJR5n3/oCJcgyzR/ yY8y6nYxXUbonqKHMbK1Vr2PTfxyj8zZIiCXZHszhiDOcYk9DaTeb/IGr+WEikvGEiSMUYqCOLDo DXx3+7J4s4mSKotOq0JxQExISie5jGXuC7FXYq7FWR/9NT/0b/8AYnlX8P472f8AEitGtrG41Dy0 l43GJbN3VSKhnW9uCoP6/wAMqzSIjKvxsHO7NxwnmgJf2negyX8+vM/mnR9W03T9MnlsNLFsskck BKh5Tsw5DwXiae/sMvxRAiKcTUzlLISedp1pd7deYvydjufNDfvKukVzIvFmjU/DJ0H2QA3v1zH1 OxBHN2HZgExOE/o4d/LzeJmldumZbqXYq7FXYqyP/pqf+jf/ALE8q/h/Hez/AIkFqcjx2ehSRsVd LNmVh1BF7cEHDEXf46BeIiiOf7XpHlz80rS/trfS9U02LUmhikdFnFAvoxtI1GFSdkPEZQIzhy5O 0yZdNmqUuKM+tDb72OefPzKm8xWcVlbJ9Xs1P9wq8VCjcDY7+5/tycMcuLik1ajU4hi8PCDv9RLB MyHWuxV2KuxVkf8A01P/AEb/APYnlX8P472f8SA1f/jn6J/zBP8A9Rtzko8z7/0BEuQTfyAdJW/k a8XnKB8KcihaLi3rAN2qlQfbMXVme1cncdjjCTLxK4ulpHrraa2sXjaYnp2BlY28dS3FfAMeoGZO K+EXzdZqhAZJcH0oDLGh2KuxV2Ksj/6an/o3/wCxPKv4fx3s/wCJAav/AMc/RP8AmCf/AKjbnJR5 n3/oCJcgreTxy16NKgGSC6ReRCgs9rKqipoNyaYMnJcfNLr/AE2+0+f0LyFoZaK3FqdHUMpBFRup ByQkDyQQQhskhMfL2iXWt6za6ZbbSXDhWelQiDdnP+qu+KvX5fyX8gwzR28+qXkVxL/dQtPbhm+Q MX68jxdwbPDA5kWwD8yvIa+VNShFq0kum3K/uZJipdXUfGrFQo71Xbp8sINsJRpA/wDTU/8ARv8A 9ieV/wAP472X8SA1f/jn6J/zBP8A9Rtzko8z7/0BEuQQNnZXl7cx2tnBJc3UppFBCjSSMaVoqqCT kiQBZYgXyZz5nl02w0qw07WbKZ7+AQF7P1fqssVbG2X40aORtytOg6Zj47JJB2/aW+dAUfxsxn6/ 5U/6tFz/ANJq/wDZPltS7/s/a1XHuZz+UWseVovMvpR2T2k0wADzTCfmgNWRaJFxrsf9rCQaNsoE cQYx+ZXknz5c+fryZbO4vfrUoazuogWjCbcP3n2Up4kjxyYLWQ9E/NS5gsvI1hpmrN6+rejEh3+L 6whq0ladlqD/AMDkRzLZL6Q8z/6an/o3/wCxPIfw/jvR/EgNX/45+if8wT/9Rtzko8z7/wBARLkF Xyj/AMdsf8w15/1CS4MnL5fesOaTZYxdiqraXU1rcxXMDcZYmDo3uMVZ5B+dfmyCJYomCov2RyJp X3OR4QzGQ/imJ+YvMV/r16Lu8PxKoVEBJAHfr44WBNo7/pqf+jf/ALE8r/h/Hez/AIkBq/8Axz9E /wCYJ/8AqNuclHmff+gIlyCr5R/47Y/5hrz/AKhJcGTl8vvWHNJssYuxV2KuxV2Ksj/6an/o3/7E 8q/h/Hez/iUJrC51AeXbG2XlPcWrRxjtU3tzufYdTko8z7/0BEuQewXNv+V3kW0sYtaWCO+aEoJT C000gZOMjsE5MA4Y+1DjufcyoR580k/MDyd5Z1HyhB5i8qQwiKEGVjbLxEsPR+SitGj6/KvfoQeh RKIqxyePAE7DJME78n+XZtf123sEBMRYNO3ggO428emVZsnDHzcrR6fxZ0fpG5937eT1XVR+Smia l+iNVkgTUBxEoSDkiFulWAKj/ZH8N8pjp51vI25mTX4uL04oUxD81vJNvotxb6jpqKNNulA/dCiB qbED3Gx9/nksMpAmEubXrccJxGXGOGPIjuP7Uh/6an/o3/7E8s/h/He4H8SK0fXF0W/8t3zqGiFl JHKSKlVe8uQWHuP7MlDmff8AoCJch+OrNPzR/LjUPO11Y69oF1DIVt0tpraV+NAlSGUgN/N91MYy AFFnOBkeIC7R6pF+XH5brplxPHd6m7MzRqeSepKaqo/yR39vfYEGzaCOGNHm800Pz7q2kXd3cw2u nyveRvHKHsbUBRJH6f7sJGvEU6oPgb9pTU5XPCJDr8yscpHcnX5YedBpvmO0W8jhWHnVHihihbkW ZqO0SqXHxmnKtPsigyvPjqpDo7Hs7NYlhP8AlBt7/wBqN84fkbr+sea7jUtJvLabS9RkEwuJJPiQ NTlsAQfbcfxy8ZYkc3Xz084miDaZ/mvrNhp2g6d5ZtZRdS21uLeSU0IopBJ+YIp88xwOPJY5RdkS cGmMJfVk+wDr+pgf/TU/9G//AGJ5d/D+O91f8SA1f/jn6J/zBP8A9Rtzko8z7/0BEuQVbLzh5lso Uhtb54o41CoAqVCjoKla5NihdT1zVdU4fXrgzemSUqFXdup+ECvTFUBirasyMGU0ZTVSOoIwKDW7 NtDv/ON9ouoPatPM4CtbiNVoQhJmPED4qL4jMOccUZAO8xZ9Zkh4g3rrUfs2Yfe311ezetdSGSWg XkQBsO1AAMy4wERQdRnzzyy4pmynn/TU/wDRv/2J5D+H8d7H+JAav/xz9E/5gn/6jbnJR5n3/oCJ cgl6wTsAyxsynoQpIybFa8ciU5oVr05Aj9eKrcVdirLfLnmTULDQL5rc8HswqxuCQSLhipBoe2Ye XTiU7vm7fS9qyxYuDhBrkxMkkknqeuZbqGRf9NT/ANG//Ynlf8P472f8S+00SfWrjy3p0NR6to/q yAV4Ri9uS7fQOnvkocz7/wBARLkHq3nL8ydD/L2PT9EgsDdyiBGWBX9NI4einkKEsaH8fmSBe7In h2A3Q3mddP8AzG/L+LW9LjZbu3LPDEw+NXX4ZIdv56be4GIu6QaIt4x+htX/AOWG4/5FP/THiHex 4Sq2ugaxPcxQCznQyuqcjE9ByNKnbAZgKIlM9YistEsJdJjiklu72OGSe6aVfTHB2NEiEYbt1L5G NyNspUBTG8tYMj/6an/o3/7E8q/h/Hez/ibg1i40eXy7fwE1is35qNuSG9uQy/SMlDmff+gIlyD0 nzV5T8o/mJHY6s2qDTL6OFY2kYVR4xuopuaip/GvgCDWzIjiNjmoeYtW0byR5Ji8vaBM0szllFyT uztu8m3h1BxHO0GgKeS/pnV/+W64/wCRr/1x4R3MeIqltr+sQXEU4vJ2MTq4VpXoeJrQ74mAUSKb avLp2t6ZJqqPNHf2UcMdxblF9E85GFUcOW79CuQjcTXRnKiLYzlrWyP/AKan/o3/AOxPKv4fx3s/ 4kBq/wDxz9E/5gn/AOo25yUeZ9/6AiXIJaJJAKBiB4AnJsWmdm+0Sfma4q1irsVTjTP+Ue1r/o2/ 5OnIS5hkORSfJsWR/wDTU/8ARv8A9ieVfw/jvZ/xIDV/+Ofon/ME/wD1G3OSjzPv/QES5BGaf5B8 3ahbx3FnpzTRSqHjIeMEqeh4lgw+7KzqYA1e/wAXMj2bnMRLh9J5WYj7ygtZ8ta3o3p/pK1NuJSQ h5I4JWlR8BanXvkseaM/pLVqNHlw0Zir5cj9yWZa4y6OOSWRY41LyOQqIoqSSaAAYq9A0/8AK3z2 mi6nA2mUluPQ9FfXt9+Dktv6lBQeORMTYSDsWGa1oeq6JftYapAba6VVcxllccWFQQyFlP0HJITT /pqf+jf/ALE8q/h/Hez/AIlfTtKj1S68uWsrBYfqbvKCaclW9uPhHzyvLk4YyI7/ANAczQ6YZssY nlzPwZz+bH5lat5MvrHQdAhihH1dLiW4kTkW5EgKKEfyb+1MlhxREQw1eqnPIbKLkvE/ML8r11W+ gS11GNyhkUUQyISquvse/wB3Xc1ZgMchIOZoSc8JYZHzHkfxs810ryPfajbanNHf6fENMVXk9W6i CuGp9hwxX9rvtWorXbLpZgK2O/k6sYyb3GzJfyg8ox3fmOG9upYHW3akEUciSsJixVXdVJoBxJWv XYjLDLZEI77t+dvzx8y6Z5uurHTba3j0+xk9IwzIWaXj9os1R17f5jHgCnNLvZB+bGnWmt+UdO8y Kot7tYEnCsaVilNGjqe4b4h9IxHcs9wC84/6an/o3/7E8h/D+O9f4kLeXU1pD5fuYTxlitGZT/0e 3O3048IPED+NgzhlljlGUeY/W9OfzD+X3nOyso/M9l9Z1C3jJSSKQrJxROT8+LK+yrv22r8qY5Jw FEW7LNpsOU8cJxjxb8J6JL5589aL/h238v8AlmJbXTUqoRGDMFI+IsV7np79euGIlOVyFAMchx6f EYwkJTnsSOg/b+t5lU0p28MynUpz5S8xXGga1DfRMRHXhOvihO/3dcBFpiaNh6dqWpfk5rWorrGr WkcmpihlZJeKSEbDkoIVth+0MG7L0nvH497FfzP89Jrs8NhYlV063AbjGfhLUooHyH44QKRKVpL/ ANNT/wBG/wD2J5X/AA/jvT/EgNX/AOOfon/ME/8A1G3OSjzPv/QES5BNvIOnWtzfSzzzNF6QMZ4A EiOdWjkah6/AxzG1eUxoB23ZOihm4jLp096Sa7ZWljrF3aWcxntYZGWGZhxZlHSoHfMjFLiiCXXa rEMeQxBukBljQ7FXYq7FWR/9NT/0b/8AYnlX8P472f8AEgNX/wCOfon/ADBP/wBRtzko8z7/ANAR LkFXylvrQB3H1a7NPdbWVh9xAODKLHy+9likYnY0k3Xc5Y1uxVEafYXWoX0FjapzuLl1jiX3Y039 vHFXpQ/ILXiBTUYDXpSOU17dhkeIMxjP4phfnDyfqPlfUUs7xlmWVBJDcR14OOhAr3U4WBFKv/TU /wDRv/2J5X/D+O9n/EgNX/45+if8wT/9Rtzko8z7/wBARLkEvt7m4tplnt5XhmTdJY2KMp6bMKEZ Ii2ILOvMlvpV5pGn32q3ksN5KsCm5WH6zJIBYWzUdmkjOxavfrmPAkEgfjct0wCAT+NmNfUPKn/V 3uf+kJf+yjLbl3fb+xrqPezv8n9P8rDzN6sV89zcIoCCaEQcEbZ3Wjy1Pb2r74STRtlADiDFfzK8 5ee7bz/exLe3VmYJVWztIiyxlAAE/dj4Xr7g+GTDWS9H/NVILvyHp93rAEOrelHKoA+IXD7PHSvR l3P/AAW+RHMtkt4i3mP/AE1P/Rv/ANieQ/h/Hej+JAav/wAc/RP+YJ/+o25yUeZ9/wCgIlyCt5PP HXo3oCY4Lp15AMAyWsrKaGo2Irgyclx80uv9RvdQuTc3kpmnKqnNqfZQBVG1BQAUyQiByYkkobJK jdH1W50rUoL+2YrLAwbY0qO4+kYq9SH526Q/CS60tri6iAEVw0cXIU7mrGuR4e4tniA8wLYN5586 XPme/SZiy20Q/dxtQGp6mgJG3Qb4QKYSkSs/6an/AKN/+xPK/wCH8d7L+JAav/xz9E/5gn/6jbnJ R5n3/oCJcgq+Uf8Ajtj/AJhrz/qElwZOXy+9Yc0myxi7FXYq7FXYqyP/AKan/o3/AOxPKv4fx3s/ 4kHqMMs1roMMSl5ZLRkjRdyWa9uAAMlHmff+gIlyD1zR/wArfKOh2lrfazqDWt48LxyySzIkJeeN o3VBwZtg5Cn2+jGW+zKIrcljH5jflfpuiaNDq+hySz2qtS69R1k+B6BHUqq7V2PzGSBtjKNb9Hme Fi7FXYq7FWR/9NT/ANG//YnlX8P472f8SYeXL+wsNX8sXF6gaIWkioxNAjteXIVj8vw65KHM+/8A QES5D8dU9/Pbyp5o1nVdN1PTIJNQ036qkSrCORSUbsePX4hxFfb3GGHJOX6ie9kOgw3Hlb8pVtvN K8nZZeNnIwLCKQ/DF3+0CB7Y/wASj6Pj+t4caV26ZJg7FXYq7FWR/wDTU/8ARv8A9ieVfw/jvZ/x IDV/+Ofon/ME/wD1G3OSjzPv/QES5Bkej/m35o0u0S3t3HwKFLkmrU8a1+nJEAqJkbJT5o876x5j Ea3pAVGLkAk8m7E18N8QKRKRPNj2FDsVdirsVZH/ANNT/wBG/wD2J5V/D+O9n/EgNX/45+if8wT/ APUbc5KPM+/9ARLkErybF2KuxV2KuxV2Ksj/AOmp/wCjf/sTyr+H8d7P+JDR6j5fmsLKHULW7aez iaEPbzRojK00kwPF4pDX97Trh4ZWaRYrdONJ8pDWLX63pHlfzDqNryKfWLRfXj5DqOcdqwqMal3j 8fFfT5oXV9H0rRrhbfWND1rTbh15pDdukDlfELJbKaY1LvH4+K+nzQHreTv+WTUf+kmD/qhjUu8f j4r6fN3reTv+WTUf+kmD/qhjUu8fj4r6fNWih8sywyTxadqkkMNDNKs8RVK9OTC3oPpwervH4+Kf T3Fpo/K615afqi0QSGs8IohoA3+8/Q164fV3j8fFfT3FZ+kYv8TfWfqk/pV9H6nyHr8fS9Hjy4U5 0/yfoxr0ovdJMsYvpP8ALP8A5yc8neXfJWmaFq2k3yXWmxCDnYpDJFIq/wC7D6ksLKzVqwod964q w78+vzr0L8wrbS7LRtOnt4LB5JpLm9WNZizqF4IsbygJtU/FuabbYq8dxV2Ksv8AK/nOy0ny5qGk 3UE8/wBa9cxrGwROU8AhqWHF1pSrfaVhsV75RkxGUgQ2wyAAhP8AXPzS8v3YkmstKZbptOk01Uul WaL0zcwTxKys7BhGInqaVZm5HwFUNPIcz1v7CzlmB5Doxr/Ftn/ysj/FfoyfVP0l9f8Aq/w+pw9X 1OPXjWnvlvhHw+Hypr4/Xxeb/9k=\n \n \n \n uuid:6c92e797-bfbd-d941-adf6-cc3c0e2bd4c4\n xmp.did:fa25e8cd-48be-43ed-913c-5a1ab4985390\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n xmp.iid:3aeb5268-e1fb-4873-b693-1bb50d525b9e\n xmp.did:3aeb5268-e1fb-4873-b693-1bb50d525b9e\n uuid:5D20892493BFDB11914A8590D31508C8\n proof:pdf\n \n \n \n \n saved\n xmp.iid:3aeb5268-e1fb-4873-b693-1bb50d525b9e\n 2022-04-13T21:11:02-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n saved\n xmp.iid:fa25e8cd-48be-43ed-913c-5a1ab4985390\n 2022-04-14T17:41:12-05:00\n Adobe Illustrator 24.2 (Macintosh)\n /\n \n \n \n Print\n Document\n AIRobin\n Adobe PDF library 15.00\n 1\n False\n False\n \n 30.000000\n 128.500000\n Millimeters\n \n \n \n Cyan\n Magenta\n Yellow\n Black\n \n \n \n \n \n Default Swatch Group\n 0\n \n \n \n White\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n Black\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n CMYK Red\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n CMYK Yellow\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Green\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n CMYK Cyan\n CMYK\n PROCESS\n 100.000000\n 0.000000\n 0.000000\n 0.000000\n \n \n CMYK Blue\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n CMYK Magenta\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=15 M=100 Y=90 K=10\n CMYK\n PROCESS\n 15.000000\n 100.000000\n 90.000000\n 10.000000\n \n \n C=0 M=90 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 90.000000\n 85.000000\n 0.000000\n \n \n C=0 M=80 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 80.000000\n 95.000000\n 0.000000\n \n \n C=0 M=50 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 50.000000\n 100.000000\n 0.000000\n \n \n C=0 M=35 Y=85 K=0\n CMYK\n PROCESS\n 0.000000\n 35.000000\n 85.000000\n 0.000000\n \n \n C=5 M=0 Y=90 K=0\n CMYK\n PROCESS\n 5.000000\n 0.000000\n 90.000000\n 0.000000\n \n \n C=20 M=0 Y=100 K=0\n CMYK\n PROCESS\n 20.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=50 M=0 Y=100 K=0\n CMYK\n PROCESS\n 50.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=75 M=0 Y=100 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 100.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=10\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 10.000000\n \n \n C=90 M=30 Y=95 K=30\n CMYK\n PROCESS\n 90.000000\n 30.000000\n 95.000000\n 30.000000\n \n \n C=75 M=0 Y=75 K=0\n CMYK\n PROCESS\n 75.000000\n 0.000000\n 75.000000\n 0.000000\n \n \n C=80 M=10 Y=45 K=0\n CMYK\n PROCESS\n 80.000000\n 10.000000\n 45.000000\n 0.000000\n \n \n C=70 M=15 Y=0 K=0\n CMYK\n PROCESS\n 70.000000\n 15.000000\n 0.000000\n 0.000000\n \n \n C=85 M=50 Y=0 K=0\n CMYK\n PROCESS\n 85.000000\n 50.000000\n 0.000000\n 0.000000\n \n \n C=100 M=95 Y=5 K=0\n CMYK\n PROCESS\n 100.000000\n 95.000000\n 5.000000\n 0.000000\n \n \n C=100 M=100 Y=25 K=25\n CMYK\n PROCESS\n 100.000000\n 100.000000\n 25.000000\n 25.000000\n \n \n C=75 M=100 Y=0 K=0\n CMYK\n PROCESS\n 75.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=50 M=100 Y=0 K=0\n CMYK\n PROCESS\n 50.000000\n 100.000000\n 0.000000\n 0.000000\n \n \n C=35 M=100 Y=35 K=10\n CMYK\n PROCESS\n 35.000000\n 100.000000\n 35.000000\n 10.000000\n \n \n C=10 M=100 Y=50 K=0\n CMYK\n PROCESS\n 10.000000\n 100.000000\n 50.000000\n 0.000000\n \n \n C=0 M=95 Y=20 K=0\n CMYK\n PROCESS\n 0.000000\n 95.000000\n 20.000000\n 0.000000\n \n \n C=25 M=25 Y=40 K=0\n CMYK\n PROCESS\n 25.000000\n 25.000000\n 40.000000\n 0.000000\n \n \n C=40 M=45 Y=50 K=5\n CMYK\n PROCESS\n 40.000000\n 45.000000\n 50.000000\n 5.000000\n \n \n C=50 M=50 Y=60 K=25\n CMYK\n PROCESS\n 50.000000\n 50.000000\n 60.000000\n 25.000000\n \n \n C=55 M=60 Y=65 K=40\n CMYK\n PROCESS\n 55.000000\n 60.000000\n 65.000000\n 40.000000\n \n \n C=25 M=40 Y=65 K=0\n CMYK\n PROCESS\n 25.000000\n 40.000000\n 65.000000\n 0.000000\n \n \n C=30 M=50 Y=75 K=10\n CMYK\n PROCESS\n 30.000000\n 50.000000\n 75.000000\n 10.000000\n \n \n C=35 M=60 Y=80 K=25\n CMYK\n PROCESS\n 35.000000\n 60.000000\n 80.000000\n 25.000000\n \n \n C=40 M=65 Y=90 K=35\n CMYK\n PROCESS\n 40.000000\n 65.000000\n 90.000000\n 35.000000\n \n \n C=40 M=70 Y=100 K=50\n CMYK\n PROCESS\n 40.000000\n 70.000000\n 100.000000\n 50.000000\n \n \n C=50 M=70 Y=80 K=70\n CMYK\n PROCESS\n 50.000000\n 70.000000\n 80.000000\n 70.000000\n \n \n \n \n \n Grays\n 1\n \n \n \n C=0 M=0 Y=0 K=100\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 100.000000\n \n \n C=0 M=0 Y=0 K=90\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 89.999400\n \n \n C=0 M=0 Y=0 K=80\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 79.998800\n \n \n C=0 M=0 Y=0 K=70\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 69.999700\n \n \n C=0 M=0 Y=0 K=60\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 59.999100\n \n \n C=0 M=0 Y=0 K=50\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 50.000000\n \n \n C=0 M=0 Y=0 K=40\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 39.999400\n \n \n C=0 M=0 Y=0 K=30\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 29.998800\n \n \n C=0 M=0 Y=0 K=20\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 19.999700\n \n \n C=0 M=0 Y=0 K=10\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 9.999100\n \n \n C=0 M=0 Y=0 K=5\n CMYK\n PROCESS\n 0.000000\n 0.000000\n 0.000000\n 4.998800\n \n \n \n \n \n Brights\n 1\n \n \n \n C=0 M=100 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 100.000000\n 100.000000\n 0.000000\n \n \n C=0 M=75 Y=100 K=0\n CMYK\n PROCESS\n 0.000000\n 75.000000\n 100.000000\n 0.000000\n \n \n C=0 M=10 Y=95 K=0\n CMYK\n PROCESS\n 0.000000\n 10.000000\n 95.000000\n 0.000000\n \n \n C=85 M=10 Y=100 K=0\n CMYK\n PROCESS\n 85.000000\n 10.000000\n 100.000000\n 0.000000\n \n \n C=100 M=90 Y=0 K=0\n CMYK\n PROCESS\n 100.000000\n 90.000000\n 0.000000\n 0.000000\n \n \n C=60 M=90 Y=0 K=0\n CMYK\n PROCESS\n 60.000000\n 90.000000\n 0.003100\n 0.003100\n \n \n \n \n \n \n \n \n\n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n \n\rendstream\rendobj\r3 0 obj\r<>\rendobj\r5 0 obj\r<>/Resources<>/ExtGState<>/Properties<>/Shading<>>>/Thumb 43 0 R/TrimBox[0.0 0.0 85.0394 364.252]/Type/Page>>\rendobj\r37 0 obj\r<>stream\r\nHWˮ\u001c7\u000eW\u000fT]Q/J\u00042`\u0016Ff\r$`x\u000e%uÁ\u0007\u0001\u001c8(C{~}\u001fX\u0011Rϰ]lPV\r\u0013e۾\\m?lɿ\\d\u000bOX\u0018[R#J\u0005_>]v=zR\u001b~\u0012exdM[4\rd|Teb=B~\u0004.ՎK5 ?gGs\b\"O\u001a[:v,VT;YfSxE\u0018Z\u001eVX;\u00079:g(F\u0001\u0013{~s~ڷ҂ 4(\u00117wq\u001bS=<\u00172\u001bj2yj_;o>O,\u001cIyb\u0011\u001b\u000eX[+R\u000b\f\tC\u00129\u001akµSniUaL`\u0011Z\\pqbC_\u0013Y1͍\u0014躎MU2eu:z\u00144oe\u0018@\u0010ɑkhQ\u0017EGk\u001a\u0012J\f\u001df|\"M)8\u0010;9\u0005kU'0\u0006\u0003\u0016AD!N@Z\\\u0010j\u000e*\u0014*\u001ejRjfg'y1rȢp:NE2w\u000bάC{d\u000b6DžMV.ʞ/\n[\u0018(1Utt\u0019\r(6\u000f\"\u0013y|X'0)6VMd\u001f\t?1F\u0010麹V8̱\u001d#\rm*'1z_=K&@'\rQ\u0010ݢZ*\u0013|c`5L@)tZ:\u0011/h:ׄ˜K|Jo KyX\u0005w}P\"Y404h\u0012\u000bS8xe@)\n~\u0016\u0013&{\u0015RRM\u001a[@\u0015a-\u001a\b\u0017Tp~(ٜtDe0G\u0019\u0014u\bv\u0012I\"&\bVUU47f`s޵\r\u0004ri\b2rz\u00190f\u0018j\u001d'Ac@Q\u0017G\u0002\u0010#I(\u0002݉r\u00030\nm\u0012;㡃@G\u000bO6VS\u0006Y\b\b\fKiA]/Z=\u001bH@dl%K\u0017֔jߑ{<(4C~KXN6\u0014:b*4@5\u0018Y\u0002rT4\nyHl\u001c8^&j\rki-\u001cŮatMa\u0013r\u000bsZ6N!Kl\u0013Z˂(,O\u001b\n@4\u0014w:::83+5w\u0016?fešgex\u00056vꔛ؜);\nk^A_usZ--N`1X9^LZ.=k\u001b\u001dG\u0000\u0018y0c\u000bѪNj[FRO\">R52VWV8:z1)\u00020\u0012\u001a\u0011t=n\bL'.\"\\Ydl\u0007\u0018kW;h?X\f<\u001aa\u0000\u0001a\u001e\u001b\bF0F@Kv*%6)\u001fC\u0013.\f!{'e\n7th DQn+xof}yxwF{Sp\u001b>\u000eAÓ\rŧS\u0001-ˌGz^c(\u001f%k=bt!ĩ5D7\u000erK\u0018x>[\u0002*[\u0019\u0003glД?\u0019 yB`cy\u001e\u001ey\u000b*TW#ί׸Nvy}{\u001f~4d*W3.\u001a@\u001f\u0013\u0019h|߶/7ZCl5.\u001eS\u0006\u0012]T\"21j\u001fs\\4k\u0019!}\u000fǼlN\u0007\u0005\u0003,\u0006::\u0003^\f>Jw\n${+'}\u0001GRKi\"\"Vtt[p\u001el)2Ns\u0018ƆB@\u000f\u00135\u0011^\\IK\u0006%X\u001f:_if܋H,ˉ\u000fH\u0006\u001du\\%}\u001b,NnڂF\u001d\b>.E\u0019\u0014w\u000b\b\\#~A^R\f]6T׹A eLP\u0015ٴ[\u0016\u00181~?u\u001d\u0012\n%/6z\u0005}\u000e\u0004\u0015rfriL\r\rC׬L\\?E[\u001e)J\u000fF?_k\u00171pbDu8\u0019\u000b\u0011c\u001fXaiF+9\u0003T,aئաl-^u.\u001e'A7ߺ\u0015\u000eZLCˆ:\u0002\u001b\u0017(SMըä6\u0007x^\u001aW|Jkj._5ǩ\u0003S3쥜\tL‡C\\\".\u0016e\u001c沀\\x*1^m+%BkĄm8?F8\u0013V\u001do:no8;Ʒ8>\r9\u0000g;\u0001!:nշq{t\\qqq,pR!\u00007xئ֑Sc\u0019,CDVX\u0003\u001fZ\u0000aд\u0010Sl\u001dR`x,\u000bzQ\f8sJ\u001dMa͉\u0014\u0010yD\u0013tp\u000bE\u000fQs*&\u0007B?u\n\u001a[Ol'\u001e{.\u000e(\u0006{TCRHr[l2 (\"\u0010p`\u000e\u001e\u0007^\u001f<ѷ\u0002ZO\u001c\u0014~\u0007]b\u001dP\fj(J٥IM\u0013\u0007=N/LퟓM\u0019B)\u00055n\u001cUuQt#?\u0004\u0017]kW\u001dFq,Pఴx9u\u0005\u0010\u001c\u0001?F8kKC1m\u0014?}\f\nL\u0002&ӡ\u001e_\u0006\\XY+`\u0017/Ϻ@=(\u0014\u0006c\u0013Vn~9e\u00104\u0006`p\\\u001b8`c\tCW^\u001fQ\u001fJ\u001f_S3\u0007~\u0007f\u0012\u0016\u0019\u0004b\u000eKp]\td\u0012Ȍ%9S\u0002Q\u0002*Ta4S٩Rb\r2ڇ\u0019G\u000f@\u0013q<\u0011&\u0010V,U>&n]*~3}.=o1|[{V\u000buqL\r\u001bLD[AہT@j8TTH!H\r\u001bH\r\u001bHM\"5!=\f*6j\u00119hOY\u0016Rnڐ7׬gzf\rx՟HꁯPiV\u0000Y\u0001k\u001eY݇kփR,\u0002a\u0006 ׯfCۥ_s\u0000[Oe\tK֚y`\u001bX6H6ū\u001bH{x\u0015Һ\u0001v\u0013~\u0000]V\u0015,io\u0015x#^\u0012~\u0013vWI{ū\u001b\u0010nnd[5l5\u0017ؚv`k:]킮z!_oRt\u0013mγ\nQcOԸaU' 퉪E7Vڑ\u0002S=h)\u0007Vza\u0010\u00040\u00150福v)t8֤\tdԏ\u001fWJٯ|\u0007;WMUj\u001d!_}1\\*zKxU\u0010?K3*\u001b+'{1\u0014U\u0014.^eNN;VA,W]UZW\n:\u001eG7Lǣv/k_nOkm\\)\u001bl\u0017[S\bY[g6jKQK4|\u0004f\u0012i\tH+,\u0001g\t9\u001b\"gYZgCl:{zWlkHm\rMzh+*\u0001J\u0005[Ve\u0015 +\u0015d크/M[\u0019V!kՙYOƞzO\u001d𔳞rg3fDMQ/s7>stream\r\n8;V.ZZ&usY#V9Zdd778l/'p4@,Y,EO3l$l`MeM>T)1V5$aFiPZFr.s;U8$WE)W+UM\nWpJtP8U%WX['H2#G&/.ha,S\"\";qtc=?C`g!3'#\\jFQl5a.S]0J*gJ0[6=@SK+h24M\n9;-cTrd=TYUrH!Q[Jf2LpXe6Y\nSS7\"BSnp#2[!k\"O=4q%EiGSq!2>h#qWVoD#_bM\rendstream\rendobj\r44 0 obj\r[/Indexed/DeviceRGB 255 45 0 R]\rendobj\r45 0 obj\r<>stream\r\n8;X]O>EqN@%''O_@%e@?J;%+8(9e>X=MR6S?i^YgA3=].HDXF.R$lIL@\"pJ+EP(%0\nb]6ajmNZn*!='OQZeQ^Y*,=]?C.B+\\Ulg9dhD*\"iC[;*=3`oP1[!S^)?1)IZ4dup`\nE1r!/,*0[*9.aFIR2&b-C#soRZ7Dl%MLY\\.?d>Mn\n6%Q2oYfNRF$$+ON<+]RUJmC0InDZ4OTs0S!saG>GGKUlQ*Q?45:CI&4J'_2j$XKrcYp0n+Xl_nU*O(\nl[$6Nn+Z_Nq0]s7hs]`XX1nZ8&94a\\~>\rendstream\rendobj\r41 0 obj\r<>\rendobj\r42 0 obj\r<>\rendobj\r39 0 obj\r[/DeviceN[/Black]38 0 R 48 0 R 49 0 R]\rendobj\r47 0 obj\r<>\rendobj\r50 0 obj\r<>\rendobj\r38 0 obj\r[/ICCBased 51 0 R]\rendobj\r48 0 obj\r<>stream\r\n{1.000000 2 1 roll 1.000000 2 1 roll 1.000000 2 1 roll 0 index 1.000000 \ncvr exch sub 2 1 roll 5 -1 roll 1.000000 cvr exch sub 5 1 \nroll 4 -1 roll 1.000000 cvr exch sub 4 1 roll 3 -1 roll 1.000000 \ncvr exch sub 3 1 roll 2 -1 roll 1.000000 cvr exch sub 2 1 \nroll pop }\rendstream\rendobj\r49 0 obj\r<>\rendobj\r52 0 obj\r<>\rendobj\r51 0 obj\r<>stream\r\nHuTK\u001btKKJI,t(݋\b\u00024\u0002K%ҹH4J#Ғ\u0012(H\n\bwqyy~3̙g<3\u0000\u0001\bY\u00059El\n\u0000@ ]!O-@\u0004\u0000\u0001\u0000\u0001\\+BVKK\r:\u0016\u000f\u001dO\u0001X~W\u0011Ca\u0018iHKL\u0012\u00000\u0007\u0012qY\u0018\u0005\t`5\u0000\u0014c\u0018\u000f\u0016\u0004k\u0003\n\u0000X]\u0000x=\u0005\u0001\u001c\f\u00068\u0011\t\u0010X\u0000Ŀ׽\u0016>.\u001f\u0010f\u0001#aP\u0010\u0016\u0017\u001dn\t\tD^{y8\u0006\t\u0002\u000b\b\bdp\u000b\u0018H\u0015\tst\u0005:Y\u0001\u0011\u0018׬\u0006c\u0000xc\r\u0000I\u0002V?S!\u0002:_\u0018\u0018\u001b\u001d9\u0002[YbQP~+rA\nShHht^\f\r'\u00180߅™kYXY9\u0014Yqqpl'W\u0011\u0015\u0004z\u0017EE$%\u001d\u001fD>,^|t*K)%/`\u0014\\ҫ\u001a:&D\u000b\u001d[7dplD\u0006a5|mb4,yy{e\u00155\r3\u001b\u0011\u001c⚅,t+whl\u001e\u0019\u001d\u001b\u001fA\r\u0007\f\u0006\u0007\r\t\fm\u000bk\nx\u0015Y\u0016U\u0014\u0013\u001e\u0018\u0017\u0016H&\u0019%Ȥ\nqO'Mz3KT@v[NUnn^\\o]ab\u0010\u001aTrtlmE]e~U+jא\u001aZ:z\u0006aqi5};CS[\\_ۆw\u0003\u000eCa\u0011Q1;>L$Lz}4:%8M7\u0003l̎Χ/}XT^]X>\\Ym[n!ycskkƶʷ;v{p\u0017Is0Xݯ3s󝋒&$WWW*)\u000f!$$%!e$cHNOAKIMEq\u001a\u0001\u0006\f\b\u0014\u0015ƕ;KLw@\u001fYX;ؚ8^+Ds\u0015pfKO\u0014TCPp\bJ\u0014%\u0012\u000f\bD=++O\u0006%\u001b$\u0017*\u001f\u00108I\u001aZ\\Z^UK_wL\"dx]}\u0017\u0000\u0014\u0007\u0005>9=;s\u0005_G8/̹N!Gz[<=2\u0013|B}PQzlH0W\bc(Een|Pds\u0014::5&89yFT\"od䳔i/ZK^&g\u0004d:f\u0019gQ\u001f\u0015l\u0014\u0014\r\u0015kJХe\u0015J*+篍kj5U\u001b\u001a\u0015\u0014\u0015[ZU\u001eh0|em\u00176]B@`PpH\u000f\u0013\u001f?QM1Msψ*iϛ.Z\f[JYZ)X-]R޸Ѻپw?@?\u000f\u000f5 ǖ'vNg\u000e\u000b\nW3g\u0010\bLC\u0002#u!MMMEv\u0013Ams˔FVNA\u0014̝GLwA̬,llؿsݛ\u001cnͽ\u0017+\u0010!B²\" 'R&k?3?4+:6o\u001cT\\ұڿ6VʝoF?L\u001bT;:>::>:;eqvx^sawݥʕ\u0016'\u0016\b_\u0000EFO\\DKL\u0016t\u0003AnFF)F|\u001eԭ6\\`@z?\u0006m+F;LwiA\u0000hy\u0015͖\u0001)Mgw~\u001f_\r@\u0017ZH_XA\u0004,\"F)%/*9a\u0014Z:Q,\\B^_AU񡒀2\n*'[j\u000b\u001ao5[uR1uh`fm$\u000f\u00111xJgBdrltlyyEe$\u0013feg-g#`dGbwj0T\u000eOC\u00049;\u0018 ܨݿxz6zx8\u001aIP\u0001=A!.a\u000fA\u0011x\u0011ۑ\u0000\u0003\bϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000T?~ò~i~L}~cbA~Da\u0005\u001fd\u001c~ty\u000f~W~O\u0014>~\\/~|~`\u000fC\u0000x\u001d}%\bH}\u001c1X}%z}K\u001e}\r{N}׋<_~7A~-\u001c\u0004ψ\u0011|\u0017|\u0017Dz|+\u0014E|[s|z\u000e}\f^}wO@}-\u001a~ċ\t{Gu{Dz\u001b{]Ĭ{f\u0010{Zx|[]|ϕM?}R\u0019<}Ǝz]YzHħz|z={LNw{\\|=>|v\u0018\u0017|ېI8z/r\rz\u001b;bz'sMzd6zɬqv{D\u0010[{0>\f|;\u000f\u0017\u001c|\u0007\u001dyyaIy?yazYv\u0006zݮ[\u0006{^=c{Ф\u0016I{R\u0011*y߄yfUy`Vy\u0013yuKz\u0007Zi{\f<{z%\u0015zȎ\u0013~+~\u0000}͇\u0005}W0}3\u001a}HtЄ}Zk}=~\u0018z\u0001ɇ\b\u0000}!~\u0003Єd*s}Y\u000f\u0007<9\u0016w\u0003pSwu\u0010\u0019\u0014\u0013uVrU\u0017W؈|;,뇔\u0015{RsѲ;\u000e:8q)PCV\u001b\u001c:4.\u00148Ȅ\u00182\u0006񡂡?U\u0012p\u000bV\u0002u9S\f\u0013\u0015c\fbփ\u001d\u0003R\u0005.ՁNn\tU\u001f388\u0012\u001fA/ͬδz6߆өn1T\\e7݀tX\u0011T\u0003)$̯̕6;eC\u0003ʷˆ\timw3Sƀ\bV7M\n\\\u0010lGNػځNā\u0013a5t\u0014N\u0012zlߴS<H6\u0010\u0010*-N}o2ن\u001c\rN%է\u0000>w֣A}⇤\\fXMݘ2,\fKԐ3g\u0005°[}\n0\be6M\f_1\u000b?\f\u001e1ӣǾ\u0003I\u0016^\u0014I|B̯\u0004dܪwL\u0005e1$:\u000b\u0004rW]\r1S{z|diL\rg0\\\u000bU{[G{!{\tޔ`{&y\u0015E{xbie{Jr|/c5}~\n~\u001f:f#\u0001MKx+Ca|uI~.yW\tώ\bәߎ\u001c%¡唘[w!^T`^H*-\t5GȨ瘎=Π4rv\u0003_ҍRGf,ދ̋\b\u001f|,ƕ{\u000bҘtٕ^1Fő,;'\b\u0013\u0004,#h%T,Qۥ{[s:9󅼓&^!Փa@!\"\u000by\u001f\u0000\n\u0011.Jl6mHju,b\u0011U6+s\u000bhܸd\u0016\u0016\u0016-ʥ}\u0006wi\u0000-\u0003\u0001su\u0010n\u0012=0Ľi-_*)U_ˈ\u001db$\u0011\u001cna+;ϧT\u001d;\u0003ppA7\u0013\u001a\u001b\u0016\u0005\u0019C\u00074\u001f.\u000f*Iߥa8M\u0012m\u0013.ACi7\u001f\\j|fi\b\u0006ԫ)]ޭj\u0007ʄU]3\u0010(í\u0016\fw\u0003hJ\u0018ch-\u00114x7h\u0016׿*\u001eP\u001c0H됎\u0019L랇ڡuÂ\u0004\u001f\u0002\u001a,{Bz}8v\u0014\u0015gg\u001cҲd[!XTZ\u001bZ.vlA\u0018\bg\u0001\n{;\u0011S\u001cm`vؿ`~?ga.\n3Ì{L^W\u0001\u0006\u0001Ye4]L7o\u001fk!wI~\u0000I\u0002ra^\u001c=C\u0002#\u0006Z\u001fh\u001b`Wu}p)\"z7ff&3\u0001\u0005$\u0002\u001dF\u0016J8Ҷ5\u0004m\n\u001cuR_,^VS&aR~Pf\u0007LL_Dw*`\\\u0015-9]q\u0011\u000b\u001c\f\u0017TI6)>u6\tD`e͢/x\u001fqY%\u000f9ʜ;åO\u001c\u001dd\\˾P&\u0015eRz;\u0002].R<\u0002oΡ]P\u0006{?:\fr̨\\ʻb\tҤ\u00113|m s؟W9oZt]Rn\u001cÅ\\cW#+n\u0005I\u0001&g\u0005\u0016yA\u000fjsN06\u0006HiD'@J+\u001da5V~\u001fcRI̫\u0002vwtUc[3+?F|l(iU\b\u0011^+O?Rs\u00001Hqil$Wþh=(RE\n\u00111Bvџ\u000en\u0003\u0005F/\rBsGMY9\b>ܖ3ȗqI\u0016\rڣ5V\u0015\u0014_\u00041ȣβiJiX0W\u0012V\u0013\u0015H[8g\u0000_/\nn3\f`\t38A.|f|ј\u000f\u00150I6\u0007bv\u001a%& ;Y㿜҄#\u0000dD.).p\u0005'\u00193J12K\u0012[Du\u0005ɥ$s8IƊ.z^48e!R6}vc\u001aMioz\u0016\u0006o0\u001b'=~i,3:?-?o\u0015S,9w\u0006#ROa\u001e;\t\u000e?\u001dpB\n֞I\u0015O\u000bݟ\u0004e#}ԯN$\\\u001dl?\u001c],\u000b\u0011y,\u0001>&Р\u0010q]\u0018\u0017yh0A\u0007q\u001fK\u0012)ĝB\u000fFҍcH:-h-ǟc\u001af)K9T127]\u0018qEjL<>h\u0015;|U\n\u0016\u0001\u001f\u0005dpG\nƫ`&!\u00078a\u001el`83>\u0016.qɂn\u0016A9\n;\f`HByg\u000bKB*k㰗2f\u000e\u0017F=#OM\u001d eT?\nmTm\u0016\u001c_\u0017OBۊV\u001f\u0000<ɆF('n3\u0002u\bG~Ȯ#7Њ9\u001f[١`Ns.P..\u000f콤\f\u0019\u0005'K\u001fnp\u0014F\u001c\\?\rB>-`\u0012\u0003N\u0004WO\u0004OWB\u000elfxW^b-_\u001c\u001dx&*\u0017/(\u0011j\u0002_\u0007=߆󑊢zF`\u0019LdE:\u0012SN\u001f\u0016ʔ@S 03|TOKokto\u0012}bF\b\u0013z$\u00114\u0011\u0004-,.\u0018m'j*J\u0006|)J\u001e6\bBP\f\u0006^3ewܫpX.*,07xPڳ:2X\u001eOT21|\"7=0ߴy}ĸB)\u001bH\u000f[\u0011F\u0002s\u0006\f\u0014V+\u0019̯+Y(I(x&9JAI'tXmy\u001bG=X[8TK)2\u001d<\u001cTSR\u0019vx\u000flȓGO|g/{>\u000e\u0001\u001c4/gRFȶ&A52\fuЯ*B幃\u0016AuFǞѧuD)B,\u001e*\u0014?n`\u001e\t'qQIzK֗\b4{\u001cB_g68#ʉ2.A$\u001669!̒\u0019ub1&D3Qx\"\u000b>ɏn\u0011νxVG&TۨÓ)sxd-5KxߣD&1±\u001d\u001ejd\u001a\u0003GjJ\u0015|J\u0003\u001b{Z\u000b޲f6/vTp̄ub\u001e\rPmBU#gBg˷)\u0015-*\u0012\u0016E\n\u0002ar\u001b>>Ƶrn[ɭF\u0000-IByѸP=ĶKUC\rw\u0003\u0007G\u000bD}\u000f\"vN.p]\b]Q8u\u0019Y{#qC\u0006v}sa\u001fx_\u0015oyiNr\u0003\u0015(\rd8a\u0013w2CQ}V8UWO\u0013\\g\u0017\u000b\\\u0011\u0001yk@\u0015\u0018d\u0005cZt9$\u0006u\np\u0002-1\u001dz(=f)\n\u001av\u001e\u0019ě\u00169\u00042\u001d w\u001a\tu煼\u000fת#\u0001\u0010{P6+\u000fDq3HIi\u001a%B\u001fC\u001cb!kc\b5&U\t\u0004):X$܎\u0019[\u0002b2\u001d*@PkcӘdoT\u001aB_L1Uwi\"\u001f\u000e\u0005)\u0013=2#pI\u00179,RO>T@>\b;bn\u0004\u001aD\u001dPuC\u0005\u0003\u001cfk\u0005\b^^\u0013\u0003\u0017\\\u0012G~\r o\u0019LRcHqܮ=-8^5Ońy*9:-\\\u0017g8:T<\u0013?*\u0002C;[y\u001bX\u0017+\u0014I;lRL߭$\b\u001fDv\bYTQ6DyVmfy%\u0006/sIsmXP1Lռȭvo\u0016w)Q\u0005Bb_\u0003\u0000L\u0002VwupeėO*\u0014\u0016|+](uHװ4WU\u000f\u0015.{ \u0007\u00044\u000e\\m.Qw\u001dR~MAiRz+%BKz?\u0005'{\u0000\u0000\u0001\u0013\u000bk҉\u001daa\u0001{\u000fH]\u0012sX}da~3\u0006_au\u0013\u0019Q\u0007z\t\u001eVM\u0013\\ĵv5I0LM)DŽp\u00071:5\u001d,\b&4\f%!$\u0017\u001d}ocޤA]R^xT◬M&/B:Dw\u0005A\u001824?cd&g]5b4a?i\u0016ǐ Ĉ\u0004.OA\r6v\u0013f\u0016v\u001esd(\u000e5yT\u0013\u0004H\u001b/P=(a;zUs\u000bbWxDa)Eʼ\u0013\t\u001f$\u0017s\u0004gPJ\u001freY3\u0000w`cFo0|U[j5k\u0005.5J&\u0007eTor\t\u0014È´}I\tlpjC\u00058c5J=g%Uo|L58\u0004E\"\nِ\u001d[A\u001ek]J͆VBM\"{Nr\u0001Q\u0003\u0005ih\u001b\u0000Ц@Y?6^߫ZWٯ]ذc؋hKSLj\u0017:>O\rɲ.ݰ\u0012\u0004Q\u000e{5mm<ٷ\u0010?^v\"\u0011}ъw9O&vX7\u0016km[\t\u0005,7\b0n\u000fΒ\u001f7\u0016|\u0017eP\\I;\u000fp:ʤJRqY^`ǯ<~j!mr.B+'OyY+fN*żt\rW$W\\2\u0000M_c[gjj%WuU{{,_pWn%}PI^W|\u0003nˆ;c!p\u0015u\u0017cʨN!k#)ksd5nŽ6Q{\u0010H10U\r\n\u001c\u001e-\"{⠇TZG R,ɇ\u001ajࣶ\u0001Zw8j\tICF:b\f[\t\u001e\u0017\\+?\noA\rn'a\n\n\u0003\u0016Oj\u00030\u0016`%\u0005|^/si_XǣLqiw]IέD\"J\u001b!y!Զn0R\u0015\tzW\u0011CcchūK_R\r[*)!\rOSou\u0013Oշ܌\u0004WzeWC\u0005aϝ\u000eL/QBo_k/cg&\u0019MV?֫5z !g\u0007\u0014\"?w\u0005P͚IQ\"\u0005PA\u0001d\u0017tE)q4jGsn{\"\u000b}eUMrkzvi89C}\u001dXLB1\u0016W\".ꕝ^M\ft?WKLwDP]tU\u001e\u0014揊1rJոK\u001bVGM;phշm v>\u001a-w\u0001gFN\u0019\f\u0001cI\u0010P#\u0019qWI\u000b\u0017;\u0016NٶA)\b\u0010H~\u0002\u00067i \u000fth\u0004l~\u0004~dzY\rCx2>*c\u0019&mb{9f\u00051\u000fX*L\u0005\t#>\u001c\u000e\n\r\b\u0007V\u000e@g\u0017蒼]7n249=MK%\r;\u0007,F\\j\u000b1k\u0011l\u0014Zi\u000e؊\u0012ΐ.|Q9а$_.!\u001c\u0017\u000e;\u0001̿lE,ɥDi\u0006\u0015}D\u001e3^a\u001c`Y\u00145\u001dg{J=\u000emɳy3C\u0005M\u0004'jM\u001f-iЦm\u000b\u0019n5?\t\u0019SJE\u0006+U~ \u0004;q.tXd~\u0010~p*QeS%.Ћ\u001a\u0004\"ưB\u0005sZ6-\u00166[\\d;^z4`;64藸\u0015ͱw\u001d;\u0010|+&AfLU3\u0005XTm)l\u0005F'l\rV\u0003ɺgcGObbɜ9;v\u000b\\C\u000fL,\u000b>B?KGC\u0011\u0011e\"z\f-@E\u0017\u000eHILp<5\u0011'҉\u0010$>8#gL2m\t\u001ec\b\u00181\rc\u000b\u000fFw)P\u0001+rkC\rqp/u8#!*\u001cg\u001d°Pa`vu@oH`\"Ž\u0005:z\u001d_Q<,D>'Ӆ\u0006\bWP .`x\u0016W\u00013\u0016|!6\t\n5\u000f\u000bEl\u0001[\",0\te[Oz0\u0003~lU\u0017O\u001a+\u0004&xk\u0013P\u0014c|u$k.?\u000e{Qp\"\"\u0014kr6isV\u001aa=~@W\b_\n.<7\n\u00122#h?c~m'rE_xs6\u0014\u001aaG+\u001bK\u000b14\u0011\u0019L^kUp\u0003^^_\u0000\u0005mS^dШ'>\u0010}5\u000f$:τ!\u001eE\u0013\u0018[bJx&n t(\bm;ZsF5uq\u0000X.ՂBq\u0007K\u0015P\u0004 *\b\u0003l%{ٓ{'f';,\u001aTT,bh\u001dUq\u00192Z\u001d3;}\u001fT9vwRR;G\u001eD\n\fK*/@hUv\u0006$j!\u001c@\rvyבm,W|-͢\t^\r~D_􆭍\"ĉ\u000e\u0006#c禘*X/Ϝe>|XH;:)d9gƖ\u00134aB\u0002\u001cQ4\u0000\u001cE\u0000w,C\nۯB\u0017U#>SV$L-\u0012\u00125g\u000fV\tϯ*\u0013B#}\u000bnpþtd\u0007U$Db&$^\\^&Z\"/˺+-}%Z\u001d\u0016:}\u00169AYu\trTlP0\"~!\t͚*@5K?߫Z-P\u0019=\u001a\u001cj>܈[\u0003O?)a5\u0017\n\u0018?WUsy5^(ge\u001a${Cm>\t\"\u0014Gգ+$踿ϫ\u001b&\rXw\u0012\u001c8?\u0006g,'ō=\u0003\"/xNM)'\u0019EFqrf\u001b\rCįQ9ZY$r!6m)4\rV\u00069kJ$#\u000b\u0003FьX٥C\u0013p[\bģ)CS;rFP#ImKGɺ\u0012zj>>X9,ZL-jIbkȉ8˚?vt\u001fx\u0013PIO}_ay@\u001d:\u0007\u0007|Ve6\u0001ub\u0007d/e3<֭z\u0002t\u001b\u001aea'c\u0004LaM\nlz&,f^_!?l2x\u001f2Xy\u001c\u0002ń3D\u0016\u0013\u001d)\\\u001a\u0000\u0007\u001a\u001b?ye\f\u0019~4O+\u00009\u001b$\r\u0012\nEVDT\u001eSؓ7X\u0019?MM!ԼuOt\u000e\u0017P\u001f\u000e\u000bCbt;i\u0014\u0017ްa@gW\u0013#@\u00024c9.\u000eD\u0005o\u000bz2>M\u00175i\u001b~\u0015u0\fq\u001bs\u001dwQ9ǸLt삟Mz)>\u0019\u000fkɝI;\u000fio\"\u000e\u000eU\u0000)]$Y\u0018L\r>\u001e$$T:gUo$UK,C`sCMAJMÄKC(g]\u0014ٮ9sU\u000fG0?L5\u001dQM%0O\u000fl\u00115&\u0012`Ƒ\u001d1,\u0017x'{k+mY}\u0018-Js#\\d:i/N\u000fK\u0000\u0000\\8HstQ#-ND).s*Zymnf\u0019\\1l{(E=VGW9s:?wǟQZsC6A1ƃ6K\u0011@8OU\u0005Y^`7\u0015j6@9?,y\u001ct4&}\"T-\n\\Y&kVx녣391ٵqQ=beMq\\\u001e\b\u0012\u0004`/nņ|2͌JkzDmͫIR4\\~5NlօKɁZ]TC3l̅D3jSS)tWw$IX[\u0010wV\nWT\u0003U\u0015w^PeUhWE^ؓ~\u000fWchs\u000b\u0002s\u0005I\u0006g`wgs\u000e\u000e\r(5\u0006\u0000\u0019m\u0003r\u001d\u0018]\f\u000bB`7JfA\u001e\u001e\u0001aA3Ɠ\u0019G?{O[\u000b?xj/Z*7ex\u0010X\u000ez\rΆ\u0019})C?`KcM\u0010Ռ\u0014&)\u0002Y5\u001f\u0019\u0005J]q':]$؞]Yv\fx(ıH1eU>_0b?*񸨎\u001fb\u001d¤،\u001dD;Wxm]|N7U13*;\u0006.=>SÜj\u001c)CM>.eI1/QvН6T\u001ckk\u001e+Ɯn\\\\F\u001bFV#Xd\u001de&~WE\u0005\u00197\"bj\u001d\u0011u\u0018^I@j@bQ\fW\u0016\u001bk8w_D\u000b^z\rxZKA\f_`\bT}\u0014]\nx}ЁM0S\u0007,rV+\tKO&ƈ`;\u0018E{irf0\u001f\u0000F] w86f\u001e\f\u001bfm_8c\u000f3V<\u0005)\u0016r1p +hs|\u0001p\u0016\u001e\u0000\u001f!QP'Ղ\u001e\u000eʛ\b2r\u0015Ӥej4Y\rr\u001b\u0014,\rr?\u00044\u001e\u0006! U\u001fq]f(*&umM\u000f+\u001c;1\n-\u0012c8C\u001ajL\u0019=L1T\u0003DJ\u00037>)BH*cHY}~\u0012xI,{\u0005\u00177WjW\u0006ާʇhg_YovMKiN\u0011>\u001a\fQ\u0013Rǧ}\u0015AQj^\u0005G\u000bsyJ\u001aG\"?txt,L>֍p_>P\u0004o$^<%}KD\u000f\u0006S4\n\u0014*S<ܖyd;éIJ~JMn>ȸc\u0019I6uɖژ䩊i77_5W2'\t9\u001ct^}/8%wd\u00000k)ͦF9\u001e\u0007k\u0016ih3Sh\u001dPBULz\u0005s\u0011\u000e'0$Y/L\u00183o\u0015\b\u001c\u001bl|f\u000b\u0018ɪ\\AW#si\bS-O^I\u0011+3\u0002\u001f6xas \u001b@M\u000e\n\u0012A\u0015\fhm\u001345\u0000V-\u0013'\u0018\fѵ1\u0000S+\f\f~*\u000f\u001c%\u0014~k\u0000\u0005˝ʉl\r*\nlك=3_2~OgPs\nCcd[aے{\u0012<Х\u0016\u0005jA\t{! ߲ۓ\u001e;O'9+\u0019wEH\u001fE&\u0019JV?fiӺ j\u000205\u001d瀶bhW\u001aZxo=ƺ\f0z\u000fhK5m\u0013o\u000e\u0014v\u001a\u000b(YOut;e=\u0016R*\u0017\u0006\u001d\u0012yMVn,$v:QڳE.\u0017yVl;\u0005\bsvn\u0005,\u0005Wi\u0005.[\u000e@\u000f\u001434SD_!MF>J柣ND @$Y\u0007\u000f~-\u0003C\u0003Mu\u000b\u0011\u0019(+lBpБ\u0003^\u0012#$~\u00172\u0012è\r/@\u0018̣6 3\u0007\u0007\u0005nh\n;۪.\u00153Fq3\u000f\\َvZnZ\"/vNFNJ2V{#ΚVse\u000e_쑮Ta8C¢!Η>FL\\\u001eM{\u0006\u00075\u0018eH~7;F\t\tA\u0002\u001fB?VY=۩Q i9J.sӿc%FVb\u0017\u0017d\u0011եiL`a)kD\u0015=W\u000e\u0017\u001d\u001d \\ne>NX7Ƒ†2I\u000eY\u0002\u001e\u001af-to7/~Uas\u0004[`W*\u001ev3_`~:k\u0000\u001ejR(\"\u0002\u0002E\n*\n\u0002\u0005\u0005e\u0011)DDI\u0012\u0012\u0002ss,f_n6\b\u0001\":hmh+]AqñQqSa9{~8|\u000f~bh6G\u0018\u001bZĠםN\\h+(E3\u00070~k\u001eTMGβ1:zka'LG\u00152>\u0016,\u0000gt\f\u0010X&@?e\u001f%\n\u0012=@Ihs\u001c)\u0014H\u0011\u0006\u001dUOeX^m7R7~,,\u000b\\j\u0014\u0014\u0006JԌf\u0012ͬ\u001c\u00168!*]JR:WR]Mɚ\fPZ\u000e;J\u0018N\u0011.8ɦ\u0010,[r*\u0013Α]\u0015MM\"waX)L\u0014bjd\u0002`>:?|:?u\u001f\u0007>^G\u0001$\u0002fa.\n\u001eʥ\u0010_\u0004S%\u0013ED8\fJ=\u0002ĕK\u0003{\u0012\u001c\u00146r\fz\u0007\u0003GG \u000bUi<\u0016Kg\u0006\u001c\"^ q\n\u001a\u0017I6\u0013vPWy^,\u001a\u0001\u0006uc/\u00005\u0001\u0019@:ǹ+\u001d[N+li{\u001fP#^\u001dy\u0002v\u0002,ñ\u0007-N\u001fѳH\u0004⺣\u0005\u0005<֡gxV\u0002<\u001c/\u001enb\u001d6󴳜Ρ\u000b +nhB˾PoT\u000e(W##ĉTwZU\u001d}\u000b w-vT\u0019\u001a-9O᭺HIz) z9R'dI5aZG\u0004S˟a\u0003gW=.P\u00161ٜ y?\u00022\u001eX)r4Va\u0014GX\u0017\u0001\u0018Be`9Q1͚@85\u001e\u001f$W?D\u0006}z2*\u0004\n\u0018\u001ept\f+;Br\\ܕ'>\u000b-v\u001c\u0011CNeʔ\u0019L-ʌqKHr\u000b7\u0015I\u0015\rd<\u0012\u0014B\u001dgNelB^փR\bγF2Aq\u0002CR&t7߄{\"\u000bD9\u0015u)\u0010C\u0003w1t}\u0010?\"'\u0013\u0012[7o\u0012̩~\u00171{\u0015>Ru*\fʖ\bdClutqf2[\u0005l~{S4>J$.\u0013nQnlP#\u0000x])By`r+wLH?VD:|iUG~ժ+\u0015&+R\u000fb gP>}W\u0013Թ\u001bkQǖ]WSk\u0018\u001eqwZ\n\u0012D\u001fQ\u0019dVd2\u00124KGMvU\u001e35KJ~4\u0000&\u0000jwJ*y;X߉˔O\u0015@5\u001ahw)񘴕o-9E:\u0017_\u001d̂o&\u00156\u0011#V(ѽS-te\u0007$\u000bפp}4%4mr\u0013nzhe4KX*KÃ\u001329ʩ~'Ǥl|O\u00045\u0012ÍB\n;^j㛑Q`exH;\u0001J\\*`l\u0013˴Khk\n&tF|(8\u0012V\u0006ǡܷ\u001dR\u0004\u0019\u0012:ϳoG*UjSKk\u0001nR\u001dgl\fޅ-\u001d6\u0007&Nŗ7O\u0010\u001e\u00174\u0006rGmO[du_TvY\u0010{\u000b̏Iy\\aRKy&P7ݪJ)l\"W5{K \u0012S_\u0014j\u0000\u00160WSW;\u0015wixF1^\u0012lО伴^'\u001c1b%OA\u0001\u0002Xhq)L7j}=9PX=n`ɗKX#CùA\r\u0006*7\u0017{ jWܴTBy\u0010\u0002\u001f\u0017ufכd=Af]\u0016F=_u*`q+\u0016_i݋\\^`BaE|S&%\u001d\u000fZ\u000b\u0015a\u00078\u001b+QgQ[IK-jIKr\u00182Tcju=A\u000b\u0001ʧQ\u0017\"7{ٮ\u0017ם*X|,\u0015Y\u0019\u0015\u001dz\u001dѽ\u001a}ƈf:\u0015jCo[>]x^h\u0001lhNrϳED\u000fkc\u0005\u001aCǪ\rת9c\tH\u001c\u0001\u000ft<)}z\u0012!hE~DBӳ2S͆i\u0012{;ouIp\u0018??砃46ٺ^\"\u001b1R<-65sj\u0012pCSjqi6dzھİ紈\b\u000b41.\u0002$5E\u001dG9:\u001c=ob쾄\u000bv#\u0015[xﯦ\u000e\u0005\u0000AF\u0002+T\u000e\b\u001e\u0007\u0013(C@RQF77\u00062I\u0002$^a$\u0010Eq>\u001e.AE\u0004\u0015b\u001ciO0\u0013]ТK5ΫPÛG\f\rZd\u001fJ\u0014*$d\u000b^}E\u001f*֤>?\u0007\u0019\u001fƄ$dO\t_tl%$^7[KSECqz\"$\u001c]*\u001bB]}W\rzT[R\u0010k\u0019\"\u0015n\u0001]E\u001bUY\u0016\u001dvFUW\\B6-RB^Me2B4/wͺh4E\u0011k5˖<1U[t\u001bD>Q\u0012\u0019!.kR涧7u\u0000Jc>c\u0014\nl/i^3;iڐ\u001d0sĀ\u0007ZnS\u0014\nqW7Np:([568V\u001ciA\bFޜ\u0005\u0019~h\u00069Pldüj\u0005\u00102dO\n\u0016+\u000561--\u000e1Ewv\t=\u0014JCHW34܏&x\u0014\u001b8,&#Rc\u001b3Dvz6\u0001RSyu_N/nm\u000fكvT֥Y˼?R\u0005FװKzn9Q4gC^5l`\u001bP\u001c\\ܲG&\u0011ޫ`\r9PҞٲXr\u00146\u0018\nV4\u001f,{a؄\\tcY`]lǿԾ\u0015ar\u0006鴯؏=b!&Yb\r\r^[\\aYt$w\t\n[R)i\b[{$7f\"o\u000bX\u0019p\n\u0016zBz\u0001'h\u001eO|Ō4ǐ\u0001|-j\u0002\n:}̴a\u0012\u0003\u0000%T\u0017v\u00125Y\u000f9QK \u0016d0\u000b?$ćH|#uD3\f\u0011phr\u0017d@,@\u0017Xm\u0007\u0004VK\u001cY\u0010@o\u0014u(\u0013[8#!OM~.7SoJn%OG\"\nÜ3N|\u001e/'O-R_1Vh&׺\u000bNPz8de\r勊ZTH;X\u0011Q6}+'h\u0002_\u0012\u0000|ȋCc\u0006uHjBA,NOS{3\tL\u0000`]\u000e1\u0005\u0005> A\u0013\r\u0000rxӴ*E^.\u0015\u000eؐ`Q5\fv{`=\u0013W6뼟\\9a\u0006vG\u0013OXc&\rv1w~\u00000W:ʎ~\u0006\u001ff\u0018:\r0/˵\u001a%m\fKRKA\u001a\u0004cR%\t\u0005P#CS\u0011\u0001ߥfmD5\u0003\u0016oEx17B0<&\u0006Yd\u00178\"\u00021\u001dw\bܡ5\u0010 TaaJ3p5\u001c7A>+yI\u0007\u001dMcu\rZd\u0001?B\u001ck1x-\brsV9s\u001c\bH6p]DGgO|\u000by5S$aE`$Ls\n[\u0017Y\u000fm\r~\u0002u8p`6*I\u000bߕ`S8\u000f\u00068sn9O3nXOE\u000b/7\u001df\u0011^lbN\b[PB\u0010FO.\u00169\u0013Z\u0005_\u001e.5>F\t\fS̉R'}ΪѬ`_dX|\u0006{d\u0003HXԾ3\u0007QlZ\u0004\u0002e7PRq\bش\u0014\u0004O5OkZrx5u`a\u0000ǂ:\b*`T),\u0001\u0001\n\u0001DPQʮ\u0006dߓJ\u0006Rk\u0005=H+\n*#u)h) )B6\u0001s9߹瞏\u001b\u0011HZGzGT\"93hDͺ\fsr|b4y\t$T\u0011K\t\u0004\"$I~\u001e$v(B#].qi\u001d\u001c\u001a?CN\f\u001a\b~\u0016ޱ|\u000fܷLcO\u0002\u000fn\u0015T~v\u0013x\u0019\u0007j̦5<.f\\K<2p:\u000fCp\u0012S\u0007y,\u0012\u001c6\u00026>|\u0007zC\n\u001f\u0000\u0011E\nT\u0000)f/:X1}J+\u0007>_~\u0000\bQ\u001f\u0014;^ㆪvs&۸>.k7yZS:˩㜍r\u001cݖۜaKa\u0017!l.g57Kv0!;\u0010ڗf\u0012e\u000b%]\"XT\fJ3\baժlwVj=v姠αe=bI/gH&\u000b:g,(y\t\u001327>a\u0016ba88fVV\u001c\u0013qɌT0\u0015N\u0012ɉB`(\f\u0015_\"fo!\ft}W\u0010\u0003g_0}HX\f9,Qx=~Jٹx>\u0011ӱe9M2mFS)Vk\u0019-eZF\u000fF٥btg0\u0015O?Dǐ%\u001f7eyښ6WS\u001eCy\u0012eUS}\u001dl`a8\u0014\u0016i\tg\"\u00161лJ\"|PKڝc,$+&\u000f\u0017PvꖴGBoj_t\u000e4I\u000bv\u0015qf熚(e\u0002C\u000e!\bb׼^S\u000ebYi1¨;\u00022W\u001f`/7\u000euh?4\n\u0017\u001e\b!z@#\b(T\u000b6\u001f\f^\u0004!R\u0015\tS\u0003#>E/Sq9z\u001b_ \u000b/\b\u0001G%ӈ\u00190C\u00129[\u0014ۼ@(٩P\u000b,\u001a}\u0002XT\u0002Okp\u0019\u0004QȫUG6\u0001\u000b\rx2e\u0015,>\u0000\r-?ϭQެYz\u0001/T\u000f5FL\u0003\u0006^`tީ\u0014\u00033\\#\u001a̬D:\u001e,\u0006v\u0000w[mD\u001bW\u0016)TBZ`0Ֆ`3tBQ˟kk\u001as41y\t`\\\u001a޸cV#\u0017\u0012z`XHhwA0چFTyqӵܫ*F˪\u0001%\u000f\u000f*\u0011\u0018/>9\u000b\ng\u0013\u001eS'\"b'zL=N)c\u000e\u0003s*bR)W<\u0015#\u0014S\t癛)K\r\n&\u001fL\\9\bWtW!\u0016Y1\u0007\u00157i*%\b\u0005wJ_\f閥nWJ\u000f!p\u0012\u000f-0T`:K6B+S\bzlL,~J\u001a#ZLHBEe߈\u0007E\u0018q1\nڸTD}\u0006bB;*OT\u0015CnՍl$OYQ0mz\u00157o\u00029NŻ|hDV[Ve֩b7YZÖ\u0004Hl\u0013~I)ܻJ5oOݑ\u000f\u0017%(,hZGҼmRd!/NEWutV57z;jjs\u0014\u0004^^l\u000eDǾ0-a\u0003_a\u0011L؁\u000fw44\u0003簍b^\u001cppi\u0015\u0015&nX\tuƻ-݂\r-cY4\u0003_\u0013\u001eg\t?\u001cjGI\u0019fH\u0019\u000b%\u0004J҂[\u0006%ϩC6Oz\u0000vW\u0015zoZtA$?z\u0011;\u001e\u0001ؼ\u000eFT\u000f2/+\u001a0\u0011@@S<@>0b\u0006Suqw;j4S'/4s\u0014Eթ(P[\u0019V\u0018^5ƊH\u0007kg\u0011/ۄw\u000b0*֭ ajyB\b5TC\u0015\fJ(_\u0017F4!m,\fRN\r?\u0006S9\r:״\u0004OfOV\"\u0002յڇ1\u0005\u0018,V)S@\u000f._\n\u0019#\u0012Q`K|ͨ%cj/&\\:\r[Ft^Z\u0000\"q٤Jm뙊jMarח`VCg\n\bw\"~><\u0007\r8i}XT8dz\u0001Q\u001aV\u001eY<p%HG\u000f\u0018/Û`rq;Nm~Ms\\\u000f/Zh\u0007:(MXа^F.꜋.Ys}5`a\u0000((X0\u0012T+JS\u0003\f4&~|i\u0010B\u0002!\u0001\u0002!\r!\u0004\u0002)$\u0018\u0001)\u0002ʰ\fWFY\u0017]E븎3x,˽}\u001b|\u0000\u001ddc\n|i-0Ws\nQ_GpRjy0׿t\u0005jT̎ԍ\u001a\u001cD1\u0001څ\u000f\u0010ڍ›N:ka?\f7e\u0014k\u0015_\u000f%]a;ז\u000f\u0006\u0014\u000eF\u0004=\u000f9-b=\f&Mm0-vD\u001b\u0010'^j+/5(er^+EL\rF1$1KWE|fO\u0012FMKm::1`ڥfXЩM*i9\nl?+Lw?\u0017-Nx͈wɳ\\C0瑃f\ts\u001cM;iđ`$\u0017O0z\b*Rٹ\u0018\u0014B9@\"\u001fk5\u0001\u001dv~.lB?u\u0000g\u0013]\u0014ed\u0005\u001c8JAj\u0017͹u\u0011m.DO^^\u0017v:y;s\u0015ke\u001f+,L¶v\u0000ŝҼخ\u000ed\u0015_\u00145Z;\u001cq#k\u000e> MU\\J{l*͟ґ3Doy\"UDcu\u0005#H)BPit\u0014\u001a/\tv`\u0015_\u0015S\u001fʝ{\u0015e\u00115mpPpy=-2[m+v6\u001c*.WۿSǔ]\u001d\n^DMk\u0015,2.\u0013#\u001aɲ\\!{\u001e^\u0002I4Ԉ\u0017.~çlDcBU\u0018\\b\u0016\"c\rjvJG|H`_2r\u001d\u0019Hѥ\u001e\rt\u0002HH\u0001Ba\u0014G\t:Bf{'9\n[\u0006jaЧ\u0011\u001ae\u001c\n\u0007&h\u0016\u0013z\u00126Fdy?>gۑ\u0019x&l$^:^nx-'-\u0010]O 5\u0014@S\u001c \u001b\u0015Uڏy]Tu \u000b_,z\u001dWPT\u0005|BJ,ɕ\u001f}`\u00028ߴy?p7gˢu\\JO(_v\u0011OUue4\b\b+Qbi?A.jCxyR\u0019J\u0016駥Pt㸲r\u0004\u0015T\u0014f\u001add$ֺFR\b>P\u0015aL\u0001'\u0019\u001ev2M\u0013\u001b*׵\u0003\u0005\u0019T]`W*cD*\u000fhAe#\u001a\"ɆKO\u00169JKL2J(\fKgK\u00023\u001fjԉfZ\u0016nL5oM(_>FOӹGi}<\u001b@w#Nd\u0019\u0013h\u001doo4Y\u0003\u000b̾Fٸ2\u0003YAz$W֜5Copli\u001e\\\f\u001032l\u0015;a<;S?\u0000\u001fB>z\u0016p\u001erj\u0013sm1tZc̥\u001c{\u0010s/J{c*#3ހf\u0004ϡneh->Bc9S\u001bJ\"չO8'8\u0001\u000fހ `yHϤu-*`\t\u0017\u0004\u0012x[c')Oy\\x!Q\u001cS9q*\u0010;$;d\u001e'=NY\u000b,|ܶ\u001e34qT=ka%\u0019h\u0002\u0016s䬺\u0013\u0004UX7Fl[\u0011\u000bo1apuxf9QGk4\u0013;e\n˸7荇\u0013\u000f5xB:y\bZdͫ,`2\u001f?_a[0\u0003~9iY\fFs3g\tË9u<,yx87\u0018\u0001 1Ja\u0013\u0005,O@/g\u0001O㔛\u001e94 |.\u0016\u001a]16'^\u0018\u0000@1'p:XtwL,j\u001fVQv@wl\u0011{έ̱\\?R^UV\\G\u0004I\u0010+9D0\u00063o\u0007yd[R<\u000e\u0000\u0011\"\"\"\n.2}\u001b\"!<4tH~(-r2\u00055DH@l\u0018\"K濣,\u0005/S}\u0012\"+\u0001~w\u0017F}V\rdRz,\u0004:w&?C~FqJ}Jݢ\u0005Ji\u0017rjzEgU#p]ZF\u001d%\u0017+[Pj\u0000ewVjlW7wR\u0015/*C%%jGx\u000b@EF\u0019H)&0_\u001b\u0017\u0015Օ\u0001|Xu\nDRNX\u001dA\u0001\\\u00140JS\u0001H307͛73\fC\u0012Wc\u0003+U#r\u0012\u0011\u0015#\u0004\u000baQOL4\u0004E\u0010љ?s~{sI\u0005\u0011y?y>ҒLָKd-ޣJ\u00111v\u0000\u0017*fH\r6\u0002h\u0001z+~BO\u0019:\u0005IQqZUՍ\u001dP\u0014[\u0004UD#BM\t>$\t\u0018z|?^\u0013\u001f!J0W8\u0001\u0001N\t\u000eW\u0003zXfщ\u001b@\u0006'h\u0015\u001c<\n%sdR۔e\u0011[$z\u001f,Z2H5\u0004[&H\u0007t\tL\rU\u0012O\u0002\u000b췯+52\u001f\u001bj&P\u00116uRɮ!\na+rk!o\u00054\t\u001a`\u001aܗP\u0002)f\u0005%\u001bVQTF\u0011(Z]s,TR|O)O?ho# ]6\u0016yл\u000e)OU,F٠E})g\u0014sٴGyҘ\u0007p/k\u0016w\u0002~˖I'Y;Td\u001egYU'\u0010I8@\u001aF*\t8\u000b$\u0010I+A2((+y8OϋWȗE\r{բbW\"@\u0012}@\u0004C׌teY\u000fgvֈ\u0019H\u0003\u0010ofE`ea\u0004\u0012gbN_4!/e%\u001eO;mhtWv6\u0002[iyFy4ʔat\fV]\rau\u0015\r#\u0014QY\u0011m3\u0014r\u000e\u0004M/q\u0017{\u0019~\u001ctjD\r7\u0003f\u0017i\u001e\bɷ\r\u0015\u001f .\f\u0004=[n`4\u001bqShBrx_5wԐ\f%n\u001dQ\u0016~x'G[\t`\u001e+qb]Q\u000f2Ըi=UGn~\u0013ڋJ(Aݪd\u0015\u000b\u0016\u001f\u001d\u0013E7Kz\r+M]\u001b!}\u000bjnh-Cզ_魺\u000ea٭D\u000ffrj6$-\u00044nUZ\u0006F)Zp\u001eux'\u001c@]U/ٳۿ3Ug`iU}ڰ\u0017U\u0004LWu+SU[\u0015;uXJ\u001bP\u0017vOŀ{$KF,q\u001eQruH.}imfZh~atM\u0016\u0017Bb0*iW\u0015\u001dC\u0005䶧jZmn\u001a\u000e[nKfi\u0003\fc+.&oV.\u0006\u0000&\u001cʭ{5_s9dm\u001b\u0017IA\u0001. \u001a*\bs5:\t1\u0018Ů\rm!|fl'6#N\nZ>\\oMk\u0018C\u0005Z8)*\u0011\u0007\u0002\u0001b\u0000EE@\u0018(27{I\"\t$!0\u0002a=+v\u0000UZŁ`-xEJU\u001cǺ\n\u0016\u000f\u001f~~7TS\u001dsV6\u0015i1\u0012=\u00182J眆J\u001fh@ U\u0007u;\u001d\u001f7!0\n߽\u0006\u0011\\醮\u000f\u0013%-;=.\u001d\u0004e/T7D$v{\u001a.ʫ\u001f\b\u0007\u0010|Z\u0013ѮmcDֲ+-Cu_{>1H1]\"D^nR\rٺ:E3\u001d[h9\f7TJOW+3\fv\u0003œLimc\r@6'[c\u0007`Ǧ8v!b\u001aR{1_\u000fӵuoPE\u00032\\@\u0007;4\"\u0004mO\u000b\u0016\b\u0006m{\u000b\u0016ߺE\u0012\u00131dA}\u0010C=W\u0003B\u0002}[3']\\PJG5VmnY\u0002G\fXyahd'J\u001a[\u0007U~\tvWۅWo]WnGnR\u001f9H7\u001fѨ\u0011Au\u000b1\bvZ\u0017m]lUr\u001d\u0005TVA\nsj6lhm\u0018,M\u0006y4A*0vJ\u001d\u0004R? Ĵ>\u0002\u00172C\b!\u0010\u001d*#q0MJ\u001d!:ŏCR|dFa?2\u001c݂\u0018c\u001ah3d\u001c\u0017B\u001e\u0002zS\u0006It?\u0007%\u0019\u0010\u0011LmF[AxYGҏ0m;\u0010GY1űh%[s\u0015\u0007ጒ\u0019@\u00179\rq_8G>\u001cr\f\b\u001cW\u0013n\u0011)jodEzC.q\u001aJv\u0005i\u0015N&I\u001c\u0007f8bg\n\rv\u0013|\u001csd%:uTf&L0~p\u000e\u0007.(RU\n\u0017;\u000b_)w%$\b/\u000bt#\n~\u0012#u\u0014`\u0014u[w.qs\u0002\u001bY\u0018_-*'̳ɩk/)\u0005\u00172*\ri9$7fUzflc9}]\u0000,툏WYC\u001eIk\u001dS-\u0002ty7>\u0014T!\u0017\u0001\u000b26\u001aKݲ\u001e\tm\u0006&\u0019c\u0005ӣh'\f..+upC\u0006\u00136&@j5t\u0013\u0017dP\u001b0=I˂Ė\nC{\u0018޶$\u0004tR:(ϭuO\u001eR4$=jluq\u00191?פ9Si|c\u0017qF!_z^S\u001dK}`d%D\u0013T\t\u0018w\u001dV>;\u0000<'V\u0006=\u0015(5H%j\u0006WM\u0005V#9YD2֓\u001bp~~J\u001f\f}D]gNSsjJ\u0003mn\u001f->,v\u001fg&SL\bl#\u0017>^i8\u0010ʞ%4'\u0017RJ\u0014Dh\u000f\u0004RN0hBA0(r0K+a\u0005\u0003MY|\"EGE\u0013_R^v4/\u000e?m[˨yN`K\u001f/5[\u001871[\u001aG\u0001ؒ\u000f' '铯R\u001eGhqꭁ\u001a]\u0010>iI\u0019X\n5'\\G\u0013B\tćd^\u0012u\u0002x+\u0002[^%e\t֪p\u001axE\n\u001e 6%!Itި@Ҿ\u0000#%\u0007\f\u0016\u001b\u0006\u0002:*\u0000h$r7שׁ55׈Ց'I+\u0013\u00036*ЮwȰ%U#zD+Jt Ba\u0017Uؕ\t6}\u0016\u001c\u0011uO\u0019r7dP\fCu}FEua\u00007R\u0004\u0019V\u0002\"KST\u0019\b20\fE\u0018N{^\u0019\u0006\u0010\u001alk\u0003ƕ$vW(,F7b\fˢÞ\u0013Oy<\"_).kh[n 9W?gڈ7y\u001bș*ӼuA@ OpIR\u0011rP($e[iVYR\n\u0007n#\u0012(a\u000e\u0013Fq\u000e\u0015&mq3%\\g?\u0010%ӆM5XD3b$ʁ\u001d\u0014W \u0006ƿ5\u0005&͔D4®K\u001ec\u001dᏊ\u000b.\n\u001f1Z\u0004\u0017\u001ao\n^`~¿`6z\tq\u0013\u000baXǰ)Ӽ܄'84\fn\"Db.\u000e\u0000\u001eyC<\u0014K\fd\u000f},{\u0017*h\u001d\u001d\nڸh\u0017>wMv^\u000bc8Iƻ(~\bj?\neoy\u001cl/Dl5Żרpy\u00151\u001fܣܵ^004{\u0016\f\u0001.\u0005\u001a%C\u0018\u0016A22dWuQ>ok\u000eL<\u001c\u001e\u00115.ſȠiffh7S-|^T\u0013jX[wCY*\u0007sG^1V\u0002e֗+\u0007˃\u0006\u0001\u0019L3\r/2y{\u0007\u001e+.;CtJ }\r-\u0002\u001d>٫\u0019y6q<\u000b\u0016\u0003\u001fWxA\b_\u0010PZ?\tQ\u0012\ty\u00141>y\u0006\bK\\\u0014.!O\u001fqM\u001e\n\u00140Cl\u0015\u0012];Sk)=R\u000fZ@[ɷ5\u0012\u001dJBeǐ$\u0006\u0005Ni\"0\f-úR4H~9.\u000e☫|Dϸa\u0005h\u0000-)r~\"eo\u0014M\u001cK%4\t_7\"\u0014‘e\nQD~0T.\u0018\u0017>\"x*\u001cO\u0010\u0011>酧.Ey+HVy55\bRW\u0005s\u0005Ek*\u001dPxEGB;(J\u0011\u0004\u000bX(8hiqmh^\u000b0`}_APW\u001f\u0003DLZ\u0014\u001b‹\u0007]<\u0001\u00154zG֦\u001b`oy\u001fZR\u001c|u^\u0014gCF#\u0004n\u0015r)Va\u001c5ƪw\u00039\bnjyIt\nxI1bIy>}-Aگ\u0005\u0013\bOShKF\u0004x\u00126xqqQ\u000b\n3SU\\ka\u0011椚̩Di~\f?{>J3\u0013mtߐZt\u0002]YNju]ɒQY\u0018lZZs\u001e\u0012NѴѷW>S\u0014ݥ0Bj\u0014\u000e+7q҄fU7m\t:8^;#eտ+\u0019*,_CY3\u0012\u001d\u0007M\u0003SU*LX.jQȖg\u0014_IW\u000fJ5a\"9R'C\u001b\\y׳qH)VU\u001d-Z\b.\\+Ѥ/a\u0007\u0012en/|F[?SPk\u0000r\"\n\u0016^\u0017Y>VH\u0001\u00139\f&yaIxQfd}+]\nU.o.\u0019=q\u001a-y][\u001av\u001eiR\u0012gk*`/pLBu\u001a\u0018+A\u0006@\u001e[)\u0002&PY\u000eQ?im/K,Y\u0000*gu(i\u00022\u0006`؀V\"fJS\u0014s=\u0013RU@\u0000\u00127+>dْ\u0010smY\u0000)w=U?ο3D\u0012\fqjv83׽}\u0001\u000b\u00051r@vy:{Eͩԡ.\u0017޸\u000e,珈~CH{k\u0012\u001fsv_\u0003\u001bl毁@\"lOR\u001d.\"0\u000e\u0013Fl]\u0000]C\u0014˧\u000e\u0004Mfi nq\u0015˶Q{56e\u000ff\re\u000bl[IuY_(i&;to\r\u001e\u001d\u00105kZ/\rjj\u001ap~Ch⨿䦿\u0007iRs!G-\u0017֠5\u0015\f\n&\u001fwa7\u001bWAƫXU\b\u0011r8+}E)oVӃIÌ}qZl\u0004\u0003h<\u0019gw\nA\u001f?=$6-ޡ|,)!<\u000f*\u0016ǘ*z!8߀\u001fϸuPp\u000f\u0000D|Ŝ\u0016e=sm4'Ңؽ\u0014Y\u0003aPOZ(vj?\u0004VGgxI=V\u001e\u001d-\u001e̹uMCJH_-C\u0014]\u0007B~2A\\8*E8PTΔTo\r9/whaߣ\u0005by\\'F,Ռo%wU\u0013/\u0003ժnM*T Ƌ{5\u0019NJԢT9L;y\f_fX\u0011D\\uַA:x\"\u0001)V%V/*]1#\u000b)ԋ@X\"\u001b\u001fSVӅ4u.f?Uչk%Nj;c~?\u0011]Pۺ˄WҌ=V듍1\nE\t\u001dֻqd{q׉;\n\u0011N\u001eYHdfttc\u0018\f#&v\u001aPtQ\u0012jd\u00011o\r­\u0001R)ʽ@}\u0006<7\t&\u00108wyybH\u001c04͂\u001d@>\u0000o`\r~M`Oi#T2\"-!NSn\u0013\\ z$\u0005\u0017S\u0019C%Q%;\u0007\u0016OzcT)!M.w\u0003f.Po1\u0011U=Bl1F#F0HD\u0015\u001a\\u̞rڜ*ujQO5u8\u0005E$\u00117:\"І(UuANgulWYE*Z\u000f\"cT\\\u0019kTxlx)$8(YBIY`[}\u0013.Bb\f\u0004T$=U8Oŧ\u000f\u000b\u0013yP\u0010-x$\u0018]0_\n\u001aj\u001e(\u0015sOH|/=wKR\u0001`\u0018\u000bptl\b>f\u0004*\u0001\u000eӡuU<=Ts(&zpKA?sLo`N0Mq+~*m-~F7^5惬H]\u0018${|\u0002-Ҷ\u00079Y&=X'Vu+^\u0013ϖEm\nY/0X c\u0016AdP\u001cc_X\u0007\rVRx6\u001ab|C6^FeC]o-F?f7Q3V>͝\u0012yFs\u0019\by]\u0015ݯMF͊\u0003k\u0003^\u001bNնI\u000f#FZ.7ƆQfeϫC\u0011Jn;Aj\u0016B\fJFw\nmԗ6t\u0010(I5be\u0012ElX\u0013Q\u0001\u0004͌\u000f\u001c\u000bi,)6QS 1zJezVBf\r۹ʹ\u0012/\tHQ89\u001fSnE%o-4NJ``,\u0018)~ut\u0016yQ\u0017\u0004\u001fN]vح\u0000p+\u0002e\"xN6y*\u0014,7\u0007$'x\\CQL\u0017[8.d@}\bCɏE)\u00101\b\u0001\u0007D?@晹\u0012b$?7\n\tYM\u001a\f\bN\u0019\u0011|\u0005\u0013\r_Td'wa\u0001}\u00170Z<9|3\u0002\u000f\u0005閗3\u0015~o=Y>l0Wb=P1jmE \u0003XR\u001f[louv:.C=;.a.BřS[nWJ\u001b3ǟN1='\\Xr8۲:KXj\u001b6e\t\u0015\u0004g΀a\u0011p\u001a\u0000%z\u0019\"K\b1.c1ɇz\u0001ɭGTRiVBe\u0018\u0000-)K@iͬ!u\u0011@_\u000e`&2q\u000bup%\u0005P\u0000\u001a\nSЧ|NWP !\u0004\u0002o-t_\u000bnyV|ؤ賐e`HʏE=>\\\u0000\u001c\u000eTǀ|cҎkIST!\u0006\u000e%Gu,%[IR'+#T}m3\u0015\\/\u0012df)`n2#\\M\u0007(CQd6fl\u0016qGv첵).Z&\u0004\u0013wI\u0019Te{\u0006JQܕQE\\m`\u0016\u0006p`Ҵ\\z[v7OVo9ݜQ}$SSFMW\u0004d\u0017\u0006nyuя:\u0015\t*o[3 \u0003\u001cO\t\u0015\u001dFRJ0\u0018ոl\u0003+L+\u000f&\u001coE+d-\n@?\u001c^fE\u0016koo\\fyJ8zΰXmi\f\u001b\u000b-\u000eNw}OYp\u001ez&@>gݪHc.\f\b]7M\u0011z#f\u0006e\"g\u0001\u0005\\a@\\qyºJc\\3ܔ\f\u0007r'WQVE\rD|P\u0002L\u001f\u0006\u0010s\\h_h\u001e\u000e#9Z-\u001c\u0012T\u0005\u0013dL>˼!WS/bniA3\u0014\u0004\u001f.1Fx\u000e@Ǡ3UNN^\u0001nPOZd\u000etv\u0005WO&-8ךshveSȉ\u0015`wPU_cař=շ}m\u0017`<<$+\u0015UV66d\u0004o88{η\u0011zkG}ڻ\u0010<<7\\\u0003jvg\u001a!5M!\u000e\u0018w&GmpfSgO3\u001fx?\u0017\nwZsLRq/~lK]QV\u0010:om<\u001fQ'\u001e\u001e\u000bR]AMXy\u001cu\u0003\f\b\u001c^ȩ\f$}! \u00079LHaH8\u0004\u0004hʡrTtD-*\u0015fY]]wuu[bgg޼ߛ\"ȹ \u0019I\u00057HR\u00167HB\u0006\u001aHudt\u0018\u001a\r\u000f*Ჲ=eJtj|\u0006\t#TI/\u0013W?{\u0005ΝO\u0011^'`v'$^\u001fE=7ITF2˵7-^'Z\"[x\u000b;\u0004[U7,Q\u001dyWr\u001br9E\u001b\u00116c\u0012\u0012y'I \u0017\u0019g\u0019\u0001IR\u0016m2\u0000ZQ\u0016\n{0\b\u0019K\u0018,^H/>>G@l`T\u001f=FZnZH\tѳ$\u0013m¯\u0018鵩KA3D;w\u001a\u00127\u0010\u0014\u0011ŏw^J<`i$M_x8wU-,\u0013/h\u0013!\u0012p\u0003bP1|\u0003\u000e*k\f_U;\u0000\u0004\u0002N45j\bX_:]\u001f$\r%\u001dͫX+\u0004é\u000bMiw\u0000zz{\u00137`\u0013fO\u001bE5F\u0012ohX}\u0006fL}k\u0004%J\u001aq_b_\u0000A54WK\u000e'\u0017h?\u0003\u0014:lTHmm.\tm&\"X7rV7\u0014\u0007l̨b]r+\u000bOpK[{0Euwrfӵ\u0012FajCC\u0013Pk\u0003tMݻVw[FR\u000e(Y-VE\u0018\u00118\tP?)p>\u0007͛5\t#TtF%\u001e3\tqh\u0013k\u000e\r;`LVOp\u0017Zۓ.\r\u0015j\u001b&\\\u001eC\u0018ʡ\t<*\u0019g\u001b!r)J\u0015;ȁ\u0012&xK0N\\\u0016B&\u0016Գ\u000f$bԍ\u00177\bfpt\u001e\u0005(0H\u001c23\u0005ӲG1d?ź\u0003\nbVֆ\u0015|\u001a\u0016\\[w+t\u001ajj?b7h\u000fwJC\u001amm#b.\u001b^V\u0016\u0018B\u0001\u0003DR\u0001b8\b\u0016\u000eE]4J\r7LGc.\u001dX\u001ed\u000e/a&ڎ\f@顢\u001cz\u0004\u0016Qu\u0003ֈ4Tqi˽èb˕ 43~,y\u0007moθ[0 \nl}\t\u0004TCuLBt\f2Z\u000eW>\u0007Eh@+[Řy0\u0007=\nsU\"r];û](̏{\u0018e E=m\u0010a^2'\bF\u0010Kv~.Оm\u00130Oj(e\u0016sߺ\r\u0014Pk\b*!3\u001cIBЦ\u001c\u0019s4{^\u0014|{6k\\\u0005*\r}XY\u0014ǠD=A\f%$hǹWǂORV\rUBꯪr\u0018\u0015+C\u001aa6\u0010 \u0004K\u0019ԣe :Zڿu6&?W&\u0016k)\u0011.\u0015]%],lb\u00107MX][H\"}WL)RIrfr\u0003?AƁY&I\u0011~_\u0017IB${Xl\u0016ZX\u0007E&|w#؆`_v\u0010ߢf\u0013\u0011u3fm\u001389?9\n̟N\u0016Վ`jz1*.@\u0005爎܋`oْJ_+-\u00004α6@\u0003\u001a/\u0011DWE\u0010jE}HR\u0002\u001aDl;Y+\u000bz/\u0006\u00011Dѓ(z)\u000eoι&;.4\u0016aZ\u0015#g\u001csbZ+X\u0018Wi;<~n\"(\t\u0007M'b6!G\flP<^\\nM8-\u001a-\u000eaG+dyXP^s:\u00050q\r\\p3b\u000f\u0011W\u0015u.,R&rm\u0014\u000f#\u0014қs)lej\u0001(^ ,=/\u0014\u0018FV6fj\u0001;e\u001a\u0002x%Dk%!FW@a\u0001o2QTvs\u000f\r5h\u000e0B{UHiGCO\u0011zL'pbIq\u0004+'_1\u0015\u0018Lv\nQA%\u001d$\u0011[H\u001f~}{\u000f1fKٲ:H\u000fmWS\nëd}2w\u001b7\u0006\u0019\fj\b\u0012< \u0005O7i2G\u0003;\u0014S\u0016Wݒ!\u000f@Y\u0003sZ~\u0003\u0006*\u0007PƐ6x\u0002Q\u001aܡ\u0005/9i7cGHVf3R\u0001>\u0010K2\u0001jZxH\"Z\")\u001evHD}\r@\u0013}\u000f\tYJ6\b4T(P_(*C]miSJqOZg\u000fA(\u000fny8}wν37;?߇*x\"D\u00116H\u0013aeZ\n5K\te\ntE=H\u0003\u0015\u0003\u001f\\ƒ\u0011W8\u0001\r72\u0013ym\u0003]L\u0005y\u0018\t\u00031N<8͍@\u0001:>\u000b>6pӹ$.7$C$p\u0018\u0002\u001d\u0014\u001dA)hJewT\u0016*FmK\u0011g-lm*{{v\\ܲsJa>3_*ݑ\bہ>V5|WG_\u001d>RR_YL\u0004!RFjz\tS\u00045fځO\u000e2\u0011< \u001a`}I\\:XiZkR\u0005\u0016\u001dH*\u001f\u00074[(x\u001a\u0010\u0011X$u|I9̺\u000fTk\u001fVz\u0006l_\u001b׼gC%*\u001ew\u0005XR\u000bnY)\u0000N.9+wZ[E9\u0013ľW\u0010J%w\u001a\u0012p`Nj\u0015[\u0018.\u0011b|JOsdW,R~#*\tĽyFdwCp\u0000\u000f*L(8Oe\u0010\u0004lL\u0000˞)A\fvf\u0012Fʹ.\u001bKnd~A򥾺]Di\u000e\u001e(i]YʯJߟ?>w\u0018[侾\u001d7KK6w\"!eD\u0010p\u00005V*\r3V\u0002Ea{:KoEDcɾJ#oOU4\u001e4\u0010\b\u0005lTjFk,>{S?ýSk>Su=\u0007|j}\u0014\u0018\u0001T\nSU.nk.m\u0014cŮ)R\u0018xb\u0000T<\u0001TV*yÙ<\u0010+`RC;\u000eS^0\u000e-itp<\u0003ȗ\u00182\u001aIZ_0ȡVVKHWol9=f\u001ed\f\u001ejb%}D\u0018C\u0005y{sI*{ZL\b1\u001d\u0011r`n}+D\u000e_*\u0012\u0003Uz3}\u0002i7\u000779_kjxL+u\t\u001c;FxL.mmQ`sKz\u0014\bK\u0013#>&\u0006ޗ\u0006xi\u0004BV^\\s\u000e\u00053_XX_رC\u0017+ҭj|S\tkϽ|j|[\u000eX\f\n\bΆBL.?\\\u0013\u0015\u0012\u001fDCqߢ7nO(M&J\u0019O\u0019iݖw0\u0000\u0014\bIJL\u0012M,NCOYPoQRSTUVX\rY#Z:[Q\\f]x^_`abcdf\u0002g\u0012h#i3jBkRl^mgnqozpqrstuvwxyz{|}~ˀɁǂф{pdXL@3&\u0019\f֜ȝ|jWE3 \u000eתū}kYG6$\u0012\u0000ڷȸ~kYG5\"\u0010ŵƣǑ~lYD.\u0018\u0001оѧҐyaI1\u0018\u0000ڲۘ}bG,\u0010{W3\u000eqH\u001dvU3\u000fsI\u001ea)\\\u000bZ\u0000\u0000\u0001\u0003\u0005,\u0006\u0007\b\n\u0004\u000b\u0016\f\u001c\r\u001e\u000e\u001c\u000f\u0019\u0010\u0017\u0011\u0014\u0012\u0010\u0013\u000b\u0014\u0004\u0014\u0015\u0016\u0017\u0018\u0019\u001a\u001b\u001c\u001d\u001e\u001f !\"#$%&'()*+,-./0123456789:;~<|=|>|?}@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`ac\u0000d\u0003e\u0001efghijklmnopqrstuvwxyz{|z}o~dXMA5)\u001c\u0010ۈʉq`N=,\u001b\nٖɗmZH6%\u0014\u0004ؤʥwog`ZTOLIFEDEFHJNRW]cjr{ĄŊƐǖȝɥʭ˶̿\u0006\u0012\u001e*7DQ^kyކߔ\u0004\u0012 ,8CNYcjnoldVD/\u0017\u0000\u0000\u0002\u0005\u0003\u0005h\u0006\b\u0006\t2\nR\u000be\fr\rx\u000ez\u000fz\u0010z\u0011y\u0012u\u0013p\u0014h\u0015^\u0016R\u0017E\u00187\u0019)\u001a4\u001b=\u001c@\u001d?\u001e:\u001f4 ,!#\"\u0019#\u000f$\u0004$%&'()*+,-./|0p1d2Y3M4A566+7!8\u00169\u000b:\u0000:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\\]^_`abcdefghijklmnopqrstuvwxyz{||}v~oiaZQH>5+!\u0017\f\u0002؎͏Ðxpjc^YURPOOPRUY_fnx̰߱\t 8Ql»\u0001!Ceª\u00159^ɂʦ\u00102TtҔӲ\u0006\u001e6Lat݇ޘߧoX\\[VL=*\u0012b/f\u0011Mq\u0000\u0000\u0001\u0003\u0005\t\u0006T\u0007\b\t\n\u000b\f\r\u000ep\u000f_\u0010L\u00117\u0012!\u0013\t\u0013\u0014\u0015\u0016\u0017\u0018\u0019}\u001at\u001bf\u001cU\u001dA\u001e,\u001f\u0017 \u0000 !\"#$%z&d'N(9)%*\u0010*+,-./01y2g3U4D526\"7\u00118\u000189:;<=>?@}AoBbCUDIE~%\rہ‚rW; \u0005ϊ}bG-\u0012ޒēx`G/\u0018\u0001Ԝq_O?0\"\u0015\b۬խЮ˯ǰı²µŶȷ͸ӹۺ\u0004\u0011 0@RfzƏǦȾ\f*GcЀџҿ\u0003'Lsٛ\u001aFs\u0002M6+1M\u0004Z:{\u0000\u0000\u0000OX͙~ʹ~y\u0014~eL~j~Qc=9\u0000\u0012\u000f~|4~cl@~]̳~nf~C\u0018~لOiZ/gP8\u0014v}6q}0}>ϲ:}i^},~\u0007\f׉_L\u0003\u0000p\u0014K-~~,*~&E()D\u00079vyowy=TS3wI!\u001dD)J%OBvw\u0005\u001fN64;\u001d>FVWm\nS^Di\u001a*b\u0004Pkp\u0005ة?\u0004%\"1#!ϼK`\u0015L<\u001bn-e2*+)\tX䥂C@v2l\u0010\fQ?(=0q\rMzǃIz7M\u0013EY;\u000bY\u001b@K (-\u0000\\U\u000f\u0003&>rI^2IM\u0017e;Ya\u0017\u0004\"VN\u0014,S;o\b_\u001d%\u001fs\u001eD;f\u0006Ǝ.R?l\u000b;\u001e0Dq>\u001d8zDKG)3o+&<4@n͗0\u0004\u001b\u000fE\u001b\u0016O94\u001f#Ґ\u0014nW9\fb\u000f\u0016_\u0016\u001f\u001d\u0012\u000f7}B2yːv/ąJH삻Ȧp$ȫ\u001bވy;Æǘfo虔F\u0016¨Ls\u0017I\u0012,KhW2!\u000f\u000eAjHE^τ\u0004\u0017 _w\u0019dlX\u000egg\u0007Ωr!\u000fjU)[\u000f%\u001aB\\D\u0015Cfp\r\u0005\u000e<_\\?k,.wȲi\u0000rJRݐ=>0+cvZ{\u0013\u0003Hll\u001cLVAc۠\f^{6\u0015oCҏ\u001dS\u001d\u001d\u0015\u000fمbȏ\u000f:sz\f\r7jP@Q\u0017\u001c;[\u0010wg\u0015|z30Uq`!P\u0007-~|\u0001X3+z\u000e2lIђ:\u0013_\u0013p-FOJ*\u0013Yr(\".\u0004\u001d\u0013O\u0006'\u0018\u0006q\u0018ä\u0007frCRJ'\u001fdc~h!€?`}WzBd;hѲGϲm\u0004T\u000bSAij\u00119< \nߨ%@`\u000f8xLT\u0004qė=\u0012\u001e,Mk\r\u0016$\u0014hJdx\u0013_r̰gʱhtG,K\u0007\u000f\u0013\u001e\u0003ytomVK0X?R=\u0010Џ\f]ٛ\ba`sʠ7\u001cg&\u0007\u0002Gr\u0015ŀ?>\u0004r&z`b>\u0013\u000f&z\u001e%sx\u001eb\u000fw&{~\u001dڅ]\"W\u0003R\u0007%c\"z\u0000D\u000e\u000bzA \u0013\u0018rs!֝=jcf]r\u001fmANJl$\u0000ے#ؑ\u000b>wT\u000ef\u001eGFF699<׵.'\u0015SZ\u0011*˺#-Jl.\u000e\u0010ZZx%m*|\u0004\u0003\r\u0018o\t2ӝ_T\u0011W\u001bK4\u001eeRsu33'jRF\u0002B\u0011\u0001Wl|\u0006\nF\u0011gml0\u0007L1\u001c,\fy+Hu2f;[T0BE{:qn\u0017t\u0010oT]ok\u001fI,\n\fLgV_R:Kϋ0dP?=\tvE̷փ(M4m\\\u000fTk׉o,H=\u0012Z\u0010w\u0017/EI-LQ[\f8F/g֖'$\u0002\u0005?[u\u0015~fghXjݚ-\tVIm\u001cKՀ,%ib\u001aQ\u0002*e97W\u001cK\u0007MYiHtX\u001b\u0018TBUD\u0002w-49#i\u0007ԗ/\u0012r]hGވ/\n\nlD2\u000bh‘%TTT*Fdw\">GY?\"[f\b\rr5\u0012\u0011ʊ4\u001b`\u0013TAo4H5rW\u0001S8X\u0013y;$Yr'q vUP\u001fV&\u0004\u001a4m/5LJE:\u0003S\u000e7\u0015Hvy.. \u0000kP\u0000\u0000XAl`\u0014\u0001\u0005\n\u0010,e:\u0002\u0014\fE$@BKr.!{A\u0006$A\u0014\u0005,CY[EA;|\u000bTJkU>41\u001baƜdcT\u0005.\u0003Us\fR&Bch\u0004R)\n Pd;ʟHbl\u0005?1;\u0003_:i\u0007^mMh9Ӝ+,x+(‡j3=P6u>a}&b\f(\u0003\u001f0=.\u0017À<\u001f2&m%u\u00069_~zL\u000f!\u001b\u0006S`(6͟>թV\u001d\u0006lW䨸m5ypg!2\u001e<\tPR%wC>\u0015u\u000f\u001c\u0002bv\u001fbF.0UK$K;؂P,!\u001frA5%\\v\"\u000e\n[2gwdxJ:_'Eښ_+^Cژ\u0016 I!\tv,V72UJLNITU\u0012KɎ\u0001Iy/\u001b\u000eR+=\u0005+(֨v\u001b6\u0015!M\u0011\u0012\t@PB%R-\u0013-3\u0006|4-\u0004\u0003\u0013)#ͯ\u000bw\u0012.ܘ<;\u001eb#;*>$eG\n>3\u001d\"\u001eو~AZ$xO\u0005Ux\f\u0002\u001e\u0015f𜓜x;٥Q\fh\u000bX(\u0007Zx=`dš\r8b†i\u0013d, ϐ!enZ\u0014\nb\u0001\f/޲І2P0~\u000b+1ba\u001d\u0011k\u0012\u0005\u0012tT\u0000\u0014\t?g)˧9\u0011\u000bС`\u0005.ޓ\u0019\u000f`>\u0017'4\\DRdPaxԗ\u0012\u001c?i|9\u001b\u0016,t\u000bĴq]\u0017\"\u0012m-9OD'E\u001e\u0012x>#B\u000ez6\u0005N\u001ek%tm\u0012\u00066BDzV\u0018Q\u0019G\u001cq,2\u001fO:\u000by{iH\u0000cy\u000f[]va\u0003ZT5 ȨR\u000b345N\u0010@qG!\u001bfYXr{3^\u001d\u0005M\u00167HX1e\u000e\u0016y87ҙ;NP\u00079tn/D=\u0002}*I:2s̋%\u0013\u000f\u001f\u001bG{7\u0019\u001a\u0013a\u0018b\u0011\u0004\u0019\u0000TBm6\u000f\u000eۺ4JZmI\u001e׶Fהz\\FD*rEy\u0011\u001bք\f̣V-8ˉi#7Xm\u0014ZLW:2\n$Iⷱ\u000ed`U+\u0002z3\u0003\u000b8\"}Y\\E^\u0007\\Q\u001fܵ)<&uZ!\u001cFM)V\u0014\u0001\"ڟ}&à/\u0001\rď\u0017\u000f\u0013\u000b5\u000b\u001bO546\u0011PW눤0\u000bfGlEbd\u0017c\r'ƪr\u0004\u0002Ӭ[\u0007{K(\"M/y\u000e%\u00050=\u001bzFBx}\u0010{w6{Y50\u0003%\u0006,40R}ԓvT\u0004p>K@fR$7HU(\t\u0017/10f<,1BS>٨RI3#&&pa5j\u000519#yTH9cI[էj\u0003\u0013U̟~\u001f?\u0004\u000b+\u00147NzM`k|-k\u0001qJ\u0003}(Ҙ2\u0015SaӼGi ; b:`uǤayU}T\t2Ftm̔\u001e%Op\u000fuD\u000fU0m~\u0019L\u0013-_:qWg\u00180~huw-]\fN\u0019VrP\r=<]\u001bx;Y1iw@8,n\u0018\\(z\u0013qb\u000b!$zB&5dn6\u001d1Q\u000e&\f &\r\u0016\u0011CuЎ\u000ey\u001d#c%$7]w'z\\\u0018\u0013\u00120Lk{8 \u0010;\u001afGS\u000bFx¬P\u000e~Km%t3M\u0019\u0000\u0010ccM(bCB$\u001b\r_ J,@՜ \u0000\u0000\u001f%ӸZ\u001d;.6B)PT~~:_tHNIT\u000eScΤ5\u0011_3bO6-[o\u000b7$cn\b:zNq\u0013\u0018nE2\u0007~7\\NT\u0014\u001a'\f\"[fTT^2F\u001d\u0017&+\u0013\u001bc5\u001fr\u0002~ԕ(j\u0017\u0015l\u000b48mWDC]X#<\u0016n\u0001_\tT\u0003 45\tC0\rV\u0010~\u000bm\u0001\u000e&AGA\u0005\u00047\u0013w\u0005@w;\u0003Q8\u001a\u0000\u0006Q\r?d9#1yʕ\u0013q_eS]y|d\u0010*&6Q\u001430J(WG>\u0005H\u0014\b\u0006N \u001dv\u0011Ag+[o:\u0016y1ډGm\u0005U\u0006V'p\u0013J{\"\u0016M@3X\u0005|\u0015*oƙޞ%sfJ<ߔ[-0R'G\u0018\u000bi+\u0001+qNPF\\&XT~ykPx>–\u001f\u0005\u0017\u0001~u2LX'P\rMOW\trة\r\u001bZ?qU\u0014\\+w>-q}y/sRQQ\u0013J\u0007@7\u001337K\u001aa[t̷E8X,Tp\u0005!PV\u0000K$`Κ׵bu~*LlBz-f\u0005{\u0012i8Db\u0017\b\u0013Mp/ŲF\u001c_<`w[Uq.\u000b\u001aY\u0003!'i7\bL' R\u0013\u0006z$\u0010v\u0011]c-ީ%HY~\u0005ٕ\u0004\u000b鞀ws{)Wa˹ԑ`\u0017{[z\fϡ\u0017Z&\u0004\fz\n\u001e-\f\u0005U@uBP.8jz\fB{G\u000ftϤ1ޕq#\r\u001a\u0006^o2\u0002N\u0013*`D\u0002Z\u0007m\u0007錞c@QY@Oy`ŕ^ )\u0003H??\u0002s\t%J@f-H%\u001a{#}řPK\u0000n@u5w:=Y\u0001X9(5#p\f\u001b9#\u0010\u0012Av(~-\"]Qb'䠡y\u000f\u0005a\n'\u0010£\t+v\u001eO@\u001b%\u00137_*Z-r*~z Ց4\u001c!w\u0007B\u0015pG-q.a+c\"wmqk=WfB\r+\u001ek^0>np\u0010u5\u0000㞃= m]0o\u0010\u0012-1:ǒ~%u\u001di\b;pVO/a3\u001b;0\u001fo\u000eKܼ\u001dL6\u0004Ed@ZU%\u0011{\r^\u000bͰyOVNHLm\u0017u?\u000eu\u001eMBEQ\u001f1\\IُO\u001f\u0002ui@L\u00117Nk\\\u0002d\u0019d[i|lRܰ3\"r\u0015\u001eW^ \u0019\n19~(V\u000eZQjs\u0016\u0019f\u000fb\u000e5~N\u001el,\f$L\u001aAE \\\u0018Yv\u0016\u00193k\"*\u0011Ie.gj\u00074uDk\"*T~~g^\f~\u0018\u0014\u0012<|1\u0006cPx7\u001dkF84K(/A\u001aI\\\u0000%H\u001eG;'\u001f6\u000e\u001f`kK\n\u0019ZJ\b\u0015AFqKq$5GT#.a;1\fp't.t-SSUn;QY(sў*\u0015M8=\nBHZ#\rGcD\u0014S\u0004{\u001cd',U\u0005tl=\u0017,}*\u0012vcr\u0015+]\u0013(_\u0014\u00111r\u001bØ@?A[KDlv'”o>=ԏ\u001b\u0007[\u0015\u0012?Q\u000b\u0014\u001eô\u0000n!ܘ\u0019eoiB]u3PzP'ߧ%\u001e44Qw \tL7@\u0002\u0012?;gS\u0015\u001dVjg\u001fohop7s\u000fy\u0002\u001eR\\7V%xL|\r3\u0000\u0003n|2Q|\b-\u0012Go\u0018t\u0016\u0017uV֘\u001bGk\u001f}fd'̐yQ/;^+b#&~ي2(\u001aɚp\u0003Tֆ\u0011)$Dru\u001b:5zj,|~0T\\~>\u0002*,6\u0013\u0005Y\n]7E9!\b\u000f7;au*\u00178Y?Ң#\u0000W\u0013\u001dfi\u001fA\u000f~\\\u000f\u0006mB\\$O\u0006wD\u0019\u0000hE16:_J\u0005qBR\u001b%\u0013*X3\u0012\u000b\u0018\u001c\u000f!\u001aO\u0012:\u0012`I\u001aok\u00142+}\u000eY\u0010'1\u0015%Y\rGPMJ{rK\fw\u001d\u001d\u0018_\f\u0017L&N\u000bNy\u0004\u001fA\u0000'\u0017ճmﺾ\u0002o4gz\"v;L\tje\u0006\f%Ɯ{\u0010NS6U'*\u0006@d\u0001jNc\u0014vo^\u0001=Bi\u000b795l\u001d\u001e€Aⶫ627ICky\u001cV_}B.I=\u0012YR2U^c\u0014\u0012~o\\Ƙa\u00183\u0018Ƹ2@eU*Tlmcӱ\u0013\u0000~ x\u0018\u0005nNU\u0014)\u0019o`Iχa]P\u001bFŚVTC&ϣ࿋Y=d]/\u0016\u0019\u001c..FBXs+$=}b\u0016uM>\u0011RWm\u00116Ŗ6ᢐFX 5\u0012x{v*\u0003j;zv<_~\u0000AVUJϐ^IjQxｼuQo\u0015\u0006=lK_ՑEkZ\\4sqU7vOa J?\u0011Q)4C\u0014^\u0019\u001a\\\bk[{3y~\u001aM|J'g\u00034Ay,$0( \u0005jHl:Q\"V҉1X&e\rs)M\u0005Z(W\b\f\u0014|Ϲ\u001a\\88&tcpҔ\u0014a\u001c͔\fCC\fGU$^fb|8u̸\u001d&A֍\u001f9ke\u00177;\u000e㥦koAv\u0003Տ0o5\u0011y'\u0001\u001bM3\u0016q\u0018\"\u0013y\u0002$[Y@SgÓ=ݎ\u0014P1)L\r\\!B\u0005;U!)/\bC$N$A³ueuU},3Y'/Jc\t.8_[\u001cO\u0002\u001f\u0015N-<\"NawG\u0013\u000fm_+yj~P\u000e]ſ^\\y\u000b\u0010\u0015X\u000f\u0018\u0003,r-\u0014|\u001f\u000f㒒ܳ\u0019<\u001aL^T},^eDR,nkqց%|\u0017r,!gJx=~p{\"\\ee\u0012EN;Þ\u0000=${q\u0015@Q_\\?/иLe>u\u0005#Mp'Yn_e<\u0016q\u0013㼅Ra8p\u000f\u0014LB=(YK\u0018\u0001[l`B\u000eK\u0006B#4;c;HS\u0019^OA\u001a\u0011>Ʉ\u0013x\\+0lkOԼ`\u0000Fcfup.wl\u0018\u0016CnKJIi\u0018]\u0007&\u001af\u000f\u0018\u0003XPA\u0005\u0001n1\u0019کFTKBo\u0012\u001bI!\u0017ӮZ f\u001d)~X\u0011hy\u00179\fݨOC\u00035\u0015&|T2\u0018Ӳ\u0012nSLB\u00155eD0:\u001eyP;\u001a(w\u001a9mΪnWhKu\u0003{`\u0001\u000ew\u0019k\nkH>*\u0002ڲ\u001e1\u000bwp5Q݌$\u001e;\u0005LvvJ\u00021f3n*\u0007Tg@oO#9\u0011|}?V0M5\u0010.\u000eۀz{\"\u001a\fNK?C_$\rP&B̆e>(\u001cq\u0001Iu`|\u0018o\u0015\u0012b|\u0017_0l2WꂝsC\u001bܴLT\u001dI\u0010a?f(/+\u0003PIwB\u0004\u000bWhgšH\f\u0000\u001eEiŮ(G6\u001c\n\b\u001c\u001c\u0002\" \u0012\n\"(\u0010\u0004H2̙dfr\t$\b\u0007xZE\u0014\u000fP>ţ\u001eC\u001f~\u0019\u001bE\u0017F\u0011:}\u0015<\r\\{\n%\frH\u00136N$(߫Nᷘ_%1]2:$\u0002o\u0017-8ȥ \u001fI-\u0014qt;'kTjJW^}k\u0010fQU\u0011r\\u\u001a\u001elN\u001dk\u0017Hn᫂H*\u0006W\u0007\u0007d6\u001cM2\t*{\u0010`\u000eV%VR\u001foJJ`+\"yO|s86Vy\u00128\f:+\u0015;9\u0002ɨ=.qq\u0002ѝ=ɥ\u001f^\u001bӏw\u0002ldG\u0019;f\u0011H^\u00072\u0010`zBȳ\f\tŞ\u0003O*{M2MoR0\u0005i:T\u0006~%$9ED\u001e~cj<\u0017}\u001d\u0005${.-+P]c=Vzpwz\\S;!?\u001dC:GFIױ\u0013qY\u0018\u0016Ş\u000b݇>;\u0001\u0003\u0016]mS)yr\u001fEz_n˕\u0015aI\"l|s\bG\u000e\u0001\u000fvmߵ\u0017\u001d_7\be]֭>Г\u0018U)i\u0005:D΂G}V W5*{\u0018f?\u0014\n($p\\)9D$ZYr|(4D܁OH\u0015ʳ\f;ܫv۱jxLr_r\r;Wi\rnV|\u001b\u0013Rudܦ\u0000;@\u0012YNl-QnJȲc/14\u001eC:'K&̕BOJ\u0003{ߴzfsW\u0012|F-q\u00022\u000b?}Y[pXdY<\\v+\u001eM{i\u001fr8~LJޯ\u0011\u0017\rvlL:\t?@\u001b\u0003\u0007o\u0013\u0006[g`}>?Ur\u0017ǛI2L\u0017k.}Gp\u0019I8QRV%܂L0/\u000fPU\u0013E\r?ɹT\u0016cۼf\u000eHs\u001a^QMC!)\u000f$\f;\fej\ruIy\tW\u001c\u00186#LMi9Ħͱ\u0016P*\u0017HʘF\u0013g]m\u0010ߝn+|X$Z6K\u001b'\u001eOQ\u0013Jq \u0001\u0004\u0007m(B~ljSuZ\u000bť\u0003bhWP\"z@U\u001eV\u0018\u0011J΂\\,<\u0002\\HA\u000b5\u0016\u0000Oaf\b\u001f΍C\u001875O\r\u0002Uݮx\u00127F>Q\u0017L~:ʥ#][eTS2%\u0018c\rÆ\u0006~EW\u0019\u001bg9\u001b\u001ai%3W4ފ:}޼0_\u0012X|\u0017-ƣµVu\u001a\u00058H{Y\u0016F\"qĔ-F95\u000fE\u0001!\u0019L/\u0005\u000e3zL\u0007w@\u001d\"\u0013FRm\u0010O\u001bQ&[#\u0017\u001dZO/x\u0012ˤr~9T00bܬ\f4P\u0007ߋb>_nMFY%MOaN$ʡ˖~\f&($~\u001a>\u0010tBM%^i\u000f\u00153ϐE\u000ef8UB\t\u0000\u0004\u001d'\u0011`-\u0017icIaͨ+\t\u0010دR=ZȾ\u0018Ł\u001b=5\u0006U#5H\u0017\u001bR\u0003>njk\u0002y/\u0012s6\bH؃E\foLy\u0007\u0015CG/?QE%FvMMz)=ZB.\u0015ϡƋ/•3O\u00048\u00035\u0017&Y\u0017\u0016\u0011Kլ(\u0017ST\u0002 eҝZV\u001dx'\u0003xaV4Ë\u001c*H]z~h~\ri0d\u0018,K\u00128CZy{jC\u0016F')\u0012b\u001d\u0012|x\u0015NJ>V{0e#|SE1b狛*_\u0017R\"\u001e\u000f37\u000fBoξ(p3\u001b_\u0014<ݥ%\u0013\u0003-tɫ\u0010\u0004\u001bBetƓ\u0018px H\u0017\u000fuRuɵ\u0007)H?m\u001cf\u001b@Iz͂qrgM_\bD|\u0006Ce\u000e\nӯ_\u0015wCՄYK/Ԩ\t佨/Y0y̸\u001d7.\u0001]*ѳa !d\u0001[m9\u000e\u0001#{-;W\u0001[\u0010\t\u001c\u0019U$mb?ci\u00063ؘsq6\u0001ĂT\u0003\rt\u0006\u0000֠}\fdl\u0015v\u0007{\u000eF\u0003yt/ټt̰K\u0012Q8\u000f\u000bN\"4ʻc\u0000'׸Ns6I\u000b]\u001b[#?wsb\u0006,4U\u0012\u001f\u0015_\tf)\u0010Eď*\tuä6\u001fG\u001ao7\u001b6ɵ\u001d{\u001f'\u001cC\u0013Ga+RUA=@5\u000e_rgs1OUG*\u0016\u0010ʚ\u0003O\u001e&Q͡\u00104%\u0001\u001cnlc=%Z\u0011 v\u0005Y\rZeਝ\b4\u0006?\feC\u0003`\u001c\u000b\u001c_wv\u001fĦ10\u001bKB\u0005\u0003/*\u000fBrv\b4\u0007όw\u0007M\t0\u0001\u0018\u001cr \u000e`$\u001d\u0001CܝGa6;g-\u0018N_\u001b\u0004&ɰ.`\u0018\u0013\t\u000e\u0001\u0016`0M\u0002/s\\\u0014PMf`p3\u0002\u0000\u0019\f\u001c$\u0002\u000eA7\ti\t\u0003c(y\r\u001bjӍ\u000b\u001b5!UiMSD-rBFL&\u0002\u0014^\u0004:O\u0014\u0002F\u0017-T\u00174w\rT3c\u000bq]2\u000fR\u0003\u0019d\u0016/3U\\;\u0006?Up=@b\u000f\nTYRJ3O)*\u0012+\u0000\u0003\u0002sWu.\u0007[\u0017L6ǼA. 귒\u0013h\u0010oN_=C|HW\u000f\u0012\tGz}\u000e\u0005w\\2h{\u0019?U\u0016r_ס\u0007,[<\u00174\u000eDmD\u0007〷\u0001\u0014\u0012C/\u001c\u0002Fl\rMr\u0001_򑹾g\"P\\TMIiDw\u0016$=`\fIӐ\u000b}\u001f6.j\u0007Yx^h}]\u001b\"\u0007]l\n\u0019\u000e8\u0001\"ӽ΃ǐ\u001dL\"Hڝk:^֖T\bm\u0017\u000e\u0000.\u0002\u001b^@1\u001b~qxTlU\u000f#U75:LE|4&W25exz*̖̆;M0do^lpmaIS7kD\u000f\u0013#'͊$\"lL\u0015?b\u0003AD\u000eINmEh\u000b8Ԍ*\"vұE\u0011\u001c\u0007݌5\u0004Z5\u001d\u0002\r`z\u0013~\bx[M\u0000N&a\u0000|b\b(\u001fǁ$ch\u0006\u0010\u000b|c\u000fq)M_Ɔw>bSО$\u000b\u001a\tDp\u0017\u001ez!G@\u0019o3\u001e\u000f\u001ca]\u000e\u001bPnN2);K4 U\"p+q\r7b\u0018\u001a\u0014L\u0012ay$\u001f04iCc9(6>E3a{ R䏡0`?s07y9'`Lq\u0002\u001f`Sc\u0007L\u000fr\u0000&MP.ڽ\u0002,_ru\u001e\u0010\u001b/F\u001b=܏=1ltŜ\r9>1lם\nKX_\u0012t+\t\u000b=\u0004#ثL\n\u0014uuW\u0017K̹\u000bu)F@\u001bjR_$\u0013YuBśGbQl+$\u0014,o8ql\u0016g\u001c!\b\u0017)\u000b\u0014n2\u0002Qή\u0005\u0015U>Ytw(^\u001d'\u0019Y\u0015\u0015\u001d! %GU9\u0000, &\u0004>YcwU\u0014\fMj\"\u001cZ\u001bo6VWF9\u0017=al\fm\u001fy\u0012nqA/\u00162AI̐i\u0007\nqAN?!9\u000eNxlbO{eiYQ̶>SZ\t.&s\u0005bj?1\u0019\u0004_\u0010ǡPkٟ\u0017\u001e\u001ax`дY!n6fVJ\u0005?ffon0\u001b6l)7\u0004BuyMAѢ&m>>Nj#4J%&|\u0010\u0014\u001eE]ۊ:i2g0io*6zX\u0013h\u000b+҂\u001f3;1\"2ҍ+O?Kja\u0019\u0000\u0005\bY|nMH\u0004pA/LsI5cu*ΐDx!W\f{|m\u0003pq%qehrYbBt\u000bM7uA-\nw%5,x+\u000b\u001fz!Ί\u0001}\u001f|%wpȩx\u0005e\u001fXx|Y\u001ay$M\u0002}yA\u0012z5\u000f{+=\u001a}5\"6\u0019~{άq~p^Q~Md\u0019~*XŸ~,LU~S@~5\r~+f2T\"P{pUIp\u0000f\tP[\u0010AE;Z1ٓ0U)Fj\"0΂op~7f\r![BPY_EE;T\\1撠C)k\u0012\"dj\u0015pmf\u0017r=[M,1P\\ǑES;`Ћ1')}\u0017\"\u001cΡm\u0018fni=pkqr^mt\u0012olVur\u0017X wtD\u001dyw'0|Yz>̾jqźjlr`nt\u0006pu0rnvgkbtgwWIv~y\u0012Ctxz0b{x|bh|~j|l|^n|~pp|j\\s\u0017}AVtu[}Bw}0\u0007z~l;fׇ\ri\u001b\n9kD\u0016mh5})oviNqꂿUtX\u0003BEv=/yVǧeP{qgi卞|l\u001e{nohLp(TsuSAv@Z/ryX\u001b_d\u001cִ2f}\u0003}hƖ\u001aMk\u0010/zmtLgdojT3rxAKuI/8xσ[c&\u00125e[}gܞrQj.xylfoDSr\fd@u\u0012/\bx\\\u001dębp vdܫg%iwy3kyenbS\u001fq\u0013@to.wU\u001aad`R\u0019fWh-xkk\u0007emn)Rq\u0015\\@?t@.wZtf4uhvjxx\u0001m0xy\u000eosekz.qR|{itP?|w\u0014-~zK'rp{sqԜu#s\u001evFtgwwtudxw*Qz%x?E{zb-}|Xpzr'zssj{@(t{vxv\u0005|\u0003cwy|Q\u0007y\n}\u0004>z}-R|~H(o\u0017Ypq݃^s=uPt;bvSPPx\u000b<>Ay-\u001d|0\u0018m{o\u001b\u0004pzr\u0000t?s^auQOw+T=y>,{¹luSm\u0000oou{psGrla\u0001tqO\u0010vk?=txj,{\r@k\u000bm\u0016ܖnlp\u001frxqؔM`WsNuȌ=&x\u0015,zj׫4lgm\u001comqq0_s*9N uI_\u0013|2so|u\u001d]}@vLO}xT;\"~z-*|Ly(x*yyr\rz$y\fgWT\u0007\u0002a\u0015ˢĮkTd@D\\dPPp-HG&]30;s\u000fCg(\u0002 1DE*n\u0004\u000f6ܵaz\u000e*&\u0007\u0004>P\u00013ĸg\u0015|\f\u0017\u001d,X񦁓`S$>BG\fDǕ\u001fu#i#\u0002܌-`\u001dxJ!w\u0002\u001eم:(\u0007`[HWeQ2UFD`|\u001c:Cd\u0005\u0007\u00052\u001a~Tv\u0013\u0014kdEeUb2̽\u0002p ʠ\b~[\b@Qd\u001bF!7H\b\u0005$\t\u001b\u0002#dLt\u0013\u0011!BOK*G-iCrB\u001e.Ul\u0011mO\u0002>\r,B2W<\u0010+36\u00137ߛ@\u0013\u000b\u001d)۠&KO\r\u001a0ޏ\u0000O\u000e\r\u0016igm82\u000f=D 4FB\u001b[!AIb\u00014~\u0005Z\u0000\t*\u0010fz\u0017\\\u0004Ot\u0003F&\u0002ӝN&3xF\u0000[Hjz&3n14\u0010\u0002bM\u0007 zB!\r\u0006\u0017|+\u0018\u001e\u000b\n/\u0006hw\u0016{V\\lsTjg?қ\u0012۟u 깮D}û.5ʺ(wM\u0012\tұ=Lj\u0007eo(u\\\u000by\u001fPXƢ8\u0001p2\u0015232\"uh0\r\u0000;(3-y\u0006bݷ3\u001aWd\u0019sF@w\t,8#\u0019!H*\u00159)iF^\n\u0010P7D\u0004g\u000e3I33D_\u0005)\u0013J\u000eQNdOm2ta':=J.۱\n\u0011s`d+\u0014u\u0013u- ǵiȵ\\L\n\u0001kw/i\u0004&G1|91:H^\u001cgW@-\u0000Eif?QF?/Kv\u0005řMkz݈uN0:ӎ3BJ]PU@׊V\u0012V\u001bz\u0002\u001fDPC9>RTl{=\u0016EY^Sc\u0001yjN\u0013\u001896b~mwj\u001c\u001e[\u0013\rZ\u0016l'd}\u0004[YގM:t\u001eU\u000e9\u0015\u0015WI-#d=sѣS\rIKu\u000fƷ6i/JO{s{\u0017c@6o\u0007PU,'9cV~M6I\u0016Q\u001f1WwoT+mlF0\\Od?o\u001ai4M4MC%HfM[r0p[\u001cp\u001a|R’\u0004/L\u0010d/_c8\b]\u001e׍\u0012\u000bYpFKM(\u001fE\u0010wo\u001e@\u0004jj\u000eI0/kad[H\u000f>|/ѓL\r\b|00SVRׂV2\u0017Cæ\u0010av\u000e4\u001ax,'L82\u0003'7\u0006&n&\u001d\u0004CĿ\u0016\u0018f]\u000f9-f]i{T\u001aa4EeNٟή\"V_ǔ3\u0004\u0012tf6\u00135\bҷ, jP\u001e6E\u0015x)ͻ\u0019USu@6M6d\u0017F\u0007V\u0016SˬGŦwƠuy@>\u000e.TȆVOdj\u0002?#驺sycA)w,zl<\u0000\u0001\bـB*7\u001aij,\\P#\u0012;}}~r4\u0012fxO\"Zh\u001fNM\u001eBe@(7\u00078,iA#FaN}\u0012qǖ*lf\u000bZ\u0000ۋ\fM2HB-7\u0002߅,yY#p9|\u001dqeےNYƐ*M}\"A튘6؈U\u0015,ۅ#||(qW,esY!MANJje6Ç\u0017,}#5tPcjOf=_`rhT\u001fk\u001eHm=op2s(Hv \"zbtu5k#j\u0010l_-$nnSjpDHrB=tytn2ݑOv)\u0007\u000eyL |\u0003t\u0015r\u0014iIs\r^ٟt\u001cSuSHt#v=_.x02\u001ay)B{!\n}~st(o.\u001aw\u001c]^`cCcHlVf+;t)i0\u000faldOȯ>tsw[-wnw\\-_AMb0ke#SsShA!a7kO|o\u0014>#r\u000b-v0[Dn^aaShdL%rg{`j哟O\u0007n-=rfv-vm3Zp]­\u000b`܄\u0012cr\rf؝C` jRNn\u0002b=q-vBw~o`^q&cc\u0016rfBt\u0018i\u000bquk_wInN1y\u0011q<{\u0016u8,-}py\u0017\u0018m\u0013jynlp\u0019ptnRr\u0018p/q\u001fsr\u0015_;ut\u0014Mwv2>@?n\u0017\u0004C)HKс#Eu$%\u0011\u0002`^>[\n(?`~^x\u00000\u0000_+OËv&\"YD>\u0003s5x']\u0019~-\u0007if~>NF\u0018\"\rP\u0003\u0006\u0000^\u0005OG#\fǖ\u000e0<7ӆ7\r:\u001cs\u0001XL!\u0007kݱ\u0005r\u001dx{\u00166\u0017Rt\"+@q*\u001b7k1U誘Y\u001a}(~\u001e\\H\u0013`\u0017J䞂\\\n52[{F;On\u0012ݦ\u0005\r\u001c*\u0016C\u001a{\u001c2H\u001ep\u0000uw0\u001bD(\u0017MHOB$\u0000v\u0007KѻX\u0000{\u0013'V'\f5c\u000b\n\nsh\u0019\u001d]T4\u0017I\fDGãTD(2BNlz9eB_\u001c ݫ.#JUbG\u0018\u0018\u0017ɰ\u001f\tP\u0010c36߅!3\u0004\u0004?o\u0000/˼\t4Ta1l-vK\u001f\u0003WZ\u001bApɾ\u0005<\u0011>\\Щ\u001bހka8\u0001Z5$G\u0018dW#\u0012{{\u001bߢ!\te8l&V\u001dlu4ʚ\u0001@ԸQ\u0007WJ\"\u0005\u001e쎛\u0017)9\u0016(6g\u001ef\fy'1?J\u000fL)b\u0011쭢l]4L\u0001kۘPpuﲹ)nCA Ŷ+2dEH'Hm&Y3u\u000e\u0019\u0010ѷkѽ\u0005ӭ1n]_Z<ڮRvӛpj\u0000m9G݂#\u0002\u0007j\u0010}d\u001bA\u0015-u\u0000ڠ\u0007\n\u00190\\C\u000e\"\u001f\u001edhK>م\u001a\u0001\u0011\bٸ:IF\u0014q\\BVhF'$[I&3\u0013\u0015BtK\\ D'`;I\f[\"%#N\\\u001eI\n|?a\u001b8+\u001fş3\"-\u0011A\b\u0010ש\u0016\u0002_ZZKO%\u0002u\u00056`X{\u0012\u001fcͯw1\u000b$+O\u0001\u0002\u0003\u0011M{'E],jz6+\u000f~\fQk\t\u0016a=_/E\tqbVk&\u0016S7fg\\\"&]KOÑ:\f\u0005%ijeB>\u0001\u0007%\u0006j:l=T1e~/\u001aߪ\u0016g\rI\u001e0^Y\bV)\u0003<^ϑ%\n\u0001զՏQS-W\u0001\u0015\u0002Gpa\u0001θD8\u0003ߠ9D֑ՃXM'\n\u0005UJ]I\"mteuuE)-\b3`Ҍ SoO\u001e\u00006\u0002Ju@$ZZǚ\u001a;o\u001bam>݄92)@\u001bm{\u0002\u001d>-V\u000f|WU>r$\u0013Ӳ]\u001e\u000eqّ¸\u001fzEYuɔ\u001a>\u000fGT@\u001f蚩\u001e\\\u0001'}њG9\u000emp.d.@L4\u001cc&,r;b\rӂdlt3ݦ]Q<\u001eb-w\r\u001c\u001aN\u001dk\tk\u000b\u0005\u0007b\bK%\u0012\u0003H@\fj\"W4\u0007sf|Aa{8c%J@\u0018bW\u0012\\E':Ehsř=}9fǹTW\f!3ߔ% \fפԘ\u0011]YzĀ&X\u001eI\u001dk\u0019Wd\u0011Pي\u001db]9gbI\u0006i\f$ O\u00141wu_)xS$P\u0019)m/U\u0013I\u000b.m\u001cpsf5Uwl}oy\b\u0010h\u001c 4;=DU\u001bIKSD\u0003S\u0010j\u001bj:?\u001a2*\u001aw0P4\u0004o\u0012+G\u00184O\u00126jeu\u000e\u0010\u000b\u0001HW)ϛ=ݮȆs\u000e51\rok\u0019\ba\u000fIӽ֒Wo0%\u0010>\u0010#\u000e}?V5N_r\u0004}%7\u0014\u001a\nԼ\u001e{!`D}K_4\u0014\n!Q\\HҽzȔ\u0004HN>\u0014uA-\u0011^Ჰbg\u001a%+k58W\t#wi+q0khcuTT[\u0019`5Z[`J\t&\u0011\u001f-\u0010v**\u001ccs0\u0010\u0000:-7\u001fo3\u001cG(\u0018Z!\u0015\u001dd\f\u0014\u001e\u000bz\tQ}vx'E\b\b}aQ#*'vi\u0016Ʒ|'in˵Y;eR{E1vikY\u0018\u0015T2\u0006\u00174o/\u0006;K\u001e\u000b|O\u000f\t\u0010c\n\u0001Rr_T'\u001bU\u0018tKy\u000fγ\u0019zaL\u001e=\fzs#\u0016k)|O\u001eĀ܇:axim&&\u001e^cŽ\u0019o\u0001Iѓ`\n\u001bW82K/ױϬ˽^i\u000f\u0001\u0001pu\u0016\u0019O:\u0001JD:W\u0015t\u0014G\u0019<8YJ]\n\fՄyiZP-|xm\u001c4\u0012rQe`d\u001cZH\f;4SX1̚`\u0011wpu>7\tH2\u0000\u001d%Cd>zES?+&e\u0006{\\\u0015Q>\u0007+)\u0011\r^T9ZPF\u0001\u0003\u0001\u0000V+@\u0016l@\f\u0005A\tB\u0004\nr3\u001cL2$\u001c$\u0001\u0015\bx *,^-\u0001ڷ[]<**R\u001fI\u001bnpdk\u0015\fŻΫ\u000b\r\u0011:\u0015\u001fC\u0001>\u001dKXi<_TTՖqcs.JmZ\u0010EŒ\u0005\u000f:\u0013^΄hsVIbm8tSX&^ a*Ɋn^\u0002\u0015m=A2\u0015s^\u001emICca|k`K\u0002{\"Y١:nf,ڱW\tx_n~\t\n\u0012!f睥#\r\u0005Aɧ\u0018o\u001e(u\u0006\ngįVg攷E)?n\u0002/ؠbdS\u0011u3Q\u000eQIB`\\\u0010C!\u001bd\b\nP,\u0003\u00192QC[P\u0012һn`\u001eRXYU^',|Y5\u001cG\u00174-\u0011},V{:T5zGFd\u0011\u0014x|\u00054Zٲ u'ʦ\"Ww[f^'0X\u0015c\u0011x\u0006\u00162rKJJD\u0005JmB|CÁ=55oc/\u0002h\u001aNL9'0\u0001jI\u0015.\u0000\u0005\u0011 =$!_3s^>\u0002pX0]S\u001fcԹ`gi9\u0005\u0011Q?+,O|ekk\u0015C)6bf!),M\u0001\b\u0018jQ\u001bZ\u0018F_\u0000Y\b[-ۈfiv&\u0006m\u0016H!`5\u0001oIxu\u0016d\u001eP#F\n\u0010P&h_2nnmM\u0010sC\u0011?w\u0000O\u0015t[Pk+jnA\t\u0005ǐ\u0000H\u001aځY\u0001\u0018*zל`\u0000\u001aL﵋T\u001fL0\b\u00191|w:44o\u0012\u000f(%\u000f\u0019j\u0010̨\u00025YJ_|\u001cf\u0018\u001cyl00DO+/.5T\"$8[g\u0017)T`MH?Ɠ\\fިÕyL/\\Zj@\u0000\u0000Ν(Wڢu\u0015\u0010\u0014\u0010d>\u0005P\u0002\"Y\u0004\bd'$$ʗ\u001eV\u0014J+W>p\u0014G[^\u000eG\u0011ڻ2|M\u000b5\u001bkci{\u001eZJ\u0007bILF\u0013PC\bR7<]'wKÍQXb\u0015\u0012*\n\u0019$f»\u0004\u001c~\t^̈́:)]\u0003\u0007}\u0014pA(\u001f+RX\u0000zE;b1t\u0017!\u001c9ݠBj`\u000bd>\u000b\u0018!\u0007L7g\u0001h\u001d%\u000f7n\u0004ׅ\u000b_Qg1R2Ǽĸ:\u0012@\u0001n\\\u0013\u0002KX\u0003\u0002\u0011)'W\u001bIC0hݤ!XL}\u0001\u001c4\u0018l5 Vh\u001a2\u0006\u001d,\u0018\u0003?bLb#(sÀytk]\u0003:ibP\u000f_\"2S&F\f ߆*\u0011:/~5\u000el6\u0018fݻ\t\u0014Ӡv\u0013(l1u;8q\u0016i7m\u0017L[@\u0014Wxl\u001fg\tY<#nM\u0015D\u0015yY\u001bZOEX;/C<\u0011_\u001a\u0013IfGu\u0005R\u0013O\u0003M++c7S\n4ƊaZ\u000fԃ\u001du\u0017\tMߊ]>]o\u000f/m^&=Nh̕\u0017\u0014.g*>d_$\u000e\n]koj-]\u0015wz`g`@XR\u0013\u001dSZ^6uV\u001a^\u001fog\u0018\u0011~XQ\u0011\t濮a%{s\rT\u001ap4{HLydW\u0018)YU&R?\u0000FD/'g\u0004H7yO\u0013G\u001e\nS0᪄g\r:po\u000e\u0016\u0006)-.XF:\u001de\u0011\u0000*di\u000fG{.㯙nw\u0011n.tY<\"`7d\u001esSC\b\u0005!\u0015x$g:SX\u00009\u001eY\u0015\u0014%r\u000e_']4K\b\f.\fq cYv.\u000e㏢\u001dM\u001crm*ADbW냊M1Dqby\u001e9mT'buq\u00157Or\f}yXK8`微\u0011.;\u0014~1K}wҭrB;\u0003\u0013ҏޒ\f&6\tRr*?j䆑l\u001fugIC\u0017k\u0016M|\u000evhZYHn8Vz\u0004Q3N??֫zGP\u001c5|No(RGJ[5&Hs)qq}^&2n:zǰ\u0013kFmP\u0013\u0016\u000403;7Ns\u0006i+Z\u0012iӍ\t^\u0012zs7Tm ,\r\u0001\u000fzb@\u0014\u000e\u0002p22{9\u00106ʄ/=\f4)c\b\tx\nt&8\u0002\u001d\u00173\u000eB\u0005-(;^SedSy\u00157\u0019yG^H@Es\b7<\u0007A\u0005Q\u0001|h[\u0015\\je\bZҎy1|i-M']|k!3h{\u0016&m\u00055&[\u0004KiK%}UEk̀u\u000bhT[\u0012*\u0019Fk\u0000kOZ e\u0001 e\u0010v]\u001cG\b\fؼ;G\u0006\u0013LW\u0002\u0013[\u0014\u0006d;oo\u001d3x\b\u000f\u000e\u0004\u0000Y\u0001{\u0015\u0011OEk[@|l\u00012섐^򒼗F6\u0001\u0002a\t\u00029uUQ[Em'*uW\u0011A\u000ew:^\u0018WfA\u0017w:\u0004Rc$DZ9-N7~c\u001b\n\n?\u0005;A34VfO\f\t5*DvUe_Rqr_pM\u0006v]\u0015{қ[;f4(\u000bc5ڑGdxEjO\u0013-n\n|\fg8\rKٶŲ]{r3J\u0010(?ұqlu;S7\u0001qWA}ǰ=o\n\u001bn\u0014xg|GC\u0002TpTaH\u0017͗O0U`ll\u0018ڤC\u0012lt0jh~pڱY_,x',IUjn\\[M\u000bz\u001eDBb<Ô]T7S0Co}2%sF͘MQ\u000f\u0005\u0003\fś\u0003!7f\u0017\u0001Sѕ&.!mFk(+O\fOȏ@\u000bW\u00021fG\f0JZ\u0017-#=qb>@\u0006@\u001egIxFz|\u0003޴\\E=Yg6at\u0012Һ*SY5T9vh\u000b\t%2{}n}I90v zR\u001ff8kOʼ\u001ejVo:*xH3_\t\u000b6WWx4\u0001\\;5juK:\u0007:i\u00077rʶY\u0005\u001dAd\u0013~X:J\u00101<;e\n(;Msr\u0014l\u001fڪU[y5\u0002vw\u0001\u001c(\u0019k\n-\u0016\u0016Ol\u0005\u001cHWeG㐣\u0016݆L9sŠFp6i&xИp\u0011\u001f0C2}\bTxmCH#ѽZyڇm{\u0002+EAa\u001dWd\u0002\u001dVSy%ې8bש\"SLL\u000314$B\u0000s&\u0014\u0017\u0015Bj&d@Y\u000e?O+\u001082\u0018}\u0013-D^\u0010ݒD\b(PR{\u000f\u0007Ѭ.\u0000s!$4\u0010P\u0017ڣo\u001d\\i(#u\"D8\n\u0000:]C>6ڒ׶\b*\u001dm@1GQm\u000bl\u0005ìO\u0013rusg# tk\u0015-ۤ\u001d\u000e\u0012^\u001eG)\ry\u001dۂ2b+PgDWB\u0019;T\u0014\u001c\u0003+4Qv{\u00149輵;!f6~/ė|@r~EM$,\u0004<`\u00132+\u0010\u000eoMҿ$ȵk뤆)<$\\nnu|LX\u0000\u0018+z-]\u0002:r\"Xꗺ.KW;\u001a\u0013–YFC\t:A\u0017ǔ+IU\u000bu+U>.+͋\u0004;SN@]\rL\u0000U\u0017XKx6\f͑8=*\u0007U4^qݗۥ>S韒\u001d+Ż\feLsf\b\tv?m!'粈\u0006Yv0zْ2G\u001bwT1\u0018e{BH\u0012M,\r&fr(y\u001b)%\rP\u0007\fEhl%\n$\u0018EVD\u001f\u0015Ķ\u0001t\u000bo\u001f\u000b\u0013\\\u0002~6-\u0012s//E\f2\u0011<\u0014뤪t\f\u000f:mbpV\u001an\u001a\u000f(Q7:\u001eziZ\u0005Nl*\u0007\u000f3miИ`\u0010\u001d\u0004\rsnX\nU\\Пbi0^\u0019Kc\u0017=\u0018!!{pwpy\u001cKH&Ș/UD\u0005\u001c\u001dg#\u0007M@\u001f\u001d1\u0006&yf_sI\u0007r\u0017Ŕ\\\u0012\fBc\u001b7He\u000exXltbu!\u0010hI\n&) ֩ršbps\u0016;Cu\fGFq\u0003~~c6RbO'l\u0019\"<͖\u0019z\r[T\u00020}5y \u0000\u0000V|\u0014EWrф\u0000\\2a\u0010\u0002A\bA\u00100\u0002\t/ɷW&a\u0013A\n\u0011AK]מ\u000bq\\kPU\"Jѻ?W{j#'rG^$U)~VHD\u0001Tup\u00047\u0006\u0001\u0007eÊ⚊R\"I^w0^+mOX\biMi-T5ȝ'N]~{e\u0000\u000br5Ճ-wA\u0011\u0015-\u0015VYF~\u0007UgBOJt8y0.{\u0012KO\u0019(vlJ\tuS\u00190փyk^?\u000e6Wc+\n\u001fCl]\u001eEko%ݼ脦\u0000g}h0[[tVۃw\u0014,U^|}X?4:a\u0013<\u0013X\rs%\u0019هU)<@ZQ/[6\f.\t\u001d0A=fx\u0012Iҗ\u0007\u0013Ql3\\PB\u001aoJ]Դ\\>[3\u0010?\u0006,\u001cЛMOyIOi>\r'|\u001b2\u0019kxo6\u0015o\u0007y\u0000*Zo9XYi\u0016fNP?1k𾠣 *_B\u0002\u0011upֲB[\r\u0011\u001d4\u0006X\u0012\u001d\u0003φ}\u0007P\u000573\b\u000fd\"d\u0006\u001dٮ&\u0006\u0016<ăT\u0017>\u0016\u0006x4\u001eY\u0016\u0010\"G\u001fXF%Ngt2\u0014S\u000b8.hpq܏\u000e#~\u001e2Hl\u001beҢ(j\f=\u0013~n$\rY\u001f9PKC‰/q䢘\u0007\u001a&lrS\u00001|\u0017\u001b8+\u0007ۺ\u0010p5q \u0000\u0000Z(\u001eQ\u0010ӸAX\u0006!\\\u0001\u0012$$$CsrL2$L\u0010%,*OQuOł\u0007BuUX뵊]xV~\u001fn,\u0011[\u0001|nC\n-bY@\u0010\u0006X?(e92\"կ)fm\u001f6@>\u0015_|Xȼ\r\u0010L\u000bN\u0019+VJ2v\u0011&ǂga:y*=\u001b>\u001fC,꽅zqw\u0019Σa\u0015VbP$Ԇ3\u0017H*\n|t\u0011c^\u001f7Cv\u001afC\u001aUʆN\u0019\u0018\\A\u000bX)MȊ\u001aQrK{\u0003Fۏe\"\u001fj\u0005\u0002%hC\u0011i24.$Ҳɹ\u0018DӮ?2\u001c\u0003\u0019]HMt\u0011a\u0018PZ+C9J*_r%QNH4r{W)\t|em}^\u0010\u001c\be\u000bٻ\n\u0007.v_\u0013.e'T)V4(F\u000eoUgzf0=rƣ[(h\u000fGjK\u0003Ңy}%]\u0002ʟ%(y\u0002쭬0L\u001d1sR1w^NJO7\u000bنyoxõO`i0)¿6T\u0012@J\u0016\b\u0019JL#״C\u0000[\u0015!)9!\bw+@,&T\u0010Q0GU5a\n5\\1(-9]\u001bs41y\u001e3yʍ/\tG䇫~IĴ41_35g%@\u0005.1N§\fN̡\u0004Pi'74\u001e\u0012@rz8Z?\r i;f\ncENOri@D\u001du{A6\u0004.ѱ\u0013>1\u0013_:, J\u0014f?/LCNN*E\u0019]٭!mq=p\u0019)\u0018\u001c\u0006ݍ\nc\u0017FMH\u0018?\u001d\u0013b;t%\r7r~\u0010L&3>\u000eﰞ\u001c~6s\u0015lD'9\u0004?\u00016\u001eT­ϙ^\u000b5;\nk[\u001a}\u0010gX0^hq$WKJm3qV/f̔&|}31sO[9\"6ε6\u000b9K+|dj8a&k\u001bɐ=9wUͩ?\u0013\u0006\u0010|\u001d\u00160,lugz\u0000eU\u001d,}*\u000b\u0018e-^uGSo\u0016y7\u00057bC#Q\u0010şn[,(\u000bl^\t6!\u0000\u0011ʌ>\":jbiq\u00102$V1\\$\u0003ǕwkGԣ\u0014Q\u0001\u0000%[`ѐJ\u0010\f\u001aΉ\t`]\u0019+Y)\u0007u!*5(HIdaoE\u0012lw1\u00167\u001f\u0012hYxЈrMyA39Sc\u0019LYgBل*d\u0012\u0003lQ\rP/\u0011Džml)IR`i?ĞA\u0011\u0013Y訌:\u0018et/\rysn\u0005琸M\u000f>dSG&HP\u0002e*p\u001d:v\u000eFӫ\u0012}\u00059|%*Cd\u001dڌ\u0006Tm ؍θSVkq~VQ<\u000bf\nCB'\u0018L\u0005\u0004H\u0002\u001d? 6ǍZWzjxA|+c\u0019shi#a43\fKZr?'\u001bH:m2\u0005AĽ\feЭd\u000fcM^k^Cj#,@DL2\u0000I~tHGǫ\u0014J̀e\f\tW\u0013\u0007\u0002\u0000`_qZb\n\u0004\"\u0001p\u001bp߄CH\u0004\u0010\u0002 \tI&d2L\u0012)xʪ*jXEt\u0017JJ]EZ\u0010_=@X\u0015Y#>\u001a(UT#tgE\tUO4E\u001a]cDix\u0016`Ff\u0003w0b\u0014(U\n\u001eY]sAvjfhw@A,bx#i\u0002\u0005\u0010u+E\u0006_Xx\u0002\u0018˼U-E\u0005W'\u001a_@\u0000ce2b1(\u000bh^EN\u001c\n\u0017`V[@\u0005-kbn_Pe:\u000160\u0016\u0017lu\u0001-'\\\u0005j|Dme;tHGD˪&աD!ߪ@M?\u0003\u000eB\u001c=\u001erΕ\u001dtSw\u000eo2\u0003Y!;DLž]򮆁˶R\u0016f;˷-r\u001e0ۏ\u0006첸R}\"?5#mk+3\u0011(\u001a(.R\u001dxP\u0005{K\b\u0011$\u001f\r\u0011~?\u001eu\bX m\u001e(\u0012U$C[K\u0014Il9vL\"\u0015\u001fF\u0016]C2q.OI61Q\u0003x\t1iQZx\u0005le_)O&uZCj\u001d7$\u0004\u001d6} A~\u00068zXmb|n^i>]fQBchJDj^\fk\u000f\u0012]rou#Ih\n8\bЂTc1)üW+-*kxue\u0006I~PE:LR]\r&t\u0007-¬^*$M4-b\u0001B\u000b\u0012c鎳A9Z\u0014u\u0013KDۄT}\u0002pp\u0001;dzx0w\n\u000b7\r? r\u001elJU/3B\u0006K3\u001fhf\u0013@jm1RזD*p\u001c֓2O(\u001dVv\nndmMA\u0002O\u001b;1S`M\u001d-a6)N˛,_\nl[c.\u000eHі%Ŗش\u0015+#]lcٶ\u0015$ s~\u0015\u001c&\u0011b\u0017~In^\u001aY6-쪸ʟ/FRa`\tEi|o\u0003$Գh\u0005:)=kZv6g|\u0012\u001fV'E\u0011;R\u0003\u0005^t\u0006\\\"\u0011ZW\nYnN'⢒Li\u0016K[\b!6b\u001djnf$=+\f\u000f*\u0003.Ӄ\u001a\u001cKvIchP*%z\u000fډ,1-pGsD8DC\b7x&X8e!j5kL4Y\r\u0004\u0007&Xq\u0013\u0000Y\bLA)$]s_\u0019g^\u001c.\u0003[fx́{sHq\f\u0014\t\u001f\u0004\u0011\u0007o\u0015݌\u0004 K\u000fFaa)1$P\u0018o\u0013גיDO̐Ń\u0012w\u0019q?0\u0011\u001e$װޮx\u0007YZN8$\u000f8\u0004\f_ُ$`lcZ6ݐ?\u001cȇY+0H5zቔkQ}Ö!~QQ2&\u001eP{BcH|7gz9^s\u0011\u0010yl\u0003\u0016\u0002u^A\u000b;Rck\u001eU\u0004>)vQ\u001d\f8:oVcsK68#7>^nNk_<\u001fw\u000e*>mڹ3\"Ψ\u0010Ţl`\u000f\u000bD#\u001c\u0017ޣ7W-#h\u0007\u0000\u001d\bD\u0017:G\"DxA\u00024\u0016\u000b>X(\u0011\u000b \u0013\u0018\u001d\u00156b-X>\u000e*\u001f\u001d'qkxOOX\u0000+{5|\ffP\u0003|\u0000~N\u0015Ez\u0012Ey?|S-2<3}=\u0004`[\u0016~#l\u0014tGP\u000f\u0018j_\u0003\r_߷,\u0017cn$\u001ak\u0002aM\u0007=UlMQ\"gɆ\u000b5iЉ5M%7R\u001b\u0002%\u001eq\u0015vLSG[]]M\tvKsw>q|\b\n\u00067pL=#.[CjϨ^wUOlTvCe\u0015]j20\u0019uuFfձʪ:AƆ\"E*\u0015\u0011S\u0004\u0004'_\n\u0004\u0001\u0000\u0002!\u001e\u0012Z\b\u0010:Qpt\u000547rv윽Ys9{<\u0005Fr\u000e׃d\u0010+G1\t\u001eF~ /bm1&&\u0000x\u0010\u0000,\u000b^\fLtZnD\u001c\u001cz4g?\u001f\u0019\u001d\u001bx7o߽0\u00116m\u00193fB\u001b|=ks\u001dΛ\r4|K5~X\u0000p\u0011%&(*,.0<6\u001a64^\u001e?|X@`Ps\u0017B#b$ PX<1A͹O3l.O \u0014Ir\u0005\u0014OS#?UBP'\u0014\nBP\u0010T;\u0018}\f*~>22\nEOL_~[\u000f\u001f g\u000b\f,v,\u000e\u001acy]\u001ez\u0001Fl\u0003(}FVύPq㫪J6A$*H\u0012\u001a$Ρ\u000e`v0;\u001d\u000ef\u0007×9zL2ٞQC|\u000fQM5\u000fxzAR+Ԕ k*\u0005xGjsH%Ť^Vaݼ\u0002r~Lȡ3h\u001e5$؋#\u00142'$\r\n,FP].\u0005V!f\u0012oDc&2`* _\u000e\u001e'ǹ{#\u001f\tݰw%{2>\u0016aQ*X\fSV*5r1V/\u001c\\\u00052\bdL9x~dE\f]0\n\u001e^z[\u0001AKmIL\u0013Ť\u0006S\u0001K``;\u001d\u001cm\\ojc{.]w{]}A]\u0016[UT5䄚T9\"#֑$-QJ֙\n(R;7n\u001c^\u0019\u0018\u0006\u0018\u0006윆\u0010a:VVTST@e&\u0012\n\u0006PkL\u0005l\u0015v\u000ew6ԷU8{`\u0003>5#8-E\u001fʦhc\u00055\b\u0011I\u0002j\fɱUx\u0005\u0012(EU\u0012\u0002\u001au=XU=\u0010ux}{tjG\n\u0004\u0016\u000f4\u0014a\u001b(=Gr(n\u000eËqZTivU肝\u0015\u000bF7\r:&\u0010\u0007|ؾ\u0014ĮȬ8CLNlG\\nt{Bvx~T\u001b2?\u0015]\u0010ъ?:B':\u000bnA\u0004S+\u0017w.\"nG%PBRBz\u0013^MLp\u0013z&*T@ m\u0017Hh\u0011؇Dc΢&ZT_\u0000Wj\u000b\u00155yI\u001a5LOї5\u0019m\n һE/`v0;\u001d\u000efˡp;ϙ\u0011־A\u0001}U\u001clK8\u0010SQC#kדt\u0015YFUVErAF̾!\u0017b\u00197\u000eE\u001c|\u0015{\u0019e\f\u0001wY쓌\u0016E8T@V\u0014\u00114U4<7IIi\u0004A(R@:\rj:8vug*t\u0001\b\u0001E@EQ\u001c*r\u0018 럄\u001c\u0004\b\u0004B\u0012; !\u0010r\u0011\u0002I\bC@V@\u0013]_ӇQ\u001f5UW\u001c/)\u0018aY/-Ry%F2\"\r\u000f\tInK/i\"tY\u0015{\u0011p8d|\u0001Q\\Đx\u0000i'6ĩ\u0005/UUi5gԧy\u0001ebLY(k\u000ee&\\\u00161q(h\u000e-Ev;wΛ6 !5kC(xH@\u001dm՝N&\u001bוy\rUF\u0001e\u0019af5n\\+#$\u0002,۾.w\u0016Aڐ&T%_}ؗY6\"s\f9G\u001c\u0014&j\r\u0001\u0003ơR9aWLt~-\u001a\u0010m\rANv$&!\t2p0t{z$?5Z \u001euTj\u0001]Ġ\u0010`9\u0014\u0010t\u0001&\tf,\u0004h\u0003؈!\u0000\u0010%gS$&T<6\u001dncK /\u0010\u001d\u0013'z&bp`F\u000e*\u00188b(@\u0014H3x!}\u000e': yo8\bIP&\\P\u0013{C@Rt(ɓ\u0019ʌ*\u0013rH\u00121𵐗&dx\u0003'McČ`$f>m|S~䃱\u0003ؕ$x0mq]Pe&\ti#\u0006\u0016\u001aeF6AWB~8QChiT\u0001ɞ\u0018 <|\u0010\u000e\u001f\u0007\u0007]z[u*nz!bg9Ԓr3lq\rX\u0007\u000fr3\"\t>4SP\u0002h\u0005=\u0018m@A8\u000e\f{Ͼ\u0019+\\Ǖ--F\u001b3a@\u001f4M6\u0001;ҩ'Z\b\u001e8JԐpj\u000fj\u00196 \u001d\u0003D\u0011zQ0'չ=\u0005;Qv(X\rN#0\u0010\u001c-z#}\u001e2Ң\u000e\u001c\u0003>\u0016ƾ#Ah\u001bw8Vw5C\u001d/[r\u0016:mU\u0006\u00055fY\u0004\u001bH7\u001bH\u000e)N6S\fP\u0015X'>}<5ӽe~y'N\u0010NdtOݗdjM\rZ̓x3\u0002Y\u0003AdECM&-ڀjG\fož>ْm\\\u0010-u ZT\u0015\u0001S#%\u001axG\u001a;Ѣ8]0^`#\u0018Hƺ\u0003b~\u0018ںn\u001cA-9*ViTR8\u0003\n`'yM>aATm\u0014#GђZ\u000fVZ˪ݐETD\u001b_l\t}mϒdo8zP\u000fc\u0016)VdjGT\r*:YϪ\fz*M\u0000S\u0016qKP}W7K۫Ov*om;C\u0018zzqt}J\u0001eV\u0005l|ery\u001eItV2j)k\u0017b腳h\u000b?\u0006|\u0017lIl\u0003N\u0010^\u001fmzQr}\\E+\u000f\u0015ݫl([Xp1\u0015ٔZ[m@_Xi䮠\u0006\u001ep\u0000v\u0006\u0002fy?q)?GZ\u00163=@W\t\u0019=\u001dT2lv\u0012sd\u0018rڰ\u001cP\u0013챢ށz\u0014E\u001f\r\u001f\r\u001f\r\u001f\r\u001f\r\u0011q5YTp\nyOCŻ\u0019\u0001\u0016Reb\r\u001e&l[Ghm\u001d\u000e\u001bb9M\u0005%\u0019\u001a>]\u0014\u00018!\u0016p\u0011~{gkl’B42?ȩV\u001anI6\ne%2G-8o\u0000\rQ\u001aP6n\u0019\u0012c\u0001\u0018\u0002N/J/FQ&=\t}-9>#,\r+>nƙ,Π\fz,\u001d>3'Џ\u0011ԍI\u0016\u0010\u0006\u00046\u001eM\u0001o$GWdosfܐT:\u000ejGyhKڻ)\u000ek[Leٓ\u0006\u0014#\u0001ceA>V\u0016l\r\u0002oiE\u0015Ǫ\u001f2p˪lMe.{J~IT\"\u0005Cvnc53}-\"\bÐh\u0003I'ِ,kHM\u0001\"D[YjsUZCM:fD˂\u001c+)\u0012\u0004U\nNa\u0007\u0002a␽Zfk@\f\t0,\"IBLtr\u0001AlĐ\u0010\u000b\u0014 N9Vr:#Q1ha\u0018\u000bx!coDjԀE\u001d\u0011\u001e_dLq\u0018i&]8NLS\u0001NI\u0006S\u001b/)W\u001f\u001b\u001aKlƜ5==\\\u0006[jTv]٨@(WKsm!fwO)iiLڤ?\u0006鑓\u001b#\u0005tɕOL\b=?ٯ\u00049,o9̳t2UA\u0014\u0005\u0011\u0010P\u0004@C6-!d!@ \u0001BB6BĂ\u0005QDk\u0016op94\u0007\u000fMre\u00179*\u000eӍ\u0018RMd0W:\u0016r\u0019B5*G1GRB\u0005d;\r\u0006ib\"P'dh8^`B5\u0011yϕJ\\\u000bL\u0017΄*\u0005nW2\u0002\u001f\u000eb\u0003߭L)3t\u0019*E&'\tsdr\u0016* i\u0001\u0013@s?/=\u001f:Vh,\u0001~ߗ;{u15\u0014k}6EnA;xo\u001cbhS$u,N%ɕ8j\u0006\r'\u0003q\u0005/qO=`S)г\u000b,Tר\bs\u0010=@\u001co5\u0003-z$^˚Fk3(l\u001aUA\u0006?5(\u0013!4\u001cv\u001c(\u0014_uw1ff:w-}hXKv\u001azqAOQ NϜ@:&z$B/\f\u001a\u0001$Gc*8?z0;ߗ]/ZZV#sY\u001c]X&q\u001azl\bKNCd\fP¶GF\u0002\u0011\u0010\u0017ޜ\u001d=;\u001cèj!,z\u001a5ϥ+D`C^\u0016n\u0001\"\u0019NJf9\u00030\u0007\u000b2\u0018?\u001f}ɉ=y\u001aΝ\u0018i*mJn\u0014L6M$_e\rA\u001c\u0016 ($eEU\fȀӏ^9\u0014\u0007,>IoGs\u001e}YEHB\u0010W\u0011h֯յ\u001b\u0010YTwL3r\u0006S1MO\u0004eS-)*d`[\u0007hh\u0018%؝j\u0005ӣ͓\\$|\b[XRK@-_J\u0010oЌ+כŋ8V\"\u0002]?\u001f/&\u0006\u0003{\u000fd\u0011_$]B?,kʯ2xF5x\u001eun#\u000e\u001cs\u000e\u001a\n[\u0016o\u0013yDs?{\u001fhow1,8\tfL?CVAyE%\nK.?)-amU\u000b[5[ڜ\u0007\u0007ȺMtM\u001b0o\u0000?s}*\u000eϜ|-.̩\u0012\u0014 {JZVu\u001d\u000b(l\u001bI\u0011neC6%FQ\u000fnj̍;\\M\u000e{\u0019w\r\u001a564\u001c\u0004\u0019q@p$\u0010{{bKX\u0017\u0014QVx\u001d\u000b&\\\u0007^\u0011fA\u0016{O\u001c򒻭\u0004m\u001c.B\u0018\u00010b\u0010\r@\u000eħ/d?4m/o\n\u0017y0\u001c\u0007\bwA6kl\u001f\u001eoz=v\u0017Vtbd.\u0007R\u001eC{,\bDŽ4\u0000]@Г\u001e\u000bzӁ4#L#y\u0016,xK|}]XÿC\u001c>A\u001b𵲇i6\u0017pD1|܎,HψP\u001e(@c\u0016\u000bii@Rq2[e\u000eaU^FR\u00176Jz!\u000e`\r{v'\u001a\u000bf\u0004\u000f\u001aQ\u001am)0}^(6\bRc$5\r(r~P,y9wM\u0016:(^։gDHD\u000fϡ\u000fyl\"0A\u00114t!5F\u00175\u001bbl\u0017\r”#@\n)ۚ+Ou`;\\\rmqׂZ4++'8bqu2ǬN Gt$\u0014\u0014\r\u0001\u0001\u0002F\u00027\rG,)\u0015O\r'6bgSo\u0015/\u001a+Wu\u0012Q.mlc`r\u0003j($oQM\n0\u000frIF?\u0014i\u0004#@\u0002I_S>\u00188Z7gW-\u0017[ܫ\u0003\u0001\rJ?&[1C\u0017k\\\u0015\u0004\u0013B\"mф;[\u0016\u001f\n 7qD\n$fØt;Sj͖%\u0003qzfg,;-^\u001e\u001bQ`-}\"ҘGH\u0003v\u0004-\r35Sl.J7\u0004oÉ@\f\u001e\u00055\u001fp\u001cNgmwٱٙmu*ꊸ\u0012\u0004\u0004/#7H NH \u001c\t\u0010@\u000eHB\\$77!\u0010\u0011P\u0017x\u0000E.ov[\u001fO\u00178b\bD>\u0016Π\u0006\u0002)Q6AY-aWjLGU-oF7\u0015k1Fj\u0007@3\\=ۉ\u0012 <\u0006'\u0003#Gޙ?uߎo\rqxeP\u001e\u0007 IÉ\u0019h1nzY\u0014=Wu\u000bM\u0018զg\u0015ԥ\u0015'(e]\u001b-gCGi.\u0001];^ɹ>~o[?)\u0000 oOP^M!=\u000fa\u001eǠ\u000ftRl69m\u0006^r\u000fU4\\\tO%%-,O]T\u0011B*s;?Mw+Pm\u0004v{ւC\u0017)#H\u0001ܥ\u0019O)ih\\LC\u0004.!\u001a\u001f\u0000K'\u0010b1\u000bHQs.w{ϟ\u0014/2\u001eTp\u001c\t\u0006c6#s6\"bI)i+\u0019˰exV\u0012z\u0012:;9\u0016\u0016\u001c\u000f\u000bsYAnSKG?vOW{$\u0006a R*\b\u000f\u0015\u0013\u001eը1o7l\u0012\t˯WC^k\u0004h\u001a+\u0000\u0017qf7\t:\u0006B|\u0001J\u0016+*u}B2#\u0005PCѦˋS%e*\u0018:g\rc\u001bCh܁li)\u0007\n`Fm5{kï\r\r5\u0005!>s^sUXt\u00059UJ厓7YΆ\u0006\u0003-P7 $*gz0W]yl`\\:\u0006XA>s9\u001d7<5'&c\u0005E=ff\u0014\u0011\u0015ӕDdyix\tM8ZH\u0017\u000f\u0013\u000e6.\u001c\u0005\u0017\"\u00044\u0007Fm\tIz\u00129\u0016)d1\u000e\u000bź \tF+)m\u000eju@a7gDf\u0013FiUcԝRڊXxi>6|\u0003XG\u0001\u001b\b/@@+$ka\u0005Qbќ0\u0013/nMҋ\u0003\u0015\u0015]%:c!ר\u0017ZTxY\fjq\u0012\u00104Fּ]\u001f\u001aX\u0006yw?\u0005\u000e=5a'\u0000\u001cv:u]㌵u=,\"\u0019@n9\u0015 $$!+E\u0002@AH\bGBBp\u0004\u0010EA.\"(hA\u000bP뷙ӗ}\u001fЇw\no\bPEi\u000eԑ9\u000fq\u0005ͩ[\r\u0019q)Q<\\Uh.gY\u0015\u0006}WS(35Q\u001b\u0014EJYj)zS\rh/Pk\u0018<\u0003^~'?aS\u001b| A\u000b:8}F/R+|cha\n\r4Y^HjZU7\u000b\n[C1 ?w\u001a<}Aw{_Kyē]Pm\u0003p\\+ؐ-\rTź\u0016\u001eˠRVYĐ[t\u0000X;-i(i\u00067[9GPq\u001a4z\u0000g6@0=\u00134kֈ\\c-M\u0004ANTij\u000b*A+7V\t|ZQ4f\u000e\u0019mld/ 5\u001a\u001e@\nݽ#]w̋Us\u0018ri0\u000e7mN\fwˌ\u001a|!WQRQIc\t\u0004f\u000eWlerU\u0003\u0001:Gg&{ q?\nn.\u000b\u0007|f0\u0014rg$\u0001u͚B869A$Vˊ:bVoi\rL\u0013,EUJ@!Og)Л\u000f@v\u00144>\u00054=A[+g $fy4\"nv,\u000e9r1gJc:5J-AYL\u001a\n:J匞\u0012Y*ϗȭy\u00125Zg!W\u00026\u001c\u0001@\u0001@6,\u001e\u000fGDOMBӆF`\u0006+٘^-+*uj/iuU\u001ccnC9K)7hsz 5]\u0002Nٰ;T\u0000d~>TJ\u001e4&\r*\u0006\u000eo\u0003w}\ru?zXcΑggS+~P2u.3MV&\u0004*\u0018\u00061Z,_e%I#\\iPpYRg/Pp\u001bhms\u001f\u001dY}~'kGs4Tj`\u0006ޅ\u0005X\u0001~>\u00043en\u0010؈24\"y\u000b\u0013'ʸq~\u0015tZh/5kofصOa\u00048s߸F_$\u001f@3q˰>'n9;7^^^=\u00121.5?j\u0014D'_X,D,Qn?t/J\\p\u0014\r&\u0003w!ב\u001b0؋gTStZ\u0013\u001c*j|\u001e\tD„=bC\u001f\u0016B\u001e3WYx{\u000eot}\u001f5[,\u0005w\u0007$\t\u0002\u0010\u001f4\b\u000eL\u0001\u0017B\u0013A#oaQQ\\xąʈ\u000f}IH\bN\bK\fȇߠ\u0002\u000b\u0002Ke's}*\u0005_}\u0003;v$p\b\u0001;$p\\,\b\u00021~\u0011 ?\u0014$\u0007\u0006\u0003 \n\n\u0004\u0000\u000b\u0007!\u0010\u0015\n\u00019~\u001f|?}S\u0006\u0007R\u001dw\bp\u0003^@\u0010\u001d\u0010YH{\u0011V\u0019DrqQ\"Ş'VpoTU$VdDױJtzt\n*BM\"{i1a=~o\u001aضR[\u0003 \b\u0004Q!\u0005q/eUV.yVH[(`Iʪ\u001bY\u0019L\u0014 \u001f1KWiE2c9rg0]\u0002Dg\u001cQ])ܚ\u0011d]ѯWiMU}:o\u0000@\u001c:v\u0000N?\u0010ć\u0002ѱ@Fq\u0019?\u0017.[cT(y\u00121oM70œh~8J\u001ch.#lQDҭWF[\u00033j;E\u0007#@\u0000O\u0015<\u0017~\u0016.;YKhk&qtd=rT}J\u001b\u001a+zPUX}Ψ9gTz\u0005<\u0007\u0015\u001d#8:\u0004<1)y/%O$y\u000fevUm:>Cn^!R$,@P18Q\u0006\u0013r\r.eFҺs&o|<#\u0003A\u001fD\u001e\u00061@q47剜_NJ5y\u0011vAT\u001e8a@\u0014\u000fÂ*2\nhc^\u00133~1\u00163J\u0016Ei\u0015颸r!:Aj$U\u0016^NMr\u0000s\u001b!&x\u0003t~8\u0003ۀ>\u0013\u001a\u00044@\u001fsWѴm)9PV-kQŸiP8\u001cSYFR4c4Kl]\u0004\rIC4<\u0004Q\t\u000e\u001bzás\u001d\u0006!{2 ЅfNxfKH~JμΟuF^4܊\u000e\u0018p\u001brfJ@г:6BRBd\nAm-\u000e[[ꍏ\u0007m@\u0016\u0007\u000e\u0007\u0002Ch[kd+>~r`vS!\u0019CkBD+Y]d=a&\u0016J\u000fD\u001c\u000e;Dlw؛\u000e7\u0000c_\u0000s\u0010\u0004o\u0005\u001f\u0001`\n\ty툈z\u00176tk4\u000b6֗\u00177Z\f*\u0015-Kآ&%ת#qfB\u0017׆cʡ\u0006\u001e2 \bGMT\u001b\u001f\u000fC?.\u001fX\u000f\u0007\r\u000f[\u001fZH5:Wt\u00156譥dUEF\u0005IҬŋ(\u0006\u0001ZǗkxZ\u0007,z\u00030=\u0007 >=P\u001e\u0005~\u001c\u0002\u000e\u0006?\u0018\u000fY9\u0011=1y~4\u001at\u0004V$a\u0011ix%A!\u001bjLsLdEԶrV!tZQ<\u001bs`\u0005\u0000i\u0016\t,\u0001{߸\u0003?xQ\u0012#/Ne`%zyx+UnGz)xVY'iNCV`k\"|FyT&\u000e`y\u000e\u0003\u0002'_\u0000z>\u0014#n/F\\L\u0018z2\u0005\u0019Cs/\u0014\u0011)Tb%\u001bӋ\u0016\\8yU\tB+\u0014|Ȫ/:\u0000 \u0004\u0014{7\u0003Ӟ\u001f޸ho;A[\u0007,8\u0016N(\u0014V'O7*\u0018\u000b\u0011xUzjޝ;Wd\u000f(aCV%l`P\u001aPy\u0003p<\u0007\u0001}捑\u001d^gՕ\u000fB\u001dkQG5wa…\u0013g\u00197pkŭY\u0004l\u0001hd˿L\u0015^b/IİK\u001a\u000f(\u001b9w}\r\fۿy7S[Z\u001eh=(L0~l.}-ZYn@.\"@P\ng\u001a\u0005SDFd{W\u00045d˸\u0019:n8\u0015 \u001c\u0000\\o3K>\u001f^\u0002=ݻ_\u0011\u0018%%4$&8\u0004 j%|\tA\u0012\noմĶ^Ƿî:fԌ\u0019&\f6-Lz\u0005H|\f\fb?ӑu[}U\u0004\n^\u0006^\u0012_b6QYU82\u0012Tݘi-434\u0013o'iͩZRn\nZoH\u0000͟sӹ?\u0019}W>ߪm7\nb#1e\u0015n\u000b\u001f\u0017?#s\u001e\"*aQ{u5k\rixtJK}\n\u0019L\u001ejH\n0}0:[gAM v\u001ctv3tљvZuծ]uC;rCDD @\u0002\t!`\u0012BBHHB\u001c\u0004r;\u001c\u0005\\B\u0010\u0015Z\u0011PXnŋu\f؇}f~/76ذQ\u000b@\u0010\u001bBbh\u0010\\\u001eYuun^R!\u000blQw\u0004Ls\u00126\u0019\u0005H-M{#\u0011RpR\bʒ\u001fKʓ\u0016\u0014\u000f7k׌MrM'?gİk\u0017\u001b\u000eS!\"\u0004\tq8@& \u000bxw3Ksޖ\u001fG!禼:􊑟 %\u0000X\u0012\u0017~H<\u001f齾vmW\u001fkaİu\u0003\u001b~AD\n(\u0006Dh>F,AC~\u0002\u0012I)o|J\"&\u0000\u0019xŭԤǮ03bgF}P\u001fM}3-z\b[6|ǓoK\u0019\u0004@C' 룐\u0014\u000eA\u001d\u0004\tP\u0010\u0000tD\u001c`#c{xʢ\u0014\u001d\u0005H\u0000jl80bÀ\u0015!\u0001s'<\u000ejc\u0002/q/\bӃ@\u001d\u000b|\n8-\fQMxFeU>iHR|\u0000/1{\u0018.K<['-<+AIgPW7\u000bK\fg\u0006\n N\u000b\u0002\u0018\u0010H]iD/X\u0014\"IYEM\u0007\u0004\u001do(\ng]Ytd_6]8|pR~\r=)L}\u0005Uz\u0002{@\f\u0004yf4HsRA:VPRX[CYq\u000fDu\u000f*\u0014ܹr. Y%3Xl\u001asZ~\u0007=*\u001aUN\u0015^i\\U^,t\u000e{gP5y\r- A\u0001Er\u0000(ӣA\u0002eQq\u0012>IY`<<)`?\u00115Y^2]b+0gnϪn\u0017]T_\\Vc/=˚%\u0013>\u0003\u001ax\u0011[@\u0016\u001b\u0012A#I=,-B-\tg\r\u0005Vm<Ǿ_%߭PfZewJ-۸\u000e?{5#\u001b\t%Sry\u001fUC \fݠ>\u000f\bФ'XʂRlF\u0012yCrsT\u0011I\u0000\u00100%ŭҐǞ݌!Wi\rKF\u0018MvWZfC?]>jqF-VTyl\u000e?\u001ad^6b\u0007#\u0002Sl0\u0013bYKO̹\u00054KftDuE5spx!DGSvW\u001bLv|j'mm\u001ecUZգ\u0016_\u001a\u001a\u0006E&Ѕm\u0007c~0\u0004\r\u0011֑ܙyW\u0013k:nv}þv\fsv$4y4A֏K磻2nuJ\u0015\u000eUaDG222qwQ؃\u0013RpaWPgM/\fuLnmXivu:3_0\u001e\u0018%y\u0019N䍡\u0018I/ɴQ:8nj\t%bP,|Tv@\u0000\u0001\u0007^@q\u0004;$\u0001\u00158\u001eΐ\u0004BOGhO\u0001tP___r:!\u0018͆\u0003i`=\u000eli_(x\u000f\u0000\b\b1\u0006\u0007\u001cr\u0003a\u0017 \u001eq\u0006#Ь\u0003\u0003$\u0003\u000e \r$v@\u0001\u000em\u0006\u0011dx8\u0012$\u0011 F{\u0014\b8\n;\u0015(\"a)\u0013^STS\b\u001c\r7\nӘ>ɟAdL\u001e\u000bb\u0004c!3쨠\u0017bUom`k\u001bRS2\u0005i\u0005@\u0000\u00111\u0000\u0019ȏlr>>^@=͚#K\u0010+ڴW+\u0019lc4`\u001a}_8\u00141C\u0011Q\u0017~u6h\u001bxF 0l?\u000b\t\u0003y;H\u0001 !?)|$Y\"3?iV徊H!fLSI̝Itx\u0012#\u001e\u000e{vM\u0007H!!M@0c\u001b\u0006r?H\u0011+\u0019e.%fNMcH͐/dL\u0013k\t\r\u0004V-\u001dI9wȫ_\u0003G 7\u0004^P\u001c\u0013\u00016P\u0014\u0002\b%Ȩea\u0012-\\`X\u0002L)jY\u0004FX\u001b|\fך3\"紒\u0014jro/&ꀣmj\u001bv;!\u0018NzA1\u001a\u0004\u0007\n1+d\u0007)VasYV.o*X0N?'\u0019Tg<'T\u0013Zs\u0010{ZI=yw)=?S\u00164О\u0016\\\u000e\u0006\u0016\u001d\tp\u0000|*\u0011N{\u0014?(ы\n\u0006Q#eMe\bXqiJѳRSFz9XFR\u0017wOMnUzwOqKqOV\u0005\u0004g\u001dKx}E5q\u001cc\u001bu\u0015(:ʢ2\b\u0003 R^P\u0003)\u0004R @\u0012JH\u000e\u0004\u0002\bC\"B\u0010E0\tA\\\u0019\u001f\u000b\u0018g\u0015nև}\u000f99? \r^\u0010\u0005!HyYz@-F*#1K\u0015cH9}\u0004b_Rh2/s/gf\u0011\u0013\u000b97y7\rHP\u0013\u0001a \u0007\u00000WRX3a\u001aA\r*v\u0015\u001e=A)%(j*5ybf?7\u0002\u000b+@\\\u0015\u0018\u0004MH@2\b\u0014\t\u000b\u0000P7\u0003\b]\u0002APe\u0007\u0016\u001aB<*#\u0013\u001eq\nr\u0013|h%x\\N/bz|V\u0007Viè-\u000e\n5(n@\n^$\u001b\u0017\u0006\u0010k\u0010\u0003\n\u0002$ub\u0007\u0010\u0001\nwk\u0011\u001c\u000ed߁zf0]1>F)\u0003\\d7\u001fKhe\u0017R\u001aUr:[Dx%2Q5I%e\u0016uaY\u0015I+tJ^%\u001b(G-\u0000il\t\u001a\\~\u0000\u0017N\u001dSyU0.FyaM𔋵\bd\u0018CPq\td\u0005&؜\u001a\u001eL,Q\u001adJ)\u0014BJ)dB֋\u0001$SC\u0011\u000bw\u0006\u0014Nyߧ6\u0003Ʈ6/>\u001e\nq\u001aJ\u0018hMIlm\"\u001cY+q\f&WQ%\u0014+ŕm\u001b\nTbs@\u0002\b\u001d\u0013@ӞE\u000foܭ\u000f\u001e-~b0䤶\u001c2\u0017'rą\f>UepKyBBc^3XVVIqUz1\u000b>7\u0001\u0000O;A\u0016\u001et\u001dz\u000eB;\u0013\u0013~ICț\u0011\u0005\u0012F-LZ,\u00168\u0004\u0001GK(^4#J\u001c\u0004]\u0017cz9@Y\u000fA\u000e}O_\\;nzGPLh%\u0018\u001b%lƲ.I*\\Y(ؼ\u001cX%m\u0014K$ik\f^-\u0018\u0017!Bs@i\u000e\u0007\n?lu\u001a?ov9цwD\u0005%HS2{31\u0015|\nn)c!5*!/Q)Hj\u0010&I\r\u0006A \r|s\u0000Psp\u001d3F>M/Gl|tĺκ>mw3ȭU\u0017\u0019\u001e\u001f\u001dN\u0006ӑ98żbt\u000f,Bw2I\u001dj\u0013Vs:L&9Z&9&\u0000^\u000b\u001aMaݕɤv\u000fO\u001ceq'Ey+_hbh'G\u0011D\u001ez\u0018CȺB(kAzE\u0000*f\u00115Ό\u001c0\"4ӌ)ft\u0014\u001cPnj\u001c\u001a\u001cXo\u0017]+o?سB쨅手e36M\u000f\u0002$Po\u0018(u\nv02`R\u0004y=0^G/\u0011z*TN\rk㷩a#3\ns\u0000r%ۿ\nVe\r˴\u001e?si1\u0013ߓAԇ\u0011a\u0007qIw3S\u0011Y\u0002*v\u00175(\bY51讆\u0018to\u001040xQ9rl|Wӆu\u0010s\u0006^Y~m\u0001Kw\u0007|NQ^\u0004#Bqsғ\u0013i1s̈9Zn\u001c\u0017\u00190/GϷ`{|{\bc\u000en[\u0006:6-\u00062vk-oV\u001bZ\u001bm-FC\fq\u0014\u00184F\u0004\u0019c\u0013qƴ(c\u000e\fj&\u0018R\u0002ߕ}L{#}9,Wϼ\u001e3\u000b, S!VCfi}ؼþM\u000fGNK?z8O.\u0005{—`b\u0002c?\u000f\u0004\u000f\u000f[BD\u0006/b\u0003>\u0010bS\u001aPo93){J<#}Yw:W@F4 \u0017WAZY\u0000۾[hΪ\u00048\u001f,\u0000v\b\n\u0002]\u0013\u0000#\u001axA\u00017\u0004\u0007̀\u0000\u0019\u0007}@a\u0017 z\u0002Z\u0007`C?\tO-\"ܖ\u001a#>65ڷ\u0002;\u00022\u0012\"{+\u000evM%\\\f-y\u0016pI\u0006^vq2_gQMg\u00009=ǥ=Gg>(*(Ȏ;\u0014H\u0002d%|\t\u000b,심\b@EERV\u0018OU\u00020l*wo{_\u000f;Ci z\u0004Cg н\u0007|_\u001fH\u0002)O\u0000m;\u0002ݠ0\u0015ʃ]ʬ_Y4(\u001f\"\u000f65\u0019p`\u001063q'\tܭc\u001d\u0001~3!>\u0000\bG \u000fP\u001c~\u0013؎\u001ewr\u0003+ ..:\u0011rN@\u0003\u0014uᎅEc\u000b\u000b*lظ\nz\u001a\u001cH\u0004MQ\fx\b\u0006\u0010\u0017zAԾ\u000eDkW \u001fpN8t\u00028\u001c@`s\u001c$@fk\u000fa;P\u001f\u0003Yl\u001an\t\"\u001d\u0016b\rHQƺ\u0007\u001doc.᮳\u0017cً9\u000bܹ11\u0017\u0019?\u001a`\rv뀍5}w\u0000\u0012\u001f\u0011G\u0001!Bj/YD\u0002\u0003}鈿S\n+5wq\u0016\u0012Y.棇xcy/q14o(v7\u0014\u0001\u0003kH\u001ax \u000e\u0019AA\u0011n\u000f\u00198x|A\u001c\ne=1ı.${5p\u0006נq\n&\u001f+\u000f0\u0007ȋ9\t\u001555l\teԄJtJ\u000e{U\u001fK\u0010?Mj>\"k>G>EOsE7\u0019ڙ\u0014+2k\u00191`0)쉑KxP{\u0014\n]D#؄t\nJ2:xՙ&\u0015V\"_8Cj71\u0007R\u0006uӲ\u0001\n6Y\u001dPsMҹ\u001f>\u0017jY,BOz;[Rd:\u0010MRh\u0015g75V]={__\u001bЗ\u0007s\u0004b\u001cc\r\u0003kAENB\u0005v?k|?0\u0010j7\u00188H89PE\n-aoPoꤜYB#k\r5*a\\pP&k,\u0011\u001b\nE\u0003|>O<3K\u0003b\u0016XC㟡m+y~oߛ`\u0017b<\u001e&Uȥ\\59颦lY€VɋTg*uũ\r\u00056cdJ3\u0019Ft@6c\u000e\bv\u0006`^GKq\u0002\u001e;}^]\nh;c;\u001aH\fN]/eS\u000b\u0017\fVUfRe $7eMZYWF0W-3\u0006|@oΗ\fl1a\r\u0015؜um%]V;B\u000f=\u0012vB\\pW-%\\gKE\u0006\u0005RSy*ʐU(\u0019\u0016\u0012E_0}&\u00147\u00019 \u001a\u001f@͟\nS߮\\tncuO:\u000e>hp{+!Z#9RM2Ǫ*\u0016\u000bKH)\u001b\u001bT*mN6M2յ4\\DgB\u00019_\u001a2\u0002?B\rp%Mumw\u0003\u0016u\u0005\u001fL@#pBA^\tST::8iQi\u0012mlY\"Y\u001cY9}^Pd9(R6 D)LI3\t%8)|\u0019'r2$\u0005E9)y\u0012W\u000bro\u001d\u001e?(}S\u0010ӑ)\r֩ CO\u0003ǥ]%c7M\u000e5Y,iY!iFy-_RM-ϻR?{9,Rl|RRF$5t\u0013YqE\u00117\u000b\u000b\u001f)ɏ<ޑ\u0017)\r\u0015\rY\u001b4PS\u0015F5;\u0017\u0018/\u001cxWg-\u0006^f72.ԊU!AyW2*\u0012\u0012R/}8Bfzc\u0011%9gʥAgjĥ\u000f\u0014:NwJCrg\u0004ECzu6\u0007Wzsmsw~a\u001e5\u0003e\u001cJmN qȈԪkRb\u001cWH\u0006:&*_V/+w_rDgf\u0006IkU[4Pe1vGO}MO@ٛK_omϕ\u0016\u000fY'\tYw\u0003FHN\bM?\u0014x=G_s\bb\u0006:Uݔɬyɮ|ɭ\u001d\u000eRAb/+զtU|J\nWmR}mNW\u0017)6'|\u001e\u0005\u001ecDŽ6%ň\u001b\u0005w\u001a\u000e3\\Heܩ\u001b\u001a%w_J{\u00181\fGV(d2*uTnVyxիE5.vmyN5ҏ.b<\u000b>\u0016\u0007\u0018oDrZc}[-\u0017\u0012U$rD$j {\u0012.TB2\u0011/^#\u001e\u000f.Sj\u0018ПS3gi{\u001bݒ>'\u001eO\u001dqb_B\u0001]\\~gݑ&ft\u0004{w\ft\\\fꨎltz\u00159\u0014)z68D\tW\u0010o\u001b\u0012Z\u0010?u#ꇗT\r\u001b,iCzҏNF\u001f<,\u0006iQ\u0003L\u0001?Л\u001fO`S,W}ueyUL+vS;3$~S' j\u0010#*eߩ]o^T,7Y+O;\u0019'=#e4@\u0019ӑ/rdbO,B\u001d&\u000fxȏY\u0012huX#wvݗ\nC3깢L!rL:{NFN&&%\u0007S\u0014T˴}P<4Mt\n/fVwWkS%*4ҩǡ;\u0018\fRa:\u000e6\u001bp`\bF~ 0cF\u0005\u0013n\buF#\u000e#\u0016G\u001c!\nE$Ks@9]0\u0007D\u000b\u0015T\u001ae\u00198\u0010v,`X\u0013`\u001e\u000b\u0005N70I>\u0000~\u0004 r>ę[\"\u001cfȱ2E>\u0013ރ\u001fwf6uw\t r3W)\u001d˕\u0013\u001e\u000b0b\n\u0006WS\u0006\r$x9[\u000eL\u0003kpXB\u0002A\u0010\u0014{c7$;\u0015C#\u001b@!MO/\tX/AbAh)\u0007c\u000052\nE0\"Z\u001e\u000e+l\u0015\u0015\fx\u0004\u0005j=\u001bir$5w«\u0013\u000b/\bU\u001dr\u0007c3\\\u0013\u0011嬃h\u0016D1w!\u0002av\u0010%8\u000e?)\u0019b\u001a|\u0017J\u0016ؠs~S6$\ro=OQ\b3M\u001b\u0019\u0011\u0006Adp\u001bm:f2\u0011ɷ@H\u001dq$KˡS\rY\u0006\u0018eLT~Sz\u00147I}\u001ft\t\u0007\u0004_(Âh#\u000ft!\u0017\u0018\t\u0004\u0006NuM5\u0011exuH،x1b\u0016\b\u000fCp\f\t\u0001= Ȣ{\u000ev)\u0013Ki5)Zޤw=@0A}N7PF,\u001c\b`Ȅݾr\u001b<`&\u0010O\u0010lX+m$9C\u0001iFg#Zd\b\u0012\u0002= ̠W\u00005o*oQ+\u001f~(F{.\u00130F\u00180L\u001cw$\u001dsD%\u000blgg\u0004E\u0003w:v/@2\u001cڿ\u0016.b\u0014ϰ=l.R-:{R\u0015Up#V$\u0010BB\tY$9Y\u0004\b$0Baod(PW+^!,E^y>9/yw}\u000fq\u0007\u0001z\u001cP!\b\u0003qO(\u000bCT\u0019=\u0016gd\u000bW\to#\u0006oŸ\u0012_F M\"#Q/IѯȷP(7b\u00035.\u0000\r0w~\u0006\u0012B~`9PX\u0007T?\u00029; \u001c\u0000@X\u0002\u001b\\\bV\u0002?,\u0005 \u001f\u0011!tǻ4\u001a̡Y%Դ\u001bj\u0013H#\u001cu\u0003z:~CCoX}:No\\{5MU\b\u0003\u0018?ͯO+r3nw\u0005fB`\r9HY}LpuD\u001c\u0012(09ZMF\u0006\u001a5M.t\u0012+y&A\u000b\t?,'L2򤨈2%\u001f\u000b`u\u0005M\u001e\u0002\u0015%;Ěsy~QC|\u0003\r\u001d%\u000f'bz\u0004jb\u001772zjRXMI\\I-)'K\u0013b\u000bmB\\@ḨO\u0005H8\u0003\u001aW\u0001w~\u000er\u0002Csk\r3s63Q64r\u00146[!¶K\u0014&~˙\u0012F\"D\u0001]?L\f49.5%Y\t=7pH\u000f`1\u001f]\u0004,\u0014\u001eY1W|rTMOw\u000f\u000fe\u0012C/0\u0011m|L\u0002\"H\nQ\u001ao\u0014\\JhKٍ\u001cU}_\u0019\u00196HϵIӹ\u0012{\u0000\u0019n\r \u000bO\u001eO?|{e/ʏU\u0006{P\u001c\u0019u''L\u0016٠KT2^\bfq Oh\u0012gK\f^\\R\u0006\u0015Q?&\nl\u0010Lj\u000fw\u0006\u0002xѬw\u0007݂\u000f{\u0017\"YMв֞\\;T\u001ew\u001a}˄\u000bnʦD֤ctB5YN7)S92 C'N\u0013E\u001aEC,\u001aP\u0013G\u0015I1YR\r\u0007P\u0006J\u0017[\u0006r\u0007Y¹}'\u001b\u000e}K5\u0003Uv \u000fY/Ηg1c|I'\u001bS\u001cCR(NYd*R!Z2_\u0005ɞ*!hT\u000eAc2\u0006\u0003px3H]\u0006}=@]_Y0\u001a^}gwt#\u0002\u001b\u000bcOU\t\u0011EttAV\u0002\u0017JN\u0013SrY&U+\u0012UJJ\u0014E1Ha\u0001U@5i\u001ekwxN|ҹk5zC'K\u0017Ԙ<\u000e^-j3$/K5\u0013u&-Qp5\rJ暒\u001dQr4rn,Am\u0001@\u00067dK[>Tluٰ}së\u000botxՕ`ߦ\u0011*P'B2p\u00155\t(\\\u0005\u0019\u0007R'\rG&w5\u001b\\gZ׻^<|}\u0007WwV\u001c\u0016Pr9꘩\u001a{.\u0014+a%\u0015R!(Pq9\u0017g\u00198\u0006\u00113mRa.\t$\u0004rt\r>SWV:rk>W\u001fX}rKEG\u001eK\u000b2؀9ZG@$Ub\u0015\\TDc\u0017+شB-h\u0012.Y\u0018K\u0014}\u00036(E[%XӸ$.wBl\u000f\u0010y;\u0002\nOU+ڼ\u001dG\u001cr꽳ݳҚ\u001b7\u0016\u0015y(\u001d\u001dn\u001a)(A=\u001bǮ\u001352:ZVf$+̂J\u0011]#\u0012E\u0015OP)=@\u0013/q\u0004֯\u001c/qxpoӡrΟ}=\u0007\u0003K\u0007+\u000f3F\u0004NȺ\t:\bV\u0007\u0013Mi\u0010\tӒLC5\u001b\u0002vDS\u00057\u001b<\u0000]~\u0010Qm\u001fP.r\u0004F/\u0007Pm`C߽y\u000eݏ:6Žў%GVg\r\u0007\u001b\u0016 \u001duDЏ\rfB)7\u0018^^Lu)6Z2>\u0017u\u0016䝆\u0001c\tЪh](VED$\u000e\n*d/F\u0002I\b\u0004\u0004\n\u0015\u000bŒb#ngT\u001c-.u\u0001Gܷ\u00020n\nB\u000039+r?\u0017%RC]9˻RzU.y;w;\u0016l`\u0007Wq\u0017y\u0017-g?cS_\u001diy\u0012=*\u001f|\u001f\tBKZ\u0005JO6>b)MSXT*4V\u0004Uj^cu:\u001fZvctWn`>ӳ~˴\u0005[\u0011\u000f9\u0012\u000fN;\u0011W/9\u0011\u0010'%j:f8\u001b#m\u0004ϲL\u0017viTv:^֚ۖǔ.[W\u0005d\u00161uV#eߴj%?\u001dPbv$k\u001d4\u001amv!\u000e&2yҶ]7tG۝8\u000b\u0012/t)\u0015]8IWN0׵^bvWrRsLyc?\u001a=\u000e*˷\u0007\t/\u000e\u0006\u0007m\u001a\u000b$\u0003\u0015\u0003KQ\tTL\r\u0002eP`F80+c_Ĵ\u0014ŦXJ\u0017\u000fU$&\fU%\rJ\u0019>\u0012=r25j\"#C##Kn\u0012D]=q=ɑgDGw>ѝW!p|!ݲ\u00117=\u0003^Jp|\u0010Rq^>(\u00059!Q\u0010\u001a(\u000bH\u0010\u0015aY\u00141!\u0018\u0013;B\u0010G.\u0010;\u0004QȞX?2n\r\u0017)\u000f~c3\u0011:Q/H&\u0000Ã\u000br\u0016\u0013\"d(|\u0012!/1B\b?\u0004\u001b\u0003\u0002\u0002T\u0007`\u001f\u0007GMG\tb\r ֶ\u0011j+}\u0016<\u001cAw#`\u0010\u000b'p\u00113nI`ǃ\u001a\u0003Ѵ(ȦG@=#\f:\u0010d\fR\u0000\u0014\u001ay=\u0017[9\u0007}Ʀ߷ V|a\u0012S\u001dt\u0000D}\u001eHp\rGP'\u0004\u0002'C>i>ԓ}<\u00179S|P6\u001b%_z\u0013\u001b=P5u\u0006v\u00041\u0011 \u001aġP/r.\rܙIH\b@Z^(%Q|\u0017\u000bDJ\u0006/\u0015\u001a&8X`a\u0001:\u0017\u0007$\u0018I!a\rxa;{K\u0019!Ȉra\u001b93a\u0010ӡ\u0004@\u0013\neq\u0014q\u0010u1\u0004S\u0000y\u0005n-\u0007\\\u001bHnlf裆XT?go\"a\u0006H\u000e\u0002i\u00079C\u0017\nc\u001brY3a\u0014aH\u000b@FV\u0018ҖECm<$ 1\u0015n&x\u0007 k&i}\u000fV3\u0005\u000b\u0004#~\u0000{P\u0007i\u0011\r\tکaa\u001b5,\u001a\r>\u000e\u0010.A\u0015\fC+Ĺ!<\u000e2\u00000\u0017DC:\u001e\u0010oe@X\u0006u\u000bQ\u001eS|pS\\\u0017(n\u0013D\u0016{;rPo\u0011,'!6@f A\u0013\fc8\u0014Lש\u001e( _\u000f6\fhLj]\n䛙āh\u001f\u000f'#NwY\u00063a)X<\u0003\u001c,a&\u0014Fc42\u0012Q)m\u0013kD\u001c,\u0003Bg_ \u0013ܒZTO.\u001cP&6+\u001b%_e\u0016-\u001b \u0000/\r\u0006_'\u0014\u0006E}4\u001dpR4\u001fBo`,L\u0018\\jV[x\u001e~IvX%=!+9x-\u00147+__)[T-\u0001=YsSn\\V/*G\u00075f.\r9sPl8P\u0015Y^X#*EP.r`i^|onI)k-筮\u001fE\u001dҗvElSec\u0003M셦Y֓~G>A^W֯;\u001e\u001d\u000e8\"߇U\u0001cP\u001e\u0005wG\u0005\u0013s-\u0005}5bc)pڳS2$kw[4U\u000fՇ5\u0019wtO7T]Kzuᔦp?VM63rz\\?Y\u001c\fBr\u0010s9z!p\u00122;\u0005i\u001ck#|r\u0001[a[!g=,Ʈlׂw1XWef\tƫVD\b\u0014\u0004)tL^Nn\u0012?Γ8rFJF7qxg3Pr|UO3\u0004& S5`їƽ}/\u001f0~_5t<᳷9h[C䙆xO$_TN\r\u0013r0󖻍\\g'\u000e9Y\u0019ߎAZ\u001c\u0005-՘\u001cM\u001aOd%\u0004LM59\u001aU}v!\u00155J@XĖ1\bfGyPd\u001dв\u0006p.O80v9\u0019f\u001e<\rsmOv\u000ecb8fZp(%-$T,,5K34HDu\u0013QP\"K\u0007ٗdZN<9\\vupdi}{>Q\u001f\u0010\u001c\f`\u0005\u0007>7ZNHM\u0017$RC\u0012Æ\u0002Gda\u0019\u0004+\u00112ZB'pĂp2\u001dS\u0014\u0019Hr]\nj \u001d\u001ayhC\u001c_K^hyb5b=\u0012\u0019lО#\fpQ,\u001c[\u00018X\u0010\bG*c\u0014\u000eE\u0010_\u0000O\u0010\u0004D\u0018NC\u000fVNš)i8\u001dGU;ۈ&_HfPHZ!I\b!q\u0016\u001c\"Em\u0018B\u0016\"~>\"\u0003p\u0007g\u001f\u0004#!\u001e\u0005(Oh\u001dg3a\u0019NQ4\u0015N\u000eB8k\u0010C\u0006{-!v,t\u00045\u0019J\u000bd\t\u001e@T\u0010\u0000~|p7c1?#H\u0004\u0018KAo\u0004*V\u0014\"t@'\f@\fP{}dY\u00077\u0019`\nb \u000bu:\tZ34b\u0017(\u001e@,\u0000i!\u001b\u0001֡%`D(0~N\u0003\u0001\u0005\u001d\b}\f\u0005G6\u00189?CL \u0005 [(B\u001c[\u0004=\u0019\tq.Ш=4B\u0017\bqq\b\u0015\u0016\u000e%\u001e\u0004x\u0014g`]y\u000e=\u0006;\b{5\u0004\u0013x\u00055\u000f,k 2\b)B\u0013lp'0\\Wx@c2;\u0010U\u000b ._\fQM\u0004\u0004;#\u0017\u0005\u0011\u001atp[\u0019\\\u00066scc~\u0007\u0018p\u0007\u001a\b\u0011G\u0016\u0000{ÜʘT\fe\u001e0}\b \u00145alZ(~\b\u0018\u0005'gYb.\u0007cny8=לOO\u000f11v\n{*D̿D[\u0003\u0011!އ\u0002-L쑾h\fh\u0013śH 1%\b:K谺8|H!rP6 \u0013c\u001da=,(\u0016^%\u0012~w\b\b\u001eBx/\u000e[b\u0010E܋\u0002=!\u000e9a\u0000\u000bg\u001arܑ\u001eN6\u0006\u000eC=ڵQTUnE\u001d/\u001e?%'bW\u0004/w\u0005\u000es\u0007ᓸ\u0007ے\u001f\u001bRȬC\u001cAIɃL\u001f;8bXɜ\u0002!|n>sZz\u0007s~Ē7\t\u0015ѯ4[؝\u000e>sQSYr_\u001e?\u0013ߓ\u0017ߑǷKWҋayu\u0010!CNF\n;ڢ0x\u0014ǡؐ|Ѹ#i{KcmJqkjobMZ:Oo\rtg\u0010w%;\u0012y}w,p\u0015>zݭB\u001b\u0017/M6\u0017小\\!8D߲^7ZՐUPq̸%5:=iszGRUg\u001ecefobEf\u001a\nb,g\u001b\":z\u0011\u000e_Jמ 獡#\u001fNvF:unrsԱLvSQpxWZy}&6K&w*簩2yCgu9Ir\u0018r{\u0013A\"\u001frYLtފ\u0019#oser\u001fɁ`{&^ɛu6LfJSdSy:qM\u001eP\\Tee`KBE~Cb2isjrqؤϷ&,\u0000%!\u0004T ; (]@{\u0012:!\u0004PRB(\u000bR'DD H*\b\" \rqw\u0019Pag\u001c\u000fȇ99ߒs9\u001bI$(BV\u0002K\tS%> ~\"^=7y^as`&ETSYAʨcGq'\u0013y3좂s‚\u0014nÔ\u0002/\u001c.w-XO\u0016lDde1%PD _*s:bh\u0007qИvN~Vqt`~xv>ǵ6Ç_\u001bTSq4Һ\"މDnW49z)p}8EGדrlD\u0014@`VFExߡ\b³JdT=bH2`#7>\"\b\u001ea\u001ak{?~л>;0y&6)!3)l09l:`\u001d9e̒\r(FP\u0005y\u0016yX햅#`\\\u0005\u0016/X˜\u001fpQ\u001b\u0012<\u001dcr9Ut(P\u0010Z=/2*PmC|zu;+lrJ\u0014'&I̩ZgTn$VlDt_$\u000bX'\u000b\u001fڤE\u0014mۓJper7ujRzdYgg穾P3Qֵ]\u0015SNA\u0002&&\u0018t.C#I.\u000f^hz-\u001f\u0001;XO#v>c>N6\u000en\u0016k\u0011Rlrk}xg\u000e.+98=7\u0017Q\u001e;\u000bpa\u0014``\u001a\u00184ݣARP.F\u001c}CycJO\u0017$\u000b]\u0015ㅾjQPpav\u001b:MaC/\u0011\u0013\u000fao,lfʹ%?wHo,\u0019\r\u000bןDY\u0012\u0000\\\u001c\u0002\u0018$\u0001\u001ao4(^U5\"kUfJglYsVXV\u000e^\u000bR\rx_md-\u0019;]:fֳ{l`^`h>jd~r\u0001gc\u001b\"\u0003\f\u0001t^\u0002hX\u0002x@@!\u001c\u001c`CӘ\u0016J*䣃t'w9O~[=>*~fnsK;jZ|[\u001e=8\u0004\u0017t\u0007\u001d#\u001442B/kd\u001e@su:pP\u000eQD-J\bSь6t7t䌞[\u001c_\u000eCe!S\n\u0015\"g\u0019f(`\u0011*\u001b`\u001eTݍ=.ne\u0004\u001f4.\u0000O\u0001\u000e\u0006H\"\u0001Q(\u0003D'P\\ЈhCFG\t\u000bt\u000f}\u000f\u0006J\u001aa\u0001FK!k.:7\u001bict5A=Ș0EƬ_lWXi\u0016\u0006?M12q\u0001\u0005\u0014\u0010\u0010J\b$ވ\u0016:&\b\u0001$\u0012\u0006\u0018*e\u0011\u0011QyPE\u001dY+:긺\f(#\f\u0010~|\u000b\u0001G E\u0015\t\b3N:\u00028ͺ;8Oz\u0000\u0002\u001b@5\u0000!\u00048\u0018\u0001\u0018&c\u0001G\u0011\u0002́\u0000\n|5;Gk\u000b:{nq\u0000#x9\u0015g\f8\u0011fӸ/\u001e<.ou[@1\u0000?\u0007s!p@3\u0006\tif o\u0004^9-j\ry;Rf\u000f5\u000e@nr\u0004v' t\u0006R/2}e_^S\\?zqfLxÞ7$\u0017\u0000>h\u0007\u0001p\fA\bNAF\\\u00012\u001ar6h\u001fjіI,[\u0017t;RZq3~.Ӿg\\^3E\u001e&$ߑN_%\u0019\b|\u000f\n\u0010,\u0000\u0006\f@`i\u0000RkC\bٽ\u0018V@8y5\u0006l 9H:ff\u0017\n(wĬMқ\\?\u0013'?z\ru:L\u0018\u001fw\u001b~v\u001f{\fS?xJ\u0003;o\u0001e;\u0001\u00125C\u001bB\"/\u0018oS\u000f\u0017lK\u0016lY\u001ak3)N\u0010d;\u00159u\u0005\u0005t\u00123{ܟ1N|ʸI/W\u001e\u0018\u001eIs\t>\u0003\u0001@e\u0001@\u0007>A\u0006\u0010n\u0011gk\u0004JXO]%i2Bӟ֯e\u0007Ǥ鎣\u00022Մ!n\u0013\t1!\u0001kt\u000ek\u0016k:K7\u0002J?\u0007(}\\[\u00000G}\bEb=\u0012l\fAdHQ@\u0014[!\u0019Mڮ{W{zn4yX)(6~\u0001;aj<ⵠ\u0012*+6EI>9?\u0018nj3qf\u000bK\u0004\u000e10$H 0\u0006<_^\fꝉh4\u000b\u0003]\\ܒ\\w,_!5{omwr\u001bqq\u0003Q{/3=.iH}!徽\u001ajϾ&)i\u0007d`Oˬc6'v\u0014MU\u001f\u0004\u0005\u0000\u000fE]sz=H٤\u0007[\rע/Kj{F\u001dܕ\u0012XRgkܴ?Z\u001fWLdUE7pQ=’_DőEQoQ3C:~AW\u0010=\r1%ޙ\u0016h\u0003FIiV\u0019\rV\\-[SOxgWVS{zTg*|$1ZpqXqU\u001a_-k\u0013hbOc/sc\u001fs^r⦅sx\u001d!\u0010!n\u0015꽫QZM}y\u001d6T\u0003vnj\nҀ'\u000b;\u001c#\u0019=T>\u0015)2U>(I*\u0005ي.Q$]qWV\u0014S4\u0010)u߀`_vP@cMjM給`:IkOk\u0019[\nlZ\nϗΉ#j3\u0013I%iCibVvr\u0015/]$8)NIC5Cǝ/:\t;\u0005/1\u001en&K\u000b`ŏ\u0000\u0000\u001fX4j\u0007FtM@\u0001-\u001c\n\faPBzV\u0000YaL\u0018Yㅘk|kOb\u001eX3\u001dٱ~\u0006&\u00146r\u00066\u0000ȻOO\u0000\u0003\u0018G\u00106ɠDW\u001c9\u0010\u0006\u001f\u000fi\"ӽQE\u0017h\u0006\u0017\u0013Ɯ\u000b,0b*e9,'aՖS\u00013c3\u001a{\u0018DQ\u00014H0\u0002)ځ\u0018Pq\u001aE\u001e\u0014!\n<\u0014Q=0\u0010\u001bi`\u0004\u0011\r4\u0007LOt=.a.\u0016ʰ\"aD\u0018\u0018CE4TQ\u0015DU8\u000bcPf([\r.\u0018R\u0015n(A\u0018S\u0018x\u0003\u0003X9\u0018xG\fr0\u00109\u000e\u0005ACڗZ1\u0013J\u0016j\r֨IGբ\u00188h\u001aJ*\u0004\u0018\\'8(>M\\\u0006'\u0013ot\fb`8dL\u0007T;YR6*q~\u000fuF.J=Qr\u001fNި\u0017?(KGyR\u0004$%zQQţGC1\f0Vg\u0018်Qf\u001a\u0017@e;b/\u0017C\u000fxbQި$D*,,\u0018\u0011\f\u001f\u000b]彂w\u0011\u001b9zЧ[0OE-z\u000e\rc\u001c\t\fLZ`\nc16\u0001\\0j\u001b\n#ڭaMz\u0017o0|?@uDЧj\u0014*[>*/x}P~|ݣ|ݥBY0<\f}c%\t\\*fS1wM\\\u001aH\u000bt\u0015dr\u0018t\u0019q\u001bƽ7j\u0013Cd\tn]\u001e7\u0011\u0007{G}^kNtiD/5D/4\u000fDj\u0013=|f\u001a\u0003~Rc\u00035\u0006\u001fu\u001aԙqI\u0010\u0014D\u0005Q⊈\bȾCHrs\u0013\u0016\u0001\u0003\u0004H \u0004\u0002\u0010\u0010\u0012\b\u0000};\n\n\b#x\u000eZʴiZ\u0019ԱuZ>s\u0016x9||񐊵n.\u00155Y\u0011MAJ\u0014\"KA\t5\u0002\u000f\r*#p\bL6\u0007#-p\u0003Ͷz7Ӧ\u0000\u001aJW\u0015n]R\u001ec&S٥\u0019\";H+,%p\u000bjHVJb\u0000e)Qa^b\u001f(,\u0005D\u0012 y)\u0006|Z\u0005\u001e)qn\u00153\u0004כ\fX)a\tzmVoRG,K)kȫvٕɎ|3LV\u0005&V\u0012%XU?@Uw\u0018(1ſ!1Ő(Z\u000e\u0019\u001fe\u0000W\u00010Wi\u0000\u001b\rx\u0001\u00186\u0006}=A{a.'\u000eM6\u000eeKȞ&!>6!$.ݙ[+tOfU\u0015U\u0007FW#ȑWy\u000f\b{R\u0016\"\u0014wy\u0000\u0000p\u0016\u000fь\u0007Ý\u0000\u001b\u0001s\u001f8>Zﵡ7\"f\u0019i-hg\u001cMoKKiIuHl\u00167I\u0019z7Q\u0017\u0018\u0010C\bi\u0018\r\nn\u000b\n\u001e\u0014\\+\u0006\u0012k{'\u0006B\u0000>\u0000\u001e\u0007\u0003p\u00176?\u001b7{qevC\u0017\u0003d]@?\u0018\bߓv> eЛb\u0017w8Gv廝x\u0006w{S;|)\u001dW[E?r/~V迒g9\u0006j\u0000fj\u0001\u0018k\u0001`\u001bs\u0004@=aSN\u001c3\u0019w1\u0016_3\"\u0016ܑН]QM^i\u001c\u0010@A\u0004H ,!!\t\t\u0004\u0012\t\u0010 aȢ\u0014\u000bѶNjkkGfܵ\"hE\r.\bq\u0012j3/s\u000f{{\u0013s\u0003fW/\b=4rl4:&e\u001fUԉU'b\u0012\u001a\u000er(PV\u0013_\u0001}P#>\u0003N\u000eW8,9u\f>K~i]ԅ\u0017܋/a坟ÝyDUD^Rj\fNOD{Z\u0019\\\u0011\b\u001d\u0019oO#\"V7Њ\u0016w\u001aX\u0012N)iQOͿjr˹jʺZ\\25/$7'6}&o 7}\u001f\u0018״Gm:\u001ei=\u0016i\u001a\u0007c\u001b l\u0010:;\u0019wP^\u001a\u0001Ս\u0014\u0006\rͿ㌊|QMD\u0014\u001c[}fpN\u001aۊ<\u0012\u0016zǷ1tmk|cm_blԶݜǸv\r?6Ov\u0006wP;\u0011;y\u0005e\u0014\u001d\u001a*pA\u001dLd\u0010\u0012\u0019Rԩ3vΰOJuvuO*vt/v^^\u0019ٳK޳[s.=͐^cHz\u0018ak=U\u001d>GhùwK[\u0011w@9\u000f(+JcԾ\u0000\"_L+)q\u0003Z;@\u0002U=h\u001a̦E\u000e;ȇ\u001d#J$ëp\u000e\u001dKi\nנZV7n7ˁp;\u001b8]~Q\u001bB\bi8\fc>H7'\"\"zBJ*'T\"}kC]\u0018dR!\u001a\u0004EBXd/4\u00078pܑ\u0003\u0015~p֑\r͎,x\u001f\u001dx\u00165quoC(\u001b'u\"4c\u000b)d $\u0010L\u0010.9\u001dt?$\\0Q ‚\u0002\u000f̷C\u0017|n\t\u001e\u0013\u001d\u000ePݠ\u001a}f\u0006>g#Ѕf\u0000!\u0015\u00108w\n\n\u0007W\u0014\u0002(\b\u0011\u0000|\u0007!\u0010g\u0005\u0005\u00005\u0005q\u0007\r̤+$a.9\u0015\u0016N\t\b)\u000eBr=\u000fH$$(H\u0012\u0010-@\u000eTPiw\u0002\u0002gp\u0005Zwl!_t\u0010\u000e1 \u000fb\r\u0010v\u0003{\rcb\u0019\u0013h\u001801d\u0010U!$Ą\tVa\u00078*Ĥ@=\t>r\u0001e\u001b(>\u0000\u0006/}K\u001d\f\u0003\u0003\u0011_2AR]\u001e`O\u0013!tZ\nWR`HR\u0002~\u001cE$bP\nev0CK\u0005\u0006q\u0016'\u0016@\u00127'\r-\f\u0003r\\>&\u000f@~\fa\u0002\u001eأ\u001e+\u0000{X>\u001e߀\u001c8rɀ7\u0019(qVH\u001e \u0012p\u001fIj*$&9\u0005f̙\u0006!v\u0017h7z+\u0013bMDbG\u001dd*FU'9oTת+\u0011-Πӧ<\u001a\u0002S\u0015@\u0007?IH䓐0)IO\u0014\u00140M\u0012\u000f_=_3[|\u001d5\u0012略3\u001d\u001c\u000eh5gx/4x57xk}\u000e\u001b10=\u0006\u000fc \u0007֟\u0004.\u0001)~\u0004\u000bH\u000eEn\u0007Z{4:ML\u001b5\u0015y$҇V'c0l{\u0016nj\u001d]^An}SwQDMЮ$M|\u001d[:\u0010A8\bn@,\u0002Ҙ\u0004\u0011\u0017HB>#/~|qĒ2U<}\u0001̷;u\r3+\u0013\u0016ޣ\u001f&\u0014O\u001bp/Bh3\bP\u001bx\u0014tp_t=ᙨ*рK\u0006\u0010_걺I& (NBQ(e(:\\\u0018 Ź77ǽ#g\u001e={\tU\u001c[Zm\u00057S\u0011H!zʿE-\u0007!ƚ+ƛ\u001e9j\u0004i&\u0019\"N}\u0000\u0018}\t{o7\u0001sY\u000b\u0005Rʳj)s\\ΞMoBVkN\u0019ŲZД!cR֐\u001da\u0017̻̇$Vq\u0019SmD\u0017cYi@~<4\bV\u0001J' \u001bs<\u00110\u0010,b\u0013K\u0005%!dW\"fŹbR~]ʀs>\u000b*\u001fSINf패';Q̨<Ѡs,Ae\u001cԽ\"xBBZuh)MְBXRȶ[ȯ)\\.<9q]QMi\u0018$\u0006((H*\"@V,f\u00025@\u0002\t!\u0010L\bK\u0002@\u0002(h5x92\u001c\u001dNGǶs\u000fȇ߹~z}c)̓\u0006*u9\u001a6\u001aϜ e^*3WuZM?YP\u00112\u0015r\u000e}mob\u000bZf\u0001kVPa\u000f\u0006~RM|%\u0019Qz|Ǹ$~(ŵO%\u001en\u0017\n%\u0001ZnUSOP\u0010j8=G`ߡ_ҥhܟ)<\u001bf\b\u0013A%\u0016z)U#%ܫe\u001bfeE䶉ò3\u0019.\fҼMBZ \u000eP+ڰ¦\b9$P%+2-\u0016%&D\u0015q\u0011\u0000lZ`\u000eߗ+\t\u0018ks9\u0018\u001al\u00053k2\"Z*?﯊\"you@+a{6\u000b}jKKKb\u0005A*h\u0014uE!j\t\u0012iT\u0011o5\u001d&#\u0014\u0014YP>e~\u0013L`C\u0004&ZSXQr5\\k\u0003޸qM>ʮSkM\u001emeCJ)׻_V&\t*\u0017W\u0013\"5QXN\u0012<\f@\u0014\u0015>Bsoh\\!B-\u0010\"\u0014\u0014y3$\u00140T\u0002`½z\u00135\u001b:<̶ɖøPFm[ÉZUGJ>EMʪ|oHY8T*\u000f\u0015W\u0011y-$W6Ec-s\u001eF\u0015F\u0011*\"od\u0000R\u0007J,\u001848X`\u0012f:` -ؼbt̡Bpק{\u0012+y~š@~,6<_\u001cɮdUL2d\u000btt[Z?t\u0019Bɐ!䭐\\oJ\u0000ީr\u0013\u0016\u00161p\f{\u001c@\u000e0u\u001dָ]r]Ky\u0013뀨1dzX]k\u0010sTu\nBV&*)LU*CqP|Ce¬Aȿ!mp\u0000\u0000\u0001L\u0003p\u0003~Wy\u001f\u000bz{ô\u000e\u001c1\u0013){˻O9w&)HWԖu㕧\u00134K\u00023!i03\"Y3JJTϑ+\rr|\u000f\u0012ȭ^\u0001:Ou\u0000W)\r{\u0003h\u001dshF}p\u0011|f+\u0019i\u0001\u0001\u0018\u001f\u0004\u001b\u0007\u0000Z@՜#H1\u0000\u0013\\%wc\u001b홗\u0013.:3.f$p\b㦥NNz\u001dj\u001d\u001f5y˟>?}?O\u0001q$6\u0004nfDgpG\u000bp\r=I=\u0018@+B;\u0006\u0016D7x\u0015xK>ؼ04+\u00136\u001bg\u0016\u0019\u0019\u001f|`r\u0005Łf\u000fڵCk3eO\u001f=IW_zFοC#fw\u001ev~Qir\u0003\nos\u0017\u000f+ k \u0012cLV-&۞˲?f`;D\u001bx;\fejgA'зhv\t7|\u001afkg/]\t\u0016z\u000bٿկ{x\u0017`\u0014)\u0000,@\r[\u0000ߙ@C\u000b8\u001e`6\u00124\u0013f1Ƴ\u0016Gm4c5ȵ4\u0011W+jv8\u0006N\fZ]\u0019 _;\u0005{\fz\u0006\u000b\u000bLpA\u00168\"4\u0005```\"p\u001bP\u0005,\f\u0004\u0013RF\u0018C\u0019`\nl¥\u0014zb'&jA'^R\n4TxPQ\fHG<\u0003\u0014/ch\u0011m6F&Vjr\u0007\u0016\n\u0010l\u0014&\u0016\u001ee\n#n\u001e\u001e#D\ne\u0010SNC\u0007CC@:*\"\u0018=S\u001f\u001a,\u0010kP\u0004%;LQRBlt$j\u0019\u001bs\u001c\u0014_%nsF\u001d\u0011\u001eΐـ\u0004޻9sG^xWSo\u0014-\u001fTj}'润\rMuyVMg\u000e\u001c/hF5DӠD\u0018dEa\u0018\u00170\u0007$\u0000L!g*\u0006Si=j0DG3t\u00079G.ߌzF\u0012Zd-t\u0015m%mӅZ!?9\u001crNGؠ\u001dq;EQ=QGNZ\u000b(M4\u0007L\u0003fΙIJz{zX[3ح\tټkqyVcW\\Yg\u001cCS\u000eǟ\"8(s9\u001d~P\u0010~Tx>좸6xx!IM8J\u000eEo`\u0018iǒ7g\u0019`\u0016Yûl;x\nʩg\u0007[\u0017at5#}!UgєPp6i\u000e\r6\u0012-\u0011\u001d)\u0017\u001f>$VG7yTE_UF?UcP=Lx\u0018I\t\u0019d\u001fs0<\u0003\u0017Z@{-ΑR.¸\u001dj8\u0019]ECF.-D\nǣ_:\u001fN N&!Ƚ2~\"RV\u001ews܏^ZqO%(ߓo\u0013k\"!dc@13E4\u0005wкXD]c[\u0014lظ ]lq|,úՙ\u00073\n\\+ֹ\u0016M.}7מEIRN+g^3?*I1ބS8Ä́!9\u0003&1<&_b\u00047r2Wi\u000f1_ì͍d\u001dIU\u0014Tfg\u001fT6k^\u001aQI\u0006ɷ\u0019<^3{{j϶:-畅w_u+7nJG騘\b=C<\u0006R}\u0010ZVry\u0013^).jpdI\u0018*/Wy`vs-q-[ 5gdBV.YMY\u001b2O(g6yK.om\u0007Z\u001d\u0012>\u0013a\"\u0003\u0003^.\u0004#NzK\u0001\\\rg8@\u0017\u0005\u0001\u0006U+\u0015beV%y:E\u001dwn_Bu.Ϩ<\u000ePD H\u0007)#\u0003L\u0001QA\u0005\u000e,\"tІ\u0001FpF RD *1\u0016X\u0018Qp]f%'nf=G}\u0006s=WR*\u0012x-^nAIܐ84wQSQQ;aQ\u0002\u0011P_B61x\u000eCT\u0011\u0007T0^,p̕_-]Q\u0018ך\u0017nܔ\u001bm^`UfWH+v)OmR\u0004\u0005I\u0003ޒ)ܤ޹oEDB\u0004\u0014LH$\u000bo\u0012A\u0002\u0006\u001326.98]\u0013\u0015\u0018pfn\u0017t.*[;hQ]&8+e6lDzB\u0017Y[Q+Hou\bSEg|2R>H{-H#BK&E20\u0003\\\u0002ߖpQ\u001c\f)qXt)*+4W֕\u0019V\"\u0014ҭ\u000b\u0017&ۖg:J\u000b$\\IN^vNWFv -h[i\tQ^R\"\u0012\u0012\u0003K0T꺭bQ#U+\u000e,\u001d-}).$)\"\u0002\n&\u0013{d1pq\u00075\u001fk7٨&+46r5\rj\u0015:^q:(X̝),dEK\u000e9wkE5/snAph\u000e}O\u0018QQ\u0010QF_,\u0003Õ2ڃJ\u0014wf\u0016m4Յl\u0011ț5{V5\u001ad7DbRd+>6)uSu墈&ކ.uCq~hН)\nSxgz7.^܃Z\u0018\u0005Zi\u0006>\u00175Pt:2e\u001d^\u001ciRuI*K\u0017n\u001am\u00167rKs=M2\rJ\u0006nHC{p OpCpC\u001e\u000f\u001e:\u0013=z\u000fW?\n\u0018-4\u0001\r]@e*{磤ϖ)sg.VY97[pp֮(\u0003f):v!;\u001c\u0017ikw۪\u0002n\u0005{\u0016\u001bB.^R\u001e=\u001fl\u0007RM\u001fPzA]H\u0006-u̕I\u001d\u0014r\u0012\u0007b\u0007Vύ>\u001a\u0013u4Bc\u0016uGLBd\u0007\u001d.XPWv\u0005\u001cﰢqy7N}7\u001c{;s&\u000b\u000e\u001a9:\u0013t}\u0007C@\u0000\u0012H\u001fĶQc$:2%@`u#\u001bBF6\u0006_s*ppqp5\u0016~'[-LjL.\u0004\u001c7\u001c\u0006\u0014h\u001b\u00062h\u000e1=D[!b܍Y?.b/\u0004Q\u0015\u001e\b\u001cߪr#icؤ\u0013#7&s,17\u0006\u0007\u0001]Կ+_6\u0002d\u0005ǁ\u001c\\DU#c$\u000f&\u00173\u0001+Y+&lU}'\u0013|2爦4\u0004SJM&-\u001em)\u001d\u0013:S\u0017]{ýq\u001ewx+}\u0000\u0010P2\nd\u0007\u0012.\u0001W)6\u0002ncmm,m\n\u001dib\u0001191\t\u0011q\u0001BG|KV@E1a\u000eɂ:3jQ!\u0007\u0019\u000e9N,vP>'Sߨ־\u0000X\b\u0005\b\u0012\u0015ԤN]O}&gI}D]\\wa%\u0000\tR)i\u0014\u0019~\u0000\b=>B\u0007O͂82ٙ!.\u0014g.C\u001cX~\u0019خe\u0013\b6J\u0010l\u000eQ*\\iTS\u0016\u0007@H.!\u0018y\u000e`b\r\u0011F\u0005dA@A\r4\faJ\"c\u001aD\u0010'(\n(
P\u0013ϱ+\u0015\u0003\u0000߱}`:{u\u0012I\u000b,\u000ec`#ց]\u000f{I\u001f|OdE\u0015?X\u0002c\u0012{<\n8b¯3\u001e7*5\u0017\u000135.C\u0013lU4-\u0001B\u000b8۰::paQ\u0006pڱX'v1e|\f2F9\u0018#\u0013a[ lA{\u0003̷S\u0000ɥ,s0\\;\n\"_\r\u0010h@\t|9\rfрW\u00052:pb5\fa|'&Gq\tb{̽D|^'F\u000fa\u00007BMh\u0002\u0005\u0017X\u0000\u0017t'\u0003\u0011=\u001bo) <u[c}[k\u0014\u000b\u0002k*tΫf=\u0016b\u001bt\u0012\u001fS|lùdߟ{#׻-\u001e~C\u0002\u001f;\u0010P\u001d\u0004,IF/\rP\u0002ݓ\b-\u000b;j13\"\u0010\u0016:\u0017wjY<㶠UǗ3k]Ra\u0012Xmu8`~\u0001Vg\u001a\u001b\u0002\u001e\txk;`bƮ@j\u0014\u0018\u000eƹ7G\u0013hPXCt3bR/I\u0017F\u0007\u0011?mo\r\u001b)M\u000e̚C-oڷfopm}P]]\u0019;Nrk~\b-\u0015*x5\u0018x[\u0001w\u0014\u0010@;\u0012M4V\u0003;A\u000bݓ\u0011L\u001fu%١\u000bI2\u000fZ{| *\r=\u001c~stQt\u001c\bU]xΰmwUo\u000bͭ\nim\tio\u000e)\u0017C\u0007\u001dC?€1\ffN\u0005Kh\u000e(h\u0010?/2*I[tԝF\u0017\u00156\\DiKulI#eY\u0012=FuRimbGtUd5g\rv*gTD#\u001b\u001b\"\tG'F\"K#k\"?\bJA0\u0015M@i\u001cBSpUht\u001adXLҒ>_Yؗ\u001aڝ\u001cW(5ܞdZ\u0015nQ\u0019cU!-[j!.z5{\u001d%-dp_jI:P\u001d\u0003w1 d_h\u001ewWеL*D:臕fJ>Y)hץ\u0007(Sc\f+e&\u0015Ir2j}S\u001a_l_\u0012W-\u0017\u000bTC|)3I]':&ͺ(f^zL\u0018\u0005d\u0014/.\u0014XBVJ/)\u0005y+\u0004nd)˼h\u0017Yh=w2٬\r)vQ,yvi%)YaYYWCoadbτd\u0007`\u0001Π\u00006Af\u0010Ҋ`u\u000b؋M,\u001ah\u0004SbE\tnU\u0018/*H,X%%.ls>\u0017abAǐSN7=p\fw\n%!9kųx\u0001)-vb\u0007E8{\u001c\u0004`u\u0011,=\n*̃/Ŗ\u0006Ŕ\tfL7=[\u0018+\"|WhW+BwK'\u0014\u0004\u0015\u0017\u000b,:\u0005\u0014}mD\u001ess\u0003\u0012^R\u001d(shR\u0005\u0003\u0002X\\)\u000e\u0010wPCTffU\u0006*'E\u001e\b\u0017L;\u0010m\u0018V1$bل-\u0003m\u001aWC_^!\u001dS~\\[~\tuI}\u0011\u001bq-v\u000bP߻\u0013`G)@N9@\u001aΡK\u0000հ\u0010Sk\nkm N\u00053<:fjm0orm\u0019ڹ55K֤Uk|YxW\u001bWENѨQ?\u000eJw0%wrf@Rɼ\u001ce%ǘג3Ly)P@w_wOqץu*N:ڕyw[\u001e6\u001b~_U\u0012\u0015%1/;{\bxb ؅\u0012>\u0018K=\f\u001fc\u0013.Ul&׮VsǭX[-uMu^uY~%U4u\u0007yq\u0000x\"\u0017*ʡvlC\u000e5ިx\u0000\u001e\b\u0007x\u0012Ń\u0018J\u0012s`Vm\\\u001dclTf3iwNl׶ݴMnc3w<>\u001b]لmq\u0002\u0001\u0007N\n`TRiyFxs\u0007\u0004.q|\u0001\u001dr۵yyo띭}w8>9|nr\u0010olʖ\u0005ҵ-ˤe=UΧ䋜o)\u001c\u0005`\u0004\"<#\u0002“QZ2\\b$D+\tmk\tݾKvx\u0007r~Kq\u0013f(\u0017/]\u000e\u0015p6Q\u00184\u001b\u0005\u00173`\t(;\u000be\u0000\u000b/r\u001c*\u0015x\u0013>\t\u0007]\u0006.\u0004K<\u000b^9e>gx:,fٌ\f\u001bM`\u0014\u0019tWDL+\u001cp\u0012`\u0003_+ǐ5\u0019|\u001e\u000e\u0016U\"wxP\rw\u0002`EĄ+͸EQ\"\\!dAל8#P\f܆V\u001ck=!㼽ay4gTh֩ȑtG]\u0010\u0013 ;z6&\n,\u001d}sQD%I\u0003V%~pYJ\u0005Fii\u001c~Nu?V,\u0014\u0010'\u0005ZBsS`\t\u0019\u00159}\u0011\u0003y\u0013t{\\T_b޼1zDw5Q]_Z|#\u0004x~sK\u0001n)$U9\t\u001648U\u001a*婄\\C\"⁒RX?\"\u0007\u000e\u0007ZB\u000b=\u0011\u0011zOᨮ\u0019FgyfG*˒\u0017V{3f{OBlMz\u0018\u000f\u000b4\u000feεFO\u000b>pZ\u001d\u0002\u0015\u001b`J\u0006UD\u0018/y:\u0015Ľr\ty̿_\r#\rC{-4k-CF\u000e(\u0006^Խfjpp\u0002\u0007Q0f|\u001d7\\^a3d{wUҕi\u0001M\u001a\rդ\t0ь]}Q\u0011NbWT.ŪUV^+1\u0016\\\"\u000fh\u001d:еg\u0012=\u000fՓ\u0010\u0001p\u0006\u000e>j\n-b oЫ*CH׵Gh(MAcj1\u0016\u0014\b:\u000e\u0000Q\u0000Lt\u0000\u0002wxBOg tZ\u0019f݈kVߙ^\u0012\u0012b]jP\u0015!\u0016SXIsGN/l7O3y|-0?a\tLYB\u0013\u00146b>@p\u001a-3(.\u0001\u0006\u001e7RF\u0007vsնD7ó\u0016\u00142?YWyĪ\u000f\u0012w6\u0016vXhŽ\b]ٖ\feɳјJg\u0019g]ȳfPQ%L^`\u0003}a`a\u0019Q \u0018P\u0003D\u001d0\u0010÷Q\t)\u001dFal7L\u0018s:\u0002q&\u00053sޜ\u000e0e\r\\[%\u0007%I8ù\ts>p\u0017ٴ\u001bi\u0011\u0001\u001a\n]ʞQK\r@\t?\u0005\u0018\u0019IoU\u0006Wp\u0001㠻6DC{=\u00197ff:47BsP\tu~ڪ`v\u0001? lo>m\u0017n\u0001V\u0000GA\t'&\u0005:\u000fn\u00051ߒBӡC\u000bU\u001e\u0006(|\u000e\fYO\"$=3!\u000fQ2\r@ׄBz=\u0017H\u0017f\u0014X\u001d0\u000eI\u001dF)_u@w\u001bP\u0003l\u001f\bP\f( \u001bPC2h\u0019\u001fM?\t\u0003\u0006tB\u001f\u0005\u0003\"\u001a\u0000\u001dA\n\u001bk\u001fSRsӚEs@a=2`\u00018\u0001\u0001Ȩl3q\u0011}\b\u0010\u0015JC\u001cHb >$L$)^>8\u0007qZt^\u001aw\u001dK-u\u0006\u0007D'3Ÿ2q\u0012'vA\u0019BpaRNH\u0003^ɛB~\u000bC\u001e\u0007XHPCnn\u0006DOZu\tT\f52^HF\"$\u0014W\u0003셺=W\u001f3u\u001dЯGnj6{ΆF.f#W'~#{;\u0003\u001e֫e=\u0002֥?:CןdNvå_…VW.D.ra\u000fh+i\t8\u001f\u0018Jc=a}\u001e\u000bXa\u00192b\u001da\u0013k7lcwݿfwܳmЗH=_2p5YIr4'jqb\u0007j\u0003Q3o7>xDx\u000fG\u0006#G퍼\u0013y\u001d13K~{Է\u0004ofÆ_\u0017$T\u0001T.nTwR7\\v43\u0012g7p$I42w\u001b7y\fY<=\u001dAߎ~m1[b~(h-hHh\\\u0010`\u000f%l\u0004i<\u0011?\"ﻝAt\u0006Wΰ)8\u00163Aq^a\u0001QYpZӀ4ۥWsN)LjK$4%Y\u0013\u0013g\u0004u\t煵Dğ\u0013\t\u0017\b\b|\u0013\u00051\u0019S\u0005Pk_y\u0003d`Z\u001aT[0\u0019\u0019VFr\u00072\u0012\u001czeN\nK<׭EhJ3y5Yx\u0007S\u001b}k]|tDP%\u0012VHEfuIcQؘo1}\u0010\u0018\u0007c%殺9Us0c\u0015\u0018lƐf\u0007ӧ\u000eveٷ͙\u0019.J[}FG]z%WPt!A|BT*\u0015\u0017˗$\u0006\u0000S^X`Eаt\u000f\u0003\u001fP7)r>0O\u0003c\u0012\fm@o6S\u001bm9`ߨIvV8ת\\+U\u0006rg̬-l/V\u000e\bʣBYN\u0018xBKdń\u00103_\fܣگ逋\"`~Ǹ\u001dC\u0005B\u0016GGA\u0010ӢñG%8XrӜ+\u001cwcNg3d\u0016e7\u000b}|aQ$G}%@~HJQbB'R\u0007y\"es8Ba+z|t\u0018ٰ֠i\u0016EU\u00159\u0017H\u0005\u0019.%:!_YW˫mks{\u0004\u001aH=%Qi/\u0005dj\u0013 )Բb\u0015-i\u000en\u0015\u0000({HWFG\u0012'5ԗ\u000525e;8a\\sI}iqp)2t|b\n\u0006~VA `T;!V.J亻\u0001r'?$\n\u001dK߱!u=\"!{KsH_[\u0005p\u001a\u0018\"$bP[*\u0018(\tb\fݜB~x\u0007muSv%2MYY^aS̃$0(8\u001bqKQ[Q\u0015&'\u001a]%3\u000e\u0018\u0005ZZ:W\u001ctCY?\u001b֠ȺYwrpnvC}V}^8v\u001dw֕z&V\u0012k}j15\u0013\u0007,(-aW¨/\u0004U\tV\u0010]\u0011uTz>+C4\u0010\u0005-(lA~*h7#};j\u000fdEq\u0015mim2Gi9%5\u001e\\y\u001d볿_x,?:_/aa\rճ\u000e`>GSʹ\u000b-]=m]]@^7\u0017^/dٿ\u001eA0\u0011Xnb>/!W\u0014[\u0012cv\u000b幷%ޮB:B:㦉fz~t.t\u0002V.\u0005\u0007=\u000f\u0001Q7!\u001d[@$oGx(\u00133\u001e͉\u001eOF\"Ʋ\u001d9\u001eu5ctmim#\u001e#?r\u000f>\u0017o<\u0007Y,\fQ}\u000fh\u001ePv\te\u0003c@¤\u0003b\u0010=%F:ފ]\b\tgBgb=3)\fΙ\u001c\u0006mU?nqxkzq\t7/\u0013ޜS\u0003'Xc@\nv\u001e>ʵ\u0016\u000f\u0003\t s\u001aH:\u0005D&u9_[s\u001bc>\boχ`|\u0004mq\b2oT\u0016\u0013h3q6٬܍~\u001bIvl?ᮝn9~Wc\u0003\b\u00112\t\u0018N\u0000g9\u0000ឋ@e.,x p\u000biq\u00036.\u0006a]xj\u0004_Ǻ%\u0019,e%\u0003V/YUKʥ#LyFr6#Y,\u0011/<爯1E#T{'trcIIC\u0017m׀759`\u001dw\u0004\nﮃ\u0016\b^\u0018ł_\u00069}P\u0006\u0007V\u001e\f)x=\u0006χ\u001f_u\u00191>FH}oM\u0007\u0017+@\u0012\u0006\u000blz\u001fx> \u001f\u0001\u0014չ\u0001\u0016l\u0001\u0017e\u0011\u000bD\u0001\u0002((`\u0016W%\t1`A,H@Dņ(<\tC-O1\u0016D!ODQDĂg\u001b0;=;{9F\f\u00059PY0s C \u001f\u000eY\u0011ҿ#DHNb:D\u0017 X\nAC\u0015Fr<(g3J,Z=X=OZ\u00158\u0017\f`]\u000bh\u0001%\u000e+\"\u001b\u0015\u00106!j\u0005\u001a&;@:5ͣ1\u0000n@hm\u0007\n}k7\u0005jGK(]48Zw }\u00040\u0014`W\u0003.\u0000\u0017\u0001e@~\u0015\u00105Gn+jM\u000b\t\u0005:\u0002k\u001fRs\u000eG?\u0002:=@ON}DoG\u0000=b{\u0000}\u001d\u0012`\b]\u0007$7\u0001b\u0007u\b)bѽ5t?+\u0019\u0003\u0000f\r5\u0007(\u000fF?\u0000C?b>`hU\u0013ŗ`RwŮ`\u0002\u001f0o4H\u0016%$\"H>)k\u0014\u000b\u0012\u0015xCxjt\u000eh\u0003(m0k\u001b0\u0007QLɼL\u0002DcOW\u0012I%KrW߀|\u0001ExN\u001cyn@\u001b߅BV\u0011\u0011\u0013\u001d5ջ\u000b]x)[,<\u0013:t6ᑬ\u0010\u001dt7J+&B\u001cZ7pC\u0010]h2ehTsE\u000f\u00129塡|(T\u001b7\u0010Tj\n:U3P\u0007Ÿ@7QMVe\u0001n)wr\u0017{q]y\u0004M\u001aWՌ\u0006Ckp^øZsƝ{=fKm`\u0005\u0001f\u00079\b/\u000fc\u0000)\bQ\u0002Dy\fP+Kz?'\\z?#qn\u0002U듸c\u0014>;\u000fsC\r\u0001V\u000f}ҮBܾUXfLXD%\u000eL3l\u0000w`\u001eφ1H6G\u0015\u001a[\u000eg\\q\u0007ǜqy,wy\"y\u0006_sW8-\u0016q\u0010;-\u0017v\\#,s\u0017:\u0016Jvv:\u001d\u0014\u0015;\u0011\u00179\u0010\u0017:wlqfLm|N:h{u\u0007\f\u0015A!8bn\u0003qm\u0004*\n\b[u\u0012_epKؐ**2,\u0015m7\u0010\u0017\u001a֛l1l5)0.7TJ6\u0019\u001b\fW\\:dk\\^V2Yg`(v\bF\u0002#9\u001e.\t\u000f%\u000e\r}#c\bwJF\u0004sc\u0013\u0004S[ŋ6\u000f-X f%YZ=_ڽX\u001eU9\u001e\r\r\u001a֥\u001ct'+m\u0014Z#PM88\u0014\u0015>(c\u0001EV\u0000~O8qT oDѺk6+Y\"ʐ-ʑg{fzmS,maeye\u001d//L:}\u0007\u001d?>4s\u0006Ь\u0013D}>͟Po\r;\u0002`k@\u0007xry`A1Zѓ٣L2\u0012e\u0019it,E\u001aT-\u0014RB\u0003\u0005g}[~=\u0007\u000f\u0006h(1:ӑ \u0011(\b\u0001X\u001b2\r\u001e\u0004\u0011d\u0007\u000b3\u0003lj2|/N\u000f&I\u000bI?Wbиlqr1_5׸S3Xejf<.iSGC\bp\"\n80\u000e(ٯ[u^\u0002ȉ̘AȈҢ}Q\u0011XqR9Ӥ'S\fE\u0019\u001f\u000b]\u001e|j\u001e)ǻM\u000ek\"-&1sT?pjPEq\u001a췍\u001bҼ3NZ,\u000fҿqBj;(v\u0014<.@0wlpvL8!f)xy\\\u001c\u0014ԨLȵ\u001f\"\u000buyGEuqwg\u0006fd`\u0016.誈\u0005\u001b\u001a\u0005i*e60\fU\u0006\u0002RUZb\u00012XYK(nQ@M\\\u001b)GO-hknQ\u001c999s{}\u0018b<31=\u0013uO\\\u0012u]D1D[~\b\u0001:\u0018s[<ס='ˍy\u001ekP0\u0010e\tP0I(H\u0001Ҝy2s&3.N\u001e#56CiuX\u0014ShvNޠGG\u001fp>36o\u0011_kE\rQ\u001aY|7jdYc\u001d?4b\u0019IQ4\u0012I\u0013\\tl-4\r\u00116)1D\")!ΐc/T+b۵\u000b\\z/NFŋ\u001a~\u0015>\\\u00033T`'ٔ\u0002uy\u0004%&G,5E^\u001brR!+ea򗤚a6IѶE\t\n\u0014$}LR¤r'V\u001daܦ\t7w\t3\u001ewY`%R\u001bf\u00105\u0006Q|\u000e'\u0013&`_\u0006ԥ;I\r2ۭ^\u00188\bc\u001aGbt8Nş\u0018i\r\bk\u0004ܭz\fa5_\u0018b\u0014\u0006[7\u000b\u0003W\u0018`=.Z\n\u0004׆\u0012]4T\u0001[]Mo:`+@.\nL\u000b\u0004p? f'\fiA̓0\b\f8\t׃S\u001f\u001d\n{t{Ȁ>-fn)Eϖ:4@r\u0004o9t\u001f\u0017\u001c\u0010Xr\u001d0\u0015y\tT\u001c\u001bO&`\u001aR\u00163`Q19*hZ]nusp2\u0006Nm\u000bU{0C{2OAy\nvP7A%PJ^uqW}@w&cN\u000f7\u0003s\u000e\u0003G80\u001du\np>-\u0002*ka{\u001fl\u000f(H/xAr\u001fA\u0016$\u001d\bupup}DwPA;6yDt\u00173=S\u0003-iw8O\u0003.ձ\u0003\u0016]#Zr_`H\u0016D\u0013)PY\u001c^K:_K\b\u001fF\u0006\u0003n )kp\u001f9}5O\u0002\u001e\u000e=\u000bG;\u0012 \u0002\u0016\u0014\u0007pKŦ@\r؋+p\rBy:xy\u0007DM?} :\u0010[KWO2\u0004\u0012\u001d1\fF.~E\u0011G+#ɗK\u0012\u000bq_po-~#n\u001dT]:˪^nb\u001d\u0012\u0006\n8K!N\u000f\u0014\b\u0001>\u0010\u0012C\b\u0011\u0018\u0019<\u0016O}'iǠd\u001d[\u001c[k;\u000f\u0016ϯ\u000eEf\\\u0018\twN\u001dr\u0018gũ!p/3\u001194L`\u001c\"\"}*/\u0018\u0016@%S\u001epk6\\KÍ8†\u0011N\u001fQ\u0001p:\n\u0002jp2`9N\u0004ű\t\u001c\u0019\u001c\u001ey\u001ey9\u0010t\u0005>`:G}vm(/\bcH?5'\u0004Ip?P;2z4.c:\t'i8ڍ\u0019VW0\u0007.bfz\u0005Wt[\u000e\u000e=h/\u0016\n\fn{h˸_E\t\u000fzyɓTb5\fO7?O\u0018EOH\u0018\u000ehq`t\u000bDg\b)`Cʘ!]Zv{*vkphs\u0016Ѧ\u000fŭ!\u001bCΉׇ\u00147OZ4gI{Y\u0006\u0004*w}?\fA/zP\u0016g&2\u0014S\u0017:\u0005\u001dQh\u000bMP3}:5<@SnT6h\u0016Z4uu\u0006qUҠ%YVkNq+5WSHOQZ\u0017*HyYITꩤމ&8biޡ'H\u001c}\u00111\n\"'b{d86Gj\u001ai`6D3-\u0011vv]m\f/\u0011\r%^\u001d^%^\u0019DR\u001f[\u001e-\u000b&\r+[\u0012v\\^\u0013'_\u0014H {BWG\b7&3ҿ\u0016\u000f|\b )\u0017-F{\u0000l\u0019M16\u0014ͱhIbƤ2l}C<@,L\\\u001b5G$j\u0001W3NpZzfyմ\u000eyQG}*.*D=P̎NQ\u0011-x\u0019yO\u000b|JOi\u0003:D'mx\u0015Z\u0013ѬSQ7\u0019uOg\u0012\fx\u000b$>[Tu\u0017jZ*\u001bW+\u0013F^\u0011kS\u001dRΌUighUjP\u000by\u0013j9n/L\u0007\u0002]ns!I!X2\u001a)!K\tCmJ,S,HNe'e%9ĕ\u0005ىeܬJiybLR^[(T\u0016\u000eĻ\u0017|~$A&\u000f\f\\9 4{IF ǪXn\u001cZ㻨1b12\u0006h![\\npI%\\BZ_ +/7+)ەN}\u0017?&\u0013zAI(^s?\u0001d\u0004N~7_mS\u0004J<\u0000ñ \u001dTMAeZ$Sa2\u001es\n[jfKS\\q7K]*Ӵ'Ԥ1n},)F??2\tJ/W袙h!kS.s(N9]\u0003Q\u001a\u000e;\byIq#\u001dIlĦ3Ein8U(1}\n$p\u0015Gn?cU\u0012\u0002k(b,%\tJ,v-I..\u0012\tEu\u0016݊#ʘOʘ\u0002A\u0011'\u001f\u0007GHo\u000f\u0001t\u0017E,9g0\u001c@X\u001f3}9ݓT84ɬOOZqIP/y_,*\u0017ʷ8\u001co{\u0012PzN\u0016\u000f-gߑ\u0015n\u0013\u00161\u0018>\u001cc\tӧ\b#\u0012%\tiJ-,KRĦwIp^4;D\u0010!:gk\u001a{Re܋$$ӻ0\u0019\nLg6)C8cl7Fg\u0005aTV?\u001ex\f\u001e\u0013B\\,Il|ଥҨղY\u001beY\u0011&rM\u0011\"<'\"*WB\u001d[+XI\u000eYIoR\u001a\u0007\u0013٢M^s=\\wD\\\u001eC5\u000e`0D\u001b\"8\u0019\u00033\u0001ƹBq\u0010fL7J\u0019HCvKCviH#iȆ\u001fe!Ԧ.e.\u0002I\n^\ț{\u0006~F`8[֘B9\u0006\u00159c@\u0017\"u(\u000eAxI$\f%_2\u001cJF_Tf!ش\u0000zS۴Ne*\u0011\u0002Kv\n\u0012\u0010PrQ\u0015?\u0014\u0002\n_H\u0002\n\\\rla\u000b\u0005d5i\u001d!݉tOR r+\u0010ZJWޕe\u000eE9\u0012X\t\b0e\u0006,sò\u0004b 3КB[\u0001m(xuQ!b\u000e#IY}X\u0000La[8\f\u0000\u0006l\u0007\u0000\u001e5N\r/\u000e\u0010xF6\u0006#n\b7LŖ\u0002-lڶ\u0007*\tjoAe}\u0002u͏Dt##s*g\b16\u0005\u0018Jҿ\u000f\u0003<\u000e\tpnPB\u0002U\u0016NP6\u0018\u0006\u0018t>\u00192 \u000fkgBCfQttR@Z\u0013|\u000b01O'06 z? \r'Q@\u000486!=Õx\u0001-~\u000f\t\u00030\u0006h兠\u000fV>xڸ\u0018\\[\r9/G0+\"<5`#\u000fHa 8\u0002\u0000iAu#y㼖\u0017➼\fŜ\u0006\u0003G;/\"WX_B_-'{9\u0017\u0017ȍN2I{\u000eF(;޾^S\u0019@y\u000e\\|N u'^5Mw6'݁t$jV; .\u000b=\u001e{\\\\\f\u0011r\u000fy\f=f\n\u00040^-\u001az~I8m|E&\u0010\u0013w\u0004͜\u0018\u0018>ɤDtح;D\u0007M\"P2$yd\u0011IOK\u000b\u0007\u0003\u001eexJVғ;؀DW!-tUU񭸆\u00032Gq\u0005\u0019?\u0012\"G@ο\\!/\"o™89iͦ=zГQ3p\u001dkMrp\u0015\u001fq\u0016UFjF\u000fg\u001eъSm\u001c$3‘O\b\"%Cpb.\u0014đh8\u001f\u000f\u0014!x \u0004ܒNuY\"o$[\u000bTY:Sf*/G|\u0007\u00156Eр&E\u000b:=؝~@JD\u0010d\u0007 j|<\\5x]\u000e7\u0006\\u\u001aK18\rΨ)ؐ\u0007<޷=\u0014||E>86\u0010pc\u0003Qg\u0018vǡJ?\u0015\n\u0002`>\u0005e\fTNXI(ћ`P\u0018l\u00156\u00077HCNI6ܒ\u0018CHrCEIίx\u001a̲\u0017\u0001\\fimc?p}\u001da2lEa$&4l\u0006LY(6COBao/\u001a\u0014}\\\u0012)A\u001a5\u00185J\u0014\u000b\u0002.{]8\u0001\u000e..]n\u000br[ۊ(\u001a%*XԱ\u0019mSӦi3δv!mӴt2M3Mil/2f9ߞ>f&mJ`OfO-'_Ʌɍˍ\r\"ܱj}6p/\u001f{V\u001ep\\qz܊\u00175)hF\u001a+\"\u001a\tӚjLjIM\u0003s\"\u0019fÙ!v43\u000egNsCܠ\"\u001f\\\u00074w\u0015YSe}~@DPC\u001c\u0000ܦ\u001a+;t\u0004/\u0005m\"h\u0011Uc*7\u0017'sM\u0018\u0015\u0011έdFNfXa젶\ri{~0ק=hgnK.UEg\u000f_\t\u001f\ty\u0015yB\u0019\u0016r\u0001p\u0005\u001deC\u0010mn\u0007NS\u0011gcDǐނA}\u0019\u0013ۘ~#\u0000ۥ悺\\noӝQ\t~+BY_٤+Ш>B\u001fIN1@QD,60aL@ش\ræ\u00184g\"dGٌ\u001et*tU\u0015VG5U~B$Zʜ5!M^Z{&\u000eMpݵ\u000f6W&dw\u001e*&\u0019]\u001dg]\u0001\u000b]\n+\"\\F5uWep2CiJi\n\u0011zE{R\u001dpqbS#uEuSnCw\u000f}j\u000ew\u0018ςb_\u0019c٘B5Y3xwZ.\t\nוyw\b\u0013\u000ey_sjJ\u0011`&F\u001eOy\u0001\u0007]\u00187Gif-PO՟\u0005\u0010\n\u0002f\u0003\"\u00011\u0004j\u0019=d\\?_T䴼n\"[\u001an~i~-J#0GLQ\u001a;\u0006;Z\u0000P\u0011Ž0wn)\u0017\u0001\u001c\u000ej2@eE~W9\u001ctY\u0001V\u00132s܁wyu6\u001e5\u001bWGyu\u001a7H\u0003\u0011JxZ)st~\u0017P@1л\u000e\u0004oA^nh\u0007Rqp@P>CfdJ\tU!#:¤zq65qMMKr)=kJu.ӞF D5-\u0002\u0001ʞ\u0014[\nd!st#2ƶ\u001ec8\u0007ia=R\u0016|+,a_؉p\u0003H\u000e0ç]\u000bM&)|I\u001aI\u001a74\u001ceָLZqh\u001ecq\u0014=\u000edL\u0000O ej=N'$$O`\u001af\u000eb\u0001I\"\u001eqH+FB\u00123sH\\3o\u0011FH28O1p#Mύ!Z\u0007-v87\tdRLL=\u0003e\\,'`f<\u000b)H\\8\u0017شh\u0012lX\u0006|s\b/#~qx\u0005qo n=<9)\u001e Ch_$\u0001u\u0018\u0003h\nП\u0006fI\u0001H^\u0002\u00076]p)\u0016\tD\"\\ށ\u001aX\"vŌu+\u0012XEJ\u0000ʕA\b\u0006|\u0011-p~I|\u0000gė\u000fPG@\u0017p\u0012S%gi\u000e\u00039i%ҿL/\u0003\u0002וP\u00011M}SQQB_CRJSN\u001ahHER\r!|dB29>\u001aeȲZfǚ550żmw\\]繟њ@ҚC\u000eeSeS\u001bE؈xx\u0000u`\u001dE\fD99\u00054|Cݬ`\u0019@\u001cc\\\t0^_\u0005o\r!(`\u0005$\u0001'\f\u0005NRp>ٜ69mV\u001e<\u0004Z[9ɭ\fu;\u001dyr)\u0019ɘ+\u001aƫf0jRӢ\tP6\u0003\u0019\u000776\n\u001c}@\u0015R;Nl\u0014_lL:X\u0004;:8\u001d\fu\u001c'F7yۀ܋\u000f\u0018o\u0000uQ\u0004`\u0002=\rPSy\n*\u0002_\u00026\u0006\u0002XAEl<\u0005sDw'\fL7\u0019;\u00000\u0010x\u00190ZSלV/\u0002R\u0007\"ȭ\u001eN'w97?=\u0013G3\u0001s\u0017ǼB\u001fOٌ<\u0005\u0017݋*%_꺑aу\u0015\u0019BFqd\u0002$$\u0015o+\u0014%9V\u0019)6\t*\u00185\u0019\u0010\tGp\u001f-'.\u001eo\b\u001c\rY\u000f]>\u000b\u0019C+\"/\u0005NyYG(2ꬢ:lΧq\u000e&9[<`\u001a_\u001aGz\u000f)s\t1'\u0003#`\u0014u\u001b\bQ/Z)ʤN\u000e`\u0011uSJY\u001b1ks4r\u0012.\u0005f\u001e\u0018~/Ȣ!ӝ7\b:WGP3ٌV\"u\u0018C\u0016\u0005\u0002.b,\u001alN%3\u0017_\u000egp\u000eqoZ躙Y<8I\u0013 + \u0006᧾\u0011d\u001e\u001bJQϟ0ԊhI>\u0019K\\\u0014P\u0004\u0002\\\u001b͜E\u0013140\u0013M\\\u0019ts\u000b:\u0011k42\u000eJC斒e.F\u0012\u0018\u0018`\u001b\rJ.$A\"\bg\u0015\u0013ѦV84%^:e^.\u001a\u0016R\u001c/N\u0002Z*\u001c4؉zzu\fuawc3v\u0019E= 2\u001b\u0007,wwȍ>\u00126^X\u0006㴱;MI(\u001aM\"pX\u0019\u00052\u0001\rʏqPze6>WN\u0004bOr\u0005۱t?63/Qmv\u0013U揱-xN,+?\rbIaJ.l?=*q|\u0010\u001d\u000e]?o\u001c\u0018\u0016\u001a쵘ݖѨ)n\u001ayf\u0010Q%*W`U56Y\u0001Q1\r\u0007^GXm\u0016nzxj\u00123%Gyg{G\u0001Fh\u0018h:!m3\u0012;m}Pc\u001bjQe\u001bvlMv`7\u0007\u0015v9Xg\u0018ka}9VoE{X^\u0003\u000fnA+'C\u000b%\u000eb\u0007Y(z\u0007Կ=}\u001cbi}\u000ez5\f5\u000e6t38zc?*\u001cð1\u0002ӱ#9JYXR<,u*BSPۓ\r\u000fC\u0015\u0005%(Cg(\n<'bg$LCR\u0019imE/R\u001f.\u0002\u000ba\u000e\u0019\u0010ǜ|+W㬰@=\u0004ծ\u001eL?2ԡHWO,TcN\u0014iB:[H+\u0010\u0013~\u001bvHZE\u001bN\u0011һ\\b͡\\l{\u0005Jza|7\u0018[ +\u001e\u0019\u0001Θ\u001d\u0000_\u0004\u0006!90\u001cI\u0001\u0018\u0010\u0019B|B\\`\u0018\u001b/\u0004.>\f\\/E\u0005(\u0007\u001dTL\u000b:\f<&JAig\u000eV29Rz)d>rIv!\u0004cv\rRC\u001c⎙!c1#\u001f\t!a\u000bؐHĄ\nѡIBTh0=4W\f-mSL\n'-kz\u0011aR\u0017YA#[]dK\u00113\u001f\u0011f\tH0\u0010\u001a\u0007$h\\\u0011FFhM04ᘮiBdx0%|09\b_#M273(Bj+7&\n\"\u00000#2\u001eL*\u00078\u0018y2T2E$\\Ct2_ۮfFmo^R=\u0007|yߔ-}\u0013ԋRR-)>Ϝ\"\u0007\u00073\u001d\u0019\u0001*\u0017{$\u001eefE\u0005im4%\u0011wW^z\u001cQM\u001f\t\tʶ&fPndX\u0018VL#1Z[W,2Z2\u0005cI\b>&6j!<@\u0019ۖ\u0004\u0003h!Y>q4M\u0016`\u0005,e,x\u0012\u0000\t9*#f\u001fT{RclO8MIE,\u001e%e\u0000\bF+amڭku!\u0010u\nj[5Vm8\u0002պʭVU_Z-mߺC[[\u000f7䷦A-V\bsy\u0018\\۾HJ1eRl4\u0010^kЯBnfs\u000bnԢ:D~aj^\u001d)K`eổf+\u0005]M\"ˁ\u0007샓4(-wZ^\u0004;ir)\t㞓nwF[\u001dZi&sMk.:\u0006\u001a⽏B8jijpkxj\u0014u-HN~s\u0004\u0017p\u0017Rb]05g\u00059#\u0006э܆AV\nxE{M\\0p\u000f\u0010v\u001cƎ4Gh\u0018\r1.:\u000e:6z\u001dIù:bQG,\u0005\u001f\rr/ֱ\u0017>\u0006[#>AVG%h8ٜ\u0006\u0015h[mӝihml҉GccPϡ_ONIt=.\u001d\u00059\u0013_\u000e9%\u0001t\u0007\u001cz\u0010uR \u0011\u0003gl\u0013f1\u0010\u00183] &\u0017;J\u001fw>%}\u001diBP\u001bWf2PWIU\u0012̫8rf`Db405n\u000ft;\u001bxZj~yl\t\u0002ҧp\u0005>HK\u0019\u001co\u0012[ȝ\bkrf>\u00177\u001cvߐ\u0006@a5쇃L \u000e\rB,$B&'f\u0007ѿHi5\\Buz}M=żtC:~5V)\u0010@\u0000\u0004C(M44sћ\f\u001c4棱XׯuS\u0015Dg-:\u001bXsE]>\u000f\u0013c}X\u0011+]`F>/\u001ej\u0004h\u000b\u001d\r\u0003\u001d \u000bM@'\u001f_\\h(Ac\u0001{)ezO=\u0017lK\u001c59cnE鄩zj>\u0000^\u0016\u0004TPn\u0001\u0003\u0001B\u0004Hȅ\u0004\u0012@B.@\u0002!\u0001B-\t\u0017!\b\"BAQDT\u0014Ruκεgzvvnݥ]9o|=y\u00132|k\u00161\u001a;nmm\u0013W׆p%f\u0007.Ōb^\u0017pe^w\u0019qbpGX}qQ,MB!R}[\u0017;q+6\u001b7D\u0016ĕ8\u001d.n0\u0006\u0007np̆vr|\u0018'p\"~\u0017b!\u001cMX‘8p\u0013\u0012\u000f1Sl\u0012ӛ+,\u0005e\u0016\u001c\u001djwѽW6\u0004\\ڔs\u0005xi\u0004XJ$+\u0016\u001a܂d\u001f\u000e'wc.\u000f\u0007#2-޺[b_77\rI}O0\u0005vG1\u001eQݟP{WH{1jm\b }\u0010=]8c,Pxu\u0014b\u0007'\u0019k\u0017&j~GIF\u001c(}Ls\u00141.è(\t\u0011Q\u0016v\u000b0 .E\u001c!q\u0015b\u0013z]Bg\u0017Nt\u0014W2)ZXKM於C~ʚ%X$|@5敏)\u0015pS=e\u0018勔Ǡd#$\bJr#\u0015K*C@Z\u0001\u0000Ԃv\u0003enx:)\u000b-f$sS\u0012k48\u0014?&\"f\u000eE9OO5_{Hcq2Kc^2F9)_<\u0006Ay\u0002)\b(ѡ\u0010]QVE9*(Mp+Фtl\u001b\r;|Us^l\u001c\u001ecQQfU=\u001e|ƌsdL3NY)G\u001fQF@\u0015\u0007:\u0019,xphRRW€\n\u000b\u001c\u0015WzPW\t[\u0000jƙEsjN1\u001aǨ}|H@1jO'\u001ePݛz49D&N7@9z_ЦG\tt|4j\u000bJQU\u0016*;,:7:?L>fԏ\u001a\f/1*Go6Gg!=G\u0007rO4\\Q|̒մoѽ =\u000f?eiѬ_\u000f>\u0011\rT\u001bx\u0019\n`5\\@m\u0006j#5uiBu\u000f\u0006c\b:NVefZq1^T\u001ar*L\u000f#NK\u001eT֬`o\u001a+&\u0018&uh<͔\u0018zS\u0014y(CC\f\u0013xIe_3L\u001fV\u0012e\u0005(\b\u001c%dtSV@uʹ[hUIѶ\nX6#\r\u000e\u001eD\u001d\u0005(\u0017Яv\u0016B\t\u0003\u0001/\u0002\r\u0004?02\u0003\u0017xm\u001cY/\u001csd\u0013?q\u001d\u00005iݧg\u001d\u0010&#?E^`!!\trB*d\fl\u0016nFf\u0013\u00102SH\u000f/!-|\u001dH\t}\u0015z+NRi2Bz\u0011'6\u0000@m\u000f \u0003\u0006W7\u0014Dd\u000e;灼\u0005\u0011i06@0{]1\u0013K%\u00155edX+a\u0011Xo/m` ƣP\u0011;612@\u0012:\u0002X\u0006vp\r{KO\"ޣbrϯ.˥*4q~d%d\u0007Գ\u001cճ\u0018|$$\u001e;G\u000f\u0003\u0019؍\u001d=g\u000f\u0017~\u000fIރs{Ec\u001dp\u0003nk*>'͓\u0003|]%5!qw4V\r\u0001BB%}\b\u0007lN:PBp$\u001daI\u0018v\u001cg\b9s~DD$<Ɂ'\u000f\u0019\u0014\u000b=\u0011\u0006Q\u0003%_BfjDd{\u0000=Yp\u0012N')|FLN3,19%]`a\u001d\u0018B.(}INPWʤ8x\u0015\u001ed8Du:1>J;돟\u001eЧ[\u001co\f\u0017pp\tp\u0006&t\u0017;1({@}>\u001fn\u0000p/\u001b\u0011p\u0003_\b\u0007b?'v\u001f5Q5M+[4[R\u001ejcr}Ǯ{Gﱷ\u0016EsS{^\r\u000f=9\u0005כ\t\f`\u000f.\u0005AF\u001bh\u000eC+\u001eqrCH_i!\u001aeWk\u00152[EB ;ɳtUv\u001cZ+~\u001f~v\u0003uGM\u0006\u001bD]쟀F\u001a\u001a3A#\u000fbÎZ̙\u0015m\re\u0014|\u0018??[\u001f\u0011#(\u001cFXI\u000b\u00155\u0012h\u0006\u0013HKS?(4\u0012H\u001cИ9h\u0011b4\u0016qR<_\u0003Zق\u0005\u00115b.@d\u001bP+^?jF\u001cؤsbguC\r\u001d\u0000|\u0019h4)ڏ\u001d$/{\u0011;vk.rrk\u0013mOqR-Yۤk#ވ\u000b?;@_e.hza}\u0010D\u0013\fBc>\u001dرlÎر\u0019;ꔏ<-zU\u0012\u001a\u0013v5\u0011ZVJ*\u0012T\u0013\u001d\u0007)W\fx+>hv@Iy\u000b_b\u0018h4\u0005\u0013ICgV)\u0017B^fUll\u0012F-n~TTj{OĎ\u0007\\봷\u001eh\u001ah{NC-U'5vk}?U\u000fV\b0īܐe\u0014-5LbC\u001cfaJ\u001ch*w\\*v:\"*p~9.ϔbU\u0017nܜoGEچ\u0004{\u001b[EhsVDh\u0018_wTb\u001c\u0004-pMD(9IQ&1S9DqpŚjdt/\ra\u000344ztc\u0015-Mh`y\u001aн\\g̣:0+*\"\u0012EP\u0014E\u0014\u0006a\u0019\u0006eX\u0006\u0005T\u00167(\n.\u0015ǚ\u001c\u0015b\u0014&Zq_\u0012c\u00185֥1xXҨZMD?\t\\{0t^>|\u0006߂\u0017\u000e\u0018\u00183s\u00181T\u0010G9y\u0002%41W1~\u001a\u001f\u0013PŌV1V$ٍ6e\u0019s\u0019[2͔-WJ3-WAMJ`?fr\u000f1\r6\u000b\u0018k`\u0019T\u001c78bEq\u001e\u001agO9+\u0014h`U9Kq&(%a,pFIJHc0'\u001d+\r\r\t?:cx#%S\u0007\u000f3=|\u0014\u0013K!1'tTN쉽/[P%5)J)Iq$[d\u0012-`.s\\ŧ<+SJM2Z\u0018\u001c\u0019bS\u001e\u0016I\u0018\tQ\b\u000eg[)#Si)Zd\u000eQ5DJH5ʜ4LiK+Rm9-QtzƦoԘТK\u001cj\u00010;1Ue\f\n\u0001v~ۘ7m]Č~2g\fV|F2\u0014\u0019-cY1YVEg56@c\u0015ehKoPxve\u001f\u000b\nG\u0007\nr+\u0002^eti)̇\u0019\u001c\u000b߶LUvyWMP*սj\u00154ʳrU\u001eS99~\u0015nբ\u0000f@\tpWKXN/`\u0000^\r\f\u001b\u0018@\u001c\u001b8)a3/f\u0019f\u0016l^˹-\u000e~\u0004**\u0001uv4\u0017\u0001{Wnuٕ-thFt2K\u0019\u0013\u0003\u0018`\u000bP\u0001y;N\u0000n\u001e\u0014{7M.v77\\ĵ7TN(WRjgp\u0007G˽_&\u0019h'\u0006?mM^!A918P~!0q\u0000G\u0007B\u001fA\blp\u0002.|\u0011\u001a7\u0000ݾ\\\u0003G\u0000\u001c\u0016x\u0017`K:9:A$'1\n\u001f\u0012G\ff\u001f\u0001:GMhI\rކ* \u0019]{\u001c\u000f.CvyH8\u0002ZZg8\u000bU\u0013\u0007|J}'|/F\u0006\u001fk~\u0006Eo#v{\u001fn;tk\u001b`\u0018\u00063\u000e?M—Nñ=]\u001d|m--M<\rW8/t?\u001búB9sI\u0013m|y=C\u001b魇\nЏ\u001a\u001dF\u0017{\u0017o\u0015k:KkOB\u001c<\u001au:=K\u0003[Dp\\\u0014џD\u0013lAOЕp@\u0017F\u0013\u0019=\u001b+1\u0001ɤI\t*!q|@\u001c#q8մNjB)\u0016\u001dod\u0000JOX\u0001WGta\u001f\u0015(\u0013V2:h䳣:F\u001cG\bqK]\u000ek!*W\u0003m\u0001Wxvj\u000fgv\u001dBm1<{/H.ΐ\u0018}\"1\u000f++Y\u001cO䱜LYv\u0013NA\u001cTúuLM&آMG2ӤO<\u0010\u0012JpW0`\u00036``\u00036`\u0010\u0004\n$&!Is\u001cM4I&kf]zd=Uuӎv6դQҺN:mkUv޷dz{\u001e>I}\u0003R/xW%^սŋ\u00177Zʥc:\u0006\u0003\\G\u0011&\u001fdQ\u001aqXt\u0012S\u0007\tgb\"\u0012㙏5;e2|+\nO\u0017\t=\u001f.V%?{ewV,Y\t,de#l33a*pN79\u0003nek4y\u000bg(\u0004\u0017\u0019(Fs\u0015P;.\"7)R\u0019.JŎ].%Y\u001d\u0005ˏg m\u0005\u000bK(dXѢV\f\u00152X4Lq턶GIP\u0002ݦ2=Ke6ҿ7Q\u0001׾H\u001c\u0017\u0007_Ny5K\u0018/Ib$\u0011S\u0011Cr\u0006M6MNJ)&X:@w8]eo\b\u001ds[<\u00077C_\u0011kҝ6\u0003\u001bG\u001eYyҾLh_Fͱ\f\f3k6\u0011Tmqeioi⧣\"D{(\u0019Uh:D,\u001e\u0003xlO}fۯ_\\DVyFWf\u0016\u0007\u0012/\u0013k\\2,\u0006\u0013'XL5\u001b\u000ev\rIM\u0016[\u000faS4,d\u0003\f+48\u0014/QxKEDd'{VwQi> fѩ6n5zq\u0018mIޚNuk>V\u0013ֶJ\u001cTzx#f(-Q[仗G~C\u0016\u001f(\u00137_eJ\u0014\"(YRZ\rX;TvPљN3eՔ1[(\u0007\u0012\u001880EQ`\u0017#\u0014\u0004.x\u000bO~S\nU..HgI*1'k*j;\u0016\u0018ʃ\u0006(`KO>=&z(쭥\u000ez\rM\u0013Iv Y\f=DFۤ~&~OF'dD\u0012wK렴\u0016ĔDPKINA?\u0014\f\u001a\u001bL!w(\"d\rU9@p\u001bA҆GI\u001d#yd\u001fGΈ$\r?KŻ$\r}*wJkYE\bHM%Zc\u000fUV\u000e\u001aQ[cȘ06HD:)y$OyZ\u0012'$b\u0010cxMćOb\b_\u0011O\u00137x\u001bG\u0018?#~<Š\u0016i1\"\u001eѡ5UIJQ٘U!}z\rI$m8Ms\u0017`/\u00156\u001b8e|/\u0013Hu^d\u001bD~@cL<0\"\"\u00032\b\n*\f\u001c5\b\"(Ȧ\b((\t(8*\n+˩₩\u001e1n&DQc%i[5ǦMjԨI44>99=Ǚg}T:++\u001cHϖ\u0012s''\u001e-\f\u0005\u0007ŏ;q\u001b?>Əq)\u001aS\u0015&\u000fժ\u000ft\u0002\u000f\"_u\u001e\u000e~\u0003uyzYW\bz+T\u0013XG\u001aO~>/~\u0019\u0010طb-v7R\u001e(=zB>C,N)V|\u0012^\u001d)P+[]G\b9DF\u000fx!\u000f\u001d\u000fNgu%y\u0016ab\rQh@#\u001e`52yi>ZU\u001a\u001dƏq@Vf*%cD\u001cuX;\u0003;\u0001\u001d\u000fM,$\u0016ǩW\u00155Ġ1\n㱟LV\u001aUG$oV*V[rcգ_Ks4g\u000b[{/^g\u0002\tA'\nhEc\u0002\u001a)hd\u001bc)E\nZV,\"\u001f\u0016\"[.v._iswr#\fk\u001bG>>wpel\u0006wUSVw\tJhYG%Vu.ZꚢZL-q\"|Y܊TVj\u001aZ֤y-*s?RwTcxJ1l\u000eD\u0010%G(1,V\ta\u001a\u001fAي\u000b/иrF,؈\u0006lC\u001a\u0015uR#~\u0007=;iAo\u000bm\n1\u0000\nǽl09C\"J\t\u0011\u0010\u0011(E\u000eӸъ\u001cQ)\u001a\u00135U\u0007kTtFF[4b\u001a0dǼa1\u001a\u001a\u0001|`!v\u001dS\u001b\\7y\u000fa&po\nK#.\u0014M\ṭ>0\u001adQv\u0019MvD}\u0006\u0018\u001c}GEepcĠ`Ԉ\u0010\u001b\\\u0000Ƹ5qiFkUظ/MjzbNs\u001a5MSTk7\u0001IOsf`f{{K9\u0006Y\u0013eIPfRIIHJWzrҒR%SJMJM]\u0014j%\u001b7)\u0012MG`\u0000A,W\u000e\u0013}́z@\u0005\u0014y>9JTq\u0000\u001bd2јTI)&\n`ҧ)1ݮEX\u0019\u001b\u0015gޭX\u001b`>\u0007x7e8\u0006نV7m\\30\u0015*\u0004ǔ.SR3(;[9%ʩVdLE(\u0007}t\r\u0001jK4l)\u001ew)\u001eW\u001be\f7\u000fv\u001e2\u001cl\f{\u0007Emg\u0011\u00136k|m~s\u0015n\u00130\u0005(z8\u0014E\rBװH~Rr_&,K8p\u0001.+*.]tq\u0002\u0003íAaa=\u0014\rG\u001ew1]_5\u000bͩPFs([\\!k\\>\u0006Z\u001diJɩ\u001bm*\u0017si-\u0017䱎jb`;\u001f6\u0001{[\rVf\u00016SD\u001cE\u001aVFr{\u000e\t6x\u0001h$2\u0012\u0017.c\u000f}c\u001fc}\u001d\u0017\u000fǹ}\u00007TGKH1Ia1y\u001c5빑o\u0019z\tv^x\u0015\b2\n\u0000 3#jrK\u0000\f\u0003y3\u001b\u001c6\fY+0\u0004;g6~K8N[\fu?E\\v\u000ei\u000eh\u001d\u00182@o!ނ18\u0001I\u001e59͌#\u000b\u000b<\u0004/W/RK\fե\re\u0002_&*F;\u0013Dj\u001dǒ7\u001f\u000epjY`\u0002\\\rU\n\\eN>aFї2gl\u001b\fMV\u0016żu\u0018ؠu\t<\u000f\u0004=\u0011w'-]U'm\u001fu}r\u000bu\u0003\u0017v\u001d\u0007xa}k}Ӹ_C<ω\u0010\u0017\f<\u001674}t\u001fWE/JD3\u0013|t*Ш-6\u0010\u0013KANw}e\u001cE|y\\Y\u001d\"qyW(\u001f\u001e29?9<{\u001a\u001a=;\u0019B\u001bDzQDJ^G\u001bt<ΐ))y|X5<\\i0w|G'\u001cX4HG#\u000b|4J\u001f=ͫ\fO\u0013[;i$Nb'\u0013'sqbױsqiRM6Z\u0017:umU\u001d]K+T(L\\Mh\u0013\t\u0010B6&\u0010B\fĆ\u0010\fm0ډ\u00013??~:w}~{\u0007c\u001fc/\u001eV0]b\r-|Q_75O op}\u001a\u0002$1s4WG\n\f:kѡ\\i5ϫ~\u000fj%?L\u000bFX0i*\\ъv\u0016if/hGɋ*ɒ5Q&>d\u001f\neE\u001ci׸?-Ye,\u0002-5jԪJ-ЬyC\f=ij\u0010׌!\u001dƔiM\u001a5a<\u001bNjĮ1]ר鞒ה0\u0011F,Yڬ^FzЧ}c~,lZ\u0005sLf1;5mnДE\u000eami21˘F-Jn\\U\rc>nzRqU\rZju~?\u0003>./8\u0003l\u0011>Xz\u001e{f,3qږ)Q)&\u001c\u001aiU֦-\u0006,x\u0006wnm~LъksxUa\u000f\u000f\nWާyEit-<3M2\u0014s36{\u0015f\r5dw*nנݧ\u0001G\u001d=9bV\u000er\\Ym(TO5wU:k\u000foÇg\u001f\u0012ZI\u001b\u0003\"r=I8c\u0019e^F\u0018ːH\u001b_mUPY^g8[\u0015R&Au׎*X;Eu\u001dT\u0002o͉[=\u001f?kh=\u0011R\u001ei\u0018oޡy\u0019d,}TckDָ\u001aTߖۿG.Ljj\u00037T\u00132|[/iW?ճ@su~NB\u0012\u0010/\f]\u000em|\u00065j\f\u0013RC%w{\u0013\u0004j\u000fc@\u001d霑sE՝GT*^eٻހ_p7ά濏\u0004\u001eY\u000ejN\u0018~#\u0010\u0004?\u001cyJ\u000e\nZU\u001bVnT\u001dTeOL\u0011CS\b-isCO,|\r$[[&[=>Vy\u000f\u001354ИVA\b:R#Շ}…rn1*bQe\\HnUCe\u0011٢CFS\u0014]C\u0018;'Ḵ{Mb?9WY73hzϣ3N\u0002\u0006 \u0002Aۄ%n໣RU_*KT>`RـUA6\rj`#e\u0019\f\u001c\u001f)>\u0006s2\u0019\u0019/]_SIǴ0\u0000:\u001etf|0^\fB\u0001-'F)ՃR\u0005uPAED6$dLeHKɘJ\t\u0015'w([*H^T^r*7C%~\u000f\u001f(c\u001dFg\u0018J D H~h\u000fObl3ɘ*QIʤ&\u0015*Lժ ըT@\u0013aتu\u0013\u0013L.\u0004\u0004EL%*Pl܎3%\fC\u001fe{ˇvLJm\u0012ϳ\u0014?ݿ}\"\t\u0012\u0003\u0010JH\u0001%:bv̠RѰ$\u0015H@p\u001ch\u001cĈ\u001c`ּ>5&ym\fxyX{g(b\u000f\u000f\u0005\u000f5\u0018\f\u0013s/w)\u00001WΣ0JWA\u000fJ\u000ec6\u001fԔG1\u0018\t#uơK?C\"<˚eße.o\u001f-q3<{>Mzmx_ShB?ʹ\u0003\u000b|\u00195[B\by=\u0005g®r'oϳ.0gK2{9\u000e\t2{2r{\u0006\t8|oa\u0003ׄnZr1\u0003x\u001cv\u0013\u0010\u0000fK04&{CYi\u001f>>椏 \b~q\u0000>\u000eJ%?A۹B>z\u0007Ƹ%9\u0007j]\b\u001ccF\u00042ur9ACa?/~곟B;i\u0006\u001a8\u0007'U9@m\u0000cAg|FW(ćW$\f^~Ea{3ظ!'}q\u001a=/\u000fX\u001fRl\u001f\u000b$\u0002Ip.G\u0011\u000e&&\rҝjKt>oKOlH1\u0005\u000fӝS{7$\u001d\u001dۘ~S\u0015\b \u0015M̫2ґZv>\u001eϪ@V\u001fOS;tF=ğI\u0016\r|ݞpOѩy\u001ee\u001d\t\\0]׹\u000b\u0018i\"'\u0013k\u001eL>\u001eR\u0007X\u001b\u0016f)'Z:%t\u001d,e\u001fv+-H\u0018|'\u0012;!.'v5LqTa'&3iB/\u0015mt9.h\u0015XI\u0015dn9L?Ev(\f,\u0011r5^qOCr\u00111/$v9u\u0015&\u0011\u0002q'\u001c-[|c!.\u0017yds.3:\nO\u001a\u0004n1\u000f.̓ي\u000e\nU2\u0011E|\u001b\u001d$E/\"|,||\\q7˺LOgT\u0018T2CeO\u001f8[S\u001c\u00056[\u0007.R^\u0001/\u0016i8:\u00164\u0012D#\u000b<4(GJ31yJ}P\\M曓Tp$:\u000e`v [6\rjV\u0012\u001c^?!=8\u0002-\u0013:qHCh(fSwԫ\u0016M\u0018ԡAS4>.\u000bY2a\rݩЃj\n=!\u0018v\u0019A@{ql5[=0\u0017fO53\\6;ܠICtgUaɚ\u0010R{X\u000fi\u0012\rTkh79|uq\f5D,P}JEn\u001dGBTaT,5VŶD\u0015ٜ*e/Hy&)7U9]N%}Ik2*#\\gsó֣\u0014T=\fW|$^h)Ub{\nFʳ'+מle'I.;FY)LTc\u001d|Pr:#\u0005x\u0007>3\u001a\u0003z\bhL\u000e9eHc_\u0003#yV\u0012R\b!:\fqq)ˑLS\u0019,yJO-QZZR\u001aL#}R\\\u000bz@IGe\u0003Ǖ6|W<\u000fh5\u000bћȅL|}^d+\nW\\QhŔX\u0015]tȑ_$\u00144(c,\u0019J*t=TO\\K%7ME\u001dF4\f gR]AQg\u0018\u0017]wEЪ(*\u0002\n-,\u000b \nB\u0004\u0010\u0002\u001em\u0013ăD\u00133iFUi;1&ͤN\u001dk\u001eNc̴L56i֣c,d?Y罾}FL+\u001f`WJQ\u0016\u0005dv|\u0003dȕQ\fJv\\*C\t~;+ιOcqX\u0014\u000e^8V±\u0007`>(\u0001 \u001c\u0001*i\u001dd_\u0010+;IFYIJdT'[\u0002y*\u0014u)ڋ\u0004'/\u0002ыp|\u001f \u0010<<_h&\u0004q\u0003;(\u0007@\u001e1τ;\u001a~$J\u000b~d\u0017ʼnJ\u0014\u001b**@\u000f0\u0003\u001c\u0000\u001b \u0000:3\b\"$\b *\b \u0002!y\u0005URx\u0016\u001aP\tJ\u0000lL_qÿ\u0010~Llu1JXbPt\u0003\u0017|\u0003\u0017R.F\u0006z#ìCH\u001b\t\u000bNjų#\u0000aKgpK-\u0001/p\nPH9ĜE̓}O?/Q_µEg\u0005KO\u000bF+k+:w%K\u001bF.(\\\u001b/Qu`;ϰ-D\u0002MT\u0013\\~\u0002vPBsy&1O\t_\u000f?f4`\u00149\u0016\u0019\u001aVAZM.\u001b?P\u0007\u0017pxs{E\u000fz\u00013\u001c\u0002r\r[d\u0011\u001f!m\\@̳p}jΫ)$C\u0014\u00057X\u0018laX\u001f\u001f?\u0006X6N`\u0011LM6s6U|RMySpw+\b\u0017TQ\"\u001e͡|ի\u0014^3uK\ta·A?\f\u000bXWY\nq/O=\u0019r,\u000bw}qK\u0000C\u0000M~'q~\u001fg<>,\u000fO\u000bڙzb/ku\u0014?#|ag\u0000D:a\u0007\u001c\u0000/Caq0&Xk\u000f\u0018u\u00197F\u00194(8\u001e!8G\u000f䠿&M\u0007\u0014\u0013\u0013\fs\u0018\u0011A\u0001\f\"\u0010;`4\"hu\u0004&x`x\u0017?NsfO\u001b\u00198)w\t\u0014/:r΄;M6\bHhD\b9p\u001d\u001a\u0016ɈH#\u00198\u00038r\u0010pu\\,b%\u000e%\n~O\ny.\b!\u000eMwAQj@|ν:\b+OQ8|\u0002H❧I~E\u0002?\"s\u0004p\u0016h\u001aBp;C->Un3o>$}|Q\u0015X5=:7\u0011j\u000b\u001f~\u0017{\u001e=Hj=k?\nUx3z]W]R\u001at+pk>\u0013\\\u0003P\u0002\\fFi3\u0013\u001c[\u0004GP'^uz|:z\u0003\u0015:~\u0018C\u0018E\u001e0-\u0017{\b/J'i\u000b:\f\bA \u0007ƸE+Zd$\u0014,%ض㷋\\D\u0015Kè\u0011!\u0006A6\u001c]Ty\u0014xscu\u000e9\u0019/p\u0003ޏ#N[f|a\nGb\u0016]m;V]a;\u0006l/nvS<\u0010\u001b7v\u001f#dr\u000b\u001dEA+|2\u0016\u001b\u0019;17bۊtf.v\u0019#ʎ\u0005^\u0000D\u0005Z\u000e=B]\u0001F yB\u001bz\u001d}d%\b,ã%2vb\\lQ*'a{:s\u0018υ.#U\u001a{~=7QBy\u001e5df'ީ\u0018~\u0012.=\u0014\u0019$\u0017\u001b8#`;\rۓ=\u0003b\u0010eد~\u000b?:CZEK\u001bo\u0016\n\u0006rzSL9q,\u0018Ǭ\u0003`#v\u001dpFHo~:b&'2\u000fB\".\n\u001a8p\u0004@wtұk\u0019uԣj\u0007 .3HxU3\u0000\u001e2_\tVq\rG-*\u0011\u001e3VÑ\u0001G&\u001cȃc\u001eeT\u0000\u001e\u001fY\r1\u0016GT\u00175Ii\nDe\u001f=G(\\jycm+U5qr\r\u0011?'\u0013L8\u00074^z\u0012JKX\u0011k'/\u0001SIF-6X3k,!K.l-HWMbHQuOzU&.U\u0018Uf\u001cRqJL/tBE\u000f\u0015p\u000b|'6\\\u000fp-\u0003^~w[6\u001b2UcJӔjTM3Te|S**7WUV㖫hjͳUk}Eso*!\u0006=pm`c\u001dmzk\u0000\u0001.|q⛃SbUeMRŢ\nMI*NS5[ֹ*\u0016Z\u0014S\u0002;IyW)7urR٩O+fL9p\u0015{HC\nU\u000b|w*\u0002_ԖTRST:A\u0005575Kslʳ\u0015*V\u001cDEʞT5#}2.\u00195-cD\u001955,\u0013\u0002!\r¿\u00164`\u0003$\u001c|\u001fe\u0003}oJx\u000b\u0010 \u0004b\u0002\tI\u00125AI*\u0006\u0014;œVYKfnVbUQyUۺuն]ﶹ]n9\td\u001d'y^z|*|̍W%Yety-Y*R OGrjU(E\u000ek\n&-V_v\u0016l4~PVg\u0004~\u0015\u0001”߬8Ki̥*PfYI(/Tz\u0017T)\rjhQjE'Uo@ɾA%;Ċs2T\\*>W?\u0017a;R\u0011ԃ|ǤJ\u000b\u0014pϊ|THپx&')ʨL\u0019iԪ\u0002P*JnRbuDŚXFwlU|^U\tկ+|DU\u0002ݬmo\u0002\r\u0006W\n\u0006\b\bTP\u000b*1Q\n<|.\u0006HF3\u0012ńٴF4P(Ni\u0006O\u0005;\u0017J\u0017N3X3\u001c\u001d.\u0002kᡖ&lAĵ)\u001f\u0005\b0(4\u000f1\u0000{\u0005$f[3\u0015\u0010\u000fK\u00147E\u0017,^mfv\u000e\b\u001e)\u001e\u000f\u001d##ψv\u0004l/\f\u001bdx:\u00054z0\u0019^o\u001a\u0010\u001d\u0013\u0016Q&R1&J\tȵ\t\u000e\u0016Ny\u0017=/亭M\u000fԃ\u001e>!\u0014\u0010g}6bl\u0002S\u0005|\u0010s>imd7y\u000e\u001ap.]6\u0002\u0016E,`c\t5Y\u001f\u0005Q>\u0006\u00059f\u0003q/r9br9c/[\u000fyf\u0010g\b\u00060% .mm,\u0017\u000eo:HCYk7f-\u0018Pl\u0001\u001f\u001c\u0013\u0001,`\u0007\u0019'&'ߡOQ!zt\u0003~\u001e\"'(~\u0002\u0006sbϫ\u00155*]M\u000f\u0012sv\u001f,!{_3hl<&Bh-TlDŽ0 ň2\u0010=r\u0004?F\u0011\u000e\u0011\u0006(8\na\u001e:t\u0012PuV\u0006r\u00184%-\u001b|\u0001\b\u00034.F\u0000\u0015&1BJg蓳q\\\u0002E?OAr3!pFpv\u0003R#<+;\u001c<\u0014au:\u0011\u0015Q\u001ax\u001d\\\u0000(.\u0001A]6\u0007}f\u001aJ#+\u0010{^8i\u001c=s\u001byS~}=*:\u0003+G\f/\u0018\u000fP]Wiԟ%.~J~B.i\\:\u0014ops0\u000e^\u0001/c_>Q\u001a\\f\n\u001b4G5t̻jL\u0018?~ʹy\u000b-\u0006JCx\u0007ЙOE\u0015\u000f\u0018\u0016\u0015\u0019h47jvP}\u001fhũ߄3,ji0)\u0014('\n\u0003L5{ #u̼M`pEWhT՟W<~`;\u0003۹v0Ŵi%\u0016mx\u001c}\u000b%\u0018rǘ\u000b\u0016as9jj=7{L\u000f`e\u000b\u0019R\u001f5:%.Z;}Q`O#6\u0015Zm/\u0019u؞{݌VlEݥ\fTe\u0013 е/iVқbX\u00181\\G.t욱k\u0003.l{]Z\u0006쇰\u001fV+#\u001c]Lb\n\u0019Y:1~6\u001c\u0013\u001fkt\u0017v\r5bׄE\u000bg\u0002\u0017?RX \u001ca2)snM?ӳٮ\u000e:e\u000e05\u0011&9(Fd\u0003\u0007}\u000e{\\,XH.&=F\u000fڍ\u001fc\u001e~t\u0006\u0000\u001c!셱ۦv\u0011,n/f\u0016:z43Ua\u0011\u0016K\u001aH}$A+o\u0015X\u0006\u0016&fp:9/:\u001cj\u0012Q6LC\u0001\u001c\u001e8JdRruaĉc;ǗN8NvlDZs:M$m״\tK֭bBJAV\u0004S\u001dV1D\u0019m0؀A\th*h6&.ZQPG\u0007'e=:3Hì1V*f\u0006젗\fc%X\u001fz\u000f>A4lsG\u0006X\r㰔gKH\t\u0016\u0014\u001d;;Ѩ$\u0000:u4\u00072to>.&\tzg=;6%ʯc³x/U\u0007|8fw\u001e\u0018cn\u001c\b\u0017\u0010\u0010\u0015iL\"\u0006.|5ը\\nsL]:Yu\u0014v0\u0011\u0016-WxZ(m٣fA,ǔVr\t\u001a\u0001vM{Ra\u0018\u0000G^\u001f{\u001c\u0005\u0017jSW\u0012KVZliDҸZJJ[;lWʺPɲ1%(n۬mj\u001fS\"\nۧ\u001a\u0014:\\G\u001a8N\n6\nCC7]'\u0013caVDY]-vJ~%uJأj\u0014w)UԱ@\r1E(llVG!~\u001a*h<\u001aG\n\u0018W^k\u000f[K\u0017B\u000ezNUy9-粼u7\u000b;\\MZL3\u0014v@gi%r1O\u001a\u00165m\n\rջ+\u0014rW]'\u001aO\u0002\u0015\u001dWT]HU+ީJ.Uq}\\Kryr{oj'\u001a荓@.\u0018pm4$x\u0017#FE[תסץjWU DJ[զ~UT㟐ۿA\f|EF\u001bpJ偋r\u0004POt\u0017\u001ak\u001b#Z\b!k\u0006R\u0013]\u0003'D\u001a~\u0002vy\u0003*\u0003\u0015\b婩&.W0#gGڅ2j<4)Gh/òRY\u001c\u0001cm݆]\u001d\u001eh44\u0011O#\u0010\"\u001aYePP\\u\u000e9rWɨUy}\u001c4t\u001e'[d\"kdlUidJ%#DN\u000b*\\\u000fd\tԿ\u0002EسA,$!=\u000eP\r\u001c\u0007ˀ91B4B6Lֺ\"og4\u0000t@\u000bmM@\u0003m\u0001ݍ>T𚱮\u001cib\u00108d6\u0018cL\u001el\u0013l&\u0013\u0004qc|-0'3/\u001d<~w4\\|tzFaɪ{Y\u0003נ\u00196t-#Hb\u00033ı8V\u0012jXC\u001cc1dO\u0017T\n3\u001e\u0002\u001eoce}~z.hE75L\u0001\\=5-Ch,I5$s\u0001o%{sI\u001dF\u0012Mı817v0&;X\u0019TV\u0016f\u000fH3׆A\u0000!s\u0013++z\f))\"ö[/:@\u0017ndwt/\u000bıv?~\u0016ޗ}\u0015S)\nkyR{꣯s\"!\u0006Rt{^sk^n\u0007h\nƂz8K\u000e\u001b!Lt?I!\u0012q8\u001ef\u001ce\u001dep\u001f#Tx\u0018pl\u0001CN.a\u001d0UXR|\u001ce>oH\u001e\u0002])a0K$\u0019SgX'0ٟq%=y2ղ1@ۏk#VR+{ @^y3xޔ\u001a\u0003T'Y{.o\u001a\u000f?$\u000b%\u000eKE&\u0005<{ŋsgW\u001c \u001eml}y`}\u0014ò\u0012{ސ͚:Lm`VKs%O,\u0004~\u0006cc\u0003l:W \u0016{ś4썓dŧp\u0013\u0004O/yC\b/s\f/d\"o\u0017GG\u0016,~~ͤyIK\u001cLWW\u0018\u001f^/\u0004}\u0010_%Կ,jg\u0014'ހ\fUfy\u0007w\u0015?6\u001esZ)\n:\u000e2qӺ\u0003{Es\u000e\u0017x\u0002q~\u001d&̳gcۼ8m~v|\u0011;\u001d׉8i\u0012M鑶뵵)F\u0006=Cݠ$@c\u001a\u0010\u0006\u0012L\f\tILHC\u0002C􏩈C$PP}~{<$\u0004%\u001d\rݜ73\r0(_f\u0013\u0015ѯ=\u0018MgP^ \u0007O߰y\u000bކ!\u000f\u0010$=~7V!Rd\fc\u0017se\te:#h$>+xyK+Dgt*sB?Lm*\fу_u]S\u001e25t,\u0013v#Wȑq\u0011?>\u00152S{R\u0017\u0018#a\u0012CdC\u0004/6k*<\t3\u0017\u0017ϋJ\\;-[Cw6Н@w\u001aY4\u0017:\u000f0\u000bGt7\u000f)T\u001f 2\u0013\u0013d\t\u0003V9\u000e\u001c-hm[=c0\u0017g\u0019!\u0003\u0005X=G\u001fG\fxl\u001c'[p3=Ѳ\u0004ЄqQϰǦ![[\u0006-&v؉c'\u001cvة`\u001f;\u0016fL$G\u0015S\\VY<:\u0010ށ(Na \u0019|ay\u0013jiȓ*ʝʕ\u001e3ݔ=$[愬ep\u001af(H\u0014i\u001f\u000ecc\u000e{SP2\u0014(:x$!(*n?/UK/w6$gGL\u001d*)r\fF%O9s*\fr\u0000g}-ckl\u001b@%!4\u0012\nA\u0005hߌM-]N9K-uma\u0003*$M\u0005G+],lj\u001ej@iCePPo)C\u0016Н$\u000ePnN\u0007S\b!\u00076J@e\u0015\u001c4U6\u001a\u001b]?\u001bMS'hu>[w4qu:@zJʱ\u000f{-\u0010\u0007\u0007hAz<2Lrr\u001f®Y~\u0005ΚE~\u000e\u0001\u000eA\u000e!\u000eah66\u0006@A<\u001a0\u000fǀfq&m&А\f\u0003ឦ\t]\u0003`\u000bta/)q\fĮQaE{HYaNaV\u00036\u000b3]Qg\u00186{9d7l\u001b\u0010\u0012[\rPb\u000b\u0014F\n*\u0005e(P*SS\u0007\n\u0003\u0002J\u0006/Pʥj-2 ʴ:ڱj\u0001\u000b3Hm-ɞt;oel\u0014?V\u0018~YpYKbr5\u0018\u001a\u000bc̉ջc,N\b\u000fY{&Μ&38]p~ᣴX,k:g\u0019HL6}\u0003?ѯ\u000f'\u000f\tv\f?mI[-~x;g\u0003r!\u0016q68wsΕΒm\u0007\u001c\u0003QQ]·˨#\b\u001ers[ 7c?}&{vdVĻH\"8sIKi\u001b&x\u0011A;.G\u0014d#\u000e#h^e~WN0?H\u001dH3\u0004(q\u0014e3~VpN\u001dEj'[ٜ;nG<\u0018$\u0001H9X<\rWU~H<^W^ef\\\u0001.\u0012\u000b\u0004e\u000euqDI\u0015N\u001dۿ\u000e^p᳹\u001fϏU\u00156K<`\u0011,D$+\u000e5>\u0001>\u0003\u001aɿJKb&\u0016>f-\u000b|\n\u0001\u001fOl\u0013.>IQAaM2z\u0013\u000b\u0002\u0006\u0001\u0019\u001a2z\u000eQ{\u0001u΢k~8\u0005\tp\u000b޿\u001b\u0002z\u000f]u\u0005\u001dq\u0005-\u000el$.%~\u0001u9Ge\u0011m\u0002~~|\u000f?D~bz\":'~BiUh\n^VXe]SNڟ&\u0016hq48Z\u0007j%v؝lj~>\u0006^\u0006\u001en.\u0006NC)u}v\u0001!~D_v\u0015<\u0015m\u0004v\\pǝ;v\u001ed`\u0004IЈ\"v;;\u0005eZu&v;\u0017#bl/\"Vc(p<\r4z\"%kЙcp\u0002_\u0005/;muiG:ў؊\u0000\u000b@\u001eENA{;\u0015ӱ;ar\u0001\u0011XeQÛ\u0013 r\u0004\u0015W+b f8\u001c\u0018S\u001e\fa\u000e@\u001a䩾\";=\u0019}\u001ell\u000e>B~\t*YoaT1v\u0010|\u0006*\u00138=ط\u0002{Lcz\\c\u0000Q\u0010\u0007\u0019lz+۱ݍ>l\u000f`o6\u001e\f\u0013;s:>GNU\rQuCt\u001c\b~\u001b1lEоkپ\u0016\u0010\u000bT\u0002\bc\u0004\t~\u001eo~\u0017;@V\u0006d\u001e\u0015jY\u0019dg:Y\u001cG-e:5c_\t;~\u0017σaWuMC,\u0006lr2ژ\u001fT\u000f2c\u0015^y;u£\u0011\u0012)TE\u000f\fG7Y.\u0016w\u0015mkUh9WJ4\u0004fy$;B5ur%X|\u0013\f\tEΊ}ṗs&o/\u0004E̻,HK}ܥx#+iժ\u000eDb\u0001\u0019񠂉jO˓˝lSMG\u0014;l\u001aqf܆i\t\u000fI|HbxSGdQ\u000fh\u0007- ϻ\u0006|Iy\"QX+3S\u0014D\u0012~\u0019\n&\ry2\u00114Xr5\r9gϢ)\u001cK{\u000ecaq+X³Yφ$/\"\\Cedj\u0017(fs\u0006I>'ݲ=&=\u0000#U0?\u001b;ӼMv\u0003ū_nF5#\\\u0011O\u0005&~\u001bmXfl\u0003ؒ!\r|\u0005|e6\u000f;A+h9/)>O\u0014\u0003&d\\25\nr73D\u000b\fV:HJ\u0014W\txmǶAlcoC\u001c%K\"K+>|pN+=`\u0012hi\u0016y׀\u001f)\u0004\u0011ޅ~F5}faX5\tZZ\"\nnUƱ3h:\u0001Z+neJ;=HYB6B\bIH@P\u0013 !\u0001\u0001Ѻ/NT;նK2x:ɇ0p=!?}\u001af^LRpφ`\u0011@\u000eVr\u0002@G\u0010 A\u0018\u0002w\"0<\u0004A!\u0000\\Ŝ\u0007ԪX\u0007<7\u00101\u000b1\r'#\u0004hGw_C0\"\f\u000b5\u0000\u0017m ṫ`\u001c\u000b\"\u0004,B\"\u0014,BPGb\u0004P\f!\u0018BpS/ \u0010\u0002t\u000f\u00153\u0016Ϟߧ\"$\u001c\u0018/0\u0018`\r\u0017%\b\u0018:BrX\u0001\u0016a`\u0011F6;XAp\u0002\u0004ٕ\u0018Vb\\r\u0012>\u0001i\u0019:_PK\f\u0002-:\u0006G/Ґ9\u0017c+.q|\u000f\u0001h\"|X\u000b~5.5uб\u0011\u0007Fl\r0a\u001e\u001a\u0012|x=u\u0018\u001e04.zE4)\u0010x\tC$Hl-\u001c\u0014\ry\u0013ױ;'jn\u0017\r\u0015i\\\rW8tl\u0006-б\u001dk\u0003\u0007\u000e؎n\u000fA\u000bpNlEMlaY\u00136{ר`\nY;\u0005y\u001480\u001d\u0012_w97\u001b=Ecg\u001b@Ҁ\u0002=\u0011\t\u001dб\u0017\u0017\u0005\u0015\u0007\u0001\u0003QR$Ή\b\f{P\u00131j`\t\u000eB΃Vݕ\fYk`Õ(,7U\n\u001eU+\u0015'F\u0014|\u0019`\u001e\t\n ^EMB@n/+iQ'\u0019B/ paT/D;\u001aC\u0014!XB\"0cr>Q\u001b8\u001c8/l0݊\u0002M?xy\u000f~n0\u001a7|cǎ0q)SMs\u0006\u0004\u0006\u000f^(d^^2l/WYn_zWl۾ܵ{\"ވ־o\u001f|#G\u001b?\u0007>3L6\u0013ğ=w>1)B\u0019Y\"D-U5ڂ¢\u0012CiTSźƦffpvv]|nܼu}ŗ_o\u001f~O\u0006\u001aD\u001c\u000f%}y\u00041<\\'_ gK\"0X\u0006\u001f8\u0012\bd\u0002$\rD\u00040Q\u0000P\u0001p)#`@L\u00136-F8\bn#mO\u0003@zH(=&c̾\u0005dݽ\u0007z\u0018~x\fF\u0013Eyy\r\u001a=\u0018\f\f%\u0014\u000b\u0012G\u0018\t\u0018\u0000X\u0000'\u0002$`\u0002(\u0002,K?\u0018W-=C\u001f\fo\"[\t;=\u0011Qo;p0ȱ\u00134Ï?!\u0014Idr\u0005\u000b-bXwAWM\u0017\u00051\t\t0\nz\u000e޻\u000f}\u000e_>x\u0015\u000fo\u001f=z;xɓO\u0018kMuDT__ba~Cٖ\u0012sJ:C\u001eR\u000bZ\tG#e&\\WfHKi\fh\u00180a@À\u0001\r\u0003\u001a\u00064\u0003\rw|kfdKeUh_ݯAųs\u000294HASe\t*g)AxӀ\tn_ToO*HSoTb.W]ޠZA\u0007\rР\u0006%4(ײ3\u0013n膆>nE$YL!`*_mԝ/QsР\u0006\r4y\u0015\"\u0015ySIfuaƹ\u001b\u0006gc,i0,5\u0001pCu~S9Ѡriȇ\u0006۝+]xWY\"Z:ӸdM3^Dv\u0011\r9\u00187V\u0015\u001f0N6\u0014CC\u00014N۝#>1tdBG*@C'ie$5hͥ\u0015o\u0018t\u001aРUrS!\\ʖrz$\u0012N\u0010:Ҡ#\u0005{脆\u000eƒn\u0007#Hi\tКʷ\u0019\u0007kJ\u001a\nA˱)sNy6K\"cwgI=q\u0001:\u0012E+6\u000b\u001a\bZg\nUo-/\u001f4\u0017C\u000e\u001aTРa;rV(Օ\u0001\u001dБu9'_4\u001cq\u000eb\u0011f՚\u000b*ʶ\u001b̅ڸ|5ǢT۳\u0015,8Ȅ#Eƾt^鎗{<6X\u0011jwУ-VZzQQYkF}QLV\u001bנ\bϋI\u000fh4X\u0012$&}49߻w\u0013?cW{YE˫}\u001f?\u001dQ\r\n˱lp\b\u0007WDL|rV\\`Ɖ\u001cм\u001dVmӰi4l\u001a6\r\u000fm\u001b{Pdžg0|ǐ0aV]\u0004ց灡F!ʺ[Kn۹l\u001b{\u0014\u0018`\u0015?\u0002)`\u000fo\u0018h@\u0016\u0012lǧ\"sf\u001d\\޼\u0010-RtɌ)\u0016Nm-në=\n5e'#1=0htH\u0015h#EAg\u001d\"F\tVh•Ibm\u00180;;6\f\u0002\u000f7`2>A\r:S\u001cvI\u0019\u0004Q\u0003ĢU]1W\fB%\rOXoL[n`\t`\u0003\u0006Q/c\u0002\u0006×\u0001\u0004hޫF'Jcs\u0014_\u000e+!\u0015DtU3(\u0010˗\u0016vjYy\u0001`x\u0017\u0018N\u0000\u0003+\u001e1™\u001e-x[V\u001dJf\u0003\fAƻ\u001eC)\u001b,ȗfjkۭTkë\u001fK\u001d/ck$f\u0018L\u0016G\u0011z(6lj;^i<)7m}\u0016Uɰw>&t%4\u0014aS\u001c\u0017&H\u0006s\u0019ĉe!\u0007e;l[԰0ݸ/WioƮOW}/\u001d\u0011>{cI_ᜲks,p!m,g9@O\u0019v.Rg\u0018u6A$Ⱥ[\u000f5\u001eX=ښWǖͯs\u000flw\u0013rl$&\u0013\u0001\"\u0015\u0011\u0010;\u001a$\u0000&,aq\u001eJ'=ʲ[_vw\u0019MæaӰi7X?ښc˖\u00059_\f0tJddD'%x:,&rA>'>\\0EE\u001eh`NӽGWpkz^`x \u0006\u0005+\u0012W\u0002c\"R,\u0013\u001a\u0002Bq&<$Lci7_uA\u0019\u0017[=kV};\u0006Ǘ/\t\u0019\u0003b$fǢ*\t˱\\PW@i.wE\bfx΁Hmj\bi\u0006HW#-]\u001d\u000e`\u00050(̩\f\f\u0002IHL\u0017\u001f`\u0002\u001d\rHw\u0010EĴϙqrxsvB@E\u0013\u0010͌\u0006:yn8~\u000b^\u0003I3\u0010mfځ6M\u0002mҔK\u0019\fI\u0019J\fqCwI֣yGﻭѾobKl˖%[^ p(t4uU}\\?ɩ\u0007\u000ek3\u001a\u000eXb?<1{B1\r)\u001e\u0012ʠ)\u0018u\ne;\u0017\u00185+jK״4Œ^S5x{\u001cz\u001e~q_=a8\u0019\f\u001fie/\u000eŴxX\u0007j(Q@Ө\u0014ʨV\u0018f\u000e\u000b=[rSPԤtuEhx{\u001c~\f{\u000f/ͩ0/\u001e!=k[\u00058P&\u0017\u0012ڪY V\t$7\u001cyMRULM\u0019og\bn\u0018\u000e`##4n%ubD@tPf\u001d*haTIȚ^ʸ,oe>OUq\u000bx\f-\"8g\u0013\u001a3h.Pԗ\b\bMЬ]\u000bU,*WPW2M~K(\u0012d+\\\u0011+x{\u0018\u0010ڍ\u0019^o_\u001e=\u0019Ni\u0005o\u0011Yz\u0012!pg'ئb\u0006\nZ(e\u0002^\u0015ik\u001c\u0019{dEDUۆa}B{_k_ӜB3sޔJ(6y\n%<$iCPMAcqd\"mnf\u0005:p\u0000\b~0HA\u000e\u001f\\^0K\u000b\bÌ\u0010*QJ \u001482Eg\u001e`*)=P\u00033\u0015؏6r[h/w`}o羣=\\[\u001fu᣻\u001anj:|Ͷ\u0007oZp7ȗ\u000e|ImK\u0010u\u0004:m\u0017lB%a50\u0015as5ޱ\u000fwDGI\u0006^{Ivx\\/\u000e$ٝ\u0004\u001bh\f\u0010c\u001dD,IFIdB#mZ47\"TՁ>m\u00193\u0019V?1Yi\u001e\u001aޯ-:B\u0016}Ky/e\u0005\u001cN(\u0011^,\u0006\nюd,A#$9Z6mt\u0018oJZmio=a\u0015qS5ݾ|OӂSa\u0005cO\u0005\u000f\u00150.v8hx\u0014'#TQ*LIHLʆt ޜY\u0017ޖ~0˪a\nаm=ć“!A)# xB\u001f\u00151B\t\u001e3\u0012QFg2\u0002R!@\tR`,\u0017 \u0002\u0004}\u0017owYr6[iì+auc71'R\t9#lD\u0014\u0016\u000f\u001e}qNܱqZӝNUzuuk@zWEAAP I\\\u0005Bx $F$@Bȅp\u0011AEV\u0016Ժ9;m-ʶ?\u001e\u0001*\b9M\u000e8bɢv:jh\"(V\u001bV@ߠTe\bi4\u0012EJt\u0001Lp\u0007avwk}n\u000e䅜4~\u0014\u00111+=n*(N\u001dU\n<\u001aL\u0006;s\u0006YIN\u0010iBx\u00026\u0015\n_sZfFG\u0006ܰ\u001dZ)HB\u0014':\b!\u0014\u0018TU\u0003r_JD\u0006o\u0019t\u001f$\r\u0019\u0007H\u0013\\$\\\u0006V\u0015Q\"F\u001ba]|VaG\f^\u0003j\u001c2#(Q6\"*\u0012r*&!i\"$]0\fk\fA]0ݺ4!>DZр/rz[IV-9\u0005~\u001b\u0015`qL45\u0003z]ECmdULDD\u0014](Հ\u0005OICVt^DA$\"C\u0003\u000bV[+{$SL\u000f:Q\u000b1hG\t5M|CF^kʇZx3U\u0013AP\u0001\u001bi/\r\r\u0019n҄d\u001f\u0012i=\u0006ۊ~i+zd%C6\u0011\u001c@\u0006>k\\OX[\"d>Еq\u0001]\u0013iB6gx;iذ\u0001%\r\ngd9\t\u001e$*M\u001eM//ux\u0015U\u001ea\u0004kf\u0002R2ȕ\\o`*\u0007X(\u000b\u001a0,O\u0003ƤAq\u0013\u0019.<1*;\u000bO[T\u000e{j8lQƒ\f.\u00173&B\u0002a:A8/\u001b\u0014\t\u000eW=hS\r\u0018g\u00004IC΢\u0019\u0017\u001b/\u0004\u0003}ڐ:\u000f=k\u0019J]*\u001d\r*8l]\u0013Kh\u0013-nH6j\u001a\t&_\u0015ciS\r\u00183Ҁir`xaؚDy]\u000eMݧ\r1M&o\nZr-s.j)kjTA\u001c\u001aAd\u0018G\u0002O۸7`p\u001cHG\u0016\u0010ܤ\u0002M$Հ!\u0003\u0018o\u0000?f*w\u0014m2~\\?h2b۩\u000fz2l\u0005nʯK @1'\u001d\u001eTY\u0018Y0FG)2\u0010U\u0019h\u0001Ӳ4`^\u00012nK֬f{}Vm&pҁ-Zw\u0001Zܥ5UUz(ԦMjJ\u0012\f\u0005m\u00183Gr\bA\f\u0013\u0004A\u0013%h\u00014\f`Z\tЭ\u000fl\u001fVy1>g~\t|y\u0011؟\u0007~uG? \u000fӷm\u001cH\u001cozޯ\u0005'|%:WS\r8#^\u001887Ѐ\u001b`SӏT\u0018\u000f]\u0003\u0015=\u001br{L&\u0012u\u0014\u0012~C*gN{i\u0018%8\fdp?3 \u0014\u000fx\u0006\u000f\u001f\f\u0019\\ah\u0015e\u001deh\f\u0007jOy`~RM\u0015\u0002OU!KrUh\u0005>\u0017Du38lj,\u000fJ\u00190\u0011pz\u0004T\u001b~\u0018ޡ\u0001{&`jm\u001dյk˦t˸(\u0007\"R(HɼX&\u0004QoAq\u001dq\u001c˓2\u0003,\u001dah6EeX=\u00017eN\u0019ަ\f;6\u00013e0uOɧ4]jn\u0016H\"QRĀv\u0014\u0017\u001a\u001cߌ帶la,/1 \u001cG\u0014#\u0019\u001cŒa\u0004\u0019ܔ>ehi3~1k<ʞ1tȧiPQ\u001f'5D^L\u0013RM\u0006\u0017l)l8q\u0012(˛G\u0019|\f0#x\u0015\u0013eX\u0000+)z\u001a\u0018\f9Ys\u001b{xJ1?o\u0018\u001f'ud^H2\u0015\u0013kq\u00162,\u001f9ʄq00|\u0015\u0003hah\u001de>o\u001c옵\u001efϘ+&\u001f;jpQNj\u0017$\n%\u001dh>鵐if\u0005qfb5\\\u0011É\u0006ߊys&``1k\u0003{ڦ4vTᢁ\u001d/\u0018AɩYL\"2B\u001d5=+\tv:̂*\u0010;\\q`r\u0007!=\\=\u0001\r\u0017\u0001ycʚq\u001cOZO:ᢉ\u0011/),du\u001cP\u0014bM97Fz\\W\u0011j\u0013z{Be7\u0017&\u0007H΋\t(\run̬uyP>8Z?\u000e\u0017]'[E(fjY1)QU\u0002\u0018oh\"^\u001b\u0005jN^l^$oGs4o-\u0002Ҁ28>u9Ƚyhlu^sKO\u0005\u00073;\u0004(j\u0015zIyD.\u001f\b\rAs\\\u00035K\u001fT1E\u0000\u001b\u0004\u00117\u0000\u0006w>u>\u00013\u001emu\f*].NQ!i\u0011WcZDX\u0014\r޲\b=7B^\bUtpQ+\u001a.hD\u00112\u0004-\u0002hM\u0019;[l'Apd:d;\u001c,{OH\u0004gpj]<5jT:hC\u0013jJ\n]QI%d@\r[\u001a[ߎA;.}\u000e\u0010߆w[|p\u001bRB\\G;\u0018\u0007A-٤\u0016\u001d}SKUT\u0011*K0)!D=\u0000e\bR\u0006oh`2xo.cxk{wt\u0013#;]ds=\u0002c?b\u0011v>\b\tk6`B\u0014\u0012:E\u000eM{M\u000fDZ\"VE\nӼgw\u001bo2oM{\rireӇ\u001fŢ#3PS\u0018\n\t\u0018}\u0012fj;8wym>3tE`\buÅz\u0002A\u0000Q\u001a\u001aln\u0000wG6\u001e{x\u0017ϫkE7]HH ~\u0001\u001b\u00045_8ɯs뜀g\u0013q\u0007+>~?>].Lm\u0006`=a\u001dcܜ>\"ˑ~R\bJai\u0013VUXaS\u0001\u000f/%(\\bxa@\u000b@Յ e n\u0003H\\tzK?Y)ƶX\u0007\u000b\u0007f#fHvuq\u001eҨ\u0010Fą^DJ\f+a]XH:$\u0010?y\u0011\u001e.\u0013\bd\u0001_Y\b«\u001bѶOo~~ZJ^]r\u0011\u0019rj[E\u001cۛ\u0004\u0016b.A\\Ԓwͽ\u000bxYbN\u001d8ww`{-\u000fCp\b\u001cl\u0006InF'LǬ/F>-/\u0001,zTB^\u001a\u001d\u001aO\u001c>{.\u0001V~\u00131\u001evtnYHI׽{B\u0002c{C:\f\u0002\u0007>gώP:\u0010}\u0006$%_z^US~nˢ\u0017e\u0015\u0019Ϫq%kҔ\u001fIe?R˒6^L|,Oxri'\f\tޥ^y/\u0014\u0002\t>9\u0000\u000e}\u0003Ǿ\u0002+\u0005\b\u0012\u000322AnB:@$dP\u0006\u001aɈğ?Ǐ۠d~u9;\u00153'ܝd\u001b}/Ds;d\u0017\u0004~\u0001>O\u0006\u0007\u000f`?T.\u0006\u0011\u0017@WY4v,\u0019dG$xPt2\u000e\\\u000511\u0000\u0015\u001b\rЧO\u0002|\t@<\u0013\u0005(1>\u00020\u0013\u0003nN\u0002\\x?\b?\u0007G\u0000\u0017\u0011\t\u0011)e\u0005\u0018UMuƥ\u0006\u00066\u0003-\u0010\u0004k8b\u000e#S͢\u0015\u001av\u001a횮馐J~Ү*\u0007\u0001`wo\u001f2`\u0003i(`!\u0002\u001b8\u0005)\u001b\u0012:\u0011\u0013W@K\u0016\u001bD|Ъj){g\u00023W\u001bzǫqdq\f1>\u0018,\rA\u0004\u001b\u0011\u0005y\u001b-\"8\u000fYhf\u0012NS\u0006%o_%B)X7o\u0019Ƕ;L\u001ay\u0004eT;-\u001a\u0003\r\u001e\u0010\u0005DA\f\u001b \r\r\u001ep[ZT\tͷ4z\u0013S>KkL7\bt\u0013Da 3fY`l^{j\u001f{~8\u000b&x@\b\u001b\f\u0000?=\n\bR7\u0004\u0017\nEUne2\u0007^dQDLr9I[M#D%@P؆~?VN\u001d\u000e8\u000bo\u0007\r@A\u0002\u001b$o\r@\u001a\u0005\r(pM@/6,qkً\u001cxդfu㍼\u0011*d\t%vk\\Cn\u0010\\\u0018ӂ9X\u0007g\u000f\u0016h\r?\u0002)l\u0010ń\u0003(9\nR7Dk\u0017PPq\u0012Kf9T$Y?\u0005.\u000b\u0014c(w\r5A3x\u001c\u0018ی{6\u001egsv` ;\u001fl\u0014lH\u0011klԪa\t*,ђY.I38aO\u0015\u0006r\u0000791f\u0019k\u001ap\u0016\u000eoui6\b\u0016\u0010\u0006ٶ0 \u000e\u0007( KJlK-Xo;_*%/K8\u000bP*cK3\\iaY<\u0010\rr\u000f|^|ǐ\u001bk\u001c2L=>_\u0017U\u0004SI;\u0005İ\r6m\u001bN\u0003H OHT$\u0015+U=Td\u0010웒rl+Z3! \u001b\u00186?9(zI!73`\u0019\u0002zѯ\u001bP\u0013^e-'ڜ2\u0011\u0006a@\u0002\u001bd#LҖ*1:\u0019HFמӼ(/\u0012J\t\u0011pEHy,\u001bpWt:;7\r\u0011^)\u0016m.\u0011\b\u00163ȷ\r'\u0004\b=Zs&6qg\n6q[\u000fͷOG$$_py\u001c\"!hgT6! !\u0006E\rf_+\u0011Rl.\u0001\b[bu\u0018\u0006ũ@\u001336.\u0007}\"~'>]W6\u001cSL\n\r1\u0003f񌒢\u0013Su\u0013\u0010<*\u0002qOh\u0016\u000ffuqi6gAm8%h?w=\u0000Oe4Ĕ=1a$P[k\u0012匭sH_g7)hv!oFVϷ0&9\u00116g\u0006tdul`5(\r_\u0001YT8PG\u001e\u0003]\u0010s߉5{4;~elH&{aL0Ejm\u0016<,P2|s\u001fszl e1-\u001e\u0006\n\u0016?N٭\u0013s\u0003׏oP\u0018ʝ~\u0006\u0011w8\tJ\u0007W\u001d14Gu'C0\u0010VЮ#ԫ\u0013%JFWV]\u0000R-fE`%la\u0017*2\n\u001d&\r7Ym((C\fU5XB~dg\u0007r[7h~\u000b}\u0014hč87w*A?\u000e:Lڞ\u001264\u0006^or]҆\u001eXѝ&jL/RiYvCA\u001f\u0006)T\u0004u6Ae}\n{4\u00188=?pk\u0012bPVg(3\u0002]BGiK{hnzicgXeT\u001aCP\tT!\u0006١} փN\u001ft[\u001a>59w#;vމ)/\u001d\b)+F\f\u0005$ev+Ӥ(󻒔.R\u0015PtSj\u0015]Τ\neGrJc(D\f5f&P}\u0014j-~&sw\u001dl\u001d&n.Yh)\u001cYQtв\u001eE~\u0007Nkbr[iWr\u0016a;=VCjRic.TڄjP E\f&P)4\u00036_.K{OkV\u000eW<>D:Ewa>r\u0015:lHd(\u0013qm6\u0015r[uKT[\u0015|ks+AutpP\u0018.0\u0001Vhaf'\r,լR:\u0010!]: sep1\"@L)FK%t\u0015ەY\u001fݑ@\u0010\t29\u001c!kZ\u001b\u0006\u0003\u0019b\u0018.zۖ7\u000f.nޭY[\"B>ߝ1cEGC\t\u0001z)?\"\u0006WWc{\u00055\u0011:\fDUՄ/\u001a\njDA?iW7l\u001cZ7ʷ\u0014;[\u0010%NJ\u000fd&Dr'IY\\hR\u000160r-ʺ\u00106W\u001c\u0017C`}UI$P,1\u0014oDAÖ/V:\u001b\u000feņ-`,\u0003oY/ݱ)|!\t1\u000fiTܽشD\u0014ιt^\u001473h\u001d0!-\u001b/\u001d]6\u0018(֣5~c#턉ӗR05\u0017nl:C\u0011Ly!\fa1Q_sOq!)%\u001a5\u0011#03g!0̃T2^6\u001b:ע4C_\u0018XW\tL\u001f:\rip=\u000e\u0018'>\u001fsCa@Ci4kP\rz#T=\u0000\u001bsaTؽ\u0002;`\u0007\u0003f\u0007\u001eVg\u0006\r\u0001 ;`\u001c\u0000x\u001cN@vvG!\tR\\\u001d!\u0003p\u0003\u001d\u0014\u0019JCPy8Otغ.\u0006̾߄?m?\u0003.N8Bp\u0013D\u001ct\u0000=~8+[Z\u001f\u0006!\u001bH\u0006\u0015\u000f\u0002\u0002[C\u0001k#`X\u000b\u0019\u0005\u00190- -\t\"\u0017dl2\u0002.b\"\f>c\t@gaЫ\\BXK&=ה%\u001a?}*_Ŗ͐iŢIbh\u0012X<\" JFA0(&~> \u0006C\f\u001ce\t\u0001\u000fCfpc/شLVbJ\u0016\u0001-?k.A7\u0013_\"\u0014NDˊǣ%cƒ1;;AͲ^bYgT\u00182\u0011C\u0016b!,OK=\fyЫ7D\u0013vZC&3O&\u0015\u0015L%H\u0013q\u00151\u000e|4JYqZy-\u0013>i':OJ|C>\u000b1d#LĐ\u00043\bѫorٔT\u0002ÛcM'\u0017\u0016M$cؚ\u0011r]0IU=\u001cuf# ȮZT!΢<0ZOsjӞqkuQ\u000fj-\"e\u0011\u0001A`\b\t\u0004@XB\u0002$d%!@V\bI %$lj@AA\u0006\u000bV\u001dG;ߙuzݼ٦$DbR\u001bfw9\u001aWiQ^cUT-\u0015U\u00163f5URmJ*\u00160P\u0003\u000b5ṗƝK@\u001fޱ\u0015\fC\u0002?\n\u000e\u000b;61|3$-!x\u0002\u0015UF1\u0015x&(\u0018bJfX,tf(FނOg\u0000\u001b5p}o1(\u0006f|Sv/%V})$;͚F.MeםuE\u000emvC\u0006'h\u0016QCݢYаsh]\u0015\u0018,^trx77n97Lw@,Dd\u0001u,B\u001d \b%\u0017k{\u0015=\u000eeե:uS.uܥʐt*\u0005\u001c\u0014\u0006ڿB۷/\u00057&V,tOmx}\b \fo*<^DAxbyލ\u001a0>P,8OkĸDT6.HO:{\u001e9F#OV{\u000fxA\u001aW~\u0002%=3ϭ/?ulmWۂ%/=\u000fJ=:U|?HdeP2дp\u0016\u0017y7g3w{jd8⇃ȀX\r\u0006<&\u0002(G\u0014dl1?\u001a\u0002Ƞ\u000fʨ1\u0007\u00173\u001c?\u001c\u00163vjjqBn8J:j`G'`21|\r;7`&\u0002oPh\b\u001d\u00011G a\u001f\u0006\u0012}C \t\u001d\b)ȁe\u001d\u0007\u001fd\u001cD#O/6\u0007\u0014\rP{]䈪F\f(\u001a䠀Kc\u0006.#KqgKhpu\u001e?ŀ׊@ؿ\u0000\u001ctAC}\u0010\u001b\"c_zAW;\u0013(\u001bv@ہ;\\B\u0016Pn\f\f:\u0001w#-\u0001y\u0005a~\u0003\t\u0005C\u001a'\u0002\u0018\u0005z6\rUC\u0014_\n\u000bB\r9t\f;{p?\u001d*\u0011N\u0016N\u0013&\tn\u001e\nn\u0012lw\u0006\u000bp\u0001?\u0003\u00048_QC<\nLq;FVk)+>eRƜ%Y8ωgz4Q0k\u0012Ma\u0012?M47q1콌!}\rXu;\u0001\u000f1p\u0010C:b`\u0002!7\u0010Ey\u0018\u0006!%\u0014x\u001f„L\u0005i\u0017RK3\u00143oT-\"֋\u0012\u001a2$+Ill2_\u0000;$'I\u0018$ʻ\u0007厐\u0018\u0018\u00187Fz,\u001e\r\u0012\u0012\u0006\u000f\\\u001e\rGN-M\"Eǚ\u001bT`R%~BL&6\u001e\u0013.dN(&p\u001dG\u0001\b~H988l'\r+\u0004\u000e]\u0004mE\fP7Ȍ\u0004E\u001c\u001a2\u0018&G\u0017rpI/9i\u001aγ\"Szx2*}L|DjP'^81Nh~ʾ}8K\u001a ii\u0013\b\u0011\u0003\u001f1\b\u0010\u0003U \u000fvp\u000f9l\u0002\u0006\u0014\u0005\t\u0013Z$N0gy4x2L6AT'f=$7< \u001aKl\u001d#&\u000e\u0007s)'\r/S\u0007՗\u0004\u001c@\tA\nN\u0004*\u00031hb \u0012d|\u000bQ&\u0019O%xΗL(Ɠ+\u001fjU)\rQS4w75}\u0001M{Ҁ6D\u001f6%\u000fh'\u000fh\u0016\u000bĈA\u0018DA\u0015\fp\u0005\u001d\u0005m|(\"F-lTž\u0016e\u000b'Z88kaVmF\u001awI\u0005I7\ni~~~}\u0003FY;A2\u0007\u0010\tΠq@P\u0018\u001fB \u001f\u0017^Wf\u0002ΔT!\u0010\u0015\u000f\u000bsF\u0014.\u0007\u001dJsѯ\u000ezJr\u0002Иk8W\\+e^_4 \u00061b ,o\u0017\u001d\u001aB!\u0007\fAP\u0014w}A\"NUqSJxBrR9\u001da\u001bC۴s%Ime]+nnYfSV))\u001a\u0016\u000b!c\u0013H\u0011ɽ_o\u0003\u0004C\u0019\u001b\u0001P\u0016\u0013\u000e%\u000bI/\f֔J zP*5aniԚ>Z*|a98fkz.7q{ʹ=\u0005O\u001d@\u0018dA\u000b(F\u0007\u00160\u0007\u0001aD\u001eY0\u001eH \u0014R'u\u001cJP\n\u000b;-ִ\u0015WSXmzNf+\u001d2~D]n\u0010t\u001b\u0017\u000f\u00141\u0011k%~\u0005fo2\u000b0~P\u0015y]\u0015\u0013܊?K\n\u001eՉLMeQkj\\rU[k\u0005תKmVHaыLzqWb\u001c1\u0010CO@s0\n&\u0010߷uasQO\u001eԑLe-Zy\u001cUqR+\nYg\u0012ԕ[j2ZkkU6NQt.bA&b#\u0006Vg\u001cL{BP\u0003\u0004z7\u001cCF\u000e7}V3GvHwVeU+mŲ.5[4my6kR-4UN\u0019#rH\u0013|jx>A2\r91PRo<݂\u0019x.NW\u0012@Ʋ5΅ʃ\u000fvz!0$l\u0015Ŝ\rKHH\"N\u0017_Ԥy=Hzg\u001a\u001404Ay,Ey\u0004٬,G\u0016\u0019} \"}bg}OXe\u001beK'!vD\t_0Yǩo\"ȋąs^kJ86׍z99`t2~@2ȓCB\u001eyvK\u0006߿\u0001靐E?)ԯ&X׺5\\L^sv:\u0019F\"\u0007\u0006e\u0007d\u0011?\tƿK\t\\⇻)t{]ue5yn4nq2ueI\u000b1@&d\ttGeɍRR؞\u0007\u0006Z\u0019`n\u0004vb\u0017\u000e, S!\u0010O\"\nHu\rrK}*e:.װ~vxcOѥ\u0005$Z\u0012\"o\u0018\u001dieL\u001a\u0011Mo\u0002ʲ@[\u000bF{\u0012^\fؙ\u0002Μ\u0001\u0014\u0005\u0013\u001e.\u0010z\u0018D{@\u0013\u0010\u001c,D۵rZ\r?\u001e8rD\u0013\b݁A\rb\u0018fL6lL\u0003\u001d\u00040V;\u0001f`Kdp3%\u0000\u001e\td\u000b7\fl+G\bq@#[8ko\rG-x\u0004\n,\u001c=j]\u000b\u0016bO\u001b\br\u000eT!H4dT2\u0005-pSbj\u0000'tC\u0017\u0007>\u0007\u001c\u001d\u0004\u0019Z\u0003\u0012MISs?Ç \u000bk\nL\u0018D\u0016Fr\b$j@\u000f#H$C\u0004!\u0012\u0014ױAU&\u001046\u0011Aw'(vGU\u0003Nkp+o\u000f\u0016\u00025\u000e\u0001S\u0014B!J\u0010b\u001eD\u001d}ӃP\u001f*CD}q\u0004IE3 aQ\u0006\u0018\u0012\u0001*qG\u001et7Z#`&g\u0006V[\u000eV\u0013pV0\u0002wE\u0003\u000fJz@٦\u000b\f}\u0010}/DІ\u001d.ݐ\u001br%`U\f0j(\u00036\npU\u0003\u000ea/\u0004S\f1\u0007f-u\u0007%o/&\u0002\u000f|E@j R|iA\u0001\n~9_y\u0007\"\r-c>Czϐ\u0004BT0B\u001bh\u00062@E\u001bjp\u001c\u0017B\u0003 e\u0001(;`u\u0006z\u0007P/\u0012R\u000be@SWI-A+vw>\u0003o\u0007/\u0017e<{g@|˚]b={ǖ\u0004\rlMi\b2\u00004k\u0005\bp/\u001d70\u0005D\u0003'\u0015^\u0010'\u0002\fRʚBka~mg}#|%\u000e\u0006#3a&ϰ&5\u0007==-:+ZQԣuTD+ʅuBf\b!\fH\u0002\u0019,'$!\bҠ(\"e\u0005(U\u001c(\u0012Lx@e(λO}\u0017\u0017s7i /l\u0015>BG/`X/Ш[\rD\u0001Մ\u0002.3#6'=0]\t3ĉjқ:kc\u000fi!i\u000f{J\u0018F\u000eӚ0#N\u0003I@Z\n݀\u0001\u0005xr 9{\"=\u0004qH{\\v[l\u0001a\u0002SBz\u001dYF\u0019\u000f\nH\u0015z1\u0016|\u0016\u001c\b\u001b`D>e1̦X\u0001\r5Q\u0003\u00015P7y\u00007\u0013@\u0014\u0016\u0018?H\u000b@O<\f\u000fqzܻ,\u001b\\>5F})b_d\b\u001e\r<\ty\u0019`ۣpnapE?\u0007tݦ,p8\u0001\u00029 ٹ\u0004\u000e\u0005i\u001f$\u0001\u0016\u0004,~'<=E3ch/qǘcӬ*h䥄g\u0011x\u0011=?1x~M\\!_;_[\u001a\r8>\u001e y\u000eȷ/\u00015\f\u0005Yt Ac|bIo\u0014#e\\\u000e\u0005=;0\u0016\fcÑ͢GV\\_͘>؇:Cɹ>q%y\u0010?\u0005h]\u001a \u0016\u0002\u0017zjP\u0005o4L \tA f~\t'J8=le\u0015C5Q\rQI^M|or=\u0002񁬊@vܛ|ܛ,`\u0006:jp\u001f!ul\u0006,\u0002Ap#\u0003@\u0015\u0007\u0014䐏bv\u0004/f<#|`l\t\\\u0000QރR܎V^N9OJtQ'i=\n\u001bG,`Ow\u0001& iנ8\u000b\u0010`ڹ\u0012} 3\u001f\fѻkJ&DD\u001c0\u001f\rG\u001c\u0003MIT:\rwc;\u001drjޑnct\u00153:S\u000b])lG\ren G\f`2\u001fw, o\u0006o~g1Ag[$\u0019K\u0016i\u0013PyRT'5kk\u000e\u0019CWl\u0016ǷiYjl|(9Uѱrfr%\u000b503\u0016o'\u001c:M,\u0010\u0005\u0004s&[W8nR)\u0013UK\u000e]^6a\u001a֖\r\u001b\u00026\u0006X~%dgEl|\u001cAWIg)\u0013\u0012E\n\tb\tK1F|q\u000bB̳\u001b(V=1mxCY\u001a0\u0015;̂c&εk\\\u0007,č\r`rlLj\u001dxcWʴ\u0014|Y\u001du6N\u0017QaK\u001c:|a6.ݮX:ҝ\u0005b\u000f\u0017M\u0004f*7CIC<\\:W{}w/<ص\u0000SS~Ս\u0018\u001a\u0017u\u001aq\u0006\u0004\u0014\u0001uDPQ\u0004T(\u0002\u0001\u0010bIl$$,\u0006D\u0002*0:ŒZ;NZ:nǵZP*2)\bUd\u0011\u0010K9}m^|^K.\u0017\u00177VzaZjBK5}F_\\c<\\mzGiafӛ\u00040ܻ=|j|\u001e4쳨Ǟ$MW\u001b?l{\u0017I]voqf\"k[եm+\u000eUnzZh|:^Eh[m[?\u0010Q\u0016\u0017IT\"b\u0010ŋx\u0010FR.\u0013p\\\u0019T\u0013*m?;1te\u001f!W\u0013rΉ\u001cDy\u0014jx,k#]!Գ\u001cQ>ň\u000fX&gk *Y>cȎcd%rQ\u001c)#5\u0016\u0007Ңq\u0017+QhG\u001f3bwF-!?&H#!\u0012EjZ\u0005Q\bq_qY\u0007_iR\b\u0004H\u0003\u001d\f#ܰ8\u0014΋Ŋh\u0017M\\\u001c\r\u0005sp1n\u000e\u001eq\u001d9f\u0006G\u0013\u0006!~%d͠3Y\t/RLtFk\u0006ӡ\\O\u0019b\u000bICo2\u0013 \u000f: \u001aƩ:\u000fKay\u0010\u0007U4c&ϜBp,4\u0018?\u000e\r#G2_%d\u0003BR\u0010+>a\u0019\u0014\u0001.|\u0004\fs\u0012\u0011\u001e\u0004\u0018xF=\u0017qs@\r݄Y0)\u0004։AX\u0013ISQ\u001b-~bOqp?;\"s;T\u0011R4HH6\b•%\u0007t0\u001d\t\b\u0018\u0015`Hp\\\"b4\u0007G\u0002\u001d\u0014v\u0010n\u0010M-\u00001\u001c3\u0019Vw_,\u0007\u001e\u0013Q1\u0001_@?\t`g]!gC\u0005\u0017zz\u001atPh\ná.r=3'CM*${y\u0010\u001fC\u0000B\bEXtY\fm\tRw2\u00066MV/z/钼vH?\u0006i3\r\u0005lhS`\u0014¨\u000eDFf(\u0005\u0011Ь\\\u0000_\u0012ܜ\u0002v\u001eCrH\u00001\u0011D%\u00103O\f;r,jߥh@a\u0017\u0014Evy7;S0\t\u001aA1\u0015l\u0018\u0016z,\n8\u001bHA6\tMPnK|\u0000bH-\fz9DW\u0014\u0010UB𘂠z'\u001c~\u0017٨\u001e]BfoU\u0014\u001f\fA\u001b\f%@ǰl\u001fr\u00142p`^\u001c\u0005cI<\u0017B\u0007W\u0002(w8 V\u000e)%$u\u0014WT\u00105!zJ\u000f\u000b_6\u0000+\u001d_(ltrH\u000be&f|U7h\u00002}`\bt06\ncP2A J\u001c\u0014\u001b$7\u0011?OCj!L\u001b0lSAG\u0003~DuAYg\u001aV\\7?QtR6?I:?K\u000b\u0019\u00039\u000e4d0\r\u0019\\`Q\u0012r$TOCl6Vh%\u0011\u0005\u0005o\reLpq__ӫڣI7?k\u0000~\u0002\"-ցjWu\u0005\u0011D\u0004d \u0004\b!\u0004I\f2\b\th\b\u001b\u0004\u0003\bQ\u0017P\u0001(Th\u0018I \fǭ\u0003{{̋yy~y$A\u0014'b*3\u0015\u00157EmJO%\\OŚx4C\u0014\u000b\u001f\rb'iݑ/\u0017f\u000bF}KF-%:v22vf\u000eAi\u001c:Oǡs=\u0007_H`\u00150Z:\u0019*\u0003J?,m:\t20%\tqqChmݨ6foT?'j݆4\u00129u\tNU\u0004<*А^\u0005\t_b`40\u000f6YAP2\u001a\u001e4]f2e\\\u001ew|D\fx\b\u0007~j&TxXp%=6s@4j\rr\u0011ѐǓ\n)\u000b\u0014\u0013[`b\u0003c1\u0010`\ti,p\u0015<\u0006f;/_\n|\u001cA;sT\u0004!\u00055஘I\t7X\u0012\u0012-\teI$->CX\u0017?\\I\u001e\u0015j(c\u0002O3 4#76N0\u000b\u0012\u0012Zd{\u0001߽\b\u0016\u001f\\ml׷\u0012m#šC\u0019.9\u000b!\u0016ƶ\u0014˜LV\u001d\b]\u0014Q[\u001aj6,K\u001c\u0011eDŽ\f=<Àd0\fx9h@\u0002Z\u0003jK\u0012f{p?pjw˓S?+<ڕ\u001dߡcSX8Z-PKj~!Bl0{R2Y:=,VGr\u0004\u001c=/mDP\\s`\u001cz[k\tsBf\u001ajv,t^<{\tj]7\u000f\u0003wZu@E\rמVET$\u0016\bxb%Rν)S \u0011$\u0015\u0019\u0011\"B\u0019˸\u0006D5ŕh\u0006\u0012ڷxHGz\u0015,߾ோ;^5YovYcS%]7+Îj~jrXU\u0016P\u0014P\u0014l,S.)Du2qrgH\\&\u0012餢aH8,\u0012\tD\u0002\u0003O7\"@\u0012@\u0002*,XSiy}\u0007-\u001bz.h\rum\u0014ǟѨ1yHJ%e+f%\u000bb~jږʑ!K餈tXHFy1\u0001_d\r9\u0002\u0003i9%FWa`F\u001cN֏oU\u001f6>\\w1ҧ\"6TU\u0005\u001c\"O\u0012e!<\u001132%Q*f<%I\u0019i#b|TȖ\t8)\u0006\u001eGjD́dtm\u0005-\u001c,_tmkŃ]_t_w]|`e\u0003DAmLpf\u0015\u0005V\"tnK\u0011R%q)yI㲇%dՈznLHK\n\u0003B\u001b@\n6\u001bX\u0000֬6c7WG0}wv]:֋5-a9AZRNV\n\u0019T#$Jđ%\"\\hrLǟ7J#rn<\u001c[%\u0000\u0016/\u0001sڥY-xg\u000b~5=?\u001dXt,S~gZx\u0006B/sI$4\u0011IŎ gj/C5z\u001e*4 F.!gCȚ0\u000b\u0017-Em-xl\u0003\u0006ۀl@З}pƁ}U7\u0017ܭ>\"\u0015Ϳ\u001e{IŒ81k\u0012\u00125\u0016R\bji`\u0005\u0002MK\u0013\tvX\u0015QdbF\u00160\u000b\fv\u0006<\u0006[_o\u00077\u0007l@陣U\u0013eEmz]~?hn\u0007/$\u000e%8vC2]$\u0006ow/4WԀWKկh!\u0015Ab;,\u0000å\u0016`\ntY\u001ek2\u00104c\u001cGf\u000fMcݬ?\u000eQ\u001e\f}#\u0006ف!\u0019'\u001f\u0016Gz\u000f6⼆p\u0007q^o\t7\u0010}:Y0y!\u0003`\u001a\u0003XNKg\rj,\u0004eU\u0016\u0017L9or^!p]/\u0018?4$\u0019BQ.X=㴞\u00150&+\u0003A\u0006m;2]>0\u000fGzb\u001eL\u0003\u0006;Z\fhk\u0000\r,A}kPd\u0003k-[me{Vg]1f=Ϝt\u0004\u000e{jx&{9:jo|\u000e}{\u0007\u001f׉ϾGt~;߁\u0002p\u001aF\u0000\u001a:0\u0002\u001fY\u001f\u0017c>:̓|ޖy9ӡ7Fy\u0017:\u0017-p.\u0007]gQMy\u0018?\t\tq\u0005\n.,* l\u0001\u0002!!\u001b!{\u0002\tI\b\t\u0010\b\u0004\u00047k\u001dKG\u0019wKU#-X+:\u000euA\u001c=zL[8\b\nB|潚|w]=hil*5{.]0wp3G\u001fN\u000bRqU\"֘[>\u0000as\u0007bOn\u001e\")\u0007{>G6bڸ\b-Gx\u0017\u0012}HY\b|HC4ЄaX(AQ\u0010>\fa\u0010\u0002@TNq\f\bGq2͓\u001d$ߡ(\u00132)*\u000f\u0014%\u0003\u0012`8\u000ez\u001e\td\u001e\bE!;\fqL\u000f\u0006\u001e\b.}6D\u0000\u00183e|\u00044|E\u001ds262'a\u0007qh\b\u0010/Ȣh\u0010f3 2*\u001f (\\GAi,;\u0012 <\u0004As\nRu\rt:3ALd>\u0004\r1\u0005y\u0003\u000f\u0005\f\nJ\f' JCʀÄF\u000b\u001f\u001aK\u0010T\u0015aP-!\u000eDX\u0010\u001eK/ldAV'ɺ\u0005.\u000fg Ivg|\u000f[\u0011xbd=x\u0006M\u00174d'ѡ`1IgB'^\u001d\u00009\u0018pGCI<ے!ٟ\ntNf@x&\u0013v.\u0004Ywg!>\u001fY\u0002\b\u0000\u0019\u0016/y\u000eB\tt&xCȀ.\t\u000f&E\u0000\u0010\u000b[\u001b\u0003D(@/8nBܖ\u0005\u0005>B\bE\u0010<\u0010\u0013C\u0016!ρ\fُQx /(#hPy#o1\u0003&\u0016\u0013\u0016\u001f\u0001BPP\u0014\u0001CU\u001cꓠ4\rʝ\u001c\u000f =GBH\u0015#3\u001b\u0012\u001e\rKGR\u00079 &'}HNJ1&\u0019Q\u000e\u0014On=[}KAݝ\u000b<Ϡ#\u001d4>\u001b(:qLT}\u0012å\nA1\u0002(Iy\r\u0007-|v{8\u0007\u0016\u0019Tg\u0014P^R\u0015W\u0015hʟk\u0006\u00144Owy\u001bw:?.\u001b)4½a#*}P2\u00053L\u001e\u001a}\u0004*\u0016Q\u000f\u0006hAd$?\u001aҵj}jzo\u0018W\f˦QӅQ9g0\"7\u0006\u0002\u001a\u0016x&XśU@|\u001be渱jGʰs)wtuV+neEc88ᑾx_~aKyrpf\u0019.l=tГ|\u001b{]Ċ\b:&N'ؐ=\u0007ա#1+mWU]GF&\u001dK_\nn\u0017[nZ\u001e\u0014d\u001a(0\u000f[\u0006mmECSC-_z\u0002l/\u0018yA\u001ao\"ؔ-Y#\u0014\u0006\u001azY[|%+p2\\+9TcqK?gK:-;,J/Y_8Z4h\r8N\u0007J\u001f)\u001d,9\u0018y\u0002L~#d\u001e+ȷ.ͱLlK2ȟ9(\rv\u0005mpo\u0011]_JSMk{As_%Q\u0005{k7%γfGpYeM\u0001>\u001b'( dȾWOz4̣a[4\u0003;Y\u0013p؛=n[m\r.ѕ+\u001d+ۗn)ztAGd9׉+eU|Yy+׾ʾݮ~.\u001d\u0001'0\u001dFfQC5&2\u001d%?1A\u0007\u0007d袻[~\u0014mC?h9|{ɉǪ]]mK\u000e:j\\]Etm_Wly8y\u001bƟ8H%CESf_˖\u001c889v!5d\u0017l!\u0015Ҵ\u0010eFiK4L^\u0017XYA@\u001f\u0003\u00113AZ6]MDj+.;\u001f\u0014\u001cfw9&G7%ƞgTF\u0015.8\u0017M$\u0010,\n%tI\u0018Il\u0014b樒I^֥N\u0017{:+vxo\u0014\u0004f:4\u000bkRe\ti\"anH^lYXVt\u0003/#\\Ԉ 5=/%z*\"9z&,9j649j>$)j%=֓0{\"_B4{YS.uEp@\n\u000fk%\u001aY5_qOf\u0016Kf|\u001dP\u0012\u0012w .\u0013\u000eF\n&B\u0014WLxYN\\\u001c;.v%\n#<{+\u0002\u0016\u001aUͤHߴzrLN\u0006M\u0015~jK\nO\u0014Ddg%222YI„)x䇑\t~d\u00147*a:<:~\u0013\u00137ǎ\u0011.DD\u000faD\u0006rxY\u0011~nSћjᮽ\u0012\u0003&ʷmZ\u001b_s2P\"wZ~ܙ\u0002 \u001b*d\f\b8ᇧOq#Rgy)\u001c~\u001c[\u0012\u0005&\u0013\u000b`\u001d\u0013A\r\u0005O\u0004_\u001dB\b'=q\u0000/n&yd,@؆%`mY`Yn`\u001cu\u0007\u0003g=w\u00064{@\u001f7|I\u0003:H\u0017\u00025\u001a\f?BHI t`{R\"n\u0007>\u001e|\u0003bf/s\u0004/m!?\u0002삐OV\"x\u001b\u000eF`'!,ɹ\r\u001d\u001f0z}OX\t҂A\u0004g,\u00047{Ɇ_\u001fg\"D.\u0005ǃ\n\u0017\u0015QvGl\u0003YMtBt\"s+]*W5Fh+\r!:\u0003i_\u0004_#;?\u0004=G+b\u001f `>7\u0011\u001aҁO\b=3\u0005@\u0007$fA\u0004b\b\"h%[WWG\u0003\u001bmtp:f}6\u0000aי\b\u000bD @+\u001b5\bz\u0003q$X?\u0011r'j\"Du\"֕\n\u001dS g8@\u0015>\u000bJ\u0013dHJ[\u0006Q+<\u0011\u001b\u0006:\fD3\u0011q,\u0010]b\u0003k,d;\u00102{!\u000f\u0003\u00018?Ds3\u0016듀\u0016UHXAPAK\n},\u0004N&-*\u0005unH2 \u0011_x+l\u000eƴ\u0005Ew\bÆ\u0005؃Q7Q9/\u00059}\u0002pŀw3\u000e\u0011W\u0011q>\u0001\u0011&\u0018!?{ԯZ\u001f{d>@V#֊\u0016ArArUU=,7\u000fJ\u0005\u000e$6^Z^%s^\u001f[\u0017%*7!q+C;\u000eQ\u0012 8/D\bN&A-\bd_Ɠ|Ň\u0011-֑{\u0005@\u001ew.\f…lٲt[R[\"WQ\u0017T;KRg\u0003IO{[\u00177c\u0013! \u0014qe\u0010\u001e#C1\u0011$WLh\u0016b-\n#G4\u0014g\u0016\t\u000f\u0018\u0013_\u00184egy?YH_κs[+▲%\u001bkҞ+o\u0013.J{\u0013IEe\u0010\u001fW@ܩ\u001aj$\u0011>đ|)֑\u0016\u00056UTN\u001d-g7G8/yZ\\ИNn}%7,ܫQ=\u001fV!Jy2\u0017\u00177ңv[\u0001V-\u0012@g\u0012_B\u0006idg'=6M%sz_e_-\u000b~6K]nt^7\nr\r9戞;O?O9$\u001ew&8|[ٮ]ٖ2h[ͩ㲦ԷƴwI\rdgQ@zlZh\u0003RjwZOkCf>VEuv$ٳ!}*$\\KlWv#Ir8}`Zj\u0019Mk귚}#ꆵ\u0019VE}Ƹ|{[)!y\u001fDmH@6o<\u001bl&}\fԭmݣF\u001fyN$,P}U.\u001c+*w\u0014W\u000fdS6g\u001d4e6d\\Kٙ٫\u001aN\u001eQdsqYUDH$[G\rdΥ‘2VrG6O]m5\u001dn6;^\u0017.{vW\u00026g?h䷙6\n[\n+\u0012eyU;\fjks?լ}0Ri\u0018N0-1VU0.{\u001f$mJ l޲\u0014T͡\fp<߽Vԫ{58xth\u0003\u000eWf\u000flYWf\u00126nIY\\#-lTW\u0017O0vZn|Z^03\u0017\fi\u0011MqTU?(˷\u0007\u0019y{)L|28k\u001c݃(7\u000ex_h\r{YGՌ\u001fF6Z\nĚ*yeNfSkʦԒ4Sb\u001f:ST41\u0015L\u001b\u0014\r\t a&.&\u0001\u0019{S͠|>rǔmݭ%\"J};\u0011uʍbBf\\.1M),,ոLZ^ُĀ>ӐX:)(\u0019U\u0015Ɣ\u001bLV&B\u000eٜ3(CU沧iFuh:\u000e'ʿ۝j\u000f[W[Ģx=rzSS\nnW&./fkIiViqUX٬5X9SY׺-Cu\u001ayTe4\\Ѫ\u001fu\u001a\u0001MBX\u0004E\u0010A\b\u0000aIX\u0012\u0004E@0\u0010\u0004\u0004\u0005qW\u001czZ\u0015D\nR\u0014E\u0001APAܵEܗ#n=3v\ncNUԞ\u001e,gg|~zy}?ѐf͂1=ŧo\u000f\bA4\u001aӵV+ok\u000e2?\u0010mW{$QRYk+;.b}˶S\"{qIyy%w,>{I@m\u0019˶\u000e\\6E~\u001bу*!ݮ3Ftm\u0002uM原Tյh'\u001fly}OqOj#\u000bǬ;&a\u0017)*>K_X?+w᜜}md}=@V^`O2w\f\u0019\r\u000bY\u001f٧DN6\b\t\u0001u1ֳ.3&\u0011sՒ\"/jT\u00166慮;TnuÛf=,=sӪo2/\fU\u0019\u0019YeCsw\u000f\u000e\u001bFRևD\"_IUǧ\u000bM\u001c%S,\\R\u0018U\\\b,=\u0017㰽CQ>wݩy\u0005'\u0016G,iY5-yc\\vSѬc{S\u001bkR\u001bN\u0018\u001ao\u0018\r/\fÆ/?\u0018R>\u0019*FGRGCo#zTFtb=tG_]\u0015ҡkT%\u0013^\r1MmDd+/d/>08g6;>'^:1U\u001f>>\u0014f6#9(TѰ臝Dw\u000e\u0010]\u0018۽j/qTyÈM{\\]ۑ\u0013ފ_q3m,k\u000b|V\u0004\u001aS\\\u001a1s6zڌ1י\u0017ӣ vyŴ#>\u00053D\u000f\u0012]!h`?\u0011Utr뮈ӖO}[8:>\u001c\u001e˼&<ت};hVFB\u001dyCx]DFvA\u001bu\u0019:yDgD7\u001c#jnfʯ\u0010Ӗ\"kNkzżr =Z\u0004kCO]JOxV\u0012cz>Fȵ=U\u0011͊t2T8\u0017w(C@u75\u00102ω.\u00124\u0012\u001d>/\u0012N\u0003͈V/\u001dy/eTFW\u0011fɯfOxd\u0015חa3/N׷!oc.܂M\r|{FD7\u0015$/!\u00195Z!Dul\u000e+X\u000fvv\u0011\u0015'_\u0016=7-)_3{p~j\u0019\u0003Zx\u0016Y\u00134C\u0013\nUClw~d5\u001cIJAl\u0010bY?\u001c\u0018h\u0007GX\u000f\u000eaD\u0012\u0015|K#Q;#J\u0004Î\u0017\u000f7n:Z(\u0005\b\u00153\nBH\u0014c?d`\u001c\u0005l.AT\u001cVK\u0017\\_0l\b_Lj*P5˿C)EpVCԿ.4\u0010YEjE\u0003( \u0002\b\"A\b%\u0001\u0003\u0004\u0012\t\u0010#@\u0012#r\r\u0002\u0011A(\"H\u0015M׫XVG+VWZ]gߝ/g|g]ך\u0001$i\tVc\u0002\u0019j\u000fD\u00030!D\nhzG\b[\u0007Cq\u0003\u0004\fn@=_\u0017\\r}As}F}\nns[\u0000x\n\u0004ϫAy9\u0001*Φ9|f\u00109DY@\u0015D\u0004B(\u001eK\u001cD*׌F!.mz\u001e?2a4\u0001;Na1\u0012vk\nZC\u0001\u0002狰oR \u001e#\u001c\u001e ~H{\u0011/px*ٽ_\nLJjٰb׻ͷ\u0005=o:~y_#!|\\qw|\u001c\t$\u0004|ÃQ>P\u0005@\u001d\u0014)\u0010w\u0011usW`Qn2#5h\u0003yR/ף5n3Q-߇\u001b/5\u0017uM\u000b\u0007\n\u0003N\t:!\u0011x\\$hB6&\u0004P(\u0004APo8\u0004.S3\u0005)\u0010mOE\u0014Hd`\\iXf6iK\u0019'E\u000fd\u000bRtv阽';'\u0002\r:\u001a>\u0012|$l*\u001f\u0018\u0011@\u0004zg\u0014!U\f4S\f\u0000V,\f=vS^jR\n\\g\u000b[\u0004ͨ\u0005.Ǭ=\"w99)xOHKU\u0007|%i\rt\fD\u000f0\u0013^y(ewE&:bh\rF\t0\u001a$@@)=Į%Ωs?A\u000b\u001cşS~+[ovlLq\u0017ɥgr\"\u001d2.GRIZ\u0001YEࡄ\u0010c|;+\u0010#vl6Kns\u001bc$\u001bS\u001b\u000fA\nj)0@7\u0005\u000eb-ǮȳCc\u0003SSfz3%쥓\u0005a㹱.#-\u0003\u0019\u0019>J\r;,3*o&\u001ae=d}06\u0004ߐp]PW%\u0003n\f8r r`d0\u0005\u0003q\u0006\u0016-\b=-@Ѝ}M\u0016>*g.\u0019/\u0015\u0019.qL\u001a\u0014'\u001d\u0017꒮\b\u0014O\u0005+I\u0006X\u0001\"\u0005\u0010\u0018) ]E7!\u001a=*nFgf\u001a\u001c\u001bONT\u001dF*=ERώ\u0014\\\u0015>fP陕\u0019\u001c}z;D/*'D\u0005ˡ9a~\u001a5i(akRe\n-D\u0010}/\n=˷Duz|o.5-Bg7\u001f߿f6x@\rwqo\u000e]GSI:mu~\u001enG߶a6޲z1hQo\u001dge!̩R^[.*Kח\u0004\u0015k\u0019\u0005\u0005U\u001cM\u0013/+(L\u001d\rU~\u0017P^\u0005^Z6j`0\u0005p\u0017XWwT\rhu\u001e:y\u000eMt5\u001b2-&bEKh}]m[UM6]e_Q*P+K+\u0006njQ@\u001d\u0011ɵgCe\"y;B\u0003\u0000;9\u0017\bS \u0006w!\u001e!tC}fh\u0002@nj\u000bՔ\u0001UO\u000eguUMbW]CVm7ϐ\u0019\u000fNԱ\u0014\u0015u/\u000f\tD{X[~|\u0019p\u0013L\u0002[V\b)\u0010DB\bwNc=fh\u0006\r\u001erͲ]5\bgm[Gn˞YʆܠRzBN\u0018\u0006Q\u0013H\u001d~T\u001b\nȘ\nHt@Ė\u0002\u0014ZY\bpـp\u0007{\u001eC\b\r|i\u000e\u000e/C\u001dC.\u0016_\u001c-+aNn݉[S\u000e;mŴݭՌV\"0G)j\u001cs23\u001c^;B|3$t\u0018\u0014oL>,u'{\u001dRFj\u0011\u0007+\u0003E\u0010^O?dr7\u0019\fN\u001707\u0001]X\u000f!@*Bw\b]Ad\u000bBc\b\r_ݤ\u001dt{+k/7ZT_ks7\u00146m\u0005\u000fDna-r[;~\u0016\u0011cx|\u0003D_|J\u0016>KˎEћԂEG->\u001c\u001cv8T)\u0017\u000eNв@]n|;)T{s%35q0Ͷ\u000f\u0019m@yW\u0012\u001e\u00105;dd&GyS\u0017-<\u001dD6zvc_֍Yco,\b\u0015dY\u0013b\u0014jm\bt\"\\\u00178\\ۅHM\u0017k\u001eD\f\u000f\u0013Ds;^ ,4\u001c㹼~\u001doc\u0011d\u0011\r8=\rTxV{\u001b\r.\u001c\u0019\\;vhH5mL¯.Cw\u0003\u0010C\u001c׏\u0012ma3>\u0007^gsX~G[B\u001b\u0016Q(e>*\f\u0003\u0002\u000bMCra\u0002xa\u001cyFc\f\u001fxGaw$\u000exKp'\u0002\u0019\u001f\fl`3vog&_$*BM#\u000b|Ʉ@CBZ((\t*.\u0001\\,\\\fx\u0019H\u0014\u0012` \u0010\u0005\u0001X&\u0014c\u001f\tࠇ\bW!\u0006fpU3+l?\u0007D\u001e\"\u0000\\\"\rH\u0005\u0011ų:\u0014 \u0019Ix\nC\u0012\u0017\f=\u0017q?\b\u0005/8\u001fT\u000b籎簝'c\b\b??g5\u0007|M\u0013˾Erb(xS\u0004(\u0004b\nD\bZDhĒ\u000fT\t\u001d/j!8K\"f5SdZ\u0003m\u0012$=\u000fm2\u000f]\n{\n-H\bE\u0007bfy\"z\u0017} ];\u001aҏ|!\u0007i\bү 9ꏨ\u000fbD2wa1xd]\u0000 \u0010\u0011Ԡky\u0018X\u001dz\u0000LVG\u0007\u0012'zB9\u000bq\u000b\u0011h(\u000bF\u0011\u001f|?b2\u0007\u0003 ?ɜgfn3\u000f~_r\nB,\u001f#dX,T\u001c\u000ezG\bP\u000fA}1a4\b{W#\u001c\"f2ς友\u0011\u001a#; @v\u0007\u001cȨAKH?\u0006\u00010\u000eq}\b5H\u0016p\u0018vE,UO\u0003\rɯ)\u0003\u0001cI\nn\u001b e@t\t1W͈1Ҵʀ﫧4OmbEۄ?+[+M:VHiPv}>dj3q]3r57`\u0017g0o/iK9\u0012\u0005\u0017XߎM9\u001b#sdkQ\u00115\u0013nBN\fy\\8\u001a\t\f<;\u000b?\u0014QB\u0011+\fy#p!\u0004\u000fu\u0012N\u0002\u000e\u0006x\u0019ʶ\f[Ÿ]\f\u0016X&wg\u0012<%ݫ:0/<8\u001aS6|n:\u001b9@틼H뉸Axh|KD~F!ZS4\u0011.\u001ay}\n\n\u001f|\u0006&\u0012t3I\tl\u0005}#fr+Ȧ0k4f,9nD$s&\f\bJ{jUw\u0005\u001fQ1\u001ek\t\u0010n\b$o\u001d<.\u0005\u0019\u0005x:rVȖQ\u0019F\"\u001bvIv$\u00165\nJs\u0016t0k울\tNe\u001dNEO\u001cU{JX\u0002(\u0011 Z\u00000\u0002D]\t\n\u0000(\b\u0000ަ\u0010i\u00010E&p\u0002JהF\u0002ߍyǷ\fʣl2\u0004v2&%ݵI ť3ɵD\rK%\u001a)\u0015^U\n\n/\nEs\n\u0012\u0011\u001b\u0017!Bh\u0018`\u0005\u0001/\t\f{o.\u0011\u0016\n\u0012c2{\bWT\u0017K\u001bEV}\u001d9{[I\u000e\r\u0019\u001crU:]M/6\u000b%}\u001c_\u00167[͖7[|\u0012Ē\u0011C_dD[\t:\u0007U\u00027\bJHu!ܪ\b5*5\u0015L\u0000Ne莖˜=jС&K<\\YH)ʨ+d\rnQnz\r\u001f1!\u001fY*bR\u0010Sv\u001a10x\u0000\u0011{J\u0002.7[$5;\tלvU\u001d<\u000buS\u0007Tbt<\u0005%7GEϒ׳dYa$8\u0007̯~Lđd\"4\u001d12D\u0014\u0014\u0000\nX\u0001p\u0014;O\u0015\u0011눠kX\u000fMaщԭq-5ǷUWFRW%\u001dT\u0014\u001dVze\u0014RkY\u0012E;')O'̝{/!\u000f\bs\u0011[Y)(\u0004J\"\u0015j\u0001&\u001a\tp\u0004\u001ak\u001c0hkZ1i8f\u000b\f.ZU*+{H˔Ԥj\u001d<\u001b\u0017|/_|b\u000b\u0011+.\u001f1\u0010]\u001a\u0014\u0003$[=gp\u0006{W#vV\u000e\u0012vYB{>bc'ٸQ9jU\u0012#'!@jYR.:S%񫚙'+\u0007|*'8\u0011\u000f8\u0011\u0015|\"*\u0010;R%S\"\u001ah5[K\u001a\u0019L\u0001q\u0003\u001bf`34\u000e&w3T1Lz\u000e\u0015-#6-.Y(l5+ȼ&WdC#-\u0011\fn\nVa\u0006#Fp\u001dV#ZX\u0005+*_ͿE\u001f{W\u0002p\f\u0019`\u0018\u0002`\u001b\u0000#6ფ!ly +@\u0017N{S\u001ds\\»JC:՞A=q;\u0001\u001d\u0001m\u001aAԣ͈zL(Auy{\u001eoq\u0012`\u0012w0\u0007\u001c@-vвu\u0015\u0014q\u000f1Q\u000b-q/x\u0013l#GN\r\u001d\u001f\u001f*v:s9>Վiq\u001d\\r@\f o/\"s;\u0011ٿ}52\u0000G\u0000p\u0007\u001as\u0000\u001dg\u0001\u0003N k\u0002dӻ\tiWR\u0014X0o\u00163\u00199jUmW;\u0003'2w\u001d(\u000et\u0017\u001dێLݒ\u0003c\u0013}\f9. \u0017\u0010ra\u000e\u000f\f\u0000\u0000\fu\u0001t\r\u00004\u0000|$@M\u0003H3\u0003v\u0010;\u0010b=IQ>as7\u001e[\u001cMΦ[sf\nfjvg:`Kږ:du\u001eȎ\u00151{\\E+WwA'@?@\u0013ίXΟ\u0002H\t m\u0000\u000f!f\b[\u0005\u0017B\u0002ਞ_\u001fl쫏^'1)\u001bi\u0014}g6Ky+wVn\u000f\u0001|\u001f8x\u000f8]M\u0006\u001dh\u0019\u0006\u001a\u0007_ο\u000e-\u00113\u0002'\u0015p\u0005C\u0004\"HvY(9yѡY&/J9hZru3W/\u001c~\u0011,=A}ny\u0003\u000e;P\u000bg\u0000\u0012\u0002D.\u0000\u0004~\u000fg\u0012ЗL{\u0012(m# a\u0011\u001e!:\u000b5px7?\u0019\u0015ՙ\u0001Sa20\u0000\f\ff\u0018`F\u001aP\u0005\"JQ,X\"q%Uc\tjt\u001eE=.Y{u\u0012ƵG\u0017\"\u0018%(\n!\u001c;O}}'~$~0Ofh\u0007#v^R+uBW\u000be{;\fF;\u0019m_ \u001ax(6Q}اD\u001c֍\"j)]\u00105GPps`|(\u0004|H\u0013?\u0013-\u0005\"\")bϏ߈5X/v~\u001bnH>6J-\u0010߳*\f.C4'DD\u001e\u00108?(\f\n\n\fА\u001e:H>0\u0013\u000fZA\u0017rCO\u0015Y\ny\u0013J\u0004\u0007L\u0012X R`\u001e\u0007Ev%,M4/q-T{cDAD\u0001 3\u001d8Ӆ㡽.Cw&\u0001]m\u000fqm{w'♯E^d֬\u0018QSz\u000fɫly]jyh'P=9]}GK4wV{Ju#qg|&\u001exBSFӉПHD1\u000fv(\t\u0001C\u001ejxm#TFtfNLPɮ+\u000e( \u0003\u0004\u0010}߆}f\u0018\u0010\u0012\u0017DTD\u0014DYa\u001f\u0004\u0006\u0018Ve\u0013P\u0016YM*X\u0002&FM0.59Ѵ1ihKs\u0003\u001f\u001f޼[ą3r\u000b\u0018{\u0017\u0005\rʏ2hnڒ۪1Sb_ǯ*Ҫ=RDna_Y9sMF\u0014\"\",MB0R߯\u001a\u000fi\u0002PQ\u0011t\t\u000b&VX)\fwj+\\ټwIl徼Tʜl~Yv)(NBQj&\nS(Xla\u0016ᮔ^\u0012;4>#80Pk\u0000=uL{Ӽ/xE}ZhB\u0011g./c$18%#p0U$MK]O=O>d(NGQb.\nw`1JD}\u0006P\u0003:}\u0000'i\u001bh`A\u0001=hcZ\u000e\bU\u001b4u\u0014\fkbMeՉV9iҊ\u001c~-FX\u0015_r'N>\u001b+\u0017+D\u001f\u00178\u0018E;\nQ\u0000\u0005B`\u000f4\u0007ԃs5ԃz{\u000e\u0002vH\u0007[C\u001e\u0001je-ZEM+\u001bc\u001b-$u))Y\u0015$TzU7\tUxm\u001c\u0013];xs\u00056pk\u0019\nbJs\u0000S\u001f\u000b5\u001aPH3@/*Ʌ.3rev.+\bk_ٶ0\u000eӤ{,wdh9\u001e(w辩K\u0010pB\u0003r_\u0007:\u0014lE\u001aX\u000bz.,^.\u001a\u0007\u0018Vô\u00036\u0000T\u0007~GK5=\u0011Z)Gv\u0013Mw[n̳>\\\u0018Q缮kD{x\u0005v\u000f;a\u0007=\u0019\"\u001azNϤB\u000b4\u0013M\u0000C\tr\u0004f\u0000h\ra]\u001d\u0001';m$gxF\u0006[b\u001bF\u000fl\u001c6_7 o\u0017\u00107䴺\u001f)\u0015\u0011AU輺\u0003ɡQA5h\u00008Az\u0014v\u0010V,\u0003Ns!e\u0014L83\t\u0013Gx*Ng\u001eLбB㐱\u001aUm\u0016\u001e\n\u001c\u000e\u0018k\u0015poo\u0018ȱ>^\u0003A\u0001wP~1?O\u0000\u0002H\u00041Łi=3\u001eLL\u0000{\u001aյ3\u001bOǨޥzZtnT!\u0003ACӷyFsh\"D3\\p\u0006-\u0016Ds8I?D\u0004M\u0000\u0003y\u0001`%6U\u0013\" l\u0001BgE\u0010\fb eJ2L^U\u0017+\u0015+fMOe?Y-k7g]ew+\u001fb\u001b\u0007\u001d\u0000G)F\u0001)O+a5\u0016\u0004X\u0006s\\3\u0006\u000e )\u0002ς@x+\u0011܊f\u0015֟btRk(j/˔?\u000b\u0010'O\u0000DT\u000bup~\u000b\t\u001c\u001e`$\u001clF\u0004򙔱xV2e\u0018\u0005ы,?xO{*PuAo_t?_\u0001#?\u0003\u0004\u0007%7j`\u000eX~\u0003|0^\b@0\u000f\u0005W\u001bANx絔Ahieޞ`og?\u0018hΓ|9g|Ht7\u0000B\u0000|\u0002\u0007{\b`\u0002'\u000e\u000b\u0006\u000bzh\u0004%h\u0003p\u001d4\u000740\u0018p\u001dpX\u0005%B\u00050H1Bo\tF\u0012ʗRQ>=\u000e\u000b\u0003X=\u0005Q[LɅ\u0015Cy+)\u0004hEˉ\bH\u0000\t#[\b\u0014!\u0000`\u001b|E~\\BAYpS\u001f\u00008RB7\u0006(\u0017\u0000ˉ\nro\t\u0010}bL\tx`B/\u0006H\u000fb\u0007\u0000͇C<\u0012hƠ3̕A#\u0001z\fjAM,H`Z&)&5t>2L$U)}~D^\fK\u0003K0hȠ\r]̝ACo\u001e\fl`\u000e\u0016rI\u0001$\u001c!\t2A%r|IN\u0010\u0016eJ\u0005\u0013vv\f:2hOZ\u0018\u00071[•XB\\RJj٨B:\tBw,\\'u}GEugq\u0000S\u001dF\u0010A\u0010\"3\u0000\u0001u\f\nD\u0006PA\u0005d230\f \"\u0006,\u0004B\u0014K\u00045Z\u0012WcM\u0011=hbY-b\u000e'su߻}9(zy'V&q_ Nq\u0019\u001b\u001a%]ev^Hi\u001ehde\u0012\u001b-r8hQA:'hE\u0000\u0019\"[|}mqBLb?\u0011ǖ( zŨ\u0018-\u0001,\u0012\u001brw\u0016(\u000be}\u001c\u0007\u0019\u001cow\u0015?$kxo%\u001d7W\u001d\u0017C\u0013gҋ_w?=߷{'+E\u001d;\u001c\u000eoKQܒ(['e\u00068s21\u0001E3fNPxpz\u0010\u001b]8oW.Z\u000b?Y̬\u001b\u000bY\u0011\t\u001e0\u0007\u0005/2]\u00057\\\ng\u0005'\\e\n\u0013/p\u0014@w\u0011$@/#@oZP/^z~>+]}A&\u0002ݙ\u0015;\u0006U'Eb\u0019;w>3\u000e_q\u0005\u0013)0JƧ\u0015(:@38]z\u0014~@Iw\u0001}҆\u0001<\u00014\u0000{~ެ\u0007>;ܛs\u0015\\Z&Uٳg7\u001e\u001b'dY>=\u0006x5qχ&G<ޚ~f

\u0017#z}b\u0018!\u001b\u0003\\ \u0000\f\u0019\u000fC\ra\tZd\u0003C\u0010_E\u000by\u0016\u001d\u000fN68\u001a=qh~y\u0015&\u0003s\u001bL\u000f\u0006?ݢ?`xOn>A]gw\u0004d-Mw\u0000N\u00126]\u0014V\u001b@\u001fA\u0000`Wal-\u0000\u0006pM9\u0005G2p:ҋ},b>H\u0014\u000e.p ,ݨ?$Ev/6߹r{Z6A[K:K7\u0005]\u0010`'Q\u0016k\u0016ԱO/&\u000ef~e%<\u0012\u0007疈J\u0006GT؃q\u0001=ѱ{#4=\u0002]7n\bmtۯ\u000f6lM%YK#٪w\u000e͡hOP\u0018\u0015c8\u0003\u0000O\u00007c\u0001q>\u0003_'d$8,d\u0005_۝P=>Ұ;.AԵ$lSlEGtmMֈ6\u0016eY˩1sC9z\u0003:N\u0011(#\u000e5\u0011hW\u001dұ0\u0003\b\u001ee7\u0000gRYp\"\u000bS'g\u001967c\u001a{g7'upKJFu=1Ŭ-![ܪYĕ6/Yn\"UV\u001fѩ6̥2+yy]7Li\f:Ƣ8н}I\fڍ\u001a0۔)oS1ņ,\u0003؛m\t;s䬞l/^g\\Pu1$U)&uMCR.־:acE|sejkQ)Wjvţ3q$2\n\u001aÍxA\u001ae\r\r\u0000\u0003\u0000Z!3|gVglnG^[΢\tDY\tf\r\u0019itMuZ<ʾ$ɱHѩII'ܴI7r/Z52ĉȴI0\u0016.\u0000x82\u0007LcT\u0010e}\u0005\u0000\nAO)t\u0015X\u001d6eiʟPj=\u001aVٵuZaIBC]U(ReS*,˶I+-K\u001c\u00125;\u0015w01E]#.BdS\u000e\u001dc\nPF\u001cF\u0012\r9P\u000fg?\u0003\\N\u001b\u0000\u001aay\u00054;ʛfq\u001b\u0004\u0005+\r\rFuj,ĚqҘFYdNʊmLXŠKh\u0005LX9:RXU\u0000[<^H}\u0000ݍ\u0000\u0000\u0003kW\u000b\u0014J8\n(8g\u001a6NZ`jNmzN\u0000?f`af\u0000\u001dn\u0002M\u0018P\u0011\bEESkٺn]6eyZ(*X\n\u001a)JYY\u0012\u0018ػ\u000fہΞ;0\u001c\u000e}'MZB׋ǽ2-c$)nJ\u0018jG%W?ō'=v\u000f\u0017\u000ep\u0006UB`\u0001\u001fJ56<ցYk\u0007i3d\u001e^S`gꪉ~E+߷bz\t+\u001e\u000b\u001e|NX\u0011c.\u001atsȥձ\u0005K\u0016,i)X,1\u0005$f\u001b\u0012=baoy-~\u001eKU^\u0012\u001e\u0005\u001f)5cFi(\u001eޔmJצJG\u001bxiqoM\u0015nx$p̆;\u000b.X$lhIix^IUDnIcDܵ\u0012Z\"sVIdގ\u00075^u+7r\u0006~v\u0013'\u000fl3`Jy\u0000*qEX[Qsl$S}Fna\u001e)kֹ\u00019[\u0017V̭\u001f3ʮ؇-%$}0=5P-gť\u0001ʁi\\&T\u0001wWQX\u001d\u0018J(W\u001a\u001a\rwݣw\u0015y\u001e2df\u00193]/\u0016ӪKR\\;-]\flI6h\u0004\f)\u0003wH\u000ep\u00068_\u0005\\ɞ\u001e:\u0012\u000fP;`\u001eyVCNd\u001bQ7F׍j)3u\u0007\u0017{&կro7$\u001c1T\b(c1f`6ɝ.`2Wû\u000e\u0000ùf6h\u0018\u0001\u0003Xt$\fG<\u0006gS\u001e\u0012Fc\u0013\u0011wA\u001eUQ˴2-Z-\u0016~ˣQ;\"ijro`R?\u001ePTY\u0007@Ƈ& c\u001dO\u0019\u0011\u0005!g\u0011|&\u0016_$#%\u001b;`?;\u0001}MCO\"\bh-ݰ}\f`;+BgDi#3~\u0005n`\u0006k/b݅\rF I\u001f\u0003'3@9=\u0002.a\u0012\u0000k[\u0018,m03\bLv^\u0018NOй\u0000^6Am?t\u0017uނvU*\u00173N5?\u0004ev\u001eSO\u0000\tHf\u0007\u0007l\u0017\u0001o\u0015|o\u001aa1\u0014:w4;\u0011pP\u0007A\u0016\u001c7 -`s̟ɹ\u00172;ك?e[V\u0015`'`\u0004\f\u0000x@7\u001fBd\u0014NqL9ć\u0002ᇡ\u001c7\\.,P.W/{rg̎\u0000\u0004\rX\u0000>\u001d̽\u0006o,v$'ehB| \u0010C\u000fG\u0012{\"$(C\u0002\u0010 i\u0012J0~O\u001cz\u0016Jclr}jO\u0012][B\u001f\u0016\u000b\t9 <9Sb(T/yf(ў:-TDA\u000e@'/R'\u001ayN[ߛ3?;nD$_\u0014}\u000eš-&¸P9U^x<~4^\u000f.0#;ߟi%\u000eG\u0011\\\u0007\f)P\u0012\u001baI\u00176Re١\u0016Ԫ֏\rk괶\u000eMM6ѮAbN} :F\u0014\u00119U\u0012rꧠǕiE`_PKuf\u0019T\r:kA+i_\u0007\u000b!7!q6Tt-? \tA$b@k\"q\u0000$>\u0019ǫ\u001eP\u001cZ%vٱDX}ب]ti\u0017\u001c;֨ڹ\u000fS+\u001eD7Lj\u0018:\u001a##ݢ{\u0001\u0001-T3$88t%|t$\u0015ˉWӵ\u000bki-Η=>wqڹ\\wYss\u001fsy6%6{6&]jH`\u0018T$>5\u0012@\u000f| q4Ay@+#\u001cWӝt[\u0006ZF⋴d\u0003ډ\u001eS5?gcb)+\r\r)\u001b\u000fy\u001fLeKgMi4\u001dHm5M'UvSUX*i\u0017IX\u0010gk{YjveVc5\tSհ|w\rc\u0002e\u0012my\u0004U\u0006Wo5+\ro\u0012\"\u000e\u0002\tJ\u0012bZE(\u0012 K\u0010\u0002!@k\u0013\u0000@\u0000E(\u0010޸junkn۱vvt;ad?=s9s\u001e߰NJbMH\tk\u0017\u000e)\t^\u000bك{\u0006x\u001e\u000b\f\u001fs%'\t\u001e0!\bn%\u0004&,%\u001f^JR/5|ϹR\u001a3\u0001qS\u0011։ةPG2{4!xW!s΀e$\u0014\t\u0002k\u0015\u0017g\u0010\u0013\u0002|¾Ct\u001a\u0000+J\u0011\\V卵WI*9}V8=0MT\u0004L$[ƒۘI=!CC\u0013Y=2/.H\u001f]r³\tזDظT\u001euY\u001ac繥ΕAt_\u0007f\u001bMM\u0014tfv<\u0006gTF0즎\u0016Ї\u0018yj^]w!S[lϩ\tmn6gu\u001b4Ca\u0016ͤ&s>*\u001dIe#YBCDHYC\b\u000fB\u0000>9Ήװ{^.\u0002p!g\u000b0e\fb\t\u0014GP\u0007\u001d5&0z\nޝ,\u0002}`k~\tI_\u0015Zȭusf털\\;')Yh?P[xJ$\f\u0011 |s×jߢ7\rA\tR7\u0012\n\u0002`L\u0004RʢܺKeM\n\f\"]`Ȭ3VV\u0017s͆v~YQaIH?+)/n(|+)\u00131\"4\u0000#Uc\u0016p\u000e\u000fу.\f{F\u001f\u0006\u0004[UQyнŜX[W]_]j\b6BJj9%m|cqP4*\u001bHt+\u001brޠ5~#\u001a\u0016\u001a0\bt`\u0016\u0001\u0007aB\u000f\t8Y\u00030O0{\u000f\u001cͲny\\\u0017VQS\n(\u000f2UXEj/\u000e-\u001b\u0016唞\u000eה^dޗd\u00053MD1\u0011AJ^W%fA\u0011=X\u001c\u00014\u0007\u0002\u0005By#45Zѫ\u001b\u0019\u0015\rޥ~E@C]\u0011S_k\u000eͭif\u0004!azSz;\\Yu\u0017:\\YHUITf\"P\t_]Axk\u0019C?4\n`Cz'f,@\u001c\u0005\u0010w\u0001 \n;kW j0\\\u0014Ž-nؾ$mˉuY\r[uMeW/ة)Z\u0015x\u0011M*\u000bu]x\u0005pN\u001fA{&q\u000638\u0003;\u0007\bp\u0005;\u0012@57h\u0010~\u001bD@t[\u0000ۛ N\u0004\bD\u0003n\u0002\u0001^>pW\u0003\rBCȃz\u001b`\u0007uP\ty2cc\u0000}8\u0016ܻy\u00013itu\u001f`\u001d\u0000\u0003\u000f cO\bx\u0014\u0000\u0004>\u000e\u0015\u0012\u0007>\b\u0000ޏ\u0011;x}~\u0006lFຕ@\u001dCq\u001d \\\u0016\u0017֥)\u0005\u0013bJr:ɣP-g<\r\u000f<ܗ\\;Jܖᦼ\u0005Up8^E'\t霽:\b'\u00078\u0001^v\u0010Mm -,U)Q٬jifM~/\u001b\u0013-߿\u0012-4˩ŸS\u001d۟*p\u0006-lQ犓|P:\u0000Ma(UOUϰfRn1MPm6MWf7\n\u001bl0Ԭ7m\\keYb\u001f׭Vh\u000b%? Z+js\u000el\u0012gXgz\u001cj\u0011\u0005~:J[EJ\u0003,6\u0005\u000ePn\bLW\r\u0018.\t\u0018)\u000elڜk\\]n^bԼfy\\d\\h,7W\u0016\u0004\b9\u0000aSs\u001f\u0004\\\f\u0001Nq+H\neu\u0015-\u001d??;w\nWtX1QcJe\u001djtȴ*\n\u0016\u0006OY\u00104K\u0017Th;7h.?~vP}^P}n#\u0019~zБ]N-:3.mK\u0019v\u0005ʺ\u0000{:+=TFiXC\u000fEqYZ\u0019\u0011X\u001a\u001e,\nS\u0017v\u001ffU\u00106z\u0017Y_L.4W\u001b:~Frǜ\r!{v\u0014ziBЏ\u000f\u0015dO\u0019%\u0002\u001f⹷\u0007\u001a7ubM7gjHwP,,ΏL떢u͌lsdvq\u0014\u0010);|a\\N\u0013\u0011wY\u0011o\f_G\b=9\u0003\u0011\u001c\u00037Y#Y.{{3~,K\u001b`E\u000f=\u0016^&W{^V\u001b\u0013ocvJ4yRp\t}بR=9$A_ٍCf\t=s\rc;\u0015eH~kZL\u0015tN\u0011\u0006r\"}zpp\u001bpc-4CJbe\u00126%%\u001cppj\\&\b#\u0019\u0012\u0013}\u001bYI\u000b%\u0019)֘ꌉ!;_\u001a3\u0016T#R4\u0019b\fJIO\u0019d\u0007e\u001e7\t1P,,.V:,U\u0001\u0015\bH\u0005A@\u0017*`-k1X\u0005b]QQD\b#UѱrԊ:k+ڙs@wŤ,F/(GFWύ8;jSxT\u0007QWc(a\u001f>_#\u000b\u001d}xk+$|dm\u00028\u0002IZ%\u000fBN(If4-yYrR\"!1ba\\eLBUt|M,9\"\u0016V\u00186:p\fkv\n A\u0018>0^舶K\u001eg\u000fų\u000ef]\u001c\f޹>-\u001a)9;\u001cr=$eѹ~Ȝ\u00199a\u0016\u0011ّʰ4$Khz:\rw=}lIV\u0003|\u0017(fYb\u001a.sFx\u000b<%!e\u00133˦\u0002˂K\u0015Q\u0016~\u0013-'-Vy\u0014[M(Yc^IW\u0001ؒSڎ]*lH!)\u00106=\u001cg\u000e\u000e\u0006;ؖm^\u0006!I.I}*$\bBP#\u0002 `hKWjlҪP3yU\u000b\u0015UeXxU\u0016YRzVnQyTWW+>\u0016j\na^c\u0003{s\u00132|\u0005s@鎭\u0000W\u0003U[`\u0006\r|7q8P3\u001ekH̐\tY I\u0019{6+1n2w55w1lmxk:VXX\\s;\u0002}FZ:K+* <\u001am\u0002o\u0001ԪYG]׏[\u0007\\?\u0001Mx\u0014,\u0019i+q1K6HVȆjdCL\u0006N\u00062\u001bT+䃶^\u00037τ={\u001dtW\u0005\nM\u0000Do\u0004fm\u0006\u0002\u0013\u0002\u0001]2\fkPO\r\u0006\f3\u0000C\u001e\u0018w\u0002\u0006ǀPosc\u001a6.C}$NK\u001cE%q\\[H\u001dv\tl#z\u001d\u0002,z\u0017\u001ba\u0002\u0002\r˞u?0 \u001c&5M:0h`<\u001ec=\u0016F`Ӓ\u0003rXBz\\U3X\u001d\u0015>\"$d382;s\u000b`. \u001100(л\u0005в]:!e\n\u0016mv0o\rE\u00102\nN?!k\u0000vN}'5\u0001) i{M'܋\u000eH\u0001DrA..\u000e\u0004i\u0003T\u001d\u0005\u000f\u001a5/\u001eZ\\\u001f\u0010\u0002/\u0017_\\Jy\u0019C2h/`\u0004pB/뭐yO33OW:\u0003\u0018赦;X_\u0012*8kx!v\u0004\u0006\u00027\\[cی@77,]N)\u0015KOgͣ\u000fp\u000f4\u0003\u0006x0mځ=jz\u0015/ȏ\u0006I~\"r\u0004~T\u000f<\u0007<\u0019\u000e\u001f/qC.נ(++7&F\u0005\b,(,ȲܖEv\u0005vrY˂+\u000b\u0002\u000b\"\b.\u0004\u0014!xC\u0011Eh&Fmc6If:i:MSM[\u001bvڴ}z\u001c<_9y\u001f>|e\f>X6\u0005e\u00177\u0007pmŕOK\b\\@\u001f$\u000bd\u001dXqu,xF\bVe\u0015\n*\u0015U-]\u000f)[kkݵMp=\u0003\u0004{aj1d\u0014r\u0018r\u0010r_w~ko7CfC\t$r\"CkK\u0002Gm\u0014o\u001cWk\u0005qKp/4\fn\u001b\u001bRZ\u001e.GRZpP\u00159E;}VC)g\u0014~֬(b}Bq}Lq==\u0015WΑHH둄CH\u0004\u0010W\fׇG1\u00007r}\u0014G͛`!:\u0011)3aNi(-)>)wf\u001di^Q\u0010g2z{88w}Hca\rkl!M\u001dw07ߟWЧ>(U\u001f\tQϊ귙.=C\u0015ӞOQ[2\t$\u0013\b<%b޿{?@ωls\u000ec9ʅ49Lf\u0004øv33\u0013\f@f\u000ekזs5ތF~OF-L/jO\u0010J[>})iNؕN\u0018D\u0004\"BW\u0012O_z\u0005p\u0013}b\u001e0L\n&tR\u0018ݱ\u001ap@\u001fGt>ի/`wg[]6^\u000eg@ێ֬@wV?Ӓ\u0017t3Fݼ^wKZVw#\u0011ơ#\"$9\u0013p\u001c7\u0000\\G߷`=\u0000`\nci`@J\u00180C1\u0016\u0018)Q0󊸞<+ߝ[\u001bВ\u0012rE\r9{NÈa\u0018ޒW\u0019ޕ\rm'2H\u00101D\u0004>\u001bO1\u0007w\u0000W9K\u0000(D}7\u001f\b\nA)\fiN3X&\u0003{m.,5\u0016V\u0005\u00174\b\nZE5=!8)\u001aAe_\u0006\u001a\u001aH\bSGD\u0003瘃[xqz\u0013\u0014~\\\u0007\u0007__\u0000z_Β\u0010hlViI]lvcI>Yb9Jl\u00015N-,+̃RaYLPZIXn6\u0011iH\u0010;\u0003\r\\>b\u000e';(}-ügyQۼxQ}z\t?j\u000fXxc^.=.vv)j\u0003d\u000e\u0002\u000fҐ0@+\u0010w(\u0018\u001dRV, Ư\\2ZBm\u001a6\u0015^V\u001e{\u000e\u0012N\u0010r\u0005\u00171糨{\u000f{\u0011i'҈ߕ>\u0001j@k\u0019\u0005\u0000<Ƀȣ\u0012P\u001c]\u000e\u0011S!\u0010>\u0015\t\u001bkjX?7vy@E}eaO\u001f\u0006p}P\u0004,\u0004\t\n(q]ՠƂ\u0006\bADET,\u0018NPX\u001d\u0018h\u0004\u001d{,G$1qu]\u0013{X\u0012ۏ{\u001d@x\u0004gygΑڛ%_>`Q2l]f(\u00102C\u001b/)멷4y赌A.| b38\u0003\u0016\u0003~Z9P\trx\u0007ë;<+\"Q1\u0004\u0015\u001fír\u0012\\\\\u0015p4é\u0006Up,\u00022!9V3y\u001fLYǻH?\u0001\u0004RO\t\u0010VF*\u0003gS݀c\u001aju#\u001d`W\u001bDak2\u001461ZCcIڲ\u0001*K%\\@]+!\u0002=\u0014b\u001e\u0019ԝC݉\u001dEݸr6ԯ\u0005\u0002\u000e_\u0003ȠAV\u0000\u0003h\u0003\u000e\u0007\u00116#G\u001c\u0003deYPV:\rS^\r\u000b\u0005\u0002jO-\u0005Pw\u0018m\u0018.\u0001߃k=?\u0002\u001c\u0003CIl3\u000eYw\u00018ߕ\u0010\u001bF6e\u0017ل\\dikbR5љ\u001d&+\"CV!V`z\u0005\u0001m\u0002DQ7\u001b\u0000\u001f+|\u001c;\rR\u0002@.\u001cWtll]>\r\u000e\b7 Lb\u0011\u0002|II}g'&w!h!y6\u001e\u0007\u0018N(\u001bF{;Q׋\u0000]# D\u001fuOrLh\u0016v/C?[7\u0019lO\u000b1yI#_ҐW\u0016\u001fh\u0000\u001cv\u0012\b<\u0003xռmּE\u0011\u0017xD3\u001a\u001a=\u0005桍i\u0017<,\b`\u0005!\u0018Pq\u0005k\u000f6@k\u0004\u0010\u0012A\u0006?\t$#d\u0019YM6\u0002RDJvRK!u/+~xI!쨭Pp\u0005W;\u0019H32$t䐍d\u0013ur\n.\u000f\u00182i.\u001e'WG\u0007\u000bƙ5\u000fH?2|B>N\"u9Rk\u0006C:k%2SVo\u0003>~\u0013C\u0005G7A8RWm\u0007!\nGz\u0018jXjMf\u001a|tX@Tjd\u000es\"@\u0019#\u000b~I\rp'\u00164q7F\u001f \\hK_h\u0019\u0013ZG9&ۇGx}Lԙ0&\u0018H\u0015e%rM8O_\u0005ŠS\t8tZ%#R\u00069\u0005SThgG8\u0017\u000fA'5qU\u001a˲h%|:b\u0011N+qJ\u0002'98̃UYê\n4jpHՀ&|W2c\u0004jAxQeN\u0011W^/'\u0015\u00157~}\u001f6}pV7\u0018lGX\u001c3`?\u000f\u0017`8n\u0015sW\u0019u2:AC=84a\u0003T9F@Y\u001bBz7ˈn.yJ\\C;N;tQw\u001e\u0003ð\u0013ԹG\u0014T{$a\u0002L\u000e敃*|Tx\u0015{\u0007J\u000f\u001c\u0018HfKi\nIA3\u0006!!Z=k,\u0017\t`;孁\u0011\u0007Pg} l\u001bʎcPR(bdl\tH\u0002VJ\r\u0000T\u0018X)\u0007Iy'e~LY֐՝F\u0004\u0002R\u0006K0\u00043O\u0017\u0019v@ol\u001c=P\u00124\u0000[\u001bGas8\u0014\u0006OgHy!s!)\r!!9!\u00055!U!쐣eO\u0015KC\"#TțY?]\u00038iG,=c~3XP7l\u0016\ba(\b<`\u001aG`q8AZc\"[eLe\u001b\u0017ʳƕLFEq2ݸS^\u001a~E\u0012X(\\(I\u000e\u0017\u0016<\t\u0013ԝn_>|r8n\u0007\u0002U\t=+\u0014L\u0011XcFie\u001a%-7e&2Lt\\E)EjZL1S-0\u0017FlSϏ8gj1=6\t,P\u0011e\u000b\u0011s :W|j\n{Kھ>X\u0015\u0019\u001eX?\n\u0019#e&\u00125E\u001c\\\u0010\u0017\u0013F3+Pydvf>6#\u001fhE\t(\u001a)Tm(O\u001f|ǧJx\u0014\r\u0006bca@OdFwƒ0XiQGdcNR̎L\u0019NNγ\u0012]\u001cmMV71.!Fh\u0013*a`+\"\u0018\u0007}cc\u001cbuX2\u0015qH\u0019\r&̏\u001f(͍͎\u001f)K\u001f#\u0019\"q4!SR4Vh\u0013uGEyafav\r.D&葨(((\"\u00030\f̌\r(\b\u0013\bqh]\u0010\\\u0012Q0.\u0011\u001d\u0013c\u0012Mh\u00184rZ=&Ic\\kmm&A;8}}yIirj\u001dIjI4j{'JxU?3\u0007~F\u0007[6a\u0012>\u0019(Ѡ\u001f\u0010Ԧ\u0010*CPnH\u0012\u0016\u0019\ft$=WV^\u001cPVOW5\u001d\u0016Mߡ\u001fYgMYHc֋*^TZRES.q\u001fa\u000eQ\u0005ؑ\u0005lZVu\u001bd\bD9TfCi*L\u0005iPlJ\u0014N]Y(_Yeƕjq&˸KΘqZqC&#CT\u0019\rҏ}mf`69x%RuԘ\u0004TfbK0ʬcQbBA>dbJx\u001ey\u0016h\u0007I%){\u000ers\u0000~0\u000fAZy(R+‘R\u00119HL\u0010\u0016T\u000b\u0016I\\E4L6-U\u0014\u0010]ު^W\u0019Y>J\u0011\"r,\u0013\u0003J\u0013B2`y)PK8]LWA߳\u0004H^FB@̯}\u001ea瞂hĺ0ǝ\"ĸ3ndX\u0012宖Ns/nO}M><<P{\n\t~\u0019\u0001u\u001d@\u00177\u0003\u0013hYGo\u0007\u000b\bڥŠ\u0001$\u0018\u0003;Fc@G8\u0002;#\\<өG\u001c]\n\u0006\t<\u0005M\rhw=n\b];G;65\u0003+\u0014P\u0007`\u00130^\u0001ہN`\u001e`~\fj\u0016C\u0003\u0010p(\u0018C!EAe\u0003aqC1}\u0002\u0013C\"?\f6je6ր\u0004v\u0003\u00131.Ao\u00028]@8B{|\u0010a#hB>n~psyn\u0016u\u0011\u0017󘈿+2\u00077ԝXg\u001c\u0002&Qs459=@{\u0002\u0004?0#\tpZM3lF{p3,?gyٟ!a{(pm>/\u001cд.d/`=\u001a\u001c\u0001fC70\u0004ԧ\u0001'\u0013J\u000e\"\u0010H5K\\\u0015~¿ƍ\tb^?EnD|B]\u0007k4\u001c\u0006R\u001dCI\u001dX=\n(z%-B\u001bR&kOm\u001a\u0001?r\u001dw\u0018޸\u0012p0\u000f>&\u0007?62\u001aj4\u0017hG\u000f\u0019\u0007LAIþx\u001bq\u00071GxP\u0014R*Ǎ+GsMԝ\u001aPS20l<@\u0011\u001c?F-5Aո\u001e\u001e޸5Zx\u001dWXwq+0\"<⢤MT8UK\u0003Ʊs\u000e\u000bqW\\\f%u\u0012W\u00157hZpYӉQ\u001e\\ňv\f\u000e¸C8?\f΍3\u001cn&<ĉId\u0015GoN~\u0000:G\u001f\u0001\tӊx0n\u0002\u000611\u001aW&%atr\u0016F&0-\u0005\u000b\u001e_\u0017NI~\u001c\u0015G\u000fH)\u001c\n\u0001\u000e\u0006\u0010\u0007^\u001d\u0002?`ST!\b|:l\u0016G\u001c0\u000e\u001c\u001cV#ӝ84\u0006ߛш\u00033۱j웹\tCv`p\u0010>ݳ10\u0016v%%U'8V?\t_LHjȹ\u001c{<\u001e3&̬)8>'\b$r&cp\u0003{\u0016T`:\f\u00045cgP'v\u0004ö~ak\u001e?\u0017|^\r.l\n>/څCք|/\u001f@\u0007܎\u0003FcyG9\u0016\u0000\u00162\u0017\u001d\u0016]ұcq6-.Rl\u000ew/#\t\u001bû\r\u0011º]bO~qui;\u0015\u0019X\\\u0019/=R}F4\u0010XLk6c9\u0018\u0003\u001d\u0018\fb r&G/Ė\u0018\u001d$W|ٱVW.jձ*]إ[/vI\u001d!-\u001a;*ޕb$7SjU\u0010=c\u0019;\u00063Ҙ?\u0007o\u0003v$/޸\u0005ذ,\n\u0012Xn}\u000e+Ra%=W.H\tƄ'N\u0018Q?RjjWr^\\\tE\u001c\u0011kp4ri\u000eӊ\r2)I~<'yN\u000eGWJ\u001cV\u001aRn0͐/\u001a\u001cBBl4ԉ\u001eC6\frUe8T\u001a.j*\fw4eߓ(N*;ST\u0016u\u001c˯\u0017\u001c\u0018lU\u001a'\rj^,^\u000fh71nF\u001bȘy\u0013P\"\\ֹ-B-\u0016΂d\u0014,NJ\u0002`/(\u0012\nbAAdHyղ֯dۆ4fi,5L}2dZU%3_S11׫=W̽H;\u0010Xx:\u0019O#c㳪\u0017Ep\u0016FIB81(rБ-\u001c6!Q\"ګ\u001c{dwY>ey&&\rMCMZ\u0013MZ\u0015r\u0018\u00054;ej\\\u0001\u0015A+XEq\f\u0014\u0006挄\u00192\u0003r˲S/d\u0005SYlN)ݹINuVR55I\u000f4)I%)RCm|Gi\u0007J%\u0001i\"ߋ\u0000k$UNj\u001er\u0016!ۥɕ,\u0011]\u0016\u0018]EBLHu\u0014W ]\u0003򲪣r|ը\u0012纯UUT\nU+Wg`/\u0017*\u001f!mMVXE]\rk#\u001fݳ\u000eFz}\u0014IEDŽd\u0015\u0012A\u0011yZ8Z1~\u0014SIOrYSZU!ϸ\\R㻤Ž@H5\u001d5\u0006 IFJd$LEb<[ðu\t⽉f`ׂX.\u0012o\u0010m\u0012Bw{P\f\u000e޻bh'bh*6FU\f{\b\u001f'\u000eZa\u0007'|/^@\u0001,\u001c%#k&\u0016 jU8\"W-EĪdĢn+ºKuG|qX\bYĖ,$&niTUk_p\n\u0013\"\u0012$\u0012\u0012\u0015D\u0012ԒPJ2\u0019UcLUjj:Jϕ:Gr#y<꒕Ȭ\fg\u0015\u001a*]FhI#tM#44B3`i\tM7-a\u000b*tfp\u0016Y\rSa*gC~mw\u0014@^dQbOE*<7Ps#)7Fay\n믐\n\u001f\n̟\u000ej_v;\u0014\\\u0001y)`jc\u001am\u0017Av\u00033y\u001ff.\u0012f\u0002\u0013N\u00065`={e!/b򥈥Rpq\u0013/R\u0012?-\tT@iڔʿ4A~\u0003kS>jmVҾU^#_WOjY\u0016Q\u0004\u001ax?Vv&g\u0011\u0010R\\)\u0000\"K/\u0002ʥk%O<\u001c\u001d\bXp1P\u001com$5qQ cXFTޕe)\nSM4PIYhx>\u000f]B\rI\u0012ϕR\u001a)51JjIb۶\u001621\foc\u0000\u000e\u0002R\r\u000fP\r\rRCk(b\rWo\u0007vm7)\u001c\u0006\n\tĚ\u0006zrjE\u0003\roTK;$]++>v\u0003\u000f\u001e\u001a۽\fc\u001f~ǏZZ\u001a}-ͥbb\u0000j\u000fW#0G\u001ci%oFɺUh$/5?(\u0019G\t~\u001cŏc0\b$~b\u00009EQ:\u0004\b\u000e_|F^\u0005}\u0019I;l\u000b5wKa\u000bMchJV\u00160\u0000\u0019E:\\:Ǣt%B{\u000b\u0006KuL/\u0000gd\u0012s2y\u001e4\b]!\u0011T=AOI.\u001b?\u0000\u0013\u0012H+XMXPܥ\u0016\u001dq>gA*K\u0004\u0004c\u001bzM#c/v?>>~\u0016_zNo:pt\u001b\u000fp\u000f0\u001fJSjc \f&C0&51II1/\u0012\u001bg\u001dה_\u0010\u0001q0\u0000ބ10\u0005f\u001cX\bP\u0004+`\r-\u0013\u00176ПPOls\u001e&\\wV6\u0010\u0006=\u001f\f\u00110\u0011a&~j\t[Z=\u0006W^u_:Rt\u0005zm\u0016e\u000f.\u00054+k4xƠF\n)O\tίu/`@hȉ+\u0018f7r\u0016\u0000}!>\u0012w7%,gҹYn!Kkt\u001cv>\u001d\tKP_\r٤4*3ZzC\u000eǪljjm3S\u0015/`R\u001e\r_Z\u001f-\nN\u0013\u000e\u001a!\u0012Mho\u001bn6\\[\u0016b6R\\wϑc*=Vc=?jCZyF+n{>@\u0011NZ\u0010\u00115/bF\u0016*#r#7\u0019i{YQǍԨ+ƌG(HyNd\u00037x\u001cg{=Ê6Wvg\"7\u0011\u001e*l.a\u001an\tZЭ\u000f跔\u0019=Js'jvLbR53f\u001ag̈YaT\u00192c?5b/\u0019Sc\u001f\u001aSbM#I̯\\%gˌ\\}2|))enE1>\u001f\u001b=*U)@=Da\u001d)fn$[\u0018I\u001ccuhuX&L;by7q\u000f3qFzWhD{o͌\u001d\tqڽ]iVK\u001d4+>B\t=5#>\u00034`%ۆ)6ZSmD{d[1ѶИ`+UXj,m\\Fλݳ\r1g$\u0005b>\u001e\u0001ã0{\u0011\tKH\u0010e\u0005\fK\"\b\u0004\u0002I&L2IfLB&$$C\b!\u0006\u0012\b\"ITBR,\u0014\t@\u0014!(\u0015}cV\u0016Vc]\nB_H\u001fg3s9|/>X$E\rҐ\u0010cU8E5IsT@U\u000e-wdґ\nG@2#Xa:\u0018Ŏ;BGYn;[ycq9.YK\u001c$\u001f_mq\u000eg\u0005.j]L,kc\racSUU\r\nTE<',ݩӣ\u0012gFsQ3Lw[,q+'+yN+fNj?g8IK+Mu\u001bJ,Ty]\u0013\u0014̈Qif3\u0017ȝ;K\u0005nEFk\\mǽvo\u000f[Vr_\\GF\u00069Ʊ\u001c\u0002lMԀxꉧ,'r`fE8;J9SU3GK=\u000bqɔϛ\\o@^o1Mfg<`9={4cVy+󱕒c}fCV?8+\u0016/\u0013n-xBRgT7\\c_\u0012-or}'w*Q?_n0\u0006#b&w[I^+Z\\xm&\u000e\u0013}$=\u0015o%PF0\u000b7f|>\u0002x\u000f\u0016\u0016\u001fhA\u001d,B\u001deVVQ2#*RzTVj|&)ԥ`\u0012\u0001-\nV(!x l\u000fc\r4o\u000e\u001e2cؒbی-͸\"ۈ+c/bO~o&j`\u0019C5o(]\u0019k(FӜUʥ\u001bWj֪\"ͬFnԴnM=ɵ(zۚ\\16&gJm<\u000eh|Pu\u0000<ش\u0015\u000eZՃ4>\\3\u001a\ti\u001f7ѴxMmthJc\u001buC2Mjӄ6ii|qkzC\u001bz[Qk`mD#hl#Y\u0002y&\u0016-\u0016)\u001etS4\u001d\u0012s!&\u0002E\u001c:TKXܗ\u001e.S\fp8.jkaR\u00023н\u0014AWe\u0017\u00064ހRbc‡/\bL>e~>g|A\u000e`\u0002\u0014\u0003fNm\u0017\u001dh\u00185@8\nq\fP\u0000`%:X\u000f\u0019\u000e>qBx_]}%~1%\u0000ޅ&V\u0000#\u0007\u00047B\u0002\u0007%\u0010B\u001870v\u0007ޯեh>g^}~$%zE\u001fs\u0011`@}x\u0013ËWb\u0018\u0001Ca\bA\u0004DA\f\u0003\u0007z,EL\nF\u0005e;\u0018{\u0003v0-[nrt#Lq\u001bjh\u00058\u0003Чm\u0006>Gu\u0017lꖀiEP0'oeX׈?L\u00170?\u0016g\u0016pj\u0002JU^lb\u001b\u000ePx;\u000ew@x\b#F7b;&\"awQ\\r\u000e㑗#\u000eG~-QXM7gQ;O-SQp2\"\u0012G#\u0013q$*\u0003q`i9-2\u000bv/kΘV#\u0017cak\u00186X\u0011.\u001d#/a8\u00166\u001c\u0012`\u0019\u0012Cj~c>11\u0004\u0014_Cqy,$Ȱ31\u0007;V\u0014cJlYi$+6%90H\u001fAO\u0019PK\u0018L=PI\u0004SA&ze?Z#tI\b %UoW9R2\u0006y\u001bWP~Xa\u000fJy\u0001;RU496*pz9֧1ڌv\fd\u0011?\u0017}ѓ\u0015ݙ\u0011\u001fCM7!\u001cY'KG=2%|'>KL!rl/碗͙s1\u0011\r\u0004\fec [\u0012Do\u0001=9\rV8\u0010PxWtS9\u000e\u0018ڕ{QNUy^\u001f\u001f\tg#?¡\u00143m>\u0017K\u0013,;&Y\u0002\u0017gɸl`\\\u0006\u0015\b*cїy\b\u0017Ÿ_΂j\n([\nOa\u0017Z\u000bp6¥\u0005jJ4\tꚰ>\u0013ªzB$a-@\u0012Sf\u00054(cCO#\t1.aV-EWQ\u0012|řh/΃D*\u001a.m\u0005\u0003^4aS$E\b0 \u0016u3J$a\"?JE>Nśi^\u0019t!:Q%,\u001dr\u0005\\\u0015pVhЬE\u001ev\u00036\u0017VZk`n\u0017&AaԾ&\fE\u0013QH\u00195咸Oͫz4KI='=\u0005駛q\u0011f\u001eܚ%piQ)CSU6UhԕêӣAgF\u000e\u0015&}\u0000F \fF@N\u0013Z\u0003OIB[%\u0019*%qX\u0002\u001f'{j\u0001\u001f\u001f}񻋿UZLXj`-P:\u0011FC#j\r-1tBo\fAg\u001c\u0013}Bcr:#\u0019w#K\f\u0011V5H\u001bA\u0016 5Їf$\u0005&\"p\u0016\u000f|\u0004wHdꓰb\u000e\t|\f.&\u001c7P[\u000e\u0014M`븪o\u0011R#\u001f\u0014$\u000532\u0015R$\u0006uH\bY\u0010\u001fjA\\\u001b\u0011,\u000biD\"*cD\u0005AtH8M\u001eEN\u001cLm]'{\u0000\u0016LwX\u0015ǿ *\u0010\u0001\u0015\u0010p\u0000ʐ%Dq\u0004E\u0014\u0017\bׁ\u0010\u0014\u0011\f/B\u001cE\u001c\u001byj\u001cMl`֓&8֪16Mn?\u0017H}~~=~\u0005_Y⦎%(\t)Dn(/WS:`ʖ@Φ%r2mKʡ\u001c|\u00142Lh\u0015L\u0002cx, W<$Rk\u00113`\\r2#\u0007s͡jgQ[ ٙek,\u001b3ƛ\u0006vs\u0018Z+\u0019*P\u0010b[嵅OΗg\u0019\nS\u00153`Vj\u001deSˌ[ۑC\u0005h(u\u0014:.:\u0012.\u001bXn\u00190g<̙+\u001e\u0002[F\u0018_sa\nSyH1g`\u0014^.@Us\u0005$z\u001a\r4\u001bfp'Eg\u000b\r\u0016\nm=E'{x\u001f\u0016K4\u0004bX94s\u0006퉮j#MCd;srÎ]ر\u0007;\u0012ر\u001f;\u001ah\u001a(|\u0007F\u0001ul]pwr߇\r{)5\u0017\u0017՜ ݌>\u00064A\u0001p&B\u0007\u001d\u00064hΏ{Hc_N`G#I#ůK\u0014uX4`;1\u001f'-cٮqu\u0005\u0007x-tɞ%CR[1Y\u001b~ւ}8\u000369\u00064\u0017\u0019\u0012.H\u001fbU(M\u001c\u0002\u001am™&>v\u000b~\u0004fت\u0003\u001bn\u001fc8!;ݪu\u0016.4\u000f@\u000fW\t9|\u0017\u0007\u0006\r-M\u001d\u000eywt\u000f{\u0004\u0015>S\u001f\bӆ\u0010#I\u0007?\r\u001f{YrU\u000b\nn\u0000GL_M%݁{ց\r\u001e0=&&O\u0019VۃA\u001ccYp\u000b\u001c\u0007\u001cdr\u000eXw@0\u001cC\u0006̄9P\feP\u0005`~aY̍;\u001f\u001fټ'\tK=\u0003=⭇܁\u0017uޔ\u0001\u000e_\b8\u0018\f \rl4r9\tscx\u001dƎi\r)>s]\u0012\u001au ~˯|\r|\r\u001a\\K68\u001dش\r+/cHgi?\u000b؂\u0012.c*Zkl7\u000eң49Y}]ZZ9\u000ff\u001blA\u001cM\u000fOŢ\u0012:#WϚdDeo{g)Q~\u001ahAN^Z\u001c\u001a0UiEU\u0018\u0012Un\u0018E\u001d&h\u0014\u001aerU|w+Wr\u0015m\u001c]w?<\u001c5\u0005\u0016nk0I\u001b!vßWÕ_n/*}cJ;U\u000b*4X;<1*J\u001c,{T\\,POfӌov?)E]\u0019C)!\u0018*\u0018mU\u00062a.mTAE5k)7Vy~\u00037L9ɚ?^3kz7\u001dP\u00002\u0003VkJ6\u0007\u001eҤ3J\u000b&\u0006=UjE7%g\u0017az<+Ŗ7fn^\t \u001e\u0019jz\u0004M9X=G(\u0018eJSF,B\u0005W(5x&k\\A\ryOcB+%FXZ\b(\u0005.E\u000fQ6X\u0005U\u001e<+Ė|l%69\u000e\u0011i!]552{+w\f>4)l&MPjX&и\u0002\r/SJ\nج\u0006%E҈\u0007\r\u0012CE#\\\f06\u000fC9\u0014,\u001f{rh\u0018a\u001dVᮚ\u0012ɑJ쭉}5\u000b\u001a\u001f5D㢒46jR'ktQ\u001a\u0019@#bjxF\u001cOCcNjH\b,\u001a\u0012\rQ-נ\u0006\u0016\\Z\u001cZ\u000f#mP\u0016GjRRc<5>_b5&.R)q\u001ao%jd\u0014%ŧix|\u00124,ޤ5\u001a^Jأ\u0017\u0013Nh`'\u001aP\u0003-\u001a?<*?we1 $\u0000n \"\"\f\f2\u0002,0Q\u0010NHAA(\u0015MqZ5q4զM6mzĸ&ƚX\u000fa\u000f9\u0001}\u001b\"Ρ\u0002l\bX?m\r_fK1S\u0013U@Y(/ir'+; ,E&C2\f\u00152UZJRSdHPR>%RBNJO\r\u000e%$Hr\u0014T#,g=\r3\b\nb\u0018\u0014oe\u0006Ȝ6RpeE+#=Itsj\u0014L\u0019J26(\\MG\u0019'\u0015qA;Nw(4bS\u001d:F\r@Q\u000fU5I\u001aVcwU^56=VS5Y!r>\u0003><\u001ce\u0003kz\u0005P\u0000\u0000\n)\u0011il\u0015\u0001uO\u0000y-P0yڇ>\u0012\u001e+7{\u00064>]\u00035o_pS$l7SO7=ϡ~z&\u0001j\u0002\"9F\u000ef3A(h\u001e\u000b\u0019ܚ4K}i~i<[dZ8ZL-\u0014P\u000bky\u0016gຈm\u001dlyh*^/|3Xs\"kĚC 7IÚ%%\u0012m\u0018,1ϵxXE#\u000bC\rN01Ҿ\u0014C\u0000P\"p8iFjz͚\r 5Jc{J\u001aj}?@\u0011?6f\b\tp뤰;YT':p\u0003p\u001czy\u0006\u0016bFc\u0017I7xZZ+ow\u0015^\u0006BmxB\u0013P\\wFzw>{pbGs֏\u000b\u000bŜC9VM(g\u0007U8\u0000@xu\u0017\bq\u001c?Nx;AEqu\u0011\u0017O/\u001cNj[9\u0017W\u0003uq\u001aN\t\u000f?%\u0016wŗ̺75f/NLN>V\t1,v\u0015b{\u0001%Ө;[|;xR>\u0016pr\u0012WJU}s_\u0011DщTMNΨ@Ə7𣋼:~\u001cŏZu\u001c\u001f[8}D|\u000fE\fBm'|.\u001f85go\u0015\u0006-/\u0011(t\"шZ:s_\u0012l\u0013خ|l6bsll29=ق\u001dlds\u0013\u001b\u001f\u001eۮ\u0018\"\u0016G'\u0007#$:D\fb]Pr\\l.`w,$\nϓTVWUD̮\u0011r]9\u0011 ];A1\u0014B9\u0006\r\u0003\u001a(\u0013hr4*Ѩf\u0003\u001e,R\u0004\u0016y\u000b\u0019ZDd\u0017+\u001aG#r\"p\u0010vrԾѿ+`ܵ^\rGk4:ıT-TiL\\\u0019\u001fYn\u00180˰/\u0003\u00002,\u00003,3\u00181\u0007\f\u0018$\u0013vcxKʭk7V괪*RRU~V.Q*Jc;R\u001f{;G:\u0001\trq+YȦcn:J\u0015\u000eFd)\u0001ﱰ\u0017G}VuWj폴~UeZr6f_T=/F|T\u001cg\"S8%S[K8\u0011]ͱ\u0006lsrx[\u0017}嘽,Lr fÄce.v\u001bLg2=&> \u00141,wvi9Tk%?k5t2Y$Dq\"n\u0007G9\u0014or\u0012j8`!E8\\\u0000IL&1B(iK{\u0004S\u001e\u0012H9#\u001f3j\u0014JCq'_vDSyʝi%S\u001eK,'r %pj6iLU1݌2ьQfL\u00114-\u00110`tݙ2y\u0017_\fd2LG_\u000fd}>'.zi{Xd\u000fU˜jɌf*3Y&w/\u001a4\u0011i'p y-0ws_c\u0002=om)]Ɲo6\u001bt=&ez\u000fX✖.kߜ,ȔjٯZ͛ٗ\u0017\u001es\u001a\u001c\u000bJ\u0018*fwa=V|En\u0006+\u001ax\fO\u001c=ūt\u0015?*\u001d%o^\u000eΒ\u001fVGaֺ\"tQޓDY\u001e3%R=V\n=\u0014xz1{GN]a92\u0012k=c`~53t\u001e\u0017\u001eRLrH[\u001e(m\u0014\f$`\u001eH#Ϸ\\_!9\n}ue1\u0007ӿH4)$(~I$\r=5XE_Z#_t\t^\u0015}Wt,RT\u001d$k$\u0016S @:;\u0003\u0005I\rT\u0012h$9\")Obp/\tyv\u0004O\u0011\u001fL\\Mb&&+#rrC\u0006\u0017|ǥ\u0013\u0016Ġp!\u001cҮZ\u000fj\u0005BV\u0012Cq$Y\u0011\u0017!6BLaCSl\r\u001daTd\u0016\u0011o\u00101\u0013'\"\u0019l\u0011gqHL\u0018\u0010ݢէ9(Ji\u0017+\"J_1uB\u0019p:ع\u0018\tDS\u0012bsMa}aܰn\u0012\u001e\u0013Bywx\u000bfkf?T#VJ٭aH=Aa+\\89\u0007JI_4\u0005)ҟMD\u001dZYXI׃(O\u001dRS_US[Ƕ\\[U\\=%=@vP5,\u001bO8\"Y=\u0018%]6mzI0H_)K\u00100l>.wR\f)ZL\u0016\u001d-vj5\u0016!/Cp'V54Xք,(z۩g\u001c\fC|D' z\r\"9&5x\u0019\u001dZpT%\u0016\r-v\u001bz'57`\u001b\u000bBcㆎS}&T\u0005yi0(:5\r: \u0014HtR\u0010w\u0016Kc\u0006)j<)^xrS긭\u001dMz\u001a[\u001c9\u001b5Yi\u0006Gcݲ9S\u000bOkI7e.5\u0013ӍB\u000b2\u001f\u001a{2ce\u0012\u000fe\u001e\u0014y\u0007\u001e(\u0014Kk]XX\u0017Xv]`\u00179\u0014\u0011\u0011DP\u0011EEE-}3Ѫ68ƨ\u001aǚ\u0018\u0003&\u00135UcըʹMG\u001a϶&iLL9l?\bqg~e}yG㣍\u000bY\u001b&FaV\u0006\u000f[O?r&\u000e4\u0011ݑ\u000bCƹ\u001aߢ\u0018ԩ~?\u0004p\u0004\u0000Ҫ\u0018\r'Ki.g\u0004\u0005]\u000el\u0000穋\u000bL\u0016hݷS\rc\u001e)\u0019+\u001bC7`?vj\t$\u0011ur\u0001.{gx\u001f\u0006hV.37k\u001cznP7I7M;*D\u001d2f;y6U+\u001f6S|\u0007}\u0003.\u0003U\u000eXzM|;]j\u001esrE5zH]< t9}\u0017\u000f\"\fv@\tZ\u00023a\u000e,\u000ftS|\u001e=\u0013\u0017t}M\u0007>|\u0001\\sOzO\u000e \u0000B\bVȆB}24FQG@\u0006\u001fǗ\u00059\u000b3ЕbA\\\u0019Ru!u>}\u0004p\u0012?^0z\u0006ݣ׽C.RC('~n\u001a>_~fb/%||\u0011\u0016%\nx\u001c6\u001dOt\u0016k?\u0018Sn)q\u0018\u0019G>H^WBԟq\u001e\u001fsϨسu\u00048Mhl6uF\u0016\u000f*\u001eާVc%>V2e\te摍\u0015ϯ\u0011i\u000e\u0019lJfSQM49αͷ\u001ehf\rx%{Z\u00051p\"ơ4-6\u0016o,P\u0011\u001a\n4jИTm\u0006n\u001aq\u001a\u0015_x\f\u001f\u0018\u001cy-5\u001c+\u00028{wn}\u0018W0zh%KdhVWfvWc!޽LӺR8MI~Tc&X[Us<1=/gj\u0013jb(G\u0018ˋl\u001ba5øp\u001dh\u0000?\u001dYC\u001fif5iJ_&U}\u0002M\f(Q]H\u000fѸ\u001a\u001b8C5\u000bT\u001dFU[U\u0019W\u0015o<=\b\u0002\u0007ߏ2pFq\u0015Z\u0012#-93#gj\b\u0004Ҕ\u0005>(B\u0013\u001a\u001flQmp֘~\u001e+~e_UC,dlְ\u001a\u001aڪ!\u0017T\u001c~\u0000\u001f\u001d\u001c\u001aq\u0002\f>O\r\rИ\u0010UEktI\"\u00062¡\u00119*\u001fP\u0011\u0003J4@\u0011);҃i\u000f\u001e\f\u0019Vgd(͑TG\u00069du(9Y\u0016g\u0012drF\twAF2:)SB\u0006}ځγ$\u001d:P\u0015\u0012^\f,\u000eg\u000f3\u0003_Y\u0006ٲ5(ۢt%ggWk̮*\\Jp5fuoQeEຬ(]Eg\u0010S\u000bWg\u001fђL1P\u000e%P\u0000R]e`Yr#\u0017+sY<\u00069Sg<\u0015);S\u00062Ez7+;y*sIa\u0014SDn\u0007[X,4&rP\f^pV,o4 P\u0005!2\u0016\u0018\u0014Wd\u0014\u0015U薡PE#\u0014Q4NE\n-ZE'̃>8\u0015\u0004dY]p9dj\fF\u0017\u0016EvǮ\"\u0016!fRzD1j56$\u001aHӚ1Z\u001bsL5Gڴ4uS\u0013v~\u0016LLJ=}}}J,}Zҗe-=/kMي\\!iZP[\u0018Ohg\u001dJ(\u0016~\u001aԏ0h.CM&\r\u001fl\u0005X\boӈ`]~\u001f񣇋5顸{\b\t\u0002ٽ\t]k4N>brK\t$B\u001f]\u001a)f\u0003:[`\u001bki8`o\u0001g\u0019\u0002g~rr9H}\u001c\u0019;¥{\bEv\u0004$\u001e9P\u0013\u0007,z)YJ\\BcU?t-\u0019=7\u001f\u000e\u0007\u0005\u0019\u0018\u001eL0cQq-)8ť|\u0003?ct$`]9sMxB\u0003@\u0010w~DŽ\u0011\r\u0010\u0005q`\u0014\u0018\na2B5\u001cX\u0000\u0001XQfe\u0007zE|^&WT\u0013_?\u0005x\u0017N\u001bDH\fx\u0000&@\u0001Q\u0005GՠoLNי1]e\n\u0002?>Ǐ?Y>c2\u0002D|oI9d\r\u00038\u0003\u00158>//w@<)3\u0014̤\u0013\bN\u001bL\r\u0004?>ď0՝\u0000?{wgROyN9%x%cd5\u0014^\u0017 \u000f\\\u001f{%\u0011e3\u000e)/&.l\u001bخlln\u001b应wEVوvϓ:^<@G!\u000f\u0013\u001b\u0011.b(\u0004?\u0005hDc\u0002y\u00122Ķ\u0007uDڄ]?Sm+_qх*?J&v%} \u001d(n\u000fC\nD:\\fkm\bt*\u0011t\u000f3z\u0010s7]\u001d/Rk3ɰZ嶥jm\\L\u001cʤ\"iʒUTZM\u001b8K\u0003[T`T}wj9M\u001cE$QnrvJ\u001eˤ\u0006\u0003\u00043i\rƗR\u001c-gE\u0015)v8T:Lũ#5-u&0Pi\u001bєA^M\u001eԬI_\tەO_\u000b\u001akx\nG҂Ҋ.\r\u000b`+ܔ9\"T0k#Q\u0019i*\u00187e\u0002\u0014yG(\u001c\u0001AuY`w]`e]]\u00156xM0xD⠉h\u0018hԦ:M4=$\u001a\u001bΤvI\u001c۴\u001d;\u0001^3\u001d7{y{wiJ>SMM,)O\"\u0017t]-)\u000fn~]6p\u0007\u0017Do}=׿%؃\nM|!.oNP9M1#U3&_\u0016,\u000eU\u0016VSSE\u0004\u0015嶶i] u.XwzH\u001fb=\u000fx\u001fpgي\u001alA\u001d\u001b\u0004S!|(^UEUY\\QYM29m^a,-\u0012<\u0015ٗоY\u0016.\u0007e|9)-\u00020pvӍ*\u0007-\u000eM0\t&]\u001d*pĪ̑,Wi*-5,TRŮ:\u0015&5U\u0016W27j{/h\u001f*u]9rFc3e.\u0001K\u0010F\bB|P\te;GYli*.RQy\u0015\u0016\u0015Ve(S^&OF{f)ӡQ\u001b]FV>L+\u001ay\u001f>FG\u001b\u001c\u0003\u0015\u0000\u0016\u001c\u001c\u001e*^\u00143T͑[|oF׸[SQ5SӨ|3kWo2|ەۯ4\t\r\u0005\\UZ\rFoTQ=Fh.&\f\u001fB\u001a\n}/\u000fP06Fk[\u001cyoHCY\u00012\u0003u\bLRz`\u0002\u000b\u001aXmJ\u000e-o\u001ccB2)\bf(=\r&\u001arkxȧPPɡf%*!BCC݊\u000fS\\bo+6\u0007zn\u0013ڌ5]\u001c0\u0011\u0002P\u0003\u001ep]\u0019W>mĤX6&*%p¹J\b[4,p\u0012\u000e(.ܨ0\u001e/\u00046\u0001&|f,4b\u0002\u001a96D\u0007x5ƌ\u0000@=\u001a|mA{D'\u001fRb45AC[R\u0014\u001b@pDT#EM\u001daP\u0011<\u0004\u0018\b0iB\u000eS\u0003Bc\u0004\u0005a<}P{{\u001e$7eh\u0003\u00126ugrј?\u0003v6\u0007ʜM\u0006ncښ\r0mx\u00069\u0007c8\u0002G\u0007Xf\u0014H\u0001⽓1[\u0019s\u0014)\u0005V)m\u001c)n\u001e\u0017\u0005ql(\t\".\u001bɣ=åM$w\u0010c:<\b_O\u0003&\u001c\u0003(\u0002ӧ &⩒i\u001aX\ftSK(k\u0003\u0013Rˆpp\t[eg%yt2'9drcN/8&s-[\u0010ֳ\u0019\u0001ji'7U\u0001j\u0006Cm^0\u001b}ƛnr\u0014\f]\"W4\u000ey\u0000\u000f&걙ztG7B\u001e=V6,Ԣ\u0002\\\u00121ovaM\u000e]QD:Ro\fig3tt:~͍\u0005[`+<\u0006\u0005(f\"$#I̯e'{\u00005N1bh\u0001o\u001bf=Cc@\u0007~\t\u0017Wad\u000b\u001c0\u001f*r޸ΞqM&:$fϼɀ\u001d$\u000e\u0012`8dA>ؠ\u0012A\u0003\u0018d\u0001,-=qB\u0015\u0001~#M][}wu\u0005\u0019O|ʯ~\u0003g\f\tr\u0017yA\u000eX\u000fzEa \u0005N\nn2.S\u0016Y4yy]C4\u0003b9eh'{̻Ja,#tZ\\S\tZ\u0015!}5}L\u001e\u001f>U3\txG;h^\u0010ms\u0002{V3]8\nJe|I\u001aN\u001aS\u00184\u001chT\u0012O[}?#ĞIybZg)W*7eƻ\u0012\u001e\bjArz}\u000e}F\u000ew\u0007ㄧ\rSh\u0011GV4\\ԭ~b\u001d&Tb n\u001b_}ث\fѫm\u0003M-v,ϵ\u0013'`\u0007|\r\u001e/\u0016>g,ƒ8B-^T*G\u0005_L|7{٢\u000e\u0012mӉ9:\u0012w\r[i\u0017ɨ\r\u0011Fܤ\u001a\u001d`\u0013<\fW;k,Ex\u000eNT2yg\u0010?fۈ_FtA7\u0010\nZ9\u001c#9NZ֓I:Y'\n\\9y\u000f\u0017v\u00182\u0019\u001aÈ?#\u000e\u0013K\u000fB\u001bh&t0U\u0000jg\u0018BF5\u0011׏p\u000f6Xf\u001eƱZtR'e\u001e]o\u001d;v.p8qNlp9\u001c&MNv-mvJWrT+[v\rh5[@QZXA\\1&\n\f\r\t\u0012\u0013\n\u0012\b!:'}<_+Qˌ7ъF\b\b\u001aQ4$M\u0012,c]Ox\u0013aYE\u001bVW\u001f^e\u001aN{{J;Q>!ctM\u0003\u001d\u0017:^FݏN\u0018\u001et\u0019f6R;Ih\u001ea\u001e:fmMEQ\bڣ\u0019^C\")RQX\u001cs<\nuM!}*F\u0014jT\ftj\"W\u00065=dƲ7k\r\u0007\u00157,jpV\u00037P\u0003E,+s_ܴb%4J{JCvJ.Ym\\)Weʘ\u0002&+W*ߩd~\nZ4Z\u0010HAD˜\u001a*@\u0011#S4hтk\"6P\u001d:M\u001fAZ]ƴwRIJ\u0015\u001ffa\tX<\u001a1ٔ09\u001474dnҀ9~sb}\u0016kIieF\u0011˜,\u000b\u001cWrFAeY*]\u0006\u0000Yz\u0014\u0014J9ZM\u000b\u001b`\u001d\u000e<\u0017ĉeȖ\"\rX-V\u0006(b\u000b֣.:c\n7(hߡ}\n\u001eSkj.7-}G\\ܓ\u0015<:B %CYX\u000fc)O\u0007/;Qb-SOYrʫYVI6\u0005+^\u0019UrD~ǤZ\u001c[ث&xF\u001eNjr;^\u001c\u001fɊp\u000ehƒ8$:j\u001c0.kQmRD5\u0015jq*P mZjj\u00199Ffy|Bu|A5WU|\u000b\u0000\u001fqOPٍQ4`\u000bz=^0>Eü^P.Z\\jvW]/ۧv5GT_?(g\\.&9=\u000fA6Á2\u0002\u00033|43\r\u0001#796\u001f4U_.\u000e4&a\u0018b1۸zs\u001dVW6t-ribAL\"c+\u0005ǶDObIcN9TYPs46LJs;0c`w^@\u0018nwUf\t5V1!a5&9f6Ԍn&لnތc+Z$\u001c_-xIL\u0001|1yyuz8c}:`?Ggis\u0014yǼO& \u001dٷ=0ۃ>9g4OdNi8)<|\u001e.\u0002[O\u0018+q8O^aX\\\u0004ūÚ\u0002RZ#u\u000f}g\u0017\\\"ӿ\u00193\u00120+FH\u0017a\u001eW\r\u001aMqM\u00167-:u\u0013\u0017q\u0016\u000eSu_qp?a`\u0014ә>^h^\u0018\u0000;\f\u0003s͌I.1\u001d\u001d_^\t}\u0001\u0011\u0003C\u0002~\u000fw=ue|\u0018>r\u000e,!݆!ytVL\u001dX1K\u001f/W[\u0010\u0019e\u00122c̦Z^ً@'~y\u001f\u0005y_=ͫ\fO8\u0017v?;N\u001cDZ%n\u0012;7zImvݺ6[E֪]\u000bB\u0007ҁ(\tʠ*\u0010\u0014kT.T`\u000f@\u001b\u001d`m2\u0012sQS>w{y\u001f+8\u0003!hn\u0018\tX\u0003\u001e_8wp@7)\u001b82}]c^e\u0000?̫\n<\u000e߅o79|\u001eNFb-COoc\\#Wp9/|^u¹\u0003|<~K\u001ehM^#80lO1|e.c\u001d\u0002_\u001cރw&2؉_3/^P'\u0019=C%i/pZO~\u001b\u001b|1!}\n\"zARB\u001bLy\u0010,|\u000e>\u0003O\u001bsyx\u00164c$csyy0;G{\u0014\tW=hϳ<*wnY6\u001fe6NY\u0005]adZy\u001aN8K΋eT/·df\u0019\u000b}?\u0019edNa\u001aA{\u001c)tg\"֣=Sqy9\tܯ3\u0018\n\u0018OTna\u000f\u0012wj~\tm+'\u0014`6@;v\u0006ahO0y\u001c$\u0003>f{;{n2ŵSϰހ\u0002a\u001b<_֜B~c7E\u001fE]\u001c\u001e\u001e\u001eT\u0003K\u001e2/{]\u001aB?J5hgI\u00168Zrs̜y)u&x\"\u0005<\u000e参\u000bǃ-hQt\u000f\u00101\u0013\"Eo2KnB>@6X=GRf\u0019f}6CKc@\fZ\u001abKI\u0018~hyYE6\u0014VhF~\r,\t)Y}E\t\u0016SQiT]ILkiS;,>Dj+>V%%9ib\u001d\"6N\u001f&!\u0011\u0007\u0005\u000fˀX\u0003f2ez˪cU99Ty:;QޣeJZV2V˼\u001dj\u001cQAE-\u0014\\RrU!u9E\u0004q\u0012s\u000bm\u001cohn0*]7t\u000bԵTiU)C\u001djꔴX\u001aSҤZnicƄYEy\u001dj0*h|JTgX>E:'?\u001c'n݅=XK۳|\u0003ý49u_;-s\u0014)(WaQV+\u001aTѦhEJ\u0011gά\u001ak\u0014pnr*\u000f[yZsrW^Ru\u000bpSngN5p\u001fw\u0010oc-u@[>\u000eC\u000b)\u0013VB.1WljtU(r+RW:긂\n\u0010ܫuonk\u000eUsJ5_#9ϫ}*s:Ļv|OA?t\u001d\u0012bqo&FxL\ny,j+P[ZޠMyu\u001b7)6U>(g\u00019|'e=\"\u0003|Ru\u0019ޜp\u0000-ĺV|e:^$Z\"s\u0001~|KwF@܁\u0003r\u0005Ҫ\f\u000e\u0019d%\u0007\u001e\"#O\tY_%xQgT\u001exS\u0000J}N\u001fBw3h&h\u0007\u001bڡ{\u0010\u0006Pa\\a.UF|rFBt\u001e\u0011\u001d-:'kt,=2GWY!D.\u00145Wi8{\t5سly\u0014\tCc~\u0017\u0002;7zUSr\fcN\u00191\u000f\u0004d5\u0016O\u001aQy|Lj78SEc*hct\tU\n9?ހ\u0014ڣس^V>7CPǵIrag+Z\neʖʚpȒp1xiE%ɔL%I\u0015$1\u000eILY(\tIpB'P\u0006\u0012o\u001d+h{\u0007$qh~\b\\r߅uc\tH\u0016^\"sʢ!Sʩ%)\nS\fj\u001fV\f`\u001cV4NaRRRl֝I\u0007ّ]hϠņd6h3\u0006\u0010\u0000/\u0013/\u000eLH/S/9t\u00075Hu\u000b\u001ai࿏{vw\u0012\u000b\u000f#\u0001\u000eA<\u0010\u00070\u001bsqs\u001bc,\u00181\u001d\u001b\u0004|\u0018\u0006rl7mF1f#+>i\u001d\u0013<>\b]s\r4y%\u0001lH*\u001aP_rsN0\u0016+8t&ܧH()^b\u0017)\u001ce`.ɐц\u001f\u001d?:񣛜\u001b\u000eM'\u0000х.;\u0011q\u001d\b+\\̎\u0007\r\r'\u0015)'/a\u0006S}\t0Pc\u000e7!g \u0006\u001ey\u0000?\u0016Q\u001bK9d%\u0014\u0012\f.\u00005u!\u000f}0\u0014klV\u0013\bO)^\u0003ތ6)\u0003\u001e\u000f`\u0001\u000f{`5=0XI}ƏuaK}u\u0018\\kWr@n\u001bzcyGY<\u0016D^%-ći 5M7a&\u0017X90\u0007Os\u00006&j\u0005\u0006>괟\u0001d+\u0007V곟Xl!y}K\u0018؟6S\u0013ϟ!\u0016\u001fs=U|R<\u001e/hr\u0005뭁\u001b\u0013H(!0\u000bX\u0016\u0012BqaC*5\u000f?\u000e+\u00078p\u000elI>|\tL}_cuM;9`ͅ9x7Z}\u0016\u0000\u0006k\r\u0007\u0001-Ǹ(dD\\,\u001cFN\u001c?#'')\u00133\u0010q˥|x\u0002Cul\u0001b3׻Z>W]y\u0012D&Qp\u001c$\rU\\0\u0005!Vs%\u0012q@ϓs ,QTg~)!Ļ\u0018\u0000\u001feW9IнFsƺFA}\u0006\u0015\u0016pC&k\u001f@&0@>\br0\u001c\u0006\u000f\u0001u-y\u000f\u001ds\u0007%\rkTm\u0005r\u0000 YWI\u0015e\u000e{1܏-S׀\u001fCX5ȵG6(пјwU\u0005H}r\u001b:~\\e\u0013\u0011M!\rs\u0011?Σij\u0017OZ{$U1\u0017#1J\t]\u0001v[>\u0003_mp\u0003mu\r})\u0013'hЗ\u0017Q*\f8fy\n>=\u0014w$)\rt9\u0002Ïa|$\u001eљY;6\u000f\u0005f_)\u0003\u000fb\f5خǶ&b{\u001agbx\b\u000bO)5d\u0019t;mG/Q'*;\u0003)p\u000bXUf{\u001d&\u0016w\u0007Ѻ\u0007ИP\u001bn\u0003\u0014.\u0014N\u000e\u000eVjd\u000b~\u0011E=\u000fKx:\\?דDt\u0003O`\u0015X\t>-`\u0012U\u00062K@\t+\\gQ\u001bQ\u001bH/5\u000e?z\fORz^Nl߰Ǩ\u0018c~\u0001g;h$\u0007\u001ci=\rlYnl\u0017\tWP:l7`{\u001c'!n\u001c-n\u001e_%\u0012sŃtA\u000fzDwm\u0002_P|\u001c\u0018ت\u0013]\u0007>`\u0003\u0002td\u0004\u0015\u001fJ\u0015a\u00017#u:IDQR-\u001b4,MGZYm\u0000\u0005bÛV͵ǐy,G\u00051C,E'9 '\u001dF;5:KQL\u001f䥅L>f2H\u00046l\u001b\u0015q\u001f~+93\u0007=\\s\u001csAOǾ\u001dٚ5E^8BpDJ8j\u0018nV\u0013_D*P#\u001cĸc7|8V3pw1w\u001aG6Q)pd‘\u0005G\u000e\u001cn\u0018Rx੅\u001eM؟Ld4HR1è\u001a:g(UW^1D\u0006wAýx\u0011\u0010K#>\u001e6s13:m\u001aԐ`ˀ)\u0017\u0002\u0002𔰓U\rW\u001d\\ᚈ\u0019xC\tv~nw]\u0002Al\u0000}`hi\u0001`,\rY̹ß\u0011I\u001a)\u000e&;U^U'4$yRTR\u0006LPij݊.V8uS_T(u\u0002)G9\u0015%RQ}\u0015_\u0002ι_m>@\u0013\u0018\u0005xV˻\u001aJP=Eՙ\u001aa2åL2TYrEm5\u0015WEA{\u0002kߢ\u0002^y䶝Ur\u001dF8Xʸ\f\u001aHjFJޗO4:\u001aVđ,Y**U\u0018\u0000\" 3X|WF\\~96>\u0000>`b:\u0019ɧ2\u000e0ہZyV\u0001J)7\u0011WJI*vf*RRY N@9U*\u0019!k]S˵HNZe^+쮳\u001c9ALk=\u001fYHI;c\u0000Q5WR>\fB\u0013K?/M<\n*ϗ'';\u0018\u0016A\u0015׃AA?L\u000bp\u0015ew^g;n\u0012\t,$$\\ T \n\u0014D8V\u0002\u0002^\u0010Bq\u001c\u0014\u00182ZN6#2Ң\u001d\f>q;9o\u0016yn'[鐫%g+{ ]Il%\u0004\ne\u000bVP!\u001ad\u000e\"Z \"8\u001b<<]\u000fLpUq-@ԉ\u0004h\u0006\u0011\u0010\u0000ܛ\u0006_!\nc>\r)\r$Uc֥\u0010\r&\u0006\u000fSa\n(H\u0010w#\b\b)<\u001fa\u000es29C\u0001>\u0006q-JFP\u000b.~1͵\u001a~L{\tMH\u0012i\r4\u0019\r-JG\tl\u000f\u0011l+@5c`\u0010*o\r>40E70c\u001bۭ\u001e \u000f+W/\u0005p\u0016dK\u001c,1!\u0001a7\u0003fF3bl\u0018l\fm\u0015\u000b\u0018B&xjG\u000f؄\u0012\u0000;@\u0013 |\u0015Ro.\u0019\u000f<\u0003)>\u000b?:c\u000em\u00179&'4^6O/\u001e3\bJκ\u0011sܺbCg\\o\u00073@\bji\u001ay\\g6\u000f\u0007^g8\u000b\u000e9@/\u001f}o\u001e1DN\u0016\u0016QCb\u0005w\u0003D\u0002&A\u001fzkN#\u0000\r\u0016-:Ncnx\u001d_`=\b\u0001\u0016'd\u001862\u0018\u0000\u0018!'#\u0014\bFW?r&eR\u001cR;㚅ͬU[uv\f~&v6IZ\u0019F\u001ePI\u001c`%XEnE㮥>y\bl>7\r,f=F\u00185\\3\u000eKTh\\5\u0011!%>擤!s`\u001a1k\u001aD\u001f-\f^[c\u0003\u0011sX|\u00070>\u001eCMlFY}\u000b\u001fs\u001d$A\fn–Z5d||X`5?b\rߝ\u0010%b&&ϰo_`aM<\u0001~\u0016H{xy71RX\u0007\u0007:8{\u0018\u0013WYI\u0018ň%\u001e@#_&A%WL\u001f$u8x\u0015WXQ>8B>\u000e0uUJ\u000b&^p\u0006Kd|\u0014G|FwUV3]\u00146KD\u000e_PLpo\u0006Fp*%U~/N\r)ڇGNvS\u001bO\u00138\u0018jQv85mjd+~Ɵ9\u0015D\u0003!Mǧ);\u0015Lr+jOU,U*.V\u0003_ZUbRmP*Q!y7^\u0018\u0003'q~&\u001c>\u0006@\u001d^gUcS;Y\u0015))*wzT0TjĞb{\u001c*t\u0004T(Ѭj\u0019-JsH\u001eOU/\u0010Zl\u000f(\f\"\u0006Tr\fO\u0011\u0014%*HV^SSS\u001aI++5W0*7B\u0019MJ3:e\u0018\u0003\u001aK1VmlxRS4Na\\\u0001ɑJb1\u0006ǐ' \u0004A9J@!%7=A9$e(ϗ\u0002P&#}cr?\u00068ʫ\no6$,fwI6l~vIHBH&@\u0002J\u0002$\u0010\n$AkJJJ\bRZjŢX\u000eZdZQt:0\u0002V\u001d\u001dvږa\u000fV;0/۽=s}o\n|ӷCy\u0007d}Ke+\u001c{y3\u0006݌slP\u000f⼫\u0002\u0011`M2|e\u000ey*\u0017\u0013\u001d(\u0003!\u0015\u0007U\u0014h+ت`>9ò\u00077\u0016RN\u0010-\u001bF\f \u0002\u0017\u00186`\u0015|KZi\n\u0016\u0018|\u0017\u0002A|\u0007l\u0005r\r:)w\u001dr(4KP\nQ~RpBpNˆ\b\u001d/B׏܆hDѲ!|\bPN\u0015\u0019c%|a#hp\u000eJF0ߕKżbxLq㤸\u0001Sn~ǐ Ѐ\u000f\r(%\u0019\u001c]%\\a8\u0003g\u000f|JHlHOq4\u0015di\u000b\rX\u00116\u00165\u0002|ՆoexhE0W!\u0017Д\u0000./n{\u001dy೎Y\u000e|<\r\u000b\u0014s\u0018cZlŏv0\u000b:r\u0000EE\u00160&u٦0k@3\u0018\u0005n\u0005Ik%\u0010e\ro!ya|\u000eHsvB!'KA#\u0016KYd>`]*Y \u0000Ճr\\tu\u0005L-1Glk\u0000Kx_\fo\u0001\u000e8I/\u00179kA\u000f!h.\\c\u0006 \u0005\u00062ꄯ\u0019MS\u0003~w9Xeqrđ\u0005&f\u0012Njn\fq/X6\u001a\u0006,ao=\u0007puV?&kyGC&g\u0005\u001d\u00103d\u0019L(9\u0006!Qj\u0000g\u001b\u0001k\u0004y?\u001bۇG>-})wžk)\n!#6ko,c\\Ɋ\u0018A(\u0003\u0012f\u0019\u0002C\b~\u001c\u001eyCv\u001e&\bړ{OK߹F*Jy\u0015W=\u0016烀%\f\u0003qe#3p\u0019H\u0002\u0001\\΀\u0015j<9y{@&/|N:\u0013gT\r\u001f\"bc|'k\u0006u4\u000f\u001dJg-_\u0017-__߃?[m\u0015rrz{\u0013ҿr\u001dGQ\n-@t%\"}v̨N|S\u001dtLF8$\u001fP3\\PEM\u0000/3y^b\u001a}\"3ɹ#LV92l+C\n3l3ԑ)eX%x\u0007?<>j*\n\n-tL4\u0005&qXsh^x_xONjqJtR{\u001cL(P\u0019&˽\u0017\u0003v+p^\u0004Z!3\bNe8\u001cqY\f\u0014Squ\f\bsa\u000f(C2M~]\u001f\u0017\u0007\n{mf{L\u0001m5\u0003:'`6?)\u001c=|w|_APŎL籟.Li$_y=Bz\u0018?\u001e\"\u001ekz\u000fDZ}p_!B\u0019%}']\rJ)\u001c(<5kn\u000b\u0013t\u0015b#BŅ9\u001f!:N\u001aw\u000fp\b\u0010CȎn\u000e$|_)nSV\"xf\u000fO\b*x\u0012lyxH%k7\u001dx\u0010xSsp\u0019d;I쯇o9r8+[@\nԁ8cҕhC|E\\\n;\u0015{\u0014Tn\u000f\u00026ٻ4wX܍*ɝyyr\u001egEo/(3?do%3$$`BH@\u0001\fU\u0016\u0018d(\u0015Q\"\u0014EED\n\u0018TPM(Ȗ-Z\"\b\"K\u0005w;=\u001e4s\u000f3_sg\u0004}\u0015ߖ6\u0015(\u0005M@\u0001rA\u0016k&Ь\u0012%vJ\u0001^\t;\u0003\fK\u0019\u0013gM@\túZ|\u001eu\u000e\u00169I<9v,\u0015}l\u001f+팸\t\u0019\u0002O8:C_\u000bmk<\u0005b\u0013$J.!)A-A&\u0001.~OHtO\u0006\u0011HZsѴѪŭ$NV\u001c\u0004i%M[\"V\u0006x\u000esRܢ\u0001x:{u>\u00034\u0001 gq\u0010\u0005YBz\u0004t}N}.ѽ\u001ez\u0005DEģg\u0002q%+ġ\u0013~\u0003Ţ\u0013N\u0018y}d8/aKbrg\u001d*bNE}\u0000\nA\u001e3A\u0006\u000b\"\u0001M~K[4[<~M\u0001\u0002\f\u0011\u0013[\u0005[%VA[\u001a\u0004\br\u0013\u0005N\u0001j\u001f\u0002?]༆ey\u0000\u0005|\u00011G@(h`*]S@\u0003K!M>b\rG\u0012\u0011s\u0016)\u00034\u000b\u0011N\b_\u001b(|\u000f \u0000SC\u0007,u%7\u001c\u001d$ђ4\u0001ų\f\u0010`\b\u000f6уv\u0001-d\u0017wCaآ\u001eļb1a1\u0006\u00051NS\u001aaȤϋ\u00008!5F\u0000 -ES\u001bw':{U\u0006!<\\>y\u00160\u001e?*>⎤3&C̙\u001c\",\\&57\u001aK?GӚ\n\u00074JC\u000196g! -dSC\u0016I23!\u0019rm3A\u0001{Z\"\u0011%\u0000I\fcfqdZ$-*\u001c\u000e<\u000e|6xc\u0016w!^\u0014\"0Å(\"\u0017q\u0014k\u0016\u0002NƤ5!96\"M%3\rCs\u0007o\u0004#:2\u0013\u001a4s4/\u001c%R\u001aL\u0019Z\u000fJ\u0001k\u001b\u0019M[f\u0006\nESjhrٓ\u0014\u0014\\gRG\u0014\u0010B\u000b%xPEWjI],-VI\u0005^T0\u0015\fG\u0015\u0015FZќ^IRkA#VN,c.'Zϕ\u0018\u0014\u0003W:g/\\hL1$\u0017iRUkkuRG[bNڱE\u0015\u0003A\u0015\u0013Κh˺نTIn}\u000e\u0003\u0012Rɻ@S3$\u0007(\u0004\u000b4[f\\\"\th\u001f\t/\\4D\u001dSGwΆ\u0017݊+yލCF3\u0013gDv6\u0003gTT \u0015a[>u\r\u0005\b4UFhF\u00114B@?hI\u0016|\rbaX_\u0006MbHДt%\u001b0>B\bS\r.\u0011z$f*|ը\u0010\u0004j@8:FF0'YPyH\u0004`pΪ4M\rLH9:KFf T\u001a{\u0019|jH\u0005h#\u0010O\u0000S4p\u0017udd\u0011q'q\u0007m*i~RRB7\r೛%lj\u0004ۛ\rZo\u0016Iq@>CRM}jP~D&%x8\u0013(\u0004\u000f\u001fD笚|9*Ŭvh֘Ws/wQqN2\u0014,\u0003AI5F(SB)R\u0007V$M׍lux\u0006Uyd./(ǘ\u0017n+\bДЬB݆\u0005j>\u001a\u0014\u0017׍l\u0006[\f{\u001b\u001cT3\u00158\u000e؂r99<\u001fcBv\u0018OUd\u001cN[`(\u001cY9y\n\u001a\u00176izEqe-Z^Yqխ暶U_WݱSv7٫w\u000f\u00188vC\r\u001f1r1\u00197~¤Snco5{gκos~?\u000f.x?.|EO<䩥˖xz3ϮZ\u000bk^Z~Ɨ7ymn߱s[{o\u000f{>Og𑯎~}\u001fϜ=ϟ.\\J\u001aJ]IYWQdg+\b/RKrR+kA\u0001ݔ\u00037)\u000bnƃ\u001ae-ʅpa2b\"NLUV܉\u0017w+3~ܘ\u001dP~<\fy\fG\u0016+K<Ô+/b:&e+8fMy[sP>|\f\u001cT\u0016}<:I?().^J\u001d>\\ͻ%\u0019~\u0018__b2\u0016\u0015\u000flv\u0007ǣaO\u0011\fG8#\u00191<\u0014\\\u0016|\u0018LҚ7?3'\rt뮶\u0012;f[\u000emq\u0013&O6}ƽfϝ7\u000b\u001f[xe+.j[ȤƟILiLT*N\u0014h\bj~o\u0013'G\u001f~83gϞ;w\u001e?]p\u0006ƶehbm֮-\u0012;zW_5a\u000f\u001c3Жj꩛sӲZdOG.\u0017\r54PCC\r\r54PCC\rw\r+\u001au\u001d\u001a%^]/\u000f9\t_ԏ-~kwe\u000bܝVOѢ'~HPG\rVF\u0012ծ=Ͽ1}C&|ww>/n{y\r/Mٵz\u001do.Ѳ{_d'װ\u001a6Rk]/޳̾\u0017{t\u001at\u0000p|gvzffgi;fiNд2/\u0014\u0011\u0011\u0004A\u0010\u0000oF)TLP.\u0015\u0003\u0000\u0010\fE[\"-)'-߶g/yޘᎀN\u0003\"_\n)Uk\u0015a\"a>W\u0010~\u0013ՓĢ\r?\u001aJ!&vezzc-̣>$Ck\u0010SFkCe\\\t)j3J-)|ʉ鱶\u000f\u0006\u001ed(;\u000enZs>w'C71}fDm\u001b\bX4\t>J6 3O;F.\u001c^h\u0007\u001e\u0003\u0017\u0006W\u0017}F\u0007]υ\n{E\u0012\"\u0003f(/c`4Ѭ7h^!}w\u0007>85\u0007K\u0007\u000ehʙH\u0003AΡ 5\u0018.\u0007-F\\\r|\u001f\u0006{Gq{\u0017\u0010im=/ZtU\u0002p\u001cpdK*8+\u001a#KD0\n\u00043\u0000{\u0017\u00007\u000217\u0001@Ao\u0006Pa\u0013.\u001d\u000557\u0017d0\u0017\u0012\u0014~DK2qH9y\u0014\u000eBCOmHLU1tՔl2\"8dX2,\u0019\fK%e(\f%6\u001b@\u0015du=\nםj^A\u0004\\ˎ*\u0019$,!2.K\u001cG\u0015v[\u0007=ZP\n\u0019$A\u000e\u0019=]\u001b+#\u0018zw\u0019^\u000bXaF*b\u001b\u0013Z*SRD\t&^\\\u001d4h`C\u0006͏@v~'x\u0014<\\վAGi]\u00158^@(WI<}I\u0016XA-edYÍDVa(\fe\u000e\f\u001a\u000fZ\u001fg:8QCHz,I\u0014^P\u0014Q%xI-02\u0003\u0016,탡\u00002\u0014A\u0006\u0011d\fjk.s[g-\u0001HQ$Xi}yJ&E|Ne2\u0019\u001c@ZF\u0000\u0003\u0019O\rAF#\u000bzw\u0006/؄\u0011\u00169Ќވ0RYeJ($9\u0002J;C`M􂜇\u0002}0 \u0003\u001aP\u0001\u0019/69\u001f&I\u001fl됼:y*LYT\u0016~?W@lͥt%\u0017SY\u0007BfaC*Pn;ӑW_ހ}]M*\u0005'(bN)%O2qbzȅ)}^K\u0003g\u0010\u001cX\r$'\u0003mo\rN_u_q\u001c\r\ry[\u0003\u0018r=P\u0010\"fUdVp\u001d\u0012\u0005=!\u0012:qܴ.K``Z\u0001J s^9\u001dz5-\u0017&i\t*ઑ9u(I\u0014#ObD\u0004\u001dQHnƖP\rVK\u0003E\u00102\b\u0003jVwn\u000b\u0007'\\\u001dG&ǼԲ֠\u0002m0N\u0003J\\ɰuUH\rZ\u001c\r\u0011%4Y\u001a@\" 5P\u001cog1ip`䉳\u0015ߦq/g\u0007(\u0001M\u0016EɱZ,T\u001b\"V $\u0006K\u0003M\u0000\u00072TjA})Ï\u001d9;\u001ag/(Ė>\u0019Ȝf\u0014+Z\u00125b \fm \u0011@9\u0000\u000f2\bv~\tjl̆q\u0019'G%7B#~̇ސ\u000et&\r\u001bn磛#XB.\u000bx\u0006\u0004\u001b\u0001ю?S]1a^‹w>LpP\u001d8:H\"Ol@H4@D E> Eߧh\fx\f3{\u0016\u000b=\u0010\u001fp~@bIb\u0015)y`o%65~)\n}\u001eOz\u0011\u001etGr(\u0019\ryĆ_\rx\t{L|@mT+5s\u00077*N\u0011\u001eȁ3GR]\u001cx\u0002څ\u0016)\u001d|9x^d\\\t\\dyb.pPdmkkm_\u0000\"8\u0007'q*\u0006)\u0002\u0004c\u0000{&\b\u0006B?P|5\nb} \u0015\\hXL35j1|\u0007%/h`?\u001c\u000eb!4\u001dУ( \u001c\u0013^@9\tSa\u00016\u0004\u001d\br\u0005\u001e%'Pb\r5A\u001e(\u0007=\u0015)\u0013|FI\u0002S|F!'\u0015\u0014Ac\u0007In#V\u00124jBkn\u001f\f\u001f\f\u001f\f\u001f\f{C.bE\fa\u0017Ԟ\u0006=ag*\"\u0004t\u001cVP*GhHLf)sUQ͚H%PY~5[\u0003y6V!zgkhpw\u0006K\u000b\nL\u0013y\u0004}\\DM\u00193\u000b3\u0012]\u0012W\u0011dki\u0005jJ$#d=U$yA\u0018\n7B-P\u0018\u001a\u0006%\u0007P_6`\u001eׅ3$\u0012}N+5AIL62U`#%yWF\u001a\u0014SE\u0005\fE[V\\Ks2[nh`\u000fԱCbx.\u000b蕽\u0006|Đ\u0018\n\u0011Cű-\u0002NV>ߊ=jV\u0010y&\tޠe=\u0019ή0ۯk@\u0018G\n*h\\̰O\u000f^LA m\u0016(U42fwO\u0017'\u000fpxa0|YPa47(t%\u0011\b1 \u0006Ο;\u001d\\0^\u001dvw\u001dvgԟg\foB l;e^cdUd\u000b\u0007~Pb07(Pf\u001e\u0014G?\u0016^;87rzĸ\u0017~_|)8Wх\u00105\u0012S\u0015\u000e\u0013S\u0015rI\u0001Td\u0017C!b@\fAs\u001f/\u000e=s߼tD[gnyQAA\u0004$L\u001fN\u0018'3\tc8\u001dFBm\u0016\u0007}.)\u0019u#=g4b\u00054~noUc[\u0016Q\u00118\u0000ܾMYBy͇\u0004fBHOI8t\u0014\u00018\u0018:\u0015K\n\f|H{\u001cȠLd\u001dT}ūoݸ\\7gMӫ[e`\u0004\u001c\u0003G\u0014p=\u0002\u0005ϡn\u0004O\"\u001b@E\u0005dY\u0001s@\u0017\\4yjlflV/o.=ٴBj:\u0019\u001c*\u0013n%}\u0001\u001clNmg[SeJKn/T^\u0017\u0014\u0017P@\u0001QQ\u0011Q@@\u0010\u0015PA\u0004\u0011/],Yinm\u0017yRؽ\ne[\nC>\u001cyE@)H;a\u0013\u0002#ssE\u0002fKϖ?,?_V3|~\u0015l\u0007\u0003EfA\u0004x8䌃\u0010X\u0010H\u0019\u0004?\u0006B\u0000\u001fr\u0003\u001e_({\u001cJ\u0018h3[\u0017^^0_\u0002\u001fS\r\u00163`\u001cp^A\u001fkO\u0010\u0010\u0000o\u0000t\u00027\u001f$磐\bdm\u0001Ð\u0010А\nP\u0007+\u0002\u00066/\nf^\r\r\u0018G\u0010p\u0001\u0011\u00131~)\u000f$T1|RB.玦TM\u001dI千.YoA777SCkCɦC\f?\u0007#4\u001dwPO?Nf\u0011o0qZ\u0011bNYLn\u0019~(VbO\u0014Km\u0016kZeu8\u0012MB\f̵Օ?\u001f?\u0007#Ȏ,kN\u0012\u0019D\u0018s:#:'>V\\9Oe\ft̚R2'L掞8N\u001bhmנ镡\u00141!?m\u0015b\u0010#\u0006~GP\u001eq\u0005E\u0010fV\u001e\u001e\t\u001f7UO$K.R+\r\\f9\\cLu%u\u0013MXy\u001cߪoNhkG\u0013WF\f5Ak\u0015(9\u0015ԁZ$)93Ε\b4Rf\u0019iNb]6*MZIn\u0011AӉW2v\t\b-&Ġڷ\u001e\u000e6\u0000[ɐiuL\rY\u0012e>3\u0016YK\u0002@e\u00046rU/\"4\u000bS\u0015jb\u001eM\u001a\u0011C\u001db\"\u00065b@\f\u0017ЇIUBEI*w:SW.+Է\u0017\u0019[i>9Eߔ+UK\u0006\u0019r\u00137Se@\u0013p^\u001b*6\u000fA3x\u0007!Y\u001f!,!*y-vANEM&ACӫ\fc\u0011\u0004uԆ\u0001nvC$e\u0017^\u0019X_/\u0002.b\u0010m[\u0006rĠ\u0017\u0018\u000eyb\f\rg \\)\u0013\u0005ƴ&}\rIQRV\u0014mz;hg\u0018yn46,\u0004\u001ebhغ\f\u0014;WB;b>t\u0002\u001c\u0012v/KWt:A`jNmg\\}CEŴ\u00156NΠ7\u000e\u0016Ҥ}4E\u000f\u001c1\u0011\u0003\u001f1\u0011\u00121t\"\u0006/,1AaO\\4F\u0015ٴ\u0002C\u000bA\u0012Jd2ȫ(8\u001c\u001bUm3\u001b\u0007R\u000bHaD\u0013 ذ\u0018$[\u000en+A\u0003?\u001d\u001f\n\fcSΙ#\u000bͺvUD֜Zא\u000b)F/\n\u0006(F;Lj!\u0018\n14!\u0006\nrf\u001fס^w\fY]1|6QHUU5gvŹ=utsԚSͳe׈\u00072xRKFE\u0011MP\u00188\u00061H|\u0000ZOgk1\u001e5\u001bzq4`.dzXFPV(3Kd&Z/a\u0010sbP+KV\u0018PB\u001e\u0011CǎOf{~4]=\u0011|RPIZ-`\u0013\rI-|M)z圾\u0004Ђx\u0007ME\f\u0015os\u001d\u001f?߻IocA?c)ґ\b\u001a]쉗RtIZb\u0007Ae򺣕EHE)B)2*\u0003\u0018AW8/1/o\\\u0003\u001e#=\u001as#\u0000\u001aǒF#l{t%/NՓ %\tʸtM~\u0019aB4|}\u0003MG\f5\u000bq\u0011tl^\u001744r\u0017a\u0013\u001f8\u0011\u001b((>\u0017\u001d'\t\u0013)\r1tID\u000fIz*\u000f5\u0014+\f@}\u0015\u0013\u0007;XpgӻG\\^km\u000f'#!_ٴ_DTXr\b\u0012R,-s4A8K`\u000fqqY\u00039UX[~M6®Q\u0005UA۠]tw\u000b\\ԮUGg<6`**9{\".#u\r7\r'8\u001f́j');\u0002\u001bm{k&h\u000bho\u0010'\u0007'DX_A!NW1K)LY\u0013[\u0004\u0019FfZy\fon: \u001bL\u001c㆚\rP\f5ۗ@+@t =\t\u001e 򆶤YIVS~AƷ\u0015ST*e\\W;^^'cF:/\u0015n\u0007΢w\u001a\u0006t@s[\u0002\\d FP\u0000E\u000ft$\u0004H3>\u0011eOsJ0)/(k\u001ch@>Ӭ\u001cn\ffvhN1{\u0019vg\u0003o\u0006'\u0019h9_\r\u001d\u001d\u0001\u0011>u6EgZcin=aqW\u0015u7h4(N~\t=\u0007\"l'h0SF\u000fI721MGMl/\r4d`B\fmȠ8\u00114'<@sgV\u001d\u0017;5Q9Ts\u0001\u000bny*rQ(\u0005\u0018FRi\bھ,\u001d&#{ZsJg\u0003K|ݶ\u0018 ۷\u001a6@\u0007|ftgB&'=TeH[\u0012H}\u0002U{˚6˪Zs}\u0012I/S9K\u0003\u001d\u0019 'h߷\nT\u00077P1!O\fI=\u0019;sc\u0002PcƪQ\u0006m%WY.(IM7\u001aـ A\u000ed\u001c|\u000fLg\u0010\u001fGX\"nJVx+9J\u0012\u0005%rS}Zd\u0018\u00145\u001cLV%THdHm/6%^\u001a\u0018AfdP]\t={}\u001a-*[[|\u001dSJј*9(#6a\"[R\u0006)|Υt9Xe*\u0007\\of{{\u00018\ro@eЅ\fփos{Ȑ選\t\fWtEi2\u0014ȕMe*icAfa<&ZOki\u001d\u000e*QCP:gZd`\"\u0003\u0017\u0019/zn߽ʯ'\u000fmytSqф̚t^s4{\u0002g%wQ5g,lmEڬJg\u0006d୛\u000bm\u001d?g\u001b\u001fz\u001f\u000f݋NP*|3I\u001a;\u001e!\tRʼnC䖸\u000b5mkey_goMi\u001c#\u000e֊NǺ_ъbZԊ\"\u0015(\t\bD\u0004\b\tK!\u000bـ\u0000!!@BB\u0002\u0000\t\u0010\u0002\"ua(nXQ\u0014HU^h\u000e?\u0007ܿʪ\u001e\u0003@\u0002\u0003\u001a-g{\u0007\u001f~o٦w7iaݯ'^\tEQG\tT\u001eŶȟEa\u0003|1H\u0012x]&]-E\u001b\"\u0006͚`^?eܡaWtL\u001dmqu~)~?;I _)OԄi_hY\u0011\u0016=A.3+\u0004ݑq\u0003+rnW\u000e-n/\u0019^2禰\u001agl\u001f\u000e}'=$qϛ2 \u0006&\u001c\u0015[ft\u0004\u0014C\u000e\u001f\u001f2.L?+N\nz*\u0006)ShS\u0006es\fs\n\u0012)[+,vU%8Zy\u0010ps \rT z\u0003;v6ُ.3 -#0l\u0013\u001c&\u001f.\b\t\u0016\u0006.\r\u000bx\fD\r\u0019ꞏ|c\u0001es\u001b`\"5^Y\u0002{\u0016\u0006J\u0007OD\b\u0017\u0007\u0004'\"\u000fE\u00025\f2p!8\u0007 ;\u001a\bB\u0000\u0010\u001d\u0007q(\u00057n\\\u0004v{>F\u000f+,Uy\u0018v.\u00055ก\n.I-\n\u0002vA@\u000fDl \r\u001f8p\u001c}!\u0007\u0017:\u001d\u0003\u0005.uXb,15(`ռbYȅK2Uw\r\u0011ׇ\t\u0003\u0016_ yC7^\u0013R\u001f\u001e@q\u0014X;\u0000o;w\u001d]8|6s\\\u0005F\bV[a4,\u000e/\u0000Aqp[\u0005k=;\\ȯ f+7@!H\u001126:C6\u0012 pm \u0016ml\u001cO \u0003+8{\u0016q\u0015\\ׁ\u000eD!P@rԣag\nBdI\bR&ԉ\u0013\u0017qMYϢhc.ƓޜG\u0011{a87N\u000eso5dX\b݋`J\u0010#\u0012o;A\u0014\fccx⇿\u0015LNHVvL7(I\u0015\u000b\u0019sU\rg\rF3Lc\u001dL.SITS\u0004󞞹's1\u0017{.bXܛ|mz^y3-9D^鮒\u0004d \rL4T \u0006~\u001am8d{嘳@_h[;V'\u000e(PJ\u0015Iki)%F'\\\u0014WT\u0014onuwWI\u0002e\u0001\u001fU'\u0014z+fjol\u001d/c\u0006}I6\u0012K m+ΨU\\f\\VnFeoÅwE\u0011*I> \u0007\u0002fh:֥ݰ˧֚\u0013.\u0018n\u001f&(\u0005袔[1Z(>D$h\f\u0016$\u001bk\u0012+{*%\u0001K\u0003Gu\u0013\bS[\u0007o{d<5mq|셽q\u0017j??gpzB9(\u001eR\u001cF/\u000foeV\u0013[׃ZE-M]5rI@.i'\u000b\u00077crk]:_Szp؜q봋s\u0007d\u001c\u001b\u001d\u000b2hD\f\u0017Ӌ>n_ҧʫW\\[1(\u0004\\A\u001ax*P&\u000be\u0017\u0007~Qaўw\u00185rr,`\u000b)||dh2e\"\u00191!>L\u0017p\u0005W1CB\u0001zmM><\\(\t\u0006\u0001WyPzѿdf-\u0018-hxomP\u00161^\u0007R#g\u0012¦iIIVD6)/\u0003D~R:.r\u001e\bЬ,N\u0007/T\u0016\u0014V\r֭],[y\n)u߃\u0017\u001c'/RBHoƒHgyQ0\t\nL=ED]\nDI(\u001e>݂]+Q[W_M\u0016[f\u001b1-\u0017cC\\ÿDa)5:6`5\u001f\u0013\\,\u0015\u0013+E$Eq$\u001brV7z߂jZ'W\u000bۄpN%\u00174X`E\u00073\u0014@\u001bD߅P Y\u0012 &\u0010(\u000bNv\u0004\u000b/W\u0001m\rF\u000fI,ˣF\u00039\"\u0012/*J~\u0012\u000b?\u0001*\\8\u001c\r'C\u0014\u0001| X\u000f\u000bd}\u001f5\u00041\u0006RL܁i\u0006\u000bk\u0002|s'\u0010Z8B\u0003$1\"۳\tu\u001cod\u00158\u0002:;r8\u001c \u001f8\u001e\u0002\u0018DC+D8CN@;\b)/\u0002S\u001e~l\r\bZCDݑA5\"*{&#U\bd8p@>\u0019\u000e3\u0006Nl\u000b\u0001]80\r{`\u0019\u001c\u001dma\rCV\u0010s\u0012\u0012X@\u0011s`\u001c5\u0003Qd\u001d3c&?.n)TC\u0014*בֿ\u0014\u001b$\\\u0014)\u0010/]\u001dN`\u000e,w[\u000f\u0016V6\u0003/\u0015SW1F@g\b\f JU\u001fTC\u001e4\u0004$\"\u00031 Bg\u000b$*A\u000eHP\f'\r`jAj9H7\u0005Z\r$d;A,\u001f\rQ^jC\u0002>\u0011Ak6*\u00128\u0018$l\u0001(|g<5\u00179jCo_j@nE\u001cDioK \u000e0W,\u0007\r`{k\u0001\u0007X3_\u0003*\u0015yBJZJEZ\tn\r$/\u0005\u000eF.\u0004D>y\u001e;5\u001b?5\u0017\u0011HoCI\u0005H>\b,\u001d1S\u0001\u0006d{jC\u0016<, 5\u0011\u0019uj\u001eS h5<\u0003:y)!j\u0014@Ky\u00134@ݿ4$ig>3M\u001bM\b$\"\rq\u0018:y;*C\u0006aӇ,\u0015.1ҽ?'qL.\\|\u0017Q\u0015&$NzEseP\u000bO\u001aN\u000fM%O_\bP@<Ґ\u0000ֻ<\u0013eh@!Z\u0007\r\u001bj\u0003Y\u0014u&o5C\\\u0015D.\u0017S^GU$ͅ`̐n1\u0002\u001fp=\u000e\u0004p\u001dS\u001b4\\:\u0000\u00199\u001dx V\u0007\u000e\u0014a\rd\u001bYˤ\u0007~Hg/$'\u0014gK'd=\u000biN\u0010%\f\u0016\u000e\u0007\f\u0015\u0017t\u0006=n?e5\u0011&S7\u00024!\u0001i\u001f\fHC\u001eJ\u001d9@ї\u0004\u0005^\\Z\u0002;=z4C1O#\n\u001e\u000bFI%>aOЀ\u000e~9x,&i<4\bА͛lG6\u0003\u00078`\u0003H\u0003\u00117K\u0016\u0000\u001f\nA\u001aNmtaLs)\u001cJM\u0010\n\n\n.QY2%Y\")u\"bb\u001b]\n\u0016q@$8@50\u0006Eڿ\u0004p\u00130̿\u001abv9YC\u0014u7DrV,8dI6\u0019\u0019\u0010Rr<ĵ\u0007H\u0003\ti(ߴ\u0000\u0017\u0006׵G>trÛV\u001d/,أO[C0\u000fL]5SI\r\u0012=V\u000bE\f\u0019f\u0016Kt\fXBkUS\u001dj\u001aOL~Wi_\r\u0005\u001b\t鶅\t\u001f^9k>=퓝#ۃ\u0006͑QqMz\u001cZA(VIXb>Yʙ,uI\u0019r-\fRzV]@j\n齒B \u001e \rdW'`#g!\fƽßo=Uǹ\u0013C\u000f;|{Z#\"[o]MIjRE6')\u0010\u000boT\u0015WV(\u001cV\u0018X5\u001c֝\u001cU[++\u001f\u0003h(\u0004\\A\u0019j|l>m/^7K>fs,ؐ'NY\u0015\u0015JdXʮK\u00122_f\tdzh\u000bF<ߪ!z\u0019A=P4;A%r\u001f\u0017@Esw]kЙM?\f_p\u000f8#,-:Ym+jQY\u0019ņ<\u001eYK\u0011\f\u0005G*hez}I$jp^ixo\u000f\\G\u001aJ9\u0011t[ivO=W{y\u001f{7\u001aQUmqYd\n݄/4s\n\u0005b)R$\u0018Ī8V}pKsةU\u0000u\u0015\u001a\u0018_8t#Tov\u0007\u00164t_6=s\u0016\u001cꋈw]`X\u0012\u000bҊsdU4a|S$$E#LM\u0001aT\u0010\u001e!\rLdN)σM~kcK\u0006\u001f_o}vvo8~,x8<⻘4j̒\u000ebyƉ_Qy\"\u0012Z4`k0m\u001bz{i\u000f\u0014\u0006\u001a4hހ\u0015&ǁ\u0007qܵy\t\u0013\u00179O\"n|\u001f@\u001cF '\u000fgR> ݈6fYM\\\u0011d2\u0003m&Vp73pp,gn\u000fWA\u00018vx2\f5c\u001b/OO\u0012p>\u0019\u0016D962{\"1>m\"\u001dS^gEYQ\u0018ϸĐ҂\u001fz6\nv|yl\u000f@jGr\u000bj`bC\u0002o+\ro=]ޜ3a93W\u0002gC3\"㧉1ԸkxI!/)uJTm\u000bs\u001aE7\u001eC\u0001j?EX\u0016z\u0016f\u001b?l^s_);xً\u001eٳa'fKf`cf\u0001KʂCgy!\u001f$a~W\u0007\u0014}g{\u0017e\u000f(]P\u0005;#\u000bQ7l\u0006a\n8\n\u000e\u0002` xd( \fyBr&\u0018g\u001d\b\u0001p\u0011>\u0018;~`}\u001d\u001ajuBR*G!lu))6\u001b<קix\u001a\rA;/CԞPH\u0017\fi\u0007 =\u0010H\u0003\u0010\u0016\u00181=\u000bb\u000f\u001fPz\\\u0000Qoh<\u0007-^(\u0011eCUM-tZ':-\"%\u0004,\u0012X8.\u001cλ\u0006\u0000\bی-~\u000f^m灴\u001c\\q\u0016Jw\u0001֮ u\u0012dO~q|\u001b2PG(\u0014\u000b\u0016ac>lpN\u0016j2[\u0003K\u0005e\u00058v\u001cGE\u0001łH\u001d\u001d\u000b\"\u001c\u001eBH\b)$$\u0010{\u000f$!H*(( X.l\"(\b3{9W?p.Y{o\u0003fF0\u001f\u0004\u000b\u000f\u0007 dI\u0000\u001c_\u0007}\u0000\u001bRb/Wx\"\u0003x\u000fW\u0006]^\u0013\f<|s8ųq0}<\u001dNb8!\u0002\u001e\u0003\u0019cV\u0000x}\u000b\u0001sw[1\u0017,\u0004b]\u000eYH\u0002LelQuҬ`ZdY-\u0016IVQ¾\u0016guDY@\u001c\u0003\u0003<\t␋\n_x:\u000e[9pˣ!5Q-e'&\n㤞-Pq$FD\u0015k\n(\u0015ܚ|\u001e9ǻenkxn1P`\u000b#|\"Ȝ̍\u001c\u001fj]w{ME\u001eP\u0010[[L('1F:רgKjJPER+.4ŧ3M\b7XN-Kt_\u0012>\u0010\u0003kDP\"ga^c\u0007\u001b'qqK>˞^=SgsוGŜ*OJ)*JS9ZSXW\ntr]:ǐ,ȣ+*,4EC>UuӜХKe\"[\u0000\u0003q`/\bj,\nIgM\u0019k@7\u00026޺|tŦڳ1ѥ\u0018|~y\nM_La˭LQM\u0012-àͥXL$}9UBȹn&;t$=)Y-\u00050\u001d\u0003\u0017\u0019e\u0013pD`anj{9vZkgoaG\u001aQudC\r g\tK\u0002v1[F?!RS\nzdH4%Y0aN8u)H\td9s\u001c8\u001bg\u001c\u001c[lIJŴ\\u]I㚚G1\u000fhhjsP+]\u000eռ\\}xn~sDr^G{TA\u0001PI\u001b\r=uz:ڬ5>tk7ͤ﾿Mw/uk\rzDs7u#)y)6YAO9e;\u0016푷T֦P{@!AsS\u0003wZCRs\u0001?\u001eU\u000bO>R\u0005j&;ߨ}M[Z\u0003\nW\u001b}^\u000fw76M\u0016UK,Ց=8RAbyڰsԁ\u000b֫\t\u0003u\u001fTqZV\"D\r'(`A^Iyݿ20duQ琯UPi5w[\"I^OjfƵ<ɕ\u0012awY9*y;z\u001aZ]k^\u001ewiT\u0015\u001f4لݔxwg\t10dBVI۰ՙ!NG\u0007|=xa\u000f\b\u0004~iw\\p7?W^)m,m*m+w4XƋk/\u000bTA!\u0005GRpn\t.q.qst\u0019\t[q\u000f3c>VF\u0003\u001dn=\u001c\u0017R\u0013RL{\u0013\re\"Ibw:C/8\u0019hΎ\u001aC\u001d\u0013B\u0013h$3b\\\u0015\u001aPpJx֮CyK2c~\u0017q_vdrT]ptInp\bF\"Sp\u001c},t6\u00156\u001d!l\"FM\u0003l I\u000f\u001e\u00063Ff9X!AN{H+R\u000eƍQgSwy*\u0010w\u0003lHڨTG=\fcpsdX\"[\u000e,G\\Z\t\u0011\u001f$7\u0005@t6\u0018KH\f\u0007\n/i\u0018m>MKH{\u001d\u0010\nD6XkBA\u001b2\u0007]d\u0018 \u0018\u0005([\"O@~b\u0019N\u0017{@\u001bi\u0003 9\u0019\bZ F?x9\tϙa\u0018c\u0004iǩF9\u0017\u0005ݬۜ{1HH@?!i&Ri#g.Qi@sTnB\u0019\u000e\u0012\u0017z!<\u000fy\u001d1v>\feJ\u000b?Vެ#Cbhw/e=(}z,~L:\u0012%|HŞcdA@6}GnRŨj=\u0001˱j*\u001dn_J2}\u0017rcf3\u000e2gҎ$MIٔqQ~7לG᜻\tvfOJsE]Y*HPkPN\u0007aZ\u0017nZ\u0002weCI~T~%c\"7*k\u0010HN\u0014T$Kc͢\u0007ܧEw/\u000bsGxvt'\u0012g@B6$7ϰ&5\u000eoT#G\u001e:\u0000i)E\fe\u0004d\bY$oH\u0002\t\tI؄\u0019\u001e\u0001ld)C@+R\u000f\u0001\u0011\u0015\u0011\u0010\u0005>}/Ç}\u001e\u000507H^\u00060\u0002iƟRO~O$,i,K0)QN|BȢ`\u0007\u0015z@`\u0007/A\\$%%!5v_k\u0001\u0004]7\u0001t\u0004\u000f\u000f\t7S.l\u0005\u0019\u0016t\u001f\u00059nF\u0018\ff\u0004=ް\u001e|\u0011܁Uǵ6[B\u0004!ڐgiz\u0019nT[$\u0014߮sڀxoʐ8\u0005dgW\u0002\u0013os0f3iAp\u0002Z\u0010\u0013\u001b@bڢ2M\u0011\u0005q?\u000bn\u0013\u0013.a\u0015~DX+\"UP\u0017\"\u0002\f\u0007\u0001\u000b\"d&R0\fw~T]\u0012sJ/)h\nk0\u001cx\fQ\u0018bF\u001d-&*E\tjQQDkbaĠ8?R\u0013\u00139Q\u0010_3k\u0001ỵ@\u0014`\u0004 ܦO_,Z_t86]aɿe?'#\u0006a\rdë\u000e\u001dcV[L:@?\u001d\u0013}b#o\u001d$`\u001b\u000f\u000f\u0002W\u000f\u0002\u0018{\u0013tC\n5@;\f\u001cA\u0003_\u0003\u0017m@%kPkj\u0005~\u0004CfeK0J\bjn@A((g4:\u0007I?|kXy\u001b\u0007\u0015I*x $%Rt\u001cfffjj3\u0015Q*jS$bZ\\uab'q(\\}\u0005\rTp0zS\u0001s\u0010(\u000b2A\fhBm\u0004T‰c4\u0014탱!\u0010\u0004\u001f]~^\u001eqD:M\"!#\u001bM)\u001cXag\n'd&n,\u0016D#fa$ȋO0K\u0002!G\u001f>(B'j\rm6s+.\u0010\\I9M\u0012\u0001D*\u00149N\u0015`\u001e\u000b\f(7Fx\u001a!$\bfツ^\u0000k\u001bx]\u0005\u00052_K,GT-t@B{,Z_]\u001f$\u0013$)\\Na8XE\u0011=\tÌ\u0000\u0018zs\u0007\\\u00112\u0019Nl숄\u000e^\r\u001dRMVBd\u00022ePڠ\u001afV*`\u0010u\u001a}P\\\u0010\\\u001fcB瀿\u001c<\u0012JmQۂ\u001e\u0006G0ց~\u0005Ӯ^\u0000\r7Pz<\u0003^O$B°7yi}>Ǎhc'|>B':8<\u001d\u001cWC𼍑\u00162\u0007M\u00100,؀o\u0007N\u0003Xׂ䣮wv\u001dk\u0005ʯH\u0007\u0017H|;\u001bčW\u0017H^:\r\u00144\u001d.\u0010x\u001a#=h\u000e1\u0010, \u0012-Gr\u0015R:\"\u0019\r`\u001dq\u0007'yq\u0017~=\b\u0000@$=\u000f \u000f\u0005&j\tڐw\tc!o\u0012&\u0013\u0010\u000b0\t\u0007*r4\u0000\u0010bY\b0CFsȒ,!M[t=\u0004NU\"\u0003)\u00173\u0001`^\u000eD`0~\u000e\u0005폰I𱤡\b-Y\u0013I\u001c|8\u00169H\f\u001b #D\u0017:#e\u0001DN3a\u0016fȎ\\\bE%+!_\u0003q\u000bU7xw\u001f܎ pN}!\u001ckH)\n'c\u0018-uh&W؁/1(\"B\u0017`\u0011\u001bp\u00117Yk\u0006e9⬐˶E\u0011TxAT\u0017\u0010\u000eGLro\u001dc\u0018?KO~K\u001b\fRSS?{i_c#:u\u00016ᐼJ\u001fU\u0006O\bjoS\u0014p\u0015\n'r\"\u001dRqΐ1QcM#)'\u001f\u0017X\u0018\u001ekF/%mG{~B\u001f?d%KD.\u0006\u001evX5\u001du3Qi`slB\u0019\u000eE|q볢0H+z/}+K~?H\u001f\u001ecd`v1n\u000bO\r?dh=L-6kq=NƙL\u0005R\b\u0007\n=d,G\u0001Jfb\t*\u0003\u0017`[%ƶh>\u001aU^ذl`\u000e=>ԧٝG\u00190odg>$\u000fnޤ__I\u0019\\2s)\u0000p\u0013Fn\u0002[\u0003lu4v?\u001f5\u0011c5v\u001fwֿ)\u0017\r\u0016eG+\u000b\u0013˙%5oD\u000eH:2p~Lξɹ\u000eΧ\u0015}⏰O2t\u0001.\u0004KC\t7\u0011:y,\r\u000fT\u0003zdVG[ʾ=VF9P\u000fis.)/w\"`8P#\u0010~\u001e\u0011}b\u0002C:1J\"n!ȼ=sSbMsF])c~.SPn\u0017\u0014rn(\u0005W%\u00173\u001b\u0015ʓN\u000fcž\u000eQ[=T\u000b,BBx\u0013yɮ\u0006ht9e5hp[Ԋ\u0016˓\u0006vja̭J9jsT}vi.|oC#\u0005$\u0017\n$Z-\u00032d\u001aAC.q \u0017{'i:\u0003\u001e&C\u0001\u000b\u0007D,{ږ^;2(\u0017+r9gJ\u0004'\n*GUYs\u001b\u0007[eu\u0014-FvAdOse}N6V\u000b\t\u0007i(&A\u0006;}_;c䰛p­\u001f\u001fs\u0017}Vt*Y\u0016I\u000f\u0016Ve˯W6嵨~[TsdJiujeje\u000ekq@\u0017H[2\u0015YD,%!iAG\u000f\u001dF>s:\u0019jh[\u0007i~W\u001b#J:Q#gW\t*J-eٍŻu\u0005Mj*UgirYB?uz@Q\u001e5B];s\u0012k:\u0000~\u0010#-4)A)ԡ\u0010Z\tI\t-\u0018\b\u0012\u0002\n\u0003\b\u0002*H\u0017DP\u0014\u0005]\u001d@?\u000e8*~Yѳ}s\u001fs\u001fv:\u001d\u000b{\u001f:,{\u0014~'Š\u0003\u001aBzj\u0003ZƲԨ3Y\t\u0005\u0013i%9ՙ\u0005\u001cp0W(\u0016D/D)췉y@4!M\u0015\u000f?a{g\u00156\u0006-—K\u0006R.~\u001b4qj4\u0016h^\u001f\\:\u001aY]\u0019_^+(.*N/\u0014g\u001f\u0017d)\u0017ŒԌ\f񟱒@:\u001emC\u0011\u0014y\u0017Sn~c\u0011+\u001dǯx\u0015`\u001aq_8ΩZAd\nёTaiEfF\u0019ajŜ¾#E%/KiG\u000b$\u0014I\u0002;8-88\r\u0007\u0017w>\\/\u000e\u0013~e*=3rpAO^?۶\u000e[cK8!)LjFU^Y\\Q/?//\u0013[>\u0013_LRZbٛ$8I \u0001r\u0015\u001cԫ⾶oý\u001b؁{q{\u0017nvh䘽a\u000f\u0001^k]gOhV0qјĴdL^M0TW\u001bõO5Ki1oxU+q@\u00126\\E\u001cT)I\u0019}QFˣ{*޴!ݖ17ݶa\rL\u0010jiO$3#>$M\u0010r,ȅ#q)MU\u00112Cu\u001e6d\u00057\u001f\u000fm\\N\t;\u001f~8I \u0019\u0002\u000ej\u0014\u0016\u0005TD\u0013\u000ffl\\o,jo\u0004:\r\u0005{\u000fFeDzS{“zbb#;\u000bW\u001eק\u001djH\u000fj\u001fNgv̦_\u000b-\u00128$t\u0007%d\u0004iF4;$ݑFSh䑎T^Ŗ86_p&\u001c\u000b\u0004ׄ!\u0005q쁊D$\u0002߁!\u0001c`V761=/{5J\u0012\u0010qP)^^ >\u0012;JBf6gdt\u0016mB᱃F՜ACƾ,ǴPOh\u001fޝ\u00146wB\u0018š(\b\u0018\u001dwhñԉ9\u001emb%~cPI _\u0006}8-ۤН\u001b\u0018\u0011\r/οQ\u000fKrk{5.T@%uR=w1щ\u001aXE_R\u0016\u001b^K\u001d>\u001eKC\f\u0007\f/>/iE%FoZgaA\u001aլ\fHk\u0016U-ɫV\"WCW9FH\u0004Ք}B[Z~Z\u0001\u000e\u001e\u001f/9})gOrveNf\u0017B82GuRbE\u000e| |#5lYwT\r[`w\u0006\u0007i}\u000bӣ}\u0013\u0018x={ɏPc\u0002Me\bC\u000e0cy\u0010^a[I2ކP_\u001fB-7\u0010:=P\u0002\u001e&\\\u0016h\u0010Ά80d\u000e\u001c\u0004W\u0015\u0006Ph\u001b\u001a\u001e'\rbp\u0001N't/\u001b\u0000}\u0010hc{6m\u0004@]Ĭ\u0000\tP\u0002e\u0014t\u001d7|\u0000|ϔ\bA$\u0000י\fT%\u0010O\u0003X黀\r\u0001\u0015>]4\u0004.#`\\5\u0006ƨ\tLϬ\u0019_\u00039,\u0005P-R\u000b\u0005,?S\u0004@5\u0000\u0013\"I\u0010b-\u0003ad\bV\u0010\u001ap\u0003'E\u0013\u000eBP>0O]QM^[\u0018\u000eT\u0014zYuQ\u0016\u0015 Ɛ9!\t\tI@\u0006\f@ \u0010\u0000\u0019A@\u0006\u0015\u0004\u0003(rUZPE\n*\u0014\u0003Ȱw;9]笇ظ\u0006\bm@X\u0007\u000b\u001b o#D\u0000/a\u0014$vl\u001f\u0003a,|Fk\u0000~\u001d`W\u0003e\u00030\u001d;\u0007xۜ{!p\t.B\f\u001c\u0018i+n\th\u0015krx\u001d[6\u0002\u000f\u0010\u0001?\u0010nn\u0002̀\u0013\u0000Q\u0002'q-[FÖ8\b\u0018ā\u0000\bh\u0006=н\u001c\u0011\u001b0\tD\u000bA\u0018\u0002q1\u0003O#pR=\u0016\u0018%\u001b~\u0017h@m\f3@\t\u0002ҵ@\u0017ez$|\u0010e[IZ؀ ws\u0001*Cf\u0003V=zG\u001d%v?\u0016&\u0005W0\u0017\u0017e\f'\u0006waO\u0017\u001b\"w\u00066x \u0011\u000b\u001d\tÆ9\u001d~/ϸn\u0018l$;C8\u0005\u000b\u0001T7[ځ|\u001dفa\u0003䮛\rN\u0013!\u000e\u0017F#{4\u001ei!\u0012U!_ٔ>oA%W\u001e;9-<þ$`O\u0007Dfhl\u001b<%n|T\u0000QG\u0004\u0006\fwN\u0005::>r~\u0016u.;Zm`.W&<\u0006AȍԄȾD\rWA3JJb;D|Io\u0017KIyO\u0006%^H>\u000eJ3*dS\n4\u001ap\u00051:?\u0019,y7s\u0002_pyP]yW~1G\u001cyFԦЎ'\u001bXG\u0006E6&Z,L( %;Hi{I\t2+F,,\u0013jB&)\u0000&:Wn*J.e\u0007W\u000f{;i4IsȒVIT\u001c\u0013|(0g-$Z.UíN2\t+TU%\u0006\tiC\nnE>rSiT\u0019՟՟y\tz\u000b\u001a\u0010߾C7\u001fu27ۉZ\u000f5\u000e/[|ٲ[\u001eWj\u001bʙN[QM*jmU-M-\u00104\u0012cR<7U>42_%di>\n35L\u0004\u001aA,ty\u000b]lrx\u0016Ogwۂ\u0016_;\u0012CO=aCAֶ2fS<֨ThX%\u0019B}0/D=$ק\u001eUR:U)?R\u0010Hӎ1thk\u0000\u0017\u0012uN\u0003\u0012\u001bf\t\u000fGkf,ںkyWS:s-=hUR*S\u0002 Y\u0016#0d\u001ee\u001c\u0015IU+*\"0$N\u0018%ǘq5@:g6t1f_\u000fKm^t?p#`\u0013:Ἇ7R4ԲwVW\te2raS(\u0012hr+F$!ˬe\u000fHP<3Sd[X15@ \u0006cb\u0001fq\u0011݉Ř]K0W4t\rQrFVXY\u001d_aS֗pRK\fq\u0007b\\&-O\u0010\u0017+\u0005=JA]4\u0014\u001f_8̗\u0018-,qi\r\u0010O\u0006\n1P\u0019=\rf<^g̍K\u001ev\u0017;φڻp;iSe\u000b#ݓ &\u0010ZJMr`:/2O\u0018_^*\u0011y\u0011Ni7.*\u0006a^\\\u0015W<ƴ\u0006H=;a\u0013f~.al̽s0W0}Wu8/l_t.ҳWl\u0007:j\u0000~IH\b (\"\u0004\f;\b\u0005\u0016BBB\u0012@\u0002aG(Vԩ#.uSw\n\u0015,0Et\u0000VE\u0005q=c=\fbʎϼO;~|}&GPnj'Stbo~~́\u0019ՍҴ껥\u0019?\f\u0017eUe\u001f\u001f>6\u000bS9G\u000f\u001bg?2ɃV\u0016Env\u001bK\u000e7\u001brk.\u000b\u000e^H\n/usYq[[\u000b\u00127sbMFuaӶ9Y\rk\nU\rE\u001d┆\u0002u\u001f9&NMit\u0004\ftIn3 .3^\u00169w^S\u000fǰVՑ\u001b|פЭ\u001737\\X%XQ\"L{~:ܮԶʬymdmC9\u0013\u0019TeZ\u0017l7$c\u0007hI-if+\fqA3$M\u0017ScC\u0017V\u0011{n\fЭ\t_}#/zq|εI\u0015JŕJ*-A#HOr{kJxBrA7좑ܭt~NZn2I##rߒ\u001cwYQ۞\b7<{7ú\u001c{c\u0005\u001bD\u0007\u001afknNS\u0019\u001c2K\u0017\u0012R2LH.\u0018$\r&zrX艨Y?\n^\b3C \b\\?bY>\u0010\u001a.Ԉd#\u000fhݐky˰q\u0003ooLlqd)jMlp\u0006-:\u001d2{-O\b)zIH8!J\u0010\"\u0011\u0002HX>--\u0018t?x9g#0\u000bee:@i\u00035\f\u0016!e\u001296̰p\u0001\u0013\\C8\u0013hՇ\"\t`B\u0016ʂ,\u0018R)\u0012!*B\u0016k\b ;[s@\\#/\u0003\u0013x7)\u001b\u0002{4\u0005<ǃ.fq\u0010q!cB\u0005E1\"ST\u0014,B%\u0010W\"=U\u0010^\u0006\u0019jo3v\u001a+w)n࿡\u001d)\n>Hm\u000fW] f{!և‡ \u0016T\\c\bMPCj1de6C\u001c!>\u0004Q\u000bDHhu\u001d«\u001e\u0010)5\u001bQʤ\u0017\u0004L\u000b\u0010\u0000@JM\f\u00060&\u0014j\u0005Tً\u0016\u000eH\tCָCR\u00166 \rQr\u001eq\u0007\tZلq鄏\u0013\t \u0002gL\u0004Q\u0011غ|AAC\u001fil\u00062}\r\u001dfl)2\u0016HϠY\u001d_8!e+\u0007<8!\u000fvCKľāIp\u00071\\h\"\u0002G$\u001fwH\n.HpAFڕLw\u00068\u0006(XahS-^\u0002\u0007dltf',rw6&`FQ\u00174%o\u000eL:\u001f:!\u001cAz;׈Qɛo%Cҹ7I\b{-GK\u0005\u0002+\u000bD4ȝP*yL\u0004\u0019a5\u0004%B\u000b\u0014)mP1oL6Ɍ=~i\u0007ޫԆ&7rG\u0014Qo1IyCWW/dc\u0001lL\u0012g)\bBC\u0015Bt!ő,\u0016:飔c}!\"LPƷ:̚\fbϱMr\u001a6s_`kcN8MEqkKX\u0017ܪ\u0016 {H\u001e\u0001\u0012 @ \u0001b\t\u0001B-@\u0010\"D@D\n\u0018A^VPֶ^u9ߞ3)1\tŌyD>$\r< \b\u0004\u0012{>p\u000e}n0\t1\u0011[ n3\u001a2+$lw}\u000bb:\u0012XۯQ)G\u001e\u001frU`0kq&LxO1\u000bQ\u0016\f\u001cf#\u0011\u000e@O[ a#\u001aO}k\u001dTm=0}ډ\u0015\u0004}Bs\"oףX}i$\u001a\u00196hW\u0013ѰV0+\ns~1e9XET\u00142K\u001a^Q9A~E6fL\u001bH\u0017@S@V\u0001@\u0017((C^\nd\u000f!o5\u0015n3aNKǪ]/\u0013wt\u00079Q~u\u0019q\u0006XN-Q1J8yj^NB03S\u001e?*?\u0010g$z\u001f$\u0004\u0016\u0018 \u0006{\u0000\u0000s\u001a羚P?llew]O\u0015~{G\u0019I=V\u001fkȉŔe&\u0011ti\u0005r:NfQ\u0019J8Y9$Q)JRR^y:\u0015m<$\u0007H\u0016\u0001X\u001c|\\\u0001^ԯ\u0004s\u000fv\u0013-K.\u001bO}ݪ7rV>\u0005\u0018VANfgf1ӋjM\u0005Ou^>/NP\u000fJԷ$?I\u0018I\u0014e\u001a\u0002\u0005H\u000e\u0012\\\u0000@\\k\u000b\u0005X\n:G\u000e.5yionm>KWg\u001d(\u0013\u0015K\u0005ɔ4m\u0006#%']ƍϬ\u0015fe\u0019\u0012iƴ$:7<-3.#%.\u000b\u0012lb$\u000bzo\u0012b0[\u0010=\b\\\u0002&:7\u0007;/j;E\tW_\u0013v_\u0011\u0019U*\u000fє(ɧB-K^P•\u0015Djω^H;)ʋ*|˔\u0016|J \u0016\u0018d!\u0019\"\u00115.\u00007\u000bEg0ri={vUM-ݥ\f:gv_cĄr5-4\u0019uF\u0011\u0018xb$\u0014[ܒ\\A?LQG\u0018\u0012l2d\u0007\u0016\u001c=\u0003iv\u0002\u000e'po\u0001\u0018\u0012ٻǩѕ\u00177w\u0016\u001e6qiD>\u0006YP|]\u0002>&\u001cQ\u0015*4\u0014q\u001cw\t\u001e\u0019mWB-PA\u0003;\u0002?\u0003k#\u0018t\u0000\u0003{h5h0phUw\u0011-uHy^\u0015\u0016/;\u0017\u0017,1\f\n0idҌ,M6ɍOhoht#$1a-0\t\u0002p\u0012F;0r\u001e]\u0003m3`\u001cfo\u0018uw)\u001e^\u001dlw+{/J#E]\u000bJ\f˒\u0016B'Q:*(v#-3\u0014>xJ÷!\u0011a\b\fm\u0000̝\u0006`,\u0000߷A\u0005\r,hr\u0001O-\u0005\u0017i\u001d\u0012~%\u0004s0ɇv9-t9\u001f\u001f(a\u0007x@\u0017!p`\u001c\u00149\u0006 l\u001f\f,\u0000n\u00010a\u0004ߌ\u0002\u0016@\u0011v\u0006;(ݎ[G%]\u0013;\u00181MοÞ\u0012\u001dOʾ\\O\u0000%(wƁ\u0013fdlfG\u000fmrޟ~\u0003n^BL\tѾ\"4\u0010\t\u001cI\u001a\\\u0019dL\u0007\u0011C\u0011pf\bbc!Ń5\u0005R\u0017\u0014lOh0P¡E\u001ej9Nh8b#MN dB\u0014B\u0006gCb\u0007\u0001rDd\u00169CV\u0006I;hdF\u001eo\b۸\u0010O\u0014\u0014\b@p꣞Sc>\u0010k ᳐ENC\u0001P\u0014@^ᆌE\u001e\fgސlB\u0014@|\u0007\u0013<:S!\u001eRԨ/Do/G\f[1|l\fh\u0016f\u001a\u001b\u0004;\u001dU:A=\u0005*$(j='os背f\u001e2N/d\u001d~~C]'^\u0000OaM\u001b)\u0002^R\u0006q\u0019|m$\ty$\u000b\b\u0016rȋA\u0000C\u0013rr]3CS\u00052.TkyP\u0017\u001d~\u001d@ȏ\u0004A~6\u0010dJ\u001c\n\u001d|\u001d:a9\bz\u0000[ \rgB\u0019Ƅ>\u0005c8\u001bi\u001c\u001480\t:W\u0018=7\u001b9>Эvc\u00004ۂn\u000eAP\u000eAu,l\u001bȗQ!ѿ)^E\u000f*\u0011T'*\rd#d@G\u00194L\u0018X(\faaV4\u0007D{%\u00131K튢|O\u0014\"\u0017Ə\u0003\u000by%~Gnwv?DsdڐT\u000b߳`F\u000f5}E=\u001dz\u0005\u0010\u0000&L\u0006`dcn=\n'\\y0.\u001f+\\\u00122lZ\u001db憘gMOsN\u0018=ɪHӞK{*+y&\u001bO\\\u001b\u00060\u0011TAt\u0007L\u0014i/\u0005vNuĂ\f7uc\u0015ż\u0017s\u0005\u000e\u0007J>?.\\\u001b0s}Իym\u00159,?-wnog\\?]\u001d\u0013}oD|$u0R\u0001.\u0016`ḁS.͇\u0012\u000f=/4[\u001f/[$ɿ\u0014\u0017(*n)1w\u0003ƎKNw=Rv\u001c<[\u00007E\u0010)F\u0012$\u0001z\".\u0003\u00165,uL,X\u001ao?T48˽oҐ17*fhiHRRF酒EMs-3\u0005ԧL4'L]c;ڣ\u0005ϳۋd\u001e)\u0019!J~\u0017r}\u0018EoY{|\u001c\u001a_\u001ey\"űo2ksk\u0012._YB|Ʋ.͊c/5K\u000e\u0016\u001f9P|>wϹ%\u0003VKe\u001cdZ n)J{\u00174/#/\u0006\u001ax\f\nb\u000e}\u0012_`߻FܽR\u0014|~vLU\tk\u0004\u0017,W\u001fTy|zߜ_);q\u0007c2i@Vs%dM\u0010}Q\tỐOs\u001aڷYVp\u00193\u0006?\rc>\u0018 tF}i1\\Ci\u0012\u0017\u001c`mr\u0005kU{*7iw<狹_(o3~n9h2m:oHX\u0005ն\u0005f>L0\u0000?I\u00028XU\u0014\u0015\u0010A)ғ`B(@\u0002( =\u0018j\u0010j\u0010A\u0013@\u0014\u0010\u0014P\u0003((2눸zQ\t3{f\b{vV|\u001d>_NnMF\u001e*1&8xxo\u0002t~\u000b|NΌъXQ\u0015uTY٭\u0012\u00039.}|gWF>UVJoO&51\u0012/\u0005'&Tſ\nNZ\r 4D#/C\u0015\n\u001e\u0011\u0010\u001f+2\u0004T\u0019VkrRtLgve뢰\u0003\u0003%1Gz\u000b\u0012;ry\u001e\u0017r)R~1)ܿ>YƪLa&KEļus\u0004->T\bC\"{٘p#W\u0019\u001a7\u000bưnA:hO6z\u0019Iw\rVzE':J\u000b9U*\u0007%Ie\u0004Q\u000f'Nt=h\u0016\u0013/L@\nTP\u0002![\r\u0000ד`]\u001d\u001etk\u0015\r5\u0015]Rwҗ]&ok7B\u000fۣKq-I\u001eM\u001979'LWBȎr0yL\u001e\u0018,\u001b\f\nM\u00051e?0Y\u000f~rD\u0011#CdU\u000fV\u0004\u0006\u0019\u0019\u0001&z\t0_\u0018@]=hxVr⸁pD0\u001a`ƿޟ:\u0012esZd\u0001\u001bj\u0017J\u0019h\u0005*dA\u0006C1b)VO\u0004(P\u000bT{k\u0015\u0014n\u0017\b~x{o\u0013eF\u001bgC\u00015='ݼios~)wC,D쏹\u001dk\u00135t$9ǐ\u000227zO17ml36E\u0019|blՋ6<ȕ~\u0003\u001dWN\bP\u000f0-\u0003\u000b\u00187\u0001HP5\t\u0005#(^C}lgIqLO΅s\u001fd?8{ \u0001&`V`ǘ\u00159f\u001d32g̠촋\u001b\u0017\u000f#\u001e:JR%\u0005n+Wq\rgC5(~\u0005/r\u0017!Z\u000b\u0017\u0014\u0001Ɯ%\tYgf~\u0017,\"/\u001f|&x6dtmG\u001bU\u001bnߣCnO6\bp\u0003`\u001fs\u0018Y9\u0003P@\u0002\u000b-HU\u001aY.B )RyLR7\u0006*71\u0011[hP),SOeNwen6sew,~^p\\O;C\u0016d\u0012e.|-{\u0000\u0005\u00012\u0013!aY\u001bb3\bV]5+\u0014\u001dꊟJJMWӌV}(\u001b>\u000eo;6kb6ە/\u0018\b\u0007a+~\u000f*p<@\u0012\u0000k:\u0019> }Kې\u001e\u001a_|4k\u001fC:\u000e(r\u001d:k\u000e!\u0001T\n5\u001bC\u0006^\u0010p\u000fZ>}\u0017w \r\u0014<\u0002H[\u0004_\u0000H\u001b\u0018\u0010h\u001b\u000b\u0011\\~\u0013:L:\u001cIvM\u0006Q\u000f\"\u0015\nְD{P9Jڍrw2\u001dI\u0014u|u\r&9+m\u00068)@\fg)\u0001k\u0000\u0014\u000eH\u001f\u0011\u001cE\tvȜ`\u0011\rdYTg\u001a\u0006;Av\u00115&@ $$$\u00106\u0001!)\u001867,\bE*n8RA\u001d[EQ}k=ťӊ֭Uq\u00193_ۙx;}sr\u001epig\u00040\u001d bɴA$\nZ\u0016H2E1ʴ\rJ\u0000\u001bY\u0006ec'6PT9I~\u0003(\u001f\u0014“Fp\u0015\u0011\f[83ؘǰ'\f\u000bh\u0013iC\u0004\u0006zu%icj\u001a&v&\u0003ON߃Ѓ`\u001fO\u000bB\u0011\u000bJ\u001d\u0017π_.x\u0015zǂ6\u0003p\u0018\u00180~b8A\\4u\u001exg\u0004\u00143\u001fO>C|\u001ax\u0012\\-,\u0004@0\u0013Yï\u0000\r\b\u0013{M;H\u001c3\u0001)W;=%\u0010\u001fwÔ/x0ȃ&|<\u001a\u0012BD\u0016d,H:τ(}\u0016\f Xi\u0016c\u0004t `)\u001f$\u000e\u001c-\u000b?&^[?i\u001b\u001f\u001f\t>T\u0013h\\H>\u0011D\u0016,Ku \tY\u001eB\f!2\u0014m\b@\u000e\u0012½V\u0010\u001e\"i\rEk\bn\u0004\u000fٓW\u000fB_\u000ba5\u001e\u0004W\u0004\\\u001aR'H#ݘZXc!F\b](\u0017#,\b2S֛C\u0012M\bʆd͔dpG\u0001#v\u001fg&W߉ڏux!px.S\tlH`8\u0004G!ք`g\u001ar{\u001aQv4bg\u0002مD\u000e\u0016)t0\u00001\u0019&*4\f_c3\u0011f\u001fE;v7{^u~%;4\u000bsI\\\u001fI>{7\u0014s~\u0002\u000ec\nRV\u0013$\u000e4\u0019ePͦ24/-!E:\u0013\r>&ϵ|\u001b[a3\u001eSo\"j9O=w\u001260\u001f\u001eG=/xߑI\u0007;vM\t+\u00113\u001a\t\"\t\fD[1`@*\u0019&\u001e\u001eD3>+ߤL_$~YT|?V.z}nFs#b{=bwUywTyߥ7\u000bQ>\u0017\u0003\u000bv&\u0016c\ta$7d;3,\u0019!7#ў\u0013L\u001f\t{\u0019g c\tNr\u001fPչ_Kh\u001aȹ\u001c&v߅s1\u0003D\u001f\r<\u0015}Ip\"Xˀ|ăs8\u0001Ép'4!\u001dιtl2K\r\u0003%d\u0007sobɬ\u0005&?$3K/w)|*Ι\u000e=\u0001G\u0017\u0012\u001e\u001f\f:\u0014Pui㟈&L\u0004Uw(\tdx\rC\u0013Ib̀B\tR2\n{ƛ*WI5GneЌeJѢDNgN˽\u001e^w05@rp_Rhh\u001eɠj_Ȁ꘴?lw\u0003w}\bKo\u0012p[\u0013b\rRH~6[EF\u0014VQlƯuN\u0005V+.Y*Ns:v(@V\u0015o?,r=K%};;R\u0007C\f˷W$VCؓ\u0001/\u0011\u001cM7&wУ(#\u0018Qo\u001b̩G06NX'3Z\u0016Ȗgaks&%C>\u001f\u0005_G\u0003T䷫I+&gRVRZfQ6Qmv>-\"\u0011{\u00179צU[^RZ*^\u0019Q$ސA.o9wGxS#VD5\\j}\\?!m,DPS\u0011\u0002\u0014O\u0013;!oQzR\u001a[3~:7\u001dS\u001b\u000f\u0006o\u000e\u0018hUڻR]\\Qo+\u0011/]%n.Y'k*ڤXUMYW0\u0010Y?\u001cU)aDm{g\u0010ՕAP_\u000e&(TLf\u000b֦CnAlM\u001dU``|wBmMIs\u001b2<;?n-_[])XSY/^],+oWԖ~*鏬(9\u0018]Vr\u0017UQ.r\u0005Օ\u0010T\ti\u001diQohjl5M]_M:4:-p|澮\u0000PѶ[ZT.kzlXпBаliTW\u001a\u0007}\u0013\"\taQ(\u0016\u0004\u0012\u0004B @ؑm( \u0015\u0011\"\u0002\"PYd\u0015\u0017\u0016Y\u0004(.P\u0004jg:\reLm\u000b8ȢTEgǙ3=a>~s>9\n\u000ef?pfތ\u0019=!)\u0019B3&w\u001f7-\u000b\u0010:í\u001cT\u001a~!3߷\u00141\u001a\u0016\fײ~\u0005\\btqjZVW\u0019dx,ҬdX]~at,^}w\u001f:\u0015}.();x{\u001fBr%\u001fFe\u0011T\u001eA:']H\u0003x\u000bu\u0011E:L\u00188˄M|j2\u001a$Z%&EŹ;i\u001dtK+L)(I:Z㟘\u001c\u0018\u0015\u001c7\u00185Qp|o~\t\u0005^BD&\u000f}\u001e8jh]π\u001b4\\nAG\tbyэWYoP|&lmM95qU;\u001cU.puVnT\u0017Uy?? Ȫ\u0019\u000f=us5:\u0014\u001cr\u0006%\u0000j\u0000\u001a\u0000\u00038Of.-lHa^t\u0016tz/\bZ}=b]Zfx\u001d;\u001b:ƞ͒G7\u0014(=:}B|BF:\u0019V7\u0016^:{Nx\u0014\n۵\u0000W\u0001:?yO^\u0016T]ׇ^+F5);ǃѽAO\u0007ﺴ4BU\\\u000eۘ{>ȔF|rT\u0016^\u0012^\u0016v=#}#mJ\u00116'\u000fjEVH\u0011]r\u0006\u001b\u0001.;hHO2pl`)\u001c\u001d0?cWh-K\u0019jэcǚD&Zn*\u0001Q<\u0012ZG+\u001d2[2Q)'9O7^F;uߑ.> g_\u000fE̟d+\u0005?Āp\u001a{߆L3Np\u0010p~\u0018;\tơwRL2,\u0002X\u000e\n\u0006km\u001db>E\u0003\r!T*\u0006\u0018ք!\u0011\u0004>8^LI\u001f\rd\u0012lT,q*+N׶>~LW4Ӡg3s'|:D\u0004x\u0005\tꩻ\u0002Da5`\u0000ɿ\u000f\u0003 |\f 9\u0007_!(_SW\"y֑vuc8aڽ\u000e\u0010԰ye=c\\\\\u001etm2YYpO\u0018'\u0018-Ba\r-\u0001|\u0001P&(P\u000fq%H\u0018ђ\u0012\u0012BW\u001c=iS\f`0\u0011F3\f1\nӘ+{X\u0002\u001bY2k\u0019\u000e\u0011\u000fY|uS\u0001}.?\u0011@\u0004O\u0000߁2\u000e\u0016`\u0006`Aa1\n5ZJTP+Л^4\u000f#h=up\u0017,\u001608XKt0Ļ\u001475LU$;\u0002x\f \u0004\u0010#0%\u000eu\bj\u0007}4d/K\fP@領F)AWJ\u0013)\r\f(\u0000\u0013t\"\u0006 EƖF;\u0001R!\"J\u0018h`8\u001b A\u0013hy\u0016ǵ\u0014Hs\u0012q'\u0011*.Zo\u0012ω7\u0004r\u000f,\u000f\u0011ɖXD8(g\u0012?\u0016E,A660G\u000b\\\u0014 QJ\\ \u0010\u000eY \u001e\u0011?\u0013ψ\u0004r\u0017ȝ/\u0001j\u0014:YB(>\\E\ft1QB0MƲ!Y\u000b2P\u001b\u0015\u0010ͺ(EQ\u0017K\f\u0001\r\u001eg\u0016ijoĨ;K\u0012x\u0006\u001d,(RfBҜ\u00100SD\u000f%\u000b݂5%;_\u001b\u001dt߸\u001eJkx(i Z\u0002G>b\u00189\r\u0017z\r\u0019}z3u\u0013<\nqz:O|I\u0005~`\u000fV=\u0013\u001a\u0018.\u0006h\u0004`\u0013 t\r\u0001\"7N\rq\u001fQTM\fֆAH\u001e\u0004\u0012$2Ī3\u000fl5c ~\b[>`-c\u001b5Sfe~\t#Ɯ}Ƃٽ\u00000\u0004L \tƋ\u0001\u0005\u0001BF\u0012\t\u0010cJjH}1@LIJQz\u001f#r߇\u0017z\u0013VM#\u0006ٳn'A\u0003F\u001f\u000e}\u0010xiۻ\u0013nzЂL0X^\u0000W6!`\u0018`U8ߐ\u00004|\u0013\u001b3-5\u001c.!q\u001c1\u0005GQ\u0015kG,7[޸VNa\u001b{\u0012rq&ՐΗB;_\fy4\u001dF=\u0013\u000e֧#T\u0004X`̿\u00076M{W\"H7Bd\u0010\u0016]沼5_g\u0006.}ʎ{fk\"f|*k1vWZ\u001d~޴b.#\"\u000e\tt?\u0015>1\u0015>Kg\u000bO.\u0013Qx,\u001aŀ\u0018^\f\u0019\u0011`38\bxػ,\b|\u0007+>Iq峜D\u0019\u0016K\u0005\u0017m%8opks=}2f4\u00113J>\u001a}pIʡ^\u0007~\u00173G\u001b\u000b4\u0000\u000e\u0018@\u0001x{;W`2@_VBkcڝ\"_\u001b!y٦9z\u001dw,;\u0011XýȒp\u001f\u0006>I\u000fdY>-\u0006-\u0010\\!BE\bݔjoBW\u0014hN(Ԏ}ɂWD\u0011+,z*2m;xB\u0016a\u0005\"\u00174hR~/C);ªțfc?\u0005]Y\b뫊]\bH[@Y1BVaߩSG\u0015B\u0016:j&Z\u001c\u000e4y/#g\u0018$H\u0013;$l61ױTW*H}$B%M\\(/,\u0011\u0012\n\u0006\u0015\tn\u0007\u0015\u0017\u0014OY\txb - \b;jp\u0006:DU\u0006ʎ0\\2\u0010ckY,ͦ&k\\wU\u0016Ebʊ:\u0016NFQ\u0010 _r*(VP~[|\u0002(B\u00110\u001e\u0003l5g>BU t]*щvutc%߱0Nkc,l\t3R5n^Ԑb]P+uHd\u001f|&3e#30x=KvH\u0017U=k\u001ci;\u0016\u0005\u0016m_\u001e0pt\u0019n\u0013\u000f.>'n_Zm\u0018}W\n>H[\u00164@oƤ`\u001aGLspf=1Ze\u0000_\u0005LRs`\u001f6`a(nQ5\u000bS≧\u001d3JӾU_\u0013\u001bzk;qolcoLc\u001b9a91\r5Rk)C:\u0007\u0007{\u0012P\u0003\u0019W\u0004X\\(nvW(h\u000fdDzs۵\fDQ:8[3.O08ĵ}\u0014ݶY\u001aٶG1ֻ5\u001a]ƶD\\\"ΡKԼ\u000e\n\u0000*/=\r0\u0015\"\u0017&\\\u0015Bֿl!\u0013:!#ԑufq\u0012:':\t;\u0017\b#;?:kXݵ&$F$W\u00121h\u001b|\u001d~z\u001e=}?o\u0019\u001b\u0001\u0013 \u001a\u001b?\u000b \u0016n3\u0006b{˜XFӛ̊\u001dVsBs>)Kk\u0005\u0001\r\u0016~\u001b\u0007ׅBy\u001b\u000b\u001e\u0014y\u000fV\u0001\u0010?Kv@\u000ex\u0013 \u0005D?\fŸ\u0012BG0\u0017qLd0%\u001fc\fMc{\rxgu\u001c7v+{u+}u+5=Jp\u0007\u001d_A_F9\u0017\u0000\\\u0005\u0002\u0018w\u001b`l7@0\u001f\bJt\u0000t\u0007\u0005\u001fT\u0017a4F1ned8\u0004\u0001\u000bY8ebIeI\r\u001a52@\u001ecs\u001d'?25\u0001P\u0007@\u001c`\f\u0017EԔP\u0011\\\u0015\u000b\u001c\u001f1\bl1\fl0\u00061LF\u0019>ba\f\u000b\r\f\u0018c/j\u0001\u0013\u0005wJRC,Hn\u0007\u0016\u0002!?\u0014\f\u0017\u0003۞\fFz0\u0018EY\u0018f&\u0019\\TOal>\u0006/\u0011r\u0005*\tQ\u0010\u0015D('U\u001cDE\n尢O\\\\D\u0012E\u000f\u0000M‘0Qn\fƹ2\u00188_B\u0011\u001fX=\u0017&P3]\u0011\u000b\u0018^\"°O,ߨ[VeJڤ\u001eRU\u0007UG/Tgs⧪+⇪n}Sq[{j\u001b\u001fVwF@/eP`\u0012}\\zi=\u0012u\\Ԏc|p<˘VtS~\u0016U*~\u0012QV@do}v5uv\u0006^\u0019\u001eͥQw5y2FkH\u0016Wɕ(\u0010a\u000ez{tG\u0006h.\u001eR0#3{g$inuD;nݽov%n=N7coK;bOIǶˮޖ]}$\u00107,5ƣSk<:OQ\u0012\u00110-mH8&\u0000\u0019dհd'\u001edXd\u0014YIgs3e]~õ5NW\u00127HL4\\rA׭][ަm\u0018}^9U3~fݐ{S\"6&d2:HF'6Q7t̓\u0000\u0016М\u0014ЏyTbq~\u0010t[]͙i{iBέ\\ΥM8t\u00162&}w\t}q\u0005_GR\u001cJEϺ4tKGtfmL,+zwNq\u0014›Nx\u0007L\u000fdn\u0015G*/\u0016ZN~I\u001c[r\u0017MuG5}qI\u0000\u0011\u0005K\u0015\u0015\u0014@H &\u001a8L\u0016\u0001\t\u00175!\t!!!!\u0004B\u0002\u0001-\u0004D\u0002~\u0013\u0010A\u0014\u0010u\b\u001em\u0001γMzvqwHEӒ\u0004ԫ|\u001390\u001b;Fzx5O\u0011ռ\u0006QQ\u0002BgC$kP\u001e\u0000\u0011\u0003|sKMgZ;\u001e\u001e>\u0015\u001d\r.=w$e@q<;eb6tU!ŕFQ=.Q#\u000e\u0012U\b\u0016\"tGr\u000bVMN|D\u0010#2\u001afo\u0011+)\u000b;i\tDo\u0003kvp\u0002\u0006\u0012a2v\\wz`Ys:P{qG2ˬ6\u0016\u0016d:jH3\u001443!ZHXi\\:!$;D0ut\u0014\u0005\f[8\u0000?\b\u0001^\u001a\u001a|\u001eW\u0011A\r,\u001c9\u000fai;d8У;^rji&F7\u0014Q*Vnbh\nCJdCJ,K!\u001f).R.>H_RT\nDQ\u0015!5(\u0003{\u0011AW\u000bie$J\u001d\u0001\u0006/\u0018\u0019wwT_ZIqae\u000e\u0011-\u0002Q\u0015(w\u0002=|\u0019\u0002k\u0002Xhރk}\u0017tw\u001c\u0002K\u0007\u001efWvzoUk%ƜyTe\u001f7J|\rEueTam5-hftd֌W\tR\u0004UXz͏\u001a\u0014eD\u0014L5\u0007\u001c;h\u0004ϴ\u0003`\u0007!@[+{}\t=L۪_9w^ܧHr+p\u000eڸVwU9)ECi6P3&\u001a4\u001al\u001d6m&\u0012lbB&\u0014fBdk*=[\\\u0001\u0016?ޅ\u000f;`\u0010@\u0001\u001d\u0002Iv0ʾd Qџ\\ЛvPԓ}-bnV\u0015>h0-\u001c<\u0018m[\u001a8u{\\r\u001c#?\u001cZ_#\u000f3M/\u0019\u0006e\u000eȐ\u001bo\u0007ewbp8S-\u0017\u000f\u001f\u0016]YrNa\u0001\u000fUy,\"_M|Tn'UԐZ\\&MaSހׯ\u001aT%=\u001e\u001cOz{\u0006U\fz9gIO1!E41C׹z.\u0011\f銌\u0018hԯ-\u0017iw\u000b{=\u001ak\taC,CRDNئC\u0016\u001f\u001d\nG\u0019\u000egs\u0003\u0013\u0001Yg\u001f.\u0012/1n_n\u0006ߘ7\u001awϰ_d8\"i46[4\u0018X\\3\r嵄\u000b\u001e37%_\u0018\u0015A_K\u0005n^\r,\u001cPis\u0001c\u000b\u0001?\u0007\\\u0005\u0004tN\u0005 \rB`\u0010h\u0018DSEo\u0002\u0018Ou̐\u0000&ʡ'Q\r\u0013<8H1&FTȅ?G|&\u0018^(=7ت.Dv6ltvS!{lO\u001cVԆ!\u0017a\u0007P~`*Z\u0013pӄqtL:R͠\u0004LCs\u0006R|\u001bI_\u0012\u0017\u0012Euqӱ\u001fKO,^&?\u0016u-Ñ\u0015\u0011\u001d#w6N/►*♺2jw\u0014*vEME4ʈh\u0018n\n\u0018ҵПƃL##\u0014Z3p'S\u00052'2\u0019h\u0014,ď,Q ;\u0018mu\\ݾU{w+iga\u001fˣlns\u0012ۧ.eqhW\u0016D>\u001aF\u0000` \u0015}\u0016l\u000e\u0018A\u001c\u0013m\u0003\u0017stl6+Bx4sPzd\\yʔŊBb\u0012\u00195e\t\u0015Λ]7\u001fw+w_\u0017cmBKI\"KPUvv4\f\u0000t6L睦y\f4,B8\u001a,pc7p5aF\u0007rD{̔=jG\u0002|Ŗ6\\!uSiz)kN>*ve]]q+aMLtX*b7\u001a2)\u0003:F[\\B:qP\u000f?Y@PU/bT5?F37Y-gUYv|cVtbYk25X2}ۗi\u001eӾ-K;4NҌA^6\u000bru\tК\u0003HW?w|\u000698/#\u0005j8g>\t\u0014̛f\u0019M\u000b-KeKr?R|Z9E5.fo/u\u001a\u0001\u0000$F!\u0010\u0002@\bn \u0005ulJA@5@X\u0012\u0001\u0001Y\u0014E#.`ǕxZjUlF2Z\u0015;sng.\u00198g>>&u)1$~*2~DV\u0014]Y$ILLl'bopk\u00069\u0002@[D;W\u0011\"!+H^૫Q\u0004\u001aMmG\u00123ӭ>ȵNSWV:u.NLVH:.K$Mr\"91{b7\u0011\u0004\u001eP\u001f\u0004.\u00128E\u001cC`\u0000{Jm]i\u0017nT\u0006\u0018\u0014\b\u001b\u0015śXVʳmʲ\u000bY咢LSAFK^z:kQ;kiZ2E]\\PU\u0016nZV\u0012=CU`QJV\u0014\u0014$Y\u0005NM.)g')v'(\u0006ds8]ٚ&3\u0002&I*`Fga\u000f4\u0007g˨\u0006}=@W\u000e:Eh[+W\u0006\u0019V(DVerی\"ԒJiRqì5M\u001e\u0018\u0011h'\u001e\u001f*o{DZŜb'z\u0000|K}jpvAH{W\u0013ALl\u000f:O^UniCa\u0010n4:vfGɖiY6I5\u00055تzv++\u000eETu\u000f\u001eQO\u0015L9DU0DR/i\u0016?\u001a\u001cWS\r(\u0005l\rBԶ۠r\u001bW~>oJn\n㬖\bu1D\f\u0006mRUjNaug}Pw5n|\u001a\u00035s\fU3\u0007b7\u001d%z\u0016\u0007Ct}v=7\u0001[*\u0011J5\u0016Pjfq\u001ao\u001dEz\u0019\fS:B\u0005L6ψiO3ڐk\u00156V\u001c*Y%]ֺ)s`7΁-\u001cZòf&^l'~L\t!߽\u0011PvK'^\u0001e.\u0014=ӑ#Af'O\u000eЏ\u0011l\u0018=R\u0010-4+Y\u0014֕m\u0016Ydbkuf\u0000M_Osak%[F~mf6\u001dz\u001a\u001cP(\u0006hU\u0007((\u001fH\u0017\"y5\u0012E/_\u0017\u0017f\u0010\u0017m\u001c7A|oi\u0002=3z\u0017j,}{=e{g7>=\u001ef>yz\u0016\f\u001c\u001eLwo\u0005Ty#@\u0014D\rrH!O.tȇ\u0017e|\u00015r\u0003\u000b\u0007B<\u0001x\fGh\u0001f\u000f\u0010L{\u001c\u0003'0yZLA8\rc\u0010<\n0~2\u0006$\u001ao򏁜a?O\u001d@\u000b([\u0017@z\u001b\u00110F\u0010=7\u000b3\u00140z\r׋z9cQ-\r7ö́\u001e1j5򄌑+)?W\u000b$ï\u0002K\u0003(ۍ\u001d(\u001e0\u0011`\n\u00102=\b1\f\t\b|f\t\u0001L\u0006mo\u001908qLJ8\tƍc\u001cGg\t0H\rYG6.Y\u000fc\f\\#'\u001b+q/?dyTSW\u001e\u0007K¾\u0000!/@\u0002\tZ\u0005\u0002*,ʾ\u0018H\u0010HX\u0002H\u0011Ը\u001b\u0014\u0015ТH݊8\u0014\u001d\u0016m\u001d\u001dک^ENw~\u001c\u001fNr\bOq\u001fw\u0011¢)^/\u0002\u000b\u0002 (\u0002sHlCb\u000e\u0000\u0003h&M+\u0000_\u001e\u001f\u001c\u0001<8\txK\u000fK\bO\u0015\u0000>\u001eNctf\u000e'\fHbG\u0005\u000fZ\u000f\u001a\u0000dAC\u00166=|Gwѽ8}|K ߑgcr?F>c!\u001fS\u000f\u0004\u000fMA\u0019\\=i\u000fOc\u0004Og\u0011#SbH5|'.5Ԙh\u0005Zz%B\u0014SE]3Q\u000fDt\u001a\u0015\u001d\u001eNS\u000fEWG-\u001bM1f\u0019O\u001a\u0011\tu?Ax\u0016\u001b\u001c}aM>nۓ\u0011O_)S\u000b'\u001ezRC*}I\u000bd+d\u0007[}̛~?$'7$XW<\u001e.z60\u0015\u001bs;pv*f}\fτp-\u0010#\u0005k\n,IK`btV\u001c`Y.u˻w52U&߽6\u0019]n|ѳ\u0007\u001e\u0007MF<\u0007My~ozI\u0017fC޿Ʀ76#\u000buAm\u0013a\u001dG\b\u000f\u0005-\bƼ\u0014\\%9Zy%FjM0=favo}OOՀ)c>׬\u0019>~?l\u001f\\\u001bȂ\fa\u001d\u0016ha߿~}'l_o\u001d0\u001d\b'(\u0010[w\u0005b+`5\u0003\u001c0@hl\u0011FcYq\u0019\u0013eF9\u000b3Й\u0000ۨ(\u0014֑p<\u0003\u000bu}ֽK{BVq\nn\u000en\u001d\n+\bogY^G-=\u0015w[\bk\u000b\u001c\u0006[?\u00170\u0011^\bc\u0010\u0007_\bt-ě\u0004\u001e:\u0006\u0013\u0010a\u0003qFbe=-V؝՜\u0011v\u001d\u0011k\u001cNo\ro\t;(\u001c61'ǖg\u0011;͑ض9\n|/\b=7S\u0011Ѕt\u0006>\bLC\u0003O!l/5ѓ\u0012c;)մ31bGں=\u0016[n\u001a[\u001ccm\\L_&X\u0017\u0014'\\\u0013=*\u000b\r1X\u0000쁭!\fB\u0006wa\u00180$Ѱ\u0006\u0016ѡ\f1&T,ҨCh-Mfٚޔ$7'V94%6ҫ\u0013\bVovZ\u0011C,nKCQQ}܈.K]¸c]\"0\u0017\u0003I\u0013iq\u001e'\u0000\u0019\fAR\r:J\u0016m(sEM^ğPи(Ƭ Ų\\+gjm܂RZW#P\rBU\u0006QV\u000eW-Su=#*x!Tc'\u001a\u000bjL\u0003ޤQ8\u000f'\u0000\u0019\f•\u0010\\CT\"\t\tRFM\u0015.P1ha,\t1(6-+Id,[MQPS\u0015V\t\n;ej׻ȵe=nRq4ew8]\u0002,X\\iP%\u0015\u000128Z\u000e\u001a2\f\u0006\u0003X\u0015Nv\u001aQSK髂X&\u0015\tZ:\\Q-Qg\u00159(J+Fui\u0014WIcn(YS\u000e\u000b\u0000üIwy\u0001\u0010p\u0015B{a\u001f4ܷ\f\u00067XF\u001aU7(oE4\u00042\u000bÍbrkS,klEV^UM*U.\u0015$W4\t\u0013*\\ݢX\u0011q\u00070\u0012\u001f4k\r\u00033\u0000!A4(AD\u0013\u0004\u0019qpU֩Z\u0005\nX+ \n8\"8KlUk+.D:\u001bZu}_Z?y}r?h\u001dL1+'Ǫ$;LZ_3~Pec\u001a^:A?iÖ\u001a8g\u0015~\u0013&h;+Wƒ&\u0013^I>7A\u001aR9\u001e\u0014{u\u0005{d*`\u0011}¬4=f\u001b15\u0016x/j\\j\u001fѫ\u0006;|v\r\u001fG\rX{EwϔLm\u001cn5l%$\rݓWoy?8lJe\u000fҁ529e\u0003ga:__\u0017qڋQq=C\u00068\u000e\u001a\u00199NwnXۚ]2xuj8\u001dQ\u001dgCls4و<+a\u000fl܃?/\rb, q=0DGcr5\u0018\u0010\u000204/\u0014\"~}Ts{re.r,EvܜGD\u0019\u001b7H}z\u001eQI\u0007\u0007;q-ri9Ѩ\r}>mmV\u000b⭱5^tWt\u000eSYNq̟\u0014X\u0013bߢm_6*m管;k莿+\u0019gs'\u0000\u000b\u0001v\u0003\u0013\u0002\u0001}\u000e\u00028 \u001d\u0005.\bB-\f8Dz 6PF\tmmmmdۤ\u000e}hͮnyc!\u0018xP:շn+9\nd\t;H΢l@@\u0002\u001a\u0014Ѻ\u001fEA0\u0015[\u0010T\u001cV%=вd\u0010\u0002KƠE\u00144++\u0002JDuIU>%Kſ+\n\u001fT\rO\u0003ﳿ\u0004&3{\u0014_3[\u0017\u0001_\f\u000bwE\u000b\u0018.R\u0014.uCK\u0003ɗ\"\u0006ۡrAWY\u000bE\t]\u0014\u000bombj/e?fSXhf?\u0012 \f\u0010r\u000eh^\u000eU\u0002?\u0002mwfp\u001b\u0002\bػ>\u0000p\u0001\u0007bP٭P؋!v\u0019I\u001a/3x\u0000G@\u0000S\u0005`\u001e\n\u0003\u0001j'hjX\u0001U\u000f\u00145\u0001@¨#񥤆\u000f\u001a5kxk ^]zB/Hf\u0002\u000f\u001e,d~\u0019Љٖ@ˀO&\u000e|\u000fP\u0002:\u0001t\u0002^;5o\n@]\f\u0017a\\:$\u000fd\u0017wXNR\u0019]%\nRJ:RpUu~ߜ%\u001eHx]/d\u0001\u0017Ϧ{\u0012̽\u0000j\r\u0007\t~O9^D.Ue纍.O<\u0016Otc\rBTPw\u0017k`w%襸Mt\u001e\u0019\b\u0001\u0019lVGKf\u0016#d<3#Kwa5,\u0011Ն\u0015!]j\u0016\u0018r}va2\u001c\u0016v7Ἰ}[S-.R\\\n@!nӀ\\!Cu~a/Zl\u0006EY`<\u001e7\u001f\"\u001e\u0005\u0013\u000f\u0002{n\\$n\u001b\r\u001aq͸Ah\u0013?\u0018\u0003J\tŀ2EyuŹf)4S6b*B:Ul|\u000b\t2\b\u0002ۚ0#Zŭ\u0011\ti4UT\u0012\u0015$wT9Si̴MuڴWUb*P\u0015ԅJ\u0007c\u001c\u000e\u0005\b\u001d~\f2W\r\u0019:b\\Q\u0017\u000eq}\u0010nE%\u001e\u0017\u0006󖱢2YQjPYl:e^Ɯ>iNs8ar8.hvO8\u001d2\u001c0|aj|tmGF8BF\"\u000exY\u0003;\u001eը&(n1P\u001cO|\u001b3Bq\"z\u000f\u0005Qt8\u001c/ǃKGhE2\rjĪ}Eb\u0013'\u001e{c\\j\u0019l!\u0010B\u0002!$K@\u0002$6Ibر@\u0006\f8\u001bX$vl'\u001dY&vL=i&I:Mm43\u001a3{y9^+b?uUL$L(8/~\u0011\u0014?b.\u001fJϤ\u0012TJ>\u000bFI\fl\n\u0012|,Ki #\u001eޖ_LAYB\te\u0018\"dD\u001eG_ŞvQ\u001ee\fsIZOKB\u000e/yȝK3\u0003kFJ0\u0004}\bn3\u0010уL̽{T\u0013\u0002\n\u0013\u0003rr\u001b\\9fW\u0005\u000b9eAEEr5 \u0007z!֜l=+;ŝ\\2S\u0004\u0007\t\u0017cr0G\u0004Y\b)\u001ekXP!\u000fJ\u0001\u0001\u0016EB\u000el\u0014\u0000kdJ'+RR\u0014D.0ԓy\u0016\t5\u001c\u0019LG\u0015\u000baŸ!5Gh@h@DЯ$\u0004\u001ba!0\\̜\u0011\u001e/񨻍(#AḦ́˚Ͱy\t4iӥr)uQL6WlzU\u0016DQ\u0003s=\\\u001d,\u0018\u001d+\u0014\u000b{xw/\u0013\\\u0013\u0005\u0010:\u000b\t>u\u0016\u0011l\u0015G<>G\u000f~=<𞍄r9\u001d\u00048\tz1iVIE\u001eזƌ\u0019\u001a3SZ\u001cPJ\\ܞ\u0001x\"Y|RԡZoS'&>Ij){|K\t!hQ\u0013< 0*\u000fA\u0005-3^d\u0012 hE\u00100cJ!M\u001aaCqG_NU{ʭ.m#۩mv4BfFԤYJh,]KNi~ɦ[\u0010ڴ\u0004߮%\b'7؇\u001a\u000f1wޭF\u000f0w]żc\u0001X\u0002\u000f[kN&U\u001d&\u000fVfG\fT\u0014F4nQZjFn5r]FЮ\u0016\u0012k/'Yt6~5F_EO\b,\u0006g5\u00100_.|\\}DW1y+\u0019\u001cZu/iВFEtUG9*=QYhc5T4sm&\u0017\u0011Z@bbR&#\nӏJ\u0013!@xU&\u001bK\u0015\u0003>zp\u0013u6\u0007͘79\u001fo=\u001bFlc\r61]ASF\u00164[˩\r\nʪnX;恸Jqʟp|&]ՇȗIz\u000f\"CG\u0004/_p\u00173\u0016\u001du\u001c8\u0007mx\f8ل\u0001ǚ\u0012y\u0007RH\u0014G\"^\u0014mQlFY]gTֵL}qq:\u000646ZGHX#*\u0012qe\u0004_k%xa>}\u0000g6ּ:\u0000:1wv\u0002w\fҠM\bζm֖Ljn=LnhG;\n-\u0006Zeijg\u001b\u001a[nAYè>\u001b_b9Qe5^Rs|^\u0013b;Gxa}x\u0017&ּ+?\u00171s [ܮhhw~\u0011\u001a{I6W*֕IvFVv\u0016ǘ:˩\nzy{-ns[\n[gD\u000fd\u0004Z$E,,si\u001eJg|XHCBr<(ds\fr뀯\u0005hf'07!\u0007_R\u0018\u0012\u000e:W\u0015Ɗ2B_\u0019\u0007}(VM*\r6U\tM\t\u000bMe\u00030?;ϋ\u0003gn\bse@\u0013@Ӏs%`\u000e-TMP^q7W;A\u001a\bT(\u001bĉf\u0011\u0017f>XxkU@c^_ c?\\p/0Q\u0006z\u001c\u0007:\u0002U\u0000\u0002\u0017\u0000e@+ \u000en:Ԥ\u0007nZpC͐\u000f7݀\u00073!/o)\u000fca؉\u0007?DZڏCKswُM>\u000f\u00050U﵀&Ѓ\u001e)yo\u001dc\u0004ܤ\u0003Q}E\u001b.>o9\u0004G윸x~Q`\u0000\u0001:ϞWX\u001ax}ͼ{~｠5i`M󞬉\"CFQ\u001e\u0010l`\u0005.\u000e~ <_\r@]Q\f}Fi\nͦIٴ66*TL'\u0012;1E;w<;\u001eA&\u0002W\fE8>\u001eUQ1\u0003=H?y,NxdJ<2uQ-R.i\u0001OeEBvW\u0011jz/+\u0006/\fx=K{+~\u0012rK\fNX2Z*L-!Kel%]ϒ%#/X\n|*\n})v\\UlSl}\u0015M\u001dbc#?4esZ\u000b4\u0006tU\u001e\\q/Q\u001f\u0003]}IEcd\u0015OΔﰦ)[\u0017+ZW(7[sUͪ\r#s5oPt\u0011U]*60>kt&T\u0000\r\u0007Q\u001c\u000e?\u0006wQ=F*\bNm\r\u001e%\u001c4N)h\"/\u001f_\u0006W\u0006fW\u0007dkr\u00026h\u0003vج\fo\"nYo̠\u00176\u0019ABmАc̿B$\u001aQ~<)p0\u001eEa\u001eW\u0016\u001eHiCxڰܰъ_({NV\f^\u001e\n]d\u0019L\u0011k$d>=H(aAha^S}ZO#=vn4\u0013ݛjfWpj/\u001bs'Ϡ?FJ׀\b7GbCd\u0010r#H9\u00111\u0012Pf\u001d蛤^'Ygi3lz2\th\u001a8;8\u0015R\b}J_#\u001b6{\u001a܎\u0000~f췏l\u0001:lvژ\u000eȉ醕1aRVtYFtbaʅ&-jiّ\"\r)\u0011+G7Ni\u001aq4%CrcG\t;ғ=F\u000e\u0000Y\u000fcP'p\u001fFn\u0019X\u0016oEF|\u001eO v\"-6Q͠\u0011\u0003hf\u000eLΈIM\u001a=ߐ\u001ce\u001c41zW\u0007\u001cCR[c@a [5{砚}>\u001a\b)8\t\n|`BV\u0007\f`)-,5!Z>ʔU\u0006L\u001fM\u001c7]?1nݗ\u0019\u0013bW\u0016q\\>r{c\u001a\u000b;ғm|\u000e/\u0006#Y\u0003.h=?goÌX<5\u000f/e\u0002\u0012\u0012\u001c\u0010\b\u000bGAk\u0015Т!\u001c#@\u0002\u0010 \u001c\u0006A\u000ez@TBt]O\u0017Za]-3umn\u000f\u0007~\u0019L\u000b_|?~\u0013i扫t$\u000e))2k89ǹ0ՒJT2k7gk[=LڃYSL\u0007^\u0006&3iH$\u0005%Q\u0010S\u0006{\fKr\u0001ٻ>5`\u0018:d1\u0014U\u0018K\u0012kR$iAzc~97⚣[XV\u0019u\u001d\u001e\u0003'4i^ԛ4#uNpK\tJ\u0018\u0006?sYIj\u001f\u0003eC?\u001b14\u0001LӱظP\\!?kԜsr2\u0019\\\fVAZwmꔌ\u00195I^Z\r\u000fIz-Y/(bk\u0007\u0019ی8\u000f\u0017(bq\u00191;¬Ay¤c>\t\u001dxc&;b|G\u0014:\u00131S\u0018YQ1\u001d#:\u0004\u000f\u0013\u0011As9|\u000e\u001c\u001c\u0000ҩ\u0019w\fX\u0005\u0004=|}鄓2v\rq~\t x́GO4=ˠ5½\nPB\u0005EE(z\u0006<\u0013\u0005(O=޷z]ɸ-w\u0002\t\u0004\"N\u0000!\rt;<\fJi7\u001aN}7\u001dPHI2$9\u0010CԿ\u0019p;\b7q\u001fBƝIS\u001c\u001e0\"\u0017@!tI\u0004e\u0017\u001bKo4pe\"\u000bWX\u00100/\u0001\u0016#\u0003t\u0003p\u0003L\u0011.#?\u0013\u0019o05w1cbzx;~\u001b~\t3\f'\u0000MJp\u001eT,=/^`Q\u000f|9Y\b0y\u0016\u000f\\t$o>r|O~|F!Dϵg\u0007/P\u001f\bdcE]\u0000c\u0019AnArKĂܑ\u0005\u0002\u001dlX \u0003\u0005\u0000Y,?`/G|\u0001\u000e\u0019b‡h\u0010EE>{F)[6SDϣ\u001d̘\u0003.\u0003c\tx6\u0005o>&\u0010\u0014w\t-\u0005C}1<%ă\u0002=\u0011&YEy\bCp\u001f\u000bm4\u00049q\u0018\u0007\u0001\u001342,&$ Ud=LZțN\u000e\u000er\u000b\u0012q\u0007O\u0013?/\f\nz\u0004\u0004%qx:)$D\u0011-\"\u0005d\u0015%\rd+APg?u\u000e1q\n\u000e\u001exk\b%w~\u0003AE?4\u001bt\u0014N\"|\u0012G҉Xy\u00188&>y;uvQ\r?\u0000uR8ۃo>?pnA+r7\u0010Fx@q\u001fn\u0010T\u001c\u0015\u0010\\9\u0017C4\u001f1$\u001a[1jlf4h:\u0007Ӆ/u<;HT}P\u0005em:X5\u0004$\u001cp\u0004\f1\u0007$\u0010\u0002\u0004$\"B\"Qm\u0006CToB\n~Z\u0013C\f\u000fj]\u0001\u001d\u0018\u0015FҊ6\\lU~\\\u001c_qQ\u001d\u0010\u001eBYOU\"\u000e1J\u0005 F* !zR}\u000e/\u0011&\u0001\u000f4\u0019\u0000w\u001e|ku\bWa\\QƗ\u0005#.hVs\u0006|يs=1|\u001cNw\u0016'#\u001ek\"u\u0011q\u001c\u001db\f\u001f\f$?\u0014-2\u0002zp۸%\u0019Wb7;>ŹU8ӽ\u0006\u001fz4Þ8ٳ\u0005'z^m8k\u0007:CO`kO]\"\u0005_ǘ٧\u0013\u00061\u0017-O$.E\u000e&꟏\u0013Q8\u0016Ñ\u0000\u000eEOg`\u001cf_BfOr\u00012\u0006lav\fl\u001bp\u0018xi\u001fxm71Fd7\u0010w_A\u001cB>\f'\u0011\r\u001d]8\\Q|L\u000f|4h\u00109\u0012\u0007'6\u001b{6`ٮf:S-ڙLv.Yݤ]nnbkwrܺ!g5CV\u000e_>T\u0011-ÈG\u001c\u000e<&w銿6\u0016ZY=[\u0012|0,\u0002Ga_pҍ6\t[tyجs0t%zm\u0005u:vMl\u0003*[\u0011/m[bJ,ѝ.ݒ6x,m\u001a!J?\nO?$[FM|@380J]b^q!ވ,fM\\\u00012]\u001eWʶUqKiB}YHҤ_%o5O\bW̸\u0019񢔐O\u0005%RkL\u0006!jy{Io$('C\u000flH\u0003&$\u0003%I\u0016fQmNpM\u0011$2BZ\n\u001dP\r)Ҟs=n#ڌ2tŪh\u000e1hNMaf3sR\u0014\u0017Na\u0019C1,36\nK5\u0014\u000ee0j*`\nG11E\u0014\b٫`\u0000Sg~+Ofz^b)\u0002K29s\bG1s\u001cӐc\u0019\u0013\f7_k*Ԙ\u0002Ґi:A\b/OL_LoWU\u001fPQ\u0012*L,C\u0014h>r\u0016p:\u000e>iBzeE6l\rr1M4侍\u0006>'d[PJ\u0002YҪ2\fܤW(6uy8ƓuE\u0016\u0015\u0010^W\u0007\u0017(6ҜN`g!XK-\t5?OY=1#?\u0006ov\u0018\u001b`\rUyvΟ-\u0015R%(ZBe“LUQݭqZ>8,;9,?\u001cy™'ʝ\u0016QxɷTd8Gڳ\u0016\bX@~*P`\u001bڢQ3a\u00186=\u0002$fb+\nrٲ\u0002\u001bWZPėX}\u00125 +\t.ka][׫m]\u0002NVM_jUT\u0016XE\u000bgܤ:![G\u0012\u0007\u0012-^]4:u\u001f&rDiי\u0016;\u000b\u001d^Q%k\u0005}j_\u001cooUwj,\u0013\\ub\u0017\u00133^\u001c\u001cwY Gr`C3}Qy\u0003e\u001e\u001d1Lȸfn\u0007ow\u0017KlE~F/zGn)\\)\\*ܮ6\u0017,x2\u0017Js Kt\u0006NR\u000eS*\u000e4~$'\u0002\u0014j+텒\u0018x|Q䋃7q2\t\u0016t\u00027畖Kr!Yw]Q{;TiޣTď\u0012QV\"_ <3:\u0003S\rP4v\u000eNO~%npUFQ9\u0014\u0013FXҘlRir*\u000bJ$?I\u000fRF*ErVe*IXPT!*E9!{\u0019:\u0003\u0006;)\u001a`Tҝu\u0017i\r/>\u0015aB0\u0002\u0005H\u000f\u000e1șldBLf(5\u001c\\ZO\tN$\u0007I2Cp0]\u001e\u001f<\u000f^PU T$\n\u0001QS\u0014o\u0007\u0010&7\u001dh\"i4\bL#UOs\u001d:\r{\\?\u0010a0G!=p:c\f066)a\r~nL\u0014>\\yT\u0019Ɵ3,\nʦ0\f\u0006\u0001'-Dk$F5\u001eO46\u001a\u001a5\"\u0002\u0013\u0015e\u0006\u0010E\u0018\u000b8\u0004Hpj%&*.TӨ(1>\n&\u0001y{E\n9^٬IθI&9]hBm^]u\u000b\u001dKY\u0013\u0001+ǢVwdX'!-'\u001cY0\u00070\u0011g\u001d#Y\u0013T:Gaf)r\n/lV&TƜ\u0013ҘXe\\*T%R=PC_7f1\u0006\u001f&ye\u001eVr\u001f\u0007 dia\u0005=\u0012\u0004H>\u0014}BR8Ο,\u0019$}\u0014oɽ\u001bX{\u001cc?&ؾc~RĬ\u0014\u001dvywR@Դ\u0019\u0002`5\u0001GQk׋W\u0001I%\u001e0P\u001a\u0002Ci4K+MA/@t\fCc4b\u001c\u0013\u0010嘆HG\u0006;r\u0011X/us\u001cRغv)XHk\u0003}/q\u001f\u0014\u0002\u000b;z8x@Mi3\u0010_\u0001pz\"©G3\u0004*\u0011ViDhe\nB*\u0007\"r8*Ǣk$\u0004T͆U\u000e[U\u0003}\u001bV\u0007\u0014\u001c\u0017RS0\\$1\u0010θ\u0007لyY\u0003&\u00017V\u001b\u001dlc<.=c6$z\f=08WO]\u000bԹԩy$&ߓ\u0007Bwp_F;~v[.v\u0004B-ӎxJd\"%\"SB\rԩN\r5j\u0010{\u0000q\u000f\u0018|˿C?N?D\u0017_\b/\u0018b\"\u001bOd\nfRg>u\rp\u001f6\u0014Q)\\s;SU[wh\u0005W\u001fp}+\\D Z\u0007BӅ9\tH^!\u0018M?Ө3m&Sǎ\u001bXC\u001d\u000756sjnݸX|8%:Uj-\u000b@oX ^\u0010zXHo2\u001cL77Z3X\u000bȦ\n󸮥F\u00195*phf,Nc\u0018'Y@*o1\u000fz\u0017uAS;h\u0016v\u0006cGbl\u000b^\u0010;CQ\u0019\t\u001aT6`sQl\nn?Jp!\b!\r\"',Y<\u0011\u001e8\u0014}hHBmc\u0018j\"G:rĦ\flZDB4zT\u0012픊51n(T\u0010{G\u0014U\u001dHOic{\u0019WT^o}k\u001bd4hg7\u0019P\u0019\u0017ih\u00182X8\f\u0013Pbx\u000fņ\u001a\u001ciuBT#'Ib9/a2a\"axFq-ENcEv:Y=k=ן@|U߶^p\u000eĦXcBI\u0001Xc\u001aզQ74QZek!0}$-3-rPe*S,1mU,65*\u0017N*\u0017$Pf\u001f)盅\"\u0005\u0018\u0003JCơqs5>\u000f}{`%\u0011v\u0005,iȵ2\u0018j\u0019/e[&IK-Ŗ\u000f兖\fy%[a)-%y\u0016jť\u001fe\u001e\u0015yޙ{\u0007D\rK]\u0013\rq\u0015D\u0019pFf`\u0006\u0005f\u0019\u0019\u0010\u0006\u0006D\n\u00135.K\u0006q-\u00155zXTkĜ4mz5m<96ij4Iۓd\u00001w=\u0003\f|zemA6\u000eG#ulI\u001b1\u0006kLslJFɄU&3-\u0015\u000eX,V\u001bUZMI[a(\u001bw\u001ecm<+1\u001eVl\u000by+6\"SH\"\u001f\u001b?7wg\u0005:xuH?6#<\u001cMXmE%\u00014X2\u0015\u0016EZ\nS,7{2\nۼZ[b~^*6o]BeKa\u0005?\u0007L\u0002K\u001f^Ze\u0001}%s\u00194\u0002\u0001kah\u000eEI٦\u0016*\u001e\u0015t۲\u0004mPj+\u0010Klbͫq\u001aֵRul:l\u0017sm/ԬkCz\u0007\u0007u]˸\u000f9Dq-빮l-#QW\ne\u000eʔ$\u0015#JLHY\"8\u0015X\u0014\u0005r]+~)W$/U~Q)ʅpEy'<[!\u001d܃Y\u0002ż1t7\u0004|ۊQB\u001aRu&\u0004T\u0014\u0016@\u0016\u001cj:\\L5\u001cIRԀXݭRYVxO^YՐLܢߗuJ\u0007\u000f@\u0002o/K} J#Pd\bc:9pHG#KP\u001dX&.q5َ\u0015,Gjo2;u\u0016\u0011q.,q3l>P/\u0007^\u00120GO4l^\\N\u000fG\u0005V\fG3\n\u0005w><\\$丌X\u0014]9bCJLWcqҦ6H&glt\u001dҥ^եOuo4gH꣰+y|'{X[\u0001r\u001d\u001ezTB^i$1qO➉Ş\u0004dyRaX\u0016,|!S$.TFO&ͽNkpoR\u001drFIII>KB^ޠ\u0007g\u0018\u0001S@-H\u0012 z\u0003dW\fBVHX+' ;\r\u0016<)XTeʆUVU(\u0018ebNL,n\u001e{OKqޫ\u0013)ڸʐ6'.S8\\>84ʕ]\r\u001d\\n\u0000\u0016\r~\u001c\u0016OFo\u0016\f\u0004}HYSs\b\t>\u0010\u0016Ź͚پSX[hbBڟ8\u001etf`\u00135\u000b|?`\u000b4Hn\u001aX<\u0001\tS1?\u0017$0o\u001c.f0\u0015f\u001bi\u0017\u00148Y\u0015c\u0011c\r1Qu@\u0006fύC\u000bPD\u00103I&s[1e\bfƌhLoiqڪ3fL\t(\u001c(@L\u001cс\u0006<\u001d؈\t=x*)\u000f`|W\r~KwQ{s+=\u0004o\u0001^\u0004[6 Q1L\u0001Lj\u001bۢ0m,&MSX<\u0019`*\u000530\u0007`1F\u0005kZن;aX\"FԎG\u0018=a֐Qe۩BFT\u0006\u0001'%`^ v\u001f\u0003\u000e\u0018>\u0010ۣ0}\fڣ1}\u0006t'i\u000e;\u0006w,ǠF\f؂\u000e\fh?[\b?\u0019\u0006\u001c\u001e\u0011CAz\u001cdݛX'$b\u0007\u000f_f\u000f\u000e\u0001\u000e\u00031G\u001c\u0018\tD\u0010qr\u0010º\u001a\u0003+\u001aRW,]\t\u0010L\u0010z?]\u000b\u0017 |\u0013d8pa\u001cD8vs 0CK77[7E.\u000b̹\u00173_oI\u001d}\u0003^3vi=\u0005EW\u000e\u0018GA\u0000\ra\u001f:-\u0000Dr\u0000:0\u001a\r3G\u0006_\u001bl\u0005]BG>Z{#=`\u00057ԧ_\u0003_\u0007\tDQԾI@!j{r \u001b\u0005aC\u000e\u001fя\u001e\u000e =\u0018aOpaȞߓ{G\u0013{]E\u000bYbj٬5\u001d{#\u0001|Dc1=GO>\u001d\u0001g`|\u001aC\u000bx\u000f\u0003/y=dO\u001e4\rrjbE 20*;o\u000f!\"\\>'ug_KH\u0006\u001e\b2\u0001kDT}\u000b**\tEZnnh\u001a\u0006\u001b\u0010\u0001\u0011YDQA@\u0012\u0014B\"2bM01rRV&NRV8ff\\*5qܢo~T{=缤O~l\u001cd!Hu'3en\u0000Dٍ^\u0017Ӊ\u000fYDdd\u0015\"d3AvtS\"\u0002oq\u0017?xW\u0018?\u0007\"\u001c\u000b~\f1\u0004\u0010\r1tK\u001alF3`'5ڨqs\u001fs\u001cg#>mj\rO9z<&ȿ\u0006?eg7N\u001c&qd\u0006OT@E\u0002ꬤF\u00055j8s#5P\u001a{8g;V!}\u0000i_\u00182\u0019:2G;C\u001e5\u0012ķQĝL%_AԌ3sӨCBjF%5jH-_'QB//\u0000} Moq~$7 \r/D\u0005Ác\f9}\u0014\u001fr]*|\u000f=c\\|\u000b\u001burQDUԨF-5>V9wd4o鋫˴\u001ewi0Z\"6;ٙ0eG'\u0010\\;kBq5JN&gͣp\ry]U\nDh\u00059YВSG|\u0013k\u001cwqlCye\u001e\u001b\u001e\u0007Æo$O^1\u00177\u0015\u0015x\rҰ,\\p9bu,ǙU85|\u0003z6S\u000b9G#\u001aq\u001aGF^Qߠ1]\u000bsh!ȓx吻|!+ȍpy\u0016~.\u001d)DpM1lt-C[\t:\u0013jtmD6\u001cto\u0001O$xm\u001d}qoc<\u00036WL7OfRߛ\u001f\u000070\u001dL\u0007.Ot%wW􎝆|=^\t\u0018\u0016\u001c}`\u0002M.Ůk:\u0006-ScJ\u000bO9Sy\u0005lv\u000bM=D+4xB \u001b\u0006y4\u0002\u001bO3\r:\n]&s6\u000eL\u0019*\u0011gsf2ϴaR4{\u0015bW\u0019*UY[Q?kP7S+}]s_\\uS^})\u0010ZO.\u0004;\u001d\u0007v{{bs\u0003%}4h1'\u0011\r>VlDo\u001ej|P[*BoηUX3P>G\\=X6rޏb|Y,yP<\\\u001f{-]~tS\\ `*\u0016aRJ=ʔXLAҎ\"eBY$,W\u000b˔br+-]--YtI\u000e#e\u0005?!\u0019,CG߈\u0004.10vƲ1\u0000-Zָ.\tUc6\u0013C}P\u0016\u001a\u0012U\u0018T:\u0014(PLy!E_H^\u0007X\n1cx\u000f\u0019\u0016@k[H\u001a\u001ab[\u0011f\u0016B+\u0010:q#1&.\u001f\u0002헥{R\u0014h\u00012q<3I+s\u0015#kvxa>\u0004Y=DlvBP&-~\u0018,\"d%ĞXVjI 5bԴ\u0018c1ZiCvZ3\\o1\\r\u0012{y{lb>Kz\t4&Vq.\u001a\u0015]#\u00134\"!R\u0013\u0006hX0&>\u0013\u0014\u0006'dӀ\u0005~M}̽5G%]3G%>4G%\u0018Vhd\u000feT>`\u0003\n 38\u001fE<\u0013gTJ\u0007&;iHbR48%L\u0003Sh@jT6Q}Ҧ+:mҲ\u0014+3m),)tUSh\u0003ShdArCc#˰\u0000\u000b\u0017Jsz2\u001bgکOzguStV\u0015_\u0011ٱ\nώS\t\n˙М\u0004\u0005SPE\u00019kS+c͹,2L/RX\u0012ݲ|އB}0\t\u0005f\u00158*]A\u0005\n,\fV@a\u000b\u0007\bZƨe|,3mIU7\"ue<-\\GacFg\u000f\u0017WA+%r:!\u0007\u000f\u001a-;klql}Q\u001d3dcMW2UP\u0015\n#[y\u0003\u0015L@^RE7\u0005_W?7Hq؃R\u0016)`+5o\u001ckTg/S\u001d\u001e\u000b|!adg,@PՑX\u001d\u000fuw\\\u0006\fxº2\u0001s\u0001/\u000e)\u0006k\u001aS\n܍>i\u001cޖl\u000eo\u000faH\u000ea\b\u000e1\u001f\u0002~R=Ci}_\u001eCP\u0003\ro,^Ç<\u0003\u0018OXI-A\tGhFo\bz<\u0012^ÒsdwT2\u001fGvN\u0012I8E\u001ca\u0012g0?:\u0014\u0013Ǚg\u0019\n\u0018\u0002hrM@-H\u0005|\f-\u0013\b/:'\u0014\u001e֣?<ŕ\u0018ldl\u0001l\u0015\u0010j֟%hMFg&\u001a9\u0016GE\u001bq\\#dG\u001d\u0005\u001d(+t|+e`؛\u000f\u001e=vE\u0017Hr\u001ash@\u001e:\u001ast4C\b\u0012jQNFi\u000f-\u001d9c֋]\u001dDNg\u001c:ЙCGa\u000eoA:N\u001e:K(gJm\u00165b>\u001di-mP՝\rU\u001a|Ǵ\u001e\u0016U\u000fl';cWC(\u001dNzM=\u0005~WO2\u0002|u{7W\u0000 \u0000?w1\u0006Ԅ\u0002ZY?T\u0001}40VEq*\f\u001c\u000bzM\u000bf*7h\u0016\u0004+;8WYE\bYy!\u001b\u001eGsC+-)%)a_ڸ\u0019ŵ7+x(0fl\u0016#Yik͊P\u0007-\r%,@=# \u001a^\u0015+eOiJ\u000fWZxR#2\u001cQ\u001f>\u001b_\u001b\nh\u0015- ZE%\u0005H\u0002y!@\u0002$\u0000\t\u0010$\u0010BТ\u0010m\u0002N!Zҭ͵\u001e{3nu;֞vNZ!~>Ͻ`͊\u0017O= S&\u001b',V\u0012\riw\u0000$uLs\b0^5K>\u0005[R)G{Z\n6g-=\u000fXaڌ\npŸQ\f?|mX\u0019\r\no^:\"YDX\\f!U<ຒX\u0003`d?|lΞH)\u0016E\u0014kӰ:;\u00179:rLh)GCN\u00159u]\u000eQ-\\ʰQ\u000ejIY̡TP/\u001c*IT\u00128\u001f0\u0007\u0017Tf?گ>\u00148b\u001c팣E\u00195yhV-O\u001c\rj\u0005\u000bQ`e\u001d<\u0017y\r[v&*w\u000b_4#2]Y&H\u00074cO79rZM;렂\u001e\u0016\u0019Ʊ\t_3\u001d9j&c6\u0003.\u0012N\u001e:\u0013tpQæ_/'EY\u000eQZ'\u0014\f̆wd%\u001b[\"G\u0014+\f?Xu ;i&\u000b}60\u0005(\u001a\u001eӰ\u0014\u00069\u001clT\u00184\u0019\na+,\u0012ƕ(5`1\u0006h(.z^\u000eɊLC2iTVh#H\u0011Ec[LyB~'Z$[s8ܦIpf\u0014\nbLa5eX\u0002X0QRBq*\u0014[`4\u0007(0\u001f\u0010zOd:yc/\"ɴfI\u0019JG=L+\u0001s3\u001fY&Pa0J\u0017R\fsi:K0PTf̊\u001a\u0018ʽЗ?\u0006]yX\u0011}\"z\\loTBe(me-r\u001eA/{\u0015\u0010\"z`-]\u0015c,M\u0016b{,KQhO|+UA[YJ\u000f*WC]\u000e[:l1p\u0013YUD+~\u0001g9\u0010 ۀ}M\u0005.G\u001b}\\\u0007fN*\u0018KqC0TGB_\u001d\u0003]\"hj!&\u0013y5*\u0005P9P:+ZlW3\u0014\rtu\fWH=*gDjUO!wIB\u001cF\u0012\u0006s/QwZǀ'Ɇ5y\b0(Ȑ_\u0017\u0001{\u000e8\u0013CAGL\t\u0019V;V߈\u0000Vx2o\u000fR/#{Z$y HDG\u0012qKU(=\u0001C\u001b$\ts\u0003[*e^\r\u0018Oo*2}QHGZ\"țRڔ\u0015M*,o6`Y\u0005UHj\"ѿ\u000eK['\u0016\u0007?m$4CB\u0004$\u0016!s\u0003;ڹ\u000e'Zg\u0001\u001b[\u0002#cR3\tHi@R\u001c$bi\u0012,i]G[\u0015Xܪ\t\t\u0001;\u0003u\u000bFl\u0003\u000b\u00021\u000f1man%\r¼\"EB̺1q}~ux@s\u000b`3]9 ;v#%L-[J\u001f\u0003pmcr\u000560\u0001%&^JI$\"|H\u0014L8x˥\b^ȩI \t@\u0012@ \t\u0000\\*\"\"^\u0005b2T@W=j>gmt]36v[NvݦsT|?D~;K\fNH\u0015#H3i#ϑm%1|I1G,C\u000fy|G\u001e3y\u0013~g\u0004_2\u0013)ѐ,O\"ƯgFCld\u000ebOajWL\u0000#>[_0o6\u00039a\u0012\u0019Oƒ\t#5\t&$dP/:\u001ejT\u001bι_\u001872~\u0007w1N.~v\u0004p:k\u0019ߤ0ڍ\u0011>$\u001f%qαRgrr\u001eaga\u0006\u0016\u0005oj\u0006^\u0011ԓ24j\u001aZ\u0012}\\\u000bq>)t\u0004vpgp\u0014//^_ğYopjG708\u0011=]\u0018O͙x\u0003ԓ3\u0016I<87+]Jjbf@FRc\u0013n)C\\v\u001e\u001eV{k4Wy?\rC~9\u0019wyD)\u0010B8%3/\u000b\u0007D\u000e\u001bQU^jM\u0019\u001e]c:u\u000et='ye\u0010&I-`S\u001dG\u001fch\"\u000ex\u0010^Qy1H\u0010}\u0001^\u001eY:9\u001a?\"\u000056\u0005\u0018qj66LubT\u000fZGKB<\u0013\u0014k\u0002W)h\u001dV\u0007ub]X1\b\u001aeG;\u0018Kf\t?6I:\u0001\u0015E1g\r~\u0013\u001es7ڧ\u0007mF\u0004\u0014eV\n5f4\u0006`Up>V.\u0015X6\u0006!Q\u0017Ҍ%!X\u001c\u000350<\u0016_Eugx\bG|Lw\nd*g\u001d>\rIǚl\b\u001f)X\u0013>\u001b#\"BTG\u001aP\u0017\\,SEsajTϭCFTmCyT\u0017G\u001d@Y\u0019̋\u0019 Q\u0012o\u0014\nO}\u0017؂\u001dձ!|u\riKd\u001f煕Q~X\u0016=\u0003u1\u0011cQl2\u0016jP\u001dkDe\r\u0015qN̏,\u001cQ\u0012\u0012⟠H\u0005n\u000b(D\n•\u001d\u0011>\u001a.SL\u0006\f>{H\u0001h\u0016%kS'F$\u0010\u000b$Ơ\\*C4\u0015\tz$d(\u000eOB\u0001܉(L\\|2dp:F87`O\u00049I\u0012a\u00180x'29g\u0015Iigk譞>\u0016'B>\u0005e`H![B\u0006IFlp&9H*F^r%K\u0006))w\"Ky\u0014\u0016UȢ(S\b`\b\u0001n:ظ\u000ev`\u0007`볎>VG-}+Ǣ$\u001f\u001et\u0014(#R#O\nJ\u001c\u0005٪\\Rݰ#+\u0016F¤QsDyUd _\u0013Ad\u0000s6x:ْ>\b\u0012(\u0014}T\u0007\"O\u001d\n:\u001a\u0004X5)hĄLm6\u0002KaLAn\u00156tۑ?\fHcNA\u0004F?V'.\u0006\u0012w\u0017/Zd=F.\u0000V}0,9ԋa+`ԧ!Ð\u0001\n}\u0013\u0012\u001b\u0017Bk\\\u0001q=LH5\u001d|Q4@\u0013A4\t\" F\u0001\u0006'Aj?\u0016xK1#M\u001cQ\u00162gLdL3a\u001c\u000bYt\nZ\u000eL\u000bԙyH\u0014!R\u0005U2d\"9k\u001b\u0007^>d{|~\u000fy0Bc{?wp$(^ J\u000e5ři\u001b\u0003\u0017 h!Pۢf\"Ֆ\fU\u0016l\u0013RHqCS\u0001yRHoԾ\u001fs\u0010GBl\u001f$v\u0001a3#{/u+9Tq/𹼜<\\z1:EPyC\u0017YH΋D#\u001e\n\u001crG\u001ad\f$:m:!qAEk-b]\u001d\u0001g\u0010|A\u001e#% 9i?wQ{\"\u001a\u0005>9*VK!G\u0003\u001b%=\u001eB$A\u000e\u001d\r;\u0001\u0014y\u0011 @TQ\t\u0016`NQ#\"7#x\u000fŠO!m9B\u001e!H@+9Κ\u001f~/;9\u000e_\n4s]QQXW\u001c\u0011eu\u0000eߑE\u0014\u0012=-\u001a\u0006\u0017f\u0000Q(̸ `T\f0q8QU\u000bbզAlVMM`L6\u001e{bCRc4h\u0012ow{\u000bxmcb-\u0018\u0006fJM\u001d`PW`ŘՔhS\u001fE\u0006(4\\\u0011\u0019\u0015ldZ\u0014R[\u0014_yE\u0019\u000f\u0014`oج\u001aloCk\u0003iYΧ6B}3UXO|)uF(6\u001a\u0001\u001bVvЫ\ndά<Ȇ3D$\u000fͭlJabWS\u00172\u0006mzAW\bڄf_0'\u0013xn\u0010i\u0002]'\f)vba'luPC!d|\u0011R[Yp\u0016\u001e156v)40wI\u001dw\u001bv\u0000jQ:jXG\r\r\u0018.@\u001aZ.Z}-\u0007Kb\u0015na14\u0002\u0012,tt\u001aN_tb\\K\u000eK\u000e34@\f\u0006o/ua\bh\u0001j!j\b6p\u001bE\u0003Nc$\\\u0003bq'-%r?=\tkgY,zA\u0019&Z\u0001\u0006@\u0003q\u0013.I\u000f\u0003\u0006\u000f\u0002X4iÁ=9]\u0000lix3o'3#MF{\u0004-\u000e ~FK.wuN\u0000Đv>Q@$\u0006M1p2 u1(}\\\b4׸\u00187qț\b|\u0013m‘3}ld\u0001\u0000Iƿ>_{\u001d\u001c[4Ү)\u0003yWP(]%|\r[6]?>F\u0001C#\u000ec61qF./l\u0000~\u0010\r`0)`\u001c(bJzآ~d|i\u0001s\u000fY;}/\u0006\\pedZ\u000b\u000fAwH\u00110\u0011Ŵ}k1˰_}\u001b-\r\u0012:5\u001b5u]\u0012|\u000egu\rN\u0000\b\u0018|OC\u001a\u000fx̹7T}\u000b\u0017c\fضa{.0.S0I\u000bv͏C8\tZנ\u0017\"\u0007ZIJa\u0002\u001a/`߈\"ih~1/Ƕ\r\u001b\\M\u001a?\u001dЧ<~b\u0003*-a8k\u00077刦\u0017\u0016NƠ\u001bABc\")}\u0013gc\u0000f\u0017cߪ^N*ȎSD2\u0016P\u0004-T+nKK_\u0013\u0004ϡ1L4ʓIg\u001d#?\u000e\bEhX\b\u001erc\u0017;Yv\u0015O^Ö}51%;JUhi\u0006#:cFg1v\u0013՜\\;\fkeҧ.]:6k\t8qW:\u001bDy{+\u0010e\u0000Pvw9]\fƧimZq\u001cGiV9hsV8\u001bs\\\neJ]*TNu\u0016A\u0016\u00132_T=\u0015z6k\u0013\\FXᷔaw͆SUnZ\u001e\u0015\u001e=̣U9R%3EiI\u0016\u001c\r*4,\\JhX|~C9>5fSvVfs\u0016\u0013\u000fpN_Fъp\u0005uQ7N\u000b:sh\u001f\u001c@\fh;\u00033bʹvK| ]9\u0011ʎ\fUVd21fF\r֌\u0011\u0016=Vi)\u001a=MSf)kRb5)\\\u0013c7+9Zh|\u0019qݚy\u000e}\u001b;\u0011`\bs\u0006آ#;EXo\u0006jz\\kj|\u001fMV*%~&unS5Q\u0013r5.at_7W=hTbF&6jd\u001b\u001aѳm\u001c/\u001e\u0015uT@\u0010T@S\u00012\f0\u0003\f]`H\u0019䲨1\u000b\u0016`y ^K$Zf*hY)=Zֶɶv:k%ִܓ?>y}}˚\u001fƎL\u001e}%q4\u0010bb\\\u00109\\0\u000f\r-_EU\u0018\u001e\u0004G$+7ª\\eGڔ\u0015YQ5ʌ5EJTjl,\u00125?NܛE\u001dra\r#NJ\f+\tq\u0013-z\n)?zr\u0013\u0013X͎1*#&U,\u0016*-ήԸjY\u001cR)JNإ2%Șx\u0019~)S\u0000'\u0001FNm\u0019\u0018[\u0003q88\u0011GE9^2LTa\u0019J3D)Ր KB\tJI,Pr\\%ͪiV'4˸Q2\u000eː.;\u0000?^b911AaaV٦\u00110QG\u0016\u0010%\u001b#dɔ$cRf%*1D\tɏȐRfř\u0018\u000eE[\u000e*\u000e|\tw)<@75؇\u001d~\u001eg\u0003א2jSHd\u000ed8̓d4\u0007*yS~NC@SK\u0005o\u0006ޖ\u001at/*zXlȤ,bI&XP,\u001ac\u0015R4QE\u0001\n*(M+NT\u0005\u0014V)\nM-Ճ%4C\u0013Jɧ䔼K>yC6&\u001435‹Jz\u0001YQ΅Zz\u0001\u0016-\u0017X҉o\u0016ya+>J\u0001\u001e+\u001d)5\u001eI0=hD{&3SV$\u001a_VqOjlyʳ<˳:8e\u001f\u000b,\\~Zʹ4\\SHl2y\u001c1!P&JOոJ?\fHyU%ʳ*UcQe{\"n[FVKի\u001aU\u0007F.wZ\u001bVmh\u000eȠF΅ǩ\u0003zr@L\u0011\u0016\u0004I1Z\u001a(7T:B(GFe遺\u0012\r:\f;л\u000e\u0004\u0003X\u0003_mQg?ߎI~%g#=\u0007Rb|J\rcʥUÛйM\u0010\u0010\u0018\u000e\\\\k1>$mIgiໝSQ;\u0013v\u0017M\u001cG'$\u001f]\u00150P`C@uQN\fw\u001e+\u001c\n}\u001a|7[ًO\nFwJ]#y‘\u0012PR\u001d\u0010\u0003a\u0006#>\feԥ8\u0019\ft4v71qz\u001c\u000ejiW|?-/҃\n܏WO\u000f\u001c1x\u0015NA^SIAN$'g\u0019R,\u0003Y\u001e\u001ahmy\u0001׵u/`ͅ35\u001eb\u000f\u001e%Ұ>\u0004Z\u001a\u0007\f҅\\\u0003Opn!\u0018p8>c\u0010\u0001\"5ec\u0017,\u0017ýKK\u000ff+ų`ߐoO!|\u0004\u0005\u001cz-Kp\\uCѫ\u001b\f7\u0019RnWosܦHv\u001f;;\r\u0001\u001f\bP\u0004eP\r\u000ehfh(M\u0001Ey\u0007Eևb7:󺮢g\u001aKp\u0001>5H\u0018\u000eCa\u0004x$\u000eq`\\,?Yu\f!yaM\u0017Z\u001c\u0016`{!`{9)E\u000bh̏Q\u001fh\u001f;:.iofp\u0006^\u0013\u0017\u0003'\u0006Ѻ7/}J3\u0015G~1`9U~\u000bYK\u001dm@k6Ӣ?ڵzGOѺѩlS$8AQn<\u001d\u001b\u0010r_\fw_pYX;|\u0017r\"𓈏4-\"el\nֱ\u0010\u000ec\tX:\u001dV;؎t\u0011^\u001e*ׅ5\u0018\u0003\u0007\u001eh\u000b9$\u0012\u0018\u001d\t\u001fV,a߆};\u0017plՐZ|\t-]ɳ|k\u001b\u000f\u001ayF\u000f;\u0018lݘ؀m\u0001\u001b@a\u001cn_\u0004L b \u0004\u0000\u0014-\u0011M&kk^5SWUv6ҤjTiViӤݴnUNC}\u0007>}}.Wy%z\"Y/\u0010\u001f_{Ob>\nۻ3>wiJ>\u0015EO\u001e\u001bOUE\u000e79𓣛\u001c}!\\+q~\u0015F6e\u0014;K\u000b0\"W\u0017ҽ\u0014My\u0005ޑ`HRsxx\u0006/Yڱ8]c~9X\u0019ze\r\u000bTtOҢQ\u0017B|c\u000f29w\u0012\u001dxz8-RL\u001aSγhq\u000fyi'O\u0017oi\u001f=\u0011l\u0018ff1\u0015s\u0018\fc\u0011`4!F?јop4Vc:W\u0001y,=|`oŔ>1\f\u0012D`1*\u0007u`6ƎjLz\u0010a\"Ώn\u001c\u001fh\bF0p\u0006C\t\u001b\u0018LÒ{\u0018_\u0010\u0012CI\"\u0004%M{MlbdK II\u0012%LTc,QcI%\u0018:0,APڀ!i\u000bH;0 El\u0010dc\u0010dsI^EwUtm\u0004DG{+3\u001dwLYfV\u000b37C;1\"##)\u001a\f\u0016/ՆC\u0010Гք6tw`z?:GϘ2іy\u0011Ywz\u000b^ω?9\u001bB\u000e\u001f\rx6`uKlfiq'\u001dL)\f(R\u0014‚@v9NgѦUG\u0017ޜ!4LE4?\u0006-xo\ts@\u0010Ïy\fuQD\u0006\\,\fNݿ\b{xm\u0012t\u001dM\u0015c[:oC\u001dxhdj2q@FV\u0007\f\fZ'\nܨ-Z\u0017K\u0007g1T\u0015ΡR\u000ea\u0007v+(7~@\u0010\u001fN<_&-7p%~X\tR\u0000u\u001cd\fh,LGz}\u000ej\u001aTp\u0019p\u001a\u001c2Ԣ؄\nc;\u001cE\u0002즣(3@y\u00156uX-/>K\u0013%\"Y=r`w\u001eps\u0007\u0018\u000e:T\u001c:\u0004&9&\u0005*Mp\u000ba7Qn.CŅRK\u0003lm\u0016$iXga]\u0012\u0011\u0012GQ\"}\u0011op\u001cK\u001d\u001fcm*q-$\fRG7u2VP֊&E&.w\u0003\u0002m\f\u0011\u000bli&IX9㡭BS\u001c5u\u001bv۠T!ӆ^(\u001aFp\n\u0019Ho\u001f\"!R\u001b䳈=%\u000e.p$[;xuwI\u001b\u000eE덂9\u00119r(ݬ«CׂL\u001d:|Hu!7\fyI$lBr\u000bҖHl\bI-_Y̷۴?77s, \u0005ijڥZ\fQn \fY8H!ůܟd\u00112pAф\u0000\u0012;\u0006!\t !3\rO\u0011q\u001dF_|g|\u0013\u001cAfY\u001f㼓#\u000fVA}\u0016FK=J}\u0010\tio\u0002\u0012{eD\u0006$\n\tB\u0001\u0005\u000b\n\n\u001eD\u000b\u0012\u0011!L`0!J{\u001f\be7#b\u001c\u0017ɽ6ɼ0Xa,L\u000f|qzJ]\fPSS\u0006m$;\u001a8D\u000f'!b8\u0005\n\u0007-,FI>\u000b\u001dd0\u0007 1y7ȹf{5\u0007\"I\u001e\u0011q\u001c[\\9\t\u001fN\u0001\u000698\u0016|_%~\r/\u000b.\u000e)\f._\\Z!,8\f]u'0B\u0000(5\u001dwN\u0010\f\u0018FO3朜>dPg\b\\Ҥ}jCtrt\\\\ȯ\u0011k\u0018\u000f\u001aK\u00198D\u001f??8{=<<\u000fw\u0003rx\u0019\\\u0005\u0001O\r&5\u0015y vh}\u0016q-\rt\u0007=\u0007\u0001!\b P\fFj0\u0015ؔf/\u0007TdV\r[=v\u001d]\bKu_}\u0001K7펝ץc+\u0002\u0001 \u0012XAS\u0001\u001c\u001fZQ\u001dvg+tB\u0017-l7\b?ckncgX\b>\u0005Nth\u000fo+\u0013|+{n*\t\u0004^k踂?\u0003t\\B{l\u0017um29wtt\u0019\"w\u001a71p\u0018\u001c\u000ey\u0005G\u0014\\Vx\u0007塿\u0018ۏa\n\u0013]\u0019x:\u0007\u000bk\t%\u001c^i optDoq>!;p\u001c(cv\u0002;i\u0007\tw\u0007|-88,~>^rlWa\u0016د@Z=ZAX\u0003f8Z_m&:-D\u0019`\u0013kwp~\r>s\u001dzK?\"'f)X~vc\u0007N^F[4Eт&tl2!'*,4\u0012\u00062\"^\u000eq\u00176Q{\u0007rר\u0003_\b\\1a#\u0015\u001f\u0006b\u0013P\fG\u0019\u001ccᨆc2pӜ\u001c.E\u0012(>\u000f;F\u000fvf|¤n\u000b3a#<\u0003H#\u0017\u00028\f\n-F\"t\u0005\u0015)\u0016rkKwմ\u0005Z)eZ\u0013TmjKU}*{lVEσ\u001aF]W=x\u001e2und\u0014y>уnOun5W&h{j3T힫q\u001eCU1Bc=U9^=\ty.RJxh\u0001\u0015~Km*\u000f\u001c*qt\u001aS>\u0013TgYB\u0015*ݨ|V\r{Sy\u001f+\b0w^\u0019s6|\u0017;:rT\u0013\n?Oj_J#5ߤb\u0001*ꛪa}sTw\u0006\u0014+?\\C\u0002o\u000650hv++2*3䞲B\u001c\u0006#\u0014u\r\fjv}L$7T\u001cA\u0001*\f2 (F\u0016\u0005588CB\u0006)7P9!_)\ft21RJq%\u0004ڕ\u001cP\nx\u001dwۜC\u001e^_\u0000\u0018\u0019\u0007\u001a\u001dIqD7\u0015\u0018g C\u0006\u001a\"\u0013\u0016De(#<[J\u0018Ԉ\nDNRRl٣\u0016Z\u0003w\u001a}L֘K\u000ep(щCp`<9k6d>\u0013\u0003FBr<\u001d̨~J2(-*F)QJ+):C\f׀r%j\u0004\"ǭٴ]&\u0014gzWq2\u001d}\u000e61\u0002dZ\u0006ʧ\u0016yo\":*1\u0012\u001dCБ\u0015T\u001bCd3F*\u0018'k\\T%\u0006b.TLje\u001f΁kJJ\u0017%QC|\u001e`jK0~a|\u001b|}Xzf\u001eX\u0016\u0007d/,`0oJfJ\u001a\u0006\u0002j\u0001_5\u0019\t\tTE\u0015\nWQ%+@3T.¤Vބ;@_Kڕ|VK\u0013H\t\u001aF7D`\u0006a\u001fLr_\u0003hvȣ<\u001aȣ<\u001ai\u001aF\u000eF6\u0006\u0016w\u0003h\fe\u001ds-*\u001c*\u000112eXI\u001b\u00033b3\u001a\u0000Is\u0001m2\u0007\u0017Q\"@z\u0019\u001ecn^NVN$)\u0016I&\u0004O/\\T\typײ\r~\f\u0019\u001ch\nx\rNw\f8\u000b^\u0007o7h\u0018\u0005\u000e:9ϚQL3x\u0019m\\\u0000\u0006|\u0005pZ+\u0007>V\u001e4\bX9\u0018np\f9\u0010\u000e\u0001\n\u0000\u0017%p\u0005\u0007b]\u000779E|F\u000ek.=tqߣp_\t\u0000~ \u0010\u0018@\u0014\u0004z! \u00158d\u000f\n%8\u0005b&qO\u001b,\t\u00157G;[\u0014s}F7}\u001d#8\u000f\u0000\u0001>oDX\u001d׏xo\u0001\u0004b\u0010E.!\u0002}F\u001e'W\\G\u001b8?#}\ny\r7{//\u0011\u0002x8xB/?xxd!]\u001fʥ?8\n\u0007J\u001eq\u0017q`2ϓ9cʚv鷈uXi<^^\u0005G\u001c~\u0004_['228}@-1/i\u0004 \u001az]@\"b#v9\u00171::f)d̲%8\f)=`\u0018A\u000e}`7x#\u0007vL*%\u001f\u0002x[f\u0012EA>Nlb=Ӊe2į~xVav];aA-\u001363ڧam\u0002Fnf:iyZ\u001c\u0016G\u00181cW6\u0014\u0018!~>gb\u0011\u0012E,C\r\u0014%F3QV\u001d\u001dX\u0005n\u00018ױ\u0004wl=>t\u000b3mIB6wh=X)p1\u0013b8\u0013{V\fe5YЕ(\u0002އq#%\u001fY/>\u0017`ݍ.F($\u000b\u0001p<\nG\n\f68\u001c\bjȣZӴ<\u0016G\u0005\tU\u0019\u0011J\\\t#J7á{6h^b{?v\u0012[!{8v\u0016\n!J$D\r@2\u001c\u0014-D\u001fʂ\t\u0014xP\u0017\u0012W`k\u0006,@9G\u001e\u0002\u001fY?[ԟ0G^m8rК.5~a\u0004_\u0002\\0A\f\u0002O:YT\tW\u000e*N.gd\rm$VM{Mn+r\u0005ޓ+\u0013}\u0007GXo|/\u001aDA]\u0016\u001aU\u0012\u001c9\u0001fy;kfT\u0010W5-hr,\u001alSNCݚ\u0014;d\\%\u0010X\fmh#aǕ\u0019~I\u0011ww\u001f\u0004[~\u001c\u00038\u0006:Z\u001aڲE7*HFyb\u0013=41\\\u0011\u0018\tT3f(8NYɲGNWfd2\"+\u001eY&YMj:.,/>R+цhk\u0002k\u0006nтҖ\u0015Q|k9T(ƛm,S/My2̣d3[n\u001a\\F\u0017)%fĬШ\u001a\u0019W#^wh\u001d\r\u00178ӂ\u0018%mhY\u000by>̠NSi\u0003\u0002\u0015kTF.\u0013+_l#\f0\f3\u0000ΰl\n(\u00110.D\u00044D\u0012wq;hc\u001b\u00189&\b٬i&VLlkXSi&=iZcܲUt\u001b\u001c\u001e=}kPqQE!\u0016\f0ԩ,+7lFSNx\u00191W\u0019UJ3nUK)rF\u00017r+%.^nrn-d\u001d߂\u0015Y?\u0019=N\u0016#_\u0015<&0ҧ\u0002zs+&OQ\u0019A\b1#R\u0011\u0019Vg&),3]Y\n*հI2dPp<\u0005(0C\u00019?(8/<39AM֪lTi&Sy?;pMgq$*r\u0003\u0014kPHnȐ\u0014\u0005P`~\u0002˿\u0006̖\u001fqHA\u0006\u0017>+#C\r*B\u000bܼg\u001b9G0\u0016s%\\*(EYX'bt\u0019\u0014T\u0014P\u0010%b\u0016\u000f_q\u0014q-OI\u0006,WWҍ1\t%gحNՠ:i\u0015V\u00194x\fi|U<}/!㤀A+\u000bР2|ˌ)h`yr\\\u000erY\bX\n0嘵rC\u0019ƠS\u0004W.jB\u0011豉\u00114\u000e/Ɩd%\u0019\u0016ӛ BM\n\u00100wE=\\\u001c.\u0004BD.\u0018\"\u0001c\u001c'1!Mdb6\u0001\u000e\u00131;-s8K\u0017pG`O+y\u001e\u001dɇK*a@ȡ3$\u0019x\f\u001a\\\f\u001f\\5\\t5\\@5\u0000\u0011д\u001a!`u+-M_M;\"88Lum6{\u0012&P\u001e\\\u0012\t\u0011U\f\u0005jbibh[6ҋP\u0000\u0005@/\u001aDG=l\u0014yC2D-\\X:`\n\u0007XX\u0000\u000bG}\f\u0019\u0004\u001735ã9\u001cp5\u0001XᲈXĢ.$ml||<[\\\nnm 5\u0016ʡ]ֱ\u0017@!H]/Y\u001d@\u000b\u0018&\nVxҏVx£\u0015%R\u000e\u0010Z\u001aq.\u0003|j&UL+q4+ZO\u0015X9HfF$|6K\u0019[\u0000\u0000w+(݋\r\u001d<\u000e\fd۹xvzю(8r965]@:r;z\u0007gAK2>A\u000fb\u0001{\u0005婋t}\fA\u001b=\u001c=\u001c=\u001buh\u000b$߽V3u\"o%9KɓFb\u0006vI\u00039V\u0000\u0011#=\u0018 u̐ǜc@E?e\u001cb(E\u001ba.^z\u0002\u001eCU>\u0004_Z>QA\\%!\u0019Կ_\u001ap\u001b\u001355AG\u0019y1~\t\u0004[/\t\u001eg\u0018?>q\u0011&8Ǣ%Yzq]9@\u000e\"g 57\u001b<Ǽ=f\u001d/΀w9Q|\u001fP5\u0017Xr*\u001e.S\r\u00128y\u0007P\u0010\u000b\u001c \u0017\u0001q\u000f\u001b\u001d-M\\׸p@E~\u001b\u001c_).:\u000bx\u0006~B>G\"QUmp\u0014\u000e\u0007A0ҷx̯5c=U\fK+<.$;\u000f?1?R>@k?eέ\u0004x\u0003\n^?\u001cni 5\u00053|5ezqA#_L\n^.{8\u000b3w𗿂8#=C=:n$2\u001ey\u001d?t,\u0003Y?8\u0006Vr\u0007\u0019\u0015E\u0004r\u0011?أ8\u0002\u001eG:rXD^]M2m\u0011\u0005~A\u000f馲.=\rݠ&救GZq\u0005+YȑLLV8\u0015DDRKX%_\"6cvv'iP6Դ\u001e\u0000l\u0000_\u0012+u:~G-\u0006rE.\u001b9\u001cϢB1į DW\u0012c\rĞ2 YNy:\f߰Z_j%yWx=19v-\u0018\u0017{E'{Cf$Il\u0017q1\tBjrԑdkL\u0015\u001f76`\u001b0`n&&`CbH\u0000'@B(\u0004H\u0013B[Fi.K@%Ye\t(mfi6AZN]5mӺ}m6MӦM۪}ؤjڥ4G.S\t=z?y99\u0019『w\u0010\u000bf\f8$7el\u001f{\u0015\u0013W\u000f('ߡܿ$xqÖ\u000e8\t1Ua\b#f<ߦg3q\u0000;\u0004cX5\u000e#Df\b\u000e\u0012=\u001d\tMSw)h5\u0015졅p$v1iL.x\n8K)gY\u0019BDi\u0015m`\f$\u000e]v>NK<\u0013n\u001b'2LY\u0006%u\t)t\u0005Y='e\u000e*\u0011\\v/\u001fq~J\u0004\u0019\tM5+ɢmIښQ{rڒ˵9%M)aES\u001b՜\u001aUSj61m\"Z~D\u0019\u000bXR(j\r?R/1~\nb\u0005:m:r\"8\u0014+GS \u0006I\u001fږVQQU\u00066\u001a`(VB\u0011Z7֫޸Qu6Mݪ5Ri3\u000f)yNU\nV\u0003UX>T3\u0010S\u0000\u0005KH\u0010\u0010'bCط\u0013Eȓ&K\"L3TgU\\Z_5ZjUm(hک_Qgͪ,\u0005mUb{S\u001fg\u0015;>S#\u0012{Lo\u001c&\u0017\u0019Yg{\u0002\u0014\u001f\u0010(C$;I!Qk,ekͭ*[*m媰W^2GJ\u001d[SI39O\u0000QsWޜ\u0007w\u001e6\t%3\u001b3IcuKZ~\u000fvl\u000eF9{\u0014IW3SNʜ.*8'\"WH>\u0006\u0015涩 Gyv?\u0003ʬQ5`\fQ\u0007\u000f)-[J&\u0019RVj0\u001b\u0012vƟ^D\u001fw;X҃][K\u0013>\t'\u0015\u0010dMSfI,\u0019kr@\fʨVz(PRB=J\n\u000f)1N0uR;\u0005HfbM\t~f/w\u001d\u000f_ዾ\u0002Kax\u001f\u001b\u0001\u0006\u001e\fe\u0002\u0015\"'q\u001c!a$\u001d\u0003|:\u000fx\u001eĞqbM\u0016G#\b\u0011a\u0004\u0010\u0018\u0017{i{sp\u0007 mx\fA\u000eY2\u001a`͐\u000f\u0014ѐb:\u000b\t}0q8k]\bA\u0002(nbL4n\"\u0013L\u0003\u0014vLa\u0014vL\"&i0bK4A<&\b\u0004\u001a?åC){1\u0014ǎJ\u0010\u0011w\fցJ\u00189\b\u0012>\u001fc\u001e;cܘɋ9.\u001c?7Fҳ\u0014B_H\u0004x|\n:;_ \u0006U:G\u000e\u0000;0\u0004\\|H\u0004\u0002v,bb\u001e,R\u0016(2\u000b$y\u001c{8G^~;?o\u0007سEi㗩\u0005W\u0003H*_%p\rp\f\u0006Ǎ' 67%X,\u0013e\n2X&8ҫ>_{\u0003Ŵna\"r܄\u0016*_\u0006a\u0007\u000b|n]\u001bM\u0016>gVc\u0005\u0011B~PW\nI\u0002ʊt9c/g\u0004gT\u0002W6\\ۏ_ݛ¸\u0000\u0007oo=^I/\u0006G\u0003\u0012\b!R\u00066\\{t\u001dƟ6%inmzK4IIKKEZ.\u0016E\u0002\\1AA\u0018\bȠ\u0000\u0015\u001d\u0003\u0018 ás)\u000e`e2q2&s\u0018ӝYiOs~/<\u0017Yz,GG\u0011>\u0012ۇ;\u0005h\n{mf5*c?,k\b\u001cs\u001c51#ꋚ\u000bb԰\u001a\u0007>\u0000\u001f\u0012_8?@}^Gnx7u6v̀/b@2\u0001\u0017(\u0005CA\u0018w6\u0006ڦq-gҿ\u0014u\u00137g8?R<7\u0007\u001f{\b{BGeER?.\u0017j\u0001K?\u0011wvT=\u000e:uч踂89,C%tz\u000bgz@\u0001\u0012\u0007{཮kz\r_\u001a\u0012>\u0004\u000e/߈M\u0019_p귪һܷtɜGG\u001f8qyqa6WqR6K\u0010\u0015'Hz\u001d0\u000fv]_p\u0007|ܟ>\u001bݛ,::)\u0005t\u001cGsc88#8\u0003Zܬ}d/\r_R@\u0011m\u001c!B\u0011\u0000#\u0001_y\u000b\\\u0003b3e'\u0007\"֯MzG\u001cek=:\u001eB\u001at5J\u0013R=pt±nѽ(\\\u000eSݰt*\u0015O\u0017\u000f.r\u0003?\u001ab̘\u0003C\"f'\u0014Q~\u0007m\u0016\u000em\u0005IG<4\u0017\u0001v\u0003\u0015PAo ɠy#ynsmE\u000f\u0017\u0018\u0004o\n\u0016\u000e\u000b\u00028\u0014,\u0000O\u0013UB$P]\u0004*,Od_ 2\\G{\u0019?vX\u001a-\u0018\u0016s^tSsd+\u0003\\x\n)\u000fc\u0010:h\u0015_P\n~/\u000ek$\u0015?\u0013f\u0004O\u0018\u0011yF\u0003>Oqm\u0003rѺ\u001c!.s\u0013Sc\u0012\u0019>;\\䱧\"\u001ap\u0005᪇\u0011pMd\u0019ptvZf^\u0006\u001fw@d\u0000G\\ȝ\u0000\n-a4uAL&\u001bcjHָA9ʂ͞*\u001c\u0013P}LHuª\u001d4Z5\u0013\u00149\u001a\u0015_'\u000e`K0\\RE-U$F\u0006p+mw\u001a_ղqlI&&cqjHNQ8:Cj\u0013U`b\u0013+4$JUI\n$5ȗ4VH%o\u0012UqOxBwU`BSDE\u0000O\u0003ƮG\u0000m%\u001e#P\u00071i\u001f(bPɨ!F\u0002t94y4T*Rjܤbs\n\u001d*HW5r[)\\\u0013ʱ\\z\u001bD\u000b$#F\u000f\u0010#\u001fϯw\u0017泥8!7#\u0018\u0011kȍߚ\nY\u0016J-\u0019*RBK\nUX):Jn[rm3/T}Rc\u0017xGi3-»\u0004[\u00181nŌsJnFS'\u0019R*\u001bU`cO۞<{r\u001d%r9|I\u000b);AY㕙>MNgҝ+*{^2^5Ml\u0011\u001e\u0018k\u0019\u0007H=Sl-~@\fF\u0018y24+iSө̌\\P\n93*=+4L={l]< K7#L_O̔\u0000zvx75RxeXՅ|v\u001b\u0006ꤖz\rP#6(e3Ǣ49\\#L*Yek.{LddHO*sLIs#>|o\r#c\u0019`\u0001;3\tmcHrSCn|Ĥ* Y|vY\nke,K)EmJ.+x\fU\\Q\u0016y\u001d|;rȻ\u0001\u000b\u0000chiCG3#\bt2\u00147^RL%VJe,u) %\rVRYH\t2*ۡX\u0012xK^n\"/\u001b˴2K-pg]9\u0000]m\t\u000bjF_\u0018-CF2֓\u0007b$&@>*-JLx_b}^\rSH~gC\u0000\u001ac\u0005c\u0003\f~cUE\u0003p>4q*=\u0001Ns\u0013\u001faXFh\u0010\u0013\u000711+)`b\u001c\u001eA\u000e M\u001ch\u0014P\u000ei`\u0001\u00180MA\fC?Vj)x6{Lz\u0002\u0006ӐأVBV7q\u00127\u000b\u0010$K%l\u0005\\xa\u000e0\u001c\u0014t\u001f\\x\u001e\f\rǸcBHuhcC\u000e걓zCON0y\u0016y@0\u0011\"dF\\1R\u001d\u001ckRivHM\u001cdM4p\u0013ġӄ&45GoL\u0003Lk.Khhh\u000bk\\ni)![\r9\u0018<\u0000h#\u0017;\u0011?;:\u0010 6\b\u001e+X\u0012y#tp\u000e\u000b\u001130hs1\u0018\f; 9t\u0013G7&4nrхU]Gy,AU\u0015Epܳ:^J<\u0004a<2h6\u0018\u0000ƺ\t\u001bg\u0001G\u001fI\u0000'M/uE\u001b賏FG.\u0010Y\u001f\u001b\u001e'ṿ;\r1pa0p\u0019\u0007{\u0002\u0013Lߐ\t{%W\u0003@\u0018Ca\u001f!\u0015\u0016WқO\u001c\fc\u0003\f*\u0003\u0001r1@\u0007\u0000\u000f_R\u0019qpf\u0017\u001eLtLRl`ut\u001c^\u0000o\u0001$6hVӐq\r-8.sfp>rFqخR+_W.0Y\u000e\u0018\rāt0Rοgjs;\u0006\u001b\u001apH}A#\u001cGGs\"^@ a\bG>|Tp\u001c\u001f!X4T\f|pƲ~\u0001kg88K8\u0011G\u000f\u0003<\u001eN]zS'u/\r>z:=E\u0013;\u001d\u001cN*ңn<7U#`\u000b:.\u001d_O\u0003Rܠԍp\u001b\u000e/h=k!\u001fG!^7Y\u0010Jgz\\h\u0001Dt*bn\u0015\u0016\f6\u0001^\f489x,؋\u0005h2\u0000G\u001a\u001eM>:p6N\u001cv4\u0015\u0012#ԥY\rE\u001bf\u0012UR0we\u0000\u000bm\u0017\u0003Xu8#\u0014\u000b\u0007teD\u0002\u001ct\b2!Ue\u0005/Z\"\\B.j(f\u0011\u001amV]\u0015O{\u000b\u001ejȭ\u00027\\~t\u0012 \\χc\u0002\u001c9\u0019)\b2xY\u0016ŮC-Z@泳R\u001a\\\t,F}\b9(48ĵ5xW:EiU\u001d5YJϨ.&j$\nn\u00141\rBxS\u000f\u0015(f\u0013YjC(i>'{o\u0010g\u0018G;k}+l$\u0016n9C5\u0019rxxK\u0006;\\p%'/\\p\rk4\\\u00135hr\u0014#{#PN.\n\u001eidgq\u0001ed\b\u0005Y\u0019\u00181@3zMaL$?\u001cr2\u001c\u0002C&X5>ȡ1A.\u0007%jTPF\u0006giD\b\r\u000f\u0019a!w+'tC\u0019V:7)5C)O(\f\u00171|!OwDt\u001c.Xm)1\u000fPANO!ǁ紆*dT^U\u0006r\f.eGx\u0015\u001cGRZ\u0004ySbdSd{<\r=ZQ\u00151]!2Y\u001fQ,jLN\\\u0011r,rN\u0004i\r9~LSeLȄ*\u0019\u0012W*,qB=\u0007\u00149 \u001b\nN\u0002UHO]pwL,\u0002Xߕ|VLl)f\u001c9#'\u0019CNPEyLxl2{2yeLJUD0\u0019(-U3Ui0v|:ɮL1v\nͥB\u0011+t\u0015r)\u0015D]᥊y\b\u0016\nݸ~0)\\*ָɽû{Xfmհ2\u0015V|ߵ=růĔTMT۩\u0015jEZ\u001e\u0001\u0002Wj\u0017^\u0005vqq\u0016*B˄ΆKZ[µo5c[_U`8,G bK^2ٓ:\u0013hh5i|1/j\u0015Z\u0005VXA>ך_,N7Ѧ\u0012\r_\\\u0017[=_iu`xD@yy\u0006_2%ʹx\u001d>r؏{Թr`jf>+Te$9\r`c\u000fU:\fI\f\u0005~%\u001dٱ/\u001a袁/\u001a\u0014\u0006h\u0010\f_\u0005s)qql\u001a\u001b\u0000K3[j\u000b\u0006ML_>\u000f7\\\u0001;ֲc4QkTT((kx[\u0012w\nሕ\u0015\u001fKk4U@{.J1P╢\u001d4\fŗqE\u0012`\u0000ƎUn\\\u0016ɼEi]l'$\u001a{.y\u0007ǵ\u001a1Ja\u001b\u000e}\f\u000b!Ϛ\b:mfG3m4I3]4E3\u00015q^\u0017\u001e'$;i츎[u\rr@\n1T\u001a<ȸѹm\t\u000e\u000fa-\u0007߉MKvǀz(j-|BL9\u0011~3\u0016\u001bp.Q3\rxԭGn߶d\u0001N;|ܛ}6\u0007'Ѷ$3'qR<%&4S|qJ~DzR>ދx/9\u0019f |ʸ'yj=\t\u000bk\u0018âٱ\f]0!,\u001dڣp\u0006~ӳq0rN<\u0017Qٗc;ޥ\u000e`|\u0005<\\^\\e>PF<\u0001?\u0004W\u001fOcq|\u0016x\u001diorM\u0006_a{\tu|\t\u0003=&R\u001aK忚6W$dv}*1?X߶i{#_\u0017\u0018\\Y3Nmc}\u0004\r6\u0007>|d)];__\u001d/\u00059Գ\n3%OlOI'\t\u00053d,mB=E;b\u0004\u0017W8{;\n,g_^U*Ilt\u0015Btl\u000f\u0012\tx\u001f\u001a(\r$\u0005/\u0010g\u001b :{'iv\u0012\u00136\u0007l`\u001egv;8hûC\u0015QO)\u0007͠s'I=.\f\\x\u001e\u001e)\u00159\u0017)#+\u001byJ\u001c9ۉxs'5ۆ\rTx>)3tSI/\u000bWB)t~-\u0006vk~ƻFvNZ\u001fMsEp]z>Dk;\u001addI8,y\u0007b\u001ci|\u001cEN\u001c\u0012bWVf{crVրc\u0005o5(Xe1\u0015/\u0006\u0017sSG\tj+GYv\u0014ꎣ7b\u001c%8pTȊ*J3\u0015LJY–ٲ_\u0016h9\u0019\nukTz.?.7i<\u001d\b%oD,!`R8\u0019\\\u0003)\b`. .j\u0010ȥ\u001aH\u0001\u0007B@H\u001c\b\u0002\u00011%\u0019폎@\u0019T\u0002\u0014\u001e\u0001Xb/&\u0010f:\u000e.cK4#1wsb=8|\u0003LfҖ\u000f\u0017\u0010xxCCxt\t$2N(mt\f5\u0019&j0T?\u0012Cp\u0018\u000fmG2\u000eaE\u001eh\u001c\u001a\u00199\u0010K(U\u0001\u0013/0q&\u0016{\u0006\u0017\u0004@Ak\u0000\u0016\u001eX\u0003\u000b=\t=Y&zfͺ\fu\u0018Э>H\u000eV\u0018^iPfPwމЋ\u0012\u0003\u0012\u0006lxH9,4ٲ5f`\f,x\b808\u0011!qM٠)]I\u0013\fl\u0018\u001a\"\u00021\u001a0B\u001c\u0000TI##P$Ccba܍\u00022Sc5#&\u0018F&\u0013G;Τ-gҖ\u001a\u0004H#D\r>[3F5b(\u000bA\u0005b${\u0007\u001fizз9&\u0000l^}p\"F;b2\u0007\u001f!{asE\u0017\nD&x#8j$\u000e,byb!p,dLY\u0013\u0019]ّ!1CHlp\u001d\u0018\\q\u0010\u001c .U%NLH-Rdch\n\u0007^@D\b3Hv\u0001gxq|Dp*жhcH\u0000u}\u001a\u00156\u0006\u001d\u000e7jʌ\n?R#3I3< P\u001bS,\u0012>\u0007 \u001a؞\u0016Eq\u0003\\=-\u0014R'\u00146;9IAzɆ\u001bٜI6|\u0016XdA,@\u0002\u0013W\u0001־+\u0012Y?[ړC\u0006\u000biBF-\u001b(ӊ\t-A[(\u001coq@\u0000j\t\u0015ȡ^s8\u001cj$\u0007,\u0016AE$h\u0011\u0005~?Xhڊ\u0013>\u0015ǁ-\u0019•a0|!St+R)5D@*\u0018z\u0005mahCF\u0011nlV7qm\u0006͐p\u0013nyQњ+\u0001{\u0006\u0017O#Ok\tR>5y\u0018]Nbs0\f;P^84~EJc\u001dil)\u0006%dtU\u001b[PY\u000e#Wq€rF\u0007tGz]\u0015\u0003(9dj_8`]భK\u0016J7HKwsؗ1TT\u001a..\u000f(rۮѵ}\u001c4f>z{ϟࣵLAϻsƌzfzkfL(ք\bC\f~h?\u0011j}CJ3\u0017E\u001a%/c_TVJ\u000e*pT_xE\u001fy\\\u001a\u0007_^Hڨ;Wi\u0012\u0016\u0015\rY\u0007A\"ҭ[l!Iv^يR9$Vd2nqy>=/<y;s+\u0001N\u0001w\t\u0010$\u000bӟmWy0\u0018\\*c<0gלuN@B!\u001a\r+\u001dG[Yu?R\u001c|^\u0014rrH/\u001e坑\u001b,\u0017~$\u001bK]Kn`l=Z5[7q|gUnr\u001b\"~\u0003F8ߛ-cY\u0017\u0011\fđ\\ೖ-\u0005K1Es\u0007\u0000)\u0005`\u000e[>zyH]PF\u0012(볫ܤ;\u001fdqFV\tLk\u000e-zPߔJK{wWy~P'C8d,ߴ.\u0005\u001e\f:J\u0010@7\rdzqF\u0005@\u0001`\u000b\u001b\bV\"\u0011\u0011\r\u00006\u001fX\u0003 \u0000#\u0001\u0019#\u0005\f\u001f\b\tZeW\u0000\u001fŔԃN~a~qf\u001au#E\".lй\u001by.?\u001fXϊ\u000b;m\u0004\rHK=`(tu4G!gn\u0004\u0000_\u0005:\u0000^!\u0018B\u0013@\u0000z\u0002hCL\u0000Z8l\u0004$\u0007@\u000e\n+\u0000 \f@\fe\u0000\u0010!\u000f\u0000O\u0004\u0000\u0010\u0014Ax\rC8~ⷎNs]=\u0016/I֣3ѡM*{q6l\u000ejK\u0007~!}\u001e9Ym!!_\u0003\u001d7\u0013Hlް(\u0004Qp\u0005pj\u0006`\u0011\u001a\b\u00010G\u0018X\u0004s\u0001,D\u0000`+\u0000\u0018\u001d/x\u0019\u0001\u0010G\u0000F\u001c@\u0000ҚSШ\n\u001fs=\u0004t\u0014#\u0010#U\u001aRuMT\u0006?|zq+[:\u0014s\u000eM\u0016nִ\u0010䂹33o\\P7\u0016\u0001.\u0007B \u0001*OEtO1o,N4GO\\ٞ~pc݌\u001d)G\u0006\u0006R0X\u0003\u001d\u0018\u0002\u001eQAl\u0006(\bf4\u0005\u0007\u0018 M\u0014)h@<\u0003׹\u0017L\u001c\"]NJ\u001fY\u0017s\u000e\u001er,'%hݹv\n\u001f \u001b݆/U\u0011)\u001d|\u001fJn\u000f\u0005\u0019PW\u0014\nx \u0014kFE\u0006Q`0|=\u0011t\u0005[\r1x}\u0010\u0000\u001cf\u0004p\bc\u00103\u0010\u0002\u0007A&\u0000\u0015ŽpJ \u0011\u0001~\f\u00017%1\u001c,۰PRND,^\u000fHU\u0016\u001d0uf\u0013>\u001d7웻ñ]zQZVq6\f\u0004S\r\u0003\u0014d`\u0000\u0005\u00190X\u0015A#GVJ[\u001f\u0006(9\nR\u0011\u001cWvH\u0000o\u0005\u0001^0\u0011x\u00033\u0002\f\u0000bx\u0013\np`\u0014+gQ\u0003(^\u00011ױ\u0010>9ږ騬*^x#q\u0007b ,Y2aHwcVMOb/f=-\u0012ȁ/}\t-\u0005\f`=\u0004瀾\u001a}\u0006k\u0010\u001f)\u0006\n\u00194\u0003\u0014`\u0002\u0005\"\u000bC\u0000!)p3\u0000:\u0000m\u0011\u0000u@X\u0000oQv \u001fngn3\u0001\u001c\u001bw\u001d:s+\u001e*qBV-\u000bM$Nr\u001feO{\u0007}\u0000v R`\r\u000283J\u0016\u0007yM\u0019O4\u0006)X\u0000ZG\u0019\u0013\u0005y\bQj\u0010{\u0004\u0005DM\r{_π\u0018Y\u000b̸Ӻ|)weUefᨈ.A]]\u0014dciI~\\w\u0013<\u001c8\u0010/\u0003t\fP\u0006\u0005g+\u0000e\r>*7E`S#\u0005 \f\u0001\u00153\u0010\\G\u0001H\u0002p\u0005χH\u0000n\raKS[\u0014\u0004K\r5uk;mɶc\u0018Vރ\tiE\u000fHD_+߾U\\'9GVXJ¬\u0002\u00179M<~̨\u0007փ\u0000I+q\u0004\u0010\bij\u0016L9%\u0019A\u001f\u001d\u0003\u00140pcF\b\"((\u0018`\u0005\u00057\u00027\u0000Q\u0001\u0003#'\u0000q h[:-H,n#\b*Z_YXO\n=Vy!p\u0017\u001eLYzY*K;x2}{\"w7e\u001fr\u001c\"Iw:\u000e\u0017GS\u001cy\\V[<6'Rչ\u001e\u0016n\u0018%:溬'5mDtbZ\u0018L\\&$\nܾ~v\u000fן{}߻<%E\b&gIN\u001d\u001b\u0016\u0006DHJ\u001c\"NƄdD]\tQ!c\u0002@\n\u0011d\t*>7\r\u00158P\u0007W%\u001c\u0003\r \\ h`3\u0006^l:93\u001ccM|;\u0000egA :܂\u00178X\u0010J[\u0010\u001a7X\u0010I\u0013|0|N7\u001ew[{Ekv\bcJȬi%J-Q#u|FBѵ<~ԠVTw\u001f\u0012|_JvV{J,͓\u0014ɯ)l/`\rR|Vxfm\u000b96p\u0003L1c3Y0ߜ,\u0014/\u000eNP[@Qt+eKTe9ۏ-p\n\u001cȮ|Bp\u0013W\u0005\u001f$\r%\u000eIHO޿y:~0?_(\u0011gD,rE}K\u0007\u0010\u001ccШ+)\u0014J_*=I,?!\u001e4\u001el=Å[Pծ=\u0004Ğ\t[\u0001\u0011 }g\fOZ\u0018O$o!xL=5dbBC\u0007)\t\tOմ>RIr\\r\"#;@V2[kc\u0005l\u000fzi5a\u0001#*Xm?;62.#\u000f:ĉ\u0012\u0005֙Li\u0007\u0017\u0006\u001f_\u0005\u0018\u00008L+\rendstream\rendobj\r46 0 obj\r<>\rendobj\r53 0 obj\r<>\rendobj\r31 0 obj\r<>\rendobj\r32 0 obj\r<>\rendobj\r33 0 obj\r<>\rendobj\r34 0 obj\r<>\rendobj\r35 0 obj\r<>\rendobj\r62 0 obj\r[/View/Design]\rendobj\r63 0 obj\r<>>>\rendobj\r60 0 obj\r[/View/Design]\rendobj\r61 0 obj\r<>>>\rendobj\r58 0 obj\r[/View/Design]\rendobj\r59 0 obj\r<>>>\rendobj\r56 0 obj\r[/View/Design]\rendobj\r57 0 obj\r<>>>\rendobj\r54 0 obj\r[/View/Design]\rendobj\r55 0 obj\r<>>>\rendobj\r40 0 obj\r<>\rendobj\r7 0 obj\r<>\rendobj\r16 0 obj\r<>\rendobj\r17 0 obj\r<>stream\r\n%!PS-Adobe-3.0 \r%%Creator: Adobe Illustrator(R) 24.0\r%%AI8_CreatorVersion: 24.2.0\r%%For: (Super Synthesis) ()\r%%Title: (SNH_REV1_PCB_PANEL.ai)\r%%CreationDate: 4/17/22 8:39 PM\r%%Canvassize: 16383\r%%BoundingBox: 0 -365 86 1\r%%HiResBoundingBox: 0 -364.251968503901 85.039123535149 0.000045656255679\r%%DocumentProcessColors: Cyan Magenta Yellow Black\r%AI5_FileFormat 14.0\r%AI12_BuildNumber: 490\r%AI3_ColorUsage: Color\r%AI7_ImageSettings: 0\r%%CMYKProcessColor: 1 1 1 1 ([Registration])\r%AI3_Cropmarks: 0 -364.251968503901 85.0393700787008 0\r%AI3_TemplateBox: 43.5 -182.5 43.5 -182.5\r%AI3_TileBox: -236.98031496065 -562.12598425195 322.019685039351 220.87401574805\r%AI3_DocumentPreview: None\r%AI5_ArtSize: 14400 14400\r%AI5_RulerUnits: 1\r%AI24_LargeCanvasScale: 1\r%AI9_ColorModel: 2\r%AI5_ArtFlags: 0 0 0 1 0 0 1 0 0\r%AI5_TargetResolution: 800\r%AI5_NumLayers: 5\r%AI9_OpenToView: -333.203033622223 58.4833794420883 1.61071628267184 1428 851 18 1 0 6 43 0 0 0 1 1 0 1 1 0 1\r%AI5_OpenViewLayers: 77777\r%%PageOrigin:-263 -578\r%AI7_GridSettings: 72 8 72 8 1 0 0.800000011920929 0.800000011920929 0.800000011920929 0.899999976158142 0.899999976158142 0.899999976158142\r%AI9_Flatten: 1\r%AI12_CMSettings: 00.MS\r%%EndComments\r\rendstream\rendobj\r18 0 obj\r<>stream\r\n%AI24_ZStandard_Data(/\u0000X\u0003T\u00057\u000b+\u0010\"\u0006\u0006\u000b$d:j46PiF#=\u0012\u0003\u0003\u0010\u001c\u0018\u00188V&O*{dVX\n\u001c~cUlv,A8\u0011dIf[\u0012Ff54_\u000ezd\u000e-\u0010m\u0010\u001c\u0018tRuw4P/=JV6r\u0003\u001d2F\u000bf<#e-F\u0006\u0010\u0002\u0010\u001c\u0018\u0005\u0018\u0004 `@A\u0007,\u0000A\u0001\u0000\u001c\u0013*T@\u0010(\u0004\u0007\u0006\u0005\u0007\t,DPA\u0005\u000b$(.X8\u0010\u0000\u0003\u0002\u0004\u0007F\u0003\u001aЀ\u0003\u0003#\u0003\u0003C\u0002\u0017\u0018\rdp1=Dp1\u0002Hpc\u000e\r\u000eGAp`l\u0000p\u0010\u0005\u000e@p`yF\u0012}\u001cZu,\t_@L:<\r䪇1A\u0003\u0006\u0011$L\u0010\u0002w\f0\f1\u0000\u001a.H\u0005G)ːӉ'qd#EIh[\u001dwI~f-MxP\u0018H \n= \u00030\u0006\u000fwփ\u0012\u0006U1xa\u0005\u001973c\u00160\u00148¨a4H\u0006gճZ&z\"q8cadya$\u001aV\u0018N\f¸R\u001c ÈaH Ұp\fƱ8*G3v#sTVNYfˮ0\u0016\u0004\"\f2\u0010E\u0002a,\u0014\b#\f2\u0016\t42\u0012W\u0018H\u0018g(\u0012\u0013D\u001a>b@cHQ6B@\u001cge*Âj\u0016ʙM\u0011֍6B\u001c\u001bV)sT\u000b_2Gٰ-.\u0017gg\u0000\u0000\u0001\f\u0003\u00187\fQ!QkI\n3Z錑H\u00060NJ8rh$s8a\u0018\u00182d\fdc}#PLMěb\u0018`a(\u0012'Z\f<3,ia$ڰQF\"m\u000eӘRa`uX\u0018^ʢ0\u001b\u0006@\u0018ai`\u000fFBQ\u0003\u0011FbȖ\u0012ws\u001e\u0012]\u0019F8،$8<,\u0012e*p#xF\f\u0006\u0000=&)O(V\u001c?C-v1/\u000ea7\u001ak0\f,7\u0017o\u0014C\u001ae,\u0014\tf\u0018R{ah/#k\u0018iae2(0@A\u001b-c\n'W\u0017^\u0018|\u0018\fa0\u0010\u0015SYa\u0005u\u0016EB8$\u000ey\t3*2 \u0016\t\u0004\u0002q0j\u00160lja\u0011b \u0005!\u0016MJ.&1ɹ9&;a92\u0007nNꎚ.u\u001cu$6́u9nc-qG\rX$0\u0011Q2ʰP \u000ep\u0017\u0004ij3,\fca\u0018bX \f!\fa\u0018\u00063xō3\u00120\u0018\u0016\u00043,,H\"q%j0\u0016Ù\u0019\u0014h\u0010\u0004U]p\u0016\u001c4\u0011kU-yD1K12P\u0007;\u0001\u000fyx\u000fa\u0000cH\u00183ujgt>\u0018\u0015^S-*W\u0015VPJ\u0016Pc52Vfvv;\u0018\u00121\\Wgw;\u001c\u00121`Xhxx<\u0004*p\f8٤tVZ^bf>\u000fD*r\f\u0007\u0017g\u001cz\u000fߍ\u0001?!q8\u001c\u0018\u000e\u0006Á0%\u001d\u000f\b\u0004\u00020\u0010\t\u0004bJ.;LTk/\u001c\u000fϥ\u001dVT;qU\tq‘;H@IG\u000fc\u000b\u0017\u001a(` \u0002\u0005\u000eT8.\u0000\u001cI\"-&sP22Ge)s2F\u0000Ba$\u0010';\f0(\u0016EbX \u0016C.p3/fH<+۶a@\f\u000bR\u0012 \u0004!@\u0007:LT2\u0018袊&(o\u0016UJm\f\u0018$\u000etf\u0018\u0018\"P$\u0014\u0005Cka@@,\u0010b`X\f0\f@\ff0C1\u00141\u00181 \u00032$C2\f\u0007\u0003\u0003\u0001`H0(\u0018\u0014\f\u000b\u0005\u0003\u0003C\u0019.\u0014\u0017V8a\u000fd\u001c*\u0010\u0003D \u0010(\u0011(b\u0010\fAq0\u0012\u0007p!\u000fx\u001d(\u0000c\u001c0\u0014-lQ\u000b\u000bZt1\u000b\u0006BP$\u0014\bAqE*Pq\nS\nRT1\n\"H$\u0012\u0013%,Q\t'($\u0018\u0010\u000b\u0002@ \u001011\u0000\u001a0\u0010\u0002\u0004\u0002pPPQ2G\u001a\u00060(\u0019#e\tH\n\u000e\f(H \u0002Ð\u0001\u0007\u00189j}աavj\u001c\u0018\u001a\u001aƨ9<\fb\u0010(\u00160[\u0002D\u0013M\u0018C@P‰JX\u0012\u0013!H$\u0012\"H0$FQ\u0005)()NT\\qP\u001c\u0014\bEBP,\u0014\fYtA\u000b/ja[\"\u0017@,\u0012\u000bb0\f`\u001c|\u000ec &1Y\fL[[^PD\u0013UtQ\u000e\u0011N\u0007BP\u0014 \u0006\u001ad۾B04@؇\u0010ǎd\f\r\u0010\u0010\u001c\u0018\u0015L\u001e\u0015:\u0019#\u0003\u0005\u0004\u0004\u0007\u0018\u00070\u0003\u001dz\u0003\u0017WvR @\u0005\u0004$ڃG\u000f( \u0001\u0003\t\u0016 ЀA\b8p` \"\b\u001a$TB\u0003\b Pq٣GR,\u001e%]qzÙCUG;K\u000e\u0013\u0011=\u001e\u0012\u000f*Pa\u0002\u0014\u001a@\u0000\u0001\b?(B\u0003\t\"4 \r\u001e\u00176PA\u0006\t\\hB\tc\b\u0013\u0018`B\u0005\u0015\u001c\t\u0011,\u0001\u0003\u000b\u0011\u001a\u0000H\u0001\u0007\u0007F\u000f\n4 \u0002\u0005,4L@\u00023U\u0015\\phP\u0001\u0007\u0005\"h\u0010B\u0014\fQ\b\u000f{*oT\u0007ܫ\u0004\t\u00130p!\u0004\u0010d0#g0q\u0006\u0007,D\u0000\u0004\u0015,L\u0001\n\u0015$HA\u0002\u0019\b@\u000f\n\u0018\u0001\u0007$\u001c80@\u0003\f(Hp\u0006\f\"d\u0000\b\u0003㠠\u0001\b\u001aP\u0000_\u0007\u0005\u0016\u001a6\u0006\u000f`\r\u0010\u0010\n8\u0010!\u0003\u000b\u0015\u0018\u001a&H``\n880>`A\tC\u0004\u0015&Lh\u0011\u0002\u0006\f\"8\u0010\u0004\u0002\r,TP!\u0006\r\u0016T\u0010\u000b\u0014\u001a2\n\n\u0007\u000eY\u001c{cy\u0006\r\u0012\u0000\u0007\u000e\u001e\u001f\u001csP0\n\b\f(H\u0006\u0015\u0010\u000e\u001c\u0018N_\u000f\n\u001aJ A\u0003\r\"B\u0003\u0007\u0003\"p\u0014AD\u0000,\u0001ꠠB\u0004\u0005\n\u0012&\u0010A\u001ax!\u0002\u0010\u0010\b@h\u0005\u0016\u0012\u0007T\u0010\t\u0017$L\u0003c\u0000\u001c\u0013h A\u000e\\@\n\u000e\u000b\r ؠ\u0000\u001c\u0014X@RtP@\u0004\r,4T\u0000B*1RtL \u0000Xp!\u000b\u001al0a\u0002\u0002\u000b\u0015.Dhp8Fa\u0003\u0015.8< \u0002\u0000p\u0010vGΪ[8\u0001w9vϔxy'4OՉw[jөI\u000efL:ɟQae~%&机]\bi\u0011]}jH=ͳnx$4dIs]3Ė-\u001eTzՙP!\u0012Ue~a}hU`!\u001ddCYnl\u0017^<84vT]ڄ6cn;\u001aBGͺ\rd\u0011aK9)U'谮\u001eƏBC)\u001ckI߿x;t6;yijnY)b!\u001dTuMK*ɬ'\\99֊f7ձ[ \u001b#\rmIJh6ak'hU*լ32\u0019\\\u0011J_6(k^N\u0013\u001e=.cx?IRQ\u0012}nPJuuO5crTq8~\u000bIx$C_1ӦN0\u0007֨u2*OT\u000eӕ%uJ˘x2cGψˋM`&:Jw\u001f,˒R\u0015\fo6%0ݼ<\u000bl˓t q3OI;Dq\u0015ɽJYj~ќf\u0015o}\n\u0007]R=F]k9\u001a`B5sՖ7;/WJfS,,\u000f~Β`𗮥{\u001cdŬ$Ǩ>¬J0\ti\u0004_iEf+/{B/EiwJMTN1'ٗ׎5]e݆yeBgvi\u001fh\"ofGIYfYA;,#w\b%=GvHK˛Mgi7Y}3zf/sreeΊw#?%ZΪ^4\u0005zC/RiglQJAp`\\e~YsC)\u001c:ѾY~tiV\u0013Q./2r\u001akK\u001b\u0012\u0015#\u001fn0nj/\r(]ҌPM1.Z\u0010ؘ\u0018\u0016\u0013\u000fOp̊cY$W]\u001e\u0019\u001b\u0015a\u0012&VvDl0-s\\\u00199tUUC&Ffv\u001b_N\b%%RlZV뮖`\t,-Hz3\rfVY\u000fHBYLe_%W׏e勮ز`x,gB,+$KPڡ6WRͥnY&FeYb>c \u001d78κ\fޑVb:y%8$-+f38^NRNbIw1<Ⱦ#'\u0011\u0006OInߢ`\u001dY\u001cÔ;\\W\"๒ujvtI\u001dweR[\u001dG'WʺK,X'httҠI\u000e\u001d-\u0013WY\t\r-TwXK\u000eҙ&;\\?!;sQ<;Ir5/e!V2F$#?aT:yrQ<ʉ(β\\*9=4]\u0006.J:tZGVS%+Ew\r8T;LMqW\u0019\u0003,RLw\\\u001dp5Fj\u001d4\u00158^B,<\u0001\u0004\u0007\u0006\u0006Jv\\\u001cG\u001f\u001cB1\u0007MF1y\u0003\b\b\u000e\u0004tG\u001b\u001bӲ&\u001d;tX%\u001edF飜K!\u001fցº\u0013ݣrfi:zqԐ0x#gt\fIV ҧ|\bOT)ƪ gV3u\u0010ޱB\"(\u001f=1Gr#Ds^\tZ;\u0014z\u0016ͽ,hxX\u001b!fRI*(,{N\u0012{nMTwb&YGʞHZa^'n3]\u000f;3L*+8ọu`\bX\"´xEi00\u0006}\"9äC4,*YݘyבggdG\u001d)Pz\u0018\u0013F&Ic\u0016a\u0019J\u001dYUݨNz\\\u001d\u0001tL\"ݎddyn3'v%4>zOtcS(1P~']ndЎ|{Z,ʧI\u0012lqK\bmHY\\wjWQ\u001d-\u001dH\u0015oJ.\u0012\u0019mMGvS7t\t)Tp!…\n\u0012`\u0003\u000b,8 \u0010\u000180 …\n\bpL`?\b\u0003\"4I#Ȕ/\u0017\tѶOJfm#fc=1;Zn}\u0005GO˪?\u000fQ'i(7#\u000bաr#㤹\bc6?\u00143$D*|9?ϖšf>)\u0011,YF3rРhNY|HeG&>*\u0013gOO2hO7JΡ~ģeO7\u000e١T\tU_Eju_S]^c\u0015]2#UU,ݫWf5hX);e)Y\b\u000e\f\u000bz\u001dv̻z[V*Q\u0019z,l\u0010kׇxȧy,ۛ_}JeŬgC3eWIKǃ>єdQ\b辣˗LIDyӪDTdXYۥ\u0013cge+\u0010%VLDk*z\u000ee!8028\u0011vg_TڅS\u0007݄I\u001aJ\u0014R=+S=!|Fؾf\u001ftQE[\u0011\tauɽj>7xf]4`eC*Ky:<{钙y#QȠu\u000eehRNT\"â{߲\u00191ً&\u0013cYbv|g8\u0004ˎ~ބiXǡw~Z7szU_\r=^ETfu+\u0019u\"zȔDW&\rϗu\u000fQmvs\u0013P-:O<Ժ\b9V%j\u0010ؚ\u0013Uβ\u001b+zH>zti)\u0011dl-}pd˒E\u0019\u001f9iw\u0012,ű\u0007e^ZHtILu}FG-9rVGWFD?t's2J\u001d!\fd^45j8\u0017Q_nEidE[E-g\n**MX?=E͛eS7~{K&뤩#I-\u001c \\p!B\u0003\b\u001a$\u0000A\u0003\u0005\u0014>-G:'|FpUO<\u0007<_\u0015OU\u0015s%TVJeD\u001a,\u001d|\u0012or:4YUbkOiī\u001af-gҶk9L\u001cl,{s\u001aKqUf\u0010X&d8kίgbjVO>5)j\u0007U3);\nQ\u001e\u001cQ\u001eS<9'|p~y\u0007GDtT\u001e\u001cRyf\u000f3%\u000e-1C;gu3\u0017[?сM\u001dyŢ)<\u0011}+>F:eӐZe;KMɤfh>I\\tyT\n\u0015\u001dltUihϤdgŪ\u0018T<\u000fĦ\\v\u001cUz]|xw|S}nM\u0010-C\\Uce\u000eΡeY츞j̹T\u00069S4D\u0001\u0001x6mdcv׳B==*kU}K!QeOqklfC4¬_4[\u001e͖VN+34\u000f-0\u0016J$\rY\u00159I&V{e%,\u001ek)hfL{\u001eS3\u001b3:üCO>vgw\u0017{`%Q\u001ctPj3\u0015^H(\u001eJt|9y?::\u001eIʴ\u0019{x\u001f\u001a**MG3X*sx\u0011/C_Gռ)\u0010$#I\u001fAp`p\u0015l/_l\u0005Smgd5DWs\n%1\u0016\u001aK*&\u001f3e,V1-\u0011\u0015>D'CIҁY+3su\u0002,_yX\u001aw^DzbC\rǚev*v~/\u0013\"ܿhv\u001cBʹ_46sJL9#baTNI\t_ub\u00069\u0001u+\u000f\u000eJ\r75YĴsҹ\b\\ys\u001bxUUYܱә:fwʚ6S\n1扮\u0019KL\u0011f&sNOfOtpjpޜZDUgg\u001eULg\u0016w+ʜ+Uڞ:Tw\u001dS-B~\\C\t6,92s(\u0007\u0007χ=:.qn6+Jԥ4V3Rzj(CV70\u001ac{rk>#\u000bϨ]\u001f71=kS\u001a\bLj\u0011\u001aI\u0010;?2\u0012ôe\u0019\u001cgy\u0011gFH=8^&Ub\u0007rP.lICd̺\"f&}LBgM\u001e{8˷nز\u001e$ZyΪjsHIC<$Lʴ\u001b:MQ6yVt`-V:Y~\u0000\u000f6B#D#xouS=(sSuw'\";i4K>}pƭQ\u001c}?\u001b\u0012\u0013ى!80\u0012Λ+œ{hCJuSv̇ͮwtqޣ46mNids(G\u0011yj躖{I3;]0V!t)=hcB S)OߙicT\u000eO\u001e[\u001a+Kc\u001afX\u000fw}(/#KTS8%kN-Y\u000f܈p\u0015'/OH7e4H5hӣ\u001d\u0019\\gr>M\\yeW)T.\u0011\u0010Kn7g7k/MmC\u000fuu\bЯDbu>ָUדUMY[96RӄS\\6FI0ْ\u0013x͝DÛ[~{mE-MK6\u00117BdĚM哦f\u0016~[L|Knilh~T\u0013Kwi&]Nϴ޼\u001be\u0016F\t昘red\u000b\u0005ex\u0015!ؚmniS8D Г57.:\u000f1i'Ӫ\\ҫ2sUYkUiV/\u0007B\n-3C\"QUٲ\u001a2\u0015K3̚R*\u0013)gñ̺!\u000byj250ϖ}޽(g\u0015ڪ5J2fs#:|\u0019*tee\nZ+1e\"V)EUYמ3T\u0019Ir\n$*Ů\u001bfVU8\u001c><\u0012,5:ihCP+2TWTWhg;5;Jdԙ;}?}\u0019M?tggvh0me'5&φtS8P%N\u0019\u001aqTugk\")smMb\u001bt\u0015YFI$3;#fuѫhnRH#)I\u001bdVHjSl웚tlL|?\u0005k,̓qTk\u001bmn2\u0007)[N86L]m\u0013_\u000fwNeLzafeԹl[\u001cͺX9Єf3\u0012,\u001fy3\u001bU%\\w.6Tyv\u000bRyJlʊx,<|*ӫqQ%OShE?WS4\u001bO\\jl(C.e*t4#-\nzO.\t{uմs楐J^n\"벝Y˶~ysg7LA\u0013\u0001'H8\u000f)\u0010C\t\u0000\u0003\u0012\u0000 \u0010\bţl\u0014\u0000\u0005|b8L2 \u0012ŁqAe\f\u0001\u0000\b\u0001\u0019\u0001@\u00000\u000eɝD\u0018ւ2 \u001dwz+#~\u000b=\rFכ!'(\fW\u001a;³ rP٦\u0018װ\u0018>v`-\u0013(N PW(\u0003(j1@o\u0003\u0011':O\u001b\u001b\n\u0018\u0003\u0012NV~D\u000b%{|Йe\u0014'7kD |N{aA+B=\u0011hfi8qI\u0010'N .cn\u000f\u001dlzސ\u0007663\u001d\u0007rC\u0013fF\u000b\u001cC\f\bNJWڎr틊TCB\u0006w۶qP|W\t\u001dւm\u0010r{+?,|\u00075K'wX#۬.,2\u0005\u0010w^͛\u001cx\u0004F{\u000f<\u001cH5tV൜'\u0012\u0005aIl\u0002O•\fގ\u0014\u001b`\bbƇu\u0012/Ux#q\u0006F0^\u001c@fYTJ{6\u00174#tVxbRq\u0006\u001c^ZŒ\u001eɺEv\u0018t`\u0013I\u0018hIr9ma4=An)\u0016GΗ@߲\u001e\u0010\u00159C\u0007i׮؉T;R\u0002*\u0007.\u0014A\u0013(B\u000eluF\u0002\u0005USʪ&{\u001a;|=\u0004\u001f}M%0\u0018,DTA\u0010$=P\u0000\nӕ*\u0001\u0002\n:ZI:2x5!v眅h?\r\u000bs\bms\\͹5Ѭu$OO\u0013\u000eY\u0014.\u0016ce\u0019\u0016\u0002\u000bZQ6ǹ{]FylJc}\u0004\u0019h11\u0007?ͽ\\ʰPnMĶ5_Is̽\u0010r걢\u0010iՠv7i{G7\r2\u0016Egx%6d\u0018e@zB\u0007l>6ɕ\u0005\rY\u0016MZU}&.a6\u0005n//\u0010m]\u0001뼀ޯp%j\t\u0010TQ$:\fMYoh\u001c?Y>9Y A>U2\u0002\tb߇%wX\u0001\u0001s3J\u0017[n>\u0006B\u0017.g5>\u0017l\u0018\nHZ舽\b{kח;\u0012R\u0018~u6Ǯ*!\u001bq\u0005S\u000ev\u001b\u001eD \u0015&B,\u000eU\u001f!\u0018pf·D|\"jol\u00109pek\u0019C\u0011ye4i??5\u00059cIȈc\u0017\u000fzK,a\u001e$\u000e\u0010Ӑ[55ǜVֽ$$\u0011j\u0004\u0014Lu=u4\u0015ևҙ6߫iHXRmGx{ݕ;\u0005\u0010A6mUۓ.|,g=Y\u0019L\b\u0000wz\u0016\u000f79o#俕A*\u0005jR\u00136^Zg}n%\\\u0018۾n`\u0001\u001fXy\u0013.5N\u0010\nχrm\u0016\f@[\u001elE&F9jL0;`g\b;\"@mP{\bޯF\u0005\u0015_`\u001f$/N\u001dI\u0019l:`\u0014)c((\u0007\u0016\u001d\u0018GxB\u000b,\u001e)\"\u0006ϐחk`LaO[w-Oͭ\u0000%6Zx1\f@Qb\u001c)H\u00048DPglκWRrꧡN5S@?\\Gѻx\u0015p66ʁ+ُ^(r*<*qøM\u001cuι.%)\fᔋ\"P\u0013Q8\u001a\u001f.#HTy\u001e\u0011!\u001a^\u0006}$\u000f2Tv!\u0010x\u0001/Cd1(=\u0005_7M\u0005'\u000e6¬i*\u0001<ɤ[M/s\u000bJ\nhʽGAa{|ӫl\u0019R\u001aRH|xMGd&Vz\u0003\u0007Q6_ި\u001bwԴd\u0007IfeɬCaאaIǿڅ4\u0014o[4EZcT.mW\u0016>L\u0000WGE^vj\u001cMzsL!J@\u0014\to 0BJawQW2\u0010V`!*⾜D\u0015-lK[\u0015pRV1Wڬ)Uz$Zr\u0016\u0016*4ÞyO\bv_s7\u0019\u001dB{[?pfC\u0011Brwֲk}!ڋUdFmQ!h¢l4Áa\n\u0011c~B t)t\f2Н~!0ar\u0014-M=A\u0017aϷj\nkTbːkNu\u001a\u0015GQ]\u001fsCaa\u001cBI^|\t\u000e0pBU#\u001ap^\\if\u001f:M\"@`vcB\u001dY#y`'\u0003) .V!U=\f\u0003=۾eG6J3\u0002BOD?% :\u0005妽A\u0001qڈ\u0012\u0004\t\br'\u0002;( +jz\n\u000f\u0013Ni\u0004\u0003VR\u0018\u0010gJ!\u0010wlE\b)@=\u000e_\u0017\\i\u0002q?.\"W \u00007pW \fR@t\u0018g%\u0002\u0011Eb\u0017-:\u0016\u000e\rz\rDL/l zOU0\u0006Q\u0005\u0007a\u000fs#\b4*\u0007A\u0010O\"\u001f{\nwz\u0010X\u00032\b\u0003\u001f \bue\u0010\"#P\b\"c\u0018\r3/\u0004q/U>\u0010D{\"Q&\u0012\fyQ\u0001$ԉSK\u0001\u0005H\u0000>e\u0002%Z\u0001\u0001\t/\\6\u000f^\u0006>\"ːF\u0005\u001c![.\u0003:쪒\u0011œ8\u0002#\tsTHwcH \u0017rd\u0005\u0000(A\u0010\u0013cOn̏!P\u0006\u0012\u0004n9NZ\u00143[$\u000b&-ei\u001fc`WP0CFn\u00188\u001ag=J}\f%\u001fkDO~L.\u0003\u0002\u000fREA;ED\u001fd=ER\u0000m=\b\u000b!f\u0007f\u001aX\u001f,D|Df\u0011lU\b\t+c\u0002v1N~Ӫ/\u0000Ih\u0012T\u0016\\K{A%on\u0014\u0019T'*n\u0012\u0016\b{@0ZCD\u0002}\u000b?y\u00100x=w\u001dL\u0002J% yD2\\Ӆ6\bE9!Cbk\u0005\u0019u\rt\n\tʸ\u0010\u001a1\"TЉx^BpՆ0O\u001cE\u000b\u0010Zh\tBW.X\u0017\u0019(%l^G\n3\"U\u0017 \u0013p&^=QqT\u0006+l\f=\u001e\u0013dԃsЂDRghJ\u0012xqP\u0003M\" h%\u00079[en\u001a9^_̔2\u0007S`\"hA\u0007o\"\u000b}?\u0003{ F\u0019/\u000e_|짰,st9$(\u0001\u0005!Ahl\f;vI\u001aqS\u0001NU\u0007\u001dTHu\u001468OeyN\br\u0015U\u0007u)4p\u0003\u0019B%s\u000458\u0005^\u000e>9\u000f&\u0012p\u0003}+>\u0011`H\u0011Aԁy>Pg\u0000پ\"\u0018B\u0007.i\u00060Qv(\u0007LPp#ڽ\u001bݰ\u001c\\K-\u0003+\u001cm\u0012M]\u001b\r.. \t6b;\u0007\u001cW\nPgq\u0011^s~ګ͖,\f$}\rA\u001c\u0017G\u001bp\u0014\u0014.\u000eM}o/>ʸŐsЌ\u000eY%0hV?d0p\u0017t\u000eA9;2\nnzTi\u0018ά\u000b-\u000fBcq6\u000e9VS\u0016NY;)\u001a\r\u0006٨\u0012\"$9\u000eAQc,\u001878\u000b-A\u0005P\u0012@`\r\u000fmpl\u0017S/\t̩=\bd^\u0011?k,k@-=Q\u001f^&M?Rو5\"$KJx5n\u00125\nL}x\u000e\u001b%m2\u0010[[\r4U%\u0015|9'gf1SwSDCUU\bGf\u0010G\u0011tB\u00014н/w828fDV)ݠRrj\u0018\u001c\u001f\u0013~\u0018\u001cJG\u0012\f$\u0001-j\u001ep+<386P\n\u0006vR韂\u0010\u0005\u0019\u0004\u0003_A23iZ( \u000edH\u0017`\u0002،\t\b4HS\u0002Ϧ\u000fAA\u001d-$\u0006+3Xÿ0\u0017e!b\u0006\u0007ZYQ\u000b\u001fO}\u0010ߤ/Vhz;\u0000Q]P@\u001c`\"uIyqubӲM\u0006P!3<4\u0004_\u0002V\u0011Q6R\fd\u0016gP50+ԍix\u0006+\u0002wGx\fyr\u0017\u001c`-\u000fp\u001e\"`E߫DɇX&.\u0004)\u0014N\u0004\u0018X#`Y9\u001atIIӹY'\u0015e5d\u0001欿\u001dлUZ\u0003(m,\u000f6eC\flO0\\GmU\u00190\u0015/cv/\"\u001a3^\u000b*dt\u001a}>c\u0010c4\u00156x›zQ\u0019\u0013&\u001b+\u0016K\u0014\u0006\u000eGJV\u0017*Zf @gC( }0\u001fwP\u00109/!\f+x \f*\u0001+H\t朙\u0005CY0\b560H\u0010Pd\u000eXJա\u001d\u000b0\u001cs=ࣗ\u0011\u0004Wa(\u0010\u0003b\u001ec#c7\rR\u0010\u0006'\u0013\u0010|\njYW\u001ag\u0007@a$Wyv[4\u0010%~\u0013w턃ڪ\u0011{Q|!?\"`\t/`\u000fW\u001bF\u0003Ok\u0019,abJ\u001d9\u0005c%̚\u0016\u000f\u001fx*-2\u0017\u0016jD҈$α:n\u0015\u0016Dr\u001b)\u0012^rvOLłׂry\u001d{\u0007Y\u000bJ\b;\u0000\"\u0005{%lk^Obs@I\u0005qKւKE<;\u001dNTYJ\u0000\n$H!l&7əAe}\u0005x\u0012\u001ek\rm^\u001a\u0013ⰛB\u0015k\u0005or܂(\\\u0016D\u000f]{gkml+\u000fx\fޕ\u0005\u001d\u001c\u0005u I}\u0005&\u00028\ndD\t؋fޯ$\nI\u001e(\u0014\thh\u0005/Is.ZhLT0yXV#um\u0014TF=Im\u0004jI\n\u000e\u0007HO`̈%QI\u0012|#\u0016^\tgw\u001a\u001dp]\u0019b\u0004\u000bGjI\fuR]pVF#\th#\u0019Y\u0007v Q\u0013]\u001dd\u0019{WE\u0013PDpd2\u0005V8\u0012M7\u0016퓽\u0005#`\u0016j\u001e*PRlm1\u0002j\t\f{3@b|Bĉ\u001d:b\u0007l)\u001fR5t\rp\\Tg\u001218\u001ch*\u0001Rmg\u0007\u0000/?l7`6,JG6Q\u0000>/\u0000SzI\u0005U\u001c@)\u000f3JUt\u0003]\u001b~Ǽ엄\u000b?;E.7Sm\u0019?\u0013?Wp\"/N-\\\u0012\u0015Ѡ|6\u0013\u001f}D~%8uM|f\u000bllnvr[6\u0013YQ\rog)x:Q<\u000f`sJ\u0005v \u001e.wc\u0018rW-\u0011_@6\u000fK?3N*s\u0003M+o\u001d\u000b<޲g\u0002R\n$W$\u000eA\u0002w\u0003t3uHx;Jg5z~hoMcHC#o:aM^~u/h^Qs6iLq\u0014\u001aUapg&ݞdcO\u001diq<(֡¸\u0019n7Sv;\u0018#^omګ\r7.%kvrf7\u000fkR\u0011YA(I)7DZ[kَ\u0002űf\u0017*?l\"\u0003H)*M躲\u0017•qu\f\u0010fdg./a\u0017‹M\"^\b\u0007\u001a\f̈́\u0015YpN\"\u0007pp1D\b!d\u00113խ\u0010!\u0002޴yΧT\u0004\u0002#\u0011\n\n\"\u000fA/|͕2\t\u0006à Ce>46g.E87`)BP\bO!\u0003o\b7of\\Q\u0011hG`\bqfuBP-C\fǁ:\f,\u000fq\u001fS6CW}^g\u0002\u0013-\u001f\r)6IX\u00147LPNږhA\r3$(7\u0001֭D!\t[G$\u0003T\"+@=K4aj$%z󼴸D1l]`W\u000b]%oPY\u0005lD[\u000f^`Bg\\'X\u001a,\u0010\u001ft\u001b\\\u0006b~=\u0010w)ف\u0016p\u0004\u0007e \r\u001f_\u001d~PS\\_3<\u0010B^\\\fDK'\b@4\u0011\u001aH\u0000`\b\u0014\u001bwe|Ri;ʻCq6Uޓ\u0013hM\u0014v\u0001qދ5<4{\u0002\rw\u00111n։\u000eXQ_Vx#\u0002޿Q\u0015\u0015U\u0000m\u001a>\u0002Ղ9ΦYD\u000b,N\u0015ٍ\u0003R\u0019'8\u0018D?lA<\u000e\u0015l\u0012\n\u000fd}\u0014\u0011`g\u001bW46lߖ\u0010g{cd[Y\u0005&\u0013\u0017^.?\u0019(\\8\u000b\u001fhz\\\u0005?Mw\u0005*\u0002t$\"ڢ6Vcy1>\u001b7\u0019fl\u0001'T\t>NN]VL䉴u\u000b\u0016L%j9`4\u0003\u0017iS?\u0019ֲ6v\u0011ٶw\u0006`\nM&kYD'Ma*>L$\u0019 >Vr\u001cn\u0000p\u001c\u0011z.Z\"\u001b[($\u0000E)\u0000Y\u000eDl3\u0005\u0013Z]:SKXT\u000bH$KẌ́(UD zl\u000ei[BV\u00108\taV\u0007\"‚zWk\u001a\u0004C0!\u0002\u0003\u0011\u0004p߂C\u000e0th\u0019SUCBDgi\u0000|x\u0014r,n3d'@щ}\u0010H9opX\u001cvN\u001c\u0016Ҧq\bٚ^Iq)\u0010q~bPYN\u0016MbAQ\u0014e(C GfNc\u001a)s\u0017{)m\u0001\u001aezG/x1Sf}\u0010\u0016\u0003\f>\u0003#\u0002\u0007Ib\u0002R\u0004J64*\u0005s^K?\u000b-!_\u001b,s;|r$\u0000$eQpU@3~^7dI\u0011\u001e9T\u0002\u0001\u0010FΩkG\u00134xn~po#U9~\u001b4$.H:%\u0002ZH|;'\u0018AQ#Tr(h\u0016|Qmĩe>(W(ް\t=t71\u00119I%\nNC)nP\u0019קT7Ӕ\u001a\u0007ַݡGJ52H\\̙L,^f]@e[Lu\u0000uۯ_AR!(m\u0002\u0013\u00188\u0005u\u0002fLJ_y8\"^\u0018.\u0012xA)̘K\u001c`.JSZlM\u001a@\u0014Sk\u0002K\u0005vifizE\\(yK!4:b'ҖAPQ2\u001eFIF`qE\u0010NeD0\n7\u000e>&>- d\u0018\u0002n\u000e\u0013b/\f>\fu0r 3\u001b<(C\u0016`ʉ\u001d\u000f}5*^\\PJ'bA\rQML]آ\f#.g\f\fB)\u001dԗ\u001f\u0007^G\u0012ⱂ9DmVe@ʋ\nk(EWuE(AV1''18&w\u0001D\u001fG$\u0011[4\u0017Jp!zB\u0010\u001f\u001e\u001bs;~L*= \u0002E^4aH('|ȦņzH-\u0002^Uvn\u001a\u0016W'))JBӺ\u0016;C\u0010=L2u$\"nM~7)@@9w<\u0019D^ǓvE\u0004\u001d\u0016\u001daC3^ԙ($\u0006US5\u00194\\R\u0010\u001d\u0004RhRJU7b\u0001[@\u0000{⻖zcU7-6N~$9\u0013ٿu%GJ1`\u0001h\u0014Eѭsҽxv5\u000f{zK;\u0018\u0017D>[\u001a\u001e-ɋ\u0015E\u0013\u0003j}KZ\brα\u001cpbF&vA:.e\u0003J}qȡ34\u0012o-\u001e\u0002\u0005\u001ec\u0002s-;uB-#(N\u0005}-\u0002>D\u0015S+>4\u0015Iq\u001d3(q\u0003\u0019+eջZ\u001ek\u00133\u0012w?[\\\u0003ORϼA%e\u000eZ$P+XY\u001a~\u000btw,~4fǚ,ٛ޼~\u001e+\u0010,_x7GFJX\u0014++y|0si\u000efNwQ\n_\u0003Ǚ[1{&.Nhmr\u001ft\u0006zFK.r_\b;=W\bqQFX\t\u0019Η\u0001 fT\u0014I\u0007\u0018XZP\\\u001es\f\nai}DW\u001akfg?FY\u0016~.(\u001a\u000fp׋}J\u00104\u0001&{J\u0013\u0007ٔ+MJP\t/\u0019s靳2\u001fZ!xJ:y(B2L~s\u0016'\u000b'`&5|RrsS\"$4\u0012q^M\u0014l^1CQo6\u000bkoH)j3l\u0017Qm)ņFL|3'EÙ\u0018G,\u001c\u0014An֬uԌ]Tjf\u000e{z\u001033\u001c\u0003\u0015fUW҄F{{\u001cO\u0000l\u0011xf\u001eBDDAm\t3˰&z\u0000N\u0011qҐS\n4\u000f3Np\u001f9\u001aa\u0017§iĠ7jBݩOŤ^2˯hn\u000e8\u0013|ب~\u0015M\u0015_E͝&\u0013\u001b\u0016$)8ӗ\u0002\u0013VcÙt\u001e0\u0001<[gDtXw.;rY\t\u001e\u0001V4ZJH*\u0007t\u0011]gvր \u0001w0UQgZY'EM\u0018s,\u0003v+E\u0014`63Gٚß2\u0018ȅ\u0003G\u001eif{\t${6tK5\f{~T0$|L\u0015RX͙nNX~]\u0010k@4|k\f3k]\u001d66\u001d\u0019ά\u0016l\u000f+W\u0005O\u0011'rQlѱq\u0010$a\u0015;6<~L\u0018s\u0019QhؙzKך5\u0016fTf\u0018-P3WO\u0003\u001d9\u001a5[ke\b\u0016utf\r\u000ei\u0004?ouˣ\u001bxn+X4\u0017`t|UƖr\u0015 7\"*rY]>RM\u0005\u0019\u0011K\u001fS\u001a8i\u0005}|\nz,}QRkBZJMcR\u0005,|1#KVrG$GA1\u001c&}O0:\u0011\u000f8b\u0005~\u0003\u001b6Gy??\u0001j0\u0005Gp%`\u0001נ\u001d-1gt\":\u001f\u0003b\u000b\b\u000fy?Réf\u0010N?pexp.J~‰yiw4\u0014ίQՉ\u0013M`B\u001c6Z?\u000ecA\u0007\u0016@\u001bgaeƹ\u0012Nv*\u001b'd5q\u000fqʆ]6\u0011ZՄVn8Qj\u0004/qꤱd8Lqj۬\u001c2EyO8\r8㺤R8\"*4\u001df\ttF3YHZ8G\u0017\u0000&!q:6\u0015\"<\u0019\u0019PKEblo%P'\u00139[uب8\u0017^Zt%a\u001dZhK~ͣ\u000fO\u0016m\u00032oY\u0006TmwUtx7laǹl)\u0013-垷6#\u0001zV[\rff)f;h%-\u001bXuh;\ne\fmfa#XCjy\u000em7t\r籆6.fϫ\fm%m\u001b\b\u0015\fm`h\u0003Rz\u0019\"\u001ej[aҠ6\u0013\u0003Q@6\u0019\u0012;F\u0005\n=s9jA7\u0018\f\\\u0011rjW\u0011-|֕\f=dN}i_eF^7\u0014C;>*,gyn\u0003\u0006\t\u0006\u0005S\u0012n\u0006\u0005r\u0019?{z$\u00061߁m-R\rh\u0019'7'\u0001g6&FM\u001d\u0010Q!\u0013(\u0004\u0002\u0012'\u0007sLnDv\u0012tL(7G\u0005H\u001dtzΛٰz\u0004h~z#h$\u0013\u0001\\ɥ\\֌&D9pM\u001b\rq_Vpjd\u0010!eV\u00178\u0010|?̑\u0013h\u001fwpl\u0007Ug.NZ*\u001cx\u00101.\u0001:0\u0000\u000e-$a<\u0016\u001b7nķ\u00129Us'\"%za\u0015:}PaM˺Wht\u0016\bc1xD\n\"ԭpL\t0u8|86P\"<\u0018གྷ`E\u0019(d\u001b\u0013\t̔-{!\u001aӄg\\+,\u0002 }\u0011\fS%~8cҁ^ML*|\u0011}uDSO78m.…\u0000\u0010#J\u0002\\e\u000e%gW*؋6g\u0011\u0018Fz\u001b¬/u\u001c2Ő>!-ՂQQ@V'\u0017\u0004\u0003\u000e[ؾVkYߍ|R:\u0019:\u0013L\u001f̹x\u0017oVPX5R=%H#0龧n.7R\u0001o\u0014hK\u0016@͜~,wQ\u0005b\u0012t\nK\\5$tw(5Ù\u001c8\u001c\u0007\u0001VJ\u0001Ѓь\u0019rHa25\fѸZ\u0000ƅFԒ'\tF6O9ZiR/.zxV\u0005U\u001e\f\u00144\u000b8> oB\u001f\u0007t\u000e~%MuyyyO\u0018s\u000e\u0007!![Fyカs9\u0012\u0006#^\u0002/5HiwՋ`16\u0014D\u0005\u0005s\tH\u0002 \u0014Ip\u0015w}ъR91\u000fONI\tp\u0004\u0015u`8_\u0002l5-\u001c\"讥tQ\fCv\u0001\"yP\u0001\u000bo\u0005_r_Po]y]][)c[pͯ\u0011aO{v6\u000bu&}/Jn8[Wrni\fkv#`R>K38^$[m#\tWørx\u001d\u0004䳗b\\]18ՉOh\u001c;`5O\u0011g\u0012X6bLH}n\u0014wˆ]\u0001\u0014J\u0004=ʾ;3$H\u0007y(#w\u0018[E \u001av2Y\u000b#`r\t76H\t\u0015m\"5.I*kCEg3&z\u0000@C\u0005_\tP$\flՔE\u0005eE\u000f]B\u0012I`.!\u0010\n\u001c,#Ua\u000eTOS@Ȇ؞[[\u000eAW4M\u00110l\f[\u0011|\u001fp\u001fz_2έ}{F)IcΐFG5\u0017\u0011\u0014\u00165\rZ\u001fױJ0M\u0013c5_\u0005|\u0013R\u0014\u0001bw\u0004@pw\tI\u0019N\u0004ߗ\u000e\u0015+\u0005ЧOྤ(\u001aP%XЀ[\u000ba0s(#eC#\u0000G\u0011?,%]{4P\u0001|2>B\u0011\bBqM+\u0006|M?\t\rV\nzLZ%\u0011*q~ZGd<$}FQf\u0005OϏ|p3Px~\u0006\u001chnV'U\u0010[Ug\u0019yH`R\n?mG\u001c0p2_C.\u0001C\u0000`\u001cN~GTF\u001f߬7HĶȕ\u0019]S\u0011K/1OAɆeR\u0013ffebv-/uM&\u0016#/\u000b\u0017䧈H/=r\u0016\t\u000f1ˀ&b:UAĵ.\u0000璮\b\u001b$z\u000eR+W3\u0010ZѵbHjᵗ|\u0002!\u0017+%\u001aA\u000e9\u001e7N|ƴ\u001drH\u0007iQO)i6J>\u0013@Շ7\u001ba\u001dmSF [fI\u0011\u001a\u000fnΆ_\n\n;C\u0002?!XGH:%Y\u0019\u00058\u0016\u0000\u0012iD;\u00003)\u00007,\u0015@[\u0006\u0004Nd˚ܓ\u001d8[l\u0000]8,䀫툫#\u0002\t8f֎XR\u001c2g\u0006jR\t,F\u00069\b\u0019q\u0018T،Al?9Y=8I\u0007F6k7\u000e\\'6L8󑔂&Wi\u0019\u0018RET̉ugc,:ORۚ\t#\fs\\\t֍)K\u00193-C\u001ebBů\t,װ&B\u001bd?l\u0012~g׀?\"Oц\fg\u0013\u0007aG\u0005ml\t:T\u0013x\u0011;ԋ\u000bon-8eRnA\u00173Y8r\u001970=1BWrp\"\u000bÆvX\t\u001a?/`VG\u0000ELHA`UA\u0018\u0005lzqz=~`.g\u000e{~\u000e8|\u001d\u0004^@Nc\u0006K.N{\u001cڧ}\u0001JRT5+HgD]&)Ef\f1r-\u0010G*BN4רa\u0003\u001f\u0004lUŬCAC\u0005bi-THK:w,Hɫp\u0000\u0005ee\u0003\u0012\n\u0015\u0003kPjLY\u0004j E~'s\u0016\u00063ߧz$%x8{`\u0014D}i l\u0002d<Ђ\u0002%@,;,R,v4!*\u0004\t`K\u001f~8?ʸCv\u0013hi\u0004.oG\u000fs-\"hO)k1\u0000\u0002>Ap#\u0006)%\u0016L=\u0018b\u001d$p}\u0018\u001ag(\u0007n\u0019\u0005\u0012\tH.\u000b\n^\r\u0017s\u001a;*A\u000ev@\u0007&d4g\u0002+g.\u00058bɛ~\u0015IRTq\u00059wR?D\u0004\u001e\u0012\u000f\tzehOC*ɽbj@x\u0000\u000eB\t|\u0005cA[\u0014}WV4\u0003\u0001̉e\u001aP\u0019`Bq7lZ1U_X[S_-qDI}hsɎ\u0004cS\u0019}:E\u000b}D,@0^n|\u00178\u000bq2CK\u0013-b?\u001d25ioY(z\u0005sPu\r\u0000;s<& `6婢\u001fJ5Y\u0004)w*&UTl`\u0011\u001az.Ջ2>\bBұYAGC@>\u00115\u001aw`pB0HWNהEi\u001bWӔٯ \u000e@թashy4PT\n\u0006[վ:\u0001\u0005],3\u0001\u0007~Ud\u001dc(}B\t\u000bT;Qt\fʛ{)\\qx%((>.\u0007C;z2\u000f\u0011:etƂF,J)IU\nWcp\u0016ch\u0006~Mм\u0011\u0013B|v\u0002M\u000fi]1\u000ep\t~I\u0001\n/\n\u0003\u0007W\u000f\bh7;C\u000fΟe\u0000/te\u0005\u001dL@\bN\u0011d7;JH\"'K|g![nq,N\u0017 @sNP\r@@sq\u0012!z\u0013S/_~&p\u0012-}\t\u000f1p\u0016\u0011\u000bL.bK5}BA?,A\u000b/8@NwL7m!c5Ao\ny\u0004\u0013\u0013oG?\u0015%\u001a\u000e\u0016\u001b27%΋'`--E$\tl^s\u0007j8\n\u0007>b w??PuaZSܢ^q\u0014ere\u0002\rtz\u001d\t\u00152\u0016w%n Q{vá\u000en<4\u000eM|B\u0013\u001f/\t|K\u0000@/9nL\\\u0000\u0005\u001dj\f\u000e`S\u0014\u0018JfU\u0012BW\u0018ndP+\u0017Uɇ\f\n\u0016y)=NL$T\"\u0002\"\u0012A\u0013\tO^r\u00193[s0\u0018fb\to\u0000\u0010)\u000f[j˴J\u0015rUeR9hX;J\u0014ȣ5%i\u001fqV^z<,\u0012s֯\u0019\u0001W鎙tQ8&'C\u0000g\u001e5gj%jDJ\\T?:@{S0kǣz੄7U\u0006**ʁI'\bY?H7WnTYJz%C\u0011gt5f%E\u0018\u000e\u001bLbY<\u001c!<3*ޔeе,/as1*\u0015&(wNW3se;0y0\u0014͚B@\f\u0000\u0015\u001f~H|'^(\u0007\u001dEWJKπ\"Jk\u0014\f\u000f:mڒ_e}e\u0007HVS\u0006\u001f׈Ě;\u0013\u0018T{a\u001c@\"J?z\fR2 AsG6\u0015T75F\u0015Ñj\rݠub}\t]ZxPmUVLk|\u0015@\u0019bff;\u0016!X`䔃d@Hf2\u0006\u0014TlZ!?\u00169\u001dK+LDd\\\u000f\u0006\u001e\u000e귅\u0017AlZ{S\u0000.\"͝^lUHp!ଐ\u0019\u0000#\u0000BuJa\u001b/ࠡvJ\b0EO୪0=b,a#F/^\u000e\u001eVU&81Nh7\bx4h7\u0011Û0L'xb\u0017\f@,p \"6ԾY\u001bJ\u0018/-v!/\u0006Fkɺ T\u0016Ӓ.h18;P\u0006\t9d\u0006h~-\u0010\u0015\b\u0012hAD\"S\u001eybQ6;h\u0012*TIF7ݫaU\u0006P \u0012(!\u0011lš,\u001d.b?DmDv&\u0012\\aؿ 8Y+xyG\u0017q\u001e\u0000\u0010\u000b4H\\r\u000b7#;+Y\u001e[u6k\u0013\u0011>#P(AغR-Yܗؓ`N젿\rH6/3\u0014g9pL?0\u0013g\b\u001eO\u0006lc\"\u0006&8\u0003Gh*\u0002k0[=}>ft\u0001`\u0013h\u000e\"K\u0014A\u0016@\t\\x\u0010\u0013l!~\u0013B‰/ޅ\"-dהN>\u00171@0sV[P\u001f\rq\u001c@I#\b\u000e5k\r\u000e[\u0004]pL^:G#2\u0006\rHej.Ë\u0005g\u001a\u0003&w[\\\u001e؃od\u001bq\u001c~\u0011\"\\\u001c\u0001ɀ\u0003\u001fGq\u0003\u001c\r\u001cJ\n\u0007\u001bg\\\u001cAi\u001cU\r\tGԌ.\u0001: L0%{9Z LV\n\u0004ݫ6\u001b\u0013zIbETHs&o\u0006\u000b6&Ym&[7_W3n?V;.X\u0013(DgY\u001c2'k\bW\u0007Ç\u0017;X\n'],MX,eTQRNB\t\u0011\u0010d5\u0012\u001eJ^\u0005)iXֿLRZ'TGAijFL)颚y{p>Gc=c%6\u0007\u0001Q@vh\u0006\u001ft\u0019=~̆h࡯O\u0012揆1ebU\u0005>jM \u0006֗V!Cu?dCuc\u0002\u0004JL`\u0005\u0002y8l\u0013cn\u0011\u0001,T( >PL\\޹\u0002C밀PBMY\u001d4K\u001ap'-:\u0015h@x+-i*z4bO;\u0001qϣN/\u0012\u001bO*nX\u0005\u001cX69\u001bq`#yd\bz\u001d% hm4\u0010\u0017癯\u0003!:2E\u0012b4*u\u001aRV\u0004HoJ\u0004x\r\u000em]\u001a/cYg@t:\u001dϸ&o(w L=٢+8\u00176c\u0013b s6̰uT@DǷ85:\u0013s=~_i[{\u0004\u001eU˙ƣYa$X,,]!\u000eK\u0000=x\n=,-Fg4J?M\rDfo1K\u000e\ncf1\u0004MEL'*8'F@\u0007(P\nu9q:\u000fk\u000e@H\u001b%\u0003w dW1`t\u0018X;4\u0006\u0003MDz\f~\u0001h\f\u0006\u001e\u001a\u0006@ȃ\u00066N\u0006x\u0001@x,\u0005\u0012}<[\u001df\u001d06^i\u0003Ǭ\ttG+c񐸲yFFKJ Gp\r\u0016+(\u0002OqX\u0003,\u0004ҟVMd\u0017#֯(Qt:Z\u0015nӜxO\u0006t\u0003VBPu*\u0018\u0012UK#+Xc\n}*iQwH\u0005\u0002T|>\u0015JB\u000e8\u001a\u0005_؆Lb4Ka#wQVr+%WrJZ-KBٛ^,!\f8\u001d\u0012'\f(~.w\u0014\u0011T);=o3\u0003\r\t\u000b\t\u0001\u0015B2PA@p+ \u0000\u0003C|\u001f\u0003H|\u001e\\fr\u0016tO&*3\u0007E,\u000ed/;\u001fš_ CbHΗ\u0018𐌞{0\u0018)6~f\u0018\u0017'Qec\u000f2D\u0016pZ!;\u0019.\u0003!d\u0005Y\bd\u001a\u001b\u0005ɴT.7}\u0007^FT\u0013\u0002|\u0002ɣ8 f\u001eqN'\u0007k\u0004\u0002#C^\u00042\u0007\u0018L\u00025\u0000=y|#\u00036\u001e0BЖ\u001fSoG\u0016Ϗ9(\r6w\u001e\t#3L\u001fNjVɊ\u001d@+=0\u001btY\u0004&\u0003:1d\u0018CD1d\u0014<\u001e$9[Bk\u0005DЛS0,Y$\u0016\u0004\u0002Ȅ'Y=ē\u0004U-U@مVC\fX֘b$$]qO\u000e^tXv\u0014\u0012N6ԮA\u0013d)i|\u0014ݔ;\b7\"o\u0010тXI\u00184r\u0005;JJn\"\u0012~>*Mb̀\u000bEˣK\u00178-dhѭiQ4LJGb;c)TJ\u0012΁@\u000bx?#\u0015%\u001f;\u0018\u0000\u0002\n90V\u0011Z)\u0000k\u0012\u0003,?>m\u0013\u0005\u0004C\u0003\u0006L8\u0016v #a$p\u0000f\u001d5p\u0005ͧP0]Iݪz! mY~5i\u0006\f3T4V\u0005@͓)j\u000b\u0018>\u0010\u0015?+u'1a\u0017\"(xvi>\t7V\u001317[\u0003=7bo%&٘E\u0014Օ\u0015\u0001qt\u0010\u0011\u0014J\t /}\u001fB\u0006i)d\u0016\u001cBeyhL\u000f\u001a\u000fâmg.'5&\u0018G\u00011\\we(h\u0014Hg\"=,=\u0004Z\u000bBn\u0015~3\u001a;[q\u0016 D\u000bг\u0010uY(\u0011&\u0012Q,\u001f-y?%/@J_\u0003b\u0015=\u0001O&\f\bu-GiK]_\f@\u001e!x_;\u001c\u0004bv)\u001c[\u00027hf4Ć?\rP\u0018M\tu l\u0004,(PXP\u0015\u0002\u001eA'o6nO\u001d\u001b\u001b\u0011o՟N~\u0011\u001d}\u0017e\u0011o<_\u0001|\u000f>I\fDI\u0005{Հ`@\u001d{7W=^b\r?. w5oJK\u000f=-t\n\u0018k\f\u000b\fbC\u0019\u0018g{?tHKRV Ss4\u001eW\u0006KqZ\n\\\u0012x\u001b\u0016t\u001aVL\u0006\u0015\u001epG\u000efQg\u0018>N\u001f\u0007\u0013\\\u0001B\u0005F@\u0006\f˕CbjN@\n·\u0004\u00107.\u0014WX֔+H\u0015Q\u001ctM\u00112=>\tF:WHVni\n\u001b./\u001890Ԕ\u0010a`$܁I\u001a2'\nCf\u0000\u0001[>\"\r3=b3|;y@\u000b`\u0019*z\u0019'ʠ\u001f\u0007N\tx2\u001bMotd*fi֨\u0002(a\u001f\u0006\u0003b\"\u0013L+\u001ej\b\u001eK\u00176Q=X6\u0002}8HSB!7j$Vy\u001d:*H\u0011{0\u0018٘\\\u0001\u0011$@\u0001RJP\u001d\u001bՌ\u0014k2I\t+ٵ~mmnCB~\"xu#i\u000el偷`\nr+pQNԙ)a\u001bUR\u000fn*kZ|8@#o?yd[ф\u000ev\u0004WcwB\u001b\u0006\u001b\u0007\u001eWSGޏ\u0002Aѿ H?\u000b\\>\u001d?7F>ZV\u001fgr\u0005ÍCm\u0010\u0007$mu6\u0018@a\u0016\u0006SN),غ\u000eM{n)#~c]oemk\u0005\u0005/a\u000e92\t-/eB@xu\\rH-2\u00025V'm!p*nlJ.\u0017jw;&0S*\u001e6?$\u0012\u0012ݯkK\\(\u0019\u0015)ju\b\u001aE\u0011$Dl=.|\u0011z끘$j|\u00007Q\rvսH[M\u0014\u0019\u001dSIw٥!C꥿\u001a8\u0010\t\u0001\\\u0002\u000f=qN\u0013\u001a\u0003 \u001aޏt<.;(\u0015ˡ=1EǠ\u000f~\u001djUϬ\u001e{NtZ8[i_94[wg\u0004\u0017:h\u001cE\u0001y>ݺ\u001a`?V\bsE}~2\rd\u001e4h7\u0007\u0011iO\"\u0012\u0004QS\u000b.6Ǵ\u0011e5ؿ6duYṚ\u0017\u001f69Im\u0001tG\u0010\f\u0006c4\u0018\\J3@'H\u00072[oh\u0003\u0006?w\u0018\u001f\u000b'\u0003h@b\u001d⮨;4\u001cjvR\u0001T+\u0001\u001bE\u001d\u0017:mEX\u0016\u0010\u00040\"qΖi#\n\u0013\u0005Gl\u0011\u0017fzx_\u0005\b~Pن\u0013\f\u0004\u000eD\b \u0000yA\u001a\u0005cdՌYp2,b\u0004!\u000e\t\b\bB\u0015[\u001a\u0011T\u001do$\u0018)qC'=hb2m;6&\bN⠯\"\u0014RC!ZT&5|bq.aHP\u0010\u001cR5LRF.\u0011%GeTwfjiƕ*)\u00068\u001d\rq\u0010j̼DeQp\u001d\u00176{\u000eT:!Q\u0003\u00159J\u0005Y\u001cb\u000b\u0000\u0006P\u0002\u0014l\u0001\r@\u0004\u001bH\u0003#P\u0002N0\f0(A\u0006\u0012@\u0004\u001a$ 0\u0000\u0002\u0017\u0004\u001bXpA\u0006!؀\u0006N\u0001\u0007\u0014\u0001\tVP\u000bF\u0006'\u0004\u0019 \t|\u0003\u001ad\u0000)\u0015l0\u0001\u0012lP\u000f\u0003\u001a`\fBA\u0005DB}*ؠ\u0004\f\u0004(8\u0005\u001ap\u0001\t(\tPp1\"t\u0004\u001b`\u0001\u0017@\u000bNЁ\f `\u0010l`\u0005'\u0018\u0003\fp0\u0019<\u0002\u0013d\u0001\t6\u0002\u0011hTDf\u001e\u0015lj\u001db\u0016R\u0003˅A\t\u0005Ucj\u0017\u0019ǽ\u0005\u00164\u0010`\\\u0005'\t\u000bb\u0018`',su1ٱy|\u000f&/N\u0019xb8\u0014IDd*\u0013B'\tU\"sZ\u0015CT\u0016\u0011\u0014&bDy\u00144j\u0018$+\u0014ǰS5~\u0003\u0013m\b\rߙ\u001b\u000f\f\u0016\u001aD\t'*F\ty\u00054\u0011Jb[6!ET\n%n\u0001\u000ef&ܥ6tU\u0015\u0001\u001f\u001bU0C%T\u0015\u0003\u000bFH\u0001\u000e\u001eRT,*PF\u001e\u0016\rYe:\"p&\u0017Y\t\u0016(H *sj,HΖp,%5_yAV%_:Ga,5ZGhڼD~Ro\u000b\u0012j4AU\u0007wU\u0015`\r\u0011*\u0011+H#\u0015\u0013Y`g\u000fRPhY%tL1W\u0017N9\u000e8g\u000f3c\u0004\u0014\u0010ʼn#B7U(amL)8iT[iㇸ\tᙼp\u001a\u0014E/cL?\u0011ɢ,aWS\n&dvh\\ׇ\u0017\u0006XSOPܕTZ\t#\u0007_\u0011\f<ֽ\b\u0005opj߯.Q%(\u0007ez!E>}\u001cd]䐢&2/\u0011\u00187\u00171'\u0001V\u0018=F\u001e\t3V\u001fU\u0011H\u0013:G\u0014#PCa)\n\\,\u0014-zK\u001e%VY!?X&:\u0017KݹKeJxKleERN/ǰBU(/\u0002\u0019c\n*N\u001b#(\u0012HTG\u0014\u0011wVT/7LHѹX\u0013hF:)J`òs%q\u0016CHobu^NU3\u001bG\u001aO^\u001a\u0016M,j;5kv$X,i̳ʳf|\u001c>)-H\tj-S\u00116Qo'Ghxܤ\u0010\"D\u001b\u00141c12\u000b\u0010\u0011\u000fɸI0fBszVw82T2\"8O/~0~\u00152I *JpӪLZi\u000e\u001ae߱9XN\u000fY|AZėA:,ʔ9th\u00019\u000f4>Ґ )\u0014\u0010\u0007%No2[\u0015܃l+:H\u0001\u00040~H|D܎ßϊetb\u00037e\u001eD\u0012ͩ@n'$\u0005Z\u00151\"\"\u001c8H|R)DT\u001aL'&C&I^GP9(ٜ%#ڐV\rV\u001c5\u001c\b?\u0013\u00153;Q\u0014SrǞ MK\u001e\u00143%##\u0005CH\u0004W4\"z542r\\Zfkxr ac1$+l\u001f{8r;T\u0012G^$\u0012uf^\n{^]\u0005ո:\u000e\u00153.OLѧمkėɹB`53\u001b\u0014B1\u001cKt#`cć워\u001eLU\u0012\u001aP\u0011IP\u00145T~DC$hB\u001c*k\"M(CSXMv\u0010u$XK\u0004J{%jF\u001e\u00189ܭ#ޖJ\\\u0012J/sW&Xs\u0018HtU3#Tdx5-{ڙEZX֖o/dSF-Ko\u0017K\u001fzJ3Uu]o!rN=\u0012*\u0019\u001du%1O2=\u00141UhX\"\tuhBB\u001b\u001bi+TdhuH`nb,ㄟl\u0019\u001a/\ny?I4aPCtHjM\u0006\u00115q\u0010yfJH\u0011\r*:zu\t^UHFHgÉڞ\u0015J]%\u000fdTr}ĆFGNnAS\u0010i\u0006HQ\u0010C25-rG;\u0016yT}\u001b$y\u000e\u001d\b\u001b\u0007E\u000b%nue}޳?u8iB8\b\u0019N[JN\b\u000eyTi0\u001ftAB\u000f\u001eGp\u001d4b\fS\u001d\bp:kXoS䠂bjS#K\u0011k9FRATِ+,HM8hC\u0010I\u000e\u0018[\u0002\u0016]b\r\u0015\u0003J¼ژ\u0017U߅r*+%|ȦM\u001d\u001e\u0003)\n#c\u001eT]\u0006\nix\u0011k2MUvŤ:2uf^fEL2=Ԃ\u0007zGBV iA\u0007\\PᐆceOB`u`J\u0004\u0001+vb$u\"d\u00111ULTOE5s^E.\u001eUT2U4DT\u0014IP,R)7fDU\"\u0015$p\u0010\u0005G\u0005UѸC\u0007U\u0014Q(T,\u0019.)Wf\f}$Omd&jOx_MP;r\u00122[rUHv/3#vQ5$EVg^QTͫ\u0015!;^;:\u000f\tGؔk$nNybQWwQT9zB2.\tKIG\u0013L3SB\u001f'\"EޣL\u001d{\fՂ#CP_>\t\fXHCH*5\u001d\u000eJuA2kFbGM:\u001bIgۗIg;+Ԗ\u001be7\u0011\\\b:DѭL\u0010|xb{\u000e9d\u0010~!Ғ$Jܩ9[\u001bx񚣯fs\b}3\u0011zH5Mg52\u0018BXD\fmjS1#3xd851ZUh8\u0013E9\u00133'4Q{Z2q\fO+3\\\n\n\n=c\u0019$#QcPj\"$2H&\u0010\u000fdQϥ<\u0007ہ\u0019՝ִ\u000eUjBtVES$\u001dWIN\u00043\u0015Ƶ\u0007\u0017qm\\u\u0004FSǤ 4=0DՄDH\u001a\u0019JCzi>30sP\u00134TDPk\u0012d4[yN6ōR\\QY\u0018:Mcc\u0016\n}B\u001b!\u0011\u0015/\u0012\u0003xzT\u000e,P-U?,{׫\u001cT_ \u0000\u0000@\b2*2A5a\u0003\u0013\u000175whrF}u\"7@bAYUs@N8\u0014C\u0011}ϐ1Bd_dP,\u0018;ጔ\u000bIqV8&%RkZ\"S\u001c,D*32t\u0017G#%\u0017́Pb\"ןȊ\u0012\u001a\u001b\u0012\u00154[H}Z\u001a*<\u0010'6HO#svh\u001c\u0019\"XCȞ64‡Td5I\"TGHڏ#C\u001e)!,aCQU*\rӰD\u0013^2Pu.gRؒ\u0018?4\u0013샢ڂ83\u001f\u000f\u001a>xr\" U+X\u0014\u0018*\u0018U\u001dq0H\u00141%\u0016H0MZH8\u001c2[\u001c2Bn(2WD[D)JصR=)kjQ]5SᗥQL,B&j򸗺<\u0013UT\u0013ȥԸ\u0013\u0015T\u000e+VDY=S\"J!<[%\u0015%\u001a˅Eê,x$ZĥĮ*K]/Q\u0017ijL\u000eF[O\u001dB#rFTE\"zt\u001a\u0019z~P!\u000e*V\u000e!99`Ki}%TL$|r\u001eⅴ˚K\u0015>ӘdwGD6y\u0010\u0011M5Bi^1](@Ҩh\u001c\u001a1!6퓙(\"r(./a\u001bmnbF.^Qr0^RkEe\u0016q? q\u0013r\u0010oKA*x\u0015ц\u0007.)يT\\!o8Ey\u0017R<ă&\f\u000f\f҃\u0007Q\u001c|\u001fY\u0015\u001bA\u0014\u0001E\u0010CQd(ORS\u001dpTz\u0004|%5\u001c*\f-#Eqk\u000er,Bс9x́pYz\u001eP\u001c-&\u000ex\"\u0016E~P)4RG&T&\u0010\u001dL'\t^Ƚ\u0007Җ9U\u001frQE u\u001e(AW\"PRa\f/[逊\u000el7\u0007@\u001f\u0007\u001eSCop\u0004\u0004Q&)'`\u001bV6\u001eԂ<\u0006\u0017\u0019f(uŋ/\u001aA=x\fYtHŃS#aպ0nZD!=8̓+!\t)w\u0011-}\"IԤ;بr]ѹM/'YP6і\u001e\u000bʈE\u0002ALQ+\u0007Kjf\u0018sc1\u0013_^\u001dpe\u0015}b\u0010sMl'z_J\u0011it\u0018\u001eLzH\u000e7C:\u0019ik)=ӹA.\u0012fی8O9aF\u0010\u001f~h[a\u0015\u001a VnR\u001ao&.hhzo\u001fq`(H\"C.BF4REfDD.CJM]ʌɩ\fţX\u0014Řb8qog>\u00152IEzunCgV\u001a/H!T\u000b2t\u0010/9~Iq\u0017\"Ibbvh'N|\u00129t\u0016_3\u001aǐޒH)I1\\ÝLB+\u001cM4\u001ebl\bk\bwpwp?hx7_8G\n%|oi͔li\u001c9I\u0011qi\u001c?d|%W92yr\"eNM<(\u0013\n\u001eLqA龊U]'\u000bۄJ}\u0013^;=x%Ɔ)\u001ekڋv4m|U[1<\\̶J$\u001a#<8c\fi4&eݽXĝ\"ܘc739UhHf\"\u0015kcvѤܭMI\u0016[=i7xҳ9 R˗;#҂V,]TWR\u0011*k'zj52D|q\u001a1|VU5ZSG|j5m[gI\bNe[Q\u0013U+&\tE3Hͧ2򈕭dN\u001auHj\\&JdRs4+O\u001aI\u0014%WM>%'S\"Ҧ\u001bʌb:e$&FA9BA,b\u0018&OFqr*7B㼕\u0007j,\u001f\b|,Ϲ//i\t?zN\u0013Y'\u001f\u0017\\\u0005u4xꊟG|\u0004O5\u001a\u0012ӛݵB3y\u0019՗Zlum{b#H1n\\\u0015\u0012UxU\u0013\u0011\u001a]GVB\u0012\"X!\r~s\u001d}~\u001b~&-hze6\u0011~5S\u000eIU<1y\u0005oFM&EDV\u001dW\u0013~Q7-6IIO^h\u0013%)\t9[tj΂D\u00146̉{⧆<\\j|i\u0006U/\u001b\u001fΑ\u0000\u0005\u001b\u0001\u001d`\u0004\u001ah \u0002\u001c\u0004Utt\n2nrhM\u0014D!âR\u0007#V\u001d=\u000e\u001e\u001df-D.\u0001Q0t\u000el'F^!\u0015\u001a\u001a{P&i‘fH;aH`.H[1\u0012uV&4RBTdbxȱw\u0004i\u0014\u0003BEk\u0013\u000b8\u001b\u0003\u0011K,\u0012\t7y\u0007B%Q$2Sה^ZM\u000f2r*r>Uw@j6.Ff㫪v%\u0011XWS\u0003`f*k%\u000e\u0011\u0013GUR\u000eͦtu0\u000edhff\u0002\u0000\u0012\u0013\u0012\bPP\u0018\nCb!ld\u0007\u0014\u0007׎8\u001e\u0006@(\f\u000e\u0014\u0014uN*\u0000\u0000\u0000\u0000\u0000\u0000\u0000\u0001\u0000\u0000\u0000S3y\u0013S'I)\by)IH8,|\u0000\u001a@w\u0011?#6@\"5t=j}\u000fya\u0015GZU\u001e\u0003Wkn|=C\u0003TspJ1.\u001c\u0004A\u0004B6Ȏ 85\\~ӆ\bN\u0019))\u001a\u001a΢\u0003%G^|\rZ\rNӄ\tNL;\u0006\u0012 #\u0018T\u00188U\u0006\u0019?\u0018TR\u0010\u00068\u0005\u000685$AJ#Ě<8poBT5j\u0000b{3\rtl\u0016Ly\u001a\u0006\u00012lإpZC~)ED\u0014P1}m\u00149©\u0002Zꆇ:)g! \u0016*q\u0019\u001f)\u001dOh\u0015\u0016\u001f\u0018?eFNC)Z(\u001dT\u0016:\n\u0019j\nv\u0012vဨ@[\u0014\u0016\u0001:IHX-\u0003qjy M28\u0015\u0019.3US\u0006KA\u0016/+0e-WF\nSDE\u001eb^&`;V\u001f%ڦT\u0014\u000eAW3NېL\f?\u001fH\u0002\u001a')T5>qSSb+\u0004N0FQ:7ٱ\u0000Ty(bӆ\u0019Tv'\u001eDEJ\u0016ռZR:c!\u0003l\u0004\u001c6\u0004-蔕byj̸\f:5IB\u0012\u0001\u0001\u0005f:w;v\n[WS\u0014\u00046\fЩG\u0014эǁj\u0015S\u001d[\u0000\u0012 oϴ\u0002z^\u0015/]BsN\u0005\u0011Ʉjp(Kt%.1N1\tr\u0016S5\u001eM\u00078lUg:e2E2\\\u001fWȃ˦SP[d!T\u0013N?\t\u0015TON(E:5\tn_\fV:5K͐Nz\t^Ԟ\u0003\u0012KO\u001cS\u0010@͜\"T0d\u0016;\u0018. Nuu\u0016\u0005\u0001L\u0013K]_Y\u0015CvJ'I`=\u0005_DN\ft/\u000f{S9@#\u0007N\u0014'p4\"v\n\\*X\u0001\u0004'a~nNLSru\u0019CnX\"\u0003Q[v*I\u001c:!N\u001d1\u0003\u0019Q9Ž4Uc;\u0015\nv\u001cn7~\u001fBWv\u0018\u000b5K,\u001eTJ\u0011,S}Z\u001aSSuv\u0011INIָϋLk=\u000fcN=x[a㬑*\n`$x&\u0014n\rmcv}\u0004\tԱ+f)b\u0013f\u0000Nlou1UpiS\f[\\ܩ1oͲ\u0000?w51\bL,ZpVHN-\b\u0015cȢ;\u0005\u001c[UA6J\u000e)mjS*Nd\u001eS8ݾc\u001dv))zhh\u0017kF\u0010S\u001d\u0018[\u0013ZNI\u0013uڴ'F$S\u0006NĞ\\\u0019\u000eםJ-.$Bٕ]3;%P'\u0003ѝZ*\u0006j4N$%w wA\u001b\fhr4'\u000bu\u0012\u0003;d\u001b|wJz\u0002GAp\u0003X~;mZJd~\b) 3]lwj\n@;5N\\k1_h\u001ex|\u0012C\u0017W}\u001fn{V\u001eq\u0001\u0014y}ﭩ\u001eLJ;%pڝ2_\bl\u001aw\u0016wDŽN%H@BUN\u0019:BS*Ma)\u0014]{Iީqm6d<1~;\u0014fKSS\u001bY{Vh3@u\u0014-`\u0010X]\b!W\u0014H 2C\u0017ܝ\u0000nA;eӇ;\u0007=\n\rE\u001adwfu\rNPM[y\u0011\u0012vj!>~۩\b/\u0015ES\u0010 wT\"\u0003.\u0002#4nR!K(njnVAҬ`SSC\u0012tk,eC6Ԩn\u0015\"E\u000eb=@T.y\u0006\"vS\u0015\u0019\u0015\u0017\u0007(Y);S%]!%\u001fLNr\u000frd\u001dvț\u0002ΐhovj|ڥ-Jk\u0010Ĩx'⩁%.zB OxʂBT\u0003\u001d3ps\u000e)OM\u0017\u0005\u0002<ߡ\u001fa:.a{ѐ\u0007\u0000'\b\u0001-\u0004q+sl|_\u0016S\u000eNS!B.Sf_\u0000И\u000e\u0011OU(TUx\u0015TV\u001eId'팇CϫS\"\u0016:\u0011OYP\u0017$z]#͢SG\u0004Yi_\u0011u\u0004e#\u0015O\"\t:\tyr㌧S\u00148j)EÜl>xJ\b\u0006bd\rE U?\n=\u000fe@v\u001fM}!k\u0015ᖴ׌B\t)n TEob?ϏsS8\u001d\u001fm\u0007 \u0011QS]\u0000m\u000eO\u001c\tv\bNW8\u0001)Q3l?s> =\u000fkO+\u0019L!G{2\f/S\u0002ӍkR8\u000b\u0005\u0014\u0016\rfOŋglfc 2@fv\b\u0006,{g'U\u001a=U;(\u000f<4JSZ\u0002wKcO[c\u0005\f#R`\u0010ܞʴ%>=5\f\u001f\u0011!cSa\u0017BjM2?rmO\u0005Y(y^!ڣՌZ\u0004pOd֥Jv\u0019T\u000bN\u000fV\fQ\u0013\u0019Veop\u0002\u0015H\n=Jk\b§3,\u001b\"\fHT\u0016\u001cHۻ^Z-g𩩟5jOe8)\u0014S\bT(\u000e8O0\u0010|&\tk).OˆC\u0002*QS&@;.\bZ\u001aS)ks*\u0007Nk\u0015b A+|J\u000f V>[T3#mCTp\u001c]\n%H*bJ7Q\t\n\u0005[[^çr\u001ceں3Y\u0003\u001aF\\'S,%ro4%Y ₇\u0015\u001d\u0000|*\u0017\b1пAV'yOً\u0011VG\u0010J|*?`\u0011\f\u001bZNg7?oȭg\u0012\u001a{{\u000f|*t8\u0005JR(X=\u000f>)\u0010t%\u0001\u0014őja)\fO\t}g6z\u0015S)C\u0007dž=CR22TE\u0007pD\u0007?y\u0002[OYq\u0007W\u001c?٣/|\n[\u0017z\u0015>\u0015ee\u000e\u001f|*ⷋ!4\u0017\u001b}S\u000e\u001b9S6WwFc|)\u0011B 6eȧ7Mv^$I\u00025ɧ\\J\u001act|%:r&T)WX\\vȧ`z\u0019N\u0016F}VܓOA(@A =Qb>\u00057E1ʭS\u0007Q\n\"Sœ/eJ>5+ҦJSljP|}{w5SI1 'Y\u000bi\u0006){QĞa^>󳶴jr\u001c\u0014o/`$>e\fr790>\u0014e\u0015$W\fb#ą5\u001cy:( \u0001+\"\u0006!DV\nvc\bLh lo\u0014jV)Ln\u001cx\u0015>)p֮->\u001er\ba3ħbP\u0000j|pZ#yȃ阮W%^gŧ\f\u0003fUE|\u0016\u0002XP8$A\bq\u0004\u000e\bT/\rŧ\\AQ\u0012RZC2v,\u001b6=%ώgڿxp{t?DeS\u0006\u000b@$l*=%MGTpڞ6!c-\u0002\u0004\u0011}}T\u000b>\b'\u0005\u0019\u0015٧u*\u0005S\u000by\u0006|j\u0018\u001e>eQJZJ)h-\u0006R\u0010\u0005)\u0012aN\u0017hWLce6̡\u001a5/\u0007va\u0002R\t[>v!\u0003O\u0019bhoHΪbT\u0010~[-lSZ}S'`#\u0018O1RFS{\u0002v\u000b>e$E[ܧKx,Iᇿ>~\u0003T\")G$\u0019bB\bŅf$\u0004PIbtT\u001f)?\u0002׭l4\u001c{Wr\u001a\u0002P\u00007+f2\u0000\\m\b\u001d@\u00025i\u0006Y`\\\u0004{w\b@U\u0019>V \r(.\r\u000e8M\n9{&dRJqy\u0005&YNE\u0005\u000f\u0016C^kJ(֧c)|Us;<\u0001$@5R&\n*w\u0005\u001bR'S\"Aes\u0013A\u0006.w\u001aKP?\u0014MPG\u0001\nB]R@hYv>gth'\u0014\r]xfetq^ԏ\u0004\u0015\u000f\tAeh\u0011\u000b=\n8+\u0014\bAEZ ‡\n,A\\-V.Z.W?]\t*6\br\n&.)>#,G5\u0013T3\u001cu;zvc\u000b\u0012TZ/5\nhV\u0001[A5hIVbxD$cj.ut\u0003\u001fH\\Hz=\u000b#9ۓ\u00042]p\f\u0017\u0006UMt+r\u001bT\u0018|l@\u001ce\u0019\u000e*ÕLхAvvRB}o\u0016oh\u0002;\u001cT%|/\u0002.\u000e*(Y#Lܼ\\$\u0005(%Bk\u00128E[N_\u0015rPo\u0012twPbk?6\f\u0007U[F\nhȓnڠjSr\"7Ksj\u000e*\u0010\u0007ʼn5\b9U*}\"TtLͥRdΨ\rB\u0015󚰕*XA2u&\u000f*&t*e^#|\u0015\u0019Ae\u000e6K\u0012ˡf\u0007~Dj/PoN/uIBiA5ĕ4VUe\u001e\b&on\u0017\u0016\u0002J\u0011+\u0015:]y~\u0000>\u001dұ\u0012-~>0lAխ!A&X\u0011z]\u001eTOL\u0016\u0007=\u001f7?TLkYm)DX*gBl\u0017UD\u0015ꄪH)T$-LP\u0005M)|V\u000e&)\u000f3e\u000e3J\u0010i\bH\u0000\u000e\u0002p\n|[Rr`1-O\u001eDf[ّ!Ϛ\u0018XqES?KOŶ+c\u001e*T[kpCd7qQt6+\u0013M;K\u000f\u0012#OAOk`k\u0017\u00018֬Re\u0000&cP\"5\n\b\nFo+Ι\u0017-\n`\u001e\u0000L@g\u001a=iP6E,~׉\u0004\u0000m#\u0014y9Bn\"#\u000fPR~5\u0017\u0019$}|)TJ\u0003A\u0000\u001c\u0015U\u000e{Y\u0005`c=rJo5V:6\\Z)cS3Ww\u0002+\u0012y\u000eSt\u0007u3\u000f\u0005Șb\u000f\\\u000f\u0015^xI`\u001e\u000f\f_\u0002r\u0005A=T\u00011)Pm\nuMJ\u001d*7\nwJ,}c-\u000bn,}P\u000e\u000e\u0015b\rŽtz\u0001h;T\u0016a\u0015\u0006\u0001~5R\u0013\u001f~\u0003\u001b\u0000F%5!|y\nk\\lL\u0003H\u0016^CUc}ۃW\rycDnqC\u0015󁂾|*Hɑu\u000b\u0012@o8s\r:>uUǴ\u0005TLJoN;-;B޸\u0002k\u0014t1l_7T6Tv\rj_\u0011`=\u000eod\f\u0015=c\u001c@F\u0017\u0003mI.j9\u0016X]\u000b\u0015*\u001f\u000e\b%\u000b\u0001\u0005a\u001a7򱮠\rLfk\u001c\u0019OU\n\u0003\u000bPM;uXq,\u001f\u0018(s(:N\u0018#c~`\u0003Ca>&\u0016Ce\u0004bI\u001f+`^\u0000P\t6\u000b\u0017\u0007U{\u0013C%56/ocJ5+hi\u0000˥\n\u0003ut\",@gfF31z\u00050\"iR>2\u001c\u0016O^n#g5|eZUЫ*\u0013BF@F't\u001c \u001f\u0018!|\u0004EU\u0010\u001c\u0013L'xLH`{\u0015\u0012eUqS+a*i}'j,0Y6\\\u001e:\u0016S002)˧Kel8\u0016yNgwSrPy~p\u0019m槰\u0007SI-S>\u0007\u0005Mw:l+rኄ\u001e\u0002GR#U\u0002+{Z92+|\u0006\u001bL\u0014`dn)jrK\u001ajPB\r5[de\rC=y>L\bBd~..\u00164\u001c\u001b)\u0012ٲW/-'3l|\u0017gᆘA꺅\u001fieL0:;)as\u001a\u0001b\u000b4KE²\u0006+\u0007\u0013Oy\n\u000f\u0012ź`PXS\u001b=\tn#4\u001fQ(kO)@.)\u000fc\f\u000f\u001bg\u0013>k\u0007r\\\u001e\r6&ׇoxdgov7~z:b8\u0004U\u0011ɮ\u0001Y\u0011PR\u0019\u001fA\u001aq\u000fw\u0011gU8?7Rƞ7L\u0013\u0014\u00018eQl7\u0010;[\u00143qt.bNiN\u001ai\u0014Vm@>k۪8PoېE+Қ3EZ&\u0015Zg.*zcҞxG6\u0015`ԓgl[S[\u0000\b\u001d\u0005pr\u0002,6c$\u001bܠ\u0015\u001cIF\t$\u0004\u001cE\\KCȁ$h\u000bꑯ5qn*@]2S*T'@Na9N3᎒v=%\bf[L<%*\u0013qaT͗\u0015k(\u0003%dwī'7Qs\u0014|5>J ly^cABeo1ab\"r.nZ:']\u0019.E\u0018+(+\u0010*ed$3;ĵ,f!\bB!%K&v07?\"O\u00025=pnq\u001epo\r\u001b5S^\\\\֊E\"ʴ̾dDQ\u0016RkY\u001743oBv\u0014\u0018L\u000e%-\u0014̔?)TIT\u0017;_`O\u0001#\t]o7\u0012`JtU\u0012]P\u0013\u0011j%S\t\u0012d\\ z̔3ʘn-έ/~\\ϖe\u001a1=Fݍĸ+85=\u000f\u0002\\FJ(\u0010\u0018$U8h\u0014:d\u001fF-cWy\u001d\nv7E\u000bc^q\u0018\u001c\u001e{MdU5hpY\u0012\u001di\u0013sZz_ٳ\u001eK̝MvG\u0000GiMyJl\b`h\u0016HhzUEan؉2~X\u0001W5\u001b1\tz\u0010uKnq'\u0018e\"\u0015k\u0014UUcs͙e\u001174Q󬳂\u000e-\u0018_\u001e@\u0004o̔ob咉޺ $̦U8#\u001a!'m\u001c8\u0002IF!}|\boZ\u0000\u0015z\"Lc\b-.^]6\u0016qaR\u0000Czhe?\u001f+-H\"\u0019\u0016\u001e\u0019\u000eK^\\\u0016\u0000$l\u000f\u0014\\ZOL֓+*Na\u0001a/ՙ/T:fL\u0001S\u001fD$Ė[\u000eY$a9gHUn\b\u000b®c\u0000jޔd\u0002\u0004I\u00159Lb.?j3P\u0006?Z!&b6R\nƿic\u0002p\r *!k'[\u0015,\\JH?\u0004T`Wy\u001aLB\u001aUp=:f\"\u0011D%XB\u0011^\u0002'bH`uN`=\u0000_|ZM]\u0016tӾeE3\u00026\u0013%+\u001bK\u001b\u0007\u0019PR\u0001Μ3ۅBN7\u001f\t$6\u0011\u001de\n\u0005y\u00012Lk\f*+I#c\u000e \f\"\u0004\ft$C}\u0001pRu1_\u0000\u0004i\u001bWL8tߚn\u0016jD/%-tѦEakX\u0013rٜ??*&W{vɓuŝ)1Y\u0003dNMz_2\u000e@\u000b0\u0013&.5D\u001a\u001f\u000f1%@֊f#l2\u0013Hg>I-#֚\u001dD*D\u0018\u0005;Ʊ\u000ea@\u0005\u0018\u0016ZJv]\u0004\"\u000eU56&g\u0005a\u0001Ee?\rAT学\u001f\u0018\bo\\ѩ}~bKM\u001fUcV\u0004ʘ\u0019\bS\t%\u000b\ryr\u0012\u001c(DCU\u000fOpJ\u001b'kx]ud\u0014f\u0004\fJ()Z!N4|)t`\u0000K5\u0003Hٳ\"As\u0017Ũ/\u0000ACW\fE?\u0018\u0005Pn!4\t;{k+ذ\u0018by4)E؆vv@izr*,pԩ\u000f.\f0\u0007u\u0007,p\u001e\u000f|tU\u0013!)\u0016fr0@K\fYabxb\u001c&FI0lXP9oMr`v\u000e\"nP-Yo\u001f+1\u0016P\"\frG9찱08η\u0011\u000b(/\u001f\u001c@-\fMX\u0011\u0017-vK!)I\u0010\rUf\r6n\u0002Ygz\n;XX\u001cDIJPO0\u0001\u0006C\u0005\\F1\u0014\f\u0006!X~\u0017{भ\u0018˗1u\u001fs\u0011)8!\u0000L\"7\u0000\u001f\u0018W\b\u00074\"\u0000\u0017*;\u0011֮7:^)\u000fc\u0010\u001e@x\"DQ\u0013<&h\u001b\u001b[.9vMu\u0016>)ؙf$\u001aTbe>=N)\"68HX̵_\u000b:$jv6Ft/}.-Vh\u0010`?U{^I6\u0018\u0004K\u000b\u0017HqE-.tHJ5\u0018<,Q;2J_\u0004\b\u000195do\bG\u001b/A\u0004b8y4\u0006g䍀<\u0010k8\u000fl[E\n/1rM>\u001e\rG!\u0010uv\u0004^6XD˟rbnjXG͑\u0010Ii\u000egD\n\u0002@$\u0016e\u001f#?\u0014`\bj0\u0001vwo]]5J\u000eGKe\u0019\u0017_\u001dʹO\u001f{\u0012_o\u0002\u0011fR!̱[\u0015{Eh\u0016oP-}B\nS\u001c$JՕ\n\u0013j\u0011/\\\u001bRJ=9nh1\u0016irӹN\u0001TX\u0005D^9l\u001e֪\u000eFP\u001cT!:\u0007N$ܞԐIzw\"yb,; zc\u000b(\u0007\u0011VХ;\u0004)\u001b,s{tN.>7.s\u0016Ic3vS\u0013|\u001a\u0006à-\r:\u0011\u001b3U6t\u0013M\u001dt\u00143S<3\u0016\fy+m\r}#'m{4\u0012 ꆲ\u001a\u0012M\u001b,`2GJ*mpF\u0005cZ\u0007_da\b$vdN`tcח+Ե\u000eI\u0000\u0017MvZc@1wV\u0015\u00054lYdtB\u0004y9AyZ\u0005=gh=\u0011θ\u000e\u001e)mʻp\r_\u001f\u0017<1ʘV\u0001tw}e86NDar[oV\bǡB^G\u0003\"\u001aG*b~z,p Rq\u0002@@@\u0004\"3\fj?\rUw\u001a͆\rؗ~6\u0003\f~#\u001dyL\u0011P5.i\n\u000ed\u0005\u000fZo )b\u0002RX\u001a\u001c\u001fتLY\u0017>\"^!w*o\b%\u0019\u001b͢\u00037s7QP!\u001b$_'6Q\u0011kVoFc%wy۽_#r\u0002EWvd@\u0019(\u0013~8awc\n4we9 rz4\u00062a[sYJujy\u001by\"\r1E4ZJl5lf\n}H\f\u0014׻y7\\Li\u000b\b|ZC0\u00039xz#>jy\u0015۪BL:`H<;GE\u0018MUp\u000fn`5\u0007W\u0019X9nBu\u0001?Ojhah)\rt1Y\u0012\u000fM*P]op^i\u00146_`G05(\u0005u-nd\"ZM1ΝJ\u0012A'\u0015ĥ}0\u0004xV\u0013 n\u0010\u0014L\u0010Z^E\u0006S2g(6\u00016\u0007R@\u0018^#4\u001d؄\u0006>~*ɟ~xZ\u001fFq!\u0001˹\u000fa{p\r,\u0000jݏU;p\u001fݱ={\u001dO3l\u0004\u0018\r+$刧PƱxj\u0007ǹ`\u001c6W\u000bɝ\u00109D[ٶ`\u0000p\u0005,Ƽ a\u001a\u001e2&@\u0007m\u0019.}\u0006\u0006 UUht1J8yoآ_W/is@H'\u0012\u0006B}',hW;c\b(v=0>[\u0015J?N3 \u001a?5UzGRMRNW|]\u0007}ʄY,MR(JHW\u0012֎TM3lrR\u001f\u001fe\u0017v\u00070\"'i;6Ғ\u001b\u000e\u000f2:\u0003XBz8\u0014\f\u001cp΢\u001fZ8>ak<-:jt[IʊNL\u0019\r\u0013J$|/%\u001b)PJ$#\u0014l\u0006\u000f\b\u0001*\u00040*\u0004E\u00045\u000e\u00057HA\u0015WH=8\tj\u0017OsvoXL*t\u0016WZ\u0001\u0005*38\u0011\u0001\u0016\b$'\rUzWȴ:\u001c-b5@6[\u000bmr\u0003A\u000f1>I~\u0018&LK\u001d\u0011!f D U\u001aJs\u0014nB\u0014c$\u0010&\u0011\u0000i\f\nQ\u0010\u000e\u0004ٿ\u001bU\u001d\u001a2q6B\u0007J7-?\u0005(jq.o\u0006>TPxG'c\u0002Fi(YL\u0000Gݭ:.︼p0>%&+} djOo^Dx\u0006P+\u00022GW^p?\tS\u0016Ȍd\u0016?ݣN\u0006y\u0007W[\u000b\u0000L\u0017g\u0014 y\fdj*,\u0019\u000fLUIٳ)F\u0004\u0001f5p\u001b\u0014\u0010>Cr\r{#\u001e=ճLi\nV8~a6\t[(s\u000epby\rO:`\u0011\u000e,K%V\u0001'\u0005zb<\u001d)1T:_c\rJ\u0002 [\b+\u001f6捉\u0018te\u001d;gncv\u00001\u0016UC\u0001W%/yi8b\u0011m\n=&V\u0010N#\u0000iqXD\u00103\u00100Hq\u0006z5e\u0017Ėf\u0014\u001df C^n-RaĿ~\u0016VwD@T\u000b\u0004 h\u001aJ\u001fEC\u0010\u0001>ի\u000b\"B9zQB58~n\u001fD\\`\u0010\u0003-v\u0006d\u001aG\f\\6$\u0001)1ғV_c>A#\u0017g\u000ff_}\u001bh\u001d\u0015뼲˘^zu\u0001\u0006xd}\u0007jīeCgpTʝ2\u0000]AnFP\u0000WU\u0017!Z%\\1#EOx,{:m)ͼ\u0013Bf'p\u001b\u001d7z&%ZgȯO{\u0006\u001eGh<=\u001bYE\u0000ebmr|pm\u0015ڪK\u0012)m\u0011\u0001\u0002̏ȕj^!NG!\u0019/\u0004)D\u0019Dlh\u0018O\u0017/]\u0016\u0000qFgxW8\u0013:iР`v\u0018ի\u001d|z\u000e{\u0004\u001aiJʹl)`x$/>%&2UOͣ6wA]3LJI2\u0018+ڶ3s>$\u0005\u0015_{Q\u0011M~A\u001b\u000e\u00031'9%\u0016KyF3\u0007zu[%C>#3!=\u0017Erg\u00006\u0001IT2|\u0003Sū\f\u0018:;LYUx\nZ˗a撌9HB{LAz\u001f-AJ#ߚ;Ӳ$P@ł\u0001woIqԢn0XI\u0012ݯ7\u0011~\b%\tGfϮ+{EB\u0015U\u0003)qӅ\u0003HLauslȰկ\u0013*\rӏt́a }_7_\\\u0011|&\u001bPtb\u0014D\rX\u0010\u0015\u001eb\"2B\f\u001f&\u00045WN\u0014\u000e-\u000bc\u0001=Utta4z]w\u0006'i -Ҿ\u0005\\&\u0000\b\u0006\u0018df!3\rXP\u0001큶@^Tu)\u0015>\u0016\u0000@\u001a\u0013_\u0017-֗yuzG6$1\u0000\u001d0,+\u0007CA8>B=Z䣩\ng(0=gFjH\bG^@\\\u0005\u001bbN\"``E/;~R>N?1\fڦAh-\"J:oˑ\u0016o%Ð0\u0016byͦjD\b?6\u001e\t\u000b|/.C\u001c\fdϗD6&\u000b[G?kKu,\u0017D,l|\u0001>i`Z\t6ԑ`R\u001ccčul`E!\r~Zs;Rح\nl5h׃\u0014dzX¼\u0007ůk}a:\\z\u000eH\u001a\t\u0007I\tW-h\u00176\u001cuU\u0001-Uױ,\u001fb\u001e($\u001e/'M+2ΟVRBM4әial<@ki;U\n?X\u00004\\\\\u0005)\"+W/\n)Wp\\S X\u00138]ڟ%p<\u0006֮(ŝӰ\u000fu\u0016\u001e&+rSd\u001c\u0017\u0000et\u000b7R?\u0000\u0014f\fG\bPB\t\u0006K\u001d6pN!H0|\u0006yέ?i\\*G=3[KG}W\u000e٠\u0007\u0003\u0014CQ\u0001Oƻ;\u0010EObIPk\u000ei;8c\u0001J\b5MXCpF.\u0014z\u0014\u0006ÖGYF\u0003O\nY\u0014}5Q-Qb\u00046\u0004-Z|\u000eMܽ6c\f\u0005\fi/\u001d9\u0012O'%p\rN\u0006\u0003$[tDb}g\u001c}w%E\u0006R+L\u0007\u000eLߢR\u0000Xl\u000eQ#E,5!~ 31*Ѕ\u000f/ϯ+=I~W.\u001e/S2Cri\u0001\u0017eB&\u0001l`V\u0007M7,\u0012\fF;,\u0012~\\@\u0014\bm2>!΅$\u0000\u0012\u0012Y~Dz}H\u0010޷0#\u001b*pA/w?\u001dU\u0017uyV\b\u001dtic\"ûH)=ARk\u0012a\bARon?\u000b\u0002|Tm\u0017\u0010TY&\u0012Fr9ymA\u0005Syi\u0002}z\u000f#6o9\u000f$GV8\u0001\"qí)\bDA3\u001b,^?k]_ht\\<Ԡ#\u0015]w'L~\u001epyd@ҏ{$nZϤF\u000eٸa\\ѣ8\u0003oזz\u000e)NX\u0007>\u001f\t[rK\u0006yng\u000fb~$5\b>H{¨iPtwShҁ.H\u000e$ѝ\"2!\u0003|&%uj?I{Ie1A\u000bTrHx\rq\u0002A&Ό%u\rlYðN'G[\u0002;\u001cHnS'(~P/evЖ\"\u0017fUX\u000ez\u0014x7Jcn\u0002\fc-˭s$\u0019\u0013\u001c*O,\u0015\u000f*za\u001dY~\u00000&dgm:RrHi\u00005X\u0002X!\u0016\t\n&F\u0012\u0000>m\u00190\u0019@6ţX\n\u0015|IVa1c\"W\u0002l\n}pkFJ7nmJ\u001e#dko\u0002*w&\u00144 \u0003-x7,D\"IYSXk\u0003\u0010\u0010a=9olr_H\u0015ۖpaFj\u001f\u0019\u001ddųYf;FA\u001cS۬:V5ؒ>r%g6X|\u0002\u0015,\u001ct\u0005|I\"m,:\u001e\u00028K\t\u001f\u001e\u0019yHծw6\u0012/IpP3|]+\u0001,L\u001dOtc|j&:s\u0019siYU\bn\u0001{Ote>\"\u0016h \r&<\u0014`JR\u000f\u0003\"v:-%a1|_c>\u001bL\u001fqq\r~^NE\tn\b\f1\u0016ͅ7CRl\u000fNݴdHn\nT\u001e0[P\u001a;\u0001{vqRa ː\u000b\u0017kx\fX3wc@7lR\u0019H$%K\u0010\u000b7\b\u0013\u0004\u001f\u0018X\u000f*\u0007)nл\\+\n@D:BN\f\u000f \f24T\u0014\u001cN\u0010r#\u0019n\r5Z([&bI\u000bHxc!`\u0001._j\u001b\nkxy\u0010QNq^9V/U̓u\u00077Q\u0001b\u000e\u000bRl)%h|\nc\u0014`\u000f<ʐeYd&AsCJbZG\u001bG1\u0011Δ-z4\u0014T9\r@\u0007m+pe\\\u0005˯Kn%#FC\u0014|\u0001?1:4`Y\nw`\u0016\u0015U\b\r\u000fC$-n.7yÛ\"5\u0019t\u0002ڡ\u001e\u0004\bjj9pd.{@@\u0006ZSL6.D\u0013\u001c;#\u001a~\u001f&SOV>56nI\u000b\u0019LфLf?\\#O\u0015\u000b\u001a㍨M'4\u00139{L%q\u001c\u0004\u001e7\u0015R\u000fj#VeyO;\u001d9\u0011`3\b,`u.CI\u0016q\u0000Q%\u0000A3Fq+\u0010%Ai#U1XI,_N\t`AcYQ5;\f*:o֟\u0000\u0000`܃\u0019\u0007WĘUb/+\u0012)g@v-2\u0004c\u0011\u001aj\u0002%\u0007i*?%5e}\u001a\u001b&e\u000b\b\u0005v7|Dw5\u0014\u000e8\u0019ؽFֿ=\n\b[^ʵAOUM*r\\\u00177\u0011\tdz\t\u0011jÛ\u0004!YQ0~w2rmψO\u0013\b^\u00189\u000f\u001c\u0012\"?\u0000z\u001b}F{\u0014eE\u001dk}n\u0007p3lA,E\u001b\u001b{2giBd 8\u0014z\u00126B0=\u00009_\u0014;d?S\\̞\u0000D\n@lL\u0019TFCT_ﬠ=X\u0016۵-\u001b\u0002\n\u0010|X\u001d\u0011(\\@.c|\u0005%8(\u0004'sEZټY`&\u001b\u001fp!s\u0003\"-\u001b\u0018Y\n9ݱF(z\u0019#Ї=\u0014v`r\u0012^4kG\\8\r[\u000eŨR<\tL\u001e7\u0019d*eZA\u001e6&G\u0001Ƀ/Iă\u000b\u001c!E1GZ'5j#խ[|\u000b&L\u000er\\EkյNb0\t\u0004:\u0010\u0018UaQRZ\u0014&+(uLҳa!z\u001aލܓ\u0004`|\u001b{#\u0004\nk\u001eLwCr<}P\\<_uLS \u0012\u001b\u0017o\u0015c\u0002n=q\u001e\"\u000e0\u000eis?t\n?m8\u0002`ˏlCPG0ܴ\u0011|>Y)68D\u0010>0\u0004\\H\\s \u0002,7祩\u0016Q^:\u0006|\u0011l\bEQTеY\u0017\n\rC\u0016~}SϠ\u001cPܽ%[\u0005L~CW\u001e\u000fy\"_iWQXIg\b\u0003\u0014\u001b&\"\u001f\u0004D['3\u0007DDS~x\u0004yKt1Oĥ¤^\u001fK\trץJd(`o\u00129jpD4}\n{(S&Qަ\u0004\u001cF\u0010\u0001DbI\u001fJps(V쁬\u000fyaB\u0003P,l~\u001dDz\u0017\u000ei{\u0018\n\u000bb\u0011w܋%4.Rx&l\u0007l:KoZDGx\t1(\u001f[U\u0018\u001cP\u0018>z9zn_&\u0006D\ni<+\\f+M/u\u0004F{fNtb\u0004U3(\u00025\u00149wN0ܮU_$\u0002L^\u0014]\u0001o\u000eD\u0004\u0010I\u0011\u00012\u0015x4>\u0002O\n㌢p\u0000ERA) .\u0001.&?Iܤ*J\u0001d_-\r(E,&\u0016M\n}ϊ6a*) \u0001|3:W\u0014\u0010W(ؽzp\b\u0014l\u0014g=w\fx`VS`.3\u0016R\\hH\bx6*3\u0006\b%CH\u0001\u0000;bCR\u0000\u0018\u0000)ZD\u0013^\u001d\u00138*\u0014\u001b[\u0001uٔh@JRzq\\\u001a.* \u001fv(V4*}L.\u0015av3\"\u000e\u0016[Z\bP\\=b|?\u0007[lϵ@CQ\u0001\u0019kh\u0000$;H5}1\u0014SC/_8`F\n$\\\u001c[%\u0005\f@\u0001l\u0006\u0005H^XY@![I\u0002slו![\u0018O\nd\b\n0nMU\n2^\u000e)\u0000\u0016?*fehBt\u0012X'Y\rka!,[CcγlQ\u0015ĭ\u0005(Z\ri٢\u0002WųO)k5˅~\u0001G>\u0019%P@UK|Pհn\u0004* \u000eU;Oӡ*J!(\u0007R\u001cCU09>N\">)ҰU@gtQ\u0006f\u000b\u001c}U4c-jRA2\n6jz$\u0004_U%\u0004R\u0016Z\u000b\u0005ѵ`\u0005zJi7<\u0004;9c͚{h5R2*.B\u0017wU\u0006}$t]+L\u0016[\u0014}bHI\fn\bbZ&\u000ef\u0018*\u001f+\u00010dhv\u001f\u001dP뽽\u001f-\\dj{\u001eJ/\\؛?w\u001bIRI\u0014<\u0013\r+)W3\u00177XΚX\u0003\u0003@|\u001a\u001d̉\\\"ⓘ\u000b`\u0003j\\)\f\t/\u001a\u0012n0[g\u0001k]鱫u\u0000t\u0005>'g[豌цV}E].\u0003S\\aL=~|\u0005\u0006>W΁W7}J\u0019io\\|\rYK 绀\u0000qKdl\\Fm\u00021h\u0010\u000f+~\u0003jm\u0019a$n\u0016Z-I\u0002G%YX\u000f[\u0000_[\u0016}\u0005\u0007\u0011W\u0019SmTWrV^oaZY,AprD5\fuˠq\u0019[fepSw\u000bzix'SoY\u0016f\t?/Ch\u001c>̪V@mZu\u00129\u0001.K\u0012?d\u0018]z\u001ax3.\u0017iPvE1E\u0004{\\4J\u00027\u0005\u00039ѓbq4Rt~mT|\u000bhbw\u0013\u001e\u0013ЖL4\u000bnC \u001fOPΆov|\\\u001c\u0018lP\u00124LV\u0013!\tXKBZ\u001e\u0014^l4.a\u0012\u000e#Iyn\bU\u0019*e\u001d\u001c\u001ccncUlM4p\u0018\u0014\u0017S!UM1[_SB;0?\u0016\u001d\\\u001f^2$ɰ)dc\u0006gG7\u0016Oe\u0015\u0017_\u0015\u0010U\u0010\u0007y|7}Y\u0003RZ]`\u001d5.^p4>iG\u0014\"2r-8$Z\nܝN\n݋(^sto[&Э_JS\u001a\nU?H\u0005g\u0016\u000f\u001b45U&@\u0002g\\\u0010k<>i([t[\"(\n\n8.OAt޸ZvhU\u0017\u0015q>1e\\1}\u00013Gx\u000bӟ@t}O_JsM}oGF3\bDcq\u0011\u001d++\u001a\u001b:NEf\\63\u0018\u000b}8~L\u0007+/u0:*\u001a\nu*\f\t\u000b\t\u0006w{ZOhn#A_bS\r_&2q\ncq{j?}BŅN\u000bVqU\u0001;A[[+ݙ\r9twP\u0000v}?,0U*yRqm\r\u0011\u000b-fͩ?U\\Fd6]Vh_gtb׽L\\IC\\K!\u0016\u0010P!\u0016F\u0001jj@i#=˖-3\u001b~͇,A\u001eMh4\u0012mm\u001e?\u0011A\b\u0005٬+V_kELM/\rλ\u0015G|\\ܺ\u0006fn4\u0012\u00129e'ǖt\u0018\u0003uvh\u0003I\t=&H+Ab\u001e&E/I\u001e\"8~̿\u000bo7?\u001dP1d<:?\u001dHbv۰\u0011L/S~dK\u0006gZ\b6t\u001a@opq߱\u0011b5p9tBZhWWh\u001dyK\u001f\u0019\\Tm2BqY\u0006\u0002R&#T\u0006d)\u0001S\u0011Lu0uS\rendstream\rendobj\r19 0 obj\r<>stream\r\n{\u0012e&\u0014ct6\u001cߦBjbAj\\4a\u001cJl\u0001gayU,B\fBXiJ8o\u0006I5%\u0017õV\u0018PLC0[Sb\u001bqRi3w\u001aPH\\P>6!zx\f\u001a\u0018nZ!ih\u0016\u0010`\bϧ\f\u001fĀT\u000eJ>Q)P!N\u0016ɀ>M\u0003JHŐQ+\u0019!\\\u0005߼Ԛ`\u0018^=\\zL*}\bF\u0004\u000f%XM.i\u0015\u001cq\u0012\u0018~\bȣ\u000e\r^(b7\u001588\u0017@^?\u000e'\u000b\u0006zcy,vᵯz8v^xQ\u001c/A>ㄅG2/ބ6\u001a5Gâ\bb\b3K2,DŽO;7!Z\u000bz\u0012\u000e:s\u0007s\f:El\u0007>H\u0006\u0004H4\u0017\u001f':{\bNHBi_]n}:).AyҞx]\u0018G!!]\u0012/\u0005\u0013\u0001\u0006:\\B\u0000\u0004\u00033ս\u0003\u000e\u000e\u0017櫖\u00125奘a\u00141;ȑ2{bQ\u0006g\u001fK\u000b\u0013<(uX8fR$\u0003Gk\u0017\u00031TB;W\u0001kT)q\u0018\nd\u0011\u000fX\u000b[\u0017G\b\u0013XvSڲ^EA옆\u0011\u0000g};0K\t\u001b1*NC\u000fuD2ZSe\"&\u0001\u0018\u0015{Yω}VjIb+\u000b<0{\u001b*cscU;\u0014\u0013\u001cF\u0015{-;3\u0017%zj\u00014ؚxmp[ y\u001f\b߄BD\u0010ůB\rvha{ϰ+2kI\u0015!9\bH\bmg\u001cvD-}Mǰ\u0007>\u000e1ccQZkAsD04}6Xh>\u00157 *uK⯯\u001a\u001b;U\u0001ľb_i\u0013\u0007vՁ\u001d9X.r\u001eZmSh!xVF\\\u0003c%܊\rdvjA@\rܪ\rv\u0013J룒uy5z\u000eg\u0002ufnN^RDnJH*:\u001au}\u001eSU]\u0017ѩWTcu3z@u=\u0016@D\"lEbw$jχ}P\u0007ՇE\u0013+q&w\u0003\"~Tm\u0005)\u000bAtQ\u0013x(\u00072\nq\tqe\\G5^\\D\\\\\u000fl7 A\t\u0007:|]\u0017|b\\\u0017\u00111o_\u0012멈&RP\u000b\u0000>0V+f\u000e\u0013i\u0011\u001a]耇< ʤdB&wyi\b%M*gdQ#l\u0017&ouH\u001ar]H>(\u001d(uu\u0017:p=R8pz\u001e`\\\u0007뱎\u0016C\tU.\\\u001f\t\u0003@\u0010gVNOVסK\u000bm\u000bV{8&\u001f\u0010wa\u0007PɅlS&.?[yܝ^Q7Ru\u0003fA)u4P\u00030lNń\u001f˶\u00181,\u001bͯqK\u0007\u0004\u0001b\u0015%V伣\u0019\u0001[\u00012\u001aG\u00035F[ ~JǸJ%琄\u000f\r,L\n\u0019(\":?|^\f\u0012\u0000y-v}\u0019B|W\u001b@\u001bk@e`6\u00043xt\u0013F\u0007!h<\u0014Z\u0010\u0004\u0018\u0010\u0000P+\u00060\u001aE\u0011\u0010`\\BRB\nC\u0007 v\ni\bѶl&#@I(K\u001db,t\u0004>MډlUPf\u001ag]\f\u0007\u0001#MJ\u001cMJy\b88S up\u0010Dĭ|*\u001b)<\u000e\u0004|;_̂\u0015@7j@UbC >\u0002\b\bwEKT,\u0011u\u0012\u0012>I\u0011)\u0006!=/BzN\u0017\u0014\u0019\u0002\u0011X0{P-ŧ0@\u0012T\u0006t`ҏm׫ 7 \"8n\u001393x=%>\u00005guaC\u0018F\u0004\"0d\f-^5$c.\u0005Bܔ,Wf(S\u0002.4O\u0002\u0019),̐Z8&\u001bOx\u0005\u0005KcPUY\u0011b3iI\u0007`l_>n\u000fk\r#\u001e_öq^,\u0017+\u0006\"ұ2J%Mr\u0010r\u0005\u0011'2\u0000t\u000b͠es\u00192[0;WsfɆޘ0\u0001-p\u000e6tW\u000b\u001c\f<\u001cDk\u001a\u0010P\u0007Hwgb\u0007x\u0010ckϑyPNXh&\t\u0007\u0012L$H\u0001e٣a\u0002fb\u0001s]Lk8\u001amn*rM]\u0007&]LyZk ^\\\u0014\u001cOo?\u0000\u00039\u0002Љb@$\u000bxBK(P3\u001d*bs\u0002@g\u0007݁Ff\u0001wi35\u00070xQˇޠ*.\f\u001e\b&m?T\u000eF\u001dH5\u0012\u001e OgzgO\u0005r\u0005>sU8uq\u001f\u0003'7\r\\$.\u0013b\u0016ov,kkKPe\u000bυ\u001c\u0014p ujV7c#.pQh\u0006Il̂F\u0002<1\u0014S\\\u0002\u0004t\u000b\u000e1o\u000e1>\u0012\\y+\u0013Pˈ \f3S@+&fq,Mag{kCPtlZ\f]-0 \u0015cܔ\u0004]3ĭ\u000b_*2\f\f!@$z:5g)\u0001\u0015\u0006n\u0017ǒ\u0000f\u0003m\bJk\u0005\u0017Ȧ\rSP\u0019QTZ@Z1T|,\u0010\u0005F\u0000\u0012\u001d\u001c\f\u00199^\u0018?P1\u0011\u0007\u0011\t\u001bҹ77H}y23d4%\r\u0013KĦy5A\u001c7]\u0017&y\u001aŵY\b2j\u000e,pLIjlln_%Khs@\u001cTI\ti(_\u0002+\u00010%Ec\u0017T=1%\u001bgD&yoŽ|\u0000Sa>1\u00156n!Y+_Il\u0012W\u0017tY#\u00023\nE~\n/\t[;0w;\u0007!\b\u000ec\btj\u0011*\t\tu\u00066U/F\u001b0\u0012`C\u0014127\u001ew\u0000\u001b(3.{\u0002\"k(C\u0013\u000e}\u0015:aRE\u0001+\u001cU\u00006 \u000e8W<\u0002xņJJǭ\f\u001e\u0000\r\r\u0014M\\NE'ԲsM+);꽔bˎ.!5e.\u0018^#\u0019A\"B\f\u0010FQ3\u0007\u0012ePbO?6W\u001eoxW1v4\u0004\u0019; `\u0019;Ss^i9\u000ec[>3.b'Ԋ\u00014VP:S>*\u001ak\u0011!f\\tvhI\u0012B\u0018\u0018\u000e,. `\"|^yOaw%V[VA(V-.\u000eۛ)\b\u001efpw\u000bg\u0006mQ[~>:Ձ$e@+N\u0015\u0006 \nU-P\u0010#\u001b\u001c?\u0003Ɨ`/i\u0001Q\u0001g\u0001v*\u0006F3 `e\u000b]\u0010\u0002@h\r\u000bއUSb\u001bũ@@z\u0013,=LfKD}\u0002g5Ȝ$V5_Wkup;N\u0002ׯ;\u0002c\"%T:f|!`|Z|}@Y|\u001c\u0014̗uWuUHz\u001c\u0000+Kk-\u0017V\u001cҏۃc\u0010r\u001c\"Ck[\f>9K NHuSxB\u001e\u0002=^\u0011<89^h8\u001e \u001d^\u000fK\u0007oa,uW轾z\n\u001c\u0000Y[\u0010L9\\k{٬\u000e\u0018C닸m<\u0004\t$TF-\u0000\u0000 \u0011\u000e:\u0007txt\u001d\u0010t\u0013t]t]5]o᙮{L}6IaX`zLϥ\u001e^zAzm:Ӯ\u0012u;%\n7-B(\u001c]D\u001e\u000b\u001e @\b\u0003\u000bcZ\u00197\u0010DEaPle`DOLv˩\u0007e\u0014e:\fP\\Ǩ\\\\?p.\u0015\u0006N\u0007L](\u0011zFK\u0006x\rg\tZ[*\u0001}]\u001c)a2xp\u0015\nkExv\u0012 7\u000bR~9ّ$\u001a3χ\u0002I@3\"PF\u0018\u0002\"54\bC\u0001\u0010`SD`@\u0005;\\\u0006Oiwy-t\u0003 \n|\t\"\rG\u0002\u0000G!\u0018 \u0014\u00172jgS!2?:7'\u001e\u0004NN\u0013N.\u0011\u000e,PJ\u001b]i\b=QC)q\u0000Q)釪\u0019\u0012\u001c\u0010 a\u0004V\u001bE*\u001e\u0014]\bXÓ\u0011\u0013\u000fJhۢEbP\t\u0003\u0010T\u0006p\u0011ɬ /@\u0006\u001b\f\u001d[[\t\b+yL\"eC8V8xN\u001a\u001dU\u000evBg\u0007^x,}(,\u0001$\\nZS\u001d\u0011\u0018)3B\u001aWHK\u0011\u0013\u0011\u0004$JĞS)[\u0017(6!-\u001cԧ+\u0003ɝ\u0013i\u001e\u0013'YF\u0017w\u0015NS-l#\u0017\u0003\u0017\u0002ϧ\u0005\r\u0005〪~qÒKCR'\"\nQefg.<\fx((\n\u0001Ҳ\u0004-mօ)P@rG*KV\u00077XS^s\u0002d\r\u0005~6Gr\u0000z\u0011\u001d{v\u001a0\u000e#kl@\u0014\"uC\u000e\u0012\u00179ܨEԥǒ GIiO#\u0013YXՔS\u0003\u0017X\u000bS\u001b|Vi\u0018y\u00181福Q\u0014y4BkQ70ǭHܷr\u0011s\u0003X\u0006\u001bab\u0015\b\nrX\u0003.\u0016JW`\u0019%]5w+Q\u0018`*oPF4WZbd\u00142脕\"6\u0015\u00017\u0010Q HY\u001c\u0013'vkK[QJJ\u000e\t:#Ka}\u0005x}>xc;\u0012\u0003f\fl}\u001cm\u0018B\u0000\u0010Sf*\u001c#bT\u001a\"Bo\bEiWݶ:J@C\u0013MD+Oygd*\u001b?\u0014pR\u0000X]Z\r\u0011:(p+\u000fp1dIy\u0010z\u0002h\t\u0003\u0003eѡ\u0001MA\u0003\r\fHKX\u0018:ԊTTzFNE\u0015,}P=G\u0019,$Ty\f\u001cksvr£uP\u0018\u0005/Ĩ\bBR(4K4h\u00031@Pi\"\u0010\u000f\u001f\u0007A]a5\u0010\u001a\u0004Cq0F\b\fY6>\u0000\u0000oPTXDQq\u0011EK\u00058jH\u0002\u001fƪ}\u001d}Ob؜\re\\\u0012\u0011RiaF%H%ʱҔW@\u0002\u0016\u000e$7d\u0003Lws\u0012ҋ~\u0006 \u0007͐ 7|&m|\u0006?MT(k`\u0001B\u000b\u0002\u0016DeT#\u0002n-OX>\r@\u00126W\"\fLP^Z*EgR\r\t/JK\u0017mE틮&\rz\u0018XU7MC\u0012L\u0013\u001a`G\u001d JxcYЪe\u0011Z>]*p\f[\u00109@xeL\u0003\u0002l\tV=\"\"[\u001aGű\u0002xhE\u0012ল*{\u001eɓ>\u0011J\b,kL\u0010Z\u0005٧@}|Sv\"\u0007P&,0-1p6\u0001\u0004|\u0019\u0011:[/A#\u0005F:\u00166f~kEPcӪ\u0019RE91-3\u0005-e\u0000\u0002\u0003)H\u0012r\n.,\u0004(m\u001fzRuF)\u0011B&x\f\bn\u0007\u0011Ӏ}\"5^\nα(\u001c\u00162\u0007/TM`WޖmG@0ѦCzGF\bUt`UWtn̵/*\"U5iu]+\u0007ܝ^\u000f\bp!\n_Y\u0011\u001eשb:B-\u0011q$#\u0004)\u0010\u0001;\u0019\u0011N\\ \f;!\u00190c\n\u0014\u0013ʐG-KV\u0019:#\u0019a/p\u001f\u0012\u0011\te\u000f\u0011\u00100pi\tB\r\u0011o\u0014̹q\u0018#0'\u0003օ\u0016\u0005UƋV-TU|磱=L\r'\u001c\u0000=2(L,ԉބ\f\rF\u0013!\u0013k%F:\u001e\u001bH-\u0014\u000b\u0017t>CXu\u000e\u0010ZɼPPnY\"I\u001f\rb65\u0016RvB:\u0018BZ$m\u00186Rbf`~\b\u0012\u0017H\u0012ֈ\u0013I&\u0012{uwn0|\b$j\u0013i>|\u0007ʌ|uC,/J2ZLjB/qoRKaI\u0006\b0W\u0014\u0015\f#7RQZt'V>(Q(W9\u000bjU\u0016s\u0019.\u0012x\u0000\u0015!\bJuA8(>TO\u0004}(%9\u0007*\u0005\u001eqhԒUR\f@\u001at!J3,\u001b\u0013|1{lO@\fyt\u0004#GaZ\u0010\b!CmXV̦$\tVQI0\u0019P\u0001VFUiD\u0005\f+4-\u001e\u001e\u000bfڴ.E¶Pe\u0000\u0017lOsÇ[-\u0001\t\u0010Ң3ͣ\u001e$-JN8VF\f\u0014&o\u0013S#\u0010Vޠ\u000f\u0018H\bDm^\u000eG!\u000fb!\f\u001b o|\u0014sX.\u0014^\u0010H\u0018m\u0006\u0005v\"\u0003\u0005\u0006V\u0003dT.\t3UL(z\n\tH\u0002\u0012tp\u0011\rv\t\u0006\u001d\u0001\t\f:q\u0007}\u0012\u001c3zKSo\u0002srC\u00030hT&\u000e\n\u001d\rJ;(\u0002K`\\\u0003\u0011\u0002g\u0011\u001bH\u0007z\u0004\u0007\u0014\ny\f\u0005\ttA\u0006zxYݷ*D\t\txB\t\u0018Bz\u0004KR$8U٦z`_` \u0014~*D{\u0002n\u001aSW -W\u0002\u0001F\u0002\u001e\u001eή\u0016\u0015I!\u0001\u0001\u0012*F\u00019\u001aN\b؛D2gy-#(Wn9e'xFeTe\u0000`e\u0011\twi-͞HbTA[\u001a\u000f[v\u0000#{$\u0014pƪ\u000fַ\u0011U\u001dN\u0017\u0004co\u00131\u0005>,Pkp-\u0003R!!Rj>Q)Z>\u0017d'I\u001bcHvTJ$\u0006c?\f\u0013j9v\u0017\u00110\u00111]c\u001b\u001c-\u001dY@\u0013ӎP\u0011>D\u0018D\u0007J\r\nꄩ\u001d\u000f&@(m a{dO1\u0014\u0017\u001b}\u001d\u0010b'X\u0018b\u0000\f\u001a\u000b\u0000\u000b_4}\u0016i]c\u0014v5nv9\"I0:@\rM\\ڏ3\u0002Ne|j\u0005l`1h!@\u0012\u0016ÝLr\t\u001bP\t쯁\u0005v\u001b\u0003\u001dtaG_\\ػ\u000baa92\u0016\rj\u0007\u0006\fv\u001fX+h\u001a\u0017r]Z3\u000bE{\bS2\u001eF\u001fB\u001cՉ#\u0018lN-=\\Ɛ@_\u000fY\tk`\u0019L\u0002N2:sT$C\u0015\u0007\t\u0013JB_\u001f׿Pu\u000e :\u0000Ɓz,h6ͳ\tpک=;N\u0002?\u0010ToX_\u0019*JӒ0ȌQ'-z&p:sQ\u0005}H,o.+\u000b`YE}7:\u0007u\r\u0016'_C\u0002y\u0000 \u00145\u001al\f\u0000\u0007WfTW\u0014՗J-a\u000e\u0016\u001aN2\u0014R(\u0001l\u0019^Ѯzv^]Duoz}ű^ЫipCz!Az#x-OZ\u0007t\u0004h`\u001a`\r|Rgyzt\u001f\u001ay}\u000b\u0016ױ3* Eʳ\u0010\r\u00027\u0016X|`Br##A}&@>\u001e]/9,OPt[quu+S\u001b\u0002\u001c\u0003t\rfu\u0019_\u000bHu\u001b\u000fe\u0006\u0006׶\u001a\u0003HʹLٹV\u0001b\u0018C'\t+N\t \tDjx@!\u0011\u0002}\u0000pgt\u001cX\u000b\n`A\u001b1<\\/7Z\bVjXA\f\u0019s4a\u0002\u0015X6K+\u000bOE!Ze\u001aTeYg\u0012!l\u0013-v\u000evR]\u0012\u001d¦hv\u0018wkS\u0011\nyJVW9hEѵ7uv\u0010=D3~D\u0014_x\u000ek\u0016 \u0006/\u0006#fU$QH3$Ut@\u001aa\u0006L\u0006r\u0005\u0015\u0014N\u001a@\u001a&\\Ēm\u00148[\u0010^%T,&\u0011v(\u0017 \"ϴ\u0018\u0007ũ4\u0003)гp%Ë\r\u0000Gx1\u001eD\u0000f\u0005\u0010z[\u0010n\u0001\u000b?[D\u0017\u0018\u0000u*91\rRI&y\u0002\u0002\u0003b k \u0004\u0015ք\u0014jB2E4*&K\u0004^{\u0004^\u000f\u0015ۄL\u0014'\u000fLN Z\u001egD\u001eQ\u00074\f\u0001)\u000e\u0010\u001f02\\\u0010\u0000\u0016\n\u0002+r\"k%v2T\u000bR\"\u0002rڼCO\u0005\u000f\f>%xMpcm(\u001c7\u0014QlM*\u00172\u001c\u000e\u000bm\u0017u`5\u001a#\u0000 ϫ\u00075\u0010\u0013#Xq\bAL\\b\u0004!Qu\u0005I\u0011ȏS#<3f\u00136whliJsACL\\\rX)\u0018\\Elu\u0011ڀ6yA\r@|\t\u0015`y<\u0005!'A\u000f\u0001 ϾT(V\u0016\u001f?GL+\u0012e&e&\u0013\fQT\u000eo4XB6E_N\u000eZq(\fRDw\u0004e\t\bpFp3\u0007kE$w=m\u0015'\u000f9\u0004&T0:7\u0004\bL\b9y8wn-\u0016,/u\u001cOj-t&SM\u0012Ԅ\u0007SI\u0001tلڑ\u0019k\"7Rm@K7\u001bR/\u0012b馐\u0001O\u0004תHʴ\u0000\r&aM}\u001cՋ䜢\u0014\u0006 \u0005`$\u0002%=o5ڙd\u0019PG\tMFъ[\u0013\u0013!\u000f-˓mPa\u0014Id84@@ PY\r\u0002\nD\u001b\u0012:\\\u001bH5W`\u0004**8ɴTMѩ\u0002mz\"ZJ0\u001e\u0014 k!\u0014UȬZ$\tM~LhX\nM\u0010X)NpQz(M\u0006Qh7,2\u0013\u0001Wsz@}5 M\tTM*&.\u0001K\b~\u0005fI=P\u0004NQ\u0015I@`\u0018$T\u0002\u0014\fJ\u0004\u0010&j\u0010 |D 3$њò&&rF4/PU\u0001b2\u0003:a\u001eG!\u001eGjA1-\nH\u0019S&\u001d/\u001b\u0000%\u00103\u0003uE[(j)\u001e\u0003\u0002@\b2(%l-d\u0010aYN\u0003$H-c`uhCkx)ix\u0011B!N\u001b\r\u001awRUE5s\u0018\u001fKI\u0002$\u0004@ \u0012l:PU\u0002(!P/\u0011\u001228\u0015\f0Y \u0007s;cё`Dd\u0002hF\b\u0010\u0016\u0003Z%#c\u001d[\nZ|ۖش\u0010h\big\u000b>;\u0005\u001aW!}\u0003\u0003!\u0003aR\u000e)ge\u00018\u0007>Il\u00065\u0001\u0006'F\u0018db\u001f@\ryLK\u001b\tA&̨̈pp~5h\u0005\u0000o$6;RZb<6m` Ut]\u0018[\u000b\u0014-Q\u0017fm\u0013\u0018\u001a6$F\u0001*\u000f\u0002\u0010m:\u0004h#\u0018I'\u001f_P\u0019 y3C\u0003#xsKkQ\u00036J\\k+9}\u0011,)w\u0007\u0000p-\u000f^:^`\u0000L\u000eKz\u0016\u0005\u000egAt\u0007\u0001\u0019\t%#\u00043c\u0018r`\u0015‰\u0018\u0016\u0014\u0007'81B\u0019ЌHm\u001a\u0012EN.\u0001x\u0005m2\u000b :Ŵgge\u00020V&\u00169AeU;0\n?I\">+ߊ\u0004\nZ)\f\u0015@\"[ D2\u0018\u000f\u0003t\u0012\u0010s\u000bߨ\u0004֓\u0019R]4,\u0012[H^gt<\u0007@KG\u000b\u0016'k\u0006&\u0003\u0006%-m\bIԢ3=\u001cZ\u0004|:3\tU\u0016)0\u0014\u0017룙A\u0018i\u001b\n\u0013B Hꦥl&B\u0011\u0015'%LϠ\u0013t\u0013Tቀ[\u0013\u001b:i\fE\u0013\fl\u0011u\u0002't\u0019\r\u0005\\Ué$nlr\u001a\u001e\u0000Ӎ\u001aeBtARq\f肯,h$ߜ-\u0015\u0006!ECT}\u0017ҥ\u0015NNq'i]9hJ^\u0015\u0002r5[Ĵ܉\u0017֐B\u0006ـGӹIPM(Dh\"a'R\bZjV\\,>˼TO\bJ\u0015G\u0001\u0012Ϩ5=P{\u001aKbpb\u0004\u0002\u0001aa3\u0000`n9C\u001e+m&.\t)<\t0\r@:Rj8\u001cXk]^BlXIdwm\u001f363q\\\b\u0012b$\u0018\u0018Id\u0016\u001d\u0003\u000fɋc\u0018\u001fNMT6׈g3GOnx@-\u0011\u0013XftRKi$z (aIt^ɶ[aj\u001e%\"\u001far_dE\f\u000fng>\u000b+k|\u0006wa\u0000.\u001cku(-J~\u001e\u000b\u0019\u0013\nhDC\u00171\\H*h}r\u0019\\*\u0014\u0001,LL\u0006N].=;SI\u001bKs\u000f=hq\u0006\nL\u0001/Y8\u000b\r\u000e\fHD/\u0010\tW\u00149\u0012S\"t|Ʀ\u0006*`⋻-\u0017l\u0015ъpHk;3Xzj\u00069$~S\u0016?[oA$+,?\u001d\u000b>[d h(xB\u001duVU:<]\u0018mQ)*,KE^\u0011\u00168v.C^>|F('\u001fhkU\u0013d\u0004\nkX\u0019\u0006&>\u0003H&\u001dG>_EiJtvWP7hQNj\u0000=\"\t~\bYN\u0017ˢQӅo+M\u0018(\u0004\u0001WG9\u0014~Pl\u000edvϺVYG_\u0015{*dެ$K34\u0002y(;Y\bZN\u0016xE@n,܋`w-s2\u001a/\u001dG\u0016\u001a\bg\u0004\u001f?/3}Ϥ{\u00123KN\u001b\btہ@\\w\u0018&\u0016pJ\u0019_\u0013M\u0012!Dj;o\u001d{}\\\r|?\u0014O\u00193́|\u001dq%wh\u000e\u001b]\u0003b\u0003V\u0003\u0016޷\u001d_\u001c3\u0018$WĘ4*ha`ˌ_L5\u001fk\u0006`8;\u001dʖ?8\u001dA\u0017G\u000e}\u0000\u001dq\u001f`=.}v@{\"[\u00149\n\t,@.\u001b_\u0000掯}Ely}fb8{\u000fa\u0006M>d/Î>k>\u0006D}_a|\u001f\u0003\u001c!D\f|vU=Ԗqx\u0016<\\>.\u0017m\b\u0002?q]\u001c}\bλc9fDC&yM{\u0004$\u0013}#$Gu8Y\u0007\u0005z_0ICU(yܔ)\b\u0003vࣂB}\f,ӷR:JO(@FZ\u001d.Aa\u0002EG h#(E$ѩ\u0019W.>[\u0001D\u0000|XjC\u0019g\u0014\u0003\u001b\u0000+\u0007Rm\u001a4*H8 T\u0012Tz~g~ډc\u00019f]%֦DM;l볎(F(TD/\u0000(0F\b\u0014\u0004_\u0018x!\u0014\t\u0018\u0005s]\u0018\u0011c#/2\u0016\u000fDNaV\neD \u0007o}yx=IP\u001caI$U>\u0000\u0005R\u000eB\u000e3\u001f\u0007V'\u0010$\u0013v1\u0018\u0015\u0018{$U;a#n\u0004.%\u00009\u0013zTlV<¼.\u000bA\u001c;\b1\b+\r6oP\f-j\u0000Z}\u0002\\^|RR\u0010J}C0 \u0013\fDYXD'ih\u0014Z\u0014[(-\u000fCO\u0004\t\u0003t-F@Z$\u0011K\"l24\u0007/vB\u0001`8BA\u001a'ȯPǣa#PVsî)\u001cc\u0014\u0000YBpQC-|`\u0006j<;\u0001Ah\u001b@7\u0003IZOO\u0013\u001c!\u000e\u000e\u0006:\u0017J\fX.MS\u0005i\u0002P\u00034EJD^,\f/lG\u0001BX*\t\u001d\u0014\u0015\u0011\u00100Zdaڰ\u001e|\f:T|qȸ\\k`%\u0017~\u0015H֩p\u0018\u00021G\n\u0005E\u000b\u001a\u0014V4J-8C\rp\u00048j\u001d\tTc8`g\u000f)D^P|\u0005#UR\u0004IS\u0011J\u0017\u0001B~X#~I\u0005~\u000b\u001d|־>\u0017ŋ\nAūAl\b5@\u001b($\\l%+f)?9_6)QH\u0004~@„W!\f/pHс}0`9\u00141HqN\u0015>ÄcQ(bY6\b\u0012D\u001e\u00014^СЌZ\u0004(\u0018m\n\u0017{4\u0003᠄Ā$\u0007YM\u0010a.EKٴ7&\u0011 L\u0004s/)94u\"\u0000^9\u001d\bw~|IB,\u001cB\u0015\u0012AV<\u0013Sly\u000e.gz\u0015]r\u0003oU1/\u0000k`d\u0014ʼҰi4N\u0014<(G\u000eDƁ$\n-&(\re㣾-.o@(!D\u001a{υ.*?\u0010:8\u0018!?\u0005x%tVuC#-t\u00118&#\f\u00192\u001f\n6Yr9\u0000:}\u0016p+<ۣj%8@\u000b\u0001\u0005\u0011iZ\rW7-\u0014h4oA\u001d{K\u001b~(gVIׇcU+\fLb\u0003pdPʼnh']AD\u001aMMH\u001eD\u0011i3\u001a(-2n\u0016Q\u0016\u0006\u0016B~\u0010e\f|ֶUZ8+bG^\u0016ĔGZ\u000f.}\u0016;*\u001f9Bj7\u001f\tb\u001d\n8h.\r\u0016 \f\u0019D\u001fj%T\r\t[z\u0007EvT\u0019Bpz4DVL\u001a\u0005ͩ+u;)\u00177w\u0017$\n-b߸xį*\u0017.~\u0010lGO_c,wa'`g3\b$g\u000b],u\u001fuz\"J*VJĖ2+\u0005~.\u0019ҒN\u0015wt\rԵ\u0002c3ur΄_1_\u0013\u00118\u0010>\u000fwPS\u0019\u0013~3\u0002d\u001f50!rzQH\u0013Re\u0014%>\u0003Df\t\u0016g\\I\\xv\u0012\u0016#/\n\rT1\u0018Ÿ(E7N-&\u0007?~\u0010\u0019\f}T'||!Y%M\u000eL\u001f\n\"ﰩB2␾\u0001e\t\f@(vZzAlP3V\u001dQ\u0002\u0017$'M\n\u0006\u0015O2g\u0019Bn\u0013 \u000ba\u0004t?E\u0004o$\u0002\u001eQٖ8\u0011)\"_N\u001aOÜ.a7\b}\u0006|\u001f\u001d\u0015ՒH}_D0?9o\u0000\u001f>B-\u000f\u0016\u000f)\u0019eW!}3\u0013^=\u0018\u0005Yq:C\b,)^c\u000f\u0017m7H\u001f)W}\u0001\u000eͅ\u0010\fKr\u0002\u000b\n=\u0004;a\u000e\u000f$\u0001G\u000fk )Ly\u0006ߧ\u000b)|,2\u0011\u001a\nE\r\u0006e[\u0018@7=E1&%Q\u001a\u0000E:\u0000\u0002\u0015ʬZg\u0001ѦA\n\bGlq?-2tTp؍c3煀\u0014:*a߁B4Y\u001ax\u0012u@\u0012\tTݬZ\u0010C\u0005\u0005>{r\u0010w\u0000ѱDB#t3]\\׻]AC\u0000\u000b 8)y3G7Z%R'XdA|\"6s\u000b\u0010/\u0007\u0004m}\fXK$w@&p Ɉ\u0000\u0015<@0q\b!¬m\u0010i-MlډŸ\u000bN:>3\u0011l4\u000b\u000e4\"bt4˓f\u001c,\u0001сt\u001f$dZ\u0015T@g\u0000ciKٸmشw]S]օ풫RY\u0019R\u00142&\u0011\u001e.Qy\u001bO\u0013*CZ=~'H>3V\u0005\u0013E\u0015Qb\u0012Ugug؝ZFU\\Ofa\u001eY\u0002vu\u0002Z\u0013\tq?Nf(0|X$ -P #\u0010d%-\u0013S\tPGD\b\b\b&k̀1*Wn.4%qp=\u001f\u0002ZnM~\u001d\rh\t%;,XU\u001b\u0010\b\u0005\u001aRne(x4C\u001d0\u0010\u0011\u00033LA]\u001e\u0013L,*-rx\u0014l8s~\\0Am\u0010z\u0006g*ZRZ?fr\u0019E3 vZ]8r9\u0013J)h\u001aBb\u0005U\u0005\u001eC \n!l\u0013%\feј'\u0010\u0019ރU|R\u000e'\u001dΚDM\b/\fX58u\r\u001fo\u00006ӁI>+\u0013]&/m+7~i\u000f\u00025oծ\u0014:0\u00161t\u0001xqD<:*\u0000\u0018\u0016Xg\u0007-i=\u001c\b(\u0012\u0007Œ\u0012P܂(IO]BnY\u0007_;jR>[\u0019a\u001bqU(n;\\\u0012J\n[)7\rSXA\u0007\u0006\u0016\u0006\u0001K-.\u0003NԨ\u001b\u0018P\u0013H*ԋ23.\u001d\u0005\u001e)%\"̋\u00048\u000bǢL*7\u0004YW\u0019\u0007BX \u001c\u0006GR\u001a\u000faYv\u0001\u0017/\u00148m6Zy!Ʀp!\u00185KϙT\\\u0018\u00053B\"BP?\u00034rbJD\n1LUp߽X\u0015\t?[a[A~BнC͞U8\b<\u001f\u0013\u001a\u001aA\u00169 A\u000e3{QOf\u001b(\u001b[0{Ч\\8nFDzc\u0006[ r\u001b\\Hr\tS~\u0016q\bK}\u0002\u001c_\u0005[w\fAPA1\u0018;``\rw+\nr2-N=\u0007%}.\u001cV$ā&\u0018P\u0012\b4Q\\\u0007C\u0014=x%r>#%\nY\u0017iΘ>\f?\u0010ER^5\u0012d1\u0002\u0014\n*ضJtٖ\u0013\"1,\u0000\u000b\u0019-#\u0004\u0003\b\nVҗJ\u000e.#O(|@ްR\"dN\u000bJINKc\u0001Z/\u001b0|_/Ưy>O-X@ƁL\u0016ꏋ¤#\u0017gk\u0016\t1|h\u0001́Ӧ@dE88$QP\u0002P^\u0014͌oCح'?R\u001b\u00047+jp%\\ԕ\u000f\u0001\\/\u0003\u0012E\r\f8\u001c6\f2,#Z\u0013X\u000e\\έ!^\u0004E\u0001(_y\u0004`\u0012t\u000bUXuTorьj \u0011:sN9<\u000fk-.q,E.J\u001f\u0004\u00036`\u0018\rldmm1\r\u001b=AR\u00119\b\u0018RIs\roh`u\u0005\u0014g\u0007&gXPsܙ\u001a\"Uj̈~$\u0003lL0\u0001\u0018-OwM\fwU\\\u0013ˁ@M\u0015!T\u000e8| (\u0011ѽ}A$Bf\u0013\u0013FL\u0018S\fק\f0\u0015\\67x@\u001b\u0006I\u0013\u000b\u0002-C+r].D\u001fL!\u001e8tQ:q\\JF?%\u0016X)RΨ=FL'!\u0011(R`%q\u001c}P)\nsڕ-\u0017\u0004\b37\nżV|&GJWŁ5P-jy qF\u0001\u001aÀlXNs\u0006ײU1'2G|C*E\u001d\tbzh-PEpI\\9\u001fP\u001c)\u0014;'hEnenK\u0004\u00111\u0013e4\u001eaS\b\u0018\u000eU;q\u0007m!/1h\u0006h\u0012\"փѐ\b\u001cguJ\u000f\u0010R*+\u0016\u000fQ\u001aKr_\u0003S_'%\u001fr<\u0016H\"\bM%Cl8hS>G\"VPÐDJ\u0019)8\u0006\u0011\r\u0014UXK2-\u0018%<\u001f AAPkDwE#\r?D\u0014\b!\f\u001bUЋy\u0013\rJ9BE3Ҝ\u000b\u0002iS]\u001bL@!\u000f'T@c\u0003\nZ\u000f+qHGa\n3\u0015u0H|\f~\u0014K\u0004Qp(GZ6p\u0016 R\u0011\u001d0ҎʴqS\u0005P>|/\u0005ܰ8\u0001,\u0000j\u0015K\u001a,XOf8\u001fR\"e\u0005>|\u0002mA(zЩ\u0016F/+Sxgr\u0010<(%Ķqll\u000b\u0001\u0013Z8+ne.*\"o\r^ن<\u0001یƯz\u0010l1\\TN\u001a\u001f2\u0004a`n\"02#hPʤ2X\u0016w1J:W].\r+HhjY2\\[)\u0001\u0013A)(_Eďyğ\u0010\t?*\"\\\u000f\u0006\u000b/}J?&4`\u0011S&\u0012OA5\";\u0015V\u0000&\r\u0003\u0005xgrpoW\u000ey&'~\b\"~$~t]0\rGn\u00008.q*i,]*\u0004SpT\u0003\u0000\u001edh*'U\u0000G;LNĥx1i9\u001b[_6a%1$$H\u001f7!LK6\u0015=\u0006Rg>>:J\u001a/t\u000e#D\u001e!|Q>\\\u0002ݍ.'B\u001e\rd!\u001bN2\u0017n!\u0006\u0003*J#G$\u0003r\u0011KߖϾ\u0017u5T~qC(X\u000bbTC+\u0003pP\"6I\u001f\u0010D<\u00176\n\t#g\u0019t F\u0014l\"_[&7\u0000էͫ3>s\u0012%\u000eb\t aG$WsZ!)\u000eXW,\u001fR!/,η0Q\u00068<\u001e\u0003A(\u001f:\u000eHƚv5aH*$Gc\u00198H\nw7m28\b˷8\f\nZt\u001csg\u0005.TZ\u0003Fd}*\u0016\r\u0005/]\u0018j7I\u0003^\"\u0015)ᔅ{tXb\u0013Ȗ0B/56\u0001JfE4bDAd\u001eT\u0001:<\u001bj\u0016P0H\t\u0017W_\u00109\u001f \bũ2p[J墋/)4p\u0012\u0011v)H$\u0017I1^G\u0011WE\u0018\u0003T\u0000t QM\u0000\u000e\u0014\\spuFF+1dNVơNIgh.54H\"I`T+\f\b\u0016_'3`\u0010?8\bу\b\u001eq8bQljɒP@\rf\u0011;E\u0003Vz\u001eyJ\u0001u\u001c@S\u0012\u001dDhQNB\u0012h^xFo\\,I?\\+A2\u0000$ \u0016!\u0001Q\u0001>|p\u0014ք\u0000\n\u0014$c2_\u001d\u0019ݢ\u00047|u\u0003I$3 @h|5\u0006+\u000eB\r8e@$\u0005oUn2̟4\u000fG<#g\u000bDōWW)/p.\u0016\u001e\u0012X4rGl\u0007\u0004?Eg\u0005q39\u0013H֩F\r_9\u0007b/Cc~M\u0014dRPC\t\"wlKG+\u0006w<\f<&ga<7^\u000b֭0<\nXT\u0010M:\u0019.XMZ`ӄ\f>\u0002E\u0000Ȍ\nx\u001a\u0004O\u0000BiB\u0003FNUBg]\u0011;\n\u0011\u0001-\u0015`^\u0013~1L17@CivҜɵC\b\\'!,>\u000f!р\u0004qLUP\nxo\u0000WST\u001eYPI\u001d\u0012W\n\u0018M\u001c0$1\u0016Ϥ\u0015\u0005Q\tJB bdx\u0010\u0011jۃVbG|-X6B\u0001\u00176\u0007<1i)?\u0015z.\u001d{Ks+\u000e|)Q̥\u0018ŧX\u0019FI#1\u0017ȍ,F\u0017J\u0007\u0006\u001e x}$F0Q91Ɣ2\u0019\u0015\u001bKkDk\\6UJoˇtG4vA,\b\u0010t\u0019H-\u0016\u0004x\u000ed(s9\u001e\rtNX:\u000f\u0013<.\u0003$S( ͔\u00183r\u001fbeNM\u000b\u0006\u0002\\.Ѭ_4\u0007DQ\b%\t2A^(\u0012\u0017\n\"\u001dlh:Rh2\u0006:A\u0019ӊ眏\u000b;\u001aydٖ|*\u00113\fM\u0002\u0017?e\u0011S\b)c$-To,a6ab\u0002xT>\u000bOCKI1~B\\\u0012r1s\\WGY-]\u0011n-B\u0017?\u000fX\t\u0005R]Չ.0Ԍ!\u001cX\u0007ϧ傥\u001f{G㐣o\u001a|\u0011\tn\u001e\b\t(!ok,$f&1\u0019*[ȽI@>\"X\u001buX%eNR\u001b0PSMS\u0010+\u0001\u000b7f6ƨ\u0014\u0014\u0003?'r\u0015YH2Ɍ*Dx\u0010\u0002\u001dB\u0012)M,\u0001BE**7Gaa-8HA,5 /\nF_\nO\u0000\u001dyR0~\u000f\u0016\u0018\u001d~4|3X\u0016\u0017i$*5\u0011xGU\u001e\r҈8U]J\r\t\"\u0001\rjHغ\u001564~xKW27Ma!*~%mkE0\u0018`\u001b\u0010\t?*\u001b16-\u000es\u000b|r`\u0007A4x\f>&i\u0019DB\u0006ʄڞG\u0004zs+.Q8\u0016ބ\u0005ٱV\u0011\n&BQ\u0018!EQx\t?\u0004˨\f\u0002P0\u0003\u00103^\u0003\u0004\bh-\u0013dž\b'ƍ6\u00066%6X-OE6\u00156u\fh\u0003|\u000e%\u0012&\u0001\u0013\u001fr-0\ryx5QG&\u0012\u001csԮs\u0015*,\u0003m),(BNu\u0019!\u0002&N\u0000Zhan]\u0018\u0000jH}2:*\u000f=<0)\u0013\u000bm4\nS\u0003C\r\u0011\u000b\u0006g^WgN*P\u0006\n\u001ef]M\u0000kgT\u0006/H_5ةzeȐpO:E'}0\u0002\u0004q\u0016.l\u0014(\u0013\u0016jn@\u001cEX(| -vњIyZ!|\u0016@ʯ!J!(\u0005\f/Dehe{Sj[\u0018\u001c\u0007\u0011\u0013\u0011nr\tmfVL\\qDV\n$:\u0010\u0005ֆ\u0010R(\u0004\u0007EŇdtáY\u001e\u0010w\bt)_\u0016\f|l\u0002G+RC\u001bK[|h\u0002:x\t\b\u000e\u0006(J\u000f`1\u0012G<\u0002D\u000fkD,d\u0010G6\u0017\u0015FRdӹ\u0001ᔪU\bтS$[\u0017\"@*xuR\u00109\u001ajH^\f:^\u0018\u0012\u001dr\u0003\u0007B4\u000b-Vv)F\u000b\u000b\u0007k(DT0B5\u0011\u0011b\u001a\u0003,\u0006)\r\u0002$9x\u0015l\u0015^ބl1NS (4~\u0011Z]R0Eq\u0010'Z^m\u001009I=:\u0019\u001fE\rul\u001d:FpR\u0016̨7\u001a\u001cM,$ڏ\u0015.t&\\t5j}pJ\u0006sM\u0006#^\bq\b@G|a\u0002`\u001a\u001br8\u000fP.f5\u0018Q:S\u001a*Ӧ܏\u0013IE1V|V&N;F\u0010-;(@ӌ{\u0014ƿ؟\u0011^B\u0010+\u000e>\u0013E\u0007\u0011L0؋<\u0015\u0005'!܋^q\u000e,\u0011\u001bC\u0005\u000b#\u001ap0k\u000eR̢\u0002\u0006 p\u000bNъezH\u000f!_WMwq`>\u0007j\u0006\u001c\u0018\u0005QZ\u0014`E&\n@\u0003U< J=y\u0007Zv.\u0010moI\u0015F똧P\u000b9RJ&U\t8TloTyI\u0010\u0001?ila\u0013Ey\u0002E<\nHc!\u0002zJ\u0004\u0014VBmEЀ4\u0003\u0002\u001c$ڢ\\v\u000eQYk2r\u001ba\u001fN\u001d%)]\u0012?\u0002\u001f\u0001\u001a\u000b\u001a\u001c9\u0016\u000ea0\u0012}V( 4G\u0007\u000bj3a4*\u000b5*LNQ Jh\u0011Hp`\r\u000ecD\u0019R74\u001e\u0005-\fB~\tY\u0002u+йc\u0018\u0002e\u0018FbTH7ulJ)*h\u00126@\n\u0016K٭NAx\u001b\\`\u0010,UYk3V\u0019bp4D\tLДj!XѺ\u0010\u001e*\"0\u0019?*WӒ}\u00169U\"9SDhI\u000b\u0015(p\u0003H\"G\u0017aO>K\u0010* \u0010/WGS]5\u000e{\u000e\u0017+POg3(\n%s*\u0013JhNj!^XV`2)kB-\u0011KA\u00183wKl\"\fkGX\b(\u001diI,Ԣ1V)UaVyu0?FJuhWKb\"\u0019OI{\u000f(\u0010G\u0011CB\u0011光\u0011L-\u0000\u0004+0\u001c\u00163\u0004\bf¦\u001fp\"o\u0007\u0014W|\u0011z)f(\u0015VB\u001aᰩ(\tMA@{.\u0018\u0006Oڐ`\u0013T$U\f臖PI$k6\",{H(?Cɯ/\u0010*1\u0016]_rl\u0011 `t*\u000f\u001bQ7\u00148\u001fY\u001cba\ti7\u00183W7\"~\n\"3[j\u0004d\u0010\u0011,m=\u0002[Z|@P\u00033_y\"Nڽ2]R\u00162EiE\bV\u001cV\u00171eL\u0014jUGJYRe\fF\u0005Sd:AېH\u001dB\u0007c4R<>08G(9\u000e#[%KN5DJIT\u0015(T\u0017\u001a3U(_\u0012\u001f\u001e9o!~̂5\u0006KtR\u001bA9i7\u0003\u0014BK_:ƯхCʐ,e+񍚤\\\u0011\u0014Z\b\u00121y\u0016,.e?H-\nk>\u001f0\u0004R>\u00039]s>.cb6㓚>%\u0010}P6␫(c9|R¹DIP\u000415\u0006Z2x3\u0017\u000b)ߣY\t,jT\fgNɉ_\bsCPZrE3:\u0015HX]H6C(eH\u001cdI45&JҒH7$\u0014\u0015F'\u0019X\b8\u0001EB\u0017oJar_\r1/\nmo|\u0004\u0003\\\u0003J\b/j\\,i5Z%F\u0011\u0014S&\rEN\u0016.Q4H%޳8\u0000S\u000fP5\u000e0*6Kh4\u0018V\"I(\u001e/\bc3g>Y\trAZ)^4rCdg\u001a\u0019.QuP@S\u0012\u0017'HA2W@Ǐ\u001fd\u0001`S*+/Fk\u00178ew\u001f\"şy\u0019d+`\u0000cGYEYՅaHkG\u0013mmFbf\"/ل\u0011#\u0014\u001a\u0001m\u0001\u000f]x\b\u000bS\u001al`\u00122A\u0019Wml\u001dJSl̎_M\u000b>֠ˢ\u000e\u0018wnYr(\u0005SY\u0019'0t\bD\u001fY)Ax1y\u0002<(>[tPK\u001bGr=\u000fG\u001f\u000e`-t2|PgV0+\"\u0016\u001c}\u001d\u0016Uy@d C$\u0010k\u0007q\u0013\u0004\t\u000bge\u0016\u001ewb\u0013`$e>i\"\u001b\u001b<6VAy\fH&\fɎ%v#q\u0000t/\u0006#|F\u0006q\n\u0014Պ\u001dȊ3D\u0007$:\u0006$kC\u0014YKBFpRaaВ\u0013‡\u0005\u0010\u0006|}mﳾj\f2_WCk`\u000e\u0004c%\u00078.\u000f\\r8)B\u0000)\"\u00113x|L\"M\bcB;\u0007\u0011\t\u001b\u001eσ\u0013F>_ݸz@W\u0019\u001e{w\u001b\u000exc%E<\ḃp]:\u001c\u0012-lgx\u0015K W\u0016PmDC\"G\"\u0018\taф4L\u0001*q\bGBe`x\u0005i\u000b!Bo\fgh[\u00018t\t@|\u00002$rzQO]8n)3Lሉ:H\u000fo\u0006P\u0007p9јL\u0004FRZ25rx\\\u001c\tt,D˖SW\\Gœ>+\t\u0010\u0012J\u0014i`\u0018a\r\u0013.\u0012\u00030,1P\u001a\bAЉh麺X.Hح\u0005]ZǨ\r\u0018\f'\u000f\u0018W.Skl}$o\u0007񢦈\rMρ\u000ebk\u0018N\u0015Ϻ2AFk(I\u001f\u001cP\"\n\u00100k\u0000vP\u0002\ni\t\f'4JJWy;C)US\u0019PzD[\u00196X\u0005[u,\t\u000f\u0001\t\u001f9\u0018q\u0011\"D\u0006[`_@&cQ\u000f\u0006AU9.\u0007_\u000fP/4eƯa;4Vw|\t\"B\u000eFF\u0003…dvr\u001c\u0005EI3ʣT.s6\u0011hDKHZp\u0006\u0014hN٭yd \u0002w*M^r\f]\u00029[\u0006\u0003):J4z!2\u0013a(\u0006\tpͧ\u0014Th\u0001S\n@A~W3\u0004I_\t\u0006fp84|9\u0005GRb\u001fniA\u0016hI\u0013Ldu\nM]\u0007.\u001e\u000b$#,\u001aF5XnWSPc(?:}F)aaP@\u0015KmM\u0019]\u0006\u001f\u0001ІH\u0018hu7#fu\u0018\n5\u0012G(f1~U$%\r4\b4Swa\u0014M&\u001d\u0014\u0011iC~J[\u0016\u001a\u000br\u0017^dtL\u0005̟:tToI{1\nPuPvwbH|\u00010a6\u0014MEUטA*h\u0004l8Z3#\u00114@q\n\u0007q%POXf\f&)4\u001d\\Dg}V&Crq=D`?-z\u0017eg\u0016&$X\u001e\u0019\u001aG#)\u0019\u0014#Ɉ)\u0002\">郺u80>SenO\u0002E\u001e\u001d%C{F\u000f\u0002\nɰ7\nbb3u9Y[ka.)Oq!S~\u0014C&\tje՝\u001ca^Z\u0016Gra\u0019\u000enZ\rliٟ~l\u001bC\\{F\u001d\u0018eنN\u001f#^r\b\f\u001f\u0013\u0016\u0011G\u00107`\u0000\rd|\u001cgqmI\tWG\u0004\u0014y<6E:BĩE\u000eI)L\u001dI޴4#H\u0004\u0001\u0017\u000bP?bP7\u001f՗U\u001eN#\nF&h\nR>ttJ(P\u0010=,0\u0004U)C\u00059\u0012_U\u001d/\u0018(_\u001aQgo6!KsX\u001b1#\b\u00050؝H3\u001cF-\u0004#Y\u0004nM?0\u001a\u001a\u00172ݝw\u001cSE\fV\u001f&(Ŀ%s8~Fm2 \u0010\u0011\u0000@\u001a\u0013\u0016uP6\f\u0014>q6\"I@S\u0017\u0014񅯍\u0014Z~(Ak]?\u00023G\u0012ʀg>|3dK\u001f*DD6xf\u0019.)iiRL*u(@='T\nU7,XR\\'<,B•\u0013)\u001fRMX!Ŀn:\u0007\u0007\u0017Ŧش\u0013k͉wqrᄓ\u001d>օ\u0017@\u001bE\u000b}C\u0010qpD\u001f\\F1&̀ztD\u0010.E~@\f$~\u0003 Q\u001a0Y\u0014BU\u0006F^\u0019\u0014\u000b\u001c}\u0011\u000bu~\u000b8\u001f\u00072ʈ2\u0000܉)^Zǩ8˥B\u0001\u0010d-\t],_\b1:.V\u0002'R3,\u0005\f'#8>*\u000f\u000e}\u001c:&JDdFRF)\u0017%\u001erGSȫ:\u0011hd\u0010T81\u0002X\u001bHg[՝g>:\u0006w!\byfRxnzYz}:؍\raS\u0014!J'W\u0002\u001eOR\u0010@y`\nO̮,3\u0007-~L\u00143+\u0010J\u001b\u001c\u0003PMxu[;\u0011'\u0001\u0000N\u0011z=J}`\u0007#\u000fJ!p\u0014Y\u0000\r\u000eMB\u0005ٸ)\f\u001fJ6R\u00008ue>1^\u0013\u0003J\u0019Ŧ!\u0011:ϧ! \u0016˘\u001a3@\"\u0011\u001e4iqV\t8\u0004АxMVi*kA\u0016.\u001069w\u001f\u0014s\u000eh.x\u001b 3\u0011kbHB%jNwW$\u0001Pab`l\u0003Ob 1\u0018E(\rY\u0005>\u000en\\\"^dTҢ`ZJ\u0005tD \u0000HFsq\u0013k\t2_#\u0016,\\\u001d\u0014\u000f|\u000e\\iPcjW4&\u0006gZ\u001a_@LpN|\u0016\u0000^*c\u0019\u0007Oi(\u0003\"\u0004K\u0013\"\u0006 K'H\u00100U$3t\u001eqb\u001a\u0007h3D\u0004bϨ\u0017\nq18T5\to+V?b$GB#\u0012~.BDH\u0016fT^\u000f\u001f\u0014:Q? x\n\u0004\n\u0017\t\u0014\u0004\"cXD\\)\r_\u0010ƝfGu&` \tqy\u000f\tJ1\u0012ZZq?J\u00122v%@=(,\u0010bDÓ;L*>,H\u0015\u001e\u0012(\u0014_-NʈRM\u001dB\u0003(\u0015,\u0016\u0017\u000b\\ׇ\u0010;\u0006\u0001>|\u001f3TWE}ց`28P5y*NG^\tM%r\u0017G\r\"tV\u0004\u00042_:\\T\u0015\u0002ώGuE\u0007\u0014:ߐB4~A\t\u001b?S#\u001db`y\u0005%Eu\u00050Nŝ\u0006\u0000m\b\u000fRr~@c>_\u0015\"mX(`Qbz(@ĺj%71z\u0013iVr;\nDq1Z*TjN\f\u0014Xٯۚa(\u0006>l\u0002Ť\u0003ҟh\u001e\u0018Z\"q>(脮ki$\u0012*&\u001ap^9\u001dc_\f懁k`\u001e3\u0000P:@!WE\u0015Ca:>#)B\u0002ψHb3\u0012\u0018\tT4T5\u000baPʹXq'˟iƯ0hƯ~!*\r\u000eQp]\u0004F\u00173/\u0004;+\u000f2h@ʓ>\t~\u0011bCEs*\u0019\u001cimE\u0001ߦ\u0000._~\fJesk3W#\u0001fZNH\u0017\u0004u2\rPZ@Ca(\u000e\u0000fxe~\u00002֘=ʟ^LjDO\u0010&\u000fh\ft9\u0001eV\u0012A~\u0011u./\u0012ͅ\u000f\u0007e\u0010C>z7∑L)#P\u0018TW\u0005bu+m\u0018>10\u001fF\u0019>\u001b\rͦt[J\u0000m\u001e\u0010b~<\u001c\u0004q\"p\u0018ڜBR\u0006\u00120p\u0006rW8c1\u0002e\"lsj~]\\\u0003.K\u000bc\n3g>|3BJg&V6\u001e\u001dy|>\\I\u0006ӆFH4AgY\u001fm&4\u0013E\u0002\u001bS\u0012\u001c`-\u0012w\tR0-)^P~\\ Pǟ(\r\u000fLq\u0016B\"\u000bUC\\i\u0003{+70Y8\u001fp\u0012\u0011Ű\\5GS\u0016a!ʆ\u0010\u0006'K$њ\u000f%\u001e\u00161:.u~7)u~1.Uy]@ I\u0019H\u001f\u0018c\u0010x;€Y1\u001a\u0018\u001dw\u0019\"1.ږ\u0016A7\u0010A=>\u000b3ycd \u0015\u0006\u001cQ\u001dRfR:N,\u00031}\u0002 el\n1\u001cӸ\bk\u0000=\u0012'\u00143n\u0005ԶnVy-K)\u0002g\u0001\"Z\u001aBN\u0015\f$!\u0002Ŋd\u0014'A\u0015GaR\u001aRA \u0018DÈ1*h\u0017xXi\bvYu .T&-\r^\u0003>\u0013A\u001f78\u0010\u0011\u0012h%Z+Z\rhܙѪ'r57r9z\n+>oOu,jIB\t\u0010-Κ1\u0014gAb\u0005\u0007H?R*g00b;lF\u0002\u0012aNH\tsN2vyE\u0012\u001dOFIE\u0011\u0018W/M\u00141'V\u0013~P~i\u0006\u00034\u0018=*:dc\r4m3d.\u001eedQC\u0010D\u001asӢ,\u0016l3$E\u0001wŠk+ϼ\u001d^\u0012\\gSc#a B8F\u0004\u0003IOx*/S;܂\u0002Cc<8\u0016t:\n\u0005C2u\u001a\u0007n8j\u0005\u000e?GN`ԡ\u0015XhS\u0006=2P\u001a*K-<\u00061Q\u001aC\rL\u0012\u0000<\u001a\u0003\u0018oUV˕<\u0005$7J]w)_xw\u0015q\u0005;icuA\u000e\n(\n\u0004\u0005\r\b\u0017AMP@#vMFU\u0003\u0013V]4'(2\u001b >kBAF\f\u001bF?\u00142ee\u0004#JRF2\u0011K$Zm\bmEjP{6\u001c|k}oOB~]T󛮅O!\u0019:I\u0019&&\u0015'gS8\u001eGm\u0001})sr\u0000\u0005#ȸVj;\u0004(w>*MIR&/H\"-L\f2hrRʉD-HȬ\u001b- \u001fKT,藘P|\t0󚄆j \u0013;a8\u001a\nڕ\u0013qc\u00066@\u001a\u0015,o\u001cWtLސ#tzlH5,X\u001e޼:\u00109C\u0016?lt?:D\f\u0004}v\u0011Zu\u0001\\\\linN\u00061\u0018T\u0002,ȣ%C\bEJ\u001cVyUe{~;1\u0018ȩ`\fD:\u0003iP`\u00020ܩ`t!\u0019\u001fz \u0004ǎ\rj;\u0015\u000b0J\u001d\u0014\u0019\u0002\tL\r0\"xu\u0012\fF>kuVY(5Vz\u000f:\u000f8!8\u0017Z;r|iV\u0002T3&\u0010\\_P\u0003TTci\u0000~YK\u0015C}f bK:o\u001d9\"#7!#F\u0011)ż!'\u0012\t0\u0002Њ\u0005\nF\u001fB.\u001cjl)G1\u0011-P\u0006R9\u001b\u0017_\u001d\u0013\u0001\u0006p\u0000\u0004g$3@LU\u0018\u001fO\u0000_Ǫ*~\u001dş\tLe'呬GaN,dh\rcПD\\@,\u0019\u0000\u0005 \u0016\u0007!\u0004+>4^hx#M~\u0000\fgy2\tfg@#oرJTѼ\u0005S)[|}̚3bR;wF\";s#\u0001\u0001!P]=!\u0018t\u0016F\bHV\u00179\u0014\u0006tzd:\u0014LR\f>\u0004t\tu<\u001b:3Ҕtg\u0014!:\u0013gR$lY\u0001M\u0004.\u000bȔw\u001bч\u001b1#֤*\f3eh\u0005|HPtB\u001ar\u00111>e*P\u0003RZ$0J\u0000D\u0005e\u001bIՀ\u0019(\u0012m\u0007V\u0006\u0015t`VsV\u0010lK1m8\u0005-RTJ_\u0013Xgl\u0003Klm?\u0004X\\F9\u001a\u001bBZ@\t5\u0012AL\"E:YfԻc\u0010W|H8s)\u0001Ae\u001a\u0003\u0016i:xJժhۍ\u001cjr\u001d\u0010`j#tUjtht\u000b\u001f'\u0017X&\u0007)}.\u0010u8\u000b\nE(\u001c6'\u0017 [*\u0016\u0019\u0015GdV\u000ezK/\u0012䰤e{#\u0006\u0004\u0007NX\u001a󆯐\u0013|\f>9dB%t}\u001d~-/X\u000fw'\u000b\u0003\u0016\"/\f\u0019J\u0015EpiYu\bXeN6ղ9%Y+\u00115<-|\u0007Ud}Y\u0019F\u001b}\u001f\"S\u001bgn6Z=bۄsi\u0010\u0005k;]-' $`>3U}^o+Hp\u0017}nbh\u001f\u0012'l,]1?&f\u0006aOPھ\u0000@>ZQhgw*F\\X\u0018@\fEC\u001d\tˡ}\u0003~оءh3(OU/ZF\u001aF\u0012q}#\u0005\u000ed\u001e\u000fkдƩ}R~;pl_zit?m$\u001e:y\\2dj?01MC<])\";>\u000e \u00128F_T\u001f+Ul~NS!\u001e_\u001e>ؾqlgcmXn_\u0015]H%&\u0005%L\n;k\b\u000f\u0002|\u0005\u0004\u0007\u0001~1|\u0000g\u0000\u0001\u0004\u001d\tk\u0004\u0011\u000eX8\u0005\\;\u001f}ړk_G\u0014>׾Qhd|\u000bUtV\"D+/\u0002\u001e\\\u0003Ak\u00048L7L\u000foA`fĽP\u000bc\u0002K\u0019C9H\u00174]54\u001084\bb]b3\u000f\u0004MO\u000eƤ\u001fI-A\u001apꊼ0\u0000\u0006\tp\u0014*\u0018\f\u00052y\u001c\"d.?\u001dd8eH7׋\u0016-y*\u0007\u0006TQ\u001aN ~KǐǾĒkq\u001c\t3b+\u0001e6\rD\u0004NrE yAS\u00005T6[vp\u000fgwXo&.XE0`A\u000e$\u00107T+hC\u001f&IӹX>ʨ\u0019Lxw%mS\u0005*j܂\u0012\t`Iı?lڐƦ\u000b$@HA|\u0017PCU֭HK)yf]]|&\u0019؎{=2I \u0016L,\t+eL3\"\u001a\u001bA7\u0000rB T!T\u0010\th\u0001caCc`[!Lu\u0011\u0002\t#o) P\u00120\u001fP՚Z\u0011\u0017lQrJJhbc\u0013\u0018\fRb!sʟD9;n@}\u0016!S\rzh4p9p\u0002\u0000F.QD\t\"8\u0015\u0016SCIa\u001f!\u0005*\\U(\r\u0005bZ\u0005C\u0002\u0005j\fv%\u0002BHj\u0000l\u0001c\u0011\u0013\u0012u\u001fuZuʲBW\u000bAD\u0001̀\u0017VO\u0010\u001a<\u0010'\u0000M>(\f9\u0016Dk\nsWx\b1\u0015\u0016yف\u001dG~HZ1dh,j|\u0015\n>1\fQ}\u0006z< *QCTiCTӂ\u0005QW^L\n:OC0QP\u0016\u0004aN\u0010XqXOv\u0007\u0012\"˲Ʌj\u001dp!*\u0004`K\u001aH(ϸM\t\u001e\u0006AN Sox=\u0005#\u0001\u00044*Bҧۊ\u00013)\u0006\u0006\u001aN\u001b,^\u0010S\fl\u0011|Fhm]ܗ(9\u001bs\u0015?u.b22m|XW\tڑDD8\u0002\n\u000b\u0001\u0011`*.L\u0012\u001bR3ڐGrn34K\u0013( R8\u00009K\u001cBA9\u0010:W>\u0010T\u0007XmړY)gj\r3r\t \u0007i8S\u0004#@\u0003,֊BE'\"\u000bwax@\u0001\u001ey\u000frr݈\u0006\u0007LAV3\u0006=ތe\u001a\b\u0007\tWY\u0016Yg!H\bg/*pe\u0013Qv}+:Q\u001e&hkA;( `Ȱaw\b\u0006A5}b\u0002p2N\u000bh5nDx\u0015x\bU\n\u0005>\u0013I\u0004Sbsr\u0013T\u001a:(\r|\u001bі0J\u0010iR*(8YȨʈ\u0018KAT=g\u001c\u0005\u000b\n\r>MΡY[x*\t\u0014AAc\u0011U\u0011\u00195\u0000\u001d}.6\u001d1-XӉJ\u0011X^\u001aœ\u0002ܠ\u0004W\u001anP\u001eyil\b\u000e\u001f\u0012(Ũ…A\u0001wzI\u0001\rӽ\u001d+ \u0016\u0002\u001f@j@ъ\u001e\u0015{0a\u0019\b)+g>-\u0011\u00184IV\u0012ו\u001cLaR\u0014o\u0006\u001a\u0010Z{\b\u0015P#~\n\u001bIe#\u0011\u0014\u0013 \u001c}_\b?btz]8esX@\u0015~\u001dF\u0002NIA9bDg\"O\u000b!\r1V\u0011\b\u0004Na|\u000b\u0002>jR\u0002(I\u0005\u0018m]%cx4\u000e\"YA\u0017\u001b\u0011S^ZO(%kB\u001f=fJ\u0004U4\u00040\u000e HrA\u0018\u000bQ\u0016̉[D^gX\u0014NF8ѪRcX\u0010+q3\tM\\4Ѳh4\b$+`;B*\u0012\u0015\u0002'J\u0014#\u0012\u0007\\Fﳏ,) YRIo\u0011\u001c2T`\u0004HI\u0012S%P\u0010f)6\nfcV\u0005k<1qK\u0019!XjBpbX\u0004\u0001NE\u0012@A\u0014\u0018\u0019ȁ\u0004V)~QªP8bb|l;(v\u0001\u001aShC\u0003#\u0011k\u0002\u0006)^}\u0004]\u0016M\b\u000fFIKN^\u0011U9-)Wl\u000eT\u0015(f\u0001\u0005Pr3[Q\u000b\u0006\u000bB}>C\u000b\u0010\u0016\u001a&\u000e-4F#\u000bX\u000bqqj#\u0018/LÞ.`=|&}3\u0018ȍY\u0019xw4;4ڊ@\u0001X\u0013b|\u0001ob<\u0013dȒ('Mg\u00158E ᯄ\u0006e+wgr\u0014\u001c\b\u001e$T;0?7\n6B\u00117rԠvJ.\b:7DLJ\u0005%\u0011\u000b\n}\u0015\u000f\u0003[1V^*KZ\u0010|\u001aiaѾ\u000faFHyR\u00072oP\u0000Lő{Nl)\u0000\u0011\u0007\ni\u001b2\u0012f\u0004ܐμA!>S\fLGy)\u0010\u0000!h\u0012hX6$CBi4+\u0014\bl+\u000bPU'\u0014=QfQt6 ؝U^\u0002\u001bJDRm)#[(\u0015~\u001c\u0018'\u0013uT:E\u000e\u0014\u0012\u0015lIBe1G:*Ղ,?\u000fUHOR?\u0006I#tV\t3\f5fg\u000bD\u0005G\fC\u00142\bvK긯P8\u001aV\u0013\nGꀅͿ\u0006虍j\u001578Rs\u001aQq%U']Df[P\u001e\u001e\u000fq\u000fl\u0000A;ӅPi\u0013\fh#r_z\u0001;O\u0011ĸ\u0013 \u0013Vl5:U\u00156^}\u0004?iaɽXźx\u0017\rl7iz~\b1yN\u0015\u00133\u000bR\u0018\u000b\u0015@\u001dR1*\u001cm3\u0016{_\bͦ\u0015E=J\u0013xsۓ_X9\f-ęk01r|y|t߯\u001d\u00196}\u001dF\u000b[\u0005@BAC\u001ba(\u0007;\u0015\u001ba6U¬F*0\u0000.A(W\"\u0018Sy+}\u000e)Pi{1?l,[H@,$I\u001bLnV%qBB\u0010tX\u0011\u0015p\u00192\f*\u0019Ӂ`[rYJ`\u00050v5\u0013\u001e\u0014U^\u001fC\u00162h'W\u0004\u0001{*\u0012\\\u0002pM_\tJŏH\"C'5jD\u0005\u00157+%Fat\u0018Z\u0019s\u0011T\f3P\u001fu\u000e\u0017+b/T2^rW\u0005=\f%\t\u0013q϶gW /+o/+\u001dVb2`\u0012\"%\u0018I˓T xL4\\X:$SN)O#\u0016\u0000\u001f\u000f}*(\u001dQ\u001bX>Drmc\u000b\f~DNp?T\u0010\"\u0013\u0019B@pwN8E*\tN]\u000eHGODטKXǔ\u000bljoD.C#)5w((\u001ao\u0013grlNG\\Q>#l35[a+kOp>n{X~?ٌ\u00022,H,ퟯy\bl\u0015\u0000m?Bm2ymQz\u0007&,\u001bE++Bge^-qc~\u0017gG\u0013ϰ/U@}\u0012nۇ\u001d,DS\u0010+buj+8\u001b\u0006\u0013|\u0001`5x]q'#AIf~\f)i\u001dX\u0017;,k\n_}T+}m&ۇov\u0007d~l?e3_\u000f\u0017}m\u0000\u0007DtYyJ/Ƽm>'3\bȽf\u00116Ry>+5tA\rPSt\u00021&\u0011Fb\u001fd)\u0012Ood=\u0016\u001bukk`Ex[S\u0004\u0015@`E\u001f\u0013]Hn\u0004rO\u0005+l\u001eҩ1ЀԀ:9\u000f\u0005~\u001f\u0018)\u0007\b\u000f!\u0004-.B[:&R|K,\u000b`34ŝX\u0013\u001cm\u0011f0eW`#8\u001fA\u00110k\u001eU\u000b,W\tEǭ\t\u000f\t\u000f;eA6\u0012\u00079ݹG\\xcK\u0014\u0002\u0011Cŝ\u0002bA\u0002N::\u0000QaV*\u0003\u0003\u0005\u000b\u0019\u0011\f\u000ffSw]ª\u0006\u0001f|\u001cpIK\u0005U\u000b\u0017\u001a\u001e\u0005HbNXJ\\26\u0005,YQ\t4uBlj,\u00149'R[C\t\u00065USqk\u0000W*RW\u0016:m\u001aFԷrf-\u0018Nr\\5Є+\u0017)32qvV\u0019H(\"ݒ/T\u0011\u0015}\u0010u\t0ޜ1Wj\n\u001b)\u0004m\u001d\u0002\u0016p\b@5!3CpJ%A\u0014\u0018\u001es~C\u0015ux'\u00183\u0011\\6ј\u0014\fW\u000f\u000e\u001b<.\u0014+F\u0001ep81QCJ5ȁSD\u0004\u0010\r2F\u000b\u0006y{\u001d \u0016\"\u0002\u0004\u0015AX\u0000?Ύ\u0000J} QA\u0003+;BLD\t\u0005Y=\u000e#\\4(%L\u0004IQ\u0011&İPI\u0004\tQ) \u0000DP\u0016#eE\u001dY]P_nx]®e\u0010\u00169$r;[gsHpݥ\u001a>&+\u0011i38\u000e\u0005FH4$Qp,\u0002b\u0006\u0005&tΉG4)\u001clC%`rpK(!0'c2s8J\u0011|=ݠы\u00122|z+\u0015PKPY%F\u0001\u0005\u000e/L\u0012\u0002\u001c\u0010*p&<(RkEǰ?-gNX\u0004ǜ:R\u0011\u0007Es\u001c$W܍!\u0011/h\u0003?}Zf~t\u0011bTIP\"(p}%\\\u0014_a~1xɩRlP\nx:\u0015Y(@s>c9hx!Kr\u000b+p#RI;\u0011CE\u0000D*7ݧH7.\u0003\u0012H}\u0012DP\u0017J*4\u0018K\u001d\u00176%\u000f\u00031\\s\\q\u0013bķ\u0015a|fŸD$\u0012\u0019և=\u0019@\u0002^aiϕ\u000e^θ\u0000UA<\r\u0016r\u0013Zy;*q\u0018k)d\"@P&JA\u0002\u0000\u0003+AҴKRg\u0006J%~ô><&X\u001c\u0017\u000bRY]\u0011pqz\u0010tF\u001bl_byɓ0Sg\u0005W[\u0004\b \nsTf\r\u0017{\u0014=YKש6HgM\u001a\u0000glӫ\u001d\u0011]\u0005hPFoo\u0011Ϻ\u0011Ug0O\u0015\u001b}B\u0005\u001aٰC!\u0011.\u0013TL4;(\u0011cIDܗ2\t\u0006\u0011UR\u000eO\nP\u0001V>Kb\u0017\u0016hy\u0000~B\u0005W\u0010\u001f\u000fq2u\n\u000f.@1L\u0001=\t\u0011\u000fwTO2J݇RI\u0013$4Q]w\u000fU 3P85\\k*h/\u0017\"rWn4[\b\u0006Px\u0000\f_\u0003)j9'wKA3r߆=q2%a\u001fV?\u0014/qo\ntǠH/\u0010,nB(/\u0014ܿ\u001e3E\u0004\\0XGz}\nWmOweNj߾\b}\u0013u8]Ri\u001f\u0013(~B?V\u001e/Hg?Tog\u001d\u001b9\u000f@Ȝ+sS3<\u00037.ay\u0012@W~\u001d\u000eޔgy\u0002Q\u00101\u001dl\u0011IJ\u0019J\u0004GQ\f\u000ex\n|)i<\u0005\u00054$\u0005\u001b6W 1\u0018h\tNJ}*6ꂫ\u001cu2}\u0002gg%l=\u001bAf6XZFϜ$ \u0013zاC7\u0002iB\u0005[!\u0002eʄ9X5]wNV\u0006\bo\\EK\u001c0\u00102h\u0010p=vGe3}1\r\u0011L,\r\u0013˨\f \u00049\"P\u0004\u0002\rXn\r\u000e\u0000P\u0002;>\u0006\u0013dDt Jb>FjQqU\u00008\u0011o\u001eM$o \u00034HsZ@\u0016eD\u0004鳋A\u0000<ϱO\u0013\u00102_T\u0015?6\u00074PkI\u001fn\r$26\u001ep3RY@J\\೬D\u0016\"ͲJuO\n\u000b^\u0018Pv1!Yb\n]֒f\u0010^Q\u0003l\u0004|\"\r\u001e\u0012:d\rF\r}\u001cy]\u001cy\"[\u0000m`\u0011\u0002[\u0007P~\u001cTQJH94c\u000exoa\u0002ǮnڰT\n>#\u000f \u0018\bV\b\u0007(Pk\u0010\u0000e#ҟ`xEC-d\u0004\u000eqʠIC@\u0016\"NJ5#\tS\u0012ŧ?\u0010}\u0004ho4\u0006>{IxNKqt\u0010\t\u000e\u000fK\u001a\u001b.%X၅\nZ\b$.8\u0002)\u0002Zҷ\u0002ɨ9\f\u00158\u0014JH\u00131\u0000]\u001etO\u001e$v4X\u0017.\u0005aY\fV\u0000\fZ(j|nB͆\u0015SIp@N\u000e\u0006w2]K1QԂbx\u0005y0$>\u0011\u001d@ر#41x6v%\u001d+\u001fk{\nqIQ(\u0002iX\b~-D\f\u0000\u0018a\u0000\u0017\u0000kxB,nLcʂ %\n)^m\u0011\u0007\\n\u0010>Eߚ \u0002N\u001a\u0018N+<҈\u0015$6q\u000059UH)16_\u0012\u0003\u0002qNCgT\u0018I/;\u0005\tSp\u000eN\u001c4p\u0000hϫ\u0011Ma1;`4a\u0000b\u0013X8w\b*\u0015ʣ1`\f\u0012\u001an\u001f6AG.!aP@z\\CHjhҞt6PV!1\u0012}dk`\n\u0016Z\u0011)(ac^\u001dp|:\u0004s`Ћh_#̕Ⴝ*:r]bPAT8\rd\u0002OvH8\t\tG[1Q\u001c+CmRʴ\u0012l6R\n>\u0003Щ1\u0001?p{\rg_YI@|k\u0000M,8\fq5Q'\u0004܊\u0010\u0013\u0013\u0017[N\u00021`mI|GŰ %ZT\u0016UB}\"}ؐN\u001e5:BK[\u0017\u0005\u00046\u0006~\n\u0003\u0006f~\u0002W\u0003\u0000̤F\u001b&j\u0011H]*IB4R\u0002L!4\tOk6\u0006\u0016u\u001021IA!1\bR'\u0002\u0002\u001bIu\u0000\u0014h<7V]_j񭏼\u00059\u000fnw[\n\u001dY޺Ov\u00024%M?\u0006F\u00126&\u001d4g%\u0019\u0004,G㉹8\u0013<\\^\u000f B\u0010{o\u0014!62Iw%'m\u0005\tS8\u0007X\rʘ(\u0011#'EY\u0006\u0007\u0000ޗg\u0017M\u0010\u0019zf\u0015f\u0012L\u0016\u000e\u0001cuؘ)CZxXfp\u0010]*m(\u001eT\u0006j\u001e+AA@jY$@t\u0000\rĕ)|3Jx\u000bX+{V\u0006\r`?\u000f\u0004\u0004\f\u0000\u001d\t1\"&9jԪ\u0004\u0014\u00108F(\u0005ks\u001b/٩\u0007ۨ:]Y\u0010/X5Zn@E]fS|3Q\u0006/p\u0003\u0000_\u0003o\n\r}Œ\n|\u0016s \u0014H\u001e:|\u0002T\u00032\n\u0016\"\u001d~ei\u0006\u0012r\u001d0t\u000b5XP5FtQ$հh\u001aCjci*}IF}\u000fsN9|?恿_\u0002A?Oܗa\u000baQ7\u0014*XF9\u000244\u0014vT,H\u0017V'n\u001c͈\u000f\tz?S6??\u0012g\u0010\f.vJh*G\u0011SͽhCmј#7-bS\u00075}j}f\u001cOh\u0017D}f,\u0017\u001b\u0013\u0005R,xau?Ñݏ\u001e\u0019kptY%R`j\u001dY$U}Yd^\u0010\u0005\u0012}>p\u00134Z?ah{\r1\u0011#ۊ}\u0001\u0017Ht\u0016S>\nx?\u00043꾈\u0011YU/RT[\tcb<\f\u0011ab\u001d.H\u0011 \u000eOmZ:X>\u0007_\u0019e7X\u0013\u001f<\"\t\u0015vxtt)u#*Q\u001fjI\u0019\"V#8ЃJ0!'L\u0010\u0010\u0013\u0005dIs1(_@b(/0)\nր\b\u0001ӬTgg\u001f\u0005Aˍ\bı$\u0010b~>.p&Մ]\f_B6,\rA(gcA\u0005Q׺4\fs<\"M\u001f\"FƤ'<\u000e=x\u001e\nP\u0001&ngʁD`w\u001e\u0011\u0001Zxa\foօc/L\u0012\bh\u0015h\u00177\"ajD/\u0004I\u0005$(G\u0004)uI1fhӖ0(g晠UM\u0004j\b`T\u0004\n\u0016m\u0016\u001cw4u(\u0013^з\b\u0018\ffT\te\u001bB\u0018\fm4\u001dAKK\u001bsaTrE;g4w:yg2Qa1%~!bjH`q\u001dHB\u000eV\u001c|\u000e18}\u0016̄\u00045pP\u0012+*/<0\u0019TX2/\u0018[\u0005;8i\u001c (\u0007'\u0013(x>`])R\u000eP\u0015H^]KR$c* \"hsPqV\u00127bl:\r;1A 1!W+1C@ ׄ륱k\u0015cӝ\u001cK\r+qcz}F2x\u0010awr-q\ta\"\fEj\u000ep#VhK\\qa\bbY\fd0\u001c\u0000\u0000\u001b,o\u00145\u0011P\u00059pV‹9+c9\b`\u00150Q%<,m(WR?f\u001a/K6x\u0013\u0002\u0012Hi\u0010w\u00064a2\u001f\u001c\u0002(փB>\u0013M\u0013\u0001j[y\u0019]fW\u0014\u0012`@\u0012V'e\t?\brvi1Zn\u00186x\u0010\u0004\u0006\n%Qi\"\u000b#q0n\"5B\u0005)M\f\u0003;8\u0002\u0012Ӥ1\u000f+x0e\u001e\u000b90/\"t?\u0001\u0015Ҕ鼑;e\u0006\u0002HFByFRnz*\u0002\u0013QZ\u000ek\"q\u000f&\t0X$Ck{\u0007\u0001D>\u00021k4p0|HsHh>\u0013M\u0000W$M\u0000\u0000<ڇ\rR^$\u001ap\u000f'$)\u001e>^\r_Tm!=\u001e\u000ej\nQ@6 Z\u000f'uCAuwRs\u001cKc2#gO%J\u0010rJN&TA\u0001L\u0017JM#;\u000bA>\u000e3H4P\t\fOV\\\u000b\u0005 <9(\u0014q\fSN>o\u0004\u0013\u0007F4 |Ƃ \u00178W\u0004\u0000q'21\u0018q\u001b}4\u000f 3LbB]:[\u0015\u001a\u0014\u001c\t\u0003{\u000eIɜ/\u0014\u001c\u001fQ\u000bae8\u0010\r|\u0011$<_qaa5ATH\u0006!\u0019i,\u0000yk%AI \u0017f\u00131B\u0000it^*՜1O\u0005oE\b.ġ\t]B*P\u0002A-PoV+u®^v?9b_e\f\ngfSE\bAӉ\ny5ȋ-trQ9rp3墶whA\u001f\u0006\b^~.\u0016\u0000g,FR\u0017\u0012i/\u0006\u000ec\u0001!\u0014\u0004\"e\u0015.u1]DŽU`r#\u0011CX\u0007R@=\u0012e\u0004d%\u0012\u0015\u0017>\u001ebxY\u0018OQ\u0019wJt\u0004ȡ\u0005ґ\u0003U9\u0004`h\"R,ޏɌϴs`\u0002\u0011L!Q)apK\u0010ʎˍ\u0007 ߁\u0014u,gY\u001c$)fq\u0016\u0011\"=ǃT\u0010d\u0003\u0001GHӵ](.\u0007\u0017i\u001dF\u0015h\u0019Z\rFY\u001f[_wN\u0002\u0010\u0002qEH %@`))8\u0012\n43By7\u0019l8\u00013b+,Zj\u0002x_P\u000bӐ\u000f\t/C#2&\u001e\u0015U%hq\bE,\u0019Vğ\u001astzg(p 8\u000b1.1K:Fl\u0015Cр\u0012u6t\r\u0011Q2&:M\u000b3.\u001d\u0001<\u0000\"ǂCZ}z\u0012\f\u0015\u0017Z#|T'\u0000Y9.\u00119\u001b/6?VH\fE!\u0011*keVkW\u001dD, \u0007q\\Z\f\fE\u0019́id8.Gaڮa5<\b \u0006\u001e\u001e\u0005DZp\nɎLŸg\u001c%\u000by\u0019 \u0018ߟ>?\u0018ߔrOP>;\u0003\u0001\u000eBZ\rMp\u0010a\u0006A\u0015N\u0006x\r\r\u0007uԩ^w&z v0\"\"\u0018x\u000e\u001b \b\u0011q\\!\u0015`\u0004\u000b{`:(\u001b4B[F\u0011~\u0013E\u0004\u0003>]v\u0007R\u0006ER\u0018CD\u0014\nAoY8d\u001et^0չ\u0016\u000fǃ{\"(S\u001ePEE3\u001cceRh4yY:=\rå\u000b_uL3Lp3Z\u001f}$cu@S\t\r/Z$\u0010\u001b?\u0005z\u0013\u0002\u0013Z}X\u001ciF>\u0013\r4/RCOL\u0017@њ\u0000L9Jmuh\u001a`$U\u0006/֧\u0016\u0000\u0001ğvs`\u0003~\u0012Ƒz\u0016Yk^\u0004ĥ4\u0000n\u0013\u0019t\u0004\u0002a ZI\bJ `4^o@0m\u0012!\u0014j+̋\u0014[E\u000eJN,|\u0000琗Ͼ\u000f+9h\u000b\u0002H\u0019\u0003\u0013D\u0005\u0006A\u0010 \u0011t>g(6wTéTrT-(7,Ub$VCRW8]n\u0002|ŴɅE-\u001b~8\u0005OJhB^ \fn/'Gxl\fB]P0O\u0012#\u0002gP\u001c+kJ\u00046(-3\u00070HpdO\\rxyb/5&~\u0004of\u0007\u0011\t\u0001?\u0016F\u0012#T}\f7$3\b\u0001(t\u0001)\\\u0006B4\u001dY\u0018u㑇b|&J~\t\u0003Ev\"6L(Hߦ?6ܿ\u000f\u0011c\u0000#_l\u000f{_\u0001]ܟWr'\u001b\u0002S\u0016U\u0017OY]F\\mYhύ+ׄ\u0010v_0\u001f_L\u0011}WMzC\u000f?\u0014\u001fLM\u0017|㢾\u001fIy\u001e J[C\u0013R->X^\u0006\u0015D\u001e\"**t)'\u0002\u001d(;>JܸojuF T3#%/\r*ߠ';M,@\u001fDՉvg^W\u0014WX\u0017\tN/\t+rH~\\޽%\rv߯i_}ԭ\u0007\u0013%t\u00016&\u0003X\u001ccU{ݷ<\\dd6fKלk&\u0014\u0003>P\u000e_\u0002\u0013>@лc/u}UD?x%\\_\u0002g2\f'}߆W8/ *\u001b\u0015\nqW5G\u0018\u00047\f\b'P\u0007\u000b\\~8\u000f+IW+\u00187>\b+\f\u001c龪o޿@D+<\u0001M\rmu?it}\">#\u001aF\u001d&(\u0010\u0001=<2\u001dd&92aL&egLM.\u0001܄O7Ġ\u0010ơ\u000e4>9*X\u0000&\u0001b0\u001b:lZ\u0006!>=QE\u0018't\u0011\\s2R<:ؘHL\u0018\u0013˹ʥr}{\u0011:Yq'اF\u0006\u001e\u0014C5FIc\rn\r\u001a\u001dc\u0003rbm3.ԆV\u00000\b<ƀG\u0003m},|sbz,L+|Q<_c=6(lc+Ytӑ+\r譁\u0003o՘Yo\u0005lU\u000e\u0002H0]o\u0005?c}m\f#\u0014^\u0015\nY\u001aMq*dC1DV\u0016\u001d܂dVCĵm\u0015'P}\u0006A h\u0015uV*ĸsn\u0006*B@&>ɈxJ\u001c;k\"epX{6\u001a\u0006Ay&@p\u0018z7[\u0017\u001eYK\u0005ڍI\"BD(8,\u0012,b@Mʁ>\u0006\"b\u001a`^Lh&#B\"r+8qIm.\u000b2`TyXD\u001f\u001cM\u0011Ӂza(c*m\u001aՉw&D%j,$PC1!\u000758l\u000e)\u0018G \u0001)oM\f֨<[q@:l0\u001aW@}\r\neIi\u0015>\u001f萇Uc\u0015!H\u001c!Xl쳺^\u0018\u00159dIī;\u001b\u0002`HI3SJN\u001b$ \u001bJ\"\u001c\u0011[\u001b\"\u0018, &<+Qo)Vz\u001dr\u0006mL.װ\u0006hxIܓ\u000e\u001aX\u0015-\u0017-XI\u0015J\u0003˱|`\u0004y\u000bI\u001e(\u00182g\u0003\u0017\u001e\u001eL3A\u001b&\r$L8}b|F1b\u0016\u0002ʰ\u0010\n8)UZh(t=RP0Fj\u0013~Q.|*זY޵%yn3SF:cZP\"\u000fC\u0001\u0010\u00075\b3t$—=qk\u001a\f<<~B\u0002lAтY:OD3\u0017DP@R\u001f.Q\"H_Δnwq?\u001e\u0018@HB\nI\u0001`0q}\u0003Ɖ;h¥eQ\u0005\b-\u0019\u0014W`(\u00000!d\\\u0012gM ʢ\u001eYmMGKnYT&\u0014\u000e݁\u0004\u0010\\?\u001c3>a\u0016Kٗg\r\t\u0003J\n`\u001f\u000eP+ِw\u0018aD\fX\u001d/f\u001f\u0016\u0006\u000b\u0017+Tɇr*?\u000e\u000eS\u0019D\u0005V^*&G[cZhB\u0007Qc5'Pc]+-gïw\u0002}FH\r\u0002E\u0000\u0001ۇ9\u0003I=u\u000eoAH8\u0005YUL0On{u\flU\rQ5\u001cDrf\u0004R\u001f\u0014$HC\u001d\u0005(\u001f`-\n\"\\N\u001eH9\u0011\u0010$V:H\bZ\u000bd\u0016\u001dY$(*R<\u001cb=\u0019@\u0001\u001c\u0011&@\\p\u0004U UŭQ`p$\u001aE.SU\tyCB*? _[\u001b\u001a?\u0006\u001e\u0019mƛI\u0015L)l\u0004xkDIZ̟\u000fˍ+8; 9Ug%!ʚԋ5(I&R*z޴XU\nj\u0014\u000e\u001f\u0010\u0013\u0017\"\u0005<\u0014@@1+y0Xse@\u0014#11tĢZÞWr\u0018\f\u000b5\u001dZ}Џ\u001c\u001a}+=@\u0000)\u0014mZ\u001b\u0007\u0019/\u000b|1~/e4/.~9.~9PPS\u0003=D^X3x(\u0000#\u0011\r)u̕Q&ѫQ J^eb\u000b\u001b\u0004z΁\u0015\t\u001e!\u0007zKC!\u0003Ѩċ'Bbp \u0014\u0014\u0001p(\u0014\n\u0003EA0\u0002\u0012t8\u00002\u0000ɲ\u0004\u0007\u0014\u0002\\J6\u0012+\t\u0006Ap)\f\u0006\u0000\u000b@\b\u0001A\u0000\u0002\"@\u0000\u0000K(p;~`P5\u0016,LMcZ\u0011j:S\u0001>i35\u0010\u00153\bW6d\u0000G$\n/yL]ᕊ哧\u001d\u0018\u0018TLe<\u0003\u0016\u0017n\u001b1C\tR\u001d0ÙJ\u0014{ƅzՄq'ܣVdJ*\u0014V7Q\u0018݇ʙ\u0013RW:4\u0014:S\u001bcq}J\"6S[ERgj\n`b\fL\u0011\u000e[Q\u0006\u0005\u0005\u0001C\u001c]\u001d\u001b\u0001B\u0015\u0011Ыn^D\u0010\u0001?x\u0010PĬ}nAJ2N%\u0014zU9[\r\u0015Q*9೜qݐ\ni\u0003[LP9\u0005A3\u001d\u000eօ\u001c{'S,H~\u0019#.\u0017\u0004@Ԟ!ЗP\u0011 \rRE\u0018l:S\u001bCDpD\u001a:Sg|F@љ\u0017\u000e\u00103Du\u0006h\u000bu\u001do4\u0013jp \u0012ɷ='\nr\u0012By\u0007\u0000@\nv0\u001cGڭ\u000eUW\u001av\u001e&Q\u001b=O\u0005Ȭj_Hѻ\u0000xȊ \u0005v\u001bO-t`-\u0004j\u000fj\u001dp?-\u0001JkU\u0000T'>!\rDR\u0016\u0001&1YgjVȵ\u0010\u00163u,/qs@\u00023+V6SӮaD,,\tq\t\u0002K(`\u0000\u0010u)D4D\u0000/$py\u0002\u0001T^G!{$A\u001e$C\u0007q<裲\"\u0007l]KRhZ\u0000\u001a3ރ&K\u0004$jZ\u00189\u0013\u0001\u001b\u0012\u001f,LГ\u0004-,\u001c@\u000b5h\u000f\u0006eS!\u000fLm\t\t\u001d\u0003p35=\u0000E|NO3*6\u000eL-j{\u0013\f, \n\t\u0003ڋ(DǁOvO\u001czԓg^1\u00135UU Q\u000b\u001f\u0005E ]aO4\u0002\u000300H\u001b\r\"'\u0001h\fI({QI\u001bBM\u0004\u0011k\u0011n0$\u0001fj*@\u0006\u000etG\u0002>\u0007\u0010\u0003v3\u0019;SYgU\u00003e\u000ee\u0019t/C| \u000e\u0015m/VZ\u001cLmlu\u0006jζv\u0002UtXw\u0007\u00121 \u000064\u000f\u0005\"{\bG1\u0007Ȭv\u001d\\ERL\"\u0001̦-\b7hఀg\u0013g \"1M\u0000\"<\b=a\u0010\u000f\u0005?fLбP\u000bYLM3L%7d}\u0015\rO:S&f(q<\u0017Z>pNLM\b\u00149GgjX\u001b|ʳduL\bx\u0019\u001e\u000f*\u001a\u0010\u00004fJ¹S)&@\u0013\u001eϛ2\tG\u0014\u0016\u0003G\u00106\u0018Pd\u00033a\u001a\u001eU\f@?Qz\u0006?\u0005ȟ˿\u001d,\u0016_~/!u;\u0002\bZ\u0006+d.\r皱\u000f\u0004\u0005\u00123/\u001eQmUfoXkfj`Uell\n\u001d֙nm=|#`ei\u001asUu1˳\r\u001d\u000b\u001d^fayę\nϗm}w\u001a]t\t\u0004\tF\u0003JɯU>)rz舥U\u0015R*\u001efV^*\rt.p-t\"q^Bjp?gB\u0017!+冗k\"FfYxrCOqrWgjY\u0013ٙ?\u0005\u001b\u000b\u0001{9\u000bͪf-\u000e*\\S\t\u0013AәAٚ8[gj\u0015R\rw\"U\u000b[' \u0002%tke¡\u0010!\u0016K)E\u0006s1=d\u0007QԸF\u0005\u0000\u000fV\"fAaY r\u0010DoAjޏ}}\u0015k\u0016#_=@a\u0013o^ozE\u0000tԙ\tџ,hjsmd3ܥrBPf$2\u0012\u000eoRgjQfjpXBs\u00034^w\u0015\u000f%\u0015\u0013sY_;љJI.8\f\u0019\n\u0016\u0015@\u0002.i4ı\rIaQ?Q2o\u0010?4FxJ\u0000Ap\u001b\u00132&aTcƺU˩ܳd\u001bD*f\u001e\u000bUjJT%7ݦD2Bj\u0015K0\u0001T\u001aEa\"ԛ`H.+N\"Q9\":\u00034ٙ\u0012,\u00040h:S\u001bR\b~ځ8ABgj\u0001\u0005ڳD'F:S(l\b\u0016x=uvWVL V֙Z\u0010|H‚,%ie\u0011#\u0004Kz7Bt\u0019\u0010\u0003mnCx\u000bG\f\nUbֻ\u0013̃ܩxe\r\u0004\u001aLm$Y/,iE$8k48O׀z\u0000*{\u000f}Ԯ4:\u0012\nU\u00066\u0015_z/=^\u0012\u001aK[VFQQ-\u0007p|_\u0017\u001bg\u0010\r\fUҀS\n2\u0000Te&2\rh\u0004\u0003ľ6\b\u0012\"\u0007˔\bk9u9ɪtrbPO)zB5ݎc\u001ci\u001a\u0000f)ހC\u0013ZRU,bs@gh\u001e%ɜ'&vjq==QUz~)Gul\u0003)6Li\u001cqJЬ\u0014]rsS*(ӳʾЪPT\u001917R#)}\u0006hѝEƪ@S\u0004Z\u0015hjvHL\u001e2Ʊ~׎8\";hj\\Ea\u0002M3)ԦѦ=f~|\u0019\u00065lϵp;vC݁\u0007Nq72\u0004.So\u0002Mm\u000b45|,\u0002M_H\u0016-m5b*Yo\u0012:mG\"B\u0001׈bugXn+u\u001c@o놩$\u0018\u0001c~[\u0012X;iL\u0003\u0002OuhWm\"\u001b\u0004R\u0003[Z'൩\u0018\u001b0.?(V2Y3b|8\u0016CTMMcA\u0012\u000bЮ:\u0015n`%4eu\u001c¥B\u0000YT! \u0001 J)kFͭ[\u0006QR^k\t\bd,;\\˜$|\u0007;qvl!ƞJ!e{s\u0004}sbv8-#<;\u0011sN\u0002ٷA\u0016Vn՝Ć32#\u0015f\u0001۱BF\u0017\u0004#8Yv*Mݙ\\\f0\u001bL(\u0003\n9Uේ;YȴT_˛Tۍ\u0004\bKOa\u001e\u0006^\"\u0001aSlqՠ\u0003EA\u001e\u0007dUYIZ_<+~\u001aVi$\nr\u0015\u0007\u0004%ADk%\u0013\u0002\u000b\u001fz#/og)<\r)Fn!w\u0001^uٖ \u0003\u001coCP^xv2p\u001em)eן%!s!\u0005dPwN\u00128ĐN>\u0002\\J@ŕg\u000e>tɭ#\u0016a\u0001_\b?\u001b(*\u0014@Mi%\u000b\u0000\u001aR\\VV\u0002ԓ—h.NPqE\u0002\\BfS\f5\u00052eOe\u001c\u001c\u0001\u000e,F5Ɣ\u001a\u001f\"b1%\u0007%mV\\\u001dX\rej͖\u0006s‚\bڂ:?w]iTg)\u000bb7!;[T75\rR@DB:%\u001d\u0014vB\u0019\u001bQ63v=A\n\\o~F;\u000f\u0017S.o7\u0016zt\"~)\tMm\u0013\u0016|72\u0001\r*ˎ\u0007\u0017k\u0007;ٵ2MێƑsxqVѪ\u0014\u0010[\u0016\u0006Щejojj\u0013qB-Ab!gUX؀k\"mlc #8\u0004ϱ|\u0019_-_\u0010@n\u0017\u0014uDD\u0011. ˟\u00004+fV\u001cut{Y@\u0016[iq\u0007< xej4eS\u0010\u001dNb8@jCY$ɡ\u0005Mh(:ZnQ\u0004ao}\u0012C9th\u001a\nSKSІd?ƶ\u0014W[\u0015!~[\u0000.\u0014\u0013W,L\u0003\u00024\u0019&@G)pjxˡH:\u000b5%y_T$O'L\u0011\u000fD@ּEŧ-\rR\u00050W\u000b!Փ+\fW\f(\u0006[\u00194N\u0017\u0006\u0016'e58x\u0000\u0017~S\u00006\u0007&\u0010\u001aaPOS5!bڢ\u0010H\r|\u0015I06SFμ\u0017GB\u0003yF%4\u0012\u001bep@#r\"LF-\u000eO\u001fp77_<\u0001\u0001B9u^\u001az^\u000f31\u0015N\u000f=\u0010|X^_\u0015; \u0004.k0\"M}\u0004\u001d%\f\"׵W\u0015E\u0001\u0005x^Fu-M.]Z%'ݐ/{\u00179\u000ex-\u001aVD(\b}\u0013(\u001fz\u0014d\u001dD\u000e\u0016il\u0005/\\p\u0012/\u001c\u000b75.6q\rWr\u001bAĺ#8c]K*\u0019D4f\u0002\u001e[\u0002N\b\u000e$\t\u0001ц\u0014M LJIC\u0005Nq1\u000f\u0016j\\\u0000T\u0015|\"\u0003\tmZiDJFy\nJ}\bLw2؞\u0019\u0016\u0012iLFk0Fn\u0002p!Y\u000e-\u0005\u001f%IU|Q\u0019~P\fWYS\u0015o.I\u0015\u0007``vCH墪1{<5w%\u0006&!J]˂|o\u0001\u0003\u001csQU{\u00134\u001a\u000eM9UeG,}vt\u0016\bo\u0017258Gz5Q\u0011h]Y*!QhپA%@bYD\u0002\u0012TJBnPסRӥ\u001fCtal%!pFHej_KԘ,\u0011y\u00114KWE\u001av߫(\u0006`%W1D\u001fUX\n\u0007Ȱ\u00015;H7\u0016k\"\u000bܪ\u0014F\u0014w(ZQ'[ZV Qî\"\u0015rj+9\u0004sa5D/\u0006O,vq@\u0011\u001b۝b\u0006ư$/n\u0013\u0012h\u000e.qm\fɀt\u0013MbeVZ\u0000\u000b\u0018\u0017\u0013\u001c\u0006fnא';_\u0007ʢ\b.'ՠĸ:\np\u0019\u0006\u0017\u0015]iMچ<_/Sk*H~ǚ\u000fU\u0004vu;\u0017\u0015B\u0010oo9깨*~+)pl2,\nۡ}/j7~s\u0005M-\u0000[{ˀqdyD\u0014m~\u000b\u0002\u0012:^L\u0015>-uS\u0016\u0001I/0L&_K>*\u000b\u0005\u0017ߩ\u001b\u00031pM\u0019r 8x\nϰ\u0004z\u0001LEu\u0004pP3b1޹I*J\r3Q|<_ eSz%%|u\u001bl\r<,}M@緓ѕW\u0006A[o\u0014\u000e*'\u001fGjLc)O\u0019`hȯv@\u001f\u0000@\u000f/y\u0017\nwf\u0003\u0000\u0018&ua\u0002/_}86\rw_\r!\u0017\u001cV\\\u0014\u000eUay9TF(V)Y\u001fƿ)\u001f!]+8d#;EZ|p\u0014o+Q\u001ar\u001a\u0000^֑N\u0016\u0007o@ij\u0015o\u0001UD\u0006\u001fqN,7\b,N\u0004ȶ=t\u0004,_U\u00016*)f[UO͵DJjx|טorS,0g.,\u0002\u0016Vh\u0000rP〴z\u0016,_T\flŲ5MG\t:\u0016X0<#R\u0014f<_P$G:=eل=K<_Ūmq\u0017L\"\u0017\u0006ٙ=_\u001684r$\t!\u0014RFxD^+(4;%@?-\u0004\u001a\u0011d-/\u0002\u0003\u00198M\t\u0012ޭz_\u0018,-7 ]9R\u001f0\u0003R9\u000f\u0002\u0014\u0001\n+Mr\u0007\u0002_Q\tX\u0002eL&>q`(D\r\u001e.ۋ-\u001f7+nd/\u0007壆`;Q\u0010'\\`le~;dIRbSț\t6\u0015H8 ੸NtpW-K5\u0002`u\u0000\u000f,[\u0007$1\r*m\u001aM.@ڊ%!b!^UNܔ{\u0011Ub\u001c\u000bv\rHRCUi!\u001bT1`&JQןN\u0016quZd_xv\u0015\u0000C\"ˀai\u0000ay; /_Z^1J'i*'QbKT\u0017 p(ju\u0002_`9\u001d+iEP1)Y~_0\\\u0005\u0015[\fi2y5$n\u0015#ܙ\u001bR!*\u000b:\u0001Actj;\u000b\"%n\\>tUw\u000bA\u001cTrt`WsSƨ\u0001\u001cN)\u00128xz\u0017H\"ܣ)\u0007K!BP\u0019\u0013\u001bE\t\u000fn*&i\u0018<ҳ\f@Y\n(c0GFd19q\u0007B\ta,-૪\u00121=IMr\u0015ڎT\u0004IT$JJqJz\u0014\u0011T\"\u0003P.UA#Ra=o\u0007Ēi\u0017ښ{?V%۔ax\b䪢k\u001dư=A^\u0019hq\u00006)b\u0018䯀\u0000\u0018\u0003,m(ϪYQ]V\u0000\u0005\u0007#2`ˌ+gd\u0012X\u000eTRe[剣\u0014i\fLDl\n\u0007\u0003Ī^Ga58\u0000\u0006bj3\u0005OqNjwaǧ\u0010\u0010C=T\t\u0016H\u001f9r=,\u0002@D\u0018[,$\u0002\u0000\u0000\u0000\u0010)\u0019*I\u0001IHcjht5C;\u001fׁFȨ\u0003]&>\u0007\u001a)h\f\u0011?p\u0006X}\u0010mڵh^|؄71J,\u001f6@\u0019.8&4pP\u001a-x{Q$eGӡ/`a\b{ 4\u0007\u001c\u0006JTٺ$\u0006>,㠲ԏXd!R'P\u0018K)WjH-;ؑ\u0002ѥ\n tRh sdpIVէ\u0003z[9)Z3;J'~|@!\u0005Ǭ\u001a+H\u0004S\u001c\u0013hPR\u0019=ʹIC\b=ck\u001c\f\u0003d\u0016ꁫV\u0007 \u0015Fa\u0001\u001fIP\b2G\u0018ciaQ\u0015\">\u0011\u0003\u0010\u0001U\u0012ʹ\u0014qt,K\u0019RAH\u0014(XV\ta̕\u001f@pGF\u0015?N\u0016şDl2\u0000K\u0007@y\u000e1B~\tc\u001a\u0011B\u00028|.[ eN\u0017\u0012\u001c?0Y}61*\u000f\u0013xAҀ@ˊF37,\u0002RxlIB\u0012V1'S\u0000`d\u0015.{\u000b-,)#Nfrv\u000fbF6\nIOSr\u0018Vy\t\u0012\r+%;#\u0015|G~\"k\u001f('\u0004s\u000e\u00139(\u0014kdB8V1^KX)9b/0\b\u0016ǐ\u001cBm,\r:U\u0015\u0007&&MV\u000bcCnE\u000eݪ\rh[\u0018휱J,L,Q2\u0016OlXe2X*ée1;\u0005+)&YN\u001f\u00002\u0001\f\u0005\u0014+4(p\u001cn\u0016Ǒq$1qQLi]D\u0014kR29RCf]`f4`{\u0006\u0007:\u001bgBG%\n\u0004\u001eүT<\u001d{03)+\u0001H\u0014#\u0003\u0007N\u0010ťMhԺ:t~\u0019\tt\u000bIs\u0018\u0014鉕`nRp\u001ez9lϬ<\u0002N8pTxTpu\u0010a: \u0004\\rTY?\u0005bS/S\b4\u0016G:y$H\\(}ZAfʄ\u00034\tV:?!2Z\u0019cL\\D]\u001f\u001dLTXwV\u0003頂}3B\u0005{\tED\u001d\fL\u0011*\u001d\"\bG\f!I\u001e%f*\u000b\\-\u0000\u0010w\u000fh\u000bz\u0014zQ'ԉm4R\"TJuBu\u0001u&p'r{\u0000KYsTk\u0019V ~EjBɳx*pRi\u000e\u0012\u0004{o:(w]Ի\"Ի\u0012]\u0007p9v\u001dqus:Bs+SvL=ߥեtOz6\u0015\\\u001aE\u0005\u0016K\n\u0015\\jX\u0000jyG\u0000\u0018>\f]WK\u000b]\u0017\u001f\u000b]\u0001nu݃T\u0011]\u0007Dt=:\u0005zu\u0003uv\u0007麸v\u001d3\n'\tv]C]&kVUu2R..:\u0006\u0014oY'+@#'躁Īu9麧b's\u00149=-?MKX\u0006*I\u0014\u0015y9a?ޤE\u0004Q(6Wiw\u001aG\bJ\u0017?RF4>i\u0015װA9q)\f1޻B\u0007\u00167e=K\na\u0010&\u0007\b{\u0000P0^\u000fR\u000e^C5/zLYJP\tLvk\u0001hw{\u000e\"G&\u0007\u0011\u000ba.\u0010AT6\u0006A`\u00194Y\u0015\u001fep.doEؼ+l&-2e%W\u001b\u0001\u0018,]9*\u001dwk$+]UIy\u0006\u000eS\u001fI}cI\frjH^7 xPa\bB(p]LR\u0007(IU6ԋlVܛ\u0010sq(c\n\u0007\u0018\t\u0002|;\u0018N\u000e9,\u0005(`D \bh\r:b+ql13G\u0012dbRe\u0000\u0007\\U\\*\u0010]*h|é\u0011IA6xtTNDH0^)\u0018\u00142\u0004c9*_\nGljP\bQ墩9\u0000',$@xȏ(+shGi.\u000f\u00135Ӑ/Dyy&8U\u0001\u0018F\t\u0001\u0003'\u0005|\t\u001a|l\u0016\"\u000eE\u0011K̓\u0016BTs\u0001\u001f\u001f(⼉劌2\u00199E2j,LCx2<28\u001d\u0016\u0013zk\u0005R0HN$g\u0013J’-\u001f8h\u0001MBf\u0005#c\u0015١\u0003K3\u001c*<\u001e\u0007Dtk2: nԨ@\u0007\u0014Ÿku2L@(\u0007\u0002(R$Hs\u0011g…*JOiS$&N\f\u00140p\u00040ɳ\u0003J\u000ePJ(À\u001a8H\u0006'\u0013HIщ\u0012 |\r-Y05q\u0007x\u0011tZ\f\u0006\u0000\u00165@xp`^]珽\u0005\u0015G.[.?@\u0004N\u001a~p\u001ea:xC\u00032x\u0007=\u0013\u0010&!hNDCНN\u0016B\u0007ʃyOR@LV7\u001bCU\u001f/\u0018*7pNa\r4\u0002c&\n|V\u0018S\u0011\u000bׅ\u000e\u001bbD\u00119\u0010\u000bl\u0006\u0000#\u000f(:M!םC='\\c\u000ef\\RXMzLvWM\u0012\u0014;C\u0004dSZ%\u0012\u0010J1c{bX\u0006ac\u000byI\u0015~\u0000$bAB3n#1\t@8*9tJe\u0010\u0005\fcF\u000eD$W@}a>X%\u0018<1yc\u0004h\t\u000f#\u000f\u0005tX\u0002EQ\u000b\u00025-*2hsa11nv@N~\u0015;\u0010B\u0004\f\u001ei%@nb\r\u0015\n\u000b\\\u00144Ah\u000f\u0007\u0017E\u0013.\u0019tb>{bdxR\u0001J\u0011F(E\u0018\u0019:2&\u001cA\u0018\u0017\u0011uC%\bT\u000fF{}\u0004k\t\u001e\u000e\fcy/Nпݷoؔs\rHLTj(\u0017Be{9\u000b\b/A\u000fk\u0015xH\t5>R]\u0007@s\n\u0005MZhTȿ\u0003\u0012\u0011\u001c5:\u0010<̉^y`&z\\)\t.RQVHFĪ \u0011id*e^s\npET֓ԥ\u001e(T8\"\u0018jhB\bXUl/l\u000f6\u0012\\4*u\u0003\n@)\b\u0004~\u001d\u001fp+,2JS(A\u0018!(\"&\rjP6\r!\u0010*\n\u0017X\u000e!eS_R!Khh̜\u000eꔻ>p\u0012y<\u0003@EP\u0016\u0007L\u001fN:E%'}dJ\u00113)\r.\u001eǩ|\u00128\u0007\u00158\u000e*4`h!\u0007T϶ƝoaS_%X\bX$\u000bvS&\u000e\t\u0001&\u0006lO\u0000&GM2\u0012ivS]oJ\u0014,L\u0007\u0010,VC\u001aɧs_+HNT \\\u001fM(DV4+M\no\u000b.\u0001SAW(\u0018#MZgg \u0016}ba\u000f\"\fl/=\f^:\u0004;+]\u0005\u001e=\f<{x^\bPc\bT (g\u0006q!zl(&Wf\n/.QX\u001e@\u0015\u001fhը\u001d47$Ѽ(|)ˁ-UF%ZD\u000f\u000bb\u0011\b$HbKpSRa;)>\t\u0012\u0010쯵$\bG? P\u0011\u0016\tC/\u0002ѤS\n\u0017kL\r\u0003\\\u001c(\u0007*QWĞ2\bJ\u0007Hk2\\\b#J4[˃nAM?\\\u0006\u0000mY~/MUkZ듇`'`'\u000f^Jkn\u001aAQ\u0001\u0005@s?\nf@\u0000\u001cÞ8\u001e9qvu0)\n9S#\u0007 X\t\u0012Ú%z\u001dLKENX\u0007]/t\u0013t\u0013\"|\u001c.|\u0013Q\u0019Ϧ奯*SwS{3`\u0007F~O}D\u0015r%T\\T]8V~V:x\u0016\u0019\u001bv\u0010v_Qu\"t\u001f\u0013ץ\f\u0006N\f.])t\\pvx$rB9u]祣LK7f+w\u0000}{\u0007c6\u001foyIhu\u001aEEw\u001dD^zv}\"v]\u0002:\u0001\u0002u\u0005Ɂv\u001dTv}˜v+N*O>R\u0001z\u0001\u0010\u0013`\u0011 Ӯ`\fY\u0001@\\*O\u0013~(\u0006b~2i~4sGaw/]o쮏:Ouƨ\u001e\u000f]_9uKU%w}G]G\u0006\u001e\fv\u001d\u0013\u000fvûN-e\u0014g\u0005SO\u000bO\u001ai\u001f8u:/Z^@a_0Qؿ\ts¾=\u000fl\u0005˧bk;3N_U\u0017\u0010\u0000咹A`T\u0016M75E*Ͱ^<\u0004GBiI\u0014ЛO\\a/2Tػ\u0014D\n{\f\u001e\u0014X\u0007\"\u0017\u001a^ܒ)2\f5\u00033l\u0001~d+9?Pzjݷ%&ym\u0011\u001a\u001a9D\\!Q!F\u000bz=z|F]\u0006{P\b$XA60s8\u0003\"2\u001bӔI \u001cſ\rm\u0017Rk\u00051r9-Rs/{cحL;\u0006r(\u0017ƮL,\u0013$/Lu\"a?ZyS\u0016ARJN\u0014~Ʌ@h\u0003ǣm,OL\u001e\u001f(\u000f+cdp\u001fG̢8Æ\u0017\u0013O(%b`\u0005BQwb\u0005N̛r\u001f9\u0019i\u0007%\u001a\u0000\nkU4\u0019\u001f\n\u001eM\u0002}H\u001dDJ0VhP\bل\t*\u0013I\"G0\u0019L^?^S\u0002B|;S>zZEӀ8m!v!ݖs@\u0010ґm.V\u0012X֤\u0004(A]GD\u0007Ċݑ@:BQI梪\u0017\u001c\u000eA$ZBq0i\u0007Ru5\u001ej.\fv<\u0013\u0015عd\"3k\u001d\u0011Z0\r\u0016\u0001f2\u0010b$BW]hw\u0007pRZ1\u0006\u001fH7$&r\f\n\u0004U1Ɩ`\u0003I)&R7\u001aR.SɠRuJ\u0006n\u0018\u0000bo\u001a,p(\f\b\u0006uc4z\u001b\u001f`A(o\u0015Db?ss\u0001\u0010Ed\"\u000b\u00180-]0\u0002\u000bl\u000e\u001ea\t\u0005e\u0007>\u001egD\u0006;Ng\n,\u000f\u0002ԙ.!A+GX\"P;%U\u0019\u0004 p\u001cGC\b\r@b\u0015p,BB•d\u0003\u0007+\u0003\b\u0015x.ꋥbD\u0014pבVԴJ\u0018\u0006D'6\u00023$\u0004cY>挄\nK${0:*\\\u0000Kj5\u000f3wC([\\6't\u0001y**FL)L\u00002)5XX+FH=<8u8-(t~\u0014\u0013\u000bLyQm\u001cD\nu<\u0007\u0000\"\f\u0005L\"&fb?\u001d\u000e;\u000bUZU!$8B]G\t\u0012\u0007ioE\u0003\u0001R\u00115\"!M\u0018\u0003(\u0015Q< Â$y\u0005Rh\u0004xȐWL\u0011|&Qj҇Kvh&1&\u000b\u000f&4\u0011V+U\u000fBf1HF7lT\u001a\u0004\u001f9߳\b&roa;d0L>bQ2sRP\u0015\u0011\u0001e7D@H8q6H\u0000\u0010|1\u0000\u0000<9Ltf\u0006\u00116ќR/HP$\fjA}X\u001d\u0000O\u0000nlgTL>\u001bl_96\u0000.x뿄-\u0015\u0003Y\u0019`?!,b\"ҚBN\u0018S\u001a2\u0006\u0000`fI\u0002Alܑf}ZBq\u0003tN\n(z+\u0007\u0004\u000b|%&\u0012\u0016\t0\nv\u0015PB\t`W\u001e\t\u001frvon`b~r]\u0017qخO,\u0007TYfVX\\L֝\u00125\u001eI]f\u0005\u000eVG5-ʈ\u0007%\"\u001cAF\u001eQr[\u001e\u000f0\u0007c\u0006\r?O&߇,\"\"_`w}N}X\u0004H\u0005:JT*\u0004XW-\u0000TsY?PŁEGE\u0016/\u0003.^\u0004x\f[\u0011\u0013⥻K?\u001d.p/=%_g_zy\fqwc=D\u000f#\u0016{#\u0015z<:3gZ\u0012ұǥbKt:.Qq\u0005\u0000KWq驁E9\u0017ɥ0$~\u001a\\z5rʥ'/K75K^ݥ\u0004~X@\u001a.\u001d}c\u000ebK=P\u000e\u0000.r.A.\u001d\u0001`tYb\u0016\u0013}]:r].]G.Ĺ.]i]\u000f@KG\".\\X^:^Y߹`a?Y?\u0002\u000e@x_\u0014r}\u0014ς\\\u001f\u0014Z6-]F\u0014Ѹ\u0001tb9t6\u0012~\u0015VA ~1\u001a\u0014:\\3b?\u00009p,8&J(l;g\u0006wf)qS\u0019\u0013f[@+vmŲ4\u0004\u001aurZW \u0007y\u001dVߍ(pF82$ \u0007PR-JsBcKh\"0\u0014E\fQ\u001c\u001e4e\u0014\u0019*@Um_p\u001bS\u001eʪ=l,l@9\u0014\u0000..E\u001atr#כx_GY?l%(\u0000\u0001,p\u0019\u001e:)̊\u0018Iodt\u00158\u0002R:x֐RbBi\u001a\u0012,j\u0000\u0007iCTI1~[/ciC&гԷ\t~\u0006K^Ib\u0011.\\,\u0014g\u0002\u0012S\u000e@7EgFXCTJL\u0003 .\u001fiU\"k\u000e4uB}\u001f\u001e\t9Yo\u0010W\u001dr%,$Uml(\u0003^j<\u000b#į\b\u0007~\u0017񈭖Ǎ\u001c\u000500z\u0018fTy'9\u000f$\f\u0012f\u0012.\u0012\u0013\u0013B\u0014> \u0000%90:!\u0016P\u0019\u0013<,[]݃\u001f7M\u0017(,r?ǦH$9#S\u000f\brQ\u0014V\u00000\u0019\u0017\"7\u0013~K\u0017G\u001ep\u0017)\u0000\u0014a6\u0003\u0015D\u0019kB\r:J]1U\u001fOh,&:-^-)u#/mẂ(\u0010:p\b5^X\u000f\u0002/.6rlLA\u0004\u0014\u0000LL\t.U*9ڭ9-\u001f\u001dgwa\u001d+\u001d\u0003q\u0007\u000f\n$ED\u0005\"\u0012\t51D!\u001c\u0010*.~nK\u0004T\u0013s&ak_\u0002T?A\f@ub,'\b\u0002C\f?\\Pנ\u0000Kvh^IU3NxRJ24TY\r\u0000\f}4Z\u0000Jn\u001fpi:\u0005ٞ҉\u0003(=UN\u001erG=y_f'F.\n7\u001el':ŀ\u0018\u000b:\u0014\u001a\u0001(\u0005O\u0007\fiK\u001d\u0012\u0002PP0\u000f@\fSr\f8{r\u0010\u000e+${R-\u0006'r[٤d\u0000ZQ\b+H\u0010VD!$ˬ\u0019{\u0019㶟Y\u001fp\u001d}|\u0012V\fHH\u001808\n\u0012ƾ\u0005VQti\u0010`C\u001aL!BYFN*!\u001e5k\u001d3q\u0017\u000f0n4,ݓӁ`P.\\t@\u00150$R\u0001A\u001f[l\u0014\u001bF9Ӌe\u0003#C6_iݛ\u0018a]\u0001StFth\u00041\u0003zDE\u000b\u0006\u0006n\u0018x*Ӂ564\u00196coxI*\u0005&v46\u001e51߀S\u0016<\u0001MXP@Ts\u0011%䈆U'ȅ.\u0014z\u0019.W?d!\u0006\u0014\nq\u0014m&\u0018/We! xE\u0001\u000bҚ#050By@d\u0011\u0005=\u001b\bvNWBVZ\u001a+\u0005rN\u0006\u0015Jb2\u0013ND?X>˅\u0011IӦnj(J\n\u0002\u0001c\u0007\u0004oȚm\u0012dEo\u0004b\u0013N&\u0019#\u000b\u0014\n\u0001XHfP\u0001)d*Ívڸ\u0012jzG\u0016?@~<&j\u000b58)G)\u0011\u0005%\u00170TW:\u000fÀ\u0006aD3\u0002 $:\u0005jeT\u001c穷+jc\u0007T]֝\u0018`\u000f<$\u000500*?\u001b\u0012ʦ)\u0016M(,06B\u00133\u0018,Fl\u0002\u0010\u000b\u00007r\u000bģ5\u0014\u0014̬Kǵ\u001f\b9fQ\u0007@SVC8q\u000epۻd&#\u0001\u000b{QPUJ\u000b\u0016\b\u0004\u000e/c\u001a8\u0001\u0007\u000elğJ^K\rendstream\rendobj\r20 0 obj\r<>stream\r\n\u00101\u0002[\u001aW/^b\fgX>\u000b# \u0010\u0015vH'R`Awr':ty4x\u0000G\u0007f\u0003E\u0016ǃac+\u000e\u0003 v\bי fb{@2\"]PN\\\u0016\u000eB\u0002Lծ\u0010+9Th\u0010\u000e⎨qhbO갵 Œ{@N\u001e\u000e\u0019Q8\u000fԤn@$ȯC\f1\tkY\u001a$Q\u0002-\"\u0003_\u0013#9$a\u0007\u000fQ\u0004Tv9$\u0013\"\u0000\u001b\u0011ewH!\u0003&\nV\f\u0007\u0000\u001e۞\u0005m\u0004eiG.4\u0005*=/(\u00179b`\u000fe!Jl\u0007pu$\u00025\u0018Q\u0015\u001f^}_,*]/vpHaM!|M\n\u0016-*\u0015CrnJ\u001f6t`\u000b0\r\u0012S!:I#\u0007\u0014RO\u0018=\u0002D W\u0005*\u0017O)\nӹP5$\u00018/P5! n\u0000\u000empT\u0011c-\u00032\b'He0X)el4Wf\u00014\u0016.kvV\u0017vR0\u0000\u0006Bٚ\u0017(#լ&\u0000Va\u001a=\u001c[V(OR03\u0003AZ\u0012G\fJ\u000bb7~\u0000Q@f\nn\u001cd\u000fxq\u0000+$6$\u0001(\u0001LPD\u0016+\u0004ea|]C2dRpC5t)\"һcԚiEUn\u0006\u001f\u0018w˶5vMXaZ\u001aG)i\u001cc;8<àqh\u0002Jm\u0015򘍑dt:CP'\u0006J1\nqت/\u000flPߺ}S\u001elg[\\F3?^.@\u0002\u0010L\u0007մMi<\f\u001d\u0011X\n[,ڹ9\u0002\u0017$\u001e\u0016h%\u000bP\u000e\u0011xHy~\n\u0019L\u0000b.8}\f\tiwN{\u001dbr};~\u001d~\u001fx\u000e\u00191(~ÎK3/q \u0011`3(N/&sc_\bvL\nv4-e\u000fA\u0013BΖ23륳>.W/=^\u0004zzuzzl(KzH.b~\u00077J\u0012\u0017\"*\u001b\nv2\u0005;8\u0004;\u00047Ղ=`5^@x=WK\u0003\u0015{~v~l~\u0010᥯K\u0017\u0007엮/\u001d^^Duz\b8uv\u001b*A\u0016^\u000bvm\n,\u001f\u0007Zؗ\u001a,1\u001a\u000bb}Ra\u0011T\u0014%G\nM¾t\u0000wA(6pL\u0002AX|;C\r᠀4z\u0013l?pH94ܼ^\u001d\u0001!ࠚڐ\u0001H$LwJ>\u000e'5R\u000eE\tWQ(]߅}Xw\tr\u0017=T\u0001\u0002Ŵ\u0012\u0002\u0013qg۶gF_\u001aZiw[hw(-pU)w\u00180A*)xAH=#\u001f\u0006\u0019\u0007(\u0004l\u0016\"ݝ*$L\u0003xN$ȅ\u000b:\u0018T\u0016 \u0014~`\u0018h_k#T觡ְr5R\u0005\u0003*6jfZ)w~@tk \u000f\u0014ppw`gڸ\u000ba\bH\u0016\t&6emOçP\u0013ug\u0019,C.X>\t\u0019ŧ\u001a9F\u0015\u0001n\u0010wjtaKt+Wt\u0006\u0014DԽ~!9[}\u0013?\u00064CdS\n\u0007\u000eY!\f\u001eID#=\u0003旘\"0Yh1M79\u0010\u0019Ђԫ\r\u0001-MÌ87BEi 4\u0000`g!8\u0002UJ\n;,\u0015Q3BAN\nY\u0014?\u0000\b\u001dolZ\u0018@6\"{\u001b&;rfo\u001eM5eO1Pm38ӝҒjI\u001eMX@\u001cX\u0006I6\n4)K҂4\u0010mo\u0011\u001bj &\u0000\u0018\u000b+\u0010wU3\u0019R\u0013\u0004ea%ƥ\\\u0016\u0002uZQvHW:Oߊ\n2}\\D\b\u0019Z\\b}2\u0019.)@`*\u000fCS;\u0004J4IQIR\u0012*h\u0007IȲ2Uien\u001b\u0007.Ed\u0011X-E\u001f=t/\u0005\t盈#mi.\u0012\\\tU߲rB\th\u00122b\u0003.\u0006\u0016AG/UeX\u0001Νzՠ.[.\u0001\u001b.5l,AA\u0010Rّ\u0003eŒ1,:brv\u001dZpmm:&/hC:\"tn;\u000b(*dV @/ZW=WCnxҢ\u0016\u001fp,PP6BA1s\u001bgpR\u0007!!T\u001bg !q\tmZ\u0006玌\u001c!֎#%LRvawi\n\u001f\u000fR\u0007/xq+[\blCc-l,o[<1}[,ԄMD1xx\u001dc\n#\u0014\u001ao-&ce L\u001a&zmv\rq!\r2\u0001\u0013Z14mt{Ŭw/\u001f5C;xuȅR]UA`!U\u0003f\u0002j\b\tI\u00176 \u0006)*3¶\n\u0010{\u001c\u0018\u0007@R=\u0018`܄\u0014Zi#\u0007\b\u0005CuDQ$\u0019fuRVV=?5pj76(A#\u000bY#\f#1P\u0001\u0003\u0000\r:\u0013R+\n\u000fLR\u0013m0̪B?0I\u0004(mv^Q\u0005Q[w.\u0002\u0004@\u0001rs\n.)Dآ\u0006J?\bd ZD\u0019\u0007`<.ğf\f\u001e\u000b_ΉӖ##BNY*\ny\bi\u0004\u000b1@\bl\u0016{MHY\u000b\u0004I\u0006h\f\n*qb\u0002d0\u0007VcbZG%Eb]0+ՔnX\u0014ϳ=e\u0007^*Mf8Sqw\u0016X\b\n\b%#\u0015P@8\nEI\u0007F\u0014\u0005)hka\u000bp鐺>\u0004iE\u001ejOzؙJL\\zd;ʻs\u0000\rv=ŝs\u001bv\u0019fy\u00108\u000er>ə\u001ai\u0016;F@l+\u000eA\u0000)5\u0003,@\f \u0015;@:jA*:9r\u0001&4<,&D4m+xKdV):P1\u0007IE4ރ\u001dAx€\u0004#I\u001ed&\u001el =ŖI؞+4f.TLVs^~\u0017+0\u0014\u001e\u001fП$2l1\"\nZ\u001c&1+48J>\u0019|!\\tE\u0019\u001aM\"7Զ' 1(U+\u0003a$EpUa\f*O\u000bUo\u0018#\u0016\u001158\u0005hI\\\fG@/dyiOmHk4X\u0012\u000eR\u0005#o\u0019tsҖ]^A\u00078Mk\u000fq~6EI\u0003G/˶\\Ar!k\u0006c\rޔE\u0016X8\u0013bI0\u0018\r)6\u000e\nƀs\u0000\u001a)y\bpN%q\u000b \u0002\u0000\u0017OC\"\u0002/ e3t*\u00134\u0006\tj\f&vXTA\u001a \u0013Ԇ4\u0007t܄Q܇U\u0003q\u0017(\u0007čn>\n!#\"\u001bGs1g\u0003-M\u0017\u001a\u0011\u00134k\u0010E)=1ajM15fWx]0*,I\u001eg0Z[lS\u0001AC2YQ\u00177L\u001e\u00126m/p\u0001~l\u00030N\u000e@{\u001eB\u001c\n>\"[R\u001cHq\r8uŒ$W&P6\b@\t$RMgG\u000e\u001f=n_m\u0001,}t=\u0007UlW,\u001a1Q\u001bSl h\u0013\u0000 8:7tbA|R)H@4i\n\u0000E9D\u0010Z\u001a1\"Ds\u0014ҠT\u001fb'(LbJU,#Y\u0000\tsj¶KĶ'4\u000fM\u0012wP\u0004\u001f\u0011(Ǒ\u0004\bSH6SaX #|Ҝ\u0014F(\u001eBJ=@\u0016 V^\u0016J\u001f\u0018q‚މ\u001aݢ@a{\u0003Da\u0015/k\rٮy(lo/;}]UnL\u001c1ۿ핵D~ԅ0U\u0017`0MCRyA\u0016Dv-\u001bizi\u001ef>gv]\u0014\u001d@\u0015b;\u0012b;\u0010b{nخ@Ncl?\u001a7V\u0005`\u0003`;H&\u0015}\u0011d\"͒b\u0012\u0014\b`e\t\u001d>,Lõ4i]AF\u0014\u0003\b-VCw`w}\r~*1\u0004{(\u0010Z\"+D;V`G`a`'w`*\u0002lG(w<\u0002sO\u0007k\t\u00078`]\u0004dOT\bA*n!?.`g`<^\u0018x==u];Rnps\u0004;\u0004\u000f&\u0019M\u001b\n`w=RQ{,M>\"3`\u0011\u001e\u001f>\u0018\u0007\u0006\t\u0003q\u001ff\u000b~ C~0~x0~\u0013\u0018\u001f'w<.:<\u0019\u001f~\u001c~;\u0015'\u0016\u0015g+\u0000\u001f3}\u0007.\t`E`7P\u001d.خf^l7\u001b&&Hz*]*\u0016\u0000\u000f\u0016\u001b~\u000eW؟\u0015\u0015S'V\u001f`!\u0014\u0006w6ߴ\u0003[{QM\u0013IL!E4: 錃C\u001462=BВV\u001e\u000e\u0018d\u0016jD~/.\u0015rF@\u000e\t\u0003?\u0010P XxfOLL‘ߎ7\u001f(\u000bH\u001bQ\u0002WܽNWB<\u0007T\u0003\f\u0001\u0010Q\u001c1X\b˜4I%4e{^f\u0004FPF\u0002\rW\b|x9U\u0000\u000egQI\u001d<{\tF\\:\u000fລͶKL\u00168#p\u0000g*w\u001a\u0016l\u0016\u0014o\u0000TPdgB.PLF遀ƐtwHϏ03>/5f-b_w\u0001m\u0011r\u0019e?NO[ZT\u0004|\"F\f#F9\u0011(q>cDrqڐh \u001bH)ub=7/uVbP\nבP\tXMg\u000f[\u0015PN\u0002\u001a\u001b>L\u000faSZэq-L)|JW%є(\nix㫼IU&k@\fQLz)fGlcBbWr=P#1Ӗ\u0005\u001f\u001c\bZ+\u0011:\"EX\u0006/w0il@Sl\u001aj(d\u0018fPbf\u001d>\u0011h)\u001c\u0012a9Z!\u0004\fL\u001c\u0006$q\nD\u0015\u0010̉\u0012\u0006\u0003\u001a\u00034J\u0007\nHdj\u0000դT\u00152\u0003^~\u0015Xے[\u000fLo\u001eA!0\u0003\f\f2!_j?\u0012\n;\u0000]16\nց\u0014=C\u0005\u0000`8R'3\u0012\u0000ɾ5KA\u0019@S\u0003ԧ6P\u000fO\u0007\u0005UЋ\u0004\b>t[\u001fV3q\u0004\u0002\u0007\fR|\u0001&\u0000H\u0010\u0016h(.\u001042\u0011]0Y\u000b\u0019d.\u0010\u0002 K\u0007s)@X\u0006Jϒ\u0001&kI;h\u001c$lCpg,CXBn\u001f0gXAxaF\"R\u0015ߺ|oK\u0000n$\t^/c23To\u001c#`˗p\r\u0011\u0006:(\\cu%N\\\u001f,2bb@J~`OՊ3ܜOd@hC\u00030\u0004P%XYV&oy\r$To\u0013v\u0014\u0010\u0004\u000b\u0018\u0000\u0002\u0011\u001aI\u0001…2pVMW<\u001e~&\u0000Q\u000b;4_%Hxʹ\f[7\u0010ڞ%U#Ӄ\u001fh|[\t\u0005\u001e\u0006xw~\u0001*W\u0014K\tm70\u0006)$\t\u001a+5=i\u0015V\u000f.=\u0000P%:\u0010j\u000f5\tJ\u000e\u0017?' #-yYd\u0005jP[.\u0019Ise4@vKc\u0006}Shj&;J\u0013ߥً\u000b\u0018\u001d\u000e8\u0000\b\u0003g\u0005\u001a,\u001c\u0016:&8X\u001at\u0018\u0018Js\u0001TCF[\u0000\u000e;'\u0014\u0011*Q&̖I|Hs:\u0006f\u000fDk a%*1)\u0001c! \u00076\u001c\u0007y8\r\u001b\bɋp\u0010<0!\u0015NlReMx,̐Hb\u0001oH\u000b&F\u0019\u0013#\u001f\r\bQf\u000f@RBT 8\u001a\u001bl\u0015rH&,$1I)=om\u0000nAku-6\u000e7̠H-~\u0007n\u001a\u001c\u000e^r’0ŝkoZ:\fmRFIQXEO\u0003q\u000fMI;EH)L\bE\r\u001e\u001fe9ˀA\u0010\u0006X\\yc4qc\u0004\b\u0013]گdуSN\u0004\"3*\u000f퍅\u0011\u00154\\\u001b(;ઃsXL\u0017\u0000\u0003.\u000bIfCS*na\u0004Ov<:\u0012\u0015QBh\u0015\fD\u000b\u001d2$=\u001c|9*\u0006RBz\b&TΖ֘\u0016JR%\n\u0005\u0015\u0015\u0005\u0000€Ǡ\u001a!\u0005Ɵ&*\u0004\u001aj\u0005\b\rjTAPF[\u001dU'(MX\u0000\u0012+\n\u0017f~{\u0018gl\u00108fI$;P1\b>\u000f6]:u)=\u000bA\u001b(p=Thg\u0018\u0019\u0018AEzm\u0007j\u001a\u000e\u0013cs@XB\u0002\u00170\u0017Ɏ@96\u0015ئ!e\u0014;y\u0016\n\u000e\u0017<{\f;E<\u0016{\u001d?\u0003)\u0010I^&\u0016dZ\u0014Q\u0003'pI&\u000fp\u000e\u001fԮ\u000b\r\u0001%0bm\u001d\u0007m\u001d)y]0Pv\u000b΄\u00124*b\u001a\u0007\u0004hr\u0003ZcF.(\u000e\"\u001f\u0005\t]\u001cQ-\u0011\u00070\nì않{@1!;6p\u0003V2/\u001cSSz=<\u0017e>LTD)Q\u00001\n֚1\u000b\u000eu\u001fdꁡ\u00008\\1d\u001a-b#Olup9q`_i}\"\u0013nt\u0006\u0004\u0012\u0011>9T(\u0006\u0010taD\\Lrӛh\u0003{~r$QSi:Vȱ\u001b\u0018Ja0@LCr\fnQ\\>H\u001c$Vrd^7䑛F\u0014_\n\u0007N_\t\u000b\u0015\u0012U0y(\u0003b\b\"r/l\u00196\u0012b&*ͬPH\u001aUѬ\u000e%b\n0\u000b=0&T<7\u0019*h':j\\\u0002$\u0007\rI=~\u0000`\u0011:q\u000ey\u0002\rȁ\u0016\b0b<@΃aIWH\u0016+5!hb\u0010bg^91Sj\u0019;y4i\u0011%Z:Md͛\u001f\u0010\u0017G3rO20(pC#q\rS\u0002p9,\u0000\u0017!:\u001bƴ\u0011s鬃A#1\u001blb`-I)i)\u0014b+:XU~ക%&U.\u0016\u0000n\u0000l@46Ъ\u0000FJ'#f\u001b\u0013([#\"WԲ'.:Tgfe*N\u0005`^\u0013y_Tш\u0010#\f\u0019\u0017t\u001aShOo5Z\u001c>%sX\u000fc<\u001fN~`ᘓ\u0013\u0005\u0014E3r\fHq\u0001AX\u0001\u0006\u001a\u0007*Ej3,\u0015Hg*ECb]M{@\u000be]7+z*u\u0011\u001azfM/A\u001fd+5tT/5:Mr\u000f2\td0Lus0wG\"&[\u0000$1X\u001fX\"?p\"\u000fW\u0010׫L\b\u0001pq~t]\u000f\u0001a\u0013lz/>Z\u000f\r\u0004\bD\u0010\u0005\u0001@d0$N5K\u000005\u0004$ka[\u0019\rF-/Ie\t7)q\u0003z7r^1Y\u0003\u001ed}XB6{*YzP\\}>TXT\u001f$C\u00114\u0007G\u001c<.w\u0013ZBט\u0007@\fv΅e\u001cxinM\u0016\u0011V\u0014k%z\u0014\"J}WR?\u001aRoԗSY\u001a[Rӥ)hI=AH}\u0017R\u0003M='xԻ\u000e-5Q\u001d%ʞ\n@dl\u00124EZe\b\u0007+s\u00191#t\u0007\u0003\u0007:r:\u00068'O\u000f\u0000:D'\u001c2ԏ#\f/\u0016C/\u000fV5$tz\r~u]N.\u000f'{%\u0003&q;vT6d\u0019#887Ef-A\u0013%IӗL\u001b\u0014kz\u0002i5Wɦ\u0017\u001fum\u001f;\b-mzPxi~\u001eL?\fo'\u0006ӗix21NEϿCG.M$ND>P\\\u0006\"U(OIrR\u001f\u001fj8X\u0000=s\u0010%^\u0001E\"=G\f\u0002Q\u0000z@h\u001f63\u001e\f\t\ffP6\u000f\u0010\\=}R\u0012g`tv->gw8(Rq\u001aI8(R旀\u0001\"r*l4֑y\u000fw^\u0000\u0003\u001ee\u001aS%\fՁ`4h_Q/`^^߼^\r;]2ֱG6!|k\u0010xR.vl8-\u0013츖e6\u0015\u0013\\i(5Z\bis[Ղ\fϡ_\u0005ֶI\u0019qFSQn\u0003(S62\u0006\rBA9\u001d\u001c\"\u0002)\u001fH\u0014:\rkͥ7D\u0019'<\u001f\u0003~yr%1h\u0001EM\b;G'\u0010\n^I\u0010T'+\u0018aUr&UX\u000b\u0000\u0003x%VW\u0003!e4FU\u000bc|\t׼nD\u0001?p~_SUev1\u0007\u0018N>\u001an}52h\u0018IB\u001bc*9M\nѲP#wL\u0007Ӽ=\u0017\u0004EY!jѐ\r[8\u0019\u0015b\u0010V,-^B\u0016-B\r\f5\u0011\u0007\u001dH\u001a,D,9Q̘|h&0œM$xE}szm|@\\\u001f E\u001b\u001dx`(3&lh\f\t\rš\u001f:q\u0005&ī\\8-\u0007Jv\u0004\u0016\u0006Q\u0012AFsƽSBN(>H>rb?`$5X\tS'iP\u0013\u001b\u001c9\f$\u0013rF-\u0014^\b<\u0002UE1\u0006\t]:,hYoZVSDђ9\u0018N\u0015<\u0010PNѨf8\"BRҐJ6\"/݋G\u00134\tĊ8S1]4J)KS\u0004&\u001d\u0011B^|~V\\oE\u0001ծ\u000b*Y\u000bu\u0007aˎr \u0018!.!u70\f\u0014\u000f\"E\ri|\u0007\u0001r!\\`H@,I \r\u0018^\u0007,߫s\u001afsbpaCAyF<\u0006=xn9]\tK}\nX\\ޮVb\u001f\u0010\tQ\u0012gu@'w!\u000fj\u001cѥ\u0018v\u000frU[\u000evU\u0005m`~0 lI^\fe\u0002!thiR\u0015\u0006\u001ej \u001e\u00163䜦\u0000hX)J\u0007\u0006nvHN]M^]F\fv5jU\u0001\u001e,PlY!J\u000f\u0012\u000b\u0007n0y0\u0004q8\u000e\u00134xL\u0002 \u0014\u0011=\u0017GOv\u0007\u0001,T\u0014N3'\u0001'xBÃ\u0007\u0003r~\u001f9(ūl3/2pdp\u001d_\u0001dBvH\u0018\u0007]MdG\b.$SX*pLl<̌\fNߐ/>RB\u001aO\b~|n#\u0010]6%\\G\u0014\u000e\u0016\u0016/\u0007mk\u0003@?)\u0014fkLA|Z\u001c\u0006Cc$r\u0000\u0004I\u0010\u001cg1\u001bZ\u0016䬐0)\u0014q8\u000b\u0006A\u0014T\tuԍ_\u001e%\bGZ\u0007d^>(\u0001tC`DGE\u0016\u001bϋ0\u000e.?\u0002\u000enq\u0003\u0003A$\u001d\tZ\u000fxش;{̑z+\u000b\bKf)pZ)\b5:fID\u0016~ 3B\n\u0012͖00\u0016w8,N\u0005\u001a3\fbpZp\u0019rnM\u00042IG#pҊ\u00013\u001e\u000fg\rwHd0h21\u000fǯ\u0006E\\Ǔ\u00151ɒel\u0012Rӗ\"\u0014k\u0016\u000e\u001e9\\Lh\u0007\u0019XpM0\u001dr\u0006Bv\u0019\u000f?2\u0016X\u0005!y\f\"\t\u0010X2\u0010ȑ\u0001KyqOW\"\\6\\ѤV1UB2\u0004\u0000Hv\u0018NgG4\u0016\u000erQpc\u0012h\u0001A\u0003uM;t\u000e\u0002\u0017IШ+FTp\u0012zm+`Q\tD\u0018\u0017 ^vx1\u001fH!Ga\u0006\u000535H\u0003Q>.1@A\"i\u0006cA\u0014\n\u001d\u0006\r*O\u0018<;L\u0012)A!\u001aMPq2t+\"Ĉӂ \b\\Do#\u0012w\u0006&T\tS\u0007HECYcł2>[\u001bQ\u0016\u00071GF6E0.\u0007=\u0019e^m\nΫ\u0013<\u001cN9ҧ?l\u0019lO\u0003CZ\u0010#yB`6lR\u0000ն%;&0r4\"S\u0002u\u001fb\\˒\u00137\u0017^\u001ekm\u001a$\u001f\u001bI!\u0001V\u0001\u0010\u0001ԡ$3V-\u0007.\"R\u0011Յͯ\u0017/\u0012<\u0000R)\bER0:&9\u0014\u0010;\u0017|hb`GB[\"Չ\f\u0005\b\u0005\n\u0017K,\u001cǰكl\rx;753w\"x\u0007\u0015\u0006@i\u001f/z@\u00132dds\b\u001e\u0016&\fM0Mb$J\u000eL@*4\b$JS,l*\u0000oc\u0007~`F\n\u0016醋V+\u0017)X\u0018ЧÐUm\u0001\u000bM\u001b Syݝ:*l;\u001e\u001d?\u0012+q@m8\u001er\u0013RV\r\bJy\u0011179wg\u0007HTQF=d\u000e\u0002W\fh,!mL\u0012i\tF)P7S3Sc4ZGWסwa\b\u000f\u0007\u000fr7ـ\u000e\u0018)_\u0011/O\u000e\u001158I#r$6'D\u001822\u0015\n3X-`^~\u0012P\u0004l6\ned6\t\t\u0003CF!ry^McR\u0007{^\u0012D@ňbID0奙\u001f S6\t\u001d\u001ba\u00114\n\nŔ\nh_*F\u0004\u0013,t_\u0018\u0010\u0006\u001d!\t3#.v\u0006NLhH\u00146$sp\u000e\u0011\u001a@\u0015a%\u0000%\u00078\u0011J,\u0000׹P17uk@)0eS\u0014\u0018w f\n+f*\u0010(\rⅡ\u0011e\bΠP>o4\bƱ\u000b'\u0000\u001dfw\u0016zW\u001b\u0013\u0003\b0J\u0005V\n\u0015\u0006ݔ5^*5Ҥzj'+)IN\u0013֘XrG\u001b^\u0007j\u0015sb\u0015\"!3%Y\u0012+6`1\u0001*{-*\u0001Q7\u0012'KJ\u0002DH\u0001~Rl{\u00035g(\u0016@3k\u001dx1:wkNb]w\u001bK'f\"\u0001_ \u0013t\u000f&-B9U\u001c3JR3`l\u001a^\u000f#n2G[\u000e 4\u0003ŨS6rM(U\u0004H\"d<\r+ )β? Sq\tr\u0012B54M\u0001P*\u0015؄HtEf \u0018nE \u0000\u001cV0aT\u0017԰H\u0013ݴuu'P;J1\"Zn\u0003^:1}w\n綂\b!\u0006c%^v*ۯ\"QU\u0001eju\u000bfu}>lΞZ{\u000fd@\u0016\u0016Å*\u0019I}}^oH\u0017\n\u0007aH\u0017x\u0005p }4\u0002S\"[\n\f\u001e~rK\u0005\u0000C^{gr{,Oo\u0011'c\tJl\u0013KLn5\\\u0003ZBpJ\u00000'\f:\u001f>K\ru\u0011hkעiVE\f(@\rvkS\u0001>+Wz!P.3}C\u0005\u0019yy5#8\u001f &f}U8&]),_\u001e̵\u0000R`|S|\u0003}\u000eXIc-%Ǭ⩨\\b%S+R]x\u0010\u001df\"H\u0007T\u001be4\u0019kR\u0006\u001e8o\u001adq\u000bMP\u000bp4I\u001fX\u0018s<\nsa,\tu*\u001b+cx\f\"\u001bV$\u0016 \u0007P\u0003D\u0010y#\u001c\r]pK@xmTI\u0003(\u0013H\u001c\u00109DLrpZX\f}E̔V.QbIߑ1דr,\u00030f&?5sh\u0001`Z\u0019+U^\fsF&\u001a'J95WŘB\u0012\f \u0004%0',\u0014r`pdH\t!\u0019\u0010B2`\u001fh-/znHE|d],`\u001aqE+\t\t\b\t\u001a(2\u00078\u000e\u0003b\bRY⎂\u001f ՟7G\u0003NC\r&\u000e\u001cqp\u001e\nMj7\u0000c]^u(b[L2j|\u001d\"\u0007\u0003|Pv=p`\u0017c\u0007!\u00018\u000f(\u001c f4\np\u0000_5|*Ua\u0010Pa)q\u0012\u001fX\u0000!;%CA\u000fӥs@\u0005\u0016x\u0000\u0017\u000fxp\u000e)^dڶwYن\u0013e*X\u000f1)\\,l\u0019\u001b+5^vV\u0002\u0011\u001aEH!\u0017H_T\bzB`LE\u0007\u00151=܌\"??\u0000w\\]R\u0005\u000bK[*^\u0016Q[\u001b&Z\rJRTl: \u0003uD\u0019\u00075䋈\u0001TS\u001d#\u0005{98JGBPI)9Zr\b\u0014k\u0016\u0012,Z]ZLjQ蔐\u0004\u001e\u001ah\u0018m\u0012_)\u001fqJl\u0000R\u0003\u001a@Phx@\\U->\u0018\u0001?l\u0018\u001a+4F-\rb2\f\u001cxt9\u0018\n䁨\u0015\u000f\ng\u0003\u0018Fd|D\"dGbB-{\u00078lH)RtY}\u001bB:[&?v0P3\u000eַGwG6\r\u00178\u000e\u0000ݡ&dBLN\u0013@c<.t41\u0004PdZ_hH\u000f\u001c͓\\O\u000b\u0014O a V\u0012q:f\u0002Y\u000eVR5\u001c1;(\u000fR\u000fx'Ef2\u0016$M*uY-G,&F/e<]2\\쇯AD\u0003A;vV\u0001\u0002k\u001c8uvum\u001e4N\nM\u0001\b'=}!\r?\u0016\u0019\u0013\u0007&H\u0015Ι\u001fxZE\u001e\nOU#EvV6h^1W'!*ϫb\u000bծ\u0002ե\u0000R\u001d\u0002\u000bRAZn\u0015ê|54\u00167\u00125W$X\u000f2;I5J]H=-*uhX4\u0003S\u0003\u0013\u0011\u000fG\t8Ub]׈?@1uD늖fUQ\u000bPэ\u0002c$,\u001bdm\\8\u001eL\u0003\u0010r\u000f.bu\u0000\u000f3\u0014Bunz谒\u0018zWAh v7~\u000f\f> \u0019~$_\u001fos-r{=塽6\\\rʹ^\u0003T\"~\u000fAS\u0018,yː\u00069kb\u000eG\u0005/![_+֗FO\u001aC%Bee[_z\u0001)l=݆W1+`}iYid>#qi\fzŊZS~$Ψ:\u001f^\u001b%<>%\u0016B[Kb?0\u0015ZV\u0007aV\u0018\u0007[},s7wr\u0000q\u000e\u0014WA\u0017px\u0006`\u0010ԏ!\u0014\u0014J[^<|\u0002\u0006M3\u0014\u0001d\u001e\u00123\u001a}Z\u001c\u0003吾\u001fly6b^jSY׺\u0000o\u0006\u0002D\bã\r\u001d8 \u000b\u0012b@\u0012\u0006\"C!C Cm\u001c$$\u0013XD\ba?p@?DhO՝D\u0001>=\rWL?4OlK\nbV;S@k\bIMM\u0003\ngҲ4b:9<\fZ\u0006\u0001ې5F\\-Zj,\u001aG\u0016\rfbz\u0017\r\u000f/Mڼ[F(\u001b\u0003 ַ\u0018aaS,W\\wZ\u000b2zt(\u0002Bbmz?iy\u001a\u001ed<š\u001d?z^B\tψ\n\u001a)!WjJ%\u0014\u0006D\u0002A\\\u0015\u0005_\u0011\u001bq\u00107bcDk\u00006\u0002\u0003\"\u0007,=z޸\u0019^Y%\u0012_\u0004>\u000ei\u0004>\u0017\u0018!\u0010MQ\u0014$M\u0003#j\u0018%?8\u0018\u0019?Q\u0019\u0011\u001cE\"0\u0005$Ne\u0015mNzM\u0000u5)\n\u0002Q!\u0018O1\rr\u000fh!ih!4B\u0012\u0004\u000bD\u0011[Q%\u0002\u001fPƙZm5+0B(^p\u0007T-\u001c\u000bF\t\b\u0016\u0002R\u0001æT¶\u000fI\u0001EX)БDk S\u0013c#H$\u001f(sH1xFV\tIm\u001f'c)<'*'2Z7\u0011r\u0014*ҕ1\u001aRLw)γP\u0010?\u000f/\\^N\u0003(!\nZ0><`Md\u0013Mh\"\u001b\fGUUUf_u\u0014$n\u0016[yȀ\u0012\u0000T\f;\u0017h\u00003in,\u0005in\u0011H,@\u0003\u0000\fP.\u0004@ ̰\u00034=6Iy.\u001aQB\u001a.R^:\u0013zZY1;ղ&Фч\u001cs\t\u0017\u001d'\u0004\u0007؟k\u001dl\u000ft呗c.&\u0000@p1\u0004F\u000e6KnCO2\u0002t:\u0010\u000e]#\u000e\u001dD]!(8\nI\t\u0017\u0007l+vE\u0013\u0016\u001cQP-go\u0015ܔ\u0002]\u0017\u0000/Z\u0001\u0004?L\u0002zXY:tJeh\u0015\u001aJxڹxrJ\u001fJXI0?p;tXݸ$P%PUxIqG&\"{[TR;\u0011d'&F5S\u000bvHzݣ\u0015\u0007\u0001hq\u0018&\u0016o\u000eL\f|\u0016!\n\u0013\u0000\u0001r\"\u001bp#G\n6\rI{|K\\2\u0007\bp\u000bv\u0005dm\\\u0007r.Y߶V\u0011YVXh)\u0013E6\u0014_=\u001c\u0000—c-\r3K\u0004\rd?\u001f` 3$#\n&:\u0000Y\u0001x\r@<@9\u0013&.SpC\u0012rC\tֻ\u0016\u0010\u001c\u000e~x\u0019nh\u0003\t$\u0015Q^T\b\u0007\by``bQaWdNa\u0004\"\fLBiGAYA\u001dÍ\u001bDyn\u0002|\u0000![p\u000f\u001ev\u001f엘eۜTS\u000ft+:|\u0015\u001dߊ\u000e_pE+HnH0/)د\u001eLZ-46O+\u0016Yx搙E,-|]\u0001G_\u0018P\u0018}0<4mI`\u001bD\u0004âؓB\\\u0000\n'P\u0012G{\u0018l*Q3q\u001d+H7\u001d\u0018Z\u001a\u0016PX\u001aV\u001a\u0001\u001a\u0000\u0006\u0019 $,\u0010K\u001d,/>G\r.Yty\u0013lA1fe܆\u0018\u0001ZC*a⽪\u00114@1\u001fx-\u000eHgI9\u0018Z&&gqwq8q8?8\u0011X,\u0002\u0011X\\8F\u001d-KW^.0\u0013@a+Ðz?`\u000f\u0012\u000f\r%\\\r_\t>Ť\n\f\u0018\u0019p\u0012ێ(+@堇B\u001eBƍ\\P>!'\u001f\bő\u0016Z)jɋ\u001ce\tNG\b\"16YR!B\u0015\u0006G\u0000\u001e\u00100{\n\u0007`\u001aMqX]6:d&\u000fh^[%ZIQ2)\u0014\fiJgƏcF\u001c3p\u0014RN:+̊ԜYCFB\u0001X9\u00024}G\u0001}44߯,\u0000L\u0018\u0005{\u0006\u0001\u0000)2\u0000܋Б\u0002\fthkV%LZqR|\u0010\u00144_#Ş\f7(\u0005L\u0003BJS)wL\u0007\u000fp R~\"Ǡ]\u0018FµB$A\u00152.\u001dZ\u000e;\u00030c6s@k2*C\u0006\u0006AAYz1]\u0007\u001e\u0012ft D=\u001d-\u0017\u0015*2\u00155W@pZ\u0001J@ \u001fAK3qa+\b,\r\u0014\u001b׏\u000fMx~\u0019\u0004X\b\u0013`%#HJFB\u0010\fJ|V0\u0012\u0012\u0007\u00065.Lc&p%H]\u0003tCT{\u001d4E\u0014eG^\u000e\u0007GS\u001e\nqq\u001aE\u0018-ܑT|o\u001aXERI$i:\u00051?\u000bj\u0001pXut\u0016AƊijF\b\u001at\u0014\biHh|\u001b\u00000cL.cTG*sDpR֦\u001f\"\u000fH\u0006\u00005#\u0014\u001698H/RNm8A%yL(fG\"\r=p8\u0002ЁySMc\u0012\u0011T\fP\n\u0011}U\u0006\u001f`\u001f\u0016G]\u000eM\u001e\u000533B\u0016\u000322Y)\"s+{?AHV&G\u00020\r\u0013\u0011\u0014X.A%r]K2\u0017p`~\u0000`7\u001bg\u0007KWwH㔧и?\u0012KdLE\u0013P [N\u0001\u0000qK\u0011\u0019yݏ\u0011\r\bR5l+Z2B\u0000\u0014&yIL~ \u0011\u0014a+Y+$F\u0015O\u0017l,ǃ_R‰)Y0\u0000Xd2\u000fk8&-C?`|8lq\u0019\u0012\u0000鶧%\u0000~@J`t;{\u0002\u0000Až)J{[Z\u0015u٤p\u0013;:\u0013&p\u0014y%V\u00005g6lq~@`d8,\u0019wN\u0018\u0002I(\u0002K!\b\tHP50w\u001c91Ej$@ؔ^\u0011\u000fw\u0006260?P\u0000)J\u0018Sd\u000eӴ\u0005r\u000bcz\u000e&\u001fU:\u001c\u001eby\f~⌕\u0001:S\\\u0019\u0012\u00016\u0010\u0017\u00135^*+Fr`\u0002Hk\t@\u0010\u001f48r\nv8\u0004\u0019\fۈK'|K\u0019~J/w\u0014x\u0006\u001c\u000f}P\u000f\u0000⤐E\u0007*m \u001e5RDHTZ4x^堘Pl\u0001‘f\u0005a݉ a\u0007^ \u001e\r\u000bEzz(u\u000b tv\u0007\u0001\r\u001f@xoO\u0001mch$DJՐZ\b*.}AURmBI\u0000\u0000a\u0005Pq9)w\tc7J!&\u0014B\u0015\u001f\b9\u0014Z?:\u0007\u0015\u001a2}n\u0013\u000eafji\u0015\u0003K\u001dKҘusP\u0002jUIVtXm\u0016eguYf\u0010jX\u000f\u0019\u0014\u0016j\u0001\f\u0003\u001f2.Х3\\ܥ?\u0018 \u000erDevV\u000bifQ\u0012;\u0005]Z/\u0011j2W?E4\n#'Z]oK\u0001\u001ca\u0011QtKvuz0>\n?s\u0010\n/Z9\u00103\b\u0016#\u0005\u000b{\u0007\\\n{\rU)\u0001==\u0012z\f~V_C\b[\u0017ݔ\u0003\u0000,\u0003U$+#s\u0007\t\u000ea\u001e}x^Q\u00172gBzfz̾i\u001e=9pKv]8חB{;\be*a8$=D:R-HaO5|\u0007캨l&S:VD[\u001f{\r\nj=(g\u0006X~ֿJQAP!K\u000b0z\u0013[ֻR\u0003$D\u000f\u0019o\\\u0010O,\u001f#I O\b\\6\u0012,MV|\u001e\u000f)8jpzZ\u0015\b0\u0000\u0005u8Lb*7\u0003l~V/nR+j?ջ\u001a{L?\t\u0015ͯzrҫ\u001fk\u0014)z؀I#|smi@\u0012(B}:_Y/|\u001be\u0000m4\f\rO-z^8UoϝKz\u0017\u001enVNVZz>*)m\u0019\by\"\"';Dw\fe*\u000e$IN(H\u0013{\u000b\u0002D6H\u0012:W&tM\u0004mR,Q0ɀB9\u0010g1yP\u00101AP3\u001c)X#Uee\bN\u0012Z\u000fȮTն5K\u0005Kj\u0015D@\tXe8|\u000f\f0e\f#M@DgD2\u0018B\u0012C*5U2\u0007X\u0016KiR1GiSǥIͮI\u0007k.HuQ]\t\u0007\u0006ݠ)͹\u0013:J\u001fN\u0005%0\u0015\u0001)R\"\u0000mM{F\u0014\u0016\"\u0006J|6\u0007fIn\u0013<\u000f)*\u0007\u0007\\G/msK!9*ݯ\\G\"zC\u0015/\u00177 &\u0001Á\b\u0006\u001c?@ph/\btV(<\nai\u0018X\u00050jA\u001fcc2@t\u000en\t,\u001c*napn6֢I?>\n{\u0005}Zɥ\u0014\b{\b]\u0012/Jxލ \u0018\u0006#cgb\t\u00063o\fm\"\u001cH_d\u001e\u0000l\u0002\rCsŚ~^\u0006ĩf\u001f\u0010$\u0001\rȅ\u0016E\"+&X攋jjP\u0018*uU:mWi1\r1\u0003#6P!0\f,\u0001riClei=dpCT+\b׿U\fl$Ji.B\u0016P\t\u0005\u0007#˽r}^\u001fW\u0015?&?GFfFqBV]b;`\u0019(\u0000\t\u000f\u0018\u0017M7 \u000bNfή*^Ա@Y6aCj\u0015\u001cѵ `N$s*K0\u0007\t9Ć$\u0000}\u0013pK\u0018$\u0000)]\u0001K2\u0014~tqZ\u0000֬\b\u0016sFJ1\u0015F9(!׆\rۃWM\tW]\b nss\u0000iE\u000b/9>\n\u001a`,/Nef;\u001a\u0010Iv\u0007F_sGS\n肤0t\r\u001e~5\u0003\u0000V: \f!0AP0=N\f5Y%e.`\u0013\u000eE΂ȼ\u001e)*x'I@ԩPA9~y\u001d\u001c`\u001aˆH? VHj\u0010\u00136 \u0000D\u0011\f#2H,@ϡ\u0003\u001dvZ\u001f!!\u0019J\u00015頻jOؙF%<\n\u0002\u000f4>(`c\u0016\u000e7+4k^7٥\u0005w\n\u0006\u0014Fdp\u001en\u0006a\u001d\b\u001d\u0016B\fH@\u0012\u0001\u001f(? -\u0016\u000b\u001cؤ\u0019dy$0I\"wF+\\X%\\`\"ZHl\fbٛ\u0001\rT \u000eEr16\u000fh\u001f9xyp<&a?\u0018;6QD\u0007d'[8#SU\u0010,1D\u0012Sm(۹-X\u001e0`64`\fNc?p\u0012`\u000f\u001c\u0016\u0000B\\\u0000P\u001cj\rk\rb厐!h!F^#\u0005L\u0014n\u0015f\u000eё\u001d\u001f1\u000fWa2\u0014N\u0006[E#[\u000bwA\u001c?`6\u000e\u0017\u000f̨R\u001eՉ\u0011\u001d\n\u0017\u00148\n2\u0016;1d(ӖRS7!Τ:4\u0014LzU\"(\u0014\u0017\u0014FV$F\u001a4\";+??p289U[dxEOIQ-j}\u0002\u0005;B`Z`q{#\nҷkR\u0001a\u0011\u0019oC(BWZ\u001a(?n\bI\\W8\u001fPvJP4媸>IJ\u0012ȥ$6\u001e\u0018\u0010\nid.eG\u0010*\u001c=-\u0001₆^Uc(w}(\r^t)\"]+@\u0002?\u0002,#ih8\\ |݃\u0016]O\u0016Ųܕ\t@R\u0017\u0000q`Yffdo\u00145\u001c'\nifgtD~2*'\u0005Zb\u0018d͹!\u000f!Xõ&\u001a`\u0015\u0007}\u000f\u0004;\u0003C\u0006i-\u000f\frgˉ\u0016$-2\u00185&\u0005lL9tҍ?\u001aNΡtdY=.=:?' ΐ?煈54\t ɦlO\u001dr8D8\u0000C\u0011\bv\tv\u0007;^Y8j\rl\r\u0013@\u001a6\u0011l\u001cQ)W'G\u00173O\u0005 \u000et\u0002Y,F(\u0010\u001f\u001b\u0015H\u0011?#!\u0011\"\\r\u001b$\tm\\&i\u0001p\u0013/Ea%Q)JeMˤB\u0005f\u001dT\u0002+o\u0010-\u000fHBg\u0002X?\u0013\u0016P2SQ\u0007H\u0002\u0018!\u0005E\"8lH\u001d@(\u0017P!b\u001am\u000bT,\u0000L\\O\u0013\u0000Sꄓ\u0014\u000e\u0014#)CJ͛EBbj\u0007Pf\u0012\u0001:Vκ\u0013.TH\nt_cx\u000fK7P;tlH\u0017 +qROV\u001bQޔ\u0011-\u000f\u0010\u0005 z\u001a\u0001\fNnj\u0014\n\u001aH\u0002uJo\u0019\u001b+BiX\u0014SCn \u000bM\u001fs\u0011u2u.=\u0013]z.\u001fh\u0018@.y_zΚy\u001e\u0011\u0003uHlB喗\"U\u0013PvXʻn%(^\u001a\u0010[\u0000\u0007A\u001dv6:\u00044AuẎ\u00028:\b\u0005!GIv\u0011˥ORKlKSJuX\u0001l\u0000fVd@jX(n\u0012gϫs/dЁ\u0013tq=\tAa$?aq7sťW\u0000^.\u001d㽗((\u0012ǜAQNAߌ@֮\u0011?'TN.Br--\u0018\u000b{AS?2(\t{ra\u0003*[N\u0015׏\u0003.'@\u0002\u0004SУ\u000eCvPclTBB^J\u0000x ah>\tYJz}ʡy=\u0014y=_?ןj\\hzCzipp #\u0000q/Om\u0001\u0013\u0016O\u0005E\u0002]]&\nFO=[)\r\b\u0000A\u0001\u0001r\u0010\rj`47}>sۮC,\u0011u}'r\u0007\u001es\u0001z\u0014z/hk[\fZObh1\n4z6$slG\u0003\u0002@ pm֓p\u0016:GEB\u0004\u0011[2\"b#Cݨ,#Hp+luҔREJƑ\u0015\t2\u001fQT \u0011я\u0002m9\u0003NbIY㠚PƼ6\"L/+5S$\r%^1\u001f@\u0002~U\u001edu%\u00073m\u000619:`g\"e\u0005EQ2DM21\u00020\u0005e8SY)?\u0010b\u0000>T\u00020w(k\u0001aֹr\u0018,q\u0019\u0007jӀ\"W©a#g\n\u0000\"8\u0001/ꁡ8p1%\u0019br\b\u00115FũZ`)\u0007\\=\n'\u001bIxT\t\u0003C?Q\u0014\n@u\u000b\nA\\Y\u000f\u0016`5W!P`CeS˲\u000b\f\u0007H\t\u000e\u0017z\u0003V\u0013aN\u0006\u0015\u001a3,F0raU\b\u0006%UJ\tRJ))E?Ī\u0014\u0013q7\u000b0Az\u0010-H[R\u0014\u000e9Se9υH6\u0001x\u0013=5goj\u001anL\u000fXpz|\u00156z\u0014I\u000f\rB[\u0001.E\u000eiV/A\u0003:seJ\u000b\u0011͟\u0006ƨ(\b\u0001[\u0011(kz<\nA11Fq&\u000f̫¦ X1'ͣ\u0012>-Mx\u0018($-np6>(kU5\u0001)>0\u000e8Lܱ\u0010\u0016e\"_\u0002\u0004\u000f\\4\u001d\u000b@t}:\b£lvBz\u0013b])$`R\u001f\u001e\u0002q#\u0017\n\nb\u0003M0\u0011ES8`\u001fP``|&V@0?35؃\u0010\u0017R \u0013\n\u000fu\u0016xjNNB\tl1\f\u0011#\u001e2o)C\u000f_/>il*$\u0003L\u0017f+`t*<[Eډ9\u0010\u0010\u0000\u0019\u000b4~\u001d렊4…H\u000002\u0015%8TdO\u001f_pиԙ]HR\u0005o+pc1\u0013\u0012c5\u001b$<#\\xKI]EN\u0014,\u001fϖC@Gb\u0010$\r%Y`ujnqjn\u0018d&0T\u0015)|\u000e}Ԝǜ`\t\u0000:\u001cvIx\u0007\u001bB\u00197\u001f\b27aY\u000f\u0010\u0005p,\u0018Ql\u001b\u0007I̅w~Dq\u0005&\b-\u0004L \u0014i`9̇iAP14\u0007\u001a\u001ap璅q3\u0016\u0006\u00030|ya 9BA\u0001\u001d\bsC&Z@ (8\u0017\u001a\tdTHV\u0019\u0003s)yB\"< I4TX\u0017r7T\u0006wNC\n+\u00004PS\u0010fv>\u0001Gɘ2HR-u/\u0002\u0019&\tߴ\u000fFLIBU<3\u001f*cߔ+59t\u0011Y\u0015SBVL\u0006\u0001v\u0012*\u0019*T\u0012\f\u0003/8VE\u0018H\u001d\u0006\u0000\u0003>*_4Nk:P:EI\bG\u000b:kz`uH\u0010T\r;I\u0016w\u000ec\u0005\u0000g\u000b`;/k/\u001b\u0017}\\\u0014\u0006W\u000bK\u0015\u001b\u0017\u0001<<$\u0003M9d\u0004j\u0011\u0012\\\u000fֺz\"\u0015_04V\u0011J\u0001RD`(XZdt\u001d\u000f4\n'ЀǛ\u0011v\u0011b\u0015\u0005wA(,pI\u001c4\u0019+YSE\f\u001d\u0018>\u000frh>LPEF\u0015\"R6+\u0017\fk\u0014\u000f\u0006kl\b+F#\u0003}\u0012\u00115f&\u0019B/vdH2\u0012\u0000H\u0005\u0007<2\"\u0000\\\\ଐre\u001c\u0002\u0005\f\u00182-sPcl4FO!ڊы\u001f\u0010D\u0002\u0005\u0011\r\u0015)og\u000f\u001eARZɱ{Ji0,Ch\u0016(709xtz\u0001sfV\u000f\u0007>\u0000{ۭjLn(\u0001I[\u0017 E\u0005\u0004h\u0015\u0018\ru5\u0012|ig:^\u0015rz„\u0005\u000f\u0018(q'߰2\u000faD\u0010.^C#\u0004\t(\u000bF\u0002\u0015Bj+>\u0003TFz\u0001AE\u001a\u0003Ѣ57ɍRy5y@1vg\u001d;\u001c+4\u001f'd?@\u0012\u001b\u0007\u0011)\u0011$Svv\"r\u001cRb4I\u0003`\u001a&\u000bVfĬ~\f^ h\u001b\tDЗFZ\u000fh\fq$,+-ӇL7yFHn\u0012\u0005\u0001\u0018aZIB\u0005{x-hJ\bN\u0014[ƪz\u0013()M<0?Щ+rȵMDq9wn1c\u001ca\u0014\n!&<՝|dfD![^ҡD\u0005ʢ\t[`\u0018\r\u001d2(sp\u000e\u001926\u0003ȪٴTI+Ɠ~6Vl\u0002t\t(jF:ߥd`9[M? \"Q(92Ӛw6l҆z1dfC蜘{PP!\u000e\u000fo\u0010Dž\u0019C?\u0011\fF!ׂD\u00134\"RCr$WI8&\u001a\u0013\u0001 2V\f:JE^J0J\u0011B7-\u0007\bA]0],&eqMH,8\"EL\nIhM\u0013~r\u0012Pqi\u0012٘\u0003\nQ>0̙TtEv\u000e!PÒ15r!B\fVؼ:(9\u0004\\b1,.!\u0016c\u000f7\u0011uuK\u001f0ПH`-b4 ?H\u0018$eGј\u0007\u0011~\u001fVգ\u0000r>V\u000e\u0010\u000fx%ջ\nۭ\u00055\u0001O\u00051h>^Љ\\Ӎ(G`RXH\f\u00160K\t\"A\u000bf-$B\u0007 B=\tn4\u001eߡ\u0007F}\u0013̭\u000f֕EC\u000bpÓ'jFdl$Iw~*0\tFdx\u0001,%\b[0=Ƥ0^ষ,W\u0015o[&czJc\u001a嘾HL?\fs\u0002PkV\u0001ԻSrAh^%+=U\b\u00000\u001d\u001a^\\$+R]15A@zF&}ZIo8H0QH\u000eErHIlHPH?#ҟ(\u00117:Cz\u0017!\n\u0005!=@\u0007Bz\u0011\u000e!=Gx+C]\\N%H\u0015Sy\nM\u0003me\u0007iV4E\u001abM+Z_\u0004;+y-\u0010\u0010UDpD_H'EU/\u0016\u0013`.>{L7z\u0014܍\u0007B%z\u000e%%z%\b\u001b=n(G\u0018p\u0013\u0012u4D3\tF\"A?\f)XZ-Ҫ\u0017i#\u001c;!\u000bR@)H\u0003Cώ~7U\f}ū8܌\b=)B>\u001b/П!F\u0001#=\u000f\b^BT;D/2ӊL\u0011'F\u0002%gI4\r\b\"Һ\u0019WW\u0012D<]]-[k\u0004ss\u0005@1}3\u001a\u0007>O\u0010ϯ\u0006zAG\u0004G\u000fA\u0003V\u0005=IA/)_\u0018\u0014\u0015\u0005=Gu>\u000e0\u0015&\fz\u001aA_\u000f_\u001f\u000b\u0019M\b\u0006w\u0019[odxN\u0019\u0017槝2\u0001[2yhOC't\u0010\u0017\u0013\u000f1\u0019-\u000fzplaԮ||zyս<טH~gE\u001fY<\u0004(|\u000e?\u000fa\u0004\u0003\u0013do<|(V\u0012\u0018l\u001c\u001cK#\u0011>;:A\"IGL\u00013 3f\u0015&Wh\u0018\u0003Õ\"'%4+\u000e=>\u001b|6?M:s\u0014(\u00045E.\bfa/\u0018k^\u0018\u000bۯvXJ]\u0017A\t;BƏ\u00122W@j\u0000fLlׄG.bt: \u0001+W\u0010>+̷]v\u001e\u001c$$[\u0005?X\fHJa\u001eI\u00165=[3\u000f+H\u000f.g΢A\u0010\u0019C\u000f#,9C\u0001MRՋk\u0018\u00032\u0010e0>I1\u001a9D\u000fI>nV8\\\u0018.:-ؘ\u0016LbL!dP~E~Ъ>QM\u00119A\u0018w~\u0000!ʍw\u0018[I\n$TsyUT\u001a\u001dKG͍JS{\u0019\u0004@2,DKVaGU\\PmX\b#R3T\u0010~@R2!_\"P:T[Cs\u0013\u001b\u0000km֤\\T\bqIuzEw7tyv*xkJ?JBT3\u001fh\u001bH$>۸7\u0014N\u00014b\\\u000f!/LҶQ\r\u0003\u001b\u001bWͥ0-6\u000fJ$m\u0010r\u0005~@\u001c^U\fKm\u0003\u0019䂇)/\u001a/:a\u001fS_ma\\Az}^t\u0015%p\u0011|R\u00150hU\\]%\u0012aBCͯ\tu\u0011.b\rj,&\u0015<0->\u0012\u001d\u0004t;\b\u000e6\fu\u0002\u0013JwpI\bJ\f\u00065\u0015ݼ|i\u0010\u0017\t\u000e]PVa9(-yJ\\\u0007\u0013a4/.UeD3B\u000b4A6#$\\\u0003Ύ\"\u0005t\u0006\u001cbv+-x\f\u001e^e\nڜ\u001fdv+\u0016Xp0\u001a-~\u001f iAKq\u0006\u0015\"Q(@\u0012e/Xg*Wc31Hc3$CS0`cv\\4;\u001d[>Yh0\u0003\u0005BAY/\u0000cgVjF+ZF)s޽6֋y\u0005U#\">) :\u0000:䟡\u0018\u0002T?`\u000f08\u000fH&\u0003PL60j^gd\u0005zhQ\u0017RАgŦ\u0012CfJz#Hm0WoL*2\u0018Y`Cu\u000b\u001bvQ?`I΍teJ\u0000\u001f:\u000b>|(\fZSכc]Hh(ÉӘ\u001dXPpE\u001ex\u0004'EC(2\u000f\u0007X9uRi$X-ld\u0015`e\u0001kSNYcù!;/T-Ex\u0001\u0004f\u0015\u0018\u0002s\n-0\u0004r\u0007ϡ5'-H\u001crB\u0014cKq\f?90\"\u0015ʜ\t>!B!\n@2\u001a%\rWv8_UY/\u0015d\u0004F\u001dˑ5\u0010[{N\u0001[\u0002IXY\u0018Pp\u00067'мIJ pl:\u0005V\u000b\u001fH(0j\u000f\u0007&P\f\b\u001dA\u0016LHdJ\u0004Ģ\u00023\r\u000e؇x8 /fM՝[p\u0000hn5\u0005{ʟeQXeė1?pF\u0005!\u0003)#Bڳ\n\u0014\u001eX0$@\u0011v0<\u0010g\n2:m\u00069BDiݙrTvEBU\nmu,F@n +\u0003\u0002rr$-0\u001a6fp\u0003kxR#J3J3\b(gP\u001b\u001a!\u0013僊\u0001\u000e\u0016\u0001\u0010ЋיM˴@Xo\u001bwDq\u0012\tT\t\u0005H1'>z1Hx4\u0006(h\u0018g\"4„K9\br\b*%\u0013\u0011d-%_P\u0010*:c8g!ˠ~P\u0012x#1ىX]$`1J&\u0006HQBz\u0017 :\u001c4(%\\\u001a\u0003:P\u001fh,\u0014\u000f\u0018\u0019\u0019󫑔55!KU%t\u0005\u0006؎\u0006Fގ-VН&4\u0016\u0007a\r\u0016pi\u0000;]qs\u0007\u0001\u000f\u00162r0+. [\u0018Aҳ#.,Os$%o2xrQ˼\u00129C P\t#\u0001g;\u001f_\u0017!>\u0019\u0016\u0001J\u000eS͑\u0007([o\\@\u0012\t`\rZ\u001c{DYAR\\C^&C\u001cbNL\u0015׼W5\u001dq\t*Pq\u000bn\u000b̖jt7(\u0002*\u0010\"I+E\"A\u0016OE_gz}t\u00035\u001aL\\-!\ny\u0011\u0002\u001dF\u0018\u0013\u0019\u00104\u0005Tl}v\u0004{T/t@\rSڂAV\t<\u0000.\bG\t{t\u0004*\u0000=XOߖӓ\n?dz#%Ҵ,\u0012\u0005d+UZ\u0006\u000f{0*\u0011锤;v\u0018\u001e\t\u0001\u0000M\b/W;\u0015*$\b=8\u001d~#\u001c^a^\tYU:|\u0018'\u001a;z8ӎ^G\u0003\u000072\u00122\t2:tF\u001fc;g|2<\u0019}蜌MFII&1aW%$\u000b($\u0015\u0003[*\u0011hz0MUIp-ˢ{\u0018Z*S\u000b,\u0018Ia΄~3?QЗ@3HЫ\u001c'3\u0019EF\u0013lQ\u001e\u00076*֩JE賓 RST\u00111\u0015-EH\u001c&\tǀu\u000bqD[\u0001Ԅp;\u000bhy*N.%\u0000kH\u0019ER$L!V-\u0017\u0001\u0017L-\u0001׼\u0001z/ls\u0006+K\b\u0017\n\u0002\n.\u0004p\u0002o\u0001\u0000\u0000\u0004\u0000e\u0002}~O:`5LA0HV\u001a\u0013/:\u0007.L}ا\u0011QV9,Fன[a~<\u0006y|q|0|\u0007\u0000 \u0010|>]5>ϳ\u0006ϋZg&K\u001a1\u0013$X \u000f\u0019?+;7)nZ.c\u0016@\u0019MzBjs\u0000=. ̜\u001c\u000e5_ܕt\u0016vQ\u001a\u0006\nq@tVIK?2\u000by\u0002%\u0010F\u001b\u0019>\u000b\u0006b\u0017Rܔ\f*B\u0016\u000bWB%\u0010%eV\u0006Jp$ss{Kjv|F\u0007\n\f\u0010\u0011\u00066(h)9DrRLRx\u0018O[\u0004Ň\"\u001er\u0012PkF*\"d\u0001\u001a!8P\fko\u001fH\u0015\"O\u00140f\u0004`D\u000f@\\B\nu\u0003\u0001\u0011\u0011t)QF2q\u0006mʮf\bj\u0011W\u001caz\u0016\u000e\rC?<6Q H\u0006G\u0016\u001cr@L,7ooUXTE0-m,\rM$\u000f5h\u0015\u00028h\\&(1h#XvlӸї|/\u0005\u0003W9\"G#\u0006XrM]Z\fT`c&|vʂ)]'\f6tC&$kyM\u0014nF\u0019\u00197TDvД\u000e\u000e*\u001cD](ڔ\"皝{-Q<\u0003\u0018`\u001b\u0000\u0011ka\u001a0\u0016E\u001cLXxwR\bQ\u0012/$\b\u0005{\u0018,e`\u00198VR9B:3f5z\f0@`\u00130_\u0011\u0003!YM2W\"\u001c\u0004X2\u0019-/\u0005\u000e\tlYۮԸ:q#g~mϼ\u001ea7(\u0006\u000eDg2\u0001Q`clGb\\Tx#ϙ:}\u0005&\u001e\fwI+ھ\n\u0017$V{vZ\u000f9Fg\nr`D#\u0003y.g2oH\tcph6,ށ('\u0003\u000bZcG6ʳ\u001d>WU~K3\u0012A߻Oa5\u0018\f\u0011ph\u0001\u0003\u001aSF\u001c=J\bF\n5B̰;\\T hGG\n\u00059\u0013\u001aZ}F5^MY$B\u0016$Ɛ5*\u001f\u0010\u001e|\u001b\u0011\u0006!H\u001flh_\u0001gDa1\u000b8\u0003:6\u0006\b\u001dq9zӥ>П\tE|ЂpqT\u0000v衆\u0018$\u0000Pp(L\u0017\u0013\u000eIc7|(1\\fePh\u0018\b_V\bZ%A\u0006z? Pc\u0015D)\u0014\u0016߇,~)5\\W^\u001d*z=\u0006\u0013\u00111HTFm\u0018:!\u001c6\u0018Ve\u001a\bB8l\n\u0003c\u0000E@B0P\u0004j\u0015T\rzmc,՘`\u001cBڊ\u0010e-8yY\\\u0016\u001f1Y\u00184\f\"\u001bj(\u0016/\u0016Thm\u0003a^\u0000EP\u000fd$aAhlJ\u0010\u0018\u0007P$/\t܁\u001a]Iau\u0014\u0000\u0016ד-0v4/h\u001c2\"b\u0003\u0012\u0003u4:ť!\u001aQ(+\u0007\nd\u0007g2qI~p\u0006=. V\u0004F\u0013\u0001Fh$\u0017k$`'[^&?ep\u001a\tL,\"6]8èv-AumXRuIO@e\"@\u00120>3zM@4bR2mQ␠24R5\b\u0007۫\u0016[0:L\u0012\u001b+yx)e{UW\u0005>\u0000LX::ׄtxX\tZ\u0015ZG좂q~_\u001f)&\f\r\u0000&a\u0005Щ|Ta`L\u0014\u0004\u0001P2\u0010(;J_\u0004T\r>\u0014b\u0005n\njtfB`.-W\nt\u001f_ǵ\u001f>\t'nCU/ҭYzեz\u0013XKԅ\u000ft4Sf\u0012[\u001dXy=JAy}7^V\u0018m\nߜׯzm>H\\J{\u0018ZJ2\u000fO_7\to/t\u0010VI\u001a:*k?^\f\u000f}yԮ\u0002ck9ZOF,X\u001f\u001aַ$\nZjAկ\u0010Ū(\u0005'\u001b~lJ\u000f(J1\u0004Jl-;J\u0002예%t|\u0017O\u0018T=\u00014U?0zEbT\u0011Ui_:S}4J]bS?\u0001@B4\u0016\b977\\5x\u0006:i1\u0015u\n24Zm\u0002(U-k\u0006pO\u0019N_Y\u000f5ӳ;\u000b=u\u0003\u0002s\u001e\u0015٧\u001f#X==\u0006\u001e\u000b\u0003Sc[\u0010ZAz\u001d'cщP'uQV\b\rX)ݒ]4O?N#W*\te>2J\u000f\u0002s,?pj=_0\u0019egz9*}\u001aJ\u000f\u0000J\u0000JqO(yʔ\u0017h!x5^N\b'pnl\u001f\u0000dmĝ8!D\u0003!nD\u0011=\u0006\u0010ڈHg\u0011FdDM\t6%z\u000e\u0000%z׍\u0012=JEqB'c*'W6\u0012ڜmPj\u0010\u0000P>5\u0010Gԩ4].jmwP7/RE\r<\u0018`c\u001az$^ŠC\u001fu\u0003\"\u0000;\u000e\u000fw#n\b}\ba^P2B\"-B?\fS<\u0012D\u000b$\u0015;\"~?\u0005oS\u001bP=\u0000\u0007\t_\u0017:E\u0018\u0004W\u001dD\bK!\u0003(KuC\b_\bԾ\rȂ\u0005\u0013^]\u0016d\u0006}\"^4\u0012@/\u0001u _Ӝ~G@.3\u0013\f:M,3F}H$K\u0003J$\f\u000f\u0003hM\" 462׀$\u0007;(\u0003\u001e\u0006_T\u0016!߮\u0004A$X\u0006e=ۂN%KG ;5 \u0001\f6I0XS,\u0012X25\u0002xbx?\u0000p\u001c<[\u0005xd>W_Ȁ|\u000f`2\u0003\u0002QL|CpdO\f]FD;Q\u001c=|\u0015}\u001a#AB:gZЉ%-]\u001ef\u0003\u001e#iXt1\u001496\u0016\u0006kJ(:\u001cj8\u0001|̜S8\u0013!J@ҲZ\u00145\u0000\u0019\u0002\u0005f\u0003\u001bRs+\u00182h \u000f̖S%1#q\u001c6\u001fA\u0018$˒\"&)\u001fN\u0013*'ڌ0#iesND\rُRh0,\u0001\u001eAQ\\\u0001\u0005,\u0000)E+\u0010\u0014T bKW@D\u0017fDΓ)\u001dc\u0006\u0001\u0018\u001dA\u001e\u00049t3?0\n'GmN#\u0006N\u0016I];#\"cf^@\u0007\u0016%\u001diU#\u00033^4G`!%\u0012C$Y\u0004.\u0018\u000b\u0001\u0019dH\u0010\u000f@\u0010Iy =\u0015βKN\u0016JHLj́pɌԼ\u0015&s\f\n>H5>`f\u001eGH.\u000b\u001bM*!k*IP%<\rBh-3\u0015Q\u0012\u0015\n\u0016~8ꂂCvD1\rL;\nKeL/Eo饅عFq2a2(D\n\u0016k\u001dk\u000f!)?b4C &(r$\u000f\u0014J%*\u0011\\`1ԩ/h_\u0017ڔ)\u000e\"M\u0001K(e\u000bh\r\u00064)EG -\tHM\bA\u0003FN*F\u0018\u001f(EGB\u0002b\u0005\rc\u0002A\u0007MHʡvn\u000f\u0019\u0017,E\u0013\u001an?.\u0012'6\u0010\u001fl̅p\r(́p\u0002\u0013i\u0007ݍv\u0007\bEp\u0016RPFQ>==dcD^\n\u0014C/ְ1la\u0014BХ.|;T\u0003X\u0011QR/^F\u0012R\u000b\u0007[Y\u001a\u0019wdCj\bF\"WXAQ\u0000R+N4U/`i$?mP\u001a\u0013D]$\u0018\u0005*ܮ\u0001R^p\u001d\u0014\u0003j@\u0001SnPMoN\u000eLJ\u001f\u0003(\u0016&|1\u000b\bBa\u0000EG+&\u0000\u0005}<\u0006G\u0019t.4^N\u0005\u0010l8\u0007 iIcDbhb\u0001綆pr#n^\r\u001eS:\u000et2qmo\u0015\u0017\u0010ML \u0002ѳ#{U8wS((HH\u001eO<{蔜$\u0017\u0004\u00013\u0006JD\u001001L>Y-<݄\ni\u0005_-\u000fIzt6.$\u0007\u0004xpE. \u000fhG~te6tr<\nx&t^`\rSV\u001dVWcU!_\"n\u0001lg\b4\rEAsX\u0006Q1GS&\u0004 \u0007Eq*9LjȯV&$'YL((K\u0019x\u0012\u0012bҼ%Ne2P\u0012\u0019ޗ\u000f-0\u0003f(ۙt\u001fpxYx}>q\u000e!*1Ad\bqp\u0016\tnLjqˆK\u000bd^Ɛ`hX\u0000DX\u0001\u0000\u001a~팉*\u0003\u0013SƔ%ŎR9V\u001b\u0014Rl\u0000\u000e+f~`f\u0016\u000055[&jR\n\u0011yՐ,b\u0001\u0013\u00056\u0010RL3\u000b}\u0015Xk[n.Tצ=\u000f\u0000H\u000e,`?M\u0010^ח\u0006#eS';6\u0001\u0018<\u000e~\u0010\n\f\u00001r\u000bN\fqFL\u0001t\u0007|pm،htZ_v&_$x\u0013ּZ\u001ci=NȭwYiʑaϬL>\u001d#]\u000f\u0014d\u00025\u001cx=f\u0010s䲴uE\u0003Q\u001d\u0003\u0011)+S?p'j\\N\u0003)\tJ\u0019*E`zKazB*a#^L-W)\u001ec{B\u0016\u0000\u0019\u0006gkaz2f\f=`z֣`\u001fPխYX!\u00104BkK\u0013Sc_\u0015Ch(t,\u000e‰%;B6 XY\u001a-Dz\u0005^N;\u0004_$+}J`S%JPz\"PaҗFqa\u0012K-5;\u001d\u001dA9y6\u0003\u000eMa/\\b\u0004`ËвT\u0014X\u0012 \u0004{<\b\u0013_9zю\u001euG${_\u001ex>r1;F_*Ws\u0000T)\u0017\u00004F\u001b\u001f\u0012Q\u001dZ4\u000fL5\u0002Q\u0006\u0000C\u001ah\u00178\u001cߢׅ'9\u000f\u0010\u000e\u0002ї(/zҨ\u0013oRъtbE?aY'P)'@\u001b!ȑð=aZ\u0006\u0003ȽhulM5D΋\u0002L\"vvZ褳I\u000bWwL\f05L\u0004\u0002\u000e\fhYh\u0013l\u000b\u0018ao\u0018h\u001f+gi\\W?\u000fgG\u000e'/dm2jqkUf:\u0002u,\u0004wÌ\u0013\u0017\u0016pP/p\u001eZN2\u0007H涩Wg)K\u0005ޛ\u0012\\As\u001b\n-^Nj\u00182\u0013\u0004j\u0000\u0012X\u001eJfEZV?2\u001brCK\u0001p\u0012\f/\u0015>3D$}^\b\u000bkOc\u001982BZabvcEԼԇ1\u0019rp`\u0010\u000bH\u0007IRXa]\u0001\r8؅3\u000f%g,\f\u0000$ܰbRU.9?bx<\u0006q_AD0|m\u00037\u001ex\u0012@Lo`@]T!\u000f\u0002\u001d\u0005,\u0011`Ӫ\u0000L\u0001%YCN.\u0011\fi\u001a*Yh\u0001\u0000\u0010\u001e\u001eҀD2(\u0007J\u0019 wd\n_L$/Sۇ|\n\u001fJr\u00072F\u0006K\u0002bB\u000f\u001d\b\u0007\u001c\"m\u000fcA\u0015UQ&\u0017lj%r\u0007T\u001d}\u0007@&&?丶\u0004\u0012rb\u0014Y@\u0004f.'2xL\u0003\u0000\tqH\u0000SWs\")!@068>\u001c&@\u0002%\\\u001eĊ\u00127$)\u001d#\u0000 >&\u001c1j, \\\r-K\u0013\u00031`i(\f8*wD\fRϪj\u0007S\u0015\u001aQ\u0017\u0006(I\tɣ#)b\u0004sHBc\u0001zyMNG\u0012Q#\bE#Cyu\u001a=\u001b W:Dz\u0016XNȃl69p\u001fs5s\u0014\t\u000eSP|Q3\u000bR\u0010´?!\u0015E\u0012Yrn\b\b$2\u0010\b\u0003EJՈN9A\u0013h]+hX\"X\u0018F\u001cAFb(}r\"D%|\u000fL\u001daV\u0010!h=Y{\u0004҄+uyUS\u0016K% 5\u0000,\t\u0015~\u0017q#&(\u0018\"\"vLUH\u000fT\u0003S\nSk/ͤz%!\u0010Ų~\f\u0010\u0001nC\"\"\u0004*-D%#'dP[\u000f[\"'[*1\u0012 *ڋ\u0014\t\u000b=+a`J\rT\t\rRI\u0013\u001fQr@&\u000e\n\\\u001f&\u001f'\u0012BhdZ\u001f6I=$<܊\\H,ḡ^\u0015j`\u0014\u0015G#(8!\u0005\u0002[\u0011\u001fYƸ\u0000l\u001bƣ\u001b4!\u0000=Q\u001bZGX䎍\u000fsB=\\\u001bƍ$\u0019\t\u0001\\F\u0010ô#\u001cƧ\u0001I \t=,\u0018(b`,V`A\u0005m\u0018Wб\u0012gsZ\u000bW\u0015N\nu&8w謞>D:\u0004t\u001b\u0011\u0015#\u0001\u000fF[|+h5\u0011l*f^I\"n!}\bc1+\u0006gSͦ\b)\u001d c\u001e\u0000-$tJ$R\u001f \bRM`D\u0003+@\u0011&ɱ/HR\u0004\f6\u0011eB\u0011Dt\n:\nCeJ-J\u001cT}!<#\u0006V\u0015Fٙ\u001f8[fVͦ\u000b\u0007\u0013\u0015zg!VRݠ\u000fD\u001f6\nKz\u0012)E*\u001aK0RtʎFV\u0015\u0010'Z~ 7P\u0016غ\u0019Qa\u0002ZS)\u0006df\u00148\u0011zPV$\u0013YXcU<\u0001A\u00182,H\u00147\u0000f\u0000/%aMZ8k\u0003\u0019S7:RUPl$X!z̉l\b\u0007\n&\u000fl\u001c\ba\u0005\u0014yu\u0018-Tr\u0003+\u00014=ck9@\u0006\u001fN\u0013J>hѭ^Xfˉ[\f(\u001f˻\u000b\u0006\u0014J7jF\u0002\u001cX\tb\u0019&FM\u0001\nMz\u001a\u001ckBdL}:Jm\tRgM\u0015k\u0015ͬ\u0013a\fj\u000e*=nL\u000f6KӎR%|U>GȧÊ\u000234\u0016$ͬ\u0017jXa.fEn`7\u001c\u0000(v@)RÂ\u0010\u0016X띈\"^\u000fn\u0014}oj\u000b&2d]\u0000%qYanB)\u0010\u001a\u000e͊^މw{޸޴SJ\u001f3\u0018F+1}x\u001a\u0004C\u000e\u0004\u001c3\u0014\trx\u0014x\u0011A\u0019q@*fl\u0013܁m}+\u001e󽧧gK+\u0007H|z6!YOo@ӿ$;XgYEV\u0010q{\u0018Wk[/ɑl\u0016\u0017aN:A\u0013\u000b@מ\u001fTNz\u0011\u0002\u0017s(t\u001d]z%)=)d֔^3\u000f,9T\u000f\u00009\u0001TSzy)}ZJ\u001fkJߕ[\u0002!{%NT\r\u0004J\u0006zI[\u000f\u0004\u001aV }\u0016\u001a\u0011&6]aRC6\u000f\n\u0000k\u0007\u0019{A҇\u000e(\u001dI/Oǧ@C\\ =bIO^\"\u000bh(\u0010\u0014\u001c`?\u001e[\u001e,%ʼZMwu_\b\u000e_?@ \u0014@\u0002(g;Y\bWT:d\u001f'\u0006e$\u0001HQ\n\u0004\u001cWp\u000e%GpZ\u0010`-OpG\u0000g:}\u0010\b\u0007[e}6L\u0003\u0013BI\u0017_?\u0012Ɵm\u001fA9{\u0017{50N\u00135\u0001\"ӽ\u0001\u001aK#\u0003C&.ɝ \u001aV\u001c>\u0018\u000fR\u0007\u0016pI\u0007\u000bjϴ#E\u0002#V>?A{o5J4WrB{p6D9:\u0000\u0019\fى\r\u0018&u?\u0012)jlT\"6P\u001bv14)B\u001a\u0018,6y\u00153\"&hU\u00131\u0016%#$MlM\\cn%L\u0007Re(\u000f\u001dؕ0\u0004,\r\u0016m\u0018I1d@\u0015CQ-\u000fTd\u0015>Ns\"&FK$x6Bh\u001ad\u0017\\'\u0007\u0018eb٢\u001a\u0001\u0010\rc#,:x}\u0011Hq\\h6q$b'\t@w&\u0001pN\u001d\u001fL.M\u0005\u0007]\u0010b\u0002!ޱ+!dWYTBf\u001awC\u0005u֌HDot#!P23\"8<\u0000\f9E4y2ߤr%B\u0010B\u000fp\twz\u00029Y:m\\\u001bL[\u0000i\rK\"h\u0010\u001c\u0000b \t'\u001f\u000bj \u001a#\u001a\rw\u000b\u001f1\u0003\u000b\u001f\u0003IScC8I\u0001V K\u0017G@*MAhv\u001ddR;\u001f \u0005}&rQe砀YE,VN\u0007+fDg_v\u001f\u0006DF\u0013Y\u0015)j<\u0000랤\"]\u0014\u000bE0\u00181*cTңsQjwQz\u0000\u0018@S> <|cnTq\bR\u0006\u0010[\u001f\b@RTrUnh-OPdNr09`?*ӼV\u0010<\u0003\u0014gdZ\u0003\u0000֝']\u0017O}\u001c$Q'\\KRDmpX\u0012\u00155$ɄԊX\u001aӁ+֯q.G\n5g~D\u00139=/\u000685E \u0010J,H]*a+YѠR\fFT!IPI\u001e&Lp@\u0011,6+l\u000fLV\u000eءl\n48\"\u0007`\u0015~E\u0003ea\t]IK)\u001crG\f:\u0007\u0004c?P֣\\\u000e\u001f\u001b\u0019K\u0015}H5F]cS4\tMpE+\\F3_iuP\u0018c\u0005’ZȀ%oc%-\u0005\u001e\u0019v\u0001s!7f[:Vw\u001b<\n0kh`Sh\u0006\u001fɄ1>8} \u0014amGT<\u0003\u0000T:ot^YE鼮RK;X\u001d\u0017[\u0003\u0017N\u001e,267~*%V\u001e.\u001bVrIHF\u0011pϫ1+$pp\u0002\b&Bl\u0005HL,\u001a\fE%b\u0001\u0001\u0000ю\u0010pRY\u001d\u000fqg2H\u0011\u0006\u0005>bg\u001aQ\u0005\u0003\u0002\u0002F\u001e{\\w\u0016^\b`ƴ瀀\u0000G)\bmq\u000fLV\u001f\u00155Ej\u001d43*La!j<6\u0003\u0002\u0002\u0005>\"Xn\u001f\u00182 u,BGT $\u0001Ae\u0002S\u0012mQ\u00031N,\ty\u0014l;\f\u0010\u001c@ˣ\u0014\u0005! \u0000n!z\u001eۆ \u000eŴa\u0003;CUEP\u000f wL(\u000f\u0004\u0004\u0004\u0004<<\u0016\u001b\u0001 \u001a\u0007\u0002n5q\u001f6r\u0014\u0006\u0013(\u001f@\u001do)w@@\bnSS8O@\u0000A⡲oN\u0001\u0001\u001d\u0000Uy-\u001aǂJ`\u0001G\rB\u0019K-{A\u000f\u0014 Ʃ@J\u0001|\u000e9k\u0007\u0004\u000406\u001b\u0013\u0010\u0010\u0010P)\u0006xL\u0018\u000f\u0013o\u0007\u0005\u0004\u0004,\u001ḟ4\u0001w> #%&9\u0004\u0005\u0000\u0004\u001a#\u000b\u0007\u0004\u0004x\u001ea\u000e\u000e5J% 0\u0007\u0011hY0:\u0001R}]\u001f\u0000\u0004\u000f\n\b0^qL\u0015Ҵp`Baw\u0002ZJ=Tfe;\u0014U+\u0004\u0004@\u0000\r\u0011=\r2D\u0001\u0002\u0002_F\u0002Pm\u0000ݔ\u001fP;D\u001fI@@@@+TO:7f\u0010\"kd@@$)3L.9D'T`ij\u0019}@6P\u0010\u0017\"*\u0000I\u0001**%\u0010\u0002(GV9\u001fR2jX\u0000[T\u0013J`\u0013\u0012=G\u001aBl`UсF(a\u0007\u0004\u0019UV\u0002\u0002\u0002P>$7/(yo?>\tV|@@9K\u001d\u0003|\u0011IL\u000eq`?@2w\u0000$_\u0010\u0010\u0010 tPUQd\u000fi\u0018D\u0011ShRS\r\u0001]V}@3pn\bhgs+;ֽHQ$rPd]$YϬ(M\u0010\u000789P)\u0004\u0004V\u0012l2\u0014x \u0005ʜ#\t\u0001\u0001\u0001\u0001 \r\u001d?@09\" `!\u0007xV^\u0001\"Bѥ\u000f\b\b+\u0013v\u0017I\u0003\fq\u0002\u0003\u0002,2\u0005_|@]=y\u0001\u0001EO\u0010\u0016!\u0012\u001fh\u0015̍\u0006Jc\u0017\u0012\u0011DNNB\u00101BD`\\\u0018aA\u000bEn&\u0010:> 5&\u0004RؗA!\n \u0006\u0011w{2khkL\b.\u0001\u0001-\u0004\u000f-\u001c\u0001\u0001f$.> GQ\u0003\u001e\u000f\b ev8X@\u000fp\f\u0014_xC\u001am|\u0011x\u001f.\u0016\\\u0003\u001a\u0019\u0017ZtՍ\u0004x߉\u0001paLj\u0015]$IC\r`\u0019D\"U%醽GIpL\u0007\u0000$_\u0012bsVg@@^D#F&\u000fPLg\u0011x\u0001\u0001\u001cD|> \u0000ԁx~\b\bP\u0002r[\u0016>\u0004&'\te>\u0007<\u0014\u0002\r(5x \u0004\u0004{CS\t\u0019VA\u0015{\u001f>g\u0002\u001f\u001967\u0017P^4se\u000ek\f*H\u000b\n\u001f F$eY/\u0002A\tb=*\u0004)Bm\u0016\u001c\u0000:'M\u0015ːL O\u001c\u000e+ŋ\nq0\u001ac%%Pa}B{\u001f\u0015q7\u001d.ε\u0017^\u001e\u0006\u0018a\";)W\tA\u000f\\$5JCKٙ\\\"=\u000f\"\u000b\u0016\r]艏p:$\u0010D\u0001چޢ>$\u000fyVp\u0014\r\u001eOW\u0006]4*@wmlYeKk\fb>) ))Δ^\u0001V}J#\u001a?976m\u000bJ\u000f\"3\u00198L\u0010W\u001d\u0005M=\u001f'Ǧ{d\"u2z\f\u0000\u0007r\\\u000b4\u001d\u0003ps %Hʆ\u00193Nu#Dؒ\\\u0011*ӎ\u0018zҭ0A;\u000bJ#*K\u0012zlф\u001ejB2Cm8d\u000e\nQ\u0011\u0013H?\u0012.\u0012!dso\u000b\u0000{\u0005GyN4:{7ȼ\u0018yy\n\u0017?/J9>\u000f+(58PH7V\u001fu\u0000\u0007}^{':\u000f\u0005S\u0007\u0003={+~\u0000\u000f\u001f\u0016QI\u0000d\u0002\n\u00138i-UK\u0006\"LB,1¦\u001d@<\u0007\u001d=TϫFs\u0016?0\u0010\u001d\u000eQ37Hy\u0003|m<4/I#σ;ȷ\u0001?\u000fχ\u0000K\t\u0006*>ȥ<|?Rv\\݊Q_\r\u00155sJimB(Ώ$IvA`;>Fy|;?\b!:\"\u0010\u0001\u0010uJ\u0005N]\u0000N\u0017p5\u0004+Y\u001b)\rQ\u0019\u0011^DG\"\u0019`dk\u0016@ '\u001aG\u0016\u0003b\u000fL[(HQw\u0012\u0001=\u0012\trh\n\u0002\u000f:s><\u00118Y\u0012\u0004]\b\b[\u0004\fUn'4\u0014\u000f\u001cBjl\u0004v4q\u0001#|P\u000baI\u0006\u0003{%!\u0018*$J3\u0013\u0012oC\u000evy\u001b7\u0011\u001bXu\"\u000fFcH\u0019\u0015zrIo\u001c6\u001d\u000eqͯTͣD\u0003|$'e6\u0017eX\u0007Y2Χ*\n\u0019Y\u000bȱw\u0014\u0011^\r\u001fxqB\u000bwD[r\u00106\u001bBJ(v31\u00178j~N%'\u0016eBk$G4O@4_\u0010ͻ\u001c\\k>\u001fgM\u001e\u0001мh>~41O߀.{8Nw\u001bDnf@Z\u001ad44%A/)帬V\u00047ߌ\fa \u0010_&\u0012Ii\u0003\u001dk|B/C>ۘ\u000f!\u0006\u0011{5&}F߿\u001eQ.\u0003\u0012}騾h\u0004\u001b&L\u001alFb\u0000\u000fu[9GJi3'J?Ī\u0014.K,2Ǭ\u00166a0X](D\"|\u0012}c}/#1\u0001(7_}\u0002K&\u000e}_QKH{I x*ẉ~`\u001b7\u0016N[\u0000\u0011] \u001d+\fc痰p\u0018MҘ$\u000fdM9._\u0017\u0011^\u001e<)@\"\u000b>/\u0003լ\u0012ۭG,&47x`^\u001e߼n\u001f<\n\u0004)\u0004\u0015Qy[`\u0007֋(ײm(U\u0016\u001dm\u0002P\u0014Ā9rMK\u0007:ca\"LK@J<7q\u0012-4kG&)+_o\u001a\u0017M C>(a:HPo\u0016]\r7ɨ\u000f\u001f!\tGG\u000f>oT펶g\u0006`\u001b=\u0005\tPTف\f`\u0012hZ\u001f\\\u0014>eJ\u001f#[Sn{=\u0010?JX\nIB\u0001\ni\u001e&~\u0000\u0005lkJk}\u0003}w K\u0018E\r,}Q3XX\t-U\u001f!K\u0000\rI\u0006ad6\u0004\u0006\u0015Y76LrM\r?\u0002{SDt}2Dc}G\u0004\u0007/\"\u0019fD\t)v6ob\f-M\u001b\u0013k,\u001ej\u0019€u\u00190,X\u0012\"$i\u0017Z5G\u0012\u000b;anc\u001d\u0010WR)pc(p\u0001]~r4܊gYb\u001bѮW7at/vK\u000bU\nj\u0005\u000e*\u0019\u001c\u001d\u001c\u001c)\u0012(bdq\\@3\u001e\u0016DS?O?2\u0018k(Iqr_0B\u0005PЫT&e\fQs+\u000eg\u0016\u0011\u0002={鞖pۯ7+\"'R58AP`\u00160L\u000f\u001e\u0010\u0014g$$=\u0018\fh*0Mf\u0010J|ll-\"Ruy\u0001^&\n\u0005(j<1}\u001dFk@U\u0000iώ\u0013P\u0010\u0000 \u0003Qh\u001ak@\u0000'X\u0000Sh\u0000\u0010Mp$xC>#pL41\u0018|\t\u0017pQQ~8ѹ\u001bT\u0011\u0005d\u0015\u0002S\u00006.\u000fy\b\u0013\u0005&D&T5\u0000\u0014c_*\rd^/0\u0005\u0018\u0006e~`M\u000e]˜œ\u001b\u0017@yD;\u0002Z@]\u000es5\u0015O\u0018kr`W\ne0\u000f㽪[Qd^D\u0013a|iƠkv4-٤\u001c\u0017T\t\u0010+c8K\u0011,Hӯ\u0012'RM`\u00000/w0]֋pm\u0007]\u0000`\u0015m1M\u0006^8\u0011ہ\u0016z\u001ega\u001f\u001be@}Uve\f\fhpph$\u0002^Ji\u0002\u0002\u0018uȘDZ%jkWkr\u00054s\u000ff\u000fP\u001a=w\u0006x\u0014ĥ\u001aXI@\u0012/}\u0014zM\u0011N#-\u0007(2I\u001aN\u001e@m^+Eʢ?@+\u001dVӰ\u0012jcZ}A/X/rObgd\n\u0014u00\u0011\u001b=J\u001fh\u0017X[ \u0011B\nBqB\u0003z~~t5T\u000f\u0002DK+aS\u001bd^\t@tǫU̝x\u001fWGlz\u0019><\u00117s?0?5=K\u00010\u0002\u0011~}\u0002k)#a@h\u0003a[xvhaG\n\n\u0002i\u001a\u001a=\u0006\u0013^YI$\u0018\tF\u001cPLhDP={l\u0010\u001a.\u0001YQB*?\u0017K$EOaG\u0017UcJ\u0015\u000bVE/\n\u0018Re*e\u001fH\u0006@p\u0003f\u0011\u0016ʴH\u001e\u0002X\u0018&1ZSD7\u0000B\u001a3<_o-8\u001c\tz\u0010dAOJ\tw6]L\r{>p\u00078\u0002Ȅ\u0002zK\u0001=\rR@_:M\u0004\u001e8m\u0001=kU@)ٍЅ\u001c.\f3S\rv@a:PW{xp\by({p\u0013KϚB\u001f?3\u0000\u0006WD\r$I\u0018)>\u0007 V\n\n\u00079&$rНH\u001fAcvQ\u000bþ:\\aW\u0007yw\"G =3y{>&\u0019\u0006`\u0006r_e6IDR\u0014]Ɋ^\u0011Cc.\u0019BT9_9؜O\u0007Sg\u0012CyDlGR\u0005mBu/4,c8*\u001e?[{\u0005qk;9*Eίĕ#p_'7X/T#W\u001e\u00117(Y\f\\\u001d>ZZ,ۮ~s\u0013\u0012Kǐ\u001e߂(\u0000h\u001b-Bm.\u00076\u001f\ty]oۼ6n(BlnZo')L@W7)k}oGWΞyn\t~5.0ԁ\u0003\u00075\b2.r\u0016a_|I\u0013a\u001e\\LKWV\\IkL\u0017٨\u000fdX\u0005`o@\"\u0004\u0010\"P\u0018\u001bE@cM\u0014Ndԡ ̧*IwNy*y8d^#@2?p(\u001c\u0017\u0006\u0016\u000b~b?Ъ?9v\rj\u0006\u0002%xX\fJ_P\r)\t\u001e\u000bŶ@\u000eSL;P_6k\u0005\u0011\u0006c\u0006KJ\u0011(d(\u000b\u0006ᲞT xC\u001f \f\u0017#Pt񝄆\u0005Ԅ\" \u0016S\n\u001bX:5+\u0017϶\u0004\u0019\u0001\u000eAcv+5}1jW9.\u000f~0\f&\u0002PkP\u000fK\u00190(^ʩ[\fq(G\u0001s0KQ,w\u000f] /\u001c\u0000\u0014+\u0007R\u00000\u001b\u0018-r>׭*\n\r\u0015(\u00064ف[i]\bIVlLՃ\u0017`\u001fFITgSu\u000e`\u0006)\u0006`Rv\u001b<\b>{X\u000e\re\u0013#̒GV\u0000\u0017GhGkRڨ݈Y?#RK۾7AG\u001f`8\u001cg\u0003\u0017\u00108ܦ\u000e83\u001dƢ\u000fZA>iYOӁR\u0002@b\u0019b\nVlbS\u0016\u000bW3FB~\nmQU)D\rљ\n\u0019\"m\u001fCb{\u001c\u001cw \u0000\u00188W\\T\b\u001d7\u0011d:2ZPБ|`\u001f\b\u00190\u0007B\u0018KS~E\u0015R{[\u0012`\n\"EAQhaB\u0019z#q+D 儱qCN~6%?\u001b9>`\f\u001c:zm8\u0001b\u001eu\u001dx2m\u000e\r\u000fP\u0016>f}Ԥ\u0018\u0013!\u0005:\u00163\u0013 M\u0010\r!\u001cc@1c\u001ei\\\u000ejB\t@\u000fdY5%.8ԍ|I\u0016H'ւ\u00005M#t+\u000eW\n\u0004)\u0007\f(\u00023\u0002Gy7qgd\n;^)g$v\u000e\u0005{t\u001aX\rhtȘ\u0016JvkJtXx\\̯P\u00063('\u0006-A+tWpP\u000f\u001fO/4YlL]p|\u001fBb\u0000\u000b\u0017\f]7^x\u001aw\u001c\rIfP}@#\u000f\u0004]\u0000Xve:$D9+|,8`(4e\u0019i~\t\u0007TízŒ\\/{X'\u000bdq\u0000f\u0001Zۣ-\u001dBi.\u0001c\u0016\\\u0018S^\u0014z+*jL{=a{J\u0015b*k0\u0013B:n\u0010\u0002S*<\u0004iwyLjh5\"ʌV+\bYE\u0001_[,WinKи\u0018\u0000{G~^\u00105fM/)\u000e&!\u001f@LuA|ڳa\u0014\nM>̆7Gءdث[t\f\u000b(#C\u0019\u00109)n\u00053FUZ:ui.G\u0016\\\u0017h\\Iao%F<@\u0016ɘE\u001dP\u0019T\"Y\u001a3\u0011;͇Zj=2jaa}DRa=1i>אX\u0003oH\u0015aHY_\u000fO\u0007OXn\u0001\u0000\u0011'\u0001\u0001xCb\"\u0007\rO==R\u001c?;H=H$/\u001e\u0015RJtx!Pp\u001d\u0011\u00024\u0011Hy/8j\u0011q)\u0007DC#s_u\u0013wz\u0017S;=#2{b~Y^\u001aUݢ,!{UX\u0006ok\u000fD\u0000t0Nl2!I\u001e'Y*o:/C\u001cң\u00006\u0001H\"\u001e4H\"ү^!җ4\u0018w\n\u001a5A\t\n\u0019@\tn? @3\u001b)\u0005}F\u0013\u000bm%%3a\fDOhk\u000b\u00189FH(\u0012=D(ѷh$$\u001f\u0010\u001cKl|\u001fSHq0FK;\u0003y .\u001c[3u$`\u000bcΤW(D81\u0001-~\u0012\u001a\u0015@jg:/܅\u001ep2\u0000\u00122\f}D4_<#f6\u0012\u0007fV\u0011\"gP 8$R\u0013,\u0013cŨs!_ț8\u0014Njy\u001f||\u001d>\u001a\u001bȒ\u0013*(|~Gd>\u001fRa>_i>\u0000CM\u001dc\n\u0002y<*w)m5e6\u0014 dn,L!!\u0007b\u000b\u001a!:\u001bC%p\u0003@4'j^A<\t=\f<\n\u0010bRy\bz|L2~\u0004x\f<\u000fbVW>^ \u0015!\u0012^\\\u0018\u001fܨȘ\u0015sKUM d\u0018\u000f\u0019=iyZV\u001fuXǣ5kw2;ߐ\u0017vD\n%\u0001pup_W\rS\u0018S\u00032mtE}\tՊ\u001bQB*UMr,tY\u0014!F-hiJAgYr~\u0007$`Ӝ\u0003Gy=fp\u0007@\u0005%󉔂1\u0003<%8q \"\u0010\u0007{\"y.\u0012`\u0018>Y?ik#\u0004u\u0005>^$5.sv\u0007,JE\u0001\u0002(\u001c\u001d%-RT@݀\nU\u0000S8\t,\u000fl^l~#W6\u001d&\u0000%ټ\bV\n!\\j]AP\u0005͞BDt(hn %U\u001a60%.x\t`of\u001e\u00001i\u001eQ\u0003`5?\"YO$DͿP\u0002\u0012\bnb\u0011T,\t_\u0001JJCCydRHB\u0015e\u0016(\u0019\u0013\u0017ǩZE9pwJ\u0010{\"\u0001<@XMAcG7x0ߓ\u001c{\u0002|\u0005\u0015GdD lR\u0003@\u0004X*Z[\u0018Y y\f:\u0007F\u0017?}\u0011\u00107SvtL1cK\u001d3iN\t+Nf\u0010o1!sxR\u0017T\u001f!o.\u0001\u001e\bJ\u001e\b~ \u0004i\u0018\bZ\n\u0012hYb\u0000,\\3D\u0001\bh&-~pr:~6\u0000G;rqHm$j-BL\u0019\u0007R0\u0012~7Ġ?p̔q/p4Z]5\u000b\u0004$5n\u0010%䕚\b\u000b3\u0019 ,\fl*!Y\u0007\u001bRI9?\\ߑr\u000f\u0004\u0004g\"}\u0018n.RH-\fh\u000b`\u000bBG\u0002ʔIZE\bLkzʰ&֒tR\u001cie1\u0019oC\u001a~``\u0001\u0019\nؕB\u001a\u00173p(\t|hrylgB\u000b-\u0003[Fۡ\u0000m.aqh;\r:8eph\u000f\u0002\\0\f\u0003#^\u0019*=jײx<3\u001cR\u0010f7\u0012\taF\u001a#\u001214fB[\u0001\u000b\u0007\u0016a\u0011^\fWFq(\u0003\u0007iew\r*L\u001aJ\u0003Q(LC\u0000\\\u0018[\nSz^C\u001f_s!\u000e`\u0013)avAK2\u0013xm<@9y\u001fL*E\u001a/\u0014k\u0003\u0017raqq\f\u0013\u0013\u001by\u001aB\u001d\u001c{\u0013J1h~`\b\u0005>\u0013ZA\u000faF?h@?\u0010\u001faL5S\u0011G\u0000Iա\u0000`S4E \br\"D;`\u000b!\u0018\u0007dz\u0005Y?\u000e\nx+\u0013H6\u0002\u000fb\u0016-./}aWjV\t\"DA:\u001dL+JUE\f(zM4b$#5RyȖa(Wz=SrQA]x\u0006\u0002y\u0019.)/91\u0004/Q\u0006io\\\nwcB2#Z\u0015\b\u0010\u0000VV&\bQE\u0015\u0003\u000b؝­ᖢJdN\u0006\u0014GJ\u0013\u001a\u001b#kP!\tj+\u000eh('3I\nG0\\mO\u0001m裏4X\u0015Jڧ\u0016ٰ\u001d\\T\u001f\u0002.O]\u0010\u0018\u0018ZF\u0010+\u001f%\u0003\u0007lP\u0001@\u000et#HW8ҖS8r'\u001c?\u001a-1^#aG&?![\u0010N\u001c\r\bqᲙL\u0000cr:0-\nϩ\u0015\u001d\"\u0007fLVF\u0018X767\fi\u0002Eeqpl(\u0001\u0012\u001aJ\u001e\u0011?`XpeRX}fW6I+9h2\rj\nA9lU8Z\"OM7\u001e\u000f*`\n\nqhL\u0017k\u0002a\u0019\u000b$t\u0003-\u0001)qD򖛎\u000e^Ǫ1\b\u0007\f\u000fЛڨ}\u0017\u001a\u000bB-cё\u0014(tzhJ5\u0015jK55`H5\u000f\u0005zN!T\u0003xM*a1gNX\u0019\u000eԫյ\u0015z@)Հn[WQ\\G.z\u001cA|k\u0007\\\u001a\u001a\u000b*Q\u0010=\u000f\u001e_@(eGI\u001aQ)0#\u0000(B\u001e\u0016J\u0001JdLf'`\u0006Ğk[K>V\u001aZ']#5rM\u0005l\u000e~@G9Aj\f bPSp\u0014qF\u0005\u0019\u0011$\u0001O҅\u001b5\u0006\u0006b:0BoHxmߠ\u001aάaR9,\"A@M\u0000*z9\u00030l0l+\u0018\u00148G:\u0002|lj,5XAƷ<{HpSzVp\u0003@C\u00148Gp.,^gL\u000e\u0019C[qQ\u000e\u0018'$l\u0006m\u0015\u0016%PN\u0017m\u0019\u0011\f֞O\u00044Q`\u0000a#Rh\f\u0013\u000erpL6\u00026\u001c\u0016!\u001f,+\u0004\\x\u0012Tm\u0007Ԙ\b\u000fQE[\u001ep%\u0002c\u0010\r\u0014'J\u001f%84B~͐W\u0014:zt\u001a9\u0007xݴ_F\"\u0011\u0001@F^\u0014\u0017\u0019\u0017?0?\u001a\u0003\"\u001b4`\u0005,_\u001a5zo\u0003\u001fC)i\u0000\f\t\\r\"\u0001\t\u0002\u0016R.æ\u0000rB,ȪWa\u001e0\u0005\bYz-.>gDA!.}KO\u0010\u0016ҷL\u0000\u001f\u00140\u001c#yӃ!\u0016UtA5\u0005\u0002\u0004{ŮZ\fĉI.5_ԍ%zx􎣿u?&ѳ\u001c1%\u001115GmYyc1zOv\u0018}\u00060z\n&0\u001epGoBP\u0001\r\u0003\tJ)Zx -\u0016o\u0010\u0003N&Y\u000bz \u0006\u0018z2_C\u000fӆ:\u0011z\u0013\u0012ȋ\u0013z\u0002\tلޯЛB0\n=E\u001c\u001e\u0012q\u0012^\u0011\u001e\u0011Q\"\u0004\u0011?\u000eSl#>\u0017#82$ζ|T\"\u0010Q%Uh9!\u000f&3\u0007\u0015w%);A\nzc\u0000z\u00107\u0000}%\u00031àO4iF5@j\u001a`l\nh\u0001\u0006HU]BWg$M\u0010eՅෛ\u0000L`4Լuy==Y3W_ #?)O0\u0007[\u0012\\b$w\u0001\u0010IIzT><\u0005@Su~TxWE\u0016\u000f%d =\u000f&Zwt\u0013-\u0004WDdL\u0014[(!\f*dcfQL\u00052\u0015Щ\u001bҚ\u0011\u0007<\u001dj|N #\u000ey\u0006y|s\u001e8YUs\u000e\nS\rΏ:k\u001f7\b~Ro\u00036tdzC\u0006%4\u0006d\t\"\r&\u001d\u001b8\u0018\u0006w\tC24s&\u00193\u000e\rq\u001e8L\u0000kwy\u0000|&9$\u000f:rt2\"3y\u0002j\u001e`\f\t\u000fxk\u000b#\t-9'я1ʊ೬@UԷ\u0015\u0011\u0003\u0014V8\u0005@\f@TI\u0019AI󈔤SSk@d\u0001S\b.Ջ9!R\u0000l\u0006Cn\u0010f\u000e-}$\u000b2pލS;\u001ae\\\u0007Ċ4[\u0000Zh\u0016\u000e\u001d9W.h?a2NFP(\u001c\no=\u001e\u001fNJmcb14\u001dz\u000bK\u0013[$\u001f\u0010\tƕa\"Yu-\u000f\u001c2F.\"]՜\t\u0013i~\u0000\u001fג=C$Vx\u0004I0\u001ajqD4\u0019\u0001K\u00041Qj!I}Pj[ahpDҺ(n*E\"q^Ж_^\u001e[VfH\b\u0007xZZЕ\u000e\u0007ڄ(Y\u001a\u0007\u0014R\u001e\u001c;\u0006+\u0017\t!lk&d0e\u0010\u0006\u0001\u001fT0hy\u00059\u001f\u000bd\\J&pvgb3OT2BhE\u0019\u0003߁\u0001\u0016:Pl*t\u0014lμ\u0006\"{\u0007;u^_Qn<|f\u0004R\u0005%\\z&Qx\u001f ۗaz\u001a\t\u000f\u001f2Nſ\u0003խ7B7\\捑D\f\n\u0017A\u001eG΂*V\u000f(\rSLQ\u00007D\u0017*2.UXe縆t;\u00182\u0016R~Rdgt\u000ea5\u0016iYި%\u001faAAKpY=\u0000XaUi\u0003^\u0012U\u001cG\u0013\u001fF\u0006A?\u001fRR4\u0013\u0003hkO2\u0015m,L۪ۛ\u0016r\u001cuxz@nm8Vp.r\"Z\u0001vїPu2i\u0019\u00110Rq\u001f'g᠄hQx%\u000b\u0011/\u001f\u0000.9oFvHAhM(x0lD\u00068G\u0018JL1?@\u000f(2K[\u0012\b\t@\u0018s^p$3sU%(Pw!iҜ:Ԇ\u0006PmƇ\\\r\b\u0003IȺ\u00035Ģ(n\u0001!\u0018s0\u0006)\u0003\u00150]*\u0000\f\u001d\u0005\u001e5\u0010\nn\u0011\u0018T6Y\u0005\u0012BZTCqMstZYh^w4'ڑ-\u0003XO\u0017h\rݯr\u0016+J>Գ2[(Pz\u0010A߳\u000fZڂߕL\u0012d\u0000QX̡ҕl=2DFK\u001ak>~`\u0015\u0005N.\u00141fFG^^XIf\u0000\fbuMӕC~*\u000e\båHME\u0013\u001dt\u001a|\u0003Fƕ\u0005\u0015G\u000e/Sv(Z#aHs=1u\u0005\u0015\ft\"ueF\u0012!\u0006Ҵ\\wMHn\u001d,c\"\u0016%;lZ\fr\u0003\n{qyS\u0014Մ#\f?H!\u001d!t>\r\u001an\u0006\u0015;b?.\b=2\">g?u\u0005S\u000bH3t\u0000j!2\\\u000e\u0016\u000f\u0012UO\u001f\u0017mG\u001a\u000f\u0004\r\u0003\u001d8gO\",n$2\rT!lO]6\u00021\u000e*~#\u000ecYwA\u0011|P]\u0007\u0010F0kĂ\u0001\u0003{/\u0013\u000ed>Sh0\u0017m1\u0011bOkceګd\"Q\u0001uaǸS~`\u001eY\u0017#ڢttP\u000bg\u0017\u0014CJ3@\n\ra!a\u0007q`_\u000e^ɳi\u0010Bd /^K\f\u0013T ƄMGk\u0002\u0015\u0004W\u0001R`ыv\u0018[0A|i|\u0006rk\b5wxG\u0003p\u0005D\u001f1:\u001e22.`ƽ\u0017Ό8\b\u0002\u0006U\u0000vna\tG\tVnh]qz9Xc\u0012.\u000f{c”bꬃFVEǃ\u00050E0\b\u001eA\u0000zM~|^\n\u001917\tb=D\u000e0\u00058\u0001\u000e+-$\u0010րDK5q^H\u001b:lr B*7捫\b1\u0018A4`\u0007Bt\u00162f\"5^U*zL@Yl\u0002q`\u0015$`ߥ\u0015hpR*\t8}Jaط\u001apָ抶Af#\u0002W1=^\u001cVR:\u0014z\"<\u000e0:\t;\tD(dP\u000e#9JЖ\u0002\u0010\u0005\u0014\u0013\u0003W)R\u0002\u0004\\6ai\u0011Uet@\u001bDBZ5\u000fx{\u0003+}x)yV5:T\u000e\u000b\u0000`W\u0000#\u0000?ڬ1eP*\u0007Ϊ1X\u000bafs\u0003$b\u0001R\u0003Nz\u0002\bEo\u0014\u001d聪V%\nR%ardgU\u0014\u001a+t}\u001aVĭ\u001fJM \r_]O2wOzT˻>Z\u000ff\u001e\u0015r^\t\u0004D\u0007TiF\u001eCdԙΗ-,@'\u0006\u001a\u0002@\u0018פy.,s\u0016iJb&zzѩUo 1˜^s!PRS9\n\"y\u0016oT\u0016\u0005)`A\u0001^8/WԻQ\u001f꠨x(\u000b\f\u0003:\u0016\u001e\u000bYHen\u0006b$hvMp8\u001c&>dk\u0000/P\u0004\bl*}[\u0017\tX_S`z^\u0013L\u0003\u000b3\u001bL\u001fj\u000e@]\nOUGR1\u001f\u001bL!??U\u00055\u001f(2jd̓>dlf3zZ܌>FǼR7\u001a}>\u0017m?$QHM\u001dI\u0002}\u0003#C|k\u0019D\u001af\u001f\u0010kx\u0014ʢu@H\u000fbR\u001ebPV\u0015X\u000f0Ԣл*?b!['[w&\u001b/\u0002A!,\u0017m\u001e EԢ0jS\b\u0016EP!\u0016.ŀe'\u00069\u0014ZVYI3 PyC\rZnB]\u000b=~3@psЗu\u0006L\b\u0016\u0014\b\b\u0015\u0005z\u0015s\u0002\u000fh\t\u000ez\u001b\r\u001d\u000b\u0016:B_\u0018X\u001bCO\n\u0005!PnO\u0013_*o<9\u0019x%xū\tQ\u000b\u0000IOTak$\u0000\ty\u000ft\tk|>%'HϏ\u0011<&|\u001ec>0G\u0017:@>ިϧ0.\u0018\u0002N$\u001e[\u0004\u001eG4BjMEmhU\u0014ۧS=\u0003?\u0010\u0004gy]{Ax\u001c\u0014[C+\u001dfx^V%o3Ty<*s2\f\u0005Q\f~|R\u001a\u0013\u001d~!a\u001fظ\u001c(\tp3ӼD/`_CL&@\u0007*\u0001w\u001e`\u0000w\u001eS:t\u0018:,:\u0015j\u0004;R\u0001\u000ew><:h\u001fwG[&y\u0000p&\bsd#\u001a[\u001b\u0016(|\u000e*\u00173_\u0012&yI1SQXqyq\u0013gCϫ\u0006$fp>p~rp>U-g\u001e_ \u001d%\u000e͑yo8O6\u001aㅘ\u0005sf\u0004mh!h\fЂ\u0000&\u0007\u0010F'\r#0\u0017LLٝda5\u0019\u0018/\u000fO!!yrE\u0006\f\u001b73\r\u001e\u0002\u0006\u0002\u0000j\f`EL`+AP\u001e\u0003\u0001\u0019K;27[ܲ$3\u0017V\u0006/\u0012EL\t߆tj\u001d\t\u0007:8\u0013\u0017\u0006\u001d\".F\u0010QY:,\u0001ҍKtް$r[7D\u001c\u0016\u0016Wڹ5P\u000b\u001f6\u0013M\"\u0006\u00066%PG\u0016SmBLB\u001d\u0016\u001f^ϸv\u001b6hK&m\rEr#YbHƅ^ \u0002\u001c`LN%W\rqeE\u0003.i\u0004N\u0014\u001f薌\u0003\u00139U\u0011\u0000\u0018W/`q.\u001b\u001cݖԸ6i\u001f\u0005e*\u001c:\u0010\u0004ɋPͱ\u0007qf\bw\u0018\u0007\u001c18txt\n\r{6{ex\u0011|\u001a|Z@Nex'7˙/CWLJp\u0004„As\u0001\u001e\u0015\u001a^NF64\"#XXRN\u00028qpDZs49qܬ9Jscg\u0019/g\u0011(\"ܴL\u001eWY\u001fR\u001b48G\u0018\ft\u0003\u0001\u001fu*\u0010\u0017\u0007\t*)#\u0000T=]P\u000b\u0019.)1\u0017\fc.\\\u0003f\u0018M1?MW$n:%\u0004%HZN])\u0003ᨄ$c `X\u0010\u0012\u0005Cp0\u0010\u0010E\u0012\u000bs\u0013(T \u0010\fAp\b\u001f\u0014\u0000\u0007tJZ\u0014>\u000fFb$1\u001a2\b)\u0002\b\u0010\b\u0000 \u0004m%\b\u0000\u0001\u0004J$\u001eSY.:\fs _X\f\u0010\u001fwb\u0006\u0010I=,\u001bjVH\u0017:a!_5\u0018\u0006^\u000fltJb\u0010\u0011,&([n9<Ǝ\u0015$H\thR\"]‘:\u00009*?\u000e\u001c޽(+\u001d.qv}K(\u001e\\UKmHbꨡ/8QǏ\u0006\"!\"!#F*\\7'\u0004C,?ћ,ԺEjzs\u001d`\fN-\u00011\u0017o\u0005gg\u0000JN˂FQ/(%\u00059h=Pu=Q\u0004Gn\u001d]\u001f\u0019-PeUB\\\u001cp\u000e1\u0007\r\b?ʁ\u0003Y\u0014߬m+F\u0006X\u0006\u0010NMۻT?TW@\u001d=\u0003T!E3\r\u0006|3iH>ۈ)C\u0018(cak\u001fծee\u0012I@R10\u0015ļ\u000bR DC\u001b{@\u001fry\u0007iaLG\\hK.\n*1'poSNN7'D\u0005#\u000f++*\u000b\b0Z\u00044#*򁐕\u0011FD\u0017Ni\u00023[\rtYX\u0017\u0015[K\u000f\u0018Q9ij1\u0014\u001aQbj\u0015\u001a8HT\u0010Aշg\u0010x<0\u0016Ab5^!DҎ\u0010=4\u0015rR\u0013\u001e\\G\u0016\njDz\u000f\f%ȱ\u0010\tT(Nh8\u000b䖉8*j\u0013d@|\u0018\u000f`q3*'\u001f\u001b#\u0007A\u0017[kށzbYx*\u0006Ko0w\u000bQ;ȯ))\u0001W#\u0000u틠CQ\n\u000b\u0016\t\u0005ҕ6\"ׄ;vY>W:iLՋr\u0013)5o!y\u0003$j\u0004 ȃ\u001b\u0015\"֏m`ԷLδOOʐͩo=\u0013q.n\u0005}d\u0003a/\u000f\u001f\u0010夨{#_\u0014\u000eF\u0013\n\u000b:C\u0015o0/e?mD?\u00104wC\t lr~#\u001aW\u001d^ꍫ-}ӹ3Awx:SClL-z(&әLgj1&\u0003xgjAw^QәZѦrfG\u0005:$\tI\\\u0002kѱʛVwӪ!7t7\u001aZ达h:S\u000b\u0010LÜV)n-\u0017.*\r{\nb\u000b\u0017_ZjEwX>stream\r\n\u0006\u0010Y3@7\u0002\"я\"޵n\u0006\u00008+\u0004Q\u001dp\f\u0012\u0007WX0uE\u0014ᶡd|*UOU@Z*\u001czbk\u00070Տ@N{\u001e\u0002@Ԭ,\u0002ۭ{\u00020G\u0016?\u0019\u001f\u0006?aC\r\u0001d\u001a3zh݉\u0005\u0014\rޕwkl$8.\u001f\u0001;IWZUiˉs\u0000V,[\u0001L.b\u0003?@y̺D|bPv@Ib\u001fh\fac7\u0013:\u000b\fH\u0004>D80bJWI*@y%4\u0002\u001f\u0007\u0013h01-\u001a\u000f:\u0005:@u.S\u0014ǵ\"\u0015\u0004@\u0002\rؙZȚE=E\u0014E<\u0005V\u0014[(Qt8:S3Kk,` \u0010`>\u0013~=P\r\u0012\u0004ּ:I99\u0012\u0016sbKd\u0003vB2RDM%U\u0013>gz[\u0005*Uҫ\u000bYP\u00118\tP+)8(mT(?!Ȳ\u0003YI\u0007\f`\u0015,f\u0006Q*⢆\u000e\\ѵ<\u000e\u0018OF+V1Z96\u0012@\u001e3Y \u0012\\Fh1z+UA3`,9\u001e$\u0004]L5\u000b\u000e\bqK,;!\u0017\b:Bo\u0019\u0007&=ܽ\u0013H \u001aÙ4\u0018\u0017$`)0A/\u0000]Wb?4p\u0013+\u0003L\u0002q9\u0001\u001blr>I`\b\r@&fM7p\u0004E\u0004L-]\u000bZ\u0010+`ҵIMWBnnk\u0007#Vƿ{Vь+C,\nIT\u001a\u0015}\u0000k\n'/\u0012$ؓU/UA6\u0000_\u0012jW\u0003:J\u0011_\u0005LCQ@W\u0012K!~\u001a,ZƁ\u0000S\u0011Շ.FmV\u0012\u0002\t ӼnWǰ\u001fp&UB1yp\tmK,Bp\u001d\u0010Ҥl:oQC\u0007F).\u001b\u0007AOp9XqiPC\u0014qKѨ\u0016\u001a\u0007҂TW/ɰ3Ԉ+ab\u0018a\u0002\u0013Y\u00007PX6\u0004\u0007NбU\u0000\u0016~\u0013㩫{\tO\u0012\u0007l`h@u0sGZQ\u0004V[`wn@u|,sA\u0000\u001a\u000f0L40f\u0015Bou p\u000b̰%058;ojur<\n5^\u0002>\u0004\tQ9D\u000fJF\u0001\u001fЙڴ׿;pbܙZ\u001d\u0007k^fjto{=v&\u000el\u0015\u0000q`&K^qlZF\u0018\u0016\u0011dc\u0019\u001a#@\u0015\u0007A`-\u0000M\u001b!6\u0014.r\u0016!A<\u0005@H՟\\_O8c[SѤQCձ\u0011!T̗~mB$er\u0010\u0016\u0001U\u0005UHz9~^UoT\u0005ܬ57a\u0019\f^e:ь\u001a\u0007\n_֭.\u0013Z7\u0006sXkZ \t%Y*s`ɶzVj\u0016T<$m9\u0000wbx +c\nɀ~p\u0012\u0018/\u000f\u0000KLƷ[Ȁ3l\u0007\u0015;JyèZ\u001413Ѹ7E2\u0000Oa9_',#\u000b'Y>\n4'gq|Z^<]:PX\u0012u\u0007VM_f]$w-\u0002Jevk\b2$*̑Q9Lh̥\u000b\u0006xL\u0003ڧzj7:8pˎ\u0019V~B2\u0013\u0010\u0001\n~\u000b\u0012'.\u000f\na٩?u,\u0013G䢱#\u000b`Yzl\u001f5\u0019efjY8ę$\u00140Բ\u001frmLMmĕoA#'s\u0001>c\u001a\u0015\u000bܫ\u001f\u0011\u0013:i++\u001d>'\u0006ED LJ6u-~zH\t;FxYbd\u0014)AD\u001b)t\u0010ۥr\u0010\u001aVъpۋh\u000eK3\u000fTq7->\u0019M\u0000%I @\u0015\u000bu\u0011t\"}0\u0004T\u001fｃ\u000e\\oKQ\f4h;\u00110dN{,Y}9\\\u001ap\u0000s\u0004\u0016˨@&$:7\bMy9jz\u001bļ\nwL-G\u00074l\u0016\u001eL͐7SsL>\u0006MZ\u0002\u0000\u0010\u001c\u001b2\u000b`1g\u001d,\"ث\u0003S:Si\r#v\u0012\u0000LMA&[*K:\u0016PWG@u\rsK\rf?n1MIrCu\u0015ïD>'#P\bt>\"\u0007z9S7^\u0012Kɺ\u0004\rpf\u00103\u001c\bL&27}ɺ(\"#\u00122:S[ؒuJ en)Cgj\u0010\u0016\\* Բ\u0019\u001d\u0003ZlœA-t0㷘 Ala\u0013\u0000Y\u0017@ŀ0PӔdK\u000fq5c\bB#b[b_\u0014\u001aT\twDu\u0017*vڠp-Sޛ\u0004JWf3\fj\u000b3\u0018.ԞႨ¨֜\u0013\u0014F\u0002\\K6S3qg\u0011e:S.O@{8o&ҙZ4\u000eY&!]\u0011\u0007\u0017M4$\n^\rudr\u0000\u0000QqbF.\n%ԊAPUR\u001c^1\u00187\r=\u0019L\u0018O\u000f꧁5O\u001e.&4JRsAJYߓ!%LH\u0000a\u0001pQ13@C5F\u0007BQ\u001e*W\u0013fV\u0006\"«\\\u0017Rgjꏘ2fjqP.Ň\\jAyAgjF]\ru\tkFU!7*:jxsqUhN\t\u000busw(\u001d#\u000b\nEG|Y\u0017g̨\u0014Cf$\fM(*\u0017E\fyMqZ\u001c;Ss`;ܸe\n\u0000\u001f8ZFC\f==\u0017LQ\u001e\u0000.l&ˤOo:Sb\u0010\u0011\u0006\u0007\u001aeCO\u001d媹\u0004=\u0000a9\u0005'[\u001byp#\u001e#\u00175\u0000\"fdRt\t\u0000s@N\u0003G\u0006FD\u0002\u0011\u001fbFcSJT%ThP\b\u0016\u0006YI\u001b\re(hX\u0000P\u0007M-ſ9PPj\u0005a\u000e\t14^\u0013\nZ\u0003*'\u0000y<\u0000}RiHJw\u0019rƒ\u0019@\u0006\u0019l;^J.~P\u00029\u0010y#16\u0010;k\u001b,o\u0007mph\u001d\u0003\u0001ۢ\u000e\u0003Z\u0018ʐtأH\rvᵳ\u0006@\u00103.{MH[\u0006R\b\u001ej\\;Ǔ:\bXjp\u0018Ij Fu\u0001l\u0006Z\u000etRV\"\u001c%R\u0012\rPt\u000eQAkȉ\u000e\u0003ଠ\u0005)F\u0019Pw\u0000r2\u0018\u0003\u001bQf\u0007\u001dETN\u001eݺ\u0013E0\u001b\u0004ApK\u0012)]@g\nR\u0019`F,\u0005\u0003o٬jF:h\u0010\u001d\u001e_$Cy\u0012C\u0016VY\u0005\u0007d\u001c\u0012,ģʃ\u0005Zt8oʂDƅMF\u0003rQ[9-]Ib7X\u0003Yh\u001f.\u0000S9\f@\f Sj\u0013%iTV\u0007t\\Z-Y6\n`ᯚ*E9҂\u0004:,b\u000b\t\u0014-\u0004Р\u001dO#ꠀJOo\u0001\f-,\u0014\u0018Z\u0019,8*Y)\f\\E+\u000fSWy+\u0002J{Ud<\u0018nH̸\t\\(c\"xɨ\u0003zp@\u0010\rT\nen5\u0005\u0018^/vy\\\u0018\u00038\u001b\u0000\u001d\u0001z\u001dBh!GFI\u0014\u000be2iq\u0006NL\u0013`\t*\u0000O#<\u0011Rup,Ѫ|p\t\no\u001c\u000e^\u001a\ncW\u000b8Φ.ԳL*}j鴄_\t\u0015Z2\u0004\\\u0004H\u0011AHX(\u0010\u001f\f\u001a4\u000e\rz=J\r\u0006\u0003R\u0017c\"]qB \u0003d\u0014\u0003H8,\u001a}\u001eh5\u0015 \u0018~\u000bbW Vj\u0003X`)ܢ\u0013nf3m\u0013\u0003\u0014~FV3\n,X\bG\\\u0014^QX2\f\u001a\u0002/\"mŽi@ho\u0006V@:\u0014\nP#QY\fc#4\n\f\u0010\u0004\t\f@p*Wu\u0006N@\u0003x\n\u000bgG\bk\u0001\u0019z^O$3}\u0015\u0005 0\u001cu0\u0012&[@_\u000e\u000b\u0017\b̮Y\u0017\bEQ2)ٖ2fRK\u0015\\v\rہfu\u001a&8\u0012\n\u0010\u0004\fD)\u0013\u0016\u001aD\u0001(U\u0011\u0016D\u000bJ n\r`$\u0010z\u0007BcA^!B@\u001d !!g<:5Z\"\u0018#z\u0004TPP|\"\n\rDb54\u0001\u0004\u0007\u0010A\rR\u0007wнJ8םfVVA4!\u0014\u0019\u0005\u0006PB\u00105n\u001fTY\tG}aa=\u001eF@0\n4<\u0019\u0007ѦKW(\u0018fE{^\f\f\u0015Ё\bG s4\u00125\u0010\u0002\u001b9S?w&|\u00115z\u001d)e\u0000\u0011\u0015ވN`K`CTC\u0017= \bB2pIyPe\u001ab\u001f\u001a[\u0001\u0004i\r\n\u0004e[h\u0003{Lp+\u0012\n\u0010YNJ< c>12cjLҙ\u0005\u0016F\u00190a`ӔB&\fmiS;TyL\u0018\\\t\u0003'ưTJR\u000bpenX2ą0%)\tE\u000fэ\u001bfG68)\u0006Q<\u000ezc68BO=ZQDP`(\"FB9X\rUN+n(9Zyp\u0018 \"k\u0018Y˜19c\u0019l\u0004IĜDf ~[0\u0010$=WI.Vy\u0019\u0014^\u00180\u000bR`ZPYX\bCA\u0005[X\u0016\u000bKP6tP\u0015\u0015;DH\u0002Eʜ(.ebw\nv\u0003l<\fV\u001d2\u001fCDhg\u0007a\u0012z\u0019G\u00053p\u0001\u0002.^\b\u000e-U񡦤\u0003SP]/O\r\u0014\u001aRQv)B\n\u0005\u0005B\u0006{@C\t@̿:\u0012/E3RL3f)宣\nX\u0006*%eL\u0012*K\u0017@^,\u0014\u001bPmd0tA\u0016\u0010\u000búx0a\u0005\fR\u001b\r\u001eYG[DA My)x\u0013\u0019G.WGІ2j\bA\u00129\nih\u001aU\u001a94\u0014A{@k\u0003Z\u0003T\u001b\u0007hJ\u0011Y\u0006V@\nJ$\u0003\u0015ZFQ\u000f\u0003g\u001av\u0005;o:TXS\u0010:*Q,4\u0012IH\u00036K*:Dt.\tӐ\tXn\bPH):41\rB .)Eђ)A.C:(ЧI{\\scҦT888r\u0010wAȮ+\u0004\u0018xiًbc]eXp\u0017#},\u0004!#O\r\u0014XeE\u001fbhQ|kg\fva^\u001e\bٍ\t(ɠ/B4\u0005AR\u0015OҮ\u0000\u0015DОX7RI\u001e6C\u0014`+\u0005#\u0006\u001e\u000f\u000b\u00185\u0002CbB\u001c\u0007T\u0012dLNWCÏ6~Rm'OV^-H\u00041\u001d=\u00143\u0014\u0004.\u000bƲx9un\be-Фsˁ2\"v\u0015\u000ena\u0012j0Bv\u0015\nDB/]Vx9VԀ4U;WQ!d\u0018\"\u0019\u000f\u000e\u0019\u0014D$Vj\r\t\blI\"tMt\u0019=)\u001ag\u0010V˜\u0017dPx0nB\u001dU(E\u000f*xufȕ\r/EGLT\u001a\u0011\tǓE!JI_\u0006*;\u000bK.RgљPF\u0013A\u001a\t{x\u0018BjKX\u0005Op\u0018\u001eO0A\u0013\u0006~.\u0002KY$\u0004nA\u001fG\u0002h@V\u000f\u0001\u0003uN\n\u0002\\dUx)F6-`R\u0017;X0:\rܡ\u0011i&+!IEL d4.y(UŽ*/ȐaY\":@\u001f\"=xJG\u001c\b;ED\u0018~\r)Ccg$MFƒ\u0002\\ऴ0Lﵾ*Ej&\u0017\np\t:Z{\u0011YRLE\u000e:i`v{\r\u0006 J_\u0016\u001eRT330z`M0\u0013z<\u000bC\u000fb9\u001emEs\u0000EA\b\")\n\bs}&\u0001v\bdMh\fu\u0002h\u0000T\u0013'ӡV'EsUSYZŬNWmͽNs,.6\u0000.j`u\u0002\t\u0000:\u0001gn}f멦ESU5\u0017\fΜU\u0007H_\u001a̪\u0000ΛUu\u001aS횛Tw57]/lR􆦵Kc\u0017vj)[k+\f=\u0018`UoW6.\u0000떞\u0001j.\u0016S,.\u0006p^15\u00005X/Eimfei쮹Vf\u001f{`Mo\u0015թk̦\u0018-\u0006C\u000fpk\rr<\u0014\u0006C\u000fKfaA4\u0014\u00001t\u0019@-\u0010\u0006\u0011dg6;+\n\u0018?7{\u001ap5t\u001a\u0000lӑ\u0006\u0001C)j\u0011/Em\u0012D\u0014&\u00128D\u0014G\u0011/E\fq0(\u001f\u0010\r\u0011/E+\u001aD|\u0014`ᥨ/\fC\u0006[6h|`\n\u0013Q0M]\u00034Ȳ\u0013I䆤T;(nxP(dwBq&\"*8\u0014S\u0013 1fCh]\\\u0002\u0002\u00078ՕCǻ\u001bA\u0012Y|\u0002\u000b^l>ބ\u0016L\u0011m\ruU>TNؽېeZaKb\t\u001a/\u001e_5S`&FET\u0018\\@aJa2e\u0003y@8)~\\=3L3CAY$lM\u0015:JN;\nʲ3x$|T\u0019L\u0018\u00069M\u0016Q\bb\u0018A\u0012\u000e$ÑR\f\u001c*yU#\u0013\u000fH\u0003S\u001a'h-\\j)غ!eW\u0006 \u0016\u0001\u0016;Mo\u0013\u001d4]\u0004\\wǻ\u001f\"˭8p\u001cX.q\u000b\u0010\u0000;\u0007\u0006\u0005$\t\u0006HRDI\n'3\u001ePR\fsj5P>|\u0019p\u0018Ȏ\u0001h\u0007\u0016-W\n\u0011\n,A}5U4\u001d!:nb˥p(+Ih\u00013Ƞ%ZD*Yn\u0002\u0003h\bfa(!\u0011$\rw)\"'\u0012=lQpPً\t0;\u0015\u001d%\u001a{H66rlm'Pv|\u0003y\u0010C3h٫\u0000\u0014\u0010~ARv\u0002P0L\"ru+/\u001bZ 69ŵÇ@\u000474U\r,Ge\u001d%:ӡC\u00183a5ư'H 7t\u001fæ\u0004\u0007\"v\u0017\u001a“o˼\u0014X0 !+\t?SY#maR6H\"\u0006\u001a$M\u0018$i\u000bc$@\u000eg\u0002\u0002\n0K\u001aLT\tO'L)Hyσ*΃B\u0018\\\b\u0017”\nqe\u0019\u000fWەfu^RJCS\u0004\u0014=\"N\tM\u0011Aу#zDDtk#zD\u0014k\u0011\t͎p\u001b\u001c5EfdS%0LRP(9S=maʴ\u0015\u000f+\u0015`N)!l\u0001dƄI?-Μu͙̿&3{o6{\u0007Ag=g{\t\u001e\\g/bܝ-bs1~HRs/VgB8n ˵9ߗ߭?r{ַ׹{;ގ#zo-ɱɟڻ{mN?zm?bx{Ys9m/=?knokvyޛv\u0002&&?\u001f~[5;'1sI;\u0012{Ͻ更\u0019G?k\u001fs{&{c^\u0002W7!\u0013w,\u0014a y;jq>wv{Ν9InM{{-\u001ds㌿cɎ\u0017w|ptL{ul\u000f5-\u001dl{m\u000fwIIoIcb\u0016I>ۮoIKyg\u001dn~疼\u0019od[OndwMZ&o\u0016O\u00107bOl9{^۽~ۍyko\u001ck^o/k\u001ds-g={wb{>{=[M빽e}u;{u\\s\\[r[7֞klI||\u0016oK-O~m'poI}{dڒo~}&I_;c\u0012m%gj5In/rܿ;q_-d'1qVwRw3i\u0018[soKjߒ}lb\u001do\u001f|ɽZ컷n&[q%9[|y{_=f\u001d-\u0016ϼ{ft\u0019cmv\u000e6Ժk'v}u&\u001f\u0010p}\u001co91v3c='_l1i}?_|s,~$&-lwܒom5Z[\u0012sd[\twggzz\u001e_m\u0018{=islu=gs8\u0012N^Kb-3-ovkn\u001dlyso=&}vm$[ݱ\u001e{L5'-'9Ij͹|kg?HlwΚsI~|7w5俻c|sߙ$\u001c9i1ٳƤgm͹N^9ibm[1߽&mI_m:-[\u001dYy&Zc=wݿ$9;źVMr3>_֗\u001e39'5'}{L޻&1o̽\\ޝk\u0007?\\=[5̖ɼyoɾs\u0017nsgo2[ͽߤ\\c|_՟|Ɲ۞%rYM^{#lL߿9k\u0012knw\u001dp:p?.y;:wOI_۾7䷼_g-\u001dw$ܒ$n;__I;\u0016C޿\u001a;6Ξ\bX߬\u0017l;x۽ƚ=\t{՛{$qwǝ;&e=iw۝3s$:\u0004-\u001d?$ܿ\u001fߌ:!>$ko;uÑYc϶s;I^o{v1\u001bd;jK毣?d͚߽^nIj?y;vۮ;]8l69y=wVܟko9p|[MOfw_3bbI{Wn/}ɛf&s6\u000eΟ{ž~k9ۜ\u000e\u001f~rsmIɏI{3Lo=&9~Nz=\u000f\u0016m\\\u001d\u0002^2{۱C̻ځ1\u001bI\u0010p穱\u001aMJ1}\u001cO$I'kyZKk56}[2o'uLwrqIV1s{wo2l?\u000eB\u001c_o&96cr{M^쿷\u001b?$l=p8A$w\u001cou:\\s1\u0010%忓gv\u0010#s;|{l\u0004;wo\u0012\bS'\u00189!\u0010!Y(\u000f\u0000)&/%,p T4'5oM'c+,\u0013r\u001d\u0002\u0013\u0014\u001fC\ty&\t'\\\u0002&\\%O'YZ\u0018e\u0000T$4^\u001eh\u0011fy0`K<8d0\u0003aaPyM]\u0003wԔgw9^Q\nCW\u000b_@\u0018t4 |\"\u0019\u0019^\rz^EmΗ\u0005'\f A\u0012qr\u001e\u0018y׭#MՍ8`DAi4\u0015n˪d&^*\bM\u0010۔\u0011:\u0005\u0001i:Ќ\b0\u00003\u0013\u0000 \u0018<\u001cI\u0005q\u0019;\b\u0000\u0014\u0004A2(}\u0013\u001771!L͸GdJ&Ot?&\u0001`\u0002#\"-\u0016H{\tsCt?\u0019*('u\u0017q@?\u0015\u0012A\u0005\u0017\u0007]mӚ\u000faO\u0005~TA\u0015\u0002)\t:$IvAUikGt4os\u0003ga-\u0015\\N.`QҜK/\u0010fd4>\u0001=W:,hЈ ^\u0018&\u001f}\u0012*WH~ғ5>%\u001a\u0001,m#=EA1I\u0013eVY@,{8:Xi/̭و+s݈\u0000\u001fĘ\u0012\u0001\u000bnYN\u000b\n!aⴕӛd\u000fjYs\u0019\t\u0007\u0012Ye41\u0002p?~\u0005\u000f Df\u000fm=K\u0002W.c<$^!Z\u0005|\u0014>洋=<:m.b\u0017^\u0003!: \u000b\u0000598|\r9y\u001c,ŶSmS-3xZ\u001d\u000fb\\GŇzL\tӏ\u0003\nU\u0013Ɋ9XI\nSO_4ܫղl\u0000Jܭg3_}Cԡz7U8|\b\u0003$\rȹ\u000f*WRyI\bE\u0007\u001eo=b=u4Fn-^ʎ&\u0014_PWg3H\u000b^\u000f\u0004\u000b\u0005;z@;H=˯N,\u001eeh!5x\u0017՝ՌƎd5\u0007\u001aÉF\u0018~\u0017\u0019ʌ:$ʽ?^Wp/)s~\u001b\"OSP^W>jΈJJpxFjQz\\6؉!<\u000bX%\u0010]<\u001aRriu\u001f_1(dOжY\u0015)T*\u0015\u0016s[S\u001c:C\fQ\u001e\u0019ګ:5 ĹבL}6\u0005م\t^K$U^tz\u001bwI!uy\u0010\u001c9((;Fq>IU0}\u0018>s\u0001v\u0015)=z!ozFab0BӀ%9U\"v,\u0012rk%8'~\u000bKEՖ˿\u0010>%k/a7jKa%L\u0002=}g6wP\u0003\u0015b]ZrE\u0011=\bo$\u0011)ט_\u0006\r+;JN5b}\u0004D\u0013OG׹\u0015\raZ\u0019׀Ϟ\u000f8\n\f|/ɋk2:U\u0000JGSo w\u0018\u0016ܧw)y\u001d#\fnGr\n(\u0018Q^7\u0018\u0005ެ/#\u001e272\u001f\f \u00039Xbv\u0013C߲\u0013]ɟ! 7)\bY\t*S }\u0013\u0004\u0003\u0000\f\u001a웏\u0019\u0000\u0017utʧ\u000f\b\u0004s\"\"h\u0006@\u0011\u0012;\u001av~\u001fIY\u0016OJ3^KNK\u0017MƐNr+tl5+D\u0003lCLx&7pۗNy\u0019\u0015X\u001dKDb\f\u0007\u0011\u0013En\u0001}pg+5\fP󈨓)'H\u00119^!8.\u0001mɵ\u001ck3\u0001\u000b\u0003鞬Us]qi[\u0001\u0017K=\u0004G7\u0006_?\u0019nn\u001cd3P&;O\u0011׬1sO_\u001b|9\u0006|N#.vt\"ƫ\rc+±\u0007V#\rK\u0003чN%k\"m#nO0\u0013!`5\u0006Aqt^hiiXv\u001d9Nh[?–߾,VʽPB1\u0005\u000eg\u001e\u0002B\f7\n\u0007\u0014\u000e\u001d\u000f\u001ad*#Ɲ{Io \u0000d\u001b\bm>C#<\u0017ȶʕߕ\u0006\u0017\u0010n g#Y\u0017JQMF6Ҧ6=\u0007\u000fʂ}\t\u0004!gq-Ft4\u001aFDRL=\u0015Fk\u001c^K@\n\u0006<`\u000fl\u0010r/\u0007#\u00170\u001a8,pqvj󄇨4>\\rEq~U^/dIGzXǾ\u0014׵z\u0005m\u000b\u000f5\u0014K|ʇ8a&Clxn!:0k!?$)N,\u0010\u0005i1\u000bH.\u0015\u0015#\u0018ُ_\n\u0000 c'\u0005`܋\u0016\u0000\u000b\u0010Mfi?\\#I\u0004L\u0003\u0005z\fm0[.埤(b,\u0005=զzqCqX˿\u0015!(#(t\u0014\r\u000b?J+<\u000f<6){\u0001ΐ\u0000B#X0I\u001e(\u00189[vh[Z\u001e\u0014U\u0005i>\u000f/$\u0010\u0001\u0004:Y$|FX\te\u0011\u0003c9(TU@\u000eO29\u0012\u0016\u0006?\u0012(1\u0015>2Q]K\u0019q\u0005$ \u0016?f\u00199tb\u0017\u0003\u0004fpd\u000e&rlto\"\"|\u0001\b\u0006@|\u0001\u0013!@#@\"\u001br\u0016Ùlc\u000e|F]4>зA/Y\u0001\u0011\u001a\u0019զT.-Vj)\u0012?OF\u000150)9֡\tTr.\u0001\u0002OB*\u000e#S\\_6d()N Vf\u0012KВ:\u0011\u0005=êI4I_A\u000edL\u000f\u001d?h\u001d<{L\"\tV{4wL\u00003dWLL\u001fO71)́\u001dvPefe\r\u001a%Xu\u0010\r\f\u001b\u000b\u0016\tLo\u0004+Y\u0007,-`ft\u0018`A\u0001~c!\u000bn\u0002\u001b\u000bVҗl\n9\r)%=D2v7\u0004m3O_r\u0007[/\u001apL2n(V\u00073YtWh'&^N$:=,ᕯnH:6\u0002\u000fWJ\ra* \u000b`[(Vp_\"Z?ָ̂Pt\"E2!в#G\u0005\u0002\u0007L\"\u0001$ 췲H\u0014+h\u0012,\u001bŝD9\u0001_u(ma]\u001a\t6=4|\u0013K\u001f\u0005g]Lk6a[\u0007#reSy\u001aMep'Bv\u0006^Y\u0006)D/l$\u001e9,>tXQ\u001eS\u0011\u001a\u00042#\\CZ\u0018[\u001b`\u000f\f\fgko}4 %i\u001b\u0006\t!\u001aq\u0005D\u0011\u001cC]پ{êOݽjø%*V\"I9+\u0000ke\u000f.+\u0016>6yIap\u001b&\u00194sw1:\u0017\u0015BϬCt0\u0017I\u001c(yK|G[c`Ɩ\u000e@\u0012b2\u000eZ\n}`@@K\t2g\u0004r\u0002V\u001ai\u001f`\u0013h\u0003[>Q`5ɤ@\u0012n>z>Ha&3/ݔ{\u0016Ѣ0\n`p\u0012qR\r,XXh.8G^`-\u0018pĴhY\nmUǜg77WSd\u0004#L†*\u0002y[\u0005N4\f\u00076_sw2Co{:\u0013(z13\u0001\u00190\rqY\u000fi`\u0016Y7:\u0007LggB\u001f_\u0000\u001f<\u0014wƎ(XPT1Nj?\"\u00054\tGz\u001eVgM-d\u0000m`wEKL\u001a\u0017\u0017\u001d33A^hd|X)\u0004Gꇈ <'f}Ul2˻RJ|JN\t\u001cY=)%p}ʠO_2{,y\u0015Lؗ\u0011'v|7-ﺘ\u001e\u0015:.3×/58^U+\u0000\u0016\bBm\u0019]A4U( 6\\6qe[G6\u001d\u00131-'\b\u000bg)zvLE\fuё~v#߳#ܢ\u001cw\u001d/\\RBK:y1@.G\u000by̳+F h¥h\u0005W\u0002]\u000fby%¹5)nb\u001au=[hz&g\u0019(u`\u0014+k#A'RS\r\u0018J%t\u0011Y-=$EΖ>\u000eme|k\u0015V͘::\"\\/~\u0019Qcڧ΁\u0014.~\u001c\u000eO*!K0#2f]jZ'G.b\u000e3iuK\u0017m }B\u0010űI\u0003S+\u0019\u0005\u0018$67l\u0000\nvRh>\u0017ٙSi7@3u\u001fY{ANb{NU>3E֐`\u001c⵬.MLJ\"*U\u0007U\u0016\u0002%޶m\u0005ڠvUPBcT!a\b0D\bU)afyӀ):!95\u0014}=\u0010\u0016$d̊,\u0007 /qq\u001c\u001dtPu]oỮti\u0007˽?V=\u0017D+\u0010{\u000fYNN]!\u0002H)\u0000x`\u0010MaX.\u0005q͂\r5\ra\u0010\nvaз@yf\u0006Ӆ,\"ٳɁxbd\u0019Z;/ߚ\fYsLa{Eod\\5A;\"ɹ\u001e9Wi;MrKS,\rPR\bSd,HtiX\u0006\u00076Ys\u0017\u0002\u0010)\u0015@Z\u0017uh>\"ČN\\=,qi\u0006_\"\u00122j\u0004\u0002 \u0017/\u0007\"JZz\u0015\u0006\tgqPo-j\u001cRxT\u0011-qaM\u0000\u001d So\u0002:\u0006!>mg\u00181w7S$Hr\u000eC G\u001a\u0001\u0013I\u0004zP$aէ\u0004Cgn \u0015#{-\u0013;\u0019yKX+gʠIyh\u000e\b#$p\u0011\u00062\ryq>KخEu(;X.pI2&31Q~\u0014{a1F?ܤرuB1\u0019U\u0000E\u0005\b䔴F\r덋Ό?\u000b8<$skR\u001c'6Ŷ,l\u0000A\u001c>M1X\u0015)vVx\rqY\u00050\bES-e\u0004=,Qg\u000f0Þ|\u001fN]2V\"͌\f \u0012\u001b\u0013o3\n~0/NwJ\fq\u0000`\tG/q{_\u00118l\u00053ђiVN^\u0002\n\u001a+\u001dsE\\\\\n;\u0017^q5\"\u0014sWr\u000b阐T2\fMfi.3\u0018˪\u0006/_\u000e\u0012²\u000e4G\u0000Uo?!|Z\\\u0014髷t\u001c\t\u0018^is\u0007\u001eռC7/L?\u00104\u0006.jO=]100G\u0000Vᨢ2isg5aN\b\nh,eô_fB\"rR\u0004\u0000@L]Ҡ,Jx*^Q\u001e M)\"6ҹ\u0001w#\u00047}Hp\u001b&u$+C^Zg=E\u0018&^E1,QkJ\u001e\u00068|7\u0001\u0012$RP5ĘH\":96S$\"\fl\u000eFtJ^\u00062\u001d\u0006eV\u0017u\u0015Y!\tˈ\u001cXS\u0006pG/\u000f\u00196Xpc-\u0003KC\fD9^@M-\u001dX\b:M>VةC\u0013HDM\u0011j\u0014\u0014\u0017\u001d\n=\u0017ߚ\u000f#XSB\u0014\u0012I)c\u0000/آQKm4.y\u000fdŻSQ\u0017ww0\u0003 iF𻻕#\u00164@_/(\t5S\u001a\u0018\u0018\u001bwW46]|v\u00004G½\u0013dAE\u0003f\t7xr4I\u001d\"`[MW sAc:c_\u0002~8:U\u0003Ң:Ky3>\u0007\u0011\u000f-\u00034B܋-:p5)z\ttx\u001f-s|S/\u000eowL\u0006-\r[{%l9ZޘZ\u00165rU91`:\u0006\u0002\u0012}\u001f\u001b֤\u0019\u0007͋ a\u0011Ϩ[7\u0018Y-SΥr\u0012\u001c\u0003\"\u0019x%rԁy+\u0006.e0\u0015\u0013jӻ\u0001a\u0001C\u000e=|\u0007\r]\"ư!\u0018;\u0015r?a.h(3S^Wyh\u0013}A7[2\u0016\u0012%_qd\nGoȝH=>,3\u0000b\u0018[J мc\u0013,\u0004\tک,;ͺ~c\f\u0019a\rM\nN}kwA{p1J˩<\u0015\"+\u001d\u0018\u001cy_22p9\fZ6ݵZ8i#Sx+~5&\bS;,v\u0001\u0018\u001dvEmW3K`Z/\n^}\u0012\b xS\u00053\u0019\rq\u001ed?_NQT o\nqބf:\u0010P\tD'Ԥ7XA\u0007 Pp<>N&\u0010BĢN6kTCfzsWH\u0007]M\u0002ʳ\u0010o\u0011ao\tFp\u0010\n\u0006[C\u0015n\u0019\u000b\u0001\u001d:\\kT):sc\u0012B\u001atv\u0014Ֆ\u0016OFvkt\u0002\u0019ݓYpe!s2b)\u0000P\u0018-t遍pg^\u0003s\u0016b\u0011Č&7--W77ttDҫD?\nu-ozt>\u0005_\b\u000e:\u0003265qt]2\u0017]\n\u0019\u000b\u0002+AL\u0012\u000e(\u001b6V\u0006h2Jqビ\u001f+n&*\u0012Blbaz,8\u0011oOq\\VP`Q\u0019A埙[Kʏ\u0015\u0019\n-6{~k\u0001uR\u001cf!\t5?-N(!&j^0?𓨋\u0016j(T_:\u001ff\r&huЉx&AX?\u000e30^={n\u0004tSz\niR\u001eTeV\u0019`Q6}g(:\r;B}\u0013\u0002(7\u0001b>#pY\u0001\u000fC<\u001bF\f6xp\bL\u0004\".㭔yAQN\u0003\u0012{\u0005g\u000bEV\u0017\u000e3e.'JH6\ti#\u0005RY\u0019&\u0012{#3|񧃠4pp0\u0011\u0005\u0010LC\u000bW\u0003u+'\u0019\u0019%~d\"Q8SZQ͟@j\u001ex\n|*oo\u0012km+g2ӕ<ͩto*L킣vi\r+#+sk\u000bJW͖>}\u001a=\u0015~Ig(\u0005Uq\n\"z.\rYB\u001f\u001d\f\u001e3](qk+8L\u0017{\u0016! [\u0006\u001c.3$mZ/\u000fT\u000et奈n޸P~\u001dqwV\u0019%I\u00037Z\u0014T ;2iWQ\u0013>j\fIf_tWO:# ظ\u0005q\u0010\u001c@\u0005Sͭv\u001aU8u\u0003+\u0003d0?\u0014䒦Yҿ\\\u0002u\u0015.C-YQND}'SO\u0012Z(qJ+1̉/HbI3\u0002\u0001S]pGœ0\u001fWL>vDbb\u0015\r\u0018@`[nuJˇH]K:r$6\tܻ\u000b\bB\f(%!|An\be[\u000e+vGcR\fiK\u0017\u0018Y\u0012B6\b*\b~WDWEpYmH\u001f._.\t1\u0012\u001cpgTs\u0016z\u0007@\u0002\u0014rn|Ys\u0019M?*/MZƵm8՘8mG\u0005\u001d3CB\u0004/;\"t׏\u0011QT9NGe\u0017]\u0002?A\u0019>X\u0017|X>p\u0002E\u0004JS \f&\u001ex\u0010\u0012\u0006\"v\r@Ļ2ݒ\u001f\u0000daH\"\u0004\u0015',}5H\u0000*.}?=\b臀FV]\t\u0006\nfXO\u001eK\u0012rr_h3M\f\u0001a\u00057C鬩ok\r \"Y\u0010\u001469\u0017\tQ9PA\u0016'\u0016ﳯc\r{\u0003,4hWR\u000bԗaUōc㔪.!k\u0017L@\t\u000e]\"]4Ġ+e\u001f3\u001f\u0002@-\u0015\"̇+[\"\u0015ݭ\u001c#\u0011m\u0006vQp/Yd#,#l\f'\u0002p44\u0013q*_ʹ\u001aMR`k2v`\u000e۳&\u0016\u0000F\u001e\"\u00151G\u0006Y\u00167\u0000\u0015ULZh6F\u0010=I`ẅ\u0003/\\\u0005v\u001f.\t7!0÷\u0005\u0011I\u001f\u0000[\"\u001enGAi\u001fc\n\"O)4\"\u0015YX@\u0017\u0013#\u0012\u0011]L\u000bVD\u0018\u000e!\n\u0003jT咀RTo>J߄<{ܢ)\u001a?HV9Ke\u0003KWND-c7,\u001aSv%ٲ\u0006\u0003Ӛ_<\u0014\u0015z-<\u0003WaU魯\u001c:U\u001f\u0000=(\u001b\u0019L^5\u0013\u0016\t\u0002FatZۄ\u000eo?\u0011'e͗]\u0003?4}xj!\u0011̵\u0002ֲs]\u000fڊ\u0010|Y,p\f\u001bG\u000ex\u001a\u0000揘\u001e1e`*KTOHҋd\u00048,s.WL.D\fGГ\rLvLJ\r2@8>Z\u0014L\b({ة\"\u000eBcI'I\u001d2T\\p$ԏZJ'ջRK\r\u0002\"\u000bR\u0018$,W)<-숱2FM\u0001V2Q\u001f?\u0001,jKj/\u0016\u001aE%X0\u0000)⯻[j\u0005\u001fWarD*sb`ևG >\u0017i-e\u0003ߗu\u0019T\u0010ֿ\u0005ըԑKj>4F@5v$Ct`ߴj|x\\\u0005w,oƚ\n\u0011bݕH\u001fZv!Cs\u0011m@Ah~9\u000fXdr.3tVVT\u0019F4\u001aPz\u000eb_p9H\u0000z%|o\u0012\u0015\u001d6bvrI>\u0018Ned\u0015\u001e\rQ̕\u0015s\"0J+gjh5Qqe[r\u0001\\μ.4g\u00027ʀjF\u0005b\ne/+#q\u0007]\u000b<\u000f%\u0006RU\u001e\u000e\t\u0019\u001axzZi/\u001c\u0013}+zR߿K\"A^\u0017\u0018YȬLDWa\f\u001bd\u0005\u000b?\u0005ȰJl_~òAkK,R\u0002YK\u0016MT\u0012Ws\u0014\u0000N,\u0012\u000f\u001b\\YH$-;fٰ\u001fZ78P\u0013UK_/q[y\u0017\u0001[,hM?H}_jsO\u0013\u0000C*\u000e.3\u0019\u0006py}^K!|\u001e\u0010:\u000b=\u0004?\u00121#K04\u0001Ƞdd\u0019\"\u00178'Զ%+\u0003\u0017D^#Щ])]MyѶ\rp+_>\u0004SI\u001bt!ðfP~ (2g\u0014y\\8`\u0002zYPG\u001d`\u000fc\u001e2\u0005B{\u001fur\u001b\u0019`3\fHA1I\u001daqJֱ\u000f# \u001a\u0019\u001ad)r*\u0013!';!?[hKdX8b%FD\u0000\u0001\u000b\u0013\u0007a!Ao\u0010\u0002\u00041\u0001jޕh\bƌ{ \u0018\u001b\n*S.y7\f{*S\u0016vcJ.‚q6g𡔄\u0004CKDd\u0013Ɂ\u0011طO?\u001e\fޢ\u0003SLR~Vq&Y3\u0007^w\u000f;Y'2ө3sʔU2ZݑLiS\u0014z\rlB\"QER\u0003@\u00015凔\u0003\u0006oR\u001a&\u000fPl]\u0010e\u0018!,}ht1Q=B\u0016ܛj؃ш$\u0006 +P݁\u0019K9G|'kzV0\u0011\u0006͔\u0018TcC_\\p\r՘\u0000\u0015!U\u0002LE\u001e\u000b2+D~\u000ezV\u001a\u001dE\u000eJ'`\u0019\u0002'\u0015ͺ\u0007*9~Б'\\փk\u001b\u0006\u0005t'\n\\\u0005ί\u001cEvBe\u000b5$\u0002qY0~UI$z-/<_\u001c,L\u001c6\u0011]\u001f6C`\u0003\t\u001fm\t[K@4]*s\u000bV{o\u001dg4\u00185\u0004tz{L)RdSxT\u001c?zxdr☵N£N1\u001brHS9R]l\u0003\u0011\n\u0017st\u0010I\u0015lc/ =)]\"\u0006%\t\u0012#*\fYY.p\u000e6m(VOJo\u0010i \u0001\u0015%:}\f\u0006\u0018e`^cD%+\u0006\u001cH\u0010@\u0005z\u0002\u0011\nWO\u0015\u0000\u0014hw\u001b}0bIV\u001b\u0004ehQ+3nͦ\u0003U\u001eB^Β{wVee\u001aH\u0000'RxS\u001dNj(\u0011vIIYR12GG\u000bӗk^)\u000e\u0011kZ\u001f\\\u0007\bw\u0018*\u0004Qd@4Sv[\u000bUjp;0{ʇ\u0013t{IB$ܢ;\u0013vm\tu}L0o!\u0019z5`ӊ\u0017~u\u0018~{J*x\u0001\u0003c\u000e~4\u0014d*V㙖\u001d0Iheq\u001e\bnbڭ`Pi\"\u0019ۿӖ\u0016WCe\u0014\u0011b*F꺸JtIf\u000f$G7r:\r \"\u000er\u001c$ۦ\u0013ps\u0015\"\u0002\u001dà*v)\u001ä́ón\u00067N&3c\u001aR+IY\u001b\u0001[V*\u000b\u00194\"\u001c%^`Us~͎薵H*\u001d\nT<\u0006\rw[AEz>RrטtI#|\u001dmhl{gLR\u00035yܵ22\u001dr\t4a܃K7\u0004\u0001F\b|hhh17\u001b\u0017URKť麈ߓA\\\u0013h\u001d\u001d\u0015*mN\n\u0011Vk}\u00135\u0016fC\u00103^/\u0006l\u0018ɯo\u000eH\u001eK\u0000\u001e\u0019ؚe\u001a%\u0016\u001ffa6I\u0011a=\fq\u0000h\u0001D2oASF\u0014w\u0000\u001d?t3†>#&\\:\u0006\u0017d\u0017\u000e$ɵ8\u001c\u00154%UP73V((i1\u0005\"9eOsV\t\"dcSDݐ\u0019Ϥ:\n>\u0013[u.eoaT\u0002I\u001eR2KFo\u0018w4!eBIBhP.\u000fVb\u000bAO`Hw\u0006if}Tgqڭ<|a<\u0011*\f8=>U\u0017&c0\u0005.II\u0004!뮼p\u0015{ۦ҆\u001cd)\t;9\u0016s˦y\u0006OE<\u0005\u0015%s5\u0019mbNy\u000b2B\"oJiJ$op\u0000\u000bNe؀\u00004#BM%\u0018i-\u001a!ZUE=2{U}^^23ʧp(q/ݤ$ae沼6Z!!ΗF\t\u0005\r\u000f\u0001rY@yܳ\u00152AR!׻uzJ\u000f]0+XEW\u0015 pL5.\u0011˕V\u00122J_ 0j9g,\u00007q@R\u001d\b8xk\r,D4q?iBeOnl0`$ppPi8-Nxz\u001c<}`)Tm->x](\u0001\u001eƐZ\u0004Z`=ljd5\u000bp?\u001f\u0017\u0000q\u0004\u001e|@v\u0018\u001b \u0002-KZBPq\u000b\u0000;\u0013.`кh'QZ_EmY\n\u0016\u0016Kط\bT\"+y)\u0006$P+*u\u001cG|\u000eQ\u000bt\t@8$<\u001e#\u00045{qY\u0004H:W\b\u001e6\u001f0CT\u0004}\u0007\u001d\\YQ*oq%\u0013*w\u000ez]ٱ\u0011]Rx{A\u000em4M\u0016Rn;8wXi55Đ\u0006\u0010-'YyI@8*lۛ\u0000C.H\\\u000f\u0003\u001c.¡\u0010$\u001aG6\u0005?\u0002(x\u0015gt*\u0007Ʋ\u0013-,\u001dއJM hj19̭n7&%g\u0002rNOdcۀ\" \"I\u0017\u001cUTs\u001a@\u0003S>뮩G;Q3\u0017;\u001f\u000eMD^:\u0003RD6+a\u0006Y~\u001dVMC23D7ҧ &hPi\n7ӫԩd\u001d .9u_\u0013VK./4\u0000TlhP\u001e#1r\r&CC\u0001\u001aG\"d\u0014\nO>AL\u0016:Q qBgD)]\u0007\"\u0003NI>qX#ktχ14*e\u0001\n;'&\u0000s\u0002\u0006\u0003=. \u0010H+\u0003\u0003\u0001\u0018Kɕ;eQG(_\u0010\u0002\u0002U\u0002N\u0002;4h\u0002{Uf\t\u001büjQP扺5\u0006\u00074c\b\u001a\u0014\u001e\\\u0017牿L+dHV:1SnI\u0018:;:ƒ\u0010<񹄁\u001aL\u0010,9a !EAq3-RK\u0018\u0013H,*Ǚ6Xzhp%\fc\u001e\u00162c\u000b\u0013\f#a\f\u000b\u000fhFj\u0014\u001ew\u0017ƒ\u0012:\u000b309:\u001e`=iuK\u0012Gw_D\u0017&̉Wp\u0003!\u0015\u0012r\u000f\u0011YLd;yJ\u0014}Ju\n-:\u0013\u0005\u000e\f\u0002\t@\u00032\u0006\u0004\u0000\u0006\n*\u0000\u0000\u0018Xྶ:C*FР`fև5\t\u0017NCvA\u0000D \u0006\u00114\u0002\u0006&0 \b(_;m\u000613&?\u0011nRu|Z\u0018\u0015&\u0016\n0\u0000\u0005\u0007W b\u001cG\u0005\u0007f6\u0013DJn|\u0014\u001e\u0013\u0019c&\fl52R\r1\u00139\t\t\t*<0\u001bͰ\tAĸļl\u001cT&\f%'IJq\u0003\u0003\b;Ĉ%\fE%sê\u0012XRQ\r(\u0017\u0017&0f)8t̮p͕}U4a(ZVx\u0013\u001a\u001a0ubkF\u000b\u0011 \u00188\bY\u0000\u001ca\u0000\t$\b\u0000``\u0002\u0010,\u0005\u0005\fΫNk=cUX!TSa\u0001p``\u0001\u001e \u000bjF:^R)< :\u001f&\f\f\u001c\".\u000b\u000f\u001ca\f\n\t\u0018BB$A\u0002/'\u0013}U[ajJ\u0011⨃5\u0013LXM//0\u00183Z3{\u0013cQ#k%6q\u0015m5.6+&:d]_\u0012\u001b;\u0015%TpܻԶk@GGk,aN\u0018z\u0013kC\u000f\u0005lcb9SziQԴ*h*-fʇPG&f:tikZG-:i.a;a0Tf\u0016SeE$ߕ4F+\u001f\u0017r$%q\n\n\u0011ev#\rͧrca'\"x#\u00129g;UȕD\r&cܡaM\u0018do\u000bX!ɶs}d~\"U!xb0eTY)v}G\u001bJ\u001am0}t+7ݜ݄%B$\u0019\\\u00157%\u001eM(\u0013\u001e~\u000eo\f\u000bf!F)8\u0018̔s\u001b\f\u0017\u0013T\\ʭjcZC\u00133C\u001dQLq\"\t\u001a9\u0014$Y3vSaʹhȋ(jHOH|n\\ò3XJ.r#~QfhkU\u0010Tl?<;\u0019L\u0011ogArp\u0012.HOQZ/tY杣\u001c9:[ti\u00146<_4,\rc\u001b\u0011Q\fŰjn2AmfA4\\(Cʼn$׭2'a\u001cū8RzzrYO\u001dm\u0015ML5\u000eV3\u001dnz\u0012bݓg\"v3\u0011;\u001eQm,̓\u001eIJ\u0018[OFB帬\u0013%\u000e)2\t_N\"]S\"و'\u00035JLݢJ[ol6Kfu\"'2*ޡd%\u0012ڌHH\u0013TsXc\u001b}ig)yXb\u00118>N`(ǨDPR’\u001b\u001b;\"/+xَ1\u0012-6%\fg3TS\"/0L3EJQz\u0004\u0006)``\u0010\u000bT`\u0005\u0010:P\u0001\u0002v\u0016ÛŜ%ai1a\u0018\u0013JTNȤ~GW˱\u0017=s.zL\u0018h\t9\u0013\u00062j'\u0016>N]AU\u00030\u0000\r\u001a4hP\u0010A\u0002\u000fdP\u0006.\u0018 XP\u0001\u0006\u0017@ \u0000!\u0004\u001e\u0004\u0018T@\u0001\u0005\u0012\f\u0010> \u0005\u0011\n\u0016@\u0006$\u0000\u0002\u0010\"HЀ\u0006CS\u001a\u0011_&\u001f\u001eQ)Ւ*YZ=jҮT^߿e[okz&۷}wޒw꫾穸bŴb#\u0011[G<$.\"֋ML\\h\u001f]\u0012O\u000f$X+9ti3]S4XV\u0014Ggq\u001daP\u0018:\u001dc\u001eX%G[^$\u0018wܑ\u0018\u0015v[{~-Im\u0005jХZ\u001a־=cm*\u001b\u001eesQ6\rCm6Tq\u001bF.n0#\u0019]6\f5*\f@`ppu\\:Q]$2#(z\u001dE\u0017ES=N\f\n#3őT\b\u001e#wP\u0015\u001c\f'\u0014\u000bab䯂\u0012#V\u001aaaX\u0011ª`\u0010?Q\u0010Bޠ4(`\u0005?>EWɪʬ<\u001c/ax\u000f<73_\u000e&|Sf޿b=1ꯨG񟄽nB\u00134^%xrL\u0019\u00195,$̦23 3\t^Q+Fwt<1BL\u00062YY\u00136Ɯ _9\u0014e2nf\u001bf}\u000fC^ùkqp\r\u001aZ\u00133\u0005!T\u0016ױ\u0018F\b͌\u0000\u0000\u0001C\u0013\u00109P&\u000f6\u0000\u0014\u0000\u000454\":0D\u0014\u0012\u0012\u0016,FjvŒ\u001d\b\u0000\u0000\u0000 \u0000\u0004`\u0000$kct7|\u0015\"\u00046(tk\u0017P\u001eO:MO|0\u0015`5\u001fA&bpA'\b\u001b$\u0011wW:Ύ\u0005\u001aFy#lߓ[P^^\u0017є\u0014*6t\u0011mU]6j\u001aJMk`{%>\u0010\u000f\u001b\u001agkf&\u001faTFq \u000f\u001b&Iy20p:lPGy+\u001a*\u0012[T\u0005.t\",sսL7vv)1:/&\u0018\u0004%л@%WB%\bYeVl$HdO`R'R\\\b%{\u001d\"\u0015\u001bB\u001aT%S\u0010K@Ws\u000eJߞV |\u001fP\u0015%Q(34\u000e>\u001c*84_\u001emϤq8FF`yi현.k9{Ȭ\u001eNJ2=!\n\u000f\u0015VkY\u0006x\u0001>\u000fIg\u0019Z?\u000f~c`Q\u001fS-\u0006\u001c7~5r~VYX\"::M,)7-C!2N1^=$[:W\u001bBX7ڿrP\u001bxӂެ\u001a\u0018x\u0005\u0010&p?RI\u0018\u000ei]uIVG8G\u001cb4C&- \u0006AP\u0014\u001b\u0004]V\u00151\u001f3v%TwF4D\u001fxb_2Ԫݐ\"nd%#=\u0010%\u001fqq~Ｍ6}dv=\u0011LQ\u001b\"S7Ԯ\u0006,^q'(7\u0014\b\u000f \u001d \n\u000eeo#]8f=\u001fyu\u0006qnNO8ȓ:x\n\u0002\u0005#yl^\u0014?\u000b\u0013\u001968j\u0004\u0016O\r\u0019buCW\u0000=YRc`~>U!bmKV\u0015Ep\u00017$iC\u0002sC|mh\u001b\u0010Һ\u001c\rɸ}re^\u000f\u001f뀘o<)\u0006\u00186Ms\u0019y:\u001aSՂ,/\u001fϴ\"5(\u0010q\r,\u0012\u0000HP@\rVoi幡ʄK[p,F\"y\u001c,b\u0012,5du\\C]kbCcChLCf\u0014\u0014\r\u0005uy\u0000\u0001/6$:#\u000ekHdѐאPzI\fTk\b+q\r\u0019:C\u0007:6\u000f\u0017gȥqFg+gȋ^q+\u0019rY\u00177g?dž:C{]d)ghD;XYʫ{PVS\fҫeAV^\u001d*y\tӵ\u0010N\u0017\u0018/fW_\u0013f:HzO\u0002\bnWOG#\tc*\u00068k^*FN%\"(\u001c+;\u0013ͅݓ:k>\u0010#@Y{\u001bG b\u00077g2/5fJK>y\u0019\u0001-~CY\u0018\u001a*\u0001(e!~\"\u0017χ\u000e\u001av\u0016Tx\u0015\u001cO\u0000r\r\u001ekhZA*(җT:\u001a\u0001\u0010@^=\u0017YI\u0012W\f6^q\u001axzR^=A\u001dx9RDY7#I\u0018\u0002\u0011T\u0018.\u00044a\u0015ܝExUl&C\u0011FS\u001a\t@:\u000e\u00065ɛ#e^e\u000brKeȤBa0\u001c\u0014ϙWl6/\nB\u000bC+7q\u001b,G\u0005zAuL\u0006v\"*xۮ!8xhg5^MtO5F\u001aFw\u00158uU-kPܨz@y\u0006\u0019WϻF\u0014´\u0015ћ{\u001atxO@Us&^^\u0017K/\u00103Z}X\u0004\u00139a_^ӝ\u0017KxD\\ط\bqdc\u0015 \b\nY=VT\r1>\fXX.r@*q\u0003\u0007\r\n(\u000f~ffy}\u0003I~7|l\u0014:gSerMZ^jkf&\u001b5}c,\u0010ȾOS\u0003_. `\\p62}\u001bǛOYpllya\u00077v%H浌{\u0005m\u0013]vK\u001b>~]W\u0005\nS\u00136\u000fI浝Fn,@kEoeNڡ\u0001I].\\\u0018:C.[л\t\u0003Y!F;/\u0017\u0010\u00152í\u000bZ\u001c[}:\u0007絫MR6^@wU\u000b\u0016a7'bUwD\u001c7@7u4@t\u001a\u001a\u0007\u0002g4x\u0006\u0010\u0014698)_(\u000bg\u001f\u0014'YMpfCȕ\tb&\u001d$Bqc\"v`oCu\u0012Rǀ,L<\u001b#^k}\u001e'J[WT6\u001c\u000bJ\u001b=]ՋZ(mxe(\u0014&76KlP6M\t\u00193\f3@\u001bZ2\u000e^\u0002B?\u001bP)1\u001b\u00120G}\u0013\u001bఐ`CU|\u0001ε+X ِ;\u0016%Dِ$llU?\u000eЫC7qX^:{O6/!6\u0014\u0010{Ӊ\u001b:p\u0001\u00072q H^T>\r$)\u000b\u001cNu{C\u001b\u000fɕx?r_e\u0018\bq\u0007|7_E{cC{Տ8\u001f:&#\u001c2\u001a:vk\\>.!\u001b}4\u0001RU+ _Q\u000eU]]\u0001pWt:˷3N\u000f\u00105sa\u0005?^94k]\u001b+阮\u001c݁Q\u0014\t)vp)kW0\u001c\"2\u0017*\f{]#\\\u000b\u0013\u0003k!IV:\u0010yFnQW6\n\u000fF\u000b\f2Gg\u000eB\u001e6L\u0006Y\u0005M\u001cAp\u001b &:\u000e\u0019`ef(\fE\u0001\"\u0010\u0002|tYV\u0012Pn7\r~_.SY*IA]lA\u00183'\u0001\u001a&m\u001a2E-1S$ѓM[Ϧj\r\bSh,O\u0018\u000fȥˁ\u000e\u0012B95[C9d=q1x3\u001cd|fB\u000f_V}u@3Tn\r/\u0016+*\u0007LdÚ\u0017x\r\u0004ȹzD[\u0018\u001fZ~ķCT4tWk\t\u0017ޕi{N\tKcaCO˻P^nƯGjF1\u0011R\u000e,Y'7?f)\u0007XvqP]k|жY\u001fV*_˕ar'H𫙞\u0013U9Zk10_\u000f}9\u001e\u000e^\u0004r9W\rzcV\u0007-С\u0014yИTr<\bH\fu\\ƞCycb\u0016|'eԧ#UVQsPt\u001b1\u0006DV\u001cN\u0000O\bW7<\fe\u00148PĚsTT6ol;ɚB?Nm߁u\u001fcVN/S\u0017\u000e\u0000.~U^S<)ols\u0006l\u0014:v\u0011u7TR?\u0012ɥc#ℓj\u0005=\u0007X!`V\u0000JA\u0002e02Lq\u000frKh\u0002\n\"CFt}LLD\u0018\u001e\u0005)p?L5R\u000e\u000e߲k\u0004\b\u00149UAJ?Kgv肞=uVv\u0018\u0001*\fde\u000f^v|\u001b9}g-F]J[2sXUE>)H&\u0016@J\bz.-\r!]X\u0018鶴3Q7\fzԷv-Kp\b6;XS<$\u0014[#g\u001c\u0013H tŚ\u0000А\u001fGƟ\u0017d\u0015FtGvey*-%p{$\u0010ѧ߆гpb\u00112\u0016,;\u0019\u0017w{+T\u0010g\u0006Xn8QUb\u0019\u0006\"˽.PP3#ub;60L<+\u0013\u0004;`vhb\u0004{\u001eW\u0017L(#\u0001\u0013i\u000eQen2\u000e-a\u0001/-W*\u0013\u001d*\u0015Tyk˕\nFL)n3\u0016o\u001ea*W(1\u0016\u0007~\u0016s\u001fINrnBSkjw,\u0011G\u001d-\u0015\b\u0017d,d\u0014$5sUW,Pw\\\u0000$u\u0004L/v:ȯj~-0\n\u000bAI\rjS1\u001ah\f\u0004\u0005b6lX\u0012Áf)\u0007F~V\u0011U`칥\u0010o\u0015˲t\rO\rh;Qb\u001b\u0007(}#\u0005\u0004Lȿ7@hfjuS܅\u0015\"q\u0016`7].\u001d0zqmc*\u0011\u000bda\u0005}ѿ\u0005\u001eFL\u0018\u0018ZƷ\u0017o!\u001b量\f(0|,͗r4ā@NE\u0006u@J@{ENgn\u0017FT%+\u0011gB|\u001dI/:z\u000fo\u0019P\fu\t\u0005{#\u0005\u0018T^\u001eE썲a\u0002WN\u0001\u0017 ؞\u000eZ\u0012@oܓ\u001a˚k\u0007f$n\u000eANiN+fuB6\bCBF?\u00127O\u0014/^\u0005%&w\"QjƄ\u0007\u001fo\u000f\ne\u001b\u001bc\u0016q\bs~;AG\b\u0006z8\u000f]N\u0017!\u000bc`}\u0006;=$MC2@GH,L)vtR;\u0010Pt;5\u0010\u0011QߩC?CDNbseYZ\u0018Z聀)Fs\\\u0012O)yD!~\u0015f\u001bӣ%&WΦg\b'kjQXbI\u001cyf@\tD\u001e/N\u001b\fk\u000b\u001e)Y{#=\\(R$\u0014\u0017:,׀f\u000b{J띹ᛓ~[_%\nuCh\u00190\u0001kd@K*E_\u0011\u0013\"M\u0013^bH\u0004}IX:\u0011Q\u0003yBd\u0010Fi:3x\u0014t45Kn\u0019՘[4\u00134\u0010)\u0018\u001f[PF\u0018(5nOh\u0006WP\f՜԰\u000fQ\n\u000b\u0000MidE^*,pJPc~n۸%b%QV\u0016<\u0014`ݕ!q䫹w\u001c2B,5\u0000\f]C*3e#m(9S\u0003;xK\u0004?RĐ'H+\u0018Mas\u000bWC\u0006\n\u0017g\u0018\u001cPx|E::FS{w\u0015\u0019Ӫ<\bc\u0001g:%$\u0006\u0013\u0011@hfk\u0003W6Hv\u0007Id_هԨ^ZHmH?ɘbɍ*~NJ`aB\u0006}{hq\u000b)P\u0007\u0006\t]:\n^ɽ\u0019\u0001wq,]oދe\u0001RGb\u0017\u0000&% BX[\u0006R5m:I\nSl\u0013qh\u0006\u0011\u001b\u0017ٳ\u0003\tۜCJ\u001dr\u0003\u00021.5o4[\u001c\u0019\u0007*4-}k\n\u0013\u000008\f`\u0017H\u0006\u0004%𞱑H\u001fBPrPI\u001fy̚\u0000*+.R\u0012t@aH\u000e_gl.\\'k\u0010\u001ey1VAF\b@Q\u001c\u0016SA<أ\u001chP@rМqL\u000egP\u000ei@9S\u000eKbr\u0000\u0003\u001e\"\u001e(\u0011ŏ1 3\u0001\u0000\t\u0005N\\\u0013K\u0003{LV6/ˋvTNh\u0004C\u00197C*|CVF4eFF ':CY\u000bGH֘:c@H\u001c7R\u0013J?/kN\u000b7.9FQY\u000e(6@,.of)\u0006\u0010/\r\u001cVMy\u0019\u001avY0F\u000b\u000b<:đ\f],(su\u001b>omWZ6Y\u001btUR\u001b\u001192E\u0006Ɖbk\u0003\n\u0006:m\u0000\txO\u0000\u0001\u0005\u0001\u0002&\u0006H\u0004G\u00185NJUX\u0018Qb\\\";\"+\u0019\u0011\r,Ns\"F\t\u0017Fq[1Ja#FqdaR\u0004\u0007\u00185\bq\u0017x_`S0Y^uA\u0014\u0018E5f\u0016FyQֺ(E.Uqb.P67\u0016R\\ٴe\u0013%\u000egEA$ōR_]T&;\"\"sQ\u001bO6U\u0017TA2\\&|usQq:m ȑ#\u0010\u0012+\u001d$\u0017nۣ^=\u0014`\f\"8u)*&cL\u001bfd9\u0005\u0015r({\tR7\n$gXq\u00147\u0000[˸OSapo>n\b$FZ!yuq)\u000f&ijbZ~?\u0012\u0018Y\tP)':]\u0019\t>%\t\u0003(\u001dR\u0004:M\f'qԕ\u0011*\u0019XVS\u0001ݡy:\u0019 \fUn_\u0014\u0001c\u001e0kc\"nmC65tWN\u0016F2 \u0019E\u000fYjپ$\u0015\t˃\u001cf6w;4PcFwC4I\u001cEU٤`\u0003\u0012͘5\u0011\u0017u?@Ckq[4vKw[:j`U\u0001Y-ܦE\u0014\u0002>n\u001ba~\u0001I)m?&\u0013Y9X\u000b@V0֥91s\u0013\u001e\u0014\u000f3ǨaYAJܱn7\u0002ۛ\u0006늲#}\tn}č\u0002\u00177m}#s1nϯ2ܾ})qE\u0010v7g܆M\u000be\u0017Ø踙\u000545+h\u001aqcY\u0011JX\u00117k`n\u0000Ҁ 4\"=GG^^f\bn\u001a:l+\\\u000f%\rF\u0011Pp2P\u001cݓ\u0003W*\u0006bbGeHnG=k\u001cA+#S\u0000N6Z/m qDt+wN7[O\u000e̍\\;0\u001dj*90ΓK];)ݨ\u0012CO\u0017v\u0004%^\u0003m.ΰKMk^'a\u001ah\u0013\u000bp\u0016bYM7\nn\u0017\u0015\\@\u0011\u001d\u001d\u001d]6sW\u000fk;>@%xB\u001fĒG*Ҳ\u0006K\u0011b\u001b,b\u0014吶[e)\nՋl\u0011[\u0011\u0017]%..Ba(|\u0004n\\:U\u0015}EX!.?\u0017A\u0015*\u001f\u001ea\u001c`C\u0016M6fy\u0014 nK7E\\\u0015\u0017\u0010ܡ-\u001baKԉm3 .\u0017jk(sݤk$VpkYdo\u0018\f\u0014^Y&\r^\b\u000bz$\u0010\u0014\u000e<\u0019nJ\u0011Ж^i\u0010U^\u0016@i\u0001\u000eZõ`(;&\u001ctx5T\u0015\fHtu@0@mt6RI۳\u0010S߫=\u001e]!v$kwk\u0002\u0019{zK\u0017\\k:7[Z%\r.JX̺(Y\t\u0010w컼\fk\u0014Ns6TKdTfk\u0006L+\u001cga\u001aQ/k.6*\u00113\u000bXȶG\u0006\u0011\u001adEpC\u0014:Iк\u0001]\u001aP:\u0002 6?JJ\u0002x~߀j\u0012\u0000j\u0006ABxo\u001c33\u000bD\u0010R\u00161_\u001aJ\u001f`qh^(\tY\u0002tƫ7#=\\#5Q\"#n\u0003l6{]s?\u0018F•kpiz?vzk~%A\u0012{-j}EƗ\u00077q8̢,I.lʐbh#}\u0005IGլY$\u001a‹l! \t@Jo˸e-\u0011\u0003zR{C۷Mak76hd37yedJ$+W-sQm\u001fp\u000f$pR\n)O\u001c\u0002_)$\u0002G\u0017\t\u0003x4岗\u0002( cf/5\u0007豾{J\u0002\t-;$\u0012EG\u001avFkl~KKT\u0005|\"Vk\u0007z?HҼC\u0007Z&;3SOw pkc;Z\u0011U~x6\\N\u0007D\u000eHj%O O1A\u0017\u001an?5x`B@Ecr\u00180XoA\u001a\n\u000flR\u0010S9\b<=dC\u0010i2\u000f f!7\u0014Qg\n\u001b>t\u0010+dY\u0004#\u001bg_7Q,k{Pd`\u00060Zp6G\u0002lD(el\u001aI]q@7\b@t\r]\u001fGH'6\u0006!maNHfo3PmU\u0002\u0014!.ziB\u001a\u00108%\f-\u0016Ra[ɒ\\!\u001bN\u000eFφ\u0003g\u0013%am\r\u0013\u001bM@k\u0003,˙c)3)\u00040}!ajkB\u0010\u0007,\\NFjd ;f\u0018\f@¯E\u0000E|!C\u000ew{\u000e\"CP\r>D\n\u0014\u0001\u0004\u0006\n,\u0006G?\u0004\u000e*SY?@\f\u0017W3a)oS\u0018eUGxa~#}\u0007\u0007]c6x'jqr\f\u00182+=\u0002$\u0002\u0001}ʏh\b\u0003\tfJ\u0016\u0019zW\f½\u0018ne\u0006!94\u0007 \u0005&'NM\\\u0011сvuIiڔ\u0003Mԕ0܎~\r\"7\u0010ڄB>T\u0015Z\u001de\\\u001bY\u000f\u001eVǼy[\u0000:.(\be\u001f@~\u001f\tgh\f\u0018e\u0010\u001fRq\\@|EVBS 4LA-\u0005ji\\\tǵg\f\tfے>\u0003\u0001\rendstream\rendobj\r22 0 obj\r<>stream\r\nZQ2[\u0014`9\f+<.\u001aK[\b\u001eԕwb\u0017yZܚ\u0014i]\u0000\u0002\u0002Ӭ&j{cjZ\u0014`FU|m\u0014S\n.WW>\u001b{g\bJqũ\u0018\u0000M(\u0015Z\u001ezG\u0001/9N\fYz\u001c\u001dFSZ;\u001aN[\u0014E[E:wa7Ns0\u0010\u0011\r\f%\u0016\t'\u001fkF\n\u000bF\u001a6eHPO0\f_PiyְƪkP4i\u0005X\u0007&ҠR\u0000Nrs}8xuK\u0017\u0014h@)\u0018K1\u0010\u001c\u0017؁\n2\u0012AА\u0002Ҩb\t/\rs|(\u0006\u001c\u0015\u0002R&\u001do~B-\u000bER\u0019D\u0011\\]֑3,m#\u00001g.ί\u0014&\rE|QԐGt4:\ng\u001ciq\bl#\u0011![\u0002!\nf\u000f\u0015c0\u001c^䮖{X\u0011_g5쿶 LYĞ_4\u0016\u0011jNV\u001eZ\u0016P_ɰy`\u001e@\u0015,/\u0010\u0007~[C\"DyvKI\r\u0017J\u0000r\u0003eH}raݿ&Ee,ŚH\npnb$\fXMBXyXD?\u001e\u000ek\u0004\u000faF+\n$Sa\u0017-z\u0005\ñ\r:\tg\u0011IWjI\u001bO\u001b=ZN\u00005W8\u0002JU:\u0017hG\u0005s9m\t|(\u0007b\nǿ8\\{\u001et{U̫xs^*\u001a#\n^\u0005\u0001\nλZKzS\r+uM\u001b]\u0015움\u0006\u0006dqV|\" WB#NF|&\rݜ4U#\u0012\u0002\u0014^R}),WKnTM=ui(ي[\u00062\n\u0005SGuN\u001dS+G-i\u0001V{/Zձ.C\u0001:]\u0013\u0005\\l\u000bd?U\u001bv_R\bV8x֮y9ZڭY/k,\n:xWuJ\u0003\u001aZ{\u0012ӢVWm\u0005b\u0010UTIDR*7Znr\tJI#e{G\u0012S\u0011\u0005X?\u0003#{Nw\b?0x/<\f\u000e>\f@)\tWЗ\ng\u0001\u00121P\u0001\\\u0004\tVSQhĠ\u0002\u0003a\u0006\u00069\"XJ*\u000b\u0004W!n[bZe͞EK[PZWQSKj6.1h\u0018V)[rѪZ0\u0018V\u0019%WKË7\u000f\u0016brq\npׄȣC}\u0017ʭ^)\u001c \u0007}\u0018\n\u0002\u0017D5\u0017\u001dd\u0010ac$hx\u001fN^\u001c\u0007FU\u0006\u0019)< CL(>Ҁr}s3j\u0015\u001a\b_#\u0003$\u0001w\u00031-WvX\u001d!7F\u0010i݈\u0007\u0003hDgB2n>5M(}p\u0010Ґ`^x\u0006}!I!p^\u0007d{\u0015F͠njA97!byٓm5l\u000ee*|x\r:\f\u0000\t\u0004i)W񡄎\u0004ªdtx5̂*yv\u0013Ia\u0018l\u00155{ZdbҘ#/j3uf{\u0000^fY\\GfS+)C6gҞ\u0007ϛ-c.(B*h%\u000b}Y\u001bcxV\u00126O4\u000e\re\u0011HTj|W\r\u001d)xjF\bؽl@\u000e//K*\u001a\u0017nHG\u001fd}\u0002j$ݹ{ꢿ(٘\u0019\u001b/dA\u0007vc}5oFor|\u0007\rë7ϭ\tpTo=_$*.pQ\u000e?iZ}aR>(\u001a@\u0005-\u0017qxz㖍3zZ\u0001Mu>\u001a\u00074{\u0010pƼ\u000e\nhy\u0000A+6\u0001x%W\u00193dMr\t\u001dG2e\u0007\u0004\u0014wM7cNX*7x[B0\u001e:MCX\u0015kW\u0013ߟ\u001a\u0002\u000b+t9v\u0007\u0001\u0019\rƺ|t}\u0012UkEqh\u0007YX\r*oH.ŨL\u0015|Lgj,J3RO\u0015e9*#\u001am3Y]pǫ\u0002vhJ7o.yA{9E'2\u0010r\u0006m\u0005pm\u000b\u00188jC\u0018ĚSGf\u000b`e{\u00104*l\u000bQ?i6\u001cԹ~?HnBs\\KU\u0013r6[J\tͦjÉLWQ\u000f^[J8\u0001\rr\u00061\u0018\u0014d\rٚtJJhߢQhX(%ٿ~̖)g;\u0017x\u0003푤S8#g(3<\u0001fP6T\u0014{f7Fۗ3\u001e\u000f\u0002RS\u0001oQ\u0017wa\n=n0u'+\u0011<\"6)~2p6\f'k:$s\u00009\u0007GelnN[\u0001P\u0000\u001eBҽO޵\t\u0011\u0011\u000eP8yr|wrwݫpRT8C\t\u000fv\"{}o\u0019!_{a8\n]u:\u000bO\b\u0019[+!\u0010oE;/mg0)M \b(iľ&ᢈ\\\"O6mVta\u0018M%(<4\\\nاc\u001a1\u0007f.+Pc\u0016~*Q@l=CgD$O\\ȉ\u0014\u0014\\ʱF\u001c0G\f\u0017\b\u0002V4h\u001f؃gw\u0012#z\u001aj򩻸^(ώ\u001f'\u001fIDj`hk\u001cY(̋\u0002YU\u0014]U+\b٣vE%*e)aZi\u0019V\tp\u001c1!\u001eݺq\u0003պFg5Z4\u00028sI\u001fX\u0016K\u0019#s\u0016|A+\u0006\u0016ԙAh\u0000;)6\u0011;\"\u0016\r?ux F\u000b\u0018\ns?B)%5\u001ai\u001c'\u0007m\\\u00014ʳDŽ͍)M`s\by\u0002_ӎ~m\u0015\u0010\u001f؞~\u0019\u0006t7@*+\b*CF>R76Js\u000e\u0016IkܣFmWV\u0019+\u0010BC\u0015s\u0004\u0003\u000b\\p\u0000ΘR.Sd4\rLL\u0011؋c\b6\u0017CNЩi5g>9`^\t>:Dy*enKym.\"GKZ~\u0011P6E\u0013,9\b\u0003B\u001f=\u0019Š\u0017\u0019\u0018S\u0016a\u000fſa2\\N:\u0014\u0012㑃􉃬ᙍP\u00004B\u001b2\u001e&wE;hV&I\u0014\">+Zt0Z1\\\u0015\n\u0001\u0012]\u0007F\u001dݟ`NߠoC\"@ȴ\u0014M8*\b/\u000bycw\u0003\u0003o}\b\u0005*\u0014\u0011\u0007\u0017B`w\b{۵f}\u0018'/ b5s\u001d(zVyI5R\u00062J4ٍ:''ۅh%O\f\u0007m;0\u0018菽%؝%x\u0018\b,C]\r\u0007:4\u0011u\u0002˚8\"\\qb`V|.--^\u0006\u0013\f\u0015\u0007;m\u000eHb\n\b{\u000fʘ.\tr\u000fEoCϕ֩\u0012lïYDą\u0005ҫ\u001cM=kɧv?\u001aXhC$0/\u0014QgN*V]6E]\"M)Md}&N #r)G^8AqF\u00061V<\u0013 —4x\u00132K\u000e`D\r\u001e\u0014\u00153j&Y!@\u0012\u000fWk)+`TAg֟#'9\u000e\u001ft\u0007^`4ہeA9\u001fYr\f\u0010\u0018\u0004\r\u0011^H'/,ET\u0016\u0002,\u0018\u0013sۏ\u0010Q\u0015j\u001d\u0002)|\u001fxB:\t5ڠ\u0004, (YZ\t;1L4\u001b\u0006Фpg\u0002DM3\u000b*3'\u0011Y:S'clq/ĢFX4S\u001f`d\u001f\u0013\u0011ӽיf)?~/\u001fKɗC\u0012P}WvJN{mYy2Į؏\u001cG+ZQ.z\u0000\u0012dD\u0016.\u000e[y07R\u0007\u0003\u001e!\u001b\u0017\u0001`Q\u001d_ˢ\u0006D27jF}ߓ\u00043,nn\u000b?fw\u0003\no9}n_u\u0002vK|\t\u001b1BQs8lqTc)l͡\u000b>>Mh$Wfk\u001f\t38\u000bʋ3ٵ*$-6'\u0004JQ\u001euCD~=v`%A\u001d)(\u0011髑\u0017@VY͝:=Jja\u001c\u0007O\u0017\u001cPcv+\u0017!#\u0003J!Muى`˖Xj.#Ӡo\u0001!AO\u0016FQ[\u0004\u0019^Ė@IL\u0011(q?Fx,shG\f\u0004Q\u0019!\u001davo\u0018&BTL1\u0010^Ml\u0011~SnAn]\fD&4\u0015%x\u0012HWZ\u001aC객!k0:\u0007Ә\u000bR#A\u0003ʵ(1\u0015EuaS02\u00166qCH_ \f$|8ik\t_u}eO\u0010\u0003/\u0007\u000f\u000e\u0005\u0017{\u001bѱ\u001b2<\u001cY\u0018/8Ԑ.y\u00101AB\u000f3D7j\u0000hox_R%!XP-)y\u0018WDX 3\u0016\u0003n)\u0013\u0001&()k@.0r\u0007&4\u0015dc]?\f\u000e?\u0018\u0003T9%O%VX+|r\u0003HvήbRo_i19t\u001ejs۬['\u0013;]C*)3\u0012${\b\nxٙ\u001a\u0015\u001f55IR8\\ITY\u0010\u000e&x\u001b,\u0011ݍl=gρ):g\u0000\u001f>=x>\u000b?\f\u001f8̠MQ\u001cLx\u0000٥R%\nn\blS.=/n&\b\u000b6G1K\u0011͉6\u0018\rZd\t@\u0003^\u001d~\u001d\u001dԖu&V24\u00022W.P}\u0012f\u000f?)Y.+bRxR\b)\b\u0015t\bm$I\u0016k\u000b̙3\u0004Z\\1\u0015軛^V^\u0002jy\u0013:%T]&龷\u0002\u0005\u0010t?\u0016sI1B.݌' 4R{xC̎R!x\u001f0ӈ6.nV\u0012#yn?UU\u001aMp\u0011H$ƞ\u00128')/OЇ]\u0003\u0001QN%V~:o\u0014TJC<Äldrc\u0000\u0001\n\u001d#y6ě@Ã>Z'\u001a\u0016\n\u00015\u0002t+61\u0015zt;FH\u0018~^\u001a6D\u001e\u001fL.=\u001frCL\u00000-&\u0006\u0003Q\u001a\u0002\u001e;\u0003>˫rQ-\u001f1J\u001a(v#lo*\u000f'2\u000f\u001f@ŋnqs=LBtuC*D7\u0002@p}\bI@ѫ\u0004\u0019`Ĉ\u0001\u001f@v6\\Ǟr\u000e?g\rH]m2ğ8qxq\u000eT+Z]\u0000Wkj\u0002LҲՅg)aO9\u0002+n%\n@Egq\u000b\u0004\u0007+\u000eih}y\u000ei\u001d^G\u0003 v[f\u001e&3I_x\u00072\n~\u001b\rY\u0010$\u0000$\u0011\u0015\u0001\u0016\u001fBmn3^!C6TZL59\rt'1\u0005\u000f4xG\u000b\u0001kr9̿\u0001t\f.0%#e\"gQw\u0007I؟'.\u0006\u000e9\"\u001b^3\u0019`8\r8=@\u001f)\u0013\u0016՜.P\u0010]UYKՍsk\u0004w0vj4\u0010_]Q\u00176\u001b4[\u0003foBr[\u001aR\u0014T@xVw\u0016\u001a\u0012\u001b\u000e[Um\"\u0004h\u0010YV\u0003l\u00109$\u0019c;΀qQw\u0016ӎh\u0014;\u001ebQ\noEh`DQ9\u0000d烍#/TX3TwiгݹD&)A—\u001e\u0013h\nL\u0012\u0005Dm\u0018#?\u0018,;l%\u0000\u001a&0F\u001d\fE.ۗ9\u000e1pq`Qї\u001e\r\u001c^pN\r ɘڰTq_4BY\u0016 ;y\u0004-siA5J\u0003&|2\tJ\u0000\u0005[oc\u0019o8mmd\nXiH.\t|ud*7 }`|ВB@ոqȳ\u000ep`r:#O蜙,`\n\n\u001d[fvB\u001a3E-w\u0002wE\u0005*=NW(uWԥ7<\\\u001dG\u0019@61V\u001b``]\u00117w/\u0007䒨bU\u001eKw\u0002\n8\u001f2IQdNf:\n\u00069e钼\u0003;Oxq:I`Y!\u0014&5,nb3.[>^uØ|$jr66pL*U\u001fӬuG\u0004\r};H~\b\u0003~#W1N\u0006(Y1l\u000br{P—3*b;QgW7Ey\u0006h_\b\u0001}z\u00041BW;\u00120S7.;)qC•r5R#ߝA2\u0004q.\u0016'9Ҽb\u0000O:Gn?G\u0018/{\u0003БsE\u0019\u001c\u001d\u000e3Nr׎\\\u0004\u001enڈG\bx37\u0006%Ǐ-8\u001c>\u0005}|q͒\u0000dRkŁGq-'+o9\u0010P(+\u001cDz3k\u0007p\u001cE\fv\u001bgb\"qĝ\u0015\u0019p*qn0XS8*\u0001\u000f %\u0014y0k2~_jj\u0001oR\u00028L#_A'\u00044`\"\u0011ə\u001cå\u001f*s\u0019)9/_^<4\u0014m%ĉCݪ'_%gro$\bٕ`R{\\Uh'4\u001d\u0015G;\nF\u0018qӘ>0G\u0004^$&$i(P\u0016;g\fdKV\u0014T\bP\u000ebn\u0019\u0014>ls\u0014\t\u001aO0#U*B»Q,W*\u0019\u0011N\u0018\u001c\tV585YG-\u000fO\u001d8MtfN\u000fyva\u0003%7tƈ'{g.cзӂ֒hi:1]\u001a~ŕΨ\u0014Ǻrz!c/w,\u001a׿{kQg\u0007dFdZӜ3z{\u0014k\u000f:xJ=I\u0015GI>im\u00152صKq/NLkN'\u0007\u0011I\\\r\u0001ЋJ+LK}'Rd${f)ϜCaHCjt\u0011Ip$HM.;:\n;\"R#+a\u0013\u000f\u000f\u0006'\t-/n6TC%/D#$X-hP*\u0016%y܈/\u0013ayt4O\n\u0018,&r\u001b*8\u001dg\f*ɳaqXbUc{\u001a\u0016K\f\"\u001c\u00114\u0013 vlBU,ϳ\u0004z\"Q&\tQ8&\u000bVIb\u0018goS7\u001c\u001b\u0019\u0011Jg)(Y1\u0017rHЄB;1'd5\u0012񟩗\u0007\u0017=䩞r4τ(4X&˜u$ՑJa.y]\fg3jqUA\njG\u000bE]\u001d\u000e[3\u0017\u001a\u0017H>\u0006\u0007\u0017J:LDi eBħ\u0018\u00133gf|\u0015ġgFF$/{6IJȇ\u00124+VQχg2OdX%\u000f0/U\u00064 \u0010\u0010PS\u001d\u0014lqP\u001dl\t\u0002\tS\fD\u0014 \u0015oI\u001cǙm[!ff[-xhi;\r¹\"V^SXCK\u001a1'Ў\u0005DHV9w\u0004sg\u001dQ{\t\u001c{0L9\u001aQ*Cʤȯ<'^#צ&QnؕIV\u001b6h5\u001a\u000e\u0011Ԓ\u0004Iر%X{ܚ;pJ}PZјLNKt3)Ņڇ>j\u001a=\u0015s\u001d\u0005v%SKj\u0012';jk\u001a\u00114AVVH\u001a\u0017hS\u000bRBiy\u00199/ќQdZM(NB+\u0017l\u0004驑]+i\r[avr\"J\u0018 \u001dhXF\u001f'{h\u001b\\Hf&*%\u0013\u0012s\"4h'+m$)=dt)K\u0012C\"4XJ\u0011+֜5%k-YcVю^ıxr\u001fє\t\u00079u\"9\u001d\u0019\u001ds\u0012\\s2BM:ZR*\u0017\rrh![Z|!+XMDB\u0011S$ZHh&ATN%'&,+L\u001e ,\u001e\u0017][%AϸQ9U\u00142eJΘ\u0010\rjR8);.VȈ^\u000bAy184\u0016C\u0013HA!\u0012\u0019]DR!;S3)94]\u0012\u0004I\u0018\u0012\b-\u0017\u0011$T\njD|ZtK\u001aқo\u001bek|(ZP\u0011d[ͦXdQŸ*\u0007\\)Cc|v;!7r\u0012!JYU4kZ\u000b9\r\u0017˗cBУ&\u0002=\u0002\u0016U|L#*ޠř]X$35\u0019󛈹HY\"c]\u0004e[[\u000bYZ/g,eVFdpV*\tY>\\e\u001crXR6J+%(n읝֮hj%7q}pgr$>Zek\r[ц>5+d|\u0014\bIT,J墋~l/2oՇ9[v(d\u000fo@e@ @(TX\"If\\\u0011#˜}\u0011Nr&\u000b1uQU\u000eRH&Q\u0019ns\u001bsh]PM\n\u001dݼp\n=uGŦ.0DOCe\u0013Q7_C\u0014bVؘÉ1GlOUR\u0005f?\"sЪJV%!/cIkĘlwu\\Rgg㪳\nF\u0016^3$tk.^\nshL3\u001daO\b,VFMay4F敎Ȝ9B\u0010@#P\u0019\u001a_\u00138Huk@[L14L!\u001e^\"\r@@\u0000Z-К\nRp7+P;τ*|>\u0014Čjjlh<\u0013axF&D]\f\u0019=\u000fiUpf\u001d\u001au6H%)hEIK\tYqBGK1r\u001dSf!&zdU\u0017\u0012q7t\u0011\u000b4\u0014Z6rJ&fK\u001a\u0018^Dq\u000efd\u00114+XJ~)EvƦC-ig]=hs,oV\u000eMbEMꭱB\"TB\u0013TB\u0016\u0015agN\u00192ZTư[hPv1ߡ\br\u0007)Cʩ@\u0019T͔h\u0014b\u0015Cr֧g1J\u001d\u0014tq8I\\1ݐ\u0010sޅ%\u001a{l\u001b2c~+LQ\u000b]Mb2eWU\u001e\u0010.\u001deFT􆟒\"\u001a?Y\u0007YYE <~\r\u001c)D:Z\u001e,W,\u0011\u0015Szs:i\r\u001aDZOsmy\rb:oI1ck\u000ffEԊVԍhQEK~~Bqk\b+F2\"5A3EFhT7d)R\u0018\u00121K.W\u0013,\u001b\r\u0019\u0005R$\"ޤ\"\nqITg?f\\iuZIJZFr$;WZYipֱH&IP VMVQ\u0012<ߎ R*!EVQ]:)\n3Sec㈦DjH)\u0013LxfxH\"iz\u0012ʉ\n3.#\tql\"\u0017MnxV(YR~qcHp٪R\u0018b\u0006\u000e]2F0(5SLIE\f4e\u0019=V\u0004(9\u001eD!;S\u0007C\u0018ɖ&N\"X2\u0012c?+J#\u0013\u0013'e&8!)J\u001fFqhfePm%VR\u001bT\bq\u001cRyq\"\u001d:'4Y\u0006;Y]1\u0015Rϝ\bdT$(;QSqbiH:dt5\u0007bd&\u0000\u0000\u0000\u0003\u0014\u0018\f\u0004n\u0014\u000e\\ :\u001e\u0006A1hh\u0013J\u0004\u0000\" \u0000\u0001\u0000\u0000*MKQR$\u001b\u0010|% \u0000}>i\u0012 (Ӎ\u0018hD2\u0004\n\u0002狒ϗ\u000eV\u001f\u0014& fU[}?pn\b\u0000\nYAFW?p545yI\\`D\u001fXZUB}ਟ\u000fV\u0007\u0016\u0011>P\b (Â\u0007>\u0003\u0003\u0015\u0007\u001f\u0018P\u000e\b\u001c\u0003˟OBU\u0001\u0019>)I%6\u0003?_\u00196= sĶ1\\\bBz\u0007|\u0016\u0002h݃@|H/Ojd\u0002\u0007~TN'\u0017a=HTTRЗDnE@*\u0007g3)ԂB\u0011hK9\u0006}sރ\bA_\u0006k\u0001y\u001a=9\t}X2xі\u0003C,{w^\u001c^{\u001e\u001e*o8B\u0014\u0006\u0007׃oz`\u0000\u001e\u0003\u001eh\u0000<\u000f\u0012\u0003-P偆<<~g\u0012~\u0000\u001d\u001e8\u0007\u0001'yށ@9h\u0003rSCH@\u000e$\u001b\u00077\n}6\u000e\u0014\u0001 q[l8X\t\u0007w׎\u0006PnJ\r\u0005`|\u0013sm\u0010\u0013\rE\r4\u0006%`Jl`\u00006x\u001f}׻\u0006pn\r,PY\u0007\rUՠ٘\u001a(P\u0003xA賖i4P\u001a$G?\u001a\u0018n\u001bY4\u001b2i}?n \u001fh`g>\u0019\u0010\u001d}\r<\u0003s\u00067\u0003\u000013P\fM\f3\u0003\f#Y\u0006\u0018|\f\\,(\u0005d\u0000:2(\u001f\fw\u001f\u0003?\u001ds`|Պ1\u0000g1SX\f\u001c'\u0006H3\u0018/\u00171x\u0018f\u0018(\n\u000ea\u0000b0@\u0007\u0006gǀۿ`/p\u000b\u0016\u00186\u001d_Б*%E(\\, c|\u0001{^+җ>ē/ȣ5\u0007&:@SPH\u001fIԆe(/~n^_\u0002\u0019_d??^fQҫm\u0012/py._@̉/@I߼|AGeҔ\u0014\u0017\u0002'}mu #q?\u0003.0@\u0004w\u000b\u0012n\u000bE\u0002/' kTb\u0016l\u0002Cx΂Y\u0000'\u000bh,ݎ\u0005jcʤ@\u001fTY7hs\u0018GC\u0002[Ă~\u0016>`X`bNK_.,\u0001\u0019\u0010\u000b\u0000ב\u0014P|X`j\u00147\u0002dXӧ)%\u00153}@F,(+aL3>@%Дa\bF\u0012t˞S,hwnr'?\u0005ܡRPOĂV:/\u0002\\K\u000b\rSSbShX\u0011NX \nX\u0010\u0014\u000b\u0000l\u0001\u0010g?\u0010U}\u0005;cE\u0017^0]\u0013YS\u0005U\\!\u0019/s:,[: ^U}2 \u001c[\\A\u0017iܒx\"\n#d_N\b9'\u0004\u0010`\f\b$H\u0010 `\\GB#>\u0014r\u0005Uxrէ)W\bbD\u0014ȦTF\u0015\u0015\u0004\u0000\u0006\u0002૏՗M\ns.>P֧\u0012;\f\u0001a\u0001\u0000\u0001 \u0015 \n\"t\u0005xc?ax;u\u0005\u0017\u001dreE\u0015\u0000|J(JY\u0016g]O]W\u0004FP\u0016}T0\bW\u0000/l:8;D˪\u0001@`2<\b^fR%iM=`*Z\u0005\u000eY\f*iC\n\\֧qiU{PŪqU2\u0002\b\u0011\u0000I\u0002ߥE)Q\n,1\rl\u0006FL{\b`\nb)ʚNP8н֧h@, x\f\u0019\nT@@\b,qS@\u0004*-rwTn\n^`\u001aN@P|T\nj@/ZHAz(`e\u0014\u0010Rۧ(=\u0010\u0005\u001b\u0002\u0007\u0005d@\u0013L\u00130\t\u001eW>\u0001oZz\u0002U\",IN\u0013\u001c\u0013hp4E%R\u00137o\u0002\tZH6_\u001a@\u0017\u0002 ~M\u0000&֞\t-/Z_1\u0001\u0002\r&hEt(\u0010\u000f38i\u0002KG\u0012S\u0002sQ\u0002N7OUL\u0002)&ٲ&-&\u0004IER\u0011ȘDoB\u0002p\u0000H@\u0006\u0011YuG\u0000֎\u0000AK6\u0002< 6U._\u0011\u0010M\u0011\u0013gS\"o\u0017]\"\u0015\u0011\u0006\u0011uz\b\u0004\"\u000e`!`s9Cl/\u0004\u001bͧ\u0012\u0010\u0018\u0010u\b9iN_\u001fyP3!\u0007\u0004A6\u0003C+\u0010\u001dL8-^\u001f>\u0001G9\u0000#@\u0002Jdb\u0007\u000f\t+3ħOh\u000fp\u0001\u000byA!\u000fȡ\u0007\u0012^\u0001\u000b;`\u000e`;_c\u0007]\u0000?ˆ\u0017-L8\u0012^\u0002߀ZC\u00128-\u000eX\u0000Kk.3L\t}\u0003®\u000f7qo\u001b+\u000ek\u0016G\r8g\u0003q/g\u0003Ql\u001aN5pX\rP\u0001:w}3M\u0003\u0014i\u0011\r@\f\u0001i3Tח$3k[\u0006D\tS[d <\f\u0000Ǎ\u0001`ecb`:\f0&3\u0010!\u00140c\u0017X\u0017\u0010D\u0002/\\u\u0001j.0!H4\u0010\u0017\b\u0016Hg\u000bj\u0001%sb\u00168\u0002p}\u0005\u0000@+:[+\u0006\n,#!@ӗ\u0002`S@[\n|O\\PD\u0001\u000fM(0\u001f\u0006P@\t;\u0001r]_\u0000&\u0000\u0002ׇ&OY&0\u0016\t\u0018\u0000-D>@H`$\u0012>.!\u0012ΰqq\u0012𪐸\u0006s%\u0002\u0007G\txG \u001e\b\bPf]\u0004f\u0000\u0012\u0001N]!\u0002o\u0000*C\u0000\u0002g\u000fu}@\u0003ړ l<\u0000\u0017T5QW\u00030W\u0007\u0010M냀\\(aк)%\u000fQRPlWM*+#\u000fXFE7ia\u001d\u0003i>B\u00180=\u000b\u000e4εt}\u0019G\u0019\u001d`\u0011ۇ}gD\u0007\u0000}\r!tӮ\u000f%\u0006\u0001\u0003N\u000fA{lt(t@`\u0006y/\u001dP0\u001dKYʒ.\u000e@}m\n.d]Ң\u0003\u000e$t\u0004w\u0004\u0003w\u0003\u0001:\u00009`QMc(tmu%J*t8c}n\u0001?`}\u00057t@\u0014%:\u0004>t@:c\u000e\u0000G_Z\u0004\u0012~\u001fF)AG#tIYcP4'\bp#TC?P\u001es\u0003V5\t8j.\u0010 y\"G7 56VH\rB8VbMg\u0001\u00175z\u001a\u0000U\u0011P\u0003B\u0019:$\u0013A\u0001zAӸ\u0002]\f>\u0003ƕ95_\u0016#7\u0003<,=r\tt\u0019\u0013iM\u0006Pm:$1`E8h*Ⱦ+\rԈ\u0019`#.\f\u0004\u0005\u0006\u001f\u0015\u0001\u0010eL\u000bHx\u0002摓V##e\u0003#i)T*x*`1R\u00070ⶀ.\u0016\nC=s/\u0002>.{!=?n`\u0001[\u0001e\u0005*35\u0000i+\u0015QH\u001e,a\u0014U\u0015%ml\u0014[\u0004A/\u000e\u0014+-[\u0000f7Zq\u0002DJ~u\u0004˄2E/\u0001۲KcZlZ\t@\u001ac2e\u0014I\u0000\u001e\u001b1Gg=\u0000R\u001d\u0001]XAD<&#` \u0006[Va9-}k\u001e?-\u000b\u0001зUJA~-3qWU\u0015\u0002\u0001C\u001c'\u00101LU\u001f.\u0007x\u001fÂ6\r&\u001f'!J!\u0001W@B\u001b(@\u000e`49\u0007\u0000J\u0010EyZ#\u000b󁟓c\u0018pQ7@\u000fm\u001e9:^#Ŭgk57qT2\u0000E\u0006 ]i~.\u0016\nh\u0000*Dvg\u0019)<|\u0019@\u0006%1\u0001,h\u001b\u0000Sj!#Ն!\u001b_j\u001eH\u0000Ϲ\u0000/\u0002tzM#j\u0001\n<\u000b\u0018\u0017=0\\\u0005O\ta\u0005G\u0016\u0012)TٯQB(\u00174XY\"h\u0002\u001b\u0001^Nd\u0004\u0010à#3!\u0001\u0013(`\u0004mLPv(^\u0007\u0011PM\u0001XEov\b\u0011\u0019\u001dpa \u0000zv\b\u0002\u001cI,B,U\u000f`,\u000fs`7PYF\u001a\u0002\n\u0016\u0004Zp\u0000>\u001b\u0000L''iV\u0001jb7~4\u0003XA;T\u0001 N\u001f=m\u0017΂X\u001bx\u0018ZV4-\u0003&N\"&\u000b\u000e80\u0016\u000b &1\u0002A1\u0000Zz\u0002\b}\u0004k2s(X%\u0000\n\u0011\u0005alTP(\u00145\u0018\u0015\u0018\u0001(~=\b\u0000]Ѝݳ\t\"SҪz\u0000L^A:;K=\u000f8\u0000 5q\b\u0000I\u0001Xxf\u0000T\u00044SHΡHaP͚;\u0011.\u000037=pg;\u0005\u0000֑s\u0007\u0004\u00031\u00075\u0001\u0007\u0000+\u000b%/\u0000&\u0000E\"^Q\u0000d\u000f-Vb>O6ک4̔\u0012\u0007\u000efO\u000bJ\u000b\u0000ZV9Wځ\u000e \u00008G6\u001f\u00136\t\u001a$\u0000C\u0015]\u001bL\u00057wڥCr\bsڄ4z+1}tV]-\td\fn_~E@x\u0019U\u0010&JO lޣJ,@{t}Ko\"\u000b\f|8\u0018\u0005\u0004v(\"{1\u0005.x\u0006tm\u0019\tEg\u001b}хFYXRIIC\\S1Gv\u0003orb]\u001f4\u000fn;m}5Ι-\\tu|Of\u0019z|?55\u0001?\u0017߯\u0005@cR;s\u001d]\u001a^ճĥ\u001fB\u0004󙮐q6]4=X\nî\t\u0004AQxy\u0007iX\u00058`Z\u001fBH;OT\u0012\u0003q1\u001d$VbĨ9'\u0010\u001fi׿ ipg&\u0019T$44\u0003}T>S0(\u0014x'q\u0003aC\u000eۍ|\u0013^7o Yc5~ZN}\u0002\r}\u0003-\fd삿B^\u0015h1`{濉%>Aҭ@7%dav\u0012q6ߚ|d#:U2\u001cfݬ\u0013_\u000eD?Fe8-0\r\u0013\r\fayFuf\u0017c\u00055<Ш2`H7Vxz\u0013)\\d\u0002FDA'`\u000f\u0001ʬlULEIf3GO_\u00028/\u001aҐ1l\u0005I&\u0013z? SF9n\u0004ʾ\u001bAQc;X\u0000Oi4\u0013tEQ3\u000b\u0014SS8)fqY6 \u0014'1\u001d66\u0011\u001c/9)\u0016 q/vDf\u000e\u0007uMt\u001c@\u001a\u001bg\u0007\u0001qD~g3\u0014I*4v\tT.h\u0006\rq\u0012\u000fۚcۧl-17|Zy\u00030&ƒKM5K S^a\u000fH\t\fmv\u0002\u00111Ԧ\r\u0014!Qf+L-\nT4\u0006*ÿ\u000e#3ÿJාTQk?I0#\\\niE\u0011ʁ\u0010D_\u001dv8=2$\u001fp2I\u0003lg\u00145\\\u001edb~\u001c\u000f(\rLw\u000bjfkg;\u0017;#\u000bwap&(U\u000bω\u0013\u0004Smn\u0014\bHVn\u0001ڟ{^ܖ*>\u001foUS+\u001fJS\u0003x:s\u0019m^\"=?J`h^^dN\u0005\rdVm\b)![\u0007ֱ%ymxH\nX\u00018%\u0002讧Էyo0ʷCS-\u001dX(ɿsk\r/\u0005\u0001I\u001d_l*4<\u0005 \u000b\u0019}w[\u001c\u0016vA/):;\u001faw\u0011\u000b!E`y6\u0012vL\u0001I\u0010(!q\u0015\u0013\\\u0010wdyDS}=\u001dW^\u0012\u0018/b\u0012ѧB\u0004hRꄤO#;q bv\u0012(Ql\u001aLj,\u0003b/)n\u0013\"[S \u0010x\u0003{i}~\"q&\t\u0012^DF\u0001s_.\u001a_/a \u0011\u0012I_5\tb\u0010e%\\[Ė\u0004A\u001bۋO`8\u001fROo}T]MI$\u001a;*@?Rl6H6[8_@e|Q]\u0000\u0013T?\rS,\u0001\u001a8u-4\u000fjQf\u0015TG,2E7\u0013\u0007RM%_ˆ~O8\u0011\u000b\u000fe@؃\u000ef@bKZ~&\r\u0003\fyZOQ \u0019CUv_N-4fn\u0015UR\u0006$EQW.d>Ӑ\u0015b\u0016\rYh\u0006'\be7kyOm@V\u0013w4l]\u0013_[\u0004a\u0003CQN0\u0001zv\u0003\u001e+pNHYj\u001e\u0005%į\u001c5\u0000E\f@\u001e62~r I\u0016\b:m0\u001c-\u0003-p\u0000&\u0012Tdy\u0007*v\u0012dJ!5m\u0017\b%M?&W>U*r/~\u0003T3*D6Z\tr\u0015șm!\u0002{\u0002\u0010%G\u001cU#I4Ngg>8!\u0018m\nJ9ND5}'\u001eQ;\u0003\r\nۻOW!жUos\b\u0004*n\u0007nQz\u0002 \u000b8x~ۿq\u0000tO\u0018aBT~gd\u001b*\u0003\u0001y|#9\u0000\u001bP\u0007ƄY@'p\nST%/\u000bn/x\re{PDt\t\u001f5;?ڝ\u001e\u0011F\u001c8\u00190ž\u0017\b\b\u0004qF>ZMy\\\\\u001a$uo\u001fa8fxK5\u0010,ūJ{\u0015İy\u000e9\fӮ޾LB=Do?V:\u00140MHK\u0003mݮ~\u001av\u0018]\"j\u001c.'+|5\u0000lW^JR7MU(Iof<`z\u0001[\u0011Fh\bD\u0004J\u000fZ1j\tVU\u0012n\r\u0019\u000b\u000b}GEa\u0000hu_)fv\u001aĬh~\u0003\u000f,ߙBs>qݱD\u0001B>Dօ<~2q\u001d_k\u0000ީؕ.\u001bDZ8XU*#Аuڟx\\Sx֔\u00078oM\u0006貎{`6Q>\u0012\u001b\u0015#\u0002z_\u001b\u0014[\ri_\u001c\u00053%5ϡ\u0015\u001cJ/I\\}\u0015muBʼnVDs\u0019\u0014\u0014$[7K-\r\u000bV>U*\u000b>uu\u0011PQe;\u0004W1H\fuG\u0013/gV}l\u000bKroOux\"\"3,\u0006,C짟 Ad뜠O?\u0019+~=\u001f-v6*zԍ\u00162\u001fc_u\u0017-DfW\"ҷ[\"Lx\u001f<*J&b;E߳(g3\u0016B\u0011gI1ѯ\u000fp\u0001[\u0019`q\u0007\u001c̡W)HL|J\u0003\u001b|\u0007bUR$)1lI{lX\u001aw\\Ŀ˕\u0000kѤe\r<\u0007qVP\u001d`\u0005 Gvp\u001ce\u0010ʷy\u000fC\u0011*0\u0002\u0011۔z].l;\u0014|[X;>L\u0012h{|\u0004D<\u0019\u0019m1ed\u0003+\u0014976|YGLSE>\u0013E@7Uk\u001cIl\n\u0005Z\u001a,+\b9u\u0002Y\u001f}5Ix*pJ)BM\u0002\u001d6\u0010;a^RA\u0007f|Zu®Iv$-)+2S!\u0016Mձ'oB\u0004«2g?AQ\nν\b5$~\b\t\u0016\u000f\u001fM \u0017ak$\u0005H1\to9\u001c9یYo*Z_O\u0005\u0007@ɆoW\u001fI|'|ղ)^qBRfF^\b9DΏ\u000f~\u0005\u001eG&\u0006h\u0006_n4n]\u0002e#=7_\u0004?\u0013@\u0003B\f|;\u0016\u0006\b|̠HT\u00105&{\tO:\u001d0\u0016Kw(/\u001ch\u0010{_i\u001ax{\r\u000flZ\u0015}R`DeK\u0001!#m.`*\u001f%(b3%\u0004EZ:hY\u0001\u00121\u0011GI|{E\r9[\\C\u00045w(;i{>c\u00163:V=\u0004MgCxE$yJɱ#>jQi%\u001eL,*~j\u00044D\u0013\u001cgݻ\u000bu\ruNŻ1\u000f\"\u0016-:\u001ei}\u001eb\\+A^WmQݻ\u0005\u0016^/uA\u0005{3 ]æ=mݢ\u0004%/{\u0012\u001f(oiok!\b[/\u0018<{F\u0003\u0001uHR>G\u0002.(nj\bTh\u0018'o\u0013sKɗ\u0010ߓc\u001aExˡo )\u0007\u0015\tA`>⼬F}f6C\b\u001a^86xxE=t?\u00051!1g6t9H\u0002ذI\u001eW18\bOxM q\u0019v\u0010ם\u0003\u0001\nSf\u0007l\u000b\u000bw\u00191^v+\u001d\u001aQF6~)\u001a:Cn0tv\b㒶˞̸gk#6H0t\u0013Ҍ9㑦у^lR3q\b{\u0012 \u0011Ħ&6M\u00192\u001bā]tS\u001e(L\u0007;-x{PHJWr\u0007\u000fsU\u0005н\u000el=51\u0012\n|g\u001aɛ!)tO\u0012bJ\u0005\u0018\u001fmN}\"+LIA\u0011B\u000fW\u001a\u0001K9r-CVxAZ\u001d'vc\\ؒ\u0013rŘBVL{o\u001c\u0016\u0016]\rs)\u001cH\u0017#\u0002'n\u0013V\b\f'ª\u001eKZ5<[D!\u0006AJ{\u001a)`Ns\u0006%\u000f\u001eV\u0013(`\u000fLHH=~̶#Ů,_m+!?\u0010$\u001br\u001a\u001c\u00167I\u0013g\u000fΖӉ#-kÕ2%6gB!Ξr͉/\u0003+RΞS6G\u0019\u0006\"1\n\u0006X7LM7G1g/>K\u001f\u0015C3k;\u0016Zߕ7{\u000bڼX\t>\fm3C.ۛ}\u0018߀\u0019nXi)v|[\u0018=\u0018R\u0010\u00153oȓ\u001cH7لF7\u0013?j,VϬ\u0019f {\t^_\u001d\u0017i\u0004ps\u0015|'\u0004]\u00006\b\"6e$8K\u0006U\u0012'\u001b0R\n^\u00197+\nk8!}ZՆ9\u001aW}b\u0005cߛ.a_ٳZ\t\b-KCi\u0003{(oǣT=q\u0014@3\u0010r\u0019dK/+\u0016P\u0001A];\u001fD]Oz\u0015\r-Q\u0000$=tYXS2Pa!PApIG\u001emI\u0002wH=̚J\u0007R\bO݊h%\u001f\u0018\u0015'\u0010;o\u001136r\u000fJN\u0019s\u0019:\u0015ox>D,`\"B{3ȳ\u0014\u001cg*\u0000|i\u001d=bNvaDT2rs\u0016\u0014}k}\u0000\u00135ֱ`9ZlVa\u0012ęb\u000b!}3ֳ#=\u0019 I\u0013H\u00154%mNbW2j\u000b*\u000b\u0015ك~j$\u001b+\u000f\"_\t]\u001ec_>Q;|\u0019\u0005\"I,Nj{q\u0014*vz>C2HG'0\u0015wy z ,\tG7\u000f/(\u000fT\u0011\fv4SÓeNʗGS\u0001^~C\u000b$LwiRԱ\u0000vȾ\u001cl8m,'T}d\u001c|wJp`tCf\u001d.GAj\u0013-AFؼ]` )1UJ$ݰ+^S\u0014\u001a\u0012%2jU?\u0019p\u001d\u0010V>d\u000f\u0005aE>d'\u0011Qlb\"V\b}*j\u0003= cgvd^E\u001ei\u0005Gh\u0000\"(9\u000b%Ȟ\n{u4\u0007X\u0016^W\r2MIѥhRJW\u001bZ&\u0007$m$9RLT)̑=\u0019\u001f\u0014;݅l:'꧖X93mei4{\u001bl\u0003j?:Gb{@7W ga\u001aArOfVM<;),[\u0007\bRQ\u001aܽIU8ȞX=|s\u00127'=6\u001f.\u0002zdOT\bHuIR\"}7^\u0014Ć\n\u000f}ad\u000f\rS\u001c5$GDr#/\u0012&\u0003\u001e\u0004W\u0000%l\u0000J\u000fݾ\"8ʧ';q:;\u0005+ӺXg{9Ĕ\u0015%$\u0005-;O̤~\u0004\u0015saZј=\u0017xa+bHč\t+Q\u0004\n\u0006a\u0014\u0011#Mu\u001c2o%\u001c\u00069g\u0012\fo\u000e:{e\u001bN`{ -\u0002\nR3\u0017uYBId=;_w'()\\T^w<ٸ\u001e1\u0016\u001eZ\u0015\u0012I\u0019(7X\u001eGG0\u00155or>jHȿ/\u000398\u0018?\u001eԂ=!bO\u0006{U1ak.+\u0017{mԂt\u0018`\u000f\u0015w\r̦+s+U \u0019CE8zk_\u0006hle\f5~ }KW\u000fӔH1oND\u0013\u0018_y\u0013C\u00036!l\u0007]\u0002Ϧ\u0017,2\u000b^ϑD\u0006+\u0018\u000b\u001aJ)'y\u0000zxz\u0017\u000bM\u0011V8#\u001a^OlB\u0003\u000bz7\u0019\u001ac,\u0017\u0003K+\u0004-x\u0012\u0011\u0014\u0005k\u0010zvsX\u001e\u001c|\u0012sB>\u0014U;$\u0013DP/}Xw:\u0002~4lI\u001eBvY'$B`=ֿ֗]f3M\u0014z®Lֻq'zx\u0001G\"]X-k6W\u000b8 0¬\u0000p9Gԁ;({z}s҄\u0004?p\r\u001bJϹoK*Β\u0015JgbDaqePXz3\f\u0004U\u0000VDd\u001c7?>\b\r=30 ճ\u0015gCs2mOP7fKv\u0010~9\u001fZa\u0013z%*\u0019\u0014uz>\u0019\u001c2zJǎ+zE\f\u0004\u0010<\u00015>{!\u001dt6|\u0004\\xDР]\u0006kO_(w!\"7ƍ#SE\t\u0000MAogM>v>z\u000eE\u000f,ƔGM_z\u0005EjDks)7ҫ8\u0005(ݤw9\u0015#I/\u0001$=x~.\u0016Օ\u0018+\u0003x. bv]*&:./ڂ{Is!\u0015GO\u0001\u001e6\r$*A_2ᆥ}їTZ\u0014\u0007nE_ѧ6&Ro/b$.\u0001Z\u000b\u0010=P8~8t/֡qBW\r/du\u001dbjiI<Ѫj )\u001ca^'\u000e2\nZ@OΞ\u0014S%V>x/x\u0006ׯARb=^1U?\t=\u0007I\u00117UI<{s\u0016G%S\u0007P~]F\u0013\u0012IqkBy'\u000fᣞ:\u0006jRNi+gw^0#Uhh8<.a?Q~%iclՒPN2꾞Q<:&֑p\u0005U͐\u0017\u0007ZLv\u000b8<.z n\u0006$\u000f'0fNwkt?\u0017\u00148t\u0002\u0019%4@D\u0001];t_+\u000fv_g$\u0012`C\u001eE\u00042\u0011\nF[\u000bB\fpAc\u000e (\u0001y\u0004Pk*?\u0016D7\u001efq\u001dvy\n\u001fjCY\\b+>\u0013N_>\u0017W&\u001emQ(j\u0019\u0017UnNV1?\u0015q\rx\u0001lR\u000eLxg\"w<\u0010\u0002%`(??W`\u0005\u0007u_TowYĺC\u001a\u0013\u0005\u0014Tz_'ɣŚDR=~\u0002_5\u0011\u00166K<9\\d~\u001e/`/\u0014dȫ\u0011\u0018vHćE̷\u0017\u0004#LB\u000bC\u0000.9\u0014(`=|fk'r;7X\u0013Z\u001c>^@gvy\u0013X@dcP(բ\u0017I\u0016U*ϒi5\boPZNMDq_;܀x\u000f&\u0013~\f\u0014kYp\u0001nB\u0005rQcԇ0\u000e\nE[3\u0001y5u)_0\u001dE6*MoAiEE\u0013\u0007`z7T\u0015/*\u0012QPw\u0019zc.{&n,D47\u0006r\\dgm{\u0019`}͑yL;j2.\u0011\f\u0018(̑}\u0007\u001bW\u0004\u0005hp\u0000J֩>!Xbr0g\u0013wB1w\u001e6Eww\\ު#5{{AD:|\u0019\u000f'P⼩\u0016\u0019 \u0013\u001b\u001c\u0007\u001c\n\u0010\u0006m\u0004\u00010Qgc)p֥lm|Z)2{IMQ.u.PxOMHr\u0013QR_H15~5[vm豔~M)KEX7s\"\u000fE\u001aAύDQX\u0011vLU+B)\u0019\\\u0011K\fv|\u0011#GH\u0004P\u0002\u0016q̝g\u001c$\u001aб\u001b\u000e2!в;\u0013[Q;)v\u0019\u0012vS\u001dn@$X\u001c?77eݪg`\u001f[\u0005ڸ\u0002Һ\t\u000eIUKihݸ<\rlmp\\nZ7͆\u0004\nd0\bp\u0014EQw0MM\u000fFlԷ\"Q@ysxk`>7_\t(\u0010Q7h\u0018=\u0010UP׫<\u000ehbLzs\u001bC3yd~\"i:Hw$+8A}p*EV\f4|\u0005cE\b@\bs W+l]\fW\fS\u001a-$\rq\\C\u001e90Ԋٜ,QT\u0015\u0019t=\u0000]\u0017TX\u001bfa\u0002Mf\u0013|+zAH\u0005bV\u0004> `㦛[ RfE\u0012ŀڹNq\n߻f\u0002z9hE|Ir\u0002[[lA\u0013\u0005{ޯ?$\\u\u0004\u0011kBBlK'B\u001bB\u0010tH+G\u0010A[pぃAƗ\u0018䥒v\ryd\u0015\u0005'xw>F\u0007%gGJ%wzKCyEe|\u001b\u001c0~I\u000e\\Ѱ|U^1`7J$f\b[Rtm@n\u0006(o\u001dk\u001d\b=+;sOq`7au7j7\u0014\r2?$<\u001bUsX\u001e,\u001a79@RhIx!<\u0004\u000bwcs\u0018X%\"R\rŧp+\u0018q(\u0016\u001ce/%؍t?\u0018v=t7\u000eQ\u000eڈx\u0013WDuxjyǾaQLn2\r\u0003\u0018\u001fs\u0012g\u001d}\u0014'pqL\u0016\u000fn\rRc\u0006ҍ#SѝlE4\u0001H@B\u001e3\u00129C( \u000769\u0019B\f3)EsB;kfd=-\u0007o1-\f8#-t\u0001b;@Cs|\u00174tf$>G\u001c7#RDXƎ2V\u001d\u001d\u0011ԁ$zO\u0016z\u0007\\lM\u0015\u0016\u0012\ryNwN-筤I\fm\u0004U\u0004ul*?!=浪ɱ{0H\u0002͉^\t,)I\b\u000e\u000119&)ΚP\u001a%.hpe\u001dCbΟ‰\u0017؄fA\u000biPH}\u0010xH\u000fcXiܠJqiq92iNwA<\fGH]\u000e ?]Pи<\b\"$UIJǞ`z\u001awGDC\"\u0001#<7,\u001eO\u0001?{8\u0000\n\u001b.A&\u00124t\u0007\f$O\u000fi{\u000f[>\"=X\u0015Cc=w\u0000\u0013Er)áq\u0015\\\u000fH\u001dD\nK1E}h_׿vGZ\u000fg8_<{>}pT&ˠ6$ҿghT\u0016\b\u0016iV([J\" (\u0014\u001dٳ=nw$\u001f\u000bp߃\b\u0011>vxSn\u0002\u0007E\u001a\u001cZAH1]zM&e\"7E=l`\\5p4jJK\u001etjQlHB_:p\u0007T`tXy\u0013`\nd{{\u000fP0H\\o1CY%}P\u0010q-Ln\u0012#o\"1 GV™I\u000fX\u001chÇ_D.i2Z\u000fgwd\r\u001f\u000e܆OX\nN\u0004(,\u0010W!\fik\u0014F3GC`p=t\t\u001fH%\u0018eu\b\u0019;>\\1IO\u0002g\u0003JI-5&/('#Q\u0006CcA`<2_\u0018h.G3:ʨp\f8'1@\b\u000b\u001f\u0006\u0019~LP2\u0012&~ea\u001c\u0015G4,\u0016\u0006\u0015d|ª=Y\u001bwC7=;0\r㎼\u001a\u0007\rFʾA^X\u0001\"\u001cq@\u001b\u0019\b\nPh[GƁ\u0014\u000e\u0003Fz+=n\u0005\u00050'Z\t\u0005>D9ǩkZ?0:D\u000ejϫH;I!ގH抶ܻ=\u0003x\u000fdVi\u000f)D)A\u0004b\u0019>qU袋f?\u001fŕ3\f0LJ\u001f|\u0012Eɍ%%E\u0017\u000fq;,瑏t\t[\u0007u\u0012\u001a!`_r\u0000Ȋ;?@Y\u001bKa\"|VQ7>\fL퐤\u000f8>\u0001\u00026>w%th_\u0001#ݯFd#\u0005Nno\u0011TEC{\u0013\u000f\u001dSGa1\u000b;bđ,c\u0016^\u0013\u00136\u0012X\u0011\r\tŭk|r\u0019xut'&L\u0002\u001ca\u0015E6\u0002\u0018\"ԩ\u001cc|i\u001cKK\f#\u0011n\u000eiCH\u0001+Eh\\*_x\rJU=Ɏ#mtYgԈOJ}\u0006\u0005\u0007AqYٟHGvq~t\u0019P8\u001cJLzTzj#V#ݡ1\u000bh~Ϗ7Q-l񩫯ܨ!S\u0005ˉ\u000fa_?>\u001cAY\u0002>A8>o=G`\u001fI4eOLΧz?܎4\u0001G\u0006 \u000eHRo\u0000\u0016\u0014@b*\nraCyH\u00129k\u0014e^[3\u0019%&j\u0004JԘ\u0007Zm$_v%AI>;^qcG\u001dBD\f\u0010̀QJ81\f\u0018#\u0004ge<7\u0010HR \u001bF$)j\u000e@D_F>v\\vbI(\nuH\ng*\u0011Iqt'\u0010!)\u0015P=t5\u0010\"^2\u000eH\u0006I-IˎQe\u001a>0vgHQJ>9&A\u0006ITF^d\u0018ɽ?$b\u0014\tp<$<0\b\u001a³.\u001f\u0003r\u0000h\u0006I'a\u0010E\u0014K>\u0019$OvEߏYj\u0010E\u00144\u001c|\u0011\u0013\u0015q{dRa?sy~=\u0012!Q4a\u0005\u00037\u0018&>4\u001e\u0000\u00139>Y!ni\u000bkg F\u0014'\bTf\u001cIp|\u001a\u0000d;#Oâ3\u0010#[%iNr\u0003Pׅn\u0016RHӦaG6JVWo\b!TS\u001fId\u000e\u001eb\u0017z*\u0000\u0016\u0002\u001c%p|ۡcvԉXU1~X9\u001f&h\u000f?^̳\rFe7>V̍\u000fL\u001d\u000e[\u000b\u000b\u0017KO\u001c\u001fKЖ$#\u0011\u0012Kj\u00048>>(ar\u0019\f\u00129$g٧\u0019S\f\u0014\tBy3Zl΍O\nk\t`H\u001dLk\u001a\u0006\u000f3F\u001b\u001d/C=J\f\u0017\u001c\u001f+So&l1J0<_\u0011vt0c7>\u0012D4둊\u000ft\u0012SD\u000f\u0005\u0004\u0003䒱\u001e|:l|\u0014\u001eqK:wJ°b\u001d\tWm\n}j_\u0013\u0007\u0005v$R\\yHi.T6\\\u00018\u00182D#௪\nsp\u0014k\u0014Hn ED\u0019l҂sΉŋV$q1#>^Қ*1Eh\u0001\u0010\u001f;q)( ~3Qjd,Q8N7(܉υ\u0003+KUu#<}ӂ;S8Y\u001c6 ;\u00129*>X:D\f\u001ayG\u001aƻḴ#rS\"O\u001b>ZJT|VdQG\u0002!\t\u001a:>rި&Ov,P\u0013\u0017HjMV|g{$1\u0013+\u000b\u0015\u001ft2 \u0015\u0016qI/ŧ\u0002F\u0011D\u0019k\u0002\bX#~\u0016(>\u0007Dpy\u0004΢-\u0012$\u0014\u001fP=Gآ \u0018+rN+\u0002G\u0006@O+zj#\u0017\u0003ѳ#!D\u0014ǹzdJ9^\"͠af\r֑0\ry\u0005t$\u0015\u001f%bvURԊSbt|T$|\u00005:u^PgFMk\u0002O#_zh(I\u001dEZGlIHc^5\u001a\u001b\u0015>\u0004=\u0012ѝ_`\u0001\u0004#!\u0016o%8-\u0018n;ҷAvˠ(؎i\u0001:!G+a\u001d<7ʪ?sTdu$xEw\u0011y#i9,B\u0014Hտ\u000f!`q)*D`\u00079_\u001dR\n3|yq:7!3\b*NSV\u0006DO;?ul$P{$5zI\t\u0013sA0Y\u001dTǪVGiMTu\u0000aې@|\"H43\u000f\r[|$ΞJȤ,>0Ag0E\u0007\u0019BO5dQu\u0015SZ|\u0012ǕD\u0019o\u0005݀UFKP|iK5_L\u0019\u0001$.In\u0011T%$U+eX\t\u0014t\u0005\r@Rq@ML\u0006jk:K+\u0006Hګ&\u0001\b@R\u0006,~t$aPL\u000frn|\u00148\u00112WF\bn$\u0011SdW \u0003\u0003h>+OVObS\u0004zXM%។]R\u001b~~\f(Cb\n\u0013t\u0012O\u00012ʘ\u0013Ȑ\u0014WpBۤ)\u0016\t4\u000eZ#\u0007cP gߥ^b\u0001t\u0014ieA$\nR\u0002!]̿Dڎj\u0004р\u0001A@l\u0019J[RKet(`%Pe\u001a%9\rT`s\"'wg\u0018\u000e\u0007Z\u001bE\r$@\u0001b\u0007\u0017Ѥ?LdϥEq)AL\t\r\\\u0012P\rB\rDeILI5%OZEtJ\\[1IP;TA*9ϘO_\u0012,\u0016$<\u000eVXGS~\f>8BX\u0019Ƕ\u0013n0JF\u001ep\u0004߁\b!\u0000*\u0007u4\u0007LcP:%z\b\u0019`~A%%\u001aSc&f\u000b'\u0017['`:Ţq\u0015b2wB[PЩgFnԒMrI]K<\u0011Q.\fՉХp$F\u0012:\ts\u0000Ja\u0001\u0007\tIK;\u001fȑxC:kSF_\u0010T.5\u001d\u0004A]\n\u001e?\t}<4#r\n=\u00149o2\"6Fd|\u000b6nvu[.\u000e-_.\u001dZ:\nZPPCP1Q\u0013'g{\u0018!er6\u0012$RKRP\u0002}hWy\tko\u001bI<@Cw9=N\u000eB\u00139v(G\"\u0018\u0001v^\u0010l!\u0007\u0014?Tf# \u001e_hn\u0005k\u001bXY!s\u001fp\u001c\u0001_Hj#RV#gaRRJ8B\u00125\u0014h\u0012\nS:bZ]kD@ ?b4,HjĚN$jēDY\u001c=\u0019/\u0014Ļ|e\u0002\u00076\u0013\u0015_L&dϷS\u001aN`<\u0004\u0002\u001b\rQI;\u0007EN'\u0000/S\u0003Oť.&f )+\u0012.T\u0010\u000b\u000fȶ*\u0007\u0014\rh>u\u000bSV3\f\u0000\b >j&EqVdr`B]\u0001Qz\"fE.\u0015\bK\u000f}\"\u0002\u0016O=؟-yXf$F٧4B\u0010w\u0011GfSb*>q\u0014@u1>g亦Z\n\"\r̻酨iEGtSF\u001c!hn\u001e\\pNC\u0004>xB`\u0005\u001f\u0018ӱ>_\u0013\b7\u0012X\u000fG\u0010|YQ~8b\u000f\u0004=\u001cu\u0017@АΗ&SG\u0004Qr\u0018\u001ca:]ף\u0015\u00176\u001dE6e6sO\u001e/!M\u0006;-\u0000-\u0014\u00033H[\u0016v3Xц\u001cn a&C`*T4(D'm\u001bKD\u001cHiWĆPN\f6e\u000f~H``efƙ\u0006ֵr[\u0005|\u001aQ\u0006K\u0002E\u0010*S$\u00179ַ\u0019^YKBfljش\u000e[26ڐ\u0014\u0018\b\n\u0006\tc8\u0018CG؈\u0003|h[lc6.\u0013eY\u0002\u001d٤4_ȯ(r|PPM|܂Q1:8t\u0006l\u0019PG\u0013J=vt/\\@h^̻6*>`nJצ-\u001a\u0015\u00151Ĉ\u001d\t\u001fv \"6uSۦ\u0005\u0007\u001d!{Dc\u0017E@q\u0013\u000b/D\u001d60\u0014\u0018N|)\u0000*@MwQ\u001an\u0013ύ\r'VL(M\u000fzm\"(6H0Cq_\u001c\\nݶdGDi7J'7*;2\u0003!\u000bHd)7]\u001deUeGS75I\u0003ڤ\u0002T?QG8{9ë\u0010j\u0003;\u0000o͢ӝwǛ-W`GL+\f\u0007vJ\u0011\u0011\u001d8\u0012=ݭgJؑ&2J)\u0004R<\n\u00188\u001d))Mb\u0010\u0000d\\l* \u0010QQ\u0011u7qx:B'`\u0019\u001fQGyՃ\u001bGӦ3jQG\u0015E C-U#p@\u0001\u0005I\u0005`y5\u0015\u0002%%fO?w7\u001b\u000f>^\u001cmbI\u0004\u0005Vm&2\u0006\t|M\u001f܅JQ4V;mPYFD\u001di\u000eH\nڵ\tq\u0001tQE=\u001e\u0019é\u0016]HӑeJMS>Z\u000f:IS\u0014tGm?bF+77#\u00119κ\b\u0018NM(\u0012\u0010 Hנ{UӴ\bSﶗ9\u0019(rC@_G灔in!\f։GRi\u0015w\u0010\u0010͛\u001c6\u000e\u0001RA$\tR\"!2\u0011I\u001e\u000bnʅYꛓ\t̤Ľ#i\f\\\u00014^M\"S6\rR\u0006S\u0014*)ITh\u000eש\u0003\u0017b3\u001b\u0002VR\u0007THvʑξaICh8N\u0003.H3o;\u001d\u0010N:\u001bL\u0019.\r\u0000Mw'+z'i\u0006F\u000b\u0007N\u001a4\u00136\b\u001cI9HZNW>σSlNBe8Ҕt\u0012\u0002qg>(Z|LJտ:itFUCE3y\u001b\"@\\Hb\u001dгkwXIka\u001d暣A\tC0@脖G1!W]'쌟b,4ə֢QzxLdm'\u0000`NSl)1\u001c\u001cyzRh(!cX[fE\t[D\u0012tۼ\u0018y\u0002N\u0011֣g-(A\u001cᢴ\u001f8\u00164e@x-Jd~\u0016\u000f2\u001a4(algK[3e0y\n(7\\\u001d̻'MX(}7nIfz,$O!M$zQb<ɮ-\u0017x\u0003ǾI&?rb1Q\u0001J(Œ\r\u000b\u0012E\u0014BXBlθK/v\u0014\u001eGZ\u0013P:\u0019O\n%w1yi\u0013dF\rh\u001c\u0000\u0019I\u0004\\f8\t\u0018-fGr\u0005N\u001com\u0013N\n\trvGj1>q\u001et$\b\u0006C)\u0000myĔ-.\u0001[^T'Xz<>Jݷ'8\u0010\n=\u0019\u001b\u0019|rKx%hvn`ʈkĒOeK0\u0010k&DE\u0012\u00192\n|yڂ)l[@\u0019kOAatG\u0013;$z \u001a\u0013^'h.`3-y+t$R\\z'F>|c7\u000ep\r\u001cieS\u00126/\u001cیK\fpnW/\u0004d\"IiL\"K:\u0012\u0010`?Umo%Rdz]Y!6\u000fdDF.v5/Fq>\u0003u\u0001\u0005\u0012\u0017d\u0012\tr\u0017\u001aC@dtYB=K\u001bCH.\u0000W5\u0013z\u0003\u0006\u000fΪKSm\u00035ˑv\u001bX[4vX&O\r\u0004bv0x\u001e\u000f\\=VZ\u0003k,(F%\u000bft^^n-\u0004'Ћh\u0010CMa\\'\u0004͵\u000bZɟrNK\u0001UJ|\t`y6\u001b!ș(\u000fԡ \u0014ѐ{%\\\u001aaU5(]\u0012҅i0Md\b%X.z#`\u0007٣\u0000`\rE\u000ee\u0005c\u0007\u0000HFg]\u001azv_QJ\"\u0006`K\to%`Z'gDž?XsjK,YB\u0018\u0002S\u0015kCIy#\u0006\u001e\rڗ_1%|1ɻbac˄\\!\r0\u000eHǔ;O}x.0oO\u0019J\u0004w\u0006ؖհ\u001cK\u0000\u0013ꔶ8]7s\u0016Ki*R8i\u0006\u0010'fiKji\u0017\nHb lpoy\u001c@\t\bkK\u00053\f@xK\u0001Vfcr@&4͐\u000eŠn^\u001d֠\u0012E1Q@ fBJ\u0003\u00010΄ F\u0019TL+\u001eBlsyBDSJ,6\u0014cf؊ֽ\\D`-K=BA\u0007 fIA:Sx#!Ykh6]\u0002}(ML7U\u001c)\u0010țfn$<)C@ؠ~;8\u001bNJlso+`\u0013\u0007XI_NX΄q^\u0004\u001fY\nC\u0014FD9\u0002\u001aj\u001bt9\u0012 \u000bn7)ܠQwST QMQ8]J\u0001F.'rqnm\\$Qep\u0013E91c*\u001b1`+r\u000e)\n]\u0017:sFqNH*\u0004N)#9'\u000e\u000f\u001c\fCRQ-\\P[\bR\u0014Ϝ壢\u0000y(;QQ(rvW\u0017J+*GP\u0018\tωN\fdX{!:\u0012c.:\u001d,XP\u0015j(S\ni\u0004#:e5\u0005\":a\u0000\u0010p[D'\u0010=\u001adJD'ϕ\u001aBjEIt\"\u001dR\u001d :kӉ\u0014,C\u00024\u00020I\b'_wݢ@RS\"%Kd+N\f\u000f;9HcF5R\u0013k(\u0006\u0001>JkTszm9c\u0001\t~DM2\u0018vO̽n7\u000fw|\t\u0013el8=Dcc(.#]Gƌ\u001bSO4/<\u0000\f*\u0019'rwכf9oH\u0016\u0010\u000eAKR$\u0016\u000b*)ꀅ\nȱLJ\u0014|\n.\u0007OJ\u0007JtK).\u0004\u0003!jM/Hg\u0012,S\u0014K[\u001eQ󌉪\u0000?!\u0014\u0005|p+5&R;\u0005R&]QSw\u0000a[@\u0011%o \bʜ\u001fĄR\u0007\u0017\u0019~GLU2OG%P=b*7J8ml-R+ԳLr82EbR*\u0018\u0014QJr#BCN`MY\u0016z]).\f_B-\u000bR̥R/\u0019p}\u001dͩ\bܘz\u0005_-S\u0000g\u0019Do\u000bo*AL\tQ\u0017`W\u001fT覠\u001c\u0012.\tn\u0011HK[\u0003\u0002C\u0003)M\u0016o*9);9yS])?MHPM\u0019k\u001bXͳ77͹ߋԛ\u0002ZZs\b&O)Yi\\f>HQ7WPP(@?oMN&\u00021twJ\u0015*\u0019ojX\u0011Sv(c*8:\u0019H׿7Uy5*o~ .54!o~ñfK\u0014\u0011|yS\u0014s\"Py*9[O\u0017\f0US*\u0006dJ&o*ۛrhE)B\"n\u0013OaoJ\u000e8Q20G\u001dB!JO&H\u00148Ak\u0012\u0011\u00118eMpOB\u001cމwM\u0019\u001aڢ­\u0010y6\u0000s\u00176-o\u00058Ump*_SҹY\u001f*\u0005\u0001I\tr\u001cUI+1&Czؾ\u0011Uc|I(A\u0002\n+\tQ\u0014\u0010{\\&W'\u0004kJYgWS4\u0010B59^$%0Drw=^\n\u0018~jjf[\u0001n{8kr+\u0012/N0p\u0014?h\u0006V\rr\u001cP94\u0006&z|%.D=\u0007\u0016\u00157NG'm\u0005-\u0018*(\u0017S\n֮\u0014\u0004} I\u0018K@\u001f}YiM\"4\u000f\"2QR,\nNL\u001d\fq|Yin% \u001eQ6\u0018ǩc\u0001)Rq\u0002\u0015>]i`q\n\u0018*NyǥpA\u001f\\QRʫƩ|h1\u0014m\u001e5@qMS\u000f90aNH\u001d\u0011%E)%\u0014(\f\u0018\u00079],N-y\u0017Mtl\n̞KY{\u0013?8%p.NQTG&9|^\u0010(e>*\u001fFZȕ#B[ũ*za֎S0MFQD\u0010┣J\\5)|\u0010\u0007\u0017\u0000\u00054)wD/Gp8Ǯ\u0012wPjQ)\u001eT\fFJ\u0011\u000fO\u0006\u0014UUX\u000e|d[\u0006\rQ:Y(\u001fA7=`#R߆S5uP~\tq*\u00114^Dd=SQ#V\u001d=\u0014ݽ0%NI\",1t;ĩDw\u0010U\u0004q*@Ip*^\t\u0015Ny_\u000b`W!\t(3noR\u00189@\u0007\f\"SaCA \u0005#$v)l)T>u_H;1BԇV8)+\u0015lgHvOmrVY\u0011H:HMT\u000f\u0017\u0014\u0019>\"S`9|ΛSS^\u0017H 7%pҔ7\u0010N| :cIbv\u0005*\u0004\b`s\u001ddK%z\n\u0016Ne;\u0014\rN\u001d}ɅI$'Qv\u0011\u0011F:B@Bp4$\u000frlTX\u0002dL9p*i\u0015\u00118\u00100(pj\u0003&\u0004Ni\u001f\u001cb^*xD\u0015R\u0000)S\u0018\n[M\fMI\u0014q\u0012-}\u001aK3)\u0012\f|3uR\u0007ެnFpjd\u001e8\u0015\u0012M ,\u0019TO¿eBT\u0005@kt,-\u0011\nk:T]\u0019;F\u000b&e\u0017ɾme\u0003\u00139wG:^u6EqLL)\u0010-a)\u0014\u0018\u0012{m\t,Ͱ߹PNv\f\u0001I\u0014\u001eV‚d?\u0012W2Mo\u0016\\brR\u0003+rc4`_]Eaz\u001b!(.(2\"qHQ}Sۭ,ԏ\u0007o\n;a\u0001NyLÈTh3Sn\u0000\u000b}\u0000pJl\u0000lV\u0018x7\u001f3@8W\u0018\u0004=B. 77~S\u000b\u0019F|s\u000bv܆#Ӕ$W(\u0011b\u0012:Sc\u0004j\u0014\u000e\f\u0010\u0012\\]_B\u0000Q\u0015~S7]Jp\u0012/d\u0013j\f#\u001cT4~S{V.0\u00132Lt\u0001g(>\rۂ]\n9\u0016M}\u0003U\u0012Wg1Ĺt}F*ߔS\u0013Y_)初HS3(Bmglm=L\u0015K\rD>wC\u0005p\u000erؼ\u0000'\"}7%6ֹ؛:\u0019Zs\u0010BѤzS\u0010\u0019)-⨸@do\u0011ddqXݛM!-i;e\u000b/\u0000,hݛ@MX\u0003M\u0015)цZ~S\u001c\u001d\u001777\u0015R\"5Cy\u0012\u000f}M\u0018<\u0002j\u001aq\u001e\u0010\u0001`p'b6Ɋ\\n2\n\u0003\u0001\u0001\u0001?\bCČ0\u000f\u00100XX\u0006S.4\u000bō\"w\u001cy\b\fS\tr؂P\u0006\u000e(+\u0011=>3a\u0007#J\u0003 gAP0\rPL\u001cpt݆(*uE1$\u0016]vhd\u001a\tF:\n|\u0014ɟDA\u0012nG#$Ig6פ)G!\u001e'fޱ!\u001bˉ4;kl<>V^uM^\u0015\t\"b|:I\u0013|\"!\"U4\u000b\u0016i5\u001cO\u0002Ki\u0010𾷔=*|\u00123+i\u001c\u0016>\u001e$O\"Pk\tj1<\u0005N(&t\tJn\bϒ)ga()D\u0011%\u0002k\u001f\u001e\u0018\u001a6\u000b.xs\fظ\u0018_4 E\u00176\u001fL\u0019\tP\u0006+_}l~\tR\u0019\f\u001f6H_f\b3\u0013ud?L\u00061=09\u0019@\t\\?t\u0014%T\"\u001e%\u0014u \u0010ꇡW\u000b㯤Ӌ\u0014\t\u0013\u0017aH %B_\u0018\u0014t!b\u001cm\u001f\u001bu\u001eyT\u0011\u0018ǔY/j7#\u001a\u0012N\u0015\"('#FElE\u0004\u0019i\u0010F\u001b*\u0014*T\u001enġSO *mVIL¬\"\"jd޳0=j\u0013\u000fcfjI:( '+\f6NVnkJi5֐m\u001c3\u001aZ'\u001a|!!R#J|\u0007\u0016d=EPC\u0019V8C\u001f\u0018\u0014L\u0005\u000f\u0010\r\u0010_jC<apZ%?HhLQ\u000fǯ)\"#FS\u001c\u000e\u0017U)|RF䃶?K;V\u000b2P3.H(\"\u001d]Keg吰_-\fji\u0006RX~D-\f\u001fk\u001ff\u0018&r -\r>H\u000e\u001f%(3%h\u0013\"p\u000f\u001d\u001f=ؿa\u001eG7B|\u0014\u000f2X\u0010\u0006|\u0004d\u0016\u000bi>Y8D5B&٦I&{'\u0011&\u00067DRh>zwAE\u00162sy\u0010\u001d3MX\u0010k4՚\u0010ԇP\u0004\t\u0017័ɵ2Du:sY9Ma;\fA|MS\u0002<*O29Ǚ,0Țߣ\u0017\fQ\f\f\n5\u0019XQ2 \u0007\u0017\u0014!O\u0016נE\fyՈ&}M!jDԥD\u0010\u0017BB6^LADi޵޽\u000b8*mް5aꐙ{6C/r!\u00047q\u001b%L\u001b)u\u0012\u0010[xX\u0019X\u0019+S\u0014$dhf{N\u0017M\r\t)\u0015ɒ-}\\Ho]\u0006EBCErV\u0018\u0019\u0017\u0019\u0016ʰ\fu!4PC(ߨN\u0010}\u0010 \u0012\u0018\u0014f\n\u0017N\u0010r;\u000fǧϰ!z\u0006˷iOuԏC\t*!\tii6;\"DD\fPŇ\"9'^|\u000b*\u0004z$yW\u001b\u0000C\u0016p\u0018\b\u0000\u0002\u0001p8l\u0016\u0007\u0014\u0000\ty,\u0016`\u000e\u0006\u0006\u0010\n\u0006\u001a@\\#Y\t\u0000 B\u0002\u0010\u0010\u0001\u0000\u0000ʢtAP@P^ۤ/$UY\u0002M\u001c,\u0002M~3?>U\u0006a.}XN0+aƷpBLߕEΤKϦϑO\u0019,4݂SxLsE\u000flZrKPYE}FS\u0016k\"\u001c9\u0005C>{\u001brʢ>\u0017Y[J*\r&)\u0007:*QcK=\u0006 ._,>eAV*,R5%2Bs3\t\u0010>5\u0017LKI^6wSyk]g>ڤ}TJ{C\u0002%GCaEqN!i\u0010\r\n\t)~):aX\\p\u0005MʢM㗐!j}\f)|)\u000b\bmVHYDSL7݆n}.S\u0016\u0010OYȧ6L\f:e\u0011lV֔\u0005An\u001bH[\u001f&e\f\u0014>|XOFY(@\nYnqSR\u0016[0[GYd\"Mj)[,T>ʂz؀M\u0019_,`LLE\u0016'T\u0016G70\u0012\u0002o,r)ϦG@\u001c+P__33H4\"ŹDܢ,b\u0018eP\u0016'\u000bߧ&R\u0000%&\u000b|&\u000b\u0018L\u0016=὾ޒl^,JA5,kx՘sd|\\d\u0001K\u0016Jc\u001c\\v}˳7S&\u000b2l>\"[&\u000b\t\"\u00145Y>$dt\u001al3Y\n##k0jfK>dM\u0016K;J\u0002s8ezCBɂh.\u0006\u001b>YEvXϓŬ|]~ɦXB,^\u0006eQ39AGY`IʂcQ\u0016x/)\u000b뫎\u0001Dǫ=K\u0000\tw}@(+G9M\u001feDY\feuP|oSKmwpc닆0\u0005\u001d(WUZĮo<;ʂp,jק,ľ\u001ba[\u001a;m9>{ ]ʂQR\u0016Wܣ\u00025ʢ*Q\u0016P՗CY\b,H\u0017\u00117P\u0016i\u001bz\u0011e\u0011N\u0005\u0012K(3 eA\\VSmP%b&J<\"\u0010\u0013\u0011eIs(\u000b-0\u0010d}1\u0004\u0006\u001eegK\u0005!\u000f=\ty|\u0007]\u0004Hz\u0003=\u0004Bqh$\fjx\u0018\"\u0002K+\u0019\u001ao\u0017\tUQ\u0016ΒIT$*lpmA\u000fַk\u0016e30\u0011ʥ(^\tAzq\u000f#ʂ\u001f&$\u0006ڽb\u0007edRUmBYH1D~^\u0002#[\u001eP\u0016*9\u0000p~\u000b촡$ƛL%\u0005\u0005\u0006\u0007\u0014k\u0000e\u0001XM\u001b\u0015+_P\u001e\u001c\u0010C*\n`@6\".\u0012W\u0016\u0003 \u000brb(iV\u0005B\u000fzcOjS\u0005N\u001doBH.x7p\u0000\u0006+(\u000eHlP=f\t(y}ATQ\b\u000b\t3G˒%x\u0014eQY]gNxlFAYx\u000b,pr:3@4AY(\u001d>Ɣ.xY\u0002\n,X5W1\u0005\u0015U(\u000bx#'5,D/9`]tH\u001dFq7_\u0003e\u0000˰\u000bJ!\u0010\",Q\u0016˙f+\fI5jV/5h\"}\u000bc\u001dOם\"ܔJ\u0002c]i(hx\u001dF76\n(\u000blQ\u0011,\u0018Q\u0016ҡ\u000eea΃Cf}#,ҳR1C\u0007L\u0011Q\u0016?\u000eپ\b\u001d$\u0010\"\u0004\u0014LQ\u0016MR\u0007ر M/S\u0002\u0010cа\u0004pA_\u0017f%AҟUf/̗*A\u0002wN.];iH2s\u0005?N\u0004r`̐H\u001fsžK\u0002#:\u0007\u0011\u000bm\u0010\"\u001d$NFJYL$+,֌G.eq\u001c^ՠ`\u0000g<;{By\bfKYc\u0016t3\u0016j(\u0012xթ\u0001λTf\u0017\u0011CD)QHA3\"\u001e*R\u0016\u001e=\u000fR\u0016'TD鴚cLUCz\u0010͇*jApz,x\u0018\u0016\"e%bP@uY28U\u000f.WKYE.+̒\u0018sR\u0016\u0013I.x,IQb2\u0018\r\u0015\u001ePS\u0016m=B\n\bAS(\u001bX3\u0015doDzɖMY\n2%H\u0010;H)P\u0007xj\u0006S\u0005D\"b)1\u0005)Y\u0010ȣAzbM9e!\u001f\u0012@A\u001em\u0007^f?RQYhg\u000f\u0019*?eՊDB*,t\u001bl]\b5X\u001eN\u0004!r6L\"RS\u0001N&P:ih\u0007\u001c\n\u00184\u001f\u0005Z{%kɼVp\u0002,q\u0005\u0003UfA\u0017ׁ\u0001PC\u0016|C$frYd\u0011&׀q\u001aWe\nɬ,8\u0010ɯ)J|&+8\t\u000bXY|\u0017W\f%ƂOŷK\u0017I>']Yi|2a/,8\u0017'\u001fS\t-\u0000zw=o*\u001eu\u0015\"D\"=)Y\u0003h \u001ep!܁\u000e,B\u001f\"'\u000b\u000e\u0016+z0n3%\tfeT \u0010F'jZ`a\nBV\bJO#8+\u000b4\u0005\u0011+h\u000f\u0014\u0001\u0000H#XY8j.\u00115)%VxpcýbaeQ\u0010_\u0011{a_\\\u0012D'OoU,8'=+Qژ4l\u00158%ВM'Nő\u0000XX\u0000p[\u000b~fodcxmf\u0017\u001c&1\u0011X4H!YY\u00105Tq+|2cˇ;\"_@Tqe6\u0004䯘V\u00168ZhN+v\u0019\u001aE\u001e\u000f\u0013\t\u0016\u0004ؕeKB[.&\u0018\u0014~XR\n^\u0011bj\u0000g\nTWUZ\u001ciX\\C{[HDGB\u0002wE蛀-\u001ahBšۧ#6K\n|\u0006\u0002i\n},8\u0016\u00170\u0014[\u0012B\u0014(\u0006B\u001cEz)X\u0016\u0013h\u0004a\u0017!(\u0017az)\u0014^aeXrv4e\u0000qk\u0000s,\u000bwu}3lte1C\b\u001f9((8\u0012\u001a`YԉCj+t,X\u0016\u0002\u000eD8@Xw\"\n(n\"1oX\u000706(Y\u0016yT\u0001\u001d\u001ca}AO\u001d(ƭh\\ H\u0016(|EEt\nM!EZAt{v=\\!0ee$k44\b5\u0015Z?<\u0005Y&Y\u0016mi8/p\u000b,\u000bIfS[j<\n\u001c\u0000-ZW\u0016H<+(\u001a\u0004bY\u0018\\\u0015H:HuF\u0011hQ^cE|\u0005kGcdA\u0012T,\u000f\u0007FrGX<\u0007\u00158X,\u001d\u0013MT}L՗e5$\u0006-\u0019\u000eIlTeY\u0010ovP!}B6TxlljkxdW+(\u0007h\u001ae'JcŊw\u00051b\u0015eW6cdp\t\u001e!J2SqǻB\u00022_\u0000sz,\u0001>\n˚aѮw\u0019\u0010wyW7\u0004/0bGW,H\u0018#/E\u001e\u00164ۋe\t*\f\u0006\u001dh9\u0014\u001fu\u0017X\u001697\u0011I\u000b`\u000e,4cD\u0010\" u\u0012Ew.{,NdY\f\u0004v90刬\\+X\u001c84Mc\b~\u0017{Y\u0016.ɭ\u001d1dY. K]\u0012\"m6n< g\u0010'Z\u0016Z5\bhY\u001c-m$ES[\u0000,ĕ?:HMJh<ȋO,ܗd2]\u001føeTG\b\u0018dY@@\u0005Ħ\u0017]\nV\u0004}vuqE˲Юv\u000fDӭ>\u0004I5A@IJд1iBT,\u0018XF\rǢ\u0007\u0015.#\t\u0004\u0010{,M|\n\u00110]W4SP,\u000baQ\t\u001cȅ\n\nĆT\\yt݇@\u0005\u0005B\u000f\u0012,:\tpFQ\u0018a(DY\u0000+,x?\u0006_,\f2u]\u0011S\u0006]!`\u000e\u0000Ar,\u000b!K\u0004\"N \\ki+%s櫓\u0001\r?\t}\u0015ԇ\u0010\u0001cU3L(bY\u001c2\u0017Ųe\u000b0^\u001dG\u001c\u0002\u001fvR\u0012,\bH,+\u0001\u0004\u0017\u0018\u001bIp\u0001׌X\u0016ooA,3\u0003\u000e]+,E3\f\u001f\u0019H\u001bYҮ\u0015\u0019h3X\u0016r}\u0012NP\u001fffqc\\*4\u0016(4\u000eHV+@g^AĖ\u0003\u0005\r\u001a\u0018EyZvvW(RU0\u0015\b\nLz%\u001as\u0014B\u00170 ^]ɍ%JgS%f8u@T\b9wbW\u0016D\u0004&\u0013K);+\u000bP:L\n?~5\nOJm\u0015\"D$ʢp\n\u0016\t߾pM#$+EP\"ʂtfIpT_\n\u001fI46_}\f\u0018#4j3,4oa{GB\u001b5j xK+nfRϳ \b|\u0011\u0013feg\f_Q+\u0003s`\u0005ݙn֋le1\u0005\u0015)\u001e\u000f?x,V\bB&`QBggϢ\u0018le\u0001:>,=\u0007^Vy'a\t\u0017\u000fX\u0018%]+.:O\b 9\rpeQ\u0003k$\\]Y0\u0010F+=YI~޸0 \u0018*iW\u0016v\u0011\u001fKW\u0017z\u001c\u001bm]B\u001byʟBr^Y8Q8}\u001cjp_Y8Z\t\u0004\u0005\u001b\b+\u0015TjŽK\u0006\u0002:y,JЇ0V\u0010\u0005GV>A8!{9\u0018\"1+E\n_*JW\u0016f!i+8yeށ9þT\u0019\u0006yܨ\u001aS\u0000!:\u0001ʢ\u0014*\u0019(LB\u0012̃\u0013U-~c*\u0010&l\u001clX\u0016y\u001bcῳЦ\u0005S\u0001\u0012yO\u000e\b{UC^\\\n;7B4\u0000eqߞ/Cp5b.b\u0019G@7\u0014<\u001e\nj[\u0014˝\u001eΊ\u001enN&D\fA>;=T\u0016`Y\n\u0016qc1U\u000bA!!kJ,rX\r8\u0015~,\u0006\u0017^΀,T\u000f8\u0001bk\u000f0\u001dNѝ\u0011!Q86t\u0015Ta\u0000Ulje\u0005ĥ صQ>,\u000bc\u0018ueq;\u0006FV)X3\t&\"UX\u0016ei\u0006\fQ%`+\u0005\u0006.SB%\foUM\u0001+JBUB\u0018R\u0000O\ndζI\u0002W\u0016>\\řg|^Y\u0017@kDX+c>a\u0013E\u000f+\u000b\u001dQ\u0005\u0002\t8\u0016\u001e+\u000b`kѐv?\nq<\u0007\u0002[G?6\u0015\u001bYIK}eqea邉ucX\u0016Mʑ.|r\u0014zSS3F`4$h,OS\u0018Hh\u001a%fqbY\u0007`3hj8d\u001c\u0003?dY\u001e'E>nd`Y .\u0014_o`!Fn\u0002<\u0015e\u0014ݎ(1H\u001a\u00185;\u0004@茯,]+\u0005\u0019I<\u0000xA\fk_Yv8\rRJ\u001a,\u000budJe\u0011G.\u0011Q\"\u0007\u0005]LZd^PNK@u97O'IJx钴4?\u0014\u0014ZZRRRX\u0016$v\u0005X((.\u0011\u0013$bY\u0010\u0010\u0001x\u0019\b\u0005\u0005M\r@\u0011\u0005\u0005]z\u0005A\u001e,\u0005\u0005eahǡ\fY60K,.BP1cՎ\u0018JNGy>;p\u001f=Ҡe\u0011k\u000bk6\u001e\u0016X\u0016O >M\u0015Ɓ.2\n6LWv(\u0014\u0014\u001eW\u001fW2ڌ\u0005C\n\nC\u001ca\u0012U\u0016\u0002\u001b22_y?S\u0013KԱ,XHzݱ,d-+l4aIJh^njئw((|,,D\tt)Ʋ\u0011'V\u0015\u0004\u0005=\u001f\u0004l8\u0018GC4=,\t͟B<){\u0017G\u0019Aq\u000b\u001f:&˰޷DeTƋ;\fȗF\t\nЙ\ffX\u0016\bn=aaY0s\rdn@V&4X\u0016@ܪ\u0011g\u0015YuPE\u000fΆVZ\\R\r(@/AwzVCDB1h@Y^cY(6`&tWe\u0005׮<\\/X\u0016<5ߠx\u0002/!\u0017еPE\u0011\u0013s9!9dJ\u001eOp@0xXoN \u000f\u0013`e]\u001a\u000b\u0013\u000b7tin\tݓCCsU\u0016KzIW+Ye@bP\u0001Hw\u0002B\u00139*\u000b\u0000}t\u0013q3!RU\u0016\u0007\u0013I1*i\u0003!d,8l=%\u000f~\u0018 *\u000b%\n3\u0017\u0006,w9i^\u000b'Re\u0001`(B@\u0006\u0013TD]/r4wi&8GF\u001ezs`\u0019';\u0011\r1l7H#O&o.\u0019\u0005ݦ$3\taׅ09M\u0018~'lzg\"rCAe1@$**\u000b&\u0003L\u0013)!\u0013X5!\u0013\"\u0014D-`Np-I\rlT\"P\u0003\u0005)Ll\u001fNp\u000e\u00128\u000bG6\u001d(UBp*\b\u0013 8\u0013eR\u0018H\u0002ZM\u0014E\u0004|\u000f\u001e\u0013,(K4\"xA+'tZn:(\u0013(\u0017,7g\u001cASY|!{Խ\u0014,Lsnm;[\u0006{L\u00195ֆtM|誔aPRgH*\u000bV&6SB鄘BX҉gO0u,SZ(\\U\u0016\u001f+\u0019\u000b`\u000b_*\b)i/'o\u0002Aٸ\u0012pe'w=z,\r\u0001hUY$\u001b27\u0001\n;k\u0018U\u0016F\u001e\u0015J\t\u0012T\u0016\u0010 _Lc&@xQHz^T\u0016\u001eW\u000e\"c\n\u001b>v\u000fNJe0GB\u0002j\u0012\b\u000f^ŗ<8o[IT\rU\u0015H,\u0014mvq\u0003_U\u0018+&R\u0004,Γs\t\u0017qZY\u00014\u0015_f\u0014o+\u0007&-\u001e:\u0001N,#4:#y\bj,z\r'S%t~+\u0007lGGG\u0018\u0018\u000bd\f\"-@\u001a/ܥ/E+\u000b\u0004\u0000Hz0|\tJ\fA\u001e ~Sde9GHWY7\r\u0006\nK,\\y)z\u0004T\t\u001c,,3ڙtGt\u0011eIB$,x1j6+y3\u0000\u000e*\t#Za\u000eq=\u0012\u001a=Ro7\u0004\u0011|NP(@xP/T/\u0012\n[\u0015^e!\u0016Z\u0010\u0018<ʷPr\u0013N`,\u001eVڗV\rס\"$,>X\u0019.0jeRz,O-\u0017\u0007λ\u0005Mrre60\u0001\t}`\u0012\u0016\u0001𷉘\u001bV\u0016cD\u0012>s,YY\u0002\u0012+\u0016|\u0014#D!WȄ\r\b:¹t2\u0018z?<3E!Gpa\u0012\r\u0002^_OV\u0016j+}h}\t4DXY\bx@VjS)\u0010Ny}F?$A1H3O\u0010eP>G3N\nEZe!r]Z+U\u0016o\u0011(-\u0017ί@,,Ț+T6rrL\u0007r\u0018@6B\u0016\u0014DlTY\u0010DYu\u0003%W\u0007zf}\u0004\u001dY@Gz\u0003\u0004m?[e!){H)>\"K\u0000#0qt~\u0017xp\n\n\b\u001bmN8NS#%\u0010H#|\u0017*ڨYFS\u001fh\u00014J\u0017xJTe!a\u0017)2|{쑧´>'\u000fJr>TYT5sE}x\u0001C?T\u0016\u0000>+\u0001RY,z\u00054}\u001e\u0000\u001a\u0010FG6ۉ\t{\b1QG]_\\d9}\u0001YX@g)\t\u0007\u0018|\u0018/Ϋ@\u000e\u001c+pQB]#^\"\u000f\u001d/P Co\u0000h>\u0002Hq@#(#¿z\u0019\u001d\u0002\u0011,xOl87.ͱFY웡ĵ\u0010\u0015t\r\u0004jEY\u000b\ncn$>$>gdPQ\u0016ݶ=\u001e\u0011D%d(j[(x+h\u0011n\u0010nΑx\u0012?uE- _w\u0017RK\u0004\\J,PS\u001a\u001d8\bB\u0014\u001d*;\u001e%WS/e3\b\u0006\u0006?@+4M5ߏMYt}r\u0000\u001a)\u000b!k}?V!8B]V8zX6c\u0002\u0019^ꚦ,nEJԄzuz\t3\u0000tܔ\b羮W)\u000b\u0015\u0007n]\b,z\u0006\u0011U4B\rj~4B\u00046Ѝs\u0006\u0004*\u0015\u0010zR\tl(e\u000b\u0002 ,E\u0014D6\u0010q6grx\"p%!O`\u00065\r\u000fJrڦ\u001dt\u0017#P+\fL}!E'A\u001cV|-.FЇJ\u001boe2\nyq0)m2bEygYQ0S\b\u0011\u0019XW9ċ\u0011tרd,L>ǑKSY-rwqb^\u000bJk^,.ܔ\u0005W\u0015\u001d\u0010,<@?\u0019O=Jč\u001eQŸ,r)n,F(\\\rŷf:\b\u0010,\u0007P)\u000bD\u0010i\u0005bs\u0000\u001dͰ)\u000bG\f~\u0013S\u0016\"0C$\u0007xo\u0013b`\r\u0003<\u0011\u0018\u0005\u00061qJؔŇ!5\u001d\u0007l-^Ȟ\u0007*\f\bq=+F(T:?T\u0014,#JIZz3\u0011Wd݄)\u000b(mu|`URߋ\u0016S`7b\u0007,]}W]~QY8Sd\u0003\"h*\u000b\u0018F5t\u0011.\bN0o'\u001fi\u0002PAmEPO;`%\\i3n׭geş$A\u0012h:l-:$WY\f^\u0018)3\u0003\u0010{#\u0003EHE+B(PW_\u0016s,h!lH%0H\u0004d^qmc-\u0015\b+H6G,qYRe!\u0019=Fk'5+\u0013,\r~FӪ,\u0000\u0011QʢMJ\u0016@\u0012aGD \u0019c\"(>:$1[K\u000ef9b\u0005xݫWg0\u001eE%o2,Jڦ$'EPT\n!D&VNE`Xqi!\t(oE)I׸!R\u00163\u0003\u001dcW)\u000b,@kMog\u0014j񦈀nH-[wmݖ\n0A\u0013[\u0012&\u000fE/|\"P\u0011[\u0005U\"P`Ur2EhE0]yGF-\u001cn]\u0004W9W&°.B#E8džqҦ`\\=O`]Oȑ\u001e׬;T%eqWkX\fHY\u0018\fcib\u000bԴ*E\u0000[\u0003O\"e\u0011\u001b͓ٗʉ9\u0004OZDde>ʂ\u0014\n\u0015A+Rz;>\u0016ЊІ\u0006ԝ ª\b=\u0012#H\u0004,2\u0000W\u0003Ǫ\bw9vXZ\u0015oah\b.L#c9=*k\u0006U\u0011ByGK\bIu'B\u00044\"\u0005+d St\beӸ<]KLiV\u0015\u0007\tQ/aFmP\u0016\u0013U8\\d{G2iB2ʿn!Y\bs\u0016,fG\rQ\u0014\u0001\u000e?Ӂ#jAQ>hǥi\"\u0016\tS\u0006%`s\t`\no4XY!\u0003EQ\u0012\u00167ʢ!\u0006\u0014鋺]\b–\u000eခ\btԈNn*\u001ewUhv_ʂ\u0014\\\u0005]Wrc]}b䖲X\"a%\u0001B\b]@qN\u001cw-ݴtYB,&R\u0003bp(:Z\u0007IY<\u001b{̽s18,Ąj \u000eb!lr*z7\ti\u000fBٔŠ@\bl\u0010̝P(2\u001b\u0001B>\b(WtUnt+\\\u001e<\u001fd\u0000jbiCe)\u0000\u0013\u00049GnH5e\u000eߧ,S\u0016oJ_\u0003ztf\"\u0015ncĦVtFy',CӔ\ror\f?F\u0010gjck\u0007L\u0002E<̉$\u00151_:\u0007ϸ;4\u0010^ \u0000H3\u0010\b3u\n\u0006%\u0014&\u000e&e\u0011\u0018:JC+)\u000fsא_7QF\u0016ԒP\u001f`\u0002U \\\u0000+\u000b$\u0014 ͂EW~\n\u0005EŢ,~K\u000f$ip\bhzQ,2\u00185{\u00032\rl+b\u0001Vd\u001ej\u001dD\u000f\u0002KE;\"E*Ƿk`&]\u0019q!ǚ,Ad@'4\u0005+B\u0012d[*4M\u0016tlS}l}p;\\\"W}kM\u0016&\u001a1$w;۶X\u0002S{Ƥ^i;\u0005\f\u0007lŨpV\u0007h*\\?|7\u0007b\\>qLR\u0002{pt>8\u0007b\u0019P6u\rUL\u0016?=L~,R1j}dVza G?q;w&ӤS\u001fȖ\u0016K\u0016\u001aҢe\u001b\u0013[\u0000\u0005~ȳEGxq\u0015.Yl\u0019!C\u001c\u0001=\u001c]a]3o\u0004\tD%\u000b\u0012\u0014Ñ\u0005\t%QlA\u0000P\u0011iGJb5\u0000fB8I\u0018,Y\b\fL\u0016jE\fo&\u0001\u0002Bv_Wdaإ1Y \u001cӎOj40\u0015t\u001bѬ\u001d\u0003&j&gp-R7\u0001\u001bOR_F\tdU:\t&C\u001cU\"\u0007\u001b\u001fx\u0012fz#'=Fd\u0005''FGA\"\u001cCt.{cL\u0016\u001f\b\f{?\u001c&à2Kd\u0011R\u0015~ٺT;Dɰ.r&\b3*=|'\r\u0006ہ1Y9\fTaU\u00076\u0006'O\u001dhʹH(0H&\u000b1*|hA\u0006(\u001a71WWC?\u0016$M\u0016Aތ\u0001fXN:adq\u0005\nd\u0010\r;cV\u00033Y[tbp\u0013b'Y{8Gv\u0004bh\u0016\u001aN\u0017*\u0002.^3\u0016RM\u0016oA3n +ZH\u000b\u001eq9;\bj\u0018XM\u0016\u00120c\u001c8lUE9Y֕\u001dVB?˦#nMf\u0001I\u001c>\u00164!,DF\u0010t\u001cc\u0000eQP%\u0016\u00029vu\u001fsҚ\u000b=¤\u001f\n\u001btaΤ'\u001d\u001f\u001e(\u000bqt\u001d3k(??ri]A\tP\nPӑ')\u000e\u0010`DIz69\u0012FP<{ַѽ,&r#\u0010uGL\u00009 EW\u001dt\u000f0S\u0007\u0010\u001bTP\u0016у\"` FE~ȵ1(=w\nN׈\u000f_,\t<)J]hQ\u001f\u0001eQ\u0006}H#E\u001a%<ɨ\u000fhS\u0013o\u0000{BJ\u001eȑx\u0003$Qq,d\rpX'/AA\u000e\u001a#\u0004\u001bUxz;7\u0005@v-\u000b\u00144\\~\u001c4F$)`SsgZ\u001bZ\u0016\u0006ŗ\u0006\u0003l`x\u0003]镃=أ߃pIǑ|Y|\u0007eqea\u001e\u000b\u00187\u0000ᶩ\f\u0000nR:ҠY\\\u001e\u0016ořSԈ3\u0012n,CYl2\u0002\\rWA0\u0012r-\u0002\u0014Bu\u0002\u0010\u0013\u0019\u0015/LJ6\fQ;io2,έ/%VhX̊\u00159Ê\u0003+\u0012$\n\u0003*ZnC0f2\u0003\u0000`[Em YE͜X0b*]\u0015bU8*LB\u0005\u0007֍*^`B`OŒ˩\u000fRSj0\u0015bd\u00131Th'\u0012W;*@_N\u0019\u0015u\tl׋}\u0017T\rl5\n\u001d\u000f\u0015PbPa8u\u0019P1́USO!\u0010>E\u0014|\u000eN1YB\u0003\n9L\u0007\u0006)$\t'Rln>U\u00067\u0005$K:0=b4E\u0003C;Slw`u)S`\u0015uk&\u000e\u0006/@\u0004C\u0014(\u0016\u0005\u0006w)d)\u001d\u000eR_kЖH\u000f\u000e\u0014\u0006I)x-P\nM\nt\u000f}\u0015:7$EE)0\f\u0018\u0016G\u0001CQoэ\u000e\u001auQhQ\u0018碠\f\"{b\u0002\rO\u0014.`\u0012\u0005\u0013\u001cQ\b\nQ\u0014C1&n>\u0002\u0002ę!\u000bA?b\u0016)\f\t\u0016\n@y'05}1pM\u0006V/\u0013\n\t\u0005\u0014o\u0006P`*x`%Ip'\u0014J \u001a\u0018\u0004f7\u001e\u0003s>\u0018ǼO?\fn\t%t8#%`\u0016YC\u0015\f\u0016i0e`kރ7B\u0018j-a\u0013[TXE\u0017\u0016Pl\u000f2\u000fau\u000bn07a*\u0013|\u0018b\b\u0012\u0010aXq\u001d1gMخB\u00002\u0004bQbw!ŌR,\u001aK.g6~Zqi14\u0017{]\u0001`3(&P@a~gJ\u000f1A7hL886:f\u001c=]{bSz\tRGalR8Y\u0010\u0007\u000eKYCB}\u0004TG\u0014WdؤÙm%?b[oQ8G\u0001|W~\u0004d䬸T\u00059[#xC3\u001d\u001dg.|y#\u001c\\\u0002G(ɐ\u0013̙\u0019\u0014uA?\u0002~~:\u0011Z gg\u0013#Wg\u0019{DK;}\u001e1}[/\u000bwi1gO\b\u0001\u001dg\u0004\b\u0019՗V\u001bg*s\u0004\u0006!GL\u0006p\u0004\"}9\t&5\u0006\u0006j7Q9=\u0011=󾢆6F}h|j\u0003\"hm\u0011DF^Fh\bu`}4bV/\u0016=\\\u0014\u0002F]hE\"sw\u0011&.\u0010\u00021eU6&En\u0017,#&@^ \u0012M.ݮC[JQޔfu@\u000bD_o\u001cޜ\u0007F]ɷoپ>\u0005BⴿU\u00021\u0001}AZ^?;\u0006R8%\u0010\tA \u0011p\u001c\u000e\u000b\b6\u0001G& \u0001p}\u0007\b\u0002\u0004?\u0000\u0000b8C\u0016\u00009e??|\u0001\r\u001e^\u0007z\u001f6\u0000\u0000\u0007h\u0007m\u000fk&CΕ\u001fd2~8Zţ]%#\u001a@\u0002_\n\u001fę\u0003\u0004?\u0001\u0007$ph\u0012p{\u0007\u0007\u001fU\u0001\u0005\u001c\u00130\t-N\u00019$\u0019q\u000f\b\u001c\u001flK\u0010ߠW;E\"\r\u0000\u0003g(~J\bn]\u0015J\u0016,b\u0006g֛D\u0015gpu\u0005\u001b?\u0006v\f>YU:D}\u0005\u001f\u001cW,\u0001A{\n.TpZAdrC\t\be@\u001aPC>\u0006\u0016n/\\}}\u0000N\u0012\u0003M`Ap\u000f>^\u001fb]\u001f\u0002T\u0002'Cqh[\u0018XUsC\u0015\b.]!\u00059+P\u001901ng\u0011gp*CJ\u0014K\u0006g\u0019\u0011qeH4q.DSwbqøAK75\u0007ƙGwDCGXP\u0002?@Z>yܑA_\u000ba\u0000b\u000fqLr\u001d䒜$!SM\u0004=S>3\u000f\rP\u0000@\u0001\u0014˽\u0011K|>{I,}\u0018\u0001oPk{\u001d\u000f\u0012Ɉ}>\u0015\u0018\u001eӎ#-b. RϟIl\u0003v2,^\u001b\u001f\"s|Z\u0012@\rBLcC\u001e s_FT\u0000:_9\u0000a\u0002\u000bҌ>d9̅1e0-^\u0015>\u001e7\u001f]>,`)\u0000*M__`Ώɇ\u0002\u0000Ra4\t9z0m}3N>\u0018suM\u0005sw\\\u000f\u0000-!0!5[\\..HPm}\u000flT@T\u0006 8r\u0001X4C\u0004+B-হ|2\u0017xx{\u001eP̜쁄\u0010b\u000f\u0013\u0001\u000e]}w9(ޜ3=\u0000*ÿD\u0000Ե|؀t@\u0000*\u00195y!tfO:l0I\u0017,\u000f\u001c\u001b'6Wpth\u0006$Y:\r_\u0003E\u001aZ\u001at[CF\u0011|p/kHAҩ\tk(os5L\u001an:O\r\u0013K\r5jj\b5lt؞4XO \u000fX#L]R:Ұ\u0006H#\r lѐE\u001f\u0014#\u001a2hh\u001cAF𠘤CcπkX{ܐg`tv5]\u0000\bֈMӽ\f\n\u0017\f'N`0TG@ު:yV7=ˠX0\u0003bup\u0019+.:ˀ\u00162\u0010u\u001dRa\u00122$Q\u0006w2\u001c\u0004vHǬ\nFCb7oȠ\u0003\f0p\f\u001d=h>;z\u001ccAx\f)\u0018Xb;ڮ?@GEO~I޷1;ьA%1\u001c\u001dw\u0017;\u001d0\u0005V1@]\u0014\u0005\u000331-W6$,C\f؝@/'u\u0018\u0010؝T6\f\u0018\u0006\u0014jaP$yc\u0012.@\u0018u\\\u001d;\u000f\u0006]j0\u0011{Q@\u0018A\u0018\u0016\u0010\\\u0019Yw,H(\u0019\u0014\u0010\n}ֻ+\f?c].\b\u0003o\u0014:rѻ\u0005hR&\u0018]\u0006(\u000e8t\b^\u0003\u0003wn\u0006{_9$xKp`SQ\u0018#\u0000!P5\u0003\u0007h]j`Pe\u0017Y%Ń\u001fS[]-o\n\u0004\u001c\u0018uH>\u001bt`8I\u000f\ft<\u000f\f;r^\u000ey4;0y\u0007\u0001E4O\u0003\u0003\u00188Jw7Ct\u001ekjzֱBOzg\u0003\r4\u001e\u0001R}zv\u0003\u0003(MÆG@\\\f\f\f\u001e^\u001f{Sަ=;mOiPGi6{+B{jbE\f\f\u001a\u0018\u00063\u0003\u0003<\rel`40,m\f_w\b\u00100p\u0004>\"޴m0Cl#O8\u0006\u0002\u0006,QM\u0006\f'\u0003\u0018`/׿\u0000+\u001dԡ_\u0002ֱ/\u0017񅣗\u000fB4{IͲ\u0005~\u0004\u001eW-^ \u000b^0sOV\u0017w\u000b#]0]>\b`7\u0018ToO\u0017f\u000bBMz:'˷\\(^\u000b\n1ąA\t\u0017\u0001\u0010|uo\u0002r\u000b\u0016\u0016Ƞ6zb|T\u000b9\\\u000b1_x\u0000m\u00054J->ihA\u0004\u0002-hl>Yؒo\u00168\u0016\u0005']\u00163\u00043\u0016\u0002(YTq\u001dd_Lc\u0005L,;,\b`\u000b\u0016N\u000f\u0004,Ҙ_!)\u0012\u0002\u000f\u0015Vu35VJ-WZ\u0015D|[!\u0000%ꌫp_ZA\r\n\u0015*V01TG\nKS[\u0005Zy\bW}ԩ\nKU'U\u000bTF\u000b̑\u0010ϷThT\u0000}\u0002.Q*\t\u0015\u001e|P\u0011\u0015\bڒ\u0007\u0015Z\u0001l)$&=\u0005\tl@Y&@BSTb\u0018Kɘ\u0002N}cjY\u0016h\u000fv\u0002~ѐQhH!\"\u001f\u0005>v\u0014\u0012hh\u0000mk6r\u0016oߢ>)\nw$\nH3\u0003Q }CBa\u0012\n(|m\u0007\u0005RUP 0Ph9@\u0004v\u0004\u0005'\b3\u001f\tyGf|[5v͚|2\u0013J2~\u0004JQ\u0018#2\u0006t[O\u0006*~\u0004g\u000eNR:\u0014ʔ2<216HM\u0005c\flUїqπY!ioCQ\tQ)d0ӑص7 *\u0013@@U\\.\"zB\u001b󝼦,-7`VMQa>?`>KB'$Q\u000b\n\n/\t\tq|V'QQ#\u001aa>\u000e\u0006lk\rs\tDhyl\u001b!\u0004!y;!\u0000v´^'EN\u001au&bNcV{0Bw8˗\u0011^':\u0001U\u0002u\u001ak2h \u0013\u0010ž:!\u000b\u001d\t}\u0019:\u0016\u0013\u000edk!X/qXVj#\b\u0005M.ߓ`Ey\u0000\"7|/\u001d\u0012:AmD`,8\u0004c[\ta|\\ +kvB6‘F(;a=f'\u0017̅N\u0018tˇv9a\u0007$8j8a9{\u0013:r\u0013>M\u0005|\u0004&8s]4Ag`>\u001c3\u0013\u0007/^ejL\b\u0019 \u001366꼘w\u001d&0\u000b&%\u001cKȟ#1/A|\u001e\u0012zEPͳ\u0004\u0004xQp*\u0004fJ\u000f*aRmQ\u0002aIX\u001cC\r%T]\u0004~B\t\u0010D!hFgwRdW\u0012N\u0012ͅ'\r$\fH`\u0019\u0014\t\u0019\u00108\u0004\u0013Q.$X S A?\nc>~!#\u001e\u001f\u0014\u0011GXh\u00012\u0001\u0019h\u0011\u0013p\u001b!\u000f\u001bO#4<#2\u001f~e\u0004<\u0018!9\u0018k\u0003\u0004#X?\bp\u0011\u000eg\u0011\u0004VEX\u0014\u0001\u0011/F\u0014\u0013\u0001:\u0011Z0B\u0011&\b\bi\u0004\u0011>CА ʊ\u0011K)!x\u0004\u000bD]C\f\u00188\u001f\u000bAaH\u0013(\u0015\u0002ӜB\u0010\u0010$\u0004\u0010~\u0010n\u000e\r\u000fo dnAӂ0(\b\t$\b*\u0005@s\u0005BJ敌ww|Z\u00015H\nt\u000e\bXS$Y*\u0001(=a\u001a*q@\r]\u0005l@`4 XӲJuH>_\u001e\\\u0001\u001c\u0004\u001e\\\u0015L\u0010(\u0004i\u000f\u0000⧤-\u0016U\u0011\u0005L\u001evy`?P+'.\u000f!\u001dd}.-rSR\"hXjX\u0012\u0007\u00000\u0000\u0000\u0000\u0000\u0000\u0002\u0013p\u0015?\u0015N_=cKȌ9\u001dx\u001dʎڛMw\f9nL\u001f1\u000fOaU\u0013\u001e\u0013Í\u0002\r\u0016\u0007[\u0011\t\u000f\u0001\n\u0003F\u0014\u0006\u000e\"\u0015R\u0012&\rp+;(Oc\u0012%\".\u001c`\u0003Rft\u0015~ب[tоCR\u0004\u0007\u0000;dg\u0011mIpb)M\b\rP\fɻ\u0000Q*\u0006*0B\u0005\u0002\u0007;&1z_b5\u0004ߑZ\tFy\u00194Tn\u0017$r¸P\u0016.#\u0004K!6}/zPY\u0004&\u000f+\u000e4$o\b\u001b.\t2\fŀa5\u0006T\u001c\u0011\u001dR\rq;@ǔ^s\u0005]xTKOb\r7\"\u001aQ]2|M\u0015\u0013df\u0002\u001eT.;wgZ)\u001b\u000f\"\u0011)IhϮ\u000f:+\r8 W8j3f$\\\\V\u0000}FX\u0004ȋK\fj)Zjq1(\t`@\u00079>\u0014\\vlEؚ\u001e\u0018]qRd5\u0018]b \u001fGjxɬmOq\u0006\u001d'oDk\u000bj?\u000e'~gi8'+v\u001a;r~InSX;~\u000b\u001e.&F#w5#F\u001atZ\u0018tFn.\bʖg\u0004U:¦\b\u0003\t^a)$gSvPMp*\u0011\u001dgyr]zQj\f;ޠ\u0013\u0015̏\u0017\u0005\u0013\u0004iLr}\u0015M(_\u0005;g|@0Cۙ\u001eV\u001bfQW1Hm\u001fTN[[CtvS\u000e\u0017&Xs36bu,$>Ey\u001f2\u0000(³[x'QzIⓞW\f\b|\u000fs;\u000eَyF~+R:\"\u0007brCJw\u001c4L#R\u001e}\u00070s\u0014䘪\u0000\u0019N\u001a\u001f\u0004\tF4=`Ï\u00129gWmIas\n\u0003$1:qFc*o\u001e[\u0011,*0qĎ)\u000b9E[*F\bSH]/@*D:HxWc|ĭI⃊m)CN{_R=w\tN}\u00115\u0001\u0013@0 \u0007\u0015\u0005\u001a$aTCd\u0002w\u0010\u0000\u000e!\u0013|Ct#9%Q7A)\u000b\u001fX6DȤgή\u001d\u0013\u0019=@\n5L`\u0018͑kgg7w\u0012!\u0018!VR\u0003mk\u0013}I?36&|G]\u0017f@to\u0007[\u0011\u0011\u000b3!DNxήQ;\t^*'?\f|\u000e0'=\u001frB,5J\u001eg\u000b,\u0004\n%\u0011R\u0004M\nFU4;J'r\u001dX>Eϕ\u0011\to3Z{Q;Y\u0017^U3vl\u001bV{ 4\r쿢Ю*\u0019{e\u0013tj݊.R3[\u0010KTWz=/\u001a0S\u001aac\r|mhm>G86*8\u0007M\u0012gwW\r;N*Aw\u0012(\u0014\u000eQ{qW\u0016 \r\u0010l4nk\u0016~u\u0017\u001d\\\u0013UH\r\u000f?'(&Z\u0016\t\u001cӖPI݃ɨxM\u0006Z*1\u0007\u0011d\u00138o\u0000!AʐTNʫ%\rendstream\rendobj\r23 0 obj\r<>stream\r\nxJ\\+?\bnsqR&me'\u0015\u0004fbFX7eҖoj2PIgD[𔼹cobg\u0014`Cԕ\u0001J;F\u0007\t17`\"#*\u0019\u0019U|K|.3%A\r\r찲qvT\f;JL\u0007V\ry!.u'O#f\u0001Ѫg|Lu\u0019a\u0004a\u0011P\f\u0019\u0011N\u0012Su\u001eU#rKޑ\u0012X\u0014>'HQtMb\u000e$Jړ%}?xA\u0004VSt\u0001'iK\u0006\b\rz\u0010\u0019\u0001KF}bNbg\u0014Ɛ\b颐\u0013$KN\f\u0011i،v\bzN@`\u0015as\u001ejH\u000e#o\u000f+\u000f3\u001cQ%; U.C#+\u0011u\u0001>0&\r\tCBw1\f$#.\u00118-\r\"\u00173Zw\u0014lB\u0004%yE@\u001cwE.%-\u0015J0ˆd\u0002\u001d\u0006U\bm1\t\u0014l6\u001d$\u0012p\t1Z\u0002]k@K%LK@\"K\t\u000e:8N\u000f\"hPK@\b? B #nN1\t8N4Hm[2]n\u001au\u001d\u0006q\u0019\f\u001cki\u0019t:6AG8t,fC̞i|E\rqq]Lc\u0013$09Nb2\u001d`\u0011rZT`x~,6A϶Lǩe2\u001e5$\u0007oZWd:QB>\u0011HHLD\u0018c2]Bn߱ѱ\t\u0011JH%\u0010o\u0012j\t#$\u0011HHj#`1>\u0002c5\u001dj\tA\u001b\u0013\t9;\u000f41\u0011\u001a0\u0012a\u0016\u0003s\u0018b}߳a1㸬\u001cq;6h\u0018\u001d\u001ce2=6ײew=w=;\u0019&u\u001am\u0018l0]f\u001akXnn6cM\\f9,e2Yec7:-eh=f1<:kܦ\\۴\n\u0007\u0011f\u00118new\u001e׹l\\v\u001bs\u001ca7myOq=y|s}緞\u001b6:l岘.\u0018=uu-9<9Ѷlq\f;\u0006\u001d15i\u001d[uq=4Oi[m:\u0006a:>A0e~x\f60ڎx^ϲ\tuyy^:Gb35Nx^ӹ]wNnq\u001dg'jnynw8\fF\u001c3\f8,f\\=8n㱙q{1Yn;Vb~㹎8M4}yӷ.qm0=fs߷n:,ܦa3Ns]\u0013j=w}״m9=y}5\fVb8nl;F7}l\u001b@۲i1X-kw]}y̶<͵]ײwk]L4}3\u001d8}f-\u001bF6-e}2ڶg\u001a9>7.e`6=ӷi\u0018\rڦ皖ʹ̮[0\u0000gۖt\u001d0Y-\f<\u0016iZgZ\u0006gz\u001a뺖9Mߵ皶mY4\fsYNu]l\u0011s\u0019]f\u001bѸ|j\u001a\u0004Y]7L&m]\u001a\u0016'}װ[7ol\u0013t\u0018]㴝߱\\6ӶlmYߴ\u001d\t:~ӹlg[me\u001e;\u0019a8y'㵞9s~7s\u001by=4`=0=i؜u9,\u0018\rixN1,k\u001d:鹮sL1\u001aVzkt\rm\u001ba:5>߰{چ5]9~59=Mӱk[Gj\u001c\u0007jo{c6=ߴ,4.c9̾enݖձ}`u\u001dezeZqZu\u001au]ϰ;\u0016'X=\u001a\t-:o꺦c3N\u001c\u001c\u0019u{\\v0\u0018>!alݹ\ra\rq|\u001dA,H-pۆ8}t}k}vn[e-:4m϶մm1Zg0X>s-|ePze5\u000e[9t̮usꛃo[p4LFY9mn\u001bm\u001b[\u0006}1ݮq}mX.c\u001cfK똮1\u001amX\f͸ns\u0019=X]s~#t`:c\u001ccs.缶e7\u0007ZVp:\u0018=l8mzlGE gu^mӲۆͰZV0qY\u001dc6cZa2\f\u00180\u0018l5]t-`1Z0\u0018\u001egZF1[a-gs\u001aV0۞u~\u001dk{ٵL6.g-m}s\u001bubw,\u0016{l\u001b\u001cdv벘9\f\u0006\u0019v۶~ӷL6y;680}:u\u001c\u001dvLvt\u0019ga8my\u00192\\fϸ-gu\u0019=㷮6Obڞev9\fղ9oa\u0018nds\fյ8}e,ږMr[{z}wLlwMm߰XϱͱX,1\u001ec\f6x\u00183}v~׷-c4>2{csu~߳'\u001eX=ױ\u0011\"p5߸]9\u001eP߰ܦg:y,v\u0018LF1>\u0013jc:>a\u0016a\u0004FNr[W\u00035H#\"p [ef}\u001c$2\\e6nKoܞiu\u001ap\";\u001e'DI%s\b'-\u0012hͬSJ'|\u0015?]e7\u0005ٞ'\tU&\u0016x2O\u0003\\#\u0010|I(_\u001b^_Q\b`൧\u0001LO3gveЭ\u0018@\u001d Ը\u0016&tϮ\u001fu\tc1;\u000e6\f\u001dZ\u001ayuTZ:&. \u001e,l^lO'+%\u000f\u001dtKh=H`\u0017bB\u0015YrC/\"~P[&*~IݑL{v఻p8\u0015B8U'*ׂZ&9jC>,T,L00*\r1Sdw\u0019@؞\u0006jO#B>})NeqSb[^.\u000fIs*\\j*P_@ئDve{\u0019\u0011d\u001efL\\FQ\u0017X_\u0005\u0019J7ig\u0005O\u00078asD/~mC\u000fUzOo[\u0015\t\u0016}A'x_9c|a&(ˇa|]״\f\r^vX%u:DaE㛆,\u0007\r,xI,yy%\u0017Ա\u0005\u001b\u001fȔ\\:\r\\~$7P9\u0002kbŀ)Piw=7O)\u001f]\u000b\u0011U\u000f+\u000f4&\u0018\u0015ߊR\u001fQ\u0005\u0019\"bCd5Њ\u001e\u0000)\f9I\u0017`\u0013?3duɦ\u0014!2{x>Q)I䎶\u0019\u001fTtL\u0012N\u0013E\u00067Ў@M;\u000b\b́f#^[1ڃ\u0015ai)]u1ibr3y{)kgJ\u00190\n΁ڥΈvu*̎Rda\u0013Id84Vt\u0015ÂUp\u001fAN^+x\t\u0019ވTXh|\u001a$_G\u0018n40i\u0015~\u0006\u0018\rA.>8W̥WѓRd{c\n\u001e9p]\u0007ezYezٞ\u0006܎Uh\u001fBٿg~QzMV9)\u0017N%qzc|]7ܒo/\u0016]/[B=AvD:F8;LxG)-ؠȹS\u0019\tmYOܢ'KnTN|*#\\J\u000e+\u001eA)D\u0013lbFdȭ#ZIS_,FTS%u͂\u001d\u0019a\n3 CHpO\u001d1\u001fNE'\u000e؆~F|:E(O+>\u001e2\u0003\u0017\u001fC*\u0018](;hoW|K;o鋲S\u0015i\u001dR1o[,qM-6/%\\R\u0017\rP\u0007r[ߐ#=@ǹ\fxQ\u0006n(]~P0S(\u000bD\u0019`gL\u0010\u000b3-\u0012s\u000fq[_|?A\u0002#RPo\u001eU,?dԃ\t\"+P\u000beԝ!&y;O\u001f\u0007V솈\b\u001bSWi?.\u0007^xֱ\t\u000eoQjC*7\u00152?rDkOQUB1HUc4\u0018rfja\b\u000603#:\u001b!՛#b\u0012\u0018h˃MKDn+e\r}o\u0011JK+~\u0014Rp\u000f9=M+IPrP/x[04~\u000b8ĖI؞Z76'&/\u000f_?Lb}\u001271\nW\u0013)\u0003G\u0013\"`>]l+vɣ/\u001f[guV\u001eW3$i_\u0004\u0012W\u0003-I$>\u0007\r=:B\u000f4b\u0019\u001e5LӳG?7*иsO\u0013f\u001c\u001d=PS;6\"h\u0005+ھegWt՝\u0016ԎE.\u0006?<\u001e\u0004@kZM&tP//\n!\u0014y\u0017\u001fTL.-(\u0004O\t.#-\u0013\u001c@ͬ\u0017\u0018\u0000_fr;n\u001d+\u001e\u0007\b\u0005옼(;x'\u0015V?g(-\u001ceE);*W\rY?L.\u0019%,@J/fJ\u0019a\u0016\u000eR\u000b(I\u0015(\u001bf{\u001a>>\u0007\u0007'\rۈV^t\"/N#;&\u001e-/P_5!\r;\u0013\u0019 fO$\u0007\nqcrI>duoTB>]\u0006\u0010ij5=\u0018\u0005wGآ`\u00126eGgzqZ]\u001b^VԒGtDY\u0019P%ao~>X|\"\\{\u001dk\u001bJG_FOr^e\u0017\u000e5%RX\u0005/Mp\u0004/\rpʟ蒺\u001chG]\\V;Ll\u0011\n1*\u0011tۊ\u0007ՅY-\u000bPnHuê\u0003-kB8&\u0003\rH\u0015\u0007,57\r)\r4\u0007[RC\rI\u000bmD\u0017o|Z/\u001c_\u0004!\u0019\u0018т\rV=C!g\u0013\\hMQ\b\u001cS\u0017G&'\u000ew\u0014p<ؐ\u001flH^\u000b8E]\u000b:D]\u0012\u001aQ8\u0013c\u0001rZ\n\rN!\u0010aU1}A\u0015{p\t\u0001\tL\u00188\u001dr\u00108\u0017\u0015ބ(gd\u001bf\u0016܈ \u001c\u0011\u0011!R\u0017&\u0014ᒝ\u0017\u0011\u0005\u0002&i4FD\u0004\u0014 T\u001b8\u0019 EU\u0019`\tF\u0014^Tl\u0013QD\u0012ذELS\u0007z\u0010zv5LV;Nl\u0018?>'x\u0015\u0012(CaeEyߴ_IE֯\t,}r&FgQY0\u0014\u0011\u001d5L,>a8ӸIFW8]lǻ\"\u001f9hP0i?؜](XD\t`EA4btW6d\u001ekF9bէU4\\\u0013filh䎇Er䵓*L>y\u0015ٟg<\u000et}\u001br\u001fVlB'^\u0016\u0014\\\\V\u0013\u00053j+j{\u001b`uGI1^3F9T\u001cSvp\bU\u0004|*\u00024j,\u0014u3At~DI\\\u0001і\u0005*\u001fB'K.U1?)Vo'\u0015\b\u0007r-\u001b\u001fx_pʻ_\u00118-\u000b7H[\u0019 2\u0001Ɏ! $i\u001dX2\u001d\r\u001b\u0002DD?dg-3@\u0002c\u0000\r(\u0019\u00182\u0002\u001cr\u0002\u0013¥x\u0010k|Tv\u0018Ж\u00070=*\u0010m!yC舶LzFZ,A.\u0016+$8h\u0003KAG\u001a\u0005>-v=N@EkvNa;faw\u0018\u001ei;b̢D\u0003(|%\u0013\"BL\u000e4OE`zSq\b\u001dgCKw\u0015?;W1\u000f\u0013\u0018n\u000f3+\\wDϓ\"$)OP\u0013ۍz6]6d\"\u0004\u0017tO,;U\beD*a\u0016>YO*~ѳ\u001d0Pi}PdTD2\u0003T?'X\u001dݗǨ\u000b\u0017NW\u001a`\u000e)X\u000e\u0019\u000b-x\u0006Ď!!\fT\u001cP\u001eP\\P~o؁\u0000\u0006-BQ͍\u000b\u0011dbQG\t5Y:\u0007ZnAHj~]g\u0018\u0015\u0007K\u000fפwU\u001b>䴏QX\u000f+F\u0005Z\u0010\\*ifɿcW=ajd\b\u001b\u001aF\"\u001f\u0012\u0019U\u000e\u001a>}*3bӄW6+&\t)x_R\u00044?ۖsE,;V7Cif\u0004!Z&~f\u0017bB,\u0018x~\u001d\"!\u0017\u001ae\u001evafA\u0004a_#rC@|@Psաez^8?+JlƧ\u001dm\t(\rUl%T[phJ]D\u0000\r)\u0000CB\u0005\u0012<\"kB\u001e|\u001a&1mݠ#='+^Zu\u0004];;p\u000fS\u0017Y>LeVl\\VK5\u001a*vqBʯlgSrϭ\u0016\u001dv\u0005\u0010\u0017\u0012\u0004\u0019R>t\u001a3\u0007\u001a;o(&R.\bU\tnmԖ\u001cP#jBG/kﲻEny7A$v'\u001e>O2i\u0004\u000f\"\rۄ1j*eĖWzh݁/cR[\u0011\u0019QEDf\u0013;Yq)kB,xK嶿\u0011a_Q˧~q<4z~\u0016<ٝcYr3?*/Q*E7kO,:}\u001dR\u001e\u0010\u000eB\t\u001b\u001fv#rnx\u0003\u000e\u0014[N\u0017ڹy]܂Sh\u001a:~)za\nF\u001aȷ_\nNۏQ%p-!\u0012ߘ̒\\\u000b7~++V5@+_0zqrcWGZ0C$,ޱSA凕nSU{~OX7csj\u0019nm\bݪS“n\f[Ag\"BAF}La\t\u0018~8&Pᒓzo~6M;Ko\u001a0svK̮/(Ձ1[oxhlTf9g1}?ԔrU1MXHm|\u0006 d\bq\"hNÌIl\u0003>dٱA;tspr- y1̎DܖXv$g\u0004>\t)&y̥.\fp\b\\QV3\u0006\u0001JH/\"a\u001db!\u0007\u001e.+Ae\u0003PR\u001c䇪H!eӿGYp&\u0016Z\u001fh_rO_e:_iI:k“wDm⵿\rI\u000eP\r\u0003%= l\u0005\b\u001a.Zd\u0015&)ŧCl\t6yJ8\u0006P,#ӆ.Ii$\u00071JZ\u001c(iao@\" T\u0011!1*q[f.\u000b\u001enG\u001c$>o~ֽg\u0005[xĎIm9xz\u00052iy\bYw%s\n\rޝW5ӻ0+\u0019⢒1Ң@ŲlW%nBB؊JnCH\u001cLvN,GuDk˒9Xy]h!\"uiE)o{~EH0:\u0013:}قܯ\u001aS׌\u000f\u0000]\u0014M?\u0013J#pL]^\u0013\u0018\u0007H,\u0016\u001ejXv0I\u0015NpiÌP\u0016>C8burc\u001f[\u00183bQK\u0004ir8fg\u0015\u001eD\"\u0018ilE\u0007'y{M3n1\\r\u0010Ir\u0005\u001c%.\u00106,\u0015KɴIO\u0011e5=jêϒc\u0012_\u0011u\u001eS\u001d q@\u0013\u0015vL::Vx,v|㓊+ ]Ԩ_\u001ap;\u001e\u001e\u0014;\\1Yzo\u00185F\u001e>K(/1듨A/87=K\u000f䎏\u001f4f{\u0010\u0000\u00153z5|\u0010V\f\u001c>G\u001f\u0005o*b_*\rbü&xIX\u0018hCP!\u000f\u000eF(\u001eK\u0013ų܎ykLBy\u00002S40z8~*v~&\u0011/Qϣ\u0013\u000f\u001fjJV\u0016nHnO{\r*Qr\u0015=X_W6@l\u001fû#fWp0`!ʕ+^,xb%\u0012+\u0006f)e7\u0005ӄV_E\u0017cxӞG=\rRHD\rE21WEVSp\u0006z)O^-v*v=ӿ\u0007/0\u0010iWxM\u0019\u001f\u0011V˷u\f\u0003\u001b~]\u0000Q?=Ԯ3^]5\u001bt&XgC\u0019\u0013L\u0013i)O\u0013^{ܴP0soD\u00149.yoFEϖ'.a\u0014)j/3D\u0018*@!]5D'X<߳܎7?H\u001dr;N\u0003-3~\ba\u0012K\u0001d\u0015\\Տ\u0018qQ0\u0003\u0004\u000e5M %\r\u0010ݴ\u0001^\u0017ߓ\u0000\u0006H\u0004#889\u0002\fᚠ\u0013\\k\u0012R\u0015[\u0012/?:`\u0019P[ZFX%/)]\u0004ޝ喌Tfj|ױ/U\u0013^\u001a*\u001e*O\u0019oM`_Sw\u0006\u0014oВ\n\u0003#8:(\u0011bUf\u001d^2#R\u0019Gte3Bd4L[⠃tEbkG4\u001cLN\u001cb\u0014ܳ|ǧ7 7U9=O4BN\u001fva8{Wnxlb\u00077:A%\u0007L\u0016j\"|Q뇘AhG?\"w\fZ}\bYw\"ә\u0015TFdh2;jU\u001d2ߎаOTC>/j6#pM\u000e'\u0018\u0004%-`5ܳcys`\bzƩ1\\TA~@Cʞ\trU#|~m\bQ\u001f,\u0014R^#yE,9\u0007zzP_:!\u00172\u001d\u000bp\b\u0015#Q>\u0005OՏ\u0004[Lj2\b5OqM)%Y%/w ߈wUxJ<^c\u0019T\u0018p#J\u0006\bI\u0017\bW~J_`S&뤷E%m\u0004M\u001edV\u001f\u000fןgS\bA#6\u0013QW\u0003·J0\u000b&5Kb=-A%\u000f\"4A\u0004\u000f!GeS\u0019\t\\dJ%\u00143R3btw\u000123Ԁp} 3\u0004ec¢\u0019^\u001b?Kq\bUAJ}\t\r*\tR6B\u0017@MnY\u000fk/<S-ӊQ0P\u0019Oo\u0011imF&p\\)\u0019\u0013\\[Ɔ\u0011\u001eiF^\u001f\t\u001cd6W|J]\u0011%\u0018@ߨ\\\u00123D\u0006\u0019\u0010\u001a!Ff\u0007P\u0006\u001bOb7*VE$ui%\fDR\u0014“v`n0\u0013ͤ\u0001LpQf9K=\rٷ}\u0003J\u0006xi*ފS1H\u001d\u0015u'ЀpCt֤~qT%1\u0000\r\u001c\r\r\fa\u0017`7\u0015ޑRVUa!\u0010(D-\b\u0015\bmL\u001eRpO\tP/S\u0019WuK\u000bnC4D7V\r\t\u0005\u001crհo\u00185QFyhB}bN.Q\u001a.&P;V*\u0011%\u00118%o\u000boʃ\u001daKDN6[fTID\u0007\njd\u0003*6)gk\")v\u001b@?F\u000fw*\u0015Z0~_\u001d%\u0006\u001b?PjJ[G$a{g\u0015U\rPD(\u0019Y\f796hyfL3\nq)68%R4JxY\u0010\u0002&,\rЀTR\u0005\"\u0005)4 X\u000fOt@A\u000b!\u0014dp\fPA7\u0010B$\bFr>,@b\u0002fRތ-g\u0003\u0019\u0014\u0002\u0018\u0017\bZ2=ñ Y\u001aĴf`\u0011F\u0004l\rM0Ȇ\u000e*\u000e`PP\u000bЁ\b_\u0005.L\u000ff.\u001a9Q@\u0005LdM\r\u0003)\u0014Y\u0016CJ\u0003\u001c\u0015V\u0012> X#;\u0018_\u0013\u001fS\u0011\u0007\u001bS\u001aܨڀ\u0005,\u0006.436T|I;\u0005$D\u0007\u0000\u0005\u000b\u001d\r0\u0014\u0001\u0014\u000b\u0004Q!0R\u0010#d5\u0011ac4`G\u0004\u001fC0!+\r^\u0004Hj\u0003J\u0010 @i2I\u0012dAD\u0003-\u0003@t \f\u0004,K\tZ\u0017ĬR\u0010#qd@1\u0015ӽRV\u0019\u001f\u0005*/\u001d\u00182䘂xTaQN\u000b\r\"-\u001eY\u0012LT\\\u001b`\u0001it8/wm\u0006\b\u001f,{VCJݘj\u0001\bVc\u0000\u0019J\u0014\u0003\u0015O\u0014\u0006\u0011\u0019m(\u000bX\u0007#'\u0016\u0000\u000fj\u0001b6\u001f\u0012\u0010aT`FU\u0004&\n\b\u0016#Q\b\u001f\u000f\"\r0\u0013C\u0011\u001d\f$\u0010'\u0001$G\u0012(i:!(f\u0000Զ\b\u0002њMN\u0001Ha\u0006\u0011K!\u000b\u0000ƃ\u0001\u001dxA\"\\Z@\t`\u0010\u0005\u0001a\b\u0011\u000602\u001af8\u0010Pp@\u001c\f*P\u0002\u0014`E\u0014\u0004#+\u0017`\u0007\u0015\u0005@(0\"RBPv\u0000\u0013U>h9,\u001dg\u0019R\u0012\b]%Nqu/cSWl\u0002lFok/\u0018yo\u001dV\u0018p\u001ct\u0012`MR2d\u0013\u0000&k\u0000\b6-\u0018A\u0000\u001cvB$\rU4}I|CT\u0016p2@\u0018`o\u0005HM\u001bN\"Isj\u0001̋(\u000ehjD\u0001j\u0019\u0016u/jDQp2$:\u0006\u001c\u0018\u0016XqBq\u0001%H\u000b\bU'\u0018B\u0017dkD\u0007\f `$\u0000KP\u0002$;M\u000fTov\\q\u0015y7܄l\u0015uY !cH\u0004J=\u0014vC\u0001\u001fl:\u00140'$\u0003,=\f6\u001fX$vH^z&\u0006\u0017\u0002\u000f\u0018\u0015\bY%0Bt\u0014i\u0004-L(\u0004LK\u0013bx\f\u0001QkؾVn\u0014rIZ\u001bn>(@lqvTQK \u0012鸒vh\u0005bڀ\u0005ֱAtT}pcc\u0002\u0015\t558؀\\\fc0;D\f'\u000bbD\u0001L\f\u000717\u001b\u001fVy\u000e\u000f\"\u0014tdY\r]숴(\u0000\"I\u0001\u001eg\u0006VNX/rzA\f\f\r<\u001dT,I\u001eU Z\u001ax8L>H|@\"\u00189A\u0000ʊ\u0004\u001aR0\u001dT |T\u0005ъ\u0011\u0012uw$\u001c\u001bC.|XY\"\u0000ʲ\u0015W\u000efnLy0ʃ\u001bT\u0018̰nѐ\u0013D\u0004Y\f(\bH~\u0010`#0s\u0000\tu\u0003\u001a\u001aO&@>K`\u0010.\t.)\u000e+\u0015\u0005)-,`Q\u0001\u0018]D!wC\u0004\bkoG\u0002\u00020rL\u0014A\n\u000f\u0002*'6N\u000e*͆0\b\u0016P\b/\bM\u0001\u0017r>\"\u0000htY\f)\ndPd+\u0011Zu^ YƐ\rиn`\u0005\u0017\u0003\u0018\u0015[\rnb\u0003Fk&0uA`\u0017C\tJ\u000f.I\t^E\u001a\u0011ڃPqu;v\rmuPCC\u0015\u000ff0@̀!e4*,i$jD+Ď\u0003h\u0010-\u000b9A& \u000b\u000e\f5qU\u0006\u0007P\u001e75:\u000e\u0011W^\u0013˦偌\u000e\u0010:!\\#v?8xPtvPi\u0000œ\u0019\u0011\u0018\u0004\u001bD\u001b\u001dT\u0017n;VH\\7ƥo\u0007\u001b\u0011W\u0005\u0019\u001cT\u0015\"+FU\u0005.1b\u001cS\u0015n:>le\u0005颀jŒ,\u0004HF\u0010\b4€\u0003\u001b\u001cS\u0018p>Hh`J\u0010\u001fZ\u001dt>*t\\90,n\u0010s\\@5\u0019CZ\f)\u0006\tİƐ\u000e?\u001bS\u0016L-YopP9>d-\f7\u001eW&|H]7&\fg\u0011quh\f*YvU\u0004Πs‹;SCΩ\u0011͋mc\u0003JNVIϨĮ\u0004hąCz}G#V}\u000e6XP\u0005-0\u0019Pq1u~Lu%uGԨ~N\u0003%n\u001c\u0010\"\u0004+*\n\u0010\u0011\u00019\u000b\n\u00055B\u000b\u001eDdL]$4\\Lb7@d\u0014E!jE^\tVT\\'XYA\u0000B=4~StYG^\u0013<%/\u001eU8\f\".\f4#.\n9DZ#9g\u0017\u0015\u000f?7D.\u000e8 DL|F]\u0014R\u0018U5iR֡\u0001\u0001P\u0010X\u0014򚌧\rhZp+@CCj\u001aR\u001d\u0018bck\u0016N\u0012Ul+Rw!\b;J)\u0013ĎAؖ\u0015f@8d\b\u001bs)\u001au\u0010&zI_\u0012>ae\u0006DkDNILS\n8\"\u0015R[n-+~d8?ZzQ~&~̈́\u0010^M>\u001dRׄ\r;ڲPQ\fQ^\f-\u0010$L\u0010\ba\u0016\u0019\rM\u001ctg=#n\t\u0012x$\u0014fEpK\u0001b7B)\u000fDZ20\bgz<\u0000㖞7I$lP/Rq5~\\}\u0001\u0019&}_Hߜ⳧).iJ\r8 Y%rJ\u00106p\u0012;А\u0018訚\u0010ã*F\u0004slHq\u0011e{\tܳck`4H\u000b9Kܓ\u0019>}\u0011 [\u001bq!WE{Eؚ#rKfJ\u0011RE#pJa\u000e\u000f+\u000fnh W&vM^ZQۊTߘԒmҰ\u001dԌЉU#F^|Ro\u0018\u0015\u0002.D\t)\u001ev\u001f\"\u001fYr}\u0019`T첳*/#\u0014\rv\u0015t\u000be\u0017]w5\\<:vd\u001f\u001d\u0017߈ܖqAnL͠e4 \b\f/[\u0001dZ\u0000^\u001e\u001fTNِ!?J\t3b|DBIg|˖]|~\u0006H\u001dӄ/t7q%pЯ*gvkC+\u000f%pM`\u000b6N\u0015\r\u000fyI8g\u0018\rӈQp1y?܎Hܚ.<{(\u000eܒ\"j@8܂hPO3zNEp\u00190\u001b$/+\u0010D\u0011;.*/\tO|F\f^r\fgd~\rk\u0012쐺lP-\u000bPErBWN_\u001duA\u0011uy\u001du]|ў\u0007u+\u0016!^іɎ+%7)$qm9/~+N!4|C>\u001dnB.X@IQVEE lN\u0013La\u0016\n.\b\u0013 \u0016\u0006\u0006\u0011ׇ[Rd%1;܌P|J_3\u001cTR_R\u001a\u001d+Mp|ɮ)\\\"\u0004\u0019R\u0018`M\u00061:7=2Ԍ2Ў!pI_\u0012^WݘpAD3dE@;e7#b\"R˳؁\"bVK\u000f/k[xƷ-\u000fN^.C@~PHy\u0001d\u000eoa3_H~Rh#'\u00186zC\u000b\r>RJ\u0001D\n:tv2\u0000kN\u001d\u0000]qﮛnTI\u0010H\u0000\u001dGN/nC7\u0001!cl\u001cr\n啓%层X₴\u0019,#\u00149C\u0007Q`E |H&6Fn`We\u0001bɬ+Lb\u001a+\u0014\u0014|jrx9qN!\u001aC\u0010c\u0010\u0005`\u0001;\"?\u000fɫfKQcT\u0011%\u0007\u001a\t\u000f%6&=6\u0001Z\u0000/x\u0005<_ݔ#F\u0015\u0002=̘\u0004W_\u000eeZMw\u0011\u0006k\u000fڗGo\u001dlkY%MD\u0005EGqE Ga$\u00015_\u0004\t҃M\n|D9}LZX/{\bVZ\u001a(M/M{Qi\u001fƖ\u000e\u001c\u001d\u0011'T4\tԭ(\u0015gA\b\u0012aG)u@\u0016\t#4O6\u0000d\u001f%|f-\"&\n_UXb3z`Wc?zmb\u0002nj/8<\u0019js\u00066zemnCW8/,\nNL\f/\u0000(n\u00187d\u0018?\rbDN\"GzV\u0004gIu=8&.(v'A\u0013=D\u001a0X ܇NQ\u001c|Y\u0006brG'j\u0006V?{\u0001\u0000hS?\u0016=p[\u00171VQ\"\u001a\u001b%\u0006^rf;nG\u000f\u0016u,N|$lU\u001eF?\u0010z\u0001\u0001#?(b;F\u0005Sg=֑yWP[ih\u0018XL*!zJ\u0002\u001d\u0012,t\u0002=F\u001e\u001bM\u0012-dH\u0018cnf}%fS﩮}]P\u001elb\u000ff-\u0002~(\f\u000e(/q-\u0014C9[3/(\u0016\u000b3E\u0018VĢ͵cb@\u0018\u0019H\u0016\u000eP\"{[\u000by\u0015mg _\u0014/Ӽ\u001eU^\u001dq&]\u0007\u0001^|+0pj\u0004]t\u0017U\u000f4-\u0010,\u0003Cl)ڜ%7 \u001fezEyug\n\u0011xt\u000eVhTiJP\u00188IW~\u000fgڳ=*򼞂\u001e[\u0011E\f^,\bQ\u0003C;\u0018QiRjm\u0000\u001eX\n2b\u0013„J;TD8\u0018\u0003c\\\u0004W쏆\tj\bʪA*(d+H\u001c@\u0001_\u0010nZ\u0010]k\u0014/\u0005gE;?ҌX\u0011:@\u0018e˫3\u0005\bPEv։GP#Yh+ږ*H&:A6A\u001by5\u0000w\u0018\u001aW\u0014@'nqUg}I3V=\\:·b|M1G!>JELc\u0010\u0011;`E8J\b1/ԩq\u00123\u0005x'~\u001c=Za\u0004\u0016i\u0015AQzH\u000bHLZ\u000eP=a!\u001d^\u0001a\u0013\u0001_/ЎE\u0010($X>v\u001f\u0018L$\nDq5aѾ.O\u0006=aBi\u0003<*`e\u0006\u0012n*օn(a\u0006K\u0016\tvI\u0005ۃأt]\u0012\u0016{0\u0011QVN'\u0011I|'d+q\u001f\u0010E\u0006QX\u001c5k.F^im85(m\u001e\u001falJV\r\u0018EANGϋ\u0018ox!`,og!<\u001a\nLG/.*\u0017:L|\u0019\u001fH\u0002\"T\u0017\u0002m\u0015\u0005Eb\u0011xW|3^;\u0013J';FB\\\u000b\u001634v6\u0011oZY\"tj4[u\u001d5ʤA^\twYƃx`^I[:pf)\u001d\u001b$yb{)%1L4o\u00107Gv\u0012^eG])ש`|vp\u0011\u000b6/)Co,\"^ł\u0018И\u0017\u000e\u0007\u001e\u0015\u0014su-6\u0004`'\u0016ۻ*ye!W.sS?A7|\u001dѢW\u0018vY8d0a\u0003ߔ\"]\u0013A^\u000bA{E\u001b-[*!jĊ &N[IH\u0014%FͯϢL+\u0010R\u0012L&d,CflAUs_Vٰc!f[0N@p9N7P.\tT\nC:}`\r\f\u0011ù\u0006K\u0001\u0002q\u0004\u001cȅ.\u0003\"DI\u0005W\u0016>QU\n1\u0014z\u0019͙PscU\u0013蝝N^\fE\u001a_\u0000?#`\u00178\fn#M3\u0006rP\u001fP;Md#\u000f9Y0Mqy`\u000b\f[.\u0007\tc\u0015\u0011J\u0014±\u0001r(tYӍ]\t\b*iQ\u0010>dS4E_|\u0018l*3dz\u0004D\u0007=fR3\u0018BN3#i/2z\u0018mƟ\u0015\u001cݠ\u00117x%D\u0014r_\u001cp#'y\u0015&`L{\u001ejb\u0012 a\u001fÊHэbc3\u001d`g\u0007w\u00137e=dF\u0018ג\"@\u001el;R\u0002i$N؊1Nz6\u0018m-ɚ\u001ew\u0014,W:}|\t\u001b)P\u0011ga'Gl\u001eDd\u0013k\u001895&Efm\u0013#\u0017 Ep#B&]vL;ZpA,Y<5yl\f\bS\u0002\u0003c$L\u0011\u001d\u0018Wc_\u0004~0\u0015]\u001ewx_\u0007ֲ=\u0000\u001bȞ\\\fVȶܧ\u001c8Eh\u0014\u0019)TcѨN_\f7CUpgҤqAJ5B9\u0013+\bS;hy\u0010ίy\u0017\u0000\u001f\u0000x?nX5\u001f=Mv*\u0017\n֦\u0013G]h\u0001i\u0002\u0011\u0016%zģo\b\u001cB\to\u001e#\u0005ʼnSC_r݉&~\u001eKF\r/$cćRir!8\b\u0016d\"\u0019P\\d͙ʄ)\u0007]n8<\u0015jёhß\u0015\u001dF)Ce_O\u00183{\u00064\u00021%Y\u00116H\u0007݉6\u0004\u000f8\u0014\u0013@bz~u)Y\u000e\u001bRG\\J$\rh\u0015n\u0006\u0016oc\u0011wy\u0005\u0012RUVHPy$aR3\u00155%'\u0015*5Yⷻ\\M\u0000\u0011๶\u0000m&\u000f\u000f\u0011xN\u0010{o:/kCsD_}\u000eݔi\u001e|(ph\u000e6͊jF0a\u0017G+\u001dX(4\u0017\u001f>>&\u0018.?\u0003T\u0013HHT*\f2W&&@<1\u0013\u0015`\u0014p9# 9)I\u0016k5\u0016-CѯQeNAdct\u0016JTiug\b1\r-4\u000e\u0018 8x3hIl\u0000$^|,\u0012RALk\u00151jc<򚹣\u0012ҫI u3#Q1V\u0006\u0002\u0015\u0014:[\"f_ٻ \u0016\u0003J\f\u0011\"Y\u0003^Ovt݃[WY\u0015hq4;\u0016\u0001w[\u001c\u001eG\u0006i- +ɖ\u0014pz\bz+\u0018\tgv\u0013[\u0019(\u0001MPcη\u0019z|@x3^w\f\u0001\u001dW\u0017TؽrF\u0010xl\u0005\fE~(;#TN~ }\u0001\u00032ţ_\"\u0003t\u0015շd!b\u0019l?\"'\u0013~Ea\u0001cc-<717\u001b~\tZ,Cv\u000e\u001c\u001a`KC!)(>\tmŀ\u0010CL@zE\u000e]h\u0019d\f}џ\u0011\u000b\u0002}JrOQ)x_) \u0018PMj}6\u0002=쪭B@l/(X\u0019L/*vikDu\u0017\u001fw@I'\nS\u0001Q>4\u0006{U]:\u0004Ρ]\u00165,\u0005}p\u0016a$=4b蝭E@.b\u001a\u001e\u000bB\u0002t?R\u000e;6\u0002B60Ě\fS\u00132\u0015\u0019,\u0006sNL\u0002\u0001EmXS+K6y0\u0004-\u0004eb\u0018h裢!+\rq:5v\n!]/Mqf\u0004\u0016n/(\u0016\r\\\u0005\"\u0002?Q_\u0003\"3ȱ\";\u0004`qP\u0019Н\u0003;7Nd\u000b՗[Tg2\n^16\u0015\u000eЅc\u0002m``9v}yJ\u0013?k\u0015\\u\u0004!\u0012UW\u0014H*bi*XfK3\u001dt\u001bՂ\t\u0019zhЉsJfD\u001eĉke\n3E\r\u0012\u00184aqv(\u001c/&\\R~Y\\ip\u0011\u0012O._ob\u001c1,\bCi󼷜cwC\u000e<>\\hy\u000bĘMM\u0003u|\u0004JRͰ%Jc\u001d*Ӆ\u00039\u0016\u0011o\u0005\u001bhgtvoKw\u0010PY@+\u0010VޮJ~k\u001b\u0017X{%’\t,H\u0004\u001b4\u001e\u0012~^ș~CXu-\nD\u0017G/1})z\u0012dm\n̟*,>]Oy*Vp'\u001dl\u0005\u0001;\u001a0N\u000b\u000fV\u0000-\t~ߍf37\u0001&k<{\u001b\u0015ڈ\u000eQ\u0012-w%¾@f\u000e\u0016n{(TIPĀsԐyQ\u0019%Y҄R\u0006\nPt9\u000bN|g!\u0017\"Fe,Y\u001b\f\u0002֎l]_Ϧ|dz2g\\ŦLsHKi\u001f;X5A$?[\u0007(\r2\u000bz\tC\u0003ܡ+eA(wN\u0013Ѝ#\u0015X\u0005\u0005»G&\u000b2\u0017\u0005r3Y\u0007RÆh\"\u0016\u0001\"Ĉ<\u001b\u0019ܫ;]4\u0015/x37U\u001f#S6h\f:~YO'%[2R2tNU,!W\"\u0015v\u0011t\u0011\b2Qzp|\u000b\u0019\t#XŜ9B\u001b\u0011̷\u0011\u0018ԎC^u9OC3Yt\fVKѽH\b\nu\tF`;EI_E~躂4yƲt\u0007cŐ=\u001a~2yTo#\"(\u000eaEQʈ)A˗P\r\\C\u0010\n\"V\u0006!\u001c)qv' \u0016IqLht\"\u0006Ȧb%u\u0002$\u0003\u001d({)\u001ap/\u0004'/\u0006\u0003Sr\u0010ZH\u0006w\bK|ͧǐfs9mBphGfl_u]$W$I[IN)ac_)ad0rɹ(uyd\u001b`Eqܧq\u0019\"xơ@¨t\u0014&\u0010\u0000YYٴ\u0015ČWO%?=\u001bSm 6ۀআ2\u0002ƚ\u0006'Da|!ahLl\u0001>ϝ\u00149bg\u0016;0kpqֽ|(K\u0010\u000b.FiZ\u0019;\u0012\u0017q\u0003Ǘ8O\u0003\u0012>YS E\u00001[\u00162\u0012\u001d\u0001U ΂}A\u0014\nNelN}\u001e\fS*\u001b-;W\u0012(Fy>\u0005\rE\u0015\u0019;\u0006rSFxF\u001f9I\u0017\"\u0017ѧ\ts29hWV,\u000e*\u0016.*\u000fa,$ڒ\u0005t\u0016'\fO\u0005v\u001cIx{l!\u0016\u001e[A\u00198#+9\u00024Z\u0018\nTྚJ\\lT9%gQ5m\u0010t,(5\u00144$\t0\u0003\t*\u00008>s3z\u0001Gtn\r\u0014w\u001e\u000fn-g\u0013v\u001bo₂%\b\"d\u001d4KH|ͺ<\rq,\b\u0017\u000f\u0016{\u000fm4& ]eԽ[N\"51D!pˠI$\t\u001f8ex5V\u000b5)] \u000e8\u0014TCt\u001eg\fAhF\u0004njuʲؾER(^s;D\u0003}&h 2*\u001fCa?38\u0000of_Bn)O\u0014-\u0011v[\u0014\"mMܯx?jw\u001c7x\u00002cgrGk\u0010k\"-Gt*\u0010}dy\r\u000e[TQ\u001c\u0019GPe>5s\u0013\u001d\u001aOS+r,\n\u001d9;C+v>&v\u001aF.Fg\u0018Sl\u0005ˢE\u0014h8#}p/k0\u000ezLm=[\u0005]\u001eH0VȄm_Ӽ\u00124L\ra0ٳ\b\u0005dN0\tɕ!0\u0005/\b,\u0017Ѫy[͗IS.mw\u0018\u0012-'D䭗\u000ePۡKc\u0010\nEUUr\rh\f\u00165]\n}%\u001e`S@]*\r&\n@HBt\u0018\u0012x(n,A\tA2`Y\u000f:`E{JC}\\0|^Ք\u0012T:wL^(\u001a\u0000*)sgԄZ'\u0006g\u001bn\u000b.q\u00005+v#\u0015\u0010\u0016\u001f6cF4\u0000[\u0004\u000b|\n\u000fU[\u000e2FqQ\u0017\u0012m\u0013%8.%4\u000e\u0001\u001b\u0016\u0010\u001aB\"\u000f-\u001cSl%N\u0012c@ \u0001`ƥ\u0011e1-x\u001d(e\u001c\u000bl\u000e\u0017\u0007p?@X&@&\u0001\u0006BDjc[\u001b>Usv~p\u0006h*Zou2fA\u0019\u000eK\u0018EDdxM?\u000el\u001e\u000bS*03rȏ[^\u000e\n\u0007;𲓛u\u00011ܻ\u000ewYOEtZs\u0012x1ݜM[UNhrw\u0015/2;6P#\u001d\r윥M8߾r @=לWqvBp\"1Q6\u0017俈\u001e\n\\Ku\u0006:/V\u0011\ffDE\u000f\u001e\u0000,Y\u001e\u0016Y\f!F()3h\\ji\u001f1)޲qJQ\u0007:-`#y\u0011u疫\bʉ'2\r?~pNMk~\u0019j@>\u0017Y\t\u0006~'\"3\t\u0003\"H1b\u0001C1,tG:&\u001e\u0003\tC8k%W\u001akÝ9qYM\u001f\u001b*\f\u0006?\"9jbY\u000bT\u0006V\u0017u݂\u0014 \u001d\u0015f:\u0006FwY1\f+\u000b`N7GU\u0007V\u001dRN\bK\u0000 >\u0011'Th4\u001c\u0004hX\n>*Yslۂ\tܳu\u001eY\u001f.m\u0012\\Mb\u000bz\u001dhxt}B\u0004_x{&xS#:<\u0002tVSG?P}!\u0013\tߘz> F\u0011\" #j\u0010\u000f\u0011,\u0019Y*꼖#\u001e\u0011SħDy0$wB\t\u0017~$?uСSt>oS\u001eh\u0017~w\u0016śAT\u0018\u001d\u00078K\"\u001c5'\u001bLX&2xd_zF\u001d,_Ϸ8\u0016b~[J@n,0\fw=ߏٙܗ\u0016`5\u0001\u000e\u0018DM`-f\u0016\u000bLbY2p`jǛtS;}PgCY,`\b\bW\tZ>S0V%\\0\u0007RG2܌RQP0\u00113\u001f-\t\t\u000b\\(\t\u001e,XYM9Ȩ\u0014j`\u0002cH\u00002v\u0006\u0015u\"\u0011\t,؏0X`=& 7\u0004\u0002\u0011>ꗪAi\u0000\u0004+n``ߥ>y\u0010P>\u0006\u001bD\fV{Y$c̦c̢FLJa4\u0011/c\u00042'>\u0006od0m0\fF\r\u00154Fb\u001d춉h\u0016,R\u0004\u001e\u0005\u0006Z\u0013\u001a\u0007v \u0002X4 `\u00155mofр\u0012Lex\u0012,Yn:6\u000b\u0006\u0010\fE$n1`3.8`\u0004\u0013\n6M\u0016\u0005g(`bݚ(Pb<-\u000b,\u000b(U\u000bVӮ\u0010\u0005\u0007.XΤ5\u0013Kp,\u001cf\u0019uh\u0005nL3/Y$\u0002馝\f.9B,\u0012g2YILjigJg\\B:+\"^R1.\u001d͡lL\u0011logygy\r;\u0003\u000ej,\u0019|g;+o2\u0005, ó.~,\u001cYR'ΆkhĔA¶\u0010}Y>G3Q\u00105Ulb6\u000b\u001c)jT9&\u0005^\"&zo336\u000b`\u0012,\fR,3\u001em\u0016u3*\u0007\u0002wY\u0006bm\u0016g\u0004a\u001ej9zF-\\`$ 9\fpYifQ=\u0003\f 9#f\u0001L#fvS`XJ-\u0005Fg6i)#ka;+, u;\u0005lX}g\u0006\u0018Rfl\"ewhl\u0016wL\u0013(8XSp32\u0002[3Y6\u0002s]@Cg\u0004:\u0003e\u0003S==\u0019A6Ej}kg/\fC4ngmgNCmz;\rR͂A:\u001b\u0000lX\u0019h\u0013FM\u0005j\b&Ec\\^-\u0000\u000b\u000e85\"1Z944d\u0004A9&\\s'p\u0004\u0004TUt.9wNE-ϑ=G}nf\u0011+\u0005\u0004A%BWj?X+.8=:B#]-3Ȟtca\u0010\na}5]9\u001d\u0006Y̢Q]I2Bj8DD{,vH*a\u001395x-:Y`\u001e^Eg\u0016\u000eDSNw\u000et:f1f\u0011tctc.'\u00027q,bIYt\u0004Ju9Ģl:\u001d'\u0017&d-,'1\rC\u0016tŶP,07:\u0019uPv%1\u0000Y&1\u000b$^1\u000b,i\u0000uE,PQ\rPɶ\tѥ,\b,)6J\r1YVE`\u0016u8\u0006PϫtPq\u001bfAS\u0014u0\u000b\"\u000e\u0006f!\u00192΁Yt\u001ae\u0005u\u001dZx.\u0018i\u0014f|01 ̢=jA9N70:0S\u001d\u001fq3[/y0\u000b8XlŠzz5M2,0\ttCTܠ\u000et:+1t(u\u0014\u0004٩{\u0005SO\u0001_\u001b\u0013*/O}\u0005\u000e1i@,[\u0007r\u001dut\r\u001bO\u001d\u0010\u0013\u0005Vc'\u0019fѕ\u000eê\u000e-x\"!.X5Y@fј-Y>hY\u0018k\u001a`ٮ\u0015y;$+qwVʝ̢\u001d\u0005kCY$rLԀc\u0011NgfA\u001ey,z_5PVmk{|g#+'{7-HлA\u001c9J,>d,\\E`,N\u000e{C{W\u000enEt{GFɽ3\u0014Cn\u0018;̢{'.ay\u0013Xưb\u000e7c[E-}}?s\u0001\u0006^\u0014\u0001%\u0011\u001c^\t3\u000bB'\u000e\"\u0018|[\u0015><|6f\u0016\u0013\u001f-Ez8>|\u00036Vf9ӆ\u0012\u001cA+\u0003|#EYd!]fj{jj26Ew\u0015e\u0005Mx\u0018\u000f\u0011\u0010`\b(,Q\"QKKH|\bx/_\u0002חq\b\n(<\u0004\u000e\u0005\u001c\u0014rdE\u001c7yW0UL*)_,\u0012~Bk4'>1_wC\u0011ea\u0000\u0000\u0010\b\u001bCORZʲ\u0018|MoU\u0016񿘏\u0013)\u0014|\u001f\u0010q|r,P̗\u001b+Be1?\u001bB\u000e\u0015]\u0003XiY|P9\u0006,@oLux\u0017w#]\u0005B0\u000eG{`,v#\u000b\b)*в,I,\u001dae\\s^\u0017\u000b\u0010\u001d˂\u001ba6VW󥎯ɲ,6\u000e4b,qbYAt\t\u0005Ŷ>=\n:ߗ\tU)EˡulY\u0016i{_N\u001fb\u0001>͠,\u000b>9\u0005\u000b|-\u001c7٠1֪T\u0014؄\u0010Zkɲ\u0012b}X\u0016}\u001csJ\u0007sj|u\u00079\u0005\",\u000bB\ncY6,j,z84VaY$\u0007^Ų\u0018]\u0016Eʜ\u001auϽe\u0003\u0001X\u0016\u001by,a\u001d\u0015Ae\u0001\u0010\u001c\u0017ѕh@\u001f\u000eXniDoe\u0002L2 IV89\u001b\u0011\\ceQN[1\u0005ĭ{6rce1=\u001f\u001e*\u0006>XQu\f\u0013\u0005}\u0018&b\"UK,T\u0016\u0004VfX\u001d/Ԡ\t}.\u001b\u000bb\u0014$U7\u0019ڧ\bc)\b\u000f\u0016Ǐ#q\u0005,\u0017\u0011%ZE/Xe=\n}OjR\u000fѕTY@U\u0016C\u001d\"OʂU\u0016gaJç\u0014\u0017,f4,\u001d\b\u0013S\u000b}\u001bItjZ\u0003\t45%,\u0006S+!}M\u0014p,F,!}Ә\u001e\u0005|Xz/kX\u0016HGf+\u000b:/m*nle\u0001W]h+}e\u0011B-+\u000b4Ob:<@?ZY` GsB>V\u0013\u0019L,\u0000Mmj\u0015+!g;׵E\u00018\"&W\u0016`ke\"N\u0012\u001esDV\u0016\u0003I_ˈ\u0003'(AI\u001f|V\u0016,RG*Oy4\u0018\u0018.\u0011Mݒ6˔ƈjĤx==/~\\q%n辐\u0010%ͮ\u0000Fp\u0019\u0000Vőiɝ .ʭ:2lG#\t`~y4t^ʅ)[8\u0013g-߲?D\u0007N\u0000\u0006҈\u001d!ꭅg`0\u0015\u001ebR '(\u0005\u000f#9hnGJChF\u001cyi'wבSi2ˮCrɬ·ʶU 3=+\u00177-,ir\u001c\u001eN\u00151\u000e\f+T\u0000\u00102UY\u0003k<\u0010\u001e\"\u0002+d%|/V\u001dJ\u0001\u00189_\u0006J~I\u001b|`s\r$\u0015\u0017̚$Ϊ7\u000e?#8\u000b\u000bf*ƋIaqBˀ\u0013u֡'\u001eODf75j^q,ϱ8nk\u0005)M\u0005PT\u001f*3\u0010;OtXH\b\u0017\u0005P\u00161O\u0000Ii:[~d r\u000e6/\u0019\u0002)\u0003)1\u001bw3ozuLp8ON\u0019dX\u001aS,R\u00000V4\u001a\u0019\rcuܲ\\^eʵVܖ\u001dq,_BJ\u0002\u0001'J\u0002\u0011}\u0002d%~5\u0004ET_\u0018\u001eM-l\n\u0013aT\u0006\b\u0017=c(\u001bRx=rd\"i6QYr\u0012Za\u0004Z\u0004q6\u0000jqJex%tk\u000fI΂8ub8e@(\u0017&\u0017¯\u000f\u0007\u000f]wñܠw\u001f$-L\n,8L\u0014;\u0017v.Ug(Na'\u0013V\bŃ'INĀ\u0000 b`\u0012arUyA*3\u0001ZsqjS]dx;ұ;\b`{Eʅ1o;\u0018^r\fPs3R=&J#\tXt\u001b\u0016\u0018\u0002K\u0010#\u0015\u0017\u0002\tŒU?)\u0011\u00101\u0013D$I<\u0017yGe뫊bWl\u001fd8p\u0010ѻӋ3rw6,磆ũ(>\u0018>g`n(p\u000f|\rT$zTH~d;Wބe_vv71\nt\u000edM{i]';A6'xMˌ&:;:a\u0003Um\u0016-lݕ;\u001b\nq~9\n -\u0014#/렆Bq\u0010\f˹\u0000Vwi6Ə,\u000f\u0006O.lY.MK\u0002@x\u000f#VZtWAvQ8u\u0018@\u0014W0_a9X\u001cM49\u0006gMDs;_u\\0M4xeƒnVf\u0010t@{afSORԂ[QHϡ*N\u001bx\fAcv\u0019űz!\u0018\\!^RdTy[4tvCh!9ad{2˶[r~W~'ĖC+{EBo=%X\u0001x\u0002\rae{\u0010.\nIN\u0007\u001ez];Wqz[c\u001b8\u001f7\u000fUrvA\u001a3\u001d1\u0013;Vi>e6\u0019g9\u0005*\rE)\u0013;\u0005_:^\u000bVx0q]#=P+n2cEaZPm\u0017\u0017ۆ\u001e\b\u0013\f.I@\u001a'Z\u000f4E@x/tM߯|\u0016Z{VRLUm;DT6?˝\u001dg4\bC\\\u0018sԪMy\u000ex\rA \u001a\u0018A3bRL-[v\t`\u0011h\u0016p\u0017t!Kf+R/J2^!FO7d\u0010C^0#;\u0002k-n~KeVEv$}s\nXdŅة\"\u001bѳ6gk-q:_z\tLt!(F\u001chcW^\u0004\u001b3O#\rYs\u001dhWt:k1tr?蹏\\ڶ#b~v'*jLt\u0016_ﾔP\r\u001c/&޻\u001cz\u00183\n2+3\u0018\u0010DTAi\u000e-v[m灪k3\u001b#fzo\u000e+^u 8Es:\u0006Xp{\fA`r%F~Y\f\u001a`\u0011^!ŭ;ꦡko\r:ARr|8~ d\u0014`eQyFEo!\"v8\u001dۮ:0^b9\u001a)~z[Lq9\u0012zz!}$H\u0000(ׅ\u00194NHU<ͧ~u$zI.H׹4fNL[e3le\u0013:ڰ\u0017+\u000eYdlʦzwN})<\u0010ݮf*滖傸ixЩ\u001dPTN7#8\u0011\u001bRz?f7g@xR,W\u0001&keD\u000b#\u001dyR\\ʑe\u0019n{ij<ؑZ\u001eyW@\u0001(PEtf5G4cj)\u00060E\u000b:Lq+\u000edly`${%V~ww^q祈ݪĥי\u0018&2Pmo\u001aB\"bvK,&*6\u0007BQ؎V7\u001d\b\u001d-7\u0013=]n5Qވu\tl:.x~eG$$S\"-\u0011뀞򾉝4\"5nk\u0013T\u0011!!>U5\\T\u0011?U\u0004+fw\u0015E&\u000bc\u0015\u001a4͗fnxh\u0015(*\bZ}\u0015v|T\u001fyDv<2=3^h4*Xfv?Ԧ6RW=!\u0019礒x}L̎T\u0007&R](LoY\u0014{g.I8r\u0018!>RURM-ܟԶ9c-\tVh\u000e`n\u0018SIz\u0005h>VHMdw6=qrW{\u0011T'H}\u0000so; \u001ca\u0010yf^Q\u001akcp1\\p&|Vm\u001fn̔\\4iIbbu6.8\u0016;]/ \u0017qƯ80au\u0016/9\u0017hx\u000eKc-養P|#p9R\u0019kyzKv\u0007\u00165Os;!mCUWߥYD{\u001fz\u0014W_q#Mn\u0017@wͳ|?\u0011l\"SH vͯjb믠{>M\u0014\u0002B\u00054mk>\u00105Oj{/xry$W\rtv'|JeTV\u00072\u00128sLD.%\u001d\u000b\u001bd5ߕ\\S=\u0011r/*\u0011\u0015B8\u001a{a9zl\u000fY\u0010޹myj\u0013Kv'}`\tV+ۂw˫Χ=)j=`)\u0017Y\u0016f%fzZA)׮'8=۟u(LEy֏zCI)\u001a_#\u001d)Y|e\fQpC\u0002\u0015Nal'ϰ\u001c\u0017\u0003#FF}ӛoк\u0003ru\u001f<'IJɬz\u0004#?x:N\u001c6HMG-լ\u001fy$,\u0002S6uRZi$,(F:\u000e\";nSzrPy=\u00125)@,\u000e4\u0001o=oѺ\u000f\u0016\u00015nck(̰\u000fdW\u001cܪ厈ꤒwcO0ԻmnD$#k>\u000e<3=Mbq(p=\u0006:\u00167K.\u001fA\b0i\u0005\u0010\u0002\u0015S!\u0011;O\u00147\u001a ȯ8\u0017*3,W\u0005\u001dɬ2\u0016$UR\r#k2S`hbRyr4V\t\u0012\b]Bab6;T\\\u001a˝\\]\u000b_[\u00034\n\rM\r-Lag?DXjjb\u001dh (n])2@R\\l\u001e*9NvJt~\u0012v_n$.\u0012%\u001bʮ\u001bm\u0004lhRhfb\bARTg\u0011o\u0015PǵI\u001crLAwQU\u0018\u0019P|\u0006\tmu*`*ү\u001d+\u001aΘu^y?iHB:\u000b[2#\u0011XId~\u000ev\nC\u00036Q\u0010uHtO1`tO,KDU\u0014ì\u000337\u0014\b5\\T>qHrκ-˓:sRJo<\u0011K;\u0006iGܭ\rCf\u00021:I\u0003Xx\u0001\u0001\u001e0P\u0002rq2C\u0003\t\u0002X0I\u0000'g\b5\nBE!vUL/.)N\f\u0002fVyH\u001e\f=\u0003ZVl\"pYqqÂ\u0013\u0011\u001dVpdb\u000f\u0019\bZj\t(\u0002\u0006\u0002)3J\tK7\u001c5\u0012T'Nn\u001c,\u001bp[CQnnH\u0015E\u000233\u0002` 9DF\u0001 \u001e*\u001c/Xp\u0000\"\u0001\u00163\u0016\b#Q2:\u0000u5jnLCetPDgvbJfu/C-ۉس\u001d[ԅҕJI(\u0001\"\"a\u0002\b\u000e\b\u0016X\b\u001c\u0018$tB\u0001'2b\u000ex9q\u0010\u0004bbHVTLXRif\u0012|\u0018\u0004F㊹bnHJe\bL+⪵\u0012\u0014R%\fq\u0007HX\u0000\u0003\u0011\u0019FpXA¡b\b\u0000X\baB\tfYJ\u0002\u001euFj904\u0014+\u0002[޷\u0015שB|H4qۥ\u00018*3@fdƀ\u0016$\u00068\u0001abC\u000b\u000e\u0007\u000b*p18*U\u0019\rX͢##=@\n\u0017\t\u0012\\\u0003\u0007\b\u001f8Lxq͈o\u0016\u0003γ-9\"Z!:\nc\u001c\u0017(`\u0004LJ\f)8\u001eh\u0001\u0007\u0003\u000bD!A\u000e\u001c\u000b\u0016`h`\u0006\u001c\u0012DPcC\u0006\u0016\u001c\u0012(PB$\u0000$/\t)\u0014\bMBḦxpӘ\u001c\r7+\r\u0006\u0014i\u0000\u0005H\u000eG\n\"8& \u0000\u0002\u000b\u001c\u0010< \u0001\r+8\"@\b\u0000\u0003\u00138\u000e\b\u0003\u001c\u0014*@q\u0002C\u0016\u000e\u0017\u001d0\u0005D\u001b\u0006a`^4([1PeTHsͤC%ϑ0 \b\u0005 \u0005\u0014\u0003^@\u0010\u0001\u0004ǂ\u0007\u001apTpЁ\u0003\u0001\u0004 X\u0006\u001c\u0014(8a\u0006\u0017\u001c\"N\u0000 G\u0002sY\u0002{䵂Zlhe{\u001f2\u0019-\u001e+5;\u0018\u0003Tn\u001c$NpHC\n\u001c\u0010\u001a\\ \t\u001c\u0015\u001ex!\u0006\u0003\t(8\u0018Hc\u000e\u001c'P\u001cPc|\u001crg8\u0000PZZ\u0014\u0003ƒdVXj\"J$8\b!S\u0003-3\u001c\u001f2X@\u0005\u0005\u0010xC\u0002\t*p8\u0010c\u0003\u0011\u001c\b(A\u0003\r\u001c\u001f: !\u0004\n\u0019\u000b$\u001f8E\u0011Υ\u000bC,GvIz>4BpRYZg!|b\u0015bR\u0012@\u0001 „I\u0001%Rp<@#\u0001\u0006$\u0005G\u001138(`HA\u0001\t\u000e\u000f\u00194\u0005\u0010\u000b@i9\u001ab ,\u001eu\u001cUC__WL-e{j}3ȬTZp#\f@G\t\u0013\u000e\f\u0014>p)\u0003>Go\u0003!թRHk\u0015\b\u0019C*\u00033`\u0001\u0010!\u0011r8\u0002\u0012p\u0000\u0000\u0000\npH\u0000\u0004\u0006\u000e!\u001c\u000e@pA\u0010\u0005X\u0002\u0000\u0014%\u0011\tu\u0003qhd\u0016yZq`h;ذ\u001a\u0011NvCY\u0018fq9joɆ! ä\b\u0004\u000ep\u0003B\f\u001c\f\u0016`8\u0000\b8\u001ah\u0002\u0006\r28*Xh \u0002\t\u000e\u0011#L\n\u00101)\u0006Dƹ8T\u0002QT:\\֔_\\Q:O\u00045\u0016\u0003wh\"%8rH\u0001ñ\u0005\u000e\u0000\u0018\u0010\u0000\u0006\u001ap\u0011\u0001\b\u0005\u0011``@\u0003\u0007\u000f$\u001c\u00180|pH \u0004ǃ\u0007&8X1\u0000d@\tJ\u000fɔ&qjDsO^7_(h~w`\u0000\u0002\u0003\n'8\u0010x\u0002\u0001\u0001P\u0001\u0006$X\u0003\u0007\u0006\"8\u0018H\u0004\u0013\u001c\u001fJpx!c$\u0018\u0015\u0003=C\u0006BiU\u0007cX\u0007s,EQ\n9&\u0002\b6\u0014˅az; \u0019\"\u001dP!\b\u0003\u000b,p8Ѐ\u0003G\u0000\u0012X\u0002\f8 H(\t\u000e\f\"J8b\u001c9혜\u0018F\f8n.|*D\"CĩG\nt\u0001\u0018#H\u0003>H9$\u0019\u00192W\bXM(\u000bM]g(f\u0013ڱkWw\u0007JB\u0018U\u0010~*_eAIl\r>ծ\u0006Hb\u0006`0\u0011\u0001\f\u001c\u0010(0\b\u0002\u001b\b?H,\fE\b&\u000bBp ~t8EP\u001b\u0004j%7~n\"\\\u0011\u001cfJ=)J\u00150£\u0007\u0011\u000e\t\u001a>8<| ) Ŋ\u0000t<\u0015\u0018\u0006$E[@\u0017?\u0006 \u0003\u0010\u0003s]\u0000W􀸄pZ\u0006]T\u001bJYÎ_Yn&\u0017!\u0001\u001dDplXQ\u0002\u0000\u00193O\u0000P*\"E`ƨ\u0014m\u00013T\u0000\bAI2`\u000b ve0z!F\u0014P&:g[g{mY\u0016\\\u0005\u001e-y\u0016-\u0002\u001a\\p\u0003\u00158\u0002@\u0004\u001c\u000f<\u0007\u00134\u0005\b\u0002 \u0004e\u000b\u000f\u0001\u001e&Tʅ\u001cB\u0013Yf9dv*\u0003\u0019\u0007':Po:Y-5\\YoB4Dv$s\u001cr\u001cp&Ű6n.Dow\u0010\"\u0016M3,eFì7-c#U\u0016f)\u001e牮\"$\u001fq&A\u0000e!j\u0013SmƲ\u000b\u0005\u0012ZCq|*9x#?FJmHvlŒ3\u000b\u0007^~_WaU\\u\u0011?Cn`jY\u0014GVCNlȠ<\\Œ++\f\u001cVZm(~Xk\"z`p\u0004wf6~̶ngj\u0003Ņ\\\b!@JK\u0011}ڸjrAE{\u0011\u001dP\u0007惊$m&l*p ?L\u0015+e\u0007f ^\u0013.jA7̀S0JM:fw\u0006٣F\n\u0016'\f\u00158?bF)^Ae;f\u001dGU\u0000\u0003>Y\u0007kGnS$b\b\u0016p\u0017ǩ4)\u0017\u0011\u0011\u001cCO\u0013|G:\u0003\u0007~5\u0007N\u0014CDO\u0014a\u0017\u001c2|\u0007\u0007v71{\u00064ʌM]]N\u0013+N\u0005\u0010\u0006\u001f2\u0012A$9՛+Afu\fD`rk\u000ejޣ$>Yl3R1c\\wRbשD{Vo'I1<\u0016;f)K)\u0013!Jtl\u0019$4<*S+=ڕgfy4@\u0000\u0005\u001fXQ>dN]u\u0011̳籚m=W0K Z\bb)m_l?,Z.\u0007kI^u\u0006-v,jT̬\u001bߢ\u001cce|\f/Yzŕ(: J0s߮\u0019\u0015ZJ+\u001e$?1rsEY-2AwmԦ2\u001c\u001da\rC 2Ez;9.0_%7C\u0015T8\u001f\u0005Yz;\u0005J\re\u0019V7n\u0017A*Qs_\f%H5\u0010KT${fy?\f(V\bn_vg8SKyzq2@D\u0018bP~Q\u0001˖A(#-od\u001f'2\u000b6Em\f8K\u0014«!jzz\u0010c\u0016Oy[au\u0015¦y\u0004#vKTˊ'LV\u000b[2_QLHy\fPUj:W8j\u0010?*o\f\u000ez\u0013\u0015][IfQXɆ\u001f@T\b\u000eDa\u0007@NA@1\\\u000eD,\be^o١5\u001d]⻰*{I4TJSI;P6^\u000f4wX\r\u0010^(3Q*6\u0007>V\tPR=PɊ#zUxi\"+I݇ڳÏ\u0013ܤf3%e\u0010^Hy9K\u001d{\u0015\b6yamV\u0018\u0016\u0003\u0014&Sq*\u000eC8ufaƻ\u0006b{aĪ8V86w^o..7\u001c؎̾neKr]W\u000b.\u000eTZ\u000b]\u00050-'z\u0017\r9ر!כ_W}C\u001d}ڰrB\u0018D0\u00144 ɮ\u000bt\f툆yNF\u0015>`q>nl\u0006;\byi\u0000;\u0015]I΄\rJomX\u001dƹuPd!ʍEO\\\u000bc\\Iku7\u00014*seh\u0012Rc1J\u0003D%!\u0007\u0003\u000f\u0012Y\u000bSGsl*e\f\nׯ]cW#XރT1c\u0012e\\Ӌt\u001eϩ2\u0015X\u000e5Gf{\u001eE-;\u0019\"\u0006\u001c%3\u0016­\u0015fW=S`r2^p--d-ϯ7n]ӕpQJ-\u0010\u0003G+\u0003-I(\u001b4\u0010Qzmr0cT&2\u000f]k\rx|a\u0018I2l\u0010fj\u00073޵\u00040A\u0016-9\u0012X\u001ehUۉ\b\u001c\u0018\biSm2$E]\u000e8\u000b4Ap\u000e-0\u001b%XۈO;O\u000fT\u0007%z\u000ba]ʍ0MEs\u000eQfю\u0019:@z\u0001Yh؝d\u0005R+S\u0004R\u0001[9عr{\u0001;CFbgi.\u0018v/|\u000fTH5ٮ\u0014?Rl\u0010b#tLhŕ\u0014h/#\r[s\u001d*X\u0003\u001fK3\u000bmN\u0005w\u0003\u000fgU\u0004.U\u0010X\u000b`\f=J\u0017\u001c\u001f4ܶ>H1\u0010#h!\u0017η,t=S7\u001e\u001b߳AZ50\"\u0001G(qs\u0010u?0%gт`VǨ\rݎ!x\u000fcf\u001aTl޾He~s\u001bv\u0011*;Y+$z%~`_s9UE\fE\u0006T53,/,Kd\u0004y\u001a?\u0003—\t=,/7\u0007$K)\u0007BO\u001al!0rlQԺ ꚮN\u0010:dD \u00122I􁋶AGL\u0002M\u001ce)O^{M\b\u001cv\u0004)ʲѓ\u0015\u0017\u000b؁\u00183w\u0014x\u0015p\u001b9v'\u0019\u0001\u0006M\u00030p52>\u0005T[3\t.Mh\u001arJ\f'Zz\u0011FP\u001c\r4|4B\u0005(R~ezA\u0017\\\u0011P\u0017r\u0014\\'U\u0007)\fZ\n\"\fbԙU\n V\u000b$[\n\u0015M\rYHqQ,.p2mr+n/M\u000b7t̄}JS`D\f5\u0004R%\u0018\u000e>Jh\u0012P\u0012r\u0018I5\u0014ũ2aּ'^w\u001afb\u0004=Px\u0005A\u0000'G0~ȑFU\u0007\u0019V-PѮa`x\u0019ç5\u00070ڳ\b)\u0018.;\u001d\u0005p\rdS\r;\u001d\u0018\u001fz+~!ij\f\".\u000610zieQ\u0010ƌkB\tu\u000bN՚i\u0001\u0017G\b3Dn\u000f>Qj\u001e|Rl\u0012p\u001cz1ѮbS\u0004#!\u0010U\u001c\u0017Z\u0002\u0016͐\u001b\u0012]M\u0002\u0019\u000b[2oD\u000eA\f`\u0016F\u0010S,\u0001\u0018'\u0005H]\tX\u0001\u0005S\u0004*,\u001aW\u0001\u0012J@fm\u0015\u001fd#Jg-Tn$Tl.`W~åxD@j\u0003!B[\t7\n6De\u000fp\u001dz,\f1\u0014{c=\u0019?\u0005d\u0000\u0011u\u0015=Up .4IxQSQDֶDi\\\f0IU\u001a\u0012/ہw\u0003\u0014\u0017@a<3]7\u0003%_a\b/P\u0004R(;0D(\u000bPBM\u0007i\u0001KUl(H\u0002DGvIPA:MPi6Upю\u0003B(\u0002\u0015׆\u001c(\f9Nf\u001eH8m8:Pg,~Pf)Tl\u001cz88u\u0014:X\u0006*]I>#zS\u000b\u0003P$i \u0017X\t,\u001apy~}-0R`x/G+e9wTřhC \u0017<2 \u001d\b\u001d _b{\u000f,P\u0004D43|/Un/Wq$B\u00005@V\\?.ؽ\u000b\nEkQPf>܊͉(V\fF0\u001db\u00072KďE1\u000b΅qKPͅq%e\u0000Ü|M\u001b`7\u0015\u000e$\u0017\u0004+4\u001c3\u0013@Yp*Xp\"L.DFn|p\u001bmu\u0017\fܾW\u001aM-ՒX`,\u001d(:Kuk͇\u000bf\u0004`r\u001c(\u0014\u001akيۆZ4\\sG@y~90[6ქ$g4hHg\u0019JnײjN!\n5\u00119Oe\u0018t/Qd\"U\u000bf|\u0015dbao4T\u001c5=\u0011]9]\u0007~mwWGfz\u001fv<ˆ~Y?Š\u0014\u000bΐ\nT쬤)6LoI2\\o!:cil:O5m~s٠U\u0006՞uޅB#\u0001|2b[1T/@9*uVpLbw\u0015@]q%|Un\u0012f3֯6pTXZV\u0017t\u0016\u0012I9㎔r\"[\r5̭9V\u000fA\u0001}R\u0005'Lr]r\u001cW\bo\u0019\rVl\u00037\bEVc\u001d\u001bnߖ\u001crhδBS\u000b7\u0000$OXQ\u0000V\u001dU۞QՍPB\u0007\u0011/hbTm\u00119Kr\r3K\u0011\u0018)\u0011XQ\u0010\u0013D4\u0002؂j.XOQ~Dr4P\u0005qk\f0\b,0Ea\u001b(\n\u0012=\u0005QAW@pfA'\t)Щn@\u000e|4U\u0018D/\u000e:Vg$|^=\n\u0013<\u0014&ך\u0010\\u\u0014YJ\rq̄i\u000e\u0002\b5y2r\u000fVE1Ib>\u0018\\\u0006\u001e\u0012k\u0002LE*MC\u000f\u0013\u0007(3#U\u0007C%B\b5Irϯ\u000eԊjao)L/5\u0017h؍-˃ft-V-5LД[eR:{Lzwٚ%T@$]^\u0010>CP\b9Ff\\l^o>19Xn\u0019~,ϣ%`k/0\u0016\u000ffw\fWܦ-M\u001c\u001b\t7g\u001bf\u0003\rg8\u001bkMuvcJɆ,Pd.N\u0018G)2\t,+\bRP\u0010nb#(4j\u001b6iljP:a0@-\u001a\u000ey}kd\u0014\u0017\u001aHR+ME׹߸\u0019cUߍ5?xU9 UM/b8\u0015瑪2F\u0010F\u0011t\u0011dLdmh5NC\u0001+H~&[\u0007!S\u0001\u001d`\n`!\u001bd'ɯ9\t3|H\u001c\f*\u0000$xݚ5ApR@D\b@\bꁌQ\u001ap$\fHRSؚOu1rC!:\u0003Ợ\u0000r\u0001m\u0014;2\u0015R\b4|M\u0012%p:X16'V\u0019\nᒜAK\u0001\u00171\\\r9׬\r?Cm\u0007^F^o3\\n:R6DI֓rPM{\u0004D~=K\n덃MP95۵^x?t\u0005p\ffXUFU\u0006\u0013*\u0012g,&*v\u000fjs>Y7\u0016)W\u001b\u000eUe\u0004~s/Ǫ7\u00104\u0011Jd\u0015\u0003-MTn%f\r)X1\u0007$+\u0013-T\u0019E3\n%P\u000b$߱\nQiT2\u001a-\u001a\r}\"ՂF껊\u0016R\u0004D2|\\fEc\u000ebV\u001cS,?e\u0015\u0007\u0011\u001f\n$>XZ\u0003!O\u000099H!\u0006>[2ӡַ̯\u0000\n\u001fMu̦\u0006Dkd\u0005\u0012\u0005~xG_:\u000f#è\u0000@Y\u001c9S0\u00107A\t(,\u0006BV\tL \b=pK\u0000\u000e؁\u0012\u0018f\u0005\u001fJ\u0002\u0013\u001b\u0006U\u0001O^r/R6|?Q~\\\u0011ٝV\u0012ќe4~=ץ7\u000bU\u0000&~P:r΢\u0005\u00077ւ+B\bIuWi\"Lr\u0010?Oq\u0015\u0013-7\u0013A5\u0017'z\u0015kE2M2u2D\f?C\u000efYL\u0015̾\u0012\u0005P\u001f(\n*~unܟ3%=q\u001b~x]\u00185וU8Lvi^\u0014F#Xm[I2|/1Ɂ\u0018lcpm\u001e\u0013+R4կ\u0019Xڊ3\\\u0000ve@1r\u0000rv%bz,AqѺ\u0003)\u0005+\u000fi;a\u0015`B|^Qh\u0017fI\u0014\u0016Sb\u0003rM\"\u0018zc\u0016MWn\u001d,\u000e\u0014ۆX\u0010\u0017nĚ,I6\f8G\u001cuKU2_tnG|c\rT* >6\u001b4\u0015yB|ہRca\rW8َC[u\u0012vZ\u0005oi\u0002<\u0012rÑ\u001eI$\u0015L\u0011ˌE\u000eJ*VOD\u0000\u0004+\u000eS6\u0013%obwUGRt0v\u001aX\\//\"]\u0001\u0014J\u0003>\u00109\u00002\u0010\u0014\u000fS&g\fď\u0001$H\u0006pႀ/\u0000\f*z8\u001c|hᨐ\u0002\u0007\u0017/\t5M/\u000b8R1\u001f\nY\u0004\u001e)Q\u0003.\u0018ýs>p\u0000\u0015(\u000f8Of(~Zp\"|րα\u00031b\u000bt@_\u0018#Ч4!|\u000ex`*$I\u0005JUω\u0003d`\u0006OWįh\f#9E7i>A\u000b\u0018\fh\u0001t2\u0000S\u001bXLRj\u0001\u0004=O)\u00072T\n8C\u0012?Kd'+\u001dX}\u0007;g(x?h\bޗv{ڠ7_H^g$DwZ\u00031P{MH6\u0006Ian\u0012j+F\u0001-I\bE(\u001a;Th\t!UZ\u0004\u001b\u001cnyOHM˜f74i\"Ɋbq/V/6nP|_\u001eTQٞ\u0017\u001e\u0018Tv>找Ws;n^\u001aq,\u001aOs\u0005cntE`3=6}i,\\O=E\u0015\b\u001f$\u000bdi\u0016qRQr4̒\\&΃\u001c>~Xm A.8\u001eY_\u0014#;Q,\u000e|0~Qb\u000e㕚\u001cRבxi>6M7dxŭ\u0000ə$D\u0000\u001aX\u0010AZ\u0000D\u00133Y\u00115]\b\"\u0001,Z\u000b|\u00105`nIP3\u001d \u001cG\u001b4\u001eP\u000bTO\fDh\u001a|\u001atX`$}k\u0018r\u001adx\u001f\t-r8\u001aP@\u0003\u001ek)\u0016\u0000\u0015@Q\u0000 !Z@\u0002fWpI0i<\u000f'\u0004J4/t\rHX\t\tR@u!\rb&i\u001e%m!lJ{\"E1AD\u0003 +U\u001bkx\u0001\u0011#\u0001&r\"8v(J\\ܡv;Hza7}\u000f\u0012`s'\u001bny8hd\n-\u0003M+\u0014\u0018fō\b:y%9L$\u0004\u001aH!Va\u0019:hZ *%x\u0012l\rp\f?\"u2k-O\u0017\u0003X\u0003k\u0014+\u0002\u000be\"X\u0015\u000fu\"#M۲+$p\u001f\u0000\u0016>nPd`j\u0006tϡVzpliHAfy=p܄!r4,ůA~\u0005\u0017\t%BXtqbAmp\u001d@n1\u0000\u001a9p\u0012lXbeAG\u001fP\u0016Hn%ڠ\u0004ndja%?j\u0015xD)ƃ\u001c3c\u0010~cqA>Yv\u0015e.)A\u0012\u001ct'$߹L-?Ep)m\u000e\u0011C)\u0015Բ\u0000R4a\u0011k\u0001!H\u000f`R2Mg\f`a\r@\u001et\u0015t#L7v'Z\u0006W\bjMW/\u000fp_i$I7am7f\rx\u0018D<=Xl\u0011hjq\\PQ. cʕ\u0014\u00006X\u0013`CȄ\u0006\u0002g*\u0006\u0014(L\u0005PD\u0012H$ɒ\u001bԀ%,\u0019ñ\u0005\u0015\f8\u001dX&#\u0005{Y\u0017d9%d{6O7\u001d5{gMb@jV*9hIBTU\u001e-\"R;3Y!u\u001fFP\fneY3\t#\\\u0000@r\u0003\u0011\u000eTɐwUg8\u0013(l\u0000\u0006\ref\u0002J-o*mF+%CUWwy\u0011Z{ق1{P\u001eIьPcF\u000b\u000eI!}l@l;\u0012!@\u0004E\n1[4\u0002/x\"PVXi ~F&֙+b<0QdFf]Z~uE\u0002ů\u000b.\u0005YgezF_\u001amY\r U\u0019\bؙ-=~\u0012bj\b(Q\u00157Ea\u0016H^\u001cߑֳ~D\fEV_HI A^\u001aݲ=\u0004,Tc\u0013\\LY]i%]\u001e0rKBC;P\u0004Ys>)3\n!<[\u0015u\u0007\u0001d$Uv\u0016\u0018_\u0002\u0014\b\u0019v\u0003\u00153R\u0014h\" \u0006\u0004\u001c%4S6\n8\u0002q\u0005j\\[k\"H5ћΘE[\u001c^/\u0018h\f\u000b*Hs'˱8\u0013\u0018n]A|\ntΐZB\u0001gh݁\u0006̆ \u0019fbx4bCKj#ϩh=h|֜\u0017\u001aY\u001dQ\u0015~tLm<\u000f^\u001b\rӻ(Vq*\u000b\u0003u\u0006\"'\f\u000f֙#6\u0001Tfbzc˺CM+p\u0004m&+&\u0017-?Lۋ[LRgVWz\tv{F)2SR\u00118\\i/ų]\u0006tzy t\u001d献9\u0012eCR\u001b\u0010FzHy\u001a\u0019\u001fN.\u001boԢ7Oq+^e!6ͥ\u0007DK\u0017R(\b*5A D\"JCqz\u0001Y|ط~E3fz\u001e\u0005/\u001b龜in=\u0014\u001fDq\\\t,\u000e>L\u0015@Tf2M2~:p:9\u0004jo1b\u0010#@B\u001dime5\u0015(\u0016Z\bR\u000b͒\u0001l3K\u0003t?PtnwU:4[W\fk\u0003YbPx$Oqfqrr0J\u0018A`jYf3Wk\u0012V\u000f8Oe2`\u001c\u000eyu\t}vQFsb\u0010\u0018n9ӂu.\tQ\u0018\u0000$\u0018Q(\u0003T[\u00031~\u0016$a蹆`ҺB{\fڤI\u001e\u001af֭籦>t}m돈\"5E\u0017l\u0005\u0010I\u00135acw\u001a\r5\u001cb\u000bYZyB #\u001bB\u001b E\u001b\u0010b&(\u0002\u0015\u0005\u001fӯ\u0007(A\u000b6Is\u0015Dh\u0015\u0007k\u0017\u0019!&\u0018\t\u001d5\u00117UhF\u000b U'PZ\u0014Pv7Q3>\u0005k\u001f:\u000b \u000ftL})W&dxbX\u0005\u0001Dv\u0015AF\u0001\u0016K\b+Fk\r8Vh\u0018lV`s)A8\u00040\\\u000f8C\f\u0019la\u001fv\u0016F(5XGZ4dZi'M-3.XNw4D\u0006FI:T\u000e\u0006e\u0011iTOT,m=Yb\u0011<\\p&~D\u0000@2\\n)L\u0005\u0019=C\u001c\u000eDXN]\u0001\u0019x\u0019vD\u0000Uu P`AV뺌[įhܓ\u001d<ЎZ7\u001fhn\u0017nOft(z\u001fTVCbۚ쎈\"]=Trm\u001b\u000fkYn(o\"Du\u0019ï:PݷZY2;6nǼh:\u0004UM\u0001\u0006lfA%\u0001&IbX޶\u001eF}=HzNeݷ([\u0015bgZi@jY\u0012\u0011\u0013z\u0013ib\u0005麍4,g#\r]9jz\u000f\u0012:k`”BSD^n|\u001a9\u000fbKbyIC1SY\u001dQ^҆k\n3\u0006֬\u001d瑮PNmuBV=\u00169\u000e'3eI8+D\u0012x\u0000$(az(2pDGk\r.&$ .|]l+.,\u0018W\u001a\"w!\u0015kSA{JwA_2=l\u0017nԦ1g\u000f\u0019rWd.Ii\u0019\b\"4\u0018\u001a\u000bvGyF5\u0018AV=\u0010:I~ɑ\bJm\u0000*G0cg\u0001\u00102z\u001e^\u0010Lc$wYw\u001d3\u000bC1*|!±?k6\u0011Z-$\u001a6̴\u001eE\u001bSGyDXm\u001eB4\r7Do\u000b4E\u0018)\u001b\u001e'5\u0007<\u0007!Dm\u00146Sg\"C0f9,ed=O\u0012]\u0012.\u0005:r\u0011jd\u0003\\ !0c\u0018\u0007I\u0012\r۟_Q\u0019d+Ͱ7VZS\f糦GD}\u0016R\u001fz5h_iJ .Yar!z\u001cL\u001a00d8\u0010\u00198 H\u0011.P4\u001830Oa8?C\u001d۫@uG-)軒\u0017\u0011UHs:7gvt_!\u001dP.)쮙\t𺠕MGVRf@7[-o4[d\u0004o&C\u001crďU\u00192>N؀\rVX\u001fë\u00105Jt\u0006%[t\u0003U]G\u000b\u0000\rK\u0000I28R\u0000$~(Vf-L9ќ.l.~W\u0004&k*%\u0010ο4u%q;\"vs2~F\u00061)l\u0015\u0019;H\u000b.1\b*˩#\nbԙʹmTćTe)\u0007N7@1B1xi^} Q\u0019d[}7\bNc--啌FJ6AZ60[1!\u001cJ<'k^\u0007PW!4\u0006\u00164pn$SPXx\u0018>m߁\u0014\\\u0014>[l\u001br\u001a 54}$`=\u0005\u00023|E\u001b|\\1Vj\u0018$&\u0017ߤ6-ۻvzON\u0006*k<'w\"\"2*\u001b\u0002Tg:Crvi\u00178Tq\\O5}r>X:x^\u0012X&2R{4o9b8w:Ծ1Ug.Pq\u001cQ?r:/,XEDu\u001a\u0014fg\u0015TosDn!dJDZ\u0003eo輴'j\u001c/\u0018U\\1Z`DǠD\u0006̊빚ni!V]\u001dRAXy^]u\u0014|;мDDB2\u001aB\u0003o[x럈쬊o7Ҵ=czB&br\u0003Qn@^Rs\r-S)\u000b1\u00104`\u0005Xďә\t\u0012Ҋ-\u000bS\b\u0016\u00038#DrC^L?6\u0013;\u000bxQ\riu.\u001cϩ\u0018x_\u0019\u001f\"DT7\u001d\u0010\u001f\u0010.]]j4Qd\u0014Cz\fԌ\u0006CEn>stream\r\n2K\u001e,_\u0004#pRp\u001d9s\u0004+G\u0012;]1\b\u0012\f\u0015\u0004:\u0005\u0007bu\u0007N~v~y^\u0015\u0012}mZyXqi=\\iӲ=V\u00072RKY\u0001&H\\´zkQĪqZ\u0010\u0003~%\u0010\"i\u001dS\fd$\u001eDz\u000bq'*SkPh\b\nNHnv(_j\u0010f\u001dfyK*[\u0005ѫ\u0019\u0005U:uEw%\u0016}7)nu\\x\rj6Y\u001b`\u0019\u0017^\u0017%0OSU%\b\u001c0\u0002'p\u001bl$fD|frvc'jCH\u0016\u000b (\u0002\u0016ȩ\u0007Nk\f~^q\u001fj@lyb\u0010jyq;5A&\nԙ\n\u0016\u0011[;Ĩ%fk\u0016a\ryr$8dNYr3`s,Xn2Xp*Xf R ^@I\tr\u0000.\u001028^4޶B<5mT:VN\u0007\u0006避f4ezZIeyZJ&y]\u0012ܟ-L5^\u0004\u0019\u0013Q4TbpIny\u000eᧉ\u00135cb\r4Qo\u001crR\u0000:Wn K7!6\u0007Vz\u0018\u001b\u0016ܞ[\u0004\u0010eG$sjukvW$4[vu$\"7~\tVCƏ݄M֛\t\u0007Z\u001eu\u000bϋ\"T]g\u0012:\u0001a^ai\"\u0007Ln\u0006\u0019i99\r\u001b\u0003'|ǴM\u0000+G1\u0002-;\u0001\u0011)Y\u0001\u0016ª\u0005LFH]:Wo\u00039\u0016؝\u0003\u0012\u0019\u001a\u0003uK1M\ri_ZaR|=sbz\u0006+V\u0001#f\u0010%Yp!b\u0000\u0002P(\u0017~2BC@DpB˰䙅&ljL!\u0003*Y3\b\u001f4x(H'5򝙅]\u000f%\u0005·\u0005Gr\u001c\u001b}he4N,;Ymi<{0|Lk!`_\u001bd\b3Aj\u0018é3Z\u0016\u0003\u0015Ո\u001e\u001a\u0002\r܀&k5Tbaq)Vi)N0\nk\u000e\u0005Q-$%,K3aa\u0014tf|P\\Nd\u0015w!F)GNB'\u0014WU<0Ww\u0019\u001f\u0013%Ic7G\u0012ECEKpb>%1\u0018^X\u0015h^ĶE,.ۃ\u00159 _\n9\n1Ld.[n&Pg,̲~\u0005yA\u0014A|NUD3:v\u000f>t\u0013Z`hAg{b}M[O+x8s\u0019hc!*yj|qpI\"\u0000\"\rRCr+h\u0018b,gqJ8Y`3\u0018_\u0014pcv\f2X\u0003!F'\u0014?Rjd]\u0015GRv(@Un\u001fjj;\u001bBJ\f󉖣Q#Uo_fx&Ph*-8hxOEVPʁ\u0019\u0010\\\u0003ҙ\t \u001cxԂ4oL\u001by\u0004\u0013c4/Y~c\u001c&Jr~\u001b99PB\u0015a\u0010*2]\ns@c\u001cN\b\\bu\u0007\n\u0014Z\u00062\u00190l\u0002\u000b\f_ |ִ^j@(~Un2Ұ\u001b\f\u001fW\b)9\u001a+\u0010n\bAE!\u0015F\u0003ċ\u001d,\u0003#J~\u001d@V\u0015.\u0006\u000f\u0003RAI\u0010Z\u0004h\u000e\u0000k*\u0011E(j\u0004мy^\u0013*k):D.̐vBq\u0004sKi~cs\u000b^_\u001fx(̯\"l׌\u0010v)E\n3\f?\nsr(t!C4]Gō\u001a\b\u0010؜Ir\\G3\u0015Oa\u0007V\u001c`.8n\u0010ZeY\"sr$\u0012N~1|\u0003%Z\u001c\u000eNp^4z\u00109Of\u0012`\u0015f&\u0010maJc1>X\u001c0\u0013GW@#b\u0015ES˂\u000bһ\u0004I4xjMW$ju\u0003UK\u001d6\u0017}\u0000\u001a\u0012\b\u001a;Ph@m\u001dRD)Xk/|\u001b\u0004ۑ&|Ui\u000fRb\u000b@U(tEZ\u001b\u0014yX\bNeR,M\u0017mAGk`\u0003V\u0018n\u001eNw`%<ʜ`4~=- \u0019H&t\u001eHe0P(4(\u0007\u0011jɱ\u0000뙲Lc\u0019H\u001e*6\n2F\u0014+6\u000fe\u0016LK\u0007ޒ[|*!<\u0015A3\u0012>Fk\u0013&G-\u0006+.\u0006J8\f6Hs\u00117Kt\u0018嗾F\u000fI^UD )x\u0012p>\u0019_rرRK\u0001A\b\u001e Rd~\u0010K\u0001|b\u001b\u0001dF̚@X\u0007#^\u00035\u000e>Oh\u0019zH\\q-ns˭\u001aDw(r]ߖ=\u0006\u0011lnI8~Vvs\fԊ\u0018f$\f5Uj\u001d/9_ה \"wlM(;d @\u0006#Ko\u000b-R\u0019Ot՘V*Z*XRj$\u0012@Nr\"}\bj9r{(!\u0010Fk\u001b@1JE\u0010ܺ5Dx\u0013\u0018\u0003\u0006$\u00116Z\u0011d8Ժ]9\u000bD\u0007R)EЫ~)L\u0011ل\u0016$\u000f8Vu\u0017e\"$[r0v\u0014dy\u001f橌AI+K7<[\u0001j\bZu\u0010\u001e A`5m'nh;\u001f,7\u0013V\u000b\u001fم\u0015*\t\u0012q#?Q3?\u0013E4JԀ\u0007hБP2\u001cA\f7\u0000cjF/*X\b\u000f1yi4P\u0012<ĉ\u0006\"1\u001f(\b\r;Pk\u000fb*0 |&\r\u00168r\u00043F.Rl&ʋxs\u0010\"DҔ\u0016\u0001|\u0001лe)?@yfIpV(d\u0014F\fA0qqZ[\u0005P\n\u0015!U:6炈4T֡&\n\n\"\u001b0˕]2]dؾ\rR B\b*UWj\"I.\tZ\t y\n!H't+|Od+Xp/Pj\u001d#f\u0015\u0003)\u0013Ln%]\u000088m@E\u001cKd}͓mG2z\u0000H\u0018=$\u0018\\\n\u001f,7\u0007*E\u0006<\u0005(E\u0006,Es\f6He3Z\u001dnÎR\u0019\u001axW9@0Y?\u001c1\bK w`r-L\u0007Nc\u001e?goDulc2~\u0016\u0006b\u0012\u0005\"t\u0006%wK1\u001e5'C(\u0017!42\u001fy0\u0003\u0005\n\u001bU@]wDO\u0002ŶbkA\u0007)mdYePzø4bʌR+\u0000*|N\u000eNm\f4Qn!l>(ob\f!\u0001/h#N\u0010X\u0001\u0007+n\u0002\f\u0019\u0006\u000b\u0015\\\u000b#U\u0001E\u000b4\n1Ep\u00165Tl\u001cf\u0016dD4uĎQ\u0003.~\u001e\u0018r]IQ`-\u000b(^\u0004\"Iz\u0003\u0001w\u0005\u001a֟4\"\u0018EPu;a\u001f#UĒca\u0012bl\u00106\tR\u0012 =X}\u001c\u001fȮ:\t (4\u00073^6M\u0006ʭCY\u0001h.A\u00073c$_Q|\"kq^1 \u0002\r7()j᪷Ma\u0018dV\fZ\u001ePdf⦪mfqi(~%ÔDvDjy)(N7\u0015&\u0007(F\u000f0Up2vFz66\u0014+g\r\u0019}ϳ\u000e3Vk\u0013T2L3}\u0017$ڵ\t2\u001a/v>(Łw\u0007H\u0007:c\u000fHk\u0017?[h\u0006z&\u0000\u00163Ae\u0005$piG+c8fGDQC\u0011=^r\u0014V3\nZ4\n4݅\u0017=\u0017;K\u001a;MB\u000b\u0014\u0007\u00197\u0019kQ׹\r\u00198Oq\u0010/H_t'CXʛٲ_H9aH|m'\u001c/hz]Hv<7\r\u00148[\u00109Tl&X\u0004(I,7!z\"mK\u0011A4\u001cAʷ-'ˮ\rSHm_Y\"P3V\u0002\u0006-M\u001c\t1OZyTm\u0000HRo-K4)9ϲT)4-xm3@A\r%\u001c\u0017`w\u0018VȑK\u000e)fa'x\u0018a@ek`:@SKTYP* Sf$U\u0007\f%iS᳒}GPUGPb\u0014\u0010s\u0014\u001fInU<\u0006%*\u000f5Ba؞\u001cGXm9W\u001d0\t^!\u0010\u0007t\"ݺY\"۰tւ%'%G2܂(^,B\u0004JUe\u001eH7\u00071Ef\u0010^Ht\u0018jq\u001a:OhN\u0017U\u000bty\u001c\u0010ɞ\u000fPbP\u0002frS\u0001Ԓ뀪i\u0012)4כIQ'\u0003hM#\u0006ђi,Lrx\u0015ܞ` \"\u0004E`\u0018J\u0000iɹ vI]r6V`Zɒ>S³ V]IzKa\u0000\u001aÇhUˑBދ1|SdIh\u0002\u0000maaoQrQp\u0019?@u70\u0019j\u0000?S\u001e\u0014U\u0014N\b+Q.8\u0017F8\u0012@Xn!~J\bh~\fUl\u000f\rӡ\u001d\u0018\u0016\u0000FC`s\u001d0=6n\u0002cGˎ\u0007K΄M\u0005\u0010kJ[\u001a:\u0013\u0005}r=iUkp\u001aiͬ[B3;\"\u001bKBfwm.b2k\u0013\u0001$'Bzɱ'I\u0000\u0005Oф\u0015\"\u001f.9晶qa\u0014\\_rL.Y)d.Wg Jg\u000btLT b`\u0019LI2խ\u0015W\u0003\u000fU\u0019\tN\u0007qT\u001d*kb~v\fGݒ_\u0012ۭJ-W3\"#a~\u0001Ur[P\u0015@2ՌOb}\u001f~nؚ\u000b\u00127ԥ:դYk`/\rr\u0003ˍŸ7p+$^\u0011\u00196M'\u00149T\u0001s\u001bRrUr:\u0001_J[%\u0018\u0019\u0014\u0010JG\\j7Ы2(M5יڶ?'<\u000eȪ\u0003k\u001a繯Rny,X\u001cf,F^n3b9C=M_k0P\u001aWG3=\u00022*\u000bYf@xeV[y\u001e[D؂WߧLyN(S.\u0014\u001b!~Oum\u001fRt2O\u001eiޯ$t*J\u0010*\u0002\u001dύ$'|[n$|Xn\u001f;u\u001bϫR%9',\u001cm;Y$z\u00034pR9JGp\u000b5[\n-5\u0011&\u0004\"8\u0016w/\u0012*Pm\u001d/\u0012kk*\u0015wU¼|LZa%06*.3ګ3٘&7S\u001bޖkFD{|V]\u0011\u0011\u001d/Ռ_T\tJːbc^'s\u001aFV)k\"|7\u0018ی\u0016'K^\u0003x~,ImimQ\u0004>^n5Ns\u0015-Wc\rU\u000bgiRRhe\u00119\rZn˩݂Ye߱Dk{Q\u001bT${gDRd\u0012,F\n\u0013eS]0Jy\\fL]\u0015ZVhW)V\"lE.Q\u00182\u000bC\bC1K'苍U\u001aIf3Z(LP^bq\u001dv\u001eplj>8n\u0015Ck;(\rw=Z\tMϒN]j$W(\\B\u00024EB\u0002\u0003#TPM 5Vl]_uߧ2J#j$#(\tG\"u\u0011vA.0\u0011I'\f)&,\nʣHˇ\t,lR,aͥ09RȋnC͂Ho\u001bb\\-l*Q-i|vJm1}\ba*?0\u001f4$\u0014zdNFuQ5Ʃh~U][LVb4-t2\"\u000b,W砞kaszu\u0014\u00144#+\"6!QSc2gF\u0015z\u001eIŽ3[TK DN\u0016~(\u0012k\bLEB}r[w\u001dH2s\u001c*hX4|Q_\\V\u00145\u0005e\u0013몊\"aIUI@EM(=]05i@UueŒ°T`e\u0019엜諆}ծIsL7FyjvN\u0013RW'\u0007E֔^ʪt5\u0011\\%\u0019xI%\u0001jNLsT響E)g\b\f,*lrb\u0017F\u0016V\u000e\u001a\n c@$F\u0001\u000f\u0016\u001c3\u001b*\u0014\u0001\u0002n\u000b\f\u0011gD:`w:lM(\u0019QJSS\nT\u0016U\tMvi\u0019N\u0007jCfxh\u001cơRD\t/\u0011\u001c$`d3\u0000\u0000aRSЯ-$p\u0017X:j4fKV\u001f\f)\u0016IO\u0005cJ\u0001\u0016\"8|\u001e,pH@\u0001\u0013\u001d\u0014y`^hxC`q\"\"+[j\bjB\u0012.AC{\u000f\u001cuB2j\u0016Ԍ{\fդ\t`h?m$\u0019ad3\u0000TDE\u0001@\"(,p\u0001\u0012Dž) \u0015mR\u0004\u0016WڱU\u0011zzB!RªvW^t阚\u0015t^S:}Q_g\u001f)/\u00100w)% o\u001a8.\u001c7*\u001bxZ>T\u0005q>\\M(W\u0012VW+\f0/V\u0007ҳ][%L\u0005)LWQ+E\u000fG>)\u000enH\u0010\u00101) \u0019B\u0001d\u0007\b\tO<(\u0019C\tT\u001f\nN@5#˜< i^L}Zu\u0012SVƩ\u000bR\u000fƳ\rSYBت\u00065dCs@ыJ\u0001K\u0016\u001c/\u0016 p|aD\u0001\u0003g\u0004\u001a\r\u000f\u0014@Y L\\1\u0005E9Ψ<(\"g\u0016x\u001eirɏmFf1sAC]r\u0017Wٸ~#\u0005[\u000e@.\u0007H8Kr\u0000\u0013\u001c\u0013\u001d8):p\u0000Kd(@\u0003\u0003/P83 \"[}5rJ*\u001aR\u0016XY~:k9ߔP\\h\u001dq\u0013\fzV\tA\u0000i\b\t\u000f\u00148!-\f ZQ\u0000\u0013\u0006\u0002f8@\u0000@\u0005\u0000XL\f Z\u0019)1\"\u0001Lj\u0007W;(*޸E7L\\)\t\b˸-˵X\u001aA\\R\u001cY\u00030\\\u0014R\u0001\t\u000f\u001c\u0014#8N(<(\u0019\u0001K.(\b|Kd T##X\u0014^p;)޸E^\nsڪȪ-/-X4V;ӘT`3\b1\\\u0014s\u0001\u0003\u0004GN\u0007\u000b\u001c.\u001eXB\u0004\u0005\u0010\u0004`2À\n\u0013\u001c=$@\u001c\u0004\u0001ۑ\u0016\nTxxK2`\u000b\u0016v\u000b\u0015^siGLg4\u0015'\")\u000e`Ȥ\u0003\u0011\u0017\bh=F\u0018PdҢ!\u000e\u000ee\r\u001cE\u0012\u00168\u001e%\nؒ|pA\u0002+\b\u0003fF\u001e(\u0007e\"h\u001bm*EwXM֛*\u001d%-1!(qIm\u0012%4cJQ\u000e|x\u0002t!h\u000b\u0011\u001cK\u0016%8j:Dx'\u0005\u0006\u000el\u0007\u0000\\T\fp e\u0000ь\u00035Z\\\u0001U\u0015U{OC24K\u0012D.2mwL`Q\b0OR8^8H0\u001d!\u0001\u0004\u0007\u0006\u000bp؜q\u0014q\u0001+K\u0001֖\u0007^>̫A\u0010hYG5)\u001cS\f`G\b2\u00073lIۥ*ݥ\u0005V\u0016Cca˞M^\u0016\u000e`緁fˍ\u0002>\u0017/\f@#\u0002\u0002W92\u000e[b\u00180$\u0000] *pe\\J*\u0006WO_[Ґw͊ɻκb\n\u0003+\u0013\u001dۮe'j\u0014&[R[$HEZ(MEVP.`\u0016ToTUUt\u000b)\f/jZe=Oep\u0013>{\"Z3\u0012\"_uiK]B9\u0012\u0012UY!J%T0Ȉ\u001cE\u001cid`ғ%7մ;-\t39h)9hMMiþlg:ƶ\rBijZ'1ٰ,2=b\u0017Hip\u0010\u0003G\u000e\u0001Ƽ\u0004\u0012\u0000RN/pY\u001a\b_bC0_٠\u001dRt*\fk\u0015N\u0016[`h?մ&d6\u0013\u001ac@1\u0018z\u00120Hh88h`hReˆPB C+\u0016\u0018oj\u0011c\u0012\u00003\u001cE1L.P\u0017(u\u0006dhXfݦ18\u0013\u0017KQ7\u0015$ӴfQZ- FAU@&-xє،JL$Z@\u0005i\u0010\u0011e49}ye_4#y?F9ya:,$3+ܑ\u00139\u000eeFlb1\u0010bB\f<\u0016@^P\u0002c\u0005M\\crp\u001a\u0005%\u0005Աm\u001a\u0001FL)uc(<|k8dV\u0013'\r\u001af\u001fqbɅ\u0014\u0005А\u0018\u0000d\u0006\u0004+/gŖR\u0016\u0015ɊT[#\u0016^ \u00141oѓ\u001dELKY)âQV:$Nbz緦v\u0014,\u0003^\u001de\u001dJO\u0005(NqRR\u001dy!6OIi \u0017\u0012\u0019(.\u0012xeVpe&'0ٕUR\n(5V4EoQTp{(f4~6hYX\u0004\u0001a3\\w\u001cS-VDZEB\u0001EY+[JjllmB5gIG\u0018*_JBLthol-Bh#1z4VU\"\u001bE˔k[lH}7Z'!&\u0015\u0012̄Sx+\u0011Z.\u0015ߩѝC^hyHK\fŢR#HRc2\fdeAU{ƠOajlRδ\u0014wr.\u001d\u000fd;5\rf\u0006\u001d:\u0019Ѐ^4{\fzR|.\u0010\u0011\u0011Q\u0012R\u0007\u0010Q\u0015R\u0014pʪL%\u0006ֶ\"wѡt\u000fv\\߃ڴқn\u000e۞AjxMD.\u0011L1Ue⎟ĺaQb\u0017\u00155&BYs4VHZO.P\u0015Ksq߀ڲ\u001bS\r;\u0003*r+ΌA5\u0010\u001aKP^TD\u0005fP1[+8[SBb߽Lc_T:CjeY\u0014r\u001f-Nt\\E\u0013*(׊\u000eSNCUHeZx\u0005auR\u0016KvEcUNaFZ_qTi,IeuN&yuS\u001aB\u0002@\r\u000eY2%\u0012%\u00142DY֖5(I7br\u001bʦ\u0011'\"+#WT*\f\u0003:hV!U|\u000f$CQ\u0012_@jE]\\좮Sՙ\u0010ZEh\u0002rkԒTNs\u0014AW-\u0016+,fi\u001cR/IKk/RGDr;SR=\u0003i5hܗ\u0015e=\u0013\u0011]ϥ4\u000bck0/3\u0013\u001dϕDƇf\u001b;#]׫8ވHJ矔qLf*N\u001b\u001ajY!Ɣ榳S<\u0014\u00123KvnNo;}WjISi\u0014-\u001a\u0015Um8\u001a\u001a2̖ݖLlٞ+L\u001f6\u001cPٞ\nib뫜w\u001c\u0014ىi\u0010)\nMDt$\u0015n\u001a3\u0003ZyQٚdߤO:/e}{g\u001bfs%iQ\u001a_Ə2\"J*\u000e}AxOT5p(\\ՒAЗ\\[\u00063>Nd\u0014h(癦$J\u001a\u0018\u000e%9qX0|\u000eʈL/eD[Qo\u0011*Pت^v>'*\u000bcHJё߱\\RRڞdn3*q]PKe\u0018\u0011p%6~tXKqt>Ej%v\tf8$W}~w\u0017m\u0007f\r@HqUY\u0016iFb]\f+/Ԣ9Y\u0018k\u0017۱$8]s\u000fr\tve\u0012\u0011MqL[n.FJ\u0015+l\u001e\u0014\u0016n,Ep8ͫTV:Eo0X/:R+~\u0002#\u0003\u001a*\nܱ\u001dme)V⧴FBy\"-w-\u001bg5ȭJ[7\u000f+\u00055C\u000f\u0016<Ć^m`eס4S|O\"b\u0003&艀btJK;\fI-ut7\u001a\rg46=7\u0005!8eebo/P0eW\u001dD\n\u000bY}eDVZt$XZ(<\nAk[}=pԒAc;?Fs\u0015+zpܡw=7I`B$pSj2jǁ-錆\u001b\u001a\nL&\u001a#julPZN}\u0012/\u001c\u001fk\u0019!j &\u0003hƓ(:]l5RrUٲ])6إ3M8\u0015l\u0012ۜDc4(sՓZΛTc\u000eٞ\u00105#Rv\u0018u\u000b'\u000bƖ\u0015b״\u0010OIbH5\u0007Izu\u001chbu蕚\u0003\u0016\r\u001d\u0015\u001a4T\b:^m%Dq]sjybOnґ[琄谈h,m~~sK-\rs[ND^f\u001dFp8HD\u0016Vu/\u001fݦK/-Byu\u001dÕ@^_gn\u0005熂w@xʕF\"w\u0013\u00116h\u001fD+v빞+6\u001a;A^%[+#^X2K(>_\u0010n\u0014\n\u00195Rnћ%:CRKI\u001eb Xcp^IfyMIj|('hl'\b.D\u000f\rHBq\u0015]\u0011Z\u001ey)M(OʮDJW\u0019*8PU-LCd})^=!\u0015[K\u0014R\u001cOԊv7_,#UTo!LJ^ag+v#nhn,۞$TBJv z?ʈn\u000bY=:\u0006c%׉q\u001bR\u0018}\nkLT\u0006Ίk^$\u001a;s\rKцd|blDGi|\t3Xt\u000eسGJ#Vev-G>|.G7TR~\u0014\n`p0p\\\u000eԜ\u0017p*%\u0015O\u0019n\u001b~**\u0017{GF*@{ י8PvX׵8L\u0010|k=\u0010\u0015i&Eu%[:,#40\u001cVkFr*E%8?%8yypM}U\u001d}IQ#\u0015\u001cUϭ$Z\u0000e\u0000Ni\u0019?\fDX϶9E\u00063\r%k='\u0010+<\u001bGq\u0011\\?D\u000fd6,\u001b\u001fOr>\u001d\u001f\u0005:Euvٶ\u001c˒\f1\f{y>Y2қkzrCn9e׃QmJTn㱒 l \u0018C308S\u001c\u0014 \u0004\u001ch\u0012\fV}@1\u0005z\u0006<_jĥj\u000b.lZ_e\"\u0012\\f\u000b+bĀq\"\u0001\u0003\u001804t\u0001\u0003E\u0018\u001e.V0(pA\u0014\u001a\u0015\u0013DD\u0016+\\`xE\u0010F\u0018-\\\u0004k&2I`E\u000b\u0016,$Est0C\u00160\u001e\u000e\u0013-ZqBP\u00130^\u0018'Z\bax\u0010ax\bEh`\u0006]@\"DYy H\r\u0010(\u001f>8!\u000f\u0004\u0002@ \u0010\b\u0004\u0002@ \u0010\b\u0004\u0002@ \u0010\b\u0004\u0002@ \u0010\b\u0004\u0002@ \u0010\b\u0004\u0002@ \u0010\b\u0004\u0002@\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u0007\u001f\u000f/>\u000e\u0002N(iX\u0007\u001b5\u00137\u0011R{q?R%\u0015\u0002}\u0000E]\u001b/ɱ_Sk5\u0015\u0000\bB\u0015TN#FwF\u0000\u0006J\u0010bQzKZy(Ep~\u000egZ\u0004\u0000\u0005~;vKV\u0003G:6'AUl\u0006+MJm^#\u0004(GPBB'mwRq\u001d\n.Onؚ\u001aS1<~l\t{\u0004&7ɏ/u(z-o\u001e\u0010\u001fG\u001a3X\nbۛz*~X3=pw\u0006V\u0001qjVc\u0004O\u0016܅+7\u0015|ﱞR{2/V~֌\u0006{6*U~\u0014e[\t۲\tlk>m\u0007D4~켞jfj8s>RiF\u0001\fl\u000f9\\p\"z^\u001ch\\O8bu08\u0016eZ/ՖU@)\u0000b\u0004\u000e7\\q!|\\>p\u001aq$i\n)\u0018\u001e9\u001d'\\\u000fX]f6ڸ\u0001Hl\u00130n\u0016\u0000h\u0019\u0005+~\u000bP\u000f?T0Ӳ\u001aCݶ\ny\u001e*;Q i(\u001ajDمx]\u0010\r%2\u001bL<&We6[\u00043Otއ\u0006\u0019+Ěf*XcOH\u00113Q\u001cj\u001cn\t\bJ\u0004@쒋qjSij?͢葾HtA02&I\u0016\tr}'`:\rgA$W=di\u0002).晶&d!,hm$饗0D Ҷ\n3\u001b]tU88z BwPrЁkH7|S\r`}cq\u000fa#fO\u0003qȕHN|\u000fHQĞ٘y\u001eH-\u0014~\u0017TAbu\u0007%4\u0004+\nl\u001f;NJ\u0001GKwp\u0014Xn\u00030\u0019&\u0013pJ)k\u001a\u0005K\r\u0019/*b\u0006պ\t`(}硸B\u0005KBJBƼJnE*\r\f\tPg|\u001d@\\;@Ͳᴭ$OFcq0IqGF(f\fPJ\u0006\u0000\u0011Xߕ]\u0011rd\u0016g\u001c IHqw`\u0012fL3u0Z{-L4㡝s\u001a\u001f0{\t.8\u0012=^o-vp;}H[byܮ7N\u0005ṕ\u000bÛ7\r\u0003\u0005iLj\u0017ߒTU4\nX\u0002$f\u0015 *˱\u001eƱk\rF:+ү\u0017\\\t\u0011;`v\u0018@/ֽ\t\u0003\u0015\\\u0015r\u001a;4]\u000e]w@Rl~(-\u0011TIeM\u0013~\u0014v=1\\Acw\u00187b`y\u0003}@5h=r难o\u0015(u\u00042D1Li\u001bqt6dEj\u0015@f7X}Kϻ\"b I%Ӌ\u0001d΃\u0000f\u0000w;ι\u001eO\u0014gӌۙ\u001cz&{զi5uX]\u0002\u0011ۃǼ\u001fFh\u0013IrHx!0TV\u0001P>l\u0011,Wl;\u001f,O=˳nx0Uk\u001bd#@0z6\u0001̆sNc\u0005@D6r\u0014v^JZp%c(\bR\tju\u0013\u001dObs.٦[\u0001$6'bK.\"7\t7-7\u001aK4LθM\\v\u001d2+1'z\u001eB1=S}'UI\u0007IݗW2\u001aTZ\u0005)Y\r\u001a\u0017\f*x:֭6~\u0005p+\r(\nKf{jZ\r5\u0015fcDAo<׍c%߃ٳ\u001e\u0018W]Fپˉ2֪\u0012C\"x2+3Z{(\u0004\u0015\u001bL3\u0017Zz-;É+̲~\u0004)Ϋ\u0019{\u0004\u0013$tڮ;^l\u001b(G\t\u001c1?Jՙ\n8i\\=hI40E\u0010S$\u0005h=\u001di\u001a턂72\u001b'\u00042H\u001a ?ez\u001f@w]t?zyVa\u0006*\u0011ŞU\u0010o v:\u0011\u001b!e\u0001\u001b|\u001fF+4 _tkg\nY\b$\u000f7Tm1cygz/\\/dﻙc[oI50Jx?xvFU\u0011\u0012,Ϲ\u0000BYq\u000f>\u0006YO5o\u0015#'\fz-s\u0002Q\u0018\u00129\u001c+8\u0011\"\u0017\u001cTC'MB\fk\u0013\u0013\u0015'!z]m$u}\u0017v¦‡#\u0005yj8sޔ^l[\u0005*\u0000|̲.0w\u0011\u0014lY^\fX\f܏S~|\u0018>j$x.|-\\n\u001eE%w2\u0015:\u001f4\u0007DQk:dF1f\b=AB\u001c7\u0014i_wTm'([#&bDem=\u0015$:OO\u0016\u001c \u0016\b\u0012썈ey,|\"U\u001fѓWޯ\u0014v=Ӳ>8(}(d\u00066\u0007$T1\u0004'Wq\u0007ߒ\u0019\"LUL*L\u00191\u001eO)lk\u0010܉\u001f1p;ugbL_\u0000y\u0015?\u001anxeD2~\r\u0010ٝ\u0010\u0019^ol?\u0013&'̾\u0003e]q]C5kbl`x\u001d7m\u0002*\u0016\u0002\u000f\u001f/\u0003-b\u0012t\u001cvNax7mC\u001dazK3lyf\u0000x\u0013\u0018\u0013u53UO弈\u001e8\u0011=[\u0013?\u0017'9?]޶[6NNe\bϛ3W\u001d|Oy\trc\u000ft~ĸ;IZ\u0000\u001frJe<'W4D#\u001dh7Ҵ\tҶ\u0001\u00118Qd)S\u0016,3軿k<\u001a>w\n1<\f ?IV#%\u0000\u00068]Q1z$x}<'JA\b,Ĉ.'췁pe=N,gN`7\u001bYl\u0004h\r\u0018O׸Yi$(!\u001bQ+}\u0005\u000e\u0003H?F&Q\u0000\u0001@d|\u001d\u0006\u0010\u0019߂\\e49\rM'\u0013\u0019\u001b>Sv]\n\u0012G+HEf\rB뇌}\u00177\u000b\u001b'2a\u0018\u001e(\rqQY9Q4_xm=ez?Q\u001d\u0014Kw\u0004N\u0011P9(Ŵ>\u0004hw\u0001\u0014e\u0018+˭_ljvA3\u001a]Y\u001f\u0015\\q\u0019@y\u001f\u001eFRM'UW缏Iw*9\u0007^T\u0015\\@b\u001b*j\u001di\u001d)/$[f}̑^䧾\u0002evgK\rG\u0017\u001a2~\u0003\u0015x\u0006/\u001b\f\u0019\u000bD\u0006BSTݧib\u0000\u0019\\$<\f|f\u00064N#yփ\u0014w\u0019%\u001c\u000fFٶkY$.\u0015>Wl&F2~Eq6?UMcr&Ar>\u0006P\b.D3EN[lor|!;\u001e: c\u0005\u0016}\u0002\r%\u0019SQd\u0000d\u0013\\s ű:\b\u001b,5\u0017K\u000eŎWOTDy>;/8%n(n*HV(@H\u0010\n\u0003ϕ~lde\u0013\u001cs\u001b2J7I\u0011r4{\u000eF\u0018bd\u0000>\u0006޿\u0010\u0005r<%}ӄ$y(F\b/O\u0013>UhJٞP\rk.'\u0013\u0005픈{/\u0019eM\u0017\u0002%\u0007BCMs7U08ΏႛI~f64\nR\u001a3̴%Y4~\fOeGʦÉC\u001c\u000f\u001b7\u00006\u0006\u001b~wMs=oٍM\u0003\rSY\np|V(\u0010ٸ\"Z\u0001T]y\u0016-)(mo\t\t3\u000eѐ^n \u0005P\u001a*۳jjPdyA޲\u001a8N6\u0018y9\u0018&QLn\u001aK{$WY7\u001d\u0015vFI\u0011\u0003Ä!{8fL~\u001c@\u0016bڎYi85f\u0014|\u000eheA(#p*c\u00137dናa*/9]'ͲV\bNaq*gJT).9\u0015A8\u00109_\u000b5Xl0ҰP[<\\bw\u001e(\u000eFi0} /$4z#2\u001a+0v\u001e?dM\u0013\u0007^]њD~nLωlTQ@i*d\u0013㙶wu-ʾqNd\u0005\u001a\u000b2H\u0017.{J3>DԮ[nw$F\u0003( .p_'\u001a\u001fl\u0017Z'!w\"\u001aOu発]ʹq<ҷ\u001dNMW~7\u000etm盾p:d\u0016N\u0003X}H\u0016&\u0011i\u00154j\u0002`^j@\u0011e8\u001fR\u0014e\u0014~8ޏԍGr$c:f3u\u001d=\r\u001e\u0007Zh\u0015h$>aqk,i6Dx(x\\ٮA$>^m\u001cf\u001d@\\n.=i=n\u0000n\nK}\u0004h:nX@\u0019r?8\u0001\u0015;DÇG\u0011%ŵ\u001dQ]\u0007MĎZܲxh:\u0018Ů\u0016B-\\ܧybbr,n੦Lh}rA\u0014L{kWN6\u001b4mjh,p<\u0018Xai\u0011\u001c?o:Z\u000fFu\u00164Ӳ\u001c,Ծ)N\u0005\u0016)4\u0011c\u0018xaq=ڰ\fcMUcxo⦫.!\u0005@^LFn\u001a@Xj\u0013Nu@г\u001a780l\u0004\u000fԙL\u0007Zy?T6ފRy;Su?P|GIhAk\u0015\u0010h\u0013)O%CpzF\u000bgI1s>\u0019Ka=P:'\u0004\u001e>c\faZ\u0013}Ht@S\u001d:ۉBf\u0007\u0013c.9qXw\u0001\u0017^\u001fBX*;Rh?\u001di6\u0000f\u0015\u001fL\u0007C\u000bQU\u0014ei\u0014\u0015mϻ]\u0011 ڶ`^W3$}\u0000(V\u0012s R˄\u0014\t\u001a)\u0015xl\u0014gxC]5'!3\u001d8NƯARq\u000f_nƏ9՞\u0019p˲|G\n:~y8p~ŏV܈pmגlp\u001aGAf{NBev8u^Xg4ز\u001bEɮK1\u001fưzrHYl66FA\u0015FJV\u0003\u0001<`\u0002͔Y?M9\bY\u0001W\u0004ҤZyuK#\u001dt\u001f%\u0019&W\u0002\b+-M{h!\u0006\u0016M\u0013\u001fzkHKrsV~1\u001b\u0005+\u0006ȱ#=wo\u0018=\f\"?%<\u001b)O\u0001Ắ\u0005\u0010yC\rZ\f\\Yv1^q/oڶ3I)˲E\u000bNyLw]gfgWt0v)\\\u0014_ib\u001cn[vgԶ;s\u0015\\Ys>j#nԀ8z+h|\u0014}?A4|&\u000eZ$7\n\"TܦJ|W4&j{R \u00140bD\u0019ܮJ0ntuB܎'\n#\u0011OLL*xnfNGQ23ǚ#ZyǪYfu\\G6\u0001̆R'Bg̔ه0\\>WG߽$v)v%Ĵ\u0006ʮ#9Y\u001asf4T#Ⱦ#)>gok\u0001R)\\\u0005}\u0000h]K<7C\u0019\u0006G\u001c{p;U\u0016[\u0005Eꚏf4w\u0003\u0014du,dzG045MMс&\f*d%d{>׳]Ƴ4v\u001b'\u0003-\u0003onHg5Hkt\u001a^l\\\u0001Z\u001bUY^UKG\u001ehm߷T\\m\u000fV\u001ejڀd\u0013\u001cg\u0015\u001ct\u001b-\u001dT5$m\"oZ\u000f3\\q$l)v^ivymg4Z4\u001b,Sh>VrHi\u0018ji\u0013dnLLD\u0013+Ϊ\u0007\\-+92,\u0013;Tj\u0010Z'|Uo\u001fBr^dsr\u001bl\\\u0007uQ:/x\",Ul\u0011\u0001!ճ\u001aIAi\u0013Dy\u0018H]\u0017MM`8&=&]~)WnWlWk?C\"z0Zy5дYي\u001b\u0003E\\8\nd\u0015}f:nә,J_ů\u0005P\u0018\u001fƫ~\u0001fJ8-^f\u000bcڋ\u0013_a-N3fT~\u0019(:o\\3u͇QRS\u00012SiLs﫪&ʱ:Klr~F\u000b\u001fsbF\u0004Lt+3\u0005+΄\u000fͥIR^1Q=p\u0002 &\u00125Aa\u0019F\u001a#Jh4t1J܌2nhxdzLCf4Qu~q썤A6\u001bD[9\n6\u001bk7I\u0004p%$G\u0000\u0019&:_JO]\u0016V\u0001Wv\u0003\u0013@簓^0F{%rY ~#Ί]\u0014vw$nw-\u001d(l4\u000eX[X\u001b\u0007Fy!Yp\u0018-\u001c\u0005TBn\u0014|gzF|RLCh?\u000b`\u001cԫS;Y\tzo\u001a,GȶS\u0019(< x\u0000b\t*\r5Rh,ŴE}8t.4]Otmgl5ey\u0019\rX]Eۋ_N&Z\u0006\u0010tbkrM$}+Ħ\u0003nsO:o$D'hi\u0014\u0007&~[l&J19\u001er80Ym!H1{l\u0017gy\\bw\u000b<]0aRxz;!^s\u001b!@e:\u001a\u001bo' ~Lo=иވ0\t_WHܗ\u0001TE܄\u001d>q}8ܖظI(mu\u0014z\u0017@c\u000b 2\u001e\u0004\rX\u0016ϔ/b~\u001aiYcUk}\u000f\u0011eU\u0015\u0017ly\u001foio35]d0>h u-^M\u0016~gc\u0015s<ɲ.\u0002l\u0003|O\u0014Gmj\u0007;j\u00033i\u000f]\u0007Vt\u001d@_u\u0013>Xk1Zk5\n3,\u0016C\r㹚:V?t<閎CU灬>4Gn*'ffo\u0011\u0013MS{\u0001\u00132\u0013\u001fzuI[);I\u001dv\nG/mi]竖\u0019x1Ȳݫu@X\u0001m~*GevL+8EcZj\u0004s=9\u000fh\br;fZ/lkmSG\bnZsj$VFRJF#+Cs;!Yл#\n8R__t6fgxV}at?\u0018\u001c\u0007\u0015@+8\fS\u001d\u0017`Vnr\u0013\u0001za4M6[F#[F\u00017#VG9.Kt\u001dT}kLjY?h{K컎\u000f\u0017\\\n\u001e/9\u0012/chSʥ4)̲^\u001e\r|\u0007\u0017O%ub+jrE:$߫w\u0012\u0011\u0002\u0002\u0004\u001a\u001e@GL'@y4KއPYҳ\tR\n\\\u0011⚿\\bqIBd|3&9\u0002HAh72\u001a=8ގMW\u001cQf=p*\bIpGX\u0000ZEiUz-]q+\\l2^p&Si(~[n\"2?Fˁ~jMg3%Y`V]\u0017\"M\u0001\u00119-\u0004\u0010\u001b1<7lep;\u0016¯2̾\u0012\r`k؝\tV\u000f9-t\u001e%ˋvyxbrCy8r\bZ\u0018r$iʍ,V~\u001c\u0011\u001f)z\u001a+m\u001cu+FTw\u0000\u0000BfT4eMU\u001aQ`\u0001(UqԱʾۉ@h>\u001e|0\t\u0016\u001c\b2NS\rC^%YOdW~]\u001cf,l9\u0019ʭ\u000f>3\u0015B.\u001fZNbSf'yR:\u0004jYf0/6]Gf\u001d\u000eΔڇ\u001a(2\u0013in\u0004)Lu?T6YƇ\byNH}T|\n1ӯgw\u0017\u0012\t}bv\u0002ނdDwBݴ\u001a^me9fG\u0012\"V~\u00066\f0Un$t$|Ԅ܇\u0003P=\u0002B\u000b*BQa\b/^\fP82Xy\u0010lĦ\u001e,4\u001dXʍah\u0015\u0000\u0014:W\u001eXe\u0012=Yo.^p`vT|'I)ʳ>iHw*KsEi(v\u001c|9\bG@@u@R\u001d\u001abT\u001139nz\u0000\b(K\b.Or\u0012z\u001f|\u0001s\u001a[\u000fȪ :G\u0014ִ~8C(!zcPi*;AJXEa\u001b\u0018\u000fS\u0005z72k`\u0004\u0001\u0019W0\u0019E.7)$wfU'qz{\u0014|Jnp\u00125\"`3cْk\u0011\u0004bLۆ|m:\u00128Xo\u0012V\u000bJ\u0005dl\u0016h.Q1X\u001d\u0004\t&L[\n '4\f4]\u0005\u001d\u0002\u000f\u0011\u0013E*V@W_h8v\u0019\r5GZ:u\nj,\u0011+TݮѨf7emQJ\u0013%r<\u0011h5F~i~\rR]Ǵ'8Nz3J5\u001f\u0005)[a\"`T\u0002X&n\ri\u000ei8wJ^5\u001bP`\tײ=a\u0014~&\n~r2S\n:s^HT y8˷J2]Ų\u0015\u0000\b}\bZIp\u0015[vf7Um\u00172|]ub\u000e\u0018\bU\u0000\u0014\u001dM\u00005y\u0018ָ]<\u001fh+΄\u0015\u001b\n,\u0011y<l\u000e-0\u0006'O\u001b'>͢Ո\u00014v@[`\u001d\u0014E%s^{\u0012:D董\u0019{fF\u0001jFC\u0018γ vJ+\u001e\u0012\u000b\u000b\nߝ J\u001dE.5\u001e(GC\tbř\u0011B{\u001f̀\u001ct7Q\u001e\u0007\n\u0016\u0007\u0007l%I0y9J7\u001bÔCaC%Zߵ\u001d\u000b3MwBG\f(\u001e\u0002&*\u0003\u0018OYFd9v\u0017Zi9/cJCY}\fVf|Z\u0018\td@\u0015;c}\u0007*\u000f2Vl-Mruӥ\u001c\u0013?_r0O}}-<\u0005amJMyU\u0016ܒ!pEDw,1\u001d\u000ba֜\u0003-\u000e\u0011[%\u001a;T2\u0005\u0017\u0015ێ\u001d5!rDN\u0013\u0004)s\u000bW})pG/Y\u0007!f\tgLM9U\u001br^\u0018>:\u0013=Qj3Wk%ӫ< (jO(yB;5\u0002\u0018/Y`zDx\u0016gBʍ\u0017Y\u0002 V\u000b`Za2[\u0001\f_q z|0{D\u001b\u0003煀{\u0000%a\n\u0012$9\u001fjz\u001f\\\u0007\u0012MEP˞\u0002X5w\u0002(*N\u0013=D\u0005\u0017)܎F_l\u001b1\u000e'\f'^7qrvd17gX\bi\u000f\tr\u0019|\bPjiIj\\iPz̺RjqJv\u0003X] \u0004r&\u0001&\u001c{vz+J>]D8\u0010 DrF\u0011MD]\b**ӫyAiJ2J1=Ӌf&;\u000fc\\ԳeZo%\u001bwN\u001aUez)\u0010:fh,;VX\u0000Hj<\u0004pYEjR}|_$Gf>\f\u0013]WdUk7N9\u0011#\u0017зLM\u0013D#ynp\u0002h-HAod\u0017\u001a\f,\b\fny1ɱ<2%VZ1JZc\u00122ri;Ry@N3\nLh\u0013ퟁG\u0001s9}\u0017\u001c\u001040fB'+.X8tlYH\u0011m\nM8\fX\u001cI\u0010?\u0016T(v\u001dZEcl/5~=i\u0018}\u0018>Xm)z<4yȑ2y4S}w\fG-br3)Q$r`x3Ѐ!DM4|\u0010-\b#@^\u0016>Xs /~S?A%k2:Ù\u001dh0(yh0u>S\u001d\u0014]LC\u0010e/C6a-#u?RyQk\u000455\n+e\u0005\u0007\u0006Z\u001bh?\u0006kB\nӜEx76\u0007C\u0018Vi\u001dí8\u0018F,4egZ \u0001f'\u0000\bR6QlN=]\\l2^n2NtG1K?᥺>\u0005p\nJPZFR+\u0015W\"ZKbdȌBao[p\\\u000f\u0006y{`r=70\u0012\r;x!\u0000B<܌_q\u001c\u0011ٍi\u001cS\u0005\u0004Z0\u0000zsycb\u001a(3}\ry(8^y,Tp\u001fZDHu\u0004 >Gsi3a\u000f\u0013e\b\u001fn\\\u0000s꽳[o4ljh$z_vZjh$t%_X\\\u000fL\u0018%5/z\r2Wbo5N\u001d=\u000b+zEfۥ%U\"zb!f]i7TheUt$\u0004jڍ!Fʒ<\u0007\u0013\u0015zy:Ot>eY\u0013l:M紺7\u001e!2CtvnLAfx/~\"\u0004C\u0000MzL':V_\u0012BSi\u0015l@g6Bi~\n_\u001d\n4Ld0ZnI,Nd{`SrZsk\u000fT\u0007\u001cIbq96'KӫA\u0007-Dߗn\u0013ls\u001a'Cq~\u0005Ζ\b0|\u0001\u0014ϭ\ta׭Y\u0017?`v\u000b/Vl\u001fl^cy\u0012xb4X\u00168GI-U<\u000ba\n\u001cP,\u00025Dz4QT5\u0011J@J%뻕\u0019\u000f\u0012Z\u0003\u0014/\u001bB݀%]j-}\ri/<\u001b&NNTY\b\u001d,\bHk\t4\tS\fr\u001cMdKF#\u0018-A~Xl\u0019Nf\tPd\u000e9Vj/bu\u001fk\u001a,Ұ7\u001a3M[\u000fxUb\u0014w„jM\u0001A\u00060^!UىM1+\u000eo-\u0006\u0010LCL\u0015ڊv5H8-x1x&ʯ\t#:\u0012d\u0004(N\n:F\u000f@Od./֍'C\u0018@ū\u0000\u0013\u000eCV\u0002HQ\f[Y/Ϯ6\u0013g\u0019P;v\u001a_\u001f\u0005\\\u0017*\u0010:\\\"9\\Vz\u001dN\u0014g݅Y\u001f%Yw\u0000u$t#x)\\r/^r;QGy\\|\rԼבR`w\u0011f[\u000bn5끺+̱]$v@O§FJF\u0007i*^hPq;.aG(Ֆ\u001du^k0\\7#u&\u0002\fo\u0013)\u0017\u000b֡\\ZGzTڤ`>MQ`q$r`)Ix\u0019乐f\u0015-}dxʪNXΛrPcD\u0016A\n\u000b(ֱ!MW7Ev\u0002H\f\u0007\u000bB(؁f佋Swi8Sr~Hn\u0005V\bNcrS,q*ӉW6Њ\u0011\"oan>R̟A\f[tOcQڶsRuԭ8u!<߃j\u0013hqSPIbw`q\u0019ë\u0018w\\/M90^ir\u0015NXقPsbTT{-y\u0004\u001eã\u0007 s\u000b[b{9ϳCNZ\u0007\u0012=[\u0017{\u000bSAfy\bྩ9.yu4v*ɲ\u001d̲]w\\Mn?қNFQ+MN{z+k\u001b\u0019\u0005Q%Q\u0014KY`p\u0019\rf\u0002bmq\fC]߽4\u0016\u0018*\u000b\u00114BP\\=\u0003#]%:\t\u001f7\u0010\u0018晾U7Jw\u0010\u001d(Fm1@œ*ZK9hp=W,]YB#\u0001$u6ĮF$\u0018#8S\u0014\u00071JDU{\u000eV̇@\u0013cfn,'Uk/au\u0013;Yn\u0012\r^2[p?myc%ߟ[y\u001eOW,ۉ\u0018\u001cj0XYB\u0000\u0014U#1\fX\u001fl@9DDZ.#\u001d]ar4T.!Wov7XUp ֛k-kMYmgyRBl6^\u0000e؁*q֬\u001a`\u0011Z\u0010#\u0006tfb\u0014Vj\u0010m\u0002PITzV]8\b!\u0003VO;\u0010S\u001c-R,5\u001ekW\u001a\u000b,\u0016)*#;y/T]g?\u0017zB\u0017\fH\u0016¯8~l\u0004\u001e/V%icA\u0000Rr\u0013轏m6\nC\u0015Ǣ<P+f׹v(6S^m\u001eA7\u0010;Sg0`l*q\\\u000e5Obw껎\u0018z$^zu3\t\u001a:\u0005\u00171\t1b0[m7Q5\u001d\u001a[\nZ\u0003%\u0017$fboKl\\E83\u0019hS7bsX\r{G9Yp\u0019fL\u0000Z\u0014\\/K3']'\f;_q3^%bc \u0012\u000fA\u0007\u0000\u0000 \u000f\u0001\u0012\u0000C\f \u0004\u000f\u0000\u0000A@p@\u0000@+\u0000B~\u000f,vQzT_9\u000fķ$Mm\f\u0017\u0019\u0000\u0017Uo\u0018o\u00128s\u0000SrE*Uە]J\u0017\u0018\u0018/7\u000f]ގ\r}R\bN\u0006Mi\u0017?+W`a,0OE\u0007O\u0014\u0013i\u0006g,\"C-0ƒ\u0011W2nɘ\u0012\u0019k\u0014\u0019dEƶdJI2\u0002c%22%㖌q񖌔1\u000bHxIFd%c.2$#V0&1\u0013\u0019oɈ+\u0019dL`DK2\"c[2r%$\u0019c\u0012\u0019qKƸxKFJɘ\u0005c$d$#W>\u001e\u001f(\u000f臕\u0007ţڃ\u00011H@zz<Є'\u0010kJX4FzbL~\u000eF\u0019yS\u000exbU{AӶ׹h:1,|Fec.2EƐIյ~gWcD*rh\u0019]իcgό\u001asH۠\u0019t'^)+jBAO??gZ\ti^)\u0006ߜ)Dn?:kZkUק߈35W\t3mGz{T\f0G\u000faqRO٦Q=\u0014O2T<zvr;BD)f\u001ay>oN9>OB\\\u0019QX+\"=#gH\u0011ھVoٜ1jl\u0018龲\u0019J0F&KQ;;]\u000eCzZ:j+R= k)FUWAKQ\u001cm昮!7o-\u0005\u001aJp}SExNnCW`љ]Cyk\u000e7=jiY7|U\u0006\u001d\fy%P\u0013]\u000eJ{w\u000e2n0s*Ǿ]T!TěJ\u001aS}F*hOh\u000eJ\\s6n|\u000e\u0012_\tSJq\u0004BFзo53¬)UTi+5*m)owuNIMkTڷ\u001bJ*U?]RsIm\u000e[\u0013ꕞ\u0019}˱59ݥ\u001fJx[r$mA?1ƿ<;:FR%TSi}TB\u001dߚi\u001b[\u001f\u0014PJM\u00145>Z)!d\u0014DƶZ\u000ec\u0012\u000fg&wsLdot22cZFd!Ejrf1iiX7#;CgXhݍ\u001b#\u0018G?o8\t\u0010Z{\u0016U\u0015Eċ̹iAcn\u0006\r\u001e7W\nl\u0011orA1WUB8}\u0014ިSD9u4\u0002@@\u0003\u0010\bpP\u0014\u001c\u000f\t\u0002 \u0006\u0001\u0000\u0003\u0014\u0000\u0003n**\u0018HpX0\u001e\b\u0003a (\u0004P\u0000!`(\n\u0018\u0004I\u0003\fҰMԼ8ַ\u0002\\\u001a\u0013`Ps\u001a\u001a\u0018|$S^\u001d1k\u0005\u0014r38\u0004\u0010;v)糅d\u0004e&8}\u0012\u0016Ji5\u0012.ocu:Q96\u000fֵjPmy\u001c\u0012%IR3B/f\"\u0010cϭ\u001aF|\tIDv@ȓ'NT\u001bDG/\u001e\u0003\u001f\u0007b1:x&5Y5[/\u0000]\u001e\t\u0012P\u001a7w\\X+6g1\u0012:\u0011Xts\u00111y%\u0016Ag5u\u0003U@\u001cQ\u0017YbfKv\u00199G\u001bios(\u0007Y\t俜X\u0002s\u0004I5'팚\u001c\u0010\u0004Ii0L\nA%B\u000e\u0004꺉\u0015\u00003\u0007@BA\bjjЈ+ \u0006\u001ev'/Gc8L\f](,\biL\u0005\u0003\nJ\u001b@S\u000f\u0000\u0012\u001b?5H=ԨG-%\"SC\u0004İ>Zh3?njS\b#O\u0019VS\tb\rF-P( [^~o9>I=r#>\u0005'XAEԳ\u0013ly;N6\u00181_@^/P{\u0001q5&ը9E=fI\u0002@ft\u0017zf\u0005\u000b\u0013\t=%\u0014x=\bF|,\u0001V*86\u001fg\t\u001eGk\u001d(eHF\u0018|v֮sFaEnIz\u0005\u0002nwb͈\u0017/\u0013^![9֬J\u0006zCoiߏj\u0010}\u001c\u0016x0\u0005\u0007)H|dp\u0002L+_Gڹ\u0006\b C.v&\u001dn`h\u0007\\\r<ϕ&[@\u0005Fbw:\u0014q\u001ci\u000e\u0011|m\u001bx\u001a8hv!⧚RD)oa\u000f7\u0005A\u0013AW&n\u001886\u001aSh5DvQ\u001d&Ko6%Ck$q\u0016w_\u0004qC{\u0018@:\u0005Cx#V\u0014*^\u001c\u001aJm|Ciz!ݓ\u0017gQo@\u0004P3\u0016\u00142%\u0003\u00151a!Ky? $̧obG\u0001hy\bdYr\u0003\u0001\u0018oO5MuujBw&SEH.J*:ex@\"IpC_%$x\u0014p;WȽ_\u0007R\u0012l6\u0005#Cpm\u0004\u0003-]j~xR(@a\u0006Jq8ћ|=\u000e7'd;\u001cFB\r\u0016\u000eː\f(X\u001f@3\u001c\u0016X։cȔ=\u001a=\"T\nU{<2L\n||\u0000\u0013Kv$\u0011R>&;Z=fib_y@Jc Z\rr\u0003\u00068\">pO3gT\tY\u0007\f\u0003Ɲ\u0006sS< \u0013gG3>$\u0012^0,Ъ*!%l>7q.كi9$]W{K敉\t\u001c\u00042T\u0004 g\u00074c[CV<`G\u001a!hDt|a`V\u0019LA|e'ϔN2;\bQ\u0014+@r]<,\u001eLtULƜ/=jClOUA}=86D\u0012}\u0005M{IOR7$\bst\b oS\u0005bn mۆgLq!D-P )j\u0012;\u0014\u0001&49pYO\u0000L\u0013LF9\"\n\u001a\u0016flVYehV{8\u0001Ȍؐ#\n\tȜz*Ѵ#mǑZ6GmZFri\u0011\u001b5w\u0010eN\tV䩵3і6jJ+BRw3vlLzwAPOaTo׵@\rV$\u001f1\f\u000bʔ\u000f<&3G\u0014\"h\u0002|+E\u001b\u0014o.řO@#\u001f^xo\u0014eI\u0017zӀ{\u0000M3\u0002$c,\u0006![\u000bu ׵#om^y%̦\u0010Ƙ\u0014X\rZl\u001e\u001b@\u001efSg\u001e\u001a\u0015/i]'q\u00023\u0000Kzڸ(\u000bP\u000eH~HpT\u001bq\u001ct`\u000e\u0012'c].[\u000b\u001cv,}\">\u0001χ\by\u0002);ՔqS/8T_Ae\u001e*߾`3$h#Oi=s\u0015Z>fX\u0015\u0010\u001d\u0003\n%\u0016:F\u0014\u0010\u0005\u0003Peo_\u0001\u000b4}P\u001dT2|Q\u00047JX2*lخHKȐ\u001c?2erSz\u0006\\eDҼpt\u000f\u0010E\u0015\rz\u0005\u0003\nmKß:1Q\u001f`B3%B&>\u001c\n\u0019nbm\u0011D5\n\rӍ\u0002z\u0007=n\u0012,\u001b`q\u0006N:/N\u000e#3\u001a RcH\u0005A*&\u001aI\u0014\\D\u000f&h\u0004<\u0001\u0007-\u0016\u0012\\w£Nj\u00121W\u0010\u0010\u0019\u001b%lb,2\u001dn)UMYN\u000epk\u0010C\t&4Aoue\u0006#1-&r$\u0004:\u0019Ix44$f\u0004\u0004sV,ΤvUGqk#1h\"fJ\"#¦uD\u0010)gbh]T\u0004\bD2\u0017t@I9e\u000bv~&\u0013lH\f\u0001\r\u0011\u0011y]T\u0000-ʗ㧒\u000f2/Җ׏_aRDo\u001e;]#Sa+癊/J!ғ2j;):cMIc\u0019Ek,;ӒO`A9\u0006U\u001bRtmYlP9R\u001d\u0005\u0014W|S! qm\u0019\ba]ڧCMmh'n13\u0015\u0018+\u0005Sf6\u001d\u0010\u001c ~h%6+\r$ni֍fO=U2AT$UZ\u0019\u001cEo\u0015Vvo\u0003uU.-ѡ|0\nd\u0012r.Ja`_$B\tg\u001d\u001eR`G\u0013vUҜ7.\n3`P)\u000f\u001a\rGF8?',nwi\u0016\r*\u001c$\u001dlm\u0012N\u001bC'A:2\u0006\u0012}\u000bȼumY@!]\u0013XjΕJB\u0006Vgm\r@\u0017#n5xgf\u001d\u0004t\u0015xH𖵵\u00063\nIVD1p [PQ\u001b\bc+n{%EDT3_\u001b\u0001>a]8xB b\u001b5\u000b\r,æL\u0003b\u0000]Sm41>\u000bu4FM\u001d<͒E\u0012bghxH\u001d>\u000f#[\u001a4jY@\u0019\u0014\u00143}^5\u0018\u0011\u001f %IY?ݜ\u0015\u0010TNf\u0014^\u001e\u0004z\u0014eL\u0014g\u0010Wmr\u001dh\u0014VN7Bw\u0019HW\u001anE,&J렌vѯԁVC8$%\t\u0018\u0005X\u001eL\u0007'MV\u0010+\u0016vTg!p|Mҿ,Z*ؗ+EQ\u0015?cdrB4Bf\u001cuHek&Z&''AhLGSFL𡈽Z,5ds@$Y)&=.\u0014}!zq:H\\:3S|\u0012˨.SrDn\u0005wʉ\u000e\b4]\u00194\u0012y\u0007s\u001e\u000e\u0005\t߅\u0004p\u0000tcx+t\u0013Q\u0014=٢D\u0014y핔!2򦃵|gW!.b\u0012#\rS?Nz60-H!Bq\u0013\u0007\u001e\u001eМJaIo:JE/g\u00189^lt\u0007,/\u000b5q\u0005Tx\bMGVR\u0014\u0014IjHR-\u001cr\u0002\u0004D)\u0018u\u0015\"ц\u00156\u0006])|\"kNP$ ob#ib\u0014pQȢ\u0013\u00104\u0010cN.\u001aGAK\u000f'\u0007Fq?AKuIv-\tK[H(„\\\u001f(nx\ftU\u000epDr\u001aS@Z9(F\u0007?\u001e\u001dn\u000e2Z\u0018\u0007\u0010SF2h(GǴ8s\u001a,\b3ʐ\u000e\u0015\u0003s\u000f\th\u001c\u0003%4\u0017n\u0016NN\t1A\u0012kt\u0016 l\n\u001b\u0000M-Z@J\f}CEZ{\u000by8l^d93QX+0Sel+FS\r](~\u0019T\t\r9Ԃї\f\u000316\u001c-Q\n>\u0016\u0011\u0007'պ\u001aBE30Ew4\t\u0003S: KtT\u0007t8UM3&\u0014Wf$\b\u000b>QWShEڞ,Hp\u0012d\u0001\u0018uK!\u0007@\n۸tqDf\u0015'\u0018K\u0012O]1\"\u0011&\f\tp\u0001'\u0017mf2S\u001d\u001a\u001e\tk\u0012\bC\u0015Tj\u000b©KJM(ʟ:\u0015\u0016`\u001b,\u0011j\f\u0006[hv=s<{dϔ#\u0004\u0010v~>\u00021Ww\u001a\f4_|fo!PbJ\u0018O*Р=\u0007\u0014\u001f\u0017vl\u0002'۴/h6fۤ\u0005YƈO\n3s!W;%`\b\u001a1ʐ-n\u00144ZO\u001fö0Α1ј\u001f04sхqZO%ʹɧ;\u0002_\u001a\fC7u\u0007V84Du4io\u000e\u0012\u0017Wc=e'H\u001dH\"\u0006^`EN\u0011}Ez\u0014qe5\b9]]qJeY1߫f\\ؚ$6\u0001pW*%!_\u001d\u000eܢ^&ޱ\u001e]\u0004zr?,\u001b:k\u0002<¦pdSlpۿ6d^ J\n!x~&U|\u001aモ\u0011u7\u0002owq\u0011S\u000bR\u0000))Uq\u0014\u0000\u000b[\t\u00161\u0006nmh;$AC#T׽MeEd\n^\u0014\u0018*KI\u0006&Qe5j.\u001f9ݗz6V-A7UW|xe+Aϯ\u0005NjED\u001edPQNrO0c\u0016x\u0017\u0003htϖOen*Av\u0017o\\[\u0012\tA\u001e\fz隬\"\u0007\u0018ֹ&K\u001fM\b-(9\r\nǷC%\u000fE˅\u0006\u0013ŭvDL\u0004c&W\u000b5J\u001eb#\u001cL\u0012V\u001a\u0003vD\u001e\"\u0000Ej6\u0013]GtwK}\b:h߮8u٬\brQBۮ%`xd\u0010,\fTPT$w߂37s0(41V\u00169/#e7iip2\u0010\u0013&O/\u000bF\u001ag\u0019Eh\u001f8..kVj\u0007w*\u000e{ҙ^s\u00146>*\u000bן\u0005N)&>\u001dV\u0013ϻ\u000f\u001fBq^SZ\u00104ls\u000b\u0019Y\bݰ?\"}\u001b>;CnV\rԧ|CX.lm\u00184F*E\u0017nh&VԬ˻2IU:)l-<\tr+\u001e\u0004Ӯ\u0017%׀\u001etsF`J\u0010p6h\u0016s#]O!ћsI\u0015G\u0015\u001en=\u0002\u000b@54;\u000e:N!tTmXH\u0005\u001biD.\u000e1\nn\u0002W,0͈\u0018G\u001a\rN\u00043\"\fAW\r\u001fHg+PƉ8\u001dͲX~F;b:{NR;#i-\u001e\u001e\u001bc@ْ\u0006onl-=\u000f\u0018 s\tP\u0019>Ŭ?ĦG~pM9Hd6\u0006SFl&#׼\u0014M\fWFD7ԍ'xۢ_$~d:0%\u0010l)=&[\n\u001eҀK#/U_\u000b04`].+w>39ЈP\\K(:X3m!h^\u0016`/\u0000Ts+_y\u0001\u0016\t^VҙQMgLo\t9i,$yL\ta]\u0007ӥ$\"r\u0011/&h`V\u001c>\u00161\"\f9_?$ښ\f\u0013%\u001c'ah\u0019 \u0018{YwVC/\u0004\u0000$p x\u0003Qs\u0002\"w3i\u0000C~w*ue\u0012V\"]c\u001fz|~QiEF\u001b\tsD\u001bZ`>q8R,a\u0013!!Bb\u0001.\u0003*t\u0010&YȊ\ng\u001dZ\u001ayn\u0001\u0019(w\u00024h\u0012꧱ƹ%QQ.Q|h{F\u001f<\u0003v2\u001a1V[EK|a>ŠLLe\u0012(\u001cywΰ4Qm#t(Gy\u001b\u001d(7ubx\u0003Ff:c3\u0013x&q\u001df&%f\u0012}\u0003:`\u0005rN+1\u0017\u00038\u0007uT\t ӤAm1x\u0012\u0003/\\bXf*\u0003\u0016\r75ht\u0004yh<|#^L\u0003U\u001dnVp\u0002mGis\u001a\u0019mi6˚J^R&xI\fW<]D\u001dg\u000eBo\u0001On|\u000eXD97.v9\u00118%7α.\u0005\u0011[IW. ^Me\u0001a!x_L\u00072ߍq2&S\u001cc܉j \r26h2\u0016\u001e5*TӜᥖZjnt5\u0012܇f\nG$k\u0001\u0002JjjMR7\u0015@U\u0012cG\bm?\u0019]!s˳8Q\u0018B5\b\u0017\u0010g\u0013qJAX\u0004N͟1m-\f\u0000jg²\u001f\u0019f\bT\u0017j\u000e%bՋ\u000b[vXAO/OƧS\\\u000e\u001a3Pc$Y\u0011K}f,Fo=\u001a˰KݔUH\u0012+iMiڱk[\u001a睩X\u0012$\u0015HKh\u0002Wf-r/W>\u0010/rI%Z^C\"GR\u001ak\u0018\b\n\u001f/p\u000e\u0005\u0003'f\u0002`qDg?{IwA\u0001^f,\b\u0015yS\t~\\Bc\u0000$\u0004QyfiscPL\u0007o_qGI\u001d5mKSbgql\"I\u0011ܷB\u001fD~l\u000f\u0000O6\u0013\u0012S\u001e\n\u001b\u0006n\u001b#\u0000\u0002`\u000e5$5ð\u0001\u0000\u0000\u0000\u0000p\"D6\b\u0016\u0001\u0000\u0000\u0019\b <\u001b\f\u001c\t\u001cåxO\\\u00179F\u0018I\u000e0庑ޣ\u0019K71\\\u001e!-D^;=Z\\\u0006~s9\r*\u00149*./V\\L4C\u0006%\u0004h`'\u0006\u00006\u0004u!˲\u0007Ea\u0002\u0002\rӪ!+\r ~J_>\u0006pQȦ:иqb,FE-h\u0001\u0001%\u0012\u0006\u000e\u0005]zt\u0007>ҥ/QDd&D`\u0006DCb\u00120\u0012@{\u0015A\u0018iE}ِ\u0018N&\u001fjN#r m,\u001cDcjKƳY+L>FJ̗\"Y4'к/dȵFUsrrd\u001c\u00077l7ju_5%AD\u001ds\u0012d$*eZ\u001chqS\u0015b`\tDZ\r\u0018`G{ڹ\f0\u0005LOj\u0012\u001a\u0012\u000bNer0=ڈa\u0003?\u0000E\u0006\\u,n\r\t&`%V&\u0011e\fۓSȚC\u0001o\u000f\r\u00133\u0015ױ@\u0005\u0006`PЌ2\u000f\u001ai.JJ\u001cҥ;\u0013RxTR\u0003~+ĀFp\u0003یNpɡCY=ei\u0018@\u0016X\u0000YtѦӹ9)ݟB\u00154\u0010^YQ\u0010@]|[\u0012Y˽\u000e\ngRu@Bumd\u0015[P)J)\u0001Qg7$'p(\u001ap\b\n\u0012a'\u0013B.tb!Y\u001c8!\u0001\u0002!0D?\u0016vr\f\u00044pP\u0001)+ƠMgv]\u0004\u001f%1k\fN\u001avރÇ4(\u0018\u0006>\f.,/!\u0018\u001cekP\u0004hZh&ciNɤܶ-,\\\u0012\nQhJT2ѫ/\u001dia \u001c\u001ac߯0J[P֒eP\u000b\u0002hK\u0006\u0003\u0006!\u0006v\u0003\u0010t\nY\u0015ځ%r\n SßJ\u0018 tM)\u000f\u001bR\u001ar(1j\u0000XEO\u001bv\u0006t|MH\u0006\t< ]8٥GI\u0014nUI\u000e\u0018\r\\\u001c=\u0011Ep\u0013\u000f~ls\u0014\u0002i{\u0010sQ\u001d\u001bq\u000e\"@;op6Cn RIӡ\u001dquXK?\n\u0019==\u0018C1]H\u0002^^\b?sޓ\u0010nE%4]In\b\\\n\u0019\u001fo\u000e\tg8\f|\u001e2x\u001cnntiD\u0014PXC2\u0002}zy)OּGSV\u0001_\u001avȃ3qPO#󴟅h+,e#˯V+uղRRR\t\u0005Qsg+XJ\u0005\u0007&\"\u0014\u0011$X&3/!Ҩd \u0010\r\u0003\u0013]5++G\t3\u001bRb`DZǐ\u000bjS4͠\u001cb\u0007~j>j삿\u0012~\\lq\u0010\u000b!@D?΅Ly`\by\u001ava8T:\u0019\u0006\u001dJ08@!\u0014\u0013\u000eŠPTFBs\u001b\u0011\u0003l\u0007Q\f \u000b.赝THh*\tV\f\u0004\u0018C\u001a,#$\u001cL>m\n\u0006P{L^!ҋ!˾Ԑe\u0003ĢtZD[o9Da[(FO9)uNԡ\nV\u0000\f\u0004B,Oby\u0002\u001f\u0005\\\tB\u0002k'5\t\u0013WJ:u%UU=)G\u0015O\u0000\u001clVk\u001f\u0005*@㛤]\"\u001eH\u0015@ys\u0001sRMu(OO{#T*\u000fBP\f}4M\u001c˲4M4E4Ft\u000b @4UHR\fͱ\fː\fE\u0006\u0004\u0011\u0007\u001bG\u001cDO\u0014\u001f\u0007\u001fqba8C7\u000f>,}\u001f'\u001f\u0014\fC\u0007>\u0011\u0007~CY\u0017(\u001fo\u000fK3\u001fq{\u0007\u001ḃ%y#\u000eq\u001e0ǿz\txb \u001ax`\u0002yzʷ\u001f@4*\u0001C.\u0017{\u0010*Dzթtk\\#Q.U\u0000\fX<:\u0003c}^/*\u0001\u0017Eu^\u0002_\u001cA0GRR=/\fA2\u0014$\u0017\u0004aW><\u0000Vɣ\u001a\"\u0016\bQ\u0017b\u001b||?&'@ \u0004H\u0003\u0017PX(q%Ja[\u0000r\u0002NDrymjy@\u0000\u0006\u0018॒\u0004&聈{.Q\u000e|\u0000<\u0003G\n\u0005.y'Qｮg䣥x\r\u0000p)\u0002T\u0002\u0002\u000bB\t؇2}I\r(>o}_RC(݇\b!TjE\u0000\u0002\"Q\u001a\u0003(\u0003ߗE\u0000Ry/\u00108\u0004\u0000\u0018`,6܃)r.^\u0004\nRRC1)\u0006\u0003P\u0003\u0010?r\u0001\fx_\u00077<\u0017\b` \fw\u0010\u0007\fѧRx\u000b \u0016'\u000f\u0007N%\u0014Rq`z(P)\u0012I.\u000f\u0006@IX\u001e\u0019X@\u0014\u001eX<:*\u0000@R\u0005q\u0001\"z@R\u0005~`\u0011@\u0010k\u000e\u0007\u0003֋ͥ}8z]\u0018\u001cSWyH@\b\nx\u000b\u0003C?~\u001eib\u0004\u0003 \t(\u001cIq\fo\u0004N\u0010b}c\u0007bg\u0003\u000f\"'_\u0014\u0003](~'zcX~\u001f\b!\u0006¯+IR\u001cI0@\u001f\u0004\u0012\u0004M\u0012\u0014G4Es$\u0004A\u0012$p\f\u0000\u0018b\fE\fa@\f_bg\f'\u0017\f?\u0018\u0019 e8 N\u001c\u0010;8zGbg9\u0006B\u0003G3\u0004ő\u001c\u0003\u0018(G\u001cE\fH!va`,\u0012;GR$K/4=\u0004p4E$\u000b/\tv'K+K4?+\u0000\u0019(\u0000K3biY$y#Ie9\u0006?c`\u001c\u0003$)~,Msq`I~%\u00170`$G\fCq$O\fIN/\u0011\f\u0007_`\u001c?\u0003A0 '4A. _8\u001dEO\u0018\u000482\u001cr4;1}O\u0014Hra\u0007zbq\"s\u00073\u001cG\u001b3MnHwGn$9\u001fIr\\Iו\u001d\tbȍy7?7\u001f\b`\u0018/ \u0003/0@4ɐ+Ȯ\f93_EQ/JQ\u0004ͮJ\u000e\u0014P\u0002߁b\u0019 ES\u0014KN_\u0001\u0003\u000e\u0004M#E\u0011\f\u000f\u000fB\u0004\u0000\u0018b'\t\u0001a(\u000b|cGr7?\u001fS@,?֚\u0002&\b\u0006X\u0006\u0011;1\f|8~ ٕ'ye`N%9e\b\u001cv\u0006H\fI\u0012$ːN2\f&$G$D\u001b\u000f1R\u0014#;q\f\u0001#\u0011P\f\u001f4Î\f9\u001c2\fq\u001cC\f=\u0004IQʀ\u00190\u0003b}\u0011<\u000bd \fE2\u0010 G$\u0003_d \u0004EH\u00060\u001c9 9~\u0007I\u000f,A\u001cIo\fq\u001c,`\u001c9/\u0014G\u0017?\u0018u)rKN\u00149\u0013R\f\"\u0019\"\u0017 M3\u0011;}_\f9$v~s\u0004A$ف\u001c)^_#WaHd\u0007 ٕ_$\u0002\u000bc\u0000\u0014M\u0007@i#\u001f?\u0017s\u001f\u001c8#q$?0,Wy\u0005B\u0013;1@9~.As$Gs\u001c\u0003fh~$r#@$Œ\u0004E/bI\\@D0\u0004\u000b$$MeWb\t\u00170K.\u0010&Yz\\`H#Q,Ǒ\u001b9\fIn\u0005>Ƒ\u000b\u001f\u0005@2,Y~߇\u0012\u0012k\r\u001b*\u0011{@I\u000b|o\\ ^a\u0018\u00170437\u001c}%\t~9'\u0003^y!\u0006\n?\f$E\u0011\u0010\u0003\u0018dyOy(\u001e'\"\t~`\u000b;0~\t~yqw\b!bhzy@\u0012\f?/\f=q\u001e\u0007\n0\f0=z\u001cI/,{<{'?>9\u000f$A\u0010.\f?\u0010\u00040,0\f\u0010+\u000e\u0004A(}?\f艟}'~}8~_\u0018~\u0018\u001bǐq\u0014wO\u0004?77`8c\u0018~\u000f0\u0004?\u001f~$>A\u0011\u0004\u000f~\u0010\u0004A\u0010\u0014A\u0010\u0004E\u0010\u0004AP\u0004A\u0010\u0004E\u0010\u0004E\u0010\u0004\u000f\u0007\u000f\u001f\u001f\u0007\u000f\u001f\u0004\u000f~\u0010\u0004?00@\u0010\u0014M0\fI2q\u001cC2a'\"H}\u0017ah0_'?\u0004?X889\u0018rc8`8~į\u0014ɰ\u0013șc\u0018_Hbu'E\u0011DQ\u0014Ű\f\u00124eXaXe\b!X_\u000fHȁ8=\b) \fCS4\u0014)~S_I\u001bK,EN4E\u0014K\fN,N$KQ,E+Es7E\u0013Mq\u0014MS\u0014M\u0011\u0014w)ȉI(鉦؉)r\b\u001e\u0017a\u0018f؅%م׋7\u001b\u0004G\u0012$?\u0017Gq\u0014;\u0011,\u0012\u0019@\u0019~\u0007\u0003Xu^I陥Yv\u0017(Kf\u0018\u0010\f\t!v\u0012Ŏ\f|}/A.cheIv\\Y\u001f\u0018\u0006/,>1@\u001cA\u000f\u001c\u00124qN\u0017vbu}^\u0005ƒ?)&\u00180I\u0011\f|}\u0017\u00011$n/P\b~\u000fS\u0005D\u0003A\u000b\u0003\u001f\u0004G#IF+K\u001bK0I+,\u0010\u0003$y\u001dL\u001b?\u0004\u0003\u001b/@N\f\u000bqٕ\u0018b\u0000)3;}G\u0014?\u000e\u0014CpB3\u000e$?X\u0007\u000f$\u0003\u001d}\u0007A\f\u0014~ ye7~^y gd\u0017\u001c\u0018vdȕ\u001eW~\u001f\u0004@\u0019:3\u0019&y\u001c\u0006\n0P\u000f@sB\u001d\td\u0018}!\u00062}s\u0014K\u000bˏJ$\u0017X~f7\u0006w ׉a\u0017~bى\u001fX\u0007~f\u001d\u00062o\f\f\u0017v7]!\u0018H^?\u001b\u0003`Y_\u0002!\u0017([\u0018(\u0010\u001c@n\u00027~s\u0014;>Yr%g~#?0@\\@7\u0010\f%\u0019!\u0018qư3AP`,G:\u000b8!\u0018\u0010G\u000e\f^9\u0007؍a\u0007VJSR8\t0<9$VyH7@>\u0018\\`7e\u000bDZ#A#I~\"\u0002\u0017\u0000\u0003,\u000b1i`@$+\u0007+?}S?\u00058\u001aGЀs\u001clOd\u0014N\"؅\"\u001fƯ\u0014y%i؍\u001f6\u0004~\u001f?\u0002u畟9\u0017M2\u0014;²\u000bg$\u0019~a\f=,8\u0010\u0014\u0011\u0002vJ\u0004hk\u0007J&8\u001aG\u001b9Z\u0017\u0000@\u0000|\u0003^牡y7O\u0019\u0010FϤJ'?4=q\u0004K\u000b\u0012,\u000bA@R*\u001f蕁18.d8~`X~&uB\u0004D\u0003E0,ͱ@\u0004+As]\u0019(e}^}\u000f$\u0013$`ٍ%\u0017\u00007\u0001/a\u001f7z/\u0000@wyPӫAO\u0004C@+q\u0007z%\fðى\u00010\u0014\u000f\fW&\f\u0001x\u0004\u000fw\",r)`~\u000e4؁)z_\u001c1\u0018\f|\u000f/`\u0019\u0000E\u000bq\t\u001fW섢!3%q/\r&\"\u000eA8\u0002AϲCk5!\bl3uɉ\\:!\u001a&7\u0001\u0014l\u0013D\u0015\u0002UѰ\fwb++r+'K 5>S^4nyqOo)om\nftgAA#D\u001epBb\r;Hr~B+2+Z2P2nv\u0004\u0012BfDj-H*\b\u001aH\"\u0003&\u001d,^2\r\ttw,\"Tl\u0004`0u\u0019qE\u0005\u001a&t\b\u0017/\r\fr,sүmE\"\f\u0012|\u0001\u00051ڲ?\u0014E2Z\u0016i\b\u001d\fl\u0005\u000bRf>\u0000X\u000b'\u001b\\5[VCLo\u0010EXS~6cc^u\u000e$ܵ9xI\u0014ހ\u001e\u0011 Z\u0001C?2p\u00161.'\u0007q3&DB#.Ѱʅ\u0013eVz\u0001KQ#H\u000b=\u0015}A80\u001emRY\u00164ء\fJdgg\u0015,\f5\u0018F\u0002\u0006N?6\u001b\fwQ@pf\u00155A\u001f-c\u0005#ބToӁM.U5\u0005aHF[w$\t@\u000e(؞^&lX@\u001cfL\u001de)JcM\rLzeQ#MmJ\\\u0012dq\nIbLx\t(%\u0001Q\u0012*{/\t!\u000ffm\u0015obrв\u0003Ž\u0014I0v5h\u001cid;Rݜ\\,\fe\b\u001f\u000ekXk0v`̬7\u0018ԉ\u0005d\u0000N|D(_/Io-\t\u000e\t\u001a\"\u000fx۳!\u0005l8ͬ\u0002Q6#\u0003PZ3nP\b\u0010r@.\t\u001a\u0006fWN\u0011y\u001ddL\u0014\u0014:V\u0016&؏\u001a9/\u0011ܕb䨣;\u001eⴻgYF\u001a\u000b\f˥\bFd\u001f\r*\u0001ł_\u001d\rc\u001b\u0004\u000b]^\b\u001d\u0019qS.*De\u001f\u001dW\u001b\u001cnèRS\u00067wZ4f\u0003պ\u0002ܖ? \u000bЌ]\rƇЦ\u001dFgI߈LM5[:y$6_S\u0007\u0006\f\u0006/I\nNZN\b^\u0016\u0005ȭ1C\u0015lO \fX@\b\u0004Q\u000e\u001095,\u0019\u0015I]^S\u001e2 'X1(\b3\u0018t6\u00140b _l\"FI_\u0004~\u001dy\u000e{\u000f7\u000e\rjN\u000ebz\u0007\u000fnQa#\u0003kXʞb\u0018\u0011u\\!,\u0011aQ\b\u0018yںl-xQ7\u0002jD5c\u0018җ\u000b\u0006fu/ՈT<\r6Q\".zb\u0012%RYU\\\u0011eY\\@\u001d\u0010y}0VTS\u0019rװ}EtȲ%\u0012d8Ʈ<\u00125QMe!\u0014#q7Ȼ\u001b8\f>\u0018PP/!RsUN\u001ap\u0013\u0017KKչ'\u0001{ǥJl>fw{0Ǧ\u0012\u001f\rۿis3e̾\u000fg\rPlJ%Da94\"\b\u001emiI\rnzL]Z\u001b;762\u0002\u0017x$^ۨpE ӰFE];\u0010\u001dgFQo캠ʨ\"?h\\I2Tv\u0003^F!\u0017f^d2V&tYɈ&&\u000bu:aRk\u0018Z\"jl\u0002.`\u00022\u0002>\u0004v\u0007\u0000o>+2c<\u0016?\u0004\"`ς#?.\u00109\u001bUT[\b~4mwҲP\u0018\u0016~rE\u0000Ȥ\\4lTU\u0018/.Qĵh\u001a\u001dTO\u0014T}*v\u0018\rKٜ8乄yf&ޒ8w{\u0011E\u0012fFv\u0016\u0012GȫVU!U\u0012\u0001\u0007\u0014͝{-Pv8.~\u0012h\bhJ\u001brF\u00055e5xѴ\u0012ʋV쎲O@\"֨Q-5lf\u0004\"*fDfSa\b\u0017\u0001CJ87fsM,\b\u0018m^BubRp)(AtrE\u0016.=co\\()]\u0019\r+\u000e\u0005bdI\u0006k]\u0005˽/#ŬU\u0004\n'R\u0013\f0.nK\u00196is\u001b--\u0006\u0012[,^C10r\u0003t\u00056\u0019o=Y6%t\u0015\f>CP\u0019\u00148\u0003NBVz\u001eJ7WPSa(\u0004i;s%Yy\f\b\u0014^M\bMZd\rnH6ҲB\\\u0001j\u000bٰl\\w\u001d}e\u0019R1B'\u0001\u00153MBH\u0014tv͏:\u0003Ɨ##wrPhGװN\bZ\u000eԈ\u0004VX~VߠI~d\u0003˜447IT\u0019/-Cdj=}5 \u001bCe>\u0015V6<.\u0013NEn)S\r\u0003jƔ\u0010\n\u0017l(38+M\rX\u0016g\u0005+Q>\u0016UQ\u0006?'US\u0012$r?OU;is\u001fB\u0014\u00140gkX\u0013\u001bYBWF\u001b\u0010@ҳ\u0002grdI\u0018\u0012Z\u0015\\7\u001eLDF\u000fOlGi\u0014\u0011GTĆrY0D-9ib@CA!\u001c0\u0007r\u0012)\u0016 V)(ŭ۴{+T*w!Ӳ&\u001a\n%\u001eB\u0017sC\u0007\r;Wc\u001eR8\u0007\u0001in-Q\b0][VMR\u0014jWZ9\u0013z\u0015#l!$ui,{`\ncV\u001c^\u0015#||\u001e!Gz\tEv`\u001a(m!ǥ\u0003AwP\u0012!TǴ\u001d‡\b)`\n6IE\u0015\u0014^2\u0006ʼn1ΥאS\u001e\"cs\u001a\u0010,#a\n,a\u0015vſ?J串\u0004&_D#r-#nX\u001atl,\u0012Wu{>\u0019o_W[\b@tZD\u0011 \\95,4kjKdB%Ź?\u0016q|z\\!T\tKfWY\u0006TN?~ǚp\n\u000bVkv\u0005\u0014L0 \u0018\u0014\tB6m\u001aXlr'\u0017e߽OtYxPe<\u000b\nv\u0015ݑXeMi 51=\u0013kӰ)xq87}paB)\nW(&R\u0003ӧl\u0000\u0005\u001d0pdmb\u0015\u0005\u001aA\u001dZ0T7jXږP>*\u001es1\u0007;A\u0004͌W\u001c3\u000fR\u00179,U\u0002ԋwwęO\u001bs˅lO\u0007aM_|&8ožIo`y(xI\ffF@1ާE7\\vMo\n5\u0002\u00175A \u0001xf\u0011`הx\u0002bTaW)\u0014\u000bP\u001eۘ]%\nUўѸ\u0017_n*pR\"J`}Ȏ(1C: MNB\u0016>'w{-\\4h_d\u000eҾ\u0001\u00180'R\u000f`ϭ\u0018\u0000SZe4\u001a\u0003`S\u0007m\u0000\u001a\u0016\u0014F\u001aȪs%[r\u0007LԥI/ʂ45\u0004]\u0013\u0019op\f~J]Xf^dTvy\u0019K@Ƨ޼\u0007\u0019DZ\u001f4}e$]\n*0;fM*cx\u0011'C\u00165ƘP#lӥ08:\r\u0014\u0013S\u00074\u000eҎ\u0005=ˋ\u000e\nj|\u0002i\u001e\u0014,\\iag3(f\u00075@@&դU&?'ɱJz\u0001ڙj%s\u001daPwunE;@<\u001d\u0006\u001dDL\u001bIhTQJkDJ\u0017%JK 8֘\u0012$8l\bSK%\u001c\f\r\u000eN\u0015o\f+\bnBS[6[%cL5ۙm|qK|uf`ޏ\tiSvCxYW\"?\u0004\foE ts\u0016\u00110>4l\u001e:f_\u0007\u0019ivqM%T\u0004\u001darr\u0017u\u0001奆Q\u0006\\b\"EQ|*\u001cF'u+\u001c%gITE\u0013G*\u001d3-7\u001e`^(6G$Tiet-xl' dպjVG|)V\u000b\u001c\u0000\u0001]Z_2\\Ts'\u001dw[\u0006ja5s|38O'v\u0014i\u000bC\u0013B}e\u0011Ϊq\u0003M\u0004Wzn\u0005ηN\u000e\u0001t2O%\b8\u001dsQ'\u000fLR\u001cN\u0004sxȋ9cB\u0006'L\u001cFt\\^\u0011O\u001f\u000b\u0007w\rZ\n\u001f'LGCZ\u0006\u000e\u0003\tupvj\u0006Q|=W\u0018)9 OZ:aѣ.\rћ\u0015&SfLiqRl\u0018\\\u00061\u0002\u0013Z\u000f\u0001!`R\u0003h\r+M]\u001b\u0016Ũ P\u000bX6t\u001c\u0015\u0010sj5Nt\u001e\\\u0018D_\u0014Jg 7L\rnb_A,/[\u0014i\u0000\u000e!\u001a\u0016bY28\u001cǏ[r\u00001`\u0000\u0014i`]EC13זfM*q-KԘE[\u0017\u001cDZ\"`iӜ@\ri\u0011\ň.\u0004?\tp\\ǍgD\u000bW+c.5-\u0003>\u0010\u0019V\bweB9\u0019b&-M¼WD2_\u000bAd0\u001a\u0016p,\u0013+K,\u0012]\u0004\u0010~+\\t~` \u001ejn(7\u0012\u0013AtUԹq O|躡f\u0005f-l\u0016\u001d«^X@o\"\u0005\\\rK\u001fĎzTR\u0000]IiX\\RJ\u0000Z+nFQEY\u0000\u0004\u0006B@\u0005j!Цgz\u0002\u0013AQ\r>Ozn\u000fq\t1\b\u0001hLVAnd\u0010\u0013.FUa#\u000e̩k7_\u001aU௲¸?vhCȼ\u0016\u0015WY&@cYGVR\u001ay\u000fi\u0018܍K;-S\u000fhv\u000e\u001a7(\u0010_m@9_+HI.\u0003ȟrfwS\u0013HAgBB\u001as0S#j$ʨ~\u001f\u001b\u0001\u0015!~KR\rY-\u0010\u0013fe]51 ݺ\\m9m},逰]AL2xxN?h>|M޾\u001aeØs^HzGвW\u0013J\u0005\u000faBapiE\u0005$(&\b\t>6VUӌzS\u001a&v\r[\u0012;\u0005\u0006\u0011ю\u001f=>Z7|+Cv]z\u0007Kr‚)q..y+Y\u0003qgl<\u0005&cH*3B1P0\u00191jR#n\u0019G/5\u001d*u\u000e\u0003\"\u001a\u0017Be\u000eCZ\u0012bMHcpq\u0000fN$I\u000f b!\u001f^\u001e;\u000b9?sΆ*\u000b((\u001fz0`Ӌ@T\u0010'\u0007|\u0016-Q@#R!{VBł]d);g\u0014%*\"Ƞ[.€#mhEʮ6/a<$M BRq),DWŚs\u0015\u0019\u000fƆHLVKRs\u0016\u000b\u0006\u000b\u0003QTEi9\u0003H\"K\u0014}軝і/Q?Ud\u0017pjX(sj\nY\u0006\u000fZ\b\u0001~zDF.l+59p\u0003tf\tgi'\u0003%%@(\u0001j!;&gWS\u001437ZƣpQ`;\u0011sa\u0017J\"\u00120u\u001e_MG\u0000v6]\u001750\ti&,퀑1hYƏn-\u0018K4\u0011F\u0000\u0016\u000f\nZK\u0019.\b]3\u0004\u001bհ=7\bl\tܸ-tZ\u001b\u001f\u001fJ\u001a\\\u0006p-a>`b\u0019J\u0005xJE2(*`S\u001fı8+dS\u0019\u000f\u000e\u0011L\u0002@.VD0\b\u0007)O\u0018_N;-\u0012k$D?,\u0015BR}\u0017\r\u0002\u0013%Հ\u0012+gwxd6Nt~w\u0016xj `[J&wOB6J6\u000b\ru!\u0010jd`iH2Ę7\\j#k\nC/,QX)\u001cyJ/6ocpʸy+ܺbX\u000fh\u0013',\\SRWY,\"k\u0000*B\u0019J4C/\u000b\u000eM\u0002j\u0007\u0012VЇ9Ȕ?2\u0019a |rSV\"q⬔HC$L\u0011m\u0015N<\u0016\u0006ZdZ̀\u000b\"m\u000f\u0018`*׃\u0012F\"\u000fp\u00114L_p\n;\u0003ѣ\u0016T.U$p]^H@\\~HJt*Nj\u0004T\u001c\u0004Y4i\u0005\u0012 *\u0012朓\u0016/o!\u0006\u001a4bDr\rCQCf<3;\n)\u0013\rPڞbbh`g%&S5\u000f֘[S`,XTS\"/\u001ftQ`O\tCh2\u001aG$\u001c;qąa|p\\eZ1\tLGrY\\U\u0018(5Sm\u001b\u0004g\u0019OAս\u0010䣕\u0016rG}\u0001̏0\u000eHB)۴\u001avH{/K%>C\u0015ΰ[ 8\u001c/8\u0016|arTpHWVQ>\\>15)\u0013'/Fs6CΚ\u001a֘BIʳ<-qYc5Z/@)؍]\u0003_\b\b\u0002C`2LW\u0001f{L@7:0\bϪI\u001a*\u0001\rQX5\f\r41\"PG E#ȣ`3Q\u000bZv̉\u0007hlJ\b+6\u0002\u0013㯃j\u0013昚b5ohm8Ia_a=0A´\u000b^L\u001dQE\u0013ZJf\u001f٥i&V\u0002\\GmK]O)3v.\u000b\u0010z\u0006\u001e \u001a:4\u001a(]T`4ț\u0003r\u0012zc>\u0011zѓ`l4\u00036\u0017,[(\u0011F\u0010\nDuZtR\u00160\u0010vP\u0016\u0000\u001fcI5L,9\bisE)g\u000eT${\u0001\u0002ǟm!Ia\u0012\n9E_؄2=+aW\u000b\u001d\u001c\\\u000f\\Xֲ-T:\n췀{KD@UPG' \nO<ĄTŬ <+'\u000fa_\u001eRA´[!UZQ [\u001fR]K_KP\u0016\u0018\u0015\u001d\rR1&\u0012\u0018\"\u0013P\u001c#\u0001\u000bZ5:VVq{\u0006lnW\u0002ˢa\fҏBp'2plQR\u0007S\u001bg:5\u0011\n\u0012%.7aKցGakVQ9qSUyyG\u001e0nۆ6̚Hw\u0007ƢB5,Dl.yf\\XֲuS\u001b\u001dڔşq88Y6b1\u00005h ,H *{kh\u0005\tR\bKr\u0000Ѹt\u00147\u001d;L\u000eح\u0016\r`i\ba\u0005,\u0007\u0017ץ$0m.,kYƻFC0E\u0013׭\u0015!Z䎞#):(/3^`m,\u001aV@5}s\n\u0012an \u0019q+\u001e\r>\u0015!B@\ny\u001cXqҥ\u000e\n{|`t('6\u0017,+\u0013ţv`@1M'|;/p;[ Q0x#m@/cb\u001a\u000emq\"N/$ZZNJ5m.ֲ̢2ŷ\u000b\u0016W7*\u0010(wE֓,3R_Jga.\u0004F_[`D\u0010.Ը\u001e9j]\r\u0003r>Vq\u0000\bVG\\uY%\bDۚ,rM;е,\u00184\u0015\\\u0006ɡ$ĕ|\u0013ZN8]U\u001f-E\u0019\u0010Jd\u0012\u0015~\"hw|rEi+qe\u001a>stream\r\n\u0007\ne6#gs}|@Ȼ\u0016K\t=K\u0004]@(\u0003\u0007\u001a\f;L:9\u001fHb\\r\bœ0$R\u0003P\u0010ˡrC]?~sU!-˲U˞\u001drp_\u0007\u0007=?*\\\rؓ\u0004Itsу\u0000{\u0010VWv[%m\u0011ef9\u0017 WH~l-\u0005ؗy\u0000]JԪP@\u0003ڵY;\u001ec\u001a\u0007TruҲ,\\\u001cw\"(U1l3̥O\u0015'F\u0016f\rbU\u0007p\u001a\u00184BzN)M\\?PJE\u001bLҿ\u0002\u000f\u0003&*aW+J!ZR,-\u001d\u0006B!\u0016/}\u0015\u00051\r%`#qtX]Z1ɴ eTO6M%\u0014\u0000\u001d62gZzp\u0018\u0017ߺ\u0003ѻ)\u001e\u0007ڴr(W\u0017X\\-c.\u001a@ጊ\u0005cvczB\tXo\u001a\n\u0019-M?2!ͫ\u0005/UG0fJ\u000f7JƓlpf`X;Q\b\\\rG)4\u0010\b\u0013\u0019ƶR\u0007x[u\t\u001coUQ-6\u0010\u0005\u0018g߈\u001cyfb*1ڼca]}b\u001aj+!\u0016\u0010Þ*\u001fw\"D5\u000e\u001chw[88IX\u000ek1+pK\fwTn\u001a^y@0D\u0016Һ\u0007\u000eV\u0007OfZհ7w\u0005+r\u0002ۻv]\u001ewFzWZ;8wɚ+\u0011\u0010\u0010m\u0006\u0005[I\u0003zQDz\u0013\u0005}K\u0011zg+)\u0005&n\u001b\u001dϫazټ\u000b\u0017\fp\u0006Ge8\u0006Ƌ~5QӖb\u0015(\u0012\u00076\reb0!}\u001e\u0016{-xߦ.5e\u0017D>PCˇTk'jE$e-&9\u0006k!hk߃n\u0002\u001eյ*>5\u001b\\\u0012W$P&jtȬ\u001a|/JGpp6@j7߁\u00124pu'\f8;¡o\u0018QXPH\"?JIzJ\u0002NLCSڠi\u0005\u00121ˮ\bM*\u0000$\u001exPl%\rXԧHTY4z\t[b,ҵc4A\u0003fEY\tF\u001e6P\n*)\\ɀVձZܡ[3ied-\u0015:\u0016\rL^\u0013#\u00169\u001a\u0006\u0005\r\u0015_Hg\u001dD\n2F%#Uy\u000e~Ql\u0003\f\t\u0003S\u0002Z89\u0002%p\r\u0010:\u0019p\u0017DBz\u0007ęp\u000fg,&舄\u0007^\u0011\u0019)r6WѲ\f\u0004Tx$y\u001bO\u0003\u0014\u001cY$r\t\u0019\u0015a3W$0d,Y^(anc]\b8j\u0003>)(@ȩ^\u001c\u0006(1¥3\rZC2YVND\u0006b\\F˲{\u0001N\u001adSf\u0011o\u001a&\u0007\bU\u00062\u0019沋\u000f|E\u001a\nhGQHÇ\u0001\u0012D:,Lˤ\u001bқ\u0010P\u0017FC\u0004p/ɨ@\u0004\u001a\u0001s$O}齼\u0010kX~\u0015Y4\u001aĴeڂ\u0017;\u000fju'4]\u000bʉH-v\u0014N9㬙\u0012-1eGdCo!s0)\u0004R\u0013q]\u0002%gɽ\biɎV&jDe\u0005\u0005\ba\u0016#F-ۿe\\ʆ6wѲ*{Fuf\\UX\bQ)\u001e\n\u0014?uP9\u0004\u00020\u000fɗ\u0014T\u0015M\b9=\u0010H\r\u0015R̰\r\bQdF\u001d/'gP+Yb`wj|ہ.'e1mef:v!Xo\rͧgGxkH4ШH\u001c&\u001f\f@T6Sf1(\"\u000f\u0013&O춭\u001c6\u0011?\u0014>\u000eoH*\u0002I0Is\u0010_\u0001\u0016c\\G2\u0016Pܑ\u001aEҡ:Ԧ׷d\u0000d2\u001b\bٝ\n.'\u0011\u0014*tV2\"zAS\u000f\nb\u0017\u0013a\u0003Tp\u001f';\u00018·N\"%R:a\u0012&}\u0002\u00176OEM,W]\u0006b\u0007\\-bRkzCBG\u0015b\rҭNN\n\u000b\u0011\"-k:!BܖK@\u0002\tCP!=8<\u0001MI\tgՓf߯s\rQ!ap@nA\u0007\u0016\\Y8\u0010\u000exFM\u0018W\u0015P;du&%\u001d7@Ҳ\f+##vQ\u0002D_w\u000b\u0000\bZ'[\u0015b%*(!d,cG1\u0003\u0007i\u0010\u0000\u0011\u0003ӡn\u0001\u0012QHa\u0010t\u0019֦Ćs\"G_\u00178,:E7^LZiئ%Y\u0001K\"$\u0013VeJv(8*$3\u001d[t\u0007z7\u0003\u0017ȬT:S54l{ޘ@@0N&pbjv\u000f\tR\u0005C\u0018kXu4[ql|at23mU\u0019\u0006-܏J2ikݣ\u0017\bdJ,cyJ\u0016mR\u001d\u001fpn\u0003b^~rހ2\u000bT nA.\u0002\u001c!X:J3n\tcʎ\u0004*E~_K\t\u0005f+H_['6\u0016\u0014l4\r3f2\u001b9\u0010\u001e4vYޥ\u0011h\u0018ax\u0005ʨ\u0003tQwzc \u0005\u0004vaBPA\"ٴJJ\n\u0019\u0010\u0005\u00168(\u00155=\ri\u0018H\u0018\fW:QYadw/\u0004\u0007'\rʢ$L\u0000\t\u001e-\u0011e:\u0005*Uę*\u0018aJ483yu5|P\u0014\u001ecx\u0007+fxP\u001f\u001e\u0001\fW8l\rCt\u0007ۿ9\u00029\u0016K\u0001\u000bZE:+4\u0010)5\u0014\u0012&\u0016rTTj}0Jc\u001cՊ%H(|P'e5À\u0015$LˏT;d\u001e@\u0019!&\bn.\u00196O`lF\tN6&\u0014\bp˙'\u0011\u0011x;\u0006\u0017,\"\u0019;\u0010\u00163%{/l-NuVShX( U_K\\\u0007\u0015$L[\u001c*\\Fp|,\u001ch[\u0007]R\u0004HzRr\u000e\\\fFƥU\u00069̈ϴe\u0019NXFZ\bild.aEjeIa3ڎ\fQ #e#\u0013&-+H6wmI-L%,!SHU0\u00102ɀjgӊgу\u000f\r\u0013\u001b\u000e\u0012v\u0003J=t~C²e;bY\u0012\"ZȘ7Ap\u00052\u0013\b\u0017[c!\b\u0007K,W/%݋\u0011F0W0m\u0003=I:2LK\f榕\u0010,l\u0018vb\r\u0016oiK3\u000e_2\bq\u0019+ڑ\t4m.,kY\u001eQn\u0007]6s\\O>p4D[XXLe(YFnŦFv\u000ep/5'X*\u0013\u001b\u001d\u0015$LkZsuA&xݖ%\u001b\u001c$Tv%\u0000`\u0013\"2y]u\u0006m\u0002V]40m.,kYa\u0012=ӧ)B\u0007\u001bkƑ~\t\u0001bD\u0015|\t\u0017\u001dP`LK\u0001)s\u000fL[l\u001e[8\"S\u0002L84a\u0001\u0002S4l\u0012%A\u00131\u001alZb\\Xֲ\fr~u\u000e\\\u000e\"[\u0014LdD\f:Hп\u001dj~?M_fdA´\u001a6\u0018W,hB\bA]֥x?0PJI+'D$ɫy=&\u0011tR̮M\u000bZ\u00024\"W\u00128fS@3*xаCxCE\u001b>O\u00070`Sx{1\u000b\u00125c\u001a\u0004?NqIO\u001cPn\u000b5Ql#vz\u001f}t\u000b\")f)*(qiŽUT\u00060<:$q\u0004#\u00199+0\u0019ǜJ5̃).DM{DiY-D *8\u0011(.5`m΅\u0015\fE&{q\u0003;|GաY2z\u0011zGЧ=X*3҇UXԚW\u0001\r5L\u0013\u001cVTmYEt#\n\u0018x\u0003\rAAկ{bgbѶNJ\u001bǫy*MP%\u0019\\˝\u0015\fo[\u0012\t†ְGB\u0001,\u0002\u001cJfv$P$K\f\u0001#}(\t\fC\u0014b٬/+xR\u001b:\u0019R\u000bG\\\u000b\u0007\u0006Y\u0002JNjf^ \u0014'|s&aL\nrRǫV\u0004\u0004eZu^\u0007;r'y?$\u001ar'\u0016ۢ6KU\u0012k\u0010uXT$v;>9v&@q2]ф](kV\\+^\u0001Y\u0015 V\u0004Tmf\\l_.VW\u0004XD@)ܤ\u0014\\X\u0015cb\u0005d-p>,j/Lq􌁇\u0006Qy\u001a\"\bxKb\u000eWG\u0002:В͈J\u0014\bϺd\t\u0005/\u0011Mc\u0015y\r\bu\ri\u00198\u000e!a/8\u0007C\u0006\u00170\u001f+\bi+\fͩaˀ\u0018,y\u0005&\n\u0007o܂1Ӗ\n~\u0017os\u0010=2NZkfӇʒL\u0018i)cl֌Gĕ0Ļcyт\u0000}\u0016S2 \u001fC6\u0010N\u0012@\u0002<ť񖃝#`\u001f+-䧇\"եf`E+0\\q\u0018u܀\u0016ٓ6j\u0007ufzʅ,MZ\u0003*<\b\u0005JD>\u000f\b\f֜m\u0012\tBq\u000eϴdIG-Ma\u0001Hs\u0011,vHB\n&\r]\u000eHC\tRBle\u0002\u000bf^n{HQ\u0011\u001ae-pG'\u0012\bڶ\u0014L(a6\rx֐a5M]hyw\\}Nm\u001aY){g\u0007\bvZP9ql\r\u0002\u0017ZQI̛WG#\u0013Ӟ߮h\r\u0003gӌ\u0015\r\u0017H\u0014\nYE\u0012_/\u0001h)Yqz2%^*2q2LijՃB2c!qHF^5c4dj\u0018\t=.:\r\u001d\u0017u%\u001fl\u0006c|5dCgp89c\u0001w\\\u000edvqAPN!POǝJHGЪ)Pg0Ah\u0013̉bA\u0006K\u0010\u0001-v+\u001fO\u0019V\\V+^8K5R\"5['\t]o\u001c)\u0001\u0001YUC$f/\u0016Iԣ\u0013c&J\u0011\u0016}4Z\u0017I\u00006\u000f&vnBFmgfѮ%-g9\u0018:(z\u0002\u0003\u0002&(\b\u0012ͅk$,\u001b) \u0012zQP[r1/wK*stG\u0001E\u000f?taU\u00107ļ0\u00173`saY2\u0003{=YTv\n\u000bDH\u000fwk|\u0012URըK/)Xs\tE\u000e>땇aisZ(Z2eu\u0003\\ȩSc\u0004<\u000142jpF<\u0000\u0014$b1\u0019\u0019\u0011eY\u0002#v'0\u0010%Qxק5s\u00192z\\&\u0018\u00011e1!I\u0014A´p-C[2\u000503\u0019nn.\u001d\nO\u001b\u0004]O\u000eu4\u0005\n\u000b“nRFüF²ej^ٯFɳhY\u001agh|qXD}br&/\u0013c!`0,Ab=\u0015E\u0011$L\u001b0/N:\u0017,\\YA@n\u00104a\u0006UR\u0011\u001e\u0011'9y8zCM+\u001aM\b\\Xֲ,s=H35f\u0013%SNRD\tG.\u001d`B;$G\\R\u0006W\u00140^\"is}Ԕ^Ȳe\u001cY'fsS\u0005s`5\tkam2YQ)maEpDI@\u001e\u0001\u000bZQ\u001cpN̤<\"O>ڭas\u0016*#\u0000DF\f\u0017#\u001d}\u000e%\n:ji=TA´\u0002R\u001e&\u0018y\u0015j&mJ\f\r89\u001aL\u0005mQ;(\u001af\u0001s\t\\Xֲ졈-\u0005ud\u0015v\u000e\u0014*5- >\u001b8{fAq2z\u0003\u0005\u0012*\u0007ĪisO-ȝLQf}{B]a H.ϣq eH&\u000ew=(m\u0014W\u0015Z\u0013e\u000b6v\u0017M\u0003!\u0016jk滍\\#W\b\fBET\u001av\u0000#\u001d\n\u0012͝9%M+:i\u0001\u000eȸ\nP[Dq.@#1f!2Q+î[6Gl(/-(N²erGB0\u0010_=\tLD-TtG'JU*!\f\u0012i4\\\r\u0015J\u0015$L\u001b*w=+x;A}Upy\u0019Nw;9_\u0011E\u0006qz\";Eq^Xͅe-E̿\bˮ\u000ec\nrsj0\"K\u001d*p \u0005\b[F\u00158[\u0005\tU\u0001^hҀ3\\>ZދK=^S/k{^qx{%u\u0015}4{B'i]80m.,kY&\u0011l@\u0018Sd\u0005dC;\u0001\u000bvK2\u0014EP!ʆg,\u001b\u001b\u0015$LCV\u0005B\u0006jim\b\tLTIW\u0001:\u0005;\f\u0007r˄\u0000NU\u001cƜ0m.,kY\u0010_\fm@X\fEpa\r\u0001XИTi\u0014݈Xjy#{\u000441N1$ιNW0mnv1H^z\u0007\u0010Seքt'\u0013\u0000NbpaN7Jrx\u001fR0y\u0004!U~`g\\Xֲl\u00104էZu>>\u0017hj\u0016D,NS\u0016Mx\u0004!:m9\u001c9;1\u0015$L{v6(˚H>\u0003\r3\u0005\t~e@ҙ\u0011PQSQn \u001f݃Y\n\u0002FڗisaY2.Tbُ\u0011tu)\u0002\u0016\u000e|6\u0007+\f!jX@/qPrsãHG\n\u0012l\u001b!%X2f\u0010w+:_AK%\u0015;z^~@1!tptD\u001eXn\u0011M\u000bZ>\u0015k؆*Dq:3/cT\t\u0016V.'r\u0019\u0005NXR+EX0mn\u0005d1DBi)Ȋ\\6>\u001a1B*ȫމ׌#\u001a&YɑJ%.5z,f²e\u0014\u0007W\u0011S[7\u000eCP>Ӥ8D2>켙G\u0013Q\u0007\tE\u0016\u001ePH[/\u000b\u0012u0ְN{yisHeP3\u001b[\u0011\u000f=\n)I~\u0014:\u0001\u0013ifUWb\u001e\u0016M\u000bZfGc\b\u0007D#GgN7\t!8]FZþ΂\u0015 a\\fA\\\u0003>\u001e\nGK%5GB\u0011vyM$\"\u0017\fY<6\u0018e%ͅe-4lQ\u00184\u00017/ݯ0^8\u0013Th=k&\u0013J\fMPfԞ\u0005\tR[\u0016\u0016RFI\b*?5\u0010=\u0015a\u0018\u0013 Q\u001c\b;r\"tR\u00044ĠP[Xֲk>ܜ\u0006\u0017Tf\u000e\u000fy̨X\u0006S_1'\u001c^\u0017JgAgA´\u001aֽ\u0002YAͬW5$y\nP\tR59oĎ(ZF~\u0001!.²e\u0004;CwMNa[iq94e,x؎\\5\u0015\u000b6WWIq $ a\\VffR\u000e n`bU\u0002\u0003ײ@UStDq+<.'?S\\\u001bǦW/7W`Y2p&Py\u0007\u0018~p*0^#y\u001cqc⁓\u0017thp-\u000e\u0019Qˍn[0m./\\r\u0016$80\u0016%2.\nda(chp\nA)[\u0001W\u001d\f*\u000bZ^$F\u0007\nHF,M\u0011\u0014\u0002yfҥeQK\f:Jŭa\u001d]\u000eb\u0003(\"m\\dZl^\u001d\u00042Fn\u0016\rPTe{9\u00041YƷfW[ֲ\f\u0004\u000e$1n;UAl\u0014J0Cr!\r\t$|\u000bQ{\u0017:p4Cb'E\rϽ\u0016]|\n\"LnE\u0002Mg-Wl\"@6E\u000f'[\u0010TzF$8\u0015O0o.,kYQ\u001b_\u0013ns\u001cLY>\u0013\u001b\u0013)\u001bC.z+I}N.7%\f;5tA´V\u0013\u0006O\u0004bHZN65lqz9SUt?:n\u0005\u0014UudK7\u0017,)g:JCq9>xn#$/)\u000ePY)KZջɚkK&v\"1=[&ԪDgĜ:,S\u000f@y\\E%Ҡ5\u001eUW5{#\n\u001e0M-\u0011ׅ-ZF\u0014[b(Jpʦʐz\\\rs6M.\u0015#=\"\u0003\ryI\u001aϠ;d\u0011IA\u000eXPq\u001d u\u0005p(WAyoG\u0011kw\u0018z\u001a25,!!L`zsYeٝ8o%\u0004%\\^AwC-j#KkĈSU¥h/#j\u0017d\u0012\t\u0015A÷Z^8#aF:aRF\u001f.JM\u0005~ՠ\r\u001c\u0012\u0015\u0014Ug\u0002H\u0019\u00035kY\fL\t\u0014*eG\u00116i\u0018&-/\rBɋ`3YwW\u0003\u001aV'D3eYsec4*Ij\n*coprJ-5\u0016\u001b\u001b^`éb\tؘXt\u0014]ܳGp\u0011E:\u00023:*!:\u0004D\rC%\b\u001b\u0004\bP\u0019!M.WQdQ#p1pNˆV`q3i\u00026sY\u0010\u0006ht(λeL7CZ}e\t\\\"3z\n\u0002d\u0013\u0018XVQ&vA$m?J$\t6->P\f.lCl.\u001c\u0015@ۛSJ̢1- \u001f\u0010r{weZ$\u001e\u0016 >2\u0017\u0012A7\u0016n&C0\u0019v\u001bP!~\u0011G?`Vi8\u0004Hy*$EǦ5LCHM\u0016.Z-6 \u000e3JJ\u000bi4\u0001-2^ڀ@} Nͧ\u0005mbK\u0012AFn\u000f@6%tzE (Ҳ\u0006\"\u000bFgu\u001cX\rKW (zJ:^˳\u0002$\u001f0X+A\rVV\u001d*)\u0013j\u001e]hT{Α~87Qi)@T\u0014\u001d\u0011\neq\u0005jh\u0004\u001fě#\u0003Fx^[lǠK\u0013\u0015Uhz-\u000fTVk𒩀ϘRFc\u000bmcLNMup>n\n%&U٦Ӱ\u00128*\u001eMw!\u0015>PuC\u0016)\u0005tYLH1z\r\u0001;@\u0010u\fd\u0006Y#\u0015um\u000eOg6R`La bKǓzFMQ\u001c\u000e(Қ\u001bLT\u0002ҍ\u0015Ev\u001c͉h\\\u0010XT\u0013\u0014\u0005`=D~\u001a87c,vyR\u0001\nmz\u0006Y5lT-!\u0012\u0014%+\t\npEZWӌ\u0002@\u000b\u000f$z \u0013\u001dDKkwH\u001b\u000bF]Ȟ[]=`;]\u0012k\u0018CQjp\u000f\tŘ/\u0013TU\u0017i\u001b\"DA씗m\u0010\u0005ሳ؈\u0004+i+^qM_le\u001dXϝ\u0013\u0010=p ESi%xJ\u000b%հ\u000e\u001ep\u0010#Ö\u0002\u000bE\b\u001clFY髫\u0015E\u0019\u00181\u0016/8%V2:m\u00154󓍲TqL,.2;\u001f.:a~,L\u00110\u001e\u001785pzWY+6:\u000fb&A\u0016JZjT~K\u0016-N\f\b\u00130N0\bՇ\u0005\u0014IkonۀP\u0005Uf\u0018{\u0003f̦۸9@e2[&\b\u0017a#oŏ\u001a8\u000f]v5ho}un8ūUHdE˗\u0016俀I0qA\r\u0019*f\u000f\u001c*\u0016=bHĥ*2\"2\tŞ\u0004{b\u001bs\r\u001d!I\u0012ч:\u0018K=\"]UYr[J\u0003uCkl\b\u0000S\b8*x\f{!V\n9n\u0003Į>4Cq\u0011(+*\\3蘲˗\u001a\u0014Kr\u0006Fco-ܛv\u000e\u0013As͓օWAXfe\u0013\u001daaY~\u0004˪yI])YBX\u0013\u00008\u0001?mp7)JZ{O㏥\u0007Z$iy\u0003\u00102#0bL\u001eI\u0019q`5\u0007\u001d@h3T\u0019,,d\\^\u0013*6liB\u0006\u001eDi-+7[98K$\\32I\b\u0013},W\u0013Fu4Y+$cm\u0019*\u0019^)S\u001c8-{!G;\u000fUܐ0`TM1y\t+\u0003\u001210~#%\u0015\u0017 \u0017Y\u001ddΒ!\b\u0000Qa>-I)ڹӳƮ}!\u0001ŸqJxW\u0006.'z\nH~Cl\fɂ\tlģ G\u001eW7W(II\tx%-l\u0017\u0015K$_yYfK\u00034,M?I\u000eZT(\u0012S͍D&mIE\u0016ʝq\\6&3298b{\u0002;ؚm4_N{=_\u000f=V\u0015}!85&\u0012}\u001f#\u001a\u001f\u0018kuPY4\u0012mfRK-a<\u0010Ȩ\u0010~6[H\u001cұL\n)\u0013x+\u000bN^\u001br3{tܗ\u0003>7/S >\u00003\u0019\u0005IT\u001bȗ\u0013\u0017\u000ef\bgBu2L׺Q#V_\u0014 +/Rt~\rRiը\\:'r\bQ.Tz;\n5%0C46چ\u001d\u000b̛\u0000lws>M4M\u000f36y\tzgP\u001eYd\u001cqx\u000baU-M \u0004\u0018p*0HV]9kН\u001a\u00140/\u001e=4\u0016\u000fJ[@\u001aC\u0000\u0015*`ֱ`/f`ЬB\u0006Z\u0005\u0010U0P\"cӁl>d5K(eZ\u0013s5iR\ro\ri;\u001e|ǩh\fU!P\"B[Ϝ+$˅3\u0019\\\u0014~Է@ڭAэ\u0013ж\"\u001az_f~d\u0014(X\u0018ˤJL\u0016\r0\u0018c\u001cqN?Цf\u000bx\u001e#dk2\u001a\u0012H0$\bP\u001ct3{ia@b&K?NH.u\\N\r\u0017\u0003InO+\u0019\u000e\twu_hKm\b!7\u0012'\u0015 \u0004]Q|+\u0011{\u0017\bb(\f8$ŕ?u^rB\u001f\u0015чRaeL\u0003#wf6mk>\fXuQx\u0005zR[bM~սp軯\n;\njG\n\u0012\u000e;\u0004N8ݠ\u0000.\b\u0006o\bNh{lkHܖ,\u001a6\n\u0005s _R\u001eH,Q\u0011\u0012v|X\u000f5_\u0011Pk\b\u0011wlkf3Xȃޞ\u0019\u0000xSE4\u0018G;\bhSf)]\u0011\u001cu'b2\u001e\u000e\u001eء=\u001dBeҐQ_/E4`\u001dFq0`Qq#\u0011.u\u001aI3御n\b\u0006zYS\u0015\u0013QNk\u001fU\u001bו9=Hx{B#rz\u001dμ\u0005iޙ|\u0017`\u0006jŶ\u0011]\u0015\u0019Gu'\u0014t\u0014tFn>v/K=\u0000sdh\u0015Z[\u0010Ͳ%\u0017]&)-I|>JUoz{5n[\u001bmˋӓө\u000fv\u0003S\u001amzb҈\u0017\u0014AT\u00079\u0017uЂe$\u001cWjaI\u00018^M׼\u0000^|\u001e3qu$`\\\t]\u001e\u0001#4{nl\u0005*F\u0007\u0017;2Kk\u0004}fz\u001ey\u0007Հ\u001de%r\u0005\u0012\u0003\u0016HU\u0019\u0012=Ҫ|/\u0001ȵ\u001b\u0003\n\u001ek\u0016bONYl.2gc~wz30OR\\,z*U!ָ\u001alj}1\u0015\u0012'|\u0000AA>ث9\b&\nִ\u0000\b>ۆoe\u001cpK\u001bު-\u001c\u0017\u001dř\u0011\u0012\u0018\u001f]a\"\u00185Hr'\u001a\bwLܽ1‰ry܂\u0017J5\u00130kP\u001a+՘>)%y\u001cRW0\u000f3tߞ\u001d\u001e=\u00015&ZlMדk\t|\u001d,[\u001e\u0007T\u0005<\u0001|\u0001\\+UN>wBE\u0010W=:\u0005w{\u0011\u0012\r9Z蛆\u0005\u000eRyl\u0004wu\u001b\u0003\"NKIQG\u000b}2UT\t \u00045\u0002\\+\u0014oX\u0006:}\u0018\t\u001f'\u0007:gچK@A\tLq>L=W}\u001a\u0012\u0005\u000eo9\u0003\tkv1m/\t\u001b5]kUofnL\f$A4\bSʛAMu8'\u0006\u001bl\u00043\u0012\u0004dt\u001bV\u0017G4a\u000bN6:\nja&\u000fF%M\u0010\u00063~|\u0000ar8Zֈ\\\u0016~.\u000b\u0002\"k\b\u0014\u0011\u0014C%ˎWni\u001cØl\t$\u00167(Ǐ+\u0005GxDI\u001aT\u001d'b\u0016\u001aZ乜ͷ\u0003D\u0007}n5|5z\r<\u0018^\nh|({º|7&ƑoNw:7e\r?JByl q0êzrOԒ\u0018p\u00129hrC\u0011en;de\u001c\u0018Jz\u0013\u001616\u0015P\u000f3F8\b?\u0001@c'\u0001\u001c1ې\r}\u0018TE+$\u0013?CNr\u000eN`ǃ\u0007V\u00039h~\u0001\u0012ʵA^LB\u001c@\u000b__\u0015b\u0004li\t\rV\u001cJH1/d\u0000y/H2;Kp\u0016U\u000b+k/\u0005(d\u0003Z49i>\t2~a21W*H\t\u0014lS\u001e7ϊcpa\"@\u0017H\u001a\u001f8TD~\u001f\u0002Bt`\u0015\u000efݘ` ܔ(YSoi+V \u0006Ż\u0007\u0019\u0015'\u00176\u0013ƯQ>\u0015XU >Ea\\o8\u0006p\u001e٬,\u0007Fк~\u0013b<\u0011UpQzN\u0017Ƴ\u0018\u0005\u0004&T_D⢓Vd\n<\u00072=N\u0000\r\u0000KJI*#)\f|-\u001e\u0002\u0011\"[4ֵmEAV<0\u001cOY&g \u0015˜!x\u0001`!GQO\u0011$8>`cSU8lH\u000f¡$R8AZ\u0006c\to75~0T0\niuƶI\u0003g7@\u0004K2{v\u000f\u0018:2:U\u000bH(9=\u0012mRH\b|y+p&\u0015\u0003E.^a1QV\b\u000e\u001aiC﹨\rȻܡ\u000f܂\u0002NE\u0004\"Y\u0012 O\u0012\u000eTf\u0011lB{F^Zs@t\u0002\u0004*m0ȸ[hGy2#v\u000bKҿ\u0002븽\"\u0003|u\u00062c~#\u00122ȩvT\u0010HC{D\u001bZxσxLbnR\u0017\u000b9F\f\u0002Յ\u0001>\u0010㮆\bN$.\u0013Q|,Fl2?De25N!\u001aEL\u0011r\u0000=1\u0012=y\u000fF\u001c)|a\u0017\u001b\u0019Z\u0002U\fƣ#:GS/\u0014sY!i\u0003b9mH\u0005J\u001eM*\u0005r^^И]cbjzsWX1\u0006(h6v4\u000eGܢ2ZlI\r۔Y`]&/\u0011kB@+}Mwqd0q\u0015h\u0002v\u0002az\u0011\rCR5Ղ\u0006Fd0Kք!\u000en\u0000K\u0005\u0017.e{\u001f9I\u0010i\u00157\\Y.2H$dx(\u001f*a%5\u0004jmi%D\u0013+&\u0015N;\u0013KI\u000b8U\u000ferR6l\u0018Η71U6@kj9k0ާkKp:m6[szj+w\u0002i\u0013h\u0003T볦bhN<4mY\u0003*\u00151f\u0018GT\u0013X\\0\u000b\u0007\u0012}9lz\u000f\u0000ʝqD\u0015=1 \u0006\u000b\u000fPQZ?^\u0005dG9(oa.nO\u0016\u0011\u0002ZH(졕6ۋ\u0002Tb5ᙉ{\\&B٭P\u0011_Q ˘\u000e\"\u0012.O#Tho]橙$:_a:nRr2.{IN43\u0001D\n\nF\u0010sҦ|~9?9-*s[\u0004PC\u0012\u0006]4\u0015W\u0000hW8By\f*U723_\u00035_k@\u001e_23.`DywI\u0013ݚ.9 x\u0012N\u001aL]j\u0007A+JO&f?) Kx}Y, \u001adN~LS%SL\b\u0017'Aŷ`䖾\\O\u001b&>\u00053ȉ\u0006v\u0015\u001f\\\u001c^;\u001cS3ce8X\u0015OIUXU\u0016v\b\u0001{ۧP:yW3'i\u0000~۝1c7'zQ\u000b+\u0019~L\u0015\"6s\u0018URhD`l9Pœ\u0013\u0016\u0010W \u000br$\f\u0018_[9\u0004\u0014~큆\u000f!7+T{.D\u0016hbN4 2ל:,b\u001fX4\u0005\u0018F\u0006\u0018V#䎌o\u000eGA\u001a\n~\u0007\u00047ˊp=Ox)GԤ\u0010\u000f\u001aq(\u0003\u0012,b\u0007\u0000@\u0016Z\u001e\u001dG\u001a>0\u001ed#\u0004Q㲡G\n\u0018f^\u001d:bH}\u000bs>u#\u001a-HCU\u001b\u0010\u0004w\u0015\u0014\u0011,b\"\n(\u000b:\u0015rA',\u0004aq:\u0006$'67\b\n\nG\u000fpܿ&I\u0004~'Zi6\u0006T\"p/\"/Apo\u0012\u0010$O\"<=h[I\u000b\u0006$r P\u0001.=M9#\u000b\u0007X\u00011#[=\u0016G=l&&1aDKDԺ&/E\u001afbES=\u0012P\r\u00069T`{{\u001fPs\u000f3Ekb\tb[L\u0019g$d\u0003R\u0015њ1w\r_\u0017QcʸVJ.=ZSjQR(-\u001d{DO\fe~^Zk*\"X&ݠU_\u0005\u0002xXdkh~\u0004\u001bo\u0012컉R\u0013%t_u-$\r3r暜\u0001\u000eDG_g{\u001f5\u001e_=\b̈aPi'yj?\u00054~@8\\ݧ$M5\u00166EaG3o#\u0004P|U'\u0004Hb®.l2F\u0015!\u0019gm$H\u0016߿\u0002\tkjۜ\\\u0000}FM\u0000\u0004-~w}\u001b\u001cPF8>lvjD\u0012/[\u0018r\u0001[1A[YP~A\u0015\u0013\u0005&s(C6ⴐ[\tdpeȱ-T\u0014B\"UoLJX$6^!\u0005|Q>\u0000{AG\u0004\u0002\u0010k!ڹ$MF\u0001wo:\u0001=H\u000e\u0002M\f_OHY\u000f(0ږi:\u000b\u001c\u0018\u0019q%{]SD0a\u0001$\u0001\u001f\u0004@µ}\u0002yi\u0002\u0003^\u0010w\u0002\u0006\t\u0019u\u001a[|ҵN<ω\u0006/H\u001a\u0012[ְ|4ߝ\u0005M6iI\u0007¬졐%\u001euvgʗH\u0004!so+ftȂ+\u001f+\u000b%\u0016\\N_'P\u0000\u001c\b~3!ZE\u001a𩸖\bߠ\u001c\u00157\u0001\u0014y7\b\u0019Eei\r+80[ѡ_\u0006RH\u0005a\u000b#nWA[oZ\"b3\u001e\b)f(DID04n\n&7j@By\u0002@P\u001b\u0002yj73P@\f,c\f9r/\u000bG\u001ew[p.\u0018\u001duO=dFO\u0016\u0011\bp-\rԚl%\u0013Z(O}F\u0017-[\rM\u001fw'L\u00034!xҟG\"80\bV\f\u0010\u001b\rh1\u0006\u000e&ee\u000eiy+Z\r*rRV+G\u0005\u000b\u0017V}`\u000fXkT\u001e#\u001e\u001ds`hu!wM)\u0017\t#\u00030Ґhf|\u0006.qBS8KD&Su!\u000fV^ce\u000efp۱1y\u001e'|(T0se':vpe?{\u001fƢ\u0012|0\u0016r\tG\u0006nn\u000f\u001foW6-K\u0007CV|\u0016w\r9?\u0019U\bM\b[\ttPnU3fHnk>0\u0015RB6ԧD.Pm8z)}\u001b=$\u0006ҭ3f\u0012ɇ\u000f$\r\rV!0$]\u000bKIK)\\\u0002\u0013s\u0019u@\u0000A7r\u0016\u0003°y\u0001\u0004Y~D1B=[0h˒K$_Ϟ^y\u0007\u0011\u0019q\rF\u0018e,\u001crF\u001e\u0005won\tVBȯ\u0007\u0003ΈJI[k\u0006\u0016G\b3\u000e\u0005EhkYUn\u000bv>\u0001j&EIo\u001e\u0006h\\<\u001fYj;>ڜ\u0018\u0006KT^A\u0002,wƎCW\u0019~RP\u0010ӉZ5\nvKrb\u0003\fF'\r:Jy/T`*\u0004{lt\u001b\u001aQ#{\u0015\u001e\u001e\u001a<8\u0013J$c\r\u0001c\n\u00016~Ĥ}*1Й@K\u001cP\u0006I'{ $\u0001X\u000b\u0019j3edϡ\u0002&\u0002;(\u0002hKaPhk\\\u0016u+\u00057W\u000f/\u001b~\u0006\r\u0001K6@hE_&P\u0000LV:%/0!7T~Ls>T.\u0002&?lTVb\u001c\"7\u0016RC[V=\u000e\frҳ^A\u0019f\t+f(\u001c?\u001euY\t\u0007Bi\n8db'\u001cf-\u001c\u00170pk`b\u00180#z\u0015|W]\u0016\rf6\u001b\u0000\u001eiǭ\u000fwf]\u001dd-z%RYiF\u0013X#]$B̄tp\u001e\u0006\u0012F.g\u001e!N\u0016.Tx}pS*\u000f+\fT\u001bjRUBcC\u001fl\u0010yQLHQɫE!8\u00176U\u0005jwC\u0007ѺC[)\b7y+\f63ѱ2S8,EїҗG{g>@lHJCν۬^\u001fbDI{iwhIZML˗\u0013)b\u0004\fay\f\u000b#)Tsw\u0007cA\"y%\u0015\u00144$7F>GCBm\u0012\u000f\u0002J\u0013\b\u0019o|\u001eEC\"PR%/\u0010\u001a,a\u001b\u001dXge\u001aϵ.3j\u0010\u0014x\"oK3>On;O!P\u0001\u0002dQa\u001bC3\u0010\u0002ɀTy\u0004BxKC\u0003m\u00146~\u0018.\u000bMpc\u0000[\t\u001f\t%;\u0004;_(rzq\u001a-\u000e2'Z&\f5y^.%-A02^C\n\u000f\u0011l7j\\ioLG.,Q#*\u0001~҅(yV!ǻT;\u0014F\u00015S\u0000,\u001e5\n\u001b\f77\u0011\u001b%EJ\u0019HR=\u0016\u0014uW9W>[EZ4ҚԪ\f3B*NR=\u0007\niRE}^:88JpM~eQ\u001d\u0012W6\u0019ϯ(姊Js`AsAk\bޣ\t\u000f23\u001a\u0003l*\rUl!kG(Xm^\u001d\u001e\u0005d hO.4&f䪋kd=^\u001eߝB\u00009/:4\u0013\u0007ED\u001f\tJOm\\c\"pxR\u0019훬m,\u0014\\Op\u0018\u0004J\u000b\u0015k1~Q\u00063gH\bd#cƒE\u0002\u00190L 1{϶bٶgxQ7\u0000\u0005CkM4!ԃ=ؑYT\u0017A@\u001dCN+;\u0018\u0013ڕ\u0018Z\u001a\u0011{\u0013h1i\u001cY~@y \u001fgB\u001fx#s>]\u001d\u000b!G::\u0011{G\"$fɀL>.fUǭC9\u0012%\u001d-\bj\u001f\u001d\u0003x+\t\t\u0005fE\u0018\u00120ʊ[F\t52ii\u000eD\u001dÈܒiEaO')ھM\u000b\b0Q뼙FP\u0006.3\\9߃\u000fֻ\b{@ƒ\u0015\u001ch6CMV\\ɴ/G9ɑVD\u0000\u0015b.jC4E$U(Qۖ/O1IY\u0014P5x\u0002.c\u000bzz1vi0E7\u0015oz'Yw=B+\u0000A\u00104V\u0017E]\u000b|މ]0)\u000f\u00143\u001fҀp,ۋm\u0002\u000b:6[\fڸ\u000fnnNj.P]!)L\u001b_p?'_dAn؈\u0018aH\u0018\u001ckD\u0012w!\u0002\u0011YtI\u0002\u0016\\2\u001eHС\u0007>Cu\u00185\u0006}_sI$9Dj\u00015(iK\f'lp[\u0004H8\n2E\u001c57fu\u001f\u0012?-W\u0014+\u0000VL?%!bO\r\u0015J߉fBO\u001fO\u001aRpg\u0011:΁MP\u0001x&\u0016Dr$l\u001b6\rUn\u001e9ηaqi\u0010~\u0019\u0013\u00052fKhw׿̷\u00068it\u001d>/o1\u0001}&Twn)ߒGwaL;\u001et5q\nn\u000eCj\u0006;\bs\u000b\u0018Cjl\t:\u001aZ\u0006*$y\u000e\u0004bIkHR`)\u0000{wr7?wmb\u00132\u0010\nb\u0006gѷ|rзׇ/;\u0016\n{{=}\u0013)%n\n5,J []~8|\u000b \u0006^6\u0002?9+Q9Q`E=)ǣ_-\u000f\\U3\u0016SX+ksgj$ACM\u000by7X#n\u0000}o)\fU\u001b\u0017L\f5Of\u0004EYBj\u0018BWU`S]h(frQ#\u0006W\u0019W\u0005lAрjA])NYß[_r>\u000fYlXSnsx̕8UE\u001byJ\\\u0010c\u0003\u0015]SrG-p\u0013*f\u0019,|\u0004k\u0005fC\\r.(\rXb\u0004yS%qIBD03Q$?p1\n lZ YL'aqY\u0011ZAu>e\u001c-Q\u001d\u001bPā\u00130l9TF\u0000\u001d(\u0014\u0018ǰ\"@`h\u0017\rʝbR1RVXk\u0007p\u001f!q\t\f@(Q\u0004/ \u000fb?efvi_Ԛr\u000f\b}6ަ:nצ\u0012\u0007!#u\"3MU2W\"3b3fQ\u0003H̃\u0019p\f!\u001eh(\u0010\u0014\u000e\u0012!1C߫\u0011#ޠ\u001a.8Y\u0010$\u0013\u000b(b%ޔ<<$_5ku3,ufG`}HA,r\u0015Z|5[.\u001fc\u0017䝪$|,\u001dqT<-q>]0,Jp1R q0J\u0018.\"_\bl¹`%|;\u0006Z!\u0003H\u000b%)a\u0015\u001b\u00176΢u6f^\u0015\u0019\u0019P\"Pd̀_\u000eXB\"C0p,I\u0000:3\r~\tKoSVN,lpMga:dT.z@w0PN\nϫp]+\u0007FC\u0016Ǎ!#\u0018OIFC^=!\u0000qA\u00183^!-\u0014S9\u001b\u0015?AB\u0010l\u000f>K1D\r=l.2(zA6w\bQ%`5̙i\u000f9u\u001eTjcFOv\u0016(\"\u0007w\u000fE\th/\u0002s?Ł\u0002TXE\n'wa\n2vM>֚0o(RV8\u0005%Nz2l9\u00175\u0019kY\u0010k*\u0018B\u0015zAIfB\u0003NEӊP)_O\u000b\u0015U\nޘy\u0000m-\u0013ub\u0017k^X*M9,o;\bsCDɉ\u0015nXokb*B| \u0004I\u0005ۦd%x\bI\u000e_\r\u0003\u0001\u0010K\u0012U\u0014o$\u0011U\u0001\u001f\u0011pv@ln'dEhE{h\u001c\u001dA\u0002(\u0006\u0006}~[LGMY\u0002X8P>Yd3+zO0Y)2E1\u0007܋fa 3\u000fԟ\u0018\u0011H\b\tVrMFF@cex0?\u001b\u000f\u0018 e'!D툃I6wX!U{iВCrh!DrC\u0002\u0017t\u0016G{.s5Z\u0019R/G(`'\u001e\u001ac!%\u0003hO,0d;8\u0015FaB\n;g\t\u0006#\fDZ6mN>\u00054Z\u0018wBK\u0004\u0016\n??a\u0018<4ec'\u001dAؚ݋K\u00174\u0012j+i\u0018Ȩk$kS7x\u0015gdX\r\u0017gљ.\u0005\fE\n\u0019jpN!w{3ڍֱ\u001e*$0\u00142\n\u0015rU\u001f\u001920yTLu'\nۼMK]\u0013K1&f\u0015ݤKT';\u0000d8uɅ\\w$FĂ㻓~WSmwrQӲ|{svC\u001bX0ϕ{3d0\\\u00183\u001b\u001c\u0013õQW\u0012\r/bs#f0<ŝ\u0000͝\"̝\u0015=d\u000f\"\u0012U)xܹ/\\Ћ;s0d\u0007\u000b\nwʩ?\u000f,N\u0018ۓk7\u0017UA\u0005h*\u001f&0w \fLw\u0013\b՝QRago>#rwr&=u\r.*|A\u0011|\u0003-Bٺ\u0015]D\tRzg_0u\u0015N΄\u000b\rl;\\w3wN:\n|'F`\r޹\u0010ϥ\u001eu\u001cΚ\u001as'N.9gc_;AY%\u001b!w:LS/5bM;#hVbȝD-xfP\\\u000f+tY4ԝp{w\u001a!!4=\u0006QF@DL؝w_\u0011.v'{Tw\u001e:.KAQRrԈ\u0010;1Ǩά\u0002\u0006Q:W\bKE\"U:1R\u0019Ly2oGńA:\u000bqeC~щ1\u0014MntY stwNl\u0007\u001aA:\u0011ґ)|^_)H\u0010\u0006\bni߸~; έ\u0011?\u0004qg,%!E^\u001a$Bm!i3x)UErPiW\"S^-8MA,ϸFSUkP\u0013M\f\u0010*P/\"'Loў*,\u000eFv6hS)|\u001daJKO\u0003\"-ZLQC\u0016\u0017h+(i\n6`TD\u0015Mo\u0014{!ͨˉ\u0000VBt6FAkF\u0010\u0000Ļp\b3_\u0005L\u001bQbϣ\u0006P\rk5X\u0017\u001c1u\u0016\u0014rL\u0017p\bOTɲZ'DBK!\u000f4,X14!5\fEŖְ \u0007E}!\u0006@qh[)h\u0007ruR`{8o(H\u0015| &\u0019LLHyvzj\u001a:\u0007A\u001e`z>,FHď\u0014d\"_V\u0010;֠[\t~^9\"\u0003)\u0012ƏJ\u000eιk\u0006-ZT\u001bi@\u001es=tH\u00135\u001f(C@N\u0002$y/\u0007\u0002,\u0014FQ\u001f&\t{;` ~@|WO\u0001L\u0005\t`\u001d\u0006-\u0011hZ:@K\u000eiQ_\u0013[F,\"CQ\n;`\rG\u0014Eu`pY\u0018\u001e}\u0016ut)|K1\u0017\u0017\u0019*6 !%UV\u0018o'5\u0015c,\u0010S?L\b;Q;U} ;\u00022F1JQ^NkX\u001a͑؂Kjɢ,\t(r>n3܀3((q>H@,H\u0010R\u0012\u001a/\u0011B:\u0010nVq# *\u001fԓ\fQeܭޠD\u0018\u0013x1\f0r\u0004nΧ[Z]W?\u0014?\u0017Sk\u00171\u000b|K:*\u0003>|5ᲸE;\u0001\u0013\u0004ͱ\n\u001a+vX:Odo\u000e=iҐhb\u001d{n*d\u001e\u0001\u0000Q‰\u0012塚'_bz?\u0016Pƅn*\u0019Ar\u0007BRg.\u0015O\u00008\u0004f#U\u0003yٮ_\u001a\u0014/$ե^I=|\u001bkOcu=TH\u0005\u000f_g%ᬱ1\u0013x8M\fVj\u001c\u0013\u0007.!Y9CU\f}N]N71e\\=_~\u0001Bِ /\u0000\u0018sYr/\u0006o\\~h\nDa~A\u0007A !)k_~xxD>Ja0\u000bQo^kFY@\u0003Fj0S46+aغ/7}k\u0015}Gi)7:}ID-\u0013;i\u0016\u0017GL\u0007Tۍ`S\r4A\u00143\u0001x$\"fBw0\u000b^BbYo$\u0015~d1\u000e}\u0001\u001fΑ\b6,L\u0018KaYoC\u0003\u0011𐋍\u0016\r.?-\u0014ȥ*Oη\b\u0010\"\u000e\u001d]Z57T\u0015q<<\u0007\u0011v\u0010\u0002\t\u0000V9WfwC!lhX\u0011φB:k'[\u001ff\u000b\u001dMj݋-c\u0015ρ\u0014Jt=\u000bQQ\u0017G/EY+r\u001c藽>[茯`]\u0015\u0001|ݣ\u001a2\\Ҋ\bW5ILD/0\u000e%U\u0017gfل\\G\b9O\u0013Gl\u0005_Zldj=I.%kvK!hT!ȴ\u001f\u001b>\u0007\u001e\u0004gPS\u00189 (qpmzʵ\"$IkX`]'\fJ+)b4\u0013\u0005\u00071kam:Qqg\u0016ȴSw,+;}O\"\u001c\u0012\u0001D\u001a؛ZmێY2Sii;\u0003NKAC\u0018[OV_͖p\u000e\u0017|=\u001cJ\t@.\u000bu([u>ҝ\u0015\u0013i7S Ӱb_u\f\u000bA묨ۤ\u001a\u001b`A(\u001ciTЊQzez\u0014К%⍡\nnx<\u0001\u001az2\u001d}vI+Ǫ4HW[Gpl^\u0002+BX$zf]wP*`\u0006<\u0010W\n\b$zd&'|6$4\u0019o!\u000f\r>\n`!uȒT\u0016nU7C\u0012Z엏\u00016\u00072\t†.\u001a+\u0004~qEy\u0001i55DTh΃I8e+>2/*\u0017sZ(w\u000eB\u001fc}z\f\u001e%z.|\u0016p$|pK<\u000bv\u0001ni/h3ObF\u0002Ҍ\u0019M1\u0011:\u00185ǩht4'&2\tt\u0004Tr\f;c\u0000\u0006u#\rJ\u0006uhdf\bTQ\\\b>$R5w>]='qX\ntc\u0018T3j)\u0016[biҶ*X\u0015a{?̨[yʿg];\u001e\rH8n\fA\u0004t8Ec\u000fČvHm0F?.Ĝ\u001469~AM)շ\t}\u001fJ\u0011ԓ\"cx#i\u001esߔXDo۵tV\"\b<\u000eSfJ/%?x^\r$#MDiM\u001dvh;޳\u0017wZS`ֵ|u,\u0001u]\u000b|0;\u0016\u000fD/ɜ\u0017\t1U_\"\u0015\u0003\u0016\u001b\u001dJrC'\u0005ԑxrIX\u0017pjB\r\u0011Mk\t\u0015Ü\u001e\u000b\u0018zO\u0011̀)x_biek\u0005b-\u0001#Q͹GVʥ.m|g;AErl0\u001cq\u0011P-{T2\u001cWp8=/k:D\u0014\u0018\rG\fg,\u001f0\u0010\u0016\u0004e\u0014|\u0012\u0012GQ#Z2\u001d\u0012(̾tY\u001d\u001bgRR8إJOǔ%D\u0016Af\u001cGdpd:U\u0004O3C6d\u0014\u0016Tq\u0006\u000b\\\u0011BT[\u0018\u00168C\u0016\u0014@3\\\\u\u0018\u0002Z\u0014Y\u0013\u0004*p\b\u0014\u001c\u0000/g\u000f\u000b2YWN/I@fUZ\u0016F[y䶮4\u0018\u0012\u0013,%MITq~1\u0001ZT\u0005\"u\u001b\t\u0005xs\u0000\u0005\u0011-RE5\u0010@a_\u0000\u0015v>K\r1W^h@E\u0000M+y\u0017\u001d\b\t|RN\u0016EG:#\u0002A_\u00117\u0015L:#\r0o4\u0005@ͥR\r[m\u001d>9-\nb\tzw\tQ`\u001b=m}\u001a\\6m2*\u001d^p9څIV_܎`͖\u0011\\3OkP]p]Nyn:Jcg2X\"О!嘤Q3Zh g\fV\u001bp.ښl`\u0006i*\u000bQ5נ\u0006;/[d\u0006dy\u0004KDfuH=\u001e?%\"ҘL\u0015&m,*qIRI~\u0000ݻe\u0019Grjq*:E\u0010\u0007\u0007^\u001aS5bSp͗\u0014?\u0018\u001c2TQjf\u000e/ĖyCI\"5,d\u0000 ]VX\u0003\u001b\u000f\u0006-Vc\u0004q~V7\u0006\u0005*\u001c`-C`,9.A\u0002^BˋT2+\bA\u001d\r\u0003p^V}g=4=\"ũ\u0007\u0018}2t-\u0010LOV༝8dùꍨ`\u0012Xj#\u001fr9-)шpe?\u0016rcc'\u0007~Q\u0001E56!j\u00122B\u0018߂ҿ]/QጁO\u0004\u001f\u0007$ƃ\\R\u0018=oyYk{.\u0019\u000b|t\u0003RP\\U\u0010+ߦ8\u000eAN 9\f2|.!z\u0014D>Ubw\u0013y\n,-]aDGm\u0018RH}{w\u0019\u0011HxK\u0016QbDB\u000fOF{!@.\u001d\u0011x1>Y\"dU\tƦ=\u001d1~0Oo5ĘJX\fCrƧh\u001eAdi25[QoZ\u0007>\bF\u0007B\u0006#Yh&@כ\u0019\u0007\u0016\u00180\u0014\u000b,d]\u0016;?M\u001bO@U\u001d\u001aˆ\u001c*?-\u0017\u001a>\u0016A\u0016+ː+WoJKa&8FXw_\u0011y3v{/o\u0005\f˧?S\"\u001f\u001blѠ+nH\u0014D\u0012CM\u0015كFH<*7e瘫\u0007k\u001251&>Dx\t̑f6;v\u0002`>&@.P\\xȎM\u000ftQ;Oޡ/$^㌳b\n$0(7\u0012qb>\u0019a^&/E\u001eV\u0006Ԕ1}\u0000\ba)P=6\u0002V9*%z\u0004:\u00106q~,\u001a\r\u00155}\u0004\"~&5R\u001e\u0007\u0019\fQ\tB?\u001dG.?kHp\u0010R\u0010,o\u0015\u001c(5)\u0019QS\u00164Tl{\u0014`֮\u0014UK\u0000U*\u0011\u00056J~.\u0010\u0002'imwT;k\"\u001eZ\u0006(\b̝8\u00041̚|]\u0017X܃\u0014\u000b`hN|RHy@\fb]N7V[a\u001fB96bz*B;r( ܙ\u001a\u0016\u0001BCD]4Qv+\"M^mbNZgB[ș3O\u0006QMPX\u0011!(XX{ؗ@x\t߇jq\u0014!`(N\u0002J~\u0005\t^^&\u001avDrqJ2[\u001a>:WU^\u0002\\Q\u00002(Ҿ\u001ck\u0002\bb-ܮ=*9\u0015{Sfxa3p\u001e+峸\"|B5/¨ia \u0002\u0003%\u0010kR2ֳ+,,@񣾒\u0000%\u00192o.\u00142_5\u0016 tˢFR\u000e\u001d\u0015\u00011i\u000e\u000ewF\u0007AHR\\Pe\u0015\u0003oJnJmL_\u0012:\u001e`s\u0011H»p\r[\u001eHC.k\u00113h\t)?`\u00138íڅ2\u0017Kr<:\nĔ\th؞?dB7\u0007tMG̫1{\u0014/\nfOVD_$ghsy)\u0004\u0014Ɠ)WI\u0014\u0017ڥkS6{b\u0007Հ\u0014R\u001bB'?Dm\u001dL`\u001b\u0005UP,Re3U!ߗV$N \u0014\u0010w,-t\u0017\"@+dOˁXG\u0014P:e5Pg0\u001e\f\u0011%znF݁8dW\u001ey[[JB\r\u0018a6YL4b^\u001c\u000518rjO&a_\b\u001d]F\u0016I^\u0015U\u001e\u0012\u000e1Q{.CF\u001c^\u0016fTtO3~+*\b&>tޓZt‰%UFBhCSG\u0013\u0016\u00072\u0000\u0017\u001cdQt\\\b|\u0015\u0005YYmM`%E$/KWe\u001e\u0001ݭH\f8R\r7*\u0000T\u0000r&=cB\u0000fG[\b}_§XC'x\u0015\u0000!.\rL\u000eC\u0017\u0000P\u001fDeM\bꖈ?p\u0018\u0006>\u001e_\u0017tܕȈQJt\fk8/\fǡ\u001cxh5\u0006\u0006 ':b9\u0001}\u001d\u0002$\"\u0012>Ho\u001d7=m_VTP!\u0018he\u000073/\tti<[\u0006@\u0003\u000e\fe^򋙠Q\u0015,\u0019\u000fe9gE\u000e#\"\u0001ٌ\u001fr*FNi0\u0019\u0002\u0005/Or\u0011}Y-qh\u000bFcqjp/P\u0017\u0010\u0019\u0012n\u001a;!\u0004rțF\tA\u001a\"-\u0016x+\\\u0017\u0007x9¸'sf0!LJ*tf,\\x%iE\u0014\"NQYH_Z\u001eS%\u0015\u0011TՕFǺ]\u0012ߜ\u0013%#\u0005,2\u00168&C0\b=T48‹ު\n\tIz1oB\u0018UFqדJg?|c\u00161\u0016\u0010k\u0007]w|:B8^\u0013N\u0012J̈!'e4c\u0001%\u0005]ܐ\u0019\u001dN \u0005*\u00104\u001axp4\u0013!\u001a\u0003@ݝ\n\u0006[Y7\u001d\u001eV*\nILزLj\r)eu\u0011f8\u0005\u0012WL\u0013{Tl\u001a\u000f\u0003:ap\f\u001c\u0001\u0003c!\u0002Jߏv\u0010SMcq\fhvs\u000f\u001d\u0007\t6ԓÐHβ{\u001b\u001e/+\u0015Z4<ԥ\b]Ty\ttZ\u0015&/%Ta\u0016\u001eO)\u000f\u0014GͺQHܐ5k\u0006Qx^ sM\u0004\u0011\u0001.\fR\u0007\u0017j\u0007j4[\u0010С1&ri\u001cQw\u001fYzܤ\\Ѓ]]DW˂bjc\u001f2\b\"7n׹$>/[#)D \u0017x5_֚0J\u0004Nq%;3\u0017q%&o:}\u0006\u001e\u000eΧn~\u001d\u0015ФTD\u0016\u0007AڝMHl\u0004\u0005\u0018Oz,\u001bf P$76\u0014%k&h#ﭞBi!\f\"\u000e\\4$>Y)\re^7L\u0000MĈk\r>0a#3g\u0005ᇰ\u0010\ffP_`PtSt35|\u0019,\u001f\u0001a\td\u0002Hy'7#X\rXy@u\u0010\u0004=\u0013\u0003y\u001eA6|T{h\u0007\bx1\u001d\"@c.\u0013\u0012oD_0\u0002\u0006B\f$>\u00023{\u000e0(#\u001bh-\u001aP \t\u0011}VR\u00163f&rc\u0001|@b{\u001bd\u0012ZS%M%_QDF>a\u000b_t\rYy\u0014\u001bIQ0t*оfϋΰ 2\u0002\"1W9ks]q|äE'1#!hfY{L.ˆKLD\u0000\u001d\u0014 rk\u0000ra_ps\u0013r \u001c\u0000LCaGi؆X|\u001f\u0010*1\u000e\t4|Y/ʧi+X\u0000vNnQ-\u0006>\">\n6\u001f8ʳұ\r5Y!\u0001'\u0012m\u0019\u0013SJE\u0001(\u0000#_V@Z;\u0001Şݐ\u0014G\u0017bE\u0005aA\u0007\u0005!JDN\f:a\u0003dfG\u001aION\u00034W\fG9u@s0L\u0017|Y\u0012e;FwB_S\u000f8\u000f7\u0018nIF֮\u001co\u001e\bȇo`jtW\u0005\"\u0000\u000fOD\u001b1ϓ\u000e\",s0]/QI\u0000\u000e\u000bѾ\u0011s\u0000|&\u0017hSpS\u000bh\u0018\u0015SI8\u0017 [\u001d\u0010\"\"|\t\u0002\u0004\t;\tpE`.zφ\u001f(\\=3\u001aE\u0003L3^\u0003xXbd\\\u0001\u0014A\u001a\u00115A@\u001e\u0011C[Ѝ\"Tb+ġXsңQ:o\u001fz\u0014{|\u0010Ws\u000bc\rU\u000b\tJ\u0011J?*\fpg4eI\u001a3题ԙh:W_\bRq\u0017\n,ϸ2u*\u000byqI{*\u001abH&l\tV\u0004\u000b\u0004Fhx\u0005\u0018ENO_ĉ\u0000<()\u000b+K&Z1$5g\u0014\u001ey\u0007z/+0g4Ǩ\u0017ы\u001e\u0014\u0012-Xڄp\u0013F\\E<>\u0014ХPU\u0002\"j\u0005$(\u0011QA+\"8\u00124'/K\u00072K\n\f\b(\u0004)\\?S\u0007ŕ3\u000evxyC\u0019\f3#3\u0002\u0012/\u000b`;5sw\r!_%Z1%â$\u0012[ħiG\u0014^|q5\nIăA\u0012\u0014':ag4\u001fMF'W|IMqYlLc$?:LF\u0003|r\u0015T\u00117\u0002ljQtQ@\u0018^?UF:v8\u001f\u0015\u001d`GP){\u0015\blAQ\u001b^\u0016!`9\u0011R9<*\n'¥\u0000?\u0001)\u0001p2\f]qaC{\u0001\u0004jW\u0004{D:Y}\u0004$!o\u0017\u0013U\u0000P2\u0014\u001cl\u0002)!\"C|\\\u0016\tRm⣉\u001bP\u0006GV\u000bpYVB$eb%GuS\na1\u0017\u001aB\u0001)3G^\u0014\u0014&9D\bQ)\u001cdv2\u0012^VV/o/\u001dE9\u0004\u0001P\u0001IХ\u000emg0]JL c1@o*P\u0006N0\u0015\btu/p%秄\u0002 `\u001coݠ\u0013y\u0014)3U%i/\u0001\u0013Cn\u00149Y\u0019LGF\u0000h,^4ttYTa*\u0014611.+S\b2J!\fΠ̌3W \u0010O\u0018$Yꓼ?H\\\u0015$DR6\rq\u000bELi*,Ak9i\n_\u00061%4N\u000e=^rd\u0014?T0\u001e\bt!\u0014Vޠ/\r12P\u0019ɤ\u000b\u001d+e ܔϿS蚖Bx\u0000\u0002+\u0017Nbj,}\u0007zpDUG19rKIU\u0012w ˲\u0014rl.*l32k=M-cTA~\u0010[\u0000Gb6*LAaK%\u0006sGD\rlG\u0015e[;:\\Or\neT;2TP[\u0015򺪖\u001eD]\u001b1,6D(\u0019ա®\u001b\u0007\u001dC@U\u0012}/+\u001c 7\u0004\u0010\u001fn\u0003ATu\r<\tR$|\u001ech[Aއ2X)b.WE\u0002\u0017rI`\u0001U\u0012@P\u0002.K\u0002\u0019ܫH\u0013.\"R{\u0018\t\u0013``dB@\u001f\u001aguDw@)=@'P]\u0005C\u0019:-yY\u0002]\u0005bec!2l37CdB\u0014B|\u001fS\\?fǼ\"\u00073)ڣ\u0011\u0017Ox9P6̃.$yc8/\u000b@\u00161Ұ\u0001W%z\u0013}\u001c\u0015\u0000Ȫ.\u000e=C4DaL\u0001\u0005kDLR\tT\rMvRb=\b\u001bfR\u000b4#\b\u0007@\bTi,\u0016 \u0002\t5&/\b\u000eD\u0019|6k\u000f#iZv/9\u0000\u001d`@\u0019(6t,e98]M%\u00066ӅHf\u0010Rrq\"\u0018\u0002\u00184^Q\u0014Hv)X+ LV%\u0000\u0017Ck\u0014Ӱ#r<\\\u0014\u0006\u001e\u0005̰Q\u000f\\l\u0004\u001bR/\rT\u0004-fqF\r'HBe\u0014\u0016Ѝ]6Dh\"u448>2XD&F5\u0018\u00004\u001e\u000fN# PA8t\u001f&\u001eZ;DH\"T(\u0001:iU\"\u0000(xq\b\u0018Y@bܽ6A K[j\fDF\u001b\tFb!֜cY=g\u0016\u0012TqMGyYq9iEI\u0010x4d;\u000e\u0003\u0000?|\u0006jsqb3Yq:s\\5W\u0010+\u0016%D1d΄IG1\u001aYNc޻W\u001aS?/s+yMy7\u0002\u001ab+ύ[y5\u001d\t\u0005\u0015u\u001ed@;])0@8e#'71e0\u0003\u0010pb\u000elUs\u0000'\u0004qwO\u000b3Bn\u0012HPy \u0006\u0003\u0007*u\u0002DF\u0004b\bSRlM[R\u0017~+!ӝ(L\u001eu\u001e\u0000{Y\u00072\u001f\u0000\u0002Šf9\nl6<׭0͉\t\u000e[ˁ9\u001b\u0004V`\u001f֨YK#1m\u0014+ː;+0XTĶ2D{Y/B0NP_#t/\u0000\u0005Q\u001d=#*\u0014ΦP\u0003\u000e7FCLM2ށ\u0019\u00037%\u0012\u001a\u00004\u0015r\u0013a\u0005\u0013ui\u0019Œ\u00109kB\u0010 \u0013Y:MW1f|u2'\u0006^h2.\u0001>5Q^[T@\u001evR&\u0018)z$_LюbH\\ɦwTd/\u0002 Ng\\RW3\"\b\nP< 9\u001bQ\twa\u0007\b\u000epH\u0019yDhN\u0006\u0001\nz:euuK(K1\u0017%\u001ctJ^ߋJ\u0004j\"H\fՌD\u001a@R\f94^\u0006\b&bCKP՜ݒ\\\u0015/aيKt-\\Ў؋dWȱ)D8ewuZdPFb\u00020̣FΊM\tL7g| \u0019tg~D\u0007sx\u0000͂B\u0015\u001c@\"(M6k~3Ћ\t\u001eGp̈0\u001479@>sŨ\r%y;չ#qpx/K$ؘƑ<*\u0013\u0003\u0018Q57\n0r[\u0015\u0011?4\u0012(A\u0002o\u001fGYAXz9\u001d\u0015\r\u001a\u000bFfaӡV\u0015~J5$3\u00022xcaIyB\u0003\bs5*0KyhSDc\u0005R`Q)\u0001@\u00129WdXj\u0015w\u0010yB\u001a\u0018m\u0007~^\u0004SFq@ԄkJ53T\tP\n1\tepb\u0016Ʊh\u001dN\u0011z16gH@]Q-5\bCU[(\u0011\t`^z4\u000fG$H.BY\tl@\u000f\u000b\u0011\n)\"\u0006r\u0001v\u0000N1F~}NdP\u0002\rNe%P$\u0016ԥf7\u0014\n2\u0010c\u0014|\u0018\u001eJG)TiN 6\u0012e\u0003h\u0005Dh\u000eC\u0002\u0015[A\u0017&)b-\u0017y\n\u0011D\th\u0019K`yYG5\nT\u001bn(\u0013\u0019xt\f\u0001hXJsE0V홑0Js#\u0018A%G0tO\u001c\u00048\rq4\u0019|xDD\u0006V\u000eSGF\u0010G\u0013t4\"~rgt\u0004xS!mXd\n$\u0002U}94D\u0001tT0\u001a\u00164Nd4>bcPg^=Bo\u0005P\u0014bo\u0003!p+\u0001\tr@ȕu%\u0002\u0004^>QK\u00000ڌ\u0014\u0016&CnY\b9#=x\u000e\u0007n\u0016\u0018\u0012\u000f\u0000itH#(\u000f+\u000f\u0006-(܈M&\u0004\\@\u000bx\u0015\u0007$(4\u001a\u0002\u0018u\u00172;\u000b\u0000%ը\u0003\n\u0017Q\u0013׊\t\u0015$fHdv\"07Pr\u0016\u001c|͝\u0012ƻ\u001a'\rv͘\u0005\u00061Uäx0Y5\r\u0011\u000b\u0001'8-T\b@\u0007FIi6g^b[\n$!\u001dX}2 \b\\j0W `YU\u0016Q\u0006as)`{#H+T-I6\"T\u001c\u001a\u0002\"\u001e)MӃeAlI!\buL\rVG\t,\u0018.cAx2w<\u0000e0,\u0010epf\reu1\u0002\u0001ƣ\u0011\u0004F\u0014Ճcp5\u0006ԝj}\u0001ԕ\b\u0010?@\\Ln\\f?@\u001f.?7\u0019\u001a+*\u001b\u0004lX3E\u0014\f\u0010%EB,L\u001cͷ\u00128Tp79\u00006\u0002t\u001c\f^Aơ)ct7t_\u0003Z\rI8$\u0011^Γb\f\u0003{\u0018\"$2f5gH\u0018&ON\r\u001b}M \u0013`V.M\u0016\u0004\u0000U1\u000bu¾7\u0017/2F,tzjp\\\u000e0f\u0018K\u0011e4t\u0002ˋ\u0006AS\f;B/?G\\\u0018A\u0016-Ĕ| \b*\f\u001eo(5˂\u0001hQATW\u0011S2%+ea%\u000ef:Ty2D\u0019\u0013\u0011:x\r\u001dQsc\u001e~!j#QY\u001ct4_\u0016\u0000:^\"\u00053:_Z}\t\u0000IJ^\u0019B$ǒ\bemV7JC\u0013pMmow(?d\u001bo`aT\u0007\u0012Oj~6=$w(]M](33K\u0000\u0019Z¾7ǠItgkZs1GCYC\rkhebՓuj!5\u0006T$}v\u000e\f~1\u001d\\?+C}ܮzP1\u001a\bkO\u00009@:8\nh[\fD3󏴅\u001cT+n*\u001c^0i1,\n\u0010\f\f\u0006s\rߎPf.\u0007\u001b3a(ٱ'HT[\u0001Yc7aTL}c$Q@\u0010Pd!hЮtD\u0013\u0000P;]pIPb*;\u0006 bM9\u001b9_]4\u0016\u001e\u0010ev\u0006;cDc6\u0007\\gĽ:xAu>\u0000\bTx9\u001d%S%Ҧsꪴ\t:&gLSԨ\u001f䭊RFC@TXyJah\u0015Yvm%\u001du2|Yu*\u001br7%݄7#?R\u0017\u0002Lr\u00061\u0000e\by{\t\u0005\u0013Ty\fB\u0011I\u0000*F>s\u0016N\u0000̍\nBiDh\u0018.YTEWmk\n\u0019\u0000\u001bwKr9\u000ed:\u000fhh\u0015\u001dzo F\u0003P*\u0019D|d;ɣ,\u0003O2\u000e%\u0001\\\u0018bT\u0002J:rhDt^hXK\u0006%1@z\u001a+\u0019\u0016\u001dܫ\u0007A\rN\u001a.|:e%\u0004P\u0006\r#=z\u0005\u00008iv\u001a}\u001c(d&\u001e'Qf$+lkI\u0010K\u0013\u001b\nۀD\u0001O\u0000\u001aj]q3h\fn\u0005\u000ftlV$\u0015l\u0016v\u0005\u000fTA=+qNlhSL\u0018%BJe-iǂ%t\u0000-\\d<|B0ey ؟\".^pCjFO\n*V|^aM\u001d\u0006K\u0015*>\u001fv&JyvO\b\n\u0000?d./bŝڨy\f\u0004i`\u001d&@)3\u0005/u\\Tm\u0002~AQG\u0005po4}ɃÚ\u001eeA6_\rNm\u0015\u0005P˲5\u000fg\u0002!sΌ\b\u0012W.G\u0010ү\u0016(\u0018\u0002N'\n`-\u0017&e)zf\b\\by_(I+ h?`']\u0003<Џ,\u0016\u0019%\u0019\nW\u000fR\b\u0002!Q!/S(e\u0000ȸz\u0012c\u0007Si&\u0015\f7R)\u001f_rD|\u0019,>êBM!GK}\u0011G&!ʑ,[%\nخ\u0012\u0000R9YŌL\u0012p\"\u001c\u0014^=\fW\u00125IY\u0000hqg!\u0007\u0007\u0006XO\u001e,>mAr&\u001ch$`~\u0014YD(h\u001aA\u0012\u000b-\u000eJ\u0011o\u0003`|\u0001\u0014\"_y(%@\u0001\u0005|G,Y\u00002@\u0019\u0004UP Y c#\u001cr\u0007%!ڥ\fMS=2\u001d!ȗUJOHW5dFp>/\"\u0016\u0000ˈ\u001d\u0017z\u0016$$Q\u0006-D\u0011{ *x`P\\\u0004qHb>q%4bՅmKeb\u001bve\u000e$B\u0000d*{\u000f(\u00046S\u0013L=ǘBğld\u0013p˜p5UbB\u0019\\RNSzl\"iY[@FFp7/kB^Z\u0006$\u0012ՙUTc\u0011)X-a>ᠬ&&vy@9QR\u000b<̀D\u0015f+l\u0012BQGH(%&\u0018U'%\b琫0v\u0014[(XΞ9/\u000fBU5IVFU\u0012\u0000t&,JŎL_\b$\u0002E\u00145\u0014.E%҈&^&A(|䈾wP\u001a}B\u0000'I\u0011^ð;G%P\u000b:\n\u0006nL\u001e \u0007«\u001cDԙq9\fzY\u0019g\u001e\rP4gY\u001d;\u0004ߗ P\t\u001c\u0011]=\t?ꘙ6f\u0000\u0015Y\u0019\u001dPс/\u0007\u0018A\u001fG\u0004gǨ\\\u0002Q.ð$i\b=`\u0002%nT6I\td\u000fz\u0012_6ֱ$j/\u0003w 0oM\u0002LFb<\u0011!E.ox%u2`U\u000b&!ȥ\u0007\u0002;1\u0000U\u0019=1\u000fD|\f\f\u001d \u001b,\u0016\u0010O\u0019 |1\u0005RZ\fB\b*\u0004pWb\n0\t`KJf!T>nQP/AxZ\u0004\u001a̽J#nFj\u000b8vpJV5C);\u0019&4lEn=\u0018ጹ\u0013x\u0015\u0011\u0004\u0006)M\fEc'\f_gİKw\u0015\u000bޟ'\u0005Ю\u0004\t\"?T*yI\u0014\"BR\u0000\u001c*ӡ:9%\u0004C8\t[l˜8\u001a.^x\u0005ea@2M\t\u001b\\ 5Y\u0012\f\n\u0014\u0003匤6n9gMG(\fѱyx\t\u001f9:\b\u0015#@N={_,\u0010\u001eQb2\u001b\u001c6\u001fG \u0017;h&H\u0004\u0007\u0004|kl'}qYT\u0005\u0015}\u0006?ca[pŠcH俸l\u000f\b2mApqC4 ƽG\u0004}O5y>xh8Te;;pͅk\u000e\u001adպϱrʹ\u001d7\u0016,Xm?m\u001d%\u0000E\t\u0016B \u00158.yOz\u0019eXZ\tk똜)ö\tQ\u001bxY\u0010\u000b\u0018G%b\\\u0004s\u0019\u0010\u001dNJq\b\u0007p \u001adˮ){R(\u0001~\u0011@„@`t;h\u001exe,\u0018bC=\u0000\u001f>9xLv\u0010&k\\\u0010DiJ\u001d1Zfj0W\u001dU\t\u001aN(.\u0002\u0011xNa6\u001erA.Kx(s'`\"@\u0000\t( \u000bEDN U\u001bԒd\u0007x:38\u0000\r\u0004:J6'A\u0010v@#2\u001c\u0015\nIEK\u0001W\u0013\u0006\u0002M ȏ\u0012g\u0014\u00118`E\u000f>\u0014TVt\u001e\u0010\u000e@xyfo\u0002’Zxb3H;bd@-iǟ-\u001c\u0007C\u0016\u0001\u000bW(I\u000b3\u0002\u0003/\u0016MK3n\u0001\u0019˚\u0015\u0015(Js\u000eW\u000ff0Fjo4\u0005?\u0015\b`IEoc<\u0010\u0000z\u0003ӝ\u001aB6\u00148}m\u001f@-s5+d4T(/d\u000b\tE8(4&P$4\u0006zc?.\u001b6ՙ8p\f\fa_+\f偁e!6iz\u0018c\\%B~\u0012JAaذ\u0003;$M\u0013\"dN\u0007@7C\u0012\u0018\u000b#\nk7͎]\\\\g\u0015s\u0012YJ1˩C_@\n0Pˢ=Y.EV\u0002Qy\u001cw\u001c1$ES?C$5A!\t\u0014ι\u0016wن5\u0003fmK FX$+\u0002a:\\Ŝ\u0003a\u0006k\u0013\u0000/E`|X\u0014\u001c$Nɴ\u0018\n\u0004p=͂\u000bf/\u0001@<\u0004\u0017]#uL\u001d|ʢD8\u0010&\t{\b.P.\\\u001d\u000bN`@,!:]22C$;\u0019%RQ̟B\u001b\u001c\u00036\u0003+\\]j\u0005^0\\)]J`Dc>;\u0000¶O\u0012\u0002\u0016P\u0010L\u0013\u0013_\u0000̛M\u0019\u000eӵ!oN\u0012\\P3!:@;~!\u001dG{~QC\u0018'(0sy\u0002Ձm\r\u0016}۾]\u001cHg\u001d*\u001b,Wf߁2\u0011r7M.Wo\u00003\u001d\u0006͇r\u0015Z\tAã\tKJ\u0017\u00025evWx;$G]稛\u0011\t~t2P\u0000\u0002DD[oͷԟ \u0019\u001f\u0007z\u0010\u0019>=\u001aH!oL\u0005_V)!Em\fyߓ\nDyz,\u0010z?cH\u001cK\u001d7\u0013\fVq!\tp\u000bn^\u0019\u000f[-\u0016O\u0018H\fgli\u0017fr\u00101b\u0016\\%\u0003*է`Ĉl$M\u001aLYY;46\\\t\"\u001et^օ\u0015`\u0002hs\u000b1ƣ\u0012~X\u0014uǟ\u000f`jFd\u001c\u0001K\\\u000b\u001f9*\u0000N\u0018ҙU/a΀)Jp\u001an1h\b2F8ex>\u001ew\u00159l)EEY*fhF\u000e#+)\u001a@\u0007sxvi\u000ep!\u0017dXPPsr3\u0012Uh \u0012Oa\u001aEe\u0017\u0015!?A`'\u000e:sn:K\n7\u0000u]x\"\r\u00072p)\u0016\twz1ŭmQ棾£&\\\\Y&V\u0003\u0012\u0005L`l1?-NLd\u001eSx>04؋\u0005cΏ\u0014MN[Ypfz>m\\\u0001BR7̲epp,\u0016Q\u0017x(\t\r-\u0016q\u0001I\b\u0011~Q\u0014\u0002\t1ܹz}UJj8\u0003%:%;_=qY\u0019\u001e>b\u001b\u0004H\u0017\u001aJ\r付p;=%(&vƙ\tI\u0011\rE\t,Z\u000f)_\r:yp7kh0?T*\nEk<\u00185ꝐYgV=@rK\r + `\u0003)\"*/\u0005\r(\u0019\u0014\b_hO=\"VT\u0002齬\u0012gFͽ1\u0002aNfi*F W2\u00061J\u0013(fHd3\u0017s'G\u000ew\u0013'\u0012\u0007%j\r\u0004tT\u0005,Ċ\u0018+\u0017\u001fLu.H\u0016\u0004\u0017jC[|hdt@\u0002!AXhh\u00144\u000bQ\u0014-\u001c},PYCbc,\u0004<\r8ST\u000eT.-\u0002 ]D\u0017\u001cd/Q\u001939ע\u0018$x@j*H\u0002.\u0010|\u000bElzYSdJ\u001b\"\u0016U_27_K\u00005h[!+.Us\\21\u0005/55\u0002j\u001c\u001aq\b\u0013\f\bm\u000fR\u0017%}7..\u000b4>/o\u001d%Q[Sr\u0006KU\u0010+Bې׊*/؎r0|\n\u001dTc\u001b1H`pUj2\u0001鰃KǢV\u0001z\u0016ng@\u0017V@Zg0\u0011JQ\r̬4$O-vth1\u0004HMfJͺ+4v\u001f^|\u0006&H~4U\fTv{YT\u001c!Q\bڇP4\"hh\u0007*OjJ\u00072\f6M\u0010\u0010}T\u001f^@P\u0010Gb\u0019B%$͌v\b\u0002¹IBe}\u0014PН\u001b =\\9)(gبD\u0011sx\u001a*ia{\b\u0001l-i\r\f'^ԗ\u0005P@8\u0014\nd蒲U*?e=1\u001aˇ0?\u001a\u0011O)i&79t8NT\u0004\u001bУ(V\u0012)fC}\u00194A<&/-]7\u001eT\u001a|X\u000b\u000b\u0013\u000b`43h\u0015,\nN\u0006T!zE~$F\u0018刓R5\u0015;\u0000anwY\u0000è+Oz>\u0012r= (%!÷&]w[D\u0019\\\u000429A\fVmă*\u001a|7X:(\u0005ǂ\u0019ˊ;֘\u001555\f;\"qZl\u0010@uꃾW\u0013OV&c\u0016\u0015卺e\u0006C\n\u0012&\u00006\f&\"\n\barw9{Y\u0016o*i\u0013\ni\u0015Q((t#yJgšr\u0013\u001a<\u0015\n5e*W Bq1]w\u0005G\u0015K93\n\u0012B\u0016DT*eH'e${=o>\u0018\u0011&7\r+~{S\u0012BC\u0001q!Vy7RN\u0012x]\u001e\u0019)@ʑڇ\u0003b0,`\u0000@u\u0005\u000b'7\u0019זּ]y\u0019د}J,@caC\u001b\b^?=B^iJWL<\u00175QU$+#Nd T\n8=PI\u0006jXg?)tB%L&i\u0005((D@\u0011h1fC)\"dTP\u0015MA\u0001ȍ\u0011\u000b&\u0003^\u0000`911ǘ`,s٧?_=\u0014\u000e)f\u0013\u0002zΗ[q\u0010'\"@\u001e\tx$'\u001bg7!\nTACu\u0010-;\u0019*>ʔԽ&\u0003qœ+\u0014\\_\u000f\u0010e\f[Ъ\u0004(8\u0014\u001cTgЖ8\u0018a\u0002\u0004V] \u001b#$!3\u0005\u000e1\b]5\u001as\u0010%\u0016sT\u0011!5Iu\u0011\u00015#T\u00058^T3 Y'g'JS\u001c*\u0002:g\u001do2ȯ@\u0000ByWw\u0000u3@2hsXpͦ&ᛟJp_\u0017}lЅ P\u0004ay\u001bUD\u001131\nĨ(!U\u0007\bYq\u001bF\n\u001c3pě\u0002\u000e\rp9C\u0018B]ŏBF\fvp?-fz|6?P\u0012\nd+\u0018S\"u\u0001ZHz\u000f\t\u0019\nA5Mg;W8^ |\u000boYy\u0005*)\u001e+\u0010\b(B&\"ؚ\u0016\u0000ki\"\n(aHsv\u000f\u0007HA\b(.aZwm\u0005Sb_/K`͞/\u0019*\u0004$@|Ǩ\u001b]?s\u0005\u0002/)\tf0\\W\u0010R:(ӆ!Z/2'x<\u0017\\\u0016dpe83Z)\u000b\u0001\nQ $|XcG5\u0017ͳA}Q_\u0011\t\r\u0018\u0006U\f\u001a\bQS\u0016C\u000b|ʾP)\u0005\u0015C~\u0000\nA[@$72d\u0011qB\b`+is (v*d\u001bKfh\u0003\u00008b\u0010$LU@@\u00010znDhd\u0018ʽ\u0011\u00008u\u0016\u0002l\u001eݠ\bC\u001f\u0004\r5>_\u0001Ċ6 [\u0004L0\nW(euDA,j-LS6:\u0003;\u0001\nb&Es\u0005\u0002\u001eac\u001bz#\u0014}b;\u0007{,\u0004\u0003\u00100^:(\u001ap\t\u001d\"'/\t{'pw\n\u0000%΁>&ì\u000f\u000f=\n\bWIǣyS\nq}L\u0011 \u0015\bg_3x\u0017s\u0003\u00174>\r\u0016e!(a9IM3(YF\u000f\u0000~!\u0013悳\u001e$R\u00071d:ʩ\u001fSz:\u0011KEN\u0018\u0019#y\n\u0004\u0004\tAG4#3Eb\u001fFG@\u0014[Q\b{⧭3DĿ\u0016rb:U%\bJ\u0006c,8K|%4#\r\u001bvUU^\u0005%\bfW\u001f\u001f\u0014\u000b~*\u001b\n\u001bv\fxcV.l$fjS\fR1}A {\u001ee\u001e0~Y!\u0003M\u001dl:_7aA\tKKLJ;$Zĩ\u0016\u001e\t5h7:\u001c\r\u0018\u0016ذ.dT!z\u0012nd\u00141|Y]IБQ\u000f\t\r\u0006F5\u0014\u001c\u0000o\u0012\\\f\u0005&M\n``wC*(g\u0017'I\u0005\u0002_й؏`\u0017\u0015aG#zpp\u001cl\u0002ˊLT{\u0018Ջ'ꫪ|M\u0010#5\u0015\u001dl\u0002/\"氒h\rU9K\u001d\u0000[q\u00002+\u0003?cqVAd1he!\b\u000e>E]\f#ԛڰa\u0017|QXZoN\fV%Q\u000b(\b\u0006]b&\u0013\u0015U߻b~\u0019rx~RǾ͂R\u0007A\u0004\u0016ݙ\u0019s}\u0016\u0014\u0014PdЋvav*`b!\u000e\u001d+\u00062AGy4\u0006Խ8SUT\u0010e0\f\tБ\u0010\b\\\u0016ɀRn\u0002l(N\u0003*\u001eo\bˋb9lIyh#p\u00166\u0013`\u0004s{`eIG)F\"І1\te^@.\u0001*\u0016hBQز\u001dLa`.\u0015l\u000e-IgF;\u0005+\u0003AEa\u0011\u0000dҖYY\u0005\"!,T3YM\u0010&<\u000b9j\u0018߅9)`|GtwJ\u00157R凧ѡ~!\u001c+\u0006Y\\b|x$Dɦb_vqe1\u00049+g\u001a\f,vC5\u000e$y\u001cu~\u0010_W\u001f\u000fVt\u0002[y[\u0005G_+uB6RaИ\u0010\u0001+A\u0018dҫ Ã0\u0000A\u0000\u0016iYADb\u0003\u0006TbB\u001eeԤ@\u000esWkP\u001f⽬\u0014{h8sW.0¹tGqh`3\r\u0004rh\u000bT\u00159Ώiu\u0004\"\u0017\u0006\u0000\u0017\u001aT\u001f\\\u001b]YiL\u001fk@$R日{e\u0010[I]Rz86e\u0004b2$\u0017\\ɖK\u0013\t6w$\u0016!y+\u0012^4 \n7>/E\u0019|Y\u000f[`N-\\e_tC\u0019\u0011\bTk^\u0019*\u001d\u0014\u0015X>3t\u000b )bu,\b番!C,:'9\u000bL\u0002s\u0005eufBj%\t.eC]\u001cbu&#״xA\u001fM*nM_I\u000bXL<\u000e(6 $eG#\nb\u0014*Fa\u0000ATQ(\u000f&M=M8\u001b) \u0006\u001c\"\u001fy\u00142A_@[G:yo \u0002\nɑX!aBVwp\u0018\\E\u0005\\n(PNc@\b\u0018s\u0001\u001d\u0000Zyҗ\u001eşZH|\u001d\u0007\rPB4;!Ѱ2JR@-\u0013\u0018iqr-\"235Qi\u0014\u0019r(Z\u0019\u0010Ԉ\u000f\u0013j\u0012:mJ~g-A)T(!p\"/\u001cJ,\f.ST\u0012٦GCI\u0014A[gA\u001f\u0016\u0003\u0002QÕ1@Jj\u0005>J\u0003c[ i+ G >\u001c4VE,,ts\f\u000e/*vvW\u001eG\u0018\u0015s\u0005V\u0015\u0003!Ңj\u0016:$њ\r^f\t+'HWm{Q<2#'e\u0017cM\u001fJ\f\u0015z%̐fˠ5\\ced\u001b\u0004}\u0002'4p/\u0014\u0014|Ygx\u0017\fj \u0004;R*\rJ\u0004,M\u0013T8{D5R\u0001|\u0014\u0013}lwSoe\u0000$nH՘\u000fu(Y$u\"9\u0002`YR\b\u0006tRz9NZ`\u0011.\u0004v=-z8F\u0005\t\u0002b)\u0016u{ WaT\fO=!\u0019I0P<)&\u001acܹǠSr tS{EYV\nXutɵ\u0012\u0002h׮:\u001bU췠q\u0001~S}7Rp{%(|\u0016\u0002e|Y\u000fmfsH^kq4\u00148\u0016GUC~\bf>\u0014\u0000!\u000f\u000f~d8YRe!U\u00199DOY3ucɆRSЧO\u0013_ѐԚ!uLS^\u0002GȰ\u0001xޤ*\ra\u0007C-ɋi^.z:.\b^\u0005jrP \u001f\u0017%+q\nep\t6T\u00199\u0012j{Y\u0012\u001f'\u0018qaAxY\u001b*\r\"{`R{ۤ\f(\n2\u0015\b8\u0012͕\u0017hMIqjT4-vo(\u00116\u0013cZ?iycz`b<\u001c:\u0005ЮC\u0019]%\u001c$Dm\u0011\u0007p\u0017\u00126\u0017\u0003(\u000f\n\r,M9I͈TޗpwQ\u000b\u0013H,\u001c&m~Y\u000b\u001evl\u0015t} bzQ %\u0012\b\r\\7\u0005cr\\utBw\u0017dr\u0017jr]P\u0003%\u001f\bR^\u001c\u0011\u0012\u000b\u001a~1\u001cs\\@\u0007\u0016t\u0007\tL\u0010i,\u0001j\u0016\u001dߘW\\m/p<:\u0000\\e*7#\u0005\u0013bƃ«g\u001b\u0004Vw\u0014mTeF\u0000'\u0003!\u0010pmg\u001c!\u0011\u0007\u0000\u0000\u0004V3\u001f\u000bz9$X\u000f\t3EoT˂@+f\u0002\u0000\u0018\u0015!Nh^]wП>{~t0%\u001dh%\tE4\n:9\u0015G\b\u0004 \u0015УGM\u000fT\b FI7y\u000bR|D\u0016\f-h5\u0004(,\u0017n0Эf'\u0003NzJPU;)\u0007Ñ}n鈣®^j\f\u00123\u0006 @107\u0004(4\u0011*kr\u0000\u0007kȟdS\"\u001aRf]2bgc@\u001b}\u0012\u0014\u0001Vf\t\u0015\u0004/o8D0Cu6⋛s\u0019\u0010\b\u0018̺jKǾ\tdh]Wb.tW3|&*\u001bp \u0004\bI̪\n\u00122\u0011.`P:>CǛMb&Pd\u001d\u0012\u0012^\u0007\u00050q\u0012jӯP\t\u0000 v?9\u000eJC\u000b[w\u000ea\nj\u0018\u001e\u0012yY\u000f\b$6qCҋܿ6s\u000f\u00046C\u0014j\u0000\n`dX\u0013\u0003\u0006)?\u0016\u0018R\u0013iTF\u0010R%b%؂B2lG2K\u0012uH+<0j[ \u0005\u0014D&1jҿ)M\u000eyM*\u001dߛ|v\\OXIR%z\u0015\u0015\u0010ՂhWG\re#\u0016SG(C*Y\u000f{СuͰ.(2>p(,3aNHZ\u0013\u0010e]\"\u0015\u0010\u000b{\u0016\u001eћ\u0000\u0016w\u0002aJJ\tt;ܣӯ\u0002Ƞ\u001e]x͎\u0018SvN\u00043\u0014\u001fW \u0013nAs~1l\u00107]'@\u0017ywCa0E;L\u001bѨ7\u0003e\t\u0012\u001f݄\u0002\u0015\u0018vC@H2yr/0$?ɉaRء\u00000^]m6$cFʹ]\rn~M\u0003\u0010G4\u000b{YcE-B\u0011|X7Yo\u001a;\u001b6'E`&'\u0006M,\u0002$:2nQ\u0016\tI.ĭtqv\u0004/\u001f@aD?%DD\u001dx\u0016L㜇osq\u0011ⲡ}U1d\u0013lQ;JN\u0013U¯M(33v\u0012\u001c\u0010g;\u001fB:0AAB\u0016@,lJ\u0007^Tk\u00062\u0019Έjq\\ͽhՕ\u001f\u0000/J4zt\u0012}3:**&4\u0019YvK|\"<\u0019lhH\u0004\u0017&\u0010EA\u001daTi{Q\u001d\u0019oA\u001b|\tx\u0005u_M{Yf\u0016ı+7F\u0011x\u0019|YEU\u001b\f\u0013,p\u00007\u0013\u000fx07@\u000b7Dڋk\u0017\bw\u001dUP$tp\bi\\\u0012'PQ/\u000b\u0010\u001b\u0005P\u0016\u0012ܻෆ!\u0017\b^دt\u0000}vCu0\u00131\\B07\u0000xyE\u001ctr\fݾ:\rZ\u001c@Q\u0007#\u0004\u0016PXC_\u0017%j8S.E{aXT\u00148QףSmy\\Xa\u001eiˇ\u0019T:xOc\u0000,\u001bXͬp&.~I*\u0019\f\tK,#8l\u0018\r6\b_Ե(|(Ap\u0018C\u0002\u0006 ~sTDZ!蜻E\u001e↡M;x\u0012\u001a\u0012CAJ\u0013\u0010Z .B\u0015A/5\u0011_B}rcy\rԮ&hy:cx)_\u0019w8%\tY\u0014betB`A!ظ\u0002\u0012\u001azHM:m!\u000fbg\u0019ŭ5Oq\u0000z&\u0004wLW\u0000t\t܇Ύ\u0017Q>\teJҗA_\u0016J~Z3 f\u0013xjA\t#_\u0002^J)\u0002ʕCॢ/>78oF0.أ\u000b1\u0011{su\u000b+Ura}Y\u001eiRŞ\td7%i\u00101P;\u001a*\u0007\u0000 \bWM=搒\u0010\u0018X}B\u0011\u0011h|7G}\u0002p3jӏ\u0016tG\u0014.\fFA\u0000#`\u0011uDv,*P\r?РjP&W8עvh:\u0019A$gCو\u0012ǮHҼ\"$C,8#Na!\u001cy\u0002,(/\u0014we\u0005G\u0014\u0014n+k%~F\u0010t$)D\u000e\\\u0007Z\u0005\u0000l\nFZyȶd=o1ȸRK\u0015fXe~Ъ\bSy\u0012\u001c\u0006.&E+62PDٌeu5_\u00053\bKJ\u0016mc[\f\u0005\t)Fʨ>\fdQWD1`m>\u0010\u0000\u0012yVd\u0019*\t\u0002p\"؎2\u000f\u0015prb>\u0004toJG@>\u001d:7#7\u0019.K\u001a06N\u001a\t\u0000T\tF8\u0015\\0Db]^L~pwL\u0019\u0015'\f6{\u0019\u00049y\t\u001cēҫ9w\u0011!\u0002{\u0014YxY2nWAl\u0005=`\u0002Ƙ2=,\u0010TUZVeU튮iʦ{\u0005F\u0013cjJė%K\u0013du\u0013G\n1\u001a\u001d䢳o\"Xp\"\u0017Ym~lrzgʅ'ɺk#\u0013\rKÆlR+R\rZ:eKJ84Ite{(\tm1h\u0000[PyWЅ:\u0006\u00198y]?\u0002\u001co\n@en\u0003C^xM\u0016\u0005\u0015+G>=]]Z솕(5\u001c5Ot\f\u0016RƃcPJ-_u \u0018\u0017bx\u0013\u00182tib\rf\nѩ'Ӈ[!\u000e2zI\u000f\u000b|F\u001ahă\u0017LL\u0015]\u0016$[\r/Ḧ́Sa%{C͓p\u0018\u0012sG\u0016Q,R i\u0007ޡc\u0015\u0018O\"oTLXo1,x#'Qa/+QI!EC\u0018u=6P\t \u0011o\t*\u0006c\u001aC\u001enl\u0002܊jY\u0001txؚ\n?N;\u0002')I+\nr,O_\bysFd'<\u0003\u0000,weiBV\u0005,ן\u0000\u0003eKS;OCFR̹\u0018k#W*H\u0012~ҥ\n\u0006܍-l6%>GhZ\u001ciݣA*&u8\u0012EˊYB3\u0017xMHh%*LfdxOěq\u001d|\u001a= 7g4\u001b\u0018ԉ,\rW@Ȣ+t\u0011$bxmOYacĵ\u0004\u0004J\u0006LK;YQol1\u0000\u0000\u00047F^\rÁ\u0001YD\r\u0005 ${YďS~]Ћ9QxsQ \u001bȝq\u0013\u0001Jj\u000fHv\u0019b=\u0007{msL%pu\u0017,#\u0015Qӯ]0D6\u0018f$\u0014v 1Jd\u0011\u0002>\f\r\u0012G2dÉ\u0006.\bq급'yliD\r\u0000\nWu]UH1pڐ-L`u!/\u000b\bCaGh6}N\u001c[@}\u001f\nԋBMjdj@\u0015M܇\f\u00066GS\f\u0003]a\u0000?\u00070+\u001b\u001c\u001f\u001aӅԸ{#[]Y>c5K~~\u0012F|\nQ&.VBZ蕇P\b\t[\u00008Q37G0׽\u001aDL]˪[.\u0003(2$\\JZ*NU*\u0018\u000b|\fF.rSA\u001d[3i7ͽԪ(nPU7\u0002{rQ'\u00030s\u0002XXAEeqFR6\u0015VD||Bl\u001a&U\u0001G.4ͣYΌL\u0005\u00171\u0016p|]\n#6#s\u0001j/M0~\u0017⽬Z߈j-#V/\u0002;)MWN4!6A&m\u0015lߵ\u001a\\1#XG%b1<:\tɡ\"5\tnG\u00012\u0017h\u001e6G=g*\r+\u001bͳlw)Fr\u001f *G.O8\u000fيs.&7\u001c+\u00065ܧ6ڗ+]Q`i_VfHo\u0006#\u001cf\u0015\"4\u0001~qg\u0002WW\u0017;\fh|JRN+\"a\u001a^\u0007LߑR\u0007KH\u0002v#4X\u001f\u0018S\u0019 PQ;>Hk\u000eJm\fziVl|ʇDgcj\u0002\u000e\u0007]v\u000b#A\u0001\u0014uSD39z`\u0005S+[tqt\\FMC~Y\u001ae2CB`1OYQ\r\u0010XXfFv\nq(D-th@Tr\u0017lZ\u0011Ħ\tybxP͸_2eE\u000f-pg\u0014?x+$\f\fQ\u000e\u001e\n{iԴӁ)\f\brQ\u0017c\n\u0018!\nbcyWPA\u0001yW#Le\u000f_\u0011\u0012\u001d-\fܾh!Jh(\u0015I\u0014AI\u001bT-cͳhX6zJ.\u00129&p#֯#.g#\bxh*Ft\n\u001f\t\u001el\\!3U\u0004Od|Y\u000eEE}iI?^ \r8qi\u0003A%hvHW-N\u0011lopZU\rQ\u0011V,X\u0002\u0013o<\u001ets=.S3O\ti\u00187{k't~J\b\u0017w`|\u0006;nƊA\u0017>Eb:$h\\|X\u0012\u0007\ni2V<6\u0004\u001dۀ@uLP\u0003\u0011\u0005\u0010\u000e\"[\u000b\u0012Ľ\u0003\t\u001dex1ￇHYq\u0011J\u0005\\\u0019o\u000f\"\u0011UHka^W#\u0000{+sN\u000eS\fj9XGbZ,teL\u0015\u001bM_vgNae\u0011\u000fٴ-\u0011;Zzjo`>]q`\u0011*}\u0015r/f^D0F1J{\u000b$L*:4{Y\fy3+Cijb\u0000&J\u0003\r\u001c\u0018)>\u0000\b\u0006\u0005E(Q'r2S\u0006\u001bb\u0011\u0014\u00076\u0001g\u001d\u0014\u001aEQ^V*P4\u001d\u00111wœ\u001dz5p=s\b+ݸ8t2\\BW4dM\rc`-P̒\r\u0014T$uW\u0007E\u0018\u0006ЪUupkDvŪdњLGA\t!\f1\u001d!\u0015eT4bG\u000f\u0006o\u001bc\u000fQ\u001d%3K\u0014\b](.@ij\u0011z\u000eTC@!r\u0007\n 1Yy\u0012k\u0001\u001ev,ȍV4pRiP=\u000fM-\u001c\u001cv+76# ډ\u001eQaܽM]&_\u001e\u0019-ݏeܥ5ֵ\u0013dS%BuԸg\u0016iQIK.P4\u0002]R\u001c\rZxhV3\u0000\u0012A1jȦ),\u000f@<\u000eWv\u001dFBnWQ;\u0013\u001d\n.A׆Yy>\u0007!Ř|\u000ep{\u001d3/.roϹ\r9\u001eéˊ;=6E7\u0005-/=\tT\u0002\u0016x\u0013\u0005%\u0013CN\n,\u000e\u0015\u001f\u001e\u001b@1T&M0\u001b>|J\u000b\tҖ)ڃ\u000e\t}75͝q!R\u001fAm\u0017\u0007j\u001d\nk%{X\u000enKd\"a9ᆴ8\t#e\u0002\r^V9W=\u0018\u000em'o\u0000\f\u0014S׮q.8=\u001b)B\n0ցN,\u0011VM8THÒ|\u0016e(A ڂx&rfJ.\u000bc$Z\u00053)YU\u0000܉KC\u0015k\u0007;ܸs5ՠou\u0004a0-+*Uβ\u0019eù\u0003LjB\u0018\u0019I\u0014^t1̠Qΐ\u00174-YCAXC\u0006Ъ\u0003Ѥ\rW_\u0003 \u0005\n2~4uכ\u001dBQ\r\u000b*-alf0=s\u0004#R\u00160yYjl{{\u001esN{Y8XÉkvV+\u0011y891SִXK޾?8Ō\u0015F\\UJ;\u0019<<\u0018D(\u0002X#ե\u0018:ƗXvP\u0014\u0015Jv-˂;\fsC6\u001bL뢫\nٞAP3\u001d(\u001a'2A\u001c`Rfћ0F\n:FhNv)KyKϓ\u001bM!\rK%>ZJL\u0003b\n|\u0013k\u0011K\u000f-WU\u001e\r(\\5\n\u000bo^\n~\rv:)\u0014A7\r9/L>W8ڡ]\nzpgfVΠSW?y\u001a\u0018^-l\u0003:2#eXҥ8\u001bk5\u001dZ1€\u0003){1\u0015\u0014\u001bzYJ\u0017-DBmRv\u0001b԰\u000e\u0005mpc\u0013.\u0003<(/z\u0019<>\u001b\f9lHL6}3/Cٝ(\u001aP\u001dL֋s\u0014\u00035(P\u0000\u0011d\u0019UͥsG^2F\" U\t\u000f͇\u000bK^\u00066\u00147g\rR\u0012ZV\u0014_\u000ez/\u000b,P[\u0005.ڨ\u000f\u001e\f}i\u00160\u0001ra2e\u000eA\u0014&q!\u000fj/.[nFՌ7pn:MƬ\u0013\u001cDT-eͳxW,.W<[K\u000exb\u0012Ab-wi!b0\u0007!S\u0000*\u001a.\u0010ˋ\f\\zL\u0012\u0006!\u000e.u,\u0019a\u0003b\u0002\u0002Wp\u0002\u001a(ADZz`=)Ra6$.1@iqhl\fzb@W\u0001hZĈb\u0016?~wJS?Rڊ\b\u0017$JS\"\u000b\u0012Z^ɈE #7ԭ\u0000\"xx@\u0007\u0014V\u0000D4Az.@\u001cq$4n\u000eij3I \u00172\u0015W<_V\u0002\u0012\u0015\t$\n\u001a\u0011|'L\r\u001e{6JJA|O|.r8(\u001f1~R\u0019\u0014\u001b\u0019|!?\bKw(ށfE^\u001d\u0004<\u001eu\u0006i]\u0014\u0016Ă\u001c\u001aK\u001e]\u0014c\u0014jV[*NWGBRm-b\u000fy>CqM>+?gU[\u0015\u0014\u000b\u001e\u0005|.\u0006P\u0019A\u0010E\u0012\t\u0010SU>\u0004\u0017vT^]\t<\u0001U8\r>\\w\u0003\nZ;<%^\nS22\u0014.\u0005q\u0001\u0002lS¾ \u0002,V\u001dzl#eӅ]\f\u00123ma\u0017H44uE\u00071,\u0006\u001b,\u0000U*e\u0013A8Z\\Ee\u0011Y%2cbKf\\V\u001aKZ`\u0016!f'\u0002W~[\u001cu\u000e\u0010k\u001a.RC\u0013I\bA갠\u000bc\u0004\"%\u0012W܈WqTBGd\u0007%P*\u0001H\\V{z\u000f4LbYh(\u0018$iKQrZ@I\u0014JJ37ˁ;6\u0014@9BC]q`T:eF\u001fX%N9Ǘ%yI\u0013\u001aPa\n@Ue2u.(\t\u00148Hц\u000fIc$\u0011CF\u0016tb|\u0000L)_#.a2\u00114[b3uc\u0006s$e*|Y(_tpl\u000bXr8ġ\u0001a7(2\u0017\u0014&%OD%ԄR\u001c\u0015u\fˊ\u001agVp\u0010yhf\u0010~\u0003\u000eKaTf\u001eS-\"hJ\u0003V\u0010e\u000e>#(BIL0\rHiL\u001b|:E5AR((w*^ΊQ\u0010;Φ\u001bur\u0005`\u0005t/kă\u001b\u0017\u0002\u001b#}-Y\u0006*4C`x4\u0006Hx3P\u0011\u0003\u0002eYOqGkI\b {Ep\fSqY\u0001\u0010\u0013c\u0007ߊ/\u0002\u000eXa9f\u0011秏\b[ۚa2RhիвUm2\u0003\u0007oo@p|\u001c UX\u001d\u0019Ý@0yr0$f@<\u0012\u0001lzF\t\u0017\u000fV\u0004\\\"Ļa@1\u001e\u0004vL\b*\r>2z-\">\u001d$&H\u0001_ֆ7\u001a}q\u0014\u0012~AJÑt\u0014[T'_U\u0016%5$\u001bFXs8\n\u000f/]V\u0010fJǐa뎉_ƈ!FCBv=\u0005pi?܁ـ(V55V6 ;6߳mH3dŢU(@oEkH\u001e\u000b6E3B7`\u00042/NI#%\u0015l?\u0006ңG\u0001w\u0000^*gT\t\u0005\u000f\u0005:\u0002gf$;_8D\u00100_j\u0004\n\u001e\u0002/4ߛa\\\u0019bT;\u000bۥM?K@X\f$4~Ǜ\nr#pR\u001b M0g\u0015\u001fN0JEx:[\u001eJ7%\n\fMޜP\u00167)eZY'\u0017VЮ{|\r-\u001fl5\u0016O\u0001UU׌&\u001eiNp\u0014\u0010L@\\1n!GpPb\u0002%݄kI\u0004\u000e\u0010†d\u001aS\u0000ܽR\"\u0011pac-\t/\u0003\u0012q7\u0003X1\u0006|\u0004\t\u000bBn;D\\tA\rz)O\u000f~/S=pA\u0017tT59R%(\u001bH\\\u0000J\u0002?\u0010\u0010_vc1E\u001fW\u0001&\n\u0019{$*}]\u0000^\u0000^C\u001aZ^\u0018ƭ\u001cCZ,nmWQMyCH\u00127*=\u001d<7(w%F$&\tA\beݑm\u0015σe,,,|Y^\nqyWlA\f\u0005S~\u000e\u0007\u0012wcC\u0015,}%\u0015!,}[\u000eHVbaD\u0016p?/։6\u000b^\u0010yKу6O^\u0016JSޙ\u000fh71*:\u0010\u000e\u001e\u0000)\u001f__=8\u000f\b\u001cax3:< e-`$״\u0012̸\f*\"ˎà#\u000bi\u0003Zz_\\82.0\u0014qeq`N\u000e\u000b6eO8?\b\u0006\u000f\u000bķ>4\u001am\u0005v\u001a/l\u0007!c\u001d*\u0004<8F8\u001cAr}9[m!RD\u0012ުwj_W l\u001cj8\"jפQD2[`8\u001c8׳h\\Xtw\u0002\u0019XȨ\u0005\u0011n \u0004\u0017x,6+p+\u0003KS\u000eُ\u0017[\u000587=!CsgNp\n\u0000Z\u0013\u0019d\u0007u\u0010K\u0013܎L`\u0010L\u0000ԣM\u0003:/˖}Tۃ\"=:0`6]\u000ep]}JEG\u0001ģ\u0019Av/]F\u000exR\nkϣi\u0007\u0006@3J\u0011=g\rq\\{h\u0007RN}Y\u00061\u001c\u0017 \nP91Z{ď\u001d}\u0018&â\u0005~OZ\fi\u0019wL/f\u0004z\u0015)URT$*\u000ft/K@1]p\u000fl/ab\u00002\u0001\u001f$fآ$\n\u0007:IU$EC(\u0001\u000b)+Į\u0007\u00164mwkh\u0004pQv\u0013@e\u0018#bR\u0015/\u0019X9k\u0005$>p{c_?G\u0017zKIƥCH=[ίNwI\n\u0005̚\u0011f\u00021F`u\u0016#*Lu\u0012RiS\u000b?sϦ/~TH\u00020\f\u0015,{NkQ\u0018de0*\u0000eR\u0004,a:^\u0019\u000e\u00032ZA0#(\u0006t$?EsǏ!@7PhZ\u0019&=&2;v\u0000\u0000\t\"G%ZUT,\u000b&\u0012m\u0004\u000fm\u0001;\u0017\u001d/+\b,v\u0018[Y%0b\u0013C\u0003\u0004}\u0004lK*oD5mZ'iQm\u0002ٳ\u001eFUTV-@*\bs}Y 8q̛\u001c\u000eo̓K\u001bQ{u\u001f\u001d\u00125ug\u0019eNƛ7})Yk3. 晃\t\t W\u0018W0@,T6N\u0004k2Rً\u0006a\rendstream\rendobj\r26 0 obj\r<>stream\r\n|+iF\\\u0000T/n{\u0011Hs'uM\t'&Ň,=vl=\u0015#\u0005D.k\n\u0002/dq\u0010u\u000f\rw18-k\u0000tvHki\u001c\"aV!j!}0d_a*\u0015\fgzpE\u0019/A#Ʈ\u0000\u0010&{\u001cQO\u0018M\u0015y$\u0006-Zډ%dȪ\nʴmD\u0002>mhXՂ\u0011\u000f\\nUDŽZlBChGuHƧX.\u0018/\u000e\u00123[?O\u0016|0Z\u001e0FRbC)Y\u001c\u0015#\u0006EFeg\u0000w\b>e\u001e\u000e\tr/kp/e\u0012\u0010'\\Ss\u00199Fθ̇5\u0017*פ?rqYjݓ?rqA޺B7R\u001d\n\u0005\u0000g\u0004\u0010=ZM\"F%<>T\u0016\u0007@\u0013\u0003*\r\u001dKC.\b\u0000\u001b\u0016rOI\u0018\u001f\t1D\u000eӈR1۱ZMt0\u00000&W_\u0016.YF݃Iep\u0019\u001dvLדt V\u000f\r\u0000z3\u0017GT#C+;=ҙ t̅V\fR+@\u001aoȜcN/]ᤝ:\tA`ƀ˲t\u0000nyԑvѥ2x\u0018\rt,2“Q߳lģ̇*\\\u0019pb׊~\u0017#\"\u001d[6xPDi\u0014}H\u001a$`&%B6+e$($\u001c}]t]8^R}\u0017\u0017\b\f\"b!!LPr5\u0006\u001a\u001f\t'Wt\u000b*_\u0010k%ap\u0010\u0017s\u001bsc\u001b'P\r\tW\u00184\u001c\fچ\u0017>tnV\u000bBg\u000f3^\u001f\u000b/O7=:\u0005 Lq\u0004\u0005ǜ\rw|Yíy1oݨ\u0015c\u0015h8#v^8KH@6+p{E2n\u0013\u0004%)\f\u001b\\Gm__jvys\u0000 C:/?_;ϬJ$q&r\u0012\u0007)6Ox\f0\b\u0001>\\!k9@[XKݓGKq\fw\u0003\u0015ډ&La@eYBCezС=\u0001Ż Ţ*mb\\JLu\u001bg\u001c\u0010\u001e\u001d( )E \u0013%\u0012yY'dwѻfxh<3u\u000bp8Nޗu,)>\f\u0002=XyZհ8\u0003L\u0003\u0017\u0004wÈ`k;\u001agB\b\u0011̬\u0004\u001a*%\u001a\txׅ*F^\u000f/k\u001d\u0019\u0010-|tڼ2\u001d\u0002`\u0012\"P\b\bzW]\bK\u000f\u0016bHt8N\u001d\fe*DS\u0015\u001fW@$y!\n|7D\u000e\u001dҶ\u00149G3J.\t\b\\>\tBYfG'mBm\u0012+~czʇ\u0014e񰃫׀\"\u0019^ɩ\f\u0004\u0004R\u001f_\u0018%-do\u0019yd\u0015{r$9C\u001bPT|ȩ\u0013\u000fGa\u001e\u000fl1ILf\u0006\t(0N1ʗe\b`#t]|;\u001b{^Ct\u0006DKް\u000f/\u0011\u0000\u0012\u001d%7`b\u0013q(P.*=cqޘaq>d\u001ftuJv\u001b&|'2XvoP&S|%1\u0002\u0011Q$d\u001b\u0011\u0015\tI4\u001b\u001b }DE}H3;>=3֊7\u0002x$\u0012\u0016W:YM\u000erhlw\u0019{4E\u000bBCoBtC+J9JN\u0012[ů%\u0012\u000e>\u0005Ϙ\u0018]\fY>vL7X7'M\u0015< ˀkL}YG$<\u0001۸J\u0010\u0014.+\u0000is(@'|\u0017/\be/5\u0003\u001ad$ Ɔ,\u001dPn.k䳩n;8'\u0013\u0011C~@ݍi6\u0002K= 6n\u0001QZԌ\u001dПl4\u0006S\\z~p/ߙY-\u0019*Q)\u001c\u000fCӚxO\u0018\u0017\u0002cb\u0014z\u0003\u00069S$\"9\u0005¾@o^FB\u0007;EӇ/\u001d3Z\u00118+4Ĝ4N}\u0001y<~hTj\rK,#0KXߌ\f\u0019\u0014^00\u0013\u001cmF'!\u0005\u0013\u0012㛧s\t]\u0005Z{xruW\"\u001c!pXX<\u001b\\9Gcwb5\fFʲE7WTT\u000e\u000bC&\u0010\th4`gX;iǓo&䄖whAh\u0018\tW5BE0\u0019v\u000fv{05h-Uc\u001d\u0000ソu\u001e>%6\u0001(=Dvb\u001c0\t\u001d{#q13g\u0011'\u001aE]s=!.83\u0012/\rv\\f\"A†?OY\u00012jF\b.\u0012^N<͵\u001d7O]\u001ay\u0017ޏUȿc\u0017UZ\u000bȞY\u0014\u0001\u0016\u0011C\u00120\"\u0012.Y܁_eb5\\ĝƴ&V\u0004܁([\u001c9\u0012\u000e?\u0017/$\"\"\u0017\u00053ns(Ņ\u0001뷛͘\u001aaJ>95TheZCaa#\tzz\u001a6L.\u000f\u001ckaw1\b33\u0016|\u0005#\u001f\r9?\u0018×%،#m\n\bH\u000e\u0001xਥ\u0012Ά@x$\u001c0\u001cNzӨ5\f\u001ct8:p\u0005V.\u001bK\u0017uq\b\bW\"OEc.pR@0-\b\u00181\u0012\u0015:x9(\tatq\r\u0017\u0000^\\\u0012OVȘx!'\u0007:q9oZ\u00020\u000buIeUU\u0018QE\u0004+PFR|ν\u000f.R?•|i\u0019ifBۙ\u0001j5[F\u0000BT\u000b\r~+U\u001dB(g{Y\u001a6e\u0000al?qm7\u0007 \u00117T ~u\u0014\u0004~;H!HHo\u0013ȻU)pRAx\u001c\u001bV&iЎ\\?7t!/hK9@⤳jӪJ'De6b%`Y-\u0002\u0004T?:0:}h\u0005c\\.[\f\u001a)k|\u0007\r\bǘ>e\u001f9\u0001>\fl*\u0010ܾqPxR݆(fب\u001cd]p;\u0003+b/y\u0012(pw>n5y \t\u00130#\"\rB\u0012UȫzAS9+XIԡh \"D\u000e3*MH\u0012QP\t7o\u0018\u001d?lIy*ee\u0002\u0016\u0002}/\u0012LgӋ#Me\u0001!M}L \u0001>\u000e\u0003%\u0000\u0005}+r\u0018\u001dP\u00006#\u001cb)(̮j\t\u001b`\rJu\u0011\u0017x\u000b^;\u0006NYπ%\u0011$\u000b|H C\u0004u`ϴ(qR \u0012(\u0000/\n _GoPO@\"&&ş1*sHd7/nm\u0012{܎6G|\u0006P\u0018\u0006a?9_\u000eR,z\u000fb\u0007D&\u0018\"b\u0005\u0012ޡVem\u0017Sei2JbB}-\\*@\u0013\td愲\u0004\u0001\n$z\u0015\u00130|,\u0002\fƥy3Vj\u001dk-\u001e\u000eg}\u000f\u001c2n\u0019Q.ͺ\u0017 Y\u000ed#X\u0001fK`@\bеI\u0003j\u0016󕡤0ت\u0012T\u0014sX\bl\u0006xk\u001a/FVH*\"\u0005hBO'f\u0001$ñ1˪\u0003nC\b\u0005w\u00005lK߂\u0002Fɶ3|5ak(\u0015\u0012\n?4\r:wō:!^A\f,e\u001dH\u001c\u001e\u0017=ᩄ^0˒OeaT\u001d%ON\u001edg;-W7[fsQj\u0000qoy\u0004~%\u001c˪4T0E \u0015v\u001fzCv?\"|\u001a3-\u000f2#mD-2g.\u0001f3v8QC~8y\u0005f\u0016\b$14%ʜ~\u0000Jֽm{KgOƝM͓>\u0010|<\nAV1uO\u001a\u0007\u0000\u0004t\u0014S&#\\D\u001f·쑎AB#{C5h.KY}xD4bto!Y\u000e\nꌆ9BLIGcT\u001b\u0012\\\u001c\u001f\u0001BN}Φ\u001ck\u0014Q;4?h\u0003\u0010\u0019dG}YhI\u0010Qs*&Bd\u0011+S_L\u000f\u0001vDQpJ\u001c\u0012?H'dz9?JI* (x6̏ -\u0000\f\nZK7(7E\u0017.յ}Y4H\n\u0012\u0000e\u0018\u001eP\u0005Â\u000f\u0014D\"0\u0019[zYl*‹TA+̃9y\u0013\f\u0000$\u00045*\u0000\u001cr\u0011\u000e=\u0011 0>R '\u001d`v\u001d\u0011bJ\u0019\u0010Ij\u0001\u001eKF>P\tNrRw\u000eEV\u0014PBKU߅/h&Dq/L\u0005\u000e@\u0002\u0007hae~{(,\u000bd#m(߲\u0019.PZM@z#DsaH\n=(\u0015թ }U\u0005UWL\u0011\u001fIޡϒ6̛wf5U]\bJ\u0010\n\u001b\u001c\u0006LJBvï/41K3*oJ}Lhe Y\u0014JoX|LR\u0018x\u001e\nUG\n[K(! TnBh2E,s4ٔr\u000e@aHq7cc\u0018XjBc\u001e\u0014'%~O\f(B\u0016Ya\u0011\"Z-(\u0017\u00185KL2X5\u0005yH2\t3J\b\u0004}smvN<6|Y\\\u0006I<=bK4y*\u0006\u001a\b\u001562Qe^0sJDYaz\u001d\u001e\u00030z\u0016Ѡ\u0013\u0016\u0007|=\u0011/\u0010Mp_iDID\u0014\u0007Ɇ\u001dkbod+:\u000e,!K$#xI\ru<\u0004_\u0015P\u0000S0\u0013\u0013.)o>\nReF;*ݾ\u0003TbQ\u0010\u001ePd\u000b^G\u001c2'\u0015e4\u0000Ɂ3\u0010Y\u0000\u000fhK\\\bAM3[z#QvHM߫=~cv62ŐI&\u0012\u0014|@oR\b;yf*\u001e1_\b$\u0003'e|P\u0000\u001bl\u0010F\u0018b\u001270t6&\u0006\u0007\u0007ҸT3Vb0>3}%͠`Ba*Dp:n:\u0014ط\u0014\\\u00041 )6Ӱ/k\u0005p{>UCF\u0005ψ\u001f\u000e\u0013\b\rNmo2R\u0014+Nꚱ*[0N<>wĽ3x)x\u0014LE\u001co\u001f\u0015D! \u0012&\r:D3Γ\u0015豚tcQ\u0000!\u001a\u0018\u0003\bB-/μ\u001a.ݼ\u0006:8{R\r4W\u0000\u0015\u000b.n)pImK`\u001e(Hpc_4e+\u001c\u0001m\u0015\r\u001c%5 \f\u0000\u0015KRߒ\u001e+a\u0001!k=C4w0Fh\u0007Nb\u001a\u0016iJ+(\u0005\u001d`t;{&۸76\u001ex[8Sq/|\u0018G\u0005PEՉ!'#/\u0004Ü8ј\u0015\"EK].(k\u001d\u0017\u0011$z\u0010\u0016\u0000@~V1|x/#y;Lh\"o\u001f<2\u0000\b\u0003e\f9+n_&\u0016A\u0012OM\u0003(iH/PB\u0006\u001bG\fM\u001dR\u0006\"\u0013i\u001d}Y^8@M\u001e#=Bڻ\u0012!\f\f8G@N7Ȼ\u0012qȒ?AC\u0016ouP\u001cd\u0016\\h.UZK\u0015DX5\rX$\u0007p_xH\rn\u0003!CX\\C\n Nkd3\u001c\fƪ\u0007V]r䆘j\u0001=Sۯ,FA_:&gP&\b\n\t|6\"\u0012Fk(\n6\u0005F\u0011Y:\u0000|j4\u0018'\r8\u001a\u0015Bc/\u0001p\b\u0018+\u00154\\:Дcy\u001b5З\u0015}|Yk\u0015Љ_E>\u0017\u0014\n+\u0016d}z'\u001dǕ )K\u0018I˘\r*\u001c{t۳\"{Ĉ|\u001aT\u0000\u0012\u001f#\t\u001dr/nK]\u0006#%b6f\u0011\u00113prB\u001aG\u001e\u000f\u0011\tHF:6\rT(9>\r\u0001 '!|Qk\u001da\u00174_\u0016V?\u0019\u000f8jI\u000e=\u0016\u000e1rė\u001c0:l*E#!prP\u001e}^\bvL\to<{Ar~M!B\u0001\b\u00116=X]\u0016?WkT[\t@Rr,\u0004l*X\\E+\u0006\u0019`\u0014hBrJu.3xqzC\u0010Vd\n5\u000e]t7\u0004͙F=4'\\]\u000fԼ\u001bD0Їc\u0000jPzν\u0018Ef`H{9pO\u0001Ns^v+݀E0VY*\u0016\u000f\f6Mݦ\u0011yҥNiD\\^\u0017\u000fp\u0013\rw+{\u0018@S07\u0011=GVM^Ʈ\u0016wt&\u0013\u0018T]`dx&yư.r{4\u0001dBs`iw\u0014́˒\u001b#\u000e-\u001c\u000bee'C\u00141V:4\u001eA\r\ty}'\u0004{\\`/\u001c(\u0000\u0002b);tI9}?!e>q2X\u0015b1OE\u000b|Ύ\u0015\u0006V\\\u0010s'^^ǖ\f\u0000(}Ǔ\u001f\u001c\u0010\u0006\u0001E\u001df\u0004V,p\n\u0001CI*\bq7%zo\u0015p|Y)9Fl0\trFp4(\u000b7f\u0010\u001eK`tŲ;e\u0001g\u0007\u00171I8kky97\u0002hS`\u0019,]\u0007\tb\u0006'71~ MR\u0004d~rRi!ơ\u001e歕h**+e9\u0018l(+C40x\u0006w|_*iS@\u0012m@\\3)\n\u00182O\u0016O\u0001\"To\u000bY:uإSH\u0013Hy\u0011C\ri\u000f}\n\u001b-\u0001\u0019%\u0012\rn\n\u0010%'K\u00035Lf\u0004ژO䦜@\u0003\u0015.\\T(\u001dBq4\u001f\u0014:x\u000f\u0007XP0\u0004uR%0\u001b\u001b\u0019ִ\u000bpG\u0004\f\u0006~`L\u0012`M@^Ȧ\u0013!Jظ%@)Gb\u0003s5\u000f\u0000u\u0015̟$Ud\u0016r\u00058zn\u00011DɅ9\u0006su\fFe=Q8\u001f3%\u0016\u001cFAB\u000eQ4r~nQ'=:\u0013\u001f.\u00063h}*aKER\u001e2\u001fK˪&\u0006\u0007P2J=C\u0006*iM\u0001\u000f/gr䐲8֊ĩ3\u000f!\bM-bbH\u000bWef\u001fXn\t]co'`#㾗gWzg\u0010\u0015\t䚣0\u0011A5PP;R0C?a@R\u000eިN\u0017E<;#%hL`*ҩ)R\r\u0000^>\u0003\u001e~\u0015j;g`N:\u0004팉\u001dN\t€4*s\b㘸fb]Ѻ\u0013ꛕڡ\tM-\t\u0015~lεR,Eje1F44Ը4Ò_~7V\\Q+R5Y=2\u0010T\u0005pE$\ttGҞN\u0003g.\u001a\n_\u0007RO\b8b_݊QUr\u001d5I*Ф\u001c ِ\u001am-n2\u0010\\\u0003Lyc\r\\\u0002q~o)\n!$7x\u00133X\u0001֘M\u0000ڠ\u001aQ*\u001c2\u0011\u0017G9OP\u000f\u0016\u0005Ş\nJ\u001aKIJA.Mi<\n><\u0005F\u0006\u0007—\u000f,zTv61DqdL*\u0003s@4\u0010{\u0014\u0003\"\u0014?y\r \u0006L9%\u0004U:\u001eK\u0001S]j;\\V\u000e]h4`ce+Q[gչyk\u001bqsF%.NR\u001cݯrd\u0013\u00038@\rT\b`Iji30$(wɹg0DB2>܍Q\u0002'\\\b\u000e\u0000\u0015b\nZ>p\u0013ěS\u001d\u0007/k5>$D Asw\u001axW>P\u0001f\u0017^/;&\u001cHd\u0012}^Yq\u0012\u0015sv`A˲8JL\u001d\u0000O\u001a08\fS*_na\u0012h\u001c\r\u0011\u0011ĭ<\u0007d֛*‘vJQD\u0005os\u0000\u0012)\u000bppൠ%\u000f@1\r]FݗS1J\u0018lHf!au\";&*[\u0001N\u000eZ\u0013\u0010}T~\u0000rh\u0000\rׂ\n4\u0014E/\u000ehEkz\u0006\u0018%\u0002}\u0019Le]\"\f\u0019Hd\u0002ͪ5U\u001f\u001ety\u0012$ᔽ>%A\rd_xh,~S8.Pm\t3x䊞<. -/Q\u001e@e7RښjM\u0001nA\r\u0004\u0016P\t.L=\u0015\u0013\u0002NKT6't\u0014*OK'A~3~?l?jT_eT)Ay\u0007e;\u0005Tj(\u0007r+ѧT8J)xN0\u0014轘Ѽ=\u0005x\u001a\u001bBIR\"\u00142xk6\u001f.....L'8Ai?9\"ZF\u0005to\u0012*ŰxNldh:\u000esV\u001de;\"\u000b7;-'&)jSBl?~^i?T4)1{՚\u0016=ܘ;ܘ\u0013pN@/M$\u0002\u001f\n\u001dIz\\Ə)\u001fئׅc_\bCMI$\u0016=3>\\Y\u001a^舾e$ lHc\u0019C(\u001ffu%As.\u0004\u001fݗ\u000e\r3\u0014MZ\u0004\u001d<)\u001fY*rٶ>żL\u000fuГtU\u0011Oj\u0003VՈCcS\u000e;Ģr5]\"^'\u0015PbEv6%^ъey^A\u0003)\u001be~Iorqeo>^r<;ͦ$\u0014\u0005b˼/ni\u0011Ck݉6G,\u0005\u001c~\u001a%,8wE\u0017x_\u0016\u000e:\u0006]+\u0007o^\u0010=\u000e7\u0000\u0000\u0010r>w`\u001eՓRS\u0002}\r\b2\"\r\u0012IITJ\tJUeA̓sSSf{\u0010\t/%\r\u0001DQg\u0014\u0018\f\u001ad\u0013;.SZw\tq\u000e]\u0000cJ\rМ`w?\u001b\",\u000bQ\u0014\u000bcoy2[[c\u0007a\u000bA<\u0002\u0006+x\\pNS^I睌Pd\u0013\u0004A4U`o?\u0017_V\u0003s\u0019r\"\u001f:v.\u000e@(!'\u000eG.\u0004\u0010\u0010TNmicB2zy\u0015ⴂX<拈\u0000JS0\u0006F뗠MC\b\u000e]|$7y&W,\"S\u0000\nil\\T\u001c~h\u0018\u0017_g~W\b\u0011!N/(/C\u0014\t\u0012\u0013S\u0012)(\r\u000bVN @n\u0007Ry\u0019sO@f\u0015w PrϦRqB\u0017#K'\nҨ\u0014~\u001aن\u000f\u001fPiCĄs.I(\u0014HDk)\u0006 \bď{唰\u0016\u000f/e1?2\u0006g\u0011\fP>h\u001c\u001eᄮ\fFP:EN5j#.......d3}MhHB=2\tŒ\u0002\u001a]RZ+%A[>\\Y fڟix\u000b\u0003\u000e\u00112\u0010A)\u0015(_uV\u0013n!le\\DC1jtS$1\u0005HzY\u0014\bT9R9j>\u0001m\"3X\u00052\u001bE0\u0000\u0007Ǻ&\nYu\u0010\u0002w@@ؕ\f )\u0006g;\u0002՗b'P\u0013.PBx\u0014Q\bT+\f:k3W&6n•\u000foBa`\u001cKbB[2%6\u0019.\u0007V\u000fHj Y*\u0000!M\u001f\u0015ac_0\\RL/ؼ5\n|vFc\\\u0014\u0018u|Y3\u0017L3W\u0018t@F{׈!ϫ\u001a\u0004\u0005\r PuD)^H\n/+X\u001elO2͝L؂5]~)h>/nR6$\u001d\u001a\u0002s$~e.\u001d=\u0013\fbݯ\u0010p~ȵDq4\u0018wSkַۢ]ゔ⚥&Յ\u0010//\rNX\u0004YL2oo0+P8_V-\u000fo\t\u0014L\\GPoK\u001a̭/\u0002~Yg\u0010rU\u0001\u0016\b\u000b%2\u0014Ģ7P\u001b\u0019\"pre\u000fW[g}\u0001\u0010a-\tG,$-QWOiop!ND\u0001p\f\u0016P)S\u0002r:]\u0016Ǥ(D&߈O/+\fƸ\\\u00062^*&\u0005t\n\u0000y\u00179-\nAD|RK\u0006/6@\u001b.}@&~dre$󐋦#Lf_T\"\u0002qI^\u0018|5dLjI\u0013츤\u0000x'z\u000e\u0011\u0010\u0002){R\u0010~]pY:˘!)~3\u0018?='LJ`<4d\u0012:ȝ8P(4fC\u0012z\u0014#\u0006\u00152u $0e\u0017h=QSk\u0012\fS_%'\t8'}WH41QG!\u001dƪE02CRHh\u0012a\u0010\u0005gˊ\u0000\u0012t\u0004\u001ba2\u0010ǎ\u0018hȉwz\u0007H:$_8Pdw5d\u0002I1FRءitleY>~7ʅ\u001a8l\u000b:ӫ4*AnR\u001aUjfș\u00194e\nF1l+R\r\u0006tYg~\u000fdڡ!|\u0002@fB%J.8-)\u0005aWW\u0007h\r+J\f+AerOF\u000eԸ/\u0015K5\u0006\\\u00170h Ti&\n\u0004:\u00124S9\b*_e]\u0007z\u001d`;\u000e=\u0012l@\u0000]$\u0000\u00102\u0014*\u0015gT\u0005T6\u0015zDp\u00194l>`D&\nH$)]oǹ}\u000e=}`;\u000e=}`;\u000e=}`;\u000e=}`;xJ\u0003yg#\u0003w\u0000@`.JEY-U\u0001*bM\u0005\u001e\u0011\\\u0006\re.\u000f:\\\u0016VJd@茔HU{;\u000e=}`;\u000e=}`;\u000e=}`;\u000e=}\u000e=}'\u0004[?w62@x\u0017\t\u0000\u0004L.JEY-U\u0001*bM\u0005\u001e\u0011\\\u0006\re.\u000f:`D&\nH$)]oǹ}`;\u000e=}`;\u000e=}`;`;\u000e=}`;xJ\u0003yg#\u0003w\u0000@`RTR\u0015P2.T`\u0011eP@Ã\u0012(\u0010:#%h#.KWq.`;\u000e=}`;\u000e=}`;\u000e=}`;\u000e=}`\t*_@\u0000]$\u0000\u00102\u0014*\u0015gT\u0005T6\u0015zDp\u00194l>`D&\nH$)]oǹ}`;\u000e=}\u000e=}`;\u000e=}`;\u000e=}`;xJ\u0003yg#\u0003w\u0000@`RTR\u0015P2.T`.\u001e\u0011\\\u0006\re.\u000f:֞SArqtBbຊ\u001dT\u0006\u0006iv<\u0002#(\u00010\u0000\u0016\u000eQM\rw[\\\u0000t/\u0002lhu{#\u001e{\u0004QL\u0003B\u0010\u000eW\r\u0001o\u000b$Cج !A\u00125\u0006\u0006ߊ\u0010ht\n\u0012\u0010@\u0004q\u0014\bP6꺘Cɖ.zBQ \u0011fܡB;@+ȣ0\u0002\u0019smk\t\u0016/i\u0005\u001e\rt\u0006\f\fDBYL\"R(bR~aR\u0006?EθWq$\nKpe{\u0017j\b\u0000\u0007\rn\u001d\ta8\u0015\\#y|\u0010! \\rOײ/,-W4uu+`T\u001bݘƙ\u0001UJ\tyrt\u001cF\u0007%:e\u000ex~fp\u0005g=$'xs$ц;\r\u0006%\u00144͆3t\u00111\u0000\u0000P0FAmC6\u0002d\u0000ڏ\u000f\u001a+CP\u0010e\t\n@ @P@\u0004\u0002\u0001\u0001\u0001\u0002\"\u0010x5\u001f\bXGM\r\u0014h\u001f(Ў?P\u001d,o\u00182\u001b)\tmh1W\u0014Q襄):\u001cVq5\u0014ʢO6R;w\u0003m\u001c}8aqἙ4@y{AVD~y\u0000\u0002qAZQ.\u0010c06^VP|rA\u0004R?\rΌ0T$\u00148\n\\C6\u0004{L\u001d)O7HX0r\u0019-Fƛ\u0000NE3\u001e\u0011|y+=Vj\u000bC|Y\u001bQ[1[\nl&9ŵ,T:\u0015:4\u0002\u0014<3\u0000\u0005HG\u001aq-4\u0005Q\u000f_ -Jv$Ƹ5.\u0002`\u0012ƕ.1\u0011}cNWܭQ\u001bF2\u001b\u0005ؼNyeU5\u001de~\u0007å\u001c\u0005\u0004\u00040'yʯ\u0015v@4b\u0019cHz\u000ed0e<+\"\u0014>ŕ\u0018ÏMMcO]u$K\u0019Mph\u001e\t\u0002ѬG.+\u0010}Y\u001b\u001b\u0019\u001dkkjtT|^z\";V\u000e'\"ܕ\u0015J\u0005\u0019]--CP&\u001a \u000fVoN\u001c\u0003\u0003l$\u0006v\u001c|\bv4\u00002:(\u001cHD\u0017|\u001bla\n&ct\tMrq\u0013\u001d\u001d\u001b-υ?'\u000eG.c\bhY8\r~yބ{V\u0002\u001b6\u0011k\u0003T7\u001cXa:.O\u0016e) .%Íd\u0015ILxmV\u000f\u0018T\u0002YDмqG\u0002-\u001c\u0003\u001d1\"\u0004a\t1\u0006IۯT\u001f\u001b\u001bF\u001b\u0004\u001eeu\u0002\u0005Smtқ]\\q;\u0006\u0016\u0004ۃ(]\u0010\u0000U\u0004BC\u0002>\u0014uG}\u0012\u000bSnvb\u001c ׀wB0.K2\u0019s&Lw\u001bUc\u001cAHLp9zTm;%>0v5?d\u001b\u0005q7e<\u0007i\u001aw`w\u0000{\"\"r cM\u00105\u0011CF\u0011c\u001c\nA!5\u0006\tC#_ehM\u001fw+,`Z\u0005\u0005fh\u0012w:ie\u0001\"H\br\u0013W\u0018\næ0\u0002٣/D\u0005)2\"J1\u0013,Q\u000epe/[Z\u0012Ma|\u0015b]\u0017a!'{e\rК]09\"\u000b\u000b i\u0000Y㛸8\r\u0006a:1s)Ҽ\"I\u0014rr\u000baq\u00047\u0016\u0016[0e\u001f\u0003X_t\u0007h&\u0003v\u0016\u0011\u000f[DAk1u\u0000cցX\u0019\u0000,O>Hۇe\u0005к\u001ehp\u0019=\\\fJ\u00110-H)k?iuIZܼ*c\to{UDޣ\u0005_QlTV\u0007)\u0005/!\\\u0010$Ur3Q\u001e\u001a0#ҵY\njȢ>ƻ\u0001\u001b\t{ڮK;`\u000b.\u0005P\t\u001e,\u000e+s9iR\u001bg\u0000\rmo\u0006b\n*\u0017\u001a\u000e/\u0006]OF){\u0004\u000e\u000b>.Cr#^\u0001\rT$6@v\u000bD\u001a\u0018G)VjwL/ZD\bUpڬ\u001c>8\u0003^-񦛀,\u0004`f.b6 bγW8\u0012vNb\u001b1o2XWPe\u0003N\u0006T%R\u000b_&0Ԏ\u001a,Y\u0002L]G\u0013\u0001z#\u0012V>\u001c\u0001b\u001er|HZo@\u0006gK0lB\"4\u0000 w\u0012q\b5GD/ \u0010˸\u0002=%\u001a1/K2b\rdBh\u001a#k}P\u001aNjH9.4XUɔǕr\u001dr\t{da=a>`0HJpS0ëLvY,\u0012\u001b&/\u0018\u0012\u0002I\u0000k#\u0014(*B\u000e`m}\u0017\fiK<5)2|VwI\"\u0005\u0012\u000f\u001cu-\u00067\\F\"!b\u0014 <ن4&8R8g\"F\"h|oȒSy\u0014%\u0003)\u001aB\u0004s-QK`qr2\f /++}@\n?F\tç\u001e\u0011*7r\u0015\u0012\u001e \u000b0s>sQ9\tF[\u0001<\u0014\u001e\b(/Ýymb\u001a\u0002FM]*8\u00169V\rN*ۋ8H\u0015B3\u0002Nl\u00032[a4$j\u0010\u0001j9X\u0001\u001b\u0005c\u0005\\(3c-/\u0005\u001du\u00109qZ\u000b43ɴ\\Ư\u0017uQ\u0002ZLDd\u001f$#L\u001a\nG+CH\u0002,°\u001bL{.\rm{0!7lYӈ/r(P\\Ҹu\r2g\u00124P0\u000fAaUr\u0012\u001bw7yC\u0000J\\\u000b\u000bh\b9\u0010Xf\u0002+DZcqT\u0007Y\u0019*xƘ9x>K\u0013\u0004B\r',\u001c\u000f\u0011\u001cwuG^D:\u001d\u0000{\u0017\u000e\\w\u0016\u000eS92`:5R\u0001__\u0001ĽerÎߟG\u0011Nl\"\"\u0000/(zx\u0019rG\u0018Es\u0014B];r\u0002Rb2\u0013ٔ-l\u0016\u001d\u001d{Y\u0014`\u0011\u0006EN.eS8\u001d(c4\u0006\t,\u001drWW?/\u0000i4M:䦡\u0016࣯špʷ=x%%]}\u0014\u0004[\u0019\b\u0000 '%f\u0019'\u000eC]'l\u001f@D!\n\u0006gnUw\u0004\u0007N\u001d$\tT\u0011;8\n|*{\u0003'Qh\u0002\u0015ėU'0j\\u䇃j|55b>\u0006\u0001\u0012\u0015_\u0016t\t;gpVn\u0001\u0003a!?\u0006\u0003\u0011N\u0006=3#P\u000f\u0015yY8e\u0018ǨtZD\tY|8Go\u001c#׶ѯ`\u0017k\tCB0)N\u0012oގ\u001aIG\u0019\u000bY3]΀/a\u0006˺!\u000e\u0013\u0019\u0012$qk\nZmx(\u00038dTiiv0V(_jIbH\u0003:Bq\u001bH8 \u0012^;\u0005ճ=R@I\ttY3~!;VI\u0006xY\u0014PqI\u0017%T{<]zxע\u0003'ꨢ)[\r\\J\u0006`1S\u0003?dISo\u0007?yW\u0012l$\u0011Kk)Pe_Q6\u0007q6\n\u001a%\u0002iw'FTgq\u0007)L\u0003\u0012\u0010wq\u0011\\\u0001n=Eny\u000e+E\u0012<2=!dw^uU\u0005\u001bQ/\u0000TYq\u0005eu\u001bұ%k\u001elO;}:\u001eu\u0010Pe \u0004$4\n^G\u0004\u0012\b%}\u0007Ӫj턼\u0002e<\u0013zypR\u0005\u0017E\f(*J\u000erkڀ)\u000b\n7\u0003S\u00141\u0016@\u0004\u001awBˊ&|r)\u00064\u001a\"\u000fl|AeoRc68Ma\u001e[IM\u00180P\u0014\u0005\tRA\u0012f\u0019S\nɃiVX92yo\u001cЗ\u00056nfM\"bA\u0000@T>S@ne4&\u0011tQ4\u0001eZލJxd^h҂G\u0016+\b\u00020>)QLG˪/K\u001dDm%f\u0005MNT\u0012YMD\u0004\nl f^c=K7|tD7\u0012$ @.l\u0004\u001d\f/kѺ+3EGe\u001d}C\"K:H;==l\u0017ܛ8iYI#A#k}F2o* 3m!7qY\u0011H\u0016J&i*R?\u00106i7w\u0018bOR\u0011:hl'\u0005^\u0007w\f\u0019+!\u001d9nR_T\u001bb-H\u0011f\u001cF|Y6\u0006\u0019\u001fM\u0007*8\u0003XDژƪ)b0*|N+h\\\u0012bZ͈ `\u0000\u0010\u0019L\nޖ(9u^\u0018q\u0014K|V\u000fG'.D\u001b[̥\u001c«/ܗ\u0007 |,K1G\u001aȤ\rKfAaj.i`760yl|\u0002e\u000e2Nyھ$f\nbYk\u0017\u001fQs\u000e8Vw\u001eT<\u0011\u0004B\u001d\"R!P,\u001bh\u0000%2ͭ\u0004\u0014jyéhDH}$wmsR~NB\u0001dG\u0013[\u0001J\u0012EJ\u0016#\u000b\\\u0006y>\u0010J\u00050edʘt~N=C𘋘V\u001fP2t6x\n\"%n0\u000b}hx@3uw2\u0000\u0004\u001d\u0001\u0011C!91tVeMhHK'B4?V\u0014\u001cMI\"h\u0002M[,U\u0016궦GgU\b>aC(0Q&T¢La\u0005\u001fH\u001bP\u001bNlt6\u000e'\u0001f:@',\u0005|}rt&QʄOb5-^ˆ\u0011\u0011 \"\b(\nWnK*\u0003!\u001e\b\f0\u001cr&{\u0018v\u001df\u000b\u001d;\\@N\u0018L\u0017\u001cN\u00062.e\\A$vC\no@Ȍ\u0014Xq\u000b+ /\u001dځ\u0001jFنҎjo$2U9c\"\u0010].K|F6\u0006{OE}\u0017}\u0003\tN/\u0016\u0012\u001bzhA\u0013{\u00103j\u0001+{Hem-x(\\0\u0012U78u0.ٕ\u0015%řidX#&8ڤèf\t\u000f\u000f)\u0017L=\u0010ĶQ#- \u0014#\u0015c=ټEk\u0016\u001fb\u0006:M#%,\u0014d@yfl\u0002Uɥݰ#+>Y\u001a\u0002hH\u0005\u000flc:-|J\u001bi43/6\u001a\u0006rm+ui\".+!\u0019W 2ۦWL%'\u001f\u000b4\u0007jV(\u00100\u0007U!\"F\\n\u0014\u001fVxfۆ\u001bM|FgctYu\u0012=:w$!mA !\fv \n\u0002⿁\u001d)Љ'$\bLE?\u0019x!\u0015D#\u000e\u00138Ɓ\u0013%4;'/+V\u0006x?h͒98O/,\nx4~^);N1~\u0005\u001ayq\u0000:\u0007\u0007_\u000fe\u0018X\u001d\u0004x7'\b#\u0019+#VqY\u0000ez3\u0006LKxŊ\btvS?೤0-FnNͩ+,5MKC\u001dN81\u0019vcFȬQat?DHJ@<\fbH.\f`;p\u0004\u0003t\n\u0003\u0007rgMП((Cx8c<\\)\\ڨ\\o6.>8BkqN\u0016Z\u0007Cr51U\n#ee5Nx\u0012\u0007Dpl4Tد\b\u0002n\u0002\u0018\u0014\u001e+[8\u0010J\u0007\u001c\u0017\u00171<2&lȠ\u00101=.ʖ.@\u001c2\u0018,/?b۬-2mP\u0001bKp01}zBb\u00142&TD7&df\u0014J\u001f8\u0000L\u0012@n3-a^K˙|Y60\u0006\u0002Kk\u001f?\tcBϩ,\u0006`W\u0005\u00025=YZ8HyDF\u0013\u0007\u0007\u000f \u000f\u0014#\u000e\f\u001b\u0010Yo\u001cj\u0013\u0006eT\u0003\tŨr\t48+\u000e]\u0007+\u0016V!\u0010\fۦQѕ#\u0001aG@\u0000\u0013Cy%Gn\u0010\u0003fQE5T]\\\u0016}\tp@(}*\u001erBgȃNH \u0017:آsJ\u0007N_w\u001c\t\u0007\\dB\u00115|<\"\u0014b\u0006\tOL\u0006e=Vů̋)\u001eNz\u0013L`ٿ wX>ދ?\u0010hbW̜'.4\rpg\u0000icU\u000b\u00002\b(e\u001dL\u0018H\\转o\"m\u0012;5߹sа/\r_P<\t^A]C\u0005\u0002>x\tc+\u001a6S\u0018\u0017\b\n\r\u0004nuz&\u0012Txͱ\u0006c0*?A/\u000bb\u0002i-N\u0018g\u0014.\u0015\u001a˱Yꨢ鿿\u000387ic\u001b7\\qYm\u0000hC\u001ak\u0011@1H6kƤoWtC\u001aa{\rH\u001eh$\u0013IhZt\u0001[\u000e+I{wˈu*U%\f젓\u0000m*OhЗG1\f\n'-\u0014E&5\u0010 c\u0002*@D\u0003\u0007?Ro`I]S\b78\b˺4>obE@\\G\u0004h\u0006Њ\u0012\u001a}UP6'{KРYv;\u0019\u001a\u0002Փ[%\u000eqޛ85D/\u000bMv\u0006p\r%7``TUi~Gp\u0018na壚|jK3qG!o\u001f ުLf\u0014\u0007p)Y0L\bv\t-|\u001b\u0004\u0003\u001eF]#6Hn\r.\u0016\u00140cbre5\u0015jȁpr-ꭱc\u0000쥧dY2~CP鵦5z\u000b\u0010\u001azYēG#A\u0000\u0004%|\u0003Ѣ\u0010whe0X\t\u0017ǦG\u0012DBlL&SJ\u001a&Mi:s\u0002g\u0003&xUkP\u0007XVxN\u001a(Ր\u0006\u0017QUr'c\u001eL\u0000\u0003x3\u0011mZH\u001a=y=.]x!Ԇtpj.j(\u0002Zy4Rwl21\u0015\u001c*B1*O\r]\u0007\u001dEt묐{]D\u001d.ڂm\u001chI^`O\u0002mN%E1;4x.ޑ98a~M\u0001\u000e+il\u001e!w\u0002w/Kά\u0015\u0013\u0006R\\ٟs\u0019%,HDR' p=3S\u0016\u0004-]L\u0006\u0002\u001f\u000f\u0002]6k{49Z1l\u0005^G^\u0016@FvJnX9(;@*dXw5tD!W#+\u0014\u0002_\n2\n{4\u001dX\u000eأZ+`\u0002b؟|!d`(/,ZNY\u00129 =4Hg\u001frf_\r\u0012\u0000%%\f\u001d:8\u0006jDi~\u0016\u0000jH6/+\u0004 $DMICi/+GBa6})\u0010\u0013a\u000fBd)WɎE.e!Q4N\u0012d\u00015HkOS*BO\bAq6/XYV3HuDCA\u0011\u0003b9n0\u0005ļE|+yq*W :̋D\u0002cd\u0005Pf\u0018=1\u0017\u0001t`\u000bz\u001agϹحxDj[`Hvư\u0006jB\u001cBCŏ\r\u0015RoyF_\u0004\u0011 \u0017*\u0014\u001fNϲ\u0007ED~fU壪7\u0015G>/\u001f[\u0000ن9ۉ\u00066T©㓦TRF\u000b}\u001e[ AZ[C\u001fT/t\rg3#WdQ\u000fst\tRdc.ՔOsD\u0017~]\u001c9G\u000b#Q:\u0001aĮ@Ȁmn\nbL쵡\u001b\tpDQC?VT\u0016eRJ\u000f$@Џ.\u0003W/A\u0007'\u000f\tQ\u0011xh\u0007ؗ|<1R\u0005Ç*j)#p:\u0014\u000eX3\u00181)[4PR\u0006]((!}4!wZ6eJ\u0000԰$=n\f}iAe\f$sD(,t:aQW\u001b_hз仵;ZJAȴ\u0003m2tQ\u0015\u0013n85Y^泠)̅\u000f@#^i\t X{^1_ˎ\u001e\u0016%\u0007\n\u0016q\f)sԏ*j\":\u001d\u001e\u0018O\rV,\u00138K\t\u001c\u00036$ڐ)e\t6U,7\u0006\u001d<\rI\u001a}>\u0018\u0018\u0016\u0015rk+}\u0006\f\u001d\bDm\t5*tS,hj`2.Fbrf\t\u001coe~LK\u0016e8;\rO\u000e\"\u001de³q32@6\u0003A%;\u001dLV\u0004kE\u001d+Ѹ?z-5v\u001d%-\u001b\t95aʑ/kE\n\"0;s8]\u0014sJp\u001c;c\u0001\u000b%ً5n\u0011\bGEh\u001a\n\u000e.AV\u0001̀ҙ{4M`VbT^ĦL1'(KR븬\r\u000318\u0011IxsB\fs!\u0018\u001a\r֘p\u0007\u0013m\bFanN$,4\t\u0017\u0015\u0007Q^6^\u0016c7E\u001e<-Io\u0000-(ҭ1qG\u0010W/ruF\u001fd\u000ftK\u001d#œ\rШltG5\f32<_g+T\n\u0019Ccm,\u000e\brT\"%R؋]h7|\u0013ɻ:*\u0005`=j?3'KEIq`<&GW{r\"8\u001d|9\u0015\u001bv.,~\u0000\"\u0005՗t4YQ>\f \rMECr=\u0006RU+\u00100+Q\u0001n}~ 8v${\u0012S[_)/\u001c\n\u000fÝ(f%M\u0002g\u0018:\u0016\u0005*Ď?~d\u0015wLC1/XLX]8\u0001SԼ0\u0001D \u0018OSl\u001ae\u0013,+H<\u0019\tz&0bã\u0007*6\u0012$04Vi\u001e\nd\u0000\u000e\u0001\u001bL\u0003V)PRn66\tH帬\u0000'ҊsaAlF\u000fz\u0016TRo990\b\u000fKbpߎp\t\u0007ɛL\u0016E)\u0018\bѳ>ʸ9o\u001bV]6\u0006\u0018IN8\u000bٖ\u0005sT\u0004V4\u0007\u0015NDpO\u000e\u0019hFZ@\u000e'\u001bۭb\u0003|*\u0000%\u001cFsY\nc2D\u0006P_\u0016l:\n016w\u0011\u001b;3 \b⋽Ҵ*\u0018! c\nEtE)\u0002ɛUrB&9\u0011KD\u0006Y0X{v'N}\\7>(&\u0002\u001b\u0015\u000b7~\u0012SfGS\t/\"`X.\u000f\u00048&N\u0010\u001c\u000e0\u0013\f\u0005\u001a2\u0003)D\u0001\"WG]j4FG!\u00024.TJ|A/.e@|p(\u0003Ȑ4'\u0005\u0004[M\u0000[gZ|0\u0018\u000e'ornX5+\u0001\u0016Ե9LN@K\u0015\u001d\u0003A.Iɍ83A\u0013 h\u000bPUVe]ͪ!|YwB\u0002\u0005\u0014ʉx\u001a\u0004Pi\t]\u0016b\u001e\u0004\u0001`\u0018Q|Y\u0000\u0000\u001e\u0001;~\u00032Lx\u0011?kPܷv\u0013>s\u001d\u0015Ro4\fr\nsC}Pڹ~=;<|6EB81\u0011N\u0013\u0013|ju\u0015%>3\u000b\u0019\n:\u0012 nn{R\u0013j2aڰ\t\u0013pN\u001cZ\u0003`\u0005QczM\u0006\"_\"G'\u0014R\u000eܓ6$zY\u0006\u00184\u0011\u0006Bߥ\u0002aBJV]C@Tjdž@Q\u0015\u0014dK\\v1\u0014ʷLנq\u001bw\u001dڱϱ\u001b\u0013hΉ^\u001e\u0003{YӆV0\u0018'dWAvUu$\u001dO}+GW8E\n\u0013UȐ)D\tR2'g;#1%{\u0014`z-+\u001bQNg<\u0006j*K\u00066\u0001e8\u0006_Vmx6Aj\u0001\u001d/(m&,y\u0012/4IK\u00182:кv@a\u001c\u0005\u0005n\n+;1\u0005\u0016+ \u0006Yʵ\u0010x[ͽ\u000fB~\u0004,qnfΏ&rJ7X\u0014)t2'\n\u000eo\\S\bj\u001b\u000fM\nv\brSV!%Dv>\t%$xvGL*EG\u000b\u0004ubjʨeLkc\r͘\u000f&d\ftQa\nzE܁\u0010D\u000f\u0006bEŠ\nCYn|v5Cلc>k55g\u0014\u0014^V)D\u000f_{2A!p!\u001f:?[+CvIb-&\u001b8\rQ\fO\u0017i\t9?tYU\u0001\u001do\u0015Bs{ʹ?B\u0001\u0017\u001a\b$\u001eס>u\u0014\u001bՔ:7y-q\u0002u[\tZ\u0017f\u0004ʒ[aUo\u0010x'\u0005\r\u001aǜzŪJ+\"mE=\u0005IKg\u001ehlBD䐼'a.5l\\an@\u001bw0RE\tZzUƞ?\u0005_VDpI\u0015,}d2n_\u001a`)o޽q)\u001b\u001e\u0012\u001eP{\"(!\u0015ox\t9Wj\u0010\u001a}۫.g\u000f\u0011C\u001e\u0012\u0011\b\n\u000f\u0018p\u0018ue9`R\u000eP\t\u000f\u0006] f\u000b91+PF;NF\u0002\f?\u0015\u0015\u0012av殹Q\u0003_ġ\f\u00150J.>r\u0006͊H\\x|Y\u001co\u0005YZHFĘ\u000fRҒ\u000b\u0012y;>\u0004Ց\u0002Ԯ51\u0017T\u0000(lA;/c(֬V8\u0002W콤n\u001ev8^V+i\u0017nA\u0005#@ڌ!@\u0018)~\u001c\"5Db\u001b\u0002i\u0005\u0014+\"\bZ\u00010\b\u0011G\u0007\u00010\u0001he| =%\u0015c+ 2\"\u000e=A\u0000\u000f66kɃE\u0006\u001aPFqpA#\u000efU@\u001d\u001c]mrMi\u0001t^{\u001bHe\u0007#_gcPCc/4Mv()ӛ\u001c@sτLHAOg׌M\u0017C/2W \u0001Tk:6\u0004)M\u001fV)/zq[\u0015bQ69<ʹLe-(.w\u0001(\u00034]3BFtFDse*А\u0007J\tS74L\u0004a#\u0014}۳͒\u0013d^\u0005\t\u000e\u001cJ@ZtHȯ\u001eik za6\u0004L\u0017\r~\u0000hmi\u0015@r\u0000B\u001bT88\u0004F0hLs&WF\u0012.\"|Y8c\u0007J\tVR*Y&q\u001c\u0000*+\u0016GRwkj,\u000f\u0005`Joyb\u0005\u0013\u0014\u001a*{{Lo*\u0010\rPKZ\b\u00035\u000bq˺=Cb~6/\u001d\r\t\u0001KWz\fM=\u001aG\u000bά\t\u001aRВQќ+\u0001mQ%\u00115=]̩޼\u0011?$\u0002sk&,nB\r<\u0010\bCqs׌\u0001\u001a\n\u000f%SX=\u0014j\u0006,\u0002h\u000ew9A\u0015Sk+\u000eP\u001e\u001f\u001fت%Ce\t\u001eHK'0xG]i!א\rK\u0018+1(\u0012'^\u0019v*9EW05HR:&\u0016`'6lw0\n\b8R\bRY\rT\u001b\u0004*\u0016<\u0002zY%gqYL\u0004LDss؎J\u00035=\u001e\u0019~l~&u\nI#Un\u001aQ\u0014\tȝ\u0002@\u0018\u0014`I\u0017Po>\b\u0004e1D\u0012Oagiϑc6}\u000e9\u0010\u0011zDC\u00189,jfЖ:aFlq\u0002_JA^\u0007ɗE\u0012R\u00023x\u0001D\u0003\u0007\"Q`\u0014sA%yM\u001c{n0ؼUB24!Њ\u0012?QֶN955.n\u0010\u0003_2\u0007lpAb\t\u0014R\u001dos,2:\bKJ\u001d-x\r\u00139VU\u0000pG2ͱye>*?ԥK[ZRGR\rQH~,Ӕj\u001bS\n\u0016`ʠ \u0007V&lԝpE\u00045 'ޚ\u0016\u001e\u0005K\u001b\u0010+hV˛j\u001cTd\u000b\u0015&y'M\u0011<3\u0016:\bC\n'z2u8\u0004[' \u000e$%\\'\t\u001e\nC(W&\u0017#̣L\u001ce\u0000e\u000bb\u0013?XF\u0000kHjv1a_J\u0000<|\fs^\u0016p\u0001\u0011\u000e*N\fH\u0007\u0003V0H\u0015=D\u001evD$)e\"ɢ_\u000b\u0002\u001doԨ$3%b\u000fx3\u0001#\u000f\f/\\0om/V:&\u0007\u0014Ūzl\r#\u0002x\\6㴨\u0013Vi⒡(l0n>9Dԅz\u0014J@\u0015b#t< @C\n\nxT6]IN\\͉$\u0005P\u0003-q[OR\u0012\\$\u0019\u0005\\Y++\u001a\u001aGP-<#\u0014\u0002UD+QM.u\u0018ĚHEǎelE塏`liz+\u0003H\r\r]ʐ<#b`A횖2\tp<\u0002$\u000bwr?)Ƈ\"\u000e\u0002\u0002ڇ\u001cJ+-gGc1sEf\u0014T\r\f\u0012~JQl\u0018IeLՊVMŅOlUtr|UizTpb\u001c+8\u0011뭏[\u001c\u0000\u0000\n\u0002̣Gm\u0017\fwM☄8~Kj۸Y\u0003?#'#\u00044Q`\u001cj\u0011oB3\u001dL\u0004B65;\u00181Nr&sm\u001cij{\u001e)L\u001aq1&aO\u0014.;\\!&V2\u0018\u0017.Fk\\N9ZN\fYs|A\u001e\u001d#ZVUf\t^VɑP\u0012]aӇ#`^&\u0018\u000bc\u001cQh\rJb\t\u000b%$/cctI\u0004m(#\u001e..oVࢂ]\u000bC6\nL+.r\u000ek\u0012%J23&*\u00185%\u001c11* 瘒q\u001bm;NH_\u0016\u001fDa2 \u0012qδC+0\u0014&丠8\u0019\u001c`ʚ<&OLd`V\u001b9\u0002p)lq\u00001Hx\u001a\"X̫A\u0010Ӝm\u0013s\t#%~-\u000fq\u0005\bx\u0003aA\u0011+삜а@\u0000>nN-k$\u0006FAɜU\u0014}b/+\b#sP\u0019^rd<8\niK\u0005ؘ(~\u001a®\u0018~\u00180_\u000fBM\u001f\u00024C\tE]-0\u001f N\u0018Ĥ\u0016\u0000\u0003 IysFl\u001f\u001b=af—%T˔_c/\n\u0013\u0001nS\r5\u0010U\u000b\u0019̇촽R\u000e/P\u00004\";dM\u0005c*遠R[\u0006XYB\u0014L0~\tɻ-w\"`Ӳx=ʉ>$@#{E+;\u0018i\u0012:\u001c\u00056xqCɐ\r.W\u000f/8\u001ahqx\tf_\fQ\u0017\u0015\u0007Wuk24tkD\u0013\u00025\u0006AJWx0\u0000R*|2yp&\u0002\u001c%тrEwz)C\u0000+OAq>\u0014\rk-{М\u0019[ȹκ\\u\u000f'-\u001b30jX\u001d)\u0010vl\u001fS!i\"L6P:U~Y\u0000f\u0002L22\"xf\bm=p\u0018+KyZa5\u000fI'?\u0018D{Y\bLeKs-s\u0012Iq\u0018yKç!d!\u0000\u001fI֊Co\u001cC1@\u0012~\u0000J/U\u0018.y\u0015\u0016҉>\u0012\u0018]\u0016޼lkk\u00136p@-A\u001835ՋO\u0016+fq\u0005a /+5.=\u0006\u001fy30\nOI\u001aj\u0007ɼ8\u001310&#e0&\u0018,p5!+v8\u000baN\fdQI\u0002ﶶo\u001e\u001f\u000b%\u0017Ῥ'ڄ'Ŝ䔶ղwC2DV=3>z\b\u0006\u001bD{]\u0015\u000e*8%d >![Iee6T)\u0007˘\u001bEYk\u0014{\fG\"\u0010ÿqR<_\u0016W݇`BS<)vxGi\u0006\u0004b]\u00012\u001d\u001aQJ v%.˲\u001dUdڟ\u0017Ȧ/@\f?W\u0016\u0010uk+ڃ0P\u001b\u001a{yHn\r\u0011L7˒3Bho߅\u0002I')\u0001\u001fYHid$۲H$\rFr\u000f΀C+N\u001f\u0016e\u001aWT\u001ag\u0007B3we%*dF*f\f1\u0014\b=S\\lݣ\u001c\u000f\f\u0013Jĭ$-;xj\u0018p0&l.˓t?\u0016\t\u0010\"ʈ.\u001eK\u000b\\LJ+VYSq\u001a_p(\u001eg#w+C\u0010;\t05PBuE, @s8=R?*\n\\I\u000b\u0010\u0019`hF\u0000G\u0011ϐ0\u001fB;\u0000\tp~rʴh?%_1?+oثo\\@\"]lD8|<\u0015J\u0004\u0003,H(/F%ʩ\u0002P)jQ\u0002ܠ\u0016\t!\u00195uY\u0004\u0006\u0001\u001f:\u0012\u00020y5>2d>B\u0001ˋ;1Er\u0007jo/Yy_/V&f \u000b֐0D\u000f\u0019U\u001aTi\u001a6B>\u0014\u000b5m.&um+\u0003(\n?$\u0017~Sug]b\u001f_\u0016_\u000e*\u0010?!~\u0004Ez\u0003[\u001c\u000fq_M\u0007\u0004\u000fD\u0017\u0019 ]BTAx8Ivj-!5b4,jk|\u0014b!!kCO'\u0015?OK07_Kï*/>X\u000e2\u001c\u0000\u0019~\u000bc++&ϳ\u0015$)\u0010e\f@F\u0017b,\u0004wteOC*jJO\u0014-\t?7݄߰? \u00102D\u001b\ne\u0016\u0014~\f\u001a2*O=_>\u001e\u0007*dU*\"\u001f\u0019\u0018.ȲrP,s=\u0006\u0015\f\u0014j\\R \u0011~/\b(\t\u0001s\t\u0010RHC9\u0016\u0015`,w,JÏm\u001bY?Bq7r;>W&];* \r>\f=D:3.\\\u001b12\u001dJlLuDa$W\u0012I+\u0015f\u0005+C%N}Q\u001aǛ\u0011u\t%\\Ǧ\t妬B 76@ӽ@\u0000\u0017\tn%+j{{@j,Uo\u0002u:\t\u001c\tJ\"\u0017}\u0006\"譥\u000fTkeyup\u00174T\u0012\u001anP\u001f\u0001\b4\\\u00155yJ\u00158\nCY1\u001f\u0001 yo*BGI.|J\b\r\u0014\u001c֕\n\n(\u0002%LJ\u0016\u0016}&b3\u0016\ty3\">H;\u001b7:\u0007yqf\u0010\u001d\u0012\"M\u001ac)\u00006\u0010%\u00070\u0019\fpQnG\u001f΍\u0012\u001e^;'\nJ\u000fD/\\\u0017\u0003lR^\u001a2<\u0016`\u000bk1-2Y2b\\Uo㝆IBo\u001c\ryxLl\u0005dUhiC}<\u0001\u0002ZoB6/\u0017&/}0'jT\u000bHkע\u0016_$#n.+\u0002E}q:@L\u000bbZH͸Qs\u0015\bBh\u0000ZGW\b\u000f*PEUDc!șm\u0015;Jͤ~Q\u0017\r,\u001b|f$\"C|TY\u0001\u0012;\u0014RU{{5\u001f8$בI|ŭK\u001aC[c!8\u001ba\u001dn O\u001fO#\u0010av|VE5MXł2\u001f~E8\u000e8r=@θ]E:\u0013:)\u0015;l\\e27\u0005e=~x\u0005\u0013\u001e1A'\u0014r\u001bOAy\u001fh\bQ*Nmpe\u0011#\u0010\u0019f&Zz\u000b?\u0005Q߱:\u0012\u000eEJo. Rcʔhe\u001a\u0007\u001fzY\u0017p?#9\"oY6ftnVMC\u0016\bt\u0014H~Vh~_\u001e (ygMD\u001cݚA*X}h3o!r\"<\u000eÈ<,8\u0011\u001b2dt\u001a{d2\u0007;\u000eP(prBF\u0002sYW#eQO\u0001\b\u001c\u0011'\u0001\u0006L\u0013\u0006~c5\u001d꿴\nQ}h=\u0011a\t!沗%@\u000emFC!\u0011Nf\rd\u0017@h\u0015Aا\n(}t\u000f\u0004M\u0013%r/(\u001c\u0015L83\u001a\u00044P_=dYXhm'H\u0000\f^ĥBqO#IAz)\u0011ǖ\u0010Uuݕ\u0002\u0000U\u0013zi׼Y\u0019C\u0014P{ˢ\u0011- \u001e\u0002VBJ\u001b\u0006*4Am%\u0011n*e\u0001W`v\u000eeyo\u0019\u0019U\u0016K#Ԓ|/YB9t\r\u000e)\u0007|\u001c\u0000H;Kh:P\\s*\u000b2\rʍ^)!}.\u000b!aKJH[\fOA'+ZByH\u0011=\bztY^Q\u0007μ&\b&e?V\"\r\u001fpK1!x@I\\L\t>\u00132a\u0017]>]\"{C\u001a\nKJS>W\u0018\u0000\u001f\u0010(&\u000fj\u0018K\td7\u0018l\n$\u0012\u0011DŽu\u0012D}%C%\u001aʙ@*]VhǐC\tt<'REզB\"S\u001e\u0001\u001c;\u001e\u00027 0\u000fa\u0002\u0003߱\u001f\r1U\u0004\u000eB;D6\u001f\u0000\u0000\u0011\u0007\u0004F\u0018vK:\u0019`\u000efTR/g*/\u0014`!\"Rw'ROIC]J!>l\n,wm\u0000W5\u0007\n9/|q\u0000\u0010C`8Dm+˺Kyy3,\u001ed@='N\u00067\u000e1\u0016\f\u001ebyhd\u001da&6q\\K|*l\u0018vaj~Y)iߐ^\u0017@\u0017)\u0017o1-@\u000bX;!]5kh@ݞ >\u0010\u00187l\u0005Ĭ*pX9F\bOR{ݜiE67h`HWGH\fz]H\u0018L]&\ta.\u000b#~G\f\u001e\u0015]z\u0017? }82G\u001bu:\u0004\u0010\nX@SI(KsP\fՠr1(hTOQeAM\u000eq^۫y0a`\u000bb{\u001e +PuDTFow[s{p#\u0013C8\rI\u001cg\u001fኡ#-\u0013$\b\u0019\u0018O(~cT(\u0011<\u0012\u0018!@V\u00004&\u0003E9\u0019\rOCJv\t;(RᶫQ\u0010nLF]N7:\u0000s\u0000xVq1\u0019g\f\u000f\u0007[\\ (P\u0019\"\u001ax\bnDyYD^)g5\u0012\u001f\\\u00183Pgżxpp\tSGM+ˌ\u0003\u0013&L,|@\u0016\u001e\u000eXxd>\u0006}\u0004d1\u0012)%A,\u0002aݵ\u0018\u0016TU\u001c+z6\u000eq.8ij\u0010@&W\u001e\u0014\u001e,ņ\"T\u001c~\u00010as$\u0012\n5\u0017O\u0018\u0018B\u0005ta\u0005.,)\u0015Hhpah\npPe\u00191\u0017)\\4~!gך튺Ps\u0003R۬#^p6M\u000eaI\u0006\u001bK0\u000bBWQ&\\\u0002Oj\u0018\tL1~o?\u0001bM\u0016g/„D|E\u0012hz&!v%\u0018S%zn\u00045[\u001b{Y#\u0018e\u0010\u0010՟\n@\u0013\u000f\u0001Al6\u000fi(QV\u000b'F\u0011O\n,R8r?ڪ`eFg\\\u0013\bȵ<\u0006Rg\fQ4\\TM\u0019\u0011יoq\u0004kС\b̶n㦔$>3\u0011M(+\u000e. UM]\u0012E02\u001fr.Kн\u0010\u0005\bL~~Z\u0007\u001fڨ\u0014\u000f45<8\u001eQ\u0006$\u0014\u001b̟,IQb]2+w\u000b\u000f$c܊Ҽ\u0006N\u0019\u0006n,݃+\u001f(\u0017\u0018@?]\u0003\rQ't9|}~r$~Abe=lG9\u0010{\u0007\u0000\"!\u0011̇\u00068R\u001c=|\u000fW\u0016C\u0012.,'\u0006\r\u00103,Ti% Z\f(h$7z\u0006\n(x)Oɦnd\rACeV\u001c\u000bƊB\u0001*|#-Bؐz\u0011\u001cvb\u0017\u000fM\"p~3L2\u000e{qm2z\"wII)6\u0003#v/(\u0007:Pl$\u0002A\u0013a\u0000(aOeY\u001b3[\r\u0003L^Q\u001aƂD\u0018n6\u000f#\u0010.C@5zMߠ΃Ԙ*'c\u001eЄPѤ$A<\u0000\u0012\u0014\u0017|D?\\vYU\\:xy\bB6;uL\u0018KZ쒷\u001e~x\u0013\u0018I%n=$3vҌ9\u001f\u0000vu\u0000(UoD\u00027H\u001d8g6\u00110K\u00024B]~%cUyT\raTCDPz*&D\u0013\u000fQ\u001eB\u0013y\u001dZ\u0003`Mp\n9鑯$CzUU%TL2u]\u001c٠s㳋E\nR\u0005EJ\u001f\u0006U\u0015R\bh\n䟹\u0015:$Q]0<\t\u0011պ~\u0015!\"A\b\u000b(\u0012q䁶\nG\"z$N)͹ Bm\f\u0019\u001fje$)\u0011\u0003m\u0018i?DQGhS\u0006_VjE|\u001d x.~7m3Z{\u0003l\u000b?|\u0014\u0000Q\u0012'\u0001tfSd9&\u000eTz&4{\u001eAXՈ.K\u0015.Nq\u0003\"j,Wl ~\u0010g?\u0019!\u0014Bٓ\u0016o\u001d}<\u0019Z]\u001cHH0 |&\u0007$D\u0002g)\u0002l&P:\u001fT9(\u0001MD\u001e\u000fq\"]NnU\b%cpy'UʑU\nq*<އ\\\b_f\t\u001eg&\u0014\u0016R<},[0^grtd,Ld\u0011C&;W͟@iC'2\nu\u0010}ɷ#S%~Zu~Mhi>\"d\"A(\u001b_~\u000f_R\u000f\u0007Pg˅\u00031dnqɼHѠ|\u001cٌ\"\r?\tP@\u001eE|rA؀`\u0010\u0011((e\u0012d:t\teUT\u0012?\u001b/s)\r\b\u001dO\u0001`Rb\u0017(\u0011\u000es\u0011Ζ\u000b\nb\\ևt(qMx>@j8FK\u00109\u0014r3\"\tV`'-N+R\")+Ok%j(dٟ4/D\"\u0011w\u000e(pX.ސdT\u0004x<~\"ŵlw\u0001(\r\u0012%\"G#\u001e\nd{\b\tC\u0012E>٩\u0004`6S*\u0005oQk~ge'R'9\n\u0001_\u001f/y\u0018_r1LEi0\u0019!|\t\u0011e\u0011gB&&F\u001a%d\u001a%\"K\b|\u0014h:@X\u0014-\"e3\u00014P)!l\u0010#\u00172w(g?ٿm\u001fq!=g*ߒԦ](_D\u0018l\u001f]ZBQk\t\u001b\u0011(\u0005&\"S\nF@\u000bIkG)\u0018+ӧS,zP!\u0002\u0003-\u0006o.^~ъ~\u001b#E!~e/+\u0013\r}P*xB^\bm\u001b@4aJQ>89%OD\u0014\u0018r\u001cQ?\u0002\u0007j1Nh뼄iL2\u0006<\u000f)\u0011T\u0006/܄?s3\u000fxO>\u0000ԛ\u000ee]\u0016\u0007m48\u0011N( @\u0005\u0010aQ)\u0019\u001e\u0013Q\u0004FlJ\u001bG`ҏ\u0001B5\u0002\u000f\u00109ԩl^(\u00154P\u0019\u0013jEh)\u000f&G\u0015\u00105RceeeJ\u0000g\u000f\u0000W4N_w\u000eIy'O&B\b*E3\u0018\u001b\u0019\u0018?2b\\\u0016%R|\u000eЉk짻\u0003;n}\"Z(C\u0014\u0013IcHG\u0005(\u001909Ī^\u001dKb3\u001ew?\nf82\u0011Û\u0014\u001fׇ<;L\u001aqN#2/7\u000e\u0013\u0004tx*0\u0011\u001a\u0015c*+!eUN4F84A\u0001IDA\u001dځ5v\u0018D!}\u001bɽ6\u0011ꏽ<;A)dxYnXeËav\u0015 \u0019$FK';ƅ\u0007\u0001Y/\u0005cĞ%\u0015A<3.I8[|JB~\u0013B\u001f#<8\u001f\u0005\u0000x\tVP \u001f1ˁ*].ʴ\u0018[+H\u0015(\b(Se9:. \u0017\u00166\u000e$?,9\\bz5mA\u0002X\u001fù\u0012$\u0004_,@\u0010BM>ʗ^\u0014ݣZ<7]\u0019\u001a醡ɖ\fT\u001aZ\u0017K\u00046r,GiT\u0015\u001f\t\f\u0000\t\\6\u001f\u000ec6jYD-e \u000eo\u0002!fr\u0010H\u0017EQa\u0012;\u001e9\u001a1\u0004MR2./̮y\u00023&;e\noǶ^{\u000eKK\u0019\u0013\u0002g\u0003\u0012\fɆ\u0004.n\u0004oP{D\t\u0012J٣i\u0014\u0015Ξ\nI!&RC4`uI\f\u0018\u001ehBd\n%\u0012Sޭ94\b>VMجl#R^xT2/\u000b:DQ\u0013\t\"^6\f\u000b#'*\u0013Ń~\u001dlc#~Z\u0006)<đDIe907f\u001c14\nTL2_~Bzt\u0004JHC`̛\u0017>|+B\t{f\u0003\u0004h&\bZzl&\u0000&^\b\u0014`\u0002O*I_ӿY<\n\u00061z\u001cɘqB/+\u0005\f`\u001ayzljN\\\u000e\u0010{Y\u0014\u0007J\u0016\u000bQ<.t*4\u0001\u0006v\u0002k\u001cR*xn]J\u0002ʏ\"GOn\u001c\"de\u0017<[NbB/5\u000f&b\u0006L4m\u001dX\u0011IV\u001e6sb6]\u0007|r!{<\u001c\tXjH',)䅴\u0006~0K\u001fJ\n\u001cmٟRR\f\u0004\rjG\u0004==ёiCBQ+F\u0005\u0000x/+\u0000L\u0010X0\u001f\u0019dCһc#^7\u0011+\u001f\n\u0001\u0011H\u0017\u0000#y|{\u0013Yt\u0010l)|\u0010gV\u0019w;b}Sj6 C;N\u0000bȇĂ=@g\u0016n\u0015J0)ϊ@\u001d_\t\u0013T&%\u0017eT\tmvUgY̡^ত\r'wR~~C6{丬\fF$\u0016Hv}Hv3 <\u0003\tM e\u0017\u0012\u0000!\\/\u000f\u001b4#\u000eB5\u0002\u0000\u0004(O[24\u0013\u001a{Ȣ2\u0004L=H2 9~{C.k\u0005\r6\u001c\u001d\u001e=CJnU\u0000\u001f]ԏ7\u0002+Rz\u00066!\u0000I!\u0015+1uё\u0006`#uOj\u0000C!P mK48@)x\u001f,]\u001f\u0015O\u0012\u001d\"\u0005C>A\u0000N\u001e3ng\u0000UP\"l!\u000bF\u0012\u00029QԘ`;\u0018@c0S\u0005HB\u001d\u000fJEt\u000e\u001b,o\u0006\u001fah]Iɫk\u0005\u000fi\b\u001d\u0014˦eT.k\u00050]S\u0000G\u001fZ\\2Ev\u0007Eg\u001d G-.\\)\u0010hh#$-3q.t~~]ss\u0007\u0000,Kc\u0016R*/\u001eLdH\u0013\u001e/3\u000e\t(<=%\u0003G=\u001bPRdB`+F^340\u0011\u001e\u0015\u0005/\u0001h?Rj~ϭ:9?FW|\u0015/+\u00072\fGЩ\u00196\u0013u7@h̚\u000fF\u0006j]\u0006J\u0000\u00109Z\u0011D\u000f\t0\"%\u0014\u0015NIu\"gO\fKkGw:\"_+YuYuYL\"\u0011!\u0006\u0011|<\u001dW\\JvHz~\u000e|τ^mA*Ҁ.˼=jh\u001c\u001dP\u0001#EIkt*\u0001XDo5'WO393\n\u0002~DJLB&,S\u0007d\"I``./\u0017.\u0017h\t\u0002eE\u0010kF+FBNXbJ8T\u0006yY\u0002VL\u0006ݜw2P7\u0004Cg/}ý'ț׻C\bIq1P83|c>,\\0\baCɧ!1\u0000#wF\rq^e|oAUdWۧT\u001a;Ki Ml:/\u0004Zlz}YU\u0016\u001fB4L\u0002I>'\u0004O}u*,u!\u0018t\u0006ߨ{,˧\u0019RHu宯:%&\"g|\u0016\u0014\u0016\\z\u0015\u000e勶RB\u001cʛ^sW\u0012\u000fxR$E`'\u0016\u0001:dSB4\b/x2\u00059\u0004=@\u0000R\u0013oZ\"\u00044!<ו)nk e/k4)8#5B!\u0000\r\u001eXAGssQ_V\u0003B x$ȁ!W[\u0000\f4&h='RP \u0013I/sıFPI˔mQT\ft4\u0003F\u0019\u0007(\u000eŁ#Iț\u000bump?M1l1I\u000f\u000ftܮ[\u001a\u0004\u0011)ҌyYw[N{!\tO=\\\u001cM^dNR\u0015)Kg>ש\t.\\\u0004E,\u0007fٴ~\b\u001cԡ\u0013DH7ge[\u0005d:$\u001dllJ\u0007!N\u0007\u0000\tIܭOO I%`\u0005%R\"'¼\bN܌>\u0002j+\u001f\u000f\ftOAuCr\u001aPj)F)K\u0011|0\u000b17\u000e:@\u000b*M\u000eR\u0012ע\"\u0012k\u000bLL:\u0000\u0011\b?Th?9Qy\u001cX\u0018u@]f.5ٸ\u001f\u001d%mU\u0014\bz\u001b\u0019`,sLjpeO\u000bt^֠Aoj곅r'\u0015\u0018\u001cBttX}I)ă\u0010l*\u0016#w'Rw4Pw\t\u000e\u000b\u0004\u001bw\u001d_\nTZŚR#\u0012S[l\u0011h=|n%\u0014\u001d\u0014>\u001e\fؚ\u0016l\u001e\"\u001e\u0010-@\u0015\u0000T.+-L\t\u000b\u001dͯ-B{!ͤJ3l{\u0006\u0001l~?V[\u0005ae(}ciTXO;W\u0007lhLşa/@ȏ\u0002i\u0004VM\u0010\u001a\u001edAS\u0000%O\"\"K)\u0005N;\f\u0001aVsah?11\u0003vHp\u0011eZs\fT(\u0013#ǙaϗUF\n8`\u001dM(\u0007HN\"\u0002'\u00101@\u001fy\u0019YzRo\u0014g_\u000e\u000bdR\n\t\u0004k7\u0000\u0017\u001d\t\u00143z;\n!\u001aH2\u0002-|\u001a̝\u001a\tPH4Rƃ9 Ef\u0006H+!~:C\u0002bȗE\u0010S\u001c\u0018S,]G;\u0000V{[A\u0005߉\u0000Y$\u0011IJ\u001bI\u0017\u0013l6\t\u0006\u0004\u0003,*Y\u001b%\b\u0005Ow|.8WYgIl\u0004YfIhV{CԬ܎T\u000e\u001b_\u0016\u0003\u0017l=\u00033_*KU<7309\u001d$U\u0000L\u001d625\t\u0014rx)o~9~N>.K%RMjոA成EReb\u0002Ӂ\u0000rA PzT\u00039l\u001c\\\u001c*\u0002tM'{pE~\u0004~6e:\u0018hj\u0017\u001b!}Yv*+iv@\u001aDHwp[FfDUC~\u0012\u000f&B\u0006\u0000%<1H$\nSc\u0003hAJX(yѥC6Cy~a7$vRMRk\\V*\u0018\u0013Q0lP\r\b\tw\r\u0004Z<(W%\u0000;pL\u001e+,\u0001\"E~m~5U\u000fCN\u0016%8W\u0004\u0012\rR\u0019Lϛ%bd\u0006HAJ\\,,0X5D$rV\u0011\t5P$%\u000ee&\u001c[˪ya!o\\*\u001d_I(|\b\u0006ey?t\u0011\u0012?Re\u0007}\u000b|P/\u001aXr.\u0004\u0017s2DNeyJ&#\u0007\u001bIQn 0\u0013\u0001š!q3\u0004cF\u0016n[T#@lƀ3~s\u001f[_Cꗥ)+I+Y\\Rȩ\u0019m`Ƃ2\u001ba\u0005?ī\\;?\u001f/!ACG\u0015K\u0005tTIq.\u0017\u0007P%38OL1J\b:\u0017AА\u001a)\u0018dr\u0011\"]mzl\u0015JN9;hמ\u0016T~>)\f\u0007*&:\"\u0015:;\u0005\u0006\rOS5\u0007L\u0018G\u0004~Pf hNI'F\u00016\u0015\r˒$V\u000f\u0001甯αC\u000eR\u0007.#!\u000f\u0001|ғkC#\u0012\"\u001d\u0010\u0014q#*_?W[M\rG_\u0014e]e]H2*Tk1ό\u0012ާ,6/\u0014)\u001f/\u000eΝ6tw\u0006=!\u000f6H_#\u0019H@o2(i|>sME\u000bo\u001e_gbxha}(yq\u0000k\u0000>\f\u0005\u001bn[\u0001/\u0011k\u0006-P\u0010\u0011\u0001\njd@Qo7\u000b(\u0015bS7*\u001fj5:F\u000b%\"\u0013\\-v\u0014\u0016cA(1QF$|XADsdgT\u001a\u0014o3\r\r찢D^\u0018@}0[\u0002ۮ;&Uopb\u0007S:\u001aeQ\u001e.}\u0012sQ\n㭗5)C6!r\u000e\\\f{\u001aJ\u000bוNZ`n~TU3\u000fa?轡He`\u0014y4<2D\u001e?\u001f9\u001a9\u000f|\u00062'wܫ̼,H1\u0011GY5錙:\u0004֕l08\u000b\u0015\f\u001b+b\u000bzgms\u0015d׈\u0015I&S\u0005C\n\u001cy2\f=NAoYWSs_.fD\u0015L'g\u0006Q{ŴBs΂gn!/\u000bN\u001b\f\u001b\u0007y&iE\u001f\u0006Nt)olܟ][\u001a\f\u001ayY\u0000\u0004k\u0006\u0012w_z\u0015\u0000Zr/\u0013t$\u00144aj~DYM\u0003\u0003I\u0000C0\u000b…m\u001aciLQ\u00062C\u000fN\u001f5.\"\u0018S\u0019\nY*\u0001\u0000Bc$A\u0001R^L\u0003\u000e}RS\ni㸞R]ɖ\nb`y5ٲ\u0019*#rgN-4\u0018'\r\u00184Tq\u000eB\t]B\u0001IC\u0002N\u0000\u0006F\u001běz+\u001ey#p8b\u0010\na\"+2˪o82ЅED\u001dBJ\u0003&&e|Re\u000b\u0002\u0015*K&ؗvj]i\u0011r}\r'\u0007\u0006΁0۪>Sje#P8\u0018\t⁃^\u0000\u00109\tJ/Ru)W֌({\u00055>=\u001b\u001a.`'us\\\u000eA\t<|Y\u001a\u0018i:\u0003`r\b<:#\u0013 6\u00044@uz$؃PNqe\u00049ܯ|G\tG9U\u0017\u0015:U\r\u001b+}5\u0000h\u001fڱRa:v\u0007v\"\rN\u0016-_x#N\u0014\nM\u0012\u0006`PB\u001e\u0004\u000b\u0000H'(_n^R\u0007\u0015m'60E\u0005\u0013\u001ds\u0000!?$&Mz>aC'\\Vh\\&b`@4C\u0002];2Ĉ\u0010u>\u001cψ\u0012J/+O\u0000\rŕ\u0013 !\u0002}!*A)Hk\u0013\u0005I\u0018#%TL\u0006ʘ&D]d:d*?a\u0007awe5׋\u001f\u001fn\u0010=k\u0011Cvkٱ.>eQla2s\u0014\u001dZ\u001e\u0015IKFe<\u000f#\u00049\u0011\"@!o\u0006,\u0002dݒdӳ:~V\u0005A\u00004\u0007A]O\u0011bF\b\n[Crk\u0004\u00065\u0014;6lT\u0004p^\n\u0014\u0012t䅹@\u000f\u000fh#\u001eS\u000f;)\u0003v\u0019bl\u0019(qؑ{\u001e\u0006D~r'e\u0002ˡ\u0012\u001f6F\u000e(Tt'B\u000e%37\u0011\f&PJs?b:`\u0001f\u001dJ\u0007\n55\f6T\u0002\u0006>Bp\u001de\u001a_%@*\u001a$|\u0005\u000b޹'\u0004\u00124\u000b)a\u0013tҩ%q?\u001fWuC\u0003o~3jKZb/\t1S 7HK\u001d\u00050M.\u0012%?>\bT*I.{\u001dFFjcԼ=/\u001a,H\u0007\u0011\u000b7\u001c2_\u0004\u00172\u0001=MgSwH\u0019\u0007fG9\u001c\u001eY\u0015 d\"0O\u0006҄&IQ~\u0002q\t7\u000fD\bS^!C$b:\u0003nl߱\u0000$\u001c'\u0015\\Vp\u0016\u0004c($Dac4\u0001\u000ez\u000e,E\u0013\u001fqBB2lU\"8&6T\u0013߲l\\\n?%?,ʌvA!\u000fD\u0001anR\u000ebP,\u0013\u0006$~=:=:p~.>fBlh+H\u001a\\\fԉ\u0005m\u0005\u0016)_%/nD\"\u001e4\u001b;\u0015@RrE:gEĥKA\\4|\u0018nMf\"_\u0018MuoC\u0012?\u0007\u000e!$Y= G=\u001bF\u0016\u001aK\u0004\\:L_ugJE\u0012p\u0006D}'\u0002HF@bb`\u000b\\8d\u000e\\\u0005d&zh\u000b\u0004A#\u000b\u0019hl2\tJ\u0004\b?u3ecjj?Y\u001e\u0012J?A\u0011Lς:A(th\u0018\u000fq1s1\u0017f*(Ҡkg\u0010\u0003:!\u0007h\u0007U\u000e4VtY\u0004\b.80'\u0010__6?>\u001fr\u0007Ŵ\u0002 U.K;\\\fI=]\f-m0\u001bRc4vhX(q&CQ&P\r$ Cμ0<)\u0003\u0004<>(BɨT*'06\u0017+AU^ڒS\u0019s\u000e\u0019\u0010\\:d<9f2pf.y!pL&Rj-woDs\n\u001a\t)M(%ɠmJc\b]e]e]e]\u0016Dt\u0002o0s|!!LBA\u000bDŽj&\u0006`Ӄ&'Yw\u000195FfxXn\u0005}H\t%̹$\u001d:dR\u0000\u0014\u0007%;j8e\n~%f4ʈkvBU\"B,(1hѬX\u0014\fR\u001cDdHbAѳ\u0001^\b)䀬[Q/ګ\u0019%\u0003\u001eRa\u0013}~\u0007y\u0012#KeL\u001aq5$\rH\u0019\u0013%<6=|Q\u0003\u0012t`P*.ȝ\u001b80$(Ltž%\u0000dNsYO4\u001c\u0011\u0004r\n\u0010\u0017\u0016z\u00155%ycz@\u0001ųP\u0005\u001a&\u0003 },\r`Q5伐בMGyID&5\u000bg\u0011\u001cDŽRU0pS'cHH,5fh]'V/G\\hgSЍI$\f\u001dl/ñ{_\u0006\u000f8/M9N6\\\u0016\u0007\t\\^Lr\"Ee$/l\u001e$$49X\u0000 \r'\n\u0003ekLO\u0010OM\u001dzWG)Gc\r9\u0005\u000b┟cK\u000b\u0018\u001b|_ڦQ\u001dXzbMmo6ˁtӍ/+}\u0012KHVh\b!)^\u000f jxJ\bF+\u0000@f\u0007(n\u0003wS[\u0000\u0019_y`ж4Z\b_D܌hZ\u000f ޤ6F(HE* c\bcP?\u0013UR\u0017^\u0001Lp\u0006\u0001\u0017\u001f\u0012SauA)lsR\u0002s\u001c9\u0000`ťw&A\u000fcDL`3~MÒJh\rk̂\u001e\u000en\u001f\u0001\u0013^C4\u001c\u0006>a\u0006G\t>\u0011M\u000fH\u0018\u0010J\u001eoJ\u0006c4񌑞\u0015V\u0012\tRD1u{\u001a\t6\u001b\tI\u001e6@l?g\u000b \u0013Kɘ@֐{Cߝƾ eH\u001d\rKI\u0005&bUgĦOHa8f68\u0005\"9[jWM\u000bz#=_\u0016F\u0003;n\u001a\u0002idC'\u0002@\t!}\u0006Q%\u0012|LRX\u0010\u001bAG\u00076]u\u001c\u0011H-$M\u0004yJ0\u0018hK*tȏf6\u0005d\u0005\\됆W\u000f\"$\\V%a\\06\\\u00103WL\rZ]&jq@$h\u0011\n:\u001fb(:p/\u0000\u000e+U۲+0[.+\u0016[$Er\u0014@\u0007G}\tK/IC2\u0019e\u0018ͪtY\u0002GFXaV{\u0002\"yUe}.oT\u000fyAm@T9\u0010zfQ..\u001d\bj0\u000bfő\u0017s.@,\u0011F3$\u0000eD)#\u0006wJ9b/kRi\u0006\u0007sMV(%@D=\u0010\u0004SlBʇoKUȘbˢTFgL\"XS=&X@\u0007?4w )\r\b&\u0003%2S\u001fw/˪\fƆ~Qt#\u001e\u0001Y\"(QOJ\u001bE\t\rR'\u0012R\\<&hH\u001eq7\u0003\u0004,=\u0014 \u0006҈GL\u0004 OtY$\u0013k2¨Юm\u000fLrY&s\r^P\u000bg\u0015\u0017\u000fu|q3Ӛnd⿃\u0000)#a+\u0000B@\u0002'R\u0003\u0013od:ΦڠR\u001fY\u0014\u0003*+\u001fɊT.ҁ)U8L\u0006cm\u0012LD\ni\u001bSAo?Eh׎c8le}j\u0012\u0019䯜\n\tR*!ʳx:smpyQ\u001cFd\tn\u001a\u001d\u0001ôsP\u00064P\u0003NH'&iڍ)!neUT\rI\n*5-ѡR|rY\u001e\u0002t\u0018\u001ci0FY\"_fS\u0003_FE\u0010\u000eRI\u00064H\u0000\u0001t\u0010_\u0011\u001f]΍w_e]e]e$W,\u0015-\"d\u0011Ԑ\u0005DHu\u000eK\\8\n|sP\u001e0\u0006cیFݳV6s\u0019pҔyD\noh3?\u0000L'ē6\u001fsF/s\u001f\u001aG\r)icG#ZCeђUW\u001dS)5]n\\I\u0015zsĸ#&.\t\b\r\u000e\u001e\u00108>Ś\".2\u0011\u001ddTh\u0011\"\rDsZx\u001aS0\u001f\\:FފT4\u000fߍuȒJuۨN\u00020z#g$\n\u001c\\_Ɂ\u000e\u0004u*\u0011\u0014+'&\u0005\u0004`BWs?\u0003m5\u0004$\u0002\u0013v.kZѡɒ1P\r{IbD1\r}3\b:\b0\u0014}3\u001a6}\u001a91>k\t\u001dH AI˥\u0007[?/#}\bH=ʧ\u0004&Ꞔ\u001d|b\t\u0019]G]\u0001n$X\u0001\u0006\t\u0000@\u0000\u0000\u0004\u0006\b\u0000\u0004\u0000\u0010aU\u0001\rS\u0015(p\u0010/G\u0019ӎ\u000e\u0013L#2\u0019L\u0006\u0006B\u0000\u0007 \u0004-\u0000\u0000\u0004$\u0000\u0010\u0004\u0001@\u0005\u0010@Ѳ\u0007\bً=\u0000\u0002\u0012yF!\u0000(\u0006A\u0005\u0018Ģ7R\t7\u0019\u0018 %\u0000\u0001XͩY7JQj\u0002-\u001bI\u0005\u0003EFL0\t;t\u0001,Q\u000b-7ء!@v#5\u000eo\u001ajŠ'\bx(nAn\u0002\\\u001b,\u0010P1Pv\u0002y@\bH\u0006,\"\u00076\u000f\t*p\b:/ u\u001e_0m\u0001V#[#\"\u0018&\u0006\u0000M*\u0012P/U\u0001}pa@\u0000\u0015\fX\u000e\u0005'\u0001\u0011\u001e\u001b\u0012<\u0015$\f\u001b, \b\u0014\u0010\u0003\u0004Ah\u0006}I7\u0001\n\u0003A҄5\u0015)\u0001p\u0012\u001f\",e\u0018?8$(ԡB\u000beIÄ<<\u0016\u000f\fF\u0011\u000b%\u0006BH\u0012\"uv\u0013E\u001b\u001eKUT\n,\u0000\u0006a\nd\u0003+\u001f0~\rꏄߡ\u0002\u00114L\u001fm\u000b/8P\u0010,v0Œe\u0006\u0014\u0010UxhD!ۖת$\u0017\u001fj۟zJ\u0012Y\u001f\u001f\u0010\r\u0000\u001aj;ja\u0016>\u001f\u000eHSIϴ!\u0007Ɠή-=ЂA\u0005\u001eͤ? vE\u0003\u0010V\u000e+,:\u0013w0U\tL\u000b* \u0014ڟŤ\u00045@*\f6E#<*w\u0001\u0015S\nzUm\u0003g>{\u001fO)\u00021\u001a~BUMZx\u0014כ`\u0010f\r\u001az\u0013\u0005Z4J)Ye\f]0BJ\u0001\u0006CͲE+*\u0018*kY\"I7YTS\u0016omAŊiUtR\u0006\t\bYB\tďJ5\b\u0005C5\"0\u0004\u0010\u000f`_\u0019bQ6J!r_\tYdO8\f\u001b\u00166c܆\u0003駉;q\u00002!G(X @\u0017L7?\foW\u0006.\n{\u0014s\u0006(6\u001f\u001eE%AOh*Jv\u0000&KM#sa͑\r?qwNUW_§DqTzb)\u0012Z3Fuʉ_:f)SU\u0005`Ep8\u001f P)4Œ\u0004\tE(w\u000b0mb\u0004\f\u0005!4CLAY\u0015iJ!)T\u0018h6@\u000fܨXx!\u0014Rh.\u0015V\rnV\u0011)Y c^.糨N<Ӂ֠MV>C?,\u00043KYUb~\u0006-\u0012/ws=?Eu9=艆OUR\u0007k7\n\u0012ue,f=\u0007\t\u0004W9\u0006T|\u001b˖n*r\u0000sՄJ8 \u000e.Ĥ+ڸ4_\u0015E5PqAsVZCSi\u0018L1qhT|5(n\t\u0006v\\\u001aϪ\rUY3#Ӳz5r=\nѪ,:6MLx&$\u0012U\"ۛa=*C}\u001cuw/m?grp9<^N9O?ry<]9?rys.'9Ot9y\u001cs\u001e/λsv0M?ִXf\u001cOi\r1JE+Ҡ\u0007\u0001o\u0012w\u0001\u000bYi\u001e6{RP,r+\u0010N)\u0005D)uy\u0018!4QII-b\\)3zEYp`/1|0S8!iQ|\nX8*\u0012o\u0010j|[0gf\u0012N\nҥʵ\u000b\u001dV\u001a\u0014\u0019\u0018\u0016\f\u0005(\u0005\u0001\u00192v05N\u0003\nk1 {\u0013\u0005k\\eVy\t\n\u001b@n@\u001dIw4`\u001ci@1\u0011On##i(n\u0011\u0005\f69ՠ\u0015dxӨ\u001c\u0019YpZ\u001cuKc \u001c%v2N\u0010Mz!J\u0012,!\u00189r\u001e8k=e)P\u0004j?\u001dJ7y\u001a1/Ő~NlcZ?l9f~ȵ3ڭ&;Mk1\u0001a\u0013p\u0015k\u001e5\u0013N\\P,ҕ\u0015:\u001f@\u0019p\u0004\r@C灌-3}M҆Nf\u0019&\u0004\u000b\u0000\u0003A\t0G5\u0003L-kM&3. \u001e6w~\u0012E:\u0019\u0002.?'`]^j J@m;\u0000PvC9=,\u00003\u0013_֣%|!P?\u0000@Cp\u0007\u0003Ko\"7-\u0001/w\fth\u001f\u000b.\u001d\\\u001f9g\u0000\u0011@p\f@\u000b\"\u0002\u0000\u0000\u0000\u0010)\u0019\\\\[\u0002_\u0010\u001cD61\t\tXEt\bYMC\u000f\u001e{Ho\u0016DGֲ-xU\u000b\u0002(`'\b\r\"\u0017.\u000feL[\u000b*9b\u000e\u0015r7\u0000j PD|\u001c\f\"\u0014\u001d?\u0000!!6EP%\u0004|W@\u001fʂ\u0019m\u0018%D2ȕYq'0\fmy\n|1\u001b|k\tE\u0013ҫ\u0004(e\u00076g%(&<\u0010%eN`䜮[T!&?*`R'2ˡp\u0013c\u0011B7x~{\u0004})K\n\u0012.\u0000h\u0005A\u0007Vr\u00180xioi :Ww\n&lB\u001d\u0002Bg\u0001\b\u0017\u0004JC YZXjFmg\u0003\u000f \u0010k6Wl%x\u001c\u0003uw4xvP\"\u0012#%ԍ\u0001X0\"ڌY}щ\u0015,2ɂݒ?\u0000\nMp+̊tY\u0018\u0011ON@\u001d4\u0019h\ft*H@)hq8-\u0017\n)FA\u0003@ɫg5B\n;\u0002o\u001eѠ<\u0004B \nl\"\u0019rfh\u0000+ޅ\f 6Zso\b\u0019T8\t\u0001-V2!qH^jj\u0004P*\rm;9c]Xs#vST\u0001\b)\\\u00139@\u0003\u0005R\r\u0005;c(\t%\u0013xJR,Ld\u001c\u0018A\u0012^\f\f\bZ\u001cD\u0014\u0016\n\u0017\u0012gdD\b\nyJp~\u0001s,q(ZHc0kc@c`كaSC酃|\u001b\u0019\u001b̖u9L\u0010%\"\u0001OP\\^\u0012\"7C\t\u001aG{\u001cV\u001366f*'sRH0`QE\u0005s:\r;AP\u0017\u0014+b%X4zжs\\DKY\u000e\u0019-X\u0018V\u001c\u0006{n\u0000wI.?Į\u001cZ,DO08g7.\u0016vDD([\u0016\u001c\u0001ᰑ:\u001fxe[1AM\u0017Cc?E0\u0015$qP!}R\u000b\u0002\u0011&i\u0017\u0019\u0014?\u001bڎeC ]\u0004!HpZ\bΤ&~DA\n4\u0014\u001f\u0016Ƌ`\"Ci\u0014\u001cU|\u0001nYI.\u0004x#FKV\u00104&2F6\u0001L\u001b]t<-\u0005b\\\u0003.#*\u0003\u00015mVRSX+<'\u001dBv\u0014\u000b\b\u00102ڇ\u0018I14Hp\u001cy\u001e$1V\u001f8!\n\u0012\bh\u0011\u0011\u000ei+^@V4Ytʺb\u0018=2\ft\fA\u0006<\u0018@\u001d!/Wz^s,u\u0016ՒZԶ!lۻr^\u0007VBn\u0001n,\u0006,iG8\u0010\u001c(?X]#\u001d\u001fW\u001c\\5\"\u0010\u0010ΜS:Y\u0004\u0004\u000fBMCTF\u0000\u0005\u0007!Kpa~\u0016lP R|6\u0012s\\R\\\u0015r'cE{Y/\u000f\u0018\u0004y=Qۣ>\u0010 ?G\u0010b`JH\n\u0005l\u00194C2t\u0005eKhd%'8bc;&\b qL *hImAtxj`m\u000f\u000fs\u0000\u000fb#\u0002#2YHH\\Q鄤TW>\u0013F)u\u0015\u0018d**^-c#{Y<5@qE0.\u000e&͠V&S#0r\u0019,ndSo\u001e\u0007Y ­9N J&fZ\u0019Fm\u001fзW\t\tAp\u0014B*P^+#\u0000B`q-`\u0000KK!.`\u0007\u0005\f\u001e3*F>Ɯ7E\u001bcp\u0000V\u0019hYL;pWkvws(\u000eq0%~ߑ(?ՃQo\u000bW\b\u001ejWI\u0014h^\u0004tJ\u001c`3Y܊\u0014\u0011w(5a\u001eEs\u001f\nj-ڔʩ*\"N֩q8~\u0000\u0004Jn\u001fo*Y`\tdv.`4\u00188r\u0011l\u0012nxt^h&Ʊyr^\u0014\u0016u\u000f\u000b\u001a/+9'겹\u001e*\u00061W\u000e\u001b+Z\u0015*\u0004ԖsL3.U6?<'(\u0017*g*S1!gv/Q\u001f\u0017q\nIpw\u0014T\u0000\bx(EP*.\u0017\u001d$XqZ#[TӺVKrAkC\u0007\u0010x;\u0005\u001c\u0016\u0006])\u000b<\u0007lG\u0015l'l[Z#*l.Dža[c\u0004ˮR:~ X9T\u0000ZL0\u0001E,}Zq\\\u0019v!\u000f\u0000F?M\\\u000e]\u0019]>[\u0018тiN\u0015]\u0014\u001d\fe\u0004;-\u0012%R\u001aՉ?\u0000\u0018&P\u0005`{\u0019a`;Xޙ\u001doCC2{Ȋ|6\u0015h\u0004+\"_/'\u001bW1X>~{D:=\u0002:~w\u000fI\u0013B\u0013\nvҎ\u0010\nF7ܐ`/\b<\u000eK}\t\u0003\t͔\n\u001f\u0002ӂ|\u0014ލq\u00101\">@~\u0017﯒\u0014{(y\u001d>\u0001\u001d\u000f~G\u0007ק?\u001a~/%\ro\u0003[\u0010wKA\u0014\u000b \t[5.\u0018$A\"ػ-ع\u0011&=\u001e¾`aX@#_aO !\u0014f\\\u0010\u00108\f\f\u0000ɌI3P^\u0001i\u001eJk6\u0017eF(WWB'1;/\u0012gRîE\u0005\u001e)2\u000f\u0018\\He(\u00007J \u0003\u00148$Bɏ#\u0006I\u0007џ\u0000ȷ\\@\\me]\u001aW\u0010\r\u0003\u001fx\u001d\"\u0003@\u000f\u001a8:čt\u0000\u0018Ѣ\u0005\u001eG#9\u001e.rM\u0002Kb\u0006\u0000\u0004*H\u0016\u0000\u0017h\u0011̵ٛ+@\u00019\u000bӜ~i\u000eK4haC/W\u0017:\u0001^Rc\u0003]\u0001x3Db!4\u0001\u0010\u000b_aHi%@Kɔ?#\u0016\u001e&G#裠9R_}D\u000e\u0014^VGtV#(ѽ\"ei Y>P0+yP\u0003;@̢\u001fG2\u0004\"\u0004x8'\b\u0011#\b!CQ\u0019\ndawe@\u0005P1I\u001d&:\u0005\nm)\u001d,ʁQXx8BU^G!d…\u001fhkT“ϤC\u0014qUJ[h#;h#Yʝ1CY:\u0006`HyהА]\u001b\\JIL\\\u000f(hO0BaH\u0013PEo\u0001\n\u0003f=pi!d\u000ftˑ7\u000b\u0014P0\t\u000f>\u001a\"6@L\u0000c\n\u00156\u001f\u0018\bJ>{eJ$6򁵮)+\"\u0012$T&թ$\u001c (\n\u0003C*B~x֙^lXW\u000e\t)w\u0003z\u0019?ps Nҹz\u000b\u0015tT\u001e\u0004Gn\u0010( \u0012d%QI,\u001e \u0011j\u001eXKL\u0014SgD1\u001fOA\u0003EU1$(m+[%ɧz6:ū[w眓®&d\u000eʑ\u0000$\\K\u001fTLg\u0018@\u0011}`A?9=\u0001zm\u0006\u0007H+G\rrD\u0015(\u0019\u001d\u0001fи{P\u0003\bSD#R#\t\nuT\u0015񨞛(\u0000Bz~Nu/ja} \"(0p\t!b\u0002k,!\u001bZh#u\u000b\u0001\f5!\u0016\u0010\u0019Oh-<\u001d~\u0017@$\u0016\u0014V%c\\N\u0010xu8EvwvT\u0012h}zX\u00184+j2\u001b~ыުv\u0011\u001d\toȐ\u001cT`3!8 /F`bOs&)0+Jh\u0000&Z6\u0004*\u000b1\u0017Fd\bw\u001c)cKKm\u0002A;\n\u000bk0\u000b[ʠ\u0005\u0016rj\u0000?r\u0011W+Έ]\u0011+%|q2\u0006\u001aA\u001bBu:JҚ~&\u000b\u0000ҍ5\u000es\u0015;\bb:y\u001add\u0011#\u0012\u0014a\u0014<\f\u0001\r\u00013\u0007w\u000e\nw\u0007\u0017\u00142\u0000z\u0006q1\u001e\r\"Y\u0000%K\u0002J\u001fbC,R]~\u001e`\u0001&\u0016\"Z\u001b\u0017p0MpGZ!\u00146\rV\u000fΐPN?(+$ô\u000eKꐶ\u0007FD_\u001f;\u0004,Z\tl%#m4#dFX\u000eF{`2]ܭ6Z~@\"'brTA\u001a*\u001c:@,p+'\f\u000eb\u0019\u0006\u001c\u001e?i>\u0004^zI\u0012ʣ&B챬\u0018-\u0005\u0018v\u000e9(tvLV\u0005gYZ\u0017\u000b6\u001b=eTB?t/@4\u0001|\u0001a8\u0018\u0013f\u0002\u0003\u0012\u000f\b5\u0003 hE[`E\u0015t\u001a.թ<\u001dH,?%s@!\u0010\u0015\u001eQ@\u0016\\\u001b\u0007\u001a\u0014%b2(d˜Ai..k5\u0000\u0001x\n\u001f #\u0010'|m;a\u000f\u0007К]ݓ\u001fI摡\u0010R5\u001b\u001c\u0019v\u0011P\"E-Nux\u000e,gcP\b\u00137x\u0011EdB\u00125\u001ay \u000b\"_\u0003϶\u000b\"(\u0019Ɯ\u0006znV%Ȭ`23Mo?pf\u0017\\m\u000b(\u0000 G,,!9@\u0005\u001fA*\u000f͡c\u0018Z^vntkN\u0012z.L\u0011BP\u0007:𸄺I\u0012q\f\n.ˉ\u0011LJOJ>\u001e\nB\u001b9IJ\u001a\u0006{'j\u000f\u0000fP]\fL5Jn\u0015vo\u0000\u0017CV⣘)\u0005YMe\u00181T(s\u001c\u00059.F\u0016\n\u000bC%\u0010\u0006A 8V\"Cn\u000bFݽt\u0003<\u001d\"8ꊼx(\u0006\u0012\u0005S^n?Uض\u001b\u000e\u000e] P\u0000nv5\u0001\"EFf[\u000b>3q\u001c%\u001dalli;\nٴ,ѿ\u0012F0νL@\u00174c(ZK\u001aN8!u0tT#.Zш\u0006\u001f\u0001\\\tať\"C0FoJI\u0007\n*@(\u001ai\\P.)W\"EJy=\u0002BmwI(+q,Ásx<\u001cg:\u001a.\u001e\u0000\u0000\u001f\\Ca]R\u0004&!r\bU\")B8,e˙\"(1-\u000fT\u0012\u0001\n\u001e\u0000PceUaXael\u0012N/=k^qT?`%VN?W\n\bN\u000b@\u00049Ԑg;B>\"2 !`Sb[\u0014VH)+\u001eR\n\u0007F\u001ecGyUlV*\f\u0010\"\u001bѕ!\u001c\u0010[]\u001f\u0005;\u0011[k;G^B\u0006\u0015q;Z}l\u0001\u0003\"R\u0005CItJ\"@:*Q\rsЦb\u0013F\u0004W}4zXɴRXUzF\u000fk\u00100-ԒF\u0006\u0002k?v\ny=IJA~N\u001c\u000e\u0004G\u0005l/-\u001cl'\u001e\u0017E\u0014\u0014Q#M}\u0000\u001c\u0005ET?bӪHV\u001b\u0016ᝫcj\u0000Tv\\:GHkK\u000bwl\u0010OF\u00103t\u0000l;ew!ۻS-(?\u0014\u0013\u0018{b>8\u0007/(g;x}Q(\u0015\tu\u0015i aHVi\u0005B\t\u0006[\u0003v!>O\u0007c~lǰ(\u001fHYBl\u000f!kR\u0015%퉎턆\u0005O\u0015ھef;\u0007=l%\t1~\t\u001f\u0018!n\u0011k\u0004\u0001}-Ǵ[\u0013\u0012QYx(]1\bv3\u0011<\u0011\\7\u0011쯒D,\u001b^7\u001d\u0004;F#\t%\u00119\u0016v3\u0007\u0003Q\u0006\u000fk\u0013!-\r\u0005-\u0007v\u0005\tQSpBk\u001chK|}t\u000e\u0004\u0005\u000bv\u0004\u0016?@aN^>`++U\tWނ`t\u0005na)\u0004;~Q\bvې\u000b\b\u0012\u0002LJ'u혓\u0001\u001d\u0010\n(\u0005a\t\u00160\u0013\u001d).?T}1'\r\u0007<3|\u001b\u0001\u000fhOG\u0014\u000bHrװaxK&uzqX\u001c\u0011~@\u000f%TдƍpDp\u0015\"\bޣ\u0007萝V\b31\u001eM9qI\u0002M\u001bc%\u0017\b)V\u001f5bdb\u0006B\u0001i? \u001a\u0004-\u0006U:[ȣke\u0011p\u0001*wK\u001etoP׺\u0005\u001cL\fKb\nd$~\u000e\bh<&$\u0011f\r>]X֢+\u001f\u0018qu\u000e+ф\"p~\bm\u001fw\u0011\u0004a\u001e\u0006J(P\u0007ūL\u001b\u0010GRB/\r8:)\u0007B:\u0014jLBtpV\u001d\u00189:䡳%=ds`Bg\"z=P/1MFڮ%%\u0012\u0004w2X0&R~\b=\u0005\"\nZ\u0012$\u0003\u0003*q\u0015\u001eS\nYO\u0014Z(\n\u0018YiDbmQ虶|Y4\u0018\u0017z`SuM\u0019J\u0019is}oNi[\f+wKz`\u000b'q+\u0015\u001cdS\u0010@5\u001cBR8\u0012\u000eK\u0010A\u0014\u0010oG(J\\12eh\t\u0002D_\u001crkK*X\u0005\u0016d>jp6P)\u0003\nW\u001b\u0003۽Um{LZ\r[SM\u0017bad\u0018|\u000e\u0014g>\u0011\u0014ϪDJKL?ndȄN \u00073A(:SFc}6}c\u0005s`>Smfq{Ug둺\u0017?z\"D\u001f\u0000S\u000e\u001b%l/@q0@_J\u001cz8\u0004¶{ã\u001a\u0005\u0012\u000fcsZ\f \n\u001b\r{r\u001e+EH\u000ek%\u001a\u0014\f֗\u001f6\u0005L\f(\u0014q)n{>\u001c$:/\u001c\u0019\u000e\u00042\u001c=l@/N8PXv\u0019a~&I\u0001#!L~j8ʑO\u001d\u0000D4P\f\u000b=\u0014+N\u0006B\u001f\u0014Dl\u0018$v.,\u000689}<0\u0011\u0010Y.n<˸=j\u001c59aZxD<٠2\u0002Ӳ\u0010k2!\u0002>Yj0l\u0006t\u0010\u0018\u0017\u0006>:\u0012H^\u001d\f\u000f6\n9~b?Qy&vږt\b2b\u0002ٌ&\u0019MV\u0003\u00123)Tkap;3r\u0000 0\u0003\u0000A6y\u0016,\u001f 5\u0000&CEhJ|\u0014\u0006[TFd\u0018\reg{|gB m`dr8t\u000fgJo%\u00129TDATFQ5KSZd\u0004\r\u000f+*?\u0003aBDD\u000e&G\u00000F*\u001a\u0017TtT@hPN@\u0013Q\u001a(V7y@\u0018\bm~87.0s@nb\u000f\u0011\f]\u0015G\r\u0015h\"\u0015f\u001c]v\u0007k\u00005Iu\u00145DRԇ\u0007JQ^\u001a\\D!7\u001c \u0002W\r\u0010!I`\"\u0005R0ra\u0010aИ\u0000fG*\u000f#cln\u00066&\u001c\u0006Į6hE;FI:|] \u0018\u000ey`8 \\vϏ\u0007@fS@#nPvD\u0019T\u0005FE\u0016\f\b56s\u000fAE{ZN\"*\u0014!!A\u0011eCrKnP2\u001a%9\u000e\u0016˃H*\u001f\u0005\u001fL_\u0019vɦ\u0013L\u0003\u0015k\u0003_\u000b'=eIE`WG@L\u0002+H\r)E\u0016od\u0007\u001b\b\u001c?0r\u0013!N\f\u001b\u00112*q\u0019r\na\u0017LeD\u001b臞caI\u00148$zVn:\u0000a:\u0011\u001a\tCDf\u001a\"\t觊$RL,҂Y\u0018i\u0010=\\tÃ!)G\u000fA\u0014jъ$\rVV\t<\u0015fX\u001fxR-n\bN.an?\\m\u001fd\u000bmo\u001d^\b\u0014PSbfhP\u0019)`](gO\u0004\u001fsd[>?]\u0017]H.#TME%\u00171|\u0004)bwIr(\r&OcPﹷ*\u0002ZiCti\nP\u0007s>0Cж\u001bl\u0016\u0001\u000fP\u001a\n\u0001\"xZZQ\b\u0000\u0002evC\\`!H)Jb~J*\u00041n>\u0000\u0015\n1\u0016\u000fhZ$%\u0005j\u0000BX.\u0018]gD,J\u001a\u001bs\u0003*I\u0004T\u0007$\n\u0007^){1\u0002\u0000\u0019\b*\ryJѴ1AL^:(\u0001j\u0000;\nX7E\u0002W\u000e*˶J\u0013*ŨU1XQN\")v)\u0012^G玶6o\u000f&cLq\u001b\u00190dwVLdC$\fWѦ\fNY$0-gQ$ˆ>窑(V\u0005sC~\u0000Ʋ\u0005+e$\u0016\u0010-ϴ\b~J=J}\u000eD _Ԫ\u000f@OGV^3;vKj퉖w\u0018!;l\u0001앀QZlS\rJiL+*qX\u0003nAĆ\u0010N\u0010ZB\u001a=\u001ego&\u0000\u0000u>l\u0001σ\u001d\u0001YEM/\u0010i$\u0007{³ޠH(\u000eg\u000fIJpJ\u0003HM\u0015\u001f\u0006:\u0002\b\u0013;t\\\u0012G\u0006\u0013b\u0006\u0012\u0006]K\b:_\fSaKvSvNf{>2\rendstream\rendobj\r27 0 obj\r<>stream\r\nI^wWw\u0003z\u0007r;}v\u001d.l_E\fl\\\u0003lm\bjiH _DžU6΢il\u0017e4K\u00103vC\u001fPm\u0002/\u0002;\r\u0014\u0005I\t\u0010k\u0014C^\\\u001f@lg\u0015lVX9\n\u0010\u000f\u0011e;d;O.CPMBΩHl\u001b\r?*\rc\"bZ.\"o/\u0015=HUD|c;ñ\u0007\u001e\u000f9\u0000ܶ\u0015H6*7&3\u0017*O4(&0(ጾ\u0019\rC\u0007r\u0005%&n+D\\\u001a7`@4ܚ8\u000eWND'Z\u000eh\u001cJ\u0019nܫ\u0010?ޣ/\b3\u0006W,{m\td9]\u001f\u0010!\u001eq0i\u0010\"U\u0016.pD\u0011\u001a-[[Uq\u0000rԫ;\u000b\nFBN\nt\u0018S8a\u0003S\u0007G\u001a^u,;:{+4e{\u0014ST4#&ճɛ2\u001fV$`0héC$Rqj\u001c\u0001M\u0010+\u0004h`EI\fvsL7´HcUF\u0006dAigДI(\u0017N\u0007\u0012oQ|t\u0001-.@\u000fȎv]\u000f^\u001a|h!$6\u000b\u0001\u0005Zʎ\u001fև7\u0010\u0000Ƥ8(\u0011pT(\"zT'h4y\u001085\u0003jeʔlM/s~\u0002\f\u001a\u0011tUH<\u00123U\u000fa\u0017Ẃ\u0012\u0007W\u000eq\u0011\u000ba5xCBNiaU\u0005VP)2ABЉVh.\u0005ȋD_p.\u001aǛǛ\r&0<0/R1O\u0018nbP=\u001d\u0000Y\u0010Ե|HՋۃ\u0003EaKtz$%ƽ.-\\@q\u0014*Ԭ`%JwTIϣ\u0001\u001cėC\u0002j\u0003:?\u001a:E+\u0003]q\n5\u000b\u0014\nࡘh51\n\u0000bT\u0017\u001fo\u0019\rL͎\fvR\u0007F\u0014H\u0015\u0010hR\u001f6R_`\u000b\u001a%k]-]s:$؅k`]\u0010jی8ĺ\"źةݒa\u001aN?\tF!0\rAv)\u000e\r!1O/'/t\u0016i#weCCE!L衇#\u0010\"\u0005ZtIXXVԹ/fMN\u0019dAH~ 9K\u0018TKX39Q/¨_ԛa$%lj\u0012^A[?q\"9AsQLh\u0005*3a\u0010W\"\u0001\u000fњ\u0011a+\u0019\u0001!|x2;HpS\"ILdEJϥ5;X2B([x>*磄}Xw\"R\u0010V\u0011C\u0003\u001b\u0018\u001aDX64x\rkhmp/F)C!],T2Εp{Zlz8jWs\f*sˏ\" J*6\u0012M\u0019\u00177r\u001c\r\r27znI!\u001a0\\~^zpdN}\u0006h\t\u001bT\u0007(o߱=JL\b>1\u001ahdI=Ȅ\u000bЫU+&`\u000fϕVk\u001fx\u0018\u000ex\u0001Lu!冇\n>\u0016\u0012\n`8\u0007\u0007?>\u001f`HA\u0010RGX폒\r+\u0001\u0004Y\u0011\"\fI0\u0017\u0010a\u0010\u001f\u0016G7ty\u000fDlPLD\u0010-(\u0016L4=X\u0003OlD*% \u0002\u00102I\u0014]\u000eiPL\u000fQXSCd\u0010=S\u0001v\u0007'k\u0000vDΦC8GTcٽS;T(\b\u0003n%$J\u0000I\u0006b\u0011\u001ar\u000f\u0002If½\u00115\u001f09NAB\u0005࡜~FU\u0011e\"\u0004xը-}\u0005avd\u0005\"rCp?\u0019\b#~ _|0\u0014DQt\u000b\u0005a%H\u001f\u0018WpV\u0019ӢQ#Fd {\u000eD?n\"v#K]$RkS\u0011}\u0004h&KqUtE7N>\u0001\u0003]F/\u0005\u00174o{^`%Jx\u0010ݒTAiBF\u000f89\u000b\u001foj\u0000\u0018!B\tjh\u0016r\u0003P\t!\u00000Q\u001e;\u0005U^x\rI\u001c*,/&ddrOO\n\"\u0013BJkCB\u001ay[P\u0015i?`JEɄ3\u0016(\u001c\u0019W`d\u0014uaZ_,U\tڡZaj\u0004k/<:֤96$\u000bS5\u0019B\u0002D\u0000\u000f\u0014\u0016\u0011\u0013~V\u0006@%\u0004}RA旪u\t}\u0003xEdu;\u0002lpLv\u0003\u0015ϟp\u000e\u0015\u00038OZUZ@\\A'%okiu?ZA-HЭ\u0011]:)DJR\u0018\u0003Iq{\u0010\fnl\u00152\u001d7m\\ɖ\u0017×`_N\u000b\u0016&\tW>)7\u0015\u0018Mp\"\u001d֧H]Fp\u0007\btX)d:g\u000e!5|eu\u001bN\u0001|\u0018n0\u001bK||K\u0011D&\u0007u\u001f\u0016\u001cQ\u0007яP$\u0004OL\u000fY1F&jO@\b,i߫3\u0001IE{\fuUyV?@\u0019\u0018-`u[tucvoAh;!\u0007\u0001D-؜oUϞ\u0011q\r\u0000F\u0007L.Yh\u0017gjlkm3欓9]eAL^Rŭ\n0O,\u000b'\u0014\"+ˣ߮[\u000e'\u0018[\rP?`\u0018\u001d7\u001f\u000f\u0000|H\b\u0015(\")1i:9D4\u00003cD])\u0007ET^\u0014X\u0007j\u0003*`plqK\u0002\u0010\u000b%\u0006S\u000e\u001f\u0000\u0004ܾ~PnjM%նWFvP'8V>\u0007J!W`j\u001f\u0000~\u0000vHR\u0004|tZ\u0010\u0001Ė@\u0018Rug \u0007\u0017=\u001f0pz\u00189:]\u0010\u000b\u001d%\u000e\u0003@G\u001f(XmW\u0019mcfG\u000f¶OR$mg\u0018\\\u0010e\u001c[‰-\u0015$)Totҁd\u0003Qbsjl:3E%!'\u0013ߓ\u0005)ጞ(C\u0017}\\k>?&\rm㎶XJ\u0010[v\u000b\u0015\u0007C&Q\u000b@JEVu$K\u0012ݭT1SN\u001d&\u0016f3Jaːn?`֝lFS҇L\u0004쵝0^\u0018Lr\u00155fr!)\u00079W{V?V:ZuͲT}ubީ\b}\n}~(y.[lg\u0013p!7z$&b.k^`tھϦsF\u0000i\u0013;\u0011xv\u0015X+\r[\u0006/L`H``;`\u000fp \"l\"lg\bVn=l_k/vfSgK\u0000\tYy.3\u001cP\t^#l9t\b#\f\f+\u001b\u0018J8&0\u0010T\"ӫk\u001c\u0014\u0014\u000fϰTvlR`\f\u001b+ybqRu\u000f!I\nx\u0017('yiEL*W+@V*hܿRtXY\u0017.U\u0013o\u0016|dnPhҽ\u001f0J\u0007k\u0010W\u001aBoS\r8w\u0019:\u0001)H{ļV\u001dIPZ\u0019\u0001\u0017\u00171ה\u0013 BI4j5\u0000/ָ,\t+H?p78\fWeJh\u0005\u0000&\u001e\u0002cϿn\u0000)4!2RܔBWȸ\u00183Z\u001dx\u0014g\u0001.\u0016e\u0013=\u000b\u001d\\-2,$R&7cZvRA:n\u0001\f/F4SQA0X\u000e\u000eJM›D Q\u0007,ޑ\u00075*!J+[GS\u00073/\u0012b:\u000e<\u000eWnJK\u0014P?X\u0002f_\n\u0017e]N\u0012h~\u000f覱\u0005<;!\u0000\u001aA#\u0007$\u0012ݙ΂\u0017?\u0019\u001f\u001bg\u0019\u001c%+adɤbL\u001c\\\u000f\u0000\u0007ܐ=69u()PH!\u0005T\u0013X\\iBK'\u0001iE\u0017ߡ(\u0001\u0019B&1)%\u0006#EwH%k_\u0015\bS(\"2\f:BWqH?\"6I#U\u000f#S\t@Rea*#5h\u0015sH\r,\u0007ltzy\t\u0000$ELq7Uw4m*ZR\u0007Ƽ\u0011\f\u0015Qq@\u000b\u001bAJJ,\u0017[\f\u0007T4&C(:ɡ\u001f\u0010`@Qe\u000f:R\u001a!\"\u0005Kd\u000eC9$ {\u00110md\u0001\u0015zF\u0007\u0003\u0017Ӆ&Ǔ0s-hP#/bjl\u0013\u0013\u0003Ǫ\u0011o*\u0002g=W\u0017sYߟoXI\bSIUJ:y46R4\u0007XYDа-_73WhqXH\u001bG2\t\u001fl \bAF-l/W\u0019~j\u000eo\u0011n\u0012%00|0F\u0007R0^\u0002\"\u000fJm<\u001f\u0019.]\u0013s\u001a=ܻ\f\u0017B[\u0013#1h#ΠuMJ+@%ih(\n\n1nĨ\u0003wD\u0010hk@Lj\u0016g\u001eNaߠ\tId\u0000?g.\u0001J=:BxtI\"1+\u0004[\\fX\u0014Vԡ%\u001bBh>\u0007\n\u0000?*+Z\u000f;Z5r72,׽], \u00136 \u0006ԸcȐx#ϊGW\u000f\u000fR\b\u0016y\u0018xývDDWF\u001eJ\u001fx\u000b\u000eY$\u0019\u000egT\u0001\\c\u000eb\u000fٹO\u001at8\u0017\t\u001dޞ\u0012(S\u0012jf\u00136_\u0019S;D\u00013:YƒCH\bnS\u001c\u000epϪAN/XE\u0010\u001d\r\u001e@\u0016e\u0005p\u0018Jk\u0000qxi\fg!\u0016\u000fLD.MK!\u0012u2\n`M!C.jZKi۽&shGODcD(:!pxooDnzgHz\u0011P \u001306-\u0013\bY&XBWLNR1S\n%l@\u001f\u0007wXduq_\u000fd\u001f\u0006jح5\t?\u0018sD\u0012!p\u00132\u0004p,>ΰn?\r̴r_+:\"`gK\u001fQh'Fm\u001a\u0001d44wDՅL\u0018\n\u0016=l\u000b\u0000\u000b$\u0006bq\u001fMFd[hx)\u0015\b*\u0000v\u0010%'޾x;.\u0006PS\u000bQ{\u0000HemcVqTs-0\u0000}H\u0013-x\f\u0011&\t\fb.&*\u00038}\u001d\u0011(\u001e+.:YTQK\u0006\u0013\u0016ZFOV\u001bxH\rsp`+/\u0014\u0000$PEa(Bس\u0018\u0002\u00063\u0010 \u001bU&<\u001cH\t}N\tU\u0010\u0018'\u0005\"h]t\u000f,4W,\u0011-\u0011&A&fъ8\u0013\u000e\\yc\u0013\u0016\u0005\tCl\u0012p\t\u0004`\u001fI+;ܬg\bhYla2\u0002x*\u000fGRA\u001fC'G>s+Զ42\u0001\u0017R覗XQR\"&lFF\u0011c\u0014Ԡ\u0011\u001d\u0007\u0000I#\u0006@\u0000\u001b\u0000\u0000\u0000iΡh1jG,\u0011\u0007\n91\u0007@\t3@(Yoݐ,4\tܫp r\u0015\u0004۬4\u000e\u0014dܤO#\u0012\b\u0006\u0017VnRi[N`|;H\u0012{{$s{\u0002to\u000f\u00000\u000eS<\u001c\u000f4\u0012:9hw!5 -F\"e[x|3$Yc\"\u000fDa\u001abr%;\u00078\u0003DsS\u000bN܇A]g\u001eJ>~*5#h=\u0007!6\u0013\u001au\u0005/,1\u0010\u0007 K\tH\u000b\r9r̤.%$\u00051a΁RB\u0005\u0019i|y\u0016/\u0015zy\u000bMH\u000e\nT$ $1)G&\u0004A@,Ų~@t\u0012HEj\u001d2\u001b\u001dg\u0019%Hd мs\u0004\u001chB\u0013\u0017\u001f(#\fY(ܮ\u0003\"\u0014\u000f\u00001z̀+\u0004l\u000eS\u0011\u000e\t+@\u001d\u0014\u001fQA\u0001<2F5()\u0007`pPR%`\u00175So'WvGw;$\u001dqo\u0007r\u0013'߁QDg኱xa覵Ѩ*<\u0003(\u0011r30i\u0010'=C4,\n\u001eO|.\u0003\u0000\u00114+\u00010Hm0\u0002\n*\u001eX'6|Iy*y{\u0006s;ޅ\u001dA/\u001d$\n\u0019\u0018h\u001fXԘBٰ,N'f\u0007.\u001aO\u0002\\>\tAKiC-CR\u0014\u0018D [s}Z\u0005,5B1(cYAr\n'.noOA~onR:9&}R\u0019.(6ot܁@\u000f!\u0012fE\n\u0018M \u00038\u0005\u0012\u000bT0\fOVP.*00[=rm`\u001d!e u\u0007TUl\u0015\f\b\t3{\t\u001b\"\u001c\u0018HԦ}\u001ch\u0012KϜ8H\\\u0004\u0017\u0014DyS\u000bP\u000e&;W,W] dl@Ek3:覬vgt{xvEw{p{lv;\u0004{j\u001a\u0000xA|y)Χ\u0001Q)㞤XGTf\"}ǪcIV\u0017˄D\u0012\u0002O\u0004RK\u000e\u0014\u000eam;ics;\u0006vv\u0018-\u0007D\u001f)ںFAm\u000fZ\u001fIvM֦\u0000@݃ЪW\nrH\u0002W\r%(E>ʱ:F\u0003\u001c-\u0004\u0005G'DP\t\u0000\u0003mWK\u0015m8۶\u000ezEѶ[\n1+\\\u000b\nkA\u000fFs~>\u0001\u001a!SB丩X)Z+\u0012OV\u001cR\u001c\\(.IEʀ;G\b4K\u0019T;CEص\u001d$.mG\b@ng-\u001fcj?P??x\t9M)*\u0006t cDA/<\u001fᰠ'(S'ۿ#̞\u001b\tWcN'CwFU:\u001dwmQ\u001f8mO\u0019K\u0003\u0013\u000b6|%IFjH\u0007t\u0006Ƴ]\u000elOClGNl\u000f9*ٞ\u0019x\u0007$)\u0019\u0000z\u001b>\u0007\u0013g\"]}Qm(\u001e^?mGy_\u001fq=D%\r/?`(T*i^\u0014s9:w3r9\u000f&g=+lW\u000e\u000eZ\u001c\u001d:=*پXuΘM^ߵ1K\u001f|`mD(NϺK9,W%\u0006ºշNraP\u000ex)C~? Ao8xi\u0019JZ)Bt=.\u0014\u001b\u000ei(4eL\u00028eDL*RXխ5n\u001az\ry4\u0003bX\u0000>\u001f\u0010`)\u0016f\u000ec\u0011S> #K;v12\u0012N{مՑ\u000fJ+[D}B,:\u0001Z#\nTZA\u0015RYF]E+ồD\bj)kjuL\u000fB{\u0016c+\u001dCȐ\u000f\u001fA!\u001ff$\nD/p\\9{\f\u0013Ј\u0011W\u0003\u0003\u0012\u0001P\u0019@9Օ֢4Tʉ\u0012\u0011R \u000bp\u00052h\\n1S\u001a\t?`\u00117\u0003=H^5\u0016w]‹pZ;\bX׉\u001e\f\u0017̈%qhJpL+\u000f\u001f\b^x\r&,:SKX4\u00024J\u000b01kA\u001a\r\u000fX\nӱ\u0001\u0006Xm\n{\u0004ST\u0011Dj|,5s\u001c%r1\u0010\u000f\u00070\u001c\t9SPt\u0010Κ>x]Ҹ!jMQ&RCn\"g|sd\u000e\u0000\u0000 \u0013\u0006o9G\u000fx>R\u0018A6e!\u001du=b݂\u0010LP1*_\u001a&3Gi#\u0007\u000b\u0005\u0012dlr\u0012\u001az\b(\u0004\u001e\u001eGK)\" epo589\u001e\u001b\u0003\u0003\u001c \u0004k9@`(G\t\nXH\u0004x\u000e\"xE\u001eHƎEV4!K%:U3>^\u0019p\u0001~{Ft{=Ic.BE!8!\u0014\fnj\u0018\u000e{7\f!\u0006V\u0017\n;_j\u0003\u001aKu\b\u0011\u0002\u0010eĘ\u0007҈o \u0005\u0012V$ͻSB\u0018\u0004\u0010eC\u0005/\u0002\f@ʱ\u001538->E?\u001cPQ=XE\u001euxp/\u0011U\u001b3\u0000l\u001af9\n=:\n=\u000e+\u0000\u0005\u0017S\u0004zl\u00072\u0018\u001e\u0012@cHN\u0012`Q8#T.\u0014\tHq@\u0018k\u0006:#\u0019\u0013\u001cW\u0013:i:\u001fC\u0007hĥ\u0012P-\u0013~\u00005zsֈA*J\u00014\u00182$au;\u0007Kvs\u001d!&劉&*.\u0013,bKEBI\u0003ѷt.S!\u000e\u0004t\u0018c^332\u0000 Xڍ j\u001b@~\u0015^Ƶja\"-S:\u0012\rη\u0010\bn0NnGJV-\u0012,-l\\\u0006bC\u0010\f37\u0017G?'A\u001f2Q\u0012p)D\u00049NF\u0016K?`{\u00024ߊԎJ\r|aX\u001cVyZ\u0011\u000b`\u0011JveVmc\u0014nKa%\u001fp/\u0016F\u001e\u0001\u001a\u0002\u0007ts×}Vچb\u0002\u0017$\t\u000e\u0011%#R0>y;eptsP6\u0002a\u0007\u001b个9aVїbnF\u001d\u001f\u0018o4o};1v\u0014\u000eP 7\u0004FFԜAT*OGJJvjNk*P?\u00055\u0000Tk.PR9lUċCOTn6\u0005\u0007HeV 1\u0005,'ñ%|\u0002\u001a#\u0001*\u000eB2t0aff\u0013r:\u0006[&\n`ICbRc\f>Z]UkSҠya\u0007]0\u0019{^Ȕڣy\u0003&6\u0013\u0011c\u0016@[\u0012M\u0004g\u0014e.r\u00076CSBZ\u0014f\u001eZl\u0018<\u001d |z~\nBZ\u0019OKT=k\\5\nd+kG\u0014}y\u0013E\u000f\fH*W\u0011\u0007F+^D7#tsQ лC!Y\u000e\u0004)ʠNey\u001a=#K\u0017΅E#+\u001d24Tz.\fՓ\u001d\"ȲpkM\u0014MsA\u001d4~7b\u0002W@j\u0010\t\fٱJ|fDa#댍\u001cd-BYl\u001fH\u0012`l\u00000+?@g:\u000ePCxƢA':)\u000b.U\u0017\u0006jGXCR\u000f!\u0019\u0015zP\u0003ſ;?Pg\u0004:b\t\t\u0004e#[\u001bi\u0014쐐Y\u00158Q\u0007\u001c/D$R@*\u000b¨e\u0016\u001e\u0005hxt\u0004\u000f\u0010.:\u00185:v5\u0003¿26\u000f5뿸!)6`Y00c\u0015eI=\u0001+`D\u0007\u000f]~t'qw\u0004\n\u0007\bq:JZ2dє,\u0017\u001aH@*\u0003HR/\u001e%H\u0005-Fہdmb`ԩ$\u0016i`\u0006ln\u001aВ:\u0007Zi]\u0000#\f\\\u0002\u0002(@\f\u001cN\u0016w|EZ\u001b!\u0018N&?aErC\u0018\r\u001dM:@Oْ~@@}Ժt.\u0017;Z\u0001&neBn\u001dE^y)a\fD\u001bŚ\b/Ϩ[gI)@\n\u0006R\\\u0019ٟIl1y^^\u0013m$G0bipږ<<\u0006В\u0005\u001d@H\u0016#9ޒ\u000bޒIǺ\u0012^\u0019\u0002B(y:t88\u0019Fp\u0018\u0012M\u000b`D-MB\u0005\u0015E8ds\u0006D\u00186\u0011K8\bJ\u0002Fyr\u0010\u000f`*S\u0002\u0002I\u000b\u0007a(<\u001a`\u001c\t)Y넊z92oe\u001eX\u0001\r\u001d.ާO}w\u0005AX\u0012Ww\u0007>\u001e\r\u0015(!nT\u0012Fh\u0003p\u000e/a\u001cT\u0006͂!`\"*\u0010-=%LJRtBǨ\u0019\u0001QI`ܨ\u001ç#9pߤe\u0000,?!ݮ\u0019B)@\u0005oYZ$\u0010Z1ކ?\u000b]\u0002\u001a\u0003)Oƀz\u001dvv7;\u0015\n8\u0007Sv&N\u0015Ȕ\bOB\bB\r\u001b$';6\u00178\u001cHY$\"UJol1\u0010\u0004\u001eSEi\u001e\u001f~ $^+\u0003S@ܩ\u0014\">:聸j3\u0011|S$\u00146GBޱ\u0017r>w\u0016\u0017t\u0018h27FE9:ErxC?XB~@\u0014O\u0018Ap&\u0014WFg\"\f3pA=M\b*y\u0014m\u00147(\u0004&\u00143\u0012\u0005\u0000G)2Nc\u0015\".\u000f83\u000b\f#|f\u0011\u001a!p$RQ\u000b\u0000\u0007\f'\u000f8M:2V\u0011P\u0010NK\u0011E>I\nS|\\A\u000fIh\u0000J\u0001\u0014\u000f\r\u0014g6\u0004;o\u0002@c9Ƨ\u00110\u0014p\t1rExt\u001e\u0006Ũ\tQ\b)'\"#?p Hau\"AI֒hJF>,\u0002$\u0013\u0006T*\u0003k6\u000e]\u0005׊E@!fJ腤>\u0007v\b_o$Pqteq|\u000efl\u000bH\u0018@d4)#AӲ<\u001aT$.lF\tfI\u0004\u000fhPfZQ\u0004PSNq\bX\u0014J.\u0012\u0016ZKhE\u0000z\u0001t7c\u0001S\u0006a\u0007@_wn^1\t\t\u0003\u0010ʄT\f^\u001d\u00016q٬[攓w\b\u0012`\tL\ta\u0011(\u0007E`Oh\u0015@g\u0014\u00104 Q\u0005$侔\u0012\u0012n=\ta!D\u00178]-\u0018&0\u0000}1\u0000P\u0001Ciq\u000fi=昆H9(c\tOJS_0øC\ns=isj=Pifu\\>\u0003\u0004G,\u001e1-0Ii|\u0007\u0004s\u0018ylI,2\rS\f\u0007|~X\u001a롘׻z&s\\O\u001fX\u000f3֯\\@Ŵ~~ݭ\u001f\u001di3\u000ek=\"b}a'XA\u0011X?w\rӵzKz\u0004~gM.'jVR?W\u0014ߪBe`ɰz\u0000\\iխ\u0013y\u0007.lJ.GzZ\u0000RI6MO0>\u0010eT\"|\bc(\t/r\u0011I\"Rh\u0004ݥ.T:UYO\u001bV\u000eWq \u0013;!\u0014h$[G/k\u0001$[X6\u0001Br\u0006<\r\b\u0003-C\u0007Bb6%\b\u0019gH\u0010\u0012\u0004\u0015s\u001eh\tKTIH\u000bSaœp\u0013\u000e(\b?h\u0000\u0015RO\u000eAea?L`PRUB.8]-\u0010z΄0kibxZ\u000e8 G0tZL\u0001:\u0015n\u0001\b$k\u0011++\tl$nw\u0016ex\u000b\"{1y'S\u0014\"\u0002L\u0004\u001c%MAKCP\u001c\u0007|\bGZm\u0000\u001c\u000b\u000e\u001a\u001dԳ5Zl\u0007-\n4՜&&خX}jk'e%`:˶:Ş\u0013oÔt9S\"\u001a_V0zIvÛ4\u0006\f\u001a\u0007\r4!ܵx!\r&WJdA\u0016f&&k\u0013\\\u0006b㵪Ed٢z\u0015\u0016?\u0010jX/VQff\u0007@M\u0010u\bVHltL\u0019\u0014ڷ;0ܴ#wFl\u001b^[7W\u001a\u0000%\u0013A\td\u0001\u0018w\u0011\u0012?\u0010\u00105\u000eqaI4\u001d\u001aXuA̴PV\u0000^u>|\u0002a]YQ,v+Kj5 ]JV ;mqHt`a%\u0010{\u0010 V|\u001fd?\u0001\u0016~Y&\u0006.\u0003yM\\\b@u\u00114n5K>\u001fE?V\rD\u0010!\u0002w'],\u0016)\u001fiEs3l*73? \u0013B\u000bj\u0010VS@N\t:&u8D.\u0004\u001cב!\u000f!2\u00062\fGIQ\u0006bȜݹ\u001fR#Bٴ\u000eSE<|l\u0007Fag\u0013\u001e\u000e1Tmk`!)\u0015cYQ!܂'\u0014uj9\u001c)\u0010?\u000f\u0005W,\u000b\u0000=4\u0000OB\u000fpWň\u0015%9L\"\u0016%\u0013E,.|8\u0006\r1)\nG\u0015qh\u0003Ry\u0010? 1|c7JI ܆&eBEhCOkH4G`\u001c\u000e\u000e̚#\u001d8\"C:\\;Xv\n\u00121\u0000z\u0011\u001fP|.\u0017\u0000\u0010\u000b+W?\u001eW0A,Bz̶0y]%\n\u0000wv\f?-\\AP/6`RL`!62TT\u001a\u0007Qy=f踋\u0000`23\u001eC\tFr!\u0001\u0000X.ق\\\u000f2\u0012PU#B\u001cZ:c\u0016mIcZ\u0012\u001d!͉#\u0000k;Գ\r\u0006\u000ek9-\u0016wvN\u0004\u0001<\u0012^RF\u001fȤrN\u0000\u001e? \u001a(҈{R\u0004&\u0006\u0003J\u00001(11o\u0012\u0005l4%\u0005\u000eSNBV|uN?uE\u0015\f?Pap8S\u0003@2\u0000lX]'\n\u0011i`\u001f\tЀ2\u0014L&\u0016l\u0018%V\u001d<2\u0016x\u0005!U>\u001cju\u0018\u0003|\u001c\u0013I@t9\f\u00039 \nd\u0019A\u00142*T\u0010}W+P\u0016\r\u0019gư^Ajy;\u0003+\u0004j\n\r\u0004A0;)\u00012\u000b: \u0016?P4\u0007Ƨ\u0003l\u001a\u0002S\u000bXj\u0017\u001fT*\b\u0003Eɯk-\u0016/2fI*tulWFG\u0018&;*+(\u000f\u0010l\u0013lV\u0011\tܺO\t\u001dG̙ȼ\u0002GbVH\u0005$ł\u0010\u000bxB\u001aX4ֺ8\u0004fp3\u0003\u0010>G$`\u0012QDSP-?o\u0012\u0004\u0019D\u000f\u0001}\u001e{96͢U\u0015!q\u0015ފ\u0019\u0007\u0004\u0014e\u0004jb^\u0010\u0010\"5\tBl&_\u001e(aP\u0000掯@k+S+t p]\\\\u\t\u0016Ax\u001bX\u00137\u0013)U4BtHbeޔLXR9œ\ni8A~~\u001f@P\u00031FI O61!\u0000\r}\u0003J\u0004+\t$\"\u0016Nlr&>h\u0017\u001a\u0018ݘ0\u0018++2x\u0019eV{kJRF\u0003Pk8\u0013\u0000ȫ\u0003\u000e\u0018\\h\n\u0014\u0017{b\u001aiS5\u0010\u000b3m\u0013Z2\bB+B@Y\u00156=.'0aJF\"FP\u0003\u0010\u0012mh\u0007\u000bn\"!E\u0003\u0007KG\u0013x\u0000:Nu\u001b Y\u0005@nؕ!5B?Pz\u0004Hk+3\n듲`\"֮\u0000z\u0003蕔5Y^#d\u0014\t7ؓAt(M(\u00171S(x`Jʨd{BrpEW*BAGT~@A\";,4[\u0013\u0006ͫ$YC\u0002NuT%u\u000e\u001a:3uģ\u0005{uu\u0017\u0002\u000f\f{J\u001b3qe\u000f>ʠ.\n\u0012\u0002Te6Y\u0005^#ޱXa^\u000b5bg\u0014jZ΍.\\\u000b|h\u0010t\u0012tmɺ^Jd]PY\u0015u3u}\u001a:\u001e:\u001etл]#\t{#aʌߌ#\u0013\u000fՓ>ד\bO2V_\u0003bVrH\\2,\\\n]חH[\u0007qj=i}<\b*@SAMKh\u001e\u0003vW& Y\u0001aBF!nZ\u0018\u0005\u0000\u0003hB \\2\u0011\\n;/v\u0016\u0019:]oO#4ֿ!cڭw֣$_G\u0005A;\u0016T? `X\u000fI\u0010X4\u00066A\u001foMsҌSI\u0015{K@,ΰ`_\n, j@Gq\u0010wЇơ\u001fx?\u0014o\u001ayJgzĹ`[iY?$뱌z\u0011\u0000gd\u0016e\u0011c\u001c\u0002dDdi9!\\%梱C\u0011\u0003b!@\u0012!tD!3UˍG\u001c\u0018\u0007\u0007#O?U'k;\u0015\u0019F&~DѨ^iTXdTϩ?\u0019SZM\rI\u0004\u00120\u0016\u0002<<\tdF32\u0003Z\u0013.߈gO1W\u0000҄>\u0016dlF\u00174=\u001a>M3d\u0017\u0007ڐ$֍$\u0010K)iqQv\r\tjCCս̖<\f\t\u0010\u0018k~񕲓uT\u001bx\u0010M\u000f\nI\u0019̓9q(X!\u000e~@OC~iy@F&aXq\u001a\u0003x\u001d۾\u0006ՠJ:%H\u0016PF\b\u000fJ1\u0004\u00192#^0\u0004i\t 5kBFᒙzV\u000f\"ÂH]C5cw\u0012\u001dg\u0004ˮZe{׎AEe\nў\u0016\u0016\f\\[)ȣ1xp\u0006?P\u000f\bA\\5q{dD\b`\u0013r:\u0014M$c\tA\u0001\u0003Cf\u001bdl`\u00062_\u001a\u0004\u0016\u000f\u0019Z84rt\u0000\u001de\u001dG\u000b'VvJwTPHDǡ0Fփ\u0003m\u0007\u001c4f~\tpE\u0013T̾I\u000f;\u000f@I\u0007Rx\u001dD:ۚ\"@s\u0001pyy#\u001bQ\u0013My˽rA$6aA$G#^Ċ/I'/b\u0010y^~\u000fh\u0003Ka \n?`\\X\fƆ\u0012\u0010E(x\u00049Vm\u000fma™u\u001a̾mW2\u0019\bO@\u0015\t`B{ՈP\u0001ja\u0006q\r`g\u001bQ\u00036(x0H%͠;xX?;^&esE%PZ\u0016J@C\u001f8leY d$R%S:mE@;Cbpf\u0004zY(!-H,8\u0000ۅ|$I'\b\u0005^gl55'X\u000f\u001ePJ\u0013m\u001aH`&>a\u0000 \u0001\u000b`\u0001Vf5,\u0004=R8\u0012х\fq42\t{蕊Z(3\u0017{\"%\u0005\u0019t:\u0006\n=\u001cv\u00055*G\u0003‘(hFAqDFz0:5ỸAc2\u0007V\u0002mN\u0018\"$B\u00110`pJ.Ō2A\f\u0017\u00009L\u0000S? \u0010T\u0005\u0013ɧA\"!\u000ffQf=\u0011)R\u001a\u000ekCAjjG9\u000fp8L\u0012\u0002ۭ?M\u001e]7\u0007#\b\u0015\u0007M\u0000\u0014\u0007\u0000d(0\u000fR8\r \u001e3b{=XDBF\u0004\t\u0015H\u001a~\"ڔ4\u000e\n 'E\u0000H)\u0000RUmД*\u0010\u0001lq]$w\u0005\u0002к\u0013\u0002\u0005!PWS\",\u0016\t^I\u00161F\u000e6\r\rBp@e3\u000b\u001e\u0010\u00008. 4\u0012ӌMl+p/Z\nfF`ܬ\u0012\u0010.*Z̉r\u0011\u0018\\~<&t$~$N\t/\u0014\u0016&)\u001e^\u0017\u0010c8\u0017&\rM#[EcW\u001dRԲZ<\u0004[Zu!\n-;\"^\f\u001c\u0013\u0018(\u001aGys\u0007b^b\u0007}tؐ_R>\n&#DRqHl3(FJq,\f\u000e\u0000d4B+;$ šAA\u001b>m\u0016\u0001$ϻqߺ3z-\u001a\u0011\u001e9\nSθ%.b\\\nMS֥`BaӕԐ\t\u0019WtpZ\u0010\u0014# $\u0005l\u0014`Dr(\u0016@hǠ̰8(j\u00108 \u0019\u000eŒ@\u0018)r1Gm]Ɩ,\u000f)J=XFF\u0006X%.\u001f(0\u000b\u00065e\u0012.!\bXZ,HJ\"f٤X[5&[T\u0013о83\b\u000bHCݔ\"%\r\u0017?\u0016\u001fe\u0004|J\u0000@8ʅr2l\n\fPN,jiᲔ0r> \u0014'\u0003-2„D\t6JdBm\u0013\t}\u000f!=yH?p*\t>P*Z\u0013Gㆃ`П`wOy\u0010\u0004\n\u000e~ʭS*W\u0013X~x\\Pg\u0007\u0012FN\u0018G.2\t\n5?PFF&\r\u000e\u001b\u00148cp\nH|{|{P\n\u0011QDGhcbC#JLd(\u0012Ndm@`π\u0006A.3~\u0001\u001f\u0000#*Uf(HL2S6\u00166R?6>k\u000b# Kt\u0015XwX'ӭ\u0011\\\u001184\u0013,\u000e\u0010F\u000f7F3\t#/TVg#\n?X3\u0000=\u0001'\u0005_Z/\u0000=$bF\u0015*O\tT\u0017NW\r\nZ#cay:\b\u0005.V*ά?Pz̺g]׌OX\u0004]w\\\bn\u0004]7\u001bY׻*RŢ\u0002KJw!f#\u0010@`p\u0000B\u0000\u001b\u0007\u0015\u000bQ>\u0013\bϊ\u001ed^_c׳_Z]l!\"Ѯ8o\bT\u001f\u0013\u0003\"\u0000)L.VP(XQ\u001e}(>\n뷔z_Ѽ\\)ף\u0015?0\u001bA_s}y\u0002h=@E~ZjUZ8Z\u000f:\u001cZ\u0006\u001c\u0013FY'[kc+赡\u001fDݑSJ\u0002Rr\u0014S\u0011\u001f(\u0001`_0ZcwE\u0017\u0012kn}6/=W\tCxg\\X}\u001a{ #\u0015@\ty\bF\u0015:t0\u000ex¿mN>\u0018ri+$~=mAi\u000ej\u00188\u0010RN\u0011a\u0011/\"?\u001dxŢ\u0004\u001b)1+a fT-fb\u0006+#\u001f܇'>\t\u0005M\t1[Z\u001dB*@j\u000f>ɚ'ҿ;\u0006A\ng5\f \u0010pH\r`\bhP\u0006\u0003Z\u0013ަi\u0010FS\u000b>#7\\\u001fD<\rn0gX\n'k\":*Vl'_i\u000e%N\nu\u001a'\u0011ѹy\u0014e(r,\u0010)\"[\u000e7OPh\bj!cCs\u001bj\u0003\n<\u001e\u000e\u0011l\rj\u001bT\u0005@\u000e9N\u001bHjN\f\u0011,-J\bPS\"PCpyyr\"\u001cO\n\"ڕ6\u000fX.\u0013FV|&\u001d\u001e\u0016*C+N\u0002Ի|G\u001eEHU}\u001f[\u001e\u0012]B\u0003@hTir6](P~\u0007H6a\bƩ\u0013\u0016+'7+,,MR%lHp\u000bT\u000b/^<#\r,\u0006{H\u00032\u0003`[C\u0010~\u001eu\u0005\u0015MRT0=\u001e\u000e\tF_\u0012\u000f\u0000U-ÍKIvrhK*7I\u000b\u0006-\"2>IUZ\u001f4r\u0014Mm 4\"-ŤZCfho(\t^00K0\fJ\nt=8ɘu'\u001d\u0000\n1jsj\u0014\u0006݀TX\u001b2|a\u0005\\Y'^d\u001adȧ>a\u0003M0&@\u0000jU@X/\u0017\u0007;z+)>g\u0010~w\u000fP\u001eʬŮ\u0001t!/r\u0003R\b\u001a\u0010+VJC^)\u0000SAhpX\u001ec7O\u0000 s13\u0005rLdFxfᜬ2\ny&@p\u000f4\u001c\b\u000e7(\n\u001fL\u000b\u001fؔ\u001fxrp\u0003\u0004=\fsck\u00042:X}D\tdgQ\n;\u000bE[^8\u0010\u0001)1\u000b@\u0006Db\u001c~\rg6/\u0002\u0015DgA\u000bĂ\r`y\u001aGM!,rWf\u000fţL\u001b\u0015&vH ؀B\b\tq ?py01C\u0018Ȅ\u001b\u0004S\u0018%!xbf\u000bIkQ\u0018μ03\u0001gx}X-&\bW\u0012`,o\u001a\u001d\u0001\u001fYBJ!\u0001\u0017E+&`\u000e\u0006\u0015iðI\u0014Pec\\q첽첊2\u000be͛\u0004\"\u001d\u00172xr3]\u0014\\\u0017\u001f@g\u0000\u001d\u0010m\u000e\tc%V~p\u000bX1@\u0018\u00015NGq̂-\u00024cI(HƦN\u0002b,dmA9<\u0016>{,|FV̊+|v*|LL\fyK\rڠ!ȂH\u0012T\f/Nc;2@d{3\u0017a)5\u0017\u0010\u000eE\u0003b\"-~ޠ_bm\u001c0\\#yXHL*w\\\bCsD\u0001\u001b#K')Hc(\u0010CI\u0016\u0014aI\u0016\\F\u0016dV\u0014@?3*\u0003=S@uF:4\u001dЇ1;4\u0017{\u0017-[U\u0016ZDip\u000fT%2x(!\u0003\u0012\u001c\u001apqj7\u0016ӂr{ܣHQ\u000b\u0003F m@@\u0001X(J\u0005Kgh0P=:CQa ;8\u000f\f\u0001\u000bb\u0011{\u000f[G#I'~@L*\u001a\u0017$\u0012f\u001d\u0010CCcҖ\u0003o(-\bbj䪦rOH,\u0005//rj\u0016:\bSrI1uG\u0015\u0001G\\\u0002kئoBlwN{g*ɍ#T\u0016q\u000fR+D\\2\u001e\tU\\MU%EW\u0005fl\u001eF\n5G\u001et.:>y\u0011\u000f44)7=yǐ\t~I\u00012[ٌ6FBQ<(\u0002Tsgd\u0012W\u0004%F\u0010H\u001bA\u001c:\na*GՁQ\u000fL)\u0015?@ؒbR!\u00161^\u000fa\u001eA\u00107@bZ2DôI~\u0012\u001fpߋZ)R(U+n;\u0017KTvaF\b~\u0010\u0012\u0002Q2V\u0003\u0011y䷹\u001fYZBg\u0015G\u000e\u0015\u000b=?ZВ逭 \u001bC@\u001c\u0017\f]\\)$YՅ聦Qb-y\u0003A\b\u0004Sfr\u000b+B\u0011\u00127\u0000TyՖ\n.,e\u0011G`\u000e}3B\u0005\u000fp@\u0002>R\u0000\\:\u001eF\u0002{J,ul@]w\bg@7\u0014\"5LܣpTd\u0011\u0011[/PSmt=\u0000+~sgW0@\u0012ߕU\"\u0010\u0001HQ\t,\u0003{DNdf\";H\u0018h%\u0010\u001bs]yL':\u0017j\u0004=W|}nf-nBuEd\u001e\u0002\u0004Aa\u0011uw\u000ex\u0000}\u0005\r~{*Vrj\u0015:mq4\u000bԶE$\u001f(/Gf3A'\u0001\u001e\u0001\u0007\u0003iN\u0016\u001c_*D\u0016Z\u0000*\u000e?\u0013ۭr&\u0007`ģ\u001fޝxޝ%af@3vx\bIJ\b2GTNH\u001a$\u000f:\n\u0010i$PZÐ@pUk'IG\u0001\u0016^H\u0006\u0000u\n\u0016\u001dn5\u0001\"n\t\u0013;5ĉ`Q6 'L\u0006hP)\u0012A\u0007N5\u0000z\u0000I\b\u001d\rB}B.7\u001c\u0005QE\u0001\u0010\"\u001b\u001a\u0005@J-\u0019'{R\u001a*\u001fW\t\u0013\u0000V,%++,%򘃊<{\u000b+ipby~O:@\u0019\u00032\u001c\u000eΆmу*\u001119\u001b%D6\"\u0010+y\u0014'\u001eaTj̈9TZ0\u0019㗝,WRnK5w\u001dW(8C\u0012F \u0014H\u001fxSV7\u0017\u0013aX-F\r\u0018L\u000fw.\u0014{;\u0012h\u0016#\u00070\u001b-)\u0001[.\u000eHyFHʸ\"f\\Ycz4>1\u0014^M'#T씥E:Մ\u001d\u00155bV\u001f^lôQZۄbI_S.S\u000ftgfʰc/N'4D\u0001W\u0012uh(\b.\f\u0002iӔd\n\u0016]Q5ʼn<3\u0019\u0007`\fW\u001c-U*x\u001du\u0019Z\u0001/P.V36=\u000f\u0017AAf\u0003A:23\u0000ځ̣\u0015\u0001/\u0016\u001d΢PϳX331sl\u0014\u0016dj\u0013D\u0014\u0012%Ek.<\u0017Kyݝ#2\"(yF=\u001f`\u0019/фP\u0016t\fE)m \u0005\u0014Jt\u00011ee\u0011JN\u0002fA\u0017\u0005\u0013 \u00152\u0000#K+pN\u0007dN9%\u000b.Kd\u0017}5\bh\u0019*\u0001\u0013Ћ96/%0\u0006/`\"Ȧ$Qb]%r?04׉\nHs\u0006\u0013\u0013m\u000f|@\u0019=\u0019\fp\u0019oc0*)X-d\u0002]]~RHѐ \tS\u0015\"'E&\u0016\u0000&k\u0000\u000b\u0014\u001cg\u001e ȅ`PU\u0004\u0002P2$6@݃2{l\u0017n\u0016\u0006k\u0017<9gh6W#\u0012YD\"\u001cB@2\u000fа\n=)-Cr[<]x`J,]\tBP\u0018\\A\u0010O[mƱ\u00182\u000b!\t\u0000T\u0011NyYH(\u0007́8$\b\u0016C%`~&\u000e\rc\nq\u001c\u0002S\fH\u0012Pȥ$KG~_\u001e\nY\u0019\u0016A\u0003\u0016ա\tM%6q\b\u0007l5\u00061\b*gh-Is\u0014\u0018qic\u0005E˙\n2I\u0012\u0007\n&d,jo1=i\u0010!amrRJ\u0004hJ_?@BtDɴxMŦ0\u0014\tPYvb\r\u001fb5\u0016lFu\rLiDL`^\u000f\u00024]\u001dBҮFFvd]\u001a%?Y{::\u0014-\u001fb&|j\u001c\u00170408\u0012\u001b\n(w3\u0011|eN+D%Mg3NaTz\u0011)\u000f\u0010\u0001\u0006\u0003`\u0019\u0010y\u001a7e@\u001fIr)XN\r=A=*RX\f݂\u0001^n~8%J\u000e'؎^\u0001\u0004i\bv\u0001B|h\u0006\u0002z\t\u001ePHί\u000f\u001fpXB_\u0005M)J4K\u0007u.w\u0018\u0012T+#)%J\u001e\u0006J\u0018\u0015偊%?\u0014%\u0001p~Rdtؾ\u001d\u001f\u0000\u0003\"MCTw#y\":\u000f:tI\u0003\u001a\u0012-J8)SOՋ4TGpRb\u0005N\u00076F\u001b\u0004\f\u0016\"^\u000b:-*]\u001c\"듲;%{B;;g4ebΪSn\u001aA~2A\u001aY~\u0007\u000f\u0003\u0007Àr\u0002\u001d\u0015\u0014z\u001cUr\u0016JWةތ+w\u0001Y\u000e\u000bb\u001d$%\u001fHu-ܚ+uAD;\u000bjLJc\u001f[\u000eKpK,/\u0007\u0012\u0011K'SQ\u001dkh{\nS\u0002TIy\n@mV*-Mc]?\u001bXW\r^{\u0013>\b\u0000\u0015R\u0002KB\t@\u0007\u0012\u0001\u0000t\r\t@W!H\u0000zH$\u0001\u0017\b@$X\u0000/}\u000f^zIqM_\u000f^Uwu`aqp\u0012\u001dkef\u0006:g\u0004\u0003\u0010\u0019\u0006o\u000f\u0003\u0005\u000b\u000b\u000bw+\u0017@\u0002:\u0005Q\u000bV-^y\u0000\u0001\u0000]J\u0006@\u0017\u0015eKgu\u001au^=J/[طJ=Ya/{+G\nWa_r׈)#\"\u0014\n\u0006\nEa/w(al\u0005\fXkRXk٘#+~iyǂ>\u001a@$lHh\u001fJ1\u0014%L`uZ`\u000b\bN\u0005\f00D\"K\u001c\b.\r\u0003\u0017kaObV\u0017\u0015fE}&oef+\u001e\u0004JarIi\u0001a\r\u0003ku6K\u001cqN`O\bFᇸ\bCQt&\u001bK@\u001f8|t\u000eAJW5^2ш\u001f`\u0014デP#;ͬEM3\u0002#3\t6Ro\u0018}\u0003ZOqA3GvQ6\u001b}!`8{\u000e\u001f\u000fsRa_\u0000T)EqBQւf*\u000b&4\u001e\u0011q\u001a7fz\\\"f\u0001ԅ3g&2\u0017J\u0017\u000e|W\u0000/.Γ\u0003xѹ,sBwc*&(\u0017N\fP\u0015I\u0013\u00181>\u00199B_@haDR Iq\u0004\u001bW._T\u0019n\\\u0003\u001aW\u001c\u001fc}\u0003ԇB4J\u0010\u0012`\u00100N(4S'@w)yDZTٌ!\u00121\tdK\rJ\u0014VJIp7(Riش\u001eS\u0018vՏL\u0007I\u0001ѹ@Q\u0014\u0012\u0012Cy%‰\u0011$\u0007P'݉$\u001dUQ#\"EG\f?EGd-D\u0011\u000f\u0011\u0017i2i`d^d\u000e(%ٝXsK\u0012s9NdkfL')+BGG|Jo UlA%1]W\u001c ;]S>2\u0012\u0005^jP\n\u0006\u0018Z\u0017U\nBz(!\u0000*\u0000\u0003%p\u001dq!\u0001*'\u0019\u0011D\u0007_\u0012u,XBH\u0000̭+YI\tTAKA\u0000\"‘sLXߵS^]12`в\u000f%\u001a\u0002w\u0006,t/2\f7U;eKʄL]ybqV\"y\u001c\u0014hæܶin4+.gk]B\b\u0010\to\u000e\u0003r !aFX^y:r*bas[SLp!,\u001e\u001et\u001113\u0016\fB?R \u0004j\"4t\"4,D(Q\u000f\u00149|R*Ύj\u001f\u0001\u001b$\u0000v}Svd\u0019\u0011!\u0017K4\u0018\u000b\u0012I\fN\u0015\u001d<#\u0003\u0019U͐P\u0016b\bQ\u001e6q_\fW\u0000`\u000e1\u0010\n哒h\u0012:DzqѫƃQi\u0015\\Ҩ,ڥQGߨ\u0014Q]KQ@\u001eٺʉscg\u0013E1,a\u0001\u000112\"Ox64\u0010J\t0w\u0010PGT8\u0007\u0014\u0007U%\u0018\u0004mNb}7\u0007 !\u0016\f\u0001V0\f\u0000\u0011/$\u0015oh\u0005&,VMX\u0013)l\u0005\u0002z\u0004݋Ɉm?j'f\fSmu*7]\u000f3lGLs!`\u0011eCEdYrdtN\u0006;\u00017}\t\u0002V\u0017t\u000eFÑ\\bL,fcdN̆<$M \u0000u\u000eDvP\u0017)!\u000f\u0015Q.\u0019%V\u00135]XYf\u0019sL0-w\u0006E\n޸ԣ\t\u0004S;d:t\u001ft\u001c=\u0000O|aH\u0005\u0006=5AXy~i}\n\n0\u0018\u0014H<ͧb\u001cLY\nQ\bU\bkH\u0010E\u0017\u001b\u0010]$\tz\u0018`\u0016]{\u0002\u0018\u0001\b\u0004u]俔DC8>Z;I,\bQ]\n\u00046\u0019JHp4G-oI>\u0002\u0015,?P\u0007\fF\u0000\u001aq:'\rLj@\u0016\u0014΀O;\u0003r\u0016ؿp:6qLdVO#BXL4\\g>\b\rHG\u0007TWMt\u00122|\u0004a^\n\u0015_V\u0005)B@-:YԠ|X\u0000|\u0006\u0010zr\u0007\\*>\\(\u0013\u0003\b)\u001f5%\"FEX\u0007X6'EKN\u0001\u0014\u0007u3\u0005tC$8\u000b\u0006F1\u0000\u0018\u001a\u000e(٣#^\u000b 0*\tH\u001a\u000fGq!\u0003ȣ\u0017\u0013ǭ\u0016,y1ȴ\u0010 GDŒe4X/'2fέfP\tͦ\u0013R\u0014[DV\u001etQ}!0f\u0012VB\f`\u00074\u000542\u0007\u0013&\u001d*\u000b\rA\fA$\u0016!ލF]ic\u0014tHG\u0005[Tk\u000e!BPζ\u0001B\u0018cx\u0011?\u0012l\"%\u0001\u001e \u0016\u00046q\nBx\u001b)dtHy$\u00057\u001d#qj&pH\u001a9Ok \u001f\u0000t\u00105Mi\u0007QK\t+P\rgO(tjm\u000e\u001dυ`O6 a\\M2\u0010,_%\u0006\u0005`\r0)&\u00105Aǡ\n\fm$:duR\u000fdh1X:\bb *P2sA\tӖQ)\u0015`P\u0000QpZZ8&hpay\u0003a3l\u000e#\u0002`\u001a*7\\\u0004D$<\u0012uR\u001ch\u0000bC\u0011\u0003\u0006\u0006eÜ\u0018&\t\u0004\u0003%GI\tϻ\n\u0007D/\u0015ee&5iX\\e\u001c`\u000b(߈\u000fTj{'H-\u0017\u0012$f\r|k\u001c\r\u0014tO\"B4+Up\u0013 $'>r^\u0005\u0004z\u001dIxJ\u001b`PB9 P4:w\u0007ҫ&t\b\u0003OR*0Sт,&\u0005h\u0000\u0018\u0017\u0002:\u000b\u0019\u0002b\bQy\u0001Y/\u0012\nngH\t J!p\u0013\u0010#P~f,y`~d4UhP1H(n\bDoH\u0012\u0014&*]\u0018O\n£\u0015Q6!Ht\r9\u0011\u001bi\u001c\u001bi\u001c?\u0000\nŏԪz\\\t\u001d߸\u001cBqi\u0004\"g(S^\u0010\tAb(iEWΖ/\u001f>`\u0004C\u0012ݯ\u0013\"<\u0013\u001aWQH\u0005 I#1a\"̨q\u0000\u0000vJ5\u0007?f\u0007g?}2Ə\u00058\u0014\u001e\u0013|\u00058P@\fF\n\n\u0015AU$W&Ƶ$\rjYݛ08ܤp|\":E\u001c\u001c#\u000fp<\u000b56((ErL1\u0001@\rPjP\u0011}\\f8}C\u0015 پ.l/C1UF$SBR\u0003م\u001e\u0007zNE.a\u001e\u0017e\u000f}\u0002<\u0013Q7%Cb\u00109ۜjcLK\u0013iZ}4:\u0010\tud:8%\u001f\tNr\u0014*\u0000NPP\u0006*\u0002t(aV?\u0000@ڈX)mF-\u0017ǵ\u000e\u001e\tQ\u001d0a{jَ\u0018\u000e*\u001d\u0011զ\u0014o`=\u0014\u0004\u0007-\u00048y[\\C\u0005S'd,VDZ1TȲC7U\bu_+0\u000e-VRN\b\n!?„[*+G>!3\u001e`\u0011*~(=l\u001f^lb6S\u0000\bvH,P\rw\u000b%7@j*tTl*T8@\u001c&\u001dZ$\r8,\u0013tƍ\u000b'2\u0007\u0018\n7;\u001d%\u0019\u001eJ\u001a~܆WwPwK'\n$\u000b\u000bv1\b\u0010\u0010^c\u000bv\u0004& \u001eJf!\u0014+\u0005Qn5Z \u001aTmZK2ӎ\u0007{LKV/\u001d^°zzrz-IKw꥿2\u001f@a^/C>^+D\u000bόմ\tL\u0003\nv%\u0015/\u0006&_ck^x3\u0006vX?P֋_^z问a/]B_z_M/}\t/\u001d&!^*Axۇx{~7\u001f\tK\u001fTw\u000e\u00032\u0000g+F~\nc`\u000b{\u0017faOW\n¾\u001bU)I\u0014E\n2P(\u000bP\n%\u001cS\u0003x\f\bf\u0013\u0012m\u0007JjC\u0011vť\u001blF-0{)\u0007)HiA*\u0010\u0019;X{L\u001fD`\u0000\u001f\u000bj+`?<\u0017xG.Q\u0014K\u0010B)p,G)f}g^\u0006\u0012$i\u0019bpȴ\u0002\\_MӛY\f\u0015\u00111[\ther_\u0006u\u001c2\u0003\u001cDX]j\u0018n\u001d\u0014κ\u000e\"\u0019,8,\u000ft\u0003u\u0005\u0004}W0#Yf\f.K\u001b''מWpPk\u0011\r\u0011m)\t\u0006\u0019D>\fiBr-K@mdt~\u0006t@\u0006'H\u0014\u0014#\u000bu_\n\u0014\\ITt4H\u0019TW\\dl\u0002^#{\u000b\u0017*-7EWtJsv*$vjMjU8/zZ'1\u0003\u001bn}\u0012\u000eF9\u0003:H3B3\u000e^\u0007O̦AUG\u0013:S⓪7qkӿ(A3}ЙL&\u0000J/bPֈ\u001e{\u0001sh\f70\u0019 HFoQ;\u001c\fI名3OB#jhѢd.TQ/Pn\u00065^o>\u0000CIaҏK~\u0011iI\u001fw-\u000bKM\u001dI\\Oя`?d}1\n\u001d}d1F(QoO𨼲\u0007pX\u0011o\u0013=,&b\u00065\":~\u0010h\u0014b \u001f\u0012A$\u0010Ik>ND/K6D\u001aїF:#\t#zVƈ\u0007Eq\u0011E/:٢@b[\b%%(\u0007@@*7b\u0010%\u000e\u0013/<85\u000erY|pR$E!G֮?J}\u0001\u001d\u0013C,;X\f\u0010!ICϮ\u0006AA5\u001cG\r=|Cz\nV7S\u001bz\r}mC_\u0001\u0018Cg3\u001eZ\u00001?>cRoa\u0015\u001fۍ :E|˽\u0012+\u0015\u0019\u0014\u001aW}} \u0016\u0005\u001d5{;}\u0005\u0003=#A\u0003g<\u001eg*\u0007\u0014#\u001e\u0013W\u0015PЃ>\nz\u0004}@0=ۘ\u00079`xX5tCt\u0006L~\u0000qJ(!H8{\u0000M\n'j0\u001e\f1M^\rٝ!f *`\u0007\u0010}`9??ϷFĩ붟\u0007E}\"r?ZQN\u0010 S2m\u0004O=&\"\fH|P\u001f\u0006Y\u000029\u001bqO[\fp_axDEG\u001cLsg\u0000\r\u0005eCx)r@0љ\f2\\-F\u0010\"\u001a͡Ђš\u00057\u0002H0z1\u0003pN\u00048ESg'ɣ\u001eˇE>CP5;P\u001fm\rɌGck'Ʌ\u00057$+\u001aTI&F`T}!e\u001b<ʲ5p>r\u0015*\u0019D+2P7(8+\u0018cpPpBB\u0018\u000b+?HQ6SIQRlBTB:U\u000ef\u0019Fj涢pP\u001a%xh/j4pL*؁ݍNis=mD\u000f!e\u0007\u0016nڝ't\u0017\bïKx_o.5\u000b~+I\b#Zt$>$\u0000\u0007\u0013b1ąO\u0003ǭ2iE\"\u000fK\u0001\u0007bb'Un\f< \u0003CJ]y\f~6s\u0003\u0004\u001d\u001a\u0000\nIU`@X\u0014p; m\b\u001eVؚ\n(*$\u0012\\\u0001Wj\u0012O\u001a\u001cC\u001854RN\u0011G`i64xunjUsyA\u000b\f\"Bju\u0000\u0012hzRdk{(4\u001bSL!\u0006r@8\u0013p\u0011{\u00182IXaT2b@I\u001c\u0018\u000ea\u001a\u0011h$+A\u0002\u0004\u00119\u001a-orgRr_jax\u0007\u0012d>m\u0019\u00114mxSBcfBX\u0011\tulu^\u0006\u001c̈́MQ\u0006\u001b!Tbv\\\u000fq\u0018Iq\u0018¦qx1\u0000\u0018Pk\u001a5\u001f\u001f aD\t~#\u00122)vyjO\u0014(~g^Bm4\bRԌh8\u00024!XP\u0006ſ)BqNd \u0007j&2\u0004\u0006@e^\u000e\u000b P]xk ^\u000e\u0011\n\u0019QO9\u0012v=\u0012vi\u0012``n]~S<\u0000gb\u001cmm.c\u001c?Y0afN\u0010?[:\u0003T,h\u0001P\u0019q̈RXU5TKX\u0013g\u0006\u001eM>@B^\\\u001b0fԞF1*0\b\u001e\"Br\u0000Yٕ*Dq\u0003`ʓn!\u0012LaԄb\u0001 X\u0006h\u0001TA]\u000e\t6KR\u0001j:\u0003D\u001e:lhNkĶ\u001fx%]$ϵ\u001e\"\f^ \u0012bIb\u000b=A\t\u001esGШU\u0018B\u001d\n(')\t\u0019\u0000J\n}\nZ*cTW\u0001P\u0000a\u000ft<$xU\t*D\u001dpJEEs\u00159Ӻ1$$+[\nֵ$V*x.\u0006y\\B8j\"\n\u0007ʫ\f\u0018V\u0012GZ\u001f|!\u0007@S\b\u000fTQq&TQ]aR::jJL\u001a\u001eL\"\u00105 j*\u00154*U\u001a+H։g f`i\u001aS\f\u0006\u0007դ\nD.C\u0010͛0xtdS``\fr`O;JɎͧA+iƘ:^\u0001d\bUh3x\u0016(V6\b\u0003WVhĚ$\u0001\u0011PP\u0015\u00144b\teĎ\u001dlA\u0001jK/Q^\u001a\u0002P\u001d{=e1\u00186\u001d\u000b,:*#&\u0003l%~\"qcW\u001eG՚\u001fX%$\u0011\u000eO\u0001\u001f\u0019\u0001DOpJ1 \u0012@Z\u0015\u0014^]\u001a( E\u0010 ^P^W \u0017\u0003Y.{̛8\fN\u0012\u000b\u0003\u001c\u0005\u0000KFd?AM8V%=Շz8J\u001eAZ\u00126\u0002ɢy_>t\u001fsBFej40@n66T^\u0003z\u0003,\u0011?ZF(\u0018DF\u0001\u0016GU\u0006\th[\u0017=\u001b^:gr#3Ђ\u0010a\u0012a\u0001R\u0010ݱ\u001f=\u0003\rT\u001e\u0007TP85MA̵_wx\u0006Sc\u0006b\u001d\u0015\u0003UH\u000e!3؝Xr3q/Dx860z\u0001#^\u0007\u0018O\u0012wL*\u000f,eAH;ʂ\u0003\u001bD\"4\u001b\u0012Ab3|H\u00110FAo)u[VL\u001d\u001b(ײ\u000fjS\r췇\u001f(.\u00052I\u0013ڸq\u0004t/\b\u0011(4F\b\u0004&A\u0002QQXCGa\u001b\u00009\r\u0000\u000bcojOs\u0007*d\u001e&IB\\&pG@q\u001dNzK3䫶\u0012p\u001b\\RF\u0004`\fm4\u001a\u0011%U \u001b\u0005&2x\u0001J:R@awGA:za\u00154\u000bh1.&\tbhh&z\u0003qYsGMQ\u0018o\u001e=6\u0014\u0010ϰݑc<3\t\u0015LQ8 jJ9XNLp)\r\u001fPEGRGڂC:h\u0016\u0011&3쒾0b\u0001\u00067TTEoup\u0012\u0001x\u001e\u0002QnK\u0003\b\t\u0002qA`$֠\b\u0005\u001czZ`\u0007^&\u0003\u0001J\u0000c^Q\u000b\\オ&f\u0002)\u0004\u001d6\tK\u0014B\u001c՞>H\u001fzbe#a/&\bh\u0012#\b\u0016\u001f\u0003(\u0002!g[&9I\u0005|\u001e@<22ɶK\u001eSZ:Rj)u!yզ\u0015\u0018ߙEh\u0012iy$Dfg\u0003\u001dʡ/謑d(/OX\u0015k2B\u0014\nb+\u0014\u0011+8wJo\u0000y\u0001\u000e\u000ba\u00191\u0003WҀ\u0014\u00152%\nֈ\u0000y\tT1'FJG߾܃6\u0013b\u0013s(z^\u0013\b%1S+3\fkUj2(n\u000fd^\u0014itqA\u0002#\u001a\f#jwf\u00073F\r:\u001aK7W\u0004lRsI9^\u001c\nt\"&H}\u000f1A\u0006\r3TE4\\*\u0019(o\"Nb\u0004^aMJɌQ[\u0001M\u000f4`\u001c1GF^\u001c|sR:w^q=\u001f{L\u000ft\u0002\u0004\u0000\u0004k\"ݻ \u0011S;TI&Dx)}ZbZ~\u0018\u00048jԃ\u0000W7X\u0004ŭ\u0006'v7m\u0019,\u0001k M\u0011\u0005($>\u0004$t##\"1!1bRkM[7݇=]u:_\u0014Ebr\n,f]S\u00072P\\8rL*\u0005 vX>-X\u001b@\u0011H!iܴ>QѴ>EEZH5)?PȭO7\u0010a$>9O\n\u0003\u000fdJJ\u0007\u0003}yTA)yX \u0003\u00144銭j/\u0006ʥuTo\u001aT\u000fEW\u0007F\u0015N|>\u0002\u0002UG/dy\u0000$R\u001eX\u0013Q_&ԏ\u0002J\u0005zz\u000fFx\u0004\n\u0000slN]x&L,2}x\u001b}\u000b\u001c?\u0012\u001fF9Vz\u0001$\u000f\tz\u0000z>\u001f/\u0016-\u00183C}N@\u0017'>=6/\u0017vz\u0000\u0014KhLbЫd>_tWyѣ\u00008.\r%bzGL/\u0010ӷ*\u0017g\u0000>7\u001fӓ\u0006@tL\t;T87|\u0013ӻ5q*}+UJO\u001b\u001f\f\u000fuw\u0010AD)\nDFL\u0000R@˛kĒfvW+\u001c\u001fx`и\u0006\tDz\u0000\"}@9>v˲N\u000e\"}jJ!d\u001cHD\u001a\u0019\u000b\b#H\u0010H_W҃d\u001bR$eH_:\u0007PotڥuB\n),<,]Av6)\u0003a\r\r\u0000)v:z\u0006L\u0018}[GяP{a6x\u0018{1~l\rwzԚ\u000fe9$\u0000g6\u0000 PH2[\u00109?\u0001\t\u0019n\u0016SLvW4|\u001d\u0014\nCc\u0005j\u0007*;څeA\u0016Q\u0014zTW>U\u0018^7Q\u0001'zu\u0013'\u0007\u001e/O/zfOC\u0015V7\u0007V+(+\u0007\"|^(x\u0004xd\f\t\u001d-n\u00109\u001f;\tJ0#VOd\u000f:Xk\u0005x1\u001e\u0001\t\b\u0003=\u0019\u0006\u0007`\u0001=h\u0003i\u0004\u0002h@\u0012k:\u001f\u0005ؿ@_:\u0000@\u0000߽\u0004Q!V'\bIR\u00076GG`94&!,4Xdq_Ƣ?bAHEK\u0017;>\b(\u0014\u0012\u0012/]Qr\u0010憆\u0003EEFg\u001a\u001dY\nl&Z#]\u001a~-_\u000b~\u0000`\u0014\u0002Kh\tU\u001a\u0005\u0011xbci\u0012d,yƙbX_)\u0001dA|\u0013\u000fx.?V\rx#\u001a\u0003QB[b\u0010Ǹ\u0007\u0018t\u0001\u0003>F\\\u0006YAs\u0003\u0011/iUI$}\u0007\n\u0010N`״ T|sG(=KTZ{r:v?Tɻ\u000f)vF\u0004a\u0004mJ\u0003=tK\u00066R;i%gQ\u000b.⁐GDt\u0013\u0010\u001e\u0005T\u0018Vt\\&\t\u001dIq=fTSQT\u0010C|\u001flFpBu\u0006>hu*]sDvH\u0012\u0001Oۂ(8ٴ\u0014o\u000e<\u0016s>Ci\u000e\u0006\u0007B\rO\u0018-EH\u0016\u0006:B\u0002\"H\u001e&\u001afjd \u0012>41֏\u0010ݓq`u\u001d!(&\u0011!\u0003cܝ&BP\u0017-\u0001;\\΀\u001dw}0[A&\\\u001d~qk\u001aNq\u0002\u0006zx\u0013e\u0001K\u0005~@7PPp(b\u0004Xb\u0003OFD\u0012\u001fXG\u00044_\u0000i&X\u00108Z\u0013/\u001e\u0000A$Fp\u0000$\u001f̷#'.2ϥR\t@O\b\u0000\u0002=)\u0001X|\u0013#Lotq\u0019嵊zmF\u0014X#\u000e\u001a-KIJLoSD\\G\u001dxF\u0000uʹV\u000b\u000585\u0011\u000b\"\u001f\u0000O)ъ+4Q~\u0012D\u001bVF\u001b\r6\t\u0001\u0015\"I\u000b^%Hdk\u0011\u0010\u000eB%U\u0014\u001a*\f]\u00012jr^(HD©3SRs\r\u0011nbq\u0003\u0012\ty7}\u0019D.[AgkEc\u0018o\u0002#h\u001a8H\u0001%j1P`ʅ|3\u0013q`PPT]^Q_\u0016v0T^3\u0019]|AGv\u0016ԛ\nl܂r^ý\u001e+\u0018,#\u0016\"vl7\u0010t\t\u0006Kǣ\".dr(;\u0006S@0\u001c:SO\u0006\u001e\u0006C]P kN\u0010!֜?T0}Q0S1z\u0017#^$ļi\"4SwP)r\"*jm?VIVW4ٔTbG\u000eD\u0014C\u001f\u000f\u0018Z\u0010\u001a{T%:<\u0006[\u0016\f%\u0016$hv[gQ]q|@)YZ\u0019\u0013Zb!\u0007&Ma\u000fzZy\\(_ųy5\tMuk0p\u0010\u000f\u0006%\u0015\u000f>B\u0012o\u001b\"SZΉ`\u0016Irj6Dj\u00172z+\"\u0015\u0005\u0010RʠĖVb[,9 ?@\u0003dBmuz\u0007\u0013w\u0002\u000bo\u0003do^\u0002 ó0-UV+\u0001\u0018vXu+~2\u0002't1O\u0004\u000f\u000b\u0019];\u0014~\u0000\u0014lӊ\u0018\u001c\u0000tu{t[\u0019}\u001cA@\u0016\u0019BwGRv~\rq+D\u0006s6F[c`ч\u0001\u000f0\u0012e\u0010y\tm\u0003\u0011Ƕvb2<*dvh\u0010KD\u0000qX1o\r\u001d_u\u0004DP \u001b]XL6pl\u001fD\u0000~HUFjHH\t\u000fl\u0018P\u0011\t\u0014\u000e\u001f\u0013\u0004xv\u0004x\u0019p\u0000c\u0003ikc1芰e\u0013:H\u001eng\u0010,(DpD1F\u001dt!B8\u0005}\u000f\u001d*Sk:\u001d\u001b^=J%kPaz{Vf&\u0015\u0006bF\tA\u0018\u000e\b\u0004x-\u001d\u0005=Ҙl\u0012\u0017Ap\u0006\u0001J\u001fU\\\"$YCUn\u001e\u001fB\u0007u>\u0005\u0006\u0007\u001a\u0018\u0014(\u0003pJ\u0010\u0003\f\u0000Zm\u0015rG@xK\u0007`UV\u001e\u0005s*,LadAw\t\t2h}0JS*2ΐ\u0002\u0019\\Cǟ+Q z\b8\u0005\u000e@15{\u0002C*\u0006cp\u000f,EGr(j\b\u0001\rwes8|#K5/\u0010@L\u0018B\u0003D=E+Qx\u0014#,ax74\u0000rpu UP\\K}Ĉ?i\u0002)肎i\u001f@J!A\u0010$PJ\u000e$n\u001d$\u000f\u0000ܾGWeæQ6)6`\u0002\u001a0b)D)\u0005zO6(6\u001a\u0000ma]z10\u0006Pe\u0006\u00184~кX{BXl\u001e`0\u0001#\u001arDK@)\u0018XP\f\u0005J-\b\u0010B\u0010\u0002\u0013&f\u0005&TNh\nN\u0012\u001d\u000f\u0018>!m\u0001G\f\u0005jk23\u000b\u0002*z\u0005\u000e g9JU\u0010\u001c\u0007u2q\rJa+%P\u0001>`d)\"Hfe˫213\rB~;e\u0001 0nc@o\u0012\bt\u0011ŔRe:V\u0005y1\u001e\fÅAw\u0017k?H.zxsǤu\u000f\u0007I=S\u0007\u001e\t_1\u0002bB\u0010#H\u000ft\b\u0003(-4C.8̝|7\bh\tK\u001eh$'x'6M:CX2@\u0010$q)\u0011fV\u001d\f-VPyMC\u0003\\@(p\u0010\u001a!\"c\u0004\u0012\u001d\rD!X65\u0012~œ\u0004^&R\bJ\fF\u0015[a3)`\"e\t1y鰃;z\u00172+\u0001@!\u0001\rg9\u0017\u000ew$9x7ʰX~*9LzMNkb\u0001^\n蔒敏x*?%nA$\u0012nӅu\nU\u0018a$Ka^&h\u001bj6*ȭƋzQ3)Í\t\u0018H-gLZM}+5Ӳ\u0004\u0003Wdqޘ\u001b%^\nӿ8M[ӧ)\u0010PBB@!\tbybEP$n5h\u0014\r,T\f7FוQzCR(/\u000f4@M[:Szm)Ô\u001e\u0003]JO[\u001egGסePz\u0001-n~gu_M&_zOCE0e\u0014`bjQ\u0011y?\u0017B1J\u000eO*)R-Y\u0001B3C@&ꆣ5\u001a=+H\u0012\tH>#$&E\u0015IzM>HIH\u001a\u0005^\u001f}\u001aIQ\u001a\b.\u001eD#Fs\u0019;\u0018tG+L4PFP3\u0015,T|)bN7\"\n\u00140g]څCq~p\u001c+W\u001dO\f\u001c\u0017B$їeK:%z\u000fj%zH\u0012!\u0012}{D?z*\rHK\\|\u0002J\b>\n~`g\u0006r[Z:8C\u0007Eр(YF\u0001^]՛\u0012\fb!\t+\u001c!߂_ȇU#%\u0004\u0002\u0004x\u0002\u001d\u0004\u001f#\u0019;cT$|%g btc'Lc=3\nI\u0014\u0006Waq\u0006\"\u0013\u0011TXR9?O^Z~s]bT3=:\u0006Ȧ\u0012Վ_Y.Ys^kUzjTP)z\u0011A\u001a͖b\u000b\u0003dGn\\\u00037bf+&\u00072&\u0003Re+AKqō =\u0007\u0019au4|\u0019\b,m\u0010!]^RQ9Ms.~6捋\u00010Э=ms\u001b-\u0015*f 28\u001c.q\u0007\u000bH\u0006uR\u0016u.<\r:xX\tJq>f\u001f،.\fH\u0001=@XadTcKBx74\tz\u0002=R7?q\u001c\u0016(rg8p\bpx^A\bubf\u0012D\u000f\u00179RP7\u0001048x>$}&\b)Q\ft-\u001e\u00014m\u0003\u0006R\u000f3M}VB\u0007'\u0011=\fCKL\"'IT\u0014%\rSaWӈ3?ʘ8l&X\u0011h5\u001c\u0010\r\u0005=\u0003\u0019$T\u000e2h~h\u00063\u0003!B\u0006ǐt\u0001\u0001(\u000fG\r\u0016\u0012:\u001c\u001e\u001aж\u0015\u0007<\u0017@-X\"AՑ\u000f(x=Q_\u0006y\u0012&R\u0004*\u0003\u0015>-+n0Ȕ5W\"A.+x|5;|\f͇F\f[+\"!rniX1]Xq$b\u0002bųa`/DSc0G)N\b$g\u0002Aei\"Ob,A&Qj\u00184_\u0010m\bYr\u0017\u00032PjƩ4V\u0018\u000b\u0015`k\u0000\u0010k\u0000/j&M0O\u0010\u0004#7\r\u000e\"嶡f\u00073I\u0003lAFƊKG5t`?PL4D9Q9rj}fQms?:\u0000q'Yv\tjΉZ\u0004T\u00194I\rR\u0006H=եb*\rx͢R\nfJdł)0\u0007:%\u001a2?<0sg**\rUT\u001eAT2K\u00187\u0016d *YE?q\u001f\u0010;+Pls\u001e(4!?BJ\u0018<\u0014t\u0011T+=@\naW]\\-\u0014B@֐`5\b(P\rl\u0013{\fp\u001d3W@\u000fy\u0015A\u0001hq\u0010FP\u0010#C\u001bd(0(ar\u0006(phs~,GĀ\n\u0006tL>4APJJo=[UQ)QEGv\u0011bju\u0002\u0007RwE\u00033\u000f]1\u001dEC:\u0003MAvڀv\u0010{&\u001e\u00037phE}h\f:g\fʑ\b\u0018\u00131h\u0003t\u0001S1-+\u000fD=5٣VtD\u0006-u;@5&7պ4j2\r\u0016\fdU\u001cA=5>Wc±̰Jc_\u001e\u0017X\u000f&O\u0007\u0010\u0011\u0001)Bj#%a\nѪѪYiUhǢ/T!+\u0006^\u0015AVO],+4XGJcb\u000bklFh\u0000\u001fv%\u0002;+]\fLzG?/\u0002K\u001e\u0015sV}\u0017\u0001T-\u0014[\u0005IRQK(\u0017B\t0\u000b&\u0000=nRxkRΤ\bɟ,=\u001bYbX.J\u0015m#Kn\u001e wk6;\u000b.3\fLx) 3&q˄Y\u0007R,\u0012D18,\u0011\u001aLZP\u0003HNX\u001a@D`LQȀ\u0016T-ةD[P4\"Gm$Fm\rAW\u00153ۉ\u0001Ш_\u0012\u001c\n\u0007J0P^<0\u0006`N7~y\u0012\u0017e%sA\u001aQ9>;F0pjNݪ\u0004\u0007vh\b1\u00120~=R\bg(+8֯\t\u001aqK\u001fny>V\f\u001c`K\u0000,\u0010ƙo\u0014._eܵȊϷ8\bdC\u0011އf1X\u0018\u00155sq(˦n\u0013\u0001E\bU\u000e]\u000f-P\u000b\u0017%ǎ[&\"\u0016Q}-ϝƠ2\u0018\\e05W\u0006-\n0B8^\u0005Dn\f%B\u00003fQ.IaAqB\u0019\u0004WPVܺSl\bE?|\u000ea?+PoU(s\"\u0000hLh* 17`Դ\td$Q1<\u0000Bd\u0005䡒]\u0000J\u00055\u0007aZO\u0002RjfŹ\u001f\u0010\u0017f\u0010Ct:\u000fikԕl\r\u0016bhN \u0003]\u0019[\u001b\b\u001bETR7HP\u0010`\u0001\u0015-bc\u0011Yt\u0002A\u00076\u0013ҬJ3obHCHM72Mˎ\u000b\"\u0010rB^ӝՠ4xb\u0003/\u0003+\u001eV,T?@\u000e\u000eHXIna p\u001d\u0013\n$(!Ϯ[3͋\u001b\u001b9O\u001c\u0002\u0015\u001d\u001f8ZɈ\u0011 Oa: EDl\u0015P\u0004/\u000fx\u001eJzr|\u0017\u00165bv\nٔE֦Dl#𗋘pM^QB5q\u001d\u0014$[(@v\u001egay;\u0004F΂\u001d\u00004\u000eI_\u0019C}'\u0007FD:\u0013E\u0007䓫|Ѝ\u0010k9\u0002H3bMfbf{\u0002\u001cdTQKD\u0001\u0010\u0015\u0013\u001dR\u0004 Op=\u001e\u0005᷅*l\u0016?@fP\u0002K\u001c0\u0006\r\u0001]i\u0006HA*Q\u0003T.T\u0018:pBBp$ V\u0016s\u0016e\nȝRVBD\u001d4\u0013U1X\u000f\u0011Iu\u0011a\u0005f\u000b,,\u0018\u0017cqJcZG-ٰ\u001c>\u0015O=l\u001e0\u001a'* \u001e\u001eAt\u0015\bT5(\u0003'7#\u0015FtHF9INB)\u0014I\u001e;eU\u00023hZ\u0013h@E꧓:6\u0014$t^\u0016,,,\u0007G\u0002>0\b\u0010]\u0011G\u0007W\t\t\u0007\u0002F`$\u001f@i3\u000b\t\u0014X#Y\u001b\u0000d[/U\neSl\u0005\u0019\nHYVt!Ś\u0002a\u0005w\u001d\u000f5*8J]y@Q1J\u001eL6[k^!G!\\\u000e\u001c'=%h\u0013d\t\u0007LR\u0012\u0016\u0011)y:X\u001f$nap%񁍋A`.\u0014\u0018ۀA{՚St\u001bTŜM4'b=p?$2D#F\u001a%h4ZU\t\u0015\u0006+?\u0011aUv4ª>\u001a)\"6.!4b:0\bBδt\u0002(byfhOl4\bƹ\u000bb:\u001dHt\u001e)0I?6kc+B7ҍ4\u0019Ć=i¾\u0012T\ng\rr't4\u0019\u0004mFk\u0000N`\u001c\u0003^8*vR\u0011C\u001c!\u0016\b\u0014fE\u0013\u001eN\u000f\u0004\u0017X!^%\faO\u00122\u001cHm:Rd\tZ\u0000ۂi \u0013,ua]\u001fΈԧKL\u0010ɬM )Sp\u0016%:zT_ \u001aI\u001aK1ť\u001fX)W\t|\u0014ӈ\u001ft\u0013ohRԧ)\u00000RdT&8*}J5S4Gp\u001b\u001fq\u00125^-M\"I4u\f>\u00183(}#()j\"jWuU\n`Y+~[}\u0006]\\\u001e\u0000+O\rZ/%\fL~qb^E\u001f\u0015\u000eL`3?=ǧ~h}iSXAa\u0018`i\u000b0\u0015\b=\b\u0001\u0018\u0002zT߶+\u0000[cY|?,y/p6m\rI\u0010\u0001h9u?XlO*\u0007\u001f\u0003\u0017f=+)Yo{zZ}f$0~V/Rw,O\u000f@-۪T\u0003\u000f\u001en\tTVwCԫ9^TDU‡)ke_Mó?&.NHS&\u0018p\u0003\u0011M(W}{\u0000J=\u0002H=w\u0002t%\u0000ԇ/'gzQ*IC\u0001z:~\u00001%tPo\u001dԏ\u0002\nE\u0017\u0003E}\u0017y\u0007/\u0011Aӿ$MU\u0000HHCE\u0011\tpY\u001fV1#{ԩ@\u0000~c\u0003W\rO|3P\u0019]3C}ckuzOcu<\u0013>Q~v!w\u0005ӧD>=hR\u001e\u000bO\u0012&=\b](߹d\u0003=\u0019#\u0003Z\u00073q!\u001fs*ghk4VIhX'H亚\u0005MAŦG`l0FUQxM\u0007h̙^\u00049\u0000KuS[\u0013,!h$L_U^\u0003\rSaL\u0003w\u001cSD#Bں%l\b#RK\u0011PN=0U\u0017\u001b\u0010\u0017\u00008\u001e:2Houҗ'\u0017~J_A[_Xk\u0016َE#\"=\u0010ޫ\"]va-Q!(\fkZ\u0000'נ\u0000\"ZM\u001dgj\u0019rk6qcDbMi\b\"\r\u001cSb`\f\n\u0012=zU&F\u001f!=f\u001dye\u000b~R A\u00030C`в%͙؅lcYl\u001e\u0018W\u0013=@eDO%\u000b`k+\"@\u000eHST\u001em`|X1r\t?p!e!\u0010O(\u00178i\u001e$\u000e&\u0011\fB\u0002H\bJbj\bM\u0011d5<\b&\f~*,!\u0000qħhOJ\u000fӥ5cݾ\u0004~ jK2ʭ>\u0017\u0007wZ}\u001bq\rW|+t@%W\nK\u0018IJs4Ejt\u001f3 \u001e\u0015y){m\u000e\u0013:r*J\u000f\u0019\u0004\u0006\u001e!$\u0018uZ)>\u0002o=\u0012\fГu퉆\u0010\u0001vO.h`Ifpqbeb\u0000CuX‘^a_g誤p)9ܥ\u0014jSuٽ/^0Vn\u0016!Eu\u0013h\u0001B\u0006\u0003\u0011\u0001\u001f\u0000*\u0000#Ċ\u0000FPg\u0006 4MAѢ%La\bУ\u0001b&⣝#sAF׃$\u00009\u001f\b\t\u001dк,\u00012\u0017d74y,\u0002Bh\u0015s\u001a@<\",\u001e;3t\f\n\u0004Bگ@%FFKSD<4^h8W\u0001S\u0012H%`\u001d7\u0010E5f$E\u001d 3&ȉtEP\u0018H\u0001\u001cj\bs,=\u0010$*É\u001d\f\u001b\u0006UɫKJw]El\u0001+*\\ɚ\u0007_sB\u00026#Tb(6ppG\"\u0013\u0019IE&2W&\u001eA\u001adJb\u001adʻ4H\n mn\"[F(=5*\f\u001aq?aIh\n\u0018e:'\"Ђb@0\\Ѡw1S\\-yˀ4d.qMuJ\u001dY%\u0006\u000b:jV3̓vx\u001fN\u0016\u0003\u0000\u0018K`\u0019$Ȍ'\u0013m*6WC\u00074W2\u00074/6\u0013\f2ߏ;\u0018>_\u0000mD}X3a\u001aԒX\n>q`mԠi_i_U\u0003jGr56\u000f\u0016@\u0019\u0014\u0016g\f|pɡd%\u0016K7\u001fRB\u0005*\"0\u0013hn4T\u00015Q\u001avVS8\u000flSC\u0017zF\u0007\u0002N\u0006\u001d#\u0019fŒ\u0004/T$r_U\u0013LTILr1d\u001b#4X\u000e\u0019-ww\tW@sWU\u0005X2\u0003\u0017ÕGp,N5\u0006v]J\u0005$\u00073\u000eP!J$ҒNV%\u0000\u0011\u0001\u0018\u0003S\u0000]NZG\b\u0002\u0012\u0006*W5WD\u001e\f\"\t\u00078\u000bV,/\u0007&MҢ1讦\u000b-A3Jh\u0003&W\u001fԕut\"`RX\u00183j\"mpkq\u0011\u0001*\u000f\u0011Fr\b.S\u0007((b]+(b])R\u001fХ\u0012bե\nԥ(uwú\u0016*jM\u0019e;\u0014\u000bՉ=\u0011\u001a#HeE7\u0010\u0010^\u0011]\u001b\u0017~\u0002\u0003j*\u0006#x\f8\u0019Jd׷P\u0011\u0000\u001c/\u0005~\nqX\u0010\u000eEj#\u0015\b@5IC\u0010`\u0007\u001bA\r\u000e\u000e\u0005\u0007\u001b\u001a\u000e\u00076?ӊlYԂ)t}IC)\u001crE\bݬp\r]&\u001a^lpd\u00012\u001b)1[9L\u0012K\u0013Z\u0000KTk?T\n,h\u0000\u0016\u0015Бlm^08\u0002\u0002i$Ltgڋ\u0000[i\u001f*tIymyyO\t\u0006_^*\r+p\\\u0003!\b\u001beI6\u0001\u0000RbՉ(KrU`\u0018&%LBr\\Y!yMJ?0 :0tΚ#8\u0003V\u0018M/\b\u0018`a$θS=\u0011؃9#Ń\u0017^\u0006\b\bx\u0019kZ\u0019^LLy\u001fxh\u001e96\u0014Cϐ\u0012A59\u001a\u0010Lj#\u001b\t:\u0003k`aBv\u0001\u000f\u0005]*\u0000\u001eOiT\u0012\u0014\u00024x\"e\u00032\u001d$\u0005\b8T\u0006YOF\u0017\u0003#\"3JF0%\\,%tD\u0007!bH\fD\"]6\u0004\t+_ApSp\u000ftQ&o<\u0004fD\u000b\u000e\u0015\u0010f9@4\u0016N4J]Pە_')BT4\u000e\u000bq$*0VK\u0016;fKg\bka͓ER\u0019y\u000764s^\r~\u0018\f\"\r.+\u000e@\u0001x\n\u000bNPfSJ0\u0003cR \u0014*\u0007}!Kl\u0013ޡDuob׉*2\u0001I\r\u000f$:\r5Գh_s@;\u000b(}\u0000\u0013\b^n)03iaP\u0018VD5p\u0003VڤX\u0013Ǜ:,aIA$3A#\u000fnolك\u000fAUWc\u0002>\u0011l2!t$\u0013\u0000h`}_@}\u001ebц\u0005ǵ\u0018\u0017\u0013ր\u0014\u0006\"\u0013S\u001cɂh-)\u0006,\u0011\u0014\u0011s]o&?Or#M˕Q:Lr@,b\u0006'\u001br\u0014Nr\u0012\u0011\u000e\u000fh\u0014\u001bT'*\u000170N\u0006ILH܆r^R\u001b\u0000uڕkǠ*\r\u0013i\u00024:x\u001cZ-\u001a\u00016~TUf?q\u0011#??y\u0005$l\u0012dʽ|\f$+%'^&⽑'-{J&(\u0014WV1\u0006F\u00193#L>\u0006\"E\u001ck=\u000f\u0004q4g\u0003(vO\u0011#V_gSn 5\u001d\u0005\u0004G\u0010͆\u0011HpGZ\u000e\u0002pΐкOK<\u000b6$^JcR(\u0018\u0018g^\u0019\u0003p=\u0016>.d)0`\u00023Z\u0002\u0000\u001cZF0/\u001c\u0011\u0002w89Ʉ-[<\u0013\u0001xP^iI׷[u};GL~ &\u001a\u0006Ba}\u0007AJܢ$rREtFLG\f\fe#2\u001b4\u000e\u000fw4\n\u001bG0N9^\u001cy#)\u001dY\u001e,>? 1ݐn$BԦ\f\u000fwt\u0016R.-\fl>{I<;\u0013NvqG#y\u0003\u001c+8X*p\u00128%sX\u0012枏\u0005~8:d~\u0003DxE(Rm\u0011^f\r/\u0003Mr\u0001TH\u0002}\u001bM\u0015l{7E|YE\u0017(/\u000e@jv4CBĺ~3\"\u0006὞U{\u000fa%\r?)z\u000bz4q\u001a\u001c\u0000wyKOCC\u0005/'\u001fXhZ:@#,XZg:G\u001c\"BTp\u0011iPZOv)\u0000V\u0007(\u001c\u0010xeg}\fKu@.^!mX\"rg%ҴNJ>\u001f3L\u0000s\u000b\u001cƭg\u0004\u001cKے\u000f<$\u001081|`2vLG@ʬ\u001dF,\u0016)#`ڧQT\rՓ$\rW>DiWP}GVI\u001e\u0012\u0007\u0013\u0004+U9S=J\u000fD./hMm2O='R\u000foԧ\u00076\u001e]\b\u0018\u00026kyf`4\u0019]B00%L\t)\u0018\u0014Ju=\u001b͋M\u000bK`NP&\u0012ӗ\u001ccAKΠ>#^]P\u0017s \u000bW\u0003\u0003\u0015\u001f9QO@wQ\u000f*硾\\u\"@nt(o>/M1i\"'OԌX\u000fV\u0012^\u0000\u0019($I\u0019 &Rb\u0006p\u0019\u0003\u0004f\u001eIJL_ILO\u0004\\T;\u0005;\u000f\u0018X'e;}mG9vO$E\u0000I\\Z\u0007ܸ4Lhbv\u0012fqDcD:]ȉl&cm\u001eS[\u001eG\u0003(tiv\u000ernO*u\t\u001c=W\u0012'<\u0001}!n@@\u0001̄w\"/\u0015zf5E\u000bo+\u0007\u0017E`\u0000bmQCTKr!&uA )w\u0011Ţb} \"ROH\u0003}\u001fD8|,\u001bF@\u0016\th\u0001ЖEBH \u0011\rhފ\bn&m\u0010\u0005Ne\u0006\u0003t(gJ*8\",:x}K\u0006r=\u001c4C>Kct!Lip7\fO?x4(aO\u001a5/\rj\u0002\rZ4\rJ\n\u001a\rh\u0010r>*c[X\u0004pE(\"*ŏ#ucޝX¤A3$\"8KF\u001b%I:Lm\n\u00072/\u0005\u0002I\u0014ǵ~\tO隃IaહP!RQ(\t6\u00064p(R\u0010APztP\"HaD&ᅙ\u000eJ?Ж0\u0018>,\u000fR\u0002H'a\u0015Tr2hV\u0018\tQ\"3\u0001rYhG,\u000eM)i-\u0011q]Fe]V͵M\f?1[7\u0016\u0004e8\u0014i)m(\u0012(kY\u0014j(!ep\u0016%\\2D,\u00106E\u0000\u001dZs(\u0014*?0?m0pBj)L:\u001f@%G)se1h\t_\u0001zq!#\u001c}'8v9\\؇/\u0001;=\u001c2 #!3a\bST\bs5jLMkN\u0006IFe\u0000JJ;\u0001))Ґ7\u0006m6\u0013\u0005@vYB4и>\u0015(\u0007I1UVf\u0010C&V\u001eHl -)qX}!\u000f[`#a\u001b\u0003&h\u0006F\\\u001a\u001dK 4V\u0003n8j8\u001eA!M V2R\u001c#`\u0010c^q[\u0003X$\u001e)i.W)*dl\u0001tJG3\\Z\u0000^\u0007\u000b\u00000q|\u0016\t\u0000XI\u0007S\u0002@\u0017kBH\u0004\u0001\u001c;\u0006\"\u0003s9|r\u0017$0\u001c2I\u0012c\nJF,$\u0001uٸRQf­\u0013(\u000e\u0004xJ6\by\u0017\u00073ymT\u0003@\u0007\u0000\u000f\u000fR-=>p\u00136*!\u0014Š\u0004!tD,$\\D|o\u00198\tʣo$ \u0007'\u001a\n3\u0002Y=\u0015\u0000(T\n\u0002U\u0005\u0016u\u0007\u0015Xb\u0015'f6\u0000UƤ:+\u001d8A\u001e\u0019\u0012Cr;\u0013ZT|\u0002LA\u0000=c-\u000e\u001f+yr\r\u00149I\u0011\n\u0012'M.`GԷS~ G0;E\u0000+[ZL'\tl2PRi$&oFI\r3S\nI\f\u000ef\u0010\u0019g\r/NyB[\u000f\u0017kh\u0012jBRL?\u0017,J%[K3>b]/G\f@D6\u0011*\u0018CZT\u0000h,F\u001bF\u0018ϠݙLt\u001a}\u0014\u00184mL`@\b1N\u0007K/\u001cz;\u0015tr}z\u001e\u0018((4\t:t14,H4x\u001aR:0#N\u0001̋AM룉u:jv\u0007JO\rʘ'N!CN-A\b\u001d\r7oqfzḥA?\f#feBG<#\u001d\u0013Cf\u0013%\u0011(B(I\u0005\u00146y7\u0012P3ɳ\u000fd|5M6-?=A\neg)%{({\u0015\b/\u0017ú\u001e6\u001a>vt]o|4zW{<\r)\u0010d.\u001f\u0013\u0003\u0011|3\u0014\u0006y\u00142/[4\u001b\\(nfRk85$6%NJ⣘<4zO\u0002Qzm1S*[2J$J5R#1\\\u0017\u0000\u0010W?ճp\u0018\u001a\\}\"\u0015\u0005\u00073~\u0017R}ɂުb?4\u0015\nP\faOԿA˷\nf3\u0000N^d7r%\u0019B¢ԍ\u0001,\u0006Cj\ti8CO0kM.!&MũOуS*p\r\u00028jM=rS\u0003D\u0010ƥ\u001eR\u001fw+\u001d5ɄzbB0\fJ\u00026ky\u0012ؤjB\u0002UNkK\u001b%\\\u0005t35:G_Ӄp-\u000e\u0012w;O\u001dPH\u000fՍ$zrTx94<9QZ4$Ԗ#\u0005URc\u0016{\twN_€Y\b\u0000T$\u001d\u00057\u001d\u0005\u0015`\u0014\fvx\u0014y&p\u0012\u0002KI\u0000;\u0003\fdmY'K?e\u0011@C\u001a\u0000hKL+xXOX[CK+O\bgp[YBwe$|\u0003\u0007*rXg\u001baJe䎊;\nbcc(JRL\u0019*@[@\u000b}R^s,o\u000f\u0006zu<@sF(f\u0014ɶuzk\u0001]\u0001pX,v\u0010V\u0014\u001dΩ+(\\\u0007[Ptb\u000bQ]C\u0019ך*SvcDŒ\u001d\u000f\u0019N\u0011\u001bFde\u001a6~@>ydF̎EȘ\u0013]8\u001fn$oLa\u0010+\u0003_i/s*Y\u001dXr}\u00069t@ãxCj\u001f5V,£\"}2ǣL\u0019\u000fuE,ʤ\u001b\u001ar4\u0004/\u0013$T(0BR\u0006i\u000f6q\u0019'*Dˁ+\u0007́\u0003+\f\u0007\u0010\u0007?\u001a4]j\u000eh!9?Ll9\u000b\u0017hE\\\u0012\u0000ijNF\u0000w\u001d1\u0015\u0017!!\rZ*,٣c\u0015U&ha+t\u0011Sߧea@ѱ\"\u001c\u0012i|)\u001c\u0019]֙@T\u0006CQaP\u0014q\u0001&\tW\u0011/bY\u0011\u0007c[\u00115\u0011d\u00173\nX266Jk$xV\b\u001e *\u0012tOG\u00034Dž\"!H\u0012\nOM#\t\nN\u0007g26J\u0005C!#BYSQjPɆ\u000e\u0015\u001fQ\u0016C\u0007K#\"9@\u0003ꤦUKNӝ\"5\u0005\u0015.nא\u0012\u0017:\u0018\u0018:0xw\u000fhY3x\u0019,nK|2W\u000e.o4'P\u0012\u001f/A&D~ݝa\u0000CA#M\nx\u001c&\t+dH\t#JG7\t\u0003I\u0000_\u0000\u0016\u0001&P8r)^8r]\u000e\u001c\u001c\u0000gH\u001ch\u0003Y3\u0003b\bZY⎂b,?M`\t*\u0006\"\u0012\u000b&\u0003y\u0014;]w2\u0007Fɏ\u0004\u000e@\u000f\nk8*\u0004Cn8\u000f\u0001\u001aFip\r[跆\u0007\u0005;Q΁[\u0004\u001f\u0000{d\u0006\u0013I\u0010+\u0018\nK\u001c\u000e.}ȭ\tF\u0003\u0001r\u001cB%U,2vd+\u001c\f\u001e\t2LQ\u0003:H@H\u00034e\u000e:\u001b\u00125\nDevi\u0001֗\u0015l\u000f\u000f\u000f\u000f>^KaEh\u001dbg\u0003Z\tU:h6\u001f2!-*\u0011a\"]X\u0016T4\u0014+\u0012@+#u!0T\u000bH\u00032*t\bqN&\u0010#\u0019@)\u000f\b\b\bȂA\r\u001b\u0015]fiuV)}?k\u0005DF\u00010@\u0003%:\u0002Wy(\u000f\u0013s8PQRԟ\u0007+\n\u000f݄\u0002SE#?}\u0017\u0016v*_g\u0000;Xr_K\u0003\u0013Qz\u0004TzMp\u0007AXg3Is4J\u0014\u001dG4BN@Y0\fsh\b9\u0019\u0011\u0012g=+\u00197z\u0002\u000b\u001bw]&'ɜkN\u000021,C\u0002db\u0001b`L¥A\tг&\u0018SL)\u0013\u0017E\u0019z]E>thC_t\u001f9>NMZ\u000ft\u0010\u001et\u000518\fG+K.[N\u0015\u000fQ*ָt\n\u0004\u0002is\u0001$?\u001fM\u0000_\u00127:\u000eyp>ϋ\u0001kq\u0012C\u001e\u0006i?a\u001bAM(fHLJK\u0010k\u0012d5;y!R\u001b鼙t~\u0017:IShP?íd\u000fh\u0002G_\u001b-DZ\u0017\u0005`\u0002\u00058\u0019U|(T~${g \u000f\b(r\u0012ڧT0o\u001c\u0003|*p^5.8s3\n\b\u0010\tq\u001em^W8\u0005\u0013X\no[Q\u001b|h0_-\u0017E>e*b\u000ffAC\u001c}!<\u0004\u0016}\"+\u00153}\u00178rl\u001eq{4}z\u0005;EP\u0011:\u0003'K@|\u001a\u0001{L߃Zq=-j}\u0014{\u001e}\u001aG߃X7\u001d\u0016E\u001e\u0019‹\u0007\u0012c\u0017,h1pƣ\u001bB;½vUJ\u0011MA-\u0017C[dTa&3\\A)\\2r2x\tw{AS1\u0001>K\u0005ߓL\u0005־^<3,`T,*iT85\u0003\n8\u001d\u001a\u0017\u0017\u0018gstE\u0012 H,\b:x26JX\u000fl5j\u0017c90\u001b?\u0014̗\t]\r3\u0000\u001a#^\r\u0005e0\u000f\u0019̿Rأ?1a\u0015HvD8\"\u0018\u001fLL\u0011*\u0018?\u0011jJ!\tmqD\"/\u0002\u0014v\u0003<.`1Q\u00074\u000e\u0005$XtWur\u0000\u0016jz\u000fΉyZeb~\\_̳\u0016.3qD A\u0000/E\rɅ\u0018A\nW4\\pV^$D(\u0004;|\u0000D\u0010Kk-:\u001a1s4\\o4?i4\\\t\u0006\u0012:ݽ\u001e\u000e^u.\u000f\u0013{<Þ\u001f3\u0014oRIt_(ȿN\u0019.\b\u000eN\b\u000eR&\nd\u001cg(xP\u001da.hB{Y\u0018\f\u00071r<\u0014i4\u0004\u0013\u0015O\\syڲH\u0006\u0003w{B2h\u0015b\n\u001b5.kZǹ3<\f\u0018\u0014kW\u0014+]IXf\u0002u\u0007x\bM)р#ZP\u001ct3\u00125h\u0016/\u000b'c}F\n\rx 5^\u001f\u0005M0G,KTM0HEC[,\u0003Ymk\u0019\u0006U\nD\u0014\u0003\u0015\u0002\byZj<\r$ax\n?pZG|/,L\u001blb4evp\t_]PNA\u001b\u000e-M&;GG\u000f\u000bh856T4\"\u001a*V\u0017\u0001i\u000f^yk\u0005\u000f,\r,\u0004+*+99/XLϒA97\u0003~NE\u001b+Dޟ\u0010\u000b-X<5%d:h>\u0003h\"cRZ@`Q~@+\u001e\fchG5G58Y9b@2 vɀ؛\u0001\u0002«k?\u0018>>I%LX\u000fa(#R~5Q\\S\u0004aQ¦Ùk\u0007\u000f&oƐTxIʼnmȵ66d7w\u001bKLrih\u0004\u0014\u001b\r4k\u001f4\u001fPiq'\u0017\r\n&\u001d\u0006-J:̾F:2v\u0000\u001cAnj| x\fK\u0004\u0016}$lb \b~>\"\u0000l=\u00034Z.H\u0003\u0003\u0007/¥H\nQ(\\jZԵy!ӈȬ,\u0016<7&y{3\th\u0001cug\u0006\u001a\u0014 \b\u0013R\u0017@ϫ;bh_\u0019P*Sc){3;K=L\u000bU*\u0010.\u0014\tLJ7(!ܠ\u0004gA\u001fԝA!I͐r\u001d70\u001f\u001b\u00012b=P\fp[v~u\"@\u0015|\u0002\u0013\u0018U\u0001J\u001bu\nܳ;\nF\u0016Y\u001c\u0006c\u00142wˋ\u0001h5w?N:aCU4B\u001e\u001a!\u0000\bq:`ĕ`&iÛa\rIKڢ`51,$@\u00140\u0001s\u0016AܱMXx\u001e-DS\b\b)!\u0011$T\u0000\u0011ϡ\u0006E8o3\u0003H$\u0010=Kiȼ8)\u000b,\u001a\u00191g\u0002fTu5o\bo{\u001e>\u0011ŧ2qN\u001a!k1\u000bH(\u0019rʼ$\u000bM\n{KQMN)Gf^\u0011M\u0010)\u000b\u001a<\u0000\b;\u0000jU5\u001b\u0015FtF\u001b\u0000i<\u0006\u0007,=\u0011fg4x\u0017ITS\u0001dT%\u0019)˗\u0014R\fG\r\nM6\u0011C\u0004Cxq\u0014\nAPs|O=ژ Z!BG\u0001ErvF1g\u0014\\\u0014G1Q!2ă\u0003\\m\u0003\u0012\u0012j%:Va %_4,\u0017 \u0012X}3Ye??b\u0012$uX9|c\u0002E\reIyS|\u0010}~WDTw\u001eT1~<ʟ/U??\u0011\\\u0005yW,\t O9\u0012\u0003L\u0015UFj#u:\\JW/n=\u0012簯!\u000fcryD{~\\lS3\u0000J\u00016η\u001cpU\u0004(Ty\u0013\u0017ℜ\u0001\u0010U\u0012b\u0012d7*\u001dm*t\t*:\u0002c\u00149]\u0000\u0017Σy\tB;ΛҰ\u0017\ryFv\u0007\u0013uv~Dw\u0000^3\u0000\b\fY(OH\u0014r\u0013imco6I\u000b0nY\u00111(\u0018\u0013\u001f\u001eL-t\u0013\u001b:\u0014\u0010|\u0014\u0002+\u0000\u001caDR,\n\u001a\u0002äl\tm\u001e\u0007Hm\u001d_\f\u001cE\u0013\u00199? 7\u0001D{\u0019-r^\u0017]W6?}$\u0001\u0011yOn>qHcX\"$L\u001d|s\\8\"n\u0003F\u0005;\u001ec5|\u001cJ:/\"ǏœT=i>,\u0017\u00156Ϳt\u001f\u0019<$tnvͳ(sa7r*Ny\rЋ|h>rhޒ3e/(\u001fc\u000f`8i\u0004y\u0010M\u0017\"mg=\u0017dDX,ƍxJr%+\u000bv>\u0000Lw\u0000\\'҂O\u0003\rendstream\rendobj\r28 0 obj\r<>stream\r\ny<'48 4?nͧ[?.\u0006|=\u0002Mx!M\n4-;?ARmE\u001e.~Qr \u0017\u0004]\u0016{=,9\u0001X\b,̃-,\u001a\u000b\u000b\f\u0014\u0001;'3\u00158\u0016D\"l\u000fRUo\u0010\u0016\fY\u0012*LB߯Y%\u001c5\nF\u001b5:'؅\u0011igDm^|ڛ\u0000l|6\u0016q&ίЄ8\f03]\u001e\u0014\u0003\u0014>&M>M\\'W\u0011\u0017\u00110\u001fa5a\u0000$S`)r\"U\n+\u0005\u0005\u0000\u0017\u0000Č\u001eK!Q@`̈́eBӲHbm,lJTTDi\u000fA\u0003 \f\u0004\n\f<ӷW\u0010\buV\t\u0000|O\u001f+x\u0001+#`$倣Be\u001eoN?0=\u001fR2LPMˎ$a-?)i94mę\u0012\fLk_\r\rJI\b]tL\u0015x=Z§\u001cu~@QH>\u001d2j}*\u0004A\f\u0001CE\u0005~\b\u0005G!lNag\"G\u0002Z\u0019Gj!f6\u0013qY4Ç,F\\%\u0018\u0013;D\r\u0000@d]w\fP\u0003k=\u0001\u0000{\u000e{\\tx\u0006{ѻFJGh}o%AVz9CK5B\u000fPV@F!*\u0019I\u0014Up\u0014\u0003#A~<,q ;C~hO\u001cF\u00044\u0006g\u0003qVnvk\u0005΂!R\u0018RhK\u0006J\u0002==\u0015#\bL!-\u001b\u0014\"!Dñ\u0010\u0011`@\u001e!`\u0003\t@S:d\u000bֵ2tY\"#\n2s\u0004\u001fdSto\u0018St\u0019S4\u0007g\u0000TBt?s'q>\bCx6J@|\u001f̀\u0005\bw`8\u0017\u0016\u000bGC\u000bdzTG\u0001\u0012摙Dl !C&^VҠ.aJ)U\u0005\u000b34\u0019%|nrb*I?w\u0017آ)ѓaWхTYI\u0005(\"}\"{\u0002:$&\u001f\u00021\u0001Eєg|є#Т)q)e&\u0000\tr1K\bܔ'|J\\\f\u0013Ah=\tPk\u001bt;|S\u001dӹ~\u000f\bX\\_+X(h]؛M2 5\u0018Z*ܸۡ\u0003ä\\PŮ-2еd\u001f89^G\u001a$\u001c\u0015̍\u001c0\u00189`XKj\nl<\u0017I)PAƤfv\\'X\u001bh]H\u0000@v7[#$ v6F-4\u0017-SK~&ݹ\u0016\u001aW\u0003\bE/3P\u000fxn\u0001aUgV\u0016(=:ª\u0015kٌVVH3Z3%\u0016\nf߱\u0002bǑ޵\u001a%iy(\u0013]и\u001eߌ?PI^0\u000e:P`ƣÉ\u000e\u000f\f\u0014\rk \u001b4+cj\u001aac\b` )1d\u0002\u0014Lth\n\u00070L\u0014\u001bU~ Uhacfa/x\u001b7^/\u0003\"0a\r\nе\u0003a\r6Wc\u0004?\u0001n'\u0002$\\}$|PVA؈\u0011\u0001S\\AO\u001d\r\u0011:\u0007\u0014\u001fSG\u001f,.L\u0012\u001d:fB`\u0000\u0000\r\u0005+\u0015b\u0002\u0013?\u0011sA2\u0018F\u0010\u0001)\u00056\u0014Ρ)lR%P}\rF7p\u0010r~\u0017!\\}\u0010v[\u00060\u0015\u001fxW\u0011b-\u0004B\u0012()@Vf\u00042C\bd\u000600Hm\u0010@PCtF\b\u0005%\fL\n\u0012\u000e\u000eP{\b\u0003\u0007br\bѾ;\u0011jHBp\u001dŊ\u00055e\u0006ü^\u0013\u0001aX\u0005a%\u001f4\tA{\u0004M@;fNiNα$\u0004\tV1z\u00128(,\u0000\u001aP\u0012\u000f\\r0?\u0005\u0006\u0005iwF3d:V1ΧK/\u001c\rXR:\u00163=\u0012\u0013~\"1\u0004=f\t`‚DC#!>R\\\u0007\u001dT@\u0010X'Fg~`I5K\f\u001dVG4-\u0013^.b\u0013^\u0012y\u000fR^\u000blx#T~`$Rf\u001c!XS\f<\u001f\u0000ZیWy3'\u0003\u0004c\u0006z\u000edA8\u001eO\u001f,(7\u0001L\u0001ޞ\u0010X2B\\i\u000bC\u0002\u0017\u0012\u0011R=Q\u0017#fzL`ӪM\u00180L\u000f\u0016'g鿉4I,CA\u0017PgPj\f\u0015\u001cknP\u0018XرtDtB\u0007sHҁ~BDE\u0003!\u0004$=H*H\u0019}T\u0018\u000fD\u000e\n\u0000Dox\u0014MJI7B\u000e\u0010?5\u0002Zܡox\u001e_\u0001*\u0007\u0010=ĦߔRS\nDB*(EBx̡/Z\u0007\u001f0\u0014\u0018J!\u0005[f]\bڧ\u0010\\R\u0014ҞZQ\\\u001d\u0000/|\u001e!8}\u001cϫ\u000f\\\u0011^\u000e\u0001\u0011AK\u0006\u000f}\u0003_D\u0006?l\u0003\u000f\u000e\u0004M}|J\u0006|\u0007ay^#\u0000\u0019+#$6\u0017Tl/PټO+!Z3)0{P#<)pϗ4\u0016?T\u001eϷ[ԪyN}iy@(W\u0011\bF%c$ wuw\u0014Ci\u0007ioi|Y*mދ6/`9\u0001`yUiSyDBQ\tt\u0011V\u001c\u001d\u0003}\\\u0010<͙ө\u0014g\u0017\bNO\"H\u00034n\b\u001e=Oգk^Uqi6O\u001bm~C~wT\u0017Polۼh4/(\u0000ͫ,\u0000/(͓\u0018\u0005\u001fYԋ`\u0004a3ϊ\u000e\n#VJ\u001a8SH5\f.3es(QB\b2\u0014\t8fZT$\u0016`\u000ek$7HAG*4\u0013Ϩ\u0010\u0001\u0006\u0001uk\u001eey\u0014k\u00155-'%&\u0018E—`y0\u0010꧟#B\u0019\u001aD\u0000r]\u0012\u0012\t|(EC\u0002X\"Ub,\u0016\u000fhP\nTO\f*P\u001c \u0017{\u0011{E}?Os'(URq}J˜p}g\u0016\u001bN_/;ⴅ6\u0012\u0014ڇ'to\u0018.y2-{E\u0001@\u0005GA\rQ\u001aQCtSn\t\u0001qjK{\u001f4\fRSHjX{+\u00123,-\u00001Z\u0010\u0005hk\u0007#?f:ԠCZ\u0005֙J܍P\u001aB.v>\u0004m\bi\u0016Y\u000evB4\u0001H;b\u0012S\u000e)\u0005\u001d+mS\u00121.\u0014\u000e\n\tv;;0<\b\u0006TWZt\\&\u000f;\u0007\f*ܽ\u0010T;\t%}_!>\u0001X\u0000ު\u001f\nr}$Iɂ\"\fi\u0005z$a\u001an0)T\u001d(#hT@R\u0005nRt\u0002\u0018\u00000U-=\u0011\u0003n\u0006\u0017!\u0006\r3\u001d\u0010sϻ^]s\u001a\u0012(\u0013kQ4\raR<\u000e=a\u0010~0X\nz\u00073\u0002\u0001c\u0005\u0012\u001aD”\u0017*\u0013i(# oL3#\u001aG&M+U{_]le/ \u001cE\u0000\u001bbo@y6\u0002ϣb\u0007\u001anl`N\u0005Z\u0019v\nV/\u00022.\n44tG8YTR$BN^I<\u0006q\u000eb/ǴT]\u0006\\yx\n%\u0017JH\u001f@xd1\u0004\u0010&hS[EV{\u0007&kӓ\u0017\u0019\u0011se\u0005\u0007:e\u0005 \u0005\u0001\u001f\u001eu\u0005(\bwC\u000f]\u0004$f*?p\u000eqxBo\u001f\u001cC~'k+9)\u0005'3F0uO\u0017W\u0015U9UJ\u0018\u0017-UXA\u0004nQ%\u001a~?eKB A\u0012A\u0006I7S8\u0012\u001c\"b\u001c\u0005r<\fFz+A9qTI?\u0015\u001cE\r\u0011D\u0012\u0012!\u0016\nמu'v$;7T̘ԭ\u0013+\r\u0014v\u0015Ě}!\u0010\u0003\u0002\u000e_P\u001f\u0004oy\u0000p\u001cr\\; 6\u0007dLO\\AOlMm\u0002T(.r4$X\u0000biJPƝD7\u001f0r`bʀXF+b\u0001\u0000{3A\u0002b\u0007nkR5wQU.Zh\n7+O\u000fs\u000b\u0013\f[,\u0019\faF$4ۘn`hx\u0007\u0018\u001evIm\u0018@&5\\?&5Ղ\u00151ϊeaFxo6) \u0005]\"VRi.\u0007t.Fи܄(\u000eE*\u0014\u001f\fm8Plk\u0007>\u000338TmnC\u001eoYAXӄ\u001b\u0012qK\u0018\u0018Qpi\u0002hnk.kǸ4䭴\u0003\u0015\tq\u0011b\n{\u0007=#7\u0005X\u000e_\u000eV:\u001fWKcꒊ9)c>oC|\\#!Y\u0015F\u00042\"1dDS\u00158yϯi\u001fXYVp-\\E7\u0019ڸ#\u0017\u0000\"5 \"`?\u00132@\u0003\u0016A\u0006%}Sc\fE\u001b*vuf1oh\u001f\t&\u001f\u0011F\b\u000bC-P\u001d\u001dJ\u0003\r /:t%i\u0019\u0005\nPu'jj#\f64*2Űؼá2a\u001da\u0019\u0017NxB\u0007NѦi\u0002]/\u001d\u001c4\u001c\bjUC{J#]LDXݘ?_ϫ\r6ģF7\u001a\u001e ?\u001a@j\u0016Aeޜ6\u001ftԈx\u0016#\u0004KD\u0002\u0013Ix'\u0017{\u0002x\u001bI7J\u0015r|T &\u0015%\u0013o5\u0010&\u0007R\u000e\u0018Y\u0016MФwaBu5,\rR+QH[\u0018V\u0006͢h2c3/\u000e(\u0015\u0000;N\u0000\u0003\"\u0014?>sPd\u0003ϬF#G\t\u0000wG \u0000.wp\u0018MXxr(#\u0000\u0005yMVI1NY\u0005̴)\u001e\u0012X #\u0002q|F\fcQ\u0018anDvg\n\u0004\u0019!\u0014^fph\u001b\u0017j6B\u0015sҊ\u001e\u0011!\re\f3^Aߥl\u0014JpIQ?\"@Fg\u0017\u0017'r,\u0003\u0004fJwg\\\u0006epAf\fl!AW0\u0001pNJDb=\u0012(V\u001c\u0013Y\u0011L\u001f(tv[d\u0019\u0011\u0005QjH\u0012Ix)A6\u001dh\u0011X'\u000ePJjâc\nR\u001as0\u0002\rt]R=9j\u0007X]zJ~v\fVa\u001c\u000bc\u0010[ᶸ!\u0011ǔrrjK.µC'\b\u0015?zM\u0015\u0001@\u001ew'\u001d?\u0012\u001a\u0017E\u001ds4q$\u0016)\u0016\u001c`p\u000e\u0003G:ZP\fjz6;L߅\u0015ӛh)!\u000f%lfcz\\>\u001boͧ\u001fd\"+VD\u001193c1(\u0003fx\t\u000e,2ڈ>4w\\NzzI\u000fդ\f\u0016gpr`Nz\u0012IiVҋd7\u0019gJA\u0001pA\u001c6ge5>86\u0000xu\f\u0019@[Las$꿽3NJ)z\u0011Պ\u001eiKY4\u0005!3>?آ\u0014RG>+O&v\"\u0011z[l_'ExR&`0Sc\u000bM3P\u0017Cڕ\u0003\u0006\\j\u0000\u0002)ˀ\u001edb@ϸAwC\u001f{\u0007.\t\t\u0018\u0000\u0013H\u0007\t\u0001i\u000b\u000f?\u001f\u0017ϳy~\u00078D>\u0015g/g\u0011Wi\\<\f_Fϑ{1w^\u001aiuk\f.YW&Jm\n<6x\u0019HV0ي\bz!\u0019WOJy\t\u0004ʝi\u0017my5[\u0019t\u001c\u0007\u001bw\u001e˨8\u000f\bq\u0007t\t\u000bZ$\u0005sm+s\u001b\u0001\\87\u0007\n^\u0005V(>Nxr#tC)*\"`*3LyUߠgR\u000b|\u001a8\u0003qgZp.8(8\nߧ\u0004cT9/\b,\u0004\u000b:*r\u001e\u0000b \bMHVRڲj_ _\by\u00072fC\u000esHvc\bXBd5\u0002\u0018|\u0005:߼Fl^$l\u001e_]6?HA\u001aͧRohVg\u0007GgG\u000fd;ټ!\u0000\u0000qb\u0004D`RSBICh[ɜsu<{\u0004.\\*r\u001d1\u0013+\u0015w;ߴ%pEdŽkm>m\u001fo\u001167\u0015)6㧎\u001b\u0010:&QV\u0016%\u0018\u0001N\u0018J\r\neL:\u0006 \u0019LLjX\u0019kH\u001f8aZV`\r]k(\u0000\u000e\u0010\u0014PaD2̟\u001c%MZ\u001bm_\u0006rVX {\nLqVQ\u001d\u001b\u0013\u001a(\u0016\u0017AK[\u0004\u000bF&pc\noa3ڳG\u0016A2U_/]6{I3a4\u0014z|8SVs!4X ]\u0002\u0002\u000fT:\u0003H\u0011qLtYPXkʟ8l\u0000\u0003\f\bFиf\u0019}\\\u0018pL0Owace3GW\"F/.\u0006Yx|îA*\u001f8\tR\u000bєi\u0002GtҖXPÍH\u001c+m.2x\u0000\u001f+\u0015:H\u0015I.6y\u0010u )\u0006$I\u001b-YCqáiř\u0017)@κ\u001c\u0006mO\u001a2\r+\u0007\u001b>O\u0013F}eRjԵ0\u001aB{aI;x\rH\u0016ĦV\u0000BX(?s\u0017\u0007\u000e\u0013I\u001enBkeM^\u0003%__\f\u001f\npZ>Q0C$W\u0005S\u0000M=\nIa0IH\u001aB\u0017Zzj\u001f\u000bp,4\u001bDz\u0014\u001fR\bv1mP\u0003\u0019\u001eqUeĨ;N;dv\u0018Oo9ג\t\u0004,\u00145D]\",'Z7^OE\u0004\u0007Oju\u0003\r\u001dj!A\u0014\u000b\u0012 \u001cF\u001dXw!aH\u001aC؁c9\u0003\u000fSeLtM'\t@d`P]\u00037HP\r2|\u0018dmWb:~\n7BS.2A1XM\u0002X.2\u001bY\u000e\u001e\u001d]Yd\u0014qmԹ\u000f\"\u001a\u001dK\u0016HNН;Н\u000eN4\u0002Rf^e5\u0017%\u0007WI\u000fA`spm\u0013,\fEi\u001e\u000fb\u0010_8::\u001a`m2Iҕ;\u000b5>ێNZJgŹ콂\u0004JK\t~\u000e~Vyyk8\u0018!+\u0007ł?\\\u000e\u00044XX\u0010\u00120\u0001ڦH*\f\u0011%qH\u001a\u0014\u00114 Mf2וpJ=\u000e5s52kRc\u000b`ã\u000fUL\u000f\u0007\u0012\u0005F,\u0006}&\u0006\"\u0010,\u0000YOǐyą\no5E\u0019i\u0005\u000eW'FH\"\u001a\u001dGqh\u000b\u001f\u0018]]])\"K͘\b\u0017ɴ\u0004?Ew\u0000\u000b\u0015\u000e62ykXS\blYF{\tJ\u0019$\u000eq\u0004\u0017%9bR\u0012^IJfKhd&Bv\u0010\u001a:H\u0016\t•\"Pf\u0006oJ\u000el\u0000@\u0011\u0004'm\fr\u0002i$AI;_,]}@\u001fɡw{\u00053WN*`%bS\u0012ô\u000bOCWI\u001e\u0007\f\\Y\u0006ؚ+KMh\u0019<(oك`z\u001bRp\u000eӃӔi*焺\u0005㐠B\u0019mMoQ1T_㤪\u0013(\u0005i\u0015W \u0005\u0001,!ޯz\u0004§\u001dI\r,\u0001b.\u0007\n\u0004ι>JC+D+\u00013\u0005'\u0001e?-\tWެPB?Q\u0005\u0000OSTC*jRT1FT\u0000)C\u0007\u0010\u000e\u0012\u000b׺lhUe.I\u0010x740oH\u001a\u00050*z)\u0006\u001f{ظ\bbQ\u001e!\u0010P/*Ի@X\r5U84̪cR\u0017F\u0003X\u001c3Z7\u001a\u001dؔQ\ni= f.'Rƍ(L0\u0013ז?\u0018\u0003\u0005=\u000e~k\u0007?f\u001a\fm<&aW\u0015 !icA]\u0003\bu\u0002DkBa,ЖV\u0003Ck\u0007aC-^C[%hin⫴;<4i\u0003_\u0019\u0018\u000e`S\u0015æ\u000f\u000eDB>L6摩qIŒ˔\u001fې\u0015$\u001b@H t\u0011a\u001dM\u001d\u000e\rsNBxQ\f\fC\u0012\u0011=\nQ\u001f/5\u0011\r\nl0(㳠gGA=9ak\u0007\u0015\u000f\u0014\u000ek@cf\r\bl/2ޑ\u0012n\u0002#s#\u0012\u0001\u001a(A9H\u0018\u0017l˜^\u000fJ]UA\u0011Z\"e\tq@ψFzFμVZ*ͪRz;Jx\u001c\u0006粘S\u001fgO0\u0017\u0004V2UFg/`V^nU$ 0q̋ t.*S`Fg64Xda}8NVQh\u001d/\u0001&)'7&\u0005\u0012!w\\գv\u0002^JhÞH@\u000fdTBE\u001bd^= d\u001bX\u0001L\u0015s\u0015+1Kb,Y:fe0\n*-2hM\r\t⒇\f&\u000eaO\u0018xf*A\n%QРՂuk-C\\?06\u0014\u0000\tecͲzu\u001etVO\u0012tVokn2٠]4*a\u000e\u0004\u0012x^\u000bʅP\u0010\u0016]T&\u0003\u0004\r\u000bdB\u0016\"RO\u00107M=\u0006ԦѶ@z`e\u0014\u0012i&\u0004\u0005\u0014u\u0016|nWy{I\u0012zEYNQ\u001b5.dzR!ez\u0007c X;\u000fBOfZ\u0007S3Skz4>FE,Ep\u00100\u001c?@XT$(ˀ$7\u0014\u001e]EQ\u0016һ\u0004\u0016g^\u000f\u000fETEz`oGaGPR\u0010w%\u0018\t\u0004:V\u0000\u0011Q\u001aЌJGPWf(9+͆\u0018.Y2y<\u0001M`\u0012!b#\u001f@\u001dtI\u0003IKZ\t\u001b}H\u001e\u0013@K\u001b}\u0016Fчv5\u0015+\u0005[/'#Dc5@v\u0019\u001b#\u000f&(&\u0003$Fg$V\\ֱ\n@AyO\u0018\u001e\rSy\u0005||\u0007\u0006\n|>\rϓ^\u0005<\u001b(c)/Afb\u0004>.\u001c\"\u0000`,Q\t$\u000f\u000b窕\u0005~p\u0006T\u0011w\u000e\u0019\u001cc< ϛ@\u001f\u001byc\u000b5y)y>\u0013<\u000fy<YGi\u0005MpdG*x'\u001e[E\u001aFl>ud$Z$B\u00174z]\u0006$B\u0015Ԧ#u^\u0004:WVWO?\u0010zSPo4P7\u0012|V:\u0011ڎ0\u0018BICwo[\u0003qmB>y\t`PbPrC\u0007l=CI\u001d\"d-^$^w\u001b\u0000\u0017l΃ƪuލ^aYvy\u000ev^:\b$A]+X\u000ej\u0003ࠝ\u0005\u0001N_\"_yk\"ߡ4\u001a\u0003n\u0007H(%b>\"Тc\u0012`OFm-ՇT\u0017O\r.G's~=c\u0000<4\"ZE\u0012[Wk \u0017\u000e.v*\u0012\u0016\u0003bC\u000fgN:\u0002\u0018\u0005 \u0019Aj&Sz$\u0000UC+ic-U\bD\u0018XTN\u000b5k\u001c\b&\nN\u001cZN\\\nFx\u000b\u0013|/\u001e|ǩ|\u0000\b\u000br-\u0001)O\u000bl<\u0000ЎKH8\u000bU40X,\u0018\\魛XWbXc38\u001f(\t'\u0006D\u0015\u0005[ (\u001d\b\blp%)Qa\t<\u0017\u000bC\u000fqXz\u000b6hV\u0002*H\u000b\u0014\t!5>*Lm&\bB\u001a\u000f\\J$F\u0004\brT|.`yF6Cҍ\u00197%\u0010I\bC\u0019fzlGcflrr\u0016\u000f\u0005\u0005\u00056-\u0011 U]i\u001d\\HD[e\u0010ZIL1!\rl\u000fw-Lx\u0014C2\n\u000b\u000fL\u000b\u000f+U>E\u0010ix;f%OH(&\u001a#\u000fɍ\u0003ɉ\u0000\u000ft4?wzLYi\u001a\u0007Ј)>Iu\u001cr\u0013r(&XW#\u0003\u001a\"\"\u0006n80\\\u0018B\b\u0000\u001dfF8TF$\u001b(FÊQ`Q4\u001f5\u0012H8xih.n ;ɣ5\u0013a\u001a\u0013\u0013BSRqħcq:\r\u0003\u0004KLG].f\u0003R$6%!q>_R}r\"d*\bQ\u0005sB\u0007ͲE3C\u001f\u000eMqj\u0016D7),Z)\u0018\u0012;Z\u0003PV>&׋RNW0\\\u0013\u0014Bt\u0011A\u0001a\r܁'I!'8e\u000e\u0000n\u0018b\u0001N\nEFf\u0005$\tzϡʩ7\u000b@@Б\u0001H\u0017\u001a\u0007\u0013nR\u001f\f6Ԑ=$jCL|փu\u0015\u00010&$<]:'\u0015\u0003){Z)\u0017PIАbKk$@\b8\u0005wCgNuۚ\u0006zmKZ$E z\bMBXmKΫS\u001f6R\u0018`\u0010PX\u0007MCOm\u001dIٹ\u0002mE1B8RN\u0003yM,6\u0005u.:\u0018YeTIH\u001euHcH)@\u0002t!+:u\u0000~^\u0005`\rF7,8X{9\u0016֡0\u0001H\u001f\u001f.n\tIf\u0019jFmtsjD|1cbND\u0004(<$h\u0010\u0000A|\u000bc3`\u000e\u0017\u001b8ʔr\u0001)&iiC\u001f~`^pX\u0007\u0013`:\u00004CT\u0019Jem~V#\"\n>\t\u000eLމK;\u0014\u00134(\"G[8H^(fq0\u0017\u0006\u001cX\u000f;\u0010rp\u001b\u0013xI\u0001F\u0002z͠\u001ei\u0013!J-gUkj\u000e!;Az´':\u0017\tY%Mf@:ɼ\u0018,\u001b\rog\u001d,.g9P\u0002V \t\u001eG\bd\u00155\b\u0000#\u0004\u0001#k\u000b&1^$Li%J-$B\u001ea~\u001d\u0018\u0003\u0013\b3jؓ\u0001>\u0016\u0002\u0017Xz╉sRg\u0003)\u0011\u0013#\b~w\u000eHm|T͝\u001cl\thF\u001ah$?xIeX/zT+%=-\"`py`;(&h\u001b\u0004xqn\u000e'4Bncie~4ђ\u001fh\u0005D\u00154\u0012&@ O\u0004.k/C\u0014\u000b\u0015wJ-HY\u000f6.\u0018\u0002\f\u0004\u001b0~nmolp:BB@\u001f\u0000\u001ckT\rD\bK`%\u0005O\u000f2X-iyq\u0011c:\n\"q\u0018aܗvgDMƠ\u0001W\u001b\u0014c\u001c^8\u0011v2BT0`\u001a#\u0004-^\u0018B\u0014Pts\u00000K4Z&\u0001PkAg*\n$ha>s{@A\u0019z;!tH\u0013d\nǰϠ5@(B3ƅ\u0005\u0014y\u000eI7$F\u0012HL\riKqEAJ?x\u0014IaO%S&E`Qڀ\u0018rզ\\`]:X\u0006듚?p鸬[$Gqc렯S*^Ot\u0000VH:Yz8n![qޮd\t7JKK\u0013%/Ȓzn{~VR8PRf8^ԓM+#M\u0011$zGK\u000f\u000eG\u0000|X+-W\u000bM\u0018eG*w\u001aD6\u0007Zy>\u0005\u0016M\f|z\u0000\u000f~֧?؋ӋT\u001a5q\u0006qyE>儧\u000fncGa<\u0001OCEzlH\t_9M?4\u000ev1a\u000ent>tq么f\n`-0K\u000fҟ\u0000ObE\u0007?U\u0010'O\bx\u000fGQ4(=fJVG0\u001f\u0010w`\u00021ުj~ٌ>,F\u00173\u0015\u001f \u001dCh5<\\ắ\u001a\u0000B+φC\u000b\u0002|}3连\u0018K~!CF:\u001e92zF]\u0019wF_ޝO\u0019}+g\u0007H;zO\u001b)!E\u0010}bu\u0010AE\bD_3- /2X\r!&0g\u0013'iq\u0013\n\tb?\u0018:LBcT\u0005*h\u000fJ꡷/_lK!V;Q-&\u0011W$O\"\t\u0006\u001bz;~\u001e\u0000rMoe\b #|>Fk\u0019 3\u0005\\tp\u001dv$\r7\u000f;\u000f<\u0006Y^RQ>FE@u\u0011Зf\f B~\u0017Л\b\u000b3\nU\nAe\u0005\u0015\u0005H\u0003\u0000zA_`;\u001d[*^\u0004`Hߝc\u0006g$$'\u0010\fkE(埨\u0016bI\u0015 ϧ5|>\u0019\u000f\u0016wxǎ+!y y\u0005yɋ\u000f44\u000f\u001d3.\u001eϷy\u000b\u0012?F\u001cɵ\u0016\u0019\rJ\u0016\u0003\t+CPI&L|\bϣ/\u0010|~x~qx*\u001e\u0014낆G\u00111&|y\u001a^x\u001e\u0016gY0\u0002\u000f\u0017\u0016̗cЗ֌9'røq\u0005\u0013*\u0011,S6\u0012=lv-:\u001c\u00038^\nTtQ:߰'7\u0015λ4o2M\u0013\u0004Q:ύλD\"\u001cMy?-ȱU#`R1f\u000b6S\u0018/UތEJ^IE硅_)U@;@&tz\u001fM\u001a\u0006mDܖ*\u00194v\u00166ؔZ_!\f5\"\u0012`5\u0011\u0019HF,\u0000HųZ2\u0007x-(Z\u0001`\u001a}\u0014dɕ]\"#qvd\u000f$DzhcO\u0002?42K\u001b\u001c\u000bW\u0000D?VȮi=\u0000U#q\u001c,\u000fP\"1gM>b?`R)_Y[W$J)|\u0013_CA&R\u001ak@5\u001f9GǠ\u0016\u000e`e\u0011^:i{Y\t\u0004D!\u001c\r\u000eRl\u001f\b5܃S\u001dH$7h*e\u001aގ)ؖ) ;_t0\u0019P\t)qD#R=\u0000pLxSY9O*&1؇\\ײ\f> E`-\b#!n\u0002y\u0003\u001e2yt`jwģyn\u0005>k<8`XQ_68/j_yA\r5\u0001' \u0005ucqNvBk\u0006\u0018O#A(\\+-\u0001\nIJtpl\u001fkZN|\u0012][\u001brƷ\u0000z/-}\u001fiiY>e:u\u001a\u000bʲg\u0002k:AX6tHXU!yh\u000f\u0011wᇨ\u001a(q\u0006@F%HvE~хr̓\u0010k\bp;FT:u*YD$ᐁB\u00119|\u0005J%R`8\u0012)Ȇ#dž\fR\u0005%\u000bю\r?\u00167\u0012d\u0015\u0017\u0016*'\u0010;\u0001%\u0002rDb\u0004mdį\u0012\"Cf\u0001\u0006! \u0011\u0004+\u000bP(ə/:ژj\u0013Ns-\fs!ښ@\u0018GQk=\u0010m3^\f0\u0010D\u0016u\u000f[ \b%4|(\u0017E%E?\bwx~C\u0015%\\w96h1\u001a^\\i\\\u001bH~\u0002A\nT\u0010ʱ\u001c\u000fOiP\t!m\u00057\bgxT\u0015\u0014ƴT\u0007P\u000fCde\u0010)5\u001f\\\u0005\u0000\u0000C6#I`\u00163ɵ \u0018sB[q\bL\u0010)\u0018\b\u0014\b2r\":\u000e\bR\u0011$iHv*\u001e\u0016${\u001f\u0018\u0017m~ܘ:\u0013h#!J97\n٣\u0016Hkhd靕nɪ\u001a^)\u0015Ӛu,\u001a\u0012ͫ z@ɀᅓB\u00059*u&:\u0013m\u001eͤ\u0016ن\u0014#\u0011es\u0015\u0002oS[Tu\rTX\"*7\u0010@\u000f\u0005Pj+NX0\u0017ˉ\u0013\u000f\u0013nK\\\u00001]ֿ9\teof^\u000eG\"-\u0000\u001f8\u0000H=s\b\\{Lg:\u000fF\u0006\u0011ZIn΄\u001fR\u0013;tGD\u0003(\u0013\u0004c\u0004e5\n\u0011;ҙ}ݎnV2\n.6\"ǥ\u0011\u0018ۢ>\"e\u0000\u0000\nD\u0000g\u0010@x\nbX\u001f(!:3Vq\u00068䉈\u0007w\"\u0011\u0016(4bgD\u0015\u001eժS\u0018)5!-0x\u000e/\u0012oH vdAxdi0/f\u00040T`\rxK\u0003;Ӵ\u0006qH,ơM锿9$`+ [J\"vG8v24Q\u0001JÑx\r8T\u000b&haX\t\u0011ɪ\u0014GH\u0011@B}\u0006U*\u0000\u0012\u0001TRJ\u001b*QEVz?\u0018\u001a\n\r\"\u0016ؖ6&h_-\u0012x_(\u0014['\u0015vD9+W\u0015ȝBqABB[!nb\u0019jN\n\u0017a\u001cX\u001a/\u0013L)\u00180\u0002k$C&Só+/\u0014pL`z\u0003N\u0017\tfwQyۛr`OYJr\u0016.j @eOcҖ`wom\u0011)aQ\u001e'~»,ȓy*M\u0007dLL\u0011F:`Ե\u001e\n\u000bUT\u0003t@~uȫ\u0015;\u0003\u0001\u0016V\u001dl@(\u001c\u001d\fͿ.\u0003\u001aψ,z\u0017{K\u001f\u0016p\u0012\u000381E`\b\tfh6\u001f\u0012\u001e\u0019kتHu\nWgQ\\\u001e\t\u0003\u0000Py\u001aNcJe\u0000\u0001/\b\u001d0\"\u0003$ɔR\u000f_\u0000L\b\fU.\u0010\u0003.J)8[Ҡt`+rq\u001aeqɀ\u0019:'``@\u001f\u001beL͛<\u00063z\u000er,N& q\u000eͷ4Ů\u001a'ft \u0002Q\r\u0006M`ҔA\u0002\rX}Hٮ#}oUbڇ*X\\\u000f\u0002\u001ftĶ\u001fP\u0014\bh\u0015.-yKrp\u0000Ɓ!c\t\u001b:H\u0002z\tT)\u0003\rt\u0018Ҟ32F\u0017\"\n5\u00187c#n1\u001bK\u001cnplh \u001f]$\u0005.DA\u001dAF\u0012dbPR;#Y\u001cV\u001e(|U{&LʑWQj쁈vr\u0003PfFŀW2؈Y\b\u000e\u0001m!ų*dd޶^(1Kw\\f\fW\u0002K`\u0004\u0007\r\u0016\\\u001d\u0000sWq\u0002j)\u0003t@92BH|\u0016u\u000b\u0002\f)\u0003M,:}H\u0007a\u001f bI\u0013\u0001@\u0013[\f\u0010P%B=.\baXrn[>\u0017(Psi(>PB\u001dՀjhK Dm\u0000\u000fWspY`Yw\u000bo\u001eMa@ZBЕ,p5e\n\u000fC\u000exI\u0012&\u000fң\bp0\bQ}\\\u0000dae6TjEi?\u00021\u000ej\u0006-\u000e\u001b;\u0002_\r%ĩ\"\"\u001dڷZN2 6bL\u0019WhIz\u0006Pm\n}w\u0014\u0012Eh\u0003FC9\u001d\t~K1׀!\u00069\u0011>, T`\r/a\u0001@\t\u0010R\u0012\u0017\tq\u000by\u0014\u001co\"\u001e@NT$M2;\b\u001am$$\u0010)\u0012\u00003g\"L\u0000J\u001c;\u0000\r1:i(At$~F\rNOv\r\u0013\rg5Fg\u0001x\u00007[X\u0006\u0014\u001bO\u001aD%UT}\u0019T\u0011\u0001h\u0013\u00121\t\u001dBZ\u0010b\t<\u0004\b߰\u001f'y\u0019?ᰈqR@0b0Y\u0010dK|tL4\u0012*k\n\u0000Hդ8H\u0006i9\"-\u001cèQWA\u0010bo˷ \u0011~\u0003$%cM^\u000f\u001a\u000foj\u0007\u0003AoR\u000f)U\u001e\u001d4\u0019g\u0014\u0018y=)\r\u0002p\u0006\nƉI3O\u0000G,\u0003\u000e;)2[Q\u001b\u00158x&\\B76kȡ8ht\u0017\ff\u0000ۢz~@0z}c6\u0000n~~\u000f>\u0013$\u0018N#\u0001\u001d.\tLܕy?\u00047\"&oj\u0013y\tSi\b1d7WV\b\u0018\u0013\u001c\u000f؅:8MS\u0002H \t[\u000fAPHߞ4\t\u0006Kx\u0006\u001f\u001eVHłΘ|6\u0019rߊ|\u001b=\t\ryx \u0003\u0004\u001e?\u001a\u0000U\u0000\u0018Ӭ0c\u0012&9\u0010d\f\u001f\u0016#n-\u001f\u0012\u0004$`* @y`\u001a\u0018y\ri<:?̖ƍ\u0001nf)Uh\"\u00065JajErB(\u0000VD/\u001dL3?:)*Y\u0001b\u0013\u001e\u0000\"\u0005\r4\b\u0002\u0004(\u0007c]\n\u00151k@6fX\u0004Ta\u001a\u0019ݟ\b}a\u0004XjK\u0014+@'ZX 1Ů\t;B\u0011tAf\u0006\u0015\nW׋K\u001f9:BV\u0005 \u0012d`*G\u0005l\u0000:*\u0004UK8KK҆G\u0006ő+\u0019)>(\u0003[R\u0016BJV`i\u000eөbrO+s_X\u001f\u0014/\"|Z4IVד{l6$N\u0010AIvHpD(\u0001+a:\u000f~Z\nCZj\u0017TIT\b\u0016AF듁\n?\u0018XՉ2\u0010:+0u.);^\fUG\u0010\u0013\b-i?8\n_!\u0015~@\u0018~FC\u001d\u0012c\t\f),2\u0012t\u0012'(.ةc)\u0005u\u0000{\u000e\u001a(8*\u001eVƙL\u0001݃\u0019\u0018\n^\fp\r\u0013m\f?Op\u001b|s=Aq\u0018\u0013tRN\u001ad\nacP\u001b9\u001f7\u001bDdE`@RE$ȪqV\u001eCp6\u000ek\u001b=+a\u001aRXB.|T10I&1|?s\u000f\u0017I\u000b\u0000\u000fE<{\u0010XI#Cd:B-E\nn4uT=/U\u0018I\u0003VU$rK5\\2R\u0016ye!:5XќkL\u0019\n/[qKD\u0017lLAe\n_d\n`:\u000bU\u001e\u0000.N\u0001\u0010\u001dDŽnSi\u0015\u0014\u0007dT\u0012}:\u0006f`\u0004\f\u0005\u000b\u0019\t pOgR@'q=\u000b&vM%C\u0014$\u001au<\u0001\f`\bB\u0018[\u001a~)\r,\u001aq\u000b]d@'טR¸~)8\u001cQ\u0012\u0016\u0000wN\n?Q\nĕw?`1t\u001f|\u001fEՉŦ\u0013\u0005\nE\u0002f\u000b\u000b\u0012rp\u0018\u00109U\u0007Kd\u0010Ix$OC\u001f\u0018ÝlU};\u0004H͒a\u001e^ŭx,+\u000bz\u001fX\\-\u0013o\u0002J!4*<*VAQ6\rL\"^8\b6\u0016\b\u0019,\u0000D*o\u001b㱓.Ođ\t C\u0011,\f͹#\u001a\u0012\u0005\u0016oJ?6Yf\u0016\u0016Lr`UT \u0000\u0012Ց1H/&\u0000\u001e^R\u00029\u0014Ψ\bM[`|hQ\u0010&\u000b+CL`^\u001dreɞo3'{s.\u0012[\u00005\u0014\u0014\u0013x\u001c \u0005\u001e\u001c)R\u0005V.-\u001c/P\u0004ט\u000e\u000fq:2cV0\u001es'\u001fh\u0004er\b0\ne\n\u00012j墤Kd_&\u0011kRh^pYue\t?)\"=\u001ap\u0004+s'\u0000ևOj-ݗSӚ!5sC\u0001#O\u0000E:\u0000 !h̻ e\u0018t.\u0019¢,^L\u0019d\u000eǍ6\u0006e\u0019\u00003_tgT4S0Ԑ;\u0006\u000b9P\u0012}Y1uݵC@M\u0019\u0017eN\u0005NI\u0015+K|E\u0018\\0% Mz\b\u000fH0E9\u001841U\u0015\u0015k7 \u001bDPnsx^\u0001\u0015h5\u0006,W-BP1\u0015j\u0004u\".\u000f^\u0015s-1Tڑ\n3\u00114)>3Qި\u0016WQ\u001d_\u0018IͻNj!4\r\fM\u0006bE\flq\u0019)%+\u001a\u0003L:\r\u0010\u0002AzK\u0011qF%SAEIk5\u0000(>9(~\u0014\"r\u001fT\u0012_\u001e\u0012cz.B|VY6S\\ۆw\u001blr2t3oV\u0017҄\u001c0\u0011\u0010т=\u00061d-9y1yΠ5-SSR)Ц\u0002\u0019X*\u0017\"\u0015\u0012tpߚ0\u000f@븍\u001eKU&#UQ&#UE\u0012\u001dU?\u0003\u0016]A\u001dr{8\u001aiܐ\u001cp\u0005_\rI3%S\u001eJa\u0002&5.\u00145\u0010k\u0000X$\u0005G=\u0001ſ8s.+\n\"2\u0010C٣STS:cҩbARQ9#C]\fdLgvlQ[1Lʐ\u0011YXpez(e\n\u0015GL~u_A߹<[ sE|5\bUU\u00104+˄6\u00108.F\u00139pzvܔexjS6!f)cPc&yK\u0017t$$oSq\u0017\u001a\u0004ӎ\u0012u\u001f[$\u0000p?\u0003pu\f\u0016s\bS\u0006=\fs&nNm¾\u0017hc4tar=鋂LFe@܏=؎\u0003\u0018IzbM;G(|=\u0005K?GvW}FZ>/\u0013a6@DJ\u000b<@\u001b\u0017\\إE\u0010h1*zPyo;&*\u0010$#mRj\n\u0006\u0015)Enc\u0005\u001f#\"\u001cjs~/W\"\u001d{\n\u001c\u0004\tZ\u0010c`[L\\1jGi_V\u0003@'\u001c\u0016ah]&:+,P:\u001b@6\u0000'\u0013mU@Ԟ}\u0019,9_F\u0014yOŚxe}'f!: >s\u0011tF\u0010\u0004\"}XµIƟ\u0005C$`\u001bC@#pS\u001a0x\u0003jky\f(\u0016\u0014#U%L:\" >\u0001Ju\u001a!U0p\u00130p߼XDd\u0013y\u0011_}ho\u001a9ćݯUuLȶ3̸-Ф۪}F\u0011Q\u00075\u0003z=85BO^T\u0006IzTrj\u0010\n?\u0012\u001fw剏vė\\gi0L7$.*9Ä\u0007\u00000Q3.p\u0013.\u0005sbp*\u0016%\r+jZ |h+\u0010%\tT\t\u00144Q\u001eu\u001aD3\u000fU\u0018\u0006 \u0007\u0014+4g\u0007ce}{!,K@T{sPR>`J#Vf5T\\(,UZWF^G1\u0014t.3\\\u000fLc\u0019e02P&+#V\u0003Q\u0011\u0002hJN\u00072O֛SԪѱ\u001d4\u0014l\u001f!V:1y\u0005JiH'Y\\x\u0007ć\u0004eE:3\u0019d\u000f\u001b\u0011WP\u0018մfAzb˜\u0006LhBD\\L~K\u001bkdnؒ\u0003ժte\u0015$4B\u0010ARb\u0010\\hV,&\u0016\u000b\u001e-\u0005&u7:3\u0015iQ\u001a]]\"\u000fѐ\u000bY›\u0019\u0001>A-B\t)g5]`\u0001iJ\u0007)FȽ\u00022H\":$\u0016R\u000bHM}\u0002\u000b7\u001e-13Fc\u001f\u0002jE\u0012TCFYj\u0013\u0015\u0003iB\u000b!i\u0019$\u00164WI+\u001fß!ս\n~LVW|#q/Sݴ&&#~CoXzZWH\u0003\u0002Hlr\nwc\u0019M5V/^/&2QЖ\u0007K\u0019\u0012\u000e]\n\"\r\u0001+8v\u0017(`vc\" Wpcm;zۂ߄lpbҫx.C6װ\u0011/W\u000f\"7q\u0001x\tJ\t@\u001a\u0019OoU\b\u001c^B`yspa?Ғ\u00062\u0004N.\u001dϣÌԝo\u000e\u00134\u001a1O\u0005ve$vHVI;Tj຦br2ʼn'cpcd\r1ݑXo\u0010\u0019X\\tD\"c )E3=)\u000frqt\u000f2\u0011\u000e1Oӂ!PA1\u0005Z9)|\u0000ZzaX\u0017\u0017=(\u0004P2_A\u0014&\\RVz6R2x\u000eoN\u001fֳ\r\f\u0012u\tcJG\b\u000f\u0001t\n\u0012\u0019\t\bz\\nۀ\u0014(e\t,Tb\u0000SQ]N\u000bٴ/LN|KIpH|ʊI(5yq`\u0000Hl/E\u001ec3E\u001f\n\b^X#[#Tp4\u00075a\u001e\u0001\u0014\u0017=qV\u0002Ppr\t\u001f]AK~$~ew$~%B|[րTB&\u0004\\]Ԓ\"\bU\u0014Tj.S\u000bL\u0003fz\u0004\ty}KBMzevudp\f8$F\ty98ꔕ*8\u0000IELc\nILp\u0015\u0012oo\u001c1\u0005L\u0012ᙀ'G}\"s\f*XK9\f$lw\u000e5\fĈk\u001ea>\u0018\tSp>P\u001e3\u001a[8{ =!?b\u0017#\u0000ذ2\u00011\u0004pF(\u001e+eȊ2毵a݋\u0010Xq\u001f.\u0015GPfC-!E6\b^x&Wꢼb<\u0004\u000f|z9\u0007\u001bN\u000f<\u000f䖑V\n\u0005\u0014\u0007ÅZ-$,1n-\u001d/\u001c\u0004\bQӇQ\u0017\u001bxT LJau;\u0000\u0002\u0007p\u0013vF\u0010ld\r\u0012J\u0015ل\u001e\b)QkeI\n\u0012\u0012.:g.2\u0018\u001c`FyVɈ\nO\f;ަNv2Y\u001fT9sb\u0010D&x\u001aB\u0007FM贞ĩ\bY:P{WD1$\u00058b\b1\t\u0007[c\f\u000bCrf[-mCK\u0014Nl4H/pS&\u00129Pns\u0011\u0002t\r\r1\u0013({1@.åڔ\u001e\u001b\u0004O\u0002FǞ{Q=Fn8c\f\"rD\u000fp\bl`\u000fD6Zi4hM`Kf.fWqӋ+PGqTUۗұ\u001eC9\u00063E3\u0016\u0003M\"eđ\u0014+\u0016릡\u0012oP|G\u0016\nڠ9J4ӈ`@ݡh\u000f\u0000l.o\u00188/{\np^Ā$vU\u0003&T]In\f^iD?\u001dJ\u0010mIw.\u001cR\u0002w\u0006N(\"͋R\r%Gt\u001aSMjOUCRNJыôJ\\\u0019Sp9={S4\u0013'ʹ3\u0014\u0004+\nC9.\twPcw{\f'\u0012I2\u0006\u0016Fz\u001e\n$4x\u0005Ј8\u0017I\u0012QeZ\u0005hPM!})1EN\u001f+\u0005)~Ż,b#\u0012\u0004J\r.ڔ\u00032^\u0004QEkm\u0010ҮA4\u0017Ӛ\u0017R2\u001e*vq&o\u0007Ppo\u0019\u0000\u001ftLe=V\"c\u0006$\u0012e*4j\u0018˖\"\u000f6+\u0005ck=\"0{=֪j -UU0z\u0011\u0010k\u0000Žȓ\u0016*pY\u000f\u0000GF6ݟ{ln٬b 5`-\u0019eSoˆ\u0015 ,f\u0010mk\u0017 \u001a2ڭD4f\u0005OhaF\u0011g\u000e@\u0016X1hBL\u001c;tb\n?$t\u0001u\u0013\u0017u\u0000H\u0000\u001e\u001be$ڔ).mv.\u001e=m\u000bX\u001aJ#C\r\f\u0003)t\u0019)\u0004$\u0007\u000epc\u001ap\n\r1\u000eɥҥ֠\u0011zJ\u0016\u0005(-j\u0000HVH*SqW;&{<\u0016z\\H\u001d'}D\u0006\f>>Q\u0011V\u000f'/\u001bt\u000bAϝ*SJSiN)M\u0014\b:Օ\\R\u0002qZ\u0011o]\u0007\u000b\u0014#l\u0013~\u00131d<²wR”PhQ1όd\u0004Ά\fb\u0013\u001fI4'<|\u001c*LQ#\u00160I\u000bK*ؓB\u000bZ\u00188k1ts(䑒\u001aq.tj-\u000b\u0007\u0010/bZv\u0011龤dO+ph0\u00149uX\u001c\u001b=\u0019\u000e\u001bջ}\u0001(ff)PLB\u000e'\u001e]}pJ=:,&HB!\u000fR#r'OɬZ!eak\u001dDi=r\u0016zYF^m̛N)J\u0015[5\u000e^aH>E!u\u0007W\tPd2\u00046\u0012c\u0016\u0001]3Yr\u0000\u0006=&RV\u0017[ܔ#\u0000퇥]\u0000j_Y\u0013Ǵ\u001eEk>yM{GɖG?T!Gr@Dqs\u001dB\u0014\r\u0018ݺ8m\u000b\u0017j[\"\u00023\u001f{~`3D^\u001cpn\"\u0016q)4Ȫ!CJ\u000e\u001aٸs\u0012t'咐\u0003g\u0017\u0001=.DP-(# 2m\u0007G\u00075r^w\u001fiqӭ[%F')$.\u0014M\"$\u0014ǥ9bQP&Dѳ\u0004mLug:\fgf}=\u000fI\nCZfyBY\u0010'*~5><]?#ݴ~b\u0013_\u0014iR*x]O<`@}<\u00124P\u001f]\u0017Q\u001e>$AG\u001e}\u0016iVM\ny\u001d>\"@HMƅ+R\u0005͸xI\u0014c3\u0018\u0019po\u0018Lg1t&eH\n||C\u0017v\u0013\u0014+~T \u001a*dAp 7\u001e\u0019\"i\u0000\u0010J\u0001\u0002ImgV9f\u0019\u001e >\u0003mO\u0000tir\u0018PqR\u0013VQXVsTR6\\+hX\u001b\u0014zd\u001cF\u0016\u000b]0NxKrA\u0012Il0\u000fА\u0005UZf}e\u0012\u0015zBl<+*)A\u0015Rp<\u000bC`\fq\f\u0014g|j1t28\u0004\u001c\f!\rEp\u0018\u0010\u001ekyHOF`Z\u0019-\b(8\u0014dy\u0019J+ \u00054X\u0018тY>\r%\u001b\u0000Ӿb#Eƒ;\"ܤ)\u0017]Q\u0005>\r.Fk7\fWq\u001c;\u0011\u0004\ruKWH\u001esD^qa%m,,kEzCrj\f\u0018B,\u0010Æ0\u00187c\u0001)\u0007rzH\u0004U3/\u0016BӠ#[\u0018'UuXt<&6Jb`\\>FsA]\u000eee!BeHe6!\u0006ftLKϊČя3Bn*\b ji\u001bu6,y\u0011Uqwpv1 R\u0007\n%8|;DzfqP\u001d\\QQI\rck{J\u0012[(ۙMWʆ0jX\u0012?L뢓19\u001f}>\u0017@'<\u0010\u0005F\u0011R+~9)^<\u001cmb6%PTCب٤#4Ӗ\u0002գH+c\u000bQ\u001cð;Z-J\u0002\u0005\u0003\r\u001aQ|\u0007\u001c{J\u0013}\u0017wN\u0001B\u0013~9Ȑ\u0014`\"$b]\b#Rv;h\u0007ߜX\u0018 \u001e\u0013ɖJ{b9\u0007,F\u001c\u0006څia^\u000b19էs\u0010S7\u0007 a/\u0000!>\u0017i\u001b-BIlN}uN޲!\u0006hɮ)4>\u0014!%O\u0001cC`n\tFqp\b5@4i2ŪLVwG{VU-\u0004Q=9IkX+\u000bS\u0004zE7\u0012͗:\u0005&B\u001609\u001d\u0012ǿPwBQ\\\u0004x\u0019B\u000e\"yl9duZ.l>{\n%]\u0004)\u0018\u0015\u0003b|KέשueOe-w$1s{\u001du\t\u0010zD5m \u001eD\u0018豭B%zB\u0000R]>d6i(mR!\u001f\u0014pwFݯi\u001a!\bn\nqL*U\u000e\u0015y,O\u0011\u0001H(\u001f!g\u0016kKl\u001dD'՟mSC:3;'IIG7m'i\u001b\u000f\u001b\u001e\u0001xIP!ǶH\u0005\u000eLye\u000ekڈB\u0000\t9r-ZeW*r='\u0003<@H)cz׃\u0012\u000f\u000fF\u001f\u0014ԸqW\u0005uǣ\u0001\u0014xet\u0003;\u0013#K=\u001b\u0017}\bS$[\u0011h\u0014\u0000^G\b\u000eJ\u0001Ý\u0004wJ)yDSzq,cB[g\u0015l\nfB\u000e\n(d\u001c\u0016}dlm=ZUfF\bpg塭}Z\u001dS2)C㕇$<>JB[F\u0011J\u0013J\u0005N\u0013?)-0%t\bq6%N\u001c.\u0013\u0013HM}\f\u0001}:\u0003a\tIeX[\u000fIf<$\n&C\u001cOF1nSt\u0000D#͉([%í.\u0017~\u00046<1y^-R֓*\u0013\u0007u*O}<:\u0014qkH\u0019n\u0007\u0017\u0000xu4{l[+35/\u001c=\\#.IEYiᬦg·\u0003(\u001f\u0011=R4`H\u000b\u0000%BosTXV\u001d\u0012G8ht\"\t:vŤ<شγa7dU[k9\u001f\u001e#}Y~A\t\u000b\u001e\u0000\u001b=\u0005\u0013\t:\u0000DL:沩>\u0010ʶLҮD3q(>\u0001R\u0015lO1\u0013D\u0013'\b\u001d}Nz]yW(\u0016jǓ!8 Q0hM1f/$.aw\\q\u0013(@\u0004:dhD~O\u001cZ\u001e#)B-dV(*W(\u000e\\S\u0012pX8%u\b\u0015w\u0005.\u0003F,Oݪ\u001b'<4}&\b!У٢1rPbU?)f\u0015_X\tSB]]!GU\u001e$K{.~@\u000el\u000b\u0001=V|?\u001dgԷ]A\u0015u|\u0012P|ϱz,*)\u0014'VQʎXˤy\u0018\nA ؁x\u001397[R<)9B$G\u0000\tk\u001e\u0003A J\u001a|Minn_fv\u0005J\u0005-\u001e@ƻ\u0013xd>O\u0011J>#ܭR|\u001c!bEV QYA.rDsN\u001e\u000eò\u0006P3\"ЬBG\"1\n5W#DYgۻٙ;?\u0000\u0000{T\u000b\u000ey\u0012F3\u0000\fwp(\t*~\\\u0000%\u0001b\u00004}{?\u0005'+DScP0WuZ\u0007z=\u0016\u0016\u000b܌\u0012@\b`ko\u001dwt?\u001cR!G'UH+1\u001bBJ\u001bɯupӬLw\u0014h(-#QcYۺ\u001dfyZO\tyv\u0011\u0002?L\toXj\n_\b\u00077Ff3*~)q*U\u0012-@ZR\u001bRfG>P\u0001(ѶN%Qz,wJFghɣ\u0002GI\twd\t\u0010y\u0015vr8(\t5*~\u0001\u0015c(W0\u0016?]>\u001d\u0001\u001bU\u0002Qlhh\u0001&\u0015wP{*ף G\u0005Xoy\u0014R\u001eKE\twl%L\u001c\"\u0002-O\b\u00017@ߐ\u0013Cv\u0017\u0018tzim\u0014\n4ۧl\u0002`\u0012I\u0014q\u0016exN\u0011˓QGh5n\u0011Dݵ\u000bN&\u0001r\u0018JR^\u0005.ݟUO%PKKC=1yc\u001e<\u0012\u001boзSb9mIǤ(\u001dRC;vuLO)\\\u001eS<\u001fi#BTѧ\u00049\u0014uET\u0016BK?ª'QC7\f\u0019\u0002eHW@\"Ax屙\n?\u0017\u0015\u00042'\u0016HgF\bL,4;~\\,C#o:2Ѽ\u0005u|tjʂP\u0007~d)rM\b\u0019nD%\u0011\u000fd\u0015\u0011\u0012\rp\u0006\u0019\u000b\u001d\t>nګFET4Qz,sædq9EM׹rujeX.\t䱋\b4\u0018iBy(+\u0011Y#TV\u0012\u001c†\u0002\u0001l(#MP.&Ũ\u000epzcG\u0013uG\bKIj6\f:a{s\u0018!p\n\u0006R\u0016\nMUAT\u001dT\u001e\u0016\n\u0006m2:\r}KIjеarL+\u0000 qҸx\bP\u0010ߧ~F\u0017e\u001be\u000f\u0017eT\u0015(xaz(fPNBRvT9Pj\u001c+Jk}`\rKxR\fŘ\u0012,.ě\u0010L,M0\u0007\u0014J#/P\u0011\u0004[\u001b#A_|0(29\u0017P\u001cܔU:zħ: [uBGA\u000e!\u0011+W\nqI\u000bt\".\u0012\u0019[\u001e\u001bW\u0013U.m\n7k5\u0010\u001c\"fG\u0007\u0017]\u0013TyUIȥl\f7\"fc*@\u0013m(Y*\u0000օE\u0011׆bG\\\u001e\u0003\u001fAiQmG+Dvt\u0003\u0004\u0013ŎVĉ_{4QjS@1p3A/DkY8ұ>2-֕+c\u0004Bq\u0011f~ZTi\n\u0010gT\u0011\\ړ\u0003ttH\u000b{\u0004;/w΁\u0000.[\u0012DuE+]\u001b+V5Pw&]`Rr\n\u0018ߢh\u0002(\brS@T\u001a͚YzuKP\\CؤSˬH{b]\u0015jtxL_3ugz*MtR3~y\u0004\u0000}\u0005\u0013I\u0012\u0010}\u0010\b<˼:*K-x\u000eZ\u000bc\u0017ZUY%HAS/CX\u001d\b/\u0019x`.\u0015\u0005X}J\u0007z@&F\u001d[X:I)\u001cq\u0002tXM\t\b2к\u001e;q\u0017\u0012N\u000f+\t\"\u0015$\u000by6\u0006Hc^H>7\u0014/qɁsdF\"Hr[\u001e3\u001eâm!\u001dhDQ#.'ܒ\u0011hќ%\u0010\u001d\u0010\u001d#!^wn\n]\u0018@\u001e\u000b#DҰ^k|wm\u001fs@;j7vM\fu@p@bPșf'\u0000\u00162пlm+Sq;7Y\u00177@W~Fk[>vsSmw]\u0001\u000f\u0018m'\u0016 IvYrv}\u000e\u0006ڵ\u0011@2\u0016cC)\u0001\u001a\u0013\u001cH \u000f\u0013I,HA)1\u0014\u0003zE;\u0001W\u0019@H2Vħvm*\u0017|@\u0001q\u0002!\u0007\u0012䱒Y-҂RP,>[\u0016_75)X\t-b\u0000\u0019?A2zbY%sgw`k7h0c:0-Wb$g)C({Ve̛NA\u0002͗:e\u0005vdk[Ŋ\u001dF3Yq%6p ;>L&}[$\u0005߰->+\u001a,XH@ת)teQST>%>\u0015\u001bu/;ź2<\u0011Q\u001d>'\u0014(\u001b6-\u0016xMp \u001c)eߖɬ<1yc\u001e\\\u0019CbYȮSʮQ6\u0019MOO\u001bL&He{t_\u00072\u001dz=+Ӈ|V\\I}3\u001c\u0003i\u001ec2\"#\u0003\u0018Ⳡ]=\u0011ҪR1\f\u0001SQ\u001aHF25\u0006\u0007Qve&Ux\u001c\u00001|i\b\u0019+C\u001d\u000f\u0001qZ\u001a\u0002\u001f6Y1\u0013!4\b\u0016sels3<\u0013\u00040.t\u000e\u0015\u0013+8#}9@ۢ+\u00064XG\u0007atT\u0007\u0002N\u00031-Ua*\u0004\u0006uS=Y\u000f]kF\u000bmw\u0017zE\r\u0015v҄PiW\u001a\u0011g\u0013J\u0019؉l .\u0014ZW$^\t\u0000#\b\u001a\u001ahZ\u0010jMUg\tC\u000f/\u0016zb6mwKC}%\u0014:<%v\u0014@L1aa\u0017W+{=6\u001a5]&5Dg\fp\u0011 *t<_u]u]ՠy(/ʖ\u0005Hʷ‚^iƎn;\u001f!*ۥs\"THgāWQ\u0015\"\u001fwrT~[E[P)|jOj8N2>K\r2ϥ -pBut~sѢ\u0015:c\u0011iZJiɤֵhz\u0010\u0002\u000b9v䈼\u0014jwa\u001e*\u0018Y\u0016c˨΁g(\u0017\u0005\u0010PB\"\u0016\u0015+\u0005\b\u0001*\u0001orc\fb9RHU%8\n˷#Ӥl-BwW2%KkI\u0000\u0015Rj\u0019CFQ_V*B~Y\rs1+Rwsn9pr\u0004fGn(\b>\u0015R\u0001L`ltH\t:~?cO8b5!QxJAbqt)2H*7\u001dUA\u0018nX\f[<:i\u0002*\u0002̓3\u001b5=&Д^\u001dT%\u0011\u0017p\tG\u001aeHH=#~\u0015\u0016k\u0010n\u001e;a\n&u\u0004ƛTg!\tZT\f0+Z\u0011\u0007&\u001c<6\u001aڰ.vC_\u0014|lsk\u000e\tG\"DhH]4S1\u0017%J\u0014Un9pRXUi4\u0014c\u0000z\u00012\u0015:\u000bYC\u0017L\bG.V\u001d[ :H)x\"&έ!';I\t\u001a\u0017R?S\u001bWZ\u0016_c\u0000)\u0016H\u001ay_Țej\u001d\u0015h\n\u001e[\u0019&[:!Jm\u0003\u0000\u0000xRV9\fL\"%҄J\n\t&ŖZ,qc\u0019Cu\u0002\u000fͪ+Ҫف:DECѭN\"qc\u001e<1yc\u001e\u001e\u0006ͼ;̚\f\ntE:\u001ep:U\u0002\rjUWo\u001dڬWuZ;w^\u0004B\u000fC8\tp+C&EG認<\u0016[WD\u0016ѡB2\u0014gSek\u000fU񯅶*}M\u0012)RIK+U f:Nz\u0011+Id:@\u0002Z8$=S?\u001eK[T\r\u0019T\u0015\u001f䌥rB\u000beM]HULp\t\u0003z%| tva?-\u000e&ʋ$ӹI\u0003\u000f\u001eSE~|rœrʦ/k\u0005EZmDsk84f2a\u001e\u0005Q/q|>N{\u0011V::M,c-SUy8Wô\"\u0014\b\u00020A\u0010\u001fK'-B\u000f\u001aR\nyVg\"9)\\Ru>̵f|\r3\u0007mqhc3$&-\nm\u001f\b}\u0016&2k.\ng,'8Ui5W%k8\u001fS9᮸ϸ+ǧtP\u0002j\u0013ӱ펎7\u0010M~\u0012R\u0014A1\u0019rZj1\u000e\tp\u001d\u000f=C\rMGnj\u001by\u001d\u0017yI6֏Ǡ\u0003Ȋ8N[.\u0000\u0017\u0012%̪9\rA\u0018cf<\u0014;jX揔#3\u0002h趑>\u0006Ih\u0005d\u0002;\b.mi]b\u0013RH\"V5(:\t=\u0007ȁ{WA\u0004!4R5kobbF\u001e\u000byfkC3B5)\u0002hM^6\u000b\u001a)\u0015I7Ӯ{5C\u0000\u0002s\u0006\"\u000fC-@w\u0001E\u0011G&\u0012\u0013Q:HlKrJaQb%eED\u00115\u001c1@\u0002Tk4oICyNGx,ayM`FFF\n4+d@#y\f\u001b\blAUg\u0001|$_*3\u0015g\u0014$\u000f\f&\u001d^\u0003\u0010\u0000\u0004|R=hFno}!\\\u0012(\u0002l\"y%TY)!c+VJϮ+\u0010p8TN\u001c\u0000I-Łs-\f&e n\u0003e\u001a_2w\u00167{-#\u000e̅'47{\u001b\u001e[C\u0015\r,w`&p\u0011&s\fy,A/8\u001eP(\u0015Ğ*Z<\u0016C\n\\\u0004Ć#\u001d\u0015\u000f\b\b<\u0000l恨u\t`P\u0017~YZi}ҏ܆\tL\u001bX\"L\u0018\u001d\u0015\u0015ڨ\u0017c\u001dn\u00051s\u001b}BŃB\u001b:\u0019͛\n=V\u0018U6FYK#\u0014m\u0017w\u0013*\u0001{l\tHH\u0001<1$=Q\u0018\u0002k8:oHA`Q^\u000fr`1\"!s\f(t\u0013\u001a\u001c}y'\f\u0004P48Rc\u0010\u001cJ\"WI\tT\u0002\u0016\u000e\u0014\"0hϧ\u001dm~k\u00179\u0012\u0011pv9\u001fzJ!.6A\u001bwx܉'\u0014lH\u0019r#Hr̉Z38\u0012\\\u0001\u0005>NCs$\u0015gl~I\u0000)\u001cS1.;͇\r׆\u0010%08DРp`DB5\u0015\u001a\r\rj,)ZUR\t\u0014\u0000\"F^ r\r,k{,|\t\u000e+(.E@\u0014\u0003Śt3ti!XH뵍B)TN\u0011(J\u001dgP@\u001d0)ŕG叭i\u001af\u001e3uG<\u001d[n^+=KKۍUR\u0014:6r\t΄:ͽ\u000e)Pi\u0016\u0018\u0004\u001c\u0019ډ\u0001Ҕ”Z{qb,h\u000fc\u0002\u001cA\u0002#2yH@\u0019 \\p\u0011\n\u0003`\u001a,.0.+HXuL\u001fd\u001c\u000eŘD\u0012uaB+0\u0005N\u0012\tc \u001cX>i׃%U2QV\u000b;{L3\b\u001f@\u000f\u0015\u0002{(\u000bE$X\u0014\"0jO\n68\u001dl<^v2?Hs\u000b>j\u0001w\u00001\u0014BY:]HQ\u001a-%\tDq7j\u0001z\u0001\u0015CҹtTQ\u001f׉[qCZ\fH\u001e3\u000fC\u0010g\u001e\u0017\f,{\u0007\u0000>\u0000O>E^\u001ed\u0013\"h\u0016\\\"1r\u0013D\u0003\u0019&+\u0013iEnR}৸\u0012R\u000b\u0018\u0002Vy#eVB\"o\\C\u0012~#\tC7\bT\u0013\u0015f\u001f\u0019ʢ}r#D1ɳZ|\bxvL\u00009GD\u001e[u4[RI\tq\u0007*=ja3:Bk\u0002m\u000bjcdU$\u0010gX)k3HI-e\u001cxپ\u0000nt۷/<}M@\"\u0015~\u0006̏ɣ\u0004\\_\u0019\u001fJ487 SAW?lwm\u0014*)\u0014DThGTo$\u0007ZԈ\u0005c\u00046Tb\tdxZqƒDv-[$+^\u0007H']L?J_2€a1\u0012QB,\u0010\u0011\u0017aSHx\"W/tP*p\u0015s\u0010[-w]Ud)t#4}\u0002jw[T#>-2\"zǸ:\u000f\u00002a5[C?\u0004\u0000D]ReUi1˕Sn1V\u0004\u0007h\u00112]+\u0005wyl/=N2f\\\u001f\u0001ZV\u0019\u0017[\u000b\u0005[_\\S.K\u0002C\u001aRF\u001e~\u0001>g\u0015\u000fI\u0010]i[d\u0012|\u0005m\u0012\u0015}z\\\u001cg!cy+\u0006\u001fPg\u001f6\u000f?U\u001f!\u001ec\u000f\n|\u0015\t\u0017|\t\\qBM\u0017w\u0004\u0010\u001aǔ?\u001a\u0000?h)z1ڷ\u001bS}\u0012v\u001fZL{~}\u0007-\n\"\u0005eA\u0019+@\u000bk\u00182\fF\u0006g\u001e\u0003pgtb\u0017Xhb4\n\u001ay\u0001\u000e|\tT%\u0005!\u0010|\u0005!J\nJY\u0012.h\u000b\u0019h/Ił0_qb_>M݅!\u0003_W\u001c\u0002?\u001b\u0002VA{Ψ\u0002\u00075+\u0004\u000f<\u0000w]\u0000\b_Eo \u0007[OnQL!(\n\u0005eܟ74z{KS7*#Q@TvGR}\u001cn\u001fG)6~Bd_rϒ'{SwGP5\u001b(\u0013ОC\u000bv\t|Ч\r7#\n|a\u0010\f\u0001\u0014|\u0013|I\n\u0007>\u0011\u0005x`6@x`1ݕYG \u0001s\u0004\u0005\u00013\u0005\u0002fڄ\u0005~a\u0005+̨j&p9!\u001b\u0003O鍛>0\u0004[GB\u0010\u00062 b&`KZ\u0002cTij!dxVx\u0006\u000b\u0010ed\"¸9\u0015HJ\"MBtA•hhLj*t4s%\u0006\u0013A\u000f<`Mƍ!\u0018A\b\u000bЁ\u0000\u001d\u0000&\u001b\u0004B+jI\u0017\u0014,L# y*#j1 S~'\u000bV\u000bRH\u0006U8W\u001e\u0010.\u00061Y-+XM\u001e\u0000\f\b\n!d\u001b@8u:eC[Ҽ\u0007C FHXJ\u0003U.D'\u001c‘P`\u0016\u001eS8?{CpjO\u0010%$`&\u0007 W\u0006a\u0019}FX\u0002L!0n\n[Z?'n!n@\u0018c\u0015\u001b}\u000f,:̣\u0003\u0004t\u0004uQ\u0013:#:UP46K\u0002\u0006/ʹyg\u0007KCA2[\f\n\u0016\u001d\"X\n\u0017T\u000ehyw$eX\u0010ڬ,Xn\u001aO#O#.\u0014$\u000eG`H\\*\u0007\u0012\u001d!(;.(b\u0005Wh\u0000»\nc\\l\r\u0012\u000b5\u001f\u000fJ2 \"tHZ6 T T\u0005AG\u0017\u0006 \u0004w{ܬSV%v}aA\u0014\rq{lv\u0005~,LTƸ\u0005\u0000bP\u0018[\f\u0012!m\u0012jW'\u0011\b5gEd\t=\u000f&s \u001c56-Ǵ\u0005h\u001d\r8\n\u0000\u0011\u001e`\u001f䡏pT\"U\u00035nCK:\u001ahd>ϝ\u0000M\u0002'\u0005\u0011\u0016$_\nu\u0018.D=\u0002}@ɩ)Q\u001aK\"x0f G%\u001b\u0005!c\n^4+}9D\u0007cY1\u0002G\u0004mt\u0010:\u0001b\u0004:HH>\u0010\u0012\f\u001e*\u001e)\b\r\b\u0002\rE\r<ހ\"8~$K'x&# b-*,\nYs)\u0000?c3ը\u0014t8\u0019 \u001e5\u0007wOr![/v\u00027W\t}t\u0000D\u00148ՒIP)\u0013QكBP\u0006\u0012H\u0007\u000e$/M|̓S1\nb\u00011\u00137+B\u000b\f6Gu\n\u001d!Ņl\u000f2\u001c%'\u0014񘢠*ኔEAH`C\u0011N\t(%)\u0014Țx\u0005>\u001a΂\nz^\u0011\u0018ntLc(&JfeM\u0001\u0007W\u0015lS\u0006^epP_V\u0006I@6u3Lw\u001f^*G[=\u0016\u0002 =ar`BjWHr\u0002p\u0014\u000fGb\u0002'^\u0004z[PP\u0018\u0013YO[B_җ@h8hqI\u0010\u001ap.]6\u000fD>;A\u000eBR\u0017\u001c10Gc_\u0003=-9\u001c\u0012E`\u0001Er\u0002\u001fz\u0018\u001f\"%2:d^Q\u0000b)HLx\u0016z\fČ['\\\u0006ےйͰb4A3.h\"'$9i!8\b\u0015\u0019|\u0013g>\u0018\u001b]H\u0007W\u000e9\u0002}\u0001'2\u00051Qb\u0016~Eͷ/L>\u001dѤ^aH\u000b\u0004SZ\u0005\u000f/5_\u0016C _XŐN()Ԥ1\u00167fMc&YpYJ\u0012‰_Sy\u0012M\u001a@O\u000b\u001a B\u0019p\u001aQQ\u0010\u00112\u0015>%,1Q1DRMȒ.ĒELerˑ\u0011Yߑ7\u0001x&\u0011U\u0010$b54-W6.b\u001aX/{\nÂw\u001dpi\u000bс㱑}ܱERE\"*3{\u001eaZ&\u0006\u001e4?\"NO '@\u00109d$I\u0002\u0019H4\fi\u0016Ҧ݌݌\u001e[\u0003)$\b\u001aZQ\u0007\u0004x=H9\bb=w_\u0004tCb\bJO\u001d n]S#dm\u000fDtz0ɫ2q\u001d\fc=%|0\u001a|RﴲyZy0ZND$\u001fM\u001b0\u0012R\u0010FdM\u0013@CR)K1Yz\n5c\u0001)\u001d\u0019p\u0010\\z\u0016\u0019\u0002u3\u0013Jp|\u0006+\u0018A|{&\u001c:\u001a\u0015\u000fn/\u001ay㱒7'#oRԾ1\u0000fUN!G\u001c\u000e\u0013r\u0017/(Bq-e\u0006\u0001.p\",(.O7Њ07$)|\r@\u00165\u0007Z\u000e\u0016nw\u0011q\u0001[\u0006R6m\u0013\u001fD)?\f?d\u00149\u0011>۷$l.*Ca\u0001\u0013\u001e\u001bؚm6lV\u001d\u0018\u0000t\u001f\u0000\u0000N~{*\u0019\u001cW\u0005\t\fH|-\u0010(\u001b=QBBF\u0018\"6qc1ID:\\R4#І2I\u0015\u0012h1\u0016\u001d\n#\u0001\t\u0013x,\\\u0006`5YЂk1x67x\u001eGJ\u0017q%P\nW\"R%\bSt%qf\u0002T~ bē'0E)RVGS̲]\u001db͓sREWL#|SOJ@}l\r~B?iW=5\u000e1H\u0016\u0002 i/3\u0011|‰\u0015ւOt\u0007\fxF\u0001\u0011w0\u0002[h}LF}\u001fq1ĪTWc\\L@\u0002@j\u0005~\u0004_UI\b~h\u0000\u0011|\u0011|\f\t\u0004BRh?uzگ7O\u001cDic\u0005.a}>يv,\ff5w\u0010A\u001e\u001a\u0003\u0003:i9=!H\f\u0002\n:\u001fn2n-\t\u0004CJd\u0014\u0003\r\u001eNޣ#H\u0011\u0013m eL\u0003\u0018!f9F\u000fU\u0017\u0001\u000e\u0007JQ\u001e&Q[ɢ'cN~\u0000\u0004I\r\u0012m)\u0007!Jf`/[\nz\bK\u000ba\u0003\r\u0013;D<\u0001ppZ#:D`bC\u0004\fȍz<\u0004\fw3z16sXH\u0001!!\u0001\u0018\u0010\n9#OK4h0\fK]\u0016/%D\u0017ԐN47d<ά|\u0015E\u0018˩}.Gw\fې\u0011c7.\u0006$>oc>pjQ\u0018^Ҍ#\u0019bb5jx\f@q\u001dyԢG\nYAQ!\t\u0014\u001bkx\"\u0017!*=\\Rْ\u0001)xqQLNA\u000f![]\u000b\u00045*N@@\u0003\u0016 >2g鱵\u0010\u0003\u0011\u000b*GVƍ\u0007<&\u0007VP\u000fbQ>B\u0014\u0011\u0000p<<^j3oT^\u00106\u0015c\r\u0010\u0014\"rƆ\u0017,T\u0014~\u0015\u001a'?\nØS\u0017k1Vq\u0007c\u0018'Z?9%\u0015R٨%\u001e\b$1R<\f\u001bȖ0\u001d\"#DF\u000eE\u0016)(\tĈZ3ă֮#\u001cڹP\f\u0001\b\u0017U2쎅դ+_dpvR\u001d\u001aa=F\u0019-+9\u0007\u000f\f5\u0004\u001e/9I/\u0016қd\u001ci!J3p@\u00126ɨH2A\u0014\bPy,;\u0004 \u001dU.QP`2}\u0013SCq\rNG)e#\u001d0|\u000e\u0014t-\u0014\u0007@ Ey\u0013\bDD\u000e\u000f\u0019&\u0013\u0005&q\u0000ui&\u000f86^Q5,\u001dXpF6\u001dV\b\u0019\t\u0003HWbQ%@`gV\u001cœql\r!E3\u001b\u0017\u001cF\u0014s@֡rxl\u0010&\u0005`IAd?i~ڠ\u0016\u0000\u0005j\u00102Qa]\u0010p 3rY\u0016\u000eeZ\u0010tL\u0012!\ncr\u001enn\u0015I=\r\u0001PΏoP<$\u0002M5\u001b\t\u0019~ᄯsŵ|\u0002U^\u000bΈ2W2\u0011߶c-I藛\t\u001d\u000ehۜ\\#chI\u000bM#ni\u001d\u001b\u0005~\fO$Nt2O\u0010-\u0002Ԏ<`d+ʄ'<ⳁG\u001eSQ\u0018,ʑK0I_\\\\\"|YL\u001dL&԰OP̶\u0010\u0000\\fTi$M0!\r\u0002f\u0007\u001f\u001cʢzl3F{I\u0001\u0014bflm{\u001f)1>\fe\u0016܁fU\u0012%t\u0019\nH*P!6^xe\u001f\u0019btWH/ IC\u0014r5@\u001aLQ\u0003`bR;ƢM=\u001e#>(cP7+r@yɑ~҈\u001c;tUoP\u001e\u001b;So\u001fd\u000b\u001e\u001d4ƽUq#\u00002-ʆ!!\u001b\u0015u!7V;(=\u000606+\u0015\u0004NW\u0012\u001d+ŭt\u0005\u0003h69Y\t\u0013!\fe:#\u0001$~zBzsԈ(X+{?\u001aWh%\tA\u0003PB$\u0000h!_7\u0012\"-\u0003UF@\r₉MLiR4\u001a,Gi6OھÉ\u0000\t?_\f4k*D\u0015\u0015zL\n1W9(?\u000fxыe4>{x\u0006\u000bs)~\b\u0002\u0002K\u0000#\b23'd/\u0006\u001a.B\u0015x+ǵnꆯ\u001e3\u001e\u0002֥!XMIMtw121QlxX/K\u0010OlD/ZE9\u0014ZU m{%o1cbs\u0015WV\f8\u0003p\b{\u001e:vr/`cs1\u000fF3\"̕ػВ\u0000U{QI:hjX\u0001,\u000eBH剴dV\u0012n\u0019K\u0014-4U[X)A_~\u001fZ\u001fߦ'1}i;n\u001c%<5h8R\u0002nX*\u0007\u0013F\u0000چ5\u0016\\\u0006:\u0016i񙀡s\u0011\u0004\u0007|Q\u0016+AQG\u0018\u000e~5N\rK\u0006~FnT\u0012FNl?Ѷi[[{05R/a1\u0013\b\u0004b\u001eHAbf%\b2BϠ4\u001d<\n~_\u0003\ft\u001a\tRw)EuNJI]\u001e!e8$\u0010k\u000bTrٳ\u0018>\n\r_A\f_'¯9 AX\f\u0019\u0005&k\u0007޵lAʨLKCvv\u0010P$E`c=Ɖh\u0006_$\u0006?Rl0z\u0005\u001ao7)\u000f\u000f)73BʢI\u0000o2/\u0001`(k\u000eY+*\u0007\u0007i\u0005 TRJZrs؂\u0019C+GٞxG\u0003$-;:o?~l?\r\b\bc#@t}U\u001a|\u0015C\u0018|rK\u001ff>8\u000f\u0002D2֐)%|t-֕~@דk\u0004k{\fTOR}\u000eEK߬L+\u000b30\u0002\teS\u0007שe\u0015}\r_1\u001ex8x\"@\nGǪ\u0000\u0018\\.j\u001f-Kc\f\u001d6G\u0001\u0002=k\u001fπ/s(]c{񿫸\u0007\u0010+Mϴ:4\u0010>\u0002iC\u0003q3\u0015\u000f+\u0018\u0012\u0003DXقUѢVKb\u0010\u0010_>Vj/;U/aµÓW4R/|?t=\u0016PO\u0000\u0018j}\u0011E_A}C\u0013\u0001 %\u0006ǪX\u00160;Bhڷ$\u0012\u0010/X\u001e\u000erh?hvF!U!G>r\u001bW\u0011I\"_,d\u000b\u000f\u001c_SűiUO4\u001e2_RӾ\bi\tY\u0005\u000eOAwơо\u0002Oޣ+}'kcI/DQ 5\\%\u00127(f*(|+SPx\bk\u0018\u001chWaTb|H\"\u0018\u0012\u0014\u0016\u000f.$*l0\\\u000eށn\u0010\u0016\u000b\u001a\t\r\u0000&qBUP\u0000`:U^\fWf9\\\u0004qq{^\u001fL+{2\u0000\u00050\u0000'\u00064cʸreJEeܾҌo\t\u000f\b!Z\u0017p)\u001bh=\"\u0002\u00041\u00145\u0012q\u0011\u001dF*(B\u0002\u0000_M͐䟽\u0018QYuC*xÇ\u0002(\u000b$Y\u0010/\u0004@9\u0004N$\u0010\u0006\u001d,\u001614z\u00152\u00034\f:\u0007h0l\u0019w0I@yG\u0016(/jܫ\u001d\u0018\u0015'\u0002\u0018eoQn+\t\u0001i-\u001cRc(\u0018\u0013/`N)̘\u00113N nW\u000e\u0010\u0010\nu@\u0012`0b\u000b\u0018]\u0017hh$HTT\u0013\u001eKܟS5\tO.\u000f\u0010\u001d\u0017?i\t99g|\u0013B\u0015~\u00022J\u0010F{ċ<\u0016NGE#\u000eLڨ\u0019b^\t\u0000U\t\u0011h\u0013DŶ\bI\u0004<\u0013t~`\u0010\u001f\u0015\u000bv!tc\u001es`\u0014\b*鈂q0d\u001cZ\u000fpCrD\"JD\te0yb\u0016d\u0010\u000fI\u0010K9!t<H27X',#0\u0012\u0001>$\u0013 4afx.,gϠ\nJVqQ\rft~\nNd\\K\u000bt\u000bկ=\u000f\u001f[Sgd\u000ewt#(>-,hv\u0003\t\u001a\u0010\t0\t\nʂU\u001f*9@\\\u000b\tT\rNL2\u0001.g :\u0011\b\u0004f\u0005$\tt/y6ً`\u0010ߕ\r\u0002Hb\u0017k\u0019\u0012no\u001fir=Sǀ)\u0011z\u0014cP1\u0018.U:R\u001e<\u001e\u0006Ep\u0010r\u0001:WE_kdꬒ\tلPLE(2՝Vե1 ?\u0005A\u001fiJ2T7\u0007\rXU\\kxԀ\u0001K\b,.l\f\u001d<Κ8Ȁv?yjpF2EA4:\\\\T(*aOa:c\u0010_pz\u00119\u0011_%\r\u0010ߡb\u001c\n$0NG%\u0016!ھ*\u0010~\u0003b!\u000b\u0019K2)R\u0006A={zQNj2\u0019QEBU M„\u0010ɆS4PSJNAw\u001b\u0003J3FK%W:\u000e_·\u000e?/\u000e?Ug̹{Lߜos\u001a\u0016k\u0011xB=Q3\tC.lA\u0001X\u0019\u00178\u000e\u001f4\u000eP\u0019\u00021d+\">+h{\u0003չĶ蔶3j\u0012\u001d\bo5m@\u0019u?(ʼnun\u001eV\u0001q5\bh2p\u0003ܷԇ4wE,g\u0017{,bDžopz7\t[נB\u000eGβ}\u000e+o?\u001c\u001a$^椃\u0001_s\u00124y+uH\u0006'ݳ|\b\u000bj\u0007>\u000bkٔ?Lok\u001fOd2\u0010Wk\u0013de^o?3z\u0018G|R\u0010j(_ۡ\u0010ڛ*[\u0015W\u001ep\u001f_ϽCP'\"{\u001fg/\u0000\u0006n\u0017lc&75\u0013>/\nL\n_,\n\u001f\u0011τOr9:+)\u0012g\u0011u\u0000s\u0014`GkL3ᮤ: cQK\u0006s¾LvE\u001b|\u0002\u0018|cuf\u001e|z\u001a|ؾC\bAC&D\u0018O\u0013r |х۾g\u0006͵kr\u001aE\u0012 \u0015En\u0001&\u0014ݪHq-'K3\u001f\u000fo*\t\u0006y\f>V\u0006?p\u0006\u001fu\u0006?/R3QF@Aa@q\u000f\fTOk5r}Tp T\u000f\u0015A7*^ke-5ע'\u000fPE,=F\u0005!\u0011F*!p\u0006B\r\"k=\u001fZg\u0001Fۯģ\u000fAd!!'Έ^&cQYbԪ:'R/3#\"\u001e_ \u0006_\u0013bb\u001e\u0003\u001d0탦}-w\rM\u0002?~\t\u0004\u0018\u0014,:9Vsõ\u0005ry,1gl\u0016\u0013\u0016\u0013_\u001fJto_yBs`?\u000e/P\u0006΃\u0006\u001f\u0007\u0018l?{\u0005r<\u001fV\u0001GUx=F;\u0019\b\u0019^\u0006\u000fCQ\u001caQ»aE\u0011DC\u0003fXDf\u001aZ\u0012\u001d8y6 -\u0015W4\u0012$\u0001\u0003\t`\u0003,GaoO\u0010%\u0007\u000fh,p10\u0018ɸ\u001c&\u0010px\\\\*l\u0007݀\u0010DC0\b\rvĕX\u000bV\u0005\nZz\u0016#1X\u001ch\f\u000fMjE0\u00074X[Q/xAO!\f2$H\u0003@9ЦV 7J,D53j\">D*\u001c\u0000DgV\u0004\u000f\u0016$`$\u00101F!\u0010;,\u0007\u0000\u0019C\nnJ BP:\u0017\u001aƦ1I-Q\u0006/d2\u0016X9x0\u000ekŽDz\u0004w\u001f/(^PP(Q\u0001B@\u0006\u000b\u0015z\u0016Ŭ\u0019\u00006Z9Έ\u0000\u0010'\u0000\feI\u0011Pō\"\ns\u000er/V\u0018CyѸZ ~\"Sb\u0019\"\u001eCm,5\u000b)\u001c\u0011@>%S!D\u00171<6\u0019\u0004\f\b\u0019\b\u0019\fQ\u0000\u001bFn\u001c\u001c\u0004ϑq\u001a2\u0018\u0010R#rFP%{L`8EAG΢dpL&!G\t\u000eM6~RT!\u000eGd>ne\u001f=fl\fU\u001bpK\u0019ơ\u0004шԣ4G\bx\u00179rf9\\C\u001ef\u000f)Z*`8q/k\u0004_S`\u0015\u0012IB\\|HiI\u000fVڏdM6]۵=M\u0013(\u001c\b/Uc\u0015#ԣ()\u0011 9?T\t\"vC`\u0018\u0010ۦ\u00109T͈05P\u0001\u001fb$\u0014\u0016!BJ1UrhH`ځ9\t\u0013M@Q\u0016[\u001a\r:kܭd!uH\u001eO(6\u0003x\f\"Q2a;Ϊ\f\u0012\\o\u001eUdM\fjEXU%d+745QcN=0Ⱈ'eW\"KxsaR\t(\u0011M\u000eA/V\u0010Z#u|\u0012\"LP\u0016)\fPP0)ek\u0012y]\u000e%lfLO,,C\u0013@Q9dAyNj%)InD\u0007**\\\u00144hrn\u0010\u0003\u0003\u0018\u0014b\"0R-Q\u001aJR\u0015d8W,r\u00139b\b\b{J)Q\u0019+s(Tx}\u0003d̂s^X\u000e\rR>ה٨465QR&%\t@\nJ>|\u001b\r\u0019>w\u0011\u0003q88\u0005<\u0018ĭ䆠\u000bg\u0002F\u0002CIJy9Ch\u0005c\třpJH!7\u000eK;1tB\rwUMaߪu9PQJ\u0013sn\u001e\u0012\u000fQç-\u001c8*Hf0aF\u0000.\u000e\u0014@4\f\u0012t\u0010\u001f\u0004s\fh\fcw\u0018\u0015.\f\u001ao\u0010N\"\f_^<\f_Z\u000b\u001aɆ) \u001b\u001d\u001c=\bmf\u000b.I\r\u00127\u00104\n,&S7(y\u0002Bv{ݻ\u000e\u001c_<\u0013R\u0004W\u001e}ى>\b%t8X|:e^J\u0007!3(\u001d\u0005P\u0005MdHG\u001c[.I1\u001b\u001a`\u0000\u001bȄ7HYD8`0.AW6$JRHe\u0015 _Ҫhh\u0019e`\u0015tӠ)!**y\fё\\5hc]#~|\u0010?\u000f\u0018Yx\n?&\b\f11\u0013\u0002S2{f==浜{JHW\fr\u0007*mL)\t\u001e)\u0014u[2>oa$%r\nGnB\u0016\u0005Ԩ\u00134\u000bZ\u0013\u0000g=v;<\u000f\u0007X@P(eXVczي^KESРTplT\u0002 VpJ܂Lwz2){l\u000eci[-\u0014O%\u0000w^P\"\"Qqqmy\u0000\u0013\u001as?6\u0012_jp \u0006PB$50\"uy\f+8V@k(/>Kު\u000e6EZ*6Qp+d\u0016ԷwërB5!DⶨS$c\u000eSr\u0011R7SpI\bF\u0010‡\u0001F\"@wV6W\u0003x8\u0014\u0012\u001c!+\u001e#ݎN4\u0019\u001f>M.g\u0010C\u000ehGCꌦ\u001b\u0004*!Ͼ:BZNΓ\u001aX\b2\u000b}=JWH\bd?\ba\u001e)|NgBᚥ\b\"`\u001b>\fHؗ\\]|njq&?6];2xl\u001f\u0011dǙ\b_\u0000Z)Gw2}V!5P\u000eN\u0013\u001d4\u0015\u0012_u\u0013e\u0010\u001fɇI\u0001\u0014r\u000bcJx1\n܂\u0014\u001fƀf5]\u0017E}s\u0012&ȷ\u00104\u0018nN)*\u00128\u0015\u0015/kTW:b\u0013B׉1X'~H|e\"\u00038|\u0015z\u0016'QܝQ\ng\u000e!3&VHވ\u000bX\b\u0014sʶ#\u0011,Jhߘ\u001e\u001eJ%\r:Y\n\u0005X\u0002\u001fW9ZW4G \u0012rI\u0007膟(\n,|\u0004\u0019g2F&?=oSVeT\u0003_\u0018\u000fjJ<\fVK{NeX!E\u0010Dո\u001c$Cay,ݧJ}T3\u0000\u000e\u001f-^7}\u001e⯬|\r4\u0001DpC¿\tq\u0018\u001dz\u0003\u0000uon5E)\u000fjp%Fy?1.2뗂\u0013IR1.\u0007wuI)j\u0004]q\r&9\u000eA?\u0013\r=V\u0012\u000e?\fho\n_Nv$Oz\u001d]odN\u0007-_\u000bᡏL̆W=j\"_HD^bI:X\u0010i\\ε\n\r\u000e\u001aUKpI\u001eA\u001e\bo\u001c~j\r_A\u000b\u001a\tqoA{lV\u001dT\u0002Y|X?q\u0006<^\u0012.\u001aéD\u0018A}Nٯ*\r-\u0015FT!+мV\u000fͪR(\u00140\u0012Z\u00018ryl\u0005C;\b2\u0016\u000b\u001fQ\f_k\f??m\u0003R\u0014> |\tMwG9\t c懡\u001a\"D \t4\u0002v\nM:,\u000b0>+\u000b}i\fL\u00142\u0004)QFjʪVSYcꢲe\u0013~G~!)\"|c\u0015mNA\u0017Rhz<115/}Uk\\nK77\u001a\r%\u0015*D&|A\u0003}\\n\u0012f~FխM֜A\u0010.\u0014\u0004\u0010rpLaDJ⾈@\u0007_#P>0}m2{FՃSIj~l\u001f\u00177ۗ+\u0019ᯒ/%\u001dB\f\u001d \u0010\u0011\u0019\f\u0010\n\u001b#\u0002*H}JtJLrӪ\u0015W,\u0005f\u000e\u0012!\u0015)Ԁ'd(%DPեr\t\u0002Q\u0004mt\u0014rpv܊Z\u0015\"^Sp'@wf\u000eMXsRv\u0004;\u00032*@>X@Գ`0ɋ\u0001q.\u0002[RDQs}g{@\u000f\u0005 ȑ\u001e>u\u001621L\"\u0015V0. ~j&@\u001d\u0019[\u0000hЎxX}\u000fz\u001e\u0002Y\u000e\u0006.?\u001e\u0002py?b\u0001QAX!$\u0010\u0005) \u0000\u0004\u0004R\u0011&$%o];^6EF\u0007w\f\u0014R+S^\u0000pOD\u001dc+:*S\u0014Y+&R%&\bBr6\t\"8H`pDTp=\rәX\u0014}\u001eM\u0006!ӣЬ0\u0017\u0002\u0016fw4J:!zpLk\\e񑴩e\u0010}yS\tѡ\u0004k_`j2I=ʤ-<0y\n\u0012G\u0002hy\u001e[\u0007ˤ~\u00003Dž\u000b$O\u0005NXq\u0016f.lEE\u0016bi4\u0003\u00165dr$\u0010ئT\u001fхF\u0016\u000b\\H\u0018{\f\u0010_\\7ol-\u001aVzfB\t&I0!f=q\u000e\u001b%\nD\u000btORX~(c)EZ5\u00102\u001b\u0007\u001a,\"\u0005d<<\nt\"sk/FD\u0014w\u000bJU\u0005 M\u0002g!%u\u001e\u0012%t(ER `\u000b\u0001\u0017?Ob_@9K`DEtF\u0019x9/L,\u0006h&\u0005zjd\u0011)\\\"\u0015\u0002MAv<֖{e\u0005!*6$SB-V1`l\u001aX(􍇖(\u0000\"W)# AX-Y\u0011c\u0010(\u0002z\u0002AIe\u001aSԄ\u00012lGchΖ\u00142o%j\u0005#ZJ~D\u0017\"ͳ\u001a^#\b\u0011LiN4j\u001bUÄ́C\u0011c^}\u0018n|JlW.a\u001cX2#O\u001bn`VXkP )щ\"\n\nq\u000bp˙4RI9cLQ\u001ec\u0010٦\rM\u001ck̎YSTY\u0002\bh\u001555jmV|$\u000b%u\u001dHa:cxo3!0\u0017\u001a|]Ƒc1\u0003C\u0010Ud\u0018\u0010\fnN9\u000109\n\u0019=\u000f\u001dǖĉ]\fv\u0010U\u0007\u0011kV\n\u0004q\u0005B\u0007.2N=h3`Wl#~\rZ a\t_}pm1Ͻ\u001dt׋\u0019DO\u000b̸7|U\u0016YIA>|ԆNN\u0015\r1q#mр\u0018\u001a氚!!#P\u001a2NC&$\u000bF\\\nWoyFXZ_!\u0000\u0012*\u0014\u0018\u0015\u0016~%\">d*\u0012_\u0010\u000fO\u0019\n\u0016\u000fj5iu\fC\u0010\b|8f\r@i9\u000f咏m'\u0006@;\ru\u0012ϸ\u000f\f\u0011\u0018\tɯө\u0018z鮼VDqa~bJAB\u0007q(e7p\u001e{\u000fGT3\u001f\u000eYk\u0016vs\u0019sv\u0003\u000e\u000b{HBf3\u00167\u0017\u0006\u0012#\r\u0011HP\u0003C#^)N\u00032'S\u001cXyL-zK9q\u0002\u0010s?<‹RO?5ʬ9j\u0004oM\u001eC\u0011r_G˶FkO2>A5\u001de\u0004a\\\u000b;(\u001e+҇P͓\u0003S\b۪IjCd,#Lg\u0006e&U?6\fuorOþigUaNC]KaiQ HB%DX\"\u000ecit*U\u001e\u0010*\u0002\u001cWRj\u0005\u001ev\u000eď\u0001^/v_\\o\u00103lK%?s=vh\u001b¨;cΤe\u0017\u0007lE=&{tm\\:\bĊ@F4:)N[J\u0012:zG\u0015ם9wVa#6ɘMh\u0012⳯|\u000b87c6d\u0007!\u000e׍.έ{h9DŶ:{*\u0019v\u0002hّQIR$eHKMљ6\u0007ɄQDy[*Ym#ԓ\u0015x\u00022B-ħD)$\u001b+\r\u0006\u0011^\\\u0006Sxz=\b\u0019W\u001748/hqߑ9\u0013\u0002fHoK\u000bRu\u0014~r|7n \u0001_9?\u00133ƍσLJG\u0005#\u000f*p\u0006h\u0019vco՞\t贑\u00113\u001e0=q|cc\"-CcT9\u0001䥑kTc\u000f(]\u0010e/Tfrr(*\u0005R:T\u0004KF\nkA \u001ekA[~ܐd\u0006%ȅTtItnn\"Qq\bs')'\tQZkb\u0014\u000e$cS\\GJd\n\u0015.%I}\u0018\u0000\u0012\u0007N\u000bN\u00000v_;^{8v\u0000\u0000<\u0014)Q#I\u000bUߚ*VXU\u000b*&\u0012+\n@LG\u0016m-TEi*c\u0002}lH:\u000e\u0017\u0002G20c]w\r\u0015R\u00009>kk(N$Ui##Vv׬>\u0013IbWmPl\u0006ti\u001d\u0006KǗ\u000b`5w(T]8U˾c\u001a}}G\u0003ʾ>VIﬣ\fA:N\nݳ\u0019^;\u000b\\xZ\u0011\u0015LRA!j\u0012 {w޹Heee9\u001e˾e̲6w,*ޔ}wߌ\u0006p\tӢ\u001a`jc,9FL$\u0011\u0013f߹\u0014\u0004\u0000-eOee;˾'˾e-\t˾?@{0\tUz=Ô#\n\u0001v\f\u001e\u001e4\u0003;X\r0K\r0 ,'\bM\u0013&E\tRx&\u000f\u0011\u0012^\u0007~|8pH6*ʼn1Q\u00111fE\u00033L\to!-̠e\u0011ve\bC˶\u0016\u0002ėėy,\u0005ѾL\u0007\u0013_\u0006Z@,6@\u0002}›d\u0010\u001f\fWh^(\"(mx\u0004\u00070\u0014K\u000b`=Ш+~B[e\u001e(_s\u001a_6/\u0000\fš&l⓬Rl}\u0018R\u001c=NZITG\u0012\u0003\fJeJ^f\u000b3FMl5^y\u0016\u0019*/sH-Xհ0\u001b|k}\u0004\u0012\u0004i\u000082!d}\u001a|\u0002xھ@@*6\u0005>aa ^JäP\u000fr:\fNC\u0004\u000eq\u0015$D^xt\n7\u0017;OĀ\\Dq'\u001cj\u0002阗\u0000TDe,Vq\u0006>@ܥHsζ\u0019\u0001\"5\tԘ-p#R\u0003;\t\u0007K\u0013\u001c\u001a\u001f\u0015A\u0016EIiuw$\u00109\u0016cҊ'45rm2/\u0001b\b'\t\u001b\u0007S.~(R\u001e!#ȋn)n+yӫ\u001a+\fKh43-:Ė\t@\u0012c\u0000\"\u001eD\u0012\re7b:\u0004\u0004->\u0005H-L\u001d(\u0000\u00122u\u001f\\W2$\u0012̚<2՛1e!\u0003_Ko\u0012ML\u0006\u001b\u0014`n=Y%ЍNkT\u0006Irlꄞԍɼ\tU\u0018Ҩ<\rG5&bۼ\u0004H)I\u0006JLmBi+\u0007L\u0006E\u0004Э0\u001df!‘fD-\u0010\u0019\u001ei\u0018\rad\u0003\u000eᄡD\u001dNB$ a\u001ag<(*_JF\u0010`B'&}I!}R\u000b\u0014$*:@O\u001d&\\\fp{yT,fEPҢR\u0012@m!\u001b8#!W3\u0011*:Х;`[1*,8oly(k\u0005yؐR\u0013AnG\u000b\u0016)\u0005x\feN\u0006\u0003\"\bW\u000e]-^\u0018\u001c\u0010\u000e5=S)rLm2#)sƃ\r^\u0010\u0014\u0002jTz8\u0013\u0015\u0014\u001fC{l3V\u0014\u00023LQpR/@h\u001e\u001d~0\u0018:@JJ0-t2\u0000m~ŽXK0<0n8\u0018NL|\n豁(u2Ь@u4L\u0006XY\u001c\u0018h\n.\u0014\u0003.B~\u00003`7\u000bs\u0006Dܤ*(,(\u0017:]v͡\u0013s^o\u00005'\u0007WY-E\u0006'(\fۀQ\u0018ǂ,ed4x3D\u0018\u0017\r1\u0000G\u0013\u0015\u000e5,\u0005%ebhŦ[O\u001d`\u0007j\u001fo,\u001a\n*\u0014\u0016WpV0H`DfH(\u000bԔeg\u0014\u0016\u000f\u001fKYuںtҪW\u0002P\u001e\u0004q\b5a8\u001a_\u001a]aK<\u0003M\u0010\u0013-eS\u0014\u0013DHh$KiJ0Ԙ5\u0003i-uV\u00103ַ\u001d\u0012\u000e\u0013:\u0010\u0000)3ajM\u0004vMztN\u001b\u0007D\u0001Xo!\u00076tHt}n$-\u0005yj!Q`x\u0017-2; \u0016`5ݔ_(C9a!\u001f>y*GJ\u0010J\u0002;[\u000ec NB 46y{N\u0011\u001aN\u0012P(j\u000fB D\u0015U?\u001a\u0017|\f\u001f[\"N.20V1F1ރZZĮ%{#?N96\u0019E\u000b\u001d~/ )\u0012\u0011; Ls\u0005P}\u0012P6g<3?FQK\rϯ\u0006^[p\u0000fnf\u0007fY\u000bJ\u001d\u0005:(75mWB0\u0015\"cI\n%\n\u0017ga\u0019\u0017UY\"$̘\u0019\u0010Y#\"r?W\"Դ\u0019VA*)+$‚/\u00170K\u0016[\u0016{\u0013mk\u001a\u001a,(7қ%9RC1]@qb7\u00061>\u000brsj\u0019ML\u001f\t\\G@V0kҠ׀;:\u0002C.\u0005V\u0000CɐTdX\u0018}啉JA\u00026\u0012>\u001cNu\u0002X_x_l>B١n A<;\u000f*o}b\b\u0011\u0000v\u0000\u0000\"\u0004}\u0004\u0001\u001dz\u0003o\u00035\u0001N%\u0000;û\u0000\u0004\u0003yO,Ar ~?׎҄di(\u0014x\u000bs\u0002՛e-9ʿ/\\\u001b:k&\u0005@]tE\u001ec\u0007z\u0007_hl;+\u0000vf\rendstream\rendobj\r29 0 obj\r<>stream\r\n\u0001q\n`\u000fa\u001e*.bO/͐e@S\\_^\\\u0000$}7\u0006q7(G9 1}]澯F8㟻wn=.i}\u0017X\u0018WmsT\u001e[!\u000eRd=\u0004]4}imw(YOCwu{x#w\r\u001e}\u0007\u0000*tw\u0013 eeWٲgw\u000f\u0015\u0012WU4>\u0012\u00074\u001d\u0000{\u001c`\u0015ٹNLz`2Il~\u0015(\u00100K\u000f0\u0003p\u000f\u001a\u00003dq\u0015p\u0015\u001c+\u0018 0Ʌj%\u0014%`\u0011!GɈ\u0011\f;?04>0V@\u0002f\u0017E\u0004qƖFG=\n)M\u0018,ښl\nH֌\u0015r\"\u001aM'*\u0002=qW\u0014\u0013\u0012\u0000\u0018('@AJ)~Ɯi\u0003bi\u0003\u001a92\u001d\"\u001e\u001aY\u0005 \u0010\u0002$\u0001D{Æ5Xi߽0O`| I\u001435(+-\u000b\t9t7\u000b\u0002\u001a\rNrtn\u0016>9:\\K䛶C^gP+^#\r\u000f\rX\"K(|\u0004X+У\u0019\b]y-P$\u0017\u0004<\"\u000562m\u0012{\u00012B\u0003\n\t3W:\u0016\u0017\u0001.c$\u0011c&\u0000\t\u00047G`M\u0005cc\u00039A\u0002jpuD\"uD\u0005ad\u0005raS\n\bքM@$#K:y@&cW6>g:A'*)\b4V\u0006\u0013\u0002<ۢ\te.Hn(Qh\"0S=znWۆt\u001a/M)\b\u001d\u001e\u0007ytȓ>I\n\u001cW*\u0004]o\u0015\u001aG׻E\f\u0017\u0013W\u0010Vp&e\\I؁\u001b\\DX%dt\u001c`k\u0016c;7ӉF=\u00184q񔚐So@ONy3R\u0004aQоz[sߗ)\u000e8@\u0004R;ou1\u0017\u001fH\u0015Y|Q\u000e\u001aZ7\u00014A(TB6&\u0013YyLҼՀ},AX- \f\u0017\"\fI#I\u0010 \\p\fa:\u0010\u0015\u0018\u001bĺ9\u0001)!h%2\u0011\rdUa4.\rx,)sՉ,ܴTٴf8\u0014r-(9$Wv7\u001dQQrQnV}\u000b!J.$\\~-\u001eC))vceJ.y`]ɦcB\u0011)3G\u0016$q@QC8iY7\u001e\u0007:JVLaO/\u0002Ej p\u0003)\u0000\u0001v/\u0000\u0005\u0014Lڤa\u0018뚳\u001e\u001ehp\\\"\u0011\u0012\\)ZdXhqqTKӦ0_Ӧ0B¼\r6DRf:MՊ0E\u0011Ќ5\n\u0011Isќ\"\u0011]fTxCX\u0019\u00013٩y\u00126W\u0001\u0016\u0018\f'!d-\u0016ZnK*LZ$LN\u000fn\u001d*\rd!\u0014ij1ֽDh0\u0012h0\u0012_H\\F_Hfa48t\b`p}\u0012h>RhY\u0015\n,\u0007`&)yQxE\n롛/\u001c\tL͋]} 8\u0015?2B6A\u0018F~\u001d\u0007,\u0016A!?\u0000\u001cCf\u001dCRXg@~0\u000edge\u0001R\u001f/&\u001fִs=]h\ro*e7eȃ(\\n!uANRk\u0005b@go{IY1V!\n@,cC2Er'[r\tjsB4-\u0004@~\thHZ\u001b\u0006\u0004\u00031\u0007[qX\u001b4\u0012z\u0016c \u0002RAY7h֙b\u000f:\u0000Pk8P8t\u000ez<}0@ͪÓF^\u001f\u0010@nH\u0014\ta\u00058wȚ\u0000[7\u0003q\u0006\\\u0011$Yӹ\u0014N4\u0010\u0001/4E\\9\u001cf\u001dōq\u0017\u0003UMVq=Tn?\u001b\u0012bvA\u0006*v\u0015ĉ=@GF 2!S[VM%X\u0014\u0015gk\u001f\u0000 pE\rJ\n4tӁ\u0011UƺU\u0019Tg:\u0001g\u001e^\u0005\u0014䔴ȃՆ(\u0013ݵ)\t(Wƣ\r2\u0005̎mՈ\u0019\u0010ݞ\u0013\bΎl\"aحƂ\u000eG-\fE\u0019Y\u0005Y\u0006l\u001bC\u0000Ǻ\u0004HkcU+\u0012\u001c\u0017B\u0017\u0011\u0011M`0K\u0013\u001dSD=\u001b[\r60\u0015\f9_Q[au\u0011wQ:4d4&\u0013(\u001cujřF-Uf?u\u0010i\u0015ടaDmiX4H\u0004e\u001a\u0006қP\"x@IddJ\u0001z칠P@\u0000@\u0006\u001f6\rʈ\u000b\u0018+FDR\u0001<2`L\u0014\u0001М\u000ec݊LI;\u0010Og\bF@TW=`jU\u0012|\u00016\u0003`\t\u0016F>XmN\u00000y21^i\u001b@u\u0014\u000fU)0$%O\u0000*?,lM\u0001\u000ft\u000e\u000f^/26usȴZeUѷM\u000e&ZP\b\u0004\t\rJp\nf{LEh_Ҵw2?\u00000F輺@\t@\u0003Iam:v\u0002䩝Cqz\t?\u000fg<8棅 &A\n\u000b\u0015&\u001e(7\u000bAD)p\u0018FIꔘ!ܔe\u001aYOU\u001eJ5?2>\u0007 #lZ`]\u0017>G9lz\u0004x71wn.d\u0010\u0014\u0005\u0004\u0015I2\u001cQiґȘ.@\u0013\u001d*5N\u0019đi\t *_\u0011'S\u001fwcdԛdk\u0011|F\u0005_\u0017k\u001f\u0007&\u0002\u0019\u001a\u0001\u0011XBVYi\nO\t$1/\u0000U\u0014Ȁ\u0019.`H]\u001an-\u0015:Hy\u0019 b\u0002&\u0017,kW\u0015M5T5@0+\u001f]\u0016\u00130y`k\\9Ss՞\u0006\u0016\u0007\u0011\b@bV\u001a/\u001b\u001d\u0013r\u001a~a[\u0017\u0004C(\u0015\u0010<`:A\u000eLtv}Q4@:x\u0010f\u001b0}\t$:m\u001bZU\u0007W\\Z0V{\u001fNӫL\u0004ɓ\u0003\u001f\u001c#bĚA<*\u0006\"C+l\"n2\t\u001e{=2\u001dU\n\"\u0003Px\bU!\u001d!\u0003+1\u0016cs܇QY,y\r\t7\u0018yx^W\u001bd\u0019\u001f\u00169)\"\u001b-챀\f\"\bH\u0019 Q-\\d_,\n0/-ûX\u0007n\u000e\u0012\u0011W\u0011\u0000\b3\"R\"\u0018\u0012ܬ%ʦB\u0018\u0004Ժ;E)0\u0014W<\u001e/\u0018#\u0001W\u0007(eSc\\#2ࡵ\tqA\u000e$\u001a@Y\b\u0010\u001a\u0012~p$R(1\u0012\n\u0014syhA$BN*wwq,\n}\u0006\u0016\u0007S@/\u0002\nB\u0007@\fP\u0018\u0004\u0013i'mJՀ^\u0001\u0019\u0004q\u001f~\u0011,䈂3\u0017\u0011i/@<ݖ\u0002~ܵ\u0001Ҳk\u00172Yb1E6*\u0000c\u000fx\u001cF5額\u001cš#cd\u001a0\u0012\u001b=3x\u0016M&\u0001R,a(4V8\u0011\t̸͚V\u0002.^ָDI\tPr6\u0012\u001f EKP8K\u001c\u0019\u0010\u0015\u001ckRhVhˤU1QshH&|\u001bǚ\u001eÐ\u0011'/6/\u0001\u000f$ɨ>\u0001+*pG/\rB3Xt@r6/\u001aC@\u0019j\u001cJu\u0006uNI\u0007\u0010+5C'\u0015\u000e%\t×%b%V7Ke\u0007K\u0016\u0002\u0012\u0017d2\u0007r\\PP\u001bJ@r^x\u0005R.޶\u0018\u0006fv\u0005b\u001a\u0001LFs\u0002cvHE1Ww\u0010fʓ5\u0010#6\u0019_\"z0\u000fYra(za`|Cp\n\u0001;!\u0003;!%\u001cd\u0004`\u00139R\u0013\u0012Q\u0007\u0016'\u0004E\u0014q:aB\u0017\rՖL\u0018RP\u0016lnlo\u00104LP\u00150@\u0017^j\u0000G<\u001e?\u001b\u0003(bӒPT\u0006\u0004 \u000fIIx\u0011؅\u0011h\b&x(L\tB\\сB\u0010ONYД*\u000fY.]r1\u001c\u0015Cx\u0002Q19Ia-0Ce\rN\u0000\u0000ZrEUmի\u0010#%`(GjG\u00042М6\u0007`\u001eK0^]\u000b\u0015' 0SJrF(7ڵ\u0010\u0011\u0007\u0002׺\u0001XY\u0013fԑU/Tt\rј(9҂|fXgN*G\u000f1[}nx\u001fC\u0010-v\u001a5\b\"E+SZ3\u0007\u000f]\u0010kt$[\u0016Kpj\fZX8\fZ\u0005- -\u001eRE0z0G!~\u0018?$qhX\u000f\"ٰЉII\b5ka\\\u001d7?WT{\u000fXf\u00018Y\u001e7m\u000e\u0000C\u001fl S\rsH\u001ec0A\u001d\tH\u001dӽ\u001a,1\u0018)`\\\u0002\u0003\u0005\t-a8Sfb!\"\u0000,\u001c|%\\8f\b\t+\u0010&RLt\u0015\u0007t\u0015\u000f<.y\u001ek[nJ㽀.\tÌ\u0018H8)R:}BC=\b\u0013N5gr\u0011 *p8\u0007?0R\u000e#Y8A\u0019DL=()!/yp*s\u00047ε\"NLCQ^ؤ#U/pda,\u001cCCaE\u0019xz­6 ƌIϤ0QP/4n8\u001e#2OHtN8S\u0004:\r\"E@\r{U\u000f\u0011D%*E\tZDڭoT\u000e\ns(\\ՌL\nvȐ1XCYA(j[R2\u0019\u0014\u0012lAv=̼\u0011b\\#`|\fV\u0014\u0001A\u0015wz\u0017\u001cRJ`\u0018v.U\u001b\u001ak_ahAmlQx`g[q>\u0004Jvtg9\u0018T\u0012x\u0015\u001aV\u0004gYƫw\u001d\u0012̸a\u001e\u001f9v\u0007|\u0014\u0013+l3\u000bPn\u0006%xO떪\u0013\t@69\u0007_\u000fpDo@pc%zcg\u0002m=Fy`\u001e!]B>hp+\u001f\u0010qYBq\b\f<\u0006s\u0007N\u0004\u0006j50zʼn63۵:y`ǧ6@l\u001a-\u0006y8Y\u0018\u00044'\\D5B1/F\u000f\u0004J*\u0002u\u0016&\\Y\u000eq4qeH,\u0010QNH\u00049\u001c.IQ\u0014=V+;Rp:]őz\b}^\u001b\u0004V\u0002>\u0002\u0017Psu\rW\tE)S\u0019H\u0003\u0015WY\u00150}H4݊\u0019|\u000fę\b}ELZ(\bL!\u0007\u0001:;3}AQ&Dl8:\u001aA=L>\u0016}T8C$\u0011&h\u0001)\r%D4\u0000B/UW81\u0018\tshL=N\u0017)5h`i )q\u000f\u0013?>#\"(PLjř\u0004߳\u001dp\rֶ`X\u00072J\u001ed*?\u001e#\u0011t\u0007W\u00144Yhez?\u0004Xo.Vh\u0015*\u0011EO$*K6\u0012\u0002|;ijq\nJ4aC\u0015\fp-\u0013\u0006?T5 }3(|\u001fK5G\u0005\u001ai\u0001\u0018Ҥ=T.bV~\u0018\bB|M)hpQ$Of\u0001cl\u0004S̅\u0000La\u0002\u00159\u0005\u0006\b\bh\u0010\u0015\u0015UZm`EjFg|&H/U\u0001)aAj_ F\u001fn\u000f\u0004X\u0018k$0F&)\u0013*hR4\u00005)/h\"\u001c\u0015S*\u0019+aV\u001cc\u001b>beD\u0016߮Ǽ\u001e\u0003)_\u0002Il _AN\u001e'~\u0017?\u0004_{܂\u001f\u0010|\u001f сOj\u001a2֌JO\u0005W*ň\u000eVW+RU>\fb\b\u001eV&+\bHr\u0006\u001dƲǯ-S\u0016d\u0005>\b|\u000b\u0004>q\t|Q\r\u0019\u0016\u00059\u0004B\u0000\r'\u001e\u001ek\u0003\u000bXG,SC^(\u0015zv<\u0011\u001cVl.(8~`ddV\u0017\u001eٗI{l})/CJ-\u0006J#%0\t\u0014~v\u0000\u0002ٿ7q]Δr\b|\u001b\u0006~\u0006~aP\u0007C/8с\u001fT\u0002?;IX3E\u000b+$7\u0010\u001bNw\rw\u0003N\u0002=~_{_Mr_;{݄=\u0003i_{k_\u0017da_l\u0006x\u0019q}C\u001btD\u000fN\u0017x\u001e\u001fx\u00050'W.\u0000\u0000v11\u0011^{\u0001\u0000=\u0006\u0000\u0000\u0003\u0001v\u0003qy\u0002\t`\u001fU&2\u0000\u0004s\u0007\u0013J\u0000;,\u0001@\t`;׎^\u001e=\u0014h^3DȾ\u0001daecʾ@d%\u001frh\u001d\u00145\u0000;\u000549O\u0000쌂\u0006`<$ޒ\u0000]\u0000{\u0000\u0001\u00031\u0007{|\u0000;\u0001\u0004`8\u0013]_L\u0000v\u0003a\u0011\u0003\u0017`\u0007=#Q\u001e^;\u0004v©ȾWk\fz(?q-b\u000f\u0000\u0000$`\u0016HL#` `F@l\u0005zY\u0000\u0019\u0001f+\u00003\u0001f\u0001f\u0015\u000b\"\u0002\"\\BC\u0003W@\u0018@\u0000|\u0000\u0006\u0004E\t\n\u001ePX9+\u0003APgyo\u0005\t\u0007Y.\u0002s]mJzZ|\u000fB\u0007f\u0004\f\u0015\u000fP\u0004^R\u0004,(\u0004<7@%+\u0000eucMn65-M<0[͘\u0000\r#+\u0007\u0011/\u0012޸{\u0014ph\"(I\u0015\nl\u00054\",\fc\u001d\u0011!po\u001aH++\u0000\u0010WV\u0010']\u0010p\r-p\u0013I\t\n>$\u000f+ \u0001(l\re=U\b\u000b(\u0003\r\u001e#\u0006\u0010\u0007\u0010'\u0014h$hBt\"CPLk\u0011VXc[rj.\u0015+\u0012>֭beXE_M\u000b\u00167m\u001279R~\u0012woƷ\u000b0 t\u001b!F(umg 'n\u0000\n\u0000\u001c\u0004\u0007@J\u0013qYjXDAQ[qgA\\Q\u0019,%:L-R8:q\u0019\r›\u001fPVռK\bܓ_\u00172$C\u000e\u0011i\u000f\u0010Σ:@\u001c$ա\u0000:\u0010-;\u0010iE$<\"k41\u001cdpܻDFU\u000b(\"I[t\u001b;cl\u0014pfF\u00077P\bA!û\u0018M\u001e\u0011,0&(i\\\\N\u0019g\u000b(\f4$/mid;b>O=\u001c\u00107\"5\u001c\u0001B\u001c\u0014G$w/w\u00064P|\u0000(x`b5\u0005\u001f\u001d;QXB;$\u001a)}$D\u000e1!\"(ȩtJPd\beə\u0010\u00154\u000b0)rF9rf6MĦ\u0013JdG\u001cS\u0004N\u000ffANϤ#C\u0005XA\n0\u0007\\LV \u0019AWNqQ;-@i\u001b/|o8LJõhS\u0004)=\r(\u0012z\u0004\u0012\u0004\u0001I$KlZ߉%@\u001a\u00137(\u001c>+*\u0019=\u0016s\nnAZ(\u001c/*rnUf˝\u000b\u0000_A)+FE\"x4B7j\u001c\u0018GcT\u0004N\u000e\u0007H6\u001f@<\nW1EBIy\u0017\u000eBp\u001c&tb+\u0002LH\u0018W|9F\u00116uvK+p!D^nz\n\u0007!vb9-\u000fs^EÞ\u0002L(aOݘIs&\u000b.\r\u0002\u001c1EVPx!Pغ\u0019c\\!#G5F`vr?FOOܭg\u0016ِ\u0010Ԉ(\u0014S\u0019-\u00041c$\bB5\u0012hѵ\u0013ĜP\u0013Y1\u0012$[-\u0001w\u0012\u0000\b(\u0005\u0002C\u000f-\u0012>dA\b%\u001avC)\u000bq=X\u0014(\u0004P\u0014\b\u001fђ\u0006B\u000b\u0014bF(D2$@e4G̀\f\u000bQ3\u001d0CeRm'ƈ4\nH*,\te8o^\u001dS\\\u0001\u000eAH.+(&0\u0005`\u0015\u0004\u000epi5pǥ:L>!\r\u0014x,\u0006)؜o\u0016(\u0002Lb>\u0001F9\u001cB9\u000eޭ\u001cq-H\u0011x4\u001f&*\u001b/3\u000fy̞\u001e\u0004\u0007\u0014Oބ\u0002\u0018-^',\u001dpj\u001aM\u0012Iݴc^98|l!k3+4P\u000eju\u0000ix,\u0017.\u0018rшE\u0017Qu4\u00199 F$TW\u0017\ro,z8!v\u00123W3\u001a`iimȚ0߆W֩\u0014s\b'j\u0015;R\u001eC0\u0010B\u0000%\u0007DZj95 :#>#(c2\u001b\u0019\u001c}ٜK!W׵Q\u001bcQ5isNT\"Z3SФhFW(xoy\u0000]r\u0018\u0019F\u00199\u0016]\u0003BP\u0000'Ц~\u0014vQ O%=\b\u0019}\u0004?8Pgae-qnz\u0002-\u0002lX%tE\u001eC\u000ej\u001a2\u0017B\u0018`=N\u0004`\u0017z\u000e\u001eS%H\f0a=Zo\u0007mE~^\u0012Q20<)aj]R^\b1]\u0010O>\u0007{\u0006\nzlT%@6yt% 5m6\u0017f,z\u0011Ќ̪0\u0003nɏu+q}#-\u0017\u0015\n(&\u001cȹ\u000b\"\u0002\u0001T?Ga\u0000ylDFi2q\u0005\u0013z09k*H\u0004=\u0007IIYִ\u000b\u001cVD,+n:o[VX*\u001aG]޷D\u0015bQ\r2naG\nV\\6L;y3Q\u0006X@z\u000f: \u0011iD\tu\u0015 \u0014+WO\u0015W\u0011ܩEJ\u0011MGcR\u001e~\u001a\u0000\u0010TkxRM6XN/]*/CJ+,(\u0011\u0000\u0006=fp9U\u00188bB#WF=2\u0000\t\u0012PZ8p\u0003Lj\u001b()\u0013\u0015\u0011J\u00194ᔍp)ϩͤl6\u0014D\u0011WŁ*rt-,/\u001e\u0019T\f>\u000e\bx\u000b0E\u001fr oxj ٨?6FyI:I *ɤr;\u001d\"\u0016L\u0015DYo\u0016\u0002JEx\u001d\u0005\u0012+\f=\\\u0010v\u001aBX!=&\u0000\u001e\u0012Ƅ\u0017Xi\u001fщhP\u0011\u0005\n?\u0004g\\KÜF_\u0016FBDN1WXQPBǐXA^i%oPUdp(\rv\u0019QztO\tCоch@<ڿU]\b#\u00037\u000e#w&\u0011\u001c\u0017W{VS?\u0013^QT\"9*\u0011X\"h\u0012و\u0016\u001bˊq\u001f)\r\u000fSVWuZOҴ\u0002\u0004e\t\u0004c\u001a!!\u0011\u0000h\u0016ӈ\u0012|۰iSh_D/ڗ\u0010$o8sI\u000fO\u000b<@{C\u001f`%?c!#Be\u001aϢ\u0004\u001a0\u0002oŋ/U\u0016\u0017\u0016?^௯\u0017c\t|O;\u0003\u001faQϟࣙQ=\u0016zU%[\u001bX;S\u0014|C\u0007s\u0002\u000e\u001bVK\u001cZlfmsf?\fO {,pp\u000f8ٷIkwξ\tٷds\u001d6r>+\u001b\u0004>\u000esF,_\u0006\u0005g\fW#\nlo,M{Fcm̜p$ʱ\u0013}K>Ѳ\u0005MAM\bAS 2\u001b\n\u0006OjSD{L1d_/I}\u0016ne\u001f䄁\u001f1g\\\u001eu#^@ه3޲{l,׎\u0006׎.~8%9_ev5_q_;p_{\u0006վvom_;h_\u000bľR&4@굣1!\u0019\u0013wiecK\u0018\fI\u0019\\!\fÉM\u0004~,0dJ\f>E\f٢\u0000\u00013}~Yh\u00003{3ْ\bE7EMx\u0006xI\\\u0005K0\u000b4\u0001`l\u000e\u0003c\u000f'\u000b6FC\u001bY\t\u0004%u\u000b\u0003$x$҄H\u0004Ā1_ʁ\u0000N>̰\u0001pT\u0004C\u001aaA\u0012@Cct\u000e\\\b:\u0010F\u001e\u001d1\b:.@p!\u000fia\u0016\u0019׳7:!0'#\u0012c+\u0013y\u0015Tg\u0019\u0016T\b\u0014F\u0002g>^X\u0010Ko]o] VL7@\u0003\u0006\u0006ylۼ\u0000AtXHjTuGt\u001e#G7.+$`HЋ$\u000eG<\u0004\u001eBAx<5H҆\b\u000f\u0017!6|PP\ty\u001c}\u0010tZym}*cg\u0016/\u0012&P\b&FȔ(D^g踍\u0019q\u001e\b9p\u0018U*EG2\u0019n4i<\u0010\u0007QT(\u0004\rF\u0011s\u0010<_PACf|#\u0001e\u0006b\u0014v\u0000\u0018s憷S\u0013('u@W.k}Mr\u0006ÊXk5æ`\u0013#Ft’.Åj\u0000И0ȐVc?ĩ'Oȫٔ\u0011S\u001cG\tx>~{5/Z\"@_(qxZ$%#2oNdlyI\tϡm\u0014TV\u0004Y\\}\u0018j\u00113}Yzl4+kl2{\u0007pF\u001eC%\u0014\nղ_\u0012ݵ@5|4LY\b\u0019\nj|ᯒ\u0002X[[q&3\u0015\u0012/A7\u0001‡q \nTgyὶϺōW\u0001K\u001cp%x\u0015B\u0015\\c`V\u0005\t-V,_\u0006\tDJ\u0004J\\Z%yN[~fzl\n3\u000bUAC\u001c:2\u0010'•8ɝ+Ԅt\flc\u000fpW@tSӧs\u001fwS\b5)\\\u0017ɩ-)\u0010\u0005v)\u0015K\u0015\u000b\u001cӖ\"]`\r`NCg7~IN:\u0006\u0006Lɥ$\u0004\u00123\u0000[Pi2pJzVe\u0013TΔ'B(?1\u0004\u0012 ^X\u0017ѷq}#XX91P#ǙRf(ơ|\f6\u001bQ\b&VỘ\f@PWxV!\u0011yW&\u0012\b4QIJ,w\u001b\u0014\u0007oˊL+*\u0012h׼K\u0002\ff0|F3)z0fz/8\u001a5UEE\u0001[2\u0018ם\u0006\u0018\u0018Πc\u0003\u0018]3MO\u001cx\b,\u001d\b\u0014rOVlp1=Hƺ\r<~[\u000bつ荗&c8Jc6>O\"n\u0012bj|ts\\d-I\u0012(\u0013L\u0011K\b\u0010jO\u0001\u001c ;]\u0011\"xfU\u0004\u000bZ\u0010.j̐TJ\u0018\u001ba@C٢]dgS\u0011@6r\b\rX\u001f'Z\u0011mC}aPV;\u0001zd\u0006\u000eɪx+\u0000C \u001cHr\u0004!BۉʪVך6%Bzc\u000bl\u00070\"\u000b2\u0004%'\u0019NK@!C\u0010\r#?yrz\u0002nUPqp\u0017]L\u0004Tޕ4k\u0005/@vu\tb\u001fzb_Ow(;BcI.\u0005\u0002*\u0006\u0006\u0019g\u0000s[\u0003\u0017,W/\u0016[{J2t5R;$T$\u001bIY\u0012ܳa,c}?BhҌTVrwTnn\u001d\u0015^@c\u000f[k\u0016%oDJ2;{L\u001e4\u0019Xr\u00185&Owox\u0010\u001dCg{\u0015\u001f\u0014H$\u0001D\u00036t\u001b&$\u0011h\u0017UL\u000bI._\u0001O;M5\u000bՃ.\u001a,\u000eT^N;P\u001b\u0004Gt˗\u001d\u0015.xJ'\u0010\u0012GWە׽\n\u0019?e\u0004D֡Gc#<\u0003'1\u001edx\u001f̤2UP3he\u001a\u0003u\u0017\u001e\u0000\u00050\u001fC6\u000bnԷ^5\u0014G #\u0005H=d\u0000\u0018wu:KE!\\\u0019\f\u0010K0UL9D>\u001e.Aј\u0000rK蘭\u0007I\u0005և/-iy<ƝZRa1%bbă\u0018=\\s䊼R(f\u001aU1qe25\b$^B\u0012a<6y|\u001e)#S+%\u0014\\JT'\u0005`\u000eZ%\u000eTq&}W)\u0017N‚r䱷l\u0005w'8\u000fCN\u000fܩV7UEnh\u0005z\u0013\u000bjeH\u0016\b\\\u0016Q\u0002E\u000b\"jW'H\u0016R\u00198֪D-MQŕ/k4wT|w(}g\u0000၃zξ\u0015\u0001I\u000b<,u\u001d`6!|Yf',(y΀R :\u0005iǁ\u0019v0:}sI%\u0000(M[Ih·IR2|\u001e\u0019*\u001e}G\u0011\u001c\u0019e\u001dYd\";2)\u0002#\\iG*6\u0010ѯ#\u0014q\n\u0013C\u0018\u0000\u001d9+Fu\u0004'.Q*\u0016;\u0016p&*D72\u0006\u0016ָE^FCO#K:\u0003v\u001a\u00196242[\u001a#\u0004id]hdOkdȲ\u0010\u0010x\u001b\u0005\u0018\u001cZ\u0002Hu\u0017s*Â>\u0006R=9:*\n2Ϗ́\u0006EvB\u0016\u0019N:-QZd\u00191H6\u0005\u0004#k\u0007F\u0006FVJ\u0018\u0018k]B\u0000,rI-Zd[\u000eZd\u0017vsK*C\\\\k9y[ \u0010R\u000bV/ \u000e\u0010ʋNtj\u0001\u0003DQX\"\u0012T[[!1zV(2Y(Ud{jƬQVd\nЭȾVdQd(4ՙ\u001djG)/\f8A\u001f\na4H\u0006z\u0000|8\u0015~\u0015\u0010\tϱ@4䈷֧\tUx*\u001b~\u0004\u0011+`ek59!\u00020\u00021(\bt@':\u0017GM/\u000eR\u00048y\u001c\"\u0015<\\mUyzD,\f9\u001cFH5\"Ҁx\u0004_tI\r1w\u0013\u0014dNƔ>NG1*\u0002X@nYJV!|v+KWZG\u0019vȑxm鉪BJ\u001a%cu\u0010}\u0010{\u0002xzlj僐Hs\f1$ină\u001d\u000fIGd0yS'\u001e$Ws2R)\u0010h>\u0019>`qn\u0012X\\(\u001e\u0006*-m>$\u0016\u000e9BRn%\\#\u0011\u0011)0d/3q\u0000\u0005\rI\u0019\rhbVS\u0003۠4\"֤>ƊK\u001e{N1|\u001e|h4\t\u0005\u0019\u0005g@~\u0005y\u001e\u0006\u0003fdWH`ڬ5\u001asebqpE\u0010ch-y7.\u00178t\u0015Tq(a2-xL2w\u0006Q:0(B黦\r\u0018?J禵|i.*\u001cPhΉ>\tˆ1(`\u000fs%\u000fض\u0010\u001a\"C\u0000)\u0002V\u001760\u001ag11\u001daj\u0007CY\u0001J\u0004Q[܏\u0019\u000f\u001d B\u0000\u0000D21b#%ȍT\u001bV2.LMA\u001e >X'V!t\b^ъMIۡ1ҫ1B\u00148Ā.,Pf<\b\">bcZFб[\u0004RH\rŅ5\u0015\u0000QK\u0013Imલ\u001b6@MU\u00048I\u0007Ot\u0001ֈ#rK\u0019\u0018\u0002\u0013,̗J\u000e&ͫv#\u0001E8X\u001c;\u0000\"DFĨ\nD \u0014OަӜ\u000fFK>l\"U\u001a\u001cCٰPD2E\u00188AG\u0004r\u0007\u0014G\t\u0000A@I\u0012@E?K\u0015vH帓n8NJ%w\u0010gFS-shD[@\u000f2]ڼ0 jARX\u0013E$F\u00163C\u0003\\Gd\\\u0001}]D7j\u0012Sǝ=#\u0015D\u0000*f3|D\u0015V\u0007\u0015tv!\"\u0007+،)v\u000fw\u0015)I\u0019Bv챲jԟB֣dI6~D;\u0000l}`*\nC\u0007\u001d\u0017IDTNjʀZ2\u0014h\u0015^*\u0005u[*N9Wc\u0004hY\u0006m7p1q)2BF\u0004.0\r>x\u000f\u00150\u0006(/NZk=F͑7$[#|L\\3\u001ek#70wg\u00077\u0002ɴRaeuψbu\\V$t&I\u001eaS\u0003S/#;\u0003\u0012fˊ1v)J2K\u0010*k\u0003ѱtW\u0010\b0${'\u0005\u000f*\u0000\u000f>^H\u0002׀a:(y\u001e|BmC\u00078C#\u000e흿{u#WLd\u0019bIfaf+ĨIZZv&keS\n\u000eZz\u001e(\u001e|0S)5Cu2h,\u0001CD\u001e\u00034pҊCLqR-fz^qBw$N\u001b(u6JCA\u0016BٸCTp\u0001p \u0006*]@<#\u0013&\u00191j\t\u000f.PIC)ȧ0_\"3t\u0005 \b(IdyE0\u0016\u0014\u0001DR\u0012,^\u0010H&=BCM;E\u0011#\u0016\u0017H\u000eC;(u[@;'/\\Z\r\u0002ܩ>\u0012F\u0019\u001cB\u0007\u0006O\u000bKnkd;9ڇD<(\u0010ץ䱵\u0011.(b:8җi5\b%Ed^~փEOm\u0000j>\u0002|'\u00022U)BREL*͊1R\u000bDY\n\u0002\t䝴;\u001d@9\u000e\u000fw¬b\n45>^J#H*Ҭ\u0004\rHb\tte:-pBy\tOKVK\u001dK\u001dŗo\u0017=Gr\u0002Q3d)Wj\u0011v\\\u001fM\u000f\"ktwQ\u0014[\u0004V{\u0002f\u0007f\u0007fc5pU}Y~\u0019\fܦHX\u000b4\u000e#\\%Yh\u0010NYq\u001cnI\u0006W!F!\u0010_v\u0010\u001cl40|ٙ(|Yw\u00005$\u0013x5oRc\u001fΨF`#\u000b>5m\u0006\"t:TDp\u0000#&\u0012E\u0011J\u0018\tjEj̋J)J]\u0014)Iq$\u0019BKxK2%忒`$\u0019@;d$W\u001c:\u0018`\u0006#42\u0000so1Q\u0013JC\f\",16\u001a荕ebIJt\u0004Y;+\n$l\u0015Hv )>2 oL \u0019\b V\u0002ɼ\u0014\u0007\b\u0012\u000e:\u001a$\u0003uG\u0016G#$Gi]\u001e7K\u0016\u0003\u0004|i\u0003J.\b\u0019\u000e!a*0yW\u0014p(m\u0011\u0005Js\u0013 R6\u0003S\u0006hEF\bSF\u000eB\u001a6\nhy\u0010u $A\nA9a2G,$3\u0000ZOT\u001f?\b\u001c\u00150\u0001p=\t\u0005( l|\u000b\u0005ٲg\n\u0016$%tӋF=7\u0005x!R)P7 o@|^>ߌgcT{\u0011j\u0006\b\u000e([\u001e$r\u000f\u0000*\u0004y\u0014k{1\u000b\b\u0001U,c'\u00164\nME-$(e0\u0000:\t\u0003I\u0014>11\u001ayx\u0005,@.\t,@Х(\u0007\u001a\u000bXIM\u0017\u0011\u001d/\n\u001e#i\u0014!\bM\u0016\rT\u0010WH;#V\b \u000e\u00109D5t0N\u0004\u0004s\"\u0002-7bB2\bI.,\tM|)㸐f\u0004X\u000b¤#\u0001\u0013bA\u0014h\u0015녣RPcQѷu`=ԂS\u0011%ƢP\u0018k\u001f^M5`eСFܤ0m\u000b!?Q\u0018\u000b\u000ekG:M#\u0016eQ9A s\u0005BJ̽\u001dR\u0018*s,ܴs\u001fov*\u0000Q+\u001ao,\nxjc\u0012cdq!\u001aElx\f^yC\u001d\u0015Fǘ~\u0003ăGcy\u001eEC\u000e_Ǖt4yM\tkNလ~J\u0006gL\u0016\u0014{qHa\u001aQX6łD)J']AZ\u0014\u001f\u000b\u0010{2-؄i2DU\u0003ѐP#M\u0017۱oRǨt@:KC`\n\u0000r\u0017ɬpWģ%\u001cAB'\u001e\\\u001c\u0012t̪,\u0015SL\u0001iJQ\u0017\u0006gn\u0002\r]84J ơq*}FM\u0011\u000f\t\u0003=4C6<\u0010j%($0\u000f\u0015<\u0016L\u0010V\u000f\u0000\u0012ذ\b{\"FJbH΂T\u0016K&\u0010\u0017f\u001dB\u001a\u00109\\a=K*\u0013bhѩ^\u0001X\u0011a%1lx\u0011u\u0014\f\u00172ѷ\u0011D\\8\u001b\f.E\u001eJ\u000b\u0001f_h#\u000fZ\u0016\u000e\u00031@X.@cfJ&2\u001d-\u0015(N\\N8@\u000bidq$SJN\u0018C*I\u000f\t\u001e\u0012ѯ\u001e\u0012\u0003JV}$q\u001e4wk\u0002x\bG\u001c\u0000C\u0001xt\u0004\u0015U!\u0010VJUO\u001cʞĒ\u0014\u0005@q.͓b\u0018Zj=^\\+OXdI\u001aF#\u0011\u001aIcvy&t\u00132y\u0007!+-\u001dDI7aT\tϕ졯\u0014\"X95\u0006ԡpYSbA}\u001eⱜQy\\\u0017*uaIg\u00153C\u0019\t\u001a\u0001B1Br͚\u001bd1y\npJ0'}\u0004\u0018}\"\u0018Xw\"\u000f5ͧ\u0013o$'4Ғ&u&\u0010\u0001#\b櫎1C9/RH<\u0000\u0015\u000fQ>ƒ\u0016b9.\u0011'uY݋\u0014cK\\S\fIde\b#Fg-d\u0004gpD6\u001exvq\u001a%\u0012ׄ=\u0011=N6\u0002D)Ս\u0016\nj`\u0011\rO)\td\u000b-\u0014\u0006ײ)\u0000R\u0019qBI\bW(1P8.t\u001a\u0014\u001e\u001f\u0011\u0014M\u0015\u001cĔK\u0007[̌5m'4\"cJ;(Ό#\u0016wZVmTCI_;\t\u0017+\u0004M\u0005n.2;\u0004&f\u00102ǭP]\u0010\u000bê,\u001f^څIѬ\u0012(2\u0013\u0019IG\u0014e\u001a'Dlo\u0001?+#k$\"I\u001cY\t^LȦt)\r\t\btl\r\u001fuUϱA\u0016\u001f\u0002\u00056U[X)L`\u001ayQ/\u001e$(\n`\u0018%2 (8)m811#eq\b\u0007I\u0001\u0003j\u0010\u0000\u001dYW\u0014 \u0014TH&G+9G\br\u001c\u001d7P)\u0004\u0018Z\u000fcU\u001e\u0007\\n4f@\u0006\u001eU\u0001\u0016Y\u0011jDZ436\u0007.3\u0018]\u001eg\u001ca<\u0015VT^$\u0001Ě\u0012\u001aa@`cؤ8D\u0019!8\u001a%7ϖC+˫+\t.N4W,X0\\\u0016!#{\u0003\tV:\u0004$\u000056R\u0004Ū\u0002Z\u0005\u0002.Ri^\u0000H\u0012k:\u0015)_-Q\u0002c\u0003:\\3R3\rEy^\u001a\u0001l\u0006}h2!Tܝ\u0012J\"``J\u0000V\u0011&ЍѪ\u0006M\u001d\u0001.ߏ\u0010.(0T\u001cni\u001eth7o\u0000Kre,U\u0015\u0015\u0006׍X\u0001\u001es\\(s \u0006\u0015rAhud΃/b(b)@Y-ɋ8\u0013pe\u0007\u0010NE\u001e&MFحk}\f@/\u0006^\rc9<|\\#\u0015\u0000TR}\u0013b\u0000x\u0011}yt\u001cJ-MɜY\u0013\u0001Qi__d\u00165e\u001bYNPTAM*ǥ_0n\b\u0001]\u0007H\u0018X+=vb]!,K2\u0000I\"sइH\u0012ff?S\u0006\u0014j|\rr\u0003~{' =\"\"\u0000v9\u000b9g/Aϧ\u0006*7i_7fѐ?I@\u000e\r\u000bĭ\fl\u0019fr\u0000Q\u0014D3b\u0002`n;Ս\u000b)3􋁃XMrЊ\n \u0003Pw\u0007;\u0015\u0000\u0019c-\u001d\u0011#gTS\u0014.Y9\u0018-ERX]J'b\u0015Ȃ6]\u0006\u000e)\u0002IP\r\u0016t\u0001*h&' $jW$fF//FӨ}O{S} WR\\}潓O'k/qxQ\u0015V\t\u001a$w#!VE֑<6n\u0002벁X4\u0002bB]&,B\f[{I\u0012Y\b\u0004jU8Om\u0004.@Tq݂YǬMi²6Tv%B}\\RDK-Uv9QZC^A9\u001f)\\̾ʎr(y\\>о\u0004RT[\u0007u\u000e\u000f03Mřٶ_!xdw\u0006v@N vpHo^ !D\u0014\ba~)\u0004dFz\u001cT-08\fV\u0010E`H<N_\u0019O\u0002|fL\u0015_\u0006_VaIƩ2L@.&꣼\u0001y\u0019nYe*E\"YO\"\u00195P\u0001'E\u0006\u001eQV&xo\"HM+0\u001f^\u0003^\u0002\u0011\u0010U \u0013P@Xv\u001c\u0000e*/d\r2cL],Tx&\u0005^$\u0000>$;E$\u001e\"\u0019zf\fA2HPeQja\u001d!ӊ\u0014\u001e/1{\u0004OT\u0016`\u0010AE\u0015\u0000\u001e!-+\u0017$\f|$\f- \u000b\nI\b+HF0E\u0018B2Z\u0000d\u0007\u0001Q\u0000HO\u0000(#D4zd\u0006`\nX\u0017g\u0006n`ی\u0010\u0002g\u000e]̊۔(\u001c\f+3\u00055\\\r\\\u0014\\#);E,WFd\u0016#\u0003G>\u0012c\f\u000fXѳᑍ#sT\n̓\bL\u000082rdqrd\u0006rd\bwd\u0014Tvd\u001eYD9h^HΆA\u0013D*\u001a}\neӆj# K5Ap\"\b(M_\u0000\"ld\u0002F4\tV)N#Fr#SF&\u0013Fl,x\u001bYR3\u0003!\fV\nKB@;\u0013FQ\u0012h\u0003!72\f\u0014I(x\u0015ۈ\u0014ceM\u001b\u0004^ciɗ}@\tԓXf\u0017\u001fp\r\u0017/\u001b\u0017\u001fpCy G\u0004\u001foE{+ŽHg\u0010\f\u0004X\u0019\u001e\u001e7=Y-\u0001\u00036M[%ƛ\u0015$\u00045N Ktҁu\tG\u0004.\u0011fV\u0010,pEW\u0013B\u0000]\bew ,4\u0010H@\u0011Z\n^\u0012PrIEY5kAr\u0000P\u0018\u0012#\u000f5\u0004̷dX9Xhu\u001c:\u001dRtxM\u0001avD`v\t\b\u0001FuČ\u000582*lKjl1\u0005.\"m ]\u000bg\"P\u001f\u001aX\u001b.:\u0019E\n\u001d~\u001c\u0000T\u0012Uæ\u0007.\u000b\b\u0016b0\"<\u0005G\fb\u0001X]\u0015\u0010Ԝ\u0004\u0007׵T\f+ݙ[\t.W ,Ee\u001f\u000b\nGd0\"tp|\u000eD\u0007ru'vbB\u001e\nQ=\u001aEAcΫ)\u0011P>\n\u0007\u0010)ܫRTC\u0015-\u0004\u000f&j҅.w\u0014Q\u001eR|Y4Z\u0005`\u0007R\u0000F\u000b7A1j*\u000e8'c\u0018šyx\u0005m$TGꯧT\u000f\f}(Hf%SG\u0012׻M!\u0019̰Z\u000bh,\u0000F\u0004\u0006\u001bt9r\u0014}AZ\u0014(GqL<<\u0016@}CP\u0002\u0016ݑ˃h;\u000fͨ@n\u000b\u0000vm\u001cѼ\u0018\u0012Ir$\u0011R\u0014x1)'DMs\u0007\u0004\u0012A!\u0010/|\u0002\u0005&7c\u001aT0\u000e+etE.f/\u0011db\u001c\f-\u0005A!\u0013\u00013\u0002\nlIDi\u0000\u0010M\u0000 /\u001d\u0001\u0000\r\u000f\u0000\be\u0000\u0018.'81֊sE@iL`\u0018\u000eC6cp\u001e@N\b\u000eP2\u001d+S!4%+\u000bp\u0015|`i/Ȉ\u001a0p.mҊ:MY=\u0016xǫx\u001a\u001d\u0006< |*\u0006*(h%pJ.W%Iī#+\u001b:t2ӣħrV7\n\u0012\fG\"Ѥ\u0016\u0017Ԯ *\tJ%\u000fwN-\\U]^MaŜ\\\u001ea$G\u0007Mê\u0018MG&ғXA+Cať\u0005kdAb%zEvnΉ<۞\u0001۞\u0013\rcQLr6TLD>''M-?a\u0000;\u0001\u0000\u001cdG/R8a\u0005\u0013K m\u001b\u0018ĀŒ\u001cR^1\u0006QG\u0002\r\t6qQN\u0017*xx\u0006\u0013\r|B7fJ4\u0005p\u0019ϿcHbO\u0001d\u001c\u0011L\u0001c)4\u0011-UI\u000f\u001e\u0001!)2~$2;E\u0013z\u0018G_Ȗ@hJ\u001f%nH!YS\nnj\u00053{ȏ\u000ed=HD@&\u001au(ۀաl{l{\u001e\u000ee:\u0014ȚV*\u0003{UV<\u000es;XfcYVs))*\u0003st'123\u001e{DV9\u0014Xp 1;.\u0015M\b\u0018H6i&䘦͙zwڏճn;M=\u0010;Ԡ\u0006\u0003`\u0012z\u0011 !|a}a^R@Aj跩RM\u0018W$13gu\u0010\u001c\u0012C\u0013Gofyr:$\u0002]T4\u001eM|+|E6#-]mjU8=Ɗ\rz~59'M۪\u001a\u0011D<|\u001c̏$\u001b1$S4t\\6t\\\bn\u0014q9Ь\nR\u000f,0\u001f0a^x\fUz\u0007\u0006\u0005!1VЙq5L<1h\u001d2\u0014\r}\u0000o\"S*u/ܲ8SlCoppHa\bQQ\b\u000b\bbq?\u000fN\\\u001e\u0001$P#2y6Bʔ\u0018\\D\u0006%k\u0011e47\u0016V\u0006$*6\n\u0014g\\\u0000!)L}_^qԜvQ3鱯Q\u0003#AO\u000eؠ\u0003o#րQE_t-\u001cN[Y#+|͐q@F=!Ad4E*L@\u0005\u0019=(42#!ٙ\u001c2MF\u0003\u001aGa5\u0004R\u0006!!it:ma=SHk\u001cӉmjC\u0017h\u0004Z_IiGaRckyD\b\u0001\u000b\u00022h+(kX\u000f}\u0010$\t\u0015-؈Pl\u001cԔ܊0I\u0019h\u0010V\u0004B\u0000|xMI@\u0002\u0002yX\u0004\u001bb\u0010#$2\u001ciՈ&\nHz$AIahxJT1m2eA>\u0004ۋJ\t\u0004lj$\u0000H\u0000BR\bjηk.}t󾃟wB{x?\u0000v\u0002\u001e33\u0018D=\u0011\n\u000bQ*\u000b$K\u0006@$5֥WDr,jӇPN2f?.‹JWG\u001cil*\u0013\u0019z~\u0017ǝFH*.UiV\u001e#'\u0015HG\u0016\u0004U\\ \u000e/\u0000`\u0004 \u0000{CO\u001az<%\u000461\t\u0018\u0010ܩX7U'E>!\u001b)6Ak5.-s+\u0005.\u0015*%\u0011iޭ\u0003\u0007).H'[P\"\u001a+5O\u001c8K\u0013R\u0007-yZ}#p\tNڵwƗKE\u000fdX*[\f\rpwUeI3vp+\fо鱏/\u0017)\u0017佤>gc\u001c\b\r.\nCQpe;ʾ4e\ne/\u001dnG]5az`w$`\u0002\u00048\u001d4D_/[IL2l\u0010'\u0013 ;p\u0001\u0004G\u0017\u001e3lo!\u0018'!@20QǓZ\u0000W\u000032\u0002e\u0006w2t4}ق||Yg~ɸ|D_h}&Y\u0000E'1d'6HR5G2dd\u0004\u001adE#\u0017$/H\u0006\u0017tHB|CL|F@3\u0000K4WA:?;{ơ>Y\u0019.\u0011\u000ej'\u0006W\u0018\u0000$1٢\u001b_Ii\u0018m\u0000\f#FG#Q#\u001b\u001d#{ĦG!L\u0015\u001eyd}dd\u001e31\b=+L'䅂\b.\bT:u\u00066@\u0003U2}NztM\u0017\u0006Eސ\u0015ϑ~o\u0018+H$h(cv\bh\u0004`\n4\f''Fp7\u0004#A:S\u000eZe1b4\u0010<`fx[#x s/AdʶK\u0014\u0011t@Wõ`\u0018I\u0010%HJq\u0001X%͢\u0015膸hpca:\b\u001e\u0004I8p7ӊO\u0018(o6ٲ-4/V[yC\u0015T6\f͖\u000f\b\u0006)\f\u0002![p\u001c`\"S\f\u0003Xx9\u0019Ԏ;4\u0007\u0010\u0001\u000e\u0003\u001a#~v$WcE5\u0000_L\u0005\n:-GxlZA\"S%BL`2 2d()RA\fCWA\u0002\u001d\u0010ʦA\u000e!\u0003b\u0002\u0004)w+N\u0016.[\u000e7.c)\u001d=掓i\u0000t&y,[j@\\\t՜JC\t\u0019\b/KsMuQ6OHSK\f@i`\u0011k>IPwI(\u0012'ht<\t%\u0014+O\"\u001aWFDkt4\u0010a֕n\u0000͏P\u001faK1\u000e^#MT\\R\u00191b\b\u001a1\u0001H[$\u001cm;L\u001f@z%l%e<6;vK\bJGF7\u0015\u0004Mj\n\\/.}1Q.?\u0015\u0010X``0By]\u00053r\u0015(r\u0015Xl\u0003\u001b\u0006)\u0018\u001e{]Ojq`>$\u0003(\\\u0006\u0003KՁ\b<\rAQ+\u0011cФ'a=\u0006gfj^>$E\u001c&\u0017y'Ɣ@jWEl\b *\u000b;Fd)Cb\u0018.1\u0016eI\u0003\u0013Mf\u0006IG\u000ef\u001e\t\u0010m^͑]'\u0012$\fz<\u0015BD,>P_@p \u001450l*\f8\n->֌'\f\u0015\u0011x18<\u0007b\u001c\u0002s%\u0014ܕ\u0004\u0012\u001fZ\\ɜ\b]If\u0005px\r?x~$`LV0\u0000:\u0004\u0019Q\u0014?\u001b dp:آȐ\n\u0019\u0003\r\u0014Ƥ\u00022\u001e\u001d&\u000f\u0003eHB*%^ZG=utc\u0013PID2\u0013dF'\u0004\u000fN.si\u0011\tC)1fL2\u0000\\#\u00048r@zf\u0015<C$NX3\u0003)'3FP{\b\u000fO\u000eMzl\u0002\u001aP\u001c͚cl~\u0000\u0000\u0014y\u001eSN6h*)b\tJJYm\u0002I\u001b=j[FxI\u001bZ\u00046;#\u00184\u0000]@\u0018L \\uYJU1\u0010I͚\u000f\u001cYSQﯙ~Rn%Un\f\\\u000eՄB\u0013qgJF'6hk\ri#R\u001b.zHƙ^YԜ9&Jlfi[r\u0013O\u0002\u0006hXD\u001aOĖ|eD'JA_\u0019\u0014.(]VpO&E)N\u0004\"#\u001cQW10\u00061\u0002\u0005kk \u00128,sN\u0006csz6me\u0003k\u0006Q喖pE\u0015\u001a#ovC]cvR\t^9N\rxN%cZqBJSĐ\u0016w\u000e:P1G]\\ʪ\u001f\u001ebNFZN\u0002\u001fN)\u0012zmyfؽ+|MyCW\b;\"ZE\u0013^\bZ\tOcdpx\u0013\u0000\u0005\u001e\u0017\b\u001f\"I)A\u000b\u0005\u0012k\u0014idXD$?&O'1\u0002966fEt^eT$\u0003\u0012$<6-\u0006\r&\u0017f6K1h\u0012hPCj\nDU?nawt\u0002e\u0017\u00044R5KOҎ3lwx\u000b`\u0000Ad\u0007\u0001\u000eY\n ?\u0000n1H@HB{\"\n68_c\u0012y\u0012\u0010)\u0006\u001d\u0013GbBS:\u001a\n\u0014Z*vt_f5~\u001e#Qk_QN2B\u0007GxJ1\u0013lbMn%\u001aO٩\u0002$_$d\u000f\\b||ET\u0014\u001bMN[421)ɔ\u000eb,f>\u0001p*0JªT)*+;:\u0014%\u0010\u000b`\u001c\n\\\u0011ů=\u0004!\u0012JRڢ\u001ayP\u0004 P\u0012\tDT>Bs$)\nDvڔ\bh\u0013F$x(BA#`\f=QN&*\u00060-]\n`=\u0016'3E_F\u000f}$\u0000I\u0016^\n3^{\\7j\u0013=}LO\n[$AeJ\beS\u001fQ\rwMպJH*\u0013]iVő,\u0002gMHX3/WjwtϿc:k|\b\u001a`X\u000b\u0000\rPw}\f#\u0016rK\u001e$_N\u0017YkJ{\nf9W|<^h}o\u0013&Lee9nz\r`W'zY\u001eS\u00198Vʐpr3eI\u001dj#%_\u0004Za{);{=K}Ol}ϼlBeX\u0013o?\u0001<_\u001d\u001af\u0012\u0000 j\u0013;\u0018\".T0\u001e(`ݕ{Hs\u000fc\u0001\u0017ᾫ>L}O\u0001Jr\u0002f.H\fӈpg\u0003\u0006\f\\u0/C)Zc\t\t ./e+\u0013'#\u00107\u0001\u0006\u0012Ig\u0002ŗs\u00039,b%\u0011\u0001$\u0001f'T\u0000fqheH}\u0019\"sM2\u0001d;N2Td\u0001\f^!YV}B\u001e\u0001\u00029\u000e\u0014\u0007<\u0001X\f#\r\u0000'\u0013]Y>\f\fx&&ۓԓl\u0004q&\u0019DN2Ձd\bN\r^de\t2\u00058D\u0014/+m\u000e^\u0006r\u0004lN$\u0019ܱ%\u0019lR9\u0001\u0018i&\u0019t4\u0013@:h\u000eӹfΣ1(]H\u000f\u0012d,\u0015mk$ 0QAU#$SS$0$\u0013)I$Yw%ʽ%Y}m$C\u0010\u0014,\u0007\u001dh3dj3N|*\tT\u001e{'pͨUD.^)\u000fN3\u0011\u0003˶\u001f#l`K򛒞\u00110\u0010$˔)H( Y!h Ǹ1ѫHcC`\rmcan\u000e{pS\u0014\u0000\u000bhiL7C (c1\u0007r3`#D(Eۢ\f0,\u001f'?\u0018l=<\u000bp\u001f\u0006ˀЭ\u0001s\f\u0017lf\u0005[`l\r\u0010Ko\u001e+lt\u001b\n\u001f\u0001ĄĄ9\u0002\b.\fJ%\u0013L(psW\u001b&2EX\u0004XSA\u0018\u0013\u0001\u0007EOGB'{,e`q`\u0011\u0002Q\u0015\u0010*t<[U\u0018W\b(\u0003@8\u0002e0ǡ\u0004\u0002\u00106\u000b\u0013!$kHt#kLx\u0003\u0002pȍ#3@!\u0015PY\u0019\u0006\u0011ƞp\u0010\u0018b|6{L\u000e,Є\u0010\u0002'H\u0000\b($\u0016GL<#1a\fxc\u001186p֮t\u0004|u1a\u0015)+[.>Z0(n\u000es\\)I\u0012a4Ԑ\u000bf1\thcXw\t\u0001\u000e)R\\\u0003\u000fci\u0002@$l*\u00176w\u0018Fb0\u0012܍i;i\u0003R\r3Qm@,vQ\u0012\u00074\u0007R\fOK|78<<6:R\u0007/\b\u0010\u00188\u0002\u001f\u0001X<,\u000bI\u001b3K:\u0001Q5\t:C\u00056X \u0004Ά3ߝ2<\fX\u001941\u0018΢2R/p\u001b\u00132o\"!5\u0004\u001d:\n3>B\n\u0006B\u0000H;\bjײDl?ϣ.簴\u0000\u000f\u0012ϴqu<\u0014CIK\u0001O\u0012\f\u0018',L\tG\u0002'ȫPDr?;-xH<#f!h\u001aB\u000e\b948$\u0003\u0012|\u001aG܀C\u000e\u0011\u0010\u001f\u001e{dR\u001e2 \u001dKcH飱䣂H\u0014NPD9ʮI\t%\u0007@5&.ڋ\u000bZ1(O3C$\b䚢F\"*F#\r]PISε\\BXL\t&^\u0002^)$\t3`Ct1\u0013&X߈\u001f\r!Is9,\u000faA˳9ݲ|/xlq+ph\u00069Qe\u001a\u000ec\b$\u001e>Llz\u0000k`\u0000X\u0001P41Fi\u000e\bjFel`[#6qdiJK:*ҕ<&{JHHl\u000b2!\rȄ\\\u001c\rZֈ\r̉(LgqKрo\fnddj\u001aTakr\u0000o.?\u0010xLv:,멡%B\t\u001c\u0005Ȭ>UjR\u00108!\fq\u001ck$c@\n393'z\u0000]cg\u0002H2ˬ2&)cD\bQ娹\u0011M|>\u0007\u0010(fc^\u001a\u0005-ݘ,5k\u0016q֭DT\u0000R1\u001fy\u001c%XZc1-cB\u001a\u0002 iٔR\"qsv㱠s'κ\u0016G4]0jY\u0018?\u0014-{\u0003\u0012\u0017\u000f\u001ch\reĊK5:ds\u000fS넺\u0005LP2nTeYW\u0003ZsHC^p\u0011\nJ*W-\u0012S.=\u0018q0giQĚ\u0004\tn\u0002B]x<֍G)\\@\u0016ysE(kv\u0014,\t\u001a`lPNAC*BC*B_ɐjR!(eTڢ[\nb@5~@IB?'P4hb\bA\u0001\u0001 p \u0010\u000ep0(\u001a\u000e\u001f\u0014h@\b\u001b\u0018\u000bB\u0000\u001e\u0014\u0000\u000elJBB\u0010l\u0010\u0006T\u0018\f\u0000\u001d\u0000\u0000\u0004X!\u0012\u0000 \u0003J\u000e\u001dF\u0007䳺*#,o\u0003ׯ@\u0007\n\u0004R\u0013Y_FU\u000eY\u0011JD/9PڃZQ\u0010wo\u0001_~\b\u0016Ppq\"G6\u0001:i:\tW\u0017hتnwJLӕEY3P/J1zbU@&?N\u0002\u0010\t\u001a3,G[ș\u001a<0Uv\u0014\u001fn?4;\u000e{f]\u0015|fཛྷPi\u0005\u001beo\u0013pkι&dX5|fI)J\u0003|E%T14DXm\u0012*)\u0002R\u0015\f\u0000ygl uLa\u001eW\u0015QUXu\u0014'9\u0000]{\u001fG*U.j\u000bQ\u0000&a\u0016B\u0012̩Uh6ԶK\u0017WbǤ)\fdz^QY\bsli\u000bi{k\u0005ڐ\u0001wM5b \u0017~`q\\^\u0010/C\u0007\f׆#M2e=\r\u000e7\u0006|)U=Mپ\u00029R>\u0016\u001dwnN٨\u0004H1Y܌]\u000bD\n\u001byD\u000fHYrFQCq-ŌH\u0003\u0006pT\u001b蠩4$^b#\u0003MLpDߚŴ\u001d7e\u001eh\u001aX&'jNFjDjzx4Jf\u0018UƢeՈdl@\buV\u0015W¹\u0003\u0016\u0015jl\u001f\u001f\u001c\u001f\f\u0003T߀gF\u0001[@̶uaK\bA(ķe\u0006?ʴzhv\u0004\u000f\ru\u0017?%ꡩUѫhlTGuXj!We\u0013pUk,Slʂxq\u001dr[*\u0006j;_ejrO›ft@؅YGBzZ\u0002zd+&\"P${\ft\b\\!(;\u0018\b\u001fGP3\u001a@SKܑ>\u0019\u001aH\u000bQ0\u0015ϵ\"usA@d~hHCMniz:Zgp7\u0011JYd\u0005Ӑ\u000ebȇ^DQTjAF\u0014Y`./B[R\rZ\",ʋAۉ\u0004ӰX\u0019\u0005WC1N\bL e\u0005{vAdY;\u001eDD\u0017\u0007sևRո1i@u` |T>j]@A|j\u0011\"\tM+I\u0018wQ~\u000b4?\u00128\u000fsf\u0001>1$j08B\u0010s\twVrW*8\u0004\rj\u0007\u0002mM\u000bi\u0001\u0013/ܵVc5\u0000\u001a)#HgvxA}IV\u0015\u0012\u00015\u0006X\u0006L\u001034GaidWPH\u00112J*b!\u00177_\u0006r\u0002\u001b\f;_-)4\u001dJ\u0000L=\fVmM56%ƭ\\-\u000bMWؖ8_xhQ\u0015\u001c}\u000bv\u0018*W\u0019\u0011)\u001fP \n\u0003Z\bF\u001b\n35\u0002\u0019\u001a\u000f3f`N\u000f@LH\u0014\u0001&L\u00194LO,\u0013V\u00170!\u0003MWM!}\bx{2m/A\n\u000b[\u001aTRb\u0010x\n\u001e\u0001?{\"\u0012\u0018-\u000e+\u000bN/Q||\u001d\u0013L;H\u0017)p!$K\u001e\u0000sZ\u0018AUf5\u0003_|s{\u000ecT}\u001eAָ\u0019\u0007~\\\u00037x\r\nGm@\u001b`#?S\u0018X>.Q&FفK.aDqP9|Ո͗Fb\u001a|\u0002}<\u000e\n\u0013rPkR104`~\u0004\u0000\u001bS#Hf\u0006C/\t\rz\u0018\u0015\u0002`v\u0006\u001ahZ\u0001\u000eN\u0012\u0012\u0014\"Y\u001d~+!;\u000fҞTI\u001d\u0003Q\u000b+6$Ň\u0010bFK$Xz96`;$.\b\f\bsq*K^\u0010&\u001c\u001a \u0012ĊvY\r\u001bn̘!kA&KXaz\u0003\u0000BT(0-45\u0011\u001c\u000fy=7#\u0001\u0004g<\nb6!8XV\\\f$ f\fQ' 悘\bز7\u00128h'_FI\u0014xun`:w-\u0018%\nؚ\u000454k\u0003\u001f(4=\u000elD\u001d\u001a`TPk\u001d\u0010%\u0002Gt3ɫ\u0000}ƒ'\u001f\u0006N4\u0015\u0017\u001054\u0007\u0001_5=\rx\fB\u0001\u001f\u000f\u001f\u001dGSբ\u0006_\b+\u001a\u0012\tp!JR?9M\u0002+%M\fo't>-E!OĻ\u0015A䯸\u000eY!CR\u0001M[_\u0015Ԛ>\u0006\u0016Ǿo*\u000e,׈_\u0015v\u0007\u0002P\u00133\u0010kpD<\u0012\u0005G\u0017d.'\u001c=\f\u0013KmA\u0010y?\u0003n\u000e\u0007\u001e6Z^rt\u0001Di|Q\u0019\u0019\u000bs\u000bj?s\u000b\u0002A&\u0004Xe<ڃ\u000b-ã\u000e=\u0000y:f<\u000f\u000e\rb\u000efXxd*ǒ\u0010B\u0007:&|a*8We9́:RAH\u0014j-M\u0013it\u0001WM\n\u00012-45e\u0013K\b=P\u0002؎\u0003\\hP\u0019\u0000\u000bq\u0011\u000e29\u001d/;\u0012-\u000e'p\u0019x.`H f)^\u0004j(A\b\u0005\u0007\u0002\b>\u0007\u0010:\u001cX\u0015~š\r>0>\"n3ZY|\u0013&u<5aX3Pug\u00175$1;/$Vř\u0007␀h!wKbM\u0006)\u000be\u000fS\u0019\"˜?8͆\u0005t\u000e@󻵀n\r\u0014PP{k\u001ajf13\u0002t4\u001bO&(.\u0012$\u000bQ&xY%<\u0006\u0019\u0000~tYVt-[s\tqhϱ/\fՕQ`\u0000{Ylj`48xY\u001cA.(\"fs\u000ek?&t\u0017\u0004\t~\u0003\u0001v-\u001cToK\u001d\u0000f\u000f\u0000ēY'R%A;J̠Z\u0012\u000e\rp \u0000^]p\u0000\t\u001a\u0004&#\u000b\u0011\u0003\u0002\u001bzy+!\u00167tq\u0013P3\u0003c\t;?J55<;\u0012JAHCJF\u001b@Y!\u0004E\u0006o0.d\u001fk\u0004\u0006\u0010@!D\u0000Lp(Ze}z\u0015\fT6R2Zbe\b\u00154\u0000\u0007n$\u0001ςUy?F_\u001f\u0015m7h3\tܹv\u000f;4\u0002\u000elT$\u0018|0@{\u000epɰlhߦC5`Β\u0004/\u0000r895}\u0015Z#Ջ\u0015\u0015RJV\u0014(cq\u0013\u0017\u001b>BTC\u0017R?fE\u001fAE\u0016(\u0015\u0000|W%UiȚ\u0013TVR\fTWY3K\n)U\u0005\u000fҢ\u0000uP\u0017x\n\u00020@u\u0005.\u000em \u000b3Ea4((ZK;H\u0007q?&kEUE><$Iwx4۽\u0006RIW8\u001e\"lF\u0006\btw\u0014Y.\u0018tgmܔ=R}\u0019\u0015\u0013\u0017\u0011\u0004\u0007F\u001d!\u001f\u0013bzwtSf\u001cxzs>-\u001c\u000fzD;hh(3֕ӛ//\u00012\u0014&-\r\u0019R\r\u0015z&\u0006xd7B,JB\rHș՗j2\u0016a\u001f0U^\u0001ԽvA@\u000e=p\u0016N($h\u0000Ҫo\u00129-\u001euaE\u0001&aK\tfS\u001bl\u0012ŰӒl;Cb$;s\u0007\u0001/\u0001\u001dV*\"+Q\u001f\u0016w濉\u001f\n \u0002YRj\u0016\u00045Y^\u0015\t6,ܟ#\u0011*f\u0015S8\f\u001a\u0014\u0004?l:_C5rYإg;T*(TDY;2\";V}}Br]!رF\u0014L\u000e[7HYK0՝L\"R-6ݿI\u0003c8U\u0013K>Q^Q#K̔yIB+\u00121^j۲0Df!\u0011\rFvߧ{\u0001\u0014>?=g\u0019v~'KH9\u001aпT|kpC[(wu\u0011\u0011\u0016h42!ZMC\u0002\u00151(8\u0003l,~T\u00178A\u0007@s\"+\u0005\u0018,\u001dC\u000bg\u0010g \r*{VPr\"Qzs}Y\u00032\bM/w\u001c4lܿ[L龀@'|\u00117nӅLT\u0000MOzS'y&K\u001d/T\r\u000b'af`R\u0014Q!͊Tf{1\u001c*rX\"UCS]\u0011?LYQ\u001da=|Qڂ\u0004o\u0018dU\u001a=@%<@S_\t\n/5/F\u0015M8f%\u0002yF? \u000eZUη8\u0004)5\\wk\u0012C\u000b\n\\s\nU+fuAp -Yr\u0002\u0014hYCG\f\b9 +N\u0013El\u0016Y\u000eA\u0005rˣ!{)y=L[ɪ汘t0,AhKA[YГ~0[Ax֫K\u001c\u0006Bj(R\u000ec\u0004q\tq:* \fp-2sYQ2d\u000f\u0011k\u0014\r I\n\u000f\u000eKy.\rQ09\u001dd7՜S-I_\r\u0015XEs;*KUu*\u0004sZj\u001aL\u001d\u0016BZ\u0005m$C\u000bc\r\bV$\u0000\u000ey\u000fi\n\u0016\u0018vtf\u0007UtfMM#k\u0018Ye\u001fZ\u0000\u0012\u0001\u000fCG,F\u0000\t\u0015\u001e'LDIOy\u0014&X8+R(W\bm,\u0002Ȋ\"0=͞C\u000b\u0007\u0003\u0012\b0j{\u0000|\u001d^\u0003\u0004\u0015WѪʹŗv\u0002\u000f\u001ceR\u0010JQAML!CuFV8i4\u0002W2R\u001d\u0006^}+-Z\u0000\t!\u0019Q\u0015\u0004{12)K)T\u000bXx5\u0001j4\u0015,QѨr6UJ'kx\u0015fIȺ_ǫ\u001c+U侯\u001a|mނ\u0007nGu5΂\u000biwWl\u0015\u0003\u0017b[S}ǩ,\u0002\u0007\u0018T>͘o~_\u001c_\u00024\u0019ςk}j>Q\u000f@Qԡ8YDfF\u00168*'?Se\u0006hr}GE\u0004g\r\\{,\u0000|JƗ\nxTlW+\u0015/Qf\u0004y_;Js\u0005\u0002vBS۞y5jD:6\u0014I+a}N\u0006A\u0005q\u00169\u0004\u0010X\u001cJw~R\n,ȚB-\u0006\nzF}jK\\\no0\t:\u0014\\g˕;eo\u001c,=y6^L\t.TVG\u001d\u00033-8\u0007\u001c\u000esa\u0000\u0000@~\u0004\u0000\u0000\u0000 #\u0012\u0001@GiG+H&ʰB5KcǁZL7\u0015Ȉu\\}p\u0018.;K\u0011Np'N\u0000N߫mFѲ\u001blN\u001e.<\u000f\fʨ\u0015g~8敷a.%d#v\u0000 +)\rۅK\u0000xIL4`l\u0014\u001c1\u0004cbA>ںXh4\u00021IJb\u000e\u0017*\u000b\"-U\u0018\u0015\u0011Ss4F\u0001Ə|\u0010\u001e!&!#|:E\u0013J@QL&\b\u0003B,\u0014\"\u0005ҌAb\u001c@\u001fQe\u000eT\u001f*%:Pc\u0010ay0@\u000f\"ǻ@M,\"-fY<\u000fj\tbf\u0013QZptJ.LmG\u0000GN\\<-pp~B\u000fLHZ\u0000\u001ai\u0011F8ߎE \u0014\u0003f>0D\u0016\\2Tz•T(\u001d@n\u0019\u001fE6Q'WJW8\u0007Ptز\tj1\u000eg\u001e)Q\u0018+M!\u001b#v\u0006#\u0001d\u0017b\"\u0006aUx֓r\u0005Ў\u001aJjNe-\u0014Gpi\u0005F\u0007\u0018\\1JZc%t3\u0003\u0012`\u0013C\u0018F\u001d옅>\u0013\u0001N`\u001d\"y@C\u0002̣k585iJ\u0001c\u0015\u000b#YiF\u001b$R9^Ĩ\u0000>#pç\u001a)V\"GyG\u000b5|\u0016OZ\nS\u0002P\u0007R߅R\t\u0016{5\u0005R08\u0017lm^C>3LjyJ\u0018%\u001bL9k+7(?!B*\u0017aNF#H\u0004`\u0002\u001d|\u0017\u0004ga\u0012\u0001\n\u001b\t֖INucȠc%cя2F\u000fzd\f`\u0019\u001e\fHˠ_\b76N=[I!jg%KRE\u0018~⓱\u001d:b\u0007U\bӧ\u000b݌k3{M\u0002\u0004f/9\nfe#%b\u0007b]3uU1\u0017W̞\u0007߳7H*{e)Œ(;@ @\u00127[LF*\u001cC\u000bD\u0011>Ӵ\u0011*ruW\u0012?%9\u0018.4!\u0019\u0000Q@vV@kjD\u0015C\n\u0007kCv!dX\fd\u0014TWcL\u000e(uNs\r\u000fVh(7NRƺDl9N\fL\t:S%b\u0012\u001b\u000bE@\\\u0017I\u0004QK\u001f\u0012&\u0016\u0013b]C[nB7v+\u0017d\u0002\u0012ň]b?ܭ\u001a\u0015\n\u000br>+x\u0018.=ˈ9E鰊pk\u0007Q\u001bc+\fa\u001fYbF'$쨈\t;\u000b\u0012{Ža/\u001d\u0018\u0013v|'춆\u0013J\t#Þa/oW m\f;Iry\u0000ze\u0001[\u0003\u0013\u000f$\\2#4j\t\u0007n4>\u0014z \u0013\u0006{+\u0000\u0000H`\t)\f\u000bg\u0006\u0004\u0003c^\\)/`,`g\u0016\u001bL\b\u0007,\u0018\u0001\u0012\fv\u00156-\u000e-Lڋ1HP\u0004\u0007\u0014^\u0019q=%\u0014e3{\"jFC\nk1E`bTA\rH\te|gzi.tΊ8_Pq!q\u000bHu\bz|%e\u001ed~fj\u000e`D\u0006^X-\t\u0003V#:\u0001\b l=Ԧn:\b\u001f\u0003N>BȎu\u0010ju9Iy]ʽ\u000e!s\u0013\u0018/s&[\u000eG*\u0000LC:\u00004\u001aF-k48\u001e4U\\6Aym\t\u0004)-uuJ\u00031\u0003G&U\u0017f.W\bC>\rR&\u0005\u00037\u0014|z%qT\f\u00035Ȼv\n\u0003#B=@\u001eeR>\u0003\u0004\u00005\u001742R´,[\n\u00056$\u001exL\u000bZ:\u0004\u0017Cp\u0004\"ҕ|f3\u0003\u0005W:\u001a4ʇI>0rbTպZ\u0010(\u001bX䊑\\\tqS$\u0002K\nt\b-[AZp]l\u0017õ)\u0016\"ŧ\u0005oPʱN‰D\u0014\u0000 \u001dEQ8uR2z-{$y\u0003\u0001~\u0006\u0010J\u0004\u0006=\u001a~`P#\u0019sz&3%o\u0002U\u0000\u0017<.rZ8\u0019\u001b\u001bꡕ\\\u001c|2̡,]\u001c3*#B{-H9MJ¢9\u001bmF\u0004՞Z-N̋*@J8\bg X\u0003b\rb\\*\u0005G4\u001f6+B8\u0018Z\u0006t;\u000b\u0006_aa\u0019V\u001dgv@EC\u0015\u0000v\u0002fJ$MPm[Dpd΁JXQ\u0003QIv%BY҉V\u0013\u0003ؐN\u001b\u0011\u0017qrh'\u0014mpM40W\u0005\u0000\u0004y\u0015P1 .+\u00174\u000eh)lPu\u0002Dv&?sP\u0010΁cԀ\f4ӏ$x8\u0006aR5\u0001Eձ\u0003a9Գ|9-tg)uI3~.lB\u0005\b:\r\u000bM_<\u0007!=\u001d\n\bv:\rDOBy?\n\u0006.<\b[\f\u001a\u0006 Χ$:g9X?;60;\u0015\u001f,m'ȦU\fHe=)wҷ\u0016\u0007/l\u0013/0ā6Xʐb-\u0005yyyx\u0015\u0001\u00032-\u0007\bfB8h4\u0005\u0015bI\fx-0{6F\u0010G^1&_\f7\u001cv(B\u000ekh\u0005\u0016B\u0004U\rm\f>c.@\u001a8\fH逆T\u0019!Z&#D\u0007Q}&`X|\u0012X\u0013*w)Lb\u0000ލ5\u0001\u0013ם[/h0W\u0019\u0011A`\u001dh1\u0001,P\u0002O\u0004H\u0007J摉rޘ\u000e$\u001d\u0013\u0011-\u0013LDD<\u0010\b2s>\u00031\u001c\u0012\\(ܖ4.6\n\u0004\u0017)\n\u001c\ty'}\u0016X\u0001օ\u000bqҌnT\u0018=弣*\u001b\u000b(EF\u0001r]p\u0010MDZwִG쓹A]\u0000n3e)ʈ#\u0002\u00137\u001e1&^;n]C]H\u0015\u0003zDeK(}4$ԀdJ8F\u000e\u0005%\u001foc\u0001z\u000e\f$\u001bA)v\u000e\u0013,f/\bҸ\u0004_#J&U\u000ekX]V:e$7GcDG(ʎ\u0014\u00199\u000e\f2~\u0004J\u0012\u0007\u0019+lH?Z\u0004\u001c6Ԥs)\u0010#'HlF\u0005l\u001c\u0001zrqPxOɬ\u000e&\u0004\u0003+lFL}b_0\u0006R\u0016Hjk\u00172\u0000x/\u0013&vAI\b\u0018g\u00113AJHJ|q&wVo٪ׂl\u001c\u001e31>D\by\u0016i)MIfMU\f\u0005Phɀ:UlBjrEVxy7\rA3cc$vZ'O(]\u0001d%k{\u001c7||\u0006SZPKu\"P%\u0019\u000fD\u001f-<8%I\u0003ÈWU!Ntcܠ\"EWèb\u0006$I\u0004+|v\u0014\u001a\u0001\u0017\u0007F\\9\u0002$}B\u0006ŮB\u001d0\br\u0004)\u0010*\u000eAW\u0000\u001c,\u0017jh^(\u0005~{*\u0005ثF\u0015r\n\u0006ʴ\"U\u0015K\u0001ȭ\u0016G0w'Kѿ?mC\u000bHoK\u000b\u0017 ն_2m\u0003.z&>7\u0007\u001b\u0005v\u0015Vx\u001eo_\u0004ē\f\u0001QPK¥Q>{-f\u0010s\rB\u0017Mmւ\u0011*5SK\u001cITGbAt>NA_ЁCv,T\u000b\u0015\u0005s\u001a(7z#p\u0006ף\rAʢl\r5P{=y՞†.Ij P;TB^\u001fj_tS\u0005\u001d\u0013g\u001fX\u0019I=7$RLbch\t^GLjS}io,ȴ-Og\u0000\u0013v\u0003\u001a}M\u0012za<=fV\u0005\u0004\u0013\u001a\u0019?${'\t\u0018M\u001cZ=!=FH\u0015\u000fO\u0016+%.h\be\u0019G\u0014(\u0003-Ÿe\u0017G\rZv]RȎILN9\u0019d\u0002$\u0006,`Ʌ\u000b!\u001cU\u0007L\u000b\u0006\t\n.Nj\u0003ڥh \u0005\u0002\u000f0D]5\u001d~o˒Nf\u0012f\u0016\r3\u0004|\u0019{zKxƎ{%J=N1v-K9v\u0007\u001b\u0002nQbgG\u001fb[d\u0005\u0000a\u001bQrGe0ZM\u0018PA,>KO\"dbG\bb8MA\u0015d\u0010;\u00190\nbO\u0015\nb\\c46Mv,&\">k\u0019\f\nW\u0010y\u0012\u0015IiPr H\u0015\bK\u0014E\u000b\u0010>\u0004\u001aҰk2\u001av͆=װeװ\"B?K\bI5\b{1\b{\u001c\u0012=Aa/c\u000b\u0018E\u0002⬾\tVw\u001a}aD\u0012ȅFL&J\tQ}\b\u00165XV\u00146ԧB\u0004f\u0014\u0004{&_,\u0002\u00005\u001e^^\u0006\u001f\u0005\t\u0018\"\u0006\u000b\u0000t\u0000\u001fM\u0000.\nw$*|&sFKh\u0015w{s\u0016fkcګyg\u0005J\u001bL\u000f\\UNX8\u0014.#c\u0010\u0012>\u0004((E)X,M\u001bGh$\u00048KЀ:\u0006\f'98@'tp\u0016zL9q\u00007\u0019e\u0012NRnl.IM\u001c\u0015uH$r\u000bßp\bu]qFg(@>[}\u001dE\"\u000f\u001f6\u000b\fH\u001f(4$\u0018h8*\b餄\u0010h\u001eRK\u0010'Jx|>H\u0016\b4y8o؂K\u0006\u0004Aʜ\u0015,jZjǤ2⥁0N\u000b1\r11F\u0019\b@\nBlLv=*ݣe0Etėr\u0002\u0005\u000fʱ?Dj\u00154^\u0000Ij\u0002IbU}[\t\f|v\u0000eN¢\u001d\u001d\u0003ZzM\u001a(\u0013Q[\u001e \u0006e>9%f~HtZ+F\u00050-Ad8XUg\u000f\u0019\u0012(hj\u0014@s\u000e\u0002\u0002*\u0003\u0010 w&\u0000`U/1\u0003\"Y\u0002C\\J\r\u000eGc]0b!\u0016;\u0007\u0012Y=✈(b$)z\u0000I\fǺƹM\u0003V$HJ2\u0007L\u001e\u0019vQv[Uh?\u001bg\fT\u0014\"P#>B,\u0003pڀTӲ&Y5>\u0012\u0003\\%\u0007\u0000\b\t&\u0010y UHoޘ*XZ@K\\ \u000e}JRD\u0010/\u001eq\u000eh\u001dm#\u0005{\n\u001d<\u0012hn]\rn\\z\u0015\u000e\u0006\u0000W 0F(Ah8%)Y6vDL\u0015=\u0010ZP\u0006tе\u0018S1\u0001\t`@\u0007\n\u0013\u0019f\u001a6\r\u0007AZ\u0014\u001f&(\u001fV@|kzsT\u001f\u000e\u001as80Em\u0001՘_\u0005{`ؐ\u00017\u0002HA\u000e2&\u0011\nV\"\u001a\u000bX\t!\u0011\u0001!l\u0005H\fV\u000fn\u0012B.3İAvh)h]\u0018\u0018\u001e\u0013}\u0018\nt\u0003:f\u0014\u001975[h9%KA,\u0006\u0011\u0018\u0005\u001cxA-ya#zqp\u00029X!\u0014Z\u001bM\u0006\u0007\nE%$\u0019ϦxdFpF\u0007&.g3\u001c\u0010y9riD\r(@h@b\tCy*\u0019\u0017jdŇ.Z\u0002`\u0003q\u0015v\u00188e԰]g}3B\u001fO\u0007\u0011#\t6Bt\u00135\t\u0004K\\N\u0004B\u0003rzAq+4C\u0018\u0016Ε9\u0017\u0005(Y\u000fu\u0006A,\r`M5z\u0003=$\u0000aP˜\u000e]j #D\u0015\u0007_4\u0012XN nhmU\flPL֜\u001bu'\u0007`]G\u0006_\fXiFˀ20e\u0011\u0001bj(;6\n\u0005qPlȧ\u00009\u001aRdEL\u0018\u000fb\u0006\u0000VoX\"o\u0014\u001f'ζ.[/0ʠ\u0007\u000beB\u001f\r\u0012\u001dWc8[`\bQ \u000eE\b\u001b\u0002\u000b\u00156\u0011Vs֒SBiDi\u001aβ9!\u0013vD\n)%M\u001ch\u0006\u0013CeMer{\u0006)OLMpJ\u001f#c{0dc{\b\u0005EfL\u001d\u0017A\u0012\u0014\\r̫\tK3ʥ\u0012\u000b\u001300k)\u0006\u0003ºy\u0013\b |l*\u0006\u0012PT\u0014\u0007$\fiiنj\u001fD$\u0012;\u0016I\f\fy0lոDLV\u000fQ4\u000eܴ\n2>((H$Q\u0005$q́p8.\u0012v)\b`0p!Eȸ\tְ\u001cO\u0019tg+S\u000bj\f)m\u0007% \u000fKOD.\u0017J\u001a)7mJʠs>(Di\"\u0015N+jKF\u0016\u0016`,\u000b\t7\u0011\\ې\r\u0003*9RGZ_aZ8Q\f\u001f\fԂ(\u0018Y%S\u0014!\\\u0001q%l\b:4\u0011S''t{3J\u0007\u0003~e;:tHpF'؞\f\u001fx>AmC\u0004؃\u0002uk\"b\nq\u0002sE\fg/u*Gcx\u0001JL\tCȽ\tt\bqmφs>\u0012/\u0014\u0003BE(B(TvW\"XIAT\u0005*Տ^Dlɘ\u0002es\t^2cN0MGF8\u0012I!)LdNDC̆=bH܏/\u001eUe`ljUlU\u0000+\u0013rD\u0004Elyt\u0010\u0002-J\b\u0017~Xh/\u0015nsR\u0002F\u000b9Zçޫ\u0007aSL5(\u0018Rɇ0'\b'\"k\u0012c]\u001e7M\u0001_\u001a2i{!iKi.\u0003\n/\nvMv&^0\u0018\u0013cHmu\u0016Z'@ %z ^y#\u001c\u0012\u0006g\u0003g,Uv[\u0019\t=\u0015aC6sS\u0005\u0004l3\f:-*VOG#J@ך\u0011\u000bni#DG[l\u0015uSz@`*CrCK\u0002(\b\u0013t?z\u0019;AWKKv\u000fwRD\u001eU\fv}\u0006jc\u00146\tp\u0001\u0002fb|[\u0005 Úq$\u0005,Eo̓\u000eBLҾn1i\u0000.iwKiI]pz1\"bKNh;u)|1\u001c\nv@},\t\u001d\u0005}\u0007ssv\u0010itI`tEsv\u001fhq\u000e\u0007*óV,0ylm\u001e\u001f\u001b@$rb\u001a30\u0001\u0018Yg\u0003V\\xa#!\u0007KIB*xX]%Q=Je_Gw.;){F\u001em;\u0017WvMX\u0018SEvH蕺Dh4xX\u0010tZ||\u001b\u0002\u0005!zP\u0017I$zH8*,JW3\n)'/B\nE5\u0002 ;\u0011\u001dSgޖ>{\u001b,;\rLv\nAvJ ;\\\u001f\u001e\u0000\u000fd2/%;\u001dD\u0011ɮa5W<>v44(\u0015\u0003}FxH5f\u0010v|\rċ>ô \u000bQS:0͐\u001c4\u0002Vpb\u0005}>Qb׶)\u001c\\+\n0v\u0000\u0017=D\u0000>\r7vS]>b9/J\u0016{qad8M\u001aO(ln NC)V+A\u001at;rD\u0010\u00005egOm\u0013v\u0013\u001c}죰*\n{Þ;^a6?MD\u00135,\u0000\n\u0005F\u0017y\u0019Q\b\n@]|\u0000GG\u001a*\u001b\f.i\u0006\u001c\u0002JuL\u0018\u0013:V\u000ffMUYa\u0018D55\u00005:KBע+\u0007\u0015޾xq\u0013\u0015\u001e@\u00120\u0000x\t\b \u0013\b\nu}\u0000 |\u0001HRy\u0007:nd\u0002M\u0001b`\u001cp\u00118\u0016)`Tw Aҗtp;wl\u001b\u0014Y>3Map\u0011p2yj\u0015\f\u001e\t:\u0001(\u0002`\u0014\u0004\u0019㛮~t\u0000\u0011fÄD\u00150\u001b>VjB_̱# \u001bIiC\fO)swꬻPd\"\u000fB!/h_#A\u0010>pp\bs2\u0018w\u001bN6\u000fʌp\u000b\u0011Jh\nf\f@ZQ\u001a'zl 8\u0016M⳱D:@;Q.W7\t\u0017r=\u0015FsCv)ԏt\u001aD]zU\u0015jk\u0003c\u0002la\u0000 \u0014\u0017\u0010f\u0010\u0006*5qf4dR\u001d\"c\u00171eL#D!\u0003\u0012\n2XB\u001a\u0012{C!\u000fxX\u0007ВUMYho47Bђ7]h\\J\u00120>\u0006K\u00020N>\u0011\u0011\u0012n\u0011@$i ՈD&{\u001a?\u0018р^D\b\\2\u001eG\u00103_^(R^#epg\u001f\r(B1ƄÓ]\u0013\u001eB4'$\u00100\u001e0v>,\u0003CC\u0003\u0018:)\u0005RBa\"m_#\u001aPHp\u0014c>6P\f\u0011IBQri㛓y\u0001sGM.PŃ\u0005\u000b\u0010\r<*xLp:2]BK1!n#\fJ\u0011Zf\u0012Y\u0010\u0019QHdDyR\u0000Ìk$Ir\u0001y9+,J%!\u0012J\u0001d8]3\u000fK>[tޓ;FC-\u0017B7\"K+1L\u0012F`Ae\u00002 *V+\u0001\u0016\u001aĊQew犁0\u001a0-\u000bkE\u0015\u000eM\u0011\u000eM4t\"T]pZj\u0007{.}r\u0015L3`K`Uب\u0006A\u001b!0\bpAmg*`\u001bFd:Ca^\u0006\u0018@\u0011*\u0014\u0003byG\u0004I2*f\u001alP(v!Ia\u0019\nD'mG\u0010\u0000\u0005&_\u0010<\u00165\u0010\u0013\u0014:,\u001eƒ]Љ0\tOvWf1O\u000b:(\u0001v\u0002Xb\u0015åX\f\u0004?\bh9';!\u000eW\u0011ci6r@S\u001ecm]~/\u001e-`,+\u0006\\rD2A*\u001b\u0001M +\"\u001d \u000e/:Z^dbS\u0006'HJ=\"F@*Ru\u0001s\u0000u\u001a\u001d]:dIJpX70\u0000Jǰ@^\\T\u001b_,L\u0005A3+8\f8Un\t<\u001a9%:@);8.%\u0015qy`\u001aG້\u001cX;ߒq#\tjtQ-9FfTw,4\u0007\u0010pY]qHǣ65\u00160.:|\u0002>#sp\u001e\u0017؆\u0004\u0010 -\u0012Md\u0000\\j\u0004\tJD%RK:\u0001zP:ytE#>(sǓ+rgdYE,Z̩r\u0019r)9\u0000))\nq2\u0015R\u0013\u0007c\u001a\u0017*\u0001k\\xljByY(-M\u001fz@j(\u0007+#\u0007\u001e,\u0007\u0000\u001e\u0019ҪU\fTuS&SF\u0012JNNlW8< /#\f(J\u00017vg\u0013ޔjUP\u001du\u0014j\u0012\u0016]|T\u0018\u000fNӱ&\u0012hD'AS(hy%JE)t3Sh\u001b\u0007TrVSl\u000b%i\u0002&OKA\\CH\u0015=\u000f:KNIR9\u0010\u0012@!FUC\"+\u0000@\"zCp:)I\u000eGf\u001dM*Y =H'E#|6z\\\nǡAS\fDnP/\u0010Y8S7\u0002OL\u0000Z%\u0013SM\u000b\u0017pGB\u0018\u001azsN$N7\u0014bܥ\u0001O\"!\u0007]1{`@`\u0015Z\u0003\u0013b1Z\u0001V|֡\u0016ګE09JB\u0011'gZ`Ė,\u0017~\u000f\u0002(\b5\u0014%e\u0001\f狗ua\u0015*g:o_ʹ=1ޅ\u0002v#JWL]jk˵g Ӣj\u0014Gc\u0010\u000bzJ7G\u0010'a3\u0005b^;Z\u0006wѱv\u001b=\u0001\u000b֎Zĵw\u0018`A;\"'\u0005~5>#d*f\"\u0003n)K\u0006s\ngI\u0007lh'Qf9\u000b\u0002E\u001aA\u001fKJ\u0017AGG\u0016AWjA*\u0015Ah\b\nzG\u0014\bHm)\u0007\u0010B\tl÷q/}\u000bf\u001e>\u000bhj\u0011]༰YH\\\u0005:ˣ\u0000\u000e\u0010^:\u001d\u0002ݡ\u0019@'\u0002^@gdz')&EN>H]*Hbs,%\u0015\u0003\f\u0004a[ \t\r*}PHf+dćBEf=$GvOˀvEvR@;>h\u0014h\u000b-\u0011*\u0016*C΍Rg92gUX|\rm@2g$qbo%P[-R5F2dOیZj$ʲ\u001a\u0002E\u0010\u0015\t\u0011o30+\u001doInf\u0005\u0018wQ\u001c},f'ۯ6{q\u000b\u0010fU\u0018'ٛ=鯲_BkL8s\t;o@*J8<\u001dND\u0011kQdjkʼ\nTDd*\u00142'de_%c\u0001\u001f#Xv\",{b\u0005]\u0010e\u000f7:Fv\u001b#{3GD\rED-uJ(P\u0016w2 -qP\u0017~D&eԅ?\n\u0002mI\nDPԝki\u001cT\u0011me>CG\u001b\u0019VjLݣ\u001e1عi4\u0013\u001e'a]3\u001a=\u0003aC\u0000in4\t\u001eLӂV\u0005Z\b\"7Z}Ԋ\u001e1\fL5\u0015xq\u0001z\u001f>\u0000\u0001G`\u0018]\u0014\\NJ-bI[줡#*\u001e\u000f\u0001\u0018|;\r\u0004[n6`hJlC\t(-ԱZa\u0018I}\b$PHo\u0012kˆA\u0003HP\u0002\u0007N\u00058U\u0000\u0001rCy}6xGbɵx&ԬgU\u0018\u0005bfsqya\\06ًDo+\u0002\u0015\u000e%-KSwsҵ@\bUw;3\u0010\fx,fI\u0004\u0017JS\u001f)1T\u0016\u0001l`\n\nQbihBmm/5 \u0016f\u0015A/YYut\u0014(deU!J;a|\u0006\u0017\u0014\")k΃.uؤ:\u000ex%\fƷr43M*\u0010fo\u0001\u0014.\t[\"D}'\u0004ݓMتW\u001ew>\u0017IA;it237B\u0004@08mTe[\u0015 6\u0010\u0011ؑy\u00104@VD\u0016\u0019}mI?\u001fSb\u0007RO\\ $\u0010\bj]X!Av3\u00197p6H;ry\u00043J|l]ȕ4!\u000e5\tj|)]VDmZD\"\u0017Ȑ\u0011\n\td'Jlk\u001f\nip\u00189R:3H_xs( jt\u0018+5%\t膜\u001dz\b\u0014\"䨣\u001d&d&ۈ0\u0018aF\fïpVUQ'\\d\u001c\"\u00141agw>[\bY\u0012U\u001c\u0012h&\u0011\u0007,-XAͰә \u0016x.(\u0018\u0000\u00041L/v\u0015՘]#!e<\b\rH yE5\u0016\u0012(3O%r\u0019\u0017k\frXZpbRv\r5!b\u0012\u0015y\u001e\n$yL!\n~4\u0006i4^7`4\u00158?(<\u001d\u00026\u0005a\u000e`O!|\u0015Z\u0005Z\bLnaQcLYTcKЋ%)\u001be*\u0007\u001b\u0014F\u0012e@\t\u0015!j\u0019?\u000bg~\u0004N.dI\u0002\u0003d8\u0004<\u0001jW\u0005e3\t\u0002\u0012d\u0001ep9)S\u0019\u000bSyV\u001c6 %L\u00170\f(\fo\u0017M\u0019j%|ŒN\u0003k?\u001b!\u001aO3\u0001\u001bOҠ#OȤC:X\u000f1P\\Td7K!8uΓ\u001bBWM\\U;7ñ\n\u001cp\u0012$҅`PB@=A!\u0004OR\t\u0010k̘S,UZ\f)ùd(@೓@\u001f\\-N\fi@\u0014X6䢅\u0015Ku]8\u0004\u000eo\u0006\u0001շl\u0002t\u0005\u0004*Wc\u001d\u0016Z\u001b\u0017x>\u0003=ܙg3h\t&\\WS|i\u0011Y\u0019\u000f=6Mv\r;ZO<\u0002\u0007\fA=.p-.-\u0003A\u0003\t.x<>\u0013\u001ch\u0007AT\b\u0002\u0010\u0004\u0003C\u0010\u0004\u001cRU\u0004\bE\u001d\u000eji4JPi\u00002$5nu\u00123lV؄}~m(Z|Zs}\u0011\u001dgu\u001a\n,\u0003+h`_`!$JP[`$\u0010\u0013w$UEN9\u0001IJ\u0015\u001a2\f\u001c\bqN\u0001$Q\r\u0010j\u0000B\u0001P\u0002Ps\u0010|\br\r|Z\u0019P!%}F^q^\u000b\u0011_\u0007Q\u0000\u001e\u0015\ni\ni}a\rb\u00186AczQ8*u\u0018\u0013\u0006,B؋#>Y\u0002\u0016Q9<9\u0006\n!X\u0014,Bso+-n\bYm,X\rC\u0002BA\u0005\u0000⸧\u0010Q(%Jp餬gl14\f A\"(ށ\u0016\u001cQ:|6\u0007A\u001c\u0011f!\u0016`Ԯ£\u001e\u0005Iĩ\u0002/5-=\u0006\u001f\u0019&athH^\u0012\u000e.]\"&\u00145h\u0001Č^hLm zxmq\u0002.C\u0000N\u000f\u001bϞ\u000f\u0016 u$\u000f\u0004C2!\u0010\u0013X[=\u0003\u00045NS`[\u00128Ub3\f\u00123T\u0019Gڀ=<#ܴ\u0000Yl6HT=J[\u001b\u00146 > \u0000/\u0005ꅸ#3O܇a)\u0011[@`B}ŀK\u001co\u0004{(\u001eE\u0002sp}\u0012\u0002P@UG\u0014hb\u0016%h\u0017fZO\u0001`4TruQ\rT\u0001Qr \u0001\u0002-\u001f.vg'\"$\u000f\u001aXQ\n\u0010\f\u0007\"\u0011jJr2`\u0012!i\u001cT$\u0010I`~P)\n ͬBrcXLJ!^\u000bi6@A9-F$\u0004\f\u000b\u0011\u000e&\u0002#0Çj\u001e\u0004\u0010H.x3Jf~\u0012jMH\u0007QqY*\u0003&\u001eR9FPQL8\t\u00051\u0007\u0005ħ'5aY,>oX7+Ax*o&#%H!U\u0003\u00033G\u0005BHvEw!ox#+tgmx:\u001cr{\u00172Q`\f\u0006qP}v\u0001>fՆ>p\u0006P\n!P]bh\u001eoh\u001dkf\u0015`Q\bg6PqyDG\u0012\u00199|f@#\u001a\u0007`\b`!#*a\u00131);Z\u00173mNh\n.\t\u0001z2)EK*,c2\\BƜcR\f6\"\"s>\u001a#K+\tm{Ռ\r \u001a6\u0004qMzb\u0011b\u0004#Hb\u0005\u000b\u0001=\t\u0004Մ$љ\u0000`ⳟM\u0014<\u0015Uէ\u0001TH\u001dtNbTb#1\fI\u001cB޼)ti\u001f\u0001sh:hb3\u00116i\\.H\u00043mPJ\nWBL\u0014VI+3\u0004/'1mA4\u001d`c]ҍ\u0000)7+B\u0006:mHZk\u00125\u0012\u0001Jgۓ\\**ÇF\b!:QGd@J\u0016t!\bw)\u0012ex7M\fb\f%nj\u0016\u001a*U3x\u001avB7\u001f\u0017dBS$L\u001d\u0007g1%a\u000b1p(ڇ\rͱJr \u0015RE\u0011\u0005sr0\u0010%\u0003*%T*r\\pB{\f\u0004d$vJ'w`bѰ[l/D\u001a:Xc\u0012\\Wұ\u000fC1\u0017D\b^2\u001eB>g\u001eqZA\u0000>d9U.@4L0w#QU\b\u000e\u0006]J:-)FKL\u0010.0崂\u0015\u0000{\tJ\u0015u\u0011w(}JRmڈ\u0007\u001db\fujV6\u0002s\b\u0011R\u0003S\u0000VUAW-\u0005{R\u000eUD>!!\\>tK\u0012y\u0016|]\u0001W]\u0011B\u0019*I\u0018DH-N!r{,\u0016LɚP\b&cQ\u0011[q\"0j!\u0012)\u0005&\b'&+\u001d0\u0017\u0019\u0000x\u0018\u0005S<\u0000\bK3:\u001b6r9H݂H\u0005G0!!=\u000b\u001eI\u0003n\u0003EⳔ#p;\u001e\u0012ݞi\u0001ܞ\u0010[m?aJ7vVeg\u0000\u0003-A~\u0004\u0002\u0016Q\\'cc\u0003,L%?&\u001d\"IL#!)e\t\u0014JlWY(\u0012j\u0010z1x,JPVx|\u001f\u0017`\u0010q\n&F\u00066\u0017;C\u0010q3\u0006lJ\f:N\fz\u0007#!\f:\"2\u0018t~\u0007\u001dT8\u0005\u0006]k>(J7%-蒍*\rX\u0013t\u0018ޞ|.\b\"p\u0002\u0007-w!\u0015\u0004u\u001f[PQhж#t[C\u0014fx\u0007\u0017\u0002]Sq\u0005:!\u0003?ZM\u001d.\u0002VR\u0002]J\u0005ze\u0004|\u0003m\u0006@\u000f\u0000@\u00175woi|i.]\u0018z!L\u0019\u0019\u0005z4Xg)TxV\n|]hE&.&k\u0016OIO\u0012C{\u0003C{!֥[0\\;[YB;3Ƃv\u0013aA{XBW+a\u0015,Uۡ\u0016?D\u0006狼g\u001f\\\u0010c\u0018\u0015T\u000fa`\raNC\u0007\rKcRz#,D~v\u0011\u0006<;g\u0017EK\u0012\u000e>;A8\u00069ݔzώ)go\fg/ Գzvp\u0013\u001d\u0002Zfg,6$@\f 7Tes\u001b\u001d+Qpc&J( \u0010zP (p3/[\u001c\u001eP eP e3\u0001Kٿ.+*?\u001e:UehReT]v\u0012˾uP_7|){}9zi3\u001a\u0014jw-'Bl\u0002^\th\u0001,\u0017d-:/Q\r T}B@Q\u001a\u001e& Oz$q\u000eTڐ\u0011'@v'@vT ; ;8Ι#dW,d/\u0001\u0016ペO'mc.\u0000R\u00040esÏDžZ8谡F\\g#:\u0005o\u0019\u000b׉\u0012@ɠHESb\u00149]v@\u0011\u001dxm\u0006¢\t\r\u000e\u0010\u000bc{\u001a)ȁUlY6l6\u0006Ii0l[(\u001emm\u000b\u000fݟ$\u001bk\u0018GD0òrUs\\Q]\u001c\f\u0010tRDw&cu=\u0018\u0019>#-%X]\u0005>\u0019Vī\u0013s5\"o\u0006\b\u0006\u000e\u0003>\u0002c-\u000bY\"qT8\u0006\u00166p~fx\u0010I\u0010dpr'ײyc\u0001>W\u0013whB\u001cY\u00111\u0017V\u0013j\\\u0012/ΔA\\,`h\b؅g\u0003iƲ\u0014]E’DBEBRDb~رH(8prC\u0018\n\u0017\b]\u0018ΐcp\"~@FVD\t̄0r\u0007ۈ&zE5@+6:&\u001a3 V\u0000#\u0012IE-`>\u0011QGP3^P[xPӓfʔ'k\u0013+\"_\u0002#J#;l\u0010\u0001.h\u0010qƠQnTh\u0005\u0000\u000b \u0017౤2@0zj\u0013%H\t\u0017\u0016.7\"[*\rj~fRCCZ\u001c@pBpBV\u0010Y$\"\u001aoODC\u0004\u0003\u001e\u0011Z\u0018\u0014ii@\"\u0002\u000e\u000ePEFݴ*JVX\u0017Al\b\u0003\u0003P\u0019\bIk@\u0000\t\u0015Zd]\u0013Y,SlqS`-;t\u001a\u0002\u0018rL\u001e\"`RX\u0016\u0017\u001d3mg@\\}\u0000}O\u001a\u0011OOZOJ(>0Y\u000e\u0003 \u0002PQͨQ}\r#V\u0002|\u0017\u0001Id\u0019\f:\u0013\u0017epq\u0001]I\b\u0012U\u0011\u0010x\\Y\u0007dn}:\u001am\u0005\u0006ե\u0002)\"A}\u0006}$g&\u0016\u0000n\u0018\f\u0019uV02j\u0015\u000bP\u000bjC5\u0014\u0013.\u0014Tɨ\u0015Ҁ\u0015\u0003E\u0010hwA\u0006\u0001\u0019 BRQ})}N+\u001aهb`}\u0016\u0013($ V+B-\tz\u001b[!7tN!E1\u0006\u0002zYzF\u0012JNǶPo`\"R\u0014ʽFJ\\\b\u0006u\t$Kೇ#\u0012\u0004KK[\u00061\u0005\u0012\u0006\u0001D\u0010:d\u0014\u0016̎\u0006\u000exP+\u0011ŝ+_rۅ\u001dM\u00000\u0018C\u001f9귥)\u0007D\u001b:Gb\u0002\u0001]\u001c\u0018.Cf\u0002=sJѪ7\u001aB\u0012&̟WRgBDDτ\u0001\t4Wx+\u001cٵg\u0000X\u0007Բ85Q2)}l\n\u0014++0\u001d\u000654\b=\u0015^bHFx[ycXr#iD\u001f#\bM*J}&b\u0015K'\n!:]`\u0007LBj\u000e\u001b\\\u000f\rGhNH]\u001e\u0010\u0019{@n'\u0012D,MɆ)\u0001\f\u0012Bys{[X\u0019\u0007\u000b\u0006-}3g>|3,;MR\u001cSNh|_\u000fT=\u001eď|;(ABd\u0019jyr%\u0012}H:LA!J\u00110h\u001a,B;aJRQ! \u001aN$F0BssAsٷ3\u001f\u0016Ie}BZ\u0005l\u0012+(VO\u001dX=jS^(б9\u000eU:$I\u0016Sؘ \u000e\u001eG\u000bFtXyIH}?&+̋48\u000fTW-2>\u0007#i\u0010uBB H\u001ft)ENCt0G\"\tcQN\u00112$;鸻\u0002\u00124-Rz\u000e?H\u0000 \u0000Q\nj8^\u0002\u0010NS$'E:R\bEc8'7'Wh\f\u001fʯN\u0015ϴ\u0002\u0006]lo\u0000\u0015cdeW|N)ԭB5X?V\u000626Q>I7yCgm\u0012{M2>NF$3=vC\u0002-YIW9X\u0018\u0003\u0018ׁ @\b\u0010S\f\u0006,X\u0006@xi;C\u001dF}6:^Ȃ\f\u001d\u000bށ/\u0016:\u001e\u00184\u0002\"\u00074\u001e\u000bɂ%Śomf\u00058↨rga~u,7\u0006;F2#Zpg\u0002\u0017# HH\u0001\u0005kL\u000eFT\u001a\u001a\f~\u0010!f\u0014@N\\NfVG\u0013`\\\u0007\u0010Gh~,\u001cg\u0002Ahp\u00059|+D \u0007\u001e1X\u000b}NJ\rG\u001es|Fb`&շy90燽w$d\u001dA}(\u001d4\u0007L\t\u0005ͺgyi5%F\u00070\u001a\u0000\u0000H#H\b(^\u0000\u000fsK4\u001egpUd\u001ehx+U%t.F\u0012\f#y\\\u00055M\u0002tzo_\u001f*27+\r,j)\u0010Р8D< j\u001e=2Qq'wߘ\u0007by3u]!C@M5A\u0004$j\bh\u0012,SfR@aϷa\b*˟]j\u00054yŮX\b0?#^v\fċ*\u0003Q\u0006\u0016܄pp\u001cѵD!j#\t@[\fmVD\u0013K\u0006Xdeϗg>|3g>|\u0000d\u0010x\u001b\nܾcI\u0019>\bb\u0014L\u000f#Ҁ3[{\u001b=\n\u001f?k\n(3\u0000/g>|3g>|3g>|3{S\u0011:\"\u0000]kKkLR3L\u0011&>BBƁC|V[ Vp\u0005X\u0003\u001fU\t,\bꃞZA\u0006޸\u0013X'|6\r\u0019ǵG9X\u001bP\u0005gԁҁ]\u0005iv\f\bwsΰ\\\u0001\u0015\t\u0000\u0006u\u0012' 1&\u001eB\u0002.Hm]!\u0000\u0015\"f\u00175,f\u0004>\u0013W9sT.܃`>,ۏ\u0014\u000e\u0004c:\u0000d\u00066~\u001d\u0000\u0019{\u000bv\"dw\u0001ALv!;ɨ.\u0006\u00043v\t=jcp}1ь8@KęLِ@I\\\u0011v\u0012\t;a7OM9% Q\u0010\u0012'bܡn5@n80IXjb]+&>HB-0\u0002|\u000e!]/\f(T׻ȫ8\u0000c\bv\u0016gV)[6\u0013\u0017,\u001e1ND6aF\u001clzpJ\fzP|!KI,\u0003U\u0015\u0004\u000e(\\\u001d\t\u0007뭺̉uƀugu\u0011;.z\":J!\bpݓ/CSޖ:.H\u001b.V\u0007<ҿjFh\u0012\u0013kr!w\n\bq\u001a1*},P+T.U\u0003.qExwϨf^I\u0011lk댌?E\u0002-Uk7+\u001eRJ.\u00028$}ersƫ/\u0018l?|!\\#s\u0014&\u0001>\\}\u0000N7}\u001f\u0018h\u0004|e^%\u001dek\u0019\u001e\u000e\u0006 ZdӄzG)9A&K؀!\\s/\u0007\r:'+\u001d\u0005unݥZΐ\u0011[\u000f\u001b('%_ur3Q\u001co}3[]'!\u0014t\re\u001b!N\u000ehf\\>F\u0011k\u001cܼa.bF݆Ta(R^J*v%|\"HGk\tӈFHH\n7xiTpi}Z/\u0000[\u001fa+\u0007K \fku2zD\u001d#\u0001>kR\\k@w&bAdQ{̧ALϛ.\tyxR\f3\u00174\u0007D\u0006j\u001a\u0000BXZ/\u0005\u001fR}\u0012Z\u0017y\tG\u0010\u000f Cӡo7r\u001bZ\u0007}5BB\r8u\\k\u001c\u001d\u001d\u001cU+kpp\u0018\u0016vG\fr\nORƈ\"\ncTD\u0011d*\u0015q.T8\b\u001a\u0016P\u0015\u0007to\u0002\u0005L\f7\u0011\fCN돲:sZ\u0017ӎ\u001e\r\u0002(_h\u001e.jsnF4cU\u001dÝF|2F<\bߤ\u0001\u0005%@U/\u0002p\u0010V1Z\rZ]\u0001t̓\u0002b\u0003F\u0004Vg3†uC^\u00009\u0002uhX@\u0016HT&Z\u0010\u0003Iaj\u000eα2J#\u0018\u001c'D\u0003$\b\u0017w\t\u0002\u0001/ r \u001b(\u0012BS\u0000i5'\u0002ђ~XR3\u0000M.\u000b\u000b\u0000\u0002Y}_\u0000\bF`\u0002\u001cl FUmvrz\u0015C\u000e\u0006&K\f\u001c\u001b\u0010\u0011vW\u001e)\u001a2\u001a\u0018sVoF\u00023%p\tIw\u0018\u0017X\nhH9O\u0012INvP2;3j3\u0015d@Pb ZI2n(\nO\n\u0015\u0007\u0004\u001e\nh|\u000e\fo\t\u0004T\u0011wۤ\u0011w&\u001d\n@k\r:m(\\5<\u0002\u000bJB>\u001fk/\u0017]6}$\u0005?-\u0005\u0003rTV\u000ebt\rkqCxPR\"\u0004V\u0004\bPّa\u0014\u001a/щY'X!^,|@\u0006)fDžueٛ/؛\u0013v6!l>Όž̺`Uc Kkh$u]Rx\u0018[\u0002g8iZ%OL\u00101\u001eX\u001e9$3$-$)\u001dAJ4\fcY\tWrb\u00063\u001b:\r/4I.2gME\u0005h \u0010\u0001\r\u0017\u001eF*\u0010S1 \u0010sL\u001f\u0013j%N^2\u001d\u00151gt(3ɰxX_d\u000eR\u00022E\u000b\u0019(ΎŝƋ;\u0000>-\u0010}fN\u0006OW(Hy\u0005]!\u0011\u0012R1]2I27\u001bKP\\\b{TҚ\u0006\fP!6\r\f$+|kmkש/\u0006y)OU#S6<%\u001a\u001aȌ:\u0000x\u0002ݗ\\$\u000e'֊\rdZ$\u001c|\u001c/0\r_C]\u0012E=AY\u0019V\f\u0005\rR7\"T\"\u0000CӨ\u0003\b\t\u000f\u0010\u0013ѹ\u0005c\u000b0\u0007_1\r4Xi0}i\u0013P+7\ny\u001e:Ux\u0002\u0004kЪD%TR\u0001)f\u000b\u0005(}\f>4Ќ3\r ^cҊc\u0011\u001e\u0014f\r!֮\u0019m\u0005\u001cRhlZqش\u001dI\u0005.6*#V0\u0000bB~\u000bh%\\\u001c+\t\b`gfO\u001c\u0007ٴ,\u0011\u0003*\u0015U66X\u0014hwfʃA1\u001d\u0014*tx9hAQ\u0019\"#@-q\t\u001d\u0018ӄF\u001bܹ\u000bCaR\u0006\frK_\u000bm_Y\u0000+\u000fb:$\\D\begyY*n\u0013S\u0003&\u000e}]s221fl\u0004,TGiLp'Z4`g-ƭ)ⱱQύsW\u0002\u0013(ۺ\u00146>[^\u001c{-\u001f\u0000\u0002nѱzȡ0~^\u001elC@Ұp\u0001f\u0016\u000b'Hn\u000fN(j-\u0001qNz\u0001q\u001d\b1, w\u001c=$a\u00184\rYIވ\u0016\"R'd5|̙|L%\u00161Lȓ+\u0011\u0016\u000e\u0016F\u0012(\u001afqO\u0004P7!sJ넴g\b\u0002\u000fir\u000es\u001f\nߺMC4JJ\u0001\u00061Qr/*!M\u0002TW\u0010mv3W̹qEҚoEB7>b0N\u0016Z\u0002\u000bslV$]2t\u0019W\ni1-\t\u001e+77ra\u001bĨ\fY!pgDPz\".hT\u0012\u001e=\u0014\u0014&\u0007Pć\u0017\u0003RMĖu\u0004qp.v:sB{ug6\u0004\u001c`܃ϯ0u>\u0012\r5GL«S]RC{FZ\u0016\u0012\u0012J\fT\u0002cɖotOȠCpvW38|\u0016\u0014`qp\u0006vQ\u0007`\u0001L;h\u001d&=Li?\u0000^@Cs9N\u0001t2%9ZI*\u0010\u0015:\u0010f\u0018@5;\u001e`}r̎\u0019gWt\u0018gOGH^mAg[Ce8֨?JtEϤ%BpW\u001dƾxd*&A\u001d\u0007 *݇Vdg_E\u001d-{\u0006\"\"{\u0004VxEB\u00053ZعCI\u0002\u0018z(~$Q=M\"'a]Q\r[O$]\fzjh+ҧ=k\u001bN\u0018\u0005vzSՈ\u0001v)\u0003v\u0005\u0002{'`/u^`>\u0016<}й~j\u000b\u0018\u0000߁\u001db\u001dR$(\u0000%\u00149u\u001d\u0014\u0019=乯\u000e\u0005ڛ \u0018\u0010j5,@~(\u0007U.\b\u000248\t_/\tU\u0019_Č'\t\u0019˂$o:K%E\u0015WA\fOm5uwvӎ/sQ\u001a\u0017\"P\u0000\"\u0010\u0000$DOO[\u001e\b>\nO9(ӽ|^\u000fAU\u001a̻zq\"x@x\u001d\b\u0001}\u0007Su\u0011\u0003u\u001be?1\u0010/\u0014g1\u0006 PƩ\u0013\u0011 R7<_H\u0010\u0019`\u0001\u00017\u0006\u0006>B\\A)\u000729?:]\\'uz|pNh]\u001f#m7v]9~rx]\u0017*۱\f3\u00059\n\u0003\u0000>o.baڏg\u001c\r\bѤ\u000e\u0013eX\u000ex\u001a9?d\u0010Cp\u001ez\u001eFV-l*Y\u0001 :r\u0010\\'\u000e4\u000ed\u0007\u001c2׿OzL:z(\u0016m\n[o\u001c*\u0000ɢQ\teh%,\u0006e:س\u0003\r\fY\u0012=\t$i4=GgKS%xcm\u000e/H\r\u00051}d|2 C3p \\a\u0012mG>1\u00155:%~C\u0019@\u0005h\u0014ӄML9(`,\u00142%\u0004\f@d.\nȯq\u0003ؾ\u0002ں\f,jz|'\u0000c.\u0007\u000eQy{ywor;uLGu͚o\u001d:8\"\u00172pi(&'|&YyL\u001c-RF+\u000fM\u0002\f=Jh\u0006:`\\\u0011\fJ^xv\u0016uOl]2rl]M5;;\u0003zd>kZu@*:랷no\u0007ш\u000eЀ\f (|\u0000\u0006cHcmd\u0013\u0010&7MM(j9(\u00068*\\.%}\u0016k\u0014i\u0002~\u0005۪TZG'*D_\u000f9z[wsq\ru\u0016\u000fN֙M\u0005\u001a\u0003HqꪑpIyL`\u0006\u0004\u001bƶWed=mJn2bMJ\u0010Փ0p\u0003r\u0006'&\u0004h\\4d\u00146M\baPah}T\u0019Z!:Ü^\u0016\"Zwy\\M\\T-\u0018\u0000\b7bZx2ZP\u001f\\\u0011ϹϬhg$#\u000bϛ|糉:#R1\u0019\r9\u0005\u000bA\fh[3\u001c(J€f\u0018\\W\u001d\b5O3\u0018\birZ\u001a-o`\u000e$\u0014\u0004m\u0002l&\u0006j\u001b\u0016\b\u0012f,\u0014Cvp#Tvp)q\u001aetEUrMp›p,MJ\u0017\n\u0001;\u0018<@^u\fuP!|u;\u0003@\n\u0001\u0003\u0000+\u000e\u0006T\u0000mhQ^fpj\u001dH5Ly\u001f?R\t,ĥ!\u0003#[smG;x]Hh\u0010gW\u0005P\u00005F!\u0003l+\t`ZBQ\n?\"0\tKxX:vNdԐ\u001exN1SOg&i3U\n)\u0007cK\u0004]p\r\u0015\u0004\b*EKߏty]>kGqff΃\u0001\u001b\u0019BS*\t\nM\u000f1VBLǛẹUݣD$=$A\u0001\u000fXv\u001a1@FɠH,̐I[\u0005+\u0012s\r\u000e\u001e{P-\u0016dcJ\u0004慇|C\u0001xCC-4:4s\u0016\u001eT ~@\u0011Zd:2<\u0016N{\fP>\u001c\u0013\u0007\r>&\u0012@#gT]\u0007MUwc亀\u0011\u00022C\u0017wzB\u0003S$xC}Y\u0003:ڈ\u0014UF,(\r\b@\nӪW\u0001׫x8\u001e\u000fҁ0Mr&ٍIZBI\u0016`\u0007\u0019D&RnaΨdl\u0000W.\nL\u0005+|cm߆k\u0017,\u0006-*IQ\u0003fSdq\r0*<@yhff\u0006\u0013xX\u0015Z\n#!|\u0016{^^\u001cRI\t|@&L\u0001\rН\u000bb7PlZ\t1\"I_\u0015ڨ\u0003\u0002\u0007P\u000e\u0014dLA>\u000b5.\u0015pa\u0016ta\u0016,P99@E0AC\t,kN9iV¸ʃ\rky:ItkYy곎\u0001]\u0003\u000b\f\u000e\t\u000fl\u0014QL\u0006\n8$x\u0016\u0016\u0016\r\u001c8\u001a\u001a >D\u0002ee{ZF5 WAW\u001c\u001bT\u001cN4'2'\u0019\u0004\u000b\u001e\u0007\u0002ca'L\u0006\u001c\fcp\u0014FB(\u00045nj\b\u001e+\fQ\u0001*ű>#)~[k7m-cҘR7\u000btkax\u000155afe\u0010M\u000ftHq\u0007M̕`a\u0005جR֌%\u0005*]3:0nB\u0002\u001b\u0005\u0014\u000b @\u001b4\rge\u0016w~[\u0010 \u000eF@Fx\u000e\u0011g\u0019×KL\u0002\"p\u0000D8x-\u0004\ni\n\u0004o\u0014cR\u000b\u001d'\u0014l}3\u000f\u0011Hq٩ED\u000e e\u001a\r\u001c%\u0010`kS\u0006\u0014lp^\u001fQ\u0019ƪs\u0012\u001d\u0016bjt8N3F\u000e].|(*\u0015 9F\u001d+\u00078r#ź\u0002\u0004\fY1\\tMoѰ͔tSvl*}\u000fk\u0001zȮ\u000e(R\r97R`ib\u0011_YZrn)=\u0011r=qӰMqTRR\u001bNZ\u0016S\u0018\u0019B\u0019\u0003K>Bm\b.\bd\"\u0004ՉLVO9g%9\u001b\"(%'WDW{$\u0007PḶEC\"l.>|Il\u0010<#Yy#\rendstream\rendobj\r36 0 obj\r[35 0 R 34 0 R 33 0 R 32 0 R 31 0 R]\rendobj\r64 0 obj\r<>\rendobj\rxref\r\n0 65\r\n0000000004 65535 f\r\n0000000016 00000 n\r\n0000000203 00000 n\r\n0000047375 00000 n\r\n0000000000 00000 f\r\n0000047426 00000 n\r\n0000000000 00000 f\r\n0000447229 00000 n\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000000000 00000 f\r\n0000447302 00000 n\r\n0000447700 00000 n\r\n0000448960 00000 n\r\n0000514548 00000 n\r\n0000580136 00000 n\r\n0000645724 00000 n\r\n0000690421 00000 n\r\n0000756009 00000 n\r\n0000821597 00000 n\r\n0000887185 00000 n\r\n0000952773 00000 n\r\n0001018361 00000 n\r\n0001083949 00000 n\r\n0001149537 00000 n\r\n0000000000 00000 f\r\n0000446183 00000 n\r\n0000446254 00000 n\r\n0000446323 00000 n\r\n0000446395 00000 n\r\n0000446467 00000 n\r\n0001215125 00000 n\r\n0000047914 00000 n\r\n0000055567 00000 n\r\n0000055333 00000 n\r\n0000447116 00000 n\r\n0000055047 00000 n\r\n0000055190 00000 n\r\n0000054078 00000 n\r\n0000054486 00000 n\r\n0000054534 00000 n\r\n0000445953 00000 n\r\n0000055388 00000 n\r\n0000055602 00000 n\r\n0000055989 00000 n\r\n0000055483 00000 n\r\n0000056120 00000 n\r\n0000056042 00000 n\r\n0000446048 00000 n\r\n0000447000 00000 n\r\n0000447031 00000 n\r\n0000446884 00000 n\r\n0000446915 00000 n\r\n0000446768 00000 n\r\n0000446799 00000 n\r\n0000446652 00000 n\r\n0000446683 00000 n\r\n0000446536 00000 n\r\n0000446567 00000 n\r\n0001215178 00000 n\r\ntrailer\r<]>>\rstartxref\r1215376\r%%EOF\r" }, { "path": "Unreleased/S&H/manufacturing/SNH_REV1_JLCBOM.csv", "content": "Comment,Designator,Footprint,LCSC Part #（optional）,\r\nC241J474J2SA201,\"C2_1, C2_2, C2_3\",C241J474J2SA201,,\r\n100nF,\"C3, C4, C5, C7_1, C7_2, C7_3, C8_1, C8_2, C8_3\",0603 CAP,,\r\n10n,\"C6_1, C6_2, C6_3\",0603 CAP,,\r\n10uF,\"C14, C15\",CAP_1206,,\r\n1N4148WS,\"D2_1, D2_2, D2_3, D6, D7\",SOD-323,,\r\nThonkiconn,\"J1_1, J1_2, J1_3\",Thonkiconn Jack,,\r\nThonkiconn,\"J2_1, J2_2, J2_3\",Thonkiconn Jack,,\r\nThonkiconn,\"J7_1, J7_2, J7_3\",Thonkiconn Jack,,\r\nMMBFJ112,\"Q1_1, Q1_2, Q1_3\",SOT23,,\r\n1MΩ 0603 1%,\"R1_1, R1_2, R1_3, R2_1, R2_2, R2_3, R3_1, R3_2, R3_3\",0603 RES,,\r\n10kΩ 0603 1%,\"R4_1, R4_2, R4_3, R6_1, R6_2, R6_3\",0603 RES,,\r\n1kΩ 0603 1%,\"R5_1, R5_2, R5_3, R7_1, R7_2, R7_3, R8, R18\",0603 RES,,\r\n100kΩ 0603 1%,\"R9, R10, R11, R20, R21\",0603 RES,,\r\n5.1kΩ 0603 1%,R12,0603 RES,,\r\nEUROPWR-10p,U1,10P_euro_power,,\r\nTL072,U4,SOIC-8/150mil,,\r\nTL074,\"U7_1, U7_2, U7_3\",TSSOP-14,," }, { "path": "Unreleased/S&H/manufacturing/SNH_REV1_JLCXY.csv", "content": "Designator,Mid X,Mid Y,Layer,Rotation\r\nC3,23.547,37.378,Bottom,0.0\r\nC4,11.165,58.332,Bottom,90.0\r\nC5,14.657,70.398,Bottom,270.0\r\nC14,33.708,22.772,Bottom,270.0\r\nC15,33.708,16.422,Bottom,270.0\r\nC2_1,13.07,40.235,Bottom,90.0\r\nC2_2,28.31,70.715,Bottom,90.0\r\nC2_3,13.07,101.195,Bottom,90.0\r\nC6_1,20.373,27.853,Bottom,180.0\r\nC6_2,35.613,58.332,Bottom,180.0\r\nC6_3,20.373,88.812,Bottom,180.0\r\nC7_1,17.515,38.965,Bottom,270.0\r\nC7_2,32.755,69.445,Bottom,270.0\r\nC7_3,17.515,99.925,Bottom,270.0\r\nC8_1,17.832,26.9,Bottom,90.0\r\nC8_2,33.073,57.38,Bottom,90.0\r\nC8_3,17.833,87.86,Bottom,90.0\r\nD6,29.58,25.313,Bottom,180.0\r\nD7,29.58,15.153,Bottom,0.0\r\nD2_1,12.753,26.582,Bottom,180.0\r\nD2_2,27.993,57.062,Bottom,180.0\r\nD2_3,12.753,87.542,Bottom,180.0\r\nJ1_1,32.12,33.026,Top,180.0\r\nJ1_2,16.88,63.506,Top,180.0\r\nJ1_3,32.12,93.986,Top,180.0\r\nJ2_1,16.88,18.721,Top,180.0\r\nJ2_2,32.12,49.201,Top,180.0\r\nJ2_3,16.88,79.681,Top,180.0\r\nJ7_1,16.88,49.201,Top,180.0\r\nJ7_2,32.12,79.681,Top,180.0\r\nJ7_3,16.88,110.161,Top,180.0\r\nQ1_1,12.752,32.615,Bottom,180.0\r\nQ1_2,27.993,63.095,Bottom,180.0\r\nQ1_3,12.753,93.575,Bottom,180.0\r\nR8,11.165,75.16,Bottom,270.0\r\nR9,12.117,70.715,Bottom,270.0\r\nR10,14.023,73.573,Bottom,180.0\r\nR11,23.547,42.457,Bottom,0.0\r\nR12,23.548,39.917,Bottom,180.0\r\nR18,17.198,62.46,Bottom,180.0\r\nR20,12.752,58.333,Bottom,270.0\r\nR21,12.752,55.157,Bottom,90.0\r\nR1_1,12.752,29.758,Bottom,0.0\r\nR1_2,27.992,60.237,Bottom,0.0\r\nR1_3,12.752,90.717,Bottom,0.0\r\nR2_1,17.833,21.185,Bottom,180.0\r\nR2_2,33.073,51.665,Bottom,180.0\r\nR2_3,17.833,82.145,Bottom,180.0\r\nR3_1,32.12,34.837,Bottom,90.0\r\nR3_2,16.88,65.635,Bottom,90.0\r\nR3_3,32.12,95.797,Bottom,90.0\r\nR4_1,23.547,30.392,Bottom,90.0\r\nR4_2,36.883,69.763,Bottom,270.0\r\nR4_3,23.548,91.352,Bottom,90.0\r\nR5_1,16.88,51.348,Bottom,270.0\r\nR5_2,32.12,81.828,Bottom,270.0\r\nR5_3,16.88,112.308,Bottom,270.0\r\nR6_1,21.008,30.393,Bottom,270.0\r\nR6_2,36.248,60.873,Bottom,270.0\r\nR6_3,21.008,91.353,Bottom,270.0\r\nR7_1,15.928,38.965,Bottom,270.0\r\nR7_2,31.168,69.445,Bottom,270.0\r\nR7_3,15.928,99.925,Bottom,270.0\r\nU1,24.5,19.915,Bottom,180.0\r\nU4,12.911,64.364,Bottom,270.0\r\nU7_1,17.515,32.615,Bottom,270.0\r\nU7_2,32.755,63.095,Bottom,270.0\r\nU7_3,17.515,93.575,Bottom,270.0" } ]